(57)【要約】【課題】特性の向上が可能な磁気素子、磁気記憶装置及び発振装置を提供する。【解決手段】実施形態によれば、磁気素子は、第１磁性層と、前記第１磁性層から第１方向に離れた第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた非磁性の中間層と、を含む。前記第１磁性層は、Ｍｎ及びＧａを含む第１領域と、前記第１領域と前記中間層との間に設けられ、Ｍｎを含む第２領域と、を含む。前記第２領域は、Ｇａを含まない、または、前記第２領域に含まれるＧａの濃度は、前記第１領域に含まれるＧａの濃度よりも低い。【選択図】図１
2018190795.tif 000002
【特許請求の範囲】
【請求項１】
第１磁性層と、
前記第１磁性層から第１方向に離れた第２磁性層と、
前記第１磁性層と前記第２磁性層との間に設けられた非磁性の中間層と、
を備え、
前記第１磁性層は、
Ｍｎ及びＧａを含む第１領域と、
前記第１領域と前記中間層との間に設けられ、Ｍｎを含む第２領域と、
を含み、
前記第２領域は、Ｇａを含まない、または、
前記第２領域に含まれるＧａの濃度は、前記第１領域に含まれるＧａの濃度よりも低い、磁気素子。
【請求項２】
前記第２領域の前記第１方向に沿う厚さは、０．４ｎｍ以上１．０ｎｍ以下である、請求項１記載の磁気素子。
【請求項３】
前記第２領域の前記第１方向に沿う厚さは、１．０ｎｍ以上１．６ｎｍ以下である、請求項１記載の磁気素子。
【請求項４】
前記第２領域は、前記中間層と接した、請求項１〜３のいずれか１つに記載の磁気素子。
【請求項５】
前記中間層は、Ｍｇ及びＡｌからなる群から選択された少なくとも１つと、酸素と、を含む、請求項１〜３のいずれか１つに記載の磁気素子。
【請求項６】
前記第１領域におけるＭｎの組成比は、０．５以上０．７５以下である、請求項１〜５のいずれか１つに記載の磁気素子。
【請求項７】
前期第１領域の前記第１方向に沿う厚さは、０．５ｎｍ以上５ｎｍ以下である、請求項１〜６のいずれか１つに記載の磁気素子。
【請求項８】
前記第２磁性層は、Ｍｎ、Ｆｅ、Ｃｏ及びＮｉからなる群から選択された少なくとも１つを含む、請求項１〜７のいずれか１つに記載の磁気素子。
【請求項９】
Ｆｅ、Ｃｏ及びＮｉからなる群から選択された少なくとも１つと、Ｇａと、を含む金属層をさらに備え、
前記金属層と前記中間層との間に前記第１磁性層が位置した、請求項１〜８のいずれか１つに記載の磁気素子。
【請求項１０】
Ｃｏ及びＧａを含む金属層と、
第１磁性層と、
を備え、
前記金属層から前記第１磁性層に向かう第１方向と交差する第１向きの第１電流を前記金属層に流したときの前記第１磁性層の第１磁化向きは、前記第１方向と交差し前記第１向きとは反対の第２向きの第２電流を前記金属層に流したときの前記第１磁性層の第２磁化向きとは反対の成分を有する、磁気素子。
【請求項１１】
Ｃｏ及びＧａを含む金属層と、
第１磁性層と、
第２磁性層と、
非磁性の中間層と、
を備え、
第１方向において、前記金属層と前記第２磁性層との間に前記第１磁性層が位置し、
第１方向において、前記第１磁性層と前記第２磁性層との間に前記中間層が位置し、
前記第１方向と交差する第１向きの第１電流を前記金属層に流したときの、前記第１磁性層と前記第２磁性層との間の第１電気抵抗は、前記第１方向と交差し前記第１向きとは反対の第２向きの第２電流を前記金属層に流したときの、前記第１磁性層と前記第２磁性層との間の第２電気抵抗とは異なる、磁気素子。
【請求項１２】
前記第１磁性層は、Ｍｎ及びＧａを含む、請求項１０または１１に記載の磁気素子。
【請求項１３】
前記金属層は、Ｐｔ、Ｐｄ、Ａｕ、Ｒｕ、Ｗ、Ｈｆ及びＴａからなる群から選択された少なくとも１つを含む第１金属をさらに含む、請求項１０〜１２のいずれか１つ記載の磁気素子。
【請求項１４】
請求項１０〜１３のいずれか１つに記載の磁気素子と、
前記第１電流及び前記第２電流を前記金属層に供給する制御部と、
を備えた磁気記憶装置。
【請求項１５】
請求項１〜９のいずれか１つに記載の磁気素子と、
前記磁気素子に電気的に接続されたスイッチ素子と、
を備えた磁気記憶装置。
【請求項１６】
請求項１〜８のいずれか１つに記載の磁気素子と、
Ｐｔ、Ｐｄ、Ａｕ、Ｒｕ、Ｗ、Ｈｆ及びＴａからなる群から選択された少なくとも１つを含む第１金属を含む金属含有層と、
を備え、
前記金属含有層は、第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、を含み、
前記第３部分と前記中間層との間に前記第１磁性層が位置し、
前記第１部分から前記第２部分に向けた第１電流が流れた後における前記第１部分と前記第２磁性層との間の第１電気抵抗に対応する値は、前記第２部分から前記第１部分に向けた第２電流が流れた後における前記第１部分と前記第２磁性層との間の第２電気抵抗に対応する値とは異なる、磁気記憶装置。
【請求項１７】
前記金属含有層は、Ｆｅ、Ｃｏ及びＮｉからなる群から選択された少なくとも１つと、Ｇａと、をさらに含む、請求項１６記載の磁気記憶装置。
【請求項１８】
請求項１〜９のいずれか１つに記載の磁気素子を備えた発振装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気素子、磁気記憶装置及び発振装置に関する。
【背景技術】
【０００２】
例えば、２つの磁性層と、その間に設けられた中間層と、を含む磁気素子がある。磁気素子に加わる種々の外力により、２つの磁性層の少なくとも一方の磁化の向きが変化する。これにより、２つの磁性層のそれぞれの磁化の方向の相対的な角度が変化し、磁気素子の電気抵抗が変化する。このような磁気抵抗効果を有する磁気素子は、例えば、磁気記憶装置（例えば、ＭＲＡＭ：Magnetoresistive Random Access Memory）などに応用できる。磁気素子は、例えば、発振装置に応用できる。磁気素子において、特性の向上が望まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２３２４９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、特性の向上が可能な磁気素子、磁気記憶装置及び発振装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、磁気素子は、第１磁性層と、前記第１磁性層から第１方向に離れた第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた非磁性の中間層と、を含む。前記第１磁性層は、Ｍｎ及びＧａを含む第１領域と、前記第１領域と前記中間層との間に設けられ、Ｍｎを含む第２領域と、を含む。前記第２領域は、Ｇａを含まない、または、前記第２領域に含まれるＧａの濃度は、前記第１領域に含まれるＧａの濃度よりも低い。
【発明の効果】
【０００６】
本発明の実施形態によれば、特性の向上が可能な磁気素子、磁気記憶装置及び発振装置が提供できる。
【図面の簡単な説明】
【０００７】
【図１】図１（ａ）及び図１（ｂ）は、第１実施形態に係る磁気素子を例示する模式的斜視図である。
【図２】磁気素子の試料を例示する模式的断面図である。
【図３】磁気素子の特性の測定結果を例示するグラフ図である。
【図４】磁気素子の特性の測定結果を例示するグラフ図である。
【図５】第１実施形態に係る磁気素子を観察した顕微鏡像である。
【図６】第１実施形態に係る磁気素子の観察像の解析結果を示すグラフである。
【図７】図７（ａ）〜図７（ｄ）は、磁気素子の特性を例示するグラフである。
【図８】図８（ａ）及び図８（ｂ）は、磁気素子の特性を例示するグラフである。
【図９】磁気素子の特性の測定結果を例示するグラフ図である。
【図１０】第２実施形態に係る磁気記憶装置を例示する模式図である。
【図１１】図１１（ａ）〜図１１（ｃ）は、第２実施形態に係る磁気記憶装置の動作を例示する模式図である。
【図１２】第２実施形態に係る別の磁気記憶装置を例示する模式的斜視図である。
【図１３】第２実施形態に係る別の磁気記憶装置を例示する模式的斜視図である。
【図１４】図１４（ａ）〜図１４（ｅ）は、第２実施形態に係る別の磁気記憶装置を例示する模式図である。
【図１５】第２実施形態に係る別の磁気記憶装置を例示する模式図である。
【図１６】第３実施形態に係る発振装置を例示する模式図である。
【図１７】第４実施形態に係る磁気素子を例示する模式的斜視図である。
【図１８】磁気素子の試料を例示する模式的断面図である。
【図１９】磁気素子の試料を測定結果を示すグラフ図である。
【図２０】第５実施形態に係る磁気記憶装置を例示する模式的斜視図である。
【発明を実施するための形態】
【０００８】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。  
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００９】
(第１実施形態）  
図１（ａ）及び図１（ｂ）は、第１実施形態に係る磁気素子を例示する模式的斜視図である。  
図１（ａ）に示すように、実施形態に係る磁気素子１１０は、第１磁性層１０と、第２磁性層２０と、中間層３０と、を含む。第２磁性層２０は、第１方向（Ｚ軸方向）に沿って、第１磁性層１０から離れる。中間層３０は、第１磁性層１０と第２磁性層２０との間に設けられる。中間層３０は、非磁性である。
【００１０】
第１磁性層１０は、第１領域１１及び第２領域１２を含む。第１領域１１は、Ｍｎ及びＧａを含む。第１領域１１は、例えば、ＭｎＧａ膜である。第２領域１２は、第１領域１１と中間層３０との間に設けられる。第２領域１２は、Ｍｎを含む。第２領域１２は、例えば、Ｇａを含まない。または、第２領域１２に含まれるＧａの濃度は、第１領域１１に含まれるＧａの濃度よりも低い。第２領域１２は、例えば、Ｍｎ膜である。
【００１１】
第２領域１２は、例えば、中間層３０と接している。
【００１２】
中間層３０は、例えば、Ｍｇ及びＡｌからなる群から選択された少なくとも１つと、酸素と、を含む。中間層３０は、例えば、ＮａＣｌ構造（例えばＭｇＯなど）、または、スピネル構造（例えば、ＭｇＡｌ２Ｏ４など）を有する。中間層３０は、例えば、ＭｇＯを含む。中間層３０は、例えば、非磁性材料を含む。
【００１３】
図１（ｂ）に示すように、磁気素子１１１においては、中間層３０は、第３領域３３及び第４領域３４を含んでも良い。第３領域３３は、ＭｇＯを含む。第４領域３４は、第３領域３３と第１磁性層１０との間に設けられる。第４領域３４は、Ｍｇを含む。第４領域３４は、例えば、酸素を含まない。または、第４領域３４における酸素の濃度は、第３領域３３における酸素の濃度よりも低い。第４領域３４は、例えば、Ｍｇ層である。磁気素子１１１におけるこれ以外の構成は、磁気素子１１０の構成と同様である。
【００１４】
磁気素子１１０及び１１１においては、第１導電層４１、第２導電層４２及び金属層４５がさらに設けられている。第１導電層４１と第２導電層４２との間に第１磁性層１０が設けられる。第１磁性層１０と第２導電層４２との間に中間層３０が設けられる。中間層３０と第２導電層４２との間に第２磁性層２０が設けられる。
【００１５】
第１導電層４１と中間層３０との間に、金属層４５が位置する。金属層４５と中間層３０との間に第１磁性層１０が位置する。金属層４５は、例えば、Ｆｅ、Ｃｏ及びＮｉからなる群から選択された少なくとも１つと、Ｇａと、を含む。金属層４５は、例えば、Ｃｏ及びＧａを含む。金属層４５は、例えば、ＣｏＧａ膜である。金属層４５は、例えば、下地層として機能する。
【００１６】
第２磁性層２０は、Ｍｎ、Ｆｅ、Ｃｏ及びＮｉからなる群から選択された少なくとも１つを含む。第２磁性層２０は、例えば、強磁性層である。
【００１７】
磁気素子１１０及び１１１は、例えば、第１導電層４１となる膜、金属層４５となる膜、第１磁性層１０となる膜、中間層３０となる膜、及び、第２磁性層２０となる膜、及び、第２導電層４２となる膜を含む積層膜を形成し、熱処理を行うことで形成される。この際、第１磁性層１０となる膜において、例えば、ＭｎＧａを含む膜と、Ｍｎを含む膜と、を形成することで、第１領域１１及び第２領域１２が形成される。例えば、金属層４５となる膜（例えば、ＣｏＧａ膜）の上に、Ｍｎ膜を形成し、熱処理により、ＭｎＧａを含む領域が形成されても良い。この場合は、金属層４５となる膜に含まれるＧａと、Ｍｎ膜に含まれるＭｎと、により、ＭｎＧａを含む領域（第１領域１１）が形成される。
【００１８】
磁気素子１１０及び１１１において、例えば、第１導電層４１と第２導電層４２との間に印加される電圧（電界）、及び、第１導電層４１と第２導電層４２との間に供給される電流の少なくともいずれかにより、磁気素子１１０及び１１１の電気抵抗が変化する。電気抵抗の変化は、例えば、第１導電層４１及び第２導電層４２の間の電気抵抗の変化に対応する。または、電気抵抗の変化は、第１磁性層１０及び第２磁性層２０の間の電気抵抗の変化に対応する。
【００１９】
この電気抵抗の変化は、例えば、磁気抵抗効果に基づく。例えば、第２磁性層２０は、参照層として機能する。一方、第１磁性層１０の磁化は、例えば、第１導電層４１と第２導電層４２との間に印加される電圧（電界）、及び、第１導電層４１と第２導電層４２との間に供給される電流の少なくともいずれかにより、変化する。これにより、第１磁性層１０の磁化の向きと、第２磁性層２０の磁化の向きと、の間の相対的な角度が変化する。角度の変化に応じて、磁気素子１１０及び磁気素子１１１の電気抵抗が変化する。
【００２０】
実施形態においては、第１磁性層１０において、第１領域１１（例えばＭｎＧａ領域）に加えて、第２領域１２（Ｍｎ領域）が設けられる。このような構成により、例えば、高いＭＲ比が得られる。
【００２１】
以下、磁気素子に関する実験について説明する。実験においては、第２領域１２（例えばＭｎ膜）の厚さが変更される。厚さは、第１方向（Ｚ軸方向）に沿った長さである。
【００２２】
図２は、磁気素子の試料を例示する模式的断面図である。  
図２に示すように、試料１１１ａにおいて、基板４０ｓの上に、第１導電層４１となるＣｒ膜（厚さは４０ｎｍ：ナノメートル）が設けられる。基板４０ｓは、ＭｇＯ（００１）基板である。第１導電層４１の上に、金属層４５となるＣｏＧａ膜（厚さは３０ｎｍ）が設けられる。第１導電層４１の上に、第１磁性層１０の第１領域１１となるＭｎＧａ膜（厚さは１ｎｍ）が設けられる。第１領域１１の上に、第１磁性層１０の第２領域１２となるＭｎ膜が設けられる。実験においては、Ｍｎ膜の厚さｔＭｎが変更される。実験においては、Ｍｎ膜を設けない試料も作製される。
【００２３】
第２領域１２の上（第１磁性層１０の上）に、中間層３０の第４領域３４となるＭｇ膜（厚さは０．４ｎｍ）が設けられる。第３領域３３の上に、中間層３０の第３領域３３となるＭｇＯ膜（厚さは０．２ｎｍ）が設けられる。第３領域３３の上に、第２磁性層２０となるＣｏＦｅＢ膜（厚さは１ｎｍ）が設けられる。第２磁性層２０の上に、Ｔａ膜４２ａ（厚さは３ｎｍ）が設けられる。Ｔａ膜４２ａの上にＲｕ膜４２ｂ（厚さは５ｎｍ）が設けられる。Ｔａ膜４２ａ及びＲｕ膜４２ｂの積層膜が第２導電層４２に対応する。上記の膜は、例えば、スパッタリング法、真空蒸着法、または化学気相成長法などにより成膜される。
【００２４】
成膜の後、種々の温度における熱処理（アニール処理）が行われ、試料が完成する。実験においては、熱処理の時間（昇温時間、高温での保持時間、及び高温時間の合計）は、６０分である。熱処理を行わない試料も作製される。これらの試料のＭＲ比が測定される。ＭＲ比は、例えば、ＴＭＲ（Tunnel Magneto Resistance）比である。
【００２５】
図３は、磁気素子の特性の測定結果を例示するグラフ図である。  
図３の横軸は、熱処理の温度Ｔｎ（℃）である。縦軸は、ＭＲ比ＭＲ１（％）である。図３においては、第２領域１２（Ｍｎ膜）の厚さｔＭｎが異なる試料の特性が示されている。厚さｔＭｎが０ｎｍの試料は、Ｍｎ膜が設けられない試料に対応する。
【００２６】
図３から分かるように、Ｍｎ膜が設けられない試料（厚さｔＭｎが０ｎｍ）においては、ＭＲ比ＭＲ１が低い。これに対して、Ｍｎ膜が設けられた試料においては、高いＭＲ比ＭＲ１が得られる。例えば、熱処理の温度Ｔｎが２５０℃のときに、特に高いＭＲ比ＭＲ１が得られる。
【００２７】
図４は、磁気素子の特性の測定結果を例示するグラフ図である。  
図４は、図３に例示した評価結果などに基づく。図４の横軸は、第２領域１２（Ｍｎ膜）の厚さｔＭｎ（ｎｍ）である。縦軸は、ＭＲ比ＭＲ１（％）である。
【００２８】
図４に示すように、第２領域１２（Ｍｎ膜）を設けない試料（厚さｔＭｎが０ｎｍ）においては、ＭＲ比ＭＲ１は低い。これに対して、第２領域１２（Ｍｎ膜）を設けることで、高いＭＲ比ＭＲ１が得られる。例えば、第２領域１２（Ｍｎ膜）の厚さｔＭｎが０．４ｎｍ以上１．０ｎｍ以下の範囲において特に高いＭＲ比ＭＲ１が得られる。
【００２９】
このように、第１磁性層１０において、ＭｎＧａを含む第１領域１１に加えて、Ｍｎを含む第２領域１２を設けることで高いＭＲ比ＭＲ１が得られることは従来知られていない。実施形態は、新たに見いだされたこのような実験結果に基づいている。実施形態によれば、特性の向上が可能な磁気素子が提供できる。
【００３０】
実施形態において、第２領域１２（例えばＭｎ膜）の厚さｔＭｎ（Ｚ軸方向に沿う長さ）は、０．４ｎｍ以上１．０ｎｍ以下であることが好ましい。これにより、特に、高いＭＲ比ＭＲ１が得られる。
【００３１】
実施形態において、第１領域１１（例えばＭｎＧａ膜）の厚さ（Ｚ軸方向に沿う長さ）は、例えば、０．５ｎｍ以上５ｎｍ以下であることが好ましい。第１領域１１の厚さが０．５ｎｍ未満においては、例えば、垂直磁気異方性が劣化し易くなる。第１領域１１の厚さが０．５ｎｍ未満であると、連続膜が得難くなり、第１領域１１は、島状になり易くなる。一方、第１領域１１の厚さが、５ｎｍを超えると、素子の駆動電力が大きくなる。
【００３２】
実施形態において、中間層３０に設けられる第３領域３３（例えばＭｇＯ膜）の厚さ（Ｚ軸方向に沿う長さ）は、例えば、０．４ｎｍ以上２．５ｎｍ以下であることが好ましい。第３領域３３の厚さが、０．４ｎｍ未満のとき、例えば、電気的なショートが生じ易くなる。一方、第３領域３３の厚さが、２．５ｎｍを超えると、良好な導電性が得難くなり、所望の特性が得られない。
【００３３】
実施形態において、中間層３０に設けられる第４領域３４（例えばＭｇ膜）の厚さ（Ｚ軸方向に沿う長さ）は、例えば、０．６ｎｍ以下であることが好ましい。第４領域３４の厚さが、０．６ｎｍを超えると、抵抗変化率ＭＲが低下し易くなる。実施形態において、第４領域３４が省略されても良い。この場合は、中間層３０には、第３領域３３（ＭｇＯ膜）が設けられる。
【００３４】
図５は、第１実施形態に係る磁気素子を観察した顕微鏡像である。  
図５は、磁気素子の試料１１１ａ（図２参照）のＨＡＡＤＦ−ＳＴＥＭ（High-angle Annular Dark Field Scanning Transmission Electron Microscope）による観察像である。この試料においては、第２領域１２の厚さｔＭｎが０．６ｎｍであり、熱処理の温度Ｔｎは２５０℃である。
【００３５】
図５に示すように、ＭｇＯの領域と、ＭｎＧａの領域と、ＣｏＧａの領域と、が観察される。この像を解析することで、これらの領域に含まれる元素に関する情報が得られる。
【００３６】
図６は、第１実施形態に係る磁気素子の観察像の解析結果を示すグラフである。  
図６は、図５の像を解析した結果を示す。図６の横軸は、Ｚ軸方向の位置ｐＺ（ｎｍ）である。縦軸は、図５の像における明るさに関する強度Ｉｎｔ（任意単位）である。
【００３７】
図６に示すように、ＣｏＧａの領域においては、Ｃｏ原子に対応するピークと、Ｇａ原子に対応するピークと、が観察される。ＭｎＧａの領域においては、Ｍｎ原子に対応するピークと、Ｇａ原子に対応するピークと、が観察される。そして、ＭｇＯの領域と、ＭｎＧａの領域と、の間の領域において、Ｍｎ原子に対応するピークが観察される。この領域においては、Ｇａ原子に対応するピークが得られない。
【００３８】
ＭｇＯの領域が、中間層３０に対応する。ＭｎＧａの領域が、第１領域１１に対応する。ＭｇＯの領域と、ＭｎＧａの領域と、の間の領域（Ｍｎ原子に対応するピークが観察される領域）が、第２領域１２に対応する。
【００３９】
このような第２領域１２を設けることで、上記のように、高いＭＲ比ＭＲ１が得られる。
【００４０】
既に説明したように、この試料においては、Ｍｇ膜（第４領域３４）と、ＭｇＯ膜（第３領域３３）が設けられている。図６に示すように、ＭｇＯの領域が観察され、Ｍｇの領域は、明確ではない。例えば、熱処理などにより、ＭｇＯ膜（第３領域３３）に含まれる酸素原子がＭｇ膜（第４領域３４）に拡散することが考えられる。このような現象などにより、第３領域３３と第４領域３４との間の境界が不明確になる考えられる。
【００４１】
一方、図６から分かるように、Ｍｎ膜の第２領域１２は比較的明確に観察される。例えば、ＭｎＧａ膜（第１領域１１）に含まれるＧａの拡散が抑制されていると考えられる。
【００４２】
第１領域１１（例えば、ＭｎＧａ膜）におけるＭｎの組成比は、例えば、０．５以上０．７５以下であることが好ましい。このようなＭｎの組成比において、第１領域１１は、例えば、フェリ磁性または強磁性を示すと考えられる。Ｍｎの組成比が、０．５未満のとき、常磁性となると考えられる。Ｍｎの組成比は、０．７５を超えると、例えば、反強磁性を示すと考えられる。第１領域１１におけるＭｎの組成比は、例えば、０．５以上０．７５以下であることが好ましい。これにより、より安定した垂直磁気異方性が得られる。第１領域１１におけるＭｎの組成比は、約０．６であり、このとき、第１領域１１におけるＧａの組成比は、約０．４である。
【００４３】
図７（ａ）〜図７（ｄ）は、磁気素子の特性を例示するグラフである。  
これらの図は、磁気素子の試料１１１ａに対応する試料における、外部磁界−抵抗特性を例示している。この試料においては、第２領域１２の厚さｔＭｎが１．０ｎｍであり、第１領域１１の厚さは１ｎｍである。熱処理の温度Ｔｎは２５０℃である。第１導電層４１と第２導電層４２との間に異なる電圧が印加される。図４（ａ）、図４（ｂ）、図４（ｃ）及び図４（ｄ）は、−０．１Ｖ、０．０１Ｖ、０．１Ｖ及び０．３Ｖの電圧にそれぞれ対応する。これらの図の横軸は、試料に印加される外部磁界Ｈａ（ｋＯｅ）である。縦軸は、第１導電層４１と第２導電層４２との間の電気抵抗Ｒｓ（Ω）である。特性Ｈｎは、外部磁界Ｈａは、磁性層の膜に対して垂直であるときの特性である。特性Ｈｐは、外部磁界Ｈａは、磁性層の膜に対して平行であるときの特性である。特性Ｈｎは、外部磁界Ｈａの方向がＺ軸方向に対して平行であるときの特性である。特性Ｈｐは、外部磁界Ｈａの方向がＺ軸方向に対して平行であるときの特性である。
【００４４】
これらの図から分かるように、特性Ｈｐは、試料に印加される電圧が異なると、大きく変化する。例えば、電圧が負のときは、特性Ｈｐは、上に凸である。電圧が正のときは、特性Ｈｐは、下に凸である。一方、試料に印加される電圧が異なるときの特性Ｈｎの変化は、特性Ｈｐの変化に比べて、小さい。
【００４５】
このような特性Ｈｐの変化は、磁気異方性が、印加される電圧によって変化することに対応すると、考えられる。例えば、磁気素子に印加される電圧を制御することで、例えば、第１磁性層１０の磁化の向きが制御できる。
【００４６】
図８（ａ）及び図８（ｂ）は、磁気素子の特性を例示するグラフである。  
図８（ａ）は、磁気素子の試料１１１ａに対応する試料における電界効果の評価結果を示す。この試料においては、第２領域１２の厚さｔＭｎが０．６ｎｍであり、第１領域１１の厚さは１ｎｍである。熱処理の温度Ｔｎは２５０℃である。図８（ｂ）は、この試料の分析結果を示す。
【００４７】
図８（ａ）は、第１導電層４１と第２導電層４２との間に電圧を印加したときのパラメータ「Ｋｔ」の変化を示す。「Ｋ」は、実効的な垂直磁気異方性に対応する。「ｔ」は、第１磁性層１０の厚さに対応する。この例では、「ｔ」は、第１領域１１の厚さ（１ｎｍ）と、第２領域１２の厚さｔＭｎ（０．６ｎｍ）と、の和（１．６ｎｍ）である。図８（ａ）の横軸は、印加電圧に基づく電界ＥＦ（ＭＶ／ｍ）である。縦軸は、パラメータ「Ｋｔ」（ｍＪ／ｍ２）である。電界ＥＦが正のときに、第２導電層４２の電位は、第１導電層４１の電位よりも高い。
【００４８】
図８（ａ）から分かるように、パラメータ「Ｋｔ」は、電界ＥＦに応じて変化する。すなわち、試料における垂直磁気異方性が電界ＥＦにより制御できる。
【００４９】
電界ＥＦに対するパラメータ「Ｋｔ」の傾きが「電界効果」の大きさに対応する。電界ＥＦが負の領域において、「電界効果」の大きさは、５５０ｆＪ／Ｖｍである。一方、電界ＥＦが正の領域において、「電界効果」の大きさは、−２６０ｆＪ／Ｖｍである。実施形態においては、このように大きな「電界効果」が得られる。
【００５０】
図８（ｂ）は、この試料における元素のプロファイルを示す。図８（ｂ）は、ＴＥＭーＥＥＬＳ（Electron Energy-Loss Spectroscopy）による分析結果である。図８（ｂ）の横軸は、厚さ方向（Ｚ軸方向）における位置ｐＺ（ｎｍ）である。縦軸は、検出される元素に対応する検出信号の強度Ｉｎｔ（任意単位）である。
【００５１】
図８（ｂ）に示すように、Ｃｏ及びＧａの強度Ｉｎｔが高い領域がある。この領域は、金属層４５（ＣｏＧａ膜）に対応する。一方、Ｍｇ及びＯの強度Ｉｎｔが高い領域がある。この領域は、中間層３０（ＭｇＯ膜）に対応する。これらの領域の間に、Ｍｎの強度Ｉｎｔがピークとなる領域がある。この領域においては、Ｇａの強度Ｉｎｔも比較的高い。この領域は、第１領域１１（ＭｎＧａ膜）に対応する。この第１領域１１と中間層３０との間の領域においては、Ｍｎの強度Ｉｎｔが比較的高く、Ｇａの強度Ｉｎｔは非常に低い。この領域が、第２領域１２に対応すると考えられる。第２領域１２に対応すると考えられる領域では、酸素の強度Ｉｎｔも比較的高い。
【００５２】
ＳＩＭＳ分析においては、分析の分解能に起因して、第２領域１２に対応する領域で、おいては、Ｇａ及び酸素の強度Ｉｎｔが実質的に０よりも高く検出される場合がある。これに対して、既に説明したように、ＨＡＡＤＦ−ＴＥＭによる解析により、これらの領域に存在する元素を高い感度で検出できる。
【００５３】
図９は、磁気素子の特性の測定結果を例示するグラフ図である。  
図９は、図３及び図４に関して説明した試料における異方性磁界Ｈｋの測定結果を示している。図９の横軸は、第２領域１２（Ｍｎ膜）の厚さｔＭｎ（ｎｍ）である。縦軸は、異方性磁界Ｈｋ（キロエルステッド：ｋＯｅ）である。１Ｏｅは、（１／４π）×１０３Ａ／ｍに対応する。厚さｔＭｎが０ｎｍの試料は、第２領域１２（Ｍｎ膜）を設けない試料に対応する。
【００５４】
図９に示すように、第２領域１２（Ｍｎ膜）を設けない試料（厚さｔＭｎが０ｎｍ）においては、異方性磁界Ｈｋは小さい。これに対して、第２領域１２（Ｍｎ膜）を設けることで、大きな異方性磁界Ｈｋが得られる。例えば、第２領域１２（Ｍｎ膜）の厚さｔＭｎが１．０ｎｍ以上１．６ｎｍ以下の範囲において、特に大きい異方性磁界Ｈｋが得られる。異方性磁界Ｈｋは、例えば、垂直磁気異方性磁界である。
【００５５】
例えば、第１磁性層１０、第２磁性層２０、及び、中間層３０を含む積層体（例えば磁気素子１１０）に電流が供給される。１つの例において、第２磁性層２０の磁化の方向は、例えば、面内方向であり、Ｚ軸方向と交差する。電流は、Ｚ軸方向に沿って積層体を流れる。このとき、積層体において、高周波磁界が発生する。この高周波磁界は、例えば、第１磁性層１０の磁化の発振に基づく。発振周波数（高周波磁界の周波数）は、異方性磁界Ｈｋに依存する。例えば、発信周波数は、（磁気回転比／２π）と異方性磁界Ｈｋとの積に依存すると考えられる。大きな異方性磁界Ｈｋが得られることにより、例えば、高い発振周波数が得られる。例えば、発振周波数は、５０ＧＨｚ（ギガヘルツ）以上３００ＧＨｚ以下である。実施形態によれば、例えば、高い発振周波数が得られる。
【００５６】
発振電流は、第１磁性層１０の厚さ、第１磁性層１０のダンピング定数、第１磁性層１０の飽和磁化、及び、発振周波数の積に依存すると考えられる。実施形態においては、第１磁性層１０の厚さ、第１磁性層１０のダンピング定数、及び、第１磁性層１０の飽和磁化の積が小さい。これにより、小さい発振電流が得られると考えられる。低電流動作の磁気装置（磁気素子）が得られる。
【００５７】
このような磁気素子１１０は、例えば、スピントルクオシレータ、または、スピントルクダイオードなどに応用できる。
【００５８】
（第２実施形態）  
第１実施形態に係る磁気素子１１０及び１１１は、例えば、磁気記憶装置などに応用できる。以下、実施形態に係る磁気記憶装置の例について説明する。
【００５９】
図１０は、第２実施形態に係る磁気記憶装置を例示する模式図である。  
図１０に示すように、本実施形態に係る磁気記憶装置２１０は、第１実施形態に係る磁気素子（この例では磁気素子１１０）と、制御部７０と、を含む。磁気素子１１０は、第１磁性層１０、第２磁性層２０及び中間層３０を含む。制御部７０は、第１磁性層１０及び第２磁性層２０と電気的に接続される。この例では、磁気素子１１０は、第１導電層４１及び第２導電層４２をさらに含む。第１導電層４１は、第１磁性層１０と電気的に接続される。第２導電層４２は、第２磁性層２０と電気的に接続される。
【００６０】
この例では、制御部７０は、第１配線７０ａにより、第１導電層４１と電気的に接続される。この例では、制御部７０は、第２配線７０ｂにより、第２導電層４２と電気的に接続される。この例では、第１配線７０ａにおいて、スイッチ素子７０ｓが設けられている。スイッチ素子７０ｓは、例えば選択トランジスタなどである。このように、電流経路上にスイッチ素子７０ｓなどが設けられている状態も、電気的に接続される状態に含まれる。以下の説明では、スイッチ素子７０ｓがオン状態である。オン状態において、配線に電流が流れる。スイッチ素子７０ｓは、第２配線７０ｂに設けられても良い。
【００６１】
このように、磁気記憶装置２１０は、第１実施形態に関して説明した磁気素子（磁気素子１１０及び１１１など、及び、その変形）と、その磁気素子に電気的に接続されたスイッチ素子７０ｓと、を含む。後述するように、複数の磁気素子が、メモリセルとなる。スイッチ素子７０ｓにより、複数の磁気素子のいずれかが選択され、情報の記憶、消去または読み出しが行われる。
【００６２】
図１１（ａ）〜図１１（ｃ）は、第２実施形態に係る磁気記憶装置の動作を例示する模式図である。  
これらの図の横軸は、時間ｔｉである。これらの図の縦軸は、第１配線７０ａと第２配線７０ｂとの間に加わる信号Ｓ１に対応する。信号Ｓ１は、第１磁性層１０及び第２磁性層２０の間に加わる信号に実質的に対応する。
【００６３】
図１１（ａ）に示すように、制御部７０は、第１配線７０ａ及び第２配線７０ｂの間（第１磁性層１０及び第２磁性層２０の間）に、第１パルスＰ１を印加する第１動作ＯＰ１を実施する。第１パルスＰ１により、記憶された情報が書き換えられる。第１パルスＰ１により、磁気素子１１０の電気抵抗が変化する。
【００６４】
例えば、第１動作ＯＰ１の後における第１磁性層１０と第２磁性層２０との間の第２電気抵抗は、第１動作ＯＰ１の前における第１磁性層１０と第２磁性層２０との間の第１電気抵抗とは、異なる。電気抵抗は、第１配線７０ａと第２配線７０ｂとの間の電気抵抗に対応する。この電気抵抗の変化は、例えば、第１パルスＰ１による第１磁性層１０の少なくとも一部の磁化の向きの変化に基づく。電気抵抗が異なる複数の状態が、記憶される情報に対応する。
【００６５】
磁気記憶装置２１０においては、記憶されている情報を書き換えるときに、制御部７０は、第１パルスＰ１を磁気素子１１０に供給する。
【００６６】
図１１（ａ）に示すように、制御部７０は、第２動作ＯＰ２をさらに実施しても良い。第２動作ＯＰ２においては、制御部７０は、第１動作ＯＰ１の前に、第１配線７０ａと第２配線７０ｂとの間（第１磁性層１０及び第２磁性層２０の間）に、第２パルスＰ２（例えば読み出しパルス）を印加する。第２パルスＰ２により得られた第１磁性層１０と第２磁性層２０との間の第３電気抵抗は、第１動作ＯＰ１の後の第１磁性層１０と第２磁性層２０との間の第２電気抵抗は、とは異なる。第３電気抵抗は、第１電気抵抗と同じでも良い。例えば、第２パルスＰ２の極性は、第１パルスＰ１（書き変えパルス）の極性に対して逆である。
【００６７】
例えば、第１パルスＰ１は、第１極性と、第１パルス幅Ｔ１と、第１パルス高さＨ１と、を有する。このとき、第１極性とは逆の第２極性と、第１パルス幅Ｔ１と、第１パルス高さＨ１と同じ絶対値のパルス高さと、を有する別のパルスを印加した場合に、以下となる。この別のパルスを第１磁性層１０と第２磁性層２０との間に印加した後の第１磁性層１０と第２磁性層２０との間の第３電気抵抗と、この別のパルスを第１磁性層１０と第２磁性層２０との間に印加する前の第４電気抵抗と、の差の絶対値は、第２電気抵抗と第１電気抵抗との差の絶対値よりも小さい。すなわち、第１パルスＰ１の印加により情報の書き換えが実行され、この別のパルスの印加によっては情報の書き換えが生じない。
【００６８】
記憶されている情報を書き換えないときには、図１１（ｂ）に示すように、制御部７０は、第２動作ＯＰ２の後に第３動作ＯＰ３を実施する。第３動作ＯＰ３においては、上記の第１パルスＰ１が印加されない。このときには、書き換えが生じない。
【００６９】
適切な第１パルスＰ１が印加されたときに、情報の書き換えが可能になる。適切な第１パルスＰ１が印加されると、第１磁性層１０と第２磁性層２０との間の電気抵抗は、高抵抗状態から低抵抗状態に、または、低抵抗状態から高抵抗状態に、変化する。一方、適切ではないパルスが印加された場合は、目的とする抵抗変化が得られない。
【００７０】
適切ではないパルスのパルス幅は、例えば、適切な第１パルス幅Ｔ１の約２倍である。適切ではないパルスが第１磁性層１０と第２磁性層２０との間に印加された場合には、抵抗の変化が生じる確率が低い。
【００７１】
図１１（ｃ）に示すような別のパルスＰ１ｘが印加される場合には、抵抗の変化が実質的に生じない。別のパルスＰ１ｘは、第１パルス幅Ｔ１の２倍のパルス幅と、第１パルス高さＨ１と、を有する。このような別のパルスＰ１ｘを第１磁性層１０と第２磁性層２０との間に印加した後の第１磁性層１０と第２磁性層２０との間の第３電気抵抗と、別のパルスＰ１ｘを第１磁性層１０と第２磁性層２０との間に印加する前の第４電気抵抗と、の差の絶対値は、第２電気抵抗と第１電気抵抗との差の絶対値よりも小さい。
【００７２】
磁気記憶装置２１０は、例えば、電圧制御方式（電界制御方式）のＭＲＡＭである。
【００７３】
図１２は、第２実施形態に係る別の磁気記憶装置を例示する模式的斜視図である。  
図１２に示すように、本実施形態に係る別の磁気記憶装置２２０において、第１磁性層１０、第２磁性層２０及び中間層３０を含む積層体（例えば、磁気素子１１０）に、第１配線７０ａ及び第２配線７０ｂを介して電流が流れる。電流は、Ｚ軸方向に沿って積層体を流れる。磁気記憶装置２２０においては、電流の向きに応じて、第１配線７０ａと第２配線７０ｂとの間（例えば、第１磁性層１０と第２磁性層２０との間）の電気抵抗が変化する。磁気記憶装置２２０は、例えば、スピントランスファ方式のＭＲＡＭである。
【００７４】
図１３は、第２実施形態に係る別の磁気記憶装置を例示する模式的斜視図である。  
図１３に示すように、本実施形態に係る別の磁気記憶装置２３０は、第１磁性層１０、第２磁性層２０及び中間層３０に加えて、金属含有層５１をさらに含む。
【００７５】
金属含有層５１は、第１金属を含む。第１金属は、Ｐｔ、Ｐｄ、Ａｕ、Ｒｕ、Ｗ、Ｈｆ及びＴａからなる群から選択された少なくとも１つを含む。金属含有層５１は、第１部分５１ａ、第２部分５１ｂ及び第３部分５１ｃを含む、第３部分５１ｃは、第１部分５１ａと第２部分５１ｂとの間に位置する。中間層３０は、第３部分５１ｃと第２磁性層２０との間に位置する。第１磁性層１０は、第３部分５１ｃと中間層３０との間に位置する。第１磁性層１０は、例えば、第３部分５１ｃと接する。
【００７６】
金属含有層５１に電流（第１電流Ｉｃ１または第２電流Ｉｃ２）が流れる。この電流は、後述する制御部７０から供給される。
【００７７】
例えば、第１部分５１ａから第２部分５１ｂに向けた第１電流Ｉｃ１が流れた後における、第１部分５１ａと第２磁性層２０との間の電気抵抗を第１電気抵抗とする。例えば、第２部分５１ｂから第１部分５１ａに向けた第２電流Ｉｃ２が流れた後における、第１部分５１ａと第２磁性層２０との間の電気抵抗を第２電気抵抗とする。第１電気抵抗に対応する値は、第２電気抵抗に対応する値とは異なる。第１電気抵抗及び第２電気抵抗は、第２部分５１ｂと第２磁性層２０との間の電気抵抗でも良い。上記の電気抵抗は、第１配線７０ａ及び第２配線７０ｂとの間の電気抵抗でも良い。上記の電気抵抗に対応する値は、電気抵抗、電圧または電流である。
【００７８】
例えば、第１電流Ｉｃ１または第２電流Ｉｃ２により、金属含有層５１と第１磁性層１０との間において、スピンオービットトルクが作用する。これにより、第１磁性層１０の磁化の向きが制御される。例えば、第１電流Ｉｃ１が流れたときにおける第１磁性層１０の磁化の向きは、第２電流Ｉｃ２が流れたときにおける第１磁性層１０の磁化の向きの成分とは逆の成分を有する。例えば、第１電流Ｉｃ１が流れたときにおける第１磁性層１０の磁化と第２磁性層２０の磁化との間の角度は、第２電流Ｉｃ２が流れたときにおける第１磁性層１０の磁化と第２磁性層２０の磁化との間の角度とは異なる。これにより、電気抵抗が変化する。電気抵抗の変化が記憶される情報に対応する。
【００７９】
磁気記憶装置２３０において、金属含有層５１は、Ｆｅ、Ｃｏ及びＮｉからなる群から選択された少なくとも１つと、Ｇａと、をさらに含んでも良い。
【００８０】
磁気記憶装置２３０は、例えば、スピンオービットトルク方式のＭＲＡＭである。
【００８１】
図１４（ａ）〜図１４（ｅ）は、第２実施形態に係る別の磁気記憶装置を例示する模式図である。  
図１４（ａ）は、模式的斜視図である。図１４（ｂ）〜図１４（ｃ）は、４つの動作（状態）を例示する模式図である。
【００８２】
図１４（ａ）に示すように、本実施形態に係る別の磁気記憶装置２３０ａは、金属含有層５１と、複数の積層体ＳＢ０と、制御部７０と、を含む。複数の積層体ＳＢ０は、例えば、第１積層体ＳＢ１及び第２積層体ＳＢ２などを含む。複数の積層体ＳＢ０の数は、任意である。
【００８３】
第１積層体ＳＢ１は、第１磁性層１０、第２磁性層２０及び中間層３０を含む。第２積層体ＳＢ２は、第３磁性層１０Ａ、第４磁性層２０Ａ及び別の中間層３０Ａを含む。この例では、第１積層体ＳＢ１は、第２導電層４２をさらに含む。第２積層体ＳＢ２は、別の第２導電層４２Ａをさらに含む。
【００８４】
金属含有層５１は、第１〜第５部分５１ａ〜５１ｅを含む。第１部分５１ａと第２部分５１ｂとの間に第３部分５１ｃが設けられる。第３部分５１ｃと第２部分５１ｂとの間に第４部分５１ｄが設けられる。第３部分５１ｃと第４部分５１ｄとの間に第５部分５１ｅが設けられる。
【００８５】
第３部分５１ｃと第２導電層４２との間に、第２磁性層２０が設けられる。第３部分５１ｃと第２磁性層２０との間に、中間層３０が設けられる。第３部分５１ｃと中間層３０との間に、第１磁性層１０が設けられる。第４部分５１ｄと別の第２導電層４２Ａとの間に、第４磁性層２０Ａが設けられる。第４部分５１ｄと第４磁性層２０Ａとの間に、別の中間層３０Ａが設けられる。第４部分５１ｄと別の中間層３０Ａとの間に、第３磁性層１０Ａが設けられる。
【００８６】
第３磁性層１０Ａの構成は、第１磁性層１０の構成と同様である。第４磁性層２０Ａの構成は、第２磁性層２０の構成と同様である。別の中間層３０Ａの構成は、中間層３０Ａの構成と同様である。
【００８７】
制御部７０は、第１部分５１ａ、第２部分５１ｂ、第２磁性層２０（第２導電層４２）、及び、第４磁性層２０Ａ（別の第２導電層４２Ａ）と、電気的に接続される。この例では、第１配線７０Ａにより、制御部７０と第２磁性層２０とが電気的に接続される。第２配線７０Ｂにより、制御部７０と第４磁性層２０Ａとが電気的に接続される。第１配線７０Ａの電流経路上に、第１スイッチ素子Ｓｗ１が設けられる。第２配線７０Ｂの電流経路上に、第２スイッチ素子Ｓｗ２が設けられる。これらのスイッチ素子は、例えば、選択トランジスタである。これらのスイッチ素子が、制御部７０に設けられる駆動回路７５と、電気的に接続される。
【００８８】
磁気記憶装置２３０ａにおいて、例えば、以下に説明する第１〜第４動作ＯＱ１〜ＯＱ４が実施される。これらの動作は、制御部７０により制御される。
【００８９】
図１４（ｂ）に示すように、第１動作ＯＱ１において、制御部７０は、金属含有層５１の第１部分５１ａを電位Ｖ０に設定する。電位Ｖ０は、例えば、グランド電位である。制御部７０は、第１動作ＯＱ１において、第１部分５１ａと第２磁性層２０との間の第１電位差を第１電圧Ｖ１（例えば、選択電圧）とする。
【００９０】
制御部７０は、第１動作ＯＱ１において、第１部分５１ａと第４磁性層２０Ａとの間の第２電位差を第２電圧Ｖ２（例えば、非選択電圧）とする。第２電圧Ｖ２は、第１電圧Ｖ１とは異なる。
【００９１】
第１動作ＯＱ１において、制御部７０は、金属含有層５１に第１電流Ｉｃ１を供給する。第１電流Ｉｃ１は、第１部分５１ａから第２部分５１ｂへの向きを有する。
【００９２】
このような第１動作ＯＱ１において、第１磁性層１０の磁化の向きが、１つの向きとなる。これは、金属含有層５１からの磁気的作用による。一方、非選択状態の第３磁性層１０Ａの磁化の向きは、実質的に変化しない。
【００９３】
図１４（ｃ）に示すように、第２動作ＯＱ２において、制御部７０は、金属含有層５１の第１部分５１ａを電位Ｖ０に設定する。制御部７０は、第２動作ＯＱ２において、第１部分５１ａと第２磁性層２０との間の第１電位差を第１電圧Ｖ１とする。制御部７０は、第２動作ＯＱ２において、第１部分５１ａと第４磁性層２０Ａとの間の第２電位差を第２電圧Ｖ２とする。第２動作ＯＱ２において、制御部７０は、金属含有層５１に第２電流Ｉｃ２を供給する。第２電流Ｉｃ２は、第２部分５１ｂから第１部分５１ａへの向きを有する。
【００９４】
このときに、選択状態の第１磁性層１０の磁化は、変化する。これは、例えば、金属含有層５１からの磁気的作用による。一方、非選択状態の第３磁性層１０Ａの磁化は、実質的に変化しない。
【００９５】
第１動作ＯＱ１の後における第２磁性層２０と第１部分５１ａとの間の電気抵抗（第１電気抵抗）は、第２動作ＯＱ２の後における第２磁性層２０と第１部分５１ａとの間の電気抵抗（第２電気抵抗）とは異なる。
【００９６】
一方、上記の第１動作ＯＱ１の後における第４磁性層２０Ａと第１部分５１ａとの間の電気抵抗を第３電気抵抗とする。上記の第２動作ＯＱ２の後における第４磁性層２０Ａと第１部分５１ａとの間の電気抵抗を第４電気抵抗とする。第３電気抵抗は、第４電気抵抗と実質的に同じである。これは、第３磁性層１０Ａの磁化が実質的に変化しないためである。
【００９７】
このように、実施形態においては、第１電気抵抗と第２電気抵抗との差の絶対値は、第３電気抵抗と第４電気抵抗との差の絶対値よりも大きい。
【００９８】
図１４（ｄ）に示す第３動作ＯＱ３の例では、第１積層体ＳＢ１が、非選択状態とされ、第２積層体ＳＢ２が選択状態とされる。既に説明したように、制御部７０は、第１動作ＯＱ１において、第１部分５１ａと第２磁性層２０との間の第１電位差を第１電圧Ｖ１とする（図１４（ｂ）参照）。そして、制御部７０は、第２動作ＯＱ２において、第１電位差を第１電圧Ｖ１とする（図１４（ｃ）参照）。図１４（ｄ）に示すように、制御部７０は、第３動作ＯＱ３において、第１部分５１ａと第２磁性層２０との間の第１電位差を第２電圧Ｖ２（非選択電圧）とする。制御部７０は、第３動作ＯＱ３において、第１電流Ｉｃ１を金属含有層５１に供給する。
【００９９】
第３動作ＯＱ３において、非選択状態の第１磁性層１０の磁化は、変化しない（図１４（ａ）の状態と同じ）。一方、選択状態の第３磁性層１０Ａの磁化は、図１４（ｂ）の状態から変化する。
【０１００】
図１４（ｅ）に示す第４動作ＯＱ４においても、第１積層体ＳＢ１が、非選択状態とされ、第２積層体ＳＢ２が選択状態とされる。制御部７０は、第４動作ＯＱ４において、第１電位差を第２電圧Ｖ２とする。制御部７０は、第４動作ＯＱ４において、第２電位差を第１電圧Ｖ１とする。制御部７０は、第４動作ＯＱ４において、第２電流Ｉｃ２を金属含有層５１に供給する。
【０１０１】
非選択状態である第１積層体ＳＢ１においては、第３動作ＯＱ３と第４動作ＯＱ４との間で、電気抵抗は実質的に同じである。一方、選択状態である第２積層体ＳＢ２においては、第３動作ＯＱ３と第４動作ＯＱ４との間で、電気抵抗は変化する。
【０１０２】
このように、第１動作ＯＱ１の後の第１電気抵抗と、第２動作ＯＱ２の後の第２電気抵抗との差の絶対値は、第３動作ＯＱ３の後における第２磁性層２０と第１部分５１ａとの間の電気抵抗と、第４動作ＯＱ４の後における第２磁性層２０と第１部分５１ａとの間の電気抵抗と、の差の絶対値よりも大きい。
【０１０３】
このように、複数の積層体ＳＢ０の１つが選択される。選択された積層体ＳＢ０の磁性層（例えば、第１磁性層１０または第３磁性層１０Ａなど）の磁化が、金属含有層５１に流れる電流の向きに応じて変化する。
【０１０４】
図１５は、第２実施形態に係る別の磁気記憶装置を例示する模式図である。  
図１５に示すように、本実施形態に係る磁気記憶装置２４０は、複数の記憶部ＭＥと、複数の配線（複数の第１ビット線ＢＬ１、複数の第２ビット線ＢＬ２及び複数のワード線ＷＬ）と、制御部７０と、含む。
【０１０５】
任意のＸ軸方向に対して垂直な方向をＹ軸方向とする。Ｘ軸方向及びＹ軸方向に対して垂直な方向をＺ軸方向とする。
【０１０６】
この例では、複数のビット線ＢＬ１及びＢＬ２は、Ｙ軸方向に延びる。複数のビット線ＢＬ１及びＢＬ２は、Ｘ軸方向に並ぶ。複数のワード線ＷＬは、Ｘ軸方向に延びる。複数のワード線ＷＬは、Ｙ軸方向に並ぶ。
【０１０７】
複数の記憶部ＭＥの１つは、磁気素子１１０と、制御素子７０ｓ（例えばトランジスタ）と、を含む。制御素子７０ｓは、磁気素子１１０と直列に接続される。磁気素子１１０の一端が、制御素子７０ｓの一端と接続される。磁気素子１１０は、１つのメモリセルＭＣに対応する。
【０１０８】
複数の第１ビット線ＢＬ１の１つに、複数の記憶部ＭＥの１つに含まれる磁気素子１１０の他端が電気的に接続される。複数の第２ビット線ＢＬ２の１つに、複数の記憶部ＭＥの１つに含まれる制御素子７０ｓの他端が電気的に接続される。
【０１０９】
複数のワード線ＷＬの１つに、複数の記憶部ＭＥの１つに含まれる制御素子７０ｓの制御端子（例えばゲート）が電気的に接続される。制御素子７０ｓの第３端子が電気的に接続される。
【０１１０】
複数の第１ビット線ＢＬ１及び複数の第２ビット線ＢＬ２は、第１回路７１及び第２回路７２の少なくともいずれかに電気的に接続される。複数のワード線ＷＬは、第３回路７３に電気的に接続される。これらの回路は、選択スイッチ（例えば選択トランジスタなど）を含んでいる。これらの回路は、複数の配線を選択して所定の電圧を印加する。これらの回路及び制御素子７０ｓにより、複数の磁気素子１１０の１つに所定の電圧パルスが印加される。これにより、磁気素子１１０における抵抗が変化する。高抵抗状態または低抵抗状態が、記憶される情報の「０」または「１」に対応する。これらの回路は、例えば、検出回路（センスアンプなど）を含む。検出回路は、例えば、磁気素子１１０の抵抗状態に対応した値（電圧、電流及び抵抗など）を検出する。これにより、記憶した情報が読み出される。これらの回路は、制御部７０に含まれる。
【０１１１】
磁気記憶装置２４０は、例えば、電圧制御方式（電界制御方式）のＭＲＡＭでも良い。磁気記憶装置２４０は、例えば、スピントランスファ方式のＭＲＡＭでも良い。磁気記憶装置２４０は、例えば、スピンオービットトルク方式のＭＲＡＭでも良い。
【０１１２】
（第３実施形態）  
本実施形態は、発振装置に係る。  
図１６は、第３実施形態に係る発振装置を例示する模式図である。  
図１６に示すように、発振装置３１０は、第１磁性層１０、第２磁性層２０、中間層３０、及び、回路部７６を含む。第１磁性層１０、第２磁性層２０及び中間層３０は、例えば、第１実施形態に関して説明した構成を有する。第２磁性層２０の磁化の方向は、例えば、面内方向であり、Ｚ軸方向と交差する。
【０１１３】
回路部７６は、第１磁性層１０及び第２磁性層２０と電気的に接続される。この例では、第１実施形態に関して説明した第１導電層４１及び第２導電層４２が設けられる。回路部７６は、第１配線７０ａ及び第２配線７０ｂを介して、これらの導電層と電気的に接続される。
【０１１４】
回路部７６は、第１磁性層１０、第２磁性層２０及び中間層３０を含む積層体に電流を供給する。電流は、Ｚ軸方向に沿って積層体を流れる。このとき、積層体において、高周波磁界が発生する。発振周波数は、例えば、５０ＧＨｚ以上３００ＧＨｚ以下である。例えば、高い発振周波数が得られる。発振装置３１０は、例えば、スピントルクオシレータ、または、スピントルクダイオードなどである。
【０１１５】
（第４実施形態）  
図１７は、第４実施形態に係る磁気素子を例示する模式的斜視図である。  
図１７に示すように、実施形態に係る磁気素子１２０は、金属層４５と、第１磁性層１０と、を含む。この例では、第２磁性層２０及び中間層３０がさらに設けられている。
【０１１６】
金属層４５から第１磁性層１０に向かう方向が、第１方向(Ｚ軸方向）に対応する。第２磁性層２０は、第１方向（Ｚ軸方向）に沿って、第１磁性層１０から離れる。第１方向において、金属層４５と第２磁性層２０との間に、第１磁性層１０が位置する。第１方向において、第１磁性層１０と第２磁性層２０との間に、中間層３０が位置する。中間層３０は、非磁性である。
【０１１７】
第１磁性層１０は、例えば、金属層４５と物理的に接する。第１磁性層１０は、Ｍｎ及びＧａを含む。
【０１１８】
第１磁性層１０において、第１領域１１及び第２領域１２が設けられても良い。第１領域１１は、Ｍｎ及びＧａを含む。第１領域１１は、例えば、ＭｎＧａ膜である。第２領域１２は、第１領域１１と中間層３０との間に設けられる。第２領域１２は、Ｍｎを含む。第２領域１２は、例えば、Ｇａを含まない。または、第２領域１２に含まれるＧａの濃度は、第１領域１１に含まれるＧａの濃度よりも低い。第２領域１２は、例えば、Ｍｎ膜である。本実施形態において、第２領域１２（Ｍｎ膜）が設けられることで、第２領域１２（Ｍｎ膜）を設けない場合に比べて、より高い特性が得られる。
【０１１９】
金属層４５は、Ｃｏ及びＧａを含む。金属層４５は、ＣｏＧａ膜である。後述するように、金属層４５は、Ｐｔ、Ｐｄ、Ａｕ、Ｒｕ、Ｗ、Ｈｆ及びＴａからなる群から選択された少なくとも１つを含む第１金属をさらに含んでも良い。
【０１２０】
図１７に示すように、第２導電層４２がさら設けられても良い。第２導電層４２、第２磁性層２０及び中間層３０に関しては、第１実施形態に関して説明した構成及び材料が適用できる。
【０１２１】
Ｚ軸方向（第１方向）に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
【０１２２】
本実施形態においては、金属層４５に、Ｘ−Ｙ平面内に沿う電流を流したときに、第１磁性層１０と第２磁性層２０との間の電気抵抗が変化する。
【０１２３】
例えば、第１向き（例えば＋Ｘ方向）の電流を第１電流Ｉｃ１とする。第１向きとは反対の第２向き（例えば−Ｘ方向）の電流を第２電流とする。第１向きは、第１方向（Ｚ軸方向、すなわち、金属層４５から第１磁性層１０に向かう方向）と交差する。第２向きも、第１方向と交差する。
【０１２４】
第１向きの第１電流Ｉｃ１を金属層４５に電流を流したときの、第１磁性層１０と第２磁性層２０との間の第１電気抵抗は、第２向きの第２電流Ｉｃ２を金属層４５に流したときの、第１磁性層１０と第２磁性層２０との間の第２電気抵抗とは異なる。
【０１２５】
金属層４５に面内電流を流し、その面内電流の向きに応じて、第１磁性層１０と第２磁性層２０との間の電気抵抗が変化する。電気抵抗を、面内電流の向きにより制御できる。
【０１２６】
この電気抵抗の変化は、例えば、第１磁性層１０の磁化の向きの変化に応じていると考えられる。例えば、電気抵抗の変化は、磁気抵抗効果に基づいていると考えられる。
【０１２７】
例えば、第１電流Ｉｃ１を金属層４５に流したときの第１磁性層１０の第１磁化向き１０ｍａは、第２電流Ｉｃ２を金属層４５に流したときの第１磁性層１０の第２磁化向き１０ｍｂとは反対の成分を有する。金属層４５に面内電流を流し、その面内電流の向きに応じて、第１磁性層１０の磁化の向きが変化する。磁化の向きを面内電流の向きにより制御できる。
【０１２８】
例えば、既に説明したように、Ｐｔ、Ｐｄ、Ａｕ、Ｒｕ、Ｗ、Ｈｆ及びＴａからなる群から選択された少なくとも１つを含む第１金属を含む金属含有層５１により、スピンオービットトルクが作用する。
【０１２９】
これに対して、本願発明者は、Ｃｏ及びＧａを含む金属層４５に流れる電流によりスピンオービットトルクが得られることを、本願発明者が独自に行った実験により見いだした。以下、実験について、説明する。
【０１３０】
図１８は、磁気素子の試料を例示する模式的断面図である。  
図１８に示すように、試料１２１ａにおいて、基板４０ｓの上に、ＭｇＯ層４０ａ（厚さは１０ｎｍ）が設けられる。基板４０ｓは、ＭｇＯ（００１）基板である。ＭｇＯ層４０ａの上に、金属層４５となるＣｏＧａ膜（厚さは２０ｎｍ）が設けられる。この後、５００℃の熱処理が行われる。この後、ＣｏＧａ膜（厚さは２０ｎｍ）の上に、第１磁性層１０となるＭｎ６０Ｇａ４０膜（厚さは２ｎｍ）が設けられる。第１磁性層１０の上に、中間層３０の第４領域３４となるＭｇ膜（厚さは０．４ｎｍ）が設けられる。第３領域３３の上に、中間層３０の第３領域３３となるＭｇＯ膜（厚さは２ｎｍ）が設けられる。第３領域３３の上に、Ｔａ膜４２ａ（厚さは２ｎｍ）が設けられる。これらの膜は室温で、超高真空スパッタ法により形成される。
【０１３１】
この後、これらの積層膜全体が、「ホールバー」の形状に加工される。「ホールバー」において、１つの辺の長さ（Ｙ軸方向の長さ）は１２μｍであり、別の辺の長さ（Ｘ軸方向の長さ）は６０μｍである。これにより得られた試料について、ホール抵抗が測定される。
【０１３２】
図１９は、磁気素子の試料を測定結果を示すグラフ図である。  
図１９において、横軸は、電流Ｉｃ（ｍＡ）である。電流Ｉｃは、Ｘ軸方向に沿っている。例えば、電流Ｉｃが正のときが、第１電流Ｉｃ１に対応する。例えば、電流Ｉｃが負のときが、第２電流Ｉｃ２に対応する。図１９の縦軸は、ホール抵抗Ｒｈ１（Ω）である。
【０１３３】
図１９に示すように、約−２８ｍＡの電流、及び、約２８ｍＡの電流において、ホール抵抗Ｒｈ１が、急峻に変化する。このように、異常ホール効果が観察される。
【０１３４】
このことは、これらの電流により、Ｍｎ６０Ｇａ４０膜の磁化の向きが変化することに対応している。例えば、約−２８ｍＡよりも小さい電流（絶対値が大きい負の電流）において、Ｍｎ６０Ｇａ４０膜の磁化は、例えば＋Ｚ向きである。例えば、約２８ｍＡよりも大きい電流（絶対値が大きい正の電流）において、Ｍｎ６０Ｇａ４０膜の磁化は、例えば−Ｚ向きである。
【０１３５】
このように、ＣｏＧａ膜に流れる面内電流により、Ｍｎ６０Ｇａ４０膜の磁化の向きを制御できることが見いだされた。本実施形態は、初めて見いだされた現象に基づいている。
【０１３６】
実施形態において、金属層４５は、Ｃｏ及びＧａに加えて、Ｐｔ、Ｐｄ、Ａｕ、Ｒｕ、Ｗ、Ｈｆ及びＴａからなる群から選択された少なくとも１つを含む第１金属をさらに含んでも良い。これにより、例えば磁化反転の電流を小さくできる。
【０１３７】
本実施形態において、図２の例示した構成のように、基板４０ｓの上に、第１導電層４１となるＣｒ膜（厚さは１ｎｍ）が設けられ、その上に、金属層４５、第１磁性層１０、中間層３０、及び、第２磁性層２０が設けられても良い。Ｃｒ膜を設けることにより、特性がより向上する。
【０１３８】
（第５実施形態）  
図２０は、第５実施形態に係る磁気記憶装置を例示する模式的斜視図である。  
図２０に示すように、本実施形態に係る磁気記憶装置４２０は、金属層４５、第１磁性層１０、第２磁性層２０及び中間層３０を含む。
【０１３９】
金属層４５は、第１金属層部分４５ａ、第２金属層部分４５ｂ及び第３金属層部分４５ｃを含む、第３金属層部分４５ｃは、第１金属層部分４５ａと第２金属層部分４５ｂとの間に位置する。中間層３０は、第３金属層部分５１ｃと第２磁性層２０との間に位置する。第１磁性層１０は、第３金属層部分５１ｃと中間層３０との間に位置する。第１磁性層１０は、例えば、第３金属層部分５１ｃと接する。
【０１４０】
金属層４５に電流（第１電流Ｉｃ１または第２電流Ｉｃ２）が流れる。この電流は、制御部７０から供給される。
【０１４１】
例えば、第１金属層部分５１ａから第２金属層部分５１ｂに向けた第１電流Ｉｃ１が流れた後における、第１金属層部分５１ａと第２磁性層２０との間の電気抵抗を第１電気抵抗とする。例えば、第２金属層部分５１ｂから第１金属層部分５１ａに向けた第２電流Ｉｃ２が流れた後における、第１金属層部分５１ａと第２磁性層２０との間の電気抵抗を第２電気抵抗とする。第１電気抵抗に対応する値は、第２電気抵抗に対応する値とは異なる。第１電気抵抗及び第２電気抵抗は、第２金属層部分５１ｂと第２磁性層２０との間の電気抵抗でも良い。上記の電気抵抗は、第１配線７０ａ及び第２配線７０ｂとの間の電気抵抗でも良い。上記の電気抵抗に対応する値は、電気抵抗、電圧または電流である。
【０１４２】
このように、本実施形態に係る磁気記憶装置４２０は、第４実施形態に係る磁気素子１２０及びその変形と、制御部７０を含む。制御部７０は、上記の第１電流Ｉｃ１及び第２電流Ｉｃ２を金属層４５に供給する。
【０１４３】
実施形態によれば、特性の向上が可能な磁気素子、磁気記憶装置及び発振装置を提供することができる。
【０１４４】
本願明細書において、電気的に接続される状態は、２つの導体が直接接する状態を含む。電気的に接続される状態は、２つの導体が、別の導体（例えば配線など）により接続される状態を含む。電気的に接続される状態は、２つの導体の間の経路の間にスイッチング素子（トランジスタなど）が設けられ、２つの導体の間の経路に電流が流れる状態が形成可能な状態を含む。
【０１４５】
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
【０１４６】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気素子に含まれる磁性層、中間層、基板及び導電層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
【０１４７】
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０１４８】
その他、本発明の実施の形態として上述した磁気素子、磁気記憶装置及び発振装置を基にして、当業者が適宜設計変更して実施し得る全ての磁気素子、磁気記憶装置及び発振装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１４９】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【符号の説明】
【０１５０】
１０…第１磁性層、  １０Ａ…第３磁性層、  １０ｍａ、１０ｍｂ…第１、第２磁化向き、  １１…第１領域、  １２…第２領域、  ２０…第２磁性層、  ２０Ａ…第４磁性層、  ３０…中間層、  ３０Ａ…別の中間層、  ３３…第３領域、  ３４…第４領域、  ４０ａ…ＭｇＯ層、  ４０ｓ…基板、  ４１…第１導電層、  ４２…第２導電層、  ４２Ａ…別の第２導電層、  ４２ａ…Ｔａ層、  ４２ｂ…Ｒｕ層、  ４５…金属層、  ４５ａ〜４５ｃ…第１〜第３金属層部分、  ５１…金属含有層、  ５１ａ〜５１ｅ…第１〜第５部分、  ７０…制御部、  ７０Ａ、７０Ｂ…第１、第２配線、  ７０ａ、７０ｂ…第１、第２配線、  ７０ｓ…スイッチ素子、  ７１…第１回路、  ７２…第２回路、  ７３…第３回路、  ７５…駆動回路、  ７６…回路部、  １１０、１１１、１２０…磁気素子、  １１１ａ、１２１ａ…試料、  ２１０、２２０、２３０，２３０ａ、２４０…磁気記憶装置、  ３１０…発振装置、  ４２０…磁気記憶装置、  ＢＬ１、ＢＬ２…第１、第２ビット線、  ＥＦ…電界、  Ｈ１…第１パルス高さ、  Ｈａ…外部磁界、  Ｈｋ…異方性磁界、
Ｈｎ、Ｈｐ…特性、  Ｉｃ…電流、  Ｉｃ１、Ｉｃ２…第１、第２電流、  Ｉｎｔ…強度、  ＭＣ…メモリセル、  ＭＥ…記憶部、  ＭＲ１…ＭＲ比、  ＯＰ１〜ＯＰ３…第１〜第３動作、  ＯＱ１〜ＯＱ４…第１〜第４動作、  Ｐ１、Ｐ２…第１、第２パルス、  Ｐ１ｘ…別のパルス、  Ｒｈ１…ホール電流、  Ｒｓ…電気抵抗、  Ｓ１…信号、
ＳＢ０…積層体、  ＳＢ１、ＳＢ２…第１、第２積層体、  Ｓｗ１、Ｓｗ２…第１、第２スイッチ素子、  Ｔ１…第１パルス幅、  Ｔｎ…温度、  Ｖ０…電位、  Ｖ１、Ｖ２…第１、第２電位、  ＷＬ…ワード線、  ｐＺ…位置、  ｔＭｎ…厚さ、  ｔｉ…時間
【図１】
2018190795.tif 000003
【図２】
2018190795.tif 000004
【図３】
2018190795.tif 000005
【図４】
2018190795.tif 000006
【図５】
2018190795.tif 000007
【図６】
2018190795.tif 000008
【図７】
2018190795.tif 000009
【図８】
2018190795.tif 000010
【図９】
2018190795.tif 000011
【図１０】
2018190795.tif 000012
【図１１】
2018190795.tif 000013
【図１２】
2018190795.tif 000014
【図１３】
2018190795.tif 000015
【図１４】
2018190795.tif 000016
【図１５】
2018190795.tif 000017
【図１６】
2018190795.tif 000018
【図１７】
2018190795.tif 000019
【図１８】
2018190795.tif 000020
【図１９】
2018190795.tif 000021
【図２０】
2018190795.tif 000022