(57)【要約】【課題】早期且つ確実にリンクアップをする。【解決手段】通信装置は、電源ＯＮまたはリンクダウンを検出すると、アイドル信号生成回路５１がアイドル信号を生成し、Ｉ／Ｆ回路５６が、選択回路５５を介して当該アイドル信号を通信相手の通信装置に送信する。また、Ｉ／Ｆ回路５６が、通信相手の通信装置と学習信号を送受信する。Ｓｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、およびＳｔｅｐ３学習回路５９が、学習信号を用いてリンクアップする。リセットマスク回路６２は、リンク検出回路６０からリンクアップした旨の信号を受信していない場合、リセット信号生成回路５３により生成されたリセット信号をＳｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、およびＳｔｅｐ３学習回路５９へ送出し、学習を再実行させる。【選択図】図３
2018207242.tif 000002
【特許請求の範囲】
【請求項１】
自装置が主装置および従装置の何れかであるかを示す主従情報を記憶する主従情報記憶部と、
リンクアップのための学習信号を、通信相手の通信装置と送受信する学習信号送受信部と、
前記学習信号送受信部により前記通信相手の通信装置と送受信する学習信号を用いて学習して、リンクアップするリンクアップ部と、
所定の第１の時間経過した時点で、前記リンクアップ部によりリンクアップされていない場合、前記リンクアップ部に学習を再実行させるリンクアップ制御部と、
を備える通信装置。
【請求項２】
請求項１に記載の通信装置であって、
前記リンクアップ制御部によって学習が再実行された結果、前記第１の時間より長い第２の時間経過した時点で、前記リンクアップ部によりリンクアップされていない場合、前記通信相手の通信装置と主装置および従装置を決定するための信号を前記通信相手の通信装置へ送信する主従決定信号送信部をさらに備える、
通信装置。
【請求項３】
請求項２に記載の通信装置であって、
前記リンクアップ制御部は、前記リンクアップ部によりリンクアップされるまで、又は前記第２の時間を経過するまで、前記第１の時間経過する毎に、前記リンクアップ部に学習を再実行させる、
通信装置。
【請求項４】
請求項２に記載の通信装置であって、
前記通信相手の通信装置から前記通信相手の通信装置と主装置および従装置を決定するための信号を受信する主従決定信号受信部をさらに備え、
前記主従決定信号送信部は、前記主従決定信号受信部によって、信号が受信された場合、当該信号に応じて主従決定信号を前記通信相手の通信装置に送信する、
通信装置。
【請求項５】
請求項４に記載の通信装置であって、
前記主従決定信号受信部および前記主従決定信号送信部による、主従決定信号の送受信により、主装置および従装置を決定する決定部をさらに備え、
前記リンクアップ部は、前記決定部による決定に応じて、リンクアップを実行し、
前記リンクアップ制御部は、前記決定部により、主装置および従装置を決定する場合、前記第１の時間経過に伴う前記リンクアップ部による学習の再実行を停止する、
通信装置。
【請求項６】
自装置が主装置および従装置の何れかであるかを示す主従情報を記憶する通信装置で実行されるリンクアップ方法であって、
学習信号送受信部が、リンクアップのための学習信号を通信相手の通信装置と送受信する学習信号送受信ステップと、
リンクアップ部が、前記学習信号送受信ステップで通信相手の通信装置と送受信する学習信号を用いて学習して、リンクアップするリンクアップステップと、
リンクアップ制御部が、所定の時間経過した時点で、前記リンクアップステップでリンクアップされていない場合、前記リンクアップ部に学習を再実行させるリンクアップ制御ステップと、を含むリンクアップ方法。
【請求項７】
第１の通信装置と、当該第１の通信装置の通信相手である第２の通信装置とを含む通信システムであって、
前記第１の通信装置は、
自装置が主装置であることを示す情報を記憶する情報記憶部と、
リンクアップのための学習信号を前記第２の通信装置と送受信する学習信号送受信部と、
前記学習信号送受信部により前記第２の通信装置と送受信する学習信号を用いて学習して、リンクアップするリンクアップ部と、
第１の時間経過した時点で、前記リンクアップ部によりリンクアップされていない場合、前記リンクアップ部に学習を再実行させるリンクアップ制御部と、
を備え、
前記第２の通信装置は、
自装置が従装置であることを示す情報を記憶する情報記憶部と、
リンクアップのための学習信号を前記第１の通信装置と送受信する学習信号送受信部と、
前記学習信号送受信部により前記第１の通信装置と送受信する学習信号を用いて学習して、リンクアップするリンクアップ部と、
前記第１の時間経過した時点で、前記リンクアップ部によりリンクアップされていない場合、前記リンクアップ部に学習を再実行させるリンクアップ制御部と、
を備える、通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信装置、リンクアップ方法および通信システムに関するものである。
【背景技術】
【０００２】
産業分野でイーサネット接続が急速に広がってきている。例えば、ノードとスイッチとの間でケーブルが接続された場合に、リンクアップすることが特許文献１に記載されている。具体的に、従来のオートネゴシエーションで実施されるデータ交換に加え、産業向けイーサネット（登録商標）規格の情報を交換するためのデータ交換をして、互いに一致する規格のうち、最も優先度の高い規格を選択してリンクアップすることが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−７４８４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
工場などで定期的に決まった装置の交換によるリンクダウン、リンクアップを繰り返すことを想定した場合、その都度オートネゴシエーションを行うと、リンクアップに多くの時間を費やしてしまうことになる。また、工場等では、様々な装置が互いに接続することが想定されるため、確実に接続が保障されることも望まれる。すなわち、早期且つ確実にリンクアップをすることが望まれる。
【０００５】
その他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００７】
一実施の形態による通信装置は、自装置が主装置および従装置の何れかであるかを示す主従情報を記憶する主従情報記憶部と、リンクアップのための学習信号を通信相手の通信装置と送受信する学習信号送受信部と、学習信号送受信部により通信相手の通信装置と送受信する学習信号を用いて学習して、リンクアップするリンクアップ部と、第１の時間経過した時点で、リンクアップ部によりリンクアップされていない場合、リンクアップ部に学習を再実行させるリンクアップ制御部と、を備える。
【発明の効果】
【０００８】
上記一実施の形態によれば、早期且つ確実にリンクアップをすることができる。
【図面の簡単な説明】
【０００９】
【図１】通信システムの構成例について概要を示した図である。
【図２】学習処理の流れの例を示す図である。
【図３】通信装置のＰＨＹ部の回路図である。
【図４】リセットタイミングと選択切替時間との関係を示す図である。
【図５】動作例１における通信装置間でリンクアップをする例を示す図である。
【図６】動作例１における通信装置の各信号出力の例を示す図である。
【図７】動作例２における通信装置間でリンクアップをする例を示す図である。
【図８】動作例２における通信装置の各信号出力の例を示す図である。
【図９】動作例２における通信装置の別パターンの各信号出力の例を示す図である。
【図１０】動作例３における通信装置間でリンクアップをする例を示す図である。
【図１１】動作例４における通信装置間でリンクアップをする例を示す図である。
【図１２】動作例５における通信装置間でリンクアップをする例を示す図である。
【図１３】動作例６における通信装置間でリンクアップをする例を示す図である。
【図１４】動作例６における通信装置の各信号出力の例を示す図である。
【図１５】動作例７における通信装置間でリンクアップをする例を示す図である。
【図１６】動作例８における通信装置間でリンクアップをする例を示す図である。
【図１７】動作例９における通信装置間でリンクアップをする例を示す図である。
【図１８】本発明の一実施の形態における通信装置におけるリンクアップ処理の流れの例について概要を示した図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一の符号を付し、その繰り返しの説明は省略する。一方で、ある図において符号を付して説明した部位について、他の図の説明の際に再度の図示はしないが同一の符号を付して言及する場合がある。
【００１１】
＜システム構成＞
図１は、本発明の一実施の形態である通信システムの構成例について概要を示した図である。本実施の形態の通信システム１は、マスタである通信装置２（第１の通信装置）と、当該通信装置２の通信相手であり、スレーブである通信装置３（第２の通信装置）とを含むシステムである。通信装置２および通信装置３は、それぞれイーサネット（登録商標）通信機器であり、例えば、通信ケーブル（ＬＡＮケーブル等）で接続されている。通信装置２および通信装置３は、当該通信ケーブルを介して各種信号を互いに送受信する。
【００１２】
通信装置２は、情報記憶部４と、ＰＨＹ部５とを有する。情報記憶部４は、自装置がマスタ（主装置）であるかスレーブ（従装置）であるかを示す情報（主従情報）を記憶する部分である。通信装置２は、予めマスタとして設定され、情報記憶部４では、マスタであることを示す情報が記憶されている。このように、情報記憶部４は、主従情報記憶部として機能する。ＰＨＹ部５は、物理層に対応するデータの送受信を行う部分である。ＰＨＹ部５の詳細については後述する。
【００１３】
通信装置３は、情報記憶部６と、ＰＨＹ部７とを有する。情報記憶部６は、自装置がマスタ（主装置）であるかスレーブ（従装置）であるかを示す情報を記憶する部分である。通信装置３は、予めスレーブとして設定され、情報記憶部６では、スレーブであることを示す情報が記憶されている。ＰＨＹ部７は、物理層に対応するデータの送受信を行う部分である。ＰＨＹ部７は、ＰＨＹ部５に類似する構成を有する。これについては、後述する。なお、通信装置２のＰＨＹ部５および通信装置３のＰＨＹ部７は、例えば、イーサネット規格の一つである１０００Ｂａｓｅ−Ｔに対応しているものとする。また、通信装置２および通信装置３は、リンクダウンを検出する機能（リンクダウン検出部）や、自装置の電源制御をする機能（電源ＯＮ検出部）も有する。
【００１４】
上述のように、通信装置２には、マスタである旨が予め設定されており、通信装置３には、スレーブである旨が予め設定されている。これにより、通信装置２と通信装置３との間で双方の装置一方をマスタに、他方をスレーブに決定するオートネゴシエーション処理を省略して、通信装置２と通信装置３との間でリンクアップに必要な学習処理をするだけで、リンクアップすることができる。すなわち、高速にリンクアップすることができる。このようなリンクアップを以下「高速リンクアップ」ともいう。
【００１５】
上記のように、高速にリンクアップすれば、その分通信装置２および通信装置３の稼働時間を増やすことができ、生産性を上げることができる。具体的には、マスタおよびスレーブを決める処理も含めてリンクアップする場合、２、３秒程度かかるが、高速リンクアップをする場合２００、３００ｍ秒でリンクアップすることができる。
【００１６】
ここで、上記学習処理の流れについて、図２を用いて説明する。図２は、１０００Ｂａｓｅ−Ｔの学習処理の流れの例を示す図である。Ｓｔｅｐ１（通信装置２：Ｅ／通信装置３：Ｄ)で、通信装置２は、通信装置３へ、学習信号としてアイドル信号を出力し、自身のＥｃｈｏとＮＥＸＴ（Near-End Cross Talk）のキャンセラの学習をする。通信装置３は、このタイミングではアイドル信号を出力せずに、通信装置２からのアイドル信号を受信して、ＤＦＥ（decision feedback equalizer）／タイミング学習を行う。
【００１７】
続いて、Ｓｔｅｐ２（通信装置２：Ｄ／通信装置３：Ｅ、ＦＤ）では、通信装置２と通信装置３の動作を入れ替える。具体的に、通信装置２は、アイドル信号を出力せず、通信装置３は、アイドル信号を通信装置２に送信し、通信装置２は、当該アイドル信号を受信し、それぞれの学習を行う。続いて、Ｓｔｅｐ３（通信装置２：Ｅ、ＦＤ、Ｐ／通信装置３：Ｔ）で総合学習を行い、リンクを確立する。すなわち、リンクアップが完了する。上述の学習方法は、http://grouper.ieee.org/groups/802/3/tutorial/march98/mick_170398.pdfに示す文献に記載されている。
【００１８】
続いて、図３を用いて通信装置２のＰＨＹ部５の詳細を説明する。図３は、通信装置２のＰＨＹ部５の回路図である。図３に示すように、ＰＨＹ部５は、データ信号生成回路５０、アイドル信号生成回路５１、ＦＬＰ生成回路５２、リセット信号生成回路５３、選択切替時間生成回路５４、選択回路５５、Ｉ／Ｆ回路５６を含む。さらに、ＰＨＹ部５は、Ｓｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、Ｓｔｅｐ３学習回路５９、リンク検出回路６０、リセットマスク回路６２、ＦＬＰ受信回路６３、およびマスタ／スレーブ決定回路６４を含む。
【００１９】
データ信号生成回路５０は、通信相手に送るべきデータ信号を生成し、当該データ信号を選択回路５５へ送出する。
【００２０】
アイドル信号生成回路５１は、通信装置２がリンクダウンを検出した場合、または通信装置２の電源がＯＦＦからＯＮになったことを検出した場合、リンクアップのための学習信号としてアイドル信号を生成し、当該アイドル信号を選択回路５５へ送出する。通信装置２がリンクダウンを検出するとは、リンクダウン検出部６６が、公知の手法により、リンクダウンを検出することをいう。また、通信装置２の電源がＯＦＦからＯＮになったことを検出するとは、電源ＯＮ検出部６７が、公知の手法により、通信装置２の電源がＯＦＦからＯＮになったことを検出することをいう。
【００２１】
ＦＬＰ生成回路５２は、通信装置２がリンクダウンを検出した場合、または通信装置２の電源がＯＦＦからＯＮになったことを検出した場合、ＦＬＰ（Fast Link Pulse）信号を選択回路５５へ送出する。このＦＬＰ信号は、通信相手の通信装置とマスタおよびスレーブを決定するための信号（主従決定信号）である。
【００２２】
また、ＦＬＰ受信回路６３が、Ｉ／Ｆ回路５６を介して通信相手である通信装置からＦＬＰ信号を受け取った場合に、ＦＬＰ生成回路５２は、受け取ったＦＬＰ信号に応答するためのＦＬＰ信号を生成し、当該ＦＬＰ信号を選択回路５５へ送出する。
【００２３】
リセット信号生成回路５３は、通信装置２がリンクダウンを検出した場合、または通信装置２の電源がＯＦＦからＯＮになったことを検出した場合、リセット信号を出力し、それ以降は、リセットタイミング（第１の時間）の計測をして、リセットタイミングごとにリセット信号を出力する。
【００２４】
選択切替時間生成回路５４は、通信装置２がリンクダウンを検出した場合、または通信装置２の電源がＯＦＦからＯＮになったことを検出した場合、選択切替時間（第２の時間）の計測を開始する。選択切替時間生成回路５４は、選択切替時間経過した場合、選択切替時間を経過したことを示す信号をリセットマスク回路６２へ送出すると共に、選択回路５５へ当該信号を送出する。
【００２５】
ここで、リセットタイミングと、選択切替時間との関係を図４を用いて説明する。図４は、リセットタイミングと、選択切替時間との関係を示す図である。図４に示すように、リセットタイミングが複数回経過すると、選択切替時間が経過する。すなわち、選択切替時間は、リセットタイミングの間隔より長く設定されている。
【００２６】
図３に戻り、選択回路５５は、ＦＬＰ信号、アイドル信号およびデータ信号の何れかを選択し、出力する回路である。選択回路５５は、通信装置２の電源がＯＦＦからＯＮになったことを検出した後、もしくは、通信装置２がリンクダウンを検出した後は、アイドル信号生成回路５１から供給されるアイドル信号を選択して、当該アイドル信号をＩ／Ｆ回路５６へ出力する。
【００２７】
また、選択回路５５は、選択切替時間生成回路５４から選択切替時間を経過したことを示す信号を受信した場合には、ＦＬＰ生成回路５２から供給されるＦＬＰ信号を選択して、当該ＦＬＰ信号をＩ／Ｆ回路５６へ送出する。なお、選択回路５５は、通信相手の通信装置からのＦＬＰ信号を受信した場合には、当該ＦＬＰ信号に応答するため、ＦＬＰ生成回路５２にて生成されたＦＬＰ信号を選択出力する。さらに、選択回路５５は、通信相手とのＦＬＰ信号のやりとりの後、マスタ／スレーブ決定回路６４によってマスタもしくはスレーブを決定したことを示す信号を受信した場合には、アイドル信号を選択し出力する。また、選択回路５５は、リンク検出回路６０がリンクアップを検出したことを示す信号を受けた場合には、データ信号生成回路５０が生成するデータ信号を選択し、当該データ信号をＩ／Ｆ回路５６へ送出する。
【００２８】
Ｉ／Ｆ回路５６は、他の通信装置（例えば、通信装置３）と信号を送受信するためのインターフェース部分である。Ｉ／Ｆ回路５６は、選択回路５５からＦＬＰ信号、アイドル信号またはデータ信号を受信し、これらの信号を他の通信装置へ送信する。同様に、Ｉ／Ｆ回路５６は、他の通信装置よりＦＬＰ信号、アイドル信号またはデータ信号を受信する。このように、Ｉ／Ｆ回路５６は、主従決定信号受信部および主従決定信号送信部として機能する。
【００２９】
また、Ｉ／Ｆ回路５６は、自身の装置および他の通信装置から学習信号を受信した場合、当該信号をＳｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、およびＳｔｅｐ３学習回路５９に送出する。このように、Ｉ／Ｆ回路５６は、他の通信装置と学習信号を送受信する。すなわち、Ｉ／Ｆ回路５６は、学習信号送受信部としても機能する。
【００３０】
Ｓｔｅｐ１学習回路５７は、図２に示したＳｔｅｐ１の学習処理をする部分である。Ｓｔｅｐ１学習回路５７は、Ｉ／Ｆ回路５６から送信されるアイドル信号を用いて、自身のＥｃｈｏとＮＥＸＴのキャンセラの学習をする。Ｓｔｅｐ１学習回路５７は、当該学習を完了した後、その旨をＳｔｅｐ２学習回路５８へ通知する。
【００３１】
Ｓｔｅｐ２学習回路５８は、図２に示したＳｔｅｐ２の学習処理をする部分である。Ｓｔｅｐ２学習回路５８は、Ｉ／Ｆ回路５６を介して通信装置３から受信したアイドル信号を用いて、ＤＦＥ／Ｔｉｍｉｎｇ学習を行う。Ｓｔｅｐ２学習回路５８は、当該学習を完了した後、その旨をＳｔｅｐ３学習回路５９へ通知する。
【００３２】
Ｓｔｅｐ３学習回路５９は、図２に示したＳｔｅｐ３の学習処理をする部分である。Ｓｔｅｐ３学習回路５９は、学習したＤＦＥを保持しておきながら、Ｅｃｈｏ／ＮＥＸＴキャンセラ、位相調整をする。Ｓｔｅｐ３学習回路５９は、学習を完了すると、リンク検出回路６０に通知する。このように、Ｓｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、およびＳｔｅｐ３学習回路５９では、Ｉ／Ｆ回路５６を介して自身の装置および通信装置３から受信したアイドル信号を用いて学習をすることにより、リンクアップを図る。すなわち、Ｓｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、およびＳｔｅｐ３学習回路５９は、リンクアップ部として機能する。また、Ｓｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、およびＳｔｅｐ３学習回路５９は、ＦＬＰ信号を送受信してマスタ／スレーブ決定回路６４がマスタもしくはスレーブを決定した後に、Ｉ／Ｆ回路５６から送信されるアイドル信号を用いて、リンクアップを図る。
【００３３】
リンク検出回路６０は、Ｓｔｅｐ３学習回路５９から学習完了した旨を受信することで、リンクアップしたことを検出する部分である。リンク検出回路６０は、Ｓｔｅｐ３学習回路５９から学習完了した旨を受信すると、その旨を選択回路５５およびリセットマスク回路６２へ送出する。
【００３４】
リセットマスク回路６２は、リセット信号生成回路５３から受信したリセット信号をＳｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、Ｓｔｅｐ３学習回路５９に送出するか否かを制御する部分である。
【００３５】
リセットマスク回路６２は、選択切替時間生成回路５４から選択切替時間を経過したことを示す信号を受信した場合、マスタ／スレーブ決定回路６４から信号を受信した場合、もしくはリンクアップを検出した場合に、リセット信号生成回路５３から供給されるリセット信号をマスク処理して、Ｓｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、Ｓｔｅｐ３学習回路５９に送出しないようにする。
【００３６】
一方、リセットマスク回路６２は、選択切替時間生成回路５４が示す選択切替時間内であればリンクアップが検出されるまで、リセット信号生成回路５３から供給されるリセット信号をリセットタイミング毎に、Ｓｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、Ｓｔｅｐ３学習回路５９へ送出する。すなわち、Ｓｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、Ｓｔｅｐ３学習回路５９は、それぞれ選択切替時間内においてリンクアップされるまで、リセット信号に応じて学習を再実行する。このように、リセットマスク回路６２は、リンクアップ制御部として機能する。
【００３７】
ＦＬＰ受信回路６３は、Ｉ／Ｆ回路５６を介してＦＬＰ信号を受信する部分である。ＦＬＰ受信回路６３は、通信相手の装置からＦＬＰ信号を受信すると、マスタ／スレーブ決定回路６４へ当該ＦＬＰ信号を送出する。
【００３８】
マスタ／スレーブ決定回路６４は、通信相手の装置から受信したＦＬＰ信号に基づいて、自装置をマスタとするか、スレーブとするかを決定する部分である。マスタ／スレーブ決定回路６４は、ＦＬＰ受信回路６３から受信したＦＬＰ信号に基づいて、自装置をマスタとするか、スレーブとするかを決定する。ＦＬＰ信号を用いてマスタ、スレーブを決定する方法は、公知の方法により実現できる。また、マスタ／スレーブ決定回路６４は、選択回路５５へＦＬＰ信号を受信した旨を通知すると共に、マスタ／スレーブ決定回路６４によってマスタもしくはスレーブを決定したことを示す信号をリセットマスク回路６２へ通知する。このように、マスタ／スレーブ決定回路６４は、決定部として機能する。
【００３９】
なお、スレーブである通信装置３のＰＨＹ部７は、通信装置３がリンクダウンを検出した場合、または通信装置３の電源がＯＦＦからＯＮになったことを検出した場合に、まずは通信相手からのアイドル信号の受信を待つことが通信装置２のＰＨＹ部５と異なる。
【００４０】
また、通信装置３においても、通信装置２のＳｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、およびＳｔｅｐ３学習回路５９相当の回路を有している。Ｓｔｅｐ１学習回路５７に対応する学習回路ではＤＦＥ／Ｔｉｍｉｎｇ学習を、Ｓｔｅｐ２学習回路５８に対応する学習回路では、学習したＤＦＥを保持しておきながら、自身のＥｃｈｏとＮＥＸＴのキャンセラを学習し、Ｓｔｅｐ３学習回路５９に対応する学習回路では周波数／位相調整を行う。それ以外はマスタである通信装置２のＰＨＹ部５と同一の構成を有する。
【００４１】
すなわち、通信装置３のＩ／Ｆ回路５６が、学習信号として自身の装置および通信装置２からのアイドル信号を送受信する。このように、通信装置３のＩ／Ｆ回路５６は、学習信号送受信部として機能する。そして、通信装置３のＳｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、およびＳｔｅｐ３学習回路５９が、学習信号を用いて学習して、リンクアップする。
【００４２】
＜動作例＞
＜動作例１＞
続いて、２つの通信装置がリンクアップする動作例を説明する。図５は、動作例１における通信装置間でリンクアップする例を示す図である。具体的には、スレーブである通信装置３と接続していたマスタである通信装置２Ａを通信装置２Ｂに交換する例である。この場合、スレーブである通信装置３は、交換時にリンクダウンを検出するので、このタイミングで通信装置３のアイドル信号生成回路５１は、アイドル信号を生成し、当該アイドル信号を選択回路５５へ送出する。また、通信装置３のＦＬＰ生成回路５２は、ＦＬＰ信号を選択回路５５へ送出する。通信装置３の選択回路５５は、アイドル信号およびＦＬＰ信号を受けるが、通信相手からのアイドル信号を受信するまでは、いずれも選択出力しない。
【００４３】
スレーブである通信装置３とマスタである通信装置２Ｂがケーブルを介して接続した後、通信装置２Ｂの電源がＯＮになると、このタイミングで通信装置２Ｂのアイドル信号生成回路５１は、アイドル信号を生成し、当該アイドル信号を選択回路５５へ送出する。また、通信装置２ＢのＦＬＰ生成回路５２は、ＦＬＰ信号を選択回路５５へ送出する。通信装置２Ｂの選択回路５５は、アイドル信号を選択し、Ｉ／Ｆ回路５６が、当該アイドル信号を通信装置３へ送信する。また、通信装置２Ｂの学習回路（Ｓｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、およびＳｔｅｐ３学習回路５９）が学習をする。また、通信装置３の学習回路も通信装置２Ｂからのアイドル信号を用いて学習をする。これにより、通信装置２Ｂと通信装置３とがリンクアップすることができる。この場合、スレーブである通信装置３がリンクダウンを検出するタイミングの方が、マスタである通信装置２Ｂの電源がＯＮになるより早い。よって、スレーブである通信装置３は、マスタである通信装置２Ｂから送信されるアイドル信号を待つことができる。従って、通信装置２Ｂおよび通信装置３は、確実に高速リンクアップすることができる。
【００４４】
図６は、動作例１における通信装置の各信号出力の例を示す図である。具体的には、マスタである通信装置２Ｂにおける、各信号出力の例を示す図である。図６に示すリセット信号は、リセット信号生成回路５３が計測するリセットタイミングを示す。図６に示す選択切替時間生成回路出力信号は、選択切替時間生成回路５４により出力される信号である。図６に示すリセットマスク信号なし期間／リセット信号マスク期間は、リセットマスク回路６２によりマスクされていない期間と、リセットマスク回路６２によりマスク処理される期間とを示すものである。図６に示すリセットマスク回路出力信号は、リセットマスク回路６２から出力される信号を示す。図６に示す入出力信号（出力）は、Ｉ／Ｆ回路５６が出力する信号を示す。図６に示す入出力信号（入力）は、Ｉ／Ｆ回路５６が入力する信号を示す。
【００４５】
図６に示すＳｔｅｐ１学習回路出力とは、Ｓｔｅｐ１学習回路５７が出力する学習完了信号を示す。図６に示すＳｔｅｐ２学習回路出力とは、Ｓｔｅｐ２学習回路５８が出力する学習完了信号を示す。図６に示すＳｔｅｐ３学習回路出力とは、Ｓｔｅｐ３学習回路５９が出力する学習完了信号を示す。図６に示すリンク検出回路出力とは、リンク検出回路６０が出力するリンク完了信号を示す。
【００４６】
図６に示すように、リセット信号生成回路５３が電源ＯＮまたはリンクダウン検出に伴う最初のリセット信号を出力したのち、２回目のリセット信号を出力する前にＩ／Ｆ回路５６が、学習信号としてアイドル信号を出力しており、通信装置３から当該アイドル信号に対応するアイドル信号を受信している。これにより、リセット信号生成回路５３がリセット信号を出力する前にＳｔｅｐ１〜Ｓｔｅｐ３の学習が適切に終了し、リンクアップが完了している。これに応じて、リセットマスク回路６２は、リセット信号をマスクする。よって、図６のリセットマスク回路出力リセットに示すように、リセットマスク回路６２は、リセット信号を出力しない。
【００４７】
＜動作例２＞
図７は、動作例２における通信装置間でリンクアップをする例を示す図である。具体的には、マスタ装置である通信装置２に接続されていたスレーブ装置である通信装置３Ａを通信装置３Ｂに交換する例を示す図である。
【００４８】
この場合、通信装置２は、交換時にリンクダウンを検出するので、このタイミングで通信装置２のアイドル信号生成回路５１は、アイドル信号を生成し、当該アイドル信号を選択回路５５へ送出する。また、リセット信号生成回路５３は、リンクダウンの検出に応じてリセット信号を出力するとともにリセットタイミングの計測を開始する。同様に、選択切替時間生成回路５４は、選択切替時間の計測を開始する。選択回路５５は、選択切替時間が経過したことを示す信号を受けていないため、アイドル信号を選択しＩ／Ｆ回路５６へ送出する。その結果、新たに接続されるスレーブである通信装置３Ｂへアイドル信号が送信される。しかし、この時点では、スレーブである通信装置３Ｂが接続されていない、もしくは、電源がＯＮになっていないので、通信装置３Ｂは、当該アイドル信号を受信することができない。この結果、通信装置２のみで学習が開始されてしまい、通信装置３Ｂで学習が開始されず、双方の学習が適切に処理されない。
【００４９】
そこで、マスタである通信装置２では、リセットタイミング経過後、通信装置２のリセット信号生成回路５３から出力されるリセット信号に応じて、再度学習処理を行う。これにより、通信装置３Ｂの方が電源ＯＮになるのが遅れても、再度学習を開始できるので、適切に双方の学習が処理される。なお、リセット時間は、学習を行う時間よりも長いものとする。
【００５０】
ここで、図８を用いてマスタである通信装置２の各信号出力例を説明する。図８は、動作例２における通信装置の各信号出力例を示す図である。具体的には、通信装置２が、学習を再実行している間にスレーブである通信装置３Ｂの電源がＯＮになった場合における、通信装置２の各信号出力の例を示す図である。通信装置２がリンクダウンを検出した際には、通信装置３Ｂの電源がＯＮになっていないため、通信装置３Ｂは、通信装置２から送出したアイドル信号を受信できない。図８の例では、通信装置２は、リセット信号を３度生成した時点において、通信装置３Ｂからのアイドル信号を受信できていない。
【００５１】
なお、通信装置２がリセット信号を繰り返し出力するのは、マスタ、スレーブの通信装置が立ち上がり、Ｓｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、Ｓｔｅｐ３学習回路５９が一連の流れの中で学習処理を進める必要があるためである。図８では、通信装置３Ｂからのアイドル信号が入力されないため、通信装置２が繰り返し学習処理を再開している。
【００５２】
通信装置２は、通信装置３Ｂからアイドル信号を受信しないと適切に学習処理を完了できないので、リンク検出回路６０からリンクアップしたことを示す信号が出力されない。よって、リセットマスク回路６２は、図８に示すように、リセット信号生成回路５３から受信したリセット信号をそのままＳｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、Ｓｔｅｐ３学習回路５９へ出力する。その後、通信装置３の電源がＯＮし、通信装置３からアイドル信号が送信され、各学習回路における学習が完了し、リンク検出回路６０からリンクアップしたことを示す信号を受信すると、リセットマスク回路６２は、リセット信号生成回路５３からのリセット信号をマスク処理する。
【００５３】
なお、通信装置２のリセットマスク回路６２がリセット信号を送出するのは、選択切替時間が経過する前までである。これは、スレーブと予め設定されている通信装置３以外の通信装置と接続した場合を考慮したものである。選択切替時間を経過した場合、通信装置２は、ＦＬＰ信号を送信する。
【００５４】
ここで、図９は、動作例２における通信装置の別パターンの各信号出力の例を示す図である。具体的に、図９は、マスタである通信装置２がリンクダウンを検出してから選択切替時間を経過した後に、スレーブである通信装置３Ｂの電源がＯＮになる場合の各信号出力の例を示す図である。図９のリセットマスク回路出力信号に示すように、通信装置２は、選択切替時間が経過するまで、リセットマスク回路６２は、リセット信号生成回路５３から受信するリセット信号をＳｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、Ｓｔｅｐ３学習回路５９へ出力する。
【００５５】
このように、通信装置２は、Ｓｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、Ｓｔｅｐ３学習回路５９に学習処理を繰り返し実行させる。通信装置２は、選択切替時間が経過すると、選択回路５５がＦＬＰ信号を選択して、ＦＬＰ信号を通信装置３Ｂに送信する。また、選択切替時間生成回路５４は、リセットマスク回路６２へ選択切替時間を経過したことを示す信号をリセットマスク回路６２へ送出する。リセットマスク回路６２は、これに応じて、リセット信号をマスク処理する。通信装置３Ｂは、上記ＦＬＰ信号を受信し、これに応じてＦＬＰ信号を通信装置２に送信する。通信装置２および通信装置３Ｂは、互いにＦＬＰ信号を送受信して、何れの装置がマスタとなるか決定する。そして、マスタを決定した後に、マスタとなる装置がアイドル信号を送信して、学習を開始する。
【００５６】
＜動作例３＞
図５、図７を用いて、通信装置を交換する場合について述べたが、動作例３として、図１０を用いて、マスタである通信装置２およびスレーブである通信装置３が接続されている状態において、一方を電源ＯＦＦにして、再度電源ＯＮにする場合や時間差をもって電源がＯＮされる場合について述べる。図１０は、動作例３における通信装置間でリンクアップをする例を示す図である。
【００５７】
図１０に示した状態において、通信装置２の方が後で電源がＯＮになる場合、図６に示したときと同様、通信装置２が電源ＯＮになるより前に通信装置３がアイドル信号を受信可能な状態になるので、通信装置２から送信したアイドル信号に基づいて、学習をする。
【００５８】
また、図１０に示した状態において、通信装置３の方が後で電源を入れる場合、通信装置２が、リンクダウンを検出してから所定期間学習を繰り返す。選択切替期間になる前に学習が完了する場合、互いの通信装置は、ＦＬＰ信号を送受信することなく学習を完了する。選択切替期間を経過した後の場合、互いの通信装置は、ＦＬＰ信号を送受信して、何れがマスタとなるか決定した後に学習をする。
【００５９】
なお、通信装置２および通信装置３が電源ＯＮ状態のときに、ケーブルが外れて、再度ケーブルを通信装置２および通信装置３に接続した場合について述べる。通信装置２は、リンクダウン後（ケーブルが外れた後）、選択切替時間を経過するまで、リセットタイミング毎にリセット信号を送出し、学習を繰り返し、選択切替時間を経過すると、ＦＬＰ信号を送信する。通信装置３は、リンクダウンしてから選択切替時間を経過するまでは、通信装置２からのアイドル信号の受信を待ち、選択切替時間を経過すると、ＦＬＰ信号を送信する。
【００６０】
＜動作例４＞
図１１は、動作例４における通信装置間でリンクアップをする例を示す図である。具体的には、図１１は、マスタとして設定された通信装置２Ａとスレーブとして設定された通信装置３とが接続していた場合に、通信装置３とマスタとして設定される通信装置２Ｂとを交換する場合の例を示す図である。この場合、双方ともマスタに設定されている通信装置が接続することになる。従って、双方の通信装置が学習信号であるアイドル信号を送信することになり、学習が成立しない。この結果、双方ともリセット信号による学習の再実行が繰り返されることになるが、リンクアップされない状態が続くことになる。しかしながら、選択切替期間になった後は、通信装置２Ａおよび通信装置２Ｂの何れか一方がＦＬＰ信号を送信して、他方が当該ＦＬＰ信号を受信して、当該ＦＬＰ信号に応じたＦＬＰ信号を送信する。これにより、通信装置２Ａおよび通信装置２Ｂの一方をマスタに、他方をスレーブに設定しなおすことが可能となる。その後、双方の通信装置が、学習を行うことで、リンクアップすることが可能となる。
【００６１】
＜動作例５＞
図１２は、動作例５における通信装置間でリンクアップをする例を示す図である。具体的に、マスタとして設定された通信装置２とスレーブとして設定された通信装置３Ａとが接続していた場合に、マスタとして設定された通信装置２と予めスレーブとして設定された通信装置３Ｂとを交換する場合の例を示す。この場合、双方ともスレーブに設定されている通信装置が接続することになる。この場合、双方の装置が学習信号であるアイドル信号の受信を待つことになり、双方ともマスタが送信すべき学習信号を送信しない。従って、リンクアップされない状態が続くことになる。しかしながら、選択切替期間になった後に、通信装置３Ａおよび通信装置３Ｂの何れか一方がＦＬＰ信号を送信して、他方が当該ＦＬＰ信号を受信して、当該ＦＬＰ信号に応じたＦＬＰ信号を送信する。これにより、通信装置３Ａおよび通信装置３Ｂの一方をマスタに、他方をスレーブに設定しなおすことが可能となる。その後、双方の通信装置が学習を行い、リンクアップする。
【００６２】
＜動作例６＞
図１３は、動作例６における通信装置間でリンクアップをする例を示す図である。具体的に、初期状態においてマスタとして設定された通信装置２とスレーブとして設定された通信装置３とが接続していた場合に、通信装置３と通信装置８とを交換する場合の例を示す。この通信装置８は、最初にマスタおよびスレーブの決定が必要な設定がなされていない通信装置であり、他の通信装置と接続すると、ＦＬＰ信号を送信する通信装置である。通信装置８は、リンクダウンまたは電源ＯＮになると、ＦＬＰ信号を送信する。図１３に示すように、通信装置３から通信装置８に交換すると、通信装置２は、リンクダウンを検出して、アイドル信号を送信する。交換がなされた後、通信装置８は、ＦＬＰ信号を送信する。通信装置２は、ＦＬＰ信号を受信した場合、これに対応するＦＬＰ信号を生成し、当該ＦＬＰ信号を通信装置８へ送信する。これにより、通信装置２および通信装置８の一方をマスタに決定して、他方をスレーブに決定する。その後、双方の通信装置が学習を行い、リンクアップする。
【００６３】
図１４は、動作例６における通信装置の各信号出力の例を示す図である。具体的には、通信装置３と通信装置８との交換した場合における、通信装置２の各信号出力の例を示す図である。図１４に示すように、通信装置２は、当初は、アイドル信号を送信しているが、通信装置８からＦＬＰ信号を受信すると、通信装置２もこれに応じたＦＬＰ信号を送信する。また、リセットマスク回路６２は、マスタ／スレーブ決定回路６４からＦＬＰ信号を受信した旨を受信し、これに応じてマスク処理をする。
【００６４】
このように、通信装置２および通信装置８は、互いにＦＬＰ信号を送受信して、何れの装置がマスタとなるか決定する。そして、マスタを決定した後に、マスタとなる装置がアイドル信号を送信して、双方の通信装置が学習を開始する。
【００６５】
＜動作例７＞
図１５は、動作例７における通信装置間でリンクアップをする例を示す図である。具体的に、マスタとして設定された通信装置２とスレーブとして設定された通信装置３とが接続していた場合に、通信装置２と通信装置８とを交換する場合の例を示す。この場合も、動作例６と同様に、通信装置８により送信されたＦＬＰ信号に基づいて通信装置３および通信装置８の一方をマスタに決定することによりリンクアップすることができる。
【００６６】
＜動作例８＞
図１６は、動作例８における通信装置間でリンクアップをする例を示す図である。具体的に、通信装置８Ａと通信装置８Ｂとが接続していた場合に、通信装置８Ａと通信装置２とを交換する場合の例を示す。この場合も、動作例６と同様に、通信装置８Ｂにより送信されたＦＬＰ信号に基づいて通信装置２および通信装置８Ｂの一方をマスタに決定することによりリンクアップすることができる。
【００６７】
＜動作例９＞
図１７は、動作例９における通信装置間でリンクアップをする例を示す図である。具体的に、通信装置８Ａと通信装置８Ｂとが接続していた場合に、通信装置８Ｂと通信装置３とを交換する場合の例を示す。この場合も、動作例６と同様に、通信装置８Ａにより送信されたＦＬＰ信号に基づいて通信装置３および通信装置８Ａの一方をマスタに決定することによりリンクアップすることができる。
【００６８】
＜処理の流れ＞
図１８は、本実施の形態における通信装置２におけるリンクアップ処理の流れの例について概要を示した図である。まず、通信装置２は、電源ＯＮまたはリンクダウンの検出をした場合において（Ｓ１１：Ｙｅｓ）、通信相手の装置からＦＬＰ信号を受信していない場合（Ｓ１２：Ｙｅｓ）、アイドル信号生成回路５１がアイドル信号を生成する。また、Ｉ／Ｆ回路５６が、選択回路５５を介して当該アイドル信号を通信相手の装置へ送信し、Ｓｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、およびＳｔｅｐ３学習回路５９が、学習処理を開始する（Ｓ１３）。リンク検出回路６０が、当該学習処理によりリンクアップされたことを検出した場合（Ｓ１４：Ｙｅｓ）、処理を終了する。
【００６９】
リンク検出回路６０が、リンクアップされたことを検出していない場合（Ｓ１４：Ｎｏ）、リセットタイミング（リセット時間）になっていないとき（Ｓ１５：Ｎｏ）、通信装置２は、リセット時間になるまで待つ。なお、この時点において、Ｓｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、およびＳｔｅｐ３学習回路５９の何れかが、学習処理を継続している。リセット信号生成回路５３がリセット信号を送出した場合（Ｓ１５：Ｙｅｓ）、選択切替時間でない場合（Ｓ１６：Ｎｏ）、Ｓ１３に進み、学習処理を再度実行する。
【００７０】
また、選択切替時間である場合（Ｓ１６：Ｙｅｓ）、Ｉ／Ｆ回路５６が、選択回路５５を介してＦＬＰ信号を通信相手の装置へ送信して（Ｓ１７）、マスタ／スレーブ決定回路６４が当該通信相手の装置とマスタおよびスレーブを決定して（Ｓ１８）、ステップＳ１３へ進む。また、ステップＳ１２において、通信相手の装置からＦＬＰ信号を受信した場合（Ｓ１２：Ｎｏ）、ＦＬＰ生成回路５２は、当該ＦＬＰ信号に応じたＦＬＰ信号を生成する。また、Ｉ／Ｆ回路５６が、選択回路５５を介して、生成したＦＬＰ信号を通信相手の装置へ送信して（Ｓ１７）、マスタ／スレーブ決定回路６４が当該通信相手の装置とマスタおよびスレーブを決定して（Ｓ１８）、ステップＳ１３へ進む。ステップＳ１７を経由してステップＳ１３に進む場合、リセットタイミングはリセットマスク回路６２でマスクされるので、ステップＳ１５ではＮｏを選択することになる。
【００７１】
なお、通信相手の装置からＦＬＰ信号を受信しているか否かを判断するタイミングは、上記以外のタイミングでもよい。例えば、ステップＳ１５の前でもよい。
【００７２】
＜作用効果＞
上述のように、通信装置２において、情報記憶部４は、マスタであることを示す情報を記憶する。また、通信装置２は、電源ＯＮまたはリンクダウンを検出すると、アイドル信号生成回路５１がアイドル信号を生成し、Ｉ／Ｆ回路５６が、選択回路５５を介して当該アイドル信号を通信相手の通信装置（例えば、通信装置３）に送信する。また、Ｉ／Ｆ回路５６が、通信相手の通信装置と学習信号を送受信する。Ｓｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、およびＳｔｅｐ３学習回路５９が、学習信号を用いてリンクアップする。リセットマスク回路６２は、リンク検出回路６０からリンクアップした旨の信号を受信していない場合、リセット信号生成回路５３により生成されたリセット信号をＳｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、およびＳｔｅｐ３学習回路５９へ送出し、学習を再実行させる。
【００７３】
このように、通信装置２は、予め自装置が主装置および従装置の何れかであるかを示す情報を記憶しており、原則として記憶している情報を用いてリンクアップさせる。これにより、通信装置２は、主装置および従装置を決定する処理を省略できる分、早期にリンクアップを実行することができる。
【００７４】
また、選択切替時間生成回路５４により選択切替時間が生成された時点で、Ｓｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、およびＳｔｅｐ３学習回路５９によりリンクアップされていない場合、Ｉ／Ｆ回路５６が通信相手の装置へＦＬＰ信号を送信する。
【００７５】
これにより、通信装置２は、一定期間学習を再実行してもリンクアップできない場合に、ＦＬＰ信号を送信することにより、通信相手の通信装置とマスタおよびスレーブを決定して学習することができるので、確実にリンクアップすることができる。
【００７６】
また、リセットマスク回路６２は、選択切替時間生成回路５４が示す選択切替時間内であればリンクアップが検出されるまで、リセット信号生成回路５３から供給されるリセット信号をリセット間隔毎に、Ｓｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、Ｓｔｅｐ３学習回路５９に送出する。このように、リセットマスク回路６２は、選択切替時間内において、繰り返して学習を再実行させることにより、確実にリンクアップすることができる。
【００７７】
また、Ｉ／Ｆ回路５６が、通信相手の装置からＦＬＰ信号を受信した場合、マスタ／スレーブ決定回路６４が当該ＦＬＰ信号に基づいて、マスタおよびスレーブを決定するためのＦＬＰ信号をＦＬＰ生成回路５２に生成させる。Ｉ／Ｆ回路５６が、当該ＦＬＰ信号を通信相手の装置に送信する。
【００７８】
これにより、通信装置２は、通信相手の装置からＦＬＰ信号を受信した場合に、当該ＦＬＰ信号に対応するＦＬＰ信号を送信することにより、通信相手の通信装置とマスタおよびスレーブを決定して学習することができるので、確実にリンクアップすることができる。
【００７９】
また、リセットマスク回路６２は、マスタ／スレーブ決定回路６４によってマスタもしくはスレーブを決定したことを示す信号を受信した場合、リセット信号生成回路５３から供給されるリセット信号をマスク処理して、Ｓｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、Ｓｔｅｐ３学習回路５９に送出しないようにする。また、Ｓｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、およびＳｔｅｐ３学習回路５９は、マスタ／スレーブ決定回路６４によってマスタもしくはスレーブを決定した後に、Ｉ／Ｆ回路５６から送信されるアイドル信号を用いて、リンクアップをする。
【００８０】
このように、通信相手の装置からＦＬＰ信号を受信することに応じて、マスタ／スレーブを決定する場合に、リセット信号をＳｔｅｐ１学習回路５７、Ｓｔｅｐ２学習回路５８、Ｓｔｅｐ３学習回路５９に送出しないようにするので、例えば、通信相手の装置から受信したアイドル信号に基づいて学習している途中で学習処理がリセットされてしまうことを防止することができる。
【００８１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記の実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、上記の各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【００８２】
例えば、上述の実施形態では、接続するそれぞれの通信装置をマスタ、スレーブに設定する場合について述べたが、ＭＤＩ、ＭＤＩ−Ｘも同様に設定されるものである。
【００８３】
また、別のイーサネット規格である１００Ｂａｓｅ−ＴＸや１０Ｂａｓｅ−Ｔなどのマスタ／スレーブという概念がない仕様であっても、ＭＤＩ、ＭＤＩ−Ｘに関して事前に設定をおこなうことで、ＦＬＰ信号を送受信して一方をＭＤＩ、他方をＭＤＩ−Ｘに決める必要がなく、すぐに学習を開始できることから、前述したのと同様に短時間でのリンクアップは可能となる。
【産業上の利用可能性】
【００８４】
本発明は、リンクアップをする通信装置に利用可能である。
【符号の説明】
【００８５】
１…通信システム、２…通信装置、３…通信装置、４…情報記憶部、５…ＰＨＹ部、６…情報記憶部、７…ＰＨＹ部、８…通信装置、５０…データ信号生成回路、５１…アイドル信号生成回路、５２…ＦＬＰ生成回路、５３…リセット信号生成回路、５４…選択切替時間生成回路、５５…選択回路、５６…Ｉ／Ｆ回路、５７…Ｓｔｅｐ１学習回路、５８…Ｓｔｅｐ２学習回路、５９…Ｓｔｅｐ３学習回路、６０…リンク検出回路、６２…リセットマスク回路、６３…ＦＬＰ受信回路、６４…マスタ／スレーブ決定回路。
【図１】
2018207242.tif 000003
【図２】
2018207242.tif 000004
【図３】
2018207242.tif 000005
【図４】
2018207242.tif 000006
【図５】
2018207242.tif 000007
【図６】
2018207242.tif 000008
【図７】
2018207242.tif 000009
【図８】
2018207242.tif 000010
【図９】
2018207242.tif 000011
【図１０】
2018207242.tif 000012
【図１１】
2018207242.tif 000013
【図１２】
2018207242.tif 000014
【図１３】
2018207242.tif 000015
【図１４】
2018207242.tif 000016
【図１５】
2018207242.tif 000017
【図１６】
2018207242.tif 000018
【図１７】
2018207242.tif 000019
【図１８】
2018207242.tif 000020