(57)【要約】【課題】微細化に適した電極構造を有する半導体装置を提供する。【解決手段】実施形態の半導体装置は、第１の導電層を有する第１の半導体回路層と、第２の導電層を有する第２の半導体回路層と、第１の半導体回路層と第２の半導体回路層との間に設けられ、第１の導電層と接する第３の導電層と、第２の導電層と接する第４の導電層と、第３の導電層と第４の導電層とを電気的に接続し第３の導電層に接する第５の導電層とを有する第３の半導体回路層とを備え、第５の導電層の幅が、第３の導電層の幅よりも狭い。【選択図】図１
2018163970.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電層を有する第１の半導体回路層と、
第２の導電層を有する第２の半導体回路層と、
前記第１の半導体回路層と前記第２の半導体回路層との間に設けられ、前記第１の導電層と接する第３の導電層と、前記第２の導電層と接する第４の導電層と、前記第３の導電層と前記第４の導電層とを電気的に接続し前記第３の導電層に接する第５の導電層とを有する第３の半導体回路層とを備え、
前記第５の導電層の幅が、前記第３の導電層の幅よりも狭い半導体装置。
【請求項２】
前記第３の導電層の材質と前記第５の導電層の材質が異なる請求項１記載の半導体装置。
【請求項３】
前記第１の導電層、前記第２の導電層、前記第３の導電層、前記第４の導電層は銅（Ｃｕ）を含む請求項１記載の半導体装置。
【請求項４】
前記第５の導電層がタングステンを含む請求項１記載の半導体装置。
【請求項５】
前記第５の導電層が、前記第３の導電層に接する金属窒化膜を含む請求項１記載の半導体装置。
【請求項６】
前記第３の半導体回路層が複数のメモリセルが積層された３次元構造のメモリセルアレイを有する請求項１記載の半導体装置。
【請求項７】
前記第２の半導体回路層がＭＩＳＦＥＴを有する請求項１記載の半導体装置。
【請求項８】
前記第２の半導体回路層が前記メモリセルアレイの周辺回路を有する請求項６記載の半導体装置。
【請求項９】
前記第３の導電層と前記メモリセルアレイとの間に窒素を含む絶縁層を有する請求項６記載の半導体装置。
【請求項１０】
前記第１の半導体回路層が、シリコンを含む多結晶半導体層と、前記第１の導電層と前記多結晶半導体層との間に設けられ前記第１の導電層に電気的に接続され前記多結晶半導体層に接する第６の導電層を更に備え、前記第６の導電層の幅が、前記多結晶半導体層の幅よりも狭い請求項１記載の半導体装置。
【請求項１１】
半導体基板と、前記半導体基板の上の絶縁層と、前記絶縁層の上の犠牲層と、前記半導体基板と反対側の表面に設けられた第１の導電層と、前記犠牲層に接し前記第１の導電層に電気的に接続される第２の導電層とを有する第１の半導体回路基板と、表面に第３の導電層を有する第２の半導体回路基板を、前記第１の導電層が前記第３の導電層と接するように貼り合わせ、
前記犠牲層が露出するように、前記半導体基板と前記絶縁層とを除去し、
前記犠牲層を除去して開口部を形成し、
前記開口部に第４の導電層を埋め込み、
前記第１の半導体回路基板と、表面に第５の導電層を有する第３の半導体回路基板を、前記第４の導電層が前記第５の導電層と接するように貼り合わせる半導体装置の製造方法。
【請求項１２】
前記犠牲層は、シリコンを含む多結晶半導体である請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記第１の導電層、前記第３の導電層、前記第４の導電層、前記第５の導電層は、銅（Ｃｕ）を含む請求項１１記載の半導体装置の製造方法。
【請求項１４】
前記第１の半導体回路基板と前記第２の半導体回路基板とを貼り合わせる際に、前記第１の半導体回路基板の表面及び前記第２の半導体回路基板の表面の少なくともいずれか一方にプラズマ処理を行い、
前記第１の半導体回路基板と前記第３の半導体回路基板とを貼り合わせる際に、前記第１の半導体回路基板の表面及び前記第３の半導体回路基板の表面の少なくともいずれか一方にプラズマ処理を行う請求項１１記載の半導体装置の製造方法。
【請求項１５】
前記犠牲層の除去はウェットエッチングによる請求項１１記載の半導体装置の製造方法。
【請求項１６】
前記第４の導電層の埋め込みはめっき法による請求項１１記載の半導体装置の製造方法。
【請求項１７】
前記第２の導電層がタングステンを含む請求項１１記載の半導体装置の製造方法。
【請求項１８】
前記第１の半導体回路基板が複数のメモリセルが積層された３次元構造のメモリセルアレイを有する請求項１１記載の半導体装置の製造方法。
【請求項１９】
前記第２の半導体回路基板がＭＩＳＦＥＴを有する請求項１１記載の半導体装置の製造方法。
【請求項２０】
前記第２の半導体回路基板が前記メモリセルアレイの周辺回路を有する請求項１８記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置の大容量化や高性能化のために、同種又は異種の半導体回路が形成された複数のデバイスを貼り合わせる技術がある。デバイスの貼り合わせにより、例えば、半導体装置の記憶容量が大きくなる。また、例えば、半導体回路間の配線遅延や抵抗損失が低減され、半導体装置が高性能化する。
【０００３】
デバイスの上面及び下面のそれぞれに別のデバイスを貼り合わせる場合、デバイスの表面及び裏面にデバイス間を電気的に接続するための電極を形成する必要がある。デバイス間を電気的に接続するための電極構造が半導体装置のチップサイズの縮小を妨げないことが望まれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１９６６６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、チップサイズの縮小に適した電極構造を有する半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、第１の導電層を有する第１の半導体回路層と、第２の導電層を有する第２の半導体回路層と、前記第１の半導体回路層と前記第２の半導体回路層との間に設けられ、前記第１の導電層と接する第３の導電層と、前記第２の導電層と接する第４の導電層と、前記第３の導電層と前記第４の導電層とを電気的に接続し前記第３の導電層に接する第５の導電層とを有する第３の半導体回路層とを備え、前記第５の導電層の幅が、前記第３の導電層の幅よりも狭い。
【図面の簡単な説明】
【０００７】
【図１】実施形態の半導体装置の模式断面図。
【図２】実施形態の半導体装置の一部の拡大模式断面図。
【図３】実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図４】実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図５】実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図６】実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図７】実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図８】実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図９】実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図１０】実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図１１】実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図１２】実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図１３】実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図１４】実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図１５】実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図１６】実施形態の半導体装置の作用及び効果の説明図。
【図１７】実施形態の半導体装置の作用及び効果の説明図。
【図１８】変形例の半導体装置の模式断面図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【０００９】
本明細書中、「半導体回路層」とは、少なくとも一部に半導体を材料とする、配線、トランジスタ、ダイオードなどが設けられている層を意味する。また、本明細書中、「半導体回路基板」とは、少なくとも一部に半導体を材料とする、配線、トランジスタ、ダイオードなどが設けられている基板を意味する。
【００１０】
以下、実施形態の半導体装置及びその製造方法を、図面を参照して説明する。
【００１１】
実施形態の半導体装置は、第１の導電層を有する第１の半導体回路層と、第２の導電層を有する第２の半導体回路層と、第１の半導体回路層と第２の半導体回路層との間に設けられ、第１の導電層と接する第３の導電層と、第２の導電層と接する第４の導電層と、第３の導電層と第４の導電層とを電気的に接続し第３の導電層に接する第５の導電層とを有する第３の半導体回路層とを備え、第５の導電層の幅が、第３の導電層の幅よりも狭い。
【００１２】
図１は、実施形態の半導体装置の模式断面図である。図１は、半導体装置のｘｚ断面である。
【００１３】
実施形態の半導体メモリは、第１のメモリ層１００（第３の半導体回路層）、第２のメモリ層２００（第１の半導体回路層）、周辺回路層３００（第２の半導体回路層）、電極パッド４００を備える。実施形態の半導体装置は、３次元構造のメモリセルアレイを有する第１のメモリ層１００、第２のメモリ層２００と、上記メモリセルアレイを制御する制御回路を備える周辺回路層３００が積層された半導体メモリである。第１のメモリ層１００、第２のメモリ層２００、及び、周辺回路層３００は、図１中、ｚ方向に積層される。
【００１４】
第１のメモリ層１００は、第１の電極１０１（第３の導電層）、第２の電極１０２（第４の導電層）、コンタクトプラグ１０３（第５の導電層）、配線層１０４、電極間絶縁層１０５、拡散防止層１０６（窒素含む絶縁層）、層間絶縁層１０７、メモリセルアレイ１１０を備える。メモリセルアレイ１１０は、ソース線１１１、ワード線１１２、チャネル層１１３、ビット線１１４を備える。
【００１５】
第２のメモリ層２００は、電極２０２（第１の導電層）、コンタクトプラグ２０３（第６の導電層）、配線層２０４、電極間絶縁層２０５、拡散防止層２０６、層間絶縁層２０７、ストッパ層２０８、犠牲層２０９（多結晶半導体層）、メモリセルアレイ２１０を備える。メモリセルアレイ２１０は、ソース線２１１、ワード線２１２、チャネル層２１３、ビット線２１４を備える。
【００１６】
周辺回路層３００は、電極３０１（第２の導電層）、コンタクトプラグ３０２、配線層３０３、コンタクトプラグ３０４、ＴＳＶ３０５（Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａ）、素子分離領域３０７、シリコン基板３０８、周辺回路３０９、層間絶縁層３３０を備える。周辺回路３０９は、第１のトランジスタ３１０（ＭＩＳＦＥＴ：Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、第２のトランジスタ３２０を備える。第１のトランジスタ３１０は、ソース・ドレイン領域３１３、ゲート電極３１１、ゲート絶縁膜３１２を備える。第２のトランジスタ３２０は、ソース・ドレイン領域３２３、ゲート電極３２１、ゲート絶縁膜３２２を備える。
【００１７】
第１のメモリ層１００は、第２のメモリ層２００と周辺回路層３００との間に設けられる。第１のメモリ層１００の一方の面には第２のメモリ層２００が直接貼り合わせられている。第１のメモリ層１００の他方の面には周辺回路層３００が直接貼り合わせられている。
【００１８】
第１のメモリ層１００の第１の電極１０１（第３の導電層）は、第２のメモリ層２００の電極２０２（第１の導電層）に直接接する。第１の電極１０１と電極２０２は電気的に接続される。第１のメモリ層１００の第２の電極１０２（第４の導電層）は、周辺回路層３００の電極３０１（第２の導電層）に直接接する。第２の電極１０２と電極３０１は電気的に接続される。
【００１９】
第１の電極１０１は、例えば、銅（Ｃｕ）を含む金属である。第１の電極１０１のコンタクトプラグ１０３と接する領域、第１の電極１０１のストッパ層１０８と接する領域、第１の電極１０１の電極間絶縁層１０５と接する領域には、例えば、バリアメタル膜が設けられる。バリアメタル膜は、例えば、金属窒化膜である。金属窒化膜は、例えば、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、窒化ニオブ（ＮｂＮ）である。
【００２０】
第２の電極１０２は、例えば、銅（Ｃｕ）を含む金属である。第２の電極１０２の配線層１０４と接する領域、第２の電極１０２の層間絶縁層１０７と接する領域には、例えば、バリアメタル膜が設けられる。バリアメタル膜は、例えば、金属窒化膜である。金属窒化膜は、例えば、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、窒化ニオブ（ＮｂＮ）である。
【００２１】
第１の電極１０１と第２の電極１０２との間には、コンタクトプラグ１０３、配線層１０４が設けられる。コンタクトプラグ１０３、及び、配線層１０４により、第１の電極１０１と第２の電極１０２とが電気的に接続される。
【００２２】
配線層１０４は、例えば、タングステン（Ｗ）含む金属である。
【００２３】
図２は、実施形態の半導体装置の一部の拡大模式断面図である。図２は、第１の電極１０１とコンタクトプラグ１０３とが接触する領域の模式断面図である。図２は、一例として半導体装置のｘｚ断面を示しているが、ｙｚ断面においても同様である。
【００２４】
第１の電極１０１とコンタクトプラグ１０３とが接触する領域のコンタクトプラグ１０３の第１の幅（図２中のＷ１）は、上記領域の第１の電極１０１の第２の幅（図２中のＷ２）よりも狭い。言い換えれば、第１の電極１０１とコンタクトプラグ１０３との接触面近傍のコンタクトプラグ１０３の第１の幅（図２中のＷ１）は、上記接触面近傍の第１の電極１０１の第２の幅（図２中のＷ２）よりも狭い。また、言い換えれば、第１の電極１０１とコンタクトプラグ１０３との接触面の第１の幅（図２中のＷ１）は、第１の電極１０１の上記接触面を含む面の第２の幅（図２中のＷ２）よりも狭い。第２の幅と第１の幅との差は、例えば、０．１μｍ以上であり、０．５μｍ以上であることが好ましい。上記範囲を下回ると製造時のリソグラフィーの合わせずれで、コンタクトプラグ１０３が第１の電極１０１を外れるおそれがある。
【００２５】
第１の電極１０１の表面形状は、例えば、正方形であり、１辺の長さは、例えば、０．３μｍ以上５μｍ以下である。１辺の長さは、例えば、１μｍである。第１の電極１０１の側面は、例えば、テーパ状であっても、階段状であっても構わない。
【００２６】
コンタクトプラグ１０３の材質は、例えば、第１の電極１０１の材質と異なる。コンタクトプラグ１０３は、例えば、タングステン（Ｗ）含む金属である。
【００２７】
コンタクトプラグ１０３は第１の電極１０１に接するバリアメタル膜１０３ａ（金属窒化膜）を備える。バリアメタル膜１０３ａは、例えば、金属窒化膜である。金属窒化膜は、例えば、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、窒化ニオブ（ＮｂＮ）である。バリアメタル膜１０３ａは、電極間絶縁層１０５、及び、層間絶縁層１０７にも接する。
【００２８】
電極間絶縁層１０５は、例えば、酸化シリコン、酸窒化シリコン、又は、窒化シリコンである。第１の電極１０１の電極からの銅の拡散を抑制する観点から、電極間絶縁層１０５は、層中に窒素（Ｎ）を含むことが好ましい。
【００２９】
拡散防止層１０６は、絶縁層である。拡散防止層１０６は、第１の電極１０１の電極から層間絶縁層１０７への銅の拡散を抑制する機能を備える。拡散防止層１０６は、層中に窒素（Ｎ）を含むことが好ましい。拡散防止層１０６は、例えば、窒化シリコン、又は、窒素添加炭化シリコンである。
【００３０】
層間絶縁層１０７は、例えば、酸化シリコンである。
【００３１】
メモリセルアレイ１１０には、例えば、不揮発性メモリのメモリセルが３次元に配置される。メモリセルアレイ１１０は、２つのコンタクトプラグ１０３の間に設けられる。
【００３２】
複数のワード線１１２は、層間絶縁層１０７内に、ｚ方向に向かって積層される。複数のワード線１１２は、第１のメモリ層１００の上面、及び、下面に対し平行にｘ方向に延伸する。ワード線１１２の積層数は、例えば、２０層以上１００層以下である。ワード線１１２は、例えば、金属である。
【００３３】
複数のチャネル層１１３は、ワード線１１２と交差するように設けられる。チャネル層１１３は、第１のメモリ層１００の上面、及び、下面に対し垂直方向に延伸する。チャネル層１１３の一端は、ソース線１１１に電気的に接続される。チャネル層１１３は、例えば、多結晶シリコンである。ソース線１１１は、例えば、多結晶シリコンである。
【００３４】
複数のビット線１１４は第１のメモリ層１００の上面、及び、下面に対し平行方向に延伸する。チャネル層１１３のソース線１１１と反対側の端部が、ビット線１１４に電気的に接続される。
【００３５】
ワード線１１２のそれぞれと、チャネル層１１３のそれぞれとの交差する領域に、例えば、図示しない電荷蓄積層が設けられる。ワード線１１２のそれぞれと、チャネル層１１３のそれぞれとの交差する領域が、１個の不揮発性のメモリセルとして機能する。
【００３６】
第２のメモリ層２００は、ストッパ層２０８、犠牲層２０９を備える点で、第１のメモリ層１００と異なる。電極２０２、コンタクトプラグ２０３、配線層２０４、電極間絶縁層２０５、拡散防止層２０６、層間絶縁層２０７は、それぞれ、第２の電極１０２、コンタクトプラグ１０３、配線層１０４、電極間絶縁層１０５、拡散防止層１０６、層間絶縁層１０７と同様の構成を有する。また、メモリセルアレイ２１０は、メモリセルアレイ１１０と同様の構成を有する。メモリセルアレイ２１０は、２つのコンタクトプラグ２０３の間に設けられる。
【００３７】
犠牲層２０９は、電極間絶縁層２０５に挟まれて設けられる。犠牲層２０９は、電極間絶縁層２０５に対し、選択的にエッチングできる材料であることが好ましい。また、犠牲層２０９は、ウェットエッチングでエッチング可能な材料であることが好ましい。犠牲層２０９は、例えば、多結晶半導体である。多結晶半導体は、例えば、多結晶シリコン、又は、多結晶シリコンジャーマナイドである。
【００３８】
ストッパ層２０８は、電極間絶縁層２０５の下面に設けられる。ストッパ層２０８は、例えば、酸化シリコンである。
【００３９】
コンタクトプラグ２０３と犠牲層２０９とが接する領域のコンタクトプラグ２０３の幅は、上記領域の犠牲層２０９の幅よりも狭い。言い換えれば、コンタクトプラグ２０３と犠牲層２０９との接触面近傍のコンタクトプラグ２０３の幅は、上記接触面近傍の犠牲層２０９の幅よりも狭い。
【００４０】
周辺回路層３００は、第１のメモリ層１００の上に設けられる。電極３０１は、例えば、銅（Ｃｕ）を含む金属である。電極３０１のコンタクトプラグ３０２と接する領域、電極３０１の層間絶縁層３３０と接する領域には、例えば、バリアメタル膜が設けられる。バリアメタル膜は、例えば、金属窒化膜である。金属窒化膜は、例えば、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、窒化ニオブ（ＮｂＮ）である。
【００４１】
コンタクトプラグ３０２、配線層３０３、コンタクトプラグ３０４は、例えば、タングステン（Ｗ）含む金属である。
【００４２】
周辺回路３０９は、例えば、メモリセルアレイ１１０、及び、メモリセルアレイ２１０の周辺回路である。周辺回路３０９は、例えば、センスアンプ回路、ワード線ドライバ回路、ローデコーダ回路、カラムデコーダ回路、昇圧回路などである。
【００４３】
素子分離領域３０７はシリコン基板３０８内に設けられる。シリコン基板３０８は、単結晶のシリコンである。素子分離領域３０７は、例えば、酸化シリコンである。
【００４４】
ＴＳＶ３０５は、シリコン基板３０８、及び、素子分離領域３０７を貫通して、配線層３０３に接する。ＴＳＶ３０５は、例えば、銅を含む金属である。
【００４５】
電極パッド４００は、半導体メモリと外部との電気的導通を得るために設けられる。電極パッド４００には、例えば、ボンディングワイヤが接続される。
【００４６】
次に、実施形態の半導体装置の製造方法について説明する。図３〜図１５は、実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。
【００４７】
実施形態の半導体装置の製造方法は、半導体基板と、半導体基板の上の絶縁層と、絶縁層の上の犠牲層と、半導体基板と反対側の表面に設けられた第１の導電層と、犠牲層に接し第１の導電層に電気的に接続される第２の導電層とを有する第１の半導体回路基板と、表面に第３の導電層を有する第２の半導体回路基板を、第１の導電層が第３の導電層と接するように貼り合わせ、犠牲層が露出するように、半導体基板と絶縁層とを除去し、犠牲層を除去して開口部を形成し、開口部に第４の導電層を埋め込み、第１の半導体回路基板と、表面に第５の導電層を有する第３の半導体回路基板を、第４の導電層が第５の導電層と接するように貼り合わせる。
【００４８】
最初に、第１の半導体ウェハ１５０（第１の半導体回路基板）を製造する。シリコン基板１２０（半導体基板）の上にストッパ層１０８（絶縁層）を形成する。ストッパ層１０８は、後の工程でシリコン基板１２０を除去する際のエッチングストッパとして機能する。ストッパ層１０８は、例えば、酸化シリコンである。ストッパ層１０８の上に、犠牲層１０９を形成する（図３）。犠牲層１０９は、例えば、多結晶シリコンである。
【００４９】
次に、犠牲層１０９の間に、電極間絶縁層１０５を形成する。電極間絶縁層１０５は、例えば、酸化シリコンである。電極間絶縁層１０５の上に、拡散防止層１０６を形成する（図４）。拡散防止層１０６は、例えば、例えば、窒化シリコンである。
【００５０】
次に、拡散防止層１０６の上に、層間絶縁層１０７を形成する。層間絶縁層１０７は、例えば、酸化シリコンである。層間絶縁層１０７の中には、ソース線１１１、ワード線１１２、及び、チャネル層１１３を形成する。層間絶縁層１０７の上面から、犠牲層１０９に達するコンタクトホール１２１を形成する（図５）。
【００５１】
次に、コンタクトホール１２１の中にコンタクトプラグ１０３（第２の導電層）を形成する（図６）。コンタクトプラグ１０３は、例えば、タングステンを含む金属である。
【００５２】
次に、層間絶縁層１０７の上面に、コンタクトプラグ１０３に接する配線層１０４、及び、チャネル層１１３に接するビット線１１４を形成する（図７）。配線層１０４、及び、ビット線１１４は、例えば、タングステンを含む金属である。
【００５３】
次に、層間絶縁層１０７と一体化して、層間絶縁層１０７の一部となる絶縁層を形成する。次に、配線層１０４に接する第２の電極１０２（第１の導電層）を形成する（図８）。第２の電極１０２は、コンタクトプラグ１０３に電気的に接続される。第２の電極１０２は、例えば、銅を含む金属である。
【００５４】
以上の工程により、第１の半導体ウェハ１５０が製造される。
【００５５】
次に、あらかじめ製造されている第２の半導体ウェハ３５０（第２の半導体回路基板）を、第１の半導体ウェハ１５０と貼り合わせる（図９）。第２の半導体ウェハ３５０には、電極３０１（第３の導電層）、コンタクトプラグ３０２、配線層３０３、コンタクトプラグ３０４、素子分離領域３０７、シリコン基板３０８、周辺回路３０９、層間絶縁層３３０が形成されている。周辺回路３０９は、第１のトランジスタ３１０、第２のトランジスタ３２０を備える。第１のトランジスタ３１０は、ソース・ドレイン領域３１１、ゲート電極３１２、ゲート絶縁膜３１３を備える。第２のトランジスタ３２０は、ソース・ドレイン領域３２１、ゲート電極３２２、ゲート絶縁膜３２３を備える。
【００５６】
第１の半導体ウェハ１５０と第２の半導体ウェハ３５０は、第１の半導体ウェハ１５０の第２の電極１０２と、第２の半導体ウェハ３５０の電極３０１とが直接接するように貼り合わされる。
【００５７】
第１の半導体ウェハ１５０と第２の半導体ウェハ３５０を貼り合わせる際に、例えば、第１の半導体ウェハ１５０の表面及び第２の半導体ウェハ３５０の表面の少なくともいずれか一方にプラズマ処理を行う。
【００５８】
次に、シリコン基板１２０を除去する（図１０）。シリコン基板１２０は、例えば、裏面研削により薄膜化した後、アルカリ系のウェットエッチングを用いて完全に除去する。
【００５９】
次に、ストッパ層１０８を、犠牲層１０９が露出するように、除去する（図１１）。酸化シリコンのストッパ層１０８は、例えば、弗酸系のウェットエッチングにより除去する。
【００６０】
次に、犠牲層１０９を選択的に除去し、開口部１２２を形成する（図１２）。多結晶シリコンの犠牲層１０９は、アルカリ系のウェットエッチングを用いて選択的に除去される。
【００６１】
次に、開口部１２２に第１の電極１０１（第４の導電層）を埋め込む（図１３）。第１の電極１０１は、例えば、無電解めっき法による銅めっきを埋め込むことにより形成する。
【００６２】
次に、あらかじめ製造されている第３の半導体ウェハ２５０（第３の半導体回路基板）を、第１の半導体ウェハ１５０と貼り合わせる（図１４）。第３の半導体ウェハ２５０には、シリコン基板２２０に電極２０２（第５の導電層）、コンタクトプラグ２０３、配線層２０４、電極間絶縁層２０５、拡散防止層２０６、層間絶縁層２０７、ストッパ層２０８、犠牲層２０９、メモリセルアレイ２１０が形成されている。メモリセルアレイ２１０は、ソース線２１１、ワード線２１２、チャネル層２１３、ビット線２１４を備える。第３の半導体ウェハ２５０は、図８に示す第１の半導体ウェハと同一の構造を備える。
【００６３】
第１の半導体ウェハ１５０と第３の半導体ウェハ２５０は、第１の半導体ウェハ１５０の第１の電極１０１と、第３の半導体ウェハ２５０の電極２０２とが直接接するように貼り合わされる。
【００６４】
第１の半導体ウェハ１５０と第３の半導体ウェハ２５０を貼り合わせる際に、例えば、第１の半導体ウェハ１５０の表面及び第３の半導体ウェハ２５０の表面の少なくともいずれか一方にプラズマ処理を行う。
【００６５】
次に、シリコン基板２２０を除去する（図１５）。シリコン基板２２０は、例えば、裏面研削により薄膜化した後、アルカリ系のウェットエッチングを用いて完全に除去する。
【００６６】
次に、ＴＳＶ３０５と電極パッド４００を形成する。
【００６７】
次に、例えば、ダイシング装置を用いて、第１の半導体ウェハ１５０、第２の半導体ウェハ３５０、第３の半導体ウェハ２５０を貼り合わせた積層ウェハに形成された複数の半導体メモリを個片化する。以上の製造方法により図１に示す半導体メモリが形成される。
【００６８】
次に、実施形態の半導体装置の作用及び効果について説明する。
【００６９】
実施形態の半導体メモリは、第１のメモリ層１００と第２のメモリ層２００を積層することにより記憶容量の大きな半導体メモリを実現する。また、第１のメモリ層１００と第２のメモリ層２００と、第１のメモリ層１００と周辺回路層３００とを直接貼り合わせすることにより、例えば、半導体メモリのチップサイズが小さくなる。また、例えば、半導体回路間の配線遅延や抵抗損失が低減され、半導体メモリが高性能化する。
【００７０】
デバイスの上面及び下面のそれぞれに別のデバイスを貼り合わせる場合、デバイスの表面及び裏面にデバイス間を電気的に接続するための電極を形成する必要がある。デバイスには、入出力信号の伝達用、制御信号の伝達用、電源供給用など多数の電極を設ける要請がある。このため、例えば、加工精度から決まる電極の配置ピッチが大きくなると、半導体装置のチップサイズの縮小の妨げとなる。特に、デバイスを製造する際の終盤で形成されるデバイスの裏面側の電極のピッチは、表面側の電極のピッチと比べて小さくすることが困難である。これは、例えば、裏面側のリソグラフィーの際には、表面との合わせを行う必要があり合わせ精度が悪く、さらに、表面側と比較して下地の平坦性が悪く、高精度なパターニングが困難なことに起因する。
【００７１】
図１６は、第１の比較形態の半導体装置の一部の拡大模式断面図である。図１６は、第１の比較形態の半導体装置の図２に対応する部分の模式断面図である。
【００７２】
図１６に示す第１の比較形態の半導体装置は、電極９０１、コンタクトプラグ９０３、電極間絶縁層９０５、拡散防止層９０６、層間絶縁層９０７を備える。それぞれ、実施形態の第１の電極１０１、コンタクトプラグ１０３、電極間絶縁層１０５、拡散防止層１０６、層間絶縁層１０７に対応する。
【００７３】
電極９０１は、例えば、銅（Ｃｕ）を含む金属である。
【００７４】
コンタクトプラグ９０３の材質は、例えば、電極９０１の材質と異なる。コンタクトプラグ１０３は、例えば、タングステン（Ｗ）含む金属である。
【００７５】
コンタクトプラグ９０３は電極９０１に接するバリアメタル膜９０３ａを備える。バリアメタル膜９０３ａは、例えば、金属窒化膜である。金属窒化膜は、例えば、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、窒化ニオブ（ＮｂＮ）である。バリアメタル膜９０３ａは、層間絶縁層９０７、及び、拡散防止層９０６にも接する。
【００７６】
コンタクトプラグ９０３と電極９０１とが接触する領域のコンタクトプラグ９０３の幅（図１６中のＷ３）は、上記領域の電極９０１の幅（図１６中のＷ２）よりも広い。
【００７７】
電極９０１の幅は、例えば、加工に起因する制約、或いは、電気特性に起因する制約から所定の幅が必要である。所定の幅が、図２及び図１６のＷ２であるとする。第１の比較形態の場合、コンタクトプラグ９０３の幅（図１６中のＷ３）が、所定の幅Ｗ２よりも広い。コンタクトプラグ９０３が広い分だけ、隣接する２つの電極９０１の間の距離を、実施形態の場合と比較して大きくとる必要がある。したがって、電極９０１の配置ピッチが大きくなり、チップサイズの縮小の妨げになる。
【００７８】
実施形態の半導体装置の場合、図２に示すように、コンタクトプラグ１０３の第１の幅（図２中のＷ１）は、第１の電極１０１の第２の幅（図２中のＷ２）よりも狭い。したがって、第１の電極１０１の配置ピッチは、例えば、リソグラフィーの限界まで小さくすることができ、半導体装置のチップサイズの縮小の妨げとならない。言い換えれば、実施形態の半導体装置の電極構造は、半導体装置のチップサイズの縮小に適している。
【００７９】
図１７は、第２の比較形態の半導体装置の一部の拡大模式断面図である。図１７は、第２の比較形態の半導体装置の図２に対応する部分の模式断面図である。
【００８０】
図１７に示す第２の比較形態の半導体装置は、図１６同様、電極９０１、コンタクトプラグ９０３、電極間絶縁層９０５、拡散防止層９０６、層間絶縁層９０７、それぞれ、実施形態の第１の電極１０１、コンタクトプラグ１０３、電極間絶縁層１０５、拡散防止層１０６、層間絶縁層１０７に対応する。
【００８１】
さらに、中間層９０８を備える。中間層９０８は、導電層である。中間層９０８は、例えば、タングステン（Ｗ）含む金属である。電極９０１とコンタクトプラグ９０３は、中間層９０８を介して電気的に接続される。
【００８２】
中間層９０８の幅（図１７中のＷ４）は、電極９０１の幅（図１７中のＷ２）よりも広い。
【００８３】
電極９０１の幅は、例えば、加工に起因する制約、或いは、電気特性に起因する制約から所定の幅が必要である。所定の幅が、図２及び図１７のＷ２であるとする。第２の比較形態の場合、中間層９０８の幅（図１７中のＷ４）が、所定の幅Ｗ２よりも広い。中間層９０８が広い分だけ、隣接する２つの電極９０１の間の距離を、実施形態の場合と比較して大きくとる必要がある。したがって、電極９０１の配置ピッチが大きくなり、半導体装置のチップサイズの縮小の妨げになる。
【００８４】
実施形態の半導体装置の場合、図２に示すように、コンタクトプラグ１０３の第１の幅（図２中のＷ１）は、第１の電極１０１の第２の幅（図２中のＷ２）よりも狭い。したがって、第１の電極１０１の配置ピッチは、例えば、リソグラフィーの限界まで小さくすることができ、半導体装置のチップサイズの縮小の妨げとならない。言い換えれば、実施形態の半導体装置の電極構造は、半導体装置のチップサイズの縮小に適している。
【００８５】
実施形態の半導体装置は、実施形態の半導体装置の製造方法を用いることにより、容易に低コストで製造することが可能となる。
【００８６】
次に、実施形態の製造方法の作用及び効果について説明する。
【００８７】
デバイスの上面及び下面のそれぞれに別のデバイスを貼り合わせる場合、デバイスの表面及び裏面にデバイス間を電気的に接続するための電極を形成する必要がある。デバイスの裏面側に電極を形成する場合、プロセスコストの高いリソグラフィーやドライエッチングを用いると、デバイスを貼り合わせて製造される半導体装置の製造コストが増大する。また、一般的に、下地の平坦性の影響などにより、裏面側のリソグラフィーの加工精度は、表面側のリソグラフィーの加工精度と比較して精度が低いため、電極の配置ピッチが大きくなるおそれがある。このため、半導体装置のチップサイズの縮小が困難となるおそれがある。
【００８８】
実施形態では、例えば、第１の半導体ウェハ１５０において、図８に示す犠牲層１０９を、後に裏面側の第１の電極１０１となる領域に形成する。そして、第１の半導体ウェハ１５０と第３の半導体ウェハ２５０とを貼り合わせる前に、犠牲層１０９を除去する（図１２）。犠牲層１０９の材料を、ウェットエッチングで選択的に除去可能な材料とする。これにより、プロセスコストの高いリソグラフィーやドライエッチングを用いることなく、第１の半導体ウェハ１５０の裏面側の第１の電極１０１を形成することが可能となる。したがって、半導体装置の製造コストが低減できる。
【００８９】
また、裏面側の第１の電極１０１をリソグラフィー、及び、ドライエッチングを用いずに加工できる。このため、例えば、図１７に示すような中間層９０８をエッチングのストッパとして設けることも不要となる。したがって、電極の配置ピッチを小さくすることが可能となる。よって、裏面側の第１の電極１０１が半導体装置のチップサイズの縮小の妨げとならない。
【００９０】
また、裏面側の第１の電極１０１の配置ピッチは、犠牲層１０９の配置ピッチとなる。犠牲層１０９は、加工精度の高い表面側のリソグラフィーにより形成されるため、配置ピッチを小さくすることができる。したがって、裏面側の第１の電極１０１の配置ピッチを小さくでき、半導体装置のチップサイズの縮小が可能となる。
【００９１】
図１８は変形例の半導体装置の模式断面図である。コンタクトプラグ１０３が２つのメモリセル１１０の間に設けられ、コンタクトプラグ２０３が２つのメモリセル２１０の間に設けられる点で実施形態と異なっている。
【００９２】
実施形態では、メモリセルアレイを有するメモリ層を２層積層する場合を例に説明したが、３層以上積層することによって、更に半導体メモリの記憶容量を増大させることも可能である。
【００９３】
実施形態では、半導体装置が半導体メモリである場合を例に説明した。しかし、本発明を半導体メモリ以外の半導体装置、例えば、ロジックデバイス、ＣＭＯＳセンサなどに適用することも可能である。
【００９４】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９５】
１００      第１のメモリ層（第３の半導体回路層）
１０１      第１の電極（第３の導電層）
１０２      第２の電極（第４の導電層）
１０３      コンタクトプラグ（第５の導電層）
１０３ａ    金属窒化膜
１０６      拡散防止層（窒素を含む絶縁層）
１１０      メモリセルアレイ
１５０      第１のウェハ（第１の半導体回路基板）
２００      第２のメモリ層（第１の半導体回路層）
２０２      電極（第１の導電層）
２０３      コンタクトプラグ（第６の導電層）
２０９      犠牲層（多結晶半導体層）
２５０      第３の半導体ウェハ（第３の半導体回路基板）
３００      周辺回路層（第２の半導体回路層）
３０１      電極（第２の導電層）
３０９      周辺回路
３１０      第１のトランジスタ（ＭＩＳＦＥＴ）
３５０      第２の半導体ウェハ（第２の半導体回路基板）
【図１】
2018163970.tif 000003
【図２】
2018163970.tif 000004
【図３】
2018163970.tif 000005
【図４】
2018163970.tif 000006
【図５】
2018163970.tif 000007
【図６】
2018163970.tif 000008
【図７】
2018163970.tif 000009
【図８】
2018163970.tif 000010
【図９】
2018163970.tif 000011
【図１０】
2018163970.tif 000012
【図１１】
2018163970.tif 000013
【図１２】
2018163970.tif 000014
【図１３】
2018163970.tif 000015
【図１４】
2018163970.tif 000016
【図１５】
2018163970.tif 000017
【図１６】
2018163970.tif 000018
【図１７】
2018163970.tif 000019
【図１８】
2018163970.tif 000020