(57)【要約】【課題】スイッチング制御信号を増幅してスイッチング素子に伝達する駆動回路への電力供給が滞った場合においても、適切にスイッチング素子をオフ状態に制御する。【解決手段】プッシュプルバッファ回路２１の入力部ＩＮと出力部ＯＵＴとを接続する補償抵抗Ｒ２と、入力部ＩＮと駆動対象のスイッチング素子３の負極ＶＧの側とを接続する入力側プルダウン抵抗Ｒ３と、を備え、補償抵抗Ｒ２の抵抗値と入力側プルダウン抵抗Ｒ３の抵抗値との和が、駆動対象のスイッチング素子３の制御端子Ｇとスイッチング素子３のエミッタ端子又はソース端子Ｓとの間の抵抗値Ｒ１よりも小さく、負極ＶＧよりも負の第２電位Ｖ２と下段側バッファ素子２１Ｌとの間に接続された下段側電流制限抵抗Ｒ２１Ｌの抵抗値よりも大きい値に設定されている。【選択図】図２
2018050243.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング制御信号の電力を増幅して駆動対象のスイッチング素子の制御端子へ伝達するプッシュプルバッファ回路を備え、前記駆動対象のスイッチング素子を駆動するスイッチング素子駆動回路であって、
前記プッシュプルバッファ回路は、極性の異なるスイッチング素子がバッファ素子として、第１電位と前記第１電位よりも低電位の第２電位との間に直列接続され、前記第１電位の側の上段側バッファ素子と前記第２電位の側の下段側バッファ素子の制御端子同士の接続点を入力部とし、前記上段側バッファ素子と前記下段側バッファ素子の入出力端子同士の接続点を出力部とし、前記第１電位と前記上段側バッファ素子との間に上段側電流制限抵抗を有し、前記第２電位と前記下段側バッファ素子との間に下段側電流制限抵抗を有し、前記入力部に前記スイッチング制御信号が入力され、前記出力部が前記駆動対象のスイッチング素子の制御端子に接続され、
さらに、
前記入力部と前記出力部とを接続する補償抵抗と、
前記入力部と前記駆動対象のスイッチング素子の負極側とを接続する入力側プルダウン抵抗と、
を備え、
前記補償抵抗の抵抗値と前記入力側プルダウン抵抗の抵抗値との和は、前記駆動対象のスイッチング素子の制御端子と当該スイッチング素子のエミッタ端子又はソース端子との間の抵抗値よりも小さく、前記下段側電流制限抵抗の抵抗値よりも大きい値に設定されているスイッチング素子駆動回路。
【請求項２】
前記第２電位は、前記駆動対象のスイッチング素子の負極側よりも電位の低い負電源の出力端に接続され、
前記負電源は一次側コイル及び二次側コイルを有するトランス回路であり、
前記負電源の出力側回路は、前記二次側コイルと、前記出力端から前記二次側コイルの第１端へ向かう方向を順方向として接続された整流用ダイオードと、前記第１端とは異なる前記二次側コイルの第２端と前記出力端との間に接続されたコンデンサと、を備え、
前記第２端が前記駆動対象のスイッチング素子の負極側に接続されている請求項１に記載のスイッチング素子駆動回路。
【請求項３】
前記入力側プルダウン抵抗の抵抗値は、前記下段側電流制限抵抗の抵抗値の１００倍以上に設定されている請求項１又は２に記載のスイッチング素子駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング制御信号を増幅してスイッチング素子を駆動するスイッチング素子駆動回路に関する。
【背景技術】
【０００２】
直流と交流との間で電力を変換するインバータのスイッチング素子を駆動するために、制御回路で生成されたスイッチング制御信号の電力を増幅するドライブ回路が備えられる場合がある。このようなドライブ回路として、特開２００４−２４２４７５号公報（特許文献１）に記載されたようなプッシュプル回路が利用される場合がある（特許文献１：図１の符号１０ａ、［００３０］等）。ところで、インバータが、出力の大きい電機機器を駆動するような場合には、直流側の電圧が２００〜４００［Ｖ］程度の高圧の場合もある。このような高圧の直流電力は、いわゆる高圧直流電源から供給される。一方、スイッチング制御信号を生成する制御回路は、一般的に動作電圧が５Ｖ以下であり、多くの場合、高圧直流電源よりも遙かに低電圧の低圧直流電源から電力を供給される。ドライブ回路から出力される増幅後の信号の振幅はおおよそ１０〜２０Ｖ程度であることが多く、ドライブ回路の動作電圧は低圧直流電源から生成されることが多い。
【０００３】
ここで、低圧直流電源や、低圧直流電源からドライブ回路の動作電圧を生成する電源回路から適切な電圧が出力されないような事象が生じると、スイッチング素子を安定して制御できなくなる場合がある。インバータに高電圧が印加されている場合には、インバータの制御が不安定となると好ましくない。従って、少なくともインバータのスイッチング素子をオフ状態に固定することが望まれる。しかし、ドライブ回路の動作電圧が不充分であると、スイッチング素子をオフ状態とすることができていても、ノイズ等によってスイッチング素子がオン状態となる場合がある。その状態で、直流電源からの電力や駆動対象の機器からの誘導起電力がインバータに供給されていると、スイッチング素子に非常に大きな電流が流れることになり、好ましくない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−２４２４７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記背景に鑑みて、スイッチング制御信号を増幅してスイッチング素子に伝達する駆動回路への電力供給が滞った場合においても、適切にスイッチング素子をオフ状態に制御することができる技術の提供が望まれる。
【課題を解決するための手段】
【０００６】
上記に鑑みたスイッチング素子駆動回路は、１つの態様として、
スイッチング制御信号の電力を増幅して駆動対象のスイッチング素子の制御端子へ伝達するプッシュプルバッファ回路を備え、前記駆動対象のスイッチング素子を駆動するスイッチング素子駆動回路であって、
前記プッシュプルバッファ回路は、極性の異なるスイッチング素子がバッファ素子として、第１電位と前記第１電位よりも低電位の第２電位との間に直列接続され、前記第１電位の側の上段側バッファ素子と前記第２電位の側の下段側バッファ素子の制御端子同士の接続点を入力部とし、前記上段側バッファ素子と前記下段側バッファ素子の入出力端子同士の接続点を出力部とし、前記第１電位と前記上段側バッファ素子との間に上段側電流制限抵抗を有し、前記第２電位と前記下段側バッファ素子との間に下段側電流制限抵抗を有し、前記入力部に前記スイッチング制御信号が入力され、前記出力部が前記駆動対象のスイッチング素子の制御端子に接続され、
さらに、
前記入力部と前記出力部とを接続する補償抵抗と、
前記入力部と前記駆動対象のスイッチング素子の負極側とを接続する入力側プルダウン抵抗と、
を備え、
前記補償抵抗の抵抗値と前記入力側プルダウン抵抗の抵抗値との和は、前記駆動対象のスイッチング素子の制御端子と当該スイッチング素子のエミッタ端子又はソース端子との間の抵抗値よりも小さく、前記下段側電流制限抵抗の抵抗値よりも大きい値に設定されている。
【０００７】
駆動対象のスイッチング素子の入出力端子間（ドレイン−ソース間やコレクタ−エミッタ間）に電圧が印加されると、制御端子（ゲート端子やベース端子）の浮遊容量によって制御端子の駆動電圧（ゲート−ソース間電圧やゲート−エミッタ間電圧やベース−エミッタ間電圧）が急激に上昇する場合がある。本構成におけるスイッチング素子駆動回路は、制御端子と負極との間に補償抵抗と入力側プルダウン抵抗との直列回路を備えている。補償抵抗の抵抗値と入力側プルダウン抵抗の抵抗値との和は、制御端子と当該スイッチング素子のエミッタ端子又はソース端子との間の抵抗値よりも小さい。従って、寄生容量の電荷は、補償抵抗及び入力側プルダウン抵抗を通って駆動対象のスイッチング素子の負極へと放電される。このとき、補償抵抗を流れる電流によって、補償抵抗の両端に電位差が生じ、プッシュプルバッファ回路の下段側バッファ素子がオン状態に遷移する。下段側電流制限抵抗の抵抗値は、補償抵抗の抵抗値と入力側プルダウン抵抗の抵抗値との和よりも小さい。従って、下段側バッファ素子がオン状態に遷移すると、浮遊容量の電荷や駆動対象のスイッチング素子に流れる漏れ電流は、下段側バッファ素子及び下段側電流制限抵抗を流れる。これにより、駆動対象のスイッチング素子の制御端子に、当該スイッチング素子をオン状態に遷移させるような電圧が生じることが抑制される。このように、本構成によれば、スイッチング制御信号を増幅してスイッチング素子に伝達する駆動回路への電力供給が滞った場合においても、適切にスイッチング素子をオフ状態に制御することができる。
【０００８】
スイッチング素子駆動回路のさらなる特徴と利点は、図面を参照して説明する実施形態についての以下の記載から明確となる。
【図面の簡単な説明】
【０００９】
【図１】回転電機制御装置のシステム構成の一例を示す回路ブロック図
【図２】駆動回路の構成例を示す模式的回路図
【図３】駆動対象のスイッチング素子の挙動の一例を示すタイミングチャート
【図４】上段側駆動電圧生成回路の構成例を示す模式的回路ブロック図
【図５】下段側駆動電圧生成回路の構成例を示す模式的回路ブロック図
【図６】複数相の駆動装置の構成例を示すブロック図
【図７】駆動電圧生成回路の構成例を示す模式的回路ブロック図
【図８】駆動回路の比較例の構成を示す模式的回路図
【図９】比較例の駆動回路により駆動されるスイッチング素子の挙動の一例を示すタイミングチャート
【図１０】比較例の駆動回路により駆動されるスイッチング素子の挙動の一例を示すタイミングチャート
【発明を実施するための形態】
【００１０】
以下、回転電機を駆動制御する回転電機制御装置に適用される形態を例として、スイッチング素子駆動回路の実施形態を図面に基づいて説明する。図１の回路ブロック図は、回転電機制御装置１のシステム構成を模式的に示している。図１に示すように、回転電機制御装置１は、直流電力と複数相の交流電力との間で電力を変換するインバータ１０を備えている。本実施形態では、交流の回転電機８０及び高圧バッテリ１１（高圧直流電源）に接続されて、複数相の交流と直流との間で電力を変換するインバータ１０を例示する。インバータ１０は、高圧バッテリ１１にコンタクタ９を介して接続されると共に、交流の回転電機８０に接続されて直流と複数相の交流（ここでは３相交流）との間で電力を変換する。インバータ１０は、上段側スイッチング素子３Ｈと下段側スイッチング素子３Ｌとの直列回路により構成された交流１相分のアーム３Ａを複数本（ここでは３本）備えている。それぞれのスイッチング素子３（上段側スイッチング素子３Ｈ、下段側スイッチング素子３Ｌ）は、スイッチング素子駆動回路（駆動回路２（DRV））による駆動対象のスイッチング素子に相当する。
【００１１】
尚、本実施形態では、交流の電気機器として交流の回転電機８０を例示しているが、コンプレッサやポンプなど、回転電機以外の電気機器であってもよい。また、本実施形態では、複数本のアーム３Ａを有し、複数相の交流電力と直流電力との間で電力を変換するインバータ１０を例示しているが、インバータ１０は、アーム３Ａを１本のみ有して単相の交流電力と直流電力との間で電力を変換するものであってもよい。
【００１２】
回転電機８０は、例えばハイブリッド自動車や電気自動車等の車両の駆動力源とすることができる。また、回転電機８０は、電動機としても発電機としても機能することができる。回転電機８０は、インバータ１０を介して高圧バッテリ１１から供給される電力を、車両の車輪を駆動する動力に変換する（力行）。或いは、回転電機８０は、不図示の内燃機関や車輪から伝達される回転駆動力を電力に変換し、インバータ１０を介して高圧バッテリ１１を充電する（回生）。高圧バッテリ１１は、例えば、ニッケル水素電池やリチウムイオン電池などの二次電池（バッテリ）や、電気二重層キャパシタなどにより構成されている。回転電機８０が、車両の駆動力源の場合、高圧バッテリ１１は、大電圧大容量の直流電源であり、定格の電源電圧は、例えば２００〜４００［Ｖ］である。
【００１３】
以下、インバータ１０の直流側の正極電源ラインＰと負極電源ラインＮとの間の電圧を、直流リンク電圧Ｖｄｃと称する。インバータ１０の直流側には、直流リンク電圧Ｖｄｃを平滑化する平滑コンデンサ（直流リンクコンデンサ４）が備えられている。直流リンクコンデンサ４は、回転電機８０の消費電力の変動に応じて変動する直流電圧（直流リンク電圧Ｖｄｃ）を安定化させる。
【００１４】
図１に示すように、高圧バッテリ１１とインバータ１０との間には、コンタクタ９が備えられている。具体的には、コンタクタ９は、直流リンクコンデンサ４と高圧バッテリ１１との間に配置されている。コンタクタ９は、回転電機制御装置１の電気回路系統（直流リンクコンデンサ４、インバータ１０）と、高圧バッテリ１１との電気的な接続を切り離すことが可能である。即ち、インバータ１０は、回転電機８０に接続されていると共に、高圧バッテリ１１との間にコンタクタ９を介して接続されている。コンタクタ９が接続状態（閉状態）において高圧バッテリ１１とインバータ１０（及び回転電機８０）とが電気的に接続され、コンタクタ９が開放状態（開状態）において高圧バッテリ１１とインバータ１０（及び回転電機８０）との電気的接続が遮断される。
【００１５】
本実施形態において、このコンタクタ９は、車両内の上位の制御装置の１つである車両ＥＣＵ（VHL-ECU：Vehicle Electronic Control Unit）９０からの指令に基づいて開閉するメカニカルリレーであり、例えばシステムメインリレー（SMR : System Main Relay）と称される。コンタクタ９は、車両のイグニッションキー（ＩＧキー）がオン状態（有効状態）の際にリレーの接点が閉じて導通状態（接続状態）となり、ＩＧキーがオフ状態（非有効状態）の際にリレーの接点が開いて非導通状態（開放状態）となる。
【００１６】
上述したように、インバータ１０は、直流リンク電圧Ｖｄｃを有する直流電力を複数相（ｎを自然数としてｎ相、ここでは３相）の交流電力に変換して回転電機８０に供給すると共に、回転電機８０が発電した交流電力を直流電力に変換して直流電源に供給する。インバータ１０は、複数のスイッチング素子３を有して構成される。スイッチング素子３には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＳｉＣ−ＭＯＳＦＥＴ（Silicon Carbide - Metal Oxide Semiconductor FET）やＳｉＣ−ＳＩＴ（SiC - Static Induction Transistor）、ＧａＮ−ＭＯＳＦＥＴ（Gallium Nitride - MOSFET）などの高周波での動作が可能なパワー半導体素子を適用すると好適である。図１及び図２に示すように、本実施形態では、スイッチング素子３としてＭＯＳＦＥＴ（好適には、ＳｉＣ−ＭＯＳＦＥＴ）が用いられる。
【００１７】
図２に示すように、本実施形態では、スイッチング素子３は、ｎチャネル型のＭＯＳＦＥＴ３Ｆ、後述するフリーホイールダイオード３Ｄを有して構成されている。本実施形態では、ＭＯＳＦＥＴ３Ｆのゲート端子Ｇとソース端子Ｓとの間に、ゲートバイアス抵抗Ｒ１（制御端子バイアス抵抗）が接続されている。ゲートバイアス抵抗Ｒ１は、無くても問題はなく、その場合には、スイッチング素子３（ＭＯＳＦＥＴ３Ｆ）の制御端子（ゲート端子Ｇ）と当該スイッチング素子３（ＭＯＳＦＥＴ３Ｆ）のソース端子Ｓとの間の抵抗値は無限大（開放）である。当然ながら、ゲートバイアス抵抗Ｒ１を有する場合には、スイッチング素子３（ＭＯＳＦＥＴ３Ｆ）の制御端子（ゲート端子Ｇ）と当該スイッチング素子３（ＭＯＳＦＥＴ３Ｆ）のソース端子Ｓとの間の抵抗値は、ゲートバイアス抵抗Ｒ１の抵抗値と等価である。図示は省略するが、駆動対象のスイッチング素子３がＩＧＢＴであり、ゲートバイアス抵抗Ｒ１を有する場合には、ＩＧＢＴの制御端子（ゲート端子）と当該スイッチング素子３（ＩＧＢＴ）のエミッタ端子との間の抵抗値が、ゲートバイアス抵抗Ｒ１の抵抗値と等価となる。当然ながら、駆動対象のスイッチング素子３がＩＧＢＴであり、ゲートバイアス抵抗Ｒ１が無い場合には、ＩＧＢＴの制御端子（ゲート端子）と当該スイッチング素子３（ＩＧＢＴ）のエミッタ端子との間の抵抗値は無限大（開放）である。
【００１８】
インバータ１０は、よく知られているように複数相のそれぞれに対応する数のアーム３Ａを有するブリッジ回路により構成される。本実施形態では、回転電機８０のＵ相、Ｖ相、Ｗ相に対応するステータコイル８のそれぞれに一組の直列回路（アーム３Ａ）が対応したブリッジ回路が構成される。アーム３Ａの中間点、つまり、正極電源ラインＰの側のスイッチング素子３（上段側スイッチング素子３Ｈ）と負極電源ラインＮ側のスイッチング素子３（下段側スイッチング素子３Ｌ）との接続点は、回転電機８０の３相のステータコイル８にそれぞれ接続される。尚、各スイッチング素子３には、負極（Ｎ）から正極（Ｐ）へ向かう方向（下段側から上段側へ向かう方向）を順方向として、並列にフリーホイールダイオード３Ｄが備えられている（図２参照）。
【００１９】
図１に示すように、インバータ１０は、インバータ制御装置（CNTL）２０により制御される。インバータ制御装置２０は、マイクロコンピュータ等の論理プロセッサを中核部材として構築されている。例えば、インバータ制御装置２０は、車両ＥＣＵ９０等の他の制御装置等から要求信号として提供される回転電機８０の目標トルクに基づいて、ベクトル制御法を用いた電流フィードバック制御を行って、インバータ１０を介して回転電機８０を制御する。回転電機８０の各相のステータコイル８を流れる実電流は電流センサ１２により検出され、インバータ制御装置２０はその検出結果を取得する。また、回転電機８０のロータの各時点での磁極位置は、例えばレゾルバなどの回転センサ１３により検出され、インバータ制御装置２０はその検出結果を取得する。インバータ制御装置２０は、電流センサ１２及び回転センサ１３の検出結果を用いて、電流フィードバック制御を実行する。インバータ制御装置２０は、電流フィードバック制御のために種々の機能部を有して構成されており、各機能部は、マイクロコンピュータ等のハードウエアとソフトウエア（プログラム）との協働により実現される。電流フィードバック制御については、公知であるのでここでは詳細な説明は省略する。
【００２０】
ところで、インバータ１０を構成するそれぞれのスイッチング素子３の制御端子（例えばＭＯＳＦＥＴのゲート端子Ｇ）は、駆動回路２（スイッチング素子駆動回路）を介してインバータ制御装置２０に接続されており、それぞれ個別にスイッチング制御される。車両ＥＣＵ９０や、スイッチング制御信号ＳＷ（ＳＷｏｒｇ）を生成するインバータ制御装置２０は、マイクロコンピュータなどを中核として、低圧系回路ＬＶとして構成される。低圧系回路ＬＶは、インバータ１０などの回転電機８０を駆動するための高圧系回路ＨＶとは、動作電圧（回路の電源電圧）が大きく異なる。多くの場合、車両には、高圧バッテリ１１の他に、高圧バッテリ１１よりも低電圧（＋Ｂ：例えば１２〜２４［Ｖ］）の電源である低圧バッテリ１５（低圧直流電源）も搭載されている。車両ＥＣＵ９０やインバータ制御装置２０の動作電圧は、例えば５［Ｖ］や３．３［Ｖ］であり、低圧バッテリ１５の電力に基づいてこれらの電圧を生成する電圧レギュレータなどの電源回路（不図示）から電力を供給されて動作する。
【００２１】
このため、回転電機制御装置１には、各スイッチング素子３に対するスイッチング制御信号ＳＷ（ＭＯＳＦＥＴの場合、ゲート駆動信号）の駆動能力（例えば電圧振幅や出力電流など、後段の回路を動作させる能力）をそれぞれ高めて中継する（即ち、スイッチング制御信号ＳＷを増幅する）駆動回路２が備えられている。低圧系回路ＬＶのインバータ制御装置２０により生成されたスイッチング制御信号ＳＷは、駆動回路２を介して高圧系回路ＨＶの駆動信号ＤＳとしてインバータ１０に供給される。駆動回路２は、それぞれのスイッチング素子３に対応して備えられている。本実施形態では、インバータ１０に、駆動対象となる６つのスイッチング素子３が備えられており、駆動回路２も６つ備えられている（例えば図７参照）。後述するように、本実施形態では、駆動回路２は、スイッチング制御信号ＳＷの電力を増幅して駆動対象のスイッチング素子３の制御端子（ゲート端子Ｇ）へ伝達するプッシュプルバッファ回路２１を備えて構成されている（図２参照）。
【００２２】
ところで、低圧系回路ＬＶと高圧系回路ＨＶとは、多くの場合、互いに絶縁されている。本実施形態でも、図１に示すように、フォトカプラ６やトランスＴなどの絶縁素子により、低圧系回路ＬＶと高圧系回路ＨＶとが絶縁されている。インバータ制御装置２０により生成されるスイッチング制御信号ＳＷ（源信号）は、厳密には “ＳＷｏｒｇ”であるが、駆動回路２から見た場合には、フォトカプラ６の出力側の信号も源信号に相当する。従って、特に区別する必要が無い限り、フォトカプラ６の前後において信号を区別せず、フォトカプラ６の出力側の信号（ＳＷ）をスイッチング制御信号ＳＷ（源信号）として説明する。
【００２３】
ところで、駆動回路２には、スイッチング素子３の制御に必要な出力を得るために負電源が必要なものがある。例えばスイッチング素子３がＩＧＢＴの場合には、そのような負電源が必要とされることは少ないが、スイッチング素子３がＳｉＣ−ＭＯＳＦＥＴの場合には、しばしばそのような負電源が必要とされる。
【００２４】
スイッチング素子３は、スイッチング素子３の負極側の端子の電位（仮想グラウンドＶＧと称する）を基準として駆動信号ＤＳの信号レベルが例えば１５〜２０［Ｖ］の時に当該スイッチング素子３がオン状態に制御され、信号レベルが０［Ｖ］の時に当該スイッチング素子３がオフ状態に制御される。スイッチング素子３は、完全なオン状態（飽和領域での動作）とオフ状態との間の非飽和領域でも動作する。駆動信号ＤＳの信号レベルが、１５［Ｖ］よりも低いしきい値電圧Ｖｔｈ（図３等参照）を超えるとスイッチング素子３は、オフ状態から非飽和領域での動作を開始する。近年実用化が進んでいる素子の１つであるＳｉＣ−ＭＯＳＦＥＴは、ＩＧＢＴに比べてこのしきい値電圧Ｖｔｈが低い。例えば、ＩＧＢＴのしきい値電圧は５〜７［Ｖ］程度であり、ＳｉＣ−ＭＯＳＦＥＴのしきい値電圧は１〜３［Ｖ］程度である。
【００２５】
このため、スイッチング素子３がＳｉＣ―ＭＯＳＦＥＴの場合には、スイッチング素子３の負極側の端子の電位（仮想グラウンドＶＧ）を基準とした駆動信号ＤＳの信号レベルが例えば１５〜２０［Ｖ］の時には、当該スイッチング素子３が安定してオン状態に制御されるが、信号レベルが０［Ｖ］の時には、ノイズ等の影響によって当該スイッチング素子３が安定してオフ状態に制御されない場合がある。スイッチング素子３を適切にオフ状態に制御するためには、駆動信号ＤＳの信号レベルを、スイッチング素子３の負極側の端子の電位（仮想グラウンドＶＧ）よりも低い電位にすることが好ましい。例えば、スイッチング素子３の負極側の端子の電位（仮想グラウンドＶＧ）を基準として“−５［Ｖ］”程度の信号レベルの駆動信号ＤＳを与えることで、ＩＧＢＴと同様のノイズマージンを確保することができる（１〜３［Ｖ］＋５［Ｖ］＝６〜８［Ｖ］）。
【００２６】
ＳｉＣ―ＭＯＳＦＥＴは、ＩＧＢＴに比べてスイッチング速度が速く、スイッチング損失も小さい。また、ＳｉＣ−ＭＯＳＦＥＴは、小型化も可能であるから、ＩＧＢＴに代えてインバータ１０のスイッチング素子３として採用される例も増加している。このため、駆動回路２は、スイッチング素子３としてＳｉＣ−ＭＯＳＦＥＴを適用した場合でも適切にスイッチング素子３を駆動制御することができることが望ましい。
【００２７】
本実施形態では、インバータ１０を構成するスイッチング素子３として、このＳｉＣ−ＭＯＳＦＥＴを例示している。従って、駆動回路２は、仮想グラウンドＶＧに対して信号レベルが負の駆動信号ＤＳを出力するように構成されており、駆動回路２には、仮想グラウンドＶＧに対する負電源（後述する第２駆動電圧生成回路５Ｌ：図５参照）が必要である。ここで、スイッチング素子３をオン状態に制御する電位（上述した約１５〜２０［Ｖ］程度の電位に相当する）を第１電位“＋Ｖ１”と称する。第１電位“＋Ｖ１”は、スイッチング素子３の負極側の端子の電位（仮想グラウンドＶＧ）に対して正の電位である。また、スイッチング素子３をオフ状態に制御する電位を第２電位“−Ｖ２”と称する。第２電位“−Ｖ２”は、スイッチング素子３の負極側の端子の電位（仮想グラウンドＶＧ）に対して負の電位である。駆動電圧生成回路５は、第１電位“＋Ｖ１”及び第２電位“−Ｖ２”を、高圧バッテリ１１（第１直流電源）よりも定格電圧が低い低圧バッテリ１５（第２直流電源）から生成する。
【００２８】
駆動電圧生成回路５は、図４及び図５に示すように一次側コイルＬ１（Ｌ１１，Ｌ２１）及び二次側コイルＬ２（Ｌ１２，Ｌ２２）を備えたトランスＴ（Ｔ１，Ｔ２）を用いた電力変換回路５２（５２Ｈ，５２Ｌ）と、制御回路（PCNTL）５１とを有している。図４は、第１電位“＋Ｖ１”を生成する第１駆動電圧生成回路５Ｈを例示しており、図５は、第２電位“−Ｖ２”を生成する第２駆動電圧生成回路５Ｌを例示している。第１駆動電圧生成回路５Ｈの構成と第２駆動電圧生成回路５Ｌの構成とは、コイルの極性や巻数、二次側ダイオードＤ２の極性を除いて同様である。従って、特に区別する必要が無い限り、駆動電圧生成回路５として共通の符号を用いて説明する。制御回路５１については、共通の制御回路５１によって複数の電力変換回路５２（５２Ｈ，５２Ｌ）を制御する形態を例示している。
【００２９】
電力変換回路５２は、一次側コイルＬ１（Ｌ１１，Ｌ２１）、一次側抵抗Ｒ１０（Ｒ１１，Ｒ２１）、一次側ダイオードＤ１（Ｄ１１，Ｄ２１）、一次側コンデンサＣ１（Ｃ１１，Ｃ２１）、及び電源制御用スイッチング素子Ｓ１（Ｓ１Ｈ，Ｓ１Ｌ）を備えた一次側回路と、二次側コイルＬ２（Ｌ１２，Ｌ２２）、二次側ダイオードＤ２（Ｄ１２，Ｄ２２）、及び二次側コンデンサＣ２（Ｃ１２，Ｃ２２）を備えた二次側回路と、を備えている。制御回路５１は、一次側回路の電源制御用スイッチング素子Ｓ１（Ｓ１Ｈ，Ｓ１Ｌ）をスイッチングして、一次側コイルＬ１（Ｌ１１，Ｌ２１）への通電を制御する。このようなトランスを利用した電源回路は、公知であるから電力変換動作など、詳細な説明は省略する。尚、一次側コイルＬ１（Ｌ１１，Ｌ２１）は低圧系回路ＬＶに接続され、二次側コイルＬ２（Ｌ１２，Ｌ２２）は高圧系回路ＨＶに接続されている。
【００３０】
駆動電圧生成回路５は、それぞれのスイッチング素子３に駆動信号ＤＳを伝達する駆動回路２に対して、独立して駆動電圧を供給する。本実施形態では、インバータ１０が６つのスイッチング素子３を備え、これに対応して６つの駆動回路２が設けられている（図７参照）。駆動電圧生成回路５は、基本的にはそれぞれの駆動回路２に対応して設けられる。駆動電圧生成回路５の二次側回路のグラウンド（仮想グラウンドＶＧ）は、それぞれのスイッチング素子３の負極“Ｎ”側の端子（ソース端子Ｓ）の電位である。図７に示すように、上段側スイッチング素子３Ｈに対応する仮想グラウンドＶＧは、Ｕ，Ｖ，Ｗ相でそれぞれ異なる電位（ＶＧＵＨ，ＶＧＶＨ，ＶＧＷＨ）である。但し、下段側スイッチング素子３Ｌに関しては、スイッチング素子３の負極側の端子の電位（ＶＧＵＬ，ＶＧＶＬ，ＶＧＷＬ）が全てインバータ１０の負極“Ｎ”であり、仮想グラウンドＶＧは共通である。従って、第２駆動電圧生成回路５Ｌは、下段側の全相に共通して設けられていてもよい（図７にはこの形態を例示）。この場合には、図７に示すように、３つの第１駆動電圧生成回路５Ｈと、１つの第２駆動電圧生成回路５Ｌとで、合計４つの駆動電圧生成回路５が設けられる。
【００３１】
ところで、駆動電圧生成回路５は、図６に例示するように、第１駆動電圧生成回路５Ｈと第２駆動電圧生成回路５Ｌとを組み合わせて構成されていてもよい。図６は、プッシュプル型のトランス型電力変換回路を例示している。この駆動電圧生成回路５（５ＨＬ）は、図６に示すように一次側コイルＬ１（Ｌ１１，Ｌ２１）及び二次側コイルＬ２（Ｌ１２，Ｌ２２）を備えたトランスＴ（Ｔ３）を用いた電力変換回路（５６）と、制御回路（５５）とを有している。尚、機能的に共通する構成については、図４及び図５と共通の符号を用いて例示している。このような電源回路も、公知であるから回路構成や電力変換動作などについての詳細な説明は省略する。尚、この場合には、駆動電圧生成回路５（５ＨＬ）は、６つのスイッチング素子３及び６つの駆動回路２に対応して６つ設けられる。
【００３２】
このように、駆動電圧生成回路５（第２駆動電圧生成回路５Ｌ）は、図５及び図６の何れの形態であっても、一次側コイルＬ１及び二次側コイルＬ２を有するトランス回路である。負電源（第２駆動電圧生成回路５Ｌ）の出力側回路は、二次側コイルＬ２と、出力端Ｖ２ｏｕｔから二次側コイルＬ２の第１端ｎ１へ向かう方向を順方向として接続された整流用ダイオード（二次側ダイオード（Ｄ２２））と、第１端ｎ１とは異なる二次側コイルＬ２の第２端ｎ２と出力端Ｖ２ｏｕｔとの間に接続されたコンデンサ（二次側コンデンサ（Ｃ２２））とを備える。当該第２端ｎ２は、駆動対象のスイッチング素子３の負極（仮想グラウンドＶＧ）の側に接続されている。また、本実施形態では、駆動電圧生成回路５が図５及び図６の何れの形態であっても、第２電位“−Ｖ２”は、駆動対象のスイッチング素子３の負極（仮想グラウンドＶＧ）の側よりも電位の低い負電源（第２駆動電圧生成回路５Ｌ）の出力端Ｖ２ｏｕｔに接続される。
【００３３】
図７に示すように、スイッチング制御信号伝送用のフォトカプラ６も、それぞれのスイッチング素子３に対して独立して設けられており、本実施形態では６つ設けられている。フォトカプラは、互いに絶縁された発光ダイオードとフォトトランジスタ（又はフォトダイオード）とを備えており、光信号によって信号を伝送する。スイッチング制御信号伝送用のフォトカプラ６の信号入力側の発光ダイオードは低圧系回路ＬＶに接続され、信号出力側のフォトトランジスタ（又はフォトダイオード）は高圧系回路ＨＶに接続されている。信号出力側のフォトトランジスタ（又はフォトダイオード）には、例えば、駆動電圧生成回路５や高圧バッテリ１１から、不図示のレギュレータ回路を介して生成された電力が供給される。
【００３４】
駆動回路２は、インバータ１０を制御するインバータ制御装置２０から出力されるスイッチング制御信号ＳＷの論理レベルに応じて、第１電位“＋Ｖ１”の駆動信号ＤＳ、又は、第２電位“−Ｖ２”の駆動信号ＤＳを生成して、スイッチング素子３の制御端子に伝達する。ここで、インバータ制御装置２０から出力されるスイッチング制御信号ＳＷとは、上述したようにスイッチング制御信号伝送用のフォトカプラ６を介して伝達された信号である。
【００３５】
図２に示すように、駆動回路２は、相補的にスイッチングする２つのスイッチング素子（ここではトランジスタ（２１Ｈ，２１Ｌ））を有するプッシュプルバッファ回路２１（エミッタフォロワ回路）を有して構成されている。具体的には、駆動回路２は、ＮＰＮ型の上段側トランジスタ２１Ｈ（上段側バッファ素子）、ＰＮＰ型の下段側トランジスタ２１Ｌ（下段側バッファ素子）、補償抵抗Ｒ２、入力側プルダウン抵抗Ｒ３、上段側電流制限抵抗Ｒ２１Ｈ、下段側電流制限抵抗Ｒ２１Ｌを有して構成されている。上段側トランジスタ２１Ｈのコレクタ端子は、上段側電流制限抵抗Ｒ２１Ｈを介して第１電位“＋Ｖ１”に接続され、下段側トランジスタ２１Ｌのコレクタ端子は、下段側電流制限抵抗Ｒ２１Ｌを介して第２電位“−Ｖ２”に接続されている。上段側トランジスタ２１Ｈのベース端子と下段側トランジスタ２１Ｌのベース端子とは接続されており、共にスイッチング制御信号ＳＷ（スイッチング制御信号の源信号、増幅前のスイッチング制御信号）が入力される。
【００３６】
プッシュプルバッファ回路２１は、上述したように、極性の異なるスイッチング素子がバッファ素子（２１Ｈ，２１Ｌ）として、第１電位“＋Ｖ１”と、第１電位“＋Ｖ１”よりも低電位の第２電位“−Ｖ２”との間に直列接続されて構成されている。プッシュプルバッファ回路２１は、第１電位“＋Ｖ１”の側の上段側バッファ素子（上段側トランジスタ２１Ｈ）と、第２電位“−Ｖ２”の側の下段側バッファ素子（下段側トランジスタ２１Ｌ）の制御端子（ベース端子Ｂ）同士の接続点を入力部ＩＮとし、上段側バッファ素子（上段側トランジスタ２１Ｈ）と下段側バッファ素子（下段側トランジスタ２１Ｌ）の入出力端子（エミッタ端子Ｅ）同士の接続点を出力部ＯＵＴとする。また、プッシュプルバッファ回路２１は、第１電位“＋Ｖ１”と上段側バッファ素子（上段側トランジスタ２１Ｈ）との間に上段側電流制限抵抗Ｒ２１Ｈを有し、第２電位“−Ｖ２”と下段側バッファ素子（下段側トランジスタ２１Ｌ）との間に下段側電流制限抵抗Ｒ２１Ｌを有する。入力部ＩＮにスイッチング制御信号ＳＷ（スイッチング制御信号の源信号）が入力され、出力部ＯＵＴが駆動対象のスイッチング素子３の制御端子（ゲート端子Ｇ）に接続される。
【００３７】
尚、上段側トランジスタ２１Ｈのオン抵抗の値と、上段側電流制限抵抗Ｒ２１Ｈとの和は、出力部ＯＵＴと第１電位“＋Ｖ１”との間の抵抗値に相当する。仮に上段側電流制限抵抗Ｒ２１Ｈを設置しない場合には、上段側トランジスタ２１Ｈのオン抵抗の値が、出力部ＯＵＴと第１電位“＋Ｖ１”との間の抵抗値となる。また、上段側電流制限抵抗Ｒ２１Ｈが設置され、上段側電流制限抵抗Ｒ２１Ｈに比べて上段側トランジスタ２１Ｈのオン抵抗の値が充分小さい場合には、出力部ＯＵＴと第１電位“＋Ｖ１”との間の抵抗値は、上段側電流制限抵抗Ｒ２１Ｈの抵抗値とほぼ等価となる。
【００３８】
同様に、下段側トランジスタ２１Ｌのオン抵抗の値と、下段側電流制限抵抗Ｒ２１Ｌとの和は、出力部ＯＵＴと第２電位“−Ｖ２”との間の抵抗値に相当する。仮に下段側電流制限抵抗Ｒ２１Ｌを設置しない場合には、下段側トランジスタ２１Ｌのオン抵抗の値が、出力部ＯＵＴと第２電位“−Ｖ２”との間の抵抗値となる。また、下段側電流制限抵抗Ｒ２１Ｌが設置され、下段側電流制限抵抗Ｒ２１Ｌに比べて下段側トランジスタ２１Ｌのオン抵抗の値が充分小さい場合には、出力部ＯＵＴと第２電位“−Ｖ２”との間の抵抗値は、下段側電流制限抵抗Ｒ２１Ｌの抵抗値とほぼ等価となる。
【００３９】
ＮＰＮ型の上段側トランジスタ２１ＨとＰＮＰ型の下段側トランジスタ２１Ｌとは、スイッチング制御信号ＳＷの論理レベルに応じて、相補的にオン状態となる。駆動回路２は、スイッチング制御信号ＳＷの論理レベルがハイ状態のとき、第１電位“＋Ｖ１”の駆動信号ＤＳを出力し、駆動対象のスイッチング素子３のゲート端子Ｇ（制御端子）に対して電流を吐き出す（プッシュ動作）。また、駆動回路２は、スイッチング制御信号ＳＷの論理レベルがロー状態のとき、第２電位“−Ｖ２”の駆動信号ＤＳを出力し、駆動対象のスイッチング素子３のゲート端子Ｇ（制御端子）から電流を吸い込む（プル動作）。
【００４０】
上段側電流制限抵抗Ｒ２１Ｈ及び下段側電流制限抵抗Ｒ２１Ｌは、プッシュ動作及びプル動作において、バッファ素子（上段側トランジスタ２１Ｈ、下段側トランジスタ２１Ｌ）に流れる電流が定格内に収まるように電流を制限する抵抗である。定格の範囲内でスイッチング素子３を適切に駆動するために充分な電流を流す必要があるため、上段側電流制限抵抗Ｒ２１Ｈ及び下段側電流制限抵抗Ｒ２１Ｌの抵抗値は、一般的には数Ω（１０［Ω］以下程度）である。一方、入力側プルダウン抵抗Ｒ３は、通常動作時における損失を低減するために、上段側電流制限抵抗Ｒ２１Ｈ及び下段側電流制限抵抗Ｒ２１Ｌに比べて大きい抵抗値を有する。１つの態様として、入力側プルダウン抵抗Ｒ３の抵抗値は、上段側電流制限抵抗Ｒ２１Ｈ及び下段側電流制限抵抗Ｒ２１Ｌの抵抗値の１００倍以上に設定されている。また、上段側電流制限抵抗Ｒ２１Ｈ及び下段側電流制限抵抗Ｒ２１Ｌの抵抗値は、同じ値が好ましいが、異なっていることを妨げるものではない。尚、両抵抗値が異なる場合であっても、入力側プルダウン抵抗Ｒ３の抵抗値は、少なくとも下段側電流制限抵抗Ｒ２１Ｌの抵抗値の１００倍以上に設定されていることが好ましい。
【００４１】
補償抵抗Ｒ２は、上段側トランジスタ２１Ｈ及び下段側トランジスタ２１Ｌのベース−コレクタ間のダイオードによる電圧降下（０．６〜０．７［Ｖ］）を補償する。従って、補償抵抗Ｒ２は、スイッチング制御信号ＳＷによって与えられる電流によって上段側トランジスタ２１Ｈ及び下段側トランジスタ２１Ｌがオン状態に遷移するために必要十分な抵抗値が設定されている。好適には、補償抵抗Ｒ２の抵抗値は、入力側プルダウン抵抗Ｒ３と同等、或いは、入力側プルダウン抵抗Ｒ３よりもやや小さい値に設定されている。
【００４２】
上述したように、駆動対象のスイッチング素子３のゲートバイアス抵抗Ｒ１は、接続されていなくても良く、従って、ゲートバイアス抵抗Ｒ１の抵抗値は概ね１００［ｋΩ］以上の大きな値である。ゲートバイアス抵抗Ｒ１、補償抵抗Ｒ２、入力側プルダウン抵抗Ｒ３、下段側電流制限抵抗Ｒ２１Ｌの抵抗値の関係は、概ね以下のようになる。
【００４３】
Ｒ１  ＞  Ｒ２＋Ｒ３  ＞  Ｒ２１Ｌ
【００４４】
上述したように、駆動電圧生成回路５は、低圧バッテリ１５から第１電位“＋Ｖ１”及び第２電位“−Ｖ２”を生成する。従って、低圧バッテリ１５からの電力の供給が遮断された場合などには、第１電位“＋Ｖ１”及び第２電位“−Ｖ２”を生成することができなくなる。上述したように、スイッチング素子３が、ＳｉＣ−ＭＯＳＦＥＴの場合、駆動信号ＤＳの電位が、第２電位“−Ｖ２”でなければ、安定的にスイッチング素子３をオフ状態に制御することができない場合がある。例えば駆動信号ＤＳの電位と、スイッチング素子３の負極側の電位（仮想グラウンドＶＧ）との差が０［Ｖ］程度の場合には、ノイズ等によってスイッチング素子３がオン状態となってソース−ドレイン間に電流が流れる場合がある。高圧バッテリ１１とインバータ１０との接続が維持されている場合（コンタクタ９が閉じている場合）や、当該接続が遮断されていても（コンタクタ９が開放されていても）直流リンクコンデンサ４に多くの電荷が蓄積されている場合に、アーム３Ａの両方のスイッチング素子３がオン状態となると、短絡によって大きな電流がアーム３Ａに流れる場合がある。また、回転電機８０が回転していて、誘導起電力により大きな電流がアーム３Ａに流れる場合もある。
【００４５】
従って、低圧バッテリ１５からの電力の供給が遮断された場合などで、駆動電圧生成回路５が第２電位“−Ｖ２”を生成することができなくなっても、駆動回路２は、スイッチング素子３を適切にオフ状態とすることが望まれる。
【００４６】
図３のタイミングチャートは、駆動対象のスイッチング素子３の挙動の一例を示している。図９、図１０を参照して後述する比較例と比べると、時刻ｔ１において、スイッチング素子３のドレイン−ソース間電圧ＶＤＳが急上昇し、それに応答してゲート−ソース間電圧ＶＧＳが上昇し、しきい値電圧Ｖｔｈを超えることにより生じるドレイン−ソース間電流ＩＤＳの発生がほぼ解消されている。詳細については後述する。
【００４７】
図８は、駆動回路２の比較例（比較回路２Ｂ）を示している。尚、比較が容易になるように、駆動回路２と同様の構成については、図２と同じ符号を用いて例示している。比較回路２Ｂは、駆動回路２に比べて、補償抵抗Ｒ２及び入力側プルダウン抵抗Ｒ３を有していない点が異なる。
【００４８】
図９及び図１０のタイミングチャートは、比較回路２Ｂにより駆動対象のスイッチング素子３を駆動する場合におけるスイッチング素子３の挙動の一例を示している。時刻ｔ１において、スイッチング素子３のドレイン−ソース間電圧ＶＤＳが急激に上昇すると、ゲート端子Ｇの寄生容量（ゲート−ドレイン間及びゲート−ソース間の寄生容量）により、ゲート−ソース間電圧ＶＧＳも急激に上昇する。ゲート−ソース間電圧ＶＧＳがしきい値電圧Ｖｔｈを超えると、スイッチング素子３がオン状態へと遷移し、ドレイン−ソース間電流ＩＤＳが流れる。寄生容量の電荷（特にゲート−ドレイン間の寄生容量の電荷）は、ゲートバイアス抵抗Ｒ１を介して負極側（ソース端子Ｓの側）に放電され、ゲート−ソース間電圧ＶＧＳは低下していく。ゲート−ソース間電圧ＶＧＳの低下に伴って、ドレイン−ソース間電流ＩＤＳも減少し、ゲート−ソース間電圧ＶＧＳがしきい値電圧Ｖｔｈを下回ると、ドレイン−ソース間電流ＩＤＳは、ほぼゼロとなる（時刻ｔ３）。しかし、ドレイン−ソース間電圧ＶＤＳが印加されているため、スイッチング素子３に生じる漏れ電流がゲートバイアス抵抗Ｒ１を流れ、ゲート−ソース間電圧ＶＧＳが発生する。漏れ電流が増加すると、ゲートバイアス抵抗Ｒ１の両端電圧、即ちゲート−ソース間電圧ＶＧＳが上昇し、しきい値電圧Ｖｔｈを超える場合がある（時刻ｔ５）。
【００４９】
上述したように、ゲートバイアス抵抗Ｒ１の抵抗値は概ね１００［ｋΩ］以上の大きな値である。従って、ゲートバイアス抵抗Ｒ１に流れる電流が少なくても、ゲートバイアス抵抗Ｒ１の両端電圧は高くなる傾向がある。上述したように、漏れ電流に起因して、時刻ｔ３以降にゲート−ソース間電圧ＶＧＳが上昇することを抑制する方法として、ゲートバイアス抵抗Ｒ１の抵抗値を小さくすることが考えられる。図１０のタイミングチャートは、その場合のスイッチング素子３の挙動の一例を示している。図９と図１０との比較により明らかなように、漏れ電流によるゲート−ソース間電圧ＶＧＳの上昇は抑制される。但し、時刻ｔ１において生じる現象、即ち、寄生容量に起因するゲート−ソース間電圧ＶＧＳの上昇、並びに、ドレイン−ソース間電流ＩＤＳの発生は、抑制されない。従って、対策としては不充分である。また、ゲートバイアス抵抗Ｒ１の抵抗値を小さくすると通常動作時においてゲートバイアス抵抗Ｒ１を流れる電流が増加することになり、エネルギーロスが増加する。
【００５０】
ここで、図２及び図３を参照して、本実施形態の駆動回路２を適用した場合のスイッチング素子３の挙動を説明する。時刻ｔ１において、スイッチング素子３のドレイン−ソース間電圧ＶＤＳが急激に上昇すると、ゲート端子Ｇの寄生容量（ゲート−ドレイン間及びゲート−ソース間の寄生容量）により、ゲート−ソース間電圧ＶＧＳも急激に上昇する。但し、上述したように、ゲート端子Ｇからスイッチング素子３の仮想グラウンドＶＧに向かって直列接続されている補償抵抗Ｒ２と入力側プルダウン抵抗Ｒ３との抵抗値の和は、ゲートバイアス抵抗Ｒ１の抵抗値に比べて小さい。補償抵抗Ｒ２と入力側プルダウン抵抗Ｒ３との抵抗値の和は、好適には１０［ｋΩ］程度であり、ゲートバイアス抵抗Ｒ１の抵抗値は１００［ｋΩ］程度である。このため、寄生容量の電荷（特にゲート−ドレイン間の寄生容量の電荷）は、補償抵抗Ｒ２及び入力側プルダウン抵抗Ｒ３を通って仮想グラウンドＶＧへ放電される。
【００５１】
補償抵抗Ｒ２を流れる電流によって、補償抵抗Ｒ２の両端に電位差が生じる。これにより、プッシュプルバッファ回路２１の上段側トランジスタ２１Ｈ及び下段側トランジスタ２１Ｌのベース−エミッタ間には負の電圧が印加され、ＰＮＰ型の下段側トランジスタ２１Ｌがオン状態へ遷移する。下段側電流制限抵抗Ｒ２１Ｌの抵抗値は、数Ω程度であり、補償抵抗Ｒ２と入力側プルダウン抵抗Ｒ３との抵抗値の和（１０［ｋΩ］程度）、ゲートバイアス抵抗Ｒ１の抵抗値（１００［ｋΩ］程度）に比べて非常に小さい。このため、寄生容量に伴う電流も、漏れ電流に伴う電流も、下段側トランジスタ２１Ｌを流れる（後述するように、仮想グラウンドＶＧへと流れる。）。このため、時刻ｔ１におけるゲート−ソース間電圧ＶＧＳの上昇も瞬時に解消され、スイッチング素子３がオン状態へと遷移してドレイン−ソース間電流ＩＤＳが流れることも抑制される。
【００５２】
ところで、駆動電圧生成回路５は、低圧バッテリ１５から第１電位“＋Ｖ１”及び第２電位“−Ｖ２”を生成する。従って、低圧バッテリ１５からの電力の供給が遮断された場合などには、第１電位“＋Ｖ１”及び第２電位“−Ｖ２”を生成することができなくなる。下段側トランジスタ２１Ｌは、第２電位“−Ｖ２”に接続されているが、駆動電圧生成回路５が第２電位“−Ｖ２”を生成することができない状態において、下段側トランジスタ２１Ｌは、下段側電流制限抵抗Ｒ２１Ｌを介して仮想グラウンドＶＧに接続されることになる（詳細は図５を参照して後述する。）。従って、寄生容量に伴う電流も、漏れ電流に伴う電流も、下段側トランジスタ２１Ｌ及び下段側電流制限抵抗Ｒ２１Ｌを介して仮想グラウンドＶＧへ流れる。
【００５３】
図５に示すように、第２駆動電圧生成回路５Ｌの出力端Ｖ２ｏｕｔは、出力端Ｖ２ｏｕｔから仮想グラウンドＶＧの方に順方向接続された二次側ダイオードＤ２（Ｄ２２）、及び、二次側コイルＬ２（Ｌ２２）を介して、仮想グラウンドＶＧに接続されている。下段側トランジスタ２１Ｌは、下段側電流制限抵抗Ｒ２１Ｌを介して第２駆動電圧生成回路５Ｌの出力端Ｖ２ｏｕｔ（第２電位“−Ｖ２”）に接続されているから、仮想グラウンドＶＧにも接続されることになる。これは、図６に例示した駆動電圧生成回路５（５ＨＬ）でも同様である。   
【００５４】
〔実施形態の概要〕
以下、上記において説明したスイッチング素子駆動回路（２）の概要について簡単に説明する。
【００５５】
スイッチング制御信号（ＳＷ）の電力を増幅して駆動対象のスイッチング素子（３）の制御端子（Ｇ）へ伝達するプッシュプルバッファ回路（２１）を備え、前記駆動対象のスイッチング素子（３）を駆動するスイッチング素子駆動回路（２）は、１つの態様として、
前記プッシュプルバッファ回路（２１）が、極性の異なるスイッチング素子がバッファ素子（２１Ｈ，２１Ｌ）として、第１電位（＋Ｖ１）と前記第１電位よりも低電位の第２電位（−Ｖ２）との間に直列接続され、前記第１電位（＋Ｖ１）の側の上段側バッファ素子（２１Ｈ）と前記第２電位（−Ｖ２）の側の下段側バッファ素子（２１Ｌ）の制御端子（Ｂ）同士の接続点を入力部（ＩＮ）とし、前記上段側バッファ素子（２１Ｈ）と前記下段側バッファ素子（２１Ｌ）の入出力端子（Ｅ）同士の接続点を出力部（ＯＵＴ）とし、前記第１電位（＋Ｖ１）と前記上段側バッファ素子（２１Ｈ）との間に上段側電流制限抵抗（Ｒ２１Ｈ）を有し、前記第２電位（−Ｖ２）と前記下段側バッファ素子（２１Ｌ）との間に下段側電流制限抵抗（Ｒ２１Ｌ）を有し、前記入力部（ＩＮ）に前記スイッチング制御信号（ＳＷ）が入力され、前記出力部（ＯＵＴ）が前記駆動対象のスイッチング素子（３）の制御端子（Ｇ）に接続され、
さらに、
前記入力部（ＩＮ）と前記出力部（ＯＵＴ）とを接続する補償抵抗（Ｒ２）と、
前記入力部（ＩＮ）と前記駆動対象のスイッチング素子（３）の負極（ＶＧ）側とを接続する入力側プルダウン抵抗（Ｒ３）と、
を備え、
前記補償抵抗（Ｒ２）の抵抗値と前記入力側プルダウン抵抗（Ｒ３）の抵抗値との和が、前記駆動対象のスイッチング素子（３）の制御端子（Ｇ）と当該スイッチング素子（３）のエミッタ端子又はソース端子（Ｓ）との間の抵抗値（Ｒ１）よりも小さく、前記下段側電流制限抵抗（Ｒ２１Ｌ）の抵抗値よりも大きい値に設定されている。
【００５６】
駆動対象のスイッチング素子（３）の入出力端子間（ドレイン−ソース間やコレクタ−エミッタ間）に電圧が印加されると、制御端子（ゲート端子（Ｇ）やベース端子（Ｂ））の浮遊容量によって制御端子の駆動電圧（ゲート−ソース間電圧（ＶＧＳ）やゲート−エミッタ間電圧やベース−エミッタ間電圧）が急激に上昇する場合がある。スイッチング素子駆動回路（２）は、制御端子（Ｇ）と負極（ＶＧ）との間に補償抵抗（Ｒ２）と入力側プルダウン抵抗（Ｒ３）との直列回路を備えている。補償抵抗（Ｒ２）の抵抗値と入力側プルダウン抵抗（Ｒ３）の抵抗値との和は、制御端子（Ｇ）と当該スイッチング素子（３）のエミッタ端子又はソース端子（Ｓ）との間の抵抗値（Ｒ１）よりも小さい。従って、寄生容量の電荷は、補償抵抗（Ｒ２）及び入力側プルダウン抵抗（Ｒ３）を通って駆動対象のスイッチング素子（３）の負極（ＶＧ）へと放電される。このとき、補償抵抗（Ｒ２）を流れる電流によって、補償抵抗（Ｒ２）の両端に電位差が生じ、プッシュプルバッファ回路（２１）の下段側バッファ素子（２１Ｌ）がオン状態に遷移する。下段側電流制限抵抗（Ｒ２１Ｌ）の抵抗値は、補償抵抗（Ｒ２）の抵抗値と入力側プルダウン抵抗（Ｒ３）の抵抗値との和よりも小さい。従って、下段側バッファ素子（２１Ｌ）がオン状態に遷移すると、浮遊容量の電荷や駆動対象のスイッチング素子（３）に流れる漏れ電流は、下段側バッファ素子（２１Ｌ）及び下段側電流制限抵抗（Ｒ２１Ｌ）を通って流れる。これにより、駆動対象のスイッチング素子（３）の制御端子に、当該スイッチング素子（３）をオン状態に遷移させるような電圧が生じることが抑制される。このように、本構成によれば、スイッチング制御信号（ＳＷ）を増幅してスイッチング素子（３）に伝達する駆動回路（２）への電力供給が滞った場合においても、適切にスイッチング素子（３）をオフ状態に制御することができる。
【００５７】
ここで、前記第２電位（−Ｖ２）は、前記駆動対象のスイッチング素子（３）の負極（ＶＧ）の側よりも電位の低い負電源（５Ｌ）の出力端（Ｖ２ｏｕｔ）に接続され、前記負電源（５）は一次側コイル（Ｌ２１）及び二次側コイル（Ｌ２２）を有するトランス回路であり、前記負電源（５Ｌ）の出力側回路は、前記二次側コイル（Ｌ２２）と、前記出力端（Ｖ２ｏｕｔ）から前記二次側コイル（Ｌ２２）の第１端（ｎ１）へ向かう方向を順方向として接続された整流用ダイオード（Ｄ２２）と、前記第１端（ｎ１）とは異なる前記二次側コイル（Ｌ２２）の第２端（ｎ２）と前記出力端（Ｖ２ｏｕｔ）との間に接続されたコンデンサ（Ｃ２２）と、を備え、前記第２端（ｎ２）が前記駆動対象のスイッチング素子（３）の負極（ＶＧ）の側に接続されていると好適である。
【００５８】
この構成によれば、負電源（５Ｌ）への電力供給が遮断された場合であっても負電源（５Ｌ）の出力端（Ｖ２ｏｕｔ）は、出力端（Ｖ２ｏｕｔ）から駆動対象のスイッチング素子（３）の負極（ＶＧ）の方に向かって順方向接続された整流用ダイオード（Ｄ２２）、及び、二次側コイル（Ｌ２２）を介して、当該負極（ＶＧ）に接続されている。下段側トランジスタ（２１Ｌ）は、下段側電流制限抵抗（Ｒ２１Ｌ）を介して負電源（５Ｌ）の出力端（Ｖ２ｏｕｔ（第２電位（−Ｖ２）））に接続されているから、当該負極（ＶＧ）にも接続されることになる。従って、負電源（５Ｌ）が正常に機能しておらず、駆動回路（２）への電力供給が滞った場合においても、電流を駆動対象のスイッチング素子（３）の負極（ＶＧ）に導いて、適切にスイッチング素子（３）をオフ状態に制御することができる。
【００５９】
また、前記入力側プルダウン抵抗（Ｒ３）の抵抗値は、前記下段側電流制限抵抗（Ｒ２１Ｌ）の抵抗値の１００倍以上に設定されていると好適である。
【００６０】
この構成によれば、下段側バッファ素子（２１Ｌ）を通って駆動対象のスイッチング素子（３）の負極（ＶＧ）へ至る経路の抵抗値が、入力側プルダウン抵抗（Ｒ３）を通って当該負極（ＶＧ）へ至る経路の抵抗値よりも遙かに小さくなる。従って、下段側バッファ素子（２１Ｌ）を介して、電流を駆動対象のスイッチング素子（３）の負極（ＶＧ）に導いて、適切にスイッチング素子（３）をオフ状態に制御することができる。
【符号の説明】
【００６１】
２          駆動回路（スイッチング素子駆動回路）
３          スイッチング素子
３Ｆ        ＭＯＳＦＥＴ（スイッチング素子）
３Ｈ        上段側スイッチング素子（スイッチング素子）
３Ｌ        下段側スイッチング素子（スイッチング素子）
５Ｌ        第２駆動電圧生成回路（負電源）
２１        プッシュプルバッファ回路
２１Ｈ      上段側トランジスタ（上段側バッファ素子）
２１Ｌ      下段側トランジスタ（下段側バッファ素子）
Ｂ          ベース端子（制御端子）
Ｃ２２      二次側コンデンサ
Ｄ２２      二次側ダイオード（整流用ダイオード）
Ｅ          エミッタ端子
Ｇ          ゲート端子（制御端子）
ＩＮ        プッシュプルバッファ回路の入力部
ｎ１        二次側コイルの第１端
ｎ１        二次側コイルの第２端
ＯＵＴ      プッシュプルバッファ回路の出力部
Ｒ１        ゲートバイアス抵抗
Ｒ２        補償抵抗
Ｒ２１Ｈ    上段側電流制限抵抗
Ｒ２１Ｌ    下段側電流制限抵抗
Ｒ３        入力側プルダウン抵抗
Ｓ          ソース端子
ＳＷ        スイッチング制御信号
Ｔ          トランス
Ｖ２ｏｕｔ  負電源の出力端
【図１】
2018050243.tif 000003
【図２】
2018050243.tif 000004
【図３】
2018050243.tif 000005
【図４】
2018050243.tif 000006
【図５】
2018050243.tif 000007
【図６】
2018050243.tif 000008
【図７】
2018050243.tif 000009
【図８】
2018050243.tif 000010
【図９】
2018050243.tif 000011
【図１０】
2018050243.tif 000012