(57)【要約】【課題】画質の低減を抑制することができるようにする。【解決手段】本技術の信号処理装置は、入射光を光電変換する、完全空乏化されない単位画素からシャッタ動作として読み出される第１の信号および第２の信号をA/D変換して相関二重サンプリングして第１の出力信号を生成し、単位画素からリード動作として読み出される第３の信号および第４の信号をA/D変換して相関二重サンプリングして第２の出力信号を生成し、第１の出力信号と第２の出力信号とを相関二重サンプリングして第３の出力信号を生成する。本技術は、例えば、撮像素子や撮像装置に適用することができる。【選択図】図６
2018207539.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板内に設けられた第１の光電変換部と前記半導体基板上に設けられた第２の光電変換部とを有する単位画素と、
前記単位画素と接続された比較器と、
前記比較器に接続されたDAC(Digital Analog Converter)と、
前記比較器に接続されたクランプ制御部と
備える撮像装置。
【請求項２】
前記第２の光電変換部は、第１の電極と、第２の電極と、有機光電変換膜とを有する
請求項１に記載の撮像装置。
【請求項３】
前記第１の電極は、前記単位画素に設けられたフローティングディフュージョンと金属で接続される
請求項２に記載の撮像装置。
【請求項４】
前記フローティングディフュージョンは、増幅トランジスタのゲートに接続される
請求項３に記載の撮像装置。
【請求項５】
前記増幅トランジスタは、選択トランジスタに接続される
請求項４に記載の撮像装置。
【請求項６】
前記選択トランジスタは、前記比較器に接続される
請求項５に記載の撮像装置。
【請求項７】
前記半導体基板内に第３の光電変換部が設けられる
請求項１に記載の撮像装置。
【請求項８】
前記第１の光電変換部は、赤色を色分離し、
前記第２の光電変換部は、緑色を色分離し、
前記第３の光電変換部は、青色を色分離する
請求項７に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、撮像装置に関し、特に、画質の低減を抑制することができるようにした撮像装置に関する。
【背景技術】
【０００２】
近年、ビデオカメラやデジタルスチルカメラなどの撮像装置では、画像を撮像する撮像素子として、CCD（Charge Coupled Device）やCMOS（Complementary Metal Oxide Semiconductor）のイメージセンサ（撮像素子）が用いられている。
【０００３】
このような撮像素子では、電荷を電圧に変換する部分において、電荷の熱的な揺らぎ等によって生じるリセットノイズであるkTCノイズが生じる。そこでkTCノイズを抑制する方法が考えられた（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−３０８２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の方法では、kTCノイズを十分に抑制することは困難であり、除去しきれないkTCノイズが撮像素子のRNノイズに悪影響を及ぼし、その撮像素子により得られる撮像画像の画質を低減させるおそれがあった。
【０００６】
特に、撮像素子の画素構造が完全空乏化できない構造の場合、kTCノイズが大きく、かつ、そのkTCノイズを十分に抑制することは、より困難であり、その撮像素子により得られる撮像画像の画質をより低減させるおそれがあった。
【０００７】
本技術は、このような状況に鑑みて提案されたものであり、画質の低減を抑制することを目的とする。
【課題を解決するための手段】
【０００８】
本技術の一側面は、半導体基板内に設けられた第１の光電変換部と前記半導体基板上に設けられた第２の光電変換部とを有する単位画素と、前記単位画素と接続された比較器と、前記比較器に接続されたDAC(Digital Analog Converter)と、前記比較器に接続されたクランプ制御部と備える撮像装置である。
【発明の効果】
【０００９】
本技術によれば、信号を処理することが出来る。特に、画質の低減を抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】撮像素子の主な構成例を示す図である。
【図２】単位画素の主な構成例を示す図である。
【図３】画素配列の例を示す図である。
【図４】画素構造の例を示す図である。
【図５】画素読み出しの様子の例を説明するタイミングチャートである。
【図６】読み出し制御処理の流れの例を説明するフローチャートである。
【図７】画素読み出しの際の駆動の様子の例を説明するタイミングチャートである。
【図８】撮像素子の詳細な構成例を示す図である。
【図９】読み出し制御処理の流れの例を説明するフローチャートである。
【図１０】画素読み出しの際の駆動の様子の例を説明するタイミングチャートである。
【図１１】CMOSイメージセンサの一部の主な構成例を示す図である。
【図１２】撮像装置の主な構成例を示す図である。
【発明を実施するための形態】
【００１１】
以下、本開示を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（信号処理装置・撮像素子・撮像装置）
２．第２の実施の形態（撮像素子）
３．第３の実施の形態（撮像素子）
４．第４の実施の形態（撮像素子）
５．第５の実施の形態（撮像装置）
【００１２】
＜１．第１の実施の形態＞
＜kTCノイズ＞
【００１３】
近年、ビデオカメラやデジタルスチルカメラなどの撮像装置では、画像を撮像する撮像素子として、CCD（Charge Coupled Device）やCMOS（Complementary Metal Oxide Semiconductor）イメージセンサ（撮像素子）が用いられている。また、このような撮像素子の方式として単板方式が用いられる。
【００１４】
単板方式では、１画素毎に異なった色フィルタを配置する（一般にはRGB ベイヤ（Bayer）配列が広く用いられている）撮像素子が用いられる。例えば原色カラーフィルタを用いたベイヤ配列の場合、緑カラーフィルタ下の画素では、赤と青の光はカラーフィルタを透過しないので、光を効率的に利用することができない問題が存在する。また、周辺画素から足りない色情報を補完しカラー画像を作り出す処理（デモザイク処理）が必要で偽色が生じる問題が存在する。
【００１５】
これらの問題を解決するために、基板垂直方向（深さ方向）に色分離を行う撮像素子が期待されている。基板垂直方向（深さ方向）に色分離を行う撮像素子の画素構造としては、シリコンの深さ方向を用いて基板垂直方向に色分離を行う画素構造、光電変換膜を用いて基板垂直方向に色分離を行う画素構造、シリコンの深さ方向と光電変換膜の両方を用いて基板垂直方向に色分離を行う画素構造などが知られている。
【００１６】
基板垂直方向（深さ方向）に色分離を行う撮像素子を用いた撮像装置では、１画素あたり複数色（通常RGB ３色）の色情報を保持することができる。これは上記単板方式と比較し、光を効率的に利用できることから画素特性の向上と，デモザイク処理が必要ないので偽色が生じないことが見込まれる。
【００１７】
しかしながら、光電変換膜を用いて基板垂直方向に色分離を行う画素構造では、光電変換膜とフローティングディフュージョン（FD）とを金属で結線する必要がある。そのため完全空乏化できない問題が生じる。その結果として、kTCノイズが大きくかつkTCノイズを除去できないおそれがあった。
【００１８】
なお、特許文献１に記載の方法では、大きなkTCノイズを小さなkTCノイズに抑制することができるが、kTCノイズを十分に抑制することは困難であり、除去しきれないkTCノイズが撮像素子のRNノイズに悪影響を及ぼし、その撮像素子により得られる撮像画像の画質を低減させるおそれがあった。
【００１９】
＜kTCノイズ対策＞
そこで、信号処理装置において、入射光を光電変換する、完全空乏化されない単位画素のフローティングディフュージョンをリセットするシャッタ動作として単位画素のリセット信号がハイ（High）の状態において単位画素から読み出される第１の信号、シャッタ動作として単位画素のリセット信号がロー（Low）の状態において単位画素から読み出される第２の信号、単位画素のフローティングディフュージョンから光電変換により得られた電荷を読み出すリード動作として単位画素のリセット信号がロー（Low）の状態において単位画素から読み出される第３の信号、並びに、リード動作として単位画素のリセット信号がハイ（High）の状態において単位画素から読み出される第４の信号を、それぞれA/D変換するA/D変換部と、A/D変換部により第１の信号がA/D変換されて得られた第１のデジタルデータと、A/D変換部により第２の信号がA/D変換されて得られた第２のデジタルデータとを用いて相関二重サンプリングを行って第１の出力信号を生成し、A/D変換部により第３の信号がA/D変換されて得られた第３のデジタルデータと、A/D変換部により第４の信号がA/D変換されて得られた第４のデジタルデータとを用いて相関二重サンプリングを行って第２の出力信号を生成し、第１の出力信号および第２の出力信号を用いて相関二重サンプリングを行って第３の出力信号を生成する相関二重サンプリング処理部とを備えるようにする。
【００２０】
つまり、入射光を光電変換する、完全空乏化されない単位画素のフローティングディフュージョンをリセットするシャッタ動作として単位画素のリセット信号がハイ（High）の状態において単位画素から読み出される第１の信号をA/D変換し、シャッタ動作として単位画素のリセット信号がロー（Low）の状態において単位画素から読み出される第２の信号をA/D変換し、第１の信号がA/D変換されて得られた第１のデジタルデータと、第２の信号がA/D変換されて得られた第２のデジタルデータとを用いて相関二重サンプリングを行って第１の出力信号を生成し、単位画素のフローティングディフュージョンから光電変換により得られた電荷を読み出すリード動作として単位画素のリセット信号がロー（Low）の状態において単位画素から読み出される第３の信号をA/D変換し、リード動作として単位画素のリセット信号がハイ（High）の状態において単位画素から読み出される第４の信号をA/D変換し、第３の信号がA/D変換されて得られた第３のデジタルデータと、第４の信号がA/D変換されて得られた第４のデジタルデータとを用いて相関二重サンプリングを行って第２の出力信号を生成し、第１の出力信号および第２の出力信号を用いて相関二重サンプリングを行って第３の出力信号を生成するようにする。
【００２１】
このようにすることにより、画素信号に含まれるkTCノイズを十分に抑制することができる。したがって、信号処理装置は、画像データの画像の画質の低減を抑制することができる。
【００２２】
なお、この信号処理装置が、A/D変換部において得られた第１のデジタルデータ乃至第４のデジタルデータを記憶する記憶部をさらに備え、相関二重サンプリング処理部は、記憶部から読み出した第１のデジタルデータおよび第２のデジタルデータ、または、第３のデジタルデータおよび第４のデジタルデータを用いて相関二重サンプリングを行うようにしてもよい。このようにすることにより、信号処理装置は、シャッタ動作やリード動作のタイミングの間隔に対応することができるようになり、より任意のタイミングで相関二重サンプリングを行うことができるようになる。
【００２３】
また、この記憶部が、さらに、相関二重サンプリング処理部により生成された第１の出力信号を記憶し、相関二重サンプリング処理部は、生成した第２の出力信号と、記憶部から読み出した第１の出力信号とを用いて相関二重サンプリングを行うようにしてもよい。このようにすることにより、信号処理装置は、より任意のタイミングで相関二重サンプリングを行うことができるようになる。
【００２４】
なお、撮像素子において、入射光を光電変換する、完全空乏化されない単位画素と、単位画素のフローティングディフュージョンをリセットするシャッタ動作として単位画素のリセット信号がハイ（High）の状態において単位画素から読み出される第１の信号、シャッタ動作として単位画素のリセット信号がロー（Low）の状態において単位画素から読み出される第２の信号、単位画素のフローティングディフュージョンから光電変換により得られた電荷を読み出すリード動作として単位画素のリセット信号がロー（Low）の状態において単位画素から読み出される第３の信号、並びに、リード動作として単位画素のリセット信号がハイ（High）の状態において単位画素から読み出される第４の信号を、それぞれA/D変換するA/D変換部と、A/D変換部により第１の信号がA/D変換されて得られた第１のデジタルデータと、A/D変換部により第２の信号がA/D変換されて得られた第２のデジタルデータとを用いて相関二重サンプリングを行って第１の出力信号を生成し、A/D変換部により第３の信号がA/D変換されて得られた第３のデジタルデータと、A/D変換部により第４の信号がA/D変換されて得られた第４のデジタルデータとを用いて相関二重サンプリングを行って第２の出力信号を生成し、第１の出力信号および第２の出力信号を用いて相関二重サンプリングを行って第３の出力信号を生成する相関二重サンプリング処理部とを備えるようにしてもよい。
【００２５】
このようにすることにより、画素信号に含まれるkTCノイズを十分に抑制することができる。したがって、撮像素子は、画像データの画像の画質の低減を抑制することができる。
【００２６】
また、単位画素が、入射光を光電変換する光電変換部と、フローティングディフュージョンとが金属で結線されているようにしてもよい。このような場合、kTCノイズを十分に低減させることがより困難であるが、この場合も、本技術を適用することにより、画素信号に含まれるkTCノイズを十分に抑制することができる。
【００２７】
また、単位画素は、基板垂直方向に色分離を行う画素構造を有するようにしてもよい。その際、緑色を、有機光電変換膜を用いて色分離し、赤色および青色を、それぞれ、シリコンの深さによって色分離するようにしてもよいし、緑色、赤色、および青色を、それぞれ、シリコンの深さによって色分離するようにしてもよい。
【００２８】
なお、撮像装置において、被写体を撮像する撮像部と、撮像部による撮像により得られた画像データを画像処理する画像処理部とを備え、撮像部は、入射光を光電変換する、完全空乏化されない単位画素と、単位画素のフローティングディフュージョンをリセットするシャッタ動作として単位画素のリセット信号がハイ（High）の状態において単位画素から読み出される第１の信号、シャッタ動作として単位画素のリセット信号がロー（Low）の状態において単位画素から読み出される第２の信号、単位画素のフローティングディフュージョンから光電変換により得られた電荷を読み出すリード動作として単位画素のリセット信号がロー（Low）の状態において単位画素から読み出される第３の信号、並びに、リード動作として単位画素のリセット信号がハイ（High）の状態において単位画素から読み出される第４の信号を、それぞれA/D変換するA/D変換部と、A/D変換部により第１の信号がA/D変換されて得られた第１のデジタルデータと、A/D変換部により第２の信号がA/D変換されて得られた第２のデジタルデータとを用いて相関二重サンプリングを行って第１の出力信号を生成し、A/D変換部により第３の信号がA/D変換されて得られた第３のデジタルデータと、A/D変換部により第４の信号がA/D変換されて得られた第４のデジタルデータとを用いて相関二重サンプリングを行って第２の出力信号を生成し、第１の出力信号および第２の出力信号を用いて相関二重サンプリングを行って第３の出力信号を生成する相関二重サンプリング処理部とを備えるようにしてもよい。
【００２９】
このようにすることにより、画素信号に含まれるkTCノイズを十分に抑制することができる。したがって、撮像装置は、画像データの画像の画質の低減を抑制することができる。
【００３０】
＜２．第２の実施の形態＞
＜撮像素子＞
図１は、本技術を適用した撮像素子の主な構成例を示す図である。図１に示される撮像素子１００は、例えば、CCD（Charge Coupled Device）やCMOS（Complementary Metal Oxide Semiconductor）のイメージセンサであり、被写体を撮像し、光電変換等を行って、被写体の撮像画像を画像データ（撮像画像データ）として外部に出力する素子である。
【００３１】
図１に示されるように、撮像素子１００は、画素領域１１１、A/D変換部１１２、CDS（Correlated Double Sampling）処理部１１３、記憶部１１４、およびデータ出力部１１５を有する。
【００３２】
画素領域１１１は、外部からの光を受光し、光電変換して電気信号として出力する画素が設けられる領域である。画素領域１１１には、光電変換素子等を含む単位画素が、例えば行列状（アレイ状）等、所定のパターンで複数配置される。画素領域１１１に配置される単位画素の数（すなわち画素数）および配置のパターンは任意である。例えば、単位画素が行列状に配置される場合、その行数および列数も任意である。単位画素の構成については後述する。画素領域１１１の単位画素から読み出された電気信号は、A/D変換部１１２に供給される。
【００３３】
A/D変換部１１２は、画素領域１１１の単位画素から読み出された信号（アナログ信号）をA/D変換する。A/D変換部１１２は、複数のADC（Analog Digital Converter）（ADC１１２−１乃至ADC１１２−Ｎ（Ｎは任意の自然数））を有する。
【００３４】
ADC１１２−１乃至ADC１１２−Ｎのそれぞれには、画素領域１１１の互いに異なる単位画素が割り当てられている。例えば、画素領域１１１において単位画素が行列状に配置されている場合、ADC１１２−１乃至ADC１１２−Ｎのそれぞれに、互いに異なる列の単位画素が割り当てられるようにしてもよい。また、ADC１１２−１乃至ADC１１２−Ｎのそれぞれに、互いに異なる部分領域（エリア）の単位画素が割り当てられるようにしてもよい。
【００３５】
ADC１１２−１乃至ADC１１２−Ｎは、それぞれ、自身に割り当てられた単位画素から供給されるアナログ信号をA/D変換する。例えば、画素領域１１１にＮ列の単位画素が配置され、ADC１１２−１乃至ADC１１２−Ｎが、それぞれ、互いに異なる列の単位画素が割り当てられている場合、ADC１１２−１乃至ADC１１２−Ｎが、各列の単位画素から供給される信号をA/D変換することにより、A/D変換部１１２は、画素領域１１１の全ての単位画素から供給される信号をA/D変換することができる（つまり、１ピクチャ分の信号をA/D変換することができる）。
【００３６】
A/D変換部１１２（ADC１１２−１乃至ADC１１２−Ｎ）は、このようにA/D変換して得られた各単位画素に対応するデジタルデータを、順次、CDS処理部１１３に供給する。
【００３７】
CDS（Correlated Double Sampling）処理部１１３は、供給されるデジタルデータを用いて、相関二重サンプリング（CDS（Correlated Double Sampling）とも称する）を行う。CDS処理部１１３は、記憶部１１４を利用することにより、互いに異なるタイミングで供給される複数のデジタルデータを用いて相関二重サンプリング（CDS）を行う。例えば、CDS処理部１１３は、供給されるデジタルデータを記憶部１１４に記憶させ、所定のタイミングにおいてその記憶部１１４からデジタルデータを読み出して相関二重サンプリング（CDS）を行う。また、例えば、CDS処理部１１３は、相関二重サンプリング（CDS）の処理結果（出力信号）を記憶部１１４に記憶させ、所定のタイミングにおいて記憶部１１４からその処理結果（出力信号）を読み出して、再度相関二重サンプリング（CDS）を行い、新たな処理結果（出力信号）を得ることもできる。
【００３８】
CDS処理部１１３は、このようにして得られた相関二重サンプリング（CDS）の処理結果を、出力信号としてデータ出力部１１５に供給する。
【００３９】
記憶部１１４は、例えば、フラッシュメモリ、RAM（Random Access Memory）、SSD（Solid State Drive）等の半導体メモリやハードディスク等の、任意の記憶媒体を有し、CDS処理部１１３から供給されるデータを記憶する。また、記憶部１１４は、CDS処理部１１３からの要求に基づいて、記憶しているデータをCDS処理部１１３に供給する。
【００４０】
データ出力部１１５は、外部端子等を有し、CDS処理部１１３から供給される出力信号を、撮像素子１００の外部に出力する。なお、その際、データ出力部１１５は、出力信号を所定の符号化方式で符号化してから出力するようにしてもよい。
【００４１】
また、撮像素子１００は、センサ制御部１２１、垂直走査部１２２、および水平走査部１２３を有する。
【００４２】
センサ制御部１２１は、例えば、垂直走査部１２２、水平走査部１２３、およびCDS処理部１１３等の、撮像素子１００内の各部の動作を制御する。
【００４３】
垂直走査部１２２は、センサ制御部１２１の制御に基づいて、画素領域１１１の各単位画素の動作を制御する。例えば、垂直走査部１２２は、各単位画素からの信号（例えば各単位画素において入射光が光電変換されて蓄積された電荷に相当する画素信号）の読み出しを制御する。
【００４４】
水平走査部１２３は、センサ制御部１２１の制御に基づいて、ADC１１２−１乃至ADC１１２−Ｎの動作（A/D変換や変換後のデータ転送等）を制御する。
【００４５】
つまり、センサ制御部１２１により制御される垂直走査部１２２および水平走査部１２３の制御によって、画素領域１１１の各単位画素から信号が読み出され、A/D変換される。
【００４６】
CDS処理部１１３は、センサ制御部１２１の制御に基づくタイミングで動作することにより、上述したようにA/D変換部１１２から順次供給される、各単位画素から読み出された信号に相当するデジタルデータに対して相関二重サンプリングを行う。
【００４７】
＜単位画素構成＞
図２は、図１の画素領域１１１に形成される単位画素の主な構成例を示す図である。図２に示されるように、単位画素１３０は、フォトダイオード（PD）１３１、フローティングディフュージョン（FD）、リセットトランジスタ１３２、増幅トランジスタ１３３、およびセレクトトランジスタ１３４を有する。
【００４８】
フォトダイオード（PD）１３１は、単位画素１３０に入射した光を受光し、その受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオード（PD）１３１のアノード電極は画素領域のグランド（GND）に接続され、カソード電極はフローティングディフュージョン（FD）に接続される。
【００４９】
リセットトランジスタ１３２は、フローティングディフュージョン（FD）の電位をリセットする。リセットトランジスタ１３２は、ドレイン電極が電源電位（VDD）に接続され、ソース電極がフローティングディフュージョン（FD）に接続される。また、リセットトランジスタ１３２のゲート電極には、リセットパルス（RST）が垂直走査部１２２（図１）からリセット線（図示せず）を介して与えられる。
【００５０】
増幅トランジスタ（AMP）１３３は、フローティングディフュージョン（FD）の電位変化を増幅し、電気信号（アナログ信号）として出力する。増幅トランジスタ１３３は、ゲート電極がフローティングディフュージョン（FD）に接続され、ドレイン電極が電源電位（VDD）に接続され、ソース電極がセレクトトランジスタ１３４のドレイン電極に接続されている。
【００５１】
セレクトトランジスタ１３４は、増幅トランジスタ１３３から供給される電気信号の垂直信号線（VSL）への出力を制御する。セレクトトランジスタ１３４は、ドレイン電極が増幅トランジスタ１３３のソース電極に接続され、ソース電極が垂直信号線（VSL）に接続されている。また、セレクトトランジスタ１３４のゲート電極には、選択パルス（SEL）が垂直走査部１２２（図１）から選択線（図示せず）を介して与えられる。
【００５２】
＜画素配列＞
画素領域１１１には、図２のような構成の単位画素１３０が、図３に示される例のように、行列状（アレイ状）に配置されている。
【００５３】
＜画素構造＞
また、単位画素１３０（フォトダイオード１３１）は、図４に示されるように、基板垂直方向（深さ方向）に色分離可能な、所謂、縦型分光構造を有する。なお、図４の例の構造において、単位画素１３０（フォトダイオード１３１）が、緑色を、有機光電変換膜を用いて色分離し、赤色および青色を、それぞれ、シリコンの深さによって色分離するようにしてもよい。また、単位画素１３０（フォトダイオード１３１）が、緑色、赤色、および青色を、それぞれ、シリコンの深さによって色分離するようにしてもよい。
【００５４】
＜完全空乏化＞
また、図２に示されるように、以上のような構造を有するフォトダイオード１３１（その有機光電変換膜）は、フローティングディフュージョン（FD）と金属で結線されており、そのため完全空乏化されない。したがって、その結果として、kTCノイズが大きく、かつ、従来の方法ではkTCノイズを十分に低減させることが困難であった。
【００５５】
＜読み出し＞
図５は、以上のような単位画素１３０からの信号読み出しの様子の例を説明するタイミングチャートである。
【００５６】
図５に示されるように、撮像素子１００においては、各単位画素から、シャッタ動作およびリード動作において読み出しが行われる。シャッタ動作は、フローティングディフュージョン（FD）をリセットする動作であり、リード動作は、フローティングディフュージョン（FD）から光電変換により得られた電荷を読み出す動作である。図５に示されるように、各単位画素１３０において、シャッタ動作とリード動作は交互に行われる。つまり、シャッタ動作によりフローティングディフュージョンをリセットした後に光電変換されて蓄積された電荷に相当する信号が、リード動作によって読み出される。
【００５７】
＜読み出し制御処理＞
以上のような構成を有する単位画素１３０から、以上のような手順で信号を読み出す撮像素子１００において、センサ制御部１２１は、以下のように読み出し制御処理を実行して各部を制御し、各単位画素から信号を読み出させる。図６のフローチャートを参照して、読み出し制御処理の流れの例を説明する。必要に応じて図７を参照して説明する。
【００５８】
読み出し制御処理が開始されると、センサ制御部１２１は、ステップＳ１０１において、シャッタ動作として、垂直走査部１２２を制御してリセット信号をＨ（High（ハイ））に設定させ、単位画素１３０を制御して、その状態でAZ(AutoZero:ランプ波とVSLの基準をあわせる)動作を行わせる。つまり、ステップＳ１０１において、垂直走査部１２２は、シャッタ動作対象の行であるシャッタ行の単位画素１３０に対して、リセット信号をＨに設定する。また、そのシャッタ行の単位画素１３０の各部は、リセット信号がＨの状態においてAZ動作を行い、信号の読み出しを行う。
【００５９】
ステップＳ１０２において、センサ制御部１２１は、水平走査部１２３を介してA/D変換部１１２を制御し、ステップＳ１０１の処理により各列の単位画素から読み出された信号をA/D変換させる。つまり、ステップＳ１０２において、A/D変換部１１２は、各列の単位画素から読み出された信号をA/D変換する。
【００６０】
これにより、図７の”A/D１（図７においては丸囲み数字で表されている）”の部分のA/D変換結果が得られる。
【００６１】
ステップＳ１０３において、センサ制御部１２１は、CDS処理部１１３を介して記憶部１１４を制御し、ステップＳ１０２の処理により得られたA/D変換結果のデジタルデータを記憶させる。つまり、ステップＳ１０３において、記憶部１１４は、供給されるデジタルデータ（ステップＳ１０２の処理により得られたA/D変換結果）を記憶する。
【００６２】
ステップＳ１０４において、センサ制御部１２１は、シャッタ動作として、垂直走査部１２２を制御してリセット信号をＬ（Low（ロー））に設定させ、単位画素１３０を制御して、その状態で信号の読み出しを行わせる。つまり、ステップＳ１０４において、垂直走査部１２２は、シャッタ行の単位画素１３０に対して、リセット信号をＬに切り替える。また、そのシャッタ行の単位画素１３０の各部は、リセット信号がＬの状態において信号の読み出しを行う。
【００６３】
ステップＳ１０５において、センサ制御部１２１は、水平走査部１２３を介してA/D変換部１１２を制御し、ステップＳ１０４の処理により各列の単位画素から読み出された信号をA/D変換させる。つまり、ステップＳ１０５において、A/D変換部１１２は、各列の単位画素から読み出された信号をA/D変換する。
【００６４】
これにより、図７の”A/D２（図７においては丸囲み数字で表されている）”の部分のA/D変換結果が得られる。
【００６５】
ステップＳ１０６において、センサ制御部１２１は、CDS処理部１１３を介して記憶部１１４を制御し、ステップＳ１０５の処理により得られたA/D変換結果のデジタルデータを記憶させる。つまり、ステップＳ１０６において、記憶部１１４は、供給されるデジタルデータ（ステップＳ１０５の処理により得られたA/D変換結果）を記憶する。
【００６６】
ステップＳ１０７において、センサ制御部１２１は、CDS処理部１１３を制御し、ステップＳ１０３およびステップＳ１０６において記憶部１１４に記憶させたA/D変換結果のデジタルデータを読み出させ、それらを用いて、シャッタ行についての相関二重サンプリング（CDS）を実行させる。つまり、ステップＳ１０７において、CDS処理部１１３は、ステップＳ１０３およびステップＳ１０６において記憶部１１４に記憶させたA/D変換結果のデジタルデータを読み出し、それらを用いて、シャッタ行についての相関二重サンプリング（CDS）を行う。この処理により、kTCノイズに相当するA/D変換結果（第１の出力信号）が得られる。
【００６７】
ステップＳ１０８において、センサ制御部１２１は、CDS処理部１１３を介して記憶部１１４を制御し、ステップＳ１０７の処理により得られたCDS結果（すなわち、kTCノイズに相当するA/D変換結果（第１の出力信号））を記憶させる。つまり、ステップＳ１０８において、記憶部１１４は、供給されたCDS結果（ステップＳ１０７の処理により得られた、kTCノイズに相当するA/D変換結果（第１の出力信号））を記憶する。
【００６８】
次に、ステップＳ１０９において、センサ制御部１２１は、リード動作として、垂直走査部１２２を制御してリセット信号をＬに設定させ、単位画素１３０を制御して、その状態でAZ動作を行わせる。つまり、ステップＳ１０９において、垂直走査部１２２は、リード動作対象の行であるリード行の単位画素１３０に対して、リセット信号をＬに設定する。また、そのリード行の単位画素１３０の各部は、リセット信号がＬの状態においてAZ動作を行い、信号の読み出しを行う。
【００６９】
ステップＳ１１０において、センサ制御部１２１は、水平走査部１２３を介してA/D変換部１１２を制御し、ステップＳ１０９の処理により各列の単位画素から読み出された信号をA/D変換させる。つまり、ステップＳ１１０において、A/D変換部１１２は、各列の単位画素から読み出された信号をA/D変換する。
【００７０】
これにより、図７の”A/D３（図７においては丸囲み数字で表されている）”の部分のA/D変換結果が得られる。
【００７１】
ステップＳ１１１において、センサ制御部１２１は、CDS処理部１１３を介して記憶部１１４を制御し、ステップＳ１１０の処理により得られたA/D変換結果のデジタルデータを記憶させる。つまり、ステップＳ１１１において、記憶部１１４は、供給されるデジタルデータ（ステップＳ１１０の処理により得られたA/D変換結果）を記憶する。
【００７２】
ステップＳ１１２において、センサ制御部１２１は、リード動作として、垂直走査部１２２を制御してリセット信号をＨに設定させ、単位画素１３０を制御して、その状態で信号の読み出しを行わせる。つまり、ステップＳ１１２において、垂直走査部１２２は、リード行の単位画素１３０に対して、リセット信号をＨに切り替える。また、そのリード行の単位画素１３０の各部は、リセット信号がＨの状態において信号の読み出しを行う。
【００７３】
ステップＳ１１３において、センサ制御部１２１は、水平走査部１２３を介してA/D変換部１１２を制御し、ステップＳ１１２の処理により各列の単位画素から読み出された信号をA/D変換させる。つまり、ステップＳ１１３において、A/D変換部１１２は、各列の単位画素から読み出された信号をA/D変換する。
【００７４】
これにより、図７の”A/D４（図７においては丸囲み数字で表されている）”の部分のA/D変換結果が得られる。
【００７５】
ステップＳ１１４において、センサ制御部１２１は、CDS処理部１１３を介して記憶部１１４を制御し、ステップＳ１１３の処理により得られたA/D変換結果のデジタルデータを記憶させる。つまり、ステップＳ１１４において、記憶部１１４は、供給されるデジタルデータ（ステップＳ１１３の処理により得られたA/D変換結果）を記憶する。
【００７６】
ステップＳ１１５において、センサ制御部１２１は、CDS処理部１１３を制御し、ステップＳ１１１およびステップＳ１１４において記憶部１１４に記憶させたA/D変換結果のデジタルデータを読み出させ、それらを用いて、リード行についての相関二重サンプリング（CDS）を実行させる。つまり、ステップＳ１１５において、CDS処理部１１３は、ステップＳ１１１およびステップＳ１１４において記憶部１１４に記憶させたA/D変換結果のデジタルデータを読み出し、それらを用いて、リード行についての相関二重サンプリング（CDS）を行う。この処理により、kTCノイズと所定の蓄積時間に応じて光電変換した電荷量に相当するA/D変換結果（第２の出力信号）が得られる。
【００７７】
ステップＳ１１６において、センサ制御部１２１は、CDS処理部１１３を介して記憶部１１４を制御し、ステップＳ１０８において記憶部１１４に記憶させたCDS結果（すなわち、kTCノイズに相当するA/D変換結果（第１の出力信号））を読み出し、そのCDS結果と、ステップＳ１１５の処理により得られたCDS結果（すなわち、kTCノイズと所定の蓄積時間に応じて光電変換した電荷量に相当するA/D変換結果（第２の出力信号））とを用いて、相関二重サンプリング（CDS）を実行させる。つまり、ステップＳ１１６において、CDS処理部１１３は、第１の出力信号を記憶部１１４から読み出し、第１の出力信号と第２の出力信号とを用いて相関二重サンプリング（CDS）を行う。例えば、CDS処理部１１３は、第２の出力信号から第１の出力信号を減算する。この処理により、kTCノイズが十分に抑制された、所定の蓄積時間に応じて光電変換した電荷量に相当するA/D変換結果（第３の出力信号）が得られる。
【００７８】
ステップＳ１１７において、センサ制御部１２１は、CDS制御部１１３を制御し、ステップＳ１１６において得られた第３の出力信号をデータ出力部１１５に供給し、撮像素子１００の外部に出力させる。つまり、ステップＳ１１７において、データ出力部１１５は、CDS処理部１１３から供給される第３の出力信号を外部に出力する。
【００７９】
ステップＳ１１７の処理が終了すると、読み出し制御処理が終了する。
【００８０】
以上のように処理を実行することにより、撮像素子１００（CDS処理部１１３）は、kTCノイズが十分に抑制された、所定の蓄積時間に応じて光電変換した電荷量に相当するA/D変換結果（第３の出力信号）を撮像画像データとして外部に出力することができる。したがって、撮像素子１００は、kTCノイズ等による撮像画像の画質の低減を抑制することができる。
【００８１】
なお、以上においては、図２乃至図４等を参照して単位画素の構成、単位画素の配列、および画素構造等について説明したが、本技術は、任意の構成や構造を有し、任意のパターンで配列された単位画素から読み出された信号を処理する信号処理装置に適用することができる。つまり、本技術は、任意の構成や構造を有し、任意のパターンで配列された単位画素を有する撮像素子に適用することができる。したがって、本技術を適用する単位画素の構成、単位画素の配列、および画素構造等は、上述した例（図２乃至図４の例）に限定されない。
【００８２】
ただし、上述したように、完全空乏化することができない単位画素の場合、特にkTCノイズを十分に抑制することがより困難である。しかしながら、この場合であっても本技術を適用することにより、画素信号に含まれるkTCノイズを十分に抑制することができる。したがって、この場合、本技術を適用することにより、撮像素子は、画像データの画像の画質の低減を抑制することができ、より大きな効果を得ることができる。
【００８３】
＜３．第３の実施の形態＞
ところで、上述した第２の実施の形態における読み出し制御処理（図６、図７）では、フィードスルー（FT：Feed Through）による電圧変動を相関二重サンプリング（CDS）して、kTCノイズを取り出すため、読み出し時のフィードスルーの変化分も含めての読み出しが必要となる。そのため、Data相（Ｄ相）よりもReset相（Ｒ相）のほうが、フィードスルー分だけ電圧が上昇して、従来のA/D変換器を用いると、ランプ波形の基準信号（ランプ波）が、単位画素１３０から読み出された信号（VSL）から外れてしまい、正常にA/D変換することができないという現象が発生する場合がある。
【００８４】
この現象を回避するためには、緑色、赤色、および青色の色別にA/D変換器を用意するか、あるいは、有機光電変換膜の画素とフォトダイオードの画素の２系統にクランプ回路を搭載する必要があり、このような構成を採用した場合には、回路規模の増大と制御の複雑化を招くことになる。そのため、回路規模の増大と制御の複雑化を抑制しつつ、フィードスルーによる電圧変動の影響を回避できるようなA/D変換器が求められている。
【００８５】
このような要求を満たすために、上述した説明ではその詳細な内容の説明を省略していたが、第２の実施の形態における読み出し制御処理（図６、図７）においては、回路規模の増大と制御の複雑化を抑制しつつ、フィードスルーによる電圧変動の影響を抑えることで、A/D変換部１１２において、単位画素１３０から垂直信号線（VSL）を介して読み出される信号と、ランプ波形の基準信号（ランプ波）とを比較することで行われるA/D変換が正常に行われるようにしている。
【００８６】
そこで、以下、第３の実施の形態として、第２の実施の形態における読み出し制御処理（図６、図７）のより詳細な内容について説明する。
【００８７】
＜撮像素子＞
図８は、本技術を適用した撮像素子の主な構成例を示す図である。図８に示される撮像素子１００は、CMOSイメージセンサ等であって、図１に示される撮像素子１００と対応する部分については同一の符号が付してあり、その説明は適宜省略するものとする。すなわち、図８に示される撮像素子１００においては、画素領域１１１と、A/D変換部１１２のより詳細な構成を示している。
【００８８】
画素領域１１１には、Ｍ×Ｎの行列状（Ｍ，Ｎは任意の自然数）に、単位画素１３０（Ｍ，Ｎ）が配置されている。画素領域１１１においては、行列状の画素配列に対して、行ごとに行制御線１４１−１乃至１４１−Ｍが画素行の画素の配列方向（図中の左右方向）に沿って形成され、列ごとに垂直信号線（VSL）１４２−１乃至１４２−Ｎが画素列の画素の配列方向（図中の上下方向）に沿って形成されている。
【００８９】
A/D変換部１１２は、画素領域１１１に行列状に配置された単位画素１３０から読み出されたアナログ信号をA/D変換する。A/D変換部１１２には、ADC１１２−１乃至ADC１１２−Ｎ（Ｎは任意の自然数）と、ランプ波形の基準信号（ランプ波（RAMP））を生成するためのDAC（Digital Analog Converter）１５１、クランプ制御部１５２、および、加算器１５３が設けられている。
【００９０】
DAC１５１は、センサ制御部１２１の制御に基づいて、ランプ波を生成し、出力信号として加算器１５３に供給する。クランプ制御部１５２は、センサ制御部１２１の制御に基づいて、DCレベル制御用の出力信号を生成し、加算器１５３に供給する。加算器１５３は、DAC１５１からの出力信号と、クランプ制御部１５２からの出力信号とを加算し、ランプ波形の基準信号（ランプ波（RAMP））として、ADC１１２−１乃至ADC１１２−Ｎに供給する。
【００９１】
ADC１１２−１においては、比較器１６１−１によって、１列目の単位画素１３０からVSL１４２−１を介して読み出されるアナログ信号（画素信号）の電圧レベルと、加算器１５３からの基準信号（所定の傾きで上昇または下降するランプ波（RAMP））の電圧レベルと比較される。このとき、カウンタ１６２−１では、カウンタラッチが動作している。そして、ADC１１２−１では、加算器１５３からの基準信号と、カウンタ１６２−１でのカウンタ値が一対一の対応を取りながら変化することで、VSL１４２−１を介して入力されたアナログ信号（画素信号）をデジタルデータに変換する。
【００９２】
すなわち、ADC１１２−１は、基準信号の電圧レベルの変化を、時間の変化に変換するものであり、その時間をある周期（クロック）でカウントすることで、デジタル値に変換している。ここでは、VSL１４２−１を介して入力されたアナログ信号（画素信号）と、加算器１５３からの基準信号が交わったとき、比較器１６１−１の出力が反転し、カウンタ１６２−１の入力クロックを停止して、A/D変換を完了させる。
【００９３】
ADC１１２−２乃至ADC１１２−Ｎにおいては、ADC１１２−１と同様に、比較器１６１−２乃至１６１−Ｎによって、VSL１４２−２乃至１４２−Ｎを介して入力されたアナログ信号（画素信号）と、加算器１５３からの基準信号とが比較され、カウンタ１６２−２乃至１６２−Ｎがカウンタラッチ動作をすることで、A/D変換が行われる。
【００９４】
ここで、クランプ制御部１５２は、センサ制御部１２１からのクランプ信号（CLPEN）に基づいて、DCレベル制御用の出力信号を生成し、加算器１５３に供給する。すなわち、クランプ制御部１５２は、シャッタ動作として単位画素１３０のリセット信号がハイ（High）の状態、および、リード動作として単位画素１３０のリセット信号がハイ（High）の状態において、DCレベル制御用の出力信号を生成する。そして、加算器１５３において、DAC１５１からの出力信号と、クランプ制御部１５２からの出力信号とが加算され、ランプ波形の基準信号（ランプ波（RAMP））が得られる。
【００９５】
このランプ波形の基準信号は、クランプしない場合と比べて、ダイナミックレンジが拡大されたものとなる。したがって、リセット信号がハイ（High）の状態、すなわち、フィードスルーによる電圧変動の影響が生じるＲ相（Reset相）のタイミングで、基準信号にクランプをかけるように制御して、基準信号のダイナミックレンジが拡大されるようにすることで、単位画素１３０からVSL１４２を介して読み出されるアナログ信号（画素信号）が、基準信号から外れることを抑制して、正常にA/D変換を行うことができる。
【００９６】
なお、クランプ制御部１５２には、クランプ量の調整値（クランプコード）を設定可能なレジスタが設けられている。センサ制御部１２１は、クランプ信号（CLPEN）を、クランプ制御部１５２に供給して、当該レジスタに、緑色、赤色、および青色の色別に、シャッタ行とリード行のそれぞれのタイミングで、独立してクランプ量の調整値を設定することができる。クランプ制御部１５２は、レジスタに設定されたクランプ量の調整値に基づいて、各色の各タイミングごとに、クランプ制御を行い、基準信号をクランプすることができる。その結果、色別のA/D変換器を用意したり、あるいは、クランプ回路を２系統搭載したりするなど、新たな回路を追加することなく、正確な読み出し制御処理を行うことができる。
【００９７】
＜読み出し制御処理＞
以上のような構成を有する撮像素子１００（図８）において、単位画素１３０から信号を読み出すに際して、センサ制御部１２１は、以下のように読み出し制御処理を実行して各部を制御し、各単位画素１３０から信号を読み出させる。次に、図９のフローチャートを参照して、読み出し制御処理の流れの例を説明する。必要に応じて図１０を参照して説明する。
【００９８】
読み出し制御処理が開始されると、ステップＳ２０１乃至Ｓ２０４においては、図６のステップＳ１０１乃至Ｓ１０３と同様に、シャッタ動作として、垂直走査部１２２を制御してリセット信号がＨ（High（ハイ））に設定され、そのシャッタ行の単位画素１３０の各部が、リセット信号がＨの状態においてAZ動作を行い、信号の読み出しを行う。そして、A/D変換部１１２によって、ステップＳ２０１の処理により各列の単位画素１３０から読み出された信号のA/D変換が行われるが、リセット信号がハイ（High）の状態、すなわち、フィードスルーによる電圧変動の影響が生じるＲ相のタイミングとなるので、クランプ制御部１５２によるクランプ制御が行われ（Ｓ２０２）、DAC１５１からの出力信号にクランプがかけられる。
【００９９】
その結果、図１０の点線Ａ内に示すように、加算器１５３からの基準信号のダイナミックレンジが拡大され、各列の単位画素１３０から読み出された信号が、ランプ波形の基準信号から外れることなく、正常にA/D変換を行うことができる（Ｓ２０３）。これにより、図１０の”A/D１（図１０においては丸囲み数字で表されている）”の部分のA/D変換結果が得られる。そして、ステップＳ２０３の処理により得られたA/D変換結果のデジタルデータは、記憶部１１４に記憶される（Ｓ２０４）。
【０１００】
ステップＳ２０５乃至Ｓ２０７においては、図６のステップＳ１０４乃至Ｓ１０６と同様に、シャッタ動作として、垂直走査部１２２を制御してリセット信号がＬ（Low（ロー））に設定され、そのシャッタ行の単位画素１３０の各部が、リセット信号がＬの状態において信号の読み出しを行う。そして、A/D変換部１１２が、ステップＳ２０５の処理により各列の単位画素１３０から読み出された信号をA/D変換する。
【０１０１】
これにより、図１０の”A/D２（図１０においては丸囲み数字で表されている）”の部分のA/D変換結果が得られる。そして、ステップＳ２０６の処理により得られたA/D変換結果のデジタルデータは、記憶部１１４に記憶される（Ｓ２０７）。
【０１０２】
ステップＳ２０８，Ｓ２０９においては、図６のステップＳ１０７，１０８と同様に、CDS処理部１１３が、ステップＳ２０４およびステップＳ２０７において記憶部１１４に記憶させたA/D変換結果のデジタルデータを読み出し、それらを用いて、シャッタ行についての相関二重サンプリング（CDS）を行う。この処理により、kTCノイズと、フィードスルー電圧に相当するA/D変換結果（第１の出力信号）が得られる。そして、ステップＳ２０８の処理により得られたCDS結果は、記憶部１１４に記憶される（Ｓ２０９）。
【０１０３】
次に、ステップＳ２１０乃至Ｓ２１２においては、図６のステップＳ１０９乃至Ｓ１１１と同様に、リード動作として、垂直走査部１２２を制御してリセット信号がＬに設定され、そのリード行の単位画素１３０の各部が、リセット信号がＬの状態においてAZ動作を行い、信号の読み出しを行う。そして、A/D変換部１１２が、ステップＳ２１０の処理により各列の単位画素１３０から読み出された信号をA/D変換する。
【０１０４】
これにより、図１０の”A/D３（図１０においては丸囲み数字で表されている）”の部分のA/D変換結果が得られる。そして、ステップＳ２１１の処理により得られたA/D変換結果のデジタルデータは、記憶部１１４に記憶させる（Ｓ２１２）。
【０１０５】
ステップＳ２１３乃至Ｓ２１６においては、図６のステップＳ１１２乃至Ｓ１１４と同様に、リード動作として、垂直走査部１２２を制御してリセット信号がＨに設定され、そのリード行の単位画素１３０の各部が、リセット信号がＨの状態において信号の読み出しを行う。そして、A/D変換部１１２によって、ステップＳ２１３の処理により各列の単位画素１３０から読み出された信号のA/D変換が行われるが、リセット信号がハイ（High）の状態、すなわち、フィードスルーによる電圧変動の影響が生じるＲ相のタイミングとなるので、クランプ制御部１５２によるクランプ制御が行われ（Ｓ２１４）、DAC１５１からの出力信号にクランプがかけられる。
【０１０６】
その結果、図１０の点線Ｂ内に示すように、加算器１５３からの基準信号のダイナミックレンジが拡大され、各列の単位画素１３０から読み出された信号が、ランプ波形の基準信号から外れることなく、正常にA/D変換を行うことができる（Ｓ２１５）。これにより、図１０の”A/D４（図１０においては丸囲み数字で表されている）”の部分のA/D変換結果が得られる。そして、ステップＳ２１５の処理により得られたA/D変換結果のデジタルデータは、記憶部１１４に記憶される（Ｓ２１６）。
【０１０７】
ステップＳ２１７においては、図６のステップＳ１１５と同様に、CDS処理部１１３が、ステップＳ２１２およびステップＳ２１６において記憶部１１４に記憶させたA/D変換結果のデジタルデータを読み出し、それらを用いて、リード行についての相関二重サンプリング（CDS）を行う。この処理により、kTCノイズと、フィードスルー電圧と、所定の蓄積時間に応じて光電変換した電荷量に相当するA/D変換結果（第２の出力信号）が得られる。
【０１０８】
ステップＳ２１８，２１９においては、図６のステップＳ１１６，１１７と同様に、CDS処理部１１３が、ステップＳ２０９において記憶部１１４に記憶させたCDS結果（すなわち、kTCノイズとフィードスルー電圧に相当するA/D変換結果（第１の出力信号））を記憶部１１４から読み出し、そのCDS結果と、ステップＳ２１７の処理により得られたCDS結果（すなわち、kTCノイズと、フィードスルー電圧と、所定の蓄積時間に応じて光電変換した電荷量に相当するA/D変換結果（第２の出力信号））とを用いて、相関二重サンプリング（CDS）を行う。
【０１０９】
例えば、CDS処理部１１３は、第２の出力信号から第１の出力信号を減算する。この処理により、kTCノイズが十分に抑制された、所定の蓄積時間に応じて光電変換した電荷量に相当するA/D変換結果（第３の出力信号）が得られる。ステップＳ２１８において得られた第３の出力信号は、データ出力部１１５に供給され、撮像素子１００の外部に出力される（Ｓ２１９）。
【０１１０】
ステップＳ２１９の処理が終了すると、図９の読み出し制御処理が終了する。
【０１１１】
以上のように処理を実行することにより、撮像素子１００（CDS処理部１１３）は、kTCノイズが十分に抑制された、所定の蓄積時間に応じて光電変換した電荷量に相当するA/D変換結果（第３の出力信号）を撮像画像データとして外部に出力することができる。したがって、撮像素子１００は、kTCノイズ等による撮像画像の画質の低減を抑制することができる。
【０１１２】
また、シャッタ動作として単位画素１３０のリセット信号がハイ（High）の状態、および、リード動作として単位画素１３０のリセット信号がハイ（High）の状態、すなわち、フィードスルーによる電圧変動の影響が生じるＲ相のタイミングにおいて、ランプ波形の基準信号（ランプ波（RAMP））にクランプをかけるように制御して、基準信号のダイナミックレンジが拡大（振幅が拡大）されるようにすることで、単位画素１３０からVSL１４２を介して読み出されるアナログ信号（画素信号）が、ランプ波形の基準信号から外れることを抑制して、正常にA/D変換を行うことができる。
【０１１３】
なお、第３の実施の形態における読み出し制御処理（図９、図１０）においては、縦型分光構造を有する単位画素１３０において色分離される緑色、赤色、および青色のうち、緑色が、有機光電変換膜を用いて色分離される場合における、緑色の画素の読み出し制御処理を例示している。
【０１１４】
ただし、上述したように、クランプ制御部１５２には、緑色、赤色、および青色の色別（例えば、図１０の緑色）に、シャッタ行とリード行のそれぞれのタイミング（例えば、図１０の”A/D１”と”A/D３”のタイミング）で、独立してクランプ量の調整値を設定可能なレジスタが設けられているので、クランプ制御部１５２は、当該レジスタに設定されたクランプ量の調整値に基づいて、各色ごとに任意のタイミングで、クランプ制御を行い、基準信号をクランプすることができる。
【０１１５】
その結果、例えば、緑色、赤色、および青色の色別のA/D変換器を用意してクランプ回路を搭載することなく、色別に、任意のタイミングで、クランプ制御を行うことができる。また、例えば、有機光電変換膜の画素とフォトダイオードの画素の２系統にクランプ回路を搭載することなく、特性の異なる画素についてのクランプ制御を行うことができる。
【０１１６】
このように、クランプ制御部１５２に、クランプ量の調整値を設定可能なレジスタが設けられることで、色別のA/D変換器を用意してクランプ回路を搭載したり、有機光電変換膜の画素とフォトダイオードの画素の２系統にクランプ回路を搭載したりする必要がなくなるので、回路規模の増大を抑制するとともに、制御の複雑化を回避することができる。
【０１１７】
＜４．第４の実施の形態＞
＜撮像素子＞
なお、本技術を適用する撮像素子が、互いに重畳される複数の半導体基板を有するようにしてもよい。
【０１１８】
図１１は、本技術を適用した撮像素子の一例の主な構成例を示す図である。図１１に示される撮像素子３００は、撮像素子１００と同様に、被写体を撮像し、撮像画像のデジタルデータを得る素子である。図１１に示されるように、撮像素子３００は、互いに重畳される２枚の半導体基板（積層チップ（画素チップ３０１および回路チップ３０２））を有する。なお、この半導体基板（積層チップ）の数（層数）は、複数であればよく、例えば、３層以上であってもよい。
【０１１９】
画素チップ３０１には、入射光を光電変換する光電変換素子を含む単位画素が複数並べられた画素領域３１１が形成されている。また、回路チップ３０２には、画素領域３１１から読み出された画素信号を処理する周辺回路が形成される周辺回路領域３１２が形成されている。
【０１２０】
撮像素子３００の回路構成は、撮像素子１００（図１，図８）と同様である。すなわち、画素領域３１１は、画素領域１１１と同様の領域であり、画素領域１１１と同様に複数の単位画素１３０（図２）が形成される。また、周辺回路領域３１２には、周辺回路として、A/D変換部１１２、CDS処理部１１３、記憶部１１４、データ出力部１１５、センサ制御部１２１、垂直走査部１２２、および水平走査部１２３等が形成される。
【０１２１】
上述したように画素チップ３０１および回路チップ３０２は、互いに重畳され、多層構造（積層構造）を形成する。画素チップ３０１に形成される画素領域３１１の各画素と回路チップ３０２に形成される周辺回路領域３１２の周辺回路は、ビア領域（VIA）３１３およびビア領域（VIA）３１４に形成される貫通ビア（VIA）等を介して互いに電気的に接続されている。
【０１２２】
この撮像素子３００のように、本技術を適用したA/D変換部１１２やCDS処理部１１３等の周辺回路は、画素領域３１１（画素領域１１１）と異なるチップに形成されるようにしてもよい。つまり、図１を参照して説明した撮像素子１００の構成と実質的に同様の構成を形成することができるのであれば、それらがどのように形成されていてもよく、例えば、撮像素子１００の全ての構成が一体として形成されていなくてもよい。すなわち、例えば、A/D変換部１１２やCDS処理部１１３等の周辺回路の一部若しくは全部が、画素領域１１１（の単位画素１３０）と異なるLSIとして形成されるようにしてもよい。さらに、周辺回路が複数のLSIに分散して形成されるようにしてもよい。
【０１２３】
＜５．第５の実施の形態＞
＜撮像装置＞
なお、本技術は、撮像素子以外にも適用することができる。例えば、撮像装置のような、撮像素子を有する装置（電子機器等）に本技術を適用するようにしてもよい。図１２は、本技術を適用した電子機器の一例としての撮像装置の主な構成例を示すブロック図である。図１２に示される撮像装置６００は、被写体を撮像し、その被写体の画像を電気信号として出力する装置である。
【０１２４】
図１２に示されるように撮像装置６００は、光学部６１１、CMOSセンサ６１２、操作部６１４、制御部６１５、画像処理部６１６、表示部６１７、コーデック処理部６１８、および記録部６１９を有する。
【０１２５】
光学部６１１は、被写体までの焦点を調整し、焦点が合った位置からの光を集光するレンズ、露出を調整する絞り、および、撮像のタイミングを制御するシャッタ等よりなる。光学部６１１は、被写体からの光（入射光）を透過し、CMOSセンサ６１２に供給する。
【０１２６】
CMOSセンサ６１２は、入射光を光電変換して画素毎の信号（画素信号）をA/D変換し、CDS等の信号処理を行い、処理後の撮像画像データを画像処理部６１６に供給する。
【０１２７】
操作部６１４は、例えば、ジョグダイヤル（商標）、キー、ボタン、またはタッチパネル等により構成され、ユーザによる操作入力を受け、その操作入力に対応する信号を制御部６１５に供給する。
【０１２８】
制御部６１５は、操作部６１４により入力されたユーザの操作入力に対応する信号に基づいて、光学部６１１、CMOSセンサ６１２、画像処理部６１６、表示部６１７、コーデック処理部６１８、および記録部６１９の駆動を制御し、各部に撮像に関する処理を行わせる。
【０１２９】
画像処理部６１６は、CMOSセンサ６１２により得られた撮像画像データを画像処理する。より具体的には、画像処理部６１６は、CMOSセンサ６１２から供給された撮像画像データに対して、例えば、混色補正や、黒レベル補正、ホワイトバランス調整、マトリックス処理、ガンマ補正、およびYC変換等の各種画像処理を施す。画像処理部６１６は、画像処理を施した撮像画像データを表示部６１７およびコーデック処理部６１８に供給する。
【０１３０】
表示部６１７は、例えば、液晶ディスプレイ等として構成され、画像処理部６１６から供給された撮像画像データに基づいて、被写体の画像を表示する。
【０１３１】
コーデック処理部６１８は、画像処理部６１６から供給された撮像画像データに対して、所定の方式の符号化処理を施し、得られた符号化データを記録部６１９に供給する。
【０１３２】
記録部６１９は、コーデック処理部６１８からの符号化データを記録する。記録部６１９に記録された符号化データは、必要に応じて画像処理部６１６に読み出されて復号される。復号処理により得られた撮像画像データは、表示部６１７に供給され、その撮像画像データに対応する撮像画像が表示される。
【０１３３】
以上のような撮像装置６００のCMOSセンサ６１２として、上述した本技術を適用する。すなわち、CMOSセンサ６１２として、上述した実施の形態の撮像素子が用いられる。これにより、CMOSセンサ６１２は、画質の低減を抑制することができる。したがって撮像装置６００は、被写体を撮像することにより、高画質な画像を得ることができる。
【０１３４】
なお、本技術を適用した撮像装置は、上述した構成に限らず、他の構成であってもよい。例えば、デジタルスチルカメラやビデオカメラだけでなく、携帯電話機、スマートホン、タブレット型デバイス、パーソナルコンピュータ等の、撮像機能を有する情報処理装置であってもよい。また、他の情報処理装置に装着して使用される（若しくは組み込みデバイスとして搭載される）カメラモジュールであってもよい。
【０１３５】
また、以上において、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。
【０１３６】
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【０１３７】
なお、本技術は以下のような構成も取ることができる。
（１）  入射光を光電変換する、完全空乏化されない単位画素のフローティングディフュージョンをリセットするシャッタ動作として前記単位画素のリセット信号がハイ（High）の状態において前記単位画素から読み出される第１の信号、前記シャッタ動作として前記単位画素の前記リセット信号がロー（Low）の状態において前記単位画素から読み出される第２の信号、前記単位画素の前記フローティングディフュージョンから光電変換により得られた電荷を読み出すリード動作として前記単位画素のリセット信号がロー（Low）の状態において前記単位画素から読み出される第３の信号、並びに、前記リード動作として前記単位画素の前記リセット信号がハイ（High）の状態において前記単位画素から読み出される第４の信号を、それぞれA/D変換するA/D変換部と、
前記A/D変換部により前記第１の信号がA/D変換されて得られた第１のデジタルデータと、前記A/D変換部により前記第２の信号がA/D変換されて得られた第２のデジタルデータとを用いて相関二重サンプリングを行って第１の出力信号を生成し、前記A/D変換部により前記第３の信号がA/D変換されて得られた第３のデジタルデータと、前記A/D変換部により前記第４の信号がA/D変換されて得られた第４のデジタルデータとを用いて相関二重サンプリングを行って第２の出力信号を生成し、前記第１の出力信号および前記第２の出力信号を用いて相関二重サンプリングを行って第３の出力信号を生成する相関二重サンプリング処理部と
を備える信号処理装置。
（２）  前記A/D変換部において得られた前記第１のデジタルデータ乃至前記第４のデジタルデータを記憶する記憶部をさらに備え、
前記相関二重サンプリング処理部は、前記記憶部から読み出した前記第１のデジタルデータおよび前記第２のデジタルデータ、または、前記第３のデジタルデータおよび前記第４のデジタルデータを用いて相関二重サンプリングを行う
（１）に記載の信号処理装置。
（３）  前記記憶部は、さらに、前記相関二重サンプリング処理部により生成された前記第１の出力信号を記憶し、
前記相関二重サンプリング処理部は、生成した前記第２の出力信号と、前記記憶部から読み出した前記第１の出力信号とを用いて相関二重サンプリングを行う
（１）または（２）に記載の信号処理装置。
（４）
前記シャッタ動作として前記単位画素のリセット信号がハイ（High）の状態、および、前記リード動作として前記単位画素の前記リセット信号がハイ（High）の状態において、前記A/D変換部における、前記単位画素から読み出される信号とランプ波形の基準信号とを比較することで行われるA/D変換が正常に行われるように、前記基準信号をクランプするクランプ制御部をさらに備える
（１）乃至（３）のいずれかに記載の信号処理装置。
（５）  入射光を光電変換する、完全空乏化されない単位画素のフローティングディフュージョンをリセットするシャッタ動作として前記単位画素のリセット信号がハイ（High）の状態において前記単位画素から読み出される第１の信号をA/D変換し、
前記シャッタ動作として前記単位画素の前記リセット信号がロー（Low）の状態において前記単位画素から読み出される第２の信号をA/D変換し、
前記第１の信号がA/D変換されて得られた第１のデジタルデータと、前記第２の信号がA/D変換されて得られた第２のデジタルデータとを用いて相関二重サンプリングを行って第１の出力信号を生成し、
前記単位画素の前記フローティングディフュージョンから光電変換により得られた電荷を読み出すリード動作として前記単位画素のリセット信号がロー（Low）の状態において前記単位画素から読み出される第３の信号をA/D変換し、
前記リード動作として前記単位画素の前記リセット信号がハイ（High）の状態において前記単位画素から読み出される第４の信号をA/D変換し、
前記第３の信号がA/D変換されて得られた第３のデジタルデータと、前記第４の信号がA/D変換されて得られた第４のデジタルデータとを用いて相関二重サンプリングを行って第２の出力信号を生成し、
前記第１の出力信号および前記第２の出力信号を用いて相関二重サンプリングを行って第３の出力信号を生成する
信号処理方法。
（６）  入射光を光電変換する、完全空乏化されない単位画素と、
前記単位画素のフローティングディフュージョンをリセットするシャッタ動作として前記単位画素のリセット信号がハイ（High）の状態において前記単位画素から読み出される第１の信号、前記シャッタ動作として前記単位画素の前記リセット信号がロー（Low）の状態において前記単位画素から読み出される第２の信号、前記単位画素の前記フローティングディフュージョンから光電変換により得られた電荷を読み出すリード動作として前記単位画素のリセット信号がロー（Low）の状態において前記単位画素から読み出される第３の信号、並びに、前記リード動作として前記単位画素の前記リセット信号がハイ（High）の状態において前記単位画素から読み出される第４の信号を、それぞれA/D変換するA/D変換部と、
前記A/D変換部により前記第１の信号がA/D変換されて得られた第１のデジタルデータと、前記A/D変換部により前記第２の信号がA/D変換されて得られた第２のデジタルデータとを用いて相関二重サンプリングを行って第１の出力信号を生成し、前記A/D変換部により前記第３の信号がA/D変換されて得られた第３のデジタルデータと、前記A/D変換部により前記第４の信号がA/D変換されて得られた第４のデジタルデータとを用いて相関二重サンプリングを行って第２の出力信号を生成し、前記第１の出力信号および前記第２の出力信号を用いて相関二重サンプリングを行って第３の出力信号を生成する相関二重サンプリング処理部と
を備える撮像素子。
（７）  前記単位画素は、前記入射光を光電変換する光電変換部と、前記フローティングディフュージョンとが金属で結線されている
（６）、（８）乃至（１０）のいずれかに記載の撮像素子。
（８）  前記単位画素は、基板垂直方向に色分離を行う画素構造を有する
（６）、（７）、（９）（１０）のいずれかに記載の撮像素子。
（９）  前記単位画素は、緑色を、有機光電変換膜を用いて色分離し、赤色および青色を、それぞれ、シリコンの深さによって色分離する
（６）乃至（８）、（１０）のいずれかに記載の撮像素子。
（１０）  前記単位画素は、緑色、赤色、および青色を、それぞれ、シリコンの深さによって色分離する
（６）乃至（９）のいずれかに記載の撮像素子。
（１１）  被写体を撮像する撮像部と、
前記撮像部による撮像により得られた画像データを画像処理する画像処理部と
を備え、
前記撮像部は、
入射光を光電変換する、完全空乏化されない単位画素と、
前記単位画素のフローティングディフュージョンをリセットするシャッタ動作として前記単位画素のリセット信号がハイ（High）の状態において前記単位画素から読み出される第１の信号、前記シャッタ動作として前記単位画素の前記リセット信号がロー（Low）の状態において前記単位画素から読み出される第２の信号、前記単位画素の前記フローティングディフュージョンから光電変換により得られた電荷を読み出すリード動作として前記単位画素のリセット信号がロー（Low）の状態において前記単位画素から読み出される第３の信号、並びに、前記リード動作として前記単位画素の前記リセット信号がハイ（High）の状態において前記単位画素から読み出される第４の信号を、それぞれA/D変換するA/D変換部と、
前記A/D変換部により前記第１の信号がA/D変換されて得られた第１のデジタルデータと、前記A/D変換部により前記第２の信号がA/D変換されて得られた第２のデジタルデータとを用いて相関二重サンプリングを行って第１の出力信号を生成し、前記A/D変換部により前記第３の信号がA/D変換されて得られた第３のデジタルデータと、前記A/D変換部により前記第４の信号がA/D変換されて得られた第４のデジタルデータとを用いて相関二重サンプリングを行って第２の出力信号を生成し、前記第１の出力信号および前記第２の出力信号を用いて相関二重サンプリングを行って第３の出力信号を生成する相関二重サンプリング処理部と
を備える撮像装置。
【符号の説明】
【０１３８】
１００  撮像素子，  １１１  画素領域，  １１２  A/D変換部，  １１３  CDS処理部，  １１４  記憶部，  １１５  データ出力部，  １２１  センサ制御部，  １２２  垂直走査部，  １２３  水平走査部，  １３０  単位画素，  １３１  フォトダイオード，  １３２  リセットトランジスタ，  １３３  増幅トランジスタ，  １３４  セレクトトランジスタ，  １４１  行制御線，  １４２  垂直信号線（VSL），  １５１  DAC，  １５２  クランプ制御部，  １５３  加算器，  １６１  比較器，  １６２  カウンタ，  ３００  撮像素子，  ３０１  画素チップ，  ３０２  回路チップ，  ３１１  画素領域，  ３１２  周辺回路領域，  ３１３および３１４  ビア領域，  ６００  撮像装置，  ６１２  CMOSセンサ，  ６１６  画像処理部
【図１】
2018207539.tif 000003
【図２】
2018207539.tif 000004
【図３】
2018207539.tif 000005
【図４】
2018207539.tif 000006
【図５】
2018207539.tif 000007
【図６】
2018207539.tif 000008
【図７】
2018207539.tif 000009
【図８】
2018207539.tif 000010
【図９】
2018207539.tif 000011
【図１０】
2018207539.tif 000012
【図１１】
2018207539.tif 000013
【図１２】
2018207539.tif 000014