(57)【要約】【課題】オーミック電極の端部の荒れを抑制しかつオーミック接触抵抗を低減すること。【解決手段】窒化物半導体層１８上にオーミック電極２０を形成する工程と、前記窒化物半導体層上に、前記オーミック電極の側面を覆い、前記オーミック電極の上面に開口２３を有する第１絶縁膜２２を形成する工程と、前記オーミック電極の側面を前記第１絶縁膜が覆いかつ前記第１絶縁膜の開口から前記オーミック電極の上面が露出した状態で前記オーミック電極を熱処理する工程と、を含む半導体装置の製造方法。【選択図】図１１
2018163928.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体層上にオーミック電極を形成する工程と、
前記窒化物半導体層上に、前記オーミック電極の側面を覆い、前記オーミック電極の上面に開口を有する第１絶縁膜を形成する工程と、
前記オーミック電極の側面を前記第１絶縁膜が覆いかつ前記第１絶縁膜の開口から前記オーミック電極の上面が露出した状態で前記オーミック電極を熱処理する工程と、
を含む半導体装置の製造方法。
【請求項２】
前記熱処理する工程は、５００℃以上で熱処理する工程を含む請求項１に記載の半導体装置の製造方法。
【請求項３】
前記オーミック電極はアルミニウムを含み、前記第１絶縁膜は屈折率が１．９以下の窒化シリコン膜である請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第１絶縁膜を形成する工程は、前記第１絶縁膜を前記窒化物半導体層の表面に接触するように形成する工程を含む請求項１から３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記窒化物半導体層上に第２絶縁膜を形成する工程を含み、
前記オーミック電極を形成する工程は、前記第２絶縁膜に形成された開口内にオーミック電極を形成する工程を含み、
前記第１絶縁膜を形成する工程は、前記第２絶縁膜上に前記第１絶縁膜を形成する工程を含む請求項１から３のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記オーミック電極はアルミニウムを含み、前記第２絶縁膜は屈折率が１．９以下の窒化シリコン膜である請求項５に記載の半導体装置の製造方法。
【請求項７】
前記窒化物半導体層上の前記オーミック電極間にゲート電極を形成する工程を含み、
前記窒化物半導体層は、電子走行層と、前記電子走行層上に形成された電子供給層と、を含む請求項１から６のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、例えば窒化物半導体層を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
窒化物半導体層にオーミック電極を形成する場合、窒化物半導体層にオーミック電極を形成した後に、窒化物半導体層とオーミック電極とをオーミック接触させるための熱処理を行うことが知られている（例えば特許文献１、２）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１７１１３３号公報
【特許文献２】特開２００６−３５１７６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
オーミック電極を絶縁膜で覆わない状態でオーミック接触のための熱処理を行うと、オーミック電極の表面および端部が荒れてしまう。オーミック電極を覆うように絶縁膜を形成した状態で熱処理すると、オーミック電極と窒化物半導体層とのオーミック接触抵抗が増大する。
【０００５】
本半導体装置の製造方法は、オーミック電極の端部の荒れを抑制しかつオーミック接触抵抗を低減することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一実施形態は、窒化物半導体層上にオーミック電極を形成する工程と、前記窒化物半導体層上に、前記オーミック電極の側面を覆い、前記オーミック電極の上面に開口を有する第１絶縁膜を形成する工程と、前記オーミック電極の側面を前記第１絶縁膜が覆いかつ前記第１絶縁膜の開口から前記オーミック電極の上面が露出した状態で前記オーミック電極を熱処理する工程と、を含む半導体装置の製造方法である。
【発明の効果】
【０００７】
本半導体装置の製造方法によれば、オーミック電極の端部の荒れを抑制しかつオーミック接触抵抗を低減することができる。
【図面の簡単な説明】
【０００８】
【図１】図１（ａ）から図１（ｅ）は、比較例１に係る半導体装置の製造方法を示す断面図である。
【図２】図２（ａ）、図２（ｂ）および図２（ｃ）は、実験１における熱処理前の断面図、平面図および金属顕微鏡画像である。
【図３】図３（ａ）、図３（ｂ）および図３（ｃ）は、実験１における熱処理後の断面図、平面図および金属顕微鏡画像である。
【図４】図４（ａ）から図４（ｃ）は、比較例２に係る半導体装置の製造方法を示す断面図である。
【図５】図５（ａ）から図５（ｄ）は、実験２におけるサンプルの作製方法を示す断面図である。
【図６】図６（ａ）および図６（ｂ）は、実験２における屈折率が１．９および２．０のサンプルのＳＥＭ画像である
【図７】図７は、実験１における絶縁膜の屈折率と共晶の有無を示す図である。
【図８】図８（ａ）から図８（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図（その１）である。
【図９】図９（ａ）から図９（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図（その２）である。
【図１０】図１０（ａ）から図１０（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図（その１）である。
【図１１】図１１（ａ）から図１1（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図（その２）である。
【図１２】図１２（ａ）から図１２（ｃ）は、実施例２に係る半導体装置の製造方法を示す断面図（その３）である。
【図１３】図１３（ａ）および図１３（ｂ）は、比較例１および実施例２のＳＥＭ画像である。
【発明を実施するための形態】
【０００９】
［本願発明の実施形態の説明］
最初に本願発明の実施形態の内容を列記して説明する。
（１）本願発明の一実施例は、窒化物半導体層上にオーミック電極を形成する工程と、前記窒化物半導体層上に、前記オーミック電極の側面を覆い、前記オーミック電極の上面に開口を有する第１絶縁膜を形成する工程と、前記オーミック電極の側面を前記第１絶縁膜が覆いかつ前記第１絶縁膜の開口から前記オーミック電極の上面が露出した状態で前記オーミック電極を熱処理する工程と、を含む半導体装置の製造方法である。
これにより、熱処理のときに、第１絶縁膜がオーミック電極の側面を覆っているため、オーミック電極の端部の荒れを抑制できる。オーミック電極の上面の第１絶縁膜に開口が設けられているため、オーミック電極と窒化物半導体層との接触抵抗を低減できる。
（２）前記熱処理する工程は、５００℃以上で熱処理する工程を含むことが好ましい。これにより、オーミック接触のため５００℃以上で熱処理してもオーミック電極の端部の荒れを抑制できる。
（３）前記オーミック電極はアルミニウムを含み、前記第１絶縁膜は屈折率が１．９以下の窒化シリコン膜であることが好ましい。これにより、窒化シリコン膜とオーミック電極との反応を抑制できる。
（４）前記第１絶縁膜を形成する工程は、前記第１絶縁膜を前記窒化物半導体層の表面に接触するように形成する工程を含むことが好ましい。これにより、熱処理により窒化物半導体層からの窒素抜け等を抑制できる。
（５）前記窒化物半導体層上に第２絶縁膜を形成する工程を含み、前記オーミック電極を形成する工程は、前記第２絶縁膜に形成された開口内にオーミック電極を形成する工程を含み、前記第１絶縁膜を形成する工程は、前記第２絶縁膜上に前記第１絶縁膜を形成する工程を含むことが好ましい。これにより、窒化物半導体層の酸化および／または汚染を抑制できる。
（６）前記オーミック電極はアルミニウムを含み、前記第２絶縁膜は屈折率が１．９以下の窒化シリコン膜であることが好ましい。これにより、窒化シリコン膜とオーミック電極との反応を抑制できる。
（７）前記窒化物半導体層上の前記オーミック電極間にゲート電極を形成する工程を含み、前記窒化物半導体層は、電子走行層と、前記電子走行層上に形成された電子供給層と、を含むことが好ましい。これにより、電子走行層および前記電子供給層を有する半導体装置において、オーミック電極の端部の荒れを抑制しかつオーミック接触抵抗を低減することができる。
【００１０】
［本願発明の実施形態の詳細］
本発明の実施形態にかかる半導体装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００１１】
［比較例１］
図１（ａ）から図１（ｅ）は、比較例１に係る半導体装置の製造方法を示す断面図である。図１（ａ）に示すように、高抵抗Ｓｉ基板１０上に窒化物半導体層１８として、バッファ層１１、チャネル層１２（電子走行層）、電子供給層１４およびキャップ層１６を積層する。チャネル層１２内の電子供給層１４側に２次元電子ガス１３が形成される。バッファ層１１、チャネル層１２、電子供給層１４およびキャップ層１６は、それぞれ例えばＡｌＮ層、ＧａＮ層、ＡｌＧａＮ層およびＧａＮ層である。
【００１２】
図１（ｂ）に示すように、窒化物半導体層１８上にオーミック電極２０を形成する。オーミック電極２０は、窒化物半導体層１８側から、チタン膜、アルミニウム膜、チタン膜（またはニッケル膜）および金膜の積層膜である。または、オーミック電極２０は、窒化物半導体層１８側から、タンタル膜、アルミニウム膜、タンタル膜および金膜の積層膜である。
【００１３】
図１（ｃ）に示すように、窒化物半導体層１８の表面が露出した状態で、熱処理する。これにより、オーミック電極２０と窒化物半導体層１８とがオーミック接触する。
【００１４】
最も窒化物半導体層１８側のチタン膜またはタンタル膜は、ＧａＮ表面の酸化層を還元し、ＧａＮ中の窒素と反応し欠陥を形成する。この欠陥を介したトンネル効果により、窒化物半導体層１８とオーミック電極２０との接触抵抗を低下させる。アルミニウム膜は、窒化物半導体層１８と電気的に接触する膜である。チタン膜、ニッケル膜またはタンタル膜は、アルミニウム膜と金膜とのバリア層である。金膜は下層の酸化を抑制する。また、金膜は上層との接触抵抗を低下させるための膜である。
【００１５】
図１（ｄ）に示すように、窒化物半導体層１８上にオーミック電極２０を覆うように絶縁膜２２を形成する。図１（ｅ）に示すように、絶縁膜２２に開口を設け開口内に窒化物半導体層１８に接触するゲート電極３０を形成する。
【００１６】
比較例１では、図１（ｃ）において、窒化物半導体層１８が露出した状態で熱処理を行う。このため、窒化物半導体層１８が劣化してしまう。例えば、熱処理温度は５００℃から９００℃である。このような高い温度の熱処理により、窒化物半導体層１８の表面から窒素が抜ける。これにより、窒化物半導体層１８の表面には、ダングリングボンド等に起因した界面準位が形成される。このような界面準位により、半導体装置を動作させたときに、電気的特性が劣化してしまう。
【００１７】
また、オーミック接触のための熱処理によりオーミック電極２０が荒れる。以下、オーミック電極２０の荒れについての実験１を説明する。
【００１８】
［実験１］
図２（ａ）、図２（ｂ）および図２（ｃ）は、実験１における熱処理前の断面図、平面図および金属顕微鏡画像である。図２（ｃ）の距離Ｌは７μｍである。図２（ａ）から図２（ｃ）を参照し、窒化物半導体層１８の構造は比較例１の構造である。オーミック電極２０は、基板１０側から膜厚が２０μｍのチタン膜、膜厚が１００ｎｍのアルミニウム膜、膜厚が２０ｎｍのチタン膜および膜厚が５０ｎｍの金膜である。オーミック電極２０の表面は平坦であり、オーミック電極２０の端部４４は直線状である。
【００１９】
図３（ａ）、図３（ｂ）および図３（ｃ）は、実験１における熱処理後の断面図、平面図および金属顕微鏡画像である。図３（ｃ）の距離Ｌは７μｍである。図３（ａ）から図３（ｃ）を参照し、オーミック電極２０をＲＴＡ（Rapid Thermal Anneal)法を用い８５０℃、３０秒の熱処理を行う。これにより、オーミック電極２０の上面に凹凸４０が形成される。オーミック電極２０の端部４４に荒れ４２が形成される。凹凸４０および荒れ４２は、オーミック電極２０内の反応（例えばアルミニウム膜と金膜との反応）および／またはオーミック電極２０と窒化物半導体層１８との反応によりオーミック電極２０の体積が膨張するためと考えられる。このように、オーミック電極２０の端部４４に荒れ４２が生じるとゲート電極３０とオーミック電極２０間の距離が不均一となり電界の不均一となる。これにより、トランジスタ特性の局所的なばらつきが生じてしまう。また、荒れ４２が大きいと、ゲート電極３０とオーミック電極２０とが短絡してしまう。
【００２０】
このように、比較例１では、窒化物半導体層１８の表面の劣化およびオーミック電極２０の端部に荒れ４２が生じる。
【００２１】
［比較例２］
図４（ａ）から図４（ｃ）は、比較例２に係る半導体装置の製造方法を示す断面図である。図４（ａ）に示すように、比較例１の図１（ｂ）の後、窒化物半導体層１８上にオーミック電極２０を覆うように絶縁膜２２を形成する。図４（ｂ）に示すように、オーミック接触のための熱処理を行う。図４（ｃ）に示すように、比較例１と同様にゲート電極３０を形成する。
【００２２】
比較例２では、図４（ｂ）に示すように、オーミック接触のための熱処理のときに、窒化物半導体層１８が露出しておらず、窒化物半導体層の劣化が抑制される。また、絶縁膜２２がオーミック電極２０を保護するためオーミック電極２０の荒れ４２が抑制される。しかし、絶縁膜２２が窒化シリコン膜の場合、オーミック電極２０中のアルミニウムと絶縁膜２２内のシリコンとが共晶反応する。絶縁膜２２が酸化アルミニウム（Ａｌ２Ｏ３）膜の場合、熱処理により酸化アルミニウム膜が結晶化してしまう。これにより、この後加工が困難となる。
【００２３】
オーミック電極２０中のアルミニウムと絶縁膜２２内のシリコンとが共晶反応についての実験２を説明する。
【００２４】
［実験２］
図５（ａ）から図５（ｄ）は、実験２におけるサンプルの作製方法を示す断面図である。図５（ａ）に示すように、プラズマＣＶＤ（Chemical Vapor Deposition）法を用い窒化物半導体層１８上に膜厚が２０ｎｍの窒化シリコンからなる絶縁膜２２を形成する。絶縁膜２２内の窒素とシリコンとの組成比が異なるサンプルを作製した。窒化シリコンの組成比は屈折率で代用できる。図５（ｂ）に示すように、絶縁膜２２上に開口５１を有するフォトレジスト層５０を形成する。フォトレジスト層５０は２層であり、開口５１の上部は下部より開口幅が狭い。開口５１内の絶縁膜２２を弗素系ドライエッチング法を用い除去する。
【００２５】
図５（ｃ）に示すように、開口５１内の窒化物半導体層１８上にオーミック電極２０を蒸着法およびリフトオフ法を用い形成する。オーミック電極２０の膜厚および材料は実験１と同じである。オーミック電極２０の端部は絶縁膜２２に接している。図５（ｄ）に示すように、オーミック電極２０を熱処理する。熱処理方法および条件は実験１と同じである。
【００２６】
図６（ａ）および図６（ｂ）は、実験２における屈折率が１．９および２．０のサンプルのＳＥＭ（Scanning Electron Microscope）画像である。図６（ａ）に示すように、屈折率が１．９のサンプルでは、絶縁膜２２は全体に黒く共晶は観察されない。図２（ｂ）に示すように、屈折率が２．０のサンプルでは絶縁膜２２にアルミニウムとシリコンとの共晶（白い領域４６）が観察される。
【００２７】
図７は、実験１における絶縁膜の屈折率と共晶の有無を示す図である。共晶の有無は図６（ａ）および図６（ｂ）のような金属顕微鏡を用いた観察により判定した。図７に示すように、屈折率が１．８および１．９のサンプルでは共晶は観察されなかった。屈折率が２．０および２．４のサンプルでは共晶が観察された。
【００２８】
窒化シリコン膜の化学量論的な組成はＳｉとＮとが３：４の組成比（すなわちＳｉ３Ｎ４）である。このとき屈折率は１．８である。シリコンの組成が増えると、屈折率は大きくなる。屈折率が２．０以上の絶縁膜２２内には過剰なシリコンが存在する。このため、シリコンの未結合手が容易にアルミニウムと結合し、共晶を形成すると考えられる。屈折率が１．９以下の絶縁膜２２内にはシリコンの未結合手がほとんど存在しない。このため、アルミニウムと反応しないと考えられる。
【００２９】
実験２の結果を踏まえると、比較例２において、絶縁膜２２の窒化シリコン膜の組成を化学量論的な組成とすることが考えられる。そこで、比較例２の絶縁膜２２を屈折率が１．８の窒化シリコン膜とした。これにより、熱処理による窒化物半導体層１８の表面からの窒素抜け等およびオーミック電極２０の端部４４の荒れ４２を抑制できることに加え、アルミニウムとシリコンとの共晶を抑制できる。しかしながら、オーミック電極２０と窒化物半導体層１８との接触抵抗が比較例１より１桁高くなることがわかった。
【実施例１】
【００３０】
これらの問題を解決する実施例について説明する。図８（ａ）から図９（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図である。図８（ａ）に示すように、基板１０上に窒化物半導体層１８を成膜する。基板１０は、例えばＳｉＣ基板、サファイア基板またはＳｉ基板である。ＳｉＣ基板のように基板１０が透明な場合、基板１０の下面に金属膜を形成してもよい。窒化物半導体層１８は、バッファ層１１、チャネル層１２、電子供給層１４およびキャップ層１６を含む。窒化物半導体層１８は、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用い成膜する。
【００３１】
図８（ｂ）に示すように、窒化物半導体層１８上にオーミック電極２０を形成する。オーミック電極２０は、例えば蒸着法およびリフトオフ法を用い形成する。オーミック電極２０は、ソース電極およびドレイン電極である。
【００３２】
オーミック電極２０はアルニウム膜を含み、例えば、膜厚が２０ｎｍのチタン膜、膜厚が１００ｎｍのアルミニウム膜、膜厚が２０ｎｍのチタン膜（またはニッケル膜）および膜厚が５０ｎｍの金膜の積層膜、または、膜厚が１０ｎｍのタンタル膜、膜厚が３００ｎｍのアルミニウム膜、膜厚が１０ｎｍのタンタル膜および金膜の積層膜である。
【００３３】
図８（ｃ）に示すように、窒化物半導体層１８上にオーミック電極２０を覆うように（例えば接するように）、絶縁膜２２を形成する。絶縁膜２２は、屈折率が１．９以下の窒化シリコン膜であり、例えばプラズマＣＶＤ法を用い形成する。絶縁膜２２は、プラズマＣＶＤ法以外の方法で形成してもよい。絶縁膜２２の膜厚は例えば４０ｎｍである。
【００３４】
図８（ｄ）に示すように、オーミック電極２０上の絶縁膜２２に開口２３を形成する。絶縁膜２２は、オーミック電極２０の側面を覆っていればオーミック電極２０の上面に乗り上げていなくてもよい。プロセスマージンを考慮して、絶縁膜２２はオーミック電極２０の上面に５μｍ程度乗り上げた構造が好ましい。開口２３の形成には弗素系ガスを用いたドライエッチング法または弗酸系エッチング液を用いたウェットエッチング法を用いることができる。
【００３５】
図９（ａ）に示すように、オーミック電極２０を例えば５００℃以上かつ９００℃以下の温度で熱処理する。オーミック電極２０が例示したチタン膜、アルミニウム膜、チタン膜および金膜の積層構造の場合、例えば熱処理温度を８５０°とし、熱処理時間を１分とする。オーミック接触のため、オーミック電極２０のうち窒化物半導体層１８に接する金属膜がチタン膜のとき、熱処理温度は７００℃から９００℃が好ましい。タンタル膜のとき、熱処理温度は５００℃から７００℃が好ましい。熱処理時間は例えば３０秒から１分である。
【００３６】
図９（ｂ）に示すように、熱処理により、オーミック電極２０の上面に凹凸４０が形成される。しかし、オーミック電極２０の端部の荒れは生じない。
【００３７】
図９（ｃ）に示すように、絶縁膜２２に開口を設け、開口内にゲート電極３０を形成する。ゲート電極３０は、例えば窒化物半導体層１８側からニッケル膜および金膜の積層膜であり、蒸着法およびリフトオフ法を用い形成する。その他の工程は、比較例１および２と同じであり説明を省略する。
【００３８】
実施例１によれば、図８（ｂ）に示すように、窒化物半導体層１８上にオーミック電極２０を形成する。図８（ｃ）および図８（ｄ）のように、オーミック電極２０の側面を覆い、オーミック電極２０の上面に開口２３を有する絶縁膜２２（第１絶縁膜）を形成する。図９（ａ）に示すように、オーミック電極２０の側面を絶縁膜２２が覆いかつ絶縁膜２２の開口２３からオーミック電極２０の上面が露出した状態でオーミック電極２０と窒化物半導体層１８とをオーミック接触させるように熱処理する。
【００３９】
これにより、熱処理のときに、絶縁膜２２がオーミック電極２０の側面を覆っているため、比較例１のようなオーミック電極２０の端部の荒れ４２を抑制できる。よって、オーミック電極２０の端部４４における電界の不均一が抑制できる。これにより、半導体装置の電気的特性の局所的なばらつきを抑制できる。また、オーミック電極２０の上面の絶縁膜２２に開口２３が設けられているため、オーミック電極２０と窒化物半導体層１８とのオーミック接触抵抗を低減できる。オーミック電極２０の端部４４の荒れ４２を抑制するため、絶縁膜２２の膜厚は１０ｎｍ以上が好ましく、２０ｎｍ以上がより好ましい。
【００４０】
オーミック接触のための熱処理を５００℃以上で行うと、窒化物半導体層１８が劣化する。また、オーミック電極２０の端部の荒れが生じる。窒化物半導体層１８の劣化およびオーミック電極２０の荒れは、６００℃以上でより大きく、７００℃以上でさらに大きい。このため、５００℃以上、６００℃以上または７００℃以上で熱処理する場合、実施例１のような工程を行うことが好ましい。
【００４１】
また、オーミック電極２０はアルミニウムを含み、絶縁膜２２は屈折率が１．９以下の窒化シリコン膜である。これにより、実験２のように、オーミック電極２０に含まれるアルニミウムと絶縁膜２２に含まれるシリコンとが反応し共晶が生成されることを抑制できる。絶縁膜２２の屈折率は１．８５以下がより好ましい。化学量論組成に近づけるため、絶縁膜２２の屈折率は１．６以上が好ましく、１．７以上がより好ましい。
【００４２】
さらに、図８（ｄ）のように、窒化物半導体層１８の表面に接触するように絶縁膜２２を形成する。これにより、図９（ａ）の熱処理において、窒化物半導体層１８の表面の窒素抜け等の窒化物半導体層１８の劣化が抑制できる。
【００４３】
オーミック電極２０は、窒化物半導体層１８上に形成されたチタン膜またはタンタル膜と、チタン膜またはタンタル膜上に形成されたアルミニウム膜を含む。これにより、窒化物半導体層１８とオーミック電極２０とのオーミック接触抵抗を低減できる。また、オーミック電極２０は、アルミニウム膜上に形成されたチタン膜、ニッケル膜またはタンタル膜を含む。これにより、窒化物半導体層１８とオーミック電極２０とのオーミック接触を得ることができる。
【実施例２】
【００４４】
実施例２に係る半導体装置としてＨＥＭＴを作成しオーミック電極２０と窒化物半導体層１８との接触抵抗を測定した。図１０（ａ）から図１２（ｃ）は、実施例２に係る半導体装置の製造方法を示す断面図である。
【００４５】
図１０（ａ）に示すように、高抵抗シリコン基板１０上にＭＯＣＶＤ法を用い窒化物半導体層１８を成膜する。窒化物半導体層１８の構造は比較例１および２と同じである。
【００４６】
図１０（ｂ）に示すように、窒化物半導体層１８上に絶縁膜２４を形成する。絶縁膜２４は、膜厚が２０ｎｍかつ屈折率が１．８の窒化シリコン膜であり、プラズマＣＶＤ法を用い形成する。素子分離領域においてチャネル層１２まで達する溝（不図示）を形成することにより、トランジスタ間をアイソレーション（素子分離）する。このとき、この後のパターン形成のためのアライメントマークを同時に形成してもよい。溝は、塩素系のドライエッチング法を用い形成する。
【００４７】
図１０（ｃ）に示すように、絶縁膜２４上に開口５３を有するフォトレジスト層５２を形成する。フォトレジスト層５２は２層であり、開口５３の上部は下部より開口幅が狭い。開口５３内の絶縁膜２４を弗素系ドライエッチング法を用い除去し開口２５を形成する。
【００４８】
図１０（ｄ）に示すように、開口５３内の窒化物半導体層１８上にオーミック電極２０を蒸着法およびリフトオフ法を用い形成する。オーミック電極２０は、窒化物半導体層１８側から膜厚が２０μｍのチタン膜、膜厚が１００ｎｍのアルミニウム膜、膜厚が２０ｎｍのチタン膜および膜厚が５０ｎｍの金膜の積層膜である。
【００４９】
図１１（ａ）に示すように、絶縁膜２４上にオーミック電極２０を覆うように絶縁膜２２を形成する。絶縁膜２４は、膜厚が４０ｎｍかつ屈折率が１．８の窒化シリコン膜であり、プラズマＣＶＤ法を用い形成する。
【００５０】
図１１（ｂ）に示すように、オーミック電極２０上の絶縁膜２２に開口２３を形成する。開口２３は弗素系ガスを用いたドライエッチング法を用い形成する。
【００５１】
図１１（ｃ）に示すように、ＲＴＡ法を用い、オーミック電極２０を熱処理する。熱処理温度は８５０℃であり、熱処理時間は３０秒である。
【００５２】
図１１（ｄ）に示すように、オーミック電極２０（ソース電極およびドレイン電極）間の絶縁膜２２および２４に開口を形成する。開口内の窒化物半導体層１８上にゲート電極３０を形成する。ゲート電極３０は、窒化物半導体層１８側から膜厚が８０ｎｍのニッケル膜および膜厚が３００ｎｍの金膜の積層膜であり、蒸着法およびリフトオフ法を用い形成する。
【００５３】
図１２（ａ）に示すように、絶縁膜２２およびゲート電極３０上に絶縁膜３２を形成する。絶縁膜３２は、例えば窒化シリコン膜であり、プラズマＣＶＤ法を用い形成する。絶縁膜２２は、酸化シリコン膜または窒化酸化シリコン膜でもよい。
【００５４】
図１２（ｂ）に示すように、絶縁膜３２に開口３１を形成する。図１２（ｃ）に示すように、開口３１を介しオーミック電極２０と接触する配線層３４を形成する。配線層３４は、例えば金膜であり、メッキ法を用い形成する。
【００５５】
実施例２に加え、比較例１のように、絶縁膜２２を形成する前に熱処理したサンプル、比較例２のように、絶縁膜２２に開口を形成せず熱処理したサンプルを作製した。
【００５６】
図１１（ｄ）の状態で、オーミック電極２０と窒化物半導体層１８との接触抵抗率（Specific contact resistivity）ρｃを測定した。接触抵抗率ρｃは、４インチウエハの面内５５点についてＴＬＭ（Transfer Length Method）法を用い測定した。
【００５７】
比較例１、比較例２および実施例２における４インチウエハの面内の接触抵抗率の平均値は以下である。
比較例１：６．１×１０−６Ωｃｍ２
比較例２：２．７×１０−５Ωｃｍ２
実施例２：３．４×１０−６Ωｃｍ２
【００５８】
熱処理のときに絶縁膜２２がオーミック電極２０の上面および側面を覆っている比較例２では、熱処理のときにオーミック電極２０を絶縁膜２２が覆っていない比較例１に対し、接触抵抗率が１桁以上高くなる。これは、熱処理のときに絶縁膜２２がオーミック電極２０を完全に覆っているためと考えられる。
【００５９】
熱処理のときに絶縁膜２２がオーミック電極２０の側面は覆うが上面の一部を覆わない実施例２では、接触抵抗率のウエハ面内の平均値は比較例１と同じ程度となる。このように、熱処理のときに絶縁膜２２がオーミック電極２０の少なくとも一部を覆わないことにより、接触抵抗率を低減できる。この理由は明確でないが、絶縁膜２２がオーミック電極２０を完全に覆うとオーミック電極２０と窒化物半導体層１８との合金化反応が抑制されるためと考えられる。
【００６０】
図１３（ａ）および図１３（ｂ）は、比較例１および実施例２のＳＥＭ画像である。図１３（ａ）および図１３（ｂ）に示すように、オーミック電極２０間にゲート電極３０が設けられている。図１３（ａ）のように、比較例１ではオーミック電極２０の端部４４に荒れ４２が生じている。図１３（ｂ）のように、実施例２では、オーミック電極２０の端部４４は直線状であり、荒れは生じていない。このように、熱処理時に絶縁膜２２がオーミック電極２０の側面を覆うことにより、オーミック電極２０の端部４４の荒れ４２を抑制できる。
【００６１】
また、実施例２によれば、図１０（ｂ）のように、窒化物半導体層１８上に絶縁膜２４（第２絶縁膜）を形成する。図１０（ｄ）のように、オーミック電極２０を形成する工程において、絶縁膜２４に形成された開口２５内にオーミック電極２０を形成する。図１１（ａ）のように、絶縁膜２２を形成する工程において、絶縁膜２４上に絶縁膜２２膜を形成する。これにより、絶縁膜２２を形成するまでの間に、窒化物半導体層１８の表面が絶縁膜２４で保護される。よって、窒化物半導体層１８の酸化および／または汚染を抑制できる。
【００６２】
絶縁膜２４が窒化シリコン膜の場合、絶縁膜２４内のシリコンとオーミック電極２０内のアルミニウムとの共晶を抑制するため、絶縁膜２４は屈折率が１．９以下の窒化シリコン膜であることが好ましい。絶縁膜２４の屈折率は１．８５以下がより好ましく、１．６以上がさらに好ましく、１．７以上がさらに好ましい。
【００６３】
実施例１および２では、オーミック電極２０をキャップ層１６上に設ける例を説明した。オーミック電極２０は、キャップ層１６に埋め込まれ、電子供給層１４上に接触していてもよい。
【００６４】
実施例１および２では、半導体装置として、オーミック電極２０間にゲート電極３０が設けられ、チャネル層１２（電子走行層）およびチャネル層１２上に形成された電子供給層１４を有するＨＥＭＴ（High Electron Mobility Transistor）を例に説明した。ＨＥＭＴ以外の半導体装置に実施例１から２の方法を適用してもよい。窒化物半導体とは、窒素（Ｎ）を含む半導体であり、例えば窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、および窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などである。
【００６５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
（付記１）
窒化物半導体層上にオーミック電極を形成する工程と、
前記窒化物半導体層上に、前記オーミック電極の側面を覆い、前記オーミック電極の上面に開口を有する第１絶縁膜を形成する工程と、
前記オーミック電極の側面を前記第１絶縁膜が覆い、前記第１絶縁膜の開口から前記オーミック電極の上面が露出した状態で前記オーミック電極を熱処理する工程と、
を含む半導体装置の製造方法。
（付記２）
前記熱処理する工程は、５００℃以上で熱処理する工程を含む付記１に記載の半導体装置の製造方法。
（付記３）
前記オーミック電極はアルミニウム膜を含み、前記第１絶縁膜は屈折率が１．９以下の窒化シリコン膜である付記１に記載の半導体装置の製造方法。
（付記４）
前記第１絶縁膜を形成する工程は、前記第１絶縁膜を前記窒化物半導体層の表面に接触するように形成する工程を含む付記１に記載の半導体装置の製造方法。
（付記５）
前記窒化物半導体層上に第２絶縁膜を形成する工程を含み、
前記オーミック電極を形成する工程は、前記第２絶縁膜に形成された開口内にオーミック電極を形成する工程を含み、
前記第１絶縁膜を形成する工程は、前記第２絶縁膜上に前記第１絶縁膜を形成する工程を含む付記１に記載の半導体装置の製造方法。
（付記６）
前記オーミック電極はアルミニウム膜を含み、前記第２絶縁膜は屈折率が１．９以下の窒化シリコン膜である付記５に記載の半導体装置の製造方法。
（付記７）
前記窒化物半導体層上の前記オーミック電極間にゲート電極を形成する工程を含み、
前記窒化物半導体層は、電子走行層と、前記電子走行層上に形成された電子供給層と、を含む付記１に記載の半導体装置の製造方法。
（付記８）
前記熱処理する工程は、７００℃以上で熱処理する工程を含む付記１に記載の半導体装置の製造方法。
（付記９）
前記オーミック電極は、前記窒化物半導体層上に形成されたチタン膜またはタンタル膜と、前記チタン膜またはタンタル膜上に形成されたアルミニウム膜と、を含む付記１に記載の半導体装置の製造方法。
（付記１０）
前記オーミック電極は、前記アルミニウム膜上に形成されたチタン膜、ニッケル膜またはタンタル膜を含む付記９に記載の半導体装置の製造方法。
【符号の説明】
【００６６】
１０  基板
１１  バッファ層
１２  チャネル層
１４  電子供給層
１６  キャップ層
１８  窒化物半導体層
２０  オーミック電極
２２、２４、３２  絶縁膜
２３、２５、５１、５３  開口
３０  ゲート電極
３４  配線層
４０  凹凸
４２  荒れ
４４  端部
５０、５２  フォトレジスト層
【図１】
2018163928.tif 000003
【図２】
2018163928.tif 000004
【図３】
2018163928.tif 000005
【図４】
2018163928.tif 000006
【図５】
2018163928.tif 000007
【図６】
2018163928.tif 000008
【図７】
2018163928.tif 000009
【図８】
2018163928.tif 000010
【図９】
2018163928.tif 000011
【図１０】
2018163928.tif 000012
【図１１】
2018163928.tif 000013
【図１２】
2018163928.tif 000014
【図１３】
2018163928.tif 000015