(57)【要約】【課題】バットジョイント界面における電流集中を抑制して信頼性を向上させることができる光半導体装置を得る。【解決手段】ｎ型半導体基板１の上にｎ型クラッド層２が設けられている。ｎ型クラッド層２の上に半導体レーザの活性層３と導波路の導波路層４が設けられている。活性層３の側面は導波路層４の側面と対向している。活性層３及び導波路層４の上にｐ型クラッド層５が設けられている。中間層８が、活性層３の側面と導波路層４の側面との間、及びｎ型クラッド層２と導波路層４との間に設けられ、活性層３の上には設けられておらず、導波路層４のバンドギャップよりも大きいバンドギャップを有する。【選択図】図１
2018018972.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型半導体基板と、
前記ｎ型半導体基板の上に設けられたｎ型クラッド層と、
前記ｎ型クラッド層の上に設けられた半導体レーザの活性層と、
前記ｎ型クラッド層の上に設けられ、前記活性層の側面と対向する側面を有する導波路の導波路層と、
前記活性層及び前記導波路層の上に設けられたｐ型クラッド層と、
前記活性層の前記側面と前記導波路層の前記側面との間、及び前記ｎ型クラッド層と前記導波路層との間に設けられ、前記活性層の上には設けられておらず、前記導波路層のバンドギャップよりも大きいバンドギャップを有する中間層とを備えることを特徴とする光半導体装置。
【請求項２】
ｐ型半導体基板と、
前記ｐ型半導体基板の上に設けられたｐ型クラッド層と、
前記ｐ型クラッド層の上に設けられた半導体レーザの活性層と、
前記ｐ型クラッド層の上に設けられ、前記活性層の側面と対向する側面を有する導波路の導波路層と、
前記活性層及び前記導波路層の上に設けられたｎ型クラッド層と、
前記活性層の前記側面と前記導波路層の前記側面との間、前記ｐ型クラッド層と前記導波路層との間、及び前記導波路層と前記ｎ型クラッド層との間に設けられ、前記活性層の下には設けられておらず、前記導波路層のバンドギャップよりも大きいバンドギャップを有する中間層とを備えることを特徴とする光半導体装置。
【請求項３】
前記活性層は多重量子井戸構造であり、前記導波路層はバルク構造又は量子井戸構造であることを特徴とする請求項１又は２に記載の光半導体装置。
【請求項４】
前記中間層はアンドープ又はｐ型であることを特徴とする請求項１〜３の何れか１項に記載の光半導体装置。
【請求項５】
前記中間層はＩｎＰ、ＡｌＧａＩｎＡｓ又はＩｎＧａＡｓＰであることを特徴とする請求項１〜４の何れか１項に記載の光半導体装置。
【請求項６】
前記活性層及び前記導波路層はＩｎＧａＡｓＰ又はＡｌＧａＩｎＡｓであることを特徴とする請求項１〜５の何れか１項に記載の光半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザと導波路をモノリシック集積した光半導体装置に関する。
【背景技術】
【０００２】
近年、光通信トラフィックの増大に伴い、その光源となる光半導体装置の高速動作のために様々な工夫がなされている。モノリシック集積もそのひとつである。ここで、半導体レーザと導波路をモノリシック集積した従来の装置では、両者の接合部分であるバットジョイント界面において半導体レーザの活性層と導波路の導波路層が直接的に接合していた。これにより、バットジョイント界面における光の散乱損失及びモード変換損失を抑制することができる。また、バットジョイント界面と活性層の上と導波路層の下にそれぞれｐ型ＩｎＰ中間層を挿入した装置も提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭６２−９０９６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
モノリシック集積デバイスの製造では、結晶再成長によって多数のデバイスを集積化するバットジョイント成長が用いられる。再成長界面であるバットジョイント界面には少なからず、プロセス中の汚染に起因した結晶欠陥、又は結晶格子不整合による結晶欠陥が存在する。そして、活性層と導波路層のエネルギーバンド構造の違いによりバットジョイント界面に電流が集中する。即ち、ｎ型基板から導波路層に流入する電子又はｐ型ＩｎＰクラッド層から導波路層に流入するホール電流がバットジョイント界面に滞留して電流密度が上昇する。このため、電流ストレス又はそれに伴う発熱による熱ストレスが加わり、結晶欠陥の延伸を引き起こし、デバイスの信頼性に影響を与える。
【０００５】
また、中間層を用いた場合、活性層上に積層された中間層と導波路層との界面に生じるバンドのノッチにより活性層へのホール注入が阻害される。活性層へ注入されなかったキャリアはリーク電流の形で導波路層へと流れ、バットジョイント界面において電流密度を上昇させることになる。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、その目的はバットジョイント界面における電流集中を抑制して信頼性を向上させることができる光半導体装置を得るものである。
【課題を解決するための手段】
【０００７】
本発明に係る光半導体装置は、ｎ型半導体基板と、前記ｎ型半導体基板の上に設けられたｎ型クラッド層と、前記ｎ型クラッド層の上に設けられた半導体レーザの活性層と、前記ｎ型クラッド層の上に設けられ、前記活性層の側面と対向する側面を有する導波路の導波路層と、前記活性層及び前記導波路層の上に設けられたｐ型クラッド層と、前記活性層の前記側面と前記導波路層の前記側面との間、及び前記ｎ型クラッド層と前記導波路層との間に設けられ、前記活性層の上には設けられておらず、前記導波路層のバンドギャップよりも大きいバンドギャップを有する中間層とを備えることを特徴とする。
【発明の効果】
【０００８】
本発明では導波路層の側面と下部を覆うように中間層を挿入している。これにより、半導体基板から導波路層への電子の流入を抑制することができる。また、中間層が活性層の上には設けられていないため、活性層へのホール注入は阻害されない。よって、バットジョイント界面における電流集中を抑制して信頼性を向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１に係る光半導体装置を示す光の進行方向の断面図である。
【図２】実施の形態１に係る光半導体装置を示す一部切り欠き斜視図である。
【図３】実施の形態１に係る光半導体装置の製造方法を示す断面図である。
【図４】実施の形態１に係る光半導体装置の製造方法を示す断面図である。
【図５】実施の形態１に係る光半導体装置の製造方法を示す断面図である。
【図６】実施の形態１に係る光半導体装置の製造方法を示す断面図である。
【図７】実施の形態１に係る光半導体装置の製造方法を示す断面図である。
【図８】実施の形態１に係る光半導体装置の製造方法を示す断面図である。
【図９】実施の形態１に係る光半導体装置の製造方法を示す断面図である。
【図１０】実施の形態１に係る光半導体装置の製造方法を示す断面図である。
【図１１】実施の形態１に係る光半導体装置の製造方法を示す断面図である。
【図１２】実施の形態１に係る光半導体装置の製造方法を示す断面図である。
【図１３】実施の形態１に係る光半導体装置の製造方法を示す断面図である。
【図１４】実施の形態１に係る光半導体装置の製造方法を示す断面図である。
【図１５】比較例１に係る光半導体装置を示す図である。
【図１６】比較例２に係る光半導体装置を示す図である。
【図１７】比較例１のバットジョイント界面における電流密度のシミュレーション結果を示す図である。
【図１８】実施の形態１のバットジョイント界面における電流密度のシミュレーション結果を示す図である。
【図１９】導波路層における最大電流密度をホール電流と電子電流ごとにプロットした図である。
【図２０】実施の形態２のバットジョイント界面における電流密度のシミュレーション結果を示す図である。
【図２１】実施の形態３に係る光半導体装置を示す光の進行方向の断面図である。
【発明を実施するための形態】
【００１０】
本発明の実施の形態に係る光半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１１】
実施の形態１．
図１は、実施の形態１に係る光半導体装置を示す光の進行方向の断面図である。図の左側は半導体レーザであり、右側は導波路である。ｎ型ＩｎＰ基板１の上にｎ型ＩｎＰクラッド層２が設けられている。ｎ型ＩｎＰクラッド層２の上に半導体レーザの活性層３と導波路の導波路層４が設けられている。活性層３の側面は導波路層４の側面と対向している。両者の接合部分がバットジョイント界面である。活性層３及び導波路層４の上にｐ型ＩｎＰクラッド層５が設けられている。
【００１２】
ｐ型ＩｎＰクラッド層５の上にｐ側電極６が設けられている。ｎ型ＩｎＰ基板１の下にｎ側電極７が設けられている。ただし、活性層３にのみ電流を注入するため、ｐ側電極６は活性層３の上部にのみに設けられている。
【００１３】
アンドープＩｎＰ中間層８が、活性層３の側面と導波路層４の側面との間、及びｎ型ＩｎＰクラッド層２と導波路層４との間にＬ字型に設けられている。ただし、アンドープＩｎＰ中間層８は活性層３の上には設けられていない。アンドープＩｎＰ中間層８のバンドギャップは導波路層４のバンドギャップよりも大きい。
【００１４】
図２は、実施の形態１に係る光半導体装置を示す一部切り欠き斜視図である。活性層３及び導波路層４はストライプ状にパターニングされ、その両側は電流を狭窄するための電流狭窄層９で埋め込まれている。
【００１５】
続いて、本実施の形態に係る光半導体装置の製造方法を説明する。図３〜図１４は、実施の形態１に係る光半導体装置の製造方法を示す断面図である。ただし、図３〜図８は光の進行方向の断面図であり、図９〜図１４は半導体レーザにおける光の進行方向とは直角方向の断面図である。
【００１６】
まず、図３に示すように、ｎ型ＩｎＰ基板１上にｎ型ＩｎＰクラッド層２及び活性層３を順に形成する。次に、図４に示すように、活性層３上に絶縁膜１０を形成する。次に、図５に示すように、半導体レーザになる部分以外の絶縁膜１０を除去する。
【００１７】
次に、図６に示すように、パターニングした絶縁膜１０をマスクとして活性層３をエッチングする。次に、図７に示すように、この絶縁膜１０を選択成長用マスクとして、ＭＯＣＶＤによりアンドープＩｎＰ中間層８及び導波路層４を順に形成する。その後、絶縁膜１０をバッファードフッ酸などで除去する。次に、図８及び図９に示すように、絶縁膜１１を形成する。以上のように作製した半導体ウエハを、通常のウエハプロセスにより以下のように加工する。
【００１８】
次に、図１０に示すように、絶縁膜１１をストライプ状にパターニングする。次に、図１１に示すように、ストライプ状の絶縁膜１１をマスクにして活性層３、導波路層４及びアンドープＩｎＰ中間層８をエッチングする。次に、図１２に示すように、ストライプ状の絶縁膜１１を選択成長マスクとして電流狭窄層９をＭＯＣＶＤにより形成する。その後、絶縁膜１１をバッファードフッ酸などにより除去する。
【００１９】
次に、図１３に示すように、ｐ型ＩｎＰクラッド層５をＭＯＣＶＤにより形成する。次に、図１及び図１４に示すように、ｐ側電極６及びｎ側電極７を形成する。以上の工程により導波路を有する光集積デバイスが製造される。
【００２０】
続いて、本実施の形態の効果を比較例１，２と比較して説明する。図１５は、比較例１に係る光半導体装置を示す図である。図１６は、比較例２に係る光半導体装置を示す図である。比較例１にはアンドープＩｎＰ中間層８が無い。比較例２ではアンドープＩｎＰ中間層８が活性層３上にも設けられている。
【００２１】
図１７は、比較例１のバットジョイント界面における電流密度のシミュレーション結果を示す図である。図１８は、実施の形態１のバットジョイント界面における電流密度のシミュレーション結果を示す図である。横軸は図１又は図１５のＡ−Ｂにおける位置を表し、縦軸はホール電流と電子電流の電流密度を表している。活性層３と導波路層４のバットジョイント界面に挿入したアンドープＩｎＰ中間層８の膜厚は２００ｎｍとした。図１９は、導波路層における最大電流密度をホール電流と電子電流ごとにプロットした図である。活性層３はＡｌＧａＩｎＡｓ、導波路層４はＩｎＧａＡｓＰとしてシミュレーションを実施した。
【００２２】
活性層３は多重量子井戸構造、導波路層４は活性層３の多重量子井戸構造の実効的なバンドギャップより大きいバンドギャップを有するバルク構造である。このため、これらが接合したバットジョイント界面にはバンド不連続が生じる。従って、導波路層４にキャリアが流入すると、そのキャリアはバットジョイント界面に集中する。なお、導波路層４は、活性層３の多重量子井戸構造より大きいバンドギャップを有する量子井戸構造で構成されるものでも同様の事象が生じうる。
【００２３】
比較例１では主に電子電流密度が導波路層４側で活性層３側のおよそ１０倍に達しており、バットジョイント界面において導波路層４側で極めて高い電流の集中が生じる。比較例２では活性層３へのホール注入が阻害され、バットジョイント界面において電流密度が上昇する。
【００２４】
一方、実施の形態１では導波路層４の側面と下部をＬ字型に覆うようにアンドープＩｎＰ中間層８を挿入している。これにより、ｎ型ＩｎＰ基板１から導波路層４への電子の流入を抑制することができる。また、アンドープＩｎＰ中間層８が活性層３の上には設けられていないため、活性層３へのホール注入は阻害されない。よって、バットジョイント界面における電流集中を抑制して信頼性を向上させることができる。
【００２５】
実施の形態２．
本実施の形態では、アンドープＩｎＰ中間層８の代わりに、中間層としてｐ型ＩｎＰ層を用いる。図２０は、実施の形態２のバットジョイント界面における電流密度のシミュレーション結果を示す図である。図１９及び図２０に示すように、本実施の形態では、比較例よりも界面での導波路層４側の電流密度を抑制することができ、実施の形態１よりも導波路層４への電子の流入を抑制することができる。
【００２６】
実施の形態３．
図２１は、実施の形態３に係る光半導体装置を示す光の進行方向の断面図である。図の左側は半導体レーザであり、右側は導波路である。実施の形態１，２ではｎ型ＩｎＰ基板１を用いたが、本実施の形態ではｐ型半導体基板１２を用いる。
【００２７】
ｐ型半導体基板１２の上にｐ型ＩｎＰクラッド層５が設けられている。ｐ型ＩｎＰクラッド層５の上に半導体レーザの活性層３と導波路の導波路層４が設けられている。活性層３の側面は導波路の導波路層４の側面と対向している。活性層３及び導波路層４の上にｎ型ＩｎＰクラッド層２が設けられている。
【００２８】
ｎ型ＩｎＰクラッド層２の上にｎ側電極７が設けられている。ｐ型半導体基板１２の下にｐ側電極６が設けられている。ただし、活性層３にのみ電流を注入するため、ｎ側電極７は活性層３の上部にのみに設けられている。
【００２９】
アンドープＩｎＰ中間層８が、活性層３の側面と導波路層４の側面との間、ｐ型ＩｎＰクラッド層５と導波路層４との間、及びｎ型ＩｎＰクラッド層２と導波路層４との間に設けられている。ただし、アンドープＩｎＰ中間層８は活性層３の下には設けられていない。アンドープＩｎＰ中間層８のバンドギャップは導波路層４のバンドギャップよりも大きい。なお、アンドープＩｎＰ中間層８の代わりに、中間層としてｐ型ＩｎＰ層を用いてもよい。
【００３０】
このようにｎ型ＩｎＰクラッド層２と導波路層４との間にアンドープＩｎＰ中間層８を挿入することで、ｎ型ＩｎＰクラッド層２から導波路層４への電子電流の流入を抑制することができる。また、アンドープＩｎＰ中間層８は活性層３の下には設けられていないため、活性層３へのホール注入は阻害されない。よって、ｐ型半導体基板１２を用いた場合でも、極性は逆転するが、実施の形態１と同様にバットジョイント界面における電流集中を抑制して信頼性を向上させることができる。
【００３１】
なお、実施の形態１〜３において、中間層として、アンドープＩｎＰ中間層８及びｐ型ＩｎＰ層の代わりにアンドープ又はｐ型のＡｌＧａＩｎＡｓ層又はＩｎＧａＡｓＰ層を用いてもよい。ただし、何れの場合でも中間層のバンドギャップが導波路層４のバンドギャップよりも大きくなるようにする。これにより、中間層が障壁層となってｎ型層から導波路層４への電子電流の流入を抑制することができる。
【００３２】
また、実施の形態１〜３において、活性層３及び導波路層４はＩｎＧａＡｓＰでもＡｌＧａＩｎＡｓでもよい。導波路だけでなく、半導体増幅器又は半導体変調器を更にモノリシックに集積してもよい。
【符号の説明】
【００３３】
１  ｎ型ＩｎＰ基板、２  ｎ型ＩｎＰクラッド層、３  活性層、４  導波路層、５  ｐ型ＩｎＰクラッド層、８  アンドープＩｎＰ中間層、１２  ｐ型半導体基板
【図１】
2018018972.tif 000003
【図２】
2018018972.tif 000004
【図３】
2018018972.tif 000005
【図４】
2018018972.tif 000006
【図５】
2018018972.tif 000007
【図６】
2018018972.tif 000008
【図７】
2018018972.tif 000009
【図８】
2018018972.tif 000010
【図９】
2018018972.tif 000011
【図１０】
2018018972.tif 000012
【図１１】
2018018972.tif 000013
【図１２】
2018018972.tif 000014
【図１３】
2018018972.tif 000015
【図１４】
2018018972.tif 000016
【図１５】
2018018972.tif 000017
【図１６】
2018018972.tif 000018
【図１７】
2018018972.tif 000019
【図１８】
2018018972.tif 000020
【図１９】
2018018972.tif 000021
【図２０】
2018018972.tif 000022
【図２１】
2018018972.tif 000023