(57)【要約】【課題】ＡＦＧの波形を観測しながら、ＤＵＴの入力インピーダンスを測定する。【解決手段】任意波形ファンクション生成部（ＡＦＧ）１００で、周波数ｆの正弦波信号を生成し、ＡＦＧのＢＮＣ出力端子１８４にマッチング負荷で終端した同軸ケーブルを接続した状態で、波形分析部２００によって、ＢＮＣ出力端子１８４の電圧を測定し、ＡＦＧの第１電圧Ｖｍｅａ＿ｎｏｍを得る。次に、同軸ケーブルがオープン負荷で終端された状態で、ＢＮＣ出力端子１８４の電圧を測定して第２電圧Ｖｍｅａ＿ｏｐｅｎを得て、複素数比ｋＯを計算する。更に、同軸ケーブルがＤＵＴで終端された状態で第３電圧Ｖｍｅａ＿ｌｏａｄを得て、複素数比ｋｌを計算する。そして、ｋＯ及びｋｌを用いて、ＤＵＴの入力インピーダンスを算出する。【選択図】図１
2018063254.tif 000002
【特許請求の範囲】
【請求項１】
出力端子から波形情報である試験波形を供給する波形生成部と、該波形生成部の上記出力端子に結合される入力端子を有する波形測定部とを含む回路網における被試験デバイス（ＤＵＴ）の電気的な入力インピーダンスを求める方法であって、
上記波形生成部の上記出力端子をケーブルの負荷とマッチングしているマッチング負荷に結合する処理と、
１つ以上の周波数において、上記試験波形の第１電圧を測定する処理と、
上記波形生成部の上記出力端子をオープン負荷に結合する処理と、
上記周波数と同じ１つ以上の周波数において、上記試験波形の第２電圧を測定する処理と、
上記ケーブルの上記負荷と同じ負荷を有するケーブルを介して上記波形生成部の上記出力端子を上記ＤＵＴに結合する処理と、
上記周波数と同じ１つ以上の周波数において、上記試験波形の第３電圧を測定する処理と、
上記第１、第２及び第３電圧の測定値から上記ＤＵＴの上記入力インピーダンスを求める処理と
を具える被試験デバイスの入力インピーダンスを求める方法。
【請求項２】
上記マッチング負荷を用いた上記試験波形の上記測定値と、上記オープン負荷を用いた上記試験波形の上記測定値とを用いた測定結果として複素数比ｋＯを求める処理を更に具える請求項１による被試験デバイスの入力インピーダンスを求める方法。
【請求項３】
上記マッチング負荷を用いた上記試験波形の上記測定値と、上記波形生成部を上記ＤＵＴに結合したときの上記試験波形の上記測定値とを用いた測定結果として複素数比ｋlを求める処理を更に具える請求項１又は２による被試験デバイスの入力インピーダンスを求める方法。
【請求項４】
上記ｋＯと上記ｋlとを用いて、上記ＤＵＴの上記入力インピーダンスを求める処理を更に具える請求項３による被試験デバイスの入力インピーダンスを求める方法。
【請求項５】
波形生成部の出力端子に結合され、上記波形生成部によって生成される試験信号の情報を入力として受けて、被試験デバイス（ＤＵＴ）の電気的な入力インピーダンスを求める波形測定装置であって、
上記波形生成部の上記出力端子をケーブルの負荷とマッチングしているマッチング負荷に結合しているときに、１つ以上の周波数において、上記試験波形の第１電圧を測定する第１測定装置と、
上記波形生成部の上記出力端子をオープン負荷に結合しているときに、上記周波数と同じ１つ以上の周波数において、上記試験波形の第２電圧を測定する第２測定装置と、
上記ケーブルの上記負荷とマッチングする負荷を有するケーブルを介して上記波形生成部の上記出力端子を上記ＤＵＴに結合しているときに、上記周波数と同じ１つ以上の周波数において、上記試験波形の第３電圧を測定する第３測定装置と、
上記第１測定装置、上記第２測定装置及び上記第３測定装置によって測定された上記第１電圧、上記第２電圧及び上記第３電圧から、上記ＤＵＴの電気的な上記入力インピーダンスを求めるよう構成されるプロセッサと
を具える波形測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被測定デバイス（ＤＵＴ）の電気的な入力インピーダンス測定のための装置及び方法に関し、特に、波形を測定する手法を利用したＤＵＴの電気的入力インピーダンス測定のための装置及び方法に関する。
【背景技術】
【０００２】
任意波形ファンクション生成装置（ＡＦＧ）は、電気回路の設計や試験のために、ユーザが定義した連続的な又はバーストによる数学的関数（ファンクション）波形信号を生成する用途で広く利用されている。ＡＦＧは、その動作周波数レンジにおいて、典型的には、５０オームの出力インピーダンスを有している。ＡＦＧの出力信号をＤＵＴ（被試験デバイス）に供給して、ＤＵＴを試験する場合、ＤＵＴの入力インピーダンスが、ＡＦＧで生成された出力信号に影響を与えることが知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２７９６０９号公報
【特許文献２】特開２００４−１９８４１５号公報
【特許文献３】特開２０１７−７５９３２号公報
【非特許文献】
【０００４】
【非特許文献１】「AFG3000Cシリーズ任意波形／ファンクション・ジェネレータ」の紹介ページ、［online］、テクトロニクス社、［２０１７年１０月１３日検索］、インターネット<URL：https://jp.tek.com/signal-generator/afg3000-function-generator>
【非特許文献２】「TTR500 ベクトル ネットワーク アナライザ (VNA)」の紹介ページ、［online］、テクトロニクス社、［２０１７年１０月１０日検索］、インターネット<URL：https://jp.tek.com/ttr500>
【非特許文献３】「オシロスコープ」の紹介ページ、［online］、テクトロニクス社、［２０１７年１０月１３日検索］、インターネット<URL：https://jp.tek.com/oscilloscope>
【発明の概要】
【発明が解決しようとする課題】
【０００５】
広い周波数レンジに渡るＤＵＴのインピーダンスを測定するには、典型的には、ベクトル・ネットワーク・アナライザ（ＶＮＡ）が必要である。しかし、ＶＮＡからは、ＤＵＴに実際に印加された波形信号の情報は得られない。従って、ＡＦＧの波形を観測しながら、ＤＵＴのインピーダンスを測定することは、実現できていないままである。
【０００６】
本発明の実施形態は、これら及び他の課題を解決しようとするものである。
【図面の簡単な説明】
【０００７】
【図１】図１は、本発明の実施形態による波形観測機能を有する任意波形ファンクション生成装置のブロック図である。
【図２】図２は、インピーダンス測定を実行するために、本発明の実施形態で使用される種々の例示的な測定を示すブロック図である。
【図３】図３は、本発明の実施形態で使用される例示的な工程を示すフローチャートである。
【発明を実施するための形態】
【０００８】
本発明の実施形態には、被試験デバイス（ＤＵＴ）上のアクティブな信号について、ケーブルの特性をディエンベッドしながら、リアルタイムで波形観測を行う技術が含まれる。また、本発明の実施形態は、ユーザがＤＵＴの入力インピーダンスを求めて、動作を最適化し、問題を取り除くために、回路の特性を求めることを可能にする。後述のように、本発明の実施形態を使うことで、波形の観測とインピーダンス測定の両方を１台のＡＦＧ装置で実施することが可能になる。
【０００９】
図１は、本発明の実施形態による任意波形ファンクション生成部（ＡＦＧ）を含む試験システムのブロック図である。なお、図１に示すシステム全体を、例えば、１台の任意波形ファンクション生成装置として実現しても良い。ＡＦＧ１００は、回路やデバイスの設計と試験を行う際に役立つ任意のカスタムな及び標準的な波形信号を生成する。本発明の実施形態の説明は、ＡＦＧと関連させて行うが、波形を生成する任意のタイプの装置を使用できる。ＡＦＧ１００は、通常、信号増幅器１８０の出力端子に出力信号１８２を生成する。特定の所望の出力信号は、ユーザによって選択される。選択されると、時間／位相アドレス・マッパ１２０は、波形メモリ１４０中に所望の信号の中間形式を記憶するためのアドレスを生成する。アドレス・マッパ１２０は、システム・クロック１１０からの入力を受けて、波形メモリ１４０に入力されるアドレス・データとクロック・データの両方を生成する。高速デジタル・アナログ・コンバータ（ＤＡＣ）１６０のようなデジタル・アナログ変換回路は、波形メモリ１４０からのデジタル信号をアナログ信号に変換する。波形再構成フィルタ１７０のようなフィルタは、アナログ信号が信号増幅器１８０に送られて出力信号１８２として出力される前にアナログ信号をフィルタ処理する。
【００１０】
ＡＦＧ１００からの出力信号１８２は、図示しない被試験デバイス（ＤＵＴ）へ送ることができる。これによると、都合の良いことには、出力信号１８２を、図１に示す波形分析部２００のような波形分析測定回路で分析することにより、ＡＦＧのＢＮＣ出力端子１８４に結合されたＤＵＴの入力インピーダンスが求められる。
【００１１】
図１に示す波形分析部２００には、入力信号を受ける高インピーダンスの増幅器２１０がある。この場合、波形分析部２００への入力信号は、ＡＦＧ１００の出力信号１８２である。ＡＦＧ１００の出力信号１８２は、また、ＤＵＴに供給されても良い。波形分析部２００への入力信号は、アナログ・デジタル・コンバータ（ＡＤＣ）２３０に供給される前に、アンチ・エイリアシング・フィルタ２２０を通過する。ＡＤＣ２３０は、アナログ信号をクロック信号及びデータ信号（波形データ）を含むデジタル信号に変換する。これらデータ信号及びクロック信号は、波形アクイジション（波形取り込み）コントローラ２４０に供給される。また、波形アクイジション・コントローラ２４０には、ＡＦＧ１００と波形分析部２００との間に結合されたシンクロナイザ（トリガ生成回路）１９０で導出されたトリガ信号も供給される。トリガ信号は、基準位相として利用される。波形アクイジション・コントローラ２４０は、波形アクイジション・メモリ２５０に結合される。波形データは、波形ディエンベッド部２６０に送られ、表示装置（図示せず）に送られる前に、ケーブルの特性などをディエンベッドするようにしても良い。表示装置は、ディエンベッドされた波形データをユーザに波形として視覚的に表示する。
【００１２】
本発明の実施形態は、ＤＵＴに提供される波形を測定及び分析することによって、ＡＦＧ１００の出力端子１８４に結合されたＤＵＴの入力インピーダンスを測定できる。
【００１３】
図２は、インピーダンス測定を実行するために、本発明の実施形態で使用される種々の例示的な測定を示すブロック図である。図３は、波形観測に基づいて、ＤＵＴの入力インピーダンスを求めるのに利用できる例示的な工程を説明する例示的なフローチャート３００である。図２及び３を参照して、本発明の実施形態を説明する。ＤＵＴの入力インピーダンス測定における最初のステップ３０２では、ＡＦＧ１００の出力端子１８４における出力信号の電圧が測定される。ＡＦＧ１００は、典型的には、ＢＮＣ（Bayonet Neill-Concelman）コネクタを有する同軸ケーブルを通してＤＵＴと接続されるので、ＡＦＧの出力端子１８４は、ＢＮＣ出力端子と呼ばれることもある。
【００１４】
より具体的には、ある実施形態では、最初の工程３０２において、ＢＮＣ出力端子１８４に同軸ケーブルを結合し、更に、この同軸ケーブルの負荷とマッチングした負荷（マッチング負荷、つまり、マッチング負荷のインピーダンスは、同軸ケーブルの特性インピーダンスＺＣに等しい）を同軸ケーブルに結合した状態、言い換えると、同軸ケーブルをマッチング負荷で終端した状態で、ＡＦＧ１００が周波数ｆの正弦波（サイン）信号を生成しているときに、出力端子１８４の電圧を測定し、同期した波形アクイジション（波形取り込み）によって、ＡＦＧ１００の公称出力電圧Ｖｍｅａ＿ｎｏｍという複素測定結果を生成する。言い換えると、Ｖｍｅａ＿ｎｏｍは、次のように複素形式で表すことができる。
【００１５】
【数１】
2018063254.tif 000003
【００１６】
ここで、同期トリガ信号が基準位相として利用される。
【００１７】
次に、工程３０４では、同軸ケーブルがオープン負荷で終端された状態で、同期した波形アクイジション（取り込み）によって、周波数ｆの正弦波信号について、出力端子１８４の電圧を測定する。即ち、信号は、負荷で完全に反射され、公称出力電圧（Ｖｍｅａ＿ｎｏｍ）に対する測定結果（Ｖｍｅａ＿ｏｐｅｎ）の複素数比ｋＯが、工程３０６において、次のように計算できる。
【００１８】
【数２】
2018063254.tif 000004
【００１９】
ここで、αは、未知の減衰係数であり、βは、未知の波形数、ｌは、同軸ケーブルの未知の長さである。
【００２０】
工程３０２、３０４及び３０６は、全周波数レンジをスキャンし、特定の周波数ステップΔｆ毎に同軸ケーブルのｋＯの特性を求めるために、異なる周波数で繰り返される。周波数ステップΔｆは、通常、周波数に応じて定められる。図３では、この処理に関し、工程３０８において、全周波数レンジがスキャンされたか判断するとして示されている。もしＡＦＧ１００の全周波数レンジがスキャンされていないのなら、工程３１０において周波数が変更され、この新しい周波数を用いて、工程３０２、３０４及び３０６が繰り返される。上述のように、周波数は、工程３１０において、周波数ステップΔｆで変更される。
【００２１】
次に、ＡＦＧ１００は、ＤＵＴに接続され、工程３１２では、同軸ケーブルがＤＵＴで終端された状態で、周波数ｆの正弦波信号について、出力端子１８２の電圧を測定する。次いで、工程３１４では、同期波形アクイジションによって、ＡＦＧ１００の公称出力電圧（Ｖｍｅａ＿ｎｏｍ）に対する測定結果（Ｖｍｅａ＿ｌｏａｄ）の複素数比ｋ１が、次の数式に従って計算される。
【００２２】
【数３】
2018063254.tif 000005
【００２３】
ここで、ＺＤＵＴは、ＤＵＴの未知の入力インピーダンスである。
【００２４】
工程３１２及び３１４は、全周波数レンジをスキャンし、特定の周波数ステップΔｆ毎に同軸ケーブルのｋｌの特性を求めるために、異なる周波数で繰り返される。周波数ステップΔｆは、通常、周波数に応じて定められる。図３では、この処理に関し、工程３１６において、全周波数レンジがスキャンされたか判断するとして示されている。もしＡＦＧ１００の全周波数レンジがスキャンされていないのなら、工程３１８において周波数が変更され、この新しい周波数を用いて、工程３１２及び３１４が繰り返される。上述のように、周波数は、工程３１８において、周波数ステップΔｆで変更される。
【００２５】
工程３０２〜３１８を利用してｋＯ及びｋl特性を求めた後、工程３２０では、周波数ｆの正弦波信号について、数式４を利用して、特性を求めたｋＯ及びｋlの値を使用して、ＤＵＴの複素入力インピーダンスを求める。
【００２６】
【数４】
2018063254.tif 000006
【００２７】
サンプルされた周波数の全てについて工程３２０を実行することによって、ＡＦＧ１００の全周波数レンジが、特定周波数ステップΔｆ毎に、ＤＵＴの入力インピーダンスであるＺＤＵＴ（２πｆ）の特性を完全に求めるのに利用される。なお、特定周波数ステップΔｆは、周波数に依存して決定される。
【００２８】
別の実施形態では、上述の周波数スキャンの測定処理を速くするために、正弦波信号の代わりに、パルス信号又は他の任意波形信号を利用することも実現可能である。この処理は、Ｖｍｅａ＿ｎｏｍ、Ｖｍｅａ＿ｏｐｅｎ、Ｖｍｅａ＿ｌｏａｄ、ｋＯ、ｋlのフーリエ変換により周波数領域へ変換する計算を行うことを除けば、先の処理とほぼ同じであり、これによって、図２及び数式５に示すように、周波数依存複素インピーダンスがＺＤＵＴ得られる。
【００２９】
【数５】
2018063254.tif 000007
【００３０】
ＤＵＴの入力インピーダンスの特性を求めるのに、上述のように正弦波信号の代わりにパルス信号を代用すると、正弦波信号よりもパルス信号の方が速く分析できるので、測定時間を節約できる。しかし、このパルス信号（矩形波信号）による方法は、ノイズの影響を受けやすいので、正弦波による方法よりも精度では劣る。
【００３１】
上述の実施形態は、図１に示すシステム全体を、例えば、１台のＡＦＧ装置として実現可能である。しかし、実際にこうしたＡＦＧ装置等を製造する前に、上述したインピーダンス測定が現実に動作すること検証した手法を以下に説明する。即ち、本願出願人である米国テクトロニクス社（Tektronix, Inc.）が製造販売するＡＦＧ３２５２Ｃ型任意波形／ファンクション・ジェネレータ（非特許文献１参照、以下、単にＡＦＧとも呼ぶ）と、同、ＭＳＯ４１０４Ｂ型オシロスコープ（以下、単にＭＳＯとも呼ぶ）とを使用して、以下に示すインストラクションに従うことでエミュレートできる。
【００３２】
１）ＡＦＧに１０ＭＨｚ、１Ｖｐｐ（ピーク・トゥ・ピーク電圧）、５０オームの出力信号を設定すると共に、ＡＦＧのトリガ出力信号をＭＳＯの波形アクイジションに利用する。
２）ＡＦＧからのケーブルをＭＳＯに接続し、ＭＳＯの終端を５０オームに設定し、ＡＦＧのＢＮＣ出力端子の電圧をプローブで測定する。
３）ケーブルをＭＳＯの入力端子から外してケーブルをオープンのままにし、ＡＦＧのＢＮＣ出力端子の電圧をプローブで測定する。
４）ＤＵＴにケーブルを（例えば、並列な複数のＢＮＣ−ＢＮＣ型５０オーム負荷（ＭＳＯの入力インピーダンスを含めて）のケーブルを利用して）接続し、ＤＵＴをＭＳＯの１つのチャンネルに接続し、そのチャンネルを５０オーム終端に設定し、次いで、プローブを使って別のチャンネルでＡＦＧのＢＮＣ出力端子の電圧を測定する。
５）図２及び３を参照して説明した工程を利用して、ＤＵＴの入力インピーダンスを算出する。これは、以下の表１に示すように、エラーの絶対値が１１％未満であることを示す。
【００３３】
【表１】
2018063254.tif 000008
【００３４】
上記エミュレーションのエラーの原因としては、以下のものが有り得る。
ａ）トリガ・エラー：オシロスコープが、ＡＦＧと非同期で動作しているのが原因
ｂ）測定エラー：例えば、位相エラー、振幅エラー、プローブによる外乱（disturbance：擾乱）など
ｃ）システム・エラー：負荷、ＡＦＧ及びケーブルの理想インピーダンス値は、推定である
【００３５】
本発明の実施形態は、先の段落において「ａ」及び「ｂ」でリストアップしたエラーの原因の大部分を除去できる。また、「ｃ」のエラーについても、ＡＦＧ１００の出力インピーダンス、負荷インピーダンス及びケーブル・インピーダンスの変動を最小化することによって、低減するようにできる。言い換えると、本発明の実施形態は、現在実現可能なレベルに比較して、大幅に高いレベルで測定精度を改善するであろう。
【００３６】
上述の手法を用いることで、ＤＵＴの入力インピーダンスを、波形の観測結果から求めることができる。ＤＵＴの実際の波形と共に、ＤＵＴのインピーダンスの情報によって、ＡＦＧは、ＤＵＴについて動作を最適化し、問題を取り除くために、回路の特性を求めることができるようになる。
【００３７】
本発明の実施形態は、特別に制作されたハードウェア、ファームウェア、デジタル・シグナル・プロセッサ、又はプログラムされた命令に従って動作するプロセッサを含む特別にプログラムされた汎用コンピュータ上で動作できる。本願で使用する「コントローラ」又は「プロセッサ」という用語は、マイクロプロセッサ、マイクロコンピュータ、ＡＳＩＣ、及び専用ハードウェア・コントローラを含むことを意図している。本発明の１つ以上の態様は、１つ以上のコンピュータ（モニタリング・モジュールを含む）又は他のデバイスによって実行される１つ以上のプログラム・モジュールなどのコンピュータ使用可能データ及びコンピュータ実行可能命令で実施できる。一般に、プログラム・モジュールは、特定のタスクを実行するルーチン又はプログラム、オブジェクト、コンポーネント、データ構造などを含み、コンピュータ又は他のデバイスのプロセッサによって実行されるときに特定の抽象データ型を実現する。コンピュータ実行可能命令は、ハードディスク、光ディスク、リムーバブル記憶媒体、ソリッド・ステート・メモリ、ＲＡＭ等のような非一時的なコンピュータ可読媒体に記憶されてもよい。当業者には理解されるように、様々な実施形態において、必要に応じて、プログラム・モジュールのうちの１つを組み合わせるか、又は分散させることができる。更に、機能は、集積回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）などのようなファームウェア又はハードウェア同等物において全体的又は部分的に実現できる。特定のデータ構造を使用して、本発明の１つ以上の態様をより効果的に実施することができ、そのようなデータ構造は、本願に記載されたコンピュータ実行可能命令及びコンピュータ使用可能データの範囲内で考えられる。
【００３８】
開示された主題の前述のバージョンは、上述したか、又は、当業者には明らかであろう多くの効果を有する。そうだとしても、開示された装置、システム又は方法の全てバージョンにおいて、これらの効果又は特徴の全てが必要とされるわけではない。
【００３９】
更に、本願は、特定の特徴に言及している。本願における開示は、それらの特定の特徴の全ての可能な組み合わせを含むと理解されるべきである。例えば、特定の特徴が、特定の態様又は実施形態という状況において開示されている場合、その特徴は、可能な限り、他の態様及び実施形態の状況においても使用できる。
【００４０】
また、本願において、２つ以上の定義された工程又は動作を有する方法を参照する場合、定義された工程又は動作は、状況がそれらの可能性を排除しない限り、任意の順序で又は同時に実行できる。
【００４１】
説明の都合上、本発明の特定の実施形態を図示し説明してきたが、本発明の趣旨及び範囲から逸脱することなく様々な改変がなされ得ることが理解されよう。
【００４２】
本発明の概念１は、出力端子から波形情報である試験波形を供給する波形生成部と、該波形生成部の上記出力端子に結合される入力端子を有する波形測定部とを含む回路網における被試験デバイス（ＤＵＴ）の電気的な入力インピーダンスを求める方法であって、
上記波形生成部の上記出力端子にケーブルを結合すると共に、上記ケーブルの負荷とマッチングするマッチング負荷を上記ケーブルに結合する処理と、
１つ以上の周波数において、上記試験波形の第１電圧を測定する処理と、
上記波形生成部の上記出力端子をオープン負荷に結合する処理と、
上記周波数と同じ１つ以上の周波数において、上記試験波形の第２電圧を測定する処理と、
上記ケーブルの上記負荷と同じ負荷を有するケーブルを介して上記波形生成部の上記出力端子を上記ＤＵＴに結合する処理と、
上記周波数と同じ１つ以上の周波数において、上記試験波形の第３電圧を測定する処理と、
上記第１、第２及び第３電圧の測定値（それぞれ、第１測定値、第２測定値及び第３測定値）から上記ＤＵＴの上記入力インピーダンスを求める処理と
を具えている。
【００４３】
本発明の概念２としては、上記概念１による電気的な入力インピーダンスを求める方法があり、上記マッチング負荷を用いた上記試験波形の上記測定値（第１測定値）と、上記オープン負荷を用いた上記試験波形の上記測定値（第２測定値）とを用いた測定結果として複素数比ｋＯを求める処理を更に具えている。
【００４４】
本発明の概念３としては、上記概念１又は２による電気的な入力インピーダンスを求める方法があり、上記マッチング負荷を用いた上記試験波形の上記測定値（第１測定値）と、上記波形生成部を上記ＤＵＴに結合したときの上記試験波形の上記測定値（第３測定値）とを用いた測定結果として複素数比ｋl を求める処理を更に具えている。
【００４５】
本発明の概念４としては、上記概念３による電気的な入力インピーダンスを求める方法があり、上記複素数比ｋＯと上記複素数比ｋlとを用いて、上記ＤＵＴの上記入力インピーダンスを求める処理を更に具えている。
【００４６】
本発明の概念５としては、上記概念３による電気的な入力インピーダンスを求める方法があり、このとき、上記ＤＵＴの上記入力インピーダンスを求める処理が、測定された上記周波数の少なくとも１つについて、上記周波数をｆとして、上記数式５を解く処理を有している。
【００４７】
本発明の概念６としては、上記概念１による電気的な入力インピーダンスを求める方法があり、このとき、上記試験波形は、正弦波信号である。
【００４８】
本発明の概念７としては、上記概念１による電気的な入力インピーダンスを求める方法があり、このとき、上記試験波形は、パルス波形（矩形波）信号である。
【００４９】
本発明の概念８は、波形生成部の出力端子に結合され、上記波形生成部によって生成される試験信号の情報を入力として受けて、被試験デバイス（ＤＵＴ）の電気的な入力インピーダンスを求める波形測定装置であって、
上記波形生成部の上記出力端子をケーブルの負荷とマッチングしているマッチング負荷に結合しているときに、１つ以上の周波数において、上記試験波形の第１電圧を測定する第１測定装置と、
上記波形生成部の上記出力端子をオープン負荷に結合しているときに、１つ以上の同じ周波数において、上記試験波形の第２電圧を測定する第２測定装置と、
上記ケーブルの上記負荷とマッチングする負荷を有するケーブルを介して上記波形生成部の上記出力端子を上記ＤＵＴに結合しているときに、上記周波数と同じ１つ以上の周波数において、上記試験波形の第３電圧を測定する第３測定装置と、
上記第１測定装置、上記第２測定装置及び上記第３測定装置によって測定された上記第１電圧、上記第２電圧及び上記第３電圧から、上記ＤＵＴの電気的な上記入力インピーダンスを求めるよう構成されるプロセッサと
を具えている。
【００５０】
本発明の概念９は、上記概念８の波形測定装置であって、このとき、上記プロセッサが、上記第１測定装置及び上記第２測定装置の上記第１電圧及び第２電圧の測定値を用いた測定結果として複素数比ｋＯを求めるよう構成されている。
【００５１】
本発明の概念１０は、上記概念８又は９の波形測定装置であって、このとき、上記プロセッサが、上記第１測定装置及び上記第３測定装置の上記第１電圧及び上記第３電圧の測定値を用いた測定結果として複素数比ｋｌを求めるよう構成されている。
【００５２】
本発明の概念１１は、上記概念１０の波形測定装置であって、このとき、上記プロセッサが、上記複素数比ｋＯと上記複素数比ｋlとから、上記ＤＵＴの上記入力インピーダンスを求めるよう構成されている。
【００５３】
本発明の概念１２は、上記概念８の波形測定装置であって、このとき、上記プロセッサが、上記数式５を解くことによって、上記ＤＵＴの上記入力インピーダンスを求めるよう構成されている。
【００５４】
本発明の概念１３は、上記概念８の波形測定装置であって、このとき、上記試験波形は、正弦波信号である。
【００５５】
本発明の概念１４は、上記概念８の波形測定装置であって、このとき、上記試験波形は、パルス波形（矩形波）信号である。
【符号の説明】
【００５６】
１００  任意波形ファンクション生成部（ＡＦＧ）
１１０  システム・クロック生成部
１２０  時間／位相アドレス・マッパ
１４０  波形メモリ
１６０  高速デジタル・アナログ・コンバータ（ＤＡＣ）
１７０  波形再構成フィルタ
１８０  信号増幅器
１８２  出力信号
１８４  ＡＦＧのＢＮＣ出力端子
１９０  シンクロナイザ（トリガ生成回路）
２００  波形分析部（波形測定部）
２１０  高インピーダンス増幅回路
２２０  アンチ・エイリアシング・フィルタ
２３０  アナログ・デジタル・コンバータ（ＡＤＣ）
２４０  波形アクイジション・コントローラ
２５０  波形アクイジション・メモリ
２６０  波形ディエンベッド部
【図１】
2018063254.tif 000009
【図２】
2018063254.tif 000010
【図３】
2018063254.tif 000011