(57)【要約】【課題】光出力信号の１レベルでの緩和振動による光出力信号の劣化を低減すること。【解決手段】駆動回路３は、バイアス電流源４と直列に接続された発光素子２に流れる駆動電流ＩＬＤを入力信号Ｖｍｏｄに応じて増減する回路であって、入力信号Ｖｍｏｄに応じて出力電流Ｉｏｕｔを生成し、バイアス電流Ｉｂｉａｓから出力電流Ｉｏｕｔを分流することによって駆動電流ＩＬＤを増減する分流回路１０と、出力電流Ｉｏｕｔの波形を整形する波形整形回路２０と、を備え、波形整形回路２０は、ベースと波形整形回路２０の出力部に接続されるコレクタとを有し、負帰還動作するトランジスタ２１と、分流回路１０の出力部とトランジスタ２１のベースとの間に設けられたコンデンサ２４、及びトランジスタ２１のベースと接地電位ＧＮＤとの間に設けられた抵抗素子２５を有するフィルタ回路２６と、を備える。【選択図】図１
2018207305.tif 000002
【特許請求の範囲】
【請求項１】
バイアス電流を供給するバイアス電流源と直列に接続された発光素子に流れる駆動電流を入力信号に応じて増減する駆動回路であって、
前記入力信号に応じて出力電流を生成し、前記バイアス電流から前記出力電流を分流することによって前記駆動電流を増減する分流回路と、
前記出力電流の波形を整形する波形整形回路と、
を備え、
前記波形整形回路は、
制御端子と前記分流回路の出力部に接続される第１電流端子とを有し、負帰還動作する第１トランジスタと、
前記分流回路の出力部と前記第１トランジスタの制御端子との間に設けられたコンデンサ、及び前記第１トランジスタの制御端子と接地電位との間に設けられた抵抗素子を有する第１フィルタ回路と、
を備える、駆動回路。
【請求項２】
前記波形整形回路は、前記抵抗素子に定電流を供給する電圧設定用の電流源をさらに備える、請求項１に記載の駆動回路。
【請求項３】
前記波形整形回路は、前記第１トランジスタを含む第１エミッタ接地回路であり、
前記分流回路は、第２トランジスタを含む第２エミッタ接地回路であり、
前記第１エミッタ接地回路の利得は、前記第２エミッタ接地回路の利得よりも低い、請求項１又は請求項２に記載の駆動回路。
【請求項４】
前記分流回路の出力部と前記コンデンサとの間に設けられたカスコードトランジスタをさらに備える、請求項１〜請求項３のいずれか一項に記載の駆動回路。
【請求項５】
前記波形整形回路によって整形される前記出力電流の周波数は、前記第１フィルタ回路が有する、前記コンデンサの容量値及び前記抵抗素子の抵抗値によって設定される、請求項１〜請求項４のいずれか一項に記載の駆動回路。
【請求項６】
前記発光素子と並列に接続された第２フィルタ回路をさらに備える、請求項１〜請求項５のいずれか一項に記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路に関する。
【背景技術】
【０００２】
光通信において発光素子（例えば、レーザダイオード）を駆動する回路として、直接変調方式の駆動回路が知られている（例えば、特許文献１〜４参照）。特許文献１には、入力信号が入力されるＦＥＴ（Field  Effect  Transistor）と、ＦＥＴのドレインに接続されたレーザダイオードと並列に接続された抵抗器及びコンデンサを含む直列回路を備える駆動回路が記載されている。特許文献２には、ソース接地されたＦＥＴと、ＦＥＴのドレインに接続され、レーザダイオードと直列に接続された抵抗器と、抵抗器に並列に接続された可変容量ダイオード及びコンデンサを含む直列回路と、を備える駆動回路が記載されている。特許文献３には、入力信号と遅延された入力信号との差分により正負のパルスを生成し、入力信号と遅延された入力信号との排他的論理和を演算することにより全ての信号遷移（エッジ）に対して同極のパルスを生成し、入力信号に重み付けされた各パルスを加算することにより、非対称なドライバ出力波形を生成する駆動回路が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭６０−１８７０７５号公報
【特許文献２】特開平２−６５１８８号公報
【特許文献３】米国特許出願公開第２００６／０１５９４６２号明細書
【特許文献４】特開２０１６−９６２２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
光送信器（光送信装置）において、直接変調方式の駆動回路で端面発光型のレーザダイオードを駆動した場合、パワーが相対的に高い状態に相当する光出力信号の１レベル（Ｈｉｇｈレベル）とパワーが相対的に低い状態に相当する０レベル（Ｌｏｗレベル）とに、レーザダイオードの発振状態の変化によって生じる緩和振動が重畳され、光出力信号の波形にてオーバーシュート及びアンダーシュートが発生することがある。この緩和振動の周波数は、０レベル及び１レベルに応じた駆動電流の緩和振動周波数に対応する。このため、例えば、０レベルでは、１レベルと比較して駆動電流が少ないので、緩和振動周波数は低くなり、１レベルでは緩和振動周波数は高くなる。
【０００５】
光出力信号の伝送レートに対して緩和振動周波数が低いと、光出力信号のレベルの状態遷移が生じた後に、その状態遷移による緩和振動が収まる前に次の光出力信号のレベルの状態遷移が起こる場合と、緩和振動が収まった後に次の光出力信号のレベルの状態遷移が起こる場合と、が発生する。これにより、光出力信号の立ち上がりまたは立ち下がりの開始位置（タイミング）が所定の好ましい位置（タイミング）からずれて、符号間干渉が生じるおそれがある。この時間ずれは、レーザダイオードに流す駆動電流の遷移速度を遅くすると緩和されるが、十分なアイ開口を得ることができなくなる。一方で、駆動電流の遷移速度を速くすると、オーバーシュート及びアンダーシュートが発生しジッタが増加するので、符号間干渉によって十分なアイ開口が得られなくなる。
【０００６】
特許文献１及び特許文献２に記載の駆動回路では、レーザダイオードに流す駆動電流の波形の遷移速度を調整できるが、遷移速度と独立して１レベルの時間ずれを調整することができないので、十分なアイ開口が得られないおそれがある。
【０００７】
本発明は、光出力信号の１レベルでの緩和振動による光出力信号の劣化を低減可能な駆動回路を提供する。
【課題を解決するための手段】
【０００８】
本発明の一側面に係る駆動回路は、バイアス電流を供給するバイアス電流源と直列に接続された発光素子に流れる駆動電流を入力信号に応じて増減する駆動回路である。この駆動回路は、入力信号に応じて出力電流を生成し、バイアス電流から出力電流を分流することによって駆動電流を増減する分流回路と、出力電流の波形を整形する波形整形回路と、を備える。波形整形回路は、制御端子と分流回路の出力部に接続される第１電流端子とを有し、負帰還動作する第１トランジスタと、分流回路の出力部と第１トランジスタの制御端子との間に設けられたコンデンサ、及び第１トランジスタの制御端子と接地電位との間に設けられた抵抗素子を有する第１フィルタ回路と、を備える。
【発明の効果】
【０００９】
本発明によれば、光出力信号の１レベルでの緩和振動による光出力信号の劣化を低減できる。
【図面の簡単な説明】
【００１０】
【図１】図１は、一実施形態に係る駆動回路を含む光送信装置の概略構成を示す図である。
【図２】図２の（ａ）は０レベルの駆動電流における発光素子の電気−光応答の一例を示す図、図２の（ｂ）は１レベルの駆動電流における発光素子の電気−光応答の一例を示す図である。
【図３】図３は、変形例の駆動回路を含む光送信装置の概略構成を示す図である。
【図４】図４は、図３の波形整形回路を遮断した場合の変調時における駆動回路の動作と光出力信号との関係を示す図である。
【図５】図５は、図３の波形整形回路を機能させた場合の変調時における駆動回路の動作と光出力信号との関係を示す図である。
【図６】図６の（ａ）は図３の波形整形回路を遮断した場合の光出力信号のアイパターンを示す図であり、図６の（ｂ）は図３の波形整形回路を機能させた場合の光出力信号のアイパターンを示す図である。
【発明を実施するための形態】
【００１１】
［本願発明の実施形態の説明］
最初に本発明の実施形態の内容を列記して説明する。
【００１２】
本発明の一側面に係る駆動回路は、バイアス電流を供給するバイアス電流源と直列に接続された発光素子に流れる駆動電流を入力信号に応じて増減する駆動回路である。この駆動回路は、入力信号に応じて出力電流を生成し、バイアス電流から出力電流を分流することによって駆動電流を増減する分流回路と、出力電流の波形を整形する波形整形回路と、を備える。波形整形回路は、制御端子と分流回路の出力部に接続される第１電流端子とを有し、負帰還動作する第１トランジスタと、分流回路の出力部と第１トランジスタの制御端子との間に設けられたコンデンサ、及び第１トランジスタの制御端子と接地電位との間に設けられた抵抗素子を有する第１フィルタ回路と、を備える。
【００１３】
この駆動回路では、入力信号に応じて生成された出力電流がバイアス電流から分流され、発光素子に流れる駆動電流が増減される。このため、出力電流と発光素子から出力される光出力信号とは論理が反転している。発光素子が１レベルの光出力信号を出力する際に、発光素子には１レベルの電圧が印加され、発光素子が０レベルの光出力信号を出力する際に、発光素子には０レベルの電圧が印加される。分流回路の出力部にコンデンサ及び抵抗素子を有する第１フィルタ回路が設けられているので、発光素子の駆動時において、発光素子に印加される電圧の高周波成分が抽出され、第１トランジスタの制御端子に印加される。このため、光出力信号が０レベルから１レベルに遷移する場合に、第１トランジスタは動作する。出力電流と光出力信号とは論理が反転しており、第１トランジスタは負帰還動作するので、第１トランジスタは、出力電流が立ち下がる（減少する）際に、出力電流の電流量を増加するように動作する。これにより、出力電流の立ち下がり時間が長くなる。つまり、光出力信号が０レベルから１レベルに遷移する遷移時間（立ち上がり時間）が長くなるので、光出力信号の１レベルで緩和振動により発生するオーバーシュートを低減することができる。その結果、光出力信号の１レベルでのオーバーシュートによる光出力信号の劣化を低減することが可能となる。
【００１４】
波形整形回路は、抵抗素子に定電流を供給する電圧設定用の電流源をさらに備えてもよい。この場合、抵抗素子に定電流が流れることによって、第１トランジスタの制御端子にバイアス電圧が印加される。この定電流の電流量を調整することによって、第１トランジスタのバイアス電圧を調整することができる。
【００１５】
波形整形回路は、第１トランジスタを含む第１エミッタ接地回路であってもよく、分流回路は、第２トランジスタを含む第２エミッタ接地回路であってもよい。第１エミッタ接地回路の利得は、第２エミッタ接地回路の利得よりも低くてもよい。第１エミッタ接地回路の利得が、第２エミッタ接地回路の利得よりも高い場合、出力電流の電流量が大きく変更されてしまい、発光素子の駆動に影響を及ぼすおそれがある。このため、第１エミッタ接地回路の利得を第２エミッタ接地回路の利得よりも低くすることにより、発光素子の駆動に影響を及ぼさない程度に、出力電流の電流量を増加することが可能となる。
【００１６】
上記駆動回路は、分流回路の出力部とコンデンサとの間に設けられたカスコードトランジスタをさらに備えてもよい。第１エミッタ接地回路は、負帰還動作しているので、ミラー効果を生じ得る。つまり、第１トランジスタの制御端子と第１電流端子との間には浮遊容量が生じており、この浮遊容量は、第１トランジスタの第１電流端子の電位によって容量が変化する。分流回路の出力部にカスコードトランジスタを設けることによって、第１トランジスタの電位変動が低減されるので、ミラー効果を低減でき、出力電流の電流量の調整を安定化することが可能となる。
【００１７】
波形整形回路によって整形される出力電流の周波数は、第１フィルタ回路が有する、コンデンサの容量値及び抵抗素子の抵抗値によって設定されてもよい。この場合、発光素子の種類及び形状によって緩和振動周波数が異なったり、発光素子の個体差によって緩和振動周波数がばらついたりしても、整形される出力電流の周波数を最適値に調整することができる。
【００１８】
上記駆動回路は、発光素子と並列に接続された第２フィルタ回路をさらに備えてもよい。この場合、第２フィルタ回路によって、駆動電流の高周波成分がバイパスされる。これにより、駆動電流の遷移時間を調整することができる。
【００１９】
［本願発明の実施形態の詳細］
本発明の実施形態に係る駆動回路の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【００２０】
図１は、一実施形態に係る駆動回路を含む光送信装置の概略構成を示す図である。図１に示されるように、光送信装置１は、発光素子２及び駆動回路３を主に備える。発光素子２は、例えば、直接変調用の半導体レーザ素子であり、具体的には、端面発光型レーザダイオードである。このようなレーザダイオードとしては、分布帰還型レーザダイオード（ＤＦＢ−ＬＤ：Distributed  FeedBack  Laser  Diode）、及びファブリペローレーザダイオード（ＦＰ−ＬＤ：Fabry-Perot  Laser  Diode）等がある。
【００２１】
発光素子２では、活性層内において駆動電流ＩＬＤの注入により生じたキャリアによって光子が生成されるまでに遅れを生じる。このため、例えばキャリアの増加中（つまり、光出力信号Ｐｏｕｔの立ち上がり時）に駆動電流ＩＬＤの増加が停止しても、過剰に生成されたキャリアが光子として消費されることによって、光出力信号Ｐｏｕｔにオーバーシュートが生じる。そして、オーバーシュートによりキャリアが過剰に減少することにより、減少したキャリアによって生成される光子も過剰に減少するので、結果として、注入したキャリアが安定点（１レベル）よりも不足することで振り戻し（アンダーシュート）が生じる。このようにオーバーシュート及びアンダーシュートのそれぞれの度合いを弱めながら交互に繰り返して定常値に近づいて行くことで緩和振動が生じる。
【００２２】
図２の（ａ）は０レベルの駆動電流ＩＬＤにおける発光素子２の電気−光応答の一例を示す図、図２の（ｂ）は１レベルの駆動電流ＩＬＤにおける発光素子２の電気−光応答の一例を示す図である。図２の（ａ）に示されるように、０レベルの駆動電流ＩＬＤにおける緩和振動周波数ｆｒ０は、１３ＧＨｚ程度であり、図２の（ｂ）に示されるように、１レベルの駆動電流ＩＬＤにおける緩和振動周波数ｆｒ１は、１９ＧＨｚ程度である。この緩和振動周波数は、発光素子２の動作特性を記述する基本式であるレート方程式から導き出され、電流入力に対する光出力の変調感度の共振周波数である。この共振周波数に応じて、光出力波形に振動（オーバーシュート及びアンダーシュート）が生じる。
【００２３】
具体的には、ＩＥＥＥ（Institute  of  Electrical  and  Electronic  Engineers）で標準化されているイーサーネット規格の伝送レート２５．７８１２５Ｇｂｉｔ／ｓの基本周波数１２．８９ＧＨｚ、及びＩＴＵ（International  Telecommunication  Union）で標準化されているＯＴＵ（Optical-channel  Transport  Unit）４規格の伝送レート２７．９５Ｇｂｉｔ／ｓの基本周波数１３．９７５ＧＨｚに対して、発光素子２の緩和振動周波数は十分高い周波数ではない。
【００２４】
特に、０レベルの緩和振動周波数ｆｒ０は１３ＧＨｚであり、伝送レートの基本周波数に近く、緩和振動のＱ値（ピークの高さ）も大きい。このため、光出力信号Ｐｏｕｔの波形においてアイ開口の０レベル中心付近でアンダーシュートのピークが発生しやすく、振動もすぐには収まらないため、次のビット（信号遷移）への影響が大きくなる。例えば０連続パターンから１レベルへの立ち上がりと１レベルから０レベルを経て１レベルへの立ち上がりとの間で残留しているキャリアの量にずれが生じ、次ビットで光出力信号Ｐｏｕｔの波形が０レベルから１レベルへ立ち上がった後に発生するオーバーシュートの大きさに影響が及びやすい。
【００２５】
一方、１レベルの緩和振動周波数ｆｒ１は、伝送レートの基本周波数より高く、緩和振動のＱ値も小さい。このため、オーバーシュートはアンダーシュートと比較して小さく、その振動周期もビット周期より短いため、ピークはアイ開口の中心には位置せず、振動は急速に収束する。これにより、次ビットで光出力信号Ｐｏｕｔの波形が１レベルから０レベルへ立ち下がった後に発生するオーバーシュートへの影響は比較的小さくなる。すなわち、光出力信号Ｐｏｕｔの波形の立ち上がりに生じるオーバーシュートは、その立ち上がり遷移の前の信号パターンの影響を受けやすく、逆に光出力信号Ｐｏｕｔの波形の立ち下がりに生じるアンダーシュートは、その立ち下がり遷移の前の信号パターンの影響を受けにくい。
【００２６】
発光素子２のアノード（陽極）は、ＦＢＩ（フェライトビーズインダクタ）５及びバイアス電流源４を介して電源ＶＣＣ１に接続されている。つまり、発光素子２は、バイアス電流源４に直列に接続されている。さらに、発光素子２のアノードは駆動回路３の端子Ｔ４に接続されている。発光素子２のカソード（陰極）は、駆動回路３の端子Ｔ５に接続されており、駆動回路３を介して接地電位（グラウンド電位）ＧＮＤに接続されている。つまり、発光素子２はカソード接地で動作する。バイアス電流源４は、発光素子２を所定の電力で発光させるために、直流のバイアス電流Ｉｂｉａｓを供給する。
【００２７】
駆動回路３は、直接変調方式の駆動回路であり、シャント駆動方式に基づいて発光素子２に駆動電流ＩＬＤを供給する回路である。駆動回路３は、例えば、２５Ｇｂｉｔ／ｓ以上の高速の伝送レートに使用可能な直接変調方式の駆動回路である。駆動回路３は、オン・オフ変調（ｏｎ−ｏｆｆ  ｋｅｙｉｎｇ）により発光素子２を直接変調する。すなわち、駆動回路３は、入力信号Ｖｍｏｄに応じて駆動電流ＩＬＤを増減し、それにより光出力信号Ｐｏｕｔを増減する。
【００２８】
駆動回路３は、端子Ｔ１、端子Ｔ２、端子Ｔ３、端子Ｔ４、及び端子Ｔ５を有する。端子Ｔ１は、電源ＶＣＣに電気的に接続される。端子Ｔ２には、外部から入力信号Ｖｍｏｄが供給される。端子Ｔ３は、接地電位ＧＮＤに電気的に接続される。端子Ｔ４は、発光素子２のアノードに電気的に接続される。端子Ｔ５は、発光素子２のカソードに接続される。端子Ｔ３と端子Ｔ５とは、駆動回路３の内部で互いに電気的に接続されている。つまり、端子Ｔ５は、接地電位ＧＮＤに電気的に接続される。
【００２９】
駆動回路３は、端子Ｔ２に供給される入力信号Ｖｍｏｄに応じて出力電流Ｉｏｕｔを生成する。出力電流Ｉｏｕｔは、駆動電流ＩＬＤを増減するための信号であって、端子Ｔ４を介してバイアス電流Ｉｂｉａｓから分流して、駆動回路３に流れ込む。これにより、駆動電流ＩＬＤは、バイアス電流Ｉｂｉａｓと出力電流Ｉｏｕｔとを合成した電流となる。つまり、駆動電流ＩＬＤは、バイアス電流Ｉｂｉａｓから出力電流Ｉｏｕｔを差し引いた電流となるので、駆動電流ＩＬＤの波形は出力電流Ｉｏｕｔの波形を上下反転した形状となる。したがって、出力電流Ｉｏｕｔの波形が０レベルとなるときに、それに応じて光出力信号Ｐｏｕｔの波形は１レベルとなり、出力電流Ｉｏｕｔの波形が１レベルとなるときに、それに応じて光出力信号Ｐｏｕｔは０レベルとなる。
【００３０】
このような構成により、バイアス電流源４及び駆動回路３により規定される駆動電流ＩＬＤが、発光素子２のアノードから発光素子２に供給され、駆動電流ＩＬＤに応じて発光素子２が光出力信号Ｐｏｕｔを出力する。発光素子２が１レベルの光出力信号Ｐｏｕｔを出力する際には、発光素子２のアノードに１レベルのアノード電位Ｖａｎｏｄｅが印加され、発光素子２が０レベルの光出力信号Ｐｏｕｔを出力する際には、発光素子２のアノードに０レベルのアノード電位Ｖａｎｏｄｅが印加される。なお、アノード電位Ｖａｎｏｄｅは発光素子２のアノードの電位である。
【００３１】
駆動回路３の構成について、さらに詳細に説明する。駆動回路３は、分流回路１０と、波形整形回路２０と、フィルタ回路３０（第２フィルタ回路）と、を備える。
【００３２】
分流回路１０は、入力信号Ｖｍｏｄに応じて出力電流Ｉｏｕｔを生成する回路である。分流回路１０は、バイアス電流Ｉｂｉａｓから出力電流Ｉｏｕｔを分流することによって、駆動電流ＩＬＤを増減する。分流回路１０は、トランジスタ１１（第２トランジスタ）と、抵抗素子１２と、を備える。
【００３３】
トランジスタ１１は、例えば、ＮＰＮ型バイポーラトランジスタである。トランジスタ１１のベースは駆動回路３の端子Ｔ２に電気的に接続されている。トランジスタ１１のエミッタは抵抗素子１２及び端子Ｔ３を介して接地電位ＧＮＤに電気的に接続されている。つまり、分流回路１０は、エミッタ接地回路（第２エミッタ接地回路）である。トランジスタ１１のコレクタは、駆動回路３の端子Ｔ４に電気的に接続されており、端子Ｔ４を介して発光素子２のアノードに電気的に接続されている。また、トランジスタ１１のコレクタは、端子Ｔ４及びＦＢＩ５を介してバイアス電流源４に電気的に接続されている。つまり、トランジスタ１１のコレクタは分流回路１０の出力部をなしている。抵抗素子１２の抵抗値Ｒ１によって、分流回路１０のエミッタ接地回路の利得が決まる。
【００３４】
トランジスタ１１のベースには、端子Ｔ２を介して、トランジスタ１１をＡ級動作させるために必要なバイアス電圧Ｖ１が外部から供給されている。つまり、入力信号Ｖｍｏｄには、バイアス電圧Ｖ１が重畳される。このような構成の分流回路１０では、トランジスタ１１のベースに入力信号Ｖｍｏｄ及びバイアス電圧Ｖ１が入力されると、入力信号Ｖｍｏｄの電圧レベルに応じた電流値を有するコレクタ電流（出力電流Ｉｏｕｔ）を、トランジスタ１１のコレクタに引き込む（出力する）。例えば、一定値に設定されたバイアス電圧Ｖ１に対して、入力信号Ｖｍｏｄが増加すると出力電流Ｉｏｕｔの大きさは増加し、入力信号Ｖｍｏｄが減少すると出力電流Ｉｏｕｔの大きさは減少する。
【００３５】
波形整形回路２０は、出力電流Ｉｏｕｔの波形を整形するための回路である。具体的には、波形整形回路２０は、出力電流Ｉｏｕｔの高周波成分を低減することにより出力電流Ｉｏｕｔの立ち下がり時間を遅らせる（長くする）。波形の立ち下がり時間とは、１レベルから０レベルに遷移する遷移時間である。例えば、立ち下がり時間は、１レベルの値（波高値）を基準（１００％）としたときに８０％から２０％に減少する時間として計測される。波形整形回路２０は、発光素子２と並列に接続される。波形整形回路２０は、トランジスタ２１（第１トランジスタ）と、抵抗素子２２と、電流源２３と、コンデンサ２４と、抵抗素子２５と、を備える。
【００３６】
トランジスタ２１は、例えば、ＮＰＮ型バイポーラトランジスタである。トランジスタ２１のベース（制御端子）は抵抗素子２５及び端子Ｔ３を介して接地電位ＧＮＤに電気的に接続されている。トランジスタ２１のベースは、コンデンサ２４を介して端子Ｔ４に電気的に接続されている。トランジスタ２１のエミッタは抵抗素子２２及び端子Ｔ３を介して接地電位ＧＮＤに電気的に接続されている。つまり、波形整形回路２０は、エミッタ接地回路（第１エミッタ接地回路）である。トランジスタ２１のコレクタ（第１電流端子）は分流回路１０の出力部（トランジスタ１１のコレクタ）に電気的に接続されている。
【００３７】
抵抗素子２２の一端は、トランジスタ２１のエミッタに電気的に接続され、抵抗素子２２の他端は、端子Ｔ３及び端子Ｔ５に電気的に接続されている。抵抗素子２２の抵抗値Ｒ２によって、波形整形回路２０のエミッタ接地回路の利得が決まる。抵抗値Ｒ２は、抵抗値Ｒ１よりも大きく、例えば、抵抗値Ｒ１の１０倍程度である。波形整形回路２０のエミッタ接地回路の利得は、分流回路１０のエミッタ接地回路の利得よりも低く、例えば、分流回路１０のエミッタ接地回路の利得の１０分の１程度である。
【００３８】
電流源２３は、抵抗素子２５に定電流Ｉｄｕｍｐを供給する電圧設定用の電流源である。電流源２３の一端は、端子Ｔ１に電気的に接続され、端子Ｔ１を介して電源ＶＣＣに接続される。電流源２３の他端は、抵抗素子２５及び端子Ｔ３を介して接地電位ＧＮＤに電気的に接続される。また、電流源２３の他端は、トランジスタ２１のベースに電気的に接続される。電流源２３は、抵抗素子２５に定電流Ｉｄｕｍｐを供給することで、トランジスタ２１のベースに接地電位ＧＮＤを基準とした電位Ｖ２を発生させる。この電位Ｖ２は、抵抗素子２５の抵抗値Ｒ３を用いて、Ｉｄｕｍｐ×Ｒ３で表される。定電流Ｉｄｕｍｐの電流値によって電位Ｖ２が決まり、定電流Ｉｄｕｍｐの電流値は、トランジスタ２１をＣ級動作させるような大きさに設定されている。
【００３９】
コンデンサ２４の一端は、分流回路１０の出力部（トランジスタ１１のコレクタ）及び端子Ｔ４に電気的に接続され、コンデンサ２４の他端は、トランジスタ２１のベース及び抵抗素子２５の一端に電気的に接続される。つまり、コンデンサ２４は、分流回路１０の出力部とトランジスタ２１のベースとの間に設けられる。抵抗素子２５の一端は、トランジスタ２１のベース、コンデンサ２４の他端、及び電流源２３の他端に電気的に接続されている。抵抗素子２５の他端は、端子Ｔ３及び端子Ｔ５に接続されている。つまり、抵抗素子２５は、トランジスタ２１のベースと接地電位ＧＮＤとの間に設けられる。コンデンサ２４及び抵抗素子２５によって、フィルタ回路２６（第１フィルタ回路）が構成される。フィルタ回路２６は、ハイパスフィルタであり、コンデンサ２４の容量値Ｃｓと抵抗素子２５の抵抗値Ｒ３とによって、波形整形回路２０によって低減される（立ち下がり時間が調整される）出力電流Ｉｏｕｔの高周波成分の周波数が設定される。
【００４０】
このように構成された波形整形回路２０では、コンデンサ２４によって、発光素子２の変調時におけるアノード電位Ｖａｎｏｄｅの電圧振幅の高周波成分のみが検出され、トランジスタ２１のベース電圧が変調される。これにより、アノード電位Ｖａｎｏｄｅの立ち上がり（光出力信号Ｐｏｕｔの立ち上がり）時のみ、トランジスタ２１は、入力信号Ｖｍｏｄに対して負帰還動作する。また、フィルタ回路２６によって、帰還する周波数成分が調整される。
【００４１】
フィルタ回路３０は、発光素子２に流れる高周波電流の一部をバイパスすることで、発光素子２に流れる駆動電流ＩＬＤの遷移時間を調整するための回路である。フィルタ回路３０は、抵抗素子３１と、コンデンサ３２と、を備える。抵抗素子３１及びコンデンサ３２は、駆動回路３の端子Ｔ４と端子Ｔ５との間に直列に接続されている。つまり、フィルタ回路３０は、発光素子２のアノードとカソードとの間に電気的に接続され、発光素子２と並列に接続されている。フィルタ回路３０は、アノード電位Ｖａｎｏｄｅの立ち上がりと立ち下がりとでほぼ同程度に作用する。
【００４２】
このような構成を有する駆動回路３では、入力信号Ｖｍｏｄに応じて生成された出力電流Ｉｏｕｔがバイアス電流Ｉｂｉａｓから分流され、発光素子２に流れる駆動電流ＩＬＤが増減される。このため、出力電流Ｉｏｕｔと発光素子２から出力される光出力信号Ｐｏｕｔとは論理が反転している。発光素子２が１レベルの光出力信号Ｐｏｕｔを出力する際に、発光素子２には１レベルのアノード電位Ｖａｎｏｄｅが印加され、発光素子２が０レベルの光出力信号Ｐｏｕｔを出力する際に、発光素子２には０レベルのアノード電位Ｖａｎｏｄｅが印加される。分流回路１０の出力部にコンデンサ２４及び抵抗素子２５を有するフィルタ回路２６が設けられているので、発光素子２の駆動時において、発光素子２に印加されるアノード電位Ｖａｎｏｄｅの高周波成分が抽出され、トランジスタ２１のベースに印加される。
【００４３】
このため、光出力信号Ｐｏｕｔの波形が０レベルから１レベルに遷移する場合に、トランジスタ２１は動作（負帰還動作）する。出力電流Ｉｏｕｔと光出力信号Ｐｏｕｔとは論理が反転しており、トランジスタ２１は負帰還動作するので、トランジスタ２１は、出力電流Ｉｏｕｔが立ち下がる（減少する）際に、出力電流Ｉｏｕｔの電流量を増加させようと動作する。これにより、出力電流Ｉｏｕｔの立ち下がり時間が長くなる。出力電流Ｉｏｕｔが減少すると、それとともに分流回路１０に端子Ｔ４を介して電気的に接続されている発光素子２のアノード電位Ｖａｎｏｄｅは上昇する。出力電流Ｉｏｕｔの減少がトランジスタ２１の負帰還動作によって抑制されることで、アノード電位Ｖａｎｏｄｅの上昇が抑制される。つまり、光出力信号Ｐｏｕｔの波形が０レベルから１レベルに遷移する遷移時間（立ち上がり時間）が長くなるので、光出力信号Ｐｏｕｔの０レベルから１レベルに遷移したときのオーバーシュートを低減することができる。その結果、光出力信号Ｐｏｕｔの１レベルでの緩和振動による光出力信号Ｐｏｕｔの劣化を低減することが可能となる。つまり、光出力信号Ｐｏｕｔの立ち上がり時のみトランジスタ２１を負帰還動作させることで、光出力信号Ｐｏｕｔの立ち上がり時間のみを長くすることができ、光出力信号Ｐｏｕｔのオーバーシュートによる符号間干渉を低減することが可能となる。
【００４４】
抵抗素子２５に定電流Ｉｄｕｍｐが流れることによって、トランジスタ２１のベースにバイアス電圧（電位Ｖ２）が印加される。この定電流Ｉｄｕｍｐの電流量を調整することによって、トランジスタ２１のバイアス電圧を調整することができる。
【００４５】
波形整形回路２０のエミッタ接地回路の利得が、分流回路１０のエミッタ接地回路の利得よりも高い場合、出力電流Ｉｏｕｔの電流量が大きく変更されてしまい、発光素子２の駆動に影響を及ぼすおそれがある。このため、波形整形回路２０のエミッタ接地回路の利得を分流回路１０のエミッタ接地回路の利得よりも低くすることにより、入力信号Ｖｍｏｄに応じた発光素子２の駆動に過度の影響を及ぼさない程度に、出力電流Ｉｏｕｔの電流量を増加することが可能となる。
【００４６】
波形整形回路２０によって整形される（立ち下がり時間が調整される）出力電流Ｉｏｕｔの高周波成分の周波数は、コンデンサ２４の容量値Ｃｓと抵抗素子２５の抵抗値Ｒ３とによって設定される。
【００４７】
発光素子２と並列に接続されたフィルタ回路３０によって、出力電流Ｉｏｕｔの高周波成分がバイパスされる。これにより、駆動電流ＩＬＤの遷移時間を調整することができる。
【００４８】
次に、駆動回路３の変形例を説明する。図３は、変形例の駆動回路を含む光送信装置の概略構成を示す図である。図３に示されるように、光送信装置１Ａは、駆動回路３に代えて駆動回路３Ａを備える点において、光送信装置１と主に相違する。駆動回路３Ａは、カスコードトランジスタ４１、ダイオード４２、及び端子Ｔ６をさらに備える点において、駆動回路３と主に相違する。
【００４９】
ダイオード４２は、発光素子２のアノード電位Ｖａｎｏｄｅを調整する電位調整回路である。ダイオード４２のアノードが端子Ｔ５に電気的に接続され、ダイオード４２のカソードが端子Ｔ３に電気的に接続されている。つまり、ダイオード４２は、発光素子２と直列に接続されている。これにより、光送信装置１と比較して、ダイオード４２の順方向電圧（例えば０．９Ｖ程度）分だけアノード電位Ｖａｎｏｄｅが増加する。ダイオード４２は、カスコードトランジスタ４１を追加するために設けられている。
【００５０】
カスコードトランジスタ４１は、例えば、ＮＰＮ型バイポーラトランジスタである。カスコードトランジスタ４１のベースは端子Ｔ６に電気的に接続されている。カスコードトランジスタ４１のエミッタはトランジスタ１１のコレクタ及びトランジスタ２１のコレクタに電気的に接続されている。カスコードトランジスタ４１のコレクタは、端子Ｔ４に電気的に接続されている。つまり、カスコードトランジスタ４１は、トランジスタ１１とコンデンサ２４との間に設けられたカスコードトランジスタである。
【００５１】
カスコードトランジスタ４１のベースには、端子Ｔ６を介して、バイアス電圧Ｖ３が供給されている。このため、カスコードトランジスタ４１のエミッタに、バイアス電圧Ｖ３からカスコードトランジスタ４１のベース−エミッタ間電圧Ｖｂｅ（例えば０．９Ｖ程度）分だけ小さい電圧（＝Ｖ３−Ｖｂｅ）が発生する。バイアス電圧Ｖ３は、トランジスタ１１のベース−コレクタ間電圧が逆方向バイアスとなるように設定されている。すなわち、バイアス電圧Ｖ３は、カスコードトランジスタ４１のコレクタ電位よりも低くなるように設定されている。
【００５２】
次に、図４及び図５をさらに参照して、駆動回路３Ａの動作を説明する。図４は、図３の波形整形回路を遮断した場合の変調時における駆動回路の動作と光出力信号との関係を示す図である。図５は、図３の波形整形回路を機能させた場合の変調時における駆動回路の動作と光出力信号との関係を示す図である。電位Ｖ２＝０Ｖとすることで、波形整形回路２０の機能が遮断される。電位Ｖ２＝６００ｍＶとすることで、波形整形回路２０を機能させる。光出力信号Ｐｏｕｔでは、出力パワーが大きい方が１レベル、小さい方が０レベルに対応している。
【００５３】
図４に示されるように、波形整形回路２０を機能させない場合、発光素子２はカソード接地で動作するので、光出力信号Ｐｏｕｔの増減の方向と、発光素子２のアノード電位Ｖａｎｏｄｅの増減の方向とは一致する。光出力信号Ｐｏｕｔの応答時間は、アノード電位Ｖａｎｏｄｅに対して７０〜８０ピコ秒（ｐｓｅｃ）程度の遅れが生じているものの、１レベル及び０レベルの配列が対応している。トランジスタ２１のベースには、コンデンサ２４によって、アノード電位Ｖａｎｏｄｅの高周波成分のみが結合される。しかし、電位Ｖ２を０に設定しているので、アノード電位Ｖａｎｏｄｅの増減によって、トランジスタ２１のベースには、トランジスタ２１をオンさせるほどの電圧（例えば、０．８Ｖ以上の電圧）が発生していない。このため、トランジスタ２１のコレクタ電流Ｉｃ２は、常に０Ａとなる。その結果、トランジスタ１１のコレクタ電流Ｉｃ１と、カスコードトランジスタ４１のコレクタ電流Ｉｃ３と、に差が生じない。
【００５４】
これに対し、図５に示されるように、波形整形回路２０を機能させた場合、光出力信号Ｐｏｕｔ及びアノード電位Ｖａｎｏｄｅは、波形整形回路２０を機能させない場合と同様である。電位Ｖ２を６００ｍＶに設定しているので、光出力信号Ｐｏｕｔの立ち上がりエッジ（０レベルから１レベルに遷移するとき）で、電位Ｖ２には、１．０Ｖに近いピークが発生する。一方、光出力信号Ｐｏｕｔの１レベルが連続する連続パターンでは、アノード電位Ｖａｎｏｄｅは高い周波数成分を含まないので、フィルタ回路２６によって遮断される。このため、トランジスタ２１のベースには、アノード電位Ｖａｎｏｄｅが電気的に結合されず、電位Ｖ２は６００ｍＶ程度まで下がる。光出力信号Ｐｏｕｔの立ち下がりエッジ（１レベルから０レベルに遷移するとき）では、電位Ｖ２には、光出力信号Ｐｏｕｔの立ち上がりエッジで生じたピークとは逆方向に同様のピークが発生する。
【００５５】
トランジスタ２１のベース−エミッタ間の整流作用によって、光出力信号Ｐｏｕｔの立ち上がりエッジに対応したアノード電位Ｖａｎｏｄｅの高周波成分のみが増幅されて、コレクタ電流Ｉｃ２として出力されることが分かる。このコレクタ電流Ｉｃ２は、トランジスタ１１のコレクタ電流Ｉｃ１に加算される。光出力信号Ｐｏｕｔの立ち上がりエッジは、コレクタ電流Ｉｃ１の立ち下がりエッジに対応することから、コレクタ電流Ｉｃ１の立ち下がりにおいて、コレクタ電流Ｉｃ２が加算される。その結果、カスコードトランジスタ４１のコレクタ電流Ｉｃ３（出力電流Ｉｏｕｔ）では、コレクタ電流Ｉｃ３の立ち下がりにおいてのみ遷移時間が長くなる。つまり、駆動電流ＩＬＤの立ち上がりのみ、出力電流Ｉｏｕｔの遷移時間が長くなる。
【００５６】
次に、図６の（ａ）、（ｂ）を参照して、駆動回路３Ａの作用効果を説明する。図６の（ａ）は図３の波形整形回路を遮断した場合の光出力信号のアイパターンを示す図である。図６の（ｂ）は図３の波形整形回路を機能させた場合の光出力信号のアイパターンを示す図である。
【００５７】
図６の（ａ）、（ｂ）に示されるように、波形整形回路２０を遮断した場合と比較して、波形整形回路２０を機能させた場合には、１レベルの符号間干渉が抑えられ、１レベルの雑音振幅が低下していることが分かる。このように、波形整形回路２０を機能させた場合には、駆動電流ＩＬＤの遷移速度を適度に速くしつつ、光出力信号Ｐｏｕｔの１レベルの振動が抑えられる。このように、光出力信号Ｐｏｕｔの立ち上がりにおいて、出力電流Ｉｏｕｔの１０分の１程度、出力電流Ｉｏｕｔの電流値を増加することにより、光出力信号ＰｏｕｔのＳＮ比を効果的に改善することができる。
【００５８】
以上説明したように、駆動回路３Ａにおいても、駆動回路３と同様の効果が奏される。
【００５９】
波形整形回路２０のエミッタ接地回路は、負帰還動作しているので、ミラー効果を生じ得る。つまり、トランジスタ２１のベース−コレクタ間には浮遊容量が生じており、トランジスタ２１のコレクタ電位によって浮遊容量の大きさが変化する。分流回路１０の出力部にカスコードトランジスタ４１を設けることによって、トランジスタ２１のコレクタ電位の変動が低減されるので、ミラー効果を低減できる。つまり、トランジスタ２１のベース−コレクタ間の浮遊容量を介したトランジスタ２１のベースへの帰還を抑制でき、トランジスタ２１のベースへの帰還量の変動を抑制することができる。その結果、駆動回路３と比較して、出力電流Ｉｏｕｔの電流量の調整を安定化することが可能となる。同様に、カスコードトランジスタ４１によって、トランジスタ１１のコレクタ電位の変動が低減されるので、トランジスタ１１のミラー容量が低減される。
【００６０】
なお、本発明に係る駆動回路は上記実施形態に限定されない。
【００６１】
例えば、上記実施形態では、各トランジスタとして、バイポーラトランジスタを用いて説明を行ったが、トランジスタは、電界効果トランジスタ（ＦＥＴ）であってもよい。トランジスタがＦＥＴである場合には、バイポーラトランジスタのベース、エミッタ、及びコレクタは、ゲート、ソース、及びドレインにそれぞれ読み替えられる。
【００６２】
また、ダイオード４２に代えて、ダイオード接続されたトランジスタが用いられてもよい。
【符号の説明】
【００６３】
１，１Ａ…光送信装置、２…発光素子、３，３Ａ…駆動回路、４…バイアス電流源、１０…分流回路、１１…トランジスタ（第２トランジスタ）、１２…抵抗素子、２０…波形整形回路、２１…トランジスタ（第１トランジスタ）、２２…抵抗素子、２３…電流源、２４…コンデンサ、２５…抵抗素子、２６…フィルタ回路（第１フィルタ回路）、３０…フィルタ回路（第２フィルタ回路）、３１…抵抗素子、３２…コンデンサ、４１…カスコードトランジスタ、４２…ダイオード、ＧＮＤ…接地電位、Ｉｂｉａｓ…バイアス電流、Ｉｄｕｍｐ…定電流、ＩＬＤ…駆動電流、Ｉｏｕｔ…出力電流、Ｖｍｏｄ…入力信号、Ｐｏｕｔ…光出力信号。
【図１】
2018207305.tif 000003
【図２】
2018207305.tif 000004
【図３】
2018207305.tif 000005
【図４】
2018207305.tif 000006
【図５】
2018207305.tif 000007
【図６】
2018207305.tif 000008