(57)【要約】【課題】シリアル・バスを介して接続された制御装置と被制御装置とを含む構成において、制御装置への電源供給を停止した後に制御装置への電源供給を再開させた際の動作不良の発生を抑制する。【解決手段】電子装置は、制御装置と、リセット・コマンドによりバス・リセットを行うことが可能なバスを介して制御装置に接続された被制御装置と、制御装置への電源供給を制御する電源制御手段と、を備える。制御装置は、電源制御手段により電源供給が停止される際の動作として、まず、被制御装置の作動状態を記憶手段に保存させて動作を停止させ、その後、リセット操作を実行する。そして、電源制御手段は、制御装置によるリセット操作が実行された後に制御装置への電源供給を停止する。【選択図】図２
2018018229.tif 000002
【特許請求の範囲】
【請求項１】
制御装置と、
リセット・コマンドによりバス・リセットを行うことが可能なバスを介して前記制御装置に接続された被制御装置と、
予め設定された動作モードに応じて前記制御装置への電源供給を制御する電源制御手段と、を備え、
前記制御装置は、前記電源制御手段により電源供給が停止される際に、前記被制御装置の作動状態を記憶手段に保存させて動作を停止させ、リセット操作を実行し、
前記電源制御手段は、前記制御装置によるリセット操作が実行された後に当該制御装置への電源供給を停止すること、
を特徴とする、電子装置。
【請求項２】
前記制御装置は、前記電源制御手段により前記制御装置の電源供給が再開されると、前記バスに対する初期化動作を実行することを特徴とする、請求項１に記載の電子装置。
【請求項３】
前記制御装置は、リセット操作として、リセット・コマンドを発行しバス・リセットを実行することを特徴とする、請求項１または請求項２に記載の電子装置。
【請求項４】
前記制御装置は、リセット操作として、ハードウェア・リセットを実行することを特徴とする、請求項１または請求項２に記載の電子装置。
【請求項５】
前記制御装置は、前記被制御装置の動作停止が正常に行われない場合、強制的にリセット操作を実行することを特徴とする、請求項１乃至請求項４のいずれかに記載の電子装置。
【請求項６】
前記制御装置と前記被制御装置とを接続する前記バスはシリアル・バスであり、当該制御装置と当該被制御装置との間の通信において、クロック・データ・リカバリが行われることを特徴とする、請求項１乃至請求項５の何れかに記載の電子装置。
【請求項７】
画像を形成する画像形成部を含む周辺装置と、
前記周辺装置を制御する制御部と、
予め設定された動作モードに応じて前記制御部への電源供給を制御する電源制御手段と、を備え、
前記制御部と前記周辺装置とは、リセット・コマンドによりバス・リセットを行うことが可能なバスを介して接続され、
前記制御部は、前記電源制御手段により電源供給が停止される際に、前記周辺装置の作動状態を記憶手段に保存させて動作を停止させ、リセット操作を実行し、
前記電源制御手段は、前記制御部によるリセット操作が実行された後に当該制御部への電源を切ること、
を特徴とする、画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置および画像処理装置に関する。
【背景技術】
【０００２】
特許文献１には、通常モードでは、記憶手段および演算処理手段にそれぞれ電源を供給し、省電力モードでは、記憶手段の一部に電源を供給すると共に記憶手段の他の一部および演算処理手段への電源供給を停止する電源供給手段を備えた演算処理装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１８２８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
制御装置と被制御装置とがシリアル・バスで接続された構成では、シリアル・バスによる伝送路を介して、データ列とクロック信号とを重畳して伝送する伝送方式がとられる場合がある。この場合、省電力設計において制御装置への電源供給が停止されると、制御装置が復帰した際に被制御装置が動作不良を起こすことがあった。
【０００５】
本発明は、シリアル・バスを介して接続された制御装置と被制御装置とを含む構成において、制御装置への電源供給を停止した後に制御装置への電源供給を再開させた際の動作不良の発生を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の請求項１に係る電子装置は、
制御装置と、
リセット・コマンドによりバス・リセットを行うことが可能なバスを介して前記制御装置に接続された被制御装置と、
予め設定された動作モードに応じて前記制御装置への電源供給を制御する電源制御手段と、を備え、
前記制御装置は、前記電源制御手段により電源供給が停止される際に、前記被制御装置の作動状態を記憶手段に保存させて動作を停止させ、リセット操作を実行し、
前記電源制御手段は、前記制御装置によるリセット操作が実行された後に当該制御装置への電源供給を停止すること、
を特徴とする、電子装置である。
請求項２に係る電子装置は、
前記制御装置は、前記電源制御手段により前記制御装置の電源供給が再開されると、前記バスに対する初期化動作を実行することを特徴とする、請求項１に記載の電子装置である。
請求項３に係る電子装置は、
前記制御装置は、リセット操作として、リセット・コマンドを発行しバス・リセットを実行することを特徴とする、請求項１または請求項２に記載の電子装置である。
請求項４に係る電子装置は、
前記制御装置は、リセット操作として、ハードウェア・リセットを実行することを特徴とする、請求項１または請求項２に記載の電子装置である。
請求項５に係る電子装置は、
前記制御装置は、前記被制御装置の動作停止が正常に行われない場合、強制的にリセット操作を実行することを特徴とする、請求項１乃至請求項４のいずれかに記載の電子装置である。
請求項６に係る電子装置は、
前記制御装置と前記被制御装置とを接続する前記バスはシリアル・バスであり、当該制御装置と当該被制御装置との間の通信において、クロック・データ・リカバリが行われることを特徴とする、請求項１乃至請求項５の何れかに記載の電子装置である。
請求項７に係る画像処理装置は、
画像を形成する画像形成部を含む周辺装置と、
前記周辺装置を制御する制御部と、
予め設定された動作モードに応じて前記制御部への電源供給を制御する電源制御手段と、を備え、
前記制御部と前記周辺装置とは、リセット・コマンドによりバス・リセットを行うことが可能なバスを介して接続され、
前記制御部は、前記電源管理装置により電源供給が停止される際に、前記周辺装置の作動状態を記憶手段に保存させて動作を停止させ、リセット操作を実行し、
前記電源管理装置は、前記制御部によるリセット操作が実行された後に当該制御部への電源を切ること、
を特徴とする、画像処理装置である。
【発明の効果】
【０００７】
請求項１の発明によれば、リセット・コマンドによりバス・リセットを行うことが可能なバスを介して接続された電子装置において、制御装置への電源供給を停止した後に制御装置への電源供給を再開させた際の動作不良の発生を抑制することができる。
請求項２の発明によれば、制御装置への電源供給を再開した際に行われるバスの初期化動作により、正常に動作状態へ復帰させることができる。
請求項３の発明によれば、制御装置への電源供給を停止させる際に、リセット・コマンドを発行しバス・リセットを行うことにより、制御装置への電源供給が停止した後に制御装置への電源供給を再開させた際の動作不良の発生を抑制することができる。
請求項４の発明によれば、制御装置への電源供給を停止させる際に、ハードウェア・リセットを行うことにより、制御装置への電源供給を再開させた際の動作不良の発生を抑制することができる。
請求項５の発明によれば、前記被制御装置の動作停止が正常に行われない場合であっても、強制的にリセット操作を実行することにより、制御装置への電源供給を再開させた際の動作不良の発生を抑制することができる。
請求項６の発明によれば、制御装置と被制御装置とを接続するバスはシリアル・バスであり、制御装置と被制御装置との間の通信においてクロック・データ・リカバリが行われる構成において、制御装置への電源供給が停止した後に制御装置への電源供給を再開させた際の動作不良の発生を抑制することができる。
請求項７の発明によれば、画像を形成する画像形成部を含む周辺装置と、周辺装置を制御する制御部とが、リセット・コマンドによりバス・リセットを行うことが可能なバスを介して接続されて構成された画像処理装置において、制御部への電源供給が停止した後に制御装置への電源供給を再開させた際の動作不良の発生を抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】本実施形態による電子装置の構成例を概略的に示す図である。
【図２】本実施形態におけるＳｏＣのリセット時の動作を示すフローチャートである。
【図３】ＨＷリセットが可能な場合におけるＳｏＣのリセット時の動作を示すフローチャートである。
【図４】中継装置を介して制御装置（ＳｏＣ）に複数の被制御装置が接続された構成例を示す図である。
【図５】本実施形態による電子装置のさらに他の構成例を示す図である。
【図６】本実施形態が適用される機器（電子装置）の構成例を示す図である。
【発明を実施するための形態】
【０００９】
＜本実施形態が適用される電子装置の構成＞
本実施形態による電子装置は、制御装置１０と、制御装置１０により制御される被制御装置２０とを備え、この制御装置１０と被制御装置２０とをシリアル・バス３０により接続して構成される。また、この電子装置は、例えば、電子制御されて動作する機械や装置であり、制御装置１０は、組み込みシステムとして電子装置に組み込まれている。
【００１０】
図１は、本実施形態による電子装置の構成例を概略的に示す図である。
図１に示す構成例において、制御装置１０は、ＳｏＣ（System on a Chip）１０ａとして実現される。ＳｏＣ１０ａは、シリアル・バス３０を介して被制御装置２０に接続されている。また、図１に示す例において、ＳｏＣ１０ａと被制御装置２０との間にはハードウェア（ＨＷ）リセットを行うためのリセット信号線４０が配設されている。
【００１１】
ＳｏＣ１０ａには、演算装置であるＣＰＵ（Central Processing Unit）１１と、記憶装置であるメモリ１２と、各種のコントローラ１３と、ＣＰＵ１１を含む各部の電源制御を行う電源制御回路１４とが搭載されている。なお、特に区別して図示しないが、メモリ１２としては、例えば、ＣＰＵ１１により実行されるプログラムを格納している不揮発性メモリであるＲＯＭ（Read Only Memory）と、各種のデータや設定値が書き込まれると共にＣＰＵ１１による処理の実行時の作業用メモリとしても用いられるＲＡＭ（Random Access Memory）とが設けられている。コントローラ１３には、メモリ・コントローラ、ＤＭＡ（Direct Memory Access）コントローラ、シリアル・バス３０を介してシリアル通信により被制御装置２０との間での通信を行うためのシリアル・バス・コントローラ等が含まれる。
【００１２】
本実施形態で用いられるシリアル・バス３０は、リセット・コマンドを有し、コマンドによる被制御装置２０のリセットが可能な仕様のバスである。例えば、ＵＳＢやＰＣＩ−ｅ、Ｓ−ＡＴＡ、ＨＤＭＩ(登録商標）等が該当し、多くはピア・トゥ・ピア（Peer To Peer）接続に用いられる高速シリアル・バスである。また、本実施形態では、シリアル・バス３０を用いたシリアル通信において、データ列とクロック信号とを重畳して伝送する伝送方式が用いられる。なお、図１に示す構成例において、制御装置１０にはひとつのシリアル・バス３０を介してひとつの被制御装置２０が接続されているが、制御装置１０に設けられた複数のＩ／Ｏポートにそれぞれ接続されたシリアル・バス３０を介して、複数の被制御装置２０が接続される構成としても良い。
【００１３】
この種のシリアル・バス３０においてコマンドによるリセットを行う場合、いわゆるバス・リセットが行われる。バス・リセットは、バスの初期化を目的として行われるリセットである。このバス・リセットが行われると、バスに接続されている全ての機器がデータ伝送を一時停止し、ネットワーク・トポロジーや各機器の識別情報などの情報が消去される。
【００１４】
なお、図１に示す構成例では、ＳｏＣ１０ａと被制御装置２０との間にリセット信号線４０が配設されているが、このリセット信号線４０は必須の構成要素ではない。このリセット信号線４０は、被制御装置２０に対してＨＷリセットを行うための手段として用いることができるものであれば良い。例えば、シリアル・バス３０としてＵＳＢ（Universal Serial Bus）が用いられる場合に、電源線であるＶＢＵＳをリセット信号線４０として用い、電源のＯＮ／ＯＦＦをＨＷリセットの代用としても良い。
【００１５】
被制御装置２０は、本実施形態が適用される具体的な電子装置において実装される種々の機能を有する装置である。本実施形態の具体的な適用例については後述する。本実施形態における被制御装置２０は、シリアル・バス３０を介して制御装置１０（ＳｏＣ１０ａ）に接続されており、制御装置１０に制御されて動作する。また、本実施形態では、被制御装置２０は、制御装置１０による制御にしたがってリセットされたり、動作モードの切り替えが行われたりする。
【００１６】
本実施形態では、データ列とクロック信号とを重畳して伝送する伝送方式により制御装置１０と被制御装置２０との間の通信が行われる。そのため、被制御装置２０は、受信した信号からクロック信号とデータ列とを分離するクロック・データ・リカバリ（クロック再生、タイミング抽出等とも呼ばれる）を行う機能を有している。
【００１７】
＜本実施形態の電子装置における省電力設計＞
本実施形態による電子装置は、省電力モードが設定されており、主要な動作が一定時間行われていないこと等を条件として、被制御装置２０等の種々の構成部品への電力供給を停止する。ここで、本実施形態の電子装置における省電力設計では、ＳｏＣ１０ａのＣＰＵ１１への電力供給を停止させるモードが設けられている。ＣＰＵ１１を含む各部品への電力供給の制御は、ＳｏＣ１０ａに設けられた電源制御回路１４により行われる。
【００１８】
ここで、本実施形態では、データ列とクロック信号とを重畳して伝送する伝送方式により制御装置１０と被制御装置２０との間の通信が行われ、被制御装置２０においてクロック・データ・リカバリが行われている。そのため、省電力モードによりＳｏＣ１０ａのＣＰＵ１１への電力供給が停止した後、通常の動作モードへ復帰した時に、誤動作が発生することがあった。
【００１９】
通常、制御装置１０および被制御装置２０は、省電力モードに移行する際、動作状態についての情報をメモリ等の記憶装置（例えば、ＳｏＣ１０ａに搭載されたメモリ１２）に保存し、その後に電源供給を停止される。そして、通常の動作モードに復帰する際、制御装置１０および被制御装置２０は、記憶装置に保存されている動作状態の情報を取得して省電力モードへ移行する前の状態に復帰する。しかし、クロック・データ・リカバリが行われるシリアル通信においては、制御装置１０および被制御装置２０の双方がそれぞれに省電力モードへ移行する前の情報を保存することが、制御装置１０と被制御装置２０との間の通信における不整合を生じてしまい、誤動作の原因となることがあった。
【００２０】
また、一般に、制御装置１０と被制御装置２０との間の通信に不整合が生じた場合に、制御装置１０および被制御装置２０をリセットすることによって正常状態に復帰させることが試みられる。しかし、クロック・データ・リカバリが行われるシリアル通信により接続された制御装置１０および被制御装置２０において、リセット操作としてバス・リセットが行われる場合、リセット解除後に被制御装置２０が正常復帰しない場合があった。
【００２１】
本実施形態では、省電力モードによる制御装置１０への電源供給の停止やリセット操作において生じる上記のような不具合を解消するため、特定の手順で制御装置１０に対する電源制御およびリセット操作を行う。以下、制御装置１０として図１に示したＳｏＣ１０ａを用いた場合を例として、リセット時および省電力モードに基づく電源制御時の動作を説明する。
【００２２】
＜本実施形態における制御装置の動作＞
図２は、本実施形態におけるＳｏＣ１０ａのリセット時の動作を示すフローチャートである。
本実施形態の電子装置において、リセット操作は、明示的なリセット命令の入力等によりＣＰＵ１１がリセット要求を行った場合や、ＷＤＴ（Watch-Dog Timer）が時間切れとなったときのような予め設定されたリセット条件を満足した場合に実行される。図１に示すように、リセット要求を行ったか、または、リセット条件を満足した場合（ステップ２０１）、ＣＰＵ１１は、まず、被制御装置２０に対して省電力モードに移行するためのモード移行コマンドを発行する（ステップ２０２）。
【００２３】
ＣＰＵ１１から発行されたモード移行コマンドは、シリアル・バス３０を介して被制御装置２０へ送られる。被制御装置２０は、受信したモード移行コマンドにしたがって省電力モードへ移行するための動作を行う。具体的には、動作状態の情報を記憶装置に保存し、ＳｏＣ１０ａのＣＰＵ１１へ応答信号（ＡＣＫ）を返送し、電力供給が停止されるのを待つ。
【００２４】
ＣＰＵ１１は、予め設定された時間（設定時間）が経過するまでの間、被制御装置２０からの応答信号（ＡＣＫ）を待つ（ステップ２０３、２０４）。そして、設定時間が経過するまでに被制御装置２０から送信された応答信号（ＡＣＫ）を受信すると（ステップ２０３でＹｅｓ）、ＣＰＵ１１は、リセット・コマンドを発行してバス・リセットを実行する（ステップ２０５）。そして、電源制御回路１４によりＣＰＵ１１の電源供給が停止（電源ＯＦＦ）され（ステップ２０６）、再開（電源ＯＮ）されて（ステップ２０７）、ＣＰＵ１１はバス・イニシャライズ（初期化動作、初期化シーケンス）を実行する（ステップ２０８）。
【００２５】
一方、設定時間が経過しても被制御装置２０から応答信号（ＡＣＫ）が返送されなかった場合（ステップ２０３でＮｏ、ステップ２０４でＹｅｓ）、被制御装置２０は正常に動作していないことがわかる。そこで、ＣＰＵ１１は、リセット・コマンドを発行せずに、電源制御回路１４によりＣＰＵ１１の電源供給が停止（電源ＯＦＦ）され（ステップ２０６）、再開（電源ＯＮ）されて（ステップ２０７）、バス・イニシャライズを実行する（ステップ２０８）。
【００２６】
なお、図１に示したように、制御装置１０と被制御装置２０との間にリセット信号線４０が配設されており、リセット信号線４０を介して送信されるリセット信号によるＨＷリセットが可能である場合は、リセット・コマンドによるリセットに代えてＨＷリセットを行っても良い。
【００２７】
図３は、ＨＷリセットが可能な場合におけるＳｏＣ１０ａのリセット時の動作を示すフローチャートである。
図３に示すフローチャートにおいて、ステップ３０１〜ステップ３０４の動作は、図２に示したフローチャートにおけるステップ２０１〜ステップ２０４の動作と同一である。モード移行コマンドを発行した後、設定時間が経過するまでに被制御装置２０から送信された応答信号（ＡＣＫ）を受信すると（ステップ３０３でＹｅｓ）、ＣＰＵ１１は、リセット信号線４０を介して被制御装置２０へリセット信号を送信し、被制御装置２０のＨＷリセットを実行する（ステップ３０５）。なお、このとき、ＨＷリセットではなく、図２に示した動作例と同様にリセット・コマンドによるバス・リセットを行っても良い。この後の電源ＯＦＦ（ステップ３０７）、電源ＯＮ（ステップ３０８）、バス・イニシャライズ（ステップ３０９）の動作は、図２に示したフローチャートにおけるステップ２０６〜ステップ２０８の動作と同一である。
【００２８】
設定時間が経過しても被制御装置２０から応答信号（ＡＣＫ）が返送されなかった場合（ステップ３０３でＮｏ、ステップ３０４でＹｅｓ）、ＣＰＵ１１は、リセット信号線４０を介して被制御装置２０へリセット信号を送信し、被制御装置２０のＨＷリセットを実行する（ステップ３０６）。この後の電源ＯＦＦ（ステップ３０７）、電源ＯＮ（ステップ３０８）、バス・イニシャライズ（ステップ３０９）の動作は、図２に示したフローチャートにおけるステップ２０６〜ステップ２０８の動作と同一である。
【００２９】
以上、本実施形態によるＳｏＣ１０ａのリセット時の動作について説明したが、省電力モードへ移行する際の電源制御に関しても、本実施形態では、ＳｏＣ１０ａが同様の手順で動作する。すなわち、省電力モードへの移行条件を満足すると、まず、ＣＰＵ１１が、モード移行コマンドを発行して被制御装置２０を省電力モードへ移行させる。そして、ＣＰＵ１１は、被制御装置２０からの応答を待ってからリセット・コマンドを発行してバス・リセットを実行し、その後に、電源制御回路１４によりＣＰＵ１１の電源供給を停止する（電源ＯＦＦ）。そして、通常の動作モードへ移行する場合は、電源制御回路１４によりＣＰＵ１１の電源供給が再開され（電源ＯＮ）、バス・イニシャライズが実行された後、通常の動作（ＣＰＵ１１による処理や被制御装置２０の制御）が実行可能となる。ＣＰＵ１１への電源供給を停止する前に実行するリセットに関して、リセット・コマンドによるバス・リセットに代えてＨＷリセットを行っても良いことは、図２、３を参照して説明したリセット時の動作と同様である。
【００３０】
＜本実施形態による電子装置の他の構成例＞
本実施形態の電子装置は、制御装置１０と被制御装置２０とがシリアル・バス３０を介して接続されるものであれば、その具体的構成として種々の態様を取ることができ、図１に示す構成に限定されない。図１に示す例では、シングル・バス３０により制御装置１０と被制御装置２０とを直接接続していたが、ハブやスイッチ等の中継装置を介して、１つのチャネルに複数の被制御装置２０を接続する構成としても良い。
【００３１】
図４は、中継装置５０を介して制御装置１０（ＳｏＣ１０ａ）に複数の被制御装置２０が接続された構成例を示す図である。
図４に示す構成例において、制御装置１０であるＳｏＣ１０ａ、被制御装置２０、シリアル・バス３０の各々の構成は、図１に示したものと同様である。図４に示す構成例では、制御装置１０とハブやスイッチ等の中継装置５０とがシリアル・バス３０により接続され、中継装置５０において信号の伝送経路が複数に分岐されて、中継装置５０と複数の被制御装置２０とが、それぞれシリアル・バス３０を介して接続されている。
【００３２】
この場合、上記の図２、３を参照して説明した動作において、制御装置１０（ＣＰＵ１１）が被制御装置２０を省電力モードへ移行させた際（図２のステップ２０３、２０４、図３のステップ３０３、３０４）に、中継装置５０を介して接続されたすべての被制御装置２０から応答を受けた後にリセット操作（リセット・コマンドによるバス・リセットまたはＨＷリセット）を行う。さらに具体的には、ハブやスイッチ等の中継装置５０は、接続先の被制御装置２０との間の通信を管理しており、すべての被制御装置２０からの応答信号（ＡＣＫ）を受信した後に制御装置１０へ応答信号（ＡＣＫ）を送信する。したがって、制御装置１０（ＣＰＵ１１）は、中継装置５０からの応答信号（ＡＣＫ）の受信を待ってリセット操作を行う。
【００３３】
図５は、本実施形態による電子装置のさらに他の構成例を示す図である。
図５に示す構成例では、制御装置１０は、ＣＰＵ１５とブリッジ回路１６とにより実現される。ＣＰＵ１５とブリッジ回路１６とは、システム・バス１７を介して接続されている。ＣＰＵ１５には、メモリ１８がメモリ・バス１９を介して接続されている。このメモリ１８は、例えば、各種のデータや設定値が書き込まれると共にＣＰＵ１１による処理の実行時の作業用メモリとしても用いられるＲＡＭである。また、ＣＰＵ１５には、ＣＰＵ１５の電源制御を行う電源制御装置６０が接続されている。なお、図５に示す構成例において、電源制御装置６０は、Ｉ／Ｏバス６１によりブリッジ回路１６に接続し、ブリッジ回路１６を介してＣＰＵ１５に接続されているが、システム・バス１７等を用いてＣＰＵ１５に直接接続するように構成しても良い。
【００３４】
ブリッジ回路１６には、各種のコントローラが設けられ、特に、シリアル・バス３０を介してシリアル通信により被制御装置２０との間での通信を行うためのシリアル・バス・コントローラ等が含まれる。そして、ブリッジ回路１６は、シリアル・バス３０を介して被制御装置２０に接続されている。被制御装置２０およびシリアル・バス３０は、図１を参照して説明した被制御装置２０およびシリアル・バス３０と同様である。
【００３５】
図５に示す構成例において、リセット時および省電力モードへ移行する際の動作を図２に示す手順で行う場合、ＣＰＵ１５に対する電源供給の停止（電源ＯＦＦ）および再開（電源ＯＮ）の制御は、電源制御装置６０が行う。省電力モードへ移行するためにＣＰＵ１５や被制御装置２０の動作状態を保存する記憶装置としては、ＣＰＵ１５に接続されたメモリ１８を用いても良いし、図示しない他の記憶装置を用いても良い。
【００３６】
なお、本実施形態は、図１、図４および図５に示した構成を適宜組み合わせた構成としても実現し得る。例えば、図１や図４に示した制御装置１０をＳｏＣ１０ａとして実現する構成において、ＣＰＵ１１に対する電源制御を、ＳｏＣ１０ａに搭載された電源制御回路１４に代えて、図５に示すような外部の電源制御装置６０により行っても良い。また、図５に示す構成において、ＣＰＵ１５またはブリッジ回路１６から被制御装置２０へリセット信号線４０を配設し、被制御装置２０に対してＨＷリセットを行うことが可能な構成としても良い。さらに、図５に示す構成において、ブリッジ回路１６と被制御装置２０との間に、図４に示すような中継装置５０を設け、１つのチャネルに複数の被制御装置２０を接続する構成としても良い。その他、本発明の技術的思想を逸脱しない範囲の様々な実施態様や変形例が、本発明に含まれる。
【００３７】
＜本実施形態が適用される機器（電子装置）の構成例＞
図６は、本実施形態が適用される機器（電子装置）の構成例を示す図である。
本実施形態の制御装置は、例えば、種々の機器（電子装置）に組み込まれて、被制御部を制御する制御部として実現される。ここでは、本実施形態が適用される機器（適用対象機器）の一例として、画像の読み取りや記録材に画像形成を行う画像処理装置に適用した場合について説明する。図６に示す適用対象機器としての画像処理装置１００は、例えば、画像読み取り機能（スキャナー機能）、印刷機能（プリンタ機能）、複写機能およびファクシミリ機能を備えた、いわゆる複合機である。
【００３８】
この画像処理装置１００は、紙等の記録媒体に記録された画像を読み取る画像読取部１４０と、紙等の記録媒体に画像を形成する画像形成部１３０と、各種の情報を表示すると共に各種の機能を用いた動作を行うための操作者による操作を受け付けるユーザインタフェース部１２０と、外部装置との間で通信を行うための送受信部１５０と、これら周辺装置としての画像読取部１４０、画像形成部１３０、ユーザインタフェース部１２０および送受信部１５０の動作を制御する制御部である制御部１１０とを備える。そして、この画像処理装置１００では、制御部１１０による制御の下、画像読取部１４０によってスキャナー機能が実現され、画像形成部１３０によってプリンタ機能が実現され、画像読取部１４０および画像形成部１３０によってコピー機能が実現され、画像読取部１４０、画像形成部１３０および送受信部１５０によってファクシミリ機能が実現される。なお、送受信部１５０としては、ファクシミリ機能により画像の送受信を行うための電話回線用のものの他、例えばインターネット等のネットワークにアクセスするためのデジタル通信回線用のものを設けても良い。
【００３９】
また、画像処理装置１００は、画像読取部１４０から読み取った画像を、画像形成部１３０により紙等の記録部材に印刷する。画像形成部１３０は、例えば、レーザビーム、ＬＥＤなどにより感光体ドラムに潜像を書き込み、潜像をトナーで現像して記録材に転写する電子写真方式でも良いし、印刷ヘッドからインクを噴射して記録材に像を形成するインクジェット方式でも良い。画像読取部１４０は、例えば、受光素子アレイをスキャンさせる方式であっても良いし、ＣＣＤなどの撮像素子で画像を読み取る方式でも良い。また、画像処理装置１００は、送受信部１５０により、通信回線を介して外部装置（図示せず）からデータを受信し、受信したデータに基づいて画像形成部１３０により画像等を記録部材に印刷する。一方、画像処理装置１００は、画像読取部１４０により読み取った画像等のデータを、送受信部１５０から通信回線２００を介して外部装置に送信する。
【００４０】
本実施形態による制御装置１０は、例えば、図６に示す画像処理装置１００の制御部１１０として適用することができる。この場合、画像処理装置１００において制御部１１０により制御される各機能部（ユーザインタフェース部１２０、画像形成部１３０、画像読取部１４０および送受信部１５０）が被制御装置２０となる。制御装置１０である制御部１１０と被制御装置２０である各機能部とは、シリアル・バスで接続される。そして、制御部１１０は、リセット時や省電力モードへ移行する際の制御として、被制御装置２０であるユーザインタフェース部１２０、画像形成部１３０、画像読取部１４０および送受信部１５０に対し、まず、モード移行コマンドを発行してこれらを省電力モードへ移行させる。次に、制御部１１０は、リセット・コマンドを発行してバス・リセットを行い、その後、制御部１１０の内部に設けられた電源制御回路または外部の電源制御装置により、ＣＰＵへの電源供給を停止される。復帰時には、制御部１１０の内部の電源制御回路または外部の電源制御装置により制御部１１０のＣＰＵへの電源供給が再開され、制御部１１０によりバス・イニシャライズが実行される。
【００４１】
以上、本実施形態による電子装置を画像処理装置の制御部および各機能部に適用した例について説明したが、本実施形態の適用対象は上記のものに限定されない。主として組み込み型コンピュータにより実現される制御部と、この制御部により制御される被制御部とを備える種々の機器（電子装置）に対して、本実施形態を適用することができる。
【符号の説明】
【００４２】
１０…制御装置、１０ａ…ＳｏＣ、１１…ＣＰＵ、１２…メモリ、１３…コントローラ、１４…電源制御回路、１５…ＣＰＵ、１６…ブリッジ回路、１７…システム・バス、１８…メモリ、１９…メモリ・バス、２０…被制御装置、３０…シリアル・バス、４０…リセット信号線、５０…中継装置、６０…電源制御装置
【図１】
2018018229.tif 000003
【図２】
2018018229.tif 000004
【図３】
2018018229.tif 000005
【図４】
2018018229.tif 000006
【図５】
2018018229.tif 000007
【図６】
2018018229.tif 000008