(57)【要約】      （修正有）【課題】貫通電極が設けられた基板におけるパターニング性の向上を可能とする貫通電極基板及びその製造方法を提供を提供する。【解決手段】貫通電極基板１００は、第１の面及び第１の面とは反対側の第２の面を有する基板１０１と、第１の面及び第２の面にかけて基板を貫通する貫通孔１０３と、貫通孔内に充填された充填物と、を含む。充填物は、第１の面側の表面に凸部を有する。充填物の第１の面側の表面の三次元中心面平均表面粗さは０．２μｍ以下である。また、貫通電極基板の製造方法は、第１の面及び第１の面とは反対側に位置する第２の面を有する基板に、第１の面及び第２の面にかけて基板を貫通する貫通孔を形成する工程と、貫通孔内に充填物を充填する工程と、充填物の第１の面側の表面及び基板の第１の面を研磨する工程とを含む。【選択図】図１
2018207104.tif 000002
【特許請求の範囲】
【請求項１】
第１の面及び前記第１の面とは反対側の第２の面を有する基板と、
前記第１の面及び前記第２の面にかけて前記基板を貫通する貫通孔と、
前記貫通孔内に充填された充填物と、を含み、
前記充填物の前記第１の面側の表面の三次元中心面平均表面粗さは、０．２μｍ以下である、貫通電極基板。
【請求項２】
前記充填物は導電性物質である、請求項１に記載の貫通電極基板。
【請求項３】
前記導電性物質は金属である、請求項２に記載の貫通電極基板。
【請求項４】
前記充填物の前記第１の面側の前記表面上に絶縁層を含む、請求項１から３の何れか一項に記載の貫通電極基板。
【請求項５】
前記充填物の前記第１の面側の前記表面上に配線層を含む、請求項１から３の何れか一項に記載の貫通電極基板。
【請求項６】
前記貫通孔の内壁に金属層をさらに有し、
前記充填物が非導電性物質である、請求項４又は５に記載の貫通電極基板。
【請求項７】
第１の面及び前記第１の面とは反対側に位置する第２の面を有する基板に、前記第１の面及び前記第２の面にかけて前記基板を貫通する貫通孔を形成する工程と、
前記貫通孔内に充填物を充填する工程と、
前記充填物の第１の面側の表面及び前記基板の前記第１の面を研磨する工程と
を含む、貫通電極基板の製造方法。
【請求項８】
前記充填物は導電性物質である、請求項７に記載の貫通電極基板の製造方法。
【請求項９】
前記導電性物質は金属である、請求項８に記載の貫通電極基板の製造方法。
【請求項１０】
前記充填物の前記第１の面側の表面上に絶縁層を形成する工程をさらに含む、請求項７から９の何れか一項に記載の貫通電極基板の製造方法。
【請求項１１】
前記充填物の前記第１の面側の表面上に配線層を形成する工程をさらに含む、請求項７から９の何れか一項に記載の貫通電極基板の製造方法。
【請求項１２】
前記貫通孔の内壁に金属層を形成する工程をさらに含み、
前記充填物が非導電性物質である、請求項１０又は１１に記載の貫通電極基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、貫通電極基板及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の高密度化、小型化が進み、ＬＳＩチップが半導体パッケージと同程度まで縮小化しており、パッケージ内におけるチップの２次元配置による高密度化は限界に達しつつある。そこで、パッケージ内におけるチップの実装密度を上げるため、ＬＳＩチップ等の半導体回路基板を３次元に（垂直に）積層することが検討されている。半導体回路基板を３次元に積層するにあたり、半導体回路基板を積層した半導体パッケージ全体を高速動作させるために積層回路間の距離を近づける必要がある。
【０００３】
そこで、上記要求に応えるため、垂直に積層された各半導体回路基板間における基板として貫通電極が形成された基板が用いられる（このような基板をインターポーザとも称する。）。インターポーザとして、基板の表面と裏面とを貫通する貫通孔内に導電部を設け、基板の表面と裏面とを導通させる貫通電極基板が提案されている。このような貫通電極基板では、貫通孔の内部に電解めっき等によって導電材（Ｃｕ等）を充填したり、導電材を含む層を貫通孔の内壁に形成したりすることによって貫通電極が形成される。
【０００４】
例えば、特許文献１、特許文献２及び特許文献３には、基板に設けられた貫通孔の内壁に導電層を形成することによって貫通電極を形成する方法が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１６−２１４８１号公報
【特許文献２】特開２００３−２４９６０６号公報
【特許文献３】特開２０１６−９８２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
インターポーザ（たとえば、シリコン基板を使用した貫通電極基板であるＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ  Ｖｉａ）やガラス基板を使用した貫通電極基板であるＴＧＶ（Ｔｈｒｏｕｇｈ−Ｇｌａｓｓ  Ｖｉａ）を含む。）において、パターニング性の向上、配線との接続性の向上が必要である。
【０００７】
本開示は、上記実情に鑑み、貫通電極が設けられた基板におけるパターニング性の向上を可能とする貫通電極基板及びその製造方法を提供することを目的の一つとする。また、該貫通電極と配線との接続性の向上（すなわち接続不良の低減）を可能とする貫通電極基板及びその製造方法を提供することを目的の一つとする。
【課題を解決するための手段】
【０００８】
本開示の一実施形態による貫通電極基板は、第１の面及び第１の面とは反対側の第２の面を有する基板と、第１の面及び第２の面にかけて基板を貫通する貫通孔と、貫通孔内に充填された充填物と、を含み、充填物は第１の面側の表面に凸部を有する。充填物の第１の面側の表面の三次元中心面平均表面粗（ＳＲａ）は０．２μｍ以下である。
【０００９】
充填物は、導電性物質であってもよい。
【００１０】
導電性物質は、金属であってもよい。
【００１１】
貫通電極基板は、充填物の第１の面側の表面に設けられた絶縁層をさらに含んでもよい。
【００１２】
貫通電極基板は、充填物の第１の面側の表面に設けられた配線層をさらに含んでもよい。
【００１３】
貫通電極基板は、貫通孔の内壁に金属層をさらに含んでもよい。
【００１４】
貫通電極基板は、金属層上に設けられた第２の金属層をさらに含んでもよい。
【００１５】
金属層は内壁の一部に設けられ、充填物は金属層に接していてもよい。
【００１６】
貫通電極基板は、貫通孔内の充填物の間隙に絶縁性樹脂をさらに含んでもよい。
【００１７】
本開示の一実施形態による貫通電極基板の製造方法は、第１の面及び第１の面とは反対側に位置する第２の面を有する基板に、第１の面及び第２の面にかけて基板を貫通する貫通孔を形成する工程と、貫通孔内に充填物を充填する工程と、充填物の第１の面側の表面及び基板の第１の面を研磨する工程とを含む。
【００１８】
充填物は、導電性物質であってもよい。
【００１９】
導電性物質は、金属であってもよい。
【００２０】
上記貫通電極基板の製造方法は、充填物の第１の面側の表面上に絶縁層を形成する工程をさらに含んでもよい。
【００２１】
上記貫通電極基板の製造方法は、充填物の第１の面側の表面上に配線層を形成する工程をさらに含んでもよい。
【００２２】
上記貫通電極基板の製造方法は、貫通孔の内壁に金属層を形成する工程をさらに含んでもよい。
【００２３】
上記貫通電極基板の製造方法は、金属層上に第２の金属層を形成する工程をさらに含んでもよい。
【００２４】
金属層は内壁の一部に設けられ、充填物は金属層に接していてもよい。
【００２５】
上記貫通電極基板の製造方法は、貫通孔内の充填物と基板との間隙に絶縁性樹脂形成する工程をさらに含んでもよい。
【００２６】
上記貫通電極基板の製造方法は、充填物を加熱する工程をさらに含んでもよい。
【００２７】
上記貫通電極基板の製造方法は、貫通電極の第１の面側及び第２の面側の開口部に絶縁性樹脂を塗布する工程をさらに含んでもよい。
【００２８】
上記貫通電極基板の製造方法は、充填物の第１の面側の表面及び基板の第１の面を研磨する工程において凸部を形成することを含んでもよい。
【発明の効果】
【００２９】
本開示によると、貫通電極が設けられた基板におけるパターニング性の向上及び該貫通電極と配線との接続性の向上（すなわち接続不良の低減）を可能とする貫通電極基板及びその製造方法を提供することができる。
【図面の簡単な説明】
【００３０】
【図１】本開示の一実施形態に係る貫通電極基板の上面図（模式図）である。
【図２】本開示の一実施形態に係る貫通電極基板の断面図（模式図）である。
【図３】本開示の一実施形態に係る貫通電極基板の断面図（模式図）である。
【図４】本開示の一実施形態に係る貫通電極基板の製造工程を説明するための断面図（模式図）である。
【図５】本開示の一実施形態に係る貫通電極基板の製造工程を説明するための断面図（模式図）である。
【図６】本開示の一実施形態に係る貫通電極基板の一部を示す平面図（模式図）である。
【図７】本開示の一実施形態に係る貫通電極基板の製造工程を説明するための断面図（模式図）である。
【図８】本開示の一実施形態に係る貫通電極基板の製造工程を説明するための断面図（模式図）である。
【図９】本開示の一実施形態に係る貫通電極基板の製造工程を説明するための断面図（模式図）である。
【図１０】本開示の一実施形態に係る貫通電極基板の製造工程を説明するための断面図（模式図）である。
【図１１】本開示の一実施形態に係る貫通電極基板の製造工程を説明するための断面図（模式図）である。
【図１２】本開示の一実施形態に係る貫通電極基板の製造工程を説明するための断面図（模式図）である。
【図１３】本開示の一実施形態に係る貫通電極基板の製造工程を説明するための断面図（模式図）である。
【図１４】本開示の一実施形態に係る貫通電極基板の製造工程を説明するための断面図（模式図）である。
【図１５】本開示の一実施形態に係る貫通電極基板の製造工程を説明するための断面図（模式図）である。
【図１６】本開示の一実施形態に係る貫通電極基板を使用した半導体装置を説明するための図（模式図）である。
【図１７】本開示の一実施形態に係る貫通電極基板を使用した半導体装置を説明するための図（模式図）である。
【図１８】本開示の一実施形態に係る貫通電極基板を使用した製品を説明するための図（模式図）である。
【図１９】本開示の一実施形態に係る貫通電極基板の断面図（模式図）である。
【発明を実施するための形態】
【００３１】
以下、本開示の実施形態に係る貫通電極基板について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。以下の実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部を図面から省略している場合がある。
【００３２】
［貫通電極基板の構造］
図１から図５を参照しながら、本開示の一実施形態に係る貫通電極基板について説明を行う。
【００３３】
図１は、本開示の実施形態に係る貫通電極基板１００の上面図である。図２は、図１に示す貫通電極基板１００の破線で示したＢ領域における鎖線Ａ−Ａ´に沿った断面図の一部である。
【００３４】
図１、図２を参照すると、貫通電極基板１００は、第１の面１０１ａと、第１の面１０１ａとは反対側の第２の面１０１ｂを有する基板１０１を含む。基板１０１には、第１の面１０１ａ及び第２の面１０１ｂにかけて基板１０１を貫通する貫通孔１０３が設けられる。
【００３５】
図１、図２は、基板１０１に複数の貫通孔１０３が設けられた例を示している。しかし、これは具体例であって、基板１０１に設けられる貫通孔１０３の数は、一つ以上であればよく複数である必要はない。
【００３６】
基板１０１としては絶縁性基板が例示される。絶縁性基板としては、例えば、ガラス基板、サファイア基板、樹脂基板などが挙げられる。基板１０１は、シリコン基板、炭化シリコン基板、窒化シリコン基板などの半導体基板であってもよい。
【００３７】
貫通孔１０３内には、充填物１０９が充填される（図２）。
【００３８】
充填物１０９としては、例えば、銅、金、白金、スズ、アルミニウム、ニッケル、クロム、チタン、タングステンなどの金属又はこれらの金属を組み合わせた合金を用いることができる。
【００３９】
充填物１０９は、上述した金属の単層構造であってもよく、上述した２種以上の金属を組み合わせた多層構造であってもよい。
【００４０】
貫通電極基板１００では、貫通孔１０３内には充填物１０９が充填される。そのため、貫通孔１０３上に第３の層（絶縁層等）を設けることが容易になる。また、図１、図１９に示すように、各貫通孔１０３に設けられる充填物１０９の第１の面１０１ａ側の表面には、凸部９０を設けてもよい。凸部９０は平面視で略直線形状であってもよいし、円弧状であってもよいし、その他の曲線形状であってもよい。凸部９０の数に特に限定はない。必ずしもすべての各貫通孔１０３の充填物１０９の第１の面１０１ａ側の表面に凸部９０が存在しなくてもよい。充填物１０９の第１の面１０１ａ側の表面ぼ表面粗さ（すなわち、三次元中心面平均表面粗さＳＲａは０．２μｍ以下である。ＳＲａとは、粗さ表面の中心面において一定の面積の領域を抜き取り、その領域における中心面からの高さの絶対値の平均値であり、以下の式で表される。
【数１】
2018207104.tif 000003
ここで、Ａは抜き取られた領域の面積、Ｚ（ｘ，ｙ）は中心面からの高さである。
【００４１】
本実施形態においてＳＲａが０．２μｍ以下とは、充填物１０９の表面中の任意の５つの領域におけるＳＲａの平均値が０．２以下であることをいう。上記５つの領域は、たとえば、２８μｍ×２８μｍというサイズを有していてもよい。
【００４２】
充填物１０９の表面粗さが上記範囲であることは、以下の理論により導出される。表面の凹凸が減ると金属表面の乱反射が生じにくくなる。それにより、フォトリソグラフィ工程の露光時に基板に入射した光が、基板表面で反射する際の散乱が小さくなる。そのため、フォトリソグラフィのパターニング性が向上する。これに対し、表面が粗い場合、すなわち表面にある凸が高い場合、充填物（銅など）１０９表面からの散乱光が多くなる。そのためフォトリソグラフィのパターニング性が低下する。このことは、ネガレジストの場合、すなわち光が当たるとレジストが硬化する場合であっても、ポジレジストの場合、すなわち光が当たると現像工程でレジストが除去される場合であっても同様である。すなわち、ネガレジスト及びポジレジストのいずれにおいても、基板表面に入射された光は、ＳＲａが小さい場合には、フォトリソグラフィで用いられるフォトマスクに遮蔽された遮蔽部へ散乱しにくく、ＳＲａが大きい場合には遮蔽部へ散乱しやすい。ＳＲａが大きい場合、ネガレジストであれば硬化すべきではないレジストが硬化する可能性があり、ポジレジストであれば除去されるべきでないレジストが除去されてしまうため、所望のパターンを形成できず、このフォトレジスト工程で形成される配線の断線及び接続不良等を誘発する。
【００４３】
表面粗さＳＲａが０．２μｍ以下との範囲であるかは、レーザ顕微鏡を用いて判断することができる。例えば、走査型共焦点レーザ顕微鏡などのレーザ顕微鏡を用い、シリコンウエハ上に貫通電極基板１００を設置して表面の観察を行う。対物レンズの倍率は貫通電極基板１００に設けられる貫通孔１０３の大きさや配置によって適宜選択することができ、例えば５０倍とすることができる。
【００４４】
得られた画像に対してノイズ除去や輝度修正などの処理を行い、任意の領域の表面粗さＳＲａを測定する。例えば上述したように、２８μｍ×２８μｍの領域を複数選択し、それぞれの領域の表面粗さＳＲａを求め、これらの平均値や中央値を充填物１０９の表面粗さＳＲａとして採用すればよい。
【００４５】
貫通孔１０３に充填される充填物１０９の上には、その一部に第１の絶縁層１０７が設けられていてもよい（図４）。複数の貫通孔１０３が設けられる場合には、一部の貫通孔１０３については、その全面に第１の絶縁層１０７が設けられてもよい。この場合、第１の絶縁層１０７に完全に覆われる貫通孔１０３と、一部が第１の絶縁層１０７に覆われる貫通孔１０３が混在する。なお、本実施形態では充填物１０９に接するよう、第１の絶縁層１０７が充填物１０９の直上に設けられているものの、充填物１０９と第１の絶縁層１０７の間に別の層が設けられていてもよいし、第１の絶縁層１０７は複数の層からなる層であってもよい。
【００４６】
また、貫通孔１０３に充填される充填物１０９を介して電気的に接続される第１の配線層１０６が設けられていてもよい（図５）。
【００４７】
凸部９０により、充填物１０９上に形成される層との密着性（たとえば、第１の絶縁層１０７との密着性や第１の配線層１０６との密着性）が向上する。
【００４８】
［変形例］
貫通電極基板１００の変形例として図３のように、貫通孔１０３の内壁に金属層１０５が設けられてもよい。金属層１０５が設けられなくても充填物１０９が導電性物質であれば、充填物１０９が貫通電極として機能する。しかし、充填物１０９が非導電性物質である場合には、金属層１０５を設けることで電極を貫通孔１０３内に形成することができる。金属層１０５には、金属材料を用いることができる。例えば、銅、金、スズ、銀、ニッケル、クロムなどが用いられることができる。図示はしないが、貫通孔１０３の内壁と金属層１０５との間に絶縁層等の金属層と異なる層が設けられてもよい。
【００４９】
［貫通電極基板の製造方法］
図６から図１５を参照して、本実施形態の貫通電極基板１００の製造方法の一例について説明する。
【００５０】
図６は、本実施形態の貫通電極基板１００の一部を示す平面図である。ここでは、基板１０１としてガラス基板を使用した貫通電極基板１００の製造方法を説明する。
【００５１】
図７は、基板１０１にレーザ光を照射する工程を示す断面図である。ここでは、フェムト秒レーザを基板１０１に照射することで、貫通孔１０３を形成する領域の基板１０１の材料を変質させ、その後エッチングする方法について説明する。
【００５２】
光源４００から出射されたレーザ光４０１は基板１０１の第１の面１０１ａ側から入射され、基板１０１の内部の貫通孔を形成する領域で焦点を結ぶ。レーザ光４０１が焦点を結んだ位置では、高いエネルギーが基板１０１に供給され、基板１０１の材料が変質し、変質層１０４を与える。
【００５３】
変質層１０４を形成する方法としてフェムト秒レーザ以外の方法を採用してもよい。また、レーザをレンズで集光し、それを照射することで変質層１０４を形成してもよい。なお、レーザ光４０１は、基板１０１の第２の面１０１ｂ側から入射されてもよく、第１の面１０１ａ側及び第２の面１０１ｂ側から入射されてもよい。
【００５４】
レーザのパルス幅、波長、及びエネルギー等は、基板１０１に用いられる材質の組成及び吸収係数等に応じて適宜設定される。
【００５５】
例えば、ガラス基板に変質層１０４を形成する場合、レーザのパルス幅は１ｎｓｅｃ以上２００ｎｓｅｃ以下の範囲とするとよい。パルス幅が下限よりも短いと、高価なレーザ発振器が必要となり、パルス幅が上限よりも長いと、レーザパルスの尖頭値が低下して加工性が低下するという問題が生じることがある。
【００５６】
また、レーザの波長は５３５ｎｍ以下とするとよい。波長が長いと照射スポットが大きくなるため、微小な貫通孔１０３を形成することが困難になる、あるいはレーザによる熱の影響で照射スポットの周囲が割れやすくなるという問題が生じることがある。
【００５７】
［凸部５０の形成］
本開示者らは、基板１０１をレーザによって照射して貫通孔１０３を設ける際、図８で示すような凸部５０が貫通孔１０３を取り囲むように基板１０１の第１の面１０１ａに形成されることを見出した。
【００５８】
凸部５０はサブミクロンレベルの盛り上がりであり、レーザの照射面が高エネルギーのレーザによって変質・変形するために生じるものと考えられる。本開示者らは、凸部５０を除去することなく工程を進めれば、貫通孔１０３上に設けられる第３の層（絶縁層等）の形成に悪影響を与えることを見出した。
【００５９】
本開示においては、充填物１０９を形成する前に凸部５０の除去を行わず、貫通孔１０３を埋めるように基板１０１の上面に充填物１０９を形成する工程（図９）のあとに、充填物１０９と基板１０１の上面を化学機械研磨（ＣＭＰ）することによって凸部５０を除去し、充填物１０９の表面と基板１０１の表面を平坦にする（図１０）。この工程により、第１の面１０１ａが露出される。
【００６０】
具体的には、回転機能・吸着機構を備えた研磨ヘッドに基板１０１を固定し、基板１０１を研磨パッドに押し付けながら基板１０１の第１の面１０１ａ側を研磨する。研磨の際、金属に対するエッチング性をもつ研磨助剤（スラリー）を添加することで基板１０１に与えるダメージを低減する。なお、充填物１０９の形成前に基板１０１の第１の面１０１ａを研磨してもよい。その後充填物１０９を形成し、ＣＭＰを行うことにより、さらに効率よく第１の面１０１ａの平坦化を行うことができる。
【００６１】
この研磨によって、貫通孔１０３に設けられる充填物１０９の上面に凸部９０が形成されることがある。凸部９０により、貫通孔１０３上に形成される層（たとえば第１の配線層１０６や第１の絶縁層１０７などが挙げられるがこれに限定されない）との密着性が向上する。
【００６２】
上述した方法は、ガラスインターポーザの製造のみに適用できるものではなく、たとえば、炭化シリコンインターポーザ、シリコンインターポーザ、サファイアインターポーザの製造にも適用することができる。
【００６３】
なお、充填物１０９の形成前に化学エッチング（ウェットエッチング）を行って凸部５０を除去してもよいが、凸部５０と平坦部間のエッチング速度差が小さいため、上述したように、充填物１０９を形成した後にＣＭＰを行うことが好ましい。実際、導電性金属１０９ａの形成前の化学エッチングによっては、凸部５０の選択的な除去は比較的困難であることを本開示者らは確認している。
【００６４】
上記のとおり、第１の面１０１ａの平坦性が向上するために、後続する工程で基板１０１上に設けられる層（たとえば上記した第１の絶縁層１０７や第１の配線層１０６などであるがこれに限定されない）の形成時におけるフォトリソグラフィ解像性が向上（レジスト樹脂の流れ込みによる導通不良発生率を軽減することができるとともに、第１の配線層１９６形成以降のレジストマスクの製版性が向上）する。また、後続する工程で基板１０１上に設けられる層（たとえば上記した第１の絶縁層１０７や第１の配線層１０６などであるがこれに限定されない）の熱収縮によるダメージを軽減することができる。また、基板１０１の貫通孔１０３の第１の面１０１ａ側の表面に凸部５０（研磨跡であり、凹凸であってもよい。）が形成されることによって、第１の配線層１０６との密着性が向上する。
【００６５】
図１１は、第１の絶縁層１０７を設ける図である。第１の絶縁層１０７（たとえば、ポリイミド等を含む層）は、レジストパターンを構成するフォトレジストを形成・露光し、エッチャントにより一部を除去する等、公知の方法により形成することができる。
【００６６】
図１２は、第１の配線層１０６を設ける工程である。第１の配線層１０６はフォトリソグラフィ工程等を含む公知の方法により形成することができる。
【００６７】
図１３は、第２の絶縁層１０８を設ける工程である。第１の配線層１０６の上に第２の絶縁層１０８が設けられる。第２の絶縁層１０８はフォトリソグラフィ工程等を含む公知の方法により形成することができる。
【００６８】
図１４は、第２の配線層１１０を設ける工程である。第２の絶縁層１０８上に第２の配線層１１０が設けられる。第２の配線層１１０はフォトリソグラフィ工程等を含む公知の方法により形成することができる。
【００６９】
図１５は、ＩＣチップ１１１を接続する工程である。第２の絶縁層１０８上にＩＣチップ１１１を設ける。ＩＣチップ１１１は直上に設けられなければならないものではなく、その他の層（第３の絶縁層や第３の配線層等）を設けその上にＩＣチップ１１１を設けてもよい。
【００７０】
図１６は、本開示の一実施形態に係る貫通電極基板を用いた半導体装置を示す断面図である。半導体装置１０００では、３つの貫通電極基板１３１０、１３２０、１３３０が積層され、この積層は、例えば、ＤＲＡＭ等の半導体素子が形成されたＬＳＩ基板１４００に接続される。貫通電極基板１３１０は、接続端子１５１１および接続端子１５１２を有している。貫通電極基板１３２０は、接続端子１５２１および接続端子１５２２を有している。貫通電極基板１３３０は、接続端子１５３２を有している。貫通電極基板１３１０、１３２０、１３３０の各々の基板の材質は異なっていてもよい。接続端子１５１２は、バンプ１６１０によってＬＳＩ基板１４００の接続端子１５００と接続される。接続端子１５１１は、バンプ１６２０によって接続端子１５２２と接続される。接続端子１５２１は、バンプ１６３０によって接続端子１５３２と接続される。バンプ１６１０、１６２０、１６３０として、例えば、インジウム、銅、金等の金属が用いられる。貫通電極基板の積層数は３層に限らず、２層であってもよく４層以上であってもよい。対向する貫通電極基板同士の電気的な接続は、バンプを介した接続に限定されず、共晶接合など他の接合技術を用いてもよい。その他の物理的な接続方法として、ポリイミド、エポキシ樹脂等を塗布、焼成することによって、対向する貫通電極基板同士が接着されてもよい。
【００７１】
図１７は、本開示の一実施形態に係る貫通電極基板を用いた半導体装置のさらに別の例を示す断面図である。図１７に示す例は２次元方向と３次元方向との併用実装に適用した例である（２．５次元方向という場合もある）。図１７に示す例では、ＬＳＩ基板１４００には、６つの貫通電極基板１３１０、１３２０、１３３０、１３４０、１３５０、１３６０が積層される。ただし、全ての貫通電極基板が一つの方向に積層されるだけでなく、基板面内方向にも並んで配置される。これらの貫通電極基板の各々の基板の材質は異なっていてもよい。図１７では、ＬＳＩ基板１４００上に貫通電極基板１３１０、１３５０が接続され、貫通電極基板１３１０上に貫通電極基板１３２０、１３４０が接続され、貫通電極基板１３２０上に貫通電極基板１３３０が接続され、貫通電極基板１３５０上に貫通電極基板１３６０が接続される。図１７に示すように、これらの貫通電極基板を複数の半導体チップを接続するためのインターポーザとして用いることができ、２次元方向と３次元方向との併用実装が可能である。なお、貫通電極基板１３３０、１３４０、１３６０などが半導体チップに置き換えられてもよい。
【００７２】
本開示の貫通電極基板１００は、貫通電極が設けられた配線基板として用いることができ、たとえば、図１８は、本開示の一実施形態に係る貫通電極基板１００をインターポーザとして用いた電子機器の一例を示す図である。図１８に示すように、貫通電極基板１００はノート型パーソナルコンピュータ２０００、タブレット端末２５００、携帯電話３０００、スマートフォン４０００、デジタルビデオカメラ５０００、デジタルカメラ６０００等に用いられる。本開示の貫通電極基板１００は上記の電子機器の他にも、ＬＥＤ照明、デジタルサイネージ、デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等にも広く用いることができる。なお、本開示は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【産業上の利用可能性】
【００７３】
本開示に係る貫通電極基板は種々の多層配線基板及び電子機器等の製造において有用である。
【符号の説明】
【００７４】
９０：凸部、１００：貫通電極基板、１０１ａ：第１の面、１０１ｂ：第２の面、１０３：貫通孔、１０９：充填物、５０：凸部、９０：凸部、１００：貫通電極基板、１０１：基板、１０１ａ：第１の面、１０１ｂ：第２の面、１０３：貫通孔、１０４：変質層、１０５：金属層、１０６：第１の配線層、１０７：第１の絶縁層、１０８：第２の絶縁層、１０９：充填物、１１０：第２の配線層、１１１：ＩＣチップ、４００：光源、４０１：レーザ光、１０００：半導体装置、１３１０：貫通電極基板、１３２０：貫通電極基板、１３３０：貫通電極基板、１３４０：貫通電極基板、１３５０：貫通電極基板、１３６０：貫通電極基板、ＬＳＩ１４００：基板、１５００：接続端子、１５１１：接続端子、１５１２：接続端子、１５２１：接続端子、１５２２：接続端子、１５３２：接続端子、１６１０：バンプ、１６２０：バンプ、１６３０：バンプ、２０００：ノート型パーソナルコンピュータ、２５００：タブレット端末、３０００：携帯電話、４０００：スマートフォン、５０００：デジタルビデオカメラ、６０００：デジタルカメラ
【図１】
2018207104.tif 000004
【図２】
2018207104.tif 000005
【図３】
2018207104.tif 000006
【図４】
2018207104.tif 000007
【図５】
2018207104.tif 000008
【図６】
2018207104.tif 000009
【図７】
2018207104.tif 000010
【図８】
2018207104.tif 000011
【図９】
2018207104.tif 000012
【図１０】
2018207104.tif 000013
【図１１】
2018207104.tif 000014
【図１２】
2018207104.tif 000015
【図１３】
2018207104.tif 000016
【図１４】
2018207104.tif 000017
【図１５】
2018207104.tif 000018
【図１６】
2018207104.tif 000019
【図１７】
2018207104.tif 000020
【図１８】
2018207104.tif 000021
【図１９】
2018207104.tif 000022