(57)【要約】【課題】  高効率及び回路規模の削減を実現する。【解決手段】  電力増幅回路は、入力信号の電力レベルが第１レベル以上の領域において、入力信号から分配された第１信号を増幅して第２信号を出力する第１差動アンプと、第１レベルより高い第２レベル以上の領域において、入力信号から分配され第１信号より位相が略２φ度（φは４５≦φ＜９０）進んだ第３信号を増幅して第４信号を出力する第２差動アンプと、第２信号が入力される第１入力側巻線と第１出力側巻線とを含む第１トランスと、第４信号が入力される第２入力側巻線と第２出力側巻線とを含む第２トランスと、第１出力側巻線に並列接続され、位相が略φ度進んだ第５信号を出力する第１位相変換素子と、第２出力側巻線に並列接続され、位相が略φ度遅れた第６信号を出力する第２位相変換素子と、を備え、第１及び第２出力側巻線は、直列接続され、第５信号と第６信号の電圧が加算された出力信号を出力する。【選択図】図１
2018137566.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の電力レベルが第１レベル以上の領域において、前記入力信号から分配された第１信号を増幅して第２信号を出力する第１差動アンプと、
前記入力信号の電力レベルが前記第１レベルより高い第２レベル以上の領域において、前記入力信号から分配された第３信号であって前記第１信号より位相が略２φ度（φは４５≦φ＜９０を満たす実数）進んだ第３信号を増幅して第４信号を出力する第２差動アンプと、
前記第２信号が入力される第１入力側巻線と、前記第１入力側巻線と電磁界結合された第１出力側巻線と、を含む第１トランスと、
前記第４信号が入力される第２入力側巻線と、前記第２入力側巻線と電磁界結合された第２出力側巻線と、を含む第２トランスと、
前記第１出力側巻線に並列接続され、前記第１出力側巻線から出力される信号より位相が略φ度進んだ第５信号を出力する第１位相変換素子と、
前記第２出力側巻線に並列接続され、前記第２出力側巻線から出力される信号より位相が略φ度遅れた第６信号を出力する第２位相変換素子と、
を備え、
前記第１及び第２出力側巻線は、直列接続され、前記第５信号の電圧と前記第６信号の電圧とが加算された出力信号を出力する、
電力増幅回路。
【請求項２】
前記第１位相変換素子は、第１インダクタを含み、
前記第２位相変換素子は、第１キャパシタを含む、
請求項１に記載の電力増幅回路。
【請求項３】
前記第１及び第２入力側巻線の中点に電源電圧が供給される、
請求項１又は２に記載の電力増幅回路。
【請求項４】
前記第１トランスは、前記第１差動アンプの出力インピーダンスと、前記電力増幅回路の後段に設けられた負荷の入力インピーダンスを整合し、
前記第２トランスは、前記第２差動アンプの出力インピーダンスと、前記電力増幅回路の後段に設けられた負荷の入力インピーダンスを整合する、
請求項１から３のいずれか一項に記載の電力増幅回路。
【請求項５】
前記電力増幅回路は、
前記第１入力側巻線に並列接続された第２キャパシタと、
前記第１出力側巻線に並列接続された第３キャパシタと、
前記第２入力側巻線に並列接続された第４キャパシタと、
前記第２出力側巻線に並列接続された第５キャパシタと、
をさらに備える、
請求項１から４のいずれか一項に記載の電力増幅回路。
【請求項６】
前記電力増幅回路は、
前記入力信号が入力される第３入力側巻線と、前記第３入力側巻線と電磁界結合された第３出力側巻線と、を含む第３トランスと、
前記入力信号が入力される第４入力側巻線と、前記第４入力側巻線と電磁界結合された第４出力側巻線と、を含む第４トランスと、
前記第３入力側巻線に並列接続され、前記入力信号より位相が略φ度遅れた第７信号を出力する第３位相変換素子と、
前記第４入力側巻線に並列接続され、前記入力信号より位相が略φ度進んだ第８信号を出力する第４位相変換素子と、
前記第７信号を増幅して第９信号を出力する第３差動アンプと、
前記第８信号を増幅して第１０信号を出力する第４差動アンプと、
前記第９信号が入力される第５入力側巻線と、前記第５入力側巻線と電磁界結合され、前記第１信号を出力する第５出力側巻線と、を含む第５トランスと、
前記第１０信号が入力される第６入力側巻線と、前記第６入力側巻線と電磁界結合され、前記第３信号を出力する第６出力側巻線と、を含む第６トランスと、
をさらに備える、
請求項１から５のいずれか一項に記載の電力増幅回路。
【請求項７】
前記第３位相変換素子は、第６キャパシタを含み、
前記第４位相変換素子は、第２インダクタを含む、
請求項６に記載の電力増幅回路。
【請求項８】
前記第５及び第６入力側巻線の中点に電源電圧が供給される、
請求項６又は７に記載の電力増幅回路。
【請求項９】
前記φは４５である、
請求項１から８のいずれか一項に記載の電力増幅回路。
【請求項１０】
前記第１及び第２差動アンプ、前記第１及び第２トランス、並びに前記第１及び第２位相変換素子は、同一の基板上に形成される、
請求項１から９のいずれか一項に記載の電力増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅回路に関する。
【背景技術】
【０００２】
高効率な電力増幅回路として、ドハティアンプが知られている。ドハティアンプは、一般的に、入力信号の電力レベルにかかわらず動作するキャリアアンプと、入力信号の電力レベルが小さい場合はオフとなり、大きい場合にオンとなるピークアンプとが並列に接続された構成である。そして、入力信号の電力レベルが大きい場合、キャリアアンプが飽和出力電力レベルで飽和を維持しながら動作する。これにより、ドハティアンプは、通常の電力増幅回路に比べ効率を向上させることができる。
【０００３】
このようなドハティアンプの変形例として、例えば特許文献１には、一般的なドハティアンプにおいて用いられるλ／４線路を用いずに構成されるドハティアンプが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−１９２２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示されるドハティアンプは、λ／４線路を用いずに構成されるため、一般的なドハティアンプに比べて回路規模の削減を図ることができる。しかし、当該構成においては、電源回路に起因するノイズの発生を抑制するため、電源用のチョークコイルやバイパスコンデンサが設けられる。従って、回路規模の削減の要求が近年ますます厳しくなっている携帯電話機等への適用に際しては、さらなる改良が必要となる。
【０００６】
本発明はこのような事情に鑑みてなされたものであり、高効率及び回路規模の削減を実現する電力増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面に係る電力増幅回路は、入力信号の電力レベルが第１レベル以上の領域において、入力信号から分配された第１信号を増幅して第２信号を出力する第１差動アンプと、入力信号の電力レベルが第１レベルより高い第２レベル以上の領域において、入力信号から分配された第３信号であって第１信号より位相が略２φ度（φは４５≦φ＜９０を満たす実数）進んだ第３信号を増幅して第４信号を出力する第２差動アンプと、第２信号が入力される第１入力側巻線と、第１入力側巻線と電磁界結合された第１出力側巻線と、を含む第１トランスと、第４信号が入力される第２入力側巻線と、第２入力側巻線と電磁界結合された第２出力側巻線と、を含む第２トランスと、第１出力側巻線に並列接続され、第１出力側巻線から出力される信号より位相が略φ度進んだ第５信号を出力する第１位相変換素子と、第２出力側巻線に並列接続され、第２出力側巻線から出力される信号より位相が略φ度遅れた第６信号を出力する第２位相変換素子と、を備え、第１及び第２出力側巻線は、直列接続され、第５信号の電圧と第６信号の電圧とが加算された出力信号を出力する。
【発明の効果】
【０００８】
本発明によれば、高効率及び回路規模の削減を実現する電力増幅回路を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態である電力増幅回路１００の構成例を示す図である。
【図２】キャリアアンプ及びピークアンプの動作特性の一例を示す図である。
【図３】電力増幅回路１００の一部の構成を等価的に示した図である。
【図４】キャリアアンプ及びピークアンプが共にオンの状態を示す図である。
【図５】キャリアアンプがオン、ピークアンプがオフの状態を示す図である。
【図６Ａ】電力増幅回路１００における電力利得のシミュレーション結果の一例を示すグラフである。
【図６Ｂ】電力増幅回路１００における電力付加効率のシミュレーション結果の一例を示すグラフである。
【図７】本発明の一実施形態である電力増幅回路１００の他の構成例を示す図である。
【図８】寄生インダクタンスを考慮したトランス１３０及びキャパシタＣ４，Ｃ５の構成を等価的に示した図である。
【図９Ａ】ピーク時におけるキャリアアンプの出力端から見た負荷側のインピーダンスＺLの軌跡を示す説明図である。
【図９Ｂ】バックオフ時におけるキャリアアンプの出力端から見た負荷側のインピーダンスＺLの軌跡を示す説明図である。
【図１０】ピーク時及びバックオフ時におけるキャリアアンプの出力端から見た負荷側のインピーダンスＺLの軌跡を示す説明図である。
【図１１】本発明の一実施形態である電力増幅回路１００の他の構成例を示す図である。
【図１２】本発明の一実施形態である電力増幅回路１００の他の構成例を示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。
【００１１】
図１は、本発明の一実施形態である電力増幅回路１００の構成例を示す図である。電力増幅回路１００は、例えば、携帯電話機に搭載され、基地局に送信する信号の電力を増幅するために用いられる。電力増幅回路１００は、例えば、２Ｇ（第２世代移動通信システム）、３Ｇ（第３世代移動通信システム）、４Ｇ（第４世代移動通信システム）、５Ｇ（第５世代移動通信システム）、ＬＴＥ（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ）−ＦＤＤ（Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｄｕｐｌｅｘ）、ＬＴＥ−ＴＤＤ（Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｄｕｐｌｅｘ）、ＬＴＥ−Ａｄｖａｎｃｅｄ、ＬＴＥ−Ａｄｖａｎｃｅｄ  Ｐｒｏ等の通信規格の信号の電力を増幅することができる。なお、電力増幅回路１００が増幅する信号の通信規格はこれらに限られない。
【００１２】
電力増幅回路１００は、分配器１１０、キャリアアンプ１２０、ピークアンプ１２２、トランス１３０，１３２及び移相器１４０，１４２を備える。電力増幅回路１００は、入力信号ＲＦｉｎを増幅し、出力信号ＲＦｏｕｔを出力する。入力信号は無線周波数（ＲＦ：Ｒａｄｉｏ−Ｆｒｅｑｕｅｎｃｙ）信号であり、入力信号の周波数は、例えば数ＧＨｚ程度である。以下に、各構成要素について説明する。
【００１３】
分配器１１０は、入力される入力信号ＲＦｉｎを、信号ＲＦｉｎ＿ａ（第１信号）と、信号ＲＦｉｎ＿ａより位相が略９０度進んだ信号ＲＦｉｎ＿ｂ（第３信号）とに分配する。なお、後述するようにキャリアアンプ１２０及びピークアンプ１２２は差動アンプであるため、信号ＲＦｉｎ＿ａ，ＲＦｉｎ＿ｂはさらに、それぞれ位相が１８０度異なる２つの入力信号に分配される。
【００１４】
キャリアアンプ１２０（第１差動アンプ）は、入力される信号ＲＦｉｎ＿ａ（第１信号）を増幅し、増幅信号ＲＦａｍｐ＿ａ（第２信号）を出力する。また、ピークアンプ１２２（第２差動アンプ）は、入力される信号ＲＦｉｎ＿ｂ（第３信号）を増幅し、増幅信号ＲＦａｍｐ＿ｂ（第４信号）を出力する。本実施形態においては、例えば、キャリアアンプ１２０はＡＢ級となるようにバイアスされ、ピークアンプ１２２はＣ級となるようにバイアスされる。これにより、キャリアアンプ１２０は入力信号ＲＦｉｎの電力レベルにかかわらずオンとなり、ピークアンプ１２２は入力信号ＲＦｉｎの電力レベルが比較的大きい場合にのみオンとなる。
【００１５】
図２は、キャリアアンプ１２０及びピークアンプ１２２の動作特性の一例を示す図である。図２において、横軸は入力信号ＲＦｉｎの電圧、縦軸は各アンプの電流を示している。図２に示されるように、キャリアアンプ１２０は、入力信号ＲＦｉｎの電圧レベルにかかわらず動作する。すなわち、キャリアアンプ１２０は、入力信号ＲＦｉｎの電力レベルにかかわらず、電力レベルがゼロ（第１レベル）以上の領域において動作する。他方、ピークアンプ１２２は、入力信号ＲＦｉｎの電圧レベルが、最大レベルＶMAXから所定レベル低いレベルＶBACK（第２レベル）（以下、バックオフとも呼ぶ。）以上の領域において動作する。すなわち、ピークアンプ１２２は、入力信号ＲＦｉｎの電力レベルが、最大レベルから所定レベル（例えば、６ｄＢ程度）低く、ゼロ（第１レベル）より高いレベル（第２レベル）以上の領域において動作する。このように、入力信号の電力レベルに応じて２つのアンプの動作を組み合わせることにより、キャリアアンプ１２０が飽和出力電力付近で動作する領域が広がる。従って、１つのアンプのみから構成される電力増幅回路に比べて、電力効率が向上する。
【００１６】
図１に戻り、キャリアアンプ１２０及びピークアンプ１２２は差動アンプにより構成される。差動アンプは一般的に、対をなす２つの増幅素子を備え、当該２つの増幅素子の各々に入力される同振幅逆位相の信号の電位差を増幅して出力する。従って、２つの増幅素子の各々に同振幅同位相の信号（例えば、ノイズ等）が同時に入力される場合、当該同振幅同位相の信号は打ち消される。すなわち、キャリアアンプ１２０及びピークアンプ１２２に差動アンプを用いることにより、ノイズや入力信号の高調波の発生を抑制することができる。なお、差動アンプが備える増幅素子は特に限定されないが、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等のバイポーラトランジスタ、又はＭＯＳＦＥＴ（Ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等の電界効果トランジスタであってもよい。
【００１７】
トランス１３０（第１トランス），１３２（第２トランス）は、それぞれ、電磁界結合された入力側巻線と出力側巻線を備え、入力側巻線に入力された信号を出力側巻線に伝搬する。具体的には、トランス１３０は、入力側巻線（第１入力側巻線）にキャリアアンプ１２０から出力される増幅信号ＲＦａｍｐ＿ａ（第２信号）が入力され、出力側巻線（第１出力側巻線）から出力する。同様に、トランス１３２は、入力側巻線（第２入力側巻線）にピークアンプ１２２から出力される増幅信号ＲＦａｍｐ＿ｂ（第４信号）が入力され、出力側巻線（第２出力側巻線）から出力する。また、トランス１３０とトランス１３２は縦続接続される。すなわち、トランス１３０の出力側巻線とトランス１３２の出力側巻線が直列接続される。これにより、キャリアアンプ１２０から出力される増幅信号ＲＦａｍｐ＿ａとピークアンプ１２２から出力される増幅信号ＲＦａｍｐ＿ｂが電圧加算され、合成された出力信号ＲＦｏｕｔが出力される。なお、増幅信号ＲＦａｍｐ＿ａ，ＲＦａｍｐ＿ｂの合成時における両信号の位相変換については後述する。
【００１８】
トランス１３０，１３２の入力側巻線の中点ｇ１，ｇ２には、それぞれ電源電圧Ｖｃｃが供給される。ここで、中点ｇ１，ｇ２には、それぞれキャリアアンプ１２０又はピークアンプ１２２から逆位相の２つの出力信号が供給されるため、中点ｇ１，ｇ２は仮想接地点となる。従って、中点ｇ１，ｇ２に電源電圧Ｖｃｃが供給されることにより、電源回路に起因するノイズを抑制することができる。すなわち、電力増幅回路１００は、電源用のチョークコイルやバイパスコンデンサを備える必要がない。これにより、電力増幅回路１００は、特許文献１に開示されるように電源用のチョークコイルやバイパスコンデンサを備える構成（以下、従来例とも呼ぶ。）に比べて、回路規模の削減を図ることができる。
【００１９】
さらに、トランス１３０，１３２は、入力側巻線及び出力側巻線の巻線比を調整することにより、インピーダンス整合の機能を兼ねることができる。具体的には、入力側巻線の巻線数をｎ１、出力側巻線の巻線数をｎ２、入力側のインピーダンスをＺ１、出力側のインピーダンスをＺ２とすると、（ｎ１／ｎ２）2＝Ｚ１／Ｚ２が成立するときに入出力のインピーダンスが整合する。従って、本実施形態においては、キャリアアンプ１２０又はピークアンプ１２２の出力インピーダンスと、電力増幅回路１００の後段に設けられた負荷１５０の入力インピーダンスとを整合することができる。例えば、トランス１３０，１３２の巻線比を、それぞれｎ１：ｎ２＝１：２とすれば、キャリアアンプ１２０又はピークアンプ１２２の出力端から見た負荷側のインピーダンスが略４分の１倍となる。これにより、チップの外に出力整合回路を形成することなく、チップ上に形成されたトランス１３０，１３２によりインピーダンスを整合することができる。従って、電力増幅回路１００は、従来例に比べて回路規模の削減を図ることができる。
【００２０】
次に、キャリアアンプ１２０及びピークアンプ１２２から出力される増幅信号の位相変換について、図３を参照しつつ説明する。
【００２１】
図３は、電力増幅回路１００の一部の構成を等価的に示した図である。図３に示される等価回路２００は、信号源２１０，２１２、移相器２２０，２２２及び負荷２３０を備える。信号源２１０はキャリアアンプ１２０に対応し、信号源２１２はピークアンプ１２２に対応し、負荷２３０は負荷１５０に対応する。
【００２２】
移相器２２０は、信号線路に直列接続されたキャパシタＣ２と、信号線路にシャント接続されたインダクタＬ２を備えるＬＣ回路である。また、移相器２２２は、信号線路に直列接続されたインダクタＬ３と、信号線路にシャント接続されたキャパシタＣ３を備えるＬＣ回路である。すなわち、キャパシタＣ２，Ｃ３及びインダクタＬ２，Ｌ３の定数の設計により、移相器２２０は信号の位相を略４５度進め、移相器２２２は信号の位相を略４５度遅らせる回路となる。ここで、信号線路に直列接続されたキャパシタＣ２及びインダクタＬ３は、入力信号の中心周波数において共振するため、省略可能である。
【００２３】
図１に戻り、電力増幅回路１００においては、トランス１３０の出力側巻線に接続された移相器１４０と、トランス１３２の出力側巻線に接続された移相器１４２を備える。具体的には、移相器１４０は、トランス１３０の出力側巻線と並列接続されたインダクタＬ１（第１位相変換素子：第１インダクタ）（図３におけるインダクタＬ２に対応）を備える。これにより、移相器１４０は、トランス１３０の出力側巻線から出力される信号より位相が略４５度進んだ信号（第５信号）を出力する。また、移相器１４２は、トランス１３２の出力側巻線と並列接続されたキャパシタＣ１（第２位相変換素子：第１キャパシタ）（図３におけるキャパシタＣ３に対応）を備える。これにより、移相器１４２は、トランス１３２の出力側巻線から出力される信号より位相が略４５度遅れた信号（第６信号）を出力する。
【００２４】
上述の通り、電力増幅回路１００は移相器１４０，１４２を備えることにより、略９０度ずれていた増幅信号ＲＦａｍｐ＿ａ，ＲＦａｍｐ＿ｂの位相が揃えられる。なお、インダクタＬ１及びキャパシタＣ１の定数の設計により位相差を調整することができる。次に、図４及び図５を参照しつつ、キャリアアンプ１２０の負荷インピーダンスの変化について説明する。
【００２５】
図４は、キャリアアンプ１２０及びピークアンプ１２２が共にオンかつ電流が等しい状態、すなわち入力信号ＲＦｉｎの電圧レベルがＶMAXの状態（以下、ピーク時とも呼ぶ。）を示す図である。なお、図４及び図５において、トランス１３０，１３２は寄生インダクタンスの影響がない理想トランスであり、トランス１３０，１３２ではインピーダンス変換が生じないものと仮定する。この場合において、キャリアアンプ１２０及びピークアンプ１２２の出力端から見た負荷側のインピーダンスをＲLとし、ωを入力信号ＲＦｉｎの中心周波数に対応する角周波数とする。インダクタＬ１のインダクタンスはＬ＝ＲL／ωに設定され、キャパシタＣ１のキャパシタンスはＣ＝１／ωＲLに設定されている。
【００２６】
図５は、キャリアアンプ１２０がオン、ピークアンプ１２２がオフの状態、すなわち入力信号ＲＦｉｎの電圧レベルがＶBACK以下の領域での状態（以下、バックオフ時とも呼ぶ。）を示す図である。この場合、ピークアンプ１２２がオフであるから、トランス１３２の出力側巻線はショートとなる。従って、キャリアアンプ１２０の出力端から見た負荷側のインピーダンスは、｛ＲL×ｊω×（ＲL／ω）｝／｛ＲL＋ｊω×（ＲL／ω）｝＝（ＲL＋ｊＲL）／２となる。すなわち、入力信号の電力レベルに応じてピークアンプ１２２のオン及びオフが切り替えられることにより、キャリアアンプ１２０の出力端から見た負荷側のインピーダンスが変化していることが分かる。これにより、入力信号の電圧レベルがバックオフ未満の領域において、高効率を達成することができる。
【００２７】
上述の通り、電力増幅回路１００においては、キャリアアンプ１２０及びピークアンプ１２２が差動アンプにより構成される。また、トランス１３０，１３２の中点ｇ１，ｇ２に電源電圧Ｖｃｃが供給される。これにより、電力増幅回路１００は、高調波終端回路や、電源用のチョークコイル及びバイパスコンデンサを備えることなく、ドハティアンプと同様に高効率な動作が可能となる。従って、電力増幅回路１００は、高効率かつ従来例に比べて回路規模の削減を図ることができる。また、電力増幅回路１００においては、トランス１３０，１３２の巻線比を調整することにより、チップの外に出力整合回路を形成することなく電力増幅回路１００と負荷のインピーダンスを整合することができる。これによっても、電力増幅回路１００は、従来例に比べて回路規模の削減を図ることができる。
【００２８】
なお、図１においてはアンプが１段の構成が示されているが、アンプは多段接続されていてもよい。具体的には、例えば、初段（ドライバ段）が１つのアンプにより構成され、出力段（パワー段）に上述のドハティアンプの構成が適用されていてもよいし、後述するように出力段（パワー段）のキャリアアンプとピークアンプのそれぞれに、初段（ドライバ段）としてアンプが接続されてもよい。
【００２９】
図６Ａは、電力増幅回路１００における電力利得のシミュレーション結果の一例を示すグラフであり、図６Ｂは、電力増幅回路１００における電力付加効率のシミュレーション結果の一例を示すグラフである。図６Ａに示されるグラフにおいて、横軸は出力電力（ｄＢｍ）を表し、縦軸は電力利得（ｄＢ）を表す。また、図６Ｂに示されるグラフにおいて、横軸は出力電力（ｄＢｍ）を表し、縦軸は電力付加効率（％）を表す。
【００３０】
図６Ｂに示されるように、出力電力の増大に伴って効率が向上し、出力電力が２６ｄＢｍ（すなわち、ピーク時の出力電力３２ｄＢｍより６ｄＢ程度小さい時）より大きい領域において高効率が維持されていることが分かる。すなわち、電力増幅回路１００は、一般的なドハティアンプと同様の動作が可能であることが分かる。
【００３１】
上述の説明においては、電力増幅回路１００におけるトランス１３０，１３２が理想トランスである場合が想定されていた。しかし、実際のトランスにおいては寄生インダクタンスが特性に影響を与え得る。そこで、図７〜図１０を参照しつつ、トランス１３０，１３２の寄生インダクタンスを考慮した場合の実施形態について説明する。
【００３２】
図７は、本発明の一実施形態である電力増幅回路１００の他の構成例（電力増幅回路１００Ａ）を示す図である。なお、図１に示される電力増幅回路１００と同一の構成には同一の符号を付して説明を省略する。また、以下では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
【００３３】
電力増幅回路１００Ａは、電力増幅回路１００の構成に加えてキャパシタＣ４〜Ｃ７を備える。具体的には、キャパシタＣ４（第２キャパシタ）はトランス１３０の入力側巻線に並列接続され、キャパシタＣ５（第３キャパシタ）はトランス１３０の出力側巻線に並列接続され、キャパシタＣ６（第４キャパシタ）はトランス１３２の入力側巻線に並列接続され、キャパシタＣ７（第５キャパシタ）はトランス１３２の出力側巻線に並列接続される。キャパシタＣ４〜Ｃ７は、トランス１３０，１３２の寄生インダクタンスの影響を考慮した場合におけるトランス１３０，１３２のインピーダンス整合のために設けられている。
【００３４】
図８は、寄生インダクタンスを考慮したトランス１３０及びキャパシタＣ４，Ｃ５の構成を等価的に示した図である。図８におけるトランス１３０は、理想トランス１３０Ｘと、当該理想トランス１３０Ｘの入力側巻線及び出力側巻線にそれぞれ直列接続されたインダクタＬｐａｒａ１，Ｌｐａｒａ２により表される。すなわち、インダクタＬｐａｒａ１，Ｌｐａｒａ２はトランス１３０の寄生インダクタンスを表している。電力増幅回路１００Ａにおいては、インダクタＬｐａｒａ１，Ｌｐａｒａ２によるインピーダンス変換の影響を補償するため、キャパシタＣ４，Ｃ５が設けられている。
【００３５】
図９Ａは、ピーク時におけるキャリアアンプ１２０の出力端から見た負荷側のインピーダンスＺLの軌跡を示す説明図である。また、図９Ｂは、バックオフ時におけるキャリアアンプ１２０の出力端から見た負荷側のインピーダンスＺLの軌跡を示す説明図である。まず、ピーク時においては、インピーダンスＺLは、キャパシタＣ５から見た負荷側のインピーダンスＲLからキャパシタＣ５、インダクタＬｐａｒａ２、インダクタＬｐａｒａ１及びキャパシタＣ４を順に経由して、ＺL＝ＲLとなる（図８及び図９Ａ参照）。一方、バックオフ時においては、インピーダンスＺLは、キャパシタＣ５から見た負荷側のインピーダンス（ＲL＋ｊＲL）／２からキャパシタＣ５、インダクタＬｐａｒａ２、インダクタＬｐａｒａ１及びキャパシタＣ４を順に経由して、ＲLより大きな値となる（図８及び図９Ｂ参照）。すなわち、トランス１３０の寄生インダクタンス及びキャパシタＣ４，Ｃ５により、バックオフ時におけるインピーダンスＺLが増大していることが分かる。なお、例えばトランス１３０のサイズを変更することにより寄生インダクタンスの大きさを調整し、インピーダンスＺLを所望の値とすることができる。
【００３６】
図１０は、ピーク時及びバックオフ時におけるキャリアアンプ１２０の出力端から見た負荷側のインピーダンスＺLの軌跡を示す説明図である。具体的には、入力信号の周波数を１００ＭＨｚから２０ＧＨｚに変化させた場合の、ピーク時におけるインピーダンスＺLの軌跡３００と、バックオフ時におけるインピーダンスＺLの軌跡３１０が示されており、点Ａ及び点Ｂは２ＧＨｚに対応する。なお、軌跡３００，３１０はピーク時の点Ａにおけるインピーダンスにより正規化されている。
【００３７】
図１０に示されるように、例えば入力信号が２ＧＨｚの場合において、インピーダンスＺLはピーク時からバックオフ時への切り替えに伴い、点Ａから点Ｂに遷移する（図１０矢印参照）。また、点Ｂは点Ａの略２倍のインピーダンスである。このように、電力増幅回路１００ＡはインピーダンスＺLが変化することにより、バックオフ時の効率が向上する。
【００３８】
このような構成によっても、電力増幅回路１００Ａは、電力増幅回路１００と同様の効果を得ることができる。また、電力増幅回路１００Ａにおいては、トランス１３０，１３２が寄生インダクタンスの影響を受けても、キャパシタＣ４〜Ｃ７を備えることにより、トランス１３０，１３２の前段及び後段のインピーダンスが整合される。なお、図７においては、トランス１３０，１３２の入力側巻線及び出力側巻線のいずれにもキャパシタが並列接続された構成が示されているが、キャパシタＣ４〜Ｃ７の一部が備えられていなくてもよい。
【００３９】
図１１は、本発明の一実施形態である電力増幅回路１００の他の構成例（電力増幅回路１００Ｂ）を示す図である。電力増幅回路１００Ｂは、アンプが多段接続された構成であり、出力段（パワー段）のアンプが電力増幅回路１００と同様のドハティアンプにより構成される。
【００４０】
初段の回路は、移相器１６０，１６２、トランス１７０，１７２，１７４，１７６、アンプ１８０，１８２を備える。初段の回路は、入力信号ＲＦｉｎを増幅し、出力段のキャリアアンプ１２０及びピークアンプ１２２に信号ＲＦｄｒ＿ａ，ＲＦｄｒ＿ｂを供給する。
【００４１】
移相器１６０は、トランス１７０の入力側巻線と並列接続されたキャパシタＣ８（第３位相変換素子：第６キャパシタ）を備える。移相器１６０は、入力信号ＲＦｉｎより位相が略４５度遅れた信号（第７信号）を出力する。また、移相器１６２は、トランス１７２の入力側巻線と並列接続されたインダクタＬ４（第４位相変換素子：第２インダクタ）を備える。移相器１６２は、入力信号ＲＦｉｎより位相が略４５度進んだ信号（第８信号）を出力する。これにより、移相器１６２から出力される信号は、移相器１６０から出力される信号より位相が略９０度進む。すなわち、これらの移相器１６０，１６２とトランス１７０，１７２は、図１に示される分配器１１０に相当する。なお、図１１に示される移相器１６０，１６２の構成については、移相器１４０，１４２と同様であるため詳細な説明は省略する。また、キャパシタＣ８及びインダクタＬ４の定数の設計により、位相差を調整することができる。
【００４２】
移相器１６０から出力される信号は、トランス１７０（第３トランス）の入力側巻線（第３入力側巻線）及び出力側巻線（第３出力側巻線）を経由して、アンプ１８０に供給される。また、移相器１６２から出力される信号は、トランス１７２（第４トランス）の入力側巻線（第４入力側巻線）及び出力側巻線（第４出力側巻線）を経由して、アンプ１８２に供給される。
【００４３】
初段のアンプ１８０（第３差動アンプ）から出力される信号（第９信号）は、トランス１７４（第５トランス）の入力側巻線（第５入力側巻線）及び出力側巻線（第５出力側巻線）を経由して、出力段のキャリアアンプ１２０に供給される。同様に、初段のアンプ１８２（第４差動アンプ）から出力される信号（第１０信号）は、トランス１７６（第６トランス）の入力側巻線（第６入力側巻線）及び出力側巻線（第６出力側巻線）を経由して、出力段のピークアンプ１２２に供給される。
【００４４】
初段のアンプにおいても出力段のアンプと同様に、トランス１７４，１７６の入力側巻線の中点ｇ３，ｇ４に電源電圧Ｖｃｃが供給される。これにより、電源回路に起因するノイズを抑制することができる。すなわち、電力増幅回路１００Ｂは、電源用のチョークコイルやバイパスコンデンサを備えることなく、アンプが多段接続された構成を実現することができる。従って、電力増幅回路１００Ｂは、従来例に比べて回路規模を削減しつつ、電力増幅回路１００，１００Ａに比べて電力利得を増大させることができる。
【００４５】
また、電力増幅回路１００Ｂにおいては、トランス１３０，１３２と同様に、トランス１７０，１７２，１７４，１７６の巻線比を調整することにより、整合回路を形成することなく当該トランスの前段と後段のインピーダンスを整合することができる。従って、電力増幅回路１００Ｂは、従来例に比べて回路規模の削減を図ることができる。
【００４６】
なお、図１１においてはアンプが２段の構成が示されているが、アンプは３段以上であってもよい。
【００４７】
図１２は、本発明の一実施形態である電力増幅回路１００の他の構成例（電力増幅回路１００Ｃ）を示す図である。なお、図１に示される電力増幅回路１００と同一の構成には同一の符号を付して説明を省略する。電力増幅回路１００Ｃは、電力増幅回路１００におけるキャリアアンプ１２０に入力される信号ＲＦｉｎ＿ａとピークアンプ１２２に入力される信号ＲＦｉｎ＿ｂの位相差が９０度に限られず、２φ度（φは４５≦φ＜９０を満たす実数）に拡張された場合の構成例である。
【００４８】
移相器１４０及び移相器１４２のインピーダンス変換比をｎ（ｎはｎ＞１を満たす実数）とする。すなわち、トランス１３０，１３２の出力から見た負荷側のインピーダンスが移相器１４０，１４２の経由により１／ｎ倍されるとする。この時、キャリアアンプ１２０に入力される信号ＲＦｉｎ＿ａとピークアンプ１２２に入力される信号ＲＦｉｎ＿ｂの位相差は、２φ＝２×ｔａｎ-1｛√（ｎ−１）｝で表される。また、インダクタＬ１のインダクタンスはＬ＝ＲL／｛ω√（ｎ−１）｝に設定される。これにより、移相器１４０は、トランス１３０の出力側巻線から出力される信号より位相が略ｔａｎ-1｛√（ｎ−１）｝度進んだ信号を出力する。また、キャパシタＣ１のキャパシタンスはＣ＝√（ｎ−１）／ωＲLに設定される。これにより、移相器１４２は、トランス１３２の出力側巻線から出力される信号より位相が略ｔａｎ-1｛√（ｎ−１）｝度遅れた信号を出力する。
【００４９】
このような構成によっても、電力増幅回路１００Ｃは、電力増幅回路１００と同様の効果を得ることができる。具体的には、例えばｎ＝４の場合、キャリアアンプ１２０に入力される信号ＲＦｉｎ＿ａとピークアンプ１２２に入力される信号ＲＦｉｎ＿ｂの位相差が１２０度であり、移相器１４０，１４２においてそれぞれ位相が６０度ずつ変換される。
【００５０】
なお、上述のいずれの実施形態においても、例えばバックオフ時（すなわち、キャリアアンプ１２０のみがオンとなる領域）において、入力信号の包絡線の振幅に応じて電源電圧の振幅が変化するエンベロープトラッキング（ＥＴ：Ｅｎｖｅｌｏｐｅ  Ｔｒａｃｋｉｎｇ）方式により電源電圧が制御されてもよい。これにより、電力増幅回路の効率がさらに向上し得る。
【００５１】
また、電力増幅回路１００，１００Ａ〜１００Ｃにおいて、キャリアアンプ１２０、ピークアンプ１２２、トランス１３０，１３２及び移相器１４０，１４２は同一の基板上に形成されていてもよい。さらに、電力増幅回路１００Ｂにおいて、移相器１６０，１６２、トランス１７０，１７２，１７４，１７６及びアンプ１８０，１８２もまた、出力段のアンプを構成する素子と同一の基板上に形成されていてもよい。これらの要素が同一基板上に形成されることにより、回路規模の削減を図ることができる。
【００５２】
以上、本発明の例示的な実施形態について説明した。電力増幅回路１００，１００Ａ〜１００Ｃは、差動アンプにより構成されるキャリアアンプ１２０及びピークアンプ１２２を備え、トランス１３０，１３２において増幅信号が電圧加算される。これにより、電力増幅回路１００，１００Ａ〜１００Ｃにおいては、高調波終端回路や電源用のチョークコイル及びバイパスコンデンサを備えることなく、ドハティアンプの動作を実現することができる。従って、電力増幅回路１００，１００Ａ〜１００Ｃは、高効率かつ従来例に比べて回路規模の削減を図ることができる。
【００５３】
また、電力増幅回路１００，１００Ａ〜１００Ｃは、位相変換素子として、トランス１３０の出力側巻線に並列接続されたインダクタＬ１と、トランス１３２の出力側巻線に並列接続されたキャパシタＣ１を備える。これにより、略９０度ずれていた増幅信号ＲＦａｍｐ＿ａ，ＲＦａｍｐ＿ｂの位相が揃えられる。
【００５４】
また、電力増幅回路１００，１００Ａ〜１００Ｃにおいては、トランス１３０，１３２の入力側巻線の中点ｇ１，ｇ２に電源電圧Ｖｃｃが供給される。これにより、電力増幅回路１００，１００Ａ〜１００Ｃにおいては、電源用のチョークコイルやバイパスコンデンサを備える必要がなくなる。従って、電力増幅回路１００，１００Ａ〜１００Ｃは、従来例に比べて回路規模の削減を図ることができる。
【００５５】
また、トランス１３０，１３２は、巻線比の調整により、キャリアアンプ１２０と負荷、又はピークアンプ１２２と負荷とのインピーダンスを整合する。これにより、チップの外に出力整合回路を形成することなく、チップ上に形成されたトランス１３０，１３２によりインピーダンスを整合することができる。従って、電力増幅回路１００，１００Ａ〜１００Ｃは、従来例に比べて回路規模の削減を図ることができる。
【００５６】
また、電力増幅回路１００Ａは、トランス１３０の入力側巻線に並列接続されたキャパシタＣ４及び出力側巻線に並列接続されたキャパシタＣ５と、トランス１３２の入力側巻線に並列接続されたキャパシタＣ６及び出力側巻線に並列接続されたキャパシタＣ７を備える。これにより、電力増幅回路１００Ａにおいては、トランス１３０，１３２が寄生インダクタンスの影響を受けてもトランス１３０，１３２の前段及び後段のインピーダンスが整合される。
【００５７】
また、電力増幅回路１００Ｂは、初段及び出力段のいずれもが、差動アンプにより構成される。これにより、電力増幅回路１００Ｂは、電源用のチョークコイルやバイパスコンデンサを備えることなく、高効率かつ電力利得の増大を実現することができる。従って、電力増幅回路１００Ｂは、従来例に比べて回路規模を削減しつつ、電力増幅回路１００，１００Ａに比べて電力利得を増大させることができる。
【００５８】
また、電力増幅回路１００Ｂは、位相変換素子として、トランス１７０の入力側巻線に並列接続されたキャパシタＣ８と、トランス１７２の入力側巻線に並列接続されたインダクタＬ４を備える。これにより、入力信号ＲＦｉｎの位相を略９０度ずらしてアンプ１８０，１８２に供給することができる。
【００５９】
また、電力増幅回路１００Ｂにおいては、トランス１７４，１７６の入力側巻線の中点ｇ３，ｇ４に電源電圧Ｖｃｃが供給される。これにより、電力増幅回路１００Ｂにおいては、電源用のチョークコイルやバイパスコンデンサを備える必要がなくなる。従って、電力増幅回路１００Ｂは、従来例に比べて回路規模の削減を図ることができる。
【００６０】
なお、キャリアアンプ１２０とピークアンプ１２２に入力される信号の位相差は、特に限定されないが、例えば９０度であってもよい。
【００６１】
また、電力増幅回路１００，１００Ａ〜１００Ｃにおいて、キャリアアンプ１２０、ピークアンプ１２２、トランス１３０，１３２、インダクタＬ１及びキャパシタＣ１は、同一基板上に形成されていてもよい。これらの要素が同一基板上に形成されることにより、回路規模の削減を図ることができる。
【００６２】
なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。すなわち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
【符号の説明】
【００６３】
１００，１００Ａ〜１００Ｃ…電力増幅回路、１１０…分配器、１２０…キャリアアンプ、１２２…ピークアンプ、１３０，１３２，１７０，１７２，１７４，１７６…トランス、１４０，１４２，１６０，１６２…移相器、１８０，１８２…アンプ、Ｌ１〜Ｌ４，Ｌｐａｒａ１，Ｌｐａｒａ２…インダクタ、Ｃ１〜Ｃ８…キャパシタ
【図１】
2018137566.tif 000003
【図２】
2018137566.tif 000004
【図３】
2018137566.tif 000005
【図４】
2018137566.tif 000006
【図５】
2018137566.tif 000007
【図６Ａ】
2018137566.tif 000008
【図６Ｂ】
2018137566.tif 000009
【図７】
2018137566.tif 000010
【図８】
2018137566.tif 000011
【図９Ａ】
2018137566.tif 000012
【図９Ｂ】
2018137566.tif 000013
【図１０】
2018137566.tif 000014
【図１１】
2018137566.tif 000015
【図１２】
2018137566.tif 000016