(57)【要約】【課題】複数のアナログ信号のそれぞれに対してサンプリング時間を記憶するレジスタを設けることなく、各アナログ信号に対してサンプリング時間を設定する。【解決手段】Ａ／Ｄ変換装置１５は、複数のアナログ信号Ｓａ１〜２０を入力するために１つのアナログ入力チャンネルを選択するよう切り替えるアナログ切換部１５１と、Ｓ／Ｈ部１５２と、量子化部１５３と、アナログ入力チャンネルの選択の順序を示す切り替えデータＤ１５４を記憶するチャンネル制御レジスタ１５４と、サンプリング時間Ｔｓを示すサンプリング時間データＤ１５５を記憶するサンプリング時間制御レジスタ１５５と、変換制御部１５０とを有する。変換制御部１５０は、チャンネル制御レジスタ１５４に記憶された切り替えデータＤ１５４に基づいて、同一のアナログ入力チャンネルを複数回にわたって連続して選択することが可能なように構成される。【選択図】図３
2018137510.tif 000002
【特許請求の範囲】
【請求項１】
複数のアナログ信号を入力するための複数のアナログ入力チャンネルを備え、複数の前記アナログ入力チャンネルの中から１つの前記アナログ入力チャンネルを選択するよう切り替えるアナログ切換部と、
前記アナログ切換部で選択されたアナログ信号をサンプル／ホールドするＳ／Ｈ部と、
前記Ｓ／Ｈ部でサンプル／ホールドされた電圧を量子化してデジタル信号を出力する量子化部と、
前記アナログ切換部における前記アナログ入力チャンネルの選択の順序を示す切り替えデータを記憶するチャンネル制御レジスタと、
前記Ｓ／Ｈ部におけるサンプリング時間を示すサンプリング時間データを記憶するサンプリング時間制御レジスタと、
変換制御部と、
を有し、
前記変換制御部は、
前記チャンネル制御レジスタおよび前記サンプリング時間制御レジスタを参照して前記アナログ切換部、前記Ｓ／Ｈ部、および前記量子化部を制御するとともに、前記チャンネル制御レジスタに記憶された前記切り替えデータに基づいて、同一の前記アナログ入力チャンネルを複数回にわたって連続して選択することが可能なように構成されている、
ことを特徴とするＡ／Ｄ変換装置。
【請求項２】
前記変換制御部は、
前記アナログ切換部によって前記アナログ入力チャンネルを選択する毎に、前記サンプリング時間制御レジスタに記憶された前記サンプリング時間にわたって、選択された前記アナログ信号を前記Ｓ／Ｈ部がサンプリングするよう制御する、
請求項１記載のＡ／Ｄ変換装置。
【請求項３】
前記変換制御部は、
同一の前記アナログ入力チャンネルを連続して選択している間において、前記Ｓ／Ｈ部に入力される前記アナログ信号をリセットすることなくサンプリングするよう制御する、
請求項１または２記載のＡ／Ｄ変換装置。
【請求項４】
前記変換制御部は、
連続して選択された前記アナログ入力チャンネルにおける、前記チャンネル制御レジスタに記憶された前記切り替えデータによる最後の選択のときに前記Ｓ／Ｈ部でサンプル／ホールドされた電圧を量子化して出力するよう制御する、
請求項３記載のＡ／Ｄ変換装置。
【請求項５】
前記変換制御部は、
連続して選択される同一のアナログ信号に対し、前記アナログ切換部によって当該アナログ信号が選択される毎に、前記Ｓ／Ｈ部でサンプル／ホールドされた電圧を量子化してデジタル信号を出力するとともに、今回の選択で出力されたデジタル信号と前回の選択で出力されたデジタル信号との差がしきい値以下となった場合に、前記アナログ切換部は、次に選択すべき同一のアナログ信号の有無に係わらず次に選択すべき異なるアナログ信号を選択するよう制御する、
請求項３記載のＡ／Ｄ変換装置。
【請求項６】
前記サンプリング時間制御レジスタは、
前記サンプリング時間データとして、カウンタにおけるカウントの繰り返し回数を記憶する、
請求項１ないし５のいずれかに記載のＡ／Ｄ変換装置。
【請求項７】
前記サンプリング時間制御レジスタは、
前記サンプリング時間データとして、それぞれの前記アナログ入力チャンネルの外部インピ−ダンスに基づいて算出されたサンプリングに必要な時間のうち、最長の時間を除いた時間を記憶する、
請求項１ないし６のいずれかに記載のＡ／Ｄ変換装置。
【請求項８】
前記サンプリング時間制御レジスタは、
前記サンプリング時間データとして、所定の制御周期内でのサンプリング時間の合計が最小となる時間を記憶する、
請求項７記載のＡ／Ｄ変換装置。
【請求項９】
前記サンプリング時間制御レジスタは、
前記サンプリング時間データとして、所定の制御周期内でのサンプリング回数の合計が最小となる時間を記憶する、
請求項７記載のＡ／Ｄ変換装置。
【請求項１０】
前記チャンネル制御レジスタに記憶する切り替えデータおよび前記サンプリング時間制御レジスタに記憶するサンプリング時間データを更新するための全体制御部を有し、
前記全体制御部は、前記所定の制御周期で前記切り替えデータおよび前記サンプリング時間データを更新する、
請求項８または９記載のＡ／Ｄ変換装置。
【請求項１１】
前記チャンネル制御レジスタには、
同一の前記アナログ入力チャンネルを複数回にわたって連続して選択するときの前記切り替えデータとして、前記サンプリング時間制御レジスタに記憶された前記サンプリング時間データを複数回繰り返し用いたときに、選択する当該アナログ入力チャンネルの外部インピ−ダンスに基づいて算出されたサンプリングに必要な時間となるような回数が記憶されている、
請求項１ないし１０のいずれかに記載のＡ／Ｄ変換装置。
【請求項１２】
前記アナログ切換部、前記Ｓ／Ｈ部、前記量子化部、前記チャンネル制御レジスタ、前記サンプリング時間制御レジスタ、および前記変換制御部が、１つの半導体集積回路として構成されてなる、
請求項１ないし１１のいずれかに記載のＡ／Ｄ変換装置。
【請求項１３】
請求項１ないし１２のいずれかに記載のＡ／Ｄ変換装置と、
感光体および当該感光体を帯電させるための高圧電源を備え、電子写真方式によって用紙に画像を印刷するプリンタと、を有し、
前記高圧電源の電圧を示すアナログ信号が前記Ａ／Ｄ変換装置によってデジタル信号に変換され、変換されたデジタル信号が前記プリンタの制御に用いられるよう構成されてなる、
ことを特徴とする画像形成装置。
【請求項１４】
前記変換制御部によって、
前記高圧電源の電圧を示すアナログ信号が、同一の前記アナログ入力チャンネルによって複数回にわたって連続して選択されるように制御されてなる、
請求項１３記載の画像形成装置。
【請求項１５】
複数のアナログ信号を入力するための複数のアナログ入力チャンネルを備え、複数の前記アナログ入力チャンネルの中から１つの前記アナログ入力チャンネルを選択するよう切り替えるアナログ切換部と、前記アナログ切換部で選択されたアナログ信号をサンプル／ホールドするＳ／Ｈ部と、前記Ｓ／Ｈ部でサンプル／ホールドされた電圧を量子化してデジタル信号を出力する量子化部と、を有するＡ／Ｄ変換装置における変換制御方法であって、
前記アナログ切換部によって、同一の前記アナログ入力チャンネルを複数回にわたって連続して選択し、前記Ｓ／Ｈ部に入力される前記アナログ信号をリセットすることなくサンプリングし、前記アナログ切換部によって当該アナログ信号が選択される毎に前記Ｓ／Ｈ部でサンプル／ホールドされた電圧を量子化するとともに、今回の選択で量子化されたデジタル信号と前回の選択で量子化されたデジタル信号との差がしきい値以下となったときに、今回の選択で量子化されたデジタル信号を出力する、
ことを特徴とするＡ／Ｄ変換装置における変換制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ａ／Ｄ変換装置、画像形成装置、およびＡ／Ｄ変換装置における変換制御方法に関する。
【背景技術】
【０００２】
プリンタ、複写機、複合機などの画像形成装置は、制御プログラムに従って当該画像形成装置を制御するコントローラを備えている。コントローラには、各種のアナログ信号が入力される。例えば、センサの出力、モータからのフィードバック信号、および電源出力のモニタ信号などがある。入力されたアナログ信号は、コントローラにおいてデジタル信号に変換されて制御に反映される（特許文献１）。
【０００３】
複数のアナログ信号のアナログ／デジタル変換（Ａ／Ｄ変換）に、マルチプレクサ方式のＡ／Ｄ変換回路を備えた集積回路デバイスが用いられている。このＡ／Ｄ変換回路は、複数のチャンネル（アナログ入力用のポート）、マルチプレクサ、Ｓ／Ｈ部（サンプル／ホールド部）、および量子化部などを有している。複数のチャンネルがマルチプレクサにより順番に所定のサンプリング時間ずつ選択され、選択されたチャンネルに入力されているアナログ信号によりＳ／Ｈ部のコンデンサ（容量）がサンプリング時間にわたって充電される。そして、サンプリング時間の終了時の充電電圧値が量子化部により量子化される。
【０００４】
マルチプレクサ方式のＡ／Ｄ変換を効率化するための先行技術として、特許文献２、３に記載の技術がある。
【０００５】
特許文献２には、複数のアナログ信号のうち、高い変換精度が要求される一部のアナログ信号についてのみ、一定時間のサンプリングを複数回続けて行うことにより、十分に長いサンプリング時間を確保することが開示されている。量子化は、複数回のサンプリングを行った後に１回行う。他のアナログ信号については、サンプリングを１回行って量子化する。
【０００６】
特許文献３には、複数のチャンネルごとに変換の許可／不許可を設定し、その後にチャンネルを順番に選択し、許可が設定されているチャンネルのみＡ／Ｄ変換を行うようにすることにより、各チャンネルのＡ／Ｄ変換の周期を可変にすることが開示されている。
【０００７】
なお、Ａ／Ｄ変換に関わる他の先行技術として、特許文献４、５に記載の技術がある。
【０００８】
特許文献４には、同じアナログ信号に対するＡ／Ｄ変換（サンプル／ホールドおよび量子化）を複数回連続して行い、得られた複数の変換値の合計を出力することが可能なＡ／Ｄ変換器のハードウェア構成が開示されている。
【０００９】
特許文献５には、Ａ／Ｄ変換部（量子化部）の容量を駆動するためのバッファ回路を備えたＡ／Ｄ変換回路において、Ａ／Ｄ変換部の容量と電源とを短絡するスイッチを設けることによって、当該容量を瞬時にリセットすることが開示されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００９−０２５３９２号公報
【特許文献２】特開平１０−２５０１４３号公報
【特許文献３】特開２００２−３１４４１８号公報
【特許文献４】特開２００８−０２２３８７号公報
【特許文献５】特開２０１２−０６５１６７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
複数のチャンネルのそれぞれに接続される外部インピーダンスが異なり、そのためにサンプリングに必要な時間の長さがチャンネルごとに異なる場合がある。一般に、外部インピーダンスが比較的に大きいチャンネルに必要なサンプリング時間は、外部インピーダンスが比較的に小さいチャンネルに必要なサンプリング時間と比べて長い。
【００１２】
この場合において、最も外部インピーダンスが大きいチャンネルに必要な時間を全てのチャンネルのサンプリング時間に設定すれば、全てのチャンネルにおいて適正なＡ／Ｄ変換結果を得ることができる。
【００１３】
しかし、外部インピーダンスが小さいチャンネルでは、サンプリング時間が必要以上に長くなってしまう。つまり、サンプリングを開始して必要な時間が経過した後に量子化の開始までの無駄な待ち時間が生じる。
【００１４】
特に、電子写真方式の画像形成装置では、感光体を帯電させるための高圧電源のモニタ信号が、抵抗分圧回路を用いて集積回路デバイスの入力耐圧以下の低圧の信号とされてチャンネルに入力される。このチャンネルの外部インピーダンスは、抵抗分圧回路が接続されないチャンネルの外部インピーダンスと比べて極端に大きい。このため、高圧電源のモニタ信号を基準にサンプリング時間を設定した場合には、他のアナログ信号が入力されるチャンネルにおいて長い待ち時間が生じる。待ち時間がサンプリングに必要な時間よりも長くなることもある。
【００１５】
また、近年、画像形成装置の高機能化に伴って、画像形成装置に搭載されるセンサおよびモータの数が増加しており、Ａ／Ｄ変換用のチャンネル数の多い集積回路デバイスの必要性が高まっている。しかし、上述のようにサンプリングに必要な時間の最も長いチャンネルを基準にサンプリング時間を設定する場合には、チャンネル数を増やそうとすると、各チャンネルのＡ／Ｄ変換の周期が長くなってしまい、Ａ／Ｄ変換の結果に基づいて行う画像形成装置の制御に支障が生じる。つまり、チャンネル数を増やすことが難しい。
【００１６】
以上を踏まえると、複数のチャンネルに対して一律にサンプリング時間を設定するのではなく、あらかじめチャンネル毎に外部インピーダンスに基づいてサンプリングに必要な時間を求めてサンプリング時間として設定するのが好ましい。
【００１７】
そこで、チャンネル毎にレジスタを設け、チャンネル毎に設定したサンプリング時間をこれらのレジスタに記憶させておき、各チャンネルについてのサンプリングに際して、対応するレジスタに記憶されているサンプリング時間を適用することが考えられる。
【００１８】
しかし、サンプリング時間の記憶が可能なビット数のレジスタをチャンネルごとに設けると、回路規模が大きくなって集積回路デバイスのコストが高くなる。この点においてもチャンネル数の増加は難しい。
【００１９】
上に述べた特許文献２には、回数カウンタにＡ／Ｄポートの読み込みの回数ｎをセットすることによりチャンネルごとにサンプリング時間を定めることが記載されている。しかし、各チャンネルに対応する回数ｎを記憶する具体的な仕組みについての開示はない。特許文献１、３〜５には、サンプリング時間をチャンネル毎に設定することについての開示はない。
【００２０】
本発明は、上述の問題に鑑みてなされたもので、複数のアナログ信号のそれぞれに対してサンプリング時間を記憶するレジスタを設けることなく、各アナログ信号に対してサンプリング時間を設定することができるＡ／Ｄ変換装置およびその変換制御方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明の実施形態に係るＡ／Ｄ変換装置は、複数のアナログ信号を入力するための複数のアナログ入力チャンネルを備え、複数の前記アナログ入力チャンネルの中から１つの前記アナログ入力チャンネルを選択するよう切り替えるアナログ切換部と、前記アナログ切換部で選択されたアナログ信号をサンプル／ホールドするＳ／Ｈ部と、前記Ｓ／Ｈ部でサンプル／ホールドされた電圧を量子化してデジタル信号を出力する量子化部と、前記アナログ切換部における前記アナログ入力チャンネルの選択の順序を示す切り替えデータを記憶するチャンネル制御レジスタと、前記Ｓ／Ｈ部におけるサンプリング時間を示すサンプリング時間データを記憶するサンプリング時間制御レジスタと、変換制御部と、を有し、前記変換制御部は、前記チャンネル制御レジスタおよび前記サンプリング時間制御レジスタを参照して前記アナログ切換部、前記Ｓ／Ｈ部、および前記量子化部を制御するとともに、前記チャンネル制御レジスタに記憶された前記切り替えデータに基づいて、同一の前記アナログ入力チャンネルを複数回にわたって連続して選択することが可能なように構成されている。
【００２２】
本発明の実施形態に係る変換制御方法は、複数のアナログ信号を入力するための複数のアナログ入力チャンネルを備え、複数の前記アナログ入力チャンネルの中から１つの前記アナログ入力チャンネルを選択するよう切り替えるアナログ切換部と、前記アナログ切換部で選択されたアナログ信号をサンプル／ホールドするＳ／Ｈ部と、前記Ｓ／Ｈ部でサンプル／ホールドされた電圧を量子化してデジタル信号を出力する量子化部と、を有するＡ／Ｄ変換装置における変換制御方法であって、前記アナログ切換部によって、同一の前記アナログ入力チャンネルを複数回にわたって連続して選択し、前記Ｓ／Ｈ部に入力される前記アナログ信号をリセットすることなくサンプリングし、前記アナログ切換部によって当該アナログ信号が選択される毎に前記Ｓ／Ｈ部でサンプル／ホールドされた電圧を量子化するとともに、今回の選択で量子化されたデジタル信号と前回の選択で量子化されたデジタル信号との差がしきい値以下となったときに、今回の選択で量子化されたデジタル信号を出力する。
【発明の効果】
【００２３】
本発明によると、複数のアナログ信号のそれぞれに対してサンプリング時間を記憶するレジスタを設けることなく、各アナログ信号に対して個別のサンプリング時間を設定することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態に係るＡ／Ｄ変換装置を備えた画像形成装置のハードウェア構成を示す図である。
【図２】サブ制御部として用いられる半導体集積回路の構造の例を示す図である。
【図３】Ａ／Ｄ変換装置の機能的構成の例を示す図である。
【図４】Ａ／Ｄ変換装置のうちのアナログ切換部、Ｓ／Ｈ部、および量子化部の機能的構成を示す図である。
【図５】チャンネル制御レジスタの構成および切り替えデータの例を示す図である。
【図６】サンプリング時間制御レジスタの構成の例を示す図である。
【図７】Ｓ／Ｈ部におけるサンプリングコンデンサの電圧Ｖａの変化の例を示す図である。
【図８】チャンネル毎の外部インピーダンスとサンプリングに必要な時間との関係の例を示す図である。
【図９】複数回のサンプリングを行うチャンネルにおける各回の変換データの前回との差の例を示す図である。
【図１０】Ａ／Ｄ変換装置における処理の流れを示す図である。
【図１１】指定チャンネル処理の流れの第１例を示す図である。
【図１２】指定チャンネル処理の流れの第２例を示す図である。
【発明を実施するための形態】
【００２５】
図１には本発明の一実施形態に係るＡ／Ｄ変換装置１５を備えた画像形成装置１のハードウェア構成が示されている。
【００２６】
画像形成装置１は、コピー機、プリンタ、ファクシミリ機、イメージリーダなどの機能を集約したＭＦＰ（Multi-functional Peripheral ：多機能機または複合機）である。画像形成装置１は、制御装置（コントロール基板）１０、スキャナ部２１、操作部２２、プリンタ部２３、給紙部２４、フィニッシャ２５、ＬＡＮ接続部２６、ＵＳＢ接続部２７、電源部２８、および高圧電源２９などを備えている。
【００２７】
制御装置１０は、画像形成装置１の全体の制御を受け持つメイン制御部（全体制御部）１１と、メイン制御部１１による制御を補助するサブ制御部１２とを有する。メイン制御部１１およびサブ制御部１２は、共に半導体集積回路であり、互いに通信可能に実装されている。例えば、汎用のＭＰＵ（Micro Processing Unit ）を用いてメイン制御部１１を構成することができ、ＡＳＩＣ（Application  Specific  Integrated  Circuit）を用いてサブ制御部１２を構成することができる。なお、メイン制御部１１およびサブ制御部１２を単一の集積回路デバイスに集約して一体化してもよい。
【００２８】
サブ制御部１２には、Ａ／Ｄ変換装置（ADC: analog to digital converter）１５として動作する機能ブロックが設けられている。Ａ／Ｄ変換装置１５について後に詳述する。
【００２９】
スキャナ部２１は、原稿シートに記録されている画像を光学的に読み取って画像データを生成する。スキャナ部２１は、例えばフラットベッド型のスキャナと、スキャナの読取り位置へ原稿シートを搬送する自動原稿送り装置とを有する。
【００３０】
操作部２２は、ユーザによる入力操作のための画面を表示するタッチパネルディスプレイと、ハードキーが配置されたキー入力部とを有し、入力操作に応じた信号を出力する。
【００３１】
プリンタ部２３は、スキャナ部２１によって読み取られた画像のデータまたはＬＡＮ接続部２６による通信によって入力されたドキュメントのデータなどに基づいて、電子写真法によって用紙に画像を印刷する。プリンタ部２３は、静電潜像を担持する感光体および感光体を帯電させるチャージャなどを備えている。
【００３２】
給紙部２４は、用紙を収納しておくための給紙カセットを備えており、給紙カセットからピックアップローラによって用紙を繰り出してプリンタ部２３に供給する。
【００３３】
フィニッシャ２５は、プリンタ部２３から搬入された印刷後の用紙に、パンチ穿孔、ステープル綴じ、三つ折、ソートなどの後処理を施す。
【００３４】
ＬＡＮ接続部２６は、ＴＣＰ／ＩＰ（Transmission Control Protocol/Internet Protocol ）などのプロトコルによって外部の装置と通信回線を介して通信を行う。
【００３５】
ＵＳＢ接続部２７は、ＵＳＢ(Universal Serial Bus)の規格に準拠した外部の装置との通信を行う。
【００３６】
電源部２８は、商用交流から制御装置１０の動作電圧を含む数十ボルト以下の低圧の電力を生成してそれを必要とする供給先へ供給する。
【００３７】
高圧電源２９は、プリンタ部２３に備わる帯電用のチャージャなどに、例えば数百ボルト以上の高電圧の電力を供給する。
【００３８】
図２にはサブ制御部１２として用いられる半導体集積回路の構造の例が示されている。
【００３９】
サブ制御部１２では、集積回路の形成された半導体チップがインターポーザのダイパッドに固定され、ボンディングワイヤにより外部パターンと電気的に接続されている。そして、外部パターンからインターポーザにより中継して半田ボールの端子まで配線されている。半導体チップおよび外部パターンはモールド材（レジン：樹脂）で覆われている。
【００４０】
図３にはＡ／Ｄ変換装置１５の機能的構成の例が示されている。
【００４１】
Ａ／Ｄ変換装置１５は、アナログ切換部１５１、Ｓ／Ｈ部１５２、量子化部１５３、チャンネル制御レジスタ１５４、サンプリング時間制御レジスタ１５５、変換データ記憶部１５６、変換データ比較部１５７、および変換制御部１５０などを有している。
【００４２】
アナログ切換部１５１は、複数のアナログ信号Ｓａ１，Ｓａ２，Ｓａ３，Ｓａ４…Ｓａ１７，Ｓａ１８，Ｓａ１９，Ｓａ２０を入力するための複数のアナログ入力チャンネルＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４，…ＣＨ１７，ＣＨ１８，ＣＨ１９，ＣＨ２０を備えている。アナログ切換部１５１は、複数のアナログ入力チャンネルＣＨ１〜ＣＨ２０の中から１つのアナログ入力チャンネルを選択するよう切り替えるアナログ・マルチプレクサである。アナログ切換部１５１では、選択の順序は、アナログ入力チャンネルの配列順に限らず、任意とすることができる。
【００４３】
なお、以下において、アナログ信号Ｓａ１〜Ｓａ２０を区別せずに全体またはそれぞれを「アナログ信号Ｓａ」と記すことがある。また、アナログ入力チャンネルを「チャンネル」と略記し、チャンネルＣＨ１〜ＣＨ２０を区別せずに全体またはそれぞれを「チャンネルＣＨ」と記すことがある。
【００４４】
Ｓ／Ｈ部１５２は、アナログ切換部１５１で選択されたアナログ信号Ｓａをサンプル／ホールドする。
【００４５】
量子化部１５３は、Ｓ／Ｈ部１５２でサンプル／ホールドされた電圧を量子化してデジタル信号Ｄｊを出力する。量子化部１５３は、逐次比較（SAR: Successive Approximation Register）型である。ただし、他の変換方式のものであってもよい。
【００４６】
チャンネル制御レジスタ１５４は、アナログ切換部１５１におけるチャンネルＣＨ１〜ＣＨ２０の選択の順序を示す切り替えデータＤ１５４を記憶する。
【００４７】
サンプリング時間制御レジスタ１５５は、Ｓ／Ｈ部１５２におけるサンプリング時間Ｔｓを示すサンプリング時間データＤ１５５を記憶する。
【００４８】
変換データ記憶部１５６は、量子化部１５３から出力されたデジタル信号Ｄｊを記憶する。変換データ記憶部１５６で記憶されているデジタル信号Ｄｊがメイン制御部１１により読み出されてメイン制御部１１による制御に用いられる。デジタル信号Ｄｊの読み出しは、チャンネルＣＨごとに逐次に行われてもよいし、アナログ切換部１５１でのチャンネルＣＨの切り替えが一巡するごとに行われてもよい。任意のタイミングで行われてもよい。
【００４９】
変換データ比較部１５７は、アナログ切換部１５１で選択された１つのアナログ信号Ｓａについて後に述べるように複数回のサンプリングがＳ／Ｈ部１５２で行われる場合に、サンプリング毎に量子化部１５３からのデジタル信号Ｄｊを取り込む。そして、２回目以降のサンプリングによるデジタル信号Ｄｊの値とその１つ前の回のサンプリングによるデジタル信号Ｄｊの値との差ΔＤｊを算出して変換制御部１５０に送る。
【００５０】
変換制御部１５０は、チャンネル制御レジスタ１５４およびサンプリング時間制御レジスタ１５５を参照してアナログ切換部１５１、Ｓ／Ｈ部１５２、および量子化部１５３を制御する。変換制御部１５０は、チャンネル制御レジスタ１５４に記憶された切り替えデータＤ１５４に基づいて、同一のチャンネルＣＨを複数回にわたって連続して選択することが可能なように構成されている。
【００５１】
変換制御部１５０は、Ｓ／Ｈ部１５２を次のように制御する。
【００５２】
アナログ切換部１５１によってチャンネルＣＨを選択する毎に、サンプリング時間制御レジスタ１５５に記憶されたサンプリング時間Ｔｓにわたって、選択されたアナログ信号Ｓａをサンプリングするよう制御する。また、同一のチャンネルＣＨを連続して選択している間において、Ｓ／Ｈ部１５２に入力されるアナログ信号Ｓａをリセットすることなくサンプリングするよう制御する。
【００５３】
変換制御部１５０は、量子化部１５２を次のように制御する。
【００５４】
連続して選択されたチャンネルＣＨにおける、チャンネル制御レジスタ１５４に記憶された切り替えデータＤ１５４による最後の選択のときにＳ／Ｈ部１５２でサンプル／ホールドされた電圧を量子化して出力するよう制御する。
【００５５】
または、連続して選択される同一のアナログ信号Ｓａに対し、アナログ切換部１５１によって当該アナログ信号Ｓａが選択される毎に、Ｓ／Ｈ部１５２でサンプル／ホールドされた電圧を量子化して変換データＤｊをデジタル信号として出力するよう制御する。この制御を行う場合において、変換制御部１５０は、変換データ比較部１５７からの差ΔＤｊがしきい値Ｄｔｈ以下となった場合に、次に選択すべき同一のアナログ信号Ｓａの有無に係わらず次に選択すべき異なるアナログ信号Ｓａを選択するようアナログ切換部１５１を制御する。
【００５６】
差ΔＤｊとは、同一のアナログ信号Ｓａについての複数回の選択における今回（２回目以降）の選択で出力された変換データＤｊの値と前回の選択で出力された変換データＤｊの値との差の絶対値である。
【００５７】
Ａ／Ｄ変換装置１５において、チャンネル制御レジスタ１５４に記憶する切り替えデータＤ１５４およびサンプリング時間制御レジスタ１５５に記憶するサンプリング時間データ１５５は、メイン制御部１１からの指令に従って更新される。つまり、メイン制御部１１は、所定の制御ルーチンの実行する毎に、すなわち所定の制御周期で、切り替えデータＤ１５４およびサンプリング時間データＤ１５５を必要に応じて更新する。
【００５８】
図４にはＡ／Ｄ変換装置１５のうちのアナログ切換部１５１、Ｓ／Ｈ部１５２、および量子化部１５２の機能的構成が示されている。
【００５９】
図４では、サブ制御部１２のパッド（入力端子）１２Ａに、抵抗Ｒｅｘｔ１，Ｒｅｘｔ２からなる抵抗分圧回路５０が外付けされている。パッド１２Ａは、複数のチャンネルＣＨのうちの１つに対応する。アナログ信号Ｓａは、抵抗分圧回路５０を介してパッド１２Ａに入力される。抵抗分圧回路５０は、当該チャンネルＣＨの外部インピーダンスの一部となる。
【００６０】
入力されたアナログ信号Ｓａがアナログ切換部１５１により選択されると、Ｓ／Ｈ部１５２のスイッチＳＷ１がオンとされる。その後、スイッチＳＷ１は、後に述べるように設定されるサンプリング時間Ｔｓが経過するまで、オンのままとされる。スイッチＳＷ１がオンとされている期間が１回分のサンプリングを行うサンプリング期間となる。
【００６１】
サンプリング期間において、Ｓ／Ｈ部１５２のサンプリングコンデンサＣｉｎｔ１が、アナログ切換部１５１から内部抵抗ＲｉｎｔおよびスイッチＳＷ１を介して流れ込む電流により充電される。
【００６２】
なお、本明細書におけるコンデンサの充電には、マイナスの充電、つまりコンデンサの放電を含む場合がある。特に、サンプル／ホールド毎にコンデンサの電荷をリセットしない場合には、次のサンプル／ホールドにおいては、電圧の高低に応じてコデンサの充電または放電が行われる。
【００６３】
サンプリング時間Ｔｓが経過すると、変換制御部１５０からのホールド指令がＳ／Ｈ部１５２に与えられる。Ｓ／Ｈ部１５２は、ホールド指令に従ってスイッチＳＷ１をオフとする。これにより、その時点のサンプリングコンデンサＣｉｎｔ１の端子間の電圧Ｖａがホールドされる。
【００６４】
このホールドされた電圧Ｖａは、量子化部１５３のスイッチＳＷ２がオンとされることで量子化部１５３のコンデンサＣｉｎｔ２に取り込まれ、量子化部１５３において量子化される。
【００６５】
なお、量子化部１５３の回路構成は、一般的な逐次比較型のＡＤＣ回路と同様であるので、ここでは量子化についての詳しい説明を省略する。
【００６６】
コンデンサＣｉｎｔ２の容量はサンプリングコンデンサＣｉｎｔ１の容量と比べて格段に小さい（Ｃｉｎｔ１>>Ｃｉｎｔ２) 。したがって、サンプリングコンデンサＣｉｎｔ１の電圧をほとんど変化させることなくコンデンサＣｉｎｔ２の充電が完了する。
【００６７】
コンデンサＣｉｎｔ２の充電が完了し、または十分に充電されたタイミングで、量子化の完了を待たずにスイッチＳＷ２をオフとし、次のチャンネルＣＨのＡ／Ｄ変換処理（サンプリングおよび量子化）を開始する制御を行うようにしてもよい。すなわち、スイッチＳＷ２をオフとした後、アナログ切換部１５１によるチャンネルＣＨの選択を切り換え、上述と同様にスイッチＳＷ１をオンとしてサンプリングコンデンサＣｉｎｔ１を充電させる。
【００６８】
図５にはチャンネル制御レジスタ１５４の構成および切り替えデータＤ１５４の例が示されている。
【００６９】
チャンネル制御レジスタ１５４は、任意の順序および回数でチャンネルＣＨを選択できるように、Ａ／Ｄ変換処理の実行順位Ｋの値ごとに、どのチャンネルＣＨを処理の対象とするかという、チャンネル指定を行う構成となっている。実行順位Ｋの値は、先頭順位を示す１から最終順位を示す最大値Ｋｍａｘまでの値である。
【００７０】
実行順位Ｋの個数は、変更可能とされており、チャンネルＣＨの個数（本実施形態では２０）と同数でもよいし、それより多くでも少なくてもよい。
【００７１】
図５（Ａ）において、実行順位Ｋの値は、１〜２０である。すなわち、最大値Ｋｍａｘは２０とされている。チャンネル制御レジスタ１５４は、実行順位Ｋの値１〜２０のそれぞれとチャンネル指定との組合せを示す切り替えデータＤ１５４ａを記憶する。
【００７２】
切り替えデータＤ１５４ａが示す組合せ（パターン１）は、２０個のチャンネルＣＨ１〜ＣＨ２０をそれらの配列順に１回ずつ選択するパターンである。
【００７３】
なお、メイン制御部１１から終了が指令されるまで、パターン１の一連のＡ／Ｄ変換処理が繰り返し実行される。次に述べるパターン２、３についても同様に繰り返し実行される。
【００７４】
図５（Ｂ）において、実行順位Ｋの最大値Ｋｍａｘは、図５（Ａ）の例と同じく２０である。切り替えデータＤ１５４ｂが示す組合せ（パターン２）は、チャンネルＣＨ１を３回連続して選択し、その後にチャンネルＣＨ２を選択するパターンである。また、パターン２では、実行順位Ｋが１８〜１９のときにチャンネルＣＨ１８を２回連続して選択し、それ以前の実行順位Ｋが１７のときに、配列の順位がチャンネルＣＨ１８の次であるチャンネルＣＨ１９を選択する。つまり、処理の対象とするチャンネルＣＨの配列の順序とＡ／Ｄ変換処理の実行の順序とが異なっている。
【００７５】
図５（Ｃ）において、実行順位Ｋの最大値Ｋｍａｘは、３０とされている。切り替えデータＤ１５４ｃが示す組合せ（パターン３）は、実行順位Ｋが１〜１０のときにチャンネルＣＨ４を１０回連続して選択するよう設定したパターンである。
【００７６】
このパターン３は、例えば、高圧電源２９の出力電圧を示す電圧モニタ信号Ｓ２９が図４に示したように抵抗分圧回路５０を介してアナログ信号ＳａとしてチャンネルＣＨ４に入力される場合に用いられる。
【００７７】
図６にはサンプリング時間制御レジスタ１５５の構成の例が示されている。サンプリング時間制御レジスタ１５５は、カウント値レジスタ１５５Ａとカウント回数レジスタ１５５Ｂとから構成される。
【００７８】
カウント値レジスタ１５５Ａは、サンプリング時間Ｔｓを計時するためにクロックをカウントするカウンタのカウント値Ｑをサンプリング時間データＤ１５５の一部として記憶する。カウント値レジスタ１５５Ａのビット数は８とされており、０〜２５５のカウント値Ｑを設定することができる。図６の例において、全てのビット値が１であり、カウント値Ｑは２５５である。
【００７９】
カウント回数レジスタ１５５Ｂは、カウンタが上記のカウント値のカウントを繰り返し行う繰り返し回数ｍをサンプリング時間データＤ１５５の残りの一部として記憶する。カウント回数レジスタ１５５Ｂのビット数は８とされており、０〜２５５の繰り返し回数ｍを設定することができる。図６の例において、ＬＳＢである第１番目のｂｉｔ−１およびその次の第２番目のｂｉｔ−２のビット値が１であり、繰り返し回数ｍは３である。
【００８０】
サンプリング時間制御レジスタ１５５によると、クロック周期の１〜６５０２５（２５５×２５５）倍の時間をサンプリング時間Ｔｓとして設定することができる。例えば、カウント値Ｑを２５５とし、繰り返し回数ｍを３とした場合には、「２５５×３＝７６５」カウント分の時間がサンプリング時間Ｔｓとして設定される。
【００８１】
なお、クロック周期を長くしてサンプリング時間Ｔｓを段階的に可変するようにしてもよいし、クロック周期を短くしてサンプリング時間Ｔｓを実質的に連続的に可変するようにしてもよい。各レジスタのビット数（ビット幅）は、例示の８に限らず、７以下でも９以上でもよい。
【００８２】
図７にはＳ／Ｈ部１５２におけるサンプリングコンデンサＣｉｎｔ１の電圧Ｖａの変化の例が示されている。なお、図７では、サンプリングコンデンサＣｉｎｔ１のリセットを行わない構成を採用した場合の変化が示されている。したがって、選択したチャンネルＣＨの１回目のサンプリングを開始する時点ｔ１における電圧Ｖａの値は、直前に選択されていた他のチャンネルＣＨについて最後にサンプリングされてホールドされた電圧Ｖａの値となっている。
【００８３】
図７（Ａ）では、選択したチャンネルＣＨの外部インピーダンスは小さく、サンプリングに必要な時間は短い。時点ｔ１においてサンプリングを開始した後、サンプリング時間Ｔｓが経過する以前に、電圧Ｖａは、それ以上ほとんど変化しない飽和レベルまで上昇する。
【００８４】
なお、選択されたアナログ信号Ｓａが時点ｔ１の電圧Ｖａよりも低い場合には、図中に一点鎖線で示すように、上に述べた放電が行われて電圧Ｖａは降下する。この場合も、電圧Ｖａはサンプリング時間Ｔｓが経過する以前に飽和レベルになる。
【００８５】
サンプリング時間Ｔｓが経過した時点ｔ２で電圧Ｖａはホールドされる。そして、量子化が始まる。量子化は、サンプリング時間Ｔｓよりも短い時間で完了する。この場合の量子化により得られた変換データＤｊは飽和レベルのデータであるので、当該チャンネルＣＨについてメイン制御部１１に出力すべきデータとして変換データ記憶部１５６に保存される。
【００８６】
これに対して、図７（Ｂ）では、選択したチャンネルＣＨの外部インピーダンスは大きく、サンプリングに必要な時間は、設定されているサンプリング時間Ｔｓよりも長い。すなわち、電圧Ｖａの変化が図７（Ａ）の場合と比べて緩やかであるので、時点ｔ２では電圧Ｖａが飽和しない。
【００８７】
このため、時点ｔ２でいったん電圧Ｖａをホールドして量子化を開始し、その後の時点ｔ３で２回目のサンプリングを開始する。図７（Ｂ）の例の場合には、時点ｔ３からサンプリング時間Ｔｓが経過した時点ｔ４では電圧Ｖａが飽和レベルであるので、時点ｔ４でホールドして量子化した変換データＤｊがメイン制御部１１に出力すべきデータとして変換データ記憶部１５６に保存される。
【００８８】
なお、飽和レベルに達する前の時点ｔ２の電圧Ｖａを量子化した変換データＤｊを変換データ記憶部１５６により一時的に記憶し、時点ｔ４の電圧Ｖａを量子化した変換データＤｊと比較することにより、電圧Ｖａが飽和したか否かを判定することができる。
【００８９】
図８にはチャンネルＣＨ毎の外部インピーダンスとサンプリングに必要な時間との関係の例が示されている。説明を簡単にするため、チャンネル数を４としてある。
【００９０】
サンプリング時間制御レジスタ１５５がサンプリング時間データＤ１５５として記憶するサンプリング時間Ｔｓは、各チャンネルＣＨの外部インピーダンスに基づいて算出されたサンプリングに必要な時間のうち、最長の時間を除いた時間にあらかじめ定められる。
【００９１】
図８の例において、チャンネルＣＨ１、チャンネルＣＨ２、チャンネルＣＨ３、およびチャンネルＣＨ４のそれぞれのサンプリングに必要な時間は、順に２μｓ、５μｓ、１０μｓ、および２０μｓであり、チャンネルＣＨ４の２０μｓが最も長い。したがって、２０μｓ以外の２μｓ、５μｓ、または１０μｓをサンプリング時間Ｔｓに定めることになる。
【００９２】
サンプリング時間Ｔｓの定め方として、例えば上に述べた所定の制御周期内でのサンプリング時間Ｔｓの合計が最小となる時間をサンプリング時間Ｔｓとすることができる。
【００９３】
サンプリング時間Ｔｓを２μｓとした場合における各チャンネルＣＨ１〜ＣＨ４のサンプリングに費やす時間は、次の通りである。
【００９４】
チャンネルＣＨ１：「２μｓ×１回＝２μｓ」
チャンネルＣＨ２：「２μｓ×３回＝６μｓ」
チャンネルＣＨ３：「２μｓ×５回＝１０μｓ」
チャンネルＣＨ４：「２μｓ×１０回＝２０μｓ」
この場合のサンプリング時間Ｔｓの合計は「３８μｓ」となる。
【００９５】
同様に、サンプリング時間Ｔｓを５μｓとした場合における各チャンネルＣＨ１〜ＣＨ４のサンプリングに費やす時間は、次の通りである。
【００９６】
チャンネルＣＨ１：「５μｓ×１回＝５μｓ」
チャンネルＣＨ２：「５μｓ×１回＝５μｓ」
チャンネルＣＨ３：「５μｓ×２回＝１０μｓ」
チャンネルＣＨ４：「５μｓ×４回＝２０μｓ」
この場合のサンプリング時間Ｔｓの合計は「４０μｓ」となる。
【００９７】
また、サンプリング時間Ｔｓを１０μｓとした場合における各チャンネルＣＨ１〜ＣＨ４のサンプリングに費やす時間は、次の通りである。
【００９８】
チャンネルＣＨ１：「１０μｓ×１回＝１０μｓ」
チャンネルＣＨ２：「１０μｓ×１回＝１０μｓ」
チャンネルＣＨ３：「１０μｓ×１回＝１０μｓ」
チャンネルＣＨ４：「１０μｓ×２回＝２０μｓ」
この場合のサンプリング時間Ｔｓの合計は「５０μｓ」となる。
【００９９】
したがって、合計が最小となる２μｓをサンプリング時間Ｔｓに定める。
【０１００】
また、サンプリング時間Ｔｓの他の定め方として、所定の制御周期内でのサンプリング回数の合計が最小となる時間をサンプリング時間Ｔｓとすることができる。
【０１０１】
サンプリング時間Ｔｓを２μｓとした場合における各チャンネルＣＨ１〜ＣＨ４のサンプリング回数は、サンプリングに必要な時間をサンプリング時間で除して小数以下を切り上げた回数であり、具体的には次の通りである。
【０１０２】
チャンネルＣＨ１：１回
チャンネルＣＨ２：３回
チャンネルＣＨ３：５回
チャンネルＣＨ４：１０回
この場合のサンプリング回数の合計は「１９回」となる。
【０１０３】
同様に、サンプリング時間Ｔｓを５μｓとした場合におけるサンプリング回数の合計は「８回」であり、サンプリング時間Ｔｓを１０μｓとした場合におけるサンプリング回数の合計は「５回」である。
【０１０４】
したがって、合計が最小となる１０μｓをサンプリング時間Ｔｓに定める。サンプリング回数を最小とすることにより、Ａ／Ｄ変換処理にて消費される電力量を抑えることができる。
【０１０５】
図９には複数回のサンプリングを行うチャンネルＣＨにおける各回の変換データＤｊの前回との差ΔＤｊの例が示されている。図９において、上に述べたしきい値Ｄｔｈは、０．００１ボルトと定められているものとする。
【０１０６】
図９の例では、サンプリングの設定回数は１０回とされている。つまり、当該チャンネルＣＨについては最大で１０回のサンプリングを行うよう切り替えデータＤ１５４が設定されている。
【０１０７】
１回目と２回目との差ΔＤｊは０．４００ボルトである。すなわち、１回目のサンプリングを終えてから２回目のサンプリングを終えるまでにアナログ信号Ｓａの電圧Ｖａが０．４００ボルト変化したことになる。
【０１０８】
その後、サンプリングを行った回数が増えるにつれて差ΔＤｊは減少し、７回目と８回目との差ΔＤｊは０．００１ボルトになった。この値は、しきい値Ｄｔｈ以下であるので、変換制御部１５０は、電圧Ｖａが飽和レベルになったと判断する。そして、９回目以降のサンプリングを中止し、当該チャンネルＣＨから切り替えデータＤ１５４により示される次のチャンネルＣＨへサンプリングの対象を切り替える。
【０１０９】
図１０にはＡ／Ｄ変換装置１５における処理の流れが示されている。
【０１１０】
メイン制御部１１から処理の開始指令を受けると、チャンネル制御レジスタ１５４およびサンプリング時間制御レジスタ１５５を参照する（＃１０１）。
【０１１１】
開始指令により指定されたサンプリング時間Ｔｓが以前と異なる場合には（＃１０２でＹＥＳ) 、サンプリング時間制御レジスタ１５５の設定を変更する（＃１０３）。指定されたサンプリング時間Ｔｓが以前と同じである場合には（＃１０２でＮＯ) 、ステップ＃１０３をスキップする。
【０１１２】
開始指令により指定されたチャンネル指定（サンプリング回数）または実行順位Ｋが以前と異なる場合には（＃１０４でＹＥＳ) 、チャンネル制御レジスタ１５４の設定を変更する（＃１０５）。指定されたチャンネル指定および実行順位Ｋの指定内容が以前と同じである場合には（＃１０４でＮＯ) 、ステップ＃１０５をスキップする。
【０１１３】
チャンネル制御レジスタ１５４における実行順位Ｋ（１〜Ｋｍａｘ）のうちの注目する順位である処理順位ｋを１に初期化する（＃１０６）。そして、切り替えデータＤ１５４における処理順位ｋに対応するチャンネルＣＨについてサンプリングを行う指定チャンネル処理ルーチンを実行する（＃１０７）。
【０１１４】
指定チャンネル処理を実行した後に、処理順位ｋと実行順位Ｋの最大値Ｋｍａｘとを比較する（＃１０８）。処理順位ｋが最大値Ｋｍａｘよりも小さい場合には（＃１０８でＹＥＳ) 、処理順位ｋを１つインクリメントする（＃１０９）。そして、メイン制御部１１からの終了指令がないことを確認し（＃１１０でＹＥＳ) 、ステップ＃１０７へ戻って指定チャンネル処理を実行する。終了指令があれば（＃１１０でＮＯ) 、処理を終了する。
【０１１５】
他方、処理順位ｋが最大値Ｋｍａｘよりも小さくない場合には（ｋ＝Ｋｍａｘの場合）には、終了指令がなければ（＃１１１でＹＥＳ) 、ステップ＃１０１へ戻る。終了指令があれば（＃１１１でＮＯ) 、処理を終了する。つまり、終了指令が与えられない間は、切り替えデータＤ１５４が示すパターンでサンプリングを行う動作を繰り返す。
【０１１６】
図１１には指定チャンネル処理の流れの第１例が、図１２には同じく第２例が、それぞれ示されている。
【０１１７】
図１１において、チャンネル制御レジスタ１５４の実行順位Ｋの値が処理順位ｋであるチャンネルＣＨをアナログ切替え部１５１により選択してサンプリングを開始する（＃２１１）。サンプリング時間Ｔｓが終了するのを待ち（＃２１２）、サンプリング時間Ｔｓが終了すると（＃２１２でＹＥＳ) 、量子化を行う（＃２１３）。そして、量子化で得られた変換データＤｊを記憶する（＃２１４）。
【０１１８】
なお、今回選択したチャンネルＣＨが前回選択したチャンネルＣＨと同一のチャンネルＣＨである場合には、変換データＤｊを記憶する際に前回のデータに上書きしてもよいし、別の記憶エリアに書き込んでもよい。ただし、複数回のサンプリングの最終のサンプリング結果に対応する変換データＤｊをメイン制御部１１に出力できるよう記憶しておく。
【０１１９】
図１２において、図１１の例と同様に、実行順位Ｋの値が処理順位ｋであるチャンネルＣＨを選択してサンプリングを開始する（＃２２１）。サンプリング時間Ｔｓが終了するのを待ち（＃２２２）、サンプリング時間Ｔｓが終了すると（＃２２２でＹＥＳ) 、量子化を行う（＃２２３）。続いて、今回のサンプリングと前回のサンプリングとが同じチャンネルＣＨについて行ったか否かをチェックする（＃２２４）。
【０１２０】
ステップ＃２２４でＹＥＳであれば、前回の変換データＤｊとの差ΔＤｊを算出する（＃２２５）。算出した差ΔＤｊがしきい値Ｄｔｈ以下であれば（＃２２６でＹＥＳ) 、今回の変換データＤｊを記憶する（＃２２８）。そして、次のチャンネルＣＨに切り替えるよう処理順位ｋを当該チャンネルＣＨの最終の実行順位Ｋの値に進め（＃２２９）、図１０のフローにリターンする。つまり、ステップ＃１０９のインクリメントで処理順位ｋが次のチャンネルＣＨに対応する実行順位Ｋの値となるようにする。
【０１２１】
算出した差ΔＤｊがしきい値Ｄｔｈ以下であれば（＃２２６でＮＯ) 、今回の変換データＤｊを記憶し（＃２２７）、図１０のフローにリターンする。
【０１２２】
ステップ＃２２４でＮＯである場合も、ステップ＃２２７で今回の変換データＤｊを記憶してリターンする。
【０１２３】
以上の実施形態によると、複数のアナログ信号Ｓａのそれぞれに対してサンプリング時間を記憶するレジスタを設けることなく、各アナログ信号に対して個別のサンプリング時間を設定することができる。
【０１２４】
サンプリングに必要な時間が最も長いチャンネルを基準にサンプリング時間を設定する従来例と比べて、サンプリングにおける無駄な待ち時間の発生を抑えることができるので、所定の制御周期内に処理するチャンネルの数を増やすことができる。
【０１２５】
上に述べた実施形態において、チャンネルＣＨに対するサンプリングの回数の設定にかかわらず、変換データＤｊの差ΔＤｊがしきい値以下になるまで同じチャンネルＣＨについてサンプリングを繰り返すようにすることができる。それによると、外部インピーダンスが変化してサンプリングに必要な時間が設定されている時間よりも長くなっても、サンプリング時間Ｔｓの合計が必要な時間以上となるよう、サンプリング回数が自動的に調整される。
【０１２６】
その他、画像形成装置１およびＡ／Ｄ変換装置１５のそれぞれの全体または各部の構成、処理の内容、順序、またはタイミングなどは、本発明の趣旨に沿って適宜変更することができる。
【符号の説明】
【０１２７】
１  画像形成装置
１１  メイン制御部（全体制御部）
１５  Ａ／Ｄ変換装置
２３  プリンタ部（プリンタ）
２９  高圧電源
５０  抵抗分圧回路（外部インピ−ダンス）
１５０  変換制御部
１５１  アナログ切換部
１５２  Ｓ／Ｈ部
１５３  量子化部
１５４  チャンネル制御レジスタ
１５５  サンプリング時間制御レジスタ
ＣＨ，ＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４  チャンネル（アナログ入力チャンネル）
ＣＨ１７，ＣＨ１８，ＣＨ１９，ＣＨ２０  チャンネル（アナログ入力チャンネル）
Ｄ１５４  切り替えデータ
Ｄ１５５  サンプリング時間データ
Ｄｊ  変換データ信号（デジタル信号）
Ｄｔｈ  しきい値
Ｓａ，Ｓａ１，Ｓａ２，Ｓａ３，Ｓａ４  アナログ信号
Ｓａ１７，Ｓａ１８，Ｓａ１９，Ｓａ２０  アナログ信号
Ｓ２９  電圧モニタ信号（アナログ信号）
Ｔｓ  サンプリング時間
Ｖａ  電圧
ΔＤｊ  差
【図１】
2018137510.tif 000003
【図２】
2018137510.tif 000004
【図３】
2018137510.tif 000005
【図４】
2018137510.tif 000006
【図５】
2018137510.tif 000007
【図６】
2018137510.tif 000008
【図７】
2018137510.tif 000009
【図８】
2018137510.tif 000010
【図９】
2018137510.tif 000011
【図１０】
2018137510.tif 000012
【図１１】
2018137510.tif 000013
【図１２】
2018137510.tif 000014