(57)【要約】      （修正有）【課題】クラック及び剥離を生じない、シリコン＜１１１＞基板上のＩＩＩ族窒化物のエピタキシャル成長法を提供する。【解決手段】半導体基板１０２の第１の側の上に応力補償層１０４を形成し、前記基板の第２の側の上にＩＩＩ族窒化物層１０８ａ、１０８ｂ、１１０、１１２を形成する。ＩＩＩ族窒化物層により前記基板上につくられる応力が、前記応力補償層により前記基板上につくられる応力によって少なくとも部分的に低減される。前記応力補償層は、非晶質又は微結晶材料から応力補償層を形成する。また、この方法は、基板の第２の側の上の一つ又は複数の層（１０６〜１１４）の後続の形成の間、非晶質又は微結晶材料を結晶化することを含む。非晶質又は微結晶材料の結晶化は、ＩＩＩ族窒化物層の後続の形成の間及び／又はアニールプロセスの間に成される。【選択図】図１
2018190988.tif 000002
【特許請求の範囲】
【請求項１】
方法であって、
半導体基板の第１の側の上に応力補償層を形成すること、及び、
前記半導体基板の第２の側の上にＩＩＩ族窒化物層を形成すること、
を含み、
前記ＩＩＩ族窒化物層により前記半導体基板上につくられる応力が、前記応力補償層により前記半導体基板上につくられる応力によって少なくとも部分的に低減される、
方法。
【請求項２】
請求項１に記載の方法であって、
前記応力補償層を形成することが、非晶質又は微結晶材料から応力補償層を形成することを含み、更に、
前記方法が、前記半導体基板の前記第２の側の上の一つ又は複数の層の後続の形成の間、前記非晶質又は微結晶材料を結晶化することを更に含む、方法。
【請求項３】
請求項２に記載の方法であって、前記非晶質又は微結晶材料を結晶化することが、前記ＩＩＩ族窒化物層の後続の形成の間、前記非晶質又は微結晶材料を結晶化することを含む、方法。
【請求項４】
請求項２に記載の方法であって、前記非晶質又は微結晶材料を結晶化することが、アニールプロセスの間、前記非晶質又は微結晶材料結晶化することを含む、方法。
【請求項５】
請求項２に記載の方法であって、
前記非晶質又は微結晶材料が前記半導体基板上に応力を全くつくらないか又はつくる応力の量が小さく、更に、
前記結晶化した材料が前記半導体基板上に一層大きな応力をつくる、
方法。
【請求項６】
請求項１に記載の方法であって、前記ＩＩＩ族窒化物層を形成することが、
前記半導体基板の前記第２の側の上に核形成層を形成すること、
前記核形成層の上に熱応力管理層を形成すること、
前記熱応力管理層の上にエピタキシャルバッファ層を形成すること、及び、
前記エピタキシャルバッファ層の上にエピタキシャル障壁層を形成すること、
を含む、方法。
【請求項７】
請求項６に記載の方法であって、
前記核形成層がアルミニウム窒化物層を含み、
前記熱応力管理層が、異なるガリウム濃度の多数のアルミニウムガリウム窒化物層を含み、
前記バッファ及び障壁層が、異なるアルミニウム濃度のアルミニウムガリウム窒化物層を含み、更に、
前記応力補償層がアルミニウム窒化物層を含む、方法。
【請求項８】
請求項１に記載の方法であって、前記バッファ層が３μｍより大きい厚みを有する、方法。
【請求項９】
装置であって、
半導体基板、
前記半導体基板の第１の側の上の応力補償層、及び、
前記半導体基板の第２の側の上のＩＩＩ族窒化物層、
を含み、
前記装置が、前記ＩＩＩ族窒化物層により前記半導体基板上につくられる応力が、前記応力補償層により前記半導体基板上につくられる応力によって少なくとも部分的に低減されるように構成される、装置。
【請求項１０】
請求項９に記載の装置であって、
前記応力補償層が、非晶質又は微結晶材料の結晶化した形式を含み、
前記非晶質又は微結晶材料が、前記半導体基板上に応力を全くつくらないか又はつくる応力の量が小さく、更に、
前記結晶化した材料が前記半導体基板上に一層大きな応力をつくる、
装置。
【請求項１１】
請求項９に記載の装置であって、前記ＩＩＩ族窒化物層が、
熱応力管理層及び核形成層の上のエピタキシャルバッファ層、及び、
前記エピタキシャルバッファ層の上のエピタキシャル障壁層、
を含む、装置。
【請求項１２】
請求項１１に記載の装置であって、
前記核形成層がアルミニウム窒化物層を含み、
前記熱応力管理層が、異なるガリウム濃度の多数のアルミニウムガリウム窒化物層を含み、
前記バッファ及び障壁層が、異なるアルミニウム濃度のアルミニウムガリウム窒化物層を含み、更に、
前記応力補償層がアルミニウム窒化物層を含む、装置。
【請求項１３】
請求項９に記載の装置であって、前記バッファ層が３μｍより大きい厚みを有する、装置。
【請求項１４】
請求項９に記載の装置であって、
前記ＩＩＩ族窒化物層の上にパッシベーション層を更に含む、装置。
【請求項１５】
システムであって、
半導体基板と、
前記半導体基板の第１の側の上の応力補償層と、
前記半導体基板の第２の側の上のＩＩＩ族窒化物層と、
を含む半導体構造、及び、
前記ＩＩＩ族窒化物層内又はその上のＩＩＩ族窒化物集積回路デバイス、
を含むシステムであって、前記半導体構造が、前記ＩＩＩ族窒化物層により前記半導体基板上につくられる応力が、前記応力補償層により前記半導体基板上につくられる応力によって少なくとも部分的に低減されるように構成される、
システム。
【請求項１６】
請求項１５に記載のシステムであって、
前記応力補償層が、非晶質又は微結晶材料の結晶化した形式を含み、
前記非晶質又は微結晶材料が、前記半導体基板上に応力を全くつくらないか又はつくる応力の量が小さく、更に、
前記結晶化した材料が前記半導体基板上に一層大きな応力をつくる、
システム。
【請求項１７】
請求項１５に記載のシステムであって、前記ＩＩＩ族窒化物層が、
熱応力管理層及び核形成層の上のエピタキシャルバッファ層、及び、
前記エピタキシャルバッファ層の上のエピタキシャル障壁層、
を含む、システム。
【請求項１８】
請求項１７に記載のシステムであって、
前記核形成層がアルミニウム窒化物層を含み、
前記熱応力管理層が、異なるガリウム濃度の多数のアルミニウムガリウム窒化物層を含み、
前記バッファ及び障壁層が、異なるアルミニウム濃度のアルミニウムガリウム窒化物層を含み、更に、
前記応力補償層がアルミニウム窒化物層を含む、システム。
【請求項１９】
請求項１５に記載のシステムであって、前記バッファ層が３μmより大きい厚みを有する、システム。
【請求項２０】
請求項１５に記載のシステムであって、前記ＩＩＩ族窒化物集積回路デバイスが、ＩＩＩ族窒化物電界効果トランジスタ（ＦＥＴ）とＩＩＩ族窒化物高電子移動度トランジスタ（ＨＥＭＴ）との少なくとも一方を含む、システム。
【発明の詳細な説明】
【関連出願及び優先権主張請求項に関連する相互参照】
【０００１】
本出願は、３５  ＵＳＣ  １１９（ｅ）に基づき、２００９年１２月１１日に出願した米国仮出願番号第６１／２８４，０６９号の優先権を主張し、これは、参照のため本出願に採り込まれている。
【技術分野】
【０００２】
本開示は全般的に半導体デバイスに関連する。更に具体的には、本開示は、ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償に関連する。
【背景技術】
【０００３】
種々のＩＩＩ−Ｖ族化合物が高電力エレクトロニクス応用において用いるために現在調査されている。これらの化合物は、ガリウム窒化物（ＧａＮ）及びアルミニウムガリウム窒化物（ＡｌＧａＮ）などの「ＩＩＩ族窒化物」を含む。これらの化合物は大抵、シリコン、サファイア、及び炭化珪素などの基板上にエピタキシャル成長によって製造される。製造コストが低いためシリコン基板の利用が好ましいことが多い。また、シリコン基板は、ＣＭＯＳ及びＢｉＣＭＯＳデバイスなどの他のシリコンベースのデバイスとのモノリシック集積に適している。
【０００４】
１つの問題は、シリコン＜１１１＞基板上のＩＩＩ族窒化物のエピタキシャル成長が、大きな格子及び熱係数ミスマッチをもたらすことがあることである。格子ミスマッチは、大きな貫通転位密度形成に加え、エピタキシャル層及び基板を凹状に湾曲させる恐れがある。エピタキシャル層の厚みが臨界値を超えるとクラック及び剥離も生じ得る。エピタキシャル層と基板との間の高い熱的ミスマッチは、冷却の間に引っ張り応力をつくる恐れがあり、これが更なるクラック及び剥離を生じさせる可能性がある。
【０００５】
生じるクラック及び剥離は、シリコン基板の直径、シリコン基板の厚み、及びエピタキシャル層の厚みに基づいて変化し得る。直径が小さなシリコン基板（例えば、直径３インチ及び４インチのウエハ）の場合、クラックなしに達成し得るエピタキシャル層の最大厚みは大抵、約２．５μｍ〜３μｍ程度である。より大きな直径のシリコン基板（例えば、直径６インチ又はそれより大きいウエハ）の場合、約６５０μｍ〜７００μｍの基板厚みに対しクラックなしに達成し得るエピタキシャル層の最大厚みは、典型的に１μｍ〜２μｍである。高降伏電圧（１，０００Ｖ以上など）のパワーデバイスは、３μｍを超えるエピタキシャル層厚みを必要とすることが多く、この厚みは、現行の方法を用いて大型のシリコン基板で達成することができないのが典型的である。
【０００６】
本開示及びその特徴を更によく理解するため、添付の図面に関連させて下記の詳細な説明を参照する。
【図面の簡単な説明】
【０００７】
【図１】図１は、本開示に従って裏側応力補償を備えたＩＩＩ族窒化物デバイスのための例示の半導体構造を図示する。
【０００８】
【図２Ａ】図２Ａは、本開示に従って裏側応力補償を備えたＩＩＩ族窒化物デバイスを有する半導体構造を形成するための一例の手法を図示する。
【図２Ｂ】図２Ｂは、本開示に従って裏側応力補償を備えたＩＩＩ族窒化物デバイスを有する半導体構造を形成するための一例の手法を図示する。
【図２Ｃ】図２Ｃは、本開示に従って裏側応力補償を備えたＩＩＩ族窒化物デバイスを有する半導体構造を形成するための一例の手法を図示する。
【図２Ｄ】図２Ｄは、本開示に従って裏側応力補償を備えたＩＩＩ族窒化物デバイスを有する半導体構造を形成するための一例の手法を図示する。
【図２Ｅ】図２Ｅは、本開示に従って裏側応力補償を備えたＩＩＩ族窒化物デバイスを有する半導体構造を形成するための一例の手法を図示する。
【図２Ｆ】図２Ｆは、本開示に従って裏側応力補償を備えたＩＩＩ族窒化物デバイスを有する半導体構造を形成するための一例の手法を図示する。
【図２Ｇ】図２Ｇは、本開示に従って裏側応力補償を備えたＩＩＩ族窒化物デバイスを有する半導体構造を形成するための一例の手法を図示する。
【０００９】
【図３】図３は、本開示に従って裏側応力補償を備えたＩＩＩ族窒化物デバイスを有する半導体構造を形成するための例示の方法を図示する。
【発明を実施するための形態】
【００１０】
下記に説明する図１から図３、及び本明細書において本発明の原理を説明するために用いる種々の実施例は、単に例示的なものであり、いかなる方式においても本発明の範囲を限定すると解釈すべきではない。当業者であれば、本発明の原理は、任意の種類の適切に配されるデバイス又はシステムにおいて実装され得ることがわかるであろう。
【００１１】
本開示は全般的に、シリコン又はＳＯＩ（silicon-on-insulator）基板などの半導体基板上に「ＩＩＩ族窒化物」デバイスを形成するための手法を説明する。裏側基板応力補償方式が用いられて、基板の表側上の一つ又は複数のＩＩＩ族窒化物エピタキシャル層の厚みを増加させる。「ＩＩＩ族窒化物」とは、窒素及び少なくとも１つのＩＩＩ族要素を用いて形成される化合物を指す。ＩＩＩ族要素の例には、インジウム、ガリウム、及びアルミニウムが含まれる。ＩＩＩ族窒化物の例には、ガリウム窒化物（ＧａＮ）、アルミニウムガリウム窒化物（ＡｌＧａＮ）、インジウムアルミニウム窒化物（ＩｎＡｌＮ）、インジウムアルミニウムガリウム窒化物（ＩｎＡｌＧａＮ）、アルミウム窒化物（Ａ１Ｎ）、インジウム窒化物（ＩｎＮ）、及びインジウムガリウム窒化物（ＩｎＧａＮ）が含まれる。特定の例として、この手法は、シリコン又はＳＯＩウエハ上にＧａＮ、ＡｌＧａＮ、又は他のＩＩＩ族窒化物エピタキシャル層を形成するために用いることができる。
【００１２】
図１は、本開示に従って裏側応力補償を備えたＩＩＩ族窒化物デバイスのための例示の半導体構造１００を図示する。更に具体的には、図１は、少なくとも１つのＩＩＩ族窒化物化合物を用いて形成される一例の半導体構造１００の断面を図示する。図１に示すように、半導体構造１００は半導体基板１０２を含み、半導体基板１０２は、その上に他の層又は構造が形成される任意の適切な基板を表す。例えば、半導体基板１０２は、シリコン＜１１１＞基板を表し得る。半導体基板１０２は、サファイア、炭化珪素、又は他の半導体基板も表し得る。半導体基板１０２は、３インチ、４インチ、６インチ、８インチ、１２インチ、又は他の直径など、任意の適切な寸法を有し得る。
【００１３】
半導体基板１０２の裏側上に応力補償層１０４が形成される。応力補償層１０４は、基板１０２の表側上に堆積される材料によって生じる応力に対抗するのを助ける。例えば、応力補償層１０４は、基板１０２の表側の上の一つ又は複数のＩＩＩ族窒化物エピタキシャル層の形成前に形成され得る。応力補償層１０４は、アルミニウム窒化物又は他のＩＩＩ族窒化物フィルムなど、任意の適切な材料から形成され得る。応力補償層１０４は、物理気相成長（ＰＶＤ）、化学気相成長（ＣＶＤ）、又はプラズマ化学気相成長（ＰＥＣＶＤ）を用いることによるなど、任意の適切な方法で形成されてもよい。初期の堆積の間、応力補償層１０４にはストレスがないか、又はわずかな引っ張り応力を受けるか、又は例えば−２５０ＭＰａから＋２５０ＭＰａの間の圧縮応力を受け得る。
【００１４】
半導体基板１０２の表側の上に核形成層１０６が形成される。核形成層１０６は、任意の適切な材料から、かつ任意の適切な方法で形成され得る。例えば、核形成層１０６は、数ナノメートルから１００ｎｍまでの厚みを有し得る、低温アルミニウム窒化物層によって形成され得る。
【００１５】
核形成層１０６の上に熱応力管理層１０８が形成され、熱応力管理層１０８は、層１０８ａ〜１０８ｂなど多数の層を含むことがある。熱応力管理層１０８は、任意の適切な材料から、かつ任意の適切な方法で形成され得る。例えば、熱応力管理層１０８は、圧縮応力を生成するため、異なるガリウム濃度の複数のアルミニウムガリウム窒化物層の組み合わせを用いて形成され得る。低温アルミニウム窒化物層は圧縮性があるため、熱応力管理層１０８に挿入され得る。熱応力管理層１０８の他の構成が用いられてもよい。例えば、熱応力管理層１０８は、アルミニウム窒化物／アルミニウムガリウム窒化物（各々数ナノメートルの厚さの複数の薄い層）の超格子構造を含み得る。熱応力管理層１０８は、最低２層を有し得、これらの層が２回、３回、又は複数回反復されてもよい。
【００１６】
熱応力管理層１０８の上にバッファ層１１０が形成され、バッファ層１１０の上に障壁層１１２が形成される。バッファ層及び障壁層１１０〜１１２の各々は、任意の適切な材料から、かつ任意の適切な方法で形成され得る。例えば、バッファ層及び障壁層１１０〜１１２の両方は、アルミニウムガリウム窒化物から形成され得、層１１０〜１１２の少なくとも一つの層は、エピタキシャル層を表し得る。バッファ層１１０内のアルミニウム濃度は、障壁層１１２内のアルミニウム濃度よりずっと小さくされ得る。
【００１７】
障壁層１１２の上にパッシベーション層１１４が形成される。パッシベーション層１１４は、任意の適切な材料から、かつ任意の適切な方法で形成され得る。例えば、パッシベーション層１１４は酸化物材料から形成され得る。
【００１８】
半導体基板１０２の裏側上に形成される応力補償層１０４は、冷却の間、半導体基板１０２の表側上に形成される層１０６〜１１４の種々の層により生じる引っ張り応力を補償するのを助けることができる。例えば、応力補償層１０４（アルミニウム窒化物フィルムなど）を形成した後、この応力補償層１０４は、基板１０２の表側の上にＩＩＩ族窒化物パワーデバイスが形成される後続の処理工程を受けることができる。これら後続の処理工程は、エピタキシャル成長のための基板１０２の処理、アニールプロセス、及びアルミニウムガリウム窒化物又はこれらのパワーデバイスに必要な他のエピタキシャル層の形成、を含み得る。これらの又は他の工程の間、応力補償層１０４は結晶化することができ、粒成長が基板１０２の裏側上の引っ張り応力を増加させ得る。この応力は、エピタキシャル成長から基板１０２上につくられる引っ張り応力を補償することができる。
【００１９】
冷却プロセスの間、裏側及び表側の引っ張り応力は互いに補償し合い、基板１０２を許容し得るたわみに保つのを助ける。このことは、現在の限界を超えるパワーデバイス活性層（例えば層１１０）の総厚を有する、クラックのないエピタキシャルフィルム形成につながる助けとなり得、その結果、一層高品質かつ一層高いデバイス性能（一層高い降伏電圧及び駆動電流）を有するフィルムとなる。６インチ又は８インチのシリコン＜１１１＞基板の場合、この手法を用いて、クラックのない厚い（３μｍより厚い）アルミニウムガリウム窒化物又は他のバッファ層１１０を達成することができる。また、ウエハレベル処理の歩留まりを高めることができ、これは製造コストの低減につながる。更に、応力補償層１０４内のアルミニウム窒化物（高い熱伝導率を有する）は、高温高電力オペレーションのための付加的な熱拡散特性を提供することができ、また、シリコン基板の裏側から発生する汚染に対し保護する裏側シールとして機能することもできる。また、このアルミニウム窒化物層は、シリコン汚染から有機金属化学気相成長（ＭＯＣＶＤ）基板サセプタを保護することができ、これにより、エピタキシャル成長再現性及びウエハ間歩留りに必要とされるサセプタ及びチャンバー条件が最小限となり得る。
【００２０】
半導体構造１００はその後更に処理されて、半導体構造１００内又はその上に種々の集積回路デバイスが形成され得る。例えば、ガリウム窒化物ベースの電界効果トランジスタ（ＦＥＴ）又は高電子移動度トランジスタ（ＨＥＭＴ）のようなパワーデバイスが、半導体構造１００を用いて形成され得る。
【００２１】
図１は、裏側応力補償を備えたＩＩＩ族窒化物デバイスのための半導体構造１００の一例を図示するが、図１に種々の変更を加えることができる。例えば、特定の材料及び製造プロセスを上述したが、半導体構造１００の種々の層又は他の構造を形成するために任意の他の材料及び製造プロセスを用いることができる。また、特定のサイズや寸法を説明してきたが、半導体構造１００の各層は、任意の適切なサイズ、形状、及び寸法を有し得る。
【００２２】
図２Ａから図２Ｇは、本開示に従って裏側応力補償を備えたＩＩＩ族窒化物デバイスを有する半導体構造を形成するための一例の手法を図示する。図２Ａにおいて、基板１０２の裏側上に応力補償層１０４が形成される。特定の実施例において、基板１０２は、シリコン＜１１１＞基板（直径が４インチから１２インチのウエハなど）を表し得る。応力補償層１０４は、基板１０２上に被覆されるアルミニウム窒化物層を表し得る。これは、ＰＶＤ手法（例えば、無線周波数マグネトロンスパッタリング）又は他の適切な手法を用いて成され得る。アルミニウム窒化物層の厚みは０．１μｍから５μｍの範囲であり得る。アルミニウム窒化物は、室温（ＲＴ）で又は或る温度（例えば４００℃）まで加熱されてスパッタリングされ得る。これは、０〜２５０ＭＰａの範囲の応力で非晶質及び／又は微結晶アルミニウム窒化物の形成につながる特定の状況下（例えば、特定の基板バイアス、ＲＦパワー、及びＡｒ／Ｎ２分圧）で成され得る。これらの状況下で、基板１０２は、図２Ａに示すようにたわみ／歪みが最小限で比較的平坦なままとなり得る。応力補償層１０４において任意の他の非晶質及び／又は微結晶材料が用いられ得ることに留意されたい。
【００２３】
この時点で、応力補償層１０４を備えた基板１０２は、ＩＩＩ族窒化物ベースの又は他のパワーデバイスを形成するために用いられる構造の成長のため、ＭＯＣＶＤ又は他のシステムに移され得る。例えば、図２Ｂから図２Ｆに示すように、核形成層１０６、熱応力管理層１０８、バッファ層１１０、障壁層１１２、及びパッシベーション層１１４が、基板１０２の表側の上に形成される。ＭＯＣＶＤ又は他のシステムの過熱時、及び他の層１０６〜１１４の少なくとも幾つかの層の成長の間、非晶質又は微結晶応力補償層１０４は、結晶化し、基板１０２の裏側上に引っ張り応力を印加し得る。表側から及び裏側からの引っ張り応力は実質的に互いに相殺し得、歪みが低減されるか又は最低限となり、要求される仕様（例えば、１，０００Ｖを超える降伏電圧のデバイス用の仕様）を超える厚みを有する、クラックのないフィルムの形成につながる。これは、直径が一層大きな基板１０２が用いられるときでも達成し得る。
【００２４】
図２Ｇに示すように、この構造を用いて集積回路要素２０２〜２０６が製造され得る。集積回路要素２０２〜２０６は、一つ又は複数のパワーデバイスを形成するために用いられる任意の適切な構造を表し得る。例えば、要素２０２〜２０４は、ＩＩＩ族窒化物ＦＥＴ又はＨＥＭＴのソース及びドレインを表し得、要素２０６は、ＦＥＴ又はＨＥＭＴのゲートを表し得る。図２Ａから図２Ｆに示すように製造される構造を用いて、任意の適切な数及び種類のＩＩＩ族窒化物デバイス又は他のデバイスが製造され得ることに留意されたい。
【００２５】
図２Ａから図２Ｇは、裏側応力補償を備えたＩＩＩ族窒化物デバイスを有する半導体構造を形成するための一例の手法を示すが、図２Ａから図２Ｇに種々の変更を加えることができる。例えば、特定の材料及び処理手法を上述したが、この構造の各層又は他の構成要素は、任意の適切な材料から、かつ任意の適切な方法で形成され得る。
【００２６】
図３は、本開示に従って裏側応力補償を備えたＩＩＩ族窒化物デバイスを有する半導体構造を形成するための例示の方法３００を図示する。図３に示すように、工程３０２で半導体基板の裏側上に応力補償層が形成される。これは、例えば、基板１０２の裏側上に応力補償層１０４としてアルミニウム窒化物又は他のＩＩＩ族窒化物の非晶質又は微結晶層を形成することを含み得る。しかし、応力補償層１０４は任意の他の適切な材料から形成され得、応力補償層１０４はＩＩＩ族窒化物から形成される必要はないことに留意されたい。
【００２７】
工程３０４で、基板の表側上に一つ又は複数のＩＩＩ族窒化物層が形成される。これは、例えば、基板１０２の上に核形成層、熱応力管理層、バッファ層、及び障壁層を形成することを含み得る。ただし、実装例に応じてこれらの層の一つ又は複数の層が省略されてもよい。一つ又は複数のＩＩＩ族窒化物エピタキシャル層など、ＩＩＩ族窒化物材料の少なくとも１つの層はこの工程で形成され得る。
【００２８】
工程３０６で、一つ又は複数のＩＩＩ族窒化物層からの応力を補償するために、応力補償層を用いて応力がつくられる。これは、例えば、基板１０２の表側の上のＩＩＩ族窒化物層又は他の構造の形成の間に成され得る。例えば、応力補償層１０４が最初に形成されるとき非晶質又は微結晶である場合、その応力補償層１０４は、後の製造工程の間に結晶化し得、基板１０２内に一層大きな応力をつくり得る。特定の例として、応力補償層１０４は基板１０２の１つの側の引っ張り応力を作り得、これが、基板１０２の他方の側につくられる引っ張り応力に対抗する。
【００２９】
この時点で、一つ又は複数のＩＩＩ族窒化物デバイスの形成は、工程３０８で完了し得る。これは、例えば、この基板構造を用いて一つ又は複数のＩＩＩ族窒化物ＦＥＴ又はＨＥＭＴのソース、ドレイン、及びゲートを形成することを含み得る。
【００３０】
図３は、裏側応力補償を備えたＩＩＩ族窒化物デバイスを有する半導体構造を形成するための方法の一例を図示するが、図３に種々の変更を加えることができる。例えば、一連の工程として示したが、図３の種々の工程は、重なっていてもよく、並列に成されてもよく、又は異なる順序で成されてもよい。
【００３１】
ここで、本明細書内で用いた或る種の語及び語句の定義を説明することが有益であろう。用語「含む（include）」及び「含有する（comprise）」及びそれらの派生語は、限定することなく含むことを意味する。「又は」という用語は包括的であり、及び／又はを意味する。
【００３２】
本開示では、特定の実施例及び全般的に関連する方法を説明してきたが、これらの実施例及び方法の変更や変形は当業者に明らかであろう。従って、例示の実施例の上述の説明は本開示を限定又は制約することはない。以下の特許請求の範囲で定義されるような、本開示の趣旨及び範囲から逸脱することなく、他の変形、代替、及び変更も可能である。
【図１】
2018190988.tif 000003
【図２Ａ】
2018190988.tif 000004
【図２Ｂ】
2018190988.tif 000005
【図２Ｃ】
2018190988.tif 000006
【図２Ｄ】
2018190988.tif 000007
【図２Ｅ】
2018190988.tif 000008
【図２Ｆ】
2018190988.tif 000009
【図２Ｇ】
2018190988.tif 000010
【図３】
2018190988.tif 000011
【手続補正書】
【提出日】平成30年7月25日(2018.7.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
方法であって、
半導体基板の第１の側の上に応力補償層を形成することと、
前記半導体基板の第２の側の上にＩＩＩ族窒化物層を形成することと、
を含み、
前記ＩＩＩ族窒化物層を形成することが、前記半導体基板の第２の側上に核形成層を形成することと、前記核形成層上に熱応力管理層を形成することと、前記熱応力管理層の上にエピタキシャルバッファ層を形成することと、前記エピタキシャルバッファ層の上にエピタキシャル障壁層を形成することとを含み、
前記熱応力管理層が、アルミニウム窒化物層と、異なるガリウム濃度を有する複数のアルミニウムガリウム窒化物層とを含み、
前記バッファ及び障壁層が、異なるアルミニウム濃度のアルミニウムガリウム窒化物層を含み、
前記ＩＩＩ族窒化物層により前記半導体基板上につくられる応力が、前記応力補償層により前記半導体基板上につくられる応力によって少なくとも部分的に低減される、方法。
【請求項２】
請求項１に記載の方法であって、
前記応力補償層を形成することが、非晶質又は微結晶材料から応力補償層を形成することを含み、
前記方法が、前記半導体基板の前記第２の側の上の一つ又は複数の層の後続の形成の間、前記非晶質又は微結晶材料を結晶化することを更に含む、方法。
【請求項３】
請求項２に記載の方法であって、
前記非晶質又は微結晶材料を結晶化することが、前記ＩＩＩ族窒化物層の後続の形成の間、前記非晶質又は微結晶材料を結晶化することを含む、方法。
【請求項４】
請求項２に記載の方法であって、
前記非晶質又は微結晶材料を結晶化することが、アニールプロセスの間、前記非晶質又は微結晶材料結晶化することを含む、方法。
【請求項５】
請求項２に記載の方法であって、
前記非晶質又は微結晶材料が前記半導体基板上に応力を全くつくらないか又はつくる応力の量が小さく、
前記結晶化した材料が前記半導体基板上に一層大きな応力をつくる、方法。
【請求項６】
請求項１に記載の方法であって、
前記核形成層がアルミニウム窒化物層を含み、
前記応力補償層がアルミニウム窒化物層を含む、方法。
【請求項７】
請求項１に記載の方法であって、
前記バッファ層が３μｍより大きい厚みを有する、方法。
【請求項８】
装置であって、
半導体基板と、
前記半導体基板の第１の側の上の応力補償層と、
前記半導体基板の第２の側の上のＩＩＩ族窒化物層であって、前記ＩＩＩ族窒化物層が、前記半導体基板の第２の側上の核形成層と、前記核形成層上の熱応力管理層と、前記熱応力管理層と核形成層との上のエピタキシャルバッファ層と、前記エピタキシャルバッファ層の上のエピタキシャル障壁層とを含み、前記熱応力管理層が、アルミニウム窒化物層と、異なるガリウム濃度を有する複数のアルミニウムガリウム窒化物層とを含む、前記熱応力管理層と、
を含み、
前記エピタキシャルバッファとエピタキシャル障壁層とが、異なるアルミニウム濃度のアルミニウムガリウム窒化物層を含み、
前記装置が、前記ＩＩＩ族窒化物層により前記半導体基板上につくられる応力が、前記応力補償層により前記半導体基板上につくられる応力によって少なくとも部分的に低減されるように構成される、装置。
【請求項９】
請求項８に記載の装置であって、
前記応力補償層が、非晶質又は微結晶材料の結晶化した形式を含み、
前記非晶質又は微結晶材料が、前記半導体基板上に応力を全くつくらないか又はつくる応力の量が小さく、
前記結晶化した材料が前記半導体基板上に一層大きな応力をつくる、装置。
【請求項１０】
請求項８に記載の装置であって、
前記核形成層がアルミニウム窒化物層を含み、
前記応力補償層がアルミニウム窒化物層を含む、装置。
【請求項１１】
請求項８に記載の装置であって、
前記バッファ層が３μｍより大きい厚みを有する、装置。
【請求項１２】
請求項８に記載の装置であって、
前記ＩＩＩ族窒化物層の上にパッシベーション層を更に含む、装置。
【請求項１３】
システムであって、
半導体基板と、
前記半導体基板の第１の側の上の応力補償層と、
前記半導体基板の第２の側の上のＩＩＩ族窒化物層であって、前記半導体基板の第２の側上の核形成層と、前記核形成層上の熱応力管理層と、前記熱応力管理層と核形成層との上のエピタキシャルバッファ層と、前記エピタキシャルバッファ層の上のエピタキシャル障壁層とを含む、前記ＩＩＩ族窒化物層と、
を含む半導体構造と、
前記ＩＩＩ族窒化物層内又はその上のＩＩＩ族窒化物集積回路デバイスと、
を含むシステムであって、
前記熱応力管理層が、アルミニウム窒化物層と、異なるガリウム濃度を有する複数のアルミニウムガリウム窒化物層とを含み、
前記バッファ及び障壁層が、異なるアルミニウム濃度のアルミニウムガリウム窒化物層を含み、
前記半導体構造が、前記ＩＩＩ族窒化物層により前記半導体基板上につくられる応力が、前記応力補償層により前記半導体基板上につくられる応力によって少なくとも部分的に低減されるように構成される、システム。
【請求項１４】
請求項１３に記載のシステムであって、
前記応力補償層が、非晶質又は微結晶材料の結晶化した形式を含み、
前記非晶質又は微結晶材料が、前記半導体基板上に応力を全くつくらないか又はつくる応力の量が小さく、更に、
前記結晶化した材料が前記半導体基板上に一層大きな応力をつくる、システム。
【請求項１５】
請求項１３に記載のシステムであって、
前記核形成層がアルミニウム窒化物層を含み、
前記応力補償層がアルミニウム窒化物層を含む、システム。
【請求項１６】
請求項１３に記載のシステムであって、
前記バッファ層が３μｍより大きい厚みを有する、システム。
【請求項１７】
請求項１３に記載のシステムであって、
前記ＩＩＩ族窒化物集積回路デバイスが、ＩＩＩ族窒化物電界効果トランジスタ（ＦＥＴ）とＩＩＩ族窒化物高電子移動度トランジスタ（ＨＥＭＴ）との少なくとも一方を含む、システム。