(57)【要約】【課題】力率改善回路において、入力電圧が変動しても、出力コンデンサ電圧の上昇を抑えることができ、コンデンサ容量を小さくして装置の小型化を可能とする。【解決手段】入力された交流電圧を直流電圧に昇圧変換する力率改善回路は、出力電流を検出する出力電流検出手段２５と、出力電流を用いて入力電流振幅を予測する入力電流振幅予測手段２７と、出力電圧を検出する出力電圧検出手段２４と、出力電圧と目標出力電圧との差分に応じた補償電圧を算出する電圧補償器２８と、予測された入力電流振幅と補償電圧とを用いて入力電流を制御するための入力電流指令値を生成する入力電流指令値生成手段１８を備える。【選択図】図１
2018137841.tif 000002
【特許請求の範囲】
【請求項１】
入力された交流電圧を直流電圧に昇圧変換する力率改善回路であって、
出力電流を検出する出力電流検出手段と、
前記出力電流を用いて入力電流振幅を予測する入力電流振幅予測手段と、
出力電圧を検出する出力電圧検出手段と、
前記出力電圧と目標出力電圧との差分に応じた補償電圧を算出する電圧補償手段と、
予測された前記入力電流振幅と前記補償電圧とを用いて入力電流を制御するための入力電流指令値を生成する入力電流指令値生成手段と、
を備える力率改善回路。
【請求項２】
前記入力電流振幅予測手段は、前記出力電流と、前記目標出力電圧と、入力電圧実効値とを用いて前記入力電流振幅を予測する
請求項１に記載の力率改善回路。
【請求項３】
前記入力電流指令値生成手段は、前記補償電圧を用いて予測誤差補正量を算出し、予測された前記入力電流振幅を前記予測誤差補正量で補正して前記入力電流指令値を生成する
請求項１，２のいずれかに記載の力率改善回路。
【請求項４】
入力された交流電圧を直流電圧に昇圧変換する力率改善回路の出力に絶縁型ＤＣＤＣコンバータを接続してなる充電装置であって、
前記絶縁型ＤＣＤＣコンバータは、トランス及び前記トランスの２次側に平滑コイルを備え、
前記トランスの１次側電流を検出する電流検出手段と、
前記１次側電流を用いて前記絶縁型ＤＣＤＣコンバータの平均入力電流を推定する平均入力電流推定手段と、
推定された前記平均入力電流を用いて入力電流振幅を予測する入力電流振幅予測手段と、
前記力率改善回路の出力電圧を検出する出力電圧検出手段と、
前記出力電圧と前記力率改善回路の目標出力電圧との差分に応じた補償電圧を算出する電圧補償手段と、
予測された前記入力電流振幅と前記補償電圧とを用いて入力電流を制御するための入力電流指令値を生成する入力電流指令値生成手段と、
を備える充電装置。
【請求項５】
前記平均入力電流推定手段は、前記１次側電流と、前記トランスの１次側に電圧が印加される時比率とを用いて前記平均入力電流を推定する
請求項４に記載の充電装置。
【請求項６】
前記１次側電流を用いて前記平滑コイルのピーク電流指令値を生成するピーク電流指令値生成手段をさらに備え、
前記平均入力電流推定手段は、前記ピーク電流指令値を用いて前記平均入力電流を推定する
請求項４に記載の充電装置。
【請求項７】
前記入力電流振幅予測手段は、前記平均入力電流と、前記目標出力電圧と、入力電圧実効値とを用いて前記入力電流振幅を予測する
請求項４〜６のいずれかに記載の充電装置。
【請求項８】
前記入力電流指令値生成手段は、前記補償電圧を用いて予測誤差補正量を算出し、予測された前記入力電流振幅を前記予測誤差補正量で補正して前記入力電流指令値を生成する
請求項４〜７のいずれかに記載の充電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、力率改善回路及びこれを備える充電装置に関する。
【背景技術】
【０００２】
従来から、大容量の電源を必要とする電子機器において、高調波電流を抑制するために、ＰＦＣ（Power Factor Correction）回路が使用されている。ＰＦＣ回路は、力率改善回路とも称される。
【０００３】
特許文献１には、負荷急変した場合においても、電圧エラーアンプの応答速度を一時的に増大させることにより、ブースト回路の出力電圧の脈動を低減させる昇圧型力率改善回路等を実現することを目的として、ブースト回路の出力電圧が所定の範囲外になった場合に、電圧エラーアンプの位相補償インピーダンスを増大させて電圧エラーアンプの応答速度を速くする位相補償部を備えることが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−９９９７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
力率改善回路では、出力コンデンサ電圧に一定振幅の脈動成分が含まれることから、通常は、この脈動成分の影響により入力電流に高調波歪みが発生するのを防ぐために大容量の出力コンデンサが使用される。従って、上記のようにエラーアンプの応答速度を増大させる方法では、コンデンサ容量が小さいほど脈動成分の影響が顕著に現れやすくなり、その結果、コンデンサ容量を小さくすることができず、装置の小型化が難しくなる。
【０００６】
本発明の目的は、脈動成分の影響を抑制しつつもコンデンサ容量を小さくして装置の小型化が可能な技術を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、入力された交流電圧を直流電圧に昇圧変換する力率改善回路であって、出力電流を検出する出力電流検出手段と、前記出力電流を用いて入力電流振幅を予測する入力電流振幅予測手段と、出力電圧を検出する出力電圧検出手段と、前記出力電圧と目標出力電圧との差分に応じた補償電圧を算出する電圧補償手段と、予測された前記入力電流振幅と前記補償電圧とを用いて入力電流を制御するための入力電流指令値を生成する入力電流指令値生成手段とを備える力率改善回路である。
【０００８】
本発明の１つの実施形態では、前記入力電流振幅予測手段は、前記出力電流と、前記目標出力電圧と、入力電圧実効値とを用いて前記入力電流振幅を予測する。
【０００９】
本発明の他の実施形態では、前記入力電流指令値生成手段は、前記補償電圧を用いて予測誤差補正量を算出し、予測された前記入力電流振幅を前記予測誤差補正量で補正して前記入力電流指令値を生成する。
【００１０】
また、本発明は、入力された交流電圧を直流電圧に昇圧変換する力率改善回路の出力に絶縁型ＤＣＤＣコンバータを接続してなる充電装置であって、前記絶縁型ＤＣＤＣコンバータは、トランス及び前記トランスの２次側に平滑コイルを備え、前記トランスの１次側電流を検出する電流検出手段と、前記１次側電流を用いて前記絶縁型ＤＣＤＣコンバータの平均入力電流を推定する平均入力電流推定手段と、推定された前記平均入力電流を用いて入力電流振幅を予測する入力電流振幅予測手段と、前記力率改善回路の出力電圧を検出する出力電圧検出手段と、前記出力電圧と前記力率改善回路の目標出力電圧との差分に応じた補償電圧を算出する電圧補償手段と、予測された前記入力電流振幅と前記補償電圧とを用いて入力電流を制御するための入力電流指令値を生成する入力電流指令値生成手段とを備える充電装置である。
【００１１】
本発明の１つの実施形態では、前記平均入力電流推定手段は、前記１次側電流と、前記トランスの１次側に電圧が印加される時比率とを用いて前記平均入力電流を推定する。
【００１２】
本発明の他の実施形態では、前記１次側電流を用いて前記平滑コイルのピーク電流指令値を生成するピーク電流指令値生成手段をさらに備え、前記平均入力電流推定手段は、前記ピーク電流指令値を用いて前記平均入力電流を推定する。
【００１３】
本発明のさらに他の実施形態では、前記入力電流振幅予測手段は、前記平均入力電流と、前記目標出力電圧と、入力電圧実効値とを用いて前記入力電流振幅を予測する。
【００１４】
本発明のさらに他の実施形態では、前記入力電流指令値生成手段は、前記補償電圧を用いて予測誤差補正量を算出し、予測された前記入力電流振幅を前記予測誤差補正量で補正して前記入力電流指令値を生成する。
【発明の効果】
【００１５】
本発明の力率改善回路によれば、入力電源や負荷の変動等により入力電圧波形が変動しても、出力コンデンサ電圧の上昇を抑制することができる。従って、出力コンデンサ容量を削減でき、回路の小型化が可能となる。
【００１６】
また、本発明の充電装置によれば、充電装置の負荷変動あるいは負荷電流指令値の変更等により力率改善回路の出力電流が変動する場合においても、出力コンデンサ電圧の変動を抑制することができる。従って、出力コンデンサ容量を削減でき、装置の小型化が可能となる。
【図面の簡単な説明】
【００１７】
【図１】実施形態１における力率改善回路の全体構成ブロック図である。
【図２】力率改善回路の回路構成図である。
【図３】各部のタイミングチャートである。
【図４】従来回路のシミュレーション結果図である。
【図５】実施形態回路のシミュレーション結果図である。
【図６】実施形態２における充電装置の全体構成ブロック図である。
【図７】従来の充電装置のシミュレーション結果である。
【図８】実施形態装置のシミュレーション結果図である。
【発明を実施するための形態】
【００１８】
以下、図面に基づき本発明の実施形態について説明する。
【００１９】
＜実施形態１＞
図１は、本実施形態における力率改善回路の構成ブロック図を示す。力率改善回路は、昇圧変換手段１０、入力電圧検出手段１２、入力電流検出手段１４、入力電流指令値生成手段１８、電流誤差検出手段２０、スイッチ制御手段２２、出力電圧検出手段２４、出力電流検出手段２５、電圧誤差検出手段２６、入力電流振幅予測手段２７、及び電圧補償器２８を備える。
【００２０】
昇圧変換手段１０は、入力交流電圧を直流電圧に昇圧して出力する。昇圧変換手段１０はスイッチング素子を備え、スイッチング素子のオン／オフはスイッチ制御手段２２により制御される。
【００２１】
入力電圧検出手段１２は、昇圧変換手段１０の入力電圧を検出する。入力電圧検出手段１２は、検出した入力電圧を入力電流指令値生成手段１８に供給する。
【００２２】
入力電流検出手段１４は、昇圧変換手段１０の入力電流を検出する。入力電流検出手段１４は、検出した入力電流を電流誤差検出手段２０に供給する。
【００２３】
入力電流指令値生成手段１８は、入力電圧検出手段１２で検出された入力電圧と、出力電圧と、出力電流とに基づいて入力電流指令値を生成して電流誤差検出手段２０に供給する。
【００２４】
電流誤差検出手段２０は、入力電流指令値と、入力電流検出手段１４で検出された入力電流に基づいて駆動信号を生成してスイッチ制御手段２２に供給する。
【００２５】
出力電圧検出手段２４は、昇圧変換手段１０の出力電圧を検出する。出力電圧検出手段２４は、検出した出力電圧を電圧誤差検出手段２６に供給する。
【００２６】
電圧誤差検出手段２６は、検出された出力電圧と基準電圧（直流目標電圧）の誤差を検出し、電圧補償器２８に供給する。
【００２７】
電圧補償器２８は、検出された誤差に基づいて補償するための電圧を生成して入力電流指令値生成手段１８に供給する。入力電流指令値生成手段１８は、生成した入力電流指令値を電流誤差検出手段２０に供給する。
【００２８】
出力電流検出手段２５は、昇圧変換手段１０の出力電流を検出する。出力電流検出手段２５は、検出した出力電流を入力電流振幅予測手段２７に供給する。
【００２９】
入力電流振幅予測手段２７は、検出された出力に基づき、入出力間の電力バランスを維持できる入力電流振幅値を予測して入力電流指令値生成手段１８に供給する。入力電流指令値生成手段１８は、既述したように、入力電圧検出手段１２で検出された入力電圧と、出力電圧と、出力電流とに基づいて入力電流指令値を生成するが、より詳しくは、入力電圧と、電圧補償器２８からの電圧誤差と、入力電流振幅予測値とに基づいて入力電流指令値を生成する。
【００３０】
本実施形態において特徴的なブロックは、入力電流指令値生成手段１８、出力電流検出手段２５及び入力電流振幅予測手段２７を含むブロックであり、これにより入出力間の電力バランスを維持するように入力電流指令値を調整するものである。
【００３１】
なお、図１において、昇圧変換手段１０を力率改善回路本体とし、それ以外のブロックを力率改善回路本体を駆動制御する制御回路として把握することもでき、この場合、力率改善回路本体と制御回路とを併せて力率改善回路と称するものとする。
【００３２】
図２は、図１に示す構成ブロックの具体的な回路構成を示す。
【００３３】
昇圧変換手段１０は、ブリッジレスＰＦＣ回路であり、電源からの交流電圧を昇圧して直流電圧として出力する。ブリッジレスＰＦＣ回路は、昇圧チョッパ回路を備え、具体的には交流電源に接続されたリアクトル、スイッチング素子（スイッチングトランジスタ）、スイッチング素子に逆並列接続されたボディダイオード、スイッチング素子に直列接続されたダイオード、及び出力コンデンサＣＶＨを備える。容量削減の対象となる出力コンデンサは、この出力コンデンサＣＶＨである。出力コンデンサＣＶＨには負荷３０が接続される。
【００３４】
入力電圧検出手段１２は、交流電源に接続された電圧センサ１２ａ及びＡ／Ｄ１２ｂから構成され、検出した入力電圧Ｖａｃをデジタル値に変換して入力電流指令値生成手段１８に供給する。
【００３５】
入力電流検出手段１４は、交流電源に接続された電流センサ１４ａ及びＡ／Ｄ１４ｂから構成され、検出した入力電流ｉａｃをデジタル値に変換して電流誤差検出手段２０に供給する。
【００３６】
出力電圧検出手段２４は、昇圧変換手段１０の出力、すなわち出力コンデンサＣＶＨに接続された電圧センサ２４ａ及びＡ／Ｄ２４ｂから構成され、検出した出力電圧Ｖｖｈをデジタル値に変換して電圧誤差検出手段２６に供給する。
【００３７】
電圧誤差検出手段２６は、差分器を備え、出力電圧検出手段２４からの出力電圧と直流目標電圧Ｖｖｈ（ＲＥＦ）の差分を算出することにより電圧誤差を算出する。
【００３８】
電圧補償器２８は、ＣＰＵ等のプロセッサで構成され、算出された誤差を補償するための電圧（補償電圧）Ｖｃを算出して入力電流指令値生成手段１８に供給する。
【００３９】
出力電流検出手段２５は、昇圧変換手段１０の出力、すなわち出力コンデンサＣＶＨに接続された電流センサ２５ａ及びＡ／Ｄ２５ｂから構成され、検出した出力電流ｉｖｈをデジタル値に変換して入力電流振幅予測手段２７に供給する。
【００４０】
入力電流振幅予測手段２７は、ＣＰＵ等のプロセッサで構成され、出力電流ｉｖｈを用いて入力電流振幅値Ｉａｃ（ＥＳＴ）を予測する。具体的な予測方法については後述する。
【００４１】
入力電流指令値生成手段１８は、ＣＰＵ等のプロセッサで構成され、入力電圧波形と周波数及び位相が同期した正弦波を生成するとともに、電圧補償器２８で生成された補償電圧Ｖｃ、さらには入力電流振幅予測手段２７で予測された入力電流振幅Ｉａｃ（ＥＳＴ）と併せて現時刻における入力電流指令値を算出する。
【００４２】
電流誤差検出手段２０は、差分器で構成され、入力電流指令値と検出された入力電流との差分を誤差として算出し、スイッチ制御手段２２に供給する。
【００４３】
スイッチ制御手段２２は、ＰＷＭ２２ａとドライバ（ＤＲＶ）２２ｂで構成され、電流誤差をＰＷＭ変調（パルス幅変調）してドライバ２２ｂに供給し、ドライバ２２ｂはＰＷＭ信号を用いてＰＦＣ回路のスイッチング素子をオンオフ制御する。
【００４４】
以下、入力電流振幅予測手段２７、及び入力電流指令値生成手段１８の処理についてより具体的に説明する。
【００４５】
入力電流振幅予測手段２７は、検出された出力電流を用い、現在の平均出力電流に対して入出力間の電力バランスを維持できる入力電流振幅値Ｉａｃ（ＥＳＴ）を予測する。すなわち、平均出力電流値ｉｖｈに基づき、
【数１】
2018137841.tif 000003
により予測する。ここで、Ｖｖｈ（ＴＧＴ）は出力電圧目標値であり、Ｖａｃ（ＲＭＳ）は入力電圧の実効値である。なお、上記の式の導出においては、ダイオード、ＰＦＣコイル、コンデンサは理想的と考え、順方向電圧や直流抵抗成分等は省略している。
【００４６】
上記の式により求めた入力電流振幅予測値Ｉａｃ（ＥＳＴ）は、あくまでも近似値であるため誤差が含まれている。
【００４７】
そこで、入力電流指令値生成手段１８は、電圧補償器２８の出力に基づき、次の式に従って入力電流振幅の予測誤差の補正量ΔＩａｃを求める。
【００４８】
【数２】
2018137841.tif 000004
【００４９】
そして、入力電流振幅予測値と予測誤差補正量を加算したものを入力電流振幅Ｉａｃ（ＲＥＦ）とする。
【００５０】
【数３】
2018137841.tif 000005
【００５１】
その後、入力電圧波形と同相の正弦波を用いて、現在の平均出力電流に対して入出力間の電力バランスがとれた入力電流指令値ｉａｃ（ＲＥＦ）を生成する。
【数４】
2018137841.tif 000006
【００５２】
図３は、入力電流振幅予測手段２７及び入力電流指令値生成手段１８の動作タイミングチャートを示す。負荷電流がＡ点の時刻で急上昇する場合の各部の波形を模式的に示している。上から順に、入力電圧、入力電圧（全波整流）、入力電圧（実効値）、出力電流、入力電流振幅予測値、予測誤差補正量、入力電流振幅、及び入力電流指令値を示す。入力電流振幅予測値は入力電流振幅予測手段２７で算出される波形であり、予測誤差補正量、入力電流振幅及び入力電流指令値は入力電流指令値生成手段１８で生成される波形である。
【００５３】
予測誤差補正量は、入力電圧波形が零交差する時刻で更新される。負荷変動（出力電流変動）を検出すると、入力電流振幅予測手段２７は、上記の数式（１）に従って予測値を生成する。電圧補償器２８は、出力が０となるように初期化される。
【００５４】
これにより、出力電流変動に応じて入力電流指令値が直ちに修正され、出力電圧の変動が抑制される。
【００５５】
図４及び図５は、コンピュータによる回路シミュレーション結果を示す。図４は、出力電流検出手段２５及び入力電流振幅予測手段２７を有しない従来回路のシミュレーション結果であり、図５は本実施形態回路のシミュレーション結果である。両図において、入力電圧、入力電流、出力電圧、出力電流の各波形を示す。
【００５６】
従来回路では、出力電流が急上昇または急低下した時の入力電流の制御が遅いため出力電圧が大きく変動しているのに対し、本実施形態の回路では、入力電流が直ちに制御されることにより出力電圧の変動が抑えられていることが分かる。従って、出力コンデンサの容量を削減でき、回路を小型化できる。
【００５７】
＜実施形態２＞
図６は、実施形態１の力率改善回路に絶縁型ＤＣＤＣコンバータの一例として位相シフト型フルブリッジＤＣＤＣコンバータ５０を縦続接続した充電装置の回路構成を示す。なお、以下ではＤＣＤＣコンバータを適宜ＤＤＣと略記する。
【００５８】
力率改善回路は、昇圧変換手段１０、入力電圧検出手段１２、入力電流検出手段１４、入力電流指令値生成手段１８、電流誤差検出手段２０、スイッチ制御手段２２、出力電圧検出手段２４、電圧誤差検出手段２６、入力電流振幅予測手段２７、及び電圧補償器２８を備える。入力電圧検出手段１２は、電圧センサ１２ａ及びＡ／Ｄ１２ｂから構成される。入力電流検出手段１４は、電流センサ１４ａ及びＡ／Ｄ１４ｂから構成される。電流誤差検出手段２０は、差分器から構成される。スイッチ制御手段２２は、ＰＷＭ２２ａ及びドライバ２２ｂから構成される。出力電圧検出手段２４は、電圧センサ２４ａ及びＡ／Ｄ２４ｂから構成される。電圧誤差検出手段２６は、差分器から構成される。
【００５９】
昇圧変換手段１０の出力には、直流電圧を昇圧して出力する位相シフト型フルブリッジＤＣＤＣコンバータ５０が接続されており、さらに、電流検出手段としての交流電流センサ５４ａ及びＡ／Ｄ５４ｂ、出力電圧検出手段としての電圧センサ５６ａ及びＡ／Ｄ５６ｂ、平滑コイルピーク電流推定手段５８、ピーク電流指令値生成手段６０、電流誤差検出手段としての差分器６６、スイッチ手段６２、ＤＤＣ平均入力電流推定手段６４、補償器６８、位相シフトクロック７０及びドライバ７２を備える。位相シフト型フルブリッジＤＣＤＣコンバータ５０の出力には負荷として二次電池５２が接続され、力率改善回路及び位相シフト型フルブリッジＤＣＤＣコンバータ５０により二次電池５２が充電される。
【００６０】
位相シフト型フルブリッジＤＣＤＣコンバータ５０は、スイッチング素子、トランス、平滑コイル及び平滑コンデンサ（出力コンデンサ）を備え、所望の出力電力となるように平滑コイルのピーク電流指令値が調整される。平滑コイルのピーク電流ｉＬＰは、比較的安価な交流電流センサ５４ａを用いてトランス１次側の電流波形ｉＴ１から換算される。なお、位相シフト型フルブリッジＤＣＤＣコンバータ５０自体は公知であり、通常のフルブリッジ型ＤＣＤＣコンバータではスイッチング素子のオンオフ時にスイッチング損失が生じるところ、位相シフト方式では左右アーム（それぞれのアームは直列接続された一対のスイッチング素子で構成される）のオンオフの位相差を変化させることによりスイッチング損失を抑制するものである。
【００６１】
交流電流センサ５４ａは、トランス１次側の電流ｉＴ１を検出し、Ａ／Ｄ５４ｂに供給する。Ａ／Ｄ５４ｂは、トランス１次側の電流ｉＴ１をデジタル値に変換して平滑コイルピーク電流推定手段５８、ピーク電流指令値生成手段６０、及びスイッチ手段６２に供給する。
【００６２】
ピーク電流指令値生成手段６０は、ＣＰＵ等のプロセッサで構成され、トランス１次側の電流ｉＴ１と出力電圧Ｖｐｖとに基づいて、所望の出力電力となるようにピーク電流指令値ｉｐｋ（ＲＥＦ）を生成する。ピーク電流指令値生成手段６０は、生成したピーク電流指令値ｉｐｋ（ＲＥＦ）を電流誤差検出手段６６及びスイッチ手段６２に供給する。
【００６３】
スイッチ手段６２は、Ａ／Ｄ５４ｂからのトランス１次側の電流と、ピーク電流指令値生成手段６０からのピーク電流指令値ｉｐｋ（ＲＥＦ）を入力し、これら２つの信号を選択的にＤＤＣ平均入力電流推定手段６４に供給する。
【００６４】
ＤＤＣ平均入力電流推定手段６４は、ＣＰＵ等のプロセッサで構成され、トランス１次側の電流ｉＴ１あるいはピーク電流指令値ｉｐｋ（ＲＥＦ）を用いて位相シフト型フルブリッジＤＣＤＣコンバータ５０の平均入力電流を推定する。
【００６５】
＜トランス１次側電流から平均入力電流を推定する場合＞
ＤＤＣ平均入力電流推定手段６４は、以下の式により平均入力電流ｉｖｈを推定する。
【００６６】
【数５】
2018137841.tif 000007
【００６７】
ここで、Ｄｄはトランス１次側に電圧が印加される時間率（以下、時比率と称する）であり、ｉＴ１はトランス１次側電流を全波整流した波形の平均値である。ｉＴ１は全波整流波形のフィルタ処理により算出される。あるいは、次式に示すように、トランス１次側電流波形のピーク値から算出することもできる。
【００６８】
【数６】
2018137841.tif 000008
【００６９】
ここで、ｉＴ１ｐはトランス１次側電流波形のピーク値、Ｖｖｈは位相シフト型フルブリッジＤＣＤＣコンバータ５０の入力電圧（すなわち、力率改善回路の出力電圧に等しい）、Ｌｍはトランス1次側の励磁インダクタンス、Ｎはトランス巻線比、Ｌｐｖは平滑コイルのインダクタンス、Ｖｐｖは電圧センサ５６ａ及びＡ／Ｄ５６ｂで検出される位相シフト型フルブリッジＤＣＤＣコンバータ５０の出力電圧、ＴＳＷは左右アームの位相をシフトさせるための位相シフトクロック７０（デューティ＝５０％）の周期である。
【００７０】
＜ピーク電流指令値から平均入力電流を推定する場合＞
ＤＤＣ平均入力電流推定手段６４は、以下の式により平均入力電流ｉｖｈを推定する。
【００７１】
【数７】
2018137841.tif 000009
【００７２】
ここで、ｉＬｐは平滑コイルの平均電流であり、平滑コイルのピーク電流指令値ｉＬｐ（ＰＫ）を用いて次式で算出される。
【００７３】
【数８】
2018137841.tif 000010
【００７４】
以上のようにして、ＤＤＣ平均入力電流推定手段６４は、トランス１次側の電流ｉＴ１あるいはピーク電流指令値ｉｐｋ（ＲＥＦ）を用いて平均入力電流ｉｖｈを推定する。ＤＤＣ平均入力電流推定手段６４は、推定した平均入力電流ｉｖｈをｉｖｈ（ＥＳＴ）として入力電流振幅予測手段２７に供給する。
【００７５】
入力電流振幅予測手段２７は、ＣＰＵ等のプロセッサで構成され、実施形態１と同様にして現在の平均入力電流に対して入出力間の電力バランスを維持できる入力電流振幅値Ｉａｃ（ＥＳＴ）を予測する。但し、実施形態１における平均出力電流に代えて、推定された平均入力電流を用いる。
【００７６】
以後は実施形態１と同様であり、入力電流指令値生成手段１８は、電圧補償器２８の出力に基づき入力電流振幅の予測誤差の補正量ΔＩａｃを求め、入力電流振幅予測値と予測誤差補正量を加算したものを入力電流振幅Ｉａｃ（ＲＥＦ）とする。そして、入力電圧波形と同相の正弦波を用いて、位相シフト型フルブリッジＤＣＤＣコンバータ５０の現在の平均入力電流、すなわち力率改善回路にとっての現在の平均出力電流に対して入出力間の電力バランスがとれた入力電流指令値ｉａｃ（ＲＥＦ）を生成する。
【００７７】
図７及び図８は、コンピュータによる回路シミュレーション結果を示す。図７は、ＤＤＣ平均入力電流推定手段６４及び入力電流振幅予測手段２７を有しない従来の充電装置のシミュレーション結果であり、図８は本実施形態の充電装置のシミュレーション結果である。両図において、入力電圧、入力電流、出力電圧、ＤＤＣ入力電流、平滑コイル電流の各波形を示す。平滑コイルのピーク電流指令値をステップ状に変化させた場合の波形である。なお、回路シミュレーションでは、ＤＤＣ平均入力電流を平滑コイルのピーク電流指令値から推定している。
【００７８】
図７に示す従来の充電装置では、ピーク電流指令値が急上昇または急低下した時の入力電流の制御が遅いため出力電圧が大きく変動し、その結果、所望の電力を二次電池（バッテリ）５２に供給するために、ＤＤＣ入力電流およびＤＤＣ出力電流が変動している。これに対し、図８に示す本実施形態の充電装置では、入力電流が直ちに制御されることにより出力電圧の変動が抑えられ、ＤＤＣ入力電流及びＤＤＣ出力電流の変動が抑えられていることが分かる。従って、力率改善回路の出力コンデンサに加え、位相シフト型フルブリッジＤＣＤＣコンバータ５０の出力コンデンサの容量を削減でき、充電装置を小型化することができる。
【００７９】
実施形態１では、力率改善回路の出力コンデンサの容量を削減し得るが、実施形態２では、力率改善回路の出力コンデンサ及び絶縁型ＤＣＤＣコンバータの出力コンデンサの容量を削減し得る点に留意されたい。
【００８０】
以上、本発明の実施形態について説明したが、本発明はかかる実施形態に限定されず、種々の変形が可能である。以下に、変形例について説明する。
【００８１】
＜変形例１＞
実施形態１では、入力電流振幅予測手段２７、入力電流指令値生成手段１８、電圧補償器２８をＣＰＵ等のプロセッサで構成し、実施形態２では、これらに加えてピーク電流指令値生成手段６０、ＤＤＣ平均入力電流推定手段６４をＣＰＵ等のプロセッサで構成し、いずれの実施形態でもＲＯＭ等に記憶された処理プログラムにより各演算を実行する構成としたが、単一のプロセッサで処理する他に複数のプロセッサで分散処理してもよい。また、プロセッサによる処理プログラムの実行というソフトウェア処理ではなく、これらのブロックの少なくともいずれかをＡＳＩＣやＦＰＧＡ（フィールドプログラマブルゲートアレイ）等の専用回路を用いたハードウェア処理でもよい。
【００８２】
＜変形例２＞
実施形態２では、スイッチ手段６２を用いてトランス１次側の電流ｉＴ１あるいはピーク電流指令値ｉｐｋ（ＲＥＦ）のいずれかをＤＤＣ平均入力電流推定手段６４に供給する構成であるが、スイッチ手段６２を省略し、トランス１次側の電流ｉＴ１をＤＤＣ平均入力電流推定手段に供給する構成としてもよく、あるいはピーク電流指令値ｉｐｋ（ＲＥＦ）をＤＤＣ平均入力電流推定手段６４に供給する構成としてもよい。
【００８３】
なお、ピーク電流指令値ｉｐｋ（ＲＥＦ）は、既述したように平滑コイルのピーク電流指令値であって、平滑コイルのピーク電流はトランス１次側電流を検出する交流電流センサ５４ａで検出され、所望の出力電力となるように平滑コイルのピーク電流を制御するために生成されるものである。従って、ピーク電流指令値ｉｐｋ（ＲＥＦ）もトランス１次側電流から生成されるので、結局、ＤＤＣ平均入力電流推定手段６４は、トランス１次側電流を用いて平均入力電流を推定するといえる。
【符号の説明】
【００８４】
１０  昇圧変換手段、１２  入力電圧検出手段、１４  入力電流検出手段、１８  入力電流指令値生成手段、２０  電流誤差検出手段、２２  スイッチ制御手段、２４  出力電圧検出手段、２５  出力電流検出手段、２６  電圧誤差検出手段、２７  入力電流振幅予測手段、２８  電圧補償器、５０  位相シフト型フルブリッジＤＣＤＣコンバータ（ＤＤＣ）、６０  ピーク電流指令値生成手段、６４  ＤＤＣ平均入力電流推定手段。
【図１】
2018137841.tif 000011
【図２】
2018137841.tif 000012
【図３】
2018137841.tif 000013
【図４】
2018137841.tif 000014
【図５】
2018137841.tif 000015
【図６】
2018137841.tif 000016
【図７】
2018137841.tif 000017
【図８】
2018137841.tif 000018