(57)【要約】【課題】低消費電力でありながら、利得及び安定性を向上させることができる高周波増幅回路を提供する。【解決手段】高周波増幅回路１は、入力された高周波信号を増幅させるトランジスタ１０と、トランジスタ１０の入力端子（ゲート）と出力端子（ドレイン）との間に、直列接続された中和容量２２と伝送線路２１とを有する帰還路２０と、を備える。また、伝送線路２１は、高周波増幅回路１に入力された高周波信号の半波長の長さ（λ／２）である。【選択図】図１
2018207205.tif 000002
【特許請求の範囲】
【請求項１】
入力された高周波信号を増幅させる増幅素子と、
前記増幅素子の入力端子と出力端子との間に、直列接続された容量と伝送線路とを有する帰還路と、を備え、
前記伝送線路は、前記高周波信号の半波長の長さである、
高周波増幅回路。
【請求項２】
前記増幅素子は、
ゲートに高周波信号を入力し、ドレインから増幅された高周波信号を出力する、電界効果トランジスタである、
請求項１に記載の高周波増幅回路。
【請求項３】
前記帰還路は、
前記伝送線路が、前記増幅素子の出力側に配置され、前記容量が、前記増幅素子の入力側に配置された、
請求項１又は２に記載の高周波増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波増幅回路に関する。
【背景技術】
【０００２】
高周波信号を増幅する高周波増幅回路では、増幅素子の入出力間、例えばトランジスタのゲート−ドレイン間に寄生容量が生じる。この寄生容量は、信号の特性を悪化させる。寄生容量を中和させて、特性を向上させる増幅回路として、例えば非特許文献１の増幅回路がある。
【０００３】
非特許文献１の増幅回路は、差動構成であり、能動デバイスである増幅素子を２つ備える。したがって、シングルエンド構成の増幅回路に比べて２倍程度の電力を消費する。
【０００４】
消費電力の小さいシングルエンド構成で寄生容量を中和させる増幅回路として、例えば、非特許文献２の増幅回路がある。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Wei L. Chan et al., “A 60GHz-band 1V 11.5dBm power amplifier with 11% PAE in 65nm CMOS”, ISSCC Digest of Technical Papers, pp.380-381, Feb. 2009.
【非特許文献２】O.Momeni, “A 260 GHz Amplifier with 9.2dB Gain and -3.9dBm Saturated Power in 65nm CMOS”, ISSCC Digest of Technical Papers, pp.140-141, Feb. 2013
【発明の概要】
【発明が解決しようとする課題】
【０００６】
非特許文献２の増幅回路では、ＭＯＳＦＥＴの入出力間に接続された帰還路に形成された伝送線路が、入出力間に生じる寄生容量と並列に接続されて、寄生容量を中和する。この場合、帰還路の伝送線路は、インダクタンス要素として働く（以下、この帰還路を誘導性伝送線路帰還という）。誘導性伝送線路帰還のサセプタンス、すなわち誘導性サセプタンスは、入力信号の角周波数ωの関数となり、入力信号の周波数に比例して大きくなる。また、入出力間の寄生容量も、角周波数ωの関数となり、入力信号の周波数に比例して大きくなる。したがって、誘導性伝送線路帰還のサセプタンスと寄生容量のサセプタンスとを含む増幅回路全体のサセプタンスも、入力信号の周波数に比例して大きくなる。このため、中和によって、サセプタンスが打ち消されていると見なせる入力信号の周波数帯域は、狭いものとなる。
【０００７】
本発明は、上述の事情に鑑みてなされたものであり、低消費電力でありながら、利得及び安定性を向上させることができる高周波増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、この発明に係る高周波増幅回路は、
入力された高周波信号を増幅させる増幅素子と、
前記増幅素子の入力端子と出力端子との間に、直列接続された容量と伝送線路とを有する帰還路と、を備え、
前記伝送線路は、前記高周波信号の半波長の長さである。
【０００９】
また、前記増幅素子は、
ゲートに高周波信号を入力し、ドレインから増幅された高周波信号を出力する、電界効果トランジスタである、
こととしてもよい。
【００１０】
また、前記帰還路は、
前記伝送線路が、前記増幅素子の出力側に配置され、前記容量が、前記増幅素子の入力側に配置されている、
こととしてもよい。
【発明の効果】
【００１１】
本発明の高周波増幅回路によれば、シングルエンド構成で、負性容量によって増幅素子の寄生容量を中和させる帰還路を備えるので、低消費電力でありながら、利得及び安定性を向上させることができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態に係る増幅回路の回路図である。
【図２】（Ａ）は、帰還路の回路図であり、（Ｂ）は、帰還路の等価回路図であり、（Ｃ）は、帰還路とトランジスタとを合成した等価回路図である。
【図３】（Ａ）は、寄生容量及び帰還路の各要素のサセプタンスを示すグラフであり、（Ｂ）は、寄生容量と帰還路とを合成したサセプタンスを示すグラフである。
【図４】伝送線路のみからなる帰還路を用いた増幅回路の回路図である。
【図５】伝送線路の長さとインピーダンスとの関係を示すグラフである。
【図６】実施の形態に係る増幅器の回路図である。
【図７】実施の形態に係る増幅器の回路パターンである。
【図８】実施の形態に係る増幅器の利得の例を示すグラフである。
【図９】実施の形態に係る増幅器のＳパラメータ及びノイズ特性の例を示すグラフである。
【発明を実施するための形態】
【００１３】
以下、図を参照しつつ、本発明の実施の形態に係る高周波増幅回路について説明する。
【００１４】
本実施の形態に係る高周波増幅回路１は、図１の回路図に示すように、トランジスタ１０と、帰還路２０とを備える。
【００１５】
トランジスタ１０は、入力された高周波信号を増幅する増幅素子であり、例えば電界効果トランジスタであるＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。
【００１６】
トランジスタ１０のゲートは、高周波増幅回路１の入力端子１２に接続されており、入力端子から高周波信号が入力される。トランジスタ１０のドレインは、出力端子１３に接続されており、トランジスタ１０で増幅された高周波信号を出力する。また、トランジスタ１０のソースは接地されている。
【００１７】
図１に示すように、トランジスタ１０の入出力端子間、すなわち入力端子であるゲートと出力端子であるドレインとの間に、帰還路２０が接続されている。帰還路２０は、直列接続された伝送線路２１と中和容量２２とを備える。伝送線路２１は、帰還路２０のドレイン側、すなわちトランジスタ１０の出力側に配置される。また、中和容量２２は、帰還路２０のゲート側、すなわちトランジスタ１０の入力側に配置される。また、トランジスタ１０の入出力間、すなわちゲート−ドレイン間に寄生容量Ｃｇｄが生じる。
【００１８】
伝送線路２１は、高周波増幅回路１に入力される高周波信号の波長（λ）の半分の長さ（λ／２）、すなわち半波長分の長さの伝送線路である。これにより、伝送線路２１は、ドレイン端子側から入力された高周波信号の位相を反転させて、ゲート端子側に出力する位相反転回路となる。
【００１９】
中和容量２２は、コンデンサである。本実施の形態に係る中和容量２２の静電容量は、推定される寄生容量Ｃｇｄと同じ容量とし、Ｃｎで表す。この場合、帰還路２０の回路図は、図２（Ａ）で表される。
【００２０】
図２（Ａ）の中和容量２２のＦパラメータであるＦＣｎは、次式で表される。
【００２１】
【数１】
2018207205.tif 000003
【００２２】
また、図２（Ａ）の伝送線路２１のＦパラメータであるＦＴＬは、次式で表される。
【００２３】
【数２】
2018207205.tif 000004
【００２４】
上記中和容量Ｃｎと伝送線路２１とを縦続接続した場合のＦパラメータＦＣｎ・ＦＴＬは、次式で表される。
【００２５】
【数３】
2018207205.tif 000005
【００２６】
また、上記のＦＣｎ・ＦＴＬをＹパラメータＹＣｎ・ＴＬへ変換すると、次式で表されるように、全ての要素がｊωＣｎとなる。
【００２７】
【数４】
2018207205.tif 000006
【００２８】
図２（Ｂ）は、上式で表されたＹパラメータＹＣｎ・ＴＬをπ型等価回路で表した回路図である。図２（Ｂ）に示すように、このπ型等価回路のシャント容量は、それぞれ２Ｃｎであり、シリーズ容量は−Ｃｎとなる。すなわち、中和容量２２と伝送線路２１とを組み合わせた帰還路２０は、負性容量−Ｃｎの帰還路と等価である。したがって、図２（Ｃ）に示すように、この帰還路２０と、トランジスタ１０の入出力間が並列接続されることで、入出力間の寄生容量Ｃｇｄが中和される。
【００２９】
帰還路２０の要素と、寄生容量Ｃｇｄのそれぞれのサセプタンスと入力信号の周波数との関係を図３（Ａ）、（Ｂ）に示す。
【００３０】
図３（Ａ）に示すように、寄生容量ＣｇｄのサセプタンスＢｇｄは、Ｂｇｄ＝ｊωＣｇｄで表され、角周波数ωの関数となる。また、帰還路２０、すなわち負性容量−Ｃｎの帰還路のサセプタンスは、図３（Ａ）に示すように、上に凸のグラフとなる。
【００３１】
寄生容量Ｃｇｄと負性容量帰還−Ｃｎとを組み合わせた高周波増幅回路１（Ｃｇｄ−Ｃｎ）のサセプタンスは、図３（Ｂ）に示され、０ｍＳに近いほど中和が達成されている。より具体的には、帰還路２０を用いた本実施の形態に係る高周波増幅回路１では、サセプタンスが０近傍となる周波数帯域、すなわちサセプタンスが、図３（Ｂ）中の斜線で示す領域内となる周波数帯域ＮＷ１で、寄生容量Ｃｇｄを中和できる。
【００３２】
一方、図４に示す伝送線路ＴＬ０のみからなる帰還路を用いた従来の増幅回路４０の場合、図３（Ａ）に示すように、伝送線路ＴＬ０のサセプタンスは、寄生容量Ｃｇｄのサセプタンスと同様に、周波数に比例して増加する。したがって、これらを組み合わせた全体（Ｃｇｄ＋ＴＬ０）のサセプタンスは、周波数に比例して増加する右肩上がりのグラフとなる。よって、従来の増幅回路４０では、図３（Ｂ）にＮＷ２で示す周波数帯域でのみ、寄生容量Ｃｇｄが中和されている。
【００３３】
上述のように、本実施の形態に係る高周波増幅回路１では、伝送線路ＴＬ０のみからなる帰還路を用いた従来の増幅回路４０に比べて、広い周波数帯域で寄生容量Ｃｇｄを中和することができる。
【００３４】
この周波数帯域の差は、寄生容量Ｃｇｄをインダクタンス成分によって打ち消すか、キャパシタンス成分によって打ち消すかの違いに起因する。具体的には、従来の増幅回路４０は、寄生容量Ｃｇｄを、寄生容量Ｃｇｄと周波数応答が異なるインダクタンス成分であるＴＬ０で打ち消すことにより中和する。一方、本実施の形態に係る高周波増幅回路１は、寄生容量Ｃｇｄと周波数応答が等しい、キャパシタンス成分である負性容量（−Ｃｎ）で、寄生容量Ｃｇｄを打ち消すことにより中和する。このため、中和される周波数帯域に差が生じることとなる。なお、負性容量帰還−Ｃｎを用いる高周波増幅回路１で全周波数領域に渡って中和できない理由は、λ／２伝送線路が、λ／２と見なせる周波数範囲に制限があるためである。
【００３５】
以下、本実施の形態に係る高周波増幅回路１の中和周波数帯域について、さらに説明する。伝送線路２１のインピーダンスＺＴＬは、図５に示すように、横軸に示す伝送線路２１の長さと増幅される高周波信号の波長との関係によって決まる。本実施の形態に係る伝送線路２１の長さは、高周波信号の半波長（λ／２）に設定されているため、インピーダンスＺＴＬは０となる。また、図５からわかるように、インピーダンスＺＴＬは半波長の近傍で変化が緩やかであり、広い範囲で０近傍の値となる。このことは、伝送線路２１の長さを一定の長さ（λ／２）に設定していた場合、高周波信号の中心周波数に対して広い帯域で、インピーダンスＺＴＬが０近傍となることを示している。したがって、広い周波数帯域で、帰還路２０のインピーダンスを中和容量２２による負性容量（−Ｃｎ）のインピーダンスと見なすことができる。これにより、広い周波数帯域で、寄生容量Ｃｇｄのインピーダンスを打ち消し、中和することができる。また、バイアスによって、寄生容量Ｃｇｄの容量が変化した場合でも、安定して中和することができる。
【００３６】
続いて、本実施の形態に係る高周波増幅回路１を備える増幅器３０の構成例について説明する。
【００３７】
図６の回路図及び図７の顕微鏡写真に示すように、増幅器３０は、高周波増幅回路１を５つ備え、これらの高周波増幅回路１を接続して構成されている。増幅器３０は、５５ｎｍプロセスを用いたＭＯＳＦＥＴ増幅器であり、駆動電圧は０．５Ｖである。
【００３８】
図８は、増幅器３０による利得を示すグラフである。図８中、白丸で示す増幅器３０のＭＡＧ（Maximum Available Gain）は、図８中、白三角で示す帰還路２０を備えない場合のＭＳＧ（Maximum Stable Gain）に比べて大きいことがわかる。
【００３９】
また、図９の増幅器３０のＳパラメータの測定値及びノイズ特性ＮＦのシミュレーション値に示すように、増幅器３０は、約８０ＧＨｚから約１００ＧＨｚの間の広帯域で良好な特性を示している。
【００４０】
以上説明したように、本実施の形態に係る高周波増幅回路１は、シングルエンド構成であって、トランジスタ１０の入出力間に寄生容量Ｃｇｄと同等の静電容量の中和容量Ｃｎと、入力される高周波信号の半波長の長さの伝送線路と、を有する帰還路２０を備える。これにより、寄生容量Ｃｇｄを中和させる負性容量帰還を実現するので、低消費電力でありながら、利得及び安定性を向上させることができる。
【産業上の利用可能性】
【００４１】
本発明は、低消費電力で高周波信号を増幅する増幅回路に好適である。
【符号の説明】
【００４２】
１  高周波増幅回路、１０  トランジスタ、１２  入力端子、１３  出力端子、１５  寄生容量、２０  帰還路、２１  伝送線路、２２  中和容量、３０  増幅器、４０  増幅回路、Ｃｇｄ  寄生容量
【図１】
2018207205.tif 000007
【図２】
2018207205.tif 000008
【図３】
2018207205.tif 000009
【図４】
2018207205.tif 000010
【図５】
2018207205.tif 000011
【図６】
2018207205.tif 000012
【図７】
2018207205.tif 000013
【図８】
2018207205.tif 000014
【図９】
2018207205.tif 000015