(57)【要約】【課題】半導体単結晶基板の結晶欠陥をより高感度に検出できる方法を提供する。【解決手段】評価する半導体単結晶基板を準備し（Ｓ１）、準備した基板の表面をポリッシュ又は劈開により鏡面とする（Ｓ２）。ＳＣ−１洗浄、ＳＣ−２洗浄、ＨＦ洗浄等の洗浄を行う（Ｓ３）。半導体単結晶基板の表面から酸化物を除去するために、水素雰囲気下で１１００℃より大きく１２００℃以下の第１の熱処理を行う（Ｓ４）。水素と体積パーセント濃度が５％より大きく５０％以下の塩化水素とを含む雰囲気下で１１００℃より大きく１２００℃以下の第２の熱処理を行う（Ｓ５）。半導体単結晶基板の表面に顕在化した結晶欠陥を走査型電子顕微鏡又は表面欠陥検査装置を用いて検出し（Ｓ７）、検出結果に基づいて半導体単結晶基板の結晶欠陥を評価する（Ｓ８）。第２の熱処理後、結晶欠陥の検出前に、必要に応じて半導体単結晶基板の表面にエピタキシャル膜を堆積させる（Ｓ６）。【選択図】図１
2018163951.tif 000002
【特許請求の範囲】
【請求項１】
半導体単結晶基板を、水素と体積パーセント濃度が５％より大きく５０％以下の塩化水素とを含む雰囲気下で、１１００℃より大きく１２００℃以下の温度で熱処理した後、前記半導体単結晶基板の表面に顕在化した結晶欠陥の検出を行うことを特徴とする半導体単結晶基板の結晶欠陥検出方法。
【請求項２】
前記熱処理における塩化水素の体積パーセント濃度が１０％〜３０％であることを特徴とする請求項１に記載の半導体単結晶基板の結晶欠陥検出方法。
【請求項３】
前記熱処理を第２の熱処理として、その第２の熱処理の前に、前記半導体単結晶基板を、水素を含むが塩化水素を含まない雰囲気下で第１の熱処理を行うことを特徴とする請求項１又は２に記載の半導体単結晶基板の結晶欠陥検出方法。
【請求項４】
前記第１の熱処理の温度は前記第２の熱処理の温度と同じであることを特徴とする請求項３に記載の半導体単結晶基板の結晶欠陥検出方法。
【請求項５】
前記半導体単結晶基板の表面は、ポリッシュ又は劈開により鏡面とし、その後、前記第１の熱処理及び前記第２の熱処理を行うことを特徴とする請求項３又は４に記載の半導体単結晶基板の結晶欠陥検出方法。
【請求項６】
前記半導体単結晶基板に前記鏡面を形成した後、洗浄を行い、その後、前記第１の熱処理及び前記第２の熱処理を行うことを特徴とする請求項５に記載の半導体単結晶基板の結晶欠陥検出方法。
【請求項７】
前記顕在化した結晶欠陥を、走査型電子顕微鏡又は表面欠陥検査装置を用いて検出することを特徴とする請求項１乃至請求項６のいずれか１項に記載の半導体単結晶基板の結晶欠陥検出方法。
【請求項８】
前記半導体単結晶基板は、エピタキシャル成長用の半導体単結晶基板であることを特徴とする請求項１乃至請求項７のいずれか１項に記載の半導体単結晶基板の結晶欠陥検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体単結晶基板の結晶欠陥検出方法に関する。
【背景技術】
【０００２】
近年の半導体素子の高集積化に伴い、半導体単結晶中の結晶欠陥の正確な評価が重要になってきている。
【０００３】
半導体単結晶基板の内部に存在する欠陥は、ケミカルエッチ法や、アングルポリッシュとエッチング法によって顕在化した欠陥を光学顕微鏡により欠陥観察を行う手法、レーザーを使った光学的手法などによって観察されてきた。このような手法により観察測定される欠陥像は、表面においてはデバイス歩留りに影響するし、内部の欠陥はシリコンウェーハのゲッタリング能力を示す重要なパラメータであり、開発時及び出荷検査時などの品質データとして重要である。
【０００４】
ここで、下記特許文献１には、半導体単結晶基板を水素雰囲気下で熱処理した後、半導体単結晶基板の表面に顕在化した結晶欠陥の検出を行う技術が開示されている。
【０００５】
また、下記特許文献２には、半導体基板を、水素と体積パーセント濃度が約０．０５％〜約５％の塩化水素とを含む雰囲気下で、８００℃〜１１００℃の温度で熱処理を行った後に、半導体基板の表面の欠陥を検出する技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第５４６３８８４号公報
【特許文献２】特許第５９９８２２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、上記技術は、欠陥検出前に、熱処理を行うことで結晶欠陥を顕在化させ、これにより結晶欠陥の検出感度を高くする技術であるが、一部の結晶欠陥に関しては欠陥顕在化力が弱く、依然として結晶欠陥の検出感度が低い。
【０００８】
本発明は、上記事情に鑑みなされたもので、半導体単結晶基板の結晶欠陥を、より高感度に検出できる方法を提供することを課題とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明は、半導体単結晶基板を、水素と体積パーセント濃度が５％より大きく５０％以下の塩化水素とを含む雰囲気下で、１１００℃より大きく１２００℃以下の温度で熱処理した後、前記半導体単結晶基板の表面に顕在化した結晶欠陥の検出を行うことを特徴とする。このような条件で熱処理を行うことで、半導体単結晶基板の表面に、大きいサイズの結晶欠陥だけでなく、サイズの小さい又は浅い結晶欠陥に対してもピットとして顕在化させることができる。ゆえに、この熱処理後に半導体単結晶基板に対して結晶欠陥の検出を行うことで、結晶欠陥をより高感度に検出できる。
【００１０】
また、前記熱処理における塩化水素の体積パーセント濃度が１０％〜３０％とすることができる。塩化水素の体積パーセント濃度を１０％以上とすることで、より高感度に結晶欠陥を検出できる。また、熱処理装置の制約を考慮すると、塩化水素の体積パーセント濃度は３０％以下とするのが好ましい。
【００１１】
また、水素と塩化水素とを含む雰囲気下での熱処理を第２の熱処理として、その第２の熱処理の前に、半導体単結晶基板を、水素を含むが塩化水素を含まない雰囲気下で第１の熱処理を行うのが好ましい。第１の熱処理を行うことで、半導体単結晶基板の表面の酸化物を除去できる。そして、表面の酸化物が除去された半導体単結晶基板に対して第２の熱処理を行うことで、より多くの結晶欠陥を顕在化させることができる。
【００１２】
また、第１の熱処理の温度と第２の熱処理の温度は同じとすることができる。これによって、第１の熱処理から第２の熱処理に移行する際に温度を変更する操作を不要にできるので、熱処理が複雑になるのを抑制できる。
【００１３】
また、前記半導体単結晶基板の表面は、ポリッシュ又は劈開により鏡面とし、その後、前記第１の熱処理及び前記第２の熱処理を行うことが好ましい。このように、本発明において半導体単結晶基板の表面とは、半導体単結晶基板の主表面だけではなく、劈開により現れる表面も含まれる。これによって、半導体単結晶基板の表面及び内部のいずれをも、より高感度に結晶欠陥を検出できる。半導体単結晶基板の内部に存在する結晶欠陥を検出することで、半導体単結晶基板の持つゲッタリング能力などに代表されるウェーハの特性評価を詳細に得ることができる。
【００１４】
また、前記半導体単結晶基板に前記鏡面を形成した後、洗浄を行い、その後、前記第１の熱処理及び前記第２の熱処理を行うことが好ましい。このように、半導体単結晶基板に鏡面を形成した後に洗浄を行い、その後熱処理を行うことによって、異物を除去できるとともに、半導体単結晶基板の表面に存在していた結晶欠陥に加えて、表面直下に存在していた結晶欠陥もピットとして顕在化させることができる。
【００１５】
また、前記顕在化した結晶欠陥を、走査型電子顕微鏡又は表面欠陥検査装置を用いて検出することが好ましい。このように、顕在化した結晶欠陥を、走査型電子顕微鏡を用いて検出することによって、結晶欠陥の形状、サイズ、組成、結晶欠陥密度等の評価をすることができる。また、顕在化した結晶欠陥を、表面欠陥検査装置を用いて検出することによって、結晶欠陥密度や分布を短時間で正確に評価できる。
【００１６】
また、前記半導体単結晶基板は、エピタキシャル成長用の半導体単結晶基板とすることができる。これによれば、エピタキシャル成長時に形成されるエピタキシャル欠陥を生む積層欠陥核を顕在化させることができる。本発明により評価され、品質基準を満たした半導体単結晶基板は、エピタキシャル成長用の半導体単結晶基板として有用であり、エピタキシャルウェーハの高品質化に資する。
【図面の簡単な説明】
【００１７】
【図１】半導体単結晶基板の結晶欠陥評価の手順を示したフローチャートである。
【発明を実施するための形態】
【００１８】
以下、図１を参照して実施形態に係る半導体単結晶基板の結晶欠陥評価方法を説明する。
【００１９】
先ず、評価する半導体単結晶基板として例えばシリコン単結晶基板を準備する（Ｓ１）。また、準備する半導体単結晶基板は、エピタキシャル成長用の半導体単結晶基板とすることができる。準備する半導体単結晶基板は、チョクラルスキー法（ＣＺ法）で作製されたとしても良いし、フローティングゾーン法（ＦＺ法）で作製されたとしても良い。また半導体単結晶基板の抵抗率、導電型（ｎ型かｐ型か）、結晶方位は特に限定されない。
【００２０】
次に、準備した半導体単結晶基板の表面をポリッシュ（アングルポリッシュを含む）又は劈開により鏡面とする（Ｓ２）。
【００２１】
次に、鏡面を形成した半導体単結晶基板の洗浄を行う（Ｓ３）。この洗浄としては、過酸化水素をベースとした、Ｈ２Ｏ／Ｈ２Ｏ２／ＮＨ４ＯＨ（ＳＣ−１洗浄）、Ｈ２Ｏ／Ｈ２Ｏ２／ＨＣｌ（ＳＣ−２洗浄）による２段階洗浄を行うことができる。このような洗浄を行うことによって、半導体単結晶基板の表面がエッチングされ、確実に異物が除去されるとともに、半導体単結晶基板の表面に存在していた結晶欠陥に加えて、表面直下に存在していた結晶欠陥も、後述の熱処理により半導体単結晶基板の表面に顕在化させることができる。よって、より精度良く半導体単結晶基板の評価をすることができる。また、自然酸化膜除去のためにフッ酸を用いた洗浄も行うことができる。
【００２２】
次に、洗浄を行った半導体単結晶基板の表面の酸化物を除去するために、この半導体単結晶基板に対して、水素を含むが塩化水素を含まない雰囲気下で第１の熱処理を行う（Ｓ４）。第１の熱処理は、水素１００％の雰囲気下で行っても良いし、水素の他に、窒素やアルゴン等の不活性ガスを含む雰囲気下で行っても良い。第１の熱処理の温度は例えば１１００℃より大きく１２００℃以下とする。さらに、第１の熱処理の温度は、後述の第２の熱処理の温度と同じとすることができるが、第２の熱処理の温度と異なっていても良い。また、第１の熱処理の時間は、半導体単結晶基板の表面から酸化物を除去できるように適宜に設定される。
【００２３】
次に、第１の熱処理に引き続き、熱処理炉内に塩化水素を追加することで、水素と塩化水素とを含む雰囲気下で第２の熱処理を行う（Ｓ５）。このとき、雰囲気中の塩化水素の体積％濃度（言い換えると混合比率又は流量比）は５％より大きく５０％以下とする。なお、水素の単位時間当たりの流量をＦ１、塩化水素の単位時間当たりの流量をＦ２とすると、塩化水素の体積％濃度＝Ｆ２／（Ｆ１＋Ｆ２）となる。また、第２の熱処理の温度は１１００℃より大きく１２００℃以下とする。さらに、第２の熱処理の温度は、上記第１の熱処理の温度と同じとすることができるが、１１００℃より大きく１２００℃以下の温度であれば、第１の熱処理の温度と異なっていても良い。また、第２の熱処理の時間は、半導体単結晶基板の表面をエッチングするのに十分であって且つ半導体単結晶基板に含まれる結晶欠陥の位置を示すのに十分な時間に設定されるが、第２の熱処理の時間を長くするほど、より多くの結晶欠陥を顕在化させることができる。第２の熱処理の時間は例えば３００秒以下とすることができるが、これに限定されない。
【００２４】
次に、第２の熱処理を行った半導体単結晶基板の表面にエピタキシャル膜を堆積させる（Ｓ６）。エピタキシャル膜を堆積させることで、半導体単結晶基板に存在する結晶欠陥に起因してエピタキシャル膜に発生する結晶欠陥を評価できる。堆積させるエピタキシャル膜としては例えばシリコン単結晶膜とすることができる。なお、エピタキシャルウェーハとしての評価が不要な場合には、このエピタキシャル膜の堆積工程は行わなくても良い。
【００２５】
エピタキシャル膜を堆積させた後、又はエピタキシャル膜を堆積させない場合には第２の熱処理を行った後の半導体単結晶基板の表面に顕在化した結晶欠陥を検出し（Ｓ７）、この検出結果に基づいて半導体単結晶基板の結晶欠陥を評価する（Ｓ８）。この顕在化した結晶欠陥は、走査型電子顕微鏡や表面欠陥検査装置等を用いて検出することができる。走査型電子顕微鏡を用いて検出することによって、結晶欠陥の形状、サイズ、組成、結晶欠陥密度等の分析をすることができ、半導体単結晶基板の持つ品質特性を詳細に評価することができる。また、表面欠陥検査装置（例えば、ＭＡＧＩＣＳ、ＳＰ１、ＳＰ２等）に適合する形状にあっては、このような表面欠陥検査装置を用いることによって、結晶欠陥密度や分布を短時間で正確に分析することができ、ゲッタリング能力等に代表されるウェーハの特性を評価することができる。
【００２６】
また、本実施形態の結晶欠陥評価方法を用いて顕在化した結晶欠陥は、エピタキシャル成長時に積層欠陥核となり、エピタキシャル欠陥を生む可能性が高いことが判った。したがって、本実施形態により評価され、品質基準を満たした半導体単結晶基板は、エピタキシャル成長用の半導体単結晶基板として有用であり、また、本実施形態の評価方法を用いることによりこの積層欠陥核の原因究明にも有用である。
【００２７】
このように、本実施形態によれば、結晶欠陥の検出に先立って、半導体単結晶基板に対して、水素と塩化水素とを含む雰囲気下で熱処理（第２の熱処理）を行うので、基板表面もしくは表層の欠陥とその他の領域とのエッチングレートの差により、欠陥部の結晶に結晶方位に沿ったピットを形成させることができる。つまり、結晶欠陥を顕在化させることができる。特に、第２の熱処理において、塩化水素を含ませ、この塩化水素の体積パーセント濃度を５％より大きく５０％以下とし、さらに、熱処理温度を１１００℃より大きく１２００℃以下とすることで、欠陥顕在化力をより増加でき、その結果、結晶欠陥をより高感度に検出できる。
【実施例】
【００２８】
以下、本発明の実施例及び比較例を挙げて具体的に説明するが、本発明はこれらに限定されるものではない。
【００２９】
（実施例１）
評価する半導体単結晶基板として、直径３００ｍｍ、抵抗率１０Ω・ｃｍ、ｐ型のシリコン単結晶基板を用いた。このシリコン単結晶基板をポリッシュ加工し、表面を鏡面とした。その後、ＳＣ−１洗浄、ＳＣ−２洗浄、ＨＦ洗浄を行った。その後、枚葉式エピタキシャル成長装置において、シリコン単結晶基板の表面を、１１００℃より大きく１２００℃以下で水素１００％の雰囲気下にさらし、その後、水素＋塩化水素雰囲気下(塩化水素の混合比率５％〜５０％)にさらした。水素雰囲気下での熱処理（第１の熱処理）と、水素＋塩化水素雰囲気下での熱処理（第２の熱処理）の時間は合計で３分間とした。熱処理後、シリコン単結晶基板の表面のＬＬＳ欠陥数（ＬＬＳ：Ｌｏｃａｌｉｚｅｄ  Ｌｉｇｈｔ  Ｓｃａｔｔｅｒｓ）を、ＫＬＡ  Ｔｅｎｃｏｒ社製の表面欠陥検査装置ＳＰ３のＤＣＯ（Ｄａｒｋｆｉｅｌｄ  Ｃｏｍｐｏｓｉｔｅ  Ｏｂｌｉｑｕｅ）モード２８ｎｍｕｐにて測定した。
【００３０】
第１の熱処理及び第２の熱処理の温度は共に１１５０℃とした。また、第２の熱処理における水素流量を８０ｓｌｍとし、塩化水素流量を変化させて、塩化水素の混合比率（体積％濃度）を５．５、１０、３０、５０％とした。また、塩化水素を流さないで、水素雰囲気下のみの熱処理を行った場合についても、ＬＬＳ欠陥数の測定を行った。
【００３１】
そして、水素雰囲気下のみの熱処理を行った場合のＬＬＳ欠陥数に対する、塩化水素の混合比率を５．５、１０、３０、５０％とした場合のＬＬＳ欠陥数の比である検出欠陥増加倍率を求めたところ、それぞれ５．９２倍、９．８５倍、８５．５倍、８８２倍であった。
【００３２】
（比較例１）
第２の熱処理における塩化水素の混合比率を３％としたこと以外は、実施例１と同様にして、水素雰囲気下のみの熱処理を行ったときに対する検出欠陥増加倍率を測定したところ、２．４１倍であった。
【００３３】
実施例１と比較例１をまとめたものを表１に示す。塩化水素の混合比率５％より大きく５０％以下の範囲において、検出欠陥増加倍率が５倍以上となり、半導体単結晶基板の結晶欠陥をより高感度に検出可能であることが判った。塩化水素の混合比率５０％以上に関しては枚葉式エピタキシャル成長装置においては装置制約上実現困難である。枚葉式エピタキシャル成長装置の制約を考慮すると、塩化水素の混合比率は３０％以下とするのが好ましい。また、塩化水素の混合比率が１０％以上の範囲では、検出欠陥増加倍率は約１０倍以上となるので、塩化水素の混合比率は１０％以上とするのが好ましい。
【００３４】
【表１】
2018163951.tif 000003
【００３５】
（実施例２）
評価する半導体単結晶基板として、直径３００ｍｍ、抵抗率１０Ω・ｃｍ、ｐ型のシリコン単結晶基板を用いた。このシリコン単結晶基板をポリッシュ加工し、表面を鏡面とした。その後、ＳＣ−１洗浄、ＳＣ−２洗浄、ＨＦ洗浄を行った。その後、枚葉式エピタキシャル成長装置において、シリコン単結晶基板の表面を、１１００℃より大きく１２００℃以下で水素雰囲気下にさらし、その後、水素＋塩化水素雰囲気下(塩化水素の混合比率が５％より大きく５０％以下)にさらした。水素雰囲気下での熱処理（第１の熱処理）と、水素＋塩化水素雰囲気下での熱処理（第２の熱処理）の時間は合計で３分間とした。熱処理後、シリコン単結晶基板の表面のＬＬＳ欠陥数を、ＫＬＡ  Ｔｅｎｃｏｒ社製の表面欠陥検査装置ＳＰ３のＤＣＯモード２８ｎｍｕｐにて測定した。
【００３６】
第２の熱処理における塩化水素の混合比率を３０％とし、第１の熱処理及び第２の熱処理の温度を１１１０℃、１１５０℃、１２００℃とした。また、塩化水素を流さないで、水素雰囲気下のみの熱処理（温度は１１１０℃、１１５０℃、１２００℃）を行った場合についても、ＬＬＳ欠陥数の測定を行った。
【００３７】
そして、水素雰囲気下のみの熱処理を行った場合のＬＬＳ欠陥数に対する、塩化水素の混合比率３０％、熱処理温度を１１１０℃、１１５０℃、１２００℃とした場合のＬＬＳ欠陥数の比である検出欠陥増加倍率を求めたところ、それぞれ９３．１倍、８５．５倍、８０．８倍であった。
【００３８】
（比較例２）
第１の熱処理及び第２の熱処理の温度を１０００℃としたこと以外は実施例２と同様にして、水素雰囲気下のみの熱処理（温度は１０００℃）を行ったときに対する検出欠陥増加倍率を測定したところ、３．８５倍であった。
【００３９】
実施例２と比較例２をまとめたものを表２に示す。第１の熱処理及び第２の熱処理の温度が１１００℃より大きく１２００℃以下の範囲で検出欠陥増加倍率が５倍以上となり、半導体単結晶基板の結晶欠陥をより高感度に検出可能であることが判った。１０００℃以下では基板のエッチング量が減少し欠陥の顕在化が阻害されていると考えられる。熱処理温度が１２００℃より大きいと基板にスリップ転移が生じてしまうため実用的ではない。
【００４０】
【表２】
2018163951.tif 000004
【００４１】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであったとしても本発明の技術的範囲に包含される。
【図１】
2018163951.tif 000005