(57)【要約】【課題】  半導体材料のエピタキシャル法にて使用される半導体基板、及びそれを製造する方法を開示する。【解決手段】  半導体基板は、支持スライスと、該支持スライス上に位置した中間層と、該中間層上に位置した活性層とを含む。中間層は、活性層と半導体材料との間の移行部における半導体材料の結晶格子に対する活性層の結晶格子の少なくとも部分的な適応化を可能にするため、当該半導体基板がエピタキシャル法で使用されるときに低下した粘度を有する又は流動する材料を含む。【選択図】図２
2018137431.tif 000002
【特許請求の範囲】
【請求項１】
半導体材料のエピタキシャル法にて使用される半導体基板を製造する方法であって、前記半導体基板は、
支持スライスを挿入すること、
前記支持スライス上に中間層を付与すること、及び
前記中間層上に活性層を付与すること、
という方法ステップのシーケンスによって製造され、前記中間層は、前記活性層と前記半導体材料との間の移行部における前記半導体材料の結晶格子に対する前記活性層の結晶格子の少なくとも部分的な適応化を可能にするため、前記半導体基板がエピタキシャル法で使用されるときに低下した粘度を持つ材料を含む、
方法。
【請求項２】
前記中間層は酸化物を含む、請求項１に記載の方法。
【請求項３】
前記中間層の材料は、ドープされた酸化物を含む、請求項２に記載の方法。
【請求項４】
前記中間層はケイ酸塩ガラスを含む、請求項２又は３に記載の方法。
【請求項５】
前記ケイ酸塩ガラスは、ボロホスホシリケートガラス、ホスホシリケートガラス、及び／又はボロシリケートガラスを形成するために、ボロン及び／又はリンでドープされる、請求項４に記載の方法。
【請求項６】
前記ボロン及び／又はリンのドーピング濃度は、前記半導体基板の表面に対して実質的に垂直な方向において実質的に一定である、請求項５に記載の方法。
【請求項７】
前記ボロン及び／又はリンのドーピング濃度は、前記半導体基板の表面に対して実質的に垂直な方向において変化する、請求項５に記載の方法。
【請求項８】
前記ケイ酸塩ガラスは、前記ケイ酸塩ガラスのガラス転移温度が前記エピタキシャル法のエピタキシャル温度よりも低くなるようにドープされる、請求項５乃至７の何れか一項に記載の方法。
【請求項９】
前記中間層の前記材料は、およそ７００−９００℃のガラス転移温度を持つ、請求項５乃至８の何れか一項に記載の方法。
【請求項１０】
前記活性層の前記付与は、前記中間層上への半導体スライスの又は半導体ウエハの付与及び／又は接合を含む、請求項１乃至９の何れか一項に記載の方法。
【請求項１１】
当該方法は、後続のエピタキシャル法の要件に従って半導体スライス又は半導体ウエハを選択するステップを含む、請求項１０に記載の方法。
【請求項１２】
前記活性層は、１μｍ未満の厚さを有する、請求項１乃至１１の何れか一項に記載の方法。
【請求項１３】
当該方法は、前記支持スライス及び／又は前記中間層の上に少なくとも１つの更なる層を付与するステップを含む、請求項１乃至１２の何れか一項に記載の方法。
【請求項１４】
前記更なる層は、更なる酸化物を含む、請求項１３に記載の方法。
【請求項１５】
前記更なる層は、前記中間層及び／又は前記支持スライスからの原子の拡散に対する拡散バリアとして機能する、請求項１３又は１４に記載の方法。
【請求項１６】
当該方法は、前記活性層が少なくとも１つの間隙又はトレンチを含むように、前記活性層をエッチングするステップを含む、請求項１乃至１５の何れか一項に記載の方法。
【請求項１７】
当該方法は、前記活性層上での前記半導体材料のエピタキシのステップを含む、請求項１乃至１６の何れか一項に記載の方法。
【請求項１８】
前記半導体材料のエピタキシャル温度での前記中間層の前記材料の粘度は、室温での前記中間層の前記材料の粘度と比較して低い、請求項１７に記載の方法。
【請求項１９】
前記中間層の前記材料は、前記半導体材料のエピタキシャル温度での前記中間層が、流動中間層を形成するという効果を有する、請求項１７又は１８に記載の方法。
【請求項２０】
半導体材料のエピタキシャル法にて使用される半導体基板であって、当該半導体基板は、支持スライスと、該支持スライス上に位置した中間層と、該中間層上に位置した活性層とを含み、
前記中間層は、前記活性層と前記半導体材料との間の移行部における前記半導体材料の結晶格子に対する前記活性層の結晶格子の少なくとも部分的な適応化を可能にするため、前記半導体基板がエピタキシャル法で使用されるときに低下した粘度を持つ材料を含む、
半導体基板。
【請求項２１】
半導体材料のエピタキシャル法にて使用される半導体基板を製造する方法であって、前記半導体基板は、
支持スライスを挿入すること、
前記支持スライス上に中間層を付与すること、
前記中間層上に活性層を付与すること、及び
前記活性層上での半導体材料のエピタキシ、
という方法ステップのシーケンスによって製造され、前記中間層は、前記半導体材料のエピタキシャル温度での前記中間層が、流動中間層を形成するという効果を有する材料を含む、
方法。
【請求項２２】
前記流動中間層は、前記活性層と前記半導体材料との間の移行部における前記半導体材料の結晶格子に対する前記活性層の結晶格子の適応化を可能にする、請求項２１に記載の方法。
【請求項２３】
前記半導体材料はＩＩＩ−Ｖ族半導体材料を含む、請求項１７−１９、２１、２２の何れか一項に記載の方法。
【請求項２４】
前記半導体材料と前記活性層とが異なる材料を含む、請求項１７−１９、２１−２３の何れか一項に記載の方法。
【請求項２５】
前記半導体基板は、シリコン基板又はシリコン・オン・インシュレータ基板（ＳＯＩ基板）を含む、請求項１７−１９、２１−２４の何れか一項に記載の方法。
【請求項２６】
半導体材料のエピタキシャル法にて使用される半導体基板であって、当該半導体基板は、支持スライスと、該支持スライス上に位置した中間層と、該中間層上に位置した活性層とを含み、
前記中間層は、当該半導体基板がエピタキシャル法で使用されるときに、前記半導体材料のエピタキシャル温度での前記中間層が、流動中間層を形成するという効果を有する材料を含む、
半導体基板。
【請求項２７】
前記流動中間層は、前記活性層と前記半導体材料との間の移行部における前記半導体材料の結晶格子に対する前記活性層の結晶格子の適応化を可能にする、請求項２６に記載の半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体材料のエピタキシャル法にて使用される半導体基板、及びそれを製造する方法に関する。
【背景技術】
【０００２】
半導体基板上での半導体材料のヘテロエピタキシャル法においては、機械的なゆがみが発生することがあり、それにより、例えば、半導体基板と半導体層との間の、例えば異なる格子定数及び／又は格子構造などの、異なる結晶特性による転位などの、結晶欠陥が形成され得る。そのような機械的なゆがみ及び結晶欠陥は、例えば、（１１１）結晶方位を持つシリコン基板上での窒化ガリウム（ＧａＮ）のエピタキシにおいて起こる。このケースでは、窒化ガリウムは、ａ＝０．３１８９ｎｍ及びｃ＝０．５１８５ｎｍの格子定数のウルツ鉱型構造を持ち、シリコンは、ａ＝０．５４３ｎｍの格子定数を持つ。
【０００３】
これらの機械的なゆがみの形成を抑制することができるようにするために、例えば、半導体基板上に例えば直に堆積されるバッファ層が使用される。結晶欠陥の密度を低減するために、これらのバッファ層は典型的に、１μｍよりも大きい厚さで成長される。例となるバッファ層は、窒化アルミニウム（ＡｌＮ）、ガリウム砒素（ＧａＡｓ）、又は窒化ガリウム（ＧａＮ）によって形成されることができる。
【０００４】
機械的なゆがみの形成を（更に）抑制するために、中間層も堆積され得る。この中間層は、バッファ層に加えて、あるいはバッファ層に代えて、使用されることができる。例となる中間層は、窒化シリコン（ＳｉＮ）、二ホウ化ジルコニウム（ＺｒＢ２）、窒化ホウ素−アルミニウム−ガリウム−インジウム（ＢＡｌＧａＩｎＮ）、又はアルミニウム砒素（ＡｌＡｓ）を含み得る。
【０００５】
図１は、従来技術から知られる半導体基板１０を示している。図１の半導体基板１０は、支持スライス１１と、活性層又は活性基板層１２と、埋込酸化物層１３とで構成されている。この酸化物層１３は、図１では、支持ウエハ１１と活性層１２との間に配置されている。図１に示される半導体基板１０は、所謂シリコン・オン・インシュレータ基板（すなわちＳＯＩ）に相当し、酸化物層１３は二酸化シリコンを含み、支持スライス１１及び活性層はシリコンから形成される。
【０００６】
本発明者が見出したことには、活性層と半導体材料との間の異なる結晶特性は、半導体材料内に機械的なゆがみを生じさせ得るものであり、それが、半導体材料内の例えば転位などの結晶欠陥につながり得る。これらの結晶欠陥の典型的な密度は、おおよそ１０５ｃｍ−２の域にある。このような結晶欠陥密度は、その半導体材料によって少なくとも部分的に形成されるコンポーネントの性能にかなりの影響を及ぼし得る。
【０００７】
本発明者が更に見出したことには、バッファ層の使用は、半導体材料のエピタキシャル法の所要時間の増大につながり得る。何故なら、これらのバッファ層は典型的に、結晶欠陥密度の低減を達成するために、１μｍよりも大きい厚さを必要とするからである。バッファ層の使用は更に、エピタキシャル法のコストの上昇ひいてはコンポーネントのコストの上昇の一因となり得るものである材料使用量の増大につながる。
【発明の概要】
【０００８】
従来技術から出発して、本発明が基礎とする目的は、エピタキシャル法にて使用される代替的な半導体基板を製造可能にすることである。
【０００９】
この問題及びその他の問題は、例えば、独立特許請求項に提示される特徴によって解決され得る。
【００１０】
本発明の例示的な実施形態又は特定の例示実施形態の利点は、例えば、半導体基板がエピタキシャル法で使用されるときに、活性層と半導体材料との間の移行部における、半導体材料の結晶格子に対する活性層の又は活性基板層の結晶格子の少なくとも部分的な適応化による、機械的なゆがみの抑制を含む。故に、例えば、半導体材料内の機械的なゆがみの抑制によって性能が高められた、安定で信頼性ある半導体コンポーネントを製造することができる。機械的なゆがみの抑制のおかげで、さらに、厚いバッファ層を省くことも可能である。結果として、エピタキシャル法の所要時間及び材料使用量を低減することができる。エピタキシャル法の所要時間の短縮及び材料使用量の削減は、エピタキシャル法のコストの低減、ひいては、コンポーネントのコストの低減につながり得る。
【００１１】
特定の例示実施形態において、支持スライス上に中間層が付与され得る。続いて、中間層上に活性層が付与され得る。中間層は、活性層と半導体材料との間の移行部における半導体材料の結晶格子に対する活性層の結晶格子の適応化又は少なくとも部分的な適応化を可能にするため、半導体基板がエピタキシャル法で使用されるときに低下した粘度を持つ材料を含む。この場合、故に、活性層と半導体材料との間の移行部における半導体材料の結晶格子に対する活性層の結晶格子の適応化又は少なくとも部分的な適応化が実現され得るように、材料の粘度が低下する。
【００１２】
特定の例示実施形態において、活性層上に、エピタキシによって、半導体材料を堆積させることができ、中間層の材料は、半導体材料のエピタキシャル温度での中間層が、流動中間層を形成するという効果を有する。故に、流動中間層が、活性層と半導体材料との間の移行部における半導体材料の結晶格子に対する活性層の結晶格子の適応化又は少なくとも部分的な適応化を実現し得る。
【００１３】
独立請求項の主題の更なる有利な構成が、従属項にて規定される。
【図面の簡単な説明】
【００１４】
以下の図を含む図面の助けを借りて、以下、本発明を、本発明の様々な例示実施形態によって説明する。
【図１】従来技術として、支持スライスと、活性層と、埋込酸化物とで構成された半導体基板を示しており、支持スライスと活性層との間に酸化物が配置されている。
【図２】支持スライスと、中間層と、活性層とを含む半導体基板を示している。
【図３】図２の半導体基板と同様であるが、２つの更なる層を含んでいる半導体基板を示しており、これら更なる層のうちの一方は、活性層と中間層との間に配置され、これら更なる層のうちの他方は、中間層と支持スライスとの間に配置されている。
【図４】図３の半導体基板と同様であるが、活性層が化合物半導体層を含んでいる半導体基板を示している。
【図５】図３の半導体基板と同様であるが、活性層が少なくとも１つの間隙又はトレンチを含むように活性層がエッチングされている半導体基板を示している。
【図６】図５の半導体基板と同様であるが、エッチングされた活性層上にエピタキシャル層が堆積されている半導体基板を示している。
【図７】半導体基板を製造する方法のフロー図を示している。
【発明を実施するための形態】
【００１５】
図２は、例えばＩＩＩ−Ｖ族半導体材料などの半導体材料２４（図２では破線にして表されている）のエピタキシャル法にて使用される半導体基板２０の第１の例示実施形態を示している。図２の半導体基板２０は、支持スライス２１と、支持スライス２１上に付与されている中間層２３と、中間層２３上に付与されている活性層２２とを含んでいる。中間層２３は、半導体基板２０がエピタキシャル法で使用されるときに低下した粘度を持つ材料を含んでいる。中間層２３における材料の低下した粘度のおかげで、活性層２２と半導体材料２４との間の移行部２５において、半導体材料２４の結晶格子に対する活性層２２の結晶格子の適応化又は少なくとも部分的な適応化が実現され得る。
【００１６】
中間層２３における材料の粘度は、故に、室温における中間層２３の材料の粘度と比較して、半導体材料のエピタキシャル温度において（際立って）低下される。半導体材料２４のエピタキシャル温度での中間層２３の材料の低下した粘度のおかげで、中間層２３は、流動中間層２３を形成する。流動中間層２３のおかげで、活性層２２と半導体材料２４との間の移行部２５における半導体材料２４の結晶格子に対する活性層２２の結晶格子の適応化が実現され得る。結果として、半導体材料２４内の機械的なゆがみ又は転位密度を低減させることができる。機械的なゆがみ又は転位密度の低減は、例えば半導体材料２４によって形成されるコンポーネントの性能の向上につながり得る。
【００１７】
活性層２２は、半導体スライス又は半導体ウエハ２２ａによって形成されることができる。半導体スライス２２ａは、半導体基板２０の活性層２２を形成するために、ウエハボンディングプロセスによって中間層２３上に付与され得る。半導体スライス２２ａ又は活性層２２は、半導体基板２０がエピタキシャル法で使用されるときに流動中間層２３によって半導体層２４の結晶格子に対する活性層２２の結晶格子の適応化を容易／可能にするために、可能な限り薄い厚さ、例えば、理想的には、たったの数原子層の厚さを有するべきである。半導体スライス２２ａの厚さ、及び故に、活性層２２の厚さは、例えば、研削法及び／又は研磨法によって減少され得る。中間層２３上への半導体スライス２２ａの付与を容易にするため、１μｍ未満の半導体スライス２２ａ又は活性層２２の厚さが供される。例えば、半導体スライス２２ａ又は活性層２２の厚さは、およそ３０ｎｍから１００ｎｍの範囲を有することができる。およそ３０ｎｍから１００ｎｍの半導体スライス２２ａ又は活性層２２の厚さは、例えば、スマートカット法を用いることによって達成され得る。半導体スライス２２ａによる活性層２２の形成のおかげで、活性層２２の材料は、エピタキシャル法の要件に従って選択されることができる。結果として、例えば、活性層２２は、エピタキシャル法に望ましい／適した結晶特性又は結晶格子又は格子定数を持つ単結晶サポート（支持体）として機能することができる。窒化ガリウムのエピタキシでは、例えば、（１１１）結晶方位を持つシリコン半導体スライスによって活性層を形成することができる。他の例示実施形態では、シリコン半導体スライスは、例えば、（１００）又は（１１０）の結晶方位を有していてもよく、あるいは、シリコン半導体スライスに代えて、（１１１）、（１００）、又は（１１０）の結晶方位を持つゲルマニウム半導体スライスを用いて、活性層を形成してもよい。
【００１８】
この例示実施形態において、中間層２３の材料は、例えばドープされた酸化物といった酸化物を含む。他の例示実施形態では、酸化物はアンドープであってもよい。酸化物は、例えば、ボロホスホシリケートガラス（ＢＰＳＧ）を形成するために、ボロン及びリンでドープされたケイ酸塩ガラスとすることができる。リン含有量はおよそ６％から８％までの範囲を有することができるとして、ケイ酸塩ガラスのボロンでのドーピングは、３％から５％までの範囲を有することができる。
【００１９】
他の例示実施形態では、ケイ酸塩ガラスは、ホスホシリケートガラス（リンケイ酸塩ガラス；ＰＳＧ）又はボロシリケートガラス（ホウケイ酸塩ガラス）を形成するために、リン又はボロンでドープされ得る。ケイ酸塩ガラスのリンでのドーピングは、およそ６％から８％までの範囲を有することができる。ケイ酸塩ガラスのボロンでのドーピングは、およそ４％に至るまでの範囲を有することができる。
【００２０】
ボロン及び／又はリンでのケイ酸塩ガラスのドーピングにより、ケイ酸塩ガラスのガラス転移温度を低下させることができる。例えば半導体材料２４のエピタキシ中に、ケイ酸塩ガラスのガラス転移温度を超えると、ケイ酸塩ガラスの粘度が低下する。故に、この場合、室温では固体のケイ酸塩ガラスが流動性又は粘性を持つ。ボロン及び／又はリンでドープされたケイ酸塩ガラスは、およそ７００−９５０℃のガラス転移温度を持つ。例えば、およそ８％のリンでのケイ酸塩ガラスのドーピングは、およそ１２００℃からおよそ９５０℃への、ケイ酸塩ガラスのガラス転移温度の低下をもたらすことができる。およそ８％のリン及び４％のボロンでのケイ酸塩ガラスのドーピングは、およそ１２００℃からおよそ９００℃への、ケイ酸塩ガラスのガラス転移温度の低下をもたらすことができる。更なる一例において、（重量百分率で）８％に至るリン及び６％に至るボロンでのケイ酸塩ガラスのドーピングは、およそ１２００℃からおよそ７００℃への、ケイ酸塩ガラスのガラス転移温度の低下をもたらすことができる。窒化ガリウムのエピタキシャル温度は、例えば、およそ１０００℃から１１５０℃の範囲を有し、故に、ドープされたケイ酸塩ガラスのガラス転移温度よりも高い。
【００２１】
この例示実施形態において、ケイ酸塩ガラスのドーピング濃度は、半導体基板２０の表面に対して実質的に垂直な方向において実質的に一定である。他の例示実施形態では、ケイ酸塩ガラスのドーピング濃度は、半導体基板２０の表面に対して実質的に垂直な方向において変化してもよい。例えば、ケイ酸塩ガラスのドーピング濃度は、中間層２３と活性層との間の境界領域、及び中間層２３と支持スライス２１との間の境界領域において最も低いとし得る。その場合、最も高いドーピング濃度は、例えば、中間層２３の中心に位置するとし得る。
【００２２】
図３は、図２の例示実施形態と同様である更なる一例示実施形態の半導体基板３０を示している。ここでも、半導体スライス又は半導体ウエハ３２ａによって活性層３２を形成することができる。図３において、半導体基板３０は、２つの更なる層３６ａ、３６ｂを含んでおり、これらは、この例示実施形態において、それぞれ、中間層３３の上、下に配置されている。２つの更なる層３６ａ、３６ｂは、更なる酸化物又は熱酸化膜を含む。２つの更なる層３６ａ、３６ｂは、中間層から、活性層３２、半導体層３４、及び／又は支持スライス３１への、原子の拡散に対する拡散バリアとして機能する。更なる層３６ａ、３６ｂはまた、絶縁体層又は非導電体層として機能することができる。この例示実施形態において、更なる層３６ａ、３６ｂは、シリコンの熱酸化によって形成可能な二酸化シリコン（ＳｉＯ２）を含む。他の例示実施形態では、これら更なる層は、例えば、窒素とのシリコンの反応によって形成可能な窒化シリコン（Ｓｉ３Ｎ４）を含み得る。
【００２３】
中間層３３の厚さ及びそれぞれの更なる層３６ａ、３６ｂの厚さは異なるとし得る。例えば、更なる層３６ａ、３６ｂは各々、中間層３３よりも小さい厚さを有する。更なる層３６ａ、３６ｂのこの小さめの厚さにより、半導体層３４の結晶格子に対する活性層３２の結晶格子の適応化へのこれら更なる層３６ａ、３６ｂの影響を抑制することができる。更なる層３６ａ、３６ｂの厚さは、故に、それらが中間層の流動性に実質的に影響しないように選定される。例えば、更なる層３６ａ、３６ｂは各々、およそ１０ｎｍから５００ｎｍの厚さを有することができる。中間層３３の厚さは、例えば、およそ１０ｎｍから５μｍの範囲内にあるとし得る。図３には２つの更なる層が示されているが、理解されることには、他の例示実施形態では、半導体基板は、例えば、更なる層を含んでいなくてもよいし、唯一の更なる層を含んでいてもよい。また、理解されることには、他の例示実施形態でも、それぞれの更なる層の厚さは、１０ｎｍから５００ｎｍの範囲内にあることができ、及び／又は、中間層の厚さは、およそ１０ｎｍから５μｍの範囲内にあることができる。
【００２４】
以上の例示実施形態では、例えばシリコン又はゲルマニウムの半導体スライスなどの元素半導体スライスによって活性層が形成されている。図４は、図３の例示実施形態と同様である更なる一例示実施形態の半導体基板４０を示している。図４では、化合物半導体ウエハ４２ａによって活性層４２が形成されている。例えば、窒化ガリウム（ＧａＮ）、ガリウム砒素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、又はガリウム燐（ＧａＰ）の半導体ウエハ４２ａによって活性層を形成することができる。
【００２５】
図５は、図３及び図４の例示実施形態と同様である更なる一例示実施形態の半導体基板５０を示している。図２、図３、及び図４の例示実施形態では、連続した層によって活性層２２、３２、４２が形成されている。図５の例示実施形態では、ここでも半導体スライス又は半導体ウエハによって形成されている活性層５２が、少なくとも１つの間隙（ギャップ）又はトレンチを含むようにエッチングされている。この間隙又はトレンチを形成するための例示的なエッチング法は、プラズマエッチング又は反応性イオンエッチング（Reactive  Ion  Etching；ＲＩＥ）を含むことができる。
【００２６】
図５には、活性層５２内の２つの間隙又はトレンチ５７ａ、５７ｂが表されている。この例示実施形態では、故に、活性層５２が、３つのアイランド５２ａ、５２ｂ、５２ｃによって形成されている。他の例示実施形態では、例えば、２つ以下のアイランド又は４つ以上のアイランドが形成されてもよく、且つ／或いは、間隙又はトレンチが、上側の更なる層５６ａの中まで更にエッチングされてもよい。それぞれのアイランド５２ａ、５２ｂ、５２ｃ間の距離Ａは、少なくとも１０μｍとすることができる。例えば、それぞれのアイランド５２ａ、５２ｂ、５２ｃ間の距離Ａは、およそ１０μｍから５０μｍまでの範囲を有し得る。
【００２７】
図５に示すアイランド５２ａ、５２ｂ、５２ｃは、後続の半導体材料のエピタキシャル法のための基板アイランドとして機能することができる。基板アイランド５２ａ、５２ｂ、５２ｃ上に半導体材料を堆積させることができることにより、（更なる）機械的応力又はゆがみを抑制することができる。
【００２８】
例えば、基板アイランド上の半導体材料の厚さは、例えばおよそ２−５０μｍなど、数マイクロメートルとし得る。アイランド５２ａ、５２ｂ、５２ｃのサイズ又は横方向の広がりは、アイランド５２ａ、５２ｂ、５２ｃ上に形成され得るコンポーネントのサイズ又は横方向の広がりに実質的に一致する。他の例示実施形態では、コンポーネントよりもアイランドが（幾分）大きい横方向の広がりを持つようにアイランドが形成される。
【００２９】
図５に示す例示実施形態におけるアイランド５２ａ、５２ｂ、５２ｃは、上側の更なる層５６ａ上に配置されている。更なる層５６ａは、絶縁体層又は非導電体層として機能することができ、故に、アイランド５２ａ、５２ｂ、５２ｃ、又はその上に形成されるコンポーネントを互いに電気絶縁することができる。他の例示実施形態では、半導体基板は、下側の更なる層のみを含む又は更なる層を含まないとすることができ、その場合、中間層上にアイランドが配置され得る。
【００３０】
図６は、図５の例示実施形態と同様である更なる一例示実施形態の半導体基板６０を示している。図６においては、アイランド６２ａ、６２ｂ、６２ｃ上に半導体材料６４が堆積されている。半導体材料６４は、例えば、有機金属気相エピタキシ（ＭＯＶＰＥ）、有機金属化学気相成長（ＭＯＣＶＤ）、又は分子線エピタキシ（ＭＢＥ）などのエピタキシャル法によって、活性層６２内のアイランド６２ａ、６２ｂ、６２ｃ上に選択的に堆積されている。半導体材料６４は、その後、少なくとも１つのコンポーネント又はその一部を形成するために更に処理されることができる。
【００３１】
図７は、半導体材料のエピタキシャル法にて使用される半導体基板を製造する例示的な一方法のフロー図を示している。図７に示す方法によって製造されることができる半導体基板は、図２−図６に示した半導体基板の特徴のうちの１つ以上を含むことができる。
【００３２】
この方法の第１ステップ（１００５）にて、支持スライスが挿入／供給される。その後、ステップ（１０１０）にて、支持スライス上に中間層が付与される。例えば、中間層は、化学気相成長法（すなわちＣＶＤ）によって、支持スライス上に堆積され得る。この中間層は、上述の例示実施形態にて説明した中間層と同様又は同じであり、故に、上述の例示実施形態にて説明した中間層の少なくとも１つの特徴を有することができる。ステップ（１０１５）にて、中間層上に活性層が付与される。活性層は、半導体スライス又は半導体ウエハによって形成されることができる。半導体スライスは、例えば、ウエハボンディングプロセスによって、中間層上に付与され得る。このプロセスは、半導体スライスの厚さを減少させるための半導体スライスの研削及び／又は研磨を含み得る。活性層の厚さは、１μｍ未満とし得る。例えば、活性層の厚さは、およそ３０ｎｍから１００ｎｍの範囲を有することができる。
【００３３】
一部の例示実施形態において、この方法は、活性層が少なくとも１つの間隙又はトレンチを備えるように、活性層をエッチングするステップ（１０２０）を含み得る。このような例示実施形態では、活性層が少なくとも２つのアイランドによって形成される。その後、これらのアイランド上に、例えばエピタキシャル法によって、半導体材料が堆積され得る。
【００３４】
そして、ステップ（１０２５）にて、例えば、有機金属気相エピタキシ（ＭＯＶＰＥ）、有機金属化学気相成長（ＭＯＣＶＤ）、又は分子線エピタキシ（ＭＢＥ）などのエピタキシャル法によって、活性層上に半導体材料が堆積され得る。上述の例示実施形態にて説明したように、中間層は、当該中間層が、半導体材料のエピタキシャル温度において、低下した粘度を有し、それにより、流動中間層を形成する、という効果を持つ材料を含む。
【００３５】
図７はエッチングのステップを示しているが、本開示は、以下のように理解されるべきであり、すなわち、他の例示実施形態では、このステップは存在せず、連続した活性層上に半導体材料が堆積され得る、というように理解されるべきである。
【００３６】
一部の例示実施形態において、この方法は更に、中間層の付与の前及び／又は中間層の付与の後に、更なる層を付与するステップを含むことができる。更なる層は、更なる酸化物又は熱酸化膜を含み得る。例えば、更なる層は、シリコンの熱酸化や化学気相成長法（ＣＶＤ）によって形成され得る二酸化シリコン（ＳｉＯ２）によって形成され得る。他の例示実施形態では、更なる層は、例えば、窒素とのシリコンの反応によって形成され得る窒化シリコン（Ｓｉ３Ｎ４）を含み得る。
【００３７】
更なる層は、中間層から半導体層内及び／又は支持スライス内への原子の拡散に対する拡散バリアとして機能することができる。
【００３８】
以上の例示実施形態にて説明した支持スライスは、例えば、シリコン、サファイア、ゲルマニウム、又はゲルマニウム砒素の、支持スライス又は基板とし得る。
【００３９】
一部の例示実施形態において、支持スライスは、シリコン支持スライス又はシリコン基板を含み、活性層は、シリコン半導体スライスによって形成される。このような例示実施形態では、半導体基板はシリコン・オン・インシュレータ基板（すなわちＳＯＩ）に相当する。
【００４０】
以上の例示実施形態にて説明した半導体材料は、例えば、ＩＩＩ−Ｖ族半導体材料を含み得る。例えば、半導体材料は、窒化ガリウム、ガリウム砒素、窒化アルミニウム、ガリウム燐、又はインジウム燐とし得る。
【００４１】
以上の例示実施形態にて説明した半導体材料は、活性層の材料又は半導体材料とは異なる材料又は半導体材料を含み得る（ヘテロエピタキシ）。
【００４２】
理解されることには、以上の例示実施形態において、用語“活性層”は、用語“活性基板層”を含み得る。
【００４３】
以上の例示実施形態を参照して本発明を説明したが、理解されることには、これらの例示実施形態は発明を例示する役割を果たすものであり、請求項はこれらの例示実施形態に限定されるものではない。当業者は、添付の請求項の保護範囲内にあると見なすことができる変更及び改変を行うことができる。本出願にて開示又は図示された特徴の各々が、単独で、または本出願にて開示又は図示された別の特徴と組み合わせて、本発明に組み込まれ得る。
【符号の説明】
【００４４】
１０    従来技術に従った半導体基板
１１    半導体基板１０の支持スライス
１２    半導体基板１０の活性層
１３    半導体基板１０の酸化物層
２０    第１の例示実施形態に従った半導体基板
２１    半導体基板２０の支持スライス
２２    半導体基板２０の活性層
２２ａ    活性層２２を形成するための半導体スライス又は半導体ウエハ
２３    半導体基板２０の中間層
２４    半導体材料
２５    半導体基板２０の活性層２２と半導体材料２４との間の移行部
３０    第２の例示実施形態に従った半導体基板
３１    半導体基板３０の支持スライス
３２    半導体基板３０の活性層
３２ａ    活性層３２を形成するための半導体スライス又は半導体ウエハ
３３    半導体基板３０の中間層
３４    半導体材料
３６ａ    半導体基板３０の第１の更なる層
３６ｂ    半導体基板３０の第２の更なる層
４０    第３の例示実施形態に従った半導体基板
４１    半導体基板４０の支持スライス
４２    半導体基板４０の活性層
４２ａ    活性層４２を形成するための化合物半導体スライス
４３    半導体基板４０の中間層
４６ａ    半導体基板４０の第１の更なる層
４６ｂ    半導体基板４０の第２の更なる層
５０    第４の例示実施形態に従った半導体基板
５１    半導体基板５０の支持スライス
５２    半導体基板５０の活性層
５２ａ、５２ｂ、５２ｃ    活性層５２内のアイランド
Ａ    アイランド５２ａ、５２ｂ、５２ｃ間の距離
５３    半導体基板５０の中間層
５６ａ    半導体基板５０の第１の更なる層
５６ｂ    半導体基板５０の第２の更なる層
５７ａ    活性層５２内の第１の間隙又はトレンチ
５７ｂ    活性層５２内の第２の間隙又はトレンチ
６０    第５の例示実施形態に従った半導体基板
６１    半導体基板６０の支持スライス
６２    半導体基板６０の活性層
６２ａ、６２ｂ、６２ｃ    活性層６２内のアイランド
６３    半導体基板６０の中間層
６４    半導体材料
６６ａ    半導体基板６０の第１の更なる層
６６ｂ    半導体基板６０の第２の更なる層
１００５、１０１０、１０１５、１０２０、１０２５    少なくとも１つの例示実施形態に従った半導体基板を製造する方法のステップ
【図１】
2018137431.tif 000003
【図２】
2018137431.tif 000004
【図３】
2018137431.tif 000005
【図４】
2018137431.tif 000006
【図５】
2018137431.tif 000007
【図６】
2018137431.tif 000008
【図７】
2018137431.tif 000009
【外国語明細書】
2018137431000001.pdf