(57)【要約】      （修正有）【課題】増幅回路の起動時間の短縮に適した高周波モジュールを提供すること。【解決手段】高周波モジュール１０は、第１の制御電圧が印加されると停止し、第１の制御電圧より高い第２の制御電圧が印加されると作動する複数の増幅器４１〜４３と、第１の情報と、第１の情報に後続する第２の情報とを含むシリアルデータＳＤＡＴＡを受信し、第１の情報が複数の増幅器４１〜４３を指定する情報であれば、複数の増幅器４１〜４３に第１の制御電圧より高い第３の制御電圧を印加し、その後、第２の情報が複数の増幅器４１〜４３の各々の停止または作動を指示する情報であれば、停止を指示された増幅器に第１の制御電圧を印加し、作動を指示された増幅器に第２の制御電圧を印加する制御部４７と、を備える。【選択図】図１
2018137522.tif 000002
【特許請求の範囲】
【請求項１】
第１の制御電圧が印加されると停止し、前記第１の制御電圧より高い第２の制御電圧が印加されると作動する複数の増幅器と、
第１の情報と、前記第１の情報に後続する第２の情報とを含むシリアルデータを受信し、前記第１の情報が前記複数の増幅器を指定する情報であれば、前記複数の増幅器に前記第１の制御電圧より高い第３の制御電圧を印加し、その後、前記第２の情報が前記複数の増幅器の各々の停止または作動を指示する情報であれば、停止を指示された増幅器に前記第１の制御電圧を印加し、作動を指示された増幅器に前記第２の制御電圧を印加する制御部と、
を備える高周波モジュール。
【請求項２】
前記制御部は、前記第３の制御電圧の印加後、前記第２の情報が前記複数の増幅器の各々の停止または作動を指示する情報でなければ、前記複数の増幅器の各々に、前記第３の制御電圧の印加前に印加していた制御電圧と同じ制御電圧を印加する、
請求項１に記載の高周波モジュール。
【請求項３】
前記第３の電圧は、前記増幅器が作動しない上限電圧である、
請求項１または２に記載の高周波モジュール。
【請求項４】
前記制御部は、前記複数の増幅器に前記第３の制御電圧を印加するとき、作動中の増幅器には前記第２の制御電圧を印加し続ける、
請求項１から３のいずれか１項に記載の高周波モジュール。
【請求項５】
前記高周波モジュールは、複数の低雑音増幅回路ブロックを有し、
前記シリアルデータは、前記第１の情報で前記複数の低雑音増幅回路ブロックを指定する、
請求項１から４のいずれか１項に記載の高周波モジュール。
【請求項６】
請求項１から５のいずれか１項に記載の高周波モジュールと、
前記高周波モジュールへ前記シリアルデータを送信するとともに、前記高周波モジュールへ高周波送信信号を送信し、前記高周波モジュールから高周波受信信号を受信するＲＦ信号処理回路と、
を備える通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高周波モジュールおよび通信装置に関する。
【背景技術】
【０００２】
従来、無線端末装置などの各種の通信装置において、高周波信号を増幅する高周波モジュールが用いられている。例えば、周波数バンドごとに増幅回路を設けたマルチバンドの高周波モジュールに代表されるように、複数の増幅回路を有し、実際に送受信動作を行う増幅回路のみを作動させる高周波モジュールもある。
【０００３】
個々の増幅回路を適時のみ作動させる高周波モジュールでは、増幅回路の起動時間（つまり、停止状態から作動状態への遷移時間）が短いことが望まれる。増幅回路の起動時間を短縮するために、増幅素子へのバイアス電圧の供給経路にスイッチを設け、増幅回路の起動時に当該スイッチを切り替えて、バイアス電圧の供給経路の抵抗値を一時的に低下させる技術がある（特許文献１）。特許文献１の増幅回路によれば、バイアス電圧のプリチャージが高速化されることで、増幅回路の起動時間が短縮される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１８３４７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の増幅回路によれば、増幅素子へのバイアス電圧の供給経路にスイッチを設けることから、当該スイッチがノイズの発生源となり、小型化の点でも不利である。
【０００６】
一般的に、高周波モジュールの動作は、シリアルデータで制御される。シリアルデータを用いて、高周波モジュールに含まれる増幅回路の停止および作動を制御する場合、シリアルデータの伝送時間が、増幅回路の起動の遅延要因として加わる。
【０００７】
そこで、本発明は、増幅回路の起動時間の短縮に適した高周波モジュールおよび当該高周波モジュールを用いた通信装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の一態様に係る高周波モジュールは、第１の制御電圧が印加されると停止し、前記第１の制御電圧より高い第２の制御電圧が印加されると作動する複数の増幅器と、第１の情報と、前記第１の情報に後続する第２の情報とを含むシリアルデータを受信し、前記第１の情報が前記複数の増幅器を指定する情報であれば、前記複数の増幅器に前記第１の制御電圧より高い第３の制御電圧を印加し、その後、前記第２の情報が前記複数の増幅器の各々の停止または作動を指示する情報であれば、停止を指示された増幅器に前記第１の制御電圧を印加し、作動を指示された増幅器に前記第２の制御電圧を印加する制御部と、を備える。
【０００９】
この構成によれば、第１の情報によって複数の増幅器が指定された時点で、その後に、第２の情報によって個々の増幅器の停止または作動を指示されるか否かにかかわらず、制御電圧を第１の電圧より高い第３の電圧とすることができる。そのため、増幅器を実際に作動させることになった場合、制御電圧を第３の電圧から第２の電圧へ上昇させればよく、制御電圧を第１の電圧から第２の電圧へ全幅で上昇させる場合と比べて、増幅器の起動時間が短縮される。
【００１０】
また、前記制御部は、前記第３の制御電圧の印加後、前記第２の情報が前記複数の増幅器の各々の停止または作動を指示する情報でなければ、前記複数の増幅器の各々に、前記第３の制御電圧の印加前に印加していた制御電圧と同じ制御電圧を印加してもよい。
【００１１】
この構成によれば、第２の情報によって個々の増幅器の停止または作動を指示されなかった場合に、各増幅器を元の停止または作動の状態に戻すことができる。
【００１２】
また、前記第３の電圧は、前記増幅器が作動しない上限電圧であってもよい。
【００１３】
この構成によれば、作動すべきでない増幅器が第３の電圧によって作動してしまう誤動作を回避できる。
【００１４】
また、前記制御部は、前記複数の増幅器に前記第３の制御電圧を印加するとき、作動中の増幅器には前記第２の制御電圧を印加し続けてもよい。
【００１５】
この構成によれば、作動し続けるべき増幅器の制御電圧が第２の電圧から第３の電圧に低下して動作が不安定になることを回避できる。
【００１６】
また、前記高周波モジュールは、複数の低雑音増幅回路ブロックを有し、前記シリアルデータは、第１の情報で前記複数の低雑音増幅回路ブロックを指定してもよい。
【００１７】
この構成によれば、高周波モジュールの複数の低雑音増幅回路ブロックの動作をシリアルデータで制御する場合に、低雑音増幅回路ブロックにおける増幅回路の起動時間を短縮できる。
【００１８】
また、本発明の一態様に係る通信装置は、前記高周波モジュールと、前記高周波モジュールへ前記シリアルデータを送信するとともに、前記高周波モジュールへ高周波送信信号を送信し、前記高周波モジュールから高周波受信信号を受信するＲＦ信号処理回路と、を備える。
【００１９】
この構成によれば、増幅回路の起動時間が短いという高周波モジュールの特徴を活かし、例えば、周波数バンドの高速な切り替えが可能なマルチバンド通信装置が得られる。
【発明の効果】
【００２０】
本発明に係る高周波モジュールおよび通信装置によれば、増幅回路の起動時間の短縮に適した高周波モジュールおよび当該高周波モジュールを用いた通信装置が得られる。
【図面の簡単な説明】
【００２１】
【図１】実施の形態に係る高周波モジュールを含む通信装置の機能的な構成の一例を示すブロック図である。
【図２】実施の形態に係るシリアルデータのフォーマットの一例を示す図である。
【図３】実施の形態に係るＬＮＡ回路の機能的な構成の一例を示すブロック図である。
【図４】実施の形態に係るＬＮＡ回路の動作例を示すタイミングチャートである。
【図５】変形例に係る高周波モジュールを含む通信装置の機能的な構成の一例を示すブロック図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさまたは大きさの比は、必ずしも厳密ではない。
【００２３】
（実施の形態）
実施の形態に係る高周波モジュールおよび当該高周波モジュールをフロントエンド回路に用いた通信装置について説明する。以下では、まず、通信装置の概要を説明し、その後、高周波モジュールの詳細について説明する。
【００２４】
図１は、実施の形態に係る通信装置の機能的な構成の一例を示すブロック図である。
【００２５】
図１に示されるように、通信装置１は、フロントエンド回路１０、ＲＦ信号処理回路２０、およびベースバンド信号処理回路３０を備える。フロントエンド回路１０は、低雑音増幅（ＬＮＡ）回路４０、電力増幅（ＰＡ）回路５０、スイッチ（ＳＷ）回路６０、およびデュプレクサ７０を有する高周波（ＲＦ）モジュールで構成される。
【００２６】
フロントエンド回路１０は、ＲＦ信号処理回路２０で生成された送信ＲＦ信号をＰＡ回路５０により増幅し、ＳＷ回路６０およびデュプレクサ７０を介してアンテナ８０へ供給する。また、アンテナ８０で受信された受信ＲＦ信号を、デュプレクサ７０およびＳＷ回路６０を介してＬＮＡ回路４０により増幅し、ＲＦ信号処理回路２０へ供給する。
【００２７】
ＲＦ信号処理回路２０は、ベースバンド信号処理回路３０で生成された送信信号を送信ＲＦ信号に変換し、フロントエンド回路１０へ供給する。当該変換は、信号の変調およびアップコンバートを含んでもよい。また、フロントエンド回路１０から受信した受信ＲＦ信号を受信信号に変換し、ベースバンド信号処理回路３０へ供給する。当該変換は、信号の復調およびダウンコンバートを含んでもよい。ＲＦ信号処理回路２０は、高周波集積回路（ＲＦＩＣ）チップで構成されてもよい。
【００２８】
ベースバンド信号処理回路３０は、応用装置／応用ソフトウェアで生成された送信データを送信信号に変換し、ＲＦ信号処理回路２０へ供給する。当該変換は、データの圧縮、多重化、誤り訂正符号の付加を含んでもよい。また、ＲＦ信号処理回路２０から受信した受信信号を受信データに変換し、応用装置／応用ソフトウェアへ供給する。当該変換は、データの伸長、多重分離、誤り訂正を含んでもよい。ベースバンド信号処理回路３０は、ベースバンド集積回路（ＢＢＩＣ）チップで構成されてもよい。
【００２９】
応用装置／応用ソフトウェアは、送信データおよび受信データを用いて、音声通話や画像表示などの応用動作を行う。
【００３０】
次に、フロントエンド回路１０を構成するＲＦモジュールについて説明する。以下では便宜のため、ＲＦモジュールを、フロントエンド回路１０と特に区別せず、同一の符号で参照する。
【００３１】
ＲＦモジュール１０は、複数の周波数バンドの高周波信号を処理する複合部品であり、単一の基板に形成された複数の回路ブロックで構成される。複数の回路ブロックには、例えば、ＬＮＡ回路４０、ＰＡ回路５０、ＳＷ回路６０、およびデュプレクサ７０が含まれてもよい。
【００３２】
ＬＮＡ回路４０は、低雑音増幅器（ＬＮＡ）４１〜４３、フィルタ４４〜４６、およびＬＮＡ制御部４７を有する。
【００３３】
ＬＮＡ４１〜４３およびフィルタ４４〜４６は、異なる周波数バンドに対応する複数の信号経路に設けられる。ＬＮＡ４１〜４３のうち、受信動作中の周波数バンドの信号経路に設けられたＬＮＡが作動し、他のＬＮＡは停止する。ＬＮＡ４１〜４３の停止および作動は、ＬＮＡ制御部４７によって制御される。ＬＮＡの停止状態は、ディセーブル状態、または省電力モードと呼ばれることがある。
【００３４】
ＰＡ回路５０は、電力増幅器（ＰＡ）５１〜５３、フィルタ５４〜５６、およびＰＡ制御部５７を有する。
【００３５】
ＰＡ５１〜５３およびフィルタ５４〜５６は、異なる周波数バンドに対応する信号経路に設けられる。ＰＡ５１〜５３のうち、送信動作中の周波数バンドの信号経路に設けられたＰＡが作動し、他のＰＡは停止する。ＰＡ５１〜５３の停止および作動は、ＰＡ制御部５７によって制御される。ＰＡの停止状態は、ディセーブル状態、または省電力モードと呼ばれることがある。
【００３６】
ＳＷ回路６０は、スイッチ（ＳＷ）６１、６２およびＳＷ制御部６３を有する。
【００３７】
ＳＷ６１は、ＬＮＡ回路４０において受信動作中の周波数バンドの信号経路をデュプレクサ７０に接続する。ＳＷ６２は、ＰＡ回路５０において送信動作中の周波数バンドの信号経路をデュプレクサ７０に接続する。ＳＷ６１、６２の接続の切り替えは、ＳＷ制御部６３によって制御される。
【００３８】
どの周波数バンドで送信動作および受信動作を行うかは、ＲＦ信号処理回路２０によって管理される。
【００３９】
ＲＦ信号処理回路２０は、送信動作および受信動作を行う周波数バンドに応じて、ＬＮＡ回路４０、ＰＡ回路５０に対してＬＮＡ４１〜４３、ＰＡ５１〜５３の停止または作動を指示し、ＳＷ回路６０に対してＳＷ６１、６２における接続を指示する。
【００４０】
当該指示は、シリアルデータを用いて行われてもよい。その場合、ＲＦ信号処理回路２０は、ＬＮＡ４１〜４３、ＰＡ５１〜５３の停止または作動、およびＳＷ６１、６２における接続を指示するシリアルデータを、信号線ＢＬへ送出する。ＬＮＡ回路４０、ＰＡ回路５０、およびＳＷ回路６０は、信号線ＢＬから当該シリアルデータを取得して、ＬＮＡ４１〜４３、ＰＡ５１〜５３の停止または作動、およびＳＷ６１、６２の接続を切り替える。
【００４１】
以下では、シリアルデータによる回路ブロックの制御、特には、増幅器の起動時間の短縮について、ＬＮＡ回路４０の例で説明する。
【００４２】
図２は、シリアルデータのフォーマットの一例を示す図である。図２のシリアルデータは、クロックＳＣＬＫとシリアルデータＳＤＡＴＡとで構成される。シリアルデータＳＤＡＴＡは、スタートビットＳに続いて、スレーブアドレスＳＡ３〜ＳＡ０、レジスタライトコマンドを表すビット列０ｂ０１０、レジスタアドレスＲＡ４〜ＲＡ０、およびデータＤ７〜Ｄ０を含む。
【００４３】
スレーブアドレスＳＡ３〜ＳＡ０は、回路ブロック（例えば、ＬＮＡ回路４０）を指定する。レジスタアドレスＲＡ４〜ＲＡ０は、データが書き込まれるレジスタ（例えば、ＬＮＡ制御部４７に設けられパワーモードを記録するレジスタ、詳細は後述）を指定する。データＤ７〜Ｄ０は、レジスタに書き込まれるデータ（例えば、ＬＮＡ４１〜４３の停止または作動を指示するデータ）を表す。
【００４４】
ここで、スレーブアドレスＳＡ３〜ＳＡ０が、第１の情報の一例である。また、レジスタライトコマンドを表すビット列０ｂ０１０、レジスタアドレスＲＡ４〜ＲＡ０、およびデータＤ７〜Ｄ０が、第１の情報に後続する第２の情報の一例である。
【００４５】
図３は、ＬＮＡ回路４０の機能的な構成の一例を示すブロック図であり、ＬＮＡ制御部４７の詳細が示されている。図３に示されるように、ＬＮＡ制御部４７は、レシーバ４７１、レジスタ部４７２、比較器４７５、タイミング生成器４７６、および電圧生成器４７７を有する。
【００４６】
レシーバ４７１は、信号線ＢＬからクロックＳＣＬＫに同期してシリアルデータＳＤＡＴＡを受信し、受信したシリアルデータＳＤＡＴＡのレジスタ部４７２への書き込みを制御する。具体的に、シリアルデータＳＤＡＴＡの終了時に、シリアルデータＳＤＡＴＡに含まれていたレジスタアドレスＲＡ４〜ＲＡ０とデータＤ７〜Ｄ０とをレジスタ部４７２へ供給しながら、ライトイネーブル信号ＷＥを出力する。また、シリアルデータＳＤＡＴＡに含まれるスレーブアドレスＳＡ３〜ＳＡ０を、シリアルデータの後続部分を受信する前に、出力する。
【００４７】
レジスタ部４７２は、レジスタアドレスＲＡ４〜ＲＡ０で指定される複数のレジスタを有する。複数のレジスタには、ＵＳＩＤ（ユニークスレーブＩＤ）レジスタ４７３およびＰＭ（パワーモード）レジスタ４７４が含まれる。
【００４８】
ＵＳＩＤレジスタ４７３は、ＬＮＡ回路４０を指定するための固有のスレーブアドレス値ＵＳＩＤを、あらかじめ保持している。
【００４９】
ＰＭレジスタ４７４は、ＬＮＡ４１〜４３の停止または作動を指示するパワーモードデータＰＭを保持している。パワーモードデータＰＭの各ビットは、１つのＬＮＡに対応し、対応するＬＮＡの停止または作動を指示する。例えば、パワーモードデータＰＭのビットＰＭ７、ＰＭ１、ＰＭ０のビット値０または１が、ＬＮＡ４１、４２、４３の停止または作動をそれぞれ指示してもよい。
【００５０】
ＰＭレジスタ４７４には、ＬＮＡ回路４０のスレーブアドレスＳＡ３〜ＳＡ０とＰＭレジスタ４７４のレジスタアドレスＲＡ４〜ＲＡ０とを持つレジスタライトコマンド中のデータＤ７〜Ｄ０が、パワーモードデータＰＭとして書き込まれる。
【００５１】
比較器４７５は、レシーバ４７１から出力されたスレーブアドレスＳＡ３〜ＳＡ０と、ＵＳＩＤレジスタ４７３に保持されているＵＳＩＤとを比較して、一致した場合に一致信号Ｍａｔｃｈを出力する。
【００５２】
タイミング生成器４７６は、一致信号Ｍａｔｃｈの出力からシリアルデータＳＤＡＴＡの終了までの期間、プリ駆動信号ＰｒｅＤｒｉｖｅを出力する。タイミング生成器４７６は、例えば、一致信号Ｍａｔｃｈの出力後、クロックＳＣＬＫをシリアルデータＳＤＡＴＡの終了までカウントすることにより、プリ駆動信号ＰｒｅＤｒｉｖｅを出力してもよい。
【００５３】
電圧生成器４７７は、パワーモードデータＰＭおよびプリ駆動信号ＰｒｅＤｒｉｖｅに応じて、ＬＮＡごとの停止または作動を制御する可変の制御電圧Ｖ７〜Ｖ０を生成し、ＬＮＡ４１〜４３へ印加する。例えば、制御電圧Ｖ７、Ｖ１、Ｖ０が、ＬＮＡ４１、４２、４３の停止および作動をそれぞれ制御してもよい。
【００５４】
制御電圧Ｖ７〜０は、一例として、対応するＬＮＡ４１〜４３を構成するトランジスタ素子の動作点を決めるバイアス電圧であり、ＬＮＡ４１〜４３は、バイアス電圧に重畳された高周波信号をトランジスタ素子で増幅するように構成される。そのような構成にあっては、ＬＮＡ４１〜４３は、トランジスタ素子のしきい値電圧以下の制御電圧が印加されると増幅動作を停止し、当該しきい値電圧より高い制御電圧が印加されると作動する。
【００５５】
なお、制御電圧Ｖ７〜０は、トランジスタ素子へのバイアス電圧には限られず、ＬＮＡ４１〜４３へ供給する電源電圧そのものであってもよい。
【００５６】
図４は、上述のように構成されるＬＮＡ回路４０の動作例を示すタイミングチャートである。図４では、シリアルデータＳＤＡＴＡにしたがって、ＬＮＡ４３が停止しＬＮＡ４２が起動する例を示している。
【００５７】
図４において、電圧Ｖｄｉｓは、ＬＮＡを停止させる制御電圧であり、パワーモードデータＰＭによって対応するＬＮＡの停止が指示され、かつプリ駆動信号ＰｒｅＤｒｉｖｅが出力されていないときに出力される。
【００５８】
電圧Ｖｅｎａは、ＬＮＡを作動させる制御電圧であり、パワーモードデータＰＭによって作動を指示されているＬＮＡに対して出力される。
【００５９】
電圧Ｖｐｒｅは、ＬＮＡの起動を高速化するために新規に設けた制御電圧であり、パワーモードデータＰＭによって停止を指示されているＬＮＡに対し、プリ駆動信号ＰｒｅＤｒｉｖｅが出力されている間のみ出力される。電圧Ｖｐｒｅは、電圧Ｖｄｉｓより高い電圧であり、ＬＮＡが作動しない上限電圧（例えば、ＬＮＡを構成するトランジスタのしきい値電圧）であってもよい。
【００６０】
ここで、電圧Ｖｄｉｓ、電圧Ｖｅｎａ、および電圧Ｖｐｒｅが、それぞれ第１の電圧、第２の電圧、および第３の電圧の一例である。
【００６１】
時刻Ｔ０において、シリアルデータＳＤＡＴＡの受信が開始される。このとき、ＰＭレジスタ４７４には、ＬＮＡ４１、４２の停止およびＬＮＡ４３の作動を指示する値のパワーモードデータＰＭが保持されている。電圧生成器４７７は、当該パワーモードデータＰＭにしたがって、制御電圧Ｖ０として電圧Ｖｅｎａを生成し、制御電圧Ｖ１、Ｖ７として電圧Ｖｄｉｓを生成している。
【００６２】
時刻Ｔ１において、シリアルデータＳＤＡＴＡのうちスレーブアドレスＳＡ３〜ＳＡ０部分の受信が完了する。比較器４７５は、受信されたスレーブアドレスＳＡ３〜ＳＡ０と、ＵＳＩＤレジスタ４７３に保持されているＵＳＩＤとが一致することにより、一致信号Ｍａｔｃｈを出力し、タイミング生成器４７６はプリ駆動信号ＰｒｅＤｒｉｖｅの出力を開始する。
【００６３】
電圧生成器４７７は、プリ駆動信号ＰｒｅＤｒｉｖｅが出力されると、パワーモードデータＰＭにしたがって、停止中のＬＮＡ４２、４１に対する制御電圧Ｖ１、Ｖ７として電圧Ｖｐｒｅを生成する。制御電圧Ｖ１、Ｖ７は、実際には、電圧Ｖｄｉｓから電圧Ｖｐｒｅへ、信号線やＬＮＡ４１、４２が有する容量成分（トランジスタ素子のゲート容量）などに応じて決まる時定数で上昇する（太実線）。他方、電圧生成器４７７は、作動中のＬＮＡ４３に対する制御電圧Ｖ０として、電圧Ｖｅｎａを生成し続ける（点線）。
【００６４】
時刻Ｔ２において、シリアルデータＳＤＡＴＡの受信が完了する。レシーバ４７１は、ライトイネーブル信号ＷＥを出力し、パワーモードデータＰＭは、ＬＮＡ４１、４３の停止およびＬＮＡ４２の作動を指示する値に更新されるものとする。タイミング生成器４７６は、プリ駆動信号ＰｒｅＤｒｉｖｅを停止する。
【００６５】
電圧生成器４７７は、プリ駆動信号ＰｒｅＤｒｉｖｅが停止されると、更新後のパワーモードデータＰＭにしたがって、制御電圧Ｖ０、Ｖ７として電圧Ｖｄｉｓを生成し、制御電圧Ｖ１として電圧Ｖｅｎａを生成する。
【００６６】
制御電圧Ｖ０は電圧Ｖｅｎａから電圧Ｖｄｉｓへ下降し、ＬＮＡ４３は停止状態となる（点線）。制御電圧Ｖ１は電圧Ｖｐｒｅから電圧Ｖｅｎａへ上昇し、ＬＮＡ４２は、時刻Ｔ３までに、安定的な作動状態となる（太実線）。制御電圧Ｖ７は、電圧Ｖｐｒｅから電圧Ｖｄｉｓへ下降し、ＬＮＡ４１は起動されることなく停止状態へ戻る（太破線）。
【００６７】
図４には、比較のため、電圧Ｖｐｒｅを用いない場合の制御電圧Ｖ１を示している（細線）。比較例の制御電圧Ｖ１は、時刻Ｔ２以降で、電圧Ｖｄｉｓから電圧Ｖｅｎａへ全幅で上昇する必要があるため、比較例の制御電圧Ｖ１によれば、ＬＮＡ４２が安定的な作動状態となる時刻Ｔ４は、時刻Ｔ３より遅くなる。
【００６８】
この比較から、制御電圧Ｖ１に電圧Ｖｐｒｅを設けることによって、ＬＮＡ４２の起動時間を短縮できることが分かる。なお、電圧Ｖｐｒｅを設けることによってＬＮＡの起動時間を短縮する効果は、制御電圧Ｖ１には限られず、制御電圧Ｖ７〜Ｖ０のいずれにおいても同様に得られる。
【００６９】
以上説明したＲＦモジュール１０によれば、スレーブアドレスＳＡ３〜ＳＡ０によってＬＮＡ回路４０が指定された時点で、ＬＮＡ４１〜４３のうち停止中のＬＮＡに対する制御電圧を、電圧Ｖｄｉｓより高い電圧Ｖｐｒｅとする。そのため、ＬＮＡを実際に作動させることになった場合、制御電圧を電圧Ｖｐｒｅから電圧Ｖｅｎａへ上昇させればよい。その結果、制御電圧を電圧Ｖｄｉｓから電圧Ｖｅｎａへ全幅で上昇させる場合と比べて、ＬＮＡの起動時間が短縮される。
【００７０】
なお、シリアルデータＳＤＡＴＡがレジスタライトコマンドでなかった場合や、レジスタアドレスＲＡ４〜ＲＡ０によって、ＰＭレジスタ４７４以外のレジスタが指定された場合は、パワーモードデータＰＭは更新されない。この場合、停止中のＬＮＡに対する制御電圧は、プリ駆動信号ＰｒｅＤｒｉｖｅに応じていったん電圧Ｖｐｒｅへ上昇するが、プリ駆動信号ＰｒｅＤｒｉｖｅの停止後、再び、元の電圧Ｖｄｉｓに下降する。
【００７１】
このような動作に対し、電圧Ｖｐｒｅを、ＬＮＡが作動しない上限電圧（例えば、ＬＮＡを構成するトランジスタのしきい値電圧）とすることで、停止中のＬＮＡが電圧Ｖｐｒｅの印加によって起動してしまう誤動作を回避できる。
【００７２】
また、作動中のＬＮＡについては、プリ駆動信号ＰｒｅＤｒｉｖｅの出力中も電圧Ｖｅｎａの制御電圧を印加し続けている。これにより、作動し続けるべきＬＮＡの制御電圧が電圧Ｖｅｎａから電圧Ｖｄｉｓに低下して動作が不安定になることを回避できる。
【００７３】
以上、本発明の実施の形態に係るＲＦモジュールおよび通信装置について説明したが、本発明は、個々の実施の形態には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の一つまたは複数の態様の範囲内に含まれてもよい。
【００７４】
例えば、上記では、ＬＮＡ回路４０の例を用いてＬＮＡ４１〜４３の起動時間の短縮について説明したが、同様の考え方は、ＰＡ回路５０にも適用できる。すなわち、ＬＮＡ制御部４７と同様の考え方でＰＡ制御部５７を構成することにより、ＰＡ５１〜５３起動時間を短縮することもできる。
【００７５】
また、上記では、フロントエンド回路が１つのＲＦモジュール１０で構成される通信装置１の例について説明したが、フロントエンド回路が単一のＲＦモジュールで構成されるとは限られない。
【００７６】
図５は、変形例に係る通信装置の機能的な構成の一例を示すブロック図である。
【００７７】
図５に示されるように、通信装置１ａは、図１の通信装置１と比べて、２つのＲＦモジュール１０ａ、１０ｂ、およびダイプレクサ７５を有し、ＲＦ信号処理回路２０ａが変更される。通信装置１ａのフロントエンド回路は、２つのＲＦモジュール１０ａ、１０ｂによって構成される。
【００７８】
ＲＦモジュール１０ａ、１０ｂは、何れもＲＦモジュール１０と同様に構成され、互いに異なる周波数バンドの高周波信号を同時に処理する。例えば、ＲＦモジュール１０ａは、第１のバンド群（ローバンド）に属する周波数バンドの高周波信号を処理し、ＲＦモジュール１０ｂは、第１のバンド群よりも周波数が高い第２のバンド群（ミドルバンド）に属する周波数バンドの高周波信号を処理してもよい。
【００７９】
ダイプレクサ７５は、アンテナ８０と、ＲＦモジュール１０ａ、１０ｂにおけるデュプレクサ７０ａ、７０ｂとに接続され、第１のバンド群の高周波信号と第２のバンド群の高周波信号との混合および分離を行う。
【００８０】
ＲＦ信号処理回路２０ａは、送信動作および受信動作を行う周波数バンドに応じて、ＬＮＡ回路４０ａ（ＬＮＡ制御部４７ａ）、ＰＡ回路５０ａ（ＰＡ制御部５７ａ）に対してＬＮＡ４１ａ〜４３ａ、ＰＡ５１ａ〜５３ａの停止または作動を指示する。また、ＬＮＡ回路４０ｂ（ＬＮＡ制御部４７ｂ）、ＰＡ回路５０ｂ（ＰＡ制御部５７ｂ）に対してＬＮＡ４１ｂ〜４３ｂ、ＰＡ５１ｂ〜５３ｂの停止または作動を指示する。また、ＳＷ回路６０ａ（ＳＷ制御部６３ａ）に対してＳＷ６１ａ、６２ａにおける接続を指示し、ＳＷ回路６０ｂ（ＳＷ制御部６３ｂ）に対してＳＷ６１ｂ、６２ｂにおける接続を指示する。
【００８１】
これにより、通信装置１ａにあっては、ＲＦモジュール１０ａ、１０ｂが同時に動作することにより、少なくとも２つの周波数バンドを用いたキャリアアグリゲーション動作が可能となる。
【００８２】
ＲＦ信号処理回路２０ａは、ＲＦ信号処理回路２０と同様、単一の回路ブロック（例えば、ＬＮＡ回路４０ａ、４０ｂの一方）を指定するシリアルデータを送信する。これにより、ＲＦ信号処理回路２０ａは、ＬＮＡ回路４０ａにおけるＬＮＡ４１ａ〜４３ａの停止または作動と、ＬＮＡ回路４０ｂにおけるＬＮＡ４１ｂ〜４３ｂの停止または作動とを、個別に制御することができる。
【００８３】
さらに、ＲＦ信号処理回路２０ａは、複数の回路ブロック（例えば、ＬＮＡ回路４０ａ、４０ｂの両方）を指定するシリアルデータを送信してもよい。例えば、ＬＮＡ制御部４７ａ、４７ｂに対し、固有のスレーブアドレスとは別に同一のグループＩＤを割り当て、シリアルデータの第１情報において当該グループＩＤを指定することで行われる。グループＩＤは、ＬＮＡ制御部４７ａ、４７ｂのそれぞれの特定のレジスタに記録されてもよい。
【００８４】
ＲＦ信号処理回路２０ａからＬＮＡ回路４０ａ、４０ｂの両方を指定したシリアルデータが送信されると、ＬＮＡ回路４０ａ、４０ｂは、図４で説明した動作を同時に実行し、それぞれのＬＮＡの停止と作動とを切り替える。グループＩＤを利用することで、ＲＦ信号処理回路２０ａは、ＬＮＡ回路４０ａにおけるＬＮＡ４１ａ〜４３ａの停止または作動と、ＬＮＡ回路４０ｂにおけるＬＮＡ４１ｂ〜４３ｂの停止または作動とを、単一のシリアルデータで制御することができる。これにより、ＬＮＡの起動時間の一層の短縮が可能となる。
【産業上の利用可能性】
【００８５】
本発明は、高周波モジュールとして、各種の通信装置に広く利用できる。
【符号の説明】
【００８６】
１、１ａ    通信装置
１０、１０ａ、１０ｂ    フロントエンド回路（ＲＦモジュール）
２０、２０ａ    ＲＦ信号処理回路
３０    ベースバンド信号処理回路
４０、４０ａ、４０ｂ    ＬＮＡ回路
４１〜４３、４１ａ〜４３ａ、４１ｂ〜４３ｂ    ＬＮＡ
４４〜４６    フィルタ
４７、４７ａ、４７ｂ    ＬＮＡ制御部
５０、５０ａ、５０ｂ    ＰＡ回路
５１〜５３、５１ａ〜５３ａ、５１ｂ〜５３ｂ    ＰＡ
５４〜５６    フィルタ
５７、５７ａ、５７ｂ    ＰＡ制御部
６０、６０ａ、６０ｂ    ＳＷ回路
６１、６１ａ、６１ｂ、６２、６２ａ、６２ｂ    ＳＷ
６３、６３ａ、６３ｂ    ＳＷ制御部
７０、７０ａ、７０ｂ    デュプレクサ
７５    ダイプレクサ
８０    アンテナ
４７１    レシーバ
４７２    レジスタ部
４７３    ＵＳＩＤレジスタ
４７４    ＰＭレジスタ
４７５    比較器
４７６    タイミング生成器
４７７    電圧生成器
【図１】
2018137522.tif 000003
【図２】
2018137522.tif 000004
【図３】
2018137522.tif 000005
【図４】
2018137522.tif 000006
【図５】
2018137522.tif 000007