(57)【要約】【課題】ＭＯＳＦＥＴの特性劣化を検知するリングオシレータはＮＢＴＩ劣化またはＰＢＴＩ劣化に対しては高感度であることが望まれる。【解決手段】半導体装置は、リングオシレータと、前記リングオシレータの発振周波数に基づいてゲート回路の遅延を検知する遅延検知回路と、を備える。前記リングオシレータは、発振制御信号を入力する入力端子と、発振信号を出力する出力端子と、前記入力端子に接続される第一入力端子と前記入力端子と異なる端子が接続される第二入力端子とを有する発振制御ゲート回路と、ＮＡＮＤ回路と、ＮＯＲ回路と、を備える。前記ＮＡＮＤ回路と前記ＮＯＲ回路が交互に縦続接続され、前記ＮＡＮＤ回路の複数の入力同士が接続され、前記ＮＯＲ回路の複数の入力同士が接続され、前記ＮＡＮＤ回路の駆動力とＮＯＲ回路の駆動力とは異なる。【選択図】図４
2018050219.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置は、
リングオシレータと、
前記リングオシレータの発振周波数に基づいてゲート回路の遅延を検知する遅延検知回路と、
を備え、
前記リングオシレータは、
発振制御信号を入力する入力端子と、
発振信号を出力する出力端子と、
前記入力端子に接続される第一入力端子と前記入力端子と異なる端子が接続される第二入力端子とを有する発振制御ゲート回路と、
ＮＡＮＤ回路と、
ＮＯＲ回路と、
を備え、
前記ＮＡＮＤ回路と前記ＮＯＲ回路が交互に縦続接続され、
前記ＮＡＮＤ回路の複数の入力同士が接続され、
前記ＮＯＲ回路の複数の入力同士が接続され、
前記ＮＡＮＤ回路の駆動力とＮＯＲ回路の駆動力とは異なる。
【請求項２】
請求項１の半導体装置において、
前記ＮＡＮＤ回路はソースが第一電位に接続されるＰＭＯＳトランジスタとソースが第一電位よりも低い第二電位に接続されるＮＭＯＳトランジスタとを有し、
前記ＮＯＲ回路はソースが前記第一電位に接続されるＰＭＯＳトランジスタとソースが前記第二電位に接続されるＮＭＯＳトランジスタとを有する。
【請求項３】
請求項２の半導体装置において、
前記発振制御ゲート回路の出力端子は前記ＮＡＮＤ回路の入力端子に接続され、前記第二入力端子は前記ＮＯＲ回路の出力端子に接続される。
【請求項４】
請求項３の半導体装置において、
前記リングオシレータの出力端子は、前記発振制御ゲート回路の出力端子、前記ＮＡＮＤ回路の出力端子および前記ＮＯＲ回路の出力端子のいずれか一つと接続される。
【請求項５】
請求項２の半導体装置において、
前記遅延検知回路は、
前記リングオシレータの発振動作周波数を計数するカウンタと、
前記カウンタの値と基準値とを比較する比較器と、
を備える。
【請求項６】
請求項５の半導体装置において、
前記ＮＯＲ回路の駆動力は前記ＮＡＮＤ回路の駆動力よりも大きい。
【請求項７】
請求項５の半導体装置において、
前記ＮＡＮＤ回路の駆動力は前記ＮＯＲ回路の駆動力よりも大きい。
【請求項８】
請求項６の半導体装置において、
前記遅延検知回路は、さらに、前記基準値を格納する第一レジスタを備え、
前記基準値は当該半導体装置の通電初期時の前記リングオシレータの発振周波数に基づいた値である。
【請求項９】
請求項８の半導体装置において、
前記遅延検知回路は前記カウンタの値が前記第一レジスタの内容よりも小さいことを検知するときはＰＢＴＩ劣化検出信号を出力する。
【請求項１０】
請求項９の半導体装置において、
前記リングオシレータを非発振動作状態にして前記ＮＡＮＤ回路の出力をロー状態にし、前記ＮＯＲ回路の出力をハイ状態にし、その後、前記リングオシレータを発振動作状態にして前記遅延検知回路で劣化を検知する。
【請求項１１】
請求項６の半導体装置において、
前記遅延検知回路は、さらに、前記基準値を格納する第二レジスタを備え、
前記基準値は所定の電源電圧時の前記リングオシレータの発振動作周波数に基づいた値である。
【請求項１２】
請求項１１の半導体装置において、
前記遅延検知回路は前記カウンタの値が前記第二レジスタの内容と同じ値を検出するときは、電圧降下検知信号を出力する。
【請求項１３】
請求項７の半導体装置において、
前記遅延検知回路は、さらに、前記基準値を格納する第一レジスタを備え、
前記基準値は当該半導体装置の通電初期時の前記リングオシレータの発振周波数に基づいた値である。
【請求項１４】
請求項１３の半導体装置において、
前記遅延検知回路は前記カウンタの値が前記第一レジスタの内容よりも小さいことを検知するときはＮＢＴＩ劣化検出信号を出力する。
【請求項１５】
請求項１４の半導体装置において、
前記リングオシレータを非発振動作状態にして前記ＮＡＮＤ回路の出力をロー状態にし、前記ＮＯＲ回路の出力をハイ状態にし、その後、前記リングオシレータを発振動作状態にして前記遅延検知回路で劣化を検知する。
【請求項１６】
請求項７の半導体装置において、
前記遅延検知回路は、さらに、前記基準値を格納する第二レジスタを備え、
前記基準値は所定の電源電圧時の前記リングオシレータの発振動作周波数に基づいた値である。
【請求項１７】
請求項１６の半導体装置において、
前記遅延検知回路は前記カウンタの値が前記第二レジスタの内容と同じ値を検出するときは、電圧降下検知信号を出力する。
【請求項１８】
半導体装置は、
リングオシレータと、
前記リングオシレータの発振周波数に基づいてゲート回路の遅延を検知する遅延検知回路と、
を備え、
前記リングオシレータは、
発振制御信号を入力する入力端子と、
発振信号を出力する出力端子と、
前記入力端子に接続される第一入力端子と前記入力端子と異なる端子が接続される第二入力端子とを有する発振制御ゲート回路と、
第一ゲート回路と、
第二ゲート回路と、
を備え、
前記第一ゲート回路は第一電位と第一出力端子との間に直列接続されるＰＭＯＳトランジスタの段数は、前記第一電位よりも低い第二電位と前記第一出力端子との間に直列接続されるＮＭＯＳトランジスタの段数よりも少なく、
前記第二ゲート回路は前記第一電位と第二出力端子との間に直列接続されるＰＭＯＳトランジスタの段数は、前記第二電位と前記第二出力端子との間に直列接続されるＮＭＯＳトランジスタの段数よりも多く、
前記第一ゲート回路と前記第二ゲート回路が交互に縦続接続され、
前記第一ゲート回路の複数の入力同士が接続され、
前記第二ゲート回路の複数の入力同士が接続され、
前記第一ゲート回路の駆動力と前記第二ゲート回路の駆動力とは異なる。
【請求項１９】
請求項１８の半導体装置において、
前記発振制御ゲート回路の出力端子は前記第一ゲート回路の入力端子に接続され、前記第二入力端子は前記第二ゲート回路の前記第二出力端子に接続される。
【請求項２０】
請求項１９の半導体装置において、
前記リングオシレータの出力端子は、前記発振制御ゲート回路の出力端子、前記第一ゲート回路の前記第一出力端子および前記第二ゲート回路の前記第二出力端子のいずれか一つと接続される。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は半導体装置に関し、例えば、遅延検出のリングオシレータを備える半導体装置に適用可能である。
【背景技術】
【０００２】
微細化ＣＭＯＳプロセスの顕著な特性劣化として、ＢＴＩ(Bias Temperature Instability）劣化とDielectric Breakdown劣化がある。ＢＴＩ劣化はさらに２種類に分類される。ＮＢＴＩ（Negative Bias Temperature Instability）劣化とＰＢＴＩ（Positive Bias Temperature Instability）劣化である。ＮＢＴＩ劣化は、ＰチャネルのＭＯＳトランジスタの基板電位がゲート電位に対してバックバイアスとなっている状態でチップの温度が高まると、トランジスタのしきい値電圧の絶対値が次第に大きくなっていき、時間が経つにつれてトランジスタの速度が遅くなる現象をいう。ＰＢＴＩ劣化は、ＮチャネルのＭＯＳトランジスタの基板電位がゲート電位に対してフォワードバイアスとなっている状態でチップの温度が高まると、トランジスタのしきい値電圧の絶対値が次第に大きくなっていき、時間が経つにつれてトランジスタの速度が遅くなる現象をいう。
【０００３】
上述のようなＭＯＳＦＥＴの特性劣化等による遅延はリングオシレータ等で検知される。リングオシレータは、入力を反転した出力を出すゲート回路を、奇数段リング状に接続して構成した発振器である。ゲート回路をインバータで構成するリングオシレータの他に、ＮＡＮＤ回路で構成するリングオシレータまたはＮＯＲ回路で構成するリングオシレータを用いるものが提案されている（特開２０１２−２０２７２２号公報）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−２０２７２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＭＯＳＦＥＴの特性劣化を検知するリングオシレータはＮＢＴＩ劣化またはＰＢＴＩ劣化に対しては高感度であることが望まれる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、半導体装置は第一ゲート回路と第二ゲート回路とが交互に縦続接続されて構成されるリングオシレータを有する遅延検出回路を備える。第一ゲート回路の駆動力と第二ゲート回路の駆動力は異なる。
【発明の効果】
【０００７】
上記半導体装置によれば、ＮＢＴＩ劣化またはＰＢＴＩ劣化に対しては高感度に検知することができる。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る半導体装置の構成を示すブロック図
【図２】図１のリングオシレータの一例を示すブロック図
【図３】図１の遅延検知回路の一例を示すブロック図
【図４】図２のリングオシレータの一例を示す回路図
【図５】図４の４入力ＮＡＮＤ回路の具体的な構成例
【図６】図４の３入力ＮＯＲ回路の具体的な構成例
【図７】図４の２入力ＮＡＮＤ回路の具体的構成例
【図８】図４のリングオシレータの非発振時の動作を説明するための回路図
【図９】図４のリングオシレータの遅延比率の一例を説明するための図
【図１０】図４のリングオシレータの発振時の動作を説明するための回路図
【図１１】図４のリングオシレータの発振時の動作を説明するための波形図
【図１２】図４のリングオシレータの発振時の動作を説明するための波形図
【図１３】図４のリングオシレータの変形例を示す回路図
【図１４】図２のリングオシレータの他例を示す回路図
【図１５】図１４のリングオシレータの遅延比率の一例を説明するための図
【図１６】比較例に係るリングオシレータの非発振時の動作を説明するための回路図
【図１７】図１６のリングオシレータの遅延比率を説明するための図
【図１８】比較例に係るリングオシレータの発振時の動作を説明するための回路図
【図１９】図１８のリングオシレータの遅延比率を説明するための図
【図２０】比較例に係るリングオシレータのインバータの具体的構成
【図２１】図１８のリングオシレータの発振時の動作を説明するための波形図
【図２２】リングオシレータの周波数劣化感度を示す図である。
【図２３】図４のリングオシレータの周波数劣化感度と駆動力比率との関係を示す図である。
【図２４】応用例１に係る遅延検知回路と制御回路を示すブロック図である。
【図２５】図４のリングオシレータの周波数劣化を示す図である。
【図２６】応用例２に係る遅延検知回路と制御回路を示すブロック図である。
【図２７】リングオシレータの周波数の電圧依存性を示す図である。
【発明を実施するための形態】
【０００９】
以下、実施形態、実施例、比較例および応用例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。
【００１０】
ＭＯＳトランジスタで構成される半導体装置の使用年数が長くなると、ＮＢＴＩ劣化またＰＢＴＩ劣化によりゲート回路の伝播遅延時間（ｔＤ）は増加し続ける。したがって、奇数段のゲート回路を利用して発振出力を得るようにされているリングオシレータでは、特性が次第に変化して発振周波数が低く（発振周期が長く）なる。すなわち、リングオシレータは、発振周波数（発振周期）を通じてゲート回路の遅延を検知する回路であり、ＮＢＴＩ劣化またはＰＢＴＩ劣化を検知する回路（信頼性低下検知回路）として利用することができる。
【００１１】
また、動作電圧が低くなると、ゲート回路の伝播遅延時間（ｔＤ）は増加する。したがって、リングオシレータは動作電圧が低くなるにつれて発振周波数が低く（発振周期が長く）なる。すなわち、リングオシレータは、発振周波数（発振周期）を通じてゲート回路の遅延を検知する回路であり、動作電圧の低下を検知する回路（電圧降下検知回路）として利用することができる。
【００１２】
信頼性低下検知回路のリングオシレータはＮＢＴＩ劣化またはＰＢＴＩ劣化に対しては高感度であることが好ましく、電圧降下検知回路のリングオシレータはＮＢＴＩ劣化またはＰＢＴＩ劣化に対しては低感度であることが好ましい。
【００１３】
実施形態に係る半導体装置の構成について図１〜３を用いて説明する。図１は実施形態に係る半導体装置の構成を示すブロック図である。図２は図１のリングオシレータの一例を示すブロック図である。図３は図１の遅延検知回路の一例を示すブロック図
図１に示すように、半導体装置１はモニタ回路１０を一つの半導体チップ（半導体基板）に備える。モニタ回路１０はリングオシレータ１１とリングオシレータ１１の発振周波数に基づいてゲート回路の遅延を検知する遅延検知回路１２とを備える。
【００１４】
図２に示すように、リングオシレータ１１は入力を反転した出力を出すゲート回路Ｇ１〜Ｇ７を奇数段リング状に接続して構成される。ゲート回路Ｇ１〜Ｇ６は複数入力のゲート回路であり、複数の入力同士は接続されている。ゲート回路Ｇ７は２入力のゲート回路であり、発振制御信号（ＥＮＡ）とゲート回路Ｇ６の出力が入力される。発振制御信号（ＥＮＡ）の状態に基づいて、リングオシレータ１１は発振したり発振を停止したりする。ゲート回路Ｇ６の出力は発振信号（ＯＵＴ）として取り出されるが、発振信号を取り出すゲート回路はゲート回路Ｇ６に限定されるものではなく、任意のゲート回路から取り出してもよい。
【００１５】
奇数段目のゲート回路Ｇ１、Ｇ３、Ｇ５はそれぞれ同じ構成のゲート回路であり、偶数段目のゲート回路Ｇ２、Ｇ４、Ｇ６はそれぞれ同じ構成のゲート回路であり、奇数段目のゲート回路Ｇ１、Ｇ３、Ｇ５と偶数段目のゲート回路Ｇ６とは構成が異なる。ゲート回路の段数は７段に限定されるものではなく、奇数段であればよい。ゲート回路Ｇ１〜Ｇ７はＣＭＯＳトランジスタで構成され、奇数段目のゲート回路Ｇ１、Ｇ３、Ｇ５は、出力と低い方の基準電位との間に複数のＮＭＯＳトランジスタが直列接続されている。偶数段目のゲート回路Ｇ２、Ｇ４、Ｇ６は、出力と高い方の基準電位との間に複数のＰＭＯＳトランジスタが直列接続されている。リングオシレータは、例えば、ＣＭＯＳトランジスタで構成されるＮＡＮＤ回路とＣＭＯＳトランジスタで構成されるＮＯＲ回路とを交互に縦続接続して構成され、ＮＡＮＤ回路の駆動力とＮＯＲ回路の駆動力とは異なる。
【００１６】
図３に示すように、遅延検知回路１２はリングオシレータ１１の発振周波数を計数する周波数カウンタ１２１と周波数カウンタ１２１の計数値と基準値とを比較する比較器１２２とを備える。比較器１２２は周波数カウンタ１２１の計数値と基準値とが一致するとき、出力信号をアサートする。基準値は、半導体装置の製造時等の劣化が進む前の状態における周波数カウンタの計数値（初期値）や所定電圧における周波数カウンタの計数値（閾値）である。
【００１７】
駆動力の相対的に小さなＮＡＮＤ回路と、駆動力の相対的に大きなＮＯＲ回路を交互に接続したリングオシレータを発振動作させて発振動作周波数をカウントし、初期値と比較することでＰＢＴＩ劣化に高感度な検出回路（信頼性低下検知回路）を得ることができる。また、駆動力の相対的に小さなＮＡＮＤ回路と、駆動力の相対的に大きなＮＯＲ回路を交互に接続したリングオシレータを発振動作させて発振動作周波数をカウントし、閾値と比較することでＮＢＴＩ劣化影響を大幅に低減した遅延モニタ回路（電圧降下検知回路）を得ることができる。
【００１８】
駆動力の相対的に大きなＮＡＮＤ回路と、駆動力の相対的に小さなＮＯＲ回路を交互に接続したリングオシレータを発振動作させて発振動作周波数をカウントし、初期値と比較することでＮＢＴＩ劣化に高感度な検出回路（信頼性低下検知回路）を得ることができる。また、駆動力の相対的に大きなＮＡＮＤ回路と、駆動力の相対的に小さなＮＯＲ回路を交互に接続したリングオシレータを発振動作させて発振動作周波数をカウントし、閾値と比較することでＰＢＴＩ劣化影響を大幅に低減した遅延モニタ回路（電圧降下検知回路）を得ることができる。
【実施例１】
【００１９】
実施形態に係るリングオシレータのより具体的な構成の第一例（実施例１）について図４〜７を用いて説明する。図４は図２のリングオシレータの第一例を示す回路図である。図５は図４の４入力ＮＡＮＤ回路の具体的な構成例である。図６は図４の３入力ＮＯＲ回路の具体的な構成例である。図７は図４の２入力ＮＡＮＤ回路の具体的構成例である。
【００２０】
図４のリングオシレータ１１は図２のリングオシレータ１１の奇数段目のゲート回路Ｇ１，Ｇ３，Ｇ５の各回路をＮＡＮＤ回路で、偶数段目のゲート回路Ｇ２，Ｇ４，Ｇ６の各回路をＮＯＲ回路で構成する。偶数段目のゲート回路Ｇ２，Ｇ４，Ｇ６の各回路の駆動力は奇数段目のゲート回路Ｇ１，Ｇ３，Ｇ５の各回路の駆動力よりも大きくする。ゲート回路Ｇ７の駆動力は奇数段目のゲート回路Ｇ１，Ｇ３，Ｇ５の各回路の駆動力と同程度である。
【００２１】
より具体的には、リングオシレータ１１は、入力端子Ｔ１と、ＮＡＮＤ回路Ｇ１，Ｇ３，Ｇ５，Ｇ７と、ＮＯＲ回路Ｇ２，Ｇ４，Ｇ６と、出力端子Ｔ２と、を備える。ＮＡＮＤ回路Ｇ１，Ｇ３，Ｇ５の各回路は４入力であり、ＮＯＲ回路Ｇ２，Ｇ４，Ｇ６の各回路は３入力であり、ＮＡＮＤ回路Ｇ７は２入力である。ＮＯＲ回路Ｇ２、Ｇ４、Ｇ６の各回路の一つの入力端子Ａは、前段のＮＡＮＤ回路Ｇ１，Ｇ３，Ｇ５の出力端子Ｏと接続し、ＮＡＮＤ回路Ｇ７の一方の入力端子ＡはＮＯＲ回路Ｇ６の出力端子Ｏと接続し、ＮＡＮＤ回路Ｇ１の入力端子ＡはＮＡＮＤ回路Ｇ７の出力端子Ｏと接続するというようにして、全体としてリング状となるよう構成されている。
【００２２】
そして、ＮＡＮＤ回路Ｇ７の他方の入力端子Ｂは入力端子Ｔ１と接続され、他のＮＡＮＤ回路Ｇ１，Ｇ３，Ｇ５の各回路の入力端子Ｂ〜Ｄはそれぞれ自分の入力端子Ａに接続され、ＮＯＲ回路Ｇ２，Ｇ４，Ｇ６の各回路の入力端子Ｂ〜Ｃはそれぞれ自分の入力端子Ａに接続される。発振出力を取り出す出力端子Ｔ２は、ＮＯＲ回路Ｇ６の出力端子Ｏに接続される。ＮＡＮＤ回路Ｇ１，Ｇ３，Ｇ５およびＮＯＲ回路Ｇ２，Ｇ４，Ｇ６の各回路はインバータとして機能する。
【００２３】
図５に示すように、ＮＡＮＤ回路Ｇ１，Ｇ３，Ｇ５の各回路はＰＭＯＳトランジスタＭＰＡ，ＭＰＢ，ＭＰＣ，ＭＰＤが並列接続されたものとＮＭＯＳトランジスタＭＮＡ，ＭＮＢ，ＭＮＣ，ＭＮＤが直列接続されたものとが直列接続され、その接続点が出力端子Ｏに接続されている。ＰＭＯＳトランジスタＭＰＡ，ＭＰＢ，ＭＰＣ，ＭＰＤの各トランジスタの一端（ソース）は電源（高基準電位（ＶＤＤ））に接続され、ＮＭＯＳトランジスタＭＮＤの一端（ソース）はアース（低基準電位（ＶＳＳ）に接続されている。そして、ＰＭＯＳトランジスタＭＰＡおよびＮＭＯＳトランジスタＭＮＡのゲートは入力端子Ａに接続され、ＰＭＯＳトランジスタＭＰＢおよびＮＭＯＳトランジスタＭＮＢのゲートは入力端子Ｂに接続されている。また、ＰＭＯＳトランジスタＭＰＣおよびＮＭＯＳトランジスタＭＮＣのゲートは入力端子Ｃに接続され、ＰＭＯＳトランジスタＭＰＤおよびＮＭＯＳトランジスタＭＮＤのゲートは入力端子Ｄに接続されている。なお、入力端子Ａ〜Ｄに同じ入力信号が入力されるので、ＰＭＯＳトランジスタの数とＮＭＯＳトランジスタ数が異なってもよい。
【００２４】
図６に示すように、ＮＯＲ回路Ｇ２，Ｇ４，Ｇ６の各回路はＰＭＯＳトランジスタＭＰＡ，ＭＰＢ，ＭＰＣが直列接続されたものとＮＭＯＳトランジスタＭＮＡ，ＭＮＢ，ＭＮＣが並列接続されたものとが直列接続され、その接続点が出力端子Ｏに接続されている。ＰＭＯＳトランジスタＭＰＡの一端（ソース）は電源（ＶＤＤ）に接続され、ＮＭＯＳトランジスタＭＮＡ，ＭＮＢ，ＭＮＣ，ＭＮＤの各トランジスタの一端（ソース）はアース（ＶＳＳ）に接続されている。そして、ＰＭＯＳトランジスタＭＰＡおよびＮＭＯＳトランジスタＭＮＡのゲートは入力端子Ａに接続され、ＰＭＯＳトランジスタＭＰＢおよびＮＭＯＳトランジスタＭＮＢのゲートは入力端子Ｂに接続され、ＰＭＯＳトランジスタＭＰＣおよびＮＭＯＳトランジスタＭＮＣのゲートは入力端子Ｃに接続されている。ＮＯＲ回路Ｇ２，Ｇ４，Ｇ６の各回路のＰＭＯＳトランジスタＭＰＡ，ＭＰＢ，ＭＰＣの各トランジスタのＷ／Ｌは、ＮＡＮＤ回路Ｇ１，Ｇ３，Ｇ５の各回路のＰＭＯＳトランジスタＭＰＡ，ＭＰＢ，ＭＰＣ，ＭＰＤの各トランジスタのＷ／Ｌよりも大きい。ＮＯＲ回路Ｇ２，Ｇ４，Ｇ６の各回路のＮＭＯＳトランジスタＭＮＡ，ＭＮＢ，ＭＮＣの各トランジスタのＷ／Ｌは、ＮＡＮＤ回路Ｇ１，Ｇ３，Ｇ５の各回路のＮＭＯＳトランジスタＭＮＡ，ＭＮＢ，ＭＮＣ，ＭＮＤの各トランジスタのＷ／Ｌよりも大きい。なお、入力端子Ａ〜Ｃに同じ入力信号が入力されるので、ＰＭＯＳトランジスタの数とＮＭＯＳトランジスタ数が異なってもよい。
【００２５】
図７に示すように、ＮＡＮＤ回路Ｇ７はＰＭＯＳトランジスタＭＰＡ，ＭＰＢが並列接続されたものとＮＭＯＳトランジスタＭＮＡ，ＭＮＢが直列接続されたものとが直列接続され、その接続点が出力端子Ｏに接続されている。ＰＭＯＳトランジスタＭＰＡ，ＭＰＢの一端（ソース）は電源（ＶＤＤ）に接続され、ＮＭＯＳトランジスタＭＮＢの一端（ソース）はアース（ＶＳＳ）に接続されている。そして、ＰＭＯＳトランジスタＭＰＡおよびＮＭＯＳトランジスタＭＮＡのゲートは入力端子Ａに接続され、ＰＭＯＳトランジスタＭＰＢおよびＮＭＯＳトランジスタＭＮＢのゲートは入力端子Ｂに接続されている。
【００２６】
なお、リングオシレータを構成するＮＡＮＤ回路およびＮＯＲ回路の入力信号本数は２以上であればよくその数に制限はないことはいうまでもない。
【００２７】
リングオシレータの非発振動作時の動作について図８、９を用いて説明する。図８は図４のリングオシレータの非発振動作時の動作を説明するための回路図である。図９は図４のリングオシレータの遅延比率の一例を説明するための図である。
【００２８】
図８に示すように、ロー（Ｌ）状態の発振制御信号（ＥＮＡ）が入力端子Ｔ１に与えられると、ＮＡＮＤ回路Ｇ７の入力端子ＢにＬが入力されて、他方の入力端子Ａへの入力がハイ（Ｈ）でもＬでも、出力端子Ｏの値はＨとなる。その後に続くゲート回路Ｇ１〜Ｇ６の各回路の出力は、各入力を反転した出力となるから、Ｌ，Ｈ，Ｌ，Ｈ，Ｌ，Ｈと続き、最終段のゲート回路（ＮＯＲ回路）Ｇ６の出力はＨとなる。ＮＯＲ回路Ｇ６の出力のＨはＮＡＮＤ回路Ｇ７の入力端子Ａに入力されるが、ＮＡＮＤ回路Ｇ７の出力はＨのままである。したがって、非発振動作時には、図中に記した値を保ったままの状態で安定している。
【００２９】
ＮＯＲ回路Ｇ２，Ｇ４，Ｇ６の各回路の駆動力はＮＡＮＤ回路Ｇ１，Ｇ３，Ｇ５の各回路の駆動力よりも大きいので、図９に示すように、遅延比率はＮＡＮＤ回路Ｇ１，Ｇ３，Ｇ５の各回路がＮＯＲ回路Ｇ２，Ｇ４，Ｇ６の各回路よりも大きい。
【００３０】
また、ＮＡＮＤ回路Ｇ１，Ｇ３，Ｇ５の各回路はＮＭＯＳトランジスタＭＮＡ，ＭＮＢ，ＭＮＣ，ＭＮＤが直列接続されるため、図９に示すように、立上り入力信号遅延時間（ｔＬＨ）が立下り入力信号遅延時間（ｔＨＬ）よりも大きい。ここで、立上り入力信号遅延時間（ｔＬＨ）は入力信号の立上り変化（入力信号がＬからＨへの変化）から出力信号の立下り変化（出力信号がＨからＬへの変化）までの伝播遅延時間である。立下り入力信号遅延時間（ｔＨＬ）は入力信号の立下り変化（入力信号がＨからＬへの変化）から出力信号の立上り変化（出力信号がＬからＨへの変化）までの伝播遅延時間である。
【００３１】
また、ＮＯＲ回路Ｇ２，Ｇ４，Ｇ６の各回路はＰＭＯＳトランジスタＭＰＡ，ＭＰＢ，ＭＰＣが直列接続されるため、図９に示すように、立下り入力信号遅延時間（ｔＨＬ）が立上り入力信号遅延時間（ｔＬＨ）よりも大きい。
【００３２】
図８のリングオシレータ１１で非発振動作時において劣化を生じているＭＯＳトランジスタは、次の通りである。
【００３３】
ＮＡＮＤ回路Ｇ７では、入力端子ＡにＨが入力され、入力端子ＢにＬが入力されているので、トランジスタを能動にすべきゲート電圧が印加されるＭＯＳトランジスタはＮＭＯＳトランジスタＭＮＡとＰＭＯＳトランジスタＭＰＢである。したがって、ＮＭＯＳトランジスタＭＮＡにはＰＢＴＩ劣化を生じ、ＰＭＯＳトランジスタＭＰＢにはＮＢＴＩ劣化が生ずる。
【００３４】
ＮＡＮＤ回路Ｇ１以降の段では、入力端子Ａ，Ｂ，Ｃ，ＤにＨが入力される奇数段目のＮＡＮＤ回路Ｇ１等と、入力端子Ａ，Ｂ，ＣにＬが入力される偶数段目のＮＯＲ回路Ｇ２等とが交互に連なる形となっている。入力端子Ａ，Ｂ，Ｃ，ＤにＨが入力されるＮＡＮＤ回路Ｇ１等で、トランジスタを能動にすべきゲート電圧が印加されるＭＯＳトランジスタは、ＮＭＯＳトランジスタＭＮＡ，ＭＮＢ，ＭＮＣ，ＭＮＤである。したがって、これらのＮＭＯＳトランジスタにＰＢＴＩ劣化が生ずる。入力端子Ａ，Ｂ，ＣにＬが入力されるＮＯＲ回路Ｇ２等で、トランジスタを能動にすべきゲート電圧が印加されるＭＯＳトランジスタは、ＰＭＯＳトランジスタＭＰＡ，ＭＰＢ，ＭＰＣである。したがって、これらのＰＭＯＳトランジスタにＮＢＴＩ劣化が生ずる。
【００３５】
図９に示すように、遅延比率が最も大きいのは奇数段目のＮＡＮＤ回路Ｇ１，Ｇ３，Ｇ５のｔＬＨであり、このとき、奇数段目のＮＡＮＤ回路Ｇ１，Ｇ３，Ｇ５の各回路のＮＭＯＳトランジスタＭＮＡ，ＭＮＢ，ＭＮＣ，ＭＮＤの各トランジスタのゲートにＨの電圧が印加されるので、ＰＢＴＩ劣化が生じる。よって、ＰＢＴＩ劣化が生じるときの遅延比率が最も大きいのでＰＢＴＩ劣化の感度が大きくなる。
【００３６】
リングオシレータの発振動作時の動作について図９〜１２を用いて説明する。図１０は図４のリングオシレータの発振動作時の動作を説明するための回路図である。図１１は図４のリングオシレータの発振動作時の動作を説明するための波形図である。図１２は図４のリングオシレータの発振動作時の動作を説明するための波形図である。図１３は図４のリングオシレータの変形例を示す回路図である。
【００３７】
図１０に示すように、入力端子Ｔ１に入力する発振制御信号（ＥＮＡ）の状態をＨにすると、ＮＡＮＤ回路Ｇ７の入力端子Ａ，Ｂの値は両方ともＨとなるから、ＮＡＮＤ回路Ｇ７の出力の値はＬとなる。その後に続くゲート回路Ｇ１〜Ｇ６の各回路の出力は各入力を反転した出力となるから、Ｈ，Ｌ，Ｈ，Ｌ，Ｈ，Ｌと続き、最終段のゲート回路（ＮＯＲ回路）Ｇ６の出力はＬとなる。
【００３８】
そのＬがＮＡＮＤ回路Ｇ７の入力端子Ａに入力されると、他方の入力端子Ｂの値はＨのままであるから、出力はＨに変る。したがって、それ以後の各段の出力は各入力を反転した出力となり、Ｌ，Ｈ，Ｌ，Ｈ，Ｌ，Ｈと続き、最終段のゲート回路（ＮＯＲ回路）Ｇ６の出力はＨに変る。
【００３９】
つまり、発振動作状態にされると、論理信号が各段で反転しながら次々と伝播して行くが、ゲート回路は全部で奇数段であるので、リング状の段を１周して元へ戻った時の出力は、前回の反転出力となっている。したがって、次の段以降のゲート回路の出力もまた次々と反転し、結局、発振動作状態にされている間中、各段の出力はＨになったりＬになったりするのを繰り返す。この出力が出力端子Ｔ２より取り出される。
【００４０】
発振に関与するＭＯＳトランジスタは、発振動作時にゲート電圧が変化され、オン，オフ動作を繰り返すＭＯＳトランジスタである。そういうＭＯＳトランジスタは、入力端子Ａからゲート電圧が与えられているものである。したがって、最初のＮＡＮＤ回路Ｇ７ではＰＭＯＳトランジスタＭＰＡとＮＭＯＳトランジスタＭＮＡである。入力端子Ａ，Ｂ，Ｃ，Ｄが一括接続されているＮＡＮＤ回路Ｇ１，Ｇ３，Ｇ５の各回路では、ＰＭＯＳトランジスタＭＰＡ，ＭＰＢ，ＭＰＣ，ＭＰＤとＮＭＯＳトランジスタＭＮＡ，ＭＮＢ，ＭＮＣ，ＭＮＤの全てである。入力端子Ａ，Ｂ，Ｃが一括接続されているＮＯＲ回路Ｇ２，Ｇ４，Ｇ６の各回路では、ＰＭＯＳトランジスタＭＰＡ，ＭＰＢ，ＭＰＣとＮＭＯＳトランジスタＭＮＡ，ＭＮＢ，ＭＮＣの全てである。
【００４１】
図９に示すように、ＮＢＴＩ劣化の影響を受ける立下り入力信号伝搬遅延（ｔＨＬ）は、ＮＡＮＤ回路よりもＮＯＲ回路の方が大きくＮＯＲ回路が支配的である。また、ＮＯＲ回路の入力波形（Ｖ２）はミラー効果の影響を受ける。
【００４２】
図１１に示すように、ＮＢＴＩ劣化によりＮＯＲ回路のＰＭＯＳトランジスタＭＰＡ，ＭＰＢ，ＭＰＣの各トランジスタの駆動力が低下してＮＯＲ回路の論理閾値が下がることで、Ｖ２のミラー効果の発生電位位置が下がる。図１１の破線はＮＢＴＩ劣化前の電圧遷移で、実線はＮＢＴＩ劣化後の電圧遷移を示している。ＮＯＲ回路の出力信号（Ｖ３）の立上り信号はミラー容量充電中に生じるが、ミラー効果発生電位位置が低下することによりＶ３の立上り遷移中のＮＯＲ回路のＰＭＯＳトランジスタＭＰＡ，ＭＰＢ，ＭＰＣの各トランジスタのゲート−ソース間電圧（Ｖｇｓ）がＮＢＴＩ劣化後に増加する。このため、Ｖ３が遷移中のＰＭＯＳトランジスタＭＰＡ、ＭＰＢ，ＭＰＣの各トランジスタの駆動力が増加しＮＢＴＩによるＮＯＲ回路のＰＭＯＳトランジスタＭＰＡ、ＭＰＢ，ＭＰＣの各トランジスタの劣化を補正し、遅延により周波数が低下する周波数劣化が低減される。
【００４３】
ＰＢＴＩ劣化の場合、非発振動作時はＮＡＮＤ回路のＮＭＯＳトランジスタＭＮＡ，ＭＮＢ，ＭＮＣの各トランジスタが劣化する。これにより、図１２に示すように、ＮＡＮＤ回路の立下り出力信号（Ｖ２）の遷移時間（ＨからＬへ遷移する時間）が増加する。図１２の点線はＰＢＴＩ劣化後で、実線はＰＢＴＩ劣化前を示している。一般的に論理回路の入力信号の遷移時間が増加すると伝搬遅延も増加する。そこで、リングオシレータ１１のＮＯＲ回路の動作に注目すると、ミラー効果の影響でＮＯＲ回路の出力信号の立ち上がり（Ｖ３）の遷移中の入力信号は中間電位状態になっている。ＮＯＲ回路のＮＭＯＳトランジスタＭＮＡ，ＭＮＢ，ＭＮＣの各トランジスタのゲート−ソース間電圧（Ｖｇｓ）が小さいほど電圧変動の影響が増加するため、入力信号の遷移時間の増加に対する伝搬遅延の増加の感度が増加する。したがって、リングオシレータ１１ではＮＯＲ回路の立下り入力信号伝搬遅延が大きく増加し、ＰＢＴＩによる周波数劣化が増幅される。
【００４４】
トランジスタの経年劣化としてはＨＣＩ（ホットキャリア注入(Hot Carrier Injection)）も懸念されるが、ＨＣＩはゲート回路の出力波形が鈍るときに劣化が大きくなり、それは本実施例の場合はＮＡＮＤ回路へ立上り信号入力時またはＮＯＲ回路への立下り信号入力時である。しかし、この時はＮＡＮＤ回路の縦積みＮＭＯＳトランジスタＭＮＡ、ＭＮＢ，ＭＮＣ，ＭＮＤの各トランジスタまたはＮＯＲ回路の縦積みＰＭＯＳトランジスタＭＰＡ，ＭＰＢ，ＭＰＣの各トランジスタを駆動するため、それらのソース−ドレイン間電圧が縦積み効果により緩和され、ＨＣＩ劣化は抑制される。
【００４５】
図１３に示すように、ＮＯＲ回路Ｇ２，Ｇ４，Ｇ６の各回路の出力ノードにファンナウト（Fan Out）負荷用のインバータ等のゲート回路を追加しても良い。ファンナウト数を増減してＮＯＲ回路の遅延を増減することにより、ＮＡＮＤ回路とＮＯＲ回路との遅延比率を調整することができる。
【実施例２】
【００４６】
実施形態に係るリングオシレータのより具体的な構成の第二例（実施例２）について図５〜７、１４、１５を用いて説明する。図１４は図２のリングオシレータの第二例を示す回路図である。図１５は図１４のリングオシレータの遅延比率の一例を説明するための図である。
【００４７】
図１４のリングオシレータ１１は、図４のリングオシレータ１１と同様に、図２のリングオシレータ１１の奇数段目のゲート回路Ｇ１，Ｇ３，Ｇ５の各回路をＮＡＮＤ回路で、偶数段目のゲート回路Ｇ２，Ｇ４，Ｇ６の各回路をＮＯＲ回路で構成する。しかし、図１４のリングオシレータ１１は、図４のリングオシレータ１１と異なり、奇数段目のＮＡＮＤ回路Ｇ１，Ｇ３，Ｇ５の各回路の駆動力は偶数段目のＮＯＲ回路Ｇ２，Ｇ４，Ｇ６の各回路の駆動力よりも大きくする。ゲート回路Ｇ７の駆動力は偶数段目のＮＯＲ回路Ｇ２，Ｇ４，Ｇ６の各回路の駆動力と同程度である。ＮＡＮＤ回路Ｇ１，Ｇ３，Ｇ５の各回路のＰＭＯＳトランジスタＭＰＡ，ＭＰＢ，ＭＰＣ，ＭＰＤの各トランジスタのＷ／Ｌは、ＮＯＲ回路Ｇ２，Ｇ４，Ｇ６の各回路のＰＭＯＳトランジスタＭＰＡ，ＭＰＢ，ＭＰＣの各トランジスタのＷ／Ｌよりも大きい。ＮＡＮＤ回路Ｇ１，Ｇ３，Ｇ５の各回路のＮＭＯＳトランジスタＭＮＡ，ＭＮＢ，ＭＮＣ，ＭＮＤの各トランジスタのＷ／Ｌは、ＮＯＲ回路Ｇ２，Ｇ４，Ｇ６の各回路のＮＭＯＳトランジスタＭＮＡ，ＭＮＢ，ＭＮＣの各トランジスタのＷ／Ｌよりも大きい。
【００４８】
ＮＡＮＤ回路Ｇ１，Ｇ３，Ｇ５の各回路の駆動力はＮＯＲ回路Ｇ２，Ｇ４，Ｇ６の各回路の駆動力よりも大きいので、図１５に示すように、遅延比率はＮＯＲ回路Ｇ２，Ｇ４，Ｇ６の各回路がＮＡＮＤ回路Ｇ１，Ｇ３，Ｇ５の各回路よりも大きい。
【００４９】
また、ＮＡＮＤ回路Ｇ１，Ｇ３，Ｇ５の各回路はＮＭＯＳトランジスタＭＮＡ，ＭＮＢ，ＭＮＣ，ＭＮＤが直列接続されるため、図１５に示すように、立上り入力信号遅延時間（ｔＬＨ）が立下り入力信号遅延時間（ｔＨＬ）よりも大きい。
【００５０】
また、ＮＯＲ回路Ｇ２，Ｇ４，Ｇ６の各回路はＰＭＯＳトランジスタＭＰＡ，ＭＰＢ，ＭＰＣが直列接続されるため、図１５に示すように、立下り入力信号遅延時間（ｔＨＬ）が立上り入力信号遅延時間（ｔＬＨ）よりも大きい。
【００５１】
図１５に示すように、遅延比率が最も大きいのは偶数段のＮＯＲ回路Ｇ２，Ｇ４，Ｇ６の各回路のｔＨＬであり、非発振動作時、偶数段目のＮＯＲ回路Ｇ２，Ｇ４，Ｇ６の各回路のＰＭＯＳトランジスタＭＰＡ，ＭＰＢ，ＭＰＣの各トランジスタのゲートにＬの電圧が印加されるので、ＮＢＴＩ劣化が生じる。よって、ＮＢＴＩ劣化が生じるときの遅延比率が最も大きいのでＮＢＴＩ劣化の感度が大きくなる。
【００５２】
図１５に示すように、ＰＢＴＩ劣化の影響を受ける立上り入力信号伝搬遅延（ｔＬＨ）は、ＮＯＲ回路よりもＮＡＮＤ回路の方が大きくＮＡＮＤ回路が支配的である。
【００５３】
ＰＢＴＩ劣化によりＮＡＮＤ回路のＮＭＯＳトランジスタＭＮＡ、ＭＮＢ，ＭＮＣ，ＭＮＤの各トランジスタの駆動力が低下してＮＡＮＤ回路の論理閾値が上がることで、ＮＡＮＤ回路の入力信号の立上り信号のミラー効果の発生電位位置が上がる。ＮＡＮＤ回路の出力信号の立下り信号はミラー容量充電中に生じるが、ミラー効果発生電位位置が上昇することによりＮＡＮＤ回路の出力信号の立下り遷移中のＮＡＮＤ回路のＮＭＯＳトランジスタＭＮＡ，ＭＮＢ，ＭＮＣ，ＭＮＤの各トランジスタのゲート−ソース間電圧（Ｖｇｓ）がＰＢＴＩ劣化後に増加する。このため、ＮＡＮＤ回路の出力信号の立下り信号が遷移中のＮＭＯＳトランジスタＭＮＡ，ＭＮＢ，ＭＮＣ，ＭＮＤの各トランジスタの駆動力が増加しＰＢＴＩによるＮＡＮＤ回路のＮＭＯＳトランジスタＭＮＡ，ＭＮＢ，ＭＮＣ，ＭＮＤの各トランジスタの劣化を補正し、遅延により周波数が低下する周波数劣化が低減される。
【００５４】
＜比較例＞
本願発明者が本開示に先立って検討した技術（比較例）に係るリングオシレータについて図１６〜２１について説明する。図１６は比較例に係るリングオシレータの非発振動作時の動作を説明するための回路図である。図１７は図１６のリングオシレータの遅延比率を説明するための図である。図１８は比較例に係るリングオシレータの発振動作時の動作を説明するための回路図である。図１９は図１８のリングオシレータの遅延比率を説明するための図である。図２０は比較例に係るリングオシレータのインバータの具体的構成である。図２１は図１８のリングオシレータの発振動作時の動作を説明するための波形図である。
【００５５】
比較例に係るリングオシレータは図２のリングオシレータ１１のゲート回路Ｇ１〜Ｇ６の各回路をインバータで構成し、ゲート回路Ｇ７をＮＡＮＤ回路で構成する。ゲート回路Ｇ１〜Ｇ６の各回路の駆動力はそれぞれ同じである。インバータＧ１〜Ｇ６の各回路のＰＭＯＳトランジスタＭＰＡのＷ／Ｌは同じで、ＮＭＯＳトランジスタＭＮＡのＷ／Ｌも同じである。
【００５６】
図１６に示すように、Ｌ状態の発振制御信号（ＥＮＡ）が入力端子Ｔ１に与えられると、ＮＡＮＤ回路Ｇ７の入力端子ＢにＬが入力されて、他方の入力端子Ａへの入力がＨでもＬでも、出力端子Ｏの値はＨとなる。その後に続く各ゲート回路（インバータ）Ｇ１〜Ｇ６の出力は、各入力を反転した出力となるから、Ｌ，Ｈ，Ｌ，Ｈ，Ｌ，Ｈと続き、最終段のゲート回路（インバータ）Ｇ６の出力はＨとなる。インバータＧ６の出力のＨはＮＡＮＤ回路Ｇ７の入力端子Ａに入力されるが、ＮＡＮＤ回路Ｇ７の出力はＨのままである。したがって、非発振動作時には、図中に記した値を保ったままの状態で安定している。
【００５７】
インバータＧ１〜Ｇ６の各回路の駆動力は同じであるので、図１７に示すように、遅延比率は偶数段目のインバータＧ２，Ｇ４，Ｇ６の各回路と奇数段目のインバータＧ１，Ｇ３，Ｇ５の各回路と同じである。
【００５８】
また、インバータＧ１〜Ｇ６の各回路はＰＭＯＳトランジスタとＮＭＯＳトランジスタＭＮＡが１段ずつであるため、図１７に示すように、立上り入力信号遅延時間（ｔＬＨ）と立下り入力信号遅延時間（ｔＨＬ）は同じである。
【００５９】
図１７に示すように、遅延比率は各段のインバータのｔＬＨとｔＨＬでほぼ同じであり、非発振動作時、偶数段目のインバータＧ２，Ｇ４，Ｇ６の各回路のＰＭＯＳトランジスタＭＰＡのゲートにＬの電圧が印加されるので、ＮＢＴＩ劣化が生じる。よって、ＮＢＴＩ劣化が生じるときの遅延比率は全体遅延の１／４しかない（ＮＢＴＩ劣化の影響が１／４しかない）のでＮＢＴＩ劣化の感度は図４のリングオシレータよりも小さい。奇数段目のインバータＧ１，Ｇ３，Ｇ５の各回路のＮＭＯＳトランジスタＭＮＡのゲートにＨの電圧が印加されるので、ＰＢＴＩ劣化が生じる。よって、ＰＢＴＩ劣化が生じるときの遅延比率は全体遅延の１／４しかない（ＰＢＴＩ劣化の影響が１／４しかない）のでＰＢＴＩ劣化の感度は図１４のリングオシレータよりも小さい。
【００６０】
図１８に示すように、入力端子Ｔ１に入力する発振制御信号（ＥＮＡ）の状態をＨにすると、ＮＡＮＤ回路Ｇ７の入力端子Ａ，Ｂの値は両方ともＨとなるから、ＮＡＮＤ回路Ｇ７の出力の値はＬとなる。その後に続くゲート回路Ｇ１〜Ｇ６の各回路の出力は各入力を反転した出力となるから、Ｈ，Ｌ，Ｈ，Ｌ，Ｈ，Ｌと続き、最終の奇数段のゲート回路（インバータ）Ｇ６の出力はＬとなる。
【００６１】
そのＬがＮＡＮＤ回路Ｇ７の入力端子Ａに入力されると、他方の入力端子Ｂの値はＨのままであるから、出力はＨに変る。したがって、それ以後の各段の出力は各入力を反転した出力となり、Ｌ，Ｈ，Ｌ，Ｈ，Ｌ，Ｈと続き、最終段のゲート回路（インバータ）Ｇ６の出力はＨに変る。
【００６２】
つまり、発振動作状態にされると、論理信号が各段で反転しながら次々と伝播して行くが、ゲート回路は全部で奇数段であるので、リング状の段を１周して元へ戻った時の出力は、前回の反転出力となっている。したがって、次の段以降のゲート回路の出力もまた次々と反転し、結局、発振動作状態にされている間中、各段の出力はＨになったりＬになったりするのを繰り返す。この出力が出力端子Ｔ２より取り出される。
【００６３】
発振に関与するＭＯＳトランジスタは、発振動作時にゲート電圧が変化され、オン，オフ動作を繰り返すＭＯＳトランジスタである。そういうＭＯＳトランジスタは、入力端子Ａからゲート電圧が与えられているものである。したがって、最初のＮＡＮＤ回路Ｇ７ではＰＭＯＳトランジスタＭＰＡとＮＭＯＳトランジスタＭＮＡである。入力端子Ａが接続されているインバータＧ１〜Ｇ６の各回路では、ＰＭＯＳトランジスタＭＰＡとＮＭＯＳトランジスタＭＮＡの全てである。
【００６４】
図１９に示すように、ＮＢＴＩ劣化の影響を受ける立下り入力信号伝搬遅延（ｔＨＬ）は、奇数段のインバータと偶数段のインバータとで同程度であり、遅延比率の１／２程度となり、図４のリングオシレータよりもＮＢＴＩ劣化の感度が大きい。ＰＢＴＩ劣化の影響を受ける立上り入力信号伝搬遅延（ｔＬＨ）は、奇数段のインバータと偶数段のインバータとで同程であり、遅延比率の１／２程度となり、図１４のリングオシレータよりもＰＢＴＩ劣化の感度が大きい。発振動作では必ずゲート回路がＮＢＴＩ劣化影響およびＰＢＴＩ劣化影響を受けるため、常時発振動作時は劣化を抑えることができない。例えば、図２１に示すように、ゲート回路Ｇ４の出力信号（Ｖ３）は、ＮＢＴＩ劣化により遅延する。図２１の破線はＮＢＴＩ劣化前の電圧遷移で、実線はＮＢＴＩ劣化後の電圧遷移を示している。
【００６５】
実施形態に係るリングオシレータの効果について図２２、２３を用いて説明する。図２２はリングオシレータの周波数劣化感度を示す図である。図２３は図４のリングオシレータの周波数劣化感度と駆動力比率との関係を示す図である。
【００６６】
図２２の各感度はそれぞれ比較例の感度で規格化したものであり、左から比較例、実施例１、実施例２の順に棒グラフで表されている。ＤＣ−ＮＢＴＩはリングオシレータが非発振動作状態で受けたＮＢＴＩに対する周波数劣化を意味する。ＡＣ−ＮＢＴＩはリングオシレータが発振動作状態で受けたＮＢＴＩに対する周波数劣化を意味する。ＤＣ−ＰＢＴＩはリングオシレータが非発振動作状態で受けたＰＢＴＩに対する周波数劣化を意味する。ＡＣ−ＰＢＴＩはリングオシレータが発振動作状態で受けたＰＢＴＩに対する周波数劣化を意味する。
【００６７】
比較例に対して実施例１はＡＣ−ＮＢＴＩの感度およびＤＣ−ＮＢＴＩの感度を大幅に低減可能である。また、ＤＣ−ＰＢＴＩの感度を大幅に増加可能である。
【００６８】
比較例に対して実施例２はＡＣ−ＰＢＴＩの感およびＤＣ−ＰＢＴＩの感度を大幅に低減可能である。また、ＤＣ−ＮＢＴＩの感度を大幅に増加可能である。
【００６９】
図２４に示すように、ＮＡＮＤ回路に対するＮＯＲ回路の駆動力の比率が大きいほどＡＣ−ＮＢＴＩおよびＤＣ−ＮＢＴＩの感度が低く、ＤＣ−ＰＢＴＩの感度が高い。曲線の左端がＮＡＮＤ回路に対するＮＯＲ回路の駆動力の比率が２で曲線の右端が８である。ＮＡＮＤ回路に対するＮＯＲ回路の駆動力の比率が２以上であるのが好ましく、４以上であるのがより好ましい。
【００７０】
＜応用例１＞
実施形態に係るモニタ回路（実施例１または実施例２に係るリングオシレータ）を用いた応用例１について図２４、２５を用いて説明する。図２４は応用例１に係る遅延検知回路と制御回路とを示すブロック図である。図２５は図４のリングオシレータの周波数劣化を示す図である。
【００７１】
応用例１はモニタ回路１０を経年劣化モニタ回路（信頼性低下検知回路）として使用する場合である。半導体装置１はモニタ回路１０と制御回路２０を一つの半導体チップ（半導体基板）に備える。制御回路２０はモニタ回路１０とは別の半導体チップに備えてもよい。
【００７２】
半導体装置１の出荷前のテスト時に計測したリングオシレータ１１の周波数カウンタ１２１のカウント値をフラッシュメモリ等の不揮発性メモリ３０に格納し、半導体装置１への電源投入後それを初期値として不揮発性メモリ３０からレジスタ１２３に格納する。不揮発性メモリ３０は半導体装置１に内蔵されるＣＰＵのプログラムが格納される不揮発性メモリと同じメモリであってもよい。レジスタ１２３を不揮発メモリで構成してもよい。初期値はストレスを受ける前のリングオシレータ１１の発振周波数に相当する。図２５に示すように、時間と共にリングオシレータ１１の周波数劣化が進み周波数カウンタ１２１のカウント値が減少するので、周波数カウンタ１２１のカウント値が初期値と一致しなくなったときに、劣化を検知することができる。リングオシレータ１１を非発振動作状態にして、ストレス（実施例１ではＤＣ−ＰＢＴＩ、実施例２ではＤＣ−ＮＢＴＩ）を印加する（ストレス印加）。その後、リングオシレータ１１を発振動作状態にして、周波数カウンタ１２１のカウント値とレジスタ１２３内の初期値とを比較することで実施例１ではＰＢＴＩ劣化量を、実施例２ではＮＢＴＩ劣化量を高感度に検知する（遅延検知）。初期値との比較結果情報（ＰＢＴＩ劣化検出信号またはＮＢＴＩ劣化検出信号）をコントローラ２１へ送信し、制御回路２０内のメモリに格納されるシステムソフトウェア２２にフィードバックする。ストレス印加と遅延検知は、図示しないタイマなどで発振制御信号（ＥＮＡ）を制御して一定時間ごとに行うようにしてもよい。モニタ回路１０は実施例１および実施例２のリングオシレータのいずれか一方を備えているが、実施例１および実施例２のリングオシレータの両方を備えてもよい。これにより、ＰＢＴＩ劣化量およびＮＢＴＩ劣化量を高感度に検知することができる。
【００７３】
＜応用例２＞
実施形態に係るモニタ回路（実施例１または実施例２に係るリングオシレータ）を用いた応用例２について図２６、２７を用いて説明する。図２６は応用例２に係る遅延検知回路と制御回路とを示すブロック図である。図２７はリングオシレータの周波数の電圧依存性を示す図である。
【００７４】
応用例１はモニタ回路１０を電圧検出回路（電圧降下検知回路）として使用する場合である。半導体装置１はモニタ回路１０と制御回路２０を一つの半導体チップ（半導体基板）に備える。制御回路２０はモニタ回路１０とは別の半導体チップに備えてもよい。
【００７５】
半導体装置１の出荷前の低電圧のテスト時に計測したリングオシレータ１１の周波数カウンタ１２１のカウント値を不揮発性メモリ３０に格納し、半導体装置１への電源投入後それを閾値として不揮発性メモリ３０からレジスタ１２３に格納する。レジスタ１２３を不揮発メモリで構成してもよい。閾値は所定の最低電圧時のリングオシレータ１１の発振周波数に相当する。図２７に示すように、電圧が低くなるにつれてリングオシレータ１１の周波数が低下し周波数カウンタ１２１のカウント値は小さくなるので、周波数カウンタ１２１のカウント値と閾値が一致したとき電圧降下を検知することができる。リングオシレータ１１を発振動作状態にして、周波数カウンタ１２１のカウント値とレジスタ１２３内の閾値を比較することで実施例１ではＮＢＴＩ劣化に、実施例２ではＰＢＴＩ劣化に影響を受けずに電圧ドロップを検知する。閾値との比較結果情報をコントローラ２１へ送信し、周波数コントローラ２３にフィードバックする。例えば、周波数コントローラ２３は電圧降下を検知したときは、半導体装置１に内蔵されるＣＰＵ等の動作周波数を下げて、半導体装置１の誤動作を防止する。
【００７６】
以上、本発明者によってなされた発明を実施形態、実施例、比較例および応用例に基づき具体的に説明したが、本発明は、上記実施形態、実施例、比較例および応用例に限定されるものではなく、種々変更可能であることはいうまでもない。
【００７７】
例えば、リングオシレータのゲート回路Ｇ１，Ｇ３，Ｇ５，Ｇ７はＮＡＮＤ回路、ゲート回路Ｇ２，Ｇ４，Ｇ６はＮＯＲ回路で構成する例について説明したが、ゲート回路Ｇ１，Ｇ３，Ｇ５，Ｇ７はＮＯＲ回路、ゲート回路Ｇ２，Ｇ４，Ｇ６はＮＡＮＤ回路で構成してもよい。
【００７８】
また、リングオシレータのゲート回路はＮＡＮＤ回路およびＮＯＲ回路で構成する例を説明したが、ＮＡＮＤ回路の代わりに高基準電位と出力の間に直列接続されるＰＭＯＳトランジスタの段数が低基準電位と出力の間に直列接続されるＮＭＯＳトランジスタの段数よりも少ないゲート回路で構成してもよい。また、ＮＯＲ回路の代わりに高基準電位と出力の間に直列接続されるＰＭＯＳトランジスタの段数が低基準電位と出力の間に直列接続されるＮＭＯＳトランジスタの段数よりも多いゲート回路で構成してもよい。また、ＮＡＮＤ回路の代わりにｔＨＬがｔＬＨよりも大きいゲート回路で構成してもよく、ＮＯＲ回路の代わりにｔＨＬがｔＬＨよりも小さいゲート回路で構成してもよい。
【００７９】
＜好ましい態様＞
以下に、好ましい態様について付記する。
（付記１）
半導体装置は、
リングオシレータと、
前記リングオシレータの発振周波数に基づいてゲート回路の遅延を検知する遅延検知回路と、
を備え、
前記リングオシレータは、
発振制御信号を入力する入力端子と、
発振信号を出力する出力端子と、
前記入力端子に接続される第一入力端子と前記入力端子と異なる端子が接続される第二入力端子とを有する発振制御ゲート回路と、
第一ゲート回路と、
第二ゲート回路と、
を備え、
前記第一ゲート回路はソースが第一電位に接続されるＰＭＯＳトランジスタとソースが第一電位よりも低い第二電位に接続されるＮＭＯＳトランジスタとを有し、
入力信号の立上り変化から出力信号の立下り変化までの立上り入力信号遅延時間が入力信号の立下り変化から出力信号の立上り変化までの立下り入力信号遅延時間よりも大きく、
前記第二ゲート回路はソースが前記第一電位に接続されるＰＭＯＳトランジスタとソースが前記第二電位に接続されるＮＭＯＳトランジスタとを有し、前記立上り入力信号遅延時間が前記立下り入力信号遅延時間よりも小さく、
前記第一ゲート回路と前記第二ゲート回路が交互に縦続接続され、
前記第一ゲート回路の複数の入力同士が接続され、
前記第二ゲート回路の複数の入力同士が接続され、
前記第一ゲート回路と前記第二ゲート回路の遅延比率は異なる。
（付記２）
付記１の半導体装置において、
前記発振制御ゲート回路の出力端子は前記第一ゲート回路の入力端子に接続され、前記第二入力端子は前記第二ゲート回路の前記第二出力端子に接続される。
（付記３）
付記２の半導体装置において、
前記リングオシレータの出力端子は、前記発振制御ゲート回路の出力端子、前記第一ゲート回路の前記第一出力端子および前記第二ゲート回路の前記第二出力端子のいずれか一つと接続される。
【符号の説明】
【００８０】
１・・・半導体装置
１０・・・モニタ回路
１１・・・リングオシレータ
１２・・・遅延検知回路
１２１・・・周波数カウンタ
１２２・・・比較器
１２３・・・レジスタ
２０・・・制御回路
Ｇ１〜Ｇ７・・・ゲート回路
【図１】
2018050219.tif 000003
【図２】
2018050219.tif 000004
【図３】
2018050219.tif 000005
【図４】
2018050219.tif 000006
【図５】
2018050219.tif 000007
【図６】
2018050219.tif 000008
【図７】
2018050219.tif 000009
【図８】
2018050219.tif 000010
【図９】
2018050219.tif 000011
【図１０】
2018050219.tif 000012
【図１１】
2018050219.tif 000013
【図１２】
2018050219.tif 000014
【図１３】
2018050219.tif 000015
【図１４】
2018050219.tif 000016
【図１５】
2018050219.tif 000017
【図１６】
2018050219.tif 000018
【図１７】
2018050219.tif 000019
【図１８】
2018050219.tif 000020
【図１９】
2018050219.tif 000021
【図２０】
2018050219.tif 000022
【図２１】
2018050219.tif 000023
【図２２】
2018050219.tif 000024
【図２３】
2018050219.tif 000025
【図２４】
2018050219.tif 000026
【図２５】
2018050219.tif 000027
【図２６】
2018050219.tif 000028
【図２７】
2018050219.tif 000029