(57)【要約】【課題】トランスインピーダンス増幅器（ＴＩＡ）を有する長測距ライダー用の高ダイナミックレンジアナログフロントエンド受信機を動作させるためのシステムおよび方法を提供する。【解決手段】システムおよび方法は、ＴＩＡの飽和を防止するためのクリッピング回路を含む。クリッピング回路の出力は、ダイオードまたはトランジスタを介してＴＩＡの入力に接続され、ＴＩＡの入力電圧は、ＴＩＡの飽和閾値電圧に近いかまたはわずかだけ上回るように調整される。ダイオードまたはトランジスタと直列に制限抵抗を接続することにより、ＴＩＡの入力電圧の調整を改善することができる。より高い入力電流、したがってより高い電圧を消散することができる第２のクリッピング回路を第１のクリッピング回路と並列に接続してもよい。ＴＩＡへの入力電流をさらに制限するために第１および第２のクリッピング回路の間に抵抗素子を配置してもよい。【選択図】図１
2018163156.tif 000002
【特許請求の範囲】
【請求項１】
フロントエンド受信機であって、
トランスインピーダンス増幅器（ＴＩＡ）の入力ポートに印加される入力電流を出力電圧に変換するように構成されたＴＩＡと、
第１のクリッピング回路であって、ターンオン電圧を備えた整流素子を有するダイオード経路経由で前記入力ポートに連結され、前記第１のクリッピング回路に印加されるクリップ電圧に応答して、前記ＴＩＡの入力電圧の最大値を、前記整流素子の前記ターンオン電圧を上回らないだけ前記ＴＩＡの飽和閾値電圧を超える値に制限するように構成された、第１のクリッピング回路と、を備える、フロントエンド受信機。
【請求項２】
前記入力ポートに連結された信号出力を有し、光信号に応答して前記入力電流を供給するフォトダイオードをさらに備える、請求項１に記載のフロントエンド受信機。
【請求項３】
前記第１のクリッピング回路は、前記クリップ電圧に連結された第１の入力端子と前記ＴＩＡの前記入力ポートに連結された第２の入力端子とを有する第１の増幅器を備える適応クリッピング回路であり、前記ダイオード経路は、前記第１の増幅器の出力端子と前記ＴＩＡの前記入力ポートとを連結する、請求項１に記載のフロントエンド受信機。
【請求項４】
前記整流素子はダイオードを備える、請求項１に記載のフロントエンド受信機。
【請求項５】
前記整流素子は、前記第１の増幅器の前記出力端子に連結されたゲートと前記ＴＩＡの前記入力ポートに連結されたエミッタとを有するトランジスタを備える、請求項３に記載のフロントエンド受信機。
【請求項６】
前記ダイオード経路は、直列に接続された制限抵抗経由で前記第１の増幅器の前記出力端子と前記ＴＩＡの前記入力ポートとを連結し、前記第２の入力端子は、前記直列に接続された制限抵抗経由で前記ＴＩＡの前記入力ポートに連結される、請求項３に記載のフロントエンド受信機。
【請求項７】
前記直列に接続された制限抵抗は、前記ＴＩＡのフィードバック抵抗の抵抗値よりも約少なくとも１桁だけ小さい抵抗値を有する、請求項６に記載のフロントエンド受信機。
【請求項８】
前記第２の入力端子は、前記直列に接続された制限抵抗の両端の電流誘起電圧降下だけ前記ＴＩＡの前記入力電圧より低い電圧を感知する、請求項６に記載のフロントエンド受信機。
【請求項９】
前記ＴＩＡの前記入力ポートと前記フォトダイオードの前記信号出力との間に介在する抵抗素子と、前記フォトダイオードの前記信号出力に接続された電流消散ダイオード回路と、をさらに備える、請求項２に記載のフロントエンド受信機。
【請求項１０】
前記電流消散ダイオード回路は静電気放電ダイオード（ＥＳＤ）を備える、請求項９に記載のフロントエンド受信機。
【請求項１１】
前記電流消散ダイオード回路は、第２のターンオン電圧を備えた第２の整流素子を有する第２のダイオード経路経由で前記フォトダイオードの前記信号出力に接続された第２のクリッピング回路を備え、および、前記第２のクリッピング回路に印加される第２のクリップ電圧に応答して、前記抵抗素子を流れる光電流の残りの部分が前記抵抗素子の両端に電圧降下を生成するように、前記ＴＩＡの前記入力ポートにおける前記入力電圧は、前記ＴＩＡの前記飽和閾値電圧よりも前記第２のターンオン電圧を上回らないだけ高い最大値に制限されるように、前記フォトダイオードによって発生され前記第２のダイオード経路を流れる前記光電流の一部を消散させるように構成される、請求項９に記載のフロントエンド受信機。
【請求項１２】
トランスインピーダンス増幅器（ＴＩＡ）を有するフロントエンド受信機を動作させる方法であって、
クリップ電圧を、第１の適応クリッピング回路の第１の入力端子に供給することと、
前記ＴＩＡの入力電圧から導出されたフィードバック電圧を、前記第１の適応クリッピング回路の第２の入力端子に供給することと、
前記第１の適応クリッピング回路の出力電圧を、ターンオン電圧を有する整流素子を備えるダイオード経路経由で前記ＴＩＡの入力ポートに連結することと、
前記フィードバック電圧が前記クリップ電圧に等しくなるように前記第１の適応クリッピング回路の前記出力電圧を調整することと、を含み、
前記ＴＩＡの入力電圧の最大値が、前記ＴＩＡの飽和閾値電圧よりも前記整流素子の前記ターンオン電圧を上回らないだけ高い値に制限されるように前記クリップ電圧が選択される、方法。
【請求項１３】
前記ＴＩＡの前記入力電圧は、光信号に応答してフォトダイオードによって発生される光電流から導出される、請求項１２に記載の方法。
【請求項１４】
前記整流素子はダイオードを備える、請求項１２に記載の方法。
【請求項１５】
前記整流素子は、前記第１の適応クリッピング回路の出力端子に連結されたゲートと前記ＴＩＡの前記入力ポートに連結されたエミッタとを有するトランジスタを備える、請求項１２に記載の方法。
【請求項１６】
前記ダイオード経路は、前記整流素子と直列に接続された制限抵抗をさらに備える、請求項１２に記載の方法。
【請求項１７】
前記フィードバック電圧は、前記制限抵抗両端の電圧降下分だけ前記ＴＩＡの前記入力電圧よりも小さい、請求項１６に記載の方法。
【請求項１８】
前記フォトダイオードの信号出力と前記ＴＩＡの前記入力ポートとの間に抵抗素子を接続することと、
電流消散ダイオード回路を前記フォトダイオードの前記信号出力に接続することと、をさらに含み、前記抵抗素子を流れる前記光電流の残りの部分が前記抵抗素子の両端に電圧降下を生成するように、前記ＴＩＡの前記入力ポートにおける前記入力電圧は、前記ＴＩＡの前記飽和閾値電圧よりも前記整流素子のターンオン電圧を上回らないだけ高い最大値に制限されるように、前記電流消散ダイオード回路は前記フォトダイオードによって発生された前記光電流の一部を消散させるように構成される、請求項１３に記載の方法。
【請求項１９】
トランスインピーダンス増幅器（ＴＩＡ）を有するフロントエンド受信機であって、
クリップ電圧を第１の適応クリッピング回路の入力に印加し、前記第１の適応クリッピング回路の出力電圧を前記クリップ電圧に見合って調整する手段と、
前記第１の適応クリッピング回路の出力と前記ＴＩＡの入力ポートとの間に接続された整流手段と、を備え、
前記クリップ電圧は、前記ＴＩＡの前記入力ポートにおける最大入力電圧が、前記ＴＩＡの飽和閾値電圧よりも前記整流手段のターンオン電圧を上回らないだけ高いように選択される、フロントエンド受信機。
【請求項２０】
信号電流を発生する光検出器手段と、
前記光検出器手段と前記ＴＩＡの前記入力ポートとの間に接続された抵抗手段と、
前記光検出器手段に接続された電流消散手段と、をさらに備え、前記電流消散手段は、前記抵抗手段を流れる前記信号電流の残りの部分が前記抵抗手段の両端の電圧降下を生成するように、前記ＴＩＡの前記入力ポートの入力電圧が前記ＴＩＡの前記飽和閾値電圧よりも前記整流手段のターンオン電圧を上回らないだけ高くなるように、前記光検出器手段によって発生された前記信号電流の一部を消散するように構成された、請求項１９に記載のフロントエンド受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
本出願は、２０１７年３月２７日に出願された米国仮出願第６２／４７７，０５３号、および２０１７年４月７日に出願された米国仮出願第６２／４８３，３１５号の利益を主張する。本米国仮出願は、参照によりその全体が本明細書に組み込まれる。
【０００２】
本開示は、物体からの測距または距離を測定するためにパルス光源からの光を使用する遠隔検知の分野に関する。より具体的には、本開示は、遠隔検知アプリケーションに使用されるタイプのシャントフィードバックトランスインピーダンス増幅器に関する。
【背景技術】
【０００３】
例えばレーザーによって放射され、遠方の物体によって再帰反射される光パルスを使用する遠隔検出は、時にはライダー（ＬＩＤＡＲ、光検出と測距）とも呼ばれる。以下、フロントエンド受信機とも呼ばれるライダー受信機は、受信素子としてフォトダイオード（ＰＤ）またはアバランシェフォトダイオード（ＡＰＤ）を有する光受信機、および例えばシャントフィードバック増幅器であって、受信フォトダイオードからの光電流を電圧に変換するトランスインピーダンス増幅器（ＴＩＡ）を含む。
【０００４】
以下では、特に断りのない限り、用語フォトダイオード（ＰＤ）とアバランシェフォトダイオード（ＡＰＤ）は互換的に使用される。フォトダイオードは、典型的にはｐ−ｎ接合またはＰＩＮ構造である。十分なエネルギーの光子がダイオードに当たるとき、それは電子−正孔対を生み出す。このメカニズムは、内部光電効果としても知られている。吸収が接合の空乏領域に、またはそれから一拡散長離れて起きる場合、これらのキャリアは空乏領域の内蔵電界によって接合から掃き出される。こうして、正孔はアノードに向かって移動し、電子はカソードに向かって移動し、光電流が生成される。ゼロバイアスまたは光起電力モードで使用するとき、デバイスからの光電流の流れが制限され、電圧が高まる。光伝導モードで使用されるとき、ダイオードはしばしば（アノードに対してカソードが正に駆動されて）逆バイアスされる。これは、追加の逆バイアスが空乏層の幅を増加させるので応答時間を短縮し、接合部の静電容量を減少する。逆バイアスはまた光電流の大きな変化なしに暗電流も増加させる。所与のスペクトル分布に対して、光電流は照度（および放射照度）に対し線形に比例する。
【０００５】
ＡＰＤは、アバランシェ増倍を通じて利得の内蔵第１段を提供する光検出器と考えることができる。機能的な観点から見ると、それらは光電子増倍管と同等の半導体と見なすことができる。その高い感度のために、ＡＰＤの典型的なアプリケーションは、レーザー測距器および長測距光ファイバ遠距離通信にある。
【０００６】
いくつかのアプリケーションでは、ＡＰＤは受信電磁力に比例する電流パルスを生成し、ＴＩＡは電流パルスを電圧パルスに変換し、遠方の物体からのより弱い信号を検出するために高利得も提供する。より近くの物体については、ＴＩＡの入力の電流パルスの大きさは、ＴＩＡの線形動作の限界に達し得る。そのような場合、ＴＩＡは飽和状態になる。シャントフィードバック増幅器トポロジーでは、飽和により、出力電圧パルスが一定量だけ広がり、それはパルス幅歪と呼ばれる。過負荷時に、そのようなトランスインピーダンス増幅器は、ＴＩＡが線形動作に戻ることができるまで非常に長い緩和時間を有する。
【発明の概要】
【課題を解決するための手段】
【０００７】
トランスインピーダンス増幅器（ＴＩＡ）を有する長測距ライダー用の高ダイナミックレンジアナログフロントエンド受信機を動作させるためのシステムおよび方法は、ＴＩＡの飽和を防止するためのクリッピング回路を含む。クリッピング回路の出力は、ダイオードまたはトランジスタを介してＴＩＡの入力に接続され、ＴＩＡの入力電圧がＴＩＡの飽和閾値電圧に近いかまたはわずかに上にとどまるように調整される。ダイオードまたはトランジスタと直列に制限抵抗を接続することにより、ＴＩＡの入力電圧の調整を改善することができる。より高い入力電流、したがってより高い電圧を消散することができる第２のクリッピング回路を第１のクリッピング回路と並列に接続してもよい。ＴＩＡへの入力電流をさらに制限するために第１および第２のクリッピング回路の間に抵抗素子を配置してもよい。
【０００８】
大きな光電流によって引き起こされるパルス幅歪がないまたは最小限である受信フォトダイオードまたはＡＰＤからの光電流の検出を可能にするトランスインピーダンス増幅器（ＴＩＡ）を有するフロントエンド受信機を提供ことは有益である。ＴＩＡが深く飽和状態になるのを防止するようにトランスインピーダンス増幅器（ＴＩＡ）の入力電圧を適応的にクリッピングするシステムおよび方法は、ＴＩＡの入力からのフィードバック電圧およびクリップ電圧を受信する第１の適応クリッピング回路を含む。第１の適応クリッピング回路の出力は、ダイオードまたはトランジスタ経由でＴＩＡの入力に接続され、飽和ＴＩＡの入力電圧がＴＩＡの飽和閾値電圧にできるだけ近く保たれ、ダイオードまたはトランジスタのターンオン電圧以上でＴＩＡの飽和電圧を決して超えないように、好ましくはダイオードまたはトランジスタのターンオン電圧の半分以下に調整される。ダイオードまたはトランジスタと直列に制限抵抗を接続することにより、ＴＩＡの入力電圧の調整を改善することができる。第１の適応クリッピング回路よりも高い入力電流、したがって高い電圧を消散することができる第２のクリッピング回路を、第１の適応クリッピング回路と並列に接続してもよい。
【０００９】
ある実施形態では、入力ポートに印加される入力電流を出力電圧に変換するように構成されたトランスインピーダンス増幅器（ＴＩＡ）、およびダイオード経路経由で入力ポートに連結され、第１の適応クリッピング回路に印加されるクリップ電圧に応答して、ＴＩＡが過度に飽和しないようにＴＩＡの入力電圧の最大値を外部印加クリップ電圧に制限するように構成された第１の適応クリッピング回路を含むフロントエンド受信機が提供される。場合によっては、第１の適応クリッピング回路は、ＴＩＡがＴＩＡの飽和閾値電圧にできるだけ近づいて動作するようにＴＩＡの入力電圧の最大値を制限することができる。
【００１０】
ある実施形態では、ＴＩＡが過度に飽和しないように、またはＴＩＡをＴＩＡの飽和閾値電圧にできるだけ近づけて動作させるように、フロントエンド受信機のトランスインピーダンス増幅器（ＴＩＡ）を動作させる方法が提供されており、この方法は、第１の適応クリッピング回路の第１の入力端子にＴＩＡの飽和閾値電圧にほぼ等しいように選択されたクリップ電圧を供給することと、第１の適応クリッピング回路の第２の入力端子にＴＩＡの入力電圧から導出されたフィードバック電圧を供給することと、第１の適応クリッピング回路の出力電圧を、ターンオン電圧を有する整流素子を含むダイオード経路経由でＴＩＡの入力ポートに連結することと、フィードバック電圧がクリップ電圧に等しくなるように第１の適応クリッピング回路の出力電圧を調整することと、を含む。このようにして、ＴＩＡが過度に飽和しないことを保証するために、ＴＩＡの入力電圧の最大値は、ＴＩＡの飽和閾値電圧より整流素子のターンオン電圧を上回らないだけ、好ましくは整流素子のターンオン電圧半分だけ、高い値に制限される。
【００１１】
本開示およびその特徴かつ利点のより完全な理解を提供するために、添付の図面と併せて以下の説明を参照するが、ここで同様の参照符号は同様の部分を表す。
【図面の簡単な説明】
【００１２】
【図１】本開示のいくつかの実施形態による、トランスインピーダンス増幅器（ＴＩＡ）の過飽和によるパルス幅拡大の概略図を示す。
【図２】本開示のいくつかの実施形態による、外部制御電圧によって制御されるクリッピング回路を有するＴＩＡを示す。
【図３】本開示のいくつかの実施形態による、図２のクリッピング回路を有するクリッピングの効果をＴＩＡの入力電圧および出力電圧上に示す。
【図４】本開示のいくつかの実施形態による、外部クリップ電圧によって制御される適応クリッピングのための第１の実施形態の概略回路図を示す。
【図５】本開示のいくつかの実施形態による、外部クリップ電圧によって制御される適応クリッピングのための第２の実施形態の概略回路図を示す。
【図６】本開示のいくつかの実施形態による、図４および６の適応クリッピング回路を有するＴＩＡの入力電圧のクリッピングおよび適応クリッピングの効果を示す。
【図７】（ａ）は、本開示のいくつかの実施形態による、図２のクリッピング回路と図５の適応クリッピング回路の組合せを示す。（ｂ）は、本開示のいくつかの実施形態による、図２のクリッピング回路と図４の適応クリッピング回路の組合せを示す。
【図８】（ａ）は、本開示のいくつかの実施形態による、図５の適応クリッピング回路と追加の電流制限抵抗の組合せを示す。（ｂ）は、本開示のいくつかの実施形態による、図４の適応クリッピング回路と追加の電流制限抵抗の組合せを示す。
【図９】本開示のいくつかの実施形態による、制限抵抗付きの図８（ｂ）の適応クリッピング回路を有するＴＩＡの入力電圧の適応クリッピングの効果を示す。
【図１０】電流制限抵抗素子および２つのクリッピング回路を有する適応クリッピングのための第３の実施形態の概略回路図を示す。
【図１１】電流制限抵抗素子および静電気放電ダイオード（ＥＳＤ）を有する適応クリッピングのための第４の実施形態の概略回路図を示す。そして
【図１２】例示的な動作パラメータを有する図１０の適用クリッピング回路を示す。
【発明を実施するための形態】
【００１３】
パルス飛行時間型（ＴＯＦ）レーザー測距方法は、光学的に目に見えるターゲットへの、およびフロントエンド受信機に戻ってくる短いレーザーパルス（例えば約３ｎｓの幅）の通過時間（ΔＴ）の測定に基づく。測定された通過時間は、ターゲットと受信機との間の距離（Ｒ）に変換することができる。
【００１４】
パルスＴＯＦ測定に基づくライダーは、高い測定速度（＞１０００結果／秒）が必要な、受信されたエコーのダイナミクスが非常に幅広い（＞１：１０００）、および非連動ターゲットへ数十メートルまでの距離へ単一の送信パルスでも正確な距離測定（＜１ｃｍ）が必要な環境知覚システムにおいて特に魅力的である。この種の例は、交通アプリケーションにおける衝突予防システムおよびスキャナである。例えば、自動車アプリケーションにおいて、ダイナミックレンジは１：１００，０００を超えることがある。鏡のような反射または近接物体からの反射の場合、非常に高い入力信号が受信機チャネルの入力部に現れることがある。入力信号は、１０〜１００ｍＡに近づき、または０．５〜１Ａに近づくこともあり、これは受信機チャネルを飽和させる可能性がある。
【００１５】
興味深いのはまた、ライダーアプリケーションにおける受信パルスのパルス幅の測定であり、なぜならライダーアプリケーションにおける送信されたパルスと受信されたパルスとの間のパルス幅の差は、天候（湿気、霧、など）についての情報も運ぶからである。パルス幅は、例えば、霧の状態下での複数の散乱事象のために増加する可能性があり、したがってＴＩＡ自身のパルス幅拡大からこのパルス幅拡大を区別することは価値がある。パルス幅を制限することはまた、所与の時間周期におけるパルス列のパルス数を増加させることを可能にし、ＳＮＲを改善するために平均化技術を使用するときに役立つ。
【００１６】
それゆえに、ＴＩＡの飽和閾値電圧を非常に超える電圧を誘起する大電流によって引き起こされるＴＩＡの深い飽和を防止すること、および広範囲の入力電流振幅にわたってパルス幅歪の量と変動の両方を小さく保つことは有利なことであり、多くの場合必須である。
【００１７】
図１（ａ）は、レーザーパルスに応答して発生される光電流Ｉｉｎの例示的な電流パルスを示す。光電流パルスＩｉｎは、ＴＩＡの入力に入力電圧Ｖｉｎを生成し、ＴＩＡがその線形動作範囲で動作する場合、入力電流の形状を反映する。しかしながら、ＴＩＡは、それ以上でＴＩＡが飽和する入力飽和電圧閾値Ｖｓａｔ，ｔｈによって特徴付けられる。光電流Ｉｉｎが増加すると、ＴＩＡ入力電圧Ｖｉｎは「過飽和」領域に入り、そこからパルスの終わりにフィードバック抵抗Ｒｆを介する抵抗−コンデンサ（ＲＣ）放電によって決定される時定数で減衰する。静電容量Ｃの値は、例えば、ＡＰＤに対する静電容量およびシステムの他の寄生静電容量によって決定される。図１（ｂ）から明らかなように、パルスの幅は、ＴＩＡの入力電圧Ｖｉｎが線形動作領域（＜Ｖｓａｔ，ｔｈ）に戻る前に実質的に広げられる。これは、出力電圧Ｖｏｕｔ，ｓａｔの検出されたパルス幅を図１（ｃ）に表した量だけ「パルス幅歪」として増加し、したがって、図１（ａ）の受信光電流パルスＩｉｎの形状にもはや似ていない。したがって、ＴＩＡの入力における入力電圧Ｖｉｎを入力飽和電圧閾値Ｖｓａｔ，ｔｈに近い値に制限することが望ましい。
【００１８】
本開示のいくつかの実施形態によれば、図２に図示される概略回路図は、図示されていない光源、例えばレーザー、からの受光入力信号に応答して、アバランシェフォトダイオード（ＡＰＤ）からの光電流Ｉｉｎによって発生された入力電圧Ｖｉｎを入力として受信するトランスインピーダンス増幅器（ＴＩＡ）２００を示す。トランスインピーダンス増幅器のＤＣおよび低周波利得は、増幅器の利得が十分に大きい場合、式（１）および式（２）によって決定することができる。
【００１９】
【数１】
2018163156.tif 000003
【００２０】
それで利得は以下である。
【００２１】
【数２】
2018163156.tif 000004
【００２２】
ＴＩＡのオペアンプの高利得は、フォトダイオード電流を抵抗Ｒｆを通るフィードバック電流に等しく保つ。
【００２３】
本開示のいくつかの実施形態によれば、パルス幅歪またはパルス幅拡大は、ＴＩＡ入力電圧Ｖｉｎをダイオードで制限（クリッピング）することによって低減され、ここでクリッピング経路は、飽和電圧Ｖｓａｔ，ｔｈより低い線形動作中は非アクティブであり、ノイズを大幅に増加させることはない。例えば、ＴＩＡの入力電圧Ｖｉｎは、ＴＩＡの入力をショットキーまたはツェナーダイオード（図示せず）で橋渡しすることによって制限されてもよい。しかしながら、不都合なことに、これらのダイオードがターンオン電圧（Ｓｉ接合では約０．７Ｖ、Ｇｅ接合では約０．３Ｖ）を下回って動作する場合であっても、電流リークによりクリップ電圧を飽和閾値Ｖｓａｔ，ｔｈに非常に近くに選択することはできない。
【００２４】
ダイオードを流れる順方向電流は、次の式で与えられる
【００２５】
【数３】
2018163156.tif 000005
【００２６】
ここで、
ＶＤ＝ダイオード両端の印加電圧
ｋ＝ボルツマン定数（１．３８＊１０−２３ジュール／ケルビン）
Ｔ＝ケルビンでの絶対温度
ｑ＝電子電荷（１．６＊１０−１９クーロン）
ＩＤ＝ダイオードを流れる実際の電流
Ｉｓ＝拡散電流（デバイスに依存する定数）
いわゆる熱ダイオード電圧ＶＴは、室温でｋＴ／ｑ＝２６ｍＶである。
【００２７】
（式３）から、ＩＤはＶＤで指数関数的に増加し、Ｓｉダイオードについて約０．７Ｖのバンドギャップを下回ってさえも非ゼロであることが明らかである。特定のアプリケーションに依存して、図２のダイオード２０４を通る順方向リーク電流は、ダイオード２０４両端の順方向バイアスがダイオードのバンドギャップ（または理論的なターンオン電圧）から熱電圧ＶＴの倍数だけ、例えば熱電圧ＶＴの約８倍、すなわち約８＊２６ｍＶあるいは約２００ｍＶだけ減少しても無視できると考えられる。
【００２８】
本開示のいくつかの実施形態によれば、図２に図示するように、クリップ電圧は、外部制御電圧Ｖｃｔｒｌによって制御される第１の入力を有するバッファ増幅器２０２の出力を、次にＴＩＡの入力に接続された逆バイアスダイオード２０４に接続することによって調整され得る。第２の（図示されていない）入力は、コモンモード電圧、例えば接地に接続することができる。バッファ増幅器は、ボルテージフォロアとして実行されてもよい。ダイオードは、例えば約０．７Ｖのターンオン電圧を有するＳｉダイオードであってもよい。入力電圧Ｖｉｎを、例えば、２Ｖの例示的な飽和閾値Ｖｓａｔ，ｔｈの上でΔＶ＝３５０ｍＶの値にクリップするために、制御電圧Ｖｃｔｒｌは１．８５Ｖでなければならない。ＴＩＡの線形動作の間、ＴＩＡの入力電圧Ｖｉｎが２Ｖの飽和閾値Ｖｓａｔ，ｔｈを下回るとき、ダイオードの電圧が０．２５Ｖであるので図２のダイオード２０４は本質的に非導通であり、入力電圧Ｖｉｎはフィードバック抵抗Ｒｆのみによって決まる。Ｖｉｎが２．３５Ｖを超えるとき、ダイオードは順方向バイアスされ、過剰電流Ｉｉｎはダイオード２０４によって消散される。ΔＶ＝３５０ｍＶの値は、代表例として単に選択されており、ＶｉｎがまだＴＩＡの正常動作範囲内にある限り、例えば、ダイオードのターンオン電圧（Ｓｉダイオードについては０．７Ｖ、Ｇｅダイオードについては０．３Ｖ）にほぼ等しくてもよく、好ましくはダイオードのターンオン電圧の半分、またはダイオードの熱電圧ＶＴの倍数、例えば約８倍のＶＴである２００ｍＶであってもよいことに留意すべきである。
【００２９】
ダイオード２０４は、Ｖｉｎを過度に増加させることなく、飽和閾値Ｖｓａｔ，ｔｈより上で比較的大きな電流を消散することができなければならないので、ダイオードの順方向抵抗は小さくなければならず、大きなダイオードが必要となる。しかしながら、より大きなダイオードはまた、より小さいダイオードよりも著しく大きい静電容量を有し、それは今度は、図１（ｂ）のＲＣ放電時間を制御するＲＣ時定数を増加させ、帯域幅を減少させ、ＴＩＡノイズを増加させる。
【００３０】
入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔならびに付随するパルス幅についてバッファ増幅器２０２に伴うダイオード２０４の効果を図３に概略的に示し、図３（ａ）は、Ｉｉｎ＿１＞Ｉｉｎ＿２＞Ｉｉｎ＿３の３つの異なる例示的入力電流レベルＩｉｎ＿１、Ｉｉｎ＿２およびＩｉｎ＿３を示す。光電流パルスＩｉｎ＿１、Ｉｉｎ＿２およびＩｉｎ＿３は、Ｖｉｎ＝Ｖｃｔｒｌ＋０．７Ｖ＋Ｒｄｉｏｄｅ，ｉｎｔ＊Ｉｉｎとして入力電流Ｉｉｎに依存するＶｉｎを有するＴＩＡの入力に対応する電圧Ｖｉｎ＿１、Ｖｉｎ＿２およびＶｉｎ＿３を生成し、ここでＶｃｔｒｌはバッファ増幅器２０２に印加される制御電圧であり、０．７ＶはＳｉダイオードのターンオン電圧であり、Ｒｄｉｏｄｅ，ｉｎｔはダイオード２０４の内部順方向抵抗である。ダイオード２０４によってアシストされる放電期間は、ダイオード２０４を流れる電流が無視できるようになるとき、すなわちＶｉｎ＝Ｖｃｔｒｌ＋Ｖｄｉｏｄｅ（０）＝Ｖｃｔｒｌ＋０．７Ｖで常に終了する。この例では、電圧Ｖｃｔｒｌ＋Ｖｄｉｏｄｅ（０）は、ＴＩＡの飽和閾値電圧Ｖｓａｔ，ｔｈよりΔＶ〜４５０ｍＶだけ高くなるように選択される、なぜなら、Ｖｉｎ≦Ｖｓａｔ，ｔｈのとき、すなわちダイオードを流れる順方向リーク電流が特定のアプリケーションについて無視できるとき、ダイオードは通常の動作中はオフであるべきだからである。入力電圧ＶｉｎがＶｃｔｒｌ＋Ｖｄｉｏｄｅ（０）を下回ると、入力電流はこの時点からフィードバック抵抗Ｒｆを通してのみ放電することができる。しかしながら、Ｒｆを通しての放電は、Ｉｉｎにかかわらず常にＶｃｔｒｌ＋Ｖｄｉｏｄｅ（０）から始まり、それは、電圧Ｖｉｎ＿１、Ｖｉｎ＿２およびＶｉｎ＿３がＶｃｔｒｌ＋Ｖｄｉｏｄｅ（０）を超えることを引き起こすすべての図示された電流Ｉｉｎ＿１、Ｉｉｎ＿２およびＩｉｎ＿３についてパルス幅拡大が同じであることを暗示する。
【００３１】
Ｖｃｃ，ＡＰＤはＡＰＤの（正の）電源電圧を表す。Ｖｃｃは図１１のＥＳＤの供給電圧を表し、バッファ増幅器およびＴＩＡの供給電圧（図には明示されていない）を表す。Ｖｃｃ，ＡＰＤは通常Ｖｃｃよりも高い。
【００３２】
図３および図１の比較は、パルス幅歪を低減するダイオード２０４を通して大電流を放電する利点を示す。ΔＶ＝Ｖｃｔｒｌ＋Ｖｄｉｏｄｅ（０）−Ｖｓａｔ，ｔｈをほぼゼロに減少させるのに必要な放電時間は、パルス幅歪の主な要因である。ΔＶをできるだけ小さくすることが望ましい。ΔＶを小さくすることによってパルス幅歪を理論的には低減することができるが、ダイオード２０４を通る電流漏洩はＴＩＡの通常動作に悪影響を及ぼし得る、すなわち、Ｖｃｔｒｌ＋Ｖｄｉｏｄｅ（０）がせいぜいＶｓａｔ，ｔｈよりわずかに（例えば、ダイオードのターンオン電圧を上回らないだけ、好ましくはダイオードのターンオン電圧の半分を上回らないだけ、またはＳｉダイオードの熱電圧ＶＴの倍数だけ、例えばＶｉｎがまだＴＩＡの正常動作範囲内にある限り、８＊ＶＴ＝２００ｍＶだけ）上であるようにＶｃｔｒｌが選択されるときである。
【００３３】
パルス幅歪は、図３の結果によって図示されるダイオードアシストクリッピングを用いて図１から低減されるが、Ｒｆを通るΔＶの放電の時定数は、数十ナノ秒のオーダーであり得、これはいくつかのアプリケーションにとって依然として許容できないほど長いと言える。ここで説明する適応クリッピングにより、パルス幅歪をさらに低減することができる。
【００３４】
本開示のいくつかの実施形態によれば、図４に図示するように、入力電圧Ｖｉｎは、外部から印加されるクリップ電圧Ｖｃｌｉｐに見合ってダイオード４０４の両端の電圧を調整することによって適応的にクリップされ得る。図４の適応クリッピング回路は、オペアンプ４０２の反転入力が、図２のようにコモンモード電圧または接地のような固定電位に結ばれず、代わりにＴＩＡの入力端子から電圧Ｖｉｎを受ける点で、図２を参照して先に説明した回路とは異なる。
【００３５】
図４の適応クリッピング回路は以下のように動作する、すなわちオペアンプ４０２の出力電圧は、正入力端子（＋）と負入力端子（−）との間の電圧差に利得係数だけ線形的に比例する。理想的なオペアンプは、無限大利得、無限大入力抵抗、およびゼロ出力抵抗を有する。無限大利得を仮定した結果、出力電圧がオペアンプの線形領域内にあるとき、正入力端子（＋）の電圧は常に負入力端子（−）の電圧に等しい。ダイオード４０４がなければ、図４の回路は、増幅器４０２およびダイオード４０４によって形成されるフィードバックループが常にＶｉｎ＝Ｖｃｌｉｐとなるようにノイズ４１２を駆動するボルテージフォロワとなる。順方向電圧Ｖｆを有するダイオード４０４がオペアンプ４０２の出力と負入力端子（−）との間に挿入され、クリップ電圧Ｖｃｌｉｐが正入力端子（＋）に印加されるとき、オペアンプ４０２およびダイオード４０４によって形成されるフィードバックループは、Ｖｉｎ≦Ｖｃｌｉｐの場合、ＶｉｎをＶｃｌｉｐに等しくすることができない。例えば、上述したように、Ｖｉｎ〜２ＶおよびＶｃｌｉｐ〜２．２Ｖの場合、フィードバックループは効果がなく、ＴＩＡは線形領域で動作し、Ｖｉｎは増幅器２００の出力共通モード電圧と入力電流Ｉｉｎ掛けるＲｆとの和によって決定される。
【００３６】
高電流パルスの間、ＶｉｎはＶｃｌｉｐまで充電され、その時点で、ダイオード４０４を流れる電流が、所望のクリップ電圧Ｖｃｌｉｐを上回らないようにするためにＶｉｎがさらに増加するのを妨げるように、オペアンプ４０２およびダイオード４０４によって形成されるフィードバックループが活性化され、ダイオード４０４のカソードを調整する。図４の例示的な適応クリッピング回路を用いることで、ΔＶ＝Ｖｃｌｉｐ−Ｖｓａｔ，ｔｈは、ダイオード４０４の実際の温度依存ソフトターンオン電圧よりも小さい値に設定することができ、通常の動作中にダイオード４０４を通して高い漏れ電流を引き起こすことなく、パルス幅歪が非常に小さくなり、通常の動作に戻る時間が短くなるという結果をもたらす。これは図２のダイオード回路では可能ではなかった、なぜなら、ΔＶ＝Ｖｃｔｒｌ＋Ｖｄｉｏｄｅ（０）−Ｖｓａｔ，ｔｈの小さな値は、ダイオード２０４の両端に大きな電圧降下をもたらし、通常の動作中に相応の大きな漏れ電流を生じさせるからである。
【００３７】
本開示のいくつかの実施形態によれば、図５に図示するように、ダイオード４０４によって提供される機能、すなわち、フィードバックループがＶｉｎを増加させるのを防ぐ機能は、トランジスタ５０４、例えばオープンエミッタＰＮＰエミッタフォロワまたはオープンソースＰＭＯＳ（ｐ型金属酸化物半導体電界効果トランジスタ）ソースフォロア、によっても提供されることができる、なぜならこれらのオープンエミッタ／オープンソース段の両方共が電流をシンクし、Ｖｉｎを放電／低減することができるが、Ｖｉｎを充電／増加させるための電流を供給することはできないからである。フィードバックループは、Ｖｉｎが、例えば例示的値２．２Ｖを超えるとき、電圧を引き下げる。上述したように、図４および５に示す適応クリッピング回路は、大電流を扱うために適切なサイズにする必要がある、しかしながら、サイズに関係する静電容量は応答時間を制限する。換言すれば、適応クリッピング回路のループ帯域幅は、ループが入力電流パルスの立ち上がりエッジに迅速に応答でき、Ｖｉｎが危険なレベルに達するのを防ぐように十分に高くなければならない。しかしながら、ループは通常の動作中はオフであるので、ループを最初に確立しなければならず（ウェークアップ段階）、その後にのみＶｉｎを下げることによってＶｓａｔ，ｔｈに近い所望のレベルに応答することができる。
【００３８】
より高い「最大許容電流」を達成することの別の問題は、より高い振幅の電流パルスがＶｉｎをＶｓａｔ，ｔｈにより速く充電し、こうしてより速い応答時間を要求することである。
【００３９】
図６（ａ）〜６（ｃ）は、ＴＩＡの入力における入力電圧Ｖｉｎ＿１、Ｖｉｎ＿２、Ｖｉｎ＿３およびＴＩＡによって発生されたＶｏｕｔ＿１、Ｖｏｕｔ＿２、Ｖｏｕｔ＿３の形状に関して異なる、特に非常に高い入力電流レベルＩｉｎ＿１、Ｉｉｎ＿２、Ｉｉｎ＿３の影響を概略的に図示する。上述のように、適応クリッピングは、電圧Ｖｉｎを飽和閾値Ｖｓａｔ，ｔｈに近いＶｃｌｉｐに入力電流Ｉｉｎとは無関係に制限する。Ｖｉｎがクリップされる電圧は飽和閾値Ｖｓａｔ，ｔｈに近いので、残りの過剰電圧ΔＶ＝Ｖｃｌｉｐ−Ｖｓａｔ，ｔｈは時定数τ＝Ｒｆ＊ＣでＲｆを通して放電される。こうして、ＴＩＡからの出力パルスのパルス幅は、図６（ａ）の例示的な入力電流Ｉｉｎ＿３など、過度に高くない入力電流についての入力電流の幅近くに適応クリッピングで低減することができる。
【００４０】
しかしながら、図６（ａ）の入力電流Ｉｉｎ＿１、Ｉｉｎ＿２など、高い入力電流レベルでの図４および５のクリッピング回路の動的応答は、図６（ｂ）のＶｉｎ＿３と比較してＶｉｎ＿２の狭小化に現れるパルス歪み、および電流パルスＩｉｎ＿１の立ち下がりエッジでＶｉｎ＿１に負電圧グリッチを生じさせ、図６（ｂ）におけるＶｉｎ＿１の位相反転という結果になり得る。負電圧グリッチが十分に強い場合、Ｖｉｎ＿１はコモンモード電圧の下に低下し、図６（ｃ）に図示するように、ＴＩＡの出力に反対極性のパルスを生成する。
【００４１】
本開示のいくつかの実施形態によれば、図７に図示するように、適応クリッピングはダイオードクリッピングと組み合わせてもよく、今後アシストされた適応クリッピングと呼ぶ。アシストされた適応クリッピングは、適応クリッピング回路により高速な代替電流経路を追加し、それによりループは入力電流パルスの立ち上がりエッジに素早く応答することができ、Ｖｉｎが望ましくないまたは危険なレベルに達するのを防ぐ。
【００４２】
アシストされた適応クリッピングでは、全体クリッピング回路は図２に従った第１のダイオードクリッピング経路７０１を含み、それは最初に応答し、Ｖｃｌｉｐより幾分高い比較的安全な電圧でＶｉｎをクリップし、制御電圧Ｖｃｔｒｌによって制御される、なぜなら、ダイオードクリッピングは、第１のダイオードクリッピング経路７０１内のダイオードの通過時間だけによって決まるより短い応答時間を有するからである。
【００４３】
その後、図７（ａ）に図示され図５に従って設計された適応クリッピングフィードバックループ７０２および図７（ｂ）に図示され図４に従って設計された適応クリッピングフィードバックループ７０４は、それぞれ、ウェークアップし、電流を消散し始める、なぜなら上述したように、非適応クリッピング回路よりも低い電圧でクリッピングするからである。言い換えれば、非適応第１のダイオードクリッピング経路７０１が最初に応答し、高入力電流の第１のサージを消散させる。その後、適応クリッピングフィードバックループ７０２または７０４がそれぞれウェークアップし、非適応クリッピング回路を通過する電流をまた消散し始め、それにより（適応クリッピングフィードバックループ７０２、７０４はＶｓａｔ，ｔｈより上のより低い電圧値でクリップするので）入力電圧をさらに低減する。この移行期間中、適応クリッピングフィードバックループ７０２、７０４を通る電流は増加するが、非適応クリッピング経路７０１を通る電流は減少する。こうして、Ｖｉｎは、それぞれの適応クリッピングフィードバックループ７０２および７０４を介してほぼＶｃｌｉｐまで放電される。
【００４４】
非常に高い電流が当初、すなわち適応クリッピングフィードバックループ７０２、７０４が起動する前に、第１のダイオードクリッピング経路７０１を有するダイオードクリッピングによって処理されるので、適応クリッピングフィードバックループ７０２、７０４のデバイスを小さくすることができ、フィードバックループの帯域幅を増加させることができる。
【００４５】
本開示のいくつかの実施形態によれば、適応クリッピングは、図８（ａ）の回路８０２内のトランジスタ５０４を通って、または同様に図８（ｂ）の回路８０４内のダイオード４０４を通って流れる適応クリッピング電流を制限することにより、より強固にされてもよい。この目的を達成するために、電流制限抵抗Ｒｌｉｍを、図８（ａ）に示す適応クリッピング回路８０２では、ＴＩＡ２００の入力端子と（８１２の）オープンエミッタＰＮＰエミッタフォロワまたはオープンソースＰＭＯＳソースフォロア５０４との間に、または相応して図８（ｂ）に示す適応クリッピング回路８０４において、ＴＩＡ２００の入力端子と（８１２の）ダイオードのアノードとの間に挿入してもよい。抵抗Ｒｌｉｍ両端の電圧降下の結果、適応クリッピング回路８０２内のＰＮＰエミッタフォロワまたはオープンソースＰＭＯＳソースによって、または適応クリッピング回路８０４内のダイオードによってそれぞれ消散される電流は低減される。
【００４６】
ノード８１２と増幅器４０２の（−）入力との間の適応クリッピング回路８０４のフィードバックループは、ノード８１２をクリップ電圧Ｖｃｌｉｐに保持し、ダイオードが順バイアスされるとき、すなわちＶｉｎ＞Ｖｃｌｉｐのとき、Ｖｉｎが当初より高い電圧Ｖｉｎ＝Ｖｃｌｉｐ＋Ｒｌｉｍ＊Ｉｄｉｏｄｅを有することを可能にする。Ｖｉｎ＜Ｖｃｌｉｐのとき、適応クリッピング回路８０４は影響しない、なぜならその時ダイオード４０４が逆バイアスされ、電流を遮断するからである。適応クリッピング回路８０２も同様に動作する。Ｖｉｎは適応クリッピング回路８０４の初期放電期間中にＲｌｉｍ＊ＩｄｉｏｄｅだけＶｃｌｉｐよりも高い電圧にある一方、ＩｄｉｏｄｅがゼロになるとＶｉｎはＶｃｌｉｐに近づき、適応クリッピング回路８０４を通しての放電を終える。抵抗Ｒｌｉｍは、ノード８１２の電圧とＶｉｎとの間にオフセットを生み出すように動作する。このオフセットは、ノード８１２を充電する（一時的に電圧を引き上げる）手段を提供し、したがって、Ｒｌｉｍを介した放電中にノード８１２をＶｃｌｉｐに保持する能力をフィードバックループに与える。
【００４７】
例示的な適応クリッピング回路８０４の動作が、図９に概略的に図示されている。適応クリッピング回路８０４のフィードバックループは、入力電流ＩｉｎにかかわらずＶｉｎ電圧がＶｃｌｉｐの上Ｒｌｉｍ＊Ｉｄｉｏｄｅである間（図９（ａ）は３つの異なる入力電流レベルＩｉｎ＿１＞Ｉｉｎ＿２＞Ｉｉｎ＿３を示す）、ノード８１２の電圧をＶｃｌｉｐに保持する。入力電流パルスの振幅がゼロに戻るとき、すなわち入力パルスの終わりで、ダイオード４０４はＶｉｎが放電されるのをアシストする電流を導通し続ける。このアシストは、ダイオード４０４を通る電流がゼロに減少するまで続き、その点でＲｌｉｍ上の電圧降下はゼロに等しくなる。その結果、ダイオードアシスト段階は常に電圧Ｖｃｌｉｐで終了する。ダイオード４０４および電流制限抵抗Ｒｌｉｍを介して過電流が適応クリッピング回路８０４を通して消散されると、残留電流はＴＩＡ２００のフィードバック抵抗Ｒｆを通して消散される。ノード８１４の電圧は、ダイオード４０４の順方向電圧降下に見合ってＶｃｌｉｐの下に引き下げられるので、ＶｃｌｉｐとＶｓａｔ，ｔｈとの間の電圧差ΔＶは、例えば０．３〜０．４Ｖ未満、例えば０．１Ｖの値に保持することができ、典型的なＳｉダイオード４０４の順方向電圧０．７Ｖよりもはるかに低いことを強調しなければならない。
【００４８】
上述の議論は、必要な変更を加えて、適応クリッピング回路８０２にも適用される。いくつかの実施形態では、図８に示されていないが、回路はアシストされた適応クリッピングをさらに含むことができ、例えば回路は図７によって図示された第１のダイオードクリッピング経路７０１を含む。
【００４９】
図８に図示された例において、電圧ＶｃｌｉｐへのＲｌｉｍを通した放電の時定数が、ＴＩＡのフィードバックループを通る残りの放電よりもはるかに速くあり得るように、Ｒｆ〜５〜１０ｋΩ、Ｒｌｉｍ〜２０Ωである。
【００５０】
電流制限抵抗Ｒｌｉｍがなければ、ノード８１１と８１２との間の電圧は、ある入力電流レベル（図６（ｂ）参照）を超えて実際に極性を逆転し、フィードバックループが瞬間的に作用できないのでＶｉｎがＶｃｌｉｐ以下に低下することを意味する。Ｖｉｎ＜Ｖｃｌｉｐの場合、Ｖｃｌｉｐは、ダイオード４０４（または相応してトランジスタ５０４）が逆バイアスされているので、ノード８１１をＶｃｌｉｐにプルアップすることができない。この状況は、上述した位相反転につながる。電流制限抵抗Ｒｌｉｍは、フィードバックによって感知されたノード８１２とＶｉｎとの間のオフセットを生み出す。このオフセットは、ノード８１２を充電する手段（一時的なプルアップ経路）を提供し、したがって、放電中にノード８１２をＶｃｌｉｐに保持する能力をフィードバックループに与える。
【００５１】
図１０に図示する本開示のいくつかの実施形態によれば、ＡＰＤのアノードとＴＩＡ２００の入力との間の電流経路に抵抗素子Ｒｄを挿入してもよい。図１０の実施形態において、第１のクリッピング回路１００４は、ＴＩＡ２００の入力と抵抗Ｒｄの第１の端子との間の接続点１０１２に接続されてもよく、第２のクリッピング回路１００２は、ＡＰＤのアノードと抵抗Ｒｄの第２の端子との間の接続点１０１０に接続されてもよい。第２のクリッピング回路１００２は、ＴＩＡ２００の入力においてより少ない容量性負荷でより大きな電流パルスを取り扱うように設計される。この構造では、第１のクリッピング段１００４の目的は、ＴＩＡが適切に動作、すなわちＴＩＡの飽和閾値電圧にできるだけ近く動作できるように、Ｖｉｎを望ましい電圧レベルに保つことである。第１のクリッピング回路１００４によって取り扱われる最大電流は、抵抗Ｒｄによって制限される。第１のクリッピング回路１００４のダイオードＤ１の内部抵抗によって引き起こされる電圧降下は依然として問題であるが、図２に伴って前述したように、第１のクリッピング回路１００４によって供給される最大電流は、抵抗Ｒｄによっておよび第２のクリッピング回路１００２によって制限される。これらの緩和された電流取り扱い要件により、ダイオードＤ１は今やずっと小さなサイズを有することができる、なぜならダイオードＤ１を流れる電流がより小さいためにその内部抵抗が懸念されることが少ないからである。
【００５２】
ダイオードＤ１を流れる電流は、抵抗Ｒｄの両端に電圧降下を発生させる。この電圧降下のために、例えばＶｃｌｉｐ２がＶｃｌｉｐ１と等しく選択されていると仮定すると、ダイオードＤ２に印加される電圧はダイオードＤ１に印加される電圧よりも大きい。したがって、ダイオードＤ２を流れる電流は、２つのダイオードＤ１およびＤ２のサイズが同じであっても、ダイオードＤ１を流れる電流よりも大きい。その結果、ＡＰＤからの電流のうちのより小さい部分が第１のクリッピング回路１００４によって取り扱われ、一方ＡＰＤからのより大きな残りの電流が第２のクリッピング回路１００２によって取り扱われる。
【００５３】
クリッピング回路１００２、１００４は、図２に示したバッファ２０２およびダイオード２０４を有する回路と、または同様に図７の回路７０１と実質的に同等の構造を有するものとしてそれぞれ示されているが、クリッピング回路１００２および１００４のうちの１つは、回路７０２および回路７０４（図７）または回路８０２および回路８０４（図８）の構造をそれぞれ有してもよいことが理解されよう。
【００５４】
第２のクリッピング回路１００２は、ＡＰＤからの高入力電流のかなりの部分を対処する。しかしながら、ＡＰＤの出力電圧ＶＡＰＤがもはやＴＩＡの動作点に影響を与えないので、第２のクリッピング回路１００２のダイオードＤ２の電圧依存内部抵抗ＲＤ２，ｉｎｔは実際上問題ではない。例えば、出力電圧ＶＡＰＤが非常に高く、例えば５Ｖであっても、Ｒｄ両端の電圧降下は十分に大きく、第１のクリッピング回路１００４は、電流のごく一部のみを対処するだけでよく、ＶｉｎをＴＩＡの動作範囲内であるＶｃｌｉｐ１＋０．７Ｖに近いかまたはわずかに上に保つ、すなわちＴＩＡの飽和閾値電圧にできるだけ近くに保つことができる。このアーキテクチャでは、Ｄ１とＤ２は小さくても、大きな入力電流を取り扱うことができる。
【００５５】
両方のクリッピング回路１００２および１００４が作動される大電流では、第１のクリッピング回路１００４の電流Ｉｃｌｉｐ１，ｍａｘは、以下のように計算することができる。
Ｉｃｌｉｐ１，ｍａｘ＝（Ｖｃｌｉｐ２−Ｖｃｌｉｐ１＋Ｉｃｌｉｐ２＊ＲＤ２，ｉｎｔ）／（Ｒｄ＋ＲＤ１，ｉｎｔ）
ここでフィードバック抵抗Ｒｆを通る電流は無視できるものと仮定している。ＲＤ１，ｉｎｔはダイオードＤ１の電圧依存内部抵抗であり、ＲＤ２，ｉｎｔはダイオードＤ２の電圧依存内部抵抗である。Ｖｃｌｉｐ２＝Ｖｃｌｉｐ１を選択することにより、Ｄ１を流れる最大電流が最小になる。
【００５６】
図１２は、図１０の回路の動作条件のシナリオ例を示す。上述したように、Ｖｃｌｉｐ１およびＶｃｌｉｐ２は、同一で、例えば１．８Ｖに等しくなるように好都合に選択されてもよい。ＡＰＤが５００ｍＡの光電流を供給し、ダイオードＤ１およびＤ２の両方の内部抵抗はそれぞれの動作点で１Ωであり、および抵抗素子Ｒｄの抵抗が１８Ωに選択されると仮定すると、第１のクリッピング段１００４によって消散される電流は２５ｍＡになり、第２のクリッピング段１００２によって消散される電流は４７５ｍＡになる。それなら、接続点１０１０の電圧は２．９７５Ｖであり、接続点１０１２の電圧は、したがってＴＩＡの入力でも２．５２５Ｖであり、これは十分にＴＩＡの正常動作範囲内である。Ｒｄを大きくすると、第１のクリッピング回路１００４の電流取り扱い要件は緩和されるが、システムのノイズが増加する。
【００５７】
図示された例は実際の最適化された動作条件に対応しないかもしれないとしても、それは単一段クリッピング回路のみを有するよりはるかに良好に動作することを実証する。
【００５８】
図１１に示す本開示のいくつかの実施形態によれば、図１０の第１のクリッピング段１００２は、ＥＳＤ（静電気放電）ダイオード１１０２で置き換えられてもよく、それはＥＳＤ保護を提供するために典型的には光電流検出回路に既に組み込まれ、ＡＰＤと並列に接続されている。この回路は図１０の回路と等価であり、ここでＶｃｌｉｐ２＝ＶＣＣ＜ＶＣＣ，ＡＰＤであり、１００２内のバッファが不要である。第２クリッピング段としてＥＳＤダイオードを使用することは、ＥＳＤダイオードが既に配置されているので、接続点１０１０に追加の容量が導入されないという利点を有する。しかしながら、不利な点はＶｃｌｉｐ２がＶＣＣに等しくなければならないということであり、それは最初のクリッピング構造でのより高い最大電流という結果になる。この電流はＲｄを大きくすることで低減できるが、Ｒｄを大きくすることはノイズ寄与を増加させる。
【００５９】
多重散乱は、例えば、霧のような水滴上で生じるので、パルス分散の検出は光学測距アプリケーションにおける気象条件についての情報を提供することができる。このように気象条件は、反射レーザーパルスの形状に結果として生じる変化のために、測距アプリケーションにとって重要なパラメータとなる可能性がある。気象条件を検出する以外にも、分散情報はまた測距アルゴリズムの精度を維持するためにも必要である。
【００６０】
レーザーレーダーエレクトロニクスで使用されるコンポーネントは通常は安価であるため、この技術は大量のアプリケーションでは潜在的に興味深いものである。
【００６１】
一実施形態によれば、ＡＰＤの極性を含む回路の極性は、前述の回路の性能または動作に影響を及ぼすことなく逆にしてもよい。
【００６２】
ライダーアプリケーションを参照して実施形態を説明してきたが、変化する強度を有する光パルスを検出する必要があるときはいつでも説明し図示した回路を使用することができる、例えば大きな光パルスによる過負荷が発生する可能性のある光時間領域反射率計（ＯＴＤＲ）において使用することができることが理解されるであろう。さらに、他のタイプの電流パルスを検出する必要があるときに、説明し図示した回路を使用することができる。
【００６３】
図面では、入力電圧Ｖｉｎのクリッピングまたは制限は、１つの極性についてのみ示されている。他の極性をクリッピングするクリッピング回路を設けることにより、２つの極性のクリッピングを提供することが可能であることに留意されたい。これは、例えば、順方向に電流を流し、逆方向の電流を遮断するショットキーダイオードの使用によって容易に実現することができる。これは、例えば、逆方向で使用されるツェナーダイオードとは対照的である。
【００６４】
本明細書で概説した仕様、寸法、および関係のすべて（例えば、プロセッサの数、ロジック動作、など）は、例示および教示のためだけにのみ提供されたものであることに留意されたい。そのような情報は、本開示の精神または添付の特許請求の範囲から逸脱することなくかなり変えられてもよい。本明細書は、１つの非限定的な例にのみ適用し、したがって、それらはそのように解釈されるべきである。前述の説明では、例示的な実施形態を、特定のプロセッサおよび／またはコンポーネント配置を参照して説明してきた。添付の特許請求の範囲から逸脱することなく、そのような実施形態に様々な修正および変更を加えることができる。したがって、説明および図面は、制限するものではなく例示的なものとみなされるべきである。
【００６５】
本明細書で提供される多数の例では、相互作用は、２つ、３つ、４つ、またはそれ以上の電気的コンポーネントの点から記述されてもよいことに留意されたい。しかしながら、これは、明瞭化および単なる例示のためになされたものである。システムは、任意の適切な方法で統合することができることを理解されたい。類似の設計選択肢に沿って、図示された図面のコンポーネント、モジュール、および要素のいずれかは、様々な可能な構成で組み合わせることができ、そのすべてが本明細書の広い範囲内にあることは明らかである。場合によっては、限られた数の電気的要素を参照するだけで、所与のセットのフローの１つ以上の機能性を記述することがより容易になる場合がある。図面およびその教示の電気回路は、容易に拡張可能であり、多数のコンポーネントならびにより複雑で洗練された配置および構成を収容することができることを理解されたい。したがって、提供された例は、請求の範囲を限定するものではなく、または無数の他のアーキテクチャに潜在的に適用されるように電気回路の広範な教示を妨げるものではない。
【００６６】
また、本明細書では、「一実施形態」、「例示的実施形態」、「実施形態」、「別の実施形態」、「いくつかの実施形態」、「様々な実施形態」、「他の実施形態」、「代替実施形態」に含まれる様々な特徴（例えば、素子、構造、モジュール、コンポーネント、ステップ、動作、特性、など）への参照、などは、それらの特徴のいずれもが本開示の１つ以上の実施形態に含まれることを意味するように意図しているが、同じ実施形態において組み合わされてもよいし必ずしも組み合わされなくてもよい。
【００６７】
回路アーキテクチャに関連する機能は、図面に図示されるシステムによって、またはそのシステム内で実行され得る可能な回路アーキテクチャ機能のうちのいくつかのみを図示することにも留意されたい。これらの動作の一部は、必要に応じて削除または移動されてもよく、またはこれらの動作は、本開示の範囲から逸脱することなく、かなり修正または変更することができる。加えて、これらの動作のタイミングはかなり変えられてもよい。前述の動作フローは、例示および議論の目的で提供されている。本開示の教示から逸脱することなく、任意の適切な配置、時系列、構成、およびタイミング機構が提供され得るという点で、実質的な柔軟性が本明細書に記載の実施形態によって提供される。
【００６８】
多数の他の変更、置換、変形、改変、および修正が当業者には確認されるかもしれず、本開示は、添付の特許請求の範囲内に入るそのようなすべての変更、置換、変形、改変、および修正を包含することが意図されている。
【００６９】
上述のデバイスおよびシステムのすべてのオプション機能は、本明細書に記載の方法またはプロセスに関して実施されてもよく、例の明細は、１つ以上の実施形態のどこにでも使用されてよいことに留意されたい。
【００７０】
これらの事例（上記）における「のための手段」は、任意の適切なソフトウェア、回路、ハブ、コンピュータコード、ロジック、アルゴリズム、ハードウェア、コントローラ、インターフェース、リンク、バス、通信経路、などと一緒に、本明細書で論じられた任意の適切なコンポーネントを使用することを含むことができる（ただしこれに限定されない）。
【符号の説明】
【００７１】
ＡＰＤ  アバランシェフォトダイオード
Ｒｆ  フィードバック抵抗
２００  トランスインピーダンス増幅器（ＴＩＡ）
２０２  バッファ増幅器
２０４，４０４  ダイオード
４０２  オペアンプ
５０４  トランジスタ
【図１】
2018163156.tif 000006
【図２】
2018163156.tif 000007
【図３】
2018163156.tif 000008
【図４】
2018163156.tif 000009
【図５】
2018163156.tif 000010
【図６】
2018163156.tif 000011
【図７】
2018163156.tif 000012
【図８】
2018163156.tif 000013
【図９】
2018163156.tif 000014
【図１０】
2018163156.tif 000015
【図１１】
2018163156.tif 000016
【図１２】
2018163156.tif 000017
【外国語明細書】
2018163156000001.pdf