(57)【要約】  【課題】  本発明は、熱膨張係数の違いによる熱応力を抑制することが可能な半導体パッケージ、および半導体装置を提供することができる。  【解決手段】  本発明の実施形態に係る半導体パッケージ１は、基板２と、入出力端子３と、枠体４とを備えている。基板２は、上面に半導体素子を実装する実装領域２１と、実装領域２１を取り囲む周辺領域２２とを有するとともに、金属材料から成る。入出力端子３は、周辺領域２２に位置した、セラミック材料から成る。また、枠体４は、実装領域２１を取り囲むとともに、側面に入出力端子３が接合された開口部Ｏを有する。この基板２は、周辺領域２２の入出力端子３と重なる位置に、並行に切り欠かれた複数の切欠き部Ｕを有している。そして、基板２の下面は、入出力端子３と重なる位置に、複数の切欠き部Ｕの切り欠かれた方向と交差する方向に延びた溝部Ｄを有することを特徴とする。【選択図】図１
2018018939.tif 000002
【特許請求の範囲】
【請求項１】
上面に半導体素子を実装する実装領域と、前記実装領域を取り囲む周辺領域とを有するとともに、金属材料から成る基板と、
前記周辺領域に位置した、セラミック材料から成る入出力端子と、
前記実装領域を取り囲むとともに、側面に前記入出力端子が接合された開口部を有する枠体と、を備えており、
前記基板は、前記基板の前記周辺領域の前記入出力端子と重なる位置に、並行に切り欠かれた複数の切欠き部を有しており、
前記基板の下面は、前記入出力端子と重なる位置に、前記複数の切欠き部の切り欠かれた方向と交差する方向に延びた溝部を有することを特徴とする半導体パッケージ。
【請求項２】
前記入出力端子は、前記基板と接合された平板部と、前記平板部の上面であって、前記枠体と接合された立壁部とから構成されており、
側面視において、前記溝部は前記立壁部の外縁と重なる位置にあることを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記入出力端子は、前記基板と接合された平板部と、前記平板部の上面であって、前記枠体と接合された立壁部とから構成されており、
側面視において、前記溝部は前記立壁部の外縁よりも内側にあることを特徴とする請求項１に記載の半導体パッケージ。
【請求項４】
断面視において、前記溝部は、前記入出力端子の内縁よりも内側に位置することを特徴とする請求項１乃至請求項３のいずれか１つに記載の半導体パッケージ。
【請求項５】
前記入出力端子の前記平板部の下面は、メタライズ層を有しており、
下面視において、前記入出力端子の前記メタライズ層の外縁は、前記基板の外縁よりも外側に位置することを特徴とする請求項２乃至請求項４のいずれか１つに記載の半導体パッケージ。
【請求項６】
請求項１乃至請求項５のいずれか１つに記載の半導体パッケージと、
前記実装領域に実装された、前記入出力端子と電気的に接続された半導体素子と、
前記枠体の上端に接合された蓋体とを備えていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を実装することが可能な半導体パッケージ、およびそれに半導体素子を実装した半導体装置に関する。
【背景技術】
【０００２】
近年、機器の小型化とともに、ＩＣ、発光ダイオード、圧電素子または水晶振動子等の半導体素子を実装することが可能な小型の半導体パッケージが知られている。
【０００３】
また、レーザーダイオードまたはホトダイオード等の光半導体素子を実装することが可能な光半導体パッケージが提案されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１５７４９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示された半導体パッケージは、半導体素子が実装される金属材料から成る基板と、基板の上面に設けられた枠体と、枠体の開口部に設けられた入出力端子とを備えている。この入出力端子は、基板と接合された平板部と平板部の上面に設けられた立壁部で構成されている。基板は、平板部と重なる位置であって、平面視において枠体の外側に位置する箇所に切欠き部を有している。
【０００６】
しかしながら、特許文献１に開示された技術では、入出力端子と基板との熱膨張係数差によって、入出力端子と基板において切欠き部と離れた位置で生じる応力による負荷がかかる場合があった。また、その結果、入出力端子の立壁部と平板部との間、またはその周囲にクラックが生じる場合があった。
【課題を解決するための手段】
【０００７】
本発明の一実施形態に係る半導体パッケージは、上面に半導体素子を実装する実装領域と、前記実装領域を取り囲む周辺領域とを有するとともに、金属材料から成る基板と、前記周辺領域に位置した、セラミック材料から成る入出力端子と、前記実装領域を取り囲むとともに、側面に前記入出力端子が接合された開口部を有する枠体と、を備えており、前記基板は、前記基板の前記周辺領域の前記入出力端子と重なる位置に、並行に切り欠かれた複数の切欠き部を有しており、前記基板の下面は、前記入出力端子と重なる位置に、前記複数の切欠き部の切り欠かれた方向と交差する方向に延びた溝部を有することを特徴とする。
【０００８】
本発明の一実施形態に係る半導体装置は、上述した実施形態に係る半導体パッケージと、前記実装領域に実装された、前記入出力端子と電気的に接続された半導体素子と、前記枠体の上端に接合された蓋体とを備えていることを特徴とする。
【発明の効果】
【０００９】
本発明の一実施形態に係る半導体パッケージは、上記のような構成であることによって、熱膨張係数の差で生じる応力を抑制することができる。また、本発明の一実施形態に係る半導体装置は、上記のような半導体パッケージを備えていることによって、熱膨張係数の差で生じる応力を抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係る半導体装置の概観斜視図である。
【図２】本発明の一実施形態に係る半導体パッケージの斜視図である。
【図３】本発明の一実施形態に係る半導体パッケージの下面斜視図である。
【図４】本発明の一実施形態に係る半導体パッケージの上面図である。
【図５】本発明の一実施形態に係る半導体パッケージの下面図である。
【図６】本発明の一実施形態に係る半導体パッケージの側面図である。
【図７】本発明の他の実施形態に係る半導体パッケージの側面図である。
【図８】本発明の一実施形態に係る半導体パッケージの分解斜視図である。
【図９】図４および図５に示した本発明の一実施形態に係る半導体パッケージのＡ−Ａ線での断面図である。
【図１０】図４および図５に示した本発明の一実施形態に係る半導体パッケージのＢ−Ｂ線での断面図である。
【図１１】図４および図５に示した本発明の一実施形態に係る半導体パッケージのＣ−Ｃ線での断面図である。
【図１２】図４および図５に示した本発明の一実施形態に係る半導体パッケージのＸ−Ｘ線での断面図である。
【図１３】図４および図５に示した本発明の一実施形態に係る半導体パッケージのＹ−Ｙ線での断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の一実施形態に係る半導体パッケージおよび半導体装置について、図面を参照しながら説明する。
【００１２】
＜半導体パッケージおよび半導体装置の構成＞
図１は、本発明の一実施形態に係る半導体パッケージを用いた半導体装置を示す概観斜視図である。図２は、図１に示す半導体パッケージの斜視図である。図３は、図２に示す半導体パッケージの下面斜視図である。図４は、本発明の一実施形態に係る半導体パッケージの上面図である。図５は、本発明の一実施形態に係る半導体パッケージの下面図である。図６は、本発明の一実施形態に係る半導体パッケージの側面図である。図７は、本発明の他の実施形態に係る半導体パッケージの側面図である。図８は、本発明の一実施形態に係る半導体パッケージの分解斜視図である。図９は、図４および図５に示した本発明の一実施形態に係る半導体パッケージのＡ−Ａ線での断面図である。図１０は、図４および図５に示した本発明の一実施形態に係る半導体パッケージのＢ−Ｂ線での断面図である。図１１は、図４および図５に示した本発明の一実施形態に係る半導体パッケージのＣ−Ｃ線での断面図である。図１２は、図４および図５に示した本発明の一実施形態に係る半導体パッケージのＸ−Ｘ線での断面図である。図１３は、図４および図５に示した本発明の一実施形態に係る半導体パッケージのＹ−Ｙ線での断面図である。図６、図７、図９、図１０および図１１の二点鎖線は仮想線を示している。また、図１０および図１１の実線（斜線なし）は、断面視における溝部の奥にある基板の端面を示している。
【００１３】
半導体パッケージ１は、例えば、半導体素子、トランジスタ、ダイオードまたはサイリスタ等の能動素子、あるいは抵抗器、コンデンサ、太陽電池、圧電素子、水晶振動子またはセラミック発振子等の受動素子からなる素子を実装するのに用いるものである。半導体パッケージ１では、高耐圧化、大電流化または高速・高周波化に対応している素子を実装して機能させるのに適しており、素子の一例として半導体素子を実装するものである。そして、半導体装置は、半導体パッケージ１に素子の一例としての半導体素子を実装したものである。
【００１４】
半導体パッケージ１は、基板２と、基板２の上面に位置した入出力端子３と、入出力端子３が接合された枠体４と、を備えている。枠体４は側面に開口部Ｏを有しており、開口部Ｏに入出力端子３が固定される。
【００１５】
基板２は、たとえば平面視したとき四角形状に形成された部材であって、上面に半導体素子が実装される実装領域２１と、実装領域２１を取り囲む周辺領域２２とを有している。基板２は、一辺に複数の切欠き部Ｕが並行に形成されている。基板２は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。基板２は、半導体パッケージ１内で半導体素子５から発生した熱を効率良く半導体パッケージ１の外部に放熱する機能を備えている。基板２は、熱伝導率を良好にして、なお、基板２の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。基板２の熱膨張係数は、例えば３×１０−６／Ｋ以上２８×１０−６／Ｋ以下に設定されている。
【００１６】
また、基板２は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形状に製作される。なお、基板２は、平面視したときの一辺の長さは、例えば５ｍｍ以上５０ｍｍ以下に設定されている。また、基板２の上下方向（基板２の上面と直交する方向）の厚みは、例えば０．３ｍｍ以上５ｍｍ以下に設定されている。
【００１７】
また、基板２の表面は、酸化腐食の防止するために、電気めっき法または無電解めっき法を用いて、ニッケルまたは金等の金属層が形成されている。なお、金属層の厚みは、例えば０．５μｍ以上９μｍ以下に設定されている。
【００１８】
入出力端子３は、基板２の周辺領域２２の上面に位置している。入出力端子３は、矩形状の平板部３１と、平板部３１上に設けられた立壁部３２とを含んで構成されている。なお、入出力端子３は、平板部３１の下面に基板２と接合されるメタライズ層３３、平板部３１の上面に第１金属層３４および立壁部３２の上面に第２金属層３５、平板部３１および立壁部３２の開口部Ｏと対向する端面に第２のメタライズ金属層３６を有していてもよい。第１金属層３４は、半導体パッケージ１の内外を電気的に導通させるとともに、半導体パッケージ１の外側に設けられるリード端子等とを接続するための下地であって、第２金属層３５は後述する枠体４をろう材やはんだ等の金属接合材で接合するための下地となる。平板部３１は、平面視したとき四角形状に形成された部材である。また、立壁部３２は、平面視したときの枠状から一辺を取り除いた形状の部材である。
【００１９】
平板部３１および立壁部３２は、絶縁材料であって、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミック材料から成る。また、第１金属層３４および第２金属層３５は、タングステン、モリブデンまたはマンガン等の高融点金属材料から成る下地に、ニッケルおよび金等のめっき層が設けられる。なお、入出力端子３は、セラミック材料から構成された平板部３１または立壁部３２の熱膨張係数は、例えば３×１０−６／Ｋ以上８×１０−６／Ｋ以下に設定されている。
【００２０】
ここで、入出力端子３の作製方法について説明する。焼成前の未硬化の平板部３１の上面、下面および開口部Ｏと対向する端面に、例えば、スクリーン印刷法を用いて、平板部３１の上面の一辺に沿って複数の第１金属層３４、メタライズ層３３および第２のメタライズ金属層３６を形成する。また、焼成前の立壁部３２の上面に、スクリーン印刷法を用いて第２金属層３５と、開口部Ｏと対向する端面に第２のメタライズ金属層３６を形成する。そして、焼成前の未硬化の第１金属層３４、メタライズ層３３および第２のメタライズ金属層３６が形成された平板部３１上に、焼成前の未硬化の第２金属層３５および第２
メタライズ金属層３６が形成された立壁部３２を圧着して、両者を同時に焼成する。このようにして、入出力端子３を作製することができる。
【００２１】
焼成後の入出力端子３は、平板部３１と立壁部３２が一体となる。入出力端子３を平面視したときに、第１金属層３４は、立壁部３２によって、二つに分かれて見えるものの、立壁部３２の直下において、各第１金属層３４は連続している。そのため、入出力端子３を平面視したときに、枠体４で囲まれる半導体パッケージ１の内外にまで延在されて第１金属層３４が設けられる。その結果、枠体４内の半導体素子５と枠体４外の外部の電気回路基板とを第１金属層３４を介して電気的に接続することができる。
【００２２】
平板部３１の平面視したときの一辺の長さは、例えば３ｍｍ以上５０ｍｍ以下に設定されている。平板部３１の上下方向の厚みは、例えば０．３ｍｍ以上５ｍｍ以下に設定されている。また、立壁部３２の平面視したときの一辺の長さは、例えば１ｍｍ以上５０ｍｍ以下に設定されている。立壁部３２の上下方向の厚みは、例えば０．３ｍｍ以上５ｍｍ以下に設定されている。立壁部３２を平面視したときの枠の厚みは、例えば０．５ｍｍ以上５ｍｍ以下に設定されている。なお、入出力端子３の枠体４の開口部Ｏに接合される部位の上下方向の長さは、枠体４の開口部Ｏの上下方向の長さと一致する。
【００２３】
リード端子（図示せず）は、外部の電気回路基板等と電気的に接続するための部材である。リード端子は、ろう材を介して、第１金属層３４上に接続されてもよい。そして、第１金属層３４とリード端子とが電気的に接続される。また、隣接する第１金属層３４同士を間を空けて設けることで、隣接する第１金属層３４同士を電気的に絶縁するとともに、電磁気的な結合が抑制される。そして、各リード端子を各第１金属層３４に設けることで、隣接するリード端子同士は、電気的に絶縁しているとともに、電磁気的な結合が抑制された状態で外部の電気回路基板と電気的に接続される。
【００２４】
枠体４は、基板２の周辺領域２２に沿って接続され、半導体素子５を外部から保護するための部材である。枠体４は、平面視したときに四角形状に形成された枠状の一部を切欠いた形状である。また、枠体４は、開口部Ｏに入出力端子３が設けられる。さらに、枠体４は、開口部Ｏと対向する箇所に貫通孔Ｈが設けられてもよい。枠体４は、ろう材を介して基板２にろう付けされる。
【００２５】
また、枠体４は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。枠体４は、半導体パッケージ１内で半導体素子５から発生した熱を効率良く半導体パッケージ１の外部に放熱する機能を備えている。なお、枠体４の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。枠体４の熱膨張係数は、例えば３×１０−６／Ｋ以上２８×１０−６／Ｋ以下に設定されている。
【００２６】
また、枠体４は、平面視したときに基板２内に収まる大きさであって、一辺の長さが、例えば５ｍｍ以上５０ｍｍ以下に設定されている。また、枠体４の開口部Ｏを除いた、上下方向の厚みは、例えば５ｍｍ以上２０ｍｍ以下に設定されている。また、枠体４の開口部Ｏに位置する、上下方向の厚みは、例えば０．６ｍｍ以上１０ｍｍ以下に設定されている。また、枠体４を平面視したときの枠体４の厚みは、例えば０．５ｍｍ以上３ｍｍ以下に設定されている。
【００２７】
枠体４の開口部Ｏに、入出力端子３がメタライズ層３３、第２金属層３５および第２のメタライズ金属層３６を介してろう材等の接合材で接合される。また、枠体４の貫通孔Ｈが形成されている箇所に、光信号が伝送される光ファイバ４２を固定する固定部材４１が設けられている。貫通孔Ｈには、例えば、鉄、タングステン、モリブデン、ニッケルまた
はコバルト等の金属材料から成る固定部材４１が枠体４の外周面に固定されたり、挿入固定されたりしてもよい。固定部材４１は、枠体４の外部から光ファイバ４２の先端を近づけて、貫通孔Ｈに保持することができる。
【００２８】
次に、基板２に形成された複数の切欠き部Ｕについて説明する。複数の切欠き部Ｕは、図５に示すように、矩形状の板部材である基板２の一辺に直交する中心軸Ｌに対して対称の位置のそれぞれに形成されていてもよい。中心軸Ｌに対して対称であれば、基板２および入出力端子３の熱膨張および熱収縮による変形が中心軸Ｌに対して対称になりやすくなる。このため、基板２および入出力端子３に生じる応力の負荷が偏り難くなる。このとき、たとえば複数の切欠き部Ｕは、４つ設けられている。また、中心軸Ｌは、下面視して、半導体パッケージ１の外側に張り出している側の入出力端子３の端面に直交する中心軸と、半導体パッケージ１の外側に張り出している側の入出力端子３の端面に平行かつ入出力端子３の下部に位置する、基板２の一辺に直交する中心軸とが重なってもよい。これにより、前述の作用効果によって、基板２および入出力端子３に生じる応力がより偏り難くなる。
【００２９】
切欠き部Ｕは、外形が略矩形状に形成されている。そして、切欠き部Ｕの大きさは、図５に示すように、切りかかれた一辺からの長さが、例えば１ｍｍ以上２０ｍｍ以下であって、切りかかれた一辺に沿った方向の長さが、例えば１ｍｍ以上５ｍｍ以下に設定されている。また、切欠き部Ｕの上下方向の長さは、例えば０．３ｍｍ以上５ｍｍ以下に設定されている。
【００３０】
また、切欠き部Ｕは、切りかかれた一辺からの長さが平面視した際に枠体４と重なる位置まで形成されてもよい。その結果、切欠き部Ｕは、半導体素子から発生する熱は切欠き部Ｕによって断熱されることなく基板２を介して効率よく外部回路基板に放熱される。また、基板２と入出力端子３と枠体４との熱膨張係数の違いによって生じる応力を切欠き部Ｕで緩和できる。切欠き部Ｕは、平面視して枠体４の内側に配置される場合には、切り欠き部Ｕによって形成される空洞による断熱層により、半導体素子５から基板２を介した外部の電気回路基板までの放熱性は低下する。また、切欠き部Ｕは、平面視して枠体４の外側に配置される場合には、平面視して基板２と入出力端子３と枠体４とが重なる部位に集中する、熱膨張係数の違いによって発生する応力が切欠き部Ｕまで伝達されない。このため、切欠き部Ｕによって応力を緩和できなくなる場合がある。
【００３１】
基板２に切欠き部Ｕが中心軸Ｌに対して対称に形成されていることで、基板２に熱が加わり、基板２が熱膨張を起こそうとしたり、基板２に熱が加わった後に冷やされる過程で基板２が熱収縮を起こそうとしたりしても、基板２は、切欠き部Ｕが設けられる箇所において、中心軸Ｌに対して対称に熱膨張や熱収縮が生じることとなる。このため、基板２と入出力端子３との熱膨張係数差によって生じる応力が中心軸Ｌに対して非対称に生じず、基板２や入出力端子３の歪を抑制することができる。さらには、切欠き部Ｕで分割されることによって形成される基板２の凸部と入出力端子３との間に生じる、熱膨張係数差に起因した熱応力が緩和される。即ち、基板２は、切欠き部Ｕによって体積が小さくなることから体積収縮に伴って生じる熱応力を抑制できる。また、基板２は、切欠き部Ｕの間に形成された基板２の凸部が変形することにより、入出力端子３に生じる熱応力が緩和される。
【００３２】
このため、基板２の切欠き部Ｕ上に設けられる入出力端子３に対しては、半導体パッケージ１の製造工程において、基板２、入出力端子３および枠体４を接合するろう材を溶融させてから冷却する際に、基板２と入出力端子３との熱膨張係数差によって生じる熱応力を抑制することができる。その結果、基板２と入出力端子３の熱膨張係数差によって生じる熱応力に起因して、基板２、入出力端子３および枠体４とを接合するろう材等の接合材や入出力端子３にクラックが発生することを抑制することができる。つまり、半導体パッケージ１および半導体装置１０の封止性を向上させることができるとともに、長期間にわたって半導体装置１０を正常に作動させることができる。
【００３３】
また、基板２の一辺に複数の切欠き部Ｕを設け、複数の切欠き部Ｕを跨るように入出力端子３を配置したことで、基板２から入出力端子３に加わる応力を効果的に抑制することができる。仮に、入出力端子３が、基板２の一辺に形成された複数の切欠き部Ｕに跨るように形成されていないとすると、入出力端子３が接合される部位と、接合されない部位によって基板２の変形が異なることとなる。このため、基板２の下面には偏った変形や歪が生じることとなる。その結果、半導体パッケージ１からなる半導体装置は、外部回路基板との実装性が低下することとなり、半導体パッケージ１から外部回路基板への放熱性が低減する場合がある。また、切欠き部Ｕは、基板２の一辺に直交する中心軸Ｌに対して対称に設けることで、基板２が熱によって中心軸Ｌに対して非対称に歪むことを緩和することができる。
【００３４】
仮に、切欠き部Ｕが、基板２の中心軸Ｌに対して対称に形成されていないとすると、基板２が偏って変形することで、基板２上に設けられる入出力端子３や枠体４が基板２から剥離するおそれがある。また、枠体４および入出力端子３が偏って変形したり、局所的に集中する熱応力によって基板２、入出力端子３および枠体４を接合するろう材にクラックが生じたりするおそれもある。さらに、半導体装置１０の外部の電気回路基板への実装性が低下したりするおそれが高まる。そこで、切欠き部Ｕを中心軸Ｌに対して対称に形成することで、基板２が中心軸Ｌに対して非対称に歪むのを抑制することができる。その結果、半導体パッケージ１および半導体装置１０の封止性を良好に維持することができるとともに、半導体装置１０の外部の電気回路基板への実装性を高めることができる。
【００３５】
また、切欠き部Ｕは、基板２、枠体４および入出力端子３を接合する際の余剰なろう材を適度に溜めることができる。また、入出力端子３と切欠き部Ｕとの間にメニスカスを形成することができる。このことから、基板２、枠体４および入出力端子３とを接合するろう材の厚みのバラツキの発生を抑制できるとともに、基板２と入出力端子３との接合性を向上させることができる。
【００３６】
中心軸Ｌは、基板２の切欠き部Ｕが設けられた一辺の中点を通り、平面視において、切欠き部Ｕは中心軸Ｌと重ならないように、中心軸Ｌに対して対称に配置されてもよい。そうすることで、基板２の一辺に中心軸Ｌを線対称とした複数の切欠き部Ｕを設けることができる。また、半導体装置１０を外部の電気回路基板に実装する際に生じる、基板２の中心軸Ｌと重なる箇所における変形を抑制することができる。その結果、半導体装置１０を外部の電気回路基板に実装する際に生じる、平面視にて、基体２の中心軸Ｌに近接して配置される半導体素子５と光ファイバ４２の光軸の変位を抑制することができる。
【００３７】
また、切欠き部Ｕの切りかかれた四隅について説明する。切欠き部Ｕの切りかかれた四隅のうち、基板２の中心側に位置する二つの隅は湾曲して形成されており、その曲率は、例えば０．１以上１以下に設定されている。また、切欠き部Ｕの切りかかれた四隅のうち、基板２の一辺側に位置する二つの隅も湾曲して形成されている。その曲率は、例えば０．２以上２以下に設定されている。
【００３８】
切欠き部Ｕの四隅が湾曲して形成されていることで、切欠き部Ｕの四隅に集中する基板２の熱膨張に起因した応力が四隅の角部の一点に集中するのを緩和することができる。即ち、切欠き部Ｕの四隅に形成された湾曲面で応力を分散することができ、切欠き部Ｕの四隅にクラックが発生するのを抑制することができる。その結果、切欠き部Ｕ上に設けられる入出力端子３と基板２との間に隙間が発生しにくくすることができるとともに、切欠き
部Ｕの四隅に生じる応力を起点とした入出力端子３や基板２と入出力端子３、枠体４とを接合するろう材へのクラックの発生を抑制することができ、半導体パッケージ１および半導体装置１０の封止性を向上させることができる。
【００３９】
切欠き部Ｕが設けられている基板２の一辺の端部は、図３および図５に示すように、下面視して入出力端子３のメタライズ層３３よりも内側に位置するように位置決めされている。つまり、入出力端子３は、平面視して切欠き部Ｕが設けられている基板２の一辺側に位置する端部が、基板２よりも外側に出るように配置されている。そして、入出力端子３の下面と基板２の上面との接触面積を小さくすることができる。このため、入出力端子３に対して基板２から加わる、基板２と入出力端子３との熱膨張係数の違いによって生じる熱応力を低減することができる。この結果、基板２に反りや歪みが生じたり、入出力端子３が破壊されたり、基板２と入出力端子３、枠体４とを接合するろう材にクラックが発生したりする虞を少なくすることができる。
【００４０】
図３および図５に示すように、基板２の下面には、溝部Ｄが形成されている。溝部Ｄは、下面視において、切欠き部Ｕの切り欠かれた方向と交差する方向つまり、中心軸Ｌと交差する方向に延びている。溝部Ｄは、入出力端子３と重なる位置にある。また、溝部Ｄは、入出力端子３の内縁よりも入出力端子３の内側に位置している。仮に、溝部Ｄが入出力端子３の内縁よりも入出力端子３の外側に位置していると、実装領域２１に実装される半導体素子５の使用時に発生する熱を放熱させにくくなる。溝部Ｄは、入出力端子３の内縁よりも入出力端子３の内側に位置していることで、半導体素子５が実装される実装領域２１付近の金属量を確保することになるので、半導体素子５の使用時における熱を、効率よく放熱させることができる。
【００４１】
溝部Ｄの深さは、例えば０．２ｍｍ以上４．９ｍｍ以下で、切欠き部Ｕの切り欠かれた方向における幅は０．５ｍｍ以上１０ｍｍ以下である。また、溝部Ｄは、基板２の一辺から対辺まで形成されていてもよい。即ち、切欠き部Ｕが設けられている基板２の一辺を挟む一対の辺にわたって形成されてもよい。このようにすることで、基板２の金属量を減らすことができる。このため、熱膨張および熱収縮によって、入出力端子３を基板２が引っ張る力を抑制することができる。また、平面視において、切欠き部Ｕが設けられている基板２の一辺を挟む一対の辺と入出力端子３と枠体４との重なる箇所に生じる応力が抑制される。
【００４２】
溝部Ｄが、入出力端子３と重なる位置において、切欠き部Ｕが切り欠かれている方向と交差する方向に延びている。このことによって、基板２の熱膨張および熱収縮の方向を切り欠かれた方向だけでなく、分散させることができる。このため、より効果的に基板２が入出力端子３を引っ張る力を抑制させることができる。
【００４３】
図６に示すように、溝部Ｄは、側面視において立壁部３２の外縁と重なる位置にあってもよい。なお、図６の二点鎖線は、立壁部３２の外縁の位置を示す仮想線である。入出力端子３は、立壁部３２および平板部３１が積層されて形成されている。このため、入出力端子３が引っ張られることで生じる応力によって、立壁部３２と平板部３１の接合面は、積層されずに一体形成されたものと比較してクラックが入りやすくなる。また、基板２と入出力端子３とは熱膨張係数差がある。このため、最も応力の負荷がかかりやすい、立壁部３２と平板部３１との間には、入出力端子３が基板２との熱膨張係数差によって引っ張られるため、クラックが入りやすい。このとき、溝部Ｄが、側面視において立壁部３２の外縁と重なる位置にあることによって、立壁部３２と平板部３１との境界箇所の基板２の金属量を減らすことができる。このため、基板２による入出力端子３への引っ張り応力および収縮応力をより効果的に抑制することができる。また、溝部Ｄは、平面視において、入出力端子３および切欠き部Ｕの切り欠かれた方向と交差する方向で入出力端子３と重な
る枠体４の側壁部４３と重なる位置に設けられてもよい。この結果、平面視において、基板２と入出力端子３と側壁部４３とが重なる位置で生じる、熱膨張係数差に起因した熱応力を小さくすることができる。
【００４４】
また、図７に示すように、溝部Ｄは、側面視において立壁部３２の外縁よりも半導体パッケージ１の内側の方向にあってもよい。なお、図７の二点鎖線は、立壁部３２の外縁の位置を示す仮想線である。この場合には、入出力端子３の先端部分を支える基板２は厚みがあるため、入出力端子３を支える基板２としての強度を保つことができる。溝部Ｄが、側面視において立壁部３２の外縁よりも半導体パッケージ１の内側に位置していることによって、入出力端子３の先端部分の強度を保ちつつ、基板２の金属量を減らすことができる。このため、基板２による入出力端子３への引っ張り応力および収縮応力をより効果的に抑制しつつ、入出力端子３を安定して位置させることができる。
【００４５】
以上のような構成であることによって、切欠き部Ｕのみが形成されている場合と比較して、基板２の金属量を減らすことができる。このため、より効果的に基板２が入出力端子３を引っ張る力を抑制させることができる。このことによって、入出力端子３にクラックが生じるのを抑制することができる。
【００４６】
半導体装置１０は、図１に示すように、半導体パッケージ１内に半導体素子５や半導体素子実装基板７を実装することで作製することができる。なお、半導体素子５は、枠体４で囲まれる領域にまで延在される第１金属層３４と電気的に接続される。さらに、半導体パッケージ１の貫通孔Ｈに設けられる固定部材４１に光ファイバ４２を固定することにより、光ファイバからの光信号を半導体パッケージ１内に入出力することができる。
【００４７】
蓋体６は、上面視において例えば、枠体４と同じ大きさである。蓋体６は、枠体４の上面にシーム溶接法やはんだ等の接合材を介して接合される。また、蓋体６は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料から成る。蓋体６は、例えば厚みが０．５ｍｍである。蓋体６が枠体４の上面に接合されることによって、半導体パッケージ１に囲まれた内側を気密に封止することができる。
【００４８】
本発明の一実施形態によれば、基板２の一辺に複数の切欠き部Ｕを設け、さらに基板２の下面に切欠き部Ｕが切り欠かれた方向と交差する方向に溝部Ｄが形成されており、その上に複数の切欠き部Ｕを覆うように入出力端子３を設ける。このことで、ろう材等の接合材によって入出力端子３を基板２と枠体４に接合する際の加熱、冷却の工程において生じる、それぞれの熱膨張係数差に起因した熱応力を抑制することができる。このため、基板２や枠体４から入出力端子３が剥離したり、基板２と入出力端子３および枠体４を接合する接合材や入出力端子３にクラックが発生したりすることを抑制することができる。また、基板２の反りや歪を抑制することができる。その結果、封止性と実装性に優れた半導体パッケージ１および半導体装置１０を提供することができる。
【００４９】
＜半導体装置の製造方法＞
ここで、図１に示す半導体装置の製造方法を説明する。まず、基板２、入出力端子３および枠体４のそれぞれを準備する。基板２および枠体４のそれぞれは、溶融した金属材料を型枠に鋳込んだ固化させたインゴットに対して、金属加工法を用いることで、所定形状に製作される。
【００５０】
入出力端子３は、平板部３１となるセラミックグリーンシートと、立壁部３２に対応した部位が残るように型抜きされたセラミックグリーンシートをそれぞれ準備する。次に、平板部３１となるセラミックグリーンシートに、例えばスクリーン印刷法を用いて、モリブデンやマンガンを含有した有機溶剤を塗布した金属ペーストからなるメタライズ層３３
および第１金属層３４が形成される。また、立壁部３２となるセラミックグリーンシートに、例えばスクリーン印刷法を用いて、モリブデンやマンガンを含有した有機溶剤を塗布した金属ペーストからなる第２金属層３５が形成される。そして、入出力端子３は、平板部３１となるセラミックグリーンシート上に立壁部３２が形成されたセラミックグリーンシートを積層して焼結するとともに、所望の形状に個片に切断することで形成される。さらに、スクリーン印刷法を用いて枠体４との接合面となる入出力端子３の端面に第２メタライズ層３６を形成する。このようにして、入出力端子３を作製することができる。また、準備した枠体４は、枠体４の開口部Ｏに、固定部材４１がろう材を介して挿入固定される。
【００５１】
次に、準備した基板２、入出力端子３および枠体４のそれぞれをろう材を介して接続する。具体的に、基板２の切欠き部Ｕ上に入出力端子３をろう材を介して接続する。このとき、枠体４は、基板２および入出力端子３と接続される個所に個片にされたろう材を予め配置した状態で、枠体４、基板２および入出力端子３を加熱してろう材をそれぞれの接合面に濡れ広がらせ、冷却することによって接合される。このようにして、半導体パッケージ１を作製することができる。さらに、作製した半導体パッケージ１の実装領域２１に半導体素子５等が実装された半導体素子実装基板７をはんだ等の接合材で実装し、半導体パッケージ１を蓋体６で覆うことで、半導体装置１０を作製することができる。
【００５２】
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【符号の説明】
【００５３】
１  半導体パッケージ
２  基板
２１  実装領域
２２  周辺領域
３  入出力端子
３１  平板部
３２  立壁部
３３  メタライズ層
３４  第１金属層
３５  第２金属層
３６  第２のメタライズ層
４  枠体
４１  固定部材
４２  光ファイバ
４３  側壁部
５  半導体素子
６  蓋体
１０  半導体装置
Ｏ  開口部
Ｕ  切欠き部
Ｄ  溝部
Ｈ  貫通孔
Ｌ  中心軸
【図１】
2018018939.tif 000003
【図２】
2018018939.tif 000004
【図３】
2018018939.tif 000005
【図４】
2018018939.tif 000006
【図５】
2018018939.tif 000007
【図６】
2018018939.tif 000008
【図７】
2018018939.tif 000009
【図８】
2018018939.tif 000010
【図９】
2018018939.tif 000011
【図１０】
2018018939.tif 000012
【図１１】
2018018939.tif 000013
【図１２】
2018018939.tif 000014
【図１３】
2018018939.tif 000015