(57)【要約】【課題】  干渉による検出精度の低下を抑制するための周波数調整が容易な回路装置、物理量検出装置、電子機器及び移動体等の提供。【解決手段】  回路装置２０は、物理量トランスデューサー１８を駆動信号により駆動する駆動回路３０と、駆動信号を基準信号としてクロック信号を生成するＰＬＬ回路１５０と、クロック信号に基づく動作用信号により動作する回路を有し、物理量トランスデューサー１８からの検出信号に基づき検出処理を行う検出回路６０を含み、ＰＬＬ回路１５０は、駆動信号の周波数をｆｄｒ、クロック信号の周波数をｆｃｋ、ｉ，ｊを１以上の整数、動作用信号の周波数をｆｃｋ／ｉとした場合に、ｊ×ｆｄｒ≠ｆｃｋ／ｉとなる周波数のクロック信号を生成する。【選択図】    図１
2018163037.tif 000002
【特許請求の範囲】
【請求項１】
物理量トランスデューサーを駆動信号により駆動する駆動回路と、
前記駆動信号を基準信号としたＰＬＬ（phase locked loop）動作によりクロック信号を生成するＰＬＬ回路と、
前記クロック信号に基づく動作用信号により動作する回路を有し、前記物理量トランスデューサーからの検出信号に基づき検出処理を行う検出回路と、
を含み、
前記ＰＬＬ回路は、
前記駆動信号の周波数をｆｄｒとし、前記クロック信号の周波数をｆｃｋとし、ｉを１以上の整数とし、ｊを１以上の整数とし、前記動作用信号の周波数をｆｃｋ／ｉとした場合に、ｊ×ｆｄｒ≠ｆｃｋ／ｉとなる周波数の前記クロック信号を生成することを特徴とする回路装置。
【請求項２】
請求項１に記載の回路装置において、
前記ＰＬＬ回路は、フラクショナルＰＬＬ回路であることを特徴とする回路装置。
【請求項３】
請求項１又は２に記載の回路装置において、
前記ＰＬＬ回路は、
前記クロック信号を分周する分周回路と、
前記分周回路からの分周クロック信号と、前記駆動信号が入力される位相比較器と、
を含み、
前記分周回路の分周比が非整数であることを特徴とする回路装置。
【請求項４】
請求項１又は２に記載の回路装置において、
前記ＰＬＬ回路は、
前記クロック信号を分周する第１の分周回路と、
前記駆動信号を分周する第２の分周回路と、
前記第１の分周回路からの第１の分周クロック信号と、前記第２の分周回路からの第２の分周クロック信号が入力される位相比較器と、
を含み、
前記第１の分周回路の分周比をＮとし、前記第２の分周回路の分周比をＭとした場合に、Ｎ／Ｍが非整数であることを特徴とする回路装置。
【請求項５】
請求項１乃至４のいずれか一項に記載の回路装置において、
前記検出回路は、
前記駆動信号に基づく信号で検出動作を行うことを特徴とする回路装置。
【請求項６】
請求項１乃至５のいずれか一項に記載の回路装置において、
前記動作用信号により動作する回路は、Ａ／Ｄ変換回路、デジタル信号処理回路、及びインターフェース部の少なくとも１つを含むことを特徴とする回路装置。
【請求項７】
請求項１乃至６のいずれか一項に記載の回路装置において、
前記ＰＬＬ回路は、
ＶＣＯ（Voltage-controlled oscillator）を含み、
前記ＶＣＯは、ＣＲ発振回路、ＬＣ発振回路、及びリングオシレーターのいずれかであることを特徴とする回路装置。
【請求項８】
請求項１乃至７のいずれか一項に記載の回路装置と、
前記物理量トランスデューサーと、
を含むことを特徴とする物理量検出装置。
【請求項９】
請求項１乃至７のいずれか一項に記載の回路装置を含むことを特徴とする電子機器。
【請求項１０】
請求項１乃至７のいずれか一項に記載の回路装置を含むことを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置、物理量検出装置、電子機器及び移動体等に関する。
【背景技術】
【０００２】
従来より、物理量トランスデューサーからの検出信号に基づいて物理量を検出する回路装置が知られている。ジャイロセンサーを例にとれば、回路装置は物理量として角速度等を検出する。ジャイロセンサーは、例えばデジタルカメラ、スマートフォン等の電子機器や車、飛行機等の移動体に組み込まれ、検出された角速度等の物理量を用いて、手振れ補正、姿勢制御、ＧＰＳ自律航法等が行われる。
【０００３】
特許文献１には、物理量トランスデューサーを駆動する駆動回路の駆動周波数と、内蔵発振回路の発振周波数が干渉しないように、発振周波数を調整する手法が開示されている。特許文献１では、発振回路からのクロック信号に基づき物理量の検出処理を行うが、発振周波数を調整することで、干渉による検出精度の低下を抑制する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−１３３４６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
駆動周波数の温度特性と発振周波数の温度特性が異なるため、特許文献１の手法では、温度域によっては干渉を十分抑制できないおそれもあった。
【０００６】
さらに、振動片（物理量トランスデューサー）によって駆動周波数に個体差があるため、特許文献１の発振周波数の調整では個別に駆動周波数を測定する等の工程が必要になる。また、発振回路の経年劣化により発振周波数が変動することもあるため、発振周波数の調整は経年劣化を考慮した複雑なものになってしまう。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は態様として実現することが可能である。
【０００８】
本発明の一態様は、物理量トランスデューサーを駆動信号により駆動する駆動回路と、前記駆動信号を基準信号としたＰＬＬ（phase locked loop）動作によりクロック信号を生成するＰＬＬ回路と、前記クロック信号に基づく動作用信号により動作する回路を有し、前記物理量トランスデューサーからの検出信号に基づき検出処理を行う検出回路と、を含み、前記ＰＬＬ回路は、前記駆動信号の周波数をｆｄｒとし、前記クロック信号の周波数をｆｃｋとし、ｉを１以上の整数とし、ｊを１以上の整数とし、前記動作用信号の周波数をｆｃｋ／ｉとした場合に、ｊ×ｆｄｒ≠ｆｃｋ／ｉとなる周波数の前記クロック信号を生成する回路装置に関係する。
【０００９】
本発明の一態様では、クロック信号に基づく動作用信号により動作する回路を有する検出回路を含む回路装置において、ＰＬＬ回路は、物理量トランスデューサーの駆動信号を基準信号としたＰＬＬ動作により当該クロック信号を生成する。このようにすれば、クロック信号の周波数は、基準信号である駆動信号の周波数に応じて動的に変更されるため、確実に動作用信号と駆動信号の干渉を抑制することが可能になる。
【００１０】
また本発明の一態様では、前記ＰＬＬ回路は、フラクショナルＰＬＬ回路であってもよい。
【００１１】
このようにすれば、クロック信号の周波数を、干渉を避ける周波数に適切に設定することが可能になる。
【００１２】
また本発明の一態様では、前記ＰＬＬ回路は、前記クロック信号を分周する分周回路と、前記分周回路からの分周クロック信号と、前記駆動信号が入力される位相比較器と、を含み、前記分周回路の分周比が非整数であってもよい。
【００１３】
このようにすれば、クロック信号の周波数を、干渉を避ける周波数に適切に設定することが可能になる。
【００１４】
また本発明の一態様では、前記ＰＬＬ回路は、前記クロック信号を分周する第１の分周回路と、前記駆動信号を分周する第２の分周回路と、前記第１の分周回路からの第１の分周クロック信号と、前記第２の分周回路からの第２の分周クロック信号が入力される位相比較器と、を含み、前記第１の分周回路の分周比をＮとし、前記第２の分周回路の分周比をＭとした場合に、Ｎ／Ｍが非整数であってもよい。
【００１５】
このようにすれば、クロック信号の周波数を、干渉を避ける周波数に適切に設定することが可能になる。
【００１６】
また本発明の一態様では、前記検出回路は、前記駆動信号に基づく信号で検出動作を行ってもよい。
【００１７】
このようにすれば、検出動作にＰＬＬ回路からのクロック信号を用いることがないため、ＰＬＬ回路で発生するジッタの影響を抑制し、高精度の検出動作を行うことが可能になる。
【００１８】
また本発明の一態様では、前記動作用信号により動作する回路は、Ａ／Ｄ変換回路、デジタル信号処理回路、及びインターフェース部の少なくとも１つを含んでもよい。
【００１９】
このようにすれば、ＰＬＬ回路からのクロック信号に基づく動作用信号で種々の回路を動作させることができるため、当該回路を、高速で動作させること等が可能になる。
【００２０】
また本発明の一態様では、前記ＰＬＬ回路は、ＶＣＯ（Voltage-controlled oscillator）を含み、前記ＶＣＯは、ＣＲ発振回路、ＬＣ発振回路、及びリングオシレーターのいずれかであってもよい。
【００２１】
このようにすれば、ＰＬＬ回路に含まれるＶＣＯを、種々の発振回路により実現することが可能になる。
【００２２】
本発明の他の態様は、上記のいずれかに記載の回路装置と、前記物理量トランスデューサーと、を含む物理量検出装置に関係する。
【００２３】
本発明の他の態様は、上記のいずれかに記載の回路装置を含む電子機器に関係する。
【００２４】
本発明の他の態様は、上記のいずれかに記載の回路装置を含む移動体に関係する。
【図面の簡単な説明】
【００２５】
【図１】本実施形態の回路装置の構成例。
【図２】干渉周波数を避けてクロック信号の周波数を設定する手法の説明図。
【図３】干渉周波数を避けてクロック信号の周波数を設定する手法の説明図。
【図４】本実施形態の回路装置、電子機器、ジャイロセンサー（物理量検出装置）の構成例。
【図５】本実施形態の回路装置の詳細な構成例。
【図６】クロック信号に基づく動作用信号による検出回路の動作の説明図。
【図７】干渉周波数についての説明図。
【図８】ＰＬＬ回路の構成例。
【図９】ＰＬＬ回路の他の構成例。
【図１０】フラクショナルＰＬＬ回路の分周動作の説明図。
【図１１】干渉周波数を避けてクロック信号の周波数を設定する手法の説明図。
【図１２】移動体の一具体例としての自動車の構成を概略的に示す概念図。
【発明を実施するための形態】
【００２６】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２７】
１．回路装置
図１に本実施形態の回路装置２０（検出装置）の基本的な構成例を示す。本実施形態の回路装置２０は、駆動回路３０と、検出回路６０と、ＰＬＬ回路１５０を含む。この回路装置２０と物理量トランスデューサー１８により物理量検出装置（センサーデバイス）が構成される。なお本実施形態の回路装置２０、物理量検出装置は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００２８】
駆動回路３０は、物理量トランスデューサー１８からのフィードバック信号ＤＩを受けて、物理量トランスデューサー１８を駆動する。例えば駆動回路３０は、物理量トランスデューサー１８からのフィードバック信号ＤＩを受けて、矩形波や正弦波の駆動信号ＤＱを物理量トランスデューサー１８に出力する。これにより物理量トランスデューサー１８は一定の駆動周波数で駆動されるようになり、例えば駆動周波数に応じた周波数で振動等するようになる。以下、駆動信号ＤＱの周波数（駆動周波数）をｆｄｒとする。なお、ここでの物理量トランスデューサー１８は、物理量を検出するための素子やデバイスである。物理量は、例えば角速度、角加速度、速度、加速度、距離、圧力、音圧、磁気量又は時間等である。
【００２９】
ＰＬＬ回路１５０は、駆動回路３０からの駆動信号ＤＱを基準信号としたＰＬＬ動作により、クロック信号を生成する。ＰＬＬ回路１５０の詳細については後述する。
【００３０】
検出回路６０には、物理量トランスデューサー１８からの検出信号ＩＱが入力される。そして検出回路６０は、物理量トランスデューサー１８からの検出信号ＩＱ（センサー信号）に基づいて検出処理を行う。例えば検出回路６０は、検出信号ＩＱに対応する物理量（所望信号）の検出処理を行う。例えば物理量に対応する検出データを出力する。また検出回路６０は、ＰＬＬ回路１５０により生成されたクロック信号に基づく動作用信号により動作する回路を有する。図１では、クロック信号に基づく動作用信号により動作する回路として、Ａ／Ｄ変換回路１００とＤＳＰ部１１０（デジタル信号処理回路）が、検出回路６０に設けられている。
【００３１】
なお、クロック信号に基づく動作用信号により動作する回路は、これらの回路には限定されない。例えば動作用信号により動作する回路として、Ａ／Ｄ変換回路１００とＤＳＰ部１１０の一方のみを設けてもよいし、Ａ／Ｄ変換回路１００とＤＳＰ部１１０とは異なる物理量の検出用の回路を設けてもよい。また、後述するように回路装置２０のインターフェース部１４４が、クロック信号に基づく動作用信号により動作してもよい。
【００３２】
またクロック信号に基づく動作用信号は、クロック信号を分周した信号であってもよいし、クロック信号と同一周波数の信号（クロック信号自体又はクロック信号をバッファリングした信号）であってもよい。
【００３３】
例えば図１では、クロック信号に基づく動作用信号は、Ａ／Ｄ変換回路１００のサンプリングクロック信号やＤＳＰ部１１０の動作クロック信号である。これらのサンプリングクロック信号、動作クロック信号は、クロック信号を分周した信号である。例えばＡ／Ｄ変換回路１００は、動作用信号であるサンプリングクロック信号に基づいて、入力信号のサンプリング動作を行う。そして、サンプリングクロック信号に基づいてサンプリングされた信号のＡ／Ｄ変換を行う。またＤＳＰ部１１０は、動作用信号である動作クロック信号に基づいて、デジタル信号処理を行う。例えばデジタル信号処理として、デジタルフィルター処理（ローパスフィルター処理等）を行う。或いは各種のデジタル補正処理を行う。
【００３４】
ここでＰＬＬ回路１５０から出力されるクロック信号の周波数をｆｃｋとし、ｉ、ｊを１以上の整数とし、サンプリングクロック信号等の動作用信号の周波数をｆｃｋ／ｉとしたとする。ｉ≧２の場合は、ｉはクロック信号の分周比に相当し、ｆｃｋ／ｉは、分周比ｉで分周されたサンプリングクロック信号等の動作用信号の周波数になる。
【００３５】
この場合に本実施形態では、ＰＬＬ回路１５０は、ｊ×ｆｄｒ≠ｆｃｋ／ｉとなる周波数のクロック信号を生成する。言い換えれば、クロック信号（或いはクロック信号を分周した信号）の周波数は、駆動信号の周波数との間で、整数比となる関係を避けるように設定される。更に望ましくは、ｋを１以上の整数とした場合に、ＰＬＬ回路１５０は、ｊ×ｆｄｒ≠ｋ×ｆｃｋ／ｉとなる周波数のクロック信号を生成する。例えば、ｊ×ｆｄｒ≠ｋ×ｆｃｋ／ｉが、ｋ＝１のときに成り立ち、且つ、ｋが２以上（且つ所定値以下）の整数のときに成り立つような周波数のクロック信号を生成する。
【００３６】
このようにすれば、ＰＬＬ回路１５０により、干渉周波数を避けた周波数のクロック信号が生成される。そして、このクロック信号に基づくサンプリングクロック信号や動作クロック信号に基づいて、検出回路６０のＡ／Ｄ変換回路１００やＤＳＰ部１１０が動作するようになる。
【００３７】
図２、図３は干渉周波数を避けた周波数に、クロック信号の周波数を設定する本実施形態の手法の説明図である。
【００３８】
図２では、横軸はクロック信号の周波数であり、縦軸が検出値ばらつき（角速度コードばらつき等）を示している。図２では、ｆｉｎ１、ｆｉｎ２、ｆｉｎ３が干渉周波数であり、これらの干渉周波数では、検出回路６０の検出値ばらつきが発生している。例えば後述するように、本実施形態の回路装置２０の構成では、駆動周波数成分（高調波成分、基本波成分）が、駆動回路３０側から検出回路６０側に回り込んでしまう事態が発生する。そして駆動周波数成分のノイズが乗った入力信号が、Ａ／Ｄ変換回路１００に入力される。この場合にＡ／Ｄ変換回路１００が、クロック信号を分周したサンプリングクロック信号でサンプリングすると、駆動周波数成分とサンプリング周波数成分とが一致する干渉周波数において、検出値ばらつきが生じ、検出回路６０の検出性能が劣化する。
【００３９】
例えば図２に示すように、干渉周波数はｊ×ｆｄｒ＝ｆｃｋ／ｉが成り立つときのクロック信号の周波数である。即ち、干渉周波数をｆｉｎとすると、ｆｃｋ＝ｆｉｎの場合に、ｊ×ｆｄｒ＝ｆｃｋ／ｉの関係式が成り立つ。例えば図２において、ｆｉｎ１、ｆｉｎ２、ｆｉｎ３が干渉周波数であり、ｆｃｋ＝ｆｉｎ１、ｆｉｎ２、ｆｉｎ３の場合に、各々、ｊ×ｆｄｒ＝ｆｃｋ／ｉ＝ｆｉｎ１／ｉ、ｊ×ｆｄｒ＝ｆｃｋ／ｉ＝ｆｉｎ２／ｉ、ｊ×ｆｄｒ＝ｆｃｋ／ｉ＝ｆｉｎ３／ｉの干渉条件が成り立っている。
【００４０】
そして図２に示すように、本実施形態では、干渉周波数ｆｉｎ１、ｆｉｎ２、ｆｉｎ３を避けた周波数に、クロック信号の周波数ｆｃｋが設定される。例えばクロック信号の周波数ｆｃｋ＝ｆｃｋ１は、干渉周波数ｆｉｎ１とｆｉｎ２の中間の周波数であり、周波数ｆｃｋ＝ｆｃｋ２は、干渉周波数ｆｉｎ２とｆｉｎ３の中間の周波数である。
【００４１】
このように干渉周波数を避けた周波数にクロック信号の周波数を設定することで、検出値ばらつきの発生による検出回路６０の検出性能の劣化を低減できるようになる。これは、干渉周波数を避けた周波数にクロック信号の周波数が設定されるように、ＰＬＬ回路１５０が動作することにより実現される。さらに言えば、クロック信号の周波数が干渉周波数を避けるように、ＰＬＬ回路１５０に含まれる分周回路の分周比が設定されることになる。
【００４２】
図３においても、横軸はクロック信号の周波数であり、縦軸が検出値ばらつきを示している。図３では、ｆｉｎ１〜ｆｉｎ３、ｆｉｎ４〜ｆｉｎ８が干渉周波数であり、これらの干渉周波数では、検出回路６０の検出値ばらつきが発生している。そして干渉周波数ｆｉｎ１〜ｆｉｎ３では、検出値ばらつきが大きく、干渉周波数ｆｉｎ４〜ｆｉｎ８では、ｆｉｎ１〜ｆｉｎ３に比べて、検出値ばらつきは小さい。
【００４３】
そして図３では、干渉周波数は、ｊ×ｆｄｒ＝ｋ×ｆｃｋ／ｉが成り立つときの周波数である。即ち、図２は、ｊ×ｆｄｒ＝ｋ×ｆｃｋ／ｉの干渉条件において、ｋ＝１となる場合である。一方、図３は、ｊ×ｆｄｒ＝ｋ×ｆｃｋ／ｉの干渉条件において、ｋ＝１となる場合及びｋ≧２となる場合である。ｋ＝１となる場合の干渉周波数がｆｉｎ１〜ｆｉｎ３であり、これらの干渉周波数では、検出値ばらつきは大きい。一方、ｋ≧２となる場合の干渉周波数がｆｉｎ４〜ｆｉｎ８であり、これらの干渉周波数では、ｆｉｎ１〜ｆｉｎ３に比べて、検出値ばらつきは小さい。
【００４４】
そして図３に示すように、本実施形態では、干渉周波数ｆｉｎ１〜ｆｉｎ３、ｆｉｎ４〜ｆｉｎ８を避けた周波数に、クロック信号の周波数ｆｃｋが設定される。例えばクロック信号の周波数ｆｃｋ＝ｆｃｋ３は、干渉周波数ｆｉｎ５とｆｉｎ２の中間の周波数である。
【００４５】
これにより検出値ばらつきの発生による検出回路６０の検出性能の劣化を低減できるようになる。なお、ｋが大きくなると干渉による検出値ばらつきは小さくなる。干渉による検出値ばらつきが、他のノイズ（干渉以外を要因とする検出値ばらつき）と同程度以下であれば、仮に干渉が生じたとしても、検出精度に対する影響は小さい。よって、ｊ×ｆｄｒ≠ｋ×ｆｃｋ／ｉという条件は、ｋ≧１である全てのｋについて満足する必要はなく、ある程度小さい値（例えば後述する例のように１≦ｋ≦３）で成り立てばよい。
【００４６】
特許文献１で説明されている特許文献１以前の従来手法では、駆動回路３０の駆動信号ＤＱに基づく信号により、検出回路６０の回路（Ａ／Ｄ変換回路１００やＤＳＰ部１１０）を動作させていた。駆動信号ＤＱの周波数はそれほど高くないため（例えば５０〜１５０ＫＨｚ）、当該回路の高速動作を実現できなかった。例えばＡ／Ｄ変換回路１００の高速なＡ／Ｄ変換動作や、ＤＳＰ部１１０の高速なデジタル信号処理を実現できなかった。
【００４７】
一方、特許文献１の手法では、クロック信号生成回路の発振回路により、例えば５ＭＨｚ以上というような高速な原振クロックを生成し、この原振クロックを分周したサンプリングクロック信号や動作クロック信号を用いて、Ａ／Ｄ変換回路１００やＤＳＰ部１１０を動作させる。従って、これらの各回路での処理を高速に終了させたり、周波数の低い信号では実現できなかった処理を実現すること等が可能になる。
【００４８】
しかし、回路動作の高速化のために、クロック信号生成回路のクロック信号に基づく動作用信号により検出回路６０の回路を動作させると、駆動信号ＤＱに基づく信号により検出回路６０の回路を動作させる場合には発生していなかった問題が生じる。即ち図２、図３で説明したように、駆動信号ＤＱの周波数成分と、サンプリングクロック信号等の動作用信号の周波数成分との干渉の問題が生じ、検出回路６０の検出性能の劣化等の問題を招く。
【００４９】
例えば物理量トランスデューサー１８により物理量を検出する回路装置２０では、検出回路６０が有する回路において、物理量トランスデューサー１８の駆動周波数に起因する干渉により検出性能が劣化する可能性があった。即ち、検出回路６０は、クロック信号に基づく動作用信号（サンプリングクロック信号、動作クロック信号）により動作する回路であるＡ／Ｄ変換回路１００やＤＳＰ部１１０を有する。そして、これらの回路を有する検出回路６０に対して、物理量トランスデューサー１８の駆動周波数に起因する干渉の影響が及び、検出回路６０の検出性能の劣化等が生じる可能性がある。
【００５０】
例えば、検出回路６０側へ駆動周波数成分が回り込むと、図２、図３で説明したように、駆動周波数成分と、クロック信号に基づく動作用信号（サンプリングクロック信号等）の周波数成分とが一致してしまうという干渉周波数の問題が生じる。このような干渉周波数の問題が生じると、検出回路６０の検出値ばらつき等が発生し、検出性能が劣化する。
【００５１】
これに対して、特許文献１では、干渉周波数を避けるような発振周波数を設定することで、検出性能の劣化を抑制する手法を開示している。しかしｊ×ｆｄｒ＝ｆｃｋ／ｉ等の式からわかるように、干渉周波数は駆動周波数（ｆｄｒ）に応じて変化する。そのため特許文献１の手法では、駆動周波数が異なる複数の物理量トランスデューサー１８（振動片１０）のうち、いずれを回路装置２０に接続するかに応じて、発振回路の発振周波数のターゲット周波数を切り替える必要があった。また、１つの種類の振動片１０を対象とした場合にも、当該振動片の駆動周波数は所与の範囲（例えば後述するＲＤＡの範囲）でばらつく。
【００５２】
そのため、特許文献１の手法では、用いる振動片１０に応じた発振周波数の粗調整を行った後、回路装置２０と振動片１０（物理量トランスデューサー１８）を接続した状態で発振周波数の微調整を行うという複雑な工程を経る必要があった。特に微調整においては、物理量トランスデューサー１８の素子ばらつき（即ち、駆動周波数のばらつき）や、経年劣化による発振周波数の変動等を考慮した細かい調整が行われるため、調整の難度が高く、調整時間も長くなる。結果として、特許文献１の手法では、回路装置の製造効率の低下や、コストの増大が生じてしまう。また、駆動周波数と発振周波数の温度特性（温度による周波数変動）が異なるため、干渉抑制を広い温度域で行うことが難しいという課題もあった。
【００５３】
この点、本実施形態によれば、ＰＬＬ回路１５０は、駆動信号を基準信号としたＰＬＬ動作によりクロック信号を生成する。そのため、駆動周波数に個体差（干渉周波数に個体差）があっても、クロック信号の周波数が駆動周波数に合わせて変動するため、干渉を避けることが可能である。つまり本実施形態では、特許文献１のような厳密な個別調整が不要となり、容易に且つ確実に、干渉及び当該干渉に伴う検出精度の低下を抑制できる。また、干渉抑制を広い温度域で行うことも可能になる。
【００５４】
２．電子機器、ジャイロセンサー、回路装置の詳細な構成
図４に、本実施形態の回路装置２０、この回路装置２０を含むジャイロセンサー５１０（広義には物理量センサー、物理量検出装置）、このジャイロセンサー５１０を含む電子機器５００の詳細な構成例を示す。
【００５５】
なお回路装置２０、電子機器５００、ジャイロセンサー５１０は図４の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。また本実施形態の電子機器５００としては、デジタルカメラ、ビデオカメラ、スマートフォン、携帯電話機、カーナビゲーションシステム、ロボット、生体情報検出装置、ゲーム機、時計、健康器具、或いは携帯型情報端末等の種々の機器を想定できる。また以下では、物理量トランスデューサー（角速度センサー素子）が圧電型の振動子（振動片、振動ジャイロ）であり、センサーがジャイロセンサーである場合を例にとり説明するが、本発明はこれに限定されない。例えばシリコン基板などから形成された静電容量検出方式の振動ジャイロや、角速度情報と等価な物理量や角速度情報以外の物理量を検出する物理量トランスデューサー等にも本発明は適用可能である。
【００５６】
電子機器５００は、ジャイロセンサー５１０と処理部５２０を含む。またメモリー５３０、操作部５４０、表示部５５０を含むことができる。ＣＰＵ、ＭＰＵ等で実現される処理部５２０（外部の処理装置）は、ジャイロセンサー５１０等の制御や電子機器５００の全体制御を行う。また処理部５２０は、ジャイロセンサー５１０により検出された角速度情報（広義には物理量）に基づいて処理を行う。例えば角速度情報に基づいて、手ぶれ補正、姿勢制御、ＧＰＳ自律航法などのための処理を行う。メモリー５３０（ＲＯＭ、ＲＡＭ等）は、制御プログラムや各種データを記憶したり、ワーク領域やデータ格納領域として機能する。操作部５４０はユーザーが電子機器５００を操作するためのものであり、表示部５５０は種々の情報をユーザーに表示する。
【００５７】
ジャイロセンサー５１０（物理量検出装置）は、振動片１０と回路装置２０を含む。振動片１０（広義には物理量トランスデューサー、角速度センサー素子）は、例えば圧電振動子である。具体的には振動片１０は例えば水晶振動子である。水晶振動子としては、例えばカット角がＡＴカットやＳＣカットなどの厚みすべり振動する水晶振動子である。例えば振動片１０は、恒温槽を備える恒温槽型水晶発振器（ＯＣＸＯ）に内蔵されている振動片、或いは恒温槽を備えない温度補償型水晶発振器（ＴＣＸＯ）に内蔵されている振動片、或いはシンプルパッケージ水晶発振器（ＳＰＸＯ）に内蔵されている振動片などであってもよい。また振動片１０として、ＳＡＷ（Surface Acoustic Wave）共振子、シリコン基板を用いて形成されたシリコン製振動子としてのＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用してもよい。図４では、Ｚカットの水晶基板により形成されたダブルＴ字型の振動子を用いる例を示しているが、本実施形態の振動片１０はこのような構造に限定されない。例えば振動片１０は、音叉型、Ｈ型等であってもよい。
【００５８】
回路装置２０は、駆動回路３０、検出回路６０、ＰＬＬ回路１５０、制御部１４０、インターフェース部１４４、不揮発性メモリー１４６、を含む。なお、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００５９】
ＰＬＬ回路１５０は、駆動回路３０からの信号を基準信号としたＰＬＬ動作により、クロック信号を生成する。検出回路６０はＡ／Ｄ変換回路１００とＤＳＰ（Digital Signal Processing）部１１０を有する。Ａ／Ｄ変換回路１００は、ＰＬＬ回路１５０からのクロック信号に基づくサンプリングクロック信号により、入力信号のサンプリング動作を行って、Ａ／Ｄ変換を実行する。例えばアナログの検出信号（所望信号）をデジタル信号（デジタルデータ）に変換する。ＤＳＰ部１１０は、Ａ／Ｄ変換回路１００からのデジタル信号を受け、デジタル信号に対してデジタル信号処理を行う。このＤＳＰ部１１０は、ＰＬＬ回路１５０からのクロック信号に基づく動作クロック信号により動作して、フィルター処理等の各種のデジタル信号処理を実行する。
【００６０】
制御部１４０は、ＰＬＬ回路１５０からのクロック信号に基づいて、各種の制御処理を行う。例えばクロック信号（クロック信号を分周した信号）に基づいて駆動回路３０及び検出回路６０を制御する。この制御部１４０は、ロジック回路（ゲートアレイ等）やプロセッサー等により実現できる。
【００６１】
インターフェース部１４４（出力部）は、回路装置２０の外部機器（例えば処理部５２０等）に対して、検出した物理量を出力するインターフェースである。インターフェース部１４４は、例えばＳＰＩ（Serial Peripheral Interface）により通信を行うインターフェースであるが、Ｉ２Ｃ（Inter-Integrated Circuit）等の他のインターフェースを用いることも可能である。
【００６２】
不揮発性メモリー１４６は、クロック信号の調整情報等を記憶する。ここでの調整情報は、例えばＰＬＬ回路１５０の分周回路（狭義には、後述する第２の分周回路１５５）の分周比を設定するための情報である。不揮発性メモリー１４６としては、例えばＥＰＲＯＭ、ＥＥＰＲＯＭ、或いはフラッシュメモリーなどを用いることができる。ＥＰＲＯＭとしては、例えばＯＴＰ（ワンタイムＰＲＯＭ）などを用いることができ、ＯＴＰとしては、例えばＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Silicon）などを用いることができる。なお回路装置２０に不揮発性メモリー以外の記憶装置（例えばヒューズを用いた記憶装置等）を設けてもよい。
【００６３】
駆動回路３０は、駆動信号ＤＱを出力して振動片１０を駆動する。例えば振動片１０からフィードバック信号ＤＩを受け、これに対応する駆動信号ＤＱを出力することで、振動片１０を励振させる。検出回路６０は、駆動信号ＤＱにより駆動される振動片１０から検出信号ＩＱ１、ＩＱ２（検出電流、電荷）を受け、検出信号ＩＱ１、ＩＱ２から、振動片１０に印加された物理量に応じた所望信号（コリオリ力信号）を検出（抽出）する。
【００６４】
振動片１０は、基部１と、連結腕２、３と、駆動腕４、５、６、７と、検出腕８、９を有する。矩形状の基部１に対して＋Ｙ軸方向、−Ｙ軸方向に検出腕８、９が延出している。また基部１に対して−Ｘ軸方向、＋Ｘ軸方向に連結腕２、３が延出している。そして連結腕２に対して＋Ｙ軸方向、−Ｙ軸方向に駆動腕４、５が延出しており、連結腕３に対して＋Ｙ軸方向、−Ｙ軸方向に駆動腕６、７が延出している。なおＸ軸、Ｙ軸、Ｚ軸は水晶の軸を示すものであり、各々、電気軸、機械軸、光学軸とも呼ばれる。
【００６５】
駆動回路３０からの駆動信号ＤＱは、駆動腕４、５の上面に設けられた駆動電極と、駆動腕６、７の側面に設けられた駆動電極に入力される。また駆動腕４、５の側面に設けられた駆動電極と、駆動腕６、７の上面に設けられた駆動電極からの信号が、フィードバック信号ＤＩとして駆動回路３０に入力される。また検出腕８、９の上面に設けられた検出電極からの信号が、検出信号ＩＱ１、ＩＱ２として検出回路６０に入力される。なお検出腕８、９の側面に設けられたコモン電極は例えば接地される。
【００６６】
駆動回路３０により交流の駆動信号ＤＱが印加されると、駆動腕４、５、６、７は、逆圧電効果により矢印Ａに示すような屈曲振動（励振振動）を行う。即ち、駆動腕４、６の先端が互いに接近と離間を繰り返し、駆動腕５、７の先端も互いに接近と離間を繰り返す屈曲振動を行う。このとき駆動腕４、５と駆動腕６、７とが、基部１の重心位置を通るＹ軸に対して線対称の振動を行っているので、基部１、連結腕２、３、検出腕８、９はほとんど振動しない。
【００６７】
この状態で、振動片１０に対してＺ軸を回転軸とした角速度が加わると（振動片１０がＺ軸回りで回転すると）、コリオリ力により駆動腕４、５、６、７は矢印Ｂに示すように振動する。即ち、矢印Ａの方向とＺ軸の方向とに直交する矢印Ｂの方向のコリオリ力が、駆動腕４、５、６、７に働くことで、矢印Ｂの方向の振動成分が発生する。この矢印Ｂの振動が連結腕２、３を介して基部１に伝わり、検出腕８、９が矢印Ｃの方向で屈曲振動を行う。この検出腕８、９の屈曲振動による圧電効果で発生した電荷信号が、検出信号ＩＱ１、ＩＱ２として検出回路６０に入力される。ここで、駆動腕４、５、６、７の矢印Ｂの振動は、基部１の重心位置に対して周方向の振動であり、検出腕８、９の振動は、矢印Ｂとは周方向で反対向きの矢印Ｃの方向での振動である。検出信号ＩＱ１、ＩＱ２は、駆動信号ＤＱに対して位相が９０度だけずれた信号になる。
【００６８】
例えば、Ｚ軸回りでの振動片１０（ジャイロセンサー）の角速度をωとし、質量をｍとし、振動速度をｖとすると、コリオリ力はＦｃ＝２ｍ・ｖ・ωと表される。従って検出回路６０が、コリオリ力に応じた信号である所望信号を検出することで、角速度ωを求めることができる。そして求められた角速度ωを用いることで、処理部５２０は、手振れ補正、姿勢制御、或いはＧＰＳ自律航法等のための種々の処理を行うことができる。
【００６９】
図５に回路装置２０の駆動回路３０、検出回路６０の詳細な構成例を示す。
【００７０】
駆動回路３０は、振動片１０からのフィードバック信号ＤＩが入力される増幅回路３２と、自動ゲイン制御を行うゲイン制御回路４０と、駆動信号ＤＱを振動片１０及びＰＬＬ回路１５０に出力する駆動信号出力回路５０を含む。また同期信号ＳＹＣを検出回路６０に出力する同期信号出力回路５２を含む。なお、駆動回路３０の構成は図５に限定されず、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００７１】
増幅回路３２（Ｉ／Ｖ変換回路）は、振動片１０からのフィードバック信号ＤＩを増幅する。例えば振動片１０からの電流の信号ＤＩを電圧の信号ＤＶに変換して出力する。この増幅回路３２は、演算増幅器、帰還抵抗素子、帰還キャパシターなどにより実現できる。
【００７２】
駆動信号出力回路５０は、増幅回路３２による増幅後の信号ＤＶに基づいて、駆動信号ＤＱを出力する。例えば駆動信号出力回路５０が、矩形波（又は正弦波）の駆動信号を出力する場合には、駆動信号出力回路５０はコンパレーター等により実現できる。
【００７３】
ゲイン制御回路４０（ＡＧＣ）は、駆動信号出力回路５０に制御電圧ＤＳを出力して、駆動信号ＤＱの振幅を制御する。具体的には、ゲイン制御回路４０は、信号ＤＶを監視して、発振ループのゲインを制御する。例えば駆動回路３０では、ジャイロセンサーの感度を一定に保つために、振動片１０（駆動用振動片）に供給する駆動電圧の振幅を一定に保つ必要がある。このため、駆動振動系の発振ループ内に、ゲインを自動調整するためのゲイン制御回路４０が設けられる。ゲイン制御回路４０は、振動片１０からのフィードバック信号ＤＩの振幅（振動片の振動速度ｖ）が一定になるように、ゲインを可変に自動調整する。このゲイン制御回路４０は、増幅回路３２の出力信号ＤＶを全波整流する全波整流器や、全波整流器の出力信号の積分処理を行う積分器などにより実現できる。
【００７４】
同期信号出力回路５２は、増幅回路３２による増幅後の信号ＤＶを受け、同期信号ＳＹＣ（参照信号）を検出回路６０に出力する。この同期信号出力回路５２は、正弦波（交流）の信号ＤＶの２値化処理を行って矩形波の同期信号ＳＹＣを生成するコンパレーターや、同期信号ＳＹＣの位相調整を行う位相調整回路（移相器）などにより実現できる。
【００７５】
検出回路６０は、増幅回路６１、同期検波回路８１、フィルター部９０、Ａ／Ｄ変換回路１００、ＤＳＰ部１１０を含む。増幅回路６１は、振動片１０からの第１、第２の検出信号ＩＱ１、ＩＱ２を受けて、電荷−電圧変換や差動の信号増幅やゲイン調整などを行う。同期検波回路８１は、駆動回路３０からの同期信号ＳＹＣに基づいて同期検波を行う。フィルター部９０（ローパスフィルター）は、Ａ／Ｄ変換回路１００の前置きフィルターとして機能する。またフィルター部９０は、同期検波によっては除去しきれなかった不要信号を減衰する回路としても機能する。Ａ／Ｄ変換回路１００は、同期検波後の信号のＡ／Ｄ変換を行う。ＤＳＰ部１１０はＡ／Ｄ変換回路１００からのデジタル信号に対してデジタルフィルター処理やデジタル補正処理などのデジタル信号処理を行う。デジタル補正処理としては、例えばゼロ点補正処理や感度補正処理などがある。
【００７６】
３．干渉周波数
振動片１０を駆動して角速度等の物理量を検出する回路装置２０においては、振動片１０の駆動周波数と、検出回路６０のＡ／Ｄ変換回路１００のサンプリングクロック信号等（動作用信号）との干渉により検出性能が劣化する可能性がある。例えば、駆動周波数成分とＡ／Ｄ変換回路１００のサンプリング周波数成分とが一致する干渉周波数において、角速度コードのばらつき等が発生し、検出性能が劣化する。なお以下では、適宜サンプリングクロック信号を例にとって説明を行うが、他の動作用信号（ＤＳＰ部１１０の動作クロック信号等）に拡張して考えることが可能である。
【００７７】
なお、ここでの駆動周波数成分とは、駆動周波数の基本波成分（基本周波数成分）や高調波成分（高調波周波数成分）を表し、サンプリング周波数成分とは、Ａ／Ｄ変換回路１００のサンプリング周波数の基本周波数成分及び高調波周波数成分を表す。
【００７８】
図６は、検出回路６０に供給されるＡ／Ｄ変換回路１００のサンプリングクロック信号やＤＳＰ部１１０の動作クロック信号についての説明図である。図６に示すように、振動片１０は駆動周波数ｆｄｒで駆動される。この駆動周波数ｆｄｒには、振動片１０の個体差によるばらつきがある。
【００７９】
また同期検波回路８１は、この駆動周波数ｆｄｒの同期信号ＳＹＣに基づいて同期検波処理を行う。即ち、検出回路６０は、駆動信号に基づく信号で検出動作を行う。ＰＬＬ回路１５０では、ジッタが発生するため、ＰＬＬ回路１５０の生成するクロック信号に基づいて検出動作を行った場合、当該ジッタにより検出精度が低下するおそれがある。本実施形態では、検出動作（同期検波）を駆動信号に基づいて行うため、ジッタによる精度低下を抑制できる。
【００８０】
ここで、検出回路６０のＡ／Ｄ変換回路１００やＤＳＰ部１１０等についても、駆動周波数ｆｄｒの駆動信号に基づく信号（駆動信号を分周した信号や駆動信号をバッファリングした信号等）により動作させる手法が考えられる。しかしながら、この手法では、駆動周波数ｆｄｒが例えば５０ＫＨｚ程度である場合に、駆動信号に基づく信号は５０ＫＨｚ以下となるため、Ａ／Ｄ変換回路１００やＤＳＰ部１１０の高速動作を実現できない。
【００８１】
このため本実施形態では、駆動信号を基準信号とするＰＬＬ動作を行ってクロック信号を生成するＰＬＬ回路１５０を設け、生成されたクロック信号に基づく動作用信号により、Ａ／Ｄ変換回路１００やＤＳＰ部１１０等を動作させる手法を採用している。ＰＬＬ回路１５０では、基準信号である駆動信号の周波数を逓倍（厳密には、後述するようにフラクショナルＰＬＬ回路を用いるため非整数倍）した周波数のクロック信号を出力する。例えば、駆動信号の周波数が５０ＫＨｚ程度であるのに対して、ＰＬＬ回路１５０から出力されるクロック信号の周波数はＭＨｚのオーダーとなる。
【００８２】
例えば図６では、周波数ｆｃｋのクロック信号をｉ１分周し、分周により得られたサンプリング周波数ｆｓ＝ｆｃｋ／ｉ１のサンプリングクロック信号に基づいて、Ａ／Ｄ変換回路１００を動作させる。また、周波数ｆｃｋのクロック信号をｉ２分周し、分周により得られた周波数ｆｄｓｐ＝ｆｃｋ／ｉ２の動作クロック信号に基づいて、ＤＳＰ部１１０を動作させる。
【００８３】
また、クロック信号に基づく動作用信号により動作する回路は、Ａ／Ｄ変換回路１００やＤＳＰ部１１０に限定されない。例えば、インターフェース部１４４が、動作用信号により動作してもよい。この場合、インターフェース部１４４は、周波数ｆｃｋのクロック信号をｉ３分周し、分周により得られた周波数ｆｓｐｉ＝ｆｃｋ／ｉ３のクロック信号に基づいて、動作する。
【００８４】
ｉ１〜ｉ３は、例えばｉ１＝１６、ｉ２＝８、ｉ３＝５１２である。ただし、ｉ１〜ｉ３の具体的な値については種々の変形実施が可能である。
【００８５】
このような本実施形態の回路装置２０においては、駆動周波数成分と、動作周波数成分（動作用信号の周波数の基本波成分や高調波成分）の一致を原因とする検出データ（角速度コード）のばらつきの問題が発生する可能性がある。
【００８６】
図７は干渉周波数についての説明図である。図７の横軸はクロック信号の周波数であり、縦軸は角速度コードばらつきの大きさを示したものである。駆動周波数成分と検出回路６０側の動作周波数との干渉を原因とする角速度コードばらつきの問題が生じる。
【００８７】
例えばＰＬＬ回路１５０の生成するクロック信号の周波数をｆｃｋとし、ｉ、ｊ、ｋを１以上の整数とし、サンプリングクロック信号等の動作用信号の周波数をｆｃｋ／ｉとする。ｉ≧２の場合は、ｉはクロック信号の分周比に相当し、ｆｃｋ／ｉは、分周比ｉで分周されたサンプリングクロック信号等の動作用信号の周波数になる。
【００８８】
この場合に干渉周波数はｊ×ｆｄｒ＝ｋ×ｆｃｋ／ｉが成り立つときの発振周波数である。即ち、干渉周波数をｆｉｎとすると、ｆｃｋ＝ｆｉｎの場合に、ｊ×ｆｄｒ＝ｋ×ｆｃｋ／ｉの関係式が成り立つ。
【００８９】
例えば図７のＩ１に示す干渉周波数では、８×ｆｄｒ＝ｆｓ＝ｆｃｋ／ｉが成り立っている。例えばＩ１の干渉周波数をｆｃｋ＝ｆｉｎ１とすると、８×ｆｄｒ＝ｆｉｎ１／ｉが成り立つ。これはｊ×ｆｄｒ＝ｋ×ｆｃｋ／ｉの関係式（干渉条件）において、ｊ＝８、ｋ＝１の場合に相当する。
【００９０】
またＩ２に示す干渉周波数では、９×ｆｄｒ＝ｆｓ＝ｆｃｋ／ｉが成り立っている。例えばＩ２に示す干渉周波数をｆｃｋ＝ｆｉｎ２とすると、９×ｆｄｒ＝ｆｉｎ２／ｉが成り立つ。これはｊ×ｆｄｒ＝ｋ×ｆｃｋ／ｉの関係式において、ｊ＝９、ｋ＝１の場合に相当する。
【００９１】
Ｉ３に示す干渉周波数では、１７×ｆｄｒ＝２×ｆｓ＝２×ｆｃｋ／ｉが成り立っている。例えばＩ３に示す干渉周波数をｆｃｋ＝ｆｉｎ３とすると、１７×ｆｄｒ＝２×ｆｉｎ３／ｉが成り立つ。これはｊ×ｆｄｒ＝ｋ×ｆｃｋ／ｉの関係式において、ｊ＝１７、ｋ＝２の場合に相当する。
【００９２】
Ｉ４に示す干渉周波数では、２５×ｆｄｒ＝３×ｆｓ＝３×ｆｃｋ／ｉが成り立っている。例えばＩ４に示す干渉周波数をｆｃｋ＝ｆｉｎ４とすると、２５×ｆｄｒ＝３×ｆｉｎ４／ｉが成り立つ。これはｊ×ｆｄｒ＝ｋ×ｆｃｋ／ｉの関係式において、ｊ＝２５、ｋ＝３の場合に相当する。
【００９３】
Ｉ５に示す干渉周波数では、２６×ｆｄｒ＝３×ｆｓ＝３×ｆｃｋ／ｉが成り立っている。例えばＩ５に示す干渉周波数をｆｃｋ＝ｆｉｎ５とすると、２６×ｆｄｒ＝３×ｆｉｎ５／ｉが成り立つ。これはｊ×ｆｄｒ＝ｋ×ｆｃｋ／ｉの関係式において、ｊ＝２６、ｋ＝３の場合に相当する。
【００９４】
なお、８＜（ｊ／ｋ）＜９となるｊ及びｋにより決定される干渉周波数が、Ｉ１とＩ２の間の干渉周波数となる。例えばｋ＝４であれば、ｊ＝３３，３４，３５の場合のように、Ｉ１とＩ２の間にはＩ３〜Ｉ５以外にも干渉周波数は存在する。しかし、角速度コードのばらつきをみればわかるように、ｋが大きくなれば干渉による影響も小さくなり、他のノイズに充分埋もれるレベルとなる。よってここでは、ｋの範囲として１≦ｋ≦３を考える例について説明する。
【００９５】
干渉周波数においては、ｊ×ｆｄｒ＝ｋ×ｆｓ＝ｋ×ｆｃｋ／ｉの関係式で表される干渉条件が成り立つ。ここで、ｊ×ｆｄｒは、駆動周波数ｆｄｒの高調波成分（ｊ≧２）や基本波成分（ｊ＝１）に相当する。またｆｓ＝ｆｃｋ／ｉは、Ａ／Ｄ変換回路１００のサンプリング周波数（広義には動作用信号の周波数）である。従って、干渉条件であるｊ×ｆｄｒ＝ｋ×ｆｃｋ／ｉは、駆動周波数ｆｄｒの高調波成分（ｊ≧２）や基本波成分（ｊ＝１）が、サンプリング周波数ｆｃｋ／ｉのｋ倍に一致するという条件になる。
【００９６】
なお、図７に示す干渉周波数での角速度コードばらつきは、Ａ／Ｄ変換回路１００の入力信号に混入した不要信号の周波数成分（駆動周波数成分）が、Ａ／Ｄ変換回路１００のサンプリング動作により、信号帯域に折り返すことなどが原因で発生する。従って、干渉周波数での角速度コードばらつきは、実際には、ｊ×ｆｄｒとｋ×ｆｓとが完全に一致する場合ではなく、ｊ×ｆｄｒとｋ×ｆｓの周波数差Δｆが十分に小さい場合に、顕著に現れる。具体的には、周波数差Δｆが、所望信号の周波数帯域である信号帯域の周波数（例えば２００Ｈｚ〜１０Ｈｚ）よりも低い場合には、周波数差Δｆによる折り返しノイズが信号帯域に現れるため、角速度コードばらつき（揺れ）の問題が生じることになる。周波数差Δｆが大きい場合には、ＤＳＰ部１１０の帯域制限用のローパスフィルターにより、折り返しノイズは十分に低減されるため、角速度コードばらつきも発生しないようになる。このように、本実施形態において避けるべき干渉周波数は、所与の周波数幅（信号帯域幅、Δｆ）を有するものと言うことができる。
【００９７】
そして本実施形態では、クロック信号の周波数を、このような干渉周波数を避けた周波数に設定する手法を採用している。即ち、クロック信号周波数をｆｃｋとし、ｉ、ｊを１以上の整数とし、動作用信号の周波数をｆｃｋ／ｉとした場合に、ｊ×ｆｄｒ≠ｆｃｋ／ｉとなるように周波数ｆｃｋを設定する。
【００９８】
ｊ×ｆｄｒ≠ｆｃｋ／ｉとなるようにクロック信号の周波数ｆｃｋを設定すれば、図７のＩ１、Ｉ２に示す干渉周波数を避けた周波数に、周波数ｆｃｋを設定できるようになる。従って、Ｉ１、Ｉ２に示す大きな値の角速度コードばらつきの発生を低減できるようになり、検出性能の劣化を低減できる。
【００９９】
更に本実施形態では、ｋを１以上（且つ所定値以下）の整数とした場合に、ｊ×ｆｄｒ≠ｋ×ｆｃｋ／ｉとなるようにクロック信号の周波数ｆｃｋを設定することが望ましい。即ち、図７のＩ１、Ｉ２に示すようなｋ＝１の場合の干渉周波数のみならず、Ｉ３〜Ｉ５に示すようなｋ≧２の場合の干渉周波数についても避けた周波数に、周波数ｆｃｋを設定する。このようにすれば、Ｉ１、Ｉ２に示すような大きな値の角速度コードばらつきの発生のみならず、Ｉ３〜Ｉ５に示すような比較的小さな値の角速度コードばらつきの発生についても抑制できるようになる。
【０１００】
４．ＰＬＬ回路の詳細と分周比の設定例
本実施形態では、ｊ×ｆｄｒ≠ｋ×ｆｃｋ／ｉとなるクロック信号の周波数ｆｃｋの調整を、ＰＬＬ回路１５０により実現している。
【０１０１】
図８は本実施形態のＰＬＬ回路１５０の詳細な構成例である。図８はアナログＰＬＬ回路の例であり、ＰＬＬ回路１５０は、基準信号である駆動信号を分周する第２の分周回路１５１と、位相比較器１５２（ＰＦＤ，Phase Frequency Detector）と、ループフィルター１５３と、ＶＣＯ（Voltage-controlled oscillator）１５４と、ＰＬＬ回路１５０の出力であるクロック信号を分周する第１の分周回路１５５を含む。
【０１０２】
位相比較器１５２は、第１の分周回路１５５からの第１の分周クロック信号と、第２の分周回路１５１からの第２の分周クロック信号の位相比較を行う。なお、位相比較器１５２は、チャージポンプを含んでもよい。位相比較器１５２は、ループフィルター１５３に接続される。ループフィルター１５３は、ＶＣＯ１５４に接続される。ＶＣＯ１５４からの発振信号は、クロック信号として出力されるとともに、第１の分周回路１５５に入力される。ここでＶＣＯ１５４は、ＣＲ発振回路、ＬＣ発振回路、及びリングオシレーターのいずれかである。このようにすれば、種々の発振回路（発振器）を用いてＰＬＬ回路１５０を構成することが可能になる。
【０１０３】
なお、ＰＬＬ回路１５０は図８の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。例えば、第２の分周回路１５１を省略し、駆動信号が位相比較器１５２に入力される構成としてもよい。
【０１０４】
図９は、本実施形態のＰＬＬ回路１５０の他の構成例である。図９はデジタルＰＬＬ回路の例である。ＰＬＬ回路１５０は、第２の分周回路１５６と、位相比較器であるＴＤＣ（Time-to-Digital Converter）１５７と、デジタルループフィルター１５８と、ＤＣＯ（Digital-controlled oscillator）１５９と、第１の分周回路１６０を含む。また、第１の分周回路１６０及び第２の分周回路１５６は、プログラマブル分周回路等のデジタル回路である。
【０１０５】
なお、図９ではデジタルループフィルター１５８、第１の分周回路１６０、及び第２の分周回路１５６を異なる構成として示したが、これらを１つのデジタル演算器として構成する変形実施も可能である。その他、本実施形態のＰＬＬ回路１５０は、アナログＰＬＬ、デジタルＰＬＬ、全デジタルＰＬＬ（ＡＤＰＬＬ）等、種々のＰＬＬ回路を用いることが可能である。以下では、ＰＬＬ回路１５０が、図８のアナログＰＬＬである例を用いて説明する。
【０１０６】
第１の分周回路１５５の分周比をＮとし、第２の分周回路１５１の分周比をＭとした場合、駆動信号の周波数ｆｄｒと、クロック信号の周波数ｆｃｋは、（ｆｄｒ／Ｍ）＝（ｆｃｋ／Ｎ）を満たす。即ち、ｆｃｋ＝（Ｎ／Ｍ）×ｆｄｒとなる。ここで、Ｎ／Ｍが整数且つｉの倍数である場合、ｋ＝１、ｉ×ｊ＝（Ｎ／Ｍ）とすれば、ｆｃｋ＝（Ｎ／Ｍ）×ｆｄｒは、ｊ×ｆｄｒ＝ｋ×ｆｃｋ／ｉに変形できる。即ちＮ／Ｍが整数である場合、ｆｃｋ＝（Ｎ／Ｍ）×ｆｄｒを満たす周波数ｆｃｋは干渉周波数となる可能性がある。さらにｋ＝１となる場合もあるため、検出値ばらつきが大きくなるおそれがある。
【０１０７】
よって、本実施形態のＰＬＬ回路１５０は、Ｎ／Ｍが非整数である。言い換えれば、本実施形態に係るクロック信号の周波数調整では、Ｎ／Ｍが非整数となるように分周回路の分周比が設定される。Ｎ／Ｍが非整数であれば、クロック信号の周波数ｆｃｋを、少なくともｋ＝１の場合の干渉周波数（図２のｆｉｎ１〜ｆｉｎ３、或いは図７のＩ１，Ｉ２）を避けた周波数に設定できる。この場合、Ｎ／Ｍが非整数であればよく、ＮとＭの両方が整数となることも可能である。
【０１０８】
ただし、上記の第２の分周回路１５１が省略される場合が考えられる。この場合、ｆｃｋ＝Ｎ×ｆｄｒとなる。Ｎが整数且つｉの倍数である場合、ｋ＝１、ｉ×ｊ＝Ｎとすれば、ｆｃｋ＝Ｎ×ｆｄｒは、ｊ×ｆｄｒ＝ｋ×ｆｃｋ／ｉに変形できる。即ちＮが整数である場合、ｆｃｋ＝Ｎ×ｆｄｒを満たす周波数ｆｃｋは干渉周波数となる可能性がある。さらにｋ＝１となる場合もあるため、検出値ばらつきが大きくなるおそれがある。
【０１０９】
よって本実施形態では、第１の分周回路１５５の分周比（Ｎ）が、非整数であることが望ましい。言い換えれば、本実施形態に係るクロック信号の周波数調整では、Ｎが非整数となるように第１の分周回路１５５の分周比が設定される。このようにすれば、第２の分周回路１５１が省略される場合等でも、クロック信号の周波数ｆｃｋを、干渉周波数を避けた周波数に設定することが可能になる。
【０１１０】
以上の点を考慮すれば、ＰＬＬ回路１５０は、フラクショナルＰＬＬ回路であることが望ましい。
【０１１１】
図１０は、フラクショナルＰＬＬ回路の動作を説明する図である。図１０の横軸方向は時間を表す。フラクショナルＰＬＬ回路では、ＭＯＤ回の分周動作を１シーケンスとした場合に、当該１シーケンスの中の（ＭＯＤ−ＦＲＣ）回の分周動作での分周比をＮ’とし、ＦＲＣ回の分周動作での分周比をＮ’＋１とする。ここで、ＭＯＤ，ＦＲＣ，Ｎ’は整数であり、ＭＯＤ＞ＦＲＣである。フラクショナルＰＬＬ回路では、図１０の動作を各シーケンスで繰り返す。なお、繰り返しにおいてはΔΣ変調を行うことでノイズを低減する。
【０１１２】
このようにした場合、第１の分周回路１５５の分周比Ｎは、Ｎ’とＮ’＋１の間の数であると考えることができる。具体的には、ＮとＮ’とは下式（１）の関係を満たす。
Ｎ＝｛Ｎ’×（ＭＯＤ−ＦＲＣ）＋（Ｎ’＋１）×ＦＲＣ｝／ＭＯＤ  …（１）
【０１１３】
このようにすれば、分周比Ｎとして非整数の値（整数であるＮ’と、隣り合う整数であるＮ’＋１との間の値）を設定できるため、クロック信号の周波数を、干渉周波数を避けた周波数、特に検出ばらつきへの影響が大きいｋ＝１に相当する干渉周波数を避けた周波数に設定することが可能になる。
【０１１４】
図１１は本実施形態のクロック信号の周波数ｆｃｋの調整手法の説明図である。図１１において横軸は駆動周波数ｆｄｒであり、縦軸は周波数調整のターゲット周波数（ｆｃｋの目標値）である。
【０１１５】
図１１においてＩＬ２〜ＩＬ５は図７で説明した干渉周波数Ｉ２〜Ｉ５に対応するラインである。なお、干渉周波数Ｉ１に対応するライン（ＩＬ１）については、ＩＬ４よりもさらに下の位置となるため、図１１では省略されている。
【０１１６】
この干渉周波数ラインＩＬ２〜ＩＬ５上では、角速度コードばらつきの問題が発生する。ここでは、干渉周波数Ｉ５と干渉周波数Ｉ２との間の周波数をターゲット周波数として設定する例について説明する。
【０１１７】
図１１では、振動片Ａと振動片Ｂの例が示されている。振動片Ａと振動片Ｂとでは、駆動周波数（ティピカル値）が異なっている。例えば回路装置２０とペアとなってパッケージに組み込まれる振動片１０として、２種類の振動片Ａ、Ｂがある。駆動周波数が異なる振動片Ａ、Ｂを用いることで例えば多軸ジャイロセンサーにおける軸間干渉の低減等も可能になる。
【０１１８】
図１１に示すように振動片Ａ、Ｂの駆動周波数には個体差があり、振動片Ａの駆動周波数はＲＤＡの範囲でばらつき、振動片Ｂの駆動周波数はＲＤＢの範囲でばらつく。ＲＤＡは、振動片Ａの駆動周波数のティピカル値ｆｄａを中心とする駆動周波数のばらつきの範囲である。ＲＤＢは、振動片Ｂの駆動周波数のティピカル値ｆｄｂを中心とする駆動周波数のばらつき範囲である。
【０１１９】
特許文献１の手法であれば、回路装置２０に振動片Ａと振動片Ｂのいずれが接続されたかに応じて（いずれの振動片と回路装置とで物理量検出装置が構成されたかに応じて）、ターゲット周波数を変更しなければならない。さらに、振動片Ａに回路装置２０が接続されて物理量検出装置としてパッケージされた状態において、駆動周波数を測定することで、振動片Ａの駆動周波数を特定する必要がある。例えば、図１１のように、干渉周波数ラインＩＬ２とＩＬ５の中間に、調整ライン（ターゲット周波数ライン）ＶＬを設定した場合に、測定された駆動周波数と調整ラインＶＬとから、ターゲット周波数を求める必要がある。つまり、精度の高い調整を行うためには、回路装置２０に接続された振動片１０の特性を個別に実測する必要があり、調整の負担が大きい。
【０１２０】
その点、本実施形態では、ｆｃｋ＝（Ｎ／Ｍ）×ｆｄｒという関係において、分周回路の分周比Ｎ，Ｍを設定することで周波数調整を行う。ｆｃｋは、駆動周波数ｆｄｒに連動して変化し、図１１においては直線的に増加する一次関数（原点を通過する線形関数）となる。即ち、本実施形態における周波数調整は、（Ｎ／Ｍ）×ｆｄｒにより表される直線が、調整ラインＶＬと重なるように（干渉周波数に対応するラインに重ならないように）、分周比Ｎ，Ｍを設定すればよい。分周比を適切に設定しておけば、振動片１０の駆動周波数がどのような値であっても、クロック信号の周波数ｆｃｋはＰＬＬ回路１５０のＰＬＬ動作により、適切な値（調整ラインＶＬに従った値）に調整される。即ち、個体差を考慮した厳密な調整を省略することが可能である。
【０１２１】
また、ＰＬＬ回路１５０に含まれるＶＣＯ１５４は、経年劣化によりその発振周波数が変動してしまうが、ＰＬＬ回路１５０を用いることで、周波数精度を基準信号の精度（振動片１０の精度）と同等にできる。即ち、ＰＬＬ回路１５０を用いることで、クロック信号の周波数ｆｃｋの経年劣化による変動を抑制することも可能である。また、駆動周波数の温度特性と、ＶＣＯ１５４の発振周波数の温度特性は異なることが想定されるが、ＰＬＬ回路１５０を用いて駆動周波数とクロック信号の周波数を連動させるため、当該温度特性の違いも問題とならない。
【０１２２】
つまり本実施形態の手法では、特許文献１の手法に比べて周波数調整が非常に容易であり、回路装置の製造に要する時間やコストの削減が可能である。さらに、干渉による影響を抑制した高精度での検出動作を、広い温度域で実現できる。
【０１２３】
分周比の具体的な設定手法は種々考えられる。例えば、所与の駆動周波数（例えば５０ＫＨｚ）を設定し、当該駆動周波数での干渉周波数を求める。ここでの駆動周波数は、任意の値を利用可能であり、振動片１０の実測値を用いる必要はない。そして、ｆｃｋ＝（Ｎ／Ｍ）×ｆｄｒが求められた干渉周波数を避けるように、分周比Ｎ，Ｍを設定する。
【０１２４】
例えば、Ａ／Ｄ変換回路１００のサンプリング周波数ｆｓが、ｆｓ＝ｆｃｋ／１６（ｉ＝１６）である場合に、サンプリング周波数ｆｓによる干渉周波数を考える。図７のＩ２では、ｊ＝９、ｋ＝１であるため、干渉周波数は５０ＫＨｚ×９×１６÷１＝７．２０ＭＨｚとなる。またＩ５では、ｊ＝２６、ｋ＝３であるため、干渉周波数は５０ＫＨｚ×２６×１６÷３＝６．９３ＭＨｚとなる。よって駆動周波数が５０Ｈｚの状態におけるターゲット周波数は、６．９３ＭＨｚより大きく、７．２０ＭＨｚより小さい周波数となる。
【０１２５】
例えばＭ＝１である場合には、ｆｃｋ＝Ｎ×５０ＫＨｚとなるため、ターゲット周波数の範囲を限定できれば、Ｎの範囲も限定できる。後は、Ｎが当該範囲内の値となるように、Ｎ’、ＭＯＤ、ＦＲＣの値を設定すればよい。
【０１２６】
分周比Ｎの値が設定できれば、当該分周比Ｎは、振動片１０の特性が異なる場合（振動片Ａと振動片Ｂ）であっても、振動片１０の個体差により駆動周波数がばらつく場合（ＲＤＡ等）であっても、共通して利用することが可能である。
【０１２７】
５．移動体等
本実施形態の手法は、上記の回路装置２０と、物理量トランスデューサー１８と、を含む物理量検出装置（ジャイロセンサー５１０）に適用できる。また本実施形態の手法は、上記の回路装置２０を含む電子機器５００や移動体に適用できる。物理量検出装置及び電子機器５００の構成については、図４を用いて上述したとおりである。
【０１２８】
図１２に本実施形態の回路装置２０を含む移動体の例を示す。本実施形態の回路装置２０は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。図１２は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、振動片１０と回路装置２０を有するジャイロセンサー５１０（センサー）が組み込まれている。ジャイロセンサー５１０は車体２０７の姿勢を検出することができる。ジャイロセンサー５１０の検出信号は制御装置２０８（車体姿勢制御装置）に供給されることができる。制御装置２０８は例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり個々の車輪２０９のブレーキを制御したりすることができる。その他、こういった姿勢制御は二足歩行ロボットや航空機、ヘリコプター等の各種の移動体において利用されることができる。姿勢制御の実現にあたってジャイロセンサー５１０は組み込まれることができる。
【０１２９】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（物理量検出装置、物理量トランスデューサー等）と共に記載された用語（ジャイロセンサー、振動片等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、回路装置や物理量検出装置や電子機器や移動体の構成、振動片の構造等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０１３０】
１…基部、２，３…連結腕、４〜７…連結腕、８，９…検出腕、１０…振動片、
１８…物理量トランスデューサー、２０…回路装置、３０…駆動回路、３２…増幅回路、
４０…ゲイン制御回路、５０…駆動信号出力回路、５２…同期信号出力回路、
６０…検出回路、６１…増幅回路、８１…同期検波回路、９０…フィルター部、
１００…Ａ／Ｄ変換回路、１１０…ＤＳＰ部、１４０…制御部、
１４４…インターフェース部、１４６…不揮発性メモリー、１５０…ＰＬＬ回路、
１５１…第２の分周回路、１５２…位相比較器、１５３…ループフィルター、
１５４…ＶＣＯ、１５５…第１の分周回路、１５６…第２の分周回路、１５７…ＴＤＣ、
１５８…デジタルループフィルター、１５９…ＤＣＯ、１６０…第１の分周回路、
２０６…自動車、２０７…車体、２０８…制御装置、２０９…車輪、５００…電子機器、
５１０…ジャイロセンサー、５２０…処理部、５３０…メモリー、５４０…操作部、
５５０…表示部、ＤＩ…フィードバック信号、ＤＱ…駆動信号、ＤＶ…出力信号、
ＩＱ１，ＩＱ２…検出信号、ＳＹＣ…同期信号
【図１】
2018163037.tif 000003
【図２】
2018163037.tif 000004
【図３】
2018163037.tif 000005
【図４】
2018163037.tif 000006
【図５】
2018163037.tif 000007
【図６】
2018163037.tif 000008
【図７】
2018163037.tif 000009
【図８】
2018163037.tif 000010
【図９】
2018163037.tif 000011
【図１０】
2018163037.tif 000012
【図１１】
2018163037.tif 000013
【図１２】
2018163037.tif 000014