(57)【要約】【課題】画素電極間に入射する光が電荷蓄積領域に到達することを防止する。【解決手段】光を信号電荷に変換する光電変換部１０１と、前記信号電荷を検出する電荷検出回路１０２とを含む画素１１０を備え、光電変換部１０１は、第１面と前記第１面と反対側の第２面とを有する光電変換層１１２と、前記第１面上の画素電極４００と、前記第１面上において画素電極４００に隣接し、光電変換層１１２と導通する第１電極１０３と、前記第２面上に位置し、画素電極４００及び第１電極１０３に対向する対向電極１１１とを含み、画素電極４００と第１電極１０３との平面視における最短距離は、画素電極４００と第１電極１０３との最短距離よりも小さい、撮像装置。【選択図】図２
2018207102.tif 000002
【特許請求の範囲】
【請求項１】
光を信号電荷に変換する光電変換部と、
前記信号電荷を検出する電荷検出回路と
を含む画素を備え、
前記光電変換部は、
第１面と前記第１面と反対側の第２面とを有する光電変換層と、
前記第１面上の画素電極と、
前記第１面上において前記画素電極に隣接し、前記光電変換層と導通する第１電極と、
前記第２面上に位置し、前記画素電極及び前記第１電極に対向する対向電極と
を含み、    
前記画素電極と前記第１電極との平面視における最短距離は、前記画素電極と前記第１電極との最短距離よりも小さい、
撮像装置。
【請求項２】
前記画素電極と前記第１電極とは平面視において互いに重なっている、請求項１に記載の撮像装置。
【請求項３】
前記画素電極及び前記第１電極のそれぞれは複数の層を含む、請求項１または請求項２に記載の撮像装置。
【請求項４】
前記画素電極は、前記光電変換層から離れる方向にこの順に積層された第１層、第２層および第３層を含み、
前記第１電極は、前記光電変換層から離れる方向にこの順に積層された第４層、第５層および第６層を含み、
前記画素電極と前記第１電極との平面視における最短距離は、前記第１層と前記第６層との平面視における最短距離と等しく、
前記画素電極と前記第１電極との最短距離は、前記第１層と前記第６層との最短距離と等しい、請求項３に記載の撮像装置。
【請求項５】
前記画素電極は、前記光電変換層から離れる方向にこの順に積層された第１層、第２層および第３層を含み、
前記第１電極は、前記光電変換層から離れる方向にこの順に積層された第４層、第５層および第６層を含み、
前記画素電極と前記第１電極との平面視における最短距離は、前記第３層と前記第４層との平面視における最短距離と等しく、
前記画素電極と前記第１電極との最短距離は、前記第３層と前記第４層との最短距離と等しい、請求項３に記載の撮像装置。
【請求項６】
前記第１電極は、前記光電変換層に接している、請求項１から請求項５のいずれか一項に記載の撮像装置。
【請求項７】
第３面を有する半導体基板を備え、
前記光電変換部は、前記第３面の上方に位置し、
前記第３面を基準としたとき、前記画素電極の最上面の高さは、前記第１電極の最上面の高さと等しい、請求項１から請求項６のいずれか一項に記載の撮像装置。
【請求項８】
前記第３面を基準としたとき、前記画素電極の最下面の高さは、前記第１電極の最下面の高さと等しい、請求項７に記載の撮像装置。
【請求項９】
光を信号電荷に変換する光電変換部と、
前記信号電荷を検出する電荷検出回路と
をそれぞれが含み、互いに隣接する第１画素及び第２画素を備え、
前記光電変換部は、
第１面と前記第１面と反対側の第２面とを有する光電変換層と、
前記第１面上の画素電極と、
前記第２面上に位置し、前記画素電極に対向する対向電極と
を含み、
前記第１画素の前記画素電極と前記第２画素の前記画素電極との平面視における最短距離は、前記第１画素の前記画素電極と前記第２画素の前記画素電極との最短距離よりも小さい、
撮像装置。
【請求項１０】
前記第１画素の前記画素電極と前記第２画素の前記画素電極とは平面視において互いに重なっている、請求項９に記載の撮像装置。
【請求項１１】
前記第１画素の前記画素電極及び前記第２画素の前記画素電極のそれぞれは複数の層を含む、請求項９または請求項１０に記載の撮像装置。
【請求項１２】
前記第１画素の前記画素電極は、前記光電変換層から離れる方向にこの順に積層された第１層、第２層および第３層を含み、
前記第２画素の前記画素電極は、前記光電変換層から離れる方向にこの順に積層された第４層、第５層および第６層を含み、
前記第１画素の前記画素電極と前記第２画素の前記画素電極との平面視における最短距離は、前記第１層と前記第６層との平面視における最短距離と等しく、
前記第１画素の前記画素電極と前記第２画素の前記画素電極との最短距離は、前記第１層と前記第６層との最短距離と等しい、請求項１１に記載の撮像装置。
【請求項１３】
請求項１から請求項１２のいずれか一項に記載の撮像装置と、
前記撮像装置に結像させるレンズ光学系と、
前記撮像装置から出力される信号を処理するカメラ信号処理部と
を備えるカメラシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、撮像装置に関する。
【背景技術】
【０００２】
従来、光電変換を利用した撮像装置が知られている。例えば、フォトダイオードを有するＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型撮像装置が用いられている。
【０００３】
撮像装置は、マトリクス状に配置された複数の画素を備えている。画素のそれぞれは、光を電荷に変換する光電変換部と、電荷を検出する電荷検出回路とを備えている。電荷検出回路は、光電変換部で変換された電荷を蓄積する電荷蓄積部を備えている。このような撮像装置において、電荷検出回路に直接光が到達する場合がある。例えば、電荷蓄積部に光が到達すると、擬似信号が発生し画質が劣化する。
【０００４】
特許文献１には、電荷蓄積部上にタングステンからなる遮光膜を形成した撮像装置が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−２０４９９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
電荷検出回路への光の漏れ込みを抑制できる撮像装置が求められている。
【課題を解決するための手段】
【０００７】
本開示の限定的ではないある例示的な実施形態によれば、以下が提供される。
【０００８】
光を信号電荷に変換する光電変換部と、前記信号電荷を検出する電荷検出回路とを含む画素を備え、前記光電変換部は、第１面と前記第１面と反対側の第２面とを有する光電変換層と、前記第１面上の画素電極と、前記第１面上において前記画素電極に隣接し、前記光電変換層と導通する第１電極と、前記第２面上に位置し、前記画素電極及び前記第１電極に対向する対向電極とを含み、前記画素電極と前記第１電極との平面視における最短距離は、前記画素電極と前記第１電極との最短距離よりも小さい、撮像装置。
【０００９】
包括的または具体的な態様は、素子、デバイス、モジュール、システム、集積回路または方法で実現されてもよい。また、包括的または具体的な態様は、素子、デバイス、モジュール、システム、集積回路および方法の任意の組み合わせによって実現されてもよい。
【発明の効果】
【００１０】
電荷検出回路への光の漏れ込みを抑制できる撮像装置を提供できる。
【００１１】
開示された実施形態の追加的な効果および利点は、明細書および図面から明らかになる。効果および／または利点は、明細書および図面に開示の様々な実施形態または特徴によって個々に提供され、これらの１つ以上を得るために全てを必要とはしない。
【図面の簡単な説明】
【００１２】
【図１】図１は、実施形態１に係る撮像装置の平面構造を示す図である。
【図２】図２は、実施形態１に係る撮像装置の断面構造図である。
【図３】図３は、実施形態１に係る撮像装置の画素電極の平面構造を示す図である。
【図４】図４は、実施形態１に係る撮像装置の製造途中の断面構造を示す図である。
【図５】図５は、実施形態１に係る撮像装置の製造途中の断面構造を示す図である。
【図６】図６は、実施形態１に係る撮像装置の製造途中の断面構造を示す図である。
【図７】図７は、実施形態１に係る撮像装置の製造途中の断面構造を示す図である。
【図８】図８は、実施形態１に係る撮像装置の製造途中の断面構造を示す図である。
【図９】図９は、実施形態１に係る撮像装置の製造途中の断面構造を示す図である。
【図１０】図１０は、実施形態２に係る撮像装置の断面構造図である。
【図１１】図１１は、実施形態２に係る撮像装置の画素電極の平面構造を示す図である。
【図１２】図１２は、カメラシステムの構成例を模式的に示す図である。
【図１３】図１３は、電極の形状のバリエーションの一例を示す断面図である。
【図１４】図１４は、電極の形状のバリエーションの他の一例を示す断面図である。
【図１５】図１５は、電極の形状のバリエーションの他の一例を示す断面図である。
【図１６】図１６は、図１５に対応する画素電極の平面構造を示す図である。
【図１７】図１７は、電極の形状のバリエーションの他の一例を示す断面図である。
【図１８】図１８は、電極の形状のバリエーションの他の一例を示す断面図である。
【図１９】図１９は、電極の形状のバリエーションの他の一例を示す断面図である。
【図２０】図２０は、実施形態４に係る撮像装置の断面構造図である。
【図２１】図２１は、実施形態４に係る撮像装置の画素電極の平面構造を示す図である。
【発明を実施するための形態】
【００１３】
以下、本開示の実施の形態を説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示す。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、ステップ、ステップの順序などは一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。
【００１４】
まず、本発明者の知見を説明する。
【００１５】
近年、積層型の撮像装置が提案されている。積層型の撮像装置では、光電変換部が半導体基板の上方に設けられ、電荷検出回路は半導体基板に設けられている。光電変換部は、複数の画素にまたがって形成される光電変換膜と、画素ごとに分離された画素電極を備える。画素電極間には通常、絶縁膜が埋め込まれている。この絶縁膜の透過率が、画素電極の透過率よりも高いことがある。このような構成において、隣り合う画素電極の隙間から光が漏れこみ、電荷検出回路に直接到達する可能性がある。この光の漏れこみを抑制できると有用である。
【００１６】
このような積層型の撮像装置の１つとして例えば、ＣＭＯＳ型固体撮像装置がある。ＣＭＯＳ型固体撮像装置は、一般的に、画素アレイの行ごとに露光および信号電荷の読み出しを順次行う、いわゆるローリング動作によりシャッタ動作と信号の読み出しが実施される。ローリングシャッタ方式においては、露光の開始および終了が画素アレイの行毎に異なる。このため、高速で移動する物体を撮像したときに、物体の像として歪んだ像が得られる。これはローリングシャッタ歪みと呼ばれる。また、露光の開始および終了までの間に、フラッシュ発光等により非常に短い時間に照度が大きく変化すると、いわゆるフラッシュバンドと呼ばれる現象が発生する。フラッシュバンドとは、画像内に輝度差の異なる帯状の部分が発生する現象である。この現象は、同一のフィールドの画像内において、フラッシュ発光等の影響により輝度が上昇した時に露光された部分と、フラッシュ発光の影響がない時に露光された部分とが、共存することにより発生する。
【００１７】
一方、グローバルシャッタ方式では、画素アレイ中の全画素において露光の開始および終了のタイミングが共通している。従って、ローリングシャッタ歪みやフラッシュバンドといった課題を抑制できる。このため、グローバルシャッタ方式が求められている。
【００１８】
ＣＭＯＳ型固体撮像装置は、光電変換部と、電荷を一時的に保持する電荷蓄積領域を備える。グローバルシャッタ方式を用いるＣＭＯＳ型固体撮像装置では、シャッタが開いていない時に電荷蓄積領域に光が入射すると擬似信号となり画質が劣化する。このシャッタを開いていない時の感度を寄生受光感度と呼ぶ。なお、寄生受光感度は、ＰＬＳ（Ｐａｒａｓｉｔｉｃ  Ｌｉｇｈｔ  Ｓｅｎｓｉｔｉｖｉｔｙ）と呼ぶ。なお、ＰＬＳは、寄生感度、または寄生光感度と呼ぶこともある。
【００１９】
（実施の形態１）
図１は、実施の形態１に係る撮像装置の平面構造を示す図である。図２は、図１に示すＡ−Ａ線における撮像装置の断面構造を示す図である。
【００２０】
撮像装置１００は、行列状に配置された複数の画素１１０を備える。また、それぞれの画素１１０は、光電変換部１０１と、半導体基板２００に形成される電荷検出回路とを備えている。半導体基板２００は、例えばシリコンから形成される。また、撮像装置１００は、複数の光電変換部１０１全体を覆うように設けられた第一パッシベーション膜２０１と、複数の光電変換部１０１全体を覆うように設けられた第二パッシベーション膜２０２とを備えている。第一パッシベーション膜２０１は、例えば酸化アルミニウム（ＡｌＯ）から形成される。第二パッシベーション膜２０２は、例えば酸化窒化シリコン（ＳｉＯＮ）から形成される。
【００２１】
図２では、複数の画素１１０に含まれる第１画素１４１および第２画素１４２が示されている。以下、第１画素１４１を中心に説明する。第２画素１４２および他の画素１１０も第１画素１４１も同様の構成である。
【００２２】
光電変換部１０１のうち第１画素１４１に対応する第１光電変換部１５１は、図２において上方から入射した光Ｌを、入射する光の量に応じた量の電荷に光電変換する。第１光電変換部１５１は、発生した電荷を収集する第１画素電極４０１と、第１画素電極４０１に対向して光Ｌの入射側に配置される第１対向電極１６１と、第１画素電極４０１と第１対向電極１６１との間に挟まれた第１光電変換層１７１とを備えている。第１対向電極１６１は対向電極１１１の一部である。第１光電変換層１７１は光電変換層１１２の一部である。
【００２３】
第１光電変換層１７１は、半導体基板２００の上方に積層されている。第１光電変換層１７１は、有機材料またはアモルファスシリコンなどの無機材料から形成される。なお、第１光電変換層１７１は、有機材料から構成される層と無機材料から構成される層とを含んでいてもよい。有機材料は、例えば、ｐ型有機半導体とｎ型有機半導体が接合された構成を含む。ｐ型有機半導体としては、電子供与性のある有機化合物を用いることができる。電子供与性のある有機化合物の例としては、トリアリルアミン化合物、ベンジジン化合物、ピラゾリン化合物が挙げられる。ｎ型有機半導体としては、電子受容性のある化合物を用いることができる。電子受容性のある化合物の例としては、窒素原子、酸素原子、あるいは硫黄原子を含有する５〜７員のヘテロ環化合物、縮合芳香族炭素環化合物、ポリアリーレン化合物が挙げられる。
【００２４】
なお、第１光電変換層１７１を含む光電変換層１１２は、画素１１０全体にわたって設けられている。
【００２５】
第１対向電極１６１は、光Ｌを透過可能な導電性材料から形成される。第１対向電極１６１は、例えばインジウムスズ酸化物（ＩＴＯ）から形成される。第１画素電極４０１は、第１光電変換層１７１において光電変換によって発生した電荷を収集する。第１画素電極４０１は、第１光電変換層１７１に対して半導体基板２００側に画素１１０ごとに設けられる。第１画素電極４０１の詳細な構造は後述する。なお、第１対向電極１６１を含む対向電極１１１は、複数の画素１１０全体にわたって設けられている。
【００２６】
図２に示すように、第１画素電極４０１は、第４プラグ２１４、第三配線層２１９、第３プラグ２１３、第二配線層２１８、第２プラグ２１２、第一配線層２１７および第１プラグ２１６を介して、第１電荷検出回路１０２の一部である第１電荷蓄積領域１２１に接続されている。第１電荷蓄積領域１２１は、半導体基板２００に形成される。第１電荷蓄積領域１２１は、フローティングディフュージョンノードとも呼ばれる。第１画素電極４０１と第１対向電極１６１との間に電位差を設けることにより、第１光電変換層１７１において生じた正孔−電子対のうち、正孔および電子のいずれか一方を、信号電荷として第１画素電極４０１によって収集することができる。信号電荷として正孔を利用する場合、第１画素電極４０１よりも第１対向電極１６１の電位を高く設定すればよい。例えば、第１画素電極４０１の電位よりも１０Ｖ程度高い電圧が、第１対向電極１６１に印加される。これにより、正孔が第１画素電極４０１に移動する。第１画素電極４０１に移動した正孔は、第１電荷蓄積領域１２１に蓄積される。もちろん、信号電荷として電子を利用してもよい。以下、信号電荷として正孔を利用する場合を説明する。
【００２７】
第１電荷検出回路１０２は、半導体基板２００に形成される。第１電荷検出回路１０２は、例えばＣＭＯＳトランジスタを複数個組み合わせて形成される。第１電荷検出回路１０２は、例えば第１電荷蓄積領域１２１に蓄積された電荷に対応する信号を出力する増幅トランジスタと、第１電荷蓄積領域１２１をリセットするリセットトランジスタとを備える。
【００２８】
第１画素１４１において、第二パッシベーション膜２０２、第一パッシベーション膜２０１および第１対向電極１６１を介して、光Ｌが第１光電変換層１７１に入射する。第１光電変換層１７１は入射した光Ｌを光電変換し、正孔−電子対を生成する。第１対向電極１６１に、第１画素電極４０１よりも高い電圧が印加されていることにより、第１光電変換層１７１で生成された正孔が第１画素電極４０１によって収集される。正孔は、第１画素電極４０１から移動し、第１電荷蓄積領域１２１に蓄積される。第１電荷検出回路１０２は、第１電荷蓄積領域１２１に蓄積される電荷の量に応じた信号を所定のタイミングで出力する。
【００２９】
撮像装置１００は、他の画素の電荷蓄積領域からも所定のタイミングで蓄積される電荷の量に応じた信号を取得し、取得された信号に基づき画像を生成する。
【００３０】
次に、図２、図３に基づき、互いに隣り合う第１画素電極４０１および第２画素１４２について詳細に説明する。第１画素電極４０１は、第一層４１１、第二層４１２および第三層４１３を含む。第一層４１１は、第１光電変換層１７１側に配置され、第１光電変換層１７１と接触する。第二層４１２は、第一層４１１に対し光電変換層１１２の反対側である半導体基板２００側に配置され、第一層４１１に接触する。第三層４１３は、第二層４１２に対し第１光電変換層１７１の反対側に配置され、第二層４１２に接触する。
【００３１】
同様に、第２画素１４２は第２画素電極４０２を有している。第２画素電極４０２は、第四層４２１、第五層４２２および第六層４２３を含む。第四層４２１は、光の入射側に配置される。第五層４２２は、第四層４２１に対し半導体基板２００側に配置され、第四層４２１に接触する。第六層４２３は、第五層４２２に対し半導体基板２００側に配置され、第五層４２２に接触する。
【００３２】
図３は、互いに隣り合う画素１１０それぞれの第１画素電極を、第１光電変換層１７１側から平面視した図である。ここで、平面視とは、第１光電変換層１７１に垂直な方向から見た状態を示している。
【００３３】
同図に示すように、平面視において第一層４１１の面積と第二層４１２の面積とが異なっている。具体的には、第一層４１１に比べて第二層４１２の面積は小さくなっている。なお、図３では説明のため、第一層４１１の端縁と第二層４１２の端縁、および、第二層４１２の端縁と第三層４１３の端縁とが重なり合わないように記載されているが、これらの端縁は平面視において重なり合っていてもよい。
【００３４】
また、図２、図３に示すように、第１画素電極４０１の第一層４１１の端縁部と、第２画素電極４０２の第六層４２３の端縁部とは、平面視において重なり合っている。一方、断面図においては、所定の距離離隔している。つまり、第１画素電極４０１と第２画素電極４０２とは、平面視においては一部の層の端縁部が重なり合っており、断面図においては離隔している。また、第１画素電極４０１と第２画素電極４０２との間には、絶縁膜が充填されている。つまり、第１画素電極４０１と第２画素電極４０２とは、電気的な絶縁状態が保たれている。
【００３５】
第１光電変換層１７１を透過した光Ｌの一部は、第１画素電極４０１と第２画素電極４０２との隙間に入射しうる。本実施の形態によれば、第１画素電極４０１の第一層４１１と第２画素電極４０２の第四層４２１との隙間に入射した光Ｌは、第２画素電極４０２の第六層４２３の端縁部によって遮られる。したがって、光Ｌが第１電荷蓄積領域１２１、または他の画素の電荷蓄積領域に到達することを防止できる。これにより、第１電荷蓄積領域１２１における擬似信号の発生を抑制することができる。
【００３６】
以上の構成を複数の画素１１０全体にわたって設けることで、撮像装置１００が生成する画像の画質が疑似信号により劣化することを抑制できる。
【００３７】
第１画素電極４０１および第二画素電極４０２において、第一画素電極４０１の第一層４１１と第二画素電極４０２の第六層４２３との重なり部分の面積は、遮光の観点では大きい方が望ましい。
【００３８】
第１画素電極４０１の第一層４１１は、例えば金属窒化物から形成することができる。第一層４１１は、例えば窒化チタン（ＴｉＮ）から形成することができる。Ｔｉの単体およびＴｉの化合物は化学的に安定である。そのため、分解して第１光電変換層１７１に悪影響を与える可能性が小さい。また、Ｔｉは一般的な半導体製造プロセスにおいて用いられる材料である。そのため、Ｔｉを第一層４１１の材料として用いると、設備や工程の追加の必要性が小さい。
【００３９】
第二層４１２は、第一層４１１と同じ材料で形成することができる。また、第二層４１２は、第一層４１１と異なる材料で形成してもよい。例えば、第二層４１２は、第一層４１１よりもクラックが発生しにくい材料で形成することができる。第二層４１２は、金属によって形成してもよい。または、第二層４１２は金属と金属窒化物との積層構造としてもよい。例えば第一層を金属窒化物で形成した場合、細かなクラックが存在し、その部分を光Ｌが一部透過する可能性がある。第二層４１２を、よりクラックが発生しにくい材料で形成することにより、第一層４１１を透過した光Ｌを遮ることができる。
【００４０】
第三層４１３は、第一層４１１および第二層４１２と同様の材料で形成することができる。
【００４１】
次に、撮像装置１００の製造方法を説明する。
【００４２】
図４は、実施の形態１に係る撮像装置の製造方法の第一工程群を示す断面図である。なお、以下の説明においては、第１画素電極４０１の形成工程を中心に説明する。第２画素電極４０２やその他の画素電極４００は、第１画素電極４０１と同じ工程で形成される。それ以外の工程の説明については省略する場合がある。特に、第１電荷検出回路１０２の製造工程については、通常のロジックＣＭＯＳの製造工程と同様であるため、説明を省略する。なお、第１電荷検出回路１０２の製造工程は、半導体基板２００に第１電荷蓄積領域１２１を形成する工程も含んでいる。また、光電変換層１１２として有機膜を用いた場合について説明する。
【００４３】
（プラグ形成）
以下、第１プラグ２１６の形成方法について説明する。なお、第１画素電極４０１と第１電荷蓄積領域１２１とを接続するために、第４プラグ２１４、第三配線層２１９、第３プラグ２１３、第二配線層２１８、第２プラグ２１２、第一配線層２１７が形成されている。
【００４４】
まず、図４に示すように、第一配線層２１７の上に、例えば、化学的気相堆積（ＣＶＤ）法を用いて、第一絶縁膜５１４と、第二絶縁膜５１５を形成する。第一絶縁膜５１４は、例えば窒化シリコン（ＳｉＮ）、窒化炭化シリコン（ＳｉＣＮ）、あるいは酸化炭化シリコン（ＳｉＣＯ）から形成することができる。第二絶縁膜５１５は、例えば酸化シリコン（ＳｉＯ２）または炭素含有酸化シリコン（ＳｉＯＣ）から形成することができる。
【００４５】
続いて、リソグラフィー法を用い、第二絶縁膜５１５の上に、レジストパターンを形成する。レジストパターンは、第１プラグ２１６を形成するためのビアパターンを有する。ドライエッチングにより、第一絶縁膜５１４および第二絶縁膜５１５に、第一配線層２１７に達するビアを形成する。その後、レジストパターンをアッシングにより除去する。
【００４６】
続いて、ＣＶＤ法及び物理的気相堆積（ＰＶＤ）法等を用い、第１プラグ２１６上に、窒化タンタル（ＴａＮ）及びタンタル（Ｔａ）を積層し、第一バリアメタル膜（不図示）とする。次に、銅（Ｃｕ）を堆積して第一金属膜とする。ここで、第一バリアメタル膜は、チタン（Ｔｉ）及びチタンナイトライド（ＴｉＮ）などを用いて形成してもよい。また、第一金属膜は、タングステン（Ｗ）を用い形成してもよい。
【００４７】
その後、化学機械研磨（ＣＭＰ）法を用い、第二絶縁膜５１５の上面に堆積した余剰の第一金属膜及び第一バリアメタル膜を研磨する。これにより、図５に示すような第１プラグ２１６を形成する。つまり、第１プラグ２１６は、第一バリアメタル膜及び第一金属膜を含んでいる。つまり、図５に示す様な第１電荷蓄積領域１２１の上方であって第１電荷蓄積領域１２１と電気的に接続された第１プラグ２１６を形成する。
【００４８】
（画素電極形成）
次に、第１画素電極４０１の形成方法を説明する。第１画素電極４０１の形成方法は特に限定されない。以下代表的な２例を、図６を用いて説明する。
【００４９】
［画素電極形成方法１］
まず、複数の画素１１０の全体にわたって第一膜を形成する。第一膜は、第三層４１３、および第六層４２３に対応する。第一膜は、ＣＶＤ法またはＰＶＤ法を用いて形成することができる。第一膜は、金属から金属窒化物へと組成が変化するように連続して堆積させて形成してもよい。あるいは、組成の異なる複数の層を堆積させて第一膜としてもよい。
【００５０】
次に、ＣＶＤ法を用いて、第一膜上に酸化シリコン（ＳｉＯ２）膜を形成する（図示を省略）。この酸化シリコン膜は、第一膜の表面が後のアッシング時も酸素に曝されることを抑制する。また、この酸化シリコン膜は、第一膜をエッチングする際にハードマスクとして用いることもできる。酸化シリコン膜の形成は、省略することも可能である。
【００５１】
続いて、第一膜の上に、第１画素電極４０１の第三層４１３、第２画素電極４０２の第六層４２３の形状に対応するレジストパターンを、リソグラフィー法を用いて形成する。その後、レジストパターンをマスクとしたドライエッチングにより、第三層４１３、および、第六層４２３を形成する。その後、レジストパターンをアッシングにより除去する。
【００５２】
次に、ＣＶＤ法及びＰＶＤ法の少なくとも一方を用い、隣り合う第１画素電極４０１の第三層４１３と第２画素電極４０２の第六層４２３との隙間を埋めるように、酸化シリコン（ＳｉＯ２）からなる絶縁膜を形成する。
【００５３】
続いて、ＣＭＰ法、もしくは、エッチバック法を用い、絶縁膜を研磨（エッチング）する。これによって、図６に示すように、表面の平坦な第１画素電極４０１の第三層４１３、および、第２画素電極４０２の第六層４２３が形成される。
【００５４】
以上の様に、成膜とリソグラフィーとエッチングとを繰り返すことによって、図７に示すように、所定形状の第二層４１２と第五層４２２、および、第一層４１１と第四層４２１を順次形成する。なお、第１画素電極４０１において、上記の様な成膜とリソグラフィーとエッチングなどの繰り返し実施される工程のうち１つの工程で形成される部分を「層」と記載している。またここでは、３層を備えた第１画素電極４０１および第２画素電極４０２を含む画素電極４００を形成する場合を説明したが、形成する層は何層であってもよい。また、「同層に位置する電極」とは、それぞれの電極に含まれる層のうち、少なくとも１つの層が同じ高さに位置している複数の電極を意味している。また、第一層４１１と第二層４１２、および、第二層４１２と第三層４１３は、電気的な導通を確保するために直接接触して積層される。同様に、第四層４２１と第五層４２２、および、第五層４２２と第六層４２３は、電気的な導通を確保するために直接接触して積層される。
【００５５】
上記方法で第１画素電極４０１を形成する場合、第三層４１３、第二層４１２の材料は、エッチングが可能な金属、またはエッチングが可能な金属窒化物であることが望ましい。または、エッチングが可能な金属または金属窒化物の積層構造として第三層４１３および第二層４１２を形成してもよい。エッチングが可能な金属の例としては、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）及びタングステン（Ｗ）が挙げられる。また、第一層４１１の材料は、前記金属の窒化物が望ましい。
【００５６】
［画素電極形成方法２］
まず、第一配線層２１７の上に、例えば、化学的気相堆積（ＣＶＤ）法を用いて、絶縁膜を形成する。絶縁膜は、例えば窒化シリコン（ＳｉＮ）、窒化炭化シリコン（ＳｉＣＮ）、酸化炭化シリコン（ＳｉＣＯ）、酸化シリコン（ＳｉＯ２）、および炭素含有酸化シリコン（ＳｉＯＣ）から形成される。
【００５７】
続いて、リソグラフィー法を用い、絶縁膜の上に、第１画素電極４０１の第三層４１３の形状に対応するパターンを有するレジストパターンを形成する（図示を省略）。
【００５８】
その後、ドライエッチングにより、レジストパターンをマスクとして絶縁膜をエッチングし、第１画素電極４０１の第三層４１３に対応する凹部を形成する。その後、レジストパターンをアッシングにより除去する。
【００５９】
続いて、ＣＶＤ法及びＰＶＤ法の少なくとも一方を用い、絶縁膜上、特にエッチングされた凹部に第一膜を形成する。第一膜は、第１画素電極４０１の第三層４１３に対応する。
【００６０】
その後、化学機械研磨（ＣＭＰ）法などを用い、絶縁膜の上面に堆積した余剰の第一膜を研磨して、第１画素電極４０１の第三層４１３を形成する（図６参照）。
【００６１】
上記方法で第１画素電極４０１を形成する場合、第三層４１３、第二層４１２の材料は、エッチングが困難な銅（Ｃｕ）などの金属でもよい。第三層４１３および第二層４１２の材料は、形成方法１で用いたものと同様の材料でもよい。
【００６２】
以上の様に、成膜とリソグラフィーとエッチングと研磨とを繰り返すことによって、所定形状の第二層４１２、および、第一層４１１を順次形成する（図７参照）。
【００６３】
（光電変換層形成）
次に、真空蒸着法を用い、シャドーマスク越しにマトリクス状に配置された画素電極４００の全体を被覆するように第１光電変換層１７１を含む光電変換層１１２を形成する（図８参照）。ここで、第１光電変換層１７１の上下に、電子ブロッキング層及び正孔ブロッキング層の少なくとも一方を組み合わせてもよい。
【００６４】
（対向電極形成）
続いて、ＰＶＤ法などを用いて、第１対向電極１６１を含む対向電極１１１を形成する（図９参照）。対向電極１１１は、シャドーマスク越しに光電変換層１１２全体に対して形成される。
【００６５】
以上により、第１光電変換部１５１を含む光電変換部１０１が形成される。第１光電変換部１５１は、第１プラグ２１６を介して第１電荷蓄積領域１２１に接続される。
【００６６】
（保護膜形成）
続いて、ＣＶＤ法などを用いて、酸化アルミニウム（ＡｌＯ）からなる第一パッシベーション膜２０１と酸化窒化シリコン（ＳｉＯＮ）からなる第二パッシベーション膜２０２とを、光電変換部１０１を覆うように形成する（図２参照）。以上により撮像装置１００が形成される。
【００６７】
第一パッシベーション膜２０１を光電変換部１０１上に設けることにより、光電変換部１０１上に異物があった場合にも、光電変換部１０１が表面に露出することを抑制できる。第一パッシベーション膜を、例えば原子成長堆積（ＡＬＤ）法で作製することにより、パッシベーション効果を向上させることができる。ＡＬＤ法ではプラズマを使用しないため、低ダメージでパッシベーション膜を作製できるためである。また、ＡＬＤ法では、立体的な表面の上にも、厚さが均一な膜を作製することができる。したがって、光電変換部１０１上に異物があった場合にも、光電変換部１０１上に一様な厚さのパッシペーション膜を作製できる。これにより、光電変換部１０１が表面に露出する可能性をさらに低減できる。
【００６８】
なお、図２においては第一パッシベーション膜２０１の膜厚と第二パッシベーション膜２０２の膜厚とが同等の厚さで記載されているが、第二パッシベーション膜２０２は第一パッシベーション膜２０１よりも倍以上厚く形成してもよい。
【００６９】
（実施の形態２）
実施の形態２に係る撮像装置１００について説明する。本実施形態では、第１電極を備えている点で実施の形態１と異なる。なお、実施の形態１と同様の作用や機能、同様の形状や機構や構造を有するもの（部分）には同じ符号を付して説明を省略する場合がある。また、以下では実施の形態１と異なる点を中心に説明し、同じ内容については説明を省略する場合がある。
【００７０】
図１０は、実施の形態に２に係る撮像装置の断面構造を示す図である。図１１は、隣り合う第１画素電極および第２画素電極と、これらの間の第１電極とを光電変換層側から平面視した図である。
【００７１】
これらの図に示すように、実施の形態２の撮像装置１００は、第１画素電極４０１と同層に位置し第１画素電極４０１に隣接する第１電極１０３を備えている。第１電極１０３は、第１画素電極４０１と第２画素電極４０２との間に配置されている。第１電極１０３は、行方向（例えば、図１１における横方向）、および、列方向（例えば、図１１における縦方向）に沿って複数の第１画素電極間に延在している。
【００７２】
第１電極１０３は、第七層１３１、第八層１３２および第九層１３３を含む。第七層１３１は、光電変換層１１２側に配置され、光電変換層１１２と接触する。第八層１３２は、第七層１３１に対し光電変換層１１２の反対側である半導体基板２００側に配置され、第七層１３１に接触する。第九層１３３は、第八層１３２に対し光電変換層１１２の反対側に配置され、第八層１３２に接触する。
【００７３】
また、第１画素電極４０１の第一層４１１の端縁部、および、第１電極１０３の第九層１３３の端縁部とは、平面視において重なり合っている。一方、断面図においては所定の距離離隔している。また、第１画素電極４０１と第１電極１０３との間には、絶縁膜が充填されている。つまり、第１画素電極４０１と第１電極１０３とは電気的な絶縁状態が保たれている。
【００７４】
また、図１０に示すように第１電極１０３が光電変換層１１２に向かって凸形状となっており、かつ、第１画素電極４０１、および第２画素電極４０２は、半導体基板２００に向かって凸形状となっている。つまり、図１１に示すように平面視において、第１画素電極４０１の第一層４１１の面積が第二層４１２の面積より大きくなっている。また平面視において、第１電極１０３の第七層１３１の面積は第九層１３３の面積より小さくなっている。なお、第１画素電極４０１の第二層４１２と第三層４１３は同形状で面積が等しく、第２画素電極４０２の第五層４２２と第六層４２３も同形状で面積が等しい。
【００７５】
このような構造とすることで、第１電荷蓄積領域１２１、および他の画素の電荷蓄積領域への光Ｌの漏れ込みを低減することができる。そのため、本実施の形態においても寄生受光感度を低減することができる。特に、図１１に示すように、４つの画素電極４００の隅が集中する部分全体を第１電極１０３で覆うことができるため、光Ｌの漏れ込みを効果的に抑制できる。また、第１画素電極４０１の第一層４１１の面積を第二層４１２の面積よりも大きくすることで、第１画素電極４０１と第１光電変換層１７１とが接触する面積を大きく確保することができる。したがって、撮像装置１００の感度を高めることが可能となる。
【００７６】
ここで第１電極１０３は、例えば余剰電荷を排出するための電極であり、第１光電変換層１７１と導通している。第１電極１０３は、第１光電変換層１７１に接触していてもよい。第１電極１０３は、例えば第１画素電極４０１と第２画素電極４０２の間に位置しており、複数の画素電極４００の間に格子状に配置されている。つまり、第１電極１０３は、第１画素電極４０１、第２画素電極４０２を囲むように、第１画素電極４０１と同層に位置している。言い換えると、半導体基板２００の上面を基準としたとき、第１電極１０３の最上面の高さは第１画素電極４０１の最上面の高さと等しい。また、第１電極１０３の最下面の高さは第１画素電極４０１の最下面の高さと等しい。第１電極１０３には、プラグ２２０を介して配線層２２１に接続されている。撮像装置１００を使用する際には、配線層２２１及びプラグ２２０を介して電圧が第１電極１０３に印加され、第１電極１０３の電位が所定の値に設定される。
【００７７】
第１電極１０３は、例えば、第１画素電極４０１と同様の材料および工程で形成される。
【００７８】
本実施の形態においても、寄生受光感度を低減することができる。また、第１電極１０３上の第１光電変換層１７１で光電変換された電荷は、第１電極１０３から排出される。すなわち、画素間の境界で生じた電荷は、第１画素電極４０１に取り込まれない。このことにより、撮影画像の解像度を向上させることができる。
【００７９】
（実施の形態３）
図１２を参照して、実施の形態３の撮像装置１００を備えたカメラシステム３００を説明する。
【００８０】
図１２は、本実施の形態によるカメラシステム３００の構成例を模式的に示す。カメラシステム３００は、レンズ光学系３０１と、撮像装置１００と、システムコントローラ３０２と、カメラ信号処理部３０３とを備えている。
【００８１】
レンズ光学系３０１は、例えばオートフォーカス用レンズ、ズーム用レンズおよび絞りを含んでいる。レンズ光学系３０１は、撮像装置１００の撮像面に光を集光する。
【００８２】
撮像装置１００として、上述の実施の形態による撮像装置１００が用いられる。システムコントローラ３０２は、カメラシステム３００全体を制御する。システムコントローラ３０２は、例えばマイクロコンピュータによって実現され得る。
【００８３】
カメラ信号処理部３０３は、撮像装置１００からの出力信号を処理する信号処理回路として機能する。カメラ信号処理部３０３は、例えばガンマ補正、色補間処理、空間補間処理、およびオートホワイトバランスなどの処理を行う。カメラ信号処理部３０３は、例えばＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）などによって実現され得る。
【００８４】
本実施の形態によるカメラシステム３００によれば、上述の実施の形態による撮像装置１００が用いられているため、光Ｌが第１電荷蓄積領域１２１を含む電荷蓄積領域に到達することを抑制することができる。それにより、撮像装置１００の寄生受光感度を低減させることができるので、良好な画像を取得できる。
【００８５】
なお、本開示は、上記実施の形態に限定されるものではない。例えば、本明細書において記載した構成要素を任意に組み合わせて、また、構成要素のいくつかを除外して実現される別の実施の形態を本開示の実施の形態としてもよい。また、上記実施の形態に対して本開示の主旨、すなわち、請求の範囲に記載される文言が示す意味を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例も本開示に含まれる。
【００８６】
例えば図１３に示すように、同層に位置し互いに隣り合う第１画素電極４０１および第１電極１０３において、各電極を構成する複数の層のうち３層以上の層が互い違いに突出することにより、平面視において端縁部同士が複数回重なり合ってもよい。
【００８７】
図１３に示す構成では、第１画素電極４０１が第一層４１１から第三層４１３に加えて第十層４１４、第十一層４１５を有している。第１電極１０３が第七層１３１から第九層１３３に加えて第十二層１３４、第十三層１３５を有している。平面視において、第１画素電極４０１の第一層４１１および第十一層４１５と、第１電極１０３の第九層１３３とが重なっている。
【００８８】
このような構造とすることで、隣り合う第１画素電極４０１と第２画素電極４０２との間に斜めに入射する光Ｌに対する遮光性を向上することができる。これにより、撮像装置の寄生受光感度をより低減することができる。
【００８９】
また、図１４に示す構成では、第１画素電極４０１が第一層４１１から第三層４１３に加えて第十層４１４を有している。また、第１画素電極４０１の第一層４１１の端部は、第二層４１２と同層に位置する第一突出部１３９を有している。第１電極１０３が第七層１３１から第九層１３３に加えて第十二層１３４有している。また、第１電極１０３の第十二層１３４の端部は、第九層１３３と同層に位置する第二突出部１３８を有している。
【００９０】
このように、隣り合う第１画素電極４０１および第１電極１０３において、互いに異なる層に位置する第一層４１１と第十二層１３４とが互い違いに突出して端縁部同士が重なり合ってもよい。さらに、重なり合っている層のうち一方の層から他方の層に向かって突出する第一突出部１３９または第二突出部１３８を備えていてもよい。
【００９１】
このような構造とすることで、第１画素電極間の隙間から入射する光Ｌが、乱反射して第１電荷蓄積領域１２１まで到達することを効果的に防止することができる。これにより、撮像装置の寄生光感度を効果的に抑制することができる。
【００９２】
また、図１５、図１６に示すように、隣り合う第１画素電極４０１および第２画素電極４０２において、互いに異なる層に位置する第一層４１１と第六層４２３の端縁部同士が、平面視において接するものとしてもよい。このような構成においても、第１画素電極４０１と第２画素電極４０２との間に侵入する光Ｌを遮光することができる。これにより、寄生受光感度を低減することが可能である。またこのような構造では、第一層４１１と第六層４２３とが平面視において重なる場合と比較して、第１画素電極４０１と第２画素電極４０２とを離すことができる。このことにより、画素電極間の寄生容量をより抑制することができる。したがって、撮像装置の変換ゲインの低下を抑制することが可能となる。
【００９３】
さらに図１７に示すように、第１電極１０３の光電変換層１１２に接触する層である第七層１３１の面積が、第七層１３１に対して半導体基板２００側に位置する第八層１３２、および、第九層１３３の少なくとも一方の面積より大きくてもよい。
【００９４】
また、図１８に示すように、同層に位置し互いに隣り合う第１画素電極４０１および第１電極１０３は、平面視において端縁部同士が複数回重なり合ってもよい。
【００９５】
図１８に示す構成では、第１画素電極４０１が第一層４１１から第三層４１３に加えて第十層４１４、第十一層４１５を有している。第１電極１０３が第七層１３１から第九層１３３に加えて第十二層１３４、第十三層１３５を有している。平面視において、第１画素電極４０１の第三層４１３と、第１電極１０３の第七層１３１、および、第十三層１３５とが重なっている。
【００９６】
このような構造とすることで、隣り合う第１画素電極４０１と第１電極１０３との間に斜めに入射する光Ｌに対する遮光性を向上させることができる。これにより、撮像装置の寄生受光感度をより低減することができる。
【００９７】
また、図１９に示すように、第１画素電極４０１および第１電極１０３を構成する複数の層のいずれかが突出部を備えていてもよい。図１９に示す構成では、第１画素電極４０１が第十四層４１６および第十五層４１７をさらに有している。第１画素電極４０１の第一層４１１の端部は、第二層４１２と同層に位置する第一突出部１３９を有している。第１画素電極４０１の第十五層４１７の端部は、第十四層４１６と同層に位置する第三突出部２３９を有している。また、第１電極１０３は、第十六層１３６および第十七層１３７をさらに有している。第１電極１０３の第十二層１３４の端部は、第九層１３３と同層に位置する第二突出部１３８を有している。第１電極１０３の第十二層１３４の端部は、第十三層１３５と同層に位置する第四突出部２３８を有している。
【００９８】
このような構造とすることで、第１画素電極間と第１電極１０３の隙間から入射する光Ｌが、乱反射して第１電荷蓄積領域１２１や他の画素の電荷蓄積領域まで到達することを効果的に防止することができる。これにより、撮像装置の寄生光感度を効果的に抑制することができる。
【００９９】
（実施の形態４）
実施の形態１、２では、互いに隣り合う２つの電極が、平面視において重なるか接しており、断面図において離間している構成について説明した。しかし、互いに隣り合う２つの電極が平面視において離間していてもよい。
【０１００】
図２０は、実施の形態に４に係る撮像装置の断面構造を示す図である。図２１は、隣り合う第１画素電極および第２画素電極と、これらの間の第１電極とを、光電変換層側から平面視した図である。図２１に示すように、第１画素電極４０１と第１電極１０３とは平面視において離間している。この点で実施の形態２の図１１と異なる。また、図２０に示す断面図において、第１画素電極４０１と第１電極１０３との平面視における最短距離Ｐは、第１画素電極４０１と第１電極１０３との最短距離Ｑよりも小さい。ここで最短距離Ｐは、図２０において、例えば第１画素電極４０１の第一層４１１と第１電極１０３の第九層１３３との水平方向の距離である。また最短距離Ｐは、図２１において、例えば第１画素電極４０１と第１電極１０３との距離である。一方、最短距離Ｑは、図２０において、例えば第１画素電極４０１の第一層４１１と第１電極１０３の第九層１３３との実際の最短距離である。
【０１０１】
本実施の形態によれば、第１画素電極４０１の第一層４１１と第１電極１０３の第七層１３１との隙間に入射した光Ｌの一部は、第１電極１０３の第九層１３３の端縁部によって遮られる。したがって、光Ｌが第１電荷蓄積領域１２１、または他の画素の電荷蓄積領域に到達することを抑制できる。これにより、第１電荷蓄積領域１２１における擬似信号の発生を抑制することができる。
【０１０２】
なお、本実施の形態は実施の形態２を変形したものであるが、実施の形態１を同様に変形してもよい。具体的には、図２、３において、隣り合う第１画素電極４０１と第２画素電極４０２とを平面視において離間させてもよい。この場合には、第１画素電極４０１と第２画素電極４０２との平面視における最短距離Ｐは、第１画素電極４０１と第２画素電極４０２との最短距離Ｑよりも小さい。さらに、図１３から１９に示す各形態についても同様に変形してもよい。これらの各形態によっても、光Ｌが電荷蓄積領域に到達することを抑制でき、擬似信号の発生を抑制することができる。
【０１０３】
また本明細書において、互いに隣り合う２つの電極が平面視において重なるか接している場合、これらの２つの電極の平面視における最短距離Ｐはゼロであると定義する。このように定義すると、実施の形態１、２において説明した各形態においても、互いに隣り合う２つの電極の平面視における最短距離Ｐは、これらの電極の最短距離Ｑよりも小さいと言える。
【産業上の利用可能性】
【０１０４】
本開示による撮像装置は、デジタルカメラおよび車載カメラなどのカメラに利用できる。
【符号の説明】
【０１０５】
１００  撮像装置
１０１  光電変換部
１０２  電荷検出回路
１０３  第１電極
１１０  画素
１１１  対向電極
１１２  光電変換層
１２１  第１電荷蓄積領域
１３１  第七層
１３２  第八層
１３３  第九層
１３４  第十二層
１３５  第十三層
１３６  第十六層
１３７  第十七層
１３８  第二突出部
１３９  第一突出部
１４１  画素
１４２  画素
１５１  第１光電変換部
１６１  第１対向電極
１７１  第１光電変換層
２００  半導体基板
２０１  第一パッシベーション膜
２０２  第二パッシベーション膜
２１７  第一配線層
２１８  第二配線層
２１９  第三配線層
２３８  第四突出部
２３９  第三突出部
３００  カメラシステム
３０１  レンズ光学系
３０２  システムコントローラ
３０３  カメラ信号処理部
４００  画素電極
４０１  第１画素電極
４０２  第２画素電極
４１１  第一層
４１２  第二層
４１３  第一層
４１３  第三層
４１４  第十層
４１５  第十一層
４１６  第十四層
４１７  第十五層
４２１  第四層
４２２  第五層
４２３  第六層
５１４  第一絶縁膜
５１５  第二絶縁膜
【図１】
2018207102.tif 000003
【図２】
2018207102.tif 000004
【図３】
2018207102.tif 000005
【図４】
2018207102.tif 000006
【図５】
2018207102.tif 000007
【図６】
2018207102.tif 000008
【図７】
2018207102.tif 000009
【図８】
2018207102.tif 000010
【図９】
2018207102.tif 000011
【図１０】
2018207102.tif 000012
【図１１】
2018207102.tif 000013
【図１２】
2018207102.tif 000014
【図１３】
2018207102.tif 000015
【図１４】
2018207102.tif 000016
【図１５】
2018207102.tif 000017
【図１６】
2018207102.tif 000018
【図１７】
2018207102.tif 000019
【図１８】
2018207102.tif 000020
【図１９】
2018207102.tif 000021
【図２０】
2018207102.tif 000022
【図２１】
2018207102.tif 000023