(57)【要約】【課題】本発明は、スイッチングアンプから出力される信号の歪みを抑制することを目的とする。【解決手段】スイッチングアンプは、ＤＣアンプ１０と、ＤＣアンプ１０の後段に接続されたスイッチング増幅部３８とを備えている。ＤＣアンプ１０は、スイッチング増幅部３８との接続経路に現れるＤＣオフセット電圧を調整する可変抵抗器を備えている。スイッチング増幅部３８は、ＤＣアンプ１０の出力信号に応じて電圧を充電するキャパシタ１４と、キャパシタ１４の非接地端子の電位と基準電位との相違に応じてハイまたはローが定まるパルス幅変調信号を出力する比較器１６と、比較器１６から出力されたパルス幅変調信号に基づいてオンオフ動作するスイッチング回路１８とを備えている。ＤＣアンプ１０とスイッチング増幅部３８との接続経路に現れるＤＣオフセット電圧は、スイッチング回路１８の出力信号に含まれる歪みに応じて定められている。【選択図】図１
2018137548.tif 000002
【特許請求の範囲】
【請求項１】
ＤＣアンプと、前記ＤＣアンプの後段に接続されたスイッチング増幅部と、を有するスイッチングアンプにおいて、
前記ＤＣアンプは、前記スイッチング増幅部との接続経路に現れるＤＣオフセット電圧を調整する可変抵抗器を備え、
前記スイッチング増幅部は、
パルス幅変調信号であって、前記ＤＣアンプの出力信号に応じてパルス幅が定まるパルス幅変調信号を生成するパルス幅変調信号生成部と、
前記パルス幅変調信号に基づいてオンオフ動作するスイッチング回路と、を備えることを特徴とするスイッチングアンプ。
【請求項２】
請求項１に記載のスイッチングアンプにおいて、
前記接続経路に現れるＤＣオフセット電圧は、前記スイッチング回路の出力信号に含まれる歪みに応じて定められていることを特徴とするスイッチングアンプ。
【請求項３】
請求項１または請求項２に記載のスイッチングアンプにおいて、
前記パルス幅変調信号生成部は、
前記ＤＣアンプの出力信号に応じて出力値を保持する出力保持部と、
前記出力保持部からの出力値と基準値との相違に応じてハイまたはローが定まる信号を前記パルス幅変調信号として出力する比較部と、を備え、
前記スイッチング回路は、
直列に接続され交互にオンオフされる２つのスイッチング素子と、
前記パルス幅変調信号のレベルに応じて各前記スイッチング素子をオンオフ制御する駆動回路と、を備え、２つの前記スイッチング素子の接続点から信号を出力することを特徴とするスイッチングアンプ。
【請求項４】
請求項１から請求項３のいずれか１項に記載のスイッチングアンプにおいて、
前記ＤＣアンプは、
第１回路ユニットおよび第２回路ユニットと、
前記第１回路ユニットから出力された信号、および前記第２回路ユニットから出力された信号を、シングル出力信号に変換し、前記スイッチング増幅部に出力する変換回路と、を備え、
前記第１回路ユニットおよび前記第２回路ユニットのそれぞれは、
前記ＤＣアンプの第１入力端子に接続された第１エミッタフォロワと、
前記ＤＣアンプの第２入力端子に接続された第２エミッタフォロワと、
前記第１エミッタフォロワの出力経路にベースが接続され、前記第２エミッタフォロワの出力経路にエミッタが接続され、コレクタから信号が出力される本体トランジスタと、
前記第１エミッタフォロワの出力経路と直流電圧源との間に設けられ、直列に接続された第１抵抗器および第２抵抗器と、
前記第１抵抗器および前記第２抵抗器の直列接続点に接続された定電圧発生器と、を備え、
前記第１回路ユニットにおける前記第１エミッタフォロワおよび前記第２エミッタフォロワを構成する各トランジスタのコレクタに至る経路が、前記第２回路ユニットにおける前記直列接続点に接続され、
前記第２回路ユニットにおける前記第１エミッタフォロワおよび前記第２エミッタフォロワを構成する各トランジスタのコレクタに至る経路が、前記第１回路ユニットにおける前記直列接続点に接続され、
前記第１回路ユニットにおける前記第１エミッタフォロワの出力経路、および、前記第２回路ユニットにおける前記第１エミッタフォロワの出力経路に、前記第１回路ユニットおよび前記第２回路ユニットに対するバイアス設定回路であって、前記可変抵抗器を含むバイアス設定回路が設けられていることを特徴とするスイッチングアンプ。
【請求項５】
請求項４に記載のスイッチングアンプにおいて、
前記第１回路ユニットおよび前記第２回路ユニットのそれぞれは、
前記可変抵抗器と、
前記第１エミッタフォロワを構成するトランジスタのエミッタに至る経路にエミッタが接続され、前記本体トランジスタのベースに至る経路にコレクタが接続された補助トランジスタと、を備え、
前記可変抵抗器は摺動子を有し、一端と前記摺動子との間の抵抗値、および他端と前記摺動子との間の抵抗値が、摺動子の位置に応じて可変であり、
前記可変抵抗器の一端が前記補助トランジスタのコレクタに接続されており、前記可変抵抗器の摺動子が前記補助トランジスタのベースに接続されており、
前記第１回路ユニットにおける前記可変抵抗器の他端と、前記第２回路ユニットにおける前記可変抵抗器の他端とが接続されており、
各前記補助トランジスタおよび各前記可変抵抗器が、前記バイアス設定回路を構成することを特徴とするスイッチングアンプ。
【請求項６】
請求項４に記載のスイッチングアンプにおいて、
前記第１回路ユニットおよび前記第２回路ユニットのそれぞれは、
前記第１エミッタフォロワが備えるトランジスタのエミッタに至る経路にエミッタが接続され、前記本体トランジスタのベースに至る経路にコレクタが接続された補助トランジスタを備え、
前記スイッチングアンプは、
前記第１回路ユニットにおける前記補助トランジスタのベースと前記第２回路ユニットにおける前記補助トランジスタのベースとの間に設けられたバイアス電圧源を備え、
前記可変抵抗器は、両端の抵抗値が可変であり、
前記第１回路ユニットおよび前記第２回路ユニットのそれぞれにおいては、
前記第１エミッタフォロワが備えるトランジスタのエミッタに至る経路に前記可変抵抗器が設けられており、
各前記補助トランジスタ、各前記可変抵抗器および前記バイアス電圧源が、前記バイアス設定回路を構成することを特徴とするスイッチングアンプ。
【請求項７】
請求項４から請求項６のいずれか１項に記載のスイッチングアンプにおいて、
前記直流電圧源は、前記スイッチングアンプの電力供給源であり、前記スイッチングアンプは、前記スイッチング増幅部にスピーカが接続されるパワーアンプであることを特徴とするスイッチングアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングアンプに関し、特に、歪み特性の改善に関する。
【背景技術】
【０００２】
音響信号を増幅するオーディオアンプとして、スイッチングアンプが広く用いられている。スイッチングアンプでは、入力信号のレベルに応じてパルス幅が変化するパルス幅変調信号が生成され、パルス幅変調信号に応じて半導体素子がスイッチングされる。このスイッチングによって得られる信号が低域通過フィルタによって平滑化され、負荷としてのスピーカに出力される。一般に、スイッチングアンプでは、半導体素子における損失が少ないという利点がある。
【０００３】
以下の特許文献１には、スイッチングアンプが記載されている。このスイッチングアンプは、周波数０から可聴周波数に及ぶ周波数帯で信号を増幅するＤＣアンプの後段に、ＤＣアンプの出力電流に基づいてパルス幅変調信号を生成する回路が設けられている。このパルス幅変調信号生成回路の後段には、パルス幅変調信号に基づいてオンオフ動作するスイッチング出力回路が設けられている。スイッチング出力回路には半導体素子が用いられており、半導体素子のオンオフに応じてスイッチング出力回路から信号が出力される。また、特許文献２および３にはＤＣアンプが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１５０２５７号公報
【特許文献２】特開２０１２−１０９９３２号公報
【特許文献３】特開２０１２−２４９２０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に示されているようなスイッチング出力回路には、信号を出力する動作に寄与する複数の半導体素子が用いられている。これら複数の半導体素子の特性にばらつきがあると、スイッチング出力回路の出力信号の歪みが大きくなることがある。
【０００６】
本発明は、スイッチングアンプから出力される信号の歪みを抑制することを目的とする。
【課題を解決するための手段】
【０００７】
ＤＣアンプと、前記ＤＣアンプの後段に接続されたスイッチング増幅部と、を有するスイッチングアンプにおいて、前記ＤＣアンプは、前記スイッチング増幅部との接続経路に現れるＤＣオフセット電圧を調整する可変抵抗器を備え、前記スイッチング増幅部は、パルス幅変調信号であって、前記ＤＣアンプの出力信号に応じてパルス幅が定まるパルス幅変調信号を生成するパルス幅変調信号生成部と、 前記パルス幅変調信号に基づいてオンオフ動作するスイッチング回路と、を備えることを特徴とする。
【０００８】
望ましくは、前記接続経路に現れるＤＣオフセット電圧は、前記スイッチング回路の出力信号に含まれる歪みに応じて定められている。
【０００９】
望ましくは、前記パルス幅変調信号生成部は、前記ＤＣアンプの出力信号に応じて出力値を保持する出力保持部と、 前記出力保持部からの出力値と基準値との相違に応じてハイまたはローが定まる信号を前記パルス幅変調信号として出力する比較部と、を備え、前記スイッチング回路は、直列に接続され交互にオンオフされる２つのスイッチング素子と、  前記パルス幅変調信号のレベルに応じて各前記スイッチング素子をオンオフ制御する駆動回路と、を備え、２つの前記スイッチング素子の接続点から信号を出力する。
【００１０】
望ましくは、前記ＤＣアンプは、第１回路ユニットおよび第２回路ユニットと、前記第１回路ユニットから出力された信号、および前記第２回路ユニットから出力された信号を、シングル出力信号に変換し、前記スイッチング増幅部に出力する変換回路と、を備え、前記第１回路ユニットおよび前記第２回路ユニットのそれぞれは、前記ＤＣアンプの第１入力端子に接続された第１エミッタフォロワと、前記ＤＣアンプの第２入力端子に接続された第２エミッタフォロワと、前記第１エミッタフォロワの出力経路にベースが接続され、前記第２エミッタフォロワの出力経路にエミッタが接続され、コレクタから信号が出力される本体トランジスタと、前記第１エミッタフォロワの出力経路と直流電圧源との間に設けられ、直列に接続された第１抵抗器および第２抵抗器と、前記第１抵抗器および前記第２抵抗器の直列接続点に接続された定電圧発生器と、を備え、前記第１回路ユニットにおける前記第１エミッタフォロワおよび前記第２エミッタフォロワを構成する各トランジスタのコレクタに至る経路が、前記第２回路ユニットにおける前記直列接続点に接続され、  前記第２回路ユニットにおける前記第１エミッタフォロワおよび前記第２エミッタフォロワを構成する各トランジスタのコレクタに至る経路が、前記第１回路ユニットにおける前記直列接続点に接続され、前記第１回路ユニットにおける前記第１エミッタフォロワの出力経路、および、前記第２回路ユニットにおける前記第１エミッタフォロワの出力経路に、前記第１回路ユニットおよび前記第２回路ユニットに対するバイアス設定回路であって、前記可変抵抗器を含むバイアス設定回路が設けられていることを特徴とする。
【００１１】
望ましくは、前記第１回路ユニットおよび前記第２回路ユニットのそれぞれは、前記可変抵抗器と、前記第１エミッタフォロワを構成するトランジスタのエミッタに至る経路にエミッタが接続され、前記本体トランジスタのベースに至る経路にコレクタが接続された補助トランジスタと、を備え、前記可変抵抗器は摺動子を有し、一端と前記摺動子との間の抵抗値、および他端と前記摺動子との間の抵抗値が、摺動子の位置に応じて可変であり、前記可変抵抗器の一端が前記補助トランジスタのコレクタに接続されており、前記可変抵抗器の摺動子が前記補助トランジスタのベースに接続されており、前記第１回路ユニットにおける前記可変抵抗器の他端と、前記第２回路ユニットにおける前記可変抵抗器の他端とが接続されており、各前記補助トランジスタおよび各前記可変抵抗器が、前記バイアス設定回路を構成することを特徴とする。
【００１２】
望ましくは、前記第１回路ユニットおよび前記第２回路ユニットのそれぞれは、前記第１エミッタフォロワが備えるトランジスタのエミッタに至る経路にエミッタが接続され、前記本体トランジスタのベースに至る経路にコレクタが接続された補助トランジスタを備え、前記スイッチングアンプは、前記第１回路ユニットにおける前記補助トランジスタのベースと前記第２回路ユニットにおける前記補助トランジスタのベースとの間に設けられたバイアス電圧源を備え、前記可変抵抗器は、両端の抵抗値が可変であり、前記第１回路ユニットおよび前記第２回路ユニットのそれぞれにおいては、前記第１エミッタフォロワが備えるトランジスタのエミッタに至る経路に前記可変抵抗器が設けられており、各前記補助トランジスタ、各前記可変抵抗器および前記バイアス電圧源が、前記バイアス設定回路を構成する。
【００１３】
望ましくは、前記直流電圧源は、前記スイッチングアンプの電力供給源であり、前記スイッチングアンプは、前記スイッチング増幅部にスピーカが接続されるパワーアンプである。
【発明の効果】
【００１４】
本発明によれば、スイッチングアンプから出力される信号の歪みを抑制することができる。
【図面の簡単な説明】
【００１５】
【図１】スイッチングパワーアンプの構成を示す図である。
【図２】ＤＣアンプの構成を具体的に示す図である。
【図３】バイアス設定回路の変形例を示す図である。
【発明を実施するための形態】
【００１６】
（１）スイッチングパワーアンプの構成
図１には本発明の実施形態に係るスイッチングパワーアンプの構成が示されている。スイッチングパワーアンプは、アンプ入力端子０、ＤＣアンプ１０、ＤＣアンプ１０の後段に接続されたスイッチング増幅部３８、スイッチング増幅部３８が出力する信号をＤＣアンプ１０に負帰還する負帰還回路３４、およびアンプ出力端子４を備えている。アンプ入力端子０には、音源装置であるＣＤプレーヤ、チューナ、音楽再生機能付きの携帯情報端末等が接続され、音源装置から出力された音響信号がアンプ入力端子０に入力される。また、アンプ出力端子４と接地導体との間には、負荷としてスピーカ３２が接続されている。スピーカ３２は、スイッチングパワーアンプによって増幅された音響信号に基づく音声を再生する。
【００１７】
ＤＣアンプ１０は、第１入力端子１、第２入力端子２およびＤＣアンプ出力端子３を備えている。第１入力端子１はアンプ入力端子０に接続されている。ＤＣアンプ１０は、第１入力端子１に入力された信号を同相で増幅し、ＤＣアンプ出力端子３からスイッチング増幅部３８に出力する。第２入力端子２には負帰還回路３４が接続されている。後述のように、第２入力端子２には負帰還回路３４から帰還信号が入力される。ＤＣアンプ１０は、第２入力端子２に入力された信号を逆相で増幅し、ＤＣアンプ出力端子３からスイッチング増幅部３８に出力する。ＤＣアンプ１０は、０周波数から可聴周波数に至る周波数帯域の信号を増幅する。
【００１８】
スイッチング増幅部３８は、ＰＷＭ信号生成部１２、スイッチング回路１８、および低域通過フィルタ３０を備えている。ＰＷＭはＰｕｌｓ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ、すなわち、パルス幅変調の略称である。ＰＷＭ信号生成部１２は、キャパシタ１４および比較器１６を備えている。比較器１６の比較端子Ｃは、ＤＣアンプ出力端子３に接続されている。比較器１６の基準端子Ｓは接地導体に接続されている。キャパシタ１４は比較端子Ｃと接地導体との間に接続されている。
【００１９】
キャパシタ１４は、ＤＣアンプ１０の出力電流に応じて電荷を蓄積する。これによって、キャパシタ１４は、ＤＣアンプ１０の出力電流に応じた電圧を充電し、その充電電圧が比較器１６の比較端子Ｃに入力される。このように、キャパシタ１４は、ＤＣアンプ１０の出力信号としての出力電流に応じて出力値としての電圧を保持する出力保持部としての機能を有している。キャパシタ１４の代わりに、出力保持部としての機能を有する電気回路素子または電子回路が用いられてもよい。
【００２０】
比較器１６は比較部としての機能を有し、キャパシタ１４の充電電圧（出力保持部の出力値）と基準電位（基準値）との相違に応じてハイまたはローが定まるＰＷＭ信号をスイッチング回路１８に出力する。すなわち、比較器１６は、比較端子Ｃの電位（比較電位）が基準電位よりも大きいときにハイ電圧をスイッチング回路１８に出力し、比較電位が基準電位以下であるときは、ロー電圧をスイッチング回路１８に出力する。
【００２１】
図１に示される回路では、比較端子Ｃにはキャパシタ１４における非接地側の端子が接続されており、比較端子Ｃは接地導体に接続されている。したがって、比較器１６は、キャパシタ１４の非接地端子の電位が正である場合にハイ電圧Ｈをスイッチング回路１８に出力し、キャパシタ１４の非接地端子が基準電位０または負である場合にロー電圧Ｌをスイッチング回路１８に出力する。なお、基準電位は０でなくてもよい。この場合、比較器１６の基準端子Ｓと接地導体との間には基準電位を発生するツェナーダイオード等の半導体素子、直流電圧源等の定電圧発生器が接続される。
【００２２】
このような構成によって、比較器１６はＤＣアンプ１０の出力信号の電圧がパルス幅に反映されたＰＷＭ信号をスイッチング回路１８に出力する。すなわち、ＤＣアンプ１０の出力信号の電圧が０よりも大きいときに、ＰＷＭ信号の電圧値はハイ電圧Ｈとなり、ＤＣアンプ１０の出力信号のレベルが０以下であるときに、ＰＷＭ信号の電圧値はロー電圧Ｈとなる。
【００２３】
スイッチング回路１８は、駆動回路２０、第１電界効果トランジスタ２２（第１ＦＥＴ２２）および第２電界効果トランジスタ２４（第２ＦＥＴ２４）を備えている。第１ＦＥＴ２２のゲートおよび第２ＦＥＴ２４のゲートは駆動回路２０に接続されている。第１ＦＥＴ２２のドレインは第１直流電圧源Ｅ１の正極に接続されている。第２ＦＥＴ２４のソースは第２直流電圧源Ｅ２の負極に接続されている。第１ＦＥＴ２２のソースおよび第２ＦＥＴ２４のドレインは共通に接続され、第１ＦＥＴ２２および第２ＦＥＴ２４の接続点に低域通過フィルタ３０および負帰還回路３４が接続されている。第１直流電圧源Ｅ１の負極および第２直流電圧源Ｅ２の正極は接地導体に接続されている。これらの直流電圧源は、スイッチングパワーアンプの電力供給源として、ＤＣアンプ１０、ＰＷＭ信号生成部１２、および駆動回路２０に直流電力を供給してもよい。
【００２４】
駆動回路２０は、第１ＦＥＴ２２および第２ＦＥＴ２４のそれぞれのゲートの電圧を制御し、第１ＦＥＴ２２および第２ＦＥＴ２４をオンまたはオフに制御する。ＦＥＴがオンであるとはドレインソース間が導通している状態をいい、オフであるとはドレインソース間が開放している状態をいう。第１ＦＥＴ２２および第２ＦＥＴ２４は、直列に接続され交互にオンオフされるスイッチング素子である。すなわち、駆動回路２０はＰＷＭ信号がハイ電圧を示すときに、第１ＦＥＴ２２をオンとし第２ＦＥＴ２４をオフとする。また、駆動回路２０はＰＷＭ信号がロー電圧を示すときに、第１ＦＥＴ２２をオフとし第２ＦＥＴ２４をオンとする。
【００２５】
第１ＦＥＴ２２がオンとなり第２ＦＥＴ２４がオフとなったときは、第１直流電圧源Ｅ１から第１ＦＥＴ２２に電流が流れ、スイッチング回路１８から低域通過フィルタ３０および負帰還回路３４に電流が流出する。第１ＦＥＴ２２がオフとなり第２ＦＥＴ２４がオンになったときは、低域通過フィルタ３０および負帰還回路３４からスイッチング回路１８に電流が流入し、第２ＦＥＴ２４から第２直流電圧源Ｅ２に電流が流れる。これによって、スイッチング回路１８から低域通過フィルタ３０および負帰還回路３４には、ＤＣアンプ１０の出力信号の電圧に応じたパルス幅を有するＰＷＭ信号が出力される。
【００２６】
このように、スイッチング回路１８は、直列に接続され交互にオンオフされる２つのスイッチング素子としての第１ＦＥＴ２２および第２ＦＥＴ２４と、パルス幅変調信号のレベルに応じて各ＦＥＴをオンオフ制御する駆動回路２０とを備え、第１ＦＥＴ２２と第２ＦＥＴ２４との接続点からＰＷＭ信号を出力する。スイッチング素子としては、ＦＥＴの代わりにバイポーラトランジスタ等、その他の半導体素子が用いられてもよい。
【００２７】
低域通過フィルタ３０の出力端子はアンプ出力端子４に接続されている。スピーカ３２は、スイッチングパワーアンプの外側に設けられており、アンプ出力端子４と接地導体との間に着脱自在となっている。
【００２８】
低域通過フィルタ３０は、スイッチング回路１８から出力されたＰＷＭ信号に対し、低域通過フィルタ処理を施して音響信号を再生し、スピーカ３２に出力する。スピーカ３２は音響信号に応じた音声を再生する。
【００２９】
スイッチング回路１８および低域通過フィルタ３０の接続点と第２入力端子２との間には負帰還回路３４が接続されている。負帰還回路３４は、第１帰還抵抗器Ｒａ、第２帰還抵抗器Ｒｂ、および帰還回路キャパシタ３６を備えている。第１帰還抵抗器Ｒａは、スイッチング回路１８および低域通過フィルタ３０の接続点と第２入力端子２との間に接続されている。第１帰還抵抗器Ｒａの第２入力端子２側の一端と接地導体との間には、第２帰還抵抗器Ｒｂおよび帰還回路キャパシタ３６が並列に接続されている。第１帰還抵抗器Ｒａおよび第２帰還抵抗器Ｒｂは、スイッチング回路１８の出力電圧を分圧して第２入力端子２に出力する分圧回路を構成し、第１帰還抵抗器Ｒａおよび帰還回路キャパシタ３６は、スイッチング回路１８の出力電圧に対して低域通過フィルタ処理を施す低域通過フィルタを構成する。
【００３０】
このように、負帰還回路３４は、スイッチング回路１８の出力電圧に対して低域通過フィルタ処理を施すと共に、その電圧を所定の割合で分圧し、帰還信号として第２入力端子２に出力する。これによって、スイッチング回路１８から低域通過フィルタ３０に出力される電圧の一部がＤＣアンプ１０に帰還される。このような負帰還回路３４を設けない場合において、第１入力端子１から低域通過フィルタ３０に至るまでの利得が十分大きい場合には、負帰還回路３４が設けられたときの利得は、スイッチング回路１８の出力電圧を第２入力端子２に帰還する割合によって定まる。
【００３１】
（２）音響信号の歪み
スイッチングパワーアンプからスピーカ３２に出力される音響信号の歪みについて説明する。スイッチング回路１８が備える第１ＦＥＴ２２および第２ＦＥＴ２４の特性にばらつきがあると、音響信号に歪みが生じる。例えば、第１ＦＥＴ２２のゲートに出力される電圧と第２ＦＥＴ２４のゲートに出力される電圧が同一値であるという条件の下、第１ＦＥＴ２２のドレインおよびソースに流れる電流と、第２ＦＥＴ２４のドレインおよびソースに流れる電流に相違がある場合、音響信号の正負の値に不釣り合いが生じ、スイッチングパワーアンプから出力される音響信号に歪みが生じる。
【００３２】
また、アンプ入力端子０に信号が入力されていない場合、理想的にはＤＣアンプ１０がスイッチング増幅部３８に出力する電圧は０である。しかし、ＤＣアンプ１０が備える各トランジスタの状態によっては、ＤＣアンプ１０がスイッチング増幅部３８にＤＣオフセット電圧を出力することがある。ＤＣアンプ１０からスイッチング増幅部３８にＤＣオフセット電圧が出力されると、ＰＷＭ信号のパルス幅に誤差が生じる。すなわち、ＤＣオフセット電圧が正である場合には、ＰＷＭ信号がハイ電圧となる時間幅が長くなるような誤差が生じる。これによって、第１ＦＥＴ２２に流れる電流と第２ＦＥＴ２４に流れる電流との間に不釣り合いが生じ、さらにはスイッチングパワーアンプから出力される音響信号の正負の値に不釣り合いが生じて、その音響信号に歪みが生じる。
【００３３】
本実施形態に係るＤＣアンプ１０は、スイッチング増幅部３８に出力されるＤＣオフセット電圧を調整するための可変抵抗器を備えている。そこで、後述のように、第１ＦＥＴ２２および第２ＦＥＴ２４の特性ばらつきによって音響信号に生じる歪みと、ＤＣオフセット電圧によって音響信号に生じる歪みとが互いに抑制し合うように、可変抵抗器の抵抗値の調整によってＤＣオフセット電圧が調整される。なお、ＦＥＴの特性ばらつきによって音響信号に生じる歪みが十分小さい場合には、ＤＣオフセット電圧は０または０近傍に調整されてもよい。
【００３４】
このように、スイッチングパワーアンプでは、ＤＣアンプ１０とスイッチング増幅部３８との接続経路に現れるＤＣオフセット電圧を調整する可変抵抗器をＤＣアンプ１０が備えており、この接続経路に現れるＤＣオフセット電圧が、可変抵抗器の抵抗値の調整によってスイッチング回路１８の出力信号に含まれる歪みに応じて定められている。
【００３５】
（３）ＤＣアンプの構成
（３−１）ＤＣアンプの構成の概要
図２にはＤＣアンプ１０の構成が具体的に示されている。図１に示されている構成要素については同一の符号を付してその説明を省略する。ＤＣアンプ１０は、前段回路１０１および後段回路１０２を備えている。前段回路１０１は、第１入力端子１から入力された音響信号を、位相を反転して増幅して、後段回路１０２が備える後段入力端子６および後段入力端子７に出力する。前段回路１０１は第２入力端子２から入力された音響信号を、同位相で増幅して後段入力端子６および後段入力端子７に出力する。
【００３６】
後段回路１０２は後段入力端子６から入力された音響信号を、位相を反転して増幅し、ＤＣアンプ出力端子３に出力する。同様に、後段回路１０２は後段入力端子７から入力された音響信号を、位相を反転して増幅し、ＤＣアンプ出力端子３に出力する。ＤＣアンプ出力端子３には、スイッチング増幅部３８が接続され、スイッチング増幅部３８にはスピーカ３２が接続されている。
【００３７】
このような構成によって、第１入力端子１に入力された音響信号と同位相の音響信号がスイッチング増幅部３８に出力され、第２入力端子２に入力された音響信号と逆位相の音響信号がスイッチング増幅部３８に出力される。スイッチング増幅部３８は、音響信号を増幅してスピーカ３２に出力する。
【００３８】
（３−２）前段回路の構成
前段回路１０１は、互いに相補的となり得る第１回路ユニット４０および第２回路ユニット４２を備えている。２つの回路が互いに相補的であるとは、構造の上で対称な位置に現れるバイアス電圧が同一値かつ逆極性であり、構造の上で対称な経路に流れるバイアス電流が同一値かつ逆向きであるような関係をいう。相補的な２つの回路が接続される各節点の電位は理想的には０である。第１回路ユニット４０および第２回路ユニット４２には、可変抵抗器Ｒ１１およびＲ１３を除き、互いに相補的な半導体素子および同一抵抗値の抵抗器（抵抗素子）が用いられている。
【００３９】
第１回路ユニット４０は、トランジスタＱ１、Ｑ３、Ｑ５、Ｑ７、抵抗器Ｒ１、Ｒ１４、Ｒ１６、可変抵抗器Ｒ１１、およびツェナーダイオードＤ３を備えている。第２回路ユニット４２は、トランジスタＱ２、Ｑ４、Ｑ６、Ｑ８、抵抗器Ｒ２、Ｒ１５、Ｒ１７、可変抵抗器Ｒ１３、およびツェナーダイオードＤ４を備えている。トランジスタＱ１、Ｑ４、Ｑ５およびＱ８はＰＮＰ型であり、トランジスタＱ２、Ｑ３、Ｑ６およびＱ７はＮＰＮ型である。
【００４０】
可変抵抗器Ｒ１１およびＲ１３は、線状の抵抗材料と、この抵抗材料に接触しながらスライド可能な摺動子を備えている。これらの可変抵抗器の両端の抵抗値は、線状の抵抗材料の抵抗値Ｒで一定である。これらの可変抵抗器の一端と摺動子との間の抵抗値はｋＲであり、他端と摺動子との間の抵抗値は（１−ｋ）Ｒである。ただし、ｋは摺動子のスライド位置に応じて定まる０以上１以下の数である。このように、可変抵抗器の一端と摺動子との間の抵抗値、および可変抵抗器の他端と摺動子との間の抵抗値は、摺動子の位置に応じて可変である。摺動子を有する可変抵抗器は、当業者の間でポテンショメータと称されることがある。
【００４１】
第１回路ユニット４０の回路構成について説明する。トランジスタＱ１のベースは第１入力端子１に接続されている。トランジスタＱ１のエミッタは、トランジスタＱ３のエミッタに接続されている。トランジスタＱ３のコレクタは、トランジスタＱ７のベースに接続されている。トランジスタＱ３のコレクタには可変抵抗器Ｒ１１の一端が接続され、トランジスタＱ３のベースには可変抵抗器Ｒ１１の摺動子が接続されている。
【００４２】
トランジスタＱ５のベースは第２入力端子２に接続されている。トランジスタＱ５のエミッタには、抵抗器Ｒ１の一端が接続され他端はトランジスタＱ７のエミッタに接続されている。トランジスタＱ７のコレクタには後述する第３回路ユニット４４のバイアスダイオードＤ１のカソードが接続され、バイアスダイオードＤ１のアノードと直流電圧源Ｅ１の正極との間には後述する第３回路ユニット４４の抵抗器Ｒ３が接続されている。
【００４３】
直流電圧源Ｅ１の負極は接地導体に接続されている。直流電圧源Ｅ１の正極とトランジスタＱ７のベースとの間には、直列接続された抵抗器Ｒ１６およびＲ１４が接続されている。抵抗器Ｒ１６およびＲ１４の直列接続点にはツェナーダイオードＤ３のカソードが接続され、ツェナーダイオードＤ３のアノードは接地導体に接続されている。
【００４４】
第２回路ユニット４２の回路構成について説明する。トランジスタＱ２のベースは第１入力端子１に接続されている。トランジスタＱ２のエミッタは、トランジスタＱ４のエミッタに接続されている。トランジスタＱ４のコレクタは、トランジスタＱ８のベースに接続されている。トランジスタＱ４のコレクタには可変抵抗器Ｒ１３の一端が接続され、トランジスタＱ４のベースには可変抵抗器Ｒ１３の摺動子が接続されている。
【００４５】
トランジスタＱ６のベースは第２入力端子２に接続されている。トランジスタＱ６のエミッタには、抵抗器Ｒ２の一端が接続され他端はトランジスタＱ８のエミッタに接続されている。トランジスタＱ８のコレクタには後述する第４回路ユニット４６のバイアスダイオードＤ２のアノードが接続され、バイアスダイオードＤ２のカソードと直流電圧源Ｅ２の負極との間には後述する第４回路ユニット４６の抵抗器Ｒ４が接続されている。
【００４６】
直流電圧源Ｅ２の正極は接地導体に接続されている。直流電圧源Ｅ２の負極とトランジスタＱ８のベースとの間には、直列接続された抵抗器Ｒ１７およびＲ１５が接続されている。抵抗器Ｒ１７およびＲ１５の直列接続点にはツェナーダイオードＤ４のアノードが接続され、ツェナーダイオードＤ４のカソードは接地導体に接続されている。
【００４７】
第１回路ユニット４０と第２回路ユニット４２との接続について説明する。第１回路ユニット４０が備える可変抵抗器Ｒ１１の下端（トランジスタＱ３のコレクタ側とは反対側の一端）は、第２回路ユニット４２が備える可変抵抗器Ｒ１３の上端（トランジスタＱ４のコレクタ側とは反対側の一端）に接続されている。第１回路ユニット４０が備えるトランジスタＱ１およびＱ５のそれぞれのコレクタは、第２回路ユニット４２が備えるツェナーダイオードＤ４のアノードに接続されている。第２回路ユニット４２が備えるトランジスタＱ２およびＱ６のそれぞれのコレクタは、第１回路ユニット４０が備えるツェナーダイオードＤ３のカソードに接続されている。
【００４８】
（３−３）前段回路が備える各トランジスタのバイアス
前段回路１０１が備える各トランジスタのバイアスについて説明する。以下の説明では、各抵抗器に付された符号は各抵抗器の抵抗値を表すものとする。また、第１回路ユニット４０および第２回路ユニット４２が互いに相補的となり、第１入力端子１および第２入力端子２に現れるＤＣオフセット電圧が０となるように各可変抵抗器の摺動子の位置が調整された基本状態が成立しているものとする。
【００４９】
各トランジスタのバイアスは、第１回路ユニット４０および第２回路ユニット４２の相補性、各トランジスタのベースエミッタ間電圧が一般的な値であること、ツェナーダイオードＤ３およびＤ４に現れる端子間電圧が一定であること等の条件下で定まる。ここでは、各トランジスタのバイアスとして、コレクタ電流、エミッタ電流およびベース電流について説明する。また、ＰＮＰトランジスタについてはエミッタベース間電圧と称されることもあるが、表現を簡略化するため、ここではベースエミッタ間電圧に表現を統一する。
【００５０】
最初にトランジスタＱ１〜Ｑ４のそれぞれのベースエミッタ間電圧に着目する。トランジスタＱ３のベースと、トランジスタＱ４のベースとの間の電圧Ｖａは、トランジスタＱ３、Ｑ１、Ｑ２およびＱ４のベースエミッタ間電圧を加算合計したものとなる。すなわち、トランジスタＱ４のベースを基準としたエミッタの電圧、トランジスタＱ２のエミッタを基準としたベースの電圧、トランジスタＱ１のベースを基準としたエミッタの電圧、および、トランジスタＱ３のエミッタを基準としたベースの電圧を加算合計したものが電圧Ｖａである。
【００５１】
図２では、可変抵抗器Ｒ１１のうち摺動子より上側の部分が抵抗部Ｒ１１ａとして示され、摺動子より下側の部分が抵抗部Ｒ１１ｂとして示されている。また、可変抵抗器Ｒ１３のうち摺動子より下側の部分が抵抗部Ｒ１３ａとして示され、摺動子より上側の部分が抵抗部Ｒ１３ｂとして示されている。さらに、抵抗部Ｒ１１ｂおよびＲ１３ｂが直列に接続された部分が抵抗部Ｒ１２として示されている。
【００５２】
一般に、トランジスタのベースエミッタ間電圧Ｖｂｅは０．６Ｖ〜０．７Ｖであり変化が小さい。これによって抵抗部Ｒ１２には、Ｉａ＝Ｖａ／Ｒ１２＝４・Ｖｂｅ／Ｒ１２の電流が流れる。すなわち、抵抗部Ｒ１２に流れる電流Ｉａは（数１）に従って定まる。
【００５３】
（数１）Ｉａ＝４・Ｖｂｅ／Ｒ１２
【００５４】
トランジスタＱ３およびＱ４のベースに流れる電流は微小であるため、抵抗部Ｒ１１ａおよびＲ１３ａには、抵抗部Ｒ１２に流れる電流Ｉａとほぼ同一値の電流が流れる。したがって、抵抗部Ｒ１１ａ、Ｒ１２およびＲ１３ａの直列接続部分の電圧降下が定まり、トランジスタＱ７のベースとトランジスタＱ８のベースとの間の電圧Ｖｂが定まる。すなわち、電圧Ｖｂは（数２）に従って定まる。
【００５５】
（数２）Ｖｂ＝（Ｒ１１ａ＋Ｒ１２＋Ｒ１３ａ）・Ｉａ
＝４・Ｖｂｅ・（Ｒ１１ａ＋Ｒ１２＋Ｒ１３ａ）／Ｒ１２
【００５６】
このように、トランジスタＱ１〜Ｑ４、抵抗部Ｒ１１ａ、Ｒ１２およびＲ１３ａは、トランジスタＱ７のベースとトランジスタＱ８のベースとの間の電圧Ｖｂを安定化させる電圧安定化回路を構成している。
【００５７】
次にトランジスタＱ５〜Ｑ８のそれぞれのベースエミッタ間電圧に着目する。トランジスタＱ７、Ｑ５、Ｑ６およびＱ８のそれぞれのベースエミッタ間電圧もまた、０．６Ｖ〜０．７Ｖであり変化が小さい。さらに、第１回路ユニット４０および第２回路ユニット４２が互いに相補的であり、第２入力端子２の電位（接地導体を基準とした電圧）が０であるとすれば、抵抗器Ｒ１およびＲ２のそれぞれに印加される電圧Ｖｒは等しくなり、Ｖｒ＝Ｖｂ／２−２・Ｖｂｅである。すなわち、抵抗器Ｒ１およびＲ２のそれぞれに印加される電圧Ｖｒは（数３）に従って定まる。
【００５８】
（数３）Ｖｒ＝Ｖｂ／２−２・Ｖｂｅ
【００５９】
ここで、電圧Ｖｂは（数２）に従って定まる値である。抵抗器Ｒ１およびＲ２の抵抗値は等しいため、これらに流れる電流は等しく、Ｖｒ／Ｒ１＝Ｖｒ／Ｒ２である。この電流は、トランジスタＱ５〜Ｑ８のエミッタ電流Ｉｅに等しい。
【００６０】
したがって、トランジスタＱ５〜Ｑ８のエミッタ電流Ｉｅは（数４）に従って定まる。
【００６１】
（数４）Ｉｅ＝（Ｖｂ／２−２・Ｖｂｅ）／Ｒ１＝（Ｖｂ／２−２・Ｖｂｅ）／Ｒ２
【００６２】
なお、トランジスタＱ５〜Ｑ８のコレクタ電流Ｉｃは、それぞれのエミッタ電流Ｉｅにほぼ等しい。すなわち、Ｉｃ＝Ｉｅと考えてよい。
【００６３】
次に、ツェナーダイオードＤ３およびＤ４に現れる端子間電圧に着目し、トランジスタＱ１〜Ｑ４のコレクタ電流およびエミッタ電流について説明する。ツェナーダイオードＤ３には、直流電圧源Ｅ１の正極から抵抗器Ｒ１６を介して逆方向バイアス電圧が与えられる。ダイオードＤ３は定電圧発生器として機能し、端子間にカソード側を正として一定の電圧Ｖｚ３が現れる。ツェナーダイオードＤ４には、直流電圧源Ｅ２の負極から抵抗器Ｒ１７を介して逆方向バイアス電圧が与えられる。ダイオードＤ４は定電圧発生器として機能し、端子間にアノード側を負として一定の電圧Ｖｚ４が現れる。
【００６４】
第１回路ユニット４０および第２回路ユニット４２は互いに相補的であるため、トランジスタＱ７のベースの電位、すなわち、トランジスタＱ３のコレクタの電位はＶｂ／２である。ツェナーダイオードＤ３のカソードの電位はＶｚ３であるため、ツェナーダイオードＤ３のカソードとトランジスタＱ３のコレクタとの間に接続された抵抗Ｒ１４に流れる電流Ｉ１４が（数５）に従って定まる。
【００６５】
（数５）Ｉ１４＝（Ｖｚ３−Ｖｂ／２）／Ｒ１４
【００６６】
抵抗器Ｒ１４に流れる電流は、トランジスタＱ３のコレクタおよび抵抗器Ｒ１１に分流する。そのため、トランジスタＱ３のコレクタ電流Ｉｃ３は、（数６）に示されるように、電流Ｉ１４から上記の電流Ｉａを引いた値となる。
【００６７】
（数６）Ｉｃ３＝Ｉ１４−Ｉａ
【００６８】
トランジスタＱ３およびＱ１のエミッタ電流、およびトランジスタＱ１のコレクタ電流は、トランジスタＱ３のコレクタ電流Ｉｃ３にほぼ等しい。したがって、トランジスタＱ１およびＱ３のコレクタ電流およびエミッタ電流は、（数６）に従って定まると考えてよい。
【００６９】
第１回路ユニット４０および第２回路ユニット４２は互いに相補的であるため、トランジスタＱ４のコレクタ電流Ｉｃ４は、コレクタ電流Ｉｃ３と同様の原理によって定まる。すなわち、抵抗Ｒ１５に流れる電流Ｉ１５は（数７）に従って定まり、コレクタ電流Ｉｃ４は（数８）に従って定まる。
【００７０】
（数７）Ｉ１５＝（Ｖｚ４−Ｖｂ／２）／Ｒ１５
【００７１】
（数８）Ｉｃ４＝Ｉ１５−Ｉａ
【００７２】
また、トランジスタＱ２およびＱ４のコレクタ電流およびエミッタ電流は、（数８）に従って定まると考えてよい。
【００７３】
なお、各トランジスタＱ１〜Ｑ８のベース電流は、各トランジスタのコレクタ電流を、各トランジスタに固有の電流増幅率ｈｆｅで除した値となる。
【００７４】
このように、トランジスタＱ１〜Ｑ８のバイアスは、第１回路ユニット４０および第２回路ユニット４２の相補性に基づき、各トランジスタのベースエミッタ間電圧Ｖｂｅ（＝０．６Ｖ〜０．７Ｖ）と、ツェナーダイオードＤ３およびＤ４に現れる端子間電圧によって定まっている。したがって、トランジスタＱ１〜Ｑ８のバイアスは、直流電圧源Ｅ１およびＥ２の出力電圧の変動による影響を受け難い。
【００７５】
なお、直流電圧源Ｅ１およびＥ２の出力電圧の変動に応じて、トランジスタＱ７およびＱ８のコレクタの電位が変動するが、これらのコレクタ電位の変動が、第１入力端子１および第２入力端子２に現れるＤＣオフセット電圧に与える影響は小さい。その理由は、トランジスタＱ７およびＱ８のコレクタ電位が変動したとしても、各トランジスタのベースエミッタ間電圧Ｖｂｅと、ツェナーダイオードＤ３およびＤ４に現れる端子間電圧によってトランジスタＱ１〜Ｑ８のバイアスが定まるためである。
【００７６】
（３−４）前段回路の増幅動作
第１回路ユニット４０による増幅動作について説明する。トランジスタＱ１は、コレクタが交流的に接地されたエミッタフォロワを構成する。後述のようにトランジスタＱ３のコレクタエミッタ間は交流的に短絡されていると考えてよく、トランジスタＱ１のエミッタには抵抗器Ｒ１４およびトランジスタＱ７が接続されているといえる。ここで、交流的に接地または短絡されているとは、音響信号に応じて電流が変動したとしても、電位または端子間電圧が変動しないことをいう。
【００７７】
第１入力端子１からトランジスタＱ１のベースに入力された音響信号は、トランジスタＱ１のエミッタから抵抗器Ｒ１４およびトランジスタＱ７のベースに出力される。抵抗器Ｒ１４とツェナーダイオードＤ３との接続点は交流的に接地されており、抵抗器Ｒ１４に生じる電圧に応じてトランジスタＱ７のベースに音響信号が伝達される。  
【００７８】
トランジスタＱ７のコレクタに接続されたバイアスダイオードＤ１は順方向バイアス状態であるため、交流的に短絡されていると考えてよく、トランジスタＱ７のコレクタには抵抗器Ｒ３とトランジスタＱ９のベースが接続されているといえる。
【００７９】
トランジスタＱ７は、ベースから入力された音響信号に応じて、抵抗器Ｒ３およびトランジスタＱ９のベースに増幅後の音響信号を出力する。すなわち、抵抗器Ｒ３と直流電圧源Ｅ１との接続点は交流的に接地されており、抵抗器Ｒ３に生じる電圧に応じてトランジスタＱ９のベースに音響信号が伝達される。
【００８０】
トランジスタＱ５は、トランジスタＱ１と同様、コレクタが交流的に接地されたエミッタフォロワを構成する。トランジスタＱ５のエミッタには、抵抗器Ｒ１を介してトランジスタＱ７のエミッタが接続されている。トランジスタＱ５がエミッタフォロワを構成しているため、抵抗器Ｒ１からトランジスタＱ５側を見たインピーダンスは小さい。したがって、トランジスタＱ７は、トランジスタＱ１が構成するエミッタフォロワに対し、エミッタと接地導体との間に抵抗器Ｒ１が挿入されたエミッタ接地増幅回路を構成する。そのため、第１入力端子１に入力されエミッタフォロワによって伝達された音響信号は、このエミッタ接地増幅回路によって位相が反転された上で増幅され、トランジスタＱ９のベースに音響信号が伝達される。
【００８１】
第２入力端子２からトランジスタＱ５のベースに入力された音響信号は、抵抗器Ｒ１を介してトランジスタＱ７のエミッタに出力される。トランジスタＱ７は、エミッタから入力された音響信号に応じて、抵抗器Ｒ３およびトランジスタＱ９のベースに増幅後の音響信号を出力する。抵抗器Ｒ３に生じる電圧に応じてトランジスタＱ９のベースに音響信号が伝達される。
【００８２】
トランジスタＱ１はエミッタフォロワを構成しているため、トランジスタＱ７からトランジスタＱ１側を見たインピーダンスは小さい。したがって、トランジスタＱ７は、トランジスタＱ５が構成するエミッタフォロワに対し、ベース接地増幅回路を構成する。そのため、第２入力端子２に入力されエミッタフォロワによって伝達された音響信号は、このベース接地増幅回路によって同位相で増幅され、トランジスタＱ９のベースに音響信号が伝達される。
【００８３】
次に、第２回路ユニット４２による増幅動作について説明する。第２回路ユニット４２は、第１入力端子１および第２入力端子２に入力された音響信号に対して第１回路ユニット４０と同様の増幅動作をし、増幅後の音響信号をトランジスタＱ１０のベースに出力する。
【００８４】
第１入力端子１からトランジスタＱ２のベースに入力された音響信号は、トランジスタＱ２のエミッタから抵抗器Ｒ１５およびトランジスタＱ８のベースに出力され、抵抗器Ｒ１５に生じる電圧に応じてトランジスタＱ８のベースに音響信号が伝達される。第２入力端子２からトランジスタＱ６のベースに入力された音響信号は、抵抗器Ｒ２を介してトランジスタＱ８のエミッタに出力される。
【００８５】
トランジスタＱ８は、各エミッタフォロワによって伝達されベースおよびエミッタに入力された音響信号に応じて、抵抗器Ｒ４およびトランジスタＱ１０に音響信号を出力する。抵抗器Ｒ４に生じる電圧に応じてトランジスタＱ１０のベースに音響信号が伝達される。
【００８６】
トランジスタＱ８は、トランジスタＱ２が構成するエミッタフォロワに対してエミッタ接地増幅回路を構成するため、第１入力端子１に入力されエミッタフォロワによって伝達された音響信号は、位相が反転された上で増幅され、トランジスタＱ１０のベースに音響信号が伝達される。
【００８７】
また、トランジスタＱ８は、トランジスタＱ６が構成するエミッタフォロワに対してベース接地増幅回路を構成するため、第２入力端子２に入力された音響信号は、同位相で増幅され、トランジスタＱ１０のベースに音響信号が伝達される。
【００８８】
このように、トランジスタＱ１およびＱ２は、第１入力端子１の入力インピーダンスを大きくするためのエミッタフォロワを構成し、トランジスタＱ５およびＱ６は、第１入力端子２の入力インピーダンスを大きくするためのエミッタフォロワを構成する。トランジスタＱ７およびＱ８は、第１入力端子１から入力された音響信号を位相を反転した上で増幅し、第２入力端子２から入力された音響信号を同位相で増幅する本体トランジスタとしての機能を有する。
【００８９】
トランジスタＱ３およびＱ４はバイアス設定用の補助トランジスタであり、これらのコレクタエミッタ間は交流的に短絡されていると考えてよい。第１入力端子１から入力された音響信号に応じて、トランジスタＱ１およびＱ２は、トランジスタＱ３およびＱ４のエミッタに同振幅同位相の音響信号を出力する。トランジスタＱ３およびＱ４のベースは抵抗部Ｒ１２によって接続されているが、トランジスタＱ３およびＱ４のエミッタにおける音響信号が同振幅同位相であるため、抵抗部Ｒ１２の両端には、音響信号に基づく電圧は現れない。したがって、トランジスタＱ３およびＱ４のベースエミッタ間およびコレクタエミッタ間には、音響信号に応じて変化する電圧は現れないため、これらのコレクタエミッタ間は、音響信号に対して短絡、すなわち、交流的に短絡としてよい。
【００９０】
このように、トランジスタＱ１が構成するエミッタフォロワの出力経路と、トランジスタＱ２が構成するエミッタフォロワの出力経路には、音響信号に与える影響が小さいバイアス設定回路が設けられている。このバイアス設定回路は、トランジスタＱ３、抵抗器部Ｒ１１ａ、Ｒ１２、Ｒ１３ａおよびトランジスタＱ４を備え、トランジスタＱ１およびＱ４と共に、上述の電圧安定化回路を構成する。
【００９１】
（３−５）後段回路の構成
後段回路１０２は、第３回路ユニット４４および第４回路ユニット４６を備えている。ここでは、第３回路ユニット４４および第４回路ユニット４６は互いに相補的であるものとする。第３回路ユニット４４は、トランジスタＱ９、Ｑ１１、抵抗器Ｒ３、Ｒ５、Ｒ７およびバイアスダイオードＤ１を備えている。第４回路ユニット４６は、トランジスタＱ１０、Ｑ１２、抵抗器Ｒ４、Ｒ６、Ｒ８およびバイアスダイオードＤ２を備えている。トランジスタＱ９およびＱ１１はＰＮＰ型であり、トランジスタＱ１０およびＱ１２はＮＰＮ型である。なお、後段回路１０２の具体的構成は、図示する回路構成に限られるものではない。
【００９２】
第３回路ユニット４４の回路構成について説明する。トランジスタＱ９のベースは後段入力端子６をなす。トランジスタＱ９のベースは、第１回路ユニット４０が備えるトランジスタＱ７のコレクタに接続されている。トランジスタＱ９のエミッタと直流電圧源Ｅ１の正極との間には抵抗器Ｒ５が接続されている。トランジスタＱ９のコレクタは接地導体に接続されている。トランジスタＱ１１のベースはトランジスタＱ９のエミッタに接続されている。トランジスタＱ１１のエミッタと直流電圧源Ｅ１の正極との間には、抵抗器Ｒ７が接続されている。トランジスタＱ１１のコレクタは、ＤＣアンプ出力端子３に接続されている。
【００９３】
第４回路ユニット４６の回路構成について説明する。トランジスタＱ１０のベースは後段入力端子７をなす。トランジスタＱ１０のベースは、第２回路ユニット４２が備えるトランジスタＱ８のコレクタに接続されている。トランジスタＱ１０のエミッタと直流電圧源Ｅ２の負極との間には抵抗器Ｒ６が接続されている。トランジスタＱ１０のコレクタは接地導体に接続されている。トランジスタＱ１２のベースはトランジスタＱ１０のエミッタに接続されている。トランジスタＱ１２のエミッタと直流電圧源Ｅ２の負極との間には抵抗器Ｒ８が接続されている。トランジスタＱ１２のコレクタは、ＤＣアンプ出力端子３に接続されている。
【００９４】
第３回路ユニット４４および第４回路ユニット４６では、直流電圧源Ｅ１の出力電圧、直流電圧源Ｅ２の出力電圧、およびトランジスタＱ９〜Ｑ１２のそれぞれのベースエミッタ間電圧、ダイオードＤ１およびＤ２の順方向電圧が所定値を有する。そのため、第１回路ユニット４０および第２回路ユニット４２が備える各トランジスタのバイアスと共に、第３回路ユニット４４および第４回路ユニット４６が備える各トランジスタのバイアスが定まる。
【００９５】
（３−６）後段回路の増幅動作
後段回路１０２は、第１回路ユニット４０から出力された信号、および第２回路ユニット４２から出力された信号を、１つの経路と接地導体との間で伝送されるシングル出力信号に変換する変換回路として動作する。初めに第３回路ユニット４４の増幅動作について説明する。トランジスタＱ９は、ベースに入力された音響信号に応じた電流を抵抗器Ｒ５に流す。これによって抵抗器Ｒ５に現れた電圧に応じて音響信号がトランジスタＱ１１のベースに伝達される。
【００９６】
トランジスタＱ１１は、ベースに伝達された音響信号に応じた電流を抵抗器Ｒ７およびトランジスタＱ１１のコレクタに接続された経路に流す。これによってＤＣアンプ出力端子３からスイッチング増幅部３８に音響信号が出力される。
【００９７】
トランジスタＱ９はエミッタフォロワを構成し、トランジスタＱ１１はエミッタと直流電圧源Ｅ１（音響信号に対する接地導体）との間に抵抗器Ｒ７が接続されたエミッタ接地増幅回路を構成する。したがって、第３回路ユニット４４は、エミッタフォロワとエミッタ接地増幅回路とを縦続接続したものとなり、後段入力端子６に入力された音響信号は、位相が反転された上で増幅され、スイッチング増幅部３８に出力される。
【００９８】
第４回路ユニット４６は第３回路ユニット４４と同様の増幅動作をし、増幅後の音響信号を第４回路ユニット４６から出力する。すなわち、トランジスタＱ１０はエミッタフォロワを構成し、トランジスタＱ１２はエミッタと音響信号に対する接地導体との間に抵抗器Ｒ８が接続されたエミッタ接地増幅回路を構成する。したがって、第４回路ユニット４６は、エミッタフォロワとエミッタ接地増幅回路とを縦続接続したものとなり、後段入力端子７に入力された音響信号は、位相が反転された上で増幅され、スイッチング増幅部３８に出力される。
【００９９】
（３−７）スイッチング増幅部
第３回路ユニット４４から出力された音響信号、および、第４回路ユニット４６から出力された音響信号は、ＤＣアンプ出力端子３からスイッチング増幅部３８に入力される。スイッチング増幅部３８は、ＤＣアンプ出力端子３から出力された音響信号を増幅し、スピーカ３２に出力する。スピーカ３２は音響信号に応じた音声を再生する。
【０１００】
上述のように、第１入力端子１から入力された音響信号は、同位相でスピーカ３２に出力され、第２入力端子２から入力された音響信号は、逆位相でスピーカ３２に出力される。スイッチング回路１８および低域通過フィルタ３０の接続点と第２入力端子２との間には負帰還回路３４が接続されており、スピーカ３２に出力される電圧の一部がＤＣアンプ１０に負帰還される。
【０１０１】
（３−８）可変抵抗器の調整
第１回路ユニット４０および第２回路ユニット４２が相補的である場合には、第１入力端子１および第２入力端子２に現れるＤＣオフセット電圧は０となる。実際には、各回路素子の電気的特性にばらつきがあるため、ＤＣオフセット電圧は０でない値となることが多い。ＤＣアンプ１０は直流電圧に対しても利得が１を超えるため、この場合ＤＣアンプ１０は、ＤＣアンプ出力端子３からスイッチング増幅部３８に０でないＤＣオフセット電圧を出力する。
【０１０２】
また、各回路素子の電気的特性にばらつきがなくとも、可変抵抗器Ｒ１１の摺動子の位置または可変抵抗器Ｒ１３の摺動子の位置を変化させることで、第１回路ユニット４０および第２回路ユニット４２の相補性が崩れた場合も、ＤＣアンプ１０は、ＤＣアンプ出力端子３から０でないＤＣオフセット電圧を出力する。すなわち、抵抗部Ｒ１１ａおよび抵抗部Ｒ１２の抵抗値を変化させるか、あるいは、抵抗部Ｒ１３ａおよび抵抗部Ｒ１２の抵抗値を変化させることによってもＤＣアンプ１０は、ＤＣアンプ出力端子３から０でないＤＣオフセット電圧を出力する。
【０１０３】
すなわち、トランジスタＱ３のベースの電位から、トランジスタＱ３のベースエミッタ間電圧Ｖｂｅ、およびトランジスタＱ１のベースエミッタ間電圧Ｖｂｅだけ低下した電位（第１入力端子１の電位）と、トランジスタＱ４のベースの電位から、トランジスタＱ４のベースエミッタ間電圧Ｖｂｅ、およびトランジスタＱ２のベースエミッタ間電圧Ｖｂｅだけ上昇した電位（第１入力端子１の電位）とが等しくなるように動作状態が定まる。そして、基本状態が崩れたこのような動作状態での第１入力端子１の電位がＤＣオフセット電圧となる。ＤＣアンプ１０は、第１入力端子１のＤＣオフセット電圧を増幅し、スイッチング増幅部３８に出力する。
【０１０４】
上記「（２）音響信号の歪み」の項目で述べたように、本実施形態に係るスイッチングパワーアンプは、このようなＤＣオフセット電圧を利用して歪みを低減するものである。すなわち、スイッチング回路１８における第１ＦＥＴ２２および第２ＦＥＴ２４の特性ばらつきによって音響信号に生じる歪みと、ＤＣアンプ出力端子３におけるＤＣオフセット電圧によって音響信号に生じる歪みが互いに抑制し合うように、可変抵抗器Ｒ１１およびＲ１３の少なくとも一方の摺動子の位置が調整される。これによってＤＣオフセット電圧が調整され、スピーカ３２に出力される音響信号の歪みが低減される。なお、ＦＥＴの特性ばらつきによって音響信号に生じる歪みが十分小さい場合には、ＤＣオフセット電圧は０または０近傍に調整されてもよい。
【０１０５】
（４）効果
一般に、オーディオパワーアンプでは直流電圧源に安定化電源回路が用いられない。すなわち、商用電源からの交流電圧がトランスによって降圧され、ダイオードによって整流され、レギュレータＩＣが用いられずに、コンデンサよって平滑された電圧が電源電圧として用いられることが多い。
【０１０６】
図２に示される直流電圧源Ｅ１およびＥ２において安定化電源回路を用いない場合、直流電圧源Ｅ１およびＥ２に大電流が流れることによって、直流電圧源Ｅ１およびＥ２の出力電圧が低下することがある。
【０１０７】
上述のように本実施形態に係るＤＣアンプ１０では、トランジスタＱ１〜Ｑ８のバイアス電流、ベース電位およびエミッタ電位は、直流電圧源Ｅ１およびＥ２の出力電圧の変動に起因する変動が小さい。これによって、第１入力端子１および第２入力端子２に現れるＤＣオフセット電圧の変動が抑制され、ひいては、後段回路１０２からスイッチング増幅部３８に出力されるＤＣオフセット電圧の変動も抑制される。ＤＣアンプ１０は、周波数０から可聴周波数までの周波数帯で信号を増幅するため、各入力端子に発生したＤＣオフセット電圧が増幅され出力されてしまう。
【０１０８】
本実施形態によれば、前段回路１０１でＤＣオフセット電圧の変動を抑制することで、ＤＣアンプ１０からスイッチング増幅部３８に出力されるＤＣオフセット電圧の変動が抑制される。これによって、ＤＣオフセット電圧に起因して音響信号に含まれる歪みが安定化し、第１ＦＥＴ２２および第２ＦＥＴ２４の特性ばらつきによって音響信号に生じる歪みが安定的に抑制される。
【０１０９】
（５）バイアス設定回路の変形例
図３には、スイッチングパワーアンプの変形例が示されている。このスイッチングパワーアンプは、図２におけるトランジスタＱ３、可変抵抗器Ｒ１１、Ｒ１３およびトランジスタＱ４によって構成されるバイアス設定回路を変形したものである。
【０１１０】
トランジスタＱ１のエミッタとトランジスタＱ３のエミッタとの間には、可変バイアス抵抗器Ｒ１８が接続されている。トランジスタＱ３のコレクタは、トランジスタＱ７のベースおよび抵抗器Ｒ１４の一端に接続されている。可変バイアス抵抗器Ｒ１８は、両端の抵抗値が可変である。
【０１１１】
同様に、トランジスタＱ２のエミッタとトランジスタＱ４のエミッタとの間には、可変バイアス抵抗器Ｒ１９が接続されている。トランジスタＱ４のコレクタは、トランジスタＱ８のベースおよび抵抗器Ｒ１５の一端に接続されている。可変バイアス抵抗器Ｒ１９は、両端の抵抗値が可変である。トランジスタＱ３のベースには、バイアス電圧源Ｖ３４の正極が接続され、トランジスタＱ４のベースには、バイアス電圧源Ｖ３４の負極が接続されている。ここでは、第１回路ユニット４０および第２回路ユニット４２が相補的となるように可変バイアス抵抗器Ｒ１８およびＲ１９の抵抗値が調整された基準状態について説明する。
【０１１２】
第１入力端子１でのＤＣオフセット電圧が０であるとし、第１入力端子１の電位を０とすれば、トランジスタＱ３のベースの電位Ｖ３は、トランジスタＱ１のベースエミッタ間電圧Ｖｂｅ、可変バイアス抵抗器Ｒ１８における電圧降下Ｒ１８・Ｉ１４、およびトランジスタＱ３のベースエミッタ間電圧Ｖｂｅを加算合計したものである。第１回路ユニット４０および第２回路ユニット４２が相補的に動作しているとすれば、トランジスタＱ３のベースの電位Ｖ３は、Ｖ３４／２である。したがって、次の（数９）が成立し、これをＩ１４について解くことで（数１０）が得られる。
【０１１３】
（数９）Ｖ３４／２＝２・Ｖｂｅ＋Ｒ１８・Ｉ１４
【０１１４】
（数１０）Ｉ１４＝（Ｖ３４／２−２・Ｖｂｅ）／Ｒ１８
【０１１５】
また、トランジスタＱ７のベース電位は、ツェナーダイオードＤ３の端子間電圧Ｖｚ３からＲ１４の端子間電圧Ｒ１４・Ｉ１４を引いたものである。したがって、トランジスタＱ７のベースの電位Ｖ７が（数１１）に従って定まる。
【０１１６】
（数１１）Ｖ７＝Ｖｚ３−Ｒ１４・Ｉ１４
＝Ｖｚ３−Ｒ１４・（Ｖ３４／２−２・Ｖｂｅ）／Ｒ１８
【０１１７】
第１回路ユニット４０および第２回路ユニット４２の相補性から、抵抗器Ｒ１５に流れる電流Ｉ１５が（数１２）に従って定まり、トランジスタＱ８のベースの電位Ｖ８が（数１３）に従って定まる。
【０１１８】
（数１２）Ｉ１５＝（Ｖ３４／２−２・Ｖｂｅ）／Ｒ１９
【０１１９】
（数１３）Ｖ８＝−Ｖｚ４＋Ｒ１５・Ｉ１５
＝−Ｖｚ３＋Ｒ１５・（Ｖ３４／２−２・Ｖｂｅ）／Ｒ１９
【０１２０】
トランジスタＱ７のベースと、トランジスタＱ８のベースとの間の電圧Ｖ７８は、（数１１）から（数１３）を減算することで求まる。
【０１２１】
（数１４）Ｖ７８＝Ｖｚ３＋Ｖｚ４
−（Ｒ１４／Ｒ１８＋Ｒ１５／Ｒ１９）・（Ｖ３４／２−２・Ｖｂｅ）
【０１２２】
このように、可変バイアス抵抗器Ｒ１８およびＲ１９がある抵抗値に調整され、第１回路ユニット４０および第２回路ユニット４２が相補的である基準状態の下では、（数１４）に従ってトランジスタＱ７のベースと、トランジスタＱ８のベースとの間の電圧Ｖ７８が定まる。さらに、このＶ７８を（数４）のＶｂに代入した式に従い、トランジスタＱ５〜Ｑ８のコレクタ電流およびエミッタ電流が定まる。
【０１２３】
次に、スイッチングパワーアンプからスピーカ３２に出力される音響信号の歪みについて説明する。本変形例に係るスイッチングパワーアンプでは、可変バイアス抵抗器Ｒ１８またはＲ１９の抵抗値を調整することで、第１回路ユニット４０および第２回路ユニット４２の相補性が崩される。すなわち、（ｉ）トランジスタＱ３のベースの電位から、トランジスタＱ３のベースエミッタ間電圧Ｖｂｅ、可変バイアス抵抗器Ｒ１８での電圧降下Ｒ１８・Ｉ１４、およびトランジスタＱ１のベースエミッタ間電圧Ｖｂｅだけ低下した電位（第１入力端子１の電位）と、トランジスタＱ４のベースの電位から、トランジスタＱ４のベースエミッタ間電圧Ｖｂｅ、可変バイアス抵抗器Ｒ１９での電圧降下Ｒ１９・Ｉ１５、およびトランジスタＱ２のベースエミッタ間電圧Ｖｂｅだけ上昇した電位（第１入力端子１の電位）とが等しくなり、（ｉｉ）トランジスタＱ３のベースと、トランジスタＱ４のベースとの間の電圧がＶ３４となるように動作状態が定まる。そして、基本状態から崩れたこのような動作状態での第１入力端子１の電位がＤＣオフセット電圧となる。ＤＣアンプ１０は、第１入力端子１のＤＣオフセット電圧を増幅し、スイッチング増幅部３８に出力する。
【０１２４】
これによって、ＤＣアンプ１０は０でないＤＣオフセット電圧を出力する。この状態で、スイッチング回路１８における第１ＦＥＴ２２および第２ＦＥＴ２４の特性ばらつきによって音響信号に生じる歪みと、ＤＣアンプ１０が出力するＤＣオフセット電圧によって音響信号に生じる歪みが互いに抑制し合うように、可変バイアス抵抗器Ｒ１８およびＲ１９の少なくとも一方の抵抗値が調整される。
【０１２５】
（１１）その他の変形例
上記では、ＤＣアンプ１０の前段回路１０１における定電圧発生器として、ツェナーダイオードを用いた例について説明した。定電圧発生器としては、ツェナーダイオードに代えて直流電圧源やバッテリが用いられてもよい。この直流電圧源は、商用電源からの交流電圧をトランスによって降圧し、ダイオードによって整流し、さらにレギュレータＩＣによって安定化して出力するものであってもよい。
【０１２６】
図２に示される実施形態では、可変抵抗器Ｒ１１およびＲ１３の少なくとも一方の摺動子の位置を調整することで、第１回路ユニット４０および第２回路ユニット４２の相補性が崩れ、ＤＣアンプ１０が出力するＤＣオフセット電圧が調整され、さらには、スイッチング増幅部３８からスピーカ３２に出力される音響信号の歪みが抑制される。
【０１２７】
さらに、図３に示される変形実施形態では、可変バイアス抵抗器Ｒ１８およびＲ１９の少なくとも一方の抵抗値を調整することで、第１回路ユニット４０および第２回路ユニット４２の相補性が崩され、ＤＣアンプ１０が出力するＤＣオフセット電圧が調整され、さらには、スイッチング増幅部３８からスピーカ３２に出力される音響信号の歪みが抑制される。
【０１２８】
各実施形態では、第１回路ユニット４０および第２回路ユニット４２における抵抗器Ｒ１およびＲ２の組、抵抗器Ｒ１４およびＲ１５の組等、互いに相補的な位置にある抵抗器の値に相違を持たせることで相補性を崩し、ＤＣオフセット電圧を調整し、音響信号に含まれる歪みを抑制してもよい。
【符号の説明】
【０１２９】
０  アンプ入力端子、１  第１入力端子、２  第２入力端子、３  ＤＣアンプ出力端子、４  アンプ出力端子、６，７  後段入力端子、１０  ＤＣアンプ、１２  ＰＷＭ信号生成部、１４  キャパシタ、１６  比較器、１８  スイッチング回路、２０  駆動回路、２２  第１ＦＥＴ、２４  第２ＦＥＴ、３０  低域通過フィルタ、３２  スピーカ、３４  負帰還回路、３６  帰還回路キャパシタ、３８  スイッチング増幅部、４０  第１回路ユニット、４２  第２回路ユニット、４４  第３回路ユニット、４６  第４回路ユニット、１０１  前段回路、１０２  後段回路。
【図１】
2018137548.tif 000003
【図２】
2018137548.tif 000004
【図３】
2018137548.tif 000005