(57)【要約】【課題】イオン注入で低下した結晶性を精度よく回復させることができる半導体装置の製造方法を提供する。【解決手段】半導体１のチップとする第１の領域外の第２の領域内に環状のモニタパターンを形成し、モニタパターンを形成した後に、第１の領域内の素子パターン及びモニタパターンにイオン注入を行い、ランプアニールにより、イオン注入で低下した半導体１の結晶性を回復させる。結晶性を回復させる際には、半導体１のイオン注入が行われた領域のうち、モニタパターンの放射率の変化を観察し、放射率の変化に基づいて結晶性の変化を検出する。【選択図】図１
2018018929.tif 000002
【特許請求の範囲】
【請求項１】
半導体のチップとする第１の領域外の第２の領域内に環状のモニタパターンを形成する工程と、
前記モニタパターンを形成した後に、前記第１の領域内の素子パターン及び前記モニタパターンにイオン注入を行う工程と、
ランプアニールにより、前記イオン注入で低下した前記半導体の結晶性を回復させる工程と、
を有し、
前記結晶性を回復させる工程は、
前記半導体の前記イオン注入が行われた領域のうち、前記モニタパターンの放射率の変化を観察する工程と、
前記放射率の変化に基づいて前記結晶性の変化を検出する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体は半導体基板又は半導体膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体は半導体膜であり、
前記モニタパターンを形成する工程は、
前記半導体膜上にレジスト膜を形成する工程と、
前記第２の領域内で前記レジスト膜に薬液を吹き付けて、前記レジスト膜の一部を除去すると共に残存するレジスト膜の縁上に突部を形成する工程と、
前記レジスト膜の露光及び現像を行って、前記第１の領域内で前記素子パターンの平面形状に前記レジスト膜の一部を残存させると共に、前記第２の領域内で前記突部の下方に前記レジスト膜の一部を残存させる工程と、
前記残存したレジスト膜をマスクとして前記半導体膜をエッチングする工程と、
を有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記半導体は半導体膜であり、
前記モニタパターンを形成する工程は、
前記半導体膜上にハードマスク及びネガ型レジスト膜を形成する工程と、
前記ネガ型レジスト膜の露光及び現像を行って、前記第２の領域内で前記ネガ型レジスト膜の一部を残存させる工程と、
前記残存したネガ型レジスト膜をマスクとして前記ハードマスクをエッチングする工程と、
前記半導体膜及び前記ハードマスク上にポジ型レジスト膜を形成する工程と、
前記ポジ型レジスト膜の露光及び現像を行って、前記第２の領域内で前記モニタパターンの平面形状に前記ポジ型レジスト膜の一部を残存させる工程と、
前記残存したポジ型レジスト膜をマスクとして前記ハードマスクをエッチングする工程と、
前記第１の領域内に前記素子パターンの平面形状を備えたレジスト膜を形成する工程と、
前記ハードマスク及び前記レジスト膜をマスクとして前記半導体膜をエッチングする工程と、
を有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記半導体は、平面視で外形が円形の形状を有し、
前記第２の領域は、少なくとも前記半導体の円形の形状の周縁部の領域に設けられていることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項６】
前記半導体は、平面視で外形が円形の形状を有し、
前記第２の領域は、前記半導体の円形の形状の周縁部の領域と、前記半導体に同心円で前記周縁部の領域に内包される別の領域とに分けて少なくとも複数設けられており、
前記複数設けられた第２の領域のそれぞれに前記モニタパターンが形成されていることを特徴とする請求項１、２又は５に記載の半導体装置の製造方法。
【請求項７】
前記別の領域は、前記半導体の前記同心円の中心から前記半導体の半径の１／２程度離間した領域に設けられていることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記別の領域は、前記半導体の前記同心円の中心付近に設けられていることを特徴とする請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置を製造する際には、半導体基板及び半導体膜等の半導体への不純物のイオン注入を行うことがある。ドーズ量にもよるが、イオン注入により半導体の結晶性が低下することがある。このため、半導体の結晶性を回復させるための熱処理を行うことがある。
【０００３】
しかしながら、熱処理を行っても回復の程度にばらつきが生じて、最終的に得られた半導体装置の特性が安定しないことがある。特にＳＭＴ（stress memorization technique）プロセスを採用した場合に特性がばらつきやすい。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６２−８０１７号公報
【特許文献２】特開平１０−１５８１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、イオン注入で低下した結晶性を精度よく回復させることができる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
半導体装置の製造方法の一態様では、半導体のチップとする第１の領域外の第２の領域内に環状のモニタパターンを形成し、前記モニタパターンを形成した後に、前記第１の領域内の素子パターン及び前記モニタパターンにイオン注入を行い、ランプアニールにより、前記イオン注入で低下した前記半導体の結晶性を回復させる。前記結晶性を回復させる際には、前記半導体の前記イオン注入が行われた領域のうち、前記モニタパターンの放射率の変化を観察し、前記放射率の変化に基づいて前記結晶性の変化を検出する。
【発明の効果】
【０００７】
上記の半導体装置の製造方法によれば、結晶性を回復させる際に、イオン注入が行われた領域の放射率の変化に基づいて前記結晶性の変化を検出するため、結晶性を精度よく回復させることができる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２】半導体の放射率の変化を示す図である。
【図３Ａ】第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３Ｂ】図３Ａに引き続き、第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３Ｃ】図３Ｂに引き続き、第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図４】モニタパターンの例を示す図である。
【図５Ａ】第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図５Ｂ】図５Ａに引き続き、第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図６】モニタパターンの他の例を示す図である。
【図７Ａ】第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図７Ｂ】図７Ａに引き続き、第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図７Ｃ】図７Ｂに引き続き、第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【発明を実施するための形態】
【０００９】
本願発明者は、上記課題を解決すべく鋭意検討を行った結果、結晶性の回復にランプアニールを採用し、照射された光を利用してイオン注入が行われた領域の放射率の変化を観察し、結晶性の変化を検出することで回復の程度を検出できることに想到した。円板状の基板を回転させながらランプアニールを行う場合、放射率の変化の観察用に基板の周縁部に環状のモニタパターンを設けることで、容易に放射率を測定することができる。
【００１０】
以下、実施形態について添付の図面を参照しながら具体的に説明する。
【００１１】
（第１の実施形態）
先ず、第１の実施形態について説明する。図１は、第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００１２】
第１の実施形態では、先ず、図１（ａ）に示すように、半導体１のチップとする第１の領域外の第２の領域内に環状のモニタパターンを形成し、モニタパターンを形成した後に、第１の領域内の素子パターン及びモニタパターンにイオン注入を行う。半導体１として、半導体基板及び半導体膜が例示される。不純物はｎ型不純物、ｐ型不純物のいずれであってもよい。不純物のイオン注入により半導体１がダメージを受け、半導体１の結晶性が低下する。半導体１が非晶質化することもある。
【００１３】
次いで、図１（ｂ）に示すように、光源３を用いたランプアニールを行って半導体１の結晶性を回復させる。その際に、光プローブ２により半導体１のイオン注入が行われた領域のうち、モニタパターンの放射率の変化を観察し、放射率の変化に基づいて結晶性の変化を検出する。イオン注入により結晶性が低下した半導体１の放射率は、例えば図２に示すように、回復が完了するまで上昇又は下降し、回復が完了すると安定する。従って、放射率の変化から回復の程度を把握することができる。そして、回復が完了するとランプアニールを終了する。
【００１４】
このように、第１の実施形態では、結晶性の変化が放射率に現れることに着目して、放射率の変化を観察する。従って、リアルタイムで回復の程度を把握することができ、回復の程度のばらつきを抑制して特性が安定した半導体装置を得ることができる。
【００１５】
（第２の実施形態）
次に、第２の実施形態について説明する。図３Ａ乃至図３Ｃは、第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００１６】
第２の実施形態では、先ず、図３Ａ（ａ）に示すように、基板１０１の表面の一部にシャロートレンチアイソレーション（shallow trench isolation：ＳＴＩ）法等により絶縁膜１０２を形成する。絶縁膜１０２は、基板１０１のチップとする第１の領域１０８外の第２の領域１０９内に形成する。例えば、基板１０１として円板状で、平面視で円形の形状のシリコン基板を用い、第２の領域１０９はシリコン基板の周縁部に設定する。絶縁膜１０２は、第１の領域１０８内での素子分離領域の形成と並行して形成する。次いで、基板１０１の表面にゲート絶縁膜１０３及び半導体膜１０４を形成する。次に、レジストパターニングのため、レジストの下に反射防止膜（bottom anti reflective coating：ＢＡＲＣ）１０５を形成する。例えば、半導体膜１０４として多結晶シリコン膜を形成し、反射防止膜１０５の厚さは７５ｎｍ〜１０５ｎｍとする。
【００１７】
次いで、図３Ａ（ｂ）に示すように、基板１０１を回転させ、薬液を吐出するノズル１０を基板１０１の中心に向けて移動させながら、反射防止膜１０５のＥＢＲ（edge bead removal）処理を行う。このとき、例えば、基板１０１を７００ｒｐｍ〜１５００ｒｐｍの速度で回転させ、ノズル１０は２ｍｍ／ｓ〜５ｍｍ／ｓの速度で移動させ、設定位置で停止する。移動時間及び停止時間の和は３秒〜５秒とする。その後、ノズル１０を基板の外側（元の位置）まで移動させる。基板１０１の回転によりリンス液を振り切って乾燥させる。
【００１８】
その後、図３Ａ（ｃ）に示すように、半導体膜１０４及び反射防止膜１０５上にレジスト膜１０６を形成する。例えば、レジスト膜１０６の厚さは１２０ｎｍ〜５５００ｎｍとする。
【００１９】
続いて、図３Ｂ（ｄ）に示すように、基板１０１を回転させ、シンナー等の薬液を吐出するノズル１０を基板１０１の中心に向けて移動させながら、第２の領域１０９内でレジスト膜１０６のＥＢＲ処理を行う。反射防止膜１０５のＥＢＲ処理と同様に、例えば、基板１０１を７００ｒｐｍ〜１５００ｒｐｍの速度で回転させ、ノズル１０は２ｍｍ／ｓ〜５ｍｍ／ｓの速度で移動させ、設定位置で停止する。この停止時間が長いほど、薬液により溶解したレジスト膜１０６の一部が、残っているレジスト膜１０６の縁上に堆積し、その後、ノズル１０を基板の外側（元の位置）まで移動させ、基板の回転によりリンス液を振り切って乾燥することで、形成される突部１０７が高くなる。
【００２０】
突部１０７は、基板１０１上方でのノズル１０の停止時間が長いほど高くなりやすい。突部１０７の幅は、薬液及びレジスト膜１０６の組成に応じて変化する。ＥＢＲ処理時の基板１０１の回転速度が高いほど、突部１０７は低く狭くなりやすい。ノズル１０の移動速度は突部１０７のサイズに影響しにくい。
【００２１】
次いで、レジスト膜１０６を露光する。初めに、第２の領域１０９内において、基板１０１の縁から突部１０７の内縁までの距離より露光幅が大きくなるように周辺露光を行う。次に、第１の領域１０８内ではゲート電極を形成する予定の領域にレジスト膜１０６が残存するように露光を行う。そして、レジスト膜１０６を現像する。この結果、図３Ｂ（ｅ）に示すように、第１の領域１０８内でゲート電極の平面形状にレジスト膜１０６の一部が残存し、第２の領域１０９内で突部１０７の下方にレジスト膜１０６の一部が残存する。例えば、ＥＢＲ処理によりレジスト膜１０６が除去された領域の幅が２．０ｍｍ、突部１０７の幅が十数μｍの場合、周辺露光幅は３．０ｍｍとする。
【００２２】
その後、図３Ｂ（ｆ）に示すように、残存するレジスト膜１０６をマスクとして反射防止膜１０５、半導体膜１０４及びゲート絶縁膜１０３をエッチングする。この結果、図４に示すように、基板１０１の周縁部の領域である第２の領域１０９内に半導体膜１０４から環状のモニタパターン１３４が得られる。また、第１の領域１０８内では半導体膜１０４からゲート電極が得られる。続いて、レジスト膜１０６及び反射防止膜１０５を除去する。半導体膜１０４の平面視の外形は基板１０１の周縁部と同様に円形となっている。
【００２３】
次いで、図３Ｃ（ｇ）に示すように、不純物を注入する領域を露出し、残りの領域を覆うレジスト膜１１０を基板１０１上に形成し、レジスト膜１１０をマスクとして不純物のイオン注入を行う。第１の領域１０８内でレジスト膜１１０から露出している半導体膜１０４が素子パターンの一例であり、第２の領域１０９内ではモニタパターン１３４にイオン注入が行われる。不純物はｎ型不純物、ｐ型不純物のいずれであってもよい。
【００２４】
不純物のイオン注入により半導体膜１０４がダメージを受け、半導体膜１０４の結晶性が低下する。図３Ｃ（ｈ）に示すように、半導体膜１０４がアモルファス化してアモルファス化半導体膜１１４となることもある。
【００２５】
不純物のイオン注入の後、半導体膜１０４のランプアニールを行って半導体膜１０４の結晶性を回復させる。その際に、半導体膜１０４のモニタパターン１３４の放射率を観察し、放射率の変化に基づいて結晶性の変化を検出する。そして、回復が完了するとランプアニールを終了する。半導体膜１０４がアモルファス化半導体膜１１４となっていた場合、図３Ｃ（ｉ）に示すように、再結晶により再結晶半導体膜１２４となる。
【００２６】
第２の実施形態によれば、第１の領域１０８内の半導体膜１０４における回復の程度のばらつきを抑制して特性が安定した半導体装置を得ることができる。一般に、ゲート電極の形成にＳＭＴプロセスを採用する場合、多結晶シリコン膜のアモルファス化及び再結晶に伴う弾性状態から塑性状態への変化による応力の保持が重要である。本実施形態では、アモルファス化半導体膜１１４の再結晶を高精度で制御することができるため、ＳＭＴプロセスに極めて有効である。
【００２７】
また、基板１０１の中心を回転軸として回転させながらランプアニールを行う場合、光プローブにより常時モニタパターンの放射率を観察することができる。例えば、回転速度を２４０ｒｐｍ、測定周期を１００Ｈｚとした場合には、１回転の間に２５点で放射率のデータを取得することができる。更に、同心円上ではあってもモニタパターンが点在する場合には、観察できるタイミングの調整が必要となるが、そのような調整は必要とされない。従って、容易に高頻度で放射率のデータを取得することができる。
【００２８】
（第３の実施形態）
次に、第３の実施形態について説明する。図５Ａ乃至図５Ｂは、第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００２９】
第３実施形態では、先ず、図５Ａ（ａ）に示すように、基板２０１の表面の一部にＳＴＩ法等により絶縁膜２０２を形成する。絶縁膜２０２は、基板２０１のチップとする第１の領域２０８外の第２の領域２０９内に形成する。例えば、基板２０１として円板状で、平面視で円形の形状のシリコン基板を用い、第２の領域２０９はシリコン基板の周縁部に設定する。絶縁膜２０２は、第１の領域２０８内での素子分離領域の形成と並行して形成する。次いで、基板２０１の表面にゲート絶縁膜２０３、半導体膜２０４、ハードマスク２１１及びネガ型レジスト膜２１２を形成する。例えば、半導体膜２０４として多結晶シリコン膜を形成し、ハードマスク２１１としてシリコン酸化膜（ＳｉＯ2膜）を形成する。
【００３０】
次いで、ネガ型レジスト膜２１２の周辺露光及び現像を行って、第２の領域２０９内でネガ型レジスト膜２１２の一部を残存させる。現像後に残ったネガ型レジスト膜２１２をマスクとしてハードマスク２１１のエッチングを行う。その後、ネガ型レジスト膜２１２を除去する。この結果、図５Ａ（ｂ）に示すように、第２の領域２０９内でネガ型レジスト膜２１２の周辺露光が行われた部分の下にハードマスク２１１が残存する。
【００３１】
続いて、図５Ａ（ｃ）に示すように、半導体膜２０４及びハードマスク２１１上にポジ型レジスト膜２１３を形成する。
【００３２】
次いで、ポジ型レジスト膜２１３の露光及び現像を行って、第２の領域２０９内でモニタパターンの平面形状にポジ型レジスト膜２１３の一部を残存させる。現像後に残ったポジ型レジスト膜２１３をマスクとしてハードマスク２１１のエッチングを行う。その後、ポジ型レジスト膜２１３を除去する。この結果、図５Ａ（ｄ）に示すように、ポジ型レジスト膜２１３の露光が行われた部分の下にハードマスク２１１が残存する。
【００３３】
続いて、図５Ｂ（ｅ）に示すように、半導体膜２０４及びハードマスク２１１上に反射防止膜２１４及びレジスト膜２１５を形成する。反射防止膜２１４及びレジスト膜２１５は、それぞれ第２の実施形態における反射防止膜１０５及びレジスト膜１０６と同様に形成することができる。
【００３４】
次いで、レジスト膜２１５を露光する。このとき、第１の領域２０８内ではゲート電極を形成する予定の領域にレジスト膜２１５が残存するように露光を行う。そして、レジスト膜２０６を現像する。この結果、図５Ｂ（ｆ）に示すように、第１の領域２０８内でゲート電極の平面形状にレジスト膜２１５の一部が残存する。
【００３５】
その後、図５Ｂ（ｇ）に示すように、ハードマスク２１１及び残存するレジスト膜２１５をマスクとして反射防止膜２１４、半導体膜２０４及びゲート絶縁膜２０３をエッチングする。この結果、基板２０１の周縁部の領域である第２の領域２０９内に半導体膜２０４から環状のモニタパターンが得られる。また、第１の領域２０８内では半導体膜２０４からゲート電極が得られる。続いて、レジスト膜２１５及び反射防止膜２１４を除去する。半導体膜２０４の平面視の外形は基板２０１の周縁部と同様に円形となっている。
【００３６】
次いで、第２の実施形態と同様に、レジスト膜を形成し、このレジスト膜をマスクとして不純物のイオン注入を行う。第１の領域２０８内でレジスト膜から露出している半導体膜２０４が素子パターンの一例であり、第２の領域２０９内ではモニタパターンにイオン注入が行われる。不純物のイオン注入により半導体膜２０４がダメージを受け、半導体膜２０４の結晶性が低下する。半導体膜２０４がアモルファス化してアモルファス化半導体膜となることもある。
【００３７】
その後、半導体膜２０４のランプアニールを行って半導体膜２０４の結晶性を回復させる。その際に、半導体膜２０４のモニタパターンの放射率を観察し、放射率の変化に基づいて結晶性の変化を検出する。そして、回復が完了するとランプアニールを終了する。半導体膜２０４がアモルファス化半導体膜となっていた場合、再結晶により再結晶半導体膜となる。
【００３８】
第３の実施形態によれば、第１の領域２０８内の半導体膜２０４における回復の程度のばらつきを抑制して特性が安定した半導体装置を得ることができる。また、第２の実施形態と同様に、本実施形態では、アモルファス化半導体膜の再結晶を高精度で制御することができるため、ＳＭＴプロセスに極めて有効である。
【００３９】
また、基板２０１の中心を回転軸として回転させながらランプアニールを行う場合には、第２の実施形態と同様に、容易に高頻度で放射率のデータを取得することができる。
【００４０】
ハードマスク２１１のパターンを変更することで、基板２０１の種々の領域にモニタパターンを形成することができる。例えば、図６（ａ）に示すように、周縁部の環状のモニタパターン２３４の他に基板２０１の中心から半径の１／２程度離間した周縁部の第２の領域２０９に内包され、同心円で形成される別の第２の領域２０９に環状のモニタパターン２４４を形成することもできる。基板２０１の複数の領域にモニタパターンが形成されることで、基板２０１の面内の結晶性に偏りが無いかどうかを検出することが可能となる。偏りが有ることが早期に確認できることにより、ランプアニールの条件を早期に調整して、最終的な半導体装置の特性ばらつきの増大を抑制することができる。図６（ｂ）に示すように、基板２０１の中心を含む第２の領域２０９に点状のモニタパターン２５４を形成することもできる。基板２０１の中心にモニタパターン２５４が形成されることで、モニタパターンとして使用する基板２０１の第２の領域２０９の面積をより小さくすることができる。第２の領域２０９の面積をより小さくすることで、基板２０１に形成される半導体装置の有効数の減少をより抑制することが可能である。また、これらを組み合わせることもできる。モニタパターン２３４の他にモニタパターンがあれば、モニタパターン２３４がなくてもよい。
【００４１】
（第４の実施形態）
次に、第４の実施形態について説明する。図７Ａ乃至図７Ｃは、第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００４２】
第４の実施形態では、先ず、図７Ａ（ａ）に示すように、半導体基板３０１の表面の一部にＳＴＩ法等により絶縁膜３０２を形成する。絶縁膜３０２は、半導体基板３０１のチップとする第１の領域３０８内、及び第１の領域３０８外の第２の領域３０９内に形成する。例えば、半導体基板３０１として円板状で、平面視で円形の形状のシリコン基板を用い、第３の領域３０９はシリコン基板の周縁部に設定する。本実施形態では、第２の領域３０９内で絶縁膜３０２の間の領域がモニタパターンの一例である。次いで、第１の領域３０８内において半導体基板３０１上にゲート絶縁膜３０３及びゲート電極３０４を形成する。
【００４３】
その後、図７Ａ（ｂ）に示すように、第１の領域３０８のうちで第１導電型の不純物を注入する領域及び第２の領域３０９を露出し、残りの領域を覆うレジスト膜３２１を半導体基板３０１上に形成する。そして、レジスト膜３２１をマスクとして第１導電型の不純物のイオン注入を行う。この結果、第１の領域３０８の一部及び第２の領域３０９に第１導電型の不純物注入領域３１１が形成される。
【００４４】
続いて、図７Ａ（ｃ）に示すように、レジスト膜３２１を除去し、第１の領域３０８のうちで第２導電型の不純物を注入する領域を露出し、残りの領域を覆うレジスト膜３２２を半導体基板３０１上に形成する。そして、レジスト膜３２２をマスクとして第２導電型の不純物のイオン注入を行う。この結果、第１の領域３０８の一部に第２導電型の不純物注入領域３１２が形成される。
【００４５】
次いで、図７Ｂ（ｄ）に示すように、レジスト膜３２２を除去し、ゲート電極３０４の側面上にサイドウォールとして絶縁膜３０５を形成する。
【００４６】
その後、図７Ｂ（ｅ）に示すように、第１の領域３０８のうちで第１導電型の不純物を注入する領域及び第２の領域３０９を露出し、残りの領域を覆うレジスト膜３２３を半導体基板３０１上に形成する。そして、レジスト膜３２３をマスクとして第１導電型の不純物のイオン注入を不純物注入領域３１１の形成時よりも高いドーズ量で行う。この結果、第１の領域３０８の一部及び第２の領域３０９に第１導電型の不純物注入領域３１３が形成される。高ドーズ量のイオン注入により半導体基板３０１がダメージを受け、半導体基板３０１の結晶性が低下する。半導体基板３０１がアモルファス化することもある。
【００４７】
続いて、図７Ｂ（ｆ）に示すように、レジスト膜３２３を除去し、第１の領域３０８のうちで第２導電型の不純物を注入する領域を露出し、残りの領域を覆うレジスト膜３２４を半導体基板３０１上に形成する。そして、レジスト膜３２４をマスクとして第２導電型の不純物のイオン注入を不純物注入領域３１３の形成時よりも高いドーズ量で行う。この結果、第１の領域３０８の一部に第２導電型の不純物注入領域３１４が形成される。高ドーズ量のイオン注入により半導体基板３０１がダメージを受け、半導体基板３０１の結晶性が低下する。半導体基板３０１がアモルファス化することもある。
【００４８】
次いで、図７Ｃ（ｇ）に示すように、レジスト膜３２４を除去し、半導体基板３０１のランプアニールを行って半導体基板３０１の結晶性を回復させる。その際に、第２の領域３０９内のモニタパターン、即ち不純物注入領域３１３の放射率を観察し、放射率の変化に基づいて結晶性の変化を検出する。そして、回復が完了するとランプアニールを終了する。このようにして電界効果トランジスタが形成される。
【００４９】
その後、図７Ｃ（ｈ）に示すように、電界効果トランジスタを覆う層間絶縁膜３３１を半導体基板３０１上に形成し、第１の領域３０８内で不純物注入領域３１３又は３１４に達する開口部を層間絶縁膜３３１に形成し、開口部内に導電プラグ３３２を形成する。続いて、導電プラグ３３２に接続される配線３３３を層間絶縁膜３３１上に形成し、配線３３３を覆う層間絶縁膜３３４を層間絶縁膜３３１上に形成する。
【００５０】
そして、必要に応じて、上層の絶縁膜及び配線等を形成して半導体装置を完成させる。
【００５１】
第４の実施形態によれば、第１の領域３０８内の不純物注入領域３１３における回復の程度のばらつきを抑制して特性が安定した半導体装置を得ることができる。
【００５２】
以下、本発明の諸態様を付記としてまとめて記載する。
【００５３】
（付記１）
半導体のチップとする第１の領域外の第２の領域内に環状のモニタパターンを形成する工程と、
前記モニタパターンを形成した後に、前記第１の領域内の素子パターン及び前記モニタパターンにイオン注入を行う工程と、
ランプアニールにより、前記イオン注入で低下した前記半導体の結晶性を回復させる工程と、
を有し、
前記結晶性を回復させる工程は、
前記半導体の前記イオン注入が行われた領域のうち、前記モニタパターンの放射率の変化を観察する工程と、
前記放射率の変化に基づいて前記結晶性の変化を検出する工程と、
を有することを特徴とする半導体装置の製造方法。
【００５４】
（付記２）
前記半導体は半導体基板又は半導体膜であることを特徴とする付記１に記載の半導体装置の製造方法。
【００５５】
（付記３）
前記半導体は半導体膜であり、
前記モニタパターンを形成する工程は、
前記半導体膜上にレジスト膜を形成する工程と、
前記第２の領域内で前記レジスト膜に薬液を吹き付けて、前記レジスト膜の一部を除去すると共に残存するレジスト膜の縁上に突部を形成する工程と、
前記レジスト膜の露光及び現像を行って、前記第１の領域内で前記素子パターンの平面形状に前記レジスト膜の一部を残存させると共に、前記第２の領域内で前記突部の下方に前記レジスト膜の一部を残存させる工程と、
前記残存したレジスト膜をマスクとして前記半導体膜をエッチングする工程と、
を有することを特徴とする付記１に記載の半導体装置の製造方法。
【００５６】
（付記４）
前記半導体は半導体膜であり、
前記モニタパターンを形成する工程は、
前記半導体膜上にハードマスク及びネガ型レジスト膜を形成する工程と、
前記ネガ型レジスト膜の露光及び現像を行って、前記第２の領域内で前記ネガ型レジスト膜の一部を残存させる工程と、
前記残存したネガ型レジスト膜をマスクとして前記ハードマスクをエッチングする工程と、
前記半導体膜及び前記ハードマスク上にポジ型レジスト膜を形成する工程と、
前記ポジ型レジスト膜の露光及び現像を行って、前記第２の領域内で前記モニタパターンの平面形状に前記ポジ型レジスト膜の一部を残存させる工程と、
前記残存したポジ型レジスト膜をマスクとして前記ハードマスクをエッチングする工程と、
前記第１の領域内に前記素子パターンの平面形状を備えたレジスト膜を形成する工程と、
前記ハードマスク及び前記レジスト膜をマスクとして前記半導体膜をエッチングする工程と、
を有することを特徴とする付記１に記載の半導体装置の製造方法。
【００５７】
（付記５）
前記半導体は、平面視で外形が円形の形状を有し、
前記第２の領域は、少なくとも前記半導体の円形の形状の周縁部の領域に設けられていることを特徴とする付記１又は２に記載の半導体装置の製造方法。
【００５８】
（付記６）
前記半導体は、平面視で外形が円形の形状を有し、
前記第２の領域は、前記半導体の円形の形状の周縁部の領域と、前記半導体に同心円で前記周縁部の領域に内包される別の領域とに分けて少なくとも複数設けられており、
前記複数設けられた第２の領域のそれぞれに前記モニタパターンが形成されていることを特徴とする付記１、２又は５に記載の半導体装置の製造方法。
【００５９】
（付記７）
前記別の領域は、前記半導体の前記同心円の中心から前記半導体の半径の１／２程度離間した領域に設けられていることを特徴とする付記６に記載の半導体装置の製造方法。
【００６０】
（付記８）
前記別の領域は、前記半導体の前記同心円の中心付近に設けられていることを特徴とする付記６に記載の半導体装置の製造方法。
【符号の説明】
【００６１】
１：半導体
２：光プローブ
３：光源
１０４、２０４：半導体膜
１０６：レジスト膜
１０７：突部
１０８、２０８、３０８：第１の領域
１０９、２０９、３０９：第２の領域
１３４、２３４、２４４、２５４：モニタパターン
２１１：ハードマスク
２１２：ネガ型レジスト膜
２１３：ポジ型レジスト膜
２１５：レジスト膜
３１１、３１２、３１３、３１４：不純物注入領域
【図１】
2018018929.tif 000003
【図２】
2018018929.tif 000004
【図３Ａ】
2018018929.tif 000005
【図３Ｂ】
2018018929.tif 000006
【図３Ｃ】
2018018929.tif 000007
【図４】
2018018929.tif 000008
【図５Ａ】
2018018929.tif 000009
【図５Ｂ】
2018018929.tif 000010
【図６】
2018018929.tif 000011
【図７Ａ】
2018018929.tif 000012
【図７Ｂ】
2018018929.tif 000013
【図７Ｃ】
2018018929.tif 000014