(57)【要約】【課題】スイッチング素子の保護を十分に行うことができるフリーホイールダイオードとスイッチング素子とが同一の半導体基板中に形成された半導体装置を得る。【解決手段】トレンチ１０Ａに関わる構造は、ソース電極１８、ドレイン電極２０間に流れる電流のオン・オフがゲート電極１５に印加される電圧（ゲート電圧）によって制御されるパワーＭＯＳＦＥＴとして機能する。トレンチ１０Ｂの底面もトレンチ１０Ａと同様にドリフト層１１内に存在し、かつ、トレンチ１０Ｂの内部はショットキー電極２１で埋め込まれている。ショットキー電極２１は、ボディ層１２やドリフト層１１と直接接する。また、ショットキー電極２１（トレンチ１０Ｂ）の上側には層間絶縁層１７は形成されず、ショットキー電極２１はソース電極１８と接するため、ショットキー電極２１は常時ソース電極１８と同電位となる。【選択図】図１
2018137389.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型をもつ半導体材料で構成された第１の半導体層と、前記第１の導電型と逆の第２の導電型をもち前記第１の半導体層の上に形成された第２の半導体層と、を具備し、表面側から前記第２の半導体層を貫通し前記第１の半導体層に達するように掘下げられた第１の溝が設けられた半導体基板が用いられ、
前記半導体基板の表面側に形成された第１主電極と前記半導体基板の裏面側に形成された第２主電極との間を流れる電流が前記第１の溝内に設けられた制御電極の電位によって制御される半導体装置であって、
前記第１の導電型をもつ前記半導体材料とショットキー接触可能な金属材料で構成されたショットキー電極が、前記第１主電極と電気的に接続され、かつ前記第１の半導体層との間でショットキーバリアダイオードを構成するように、平面視において前記第１の溝と離間して前記半導体基板に形成されたことを特徴とする半導体装置。
【請求項２】
前記第１の導電型をもつ前記半導体材料で構成され前記第１の半導体層と接続された第３の半導体層が前記半導体基板の表面に設けられ、前記ショットキー電極は、前記第３の半導体層と接することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体基板において、表面側から掘下げられた第２の溝が前記第１の溝から離間して設けられ、前記ショットキー電極は、前記第２の溝の内部に設けられたことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記ショットキー電極は、前記第２の溝を埋め込んで形成されたことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記半導体基板において、前記第２の溝は前記第１の溝よりも浅く形成されたことを特徴とする請求項３又は４に記載の半導体装置。
【請求項６】
前記ショットキー電極は、前記半導体基板の表面において前記第３の半導体層と接することを特徴とする請求項２に記載の半導体装置。
【請求項７】
前記ショットキー電極は、前記第１の導電型をもつ前記半導体材料との間で第１の高さのショットキー障壁を形成する金属材料で構成された第１の部分と、前記第１の導電型をもつ前記半導体材料との間で前記第１の高さよりも低い第２の高さのショットキー障壁を形成する金属材料で構成され前記第１の部分よりも上側に設けられた第２の部分と、を含んで構成されたことを特徴とする請求項３から請求項５までのいずれか１項に記載の半導体装置。
【請求項８】
前記第１の溝において、前記第１の半導体層、前記第２の半導体層、及び前記制御電極と絶縁され前記第１主電極と電気的に接続されたシールド電極が、前記制御電極の下側に設けられたことを特徴とする請求項１から請求項７までのいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の表面に形成されたトレンチ（溝）内に制御電極が設けられた半導体装置の構造に関する。
【背景技術】
【０００２】
半導体基板の表面側と裏面側との間の電流のオン・オフがゲート電極の電位で制御される半導体装置（パワー半導体素子：パワーＭＯＳＦＥＴ、ＩＧＢＴ等）が用いられている。こうした半導体装置においては、ゲート電極の電位によってゲート電極と対向する半導体層に形成されるチャネルが電流の経路となり、チャネルのオン・オフが制御されることによって、電流のオン・オフが制御される。また、半導体基板の表面側にトレンチ（溝）が形成され、ゲート電極がこのトレンチ内に設けられたトレンチ型の素子は、セルの微細化が容易であり、かつオン時の抵抗（オン抵抗）を低減することができるために、特に好ましく用いられている。トレンチ型の素子においては、トレンチの内壁に薄いゲート酸化膜が形成され、トレンチの内壁を構成する半導体層とゲート電極とは、このゲート酸化膜を介して対抗し、半導体層におけるこの部分におけるチャネルのオン・オフがゲート電極の電位（ゲート電位）で制御される。
【０００３】
例えば、ｎチャネル型のパワーＭＯＳＦＥＴにおいては、ｎ型のドリフト層の上にｐ型のボディ層が形成され、ボディ層の上側に高濃度のｎ型のソース領域が形成される。トレンチはソース領域及びボディ領域を貫通するように形成され、オン時の電流は、ボディ層に形成されたチャネルを介して、ソース領域とドリフト層の間を流れ、更にドリフト層を厚さ方向に縦断してドレインに流れる。ここで、ボディ層とドリフト層との間にはｐｎ接合が形成されるため、この部分はダイオード（ボディダイオード）として機能する。パワーＭＯＳＦＥＴの通常動作時においては、ソース（ボディ層側）よりもドレイン（ドリフト層側）の電位が高くなるために、ボディダイオードは逆バイアスとなり、ボディ層とドリフト層の間のｐｎ接合は導通せず、ボディ層に形成されたチャネルを介してのみ、電流が流れる。このため、チャネルのオン・オフの制御によってソースとドレインの間に流れる電流のオン・オフを制御することができる。
【０００４】
一方、例えばこうしたパワーＭＯＳＦＥＴの負荷としてコイル等のインダクタを接続し、そのオン・オフの切り替えの制御を行う場合には、パワーＭＯＳＦＥＴがオンからオフ状態となった直後において、過渡的にソースの電位がドレインの電位よりも大幅に高くなる状況が発生しうる。こうした場合に、パワーＭＯＳＦＥＴが過電流によって破壊することを抑制するために、ソースとドレイン間に、ソースが正側となった場合に順バイアスとなるようなダイオード（フリーホイールダイオード）を接続し、こうした場合に電流をフリーホイールダイオードに流してパワーＭＯＳＦＥＴからバイパスさせることが好ましい。前記のような通常動作時には、ドレイン側が正となるためにフリーホイールダイオードは逆バイアスとなり、フリーホイールダイオードを介して電流は流れず、これによりパワーＭＯＳＦＥＴの動作は影響を受けない。
【０００５】
このようなフリーホイールダイオードの特性は、上記のボディダイオードと同様であるため、ボディダイオードをフリーホイールダイオードとして用いることもできる。ここで、フリーホイールダイオードには特に高速応答性と大電流を流せることが要求される。一方で、ボディダイオードはパワーＭＯＳＦＥＴにおけるボディ層とドリフト層で形成され、ボディ層とドリフト層は共にパワーＭＯＳＦＥＴにおける通常のオン・オフ動作に適合するように設定されるため、フリーホイールダイオードとして最適となるようにボディ層とドリフト層を構成することは一般的には困難である。このため、ボディダイオードとは別にフリーホイールダイオードを設け、ソース・ドレインが逆バイアスとなった場合には、フリーホイールダイオード側に優先的に電流が流れる構成とすることが特に好ましい。
【０００６】
特許文献１には、パワーＭＯＳＦＥＴにおいて寄生的に形成されるボディダイオードとは別に、このようなフリーホイールダイオードをパワーＭＯＳＦＥＴと同一チップ上に形成した半導体装置が記載されている。ここでは、複数のトレンチが形成され、一部のトレンチにパワーＭＯＳＦＥＴが、他のトレンチにフリーホイールダイオードが、それぞれ形成される。この際、両者の間でトレンチ内の構造には共通の部分が多く用いられるため、単純な製造工程でこの半導体装置を製造することができる
【０００７】
この半導体装置においては、フリーホイールダイオードとして、通常のトレンチ型のパワーＭＯＳＦＥＴのセルにおいてゲートとソースとを連結した構造や、トレンチ型のパワーＭＯＳＦＥＴのセルの下側のドリフト層中にｐｎ接合（ｐ層）を形成し、このトレンチにおけるゲートをソース及びこのｐ層と接続した構造等が用いられる。こうした構成を具備するトレンチにおいては、通常のパワーＭＯＳＦＥＴとしての動作は行われず、ソース側とドレイン側との間に設けられたｐｎ接合ダイオードとしての動作が行われる。このダイオード（フリーホイールダイオード）においては、ボディダイオードと同様にパワーＭＯＳＦＥＴにおけるボディ層とドリフト層が部分的に用いられるものの、その特性は、例えばこのトレンチ内に形成されたゲート酸化膜やトレンチの下側に形成されたｐ層のキャリア濃度等によって調整することができる。このため、他のトレンチに形成されたパワーＭＯＳＦＥＴの特性とは別に、このダイオード（フリーホイールダイオード）の特性を最適化し、ソース・ドレインの逆バイアス時において、優先的にこのフリーホイールダイオードに電流が流れるような特性とすることができるこれによって、ソース・ドレイン間の逆バイアス時にパワーＭＯＳＦＥＴ側に流れる電流を低減することができる。
【０００８】
更に、この構造においては、パワーＭＯＳＦＥＴとフリーホイールダイオードとは同一の半導体基板（チップ）上に形成され、両者を接続するための長い配線等は用いられないため、不要なインダクタンス成分等が形成されることも抑制される。また、パワーＭＯＳＦＥＴやフリーホイールダイオードに流すことのできる電流は、複数形成されたトレンチにおいて、パワーＭＯＳＦＥＴを構成するものとフリーホイールダイオードを構成するものの振り分けの比率や、トレンチの間隔等によって調整することができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許出願公開第２０１０／００７８７０７号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１に記載の半導体装置においては、ソース・ドレイン間の逆バイアス時に大電流をフリーホイールダイオードに流すことが可能である。しかしながら、この構造で構成されるフリーホイールダイオードは基本的にｐｎ接合ダイオードであり、その動作は少数キャリアの動きで定まる。一般的にこのようなｐｎ接合ダイオードの順方向電圧降下は大きく、かつパワーＭＯＳＦＥＴの保護を行うためには十分なスイッチング速度を得ることが困難であった。
【００１１】
このため、特許文献１に記載の半導体装置においては、パワーＭＯＳＦＥＴと同一の半導体基板に形成されたフリーホイールダイオードによってパワーＭＯＳＦＥＴの保護を十分に行うことが困難であった。
【００１２】
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、第１の導電型をもつ半導体材料で構成された第１の半導体層と、前記第１の導電型と逆の第２の導電型をもち前記第１の半導体層の上に形成された第２の半導体層と、を具備し、表面側から前記第２の半導体層を貫通し前記第１の半導体層に達するように掘下げられた第１の溝が設けられた半導体基板が用いられ、前記半導体基板の表面側に形成された第１主電極と前記半導体基板の裏面側に形成された第２主電極との間を流れる電流が前記第１の溝内に設けられた制御電極の電位によって制御される半導体装置であって、前記第１の導電型をもつ前記半導体材料とショットキー接触可能な金属材料で構成されたショットキー電極が、前記第１主電極と電気的に接続され、かつ前記第１の半導体層との間でショットキーバリアダイオードを構成するように、平面視において前記第１の溝と離間して前記半導体基板に形成されたことを特徴とする。
本発明の半導体装置は、前記第１の導電型をもつ前記半導体材料で構成され前記第１の半導体層と接続された第３の半導体層が前記半導体基板の表面に設けられ、前記ショットキー電極は、前記第３の半導体層と接することを特徴とする。
本発明の半導体装置は、前記半導体基板において、表面側から掘下げられた第２の溝が前記第１の溝から離間して設けられ、前記ショットキー電極は、前記第２の溝の内部に設けられたことを特徴とする。
本発明の半導体装置において、前記ショットキー電極は、前記第２の溝を埋め込んで形成されたことを特徴とする。
本発明の半導体装置は、前記半導体基板において、前記第２の溝は前記第１の溝よりも浅く形成されたことを特徴とする。
本発明の半導体装置において、前記ショットキー電極は、前記半導体基板の表面において前記第３の半導体層と接することを特徴とする。
本発明の半導体装置において、前記ショットキー電極は、前記第１の導電型をもつ前記半導体材料との間で第１の高さのショットキー障壁を形成する金属材料で構成された第１の部分と、前記第１の導電型をもつ前記半導体材料との間で前記第１の高さよりも低い第２の高さのショットキー障壁を形成する金属材料で構成され前記第１の部分よりも上側に設けられた第２の部分と、を含んで構成されたことを特徴とする。
本発明の半導体装置は、前記第１の溝において、前記第１の半導体層、前記第２の半導体層、及び前記制御電極と絶縁され前記第１主電極と電気的に接続されたシールド電極が、前記制御電極の下側に設けられたことを特徴とする。
【発明の効果】
【００１４】
本発明は以上のように構成されているので、スイッチング素子の保護を十分に行うことができるフリーホイールダイオードとスイッチング素子とが同一の半導体基板中に形成された半導体装置を得ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施の形態に半導体装置の断面図である。
【図２】本発明の実施の形態に係る半導体装置において実現される素子の構成である。
【図３】本発明の第２の実施の形態に半導体装置の断面図である。
【図４】本発明の第３の実施の形態に半導体装置の断面図である。
【図５】本発明の第４の実施の形態に半導体装置の断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態となる半導体装置について説明する。特許文献１に記載の半導体装置においては、フリーホイールダイオードとして、ｐｎ接合ダイオードが用いられたのに対し、本発明の実施の形態となる半導体装置においては、フリーホイールダイオードとして、ショットキーバリアダイオードが用いられる。ショットキーバリアダイオードは、ｐｎ接合ダイオードと比較して順方向電圧降下が小さく、かつ動作の主体となるのは多数キャリアであるために動作速度が速い。このため、このフリーホイールダイオードを用いてスイッチング素子（パワーＭＯＳＦＥＴ等）の保護を十分に行うことができる。特許文献１に記載の半導体装置と同様に、このショットキーバリアダイオードは、スイッチング素子と同一の半導体基板中に容易に形成することができる。
【００１７】
（第１の実施の形態）
第１の実施の形態に係る半導体装置においては、ｎチャネル型のパワーＭＯＳＦＥＴとフリーホイールダイオードとが、同様にトレンチを用いて形成される。図１は、この半導体装置１００の構造を示す断面図である。図１において、半導体材料（Ｓｉ）で構成された半導体基板１０において、表面（上面）側から、２種類のトレンチ（溝）１０Ａ（図１における左右両側の２つ）、１０Ｂ（図１における中央の一つ）が掘下げられて形成されている。トレンチ（第１の溝）１０Ａを用いてパワーＭＯＳＦＥＴが形成され、トレンチ１０Ｂ（第２の溝）を用いてダイオード（フリーホイールダイオード）が形成される。
【００１８】
この半導体基板１０においては、ｎ型（第１の導電型）のドリフト層（第１の半導体層）１１の上側に、ｐ型（第２の導電型）のボディ層（第２の半導体層）１２が積層して形成される。トレンチ１０Ａ、１０Ｂは、半導体基板１０の表面側からボディ層１２を貫通し、その底面がドリフト層１１中に来るように形成される。半導体基板１０の表面におけるボディ層１２には、トレンチ１０Ａの両側に隣接して、高濃度のｎ型の層（ｎ＋層）となるソース領域１３が選択的に形成されている。ボディ層１２は、ドリフト層１１の上にエピタキシャル成長、又はボディ層１２が表面に設けられた状態の半導体基板１０の表面にイオン注入等を行うことによって、形成することができる。ソース領域１３は、ボディ層１２の表面に局所的にイオン注入を行うことによって形成することができる。
【００１９】
トレンチ１０Ａ（第１の溝）は、その内面に薄いゲート酸化膜１４Ａが形成された状態で、上側のゲート電極（制御電極）１５、下側のシールド電極１６によって埋め込まれている。ゲート電極１５、シールド電極１６は、共に導電性の金属材料あるいは高濃度に不純物が添加された導電性の多結晶シリコンで構成されている。また、ゲート電極１５はその側方がソース領域１３、ボディ領域１２となるような高さに設けられ、ゲート電極１５の底面がドリフト層１１がある高さにあるように設定される。シールド電極１６は、ゲート電極１５よりも下側でドリフト層１１がある高さに設けられる。ゲート電極１５とシールド電極１６の間は、酸化膜１４Ｂによって絶縁されているため、これらの電位は独立とされる。シールド電極１６とドリフト層１１の間は、ゲート酸化膜１４Ａによって絶縁され、かつ、上記の構造により、シールド電極１６とボディ層１２との間も絶縁される。
【００２０】
また、トレンチ１０Ａの上側には、ゲート電極１５を上側から覆うように層間絶縁層１７が局所的に厚く形成されている。ただし、ソース領域１３のトレンチ１０Ａから離間した側は層間絶縁層１７には覆われない形態とされる。薄いゲート酸化膜１４Ａはトレンチ１０Ａの内面を構成する半導体基板１０を熱酸化することによって形成されたＳｉＯ２で構成される。酸化膜１４Ｂ、層間絶縁層１７も同様にＳｉＯ２で構成されるが、これらは、ＣＶＤ法等によって、ゲート酸化膜１４Ａよりも厚く堆積して形成される。
【００２１】
この状態で、半導体基板１０の表面側は、全体にわたり、抵抗率の低い金属材料（Ａｌ等）で構成されたソース電極（第１主電極）１８で覆われる。上記のように層間絶縁層１７が設けられるため、ソース電極１８は、半導体基板１０の表面でボディ層１２及びソース領域１３と電気的に接続され、ゲート電極１５には接続されない。
【００２２】
一方、半導体基板１０において、ドリフト層１１の下側には、高濃度のｎ型の層（ｎ＋層）となるドレイン層１９が全面にわたり設けられる。この状態で、半導体基板１０の裏面側は、ドレイン層１９とオーミック接触する金属材料で構成されたドレイン電極（第２主電極）２０によって、全面にわたり覆われる。
【００２３】
また、図１においてはトレンチ１０Ａは左右両側の２つのみ形成されているが、実際にはこの半導体基板１０においては、より多数のトレンチ１０Ａ及びこれに付随してソース領域１３、ゲート電極１５等が同様に形成されている。各トレンチ１０Ａ内のゲート電極１５は、図示の範囲外で電気的に接続されており、ソース電極１８、ドレイン電極２０も前記の通り全面にわたり形成されているため、全てのトレンチ１０Ａ毎のゲート電極１５、ソース電極１８、ドレイン電極２０はそれぞれ電気的に接続される。また、各トレンチ１０Ａ毎のシールド電極１６は、図示の範囲外で、ソース電極１８と接続される。
【００２４】
上記のようなトレンチ１０Ａに関わる構造は、ソース電極１８、ドレイン電極２０間に流れる電流のオン・オフがゲート電極１５に印加される電圧（ゲート電圧）によって制御されるパワーＭＯＳＦＥＴとして機能する。すなわち、ゲート電圧によって、トレンチ１０Ａの内面を構成するボディ層１２におけるチャネルのオン・オフ（有無）を制御し、これによってソース領域１３とドリフト層１１の間の電子の流れのオン・オフ、これによるソース電極１８とドレイン電極２０間の電流のオン・オフが制御される。この際、一般的にはソース電極１８は接地電位とされ、同様に接地電位とされるシールド電極１６をトレンチ１０Ａ内においてゲート電極１５の下側に設けることによって、帰還容量Ｃｒｓｓ（ゲート・ドレイン間の容量）を低減することができ、このパワーＭＯＳＦＥＴをより高速で動作させることができる。以上の構成については、例えば特許文献１に記載の半導体装置における、パワーＭＯＳＦＥＴとして機能する部分と同様である。
【００２５】
ただし、シールド電極１６を設けなくとも動作速度が十分である場合には、シールド電極１６を設けず、トレンチ１０Ａ内においてゲート酸化膜１４Ａを介してゲート電極１５のみを設けてもよい。この場合には、図１の構成よりもトレンチ１０Ａを浅くすることができる。
【００２６】
ここで、左右のトレンチ１０Ａの間の領域において、半導体基板１０の表面にはｎ型（第１の導電型）のｎ型層（第３の半導体層）３１がドリフト層１１と連結するように形成され、ｎ型層３１を貫通するように中央部のトレンチ（第２の溝）１０Ｂが形成されている。このトレンチ１０Ｂの内部はショットキー電極２１で埋め込まれている。トレンチ１０Ａ中においては、ゲート電極１５及びシールド電極１６はゲート酸化膜１４Ａを介して設けられていたためにこれらが直接ボディ層１２やドリフト層１１とは接さなかったのに対し、トレンチ１０Ｂ中においては、ゲート酸化膜１４Ａが設けられず、ショットキー電極２１は、ｎ型層３１あるいはドリフト層１１と直接接する。また、半導体基板１０の表面においてショットキー電極２１の両側に露出したｎ型層３１の上には層間絶縁層１７が形成され、ショットキー電極２１の上には層間絶縁層１７は形成されない。このため、ショットキー電極２１はソース電極１８と接し、ショットキー電極２１は常時ソース電極１８と同電位となる。
【００２７】
なお、図１においては、ｎ型層３１をドリフト層１１と別の層として記載しているが、ｎ型層３１がドリフト層１１の一部となるように設けてもよい。この場合には、図１における左側のトレンチ１０Ａ周囲のボディ層１２と右側のトレンチ１０Ａ周囲のボディ層１２とを分離してドリフト層１１中に形成し、この空隙部分をｎ型層３１とすることができる。
【００２８】
ショットキー電極２１を構成する金属材料としては、ｎ型層３１やドリフト層１１を構成するｎ型Ｓｉとの間でショットキー障壁を構成する金属材料として、Ａｌ、Ａｕ、Ｗ、Ｐｔ等を用いることができる。これによって、ショットキー電極２１とドリフト層１１間でショットキーバリアダイオードを形成することができる。この場合、この構造では、ドリフト層１１（ドレイン電極２０）側が負となる場合が順バイアスとなるように設定されたショットキーバリアダイオードが形成される。このため、図１の半導体装置１００においては、図２にその構成が示されるように、パワーＭＯＳＦＥＴ１０１のソース（Ｓ）・ドレイン（Ｄ）間に、ショットキーバリアダイオード１０２が接続された構成が実現される。ショットキーバリアダイオード１０２は、フリーホイールダイオードとして機能する。また、図１の半導体装置１００においては、ボディ層１２とドリフト層１１との間のｐｎ接合によって、寄生的にｐｎ接合ダイオード（ボディダイオード）１０３が、ショットキーバリアダイオード１０２と並列に形成される。
【００２９】
図２におけるショットキーバリアダイオード１０２は、パワーＭＯＳＦＥＴ１０１が通常動作時（ソース・ドレイン間が順バイアスの場合）には逆バイアスとなるために電流を流さず、ソース・ドレイン間が逆バイアスとなった場合にはパワーＭＯＳＦＥＴ側に電流を流さずショットキーバリアダイオード１０２側に電流を流すように機能する。ここで、ショットキーバリアダイオードは、一般的に、ｐｎ接合ダイオードよりも順方向電圧降下が小さく、高速応答性が高い。このため、ソース・ドレイン間が逆バイアスとなった場合には、電流を素早くショットキーバリアダイオード１０２に流すことができ、パワーＭＯＳＦＥＴ１０１の保護をすることができる。
【００３０】
一方、図１に示されるように、ボディ層１２の一部をｎ型層３１に置換し、ここにショットキー電極２１を設けることによって、図２におけるｐｎ接合ダイオード１０３の寄与を低減することができる。このため、上記の構成によって、ショットキーバリアダイオード１０２における小さな順方向電圧降下や高速応答性は上記の半導体装置１００において特に顕著となる。
【００３１】
図１において、トレンチ１０Ｂは、トレンチ１０Ａよりも浅く形成することが好ましい。トレンチ１０Ｂが深い場合には、トレンチ１０Ｂの底部（ショットキー電極２１）とドレイン層１９との間の間隔が狭くなるために、ショットキーバリアダイオード１０２において、電流は主にトレンチ１０Ｂの底部とその直下のドレイン層１９との間の垂直な経路に沿ってドリフト層１１中を流れる。これに対して、トレンチ１０Ｂを浅くしてトレンチ１０Ｂとドレイン層１９との間の間隔を広くとることにより、上記のようにショットキーバリアダイオード１０２が順バイアスとなった場合にドリフト層１１中で流れる電流の経路を、ドリフト層１１、ｎ型層３１中において垂直な経路以外にも広くとることができる。これによって、この場合において狭い範囲に電流が集中することが抑制され、より大きな電流をソース・ドレイン間に流すことができる。このため、この場合における半導体装置１００の耐量を高めることができる。図１においては、トレンチ１０Ｂの底面はドリフト層１１中にあるが、トレンチ１０Ｂをより浅くし、その底面がｎ型層３１中にある構成としてもよい。
【００３２】
この構造において、ｎ型層３１は、例えば半導体基板１０の全面にわたりボディ層１２が形成された場合には、ソース領域１３を形成する工程とは別に、局所的にイオン注入を行うことによって形成することができる。あるいは、ドリフト層１１にイオン注入してｐ型のボディ層１２を形成する場合には、ｎ型層３１に対応する領域にマスクをしてイオン注入をすることにより、前記のように、図１における左側のトレンチ１０Ａ周囲のボディ層１２と右側のトレンチ１０Ａ周囲のボディ層１２とを分離してドリフト層１１中に形成することができ、イオン注入されなかった領域をｎ型層３１とすることができる。前者のようにイオン注入した領域をｎ型層３１とする場合には、ドリフト層１１のドーピング濃度等の設定とは別に、ｎ型層３１のドーピング濃度等を調整することによって、形成されるショットキーバリアダイオード１０２の特性を調整することができる。
【００３３】
また、トレンチ１０Ａ、１０Ｂあるいはこれらの内部の構造を形成するに際しては、トレンチ１０Ａとトレンチ１０Ｂを形成するエッチング工程を個別に設け、更にその後でゲート電極１５等を形成する工程とショットキー電極２１を形成する工程とを、個別に設ければよい。ゲート電極１５、シールド電極１６、ショットキー電極２１は、これらの各々を構成する材料をトレンチ１０Ａ又はトレンチ１０Ｂの形成後に全面に成膜し、エッチバックを行うことによって形成することができる。この際、例えばゲート電極１５、シールド電極１６を構成する材料がトレンチ１０Ｂ内に成膜された場合には、トレンチ１０Ｂ周辺に選択的にウェットエッチングを施すこと等によって、ゲート電極１５やシールド電極１６を図１の形態とすることができる。
【００３４】
ゲート電極１５等を形成する前には、ゲート酸化膜１４Ａを半導体基板１０の全面に形成する工程が行われるが、この際、トレンチ１０Ａ内だけでなくトレンチ１０Ｂ内にもゲート酸化膜１４Ａが形成されることがある。この場合、例えば、ショットキー電極２１を形成する前にトレンチ１０Ｂ内のゲート酸化膜１４Ａをウェットエッチング等によって除去すればよい。このため、この半導体装置１００を単純な工程で容易に製造することができる。
【００３５】
なお、トレンチ１０Ｂが深く形成された場合でもソース・ドレイン間の逆バイアス時の耐量が十分である場合や、シールド電極１６を設けない場合には、トレンチ１０Ｂとトレンチ１０Ａの深さを同一としてもよい。この場合には、トレンチ１０Ａとトレンチ１０Ｂを形成する工程を共通とできるために、その製造方法が更に単純となる。
【００３６】
（第２の実施の形態）
図３は、第２の実施の形態に係る半導体装置１１０の構造を図１と同様に示す断面図である。この半導体装置１１０において形成される回路（素子）も図２と同様であるが、図２におけるショットキーバリアダイオード１０２を構成する構造が異なる。
【００３７】
一般的に、ショットキーバリアダイオードは、順方向電圧降下が小さいものの、ｐｎ接合ダイオードと比べて逆方向電流が大きい。図２において、ショットキーバリアダイオード１０２の逆方向電流は、パワーＭＯＳＦＥＴ１０１の通常動作時（ソース・ドレインが順バイアス時）においてオフ時にソース・ドレイン間に流れ、特にパワーＭＯＳＦＥＴのオフ時に流れる電流（オフ電流）は低いことが好ましいため、この逆方向電流を低減することが好ましい。
【００３８】
また、上記のとおり、ショットキーバリアダイオードの順方向電圧降下が小さいために、上記の半導体装置１００においては、ショットキーバリアダイオード１０２がパワーＭＯＳＦＥＴ１０１の保護を十分に行うことができた。ここで、ショットキーバリアダイオードの順方向電圧降下や逆方向電流は、ショットキー電極２１を構成する電極材料の設定等によって調整することができるものの、一般的には、形成されるショットキー障壁が高い場合には逆方向電流が小さいが順方向電圧降下が大きく、ショットキー障壁が低い場合には順方向電圧降下が小さいが逆方向電流が大きくなり、順方向電圧降下と逆方向電流を共に低減することは、一般的には困難である。これに対して、この半導体装置１１０においては、逆方向電流を前記の半導体装置１００よりも低減することができる。
【００３９】
図３において、トレンチ（第２の溝）１０Ｂ内の構造以外については、前記の半導体装置１００と同様である。この半導体装置１１０においては、トレンチ１０Ｂ内の構造が、下側のショットキー電極（第１の部分）２２と上側のショットキー電極（第２の部分）２３の２層構造とされる。このため、トレンチ１０Ｂの内壁において、電流は、下側でショットキー電極２２、上側でショットキー電極２３を介して流れる。ショットキー電極２２、２３は互いに異なる金属材料で構成され、ｎ型Ｓｉ（ｎ型層３１、ドリフト層１１）との間で形成されるショットキー障壁高さは、ショットキー電極２２の方がショットキー電極２３よりも高く設定される。このため、例えばショットキー電極（第１の部分）２２としてＰｔ、ショットキー電極（第２の部分）２３としてＡｕを用いることができる。
【００４０】
この場合、下側のショットキー電極２２を介したドレイン層１９までの電流経路は、上側のショットキー電極２３を介したドレイン層１９までの電流経路よりも短くなる。このため、ショットキーバリアダイオード１０２中を流れる電流成分に対する寄与は、下側のショットキー電極２２を介した成分の方が大きくなる。上記の構成においては、下側のショットキー電極２２にショットキー障壁の高い金属材料を用いることによって、下側のショットキー電極２２を介した逆方向電流の成分を低減することができる。一方、順バイアス時においては、下側のショットキー電極２２によって形成されるショットキー障壁は大きくこれによる順方向電圧降下が大きいために、この順方向電圧降下よりも低い順バイアス電圧では、下側のショットキー電極２２を介して電流は流れない。しかしながら、この場合には、順方向電圧降下の低い上側のショットキー電極２３を介して電流が流れることができる。このため、この半導体装置１１０においては、図２におけるパワーＭＯＳＦＥＴ１０１の通常動作時においてショットキーバリアダイオード１０２に流れる電流（ショットキーバリアダイオード１０２の逆方向電流）を低減することができる。一方、ソース・ドレインの逆バイアス時においてショットキーバリアダイオード１０２における順バイアス電圧がショットキー電極２２側の順方向電圧降下以下の場合には、電流はショットキー電極２２側を流れないが、順バイアス電圧が上側のショットキー電極２３側の順方向電圧降下を超えていれば、電流はショットキー電極２３側を介して流れることができる。
【００４１】
このため、この半導体装置１１０においては、ショットキーバリアダイオード１０２の逆方向電流を低減することによってパワーＭＯＳＦＥＴ１０１のオフ時の電流を低減することができ、かつソース・ドレイン間の逆バイアス時においてショットキーバリアダイオード１０２を介して電流をバイパスさせることができるという点は前記の半導体装置１００と同様である。
【００４２】
この半導体装置１１０を製造するに際しては、前記の半導体装置１００を製造する際のショットキー電極２１を形成する工程（ショットキー電極２１を構成する材料の成膜及びエッチバック）を、ショットキー電極２２を構成する材料の成膜及びエッチバックを行った後に、ショットキー電極２３を構成する材料の成膜及びエッチバックを行うように変更すればよい。このため、この半導体装置１１０も、同様に容易に製造することができる。ショットキー電極２２を形成するためのエッチバック量を、半導体装置１００を製造する際にショットキー電極２１を形成する際のエッチバック量よりも大きくすることによって、上記のショットキー電極２２を形成することができる。
【００４３】
（第３の実施の形態）
上記の半導体装置１００、１１０においては、ショットキーバリアダイオード１０２を構成するために、トレンチ（第２の溝）１０Ｂ内にショットキー電極２１、２２、２３が形成された。しかしながら、他の構成によって、ソース電極１８と接続されたショットキー電極とドリフト層（ｎ型層）とを接触させることもできる。
【００４４】
図４は、この半導体装置１２０の構造を図１、３に対応させて示す断面図である。前記の半導体装置１００、１１０においては、トレンチ１０Ｂが形成されず、半導体基板４０の表面に露出したｎ型層（第３の半導体層）３１を覆ってショットキー電極２４が形成されている。このため、この構造における半導体基板４０においては、トレンチ１０Ａの間において、表面から裏面側に向かってｎ型の層が連続的に形成され、半導体基板４０の表面は平坦となる。前記の半導体装置１００におけるショットキー電極２１と同様の金属材料で構成されたショットキー電極２４は、トレンチ中ではなく、半導体基板４０の表面に部分的に形成され、その上側には層間絶縁層１７は形成されず、ショットキー電極２４を覆ってソース電極１８が形成される。ｎ型層３１は、前記の半導体装置１００，１１０と同様に形成される。
【００４５】
また、図４において、ショットキー電極２４はｎ型層３１の両側でボディ層１２とも僅かに接するが、ショットキー電極２４はソース電極１８と接続され、かつソース電極１８はソース領域１３と隣接した領域でボディ層１２と接するため、問題はない。このため、ショットキー電極２４の周囲には層間絶縁層１７を設ける必要はなく、ショットキー電極２４全体を覆ってソース電極１８を形成することができる。
【００４６】
この構成においては、ショットキー電極２４は、半導体基板４０における平坦な表面に局所的に形成される。このため、ショットキー電極２４は、これを構成する金属材料を半導体装置４０の表面全面に形成し、ショットキー電極２４となる領域以外をエッチングすることによって、容易に形成することができる。
【００４７】
（第４の実施の形態）
前記の半導体装置１００、１１０、１２０におけるｎ型層３１を設けず、ショットキー電極が半導体基板内部のドリフト層１１と接することによって図２におけるショットキーバリアダイオード１０２を構成することもできる。図５は、こうした構成を具備する半導体装置１３０の構造を図１等と同様に示す断面図である。ここで用いられる半導体基板５０においては、ｎ型層３１が形成されず、トレンチ（第１の溝）１０Ａと同様に、ショットキーバリアダイオード１０２を構成するためのトレンチ（第２の溝）１０Ｃも、トレンチ１０Ａと同様に半導体基板５０の表面からボディ層１２を貫通して形成されている。
【００４８】
この構成においては、前記の半導体装置１００と同様に、ショットキー電極２５がトレンチ１０Ｃを埋め込んで形成されるため、ショットキー電極２５がトレンチ１０Ｃの底部側でドリフト層１１と接することによってショットキーバリアダイオード１０２が形成される。この際、ショットキー電極２５は上側でボディ層１２とも接する。前記の半導体装置１２０と同様に、この構成においては、ショットキー電極２５（トレンチ１０Ｃ）の周囲に層間絶縁層１７を設ける必要はなく、トレンチ１０Ｃ全体を覆ってソース電極１８を形成することができる。
【００４９】
この構造においては、前記のようにボディ層１２中にｎ型層３１が設けられないために、前記の半導体装置１００、１１０、１２０と比べて、図２におけるｐｎ接合ダイオード１０３の寄与は大きくなる。しかしながら、図５における左右のトレンチ１０Ａの間隔等を調整することによって、この寄与を調整することができ、図２におけるショットキーバリアダイオード１０２の寄与を大きくすることができる。一方、ｎ型層３１を形成することがなく、かつトレンチ１０Ｃ及びゲート電極２５は、前記の半導体装置１００と同様に形成することができるため、この半導体装置１３０を、前記の半導体装置１００よりも容易に製造することができる。
【００５０】
なお、この半導体装置１３０においても、前記の半導体装置１１０と同様に、トレンチ１０Ｃ内のショットキー電極を２層（多層）構造とすることができ、これによって、図２におけるショットキーバリアダイオード１０２の逆方向電流を低減することができる。
【００５１】
なお、上記の例では、トレンチ（第１の溝）内のショットキー電極はトレンチ内を埋め込んだ形態とされたが、図２におけるショットキーバリアダイオード１０２を形成することができ、かつ上側のソース電極（第１主電極）と接続することができる限りにおいて、ショットキー電極の形態は任意である。
【００５２】
また、前記の例では、半導体基板を構成する半導体材料がＳｉであるものとしたが、同様にパワーＭＯＳＦＥＴが構成することができる限りにおいて、この半導体材料は任意である。例えば、上記のＳｉの代わりにＳｉＣを用いることができる。
【００５３】
また、上記の例では、ドリフト層がｎ型（第１の導電型）、ボディ層がｐ型（第２の導電型）であるｎチャネル型のパワーＭＯＳＦＥＴについて記載されたが、これらの導電型を逆転したｐ型のパワーＭＯＳＦＥＴを同様に構成することができることも明らかである。
【符号の説明】
【００５４】
１０、４０、５０  半導体基板
１０Ａ  トレンチ（第１の溝）
１０Ｂ、１０Ｃ  トレンチ（第２の溝）
１１  ドリフト層（第１の半導体層）
１２  ボディ層（第２の半導体層）
１３  ソース領域
１４Ａ  ゲート酸化膜
１４Ｂ  酸化膜
１５  ゲート電極（制御電極）
１６  シールド電極
１７  層間絶縁層
１８  ソース電極（第１主電極）
１９  ドレイン層
２０  ドレイン電極（第２主電極）
２１、２４、２５  ショットキー電極
２２  ショットキー電極（第１の部分）
２３  ショットキー電極（第２の部分）
３１  ｎ型層（第３の半導体層）
１００、１１０、１２０，１３０  半導体装置
１０１  パワーＭＯＳＦＥＴ
１０２  ショットキーバリアダイオード
１０３  ｐｎ接合ダイオード（ボディダイオード）
【図１】
2018137389.tif 000003
【図２】
2018137389.tif 000004
【図３】
2018137389.tif 000005
【図４】
2018137389.tif 000006
【図５】
2018137389.tif 000007