(57)【要約】【課題】高耐圧で低オン電圧の半導体装置を提供する。【解決手段】ｎ型のドリフト領域１０と、ドリフト領域１０の上に配置された、ドリフト領域１０よりも不純物濃度の高いｎ型の高濃度領域１５と、高濃度領域１５の上に配置されたｐ型のベース領域２０と、ベース領域２０の上に配置されたｎ型のエミッタ領域３０と、エミッタ領域３０の上面から延伸してエミッタ領域３０及びベース領域２０を貫通し、高濃度領域１５の少なくとも上部に達する溝の内壁に配置された内壁絶縁膜４０と、ベース領域２０の側面に対向して溝の側面の内壁絶縁膜４０の上に配置されたゲート電極５０とを備える。【選択図】図１
2018018850.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体領域と、
前記第１半導体領域の上に配置された、前記第１半導体領域よりも不純物濃度の高い第１導電型の第２半導体領域と、
前記第２半導体領域の上に配置された第２導電型の第３半導体領域と、
前記第３半導体領域の上に配置された第１導電型の第４半導体領域と、
前記第４半導体領域の上面から延伸して前記第４半導体領域及び前記第３半導体領域を貫通し、前記第２半導体領域の少なくとも上部に達する溝の内壁に配置された内壁絶縁膜と、
前記第３半導体領域の側面に対向して前記溝の側面の前記内壁絶縁膜の上に配置された制御電極と
を備えることを特徴とする半導体装置。
【請求項２】
長手方向の前記溝の端部が含まれる周辺領域の平面視において、
前記溝に沿って配置された前記第４半導体領域の外縁よりも、前記第２半導体領域の外縁が外側に位置し、
前記溝が、前記第２半導体領域の前記外縁よりも外側まで延伸している
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２半導体領域の前記外縁から前記溝の前記端部までの前記溝に沿った距離が、前記第２半導体領域の膜厚よりも大きいことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記内壁絶縁膜の膜厚が、前記第４半導体領域が配置された領域よりも、前記第４半導体領域が配置された領域よりも外側において厚いことを特徴とする請求項２又は３に記載の半導体装置。
【請求項５】
前記制御電極と絶縁分離されて前記溝の底面の前記内壁絶縁膜の上に配置された底面電極を更に備え、
前記溝の前記長手方向と垂直な方向に沿った前記制御電極と前記底面電極との距離が、前記第４半導体領域が配置された領域よりも、前記第４半導体領域が配置された領域よりも外側において狭いことを特徴とする請求項２乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記制御電極と絶縁分離されて前記溝の底面の前記内壁絶縁膜の上に配置された底面電極を更に備え、
前記第２半導体領域の外縁が、前記溝の長手方向の端部における前記制御電極と前記底面電極との隙間部分よりも平面視で内側に位置することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項７】
前記第２半導体領域の不純物濃度が、前記第３半導体領域の不純物濃度よりも低いことを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
【請求項８】
平面視において前記溝の延伸する方向の長さは前記溝の幅よりも長く、且つ、隣接する前記溝の間隔よりも前記溝の幅が広いことを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
【請求項９】
第２導電型のコレクタ領域と、
前記コレクタ領域の上面に配置された、前記第１半導体領域よりも不純物濃度の高い第１導電型のフィールドストップ領域と
を更に備え、
前記フィールドストップ領域の上面に前記第１半導体領域が配置されていることを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチゲート型の半導体装置に関する。
【背景技術】
【０００２】
大電流のスイッチング動作を行うスイッチング素子（パワー半導体素子）として、高入力インピーダンス、低オン電圧を有する絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）が使用されている。ＩＧＢＴでは、耐圧とオン電圧がトレードオフの関係にある。
【０００３】
このため、耐圧を高く保持しつつ、オン電圧を下げるために種々の方法が検討されている。例えば、トレンチゲート型のＩＧＢＴにおいて、内部にゲート電極が配置される溝の幅を広げることによって高耐圧且つ低オン電圧の半導体装置を実現する技術が開示されている（特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５８３８１７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＩＧＢＴのオン電圧を更に低くすることが望まれている。本発明は、高耐圧で低オン電圧の半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、第１導電型の第１半導体領域と、第１半導体領域の上に配置された、第１半導体領域よりも不純物濃度の高い第１導電型の第２半導体領域と、第２半導体領域の上に配置された第２導電型の第３半導体領域と、第３半導体領域の上に配置された第１導電型の第４半導体領域と、第４半導体領域の上面から延伸して第４半導体領域及び第３半導体領域を貫通し、第２半導体領域の少なくとも上部に達する溝の内壁に配置された内壁絶縁膜と、第３半導体領域の側面に対向して溝の側面の内壁絶縁膜の上に配置された制御電極を備える半導体装置が提供される。
【発明の効果】
【０００７】
本発明によれば、高耐圧で低オン電圧の半導体装置を提供できる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係る半導体装置の構造を示す模式的な断面図である。
【図２】本発明の実施形態に係る半導体装置の周辺領域の構造を示す模式的な平面図である。
【図３】図２のＩＩ−ＩＩ方向に沿った模式的な断面図である。
【図４】本発明の実施形態に係る半導体装置の周辺領域の他の構造を示す模式的な平面図である。
【図５】本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その１）。
【図６】本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その２）。
【図７】本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その３）。
【図８】本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その４）。
【図９】本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その５）。
【図１０】本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その６）。
【図１１】本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その７）。
【図１２】本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その８）。
【図１３】本発明の実施形態の変形例に係る半導体装置の構造を示す模式的な断面図である。
【発明を実施するための形態】
【０００９】
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の長さの比率などは現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１０】
また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の形状、構造、配置などを下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１１】
本発明の実施形態に係る半導体装置は、図１に示すように、第１導電型の第１半導体領域（ドリフト領域１０）と、第１半導体領域の上に配置された、第１半導体領域よりも不純物濃度の高い第１導電型の第２半導体領域（高濃度領域１５）と、第２半導体領域の上に配置された第２導電型の第３半導体領域（ベース領域２０）と、第３半導体領域の上に配置された第１導電型の第４半導体領域（エミッタ領域３０）とを備える。第４半導体領域の上面から延伸して第４半導体領域及び第３半導体領域を貫通する溝が形成され、溝の内壁に内壁絶縁膜４０が配置されている。図１に示した実施形態では、溝が第２半導体領域も貫通して、先端が第１半導体領域まで達している。
【００１２】
溝は半導体領域の主面に沿って延伸し、延伸する方向の溝の長さは溝の幅Ｗよりも長い。図１は、溝の延伸する方向に対して垂直な断面を示す。
【００１３】
図１に示した半導体装置はトレンチゲート型のＩＧＢＴであり、ベース領域２０の側面に対向して、溝の側面の内壁絶縁膜４０の上に制御電極（ゲート電極５０）が配置されている。半導体装置は、ゲート電極５０と絶縁分離されて溝の底面の内壁絶縁膜４０の上に配置された底面電極１５０を更に備える。底面電極１５０は、エミッタ領域３０と電気的に接続される。
【００１４】
第１導電型と第２導電型とは互いに反対導電型である。即ち、第１導電型がｎ型であれば、第２導電型はｐ型であり、第１導電型がｐ型であれば、第２導電型はｎ型である。以下では、第１導電型がｎ型、第２導電型がｐ型の場合を例示的に説明する。
【００１５】
図１に示すように、ゲート電極５０及び底面電極１５０を覆って、溝の内部に層間絶縁膜７０が埋め込まれている。層間絶縁膜７０によって、ゲート電極５０と底面電極１５０とが絶縁分離されている。
【００１６】
ドリフト領域１０は、ｐ型のコレクタ領域６０の一方の主面に配置されている。なお、ドリフト領域１０とコレクタ領域６０間に、ドリフト領域１０よりも不純物濃度の高いｎ型のフィールドストップ領域６５が配置されている。フィールドストップ領域６５によって、オフ状態でベース領域２０の下面から延伸する空乏層がコレクタ領域６０に達することが抑制される。コレクタ領域６０の他方の主面には、コレクタ領域６０と電気的に接続するコレクタ電極８０が配置されている。
【００１７】
ゲート電極５０の上方に、ベース領域２０及びベース領域２０の上部に選択的に配置されたエミッタ領域３０と電気的に接続するエミッタ電極９０が、配置されている。エミッタ電極９０は層間絶縁膜７０上に配置され、層間絶縁膜７０に設けた開口部を介して、エミッタ電極９０がベース領域２０とエミッタ領域３０に接続する。層間絶縁膜７０によって、ゲート電極５０とエミッタ電極９０とは電気的に絶縁されている。
【００１８】
図１に示した半導体装置では、内壁絶縁膜４０を介してゲート電極５０と対向するベース領域２０の表面が、チャネルの形成されるチャネル領域である。つまり、内壁絶縁膜４０のゲート電極５０とベース領域２０間の領域が、ゲート絶縁膜として機能する。
【００１９】
図１に示すように、溝の内壁の対向する側面のそれぞれに、ゲート電極５０が配置されている。そして、溝の延伸する方向に垂直な断面において、ゲート電極５０は溝の内壁に沿って連続的には配置されておらず、溝の底面にはゲート電極５０が配置されていない。
【００２０】
ここで、図１に示した半導体装置の動作について説明する。エミッタ電極９０とコレクタ電極８０間に所定のコレクタ電圧を印加し、エミッタ電極９０とゲート電極５０間に所定のゲート電圧を印加する。例えば、コレクタ電圧は３００Ｖ〜１６００Ｖ程度、ゲート電圧は１０Ｖ〜２０Ｖ程度である。このようにして半導体装置をオン状態にすると、チャネル領域がｐ型からｎ型に反転してチャネルが形成される。形成されたチャネルを通過して、エミッタ電極９０から電子がドリフト領域１０に注入される。また、コレクタ領域６０とドリフト領域１０との間が順バイアスされ、コレクタ電極８０からコレクタ領域６０を経由して正孔（ホール）がドリフト領域１０、高濃度領域１５、ベース領域２０の順に移動する。更に電流を増やしていくと、コレクタ領域６０からの正孔が増加し、ドリフト領域１０に正孔が蓄積される。その結果、伝導度変調によってオン電圧が低下する。
【００２１】
半導体装置をオン状態からオフ状態にする場合には、ゲート電圧をしきい値電圧よりも低く制御する。例えば、ゲート電圧を、エミッタ電圧と同じ電位又は負電位となるようにする。これにより、ベース領域２０のチャネルが消滅して、エミッタ電極９０からドリフト領域１０への電子の注入が停止する。コレクタ電極８０の電位がエミッタ電極９０よりも高いので、ベース領域２０と高濃度領域１５との界面から空乏層が広がっていくとともに、ドリフト領域１０に蓄積された正孔はエミッタ電極９０に抜けていく。このとき、正孔は、溝と溝の間の半導体領域を通過して移動する。つまり、溝間の領域が正孔の吸い出し口である。
【００２２】
図１に示した半導体装置では、ドリフト領域１０よりも不純物濃度の高い高濃度領域１５をドリフト領域１０とベース領域２０との間に配置することにより、オン状態で高濃度領域１５からドリフト領域１０に向かう電界が発生する。これにより、ドリフト領域１０と高濃度領域１５との界面の近傍において、ドリフト領域１０に正孔が蓄積される。このため、高濃度領域１５が配置されない場合と比較して、より多くの正孔が蓄積される。その結果、半導体装置のオン電圧をより低下させることができる。
【００２３】
なお、高濃度領域１５の不純物濃度を高くしすぎると、オフ状態においてベース領域２０と高濃度領域１５との界面のＰＮ接合から生じる空乏層の広がりが抑制される。その結果、半導体装置の耐圧が低下する。したがって、高濃度領域１５の不純物濃度は、ドリフト領域１０の不純物濃度よりも高く、且つ、ベース領域２０の不純物濃度よりも低いことが好ましい。
【００２４】
図２に、内部にゲート電極５０が配置される溝１００の長手方向の端部を含む、半導体装置の周辺領域の平面図を示す。なお、図２にはエミッタ電極９０と層間絶縁膜７０を表示していない。そして、ベース領域２０を透過して高濃度領域１５が表示されている。
【００２５】
図２に示すように、溝１００に沿って配置されたエミッタ領域３０の外縁よりも、高濃度領域１５の外縁が外側に位置している。そして、溝１００は、高濃度領域１５の外縁よりも外側まで延伸している。図２において、高濃度領域１５の外縁から溝１００の端部までの溝１００の延伸する方向に沿った距離を、「延伸距離Ｄ」として示した。
【００２６】
また、図２に示すように、ベース領域２０は、高濃度領域１５の外縁を超えて、溝１００の端部よりも外側に延在している。即ち、溝１００の端部の周囲を囲んで、ベース領域２０が配置されている。
【００２７】
エミッタ領域３０は、周辺領域に囲まれた、スイッチング動作する素子が形成された素子領域に配置されていればよい。一方、高濃度領域１５の外縁をエミッタ領域３０の外縁よりも外側に配置することにより、高濃度領域１５の直下での正孔の蓄積量を増加させることができる。しかし、本発明者らの検討によれば、高濃度領域１５の外縁を溝１００の端部まで延在させると、半導体装置の周辺領域での耐圧が低下する。このため、高濃度領域１５の外縁を溝１００の端部よりも内側にすることが好ましい。
【００２８】
上記のように、半導体装置の周辺領域に延伸距離Ｄを設けることによって、周辺領域での耐圧が向上する。特に、高濃度領域１５の膜厚よりも延伸距離Ｄが大きい場合に、周辺領域の耐圧をより向上させることができることを、本発明者らは見いだした。このため、高濃度領域１５の膜厚よりも延伸距離Ｄを大きく設定することが好ましい。
【００２９】
内壁絶縁膜４０の膜厚については、エミッタ領域３０が配置された領域よりも外側における膜厚Ｔ４が、エミッタ領域３０が配置された領域における膜厚Ｔ３と同等以上であることが好ましい。例えば、Ｔ３＜Ｔ４とする。
【００３０】
また、溝１００の長手方向と垂直な方向に沿ったゲート電極５０と底面電極１５０との距離については、エミッタ領域３０が配置された領域よりも外側における距離Ｔ２が、エミッタ領域３０が配置された領域における距離Ｔ１以下であることが好ましい。例えば、Ｔ１＞Ｔ２とする。
【００３１】
なお、図３では、高濃度領域１５が溝１００の下方まで形成されている実施形態を示した。即ち、溝１００が、エミッタ領域３０の上面から延伸してエミッタ領域３０及びベース領域２０を貫通し、先端が高濃度領域１５の上部に達するように形成されてもよい。
【００３２】
ただし、ゲート電極５０と底面電極１５０との隙間部分は耐圧が低い。その部分に高濃度領域１５が配置されていると、隙間部分の耐圧が更に低くなる。このため、図３に示すように、高濃度領域１５はゲート電極５０と底面電極１５０との隙間部分の直下まで延在していないことが好ましい。即ち、高濃度領域１５の外縁を、溝１００の長手方向の端部におけるゲート電極５０と底面電極１５０との隙間部分よりも内側に配置することが好ましい。
【００３３】
また、図４に示すように、底面電極１５０の外縁をエミッタ領域３０の外縁と同様に位置させ、溝１００の先端の内部においてゲート電極５０の面積を広くしてもよい。これにより、上方からのゲート電極５０へのコンタクトが取りやすくなる。
【００３４】
ところで、溝の内部にゲート電極５０を配置した半導体装置では、溝の底面に生じる帰還容量が大きいために、スイッチング速度が低下する問題があった。しかし、図１に示した半導体装置では、ゲート電極５０は溝の底面に配置されていない。このため、ゲート電極５０とコレクタ領域６０間の帰還容量（ゲート−コレクタ間容量）を低減することができる。
【００３５】
更に、エミッタ領域３０と同電位の底面電極１５０を溝の底面に配置することによって、ゲート−コレクタ間の帰還容量がより低減される。なお、底面電極１５０をエミッタ領域３０と電気的に接続するために、例えば、溝に埋め込まれた層間絶縁膜７０に貫通孔を設け、この貫通孔を導電体膜で埋め込んで底面電極１５０とエミッタ電極９０とを電気的に接続する。
【００３６】
上記のように、図１に示した半導体装置では、溝の底面で生じる帰還容量が低減される。その結果、半導体装置のスイッチング時間を短縮することができる。
【００３７】
なお、ゲート電極５０と底面電極１５０が離間して配置されているため、これらの電極から離れた位置であることにより、溝のコーナー部（側面と底面の接続部）の耐圧が低下する。この耐圧の低下を抑制するためには、ゲート電極５０が溝のコーナー部の近くに配置されていることが好ましい。したがって、ゲート電極５０の下面の位置が、底面電極１５０の上面の位置よりも下方であることが好ましい。
【００３８】
ところで、ゲート電極５０が内部に配置される溝の幅Ｗが、一定程度までは広いほど、以下に説明するように、半導体装置のオン電圧が低下し、且つ耐圧が向上する。この場合の溝の幅Ｗは、例えば３μｍ〜２０μｍ程度である。
【００３９】
まず、オン電圧が低下する理由を説明する。半導体装置がオン状態になると、チャネル領域に形成されたチャネルを通過して、エミッタ電極９０から溝の側面に沿って主に移動してきた電子がドリフト領域１０に注入される。溝の底面より下方でのドリフト領域１０の厚みは例えば３０μｍ〜１８０μｍであり、溝の幅Ｗよりも十分に広い。このため、溝の幅Ｗが広くなったとしても、溝に沿って移動した電子は、溝よりも深い領域においてドリフト領域１０で拡散する。これにより、溝間の領域の直下のコレクタ領域６０とドリフト領域１０の界面だけでなく、それよりも広い範囲でコレクタ領域６０とドリフト領域１０の界面が順バイアスとなり、正孔がコレクタ領域６０からドリフト領域１０に移動する。
【００４０】
コレクタ領域６０から移動してきた正孔は溝の底面によってその移動が妨げられ、溝の底面近傍のドリフト領域１０内に正孔が蓄積され、伝導度変調が生じる。溝の幅Ｗが広いほど溝の底面近傍のドリフト領域１０内で正孔が蓄積されやすい。このため、エミッタ電極９０へ移動する正孔が少なくなり、オン電圧が低下する。
【００４１】
なお、溝と溝の間隔Ｓが広いとベース領域２０の下方に蓄積されずにベース領域２０へと移動する正孔の量が増加するか、またはチップ面積が増大してしまう。したがって、オン電圧を低下させるためには、溝の幅Ｗが間隔Ｓよりも広いことが好ましい。
【００４２】
次に、溝の幅Ｗを広くすることにより、半導体装置の耐圧が向上する理由を説明する。半導体装置をオン状態からオフ状態にすると、高濃度領域１５とベース領域２０とのＰＮ接合からだけでなく、溝の底面周辺からもドリフト領域１０内に空乏層が広がっていく。このとき、空乏層の広がり方が一様で、より広範囲に広がっていることが好ましい。空乏層の広がりが不均一であったり狭かったりする場合には、耐圧が低下する。溝の幅Ｗが狭い場合には、電界集中点である溝のコーナー部同士が近いために、溝の底面の直下において空乏層が良好に一様で且つ広範囲に広がらない。しかし、溝の幅Ｗが広い場合は、溝のコーナー部が離れているために、コーナー部間の溝の底面の直下における空乏層はより一様に又はより広範囲に広がる。このため、溝の幅Ｗが広い半導体装置では、耐圧が向上する。
【００４３】
また、溝と溝の間隔Ｓを相対的に狭くすることにより、半導体装置の耐圧は向上する。これは、以下の理由による。即ち、溝間の領域における空乏層の深さは、溝の直下の空乏層の深さよりも浅い。間隔Ｓが広いと、溝間の領域におけるベース領域２０とのＰＮ接合から広がる空乏層がより平坦化する。このため、溝の底面の空乏層が溝の側面から広がる空乏層へと連続する部分がより歪んだ形状となる。このために空乏層の歪んだ部分である溝のコーナー部付近に電界が集中して、耐圧が低下する。したがって、間隔Ｓはある程度狭いことが好ましく、例えば、間隔Ｓを溝の幅Ｗよりも狭くする。
【００４４】
上記のように、図１に示した半導体装置において、溝の幅Ｗは広く、間隔Ｓは狭いことが好ましい。例えば、平面視において溝の延伸する長手方向の長さが溝の幅Ｗよりも長く、且つ、隣接する溝と溝の間隔Ｓよりも溝の幅Ｗが広いように、溝を形成する。
【００４５】
溝の幅Ｗが広い場合には、ゲート−コレクタ間の帰還容量は増加する傾向にある。しかし、図１に示した半導体装置では、溝の底面に底面電極１５０を用いた容量部が配置されることにより、ゲート−コレクタ間の帰還容量を低減することができる。
【００４６】
ところで、チップ面積には限界があるため、チップサイズを一定とした場合に溝の幅Ｗを広げると、チャネル本数が減少する。このとき、半導体装置のチップサイズに占めるチャネル領域の割合が一定程度まで減少すると、コレクタ−エミッタ間の飽和電圧が増大する。このため、溝の幅Ｗを広げることで正孔が蓄積されてオン電圧が低下する効果よりも、チャネル本数の減少によるオン電圧の上昇の効果が大きくなると、半導体装置のオン電圧は上昇する。
【００４７】
上記観点から本発明者らが検討した結果、溝の幅Ｗは３μｍ〜２０μｍ程度であることが好ましい。更に、溝の幅Ｗが５μｍ〜１３μｍ程度であることがより好ましい。本発明者らの検討によれば、溝の幅Ｗが７μｍ程度の場合に、最も効果的にオン電圧が低減される。溝の深さは一般的に５μｍ程度であるため、溝の幅Ｗを広くした結果、溝の幅Ｗが溝の深さよりも大きい場合が生じる。
【００４８】
なお、溝の底面に配置された領域の膜厚が、ベース領域２０に対向して溝の側面に配置された領域の膜厚よりも厚くなるように、内壁絶縁膜４０を形成することが好ましい。溝の幅Ｗを広くすると、溝の底面におけるゲート電極５０と半導体領域との間に生じる寄生容量は増加する傾向にある。しかし、溝の底面において内壁絶縁膜４０の膜厚を厚くすることにより、この寄生容量を低減することができる。
【００４９】
ただし、内壁絶縁膜４０の溝の側面に配置された領域はゲート絶縁膜として機能するため、溝の側面で内壁絶縁膜４０の膜厚を厚くするのには限界がある。このため、内壁絶縁膜４０の溝の側面に配置された領域の膜厚に比べて、内壁絶縁膜４０の溝の底面に配置された領域の膜厚を厚くする。例えば、内壁絶縁膜４０の溝の底面での膜厚を３００ｎｍ程度とし、溝の側面での膜厚を１５０ｎｍ程度とする。
【００５０】
以上に説明したように、本発明の実施形態に係る半導体装置によれば、溝に沿ってドリフト領域１０の上方に高濃度領域１５を配置することにより、オン電圧を低下させることができる。更に、溝の幅Ｗを広くすることにより、耐圧を向上させ、オン電圧をより低くすることができる。このように、図１に示した半導体装置によれば、高耐圧で低オン電圧の半導体装置を提供できる。
【００５１】
図５〜図１２を参照して、本発明の実施形態に係る半導体装置の製造方法を説明する。図５〜図１２は、１つの溝を含む領域について図示している。なお、以下に述べる製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることはもちろんである。
【００５２】
図５に示すように、ｐ型のコレクタ領域６０とｎ+型のフィールドストップ領域６５の積層体の上に形成されたｎ-型のドリフト領域１０上に、ドリフト領域１０よりも高濃度のｎ型の高濃度領域１５を形成する。更に、高濃度領域１５上に、不純物拡散法又はエピタキシャル成長法によってｐ-型のベース領域２０を形成する。例えば不純物拡散法によれば、高濃度領域１５の上面からｐ型不純物を高濃度領域１５にイオン注入した後、アニール処理による拡散を行って、ベース領域２０が実質的に一様の厚みで形成される。ベース領域２０中のｐ型不純物は、例えばボロン（Ｂ）である。なお、ベース領域２０の不純物濃度を高濃度領域１５の不純物濃度よりも高くすることが好ましい。
【００５３】
次いで、図６に示すように、ベース領域２０の上面の一部に、例えばイオン注入と拡散を用いて、ｎ+型のエミッタ領域３０を選択的に形成する。
【００５４】
その後、図７に示すように、エミッタ領域３０の上面から延伸してエミッタ領域３０、ベース領域２０及び高濃度領域１５を貫通し、ドリフト領域１０に先端が到達する溝１００を形成する。溝１００は、例えばフォトリソグラフィ技術とエッチング技術を用いて形成される。
【００５５】
次いで、図８に示すように、溝１００の内壁に内壁絶縁膜４０を形成する。例えば、内壁絶縁膜４０として、酸化シリコン（ＳｉＯ2）膜を熱酸化法で形成する。内壁絶縁膜４０の膜厚は、例えば１００ｎｍ〜３００ｎｍ程度である。
【００５６】
内壁絶縁膜４０を形成後、不純物を添加したポリシリコン膜５００を全面に形成する。これにより、図９に示すように、溝１００の内部で内壁絶縁膜４０上にポリシリコン膜５００が配置される。このとき、図９に示すように、溝１００の内部はポリシリコン膜５００によって埋め込まれず、ポリシリコン膜５００は溝１００の内壁に沿って形成される。
【００５７】
次いで、図１０に示すように、溝１００のゲート電極５０が形成される側面と底面電極１５０が形成される底面のポリシリコン膜５００の表面に、フォトリソグラフィ技術やエッチング技術などを用いてマスク５１０を形成する。図１０に示すように、溝１００の側面に配置されたマスク５１０ａと底面に形成されたマスク５１０ｂの間には隙間が設けられている。例えば、マスク５１０ａやマスク５１０ｂには酸化膜などが使用される。
【００５８】
図１０に示したマスク５１０をエッチング用マスクに用いて、等方性エッチングによってポリシリコン膜５００をエッチングする。このとき、マスク５１０ａとマスク５１０ｂとの隙間から進入するエッチング種によって、溝１００のコーナー部に配置されたポリシリコン膜５００がエッチングされる。これにより、図１１に示すように、ポリシリコン膜５００の下面と内壁絶縁膜４０との間に隙間が形成される。以上により、ポリシリコン膜からなるゲート電極５０が形成される。このとき、ポリシリコン膜５００のマスク５１０ｂによってマスクされた領域が、底面電極１５０として溝１００の底面に残存する。この製造方法では、ゲート電極５０と底面電極１５０とは同一工程で形成され、ゲート電極５０の材料と底面電極１５０の材料が同じである。
【００５９】
マスク５１０を除去した後、図１２に示すように、溝１００を埋め込むようにして全面に層間絶縁膜７０を形成する。その後、エミッタ領域３０とベース領域２０に接続するエミッタ電極９０を層間絶縁膜７０上に形成する。例えば、層間絶縁膜７０の一部に開口部を設けてエミッタ領域３０とベース領域２０の表面を露出させ、この開口部を埋め込むようにエミッタ電極９０を形成する。更に、コレクタ領域６０の裏面にコレクタ電極８０を形成して、図１に示した半導体装置が完成する。
【００６０】
以上に説明した本発明の実施形態に係る半導体装置の製造方法によれば、ドリフト領域１０とベース領域２０との間に高濃度領域１５が配置され、半導体装置のオン電圧を下げることができる。
【００６１】
なお、溝の底面での膜厚が溝の側面での膜厚よりも厚くなるように内壁絶縁膜４０を形成するためには、以下の方法などを採用可能である。即ち、溝１００の内壁の全体に酸化膜を形成した後に、側面の酸化膜をエッチング除去する。その後、溝の側面及び底面に、酸化膜を再び形成する。
【００６２】
また、上記ではゲート電極５０と底面電極１５０とが同一工程で形成され、ゲート電極５０の材料と底面電極１５０の材料が同じである場合を例示的に説明した。しかし、ゲート電極５０と底面電極１５０を異なる工程で形成してもよい。この場合には、ゲート電極５０の材料と底面電極１５０の材料が異なっていてもよい。
【００６３】
＜変形例＞
図１では、溝の底面の内壁絶縁膜４０の上に底面電極１５０が配置されている例を示した。しかし、例えば溝の底面に底面電極１５０を配置してゲート−コレクタ間の帰還容量を低減する必要がない場合などには、底面電極１５０を形成しなくてもよい。図１３に、底面電極１５０が配置されていない、本発明の実施形態の変形例に係る半導体装置の例を示す。底面電極１５０を形成しないことにより、半導体装置をより容易に製造することができる。例えば、溝の底面に生じる帰還容量が半導体装置の特性に影響しない程度に溝の幅Ｗが狭い場合などには、図１３に示した構造を採用できる。
【００６４】
（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
【００６５】
例えば、上記では半導体装置がｎチャネル型である場合を例示的に説明した。しかし、半導体装置がｐチャネル型であってもよい。
【００６６】
このように、本発明はここでは記載していない様々な実施形態などを含むことはもちろんである。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【００６７】
１０…ドリフト領域
１５…高濃度領域
２０…ベース領域
３０…エミッタ領域
４０…内壁絶縁膜
５０…ゲート電極
６０…コレクタ領域
６５…フィールドストップ領域
７０…層間絶縁膜
８０…コレクタ電極
９０…エミッタ電極
１００…溝
１５０…底面電極
【図１】
2018018850.tif 000003
【図２】
2018018850.tif 000004
【図３】
2018018850.tif 000005
【図４】
2018018850.tif 000006
【図５】
2018018850.tif 000007
【図６】
2018018850.tif 000008
【図７】
2018018850.tif 000009
【図８】
2018018850.tif 000010
【図９】
2018018850.tif 000011
【図１０】
2018018850.tif 000012
【図１１】
2018018850.tif 000013
【図１２】
2018018850.tif 000014
【図１３】
2018018850.tif 000015