(57)【要約】【課題】利便性を向上しうる半導体装置などを提供すること、ビットあたりの記憶容量を増大できる半導体装置を提供すること。【解決手段】メモリセルは、酸化物半導体を有するトランジスタと、容量素子と、で構成される。データ書き込み回路は、多値のデータをメモリセルに記憶する。データ読み出し回路は、多値のデータを読み出し可能なアナログデジタル変換回路を有する。データ読み出し回路で読み出されたデータは、データ書き込み回路を介してメモリセルに書き戻される構成とする。【選択図】図１
2018207077.tif 000002
【特許請求の範囲】
【請求項１】
データ書き込み回路と、データ読み出し回路と、メモリセルと、を有する半導体装置であって、
前記メモリセルは、第１のトランジスタと、第１の容量素子と、を有し、
前記第１のトランジスタのソースまたはドレインの一方は、前記第１の容量素子に電気的に接続され、
前記第１のトランジスタのソースまたはドレインの他方は、前記読み出しビット線に電気的に接続され、
前記第１のトランジスタは、オフ状態とすることで、前記メモリセルで記憶する第１のデータに応じた電荷を保持する機能を有し、
前記データ書き込み回路は、前記第１のデータに応じた多値のデータを前記メモリセルに出力する機能を有し、
前記データ読み出し回路は、前記多値データから前記第１のデータを読み出すためのアナログデジタル変換回路を有することを特徴とする半導体装置。
【請求項２】
データ書き込み回路と、データ読み出し回路と、メモリセルと、を有する半導体装置であって、
前記メモリセルは、第１のトランジスタと、第１の容量素子と、を有し、
前記第１のトランジスタのソースまたはドレインの一方は、前記第１の容量素子に電気的に接続され、
前記第１のトランジスタのソースまたはドレインの他方は、前記読み出しビット線に電気的に接続され、
前記第１のトランジスタは、オフ状態とすることで、前記メモリセルで記憶する第１のデータに応じた電荷を保持する機能を有し、
前記データ書き込み回路は、前記第１のデータに応じた多値のデータを前記メモリセルに出力する機能を有し、
前記データ読み出し回路は、前記多値データから前記第１のデータを読み出すためのアナログデジタル変換回路を有し、
前記データ読み出し回路で読み出された前記第１のデータは、前記データ書き込み回路を介して前記メモリセルに書き込まれることを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記第１のトランジスタは、チャネル形成領域に酸化物半導体を有することを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記アナログデジタル変換回路は、フラッシュ型、逐次変換型、またはシングルスロープ型であることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一に記載の前記半導体装置と、
前記半導体装置に電気的に接続されたリードと、
を有することを特徴とする電子部品。
【請求項６】
請求項５に記載の前記電子部品と、
前記電子部品が設けられたプリント基板と、
前記プリント基板が格納された筐体と、
を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置、電子部品、及び電子機器に関する。
【背景技術】
【０００２】
半導体素子を利用した記憶装置は、電力の供給がなくなると記憶内容が失われる揮発性のものと、電力の供給がなくなっても記憶内容は保持される不揮発性のものとに大別される。
【０００３】
揮発性記憶装置の代表的な例としてはＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）がある。ＤＲＡＭはメモリセルを構成するトランジスタを選択して容量素子に電荷を蓄積することで情報を記憶する。
【０００４】
特許文献１にはＤＲＡＭのメモリセルにおけるトランジスタを、チャネル形成領域に酸化物半導体を有するトランジスタ（ＯＳトランジスタ）とすることで、単位面積当たりの記憶容量を高めるとともに、データの保持期間を延ばす構成について開示している。
【０００５】
特許文献２には、ＯＳトランジスタを用いたメモリセルにおいてデータの多値化を行うことで、単位面積当たりの記憶容量を高める構成について開示している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許出願公開第２０１２／００６３２０８号明細書
【特許文献２】米国特許出願公開第２０１２／００９９３６８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１および２において示すようにＯＳトランジスタを用いたメモリセルでは、２値データ、あるいは２値を超える多値データの保持を行うことができる。なお本明細書において、多値データとは、２値より大きいデータのことを指す。
【０００８】
２値のデータを扱うメモリ（２値メモリ）は高速での動作に向いているものの、多値データを扱うメモリに比べて記憶容量の増大に不向きであり、利便性に欠くことになる。
【０００９】
本発明の一態様は、新規な構成の半導体装置などを提供することを課題の一とする。本発明の一態様は、利便性を向上しうる、新規な構成の半導体装置などを提供することを課題の一とする。
【課題を解決するための手段】
【００１０】
本発明の一態様は、データ書き込み回路と、データ読み出し回路と、メモリセルと、を有する半導体装置であって、メモリセルは、第１のトランジスタと、第１の容量素子と、を有し、第１のトランジスタのソースまたはドレインの一方は、第１の容量素子に電気的に接続され、第１のトランジスタのソースまたはドレインの他方は、読み出しビット線に電気的に接続され、第１のトランジスタは、オフ状態とすることで、メモリセルで記憶する第１のデータに応じた電荷を保持する機能を有し、データ書き込み回路は、第１のデータに応じた多値のデータをメモリセルに出力する機能を有し、データ読み出し回路は、多値データから第１のデータを読み出すためのアナログデジタル変換回路を有する半導体装置である。
【００１１】
本発明の一態様は、データ書き込み回路と、データ読み出し回路と、メモリセルと、を有する半導体装置であって、メモリセルは、第１のトランジスタと、第１の容量素子と、を有し、第１のトランジスタのソースまたはドレインの一方は、第１の容量素子に電気的に接続され、第１のトランジスタのソースまたはドレインの他方は、読み出しビット線に電気的に接続され、第１のトランジスタは、オフ状態とすることで、メモリセルで記憶する第１のデータに応じた電荷を保持する機能を有し、データ書き込み回路は、第１のデータに応じた多値のデータをメモリセルに出力する機能を有し、データ読み出し回路は、多値データから第１のデータを読み出すためのアナログデジタル変換回路を有し、データ読み出し回路で読み出された第１のデータは、データ書き込み回路を介して前記メモリセルに書き込まれる半導体装置である。
【００１２】
本発明の一態様において、第１のトランジスタは、チャネル形成領域に酸化物半導体を有する半導体装置が好ましい。
【００１３】
本発明の一態様において、アナログデジタル変換回路は、フラッシュ型、逐次変換型、またはシングルスロープ型である半導体装置が好ましい。
【００１４】
なおその他の本発明の一態様については、以下で述べる実施の形態における説明、及び図面に記載されている。
【発明の効果】
【００１５】
本発明の一態様は、新規な構成の半導体装置などを提供することができる。本発明の一態様は、利便性を向上しうる、新規な構成の半導体装置などを提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一態様を説明するための回路図。
【図２】本発明の一態様を説明するための回路図およびタイミングチャート。
【図３】本発明の一態様を説明するためのタイミングチャート。
【図４】本発明の一態様を説明するための図。
【図５】本発明の一態様を説明するための図。
【図６】本発明の一態様を説明するための回路図。
【図７】Ａ／Ｄコンバータの構成例を示す回路図。
【図８】Ａ／Ｄコンバータの構成例を示す回路図。
【図９】半導体装置の構成例を示す断面図。
【図１０】半導体装置の構成例を示す断面図。
【図１１】半導体装置の構成例を示す断面図。
【図１２】半導体装置の構成例を示す上面図および断面図。
【図１３】半導体装置の構成例を示す断面図。
【図１４】半導体装置の構成例を示す断面図。
【図１５】半導体装置の構成例を示す断面図。
【図１６】半導体装置の構成例を示す上面図および断面図。
【図１７】半導体装置の構成例を示す断面図。
【図１８】半導体装置の構成例を示す断面図。
【図１９】半導体装置の構成例を示す上面図。
【図２０】半導体装置の構成例を示す上面図。
【図２１】半導体装置の構成例を示す上面図および断面図。
【図２２】半導体装置の構成例を示す上面図および断面図。
【図２３】半導体装置の構成例を示す上面図および断面図。
【図２４】本発明の一態様に係る半導体ウエハの上面図。
【図２５】電子部品の作製工程例を説明するフローチャートおよび斜視模式図。
【図２６】本発明の一態様に係る電子部品を示す図。
【図２７】本発明の一態様に係る電子機器を示す図。
【発明を実施するための形態】
【００１７】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００１８】
なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。
【００１９】
なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【００２０】
（実施の形態１）
本実施の形態では、半導体装置の構成および動作の一例について説明する。
【００２１】
本明細書等において半導体装置とは、半導体特性を利用することで機能しうるもの全般を指す。よって、トランジスタ等の半導体素子で構成されるメモリセル、メモリセルを制御する周辺回路、あるいはメモリセル及び周辺回路等を含むシステム全体を半導体装置という。
【００２２】
＜半導体装置の構成＞
図１は、半導体装置１０の構成例を説明するための図である。
【００２３】
半導体装置１０は、データ書き込み回路１１、メモリセル１４、およびデータ読み出し回路１７を有する。データ書き込み回路１１は、切り替え回路１２およびデータ変換回路１３を有する。メモリセル１４は、トランジスタ１５、および容量素子１６を有する。データ読み出し回路１７は、トランジスタ３１、およびアナログデジタル変換回路２７を有する。
【００２４】
切り替え回路１２は、データ書き込み回路１１に入力されるデータが、別のメモリなど外部からのデータまたはデータ読み出し回路１７からのデータであるかに応じてデータ変換回路１３への入力を切り替える機能を有する。なお切り替え回路は、データ読み出し回路１７にも設けることができる（図示せず）。データ読み出し回路１７に設けられる切り替え回路は、データ読み出し回路１７から出力されるデータが、別のメモリなど外部に出力するデータであるか、またはデータ書き込み回路１１に出力するデータであるかに応じて出力先を切り替える機能を有する。
【００２５】
データ変換回路１３は、入力されるデータをもとに多値データに応じたアナログ電圧を生成する機能を有する。多値データに応じたアナログ電圧を生成する回路としては、デジタルアナログ変換回路を用いることができる。
【００２６】
なおデータ変換回路１３によってメモリセル１４に書き込まれる多値データは、２ビット以上のデジタルデータに対応するアナログ電圧である。例えば２ビットのデジタルデータから生成される多値データで考える。この場合、データ“００”をＤ００、データ“０１”をＤ０１、データ“１０”をＤ１０、データ“１１”をＤ１１とすると、Ｄ００＝０Ｖ、Ｄ０１＝０．５Ｖ、Ｄ１０＝１．０Ｖ、Ｄ１１＝１．５Ｖのように各データに対応する複数の電圧値となる。
【００２７】
メモリセル１４は複数設けられる。メモリセル１４のいずれか一は、複数のワード線ＷＬのいずれか一、複数のビット線ＢＬのいずれか一に接続される。各配線には、メモリセル１４の動作を制御するための信号又は電位が与えられる。なお本明細書において各配線はそれぞれの機能に応じて別々の呼称で説明するが、単に配線という場合もある。
【００２８】
ワード線ＷＬは、トランジスタ１５のゲートに接続される。ビット線ＷＢＬは、トランジスタ１５のソース又はドレインの一方に接続される。トランジスタ１５のソースまたはドレインの他方は、容量素子１６の一方の電極に接続される。容量素子１６の他方の電極は、固定電位を与える配線（配線ＶＬという）に接続される。図１中、ノードＦＮはトランジスタ１５のソースまたはドレインの他方と容量素子１６の一方の電極とが接続されるノードである。トランジスタ１５はスイッチとして機能する。トランジスタ１５は、ワード線ＷＬに伝わる信号によってオン状態（導通状態）またはオフ状態（非導通状態）が制御される。
【００２９】
なお図１においてトランジスタ１５は、いずれもｎチャネル型として図示している。つまり、ゲートに印加される信号がＨレベルでオン状態、ゲートに印加される信号がＬレベルでオフ状態となる。なおｐチャネル型としてもよく、この場合は各配線の信号の論理を反転する等すればよい。
【００３０】
トランジスタ１５をオフ状態とすることで、メモリセル１４は記憶するデータに応じた電荷を保持することができる。データに応じた電荷はノードＦＮに保持される。トランジスタ１５はオフ状態時におけるリーク電流が極めて小さいトランジスタであることが好ましい。このようなトランジスタとしては、チャネル形成領域に酸化物半導体を有するトランジスタ（ＯＳトランジスタ）が好適である。またＯＳトランジスタは、ソースドレイン間に印加できる電圧、あるいはソースゲート間に印加できる電圧の上限が高い（耐圧に優れている）ので、動作電圧を高くできる。そのため、ビット線ＷＢＬの電位変動を大きくでき、多値データの書き込みおよび読み出しに有利である。
【００３１】
トランジスタ１５がＯＳトランジスタの場合、メモリセル１４を駆動するための制御回路のトランジスタをチャネル形成領域にシリコンを有するトランジスタ（Ｓｉトランジスタ）とすることが好ましい。例えば、データ書き込み回路１１およびデータ読み出し回路１７はＳｉトランジスタを有する構成とすることが好ましい。Ｓｉトランジスタは、閾値電圧のばらつきを小さく、流れる電流量を大きくすることができる。加えてＯＳトランジスタであるトランジスタ１５と積層して設ける構成とすることができる。
【００３２】
メモリセル１４が記憶するデータは、ノードＦＮに保持する電荷量が複数の状態を取り得ることで、多値データに対応した複数の電圧値として記憶される。メモリセル１４は、ノードＦＮ、つまり容量素子１６に保持された複数の電圧値の状態に応じて、トランジスタ１５をオン状態とした際、ビット線ＢＬの電圧を異ならせることができる。そのため、ビット線ＢＬの電圧は、ノードＦＮに保持する電荷量の状態数に応じたものとすることができる。
【００３３】
トランジスタ３１は、ビット線ＢＬに接続される。トランジスタ３１は、ビット線ＢＬをプリチャージ電圧ＶＰＲＥにするためのスイッチである。トランジスタ３１は、信号ＥＮＰＲＥで切り替えることができる。トランジスタ３１は、図１において、ｎチャネル型のトランジスタを図示しているが、ｐチャネル型とすることもできる。
【００３４】
アナログデジタル変換回路２７は、図１において、コンパレータ３２＿１乃至３２＿３と、エンコーダ３３とを図示し、２ビットのデジタルデータを出力する構成を図示している。各コンパレータ３２＿１乃至３２＿３には、参照電圧Ｖｒｅｆ１乃至Ｖｒｅｆ３が入力される。
【００３５】
エンコーダ３３は、コンパレータ３２＿１乃至３２＿３の出力をエンコードすることで、多ビットのデジタルデータを出力することができる。フラッシュ型のアナログデジタル変換回路２７は、処理速度が速く、高速にＡ／Ｄ（アナログ／デジタル）変換を行うことができる。アナログデジタル変換回路２７は、フラッシュ型、逐次変換型、またはシングルスロープ型のアナログデジタル変換回路を用いて、ビット線ＢＬの電圧を多ビットのデジタルデータに変換する回路である。逐次変換型、またはシングルスロープ型のアナログデジタル変換回路については、後述する。
【００３６】
図１に図示する半導体装置１０は、多ビットのデジタルデータを多値データとして書き込みおよび読み出しを行うことができる。ＯＳトランジスタであるトランジスタ１５を用いたメモリセル１４は、多値データの保持を行うことができるため記憶容量の増大を図ることができ、利便性に優れたものとすることができる。
【００３７】
＜データ書き込みおよびデータ読み出しの構成例＞
ここでメモリセル１４への多値データの書き込みおよび読み出しの一例について、図１で図示した構成を用いて説明する。
【００３８】
メモリセル１４におけるデータの書き込み動作について図２（Ａ）乃至（Ｅ）を参照して説明する。
【００３９】
図２（Ａ）では、図１で図示したメモリセル１４の構成を抜き出して図示している。
【００４０】
図２（Ｂ）乃至（Ｅ）は、メモリセル１４に対してデータの書き込みが行われる際のワード線ＷＬの電位、ビット線ＢＬの電位、及びノードＦＮの電位の変化を示す図である。なお、図２（Ｂ）乃至（Ｅ）のそれぞれは、メモリセル１４に対して異なる情報を書き込む（ノードＦＮに異なる電位を書き込む）際の駆動方法の例を示す図である。
【００４１】
図２（Ｂ）に示す駆動方法においては、ビット線ＢＬの電位がデータＤ１１に基づく電位、つまり１．５Ｖとなる期間ｔ２がワード線ＷＬの電位がＨレベルとなる期間ｔ１を含む。期間ｔ１後のノードＦＮの電位は、後述する図２（Ｃ）乃至（Ｅ）に示すノードＦＮの電位と比較して最も高くなる。
【００４２】
図２（Ｃ）に示す駆動方法においては、ビット線ＢＬの電位がデータＤ１０に基づく電位、つまり１．０Ｖとなる期間ｔ２がワード線ＷＬの電位がＨレベルとなる期間ｔ１を含む。期間ｔ１後のノードＦＮの電位は、後述する図２（Ｄ）、（Ｅ）に示すノードＦＮの電位と比較して高くなる。
【００４３】
図２（Ｄ）に示す駆動方法においては、ビット線ＢＬの電位がデータＤ０１に基づく電位、つまり０．５Ｖとなる期間ｔ２がワード線ＷＬの電位がＨレベルとなる期間ｔ１を含む。期間ｔ１後のノードＦＮの電位は、後述する図２（Ｅ）に示すノードＦＮの電位と比較して高くなる。
【００４４】
図２（Ｅ）に示す駆動方法においては、ビット線ＢＬの電位がデータＤ００に基づく電位、つまり０Ｖとなる期間ｔ２がワード線ＷＬの電位がＨレベルとなる期間ｔ１を含む。期間ｔ１後のノードＦＮの電位は、後述する図２（Ｅ）に示すノードＦＮの電位と比較して最も低くなる。
【００４５】
以上のようにメモリセル１４の駆動方法においては、当該記憶素子のノードＦＮの電位を、ワード線ＷＬの電位がＨレベルとなる期間（トランジスタ１０１がオン状態となる期間）にビット線ＢＬの電位を変動することによって所望の値へと設定する。これにより、当該ノードＦＮの電位（ノードＦＮに保持される電荷量）を複数の電圧レベルに設定することが可能である。
【００４６】
次いで、メモリセル１４における情報の読み出し動作について図３（Ａ）乃至（Ｅ）を参照して説明する。つまり図１に図示するデータ読み出し回路１７を用いてデータの読み出しを行う一例について、説明する。
【００４７】
なおプリチャージ電圧（Ｖｐｃ）は、ビット線ＢＬに与えられるデータＤ１１に基づく電位とＬデータＤ００に基づく電位の中間電位（例えば１．５Ｖと０Ｖの間の０．７５Ｖ）であるとする。また、参照電圧Ｖｒｅｆ３は、プリチャージ電圧ＶＰＲＥよりも低電圧であり、参照電圧Ｖｒｅｆ２は、プリチャージ電圧ＶＰＲＥと同電圧であり、参照電圧Ｖｒｅｆ１は、プリチャージ電圧ＶＰＲＥよりも高電圧であるとする。
【００４８】
図３（Ａ）乃至（Ｄ）は、メモリセル１４から情報の読み出しが行われる際の信号ＥＮＰＲＥ、ノードＦＮの電位、ワード線ＷＬの電位、及びビット線ＢＬの電位を示す図である。なお、図３（Ａ）乃至（Ｄ）のそれぞれは、図２（Ｂ）乃至（Ｅ）に示す動作のそれぞれによってメモリセル１４に書き込まれた情報（ノードＦＮの電位）を読み出す際の駆動方法の例を示す図である。図３（Ａ）乃至（Ｄ）のそれぞれにおいては、信号ＥＮＰＲＥがＨレベルの電位を示す期間（Ｔ１、Ｔ３、Ｔ５、Ｔ７）においてビット線ＢＬの電位をププリチャージ電圧ＶＰＲＥに設定する。その後、ワード線ＷＬの電位がＨレベルとなる期間（Ｔ２、Ｔ４、Ｔ６、Ｔ８）において、ビット線ＢＬとノードＦＮの間で電荷の授受が生じる。これにより、ビット線ＢＬの電位をメモリセル１４に保持された情報（ノードＦＮの電位）に応じて変動させることができ、当該ビット線ＢＬの電位をコンパレータ３２＿１乃至３２＿３によって判別することでメモリセル１４において保持された情報の読み出しを行う。
【００４９】
なお、図３（Ａ）は、図２（Ｂ）に示す駆動方法によってメモリセル１４に保持された情報を読み出す際の動作を示す図である。図３（Ｂ）は、図２（Ｃ）に示す駆動方法によってメモリセル１４に保持された情報を読み出す際の動作を示す図である。図３（Ｃ）は、図２（Ｄ）に示す駆動方法によってメモリセル１４に保持された情報を読み出す際の動作を示す図である。図３（Ｄ）は、図２（Ｅ）に示す駆動方法によってメモリセル１４に保持された情報を読み出す際の動作を示す図である。
【００５０】
多値データを扱うメモリ（多値メモリ）は、ビットあたりの面積の縮小を図ることができる。そのため、半導体装置を演算装置における補助記憶装置として用いる場合に有効である。
【００５１】
以上説明したように本発明の一態様である半導体装置は、多ビットのデジタルデータを多値データとして書き込みおよび読み出しを行うことができる。ＯＳトランジスタを用いたメモリセル１４では、オフ電流が極めて小さいため、２値を超える多値データの保持を行うことができる。そして記憶容量の増大を図ることができ、利便性に優れたものとすることができる。
【００５２】
＜半導体装置を用いた演算装置の構成例＞
本実施の形態では、本発明の一態様の半導体装置を含む演算装置の構成例について説明する。
【００５３】
図４（Ａ）に、演算装置３５の構成の一例を示す。演算装置３５は、主記憶装置として機能する半導体装置１０、レジスタ３６、キャッシュメモリ３７、補助記憶装置３８を有する。
【００５４】
レジスタ３６は、演算装置３５における演算処理の結果や状態の保持等を行う機能を有する。レジスタ３６は、例えばフリップフロップなどにより構成される。
【００５５】
キャッシュメモリ３７は、半導体装置１０に格納されたデータの一部のコピーを格納する機能を有する。演算装置３５において情報処理を行う際、半導体装置１０に格納されたデータの代わりに、キャッシュメモリ３７に格納されたデータを用いることができる。なおキャッシュメモリ３７は、１次キャッシュ（Ｌ１）と、２次キャッシュ（Ｌ２）と、３次キャッシュ（Ｌ３）と、を有する。なお、キャッシュメモリ３７の階層の数はこれに限られない。すなわち、キャッシュメモリ３７は、１つの階層のみから構成されていてもよいし、２つの階層、または４つ以上の階層から構成されていてもよい。
【００５６】
半導体装置１０は、レジスタ３６、キャッシュメモリ３７、補助記憶装置３８や入出力装置（図示せず）から入力されたデータを格納する機能を有する。また、格納されたデータをレジスタ３６、キャッシュメモリ３７、補助記憶装置３８や入出力装置に出力する機能を有する。半導体装置１０は、複数の領域に分割された構成とすることができる。図４（Ｂ）に、半導体装置１０が２つの領域を有する構成を示す。半導体装置１０は、１ビットのデジタルデータを記憶する領域１０＿１と、多ビットのデジタルデータを記憶する領域１０＿２と、に分割された構成とすることができる。なお、半導体装置１０の領域の数はこれに限られない。
【００５７】
補助記憶装置３８は、半導体装置１０から入力されたデータを格納する機能を有する。また、格納されたデータを半導体装置１０に出力する機能を有する。補助記憶装置３８は、ハードディスクドライブなどの不揮発性メモリなどによって構成することができる。
【００５８】
ここで、半導体装置１０（領域１０＿１および領域１０＿２）、レジスタ３６、キャッシュメモリ３７、補助記憶装置３８は、それぞれ演算装置３５における機能が異なるため、要求される性能も異なる。各記憶装置に要求される性能の差異を、図５を用いて説明する。
【００５９】
図５（Ａ）に、演算装置３５が有する各記憶装置の階層を示す。半導体装置１０において、レジスタ３６（図中、Ｒｅｇｉｓｔｅｒと図示）を最上位の階層とし、レジスタ３６の下位の階層にキャッシュメモリ３７（図中、Ｃａｃｈｅと図示）が設けられ、キャッシュ３７の下位の階層に半導体装置１０（図中、Ｍａｉｎ  ｍｅｍｏｒｙと図示）が設けられ、半導体装置１０の下位の階層に補助記憶装置３８（図中、Ｓｔｏｒａｇｅと図示）が設けられている。
【００６０】
図５（Ａ）において、記憶装置は、上位の階層に位置するほど高速動作が要求される。また、下位の階層に位置する記憶装置ほど、大容量および高密度化（或いは、ビット当たりの面積の縮小）が要求される。
【００６１】
例えば、レジスタ３６は、演算装置３５における演算に用いるデータを記憶するため、特に高速な動作が要求される。また、キャッシュメモリ３７はアクセスされる頻度が高いため、高速な動作が要求される。キャッシュメモリ３７の中でも、下位の階層に位置する二次キャッシュ、三次キャッシュは、一次キャッシュほどの高速動作は要求されないものの、大容量化、およびビット当たりの面積の縮小が要求される。また半導体装置１０は、キャッシュメモリ３７ほどの高速動作は要求されないものの、大容量化、およびビット当たりの面積の縮小が要求される。また補助記憶装置３８は、半導体装置１０ほどの高速動作は要求されないものの、大容量化、およびビット当たりの面積の縮小が要求される。
【００６２】
半導体装置１０は、図４（Ｂ）に図示するように、多ビットのデジタルデータを記憶する領域１０＿１と、１０＿２と、に分割された構成とすることができる。そのため、レジスタ３６、キャッシュメモリ３７、補助記憶装置３８の性能に応じて記憶するデータの領域を切り替えて用いる構成とすることができる。
【００６３】
例えば、補助記憶装置３８の性能が不足している場合、図５（Ｂ）に図示するように半導体装置１０では、２値データを記憶する領域を、多値データを記憶する領域に切り替えるよう制御することでビット当たりの面積の縮小をし、記憶容量を大容量化することができるため、補助記憶装置３８の性能を補う（図５（Ｂ）の領域３９に相当）ことができる。
【００６４】
＜メモリセルの構成例＞
本発明の一態様である半導体装置１０が有するメモリセル１４の周辺回路およびメモリセルの回路構成例について図６を参照して説明する。
【００６５】
図６（Ａ）にメモリセル１４を有するメモリセルアレイ４０の詳細を記載する。メモリセルアレイ４０は、一列にｍ（ｍは１以上の整数である。）個、一行にｎ（ｎは１以上の整数である。）個、計ｍ×ｎ個のメモリセル１４を有し、メモリセル１４は行列状に配置されている。
【００６６】
なお、メモリセルアレイ４０と行ドライバ４１を接続している配線（Ｒｏｗ  ｌｉｎｅｓ）の数は、メモリセル１４の構成、一列に有するメモリセル１４の数などによって決まる。また、メモリセルアレイ４０とデータ書き込み／データ読み出し回路４２とを接続している配線（Ｃｏｌｕｍｎ  ｌｉｎｅｓ）の数は、メモリセル１４の構成、一行に有するメモリセル１４の数などによって決まる。データ書き込み／データ読み出し回路４２は、図１で説明したデータ書き込み回路１１、データ読み出し回路１７を併せた回路に相当する。
【００６７】
次いでメモリセル１４の一例を、図６（Ｂ）、（Ｃ）を用いて説明する。
【００６８】
図６（Ｂ）、（Ｃ）に図１で説明した１Ｔ１Ｃ型のメモリセルとは異なる構成を示す。図６（Ｂ）に図示するメモリセル１４Ａは、バックゲートを有するトランジスタ１５Ａを有する。トランジスタ１５Ａは、バックゲート線ＢＧＬに電気的に接続される。
【００６９】
メモリセル１４Ａの書き込み動作、又は読み出し動作を行うとき、トランジスタ１５Ａのバックゲートにはオン電流が大きくなるよう、すなわち閾値電圧をマイナスシフトさせるような電位をバックゲート線ＢＧＬから印加することが好ましい。また、メモリセル１４Ａが書き込み動作、又は読み出し動作を行わないとき、トランジスタ１５Ａはオフ電流が小さくなるよう、すなわち閾値電圧をプラスシフトさせるような電位をバックゲート線ＢＧＬから印加することが好ましい。
【００７０】
なおメモリセルの回路構成は、図１、図６（Ｂ）の構成に限らず、図６（Ｃ）の構成でもよい。図６（Ｃ）に図示するメモリセル１４Ｂは、ワード線ＷＬとバックゲートとを電気的に接続したトランジスタ１５Ｂを有する。
【００７１】
このように、トランジスタ１５のバックゲートに所定の電位を印加することによって、トランジスタ１５の導通状態又は非導通状態の制御、又はトランジスタ１５に流れる電流量を制御することができる。
【００７２】
＜Ａ／Ｄコンバータの構成例＞
図７（Ａ）に示すＡ／Ｄコンバータ２７ｂは、コンパレータ８０、ラッチ８１と、ＡＮＤ回路８２と、カウンタ８３から構成される。Ａ／Ｄコンバータ２７ｂは、シングルスロープ型のＡ／Ｄコンバータである。また、ラッチ８１とＡＮＤ回路８２はクロックゲーティング回路であり、カウンタ８３の動作を安定させる機能を有する。
【００７３】
以下、図７（Ｂ）に示すタイミングチャートを用いて、Ａ／Ｄコンバータ２７ｂの動作例について説明を行う。なお、コンパレータ８０の一方の入力に信号ＲＡＭＰ、他方の入力にビット線ＢＬの電圧としてメモリセル１４より読み出される多値データが供給される。
【００７４】
時刻Ｔ３１乃至時刻Ｔ４０において、信号ＲＡＭＰに供給する電圧を次第に大きくしながら、信号ＣＬＫ（クロック信号）を入力する。カウンタ８３は、入力される信号ＧＣＬＫ（ゲートクロック信号）のパルスの数を計数する。なお、時刻Ｔ３１において、信号ＲＳＴ（リセット信号）をＨレベルとすることで、出力端子ＤＯＵＴはＬレベルを出力する。
【００７５】
時刻Ｔ３１乃至時刻Ｔ３６において、電圧ＲＡＭＰよりビット線ＢＬの電圧の方が高い。したがって、コンパレータ８０が出力する信号ＣＭＰはＨレベルで、カウンタ８３の計数値は、信号ＧＣＬＫ（または信号ＣＬＫ）のパルスが立ち上がるタイミングで１つずつ増加していく。出力端子ＤＯＵＴにはカウンタ８３の計数値（デジタルデータ）が出力される。
【００７６】
時刻Ｔ３６乃至時刻Ｔ３７において、電圧ＲＡＭＰがビット線ＢＬの電圧を上回る。したがって、信号ＣＭＰはＬレベルとなる。
【００７７】
時刻Ｔ３７以降、ラッチ８１とＡＮＤ回路８２で構成したクロックゲーティング回路により、信号ＧＣＬＫは停止する。したがって、カウンタ８３の計数値は増加しない。出力端子ＤＯＵＴには、時刻Ｔ３７以前の計数値が出力される。
【００７８】
時刻Ｔ４０以降、それまでのカウンタ８３の計数値を、Ａ／Ｄ変換の結果とすることで、Ａ／Ｄ変換回路２７ｂは、Ｎビットのデジタルデータを出力することができる。
【００７９】
Ａ／Ｄコンバータ２７ｂは、Ａ／Ｄ変換回路２７ａのようなフラッシュ型のＡ／Ｄコンバータに比べて回路規模を小さくすることができる。また、扱う多値データのビット数が大きくなっても、回路規模を一定に保つことができる。また、Ａ／Ｄコンバータ２７ｂは、Ｎビット以下のデータ、例えば２値データも扱うことができる。その結果、半導体装置１０は、記憶するデータのビット数を１ビットからＮビットの範囲で任意に選択してデータ読み出しを行うことができる。
【００８０】
また図８（Ａ）に示すＡ／Ｄコンバータ２７ｃは、コンパレータ７１、ＳＡＲ（逐次変換レジスタ）７２、Ｄ／Ａコンバータ７３から構成される。ＳＡＲ７３はＮ個のレジスタ７４［Ｎ：１］を有し、各レジスタ７４の出力端子は、ビットごとに、出力端子ＤＯＵＴ［Ｎ：１］に対応する。
【００８１】
レジスタ７４［Ｎ：１］は、リセット信号である信号ＲＳＴがＨレベルのときにリセットされる（レジスタ７４の出力ＱがＬレベルとなる）。また、レジスタ７４［Ｎ：１］は、セット信号である信号ＳＥＴ［Ｎ：１］がＨレベルのときにセットされる（レジスタ７４の出力ＱがＨレベルとなる）。また、レジスタ７４［Ｎ：１］は、クロック信号である信号ＣＬＫ［Ｎ：１］のパルスが立ち上がるときに入力Ｄの値が格納され出力Ｑとなる。
【００８２】
レジスタ７４［Ｎ：１］から出力された信号は、Ｄ／Ａコンバータ７３で信号ＤＡＣＯＵＴ（アナログ電位）となり、コンパレータ７１の一方の入力端子に入力される。また、コンパレータ７１の他方の入力端子にはビット線ＢＬの電圧としてメモリセル１４より読み出される多値データによる電圧が入力される。コンパレータ７１の出力端子は、レジスタ７４［Ｎ：１］の入力端子となる。
【００８３】
なお、信号ＳＥＴ［Ｎ］をレジスタ７４［Ｎ］のセット信号、及び、レジスタ７４［Ｎ−１］乃至７４［１］のリセット信号として共通化する構成が可能である。また、信号ＳＥＴ［Ｎ−１］を、レジスタ７４［Ｎ−１］のセット信号、及び、レジスタ７４［Ｎ］のクロック信号として共通化する構成が可能である。以下、同様に、信号ＳＥＴ［１］を、レジスタ７４［１］のセット信号、及び、レジスタ７４［２］のクロック信号として共通化する構成が可能である。
【００８４】
以下、図８（Ｂ）に示すタイミングチャートを用いて、Ａ／Ｄ変換回路２７ｃの動作例を説明する。
【００８５】
時刻Ｔ３１において、信号ＲＳＴをＨレベルとして、レジスタ７４［Ｎ：１］をリセットする。このとき、ＳＡＲ７２の出力はデータ“０００．．．０”となる。
【００８６】
時刻Ｔ３２において、信号ＳＥＴ［Ｎ］をＨレベルとする。このとき、レジスタ７４［Ｎ］はセットされ、ＳＡＲ７２の出力はデータ“１００．．．００”となる。また、信号ＤＡＣＯＵＴの電位は、データ“１００．．．００”に対応した第１電位となる。コンパレータ７１で第１電位とビット線ＢＬの電圧を比較する。ここでは、ビット線ＢＬの電圧の方が第１電位より高いものとする。すなわち、コンパレータ７１から出力される信号ＣＭＰがＨレベルとなる。
【００８７】
時刻Ｔ３３において、信号ＣＬＫ［Ｎ］、信号ＳＥＴ［Ｎ−１］をＨレベルとする。このとき、レジスタ７４［Ｎ］は信号ＣＭＰのＨレベルを格納し、レジスタ７４［Ｎ−１］はセットされ、ＳＡＲ７２の出はデータ“１１０．．．００”となる。また、信号ＤＡＣＯＵＴの電位は、データ“１１０．．．００”に対応した第２電位となる。コンパレータ７１で第２電位とビット線ＢＬの電圧を比較する。ここでは、ビット線ＢＬの電圧の方が第２電位より低いものとする。すなわち、信号ＣＭＰがＬレベルとなる。以下、同様の動作を繰り返す。
【００８８】
時刻Ｔ３６において、信号ＣＬＫ［２］、信号ＳＥＴ［１］をＨレベルとする。このとき、レジスタ７４［２］は信号ＣＭＰのＬレベルを格納し、レジスタ７４［１］はセットされ、ＳＡＲ７２の出力はデータ“１００．．．０１”となる。また、信号ＤＡＣＯＵＴの電位は、データ“１００．．．０１”に対応した第３電位となる。コンパレータ７１で第３電位とビット線ＢＬの電圧の電位を比較する。ここでは、ビット線ＢＬの電圧の方が第３電位より高いものとする。すなわち、信号ＣＭＰがＨレベルとなる。
【００８９】
時刻Ｔ３７でおいて、信号ＣＬＫ［１］をＨレベルとする。このとき、レジスタ７４［１］は信号ＣＭＰのＨレベルを格納し、ＳＡＲ７２の出はデータ“１１０．．．０１”となる。
【００９０】
時刻Ｔ３８以降において、ＳＡＲ７２の出力をＡ／Ｄ変換回路２７ｃの出力とすることで、出力端子ＤＯＵＴからＮビットのデジタルデータ“１１０．．．０１”が取得できる。
【００９１】
Ａ／Ｄコンバータ２７ｃは、扱う多値データのビット数（Ｎ）が大きい場合、Ｎに比例して回路規模が大きくなる。そのため、Ｎ２で回路規模が大きくなるＡ／Ｄコンバータ２７ａと比較すると、多値データのビット数が大きい場合、回路規模を相対的に小さくすることができる。また、Ａ／Ｄコンバータ２７ｃは、Ｎビット以下のデータ、例えば２値データも扱うことができる。その結果、半導体装置１０は、記憶するデータのビット数を１ビットからＮビットの範囲で任意に選択してデータ読み出しを行うことができる。
【００９２】
（実施の形態２）
本実施の形態では、上記実施の形態で説明した半導体装置１０に用いることができるＯＳトランジスタの構成例について、図９乃至図２３を用いて説明する。
【００９３】
図９乃至図１４は、本発明の一態様に係る、トランジスタ７００、メモリセル６００ａ、およびメモリセル６００ｂを有する半導体装置の上面図および断面図である。なお、以下において、メモリセル６００ａとメモリセル６００ｂをまとめてメモリセル６００という場合がある。
【００９４】
図９（Ａ）は、本発明の一態様に係る半導体装置の断面図である。図９（Ｂ）は、図９（Ａ）に図示するメモリセルの各構成に対応する回路図である。図１０は、図９（Ａ）とは異なる、本発明の一態様に係る半導体装置の断面図である。図１１は、図９（Ａ）でチャネル長方向が示されているトランジスタ７００のチャネル幅方向の断面図である。図１２（Ａ）は、メモリセル６００ａおよびメモリセル６００ｂの上面図である。また、図１２（Ｂ）、図１３（Ａ）、図１３（Ｂ）、および図１４はメモリセル６００ａおよびメモリセル６００ｂの断面図である。ここで、図１２（Ｂ）は、図１２（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００ａおよびトランジスタ２００ｂのチャネル長方向の断面図でもある。また、図１３（Ａ）は、図１２（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００ａのチャネル幅方向の断面図でもある。なお、トランジスタ２００ｂのチャネル幅方向の断面図は、図１３（Ａ）に示すトランジスタ２００ａのチャネル幅方向の断面図と同様である。また、図１３（Ｂ）は、図１２（Ａ）にＡ５−Ａ６の一点鎖線で示す部位の断面図である。また、図１４は、図１２（Ａ）にＡ７−Ａ８の一点鎖線で示す部位の断面図である。なお、図１２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【００９５】
ここで、トランジスタ７００は、データ書き込み／データ読み出し回路４２に設けられたトランジスタ、つまりメモリセルを駆動するための駆動回路におけるトランジスタに対応する。メモリセル６００ａ、６００ｂは図１で説明したメモリセル１４と対応し、トランジスタ２００ａ、２００ｂは図１で説明したトランジスタ１５と対応し、容量素子１００ａ、１００ｂは図１で説明した容量素子１６と対応する。なお、以下において、トランジスタ２００ａとトランジスタ２００ｂをまとめてトランジスタ２００という場合がある。また、以下において、容量素子１００ａと容量素子１００ｂをまとめて容量素子１００という場合がある。
【００９６】
本実施の形態に示す半導体装置の層構造は、トランジスタ２００ａと、トランジスタ２００ｂと、容量素子１００ａと、容量素子１００ｂと、トランジスタ７００と、層間膜として機能する絶縁体２１０、絶縁体２１２、絶縁体２７３、絶縁体２７４、絶縁体２８０、絶縁体２８２、絶縁体２８４を有する。また、トランジスタ２００ａと電気的に接続して配線として機能する導電体２０３ａ、トランジスタ２００ｂと電気的に接続して配線として機能する導電体２０３ｂ、およびプラグとして機能する導電体２４０ａ、導電体２４０ｂ、および導電体２４０ｃとを有する。また、トランジスタ７００と電気的に接続して配線として機能する導電体７０３、およびプラグとして機能する導電体７４０ａおよび導電体７４０ｂとを有する。また、絶縁体２８４上に、導電体２４０または導電体７４０と接続して配線層として機能する導電体１１２、および絶縁体１５０を設けてもよい。
【００９７】
なお、以下において導電体２０３ａおよび導電体２０３ｂをまとめて導電体２０３という場合がある。また、以下において導電体２４０ａ、導電体２４０ｂおよび導電体２４０ｃをまとめて導電体２４０という場合がある。また、以下において導電体７４０ａおよび導電体７４０ｂをまとめて導電体７４０という場合がある。ここで、導電体７０３は導電体２０３と、導電体７４０は導電体２４０と、同じ層に形成され、同様の構成を有する。よって、導電体７０３は導電体２０３の、導電体７４０は導電体２４０の、記載を参酌することができる。
【００９８】
なお、導電体２０３は、絶縁体２１２の開口の内壁に接して導電体２０３の第１の導電体が形成され、さらに内側に導電体２０３の第２の導電体が形成されている。ここで、導電体２０３の上面の高さと、絶縁体２１２の上面の高さは同程度にできる。なお、本実施の形態では、導電体２０３の第１の導電体および導電体２０３の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０３を単層、または３層以上の積層構造として設ける構成にしてもよい。また、構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。なお、および導電体７０３も導電体２０３と同様の構成を有する。
【００９９】
絶縁体２７３は、トランジスタ２００ａ、トランジスタ２００ｂ、トランジスタ７００、および容量素子１００の上に配置される。絶縁体２７４は絶縁体２７３上に配置される。絶縁体２８０は絶縁体２７４上に配置される。絶縁体２８２は絶縁体２８０上に配置される。絶縁体２８４は絶縁体２８２上に配置される。
【０１００】
また、導電体２４０は、絶縁体２７３、絶縁体２７４、絶縁体２８０、絶縁体２８２、および絶縁体２８４の開口の内壁に接して形成されている。ここで、導電体２４０の上面の高さと、絶縁体２８４の上面の高さは同程度にできる。なお、本実施の形態では、導電体２４０が２層の積層構造である構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０は、単層、又は３層以上の積層構造でもよい。なお、導電体７４０も導電体２４０と同様の構成を有する。
【０１０１】
図１２、図１３（Ａ）に示すように、トランジスタ２００ａおよびトランジスタ２００ｂは、基板（図示せず。）の上に配置された絶縁体２１４および絶縁体２１６と、絶縁体２１４および絶縁体２１６に埋め込まれるように配置された導電体２０５ａおよび導電体２０５ｂと、絶縁体２１６、導電体２０５ａおよび導電体２０５ｂの上に配置された絶縁体２２０と、絶縁体２２０の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０ａと、酸化物２３０ａの上に配置された酸化物２３０ｂと、酸化物２３０ｂの上に配置された酸化物２３０ｃａおよび酸化物２３０ｃｂと、酸化物２３０ｃａの上に配置された絶縁体２５０ａと、酸化物２３０ｃｂの上に配置された絶縁体２５０ｂと、絶縁体２５０ａの上に配置された金属酸化物２５２ａと、絶縁体２５０ｂの上に配置された金属酸化物２５２ｂと、金属酸化物２５２ａの上に配置された導電体２６０ａ（導電体２６０ａａ、および導電体２６０ａｂ）と、金属酸化物２５２ｂの上に配置された導電体２６０ｂ（導電体２６０ｂａ、および導電体２６０ｂｂ）と、導電体２６０ａの上に配置された絶縁体２７０ａと、導電体２６０ｂの上に配置された絶縁体２７０ｂと、絶縁体２７０ａ上に配置された絶縁体２７１ａと、絶縁体２７０ｂ上に配置された絶縁体２７１ｂと、少なくとも酸化物２３０ｃａ、絶縁体２５０ａ、金属酸化物２５２ａ、および導電体２６０ａの側面と接して配置された絶縁体２７５ａと、少なくとも酸化物２３０ｃｂ、絶縁体２５０ｂ、金属酸化物２５２ｂ、および導電体２６０ｂの側面と接して配置された絶縁体２７５ｂと、酸化物２３０ａおよび酸化物２３０ｂ上に形成された層２４２と、を有する。層２４２において、導電体２６０ａと導電体２６０ｂの間に位置する部分を層２４２ｂといい、導電体２６０ａを挟んで層２４２ｂの反対側に位置する部分を層２４２ａといい、導電体２６０ｂを挟んで層２４２ｂの反対側に位置する部分を層２４２ｃという場合がある。層２４２ｂに接して導電体２４０ｂが配置される。
【０１０２】
トランジスタ２００ａにおいて、層２４２ａがソース及びドレインの一方として機能し、層２４２ｂがソース及びドレインの他方として機能し、導電体２６０ａがフロントゲートとして機能し、絶縁体２５０ａがフロントゲートに対するゲート絶縁層として機能し、導電体２０５ａがバックゲートとして機能し、絶縁体２２０、絶縁体２２２、および絶縁体２２４がバックゲートに対するゲート絶縁層として機能する。また、トランジスタ２００ｂにおいて、層２４２ｂがソース及びドレインの一方として機能し、層２４２ｃがソース及びドレインの他方として機能し、導電体２６０ｂがフロントゲートとして機能し、絶縁体２５０ｂがフロントゲートに対するゲート絶縁層として機能し、導電体２０５ｂがバックゲートとして機能し、絶縁体２２０、絶縁体２２２、および絶縁体２２４がバックゲートに対するゲート絶縁層として機能する。また、導電体２４０ｂは、ビット線ＢＬに相当する導電体に電気的に接続される。また、導電体２６０ａは、ワード線ＷＬとして機能する、または配線ＷＬに相当する導電体に電気的に接続される。また、導電体２６０ｂは、導電体２０６ａとは異なる配線ＷＬとして機能する、または導電体２０６ａとは異なる配線ＷＬ相当する導電体に電気的に接続される。また、導電体２０３ａおよび導電体２０３ｂは、配線ＢＧＬとして機能する。
【０１０３】
なお、以下において、酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃａ、および酸化物２３０ｃｂをまとめて酸化物２３０という場合がある。また、以下において、酸化物２３０ｃａおよび酸化物２３０ｃｂをまとめて酸化物２３０ｃという場合がある。また、以下において導電体２０５ａおよび導電体２０５ｂをまとめて導電体２０５という場合がある。また、以下において絶縁体２５０ａおよび絶縁体２５０ｂをまとめて絶縁体２５０という場合がある。また、以下において金属酸化物２５２ａおよび金属酸化物２５２ｂをまとめて金属酸化物２５２という場合がある。また、以下において絶縁体２５０ａおよび絶縁体２５０ｂをまとめて絶縁体２５０という場合がある。また、以下において導電体２６０ａおよび導電体２６０ｂをまとめて導電体２６０という場合がある。また、導電体２６０ａａおよび導電体２６０ａｂをまとめて導電体２６０ａという場合がある。また、導電体２６０ｂａおよび導電体２６０ｂｂをまとめて導電体２６０ｂという場合がある。また、以下において絶縁体２７０ａおよび絶縁体２７０ｂをまとめて絶縁体２７０という場合がある。また、以下において絶縁体２７１ａおよび絶縁体２７１ｂをまとめて絶縁体２７１という場合がある。また、以下において絶縁体２７５ａおよび絶縁体２７５ｂをまとめて絶縁体２７５という場合がある。また、トランジスタ２００ｂは、トランジスタ２００ａと同じ層に形成され、同様の構成を有する。よって、以下において、特段の記載がない限り、トランジスタ２００ｂの構成は、トランジスタ２００ａの構成の記載を参酌することができる。
【０１０４】
また、図９（Ａ）、図１１に示すように、トランジスタ７００は、基板（図示せず。）の上に配置された絶縁体２１４および絶縁体２１６と、絶縁体２１４および絶縁体２１６に埋め込まれるように配置された導電体７０５と、絶縁体２１６と導電体７０５の上に配置された絶縁体２２０と、絶縁体２２０の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体７２４と、絶縁体７２４の上に配置された酸化物７３０（酸化物７３０ａ、酸化物７３０ｂ、および酸化物７３０ｃ）と、酸化物７３０の上に配置された絶縁体７５０と、絶縁体７５０上に配置された金属酸化物７５２と、金属酸化物７５２の上に配置された導電体７６０（導電体７６０ａ、および導電体７６０ｂ）と、導電体７６０の上に配置された絶縁体７７０と、絶縁体７７０上に配置された絶縁体７７１と、少なくとも酸化物７３０ｃ、絶縁体７５０、金属酸化物７５２、および導電体７６０の側面と接して配置された絶縁体７７５と、酸化物７３０上に形成された層７４２と、を有する。また、層７４２の一方に接して導電体７４０ａが配置され、層７４２の他方に接して導電体７４０ｂが配置される。
【０１０５】
トランジスタ７００において、層７４２の一方がソース及びドレインの一方として機能し、層７４２の他方がソース及びドレインの他方として機能し、導電体７６０がフロントゲートとして機能し、導電体７０５がバックゲートとして機能する。
【０１０６】
ここで、トランジスタ７００は、トランジスタ２００と同じ層に形成され、同様の構成を有する。よって、酸化物７３０は、酸化物２３０と同様の構成を有し、酸化物２３０の記載を参酌することができる。導電体７０５は、導電体２０５と同様の構成を有し、導電体２０５の記載を参酌することができる。絶縁体７２４は、絶縁体２２４と同様の構成を有し、絶縁体２２４の記載を参酌することができる。絶縁体７５０は、絶縁体２５０と同様の構成を有し、絶縁体２５０の記載を参酌することができる。金属酸化物７５２は、金属酸化物２５２と同様の構成を有し、金属酸化物２５２の記載を参酌することができる。導電体７６０は、導電体２６０と同様の構成を有し、導電体２６０の記載を参酌することができる。絶縁体７７０は、絶縁体２７０と同様の構成を有し、絶縁体２７０の記載を参酌することができる。絶縁体７７１は、絶縁体２７１と同様の構成を有し、絶縁体２７１の記載を参酌することができる。絶縁体７７５は、絶縁体２７５と同様の構成を有し、絶縁体２７５の記載を参酌することができる。以下において、特段の記載がない限り、上記のようにトランジスタ７００の構成は、トランジスタ２００の構成の記載を参酌することができる。
【０１０７】
なお、トランジスタ２００では、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ｂの単層、酸化物２３０ｂと酸化物２３０ａの２層構造、酸化物２３０ｂと酸化物２３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ７００の酸化物７３０についても同様である。また、トランジスタ２００では、導電体２６０ａおよび導電体２６０ｂを積層する構成について示しているが、本発明はこれに限られるものではない。また、トランジスタ７００の導電体７６０についても同様である。
【０１０８】
容量素子１００ａは層２４２ａ（酸化物２３０でトランジスタ２００ａのソースおよびドレインの一方として機能する領域）と、層２４２ａ上の絶縁体１３０ａと、絶縁体１３０ａ上の導電体１２０ａと、を有する。導電体１２０ａは、絶縁体１３０ａを介して、少なくとも一部が層２４２ａと重なるように、配置されることが好ましい。また、導電体１２０ａの上に接して導電体２４０ａが配置される。また、容量素子１００ｂは層２４２ｃ（酸化物２３０でトランジスタ２００ｂのソースおよびドレインの一方として機能する領域）と、層２４２ｃ上の絶縁体１３０ｂと、絶縁体１３０ｂ上の導電体１２０ｂと、を有する。導電体１２０ｂは、絶縁体１３０ｂを介して、少なくとも一部が層２４２ｂと重なるように、配置されることが好ましい。また、導電体１２０ｂの上に接して導電体２４０ｃが配置される。なお、以下において、絶縁体１３０ａおよび絶縁体１３０ｂをまとめて絶縁体１３０という場合がある。また、以下において、導電体１２０ａおよび導電体１２０ｂをまとめて導電体１２０という場合がある。
【０１０９】
容量素子１００ａにおいて、層２４２ａは電極の一方として機能し、導電体１２０ａは電極の他方として機能する。また、絶縁体１３０ａは容量素子１００ａの誘電体として機能する。ここで、層２４２ａは、トランジスタ２００ａのソースおよびドレインの一方、および容量素子１００ａの電極の一方としての機能を有しており、ノードＦＮとして機能する。また、導電体２４０ａは、固定電位を与える導電体に電気的に接続される。
【０１１０】
容量素子１００ｂにおいて、層２４２ｃは電極の一方として機能し、導電体１２０ｂは電極の他方として機能する。また、絶縁体１３０ｂは容量素子１００ｂの誘電体として機能する。ここで、層２４２ｃは、トランジスタ２００ｂのソースおよびドレインの一方、および容量素子１００ｂの電極の一方としての機能を有しており、ノードＦＮとして機能する。また、導電体２４０ｃは、固定電位を与える導電体に電気的に接続される。
【０１１１】
なお図９（Ａ）および図１５では、絶縁体１３０ａおよび１３０ｂは、多層構造を有するものとして図示しているが、図１０に図示するように単層構造とすることもできる。また、図９（Ａ）の構成において導電体７４０ａと７４０ｂとは近接して設ける構成と図示したが、図１０に図示するように離間して設ける構成とするもできる。また絶縁体２８０などに埋め込まれた配線ＶＬとして機能するプラグは、容量素子１００ａおよび１００ｂの一方の電極がその機能を兼ねることで図１０に図示するように省略することが可能である。また図１０において、配線ＢＬは配線ＷＬａ、ＷＬｂと直交するよう配置する構成を図示している。
【０１１２】
なお、図１３（Ａ）などでは、導電体２４０ａ、導電体２４０ｂ、および導電体２４０ｃが直線上に配置されているが、本実施の形態に示す半導体装置はこれに限られるものではなく、メモリセルアレイの回路配置や駆動方法に合わせて適宜配置すればよい。また、導電体２４０ａおよび導電体２４０ｃは必ずしも設けなくてもよい。例えば、図１６に示すように、導電体１２０ｂおよび導電体１２０ｃを延伸させて配線としても機能させる場合は、導電体２４０ａおよび導電体２４０ｃを設けなくてもよい。また、導電体１２０ａおよび導電体１２０ｂと同様に、導電体２６０ａ、導電体２６０ｂ、導電体２０３ａ、および導電体２０３ｂも配線として機能させてよく、その場合、トランジスタ２００ａまたはトランジスタ２００ｂのチャネル幅方に延伸して設けてもよい。なお、図１６では、配線として機能する導電体１２０ａ、導電体１２０ｂ、導電体２０３ａ、および導電体２０３ｂを導電体２６０ａおよび導電体２６０ｂと同じ方向に延伸させているが、本実施の形態に示す半導体装置はこれに限られるものではなく、メモリセルアレイの回路配置や駆動方法に合わせて適宜配置すればよい。
【０１１３】
図１６に示すメモリセル６００ａおよびメモリセル６００ｂは、図１７に図示するように、配線ＷＬａおよび配線ＷＬｂと、配線ビット線ＢＬとが直交（図中ｘ方向とｙ方向）するように設ける構成とすることができる。また、配線ＶＬは、配線ＷＬａおよび配線ＷＬｂが延伸する方向（図中ｘ方向）に設ける構成とすることができる。
【０１１４】
図１６に示すメモリセル６００ａおよびメモリセル６００ｂを、３行３列のマトリクス状に配置すると、図１９に示す上面図のようになる。導電体２６０を延伸させた配線は配線ＷＬ＿１から配線ＷＬ＿６となり、導電体１２０を延伸させた配線は配線ＶＬとなる。また、導電体２４０ｂの上面に接して、配線ＢＬ＿１から配線ＢＬ＿３が設けられる。配線ＷＬ＿１から配線ＷＬ＿６の延伸方向と、配線ＢＬ＿１から配線ＢＬ＿３の延伸方向は、概略直交する。図１９に示すように、メモリセル６００ａおよびメモリセル６００ｂを、マトリクス状に配置することで、図１等に示すセルアレイを構成することができる。なお、図１９では、メモリセル６００ａおよびメモリセル６００ｂを３×３個配置する例を示しているが、本実施の形態はこれに限られることなく、セルアレイに含まれるメモリセルまたは配線等の、個数及び配置は、適宜設定すればよい。また、図１９の上面図では、図の明瞭化のために、図１６に示す一部の要素を省いて図示している。
【０１１５】
なお図１８では、図１９に示すＸ１−Ｘ２の一点鎖線で示す部位の断面図である。図１８に図示するように、配線ＢＬ＿１と配線ＷＬ＿１乃至ＷＬ＿４とは直交し、配線ＶＬは、隣接するメモリセル間で共有するように設けられている。
【０１１６】
また、図１９では、酸化物２３０の長辺が配線ＷＬの延伸方向と概略直交するように、酸化物２３０および配線ＷＬを設けたが、これに限られるものではない。例えば、図２０に示すように、酸化物２３０の長辺が配線ＷＬの延伸方向と直交せず、酸化物２３０の長辺が配線ＷＬの延伸方向に対して傾けて配置されるレイアウトにしてもよい。例えば、酸化物２３０の長辺と配線ＷＬの延伸方向のなす角が、２０°以上７０°以下、好ましくは３０°以上６０°以下になるように、酸化物２３０と配線ＷＬを設ければよい。
【０１１７】
このように、配線ＷＬの延伸方向に対して酸化物２３０を傾けて配置することにより、メモリセルを密に配置することができる場合もある。よって、メモリセルアレイの占有面積を低減し、半導体装置の高集積化を図ることができる場合もある。
【０１１８】
図１２（Ａ）に示すように、容量素子１００ａの一部がトランジスタ２００ａと、容量素子１００ｂの一部がトランジスタ２００ｂと、重畳するように形成される。これにより、トランジスタ２００ａ、トランジスタ２００ｂ、容量素子１００ａ、および容量素子１００ｂの投影面積の合計を小さくし、メモリセル６００ａおよびメモリセル６００ｂの占有面積を低減することができる。よって、上記半導体装置の微細化および高集積化が容易になる。また、トランジスタ２００ａ、トランジスタ２００ｂ、容量素子１００ａ、および容量素子１００ｂを同じ工程で形成することができるので、工程を短縮し、生産性を向上させることができる。
【０１１９】
トランジスタ２００ａのソースおよびドレインの一方と、トランジスタ２００ｂのソースおよびドレインの一方は、層２４２ｂを介して導電体２４０ｂと電気的に接続している。これにより、トランジスタ２００ａおよびトランジスタ２００ｂの配線ＢＬとのコンタクト部が共有され、トランジスタ２００ａおよびトランジスタ２００ｂを配線ＢＬと接続させるためのプラグとコンタクトホールの数を低減することができる。このように、ソースおよびドレインの一方と電気的に接続する配線を共有することで、メモリセルアレイの占有面積をさらに縮小することができる。
【０１２０】
なお、メモリセル６００ａおよびメモリセル６００ｂにおいて、トランジスタ２００ａのチャネル長方向とトランジスタ２００ｂのチャネル長方向が平行になるように、トランジスタ２００ａ、トランジスタ２００ｂ、容量素子１００ａ、および容量素子１００ｂを設けているが、本実施の形態に示す半導体装置はこれに限られるものではない。図１等に示すメモリセル６００ａおよびメモリセル６００ｂは、半導体装置の構成の一例であり、回路構成や駆動方法に応じて、適切な構造のトランジスタを、適宜配置すればよい。
【０１２１】
次に、トランジスタ２００ａおよびトランジスタ２００ｂの半導体層として機能する酸化物２３０に係る詳細の説明を行う。以下において、特段の記載を行わない場合、トランジスタ７００の酸化物７３０についても酸化物２３０の記載を参酌するものとする。トランジスタ２００ａおよびトランジスタ２００ｂは、チャネルが形成される領域（以下、チャネル形成領域ともいう。）を含む酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃａ、および酸化物２３０ｃｂ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。
【０１２２】
チャネル形成領域に酸化物半導体を用いたトランジスタ２００は、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタ２００に用いることができる。
【０１２３】
例えば、酸化物２３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物２３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
【０１２４】
ここで、酸化物半導体は、酸化物半導体を構成する元素の他に、アルミニウム、ルテニウム、チタン、タンタル、クロム、タングステン、などの金属元素が添加されることで、金属化合物を形成し、低抵抗化する。なお、好ましくは、アルミニウム、チタン、タンタル、タングステンなどを用いることが好ましい。
【０１２５】
酸化物半導体に、金属元素を添加するには、例えば、酸化物半導体上に、当該金属元素を含む金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を設けるとよい。また、当該膜を設けることで、当該膜と酸化物半導体との界面、または当該界面近傍に位置する酸化物半導体中の一部の酸素が該膜などに吸収され、酸素欠損を形成し、当該界面近傍が低抵抗化する場合がある。
【０１２６】
また、酸化物半導体上に、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を設けた後、窒素を含む雰囲気下で、熱処理を行うとよい。窒素を含む雰囲気下での熱処理により、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜から、当該膜の成分である金属元素が酸化物半導体へ、または酸化物半導体の成分である金属元素が当該膜へと、拡散し、酸化物半導体と、当該膜とが金属化合物を形成し、低抵抗化することができる。酸化物半導体に添加された金属元素は、酸化物半導体と金属元素と、金属化合物を形成することで、比較的安定な状態となるため、信頼性の高い半導体装置を提供することができる。
【０１２７】
また、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜と、酸化物半導体との界面に、化合物層（以下、異層ともいう。）が形成されていてもよい。なお、化合物層（異層）とは、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜の成分と、酸化物半導体の成分とを含む金属化合物を有する層とする。例えば、化合物層として、酸化物半導体の金属元素と、添加された金属元素とが、合金化した層が形成されていてもよい。当該合金化した層は、比較的安定な状態であり、信頼性の高い半導体装置を提供することができる。
【０１２８】
また、酸化物半導体に存在する水素は、酸化物半導体の低抵抗化した領域に拡散し、低抵抗化した領域に存在する酸素欠損の中に入った場合、比較的安定な状態となる。また、酸化物半導体に存在する酸素欠損中の水素は、２５０℃以上の熱処理によって、酸素欠損から抜け出し、酸化物半導体の低抵抗化した領域に拡散し、低抵抗化した領域に存在する酸素欠損の中に入り、比較的安定な状態となることがわかっている。従って、熱処理によって、酸化物半導体の低抵抗化した領域、または金属化合物が形成された領域は、より低抵抗化し、低抵抗化していない酸化物半導体は、高純度化（水、水素などの不純物の低減）し、より高抵抗化する傾向がある。
【０１２９】
また、酸化物半導体は、水素、または窒素などの不純物元素が存在すると、キャリア密度が増加する。酸化物半導体中の水素は、金属原子と結合する酸素と反応して水になり、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ると、キャリア密度は増加する。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。つまり、窒素、または水素を有する酸化物半導体は、低抵抗化される。
【０１３０】
従って、酸化物半導体に、金属元素、並びに、水素、および窒素などの不純物元素を、選択的に添加することで、酸化物半導体に高抵抗領域、および低抵抗領域を設けることができる。つまり、酸化物２３０を選択的に低抵抗化することで、島状に加工した酸化物２３０に、キャリア密度が低い半導体として機能する領域と、ソース領域、またはドレイン領域として機能する低抵抗化した領域を設けることができる。
【０１３１】
ここで、図１２（Ｂ）において破線で囲む、選択的に低抵抗化した酸化物２３０ｂを含む領域２３９の拡大図を図１５に示す。
【０１３２】
図１５に示すように、酸化物２３０は、領域２３４ａ、領域２３４ｂ、領域２３１ａ、領域２３１ｂ、領域２３１ｃ、領域２３２ａ、領域２３２ｂ、領域２３２ｃ、および領域２３２ｄを有する。ここで、領域２３４ａはトランジスタ２００ａのチャネル形成領域として機能し、領域２３４ｂはトランジスタ２００ｂのチャネル形成領域として機能する。また、領域２３１ａはトランジスタ２００ａのソース領域およびドレイン領域の一方として機能し、領域２３１ｂはトランジスタ２００ａのソース領域およびドレイン領域の他方、およびトランジスタ２００ｂのソース領域およびドレイン領域の一方として機能し、領域２３１ｃはトランジスタ２００ｂのソース領域およびドレイン領域の他方として機能する。また、領域２３２ａは領域２３４ａと領域２３１ａとの間に位置し、領域２３２ｂは領域２３４ａと領域２３１ｂとの間に位置し、領域２３２ｃは領域２３４ｂと領域２３１ｂとの間に位置し、領域２３２ｄは領域２３４ｂと領域２３１ｃとの間に位置する。なお、以下において、領域２３４ａおよび領域２３４ｂをまとめて領域２３４という場合がある。また、以下において、領域２３１ａ、領域２３１ｂ、および領域２３１ｃをまとめて領域２３１という場合がある。領域２３２ａ、領域２３２ｂ、領域２３２ｃ、および領域２３２ｄをまとめて領域２３２という場合がある。
【０１３３】
なお、領域２３１ａの上に絶縁体１３０ａと導電体１２０ａが設けられており、領域２３１ａは容量素子１００ａの電極の一方として機能する。また、領域２３１ｃの上に絶縁体１３０ｂと導電体１２０ｃが設けられており、領域２３１ｃは容量素子１００ｂの電極の一方として機能する。酸化物２３０の領域２３１は低抵抗化されており、導電性酸化物である。従って、容量素子１００の電極の一方として機能することができる。
【０１３４】
ソース領域またはドレイン領域として機能する領域２３１は、酸素濃度が低く、低抵抗化した領域である。また、チャネル形成領域として機能する領域２３４は、ソース領域またはドレイン領域として機能する領域２３１よりも、酸素濃度が高く、キャリア密度が低い高抵抗領域である。また、領域２３２は、ソース領域またはドレイン領域として機能する領域２３１よりも、酸素濃度が高く、キャリア密度が低い、かつ、チャネル形成領域として機能する領域２３４よりも、酸素濃度が低く、キャリア密度が高い領域である。
【０１３５】
なお、領域２３１は、金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が領域２３２、および領域２３４よりも高いことが好ましい。
【０１３６】
例えば、領域２３１は、酸化物２３０の他に、アルミニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素の中から選ばれるいずれか一つまたは複数の金属元素を有することが好ましい。
【０１３７】
領域２３１を形成するために、例えば、酸化物２３０の領域２３１に接して、金属元素を有する膜を設ければよい。当該金属元素を有する膜は、領域２３１の形成後に、エッチング処理などで除去すればよい。なお、当該金属元素を有する膜として、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜を用いることができる。その際、当該金属元素を有する膜と、酸化物２３０との間に、層２４２が形成されることが好ましい。例えば層２４２は、酸化物２３０の上面および側面に形成される場合がある。なお、層２４２は、当該金属元素を有する膜の成分と、酸化物２３０の成分とを含む金属化合物を有する層とし、化合物層と呼ぶこともできる。例えば、層２４２として、酸化物２３０中の金属元素と、添加された金属元素とが、合金化した層が形成されていてもよい。
【０１３８】
酸化物２３０に、金属元素が添加されることで、酸化物２３０中に、金属化合物が形成され、領域２３１を低抵抗化することができる。なお、当該金属化合物は、必ずしも、酸化物２３０中に形成されていなくともよい。例えば、酸化物２３０の表面に層２４２が形成されてもよいし、酸化物２３０と絶縁体１３０の間に層２４２が形成されてもよい。
【０１３９】
従って、領域２３１は、層２４２の低抵抗化領域も含む場合がある。よって、層２４２の少なくとも一部がトランジスタ２００ａまたはトランジスタ２００ｂのソース領域またはドレイン領域として機能し得る。ここで、層２４２は、領域２３１ａ、領域２３１ｂ、および領域２３１ｃに形成され、それぞれ、層２４２ａ、層２４２ｂ、および層２４２ｃとなる。
【０１４０】
領域２３２は、絶縁体２７５と重畳する領域を有する。領域２３２は、アルミニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が領域２３４よりも高いことが好ましい。例えば、酸化物２３０の領域２３１に接して、上記金属元素を有する膜を設けることで、上記金属元素を有する膜中の成分と、酸化物半導体の成分とが、金属化合物を形成する場合がある。当該金属化合物は、酸化物２３０に含まれる水素を引き寄せる場合がある。従って、領域２３１の近傍である領域２３２の水素の濃度が高くなる場合がある。
【０１４１】
なお、領域２３２ａ、および領域２３２ｂのいずれか一方または双方は、導電体２６０ａと重畳する領域を有する構成としてもよい。当該構成とすることで、導電体２６０ａと、領域２３２ａおよび領域２３２ｂとを、オーバーラップさせることが可能となる。また、同様に、領域２３２ｃ、および領域２３２ｄのいずれか一方または双方は、導電体２６０ｂと重畳する領域を有する構成としてもよい。当該構成とすることで、導電体２６０ｂと、領域２３２ｃおよび領域２３２ｄとを、オーバーラップさせることが可能となる。
【０１４２】
また、図１５では、領域２３４、領域２３１、および領域２３２が、酸化物２３０ｂに形成されているが、これに限られない。例えば、これらの領域は層２４２、層２４２と酸化物２３０との間に形成された化合物層、酸化物２３０ａ、および酸化物２３０ｃにも、形成されていてもよい。また、図１５では、各領域の境界を、酸化物２３０の上面に対して略垂直に表示しているが、本実施の形態はこれに限られるものではない。例えば、領域２３２が酸化物２３０ｂの表面近傍では導電体２６０側に張り出し、酸化物２３０ａの下面近傍では、導電体２４０ａ側または導電体２４０ｂ側に後退する形状になる場合がある。
【０１４３】
また、酸化物２３０において、各領域の境界は明確に検出することが困難な場合がある。各領域内で検出される金属元素、並びに水素、および窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化（グラデーションともいう。）していてもよい。つまり、チャネル形成領域に近い領域であるほど、金属元素、並びに水素、および窒素などの不純物元素の濃度が減少していればよい。
【０１４４】
酸化物２３０を、選択的に低抵抗化するには、例えば、アルミニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの導電性を高める金属元素、および不純物の少なくとも一を、所望の領域に添加すればよい。なお、不純物としては、酸素欠損を形成する元素、または酸素欠損に捕獲される元素などを用いればよい。例えば、当該元素として、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、およびキセノン等がある。
【０１４５】
領域２３１は、上述の導電性を高める金属元素、酸素欠損を形成する元素、または酸素欠損に捕獲される元素の含有率を高くすることで、キャリア密度を高くし、低抵抗化を図ることができる。
【０１４６】
領域２３１を低抵抗化するために、例えば、酸化物２３０の領域２３１に接して、上記金属元素を有する膜を成膜するとよい。当該金属元素を有する膜としては、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜などを用いることができる。当該金属元素を有する膜は、少なくとも、絶縁体２５０、金属酸化物２５２、導電体２６０、絶縁体２７０、絶縁体２７１、および絶縁体２７５を介して、酸化物２３０上に設けることが好ましい。
【０１４７】
酸化物２３０と上記金属元素を有する膜とが接することにより、当該金属元素を有する膜の成分と、酸化物２３０の成分とが、金属化合物を形成し、領域２３１となり、低抵抗化する。また、酸化物２３０と当該金属元素を有する膜との界面、または当該界面近傍に位置する酸化物２３０中の酸素の一部が層２４２に吸収され、酸化物２３０に酸素欠損を形成し、低抵抗化し、領域２３１を形成する場合がある。
【０１４８】
また、酸化物２３０と、上記金属元素を有する膜とが、接した状態で、窒素を含む雰囲気下において熱処理を行うとよい。当該熱処理により、当該金属元素を有する膜から、当該金属元素を有する膜の成分である金属元素が酸化物２３０へ、または酸化物２３０の成分である金属元素が当該金属元素を有する膜へと、拡散し、酸化物２３０と、当該金属元素を有する膜とが金属化合物を形成し、低抵抗化する。このようにして、酸化物２３０と当該金属元素を有する膜との間に層２４２が形成される。ここで、当該金属元素を有する膜は、絶縁体２５０、金属酸化物２５２、導電体２６０、絶縁体２７０、絶縁体２７１、および絶縁体２７５を介して、酸化物２３０上に設けられているので、層２４２は、酸化物２３０の導電体２６０ａ、導電体２６０ｂ、絶縁体２７５ａ、および絶縁体２７５ｂと重ならない領域に形成される。なお、その際、酸化物２３０の金属元素と、当該金属元素を有する膜の金属元素とが、合金化してもよい。従って、層２４２は合金を含む場合がある。当該合金は、比較的安定な状態であり、信頼性の高い半導体装置を提供することができる。
【０１４９】
上記熱処理は、例えば、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、熱処理は、窒素または不活性ガス雰囲気で行う。また、熱処理は減圧状態で行ってもよい。また、窒素または不活性ガス雰囲気で加熱処理した後に、酸化性ガスを含む雰囲気で加熱処理を行ってもよい。
【０１５０】
また、酸化物２３０中の水素は、領域２３１に拡散し、領域２３１に存在する酸素欠損の中に入った場合、比較的安定な状態となる。また、領域２３４に存在する酸素欠損中の水素は、２５０℃以上の熱処理によって、酸素欠損から抜け出し、領域２３１に拡散し、領域２３１に存在する酸素欠損の中に入り、比較的安定な状態となる。従って、熱処理によって、領域２３１は、より低抵抗化し、領域２３４は、高純度化（水、水素などの不純物の低減）し、より高抵抗化する。
【０１５１】
一方、酸化物２３０の導電体２６０、および絶縁体２７５と重畳する領域（領域２３４、および領域２３２）は、導電体２６０、および絶縁体２７５を介しているため、金属元素の添加が抑制される。また、酸化物２３０の領域２３４、および領域２３２において、酸化物２３０中の酸素原子が、上述した上記金属元素を有する膜へ吸収されることが抑制される。
【０１５２】
また、上記金属元素を有する膜に、酸化物２３０の領域２３１、および領域２３１に近接する領域２３２の酸素が吸収されることで、領域２３１、および領域２３２に酸素欠損が生じる場合がある。酸化物２３０中の水素が、当該酸素欠損に入ることで、領域２３１、および領域２３２のキャリア密度は増加する。従って、酸化物２３０の領域２３１、および領域２３２は、低抵抗化される。
【０１５３】
ここで、上記金属元素を有する膜が、水素を吸収する特性を有する場合、酸化物２３０中の水素は、当該膜へと吸収される。従って、酸化物２３０中の不純物である水素を低減することができる。上記金属元素を有する膜は、後の工程で、酸化物２３０から吸収した水素とともに除去してもよい。
【０１５４】
なお、上記金属元素を有する膜は、必ずしも除去しなくともよい。例えば、上記金属元素を有する膜を絶縁化し、高抵抗化している場合は、残存させてもよい。例えば、上記金属元素を有する膜は、酸化物２３０から吸収した酸素により、酸化し、絶縁体となり、高抵抗化する場合がある。その場合、上記金属元素を有する膜は、層間膜として機能する場合がある。
【０１５５】
また、例えば、上記金属元素を有する膜に、導電性を有する領域が残存している場合、熱処理を行うことにより、酸化させることで、絶縁体となり、高抵抗化する。当該熱処理は、例えば、酸化性雰囲気下で行うことが好ましい。また、上記金属元素を有する膜の近傍に酸素を有する構造体がある場合、熱処理を行うことで、上記金属元素を有する膜は、当該構造体が有する酸素と反応し、酸化する場合がある。
【０１５６】
上記金属元素を有する膜を、絶縁体として残存させることで、層間膜および容量素子１００の誘電体として機能させることができる。当該構造とする場合、上記金属元素を有する膜は、後工程で、絶縁化させることができる程度の膜厚で設ける。例えば、上記金属元素を有する膜は、０．５ｎｍ以上５ｎｍ以下、好ましくは１ｎｍ以上２ｎｍ以下の膜厚で設けるとよい。なお、上記酸化性雰囲気下で熱処理を行う場合には、酸化物２３０と、上記金属元素を有する膜とが、接した状態で、窒素を含む雰囲気下において一度熱処理を行ったあとに行うと好適である。窒素を含む雰囲気下において、一度熱処理を行うことで、酸化物２３０中の酸素が上記金属元素を有する膜に拡散しやすくなる。
【０１５７】
また、層２４２を形成した後で、上記金属元素を有する膜が十分な導電性を有している場合、上記金属元素を有する膜の一部を除去して、トランジスタ２００のソース電極またはドレイン電極として機能する導電体を形成してもよい。当該金属元素を有する膜の膜厚を十分厚く、例えば１０ｎｍ以上２００ｎｍ以下程度にしておくことで、ソース電極またはドレイン電極として機能する導電体に十分な導電性を与えることができる。ソース電極またはドレイン電極として機能する導電体は、金属元素を有する酸化膜、または金属元素を有する窒化膜としてもよい。
【０１５８】
ここで、酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネルが形成される領域に不純物及び酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体中のチャネルが形成される領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となりやすい。従って、チャネルが形成される領域２３４中の酸素欠損はできる限り低減されていることが好ましい。
【０１５９】
そこで、図１５に示すように、絶縁体２５０、酸化物２３０ｂの領域２３２、および酸化物２３０ｃに接して、化学量論的組成を満たす酸素よりも多くの酸素（過剰酸素ともいう。）を含む絶縁体２７５を設けることが好ましい。つまり、絶縁体２７５が有する過剰酸素が、酸化物２３０の領域２３４へと拡散することで、酸化物２３０の領域２３４における酸素欠損を低減することができる。
【０１６０】
また、絶縁体２７５に過剰酸素領域を設けるには、絶縁体２７５に接する絶縁体２７３として、酸化物を、スパッタリング法により成膜するとよい。酸化物の成膜にスパッタリング法を用いることにより、水または水素などの不純物の少ない絶縁体を成膜することができる。スパッタリング法を用いる場合は、例えば、対向ターゲット型のスパッタリング装置を用いて成膜することが好ましい。対向ターゲット型のスパッタリング装置は、対向するターゲット間の高電界領域に被成膜面が晒されることなく成膜できるので、被成膜面がプラズマによる損傷を受けにくく成膜することができるので、絶縁体２７３となる絶縁体の成膜時に酸化物２３０への成膜ダメージを小さくすることができるので好ましい。対向ターゲット型のスパッタリング装置を用いた成膜法を、ＶＤＳＰ（Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ  ＳＰ）（登録商標）と呼ぶことができる。
【０１６１】
スパッタリング法による成膜時には、ターゲットと基板との間には、イオンとスパッタされた粒子とが存在する。例えば、ターゲットは、電源が接続されており、電位Ｅ０が与えられる。また、基板は、接地電位などの電位Ｅ１が与えられる。ただし、基板が電気的に浮いていてもよい。また、ターゲットと基板の間には電位Ｅ２となる領域が存在する。各電位の大小関係は、Ｅ２＞Ｅ１＞Ｅ０である。
【０１６２】
プラズマ内のイオンが、電位差Ｅ２−Ｅ０によって加速され、ターゲットに衝突することにより、ターゲットからスパッタされた粒子がはじき出される。このスパッタされた粒子が成膜表面に付着し、堆積することにより成膜が行われる。また、一部のイオンはターゲットによって反跳し、反跳イオンとして形成された膜を介して、形成された膜を通過し、被成膜面と接する絶縁体２７５に取り込まれる場合がある。また、プラズマ内のイオンは、電位差Ｅ２−Ｅ１によって加速され、成膜表面を衝撃する。この際、一部のイオンは、絶縁体２７５内部まで到達する。イオンが絶縁体２７５に取り込まれることにより、イオンが取り込まれた領域が絶縁体２７５に形成される。つまり、イオンが酸素を含むイオンであった場合において、絶縁体２７５に過剰酸素領域が形成される。
【０１６３】
絶縁体２７５に過剰な酸素を導入することで、絶縁体２７５中に過剰酸素領域を形成することができる。絶縁体２７５の過剰な酸素は、酸化物２３０の領域２３４に供給され、酸化物２３０の酸素欠損を補償することができる。
【０１６４】
なお、絶縁体２７５は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを用いることが好ましい。酸化窒化シリコンなどの材料は、過剰酸素領域を形成されやすい傾向がある。一方、上述の酸化窒化シリコンなどの材料と比較して、酸化物２３０は、スパッタリング法を用いた酸化膜を、酸化物２３０上に形成したとしても、過剰酸素領域が形成しにくい傾向がある。従って、過剰酸素領域を有する絶縁体２７５を、酸化物２３０の領域２３４の周辺に設けることで、酸化物２３０の領域２３４へ、絶縁体２７５の過剰酸素を効果的に供給することができる。
【０１６５】
また、絶縁体２７３は、酸化アルミニウムを用いることが好ましい。酸化アルミニウムは、酸化物２３０と近接した状態で、熱処理を行うことで、酸化物２３０中の水素を引き抜く場合がある。なお、酸化物２３０と、酸化アルミニウムとの間に層２４２が設けられている場合、層２４２中の水素を酸化アルミニウムが吸収し、水素が低減された層２４２は、酸化物２３０中の水素を吸収する場合がある。図１５に示す構成では、導電体２４０ｂを形成する前に、酸化アルミニウムが層２４２ｂから水素を吸収することができる。従って、酸化物２３０中の水素濃度を低減することができる。また、絶縁体２７３と、酸化物２３０とを近接した状態で熱処理を行うことで、絶縁体２７３から酸化物２３０、絶縁体２２４、または絶縁体２２２に酸素を供給できる場合がある。
【０１６６】
上記構成、または上記工程を組み合わせることで、酸化物２３０の選択的な低抵抗化を行うことができる。
【０１６７】
つまり、酸化物２３０に低抵抗領域を形成する際に、ゲート電極として機能する導電体２６０、および絶縁体２７５をマスクとすることで、自己整合的に酸化物２３０は低抵抗化する。そのため、複数のトランジスタ２００を同時に形成する場合、トランジスタ間の電気特性バラつきを小さくすることができる。また、トランジスタ２００のチャネル長は、導電体２６０の幅、または絶縁体２７５の膜厚により決定され、導電体２６０の幅を最小加工寸法とすることにより、トランジスタ２００の微細化が可能となる。
【０１６８】
以上より、各領域の範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
【０１６９】
また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。また、チャネル形成領域に酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流（オフ電流）が小さいため、低消費電力の半導体装置を提供できる。また、トランジスタ２００は、オフ電流が小さいため、これを半導体装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、半導体装置の消費電力を十分に低減することができる。
【０１７０】
以上より、オン電流が大きいトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さいトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
【０１７１】
以下では、本実施の形態に示す半導体装置の層構造の詳細な構成について説明する。以下において、特段の記載を行わない場合、トランジスタ７００の詳細な構成についてもトランジスタ２００の詳細な構成の記載を参酌するものとする。
【０１７２】
導電体２０３は、図１２（Ａ）、および図１３（Ａ）に示すように、チャネル幅方向に延伸されており、導電体２０５に電位を印加する配線として機能する。なお、導電体２０３は、絶縁体２１２に埋め込まれて設けることが好ましい。
【０１７３】
導電体２０５ａは、酸化物２３０および導電体２６０ａと、導電体２０５ｂは、酸化物２３０および導電体２６０ｂと、重なるように配置する。また、導電体２０５ａは導電体２０３ａの上に、導電体２０５ｂは導電体２０３ｂの上に、接して設けるとよい。また、導電体２０５は、絶縁体２１４および絶縁体２１６に埋め込まれて設けることが好ましい。
【０１７４】
ここで、導電体２６０は、第１のゲート（フロントゲートともいう。）電極として機能する場合がある。また、導電体２０５は、第２のゲート（バックゲートともいう。）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００の閾値電圧を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００の閾値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
【０１７５】
また、導電体２０３上に導電体２０５を設けることで、第１のゲート電極、および配線としての機能を有する導電体２６０と、導電体２０３との距離を適宜設計することが可能となる。つまり、導電体２０３と導電体２６０の間に絶縁体２１４および絶縁体２１６などが設けられることで、導電体２０３と導電体２６０の間の寄生容量を低減し、導電体２０３と導電体２６０の間の絶縁耐圧を高めることができる。
【０１７６】
また、導電体２０３と導電体２６０の間の寄生容量を低減することで、トランジスタ２００のスイッチング速度を向上させ、高い周波数特性を有するトランジスタにすることができる。また、導電体２０３と導電体２６０の間の絶縁耐圧を高めることで、トランジスタ２００の信頼性を向上させることができる。よって、絶縁体２１４および絶縁体２１６の膜厚を厚くすることが好ましい。なお、導電体２０３の延伸方向はこれに限られず、例えば、トランジスタ２００のチャネル長方向に延伸されてもよい。
【０１７７】
なお、導電体２０５は、図１２（Ａ）に示すように、酸化物２３０、および導電体２６０と重なるように配置する。また、導電体２０５は、酸化物２３０における領域２３４よりも、大きく設けるとよい。特に、図１３（Ａ）に示すように、導電体２０５ａは、酸化物２３０の領域２３４ａのチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面において、導電体２０５ａと、導電体２６０ａとは、絶縁体を介して重畳していることが好ましい。なお、図１３（Ａ）はトランジスタ２００ａを示しているが、トランジスタ２００ｂについても同様である。
【０１７８】
上記構成を有することで、導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界と、がつながり、酸化物２３０に形成されるチャネル形成領域を覆うことができる。
【０１７９】
つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、領域２３４のチャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
【０１８０】
また、導電体２０５は、絶縁体２１４および絶縁体２１６の開口の内壁に接して第１の導電体が形成され、さらに内側に第２の導電体が形成されている。ここで、第１の導電体および第２の導電体の上面の高さと、絶縁体２１６の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体２０５の第１の導電体および導電体２０５の第２の導電体を積層する構成について示しているが、本発明の一態様はこれに限られるものではない。例えば、導電体２０５は、単層、または３層以上の積層構造として設ける構成にしてもよい。
【０１８１】
ここで、導電体２０５、または導電体２０３の第１の導電体は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子など）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。
【０１８２】
導電体２０５、または導電体２０３の第１の導電体が酸素の拡散を抑制する機能を持つことにより、導電体２０５、または導電体２０３の第２の導電体が酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。したがって、導電体２０５、または導電体２０３の第１の導電体としては、上記導電性材料を単層または積層とすればよい。これにより、絶縁体２１０より基板側から、水素、水などの不純物が、導電体２０３、および導電体２０５を通じて、トランジスタ２００側に拡散するのを抑制することができる。
【０１８３】
また、導電体２０５の第２の導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２０５の第２の導電体を単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０１８４】
また、導電体２０３の第２の導電体は、配線として機能するため、導電体２０５の第２の導電体より導電性が高い導電体を用いることが好ましい。例えば、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２０３の第２の導電体は積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０１８５】
特に、導電体２０３に、銅を用いることが好ましい。銅は抵抗が小さいため、配線等に用いることが好ましい。一方、銅は拡散しやすいため、酸化物２３０に拡散することで、トランジスタ２００の電気特性を低下させる場合がある。そこで、例えば、絶縁体２１４には、銅の透過性が低い酸化アルミニウム、または酸化ハフニウムなどの材料を用いることで、銅の拡散を抑えることができる。
【０１８６】
また、図１２等では、トランジスタ２００ａとトランジスタ２００ｂにそれぞれ、バックゲートとして機能する導電体２０５ａ、導電体２０５ｂを設けたが、本実施の形態に係る半導体装置はこれに限られるものではない。トランジスタ２００ａとトランジスタ２００ｂでバックゲートをそれぞれ独立して制御する必要がない場合、同一の導電層でトランジスタ２００ａのバックゲートとトランジスタ２００ｂのバックゲートを兼ねることができる。例えば、図２１に示すように、導電体２０５ａおよび導電体２０５ｂの代わりに導電体２０５ｃを設ける構成にすればよい。導電体２０５ｃは、トランジスタ２００ａのバックゲートおよびトランジスタ２００５ｂのバックゲートとして機能する。トランジスタ２００ａおよびトランジスタ２００ｂのバックゲートを個別で設ける場合、当該バックゲートをパターニングするために、バックゲート間に間隔を設ける必要があるが、トランジスタ２００ａおよびトランジスタ２００ｂのバックゲートを同一の導電層で設けることにより、当該間隔を設ける必要がない。よって、メモリセル６００ａ及びメモリセル６００ｂの占有面積を低減し、本実施の形態に係る半導体装置をさらに高集積化することができる。また、導電体２０５ｃの下に配線ＢＧＬとして機能する導電体２０３ｃを設けてもよい。なお、導電体２０５ｃは、導電体２０５と同様の構成を有し、導電体２０５の記載を参酌することができる。また、導電体２０３ｃは、導電体２０３と同様の構成を有し、導電体２０３の記載を参酌することができる。
【０１８７】
また、図２１に示す半導体装置では、導電体２０５ｃの側面の一が絶縁体２７５ａの側面の一と概略重なり、導電体２０５ｃの側面の一が絶縁体２７５ｂの側面の一と概略重なるように、配置しているが、本実施の形態に係る半導体装置はこれに限られるものではない。例えば、図２２に示すように、導電体２０５ｃの側面の一が導電体２６０ａの側面の一と概略重なり、導電体２０５ｃの側面の一が導電体２６０ｂの側面の一と概略重なるように、配置してもよい。言い換えると、図２２では、導電体２０５ｃのトランジスタ２００のチャネル長方向の長さが、図２１似示す導電体２０５ｃよりも短くなっている。図２２に示すように、導電体２０５ｃを設けることにより、図２１に示すトランジスタ２００ａおよびトランジスタ２００ｂより、導電体２０５ｃの側面の一と領域２３１ａの距離、および導電体２０５ｃの側面の一と領域２３１ｃの距離を、大きくし、これらの間に発生する寄生容量やリーク電流を低減することができる。
【０１８８】
なお、導電体２０５、絶縁体２１４、および絶縁体２１６は必ずしも設けなくともよい。その場合、導電体２０３の一部が第２のゲート電極として機能することができる。
【０１８９】
絶縁体２１０、絶縁体２１４、および絶縁体２８２は、水または水素などの不純物が、基板側または絶縁体２８４側からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１０、絶縁体２１４、および絶縁体２８２は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子など）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。
【０１９０】
例えば、絶縁体２１０、および絶縁体２８２として酸化アルミニウムなどを用い、絶縁体２１４として窒化シリコンなどを用いることが好ましい。これにより、水素、水などの不純物が絶縁体２１０および絶縁体２１４よりも基板側からトランジスタ２００側に拡散することを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１０および絶縁体２１４よりも基板側に、拡散することを抑制することができる。または、水素、水などの不純物が、絶縁体２８２よりも絶縁体２８４側からトランジスタ２００側に拡散することを抑制することができる。
【０１９１】
また、導電体２０３の上に導電体２０５を積層して設ける構成にすることにより、導電体２０３と導電体２０５の間に絶縁体２１４を設けることができる。ここで、導電体２０３の第２の導電体に銅など拡散しやすい金属を用いても、絶縁体２１４として窒化シリコンなどを設けることにより、当該金属が絶縁体２１４より上の層に拡散するのを抑制することができる。
【０１９２】
また、層間膜として機能する絶縁体２１２、絶縁体２１６、絶縁体２８０、および絶縁体２８４は、絶縁体２１０、または絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０１９３】
例えば、絶縁体２１２、絶縁体２１６、絶縁体２８０、および絶縁体２８４として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【０１９４】
絶縁体２２０、絶縁体２２２、および絶縁体２２４は、ゲート絶縁体としての機能を有する。また、トランジスタ７００に設けられる絶縁体７２４も、絶縁体２２４と同様にゲート絶縁体としての機能を有する。なお、本実施の形態では、絶縁体２２４と絶縁体７２４は分離されているが、絶縁体２２４と絶縁体７２４がつながっていてもよい。
【０１９５】
ここで、酸化物２３０と接する絶縁体２２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体２２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。
【０１９６】
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
【０１９７】
また、絶縁体２２４が、過剰酸素領域を有する場合、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子など）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。
【０１９８】
絶縁体２２２が、酸素の拡散を抑制する機能を有することで、絶縁体２２４が有する過剰酸素領域の酸素は、絶縁体２２０側へ拡散することなく、効率よく酸化物２３０へ供給することができる。また、導電体２０５が、絶縁体２２４が有する過剰酸素領域の酸素と反応することを抑制することができる。
【０１９９】
絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
【０２００】
特に、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０からの酸素の放出や、トランジスタ２００の周辺部から酸化物２３０への水素等の不純物の混入を抑制する層として機能する。
【０２０１】
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【０２０２】
また、絶縁体２２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、ｈｉｇｈ−ｋ材料の絶縁体と絶縁体２２０とを組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
【０２０３】
なお、絶縁体２２０、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
【０２０４】
酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｂ上に酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
【０２０５】
なお、酸化物２３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物２３０ｃは、酸化物２３０ａまたは酸化物２３０ｂに用いることができる金属酸化物を、用いることができる。
【０２０６】
また、酸化物２３０ａおよび酸化物２３０ｃの伝導帯下端のエネルギーが、酸化物２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物２３０ａおよび酸化物２３０ｃの電子親和力が、酸化物２３０ｂの電子親和力より小さいことが好ましい。
【０２０７】
ここで、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部において、伝導帯下端はなだらかに変化する。換言すると、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部における伝導帯下端は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
【０２０８】
具体的には、酸化物２３０ａと酸化物２３０ｂ、酸化物２３０ｂと酸化物２３０ｃが、酸素以外に共通の元素を有する（主成分とする。）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物２３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物２３０ａおよび酸化物２３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
【０２０９】
このとき、キャリアの主たる経路は酸化物２３０ｂとなる。酸化物２３０ａ、酸化物２３０ｃを上述の構成とすることで、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は高いオン電流を得られる。
【０２１０】
また、酸化物２３０は、領域２３１、領域２３２、および領域２３４を有する。なお、領域２３１の少なくとも一部は、絶縁体２７３と近接する領域を有する。また、領域２３２は、少なくとも、絶縁体２７５と重畳する領域を有する。
【０２１１】
なお、トランジスタ２００をオンさせると、領域２３１ａ、または領域２３１ｂは、ソース領域、またはドレイン領域として機能する。一方、領域２３４の少なくとも一部は、チャネルが形成される領域として機能する。領域２３１と、領域２３４の間に領域２３２を有することで、トランジスタ２００において、オン電流を大きくし、かつ、非導通時のリーク電流（オフ電流）を小さくすることができる。
【０２１２】
トランジスタ２００において、領域２３２を設けることで、ソース領域およびドレイン領域として機能する領域２３１と、チャネルが形成される領域２３４との間に高抵抗領域が形成されないため、トランジスタのオン電流、および移動度を大きくすることができる。また、領域２３２を有することで、チャネル長方向において、ソース領域およびドレイン領域と、第１のゲート電極（導電体２６０）とが重ならないため、両者の間で不要な容量が形成されることを抑制できる。また、領域２３２を有することで、非導通時のリーク電流を小さくすることができる。
【０２１３】
つまり、各領域の範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。例えば、トランジスタ２００をオフ電流が小さくなる構成とし、トランジスタ７００をオン電流が大きくなる構成にすることができる。
【０２１４】
酸化物２３０は、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。例えば、領域２３４となる金属酸化物としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【０２１５】
酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
【０２１６】
絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０ａは酸化物２３０ｃａの上面に接して、絶縁体２５０ｂは酸化物２３０ｃｂの上面に接して、配置することが好ましい。絶縁体２５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。例えば、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、酸素分子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３、または３．０×１０２０ａｔｏｍｓ／ｃｍ３である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下の範囲が好ましい。
【０２１７】
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
【０２１８】
加熱により酸素が放出される絶縁体を、絶縁体２５０として、酸化物２３０ｃの上面に接して設けることにより、絶縁体２５０から、酸化物２３０ｂの領域２３４に効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体２５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
【０２１９】
また、絶縁体２５０が有する過剰酸素を、効率的に酸化物２３０へ供給するために、金属酸化物２５２を設けてもよい。従って、金属酸化物２５２は、絶縁体２５０からの酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物２５２を設けることで、絶縁体２５０から導電体２６０への過剰酸素の拡散が抑制される。つまり、酸化物２３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体２６０の酸化を抑制することができる。
【０２２０】
なお、金属酸化物２５２は、第１のゲートの一部としての機能を有してもよい。例えば、酸化物２３０として用いることができる酸化物半導体を、金属酸化物２５２として用いることができる。その場合、導電体２６０をスパッタリング法で成膜することで、金属酸化物２５２の電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ  Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
【０２２１】
また、金属酸化物２５２は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物２５２は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
【０２２２】
トランジスタ２００において、金属酸化物２５２を単層で示したが、２層以上の積層構造としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁体の一部として機能する金属酸化物とを積層して設けてもよい。
【０２２３】
金属酸化物２５２を有することで、ゲート電極として機能する場合は、導電体２６０からの電界の影響を弱めることなく、トランジスタ２００のオン電流の向上を図ることができる。または、ゲート絶縁体として機能する場合は、絶縁体２５０と、金属酸化物２５２との物理的な厚みにより、導電体２６０と、酸化物２３０との間の距離を保つことで、導電体２６０と酸化物２３０との間のリーク電流を抑制することができる。従って、絶縁体２５０、および金属酸化物２５２との積層構造を設けることで、導電体２６０と酸化物２３０との間の物理的な距離、および導電体２６０から酸化物２３０へかかる電界強度を、容易に適宜調整することができる。
【０２２４】
具体的には、金属酸化物２５２として、酸化物２３０に用いることができる酸化物半導体を低抵抗化することで、金属酸化物２５２として用いることができる。または、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
【０２２５】
特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱履歴において、結晶化しにくいため好ましい。なお、金属酸化物２５２は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
【０２２６】
第１のゲート電極として機能する導電体２６０ａは、導電体２６０ａａ、および導電体２６０ａａ上の導電体２６０ａｂを有する。また、第１のゲート電極として機能する導電体２６０ｂは、導電体２６０ｂａ、および導電体２６０ｂａ上の導電体２６０ｂｂを有する。導電体２６０ａは、導電体２０５の第１の導電体と同様に、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子など）の少なくとも一の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
【０２２７】
導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０、および金属酸化物２５２が有する過剰酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。
【０２２８】
また、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０は、配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０２２９】
また、図１３（Ａ）に示すように、導電体２０５が、酸化物２３０のチャネル幅方向と交わる端部よりも外側の領域において、延伸している場合、導電体２６０は、当該領域において、絶縁体２５０を介して、重畳していることが好ましい。つまり、酸化物２３０の側面の外側において、導電体２０５と、絶縁体２５０と、導電体２６０とは、積層構造を形成することが好ましい。
【０２３０】
上記構成を有することで、導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界と、がつながり、酸化物２３０に形成されるチャネル形成領域を覆うことができる。
【０２３１】
つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、領域２３４のチャネル形成領域を電気的に取り囲むことができる。
【０２３２】
また、導電体２６０ａｂの上にバリア膜として機能する絶縁体２７０ａを、導電体２６０ｂｂの上にバリア膜として機能する絶縁体２７０ｂを、配置してもよい。絶縁体２７０は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体２７０よりも上方からの酸素で導電体２６０が酸化するのを抑制することができる。また、絶縁体２７０よりも上方からの水または水素などの不純物が、導電体２６０および絶縁体２５０を介して、酸化物２３０に混入することを抑制することができる。
【０２３３】
また、絶縁体２７０ａの上にハードマスクとして機能する絶縁体２７１ａを、絶縁体２７０ｂの上にハードマスクとして機能する絶縁体２７１ｂを、配置することが好ましい。絶縁体２７１を設けることで、導電体２６０の加工の際、導電体２６０の側面が概略垂直、具体的には、導電体２６０の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。導電体２６０をこのような形状に加工することで、次に形成する絶縁体２７５を所望の形状に形成することができる。
【０２３４】
なお、絶縁体２７１に、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア膜としての機能を兼ねさせてもよい。その場合、絶縁体２７０は設けなくともよい。
【０２３５】
バッファ層として機能する絶縁体２７５ａは、酸化物２３０ｃａの側面、絶縁体２５０ａの側面、金属酸化物２５２ａの側面、導電体２６０ａの側面、および絶縁体２７０ａの側面に接して設ける。また、バッファ層として機能する絶縁体２７５ｂは、酸化物２３０ｃｂの側面、絶縁体２５０ｂの側面、金属酸化物２５２ｂの側面、導電体２６０ｂの側面、および絶縁体２７０ｂの側面に接して設ける。
【０２３６】
絶縁体２７５ａは、酸化物２３０ｃａ、絶縁体２５０ａ、金属酸化物２５２ａ、導電体２６０ａ、絶縁体２７０ａ、および絶縁体２７１ａを覆って、絶縁膜を成膜し、当該絶縁膜を異方性エッチング（例えば、ドライエッチング処理など）することで形成することができる。絶縁体２７５ｂも絶縁体２７５と同時に形成することができる。
【０２３７】
例えば、絶縁体２７５として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
【０２３８】
また、絶縁体２７５は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体を、絶縁体２７５として、酸化物２３０ｃ、および絶縁体２５０と接して設けることで、絶縁体２５０から、酸化物２３０ｂの領域２３４に効果的に酸素を供給することができる。また、絶縁体２７５中の水または水素などの不純物濃度が低減されていることが好ましい。
【０２３９】
絶縁体１３０は、比誘電率の大きい絶縁体を用いることが好ましく、絶縁体２２２などに用いることができる絶縁体を用いればよい。例えば、アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体を用いることができる。アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。また、絶縁体１３０は、積層構造であってもよい、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などから、２層以上を選び積層構造としても良い。例えば、ＡＬＤ法によって、酸化ハフニウム、酸化アルミニウムおよび酸化ハフニウムを順に成膜し、積層構造とすることが好ましい。酸化ハフニウムおよび酸化アルミニウムの膜厚は、それぞれ、０．５ｎｍ以上５ｎｍ以下とする。このような積層構造とすることで、容量値が大きく、かつ、リーク電流の小さな容量素子１００とすることができる。
【０２４０】
図１２（Ａ）に示すように、上面視において、絶縁体１３０の側面は、導電体１２０の側面と一致しているが、これに限られるものではない。例えば、絶縁体１３０をパターン形成せずに、絶縁体１３０がトランジスタ２００ａ、トランジスタ２００ｂおよびトランジスタ７００を覆う構成にしてもよい。
【０２４１】
導電体１２０は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、図示しないが、導電体１２０は積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０２４２】
また、図１４に示すように、絶縁体１３０ａおよび導電体１２０ａは、酸化物２３０の側面まで覆って設けられることが好ましい。このような構成にすることで、酸化物２３０の側面方向でも容量素子１００ａを形成することができるので、容量素子１００ａの単位面積当たりの電気容量を大きくすることができる。なお、図示していないが、容量素子１００ｂの絶縁体１３０ｂおよび導電体１２０ｂも、容量素子１００ａの絶縁体１３０ａおよび導電体１２０ａと同様に設けられることが好ましい。
【０２４３】
また、絶縁体１３０および導電体１２０の一部が、絶縁体２７１と重なるように、絶縁体１３０および導電体１２０設けられることが好ましい。これにより、領域２３１ａ（領域２３１ｃ）の絶縁体２７５側の端部まで容量素子の電極として機能させることができる。ここで、絶縁体２７５が形成されているので、導電体１２０と導電体２６０の寄生容量を低減することができる。
【０２４４】
絶縁体２７３は、絶縁体２７５ａ、絶縁体２７５ｂ、絶縁体２７１ａ、絶縁体２７１ｂ、層７４２、絶縁体７７５、絶縁体７７１、導電体１２０ａ、および導電体１２０ｂ上に設けられることが好ましい。絶縁体２７３をスパッタリング法で成膜することで、絶縁体２７５、および絶縁体７７５へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物２３０、および酸化物７３０中に酸素を供給することができる。また、絶縁体２７３を、酸化物２３０の層２４２ｃ、および酸化物７３０の層７４２上に設けることで、酸化物２３０、および酸化物７３０中の水素を、絶縁体２７３へと引き抜くことができる。
【０２４５】
例えば、絶縁体２７３として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
【０２４６】
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。
【０２４７】
また、絶縁体２７３の上に、絶縁体２７４を設ける。絶縁体２７４は、バリア性を有し、水素濃度が低減された膜を用いることが好ましい。例えば、絶縁体２７４としては、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコンなどを用いるとよい。バリア性を有する絶縁体２７３と、バリア性を有する絶縁体２７４を設けることで、層間膜など、他の構造体から不純物がトランジスタ２００へ拡散することを抑制することができる。
【０２４８】
また、絶縁体２７４の上に、層間膜として機能する絶縁体２８０を設けることが好ましい。絶縁体２８０は、絶縁体２２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。なお、絶縁体２８０の上に絶縁体２１０と同様の絶縁体２８２を設けてもよい。絶縁体２８２をスパッタリング法で成膜することで、絶縁体２８０の不純物を低減することができる。また、絶縁体２８２を設ける場合、絶縁体２７３および絶縁体２７４のいずれか一方または両方を設けない構成にしてもよい。また、絶縁体２８２上に絶縁体２８０と同様の絶縁体２８４を設けてもよい。
【０２４９】
また、絶縁体２８４、絶縁体２８２、絶縁体２８０、絶縁体２７４、および絶縁体２７３に形成された開口に、導電体２４０ａ、導電体２４０ｂ、導電体２４０ｃ、導電体７４０ａ、および導電体７４０ｂを配置する。導電体２４０ａおよび導電体２４０ｂは、導電体２６０ａを挟んで対向して設け、導電体２４０ｂおよび導電体２４０ｃは、導電体２６０ｂを挟んで対向して設ける。導電体７４０ａおよび導電体７４０ｂは、導電体７６０を挟んで対向して設ける。なお、導電体２４０ａ、導電体２４０ｂ、導電体２４０ｃ、導電体７４０ａ、および導電体７４０ｂの上面の高さは、絶縁体２８４の上面と、同一平面上としてもよい。
【０２５０】
なお、絶縁体２８４、絶縁体２８２、絶縁体２８０、絶縁体２７４、絶縁体２７３、および絶縁体２７５の開口の内壁に接して導電体２４０ｂが形成されている。当該開口の底部の少なくとも一部には酸化物２３０の領域２３１ｂが位置しており、導電体２４０ｂが領域２３１ｂと接する。導電体７４０ａ、および導電体７４０ｂについても同様である。また、導電体２４０ａは導電体１２０ａと接し、導電体２４０ｃは導電体１２０ｂと接する。
【０２５１】
図１２（Ｂ）、図１５に示すように、導電体２４０ｂは、導電体２６０ａと導電体２６０ｂの間に配置される。ここで、導電体２４０ｂは、絶縁体２７５ａおよび絶縁体２７５ｂの側面のいずれか一方または両方と接する領域を有することが好ましい。このとき、導電体２４０ｂを埋め込む開口において、絶縁体２７３が、絶縁体２７５ａおよび絶縁体２７５ｂの側面のいずれか一方または両方と接する領域を有することが好ましい。
【０２５２】
導電体２４０ｂを埋め込む開口を形成するには、絶縁体２８０、絶縁体２７４、絶縁体２７３の開口時に、絶縁体２７５のエッチング速度が、絶縁体２７３のエッチング速度に比べて著しく小さい開口条件とすることが好ましい。絶縁体２７５のエッチング速度を１とすると、絶縁体２７３のエッチング速度は５以上が好ましく、より好ましくは１０以上である。ここで、絶縁体２７５として用いる絶縁性材料は、上記のエッチング速度を満たすように、エッチング条件および絶縁体２７３として用いる絶縁性材料に合わせて適宜選択することが好ましい。例えば、絶縁体２７５として用いる絶縁性材料として、上記の絶縁性材料だけでなく、絶縁体２７０に用いることができる絶縁性材料を用いてもよい。
【０２５３】
また、絶縁体２７３および絶縁体２７４を設けない構成とする場合には、当該開口の形成時に、絶縁体２７５のエッチング速度が、絶縁体２８０のエッチング速度に比べて著しく小さい開口条件とすることが好ましく、絶縁体２７５のエッチング速度を１とすると、絶縁体２８０のエッチング速度は５以上が好ましく、より好ましくは１０以上である。
【０２５４】
このように導電体２４０ｂを埋め込む開口を形成することで、当該開口の形成時に絶縁体２７５ａおよび絶縁体２７５ｂがエッチングストッパーとして機能するので、当該開口が導電体２６０ａ及び導電体２６０ｂに達することを防ぐことができる。よって、導電体２４０ｂ、およびそれを埋め込む開口を、自己整合的に形成することができる。例えば、図２３に示すように、導電体２４０ａ、導電体２４０ｂ、および導電体２４０ｃを形成する開口がトランジスタ２００ｂ側にずれて形成されても、導電体２４０ｂと導電体２６０ｂは接触しない。また、導電体２４０ｂを形成する開口のトランジスタ２００のチャネル長方向の幅を、絶縁体２７５ａと絶縁体２７５ｂの距離より大きくすることで、図２３に示すように、当該開口の位置がずれて形成されても導電体２４０ｂは層２４２ｂと十分なコンタクトを取ることができる。なお、ここで、絶縁体２７１ａおよび絶縁体２７１ｂにも、絶縁体２７５と同じ絶縁性材料を用いて、絶縁体２７１ａおよび絶縁体２７１ｂもエッチングストッパーとして機能させてもよい。
【０２５５】
よって、トランジスタ２００ａおよびトランジスタ２００ｂのコンタクト部と、トランジスタ２００ａのゲートと、トランジスタ２００ａのゲートと、の位置合わせのマージンを広くすることができ、これらの構成の間隔を小さく設計することができる。以上のようにして、上記半導体装置の微細化および高集積化を図ることができる。
【０２５６】
また、図１３（Ｂ）に示すように、導電体２４０ｂは、層２４２ｂを介して、酸化物２３０の側面と重畳することが好ましい。特に、導電体２４０ｂは、酸化物２３０のチャネル幅方向と交わる側面において、Ａ５側の側面、およびＡ６側の側面の双方または一方と重畳することが好ましい。このように、導電体２４０ｂが、ソース領域またはドレイン領域となる領域２３１ｂにおいて、酸化物２３０の側面と重畳する構成とすることで、導電体２４０ｂとトランジスタ２００のコンタクト部の投影面積を増やすことなく、コンタクト部の接触面積を増加させ、導電体２４０ｂとトランジスタ２００の接触抵抗を低減することができる。これにより、トランジスタのソース電極およびドレイン電極の微細化を図りつつ、オン電流を大きくすることができる。なお、図１３（Ｂ）では、導電体２４０ｂのチャネル幅方向の長さは、酸化物２３０のチャネル幅方向の長さより大きいが、本実施の形態に示す半導体装置はこれに限られるものではなく、例えば、導電体２４０ｂのチャネル幅方向の長さが、酸化物２３０のチャネル幅方向の長さと同程度になる構成にしてもよい。
【０２５７】
また、導電体７４０ａ、および導電体７４０ｂも上記の導電体２４０ｂと同様の構成にすることができる。
【０２５８】
導電体２４０、および導電体７４０は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０、および導電体７４０は積層構造としてもよい。
【０２５９】
ここで、例えば、絶縁体２８４、絶縁体２８２、絶縁体２８０、絶縁体２７４、および絶縁体２７３に開口を形成する際に、酸化物２３０において、領域２３１の低抵抗化した領域が除去され、低抵抗化していない酸化物２３０が露出する場合がある。その場合、導電体２４０の酸化物２３０と接する導電体（以下、導電体２４０の第１の導電体ともいう。）に用いる導電体として、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を用いるとよい。つまり、低抵抗化していない酸化物２３０と導電体２４０の第１の導電体とが接することで、金属化合物、または酸化物２３０に酸素欠損が形成され、酸化物２３０の領域２３１が、低抵抗化する。従って、導電体２４０の第１の導電体と接する酸化物２３０を低抵抗化することで、酸化物２３０と導電体２４０とのコンタクト抵抗を低減することができる。従って、導電体２４０の第１の導電体は、例えば、アルミニウム、ルテニウム、チタン、タンタル、タングステン、などの金属元素を含むことが好ましい。導電体７４０も同様の構造にすればよい。
【０２６０】
また、導電体２４０、および導電体７４０を積層構造とする場合、絶縁体２８４、絶縁体２８２、絶縁体２８０、絶縁体２７４、および絶縁体２７３と接する導電体には、導電体２０５の第１の導電体などと同様に、水または水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、水または水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、絶縁体２８４より上層から水素、水などの不純物が、導電体２４０、および導電体７４０を通じて酸化物２３０および酸化物７３０に混入するのを抑制することができる。
【０２６１】
また、図示しないが、導電体２４０、および導電体７４０の上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。なお、当該導電体は、導電体２０３などと同様に、絶縁体に設けられた開口に埋め込むように形成してもよい。
【０２６２】
また、絶縁体２８４上に、絶縁体１５０を設けてもよい。絶縁体１５０は、絶縁体２８０と同様の材料を用いて設けることができる。また、絶縁体１５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
【０２６３】
また、絶縁体１５０に形成された開口に導電体１１２を設けることが好ましい。導電体１１２はトランジスタ２００、トランジスタ７００、容量素子１００などの配線として機能する。
【０２６４】
導電体１１２には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
【０２６５】
図９（Ａ）では、導電体１１２は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
【０２６６】
以上のような構成で、上記実施の形態に示す半導体装置を形成することで、１４ｎｍ世代以降のプロセスルールにも対応して、半導体装置の、微細化、高集積化を図ることができる。
【０２６７】
＜半導体装置の構成材料＞
以下では、半導体装置に用いることができる構成材料について説明する。以下において、特段の記載を行わない場合、トランジスタ２００に用いることができる構成材料は、トランジスタ７００に用いることができるものとする。
【０２６８】
以下に示す構成材料の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
【０２６９】
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ  ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ  ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ  ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法に分けることができる。
【０２７０】
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを抑制することが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【０２７１】
また、ＡＬＤ法も、被処理物へのプラズマダメージを抑制することが可能な成膜方法である。よって、欠陥の少ない膜が得られる。なお、ＡＬＤ法で用いるプリカーサには炭素などの不純物を含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。
【０２７２】
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
【０２７３】
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
【０２７４】
また、当該構成材料の加工はリソグラフィー法を用いて行えばよい。また、当該加工はドライエッチング法やウエットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
【０２７５】
リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、レジスト上に直接描画を行うため、上述のレジスト露光用のマスクは不要となる。なお、レジストマスクは、アッシングなどのドライエッチング処理を行う、ウエットエッチング処理を行う、ドライエッチング処理後にウエットエッチング処理を行う、またはウエットエッチング処理後にドライエッチング処理を行う、などで、除去することができる。
【０２７６】
また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、当該構成材料上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。当該構成材料のエッチングは、レジストマスクを除去してから行ってもよいし、レジストマスクを残したまま行ってもよい。後者の場合、エッチング中にレジストマスクが消失することがある。当該構成材料のエッチング後にハードマスクをエッチングにより除去してもよい。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
【０２７７】
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置などを用いることができる。
【０２７８】
＜＜基板＞＞
トランジスタ２００およびトランジスタ７００を形成する基板としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【０２７９】
また、基板として、可撓性基板を用いてもよい。なお、可撓性基板上にトランジスタを設ける方法としては、非可撓性の基板上にトランジスタを作製した後、トランジスタを剥離し、可撓性基板である基板に転置する方法もある。その場合には、非可撓性基板とトランジスタとの間に剥離層を設けるとよい。また、基板が伸縮性を有してもよい。また、基板は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板上の半導体装置に加わる衝撃などを緩和することができる。すなわち、丈夫な半導体装置を提供することができる。
【０２８０】
可撓性基板である基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。また、基板として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。可撓性基板である基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。可撓性基板である基板としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可撓性基板である基板として好適である。
【０２８１】
＜＜絶縁体＞＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
【０２８２】
例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ−ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
【０２８３】
また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
【０２８４】
また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある。
【０２８５】
また、特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定である。そのため、例えば、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。また、例えば、酸化シリコン、および酸化窒化シリコンは、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
【０２８６】
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。
【０２８７】
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
【０２８８】
例えば、絶縁体２７３として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
【０２８９】
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。また、酸化ハフニウムは、酸化アルミニウムよりもバリア性が低いが、膜厚を厚くすることによりバリア性を高めることができる。したがって、酸化ハフニウムの膜厚を調整することで、水素、および窒素の適切な添加量を調整することができる。
【０２９０】
例えば、ゲート絶縁体の一部として機能する絶縁体２２４および絶縁体２５０は、過剰酸素領域を有する絶縁体であることが好ましい。例えば、過剰酸素領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物２３０が有する酸素欠損を補償することができる。
【０２９１】
また、例えば、ゲート絶縁体の一部として機能する絶縁体２２２において、アルミニウム、ハフニウム、およびガリウムの一種または複数種の酸化物を含む絶縁体を用いることができる。特に、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。
【０２９２】
例えば、絶縁体２２０には、熱に対して安定である酸化シリコンまたは酸化窒化シリコンを用いることが好ましい。ゲート絶縁体として、熱に対して安定な膜と、比誘電率が高い積層構造とすることで、物理膜厚を保持したまま、ゲート絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
【０２９３】
上記積層構造とすることで、ゲート電極からの電界の影響を弱めることなく、オン電流の向上を図ることができる。また、ゲート絶縁体の物理的な厚みにより、ゲート電極と、チャネルが形成される領域との間の距離を保つことで、ゲート電極とチャネル形成領域との間のリーク電流を抑制することができる。
【０２９４】
絶縁体２１２、絶縁体２１６、絶縁体２７１、絶縁体２７５、絶縁体２８０、および絶縁体２８４は、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
【０２９５】
絶縁体２１０、絶縁体２１４、絶縁体２７０、絶縁体２７３、および絶縁体２８２としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。絶縁体２７０および絶縁体２７３としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
【０２９６】
＜＜導電体＞＞
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【０２９７】
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
【０２９８】
なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
【０２９９】
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
【０３００】
導電体２６０、導電体２０３、導電体２０５、および導電体２４０としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【０３０１】
＜＜金属酸化物＞＞
酸化物２３０として、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。
【０３０２】
金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０３０３】
ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ‐Ｍ‐Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０３０４】
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
【０３０５】
［金属酸化物の構成］
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
【０３０６】
なお、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）、およびＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
【０３０７】
ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（または正孔）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【０３０８】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、導電性領域、および絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【０３０９】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【０３１０】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、および高い電界効果移動度を得ることができる。
【０３１１】
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【０３１２】
［金属酸化物の構造］
酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
【０３１３】
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
【０３１４】
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
【０３１５】
また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
【０３１６】
ＣＡＡＣ−ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損（ＶＯ：ｏｘｙｇｅｎ  ｖａｃａｎｃｙともいう）など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ−ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
【０３１７】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０３１８】
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ−ｌｉｋｅ  ＯＳは、鬆または低密度領域を有する。すなわち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
【０３１９】
酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
【０３２０】
［金属酸化物を有するトランジスタ］
続いて、上記金属酸化物をトランジスタのチャネル形成領域に用いる場合について説明する。
【０３２１】
なお、上記金属酸化物をトランジスタのチャネル形成領域に用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【０３２２】
ここで、金属酸化物の電気伝導の仮説の一例について説明する。
【０３２３】
固体中の電気伝導は、散乱中心と呼ばれる散乱源によって阻害される。例えば、単結晶シリコンの場合、格子散乱とイオン化不純物散乱が、主な散乱中心であることが知られている。換言すると、格子欠陥や不純物の少ない本質的な状態のとき、固体中の電気伝導の阻害要因がなく、キャリアの移動度は高い。
【０３２４】
上記のことは、金属酸化物に対しても、あてはまると推測される。例えば、化学量論的組成を満たす酸素よりも少ない酸素を含む金属酸化物では、酸素欠損ＶＯが多く存在すると考えられる。この酸素欠損周りに存在する原子は、本質的な状態よりも、歪んだ場所に位置する。この酸素欠損による歪みが散乱中心となっている可能性がある。
【０３２５】
また、例えば、化学量論的組成を満たす酸素よりも多くの酸素を含む金属化合物では、過剰酸素が存在する。金属化合物中で遊離した状態で存在する過剰酸素は、電子を受け取ることで、Ｏ−やＯ２−になる。Ｏ−やＯ２−となった過剰酸素が散乱中心になる可能性がある。
【０３２６】
以上のことから、金属酸化物が、化学量論的組成を満たす酸素を含む本質的な状態を有する場合、キャリアの移動度は高いと考えられる。
【０３２７】
インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、インジウム−ガリウム−亜鉛酸化物（以下、ＩＧＺＯ）は、とくに、大気中では結晶成長がし難い傾向があるため、大きな結晶（ここでは、数ｍｍの結晶、または数ｃｍの結晶）よりも小さな結晶（例えば、上述のナノ結晶）とする方が、構造的に安定となる場合がある。これは、大きな結晶を形成するよりも、小さな結晶同士が連結する方が、歪みエネルギーが緩和されるためと考えられる。
【０３２８】
なお、小さな結晶同士が連結する領域においては、該領域の歪みエネルギーを緩和するために、欠陥が形成される場合がある。したがって、該領域に欠陥を形成することなく、歪みエネルギーを緩和させることで、キャリアの移動度を高くすることができる。
【０３２９】
また、トランジスタには、キャリア密度の低い金属酸化物を用いることが好ましい。金属酸化物膜のキャリア密度を低くする場合においては、金属酸化物膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。例えば、金属酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
【０３３０】
また、高純度真性または実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【０３３１】
また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物をチャネル形成領域に有するトランジスタは、電気特性が不安定となる場合がある。
【０３３２】
したがって、トランジスタの電気特性を安定にするためには、金属酸化物中の不純物濃度を低減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【０３３３】
［不純物］
ここで、金属酸化物中における各不純物の影響について説明する。
【０３３４】
金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、金属酸化物において欠陥準位が形成される。このため、金属酸化物におけるシリコンや炭素の濃度と、金属酸化物との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０３３５】
また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０３３６】
また、金属酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。したがって、当該金属酸化物において、チャネル形成領域の窒素はできる限り低減されていることが好ましい。例えば、金属酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０３３７】
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【０３３８】
不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【０３３９】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０３４０】
（実施の形態３）
本実施の形態では、半導体装置の一形態を、図２４−図２６を用いて説明する。
【０３４１】
＜半導体ウエハ、チップ＞
図２４（Ａ）は、ダイシング処理が行なわれる前の基板７１１の上面図を示している。基板７１１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いることができる。基板７１１上には、複数の回路領域７１２が設けられている。回路領域７１２には、本発明の一態様に係る半導体装置などを設けることができる。
【０３４２】
複数の回路領域７１２は、それぞれが分離領域７１３に囲まれている。分離領域７１３と重なる位置に分離線（「ダイシングライン」ともいう。）７１４が設定される。分離線７１４に沿って基板７１１を切断することで、回路領域７１２を含むチップ７１５を基板７１１から切り出すことができる。図２４（Ｂ）にチップ７１５の拡大図を示す。
【０３４３】
また、分離領域７１３に導電層、半導体層などを設けてもよい。分離領域７１３に導電層、半導体層などを設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程に起因する歩留まりの低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に供給しながら行なう。分離領域７１３に導電層、半導体層などを設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
【０３４４】
＜電子部品＞
チップ７１５を用いた電子部品の一例について、図２５（Ａ）および図２５（Ｂ）、図２６（Ａ）−（Ｅ）を用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向、端子の形状などに応じて、複数の規格、名称などが存在する。
【０３４５】
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
【０３４６】
図２５（Ａ）に示すフローチャートを用いて、後工程について説明する。前工程において基板７１１に本発明の一態様に係る半導体装置などを形成した後、基板７１１の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップＳ７２１）。研削により基板７１１を薄くすることで、電子部品の小型化を図ることができる。
【０３４７】
次に、基板７１１を複数のチップ７１５に分離する「ダイシング工程」を行う（ステップＳ７２２）。そして、分離したチップ７１５を個々のリードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ７２３）。ダイボンディング工程におけるチップ７１５とリードフレームとの接合は、樹脂による接合、またはテープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップ７１５を接合してもよい。
【０３４８】
次いで、リードフレームのリードとチップ７１５上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ７２４）。金属の細線には、銀線、金線などを用いることができる。また、ワイヤーボンディングは、例えば、ボールボンディング、またはウェッジボンディングを用いることができる。
【０３４９】
ワイヤーボンディングされたチップ７１５は、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ７２５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップ７１５とリードを接続するワイヤーを機械的な外力から保護することができ、また水分、埃などによる特性の劣化（信頼性の低下）を低減することができる。
【０３５０】
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステップＳ７２６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう（ステップＳ７２７）。
【０３５１】
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう（ステップＳ７２８）。そして外観形状の良否、動作不良の有無などを調べる「検査工程」（ステップＳ７２９）を経て、電子部品が完成する。
【０３５２】
また、完成した電子部品の斜視模式図を図２５（Ｂ）に示す。図２５（Ｂ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）の斜視模式図を示している。図２５（Ｂ）に示す電子部品７５０は、リード７５５およびチップ７１５を有する。電子部品７５０は、チップ７１５を複数有していてもよい。
【０３５３】
図２５（Ｂ）に示す電子部品７５０は、例えばプリント基板７５２に実装される。このような電子部品７５０が複数組み合わされて、それぞれがプリント基板７５２上で電気的に接続されることで電子部品が実装された基板（実装基板７５４）が完成する。完成した実装基板７５４は、電子機器などに用いられる。
【０３５４】
図２５（Ｂ）に示す電子部品７５０の適用例について説明する。電子部品７５０は、リムーバブル記憶装置に適用することができる。図２６（Ａ）−（Ｂ）を用いて、リムーバブル記憶装置の幾つかの構成例について説明する。
【０３５５】
図２６（Ａ）はリムーバブル記憶装置の外観の模式図である。リムーバブル記憶装置５１１０は、基板５１１１、コネクタ５１１２およびメモリチップ５１１４を有する。コネクタ５１１２が外部装置と接続するためのインターフェースとして機能する。基板５１１１には、電子部品であるメモリチップ等が設けられている。例えば、基板５１１１には、メモリチップ５１１４、コントローラチップ５１１５が取り付けられている。メモリチップ５１１４には、先の実施の形態で説明した半導体装置１０などが組み込まれている。
【０３５６】
図２６（Ｂ）は図２６（Ａ）とは異なる構成を有する、リムーバブル記憶装置の外観の模式図である。リムーバブル記憶装置５１１０は、基板５１５３、コネクタ５１５２およびメモリチップ５１５４を有する。コネクタ５１５２が外部装置と接続するためのインターフェースとして機能する。基板５１５３には、電子部品であるメモリチップ等が設けられている。例えば、基板５１１１には、複数のメモリチップ５１５４、コントローラチップ５１５５が取り付けられている。メモリチップ５１５４には、先の実施の形態で説明した半導体装置１０などが組み込まれている。
【０３５７】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０３５８】
（実施の形態４）
＜電子機器＞
本発明の一態様に係る半導体装置を有する電子部品は、様々な電子機器に用いることができる。図２７に、本発明の一態様に係る電子部品を用いた電子機器の具体例を示す。
【０３５９】
図２７（Ａ）は、自動車の一例を示す外観図である。自動車２９８０は、車体２９８１、車輪２９８２、ダッシュボード２９８３、およびライト２９８４等を有する。また、自動車２９８０は、アンテナ、バッテリなどを備える。
【０３６０】
図２７（Ｂ）に示す情報端末２９１０は、筐体２９１１に、表示部２９１２、マイク２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、および操作スイッチ２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
【０３６１】
図２７（Ｃ）に示すノート型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、およびポインティングデバイス２９２４等を有する。また、ノート型パーソナルコンピュータ２９２０は、筐体２９２１の内側にアンテナ、バッテリなどを備える。
【０３６２】
例えば、本発明の一態様の半導体装置を有する電子部品は、利便性に優れている。本発明の一態様に係る半導体装置を用いることで、利便性の高い電子機器を実現することができる。
【０３６３】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【０３６４】
（本明細書等の記載に関する付記）
以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。
【０３６５】
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。
【０３６６】
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。
【０３６７】
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
【０３６８】
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
【０３６９】
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
【０３７０】
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
【０３７１】
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
【０３７２】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【０３７３】
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧（接地電圧）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
【０３７４】
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【０３７５】
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
【０３７６】
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
【０３７７】
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。
【０３７８】
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
【０３７９】
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
【０３８０】
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。
【０３８１】
本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。
【０３８２】
本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。
【符号の説明】
【０３８３】
Ｅ０    電位
Ｅ１    電位
Ｅ２    電位
Ｅ２−Ｅ０    電位差
Ｅ２−Ｅ１    電位差
ｔ１    期間
ｔ２    期間
Ｔ３１    時刻
Ｔ３２    時刻
Ｔ３３    時刻
Ｔ３６    時刻
Ｔ３７    時刻
Ｔ３８    時刻
Ｔ４０    時刻
Ｖｒｅｆ１    参照電圧
Ｖｒｅｆ２    参照電圧
Ｖｒｅｆ３    参照電圧
１０    半導体装置
１０＿１    領域
１０＿２    領域
１１    データ書き込み回路
１２    切り替え回路
１３    データ変換回路
１４    メモリセル
１４Ａ    メモリセル
１４Ｂ    メモリセル
１５    トランジスタ
１５Ａ    トランジスタ
１５Ｂ    トランジスタ
１６    容量素子
１７    データ読み出し回路
２７    アナログデジタル変換回路
２７ａ    Ａ／Ｄコンバータ
２７ｂ    Ａ／Ｄコンバータ
２７ｃ    Ａ／Ｄコンバータ
３１    トランジスタ
３２＿１    コンパレータ
３２＿３    コンパレータ
３３    エンコーダ
３５    演算装置
３６    レジスタ
３７    キャッシュメモリ
３８    補助記憶装置
３９    領域
４０    メモリセルアレイ
４１    行ドライバ
４２    データ書き込み／データ読み出し回路
７１    コンパレータ
７３    Ｄ／Ａコンバータ
７４    レジスタ
８０    コンパレータ
８１    ラッチ
８２    ＡＮＤ回路
８３    カウンタ
１００    容量素子
１００ａ    容量素子
１００ｂ    容量素子
１１２    導電体
１２０    導電体
１２０ａ    導電体
１２０ｂ    導電体
１２０ｃ    導電体
１３０    絶縁体
１３０ａ    絶縁体
１３０ｂ    絶縁体
１５０    絶縁体
２００    トランジスタ
２００ａ    トランジスタ
２００ｂ    トランジスタ
２０３    導電体
２０３ａ    導電体
２０３ｂ    導電体
２０３ｃ    導電体
２０５    導電体
２０５ａ    導電体
２０５ｂ    導電体
２０５ｃ    導電体
２１０    絶縁体
２１２    絶縁体
２１４    絶縁体
２１６    絶縁体
２２０    絶縁体
２２２    絶縁体
２２４    絶縁体
２３０    酸化物
２３０ａ    酸化物
２３０ｂ    酸化物
２３０ｃ    酸化物
２３０ｃａ    酸化物
２３０ｃｂ    酸化物
２３１    領域
２３１ａ    領域
２３１ｂ    領域
２３１ｃ    領域
２３２    領域
２３２ａ    領域
２３２ｂ    領域
２３２ｃ    領域
２３２ｄ    領域
２３４    領域
２３４ａ    領域
２３４ｂ    領域
２３９    領域
２４０    導電体
２４０ａ    導電体
２４０ｂ    導電体
２４０ｃ    導電体
２４２    層
２４２ａ    層
２４２ｂ    層
２４２ｃ    層
２５０    絶縁体
２５０ａ    絶縁体
２５０ｂ    絶縁体
２５２    金属酸化物
２５２ａ    金属酸化物
２５２ｂ    金属酸化物
２６０    導電体
２６０ａ    導電体
２６０ａａ    導電体
２６０ａｂ    導電体
２６０ｂ    導電体
２６０ｂａ    導電体
２６０ｂｂ    導電体
２７０    絶縁体
２７０ａ    絶縁体
２７０ｂ    絶縁体
２７１    絶縁体
２７１ａ    絶縁体
２７１ｂ    絶縁体
２７２    絶縁体
２７３    絶縁体
２７４    絶縁体
２７５    絶縁体
２７５ａ    絶縁体
２７５ｂ    絶縁体
２８０    絶縁体
２８２    絶縁体
２８４    絶縁体
６００    メモリセル
６００ａ    メモリセル
６００ｂ    メモリセル
６１０    層
７１１    基板
７１２    回路領域
７１３    分離領域
７１４    分離線
７１５    チップ
７５０    電子部品
７５２    プリント基板
７５４    実装基板
７５５    リード
２９１０    情報端末
２９１１    筐体
２９１２    表示部
２９１３    カメラ
２９１４    スピーカ部
２９１５    操作スイッチ
２９１６    外部接続部
２９１７    マイク
２９２０    ノート型パーソナルコンピュータ
２９２１    筐体
２９２２    表示部
２９２３    キーボード
２９２４    ポインティングデバイス
２９８０    自動車
２９８１    車体
２９８２    車輪
２９８３    ダッシュボード
２９８４    ライト
５１１０    リムーバブル記憶装置
５１１１    基板
５１１２    コネクタ
５１１４    メモリチップ
５１１５    コントローラチップ
５１５２    コネクタ
５１５３    基板
５１５４    メモリチップ
５１５５    コントローラチップ
【図１】
2018207077.tif 000003
【図２】
2018207077.tif 000004
【図３】
2018207077.tif 000005
【図４】
2018207077.tif 000006
【図５】
2018207077.tif 000007
【図６】
2018207077.tif 000008
【図７】
2018207077.tif 000009
【図８】
2018207077.tif 000010
【図９】
2018207077.tif 000011
【図１０】
2018207077.tif 000012
【図１１】
2018207077.tif 000013
【図１２】
2018207077.tif 000014
【図１３】
2018207077.tif 000015
【図１４】
2018207077.tif 000016
【図１５】
2018207077.tif 000017
【図１６】
2018207077.tif 000018
【図１７】
2018207077.tif 000019
【図１８】
2018207077.tif 000020
【図１９】
2018207077.tif 000021
【図２０】
2018207077.tif 000022
【図２１】
2018207077.tif 000023
【図２２】
2018207077.tif 000024
【図２３】
2018207077.tif 000025
【図２４】
2018207077.tif 000026
【図２５】
2018207077.tif 000027
【図２６】
2018207077.tif 000028
【図２７】
2018207077.tif 000029