(57)【要約】【課題】半導体装置が受けた電源電圧や環境温度の劣化ストレス累積値に基づいて摩耗故障を精度よく予測することが可能な半導体装置を提供することにある。【解決手段】半導体装置は、第１累積劣化ストレスカウント値を保持する第１回路と、第２累積劣化ストレスカウント値を保持する第２回路と、累積動作時間のカウント値ないしはそれに相当する値を保持する第３回路と、前記第１累積劣化ストレスカウント値、前記第２累積劣化ストレスカウント値、および前記累積動作時間のカウント値ないしはそれに相当する値と、を受ける第４回路ないし演算手段と、を具備する。【選択図】図１
2018091804.tif 000002
【特許請求の範囲】
【請求項１】
第１累積劣化ストレスカウント値を保持する第１回路と、
第２累積劣化ストレスカウント値を保持する第２回路と、
累積動作時間のカウント値ないしはそれに相当する値を保持する第３回路と、
前記第１累積劣化ストレスカウント値、前記第２累積劣化ストレスカウント値、および前記累積動作時間のカウント値ないしはそれに相当する値とを受ける第４回路ないし演算手段と、を具備する半導体装置。
【請求項２】
請求項１の半導体装置において、
前記第４回路ないし演算手段は、前記第１累積劣化ストレスカウント値および前記第２累積劣化ストレスカウント値とは異なる第３累積劣化ストレスカウント値を計算する。
【請求項３】
請求項１の半導体装置において、
前記第４回路ないし演算手段は、前記第１累積劣化ストレスカウント値および前記第２累積劣化ストレスカウント値の妥当性を判定する。
【請求項４】
請求項１の半導体装置において、
前記第１回路は、第1リングオシレータと、前記第1リングオシレータの出力をカウントする第1累積ストレスカウンタと、を有し、
前記第２回路は、第２リングオシレータと、前記第２リングオシレータの出力をカウントする第２累積ストレスカウンタと、を有する。
【請求項５】
請求項４の半導体装置において、
前記第３回路は、タイマと、前記タイマの出力を受ける累積時間保持回路とを、有する。
【請求項６】
請求項４の半導体装置において、
前記第３回路は、間欠動作を制御する間欠動作制御回路と、前記間欠動作制御回路の出力をカウントして保持する累積カウント時間保持回路を、有する。
【請求項７】
請求項１の半導体装置において、
退避制御回路と、不揮発性メモリとを、さらに、含み、
前記退避制御回路は、前記第１累積劣化ストレスカウント値、前記第２累積劣化ストレスカウント値、および前記累積動作時間のカウント値ないしはそれに相当する値を、前記不揮発性メモリへ退避する制御を行う。
【請求項８】
請求項１の半導体装置において、
前記第１累積劣化ストレスカウント値は、第1温度依存性の第１劣化因子に関し、
前記第２累積劣化ストレスカウント値は、前記第１温度依存性と異なる第２温度依存性の第２劣化因子に関する。
【請求項９】
請求項１の半導体装置において、
前記第１累積劣化ストレスカウント値は、第1温度依存性の第１劣化因子に関し、
前記第２累積劣化ストレスカウント値は、第２温度依存性および電圧依存性の第２劣化因子に関する。
【請求項１０】
請求項１の半導体装置において、
前記第１累積劣化ストレスカウント値は、第1温度依存性および第1電圧依存性の第１劣化因子に関し、
前記第２累積劣化ストレスカウント値は、第２温度依存性および第２電圧依存性の第２劣化因子に関する。
【請求項１１】
請求項１の半導体装置において、さらに、
リングオシレータと、
前記リングオシレータの出力に接続された処理回路と、を具備し、
前記処理回路は、
前記第１回路へ前記リングオシレータの周波数に比例した値を供給する回路と、
前記第２回路へ前記リングオシレータの周波数のｑ２乗の周波数に比例した値を供給する回路と、を含む。
【請求項１２】
第１累積劣化ストレスカウント値を保持する第１回路と、
累積動作時間のカウント値ないしはそれに相当する値を保持する第２回路と、
前記第１累積劣化ストレスカウント値および前記累積動作時間のカウント値ないしはそれに相当する値と、を受ける第３回路ないし演算手段と、具備し、
前記第３回路ないし演算手段は、前記第１累積劣化ストレスカウント値とは異なる第２累積劣化ストレスカウント値を計算する、半導体装置。
【請求項１３】
請求項１２の半導体装置において、
前記第１累積劣化ストレスカウント値は、第１温度依存性の第１劣化因子に関し、
前記第２累積劣化ストレスカウント値は、前記第１温度依存性とは異なる第２温度依存性の第２劣化因子に関する。
【請求項１４】
請求項１２の半導体装置において、さらに、
クライテリアを保持する第４回路と、
前記第１累積劣化ストレスカウント値と前記クライテリアとを比較し、アラーム信号を生成する回路と、を具備し、
前記第１回路は、リングオシレータと、前記リングオシレータの出力に接続され、前記第１累積劣化ストレスカウント値を保持する累積ストレスカウンタと、を含む。
【請求項１５】
半導体装置において、
第１の累積劣化ストレスカウント値を保持する第１累積劣化ストレス量保持回路と、
第１のクライテリアのカウント値を保持する第１クライテリア保持回路と、
前記第１の累積劣化ストレスカウント値と前記第１のクライテリアのカウント値とを比較して、第１アラーム信号を生成する第１生成回路と、
第２の累積劣化ストレスカウント値を保持する第２累積劣化ストレス量保持回路と、
第２のクライテリアのカウント値を保持する第２クライテリア保持回路と、
前記第２の累積劣化ストレスカウント値と前記第２のクライテリアのカウント値とを比較して、第２アラーム信号を生成する第２生成回路と、
前記半導体装置の累積動作時間のカウント値ないしはそれに相当する値を保持する累積動作時間保持回路と、
前記第１および第２の累積劣化ストレスカウント値と前記累積動作時間のカウント値ないしはそれに相当する値とを受ける回路と、を具備する半導体装置。
【請求項１６】
請求項１５の半導体装置において、
前記第１累積劣化ストレス量保持回路と前記第２累積劣化ストレス量保持回路とのそれぞれは、
リングオシレータと、
前記リングオシレータの出力をカウントする累積ストレスカウンタと、を含む。
【請求項１７】
請求項１６の半導体装置において、
前記リングオシレータは、温度依存性を有する周波数で発振する。
【請求項１８】
請求項１６の半導体装置において、
前記リングオシレータは、電圧依存性を有する周波数で発振する。
【請求項１９】
請求項１６の半導体装置において、
前記第１累積劣化ストレス量保持回路の前記リングオシレータは、指数的な温度依存性を有する周波数で発振し、
前記第２累積劣化ストレス量保持回路の前記リングオシレータは、指数的な温度依存性及び電圧依存性を有する周波数で発振する。
【請求項２０】
請求項１６の半導体装置において、
前記第１累積劣化ストレス量保持回路の前記リングオシレータと、前記第２累積劣化ストレス量保持回路の前記リングオシレータとは、近接して配置される。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は半導体装置に関し、例えば、劣化ストレス検出機能を備える半導体装置に適用可能である。
【背景技術】
【０００２】
特開２０１１−２２７７５６号公報（特許文献１）には、「端末装置は、装置温度を検出し、検出した温度に応じて重み付けしたストレス加速時間をストレスカウント値として積算し、ストレスカウント値が設定された値以上になったときに割り込み信号を出力する高温検出カウンタ回路と、装置の動作を制御するＣＰＵとを備え、ＣＰＵが高温検出カウンタ回路からの割り込み信号を累積カウントした累積ストレス加速時間と、タイマ回路からのシステム時間との合計値が、設定されたストレス管理時間を超えた場合に不揮発性メモリに再書き込みを行う。」ことが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２２７７５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本開示の課題は、半導体装置が受けた電源電圧や環境温度の劣化ストレス累積値に基づいて摩耗故障を精度よく予測することが可能な半導体装置を提供することにある。
【０００５】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【０００７】
すなわち、半導体装置は、第１累積劣化ストレスカウント値を保持する第１回路と、第２累積劣化ストレスカウント値を保持する第２回路と、累積動作時間のカウント値ないしはそれに相当する値を保持する第３回路と、前記第１累積劣化ストレスカウント値、前記第２累積劣化ストレスカウント値、および前記累積動作時間のカウント値ないしはそれに相当する値とを受ける第４回路ないし演算手段と、を具備する。
【発明の効果】
【０００８】
上記半導体装置によれば、複数の累積劣化ストレスカウント値に基づいて摩耗故障を精度よく予測することが可能である。
【図面の簡単な説明】
【０００９】
【図１】実施例１に係る半導体装置を説明するための図である。
【図２】図１の演算回路Ｃ１２の構成例を示す図である。
【図３】図１の演算回路Ｃ１２の他の構成例を示す図である。
【図４Ａ】図１の第１累積劣化ストレス量保持回路Ｔ１の構成例を示す図である。
【図４Ｂ】図１の第２累積劣化ストレス量保持回路Ｔ２の構成例を示す図である。
【図４Ｃ】図１の累積動作時間保持回路ＴＭの構成例を示す図である。
【図５】図１の第１累積劣化ストレス量保持回路Ｔ１、第２累積劣化ストレス量保持回路Ｔ２および累積動作時間保持回路ＴＭの他の構成例を示す図である。
【図６】図５の第１累積劣化ストレス量保持回路Ｔ１、第２累積劣化ストレス量保持回路Ｔ２および累積動作時間保持回路ＴＭの他の構成例を示す図である。
【図７】リングオシレータの構成を示す回路図である。
【図８】図１の半導体装置を利用したシステムの全体構成の概略図である。
【図９Ａ】累積期間での半導体装置の温度の第１の確率分布を示す図である。
【図９Ｂ】図９Ａにおける相互関係指標と値ｑとの関係を示す図である。
【図９Ｃ】累積期間での半導体装置の温度の第２の確率分布を示す図である。
【図９Ｄ】図９Ｃにおける相互関係指標と値ｑとの関係を示す図である。
【図９Ｅ】累積期間での半導体装置の温度の第３の確率分布を示す図である。
【図９Ｆ】図９Ｅにおける相互関係指標と値ｑとの関係を示す図である。
【図１０Ａ】相互関係指標の精度を説明するための図である。
【図１０Ｂ】値qを大きくした場合の相互関係指標の精度を説明するための図である。
【図１１Ａ】累積期間での半導体装置の温度の第１の確率分布を示す図である。
【図１１Ｂ】図９Ｂに示す図の横軸を、(q-1)*√(q)とした場合の相互関係指標Kqを説明する図である。
【図１１Ｃ】累積期間での半導体装置の温度の第２の確率分布を示す図である。
【図１１Ｄ】図９Ｄに示す図の横軸を、(q-1)*√(q)とした場合の相互関係指標Kqを説明する図である。
【図１１Ｅ】累積期間での半導体装置の温度の第３の確率分布を示す図である。
【図１１Ｆ】図９Ｆに示す図の横軸を、(q-1)*√(q)とした場合の相互関係指標Kqを説明する図である。
【図１２Ａ】実施例１の実施の形態１の全体的な実施フローである。
【図１２Ｂ】図１２ＡのステップＳ６の詳細な算出フローを示す図である。
【図１３Ａ】実施例１の実施の形態２の全体的な実施フローである。
【図１３Ｂ】図１３ＡのステップＳ１３の詳細な判定フローを示す図である。
【図１４】実施例２に係る半導体装置を説明するための図である。
【図１５Ａ】第２累積劣化ストレス量保持回路ＶＴ２の構成例を示す図である。
【図１５Ｂ】演算回路Ｃ１２Ｃの構成例を示す図である。
【図１６Ａ】図１５Ａのリングオシレータの構成を示す回路図である。
【図１６Ｂ】図１６Ａの電流源制御回路の構成例を示す図である。
【図１７】半導体装置の電圧変動範囲を説明する図である。
【図１８】相互関係指標の変動を説明する図である。
【図１９】実施例２の全体的な実施フローである。
【図２０】図１９のステップＳ２３の詳細な判定フローを示す図である。
【図２１】図１４の変形例を説明するための図である。
【図２２】実施例３の半導体装置を説明するための図である。
【図２３Ａ】実施例３の全体的な実施フローである。
【図２３Ｂ】図２３ＡのステップＳ４３の詳細な算出フローを示す図である。
【図２４】実施例４の半導体装置を説明するための図である。
【図２５】図２４の処理回路の具体的構成例を示す図である。
【図２６】図２５の２乗処理回路Ｐ１２の動作波形を示す図である。
【発明を実施するための形態】
【００１０】
半導体装置は長年に渡って使用を続けると摩耗故障に至る。使用期間に継続的に劣化ストレスを受け、その累積量が一定値に達すると所定の確率で故障が発生する。故障に至るまでの寿命は電源電圧や環境温度に依存する。発明者らは摩耗故障現象を直接捉えるのではなく、半導体装置が受けた電源電圧や環境温度の劣化ストレス累積値に基づいて摩耗故障を予測することを検討した。
【００１１】
参考文献に記載されるように、デバイスのゲート酸化物の時間依存誘電破壊（Time-Dependent Dielectric Breakdown、以下、gate−ＴＤＤＢまたはＴＤＤＢという。）や負バイアス温度不安定性（Negative Bias Temperature Instability、以下、ＮＢＴＩという。）などの摩耗故障因子では、寿命が、例えば、電圧の−ｎ乗（Ｖ−ｎ）（power-law model）、または指数の逆数（exp（-Ｂ＊Ｖ））（V model）に依存し、同時に温度の逆数の指数（exp（Ｅａ／ｋＴ））に依存する。エレクトロマイグレーション（ＥＭ）やストレスマイグレーション（ＳＭ）の摩耗故障因子では、寿命が温度の逆数の指数（exp（Ｅａ／ｋＴ））に依存し、電圧依存性は小さい。ここで、ｎ、Ｂ、Ｅａは摩耗故障因子特有の係数、ｋはボルツマン定数である。参考文献はその内容を参照することにより本出願に取り込む。
［参考文献］“Failure Mechanisms and Models for Semiconductor Devices” JEDEC publication No. 122E, http://web.cecs.pdx.edu/〜cgshirl/Documents/jep122E.pdf
ストレス量は、下記式（１）（２）に示すように、寿命の逆数で表現できる。
【００１２】
gate−ＴＤＤＢ、ＮＢＴＩの場合：
１／τ（Ｔ,Ｖ）∝１／（Ｖ−ｎ ｘ exp（Ｅａ／ｋＴ））＝Ｖｎ ｘ exp（−Ｅａ／ｋＴ）  （１）
ここで、τ（Ｔ,Ｖ）は温度（Ｔ）, 電圧（Ｖ）の関数で、ＴおよびＶに依存する摩耗故障寿命である。
【００１３】
エレクトロマイグレーション、ストレスマイグレーションの場合：
１／τ（Ｔ）∝１／（exp（Ｅａ／ｋＴ））＝exp（−Ｅａ／ｋＴ）  （２）
ここで、τ（Ｔ）は温度（Ｔ）の関数で、Ｔに依存する摩耗故障寿命である。
【００１４】
１２５℃での単位時間のストレス量を１とした場合、温度依存性係数（Ｅａ）を例えば１ｅＶとすると、ストレス量は１４０℃では約３倍（寿命は１／３）、１５０℃では約５．５倍（寿命は１／５．５）となる。ストレス量は１２５℃より低い温度、例えば、１１０℃では約０．３倍（寿命は３．３倍）、１００℃では約０．１５倍（寿命は６．７）に減少する。
【００１５】
本発明者らは、半導体装置に、摩耗故障予測のため累積劣化ストレスカウンタを内蔵させることを検討し、次の課題があることに気づいた。
【００１６】
半導体装置の設計時にある特定の劣化因子に対して摩耗故障予測のため累積劣化ストレスカウンタを設けた場合、設計時に想定していなかった他の劣化因子が後に懸念される場合も考えられる。したがって、設計時に想定していなかった他の劣化因子をも予め考慮および想定する必要がある。
【００１７】
また、累積劣化ストレスカウンタの累積劣化ストレスカウント値が信頼に足ることを証明ないし確認する方法をも考慮する必要がある。
【００１８】
以下、実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、同じ記号（例えば、Ｃｎｔ）を、全角（例えば、Ｃｎｔ）と半角（例えば、Cnt）とで記載する場合がある。
【実施例１】
【００１９】
図１は、実施例１に係る半導体装置を説明するための図である。半導体装置１は累積劣化ストレス検出回路１０を備える。累積劣化ストレス検出回路１０は、第１の累積劣化ストレスカウント値を保持する回路（第１回路、第１累積劣化ストレス量保持回路）Ｔ１と、第１のクライテリア（判定基準）のカウント値を保持する回路（第１クライテリア保持回路）Ｊ１と、累積ストレスアラーム信号ＡＬ１を生成する回路（第１生成回路）Ｃ０１と、を有する。累積ストレスアラーム信号ＡＬ１を生成する回路Ｃ０１は、第１の累積劣化ストレスカウント値と第１のクライテリアのカウント値とを比較して、累積ストレスアラーム信号ＡＬ１を生成する。累積劣化ストレス検出回路１０は、さらに、第２の累積劣化ストレスカウント値を保持する回路（第２回路、第２累積劣化ストレス量保持回路）Ｔ２と、第２のクライテリア（判定基準）のカウント値を保持する回路（第２クライテリア保持回路）Ｊ２と、累積ストレスアラーム信号ＡＬ２を生成する回路（第２生成回路）Ｃ０２と、を有する。累積ストレスアラーム信号ＡＬ２を生成する回路Ｃ０２は、第２の累積劣化ストレスカウント値と第２のクライテリアのカウント値とを比較して、累積ストレスアラーム信号ＡＬ２を生成する。
【００２０】
累積劣化ストレス検出回路１０は、さらに、半導体装置１の累積動作時間のカウント値ないしはそれに相当する値を保持する回路（第３回路、累積動作時間保持回路）ＴＭと、第１および第２の累積劣化ストレスカウント値と累積動作時間のカウント値ないしはそれに相当する値とを受ける回路（第４回路ないし演算手段、演算回路）Ｃ１２と、を有する。演算回路Ｃ１２は、第１および第２の累積劣化ストレスカウント値および累積動作時間のカウント値に基づいて、所望の演算を行い、演算結果として信号Ｓ１を生成する。
【００２１】
第１および第２累積劣化ストレス量保持回路Ｔ１、Ｔ２のカウント値が所定値以上に達したら第１および第２生成回路Ｃ０１、Ｃ０２はアラーム信号ＡＬ１、ＡＬ２を出力する。半導体装置１は一つの半導体チップ（半導体基板）で形成されるが、それに限定されるものではない。第１および第２生成回路（Ｃ０１、Ｃ０２）、第１および第２クライテリア保持回路（Ｊ１、Ｊ２）、および、演算回路Ｃ１２は、半導体装置１にハードウェア回路として構成されても良いし、半導体装置１に設けられた、例えば、中央処理装置ＣＰＵによりソフトウェアにより構成されても良い。あるいは、半導体装置１に接続された外部のデータ処理装置またはサーバ等で実現しても良い。
【００２２】
第１累積劣化ストレス量保持回路Ｔ１は、温度依存性Ea1の第１の劣化因子（摩耗故障因子）の摩耗故障度評価を行うために設けられており、温度Ｔがほぼ一定とみなせる所定期間のカウント数Cnt1がexp(-Ea1/kT)に比例するように構成される。カウント数Cnt1は、Cnt1=C1*exp(-Ea1/kT)で表される。ここで、C1はカウント数の温度依存性に係わる定数である。
【００２３】
第２累積劣化ストレス量保持回路Ｔ２は、温度依存性Ea2の第２の劣化因子（摩耗故障因子）の摩耗故障度評価を行うために設けられており、温度Ｔがほぼ一定とみなせる所定期間のカウント数Cnt2がexp(-Ea2/kT)に比例するように構成される。カウント数Cnt2は、Cnt2=C2*exp(-Ea2/kT)で表される。ここで、C2はカウント数の温度依存性に係わる定数である。また、温度依存性Ea2は、Ea2=q2*Ea1と表現できる。
【００２４】
累積動作時間保持回路ＴＭは、第１および第２累積劣化ストレス量保持回路Ｔ１、Ｔ２の累積カウント時間、あるいは相当値を保持する。相当値とは、たとえば、カウント動作を単位カウント動作（温度がほぼ一定とみなせる所定周期の期間のカウント動作）に区切った場合の累積実施回数の値Nである。以下では、値Nを用いて説明を行うが、累積カウント時間ならば、N*「一回の単位カウント動作時間」で表現できる。あるいは、間欠的に、第１および第２累積劣化ストレス量保持回路Ｔ１、Ｔ２に設けられた累積ストレスカウンタによりカウント値Cnt1、Cnt2を取得する構成において、間欠的なカウント動作の累積実施回数の値Nである。なお、間欠動作の場合には、累積カウント時間が累積ストレス時間に等しくない点も留意する必要があるが、この比は設計時に判明しているので補正可能である。本開示の趣旨に沿って、値Nと同等の別の値を用いても良い。
【００２５】
＜実施例１の実施の形態１＞
図２は、図１の演算回路Ｃ１２の構成例を示す。演算回路Ｃ１２Ａは第３累積劣化ストレス量保持回路（仮想）Ｔ３を有する。この場合、半導体装置１には、さらに、第３生成回路Ｃ０３と第３クライテリア保持回路Ｊ３とが設けられる。
【００２６】
第３累積劣化ストレス量保持回路（仮想）Ｔ３は、温度依存性Ea1、温度依存性Ea2とは異なる温度依存性Ea3（Ea3=q*Ea1）の第３の摩耗故障因子（劣化因子）の仮想累積劣化ストレスカウント値を計算する。この仮想累積劣化ストレスカウント値は、第１累積劣化ストレス量保持回路Ｔ１の累積値（累積劣化ストレスカウント値）であるカウント数Cnt1の累積値、第２累積劣化ストレス量保持回路Ｔ２の累積値（累積劣化ストレスカウント値）であるカウント数Cnt2の累積値、および、累積動作時間保持回路ＴＭの値Nの実測値に基づいて計算される。具体的な計算方法の例は、後述する図９Ａ−図９Ｆ，図１０Ａ、図１０Ｂ、図１１Ａ−図１１Ｆにより説明される。
【００２７】
第３クライテリア保持回路Ｊ３は、温度依存性Ea3の第３の劣化因子（摩耗故障因子）の摩耗故障クライテリア（判定基準）のカウント値を保持する回路である。第３生成回路Ｃ０３は、第３の仮想累積劣化ストレスカウント値と第３のクライテリアのカウント値とを比較し、累積ストレスアラーム信号ＡＬ３を生成する。第３累積劣化ストレス量保持回路Ｔ３のカウント値が所定値以上に達したら第３生成回路Ｃ０３はアラーム信号ＡＬ３を出力する。図２では、第３生成回路Ｃ０３および第３クライテリア保持回路Ｊ３は、演算回路Ｃ１２Ａの外に設けているが、演算回路Ｃ１２Ａの内部に設けられても良い。また、本発明の主旨に鑑みれば、Ｔ３を含むＣＡ１２，ＣＯ３，Ｊ３は同等の機能をソフトウェアで実現するのが好適である。
【００２８】
図２によれば、実測した温度依存性Ea1の第１劣化因子と実測した温度依存性Ea2の第２劣化因子とは異なる温度依存性Ea3を持つ第３の劣化因子の累積劣化ストレスカウント値を計算し、第３の劣化因子が摩耗故障クライテリアに達したことを判定することができる。したがって、設計時に想定していた第１及び第２の劣化因子と異なる、第３の劣化因子が後で懸念された場合でも、第３の劣化因子に対する摩耗故障危険度を判定できる半導体装置が得られる。
【００２９】
＜実施例１の実施の形態２＞
図３は、図１の演算回路Ｃ１２の他の構成例を示す。演算回路Ｃ１２Ｂは、妥当性を判断するための回路（妥当性判定回路）ＡＪ１を有する。妥当性判定回路ＡＪ１は、第１累積劣化ストレス量保持回路Ｔ１の累積値（累積劣化ストレスカウント値）であるカウント数Cnt1の累積値と第２累積劣化ストレス量保持回路Ｔ２の累積値（累積劣化ストレスカウント値）であるカウント数Cnt2の累積値との相互関係指標Kq2を算出する。以下では、カウント数Cnt1の累積値をCnt1累積値と表し、カウント数Cnt2の累積値をCnt2累積値と表すものとする。相互関係指標Kq2は、第１累積劣化ストレス量保持回路Ｔ１のCnt1累積値、第２累積劣化ストレス量保持回路Ｔ２のCnt2累積値、および、累積動作時間保持回路ＴＭの値Nの実測値に基づいて計算される。相互関係指標Kq2が所定範囲内にあるか否かに基づいて、Cnt1累積値及びCnt2累積値が妥当な実測値であるかを判定する。判定結果は、信号Ｓ１として出力される。ここで、q2=Ea2/Ea1である。
【００３０】
相互関係指標Kq2は、たとえば、以下の式（３）で与えられる。
【００３１】
Kq2 = (Cnt2累積値) / {(Cnt1累積値)q2 / Nq2-1}              (３)
ここで、Nは単位カウント動作（温度がほぼ一定とみなせる所定周期の期間のカウント動作）の累積実施回数であって、ＴＭの実測値である。
【００３２】
相互関係指標Kq2の妥当性は、たとえば、以下の式（４）で判定される。
【００３３】
(C2/C1q2) ≦ Kq2 ≦ Aq2*(C2/C1q2)                           (４)
ここで、C1、 C2はカウント数の温度依存性に係わる定数であって、Cnt1 = C1*exp(-Ea1/kT)、Cnt2 = C2*exp(-Ea2/kT)である。Aq2は、半導体装置に想定される温度プロファイルの範囲で最も温度変動が激しい状態に基づいて、q2=Ea2/Ea1に対してあらかじめ定めることが可能な定数である。この時、Cnt2とCnt1との間には、以下の式（５）の関係がある。
【００３４】
Cnt2 = C2*exp(-Ea2/kT) = C2*{exp(-Ea1/kT)}q2 = (C2/C1q2)*(Cnt1)q2    (５)
上記式（３）の相互関係指標Kq2及び上記式（４）の判定式は、カウント値Cnt1を累積後にq2乗した値と、カウント値Cnt1をq2乗した値を累積した値との関係に関わり、後述する検討から導かれたものである。たとえば、q2=2の場合、式(４）の定数Aq2を4とするなど、q2の値に応じた定数Aq2をあらかじめ設定しておくことができる。この事は、後に示される。
【００３５】
図３によれば、実測した第１累積劣化ストレス量保持回路Ｔ１及び第２累積劣化ストレス量保持回路Ｔ２のカウント値のいずれかに異常が発生した場合、上記式（４）に基づき異常を検知できる。そのため、たとえば、その単位カウント動作の特定回数niで得られたカウント値を破棄して、累積値に異常値が加算されないようにすることで、信頼性の高い累積劣化ストレスカウント値が得られる。あるいは、摩耗故障クライテリアに第１累積劣化ストレス量保持回路Ｔ１または第２累積劣化ストレス量保持回路Ｔ２のいずれかが達した時点で、上記式（４）に基づき第１累積劣化ストレス量保持回路Ｔ１及び第２累積劣化ストレス量保持回路Ｔ２の累積ストレスカウント値がいずれも妥当であることを判定し、確信をもって摩耗故障の危険が高まっていることを認識できる。
【００３６】
次に、図１の第１累積劣化ストレス量保持回路Ｔ１、第２累積劣化ストレス量保持回路Ｔ２および累積動作時間保持回路ＴＭを実現するためのより具体的な構成例を、図４Ａ、図４Ｂ，図４Ｃ、図５、図６に示す。
【００３７】
＜実施例１の具体的な構成例１＞
図４Ａは、図１の第１累積劣化ストレス量保持回路Ｔ１の構成例を示す。第１累積劣化ストレス量保持回路Ｔ１は、リングオシレータＲＯ１と累積ストレスカウンタＡＣＣ＿ＣＮＴ１とを有する。exp(-Ea1/kT)に比例した周波数特性を有するリングオシレータＲＯ１の発振が累積ストレスカウンタＡＣＣ＿ＣＮＴ１によりカウントされる。リングオシレータＲＯ１の発振周波数は１秒間の発振カウントである。累積ストレスカウンタＡＣＣ＿ＣＮＴ１の出力は、第１生成回路Ｃ０１および演算回路（Ｃ１２、Ｃ１２Ａ、Ｃ１２Ｂ）の入力に接続される。
【００３８】
図４Ｂは、図１の第２累積劣化ストレス量保持回路Ｔ２の構成例を示す。第２累積劣化ストレス量保持回路Ｔ２は、リングオシレータＲＯ２と累積ストレスカウンタＡＣＣ＿ＣＮＴ２とを有する。exp(-Ea2/kT)に比例した周波数特性を有するリングオシレータＲＯ２の発振が累積ストレスカウンタＡＣＣ＿ＣＮＴ２によりカウントされる。リングオシレータＲＯ２の発振周波数は１秒間の発振カウントである。累積ストレスカウンタＡＣＣ＿ＣＮＴ２の出力は、第１生成回路Ｃ０２および演算回路（Ｃ１２、Ｃ１２Ａ、Ｃ１２Ｂ）の入力に接続される。
【００３９】
図４Ｃは、図１の累積動作時間保持回路ＴＭの構成例を示す。累積動作時間保持回路ＴＭはタイマＴＭ１と累積時間保持回路ＨＬ１とを有する。累積時間保持回路ＨＬ１は、タイマＴＭ１の出力を入力とし、それを保持する。累積時間保持回路ＨＬ１は、第１および第２累積劣化ストレス量保持回路Ｔ１、Ｔ２に設けられた累積ストレスカウンタＡＣＣ＿ＣＮＴ１，ＡＣＣ＿ＣＮＴ２の累積カウント時間、あるいは、その相当値を保持する。累積時間保持回路ＨＬ１の出力は、演算回路（Ｃ１２、Ｃ１２Ａ、Ｃ１２Ｂ）の入力に接続される。
【００４０】
＜実施例１の具体的な構成例２＞
図５は、図１の第１累積劣化ストレス量保持回路Ｔ１、第２累積劣化ストレス量保持回路Ｔ２および累積動作時間保持回路ＴＭの他の構成例を示す。なお、図５のリングオシレータ（ＲＯ１、ＲＯ２）、累積ストレスカウンタ（ＡＣＣ＿ＣＮＴ１、ＡＣＣ＿ＣＮＴ２）は、図４Ａ、図４Ｂおよびその説明で示されたものと同じである。図４Ａ、図４Ｂ，図４Ｃと異なる部分が以下に説明される。
【００４１】
図５において、累積動作時間保持回路ＴＭは、間欠動作制御回路ＩＯＣ１と累積カウント時間保持回路ＨＬ１１とを有する。間欠動作制御回路ＩＯＣ１から出力される動作信号ＡＯのハイレベルに基づき、間欠カウント動作期間においてのみ、リングオシレータ（ＲＯ１、ＲＯ２）は発振動作を行う。動作信号ＡＯのハイレベルは累積劣化ストレス検出回路１０の間欠動作または間欠動作期間を指示し、動作信号ＡＯのロウレベルは累積劣化ストレス検出回路１０の非動作または非動作期間を示す。累積ストレスカウンタ（ＡＣＣ＿ＣＮＴ１、ＡＣＣ＿ＣＮＴ２）は、動作信号により制御されるアンド回路ＡＮ１，ＡＮ２により、その間欠カウント動作期間においてリングオシレータ（ＲＯ１、ＲＯ２）の発振を入力され、それをカウントする。累積カウント時間保持回路ＨＬ１１は間欠カウント動作の回数をカウントし、カウント値として累積実施回数Nを保持する。劣化の累積量の観点から、適当な時間間隔でリングオシレータ（ＲＯ１、ＲＯ２）の発振をモニタリングしても、温度変化に対して十分な精度が得られる。そのため、間欠動作制御回路ＩＯＣ１により、累積劣化ストレス検出回路１０の摩耗故障の予測精度を損なうことなく、累積劣化ストレス検出回路１０の消費電力および半導体装置１の全体としての消費電力を低減することができる。
【００４２】
＜実施例１の具体的な構成例３＞
図６は、図５の第１累積劣化ストレス量保持回路Ｔ１、第２累積劣化ストレス量保持回路Ｔ２および累積動作時間保持回路ＴＭの他の構成例を示す。図５と異なる部分が以下に説明される。
【００４３】
累積ストレスカウンタ（ＡＣＣ＿ＣＮＴ１、ＡＣＣ＿ＣＮＴ２）および累積カウント時間保持回路ＨＬ１１の保持するカウント値を不揮発メモリＮＶＭに退避する退避制御回路ＳＣＴを、さらに、有する。不揮発メモリＮＶＭは、フラッシュメモリを利用することが出来る。フラッシュメモリは、半導体装置１の電源電圧の切断ないし遮断や半導体装置１のリセット動作によっても、その記憶データは保持される。劣化の累積量（累積されたカウント値）を保持するためには、累積ストレスカウンタ（ＡＣＣ＿ＣＮＴ１、ＡＣＣ＿ＣＮＴ２）および累積カウント時間保持回路ＨＬ１１の保持するカウント値が半導体装置１の電源電圧の切断ないし遮断や半導体装置１のリセット動作により失われてはならない。半導体装置１が市場に出荷されてから製品寿命を終えるまで、累積劣化ストレス検出回路１０は累積し続ける必要がある。累積ストレスカウンタ（ＡＣＣ＿ＣＮＴ１、ＡＣＣ＿ＣＮＴ２）および累積カウント時間保持回路ＨＬ１１を電池によりバックアップされた常時電源電位の印加された半導体領域に形成しても良い。図６の様に、不揮発メモリＮＶＭへの退避を制御する回路（退避制御回路）ＳＣＴを半導体装置１に付加すれば、累積ストレスカウンタ（ＡＣＣ＿ＣＮＴ１、ＡＣＣ＿ＣＮＴ２）および累積カウント時間保持回路ＨＬ１１を通常のロジック領域に形成することができる。通常のロジック領域とは、ロジック回路や論理回路が形成される半導体領域であり、半導体装置１の電源電位の切断ないし遮断や半導体装置１のリセット動作により、電源電位の供給が切断ないし遮断される半導体領域を示している。カウンタアレイＣＮＴＡは、ロジック領域内における累積ストレスカウンタ（ＡＣＣ＿ＣＮＴ１、ＡＣＣ＿ＣＮＴ２）および累積カウント時間保持回路ＨＬ１１の形成領域を表している。
【００４４】
＜リングオシレータ＞
図７は、リングオシレータの構成を示す回路図である。図７のリングオシレータＲＯＳは、図４Ａ、図４Ｂ、図５、図６に示されるリングオシレータＲＯ１，ＲＯ２に利用可能である。リングオシレータＲＯＳは、摩耗故障因子の寿命τ（Ｔ）の逆数（exp(-Ea/kT)）に比例した周波数特性を有する。リングオシレータＲＯＳは、電圧依存性が小さく、温度依存性が大きい、例えば、エレクトロマイグレーションやストレスマイグレーションの摩耗故障因子の累積劣化ストレス量を、リングオシレータＲＯＳの発振周波数から得ることができる。リングオシレータＲＯＳではＰＭＯＳトランジスタ（ＱＰ２１）のオフ電流に比例した発振周波数を実現している。
【００４５】
リングオシレータＲＯＳは、遅延回路ＤＬと、安定化回路ＳＴと、インバータ遅延段ＩＮＶ２０と、を備える。遅延回路ＤＬはＰＭＯＳトランジスタＱＰ２１とＮＭＯＳトランジスタＱＮ２１、ＱＮ２２とを有する。安定化回路ＳＴは、基準電圧（Ｖref）を生成するＮＭＯＳトランジスタＱＮ２３、ＱＮ２４と、比較器ＣＭＰと、を備える。インバータ遅延段ＩＮＶ２０はインバータＩＮＶ２１、ＩＮＶ２２、ＩＮＶ２３、ＩＮＶ２４を備える。
【００４６】
動作を以下に説明する。リセット信号（reset）がハイレベルになるとノードＮ２１はロウレベルにリセットされる。Ｖrefはハイレベル（Ｖｄ）とロウレベル（Ｖｓ）との中間電位であり、比較器（差動アンプ）ＣＭＰの出力のノードＮ２２はロウレベルとなる。その結果、ノードＮ２３はロウレベルとなり、ノードＮ２１はresetがロウレベルに戻った後にはロウレベルのフローティング状態となる。ＮＭＯＳトランジスタＱＮ２１及びＱＮ２２のしきい値電圧絶対値はＰＭＯＳトランジスタＱＰ２１のしきい値電圧絶対値より大きく設定すると、ＰＭＯＳトランジスタＱＰ２１のオフリーク電流が支配的であり、ノードＮ２１の電位はロウレベルからハイレベルに向かって徐々に上昇する。ＰＭＯＳトランジスタＱＰ２１はリーク型プルアップ素子である。ノードＮ２１の電位がＶref以上になると、ＡＭＰ比較器ＣＭＰの出力のノードＮ２２はロウレベルからハイレベルに変化して、インバータ遅延段ＩＮＶ２０（４段のインバータＩＮＶ２１〜ＩＮＶ２４）の遅延の後、ノードＮ２３はハイレベルとなる。この結果、ノードＮ２１はロウレベルに戻る。これを繰り返して発振する。
【００４７】
ノードＮ２１がロウレベルになってからハイレベルに遷移して再びロウレベルに戻るまでの時間は、ＰＭＯＳトランジスタＱＰ２１のオフリーク電流でノードＮ２１の電位がロウレベルからＶrefまで上昇する時間（ｔ１）と、ノードＮ２２がハイレベルとなりインバータ遅延段ＩＮＶ２０の遅延によりノードＮ２１がハイレベルとなるまでの時間（ｔ２）との和にほぼ等しい。さらに言えば、ｔ１＞＞ｔ２なので、発振周波数はＰＭＯＳトランジスタＱＰ２１のオフリーク電流にほぼ比例する。オフリーク電流は温度の逆数の指数（exp（−１／Ｔ））に依存するので、摩耗故障因子と同様な大きな温度依存性を有するリングオシレータを実現できる。
【００４８】
なお、図７に示すように、ノードＮ２１を通常の論理回路ではなく比較器ＣＭＰで受けることにより安定して発振動作する効果が得られる。すなわち、ノードＮ２１のロウレベルからハイレベルへの変化は非常に緩やかであるため、論理回路で受けた場合、その論理しきい値前後の変化がフル振幅することなく伝搬し、十分フル振幅することなく論理しきい値付近に安定してしまう場合がある。比較器ＣＭＰの出力は、その入力しきい値前後で大きくロウレベルからハイレベルへ変化するので、安定してフル振幅で発振するリングオシレータが得られる。なお、インバータＩＶ２２の出力と入力との間に耐ノイズフィードバック素子ＡＮＦが挿入されている。耐ノイズフィードバック素子ＡＮＦはＰＭＯＳトランジスタＱＰ２２、ＱＰ２３、ＮＭＯＳトランジスタＱＮ２５、ＱＮ２６で構成されるインバータである。
【００４９】
＜システムの全体構成の概略図＞
図８は、図１の半導体装置を利用したシステムの全体構成の概略図である。半導体装置１は半導体チップＣＨＩＰに形成される。半導体チップＣＨＩＰには、インターフェース回路(interface)、アナログ回路（Analog）、中央処理装置ＣＰＵ、スタティックランダムアクセスメモリ（ＳＲＡＭ）、ロジック回路(logic)、不揮発メモリ(フラッシュメモリ)ＮＶＭなどが形成される。
【００５０】
累積劣化ストレス検出回路１０Ａは、図１、図４Ａ、図４Ｂ、図５、図６の累積劣化ストレス検出回路１０の構成に、さらに、複数セットの累積劣化ストレス量保持回路、累積動作時間保持回路、クライテリア保持回路、生成回路、およびリングオシレータ（ＲＯ）を搭載させたものである。
【００５１】
累積劣化ストレス検出回路１０Ａ内の累積劣化ストレス量保持回路（Ｔ１、Ｔ２等）、累積動作時間保持回路（ＴＭ等）はロジック回路(logic)の形成されるロジック領域に形成される。累積劣化ストレス検出回路１０Ａ内の演算回路（Ｃ１２）、クライテリア保持回路（Ｊ１、Ｊ２等）、および生成回路（Ｃ０１、Ｃ０２等）は同じロジック領域にハードウェア回路で実現しても良いし、ＣＰＵによるソフトウェアで実現しても良い。あるいは、半導体装置１に接続された外部のデータ処理装置またはサーバ等で実現しても良い。リングオシレータ（ＲＯ１、ＲＯ２、ＲＯ）は、図８に示されるように、異なる領域に複数設けられている。すなわち、リングオシレータ（ＲＯ１、ＲＯ２、ＲＯ）は、インターフェース回路(interface)の形成領域、アナログ回路（Analog）の形成領域、中央処理装置ＣＰＵの形成領域、スタティックランダムアクセスメモリ（ＳＲＡＭ）の形成領域、ロジック回路(logic) の形成領域、不揮発メモリＮＶＭの形成領域にそれぞれ設けられる。温度上昇による摩耗劣化が懸念されるＣＰＵの形成領域には、リングオシレータ（ＲＯ１、ＲＯ２）を近接して配置するのが良い。これにより、リングオシレータ（ＲＯ１、ＲＯ２）の温度プロファイルがほぼ同じになるようできるので、図３で説明した相互関係指標による妥当性判定の信憑性をより高めることができる。
【００５２】
半導体チップＣＨＩＰはパッケージＰＫＧに封止され、システム基板ＰＣＢ上に実装される。システム基板ＰＣＢ上には、抵抗素子や容量素子等の受動素子１、２も設けられる。
【００５３】
図８に示す半導体装置１が摩耗故障の予測対象とする劣化因子としては、以下がある。
（１）参考文献に説明されている半導体チップ信頼性に関わるデバイス素子信頼性（ＴＤＤＢ、ＮＢＴＩなど）や配線素子信頼性（ＥＭ、ＳＭなど）。
（２）不揮発メモリＮＶＭの情報保持保全性。
（３）パッケージＰＧＫの信頼性に関わる半導体チップＣＨＩＰとの接続性（ワイヤボンディング、はんだボールなど）やインターポーザ劣化、封止材レジン劣化。
（４）システム基板ＰＣＢの信頼性に関わるパッケージＰＫＧとの接続性（はんだボールなど）や半導体チップＣＨＩＰ近辺の受動素子１，２の劣化。
【００５４】
累積劣化ストレス検出回路１０Ａに、図２に示した演算回路Ｃ１２Ａを適用することにより、上記の様な多様な劣化因子に対する摩耗故障の予測を行うことができる。
【００５５】
＜実施例１の実施の形態１の計算例＞
次に、図２の演算回路Ｃ１２Ａにおける仮想累積劣化ストレスカウント値（Cnt3累積値）の計算例が示される。
【００５６】
これは、温度依存性Ea3の第３の劣化因子の仮想累積劣化ストレスカウント値（Cnt3累積値）を、実測値から計算するための具体的な方法である。この実測値は、第１累積劣化ストレス量保持回路Ｔ１の累積劣化ストレスカウント値のカウント数Cnt1累積値、第２累積劣化ストレス量保持回路Ｔ２の累積劣化ストレスカウント値のカウント数Cnt2累積値、および累積動作時間保持回路ＴＭの値Ｎである。温度依存性Ea3は、温度依存性Ea1、Ea2とは異なるものであり、Ea3=q*Ea1と表されるものとし、値qは定数である。以下、図９Ａ−図９Ｆ，図１０Ａ、図１０Ｂ、図１１Ａ−図１１Ｆを用いて説明する。
【００５７】
図９Ａは、累積期間での半導体装置の温度の第１の確率分布を示す図である。図９Ｃは、累積期間での半導体装置の温度の第２の確率分布を示す図である。図９Ｅは、累積期間での半導体装置の温度の第３の確率分布を示す図である。横軸は温度Ｔ（℃）を示す。縦軸は、累積期間を、単位カウント動作の累積実施回数Nとし、N＝５０００回の場合における各温度への到達した回数で示している。図９Ｂは、図９Ａにおける下記式（６）に定義する相互関係指標と値ｑとの関係を示す図である。図９Ｄは、図９Ｃにおける相互関係指標と値ｑとの関係を示す図である。図９Ｆは、図９Ｅにおける相互関係指標と値ｑとの関係を示す図である。
【００５８】
図９Ａ−図９Ｆにおいて、１回の単位カウント動作期間中、温度はほぼ一定であり、第１累積劣化ストレスカウント値は、Cnt1 = C1 * exp (-Ea1/kT)であり、仮想累積劣化ストレスカウント値は、Cnt3 = (Cnt1)q = C1q * exp(-Ea3/kT)である。また、Ea1=0.5eVとし、q=Ea3/Ea1とする。単位カウント動作の累積実施回数N=5000回において、単位カウント動作ごとに温度が図９Ａ、図９Ｃ、図９Ｅの確率分布で温度が変動する場合を検討する。この時、以下の式（６）で、Cnt1累積値とCnt3累積値との相互関係指標を定義する。
【００５９】
Kq=(Cnt3累積値)/{(Cnt1累積値)q / Nq-1}                （６）
相互関係指標Kqは図９Ａ、図９Ｃ、図９Ｅの分布毎に異なり、それぞれ図９Ｂ、図９Ｄ、図９Ｆの様な相互関係指標Kqのシミュレーション結果になる。図９Ｂ、図９Ｄ、図９Ｆでは、値qの０から５までの相互関係指標Kqが示されており、値q=１の場合のCnt1累積値、および値qがq=2の場合のCnt2累積値が取得されている場合である。値ｑがｑ＜１の複数点、１．５、２．５、３．５、４、４．５に対応する相互関係指標Kqの値はシミュレーション値である。
【００６０】
図９Ａ、図９Ｂは、累積期間において温度変動がそれほど無い場合であり、相互関係指標Kqは、ほぼ１となる。なぜなら、一定のカウント値がＮ回あるとすると、(Cnt3累積値)/{(Cnt1累積値)q / Nq-1}が１となるからである。すなわち、相互関係指標Kqは、カウント動作の期間に温度変動が無い場合、すなわち、累積期間に渡って温度変動が無い場合に下記の式（７）（８）となる。
【００６１】
Cnt3累積値 = (Cnt1)q累積値 = Cnt1Tq x N              （７）
(Cnt1累積値)q = (Cnt1T x N)q = Cnt1Tq x Nq            （８）
ここで、Cnt1Tはすべての単位カウント動作で同じとなるCnt1の値である。式（６）に代入すると、Kq=1である。
図９Ｃ、図９Ｄ、図９Ｅ、図９Ｆは、累積期間の温度変動がある場合であり、相互関係指標Kqは１以上（Kq>1）となる。相互関係指標Kqは、0<q<1ではKq=1が良い近似となる。
また、図９Ｅ、図９Ｆの様に、累積期間において温度変動が大きいほど、相互関係指標Kqは大きくなる。すなわち、Cnt1累積値からCnt3累積値を正確に計算することは難しい。
【００６２】
しかしなから、温度依存性Ea1とは異なる温度依存性Ea2=q2*Ea1の温度依存性の第２の劣化因子の累積劣化ストレスカウント値（Cnt2累積値）が取得されている場合、値qが1以上q2以下の範囲（たとえばq2=2でq=1.5）であれば、相互関係指標K1=1と相互関係指標Kq2=(Cnt2累積値)/{(Cnt1累積値)q2 / Nq2-1}との内挿から高い精度で相互関係指標Kqを見積もることができる。すなわち、Cnt3累積値を精度よく見積もることができる。なお、図９ではCnt2 = (Cnt1)q2 = C1q2 * exp(-Ea2/kT)(q2=2)としてプロットしているが、式（５）のようにCnt2 = (C2/C1q2)*(Cnt1)q2が一般形であるので、実際にはCnt2累積値を(C2/C1q2)で除したCnt2_nrm累積値を相互関係指標Kq2の算出に用いる必要がある。
【００６３】
図１０Ａは、相互関係指標の精度を説明するための図である。図１０Ｂは、値q2を２より大きくした場合の相互関係指標の精度を説明するための図である。
【００６４】
図１０Ａは図９Ｆと同等であり、値ｑが１と２との間は精度よく相互関係指標Kqを見積もることができることを示している。値ｑが２以上の場合は、精度が悪くなる。したがって、値ｑとしてｑ＝１〜２（Ea=0.5eV〜1eV）の領域の精度を重視する場合に効果がある。一方、図１０Ｂは、図９Ｆにおいて、取得されているCnt2累積値を、値qが4(q2=4)の場合のカウント値とした場合を示す。図１０Ｂでは、内挿で見積ることが可能な値qの範囲を拡大した。Cnt2累積値のｑ２を大きくすると、内挿の精度は低下するが、相互関係指標Kqの見積もれる値ｑの範囲が拡大する効果がある。
【００６５】
図１１Ａ、図１１Ｃ，図１１Ｅは、図９Ａ、図９Ｃ、図９Ｅと同じものである。図１１Ｂは、図９Ｂに示す図の横軸を、値qではなく、(q-1)*√(q)とした場合の相互関係指標Kqを説明する図である。図１１Ｄは、図９Ｄに示す図の横軸を、値qではなく、(q-1)*√(q)とした場合の相互関係指標Kqを説明する図である。図１１Ｆは、図９Ｆに示す図の横軸を、値qではなく、(q-1)*√(q)とした場合の相互関係指標Kqを説明する図である。図１１Ｂ、図１１Ｄ、図１１Ｆのそれぞれに示されるように、横軸を(q-1)*√(q)として相互関係指標Kqをプロットすると、第１累積劣化ストレスカウント値のCnt1累積値（q=1）、 第２累積劣化ストレスカウント値のCnt2累積値（q=2）の２点から、その内挿領域だけでなく、その外挿領域についても、相互関係指標Kq、すなわち仮想累積劣化ストレスカウント値Cnt3累積値を見積もることが可能であることが示される。また、図１１Ｂ、図１１Ｄ、図１１Ｆから、図１１Ａ、図１１Ｃ，図１１Ｅに示されるような異なる温度変動の確率分布の状態に対しても、q=1のCnt1累積値の実測値とq=2のCnt2累積値の実測値との外挿から、任意の値qの仮想累積劣化ストレスカウント値Cnt3累積値を精度よく見積もれることがわかる。
【００６６】
＜実施例１の実施の形態１に係る実施フロー＞
次に、図２に示される演算回路Ｃ１２Ａを用いた場合の実施フローを示す。図１２Ａは、実施例１の実施の形態１の全体的な実施フローである。図１２Ｂは、図１２ＡのステップＳ６の詳細な算出フローを示す。まず、前提を説明する。図９Ａ−図９Ｆ，図１０Ａ、図１０Ｂ、図１１Ａ−図１１Ｆの説明では、第２累積劣化ストレス量保持回路Ｔ２の累積劣化ストレスカウント値のカウント数Cnt2累積値は、Cnt2 = (Cnt1)q2=C1q2*exp(-Ea2/kT)、q2=Ea2/Ea1 を前提としたものであった。しかし、実際の半導体装置１において設計される第２累積劣化ストレス量保持回路Ｔ２の累積劣化ストレスカウント値は、Cnt2 = C2*exp(Ea2/kT)であり、係数はC1q2とは異なる。その比B=C2/ C1q2を図１２Ａおよび図１２Ｂでは考慮した。B値は半導体装置１の出荷前テストで取得できる。また、１回の単位カウント動作時間の代わりに、出荷前テスト時のテスト時間testtimeを時間単位とした。testtimeはその期間の温度がほぼ一定の短い期間である。実際にはtesttimeを１回の単位カウント動作時間とするのが好適である。あるいは、testtimeのカウント時間を間欠的に行うようにすると、消費電力を下げることができる。出荷前テストでは、温度Ｔを１５０℃としてテストを行うものとする。
【００６７】
ステップＳ１およびＳ２は、半導体装置１の出荷前テスト時に実施される。ステップＳ１では、１５０℃、testtimeの第１累積劣化ストレス量保持回路Ｔ１のカウント値Cnt1を取得し、CntH_T1として記憶させる。ステップＳ２では、１５０℃、testtimeの第２累積劣化ストレス量保持回路Ｔ２のカウント値Cnt2を取得し、CntH_T2として記憶させる。
【００６８】
ステップＳ３〜Ｓ６は、半導体装置１の出荷後において半導体装置１の動作時に行われる。ステップＳ３では、testtime x Nの第１累積劣化ストレス量保持回路Ｔ１の累積劣化ストレスカウント値Cnt1累積値を取得し、Acc_Cnt_T1として記憶させる。ステップＳ４では、testtime x Nの第２累積劣化ストレス量保持回路Ｔ２の累積劣化ストレスカウント値Cnt2累積値を取得し、Acc_Cnt_T2として記憶させる。ステップ５では、累積動作時間保持回路ＴＭの単位動作の累積実施回数のカウント値Ｎを取得し、Acc_Cnt_TMとして記憶させる。ステップＳ６では、温度依存性Ea3相当の仮想累積劣化ストレスカウント値であるCnt3累積値を算出する。なお、ステップ６は毎回実施されなくても良い。
【００６９】
ステップＳ６の詳細な算出フローは、図１２Ｂに示される。
【００７０】
ステップＳ６１において、test結果から、比Bを求める。比B は、B = (CntH_T2) / (CntH_T1)q2 = C2 / C1q2 である。なお、Cnt1 = C1*exp(-Ea1/kT)、Cnt2=C2*exp(-Ea2/kT)=C2*{exp(-Ea1/kT)}q2 、q2=Ea2/Ea1である。
【００７１】
ステップＳ６２では、規格化した第２累積劣化ストレス量保持回路Ｔ２の累積劣化ストレスカウント値Cnt2_nrmを定義し求める。なお、Cnt2_nrm=C1q2*exp(-Ea2/kT)=(Cnt1)q2、Cnt2_nrm=Cnt2 /Bなので、規格化したAcc_Cnt_T2_nrm は、Acc_Cnt_T2_nrm= Cnt2_nrm累積値=Acc_Cnt_T2 / Bである。
【００７２】
ステップＳ６３では、規格化したAcc_Cnt_T2_nrmの相互関係指標Kq2をY軸に、(q-1)*√(q)をX軸に打点し、(0,1)と直線で結ぶ。Y軸は対数軸である。すなわち、図１１Ｂ、図１１Ｄ、図１１Ｆの相互関係指標Kq2と(q-1)*√(q)との関係を求める。相互関係指標Kq2は、Kq2 = (Acc_Cnt_T2_nrm) / {(Acc_Cnt_T1)q2 / Nq2-1}である。
【００７３】
ステップＳ６４では、ステップＳ６３で求めた上記直線上で、q=Ea3/Ea1相当の相互関係指標Kqを得る。相互関係指標Kqは、Kq = (Acc_Cnt_T3_nrm) / {(Acc_Cnt_T1)q / Nq-1}である。また、規格化したAcc_Cnt_T3_nrmは、Acc_Cnt_T3_nrm= Cnt3_nrm累積値である。Cnt3_nrmは、温度依存性Ea3相当の仮想累積劣化ストレスカウント値C1q*exp(-Ea3/kT) =(Cnt1)qである。
【００７４】
ステップS６５では、ステップ６４で求めた相互関係指標Kq、及びAcc_Cnt_T1、NとからAcc_Cnt_T3_nrmを逆算する。
【００７５】
ステップＳ６６では、ステップＳ６４で定義したCnt3_nrmの１５０℃、 testtimeでの仮想累積劣化ストレスカウント値CntH_T3_nrmを算出する。CntH_T3_nrmは、CntH_T3_nrm=(CntH_T1)qである。
ステップＳ６７では、得られたAcc_Cnt_T3_nrmとCntH_T3_nrmとの比が、Ea3温度依存性の劣化因子に対して、１５０℃相当でtesttimeの何倍の累積劣化ストレス時間に達しているかを示す。
【００７６】
図１２Ａおよび図１２Ｂによれば、温度依存性Ea1の第１の劣化因子の累積劣化ストレスカウント値(Cnt1累積値)、温度依存性Ea2の第２の劣化因子の累積劣化ストレスカウント値(Cnt2累積値)、及び単位カウント動作の累積実施回数Nとから、温度依存性Ea3の第３の劣化因子の仮想累積ストレスカウント値(Cnt3累積値)を見積もることができる。ずなわち、図８で説明された様な様々な劣化因子の摩耗故障を精度よく予測できる半導体装置１が得られる。なお、図１２では図１１相当で第３の劣化因子の摩耗故障を予測するフロー例を示したが、図９相当など、他のプロットでCnt1累積値及びCnt2累積値の実測からステップＳ６４のKqを得ても良い。
【００７７】
＜実施例１の実施の形態２の具体的な説明＞
図３で示された妥当性判定回路ＡＪ１に関し、さらに、具体的に説明する。
【００７８】
第１累積劣化ストレス量保持回路Ｔ１の累積値（累積劣化ストレスカウント値）Cnt1累積値と第２累積劣化ストレス量保持回路Ｔ２の累積値（累積劣化ストレスカウント値）Cnt2累積値のあるべき相互関係を以下に示す。単位カウント動作期間”i”に取得されるカウント値は、その期間が短く温度Ｔがほぼ一定とした場合、以下である。
【００７９】
Cnt1[i] = C1*exp(-Ea1/kT)
Cnt2[i] = C2*exp(-Ea2/kT) = C2*exp(-q2*Ea1/kT) = (C2/C1q2)*(Cnt1[i])q2
ここで、q2 = Ea2 / Ea1 である。
【００８０】
もっとも単純なケースとして、N回のカウント累積期間に渡っても温度Ｔが一定なら、Cnt1[i]は”i"によらず同じ値Cnt1Tとなる。
【００８１】
ΣCnt1[i] = Cnt1T x N
ΣCnt2[i] = (C2/C1q2)*(Cnt1[i])q2 = (C2/C1q2)*(Cnt1T x N)q2
この時、実施例１の実施の形態１で定義したのと同じ相互関係指標Kq2は、下記である。
【００８２】
Kq2 = (Cnt2累積値) / {(Cnt1累積値)q2 / Nq2-1} = (C2/C1q2)
実施例１の実施の形態１では、仮想累積劣化ストレスカウント値Cnt3の係数C3を、C1qと定義したので、温度変動が無い場合、Kq=1であった。実施例１の実施の形態２では、Cnt2は温度依存性Ea2の別の累積劣化ストレスカウンタの実測値なので、独立した係数C2を有し、その結果、温度Ｔが一定の場合、Kq2 = (C2/C1q2)となる。
【００８３】
N回のカウント累積期間に渡って温度Ｔが変動する通常のケースでは、図９Ａ−図９Ｆ，図１０Ａ、図１０Ｂ、図１１Ａ−図１１Ｆに示した結果から分かるように、Kq2 = Aq2 * (C2/C1q2)、 (Aq2 > 1)となり、温度依存性が大きいほどAq2は大きい。なお、図９Ａ−図９Ｆ，図１０Ａ、図１０Ｂ、図１１Ａ−図１１Ｆでは、C2/C1q2=1の例を示しているので、これらのグラフの縦軸Kq2は前記Aq2に等しい。温度依存性が大きいほどAq2が大きいことは、q2 = 2の場合を例に、簡単な数式で理解することができる。xを変動する任意の変数、mをxの平均値とすると、以下となる。
【００８４】
<x2> = m2 + <(x - m)2>
ここで、<  >は囲まれた値の平均を示す。
【００８５】
この一般式を、今回の実施例１の実施の形態２の場合にあてはめると、以下となる。
【００８６】
Cnt1累積値 = m * N
Cnt2累積値 = (C2/C12)*（Cnt1の２乗の累積値）= (C2/C1q2) * <x2> * N
したがって、相互関係指標K2は、以下となる。
【００８７】
K2 = (Cnt2累積値) / {(Cnt1累積値)2 / N} 
= (C2/C12) * <x2> / m2 
= (C2/C12) *(1 + <(x - m)2> / m2)
ここで、<(x - m)2> / m2 > 0 である。すなわち、カウント累積期間中に温度Ｔが変動する場合、その変動が大きいほど、相互関係指標K2は(C2/C12)より大きくなる。言い換えれば、定数A2は１より大きくなる。
【００８８】
図９Ａ−図９Ｆを再び参照する。たとえば、相互関係指標K2（q=2でのKq）は、図９Ｂで約1.0、図９Ｄで約1.5、図９Ｆで約2.7である。現実的に半導体装置１が経験する温度プロファイルを考えた時、相互関係指標K2は最大でも４を超えないという解析結果を得た。図９Ａ−図９ＦはC2/C12=1に規格化した場合であり、K2はA2に等しく、以下の範囲にあれば、Cnt1累積値、Cnt2累積値共に妥当であると判断できる。
【００８９】
(C2/C12) ≦ K2 ≦ A2*(C2/C12)、 A2 = 4
ここでは、q2 = 2の場合について示したが、q2が2以外の場合でも、Cnt1累積値とCnt2累積値と単位カウント動作の累積実施回数Nとで計算される相互関係指標Kq2があるべき範囲を同様に定義でき、以下となる。
【００９０】
(C2/C1q2) ≦ Kq2 ≦ Aq2*(C2/C1q2)
ここで、Aq2は、半導体装置に想定される温度プロファイルの範囲で最も温度変動が激しい状態に基づいて、q2 = Ea2 / Ea1に対してあらかじめ定めることが可能な定数である。
【００９１】
＜実施例１の実施の形態２に係る実施フロー＞
次に、図３に示される演算回路Ｃ１２Ｂを用いた場合の実施フローを示す。図１３Ａは、実施例１の実施の形態２の全体的な実施フローである。図１３Ｂは、図１３ＡのステップＳ１３の詳細な判定フローを示す。まず、前提を説明する。１回の単位カウント動作時間の代わりに、出荷前テスト時のテスト時間testtimeを時間単位とした。testtimeはその期間の温度がほぼ一定の短い期間である。出荷前テストでは、温度Ｔを１５０℃としてテストを行うものとする。
【００９２】
ステップＳ１０およびＳ１１は、半導体装置１の出荷前テスト時に実施される。ステップＳ１０では、１５０℃、testtimeの第１累積劣化ストレス量保持回路Ｔ１の累積劣化ストレスカウント値Cnt1を取得し、CntH_T1として記憶させる。ステップＳ１１では、１５０℃、testtimeの第２累積劣化ストレス量保持回路Ｔ２の累積劣化ストレスカウント値Cnt2を取得し、CntH_T2として記憶させる。
【００９３】
ステップＳ１２〜Ｓ１４は、半導体装置１の出荷後において半導体装置１の動作時に行われる。
【００９４】
ステップＳ１２では、所定期間testtime x niの第１累積劣化ストレス量保持回路Ｔ１の累積劣化ストレスカウント値（Cnt1累積値）及び第２累積劣化ストレス量保持回路Ｔ２の累積劣化ストレスカウント値（Cnt2累積値）を取得し、Cnt_T1tmpおよび Cnt_T2tmpとして記憶させる。また、累積動作時間保持回路ＴＭの単位カウント動作の累積実施回数niを取得し、TMtmpとして記憶させる。
【００９５】
ステップＳ１３では、ステップＳ１２で得られたCnt_T1tmpおよびCnt_T2tmpが相互比較判定から妥当な値か否かを判定する。妥当な場合（ＹＥＳ）、ステップ１４に遷移する。妥当でない場合（ＮＯ）、Cnt_T1tmp, Cnt_T2tmp, TMtmpを破棄し、ステップ１２に遷移する。
【００９６】
ステップＳ１４では、ステップＳ１２で得られたCnt_T1tmp、 Cnt_T2tmp、およびTMtmpを、これまでの生涯期間testtime x Nの累積劣化ストレスカウント値Acc_Cnt_T1、累積劣化ストレスカウント値Acc_Cnt_T2、及び累積実施回数Acc_Cnt_TMに、それぞれ加算して記憶させる。累積劣化ストレスカウント値Acc_Cnt_T1は、第１累積劣化ストレス量保持回路Ｔ１の累積劣化ストレスカウント値である。累積劣化ストレスカウント値Acc_Cnt_T2は、第２累積劣化ストレス量保持回路Ｔ２の累積劣化ストレスカウント値である。累積実施回数Acc_Cnt_TMは、累積動作時間保持回路ＴＭの単位カウント動作の累積実施回数である。その後、ステップＳ１２へ遷移する。ここで、Ｎ＝Σniである。
【００９７】
ステップＳ１３の詳細な判定フローが、図１３Ｂに示される。
【００９８】
ステップＳ１３１では、test結果から、比Bを得る。比B は、B = (CntH_T2) / (CntH_T1)q2 = C2 / C1q2 である。なお、Cnt1 = C1*exp(-Ea1/kT)、 Cnt2=C2*exp(-Ea2/kT)=C2*{exp(-Ea1/kT)}q2 、q2=Ea2/Ea1である。
【００９９】
ステップ１３２では、温度Ｔの時間変動を考慮したワースト値を考慮し、B*Aq2を算出する。ここで、Aq2は温度Ｔの時間変動を考慮したワースト値であり、予め設定した既定値である。詳細は「実施例１の実施の形態２の具体的な説明」で述べたとおりである。
【０１００】
ステップＳ１３３では、実測値から相互関係指標Kq2_tmpを算出する。相互関係指標Kq2_tmpは、Kq2_tmp = Cnt_T2tmp / {(Cnt_T1tmp)q2/(TMtmp)q2-1} である。
【０１０１】
ステップＳ１３４では、相互関係指標Kq2_tmpが、以下の範囲にあるか否かが判断れる。
【０１０２】
B≦ Kq2_tmp≦ B*Aq2 
相互関係指標Kq2_tmpが、範囲内にあれば、ステップＳ１２で得られたCnt_T1tmpおよびCnt_T2tmpが妥当(ＹＥＳ)であると判断する（ステップＳ１３５）。そうでなければ、Cnt_T1tmpおよびCnt_T2tmpが妥当でない(ＮＯ)で判断する（ステップＳ１３６）。
【０１０３】
なお、図１３Ａ、図１３Ｂでは、所定期間testtime x niに取得された累積劣化ストレスカウント値についてその値の妥当性判断を行ったものである。累積期間 testtime x Nでの累積カウントAcc_Cnt_T1, Acc_Cnt_T2に対して、相互関係指標を算出してカウント値の妥当性判断を行っても良い。妥当でないと判断された場合は、１サイクル古いAcc_Cnt_T1, Acc_Cnt_T2, Acc_Cnt_TMに値を戻す。たとえば、最新のAcc_Cnt_T1, Acc_Cnt_T2, Acc_Cnt_TMを不揮発メモリＮＶＭの記憶領域に書き戻す前に、妥当性判断を行えば、不揮発メモリＮＶＭの記憶領域には１サイクル古い値が残っているので、最新値を破棄して、不揮発メモリＮＶＭの記憶領域の値を信用できる最新値とすればよい。累積ストレスカウント値の累積は年オーダの長期に渡り行われるので、１サイクル分の異常値を破棄しても、摩耗故障の評価に対する誤差は小さい。ここで、１サイクルとは、たとえば、本開示の半導体装置１をリセットしてから、次にリセットするまでの期間である。あるいは、１サイクルとは、本開示の半導体装置１の電源をオンしてから、電源を一旦オフするまでの期間である。
【０１０４】
累積ストレスカウント値の妥当性判断は、摩耗故障クライテリアにAcc_Cnt_T1またはAcc_Cnt_T2のいずれかが達した時点で、相互関係指標Kq2 = (Acc_Cnt_T2) / {(Acc_Cnt_T1)q2 / Nq2-1}がB以上、B* Aq2 以下であることを検証することで行っても良い。Nは、Acc_Cnt_TMである。妥当性が検証されれば、摩耗故障の危険が高まっていることを、確信をもって認識できる。
【０１０５】
実施例１の実施の形態２に係る実施フローによれば、異なる温度依存性の劣化因子に対応する累積ストレスカウント値が２つ以上実測されることを利用して、両者の関係が妥当であるかを判定することにより、累積ストレスカウント値の信憑性を高め、摩耗故障を高い信頼性で予測できる半導体装置が得られる。
【実施例２】
【０１０６】
図１４は、実施例２に係る半導体装置を説明するための図である。半導体装置１Ａは、図１に示される累積劣化ストレス検出回路１０の一部分を変更したものであるので、異なる部分を主に説明する。図１の累積劣化ストレス検出回路１０は、第２累積劣化ストレス量保持回路Ｔ２、第２クライテリア保持回路Ｊ２、第２生成回路Ｃ０２、および演算回路Ｃ１２と、を有する。図１４の累積劣化ストレス検出回路１０Ａは、第２の累積劣化ストレスカウント値を保持する回路（第２累積劣化ストレス量保持回路）ＶＴ２と、第２のクライテリア（判定基準）のカウント値を保持する回路（第２クライテリア保持回路）Ｊ２Ｃと、を有する。累積劣化ストレス検出回路１０Ａは、さらに、累積ストレスアラーム信号ＡＬ２Ｃを生成する回路（第２生成回路）Ｃ０２Ｃと、演算回路Ｃ１２Ｃと、を有する。
【０１０７】
第２累積劣化ストレス量保持回路ＶＴ２は、温度依存性Ea2および電圧依存性ｆ(V)の第２の劣化因子（摩耗故障因子）の摩耗故障度評価を行うために設けられている。第２の累積劣化ストレスカウント値Cnt2は、Cnt2∝f(V)*C2*exp(-Ea2/kT)で表される。ここで、C2はカウント数の温度依存性に係わる定数である。第２累積劣化ストレス量保持回路ＶＴ２は、温度だけではなく電圧感度も大きい劣化因子、たとえば、ＴＤＤＢのための累積劣化ストレスカウンタとして利用できる。電圧Ｖは、半導体装置１Ａに供給される電源電位（Vｄ）と接地電位（Vs）との電位差である。
【０１０８】
第２クライテリア保持回路Ｊ２Ｃは、温度依存性Ea2および電圧依存性ｆ(V)の第２の劣化因子（摩耗故障因子）のクライテリアを保持する。第２生成回路Ｃ０２Ｃは、第２累積劣化ストレス量保持回路ＶＴ２の第２の累積劣化ストレスカウント値（Cnt2累積値）が第２クライテリア保持回路Ｊ２Ｃの保持する第２のクライテリア（判定基準）に達したら、累積ストレスアラーム信号ＡＬ２Ｃを生成する。
【０１０９】
演算回路Ｃ１２Ｃは、第１および第２累積劣化ストレス量保持回路Ｔ１、ＶＴ２の累積劣化ストレスカウント値（Cnt1累積値、Cnt2累積値）と、累積動作時間保持回路ＴＭの累積動作時間のカウント値Nに基づいて、所望の演算を行い、演算結果として信号Ｓ１Ｃを生成する。
【０１１０】
なお、温度依存性Ea2は必ずしも温度依存性Ea1と異なる値でなくともよい。電圧感度の小さい第一の劣化因子と電圧感度の大きい第二の劣化因子とが、温度依存性Eaについては偶然ほぼ等しくなることはありえる。
【０１１１】
図１５Ａは、第２累積劣化ストレス量保持回路ＶＴ２の構成例を示す。第２累積劣化ストレス量保持回路ＶＴ２は、リングオシレータＲＯ３と累積ストレスカウンタＡＣＣ＿ＣＮＴ３とを有する。温度依存性Ea2および電圧依存性ｆ(V)に比例した周波数特性を有するリングオシレータＲＯ３の発振が累積ストレスカウンタＡＣＣ＿ＣＮＴ３によりカウントされる。リングオシレータＲＯ３の発振周波数は１秒間の発振カウントである。累積ストレスカウンタＡＣＣ＿ＣＮＴ３の出力は、第２生成回路Ｃ０２Ｃおよび演算回路Ｃ１２Ｃの入力に接続される。
【０１１２】
図１５Ｂは、演算回路Ｃ１２Ｃの構成例を示す。演算回路Ｃ１２Ｃは、妥当性判定回路ＡＪ２を有する。妥当性判定回路ＡＪ２は、第１累積劣化ストレス量保持回路Ｔ１の累積値（累積劣化ストレスカウント値）であるCnt1累積値と第２累積劣化ストレス量保持回路ＶＴ２の累積値（累積劣化ストレスカウント値）であるCnt2累積値との相互関係指標Kq2を算出する。相互関係指標Kq2は、第１累積劣化ストレス量保持回路Ｔ１のCnt1累積値、第２累積劣化ストレス量保持回路ＶＴ２のCnt2累積値、および、累積動作時間保持回路ＴＭの値Nの実測値に基づいて計算される。
【０１１３】
Cnt1累積値とCnt2累積値との相互関係指標Kq2は、図３の説明と同じであるが、温度Ｔ、電圧Vがほぼ一定とみなせる所定期間のカウント数Cnt2は、Cnt2 =f(V)*C2*exp(-Ea2/kT) であり、以下となる。
【０１１４】
Kq2 = (Cnt2累積値) / {(Cnt1累積値)q2 / Nq2-1}
ここで、Cnt2累積値、Cnt1累積値は実測値であり、q2 = Ea2/Ea1 である。
【０１１５】
相互関係指標Kq2の妥当性判定基準は、図３のC2をf(V)*C2に置き換えたものとなる。さらに、電圧Ｖは変動する。電圧Ｖの変動範囲がVchipmin〜Vchipmaxである場合、図３の（４）は、実施例２では下記の式（９）となる。
【０１１６】
f(Vchipmin) * (C2/C1q2) ≦ Kq2 ≦ f(Vchipmax) * Aq2*(C2/C1q2)    （９）
たとえば、q2 = 2なら、A2 = 4である。
【０１１７】
図１６Ａは、図１５Ａのリングオシレータの構成を示す回路図である。リングオシレータＲＯ３は、温度依存性Ea2および電圧依存性ｆ(V)に比例した周波数特性を有するこの構成例では、電流源で駆動される６個のインバータＩＮＶ１〜ＩＮＶ６と１つのＮＡＮＤゲートＮＡとのループ経路が、ＮＡＮＤゲートＮＡの一つの入力端子に印加される信号（enable）をHighとすることで発振する。電流源駆動のインバータＩＮＶ１〜ＩＮＶ６は、それぞれ電流源ＰＭＯＳトランジスタＡＰと電流源ＮＭＯＳトランジスタＡＮとＰＭＯＳトランジスタＭＰとＮＭＯＳトランジスタＭＮとを備える。電流源ＰＭＯＳトランジスタＡＰのソースは電源電位（Ｖｄ）が供給される電源線１１１に接続され、電流源ＮＭＯＳトランジスタＡＮのソースは基準電位（Ｖｓ）が供給される基準線１１２に接続される。ここで、Ｖｓ＝０Ｖとすると、電源線１１１と基準線との間の電位差（電圧）はＶｄとなる。以下、電圧と表記する場合は基準線１１２の電位（Ｖｓ＝０Ｖ）との電位差である。電流源駆動のインバータＩＮＶ１〜ＩＮＶ６は、次段をLowからHighに駆動する場合には、電流源ＰＭＯＳトランジスタＡＰの駆動電流にほぼ比例して信号遷移時間が決まる。次段をHighからLowに駆動する場合は、電流源ＮＭＯＳトランジスタＡＮの駆動電流にほぼ比例して信号遷移時間が決まる。電流源ＰＭＯＳトランジスタＡＰと電流源ＮＭＯＳトランジスタＡＮとに挟まれ、そのゲートが共通なＰＭＯＳトランジスタＭＰとＮＭＯＳトランジスタＭＮは、電流源ＰＭＯＳトランジスタＡＰと電流源ＮＭＯＳトランジスタＡＮのいずれかを、発振過渡状態に応じて選択するスイッチの働きをする。電流源ＰＭＯＳトランジスタＡＰのゲート電圧（Ｖｐ）と電流源ＮＭＯＳトランジスタＡＮのゲート電圧（Ｖｎ）は、出力Ｆoutの発振周波数が温度Ｔおよび電圧Ｖの依存性を有するように、電流源制御回路ＣＮＡで、それぞれ制御される。
【０１１８】
図１６Ｂは、図１６Ａの電流源制御回路の構成例を示す図である。図１６Ｂに示すように、電流源制御回路ＣＮＡ１は電圧生成回路ＣＣ１を備える。電圧生成回路ＣＣ１は、ソースが電源線１１１に接続されダイオード接続されるＰＭＯＳトランジスタＱＰ１と、ＰＭＯＳトランジスタＱＰ１のドレイン（ノードＮ１）と基準線１１２との間に接続される抵抗Ｒ１と、を備える。また、電圧生成回路ＣＣ１は、ソースが基準線１１２に接続されダイオード接続されるＮＭＯＳトランジスタＱＮ１と、ＮＭＯＳトランジスタＱＮ１のドレイン（ノードＮ２）と電源線１１１との間に接続される抵抗Ｒ２と、を備える。ノードＮ１は出力線１１４に接続され、電流源制御回路ＣＮＡ１は電流源ＮＭＯＳトランジスタＡＮのゲートにゲート電圧（Ｖｎ）を供給する。ノードＮ２は出力線１１３に接続され、電流源制御回路ＣＮＡ１は電流源ＰＭＯＳトランジスタＡＰのゲートにゲート電圧（Ｖｐ）を供給する。
【０１１９】
図１７は、半導体装置の電圧変動範囲を説明する図である。図１７には、半導体装置１Ａの製品規格での電源電圧（Vd）の最小値Vminと最大値Vmaxとの電圧範囲Vmin〜Vmaxと、個々の半導体装置１Ａ毎の電源電圧（Vd）の変動の最小値Vchipminと最大値Vchipmaxとの変動範囲Vchipmin 〜Vchipmaxとの関係を示すものである。電圧範囲Vmin〜Vmaxは、半導体装置１Ａごとに異なる平均的な電圧値によるオフセット変動分を、変動範囲Vchipmin 〜Vchipmaxに対してさらに含んでいるため、変動範囲Vchipmin 〜Vchipmaxよりも広い幅である。オフセット変動は、たとえば、半導体装置１Ａが実装されたシステムの電源制御半導体装置の特性差などで生じる。この結果、たとえば、ある半導体装置１Ａ（Chip1）では変動範囲Vchipmin1〜Vchipmax1、他の半導体装置１Ａ（Chip2）ではVchipmin2〜Vchipmax2、のように半導体装置１Ａごとに異なる。しかし、その変動幅を比で表現したVchipmax1 / Vchipmin1とVchipmax2 / Vchipmin2とは、ほぼ等しくなる。
【０１２０】
図１８は、相互関係指標の変動を説明する図である。図１８は、累積期間ごとの相互関係指標Kq2の変動の様子をある半導体装置１Ａ（Chip1）と他の半導体装置１Ａ（Chip2）との関係で模式的に示した。この図は、第１累積劣化ストレス量保持回路Ｔ１のカウント数（Cnt1累積値）、第２累積劣化ストレス量保持回路ＶＴ２のカウント数（Cnt2累積値）がともに正常な場合に予想される相互関係指標Kq2の変動範囲である。一回の累積カウント期間とは、たとえば、半導体装置１Ａの電源電圧をONしてからOFFするまでである。半導体装置１Ａ(Chip1,Chip2)ごとのVchipmin、 Vchipmaxにより、相互関係指標Kq2は半導体装置１Ａ(Chip1,Chip2)ごとにオフセット(OF1,OF2)を示す。しかし、それぞれの相互関係指標Kq2の変動幅は、相互関係指標Kq2の最大値maxと最小値minとの比max/minで評価すると、下記の様に、半導体装置１Ａ(Chip1,Chip2)によらずほぼ同じ変動幅Varとなる。たとえば、f(V) = V^nの場合、以下となる。なお、V^nは、Vのｎ乗を示す。
【０１２１】
Kq2_tmp_max / Kq2_tmp_min < Aq2 * {f(Vchipmax) / f(Vchipmin)}
= Aq2 * (Vchipmax / Vchipmin) ^n
＜実施例２の実施フロー＞
図１９は、実施例２の全体的な実施フローである。図２０は、図１９のステップＳ２３の詳細な判定フローを示す。図１９および図２０のフローは、累積期間ごとのKq2履歴をチップごとに追跡し、その変動幅（最大の最小に対する比）がf(Vchipmax / Vchipmin) x Aq2以内であることを検証することにより、T1及びVT2のカウント値がともに妥当であることを確認するものである。まず、前提を説明する。１回の単位カウント動作時間の代わりに、出荷前テスト時のテスト時間testtimeを時間単位とした。testtimeはその期間の温度、電圧がほぼ一定の短い期間である。出荷前テストでは、温度Ｔを１５０℃としてテストを行うものとする。
【０１２２】
ステップＳ２０では、１５０℃, testtimeの第１累積劣化ストレス量保持回路Ｔ１のカウント値Cnt1を取得して、CntH_T1として記憶する。
【０１２３】
ステップＳ２１では、１５０℃, testtimeのおよび第２累積劣化ストレス量保持回路ＶＴ２のカウント値Cnt2を取得して、CntH_VT2として記憶する。
【０１２４】
ステップＳ２２では、所定期間testtime x niの第1および第２累積劣化ストレス量保持回路Ｔ１、ＶＴ２の累積劣化ストレスカウント値（Cnt1累積値、Cnt2累積値）を取得し、Cnt_T1tmp, Cnt_VT2tmpとして記憶する。また、この期間の累積動作時間保持回路ＴＭの単位カウント動作の累積実施回数niを取得し、TMtmpとして記憶する。
【０１２５】
ステップＳ２３では、ステップＳ２２で得られたCnt_T1tmpおよびCnt_VTtmpが相互比較判定から妥当な値か否かを判定する。妥当な場合（ＹＥＳ）、ステップＳ２４に遷移する。妥当でない場合（ＮＯ）、Cnt_T1tmp, Cnt_VT2tmp, TMtmpを破棄し、ステップＳ２２に遷移する。
【０１２６】
ステップＳ２４では、ステップＳ２２で得られたCnt_T1tmp, Cnt_VT2tmp, TMtmpを、これまでの生涯期間testtime x Nの累積劣化ストレスカウント値Acc_Cnt_T1及び累積劣化ストレスカウント値Acc_Cnt_VT2、および累積実施回数Acc_Cnt_TMに、それぞれ加算して記憶させる。累積劣化ストレスカウント値Acc_Cnt_T1は第１累積劣化ストレス量保持回路Ｔ１の累積劣化ストレスカウント値である。累積劣化ストレスカウント値Acc_Cnt_VT2は第２累積劣化ストレス量保持回路ＶＴ２の累積劣化ストレスカウント値である。累積実施回数Acc_Cnt_TMは累積動作時間保持回路ＴＭの単位カウント動作の累積実施回数である。その後、ステップＳ２２へ遷移する。ここで、Ｎ＝Σniである。
【０１２７】
ステップＳ２３の詳細な判定フローが、図２０に示される。
【０１２８】
ステップＳ２３１では、電圧依存性ｆ(V)の変動を考慮した相互関係指標Kq2 の変動範囲が検討される。なお、Cnt1=C1*exp(-Ea1/kT)、Cnt2=f(V)*C2*{exp(-Ea1/kT)}q2 、q2=Ea2/Ea1であり、相互関係指標Kq2 は以下である。
【０１２９】
Kq2 = (Cnt2累積値) / {(Cnt1累積値)q2 / Nq2-1}
= B(V)*({exp(-Ea1/kT)}q2累積値) / [{exp(-Ea1/kT)累積値}q2 / Nq2-1]
f(Vchipmin)*(C2/ C1q2) ≦ B(V) ≦ f(Vchipmax)*(C2/ C1q2)
ここで、B(V)は累積期間中の電圧変動履歴に依存した、ある不明な値である。
【０１３０】
ステップＳ２３２では、ステップＳ２３１で求めた相互関係指標Kq2の変動範囲に対して、さらに、温度Tの変動分を考慮した相互関係指標Kq2 の変動範囲を求める。
【０１３１】
ここで、上記式中の({exp(-Ea1/kT)}q2累積値) / [{exp(-Ea1/kT)累積値}q2 / Nq2-1] は、1以上Aq2以下である。なお、Aq2は温度Tの変動のワーストを考慮した場合の予め設定した既定値である。これは、「実施例１の実施の形態２の具体的な説明」で述べたのと同様な、q2乗の累積値と累積値のq2乗との関係に基づく。以上から、温度Tの変動分を考慮した相互関係指標Kq2 の変動範囲は、以下となる。
【０１３２】
f(Vchipmin)*(C2/ C1q2) ≦ Kq2 ≦ f(Vchipmax)* Aq2*(C2/ C1q2)
ステップＳ２３３では、ステップＳ２２で取得したCnt_T1tmp, Cnt_VT2tmpおよびTMtmpに基づいて、実測値により計算される相互関係指標Kq2_tmpを算出する。相互関係指標Kq2_tmpは以下である。
【０１３３】
Kq2_tmp = Cnt_VT2tmp / {(Cnt_T1tmp)q2/(TMtmp)q2-1}
ステップＳ２３４では、ステップＳ２３３で求めた相互関係指標Kq2_tmpがこれまでの相互関係指標Kq2_tmp_MINの最小値より小さいか否かが判定される。判定の結果、ＹＥＳの場合ステップＳ２３５へ遷移し、ＮＯの場合ステップＳ２３６へ遷移する。なお、相互関係指標Kq2_tmp_MIN の最小値の初期値は有意に大きな仮値である。
【０１３４】
ステップＳ２３５では、相互関係指標Kq2_tmp_MIN の最小値を相互関係指標Kq2_tmp として不揮発メモリＮＶＭの記憶領域に記憶させる。
【０１３５】
ステップＳ２３６では、相互関係指標Kq2_tmpが相互関係指標Kq2_tmp_MAXの最大値より大きいか否かが判定される。判定の結果、ＹＥＳの場合ステップＳ２３７へ遷移し、ＮＯの場合ステップＳ２３８へ遷移する。なお、相互関係指標Kq2_tmp_MAXの最大値の初期値は、０（ゼロ）の仮値である。
【０１３６】
ステップＳ２３７では、相互関係指標Kq2_tmp_MAXの最大値を相互関係指標Kq2_tmp として不揮発メモリＮＶＭの記憶領域に記憶させる。
【０１３７】
ステップＳ２３８では、下記か否かが判断される。判定の結果、ＹＥＳの場合ステップＳ２３９へ遷移し、ＮＯの場合ステップＳ２４０へ遷移する。
【０１３８】
Kq2_tmp_MAX / Kq2_tmp_MIN < Aq2 *f(Vchipmax) / f(Vchipmin)
ステップＳ２３９では、所定期間の第1および第２累積劣化ストレス量保持回路Ｔ１、ＶＴ２の累積劣化ストレスカウント値Cnt_T1tmp, Cnt_VT2tmpは妥当であるとされる。ステップＳ２４０では、所定期間の第1および第２累積劣化ストレス量保持回路Ｔ１、ＶＴ２の累積劣化ストレスカウント値Cnt_T1tmp, Cnt_VT2tmpは妥当でないとされる。
【０１３９】
実施例２によれば、温度依存性のみと温度・電圧依存性の両方が顕著な、２つの異質な累積ストレスカウンタの値を比較することで、いずれかの累積値に異常があることを検知できる。すなわち、簡単な方法で信頼性の高い摩耗故障劣化度を知ることが可能な半導体装置が得られる効果がある。
【０１４０】
＜変形例＞
図２１は、図１４の変形例を説明するための図である。半導体装置１Ｂは、図１４に示される累積劣化ストレス検出回路１０Ａの一部分を変更したものであるので、異なる部分を主に説明する。図１４の累積劣化ストレス検出回路１０Ａは、第１累積劣化ストレス量保持回路Ｔ１、第１クライテリア保持回路Ｊ１、第１生成回路Ｃ０１、を有する。図２１の累積劣化ストレス検出回路１０Ｂは、第１の累積劣化ストレスカウント値を保持する回路（第１累積劣化ストレス量保持回路）ＶＴ１と、第１のクライテリア（判定基準）のカウント値を保持する回路（第１クライテリア保持回路）Ｊ１Ｃと、を有する。累積劣化ストレス検出回路１０Ｂは、さらに、累積ストレスアラーム信号ＡＬ２Ｃを生成する回路（第１生成回路）Ｃ０１Ｃと、を有する。
【０１４１】
第１累積劣化ストレス量保持回路ＶＴ１は、温度依存性Ea1および電圧依存性g(V)の第1の劣化因子（摩耗故障因子）の実測を行うために設けられている。第1の累積劣化ストレスカウント値Cnt1は、Cnt1∝g(V)*C1*exp(-Ea1/kT)で表される。ここで、C1はカウント数の温度依存性に係わる定数である。第1累積劣化ストレス量保持回路ＶＴ1は、温度だけではなく電圧感度も大きい劣化因子、たとえば、ＴＤＤＢのための累積劣化ストレスカウンタとして利用できる。
【０１４２】
また、第1累積劣化ストレス量保持回路ＶＴ1の具体的な回路構成は、図１５Ａの構成を利用できる。すなわち、第１累積劣化ストレス量保持回路ＶＴ１は、リングオシレータ（ＲＯ３）と累積ストレスカウンタ（ＡＣＣ＿ＣＮＴ３）とを有する。温度依存性Ea1および電圧依存性g(V)に比例した周波数特性を有するリングオシレータ（ＲＯ３）の発振が累積ストレスカウンタ（ＡＣＣ＿ＣＮＴ３）によりカウントされる。累積ストレスカウンタ（ＡＣＣ＿ＣＮＴ３）の出力は、第1生成回路Ｃ０1Ｃおよび演算回路Ｃ１２Ｃの入力に接続される。
【０１４３】
第１クライテリア保持回路Ｊ１Ｃは、温度依存性Ea1および電圧依存性g(V)の第1の劣化因子（摩耗故障因子）のクライテリアを保持する。第1生成回路Ｃ０1Ｃは、第1累積劣化ストレス量保持回路ＶＴ1の第1の累積劣化ストレスカウント値（Cnt1累積値）が第１クライテリア保持回路Ｊ２Ｃの保持する第１のクライテリア（判定基準）に達したら、累積ストレスアラーム信号ＡＬ１Ｃを生成する。
【０１４４】
演算回路Ｃ１２Ｃは、第１および第２累積劣化ストレス量保持回路ＶＴ１、ＶＴ２の累積劣化ストレスカウント値（Cnt1累積値及びCnt2累積値）と、累積動作時間保持回路ＴＭの累積動作時間のカウント値Nに基づいて、所望の演算を行い、演算結果として信号Ｓ１Ｃを生成する。
【０１４５】
すなわち、図２１では、第１および第２累積劣化ストレス量保持回路ＶＴ１、ＶＴ２ともに、それぞれの温度依存性および電圧依存性を有する劣化因子（摩耗故障因子）の累積ストレスを評価するために設けられている。
【０１４６】
図２１の変形例では、図１４〜図２０と同様な議論により、相互関係指標Kq2に対する電圧影響は、最小でf(Vchipmin) / g(Vchipmax)、最大でf(Vchipmax) / g(Vchipmin)となる。すなわち、妥当性判定基準は、以下となる。
【０１４７】
f(Vchipmin)/g(Vchipmax) * (C2/C1q2) <= Kq2 <= f(Vchipmax)/g(Vchipmin) * Aq2*(C2/C1q2)
その結果、図２０のフローの妥当性判定は、図２１の変形例の場合、以下となる。
【０１４８】
Kq2_tmp_max / Kq2_tmp_min < Aq2 * {f(Vchipmax)/g(Vchipmin)} / { f(Vchipmin)/g(Vchipmax)}
この比も、チップによらずほぼ一定である。たとえば、g(V) = V^n1、 f(V) = V^n2の場合、以下である。
【０１４９】
{f(Vchipmax)/g(Vchipmin)} / { f(Vchipmin)/g(Vchipmax)} 
= (Vchipmax / Vchipmin)^(n1+n2)
【実施例３】
【０１５０】
図２２は、実施例３の半導体装置を説明するための図である。半導体装置１Ｃは、累積劣化ストレス検出回路１０Ｃを備える。累積劣化ストレス検出回路１０Ｃは、第１の累積劣化ストレスカウント値を保持する回路（第１累積劣化ストレス量保持回路）Ｔ１と、第１のクライテリア（判定基準）のカウント値を保持する回路（第１クライテリア保持回路）Ｊ１と、累積ストレスアラーム信号ＡＬ１を生成する回路（第１生成回路）Ｃ０１と、を有する。累積ストレスアラーム信号ＡＬ１を生成する回路Ｃ０１は、第１の累積劣化ストレスカウント値と第１のクライテリアのカウント値とを比較して、累積ストレスアラーム信号ＡＬ１を生成する。
【０１５１】
累積劣化ストレス検出回路１０Ｃは、さらに、半導体装置１Ｃの累積動作時間のカウント値ないしはそれに相当する値を保持する回路（累積動作時間保持回路）ＴＭと、第１累積劣化ストレスカウント値と累積動作時間のカウント値ないしはそれに相当する値とを受ける回路（演算回路、演算手段）Ｃ１２Ｄと、を有する。演算回路Ｃ１２Ｄは、第１累積劣化ストレスカウント値および累積動作時間のカウント値に基づいて、所望の演算を行い、演算結果として信号Ｓ１Ｃを生成する。演算回路Ｃ１２Ｄは、半導体装置１Ｃの中央処理装置ＣＰＵによりソフトウェアにより構成されても良い。あるいは、半導体装置１Ｃに接続された外部のデータ処理装置またはサーバ等で実現しても良い。
【０１５２】
第１累積劣化ストレス量保持回路Ｔ１のカウント値が所定値以上に達したら第１生成回路Ｃ０１はアラーム信号ＡＬ１を出力する。半導体装置１Ｃは一つの半導体チップ（半導体基板）で形成されるが、それに限定されるものではない。第１生成回路（Ｃ０１）、第１クライテリア保持回路（Ｊ１）、および、演算回路Ｃ１２Ｄは、半導体装置１Ｃにハードウェア回路として構成されても良いし、半導体装置１に設けられた、例えば、中央処理装置ＣＰＵによりソフトウェアにより構成されても良い。第１累積劣化ストレス量保持回路Ｔ１は、図４ＡのリングオシレータＲＯ１と累積ストレスカウンタＡＣＣ＿ＣＮＴ１および図７のリングオシレータを、利用することが出来る。
【０１５３】
第１累積劣化ストレス量保持回路Ｔ１は、温度依存性Ea1の第１の劣化因子（摩耗故障因子）の摩耗故障度評価を行うために設けられており、温度Ｔがほぼ一定とみなせる所定期間のカウント数Cnt1がexp(-Ea1/kT)に比例するように構成される。カウント数Cnt1は、Cnt1=C1*exp(-Ea1/kT)で表される。ここで、C1は定数である。
【０１５４】
累積動作時間保持回路ＴＭは、第１累積劣化ストレス量保持回路Ｔ１の累積カウント時間、あるいは相当値を保持する。相当値とは、たとえば、カウント動作を単位カウント動作（温度がほぼ一定とみなせる所定周期の期間のカウント動作）に区切った場合の累積実施回数の値Nである。以下では、値Nを用いて説明を行うが、累積カウント時間ならば、N*「一回の単位カウント動作時間」で表現できる。あるいは、間欠的に、第１累積劣化ストレス量保持回路Ｔ１に設けられた累積ストレスカウンタによりカウント値Cnt1を取得する構成において、間欠的なカウント動作の累積実施回数の値Nである。なお、間欠動作の場合には、累積カウント時間が累積ストレス時間に等しくない点も留意する必要があるが、この比は設計時に判明しているので補正可能である。本開示の趣旨に沿って、値Nと同等の別の値を用いても良い。
【０１５５】
すなわち、図２２の構成では、図１から、第２の累積劣化ストレスカウント値を保持する回路Ｔ２と、第２のクライテリアのカウント値を保持する回路Ｊ２と、累積ストレスアラーム信号ＡＬ２を生成する回路Ｃ０２と、が除かれているものである。
【０１５６】
演算回路Ｃ１２Ｄは、温度依存性Ｅａ３（Ea3=q*Ea1）相当の仮想累積劣化ストレスカウント値（Cnt3累積値）を、第１累積劣化ストレス量保持回路Ｔ１のカウント値Cnt1累積値と累積動作時間保持回路ＴＭの累積カウント時間である値Nの実測値から推定する。図２の実施例１の実施の形態１では、第１および第２累積劣化ストレス量保持回路Ｔ１、Ｔ２のカウント値Cnt1, Cnt2の２つから精度よく仮想累積劣化ストレスカウント値（Cnt3累積値）を見積もることができた。図２２の実施例３では、仮想累積劣化ストレスカウント値（仮想Cnt3累積値）をワースト値として見積もることを検討する。この方法は、図３の実施例１の実施の形態２の考え方が利用される。
【０１５７】
すなわち、Cnt3 = C1q*exp(-Ea3/kT)で温度依存性Ea3の仮想累積ストレスカウント値を定義すると、Cnt1累積値とCnt3累積値との相互関係指標Kq = (Cnt3累積値) / {(Cnt1累積値)q / Nq-1}は、1以上Aq以下の範囲となる。Aqは温度T変動ワーストを考慮した既定値である。相互関係指標ワーストKq_wst = AqとCnt1累積値及びNの実測値からCnt3累積値のワーストを逆算して見積もることができる。なお、仮想累積ストレスカウント値Cnt3の係数はC1qに設定されており、たとえば、図３のC2/C1qに相当する値は1に規格化される。図６，８の右側のグラフでは、たとえば、q=1.5のときKq_wst=Aq=2、q=2のときKq_wst=Aq=4程度とみればよい。この値は、想定される温度T変動のワーストで変わり得るが、実際の製品で想定される温度プロファイルから見積もった結果は、これと同程度であり、以下である。
【０１５８】
(Cnt3累積値ワースト) = Kq_wst * {(Cnt1累積値)q / Nq-1}
図２３Ａ、図２３Ｂは、図２２に示される演算回路Ｃ１２Ｄを用いた場合の実施フローを示す。図２３Ａは、実施例３の全体的な実施フローである。図２３Ｂは、図２３ＡのステップＳ４３の詳細な算出フローを示す。まず、前提を説明する。１回の単位カウント動作時間の代わりに、出荷前テスト時のテスト時間testtimeを時間単位とした。testtimeはその期間の温度がほぼ一定の短い期間である。出荷前テストでは、温度Ｔを１５０℃としてテストを行うものとする。
【０１５９】
ステップＳ４０は、半導体装置１Ｃの出荷前テスト時に実施される。ステップＳ４０では、１５０℃、testtimeの第１累積劣化ストレス量保持回路Ｔ１のカウント値Cnt1を取得し、CntH_T1として記憶させる。
【０１６０】
ステップＳ４１〜Ｓ４３は、半導体装置１Ｃの出荷後において半導体装置１Ｃの動作時に行われる。ステップＳ４１では、testtime x Nの第１累積劣化ストレス量保持回路Ｔ１の累積劣化ストレスカウント値（Cnt1累積値）を取得し、Acc_Cnt_T1として記憶させる。ステップＳ４２では、累積動作時間保持回路ＴＭの単位カウント動作の累積実施回数Ｎを取得し、Acc_Cnt_TMとして記憶させる。ステップＳ４３では、温度依存性Ea3相当の仮想累積劣化ストレスカウント値（Cnt3累積値）を算出し、ワーストの見積りを行う。なお、ステップ４３は毎回実施されなくても良い。
【０１６１】
図２３Ｂでは、温度依存性Ea3相当の仮想累積ストレスカウント値のワースト見積りが行われる。すなわち、ステップ４３１において、温度依存性Ea3相当の劣化ストレスカウント値Cnt3を以下として定義する。
【０１６２】
Cnt3 = C1q * exp (-Ea3 / kT) = (Cnt1)q
ここで、Cnt1 = C1*exp(-Ea1/kT) である。
【０１６３】
そして、testtimeでの仮想累積劣化ストレスカウント値CntH_T3を算出する。仮想累積劣化ストレスカウント値CntH_T3は、以下である。
【０１６４】
CntH_T3=(CntH_T1)q 
ここで、 q = Ea3/Ea1 である。
【０１６５】
ステップＳ４３２では、下記に定義される相互関係指標Kqの予め設定したワースト値Kq_wst=Aqを得る。相互関係指標Kqは以下である。
【０１６６】
Kq = (Cnt3累積値) / {(Cnt1累積値)q / Nq-1}
= {(Cnt1)q累積値} / {(Cnt1累積値)q / Nq-1}
ステップＳ４３３では、testtime x Nの仮想累積ストレスカウント値（Cnt3累積値）のワースト値 Acc_Cnt_T3_wstを下記で見積る。
【０１６７】
Acc_Cnt_T3_wst=Kq_wst*{(Acc_Cnt_T1)q/(Acc_Cnt_TM)q-1}
ステップＳ４３４では、得られたAcc_Cnt_T3_wstのCntH_T3に対する比が、温度依存性Ea3の劣化因子に対して、ワーストで考えて１５０℃相当でtesttimeの何倍の累積ストレス時間に達しているかを示す。
【実施例４】
【０１６８】
図２４は、実施例４の半導体装置を説明するための図である。半導体装置１Ｄは、実施例１に利用可能であり、特に、図４Ａ〜図４Ｃ，図５または、図６に適用可能な構成である。この構成では、第１累積劣化ストレス量保持回路Ｔ１の累積ストレスカウンタＡＣＣ＿ＣＮＴ１および第２累積劣化ストレス量保持回路Ｔ２の累積ストレスカウンタＡＣＣ＿ＣＮＴ２のカウント動作を、1つのリングオシレータ（ＲＯ１）により制御する。リングオシレータＲＯ１は、図７のリングオシレータＲＯＳの構成が利用できる。実施例１と異なる部分が説明される。
【０１６９】
半導体装置１Ｄは、リングオシレータＲＯ１と処理回路Ｐ１が設けられる。処理回路Ｐ１は、１乗処理回路Ｐ１１、ｑ２乗処理回路Ｐ１２、および累積カウント制御回路Ｐ１３を有する。第１累積劣化ストレス量保持回路Ｔ１は、リングオシレータＲＯ１の出力を１乗処理回路Ｐ１１を通して受け取る。第２累積劣化ストレス量保持回路Ｔ２は、リングオシレータＲＯ１の出力をｑ２乗処理回路Ｐ１２を通して受け取る。第１累積劣化ストレス量保持回路Ｔ１は温度依存性Ｅａ１の劣化因子の累積劣化ストレスカウンタである。第２累積劣化ストレス量保持回路Ｔ２は温度依存性Ｅａ２（＝ｑ２＊Ｅａ１）の劣化因子の累積劣化ストレスカウンタである。累積カウント制御回路Ｐ１３は、累積動作時間保持回路ＴＭが累積カウント時間または相当値を得られるように制御する。累積カウント制御回路Ｐ１３は、また、１乗処理回路Ｐ１１、およびｑ２乗処理回路Ｐ１２を制御する。
【０１７０】
図２５は、図２４の処理回路の具体的構成例を示す図である。ｑ２＝２の場合、すなわち、ｑ２乗処理回路Ｐ１２が２乗処理回路の場合を示している。累積カウント制御回路Ｐ１３では、基準クロック発生回路ＣＰＧのｍ分周を累積動作時間保持回路ＴＭに入力する。基準クロック発生回路ＣＰＧは半導体装置１Ｄ全体のクロック発生回路を流用することができる。累積動作時間保持回路ＴＭはｍ分周のクロックの立ち上がりエッジの回数（rise回数）をカウントすることで、累積カウント時間を計測する。１乗処理回路Ｐ１１は、固定時間ＳのタイマＴＭＳ１でリングオシレータＲＯ１の出力の第１累積劣化ストレス量保持回路Ｔ１への入力をゲーティングするアンド回路ＡＮ３を有する。すなわち、ｍ分周のクロックの立ち上がりエッジ（rise-edge）から固定時間Ｓの間だけ、リングオシレータＲＯ１の出力が第１累積劣化ストレス量保持回路Ｔ１に到達する。２乗処理回路Ｐ１２は、固定時間ＳのタイマＴＭＳ２でリングオシレータＲＯ１の出力の第２累積劣化ストレス量保持回路Ｔ２への入力をゲーティングするアンド回路ＡＮ４を有する。１乗処理回路Ｐ１１と異なり、リングオシレータＲＯ１のｎ分周のクロックの立ち上がりエッジ（rise-edge）から、固定時間Ｓの間だけ、リングオシレータＲＯ１の出力が第２累積劣化ストレス量保持回路Ｔ２に到達する。なお、タイマＴＭＳ１、ＴＭＳ２は、基準クロック発生回路ＣＰＧの発振クロックを基準時間として固定時間Ｓをカウントする。
【０１７１】
図２６は、図２５の２乗処理回路Ｐ１２の動作波形を示す。２乗処理回路Ｐ１２において、リングオシレータＲＯ１発振のｎ分周の立ち上がりエッジ（rise-edge）をトリガとして、そこから、固定時間Ｓの間、第２累積劣化ストレス量保持回路Ｔ２はリングオシレータＲＯ１の発振をカウントアップする。この結果、第２累積劣化ストレス量保持回路Ｔ２が１秒間に取得するカウント数は、リングオシレータＲＯ１の周波数をfとして、固定時間Ｓの間に(f x S)回、それが１秒間に(f / n)回行われるので、(f x S) x (f / n) = f2 x (S / n)回となる。
【０１７２】
すなわち、第２累積劣化ストレス量保持回路Ｔ２が１秒間に取得するカウント数は、f2に比例する。リングオシレータＲＯ１は、f ∝ exp(-Ea1/kT)の特性を有するように設計される。その結果、第２累積劣化ストレス量保持回路Ｔ２が１秒間に取得するカウント数は、exp(-2*Ea1/kT)に比例する。すなわち、温度依存性Ｅａ２（＝２＊Ｅａ１）の劣化因子に対する累積劣化ストレスカウンタが得られる。１乗処理回路Ｐ１１の動作波形は示していないが、固定時間Ｓの間に(f x S)回、それが、１秒間に(Fb / m)回行われるので、(f x S) x (Fb / m) = f x (S x Fb / m)回となる。ここで、Fbは基準クロック発生回路ＣＰＧの発生する基準クロックの周波数である。すなわち、第１累積劣化ストレス量保持回路Ｔ１が１秒間に取得するカウント数は、fに比例する。温度依存性Ｅａ１の劣化因子に対する累積劣化ストレスカウンタが得られる。
【０１７３】
実施例４によれば、一つのリングオシレータから２つの異なる温度依存性の劣化因子に対する累積劣化ストレスカウンタが得られるので、さらに、任意の温度依存性Ea3の劣化因子の摩耗故障予測を図２などで述べた方法で行うことができる半導体装置が得られる。
【０１７４】
以上、本発明者によってなされた発明を実施例、および変形例に基づき具体的に説明したが、本発明は、上記実施例および変形例限定されるものではなく、種々変更可能であることはいうまでもない。
【０１７５】
たとえば、半導体装置の累積劣化ストレス検出回路に、累積劣化ストレス量保持回路として、３つの累積劣化ストレス量保持回路を設けても良い。すなわち、図１〜図６の第１累積劣化ストレス量保持回路Ｔ１（温度依存性Ｅａ１の劣化因子（摩耗故障因子））、第２累積劣化ストレス量保持回路Ｔ２（温度依存性Ｅａ２の劣化因子（摩耗故障因子））に、図１４の累積劣化ストレス量保持回路ＶＴ１（温度依存性Ｅａ２および電圧依存性ｆ(V) の劣化因子（摩耗故障因子））を設けても良い。
【符号の説明】
【０１７６】
１・・・半導体装置
１０・・・累積劣化ストレス検出回路
Ｔ１・・・第1累積劣化ストレス量保持回路
Ｔ２・・・第２累積劣化ストレス量保持回路
Ｔ３・・・第３累積劣化ストレス量保持回路
Ｊ１・・・第1クライテリア保持回路
Ｊ２・・・第２クライテリア保持回路
Ｊ３・・・第２クライテリア保持回路
ＣＯ１・・・第１アラーム生成回路
ＣＯ２・・・第２アラーム生成回路
ＣＯ３・・・第３アラーム生成回路
ＴＭ・・・累積動作時間保持回路
Ｃ１２、Ｃ１２Ａ、Ｃ１２Ｂ・・・演算回路
ＡＪ１・・・妥当性判定回路
ＲＯ１、ＲＯ２、ＲＯ３、ＲＯＳ・・・リングオシレータ
ＡＣＣ＿ＣＮＴ１、ＡＣＣ＿ＣＮＴ２、ＡＣＣ＿ＣＮＴ３・・・累積ストレスカウンタ
ＴＭ１・・・タイマ
ＨＬ１・・・累積時間保持回路
ＯＣ１・・・間欠動作制御回路
ＨＬ１１累積カウント時間保持回路
ＳＣＴ・・・退避制御回路
ＮＶＭ・・・不揮発メモリ
ＲＯ３・・・リングオシレータ
ＣＮＡ・・・電流源制御回路
【図１】
2018091804.tif 000003
【図２】
2018091804.tif 000004
【図３】
2018091804.tif 000005
【図４Ａ】
2018091804.tif 000006
【図４Ｂ】
2018091804.tif 000007
【図４Ｃ】
2018091804.tif 000008
【図５】
2018091804.tif 000009
【図６】
2018091804.tif 000010
【図７】
2018091804.tif 000011
【図８】
2018091804.tif 000012
【図９Ａ】
2018091804.tif 000013
【図９Ｂ】
2018091804.tif 000014
【図９Ｃ】
2018091804.tif 000015
【図９Ｄ】
2018091804.tif 000016
【図９Ｅ】
2018091804.tif 000017
【図９Ｆ】
2018091804.tif 000018
【図１０Ａ】
2018091804.tif 000019
【図１０Ｂ】
2018091804.tif 000020
【図１１Ａ】
2018091804.tif 000021
【図１１Ｂ】
2018091804.tif 000022
【図１１Ｃ】
2018091804.tif 000023
【図１１Ｄ】
2018091804.tif 000024
【図１１Ｅ】
2018091804.tif 000025
【図１１Ｆ】
2018091804.tif 000026
【図１２Ａ】
2018091804.tif 000027
【図１２Ｂ】
2018091804.tif 000028
【図１３Ａ】
2018091804.tif 000029
【図１３Ｂ】
2018091804.tif 000030
【図１４】
2018091804.tif 000031
【図１５Ａ】
2018091804.tif 000032
【図１５Ｂ】
2018091804.tif 000033
【図１６Ａ】
2018091804.tif 000034
【図１６Ｂ】
2018091804.tif 000035
【図１７】
2018091804.tif 000036
【図１８】
2018091804.tif 000037
【図１９】
2018091804.tif 000038
【図２０】
2018091804.tif 000039
【図２１】
2018091804.tif 000040
【図２２】
2018091804.tif 000041
【図２３Ａ】
2018091804.tif 000042
【図２３Ｂ】
2018091804.tif 000043
【図２４】
2018091804.tif 000044
【図２５】
2018091804.tif 000045
【図２６】
2018091804.tif 000046