(57)【要約】【課題】  ダイオードのスナップバック現象を抑制する。【解決手段】  ダイオードであって、半導体基板と、前記半導体基板に接するアノード電極を有する。前記半導体基板が、前記アノード電極に接するｐ型のアノード領域と、前記アノード領域に接するｎ型のバリア領域と、前記バリア領域によって前記アノード領域から分離されているとともに前記バリア領域よりも低いｎ型不純物濃度を有するｎ型のドリフト領域と、前記アノード電極に接しているとともに前記アノード領域によって前記バリア領域から分離されているピラー領域を有する。前記アノード領域の前記ピラー領域と前記バリア領域の間に位置する部分のｐ型不純物濃度のピーク値が、前記バリア領域のｎ型不純物濃度のピーク値よりも高い。【選択図】図１
2018190838.tif 000002
【特許請求の範囲】
【請求項１】
ダイオードであって、
半導体基板と、
前記半導体基板に接するアノード電極、
を有し、
前記半導体基板が、
前記アノード電極に接するｐ型のアノード領域と、
前記アノード領域に接するｎ型のバリア領域と、
前記バリア領域によって前記アノード領域から分離されており、前記バリア領域よりも低いｎ型不純物濃度を有するｎ型のドリフト領域と、
前記アノード電極に接し、前記アノード領域によって前記バリア領域から分離されているｎ型のピラー領域、
を有し、
前記アノード領域の前記ピラー領域と前記バリア領域の間に位置する部分のｐ型不純物濃度のピーク値が、前記バリア領域のｎ型不純物濃度のピーク値よりも高い、
ダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、ダイオードに関する。
【０００２】
特許文献１には、バリア領域とピラー領域を有するダイオードが開示されている。バリア領域は、ｎ型領域であり、アノード領域（アノード電極に接するｐ型領域）とｎ型ドリフト領域の間に配置されている。ピラー領域は、ｎ型領域であり、アノード電極に接しているとともに、バリア領域に接続されている。このダイオードでは、順方向電圧を上昇させるときに、ピラー領域とバリア領域を介してバイパス電流が流れることで、アノード領域とバリア領域の界面のｐｎ接合に印加される電圧が上昇し難くなっている。このため、アノード領域からドリフト領域へホールが注入され難い。このため、このダイオードがリカバリ動作を行うときに、アノード電極へ排出されるホールが少ない。したがって、このダイオードには、リカバリ電流が流れ難い。
【０００３】
特許文献１に記載されているように、バリア領域とピラー領域を有するダイオードでは、スナップバック現象が発生する場合がある。つまり、順方向電圧を上昇させるときに、バイパス電流が過度に流れて、ｐｎ接合への印加電圧の上昇が過度に抑制される。その結果、順方向電圧が想定値より高い値まで上昇した段階でｐｎ接合がオンする。ｐｎ接合がオンすると、電流が増加しながら順方向電圧が一旦低下する。このようなスナップバック現象が生じると、ダイオードで生じる損失が増加する。特許文献１のダイオードは、バリア領域の不純物濃度を位置によって変化させることで、スナップバック現象を抑制する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−１６２８９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の技術とは別の構成で、スナップバック現象を抑制する技術を提案する。
【課題を解決するための手段】
【０００６】
本明細書が開示するダイオードは、半導体基板と、前記半導体基板に接するアノード電極を有する。前記半導体基板が、前記アノード電極に接するｐ型のアノード領域と、前記アノード領域に接するｎ型のバリア領域と、前記バリア領域によって前記アノード領域から分離されているとともに前記バリア領域よりも低いｎ型不純物濃度を有するｎ型のドリフト領域と、前記アノード電極に接するとともに前記アノード領域によって前記バリア領域から分離されているｎ型のピラー領域を有する。前記アノード領域の前記ピラー領域と前記バリア領域の間に位置する部分のｐ型不純物濃度のピーク値が、前記バリア領域のｎ型不純物濃度のピーク値よりも高い。
【０００７】
なお、ドリフト領域とバリア領域が互いに接していてもよいし、ドリフト領域とバリア領域の間にｐ型領域が配置されていてもよい。
【０００８】
この構成では、ピラー領域がアノード領域によってバリア領域から分離されているとともに、アノード領域のピラー領域とバリア領域の間に位置する部分のｐ型不純物濃度のピーク値がバリア領域のｎ型不純物濃度のピーク値よりも高い。このため、ダイオードに順方向電圧を印加するときに、ピラー領域とバリア領域を介して流れるバイパス電流を抑制することができる。したがって、アノード領域とバリア領域の界面のｐｎ接合に印加される電圧の上昇が過度に抑制されることを防止できる。したがって、この構成によれば、スナップバック現象を抑制することができる。
【０００９】
なお、本明細書に開示の構成を、特許文献１の構成と組み合わせることでスナップバック現象を抑制してもよい。
【図面の簡単な説明】
【００１０】
【図１】実施形態のダイオードの断面図。
【図２】図１のＩＩ−ＩＩ線における不純物濃度分布を示すグラフ。
【図３】ダイオードの電圧−電流特性を示すグラフ。
【図４】第１変形例のダイオードの断面図。
【図５】第２変形例のダイオードの断面図。
【図６】第３変形例のダイオードの断面図。
【図７】第４変形例のダイオードの断面図。
【図８】ダイオードとＩＧＢＴを備える半導体装置の断面図。
【発明を実施するための形態】
【００１１】
図１に示す実施形態のダイオード１０は、半導体基板１２と、アノード電極１４と、カソード電極１６を有している。半導体基板１２は、シリコンを主成分とする基板である。アノード電極１４は、半導体基板１２の上面に接している。カソード電極１６は、半導体基板１２の下面に接している。
【００１２】
半導体基板１２は、アノード領域２０、ピラー領域２２、バリア領域２４、ドリフト領域２６、バッファ領域２８及びカソード領域３０を有している。
【００１３】
アノード領域２０は、ｐ型領域であり、アノード電極１４に接する範囲に配置されている。アノード領域２０は、コンタクト領域２０ａと、コンタクト領域２０ａよりもｐ型不純物濃度が低い低濃度領域２０ｂを有している。コンタクト領域２０ａは、アノード電極１４に対してオーミック接触している。低濃度領域２０ｂは、コンタクト領域２０ａの周囲に配置されている。低濃度領域２０ｂは、コンタクト領域２０ａとピラー領域２２の下部まで分布している。低濃度領域２０ｂは、コンタクト領域２０ａに隣接する位置でアノード電極１４に接している。
【００１４】
ピラー領域２２は、ｎ型領域であり、アノード電極１４に接する範囲に配置されている。ピラー領域２２は、アノード電極１４に対してショットキー接触している。但し、ピラー領域２２は、アノード電極１４に対してオーミック接触していてもよい。ピラー領域２２は、アノード電極１４に接する位置から下方向に長く伸びている。ピラー領域２２は、コンタクト領域２０ａの下端よりも深い位置まで伸びている。ピラー領域２２は、低濃度領域２０ｂに接している。
【００１５】
バリア領域２４は、ｎ型領域であり、アノード領域２０の下側に配置されている。バリア領域２４は、低濃度領域２０ｂに対して下側から接している。バリア領域２４とピラー領域２２の間には低濃度領域２０ｂが分布している。バリア領域２４は、低濃度領域２０ｂによってピラー領域２２から分離されている。
【００１６】
ドリフト領域２６は、バリア領域２４よりもｎ型不純物濃度が低いｎ型領域である。ドリフト領域２６は、バリア領域２４に対して下側から接している。ドリフト領域２６は、バリア領域２４によってアノード領域２０から分離されている。
【００１７】
バッファ領域２８は、ドリフト領域２６よりもｎ型不純物濃度が高いｎ型領域である。バッファ領域２８は、ドリフト領域２６に対して下側から接している。バッファ領域２８は、ドリフト領域２６によってバリア領域２４から分離されている。
【００１８】
カソード領域３０は、バッファ領域２８よりもｎ型不純物濃度が高いｎ型領域である。カソード領域３０は、バッファ領域２８に対して下側から接している。カソード領域３０は、バッファ領域２８によってドリフト領域２６から分離されている。
【００１９】
図２は、図１のＩＩ−ＩＩ線に沿って測定した不純物濃度分布を示している。すなわち、図２は、半導体基板１２の厚み方向に沿ってピラー領域２２、低濃度領域２０ｂ、バリア領域２４及びドリフト領域２６を横切る範囲の不純物濃度分布を示している。図２に示すように、ピラー領域２２内でｎ型不純物濃度がピーク値Ｐ１を有するように分布しており、低濃度領域２０ｂ内でｐ型不純物濃度がピーク値Ｐ２を有するように分布しており、バリア領域２４内でｎ型不純物濃度がピーク値Ｐ３を有するように分布している。ピーク値Ｐ１はピーク値Ｐ２よりも大きい。また、ピーク値Ｐ２はピーク値Ｐ３よりも大きい。
【００２０】
次に、ダイオード１０の動作について説明する。ダイオード１０に印加する電圧（アノード電極１４のカソード電極１６に対する電位）を徐々に上昇させると、図１の矢印に示すように電子が流れる。すなわち、電子が、カソード電極１６からアノード電極１４へカソード領域３０、バッファ領域２８、ドリフト領域２６、バリア領域２４及びピラー領域２２を経由して流れる。このため、図１の矢印の逆向きに、バイパス電流が流れる。なお、バリア領域２４とピラー領域２２の間にｐ型の低濃度領域２０ｂが存在するが、電子は低濃度領域２０ｂを貫通して流れる。このように電子が流れることで、低濃度領域２０ｂとバリア領域２４の界面のｐｎ接合５０に印加される電圧の上昇が抑制される。なお、バリア領域２４とピラー領域２２の間にｐ型の低濃度領域２０ｂが存在するので、矢印に示す電子の経路の抵抗が高く、バイパス電流はそれほど大きくない。特に、バリア領域２４とピラー領域２２の間に位置する低濃度領域２０ｂのｐ型不純物濃度のピーク値Ｐ２がバリア領域２４のｎ型不純物濃度のピーク値Ｐ３よりも高いので、バイパス電流が抑制される。
【００２１】
順方向電圧をさらに上昇させると、低濃度領域２０ｂとバリア領域２４の界面のｐｎ接合５０に印加される電圧が上昇し、ｐｎ接合５０がオンする。ｐｎ接合５０がオンすると、アノード領域２０からドリフト領域２６にホールが流入して、ドリフト領域２６の抵抗が低下する。したがって、低損失で電流がダイオード１０内を流れる。すなわち、ダイオード１０がオンする。ダイオード１０では、上述したようにバイパス電流が流れることで、ｐｎ接合５０に印加される電圧の上昇が抑制される。このため、ダイオード１０では、バイパス電流が流れないダイオードに比べて、ドリフト領域２６に流入するホールが少ない。
【００２２】
その後、ダイオード１０に印加する電圧を逆方向電圧（アノード電極１４がカソード電極１６よりも低電位となる電圧）に切り換えると、ダイオード１０がリカバリ動作を行う。すなわち、ドリフト領域２６内に存在するホールが、アノード領域２０を介してアノード電極１４に排出される。このため、ダイオード１０に瞬間的に逆電流（リカバリ電流）が流れる。しかしながら、上述したように、ダイオード１０では、オンしているときにドリフト領域２６に流入するホールが少ない。このため、リカバリ動作時にアノード電極１４に排出されるホールが少ない。このため、ダイオード１０にリカバリ電流が流れ難い。
【００２３】
図３は、ダイオードがオンするときの電圧Ｖｆと電流Ｉｆの変化を示している。なお、電圧Ｖｆは、アノード電極１４のカソード電極１６に対する電圧であり、電流Ｉｆはアノード電極１４からカソード電極１６に流れる電流である。図３の実線は実施形態のダイオード１０の特性を示している。図３の破線は、ピラー領域２２とバリア領域２４が繋がっているダイオードにおいて、スナップバック現象が生じているときの特性を示している。ピラー領域２２とバリア領域２４が繋がっていると、電圧Ｖｆを上昇させるときに流れるバイパス電流が大きく、ｐｎ接合５０に印加される電圧が必要以上に上昇し難い場合がある。この場合、電流Ｉｆがほとんど増加せずに電圧Ｖｆが高い値まで上昇する。電圧Ｖｆが所定の値まで上昇すると、ｐｎ接合５０に印加される電圧がｐｎ接合５０をオンさせるのに十分な値に達し、ｐｎ接合５０がオンする。すると、電圧Ｖｆが急激に低下するとともに電流Ｉｆが増加する。このように、ピラー領域２２とバリア領域２４が繋がっている場合には、電流Ｉｆがほとんど流れずに電圧Ｖｆが高い値まで上昇し、その後に電圧Ｖｆが急激に低下する現象（すなわち、スナップバック現象）が生じる場合がある。
【００２４】
これに対し、本実施形態のダイオード１０では、ピラー領域２２とバリア領域２４が低濃度領域２０ｂによって分離されている。また、ピラー領域２２とバリア領域２４の間に位置する低濃度領域２０ｂのｐ型不純物濃度のピーク値Ｐ２が、バリア領域２４のｎ型不純物濃度のピーク値Ｐ３よりも高い。このため、バイパス電流が抑制され、ｐｎ接合５０に印加される電圧の上昇が過度に抑制されることがない。したがって、実施形態のダイオード１０では、図３の実線のグラフのように、スナップバック現象が生じない。
【００２５】
以上に説明したように、実施形態のダイオード１０によれば、ダイオード１０のリカバリ電流を抑制できるとともに、スナップバック現象を抑制することができる。
【００２６】
なお、上述したダイオード１０では、ドリフト領域２６がバリア領域２４に対して下側から接していた。しかしながら、図４に示すように、バリア領域２４とドリフト領域２６の間にｐ型領域６０が設けられていてもよい。なお、ｐ型領域６０は、電子及びホールが貫通して流れることができるように、濃度及び厚みが調整されている。
【００２７】
また、上述したダイオード１０では、カソード電極１６に接する範囲全体にカソード領域３０が設けられていたが、図５に示すように、カソード電極１６に接する範囲にカソード領域３０とｐ型領域６２が設けられていてもよい。
【００２８】
また、図６に示すように、半導体基板１２の上面にトレンチが設けられており、トレンチ内に絶縁膜７０によって半導体基板１２から絶縁された電極７２が配置されていてもよい。
【００２９】
また、図７に示すように、トレンチ内に電極７２を設けた構成において、バリア領域２４とドリフト領域２６の間にｐ型領域６０が設けられていてもよい。
【００３０】
また、図８に示すように、半導体基板１２に、ダイオードとして動作するダイオード領域１１０と、ＩＧＢＴとして動作するＩＧＢＴ領域１１２が設けられていてもよい。ダイオード領域１１０とＩＧＢＴ領域１１２は、トレンチによって区切られている。トレンチ内の電極７２は、ＩＧＢＴのゲートとして用いることができる。ＩＧＢＴ領域１１２内には、アノード電極１４と絶縁膜７０に接する範囲にｎ型のエミッタ領域９０が設けられている。また、ＩＧＢＴ領域１１２内には、カソード領域３０に代えてｐ型のコレクタ領域９２が設けられている。コレクタ領域９２は、カソード電極１６に接している。ＩＧＢＴ領域１１２内のＩＧＢＴが動作するときには、アノード電極１４がＩＧＢＴのエミッタ電極として機能し、カソード電極１６がＩＧＢＴのコレクタ電極として機能する。
【００３１】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００３２】
１０    ：ダイオード
１２    ：半導体基板
１４    ：アノード電極
１６    ：カソード電極
２０    ：アノード領域
２２    ：ピラー領域
２４    ：バリア領域
２６    ：ドリフト領域
２８    ：バッファ領域
３０    ：カソード領域
５０    ：ｐｎ接合
【図１】
2018190838.tif 000003
【図２】
2018190838.tif 000004
【図３】
2018190838.tif 000005
【図４】
2018190838.tif 000006
【図５】
2018190838.tif 000007
【図６】
2018190838.tif 000008
【図７】
2018190838.tif 000009
【図８】
2018190838.tif 000010