(57)【要約】【課題】スイッチングノイズの影響を受けるおそれのある検出データを使用せずにディジタル処理によって補間し、高速かつ高精度な制御を可能にした電力変換器の制御回路、及び電力変換装置を提供する。【解決手段】インバータ２２を制御するために取得した電流または電圧の検出データを用いてインバータ２２の半導体スイッチング素子に対する駆動信号を生成する制御回路１０において、インバータ２２のスイッチングタイミングを検出するＰＷＭ演算部１２ｄと、前記スイッチングタイミングの前後にわたる一定期間の検出データを除去し、除去した検出データを線形補間、高次補間等のディジタル処理により補間する検出データ加工部１２ｅと、を備え、この検出データ加工部１２ｅにより補間した検出データを用いて前記駆動信号を生成する。【選択図】図１
2018207686.tif 000002
【特許請求の範囲】
【請求項１】
電力変換器を制御するために取得した電流または電圧の検出データを用いて前記電力変換器の半導体スイッチング素子に対する駆動信号を生成する制御回路において、
所定時間間隔で取得した電流または電圧の前記検出データをディジタルデータに変換する第1の手段と、
前記半導体スイッチング素子のスイッチングタイミングを検出する第２の手段と、
前記第２の手段により検出したスイッチングタイミングの前後にわたる一定期間の前記ディジタルデータを除去する第３の手段と、
前記第３の手段により除去した前記ディジタルデータをディジタル処理により補間する第４の手段と、
を備え、
前記第４の手段により補間したディジタルデータを用いて前記駆動信号を生成することを特徴とする電力変換器の制御回路。
【請求項２】
請求項１に記載した制御回路において、
前記第４の手段は、前記検出データを取得する所定時間間隔よりも小さい間隔で補間することを特徴とする電力変換器の制御回路。
【請求項３】
請求項１または２に記載した制御回路において、
前記電力変換器が、ＰＷＭ制御されるインバータであり、前記第２の手段は、ＰＷＭ信号を生成するための変調率とキャリアとに基づいて前記スイッチングタイミングを検出することを特徴とする電力変換器の制御回路。
【請求項４】
請求項１から３のいずれか１項に記載した制御回路と、この制御回路により制御される前記電力変換器と、を備えたことを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異常な検出データに対する補間機能を備えた電力変換器の制御回路、及び、これらの電力変換器と制御回路とからなる電力変換装置に関するものである。
【背景技術】
【０００２】
図６は、特許文献１に記載されたモータ駆動装置のブロック図であり、図示されていないモータ駆動用の三相インバータをＰＷＭ（Pulse Width Modulation）制御するためのものである。
図６において、５１はキャリア信号発生器、５２はキャリア信号に基づいて電流検出トリガ信号を生成する電流検出タイミング発生器、５３は電流検出トリガ信号に従ってモータの電流を検出し、電流サンプリング値を出力する電流検出器、５４はキャリア信号に基づいて電流制御トリガ信号を生成する電流制御タイミング発生器、５５は電流サンプリング値と電流制御トリガ信号とから電圧指令を生成する電流制御器、５６はキャリア信号と電圧指令とを比較してＰＷＭ信号を生成するＰＷＭ制御器である。
【０００３】
図７は、この従来技術の動作を示すタイミングチャートである。
図７において、Ｔ１〜Ｔ８は電流検出トリガ信号に同期して電流検出器５３が電流を検出する区間である。電流検出器５３はこれらの電流検出区間Ｔ１〜Ｔ８にモータの電流をサンプリングし、電流制御器５５は、キャリア信号に同期した電流制御トリガ信号に従って電流サンプリング値を処理することにより電圧指令を生成する。
【０００４】
ここで、キャリア信号と電圧指令との比較により、各相のＰＷＭ信号が図示するように発生すると、インバータは、これらのＰＷＭ信号の立上り及び立下りのタイミングでスイッチングを行う。このため、電流制御器５５に入力される電流サンプリング値には、スイッチングノイズが残存している恐れがある。
【０００５】
そこで、この従来技術では、ＰＷＭ信号の立上り及び立下りの直後をスイッチングノイズ残存区間とみなし、これらに対応する電流検出区間Ｔ４，Ｔ６，Ｔ８を除いた電流検出区間Ｔ１，Ｔ２，Ｔ３，Ｔ５，Ｔ７における電流サンプリング値の平均値を算出して電流制御に用いている。これにより、スイッチングノイズの影響を受けずに分解能の高い電流検出値を使用してインバータを制御している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１５−６１０８号公報（段落［００１６］〜［００１８］、図１，図２）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載された従来技術では、電流検出トリガ信号を用いて取得した複数の電流サンプリング値の平均値をアナログ処理によって算出しており、電流実際値と電流検出値との間に位相遅れが生じるという問題がある。
また、複数の電流検出区間の電流サンプリング値が揃わなければ平均値を演算できないため、電流検出値のリアルタイム性に欠けるおそれがあり、モータの高速かつ高精度な電流制御が困難であった。
【０００８】
そこで、本発明の解決課題は、スイッチングノイズの影響を受けるおそれのある検出データを使用せず、その間のデータについてはディジタル処理によって補間することにより、高速かつ高精度な制御を可能にした電力変換器の制御回路及び電力変換装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、請求項１に係る制御回路は、電力変換器を制御するために取得した電流または電圧の検出データを用いて前記電力変換器の半導体スイッチング素子に対する駆動信号を生成する制御回路において、
所定時間間隔で取得した電流または電圧の前記検出データをディジタルデータに変換する第1の手段と、
前記半導体スイッチング素子のスイッチングタイミングを検出する第２の手段と、
前記第２の手段により検出したスイッチングタイミングの前後にわたる一定期間の前記ディジタルデータを除去する第３の手段と、
前記第３の手段により除去した前記ディジタルデータをディジタル処理により補間する第４の手段と、
を備え、
前記第４の手段により補間したディジタルデータを用いて前記駆動信号を生成することを特徴とする。
【００１０】
請求項２に係る制御回路は、請求項１に記載した制御回路において、前記第４の手段は、前記検出データを取得する所定時間間隔よりも小さい間隔で補間することを特徴とする。
【００１１】
請求項３に係る制御回路は、請求項１または２に記載した制御回路において、前記電力変換器が、ＰＷＭ制御されるインバータであり、前記第２の手段は、ＰＷＭ信号を生成するための変調率とキャリアとに基づいて前記スイッチングタイミングを検出することを特徴とする。
【００１２】
請求項４に係る電力変換装置は、請求項１から３のいずれか１項に記載した制御回路と、この制御回路により制御される前記電力変換器と、を備えたことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、スイッチングノイズの影響を受け易い検出データをディジタル処理により補間して電力変換器の制御に用いているため、特許文献１のようにアナログ処理に伴う位相遅れが生じるおそれがなく、電力変換器の出力電流等を高精度に制御することができる。
また、一定期間の検出データを用いて欠損データを補間する方法によらないので、ＦＰＧＡ等の高速の論理演算回路を備えた制御回路に適用すれば、電力変換器の高速かつ高精度な制御が可能である。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係る電力変換装置のブロック図である。
【図２】本発明の実施形態におけるインバータの構成図である。
【図３】本発明の実施形態における電流・電圧検出値のＡ／Ｄ変換及びλ変換のタイミングを示す説明図である。
【図４】本発明の実施形態の動作を示す波形図である。
【図５】本発明の実施形態の処理フローの説明図である。
【図６】特許文献１に記載されたモータ駆動装置の主要部を示すブロック図である。
【図７】従来技術の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１５】
以下、図に沿って本発明の実施形態を説明する。
図１は、本発明を電力変換装置としてのインバータ装置に適用した場合のブロック図である。
【００１６】
図１において、制御回路１０は、ゲート駆動回路２１に送るＰＷＭ信号を生成する。ゲート駆動回路２１は、ＰＷＭ信号に基づいてインバータ２２をスイッチングすることにより、図示されていない交流電動機等の負荷に所定の大きさと周波数の交流電力を供給する。なお、インバータ２２と負荷との間には、出力フィルタを構成するリアクトル２３及びコンデンサ２５が接続され、インバータ２２の出力電流は電流検出器２４により検出されて制御回路１０に入力されている。
【００１７】
インバータ２２は、図２に示すように、直流電源Ｅとその両極間に接続された主回路２２Ａとからなり、主回路２２Ａは、平滑コンデンサＣとＩＧＢＴ（Insulated Gate Bipolar Transistor）等の半導体スイッチング素子Ｑ１〜Ｑ６とを備えている。
【００１８】
図１に戻って、制御回路１０は、電流検出器２４による電流検出値をＡ／Ｄ（アナログ／ディジタル）変換するＡ／Ｄ変換部１３と、Ａ／Ｄ変換後のデータを処理するＦＰＧＡ（Field-Programmable Gate Array）１２及びＤＳＰ（Digital Signal Processor）１１を備えている。ここで、ＦＰＧＡ１２は、高速の論理演算回路である。
【００１９】
ＦＰＧＡ１２において、Ａ／Ｄ変換部１３の出力データは検出データ加工部１２ｅに入力される。この検出データ加工部１２ｅでは、インバータ２２のスイッチングタイミングに基づいて所定期間の入力データを除去し、除去した期間については、ディジタル演算によりデータを補間して電流検出値Ｉｄｅｔを生成する。なお、検出データ加工部１２ｅの動作については後述する。
【００２０】
上記の電流検出値Ｉｄｅｔは電流調節部１２ａに入力され、電流指令値との偏差に応じた信号がλ変換部１２ｂにより変調率（電圧指令値）λに変換される。
ＰＷＭ演算部１２ｄは、キャリア発生部１２ｃからのキャリアと変調率λとを比較してＰＷＭ信号を生成し、ゲート駆動回路２１に出力する。
【００２１】
ここで、ＤＳＰ１１内のシーケンス制御部１１ｂは所定の運転シーケンスに従って電圧調節部（ＡＶＲ）１１ａを動作させる。電圧調節部１１ａは、共有メモリ１２ｅに記憶された電流検出値Ｉｄｅｔの平均値等に基づいて電流指令値を生成し、電流調節部１２ａに出力する。
【００２２】
次に、図３は、本実施形態における電流検出及び電圧検出のＡ／Ｄ変換のタイミングとλ変換のタイミングとを示す説明図である。
図示するように、例えばインバータ２２の出力電流はキャリアのトップ及びボトムにおける電流検出値をＡ／Ｄ変換し、インバータ２２の直流電圧等はキャリアのゼロクロス点における電圧検出値をＡ／Ｄ変換する。また、Ａ／Ｄ変換後の電流データ及び電圧データを用いて、キャリアのトップ及びボトムの時点でλ変換を行う。
【００２３】
図４は、この実施形態の動作を示す波形図である。
図４（ｃ），（ｄ）に示すように、キャリアと変調率λとを比較してＰＷＭ信号が生成され、このＰＷＭ信号に基づいて、例えば図２のスイッチング素子Ｑ１，Ｑ２がオン・オフされる。ここで、図４（ａ）に一点鎖線で囲んだ範囲ａに示すように、スイッチングタイミング前後におけるＡ／Ｄ変換後のデータはスイッチングノイズの影響を受けて波形が歪む恐れがあるため、これらのデータをそのまま用いるとインバータ２２の出力電流や出力電圧等の制御精度が悪化する恐れがある。
【００２４】
そこで、この実施形態では、図１の検出データ加工部１２ｅにより、上記の範囲ａのデータを除去すると共に、図４（ｂ）に示す如く、除去した範囲ａにデータＤｓを補間する。データＤｓの補間方法は特に限定されないが、例えば線形補間や高次補間、中間値フィルタを用いる方法等を適用すれば良い。
データＤｓを補間して得た電流検出値Ｉｄｅｔは、前述したごとく電流調節部１２ａ及び共有メモリ１２ｆに送られる。
【００２５】
次に、図５は、ＦＰＧＡ１２における処理フローを示している。
図５において、Ａ／Ｄ変換部１３のＡ／Ｄ変換処理（ステップＳ１）によって図４（ａ）に示したような電流検出値が得られたとすると、検出データ加工部１２ｅでは、ＰＷＭ演算部１２ｄから取得したスイッチングタイミングの前後一定期間のデータを除去する（ステップＳ２）。その後、この一定期間における欠損データをディジタル処理により補間し（ステップＳ３）、補間後の検出データを電流調節部１２ａや共有メモリ１２ｆに送出してインバータ２２の制御に用いる。また、必要に応じて、警報表示などの異常処理を実行しても良い。
【００２６】
なお、上述した実施形態では、電流検出値を対象としてスイッチングノイズの影響を除去する場合を説明したが、本発明は、電圧検出値に対しても適用可能である。
また、本発明が適用される電力変換器としては、インバータに限らず、コンバータやチョッパ等であっても良い。
【符号の説明】
【００２７】
１０：制御回路
１１：ＤＳＰ（Disital Signal Processor）
１１ａ：電圧調節部（ＡＶＲ）
１１ｂ：シーケンス制御部
１２：ＦＰＧＡ（Field-Programmable Gate Array）
１２ａ：電流調節部（ＡＣＲ）
１２ｂ：λ変換部
１２ｃ：キャリア発生部
１２ｄ：ＰＷＭ演算部
１２ｅ：検出データ加工部
１２ｆ：共有メモリ
１３：Ａ／Ｄ変換部
２１：ゲート駆動回路
２２：インバータ
２２Ａ：主回路
２３：リアクトル
２４：電流検出器
２５：コンデンサ
Ｃ：コンデンサ
Ｅ：直流電源
Ｑ１〜Ｑ６：半導体スイッチング素子
【図１】
2018207686.tif 000003
【図２】
2018207686.tif 000004
【図３】
2018207686.tif 000005
【図４】
2018207686.tif 000006
【図５】
2018207686.tif 000007
【図６】
2018207686.tif 000008
【図７】
2018207686.tif 000009