(57)【要約】【課題】Ｆｉｎ構造部にイオン注入し、回復熱処理を行う際、Ｆｉｎ構造部への欠陥導入を防ぐことができる半導体装置の製造方法を提供する。【解決手段】半導体シリコン基板上に、Ｆｉｎ構造部を形成し、該Ｆｉｎ構造部にイオン注入を行った後、半導体シリコン基板に回復熱処理を行い、Ｆｉｎ構造部のシリコンを再結晶化する半導体装置の製造方法であって、形成するＦｉｎ構造部の側壁に半導体シリコンの｛１１１｝面の端面が現れないようにＦｉｎ構造部を加工することを特徴とする半導体装置の製造方法。【選択図】図１
2018018872.tif 000002
【特許請求の範囲】
【請求項１】
半導体シリコン基板上に、Ｆｉｎ構造部を形成し、該Ｆｉｎ構造部にイオン注入を行った後、前記半導体シリコン基板に回復熱処理を行い、前記Ｆｉｎ構造部のシリコンを再結晶化する半導体装置の製造方法であって、
前記形成するＦｉｎ構造部の側壁に前記半導体シリコンの｛１１１｝面の端面が現れないように前記Ｆｉｎ構造部を加工することを特徴とする半導体装置の製造方法。
【請求項２】
前記形成するＦｉｎ構造部の側壁と該形成するＦｉｎ構造部の底面のなす角度が、前記半導体シリコンの｛１１１｝面と前記形成するＦｉｎ構造部の底面のなす角度より小さくなるように前記Ｆｉｎ構造部を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体シリコン基板の主面の面方位を（１００）とし、前記形成するＦｉｎ構造部の側壁と該形成するＦｉｎ構造部の底面のなす角度を５４．７°未満にすることを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項４】
請求項１から請求項３のいずれか一項に記載の半導体装置の製造方法で製造した半導体装置の前記Ｆｉｎ構造部のイオン注入による欠陥を評価する方法であって、
前記回復熱処理を５５０℃以上６５０℃以下の温度範囲で時間を変えて行い、該回復熱処理後に前記Ｆｉｎ構造部の断面をＴＥＭで観察することにより、前記再結晶化の進行過程におけるイオン注入による欠陥の評価を行うことを特徴とする半導体装置の評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び評価方法に関し、特には、Ｆｉｎ構造を有する半導体装置の製造方法及びその半導体装置の製造方法で製造した半導体装置の評価方法に関する。
【背景技術】
【０００２】
イオン注入技術は各種トランジスタをはじめとする半導体部品の製造において非常に重要な手法である。しかし、これはドーパントとなる注入元素をイオン化して加速し、シリコンに注入する手法であるため、加速されたイオンによるシリコンへのダメージが発生する。このダメージ回避のために種々の手法が検討されているが、基本はダメージを受けたシリコンの結合（例えばアモルファス化したシリコン）を再構成し単結晶化するのに十分な高温で熱処理して回復させる手法である。
【０００３】
シリコン基板に酸化膜を形成してリソグラフィー工程及びエッチング工程により窓開けを行い、ここにイオン注入にて拡散層を形成する工程で作製される従来の平面構造トランジスタでは、ダメージの回復、すなわち、イオン注入層の再結晶化が埋め込み構造の底部と側壁の両端から起こる。
【０００４】
一方、先端品（先端デバイス）で採用されているＦｉｎ構造では、イオン注入後の再結晶化がＦｉｎ構造の底部からのみ進むため、双晶などの欠陥が入ることがある（非特許文献１）。Ｆｉｎ構造では従来の埋め込み構造に比べて、イオン注入される領域が非常に小さいこと、及び、柱状構造へ均一にイオン注入するために、従来の埋め込み構造のようにウェーハ垂直方向からだけでなく、斜め方向からも注入を行うことなどの特徴がある。さらに、微細化構造で採用されることから、イオン注入ダメージの回復アニール（回復熱処理）が非常に短時間となる傾向がある。このことから示唆されるように、柱状構造（Ｆｉｎ構造）では、イオン注入後のダメージ及び欠陥の回復が不十分になる可能性がある。
【０００５】
また、非特許文献２には、シリコン面方位とＦｉｎの形成についての記載がある。ここで、面方位に着目する理由は、電子及び正孔の移動度を最適化するためであり、具体的な適応例が非特許文献２にまとめられている。しかしながら、面方位に注目している理由は、あくまでデバイス性能に影響する移動度に関係するためであり、イオン注入等のプロセスに起因した欠陥の発生及び制御については言及されていない。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】Ｅｘｔ．  Ａｂｓ．  ｔｈｅ  １３ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｗｏｒｋｓｈｏｐ  ｏｎ  Ｊｕｎｃｔｉｏｎ  Ｔｅｃｈｎｏｌｏｇｙ  ２０１３，  ｐ２２
【非特許文献２】Ｅｄｉｔｅｄ  ｂｙ  Ｊ．  −Ｐ．  Ｃｏｌｉｎｇｅ，  “ＦｉｎＦＥＴｓ  ａｎｄ  Ｏｔｈｅｒ  Ｍｕｌｔｉ−Ｇａｔｅ  Ｔｒａｎｓｉｓｔｏｒｓ”，  Ｓｐｒｉｎｇｅｒ  （２００８），  ｐ６１
【非特許文献３】Ｍ．  Ｔａｍｕｒａ  ａｎｄ  Ｍ．  Ｈｏｒｉｕｃｈｉ  ：  “Ｌａｔｔｉｃｅ  Ｄｅｆｅｃｔｓ  ｉｎ  Ｈｉｇｈ−ｄｏｓｅ  Ａｓ  Ｉｍｐｌａｎｔａｔｉｏｎ  ｉｎｔｏ  Ｌｏｃａｌｉｚｅｄ  Ｓｉ  Ａｒｅａ”，  Ｊｐｎ．  Ｊ．  Ａｐｐｌ．，  Ｐｈｙｓ．，  ２７，  ２２０９−２２１７  （１９８８）．
【発明の概要】
【発明が解決しようとする課題】
【０００７】
電子及び正孔の移動度が高いほど、素子としての性能は向上が期待できる。非特許文献２には、面方位と移動度の関係について言及されており、Ｆｉｎ形成角度（方向）を変えることで素子の性能を向上する方法について言及されている。ウェーハを回転させる（Ｆｉｎ構造の延在する方向の結晶方位を変える）ことにより、Ｆｉｎ構造部内の欠陥を回避する方法では、欠陥は回避できても、キャリアの移動度を考慮した場合に、この移動度が犠牲になる可能性がある。
【０００８】
さらに、上記のウェーハを回転させる方法においては、図６に示すように、ウェーハを回転させても（Ｆｉｎ構造部の延在する方向を回転させても）Ｆｉｎ構造部の端部（四隅）には｛１１１｝面が存在し、欠陥存在率を低下させることはできても、完全になくすことは原理的に大変難しい。特に微細化が進むことで、Ｆｉｎ構造部の端部の欠陥の影響度合いが大きくなることが考えられる。なお、図６（ａ１）−（ａ４）は、Ｆｉｎ構造部の延在する方向がノッチ１１の方向に対して垂直の場合を示してあり、図６（ｂ１）−（ｂ３）はＦｉｎ構造部の延在する方向がノッチ１１の方向に対して４５°回転している場合を示している。ここで、図６（ａ１）及び（ｂ１）はノッチ１１の方向とＦｉｎ構造部（図ではＬ＆Ｓと表記）の延在する方向の関係を示す図である。また、図６（ａ２）、（ａ３）、（ａ４）、（ｂ２）及び（ｂ３）はＦｉｎ構造部に現れうる面方位を示す図である。
【０００９】
本発明は、上記問題点に鑑みてなされたものであって、Ｆｉｎ構造部にイオン注入し、回復熱処理を行う際、Ｆｉｎ構造部への欠陥導入を抑制することができる半導体装置の製造方法を提供することを目的とする。また、本発明は、Ｆｉｎ構造部内のイオン注入欠陥の回復過程を正確に評価することができる半導体装置の評価方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、半導体シリコン基板上に、Ｆｉｎ構造部を形成し、該Ｆｉｎ構造部にイオン注入を行った後、前記半導体シリコン基板に回復熱処理を行い、前記Ｆｉｎ構造部のシリコンを再結晶化する半導体装置の製造方法であって、
前記形成するＦｉｎ構造部の側壁に前記半導体シリコンの｛１１１｝面の端面が現れないように前記Ｆｉｎ構造部を加工することを特徴とする半導体装置の製造方法を提供する。
【００１１】
このように、形成するＦｉｎ構造部の側壁に半導体シリコンの｛１１１｝面の端面が現れないようにＦｉｎ構造部を加工することで、Ｆｉｎ構造部内に生じるイオン注入後の残留ダメージによる欠陥を低減することができる。
【００１２】
このとき、前記形成するＦｉｎ構造部の側壁と該形成するＦｉｎ構造部の底面のなす角度が、前記半導体シリコンの｛１１１｝面と前記形成するＦｉｎ構造部の底面のなす角度より小さくなるように前記Ｆｉｎ構造部を形成することが好ましい。
【００１３】
半導体シリコンの｛１１１｝面と形成するＦｉｎ構造部の底面のなす角度は、使用する半導体シリコン基板の面方位から簡単に理論的に求めることができる。このような角度より小さい角度でＦｉｎ構造部の側壁と底面のなす角度を設定すれば、Ｆｉｎ構造部内に生じるイオン注入後の残留ダメージによる欠陥をより確実に低減することができる。
【００１４】
また、前記半導体シリコン基板の主面の面方位を（１００）とし、前記形成するＦｉｎ構造部の側壁と該形成するＦｉｎ構造部の底面のなす角度を５４．７°未満にすることが好ましい。
【００１５】
一般的に使用されている主面の面方位が（１００）の半導体シリコン基板において、このような角度でＦｉｎ構造部の側壁を形成すれば、Ｆｉｎ構造部内のイオン注入後の残留ダメージによる欠陥をより確実に低減することができる。
【００１６】
また、上記目的を達成するために、本発明は、前記半導体装置の製造方法で製造した半導体装置の前記Ｆｉｎ構造部のイオン注入による欠陥を評価する方法であって、
前記回復熱処理を５５０℃以上６５０℃以下の温度範囲で時間を変えて行い、該回復熱処理後に前記Ｆｉｎ構造部の断面をＴＥＭで観察することにより、前記再結晶化の進行過程におけるイオン注入による欠陥の評価を行うことを特徴とする半導体装置の評価方法を提供する。
【００１７】
このような半導体装置の評価方法であれば、Ｆｉｎ構造部の結晶性回復の過程で回復速度のばらつきに起因する欠陥が生じないので、イオン注入欠陥の回復過程を正確に評価することが可能になる。
【発明の効果】
【００１８】
本発明の半導体装置の製造方法によれば、先端デバイスで採用されるＦｉｎ構造において、イオン注入後の残留ダメージによる欠陥発生を防ぐことが可能になり、微細半導体プロセスの構築を実現することができる。また、本発明の半導体装置の評価方法によれば、イオン注入欠陥の回復過程を正確に評価することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の半導体装置の製造方法及び評価方法のフローを示す概略図である。
【図２】Ｌ＆Ｓとイオン注入の方向の関係を示す概略図である。
【図３】側壁角を５４°としたときの、回復熱処理後のＦｉｎ構造部の断面ＴＥＭ写真（図３（ｂ）は図３（ａ）の部分拡大像）である（実施例）。
【図４】イオン注入直後のＦｉｎ構造部の断面のＴＥＭ写真である。
【図５】側壁角を８５°としたときの、回復熱処理後のＦｉｎ構造部の断面ＴＥＭ写真（図５（ｂ）は図５（ａ）の部分拡大像）である（比較例）。
【図６】Ｆｉｎ構造での｛１１１｝面状態を示す模式図である。
【発明を実施するための形態】
【００２０】
以下、本発明について、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
【００２１】
本発明者らは、Ｆｉｎ構造端部に残留するイオン注入欠陥（半導体シリコン基板上に、Ｆｉｎ構造部を形成し、そのＦｉｎ構造部にイオン注入を行った後、半導体シリコン基板に回復熱処理を行い、Ｆｉｎ構造部のシリコンを再結晶化する際にＦｉｎ構造部の端部に残留する双晶をはじめとしたイオン注入欠陥）は、回復熱処理の過程で形成されたもので、Ｆｉｎ構造部における結晶性の回復速度の違いが原因になっていると推定した。ここで、Ｆｉｎ構造部はノッチが形成されている（１１０）方向を基準として、平行方向または垂直方向に延在するように形成されているのが一般的である。
【００２２】
この面方位依存については、主面にＭＯＳ構造を形成したときの界面準位密度と関係があり、（１１１）面は界面準位が多くなり、チャネル移動度が低下する問題があり、（１００）ウェーハを採用してきた経緯がある（例えば、非特許文献２など）。この場合、回復熱処理におけるＦｉｎ構造部の再結晶化は＜１１１＞軸方向に成長する。
【００２３】
この＜１１１＞軸方向の結晶性の回復は（１１１）面全体の結晶性が回復してから次の（１１１）面の結晶性が回復するファセット成長機構となる。このとき、Ｆｉｎ構造部の温度分布が不均一な熱環境では、（１１１）面全体の結晶性の回復が終了しない状態で次の（１１１）面の結晶性の回復が開始してしまい、結晶性が完全に回復しない状態で結晶成長（結晶性の回復）が進んでしまう。その結果、Ｆｉｎ構造部にイオン注入欠陥（イオン注入後の残留ダメージによる欠陥）が残留しやすくなると本発明者らは推定した。そして、Ｆｉｎ構造部において＜１１１＞軸方向に結晶成長をしないようにすれば、イオン注入欠陥の残留を防止することができることを見出し、本発明を完成させた。特には、（１００）ウェーハを使用した場合では、Ｆｉｎ構造部の側壁角（形成するＦｉｎ構造部の側壁と該形成するＦｉｎ構造部の底面のなす角度）を５４．７°未満とすることで、（１１１）面がＦｉｎ構造部内に生じるのを回避し、イオン注入欠陥の残留を防止することができる。
【００２４】
次に、本発明の半導体装置の製造方法及び評価方法について、図１を参照して詳細に説明する。本発明の半導体装置の製造方法は、半導体シリコン基板上に、上に凸形状を有するＦｉｎ構造部を形成し（図１のＡ）、そのＦｉｎ構造部にイオン注入を行った（図１のＢ）後に、半導体シリコン基板に回復熱処理を行い（図１のＣ）、Ｆｉｎ構造部のシリコンを再結晶化する半導体装置の製造方法である。本発明は、図１のＡの工程において、形成するＦｉｎ構造部の側壁に半導体シリコンの｛１１１｝面の端面が現れないようにＦｉｎ構造部を加工する。このようにＦｉｎ構造部を加工することで、Ｆｉｎ構造部内に生じるイオン注入後の残留ダメージによる欠陥を低減することができる。すなわち、イオン注入によって注入領域がアモルファス化し、その後の回復熱処理において、アモルファス化したシリコンが単結晶化するときに、特に面密度の大きい（１１１）面の端面が側壁部に生じないようにすることで、再結晶化速度の違いによる欠陥形成を防ぐことが可能になる。
【００２５】
また、工程Ａにおいて、形成するＦｉｎ構造部の側壁と該形成するＦｉｎ構造部の底面のなす角度が、半導体シリコンの｛１１１｝面と形成するＦｉｎ構造部の底面のなす角度より小さくなるようにＦｉｎ構造部を形成することが好ましい。半導体シリコンの｛１１１｝面と形成するＦｉｎ構造部の底面のなす角度は、使用する半導体シリコン基板の面方位から理論的に簡単に求めることができる。このような角度より小さい角度でＦｉｎ構造部の側壁と底面のなす角度を設定すれば、Ｆｉｎ構造部内に生じるイオン注入後の残留ダメージによる欠陥を確実に低減することができる。また、このようなＦｉｎ構造部は容易に形成できる。
【００２６】
また、前記半導体シリコン基板の主面の面方位を（１００）とし、前記形成するＦｉｎ構造部の側壁と該形成するＦｉｎ構造部の底面のなす角度を５４．７°未満にすることが好ましい。一般的に使用されている主面の面方位が（１００）の半導体シリコン基板において、このような角度でＦｉｎ構造部の側壁を形成すれば、Ｆｉｎ構造部内のイオン注入後の残留ダメージによる欠陥をより確実に低減することができる。
【００２７】
具体的には、以下の手順により、上述したＦｉｎ構造部の形成、イオン注入、及び回復熱処理を行うことができる。まず、主面が（１００）でノッチが（１１０）方向に形成されている半導体シリコン基板を用意し、フォトリソグラフィーを行った後に、ドライエッチングを行い、シリコン基板上に柱状の構造（Ｆｉｎ構造部）を形成する。この際に、Ｆｉｎ構造部の側壁に（１１１）面の端面が現れないように、側壁角を５４．７°未満となるように加工する。次に、この柱状構造にイオン注入を行うが、従来の正面（真上）からだけでなく、柱状構造の側壁へもドーパントを注入する必要があることから、鉛直方向から４５°傾けた角度から柱状構造の左右の側壁にもイオンを打ち込み、柱状構造全体にドーパントを注入する。その後、欠陥回復と活性化を兼ねたアニール（回復熱処理）を行う。通常のデバイスのアニールでは、ＦＬＡ（フラッシュランプアニール）のような数ミリ秒という短時間アニールや、ＲＴＡ（急速加熱・急速冷却熱処理）という数秒のアニールが行われる。このような熱処理を施しても、柱状構造の先端部をはじめ柱状構造内には、側壁角が５４．７°以上であれば、イオン注入にて生じた欠陥が残留するが、柱状構造の側壁角を５４．７°未満とすると、柱状構造の先端部の欠陥の残留を防止することができる。
【００２８】
イオン注入後は、柱状構造内のシリコンはアモルファスになり、これの再結晶化がイオン注入後のアニールで起こるが、柱状構造では再結晶化の種となる単結晶部が柱状構造の下部にしかなく、回復熱処理によるＦｉｎ構造部（柱状構造）の再結晶化は下部の単結晶部分から進んでいく。このとき、Ｆｉｎ構造部の内部では再結晶化の速度が異なっていると考えられる（非特許文献３）。そのため、＜１１１＞軸方向に成長するとイオン注入欠陥が残留しやすくなる。
【００２９】
これに対し、＜１１１＞軸方向に成長させなければ、Ｆｉｎ構造部の内部の再結晶化速度に違いがあったとしても、確実に再結晶化が進むので、イオン注入欠陥の残留を防止することができる。
【００３０】
また、本発明の半導体装置の評価方法は、上述した半導体装置の製造方法で製造した半導体装置のＦｉｎ構造部のイオン注入による欠陥を評価する方法であり、回復熱処理を５５０℃以上６５０℃以下の温度範囲で時間を変えて行い、回復熱処理後にＦｉｎ構造部の断面をＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）で観察することにより（図１のＤ）、再結晶化の進行過程におけるイオン注入による欠陥の評価を行う評価方法である。このような半導体装置の評価方法であれば、Ｆｉｎ構造部の結晶性回復の過程で回復速度のばらつきに起因する欠陥が生じないので、イオン注入欠陥の回復過程を正確に評価することが可能になる。
【００３１】
再結晶化の過程でＦｉｎ構造部に導入される双晶などの欠陥を評価するために、本発明の半導体装置の製造方法では、従来のシリコン基板への埋め込み拡散ではなく、シリコンの柱状構造へイオン注入を行い、それによりアモルファス化したシリコンを回復熱処理し、再結晶化を行い、その際に、本発明の半導体装置の製造方法を適用する。そして、製造された半導体装置を、５５０℃から６５０℃の温度範囲で時間を変えてアニールし、その後、ＴＥＭ観察を行えば、微細化した最先端プロセスを用いずとも、Ｆｉｎ端部の欠陥挙動を簡便に評価及び検討することが可能である。
【００３２】
このとき、回復熱処理の温度が５５０℃未満では、再結晶化が進まなくなり、評価が困難になる。また、回復熱処理の温度が６５０℃を超えると、再結晶化の速度が速くなりすぎて、回復過程を詳細に観察することが困難になる。このように、欠陥挙動の検討のために、アモルファスシリコンが単結晶化する速度を抑える、すなわち、適度に低温でのアニールを行うことで、欠陥挙動をより詳細に調査検討することが可能になる。
【実施例】
【００３３】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
【００３４】
（実施例）
主面の面方位が（１００）で、抵抗率１０Ω・ｃｍのボロンドープした直径２００ｍｍのシリコン基板を準備した。まず、このシリコン基板にレジストを塗布し、フォトリソグラフィーを行った。このときのノッチ位置は（１１０）方向であり、Ｌ＆Ｓ（ラインとスペースが交互にあるパターン）はそのまま（１１０）方向に形成した。フォトリソグラフィーにおいてはネガレジストを選択し、ライン＆スペースが１．２μｍのパターンをシリコン基板の面内に形成した。このレジスト付きウェーハをドライエッチングにてエッチングし、硫酸過酸化水素混合液にてレジストを除去後、ＲＣＡ洗浄を実施した。このときのドライエッチング条件は、ＣＦ４ベースにして圧力３０００ｍＴｏｒｒ（４００Ｐａ）、３００Ｗの出力条件とした。
【００３５】
このウェーハに加速電圧（加速エネルギー）を４５０ｋｅＶ、ドーズ量を１×１０１５ａｔｏｍｓ／ｃｍ２として、ＡｓをＬ＆Ｓの直上と左右の３方向から打ちこんだ。図２に、シリコン基板１０に形成したＬ＆Ｓ（柱状構造）とイオン注入の方向の関係を示した。ただし、図２では真上方向のイオン注入は表示を省略してある。
【００３６】
このようにして作製した疑似的なＦｉｎ構造では、Ｆｉｎ構造部の側壁角が（１１１）面が露出する角度よりもわずかに小さい５４°となった。そして、このシリコン基板を１２００℃、１０秒、アニール雰囲気Ｎ２の条件で、ＲＴＡ装置を用いてアニールし、欠陥の回復状況を断面ＴＥＭにより観察した。その結果を図３（ａ）及び（ｂ）（図３（ｂ）は（ａ）の部分拡大像）に示す。図３（ａ）及び（ｂ）から、本発明の半導体装置の製造方法を適用した場合、Ｆｉｎ構造部には欠陥が存在していないことが分かった。なお、本実施例において、欠陥の評価を行ったのは疑似的なＦｉｎ構造であり、ＦｉｎＦＥＴそのものではないが、この疑似的なＦｉｎ構造について得られた結果は、実際のＦｉｎＦＥＴにおいても得られると考えられる。
【００３７】
（比較例）
主面の面方位が（１００）で、抵抗率１０Ω・ｃｍのボロンドープした直径２００ｍｍのシリコン基板を準備した。まず、このシリコン基板にレジストを塗布し、フォトリソグラフィーを行った。このときのノッチ位置は（１１０）方向であり、Ｌ＆Ｓはそのまま（１１０）方向に形成した。フォトリソグラフィーにおいてはネガレジストを選択し、ライン＆スペースが１．２μｍのパターンをシリコン基板の面内に形成した。このレジスト付きウェーハをドライエッチングにてエッチングし、硫酸過酸化水素混合液にてレジストを除去後、ＲＣＡ洗浄を実施した。このときのドライエッチング条件は、ＨＢｒとＣｌ２を１：１として、圧力１２００ｍＴｏｒｒ（１６０Ｐａ）、３００Ｗの出力条件とした。このウェーハに加速電圧（加速エネルギー）を４５０ｋｅＶ、ドーズ量を１×１０１５ａｔｏｍｓ／ｃｍ２としてＡｓをＬ＆Ｓの直上と左右の３方向から打ちこんだ。この構造の断面図を図４に示す。図４において、コントラストのついた濃い黒の部分が、Ａｓ注入によりシリコンがアモルファス化した部分である。
【００３８】
このようにして作製した疑似的なＦｉｎ構造では、Ｆｉｎ構造部の側壁角が８５°となった。そして、このシリコン基板を１２００℃、１０秒、アニール雰囲気Ｎ２の条件で、ＲＴＡ装置を用いてアニールし、欠陥の回復状況を断面ＴＥＭにより観察した。その結果を図５（ａ）及び（ｂ）（図５（ｂ）は（ａ）の部分拡大像）に示す。比較例では、Ｆｉｎ構造部の端部に欠陥が残留している様子が観察された。
【００３９】
以上のように、本発明の半導体装置の製造方法を適用した実施例では、回復熱処理を行った後にＦｉｎ構造部の内部に欠陥は観察されなかった。これに対し、比較例においては欠陥の残留が明瞭に観察された。これらの結果から、本発明の半導体装置の製造方法では、Ｆｉｎ構造部においてイオン注入後の残留ダメージによる欠陥発生を防ぐことができることを確認した。
【００４０】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００４１】
１０…シリコン基板、  １１…ノッチ。
【図１】
2018018872.tif 000003
【図２】
2018018872.tif 000004
【図３】
2018018872.tif 000005
【図４】
2018018872.tif 000006
【図５】
2018018872.tif 000007
【図６】
2018018872.tif 000008