(57)【要約】【課題】ＡｕＳｎ共晶接合層の厚さを均一にして特性不良の発生を抑制した半導体発光装置及びその製造方法を提供する。【解決手段】基板１上にＣｕ／Ｎｉ／Ａｕよりの実装パッド２’を形成する（図１の（Ａ））。ギャップ粒子５を含有するＡｕＳｎペースト３’を準備する。ギャップ粒子５の直径は実装パッド２’の厚さより大きい直径を有する。次に、円錐形状ＡｕＳｎペースト３’を実装パッド２’の中心を目標として塗布する（図１の（Ｂ））。次に、実装パッド２’より大きい矩形サイズのＬＥＤ素子４を実装パッド２’の中央を目標に実装する（図１の（Ｃ））。次に、２８０℃〜３２０℃に加熱してＡｕＳｎ共晶接合層３’ａを形成する（図１の（Ｄ））。ギャップ粒子５−１、５−２は実装パッド２’の４辺に整列配列される（図１の（Ｄ））。フラックスを洗浄によって除去すると共に、ギャップ粒子５−２も除去する（図１の（Ｅ））。【選択図】  図１
2018137414.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられ、最表面にＡｕ層を有する実装パッドと、
前記実装パッドと略同一の面積を有する電極を表面に備え、かつ、前記実装パッドより大きい面積を有する半導体発光素子と、
前記実装パッドと前記半導体発光素子とを接合するＡｕＳｎ共晶接合層と、
前記実装パッドの周囲に設けられ、前記基板と前記半導体発光素子との間に設けられたギャップ粒子と
を具備し、
前記ギャップ粒子の直径は前記実装パッドの厚さより大きい半導体発光装置。  
【請求項２】
前記ギャップ粒子はシリコーンまたはガラスよりなる請求項１に記載の半導体発光装置。
【請求項３】
基板上に最表面にＡｕ層を有する実装パッドを形成するための実装パッド形成工程と、
前記実装パッドの厚さより大きい直径を有しＡｕＳｎに濡れないギャップ粒子を含むＡｕＳｎペーストを塗布するためのペースト塗布工程と、
ＡｕＳｎペースト上に、前記実装パッドと略同一の面積を有する電極を表面に備え、かつ、実装パッドより大きい面積を有する半導体発光素子を実装するための半導体発光素子実装工程と、
前記半導体発光素子が実装された基板を前記ＡｕＳｎペーストの共晶温度まで加熱して前記半導体発光素子と前記基板とを接合させるＡｕＳｎ共晶接合層を形成するための共晶形成工程と
を具備する半導体発光装置の製造方法。
【請求項４】
さらに、前記共晶形成工程の後に、前記実装パッド及び前記ＡｕＳｎ共晶接合層の周囲かつ前記半導体発光素子より外側のフラックスを除去するフラックス除去工程を具備する請求項３に記載の半導体発光装置の製造方法。
【請求項５】
前記ギャップ粒子はシリコーンまたはガラスよりなる請求項３に記載の半導体発光装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体発光装置及びその製造方法、特に、半導体発光素子と基板との接合部の改良に関する。
【背景技術】
【０００２】
図３は従来の半導体発光装置の製造方法を説明するための断面図である。
【０００３】
始めに、図３の（Ａ）に示す実装パッド形成工程を参照すると、基板１を準備する。基板１は後述のＡｕＳｎ共晶温度２９０℃〜３２０℃においても劣化しないたとえばアルミナ又は窒化アルミニウムよりなる。この場合、基板１の熱膨張係数は４０〜４００℃で１０ｐｐｍ以下である。次いで、基板１上に下から順にＣｕ／Ｎｉ／Ａｕが積層された矩形サイズ１．００ｍｍ×１．００ｍｍ＝１．００ｍｍ２、厚さ０．０２ｍｍ〜０．０５ｍｍの実装パッド２をスパッタリング、フォトリソグラフィ及びエッチング法により形成する。この場合、最表面のＡｕ層はその下地のＮｉ層がＡｕ層より析出しないように十分厚さを有する。
【０００４】
次に、図３の（Ｂ）に示すＡｕＳｎペースト塗布工程を参照すると、０．２３ｍｇ±０．０７ｍｇの円錐形状ＡｕＳｎペースト３をディスペンサを用いて実装パッド２の中心を目標として塗布する。これにより、後述のセルフアライメント現象がかかると共に、ボイド（空気）の量も５０％以下に抑えることができる。この場合、ＡｕＳｎペースト３の配合比は接合性及びボイドの観点からＡｕ７８％、Ｓｎ２２％が好ましく、また、繰返し塗布精度、円錐形状のディスペンス性の観点から、ＡｕＳｎの粒径は１６μｍ〜３２μｍ、かつ、ＡｕＳｎの粘度は５０Ｐａ・ｓ〜１３０Ｐａ・ｓである。
【０００５】
次に、図３の（Ｃ）に示す発光ダイオード（ＬＥＤ）素子実装工程を参照すると、たとえば、実装パッド２と同一矩形サイズ１．００ｍｍ×１．００ｍｍ＝１．００ｍｍ２のＬＥＤ素子４をダイボンダを用いて実装パッド２の中央を目標に実装する。
【０００６】
次に、図３の（Ｄ）に示すＡｕＳｎ共晶形成工程を参照すると、酸素濃度が１００ｐｐｍ以下の状態で２８０℃〜３２０℃に加熱してＡｕＳｎペースト３及び実装パッド２の最表層のＡｕによるＡｕＳｎ共晶接合層３ａを形成する。この場合、ＡｕＳｎペースト３が液化すると、液体のＡｕＳｎペースト３の表面張力によりＬＥＤ素子４は実装パッド２の中心へ移動する。これをセルフアライメント現象という。
【０００７】
最後に、図３の（Ｅ）に示すフラックス除去工程を参照すると、ＡｕＳｎ共晶接合層３ａの接合面の外部に放出されたフラックスを精密部品洗浄剤たとえばパインアルファ（商標名）を用いた洗浄によって除去する。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、図３の従来の半導体発光装置においては、図４に示すごとく、ＡｕＳｎ共晶接合層３ａの厚さが不均一となり、従って、ＬＥＤ素子４がたとえば２°以上傾斜することがある。これは、セルフアライメント現象の際に、ＬＥＤ素子４が実装パッド２の中央へ移動するが、このとき、ＡｕＳｎ共晶接合層３ａがボイドを含んでしまい、しかも、ＡｕＳｎの対流中に抜け切れないボイドが存在するからである。この結果、半導体発光装置の特性不良が発生するという課題がある。
【課題を解決するための手段】
【０００９】
上述の課題を解決するために、本発明に係る半導体発光装置は、基板と、基板上に設けられ、最表面にＡｕ層を有する実装パッドと、実装パッドと略同一の面積を有する電極を表面に備え、かつ、実装パッドより大きい面積を有する半導体発光素子と、実装パッドと半導体発光素子とを接合するＡｕＳｎ共晶接合層と、実装パッドの周囲に設けられ、基板と半導体発光素子との間に設けられたギャップ粒子とを具備し、ギャップ粒子の直径は実装パッドの厚さより大きいものである。    
【００１０】
また、本発明に係る半導体発光装置の製造方法は、基板上に最表面にＡｕ層を有する実装パッドを形成するための実装パッド形成工程と、実装パッドの厚さより大きい直径を有しＡｕＳｎに濡れないギャップ粒子を含むよりなるＡｕＳｎペーストを塗布するためのペースト塗布工程と、ＡｕＳｎペースト上に、実装パッドと略同一の面積を有する電極を表面に備え、かつ、実装パッドより大きい面積を有する半導体発光素子を実装するための半導体発光素子実装工程と、半導体発光素子が実装された基板をＡｕＳｎペーストの共晶温度まで加熱して半導体発光素子と基板とを接合させるＡｕＳｎ共晶接合層を形成するための共晶形成工程とを具備するものである。
【発明の効果】
【００１１】
本発明によれば、ギャップ粒子によりＡｕＳｎ共晶接合層の厚さが均一となるので、半導体発光装置の特性不良の発生を抑制できる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係る半導体発光装置の製造方法の実施の形態を示す断面図である。
【図２】図１の（Ｅ）の変更例を示す断面図である。
【図３】従来の半導体発光装置の製造方法を説明するための断面図である。
【図４】課題を説明するための断面図である。
【発明を実施するための形態】
【００１３】
図１は本発明に係る半導体発光装置の製造方法の実施の形態を示す断面図である。
【００１４】
始めに、図１の（Ａ）に示す実装パッド形成工程を参照すると、図３の（Ａ）の場合と同様に、基板１を準備する。基板１は後述のＡｕＳｎ共晶温度２９０℃〜３２０℃においても劣化しないたとえばアルミナ又は窒化アルミニウムよりなる。この場合、基板１の熱膨張係数は４０〜４００℃で１０ｐｐｍ以下である。次いで、基板１上に下から順にＣｕ／Ｎｉ／Ａｕより矩形サイズ０．９５ｍｍ×０．９５ｍｍ≒０．９０ｍｍ２、厚さ０．０２ｍｍ〜０．０５ｍｍの実装パッド２’をスパッタリング、フォトリソグラフィ及びエッチング法により形成する。つまり、実装パッド２’は図３の実装パッド２より小さい。この場合も、最表面のＡｕ層はその下地のＮｉ層がＡｕ層より析出しないように十分厚さを有する。
【００１５】
次に、図１の（Ｂ）に示すＡｕＳｎペースト塗布工程を参照すると、重量比２ｗｔ％〜６ｗｔ％のギャップ粒子５を含有するＡｕＳｎペースト３’を準備する。ギャップ粒子５は後述の共晶温度２８０℃〜３２０℃に耐えかつＡｕＳｎに濡れないシリコーン・ガラス等よりなる。また、ギャップ粒子５の直径は実装パッド２’の厚さ０．０２ｍｍ〜０．０５ｍｍよりたとえば０．０１ｍｍだけ大きい直径０．０３ｍｍ〜０．０６ｍｍを有する。次いで、図３の（Ｂ）の場合と同様に、０．２３ｍｇ±０．０７ｍｇの円錐形状ＡｕＳｎペースト３’をディスペンサを用いて実装パッド２’の中心を目標として塗布する。これにより、後述のセルフアライメント現象がかかると共に、ボイドの量も５０％以下に抑えることができる。この場合も、ＡｕＳｎペースト３’の配合比は接合性及びボイド（空気）の観点からＡｕ７８％、Ｓｎ２２％が好ましく、また、繰返し塗布精度、円錐形状のディスペンス性の観点から  ＡｕＳｎの粒径は１６μｍ〜３２μｍ、かつ、ＡｕＳｎの粘度は５０Ｐａ・ｓ〜１３０Ｐａ・ｓである。
【００１６】
次に、図１の（Ｃ）に示すＬＥＤ素子実装工程を参照すると、たとえば、実装パッド２’より大きい矩形サイズ１．００ｍｍ×１．００ｍｍ＝１．００ｍｍ２のＬＥＤ素子４をダイボンダを用いて実装パッド２’の中央を目標に実装する。ＬＥＤ素子４表面には、実装パッド２’の大きさと略同一の面積を有する電極が形成されている。
【００１７】
次に、図１の（Ｄ）に示すＡｕＳｎ共晶形成工程を参照すると、図３の（Ｄ）の場合と同様に、酸素濃度が１００ｐｐｍ以下の状態で２８０℃〜３２０℃に加熱してＡｕＳｎペースト３’及び実装パッド２’の最表層のＡｕによるＡｕＳｎ共晶接合層３’ａを形成する。この場合、ＡｕＳｎペースト３’が液化すると、液体のＡｕＳｎペースト３’の表面張力によりＬＥＤ素子４は、セルフアライメント現象により実装パッド２’の中心へ移動する。また、同時に、ギャップ粒子５はＡｕＳｎに濡れないので、ＡｕＳｎの対流によりＡｕＳｎ共晶接合層３’ａ内部に留まることができず、実装パッド２’の側方に放出される。この結果、実装パッド２’の側方に放出されたギャップ粒子５−１、５−２は表面張力及びＡｕＳｎに含まれる活性フラックスにより重なることなく、実装パッド２’の４辺に整列配列される。この場合、基板１とＬＥＤ素子４との間は実装パッド２’、ＡｕＳｎ共晶接合層３’ａ、ＬＥＤ素子４表面の電極を介して電気的に接続される。また、基板１とＬＥＤ素子４との間に存在するギャップ粒子５−１によってＡｕＳｎ共晶接合層３’ａの厚さは均一となる。
【００１８】
最後に、図１の（Ｅ）に示すフラックス除去工程を参照すると、ＡｕＳｎ共晶接合層３’ａの接合面の外部に放出されたフラックスを精密部品洗浄剤たとえばパインアルファ（商標名）を用いた洗浄によって除去すると共に、実装パッド２’の最側方に放出された基板１とＬＥＤ素子４との間に存在しないギャップ粒子５−２も除去する。
【００１９】
図２は図１の（Ｅ）の変更例を示す断面図である。図２においては、図１の（Ｅ）のＬＥＤ素子４の代りに、ボトルネック型のＬＥＤ素子４’を設けてある。この場合には、ＬＥＤ素子４’のボトルネック部の段差分だけギャップ粒子５’−１の直径を大きくする。
【００２０】
尚、本発明は、上述の実施の形態の自明の範囲でいかなる変更にも適用できる。
【産業上の利用可能性】
【００２１】
本発明は、上述のＬＥＤ素子装置以外に、レーザダイオード（ＬＤ）素子装置等の他の半導体発光装置に利用できる。
【符号の説明】
【００２２】
１：基板
２、２'：実装パッド
３、３'：ＡｕＳｎペースト
３ａ、３'ａ：ＡｕＳｎ共晶接合層
４：ＬＥＤ素子
４’：ボトルネック型ＬＥＤ素子
５、５−１、５−２、５’−１：ギャップ粒子
【図１】
2018137414.tif 000003
【図２】
2018137414.tif 000004
【図３】
2018137414.tif 000005
【図４】
2018137414.tif 000006