(57)【要約】【課題】長時間駆動時、不良現象が発生せず、信頼性の高いゲートドライバとその駆動方法及び表示装置を提供する。【解決手段】本発明のゲートドライバは、Ｑノードと連結され、前記Ｑノードの電圧レベルによって動作し、第１クロック信号の出力を制御するプルアップトランジスタと、ＱＢノードと連結され、前記ＱＢノードの電圧レベルによって動作するプルダウントランジスタと、前記Ｑノードと前記ＱＢノードを含み、前記Ｑノードと前記ＱＢノードの電圧レベルを制御し、前記Ｑノードをリセットするためのリセット信号が入力される信号ラインと前記Ｑノードに直接ハイレベルを印加する第３クロック信号の入力端が連結された制御回路部とを含む。【選択図】図１
2018018050.tif 000002
【特許請求の範囲】
【請求項１】
Ｑノードと連結され、前記Ｑノードの電圧レベルによって動作し、第１クロック信号の出力を制御するプルアップトランジスタと、
ＱＢノードと連結され、前記ＱＢノードの電圧レベルによって動作するプルダウントランジスタと、
前記Ｑノードと前記ＱＢノードを含み、前記Ｑノードと前記ＱＢノードの電圧レベルを制御し、前記Ｑノードをリセットするためのリセット信号が入力される信号ラインと前記Ｑノードに直接ハイレベルを印加する第３クロック信号の入力端が連結された制御回路部と、
を含むことを特徴とする、ゲートドライバ。
【請求項２】
前記制御回路部は、
前記リセット信号が入力される信号ラインに連結されたトランジスタを含み、前記トランジスタのゲートノードとドレインノードとは互いに連結されたことを特徴とする、請求項１に記載のゲートドライバ。
【請求項３】
前記制御回路部は、
ゲートハイ電圧の入力端と前記Ｑノードとの間に連結されたキャパシタを含むことを特徴とする、請求項１に記載のゲートドライバ。
【請求項４】
前記制御回路部は、
ゲートロー電圧の入力端と前記ＱＢノードとの間に連結されたトランジスタを含み、前記トランジスタは前記第３クロック信号により制御されることを特徴とする、請求項１に記載のゲートドライバ。
【請求項５】
前記制御回路部は、
前記リセット信号が入力される信号ラインを通じて入力される前記第３クロック信号によりブランク区間の間前記Ｑノードの電圧を一定に維持することを特徴とする、請求項１に記載のゲートドライバ。
【請求項６】
前記制御回路部は、
基準ゲートハイ電圧より予め設定された電圧だけ高いゲートハイ電圧を印加し、同時に基準ゲートロー電圧より予め設定された電圧だけ低いゲートロー電圧を印加することを特徴とする、請求項１に記載のゲートドライバ。
【請求項７】
Ｑノードと連結され、前記Ｑノードの電圧レベルによって動作し、第１クロック信号の出力を制御するプルアップトランジスタと、
ＱＢノードと連結され、前記ＱＢノードの電圧レベルによって動作するプルダウントランジスタと、
前記Ｑノードと前記ＱＢノードを含み、前記Ｑノードと前記ＱＢノードの電圧レベルを制御し、前記Ｑノードをリセットするためのリセット信号をフレーム間のブランク区間毎に出力する制御回路部と、
を含むことを特徴とする、ゲートドライバ。
【請求項８】
前記制御回路部は、
前記ブランク区間で前記Ｑノードの電圧と前記ＱＢノードの電圧を一定に維持することを特徴とする、請求項７に記載のゲートドライバ。
【請求項９】
前記制御回路部は、
基準ゲートハイ電圧より予め設定された電圧だけ高いゲートハイ電圧を印加し、同時に基準ゲートロー電圧より予め設定された電圧だけ低いゲートロー電圧を印加することを特徴とする、請求項７に記載のゲートドライバ。
【請求項１０】
複数のゲートラインと複数のデータラインが配置された表示パネルと、
前記複数のゲートラインを駆動するゲートドライバと、
前記複数のデータラインを駆動するデータドライバとを含み、
前記ゲートドライバは、
Ｑノードの電圧レベルとＱＢノードの電圧レベルによってゲート信号を出力し、前記Ｑノードをリセットするためのリセット信号が入力される信号ラインに前記Ｑノードに直接ハイレベルを印加するクロック信号の入力端が連結されたことを特徴とする、表示装置。
【請求項１１】
前記ゲートドライバは、
前記リセット信号が入力される信号ラインに連結されたトランジスタを含み、前記トランジスタのゲートノードとドレインノードとは互いに連結されたことを特徴とする、請求項１０に記載の表示装置。
【請求項１２】
前記ゲートドライバは、
ゲートハイ電圧の入力端と前記Ｑノードとの間に連結されたキャパシタを含むことを特徴とする、請求項１０に記載の表示装置。
【請求項１３】
前記ゲートドライバは、
前記リセット信号が入力される信号ラインを通じて印加される前記クロック信号によりブランク区間で前記Ｑノードの電圧を一定に維持することを特徴とする、請求項１０に記載の表示装置。
【請求項１４】
ゲートスタート信号を出力するステップと、
Ｑノードの電圧レベルとＱＢノードの電圧レベルによってゲート信号を出力するステップと、
フレーム間のブランク区間毎に前記Ｑノードをリセットするためのリセット信号を出力するステップと、
を含むことを特徴とする、ゲートドライバの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置と表示装置に含まれるゲートドライバ、そしてゲートドライバの駆動方法に関する。
【背景技術】
【０００２】
情報化社会が発展するにつれて、画像を表示するための表示装置に対する要求が多様な形態に増加している。これに伴い、最近には、液晶表示装置、プラズマ表示装置、有機発光表示装置などの種々の表示装置が活用されている。
【０００３】
このような表示装置は、複数のゲートラインと複数のデータラインが配置され、ゲートラインとデータラインとが交差する領域に定義される複数の画素が配置された表示パネルと、ゲートラインを駆動するゲートドライバと、データラインを駆動するデータドライバと、ゲートドライバ及びデータドライバを制御するコントローラなどを含む。
【０００４】
ゲートドライバは、複数のゲートラインにスキャン信号を出力して複数のゲートラインを順次駆動する。そして、ゲートドライバにより出力されるスキャン信号のタイミングに合せてデータドライバがデータラインにデータ電圧を出力して各々の画素を駆動する。
【０００５】
したがって、表示装置の駆動のためにゲートドライバは高い信頼性が要求されるが、表示装置が高い仕様、大面積になるほどゲートドライバの長時間駆動時、不良現象が発生する問題点がある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、長時間駆動時、不良現象が発生せず、信頼性の高いゲートドライバとその駆動方法を提供することにある。
【０００７】
また、本発明の目的は、ゲートドライバのＱノードとＱＢノードの電圧を安定的に維持できるようにするゲートドライバの構造とその駆動方法を提供することにある。
【課題を解決するための手段】
【０００８】
一態様において、本発明は、Ｑノードと連結されてＱノードの電圧によって動作するプルアップトランジスタと、ＱＢノードと連結されてＱＢノードの電圧によって動作するプルダウントランジスタを含むゲートドライバを提供する。
【０００９】
このようなゲートドライバは、プルアップトランジスタとプルダウントランジスタの動作によって表示パネルに配置されたゲートラインにスキャン信号を出力する。
【００１０】
このようなゲートドライバは、ＱノードとＱＢノードの電圧レベルを制御する制御回路部を含み、制御回路部はＱノードをリセットするためのリセット信号が入力される信号ラインとＱノードに直接ハイレベルを印加するクロック信号の入力端が連結できる。
【００１１】
このようなクロック信号はゲートロー電圧の入力端とＱＢノードとの間に連結されたトランジスタを制御する信号であって、リセット信号が入力される信号ラインを通じてクロック信号を印加してブランク区間の間Ｑノードの電圧を一定に維持する。
【００１２】
リセット信号が入力される信号ラインにはトランジスタが連結されることができ、信号ラインに連結されたトランジスタのゲートノードとドレインノードとは互いに連結される。
【００１３】
また、ゲートハイ電圧の入力端とＱノードとの間に連結されたキャパシタをさらに含むこともできる。
【００１４】
この際、ゲートハイ電圧の入力端に基準ゲートハイ電圧より予め設定された電圧だけ高いゲートハイ電圧が印加されることができ、同時にゲートロー電圧の入力端に基準ゲートロー電圧より予め設定された電圧だけ低いゲートロー電圧が印加できる。
【００１５】
他の態様において、本発明に係るゲートドライバは、Ｑノードと連結されてＱノードの電圧レベルによって動作するプルアップトランジスタと、ＱＢノードと連結されてＱＢノードの電圧レベルによって動作するプルダウントランジスタと、ＱノードとＱＢノードの電圧レベルを制御する制御回路部を含み、制御回路部はＱノードをリセットするためのリセット信号をフレーム間のブランク区間毎に印加することができる。
【００１６】
ブランク区間毎にＱノードをリセットするためのリセット信号を印加することによって、ブランク区間でＱノードとＱＢノードの電圧を安定的に維持する。
【００１７】
他の態様において、本発明は、複数のゲートラインと複数のデータラインが配置された表示パネルと、複数のゲートラインを駆動するゲートドライバと、複数のデータラインを駆動するデータドライバを含み、ゲートドライバは、Ｑノードの電圧レベルとＱＢノードの電圧レベルによってゲート信号を出力し、Ｑノードをリセットするためのリセット信号が入力される信号ラインにＱノードに直接ハイレベルを印加するクロック信号の入力端が連結された表示装置を提供する。
【００１８】
他の態様において、本発明は、ゲートスタート信号を出力するステップと、Ｑノードの電圧レベルとＱＢノードの電圧レベルによってゲート信号（スキャン信号）を出力するステップと、フレーム間のブランク区間毎にＱノードをリセットするためのリセット信号を出力するステップを含むゲートドライバの駆動方法を提供する。
【発明の効果】
【００１９】
本発明によれば、Ｑノードをリセットするためのリセット信号が入力される信号ラインにＱノードに直接ハイレベルを印加するクロック信号の入力端を連結することによって、ブランク区間でＱノードの電圧を安定的に維持できるようにする。
【００２０】
本発明によれば、Ｑノードをリセットするためのリセット信号をブランク区間毎に出力するか、または基準ゲートハイ電圧より高いゲートハイ電圧を印加し、基準ゲートロー電圧より低いゲートロー電圧を同時に印加することによって、ブランク区間でＱノードの電圧を安定的に維持できるようにする。
【００２１】
本発明によれば、ブランク区間でＱノードの電圧を安定的に維持することによって、長時間駆動時にも信頼性の高いゲートドライバとその駆動方法を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】本実施形態に係る表示装置の概略的な構成を示す図である。
【図２】本実施形態に係るゲートドライバの概略的な構成を示す図である。
【図３】本実施形態に係るゲートドライバの概略的な構成を示す図である。
【図４】本実施形態に係るゲートドライバの回路構造の例示を示す図である。
【図５】本実施形態に係るゲートドライバにおけるＱノードとＱＢノードの電圧レベルの例示を示す図である。
【図６】第１実施形態に係るゲートドライバの回路構造を示す図である。
【図７】第１実施形態に係るゲートドライバの回路構造を示す図である。
【図８】第２実施形態に係るゲートドライバの駆動方法を示す図である。
【図９】第２実施形態に係るゲートドライバの駆動方法を示す図である。
【図１０】第３実施形態に係るゲートドライバの駆動方法を説明するための図である。
【図１１】本実施形態に係るゲートドライバで改善されたスキャン信号を示す図である。
【発明を実施するための形態】
【００２３】
以下、本発明の一部の実施形態を例示的な図面を通じて詳細に説明する。各図面の構成要素に参照符号を付加するに当たって、同一の構成要素に対しては、たとえ他の図面上に表示されてもできる限り同一な符号を有することができる。また、本発明を説明するに当たって、関連した公知構成または機能に対する具体的な説明が本発明の要旨を曖昧にすることがあると判断される場合には、その詳細な説明は省略する。
【００２４】
また、本発明の構成要素を説明するに当たって、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）などの用語を使用することができる。このような用語はその構成要素を他の構成要素と区別するためのものであり、その用語により当該構成要素の本質や順番、順序、または個数などが限定されるものではない。ある構成要素が他の構成要素に“連結”、“結合”、または“接続”されると記載された場合、その構成要素はその他の構成要素に直接的に連結、または接続できるが、各構成要素の間に他の構成要素が介されるか、または各構成要素が他の構成要素を通じて“連結”、“結合”、または“接続”されることもできると理解されるべきである。
【００２５】
図１は、本実施形態に係る表示装置１００の概略的な構成を示す図である。
【００２６】
図１を参照すると、本実施形態に係る表示装置１００は、複数のゲートラインＧＬと複数のデータラインＤＬが配置され、ゲートラインＧＬとデータラインＤＬとが交差する領域に配置された複数の画素を含む表示パネル１１０と、複数のゲートラインＧＬを駆動するゲートドライバ１２０と、複数のデータラインＤＬにデータ電圧を供給するデータドライバ１３０と、ゲートドライバ１２０とデータドライバ１３０の駆動を制御するコントローラ１４０とを含む。
【００２７】
ゲートドライバ１２０は、複数のゲートラインＧＬにスキャン信号を順次供給することによって、複数のゲートラインＧＬを順次駆動する。
【００２８】
データドライバ１３０は、複数のデータラインＤＬにデータ電圧を供給することによって、複数のデータラインＤＬを駆動する。
【００２９】
コントローラ１４０は、ゲートドライバ１２０及びデータドライバ１３０に各種の制御信号を供給して、ゲートドライバ１２０及びデータドライバ１３０を制御する。
【００３０】
このようなコントローラ１４０は、各フレームで具現するタイミングによってスキャンを開始し、外部から入力される入力映像データをデータドライバ１３０で使用するデータ信号形式に合うように転換して、転換された映像データを出力し、スキャンに合せて適宜な時間にデータ駆動を制御する。
【００３１】
ゲートドライバ１２０は、コントローラ１４０の制御によって、オン（ON）電圧またはオフ（OFF）電圧のスキャン信号を複数のゲートラインＧＬに順次供給して複数のゲートラインＧＬを順次駆動する。
【００３２】
ゲートドライバ１２０は、駆動方式によって表示パネル１１０の一側のみに位置することもでき、両側に位置することもできる。
【００３３】
また、ゲートドライバ１２０は、１つ以上のゲートドライバ集積回路（Gate Driver Integrated Circuit）を含むことができる。
【００３４】
各ゲートドライバ集積回路は、テープオートメーテッドボンディング（ＴＡＢ：Tape Automated Bonding）方式またはチップオンガラス（ＣＯＧ：Chip On Glass）方式により表示パネル１１０のボンディングパッド（Bonding Pad）に連結されるか、またはＧＩＰ（Gate In Panel）タイプで具現されて表示パネル１１０に直接配置できる。
【００３５】
また、表示パネル１１０に集積化されて配置することもでき、表示パネル１１０と連結されたフィルム上に実装されるチップオンフィルム（ＣＯＦ：Chip On Film）方式により具現することもできる。
【００３６】
但し、以下では説明の便宜のために、ゲートドライバ１２０に含まれた１つ以上のゲートドライバ集積回路がＧＩＰタイプであると仮定して説明し、ゲートドライバ集積回路を“ＧＩＰ（Gate Driver IC In Panel）”とも記載する。
【００３７】
この場合、ゲートドライバ１２０の例示図である図２に示すように、ＧＩＰタイプで具現された複数のゲートドライバ集積回路が表示パネル１１０に配置されて表示パネル１１０に配置された複数のゲートラインＧＬを駆動することができる。
【００３８】
ゲートドライバ集積回路は、ゲートスタート信号（ＶＳＴ）、クロック信号（ＣＬＫ）、リセット信号（ＲＳＴ）などの入力を受けて、入力を受けた信号に基づいてスキャン信号を生成する。
【００３９】
ゲートドライバ集積回路は、生成されたスキャン信号を複数のゲートラインＧＬに順次出力してゲートラインＧＬを駆動する。
【００４０】
図２では、ゲートドライバ集積回路がゲートラインＧＬの個数（ｎ）と同一なｎ個であることと図示されたが、ゲートドライバ１２０の駆動方式によってゲートドライバ集積回路の個数がゲートラインＧＬの個数（ｎ）と異なることもある（例：２ｎ個）。
【００４１】
データドライバ１３０は、特定ゲートラインＧＬが開けば、コントローラ１４０から受信した映像データをアナログ形態のデータ電圧に変換して複数のデータラインＤＬに供給することによって、複数のデータラインＤＬを駆動する。
【００４２】
データドライバ１３０は、少なくとも１つのソースドライバ集積回路（Source Driver Integrated Circuit）を含んで複数のデータラインＤＬを駆動することができる。
【００４３】
各ソースドライバ集積回路は、テープオートメーテッドボンディング（ＴＡＢ：Tape Automated Bonding）方式またはチップオンガラス（ＣＯＧ：Chip On Glass）方式により表示パネル１１０のボンディングパッド（Bonding Pad）に連結されるか、または表示パネル１１０に直接配置されることもでき、表示パネル１１０に集積化されて配置されることもできる。
【００４４】
また、各ソースドライバ集積回路は、チップオンフィルム（ＣＯＦ：Chip On Film）方式により具現できる。この場合、各ソースドライバ集積回路の一端は少なくとも１つのソース印刷回路基板（Source Printed Circuit Board）にボンディングされ、他端は表示パネル１１０にボンディングされる。
【００４５】
コントローラ１４０は、入力映像データと共に垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、入力データイネーブル（ＤＥ：Data Enable）信号、クロック信号（ＣＬＫ）などを含む各種タイミング信号を外部（例：ホストシステム）から受信する。
【００４６】
コントローラ１４０は、外部から入力された入力映像データをデータドライバ１３０で使用するデータ信号形式に合うように転換して、転換された映像データを出力する以外に、ゲートドライバ１２０及びデータドライバ１３０を制御するために、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、入力データイネーブル信号（ＤＥ）、クロック信号（ＣＬＫ）などのタイミング信号の入力を受けて、各種の制御信号を生成してゲートドライバ１２０及びデータドライバ１３０に出力する。
【００４７】
例えば、コントローラ１４０は、ゲートドライバ１２０を制御するために、ゲートスタートパルス（ＧＳＰ：Gate Start Pulse）、ゲートシフトクロック（ＧＳＣ：Gate Shift Clock）、ゲート出力イネーブル信号（ＧＯＥ：Gate Output Enable）などを含む各種のゲート制御信号（ＧＣＳ：Gate Control Signal）を出力する。
【００４８】
ここで、ゲートスタートパルス（ＧＳＰ）はゲートドライバ１２０を構成する１つ以上のゲートドライバ集積回路の動作スタートタイミングを制御する。ゲートシフトクロック（ＧＳＣ）は１つ以上のゲートドライバ集積回路に共通に入力されるクロック信号であって、スキャン信号のシフトタイミングを制御する。ゲート出力イネーブル信号（ＧＯＥ）は、１つ以上のゲートドライバ集積回路のタイミング情報を指定している。
【００４９】
また、コントローラ１４０は、データドライバ１３０を制御するために、ソーススタートパルス（ＳＳＰ：Source Start Pulse）、ソースサンプリングクロック（ＳＳＣ：Source Sampling Clock）、ソース出力イネーブル信号（ＳＯＥ：Source Output Enable）などを含む各種のデータ制御信号（ＤＣＳ：Data Control Signal）を出力する。
【００５０】
ここで、ソーススタートパルス（ＳＳＰ）はデータドライバ１３０を構成する１つ以上のソースドライバ集積回路のデータサンプリング開始タイミングを制御する。ソースサンプリングクロック（ＳＳＣ）は、ソースドライバ集積回路の各々でデータのサンプリングタイミングを制御するクロック信号である。ソース出力イネーブル信号（ＳＯＥ）は、データドライバ１３０の出力タイミングを制御する。
【００５１】
コントローラ１４０は、ソースドライバ集積回路がボンディングされたソース印刷回路基板と軟性フラットケーブル（ＦＦＣ：Flexible Flat Cable）または軟性印刷回路（ＦＰＣ：Flexible Printed Circuit）などの連結媒体を通じて連結されたコントロール印刷回路基板（Control Printed Circuit Board）に配置できる。
【００５２】
このようなコントロール印刷回路基板には、表示パネル１１０、ゲートドライバ１２０、及びデータドライバ１３０などに各種の電圧または電流を供給するか、または供給する各種の電圧または電流を制御する電源コントローラ（図示せず）がさらに配置できる。このような電源コントローラは、電源管理集積回路（Power Management IC）ともいう。
【００５３】
図３は、前述したゲートドライバ１２０に含まれたゲートドライバ集積回路の例示を示すものである。
【００５４】
図３を参照すると、ゲートドライバ１２０に含まれたゲートドライバ集積回路は、１つのプルアップトランジスタ１２１、１つのプルダウントランジスタ１２２、及び制御回路部１２３などを含んで構成できる。
【００５５】
図３で、プルアップトランジスタ１２１とプルダウントランジスタ１２２はＰタイプで図示されたが、Ｎタイプが適用することもできる。
【００５６】
プルアップトランジスタ１２１は、クロック信号の入力端とスキャン信号の出力端の間に電気的に連結され、Ｑノードの電圧によりターン−オンされてハイレベル電圧を有するクロック信号をハイレベルのスキャン信号として出力することができる。
【００５７】
プルアップトランジスタ１２１のゲートノードはＱノードと電気的に連結され、プルアップトランジスタ１２１のドレインノードまたはソースノードはクロック信号の入力端と電気的に連結されて、ハイレベル電圧を有するクロック信号の印加を受ける。そして、プルアップトランジスタのソースノードまたはドレインノードはスキャン信号が出力されるスキャン信号の出力端に連結される。
【００５８】
このようなプルアップトランジスタ１２１は、Ｑノードの電圧によりターン−オンされてクロック信号のハイレベル区間でのハイレベル電圧をハイレベルのスキャン信号として出力して、スキャン信号の出力端と電気的に連結されたゲートラインＧＬにハイレベルのスキャン信号を供給することができる。
【００５９】
プルダウントランジスタ１２２は、スキャン信号の出力端と基底電圧の入力端との間に電気的に連結され、ＱＢノードの電圧によりターン−オンされてローレベルのスキャン信号をスキャン信号の出力端に出力することができる。
【００６０】
プルダウントランジスタ１２２のゲートノードはＱＢノードと電気的に連結され、プルダウントランジスタ１２２のドレインノードまたはソースノードは基底電圧の入力端に電気的に連結されて、定電圧に該当する基底電圧の印加を受ける。そして、プルダウントランジスタ１２２のソースノードまたはドレインノードは、スキャン信号が出力されるスキャン信号の出力端に電気的に連結される。
【００６１】
このようなプルダウントランジスタ１２２は、ＱＢノードの電圧によりターン−オンされてローレベルのスキャン信号を出力してスキャン信号の出力端と電気的に連結されたゲートラインＧＬにローレベルのスキャン信号を供給することができる。ここで、ローレベルのスキャン信号は、一例に、基底電圧であり得る。
【００６２】
制御回路部１２３は、２つ以上のトランジスタなどを含んで内部回路が構成されることができ、内部回路にはＱノード、ＱＢノード、セットノード（Ｓ、スタートノードともいう）などの主要ノードがある。場合によって、制御回路部１２３の内部回路には、リセット信号が入力されるリセットノード、駆動電圧などの各種の電圧が入力される入力ノードなどがさらにあり得る。
【００６３】
制御回路部１２３のＱノードは、プルアップトランジスタのゲートノードと電気的に連結され、充電と放電が繰り返される。
【００６４】
制御回路部１２３のＱＢノードは、プルダウントランジスタのゲートノードと電気的に連結され、充電と放電が繰り返される。
【００６５】
制御回路部１２３でセットノードは該当ゲートドライバ集積回路のゲート駆動の開始を指示するゲートスタート信号（ＶＳＴ）の印加を受ける。ここで、ゲートスタート信号（ＶＳＴ）はクロック信号の個数によって現在ゲートラインＧＬより１または２または４だけ先のゲートドライバ集積回路で出力されたスキャン信号がフィードバックされたものであり得る。
【００６６】
図４は、図３に図示されたゲートドライバ集積回路の具体的な構造の例示を示すものである。
【００６７】
図４を参照すると、トランジスタＴ６がプルアップトランジスタ１２１に該当し、トランジスタＴ７がプルダウントランジスタ１２２に該当する。そして、回路の残りの部分は制御回路部１２３に該当する。
【００６８】
プルアップトランジスタ１２１であるトランジスタＴ６のゲートノードはＱノードと連結され、Ｑノードの電圧によってターン−オンされる。トランジスタＴ６のドレインノードまたはソースノードは第１クロック信号の入力端と連結され、トランジスタＴ６のソースノードまたはドレインノードはスキャン信号の出力端と連結される。
【００６９】
トランジスタＴ６がＱノードの電圧によってターン−オンされれば、第１クロック信号をスキャン信号の出力端に出力する。
【００７０】
プルダウントランジスタ１２２であるトランジスタＴ７のゲートノードはＱＢノードと連結され、ＱＢノードの電圧によってターン−オンされる。トランジスタＴ７がＱＢノードの電圧によってターン−オンされれば、スキャン信号の出力端にローレベルのスキャン信号が出力されるようにする。
【００７１】
制御回路部１２３は、ゲートスタート信号（ＶＳＴ）、Ｑノードをリセットするためのリセット信号（ＱＲＳＴ）、ゲートハイ電圧（ＶＧＨ）、ゲートロー電圧（ＶＧＬ）、クロック信号（ＣＬＫ）などが入力され、入力される信号によってＱノードとＱＢノードの電圧レベルを制御する。
【００７２】
ＱノードとＱＢノードの電圧レベルの制御を通じてトランジスタＴ６とトランジスタＴ７の動作を制御して、スキャン信号の出力端と連結されたゲートラインＧＬにスキャン信号が出力できるようにする。
【００７３】
一方、このようなゲートドライバ集積回路の構造において、ブランク区間でＱノードとＱＢノードの電圧レベルが不安定で、スキャン信号の出力に影響を及ぼすことがある。
【００７４】
図５は、ゲートドライバ集積回路におけるＱノードとＱＢノードの電圧レベルの例示を示すものである。
【００７５】
図５を参照すると、フレーム間のブランク区間で、ＱＢノードの漏洩（Leakage）によってＱＢノードの電圧が上昇する場合が発生することがある。
【００７６】
ＱＢノードの電圧が上昇するにつれて、Ｑノードがハイレベルを維持できず、不安定になり、Ｑノードの電圧不安定によって第１クロック信号がスキャン信号の出力端に出力されてマルチスキャンが発生することがある。
【００７７】
本実施形態は、ブランク区間でＱノードとＱＢノードの電圧を安定的に維持することによって、スキャン信号の不良が発生しないようにするゲートドライバ集積回路の構造とその駆動方法を提供する。
【００７８】
図６及び図７は、第１実施形態に係るゲートドライバ集積回路の構造を示すものである。
【００７９】
図６を参照すると、第１実施形態に係るゲートドライバ集積回路はプルアップトランジスタ１２１であるトランジスタＴ６とプルダウントランジスタ１２２であるトランジスタＴ７を含み、ＱノードとＱＢノードの電圧レベルを制御することによって、スキャン信号の出力を制御する制御回路部１２３を含む。
【００８０】
制御回路部１２３でＱノードをリセットするためのリセット信号（ＱＲＳＴ）が入力される信号ラインにＱノードに直接ハイレベルを印加する第３クロック信号の入力端が６０１のように連結される。
【００８１】
リセット信号（ＱＲＳＴ）が入力される信号ラインにはトランジスタが連結されることができ、トランジスタのゲートノードとドレインノードとは互いに連結できる。
【００８２】
リセット信号（ＱＲＳＴ）が入力される信号ラインを通じて第３クロック信号が印加されるにつれて、ブランク区間でＱノードがハイレベルを維持できるようにする。
【００８３】
リセット信号（ＱＲＳＴ）の入力端を通じて第３クロック信号を印加する場合、Ｑノードの電圧を安定的に維持できるので、スキャン信号の不良が発生せず、正常なスキャン信号を出力するようにする。
【００８４】
即ち、リセット信号（ＱＲＳＴ）の入力端にＱノードに直接ハイレベルを印加する第３クロック信号が入力されるようにするものであり、図６の６０１は具現例を示すものであって、本実施形態はリセット信号（ＱＲＳＴ）の入力端に第３クロック信号が印加されるようにする構造を全て含む。
【００８５】
また、図６の回路構造でゲートハイ電圧（ＶＧＨ）の入力端とＱノードとの間にキャパシタを適用することもできる。
【００８６】
図７は、第１実施形態に係るゲートドライバ集積回路の他の構造の例示を示すものである。
【００８７】
図７を参照すると、図６の回路構造でゲートハイ電圧（ＶＧＨ）の入力端とＱノードとの間に連結され、ゲートノードにＱＢノードが連結されたトランジスタＴ３を除去した構造である。
【００８８】
そして、トランジスタＴ３の位置にキャパシタＣＱを配置する。即ち、ゲートハイ電圧（ＶＧＨ）とＱノードとの間にキャパシタＣＱを適用してＱノードの電圧レベルを安定的に維持することによって、ゲートドライバ集積回路が正常なスキャン信号を出力できるようにする。
【００８９】
したがって、第１実施形態に係るゲートドライバ集積回路の回路構造は、Ｑノードをリセットするリセット信号（ＱＲＳＴ）が入力される信号ラインを通じて第３クロック信号が印加されるようにすることで、Ｑノードの電圧レベルを安定的に維持し、正常なスキャン信号が出力されるようにする。
【００９０】
また、ゲートハイ電圧（ＶＧＨ）の入力端とＱノードとの間に連結されたトランジスタＴ３を除去し、キャパシタＣＱを連結することによって、ブランク区間でＱノードの電圧レベルを安定的に維持できるようにする。
【００９１】
一方、本実施形態はリセット信号（ＱＲＳＴ）の入力端を通じて第３クロック信号が印加される構造の以外に、ゲートドライバ集積回路の駆動方式の変更を通じてＱノードとＱＢノードの電圧レベルを安定的に維持する方案を提供する。
【００９２】
図８及び図９は、第２実施形態に係るゲートドライバ集積回路の駆動方法を示すものである。
【００９３】
図８を参照すると、Ｑノードをリセットするリセット信号（ＱＲＳＴ）がフレーム間のブランク区間毎に出力されるようにする。
【００９４】
リセット信号（ＱＲＳＴ）はＱノードのリセットのために画面駆動の前に１回だけ出力される信号であるが、最初フレームの以後にもブランク区間毎にリセット信号（ＱＲＳＴ）が出力されるようにする。
【００９５】
毎フレーム間のブランク区間毎にリセット信号（ＱＲＳＴ）が出力されてＱノードをリセットすることによって、ブランク区間でＱノードの電圧が安定的に維持できるようにする。
【００９６】
ブランク区間でＱノードの電圧レベルを安定的に維持することによって、ブランク区間の以後の次のフレームでスキャン信号が出力される不良が発生しないようにし、ゲートドライバ集積回路が正常にスキャン信号を出力できるようにする。
【００９７】
図９は、第２実施形態に係るゲートドライバ集積回路の駆動方法の過程を示すものである。
【００９８】
図９を参照すると、ゲートドライバ集積回路はゲートスタート信号（ＶＳＴ）の入力を受けて（Ｓ９００）動作を開始する。
【００９９】
ここで、ゲートスタート信号（ＶＳＴ）は先のゲートドライバ集積回路で出力されたスキャン信号がフィードバックされたものであり得る。
【０１００】
ゲートドライバ集積回路はゲートスタート信号（ＶＳＴ）の入力を受けて動作を開始し、ＱノードとＱＢノードの電圧レベルによってスキャン信号（ゲート信号）を出力する（Ｓ９２０）。
【０１０１】
Ｑノードの電圧レベルによってプルアップトランジスタ１２１であるトランジスタＴ６が動作して第１クロック信号を出力し、ＱＢノードの電圧レベルによってプルダウントランジスタ１２２であるトランジスタＴ７が動作してローレベルのスキャン信号が出力されるようにする。
【０１０２】
ゲートドライバ集積回路はスキャン信号を出力し、毎フレーム間のブランク区間毎にＱノードをリセットするリセット信号（ＱＲＳＴ）を出力する（Ｓ９４０）。
Ｑノードをリセットするリセット信号（ＱＲＳＴ）をブランク区間毎に出力することによって、ブランク区間でＱノードの電圧レベルを安定的に維持できるようにする。そして、ブランク区間でＱノードの電圧レベルを安定的に維持することによって、次のフレームでスキャン信号が誤って出力される不良が発生しないようにする。
【０１０３】
本実施形態は第３クロック信号やリセット信号（ＱＲＳＴ）を用いる方式の以外に、ゲートハイ電圧（ＶＧＨ）とゲートロー電圧（ＶＧＬ）を調整してスキャン信号の不良が発生しないようにする方案も提供する。
【０１０４】
図１０は、第３実施形態に係るゲートドライバ集積回路の駆動方式を説明するためのものである。
【０１０５】
図１０を参照すると、ゲートハイ電圧（ＶＧＨ）の入力端に基準ゲートハイ電圧（ＶＧＨ＿ｒｅｆ）より高いゲートハイ電圧（ＶＧＨ）を印加し、同時にゲートロー電圧（ＶＧＬ）の入力端に基準ゲートロー電圧（ＶＧＬ＿ｒｅｆ）より低いゲートロー電圧（ＶＧＬ）を印加する。
【０１０６】
即ち、ゲートドライバ集積回路に入力される電源を調整することによって、ＱノードとＱＢノードの電圧レベルを安定的に維持し、スキャン信号の不良が発生しないようにすることができる。
【０１０７】
以下の＜表１＞及び＜表２＞は、ゲートハイ電圧（ＶＧＨ）とゲートロー電圧（ＶＧＬ）を調整した場合に、正常波形が出力されるか否かをテストした結果である。
【０１０８】
【表１】
2018018050.tif 000003
【０１０９】
【表２】
2018018050.tif 000004
【０１１０】
ゲートハイ電圧（ＶＧＨ）を基準ゲートハイ電圧（ＶＧＨ＿ｒｅｆ）より高い１５．５Ｖに印加し、ゲートロー電圧（ＶＧＬ）を基準ゲートロー電圧（ＶＧＬ＿ｒｅｆ）より低い−１０．０Ｖに印加した場合、正常波形が出力されることを確認した結果である。
【０１１１】
したがって、本実施形態によれば、ゲートドライバ集積回路に入力される信号または電源を調整して、ブランク区間でＱノードとＱＢノードの電圧レベルを安定的に維持できるようにする。
【０１１２】
これを通じて、ブランク区間の以後のフレームでスキャン信号の不良が発生しないようにし、スキャン信号が正常に出力されるゲートドライバ集積回路を提供することができる。
【０１１３】
図１１は、前述した実施形態に係るゲートドライバ集積回路の構造または駆動方式を適用した場合に、スキャン信号の波形が改善された結果を示すものである。
【０１１４】
図１１を参照すると、ゲートドライバ集積回路のＱノードとＱＢノードの電圧レベルが安定的に制御されない場合に、Ｓｃａｎ２でマルチスキャンが発生することを確認することができる。
【０１１５】
本実施形態によって、Ｑノードをリセットするリセット信号（ＱＲＳＴ）の入力端を通じて第３クロック信号を印加するか、リセット信号（ＱＲＳＴ）を毎フレーム間のブランク区間毎に印加するか、または、より高いゲートハイ電圧（ＶＧＨ）とより低いゲートロー電圧（ＶＧＬ）を印加した場合には、マルチスキャンが発生せず、正常波形が出力されることを確認することができる。
【０１１６】
本実施形態によれば、ゲートドライバ集積回路に入力される信号または電源を調整することによって、ブランク区間でＱノードとＱＢノードの電圧レベルを安定的に維持できるようにする。
【０１１７】
ブランク区間でＱノードとＱＢノードの電圧レベルを安定的に維持することによって、ブランク区間の以後のフレームでマルチスキャンのような不良現象が発生しないようにする。
【０１１８】
ゲートドライバ集積回路の改善によりＱノードとＱＢノードを安定的に維持し、不良現象の発生を防止することによって、高い信頼性を有する強い構造のゲートドライバ集積回路とその駆動方法を提供する。
【０１１９】
以上の説明は、本発明の技術思想を例示的に説明したことに過ぎないものであって、本発明が属する技術分野で通常の知識を有する者であれば、本発明の本質的な特性から逸脱しない範囲で多様な修正及び変形が可能である。したがって、本発明に開示された実施形態は本発明の技術思想を限定するためのものではなく、説明するためのものであるので、このような実施形態により本発明の技術思想の範囲が限定されるものではない。本発明の保護範囲は請求範囲により解釈されなければならず、それと同等な範囲内にある全ての技術思想は本発明の権利範囲に含まれるものと解釈されるべきである。
【符号の説明】
【０１２０】
１００    表示装置
１１０    表示パネル
１２０    ゲートドライバ
１２１    プルアップトランジスタ
１２２    プルダウントランジスタ
１２３    制御回路部
１３０    データドライバ
１４０    コントローラ
【図１】
2018018050.tif 000005
【図２】
2018018050.tif 000006
【図３】
2018018050.tif 000007
【図４】
2018018050.tif 000008
【図５】
2018018050.tif 000009
【図６】
2018018050.tif 000010
【図７】
2018018050.tif 000011
【図８】
2018018050.tif 000012
【図９】
2018018050.tif 000013
【図１０】
2018018050.tif 000014
【図１１】
2018018050.tif 000015