(57)【要約】【課題】アレイアンテナのキャリブレーションの精度を向上させる。【解決手段】基地局は、複数のアンテナ１３と、複数の送信回路と、複数のケーブル１２と、信号発生器３５と、調整部３６とを有する。各送信回路は、各アンテナ１３に対応して設けられる。各ケーブル１２は、各アンテナ１３に対応して設けられ、当該アンテナ１３と当該アンテナ１３に対応する送信回路とを接続する。信号発生器３５は、各送信回路に入力される試験信号を生成する。調整部３６は、各ケーブル１２においてアレイアンテナ側の端部が開放された状態で、複数の送信回路の間で、信号発生器３５から試験信号が送信回路に入力されたタイミングから、送信回路およびケーブル１２を介してケーブル１２において開放された端部で反射した試験信号が受信されたタイミングまでの時間の差が所定値未満となるように、各送信回路内の遅延時間を調整する。【選択図】図２
2018207403.tif 000002
【特許請求の範囲】
【請求項１】
複数のアンテナを含むアレイアンテナと、
それぞれの前記アンテナに対応して設けられた複数の送信回路と、
それぞれの前記アンテナに対応して設けられ、当該アンテナと当該アンテナに対応する前記送信回路とを接続する複数の線路と、
それぞれの前記送信回路に入力される試験信号を生成する生成部と、
それぞれの前記線路において前記アンテナ側の端部が開放された状態で、複数の前記送信回路の間で、前記生成部から前記試験信号が前記送信回路に入力されたタイミングから、前記送信回路および前記線路を介して前記線路において開放された前記端部で反射した前記試験信号が受信されたタイミングまでの時間の差が所定値未満となるように、それぞれの前記送信回路内の遅延時間を調整する調整部と
を有することを特徴とする無線通信装置。
【請求項２】
それぞれの前記アンテナに対応して設けられた複数の受信回路と、
それぞれの前記アンテナに対応して、当該アンテナと当該アンテナに対応する前記送信回路および前記受信回路との間に設けられ、当該送信回路から出力された信号を前記線路へ通過させ、前記線路から出力された信号を当該アンテナに対応する前記受信回路へ通過させる複数のサーキュレータと
をさらに有し、
前記調整部は、
前記送信回路内の遅延時間が調整された後に、前記線路において前記端部が開放された状態で、複数の前記受信回路の間で、前記生成部から前記試験信号が前記送信回路に入力されたタイミングから、前記送信回路および前記線路を介して前記線路において開放された前記端部で反射し前記サーキュレータおよび前記受信回路を通過した前記試験信号が受信されたタイミングまでの時間の差が所定値未満となるように、それぞれの前記受信回路内の遅延時間を調整することを特徴とする請求項１に記載の無線通信装置。
【請求項３】
前記送信回路毎に前記線路において開放された前記端部で反射した前記試験信号の電力を合成する合成部を有し、
前記調整部は、
前記線路において前記端部が開放された状態で、前記合成部から出力された信号の電力が所定の電力以上となるように、それぞれの前記送信回路内の遅延時間を調整することを特徴とする請求項１または２に記載の無線通信装置。
【請求項４】
前記生成部は、
前記送信回路毎に異なる電力の前記試験信号を生成し、生成された前記試験信号をそれぞれの前記送信回路に入力することを特徴とする請求項３に記載の無線通信装置。
【請求項５】
前記送信回路毎に前記線路において開放された前記端部で反射した前記試験信号の電力を電圧に変換する変換部と、
前記変換部によって変換された前記送信回路毎の電圧を合成する合成部と
を有し、
前記調整部は、
前記線路において前記端部が開放された状態で、前記合成部から出力された信号の電圧が所定の電圧以上となるように、それぞれの前記送信回路内の遅延時間を調整することを特徴とする請求項１または２に記載の無線通信装置。
【請求項６】
前記合成部は、
前記変換部によって変換された前記送信回路毎の電圧を、前記送信回路毎に異なる重みを適用して合成することを特徴とする請求項５に記載の無線通信装置。
【請求項７】
それぞれの前記アンテナに対応して設けられ、当該アンテナと当該アンテナに対応する前記線路との接続および開放を切り換える切換部をさらに有することを特徴とする請求項１から６のいずれか一項に記載の無線通信装置。
【請求項８】
無線通信装置が、
アレイアンテナに含まれる複数のアンテナのそれぞれと、それぞれの前記アンテナに対応して設けられた複数の送信回路のそれぞれとを接続する複数の線路において、前記アンテナ側の端部が開放された状態で、それぞれの前記送信回路に試験信号を入力し、
前記試験信号が前記送信回路に入力されたタイミングから、前記送信回路および前記線路を介して前記線路において開放された前記端部で反射した前記試験信号が受信されたタイミングまでの時間の差が所定値未満となるように、それぞれの前記送信回路内の遅延時間を調整する
処理を実行することを特徴とする遅延調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信装置および遅延調整方法に関する。
【背景技術】
【０００２】
マクロセル内にスモールセルを配置する、いわゆる「ヘテロジニアスネットワーク」により、モバイルネットワークの更なるスループットの向上が可能となる。しかし、スモールセルをマクロセル内に多数配置すると、セル間干渉が発生する。これを回避するための１つの手段としては、例えばビームフォーミングが有効である。
【０００３】
ビームフォーミングは、複数のアンテナの指向性を一定方向に集中させることにより特定のエリアに電力を集中させることができる。これにより、隣接セルへの漏洩電力を削減することができ、セル間干渉が低減される。ビームフォーミングでは、複数のアンテナ間の位相誤差等を揃えることにより、高い精度でビームを形成することができる。そのため、複数のアンテナ間の位相誤差等を補正するためのアンテナキャリブレーションが行われる。
【０００４】
例えば、キャリブレーション信号の遅延測定結果を用いてアレイアンテナに含まれる各アンテナに対応する送信回路回路の遅延補正量を求め、求めた遅延補正量を送受信回路回路の遅延素子に設定する技術が知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２１３２１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上記技術では、送信回路回路を通過したキャリブレーション信号はアナログ回路内でフィードバックされ、フィードバックされた信号に基づいて送信回路回路の遅延補正量が算出される。アナログ回路には、ケーブルを介してアンテナが接続されている。アンテナとアナログ回路とは異なる場所に設置されるため、アンテナとアナログ回路とを接続するケーブルは長い。また、各アンテナと各送信回路回路とを接続する各ケーブルは、厳密には異なる長さであることが多い。そのため、アナログ回路内でフィードバックされたキャリブレーション信号に基づいて各アンテナに対応する送信回路回路の遅延量を補正したとしても、各アンテナにおけるケーブルの遅延差が残る。そのため、各アンテナから空間に放射される信号の位相等を精度よく調整することが難しい。
【０００７】
開示の技術は、かかる点に鑑みてなされたものであって、アレイアンテナのキャリブレーションの精度を向上させることができる無線通信装置および遅延調整方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本願が開示する無線通信装置は、１つの態様において、複数のアンテナを含むアレイアンテナと、複数の送信回路と、複数の線路と、生成部と、調整部とを有する。それぞれの送信回路は、それぞれのアンテナに対応して設けられる。それぞれの線路は、それぞれのアンテナに対応して設けられ、当該アンテナと当該アンテナに対応する送信回路とを接続する。生成部は、それぞれの送信回路に入力される試験信号を生成する。調整部は、それぞれの線路においてアンテナ側の端部が開放された状態で、複数の送信回路の間で、生成部から試験信号が送信回路に入力されたタイミングから、送信回路および線路を介して線路において開放された端部で反射した試験信号が受信されたタイミングまでの時間の差が所定値未満となるように、それぞれの送信回路内の遅延時間を調整する。
【発明の効果】
【０００９】
本願が開示する無線通信装置および遅延調整方法の１つの態様によれば、アレイアンテナのキャリブレーションの精度を向上させることができるという効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】図１は、基地局の一例を示すブロック図である。
【図２】図２は、実施例１におけるＲＲＨ（Remote  Radio  Head）の一例を示すブロック図である。
【図３】図３は、送信回路のキャリブレーション時の試験信号の流れの一例を説明する図である。
【図４】図４は、送信回路のキャリブレーション時の試験信号の遅延の一例を説明する図である。
【図５】図５は、受信回路のキャリブレーション時の試験信号の流れの一例を説明する図である。
【図６】図６は、受信回路のキャリブレーション時の試験信号の遅延の一例を説明する図である。
【図７】図７は、実施例１における送信回路のキャリブレーションの一例を示すフローチャートである。
【図８】図８は、実施例１における受信回路のキャリブレーションの一例を示すフローチャートである。
【図９】図９は、アンテナの他の例を示す図である。
【図１０】図１０は、ＲＲＨの他の例を示すブロック図である。
【図１１】図１１は、実施例２におけるＲＲＨの一例を示すブロック図である。
【図１２】図１２は、送信回路のキャリブレーション時の試験信号の遅延の一例を説明する図である。
【図１３】図１３は、実施例２における送信回路のキャリブレーションの一例を示すフローチャートである。
【図１４】図１４は、実施例２の変形例における送信回路のキャリブレーション時の試験信号の遅延の一例を説明する図である。
【図１５】図１５は、実施例２の変形例における送信回路のキャリブレーションの一例を示すフローチャートである。
【図１６】図１６は、実施例３におけるＲＲＨの一例を示すブロック図である。
【図１７】図１７は、合成器の一例を示す図である。
【図１８】図１８は、ＲＲＨのハードウェアの一例を示す図である。
【発明を実施するための形態】
【００１１】
以下、本願が開示する無線通信装置および遅延調整方法の実施形態について、実施例毎に図面を参照して詳細に説明する。なお、以下の各実施例により開示の技術が限定されるものではない。また、各実施例は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。
【実施例１】
【００１２】
［基地局１０］
図１は、基地局１０の一例を示すブロック図である。基地局１０は、ＢＢＵ（Base  Band  Unit）１１、ＲＲＨ２０、およびアレイアンテナ１４を有する。アレイアンテナ１４は、複数のアンテナ１３−１〜１３−ｎを有する。複数のアンテナ１３−１〜１３−ｎのそれぞれは、複数のケーブル１２−１〜１２−ｎのいずれかを介してＲＲＨ２０に接続される。基地局１０は、無線通信装置の一例である。
【００１３】
ＲＲＨ２０は、制御部３０および複数の無線部４０−１〜４０−ｎを有する。複数の無線部４０−１〜４０−ｎのそれぞれは、複数のケーブル１２−１〜１２−ｎのいずれかを介して、複数のアンテナ１３−１〜１３−ｎのいずれかに接続される。制御部３０は、複数の無線部４０−１〜４０−ｎのそれぞれによって送受信される信号の位相および振幅を制御することにより、アレイアンテナ１４を介して送受信される無線信号において、所定の方向に指向性を有するビームを形成する。
【００１４】
なお、以下では、複数のケーブル１２−１〜１２−ｎのそれぞれを区別することなく総称する場合に単にケーブル１２と記載し、複数のアンテナ１３−１〜１３−ｎのそれぞれを区別することなく総称する場合に単にアンテナ１３と記載する。また、以下では、複数の無線部４０−１〜４０−ｎのそれぞれを区別することなく総称する場合に単に無線部４０と記載する。それぞれのケーブル１２は、線路の一例である。
【００１５】
［ＲＲＨ２０］
図２は、実施例１におけるＲＲＨ２０の一例を示すブロック図である。ＲＲＨ２０は、制御部３０、複数の無線部４０、ＡＤＣ（Analog  to  Digital  Converter）５０、およびスイッチ５１を有する。なお、図２では、説明を簡単にするために、２つのアンテナ１３−１および１３−２に対応して、ＲＲＨ２０内に２つの無線部４０−１および４０−２が図示されている。しかし、ＲＲＨ２０に３つ以上のアンテナ１３が接続されている場合には、ＲＲＨ２０内には、それぞれのアンテナ１３に対応して３つ以上の無線部４０が設けられていてもよい。
【００１６】
それぞれの無線部４０は、ＤＡＣ（Digital  to  Analog  Converter）４１、ＰＡ（Power  Amplifier）４２、サーキュレータ４３、ＢＰＦ（Band  Pass  Filter）４４、スイッチ４６、ＬＮＡ（Low  Noise  Amplifier）４７、およびＡＤＣ４８を有する。本実施例において、それぞれの無線部４０は、ＴＤＤ（Time  Division  Duplex）方式に基づいて信号を送受信する。それぞれの無線部４０は、コネクタ４５を介してケーブル１２に接続される。また、それぞれのアンテナ１３は、コネクタ１２０によりケーブル１２に着脱自在に接続される。
【００１７】
ＤＡＣ４１は、制御部３０から出力された信号を、ディジタル信号からアナログ信号に変換する。ＰＡ４２は、ＤＡＣ４１によってアナログ信号に変換された信号を増幅する。サーキュレータ４３は、ＤＡＣ４１によって増幅された信号をＢＰＦ４４へ通過させる。また、サーキュレータ４３は、アンテナ１３によって受信されＢＰＦ４４を通過した信号をスイッチ４６へ通過させる。ＢＰＦ４４は、ＰＡ４２によって増幅されサーキュレータ４３を通過した信号の周波数帯域を所定の周波数帯域に制限する。また、ＢＰＦ４４は、アンテナ１３によって受信された信号の周波数帯域を所定の周波数帯域に制限する。
【００１８】
スイッチ４６は、サーキュレータ４３から出力された信号の出力先を、ＬＮＡ４７またはスイッチ５１のいずれかに切り換える。ＬＮＡ４７は、スイッチ４６から出力された信号を増幅する。ＡＤＣ４８は、ＬＮＡ４７によって増幅された信号をアナログ信号からディジタル信号に変換し、アナログ信号に変換された信号を制御部３０へ出力する。
【００１９】
スイッチ５１は、ＡＤＣ５０に入力される試験信号を、無線部４０−１から出力された試験信号、または、無線部４０−２から出力された試験信号のいずれかに切り換える。ＡＤＣ５０は、スイッチ５１から出力された試験信号をアナログ信号からディジタル信号に変換し、変換された試験信号を制御部３０へ出力する。
【００２０】
制御部３０は、複数のスイッチ３１−１〜３１−２、複数の遅延部３２−１〜３２−２、複数のスイッチ３３−１〜３３−２、複数の遅延部３４−１〜３４−２、信号発生器３５、調整部３６、および検出部３７を有する。複数のスイッチ３１−１〜３１−２、複数の遅延部３２−１〜３２−２、複数のスイッチ３３−１〜３３−２、および複数の遅延部３４−１〜３４−２のそれぞれは、複数のアンテナ１３のそれぞれに対応して設けられる。図２の例では、スイッチ３１−１、遅延部３２−１、スイッチ３３−１、および遅延部３４−１は、アンテナ１３−１に対応して設けられている。また、スイッチ３１−２、遅延部３２−２、スイッチ３３−２、および遅延部３４−２は、アンテナ１３−２に対応して設けられている。
【００２１】
なお、以下では、複数のスイッチ３１−１〜３１−２のそれぞれを区別することなく総称する場合に単にスイッチ３１と記載し、複数の遅延部３２−１〜３２−２のそれぞれを区別することなく総称する場合に単に遅延部３２と記載する。また、以下では、複数のスイッチ３３−１〜３３−２のそれぞれを区別することなく総称する場合に単にスイッチ３３と記載し、複数の遅延部３４−１〜３４−２のそれぞれを区別することなく総称する場合に単に遅延部３４と記載する。また、それぞれのアンテナ１３において、遅延部３２、ＤＡＣ４１、ＰＡ４２、サーキュレータ４３、およびＢＰＦ４４は、送信回路の一例であり、ＬＮＡ４７、ＡＤＣ４８、および遅延部３４は、受信回路の一例である。
【００２２】
それぞれのスイッチ３１は、対応する遅延部３２に入力される信号を、ＢＢＵ１１から出力される送信信号、または、信号発生器３５から出力される試験信号のいずれかに切り換える。
【００２３】
それぞれの遅延部３２は、調整部３６によって設定された遅延量分、スイッチ３１から出力された信号を遅延させ、遅延させた信号を、遅延部３２に対応する無線部４０へ出力する。それぞれの遅延部３２は、例えばＦＩＲ（Finite  Impulse  Response）フィルタである。
【００２４】
それぞれの遅延部３４は、調整部３６によって設定された遅延量分、遅延部３４に対応する無線部４０から出力された信号を遅延させ、遅延させた信号を、遅延部３４に対応するスイッチ３３へ出力する。それぞれの遅延部３４は、例えばＦＩＲフィルタである。
【００２５】
それぞれのスイッチ３３は、スイッチ３３に対応する遅延部３４から出力された信号の出力先を、ＢＢＵ１１または検出部３７のいずれかに切り換える。
【００２６】
信号発生器３５は、アンテナ１３毎に、アンテナ１３に対応する送信回路の遅延量の調整に使用される試験信号を生成する。本実施例において、信号発生器３５は、パルス状の試験信号を生成する。そして、信号発生器３５は、生成された試験信号を各スイッチ３１および検出部３７へ出力する。信号発生器３５は、生成部の一例である。
【００２７】
検出部３７は、信号発生器３５から出力された試験信号と、各無線部４０を介してフィードバックされた試験信号との時間差である伝送時間に基づいて、各アンテナ１３に対応する遅延部３２および遅延部３４に設定される遅延量を算出する。そして、検出部３７は、各アンテナ１３について算出された遅延量を調整部３６へ出力する。
【００２８】
調整部３６は、検出部３７によってアンテナ１３毎に算出された遅延量を、対応する遅延部３２および遅延部３４へそれぞれ設定する。
【００２９】
［送信回路のキャリブレーション時の試験信号の流れ］
図３は、送信回路のキャリブレーション時の試験信号の流れの一例を説明する図である。本実施例における送信回路のキャリブレーションでは、複数のアンテナ１３−１〜１３−２のそれぞれから空間に放射される信号の位相が調整される。なお、１つのアンテナ１３を基準として、基準となるアンテナ１３と他のアンテナ１３との間で信号の位相が調整されることにより、３つ以上のアンテナ１３についても、各アンテナ１３から空間に放射される信号の位相を調整することができる。そのため、以下では、２つのアンテナ１３に関するキャリブレーションについて説明する。
【００３０】
送信回路のキャリブレーションでは、例えば図３に示すように、それぞれのアンテナ１３が、ケーブル１２から取り外される。これにより、コネクタ１２０が設けられたケーブル１２の端部は、電気的には開放（ハイインピーダンス）の状態となる。また、それぞれのスイッチ３１において、対応する遅延部３２に入力される信号が、信号発生器３５から出力される試験信号に切り換えられる。そして、それぞれの遅延部３２には、遅延量として「０」が設定される。また、それぞれの無線部４０において、サーキュレータ４３から出力された信号がスイッチ５１へ出力されるようにスイッチ４６が切り換えられる。
【００３１】
そして、アンテナ１３−１に対応する送信回路の伝送時間ΔＴt1が測定される。具体的には、無線部４０−１から出力される信号がＡＤＣ５０に入力されるようにスイッチ５１が切り換えられる。そして、信号発生器３５は、試験信号をスイッチ３１−１および検出部３７へ出力する。信号発生器３５からスイッチ３１−１へ出力された試験信号は、遅延部３２−１を介して無線部４０−１に入力される。無線部４０−１に入力された試験信号は、無線部４０−１内のＤＡＣ４１、ＰＡ４２、サーキュレータ４３、ＢＰＦ４４、およびコネクタ４５を介してケーブル１２−１へ出力される。
【００３２】
ここで、本実施例におけるキャリブレーションでは、アンテナ１３−１が、ケーブル１２−１から取り外されているため、ケーブル１２−１へ出力された試験信号は、ケーブル１２−１内を通過してコネクタ１２０において反射する。コネクタ１２０において反射した試験信号は、ケーブル１２−１、コネクタ４５、ＢＰＦ４４、サーキュレータ４３、スイッチ４６、スイッチ５１、およびＡＤＣ５０を介して、検出部３７にフィードバックされる。
【００３３】
図４は、送信回路のキャリブレーション時の試験信号の遅延の一例を説明する図である。検出部３７は、例えば図４（ａ）に示すように、信号発生器３５から出力された試験信号の送信タイミングＴcal1と、フィードバックされた試験信号が受信されたタイミングＴtdet1とに基づいて、アンテナ１３−１に対応する送信回路の伝送時間ΔＴt1を測定する。
【００３４】
次に、アンテナ１３−２に対応する送信回路の伝送時間ΔＴt2が測定される。具体的には、無線部４０−２から出力される信号がＡＤＣ５０に入力されるようにスイッチ５１が切り換えられる。そして、信号発生器３５は、試験信号をスイッチ３１−２および検出部３７へ出力する。信号発生器３５からスイッチ３１−２へ出力された試験信号は、遅延部３２−２を介して無線部４０−２に入力される。無線部４０−２に入力された試験信号は、無線部４０−２内のＤＡＣ４１、ＰＡ４２、サーキュレータ４３、ＢＰＦ４４、およびコネクタ４５を介してケーブル１２−２へ出力される。
【００３５】
アンテナ１３−２はケーブル１２−２から取り外されているため、ケーブル１２−２へ出力された試験信号は、ケーブル１２−２内を通過してコネクタ１２０において反射する。コネクタ１２０において反射した試験信号は、ケーブル１２−２、コネクタ４５、ＢＰＦ４４、サーキュレータ４３、スイッチ４６、スイッチ５１、およびＡＤＣ５０を介して、検出部３７にフィードバックされる。
【００３６】
検出部３７は、例えば図４（ｂ）に示すように、信号発生器３５から出力された試験信号の送信タイミングＴcal2と、フィードバックされた試験信号が受信されたタイミングＴtdet2とに基づいて、アンテナ１３−２に対応する送信回路の伝送時間ΔＴt2を測定する。図４の例では、伝送時間ΔＴt2は、伝送時間ΔＴt1よりも長い。次に、検出部３７は、測定された伝送時間ΔＴt1およびΔＴt2の差分Ｔtdを算出する。そして、検出部３７は、測定された伝送時間ΔＴt1およびΔＴt2のうち、短い方の伝送時間が測定された送信回路内の遅延部３２に、算出された差分Ｔtdを設定する指示を調整部３６へ出力する。
【００３７】
調整部３６は、検出部３７から指示された差分Ｔtdに対応する遅延量を、検出部３７から指示された送信回路内の遅延部３２に設定する。例えば図４の例では、図４（ｃ）に示すように、伝送時間ΔＴt1が測定された送信回路内の遅延部３２、即ち遅延部３２−１に、検出部３７から指示された差分Ｔtdに対応する遅延量が設定される。これにより、アンテナ１３−１に対応する送信回路において、フィードバックされた試験信号が受信されるタイミングはＴtdet1’となり、アンテナ１３−１の送信回路の伝送時間がΔＴt1’となる。これにより、アンテナ１３−１の送信回路の伝送時間ΔＴt1’とアンテナ１３−２の送信回路の伝送時間ΔＴt2との差が小さくなる。従って、基地局１０は、各アンテナ１３から空間に放射される信号の位相を精度よく調整することができる。
【００３８】
ここで、各アンテナ１３と各無線部４０とを接続するケーブル１２は、長さおよび遅延特性が異なる場合がある。そのため、各無線部４０内でフィードバックされた試験信号に基づいて各送信回路の伝送時間の差を算出するとすれば、算出された伝送時間の差には、各送信回路に接続されているケーブル１２の伝送時間の差が含まれない。そのため、各アンテナ１３から空間に放射される信号の位相を精度よく調整することが難しい。
【００３９】
これに対し、本実施例の基地局１０では、アンテナ１３に接続されるケーブル１２の端部が開放され、当該端部で反射した試験信号を用いて各送信回路の伝送時間の差が算出される。これにより、算出された伝送時間の差には、各送信回路に接続されているケーブル１２の伝送時間の差が含まれることになる。そのため、各アンテナ１３から空間に放射される信号の位相を精度よく調整することが可能となる。
【００４０】
［受信回路のキャリブレーション時の試験信号の流れ］
図５は、受信回路のキャリブレーション時の試験信号の流れの一例を説明する図である。受信回路のキャリブレーションでは、複数のアンテナ１３−１〜１３−２のそれぞれで受信された信号の位相差がＢＢＵ１１へ入力される段階で小さくなるように調整される。本実施例における受信回路のキャリブレーションは、送信回路のキャリブレーションが実行された後に行われる。なお、受信回路のキャリブレーションにおいても、１つのアンテナ１３を基準として、基準となるアンテナ１３と他のアンテナ１３との間で信号の位相が調整されることにより、３つ以上のアンテナ１３についても位相差の調整が可能である。そのため、以下では、２つのアンテナ１３に関するキャリブレーションについて説明する。
【００４１】
受信回路のキャリブレーションでは、送信回路のキャリブレーションが行われた後に行われる。そのため、例えば図５に示すように、それぞれのアンテナ１３がケーブル１２から取り外されており、それぞれのスイッチ３１において、対応する遅延部３２に入力される信号が、信号発生器３５から出力される試験信号に切り換えられている。また、それぞれの遅延部３２には、送信回路のキャリブレーションにおいて算出された差分に対応する遅延量が設定される。各アンテナ１３に対応する送信回路の伝送時間が例えば図４に示したような関係にある場合、遅延部３２−１に差分Ｔtdに対応する遅延量が設定され、遅延部３２−２には、遅延量として「０」が設定される。
【００４２】
また、それぞれの無線部４０において、スイッチ４６は、サーキュレータ４３から出力された信号がＬＮＡ４７へ出力されるように切り換えられる。また、それぞれの遅延部３４には、遅延量として「０」が設定される。
【００４３】
そして、アンテナ１３−１に対応する受信回路の伝送時間ΔＴr1が測定される。具体的には、遅延部３４−１から出力される信号が検出部３７へ出力されるようにスイッチ３３−１が切り換えられる。そして、信号発生器３５は、試験信号をスイッチ３１−１および検出部３７へ出力する。信号発生器３５からスイッチ３１−１へ出力された試験信号は、例えば差分Ｔtdに対応する遅延量が設定された遅延部３２−１を介して無線部４０−１に入力される。無線部４０−１に入力された試験信号は、ＤＡＣ４１、ＰＡ４２、サーキュレータ４３、ＢＰＦ４４、およびコネクタ４５を介してケーブル１２−１へ出力される。
【００４４】
アンテナ１３−１はケーブル１２−１から取り外されているため、ケーブル１２−１へ出力された試験信号は、ケーブル１２−１内を通過してコネクタ１２０において反射する。コネクタ１２０において反射した試験信号は、ケーブル１２−１、コネクタ４５、ＢＰＦ４４、サーキュレータ４３、スイッチ４６、ＬＮＡ４７、ＡＤＣ４８、遅延部３４−１、およびスイッチ３３−１を介して、検出部３７にフィードバックされる。
【００４５】
図６は、受信回路のキャリブレーション時の試験信号の遅延の一例を説明する図である。検出部３７は、例えば図６（ａ）に示すように、信号発生器３５から出力された試験信号の送信タイミングＴcal1と、フィードバックされた試験信号が受信されたタイミングＴrdet1とに基づいて、アンテナ１３−１に対応する受信回路の伝送時間ΔＴr1を測定する。伝送時間ΔＴr1には、例えば図６（ａ）に示すように、アンテナ１３−１に対応する送信回路の伝送時間ΔＴt1”と、遅延部３２−１に設定された遅延量に対応する差分Ｔtdが含まれている。
【００４６】
次に、アンテナ１３−２に対応する送信回路の伝送時間ΔＴt2が測定される。具体的には、遅延部３４−２から出力される信号が検出部３７へ出力されるようにスイッチ３３−２が切り換えられる。そして、信号発生器３５は、試験信号をスイッチ３１−２および検出部３７へ出力する。信号発生器３５からスイッチ３１−２へ出力された試験信号は、例えば「０」の遅延量が設定された遅延部３２−２を介して無線部４０−２に入力される。無線部４０−２に入力された試験信号は、ＤＡＣ４１、ＰＡ４２、サーキュレータ４３、ＢＰＦ４４、およびコネクタ４５を介してケーブル１２−２へ出力される。
【００４７】
アンテナ１３−２はケーブル１２−２から取り外されているため、ケーブル１２−２へ出力された試験信号は、ケーブル１２−２内を通過してコネクタ１２０において反射する。コネクタ１２０において反射した試験信号は、ケーブル１２−２、コネクタ４５、ＢＰＦ４４、サーキュレータ４３、スイッチ４６、ＬＮＡ４７、ＡＤＣ４８、遅延部３４−２、およびスイッチ３３−２を介して、検出部３７にフィードバックされる。
【００４８】
検出部３７は、例えば図６（ｂ）に示すように、信号発生器３５から出力された試験信号の送信タイミングＴcal2と、フィードバックされた試験信号が受信されたタイミングＴrdet2に基づいて伝送時間ΔＴr2を測定する。伝送時間ΔＴr2には、例えば図６（ｂ）に示すように、アンテナ１３−２に対応する送信回路の伝送時間ΔＴt2”が含まれている。
【００４９】
ここで、送信回路のキャリブレーションは完了しているので、受信回路のキャリブレーションにおいて、それぞれの受信回路の伝送時間ΔＴr1とΔＴr2との差分Ｔrdは、受信回路の伝送時間の差分となる。そのため、伝送時間ΔＴr1およびΔＴr2のうち、短い方の伝送時間が測定された受信回路に、伝送時間ΔＴr1とΔＴr2との差分Ｔrdに対応する遅延量を加えれば、各受信回路の伝送時間の差は小さくなる。図６の例では、伝送時間ΔＴr1は、伝送時間ΔＴr2よりも短い。そのため、検出部３７は、短い方の伝送時間ΔＴr1が測定された受信回路の遅延部３４に、伝送時間ΔＴr1とΔＴr2との差分Ｔrdを設定する指示を調整部３６へ出力する。
【００５０】
調整部３６は、検出部３７から指示された差分Ｔrdに対応する遅延量を、検出部３７から指示された送信回路に対応する遅延部３４に設定する。図６（ｃ）の例では、伝送時間ΔＴr1が測定された受信回路の遅延部３４、即ち遅延部３４−１に、検出部３７から指示された差分Ｔrdが設定される。これにより、アンテナ１３−１に対応する受信回路においてフィードバックされた試験信号が受信されたタイミングはＴrdet1’となり、アンテナ１３−１の受信回路の伝送時間がΔＴr1’となる。これにより、アンテナ１３−１の受信回路の伝送時間ΔＴr1’とアンテナ１３−２の受信回路の伝送時間ΔＴr2との差が小さくなる。従って、各アンテナ１３を介して受信されＢＢＵ１１へ出力される信号の位相を精度よく調整することができる。
【００５１】
［送信回路のキャリブレーション］
図７は、実施例１における送信回路のキャリブレーションの一例を示すフローチャートである。図７に示す送信回路のキャリブレーションは、例えばＲＲＨ２０の設置時等の所定のタイミングで実行される。なお、図７に示す送信回路のキャリブレーションの実行開始前に、各アンテナ１３は、ケーブル１２から取り外されている。また、図７に示すフローチャートでは、アンテナ１３−１に対応する送信回路をブランチ１と記載し、アンテナ１３−２に対応する送信回路をブランチ２と記載する。
【００５２】
まず、ブランチ１について送信回路のキャリブレーション用の経路が設定される（Ｓ１００）。具体的には、例えば図３に示したように、信号発生器３５から出力される試験信号が遅延部３２−１に入力されるようにスイッチ３１−１が切り換えられる。また、無線部４０−１内のサーキュレータ４３から出力された信号がスイッチ５１へ出力されるように、無線部４０−１内のスイッチ４６が切り換えられる。また、無線部４０−１内のスイッチ４６から出力された試験信号がＡＤＣ５０へ出力されるようにスイッチ５１が切り換えられる。そして、遅延部３２−１には、遅延量として「０」が設定される。
【００５３】
次に、信号発生器３５は、試験信号をブランチ１へ出力する（Ｓ１０１）。具体的には、信号発生器３５は、試験信号をスイッチ３１−１および検出部３７へ出力する。スイッチ３１−１へ出力された試験信号は、遅延部３２−１を介して無線部４０−１に入力され、ＤＡＣ４１、ＰＡ４２、サーキュレータ４３、ＢＰＦ４４、およびコネクタ４５を介してケーブル１２−１へ出力される。ケーブル１２−１へ出力された試験信号は、ケーブル１２−１内を通過してコネクタ１２０で反射する。コネクタ１２０で反射した試験信号は、ケーブル１２−１、コネクタ４５、ＢＰＦ４４、サーキュレータ４３、スイッチ４６、スイッチ５１、およびＡＤＣ５０を介して、検出部３７にフィードバックされる。
【００５４】
次に、検出部３７は、例えば図４（ａ）で説明したように、信号発生器３５から出力された試験信号の送信タイミングＴcal1と、フィードバックされた試験信号が受信されたタイミングＴtdet1とに基づいて、ブランチ１の伝送時間ΔＴt1を測定する（Ｓ１０２）。
【００５５】
次に、ブランチ２について送信回路のキャリブレーション用の経路が設定される（Ｓ１０３）。具体的には、例えば図３に示したように、信号発生器３５から出力される試験信号が遅延部３２−２に入力されるようにスイッチ３１−２が切り換えられる。また、無線部４０−２内のサーキュレータ４３から出力された信号がスイッチ５１へ出力されるように、無線部４０−２内のスイッチ４６が切り換えられる。また、無線部４０−２内のスイッチ４６から出力された試験信号がＡＤＣ５０へ出力されるようにスイッチ５１が切り換えられる。そして、遅延部３２−２には、遅延量として「０」が設定される。
【００５６】
次に、信号発生器３５は、試験信号をブランチ２へ出力する（Ｓ１０４）。具体的には、信号発生器３５は、試験信号をスイッチ３１−２および検出部３７へ出力する。スイッチ３１−２へ出力された試験信号は、遅延部３２−２を介して無線部４０−２に入力され、ＤＡＣ４１、ＰＡ４２、サーキュレータ４３、ＢＰＦ４４、およびコネクタ４５を介してケーブル１２−２へ出力される。ケーブル１２−２へ出力された試験信号は、ケーブル１２−２を通過してコネクタ１２０で反射する。コネクタ１２０で反射した試験信号は、ケーブル１２−２、コネクタ４５、ＢＰＦ４４、サーキュレータ４３、スイッチ４６、スイッチ５１、およびＡＤＣ５０を介して、検出部３７にフィードバックされる。
【００５７】
次に、検出部３７は、例えば図４（ｂ）で説明したように、信号発生器３５から試験信号が送信された送信タイミングＴcal2と、フィードバックされた試験信号が受信されたタイミングＴtdet2とに基づいて、ブランチ２の伝送時間ΔＴt2を測定する（Ｓ１０５）。
【００５８】
次に、検出部３７は、測定された伝送時間ΔＴt1およびΔＴt2の差分Ｔtdを算出する（Ｓ１０６）。そして、検出部３７は、算出された差分Ｔtdが所定値未満であるか否かを判定する（Ｓ１０７）。差分Ｔtdが所定値未満である場合（Ｓ１０７：Ｙｅｓ）、本フローチャートに示された処理が終了する。
【００５９】
一方、差分Ｔtdが所定値以上である場合（Ｓ１０７：Ｎｏ）、検出部３７は、短い方の伝送時間が測定されたブランチに対応する遅延部３２に、算出された差分Ｔtdを設定する指示を調整部３６へ出力する。調整部３６は、検出部３７から指示された差分Ｔtdに対応する遅延量を、検出部３７から指示されたブランチに対応する遅延部３２に設定する（Ｓ１０８）。なお、他のブランチに対応する遅延部３２には、「０」の遅延量が設定される。そして、本フローチャートに示された処理は終了する。
【００６０】
なお、図７に示したフローチャートでは、検出部３７によって伝送時間ΔＴt1およびΔＴt2の差分Ｔtdが算出され、算出された差分Ｔtdに対応する遅延量が、短い伝送時間のブランチの遅延部３２に設定されるが、開示の技術はこれに限られない。例えば、検出部３７によって算出された差分Ｔtdの値が所定値未満となるまで、短い伝送時間のブランチの遅延部３２に設定される遅延量を所定値ずつ増加させてもよい。
【００６１】
［受信回路のキャリブレーション］
図８は、実施例１における受信回路のキャリブレーションの一例を示すフローチャートである。図８に示す受信回路のキャリブレーションは、図７に示した送信回路のキャリブレーションの実行後に実行される。なお、図８に示す受信回路のキャリブレーションの実行開始前には、各アンテナ１３は、ケーブル１２から取り外されている。また、図８に示すフローチャートでは、アンテナ１３−１に対応する受信回路をブランチ１と記載し、アンテナ１３−２に対応する受信回路をブランチ２と記載する。
【００６２】
まず、ブランチ１について受信回路のキャリブレーション用の経路が設定される（Ｓ２００）。具体的には、例えば図５に示したように、遅延部３４−１から出力される試験信号が検出部３７へ出力されるようにスイッチ３３−１が切り換えられる。また、無線部４０−１内のサーキュレータ４３から出力された信号が無線部４０−１内のＬＮＡ４７へ出力されるように、無線部４０−１内のスイッチ４６が切り換えられる。また、遅延部３４−１には、遅延量として「０」が設定される。なお、送信回路のキャリブレーションの実行が終了しているので、信号発生器３５から出力される試験信号が各遅延部３２に入力されるように各スイッチ３１が切り換えられている。また、各遅延部３２には、送信回路のキャリブレーションで算出された値に応じた遅延量が設定されている。
【００６３】
次に、信号発生器３５は、試験信号をブランチ１へ出力する（Ｓ２０１）。具体的には、信号発生器３５は、試験信号をスイッチ３１−１および検出部３７へ出力する。スイッチ３１−１へ出力された試験信号は、遅延部３２−１を介して無線部４０−１に入力され、ＤＡＣ４１、ＰＡ４２、サーキュレータ４３、ＢＰＦ４４、およびコネクタ４５を介してケーブル１２−１へ出力される。ケーブル１２−１へ出力された試験信号は、ケーブル１２−１を通過してコネクタ１２０で反射する。コネクタ１２０で反射した試験信号は、ケーブル１２−１、コネクタ４５、ＢＰＦ４４、サーキュレータ４３、スイッチ４６、ＬＮＡ４７、ＡＤＣ４８、遅延部３４−１、およびスイッチ３３−１を介して検出部３７にフィードバックされる。
【００６４】
次に、検出部３７は、例えば図６（ａ）で説明したように、信号発生器３５から試験信号が送信された送信タイミングＴcal1と、フィードバックされた試験信号が受信されたタイミングＴrdet1とに基づいて、ブランチ１の伝送時間ΔＴr1を測定する（Ｓ２０２）。
【００６５】
次に、ブランチ２について送信回路のキャリブレーション用の経路が設定される（Ｓ２０３）。具体的には、例えば図５に示したように、遅延部３４−２から出力される試験信号が検出部３７へ出力されるようにスイッチ３３−２が切り換えられる。また、無線部４０−２内のサーキュレータ４３から出力された信号が無線部４０−２内のＬＮＡ４７へ出力されるように、無線部４０−２内のスイッチ４６が切り換えられる。また、遅延部３４−２には、遅延量として「０」が設定される。
【００６６】
次に、信号発生器３５は、試験信号をブランチ２へ出力する（Ｓ２０４）。具体的には、信号発生器３５は、試験信号をスイッチ３１−２および検出部３７へ出力する。スイッチ３１−２へ出力された試験信号は、遅延部３２−２を介して無線部４０−２に入力され、ＤＡＣ４１、ＰＡ４２、サーキュレータ４３、ＢＰＦ４４、およびコネクタ４５を介してケーブル１２−２へ出力される。ケーブル１２−２へ出力された試験信号は、ケーブル１２−２内を通過してコネクタ１２０で反射する。コネクタ１２０で反射した試験信号は、ケーブル１２−２、コネクタ４５、ＢＰＦ４４、サーキュレータ４３、スイッチ４６、ＬＮＡ４７、ＡＤＣ４８、遅延部３４−２、およびスイッチ３３−２を介して検出部３７にフィードバックされる。
【００６７】
次に、検出部３７は、例えば図６（ｂ）で説明したように、信号発生器３５から試験信号が送信された送信タイミングＴcal2と、フィードバックされた試験信号が受信されたタイミングＴrdet2とに基づいて、ブランチ２の伝送時間ΔＴr2を測定する（Ｓ２０５）。
【００６８】
次に、検出部３７は、測定された伝送時間ΔＴr1およびΔＴr2の差分Ｔrdを算出する（Ｓ２０６）。そして、検出部３７は、算出された差分Ｔrdが所定値未満であるか否かを判定する（Ｓ２０７）。差分Ｔrdが所定値未満である場合（Ｓ２０７：Ｙｅｓ）、本フローチャートに示された処理が終了する。
【００６９】
一方、差分Ｔrdが所定値以上である場合（Ｓ２０７：Ｎｏ）、検出部３７は、短い方の伝送時間が測定されたブランチに対応する遅延部３４に、算出された差分Ｔrdを設定する指示を調整部３６へ出力する。調整部３６は、検出部３７から指示された差分Ｔrdに対応する遅延量を、検出部３７から指示されたブランチに対応する遅延部３４に設定する（Ｓ２０８）。なお、他のブランチに対応する遅延部３４には、「０」の遅延量が設定される。そして、本フローチャートに示された処理は終了する。
【００７０】
なお、図８に示したフローチャートにおいても、例えば、検出部３７によって算出された差分Ｔrdの値が所定値未満となるまで、短い伝送時間が測定されたブランチの遅延部３４に設定される遅延量を所定値ずつ増加させてもよい。
【００７１】
［実施例１の効果］
以上、実施例１について説明した。上記説明から明らかなように、本実施例の基地局１０は、複数のアンテナ１３を含むアレイアンテナ１４と、複数の送信回路と、複数のケーブル１２と、信号発生器３５と、調整部３６とを有する。それぞれの送信回路は、それぞれのアンテナ１３に対応して設けられる。それぞれのケーブル１２は、それぞれのアンテナ１３に対応して設けられ、当該アンテナ１３と当該アンテナ１３に対応する送信回路とを接続する。信号発生器３５は、それぞれの送信回路に入力される試験信号を生成する。調整部３６は、それぞれのケーブル１２においてアンテナ１３側の端部が開放された状態で、複数の送信回路の間で、信号発生器３５から試験信号が送信回路に入力されたタイミングから、送信回路およびケーブル１２を介してケーブル１２において開放された端部で反射した試験信号が受信されたタイミングまでの時間の差が所定値未満となるように、それぞれの送信回路の遅延時間を調整する。これにより、基地局１０は、送信回路間におけるアレイアンテナ１４のキャリブレーションの精度を向上させることができる。
【００７２】
また、本実施例の基地局１０は、複数の受信回路と、サーキュレータ４３とを有する。それぞれの受信回路は、それぞれのアンテナ１３に対応して設けられる。サーキュレータ４３は、アンテナ１３に対応して、当該アンテナ１３と当該アンテナ１３に対応する送信回路および受信回路との間に設けられる。サーキュレータ４３は、送信回路から出力された信号をケーブル１２へ通過させ、ケーブル１２から出力された信号を受信回路へ通過させる。また、調整部３６は、送信回路の遅延時間が調整された後に、ケーブル１２の端部が開放された状態で、複数の受信回路の間で、信号発生器３５から試験信号が送信回路に入力されたタイミングから、送信回路およびケーブル１２を介してケーブル１２において開放された端部で反射しサーキュレータ４３および受信回路を通過した試験信号が受信されたタイミングまでの時間の差が所定値未満となるように、それぞれの受信回路の遅延時間を調整する。これにより、基地局１０は、受信回路間におけるアレイアンテナ１４のキャリブレーションの精度を向上させることができる。
【００７３】
なお、上記した実施例１では、それぞれのアンテナ１３は、コネクタ１２０を介してケーブル１２と接続され、キャリブレーション時にコネクタ１２０においてケーブル１２から取り外されるが、開示の技術はこれに限られない。例えば図９に示すように、アンテナ１３内に設けられたスイッチ１３２によって、アンテナ１３とケーブル１２と間の電気的な接続が開放されてもよい。
【００７４】
図９は、アンテナ１３の他の例を示す図である。他の例におけるアンテナ１３は、例えば図９に示すように、アンテナ素子１３１およびスイッチ１３２を有する。スイッチ１３２の一端はアンテナ素子１３１に接続され、スイッチ１３２の他端は、基板上の配線１３３を介してコネクタ１２０に接続される。スイッチ１３２は、切換部の一例である。また、スイッチ１３２において、配線１３３とアンテナ素子１３１との接続および開放は、配線１３４を介して入力される制御信号によって制御される。当該制御信号は、コネクタ１２２によってアンテナ１３に接続されるケーブル１２１を介して無線部４０からアンテナ１３に供給される。図９に例示されたケーブル１２および配線１３３は、アンテナ１３と無線部４０とを接続する線路の一例である。
【００７５】
図９に例示したアンテナ１３において、送信回路および受信回路のキャリブレーションが行われる場合、スイッチ１３２に供給される制御信号により、配線１３３とアンテナ素子１３１との間の電気的な接続が開放される。これにより、ケーブル１２を通過した試験信号は、アンテナ１３内の配線１３３を通過してスイッチ１３２で反射する。そのため、図９に例示したアンテナ１３を用いる場合、送信回路および受信受信のキャリブレーションにおいて、複数のアンテナ１３の間で、配線１３３の伝送時間の違いも考慮してキャリブレーションを行うことができる。これにより、各アンテナ１３に対応する送信回路および受信回路の遅延量をより精度よく調整することができる。
【００７６】
また、図９に例示したアンテナ１３では、スイッチ１３２に供給される制御信号によって配線１３３とアンテナ素子１３１との間の電気的な接続および開放が制御される。そのため、基地局１０の設置時に限らず、電波の送受信を停止しているわずかな時間で、各アンテナ１３について送信回路および受信回路のキャリブレーションを行うことができる。そのため、環境変化や経年変化等による無線部４０およびケーブル１２の遅延特性の変化に応じて、送信回路および受信回路のキャリブレーションを随時実行することができる。従って、複数のアンテナ１３の間で、送信回路および受信回路の位相差が小さい状態を維持することができる。
【００７７】
また、上記した実施例１では、送信回路のキャリブレーションにおいて各無線部４０からフィードバックされる試験信号をＢＢＵ１１へ供給するためにＡＤＣ５０およびスイッチ５１が設けられたが、開示の技術はこれに限られない。例えば図１０に示すように、ＲＲＨ２０にＰＡ４２の歪補償を行う回路が設けられている場合、当該回路に含まれるフィードバック経路が流用されてもよい。図１０は、ＲＲＨ２０の他の例を示すブロック図である。
【００７８】
図１０に例示したＲＲＨ２０では、各無線部４０内には、カプラ４００、アンプ４０１、およびＡＤＣ４０２が設けられる。また、いずれかの無線部４０内には、スイッチ４０３が設けられる。スイッチ４０３は、アンプ４０１に入力される信号を、カプラ４００から出力された信号、スイッチ４６から出力された信号、または、他の無線部４０のスイッチ４６から出力された信号のいずれかに切り換える。
【００７９】
スイッチ４０３が設けられた無線部４０では、カプラ４００は、ＰＡ４２からサーキュレータ４３へ出力される信号の一部をスイッチ４０３へ出力する。アンプ４０１は、スイッチ４０３から出力された信号を増幅してＡＤＣ４０２へ出力する。スイッチ４０３が設けられていない無線部４０では、カプラ４００は、ＰＡ４２からサーキュレータ４３へ出力される信号の一部をアンプ４０１へ出力する。アンプ４０１は、カプラ４００から出力された信号を増幅してＡＤＣ４０２へ出力する。ＡＤＣ４０２は、アンプ４０１によって増幅された信号をアナログ信号からディジタル信号に変換して制御部３０へ出力する。
【００８０】
制御部３０内には、複数のＤＰＤ（Digital  Pre−Distortion）３８−１〜ＤＰＤ３８−２およびスイッチ３９が設けられる。複数のＤＰＤ３８−１〜ＤＰＤ３８−２のそれぞれは、複数の無線部４０−１のそれぞれに対応して設けられる。スイッチ３９は、スイッチ４０３が設けられた無線部４０のＡＤＣ４０２から出力された信号の出力先を、ＤＰＤ３８−１または検出部３７のいずれかに切り換える。図１０に示した他の例のＲＲＨ２０において、スイッチ３９は、運用時には、ＡＤＣ４０２から出力された信号をＤＰＤ３８−１へ出力し、送信回路および受信回路のキャリブレーション時には、ＡＤＣ４０２から出力された信号を検出部３７へ出力する。スイッチ４０３が設けられた無線部４０に対応するＤＰＤ３８−１は、スイッチ３９を介してフィードバックされた送信信号に基づいてＰＡ４２の歪補償を行う。スイッチ４０３が設けられていない無線部４０に対応するＤＰＤ３８−２は、無線部４０のＡＤＣ４０２を介してフィードバックされた送信信号に基づいてＰＡ４２の歪補償を行う。
【００８１】
このように、送信回路のキャリブレーションにおいて、ＰＡ４２の歪補償を行う回路に設けられているフィードバック経路を流用することにより、ＲＲＨ２０の部品点数を削減することができる。
【実施例２】
【００８２】
上記した実施例１のＲＲＨ２０では、ブランチ毎に伝送時間を測定し、測定された伝送時間の差分に基づいて各ブランチの遅延量を調整する。これに対し、本実施例２のＲＲＨ２０では、２つのブランチに試験信号を同時に供給し、各ブランチからフィードバックされた試験信号の電力の合成結果に基づいて、各ブランチの遅延量を調整する。なお、実施例２における基地局１０の構成は、図１を用いて説明した実施例１における基地局１０の構成と同様であるため、説明を省略する。
【００８３】
［ＲＲＨ２０］
図１１は、実施例２におけるＲＲＨ２０の一例を示すブロック図である。ＲＲＨ２０は、制御部３０、複数の無線部４０、ＡＤＣ５０、および合成器５２を有する。なお、以下に説明する点を除き、図１１において、図２と同じ符号を付したブロックは、図２で説明したブロックと同様の機能を有するため説明を省略する。また、本実施例において、受信回路のキャリブレーションは、実施例１のＲＲＨ２０によって行われる受信回路のキャリブレーションと同様である。従って、以下では、主に送信回路のキャリブレーションについて説明する。
【００８４】
合成器５２は、各無線部４０のスイッチ４６から出力された試験信号の電力を合成する。そして、合成器５２は、電力が合成された試験信号をＡＤＣ５０へ出力する。ＡＤＣ５０は、合成器５２から出力された試験信号をアナログ信号からディジタル信号に変換し、変換された試験信号を制御部３０へ出力する。合成器５２は、合成部の一例である。
【００８５】
また、本実施例の信号発生器３５は、送信回路のキャリブレーションにおいて、ブランチ毎に異なる電力の試験信号を生成する。そして、信号発生器３５は、ブランチ毎に生成された試験信号を同一のタイミングで各ブランチへ出力する。具体的には、アンテナ１３−１に対応するブランチについて生成された試験信号はスイッチ３１−１へ出力され、アンテナ１３−２に対応するブランチについて生成された試験信号はスイッチ３１−２へ出力される。また、信号発生器３５は、電力が大きい方の試験信号が出力されたブランチに関する情報、または、電力が小さい方の試験信号が出力されたブランチに関する情報の少なくともいずれかを検出部３７へ出力する。
【００８６】
検出部３７は、ＡＤＣ５０から出力された試験信号の電力の値に基づいて、各ブランチの伝送時間の差分を算出する。
【００８７】
図１２は、送信回路のキャリブレーション時の試験信号の遅延の一例を説明する図である。本実施例２では、送信回路のキャリブレーションにおいて、例えば図１２（ａ）に示すように、異なる電力Ｐ1およびＰ2の試験信号が同一のタイミングＴcalにおいて各ブランチへ出力される。
【００８８】
そして、各ブランチにおいてフィードバックされた試験信号の電力が合成器５２によって合成されてＡＤＣ５０を介して検出部３７に入力される。ここで、各ブランチの伝送時間の差分が十分小さければ、例えば図１２（ｂ）に示すように、各ブランチからフィードバックされた試験信号の伝送時間は、ほぼΔＴtとなる。そのため、各ブランチからフィードバックされた試験信号の電力は、合成器５２によってタイミングＴtdetで合成され、所定の閾値Ｐth以上となる。所定の閾値Ｐthは、例えば、フィードバックされた試験信号の電力Ｐ1’とＰ2’とを加算した値である第１の値より小さく、かつ、電力Ｐ1’およびＰ2’のうち、大きい方の電力値である第２の値より大きい値である。所定の閾値Ｐthは、例えば第１の値と第２の値とを加算した値の１／２であってもよい。
【００８９】
一方、各ブランチの伝送時間の差分が大きければ、例えば図１２（ｃ）に示すように、、各ブランチからフィードバックされた試験信号の電力は、合成器５２によってそれぞれ異なるタイミングで合成される。図１２（ｃ）の例では、ブランチ１からフィードバックされた試験信号の伝送時間はΔＴt1であり、ブランチ２からフィードバックされた試験信号の伝送時間はΔＴt2である。この場合、合成器５２によって合成された試験信号の電力の値は、いずれのタイミングにおいても所定の閾値Ｐth未満となる。また、各ブランチからフィードバックされた試験信号の電力は、例えばタイミングＴtdet1およびＴtdet2においてそれぞれ検出される。合成器５２によって合成された試験信号の電力の値が所定の閾値Ｐth未満の場合、検出部３７は、各ブランチからフィードバックされた試験信号の伝送時間の差分Ｔtdを算出する。
【００９０】
そして、検出部３７は、各ブランチからフィードバックされた試験信号に基づいて、伝送時間が長い方の試験信号の電力が、伝送時間が短い方の試験信号の電力より大きいか否かを判定する。伝送時間が長い方の試験信号の電力が、伝送時間が短い方の試験信号の電力より大きい場合、検出部３７は、小さい方の電力の試験信号が入力されたブランチの遅延部３２に、算出された差分Ｔtdを設定するように調整部３６に指示する。一方、伝送時間が長い方の試験信号の電力が他方の試験信号の電力より小さい場合、検出部３７は、電力が大きい方の試験信号が入力されたブランチの遅延部３２に、算出された差分Ｔtdを設定するように調整部３６に指示する。
【００９１】
これにより、伝送時間が短い方のブランチに差分Ｔtdが設定され、各ブランチからフィードバックされた試験信号の時間差は小さくなり、例えば図１２（ｄ）に示すように、合成器５２によって合成された試験信号の電力の値は、所定の閾値Ｐth以上となる。
【００９２】
［送信回路のキャリブレーション］
図１３は、実施例２における送信回路のキャリブレーションの一例を示すフローチャートである。図１３に示す送信回路のキャリブレーションは、例えばＲＲＨ２０の設置時等の所定のタイミングで実行される。なお、図１３に示す送信回路のキャリブレーションの実行開始前においても、各アンテナ１３は、ケーブル１２から取り外されている。また、図１３に示すフローチャートでは、アンテナ１３−１に対応する送信回路をブランチ１と記載し、アンテナ１３−２に対応する送信回路をブランチ２と記載する。また、実施例２においても、図９に示したアンテナ１３が用いられてもよい。
【００９３】
まず、ブランチ１およびブランチ２について送信回路のキャリブレーション用の経路が設定される（Ｓ３００）。具体的には、例えば図１１に示したように、信号発生器３５から出力される試験信号が遅延部３２−１および３２−２に入力されるようにスイッチ３１−１および３１−２が切り換えられる。また、サーキュレータ４３から出力された信号が合成器５２へ出力されるように、各無線部４０内のスイッチ４６が切り換えられる。そして、遅延部３２−１および３２−２には、遅延量として「０」がそれぞれ設定される。
【００９４】
次に、信号発生器３５は、ブランチ毎に異なる電力の試験信号を発生させ、発生させた試験信号を同一のタイミングで各ブランチへそれぞれ出力する（Ｓ３０１）。例えば、信号発生器３５は、例えば電力Ｐ1の試験信号と電力Ｐ2の試験信号をそれぞれ発生させ、電力Ｐ1の試験信号をスイッチ３１−１へ出力し、電力Ｐ1の試験信号をスイッチ３１−２へ出力する。そして、信号発生器３５は、電力が大きい方の試験信号が出力されたブランチ、または、電力が小さい方の試験信号が出力されたブランチに関する情報を検出部３７へ出力する。
【００９５】
各スイッチ３１へ出力された試験信号は、各遅延部３２を介して各無線部４０に入力され、ＤＡＣ４１、ＰＡ４２、サーキュレータ４３、ＢＰＦ４４、およびコネクタ４５を介して各ケーブル１２へ出力される。各ケーブル１２へ出力された試験信号は、各ケーブル１２内を通過してコネクタ１２０で反射し、コネクタ４５、ＢＰＦ４４、サーキュレータ４３、およびスイッチ４６を介して、合成器５２へ入力される。合成器５２は、各無線部４０のスイッチ４６から出力された試験信号の電力を合成する（Ｓ３０２）。そして、合成器５２は、電力が合成された試験信号をＡＤＣ５０へ出力する。ＡＤＣ５０は、合成器５２から出力された試験信号をアナログ信号からディジタル信号に変換し、変換された試験信号を制御部３０へ出力する。
【００９６】
次に、検出部３７は、ＡＤＣ５０から出力された試験信号の合成電力に基づいて、ＡＤＣ５０から出力された試験信号の合成電力の値が閾値Ｐth以上か否かを判定する（Ｓ３０３）。合成電力の値が閾値Ｐth以上である場合（Ｓ３０３：Ｙｅｓ）、本フローチャートに示された処理は終了する。
【００９７】
一方、合成電力の値が閾値Ｐth未満である場合（Ｓ３０３：Ｎｏ）、検出部３７は、各ブランチからフィードバックされた試験信号の伝送時間の差分Ｔtdを算出する（Ｓ３０４）。そして、検出部３７は、各ブランチからフィードバックされた試験信号に基づいて、伝送時間が長い方の試験信号の電力が、伝送時間が短い方の試験信号の電力より大きいか否かを判定する（Ｓ３０５）。
【００９８】
伝送時間が長い方の試験信号の電力が、伝送時間が短い方の試験信号の電力より大きい場合（Ｓ３０５：Ｙｅｓ）、検出部３７は、小さい方の電力の試験信号が入力されたブランチの遅延部３２に、差分Ｔtdを設定するように調整部３６に指示する。調整部３６は、検出部３７から指示されたブランチの遅延部３２に差分Ｔtdを設定する（Ｓ３０６）。そして、本フローチャートに示された処理は終了する。
【００９９】
一方、伝送時間が長い方の試験信号の電力が、伝送時間が短い方の試験信号の電力より小さい場合（Ｓ３０５：Ｎｏ）、検出部３７は、大きい方の電力の試験信号が入力されたブランチの遅延部３２に、差分Ｔtdを設定するように調整部３６に指示する。調整部３６は、検出部３７から指示されたブランチの遅延部３２に差分Ｔtdを設定する（Ｓ３０７）。そして、本フローチャートに示された処理は終了する。
【０１００】
なお、図１３に示したフローチャートでは、合成器５２によって合成された試験信号の電力が閾値Ｐth未満の場合、検出部３７によって伝送時間ΔＴt1およびΔＴt2の差分Ｔtdが算出される。そして、算出された差分Ｔtdに対応する遅延量が、短い伝送時間のブランチに対応する遅延部３２に設定されるが、開示の技術はこれに限られない。例えば、検出部３７は、合成器５２によって合成された試験信号の電力が閾値Ｐth未満の場合、合成器５２によって合成された試験信号の電力が閾値Ｐth以上となるまで、短い伝送時間のブランチの遅延部３２に設定される遅延量を所定値ずつ増加させてもよい。
【０１０１】
また、図１３に示したフローチャートでは、合成器５２によって合成された試験信号の電力が閾値Ｐth以上の場合、遅延量の設定は行われないが、開示の技術はこれに限られない。例えば、検出部３７は、合成器５２によって合成された試験信号の電力が最大となるように、各ブランチの遅延量を調整してもよい。
【０１０２】
［実施例２の効果］
以上、実施例２について説明した。上記説明から明らかなように、本実施例の基地局１０は、送信回路毎にケーブル１２において開放された端部で反射した試験信号の電力を合成する合成器５２を有する。調整部３６は、ケーブル１２において端部が開放された状態で、合成器５２から出力された信号の電力が所定の電力以上となるように、それぞれの送信回路内の遅延時間を調整する。これにより、基地局１０は、各アンテナ１３に対応する送信回路の遅延量を精度よく調整することができる。
【０１０３】
また、上記した実施例２において、信号発生器３５は、送信回路毎に異なる電力の試験信号を生成し、生成された試験信号をそれぞれの送信回路へ出力する。これにより、検出部３７は、合成器５２によって合成された試験信号の電力が閾値Ｐth未満の場合、算出された差分Ｔtdを、いずれのブランチの遅延部３２に設定すればよいかを容易に特定することができる。
【０１０４】
また、上記した実施例２では、異なる電力の試験信号が各ブランチへ出力されたが、開示の技術はこれに限られず、各ブランチに出力される試験信号の電力は、ブランチ間で異なっていなくてもよい。図１４は、実施例２の変形例における送信回路のキャリブレーション時の試験信号の遅延の一例を説明する図である。
【０１０５】
本変形例では、送信回路のキャリブレーションにおいて、例えば図１４（ａ）に示すように、電力Ｐ3の試験信号が同一のタイミングＴcalにおいて、各ブランチへ出力される。なお、図１４の例では、各ブランチへ出力される試験信号の電力がブランチ間で等しいが、各ブランチへ出力される試験信号の電力はブランチ間で異なっていてもよい。
【０１０６】
各ブランチにおいてフィードバックされた試験信号の電力が合成器５２によって合成されてＡＤＣ５０を介して検出部３７に入力される。しかし、各ブランチの伝送時間ΔＴt1およびΔＴt2の差分Ｔtdが大きければ、例えば図１２（ｂ）に示すように、各ブランチからフィードバックされた試験信号の電力Ｐ3’は、異なるタイミングＴtdet1およびＴtdet2においてそれぞれ検出される。そのため、合成器５２によって合成された試験信号の電力の値は、所定の閾値Ｐth未満となる。
【０１０７】
合成器５２によって合成された試験信号の電力の値が閾値Ｐth未満である場合、検出部３７は、２つブランチのうち、いずれか一方のブランチの遅延部３２に、各ブランチの伝送時間の差分Ｔtdに対応する遅延量を設定する。そして、信号発生器３５は、電力Ｐ3の試験信号を同一のタイミングＴcalにおいて、再び各ブランチへ出力し、検出部３７は、合成器５２によって合成された試験信号の電力の値が閾値Ｐth以上であるか否かを再度判定する。遅延量が設定されたブランチの伝送時間が他方のブランチの伝送時間よりも短かった場合、例えば図１２（ｃ）に示すように、２つのブランチの伝送時間の差分は縮小し、合成器５２によって合成された試験信号の電力の値は、閾値Ｐth以上となる。
【０１０８】
一方、遅延量が設定されたブランチの伝送時間が他方のブランチの伝送時間よりも長かった場合、例えば図１２（ｄ）に示すように、２つのブランチの伝送時間の差分は拡大する。そのため、合成器５２によって合成された試験信号の電力の値は、閾値Ｐth未満のままとなる。この場合、検出部３７は、２つブランチのうち、差分Ｔtdに対応する遅延量が設定されるブランチを入れ替える。これにより、例えば図１２（ｃ）に示すように、２つのブランチの伝送時間の差分は縮小し、合成器５２によって合成された試験信号の電力の値は、閾値Ｐth以上となる。
【０１０９】
［送信回路のキャリブレーション］
図１５は、実施例２の変形例における送信回路のキャリブレーションの一例を示すフローチャートである。なお、図１５に示す送信回路のキャリブレーションの実行開始前においても、各アンテナ１３は、ケーブル１２から取り外されている。また、図１５に示すフローチャートでは、アンテナ１３−１に対応する送信回路をブランチ１と記載し、アンテナ１３−２に対応する送信回路をブランチ２と記載する。
【０１１０】
まず、ブランチ１およびブランチ２について送信回路のキャリブレーション用の経路が設定される（Ｓ３１０）。具体的には、例えば図１１に示したように、信号発生器３５から出力される試験信号が遅延部３２−１および３２−２に入力されるようにスイッチ３１−１および３１−２が切り換えられる。また、サーキュレータ４３から出力された信号が合成器５２へ出力されるように、各無線部４０内のスイッチ４６が切り換えられる。そして、遅延部３２−１および３２−２には、遅延量として「０」がそれぞれ設定される。
【０１１１】
次に、信号発生器３５は、ブランチ毎に試験信号を発生させ、発生させた試験信号を同一のタイミングで各ブランチへそれぞれ出力する（Ｓ３１１）。信号発生器３５は、各ブランチに同一の電力の試験信号を出力してもよく、異なる電力の試験信号を出力してもよい。
【０１１２】
各ブランチへ出力された試験信号は、各ブランチのスイッチ４６を介して、合成器５２へ入力される。合成器５２は、各ブランチから出力された試験信号の電力を合成する（Ｓ３１２）。そして、合成器５２は、電力が合成された試験信号をＡＤＣ５０へ出力する。ＡＤＣ５０は、合成器５２から出力された試験信号をアナログ信号からディジタル信号に変換し、変換された試験信号を検出部３７へ出力する。
【０１１３】
次に、検出部３７は、ＡＤＣ５０から出力された試験信号の合成電力の値が閾値Ｐth以上か否かを判定する（Ｓ３１３）。合成電力の値が閾値Ｐth以上である場合（Ｓ３１３：Ｙｅｓ）、本フローチャートに示された処理は終了する。
【０１１４】
一方、合成電力の値が閾値Ｐth未満である場合（Ｓ３１３：Ｎｏ）、検出部３７は、各ブランチからフィードバックされた試験信号の伝送時間の差分Ｔtdを算出する（Ｓ３１４）。そして、検出部３７は、２つのブランチのうち、一方のブランチの遅延部３２に、差分Ｔtdを設定するように調整部３６に指示する。調整部３６は、検出部３７から指示されたブランチの遅延部３２に差分Ｔtdを設定する（Ｓ３１５）。
【０１１５】
次に、信号発生器３５は、再びブランチ毎に試験信号を発生させ、発生させた試験信号を同一のタイミングで各ブランチへそれぞれ出力する（Ｓ３１６）。各ブランチへ出力された試験信号は、各ブランチのスイッチ４６を介して、合成器５２へ入力され、合成器５２によって合成される（Ｓ３１７）。合成器５２によって電力が合成された試験信号は、ＡＤＣ５０によってアナログ信号からディジタル信号に変換され、検出部３７へ出力される。
【０１１６】
次に、検出部３７は、再びＡＤＣ５０から出力された試験信号の合成電力の値が閾値Ｐth以上か否かを判定する（Ｓ３１８）。合成電力の値が閾値Ｐth以上である場合（Ｓ３１８：Ｙｅｓ）、本フローチャートに示された処理は終了する。
【０１１７】
一方、合成電力の値が閾値Ｐth未満である場合（Ｓ３１８：Ｎｏ）、検出部３７は、遅延部３２に差分Ｔtdを設定するブランチを入れ替える（Ｓ３１９）。具体的には、ステップＳ３１５で差分Ｔtdが設定された遅延部３２に０が設定され、ステップＳ３１５で差分Ｔtdが設定されなかった遅延部３２に差分Ｔtdに対応する遅延量が設定される。そして、本フローチャートに示された処理は終了する。
【０１１８】
以上、実施例２の変形例について説明した。上記説明から明らかなように、本変形例においても、各アンテナ１３の送信回路の遅延量を精度よく調整することができる。
【実施例３】
【０１１９】
上記した実施例１のＲＲＨ２０では、ブランチ毎に伝送時間を測定し、測定された伝送時間の差分に基づいて各ブランチの遅延量を調整する。これに対し、本実施例３のＲＲＨ２０では、２つのブランチに試験信号を同時に供給し、各ブランチからフィードバックされた試験信号の電力に応じた電圧の合成結果に基づいて、各ブランチの遅延量を調整する。なお、実施例３における基地局１０の構成は、図１を用いて説明した実施例１における基地局１０の構成と同様であるため、説明を省略する。
【０１２０】
［ＲＲＨ２０］
図１６は、実施例３におけるＲＲＨ２０の一例を示すブロック図である。ＲＲＨ２０は、制御部３０、複数の無線部４０、ＡＤＣ５０、変換器５３、変換器５４、および合成器５５を有する。なお、以下に説明する点を除き、図１６において、図２と同じ符号を付したブロックは、図２で説明したブロックと同様の機能を有するため説明を省略する。また、本実施例において、受信回路のキャリブレーションは、実施例１のＲＲＨ２０によって行われる受信回路のキャリブレーションと同様である。従って、以下では、主に送信回路のキャリブレーションについて説明する。
【０１２１】
変換器５３および５４は、各無線部４０のスイッチ４６から出力された試験信号の電力を、電力に応じた電圧に変換する。図１６の例では、変換器５３は、無線部４０−１のスイッチ４６から出力された試験信号の電力を、当該電力に応じた電圧に変換する。また、変換器５４は、無線部４０−２のスイッチ４６から出力された試験信号の電力を、当該電力に応じた電圧に変換する。変換器５３および５４は、例えばログアンプである。変換器５３および５４は、変換部の一例である。
【０１２２】
合成器５５は、変換器５３から出力された電圧と、変換器５４から出力された電圧とを加算する。そして、合成器５５は、加算された電圧をＡＤＣ５０へ出力する。合成器５５は、合成部の一例である。図１７は、合成器５５の一例を示す図である。合成器５５は、例えば図１７に示すように、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３およびオペアンプ５５０を有する。合成器５５は、反転加算回路として構成され、ＡＤＣ５０へ出力される電圧Ｖoは、変換器５３から入力される電圧Ｖin1と、変換器５４から入力される電圧Ｖin2とを用いて、例えば以下の式（１）のように表される。
Ｖo＝−Ｒ３・｛（Ｖin1／Ｒ１）＋（Ｖin2／Ｒ２）｝      ・・・（１）
【０１２３】
本実施例では、上記（１）における抵抗Ｒ１、Ｒ２、およびＲ３の値が調整されることにより、合成器５５によって加算される各ブランチの試験信号の電圧に重み付けが行われる。
【０１２４】
ＡＤＣ５０は、合成器５５から出力された電圧をアナログ信号からディジタル信号に変換し、変換された試験信号を制御部３０へ出力する。
【０１２５】
信号発生器３５は、送信回路のキャリブレーションにおいて、ブランチ毎に生成された試験信号を同一のタイミングで各ブランチへ出力する。具体的には、信号発生器３５は、試験信号を各スイッチ３１および検出部３７へ出力する。本実施例において、信号発生器３５は、各ブランチに同程度の電力の試験信号を出力する。各スイッチ３１へ出力された試験信号は、遅延部３２を介して無線部４０に入力され、ＤＡＣ４１、ＰＡ４２、サーキュレータ４３、ＢＰＦ４４、およびコネクタ４５を介してケーブル１２へ出力される。本実施例においても、キャリブレーション時には、アンテナ１３は、ケーブル１２から取り外されているため、ケーブル１２へ出力された試験信号は、ケーブル１２内を通過してコネクタ１２０で反射する。なお、実施例３においても、図９に示したアンテナ１３が用いられてもよい。コネクタ１２０で反射した試験信号は、ケーブル１２、コネクタ４５、ＢＰＦ４４、サーキュレータ４３、およびスイッチ４６を介して、変換器５３および５４へ出力される。変換器５３および５４へ出力された試験信号は、電力に応じた電圧に変換され、合成器５５によって電圧が加算され、ＡＤＣ５０によってディジタル信号に変換されて検出部３７へフィードバックされる。
【０１２６】
検出部３７は、ＡＤＣ５０から出力された試験信号の電圧の値に基づいて、各ブランチの遅延時間を調整する。具体的には、検出部３７は、合成器５５によって加算された電圧の値が所定の閾値Ｖth以上であるか否かを判定する。所定の閾値Ｖthは、例えば、フィードバックされた試験信号の電圧Ｖ1’とＶ2’とを加算した値である第１の値より小さく、かつ、電圧Ｖ1’およびＶ2’のうち、大きい方の電圧値である第２の値より大きい値である。所定の閾値Ｖthは、例えば第１の値と第２の値とを加算した値の１／２であってもよい。
【０１２７】
合成器５５によって加算された電圧の値が閾値Ｖth未満である場合、検出部３７は、各ブランチからフィードバックされた試験信号の伝送時間の差分Ｔtdを算出する。そして、検出部３７は、各ブランチからフィードバックされた試験信号に基づいて、伝送時間が短い方のブランチの遅延部３２に、算出された差分Ｔtdを設定するように調整部３６に指示する。調整部３６は、検出部３７から指示された差分Ｔtdに対応する遅延量を、検出部３７から指示されたブランチの遅延部３２に設定する。
【０１２８】
ここで、合成器５５によって加算される各ブランチの試験信号の電圧は、前述の式（１）によって重み付けされており、検出部３７は、どちらのブランチの試験信号の電圧が高いかを予め認識している。そのため、合成器５５によって加算された電圧の値が閾値Ｖth未満である場合、検出部３７は、合成器５５から出力されたそれぞれのブランチの試験信号に基づいて、どちらのブランチの伝送時間が長いかを判定することができる。従って、合成器５５によって加算された電圧の値が閾値Ｖth未満である場合、検出部３７は、伝送時間が短い方のブランチの遅延部３２に、算出された差分Ｔtdを設定するように調整部３６に指示することができる。なお、式（１）において、抵抗Ｒ１の抵抗値と抵抗Ｒ２の抵抗値とを同程度の値とし、信号発生器３５によって生成される試験信号の電力をブランチ毎に異なる値にしてもよい。
【０１２９】
なお、本実施例では、合成器５５によって合成された試験信号の電力が閾値Ｖth以上の場合、遅延量の設定は行われないが、開示の技術はこれに限られない。例えば、検出部３７は、合成器５５によって合成された試験信号の電圧が最大となるように、各ブランチの遅延量を調整してもよい。
【０１３０】
［実施例３の効果］
以上、実施例３について説明した。上記説明から明らかなように、本実施例の基地局１０は、変換器５３、変換器５４、および合成器５５を有する。変換器５３および変換器５４は、無線部４０毎にケーブル１２において開放された端部で反射した試験信号の電力を電圧に変換する。合成器５５は、変換器５３および５４によって変換された無線部４０毎の電圧を合成する。調整部３６は、ケーブル１２において端部が開放された状態で、合成器５５から出力された試験信号の電圧が所定の電圧以上となるように、それぞれのブランチの遅延時間を調整する。このように、本実施例では、各ブランチにおいてフィードバックされた試験信号を電力に応じた電圧に変換し、変換された電圧の値に基づいて、各ブランチの遅延時間を調整する。これにより、合成器５５に用いられるオペアンプ５５０等の部品において、低速の部品を用いることが可能となる。これにより、基地局１０のコストを削減することが可能となる。
【０１３１】
また、上記した実施例３において、合成器５５は、変換器５３および５４によって変換された送信回路毎の電圧を、送信回路毎に異なる重みを適用して合成する。これにより、合成器５５によって加算された電圧の値が閾値Ｖth未満である場合、検出部３７は、合成器５５から出力されたそれぞれのブランチの試験信号に基づいて、どちらのブランチの伝送時間が長いかを迅速に特定することができる。
【０１３２】
［ハードウェア］
上記した実施例１から３におけるＲＲＨ２０は、例えば図１８に示すようなハードウェアにより実現される。図１８は、ＲＲＨ２０のハードウェアの一例を示す図である。ＲＲＨ２０は、例えば図１８に示すように、インターフェイス回路２１、メモリ２２、プロセッサ２３、および複数の無線回路２４−１〜２４−ｎ、およびフィードバック回路２５を有する。なお、以下では、複数の無線回路２４−１〜２４−ｎのそれぞれを区別することなく総称する場合に単に無線回路２４と記載する。
【０１３３】
インターフェイス回路２１は、ＢＢＵ１１との間で有線通信を行うためのインターフェイスである。それぞれの無線回路２４にはケーブル１２を介してアンテナ１３が接続される。それぞれの無線回路２４は、プロセッサ２３から出力された信号に増幅等の処理を施し、処理後の信号をケーブル１２およびアンテナ１３を介して空間に放射する。また、それぞれの無線回路２４は、アンテナ１３を介して空間から受信された信号をケーブル１２を介して受け取り、受け取った信号に増幅等の処理を施し、処理後の信号をプロセッサ２３へ出力する。それぞれの無線回路２４には、例えば、ＤＡＣ４１、ＰＡ４２、サーキュレータ４３、ＢＰＦ４４、コネクタ４５、スイッチ４６、ＬＮＡ４７、およびＡＤＣ４８が含まれる。
【０１３４】
フィードバック回路２５は、それぞれのアンテナ１３に対応するブランチのキャリブレーションにおいて、それぞれの無線回路２４およびケーブル１２を介した試験信号をプロセッサ２３へフィードバックする。前述の実施例１において、フィードバック回路２５には、ＡＤＣ５０およびスイッチ５１が含まれる。また、前述の実施例２において、フィードバック回路２５には、例えばＡＤＣ５０および合成器５２が含まれる。また、前述の実施例３において、フィードバック回路２５には、ＡＤＣ５０、変換器５３、変換器５４、および合成器５５が含まれる。
【０１３５】
メモリ２２には、例えばスイッチ３１、遅延部３２、スイッチ３３、遅延部３４、信号発生器３５、調整部３６、および検出部３７の各機能を実現するための各種プログラムやデータ等が格納される。プロセッサ２３は、メモリ２２から読み出したプログラム等を実行することにより、例えばスイッチ３１、遅延部３２、スイッチ３３、遅延部３４、信号発生器３５、調整部３６、および検出部３７の各機能を実現する。
【０１３６】
なお、メモリ２２内のプログラムやデータ等は、必ずしも全てが最初からメモリ２２内に記憶されていなくてもよい。例えば、ＲＲＨ２０に挿入されるメモリカードなどの可搬型記録媒体にプログラムやデータ等が記憶され、ＲＲＨ２０がこのような可搬型記録媒体からプログラムやデータ等を適宜取得して実行するようにしてもよい。また、プログラムやデータ等を記憶させた他のコンピュータまたはサーバ装置などから、無線通信回線、公衆回線、インターネット、ＬＡＮ、ＷＡＮなどを介して、ＲＲＨ２０がプログラムを適宜取得して実行するようにしてもよい。
【０１３７】
［その他］
なお、開示の技術は、上記した実施例に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
【０１３８】
例えば、上記した各実施例では、基地局１０を例に説明したが、開示の技術はこれに限られない。アレイアンテナ１４を有する無線通信装置であれば、例えば端末装置など、他の無線通信装置に対しても開示の技術を適用することができる。
【０１３９】
また、上記した各実施例では、ＢＢＵ１１と複数のＲＲＨ２０とを有する基地局１０を例に説明したが、開示の技術はこれに限られず、アレイアンテナ１４を有する基地局１０であれば、他の構成の基地局１０に対しても開示の技術を適用することができる。
【０１４０】
また、上記した各実施例では、ケーブル１２とアンテナ１３との接続点が開放された状態で、各アンテナ１３の送信回路間の遅延量の差が小さくなるように、各送信回路の遅延量が調整されたが、開示の技術はこれに限られない。例えば、ケーブル１２とアンテナ１３との接続点が開放された状態で、各アンテナ１３の送信回路間の試験信号の振幅の差が小さくなるように、各送信回路のゲインが調整されてもよい。
【０１４１】
また、上記した各実施例において、基地局１０が有するそれぞれの処理ブロックは、実施例における基地局１０の理解を容易にするために、主な処理内容に応じて機能別に区分したものである。そのため、処理ブロックの区分方法やその名称によって、開示の技術が制限されることはない。また、上記した実施例における基地局１０が有する各処理ブロックは、処理内容に応じてさらに多くの処理ブロックに細分化することもできるし、複数の処理ブロックを１つの処理ブロックに統合することもできる。例えば、調整部３６と検出部３７の機能は、１つの処理ブロックによって実現されてもよい。また、それぞれの処理ブロックによって実行される処理は、ソフトウェアによる処理として実現されてもよく、ＡＳＩＣ（Application  Specific  Integrated  Circuit）等の専用のハードウェアにより実現されてもよい。
【符号の説明】
【０１４２】
１０  基地局
１１  ＢＢＵ
１２  ケーブル
１３  アンテナ
１４  アレイアンテナ
２０  ＲＲＨ
３０  制御部
３１  スイッチ
３２  遅延部
３３  スイッチ
３４  遅延部
３５  信号発生器
３６  調整部
３７  検出部
４０  無線部
４１  ＤＡＣ
４２  ＰＡ
４３  サーキュレータ
４４  ＢＰＦ
４５  コネクタ
４６  スイッチ
４７  ＬＮＡ
４８  ＡＤＣ
５０  ＡＤＣ
５１  スイッチ
５２  合成器
５３  変換器
５４  変換器
５５  合成器
【図１】
2018207403.tif 000003
【図２】
2018207403.tif 000004
【図３】
2018207403.tif 000005
【図４】
2018207403.tif 000006
【図５】
2018207403.tif 000007
【図６】
2018207403.tif 000008
【図７】
2018207403.tif 000009
【図８】
2018207403.tif 000010
【図９】
2018207403.tif 000011
【図１０】
2018207403.tif 000012
【図１１】
2018207403.tif 000013
【図１２】
2018207403.tif 000014
【図１３】
2018207403.tif 000015
【図１４】
2018207403.tif 000016
【図１５】
2018207403.tif 000017
【図１６】
2018207403.tif 000018
【図１７】
2018207403.tif 000019
【図１８】
2018207403.tif 000020