(57)【要約】【課題】製造工程を簡略化することができる表示装置及びその製造方法を提供する。【解決手段】表示装置は、第１基板と、前記第１基板上に配置された回路層とを備え、前記回路層は、複数の画素の各々に設けられた画素回路、前記複数の画素に走査信号を入力する複数の走査信号線、前記複数の画素に映像信号を入力する複数の映像信号線、前記第１基板の第１辺側に配置され、前記複数の走査信号線に走査信号を入力する第１走査信号線駆動回路、前記第１基板の前記第１辺に対向する第２辺側に配置され、前記複数の走査信号線に走査信号を入力する第２走査信号線駆動回路、前記第１走査信号線駆動回路及び前記第２走査信号線駆動回路の間に配置され、前記複数の走査信号線に走査信号を入力する第３走査信号線駆動回路、及び、前記第１基板の前記第１辺及び前記第２辺の間の第３辺側に配置され、前記複数の映像信号線に映像信号を入力する映像信号線駆動回路を有する。【選択図】図５
2018063398.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と、
前記第１基板上に配置された回路層とを備え、
前記回路層は、
画素毎に設けられた複数の画素回路、
前記複数の画素回路に隣接し、前記第１基板の第１辺側に配置され、前記複数の走査信号線に走査信号を入力する第１走査信号線駆動回路、
前記複数の画素回路に隣接し、前記第１基板の前記第１辺に対向する第２辺側に配置された第２走査信号線駆動回路、
前記複数の画素回路の間隙、且つ前記第１走査信号線駆動回路及び前記第２走査信号線駆動回路の間に配置された第３走査信号線駆動回路、及び、
前記第１基板の前記第１辺及び前記第２辺の間の第３辺側に配置された映像信号線駆動回路、
各々が前記第１乃至第３走査信号線駆動回路のいずれかに接続された複数の走査信号線、及び、
前記映像信号線駆動回路に接続された複数の映像信号線を有することを特徴とする表示装置。
【請求項２】
前記回路層は、
前記複数の画素回路の間隙且つ前記第２走査信号線駆動回路及び前記第３走査信号線駆動回路の間に配置された第４走査信号線駆動回路を更に有し、
前記複数の走査信号線の各々は、前記第１乃至第４走査信号線駆動回路に接続されることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１基板は、
前記第１走査信号線駆動回路及び前記第３走査信号線駆動回路の間の第１領域、
前記第４走査信号線駆動回路及び前記第２走査信号線駆動回路の間の第２領域を有し、
前記映像信号線駆動回路は、前記第１領域に配置された複数の画素及び前記第２領域に接続された複数の画素に映像信号を入力することを特徴とする請求項２に記載の表示装置。
【請求項４】
前記回路層よりも上層に配置され、複数の画素電極を有する画素電極層と、
前記回路層及び前記画素電極層の間に配置され、前記複数の画素の各々に設けられた前記画素回路及び前記複数の画素電極の各々を接続する中継配線を有する中継配線層とを更に備えた請求項１に記載の表示装置。
【請求項５】
前記第１走査信号線駆動回路、前記第２走査信号線駆動回路、前記第３走査信号線駆動回路及び前記第４走査信号線駆動回路の各々が配置された領域の少なくとも一部は、前記複数の画素電極の一部に重畳することを特徴とする請求項４に記載の表示装置。
【請求項６】
前記第１基板に対向する第２基板と、
前記第２基板の前記第１基板側に配置された共通電極層と、
前記画素電極層及び前記共通電極層に挟持された液晶層とを更に備え、
前記複数の画素電極は、光反射性の金属を含むことを特徴とする請求項４に記載の表示装置。
【請求項７】
前記第１基板に対して前記第２基板を固定するシール材を更に備え、
前記シール材は、前記第１走査信号線駆動回路及び前記第２走査信号線駆動回路の各々の一部に重畳し、
前記液晶層は、前記第３走査信号線駆動回路及び前記第４走査信号線駆動回路の各々に重畳することを特徴とする請求項６に記載の表示装置。
【請求項８】
前記複数の画素の各々は、表示に関する情報が記憶されるメモリを有することを特徴とする請求項１に記載の表示装置。
【請求項９】
前記第１走査信号線駆動回路、前記第２走査信号線駆動回路、前記第３走査信号線駆動回路及び前記第４走査信号線駆動回路の各々は、極性反転駆動回路を有することを特徴とする請求項８に記載の表示装置。
【請求項１０】
請求項１乃至請求項９のいずれか一の表示装置を複数配列した表示装置。
【請求項１１】
複数の反射画素電極が形成された表示領域及び前記表示領域を囲う周辺領域を有する第１基板と、
前記第１基板に配置され、前記複数の反射画素電極に電気的に接続された回路層と、を備え、
前記回路層は、
前記反射画素電極毎に設けられた複数のスイッチング素子、及び、
前記複数のスイッチング素子に駆動信号を入力する走査信号線駆動回路、を有し、
平面視において前記複数の反射画素電極の少なくとも一部は前記走査信号線駆動回路に重畳する、ことを特徴とする表示装置。
【請求項１２】
前記走査信号線駆動回路は前記第１基板の第１辺側に位置し、平面視において前記表示領域と重なる領域と、前記周辺領域と重なる領域を有する、ことを特徴とする請求項１１記載の表示装置。
【請求項１３】
前記第１基板に対向する第２基板と、
前記第１基板と前記第２基板を貼り合わせるシール材と、を更に備え、
平面視において前記周辺領域で、前記シール材は前記走査信号線駆動回路と重畳する領域と、前記走査信号線駆動回路と重畳しない領域とを有する、請求項１２記載の表示装置。
【請求項１４】
前記第２基板の前記第１基板に対向する側の表面に配置された遮光層を更に備え、
平面視において前記周辺領域で、前記遮光層は前記走査信号線駆動回路に重畳する領域と、前記走査信号線駆動回路と重畳しない領域と、を有する、請求項１３記載の表示装置。
【請求項１５】
前記回路層と前記複数の反射画素電極との間に配置された中継配線層を更に備え、
前記中継配線層は、前記複数のスイッチング素子と前記複数の反射画素電極とを接続する複数の中継配線を有し、
前記複数の中継配線のうち、少なくとも一つの中継配線は前記駆動回路に重畳する反射画素電極に表示領域内側から表示領域外側へと引き出されている、請求項１２記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。特に、表示装置が有する回路のレイアウトに関する。
【背景技術】
【０００２】
屋外や店舗・施設での案内表示や広告表示等に用いられるサイネージには、大画面化が求められる。そのための一つの試みとして、複数の液晶表示装置をタイル状やレンガ状などに並べることによって大画面化を図る技術が知られている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１８４６６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、液晶表示装置には、画素が配列される表示領域の周縁部に、所謂額縁領域が存在してしまう。額縁領域は、そこに画素が配置されないため、表示には関わらない領域である。ここで、例えば２台の液晶表示装置を左右に並べる場合には、それらの継ぎ目に額縁領域が位置することにより、表示の連続性が阻害され、表示品位を低下させてしまうという課題がある。
【０００５】
そこで本発明は、額縁領域を可能な限り狭く抑えることによって、複数台並べても継ぎ目が視認されにくい表示装置を提供することを目的の一つとする。
【課題を解決するための手段】
【０００６】
本発明の一実施形態に係る表示装置は、第１基板と、前記第１基板上に配置された回路層とを備え、前記回路層は、複数の画素の各々に設けられた画素回路、前記複数の画素に走査信号を入力する複数の走査信号線、前記複数の画素に映像信号を入力する複数の映像信号線、前記第１基板の第１辺側に配置され、前記複数の走査信号線のいずれかに走査信号を入力する第１走査信号線駆動回路、前記第１基板の前記第１辺に対向する第２辺側に配置され、前記複数の走査信号線のいずれかに走査信号を入力する第２走査信号線駆動回路、前記第１走査信号線駆動回路及び前記第２走査信号線駆動回路の間に配置され、前記複数の走査信号線のいずれかに走査信号を入力する第３走査信号線駆動回路、及び、前記第１基板の前記第１辺及び前記第２辺の間の第３辺側に配置され、前記複数の映像信号線に映像信号を入力する映像信号線駆動回路を有する。
【０００７】
本発明の一実施形態に係る表示装置は、複数の画素電極が形成された表示領域及び前記表示領域を囲う額縁領域を有する第１基板と、前記第１基板に配置され、前記複数の画素電極に電気的に接続された回路層と、を備え、前記回路層は、前記画素電極毎に設けられた複数のスイッチング素子、及び、前記複数のスイッチング素子に駆動信号を入力する駆動回路、を有し、平面視において前記複数の画素電極の少なくとも一部は前記駆動回路に重畳する。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態に係る表示装置の概略構成を説明する平面図である。
【図２Ａ】本発明の一実施形態に係る表示装置の構成を説明する拡大平面図である。
【図２Ｂ】本発明の一実施形態に係る表示装置の構成を説明する拡大平面図である。
【図３Ａ】本発明の一実施形態に係る表示装置の構成を説明する拡大平面図である。
【図３Ｂ】本発明の一実施形態に係る表示装置の構成を説明する拡大平面図である。
【図４】本発明の一実施形態に係る表示装置が有する画素の構成を説明する回路図である。
【図５】本発明の一実施形態に係る表示装置の構成を説明する断面図である。
【図６】本発明の一実施形態に係る表示装置を複数台並べて配置した表示装置の構成を説明する平面図である。
【図７Ａ】本発明の一実施形態に係る表示装置の構成を説明する拡大平面図である。
【図７Ｂ】本発明の一実施形態に係る表示装置の構成を説明する拡大平面図である。
【図８】本発明の一実施形態に係る表示装置が有する画素の構成を説明する回路図である。
【図９】本発明の一実施形態に係る表示装置が有する画素の動作を説明するタイミングチャートである。
【図１０Ａ】図７ＡのＣ内の画素１０６を拡大した平面図である。
【図１０Ｂ】図７ＢのＤ内の画素１０６を拡大した平面図である。
【図１１】本発明の一実施形態に係る表示装置が有する画素の構成を説明する回路図である。
【図１２】本発明の一実施形態に係る表示装置の構成を説明する断面図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して、本発明の実施形態による表示装置の構成について詳細に説明する。なお、本発明の表示装置は以下の実施形態に限定されることはなく、種々の変形を行ない実施することが可能である。また、図面の寸法比率は、説明の都合上、実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。
【００１０】
＜第１実施形態＞
図面を参照して、本実施形態に係る表示装置１００の平面構成、断面構成及びそれらを複数並べることによって大面積化した表示装置１９０の構成について説明する。
【００１１】
［平面構成］
図１は、本実施形態に係る表示装置１００の概略構成を説明する平面図である。図２Ａは、図１のＡ近傍を拡大した平面図である。図２Ｂは、図１のＢ近傍を拡大した平面図である。図３Ａは、図２ＡのＣ内の画素１０６を拡大した平面図である。図３Ｂは、図２ＡのＤ内の画素１０６を拡大した平面図である。
【００１２】
本実施形態に係る表示装置１００は、平面構成において、第１基板１０２、第２基板１０４、複数の画素１０６、第１走査信号線駆動回路１２０ａ、第２走査信号線駆動回路１２０ｂ、第３走査信号線駆動回路１２０ｃ、第４走査信号線駆動回路１２０ｄ、映像信号線駆動回路１２２、複数の走査信号線１２４、複数の映像信号線１２６、複数の接続端子１３２、シール材１２８及び遮光層１３０を有している。尚、本実施形態に係る表示装置１００は、反射型液晶表示装置を前提としている。また、第１乃至第４走査信号線駆動回路及び映像信号線駆動回路１２２を区別しない場合には、それぞれを単に駆動回路と呼ぶ場合がある。
【００１３】
第１基板１０２は、複数の画素１０６の支持体としての役割を果たす。第１基板１０２において、複数の画素１０６が配列され画像表示に寄与する領域が表示領域１０２ａである。第１基板１０２は、矩形の形状を有し、第１辺１０２ｂ、第２辺１０２ｃ、第３辺１０２ｄ及び第４辺１０２ｅを有している。第２辺１０２ｃは、第１辺１０２ｂに対向する辺である。第３辺１０２ｄは、第１辺１０２ｂ及び前記第２辺１０２ｃの間の辺である。第４辺１０２ｅは、第１辺１０２ｂ及び前記第２辺１０２ｃの間の辺であり、第３辺１０２ｄに対向する辺である。第１基板１０２としては、ガラス基板、アクリル樹脂基板、アルミナ基板、ポリイミド基板等を用いることができる。
【００１４】
第２基板１０４は、表示領域１０２ａの上面に、第１基板１０２と対向するように設けられている。第２基板１０４は第２基板１０４の周辺部を囲むシール材１２８によって、第１基板１０２に固定されている。第２基板１０４としては、第１基板１０２と同様の基板を用いてもよい。
【００１５】
複数の画素１０６の各々は、画素回路１０８、液晶素子１１０及び後述する中継配線１１８を有している。図４は、本実施形態に係る表示装置１００が有する画素１０６の構成を説明する回路図である。画素回路１０８は、選択トランジスタ１３４及び保持容量１３８を有している。選択トランジスタ１３４は、ゲートが走査信号線１２４に接続され、ソースが映像信号線１２６に接続され、ドレインが中継配線１１８に接続されている。選択トランジスタ１３４は、オンオフ動作により、映像信号線１２６と画素電極１１２との導通状態を制御する。
【００１６】
液晶素子１１０は、詳細は後述するが、画素電極１１２、液晶層１１４、共通電極１１６を含み、この順で積層された層構造を有している。画素電極１１２は、中継配線１１８に接続されている。中継配線１１８は、選択トランジスタ１３４のドレインと画素電極１１２とを接続する。
【００１７】
第１走査信号線駆動回路１２０ａは、複数の画素回路１０８に隣接し、第１基板１０２の第１辺１０２ｂ側に配置されている。第２走査信号線駆動回路１２０ｂは、複数の画素回路１０８に隣接し、第１基板１０２の第２辺１０２ｃ側に配置されている。第３走査信号線駆動回路１２０ｃは、前記複数の画素か黒の間隙、且つ第１走査信号線駆動回路１２０ａ及び第２走査信号線駆動回路１２０ｂの間に配置されている。第４走査信号線駆動回路１２０ｄは、前記複数の画素回路の間隙、且つ第２走査信号線駆動回路及び第３走査信号線駆動回路１２０ｃの間に配置されている。
【００１８】
第１乃至第４走査信号線駆動回路は、複数の走査信号線１２４に走査信号を入力する。つまり、第１乃至第４走査信号線駆動回路は、画素行を複数の走査信号線１２４を介して順番に選択する。
【００１９】
ここで、図２Ａ及び図２Ｂに示すように、第１走査信号線駆動回路１２０ａ、第２走査信号線駆動回路１２０ｂ、第３走査信号線駆動回路１２０ｃ及び第４走査信号線駆動回路１２０ｄの各々が配置された領域の少なくとも一部は、複数の画素電極１１２の一部に重畳する。
【００２０】
例えば図２Ａに示すように、本実施形態においては、第１走査信号線駆動回路１２０ａの一部は、５列の画素電極１１２に重畳している。
【００２１】
ここで、画素電極１１２が配置される層の下層には、複数の画素回路１０８が配列されている。本実施形態においては、複数の画素電極１１２は、全て一定の周期で配列されるように設計されている。一方、表示領域１０２ａ内に配列される複数の画素回路１０８の内、第１走査信号線駆動回路１２０ａに隣接する１０列の画素回路１０８は、行方向について画素電極１１２の半分の周期で配列されている。
【００２２】
図３Ａ及び図３Ｂに示すように、第１走査信号線駆動回路１２０ａに重畳する５列の画素電極１１２は、それぞれ、中継配線１１８を介して第１走査信号線駆動回路１２０ａに隣接する５列の画素回路１０８に接続されている。中継配線１１８は、一画素行内に配置されている。中継配線１１８は、Ｃ１から画素１０６の列方向に延びる部分と、画素１０６の行方向に延びる部分と、Ｃ２から画素１０６の列方向に延びる部分とを有する。複数の画素１０６の各々において、中継配線１１８は、１つの画素行内に配置され、隣接する複数の画素行に跨る場合がある。
【００２３】
つまり、本実施形態に係る表示装置１００は、反射型液晶表示装置を前提としているため、光反射性を有する画素電極１１２（以後、反射画素電極と呼ぶ場合もある。）と、その下層に配列された画素回路１０８のレイアウトとをほぼ独立して設計することができる。つまり、一画素において、画素電極１１２は、画素回路１０８に重畳して配置されなくても構わない。これによって、第１走査信号線駆動回路１２０ａが占める領域の少なくとも一部に重畳して画素電極１１２を配置することができる。これによって、第１走査信号線駆動回路１２０ａが占める領域の少なくとも一部に重畳して表示領域１０２ａを設けることができ、表示装置１００の狭額縁化が可能になる。
【００２４】
また、例えば図２Ｂに示すように、本実施形態においては、第３走査信号線駆動回路１２０ｃ及び第４走査信号線駆動回路１２０ｄはそれぞれ、５列の画素電極１１２に重畳している。
【００２５】
本実施形態においては、前述のように、表示領域１０２ａ内に配列される複数の画素電極１１２は、全て一定の周期で配列されるように設計されている。また、表示領域１０２ａ内に配列される複数の画素回路１０８の内、第３走査信号線駆動回路１２０ｃに隣接する１０列の画素回路１０８は、行方向について画素電極１１２の半分の周期で配列されている。
【００２６】
第３走査信号線駆動回路１２０ｃに重畳する５列の画素電極１１２は、それぞれ、第３走査信号線駆動回路１２０ｃに隣接する５行の画素回路１０８に接続されている。
【００２７】
前述の理由から、光反射性を有する画素電極１１２と、その下層に配列された画素回路１０８のレイアウトとをほぼ独立して設計することができる。つまり、一画素において、画素電極１１２は、画素回路１０８に重畳して列されなくても構わない。つまり、第３走査信号線駆動回路１２０ｃが占める領域に重畳して画素電極１１２を配列することができる。これによって、表示領域１０２ａの内部に第３走査信号線駆動回路１２０ｃを配置したとしても、それに起因して表示の連続性を阻害することが無い。
【００２８】
ここで、第１基板１０２において、第１走査信号線駆動回路１２０ａ及び第３走査信号線駆動回路１２０ｃの間の領域を第１領域１０２ｇ、第４走査信号線駆動回路１２０ｄ及び第２走査信号線駆動回路１２０ｂの間の領域を第２領域１０２ｈとする。
【００２９】
複数の走査信号線１２４は、第１領域１０２ｇ及び第２領域１０２ｈに配置されている。また、複数の走査信号線１２４の各々は、第１乃至第４走査信号線駆動回路のいずれかに接続されている。本実施形態においては、第１領域に配置された複数の走査信号線１２４の各々は、水平方向に延び、その一方が第１走査信号線駆動回路１２０ａに、その他方が第３走査信号線駆動回路１２０ｃに接続されている。更に、複数の走査信号線１２４の各々は、行列状に配列された複数の画素回路１０８の内、同じ画素行内に配列された画素回路１０８に接続されている。同様に、第２領域１０２ｈに配置された走査信号線１２４の各々は、その一方が第４走査信号線駆動回路１２０ｄに、その他方が第２走査信号線駆動回路１２０ｂに接続されている。
【００３０】
複数の走査信号線１２４は、複数の画素１０６に走査信号を入力する。本実施形態においては、複数の走査信号線１２４の両側に走査信号線駆動回路を配置し、複数の画素１０６に走査信号線１２４の両側から同一波形の走査信号を供給する、所謂両側駆動の表示装置を前提としている。
【００３１】
この場合、走査信号線駆動回路を走査信号線１２４の片側のみに配置する場合に対し、実効的な走査信号線１２４の長さが半分となり、駆動すべき走査信号線１２４の負荷は半分になる。そのため、走査信号線駆動回路を片側のみに配置する場合に比べ、走査信号線駆動回路の最終段にあるバッファ回路のサイズが半分で足りるため、走査信号線駆動回路の面積を縮小することが可能である。これによって、表示装置１００の狭額縁化が可能となる。
【００３２】
尚、中継配線１１８のレイアウトは、その寸法や間隔を規定するデザインルールの制約を受ける。この制約により、走査線駆動回路に重畳して配置することができる画素電極１１２の幅には限界がある。しかし、本発明によれば、上述した理由により、複数に分散した走査信号線駆動回路の各々は、複数に分散させない従来の走査信号線駆動回路に比べてそれが占有する面積を縮小することができる。これによって、複数に分散した走査信号線駆動回路の各々において、画素電極１１２に重畳せず、表示に関わらない額縁領域を縮減することができる。これによって、更なる表示装置１００の狭額縁化が可能となる。
【００３３】
複数の映像信号線１２６の各々は、垂直方向に延び、その一方が映像信号線駆動回路１２２に接続されている。更に、複数の映像信号線１２６の各々は、行列状に配列された複数の画素回路１０８の内、同じ画素列内に配列された画素回路１０８に接続されている。
【００３４】
映像信号線駆動回路１２２は、第１基板の第３辺１０２ｄ側に配置されている。映像信号線駆動回路１２２は、複数の映像信号線１２６に映像信号を入力する。つまり、映像信号線駆動回路１２２は、走査信号線駆動回路による走査信号線を介した画素行の選択に合わせて、選択された画素行の映像信号に応じた電圧を複数の映像信号線１２６の各々を介して供給する。
【００３５】
映像信号線駆動回路１２２は、第１領域１０２ｇに配置された複数の画素１０６及び第２領域１０２ｈに配置された複数の画素１０６に複数の映像信号線１２６を介して映像信号を入力する。
【００３６】
シール材１２８は、第１基板１０２に対して第２基板１０４を固定する。本実施形態においては、シール材１２８は、第１走査信号線駆動回路１２０ａ及び第２走査信号線駆動回路１２０ｂの各々の一部に重畳する。
【００３７】
遮光層１３０は、第２基板１０４側に配置されている。遮光層１３０は、第２基板１０４の周縁部に配置され、平面視においてシール材１２８と重畳している。本実施形態においては、遮光層１３０は、平面視において第１走査線駆動回路の一部と重畳している。遮光層１３０は、平面視において第１走査線駆動回路と離間していてもよい。但し、遮光層１３０は、いずれの画素電極１１２とも重畳していない。
【００３８】
複数の接続端子１３２は、第１基板１０２の第３辺１０２ｄ側、且つ第２基板１０４の外側に配列されている。複数の接続端子１３２が配列される領域が、端子領域１０２ｆである。複数の接続端子１３２には、映像信号を出力する機器や電源などと表示装置１００とを接続する配線基板（図示せず）が接続される。配線基板と接続される複数の接続端子１３２との接点は、外部に露出している。
【００３９】
以上、本実施形態に係る表示装置１００の平面構造について説明した。本実施形態に係る表示装置１００は、走査信号線駆動回路を複数に分散し、それらを表示装置１００の端部及び表示領域１０２ａの内部に配置している。このような構成を有することによって、複数に分散した走査信号線駆動回路の各々は、複数に分散させない従来の走査信号線駆動回路に比べて、それが占有する面積を縮小することができる。これによって、表示装置１００の狭額縁化が可能になる。
【００４０】
また、本実施形態に係る表示装置１００は反射型液晶表示装置を前提としているため、光反射性を有する画素電極１１２と、その下層に配列された画素回路１０８のレイアウトとをデザインルールの範囲内で独立して設計することができる。これによって、走査信号線駆動回路が占める領域の少なくとも一部に重畳して画素電極１１２を配置することができる。これによって、表示装置１００の更なる狭額縁化が可能になる。
【００４１】
このとき、表示領域１０２ａの内部に配置された走査信号線駆動回路に重畳して画素電極１１２を配置することができるため、表示領域１０２ａの内部において表示の連続性を阻害することが無い。
【００４２】
［断面構成］
図５は、図３ＡのＣ１からＣ２を繋ぐ中継配線１１８に沿った断面図である。本実施形態に係る表示装置１００は、第１基板１０２と、回路層１４０と、画素電極層１４２と、中継配線層１４４と、共通電極層１４６と、第２基板１０４と、配向膜１５０と、液晶層１１４とを備えている。
【００４３】
第１基板１０２は、複数の画素１０６の支持体としての役割を果たす。第１基板１０２の材料としては、ガラス基板、アクリル樹脂基板、アルミナ基板、ポリイミド基板等を用いることができる。
【００４４】
回路層１４０は、第１基板１０２の一表面に配置されている。回路層１４０は、複数の画素回路１０８、複数の走査信号線１２４、複数の映像信号線１２６、第１走査信号線駆動回路１２０ａ、第２走査信号線駆動回路１２０ｂ、第３走査信号線駆動回路１２０ｃ、第４走査信号線駆動回路１２０ｄ、映像信号線駆動回路１２２を有している。
【００４５】
複数の画素回路１０８の各々は、複数の画素１０６の各々に設けられている。画素回路１０８の詳細な回路構成については、既に説明した通りである。図５においては、のみが示されている。
【００４６】
画素電極層１４２は、回路層１４０よりも上層に配置されている。画素電極層１４２は、複数の画素電極１１２を有する。本実施形態においては、複数の画素電極１１２は、図２Ａ、図２Ｂ、図３Ａ及び図３Ｂからわかるように、行列状に配置されている。更に、行方向又は列方向に配列された画素電極１１２は、それぞれ全て一定の周期で配列されるように設計されている。
【００４７】
複数の画素電極１１２の材料としては、液晶素子１１０内に取り込まれた外光を共通電極１１６側に反射させるために、光反射性の金属を含むことが必要である。光反射性であり反射率の高い金属として、例えば銀（Ａｇ）を用いることが好ましい。
【００４８】
中継配線層１４４は、回路層１４０及び画素電極層１４２の間に配置されている。中継配線層１４４は、複数の画素１０６の各々に設けられた画素回路１０８及び複数の画素電極１１２の各々を接続する中継配線１１８を有する。
【００４９】
本実施形態においては、中継配線層１４４及び画素電極層１４２の間に第１絶縁層１４８ａが配置され、第１絶縁層１４８ａに設けられた第１コンタクトホールＣ１を介して、中継配線１１８及び画素電極１１２が接続されている。また、中継配線及び回路層１４０の間に第２絶縁層１４８ｂが配置され、第２絶縁層１４８ｂに設けられた第２コンタクトホールＣ２を介して、中間配線層及び選択トランジスタ１３４のドレインが接続されている。
【００５０】
共通電極層１４６は、第２基板１０４の前記第１基板１０２側に配置されている。共通電極層１４６は、表示領域１０２ａに配置される複数の画素１０６に亘って配置される共通電極１１６を有する。共通電極１１６の材料としては、液晶素子１１０に取り込まれ、画素電極１１２で反射した外光を透過させるために、透光性を有し、且つ導電性を有する材料が好ましい。共通電極１１６の材料としては、例えばＩＴＯ（酸化スズ添加酸化インジウム）やＩＺＯ（酸化インジウム・酸化亜鉛）等が好ましい。又は、共通電極１１６として、出射光が透過できる程度の膜厚を有する金属層を用いても良い。
【００５１】
第２基板１０４は、第１基板１０２に対向するように配置されている。第２基板１０４は表示領域１０２ａを囲むシール材１２８によって、第１基板１０２に固定されている。
【００５２】
第２基板１０４の第１基板１０２に対向する側の表面には、カラーフィルタ１５２、遮光層１３０が配置されている。カラーフィルタ１５２は、複数の画素電極１１２の各々に対向した位置に配置されている。遮光層１３０は、複数の画素電極１１２の各々を区画する位置に配置されている。
【００５３】
配向膜１５０は、第１基板１０２側及び第２基板１０４側のそれぞれに配置されている。第１基板１０２側の配向膜１５０ａは、画素電極層１４２の上層に配置されている。第２基板１０４側の配向膜１５０ｂは、共通電極層１４６の第１基板１０２側に配置されている。配向膜１５０は、液晶層１１４が有する液晶分子を所定の方向に配向させるために設けられている。
【００５４】
液晶層１１４は、画素電極層１４２及び共通電極層１４６に挟持されている。液晶層１１４は、第３走査信号線駆動回路１２０ｃ及び第４走査信号線駆動回路１２０ｄの各々に重畳する。
【００５５】
以上、本実施形態に係る表示装置１００の断面構成について説明した。本実施形態に係る表示装置１００は、反射型液晶表示装置を前提としているため、光反射性を有する画素電極１１２と、その下層に配列された画素回路１０８のレイアウトとをデザインルールの範囲内で独立して設計することができる。これによって、走査信号線駆動回路が占める領域の少なくとも一部に重畳して画素電極１１２を配置することができる。これによって、表示装置１００の更なる狭額縁化が可能になる。
【００５６】
以上、本実施形態に係る表示装置１００の構成について説明した。本実施形態においては、複数の走査信号線１２４の両側に走査信号線駆動回路を配置し、複数の画素１０６に走査信号線１２４の両側から同一波形の走査信号を供給する、所謂両側駆動の表示装置について説明した。しかし、本発明は、両側駆動の表示装置のみに限られずに適用することができる。
【００５７】
他の例として、複数の走査信号線１２４の両側に走査信号線駆動回路を配置し、複数の画素１０６に両側の走査信号線１２４のいずれか一方から走査信号を供給する、所謂方側駆動の表示装置にも適用することができる。この場合、例えば奇数行の走査信号線１２４に接続された複数の画素１０６に一方の走査信号線駆動回路から走査信号を供給し、偶数行の走査信号線１２４に接続された複数の画素１０６に他方の走査信号線駆動回路から走査信号を供給する。
【００５８】
この場合、走査信号線駆動回路を片側のみに配置する場合に比べ、両側の走査信号線駆動回路の各々は、駆動すべき走査信号線１２４の数が半分になる。そのため、走査信号線駆動回路を片側のみに配置する場合に比べ、両側の走査信号線駆動回路の各々は、それが占める面積を縮小することができる。これによって、表示装置１００の狭額縁化が可能となる。
【００５９】
また、本実施形態においては、第１乃至第４走査線駆動回路の４個の走査線駆動回路を配置する態様を示した。しかし、分散することができる走査線駆動回路の数は４個に限られず、３個であってもよいし、５個以上であってもよい。
【００６０】
図６は、本実施形態に係る表示装置１００を４台並べて配置した表示装置１９０の構成を説明する平面図である。表示装置１９０を構成する４台の表示装置１００の各々の周縁部には額縁領域（以後、周辺領域と呼ぶ場合もある。）を有する。額縁領域は、表示に関わらない領域であり、額縁領域の幅は遮光層１３０の幅に対応する。表示装置１９０においては、４台の表示装置１００の継ぎ目に沿って、表示に関わらない領域が存在する。本実施形態に係る表示装置１００によれば、その額縁領域を従来に比べて縮小することができるため、４台の表示装置１００の継ぎ目に沿った表示に関わらない領域が視認しにくくなる。よって、表示の連続性が阻害されたり、表示品位を低下させたりすることがなく、大画面化された表示装置１９０を提供することができる。
【００６１】
＜第２実施形態＞
図面を参照して、本実施形態に係る表示装置２００の構成について説明する。第１実施形態に係る表示装置１００の説明において用いた図１は、本実施形態に係る表示装置２００においても共通である。本実施形態に係る表示装置２００は、第１実施形態に係る表示装置１００と比べると、画素１０６の構成が異なっている。
【００６２】
図７Ａは、図１のＡ近傍を拡大した平面図である。図７Ｂは、図１のＢ近傍を拡大した平面図である。図１０Ａは、図７ＡのＣ内の画素１０６を拡大した平面図である。図１０Ｂは、図７ＡのＤ内の画素１０６を拡大した平面図である。
【００６３】
本実施形態に係る表示装置２００においては、複数の画素１０６の各々は、表示に関する情報が記憶されるメモリを有する、所謂ＭＩＰ（Ｍｅｍｏｒｙ  ｉｎ  Ｐｉｘｅｌ）駆動方式の表示装置を前提としている。更に、本実施形態に係る表示装置２００においては、面積階調方式を用いている。
【００６４】
また、ＭＩＰ駆動方式を採用することに伴い、第１走査信号線駆動回路１２０ａ、第２走査信号線駆動回路１２０ｂ、第３走査信号線駆動回路１２０ｃ及び第４走査信号線駆動回路１２０ｄの各々は、極性反転駆動回路を有する。
【００６５】
図８は、ＭＩＰ駆動方式の画素回路１０８の回路構成の一例を示す回路図である。図９は、ＭＩＰ型の画素１０６の動作を説明するタイミングチャートである。
【００６６】
図９に示すように、複数の画素１０６の各々は、３個のスイッチング素子１５４ａ〜１５４ｃ、ラッチ部１５６、及び液晶素子１１０を有している。
【００６７】
スイッチング素子１５４ａは、一端が映像信号線１２６に接続されており、走査信号線駆動回路から走査信号が与えられることによってオン状態となり、映像信号線１２６を介して供給される映像信号を取り込む。ラッチ部１５６は、互いに逆向きに並列接続されたインバータ１５８ａ，１５８ｂによって構成されており、スイッチング素子１５４ａによって取り込まれた映像信号に応じた電位を保持する。
【００６８】
スイッチング素子１５４ｂ，１５４ｃは、ラッチ部１５６の保持電位の極性に応じていずれか一方がオン状態となり、共通電極１１６に共通電位が印加されている液晶素子１１０に対して、当該共通電位と同相の制御パルスＦＲＰまたは逆相の制御パルスＸＦＲＰを画素電極１１２に与える。スイッチング素子１５４ｂ，１５４ｃの各一方の端子が共通に接続されたノードを、出力ノードＮｏｕｔと呼ぶことにする。
【００６９】
図９からわかるように、ラッチ部１５６の保持電位が負側極性のときは、画素電極１１２の電位（画素電位）が共通電極１１６の電位と同相になるため黒表示となり、ラッチ部１５６の保持電位が正側極性のときは、画素電極１１２の電位が共通電極１１６の電位と逆相になるため白表示となる。
【００７０】
次いで、面積階調法について説明する。本実施形態に係る表示装置２００は、画素電極１１２を面積によって重み付けをした複数の副画素電極１１３に分割する面積階調法を採用している。面積階調法においては、ラッチ部１５６に保持された電位を副画素電極１１３に供給し、面積によって重み付けされた複数の副画素電極１１３の組み合わせによって複数の階調を表現する。
【００７１】
以下に、面積階調法について具体的に説明する。面積階調法は、面積比を２０：２１：２２：・・・：２Ｎ−１、のように重み付けしたＮ個の副画素電極１１３によって２Ｎ個の階調を表現する階調表現方式である。
【００７２】
本実施形態に係る表示装置２００においては、Ｎは３であり、副画素電極１１３の面積に１：２：４の重みを付けることによって、３ビットで８階調を表現する面積階調法を採用する。
【００７３】
例えば図７Ａに示すように、本実施形態においても、第１走査信号線駆動回路１２０ａの一部は、５列の画素１０６に属する副画素電極１１３に重畳している。
【００７４】
ここで、画素電極１１２が配置される層の下層には、複数の画素回路１０８が配列されている。本実施形態においては、複数の画素電極１１２は、全て一定の周期で配列されるように設計されている。一方、表示領域１０２ａ内に配列される複数の画素回路１０８の内、第１走査信号線駆動回路１２０ａに隣接する１０列の画素回路１０８は、行方向について画素電極１１２の半分の周期で配列されている。
【００７５】
図１０Ａ及び図１０Ｂに示すように、第１走査信号線駆動回路１２０ａに重畳する５列の画素１０６に属する副画素電極１１３は、それぞれ、中継配線１１８を介して第１走査信号線駆動回路１２０ａに隣接する５列の画素１０６に属する副画素回路１０９に接続されている。
【００７６】
また、例えば図７Ｂに示すように、本実施形態においては、第３走査信号線駆動回路１２０ｃ及び第４走査信号線駆動回路１２０ｄはそれぞれ、５列の画素１０６に属する副画素電極１１３に重畳している。
【００７７】
本実施形態においては、前述のように、表示領域１０２ａ内に配列される複数の画素電極１１２は、全て一定の周期で配置されている。また、表示領域１０２ａ内に配列される複数の画素回路１０８の内、第３走査信号線駆動回路１２０ｃに隣接する１０列の画素回路１０８は、行方向について画素電極１１２の半分の間隔で配置されている。
【００７８】
第３走査信号線駆動回路１２０ｃに重畳する５列の画素１０６に属する副画素電極１１３は、それぞれ、第３走査信号線駆動回路１２０ｃに隣接する５行の画素１０６に属する副画素回路１０９に接続されている。
【００７９】
前述の理由から、光反射特性を有する画素電極１１２と、その下層に配列された画素回路１０８のレイアウトとをほぼ独立して設計することができる。つまり、一画素において、画素電極１１２は、画素回路１０８に重畳して配置されなくても構わない。これによって、第３走査信号線駆動回路１２０ｃが占める領域に重畳して画素電極１１２を配置することができる。これによって、表示領域１０２ａの内部に第３走査信号線駆動回路１２０ｃを配置したとしても、それに起因して表示の連続性を阻害することが無い。
【００８０】
更に、このようなＭＩＰ駆動方式によれば、メモリ部に保持されているデータを用いて副画素の階調が表現されるため、階調を反映した信号電位を画素毎に書き込む書込み動作をフレーム周期で実行する必要がない。このため、表示装置２００の消費電力を低減することができる。
【００８１】
＜第３実施形態＞
【００８２】
図面を参照して、本実施形態に係る表示装置３００の構成について説明する。第１実施形態に係る表示装置１００の説明において用いた図１、図２Ａ、図２Ｂ、図３Ａ及び図３Ｂについては、本実施形態に係る表示装置３００においても共通である。第１実施形態及び第２実施形態においては、いずれも液晶表示装置を前提としている。しかしながら、本発明の適用範囲は、液晶表示装置に限られない、他の例として、自発光型の表示装置にも適用することができる。自発光型の表示装置の一例として、本実施形態においては、有機ＥＬ表示装置に適用した例について説明する。
【００８３】
先ず、複数の画素回路１０８の各々の回路構成について説明する。尚、以下で説明する画素回路１０８の回路構成は一例であって、これに限定されるものではない。
【００８４】
図１１は、本実施形態に係る表示装置３００が有する画素回路１０８の回路構成を説明する回路図である。複数の画素回路１０８の各々は、少なくとも駆動トランジスタ１３６、選択トランジスタ１３４、発光素子１１１及び保持容量１３８を含む。
【００８５】
駆動トランジスタ１３６は、発光素子１１１に接続され、発光素子１１１の発光輝度を制御するトランジスタである。駆動トランジスタ１３６は、ゲートが選択トランジスタ１３４に接続され、ソースが駆動電源線１６４に接続され、ドレインが発光素子１１１の陽極に接続されている。駆動トランジスタ１３６は、ゲート−ソース間電圧によってドレイン電流が制御される。
【００８６】
選択トランジスタ１３４は、オンオフ動作により、映像信号線１２６と駆動トランジスタ１３６のゲートとの導通状態を制御する。選択トランジスタ１３４は、ゲートが走査信号線１２４に接続され、ソースが映像信号線１２６に接続され、ドレインが駆動トランジスタ１３６のゲートに接続されている。
【００８７】
発光素子１１１は、陽極が駆動トランジスタ１３６のドレインに接続され、陰極が基準電源線１６６に接続されている。
【００８８】
保持容量１３８は、駆動トランジスタ１３６のゲート−ソース間電圧を保持するように駆動トランジスタ１３６のゲート−ソース間に接続される。
【００８９】
図１２は、本実施形態に係る表示装置３００の、中継配線１１８に沿った断面図である。本実施形態に係る表示装置３００は、第１基板１０２と、回路層１４０と、画素電極層１４２と、中継配線層１４４と、共通電極層１４６と、第２基板１０４と、発光層１１５とを備えている。
【００９０】
回路層１４０は、第１基板１０２の一表面に配置されている。回路層１４０は、複数の画素回路１０８、複数の走査信号線１２４、複数の映像信号線１２６、第１走査信号線駆動回路１２０ａ、第２走査信号線駆動回路１２０ｂ、第３走査信号線駆動回路１２０ｃ、第４走査信号線駆動回路１２０ｄ、映像信号線駆動回路１２２を有している。
【００９１】
複数の画素回路１０８の各々は、複数の画素１０６の各々に設けられている。画素回路１０８の詳細な回路構成については、既に説明した通りである。図１２においては、選択トランジスタ１３４のみが示されている。
【００９２】
画素電極層１４２は、回路層１４０よりも上層に配置されている。画素電極層１４２には、複数の画素電極１１２を有する。本実施形態においては、複数の画素電極１１２は、行列状に配置されている。更に、行方向又は列方向に配列された画素電極１１２は、それぞれ全て一定の周期で配列されるように設計されている。
【００９３】
複数の画素電極１１２の材料としては、発光素子１１１内に取り込まれた外光を共通電極１１６側に反射させるために、光反射性の金属を含むことが必要である。光反射性であり反射率の高い金属として、例えば銀（Ａｇ）を用いることが好ましい。
【００９４】
隣接する２つの画素電極１１２間には、バンク１６０が設けられている。バンク１６０は、画素電極１１２の周縁部及び第１コンタクトホールを覆うように設けられている。
【００９５】
バンク１６０の材料としては、絶縁材料を用いることが好ましい。絶縁材料としては、無機絶縁材料又は有機絶縁材料を用いることができる。絶縁材料で形成されたバンク１６０が配置されることによって、共通電極１１６と画素電極１１２とが、画素電極１１２の端部において短絡することを防止することができる。更に、隣接する画素１０６間を確実に絶縁することができる。
【００９６】
中継配線層１４４は、回路層１４０及び画素電極層１４２の間に配置されている。中継配線層１４４は、複数の画素１０６の各々に設けられた画素回路１０８及び複数の画素電極１１２の各々を接続する中継配線１１８を有する。
【００９７】
本実施形態においては、中継配線層１４４及び画素電極層１４２の間に第１絶縁層１４８ａが配置され、平坦化絶縁層に設けられた第１コンタクトホールＣ１を介して、中継配線１１８及び画素電極１１２が接続されている。また、中継配線１１８及び回路層１４０の間に第２絶縁層１４８ｂが配置され、第２絶縁層１４８ｂに設けられた第２コンタクトホールＣ２を介して、中間配線層及び選択トランジスタ１３４のドレインが接続されている。
【００９８】
共通電極層１４６は、画素電極層１４２よりも上層に配置されている。共通電極層１４６は、表示領域１０２ａ配置される複数の画素１０６に亘って配置される共通電極１１６を有する。
【００９９】
共通電極１１６の材料としては、発光層１１５で発生した光を透過させるために、透光性を有し、且つ導電性を有する材料が好ましい。共通電極１１６の材料としては、例えばＩＴＯ（酸化スズ添加酸化インジウム）やＩＺＯ（酸化インジウム・酸化亜鉛）等が好ましい。又は、共通電極１１６として、出射光が透過できる程度の膜厚を有する金属層を用いても良い。
【０１００】
第２基板１０４は、第１基板１０２に対向するように配置されている。第２基板１０４は表示領域１０２ａを囲むシール材１２８によって、第１基板１０２に固定されている。
【０１０１】
第２基板１０４の第１基板１０２に対向する側の表面には、カラーフィルタ１５２、遮光層を有していてもよい。カラーフィルタ１５２は、複数の画素電極１１２の各々に対向した位置に配置される。遮光層１３０は、複数の画素電極１１２の各々を区画する位置に配置される。
【０１０２】
発光層１１５は、画素電極層１４２及び共通電極層１４６に挟持されている。発光層１１５の材料は、電流が供給されると発光する有機ＥＬ材料である。有機ＥＬ材料としては、低分子系又は高分子系の有機材料を用いることができる。低分子系の有機材料を用いる場合、発光層１１５は発光性の有機材料に加え、発光性の有機材料を挟持するように正孔注入層や電子注入層、更に正孔輸送層や電子輸送層等を含んで構成される。
【０１０３】
以上、本実施形態に係る表示装置３００の構成について説明した。本実施形態に係る表示装置３００は有機ＥＬを用いた自発光型表示装置を前提としているため、光反射性を有する画素電極１１２と、その下層に配列された画素回路１０８のレイアウトとをデザインルールの範囲内で独立して設計することができる。これによって、走査信号線駆動回路が占める領域の少なくとも一部に重畳して画素電極１１２を配置することができる。これによって、表示装置３００の狭額縁化が可能になる。
【０１０４】
以上、本発明の実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【符号の説明】
【０１０５】
１００、１９０、２００、３００：表示装置  １０２：第１基板  １０２ａ：表示領域  １０２ｂ：第１辺  １０２ｃ：第２辺  １０２ｄ：第３辺  １０２ｅ：第４辺  １０２ｆ：端子領域  １０２ｇ：第１領域  １０２ｈ：第２領域  １０４：第２基板  １０６：画素  １０８：画素回路  １０９：副画素回路  １１０：液晶素子  １１１：発光素子  １１２：画素電極  １１３：副画素電極  １１４：液晶層  １１５：発光層  １１６：共通電極  １１８：中継配線  １２０ａ：第１走査信号線駆動回路  １２０ｂ：第２走査信号線駆動回路  １２０ｃ：第３走査信号線駆動回路  １２０ｄ：第４走査信号線駆動回路  １２２：映像信号線駆動回路  １２４：走査信号線  １２６：映像信号線  １２８：シール材  １３０：遮光層  １３２：接続端子  １３４：選択トランジスタ  １３６：駆動トランジスタ  １３８：保持容量  １４０：回路層  １４２：画素電極層  １４４：中継配線層  １４６：共通電極層  １４８ａ：第１絶縁層  １４８ｂ：第２絶縁層  １５０：配向膜  １５２：カラーフィルタ  １５４ａ、１５４ｂ、１５４ｃ：スイッチング素子  １５６：ラッチ部  １５８ａ、１５８ｂ：インバータ  １６０：バンク  １６２：封止層  １６４：駆動電源線  １６６：基準電源線
【図１】
2018063398.tif 000003
【図２Ａ】
2018063398.tif 000004
【図２Ｂ】
2018063398.tif 000005
【図３Ａ】
2018063398.tif 000006
【図３Ｂ】
2018063398.tif 000007
【図４】
2018063398.tif 000008
【図５】
2018063398.tif 000009
【図６】
2018063398.tif 000010
【図７Ａ】
2018063398.tif 000011
【図７Ｂ】
2018063398.tif 000012
【図８】
2018063398.tif 000013
【図９】
2018063398.tif 000014
【図１０Ａ】
2018063398.tif 000015
【図１０Ｂ】
2018063398.tif 000016
【図１１】
2018063398.tif 000017
【図１２】
2018063398.tif 000018