(57)【要約】【課題】コンデンサを配線基板に実装した状態におけるＥＳＬを低下させることが可能なコンデンサを提供する。【解決手段】配線基板に対向する底面を含む誘電体からなる素体の内部に、複数の第１の内部電極及び複数の第２の内部電極が配置されており、静電容量を形成されている。素体の底面に第１の外部電極及び第２の外部電極が設けられている。第１の外部電極及び第２の外部電極は第１の方向に間隔を隔てて配置されている。複数の第１の内部電極は、第１の方向に関して異なる位置において第１の外部電極に接続され、複数の第２の内部電極は、第１の方向に関して異なる位置において第２の外部電極に接続されている。【選択図】図１
2018207029.tif 000002
【特許請求の範囲】
【請求項１】
配線基板に対向する底面を含む誘電体からなる素体の内部に配置され、静電容量を形成している複数の第１の内部電極及び複数の第２の内部電極と、
前記底面に設けられ、第１の方向に間隔を隔てて配置された第１の外部電極及び第２の外部電極と
を有し、
複数の前記第１の内部電極は、前記第１の方向に関して異なる位置において前記第１の外部電極に接続され、複数の前記第２の内部電極は、前記第１の方向に関して異なる位置において前記第２の外部電極に接続されているコンデンサ。
【請求項２】
複数の前記第１の内部電極及び複数の前記第２の内部電極の各々は、前記第１の方向に平行で、かつ前記配線基板の表面に対して垂直な断面において、前記配線基板から上方に向かって凸状に湾曲した断面形状を有する請求項１に記載のコンデンサ。
【請求項３】
前記底面は、前記第１の外部電極が設けられた第１の領域と前記第２の外部電極が設けられた第２の領域とを含み、前記第１の領域と前記第２の領域との間に凹部が設けられている請求項１または２に記載のコンデンサ。
【請求項４】
前記底面の前記第１の領域と前記第２の領域とが異なる高さに位置する請求項３に記載のコンデンサ。
【請求項５】
表面に設けられた第１のランド及び第２のランドを含む配線基板と、
前記配線基板に実装されたコンデンサと
を含み、
前記コンデンサは、
前記配線基板に対向する底面を含む誘電体からなる素体の内部に配置され、静電容量を形成している複数の第１の内部電極及び複数の第２の内部電極と、
前記底面に設けられ、第１の方向に間隔を隔てて配置された第１の外部電極及び第２の外部電極と
を有し、
複数の前記第１の内部電極は、前記第１の方向に関して異なる位置において前記第１の外部電極に接続され、複数の前記第２の内部電極は、前記第１の方向に関して異なる位置において前記第２の外部電極に接続されており、
前記第１の外部電極及び前記第２の外部電極が、それぞれ前記第１のランド及び前記第２のランドに接続されている電子部品。
【請求項６】
前記第１のランドは、前記第２のランドより低い位置に配置されており、
前記第１のランドと前記第２のランドとの高さの相違に対応して、前記第１の外部電極と前記第２の外部電極との高さも異なっている請求項５に記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサ、及びコンデンサを実装した電子部品に関する。
【背景技術】
【０００２】
近年、スマートフォンに代表される高機能携帯端末の電源回路部などでは、複数チャネルのＤＣ−ＤＣコンバータや、低消費電力機能などを搭載したＩＣが使用されている。これらのＩＣでは、低電圧、大電流による高速駆動化、低消費電力化が進んでいる。これらのＩＣの安定動作のために、ＩＣの電源端子から見た電源側のインピーダンス（電源インピーダンス）を低くすることが重要である。
【０００３】
電源インピーダンスを低下させるための電子部品としてバイパスコンデンサが用いられる。特に、等価直列インダクタンス（ＥＳＬ）の低いバイパスコンデンサを用いる手法が有効である（特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許４０８６０８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
電源インピーダンスを低下させるためのバイパスコンデンサの効果を十分発揮させるために、バイパスコンデンサを配線基板に実装した状態におけるＥＳＬを低下させることが望ましい。
【０００６】
本発明の目的は、コンデンサを配線基板に実装した状態におけるＥＳＬを低下させることが可能なコンデンサを提供することである。
【課題を解決するための手段】
【０００７】
本発明の第１の観点によるコンデンサは、
配線基板に対向する底面を含む誘電体からなる素体の内部に配置され、静電容量を形成している複数の第１の内部電極及び複数の第２の内部電極と、
前記底面に設けられ、第１の方向に間隔を隔てて配置された第１の外部電極及び第２の外部電極と
を有し、
複数の前記第１の内部電極は、前記第１の方向に関して異なる位置において前記第１の外部電極に接続され、複数の前記第２の内部電極は、前記第１の方向に関して異なる位置において前記第２の外部電極に接続されている。
【０００８】
複数の第１の内部電極及び複数の第２の内部電極が、それぞれ底面に配置された第１の外部電極及び第２の外部電極に接続されている。このため、底面を配線基板に対向させて実装した状態において、配線基板のランドから第１の内部電極まで及び第２の内部電極までの電流路が短くなる。これにより、コンデンサが挿入されている回路のＥＳＬの増大を抑制することができる。
【０００９】
また、複数の第１の内部電極が第１の外部電極に接続される位置を第１の方向に関して異ならせることにより、複数の第１の内部電極を第１の外部電極に直接接続することができる。同様に、複数の第２の内部電極を第２の外部電極に直接接続することができる。これにより、複数の第１の内部電極及び複数の第２の内部電極にほぼ均等に電流が流れるという効果が得られる。
【００１０】
本発明の第２の観点によるコンデンサは、第１の観点によるコンデンサの構成に加えて、
複数の前記第１の内部電極及び複数の前記第２の内部電極の各々は、前記第１の方向に平行で、かつ前記配線基板の表面に対して垂直な断面において、前記配線基板から上方に向かって凸状に湾曲した断面形状を有するという特徴を含む。
【００１１】
複数の第１の内部電極と複数の第２の内部電極とが凸状に湾曲した箇所において、第１の内部電極と第２の内部電極とが対向する構造とすることができる。これにより、複数の第１の内部電極と複数の第２の内部電極との間で静電容量が生じる。
【００１２】
本発明の第３の観点によるコンデンサは、第１及び第２の観点によるコンデンサの構成に加えて、
前記底面は、前記第１の外部電極が設けられた第１の領域と前記第２の外部電極が設けられた第２の領域とを含み、前記第１の領域と前記第２の領域との間に凹部が設けられているという特徴を有する。
【００１３】
凹部が設けられていることにより、第１の領域と第２の領域にそれぞれ第１の外部電極及び第２の外部電極を形成するときに、第１の外部電極と第２の外部電極との短絡が生じ難くなるという効果が得られる。
【００１４】
本発明の第４の観点によるコンデンサは、第３の観点によるコンデンサの構成に加えて、
前記底面の前記第１の領域と前記第２の領域とが異なる高さに位置するという特徴を有する。
【００１５】
第１の領域と第２の領域との高さが異なるため、第１の外部電極と第２の外部電極とは、異なる高さの位置に配置される。このため、配線基板に設けられているランドの高さが異なる場合でも、第１の外部電極と第２の外部電極とをそれぞれ２つのランドに接続して実装することができる。
【００１６】
本発明の第５の観点による電子部品は、
表面に設けられた第１のランド及び第２のランドを含む配線基板と、
前記配線基板に実装されたコンデンサと
を含み、
前記コンデンサは、
前記配線基板に対向する底面を含む誘電体からなる素体の内部に配置され、静電容量を形成している複数の第１の内部電極及び複数の第２の内部電極と、
前記底面に設けられ、第１の方向に間隔を隔てて配置された第１の外部電極及び第２の外部電極と
を有し、
複数の前記第１の内部電極は、前記第１の方向に関して異なる位置において前記第１の外部電極に接続され、複数の前記第２の内部電極は、前記第１の方向に関して異なる位置において前記第２の外部電極に接続されており、
前記第１の外部電極及び前記第２の外部電極が、それぞれ前記第１のランド及び前記第２のランドに接続されている。
【００１７】
複数の第１の内部電極及び複数の第２の内部電極が、それぞれ底面に配置された第１の外部電極及び第２の外部電極に接続されているため、コンデンサの底面を配線基板に対向させて実装した状態において、第１のランドから第１の内部電極までの電流路、及び第２のランドから第２の内部電極までの電流路が短くなる。これにより、コンデンサが挿入されている回路のＥＳＬの増大を抑制することができる。
【００１８】
また、複数の第１の内部電極が第１の外部電極に接続される位置を第１の方向に関して異ならせることにより、複数の第１の内部電極を第１の外部電極に直接接続することができる。同様に、複数の第２の内部電極を第２の外部電極に直接接続することができる。これにより、複数の第１の内部電極及び複数の第２の内部電極に、ほぼ均等に電流が流れるという効果が得られる。
【００１９】
本発明の第６の観点による電子部品は、第５の観点による電子部品の構成に加えて、
前記第１のランドは、前記第２のランドより低い位置に配置されており、
前記第１のランドと前記第２のランドとの高さの相違に対応して、前記第１の外部電極と前記第２の外部電極との高さも異なっているという特徴を有する。
【００２０】
配線基板に設けられているランドの高さが異なる場合でも、第１の外部電極と第２の外部電極とを、それぞれ第１のランド及び第２のランドに容易に接続して実装することができる。
【発明の効果】
【００２１】
複数の第１の内部電極及び複数の第２の内部電極が、それぞれ底面に配置された第１の外部電極及び第２の外部電極に接続されている。このため、底面を配線基板に対向させて実装した状態において、配線基板のランドから第１の内部電極まで及び第２の内部電極までの電流路が短くなる。これにより、コンデンサが挿入されている回路のＥＳＬの増大を抑制することができる。
【００２２】
また、複数の第１の内部電極が第１の方向に関して異なる位置において第１の外部電極に接続されているため、複数の第１の内部電極のいずれに対しても、配線基板のランドまでの距離を同等にすることができる。同様に、複数の第２の内部電極のいずれに対しても、配線基板のランドまでの距離を同等にすることができる。これにより、複数の第１の内部電極及び複数の第２の内部電極にほぼ均等に電流が流れるという効果が得られる。
【図面の簡単な説明】
【００２３】
【図１】図１Ａは、第１実施例によるコンデンサの斜視図であり、図１Ｂは、第１実施例によるコンデンサの断面図である。
【図２】図２は、第１実施例によるコンデンサを実装した電子部品の断面図である。
【図３】図３Ａは、第１実施例によるコンデンサと類似の構造を持つ素子を配線基板に実装した状態のサンプルの断面図であり、図３Ｂ及び図３Ｃは、それぞれ図３Ａの一点鎖線３Ｂ−３Ｂ及び一点鎖線３Ｃ−３Ｃにおける断面図である。
【図４】図４Ａは、比較例による素子を実装したサンプルの断面図であり、図４Ｂ及び図４Ｃは、それぞれ図４Ａの一点鎖線４Ｂ−４Ｂ及び一点鎖線４Ｃ−４Ｃにおける断面図である。
【図５】図５は、シミュレーション結果を示すグラフである。
【図６】図６Ａは、複数の第１の内部電極が表面に形成された第１のグリーンシートの断面図であり、図６Ｂは、複数の第２の内部電極が表面に形成された第２のグリーンシートの断面図であり、図６Ｃは、第１のグリーンシートと第２のグリーンシートとを重ねて、円柱状の支柱に巻き付けた状態の斜視図であり、図６Ｄは、第１のグリーンシート及び第２のグリーンシートを支柱から取り外した状態の斜視図である。
【図７】図７は、第２実施例によるコンデンサの断面図である。
【図８】図８は、第３実施例によるコンデンサを配線基板に実装した状態の断面図である。
【発明を実施するための形態】
【００２４】
［第１の実施例］
図１Ａから図６Ｄまでの図面を参照して第１実施例によるコンデンサ１０について説明する。
図１Ａは、第１実施例によるコンデンサ１０の斜視図である。第１実施例によるコンデンサ１０の素体１１が、底面１７、上面１５、及び一対の側面１８を含む。以下、理解を容易にするためにｘｙｚ直交座標系を用いて説明する。
【００２５】
底面１７はｚｘ面に平行であり、ｘ方向（第１の方向）に間隔を隔てて配置された第１の領域１７Ａ及び第２の領域１７Ｂを含む。上面１５は、ｚ軸に平行な中心軸を持つ半円柱面である。一対の側面１８はｚ軸に対して垂直である。底面１７の第１の領域１７Ａと第２の領域１７Ｂとの間に凹部１６が設けられている。凹部１６の内面は、上面１５と中心軸を共有する半円柱面である。
【００２６】
底面１７の第１の領域１７Ａ及び第２の領域１７Ｂに、それぞれ第１の外部電極２１及び第２の外部電極２２が設けられている。コンデンサ１０は、底面１７が配線基板に対向する姿勢で配線基板に実装される。
【００２７】
図１Ｂは、第１実施例によるコンデンサ１０の、ｚ軸に垂直な断面図である。誘電体からなる素体１１の内部に、複数の第１の内部電極３１及び複数の第２の内部電極３２が配置されている。第１の内部電極３１と第２の内部電極３２との間に静電容量が形成される。複数の第１の内部電極３１と複数の第２の内部電極３２とは、半径方向に交互に積層されている。また、複数の第１の内部電極３１と複数の第２の内部電極３２とは、底面１７を基準として高さ方向に交互に積層されている。
【００２８】
複数の第１の内部電極３１は、ｘ軸方向に関して異なる位置において第１の外部電極２１に接続されている、同様に、複数の第２の内部電極３２は、ｘ軸方向に関して異なる位置において第２の外部電極２２に接続されている。第１の内部電極３１の各々と第１の外部電極２１との接続箇所、及び第２の内部電極３２の各々と第２の外部電極２２との接続箇所は、ｚ軸方向に延びる帯状の形状になる。また、複数の第１の内部電極３１の各々の端面が底面１７の第１の領域１７Ａに露出しており、第１の内部電極３１が、その端面において第１の外部電極２１に接触している。同様に、複数の第２の内部電極３２の各々の端面が底面１７の第２の領域１７Ｂに露出しており、第２の内部電極３２が、その端面において第２の外部電極２２に接触している。
【００２９】
複数の第１の内部電極３１及び複数の第２の内部電極３２の各々は、ｘ軸方向に平行で、かつ配線基板の表面（ｚｘ面）に対して垂直な断面（ｘｙ面）において、配線基板から上方に向かって凸状に湾曲した断面形状を有する。例えば、複数の第１の内部電極３１の各々は、第１の外部電極２１に接続されている端部から、素体１１の中心軸を中心とする円柱面に沿って、第２の外部電極２２の手前まで延びている。複数の第２の内部電極３２の各々は、第２の外部電極２２に接続されている端部から、素体１１の中心軸を中心とする円柱面に沿って、第１の外部電極２１の手前まで延びている。
【００３０】
図２は、第１実施例によるコンデンサ１０を実装した電子部品の断面図である。配線基板５０の第１の表面（下側の表面）に第１のランド５１及び第２のランド５２が設けられている。コンデンサ１０の第１の外部電極２１及び第２の外部電極２２が、それぞれ第１のランド５１及び第２のランド５２にはんだ等によって接続されている。
【００３１】
配線基板５０の第２の表面（上側の表面）に半導体パッケージ６０が実装されている。半導体パッケージ６０は、例えば半導体チップ６１及びパッケージ基板（インターポーザ）６２を含む。半導体チップ６１は封止樹脂６３によって封止されている。パッケージ基板６２と配線基板５０との間に、アンダーフィル剤６４が充填されている。
【００３２】
半導体パッケージ６０の電源端子６５及びグランド端子６６が、それぞれ配線基板５０の内部の配線及びビア導体を介して第１のランド５１及び第２のランド５２に接続されている。コンデンサ１０は、半導体パッケージ６０の電源端子６５とグランド端子６６との間に接続されて、バイパスコンデンサ（デカップリングコンデンサ）として機能する。
【００３３】
次に、第１実施例によるコンデンサ１０が有する優れた効果について説明する。コンデンサ１０を配線基板５０に実装した状態では、素体１１の底面１７が配線基板５０対向する。この状態で、第１の外部電極２１及び第２の外部電極２２が、それぞれ配線基板５０の第１のランド５１及び第２のランド５２に接続される。第１の内部電極３１（図１Ｂ）は、底面１７に設けられた第１の外部電極２１に直接接続されている。このため、配線基板５０の第１のランド５１から第１の内部電極３１までの電流路の長さは、高々第１の外部電極２１の厚さ程度である。同様に、配線基板５０の第２のランド５２から第２の内部電極３２までの電流路の長さは、高々第２の外部電極２２の厚さ程度である。
【００３４】
このように、配線基板５０の第１のランド５１及び第２のランド５２からコンデンサ１０の第１の内部電極３１及び第２の内部電極３２までの電流路が短くなる。その結果、配線基板５０に実装された状態において、電源端子６５及びグランド端子６６から電源側を見た電源回路のＥＳＬの増大が抑制される。これにより、低電源インピーダンスを実現することができる。
【００３５】
さらに、複数の第１の内部電極３１が第１の外部電極に接続される位置をｘ軸方向に関して異ならせることにより、複数の第１の内部電極３１を第１の外部電極２１に直接接続することができる。複数の第１の内部電極３１が第１の外部電極２１に直接接続されているため、複数の第１の内部電極３１にほぼ均等に電流を分配することができる。同様に、複数の第２の内部電極３２にもほぼ均等に電流を分配することができる。
【００３６】
さらに、第１実施例によるコンデンサ１０においては、第１の外部電極２１が設けられた第１の領域１７Ａ（図１Ｂ）と、第２の外部電極２２が設けられた第２の領域１７Ｂ（図１Ｂ）との間に凹部１６が配置されている。平坦な底面に２つの外部電極を接近して配置すると、外部電極の短絡による歩留まりの低下が生じやすい。第１実施例では、第１の領域１７Ａと第２の領域１７Ｂとの間に凹部１６が配置されているため、第１の外部電極２１と第２の外部電極２２との短絡による歩留まり低下が生じにくい。従って、第１実施例によるコンデンサ１０の構造は、小型化に有利である。
【００３７】
図３Ａから図５までの図面を参照して、第１実施例の効果を確認するために行ったシミュレーションの結果について説明する。
【００３８】
図３Ａは、第１実施例によるコンデンサ１０と類似の構造を持つ素子を配線基板に実装した状態のサンプルの断面図である。図３Ｂ及び図３Ｃは、それぞれ図３Ａの一点鎖線３Ｂ−３Ｂ及び一点鎖線３Ｃ−３Ｃにおける断面図である。
【００３９】
配線基板７０の上面に素子７７が実装されている。素子７７は、誘電体の素体７９、及び素体７９内に配置された導体部分７８を含む。第１実施例によるコンデンサ１０の複数の第１の内部電極３１及び複数の第２の内部電極３２（図１Ｂ）を１つの導体部分７８で代表させている。導体部分７８はアーチ形状を有する。
【００４０】
配線基板７０の内部にグランドプレーン７１及び電源プレーン７２が配置されている。アーチ状の導体部分７８の一端が３個のビア導体７３を介してグランドプレーン７１に接続されている。導体部分７８の他端は、３個のビア導体７４を介して電源プレーン７２に接続されている。電源プレーン７２に接続されたビア導体７５、及びグランドプレーン７１に接続されたビア導体７６がそれぞれ配線基板７０の底面に露出している。一対のビア導体７５、７６を、インピーダンス解析用のポートとして利用する。
【００４１】
素体７９の外形は、長さＬが１．６ｍｍ、幅Ｗ１が０．８ｍｍ、高さＨ１が０．６ｍｍの直方体である。アーチ状の導体部分７８の外周面は円弧状であり、素体７９の長さ方向の一方の端面の下端から他方の端面の下端まで至る。導体部分７８の外周面の頂部までの高さＨ２は０．５５ｍｍであり、内周面の頂部までの高さＨ３は０．３５ｍｍであり、幅Ｗ２は０．６ｍｍである。導体部分７８、グランドプレーン７１、電源プレーン７２、及びビア導体７３、７４、７５、７６には、銅を用いた。
【００４２】
図４Ａは、比較例による素子を実装したサンプルの断面図である。図４Ｂ及び図４Ｃは、それぞれ図４Ａの一点鎖線４Ｂ−４Ｂ及び一点鎖線４Ｃ−４Ｃにおける断面図である。
【００４３】
比較例においては、誘電体からなる素体７９内に配置された導体部分７８がアーチ状ではなく、直方体状である。導体部分７８の形状以外の構造は、第１実施例によるコンデンサ１０を模したサンプル（図３Ａ、図３Ｂ、図３Ｃ）の構造と同一である。導体部分７８は、素体７９の長さ方向の一方の端面から他方の端面まで至る。導体部分７８の上面までの高さＨ５は０．４ｍｍであり、導体部分７８の底面までの高さＨ６は０．２ｍｍである。導体部分７８の一端が、素体７９の端面に設けられた導体膜８１を介してビア導体７３に接続され、他端が、素体７９の端面に設けられた導体膜８２を介してビア導体７４に接続されている。
【００４４】
一対のビア導体７５、７６から素子７７を見込んだインピーダンスをシミュレーションによって求めた。
【００４５】
図５は、シミュレーション結果を示すグラフである。横軸は周波数を単位「ＭＨｚ」で表し、縦軸はインピーダンスを単位「Ω」で表す。図５に示した実線が、第１実施例によるコンデンサ１０を模した素子を実装したサンプルのシミュレーション結果を示し、破線が比較例による素子を実装したサンプルのシミュレーション結果を示す。第１実施例によるコンデンサ１０を模した素子を実装したサンプルのインピーダンスが、比較例による素子を実装したサンプルのインピーダンスより低いことがわかる。このシミュレーション結果は、第１実施例によるコンデンサ１０を模した素子を実装したサンプルのＥＳＬが、比較例による素子を実装したサンプルのＥＳＬより低いことを意味している。
【００４６】
このＥＳＬの違いは、導体部分７８（図３Ａ、図４Ａ）とビア導体７３、７４との接続構造の相違に起因している。具体的には、図３Ａに示したサンプルでは、導体部分７８がビア導体７３、７４に直接接続されている。これに対し、図４Ａに示したサンプルでは、導体部分７８の端部が、それぞれ素体７９の端面に設けられた導体膜８１、８２を介してビア導体７３、７４に接続されている。ＥＳＬの増大は、導体膜８１、８２を面内方向（素体７９の高さ方向）に流れる電流に起因すると考えられる。言い換えると、第１実施例によるコンデンサ１０を模した素子を実装したサンプルにおいては、導体部分７８がビア導体７３、７４に直接接続されることにより、ＥＳＬの増大が抑制されている。
【００４７】
第１実施例によるコンデンサ１０（図１Ａ、図２）においても、第１の内部電極３１及び第２の内部電極３２が、導体膜８１、８２（図４Ａ）に相当する導体部分を経由することなく、第１の外部電極２１及び第２の外部電極２２に直接接続されている。配線基板５０（図２）の第１のランド５１から第２のランド５２までの電流路は、導体膜を面内方向に流れる部分を含まない。シミュレーションによって確認されたように、第１の実施例によるコンデンサ１０は、ＥＳＬの増大を抑制するという優れた効果を有するといえる。
【００４８】
次に、図６Ａから図６Ｄまでの図面を参照して、第１実施例によるコンデンサ１０の製造方法の一例について説明する。
【００４９】
図６Ａは、複数の第１の内部電極３１が表面に形成された第１のグリーンシート３３の断面図である。図６Ｂは、複数の第２の内部電極３２が表面に形成された第２のグリーンシート３４の断面図である。
【００５０】
図６Ｃに示すように、第１のグリーンシート３３と第２のグリーンシート３４とを重ねて、円柱状の支柱３５に巻き付ける。この状態で、第１の内部電極３１及び第２の内部電極３２は、図１Ｂに示した第１の内部電極３１及び第２の内部電極３２の位置、及び底面１７を鏡面としたときのこれらの内部電極の鏡像の位置に配置される。
【００５１】
図６Ｄに示すように、第１のグリーンシート３３及び第２のグリーンシート３４を支柱３５から取り外し、中心軸を通る平面３６で切断する。切断面が素体１１の底面１７（図１Ａ、図１Ｂ）に対応する。切断後、焼成することにより、第１の内部電極３１及び第２の内部電極３２を含む素体１１が得られる。素体１１の２つの底面１７に、それぞれ第１の外部電極２１及び第２の外部電極２２（図１Ａ、図１Ｂ）を形成する。ここまでの工程で、第１実施例によるコンデンサ１０（図１Ａ、図１Ｂ）が完成する。
【００５２】
図６Ａから図６Ｄまでの図面に示した例では、第１のグリーンシート３３及び第２のグリーンシート３４を重ねて支柱３５に巻き付けた。その他の製造方法として、１枚のグリーンシート上に複数の第１の内部電極３１及び複数の第２の内部電極３２を交互に一列に配置し、このグリーンシートを支柱に巻き付けてもよい。
【００５３】
［第２実施例］
次に、図７を参照して、第２実施例によるコンデンサについて説明する。以下、第１実施例によるコンデンサ（図１Ａ、図１Ｂ）と共通の構成については説明を省略する。
【００５４】
図７は、第２実施例によるコンデンサ１０の断面図である。第１実施例では、コンデンサ１０の上面１５がｚ軸に平行な半円柱面であったが、第２実施例では、上面１５が半円柱面以外の柱面であり、上方（ｙ軸の正の向き）に向かって凸状の形状を有する。例えば、２つの底面１７からそれぞれ上方に延びる２つの面の各々とｚｘ面に平行な面とを、丸みをつけて連続させることにより上面１５の形状が得られる。凹部１６の内面の形状も、上面１５の形状を反映した形状になっている。
【００５５】
第２実施例においても、第１の内部電極３１及び第２の内部電極３２が、それぞれ底面１７に形成された第１の外部電極２１及び第２の外部電極２２に直接接続されている。このため、第１実施例の場合と同様に、コンデンサ１０を配線基板に実装した状態でのＥＳＬの増加を抑制することができる。
【００５６】
［第３実施例］
次に、図８を参照して第３実施例によるコンデンサについて説明する。以下、第１実施例によるコンデンサ１０と共通の構成については説明を省略する。
【００５７】
図８は、第３実施例によるコンデンサ１０を配線基板５０に実装した状態の断面図である。第１実施例では、素体１１の底面１７の第１の領域１７Ａと第２の領域１７Ｂとが同一の平面上に位置している。第３実施例においては、底面１７の第１の領域１７Ａと第２の領域１７Ｂとが異なる高さに位置する。すなわち、第１の領域１７Ａを含む平面と、第２の領域１７Ｂを含む平面とが、異なる高さに位置する。このため、第１の外部電極２１と第２の外部電極２２とが、高さ方向に関して異なる位置に配置される。
【００５８】
配線基板５０の第１の表面に凹部５５が設けられている。第１のランド５１が凹部５５の底面に配置されており、第２のランド５２は第１の表面に配置されている。このように、第１のランド５１は第２のランド５２より低い位置に配置されている。第１のランド５１と第２のランド５２との高さの相違は、第１の外部電極２１と第２の外部電極２２との高さの相違に対応している。
【００５９】
第３実施例においては、コンデンサ１０の第１の外部電極２１と第２の外部電極２２との高さを異ならせることにより、第１のランド５１と第２のランド５２との高さが異なるような配線基板５０に柔軟に対応することができる。配線基板５０の第２の表面に実装された半導体パッケージ６０の電源端子６５から第１のランド５１までの電流路の長さが、凹部５５が形成されていない構造と比べて短くなる。これにより、半導体パッケージ６０の電源端子６５からコンデンサ１０を経由してグランド端子６６に戻る電流路のＥＳＬをより低減させることができる。その結果、電源端子６５及びグランド端子６６から電源側を見た電源インピーダンスを低減させることができる。
【００６０】
各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【符号の説明】
【００６１】
１０  コンデンサ
１１  素体
１５  上面
１６  凹部
１７  底面
１７Ａ  第１の領域
１７Ｂ  第２の領域
１８  側面
２１  第１の外部電極
２２  第２の外部電極
３１  第１の内部電極
３２  第２の内部電極
３３  第１のグリーンシート
３４  第２のグリーンシート
３５  支柱
３６  中心軸を通る平面
５０  配線基板
５１  第１のランド
５２  第２のランド
５５  凹部
６０  半導体パッケージ
６１  半導体チップ
６２  パッケージ基板（インターポーザ）
６３  封止樹脂
６４  アンダーフィル剤
６５  電源端子
６６  グランド端子
７０  配線基板
７１  グランドプレーン
７２  電源プレーン
７３、７４、７５、７６  ビア導体
７７  素子
７８  導体部分
７９  素体
８１、８２  導体膜
【図１】
2018207029.tif 000003
【図２】
2018207029.tif 000004
【図３】
2018207029.tif 000005
【図４】
2018207029.tif 000006
【図５】
2018207029.tif 000007
【図６】
2018207029.tif 000008
【図７】
2018207029.tif 000009
【図８】
2018207029.tif 000010