(57)【要約】【課題】アンプへの交流信号の入力時においてもオフセットを確実に検出する。【解決手段】  実施形態のオフセット検出回路は、入力信号を増幅するアンプの出力が与えられ、前記出力と正側の検出閾値との第１の比較結果を得ると共に、前記出力と負側の検出閾値との第２の比較結果を得る比較部と、前記第１の比較結果に基づいて前記出力が前記正側の検出閾値を超えた期間に応じてオフセットの有無を示す２値の第１のオフセット判定結果を得る第１の判定部と、前記第２の比較結果に基づいて前記出力が前記負側の検出閾値を超えた期間に応じてオフセットの有無を示す２値の第２のオフセット判定結果を得る第２の判定部と、前記第１の及び第２のオフセット判定結果に基づいてオフセットの判定出力を出力する出力部とを具備する。【選択図】図１
2018050174.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅するアンプの出力が与えられ、前記出力と正側の検出閾値との第１の比較結果を得ると共に、前記出力と負側の検出閾値との第２の比較結果を得る比較部と、
前記第１の比較結果に基づいて前記出力が前記正側の検出閾値を超えた期間に応じてオフセットの有無を示す２値の第１のオフセット判定結果を得る第１の判定部と、
前記第２の比較結果に基づいて前記出力が前記負側の検出閾値を超えた期間に応じてオフセットの有無を示す２値の第２のオフセット判定結果を得る第２の判定部と、
前記第１の及び第２のオフセット判定結果に基づいてオフセットの判定出力を出力する出力部と
を具備するオフセット検出回路。
【請求項２】
前記アンプは、前記出力として、正極性及び負極性の差動出力を出力し、
前記比較部は、前記差動出力が与えられ、前記差動出力と正側の検出閾値との第１の比較結果を得ると共に、前記差動出力と負側の検出閾値との第２の比較結果を得る請求項１に記載のオフセット検出回路。
【請求項３】
前記第１の判定部は、前記出力が前記正側の検出閾値を超えた期間をカウントする第１のカウンタと、前記第１のカウンタのカウント値に基づいて前記第１のオフセット判定結果を得る第１の検出部とを具備し、
前記第２の判定部は、前記出力が前記負側の検出閾値を超えた期間をカウントする第２のカウンタと、前記第２のカウンタのカウント値に基づいて前記第２のオフセット判定結果を得る第２の検出部とを具備する請求項１又は２に記載のオフセット検出回路。
【請求項４】
前記第１のカウンタは、前記出力が前記正側の検出閾値を超えた期間にアップカウントを行い、それ以外の期間にダウンカウントを行うアップダウンカウンタであり、
前記第２のカウンタは、前記出力が前記負側の検出閾値を超えた期間にアップカウントを行い、それ以外の期間にダウンカウントを行うアップダウンカウンタである請求項３に記載のオフセット検出回路。
【請求項５】
前記第１の検出部は、前記第１のカウンタのカウント値が所定のオーバフロー設定値を超えたことを検出する第１のオーバフロー検出部と、前記第１のカウンタのカウント値が所定のアンダフロー設定値を超えたことを検出する第１のアンダフロー検出部と、前記第１のオーバフロー検出部及び前記第１のアンダフロー検出部の検出結果に基づいてレベルが変化する前記第１のオフセット判定結果を得る第１のフリップフロップとを具備し、
前記第２の検出部は、前記第２のカウンタのカウント値が所定のオーバフロー設定値を超えたことを検出する第２のオーバフロー検出部と、前記第２のカウンタのカウント値が所定のアンダフロー設定値を超えたことを検出する第２のアンダフロー検出部と、前記第２のオーバフロー検出部及び前記第２のアンダフロー検出部の検出結果に基づいてレベルが変化する前記第２のオフセット判定結果を得る第２のフリップフロップとを具備する請求項４に記載のオフセット検出回路。
【請求項６】
前記出力部は、前記第１及び第２のオフセット判定結果のＯＲ演算によって前記判定出力を得る請求項１乃至５のいずれか１つに記載のオフセット検出回路。
【請求項７】
前記第１の判定部は、前記正側の検出閾値を超えた期間に積分を行う第１のフィルタを具備し、
前記第１の判定部は、前記負側の検出閾値を超えた期間に積分を行う第２のフィルタを具備する請求項１又は２に記載のオフセット検出回路。
【請求項８】
前記第１の判定部は、前記出力が前記正側の検出閾値を超えた期間における前記第１のカウンタのカウントを所定期間停止させ、
前記第２の判定部は、前記出力が前記負側の検出閾値を超えた期間における前記第２のカウンタのカウントを所定期間停止させる請求項２乃至６のいずれか１つに記載のオフセット検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、オフセット検出回路に関する。
【背景技術】
【０００２】
一般に、オーディオ信号を増幅する電力増幅回路（パワーアンプ）の出力をスピーカに供給する場合には、スピーカの損傷を防止するためにアンプ出力のＤＣオフセットを除去する必要があり、オフセット検出回路が採用されることがある。
【０００３】
しかしながら、従来のオフセット検出回路は、音声再生時（有信号時）にはＤＣオフセットを検出することができず、オーディオセットの起動時等の無信号時にのみＤＣオフセットの検出が可能であり、スピーカの損傷を確実に防ぐことができない場合がある。
【０００４】
なお、従来においても、有信号時にオフセット検出が可能なオフセット検出回路は存在するが、時定数が大きいローパスフィルタや直流シフト回路が必要である等の課題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３２０２７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の実施形態は、アンプへの交流信号の入力時においてもオフセットを確実に検出することができるオフセット検出回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
実施形態のオフセット検出回路は、入力信号を増幅するアンプの出力が与えられ、前記出力と正側の検出閾値との第１の比較結果を得ると共に、前記出力と負側の検出閾値との第２の比較結果を得る比較部と、前記第１の比較結果に基づいて前記出力が前記正側の検出閾値を超えた期間に応じてオフセットの有無を示す２値の第１のオフセット判定結果を得る第１の判定部と、前記第２の比較結果に基づいて前記出力が前記負側の検出閾値を超えた期間に応じてオフセットの有無を示す２値の第２のオフセット判定結果を得る第２の判定部と、前記第１の及び第２のオフセット判定結果に基づいてオフセットの判定出力を出力する出力部とを具備する。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施の形態に係るオフセット検出回路が組み込まれたアンプ１を示す回路図。
【図２】図１のアンプ１が組み込まれるオーディオシステムの一例を示すブロック図。
【図３】関連技術において採用されるＤＣオフセット検出回路を示す回路図。
【図４】関連技術における検出結果を示すタイミングチャート。
【図５Ａ】正相判定部４Ｐ及び逆相判定部４Ｍの判定を説明するための説明図。
【図５Ｂ】正相判定部４Ｐ及び逆相判定部４Ｍの判定を説明するための説明図。
【図６】第２の実施の形態を説明するためのタイミングチャート。
【図７】第２の実施の形態を説明するためのタイミングチャート。
【図８】本発明の第２の実施の形態を示す回路図。
【図９】本発明の第３の実施の形態を示す回路図。
【図１０】第３の実施の形態の動作を説明するためのタイミングチャー。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１は本発明の第１の実施の形態に係るオフセット検出回路が組み込まれたアンプ１を示す回路図である。また、図２は図１のアンプ１が組み込まれるオーディオシステムの一例を示すブロック図である。
【００１０】
図２において、制御部２１は装置の全体を制御することができるようになっている。制御部２１は、図示しないＣＰＵ等を用いたプロセッサによって構成されて、図示しないメモリに記憶されたプログラムに従って動作して各部を制御するものであってもよい。読取装置２２は、図示しないＣＤ（コンパクトディスク）、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）、ブルーレイディスク、カセットテープやＨＤＤレコーダ等の各記憶媒体を駆動するドライバであり、制御部２１に制御されて、各記憶媒体に記憶されている音声情報を読み取って、音声信号を信号処理部２３に出力する。
【００１１】
信号処理部２３は、電子ボリューム及びＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）等によって構成されており、制御部２１に制御されて、入力された音声信号に高音質化処理等の所定の信号処理を施すと共に所定の増幅率で音声信号を増幅する。信号処理部２３からの音声信号は、カップリングコンデンサＣ１によって直流分が除去された後、アンプ１に供給される。アンプ１は、入力された音声信号を増幅してスピーカ２４に出力する。こうして、スピーカ２４において、音声が音響出力される。
【００１２】
図１においてアンプ１は、アンプ部２及び検出部３によって構成されている。これらのアンプ部２及び検出部３はそれぞれ集積回路化されていてもよく、アンプ１全体が１チップ上に構成されていてもよい。
【００１３】
入力端子ＩＮにはカップリングコンデンサＣ１を介して交流信号である音声信号が入力される。入力端子ＩＮはアンプＯＰ１の非反転（正相）入力端に接続される。アンプＯＰ１は入力された音声信号を増幅して正相の音声信号を得るものである。逆相の音声信号を得るアンプＯＰ２の非反転入力端は、端子６に接続された負入力用のコンデンサＣ２を介して基準電位点に接続される。アンプＯＰ２は入力された音声信号を増幅して逆相の音声信号を得るものである。
【００１４】
アンプＯＰ１の非反転入力端は抵抗Ｒ４を介して電源ＶＲＢの正極性端子に接続され、アンプＯＰ２の非反転入力端は抵抗Ｒ５を介して電源ＶＲＢの正極性端子に接続され、電源ＶＲＢの負極性端子は基準電位点に接続される。これにより、アンプＯＰ１，ＯＰ２の非反転入力端に所定のバイアスが印加される。
【００１５】
アンプＯＰ１の出力端と反転（逆相）入力端との間には抵抗Ｒ２が接続される。アンプＯＰ１の反転入力端は抵抗Ｒ１を介してアンプＯＰ２の反転入力端に接続される。アンプＯＰ２の出力端と反転入力端との間には抵抗Ｒ３が接続される。
【００１６】
入力端子ＩＮを介して入力された音声信号は、入力カップリングコンデンサＣ１によって直流分が除去されてアンプＯＰ１の非反転入力端に供給される。また、アンプＯＰ２の非反転入力はコンデンサＣ２を介して基準電位点に接続されて、ノイズ成分が除去される。アンプＯＰ１の増幅率は抵抗Ｒ１，Ｒ２の抵抗値によって決定され、アンプＯＰ２の増幅率は抵抗Ｒ１，Ｒ３の抵抗値によって決定される。
【００１７】
入力された音声信号はアンプＯＰ１によって増幅される。アンプＯＰ１の非反転入力端と反転入力端との仮想接地により、アンプＯＰ２の反転入力端にも入力音声信号と同電位の信号が印加される。入力された音声信号はアンプＯＰ２によって反転増幅されることになる。こうして、アンプＯＰ１は正相の音声信号を正相出力端子ＯＵＴＰに出力し、アンプＯＰ２は逆相の音声信号を逆相出力端子ＯＵＴＭに出力する。なお、図１では図示を省略しているが、出力端子ＯＵＴＰ，ＯＵＴＭにそれぞれ現れる正相及び逆相の音声信号がアンプ部２の出力としてスピーカ２４に供給されるようになっている。
【００１８】
なお、アンプ部２の構成は図１の構成に限定されるものではなく、１対のアンプによって正相出力端子ＯＵＴＰに正相の信号を出力し、逆相出力端子ＯＵＴＭに逆相の信号を出力するものであればどのような構成であってもよい。
【００１９】
次に、検出部３の説明を行う前に、関連技術において採用されているＤＣオフセット検出回路の構成及びその課題について説明する。
【００２０】
一般的に、シングルエンド出力のパワーアンプでは、出力端にＤＣブロッキングコンデンサを設けることで、ＤＣオフセットがスピーカに供給されることを防止している。
【００２１】
これに対し、２つのパワーアンプの出力をブリッジ接続して、正極性及び負極性の出力の差分によって２倍の出力を得るＢＴＬ（Bridged Transless）アンプでは、正極性及び負極性の出力に同じＤＣバイアスが印加されていることから、ＤＣブロッキングコンデンサは用いられない。
【００２２】
ところが、パワーアンプの入力端に接続されるカップリングコンデンサのリーク等の理由から、パワーアンプの出力に大レベルのＤＣオフセットが含まれてしまうことがある。そこで、このような大レベルのＤＣオフセットによるスピーカの損傷を防止するために、ＢＴＬアンプにおいては、ＤＣオフセットを検出するオフセット検出回路が採用される。      
【００２３】
図３は関連技術において採用されるＤＣオフセット検出回路を含むアンプを示す回路図である。図３において、アンプＯＰ１及びアンプＯＰ２等によって構成されるＢＴＬアンプは、図１のアンプ部２と同様の構成である。ＢＴＬアンプの出力端子ＯＵＴＰ及びＯＵＴＭには、それぞれ正相の音声信号又は逆相の音声信号が現れる。正相出力端子ＯＵＴＰは、コンパレータＣＯＭ１の非反転入力端に接続される。また、正相出力端子ＯＵＴＰは検出閾値ＶＲＭを発生する電源ＶＲＭの負極性端子に接続され、電源ＶＲＭの正極性端子はコンパレータＣＯＭ２の反転入力端に接続される。コンパレータＣＯＭ１の出力端は正相検出端子ＤＥＴ＿Ｐに接続される。
【００２４】
一方、逆相出力端子ＯＵＴＭはコンパレータＣＯＭ２の非反転入力端に接続される。また、正相出力端子ＯＵＴＰは検出閾値ＶＲＰを発生する電源ＶＲＰの負極性端子に接続され、電源ＶＲＰの正極性端子はコンパレータＣＯＭ１の反転入力端に接続される。コンパレータＣＯＭ２の出力端は逆相検出端子ＤＥＴ＿Ｍに接続される。
【００２５】
コンパレータＣＯＭ１は、正相出力端子ＯＵＴＰに現れる正相の音声信号から逆相出力端子ＯＵＴＭに現れる逆相の音声信号を減算した値が検出閾値ＶＲＰよりも高い場合にハイレベル（以下、Ｈレベルという）となり、それ以外の場合にローレベル（以下、Ｌレベルという）となる正相の検出結果を正相検出端子ＤＥＴ＿Ｐに出力する。また、コンパレータＣＯＭ２は、正相出力端子ＯＵＴＰに現れる正相の音声信号から逆相出力端子ＯＵＴＭに現れる逆相の音声信号を減算した値が検出閾値ＶＲＭよりも低い場合にＨレベルとなり、それ以外の場合にＬレベルとなる逆相の検出結果を逆相検出端子ＤＥＴ＿Ｍに出力する。コンパレータＣＯＭ１，ＣＯＭ２の出力はＯＲ回路ＯＲ１に与えられ、ＯＲ回路ＯＲ１は、２入力の論理和出力を検出結果として検出端子ＤＥＴに出力する。
【００２６】
図４は関連技術における検出結果を示すタイミングチャートである。なお、以後の説明においては、正相出力端子ＯＵＴＰに現れる音声信号から逆相出力端子ＯＵＴＭに現れる音声信号を減算した信号をＢＴＬ出力とし、このＢＴＬ出力の波形によって動作を説明する。図４のＢＴＬ出力が検出閾値ＶＲＰよりも正側に大きくなると、コンパレータＣＯＭ１がＨレベルとなり、検出閾値ＶＲＭよりも負側に大きくなると、コンパレータＣＯＭ２がＨレベルとなる。こうして、ＯＲ回路ＯＲ１からの検出結果は、図４に示すＨ，Ｌが切換るパルスとなる。
【００２７】
図４のオフセット期間は、入力カップリングコンデンサＣ１のリーク等の理由により、ＢＴＬアンプの出力にＤＣオフセットが生じたことを示している。図４の時刻ｔ１においては、オフセットがない状態でＢＴＬ出力振幅が検出閾値ＶＲＰ，ＶＲＭを超えるので、検出結果はＨレベルとＬレベルとが頻繁に変化する信号となる。図４の時刻ｔ２の波形は、オフセットが発生した状態で且つ無信号の状態であることを示している。この場合には、検出結果はＨレベルで安定しており、オフセット有と判定することができる。図４の時刻ｔ３の波形は、オフセットが発生した状態で有信号の状態であることを示している。ＢＴＬ出力が検出閾値ＶＲＰ，ＶＲＭを超えない箇所があるので、検出結果はＨレベルとＬレベルとで変化する。図４の時刻ｔ４の波形は、オフセットがない状態で無信号の状態を示している。この場合には、検出結果はＬレベルで安定しており、オフセットなしと判定することができる。
【００２８】
図３の検出端子ＤＥＴは、直列に接続された抵抗Ｒ６及びコンデンサＣ３によるローパスフィルタを介して基準電位点に接続される。検出端子ＤＥＴに現れる検出結果は、ローパスフィルタによって積分され、抵抗Ｒ６及びコンデンサＣ３の接続点には検出結果の積分結果が現れる。この積分結果がＤＣオフセットの判定出力として判定出力端子ＤＥＣを介して出力される。
【００２９】
判定出力端子ＤＥＣに現れる判定出力は、検出端子ＤＥＴに現れる検出結果のＨレベル，Ｌレベルが頻繁に切換る場合でも、図４に示すように、比較的緩やかに変化する波形であり、有信号の場合でもある程度のオフセット判定は可能である。
【００３０】
しかしながら、図４はＢＴＬ出力の振幅が検出閾値ＶＲＰ，ＶＲＭを少し超える程度の比較的レベルが小さい場合の例である。ＢＴＬ出力の振幅が比較的大きくなると、例えばクリップレベル近傍の音声信号が入力された場合には、検出端子ＤＥＴに現れる検出結果は短時間だけＬレベルで、殆どの期間はＨレベルの信号となり、オフセットの有無に拘わらずオフセット有と誤判定されてしまう。また、図３の関連技術では、抵抗Ｒ６及びコンデンサＣ３によるローパスフィルタを採用した例を示しているが、このローパスフィルタは、音声信号よりも十分低いカットオフ特性に設定する必要があり、外付け部品増加とコストアップを招来する。
【００３１】
図３の関連技術は、アンプ部の出力に発生したＤＣオフセットを、正相音声信号及び逆相音声信号をそれぞれ検出閾値と比較し、各検出結果をＯＲ回路ＯＲ１によって合成することで１つの検出結果を得、この検出結果に基づいて得た判定出力を１つの判定出力端子ＤＥＣを介して出力するようになっている。即ち、図３の関連技術は、集積回路化した場合のピン数を少なくすることができるという利点がある。
【００３２】
しかしながら、図３の関連技術では、検出端子ＤＥＴに現れる検出結果は、ＢＴＬ出力が正側の検出閾値と負側の検出閾値を超えるか否かを判定したものであり、上述したように、大振幅の入力に対しては殆どの期間Ｈレベルで、短時間だけＬレベルの波形となってしまう。このため、大振幅入力時には、誤った判定出力が出力される可能性がある。
なお、負電源を設けたシングルエンドアンプにおいても、ブロッキングコンデンサを用いない場合があり、同様の問題を有する。
【００３３】
そこで、実施の形態においては、ＢＴＬ出力と正側の検出閾値との比較による検出結果及びＢＴＬ出力と負側の検出閾値との比較による検出結果に基づいて、それぞれＤＣオフセットを判定し、各判定結果を合成することで、１つの判定出力端子ＤＥＣから判定出力を出力するようになっている。この場合、ＤＣオフセットの判定に際してローパスフィルタを用いておらず、集積回路化に優れている。
【００３４】
図１に示すように、実施の形態においては、検出部３は、比較部としてのコンパレータＣＯＭ１，ＣＯＭ２の出力をそれぞれ正相判定部４Ｐ又は逆相判定部４Ｍに与えている。電源ＶＲＭ，ＶＲＰ及びコンパレータＣＯＭ１，ＣＯＭ２の構成は図３と同様であり、コンパレータＣＯＭ１は、正相出力端子ＯＵＴＰに現れる正相の音声信号から逆相出力端子ＯＵＴＭに現れる逆相の音声信号を減算した信号、即ち、ＢＴＬ出力が検出閾値ＶＲＰよりも高い場合にＨレベルとなり、それ以外の場合にローレベルＬレベルとなる正相の検出結果を出力する。また、コンパレータＣＯＭ２は、ＢＴＬ出力が検出閾値ＶＲＭよりも低い場合にＨレベルとなり、それ以外の場合にＬレベルとなる逆相の検出結果を出力する。
【００３５】
実施の形態においては、コンパレータＣＯＭ１の出力は正相判定部４Ｐの正相検出端子ＤＥＴ＿Ｐに与えられる。また、コンパレータＣＯＭ２の出力は逆相判定部４Ｍの逆相検出端子ＤＥＴ＿Ｍに与えられる。正相判定部４Ｐと逆相判定部４Ｍとは相互に同一構成であり、図１では逆相判定部４Ｍの構成は図示及び説明を省略する。なお、正相判定部４Ｐ，４Ｍにおいて同一の構成要素には同一の符号を付すと共に、正相判定部４Ｐの各構成要素と逆相判定部４Ｍの各構成要素とを区別する必要がある場合には、それぞれ各構成要素の符号にＰ又はＭを追加するものとする。
【００３６】
正相判定部４Ｐのアップダウンカウンタ１１Ｐには正相検出端子ＤＥＴ＿Ｐを介して正相の検出結果が与えられる。逆相判定部４Ｍのアップダウンカウンタ１１Ｍには逆相検出端子ＤＥＴ＿Ｍを介して逆相の検出結果が与えられる。正相の検出結果はカウント制御部１５Ｐにも供給される。発振器５は所定周波数のクロックＣＫを発生し、正相判定部４Ｐ及び逆相判定部４Ｍのカウント制御部１５Ｐ，１５ＭにクロックＣＫを供給する。カウント制御部１５Ｐは、クロックＣＫをアップダウンカウンタ１１Ｐに供給すると共に、正相の検出結果に基づいてアップカウント及びダウンカウントを制御するためのアップダウン識別信号ＵＤを発生してアップダウンカウンタ１１Ｐに出力するようになっている。また、カウント制御部１５Ｍは、クロックＣＫをアップダウンカウンタ１１Ｍに供給すると共に、逆相の検出結果に基づいてアップカウント及びダウンカウントを制御するためのアップダウン識別信号ＵＤを発生してアップダウンカウンタ１１Ｍに出力するようになっている。なお、クロックＣＫについては後述する。
【００３７】
アップダウンカウンタ１１Ｐは、正相の検出結果のＨレベル期間にクロックＣＫをアップカウントし、正相の検出結果のＬレベル期間にクロックＣＫをダウンカウントする。アップダウンカウンタ１１Ｐからのカウント値は、正相の検出結果のＨレベル期間が長い程大きくなり、Ｌレベル期間が長い程小さくなる。アップダウンカウンタ１１Ｍは、逆相の検出結果のＨレベル期間にクロックＣＫをアップカウントし、逆相の検出結果のＬレベル期間にクロックＣＫをダウンカウントする。アップダウンカウンタ１１Ｍからのカウント値は、逆相の検出結果のＨレベル期間が長い程大きくなり、Ｌレベル期間が長い程小さくなる。アップダウンカウンタ１１のカウント値はオーバフロー検出部１２及びアンダフロー検出部１３に供給される。
【００３８】
オーバフロー検出部１２は、アップダウンカウンタ１１のカウント値がオーバフローすると、ＬレベルからＨレベルに変化するオーバフロー検出結果を出力する。なお、オーバフロー検出部１２は、アップダウンカウンタ１１のカウント値が所定の閾値（以下、オーバフロー設定値という）よりも大きくなった場合にオーバフローが発生したものと判定して、ＬレベルからＨレベルに変化するオーバフロー検出結果を出力してもよい。即ち、実施形態においては、オーバフローは、アップダウンカウンタ１１のカウント値がオーバフローしたか又はオーバフロー設定値に到達したことをいうものとする。
【００３９】
アンダフロー検出部１３は、アップダウンカウンタ１１のカウント値がアンダフローすると、ＬレベルからＨレベルに変化するアンダフロー検出結果を出力する。なお、アンダフロー検出部１３は、アップダウンカウンタ１１のカウント値が所定の閾値（以下、アンダフロー設定値という）よりも小さくなった場合にアンダフローが発生したものと判定して、ＬレベルからＨレベルに変化するアンダフロー検出結果を出力してもよい。即ち、実施形態においては、アンダフローは、アップダウンカウンタ１１のカウント値がアンダフローしたか又はアンダフロー設定値に到達したことをいうものとする。
【００４０】
図５Ａ及び図５Ｂは正相判定部４Ｐ及び逆相判定部４Ｍの判定を説明するための説明図である。図５Ａ及び図５ＢはＢＴＬ出力のレベルが極めて大きい場合の例を示している。図５Ａは図３の関連技術の検出端子ＤＥＴから出力される検出結果を示し、図５Ｂは図１の正相検出端子ＤＥＴ＿Ｐから出力される正相の検出結果を示している。図３の関連技術における検出結果は、コンパレータＣＯＭ１，ＣＯＭ２の出力をＯＲ演算したものであり、上述したように、レベルが大きいＢＴＬ出力の場合には、殆どの期間においてＨレベルとなる。このため、上述したように、オフセットが生じていない期間であっても、オフセット期間と同様に、判定出力端子ＤＥＣからの判定出力はレベルが高くなってオフセット有りと判定されてしまう。
【００４１】
これに対し、図５Ｂに示すように、正相検出端子ＤＥＴ＿Ｐから出力される正相の検出結果は、オフセットが生じていなければ、平均的には、Ｈレベル期間に比べてＬレベル期間の方が長くなると考えられる。一方、オフセット期間においては、殆どの期間においてＨレベルが維持されると考えられる。逆相検出端子ＤＥＴ＿Ｍから出力される逆相の検出結果も同様である。従って、オフセットが生じている期間において、アップダウンカウンタ１１のカウント値をオーバフロー設定値に到達するようにすることができると同時に、オフセットが生じていない期間におけるアップダウンカウンタ１１のカウント値を、オーバフロー設定値以下の値となるように設定することが可能である。
【００４２】
実施の形態においては、正相及び逆相判定部４Ｐ，４Ｍは、アップダウンカウンタ１１のカウント値がオーバフロー設定値よりも大きくなった場合にオフセットが生じたものと判定し、アップダウンカウンタ１１のカウント値がアンダフロー設定値よりも小さくなった場合にオフセットが消滅したものと判定するようになっている。即ち、オーバフロー検出部１２からのオーバフロー検出結果は、オフセットが発生したことの判定を示し、アンダフロー検出部１３からのアンダフロー検出結果は、オフセットが消滅したことの判定を示す。
【００４３】
オーバフロー検出部１２からのオーバフロー検出結果は、ＯＲ回路ＯＲ２の入力端に供給されると共に、ＲＳフリップフロップ（ＲＳＦＦ）１４のセット端ＳＥＴにも供給される。また、アンダフロー検出部１３からのアンダフロー検出結果は、ＯＲ回路ＯＲ２の入力端に供給されると共に、ＲＳフリップフロップ（ＲＳＦＦ）１４のリセット端ＲＳＥＴにも供給される。
【００４４】
ＲＳＦＦ１４Ｐは、セット端ＳＥＴに供給されるＨレベルのオーバフロー検出結果によって、Ｈレベルの正相の判定結果を出力し、リセット端ＲＳＥＴに供給されるＨレベルのアンダフロー検出結果によって、Ｌレベルの正相の判定結果を出力する。なお、ＲＳＦＦ１４ＰからのＨレベルの正相の判定結果はオフセット期間であることを示し、ＲＳＦＦ１４ＰからのＬレベルの正相の判定結果はオフセット期間でないことを示している。ＲＳＦＦ１４Ｐの出力は正相の判定出力として、正相判定端子ＤＥＣ＿Ｐから出力される。
【００４５】
同様に、ＲＳＦＦ１４Ｍは、セット端ＳＥＴに供給されるＨレベルのオーバフロー検出結果によって、Ｈレベルの逆相の判定結果を出力し、リセット端ＲＳＥＴに供給されるＨレベルのアンダフロー検出結果によって、Ｌレベルの逆相の判定結果を出力する。なお、ＲＳＦＦ１４ＭからのＨレベルの逆相の判定結果はオフセット期間であることを示し、ＲＳＦＦ１４ＭからのＬレベルの逆相の判定結果はオフセット期間でないことを示している。ＲＳＦＦ１４Ｍの出力は逆相の判定出力として、逆相判定端子ＤＥＣ＿Ｍから出力される。
【００４６】
ＯＲ回路ＯＲ２は、Ｈレベルのオーバフロー検出結果又はＨレベルのアンダフロー検出結果が入力されると、アップダウンカウンタ１１がそれ以上カウントしないように、カウント制御部１５に停止信号を出力するようになっている。カウント制御部１５は、停止信号が入力されると、クロックＣＫの出力を停止するようになっている。オーバフロー検出結果によってクロックＣＫが停止した場合には、アップダウンカウンタ１１のカウント値はオーバフロー設定値で固定される。この状態でカウント制御部１５に入力される正相又は逆相の検出結果がＬレベルに変化すると、カウント制御部１５はクロックＣＫの供給を再開する。これにより、アップダウンカウンタ１１はダウンカウントを開始するようになっている。また、アンダフロー検出結果によってクロックＣＫが停止した場合には、アップダウンカウンタ１１のカウント値はアンダフロー設定値で固定される。この状態でカウント制御部１５に入力される正相又は逆相の検出結果がＨレベルに変化すると、カウント制御部１５はクロックＣＫの供給を再開する。これにより、アップダウンカウンタ１１はアップカウントを開始するようになっている。
【００４７】
このように、正相判定部４Ｐは、正相の検出結果が比較的長い期間Ｈレベルになることによってカウント値がオーバフロー設定値に到達し、オフセットが生じたことを判定するようになっている。また、逆相判定部４Ｍは、逆相の検出結果が比較的長い期間Ｈレベルになることによってカウント値がオーバフロー設定値に到達し、オフセットが生じたことを判定するようになっている。この場合、どの程度の期間Ｈレベルとなることでカウント値がオーバフロー設定値に到達するかは、ＢＴＬ出力の周期、即ち、音声信号周期に対するクロックＣＫの周期、及びオーバフロー設定値によって決定される。
【００４８】
ＢＴＬ出力の１周期毎に確実に検出閾値との比較を行うためには、発振器５からのクロックＣＫの周波数は入力音声信号帯域の２倍以上であることが好ましい。そこで、発振器５の発振周波数（クロックＣＫの周波数）は、例えば６０ＫＨｚに設定する。一方、アップダウンカウンタ１１は、ＢＴＬ出力が検出閾値を超える期間中にクロックＣＫをカウントアップするので、ＤＣオフセットが発生していない場合でも音声信号の周期が長い程カウント値が大きくなる。ＤＣオフセットが発生していない場合には、アップダウンカウンタ１１のカウント値がオーバフローしないように、ＢＴＬ出力が可聴周波数の最低値である２０Ｈｚの場合を考慮してアップダウンカウンタ１１のビット数を決定する。
【００４９】
即ち、アップダウンカウンタ１１としては、（１／２０Ｈｚ）／（１／６０ＫＨｚ）＝３０００カウント以上のカウント値を出力できるものであればよい。例えば、アップダウンカウンタ１１としては、４０９６カウント可能な１２ビットカウンタを採用してもよい。
【００５０】
なお、必ずしも入力音声信号帯域の２倍以上の周波数のクロックＣＫが必要なわけではなく、クロック周波数を低くして、アンダーサンプリング動作させてもよく、アップダウンカウンタ１１のカウンタ段数を必ずしも上述した３０００カウント以上のカウント値を出力できるものにする必要はない。
【００５１】
正相判定端子ＤＥＣ＿Ｐから出力された正相の判定出力及び逆相判定端子ＤＥＣ＿Ｍから出力された逆相の判定出力はＯＲ回路ＯＲ３に入力される。出力部としてのＯＲ回路ＯＲ３は、２入力に対するＯＲ演算を行って演算結果を判定出力として判定出力端子ＤＥＣに出力する。判定出力端子ＤＥＣに出力された判定出力が図２の制御部２１に供給されるようになっている。
【００５２】
制御部２１は、判定出力によって、アンプ部２の出力にＤＣオフセットが生じていることが示された場合には、例えばシステムをシャットダウンさせるようになっていてもよい。
【００５３】
次に、このように構成された実施の形態の動作について、図６及び図７のタイミングチャートを参照して説明する。
【００５４】
入力端子ＩＮを介して入力される音声信号は、アンプＯＰ１，ＯＰ２によって増幅され、オペアンプＯＰ１，ＯＰ２の出力端には、それぞれ正相の音声信号又は逆相の音声信号が現れる。コンパレータＣＯＭ１は、ＢＴＬ出力が検出閾値ＶＲＰよりも高い場合にＨレベルとなり、それ以外の場合にＬレベルとなる正相の検出結果を正相検出端子ＤＥＴ＿Ｐに出力する。図６に示すように、ＢＴＬ出力に対して実線にて示す正相の検出結果が得られる。
【００５５】
また、コンパレータＣＯＭ２は、ＢＴＬ出力が検出閾値ＶＲＭよりも低い場合にＨレベルとなり、それ以外の場合にＬレベルとなる逆相の検出結果を逆相検出端子ＤＥＴ＿Ｍに出力する。図６に示すように、ＢＴＬ出力に対して破線にて示す逆相の検出結果が得られる。
【００５６】
正相の検出結果は正相判定部４Ｐのアップダウンカウンタ１１Ｐに与えられる。アップダウンカウンタ１１Ｐは、ＢＴＬ出力が検出閾値ＶＲＰを超えて正相の検出結果がＨレベルになるとアップカウントを開始し、ＢＴＬ出力が検出閾値ＶＲＰよりも小さくなって正相の検出結果がＬレベルになるとダウンカウントを開始する。図６の正相判定部４Ｐのカウント値は、この場合におけるアップダウンカウンタ１１Ｐのカウント値を示している。アップダウンカウンタ１１Ｐのカウント値は、オーバフロー検出部１２Ｐ及びアンダフロー検出部１３Ｐによってそれぞれオーバフロー設定値又はアンダフロー設定値に到達したか否かが判定される。
【００５７】
図６の例では、アップダウンカウンタ１１Ｐのカウント値はオーバフロー設定値に到達しておらず、オーバフロー検出部１２ＰはＨレベルのオーバフロー検出結果を出力していない。一方、アップダウンカウンタ１１Ｐのカウント値はアンダフロー設定値に到達しており、アンダフロー検出部１３ＰはＨレベルのアンダフロー検出結果を出力している。この場合には、正相判定端子ＤＥＣ＿Ｐからはオフセットが発生していないことを示す正相の判定結果が出力される。また、カウント制御部１５Ｐは、アンダフロー検出結果によってクロックＣＫの発生を停止し、アップダウンカウンタ１１Ｐのカウント値はアンダフロー設定値を維持する。ＢＴＬ出力が上昇して検出閾値ＶＲＰを超えると、正相の検出結果が再びＨレベルとなり、カウント制御部１５ＰはクロックＣＫの供給を再開し、アップダウンカウンタ１１ＰはクロックＣＫのカウントアップを再開する。
【００５８】
以後同様の動作が繰り返される。しかし、アップダウンカウンタ１１Ｐのカウント値は、図６の全期間においてオーバフロー設定値に到達していない。
【００５９】
逆相の検出結果は逆相判定部４Ｍのアップダウンカウンタ１１Ｍに与えられる。アップダウンカウンタ１１Ｍは、ＢＴＬ出力が検出閾値ＶＲＭを超えて逆相の検出結果がＨレベルになるとアップカウントを開始し、ＢＴＬ出力が検出閾値ＶＲＭよりも大きくなって逆相の検出結果がＬレベルになるとダウンカウントを開始する。図６の逆相判定部４Ｍのカウント値は、この場合におけるアップダウンカウンタ１１Ｍのカウント値を示している。アップダウンカウンタ１１Ｍのカウント値は、オーバフロー検出部１２Ｍ及びアンダフロー検出部１３Ｍによってそれぞれオーバフロー設定値又はアンダフロー設定値に到達したか否かが判定される。
【００６０】
図６の例では、オフセットが生じるまでは、アップダウンカウンタ１１Ｍのカウント値はオーバフロー設定値に到達しておらず、オーバフロー検出部１２ＭはＨレベルのオーバフロー検出結果を出力していない。一方、アップダウンカウンタ１１Ｍのカウント値はアンダフロー設定値に到達しており、アンダフロー検出部１３ＭはＨレベルのアンダフロー検出結果を出力している。この場合には、逆相判定端子ＤＥＣ＿Ｍからはオフセットが発生していないことを示す逆相の判定結果が出力される。また、カウント制御部１５Ｍは、アンダフロー検出結果によってクロックＣＫの発生を停止し、アップダウンカウンタ１１Ｍのカウント値はアンダフロー設定値を維持する。ＢＴＬ出力が下降して検出閾値ＶＲＭを超えると、逆相の検出結果が再びＨレベルとなり、カウント制御部１５ＭはクロックＣＫの供給を再開し、アップダウンカウンタ１１ＭはクロックＣＫのカウントアップを再開する。
【００６１】
図６のオフセット期間はＢＴＬ出力にオフセットが生じている期間を示している。オフセットが生じると、ＢＴＬ出力が検出閾値ＶＲＭを超える期間が長くなり、逆相の検出結果のＨレベル期間が長くなって、アップダウンカウンタ１１Ｍのカウント値が増大し、オーバフロー設定値に到達する。これにより、オーバフロー検出部１２ＭはＨレベルのオーバフロー検出結果を出力する。このオーバフロー検出結果によって、ＲＳＦＦ１４ＭはＨレベルの逆相の判定結果を逆相判定端子ＤＥＣ＿Ｍに出力する。
【００６２】
ＯＲ回路ＯＲ３は、正相判定端子ＤＥＣ＿Ｐに現れる正相の判定結果と逆相判定端子ＤＥＣ＿Ｍに現れる逆相の判定結果とのＯＲ演算を行い、演算結果を判定出力として出力する。こうして、図６に示すように、オフセット期間の開始から所定期間（以下、判定期間という）経過後に、オフセットが生じていることを示すＨレベルの判定出力が出力される。
【００６３】
なお、カウント値がオーバフロー設定値に到達すると、カウント制御部１５Ｍは、オーバフロー検出結果によってクロックＣＫの発生を停止し、アップダウンカウンタ１１Ｍのカウント値はオーバフロー設定値を維持する。ＢＴＬ出力が上昇して検出閾値ＶＲＭよりも大きくなると、逆相の検出結果が再びＬレベルとなり、カウント制御部１５ＭはクロックＣＫの供給を再開し、アップダウンカウンタ１１ＭはクロックＣＫのカウントダウンを再開する。この場合でも、ＲＳＦＦ１４はＨレベルのアンダフロー検出結果がリセット端ＲＳＥＴに入力されるまで、Ｈレベルの判定結果を維持する。アップダウンカウンタ１１Ｍのカウント値が、アンダフロー設定値に到達すると、ＲＳＦＦ１４はＨレベルのアンダフロー検出結果によってリセットされて、判定結果をオフセットが生じていないことを示すＬレベルに変化させる。
【００６４】
図７は判定期間を説明するためのものである。実施の形態においては、カウント出力がオーバフロー設定値を超えることによってオフセットが生じていることを示す判定結果が得られ、オーバフロー設定値に到達していたカウント値がアンダフロー設定値に到達することによってオフセットが消滅したことを示す判定結果が得られる。従って、図７に示すように、オフセットが発生したとしても、オフセットの発生を示す判定結果が得られるまでには所定の判定期間が必要である。また、同様に、オフセットが消滅したとしても、オフセットの消滅を示す判定結果が得られるまでには所定の判定期間が必要である。この判定期間は、クロックＣＫの周波数及びオーバフロー設定値又はアンダフロー設定値によって決定される。なお、図７の例は、１クロックＣＫ当たりのアップカウントのカウント上昇分と１クロックＣＫ当たりのダウンカウントのカウント下降分とを変えて、オフセット発生時の判定期間に比べてオフセット消滅時の判定期間が短くなるように設定した例を示している。
【００６５】
このように実施の形態においては、ＢＴＬ出力が正の検出閾値を超えたか否かを示す正相の検出結果と、ＢＴＬ出力が負の検出閾値を超えたか否かを示す逆相の検出結果とがそれぞれ与えられ、それぞれＤＣオフセットを判定し、各判定結果を合成することで、１つの判定出力端子ＤＥＣから判定出力を出力するようになっている。オフセットか生じていない期間においては、ＢＴＬ出力が正の検出閾値を超える期間はその他の期間よりも短く、また、ＢＴＬ出力が負の検出閾値を超える期間はその他の期間よりも短い。従って、正相の検出結果と逆相の検出結果とに対して別々にＤＣオフセットの判定を行っているので、オフセットが生じていない場合においてオフセットが生じているという誤判定が行われることはない。また、オフセットが発生すると、ＢＴＬ出力は正の検出閾値を超える時間又は負の検出閾値を超える時間が増大することになり、オフセットを確実に検出することができる。これにより、交流信号の入力中であっても常時正確なオフセット判定が可能である。即ち、音響システムにおいて音声信号を再生している途中であってもオフセットの発生を検出することができる。これにより、アンプ出力が供給されるスピーカにおける損傷を確実に防止することが可能である。しかも、オフセットの判定は、正負の検出結果が検出閾値を超えた期間をカウントしカウント値を比較することにより行われており、判定出力を得るためにローパスフィルタ等は不要であり、集積回路化に優れている。また、正相及び逆相の判定結果を合成して１つの判定出力端子から出力するようになっており、ピン数が増大することを防止することができる。即ち、外付けフィルタ等が不要で、全ての部品をワンチップＩＣに納めることができるので安価に提供できる。
（第２の実施の形態）
図８は本発明の第２の実施の形態を示す回路図である。第１の実施の形態においては、ＤＣオフセットの検出をカウンタを用いてデジタル的に行った。しかし、正相音声信号と正側の検出閾値との検出結果及び逆相音声信号と負側の検出閾値との検出結果に基づいてそれぞれＤＣオフセットを判定すれば、確実なオフセット検出が可能であり、アナログ的にＤＣオフセットを検出してもよい。
【００６６】
図８のオフセット検出回路は検出部３に代えて検出部３０を採用した点が図１のオフセット検出回路と異なる。検出部３０は、正相判定部４Ｐ、逆相判定部４Ｍ、発振器５及びＯＲ回路ＯＲ３に代えて、抵抗Ｒ１１及びコンデンサＣ１１により構成されるローパスフィルタ、抵抗Ｒ１２及びコンデンサＣ１２により構成されるローパスフィルタ、コンパレータＣＯＭ３，ＣＯＭ４及びＯＲ回路ＯＲ４を採用した点が図１の検出部３と異なる。
【００６７】
正相検出端子ＤＥＴ＿Ｐは、抵抗Ｒ１１及びコンデンサＣ１１を介して基準電位点に接続されており、抵抗Ｒ１１とコンデンサＣ１１との接続点が正相判定端子ＤＥＣ＿Ｐに接続される。また、逆相検出端子ＤＥＴ＿Ｍは、抵抗Ｒ１２及びコンデンサＣ１２を介して基準電位点に接続されており、抵抗Ｒ１２とコンデンサＣ１２との接続点が逆相判定端子ＤＥＣ＿Ｍに接続される。
【００６８】
抵抗Ｒ１１及びコンデンサＣ１１により構成されるローパスフィルタは、正相検出端子ＤＥＴ＿Ｐに現れる正相の検出結果を積分する。この積分結果がＤＣオフセットの正相の判定結果として正相判定端子ＤＥＣ＿Ｐを介して出力される。また、抵抗Ｒ１２及びコンデンサＣ１２により構成されるローパスフィルタは、逆相検出端子ＤＥＴ＿Ｍに現れる逆相の検出結果を積分する。この積分結果がＤＣオフセットの逆相の判定結果として逆相判定端子ＤＥＣ＿Ｍを介して出力される。コンパレータＣＯＭ３は正相の判定結果を閾値電圧ＶＤＣと比較することで２値化し、コンパレータＣＯＭ４は逆相の判定結果を閾値ＶＤＣと比較することで２値化する。ＯＲ回路ＯＲ４は、コンパレータＣＯＭ３，ＣＯＭ４からの正相の判定結果と逆相の判定結果との論理和演算を行って、演算結果を判定出力として判定出力端子ＤＥＣを介して出力する。
【００６９】
このように構成された実施の形態においては、ローパスフィルタによってＤＣオフセットの判定が行われる。図５Ｂに示すように、正相検出端子ＤＥＴ＿Ｐから出力される正相の検出結果及び逆相検出端子ＤＥＴ＿Ｍから出力される逆相の検出結果は、オフセットが生じていなければ、平均的には、Ｈレベル期間に比べてＬレベル期間の方が長くなり、オフセット期間においては、殆どの期間においてＨレベルが維持される。従って、オフセットが生じていない期間においては、ＢＴＬ出力のレベルに拘わらず、抵抗Ｒ１１及びコンデンサＣ１１によるローパスフィルタ及び抵抗Ｒ１２及びコンデンサＣ１２によるローパスフィルタにより得られる正相及び逆相の判定結果は、いずれも所定の閾値（ＶＤＣ）よりも大きな値とはならない。一方、オフセットが生じている期間においては、正相及び逆相の判定結果のいずれか一方は、所定の閾値（ＶＤＣ）よりも大きな値となる。
【００７０】
ＯＲ回路ＯＲ４は、正相及び逆相の判定結果の論理和を判定出力として判定出力端子ＤＥＣから出力する。従って、判定出力は、ＤＣオフセットが発生している期間にのみＨレベルとなり、ＤＣオフセットを確実に検出可能である。
【００７１】
このように本実施の形態においても、交流信号の入力中があっても常時正確なオフセット判定が可能である。
（第３の実施の形態）
図９は本発明の第３の実施の形態を示す回路図である。本実施の形態におけるアンプ部２の構成は図１と同様であり図示を省略する。図９において図１と同一の構成要素には同一符号を付して説明を省略する。
【００７２】
ＢＴＬ出力が検出閾値ＶＲＰ又はＶＲＭを超える期間は、ＢＴＬ出力にオフセットが生じていない場合には、必ずＢＴＬ出力周期の半分よりも短い期間となる。即ち、第１及び第２の実施の形態においては、ＤＣオフセットが発生していなければＢＴＬ出力が検出閾値を超える期間のデューティ比は５０％よりも小さいことを利用して、ＤＣオフセットの誤検出を防止した。
【００７３】
しかしながら、何らかの理由によりこの条件が満たされない場合が考えられる。例えば、音声信号の振幅が大きく、ＢＴＬ出力がクリップしてしまう場合等においては、ＢＴＬ出力が検出閾値を超える期間の割合が大きくなり、誤検出のマージンが少なくなることも考えられる。更に、アンプＯＰ１，ＯＰ２の増幅が非線形に行われる場合には、ＢＴＬ出力が歪み、正の期間と負の期間とのデューティ比が比較的大きく変化してしまうことも考えられる。この場合には、ＤＣオフセットが発生していない場合であっても、ＢＴＬ出力が検出閾値を超える期間のデューティ比が５０％を超える場合がないとはいえない。
【００７４】
そこで、本実施の形態においては、ＢＴＬ出力が検出閾値を超える期間に対応したアップダウンカウンタ１１のカウント値を減少させることにより、ＤＣオフセットの誤検出を確実に防止するようになっている。
【００７５】
図９の検出部４１は、図１の正相判定部４Ｐ及び逆相判定部４Ｍに夫々代えて、間引き部１６Ｐを追加した正相判定部４０Ｐ及び間引き部１６Ｍ（図示省略）を追加した逆相判定部４０Ｍを採用したものである。正相判定部４０Ｐと逆相判定部４０Ｍとは相互に同一構成であり、間引き部１６Ｐ，１６Ｍをそれぞれ区別しない場合には、間引き部１６というものとする。
【００７６】
間引き部１６には、カウント制御部１５からクロックＣＫが与えられる。間引き部１６は、ＢＴＬ出力が検出閾値を超える期間、即ち、正相又は逆相の検出結果がＨレベルの期間中の所定期間にクロックＣＫを間引いたクロックＣＣＫを発生してアップダウンカウンタ１１に供給するようになっている。アップダウンカウンタ１１は、正相又は逆相の検出結果がＨレベルの期間にはクロックＣＣＫをアップカウントする。
【００７７】
例えば、間引き部１６は、クロックＣＫを分周（例えば３２分周）して得た削減信号と正相又は逆相の検出結果とのＡＮＤ演算によって、クロックＣＫを間引く間引き期間を求め、この間引き期間においてクロックＣＫを間引いたクロックＣＣＫを発生させてもよい。即ち、間引き期間のクロックＣＫの数だけ、アップダウンカウンタ１１のカウント値を減少させることができる。
【００７８】
入力される音声信号と発振器５とは非同期に動作しており、また、アップダウンカウンタ１１の段数は十分に多いので、ＢＴＬ出力が検出閾値を超える期間においてランダムに削減信号が発生する。これにより、ＤＣオフセットが発生していない場合には、ＢＴＬ出力に波形歪が生じている場合等であっても、アップダウンカウンタ１１のカウント値が減少し、オーバフロー設定値に到達することが確実に防止される。
【００７９】
なお、通常の音声信号であれば、正相又は逆相の検出結果のＨレベル期間継続して、入力される音声信号とクロックＣＫとが同期するということは殆どない。しかし仮に、削減信号が正相又は逆相の検出結果のＬレベル期間に連続して発生した場合には、間引き部１６は、次のＨレベル期間において強制的に間引き期間を発生させて、クロックＣＫを間引いたクロックＣＣＫを生成するようになっていてもよい。
【００８０】
次に、このように構成された実施の形態の動作について図１０のタイミングチャートを参照して説明する。
【００８１】
カウント制御部１５からのクロックＣＫは間引き部１６に供給される。間引き部１６は、例えば、クロックＣＫを分周して削減信号を生成する。図１０はこの例を示しており、削減信号は所定の周期で発生している。
【００８２】
間引き部１６は、削減信号と正相又は逆相の検出結果を用いて、ＢＴＬ出力が検出閾値を超える期間中においてクロックＣＫを間引く期間を示す間引き期間を求める。図１０に示すように、正相の検出結果は、ＢＴＬ出力が検出閾値ＶＲＰを超えるとＨレベルとなり、その他の期間はＬレベルである。間引き部１６は、正相又は逆相の検出結果と削減信号とのＡＮＤ演算によって、間引き期間を求める。
【００８３】
従って、間引き期間は、図１０の期間Ｔ１及びＴ３のうちのＵＴで示す期間となる。間引き期間においてクロックＣＫが間引かれて得られたクロックＣＣＫがアップダウンカウンタ１１に供給される。図１０の各期間Ｔ１〜Ｔ３中のＣＴで示される期間は、カウントアップが行われる期間であり、ＵＴで示される期間はカウントアップが停止する期間である。なお、図１０の各期間Ｔ１〜Ｔ３以外の期間は、アップダウンカウンタ１１はクロックＣＣＫをダウンカウントする。
【００８４】
図１０に示すように、削減信号が２回連続して正相又は逆相の検出結果のＬレベル期間に発生した場合には、間引き部１６は、次の期間Ｔ３において強制的に間引き期間を設定して、クロックＣＫを間引いて得たクロックＣＣＫをアップダウンカウンタ１１に供給する。これにより、ランダムに削減信号を発生させた場合でも、オフセットを誤検出することを確実に防止することができる。
【００８５】
このような間引き期間により、アップダウンカウンタ１１のカウント値は増加が抑制され、ＢＴＬ出力に波形歪等が生じている場合でも、オフセットが発生していなければオーバフロー設定値に到達することはない。
【００８６】
このように本実施の形態においても、第１の実施の形態と同様の効果を得ることができる。更に、本実施の形態においては、アップダウンカウンタのカウント値を抑制するようになっており、ＢＴＬ出力に波形歪等が生じている場合でも、オフセットが発生していなければオフセットが誤検出されることを確実に防止することができる。
【００８７】
なお、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。
【００８８】
例えば、上記各実施の形態においては、アンプとしてＢＴＬ構成のアンプを採用する例を説明したが、シングルエンドアンプにおいても同様に適用可能である。
また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【００８９】
２…アンプ部、３…検出部、４Ｐ…正相判定部、４Ｍ…逆相判定部、５…発振器、ＯＰ１，ＯＰ２…アンプ、Ｃ１，Ｃ２…コンデンサ、Ｒ１〜Ｒ５…抵抗、コンパレータＣＯＭ１，ＣＯＭ２、１１Ｐ…アップダウンカウンタ、１２Ｐ…オーバフロー検出部、１３Ｐ…アンダフロー検出部、１４Ｐ…ＲＳＦＦ、１５Ｐ…クロック発生部、ＯＲ２Ｐ，ＯＲ３…ＯＲ回路。
【図１】
2018050174.tif 000003
【図２】
2018050174.tif 000004
【図３】
2018050174.tif 000005
【図４】
2018050174.tif 000006
【図５Ａ】
2018050174.tif 000007
【図５Ｂ】
2018050174.tif 000008
【図６】
2018050174.tif 000009
【図７】
2018050174.tif 000010
【図８】
2018050174.tif 000011
【図９】
2018050174.tif 000012
【図１０】
2018050174.tif 000013