(57)【要約】【課題】発電効率の低下を抑制することができる技術を提供する。【解決手段】  少なくとも、第１光電変換セル１１と、第２光電変換セル１２と、を含む光発電素子１であって、第１光電変換セル１１と、第２光電変換セル１２とは、第１光電変換セル１１と第２光電変換セル１２とを絶縁する第１絶縁層１５を介して積層されている。【選択図】図２
2018207024.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、第１光電変換セルと、第２光電変換セルと、を含む光発電素子であって、
前記第１光電変換セルと、前記第２光電変換セルとは、前記第１光電変換セルと前記第２光電変換セルとを絶縁する絶縁層を介して積層されている
光発電素子。
【請求項２】
前記第１光電変換セル及び前記第２光電変換セルのそれぞれに、ｐ側電極及びｎ側電極が設けられている
請求項１に記載の光発電素子。
【請求項３】
前記第１光電変換セル及び前記第２光電変換セルのうちのいずれか一方と、前記絶縁層との間には、前記ｐ側電極又は前記ｎ側電極のいずれか一方を構成する電極層が設けられている
請求項２に記載の光発電素子。
【請求項４】
前記絶縁層は、ノンドープ層である
請求項１から請求項３の少なくともいずれか一項に記載の光発電素子。
【請求項５】
前記第１光電変換セル及び前記第２光電変換セルの内、少なくともいずれか一方が複数のサブセルを接合して構成されている
請求項１から請求項４の少なくともいずれか一項に記載の光発電素子。
【請求項６】
前記第１光電変換セル及び前記第２光電変換セルの内、少なくともいずれか一方が化合物半導体からなる
請求項１から請求項５の少なくともいずれか一項に記載の光発電素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光発電素子に関する。
【背景技術】
【０００２】
近年、太陽光発電装置用の光発電素子として、複数の光電変換セルを積層してなる多接合型太陽電池素子が用いられることがある。
この多接合型太陽電池素子は、複数の光電変換セルそれぞれのバンドギャップを異ならせることで、太陽光を幅広い波長域で吸収可能とし、高い発電効率が実現されている。
例えば、特許文献１には、Ｇｅセル、ＧａＡｓセル、及びＡｌＩｎＧａＰセルをトンネル接合層で接合した３接合型の太陽電池素子が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１３６３３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記多接合型の太陽電池素子では、各セルをトンネル接合層で接合して積層し、太陽電池素子の表面に設けられた表面電極と、太陽電池素子の裏面に設けられた裏面電極とから電力を出力するように構成されており、各セルは直列に接続されている。
よって、多接合型の太陽電池素子により出力される電流値は、各セルにより出力される電流値の内、最も小さい電流値に制限されてしまう。
このため、多接合型の太陽電池素子は、各セルにより出力される電流にできるだけ差が生じないように設計される。
【０００５】
ここで、太陽電池素子に到達する太陽光は、時間や季節による太陽高度の変化や、大気の状態、エアロゾルの存在等、周囲環境の変化によって増減する。このため、各セルが出力する電流は、周囲環境の変化によって変動する。
このとき、太陽光に含まれる成分のうちの短波長域の成分は、周囲環境の変化の影響を大きく受けるため、太陽電池素子に到達するまでの間に、他の波長域の成分よりも相対的に大きく減少することがある。
【０００６】
このため、各セルの内、主として短波長域の成分を吸収するセルにおいては、周囲環境の変化による電流値の減少量が、他のセルの電流値の減少量よりも相対的に大きくなる。
よって、各セルにより出力される電流の間で差が大きくなり、多接合型太陽電池素子全体としての発電効率が低下してしまうことがある。
【０００７】
このように、従来の多接合型の光発電素子では、各セルが直列に接続されることで、光発電素子全体の電流値が、各セルにより出力される電流値の内、最も小さい電流値に制限されるため、環境変化の影響等によって発電効率が低下することがあった。
【０００８】
本発明はこのような事情に鑑みてなされたものであり、発電効率の低下を抑制することができる光発電素子の提供を目的とする。
【課題を解決するための手段】
【０００９】
一実施形態である光発電素子は、少なくとも、第１光電変換セルと、第２光電変換セルと、を含む光発電素子であって、前記第１光電変換セルと、前記第２光電変換セルとは、前記第１光電変換セルと前記第２光電変換セルとを絶縁する絶縁層を介して積層されている。
【発明の効果】
【００１０】
本発明によれば、発電効率の低下を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、第１実施形態に係る光発電素子の平面図である。
【図２】図２は、図１中、ＩＩ−ＩＩ線矢視断面の一部を示す図である。
【図３】図３（ａ）は、光発電素子の製造方法を説明するための図であって、光発電素子１に用いるＧｅ基板の一部断面図、図３（ｂ）は、各半導体層が形成された第１積層体の一部断面図、図３（ｃ）は、エッチング後の第１積層体の一部断面図である。
【図４】図４（ａ）は、光発電素子の他の製造方法を説明するための図であって、各光電変換セルに対応する積層体の一部断面図、図４（ｂ）は、各積層体を接合して得られた第１積層体の一部断面図である。
【図５】図５は、第２実施形態に係る光発電素子の平面図である。
【図６】図６は、図５中、ＶＩ−ＶＩ線矢視断面の一部を示す図である。
【発明を実施するための形態】
【００１２】
［実施形態の説明］
最初に実施形態の内容を列記して説明する。
（１）一実施形態である光発電素子は、少なくとも、第１光電変換セルと、第２光電変換セルと、を含む光発電素子であって、前記第１光電変換セルと、前記第２光電変換セルとは、前記第１光電変換セルと前記第２光電変換セルとを絶縁する絶縁層を介して積層されている。
【００１３】
上記構成の光発電素子によれば、絶縁層を介して第１光電変換セルと第２光電変換セルとが積層されているので、第１光電変換セル及び第２光電変換セルを独立した光発電素子として用いることができる。
この結果、第１光電変換セルと第２光電変換セルとを並列に接続することもできるし、それぞれ独立した経路に接続することもできる。これにより、各セルそれぞれについて最適な状態で電流を出力させることができる。この結果、光発電素子全体として発電効率の低下を抑制することができる。
【００１４】
（２）上記光発電素子において、前記第１光電変換セル及び前記第２光電変換セルのそれぞれに、ｐ側電極及びｎ側電極が設けられていることが好ましい。
この場合、第１光電変換セルと第２光電変換セルとを並列に接続することもできるし、互いに独立した経路に接続することもできる。
【００１５】
（３）上記光発電素子において、前記第１光電変換セル及び前記第２光電変換セルのうちのいずれか一方と、前記絶縁層との間には、前記ｐ側電極又は前記ｎ側電極のいずれか一方を構成する電極層が設けられていることが好ましい。
これにより、第１光電変換セルと第２光電変換セルとを絶縁層を介して積層したとしても、一方の光電変換セルに対して電極を設けることができる。
【００１６】
（４）また、上記光発電素子において、前記絶縁層は、ノンドープ層であってもよい。
この場合、第１光電変換セルと第２光電変換セルとの間に、容易に絶縁層を設けることができる。
【００１７】
（５）また、上記光発電素子において、前記第１光電変換セル及び前記第２光電変換セルの内、少なくともいずれか一方が複数のサブセルを接合して構成されていてもよい。
この場合、光電変換セルの組み合わせの自由度を高めることができる。
【００１８】
（６）また、上記光発電素子において、前記第１光電変換セル及び前記第２光電変換セルの内、少なくともいずれか一方が化合物半導体からなるものであってもよい。
この場合、一方の光電変換セルを、絶縁層とともに気相成長法等で形成することができ、製造が容易となる。
【００１９】
［実施形態の詳細］
以下、好ましい実施形態について図面を参照しつつ説明する。
なお、以下に記載する各実施形態の少なくとも一部を任意に組み合わせてもよい。
【００２０】
〔第１実施形態について〕
図１は、第１実施形態に係る光発電素子の平面図、図２は、図１中、ＩＩ−ＩＩ線矢視断面の一部を示す図であって、光発電素子１の端部断面を示している。
光発電素子１は、太陽光等の光を受光することで光電変換による発電を行う素子である。光発電素子１は、図１に示すように、平面視において矩形状とされている。
光発電素子１は、図２に示すように、第１光電変換セル１１と、第２光電変換セル１２と、第３光電変換セル１３とを積層して構成されている。光発電素子１の端部には、各光電変換セル１１，１２，１３の端部によって段差が形成されている。
なお、ここで、光電変換セルとは、ｐｎ接合を含む半導体層であって入射光に基づく光電変換によって発電する半導体層である。
【００２１】
第１光電変換セル１１と、第２光電変換セル１２との間には、第１絶縁層１５が介在している。
また、第２光電変換セル１２と、第３光電変換セル１３との間には、第２絶縁層１６が介在している。
なお、図２において、光の入射方向は、紙面上方向から下方向に向く方向であり、以下の説明では、各層において、光の入射側面を表面、その反対面を裏面という。
【００２２】
第１光電変換セル１１は、裏面側に設けられたｐ型Ｇｅ層と、ｐ型Ｇｅ層上に設けられｐ型Ｇｅ層とｐｎ接合されたｎ型Ｇｅ層とを含む。
第１光電変換セル１１の厚さは、例えば、１００μｍ〜２００μｍ程度である。
第１光電変換セル１１は、層状に形成された第１電極２１の表面に積層されている。第１電極２１は、例えば、ＡｕＧｅＮｉ合金よりなる。
第１光電変換セル１１の表面は、第１絶縁層１５が積層されている積層面２３と、光の入射方向に露出している露出面２４とを含む。
【００２３】
露出面２４は、図１に示すように、第１光電変換セル１１の表面において互いに平行な２辺に沿う縁部両方に設けられている。
露出面２４には、第２電極２５が設けられている。第２電極２５は、両側の露出面２４に形成されており、露出面２４の長手方向に沿って線状に形成されている。第２電極２５は、例えば、ＡｕＧｅＮｉ合金よりなる。
第２電極２５は、第１光電変換セル１１の露出面２４に設けられることで第１光電変換セル１１のｎ側電極を構成している。
また、第１電極２１は、その表面上に第１光電変換セル１１が積層されることで第１光電変換セル１１のｐ側電極を構成している。
【００２４】
第２光電変換セル１２は、第１絶縁層１５の表面に積層された第１電極層３１の表面に積層されている。つまり、第２光電変換セル１２と、第１絶縁層１５との間には、第１電極層３１が積層されている。よって、第２光電変換セル１２と、第１光電変換セル１１との間には、第１絶縁層１５と、第１電極層３１とが介在している。
【００２５】
第１電極層３１は、半導体層であり、例えば、Ｚｎを１０１９〜１０２０ｃｍ−３程度の高濃度でドーピングしたｐ型のＩｎＧａＡｓＰ層で構成されている。
第１電極層３１は、高濃度でドーピングされているため、入射光を減衰させるおそれがある。このため、第１電極層３１の厚さは、０．１μｍ以下であることが好ましい。これにより、第１電極層３１による入射光の減衰を抑制することができる。
【００２６】
第１電極層３１の表面は、第２光電変換セル１２が積層されている積層面３３と、光の入射方向に露出している露出面３４とを含む。
露出面３４は、図１に示すように、第１電極層３１の表面において露出面２４に沿う２辺の縁部両方に設けられている。
露出面３４には、第３電極３５が設けられている。第３電極３５は、両側の露出面３４に形成されており、露出面３４の長手方向に沿って線状に形成されている。第３電極３５は、例えば、ＡｕＧｅＮｉ合金よりなる。
【００２７】
第２光電変換セル１２は、第１電極層３１の表面上に設けられたｐ型ＩｎＧａＡｓ層と、ｐ型ＩｎＧａＡｓ層上に設けられｐ型ＩｎＧａＡｓ層とｐｎ接合されたｎ型ＩｎＧａＡｓ層とを含む。つまり、第２光電変換セル１２は、ＩｎＧａＡｓを用いた化合物半導体からなる光電変換セルを構成する。
第２光電変換セル１２の厚さは、例えば、２μｍ〜５μｍ程度である。
第２光電変換セル１２の表面は、第２絶縁層１６が積層されている積層面３６と、光の入射方向に露出している露出面３７とを含む。
露出面３７は、図１に示すように、第２光電変換セル１２の表面において露出面３４に沿う２辺の縁部両方に設けられている。
露出面３７には、第４電極３８が設けられている。第４電極３８は、両側の露出面３７に形成されており、露出面３７の長手方向に沿って線状に形成されている。第４電極３８は、例えば、ＡｕＧｅＮｉ合金よりなる。
【００２８】
第４電極３８は、第２光電変換セル１２の露出面３７に設けられることで第２光電変換セル１２のｎ側電極を構成している。
また、第１電極層３１は、その表面上に第２光電変換セル１２が積層された状態でｐ型の半導体層を構成している。よって、第１電極層３１及び第３電極３５は、第２光電変換セル１２のｐ側電極を構成している。
【００２９】
このように、本実施形態では、第２光電変換セル１２と、第１絶縁層１５との間に、第１電極層３１が設けられているので、第１光電変換セル１１と第２光電変換セル１２とを第１絶縁層１５を介して積層したとしても、第２光電変換セル１２に対してｐ側電極を設けることができる。
【００３０】
第３光電変換セル１３は、第２絶縁層１６の表面に積層された第２電極層４１の表面に積層されている。つまり、第３光電変換セル１３と、第２絶縁層１６との間には、第２電極層４１が積層されている。よって、第３光電変換セル１３と、第２光電変換セル１２との間には、第２絶縁層１６と、第２電極層４１とが介在している。
【００３１】
第２電極層４１は、半導体層であり、第１電極層３１と同様に、例えば、Ｚｎを１０１９〜１０２０ｃｍ−３程度の高濃度でドーピングされたｐ型のＩｎＧａＡｓＰ層で構成されている。
第２電極層４１も、第１電極層３１と同様、高濃度でドーピングされているため、入射光を減衰させるおそれがある。このため、第２電極層４１の厚さは、０．１μｍ以下であることが好ましい。これにより、第１電極層３１による入射光の減衰を抑制することができる。
【００３２】
第２電極層４１の表面は、第３光電変換セル１３が積層されている積層面４３と、光の入射方向に露出している露出面４４とを含む。
露出面４４は、図１に示すように、第２電極層４１の表面において露出面３７に沿う２辺の縁部両方に設けられている。
露出面４４には、第５電極４５が設けられている。第５電極４５は、両側の露出面４４に形成されており、露出面４４の長手方向に沿って線状に形成されている。第５電極４５は、例えば、ＡｕＧｅＮｉ合金よりなる。
【００３３】
第３光電変換セル１３は、第２電極層４１の表面上に設けられたｐ型ＩｎＧａＰ層と、ｐ型ＩｎＧａＰ層上に設けられｐ型ＩｎＧａＰ層とｐｎ接合されたｎ型ＩｎＧａＰ層とを含む。つまり、第３光電変換セル１３は、ＩｎＧａＰを用いた化合物半導体からなる光電変換セルを構成する。
第３光電変換セル１３の厚さは、例えば、２μｍ〜５μｍ程度である。
第３光電変換セル１３の表面４７には、第６電極４６が設けられている。第６電極４６は、両側の露出面４４に沿う２辺に対して平行に延びているとともに表面４７に所定間隔で並べられている線状の電極部を複数備えている。第６電極４６は、例えば、ＡｕＧｅＮｉ合金よりなる。
【００３４】
第６電極４６は、第３光電変換セル１３の表面４７に設けられることで第３光電変換セル１３のｎ側電極を構成している。
また、第２電極層４１は、その表面上に第３光電変換セル１３が積層された状態でｐ型の半導体層を構成している。よって、第２電極層４１及び第５電極４５は、第３光電変換セル１３のｐ側電極を構成している。
【００３５】
このように、本実施形態では、第３光電変換セル１３と、第２絶縁層１６との間に、第２電極層４１が設けられているので、第２光電変換セル１２と第３光電変換セル１３とを第２絶縁層１６を介して積層したとしても、第３光電変換セル１３に対してｐ側電極を設けることができる。
【００３６】
第１絶縁層１５は、半導体層であり、ノンドープ（ドーパントを含まない）のＩｎＧａＡｓ層で構成されている。なお、ノンドープとは、ドーパントを意図的に添加せずに半導体層を形成したことを意味する。ノンドープのＩｎＧａＡｓ層は、例えば、その厚さが０．０１μｍ〜０．２μｍ、ドーパントの濃度が１０１４ｃｍ−３程度とされている。これにより、第１絶縁層１５は、第１光電変換セル１１と、第２光電変換セル１２の第１電極層３１との間を絶縁している。
【００３７】
第２絶縁層１６は、半導体層であり、ノンドープ（ドーパントを含まない）のＩｎＧａＰ層で構成されている。ノンドープのＩｎＧａＰ層も、第１絶縁層１５と同様、その厚さが０．０１μｍ〜０．２μｍ、ドーパントの濃度が１０１４ｃｍ−３程度とされている。これにより、第２絶縁層１６は、第２光電変換セル１２と、第３光電変換セル１３の第２電極層４１との間を絶縁している。
【００３８】
本実施形態の光発電素子１では、第１絶縁層１５を介して第１光電変換セル１１と第２光電変換セル１２とが積層されている。また、第２絶縁層１６を介して第２光電変換セル１２と第３光電変換セル１３とが積層されている。よって、第１光電変換セル１１、第２光電変換セル１２、及び第３光電変換セル１３それぞれを独立した光発電素子として用いることができる。
【００３９】
さらに、光発電素子１は、各光電変換セル１１，１２，１３それぞれに、ｐ側電極及びｎ側電極が設けられている。
よって、第１光電変換セル１１は、第１電極２１及び第２電極２５から発電した電流を出力することができる。また、第２光電変換セル１２は、第３電極３５及び第４電極３８から発電した電流を出力することができる。さらに、第３光電変換セル１３は、第５電極４５及び第６電極４６から発電した電流を出力することができる。
【００４０】
この結果、第１光電変換セル１１、第２光電変換セル１２、及び第３光電変換セル１３を互いに並列に接続することもできる。
また、図２に示すように、各光電変換セル１１，１２，１３それぞれにインバータＩ１，Ｉ２，Ｉ３を用意し、各光電変換セル１１，１２，１３それぞれを独立した経路に接続して電流を出力させることができる。
【００４１】
このように、本実施形態では、各光電変換セル１１，１２，１３それぞれを独立した光発電素子として用いることができ、各光電変換セル１１，１２，１３それぞれについて最適な状態で電流を出力させることができる。この結果、光発電素子１全体として発電効率の低下を抑制することができる。
【００４２】
また、本実施形態では、第２光電変換セル１２、及び第３光電変換セル１３が化合物半導体からなるので、後述するように、第２光電変換セル１２、及び第３光電変換セル１３を、絶縁層１５，１６とともに気相成長法で形成することができ、製造が容易である。
【００４３】
なお、本実施形態の光発電素子１は、各光電変換セル１１，１２，１３の間に、第１絶縁層１５、第１電極層３１、第２絶縁層１６、及び第２絶縁層１６を介在させたので、入射光の減衰が考えられる。
しかし、第１絶縁層１５及び第２絶縁層１６は、ノンドープのため、光の透過率がドーピングされている半導体層と比較して高い。このため、入射光を大きく減衰させることがない。
また、第１電極層３１、及び第２絶縁層１６は、厚さを０．１μｍ以下とすることで、入射光の減衰を抑制することができる。
以上により、本実施形態の光発電素子１は、絶縁層１５，１６及び電極層３１，４１を設けたにもかかわらず、これらによる入射光の減衰を抑えることができる。
【００４４】
次に、本実施形態に係る光発電素子１の製造方法について説明する。
図３（ａ）は、光発電素子１の製造方法を説明するための図であって、光発電素子１に用いるＧｅ基板の一部断面図である。なお、図３（ａ）中、紙面右側がＧｅ基板の端部を示している。
まず、図３（ａ）に示すように、裏面にＡｕＧｅＮｉ合金層５１が裏面に積層されたＧｅ基板５２を用意する。このＧｅ基板５２は、予め、裏面側にｐ型Ｇｅ層、表面側にｎ型Ｇｅ層を含むように構成される。
【００４５】
このＧｅ基板５２の表面に、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）を用いた有機金属化学気相法等によって、各半導体層を順次積層する。
【００４６】
図３（ｂ）は、各半導体層が形成された第１積層体の一部断面図である。なお、図３（ｂ）中、紙面右側がＧｅ基板（第１積層体）の端部を示している。
第１光電変換セル１１となるＧｅ基板５２上には、第１絶縁層１５であるノンドープのＩｎＧａＡｓ層、第１電極層３１であるｐ型のＩｎＧａＡｓＰ層、第２光電変換セル１２であるＩｎＧａＡｓ層（ｐ型ＩｎＧａＡｓ層及びｎ型ＩｎＧａＡｓ層）、第２絶縁層１６であるノンドープのＩｎＧａＰ層、第２電極層４１であるｐ型のＩｎＧａＡｓＰ層、及び第３光電変換セル１３であるＩｎＧａＰ層（ｐ型ＩｎＧａＰ層及びｎ型ＩｎＧａＰ層）が順次積層される。
【００４７】
このように、Ｇｅ基板５２の表面に各半導体層を積層形成することで、各半導体層が積層された第１積層体５５が得られる。
次いで、第１積層体５５の各層に対してエッチングを行い、各層の端部における露出面２４，３４，３７，４４を形成する。
【００４８】
図３（ｃ）は、エッチング後の第１積層体５５の一部断面図である。なお、図３（ｃ）中、紙面右側が第１積層体５５の端部を示している。
図３（ｃ）に示すように、エッチング後の第１積層体５５には、第１光電変換セル１１の表面に露出面２４が形成され、第１電極層３１の表面に露出面３４が形成され、第２光電変換セル１２の表面に露出面３７が形成され、第２電極層４１の表面に露出面４４が形成されている。
【００４９】
なお、このとき、第１電極層３１及び第２電極層４１をＩｎＧａＡｓＰ層とすることで、エッチングストップ層として機能させることができる。すなわち、Ｐの比率を調整することでエッチングレートを調整し、ＩｎＧａＡｓＰ層である第１電極層３１及び第２電極層４１をエッチングストップ層とすることができる。
これにより、本実施形態の第１電極層３１及び第２電極層４１は、電極として機能させるとともに、エッチングストップ層として機能させることができる。
【００５０】
エッチングにより、各露出面２４，３４，３７，４４を形成した後、蒸着等によって、第２電極２５、第３電極３５、第４電極３８、第５電極４５、及び第６電極４６を形成する。
以上により、本実施形態の光発電素子１を製造することができる。
【００５１】
また、本実施形態の光発電素子１は、以下の方法によっても製造することができる。
すなわち、第１光電変換セル１１、第２光電変換セル１２、及び第３光電変換セル１３を個別に形成し、これらを接合することによって製造することができる。
【００５２】
図４（ａ）は、光発電素子１の他の製造方法を説明するための図であって、各光電変換セルに対応する積層体の一部断面図である。
【００５３】
図４（ａ）中、第１光電変換セル１１に対応する第２積層体５７は、第１電極２１となるＡｕＧｅＮｉ合金層６１と、第１光電変換セル１１となるＧｅ基板６２とを含んで構成されている。なお、Ｇｅ基板６２は、ｐ型Ｇｅ層、及びｎ型Ｇｅ層を含んでいる。
第２光電変換セル１２に対応する第３積層体５８は、第１絶縁層１５となるノンドープのＩｎＧａＡｓ層７１、第１電極層３１となるｐ型のＩｎＧａＡｓＰ層７２、第２光電変換セル１２となるＩｎＧａＡｓ層７３を含んで構成されている。なお、ＩｎＧａＡｓ層７３は、ｐ型ＩｎＧａＡｓ層、及びｎ型ＩｎＧａＡｓ層を含んでいる。
第３光電変換セル１３に対応する第４積層体５９は、第２絶縁層１６となるノンドープのＩｎＧａＰ層８１、第２電極層４１となるｐ型のＩｎＧａＡｓＰ層８２、及び第３光電変換セル１３となるＩｎＧａＰ層８３を含んで構成されている。なお、ＩｎＧａＰ層８３は、ｐ型ＩｎＧａＰ層、及びｎ型ＩｎＧａＰ層を含んでいる。
【００５４】
積層体５８，５９は、上記で説明した方法と同様、有機金属化学気相法等によって、各半導体層を順次積層することで形成することができる。
【００５５】
次に、これら各積層体５７，５８，５９を積層した状態でアニーリングを行うことで、各積層体５７，５８，５９を互いに接合させる。
これにより。図４（ｂ）に示すように、各半導体層が積層された第１積層体５５が得られる。
以降は、図３（ｃ）にて示した製造方法と同様の方法によって光発電素子１を得ることができる。
【００５６】
以上のように、本実施形態の光発電素子１は、第１光電変換セル１１、第２光電変換セル１２、及び第３光電変換セル１３を個別に形成し、これらを接合することによっても製造することができる。
【００５７】
〔第２実施形態について〕
図５は、第２実施形態に係る光発電素子端部の平面図、図６は、図５中、ＶＩ−ＶＩ線矢視断面の一部を示す図であって、光発電素子１の端部断面を示している。
本実施形態は、図６に示すように、２つの光電変換セルである第１光電変換セル１１１及び第２光電変換セル１１２を積層している点、及び第１光電変換セル１１１が、第１サブセル１２２及び第２サブセル１２９によって構成されている点において、第１実施形態と相違している。
【００５８】
図６中、第１光電変換セル１１１と、第２光電変換セル１１２との間には、絶縁層１１５が介在している。
この光発電素子１も第１実施形態と同様、平面視において矩形状とされており、その端部には、図６に示すように、光電変換セル１１１，１１２の端部によって段差が形成されている。
【００５９】
第１光電変換セル１１１は、裏面側に設けられた第１サブセル１２２と、第１サブセル１２２上に積層された第２サブセル１２９と、両サブセル１２２，１２９を接合するトンネル接合層１２８とを含む。
第１光電変換セル１１１は、層状に形成された第１電極１２１の表面に積層されている。第１電極１２１は、例えば、ＡｕＧｅＮｉ合金よりなる。
【００６０】
第１サブセル１２２は、裏面側に設けられたｐ型Ｇｅ層と、ｐ型Ｇｅ層上に設けられｐ型Ｇｅ層とｐｎ接合されたｎ型Ｇｅ層とを含む。
第２サブセル１２９は、裏面側に設けられたｐ型ＩｎＧａＡｓ層と、ｐ型ＩｎＧａＡｓ層上に設けられｐ型ＩｎＧａＡｓ層とｐｎ接合されたｎ型ＩｎＧａＡｓ層とを含む。
トンネル接合層１２８は、第１サブセル１２２と、第２サブセル１２９との間に介在して接合している。トンネル接合層１２８は、第１サブセル１２２側に設けられたｎ型ＩｎＧａＡｓ層と、第２サブセル１２９側に設けられたｐ型ＩｎＧａＡｓ層とを含む。
【００６１】
第１光電変換セル１１１の表面は、絶縁層１１５が積層されている積層面１２３と、光の入射方向に露出している露出面１２４とを含む。
露出面１２４は、図５に示すように、第１光電変換セル１１１の表面において互いに平行な２辺に沿う縁部両方に設けられている。
露出面１２４には、第２電極１２５が設けられている。第２電極１２５は、両側の露出面１２４に形成されており、露出面１２４の長手方向に沿って線状に形成されている。第２電極１２５は、例えば、ＡｕＧｅＮｉ合金よりなる。
第２電極１２５は、第１光電変換セル１１１の露出面１２４に設けられることで第１光電変換セル１１１のｎ側電極を構成している。
また、第１電極１２１は、その表面上に第１光電変換セル１１１が積層されることで第１光電変換セル１１１のｐ側電極を構成している。
【００６２】
第２光電変換セル１１２は、絶縁層１１５の表面に積層された第１電極層１３１の表面に積層されている。つまり、第２光電変換セル１１２と、第１光電変換セル１１１とは、絶縁層１１５、及び第１電極層１３１を介して積層されている。
【００６３】
第１電極層１３１は、高濃度でドーピングされたｐ型のＩｎＧａＡｓＰ層で構成されている。なお、第１電極層１３１は、第１実施形態の第１電極層３１と同様の構成とされている。
第１電極層１３１の表面は、第２光電変換セル１１２が積層されている積層面１３３と、光の入射方向に露出している露出面１３４とを含む。
露出面１３４は、図５に示すように、第１電極層１３１の表面において露出面１２４に沿う２辺の縁部両方に設けられている。
露出面１３４には、第３電極１３５が設けられている。第３電極１３５は、両側の露出面１３４に形成されており、露出面１３４の長手方向に沿って線状に形成されている。第３電極１３５は、例えば、ＡｕＧｅＮｉ合金よりなる。
【００６４】
第２光電変換セル１１２は、第１電極層１３１の表面上に設けられたｐ型ＩｎＧａＰ層と、ｐ型ＩｎＧａＰ層上に設けられｐ型ＩｎＧａＰ層とｐｎ接合されたｎ型ＩｎＧａＰ層とを含む。
第２光電変換セル１１２の表面１３９には、第４電極１３８が設けられている。第４電極１３８は、両側の露出面１３４に沿う２辺に対して平行に延びているとともに表面１３９に所定間隔で並べられている線状の電極部を複数備えている。第４電極１３８は、例えば、ＡｕＧｅＮｉ合金よりなる。
【００６５】
第４電極１３８は、第２光電変換セル１１２の表面１３９に設けられることで第２光電変換セル１１２のｎ側電極を構成している。
また、第１電極層１３１は、その表面上に第２光電変換セル１１２が積層された状態でｐ型の半導体層を構成している。よって、第１電極層１３１及び第３電極１３５は、第２光電変換セル１１２のｐ側電極を構成している。
【００６６】
絶縁層１１５は、ノンドープのＩｎＧａＰ層で構成されている。これにより、第１絶縁層１５は、第１光電変換セル１１と、第２光電変換セル１２の第１電極層３１との間を絶縁している。なお、絶縁層１１５は、第１実施形態の第１絶縁層１５及び第２絶縁層１６と同様の構成とされている。
【００６７】
本実施形態の光発電素子１においても、第１実施形態と同様、絶縁層１１５を介して第１光電変換セル１１１と第２光電変換セル１１２とが積層されている。よって、第１光電変換セル１１１、及び第２光電変換セル１１２それぞれを独立した光発電素子として用いることができる。
【００６８】
また、本実施形態では、第１光電変換セル１１を第１サブセル１２２及び第２サブセル１２９によって構成したので、光電変換セルの組み合わせの自由度を高めることができる。
【００６９】
なお、本実施形態の製造方法は、第１実施形態の製造方法と同様の方法によって製造することができる。
【００７０】
〔その他〕
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。
上記各実施形態では、３つの光電変換セルを用いた場合を示したが、２つの光電変換セルで光発電素子１を構成してもよいし、４つ以上の光電変換セルを用いて光発電素子１を構成してもよい。
【００７１】
また、上記各実施形態では、絶縁層１５，１６，１１５として、ノンドープの半導体層（ＩｎＧａＡｓ層又はＩｎＧａＰ層）で構成した場合を例示したが、これに限定されるものではない。絶縁層の組成は、隣接する半導体層の組成に応じて適宜設定することができる。例えば、第１実施形態では、第２絶縁層１６をノンドープのＩｎＧａＰ層で構成したが、第２絶縁層１６に隣接する第２光電変換セル１２と同じ組成であるＩｎＧａＡｓ層で構成してもよい。
【００７２】
また、上記各実施形態では、絶縁層として半導体層をノンドープとしたものを用いた場合を例示したが、絶縁層は、介在する両側の光電変換セルを絶縁することができればよく、例えば、Ｆｅをドーピングした半導体層によって絶縁層を構成することもできる。
【００７３】
また、上記各実施形態では、光電変換セルとして、Ｇｅ層によるＧｅセル、ＩｎＧａＡｓ層によるＩｎＧａＡｓセル、ＩｎＧａＰ層によるＩｎＧａＰセルを用いた場合を示したが、これに限定されるわけではなく、他の半導体材料による光電変換セルを用いることもできる。
【００７４】
また、上記各実施形態では、電極層３１，４１，１３１を高濃度でドーピングした半導体層（ＩｎＧａＡｓＰ層）で構成した場合を例示したが、例えば、ＡｕＧｅＮｉ合金等の金属で電極層を形成してもよい。
【００７５】
本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７６】
１  光発電素子
１１  第１光電変換セル
１２  第２光電変換セル
１３  第３光電変換セル
１５  第１絶縁層
１６  第２絶縁層
２１  第１電極
２３  積層面
２４  露出面
２５  第２電極
３１  第１電極層
３３  積層面
３４  露出面
３５  第３電極
３６  積層面
３７  露出面
３８  第４電極
４１  第２電極層
４３  積層面
４４  露出面
４５  第５電極
４６  第６電極
４７  表面
５１  ＡｕＧｅＮｉ合金層
５２  Ｇｅ基板
５５  第１積層体
５７  第２積層体
５８  第３積層体
５９  第４積層体
６１  ＡｕＧｅＮｉ合金層
６２  Ｇｅ基板
１１１  第１光電変換セル
１１２  第２光電変換セル
１１５  絶縁層
１２１  第１電極
１２２  第１サブセル
１２３  積層面
１２４  露出面
１２５  第２電極
１２８  トンネル接合層
１２９  第２サブセル
１３１  第１電極層
１３３  積層面
１３４  露出面
１３５  第３電極
１３８  第４電極
１３９  表面
Ｉ１，Ｉ２，Ｉ３  インバータ
【図１】
2018207024.tif 000003
【図２】
2018207024.tif 000004
【図３】
2018207024.tif 000005
【図４】
2018207024.tif 000006
【図５】
2018207024.tif 000007
【図６】
2018207024.tif 000008