(57)【要約】      （修正有）【課題】バーンイン検査中に光学測定を行うことができる面発光半導体レーザを作製する方法を提供する。【解決手段】面発光半導体レーザを作製する方法は、第１エリア及び第２エリアを含み、第１エリアに配列された素子区画と、第２エリアに設けられた第１パッド電極及び第２パッド電極とを備える基板生産物を準備する工程Ｓ１と、基板生産物の第１パッド電極及び第２パッド電極に通電するための接続装置を基板生産物に取り付ける工程Ｓ２と、基板生産物を室温より高い温度において接続装置を用いて基板生産物に通電すると共に、素子区画の少なくとも一つの素子区画内の面発光半導体レーザの発光をモニターしてモニター結果を得る工程Ｓ３と、モニター結果を得た後に、基板生産物を分離して複数の半導体チップを作製する工程Ｓ４と、を備える。【選択図】図１
2018207008.tif 000002
【特許請求の範囲】
【請求項１】
面発光半導体レーザを作製する方法であって、
第１エリア及び第２エリアを含み、前記第１エリアに配列された素子区画と、前記第２エリアに設けられた第１パッド電極及び第２パッド電極とを備える基板生産物を準備する工程と、
前記基板生産物の前記第１パッド電極及び前記第２パッド電極に通電するための接続装置を前記基板生産物に取り付ける工程と、
前記基板生産物を室温より高い温度において前記接続装置を用いて前記基板生産物に通電すると共に、前記素子区画の少なくとも一つの素子区画内の面発光半導体レーザの発光をモニターしてモニター結果を得る工程と、
前記モニター結果を得た後に、前記基板生産物を分離して複数の半導体チップを作製する工程と、
を備え、
前記基板生産物は、前記第１エリア及び前記第２エリアに設けられた絶縁膜を含み、
前記第１パッド電極及び前記第２パッド電極は、前記絶縁膜上に設けられ、
前記基板生産物は、前記第１パッド電極を前記素子区画のうちの第１素子区画の面発光半導体レーザ内の一対の電極の一方に前記素子区画の境界を横切って接続する第１導電体と、前記第２パッド電極を前記素子区画のうちの第２素子区画の面発光半導体レーザ内の一対の電極の一方に前記素子区画の境界を横切って接続する第２導電体と、前記素子区画のうちの第３素子区画の面発光半導体レーザ内の一対の電極の一方を前記素子区画のうちの第４素子区画の面発光半導体レーザ内の一対の電極の一方に前記素子区画の境界を横切って接続する第３導電体とを備える、面発光半導体レーザを作製する方法。
【請求項２】
前記モニター結果を得た後に、前記基板生産物上にパッシベーション膜を形成する工程を更に備え、
前記パッシベーション膜は、前記素子区画内の各々における前記一対の電極上に位置する一対の開口を有する、請求項１に記載の面発光半導体レーザを作製する方法。
【請求項３】
前記基板生産物の前記第１エリアは、前記素子区画の各々を囲む分離エリアを更に含み、
当該面発光半導体レーザを作製する方法は、前記モニター結果を得た後であって前記半導体チップを作製する前に、前記絶縁膜及び前記パッシベーション膜を前記基板生産物の前記分離エリアから除去する工程を更に備える、請求項２に記載の面発光半導体レーザを作製する方法。
【請求項４】
前記モニター結果を得た後であって前記半導体チップを作製する前に、前記第１導電体、前記第２導電体及び前記第３導電体の加工を行う工程を更に備え、
前記第１導電体の前記加工により、前記第１導電体の少なくとも一部分は除去されて、前記第１素子区画の前記面発光半導体レーザ内の前記一対の電極の一方は前記第１パッド電極から分離され、
前記第２導電体の前記加工により、前記第２導電体の少なくとも一部分は除去されて、前記第２素子区画の前記面発光半導体レーザ内の前記一対の電極の一方は前記第２パッド電極から分離され、
前記第３導電体の前記加工により、前記第３導電体の少なくとも一部分は除去されて、前記第３素子区画の前記面発光半導体レーザ内の前記一対の電極の一方は前記第４素子区画の前記面発光半導体レーザ内の前記一対の電極の一方から分離される、請求項１〜請求項３のいずれか一項に記載の面発光半導体レーザを作製する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、面発光半導体レーザを作製する方法に関する。
【背景技術】
【０００２】
特許文献１は、電子デバイスのウエハレベルバーンインを行う方法を開示する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００５−５１００４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１における電子デバイスの電気的な検査を行う方法では、ウエハ上に配列された複数の半導体デバイスを検査するために、接点プレートが用いられる。接点プレートは、半導体デバイスにおける個々の電気的接点に物理的に接触するようにウエハ上に置かれる。ウエハ上の半導体デバイスは、接点プレートを用いて給電される。
【０００５】
発明者等の検討によれば、面発光レーザといった半導体発光素子を組み立てる前にバーンイン検査及び光学的検査を行うためには、ウエハ上に配列された面発光レーザの受光が必要になる。半導体デバイスを覆う接点プレートは、光学検査を不可能にする。
【０００６】
本発明の一側面は、バーンイン検査中に光学測定を行うことができる面発光半導体レーザを作製する方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面に係る面発光半導体レーザを作製する方法は、第１エリア及び第２エリアを含み、前記第１エリアに配列された素子区画と前記第２エリアに設けられた第１パッド電極及び第２パッド電極とを備える基板生産物を準備する工程と、前記基板生産物の前記第１パッド電極及び前記第２パッド電極に通電するための接続装置を前記基板生産物に取り付ける工程と、前記基板生産物を室温より高い温度において前記接続装置を用いて前記基板生産物に通電すると共に、前記素子区画の少なくとも一つの素子区画内の面発光半導体レーザの発光をモニターしてモニター結果を得る工程と、前記モニター結果を得た後に、前記基板生産物を分離して複数の半導体チップを作製する工程と、を備え、前記基板生産物は、前記第１エリア及び前記第２エリアに設けられた絶縁膜を含み、前記第１パッド電極及び前記第２パッド電極は、前記絶縁膜上に設けられ、前記基板生産物は、前記第１パッド電極を前記素子区画のうちの第１素子区画の面発光半導体レーザ内の一対の電極の一方に前記素子区画の境界を横切って接続する第１導電体と、前記第２パッド電極を前記素子区画のうちの第２素子区画の面発光半導体レーザ内の一対の電極の一方に前記素子区画の境界を横切って接続する第２導電体と、前記素子区画のうちの第３素子区画の面発光半導体レーザ内の一対の電極の一方を前記素子区画のうちの第４素子区画の面発光半導体レーザ内の一対の電極の一方に前記素子区画の境界を横切って接続する第３導電体とを備える。
【０００８】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【発明の効果】
【０００９】
以上説明したように、本発明の一側面によれば、バーンイン検査中に光学測定を行うことができる面発光半導体レーザを作製する方法が提供される。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施形態に係る面発光半導体レーザを作製する方法を示す流れ図である。
【図２】図２は、図１に示された工程（中間生産物を形成する工程）における中間生産物を模式的に示す平面図である。
【図３】図３は、図２に示されたＰ１−Ｐ７線及びＰ７−Ｐ１２線に沿ってとられた断面を示す図面である。
【図４】図４は、図１に示された工程（導電体及びパッド電極を形成する工程）における並列接続の基板生産物を模式的に示す平面図である。
【図５】図５は、図２に示されたＰ１−Ｐ７線及びＰ７−Ｐ１２線に沿ってとられた断面を示す図面である。
【図６】図６は、図１に示された工程（導電体及びパッド電極を形成する工程）における直列接続の基板生産物を示す平面図である。
【図７】図７は、図６に示されたＲ１−Ｒ９線に沿ってとられた断面を示す図面である。
【図８】図８は、第１形態に係る光学測定の接続装置を模式的に示す図面である。
【図９】図９は、第２形態に係る光学測定の接続装置を模式的に示す図面である。
【図１０】図１０は、第３形態に係る光学測定の接続装置を模式的に示す図面である。
【図１１】図１１は、図４に示されたＰ１−Ｐ７線及びＰ７−Ｐ１２線に沿ってとられ並列接続の基板生産物を示す断面図である。
【図１２】図１２は、図６に示されたＲ１−Ｒ９線に沿ってとられ直列接続の基板生産物を示す断面図である。
【図１３】図１３は、図４に示されたＰ１−Ｐ７線及びＰ７−Ｐ１２線に沿ってとられ並列接続の基板生産物を示す断面図である。
【図１４】図１４は、直列接続の基板生産物を示す、図６に示されたＲ１−Ｒ９線に沿ってとられた断面を示す図面である。
【図１５】図１５は、図１に示された工程（半導体チップを作製する工程）における並列接続の基板生産物を模式的に示す平面図である。
【図１６】図１６は、図１に示された工程（半導体チップを作製する工程）における直列接続の基板生産物を模式的に示す平面図である。
【発明を実施するための形態】
【００１１】
引き続き、いくつかの具体例を説明する。
【００１２】
具体例に係る面発光半導体レーザを作製する方法は、（ａ）第１エリア及び第２エリアを含み、前記第１エリアに配列された素子区画と、前記第２エリアに設けられた第１パッド電極及び第２パッド電極とを備える基板生産物を準備する工程と、（ｂ）前記基板生産物の前記第１パッド電極及び前記第２パッド電極に通電するための接続装置を前記基板生産物に取り付ける工程と、（ｃ）前記基板生産物を室温より高い温度において前記接続装置を用いて前記基板生産物に通電すると共に、前記素子区画の少なくとも一つの素子区画内の面発光半導体レーザの発光をモニターしてモニター結果を得る工程と、（ｄ）前記モニター結果を得た後に、前記基板生産物を分離して複数の半導体チップを作製する工程と、を備え、前記基板生産物は、前記第１エリア及び前記第２エリアに設けられた絶縁膜を含み、前記第１パッド電極及び前記第２パッド電極は、前記絶縁膜上に設けられ、前記基板生産物は、前記第１パッド電極を前記素子区画のうちの第１素子区画の面発光半導体レーザ内の一対の電極の一方に前記素子区画の境界を横切って接続する第１導電体と、前記第２パッド電極を前記素子区画のうちの第２素子区画の面発光半導体レーザ内の一対の電極の一方に前記素子区画の境界を横切って接続する第２導電体と、前記素子区画のうちの第３素子区画の面発光半導体レーザ内の一対の電極の一方を前記素子区画のうちの第４素子区画の面発光半導体レーザ内の一対の電極の一方に前記素子区画の境界を横切って接続する第３導電体とを備える。
【００１３】
この面発光半導体レーザを作製する方法によれば、素子区画の配列を含む第１エリアと異なる第２エリアに設けられた第１パッド電極及び第２パッド電極を用いて、基板生産物の素子区画内の面発光半導体レーザに通電することができ、また基板生産物の第１エリアの上方に、基板生産物の素子区画内の面発光半導体レーザからの発光をモニターする装置を設置することができる。基板生産物に通電すると共に基板生産物を室温より高い温度に置いて、素子区画内の面発光半導体レーザの発光をモニターできる。このダイナミックバーンインのモニター結果を用いて、所望の特性を示した面発光半導体レーザを含む半導体チップを提供できる。
【００１４】
具体例に係る面発光半導体レーザを作製する方法では、前記モニター結果を得た後に、前記基板生産物上にパッシベーション膜を形成する工程を更に備え、前記パッシベーション膜は、前記素子区画内の各々における前記一対の電極上に位置する一対の開口を有する。
【００１５】
この面発光半導体レーザを作製する方法によれば、パッシベーション膜は面発光半導体レーザを保護できる。
【００１６】
具体例に係る面発光半導体レーザを作製する方法では、前記基板生産物の前記第１エリアは、前記素子区画の各々を囲む分離エリアを更に含み、当該面発光半導体レーザを作製する方法は、前記モニター結果を得た後であって前記半導体チップを作製する前に、前記絶縁膜及び前記パッシベーション膜を前記基板生産物の前記分離エリアから除去する工程を更に備える。
【００１７】
この面発光半導体レーザを作製する方法によれば、分離に先立って、半導体チップを作製する際に加工される分離エリアから、絶縁膜及びパッシベーション膜を取り除くことができる。
【００１８】
具体例に係る面発光半導体レーザを作製する方法では、前記モニター結果を得た後であって前記半導体チップを作製する前に、前記第１導電体、前記第２導電体及び前記第３導電体の加工を行う工程を更に備え、前記第１導電体の前記加工により、前記第１導電体の少なくとも一部分は除去されて、前記第１素子区画の前記面発光半導体レーザ内の前記一対の電極の一方は前記第１パッド電極から分離され、前記第２導電体の前記加工により、前記第２導電体の少なくとも一部分は除去されて、前記第２素子区画の前記面発光半導体レーザ内の前記一対の電極の一方は前記第２パッド電極から分離され、前記第３導電体の前記加工により、前記第３導電体の少なくとも一部分は除去されて、前記第３素子区画の前記面発光半導体レーザ内の前記一対の電極の一方は前記第４素子区画の前記面発光半導体レーザ内の前記一対の電極の一方から分離される。
【００１９】
この面発光半導体レーザを作製する方法によれば、分離に先立って、半導体チップを作製する際に加工される分離エリアの第１導電体、第２導電体及び第３導電体を除いて、ダイナミックバーンインの際に一対の電極に繋がれた導電体が、半導体チップの縁になる辺りに残されない。
【００２０】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、面発光半導体レーザを作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００２１】
図１〜図１６を参照しながら、面発光半導体レーザを作製する方法を説明する。
【００２２】
工程Ｓ１では、基板生産物ＢＰを準備する。本実施例では、基板生産物ＢＰを準備するために、基板生産物ＢＰを作製する。工程Ｓ１は、中間生産物ＳＰを形成する工程Ｓ１ａ、中間生産物ＳＰに電極を形成する工程Ｓ１ｂ、及び中間生産物ＳＰに導電体及びパッド電極を形成する工程Ｓ１ｃを有する。これらの工程により、中間生産物ＳＰから基板生産物ＢＰを作製できる。
【００２３】
工程Ｓ１ａでは、中間生産物ＳＰを作製する。中間生産物ＳＰは、以下の説明から理解されるように、結晶成長、絶縁膜の成膜、フォトリソグラフィ、エッチングといった半導体プロセスにより作製される。中間生産物ＳＰの構造を説明する。図２及び図３に示されるように、中間生産物ＳＰは、基板生産物ＢＰにおける素子区画の配列（一次元又は二次元の配列）が形成される第１エリアＡ１と、バーンインの際に素子区画の配列に給電するためのパッド電極が形成される一又は複数の第２エリアＡ２とを含む。第１エリアＡ１は、引き続く工程により形成されるウエハ生産物上の素子区画ＤＳから半導体チップを作製する切断のための分離エリアＣＡを含み、分離エリアＣＡは、第１エリアＡ１を区分けして素子区画ＤＳを規定するように、縦方向及び横方向に延在する。中間生産物ＳＰにおいて、第２エリアＡ２は、バーンインの際に第１エリアＡ１内の素子区画の配列に容易な給電及び光学測定を可能にするように中間生産物ＳＰにおいて位置決めされる。本実施例では、第２エリアＡ２は、例えば第１エリアＡ１に隣接している。第１エリアＡ１及び第２エリアＡ２は、第１軸Ａｘ１の方向に配列される。第１素子区画ＤＳ１は、一方の第２エリアＡ２に隣接しており、第２素子区画ＤＳ２は、他方の第２エリアＡ２に隣接している。第１エリアＡ１は、二次元に配列された素子区画ＤＳを有する。各素子区画ＤＳは、面発光半導体レーザのための半導体メサＭＳ、第１溝ＧＲ１及びテラスＴＲを含む。半導体メサＭＳは、第１溝ＧＲ１によりテラスＴＲから分離される。分離エリアＣＡは第２溝ＧＲ２を含み、第２溝ＧＲ２は、素子区画ＤＳの配列方向、具体的には縦方向及び横方向に延在して、素子区画ＤＳを囲む。第１溝ＧＲ１及び第２溝ＧＲ２は、フォトリソグラフィ及びエッチングにより形成される。
【００２４】
素子区画ＤＳの配列は、引き続く説明における参照における利便のために、例示的な素子区画、例えば第１素子区画ＤＳ１、第２素子区画ＤＳ２、第３素子区画ＤＳ３、第４素子区画ＤＳ４、第５素子区画ＤＳ５及び第６素子区画ＤＳ６が示される。第４素子区画ＤＳ４は、例えば第３素子区画ＤＳ３、第５素子区画ＤＳ５及び第６素子区画ＤＳ６に隣接する。
【００２５】
中間生産物ＳＰの半導体メサＭＳは、垂直共振を可能にする積層構造を含み、具体的には下部分布ブラッグ反射器のための下部半導体積層１３、活性層１５、上部分布ブラッグ反射器のための上部半導体積層１７、及び上部コンタクト層２３を含み、下部半導体積層１３、活性層１５、上部半導体積層１７、及び上部コンタクト層２３は、基板１１の主面１１ａへの法線方向に順に配置される。活性層１５は、上部半導体積層１７と下部半導体積層１３との間に設けられる。また、中間生産物ＳＰのテラスＴＳは、半導体メサＭＳと同じ半導体積層を含むことができる。
【００２６】
下部半導体積層１３は、分布ブラッグ反射器のための半導体層（１３ａ、１３ｂ）を含み、これらの半導体層（１３ａ、１３ｂ）は、基板１１の主面１１ａへの法線方向に交互に配置される。具体的には、下部半導体積層１３は、導電性の第１下部分布ブラッグ反射半導体積層２１ａ及びアンドープ半導体の第２下部分布ブラッグ反射半導体積層２１ｂを含み、第１下部分布ブラッグ反射半導体積層２１ａは、下部コンタクト層２１ｃ、第１半導体積層２１ｄ、及び第２半導体積層２１ｅを備える。下部コンタクト層２１ｃは、第１半導体積層２１ｄと第２半導体積層２１ｅとの間に設けられる。上部半導体積層１７は、分布ブラッグ反射器のための半導体層（１７ａ、１７ｂ）を含み、これらの半導体層（１７ａ、１７ｂ）は、基板１１の主面１１ａへの法線方向に交互に配置される。上部半導体積層１７は、本実施例では、電流狭窄構造のための第１半導体層１９を含む。
【００２７】
活性層１５は、発光のための量子井戸構造（例えばＡｌＧａＡｓ／ＧａＡｓ多重量子井戸構造）を有することができる。必要な場合には、半導体メサＭＳは、第１閉じ込め層２５及び第２閉じ込め層２７を備え、活性層１５は、第１閉じ込め層２５と第２閉じ込め層２７との間に設けられる。
【００２８】
中間生産物ＳＰの例。
基板１１：４インチサイズのＧａＡｓ半導体ウエハ。
下部半導体積層１３。
第１下部分布ブラッグ反射半導体積層２１ａ：ｎ型ＧａＡｓ／ｉ型ＡｌＧａＡｓ超格子、又はｎ型ＧａＡｓ／ｎ型ＡｌＧａＡｓ超格子。
第２下部分布ブラッグ反射半導体積層２１ｂ：ｉ型ＧａＡｓ／ｉ型ＡｌＧａＡｓ超格子。
下部コンタクト層２１ｃ：ｎ型ＧａＡｓ。
活性層１５：ＧａＡｓ／ＡｌＧａＡｓ量子井戸構造。
第１閉じ込め層２５：ＡｌＧａＡｓ。
第２閉じ込め層２７：ＡｌＧａＡｓ。
上部半導体積層１７：ｐ型ＧａＡｓ／ｐ型ＡｌＧａＡｓ超格子。
電流狭窄構造の第１半導体層１９ＡｌＧａＡｓ、Ａｌ組成０．９〜０．９９。
上部コンタクト層２３：ｐ型ＧａＡｓ又はｐ型ＡｌＧａＡｓ。
これらの半導体層は、例えば有機金属気相成長法、又は分子線エピタキシー法により成長されることができる。
【００２９】
中間生産物ＳＰは、第１エリアＡ１及び第２エリアＡ２上に設けられた絶縁膜３０を含む。具体的には、絶縁膜３０は、半導体メサＭＳ、テラスＴＲ、第１溝ＧＲ１及び第２溝ＧＲ２を覆うように設けられる。絶縁膜３０は、例えばＣＶＤ法で成長されたＳｉＮ又はＳｉＯ２といったシリコン系無機絶縁膜を含む。第１溝ＧＲ１は、下部半導体積層１３内の下部コンタクト層２１ｃに到達する。第２溝ＧＲ２は、導電性半導体積層ＣＳＬを突き抜けてアンドープ半導体積層ＵＳＬ内の第２下部分布ブラッグ反射半導体積層２１ｂに到達する。
【００３０】
面発光レーザのための電極、並びにバーンインのためのパッド電極及び導電体を中間生産物ＳＰ上に形成する。図４及び図５は、バーンインにおいて素子区画の面発光デバイスに並列に給電する金属体、及び面発光半導体レーザのための電極を含む基板生産物ＢＰ１を示し、具体的には、図５は、図４に示されたＰ１−Ｐ７線及びＰ７−Ｐ１２線に沿ってとられた断面を示す図面である。図６及び図７は、バーンインにおいて素子区画の面発光デバイスに直列に給電する金属体、及び面発光半導体レーザのための電極を含む基板生産物ＢＰ２を示し、具体的には、図７は、図６に示されたＲ１−Ｒ９線に沿ってとられた断面を示す図面である。
【００３１】
工程Ｓ１ｂでは、図５及び図７に示される第１電極３１及び第２電極３２を各素子区画ＤＳに形成する。具体的には、電極のための金属膜の形成に先立って、フォトリソグラフィ及びエッチングを用いて第１開口ＡＰ１及び第２開口ＡＰ２を絶縁膜３０に形成する。第１開口ＡＰ１は半導体メサＭＳ上に位置し、第２開口ＡＰ２は第１溝ＧＲ１の底部ＢＴ１に位置する。第１電極３１及び第２電極３２は、例えばリフトオフ法によって作製される。第１電極３１及び第２電極３２は、例えばＴｉＰｔＡｕ、ＡｕＧｅＮｉを含む。第１電極３１は、アノード電極及びカソード電極の一方（本実施例では、アノード電極）であり、第２電極３２は、アノード電極及びカソード電極の他方（本実施例では、カソード電極）である。第１電極３１は半導体メサＭＳ上に位置し、第２電極３２は第１溝ＧＲ１の底部ＢＴ１に位置する。第１電極３１及び第２電極３２は、それぞれ、半導体メサＭＳの上面ＭＳａ及び上部コンタクト層２３に接触を成す。
【００３２】
工程Ｓ１ｃでは、第１電極３１及び第２電極３２を形成した後に、バーンインのためのパッド電極及び導電体を中間生産物ＳＰ上に形成して、基板生産物ＢＰを得る。本実施例では、図４及び図６に示される第１パッド電極４１、第２パッド電極４２、及び複数の導電体９０が形成される。導電体９０は、第１エリアＡ１に設けられ、第１パッド電極４１及び第２パッド電極４２は、第２エリアＡ２に設けられる。第１パッド電極４１は、バーンインに用いられる外部アノード電極及び外部カソード電極の一方として働き、第２パッド電極４２は、バーンインに用いられる外部アノード電極及び外部カソード電極の他方として働く。導電体９０は、面発光半導体レーザのためのアノード電極及びカソード電極を含む素子区画ＤＳ間、素子区画ＤＳと第１導電体５１との間、並びに素子区画ＤＳと第２パッド電極４２との間を接続するために用いられる。導電体９０、第１パッド電極４１及び第２パッド電極４２は、例えばＡｕ（金）を含む。
【００３３】
基板生産物ＢＰ１及び基板生産物ＢＰ２の各々は、中間生産物ＳＰ、並びに第１パッド電極４１、第２パッド電極４２、第１導電体５１、第２導電体５２、第３導電体５３、第１レーザパッド電極７１及び第２レーザパッド電極７２を含む。第１パッド電極４１、第２パッド電極４２、第１導電体５１、第２導電体５２、第３導電体５３、第１レーザパッド電極７１及び第２レーザパッド電極７２は、中間生産物ＳＰ上に設けられる。基板生産物ＢＰでは、各素子区画ＤＳは、第１レーザパッド電極７１及び第２レーザパッド電極７２を含む。
【００３４】
図５及び図７に示されるように、第１レーザパッド電極７１は、面発光半導体レーザのためのアノード電極及びカソード電極の一方（本実施例では、アノード電極）であり、例えば第１電極３１を介して半導体メサＭＳの上面ＭＳａに接続される。第２レーザパッド電極７２は、面発光半導体レーザのためのアノード電極及びカソード電極の他方（本実施例では、カソード電極）であり、例えば第２電極３２を介して下部コンタクト層２１ｃに接続される。第１パッド電極４１、第２パッド電極４２、導電体９０（第１導電体５１、第２導電体５２、及び第３導電体５３）、第１レーザパッド電極７１、及び第２レーザパッド電極７２は、例えば金電極を含み、また金電極は、例えばメッキ及びリフトオフ法により形成される。第１パッド電極４１、第２パッド電極４２、第１導電体５１、第２導電体５２、第３導電体５３、第１レーザパッド電極７１及び第２レーザパッド電極７２の形成に用いられるマスクパターンは、以下の説明から理解される。
【００３５】
図４〜図７に示されるように、基板生産物ＢＰでは、第１導電体５１及び第２導電体５２は、第１エリアＡ１と第２エリアＡ２との境界を横切って延在し、第３導電体５３は、素子区画ＤＳの境界ＢＤを横切って延在する。
【００３６】
第１導電体５１は、第１パッド電極４１を第１素子区画ＤＳ１の面発光半導体レーザ１内の第１電極３１に接続する。具体的には、第１導電体５１は、第１素子区画ＤＳ１内の第１レーザパッド電極７１に第１パッド電極４１を繋げる。第２導電体５２は、第２パッド電極４２を第２素子区画ＤＳ２の面発光半導体レーザ１内の第２電極３２に接続する。具体的には、第２導電体５２は、第２素子区画ＤＳ２内の第２レーザパッド電極７２に第２パッド電極４２を繋げる。
【００３７】
（並列接続の構造）
図４及び図５に示されるように、基板生産物ＢＰ１の素子区画ＤＳは、第１パッド電極４１と第２パッド電極４２との間に並列に接続される。第３導電体５３は、素子区画の二次元配列内における任意の隣接する素子区画、例えば第３素子区画ＤＳ３と第４素子区画ＤＳ４との境界ＢＤを横切って第３素子区画ＤＳ３から第４素子区画ＤＳ４まで延在して、第３素子区画ＤＳ３の第１レーザパッド電極７１及び第２レーザパッド電極７２の一方（本実施例では、第１レーザパッド電極７１）を第４素子区画ＤＳ４の第１レーザパッド電極７１及び第２レーザパッド電極７２の一方（本実施例では、第１レーザパッド電極７１）に接続する。別の第３導電体５３は、第３素子区画ＤＳ３と第４素子区画ＤＳ４との境界ＢＤを横切って第３素子区画ＤＳ３から第４素子区画ＤＳ４まで延在して、第３素子区画ＤＳ３の第１レーザパッド電極７１及び第２レーザパッド電極７２の他方（本実施例では、第２レーザパッド電極７２）を第４素子区画ＤＳ４の第１レーザパッド電極７１及び第２レーザパッド電極７２の他方（本実施例では、第２レーザパッド電極７２）に接続する。
【００３８】
基板生産物ＢＰ１は、素子区画の二次元配列の一方向に延在する第１貫通金属体９１及び第２貫通金属体９２を備える。第１貫通金属体９１は、第１導電体５１及び第３導電体５３を含み、第１軸Ａｘ１の方向に配置される素子区画ＤＳの配列に沿って延在する。第２貫通金属体９２は、第２導電体５２及び第３導電体５３を含み、第１軸Ａｘ１に配置される素子区画ＤＳの配列に沿って延在する。第１軸Ａｘ１の方向に配列される第３導電体５３は、この方向に配列される素子区画ＤＳのうちの任意の隣合う素子区画ＤＳの第１レーザパッド電極７１を互いに接続する。具体的には、第３導電体５３の配列は、第１導電体５１に接続されて、第１導電体５１及び第３導電体５３は、素子区画の配列を貫通する第１貫通金属体９１を形成する。また、上記方向に配列される別の第３導電体５３は、この方向に配列される素子区画ＤＳのうちの任意の隣合う素子区画ＤＳの第２レーザパッド電極７２を互いに接続する。別の第３導電体５３の配列は、第２導電体５２に接続されて、第２導電体５２及び第３導電体５３は、素子区画の配列を貫通する第２貫通金属体９２を形成する。基板生産物ＢＰ１では、任意の隣接する素子区画は、一対の第３導電体５３によって接続される。上記方向に配列される素子区画ＤＳは、第１貫通金属体９１と第２貫通金属体９２との間に並列に接続される。
【００３９】
基板生産物ＢＰ１の各素子区画ＤＳ内において、第１レーザパッド電極７１及び第２レーザパッド電極７２は、第１軸Ａｘ１に交差する方向に配列されることができ、この配列は、並列接続に好適である。
【００４０】
（直列接続の構造）
図６及び図７に示されるように、基板生産物ＢＰ２の素子区画ＤＳは、第１パッド電極４１と第２パッド電極４２との間に直列に接続される。第３導電体５３は、素子区画の二次元配列内における任意の隣接する素子区画、例えば第３素子区画ＤＳ３と第４素子区画ＤＳ４との境界ＢＤを横切って第３素子区画ＤＳ３から第４素子区画ＤＳ４まで延在し、第３素子区画ＤＳ３の面発光半導体レーザの第１レーザパッド電極７１及び第２レーザパッド電極７２の一方（本実施例では、第２レーザパッド電極７２）を第４素子区画ＤＳ４の面発光半導体レーザ１内の第１レーザパッド電極７１及び第２レーザパッド電極７２の他方（本実施例では、第１レーザパッド電極７１）に接続する。別の第３導電体５３は、別の隣接する素子区画、例えば第４素子区画ＤＳ４と第６素子区画ＤＳ６との境界ＢＤを横切って第４素子区画ＤＳ４から第６素子区画ＤＳ６まで延在し、第４素子区画ＤＳ４の面発光半導体レーザ内の第１レーザパッド電極７１及び第２レーザパッド電極７２の一方（本実施例では、第２レーザパッド電極７２）を第６素子区画ＤＳ６の面発光半導体レーザ１内の第１レーザパッド電極７１及び第２レーザパッド電極７２の他方（本実施例では、第１レーザパッド電極７１）に接続する。
【００４１】
基板生産物ＢＰ２では、任意の隣接する素子区画は、単一の第３導電体５３によって接続される。上記方向に配列される素子区画ＤＳ及び第３導電体５３が、第１パッド電極４１と第２パッド電極４２との間の接続ライン上に交互に配列されて、素子区画ＤＳが第１パッド電極４１と第２パッド電極４２との間に直列に接続される。
【００４２】
基板生産物ＢＰ２の各素子区画ＤＳ内において、第１レーザパッド電極７１及び第２レーザパッド電極７２は、第１軸Ａｘ１の方向に沿って配列されることができ、この配列は、直列接続に好適である。
【００４３】
図１に示された工程Ｓ２の説明を行う。図８〜図１０の各々は、面発光半導体レーザのための基板生産物ＢＰのダイナミックバーンインに使用できる例示的なバーンイン装置を示す。バーンイン装置ＢＮは、バーンインの通電を可能する接続装置２を含む。工程Ｓ２では、接続装置２を基板生産物ＢＰに取り付ける。接続装置２は、基板生産物ＢＰの第１パッド電極４１及び第２パッド電極４２に接続される。
【００４４】
図８〜図１０を参照しながら、バーンイン装置ＢＮを説明する。バーンイン装置ＢＮの接続装置２は、基板生産物ＢＰの第１パッド電極４１及び第２パッド電極４２にバーンインのための通電を可能にするためのプローブ装置７と、バーンイン中に行われる光学測定のための光学窓８ａとを有する。接続装置２は、光学窓８ａが基板生産物ＢＰの第１エリアＡ１上に位置するように、バーンイン装置ＢＮにおいて位置決めされている。この位置決めにより、基板生産物ＢＰに取り付けられた接続装置２を用いてバーンイン中に基板生産物ＢＰの光学測定が可能になる。
【００４５】
接続装置２は、ウエハ支持台３、温度制御装置４、電源５、及び受光装置６を備える。基板生産物ＢＰは、ウエハ支持台３に保持される。基板生産物ＢＰの保持は、例えば、真空チャック、静電チャック、又はメカニカルチャックといった機構によって提供される。ウエハ支持台３は、温度制御装置４に接続され、温度制御装置４は、ウエハ支持台３の支持面３ａの温度を変更することができ、基板生産物ＢＰの温度を、例えば室温（例えば摂氏２７度）から高温まで変更できる。バーンインに用いられる高温は、摂氏７０〜２００度の範囲であることができる。ウエハ支持台３の支持面３ａの温度は、例えば、熱電対、サーミスタ、放射温度計といった温度測定装置によって測定される。高温におけるレーザ特性の測定結果は、面発光半導体レーザ１のレーザ特性が所定の規格を満たしているか否かを判別するために利用される。
【００４６】
接続装置２のプローブ装置７は、プローブ支持台７ａ、第１プローブ７ｐ及び第２プローブ７ｑを含む。プローブ支持台７ａは、バーンイン中に光学測定を可能にする開口７ｂ、並びに第１プローブ７ｐ及び第２プローブ７ｑを支持する支持部材７ｃを有する。支持部材７ｃは、例えば開口７ｂを規定する。プローブ支持台７ａの開口７ｂは、受光装置６がバーンイン中に基板生産物ＢＰの発光を受けることを可能にする。第１プローブ７ｐ及び第２プローブ７ｑが、基板生産物ＢＰの第１パッド電極４１及び第２パッド電極４２に接続される。
【００４７】
図８〜図１０に示されるように、第１プローブ７ｐ及び第２プローブ７ｑは、それぞれ、第１エリアＡ１の外側に位置する第２エリアＡ２内の第１パッド電極４１及び第２パッド電極４２に接続される。プローブ装置７は、第１プローブ７ｐ及び第２プローブ７ｑを介して、基板生産物ＢＰに電圧又は電流を印加できる。本実施例では、第１パッド電極４１及び第２パッド電極４２を設ける第２エリアＡ２は基板生産物ＢＰの外周エリアにあり、素子区画ＤＳの配列を含む第１エリアＡ１は、基板生産物ＢＰの内側エリアにある。このような第１エリアＡ１及び第２エリアＡ２の配置は、第１プローブ７ｐ及び第２プローブ７ｑをそれぞれ第１パッド電極４１及び第２パッド電極４２に接触させることを可能にする。
【００４８】
電源５は、基板生産物ＢＰに電圧又は電流を供給できる装置、例えばソースメータ及び半導体パラメータアナライザといった装置であることができる。電源５は、基板生産物ＢＰへの通電と面発光半導体レーザ１の特性測定との両方を行う単一の装置、又は通電を行う装置と測定を行う装置との組み合わせ複数の装置であることができる。プローブ装置７は、通電を行うための第１プローブ７ｐ及び第２プローブ７ｑ、測定を行うための追加のプローブを含むことができる。追加のプローブもまた、第１パッド電極４１及び第２パッド電極４２に接続されるように設けられる。
【００４９】
受光装置６は、受光素子６ｄを含み、受光素子６ｄは、面発光半導体レーザからの光ビームを受ける。受光素子６ｄは、ステージ６ｓによって保持され、ステージ６ｓの位置及び角度は、複数の方向又は向きに調整される。この調整は、ステージコントローラ６ｔによって行われ、例えば３軸方向又は５軸方向の位置及び角度に行われる。受光素子６ｄは、ステージ６ｓ及びステージコントローラ６ｔによって、基板生産物ＢＰの素子面内の所望のエリアに位置合わせされると共に、その位置において一又は複数の素子区画の光学測定に用いられる。測定位置は、その位置における光学測定が完了した後に、基板生産物ＢＰの素子面内の次のエリアに移動されて、そのエリア内の面発光半導体レーザの光学測定が行われる。
【００５０】
バーンイン装置ＢＮは、バーンイン温度及び雰囲気を安定に維持する恒温槽８を更に備える。恒温槽８は、ウエハ支持台３、ウエハ支持台３上の基板生産物ＢＰ、受光素子６ｄ、及びステージ６ｓを収容することができ、バーンインにおいては基板生産物ＢＰも収容する。恒温槽８内の雰囲気は、摂氏９０度の窒素または大気であることができる。恒温槽８内の温度は、室温より高いバーンイン温度の範囲で変更される。バーンイン温度は、例えば摂氏７０〜２００度の範囲であることができ、恒温槽８内に設けられた温度計によって測定される。恒温槽８は筐体を有し、筐体は、基板生産物ＢＰの上部に位置する光学窓８ａを有することができる。光学窓８ａは、恒温槽８内のプローブ支持台７ａの開口７ｂを通して、恒温槽８内の基板生産物ＢＰの素子面を観察することを可能とする。光学窓８ａは、面発光半導体レーザからの光を透過可能な石英ガラス、ＺｎＳｅ、サファイアといった窓材料からなる。必要な場合には、ウエハ支持台３、受光素子６ｄ及びステージ６ｓに加えて、ステージコントローラ６ｔが恒温槽８に収容されてもよい。
【００５１】
（第１バーンイン装置）
図８の（ａ）部及び（ｂ）部は、第１バーンイン装置を概略的に示す図面である。基板生産物の素子面を表すために、図８の（ｂ）部には、図８の（ａ）部に示された温度制御装置４、電源５、及び光学レンズ６ａが描かれていない。第１バーンイン装置ＢＮ１は、バーンイン中に、面発光半導体レーザ１の光学測定、例えばレーザビームの受光を行うことができる。図８の（ａ）部及び（ｂ）部に示されるように、基板生産物ＢＰが、恒温槽８内のウエハ支持台３上に設けられる。本実施例では、受光装置６は、測定エリアＭＰに含まれる複数の素子区画ＤＳ（例えば４つの素子区画ＤＳ）の面発光半導体レーザ１からの光ビームを光学レンズ６ａを介して同時に受光できる。これらの光ビームは、例えばＣＣＤカメラ、ＣＭＯＳカメラ、ダイオードアレイといった光電変換素子により電気信号に変換されて、所望の種類の光学特性の測定結果を得ることができる。基板生産物ＢＰ及び測定系を互いに相対的に移動させて、例えばステージ６ｓ及びステージコントローラ６ｔによって光学レンズ６ａを測定エリアＭＰに位置合わせすると共に、受光装置６を用いて、ある測定エリアＭＰの光学測定を行う。同様に、光学レンズ６ａを次の測定エリアＭＰに位置合わせする。この位置合わせの後に、次の測定エリアの光学測定を行う。
【００５２】
（第２バーンイン装置）
図９の（ａ）部及び（ｂ）部は、第２バーンイン装置を概略的に示す図面である。基板生産物の素子面を示すために、図９の（ｂ）部には、図９の（ａ）部に示された温度制御装置４、電源５、及び光ファイバアレイ６ｂが描かれていない。第２バーンイン装置ＢＮ２は、バーンイン中に、面発光半導体レーザ１の光学測定、例えばレーザビームの受光を行うことができる。図９の（ａ）部及び（ｂ）部に示されるように、受光装置６は、光ファイバアレイ６ｂを含む。本実施例では、光ファイバアレイ６ｂは、複数の光ファイバ（例えば３列及び３行アレイの光ファイバ）を含む。ステージ６ｓは、光ファイバアレイ６ｂを支持しており、光ファイバアレイ６ｂの光ファイバ先端は、素子区画ＤＳのピッチに合わせて配列される。この受光装置６を用いて、光ファイバ先端を基板生産物ＢＰに５０μｍ程度に近づけることができ、受光装置６は、９つの素子区画ＤＳを含む測定エリアＭＰからの光ビームを同時に受けることができる。これらの光ビームは、例えばパワーメータ又はスペクトルアナライザによって検出される。第２バーンイン装置ＢＮ２は、バーンイン中に、面発光半導体レーザ１からのレーザ光の発振波長の測定を可能にする。複数の素子区画ＤＳの測定では、スペクトルアナライザのチャネルを切り替えてもよく、また、複数のスペクトルアナライザを用いるようにしてもよい。基板生産物ＢＰ及び測定系を互いに相対的に移動させて、例えばステージ６ｓ及びステージコントローラ６ｔによって光ファイバアレイ６ｂを測定エリアＭＰに位置合わせすると共に、受光装置６を用いて、ある測定エリアＭＰの光学測定を行う。同様に、光ファイバアレイ６ｂを次の測定エリアＭＰに位置合わせする。この位置合わせの後に、次の測定エリアの光学測定を行う。
【００５３】
（第３バーンイン装置）
図１０の（ａ）部及び（ｂ）部は、は、第３バーンイン装置を概略的に示す図面である。基板生産物の素子面を示すために、図１０の（ｂ）部には、図１０の（ａ）部に示される温度制御装置４、電源５、及び対物レンズ６ｃが描かれていない。図１０の（ａ）部及び（ｂ）部に示されるように、受光装置６は、一又は複数の対物レンズ６ｃを含むことができ、対物レンズ６ｃが、ステージ６ｓによって支持される。対物レンズ６ｃの配列は、素子区画ＤＳのピッチに合わされている。対物レンズ６ｃを用いて、複数の素子区画ＤＳの面発光半導体レーザ１からのレーザビームを測定できる。第３バーンイン装置ＢＮ３は、バーンイン中に、面発光半導体レーザ１からの光ビームの測定を可能にする。光ビームは、対物レンズ６ｃを介して、例えばパワーメータ又はスペクトルアナライザによって検出される。本実施例では、単一の対物レンズ６ｃが、測定エリアＭＰに含まれる単一の素子区画ＤＳに位置合わせされる。受光装置６は、測定エリアＭＰ内の面発光半導体レーザ１からの光ビームを測定できる。基板生産物ＢＰ及び測定系を互いに相対的に移動させて、例えばステージ６ｓ及びステージコントローラ６ｔによって対物レンズ６ｃを測定エリアＭＰに位置合わせすると共に、受光装置６を用いて、ある測定エリアＭＰの光学測定を行う。同様に、対物レンズ６ｃを次の測定エリアＭＰに位置合わせする。この位置合わせの後に、次の測定エリアの光学測定を行う。
【００５４】
図１に示された工程の説明に戻る。
【００５５】
工程Ｓ３では、基板生産物ＢＰを半導体チップに分離する前に、基板生産物に対するバーンインを行う。バーンインは、基板生産物ＢＰの面発光半導体レーザ１が特性変化を引き起こす可能性のある環境条件、例えば高温の環境及び電圧又は電流を加える環境に基板生産物ＢＰを置いて行われるスクリーニング試験であって、例えば面発光半導体レーザ１の初期不良のスクリーニングを行うことができる。基板生産物ＢＰの温度を室温より高い温度、例えば摂氏７０〜２００度に保つ。接続装置２を用いて基板生産物ＢＰに通電すると共に、受光装置６を用いて基板生産物ＢＰにおける所望の素子区画ＤＳ内の面発光半導体レーザ１の発光の測定結果を得る。このように得られた光学測定の結果は、受光装置６に格納される。
【００５６】
基板生産物ＢＰ１及び基板生産物ＢＰ２のバーンインを具体的に説明する。これらのバーンインにおいては、ウエハ支持台３の支持面３ａの温度は、例えば９０℃以上であり、バーンイン時間は、例えば５０時間以上である。
【００５７】
基板生産物ＢＰ１のバーンイン試験では、高温において電源を用いて基板生産物ＢＰ１に定電圧を印加する。このバーンイン試験を「定電圧バーンイン」として参照する。定電圧バーンインでは、ある一定の電圧を複数の素子区画ＤＳの面発光半導体レーザ１に印加する。定電圧バーンインにおける基板生産物ＢＰ１に印加される電圧（第１パッド電極と第２パッド電極との間の電位差）は、例えば２．０ボルトであることができる。第１パッド電極と第２パッド電極との間の電圧は、第１パッド電極と第２パッド電極との間に並列に接続された複数の素子区画ＤＳに加わる。
【００５８】
或いは、基板生産物ＢＰ２のバーンイン試験では、電源を用いて基板生産物ＢＰ２に高温において定電流を印加する。このバーンイン試験を「定電流バーンイン」として参照する。定電流バーンインは、ある一定の電流を複数の素子区画ＤＳの面発光半導体レーザ１に印加する。定電流バーンインでは、電源５から基板生産物ＢＰ２に印加される電流（第１パッド電極及び第２パッド電極を流れる電流）は、例えば１０ミリアンペアであることができる。第１パッド電極及び第２パッド電極を流れる電流は、第１パッド電極と第２パッド電極との間に直列に接続された複数の素子区画ＤＳを流れる。
【００５９】
定電圧バーンイン及び定電流バーンインでは、次の３通りの方法を行うことができる。これらの方法の引き続く説明は、基板生産物ＢＰ１を用いる定電圧バーンインについて行われるが、基板生産物ＢＰ２を用いる定電流バーンインも同様に行われる。
【００６０】
（第１バーンイン）
第１バーンインの方法は、以下の手順に従って行われる。
手順（１）：基板生産物ＢＰ１（基板生産物ＢＰ２）の温度を高温（例えば９０℃）に保つ。
手順（２）：バーンイン開始時において、面発光半導体レーザ１のレーザ発振の閾値を測定する。
手順（３）：基板生産物ＢＰ１（基板生産物ＢＰ２）に定電圧（定電流）を印加して、面発光半導体レーザ１の発光を測定すると共に、測定値を受光装置６に格納する。
手順（４）：基板生産物ＢＰ１（基板生産物ＢＰ２）の温度を高温に保ったまま、基板生産物ＢＰ１（基板生産物ＢＰ２）には電圧（電流）の印加を一旦停止する。
手順（５）：基板生産物ＢＰ１（基板生産物ＢＰ２）に印加する電圧（電流）をバーンイン開始時の電圧（電流）を基準にして、例えば０〜１．５倍の範囲内において変化させて、面発光半導体レーザ１のレーザ光出力強度を測定する。必要な場合には、測定値を受光装置６に格納する。具体的には、パワーメータを用いて、所望の素子区画ＤＳ内の面発光半導体レーザ１のレーザ光出力強度及び電流を測定する。これらの測定結果から、レーザ発振の閾値を決定する。
手順（６）：基板生産物ＢＰ１（基板生産物ＢＰ２）における測定した素子区画ＤＳの「良」又は「不良」の判定を行う。決定された閾値が、バーンイン開始時における閾値を基準にして、所望の変動範囲を越えた、例えばプラスマイナス２０％以上で変動したか否かを判定する。
手順（７）：判定が、所望の値、例えば２０％以上の変動が生じたことを表すとき、この素子区画ＤＳの面発光半導体レーザ１を「不良」として記録する。
【００６１】
（第２バーンイン）
第２バーンインの方法は、以下の手順に従って行われる。
手順（１）：基板生産物ＢＰ１（基板生産物ＢＰ２）の温度を高温（例えば９０℃）に保つ。
手順（２）：バーンイン開始時において、レーザ光の出力強度を測定する。
手順（３）：基板生産物ＢＰ１（基板生産物ＢＰ２）の温度を高温に保ったまま、基板生産物ＢＰ１（基板生産物ＢＰ２）に定電圧（定電流）を印加して、面発光半導体レーザ１の出力強度を測定すると共に、測定値を受光装置６に格納する。
手順（４）：基板生産物ＢＰ１（基板生産物ＢＰ２）における測定した素子区画ＤＳの「良」又は「不良」の判定を行う。具体的には、基板生産物ＢＰ１（基板生産物ＢＰ２）の温度を高温に保ったまま、パワーメータを用いて、所望の素子区画ＤＳ内の面発光半導体レーザ１のレーザ光の出力強度を測定する。
手順（５）：測定結果から、このレーザ光の出力強度が、バーンイン開始時におけるレーザ光の出力強度を基準にして、所望の変動範囲を越えた、例えばプラスマイナス２０％以上で変動したか否かを判定する。
手順（６）：判定が、所望の値、例えば２０％以上減少するような変動が生じたことを表すとき、この素子区画ＤＳの面発光半導体レーザ１を「不良」として記録する。
【００６２】
（第３バーンイン）
第３バーンインの方法は、以下の手順に従って行われる。
手順（１）：基板生産物ＢＰ１（基板生産物ＢＰ２）の温度を高温（例えば９０℃）に保つ。
手順（２）：バーンイン開始時において、面発光半導体レーザ１のレーザ光スペクトルを測定する。
手順（３）：基板生産物ＢＰ１（基板生産物ＢＰ２）に定電圧（定電流）を印加して、面発光半導体レーザ１のレーザ光スペクトルを測定すると共に、測定値を受光装置６に格納する。
手順（４）：基板生産物ＢＰ１（基板生産物ＢＰ２）における測定した素子区画ＤＳの「良」又は「不良」の判定を行う。具体的には、基板生産物ＢＰ１（基板生産物ＢＰ２）の温度を高温に保ったまま、スペクトルアナライザを用いて、所望の素子区画ＤＳ内の面発光半導体レーザ１のレーザ光スペクトルを測定する。これらの測定結果から、レーザ光スペクトルの中心波長を決定する。
手順（５）：基板生産物ＢＰ１（基板生産物ＢＰ２）における測定した素子区画ＤＳの「良」又は「不良」の判定を行う。決定されて中心波長が、バーンイン開始時における閾値を基準にして、所望の変動範囲を越えた、例えばプラスマイナス０．１ｎｍ以上で変動したか否かを判定する。
手順（６）：判定が、所望の値、例えば０．１ｎｍ以上の変動が生じたことを表すとき、この素子区画ＤＳの面発光半導体レーザ１を「不良」として記録する。
【００６３】
第１バーンインから第３バーンインでは、「不良」と判定された素子区画ＤＳに対して、例えばインクを用いたマーキングを行うようにしてもよい。マーキング付き半導体チップは破棄される。また、「不良」と判定された素子区画ＤＳの数が、基板生産物ＢＰ１（基板生産物ＢＰ２）における対象の素子区画に対して、素子区画ＤＳの数の９０％を超えたときは、バーンインを終了するようにしてもよい。受光装置６にバーンインの測定結果を記録すると共に、基板生産物ＢＰ１（基板生産物ＢＰ２）を破棄するようにしてもよい。
【００６４】
バーンインに先立って、予備的な測定、例えば基板生産物ＢＰ１（基板生産物ＢＰ２）のウエハの外縁から５ｍｍ以上離れた内部に位置する複数の素子区画ＤＳ（いわゆる、面内の５点）の面発光半導体レーザのレーザ特性の測定を行うことができ、これらのレーザ特性が所望の特性規格を満たしているとき、素子区画ＤＳのバーンインを開始するようにしてもよい。
【００６５】
（第４バーンイン）
第４バーンインの方法は、以下の手順に従って行われる。
手順（１）：基板生産物ＢＰ１（基板生産物ＢＰ２）の温度を高温（例えば９０℃）に保つ。
手順（２）：バーンイン開始時において、基板生産物ＢＰ１（基板生産物ＢＰ２）の素子区画ＤＳの素子抵抗値を測定する。
手順（３）：基板生産物ＢＰ１（基板生産物ＢＰ２）に定電圧（定電流）を印加して、素子区画ＤＳの素子抵抗値を測定すると共に、測定値を受光装置６に格納する。
手順（４）：基板生産物ＢＰ１（基板生産物ＢＰ２）の温度を高温に保ったまま、電流電圧計を用いて、所望の素子区画ＤＳの電流値（電圧値）を測定する。測定結果から、素子区画ＤＳの素子抵抗値を決定する。
手順（５）：決定された素子抵抗値が、バーンイン開始時における素子抵抗値を基準にして、所望の変動範囲を越えた、例えばプラスマイナス５％以上で変動したか否かを判定する。
手順（６）：判定が、所望の値、例えば５％以上の変動が生じたことを表すとき、この変動した素子抵抗値を示す基板生産物ＢＰ１（基板生産物ＢＰ２）を「不良」として記録する。
基板生産物ＢＰ１（基板生産物ＢＰ２）に対するスクリーニングを行う。
【００６６】
本実施形態に係る面発光半導体レーザを製造する方法では、上記のバーンインを基板生産物ＢＰに行う。基板生産物ＢＰ１（基板生産物ＢＰ２）の第１エリアＡ１内の複数の素子区画ＤＳ内の面発光半導体レーザ１に、第２エリアＡ２内の第１パッド電極４１及び第２パッド電極４２を用いて通電できると共に、基板生産物ＢＰ１（基板生産物ＢＰ２）の素子面上に設置した接続装置２を用いて素子区画ＤＳ内の面発光半導体レーザ１の発光をモニターできる。素子区画ＤＳ内の面発光半導体レーザ１の発光をモニターするダイナミックバーンインのモニター結果を用いて、所望の特性を示した面発光半導体レーザ１を含む半導体チップを選別できる。
【００６７】
工程Ｓ４では、ダイナミックバーンインが完了した後に、基板生産物ＢＰの素子区画ＤＳを分離して半導体チップを作製する。
【００６８】
必要な場合には、形成されるべき半導体チップの側縁に残される第１導電体５１、第２導電体５２及び第３導電体５３の一部又は全部を除去するようにしてもよい。引き続いて、図１１〜図１６を参照しながら、金属体を除去するための処理工程を説明する。第１導電体５１、第２導電体５２及び第３導電体５３を除去する。処理工程により、同時に、第１パッド電極４１及び第２パッド電極４２を除去してもよい。
【００６９】
本実施形態の製造方法によれば、ダイナミックバーンインのために基板生産物ＢＰ上に形成された導電体（第１導電体５１、第２導電体５２、及び第３導電体５３）が、最終完成物の半導体チップ上に残されない。
【００７０】
具体的には、図１１〜図１６に示されるように、基板生産物ＢＰ１（基板生産物ＢＰ２）では、分離エリア及び第１素子区画ＤＳ１において第１導電体５１を除去する。分離エリア及び第２素子区画ＤＳ２において第２導電体５２を除去する。分離エリア及び他の素子区画において第３導電体５３を除去する。
【００７１】
具体的には、第１導電体５１、第２導電体５２、及び第３導電体５３の除去は、例えばヨウ素系のウェットエッチング、イオンミリングによることができる。この方法では、図１１及び図１２に示されるように、例えばフォトリソグラフィ及びエッチングによってマスクＭ１（マスクＭ２）を基板生産物ＢＰ１（基板生産物ＢＰ２）の上面に形成する。マスクＭ１（マスクＭ２）の材料は、例えばフォトレジストマスクを含む。マスクＭ１（マスクＭ２）は、第１導電体５１上、第２導電体５２上、及び第３導電体５３上に開口を有すると共に、素子区画ＤＳにおける素子エリア（レーザパッド電極以内のエリア）を覆う。第１導電体５１、第２導電体５２、及び第３導電体５３の除去後に、マスクＭ１（マスクＭ２）を除去する。
【００７２】
工程Ｓ４では、第１導電体５１、第２導電体５２、及び第３導電体５３の除去後に、図１３及び図１４に示されるように、基板生産物ＢＰ１（基板生産物ＢＰ２）上にパッシベーション膜４０のための絶縁膜を成長する。この絶縁膜は、例えばプラズマＣＶＤ法によって形成され、例えばＳｉＮ又はＳｉＯＮといったＳｉ系無機絶縁層を含む。パッシベーション膜４０のための絶縁膜の厚さは、レーザパッド電極上において、例えば１００ｎｍ〜５００ｎｍである。
【００７３】
パッシベーション膜４０の成膜後、図１３及び図１４に示されるように、基板生産物ＢＰ１（基板生産物ＢＰ２）では、パッシベーション膜４０上にマスクＭ３（マスクＭ４）を形成する。マスクＭ３（マスクＭ４）は、開口Ｍ３ａ及び開口Ｍ３ｂ（開口Ｍ４ａ及び開口Ｍ４ｂ）を有する。開口Ｍ３ａ（開口Ｍ４ａ）は、素子区画ＤＳ内の各々における一対の電極、具体的には第１レーザパッド電極７１及び第２レーザパッド電極７２上に位置し、開口Ｍ３ｂ（開口Ｍ４ｂ）は、第２溝ＧＲ２の底部ＢＴ２に位置する。マスクＭ３（マスクＭ４）は、例えばレジストを含み、例えばフォトリソグラフィにより形成される。マスクＭ３（マスクＭ４）を用いて絶縁膜のエッチングを行う。例えばＣＦ４、ＣＨＦ３といったエッチャントを用いて絶縁膜のドライエッチングを行う。
【００７４】
図１５及び図１６に示されるように、基板生産物ＢＰ１（基板生産物ＢＰ２）では、開口Ｍ３ａ（開口Ｍ４ａ）では、第１レーザパッド電極７１及び第２レーザパッド電極７２上のパッシベーション膜４０がエッチングにより除去される。開口Ｍ３ａ（開口Ｍ４ａ）に対応して、第１レーザパッド電極７１及び第２レーザパッド電極７２上に第３開口ＡＰ３がパッシベーション膜４０に形成される。また、開口Ｍ３ｂ（開口Ｍ４ｂ）では、第２溝ＧＲ２の底部ＢＴ２においてパッシベーション膜４０及び絶縁膜３０の両方がエッチングにより除去される。開口Ｍ３ｂ（開口Ｍ４ｂ）に対応して、第４開口ＡＰ４が形成される。パッシベーション膜４０及び絶縁膜３０に開口を形成した後に、マスクＭ３（マスクＭ４）を除去する。
【００７５】
基板生産物ＢＰ１（基板生産物ＢＰ２）は、第２溝ＧＲ２の底部ＢＴ２に単連結の第４開口ＡＰ４を有する。第４開口ＡＰ４は、単連結の格子形状を有する。格子状の開口の一方向に沿って基板生産物ＢＰ１（基板生産物ＢＰ２）を分離して、半導体チップを作製できる。これらの切断は、例えばダイサーといった切断装置を用いて行われる。具体的には、図１５を参照すると、基板生産物ＢＰ１では、例えば第１軸Ａｘ１に交差する方向に沿った切断線Ｃ１及び第１軸Ａｘ１に沿った切断線Ｃ２が示されている。図１６を参照すると、基板生産物ＢＰ２では、例えば第１軸Ａｘ１に交差する方向に沿った切断線Ｃ１及び第１軸Ａｘ１に沿った切断線Ｃ２が示されている。これらの切断線Ｃ１及び切断線Ｃ２に沿って基板生産物ＢＰ１（基板生産物ＢＰ２）を切断することにより、半導体チップが作製される。必要な場合には、半導体チップを作製する前に、基板生産物ＢＰ１（基板生産物ＢＰ２）の基板１１は、所望の厚さになるように裏面研磨されてもよい。
【００７６】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【産業上の利用可能性】
【００７７】
以上説明したように、本実施形態によれば、バーンイン検査中に光学測定を行うことができる面発光半導体レーザを作製する方法が提供される。
【符号の説明】
【００７８】
１…面発光半導体レーザ、２…接続装置、１１…基板、１１ａ…主面、３０…絶縁膜、４０…パッシベーション膜、４１…第１パッド電極、４２…第２パッド電極、５１…第１導電体、５２…第２導電体、５３…第３導電体、Ａ１…第１エリア、Ａ２…第２エリア、ＢＤ…境界、ＢＰ…基板生産物、ＣＡ…分離エリア、ＤＳ…素子区画、ＤＳ１…第１素子区画、ＤＳ２…第２素子区画、ＤＳ３…第３素子区画、ＤＳ４…第４素子区画。
【図１】
2018207008.tif 000003
【図２】
2018207008.tif 000004
【図３】
2018207008.tif 000005
【図４】
2018207008.tif 000006
【図５】
2018207008.tif 000007
【図６】
2018207008.tif 000008
【図７】
2018207008.tif 000009
【図８】
2018207008.tif 000010
【図９】
2018207008.tif 000011
【図１０】
2018207008.tif 000012
【図１１】
2018207008.tif 000013
【図１２】
2018207008.tif 000014
【図１３】
2018207008.tif 000015
【図１４】
2018207008.tif 000016
【図１５】
2018207008.tif 000017
【図１６】
2018207008.tif 000018