(57)【要約】【課題】電子装置の電源制御により、電子装置に搭載されたＮＡＮＤ型メモリのリードディスターブによる劣化の進行を抑制する。【解決手段】ＮＡＮＤ型メモリである記憶部１１を備え、電源が投入されると記憶部１１に記憶されたデータの読み出しを行うと共に、予め定められた条件を満たす場合に記憶部１１のリフレッシュを行う記憶装置１０と、記憶装置１０の電源を制御し、少なくとも予め定められた条件を満たす場合、少なくとも記憶装置１０が電源投入後に記憶部１１のリフレッシュを行うのに要する時間、電源を入れた状態を保持する電源制御部２０と、を備える。【選択図】図１
2018163717.tif 000002
【特許請求の範囲】
【請求項１】
ＮＡＮＤ型メモリを備え、電源が投入されると当該ＮＡＮＤ型メモリに記憶されたデータの読み出しを行うと共に、予め定められた条件を満たす場合に当該ＮＡＮＤ型メモリのリフレッシュを行う記憶装置と、
前記記憶装置の電源を制御し、少なくとも予め定められた条件を満たす場合、少なくとも当該記憶装置が電源投入後に前記ＮＡＮＤ型メモリのリフレッシュを行うのに要する時間、電源を入れた状態を保持する電源制御部と、
を備えることを特徴とする、電子装置。
【請求項２】
前記電源制御部は、前記記憶装置に対する、電源投入後に前記ＮＡＮＤ型メモリのリフレッシュを行うのに要する時間よりも短い時間の電源供給が、予め定められた回数以上繰り返されたことを条件として、当該ＮＡＮＤ型メモリのリフレッシュを行うのに要する時間以上、電源を入れた状態を保持することを特徴とする請求項１に記載の電子装置。
【請求項３】
前記電源制御部は、前記記憶装置に対する、電源投入後に前記ＮＡＮＤ型メモリのリフレッシュを行うのに要する時間よりも短い時間の電源供給が行われる頻度が、時間帯に応じて偏りがある場合に、当該短い時間の電源供給が行われる頻度が予め定められた値以上である時間帯において、当該ＮＡＮＤ型メモリのリフレッシュを行うのに要する時間以上、電源を入れた状態を保持することを特徴とする請求項１に記載の電子装置。
【請求項４】
前記電源制御部は、前記記憶装置に対する電源の投入および遮断が、予め定められた回数以上実行されたことを条件として、前記ＮＡＮＤ型メモリのリフレッシュを行うのに要する時間以上、電源を入れた状態を保持することを特徴とする請求項１に記載の電子装置。
【請求項５】
ネットワークに接続するための接続部と、
ＮＡＮＤ型メモリの電源を制御し、前記接続部を介して通信が行われた際に当該ＮＡＮＤ型メモリへの電源を投入するとともに、予め定められた条件を満たす場合に、当該条件を満たさない場合よりも長い時間、電源を入れた状態を保持する電源制御部と、
を備えることを特徴とする、電子装置。
【請求項６】
前記電子制御部は、前記接続部において、前記ＮＡＮＤ型メモリに対する電源投入後に当該ＮＡＮＤ型メモリのリフレッシュが行われるのに要する時間よりも短い稼働時間での稼働が、予め定められた回数以上行われたことを条件として、当該条件を満たさない場合よりも長い時間、電源を入れた状態を保持することを特徴とする請求項５に記載の電子装置。
【請求項７】
前記予め定められた条件を満たす場合における前記電源制御部による電源を入れた状態を保持する時間は、少なくとも電源投入後に前記ＮＡＮＤ型メモリのリフレッシュが行われるのに要する時間以上であることを特徴とする請求項５に記載の電子装置。
【請求項８】
前記電子制御部は、前記接続部において、前記ＮＡＮＤ型メモリに対する電源投入後に当該ＮＡＮＤ型メモリのリフレッシュが行われるのに要する時間よりも短い稼働時間での稼働が、予め定められた回数以上行われたことを条件として、電源投入後に当該ＮＡＮＤ型メモリのリフレッシュが行われるのに要する時間以上、電源を入れた状態を保持することを特徴とする請求項７に記載の電子装置。
【請求項９】
特定の事象が検知されたことを契機として、電源制御装置が、ＮＡＮＤ型メモリへの電源を投入するステップと、
予め定められた条件を満たさない場合に、前記電源制御装置が、予め定められた時間の経過後に前記ＮＡＮＤ型メモリへの電源を切り、当該条件を満たす場合に、当該電源制御装置が、当該予め定められた時間よりも長い時間の経過後に当該ＮＡＮＤ型メモリへの電源を切るステップと、
を含むことを特徴とする、電源制御方法。
【請求項１０】
電源を制御する制御装置に、
特定の事象が検知されたことを契機として、ＮＡＮＤ型メモリへの電源を投入する処理と、
予め定められた条件を満たさない場合に、予め定められた時間の経過後に前記ＮＡＮＤ型メモリへの電源を切り、当該条件を満たす場合に、当該予め定められた時間よりも長い時間の経過後に当該ＮＡＮＤ型メモリへの電源を切る処理と、
を実行させるための、プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置、電源制御方法およびプログラムに関する。
【背景技術】
【０００２】
電子装置では、省電力化や電子部品の寿命を延ばす等の目的で、装置の使用状態に応じて部分的に電源を切ること（いわゆる省エネモード等）が行われている。特許文献１には、メイン制御部の制御構成を変更することなく、サブ制御部の制御構成を変更するだけで、システム全体の省エネモード移行条件を変更可能とするとともに、省エネモードから復帰する頻度を抑え、省エネモード時電源がＯＦＦされる部品の寿命を伸ばす技術が開示されている。同文献に記載の装置は、システム全体の制御を司るメインＣＰＵと、システムの内、予め設定された制御を司るサブＣＰＵを備え、メインＣＰＵは、パケットを受信すると、受信したパケットがサブＣＰＵで処理できるパケットか否かを判別し、処理できないパケットの場合、省エネフラグの状態が１の場合は、フラグをクリアした後、省エネタイマをクリアし、省エネフラグが０の場合は、省エネタイマのみクリアし、サブＣＰＵで処理できないパケットが検出された場合、省エネ移行可判断を取り消す。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１０２８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＳＤメモリカードやＳＳＤ（Solid State Drive）等の記憶装置に用いられる記憶素子として、ＮＡＮＤ型メモリ（フラッシュメモリ）が広く普及している。このＮＡＮＤ型メモリは、記憶されているデータの読み出しが繰り返されると、リードディスターブと呼ばれる劣化が生じる。
【０００５】
ところで、電子装置の仕様によっては、特定の場面において、通常の動作モードから省電力モード（省エネモード）へ移行し、省電力モードから通常の動作モードへ復帰する動作が、短い時間間隔で頻繁に行われる場合がある。そして、電子装置に搭載されたＮＡＮＤ型メモリが、通常の動作モードに復帰する際にデータの読み出しが行われる設計であると、省電力モードから通常の動作モードへの切り替えが行われるたびにデータの読み出しが繰り返されるため、リードディスターブによる劣化が進行してしまう。
【０００６】
本発明は、電子装置の電源制御により、電子装置に搭載されたＮＡＮＤ型メモリのリードディスターブによる劣化の進行を抑制することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の請求項１に係る電子装置は、
ＮＡＮＤ型メモリを備え、電源が投入されると当該ＮＡＮＤ型メモリに記憶されたデータの読み出しを行うと共に、予め定められた条件を満たす場合に当該ＮＡＮＤ型メモリのリフレッシュを行う記憶装置と、
前記記憶装置の電源を制御し、少なくとも予め定められた条件を満たす場合、少なくとも当該記憶装置が電源投入後に前記ＮＡＮＤ型メモリのリフレッシュを行うのに要する時間、電源を入れた状態を保持する電源制御部と、
を備えることを特徴とする、電子装置である。
請求項２に係る電子装置は、
前記電源制御部は、前記記憶装置に対する、電源投入後に前記ＮＡＮＤ型メモリのリフレッシュを行うのに要する時間よりも短い時間の電源供給が、予め定められた回数以上繰り返されたことを条件として、当該ＮＡＮＤ型メモリのリフレッシュを行うのに要する時間以上、電源を入れた状態を保持することを特徴とする請求項１に記載の電子装置である。
請求項３に係る電子装置は、
前記電源制御部は、前記記憶装置に対する、電源投入後に前記ＮＡＮＤ型メモリのリフレッシュを行うのに要する時間よりも短い時間の電源供給が行われる頻度が、時間帯に応じて偏りがある場合に、当該短い時間の電源供給が行われる頻度が予め定められた値以上である時間帯において、当該ＮＡＮＤ型メモリのリフレッシュを行うのに要する時間以上、電源を入れた状態を保持することを特徴とする請求項１に記載の電子装置である。
請求項４に係る電子装置は、
前記電源制御部は、前記記憶装置に対する電源の投入および遮断が、予め定められた回数以上実行されたことを条件として、前記ＮＡＮＤ型メモリのリフレッシュを行うのに要する時間以上、電源を入れた状態を保持することを特徴とする請求項１に記載の電子装置である。
請求項５に係る電子装置は、
ネットワークに接続するための接続部と、
ＮＡＮＤ型メモリの電源を制御し、前記接続部を介して通信が行われた際に当該ＮＡＮＤ型メモリへの電源を投入するとともに、予め定められた条件を満たす場合に、当該条件を満たさない場合よりも長い時間、電源を入れた状態を保持する電源制御部と、
を備えることを特徴とする、電子装置である。
請求項６に係る電子装置は、
前記電子制御部は、前記接続部において、前記ＮＡＮＤ型メモリに対する電源投入後に当該ＮＡＮＤ型メモリのリフレッシュが行われるのに要する時間よりも短い稼働時間での稼働が、予め定められた回数以上行われたことを条件として、当該条件を満たさない場合よりも長い時間、電源を入れた状態を保持することを特徴とする請求項５に記載の電子装置である。
請求項７に係る電子装置は、
前記予め定められた条件を満たす場合における前記電源制御部による電源を入れた状態を保持する時間は、少なくとも電源投入後に前記ＮＡＮＤ型メモリのリフレッシュが行われるのに要する時間以上であることを特徴とする請求項５に記載の電子装置である。
請求項８に係る電子装置は、
前記電子制御部は、前記接続部において、前記ＮＡＮＤ型メモリに対する電源投入後に当該ＮＡＮＤ型メモリのリフレッシュが行われるのに要する時間よりも短い稼働時間での稼働が、予め定められた回数以上行われたことを条件として、電源投入後に当該ＮＡＮＤ型メモリのリフレッシュが行われるのに要する時間以上、電源を入れた状態を保持することを特徴とする請求項７に記載の電子装置である。
請求項９に係る電源制御方法は、
特定の事象が検知されたことを契機として、電源制御装置が、ＮＡＮＤ型メモリへの電源を投入するステップと、
予め定められた条件を満たさない場合に、前記電源制御装置が、予め定められた時間の経過後に前記ＮＡＮＤ型メモリへの電源を切り、当該条件を満たす場合に、当該電源制御装置が、当該予め定められた時間よりも長い時間の経過後に当該ＮＡＮＤ型メモリへの電源を切るステップと、
を含むことを特徴とする、電源制御方法である。
請求項１０に係るプログラムは、
電源を制御する制御装置に、
特定の事象が検知されたことを契機として、ＮＡＮＤ型メモリへの電源を投入する処理と、
予め定められた条件を満たさない場合に、予め定められた時間の経過後に前記ＮＡＮＤ型メモリへの電源を切り、当該条件を満たす場合に、当該予め定められた時間よりも長い時間の経過後に当該ＮＡＮＤ型メモリへの電源を切る処理と、
を実行させるための、プログラムである。
【発明の効果】
【０００８】
請求項１の発明によれば、電源投入後にＮＡＮＤ型メモリのリフレッシュを行うのに要する時間を考慮せずに電源制御を行う構成と比較して、電子装置に搭載されたＮＡＮＤ型メモリのリードディスターブによる劣化の進行を抑制することができる。
請求項２の発明によれば、電源供給の状況に応じて、記憶装置がＮＡＮＤ型メモリのリフレッシュを行う時間を確保することにより、電子装置に搭載されたＮＡＮＤ型メモリのリードディスターブによる劣化の進行を抑制することができる。
請求項３の発明によれば、ネットワーク環境に応じて、記憶装置がＮＡＮＤ型メモリのリフレッシュを行う時間を確保することにより、電子装置に搭載されたＮＡＮＤ型メモリのリードディスターブによる劣化の進行を抑制することができる。
請求項４の発明によれば、電源の動作状態に応じて、記憶装置がＮＡＮＤ型メモリのリフレッシュを行う時間を確保することにより、電子装置に搭載されたＮＡＮＤ型メモリのリードディスターブによる劣化の進行を抑制することができる。
請求項５の発明によれば、ネットワークへの接続環境に起因して電子装置に搭載されたＮＡＮＤ型メモリがリードディスターブにより劣化することを抑制することができる。
請求項６の発明によれば、ＮＡＮＤ型メモリがリードディスターブにより劣化し得る状況を特定し、ＮＡＮＤ型メモリの劣化の進行を抑制することができる。
請求項７の発明によれば、電源投入後にＮＡＮＤ型メモリのリフレッシュを行うのに要する時間を確保し、電子装置に搭載されたＮＡＮＤ型メモリのリードディスターブによる劣化の進行を抑制することができる。
請求項８の発明によれば、ＮＡＮＤ型メモリがリードディスターブにより劣化し得る状況を特定し、ＮＡＮＤ型メモリの劣化の進行を抑制することができる。
請求項９の発明によれば、電源投入後にＮＡＮＤ型メモリのリフレッシュを行うのに要する時間を考慮せずに電源制御を行う構成と比較して、電子装置に搭載されたＮＡＮＤ型メモリのリードディスターブによる劣化の進行を抑制することができる。
請求項１０の発明によれば、本発明のプログラムを実行する制御装置において、電子装置に搭載されたＮＡＮＤ型メモリのリードディスターブによる劣化の進行を抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】本実施形態の電子装置の構成例を示す図である。
【図２】ＰＨＹチップが自装置をアクセス先としないアクセス信号を検知した場合の電源供給の様子および記憶装置の動作を示すタイムチャートである。
【図３】ＰＨＹチップが自装置をアクセス先としないアクセス信号を検知した場合において、電源制御部が強制的に電源を入れた状態を保持する様子を示すタイムチャートである。
【図４】電源制御部による電源制御の動作を示すフローチャートである。
【図５】電源制御部の構成例を示す図である。
【発明を実施するための形態】
【００１０】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
＜本実施形態による電子装置の構成例＞
電子装置には、通常、プロセッサが実行するプログラムやプロセッサによる処理に用いられるデータを保存する不揮発性の記憶装置が搭載される。記憶装置の記憶媒体には様々な種類があるが、本実施形態の適用対象である記憶装置は、記憶媒体としてＮＡＮＤ型メモリが用いられる。また、電子装置に搭載された記憶装置は、種々の要因により電源のＯＮ／ＯＦＦ制御が行われる。そして、電子装置によっては、記憶装置に電源を投入した際に記憶されているデータを読み出すように設計されている場合がある。
【００１１】
図１は、本実施形態の電子装置の構成例を示す図である。図１には、電子装置１００のうち、本実施形態による電子制御の適用対象である記憶装置１０の周辺の構成のみが記載されている。図１に示す構成例において、記憶装置１０は、例えばＳＤカードであり、ＮＡＮＤ型メモリで構成される記憶部１１と、記憶部１１に対するデータの読み書きを行う制御部（コントローラ）１２とを備える。記憶部１１の記憶領域は、制御部１２が実行するプログラムを格納した管理領域１１ａと、その他のデータ格納領域であるユーザ領域１１ｂとに分けられる。制御部１２は、処理を実行するプロセッサ１２ａと、記憶部１１の管理領域１１ａから読み出されたプログラムを保持するメモリ１２ｂとを備える。プロセッサ１２ａは、メモリ１２ｂに読み込まれたプログラムを実行することにより、記憶部１１のユーザ領域１１ｂに対するデータの読み書きを行う。
【００１２】
また、図１に示す構成例において、記憶装置１０は、電源制御部２０を介して電源部３０に接続されている。この電源部３０は、ネットワークに接続するための接続部（ネットワーク・インターフェイス）であるＰＨＹチップ４０の電源と共通となっている。また、記憶装置１０の制御部１２には、記憶部１１に対するデータの読み書きを制御するための制御信号線が接続されている。記憶装置１０に電源が投入されると、記憶部１１の管理領域１１ａからプログラムが読み出されて制御部１２のメモリ１２ｂへ読み込まれる。これにより、記憶装置１０はデータの読み書きが可能なレディー状態となる。
【００１３】
図１に示す電子装置１００は、動作モードの一つとして省電力モードを有しており、省電力モードに移行すると、記憶装置１０およびＰＨＹチップ４０への電源を切る。この動作モードに応じた電源部３０のＯＮ／ＯＦＦは、電源制御部２０により制御される。したがって、電子装置１００が省電力モードから通常の動作モードに復帰するたびに、記憶装置１０に電源が投入され、記憶部１１の管理領域１１ａからプログラムの読み出しが行われる。
【００１４】
ＰＨＹチップ４０は、通常の動作モードにおいては、電源部３０からの電力供給を受けて、インターフェイスとしての信号処理を実行する。また、このＰＨＹチップ４０は、省電力モードで電源部３０からの電力供給が切られている状態であっても、ネットワークを監視するための監視部４０ａを有する。この監視部４０ａは、電源部３０とは別の電源（図示せず）から電力供給を受けており、省電力モードにおいてもネットワークを監視し、ネットワーク上を流れるアクセス信号を検知すると、電源制御部２０に電源部３０からの電力供給を開始させ、ＰＨＹチップ４０の処理機能を稼働させて信号処理を実行する。
【００１５】
ここで、省電力モード時のＰＨＹチップ４０の監視部４０ａによるネットワークの監視は、アクセス信号の有無のみを検知するものであり、自装置（電子装置１００）へのアクセスか否かの判断は行わない。この判断は、ＰＨＹチップ４０に対して電源部３０からの電力供給が行われた状態で実行される。すなわち、電子装置１００が省電力モードに移行した後、ネットワーク上を流れるアクセス信号をＰＨＹチップ４０の監視部４０ａが検知すると、そのアクセス信号が自装置をアクセス先とする信号か否かに関わらず、電源部３０からの電力供給が開始される。そして、電源部３０から電力供給されたＰＨＹチップ４０がアクセス信号を処理し、アクセス先が自装置でないと判断すると、再び電源制御部２０により電源部３０からの電力供給が切られ、省電力モードに移行する。
【００１６】
上述したように、図１に示す構成例において、記憶装置１０とＰＨＹチップ４０（監視部４０ａ以外の部分）とは、共通の電源部３０から電力を供給されている。そのため、ＰＨＹチップ４０の監視部４０ａがネットワーク上のアクセス信号を検知して電源部３０からの電力供給が開始されると、そのたびに記憶装置１０にも電力が供給され、記憶部１１の管理領域１１ａからのプログラムの読み出しが行われる。そして、アクセス信号のアクセス先が自装置でない場合は、ＰＨＹチップ４０と共に記憶装置１０への電源供給が切られ、省電力モードに戻る。
【００１７】
＜記憶装置における記録内容のリフレッシュ＞
ところで、ＮＡＮＤ型メモリは、データの読み出しが繰り返されると、リードディスターブと呼ばれる劣化が生じる。このリードディスターブは、記録内容を再書き込み（リフレッシュ）することにより解消する。そこで、記憶装置１０の制御部１２は、使用時間や記憶部１１に対するデータの読み出し回数、書き込み回数などに基づいて設定された実行条件に基づいて、記憶部１１の記録内容をリフレッシュする。記憶装置１０に電源が投入された際にリフレッシュの実行条件を満足している場合は、電源投入後、リフレッシュを実行することが可能となった時点で直ちに実行される。ただし、電源投入後、記憶装置１０がリフレッシュを実行することが可能となるまでには、一定時間（例えば、１、２秒程度の時間）を要する。
【００１８】
一方、ＰＨＹチップ４０の監視部４０ａがネットワーク上のアクセス信号を検知して電源部３０からの電力供給が開始され、ＰＨＹチップ４０によりアクセス先が自装置でないと判断されて電力供給が切られるまでの時間は、記憶装置１０においてリフレッシュを実行することが可能となるまでの時間よりも短い（例えば、数１００ミリ秒程度）。
【００１９】
図２は、ＰＨＹチップ４０が自装置をアクセス先としないアクセス信号を検知した場合の電源供給の様子および記憶装置１０の動作を示すタイムチャートである。図２に示すように、アクセス信号が検知されると、ＰＨＹチップ４０および記憶装置１０に対する電源（電源部３０）がＯＮとなり、アクセス信号のアクセス先が自装置でないため、一定時間後に電源がＯＦＦとなる。そして、電源がＯＮである間だけ、記憶装置１０も動作し、記憶部１１の管理領域１１ａから制御部１２のメモリ１２ｂへのプログラムの読み込みが行われる。このとき、電源がＯＮであった時間ｔ１は、記憶装置１０がリフレッシュを実行するのに要する時間（ｔ２）よりも短いため、記憶装置１０はリフレッシュを実行することができない。
【００２０】
＜電源制御部による電源制御＞
本実施形態では、電源制御部２０が、予め定められた制御条件に基づいて、電源部３０による電力供給が開始された際に、強制的に、記憶装置１０がリフレッシュを実行するのに要する時間（ｔ２）よりも長い時間、電源を入れた状態を保持する。
【００２１】
図３は、ＰＨＹチップ４０が自装置をアクセス先としないアクセス信号を検知した場合において、電源制御部２０が強制的に電源を入れた状態を保持する様子を示すタイムチャートである。図３に示す例では、電源制御部２０において、電源投入時間を延長するための制御条件を満足しているものとする。この場合、図３に示すように、アクセス信号が検知されると、図２の例と同様に、ＰＨＹチップ４０および記憶装置１０に対する電源（電源部３０）がＯＮとなる。そして、電源が供給されたＰＨＹチップ４０によりアクセス信号のアクセス先が自装置でないと判断されるが、電源制御部２０により、記憶装置１０がリフレッシュを実行するのに要する時間（ｔ２）よりも長い時間（ｔ３）、電源を入れた状態が維持される。これにより、記憶装置１０において、記録内容のリフレッシュが実行される。
【００２２】
＜電源投入時間を延長するための制御条件＞
電源制御部２０が電源投入時間を延長するための制御条件は、記憶装置１０においてリフレッシュが必要となる時期に基づいて様々に設定し得る。ただし、記録内容のリフレッシュは、記憶装置１０の内部処理として実行されるため、実際にリフレッシュが実行される時期を特定することは困難であり、制御条件はリフレッシュの実行時期の推定に基づいて設定される。以下に、制御条件の設定例を提示する。
【００２３】
例えば、記憶装置１０において記録内容のリフレッシュは、データの読み出しが予め定められた回数実行されたことを条件として実施される。そこで、電源部３０の動作を監視し、図２に示すような、記憶装置１０がリフレッシュを実行するのに要する時間よりも短い時間の電源供給が、予め設定された閾値以上繰り返された場合に、これを制御条件として、上述した電源投入時間を延長する電源制御を実行することが考えられる。
【００２４】
また、ネットワーク上で自装置をアクセス先としないアクセス信号が発生する時間帯に偏りがある場合、これに応じて、記憶装置１０がリフレッシュを実行するのに要する時間よりも短い時間の電源供給が行われる時間帯にも偏りが生じることが考えられる。そこで、そのような時間帯を特定して制御条件とし、特定された時間帯において電源部３０による電力供給を行う場合には、上述した電源投入時間を延長する電源制御を実行することが考えられる。
【００２５】
また、単純に、記憶装置１０に対する（すなわち電源部３０による）電源投入および遮断が、予め定められた回数以上実行されたことを制御条件として、上述した電源投入時間を延長する電源制御を実行しても良い。
【００２６】
また、上記の制御条件は、電源部３０の動作に基づいて設定したが、ＰＨＹチップ４０を監視し、ＰＨＹチップ４０の監視部４０ａ以外の部分への電源供給に基づいて制御条件を設定しても良い。一例として、ＰＨＹチップ４０の監視部４０ａ以外の部分に対して、記憶装置１０がリフレッシュを実行するのに要する時間よりも短い時間の電源供給が、予め設定された回数以上行われたことを制御条件として、上述した電源投入時間を延長する電源制御を実行することが考えられる。
【００２７】
＜電源制御部による制御動作＞
図４は、電源制御部２０による電源制御の動作を示すフローチャートである。なお、図４に示す動作において、初期状態は省電力モード（電源部３０による電力供給を切った状態）であるものとする。図４に示すように、電源制御部２０は、ＰＨＹチップ４０の監視部４０ａからアクセス信号を検知したことを通知されると、電源部３０による電力供給を開始する（Ｓ４０１）。電力供給が開始されると、ＰＨＹチップ４０により、アクセス信号のアクセス先が自装置か否かの判断が行われる。そして、アクセス信号のアクセス先が自装置である場合（Ｓ４０２でＹｅｓ）、電源制御部２０は、通常の動作モードに移行し、電源部３０による電力供給を継続する（Ｓ４０３）。
【００２８】
一方、アクセス信号のアクセス先が自装置でない場合（Ｓ４０２でＮｏ）、次に、電源制御部２０は、電源投入時間を延長する制御のための制御条件を満足するか否かを判断する。制御条件を満足しない場合（Ｓ４０４でＮｏ）、電源制御部２０は、電源部３０による電力供給を停止する（Ｓ４０５）。これに対し、制御条件を満足する場合（Ｓ４０４でＹｅｓ）、電源制御部２０は、予め設定された時間（記憶装置１０がリフレッシュを実行するのに要する時間以上の時間）、強制的に、電源部３０による電力供給を継続した後（Ｓ４０６）、電源部３０による電力供給を停止する（Ｓ４０５）。
【００２９】
図５は、電源制御部２０の構成例を示す図である。電源制御部２０は、プロセッサ２１とメモリ２２とを備える制御装置である。メモリ２２にはプロセッサが実行するプログラム（ドライバ・プログラム）が格納されており、プロセッサ２１がプログラムを実行することにより、電源部３０による電源供給の制御を行う。
【００３０】
以上、本実施形態について説明したが、図１を参照して説明した電子装置１００の構成は例示に過ぎず、本実施形態の適用対象は図１に示す構成の電子装置１００に限定されない。本実施形態は、特定の場面において、記憶装置１０が電源投入後にリフレッシュを実行するのに要する時間よりも短い時間間隔で記憶装置１０に対する電源のＯＮ／ＯＦＦ制御が行われるような電子装置に対して広く適用して良い。例えば、上記の実施形態におけるＰＨＹチップ４０の監視部４０ａによるアクセス信号の検知のように、ＮＡＮＤ型メモリを用いた記憶装置への電源を投入する契機となる特定の事象を検知し、電源制御手段が、この特定の事象を検知した場合に記憶装置への電源を投入すると共に、使用時間やデータの読み出し、書き込み等に関する予め定められた条件を満たさない場合は、電子装置１００の仕様等に基づく予め定められた時間の経過後に、記憶装置への電源を切ることとし、この条件を満たす場合は、ＮＡＮＤ型メモリのリフレッシュを実行するため、この予め定められた時間よりも長い時間が経過した後に、記憶装置への電源を切る、という電源制御を行う。
【符号の説明】
【００３１】
１０…記憶装置、１１…記憶部、１１ａ…管理領域、１１ｂ…ユーザ領域、１２…制御部、１２ａ…プロセッサ、１２ｂ…メモリ、２０…電源制御部、２１…プロセッサ、２２…メモリ、３０…電源部、４０…ＰＨＹチップ、４０ａ…監視部、１００…電子装置
【図１】
2018163717.tif 000003
【図２】
2018163717.tif 000004
【図３】
2018163717.tif 000005
【図４】
2018163717.tif 000006
【図５】
2018163717.tif 000007