(57)【要約】【課題】  フィールドプレート電極の外周端近傍における電界を緩和する。【解決手段】  半導体装置であって、フローティング電極が外周耐圧領域内の半導体基板の表面に接しており、層間絶縁膜が外周耐圧領域内の半導体基板の表面とフローティング電極を覆っており、表面電極に電気的に接続されているフィールドプレート電極が層間絶縁膜上に配置されており、フィールドプレート電極の外周側の端部がフローティング電極の上部に配置されている。【選択図】図２
2018018903.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置であって、
半導体基板と、
前記半導体基板の表面に接している表面電極と、
前記半導体基板の裏面に接している裏面電極と、
フィールドプレート電極と、
フローティング電極と、
層間絶縁膜、
を有しており、
前記半導体基板が、前記半導体基板の厚み方向に沿って平面視したときに前記表面電極と前記半導体基板との接触面と重複する素子領域と、前記素子領域の周囲の外周耐圧領域を有しており、
前記素子領域が、前記表面電極と前記裏面電極の間に通電することが可能な半導体素子を有しており、
前記フローティング電極が、前記外周耐圧領域内の前記表面に接しており、前記表面電極から絶縁されており、
前記層間絶縁膜が、前記外周耐圧領域内の前記表面と前記フローティング電極を覆っており、
前記フィールドプレート電極が、前記層間絶縁膜上に配置されており、前記表面電極と電気的に接続されており、
前記フィールドプレート電極の外周側の端部が、前記フローティング電極の上部に配置されている、
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、半導体装置に関する。
【０００２】
特許文献１の半導体装置は、半導体基板と、表面電極と、裏面電極を有する。表面電極は、半導体基板の表面の中央部で半導体基板に接している。半導体基板は、表面電極と接する素子領域と、素子領域の外側の外周領域を有する。素子領域に、ショットキーバリアダイオード（以下、ＳＢＤという場合がある）が設けられている。外周領域の表面は、層間絶縁膜に覆われている。層間絶縁膜の上部には、フィールドプレート電極が設けられている。フィールドプレート電極は、表面電極に電気的に接続されている。ＳＢＤに逆電圧が印加されると、表面電極と裏面電極の間の電位差が大きくなる。このとき、半導体基板の外周端面は裏面電極と略同じ電位となる。このため、外周領域では、半導体基板の外周端面から表面電極に向かう方向（すなわち、横方向）に電位差が生じる。フィールドプレート電極が存在しないと、表面電極の外周端近傍に電界が集中し、半導体装置の耐圧が低くなる。これに対し、フィールドプレート電極が存在することで、表面電極の外周端近傍で電界が緩和され、半導体装置の耐圧が改善される。
【０００３】
なお、特許文献１では、素子領域にＳＢＤが設けられている半導体素子について説明されているが、素子領域にＳＢＤ以外の半導体素子（例えば、ｐｎダイオード等の整流素子や、ＦＥＴ、ＩＧＢＴ等のスイッチング素子）が設けられている場合にも、フィールドプレート電極による電界緩和効果が得られる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９‐０７６８６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１のようにフィールドプレート電極を設けることで、表面電極の外周端近傍での電界が緩和されるが、その一方で、フィールドプレート電極の外周端近傍に電界が集中する。したがって、本明細書では、フィールドプレート電極の外周端近傍における電界を緩和する技術を提供する。
【課題を解決するための手段】
【０００６】
本明細書が開示する半導体装置は、半導体基板と、前記半導体基板の表面に接している表面電極と、前記半導体基板の裏面に接している裏面電極と、フィールドプレート電極と、フローティング電極と、層間絶縁膜を有している。前記半導体基板が、前記半導体基板の厚み方向に沿って平面視したときに前記表面電極と前記半導体基板との接触面と重複する素子領域と、前記素子領域の周囲の外周耐圧領域を有している。前記素子領域が、前記表面電極と前記裏面電極の間に通電することが可能な半導体素子を有している。前記フローティング電極が、前記外周耐圧領域内の前記表面に接しており、前記表面電極から絶縁されている。前記層間絶縁膜が、前記外周耐圧領域内の前記表面と前記フローティング電極を覆っている。前記フィールドプレート電極が、前記層間絶縁膜上に配置されており、前記表面電極と電気的に接続されている。前記フィールドプレート電極の外周側の端部が、前記フローティング電極の上部に配置されている。
【０００７】
この半導体装置では、フィールドプレート電極の外周側の端部が、フローティング電極の上部に配置されている。フローティング電極の内部では電位が一定であるので、その上部でも電位差が生じ難い。したがって、この半導体装置では、フィールドプレート電極の外周側の端部近傍における電界が緩和される。
【図面の簡単な説明】
【０００８】
【図１】実施例１の半導体装置１０の平面図。
【図２】図１のＩＩ−ＩＩ線における半導体装置１０の断面図。
【図３】実施例２の半導体装置１１０の図２に対応する断面図。
【発明を実施するための形態】
【実施例１】
【０００９】
図１、２に示す実施例１の半導体装置１０は、半導体基板１２を有している。半導体基板１２は、ワイドギャップ半導体（例えば、ＧａＮ、Ｇａ２Ｏ３、ＳｉＣ等）により構成されている。図２に示すように、半導体基板１２は、カソード領域３２とドリフト領域３４を有している。カソード領域３２は、ｎ型不純物濃度が高いｎ型領域である。カソード領域３２は、半導体基板１２の裏面１２ｂに露出している。ドリフト領域３４は、ｎ型不純物濃度が低いｎ型領域である。ドリフト領域３４は、カソード領域３２上に配置されている。ドリフト領域３４は、半導体基板１２の表面１２ａに露出している。
【００１０】
図２に示すように、半導体基板１２の表面１２ａには、第１金属層１４ａ、第２金属層１４ｂ、複数のフローティング電極１８、層間絶縁膜２２及び保護絶縁膜２４が設けられている。なお、図１においては、層間絶縁膜２２と保護絶縁膜２４の図示が省略されている。また、図１においては、第１金属層１４ａとフローティング電極１８をハッチングにより示している。また、図１の点線は、第２金属層１４ｂの輪郭を示している。
【００１１】
図１、２に示すように、第１金属層１４ａは、半導体基板１２の表面１２ａの中央部に配置されている。第１金属層１４ａは、ドリフト領域３４に対してショットキー接触している。以下では、半導体基板１２の厚み方向に沿って平面視したときに第１金属層１４ａと半導体基板１２（すなわち、ドリフト領域３４）との接触面と重複する範囲を、素子領域４０という。また、素子領域４０の外側の範囲（素子領域４０と半導体基板１２の外周端面１２ｃとの間の範囲）を外周領域４２という。上述したカソード領域３２とドリフト領域３４は、素子領域４０と外周領域４２に跨って分布している。
【００１２】
複数のフローティング電極１８は、外周領域４２内の半導体基板１２の表面１２ａに設けられている。各フローティング電極１８は、第１金属層１４ａを多重に囲むリング形状を有している。各フローティング電極１８は、第１金属層１４ａ及び第２金属層１４ｂから分離されている。複数のフローティング電極１８は、互いから分離されている。各フローティング電極１８の電位はフローティングしている。各フローティング電極１８の幅は、内周側で最も広く、外周側ほど狭くなる。また、隣接する２つのフローティング電極１８の間の間隔は、内周側で最も狭く、外周側ほど広くなる。各フローティング電極１８は、ドリフト領域３４に対してショットキー接触している。以下では、最も内周側のフローティング電極１８をフローティング電極１８ａといい、その他のフローティング電極１８をフローティング電極１８ｂという。
【００１３】
層間絶縁膜２２は、外周領域４２内の半導体基板１２の表面１２ａと各フローティング電極１８を覆っている。
【００１４】
第２金属層１４ｂは、第１金属層１４ａとは異なる金属によって構成されている。第２金属層１４ｂは、第１金属層１４ａ上に配置されている。また、第２金属層１４ｂの外周側の部分は、層間絶縁膜２２上に配置されている。層間絶縁膜２２上の部分の第２金属層１４ｂによって、フィールドプレート電極２０（以下、ＦＰ電極２０という）が構成されている。また、以下では、第１金属層１４ａとその上部に積層された部分の第２金属層１４ｂを表面電極１６という。ＦＰ電極２０の外周端２１は、最も内周側のフローティング電極１８ａの上部に配置されている。フローティング電極１８ａのＦＰ電極２０と重複している部分の幅Ｗ１は、フローティング電極１８ａのＦＰ電極２０と重複していない部分の幅Ｗ２よりも狭い。
【００１５】
保護絶縁膜２４は、外周領域４２内で層間絶縁膜２２とＦＰ電極２０を覆っている。
【００１６】
半導体基板１２の裏面１２ｂには、裏面電極３０が設けられている。裏面電極３０は、半導体基板１２の裏面１２ｂの略全域を覆っている。裏面電極３０は、カソード領域３２に対してオーミック接触している。
【００１７】
次に、半導体装置１０の動作について説明する。半導体装置１０の素子領域４０には、表面電極１６、ドリフト領域３４、カソード領域３２及び裏面電極３０によってショットキーバリアダイオード（以下、ＳＢＤという）が形成されている。表面電極１６はアノード電極として機能し、裏面電極３０はカソード電極として機能する。表面電極１６と裏面電極３０の間に順電圧（表面電極１６が裏面電極３０よりも高電位となる電圧）を印加すると、表面電極１６とドリフト領域３４の間のショットキー界面を通過して表面電極１６から裏面電極３０へ電流が流れる。すなわち、表面電極１６から、ドリフト領域３４とカソード領域３２を介して裏面電極３０へ電流が流れる。すなわち、ＳＢＤがオンする。
【００１８】
表面電極１６と裏面電極３０の間への印加電圧を順電圧から逆電圧（裏面電極３０が表面電極１６よりも高電位となる電圧）に切り換えると、電流が停止し、ＳＢＤがオフする。すると、表面電極１６とドリフト領域３４の間のショットキー界面に逆電圧が印加されるので、ショットキー界面からドリフト領域３４内に空乏層が広がる。空乏層はドリフト領域３４の略全体に広がる。ドリフト領域３４が空乏化することで、ドリフト領域３４内に電位差が生じる。素子領域４０内では、ドリフト領域３４が表面電極１６と裏面電極３０によって縦方向に挟まれているので、空乏化したドリフト領域３４内に縦方向に電位差が生じる。また、半導体基板１２の外周端面１２ｃは裏面電極３０と略同電位となる。このため、外周領域４２内では、横方向（外周側から内周側に向かう方向）に電位差が生じる。
【００１９】
ここで、フローティング電極１８が存在しない場合について検討する。フローティング電極１８が存在しないと、逆電圧が印加されたときに、ＦＰ電極２０の外周端２１近傍で電界が集中する。このため、ＦＰ電極２０の外周端２１近傍のドリフト領域３４内でアバランシェ電流が生じ易い。また、ＦＰ電極２０の外周端２１近傍の保護絶縁膜２４の表面で電界が高くなる。この位置で電界が高くなると、保護絶縁膜２４の表面と半導体基板１２の外周端面１２ｃに沿って裏面電極３０から表面電極１６へ放電（いわゆる、沿面放電）が生じやすい。以上に説明したように、フローティング電極１８が存在しない場合には、ＦＰ電極２０の外周端２１の近傍への電界集中が生じ、半導体装置の耐圧が低くなる。
【００２０】
これに対し、実施例１の半導体装置１０では、ＦＰ電極２０の外周端２１の下側に、最も内周側のフローティング電極１８ａが存在している。フローティング電極１８ａは導体であるので、その内部に電位差は生じない。このため、フローティング電極１８ａの上部でも横方向に電位差が生じ難く、ＦＰ電極２０の外周端２１への電界の集中が抑制される。また、フローティング電極１８ａを設けると、フローティング電極１８ａの外周端１９の近傍で電界が集中し易くなる。しかしながら、フローティング電極１８ａの外周端１９への電界集中の度合いは、フローティング電極１８ａが存在しない場合におけるＦＰ電極２０の外周端２１への電界集中の度合いよりも小さい。また、実施例１では、フローティング電極１８ａのＦＰ電極２０と重複していない部分の幅Ｗ２が、フローティング電極１８ａのＦＰ電極２０と重複している部分の幅Ｗ１よりも広い。このため、フローティング電極１８ａの外周端１９が、ＦＰ電極２０の外周端２１から離れている。このように、電界が集中し易い箇所の間の距離を長くすることで、より電界が緩和される。さらに、実施例１では、フローティング電極１８ａの外周側に、複数のフローティング電極１８ｂが設けられている。このため、フローティング電極１８ａを含む複数のフローティング電極１８の外周端のそれぞれに電界が集中し、電界の集中箇所が分散する。このため、外周領域４２内における電界のピーク値を小さくすることができる。なお、複数のフローティング電極１８が存在する場合、内周側ほどフローティング電極１８の外周端近傍に電界が集中し易い。これに対し、実施例１のように、内周側ほど隣接する２つのフローティング電極１８の間の間隔を狭くすることで、内周側のフローティング電極１８の外周端近傍への電界集中をさらに抑制することができる。また、実施例１のように、内周側のフローティング電極１８の幅を広くすることで、内周側のフローティング電極１８の外周端近傍への電界集中をさらに抑制することができる。また、外周側においては、それほど電界が集中しないので、フローティング電極１８の幅を狭くすることで、半導体装置１０の小型化が実現されている。
【００２１】
以上に説明したように、実施例１の半導体装置１０では、外周領域４２における電界集中が抑制される。このため、半導体装置１０は高い耐圧を有する。
【実施例２】
【００２２】
図３は、実施例２の半導体装置１１０の断面図を示している。実施例２の半導体装置１１０では、最も内周側のフローティング電極１８ａが実施例１と同様に半導体基板１２の表面１２ａに設けられている一方で、フローティング電極１８ａよりも外周側の複数のフローティング電極１８ｂが層間絶縁膜２２の表面に設けられている。層間絶縁膜２２上のフローティング電極１８ｂのうちの最も内周側のフローティング電極は、フローティング電極１８ａの外周端１９と重なるように配置されている。この構成によれば、フローティング電極１８ａの外周端１９における電界集中を抑制することができる。また、複数のフローティング電極１８ｂにおいては、内周側ほどフローティング電極１８ｂの幅が広くなっており、内周側ほど隣接する２つのフローティング電極１８ｂの間隔が狭くなっている。この構成によれば、内周側のフローティング電極１８の近傍における電界集中を緩和することができる。以上のように、実施例２の構成によっても、外周領域４２内の電界集中を緩和することができる。
【００２３】
以上に説明したように、実施例２の構成によれば、外周領域４２における電界集中が抑制される。このため、半導体装置１１０は高い耐圧を有する。
【００２４】
なお、半導体基板がＧａＮやＧａ２Ｏ３のようにｐ型領域を作り難い材料によって構成されている場合には、ｐ型領域によって電界集中を緩和することが困難である。実施例１、２の構造はフローティング電極によって電界を緩和できるので、ｐ型領域を作り難い材料においても用いることができる。
【００２５】
また、実施例１、２において、層間絶縁膜２２の比誘電率を半導体基板１２の比誘電率よりも高くすることで、表面電極１６、ＦＰ電極２０及び複数のフローティング電極１８の外周端近傍における電界集中をさらに抑制することができる。また、実施例１、２において、保護絶縁膜２４の比誘電率を半導体基板１２の比誘電率よりも高くすることで、表面電極１６、ＦＰ電極２０及び複数のフローティング電極１８の外周端近傍における電界集中をさらに抑制することができる。この場合、保護絶縁膜２４の比誘電率が層間絶縁膜２２の比誘電率よりも高い方がより効果が高い。
【００２６】
また、上述した実施例１、２では、素子領域にＳＢＤが設けられている場合について説明した。しかしながら、素子領域に他の半導体素子が設けられていてもよい。例えば、素子領域にｐｎダイオードが設けられていてもよい。実施例１、２において、表面電極にオーミック接触するｐ型領域を設けることで、素子領域にｐｎダイオードを形成することができる。ｐｎダイオードにおいても、逆電圧が印加されたときに、フローティング電極によって外周領域における電界集中が抑制される。また、例えば、素子領域にＭＯＳＦＥＴまたはＩＧＢＴが設けられていてもよい。ＭＯＳＦＥＴの場合には表面電極をソース電極とし、裏面電極をドレイン電極とすることができる。ＩＧＢＴの場合には表面電極をエミッタ電極とし、裏面電極をコレクタ電極とすることができる。ＭＯＳＦＥＴまたはＩＧＢＴの場合、これらの素子がオフ状態のときに、フローティング電極によって外周領域における電界集中が抑制される。
【００２７】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００２８】
１０  ：半導体装置
１２  ：半導体基板
１４ａ：第１金属層
１４ｂ：第２金属層
１６  ：表面電極
１８  ：フローティング電極
２０  ：フィールドプレート電極
２２  ：層間絶縁膜
２４  ：保護絶縁膜
３０  ：裏面電極
３２  ：カソード領域
３４  ：ドリフト領域
４０  ：素子領域
４２  ：外周領域
【図１】
2018018903.tif 000003
【図２】
2018018903.tif 000004
【図３】
2018018903.tif 000005