(57)【要約】【課題】より簡易な構成で、自動的にエンコーダの種類を判定できる技術を提供する。【解決手段】エンコーダ自動判定装置は、インクリメンタルエンコーダ及びアブソリュートエンコーダを含むエンコーダと、複数の信号ラインを介して前記エンコーダに接続された制御装置とを備え、前記インクリメンタルエンコーダ及び前記アブソリュートエンコーダは、前記複数の信号ラインのうち１つを共通の信号ラインとして使用し、前記制御装置は、前記複数の信号ラインのそれぞれの断線又は接続状態を検出する検出回路を備え、前記制御装置は、前記検出回路によって検出された検出結果に基づいて、前記インクリメンタルエンコーダ又は前記アブソリュートエンコーダのどちらが接続されているかを判定する。【選択図】図２
2018063158.tif 000002
【特許請求の範囲】
【請求項１】
インクリメンタルエンコーダ及びアブソリュートエンコーダを含むエンコーダと、
複数の信号ラインを介して前記エンコーダに接続された制御装置と
を備えるエンコーダ自動判定装置において、
前記インクリメンタルエンコーダ及び前記アブソリュートエンコーダは、前記複数の信号ラインのうち１つを共通の信号ラインとして使用し、
前記制御装置は、前記複数の信号ラインのそれぞれの断線又は接続状態を検出する検出回路を備え、
前記制御装置は、前記検出回路によって検出された検出結果に基づいて、前記インクリメンタルエンコーダ又は前記アブソリュートエンコーダのどちらが接続されているかを判定することを特徴とするエンコーダ自動判定装置。
【請求項２】
前記制御装置は、前記複数のラインの全てが接続状態である場合、前記インクリメンタルエンコーダが接続されていると判定することを特徴とする請求項１に記載のエンコーダ自動判定装置。
【請求項３】
前記制御装置は、前記共通の信号ラインのみが接続状態であり、かつ、シリアル通信の応答があった場合、前記アブソリュートエンコーダが接続されていると判定することを特徴とする請求項１又は２に記載のエンコーダ自動判定装置。
【請求項４】
前記検出回路が、排他的論理和の回路で構成されていることを特徴とする請求項１〜３のいずれか一項に記載のエンコーダ自動判定装置。
【請求項５】
前記検出回路が、双方向フォトカプラで構成されていることを特徴とする請求項１〜３のいずれか一項に記載のエンコーダ自動判定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エンコーダ自動判定装置に関する。
【背景技術】
【０００２】
例えば、サーボシステムとして、各種の機械装置を稼動するためのモータと、このモータに接続されたエンコーダと、モータ及びエンコーダに接続された制御装置（例えば、アンプ）とを備えるシステムがある。エンコーダには、インクリメンタルエンコーダとアブソリュートエンコーダの２種類のエンコーダがあり、どちらのエンコーダを使用するかを人手によりアンプに設定する必要がある。
【０００３】
一方、特許文献１には、人手による設定を解消するために、自動的にエンコーダの種類を識別できるシステムが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−１２２７０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の技術では、エンコーダの種類を識別するために、種類識別用パルスを出力する種類識別用パルス発生手段が設けられている。したがって、特許文献１の技術では、パルス発生用回路やパルス用信号線などが必要となり、装置の構成が複雑になる。
【０００６】
そこで、本発明は、より簡易な構成で、自動的にエンコーダの種類を判定できる技術を提供する。
【課題を解決するための手段】
【０００７】
例えば、上記課題を解決するために、特許請求の範囲に記載の構成を採用する。本願は上記課題を解決する手段を複数含んでいるが、その一例をあげるならば、インクリメンタルエンコーダ及びアブソリュートエンコーダを含むエンコーダと、複数の信号ラインを介して前記エンコーダに接続された制御装置とを備えるエンコーダ自動判定装置であって、前記インクリメンタルエンコーダ及び前記アブソリュートエンコーダは、前記複数の信号ラインのうち１つを共通の信号ラインとして使用し、前記制御装置は、前記複数の信号ラインのそれぞれの断線又は接続状態を検出する検出回路を備え、前記制御装置は、前記検出回路によって検出された検出結果に基づいて、前記インクリメンタルエンコーダ又は前記アブソリュートエンコーダのどちらが接続されているかを判定する、エンコーダ自動判定装置が提供される。
【０００８】
好適には、前記制御装置は、前記複数のラインの全てが接続状態である場合、前記インクリメンタルエンコーダが接続されていると判定してもよい。
【０００９】
好適には、前記制御装置は、前記共通の信号ラインのみが接続状態であり、かつ、シリアル通信の応答があった場合、前記アブソリュートエンコーダが接続されていると判定してもよい。
【００１０】
好適には、前記検出回路が、排他的論理和の回路で構成されてもよい。
【００１１】
好適には、前記検出回路が、双方向フォトカプラで構成されてもよい。
【発明の効果】
【００１２】
本発明によれば、従来に比べて簡易な構成で、自動的にエンコーダの種類を判定できる。本発明に関連する更なる特徴は、本明細書の記述、添付図面から明らかになるものである。また、上記した以外の、課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態におけるシステムの概略構成図である。
【図２】本発明の第１実施形態における制御装置の概略構成図である。
【図３】断線検出回路の状態とエンコーダ種類の判定との関係を示す表である。
【図４】エンコーダ種類判定処理のフローチャートである。
【図５】本発明の第２実施形態における制御装置の概略構成図である。
【発明を実施するための形態】
【００１４】
以下、添付図面を参照して本発明の実施形態について説明する。なお、添付図面は本発明の原理に則った具体的な実施形態を示しているが、これらは本発明の理解のためのものであり、決して本発明を限定的に解釈するために用いられるものではない。
【００１５】
［第１実施形態］
図１は、エンコーダの種類を自動的に判定することが可能な制御装置を備えるシステムの概略構成図である。システム１０は、各種の機械装置を稼動するためのモータ１１と、モータ１１に接続されたエンコーダ１２と、モータ１１及びエンコーダ１２に接続された制御装置（例えば、アンプ）１３とを備える。エンコーダ１２は、エンコーダ接続コネクタ１４を介して制御装置１３に接続されている。モータ１１は、モータ接続コネクタ１５を介して制御装置１３に接続されている。
【００１６】
エンコーダ１２は、インクリメンタルエンコーダ１２Ａ及びアブソリュートエンコーダ１２Ｂを含む。本実施形態では、インクリメンタルエンコーダ１２Ａ及びアブソリュートエンコーダ１２Ｂのいずれのエンコーダも、同一のコネクタ（エンコーダ接続コネクタ１４）に接続されている。従来では、インクリメンタルエンコーダとアブソリュートエンコーダとで回路が分かれており、異なる制御装置（アンプ）が使用されていたが、本実施形態では、２つのエンコーダ１２Ａ、１２Ｂに対して１つの制御装置１３を用意すればよく、制御装置１３の部品実装面積の低減及びコストの低減の効果が得られる。
【００１７】
図２は、エンコーダ接続コネクタ１４における制御装置１３の概略構成図である。制御装置１３は、ＣＰＵ２１と、インクリメンタルエンコーダ受信回路２２と、シリアル通信送受信回路２３と、断線検出回路２４とを備える。
【００１８】
ＣＰＵ２１は、断線検出回路２４からの検出結果に基づいて、エンコーダの種類を判定する。また、ＣＰＵ２１は、エンコーダの種類のそれぞれに対応した制御プログラムを保持している。ＣＰＵ２１は、エンコーダの種類を判定し、判定したエンコーダの種類に対応した制御プログラムを選択し、後続のモータ１１の制御を行う。
【００１９】
インクリメンタルエンコーダ１２Ａは、Ａ相、Ｂ相、Ｚ相の３組の差動信号ライン（２本１組のライン）を有している。Ａ相、Ｂ相、Ｚ相の差動信号ラインは、それぞれ、レシーバ２５を介してインクリメンタルエンコーダ受信回路２２に接続されている。レシーバ２５は、２本の線で送られた２つのパルス信号から差動出力信号を出力するものである。
【００２０】
アブソリュートエンコーダ１２Ｂは、シリアル通信用に１つの差動信号ラインを有している。本実施形態では、インクリメンタルエンコーダ１２ＡのＡ相と、アブソリュートエンコーダ１２Ｂのシリアル通信が、共通の信号ラインを使用する。本実施形態では、アブソリュートエンコーダ１２Ｂは、Ａ相の信号ラインを介して、シリアル通信送受信回路２３に接続されている。
【００２１】
断線検出回路２４は、複数の信号ライン（Ａ相、Ｂ相、Ｚ相の差動信号ライン）のそれぞれの断線又は接続状態を検出するものである。Ａ相、Ｂ相、Ｚ相の差動信号ラインは、それぞれ、排他的論理和で構成される断線検出回路２４Ａ、２４Ｂ、２４Ｃに接続されている。断線検出回路２４Ａ、２４Ｂ、２４Ｃのそれぞれの出力は、ＣＰＵ２１に入力される。ＣＰＵ２１は、差動信号ラインが同一レベルの電圧となった場合（未接続を含む）、当該状態を信号ラインの断線として検出する。
【００２２】
図３は、断線検出回路２４の状態とエンコーダ種類の判定との関係を示す表である。図３において、「○」は、断線検出回路２４の出力が「１」であり、接続状態を示す。また、「×」は、断線検出回路２４の出力が「０」であり、断線状態を示す。
【００２３】
断線検出回路２４Ａ、２４Ｂ、２４Ｃの出力の全てが「○」の場合、ＣＰＵ２１は、インクリメンタルエンコーダ１２Ａが接続されていると判定する。このとき、制御装置１３は、インクリメンタルエンコーダ１２Ａが接続されているものとしてモータ制御を行う。なお、ＣＰＵ２１は、断線検出回路２４Ａ、２４Ｂ、２４Ｃの出力を継続して監視する。そして、断線検出回路２４Ａ、２４Ｂ、２４Ｃの出力のいずれかが「×」（すなわち、Ａ相、Ｂ相、Ｚ相の差動信号ラインのいずれかが断線）となった場合、ＣＰＵ２１は、アラームを図示省略の表示手段に通知し、モータ１１の駆動を停止する。
【００２４】
断線検出回路２４Ｃは、インクリメンタルエンコーダ１２Ａ及びアブソリュートエンコーダ１２Ｂの共通の信号ラインの断線又は接続状態を検出する。ここで、断線検出回路２４Ｃのみが「○」の場合、（１）アブソリュートエンコーダ１２Ｂが接続されている場合と、（２）インクリメンタルエンコーダ１２Ａが接続されているが、Ｂ相及びＺ相の差動信号ラインが断線している場合とがあり得る。ここで、（１）の場合、アブソリュートエンコーダ１２Ｂからシリアル通信の応答があるため、ＣＰＵ２１は、シリアル通信の応答の有無によって、（１）又は（２）の場合かを判定できる。
【００２５】
ＣＰＵ２１は、シリアル通信の応答があるとき、（１）の場合であると判定する。（１）の場合、制御装置１３は、アブソリュートエンコーダ１２Ｂが接続されているものとしてモータ制御を行う。なお、ＣＰＵ２１は、アブソリュートエンコーダ１２Ｂが接続されていると判定した後、断線検出回路２４Ａ、２４Ｂ、２４Ｃの出力を継続して監視しないが、差動信号ラインが断線したときは、通信異常（通信タイムアウト）が発生する。その時点で、ＣＰＵ２１は、アラームを図示省略の表示手段に通知し、モータ１１の駆動を停止する。
【００２６】
一方、（２）の場合、インクリメンタルエンコーダ１２Ａはシリアル通信の応答を返さないため、初回の通信時に通信異常（通信タイムアウト）が発生する。ＣＰＵ２１は、通信異常が発生したとき、（２）の場合であると判定する。そして、ＣＰＵ２１は、アラームを図示省略の表示手段に通知し、モータ１１の駆動を停止する。
【００２７】
図３で示すように、上述以外の場合では、ＣＰＵ２１は、「エンコーダ断線」と判定する。このとき、ＣＰＵ２１は、アラームを図示省略の表示手段に通知し、モータ１１の駆動を停止する。
【００２８】
図４は、エンコーダ種類判定処理のフローチャートである。まず、制御装置１３の電源を投入する（Ｓ４１）。次に、ＣＰＵ２１が、断線検出回路２４Ａ、２４Ｂ、２４Ｃの状態を検出する（Ｓ４２）。
【００２９】
ここで、（i）Ａ相、Ｂ相、Ｚ相の差動信号ラインの全てが接続状態である（断線検出回路２４Ａ、２４Ｂ、２４Ｃの全ての出力が「○」）場合、ＣＰＵ２１は、インクリメンタルエンコーダ１２Ａが接続されていると判定する（Ｓ４３）。
【００３０】
（ii）Ａ相の差動信号ラインのみが接続状態である（断線検出回路２４Ｃの出力のみが「○」）場合、ＣＰＵ２１は、シリアル通信の応答があるか判定する（Ｓ４４）。シリアル通信の応答がある場合（Ｓ４４のＹＥＳ）、ＣＰＵ２１は、アブソリュートエンコーダ１２Ｂが接続されていると判定する（Ｓ４５）。一方、シリアル通信の異常（通信タイムアウト）が発生した場合（Ｓ４４のＮＯ）、ＣＰＵ２１は、アラームを図示省略の表示手段に通知し、モータ１１の駆動を停止する（Ｓ４７）。
【００３１】
（i）、（ii）以外の場合、ＣＰＵ２１は、「エンコーダ断線」と判定する（Ｓ４６）。そして、ＣＰＵ２１は、アラームを図示省略の表示手段に通知し、モータ１１の駆動を停止する（Ｓ４７）。
【００３２】
なお、Ｓ４３又はＳ４５によってエンコーダの種類が判定された後、ＣＰＵ２１は、判定したエンコーダの種類に対応した制御プログラムを選択し、後続のモータ１１の制御を行う（Ｓ４８）。
【００３３】
以上の構成によれば、ＣＰＵ２１が、人の手で行っていたエンコーダの設定を自動的に行うため、モータ１１を駆動させるまでの事前準備にかかる工数を低減できる。また、ユーザは、エンコーダの種類を意識することなくモータ１１を使用することができる。
【００３４】
また、従来技術と比べて、パルス発生用回路やパルス用信号線などが不要となり、より簡易な構成でエンコーダの自動的な判定処理が可能となる。
【００３５】
［第２実施形態］
図５は、本発明の第２実施形態における制御装置１３の概略構成図である。図２と同じ構成要素については、詳細な説明を省略する。以下では、第１実施形態と異なる点について説明する。
【００３６】
Ａ相、Ｂ相、Ｚ相の差動信号ラインは、それぞれ、双方向フォトカプラで構成される断線検出回路２４Ａ’、２４Ｂ’、２４Ｃ’に接続されている。断線検出回路２４Ａ’、２４Ｂ’、２４Ｃ’のそれぞれの出力は、ＣＰＵ２１に入力される。
【００３７】
より詳細には、断線検出回路２４Ａ’、２４Ｂ’、２４Ｃ’のそれぞれは、互いに逆方向に接続された２個の発光ダイオードと、それに対応する受光素子とを備える。断線検出回路２４Ａ’、２４Ｂ’、２４Ｃ’は、２個の発光ダイオードのいずれか一方の発光ダイオードに電流が流れて発光すると、それに対応する受光素子がオンするように構成される。ＣＰＵ２１は、受光素子がオンすることにより発生するパルス検出信号に基づいて、Ａ相、Ｂ相、Ｚ相の差動信号ラインの断線又は接続状態を判定できる。なお、それ以外のＣＰＵ２１で行われる処理は、図３及び図４で説明した内容と同じである。
【００３８】
本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。上記実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることもできる。また、ある実施形態の構成に他の実施形態の構成を加えることもできる。また、各実施形態の構成の一部について、他の構成を追加・削除・置換することもできる。
【００３９】
上述の実施形態において、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。全ての構成が相互に接続されていてもよい。
【符号の説明】
【００４０】
１０      …システム
１１      …モータ
１２      …エンコーダ
１２Ａ    …インクリメンタルエンコーダ
１２Ｂ    …アブソリュートエンコーダ
１３      …制御装置
１４      …エンコーダ接続コネクタ
１５      …モータ接続コネクタ
２１      …ＣＰＵ
２２      …インクリメンタルエンコーダ受信回路
２３      …シリアル通信送受信回路
２４      …断線検出回路
２４Ａ、２４Ａ’    …断線検出回路
２４Ｂ、２４Ｂ’    …断線検出回路
２４Ｃ、２４Ｃ’    …断線検出回路
２５      …レシーバ
【図１】
2018063158.tif 000003
【図２】
2018063158.tif 000004
【図３】
2018063158.tif 000005
【図４】
2018063158.tif 000006
【図５】
2018063158.tif 000007