(57)【要約】【課題】従来の電子装置およびその製造方法においては、半田ボール側の配線層に用いる樹脂が限定され、それにより電子装置の低コスト化が妨げられている。【解決手段】電子装置１は、配線層１０（第１の配線層）、および配線層２０（第２の配線層）を備えている。配線層１０の下面上には、配線層２０が形成されている。配線層２０は、平面視での面積が配線層１０よりも大きく、配線層１０より外側まで延在している。【選択図】図１
2018137474.tif 000002
【特許請求の範囲】
【請求項１】
表面、前記表面とは反対側であって、かつ複数の半田ボールが配置された裏面、および複数の配線を有する配線体と、
複数の第１バンプ電極が配置された第１主面を有し、前記表面と前記第１主面が対向するように前記表面に搭載された第１半導体チップと、
複数の第２バンプ電極が配置された第２主面を有し、前記裏面と前記第２主面が対向するように前記裏面に搭載された第２半導体チップと、
を備え、
前記配線体の前記複数の配線は、複数の第１ビア配線を含み、
前記第１半導体チップの前記複数の第１バンプ電極は、複数の第１バンプを含み、
前記第２半導体チップの前記複数の第２バンプ電極は、複数の第２バンプを含み、
前記複数の第１バンプは、前記複数の第１ビア配線を介して前記複数の第２バンプと電気的に接続されており、
前記第２半導体チップは、前記裏面の第１領域に搭載されており、
前記複数の半田ボールは、前記第１領域を除く前記裏面の第２領域に設置されている、電子装置。
【請求項２】
請求項１に記載の電子装置において、
前記配線体の前記複数の配線は、第１配線を含み、
前記第１半導体チップの前記複数の第１バンプ電極は、第１バンプを含み、
前記第２半導体チップの前記複数の第２バンプ電極は、第２バンプを含み、
前記第１バンプは、前記第１配線を介して前記第２バンプと電気的に接続されている、電子装置。
【請求項３】
請求項２に記載の電子装置において、
前記配線体の前記複数の配線は、複数の第２ビア配線を含み、
前記第１半導体チップの前記複数の第１バンプ電極は、複数の第３バンプを含み、
前記配線体の前記複数の半田ボールは、複数の第１半田ボールを含み、
前記複数の第３バンプは、前記複数の第２ビア配線を介して前記複数の第１半田ボールと電気的に接続されている、電子装置。
【請求項４】
請求項１乃至請求項３の何れか記載の電子装置において、
前記第２半導体チップは、前記第１主面側にＣＰＵ回路を有する電子装置。
【請求項５】
請求項４に記載の電子装置において、
前記第１半導体チップは、メモリーチップである電子装置。
【請求項６】
請求項４に記載の電子装置において、
前記第１半導体チップは、複数のメモリーチップが積層され、かつ複数の貫通する電極を介して互いに接続されている、電子装置。
【請求項７】
請求項１に記載の電子装置において、
複数の第３バンプ電極が配置された第３主面を有し、前記表面と前記第３主面が対向するように前記表面に搭載された第３半導体チップを更に含み、
前記配線体の前記複数の配線は、第１配線を含み、
前記第１半導体チップと前記第３半導体チップは、前記第１配線を介して電気的に接続されている、電子装置。
【請求項８】
請求項７に記載の電子装置において、
前記第１配線は、前記配線体の前記裏面より、前記表面に近くに配置されている、電子装置。
【請求項９】
請求項８に記載の電子装置において、
前記配線体の前記複数の配線は、第２配線を含み、
前記第２配線は、前記配線体の前記表面より、前記裏面に近くに配置されており、
前記第１配線は、前記第２配線より微細な配線である、電子装置。
【請求項１０】
請求項１乃至３の何れかに記載の電子装置において、
第１半導体チップおよび前記配線体の前記表面を樹脂で封止する、電子装置。
【請求項１１】
請求項７乃至９の何れかに記載の電子装置において、
第１半導体チップ、第３半導体チップおよび前記配線体の前記表面を樹脂で封止する、電子装置。
【請求項１２】
表面、前記表面とは反対側であって、かつ複数の外部電極端子が配置された裏面、および複数の配線を有する配線体と、
複数の第１バンプ電極が配置された第１主面を有し、前記表面と前記第１主面が対向するように前記表面に搭載された第１半導体チップと、
を備えた電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置およびその製造方法に関する。
【背景技術】
【０００２】
従来の電子装置の製造方法としては、例えば特許文献１に記載されたものがある。同文献に記載の製造方法においては、支持基板上に複数の配線層を順に積層することにより多層配線層を形成した後、支持基板を除去している。そして、支持基板が除去されたことにより露出した多層配線層の一方の面上に、外部電極端子として半田ボールを形成している。また、上記多層配線層のもう一方の面上には、電子部品をフリップチップ実装している。それにより、多層配線層上に電子部品が載置された電子装置を得ている。
【０００３】
なお、本発明に関連する先行技術文献としては、特許文献１の他に、特許文献２〜５が挙げられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−３０９２１５号公報
【特許文献２】特開昭５７−７１４７号公報
【特許文献３】特開平９−３２１４０８号公報
【特許文献４】特開平１１−１２６９７８号公報
【特許文献５】特開２００１−５３４１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記電子装置において、配線層と電子部品との微細な接続のためには、多層配線層を構成する配線層のうち電子部品側の配線層には、微細加工に適した樹脂を用いることが求められる。一方で、上記半田ボール側の配線層には、微細加工に適した樹脂を用いることが要求されない場合も多い。その場合、電子装置の低コスト化を図るべく、半田ボール側の配線層には、比較的安価な樹脂を用いることが好ましい。
【０００６】
しかしながら、特許文献１の製造方法においては、上述のとおり、支持基板上に複数の配線層を順に積層することにより多層配線層を形成している。したがって、半田ボール側の配線層は、電子部品側の配線層よりも前に形成されることとなる。そのため、半田ボール側の配線層を構成する樹脂として、電子部品側の配線層を構成する樹脂よりも熱分解温度が低い樹脂を用いることができないという制約がある。かかる制約のために半田ボール側の配線層に用いる樹脂が限定され、それにより電子装置の低コスト化が妨げられている。
【課題を解決するための手段】
【０００７】
本発明による電子装置の製造方法は、支持基板上に第１の配線層を形成する第１配線層形成工程と、上記支持基板を除去する支持基板除去工程と、上記支持基板除去工程よりも後に、上記第１の配線層の上記支持基板が設けられていた面上に、上記第１の配線層より外側まで延在する第２の配線層を形成する第２配線層形成工程と、を含むことを特徴とする。
【０００８】
この製造方法においては、電子部品が載置される第１の配線層を支持基板上に形成する一方で、第２の配線層を支持基板の除去後に形成している。これにより、第２の配線層を構成する樹脂として、第１の配線層を構成する樹脂よりも熱分解温度が低い樹脂を用いることができないという制約から免れることができる。したがって、第１の配線層には微細加工に適した樹脂を用い、一方で第２の配線層には比較的安価な樹脂を用いることが可能となる。
【０００９】
また、本発明による電子装置は、第１の配線層と、上記第１の配線層上に設けられ、上記第１の配線層より外側まで延在する第２の配線層と、を備えることを特徴とする。
【００１０】
この電子装置においては、第２の配線層を構成する樹脂として、第１の配線層を構成する樹脂よりも熱分解温度が低い樹脂を用いることができる。したがって、第１の配線層には微細加工に適した樹脂を用い、一方で第２の配線層には比較的安価な樹脂を用いることが可能となる。
【発明の効果】
【００１１】
本発明によれば、低コストながらも、配線層と電子部品との微細な接続を得られる電子装置およびその製造方法が実現される。
【図面の簡単な説明】
【００１２】
【図１】本発明による電子装置の第１実施形態を示す断面図である。
【図２】第１の配線層と第２の配線層との界面付近の構造の一例を説明するための断面図である。
【図３】（ａ）〜（ｅ）は、本発明による電子装置の製造方法の第１実施形態の概要を示す工程図である。
【図４】（ａ）および（ｂ）は、本発明による電子装置の製造方法の第１実施形態を示す工程図である。
【図５】（ａ）および（ｂ）は、本発明による電子装置の製造方法の第１実施形態を示す工程図である。
【図６】（ａ）および（ｂ）は、本発明による電子装置の製造方法の第１実施形態を示す工程図である。
【図７】本発明による電子装置の製造方法の第１実施形態を示す工程図である。
【図８】本発明による電子装置の第２実施形態を示す断面図である。
【図９】（ａ）および（ｂ）は、本発明による電子装置の製造方法の第２実施形態を示す工程図である。
【図１０】（ａ）〜（ｃ）は、本発明による電子装置の製造方法の第２実施形態を示す工程図である。
【図１１】（ａ）および（ｂ）は、本発明による電子装置の製造方法の第２実施形態を示す工程図である。
【図１２】（ａ）および（ｂ）は、本発明による電子装置の製造方法の第２実施形態を示す工程図である。
【図１３】本発明による電子装置の第３実施形態を示す断面図である。
【図１４】（ａ）および（ｂ）は、本発明による電子装置の製造方法の第３実施形態を示す工程図である。
【図１５】実施形態の変形例を説明するための平面図である。
【図１６】（ａ）〜（ｃ）は、実施形態の変形例を説明するための平面図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照しつつ、本発明による電子装置およびその製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１実施形態）
【００１４】
図１は、本発明による電子装置の第１実施形態を示す断面図である。電子装置１は、配線層１０（第１の配線層）、および配線層２０（第２の配線層）を備えている。
【００１５】
配線層１０は、ビアプラグ１２（第１の導電プラグ）、絶縁樹脂１４および導体配線１６を有している。ビアプラグ１２は、絶縁樹脂１４中に形成されている。図からわかるように、ビアプラグ１２は、配線層２０に近づくにつれて径が小さくなるテーパ状をしている。したがって、ビアプラグ１２の配線層２０側の端面の面積は、その反対側の端面すなわち後述するＩＣチップ３２，３６側の端面の面積よりも小さい。
【００１６】
ビアプラグ１２の導体は、例えば、Ｃｕ、Ｎｉ、ＡｕまたはＡｇである。絶縁樹脂１４は、例えば、ポリイミド樹脂、ＰＢＯ（ポリベンゾオキサゾール）樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂、カルド樹脂（カルド型ポリマー）またはエポキシ樹脂である。ポリイミド樹脂は、感光性ポリイミド樹脂であってもよいし、非感光性ポリイミド樹脂であってもよい。絶縁樹脂１４上には、ビアプラグ１２に接続された導体配線１６が形成されている。
【００１７】
配線層１０の上面（第１面）上には、ＩＣチップ３２，３６（電子部品）が載置されている。これらのＩＣチップ３２，３６は、それぞれバンプ３３，３７を介して導体配線１６にフリップチップ接続されている。ＩＣチップ３２と配線層１０との間の間隙には、アンダーフィル樹脂３４が充填されている。同様に、ＩＣチップ３６と配線層１０との間の間隙には、アンダーフィル樹脂３８が充填されている。ＩＣチップ３６は複数設けられており、それらは互いに積層されている。ＩＣチップ３２およびＩＣチップ３６は、例えば、それぞれＣＰＵおよび積層メモリである。積層メモリとは、ＩＣチップ（メモリ）を三次元的に積層し、チップ（メモリ）間を電気的に接続したものである。
【００１８】
また、ＩＣチップ３２，３６は、配線層１０上に形成された封止樹脂５２によって覆われている。より詳細には、ＩＣチップ３２の側面、ならびにＩＣチップ３６の側面および上面が封止樹脂５２によって覆われている。
【００１９】
配線層１０の下面（第２面）上には、配線層２０が形成されている。配線層２０は、平面視での面積が配線層１０よりも大きく、配線層１０より外側まで延在している。すなわち、配線層２０は、配線層１０からはみ出している。
【００２０】
配線層２０は、ビアプラグ２２（第２の導電プラグ）および絶縁樹脂２４を有している。ビアプラグ２２は、絶縁樹脂２４中に形成されている。このビアプラグ２２は、上述のビアプラグ１２と接続されている。図からわかるように、ビアプラグ２２は、配線層１０に近づくにつれて径が小さくなるテーパ状をしている。したがって、ビアプラグ２２の配線層１０側の端面の面積は、その反対側の端面すなわち後述する半田ボール６０側の端面の面積よりも小さい。ビアプラグ２２の導体は、ビアプラグ１２と同様、例えばＣｕ、Ｎｉ、ＡｕまたはＡｇである。また、絶縁樹脂２４は、例えば、エポキシ樹脂等である。上述の配線層１０および配線層２０からなる配線体は、電子装置１においてインターポーザとして機能する。
【００２１】
配線層１０を構成する絶縁樹脂１４の熱分解温度は、配線層２０を構成する絶縁樹脂２４の熱分解温度よりも高い。絶縁樹脂１４としてＰＢＯを用いた場合、その熱分解温度は例えば５４０℃である。また、絶縁樹脂２４としてエポキシ樹脂を用いた場合、その熱分解温度は例えば３１０℃である。ここで、熱分解温度とは、１０℃／分の昇温速度で熱天秤を用いて測定したときに、樹脂の重量が５重量％減となるときの温度である。なお、絶縁樹脂１４，２４として同種類の樹脂（例えばエポキシ樹脂）を用いる場合も、前者の方が後者よりも熱分解温度が高くなるようにする。
【００２２】
配線層２０のうち配線層１０よりも外側の部分上には、第２の電子部品として、ＩＣチップ４２および受動部品４４が載置されている。受動部品４４は、例えば、デカップリングキャパシタ等のキャパシタである。ＩＣチップ４２は、封止樹脂５４によって覆われている。受動部品４４は、配線層２０の上記外側の部分上に設けられた樹脂５６によって覆われている。樹脂５６は、封止樹脂５４と同じ樹脂であってもよいし、異なる樹脂であってもよい。
【００２３】
また、配線層２０は、多層配線構造をしており、複数の層に設けられた導体配線２６と、相異なる層の導体配線２６どうしを接続するビアプラグ２８とを有している。最下層の導体配線２６には、半田ボール６０が接続されている。半田ボール６０は、一部がソルダーレジスト６２中に埋没している。この半田ボール６０は、電子装置１の外部接続端子として機能する。
【００２４】
図２を参照しつつ、配線層１０と配線層２０との界面付近の構造の一例を説明する。本例においては、ビアプラグ２２を覆うように密着金属膜７２が形成されている。密着金属膜７２は、ビアプラグ２２上でビアプラグ１２に接している。さらに、導体配線１６のビアプラグ１２に接する面上にも、密着金属膜７４が形成されている。
【００２５】
密着金属膜７２，７４は、Ｔｉを含む膜（例えば、Ｔｉ、ＴｉＮまたはＴｉＷ等）、またはＣｒ膜であることが好ましい。
【００２６】
図３〜図７を参照しつつ、本発明による電子装置の製造方法の第１実施形態として、電子装置１の製造方法を説明する。詳細な説明に先立って、図３（ａ）〜図３（ｅ）を用いて、本製造方法の概要を説明する。まず、図３（ａ）に示すように、支持基板９０上に配線層１０を形成する（第１配線層形成工程）。支持基板９０としては、シリコン基板、セラミック基板、ガラス基板または金属基板等を用いることができる。
【００２７】
次に、図３（ｂ）に示すように、配線層１０上にＩＣチップ３２，３６を載置する（電子部品載置工程）。さらに、図３（ｃ）に示すように、ＩＣチップ３２，３６を覆うように、配線層１０上に封止樹脂５２を形成する（封止樹脂形成工程）。続いて、図３（ｄ）に示すように、支持基板９０を除去する（支持基板除去工程）。その後、図３（ｅ）に示すように、配線層１０の下面上に、配線層２０を形成する（第２配線層形成工程）。最後に、図示を省略するが、半田ボール６０を形成することにより、図１に示す電子装置１を得る。
【００２８】
続いて、図４〜図７を用いて、本製造方法を詳細に説明する。まず、支持基板９０上に絶縁樹脂１４を形成し、その中にビアプラグ１２を形成する。その後、絶縁樹脂１４上に導体配線１６を形成する（図４（ａ））。次に、導体配線１６上にＩＣチップ３２，３６をフリップチップ実装する（図４（ｂ））。続いて、ＩＣチップ３２，３６を覆うように、配線層１０上に封止樹脂５２を形成する。封止樹脂５２の形成は、例えば、モールド成型、印刷法またはポッティング法により行うことができる（図５（ａ））。その後、支持基板９０を除去することにより、配線層１０の下面を露出させる（図５（ｂ））。
【００２９】
次に、配線層１０の下面上に、当該配線層１０より外側まで延在するように絶縁樹脂２４を形成する。このとき、絶縁樹脂２４として、例えば絶縁フィルムを用いることができる。続いて、絶縁樹脂２４の配線層１０よりも外側の部分上に、ＩＣチップ４２および受動部品４４を実装する。その後、ＩＣチップ４２を覆うように封止樹脂５４を形成する（図６（ａ））。次に、絶縁樹脂２４の上記外側の部分上の隙間を埋めるように、樹脂５６を形成する。これにより、受動部品４４が樹脂５６で覆われる（図６（ｂ））。
【００３０】
次に、ビアプラグ１２に接続されるように、絶縁樹脂２４中にビアプラグ２２を形成する。その後、絶縁樹脂２４上に、ビルドアップ配線層を形成する。例えば、エポキシ樹脂等の絶縁樹脂層中に、セミアディティブ法による導体配線２６、およびレーザ加工によるビアプラグ２８を交互に形成すればよい。これにより、配線層２０が形成される（図７）。その後、ソルダーレジスト６２および半田ボール６０を形成することにより、図１の電子装置１が得られる。なお、配線層２０の形成は、予め形成した多層配線層を配線層２０として配線層１０の下面に接着することにより行ってもよい。
【００３１】
以上の説明から明らかなように、配線層１０，２０のビルドアップ方向は、それぞれ各図中の上向きおよび下向きである。これに伴い、上述したとおり、ビアプラグ１２のＩＣチップ３２，３６側の端面は配線層２０側の端面よりも面積が大きく、ビアプラグ２２の半田ボール６０側の端面は配線層１０側の端面よりも面積が大きくなっている。
【００３２】
本実施形態の効果を説明する。上記製造方法においては、ＩＣチップ３２，３６が載置される配線層１０を支持基板９０上に形成する一方で、配線層２０を支持基板９０の除去後に形成している。これにより、絶縁樹脂２４として、絶縁樹脂１４よりも熱分解温度が低い樹脂を用いることができないという制約から免れることができる。したがって、絶縁樹脂１４としては微細加工に適した樹脂を用い、一方で絶縁樹脂２４としては比較的安価な樹脂を用いることが可能となる。これにより、低コストながらも、配線層１０とＩＣチップ３２，３６との微細な接続を得られる電子装置１の製造方法が実現されている。
【００３３】
さらに、配線層２０が配線層１０より外側まで延在している。これにより、配線層１０の面積を小さく抑えつつ、半田ボール６０が設けられる面（すなわち配線層２０の下面）の面積を充分に大きくできる。このため、コストの増大を招くことなく、電子装置１を他の電子装置やマザーボード等に容易に実装することができる。これに対して、配線層１０および配線層２０の面積が互いに等しい場合に、実装容易性を高めるべく配線層２０の面積を大きくしようとすれば、それに伴って配線層１０の面積も大きくせざるを得ない。すると、配線層１０には微細加工に適した比較的高価な樹脂が用いられるため、電子装置１の製造コストが増大してしまう。一方、低コスト化を図るべく配線層１０の面積を小さくすれば、配線層２０の面積も小さくなり、実装容易性が損なわれてしまう。本実施形態によれば、かかるディレンマを解消し、低コストおよび実装容易性を両立させることができる。
【００３４】
剛性の高い支持基板９０上にて導体配線１６の配線パターンを形成しているので、微細な導体配線１６を得ることができる。また、支持基板９０上で配線層１０とＩＣチップ３２，３６とを接合しているので、配線層１０とＩＣチップ３２，３６とを微細ピッチでバンプ接続することができる。このことは、配線層数の減少、およびＩＣチップ３２，３６のサイズの縮小につながる。
【００３５】
さらに、支持基板９０を除去した後に配線層２０を形成しているので、配線層２０を構成する絶縁樹脂２４を絶縁樹脂１４に比べて厚く形成することができる。これにより、絶縁樹脂２４の応力緩和機能が高まり、電子装置１の信頼性向上につながる。
【００３６】
第２配線層形成工程においては、第１配線層形成工程において形成される配線層１０を構成する絶縁樹脂１４よりも熱分解温度が低い樹脂が、配線層２０を構成する絶縁樹脂２４として用いられている。これにより、配線層２０を配線層１０上に好適に形成することができる。
【００３７】
電子装置１においては、配線層２０を構成する絶縁樹脂２４として、配線層１０を構成する絶縁樹脂１４よりも熱分解温度が低い樹脂を用いることができる。したがって、絶縁樹脂１４としては微細加工に適した樹脂を用い、一方で絶縁樹脂２４としては比較的安価な樹脂を用いることが可能となる。これにより、低コストながらも、配線層１０とＩＣチップ３２，３６との微細な接続を得られる電子装置１が実現されている。
【００３８】
さらに、電子装置１においては、配線層１０と配線層２０とが直接に接しており、これらの層の間にコア層が設けられていない。コア層に形成されるビアプラグは、一般に、通常の配線層に形成されるビアプラグに比べると微細化するのが困難であるため、電子装置全体の微細化を妨げてしまうという問題がある。この点、電子装置１においては、コア層が設けられていないため、かかる問題は生じない。
【００３９】
ＩＣチップ３２，３６を覆うように封止樹脂５２が設けられている。これにより、支持基板９０が除去された後も配線体の形状を保持することができる。このため、半田ボール６０について高いコプラナリティが得られる。特に本実施形態においては、配線層２０の配線層１０よりも外側の部分上にも、樹脂５６が形成されている。これにより、かかる効果が一層高められている。
【００４０】
支持基板９０としてシリコン基板を用いた場合、絶縁基板を用いる場合に比して、熱膨張の影響を小さく抑えることができる。これにより、配線層１０とＩＣチップ３２，３６との接続を一層微細化することができる。
【００４１】
絶縁樹脂１４としてポリイミド樹脂、ＰＢＯ樹脂、ＢＣＢ樹脂またはカルド樹脂を用いた場合、微細加工に適した絶縁樹脂１４が実現される。また、絶縁樹脂２４としてエポキシ樹脂を用いた場合、低コストで絶縁樹脂２４を得ることができる。
【００４２】
ビアプラグ２２を覆うように密着金属膜７２が設けられている（図２参照）。これにより、ビアプラグ２２と絶縁樹脂２４との間で強固な結合が得られる。また、導体配線１６のビアプラグ１２に接する面上に密着金属膜７４が設けられている（図２参照）。これにより、導体配線１６と絶縁樹脂１４との間で強固な結合が得られる。これらは、電子装置１の信頼性の向上に寄与する。密着金属膜７２，７４がＴｉを含んでいるか、Ｃｒからなる場合、樹脂に対する特に高い密着性を得ることができる。
【００４３】
配線層２０のうち配線層１０よりも外側の部分上に、ＩＣチップ４２および受動部品４４が載置されている。これにより、電子装置１の一層の高機能化・高性能化を図ることができる。
（第２実施形態）
【００４４】
図８は、本発明による電子装置の第２実施形態を示す断面図である。電子装置２は、配線層１０（第１の配線層）、および配線層８０（第２の配線層）を備えている。配線層１０の構成は、図１で説明したものと同様である。
【００４５】
配線層８０は、配線層１０の下面上に形成され、配線層１０より外側まで延在している。この配線層８０は、ソルダーレジスト８４と、その中に形成された導体配線８６とを有している。ソルダーレジスト８４としては、絶縁樹脂１４よりも熱分解温度が低い樹脂が用いられる。この配線層８０中には、ビアプラグ８２（第２の導電プラグ）が形成されている。このビアプラグ８２は、半田ボール６０の一部分、具体的には半田ボール６０のうちソルダーレジスト８４中に埋没している部分に相当する。図からわかるように、ビアプラグ８２は、配線層１０に近づくにつれて径が小さくなるテーパ状をしている。したがって、ビアプラグ８２の配線層１０側の端面の面積は、その反対側の端面の面積よりも小さい。
【００４６】
さらに、配線層１０の下面にＩＣチップ９２がフリップチップ実装されている。つまり、当該下面にバンプ９３を介してＩＣチップ９２が接続され、配線層１０とＩＣチップ９２との間の間隙にアンダーフィル樹脂９４が充填されている。
【００４７】
配線層８０のうち配線層１０よりも外側の部分上には、樹脂５６が形成されている。本実施形態において樹脂５６は、封止樹脂５２の側面および上面の双方を覆っている。
【００４８】
図９〜図１２を参照しつつ、本発明による電子装置の製造方法の第２実施形態として、電子装置２の製造方法を説明する。まず、支持基板９０上に絶縁樹脂１４、ビアプラグ１２および導体配線１６を形成する（図９（ａ））。続いて、導体配線１６上にＩＣチップ３２，３６をフリップチップ実装する（図９（ｂ））。
【００４９】
次に、ＩＣチップ３２，３６を覆うように、配線層１０上に封止樹脂５２を形成する（図１０（ａ））。その後、支持基板９０を除去することにより、配線層１０の下面を露出させる（図１０（ｂ））。続いて、配線層１０の下面上に、当該配線層１０より外側まで延在するように支持シート９１を形成する（図１０（ｃ））。
【００５０】
次に、封止樹脂５２を覆うようにして、支持シート９１の配線層１０よりも外側の部分上に樹脂５６を形成する（図１１（ａ））。その後、支持シート９１を剥離する（図１１（ｂ））。次に、配線層１０の下面上に導体配線８６を形成した後、それを覆うようにソルダーレジスト８４を形成する。さらに、ソルダーレジスト８４をパターニングし、半田ボール６０が形成される部分およびＩＣチップ９２が実装される部分を開口する（図１２（ａ））。これにより、配線層８０が形成される。続いて、配線層１０の下面にＩＣチップ９２をフリップチップ実装する（図１２（ｂ））。その後、半田ボール６０を形成することにより、図８の電子装置２が得られる。
【００５１】
本実施形態は、上述した第１実施形態が奏する効果に加えて、以下の効果を奏することができる。配線層８０を構成する樹脂としてソルダーレジスト８４が用いられているため、電子装置２の一層の低コスト化を図ることができる。さらに、配線層１０の上面だけでなく下面にも電子部品（ＩＣチップ９２）が実装されている。これにより、電子装置２の一層の高機能化・高性能化を図ることができる。
（第３実施形態）
【００５２】
図１３は、本発明による電子装置の第３実施形態を示す断面図である。電子装置３は、配線層１０、および配線層８０を備えている。電子装置３は、配線層８０が多層配線構造を有している点で、図８の電子装置２と相違する。本実施形態において配線層８０は、配線層１０の下面上に設けられた絶縁樹脂８４ａと、その上に設けられたソルダーレジスト８４ｂとを含んでいる。
【００５３】
本実施形態の配線層８０中には、複数の層に設けられた導体配線８６と、導体配線８６に接続されたビアプラグ８３（第２の導電プラグ）とが形成されている。図からわかるように、ビアプラグ８３は、配線層１０に近づくにつれて径が小さくなるテーパ状をしている。したがって、ビアプラグ８３の配線層１０側の端面の面積は、その反対側の端面の面積よりも小さい。また、電子装置２においてはバンプ９３が直接にビアプラグ１２に接続されていたのに対し、この電子装置３においては、バンプ９３が導体配線８６（およびビアプラグ８３）を介してビアプラグ１２に接続されている。電子装置３のその他の構成は、電子装置２と同様である。
【００５４】
図１４（ａ）および図１４（ｂ）を参照しつつ、本発明による電子装置の製造方法の第３実施形態として、電子装置３の製造方法を説明する。まず、図９〜図１１で説明したのと同様にして、図１１（ｂ）に示す構造体を準備する。
【００５５】
次に、ビアプラグ１２に接続されるように、配線層１０の下面上に１層目の導体配線８６を形成する。その後、それを覆うように絶縁樹脂８４ａを形成する。さらに、絶縁樹脂８４ａ中に、導体配線８６に接続されるようにビアプラグ８３を形成する。続いて、ビアプラグ８３に接続されるように、絶縁樹脂８４ａ上に２層目の導体配線８６を形成する。その後、それを覆うようにソルダーレジスト８４ｂを形成する。
【００５６】
次に、ソルダーレジスト８４ｂをパターニングし、半田ボール６０が形成される部分およびＩＣチップ９２が実装される部分を開口する（図１４（ａ））。これにより、配線層８０が形成される。続いて、絶縁樹脂８４ａ上にＩＣチップ９２をフリップチップ実装する（図１４（ｂ））。その後、半田ボール６０を形成することにより、図１３の電子装置３が得られる。本実施形態においても、第２実施形態と同様の効果が奏される。
【００５７】
本発明による電子装置およびその製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においては配線層１０の上面または下面に載置される電子部品としてＩＣチップを例示したが、当該電子部品はコンデンサ等の受動部品であってもよい。また、電子装置に電子部品を設けることは必須ではない。
【００５８】
上記実施形態においては電子装置に半田ボールが設けられた例を示したが、半田ボールを設けることは必須ではない。半田ボールが設けられていない場合、導体配線のランド部分が外部電極端子に相当する。図１の電子装置１を例にとると、導体配線２６のうち半田ボール６０が接続されている部分がランド部分である。
【００５９】
また、第２の配線層は、第１の配線層の周囲の全体からはみ出していてもよいし、一部のみからはみ出していてもよい。前者の例を図１５に、後者の例を図１６（ａ）〜図１６（ｃ）に示す。これらの平面図においては、第１および第２の配線層の外周をそれぞれ線Ｌ１，Ｌ２で示し、両配線層が重なった部分に斜線を付している。図１５では第１の配線層の４辺の全てから第２の配線層がはみ出している。一方、図１６（ａ）、図１６（ｂ）および図１６（ｃ）では、それぞれ第１の配線層の３辺、２辺および１辺から第２の配線層がはみ出している。
【符号の説明】
【００６０】
１    電子装置
２    電子装置
１０    配線層
１２    ビアプラグ
１４    絶縁樹脂
１６    導体配線
２０    配線層
２２    ビアプラグ
２４    絶縁樹脂
２６    導体配線
２８    ビアプラグ
３２    ＩＣチップ
３３    バンプ
３４    アンダーフィル樹脂
３６    ＩＣチップ
３７    バンプ
３８    アンダーフィル樹脂
４２    ＩＣチップ
４４    受動部品
５２    封止樹脂
５４    封止樹脂
５６    樹脂
６０    半田ボール
６２    ソルダーレジスト
７２    密着金属膜
８０    配線層
８２    ビアプラグ
８４    ソルダーレジスト
８４ａ    絶縁樹脂
８４ｂ    ソルダーレジスト
８６    導体配線
９０    支持基板
９１    支持シート
９２    ＩＣチップ
９３    バンプ
９４    アンダーフィル樹脂
【図１】
2018137474.tif 000003
【図２】
2018137474.tif 000004
【図３】
2018137474.tif 000005
【図４】
2018137474.tif 000006
【図５】
2018137474.tif 000007
【図６】
2018137474.tif 000008
【図７】
2018137474.tif 000009
【図８】
2018137474.tif 000010
【図９】
2018137474.tif 000011
【図１０】
2018137474.tif 000012
【図１１】
2018137474.tif 000013
【図１２】
2018137474.tif 000014
【図１３】
2018137474.tif 000015
【図１４】
2018137474.tif 000016
【図１５】
2018137474.tif 000017
【図１６】
2018137474.tif 000018