(57)【要約】【課題】高い線形効率及び高い線形出力を維持することが可能なヘテロ接合バイポーラトランジスタを提供する。【解決手段】ＨＢＴのコレクタ層が、高濃度コレクタ層と、その上に配置された低濃度コレクタ層とを含む。低濃度コレクタ層は、ベース層から遠ざかるにしたがってエネルギバンドギャップが狭まるように変化している傾斜コレクタ層を含む。ベース層の半導体材料の電子親和力が、傾斜コレクタ層のエネルギバンドギャップが最大の位置における半導体材料の電子親和力より大きく、その差が０．１５ｅＶ以下である。傾斜コレクタ層は、電界強度を変化させたとき、ある電界強度で電子の移動速度がピーク値を示す特性を持つ。傾斜コレクタ層のエネルギバンドギャップの変化に起因して電子に作用する擬似電界の強度が、電子の移動速度がピーク値を示す電界強度であるピーク値電界強度の０．３倍以上１．８倍以下である。【選択図】図１
2018137259.tif 000002
【特許請求の範囲】
【請求項１】
基板の上にコレクタ層、ｐ型のベース層、及びｎ型のエミッタ層を含む積層構造が形成されており、
前記コレクタ層は、高濃度コレクタ層と、前記高濃度コレクタ層よりもドーパント濃度が低く、前記ベース層と前記高濃度コレクタ層との間に配置された低濃度コレクタ層とを含み、
前記低濃度コレクタ層は、前記ベース層から遠ざかるにしたがってエネルギバンドギャップが狭まるように変化している傾斜コレクタ層を含み、
前記ベース層の半導体材料の電子親和力が、前記傾斜コレクタ層のエネルギバンドギャップが最大の位置における半導体材料の電子親和力より大きく、その差が０．１５ｅＶ以下であり、
前記傾斜コレクタ層は、電界強度を変化させたとき、ある電界強度で電子の移動速度がピーク値を示す特性を持つ半導体材料で形成されており、
前記傾斜コレクタ層のエネルギバンドギャップの変化に起因して電子に作用する擬似電界の強度が、電子の移動速度がピーク値を示す電界強度であるピーク値電界強度の０．３倍以上１．８倍以下であるヘテロ接合バイポーラトランジスタ。
【請求項２】
前記ベース層の半導体材料の電子親和力が、前記傾斜コレクタ層のエネルギバンドギャップが最大の位置における半導体材料の電子親和力より大きく、その差が０．０９ｅＶ以下である請求項１に記載のヘテロ接合バイポーラトランジスタ。
【請求項３】
前記傾斜コレクタ層の前記擬似電界の強度が、前記ピーク値電界強度の０．５倍以上１．３倍以下である請求項１または２に記載のヘテロ接合バイポーラトランジスタ。
【請求項４】
前記低濃度コレクタ層は、ｎ型ドーパント濃度が３×１０１５ｃｍ−３以下のｎ型半導体層、ｐ型ドーパント濃度が１×１０１５ｃｍ−３以下のｐ型半導体層、または真性半導体層である請求項１乃至３のいずれか１項に記載のヘテロ接合バイポーラトランジスタ。
【請求項５】
前記低濃度コレクタ層は、前記傾斜コレクタ層の他に、エネルギバンドギャップが一定の半導体層を含む請求項１乃至４のいずれか１項に記載のヘテロ接合バイポーラトランジスタ。
【請求項６】
前記ベース層はＧａＡｓで形成されており、前記傾斜コレクタ層はＡｌＧａＡｓで形成されており、前記ベース層から遠ざかるにしたがってＡｌＡｓの混晶比が低下する請求項１乃至５のいずれか１項に記載のヘテロ接合バイポーラトランジスタ。
【請求項７】
前記傾斜コレクタ層の前記ベース層側の界面におけるＡｌＡｓの混晶比が０．０２５以上０．１２５以下である請求項６に記載のヘテロ接合バイポーラトランジスタ。
【請求項８】
前記基板の上に形成されたｎ型のサブコレクタ層をさらに有し、
前記コレクタ層、前記ベース層、及び前記エミッタ層は、前記サブコレクタ層の表面の一部の領域にこの順番に積層されており、前記高濃度コレクタ層は、前記サブコレクタ層側に配置された第１の層と、前記低濃度コレクタ層側に配置された第２の層とを含み、
前記第１の層のドーパント濃度及び前記サブコレクタ層のドーパント濃度が前記第２の層のドーパント濃度より高い請求項１乃至７のいずれか１項に記載のヘテロ接合バイポーラトランジスタ。
【請求項９】
前記第２の層のドーパント濃度、及び前記低濃度コレクタ層のドーパント濃度が、前記第１の層のドーパント濃度の１／１０以下である請求項８に記載のヘテロ接合バイポーラトランジスタ。
【請求項１０】
前記低濃度コレクタ層は、前記傾斜コレクタ層と前記ベース層との間に配置された逆傾斜コレクタ層を含み、前記逆傾斜コレクタ層のエネルギバンドギャップの大きさは厚さ方向に変化し、前記逆傾斜コレクタ層の、前記ベース層側の界面におけるエネルギバンドギャップが前記ベース層のエネルギバンドギャップと等しく、前記傾斜コレクタ層と前記逆傾斜コレクタ層との界面において、前記傾斜コレクタ層のエネルギバンドギャップと前記逆傾斜コレクタ層のエネルギバンドギャップとが等しい請求項１乃至９のいずれか１項に記載のヘテロ接合バイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘテロ接合バイポーラトランジスタに関する。
【背景技術】
【０００２】
近年のモバイル端末の高周波増幅器モジュールを構成するトランジスタとして、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）が主として使用されている。ＨＢＴの特性に対して、一般的に高効率、高利得、高耐圧、及び高出力等が要求される。特に、歪みが少ない領域（線形領域）での高出力化及び高効率化が望まれている。
【０００３】
本明細書において、線形の入出力特性（隣接チャネル漏洩電力（ＡＣＰＲ）が基準値、例えば−４０ｄＢｃ以下となる条件）を維持して動作可能な最大出力を「線形出力」ということとする。また、線形の入出力特性を維持して動作可能な最大出力で動作しているときの効率を「線形効率」ということとする。線形出力及び線形効率を高めることが望まれている。
【０００４】
特許文献１に、高い動作効率を達成することができるＨＢＴが開示されている。このＨＢＴでは、コレクタ層がＡｌＧａＡｓで形成されており、ベース層から遠ざかるに従ってＡｌＡｓ混晶比が０から０．２に増加するコレクタ層と、その後ＡｌＡｓ混晶比が０．２から０に減少するコレクタ層とを含んでいる。さらに、２つの傾斜コレクタ層の界面に、二次元ドープ層が形成されている。二次元ドープ層は、ベース層とコレクタ層との電子親和力とエネルギバンドギャップの相違により生じた擬似電場を補償する。このような構成とすることにより、電子がポテンシャル障壁に遭遇することなくベース層及びコレクタ層を通過することができる。
【０００５】
特許文献１に開示されたＨＢＴにおいては、ＡｌＧａＡｓコレクタ層のＡｌＡｓ混晶比の最大値が０．２に設定されている。ＡｌＡｓ混晶比が０．２に設定されているのは、ベース層とコレクタ層との間において価電子帯上端のエネルギ準位の差を大きくするためである。これにより、ＨＢＴをダブルヘテロ構造にすることの効果、例えばオフセット電圧の低減、飽和領域におけるベース−コレクタ容量の低減等の効果が得られる。
【０００６】
特許文献２に、出力特性を向上させたＨＢＴが開示されている。このＨＢＴにおいては、サブコレクタ層からベース層に向かって、第１コレクタ層、第２コレクタ層、及び第３コレクタ層が配置されている。第１コレクタ層のドーパント濃度が第２コレクタ層のドーパント濃度より高く、第２コレクタ層のドーパント濃度が第３コレクタ層のドーパント濃度より高い。サブコレクタ層の近くに高ドープの第１コレクタ層を挿入し、第２コレクタ層とサブコレクタ層との接合部における電界を弱めることにより、オン耐圧の改善を図ることができる。その結果、出力特性の向上に必要な大きな電圧振幅に耐える能力の改善がもたらされる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−３３２０２３号公報
【特許文献２】特開２００６−６０２２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１に開示されたＨＢＴにおいては、コレクタ層のドーパント濃度が２×１０１６ｃｍ−３程度である。また、コレクタ層内に配置された二次元ドープ層の面内ドーパント濃度が４．８×１０１１ｃｍ−２程度である。このように、コレクタ層に高濃度のドーピングが行われているため、ベース−コレクタ容量のベース−コレクタ電圧依存性が大きい。その結果、線形効率が低下してしまう。
【０００９】
特許文献２に開示されたＨＢＴにおいては、ベース層に最も近い第３コレクタ層のドーパント濃度が０．５×１０１６ｃｍ−３〜４×１０１６ｃｍ−３の範囲内に設定される。第３コレクタ層のドーパント濃度を０．５×１０１６ｃｍ−３程度まで低下させると、ベース−コレクタ容量のベース−コレクタ電圧依存性が小さくなり、線形効率を高めることができる。
【００１０】
ところが、第３コレクタ層のドーパント濃度を低下させると、大電流領域（高出力領域）で顕在化するカーク効果（Ｋｉｒｋ効果）により、ベース層に近いコレクタ層内の電界強度が小さくなる。その結果、高出力領域で電子速度が遅くなることにより、遮断周波数が低下してしまう。言い換えると、動作周波数が高い領域で線形出力が低下してしまう。このため、線形出力を高めることが困難である。
【００１１】
本発明の目的は、高い線形効率及び高い線形出力を維持することが可能なヘテロ接合バイポーラトランジスタを提供することである。
【課題を解決するための手段】
【００１２】
本発明の第１の観点によるヘテロ接合バイポーラトランジスタは、
基板の上にコレクタ層、ｐ型のベース層、及びｎ型のエミッタ層を含む積層構造が形成されており、
前記コレクタ層は、高濃度コレクタ層と、前記高濃度コレクタ層よりもドーパント濃度が低く、前記ベース層と前記高濃度コレクタ層との間に配置された低濃度コレクタ層とを含み、
前記低濃度コレクタ層は、前記ベース層から遠ざかるにしたがってエネルギバンドギャップが狭まるように変化している傾斜コレクタ層を含み、
前記ベース層の半導体材料の電子親和力が、前記傾斜コレクタ層のエネルギバンドギャップが最大の位置における半導体材料の電子親和力より大きく、その差が０．１５ｅＶ以下であり、
前記傾斜コレクタ層は、電界強度を変化させたとき、ある電界強度で電子の移動速度がピーク値を示す特性を持つ半導体材料で形成されており、
前記傾斜コレクタ層のエネルギバンドギャップの変化に起因して電子に作用する擬似電界の強度が、電子の移動速度がピーク値を示す電界強度であるピーク値電界強度の０．３倍以上１．８倍以下である。
【００１３】
低濃度コレクタ層３２を設けることにより、ベース−コレクタ容量のベース−コレクタ電圧依存性が低くなり、線形効率を高めることができる。上記電子親和力の条件を満たす傾斜コレクタ層を設けることにより、コレクタ層内のポテンシャル障壁によって電子輸送が阻害されるブロッキング効果を抑制することができる。さらに、上記擬似電界の条件を満たす傾斜コレクタ層を設けることにより、カーク効果が発生している環境下での電子速度の低下を抑制することができる。このため、大電流領域での遮断周波数の低下を抑制することにより、線形出力の低下を抑制することができる。
【００１４】
本発明の第２の観点によるヘテロ接合バイポーラトランジスタは、第１の観点によるヘテロ接合バイポーラトランジスタの構成に加えて、
前記ベース層の半導体材料の電子親和力が、前記傾斜コレクタ層のエネルギバンドギャップが最大の位置における半導体材料の電子親和力より大きく、その差が０．０９ｅＶ以下であるという特徴を有する。
【００１５】
上記電子親和力の条件を満たす傾斜コレクタ層を設けることにより、電子輸送のブロッキング効果を抑制する効果を高めることができる。これにより、大電流領域において遮断周波数の低下をさらに抑制することができる。その結果、線形出力の低下を抑制する効果をより高めることができる。
【００１６】
本発明の第３の観点によるヘテロ接合バイポーラトランジスタは、第１または第２の観点によるヘテロ接合バイポーラトランジスタの構成に加えて、
前記傾斜コレクタ層の前記擬似電界の強度が、前記ピーク値電界強度の０．５倍以上１．３倍以下であるという特徴を有する。
【００１７】
上記擬似電界の条件を満たす傾斜コレクタ層を設けることにより、カーク効果が発生している環境下での電子速度の低下を抑制する効果を高めることができる。このため、大電流領域での遮断周波数の低下をさらに抑制することにより、線形出力の低下を抑制する効果を高めることができる。
【００１８】
本発明の第４の観点によるヘテロ接合バイポーラトランジスタは、第１から第３までの観点によるヘテロ接合バイポーラトランジスタの構成に加えて、
前記低濃度コレクタ層は、ｎ型ドーパント濃度が３×１０１５ｃｍ−３以下のｎ型半導体層、ｐ型ドーパント濃度が１×１０１５ｃｍ−３以下のｐ型半導体層、または真性半導体層であるという特徴を有する。
【００１９】
低濃度コレクタ層のドーパント濃度を上述のように設定することにより、線形効率をより高めることができる。
【００２０】
本発明の第５の観点によるヘテロ接合バイポーラトランジスタは、第１から第４までの観点によるヘテロ接合バイポーラトランジスタの構成に加えて、
前記低濃度コレクタ層は、前記傾斜コレクタ層の他に、エネルギバンドギャップが一定の半導体層を含むという特徴を有する。
【００２１】
線形効率を高めるために低濃度コレクタ層の厚さを最適化した場合、傾斜コレクタ層の厚さを低濃度コレクタ層の厚さに制約されることなく低濃度コレクタ層より薄くすることができる。傾斜コレクタ層の厚さの自由度が高まることにより、傾斜コレクタ層内の擬似電界の強度を好適化することが可能になる。これにより、カーク効果が発生している環境下での電子速度の低下を抑制する効果を高めることができ、より高い線形出力を実現することが可能になる。
【００２２】
本発明の第６の観点によるヘテロ接合バイポーラトランジスタは、第１から第５までの観点によるヘテロ接合バイポーラトランジスタの構成に加えて、
前記ベース層はＧａＡｓで形成されており、前記傾斜コレクタ層はＡｌＧａＡｓで形成されており、前記ベース層から遠ざかるにしたがってＡｌＡｓの混晶比が低下するという特徴を有する。
【００２３】
第１から第４の観点による電子親和力の条件、擬似電界の条件、ドーパント濃度の条件等を満たすヘテロ接合バイポーラトランジスタを作製することができる。ＡｌＧａＡｓ系の成熟した結晶成長技術を利用できるため、歩留まりを高く維持することが可能になる。また、従来のヘテロ接合バイポーラトランジスタの一般的な製造工程を流用することができるため、製造プロセスの複雑化、及びコスト増を回避することができる。
【００２４】
本発明の第７の観点によるヘテロ接合バイポーラトランジスタは、第６の観点によるヘテロ接合バイポーラトランジスタの構成に加えて、
前記傾斜コレクタ層の前記ベース層側の界面におけるＡｌＡｓの混晶比が０．０２５以上０．１２５以下であるという特徴を有する。
【００２５】
ＡｌＡｓの混晶比を上記範囲内に設定することにより、第１の観点によるヘテロ接合バイポーラトランジスタの電子親和力に関する条件を満たすことができる。その結果、カーク効果が発生している環境下での電子速度の低下を抑制することができ、大電流領域における遮断周波数の低下を抑制することができる。その結果、線形出力の低下を抑制することができる。
【００２６】
本発明の第８の観点によるヘテロ接合バイポーラトランジスタは、第１から第７までの観点によるヘテロ接合バイポーラトランジスタの構成に加えて、
前記基板の上に形成されたｎ型のサブコレクタ層をさらに有し、
前記コレクタ層、前記ベース層、及び前記エミッタ層は、前記サブコレクタ層の表面の一部の領域にこの順番に積層されており、前記高濃度コレクタ層は、前記サブコレクタ層側に配置された第１の層と、前記低濃度コレクタ層側に配置された第２の層とを含み、
前記第１の層のドーパント濃度及び前記サブコレクタ層のドーパント濃度が前記第２の層のドーパント濃度より高いという特徴を有する。
【００２７】
コレクタ電流の経路において、第１の層がサブコレクタ層に対して並列に挿入される。これにより、コレクタ抵抗を低減することができ、ヘテロ接合バイポーラトランジスタを搭載したパワーアンプの高出力化と効率向上とを進めることが可能になる。
【００２８】
本発明の第９の観点によるヘテロ接合バイポーラトランジスタは、第８の観点によるヘテロ接合バイポーラトランジスタの構成に加えて、
前記第２の層のドーパント濃度、及び前記低濃度コレクタ層のドーパント濃度が、前記第１の層のドーパント濃度の１／１０以下であるという特徴を有する。
【００２９】
ベース−コレクタ間の耐圧、コレクタ−エミッタ間の耐圧の低下を回避することができる。これにより、高周波パワーが最大限に出力された条件下で、出力電圧の振幅が最大限振れた場合に、ヘテロ接合バイポーラトランジスタが破壊されることを回避することができる。
【００３０】
本発明の第１０の観点によるヘテロ接合バイポーラトランジスタは、第１から第９までの観点によるヘテロ接合バイポーラトランジスタの構成に加えて、
前記低濃度コレクタ層は、前記傾斜コレクタ層と前記ベース層との間に配置された逆傾斜コレクタ層を含み、前記逆傾斜コレクタ層のエネルギバンドギャップの大きさは厚さ方向に変化し、前記逆傾斜コレクタ層の、前記ベース層側の界面におけるエネルギバンドギャップが前記ベース層のエネルギバンドギャップと等しく、前記傾斜コレクタ層と前記逆傾斜コレクタ層との界面において、前記傾斜コレクタ層のエネルギバンドギャップと前記逆傾斜コレクタ層のエネルギバンドギャップとが等しいという特徴を有する。
【００３１】
傾斜コレクタ層とベース層との間に上述の逆傾斜コレクタ層を挿入することにより、エミッタ−コレクタ間に電圧を印加した時に、ベース層からコレクタ層に流入する電子に作用するポテンシャル障壁を低くすることができる。これにより、コレクタ中を輸送される電子の速度の低下が抑制され、線形出力の低下を抑制することができる。
【発明の効果】
【００３２】
低濃度コレクタ層３２を設けることにより、ベース−コレクタ容量のベース−コレクタ電圧依存性が低くなり、線形効率を高めることができる。上記電子親和力の条件を満たす傾斜コレクタ層を設けることにより、コレクタ層内のポテンシャル障壁によって電子輸送が阻害されるブロッキング効果を抑制することができる。さらに、上記擬似電界の条件を満たす傾斜コレクタ層を設けることにより、カーク効果が発生している環境下での電子速度の低下を抑制することができる。このため、大電流領域での遮断周波数の低下を抑制することにより、線形出力の低下を抑制することができる。
【図面の簡単な説明】
【００３３】
【図１】図１Ａは、第１実施例によるＨＢＴの概略断面図であり、図１Ｂは、傾斜コレクタ層の混晶比の変化の一例を示すグラフを含む概略断面図である。
【図２】図２は、第１実施例によるＨＢＴの傾斜コレクタ層（図１Ａ）の種々の最大混晶比ｘＭＡＸについて、コレクタ電流の大きさと遮断周波数との関係をシミュレーションにより求めた結果を示すグラフである。
【図３】図３は、ベース層及びコレクタ層（図１Ａ）内の電子濃度の分布をシミュレーションにより求めた結果を示すグラフである。
【図４】図４は、低濃度コレクタ層内の有効電界をシミュレーションにより求めた結果を示すグラフである。
【図５】図５Ａ及び図５Ｂは、ＡｌＧａＡｓ層内の電界の強度と電子の速度との関係を示すグラフである。
【図６】図６は、傾斜コレクタ層の種々の厚さについて、最大混晶比ｘＭＡＸと、ＡｌＡｓ混晶比が最大となる位置における電子速度との関係をシミュレーションによって求めた結果を示すグラフである。
【図７】図７は、第２実施例によるＨＢＴの概略断面図である。
【図８Ａ】図８Ａは、第２実施例によるＨＢＴの製造途中段階における概略断面図である。
【図８Ｂ】図８Ｂは、第２実施例によるＨＢＴの製造途中段階における概略断面図である。
【図８Ｃ】図８Ｃは、第２実施例によるＨＢＴの製造途中段階における概略断面図である。
【図８Ｄ】図８Ｄは、第２実施例によるＨＢＴの完成時の概略断面図である。
【図９】図９は、第２の実施例によるＨＢＴの逆傾斜コレクタ層を配置しない変形例によるＨＢＴの概略断面図である。
【図１０】図１０Ａは、第１参考例によるＨＢＴの概略断面図であり、図１０Ｂは、第２参考例によるＨＢＴの概略断面図である。
【図１１】図１１は、ＨＢＴの遮断周波数とコレクタ電流との関係のシミュレーション結果を示すグラフである。
【発明を実施するための形態】
【００３４】
実施例について説明する前に、図１０Ａ、図１０Ｂ、及び図１１を参照して、先行技術文献に示されたＨＢＴと類似の構造を持つ第１参考例及び第２参考例によるＨＢＴの高周波特性について説明する。高周波特性を評価するために、高周波特性の一つの指標となる遮断周波数と、コレクタ電流との関係をシミュレーションにより求めた。
【００３５】
図１０Ａは、第１参考例によるＨＢＴの概略断面図である。半絶縁性のＧａＡｓからなる基板１００の上に、ｎ型ＧａＡｓからなるサブコレクタ層１０１が形成されている。サブコレクタ層１０１の表面の一部の領域上に、ｎ型ＧａＡｓからなるコレクタ層１０２、及びｐ型ＧａＡｓからなるベース層１１０がこの順番に積層されている。ベース層１１０の表面の一部の領域上に、ｎ型ＩｎＧａＰからなるエミッタ層１１１、キャップ層１１２、及びコンタクト層１１３がこの順番に積層されている。
【００３６】
コレクタ電極１１５がサブコレクタ層１０１にオーミックに接続されている。ベース電極１１６がベース層１１０にオーミックに接続されている。エミッタ電極１１７がコンタクト層１１３及びキャップ層１１２を介してエミッタ層１１１にオーミックに接続されている。
【００３７】
コレクタ層１０２は、基板１００側から順番に、第１コレクタ層１０３、第２コレクタ層１０４、第３コレクタ層１０５、及び第４コレクタ層１０６が積層された積層構造を有する。第１コレクタ層１０３のドーパント濃度は５×１０１８ｃｍ−３であり、厚さは３２５ｎｍである。第２コレクタ層１０４のドーパント濃度は４．６×１０１６ｃｍ−３であり、厚さは１９０ｎｍである。第３コレクタ層１０５のドーパント濃度は１．５×１０１６ｃｍ−３であり、厚さは２１０ｎｍである。第４コレクタ層１０６のドーパント濃度は３×１０１５ｃｍ−３であり、厚さは４００ｎｍである。
【００３８】
第１参考例によるＨＢＴにおいては、コレクタ層１０２のドーパント濃度がベース層１１０側の領域で相対的に低く、サブコレクタ層１０１側の領域において相対的に高い。このドーパント濃度の分布は、特許文献２に開示されたＨＢＴのコレクタ層のドーパント濃度の分布と類似である。
【００３９】
図１０Ｂは、第２参考例によるＨＢＴの概略断面図である。第２参考例によるＨＢＴでは、第１参考例によるＨＢＴの第４コレクタ層１０６が、下側の傾斜コレクタ層１０６Ａと、上側の逆傾斜コレクタ層１０６Ｂとで構成される。下側の傾斜コレクタ層１０６Ａ及び上側の逆傾斜コレクタ層１０６Ｂのドーパント濃度は共に１×１０１４ｃｍ−３であり、第１参考例の第４コレクタ層１０６のドーパント濃度より低くし、線形効率を高めている。第２参考例によるＨＢＴの他の構成は、第１参考例によるＨＢＴの構成と同一である。
【００４０】
傾斜コレクタ層１０６Ａ及び逆傾斜コレクタ層１０６Ｂは、ｎ型のＡｌＧａＡｓで形成されている。ＡｌＧａＡｓのＡｌＡｓ混晶比をｘで表す。ここで、ＡｌＡｓ混晶比ｘは、ＧａＡｓとＡｌＡｓとからなる混晶のうちＡｌＡｓのモル比を意味する。例えば、ＡｌＡｓ混晶比がｘのＡｌＧａＡｓ混晶は、ＡｌｘＧａ１−ｘＡｓと表記される。逆傾斜コレクタ層１０６ＢのＡｌＡｓ混晶比ｘは、ベース層１１０との界面においてが０であり、下側の傾斜コレクタ層１０６Ａとの界面において０．２である。傾斜コレクタ層１０６ＡのＡｌＡｓ混晶比ｘは、上側の逆傾斜コレクタ層１０６Ｂとの界面において０．２であり、第３コレクタ層１０５との界面において０である。傾斜コレクタ層１０６Ａ及び逆傾斜コレクタ層１０６Ｂの内部においては、厚さ方向に関してＡｌＡｓ混晶比ｘが線形に変化する。
【００４１】
第２参考例によるＨＢＴは、ＡｌＡｓ混晶比ｘが厚さ方向に関して変化する傾斜コレクタ層１０６Ａと逆傾斜コレクタ層１０６Ｂを設けているという点で、特許文献１に開示されたＨＢＴの構造と類似する。さらに、第２参考例によるＨＢＴのコレクタ層１０２のドーパント濃度の分布は、ベース層１１０側の領域で相対的に低く、サブコレクタ層１０１側の領域で相対的に高いという点で、特許文献２に開示されたＨＢＴのコレクタ層のドーパント濃度の分布と類似する。すなわち、第２参考例によるＨＢＴは、特許文献１に開示されたＨＢＴの特徴的な構成と、特許文献２に開示されたＨＢＴの特徴的な構成との両方を有している。
【００４２】
第１参考例（図１０Ａ）によるＨＢＴと、第２参考例（図１０Ｂ）によるＨＢＴとについて、遮断周波数とコレクタ電流との関係をシミュレーションにより求めた。以下、このシミュレーション結果について説明する。
【００４３】
図１１は、遮断周波数とコレクタ電流との関係のシミュレーション結果を示すグラフである。横軸はコレクタ電流の大きさを表し、縦軸は遮断周波数を表す。グラフ中の実線１０Ａが第１参考例（図１０Ａ）によるＨＢＴの遮断周波数を示し、破線１０Ｂが第２参考例（図１０Ｂ）によるＨＢＴの遮断周波数を示す。なお、図１１では、高出力化に重要な役割を果たすＨＢＴの飽和領域とその近傍の遮断周波数を示す。シミュレーションは、ベース−エミッタ電圧とコレクタ−エミッタ電圧とが等しい条件で行った。
【００４４】
第１参考例では、実線１０Ａで示すように、高出力化に必要な大電流領域においてコレクタ電流の増加に従って遮断周波数が低下することがわかる。以下、遮断周波数の低下の原因について考察する。
【００４５】
コレクタ電流が増加すると、コレクタ層１０２（図１０Ａ）内を走行する電子の電荷量がドナー等の空間電荷に対して無視できない量になり、コレクタのポテンシャル形状が変化する。コレクタ層１０２内のうちベース層１１０に近い領域の電界が低下することにより、電子速度が低下する。これにより、ベース−コレクタ間の拡散容量が増大し、その結果ベース層１１０に近いコレクタ層１０２内の領域を通過する電子の走行時間の増大が引き起こされるため、遮断周波数が低下してしまう。このような効果は、カーク（Ｋｉｒｋ）効果と呼ばれる。
【００４６】
第１参考例のように、コレクタ層１０２のベース層１１０側の領域のドーパント濃度を低くすると、カーク効果の影響によって、大電流領域において高い遮断周波数を維持することが困難になる。
【００４７】
第２参考例では、破線１０Ｂで示すように、大電流領域において遮断周波数が著しく低下することがわかる。以下、遮断周波数の低下の原因について考察する。
【００４８】
第２参考例では、ＡｌＧａＡｓからなる逆傾斜コレクタ層１０６Ｂと傾斜コレクタ層１０６Ａ（図１０Ｂ）との電子親和力が、ＧａＡｓからなるベース層１１０（図１０Ｂ）の電子親和力よりも小さい。このため、傾斜コレクタ層１０６Ａ及び逆傾斜コレクタ層１０６Ｂの伝導帯下端の電子のエネルギ準位が、ベース層の伝導帯下端の電子のエネルギ準位よりも高い。特に、逆傾斜コレクタ層１０６Ｂと傾斜コレクタ層１０６Ａとの界面においてＡｌＡｓ混晶比が最も高いため、この界面がコレクタ層１０２内を輸送される電子に対してポテンシャル障壁として働く。このポテンシャル障壁が電子の輸送を妨げる効果をブロッキング効果という。
【００４９】
第２参考例では、傾斜コレクタ層１０６Ａ及び逆傾斜コレクタ層１０６Ｂのドーパント濃度が低く設定されているため、ブロッキング効果が顕著に現れる。特に、大電流領域では、コレクタ層１０２（図１０Ａ）内を走行する電子の電荷量がドナー等の空間電荷に対して無視できない量になり、ブロッキング効果がより顕著に現れる。その結果、大電流領域において遮断周波数が著しく低下してしまう。このため、高い線形出力を実現することが困難である。
【００５０】
ブロッキング効果を低減させるためには、特許文献１に開示されたＨＢＴのように、ベース層側のコレクタ層のドーパント濃度を高くするか、または二次元ドープ層を配置すればよい。ところが、このような構成にすると、ベース−コレクタ容量のベース−コレクタ電圧依存性が大きくなるため、線形効率が低下してしまう。
【００５１】
上述のように、従来のコレクタ層の低濃度化、及び従来の傾斜コレクタ層の導入では、高線形効率と高線形出力とを同時に実現することは困難である。以下に説明する実施例では、高線形効率と高線形出力との双方を実現することが可能である。
【００５２】
［第１実施例］
次に、図１Ａから図６までの図面を参照して第１実施例によるＨＢＴについて説明する。
図１Ａは、第１実施例によるＨＢＴの概略断面図である。ＧａＡｓからなる基板２０の上に、ｎ型ＧａＡｓからなるサブコレクタ層２１が形成されている。サブコレクタ層２１の表面の一部の領域上にコレクタ層３０、ｐ型ＧａＡｓからなるベース層４０がこの順番に積層されている。
【００５３】
コレクタ層３０は、高濃度コレクタ層３１と低濃度コレクタ層３２とを含む。低濃度コレクタ層３２は高濃度コレクタ層３１とベース層４０との間に配置されている。低濃度コレクタ層３２のドーパント濃度は、高濃度コレクタ層３１のドーパント濃度より低い。図１Ａでは、高濃度コレクタ層３１がサブコレクタ層２１に接し、低濃度コレクタ層３２がベース層４０に接している例を示している。ただし、高濃度コレクタ層３１は必ずしもサブコレクタ層２１に直接接している必要はなく、低濃度コレクタ層３２は必ずしもベース層４０に直接接している必要はなく、低濃度コレクタ層３２とベース層４０との間に別の新たな層が配置されていてもよい。
【００５４】
低濃度コレクタ層３２は、厚さ方向の一部分または全体に、ｎ型ＡｌＧａＡｓからなる傾斜コレクタ層３４を含む。傾斜コレクタ層３４は、サブコレクタ層２１及びベース層４０を形成する半導体とは異種の混晶半導体で形成されており、厚さ方向に関して混晶比が変化（傾斜）している。混晶比は、ベース層４０からサブコレクタ層２１に向かってエネルギバンドギャップが漸減するように変化している。低濃度コレクタ層３２のうち傾斜コレクタ層３４より基板２０側の領域の混晶比は、厚さ方向に関して一定である。
【００５５】
図１Ｂは、傾斜コレクタ層３４の混晶比の変化の一例を示すグラフを含む概略断面図である。傾斜コレクタ層３４は、ｎ型ＡｌｘＧａ１−ｘＡｓで形成され、傾斜コレクタ層３４内のＡｌＡｓ混晶比ｘがベース層４０からサブコレクタ層２１に向かって漸減する。サブコレクタ層２１側の界面におけるＡｌＡｓ混晶比ｘは０である。すなわち、傾斜コレクタ層３４の最もサブコレクタ層２１側の界面では、傾斜コレクタ層３４のエネルギバンドギャップがサブコレクタ層２１のエネルギバンドギャップに等しい。ベース層４０側の界面におけるＡｌＡｓ混晶比ｘをｘＭＡＸで表す。この混晶比ｘＭＡＸを最大混晶比ということとする。ＡｌＡｓ混晶比ｘは、傾斜コレクタ層３４内で厚さ方向に関して線形に変化する。
【００５６】
図１Ａに示すように、ベース層４０の表面の一部の領域上にｎ型ＩｎＧａＰからなるエミッタ層４１、キャップ層４２、及びコンタクト層４３がこの順番に積層されている。サブコレクタ層２１にコレクタ電極４５がオーミック接触する。ベース層４０にベース電極がオーミック接触する。コンタクト層４３にエミッタ電極４７がオーミック接触し、エミッタ電極４７がエミッタ層４１にオーミックに接続される。
【００５７】
次に、図２を参照して、大電流領域における最大混晶比ｘＭＡＸを変化させたときの遮断周波数の変動について説明する。
【００５８】
図２は、第１実施例によるＨＢＴの傾斜コレクタ層３４（図１Ａ）の最大混晶比ｘＭＡＸを異ならせた複数の試料について、コレクタ電流の大きさと遮断周波数との関係をシミュレーションにより求めた結果を示すグラフである。なお、図２は、図１０Ｂの構造を持つ試料において最大混晶比ｘＭＡＸを異ならせてシミュレーションした結果を示すが、図１０Ｂの構造は図１Ａの構造と実質的に同一とみなすことができる。例えば、図１Ａの傾斜コレクタ層３４が図１０Ｂの傾斜コレクタ層１０６Ａに相当する。図１Ａの高濃度コレクタ層３１が、図１０Ｂの第１コレクタ層１０３、第２コレクタ層１０４、及び第３コレクタ層１０５の３層に相当する。図１Ａの傾斜コレクタ層３４とベース層４０との間の層が、図１０Ｂの逆傾斜コレクタ層１０６Ｂに相当する。最大混晶比ｘＭＡＸが０．０から０．２の間の複数の値についてシミュレーションを行った。図２では、高出力化に重要な役割を果たすＨＢＴの飽和領域とその近傍の遮断周波数の特性を示す。図２のグラフ中の複数の実線または破線の各々に対応して最大混晶比ｘＭＡＸの値を示している。なお、シミュレーションは、エミッタ−ベース間電圧Ｖｂｅがエミッタ−コレクタ間電圧Ｖｃｅと等しい条件で行った。
【００５９】
大電流領域において、最大混晶比ｘＭＡＸが０から０．０７５までの範囲では、最大混晶比ｘＭＡＸが増加するに従って、遮断周波数が高くなっている。最大混晶比ｘＭＡＸが０．０７５以上０．１以下の範囲では、最大混晶比ｘＭＡＸが増加するにしたがって遮断周波数が低下するが、遮断周波数の低下幅は僅かである。最大混晶比ｘＭＡＸが０．１を超えると、最大混晶比ｘＭＡＸの増加に伴う遮断周波数の低下幅が大きくなり、最大混晶比ｘＭＡＸが０．１２５を超えると、最大混晶比ｘＭＡＸの増加に伴う遮断周波数の低下幅が著しく大きくなる。図２に示したシミュレーション結果から、大電流領域で遮断周波数の低下幅を抑制するために（高線形出力を実現するために）、最大混晶比ｘＭＡＸに最適値が存在することがわかる。図２に示した例では、０．０７５の近傍に最大混晶比ｘＭＡＸの最適値が存在する。
【００６０】
次に、最大混晶比ｘＭＡＸの変化に伴ってコレクタ電流と遮断周波数との関係が変化する理由について、最大混晶比ｘＭＡＸが０．１以上の場合と、０．１以下の場合とに分けて説明する。
【００６１】
［最大混晶比ｘＭＡＸが０．１以上の場合］
最大混晶比ｘＭＡＸが０．１以上の範囲では、図２に示したように最大混晶比ｘＭＡＸが増加するに従って遮断周波数が低下する。特に、最大混晶比ｘＭＡＸが０．１５以上の範囲では、最大混晶比ｘＭＡＸの増加に伴って、大電流領域において遮断周波数が低下するのみならず、低電流領域においても遮断周波数のピーク値が低下する。遮断周波数の低下、及び遮断周波数のピーク値の低下は、図１１を参照して説明したようにコレクタ層内のポテンシャル障壁が電子輸送に作用することによるブロッキング効果が顕在化したことに起因する。
【００６２】
次に、図３を参照して、最大混晶比ｘＭＡＸが０．１以上の範囲でブロッキング効果が顕在化していると考える根拠について説明する。
【００６３】
図３は、ベース層４０及びコレクタ層３０（図１Ａ）内の電子濃度の分布をシミュレーションにより求めた結果を示すグラフである。横軸はベース層４０及びコレクタ層３０内の厚さ方向の位置を表し、１つの目盛りが０．１μｍに相当する。縦軸は電子濃度を単位「ｃｍ−３」で表す。０．０から０．２までの範囲内の複数の最大混晶比ｘＭＡＸについてシミュレーションを行った。図３のグラフ中の複数の実線及び破線に対応して最大混晶比ｘＭＡＸの値を示している。なお、図３に示したシミュレーション結果は、大電流領域の大きさのコレクタ電流を流している状態、具体的には図２に示したコレクタ電流Ｉｃ０を流している状態の電子濃度を示している。
【００６４】
最大混晶比ｘＭＡＸが０．１５及び０．２の場合、ベース層４０とコレクタ層３０との界面の近傍で、電子濃度が鋭いピークを示している。これは、傾斜コレクタ層３４（図１Ｂ）のエネルギバンドギャップが最大となる位置に形成されるポテンシャル障壁によって電子の輸送がブロックされていることを示している。ベース層４０からコレクタ層３０への電子の輸送がブロックされるため、ベース層４０内に電子が蓄積され、電子濃度が高くなる。その結果、エミッタ拡散容量Ｃｂｅが増大する。エミッタ拡散容量Ｃｂｅの増大によって、図２に示したように遮断周波数の低下が生じる。
【００６５】
最大混晶比ｘＭＡＸが０．０の場合には、電子に対するポテンシャル障壁が発生しないため、ブロッキング効果は生じない。最大混晶比ｘＭＡＸが０．０５の場合のベース層４０内の電子濃度は、最大混晶比ｘＭＡＸが０．０の場合の電子濃度とほぼ等しい。これは、最大混晶比ｘＭＡＸが０．０５の場合には、実質的にブロッキング効果が生じていないことを意味する。このため、図２に示したように遮断周波数の低下を抑制することができる。
【００６６】
また、最大混晶比ｘＭＡＸを０．１まで増大させても、ベース層４０内の電子濃度の増加は僅かであり、ブロッキング効果の影響が軽減されていることがわかる。ＡｌＡｓ混晶比０．１のＡｌＧａＡｓの電子親和力と、ＧａＡｓの電子親和力との差は０．１２ｅＶである。従って、ブロッキング効果の影響を軽減するために、以下の第１及び第２の条件を満たすように、ベース層４０の半導体材料と、傾斜コレクタ層３４の半導体材料及び最大混晶比ｘＭＡＸを選択することが好ましい。
【００６７】
第１の条件として、ベース層４０を形成する半導体材料の電子親和力が、傾斜コレクタ層３４の伝導帯下端の頂部（エネルギバンドギャップが最大の位置）の組成を持つ半導体材料の電子親和力より大きいという条件が挙げられる。第２の条件として、両者の電子親和力の差が０．１２ｅＶ以下であるという条件が挙げられる。
【００６８】
また、図２から分かるように、最大混晶比ｘＭＡＸが０．０７５の場合に、大電流領域で遮断周波数が最も高くなる。ＡｌＡｓ混晶比ｘ＝０．０７５のＡｌＧａＡｓの電子親和力と、ＧａＡｓの電子親和力との差は０．０９ｅＶである。従って、上記第２の条件に代えて、両者の電子親和力の差が０．０９ｅＶ以下という条件を採用することがより好ましい。
【００６９】
さらに、図２から分かるように、最大混晶比ｘＭＡＸが０．１２５の場合にも、大電流領域で遮断周波数の著しい低下は生じない。ＡｌＡｓ混晶比ｘ＝０．１２５のＡｌＧａＡｓの電子親和力と、ＧａＡｓの電子親和力との差は０．１５ｅＶである。従って、上記第２の条件に代えて、両者の電子親和力の差が０．１５ｅＶ以下という条件を採用してもよい。
【００７０】
［最大混晶比ｘＭＡＸが０以上０．１以下の場合］
低濃度の第４コレクタ層１０６（図１０Ａ）内の電界は、大電流領域においてカーク効果が生じるため小さくなる。このため、第４コレクタ層１０６内ではコレクタ電流への拡散電流の寄与が大きくなる一方、ドリフト電流の寄与が小さくなる。ベース層１１０（図１０Ａ）から第４コレクタ層１０６に流入する電子流を維持することができる程度の濃度まで、電子が第４コレクタ層１０６に蓄積される。このため、ベース−コレクタ間の拡散容量やコレクタ層内の電子の走行時間が増大する。その結果、図２にｘＭＡＸ＝０．０の実線で示したように、遮断周波数がピークを示すコレクタ電流値よりも大電流の領域では、コレクタ電流の増加に伴って遮断周波数が低下する。このように、大電流領域においてコレクタ電流の増加に伴って遮断周波数が低下する現象は、カーク効果に起因する。
【００７１】
本願の発明者らは、カーク効果が生じる大電流領域においても、傾斜コレクタ層３４（図１Ａ、図１Ｂ）のエネルギバンドギャップを調整することによって、低濃度コレクタ層３２内の有効電界を制御することが可能であることを見出した。以下、図４を参照して、低濃度コレクタ層３２内の有効電界を制御できることを、シミュレーション結果により示す。
【００７２】
図４は、低濃度コレクタ層３２内の有効電界をシミュレーションにより求めた結果を示すグラフである。横軸は、厚さ方向の位置を表し、１目盛りが０．１μｍに相当する。縦軸は有効電界を単位「Ｖ／ｃｍ」で表す。エミッタ層４１からコレクタ層３０（図１Ａ）を向く有効電界を正と定義した。図４に示したシミュレーション結果は、大電流領域の大きさのコレクタ電流を流している状態、具体的には図２に示したコレクタ電流Ｉｃ０を流している状態の有効電界を示している。
【００７３】
シミュレーション対象のＨＢＴの構造は、図１０Ａ及び図１０Ｂに示したものと同一である。図４のグラフ中の破線は、図１０Ａに示したＨＢＴ（最大混晶比ｘＭＡＸ＝０．０）をシミュレーション対象とした場合の有効電界を示し、実線は、図１０Ｂに示したＨＢＴ（最大混晶比ｘＭＡＸ＝０．０５）をシミュレーション対象とした場合の有効電界を示す。有効電界が正の大きさになっている領域は、図１０Ｂに示した逆傾斜コレクタ層１０６Ｂに相当する。
【００７４】
有効電界は、静電ポテンシャルに起因するもの（以下、「外部電界」という。）と、傾斜コレクタ層１０６Ａ（図１０Ｂ）の漸減するエネルギバンドギャップに起因するもの（以下、「擬似電界」という。）とに分けられる。擬似電界は、さらに、伝導帯下端のエネルギ準位の傾きによるものと、伝導帯の有効状態密度の傾きによるものとに分けられる。
【００７５】
図４に示したｘＭＡＸ＝０．０のＨＢＴにおいては擬似電界が発生していないため、有効電界は外部電界のみで構成される。傾斜コレクタ層１０６Ａを含むｘＭＡＸ＝０．０５のＨＢＴにおいては、有効電界は、外部電界と擬似電界との和に等しい。傾斜コレクタ層１０６Ａを配置すると、傾斜コレクタ層を持たない図１０ＡのＨＢＴに比べて、有効電界の絶対値を大きくできることがわかる。両者の有効電界の差は１０００Ｖ／ｃｍから１４００Ｖ／ｃｍ程度である。また、有効電界の絶対値が最も小さい領域においては、低濃度コレクタ層３２のエネルギバンドギャップを傾斜させることにより、有効電界の絶対値を約２倍に増大させることが可能であることがわかる。
【００７６】
カーク効果が顕在化しない程度の低電流領域では、傾斜コレクタ層１０６Ａ内において外部電界が支配的であり、擬似電界は外部電界に比べて無視できる程度である。大電流領域でカーク効果が顕在化することによって傾斜コレクタ層１０６Ａ内の有効電界が小さくなると、外部電界に対して擬似電界が無視できない大きさになる。傾斜コレクタ層１０６Ａを配置する効果は、特にカーク効果が顕在化する大電流領域で大きい。
【００７７】
以上、傾斜コレクタ層１０６Ａを配置することによって有効電界の絶対値を大きくすることができることについて説明した。この有効電界の増大幅は、傾斜コレクタ層１０６Ａの最大混晶比ｘＭＡＸを調整することにより変化する。次に、図５Ａ及び図５Ｂを参照して、遮断周波数の低下を抑制して線形出力を増大させるための有効電界の好ましい範囲、及び最大混晶比ｘＭＡＸの好ましい範囲について説明する。
【００７８】
図５Ａ及び図５Ｂは、ＡｌＧａＡｓ層内の電界の強度と電子の速度との関係を示すグラフである。このグラフは、Journal of Applied Physics, vol.87, p.2890(2000)に、S. Hava及びM. Auslenderによって公開されている。図５Ａ及び図５Ｂの横軸は電界の強度の単位「ｋＶ／ｃｍ」で表し、縦軸は電子の速度を単位「×１０７ｃｍ／ｓ」で表す。図５Ａ及び図５Ｂのグラフ中の曲線に対応づけられた数値は、ＡｌＡｓ混晶比を示す。
【００７９】
ＡｌＧａＡｓは、電界強度を変化させたとき、ある電界強度で電子の移動速度がピーク値を示す特性を持つことがわかる。ＡｌＡｓ混晶比が０．０以上０．１以下の範囲において、電界強度が約３４００Ｖ／ｃｍのときに電子の速度が最大値を示している。電子の移動速度がピーク値を示すときの電界強度を「ピーク値電界強度」ということとする。
【００８０】
低濃度コレクタ層３２（図１Ａ）内の有効電界がピーク値電界強度の近傍になる条件でＨＢＴを動作させると、低濃度コレクタ層３２内における電子速度が速くなり、大電流領域における遮断周波数の低下を抑制することが可能になる。また、有効電界の強度がピーク値電界強度の０．５倍以上２倍以下の範囲であれば、ピーク値の７０％以上の電子速度を実現することができる。有効電界の強度がピーク値電界強度の０．７倍以上１．５倍以下の範囲であれば、ピーク値の９０％以上の電子速度を実現することができる。このように、有効電界の強度を上述の範囲に設定することにより、高い電子速度を維持することができる。その結果、遮断周波数の低下を抑制することが可能になる。
【００８１】
有効電界は、既に説明したように外部電界と擬似電界との和として定義される。高出力化に重要な役割を果たすＨＢＴの飽和領域及びその近傍のコレクタ−エミッタ電圧の範囲で、有効電圧における外部電界の寄与は、約７００Ｖ／ｃｍであることがシミュレーションにより求められた。高い電子速度を維持するための擬似電界の好ましい範囲は、有効電界の強度から外部電界の強度を差し引くことにより求めることができる。有効電界の強度から外部電界の強度を差し引くと、電子速度をピーク値の７０％以上とするために、擬似電界の強度をピーク値電界強度の０．３倍以上１．８倍以下にすればよい。電子速度をピーク値の９０％以上とするためには、擬似電界の強度をピーク値電界強度の０．５倍以上１．３倍以下にすればよい。
【００８２】
次に、図６を参照して、傾斜コレクタ層１０６Ａ（図１０Ｂ）の最大混晶比ｘＭＡＸと、傾斜コレクタ層１０６Ａの好ましい厚さとの関係について説明する。ＡｌＡｓの最大混晶比ｘＭＡＸを変えると、擬似電界の大きさが変化するだけではなく、図５Ａ及び図５Ｂに示したように、電子速度も、傾斜コレクタ層１０６Ａ内のＡｌＡｓ混晶比ｘに応じて変化する。傾斜コレクタ層１０６Ａ内の電子速度の算出を簡単化するために、傾斜コレクタ層１０６Ａ内においてＡｌＡｓ混晶比ｘが線形に変化すると仮定した。
【００８３】
図６は、傾斜コレクタ層１０６Ａの種々の厚さについて、最大混晶比ｘＭＡＸと、ＡｌＡｓ混晶比が最大となる位置における電子速度との関係を、図５Ａ及び図５Ｂのグラフを基に計算によって求めた結果を示すグラフである。横軸は最大混晶比ｘＭＡＸを表し、縦軸は電子速度を単位「×１０７ｃｍ／ｓ」で表す。図６のグラフ中で最も細い実線、２番目に細い実線、及び最も太い実線は、それぞれ傾斜コレクタ層１０６Ａの厚さが２００ｎｍ、４００ｎｍ、及び６００ｎｍのときの計算結果を示す。
【００８４】
図６に示したように、傾斜コレクタ層１０６Ａの厚さによらず、ある最大混晶比ｘＭＡＸで電子速度が最大になる。電子速度が最大になるように最大混晶比ｘＭＡＸを選ぶと、遮断周波数を最大化できることがわかる。このことから、図２に示したように、最大混晶比ｘＭＡＸが０．０７５以下の範囲では、大電流領域において遮断周波数が最大混晶比ｘＭＡＸとともに上昇し、最大混晶比ｘＭＡＸが０．０７５のときに遮断周波数が最も高くなる傾向を示すことが理解できる。
【００８５】
以上述べたように、最大混晶比ｘＭＡＸが０．０２５以上０．１２５以下の範囲で、傾斜コレクタ層３４（図１Ａ、図１Ｂ）の厚さに応じて最適な最大混晶比ｘＭＡＸを選ぶことにより、最大の電子速度を利用することができる。電子速度を最大化することにより、大電流領域における遮断周波数を最大化することが可能である。
【００８６】
また、図６から、傾斜コレクタ層３４を薄くするに従って、電子速度の最大値が大きくなることがわかる。これは、傾斜コレクタ層３４を薄くすることにより、カーク効果が発生している環境下で電子速度の最大値を高くすることができることを意味する。このため、大電流領域において遮断周波数の低下を抑制することができる。その結果、低濃度コレクタ層３２を配置することによる線形効率の向上と同時に、線形出力の低下を抑制することができる。  
【００８７】
［第１実施例の効果］
上記第１実施例に関する説明から、以下の知見が得られる。
コレクタ層３０（図１Ａ、図１Ｂ）のうちベース層４０側の一部の領域（低濃度コレクタ層３２に相当）を低濃度化することにより、図１０Ａに示した第１参考例と同様に、ベース−コレクタ容量のベース−コレクタ電圧依存性を低くすることができる。これにより、線形効率を高めることができる。
【００８８】
コレクタ層３０のうちベース層４０側の一部の領域を低濃度化すると、大電流領域においてカーク効果が顕在化するため、線形出力が低下してしまう。上記第１実施例では、低濃度コレクタ層３２内に、ベース層４０から遠ざかる方向に向かってエネルギバンドギャップが狭くなる傾斜コレクタ層３４を配置することにより、カーク効果に起因する線形出力の低下を抑制している。加えて、有効電界の強度を、ピーク値電界強度を含む範囲に設定することにより、低濃度コレクタ層３２内で高い電子速度を維持することができる。その結果、遮断周波数のさらなる向上を図ることができる。
【００８９】
傾斜コレクタ層３４のエネルギバンドギャップが最大となる位置の半導体材料の電子親和力を、ベース層４０を構成する半導体材料の電子親和力より小さくし、かつ両者の差を０．１５ｅＶ以下とすることにより、線形出力の低下を抑制する効果が得られる。なお、両者の差を０．１２ｅＶ以下とすると線形出力の低下を抑制する大きな効果が得られ、０．０９ｅＶ以下とすると、さらに大きな効果が得られる。
【００９０】
［第１実施例の変形例］
次に、上記第１実施例の変形例について説明する。上記第１実施例では、図１Ａ及び図１Ｂに示したように、厚さ方向に関して傾斜コレクタ層３４を低濃度コレクタ層３２の内側に配置した。すなわち、傾斜コレクタ層３４とベース層４０との間、及び傾斜コレクタ層３４と高濃度コレクタ層３１との間に、傾斜コレクタ層３４以外の低濃度コレクタ層３２の層を配置した。その他の構成として、傾斜コレクタ層３４が、ベース層４０及び高濃度コレクタ層３１の一方に直接接する構成としてもよいし、両方に直接接する構成としてもよい。
【００９１】
上記第１実施例では、傾斜コレクタ層３４にＡｌＧａＡｓを用いたが、その他の混晶半導体材料を用いてもよい。例えば、傾斜コレクタ層３４に、ＧａＩｎＮＡｓ、ＩｎＧａＡｓ、ＧａＡｓＳｂ等を用いてもよい。
【００９２】
［第２実施例］
次に図７から図８Ｄまでの図面を参照して、第２実施例によるＨＢＴについて説明する。以下、第１実施例と共通の構成については、説明を省略する場合がある。
【００９３】
図７は、第２実施例によるＨＢＴの概略断面図である。図７に示したＨＢＴの各構成要素には、図１Ａに示した第１実施例によるＨＢＴの対応する構成要素に付された参照符号と同一の参照符号が付されている。
【００９４】
高濃度コレクタ層３１は、基板側から順番に下部コレクタ層３１ａ、中央コレクタ層３１ｂ、及び上部コレクタ層３１ｃを含む。低濃度コレクタ層３２の傾斜コレクタ層３４は高濃度コレクタ層３１に直接接触している。低濃度コレクタ層３２は、さらに傾斜コレクタ層３４とベース層４０との間に逆傾斜コレクタ層３５を含む。傾斜コレクタ層３４のエネルギバンドギャップはベース層４０から離れるに従って狭くなっているが、逆傾斜コレクタ層３５のエネルギバンドギャップは、その逆にベース層４０から離れるにしたがって広くなっている。
【００９５】
エミッタ層４１がベース層４０の表面の全域に配置されている。ただし、キャップ層４２の直下の領域以外の領域４１ｄは空乏化している。ベース電極４６は、エミッタ層４１に形成された開口内に配置されて、ベース層４０にオーミック接触している。
【００９６】
コンタクト層４３は、下側コンタクト層４３ａ及びその上に積層された上側コンタクト層４３ｂを含む。下側コンタクト層４３ａは、厚さ方向に混晶比が変化しており、歪みを緩和させる機能を持つ。
【００９７】
各層の材料、ドーパント濃度、及び厚さの一例を以下に示す。基板２０には、半絶縁性ＧａＡｓが用いられる。
【００９８】
サブコレクタ層２１はｎ型ＧａＡｓで形成されており、シリコン（Ｓｉ）濃度が２×１０１８ｃｍ−３以上６×１０１８ｃｍ−３以下であり、厚さは０．３μｍ以上１．０μｍ以下である。
【００９９】
高濃度コレクタ層３１はｎ型ＧａＡｓで形成されている。高濃度コレクタ層３１内の下部コレクタ層３１ａのＳｉ濃度は１×１０１８ｃｍ−３以上５×１０１８ｃｍ−３以下、典型的には３×１０１８ｃｍ−３である。下部コレクタ層３１ａの厚さは２００ｎｍ以上９００ｎｍ以下、典型的には５００ｎｍである。このように下部コレクタ層３１ａのドーパント濃度は、サブコレクタ層２１のドーパント濃度と同程度であり、その厚さも、サブコレクタ層２１の厚さと同程度である。中央コレクタ層３１ｂのＳｉ濃度は３×１０１６ｃｍ−３以上７×１０１６ｃｍ−３以下、典型的には５×１０１６ｃｍ−３であり、厚さは１００ｎｍ以上３００ｎｍ以下、典型的には２００ｎｍである。上部コレクタ層３１ｃのＳｉ濃度は１×１０１６ｃｍ−３以上４×１０１６ｃｍ−３以下、典型的には１．５×１０１６ｃｍ−３であり、厚さは１００ｎｍ以上３００ｎｍ以下、典型的には２２０ｎｍである。
【０１００】
低濃度コレクタ層３２はｎ型ＡｌＧａＡｓで形成されており、そのＳｉ濃度は３×１０１５ｃｍ−３以下、典型的には３×１０１５ｃｍ−３であり、その厚さは３００ｎｍ以上５００ｎｍ以下、典型的には４００ｎｍである。
【０１０１】
傾斜コレクタ層３４のＡｌＡｓ混晶比ｘは、高濃度コレクタ層３１との界面から逆傾斜コレクタ層３５との界面に向かって０から０．０５に線形に変化している。傾斜コレクタ層３４の厚さは３５０ｎｍである。逆傾斜コレクタ層３５のＡｌＡｓ混晶比ｘは、傾斜コレクタ層３４との界面からベース層４０との界面に向かって０．０５から０に線形に変化している。
【０１０２】
ベース層４０はｐ型ＧａＡｓで形成されており、そのＣ濃度は２×１０１９ｃｍ−３以上５×１０１９ｃｍ−３以下であり、厚さは５０ｎｍ以上１５０ｎｍ以下である。
【０１０３】
エミッタ層４１はｎ型ＩｎＧａＰで形成されており、そのＩｎＰ混晶比は０．５であり、Ｓｉ濃度は２×１０１７ｃｍ−３以上５×１０１７ｃｍ−３以下であり、厚さは３０ｎｍ以上５０ｎｍ以下である。
【０１０４】
キャップ層４２はｎ型ＧａＡｓで形成されており、そのＳｉ濃度は２×１０１８ｃｍ−３以上４×１０１８ｃｍ−３以下であり、厚さは５０ｎｍ以上１５０ｎｍ以下である。
【０１０５】
コンタクト層４３はｎ型ＩｎＧａＡｓで形成されており、そのＳｉ濃度は１×１０１９ｃｍ−３以上３×１０１９ｃｍ−３以下である。下側コンタクト層４３ａの厚さは３０ｎｍ以上７０ｎｍ以下であり、そのＩｎＡｓ混晶比がキャップ層４２との界面から上側コンタクト層４３ｂの界面に向かって０から０．５まで変化している。上側コンタクト層４３ｂのＩｎＡｓ混晶比は０．５であり、その厚さは３０ｎｍ以上７０ｎｍ以下である。
【０１０６】
コレクタ電極４５は、下から順番に厚さ６０ｎｍのＡｕＧｅ層、厚さ１０ｎｍのＮｉ層、厚さ２００ｎｍｍのＡｕ層、厚さ１０ｎｍのＭｏ層、及び厚さ１μｍのＡｕ層が積層された積層構造を有する。ベース電極４６及びエミッタ電極４７は、下から順番に厚さ５０ｎｍのＴｉ層、厚さ５０ｎｍのＰｔ層、及び厚さ２００ｎｍのＡｕ層が積層された積層構造を有する。
【０１０７】
次に、図８Ａから図８Ｄまでの図面を参照して、第２実施例によるＨＢＴの製造方法について説明する。
【０１０８】
図８Ａに示すように、半絶縁性の単結晶ＧａＡｓからなる基板２０の上に、サブコレクタ層２１、高濃度コレクタ層３１、低濃度コレクタ層３２、ベース層４０、エミッタ層４１、キャップ層４２、及びコンタクト層４３を順次エピタキシャル成長させる。このエピタキシャル成長には、例えば有機金属化学気相成長（ＭＯＣＶＤ）法等を用いることができる。ｎ型ドーパントとしてＳｉを用い、ｐ型ドーパントとしてＣを用いることができる。上側コンタクト層４３ｂには、ドーパントとしてＳｅやＴｅ等を用いて高濃度化を図ってもよい。また、サブコレクタ層２１には、ドーパントとしてＴｅ等を用いて高濃度化を図ってもよい。
【０１０９】
図８Ｂに示すように、上側コンタクト層４３ｂの上にエミッタ電極４７を形成する。次に、所定のパターンのホトレジストマスクをエッチングマスクとして用いて、上側コンタクト層４３ｂ、下側コンタクト層４３ａ、及びキャップ層４２を、エミッタ層４１の上面までエッチング除去する。このエッチング後、エッチングマスクとして用いたホトレジストマスクを除去する。これにより、上側コンタクト層４３ｂ、下側コンタクト層４３ａ、及びキャップ層４２からなるメサ構造体が残る。
【０１１０】
図８Ｃに示すように、エミッタ層４１、ベース層４０、及びコレクタ層３０をパターニングするためのホトレジストマスクを形成する。このホトレジストマスクをエッチングマスクとして用い、エミッタ層４１、ベース層４０、及びコレクタ層３０を、サブコレクタ層２１の上面までエッチング除去する。このエッチング後、エッチングマスクとして用いたホトレジストマスクを除去する。これにより、エミッタ層４１、ベース層４０、及びコレクタ層３０からなるメサ構造体が得られる。
【０１１１】
その後、ベース電極４６を形成すべき領域のエミッタ層４１を除去してベース層４０を露出させる。露出したベース層４０の上にベース電極４６を形成する。ベース電極４６を形成した後、アロイ処理を行うことにより、エミッタ電極４７と上側コンタクト層４３ｂとのオーミック接触、及びベース電極４６とベース層４０とのオーミック接触を実現させる。
【０１１２】
図８Ｄに示すように、サブコレクタ層２１の上にコレクタ電極４５を形成する。その後、アロイ処理を行うことにより、コレクタ電極４５とサブコレクタ層２１とのオーミック接触を実現させる。その後、ＨＢＴの上面全体を覆うように、保護膜４９を形成する。保護膜４９には、例えば窒化シリコン（ＳｉＮ）等を用いることができる。
【０１１３】
上述の説明では特に述べなかったが、エッチングを停止させる界面に、必要に応じて、エッチングすべき半導体層とはエッチング特性が異なるエッチングストッパ層を配置することが好ましい。
【０１１４】
［第２実施例の効果］
次に、第２実施例の優れた効果について説明する。
第２実施例では、傾斜コレクタ層３４（図７）のエネルギバンドギャップが最大の位置（傾斜コレクタ層３４と逆傾斜コレクタ層３５との界面）におけるＡｌＡｓ混晶比ｘが０．０５とされている。すなわち、最大混晶比ｘＭＡＸが０．０５に設定されている。このため、図２から、コレクタ層３０内における電子輸送のブロッキング効果を抑制するとともに、カーク効果が発生している環境下での遮断周波数の低下を抑制することができる。言い換えると、線形効率の向上と、線形出力低下の抑制とを実現することができる。
【０１１５】
傾斜コレクタ層３４（図７）の最大混晶比ｘＭＡＸを０．０５とし、厚さを４００ｎｍとした場合、図６に示すように電子速度は１．２×１０７ｃｍ／ｓになる。この値は、傾斜コレクタ層３４の厚さが４００ｎｍのときの電子速度の最大値１．５×１０７ｃｍ／ｓの約８０％であり、十分高い電子速度が得られる。最大混晶比ｘＭＡＸを０．０３以上０．１２５以下の範囲内から選択してもよい。この場合、電子速度を、その最大値の７０％以上とすることができる。特に、最大混晶比ｘＭＡＸを０．１とすると、電子速度を、最大値である１．５×１０７ｃｍ／ｓとほぼ等しくすることができる。
【０１１６】
傾斜コレクタ層３４の厚さを２００ｎｍとした場合、図６から最大混晶比ｘＭＡＸを０．０２５以上０．１２５以下の範囲内から選択すればよいことがわかる。特に、最大混晶比ｘＭＡＸを０．０５とすることにより、電子速度の最大値１．８×１０７ｃｍ／ｓとほぼ等しい電子速度を実現することができる。
【０１１７】
傾斜コレクタ層３４の厚さが２００ｎｍ以上６００ｎｍ以下の範囲内のとき、最大混晶比ｘＭＡＸを０．０２５以上０．１２５以下とすることにより、電子速度の最大値の７０％程度の電子速度を実現することができる。これにより、ＨＢＴの高出力化と高効率化とをさらに進めることができる。
【０１１８】
第２実施例では、中央コレクタ層３１ｂとサブコレクタ層２１との間に、サブコレクタ層２１のドーパント濃度とほぼ等しいドーパント濃度の下部コレクタ層３１ａが挿入されている。下部コレクタ層３１ａは、サブコレクタ層２１に対して並列に挿入された抵抗として作用することにより、コレクタ抵抗を低減させる機能を持つ。これにより、ＨＢＴの高出力化と高効率化をさらに進めることができる。
【０１１９】
第２実施例では、図８Ａに示したエピタキシャル成長工程において、コレクタ層３０を形成する際に、傾斜コレクタ層３４及び逆傾斜コレクタ層３５を、高濃度コレクタ層３１の上に連続して形成すればよい。さらに、図８Ｂに示したエッチング工程では、コンタクト層４３及びキャップ層４２を連続して除去することが可能である。図８Ｃに示したエッチング工程では、エミッタ層４１からサブコレクタ層２１の表面まで連続してエッチングすることが可能である。このため、傾斜コレクタ層３４や逆傾斜コレクタ層３５を配置しない従来のＨＢＴの製造工程に新たな工程を付加する必要がない。このように、従来のＨＢＴの製造工程をそのまま利用し、プロセスの複雑化をもたらすことなく第２実施例によるＨＢＴを製造することができる。従って、製造コストの増加を回避することができる。
【０１２０】
第２実施例では、中央コレクタ層３１ｂ、上部コレクタ層３１ｃ、及び低濃度コレクタ層３２のドーパント濃度は、サブコレクタ層２１及び下部コレクタ層３１ａのドーパント濃度の１／１０以下である。このようにドーパント濃度を設定することにより、ベース−コレクタ間の耐圧やコレクタ−エミッタ間の耐圧の低下を回避することができる。これにより、高周波パワーが最大限に出力された条件下で、出力電圧振幅が最大限まで振れた場合に、ＨＢＴが破壊されることを回避することができる。
【０１２１】
第２実施例では、低濃度コレクタ層３２をｎ型とし、そのドーパント濃度を３×１０１５ｃｍ−３以下とした。低濃度コレクタ層３２をより低濃度とすることにより、さらなる線形効率の向上が可能になる。その他の構成として、低濃度コレクタ層３２をｐ型ＡｌＧａＡｓで形成し、そのＣ濃度を１×１０１５ｃｍ−３以下としてもよいし、低濃度コレクタ層３２を真性ＡｌＧａＡｓで形成してもよい。
【０１２２】
［第２実施例の変形例］
【０１２３】
第２実施例では、低濃度コレクタ層３２を傾斜コレクタ層３４と逆傾斜コレクタ層３５との２層構造としたが、逆傾斜コレクタ層３５を配置しなくてもよい。
【０１２４】
図９は、逆傾斜コレクタ層３５を配置しない変形例によるＨＢＴの概略断面図である。低濃度コレクタ層３２が傾斜コレクタ層３４のみで構成されている。傾斜コレクタ層３４とベース層４０との界面において、傾斜コレクタ層３４のエネルギバンドギャップが最大となる。このように、逆傾斜コレクタ層３５を配置しない構成でも、第２実施例と同様の効果が得られる。
【０１２５】
第２実施例では、高濃度コレクタ層３１（図７）をドーパント濃度の異なる３層構造としたが、単層または２層構造としてもよいし、４層以上の多層構造としてもよい。また、中央コレクタ層３１ｂ及び上部コレクタ層３１ｃの２層に代えて、低濃度コレクタ層３２との界面から遠ざかるにしたがってドーパント濃度が高くなるように、ドーパント濃度を変化させた１つの層を配置してもよい。その他に、高濃度コレクタ層３１を構成する３層に代えて、低濃度コレクタ層３２との界面から遠ざかるにしたがってドーパント濃度が高くなるように、ドーパント濃度を変化させた１つの層を配置してもよい。より一般的に、高濃度コレクタ層３１を単層または複数層で構成し、少なくとも１つの層を、ベース層４０からサブコレクタ層２１に向かってドーパント濃度が徐々に高くなる構成としてもよい。                                                                              
【０１２６】
［その他の変形例］
第１実施例及び第２実施例では、エミッタ層、ベース層、及びコレクタ層に、それぞれＩｎＧａＰ、ＧａＡｓ、及びＡｌＧａＡｓを用いたが、その他に、第１実施例及び第２実施例によるＨＢＴの技術的思想は、ＩｎＧａＡｓＰ／ＧａＡｓ系ＨＢＴ、ＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴ、ＩｎＧａＰ／ＧａＡｓＳｂ系ＨＢＴ、ＩｎＰ／ＩｎＧａＡｓ系ＨＢＴ、ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＢＴ、Ｓｉ／ＳｉＧｅ系ＨＢＴ、ＡｌＧａＮ／ＧａＮ系ＨＢＴ、ＧａＮ／ＩｎＧａＮ系ＨＢＴ等に適用することが可能である。例えば、エミッタ層／ベース層／コレクタ層の組み合わせとして、ＩｎＧａＰ／ＧａＡｓ／ＧａＩｎＮＡｓ、ＡｌＧａＡｓ／ＧａＡｓ／ＡｌＧａＡｓ、ＡｌＧａＡｓ／ＧａＡｓ／ＧａＩｎＮＡｓ、ＩｎＧａＰ／ＩｎＧａＡｓ／ＡｌＧａＡｓ、ＩｎＧａＰ／ＩｎＧａＡｓ／ＧａＩｎＮＡｓ、ＩｎＧａＰ／ＧａＡｓＳｂ／ＡｌＧａＡｓ、ＩｎＧａＰ／ＧａＡｓＳｂ／ＧａＩｎＮＡｓ、ＩｎＧａＰ／ＡｌＧａＡｓ／ＡｌＧａＡｓ、ＩｎＧａＰ／ＡｌＧａＡｓ／ＧａＩｎＮＡｓ、ＩｎＧａＰ／ＧａＩｎＮＡｓ／ＡｌＧａＡｓ、ＩｎＧａＰ／ＧａＩｎＮＡｓ／ＧａＩｎＮＡｓ等を採用することができる。
【０１２７】
第１実施例及び第２実施例では、傾斜コレクタ層３４が低濃度コレクタ層３２に含まれていた。エネルギバンドギャップがベース層４０から基板２０に向かって狭くなる傾斜半導体層を、低濃度コレクタ層３２から高濃度コレクタ層３１の一部分に亘って配置してもよい。すなわち、高濃度コレクタ層３１の一部分を、低濃度コレクタ層３２から基板２０に向かって狭くなるエネルギバンドギャップを持つ傾斜半導体で構成してもよい。
【０１２８】
上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【符号の説明】
【０１２９】
２０  基板
２１  サブコレクタ層
３０  コレクタ層
３１  高濃度コレクタ層
３１ａ  下部コレクタ層
３１ｂ  中央コレクタ層
３１ｃ  上部コレクタ層
３２  低濃度コレクタ層
３４  傾斜コレクタ層
３５  逆傾斜コレクタ層
４０  ベース層
４１  エミッタ層
４１ｄ  キャップ層の直下の領域以外の領域
４２  キャップ層
４３  コンタクト層
４３ａ  下側コンタクト層
４３ｂ  上側コンタクト層
４５  コレクタ電極
４６  ベース電極
４７  エミッタ電極
４９  保護膜
１００  基板
１０１  サブコレクタ層
１０２  コレクタ層
１０３  第１コレクタ層
１０４  第２コレクタ層
１０５  第３コレクタ層
１０６  第４コレクタ層
１０６Ａ  傾斜コレクタ層
１０６Ｂ  逆傾斜コレクタ層
１１０  ベース層
１１１  エミッタ層
１１２  キャップ層
１１３  コンタクト層
１１５  コレクタ電極
１１６  ベース電極
１１７  エミッタ電極
【図１】
2018137259.tif 000003
【図２】
2018137259.tif 000004
【図３】
2018137259.tif 000005
【図４】
2018137259.tif 000006
【図５】
2018137259.tif 000007
【図６】
2018137259.tif 000008
【図７】
2018137259.tif 000009
【図８Ａ】
2018137259.tif 000010
【図８Ｂ】
2018137259.tif 000011
【図８Ｃ】
2018137259.tif 000012
【図８Ｄ】
2018137259.tif 000013
【図９】
2018137259.tif 000014
【図１０】
2018137259.tif 000015
【図１１】
2018137259.tif 000016
【手続補正書】
【提出日】平成30年1月19日(2018.1.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
低濃度コレクタ層を設けることにより、ベース−コレクタ容量のベース−コレクタ電圧依存性が低くなり、線形効率を高めることができる。上記電子親和力の条件を満たす傾斜コレクタ層を設けることにより、コレクタ層内のポテンシャル障壁によって電子輸送が阻害されるブロッキング効果を抑制することができる。さらに、上記擬似電界の条件を満たす傾斜コレクタ層を設けることにより、カーク効果が発生している環境下での電子速度の低下を抑制することができる。このため、大電流領域での遮断周波数の低下を抑制することにより、線形出力の低下を抑制することができる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
傾斜コレクタ層１０６Ａ及び逆傾斜コレクタ層１０６Ｂは、ｎ型のＡｌＧａＡｓで形成されている。ＡｌＧａＡｓのＡｌＡｓ混晶比をｘで表す。ここで、ＡｌＡｓ混晶比ｘは、ＧａＡｓとＡｌＡｓとからなる混晶のうちＡｌＡｓのモル比を意味する。例えば、ＡｌＡｓ混晶比がｘのＡｌＧａＡｓ混晶は、ＡｌｘＧａ１−ｘＡｓと表記される。逆傾斜コレクタ層１０６ＢのＡｌＡｓ混晶比ｘは、ベース層１１０との界面において０であり、下側の傾斜コレクタ層１０６Ａとの界面において０．２である。傾斜コレクタ層１０６ＡのＡｌＡｓ混晶比ｘは、上側の逆傾斜コレクタ層１０６Ｂとの界面において０．２であり、第３コレクタ層１０５との界面において０である。傾斜コレクタ層１０６Ａ及び逆傾斜コレクタ層１０６Ｂの内部においては、厚さ方向に関してＡｌＡｓ混晶比ｘが線形に変化する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００７８
【補正方法】変更
【補正の内容】
【００７８】
図５Ａ及び図５Ｂは、ＡｌＧａＡｓ層内の電界の強度と電子の速度との関係を示すグラフである。このグラフは、Journal of Applied Physics, vol.87, p.2890(2000)に、S. Hava及びM. Auslenderによって公開されている。図５Ａ及び図５Ｂの横軸は電界の強度を単位「ｋＶ／ｃｍ」で表し、縦軸は電子の速度を単位「×１０７ｃｍ／ｓ」で表す。図５Ａ及び図５Ｂのグラフ中の曲線に対応づけられた数値は、ＡｌＡｓ混晶比を示す。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００８１
【補正方法】変更
【補正の内容】
【００８１】
有効電界は、既に説明したように外部電界と擬似電界との和として定義される。高出力化に重要な役割を果たすＨＢＴの飽和領域及びその近傍のコレクタ−エミッタ電圧の範囲で、有効電界における外部電界の寄与は、約７００Ｖ／ｃｍであることがシミュレーションにより求められた。高い電子速度を維持するための擬似電界の好ましい範囲は、有効電界の強度から外部電界の強度を差し引くことにより求めることができる。有効電界の強度から外部電界の強度を差し引くと、電子速度をピーク値の７０％以上とするために、擬似電界の強度をピーク値電界強度の０．３倍以上１．８倍以下にすればよい。電子速度をピーク値の９０％以上とするためには、擬似電界の強度をピーク値電界強度の０．５倍以上１．３倍以下にすればよい。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１０６
【補正方法】変更
【補正の内容】
【０１０６】
コレクタ電極４５は、下から順番に厚さ６０ｎｍのＡｕＧｅ層、厚さ１０ｎｍのＮｉ層、厚さ２００ｎｍのＡｕ層、厚さ１０ｎｍのＭｏ層、及び厚さ１μｍのＡｕ層が積層された積層構造を有する。ベース電極４６及びエミッタ電極４７は、下から順番に厚さ５０ｎｍのＴｉ層、厚さ５０ｎｍのＰｔ層、及び厚さ２００ｎｍのＡｕ層が積層された積層構造を有する。