(57)【要約】      （修正有）【課題】基板における凹状フィーチャ金属充填のための基板処理の方法を提供する。【解決手段】マイクロ電子デバイスは、水平方向に間隔を置いて配置されたネステッド凹状フィーチャ及びアイソレーテッド凹状フィーチャ２０３を含む基板３を提供するステップと、ネステッド凹状フィーチャ及びアイソレーテッド凹状フィーチャをブロッキング材料２０４で充填するステップと、ブロッキング材料をネステッド凹状フィーチャから除去し、ネステッド凹状フィーチャを第１の金属で充填するステップ及びブロッキング材料をアイソレーテッド凹状フィーチャから除去し、次に、アイソレーテッド凹状フィーチャを、第１の金属とは異なる第２の金属２１２で充填するステップと、を任意の順序で実行するステップとを含む。第１の金属はＲｕ金属を含み、第２の金属はＣｕ金属を含んでもよい。金属で充填された凹状フィーチャを含む。【選択図】図３Ｅ
2018207110.tif 000002
【特許請求の範囲】
【請求項１】
基板処理の方法であって、
水平方向に間隔を置いて配置されたネステッド凹状フィーチャ及びアイソレーテッド凹状フィーチャを含む基板を提供するステップと；
前記ネステッド凹状フィーチャ及び前記アイソレーテッド凹状フィーチャをブロッキング材料で充填するステップと；
ａ）逐次的に、最初に、前記ブロッキング材料を前記ネステッド凹状フィーチャから除去し、次に、前記ネステッド凹状フィーチャを第１の金属で充填するステップ、及び
ｂ）逐次的に、最初に、前記ブロッキング材料を前記アイソレーテッド凹状フィーチャから除去し、次に、前記アイソレーテッド凹状フィーチャを、前記第１の金属とは異なる第２の金属で充填するステップを任意の順序で実行するステップと；
を含む方法。
【請求項２】
前記ネステッド凹状フィーチャは所定値よりも小さいフィーチャ幅を有し、前記アイソレーテッド凹状フィーチャは該所定値よりも大きいフィーチャ幅を有する、請求項１に記載の方法。
【請求項３】
前記第１の金属及び前記第２の金属は、Ｒｕ金属、Ｃｕ金属、Ｃｏ金属、Ｗ金属、及びＡｌ金属からなる群から選択される、請求項１に記載の方法。
【請求項４】
前記第１の金属はＲｕ金属を含み、前記第２の金属はＣｕ金属を含む、請求項１に記載の方法。
【請求項５】
前記ブロッキング材料は、ＳｉＯ２、ＳｉＮ、Ｓｉ、有機誘電体層（ＯＤＬ）、アモルファスカーボン、スピンオンハードマスク（ＳＯＨ）、又は金属酸化物を含む、請求項１に記載の方法。
【請求項６】
前記ブロッキング材料を前記ネステッド凹状フィーチャ及び前記アイソレーテッド凹状フィーチャから除去するステップは、平坦化プロセスを含む、請求項１に記載の方法。
【請求項７】
ステップｂ）はステップａ）の前に実施され、当該方法は、前記第１の金属を付着させる前に、前記アイソレーテッド凹状フィーチャ内に前記第２の金属を窪ませるステップをさらに含む、請求項１に記載の方法。
【請求項８】
基板処理の方法であって、
水平方向に間隔を置いて配置されたネステッド凹状フィーチャ及びアイソレーテッド凹状フィーチャを含む基板を提供するステップと、
前記ネステッド凹状フィーチャを第１の金属で充填し、前記アイソレーテッド凹状フィーチャを該第１の金属で部分的に充填するステップと、
前記アイソレーテッド凹状フィーチャを、前記第１の金属とは異なる第２の金属で充填するステップと、を含む方法。
【請求項９】
前記アイソレーテッド凹状フィーチャを充填するステップが、
前記アイソレーテッド凹状フィーチャをブロッキング材料で充填するステップと、
前記ネステッド凹状フィーチャと前記アイソレーテッド凹状フィーチャとの間の前記第１の金属を除去するステップと、
前記ブロッキング材料を前記アイソレーテッド凹状フィーチャから除去するステップと、を含む、請求項８に記載の方法。
【請求項１０】
前記ネステッド凹状フィーチャは所定値よりも小さいフィーチャ幅を有し、前記アイソレーテッド凹状フィーチャは該所定値より大きいフィーチャ幅を有する、請求項８に記載の方法。
【請求項１１】
前記第１の金属及び前記第２の金属が、Ｒｕ金属、Ｃｕ金属、Ｃｏ金属、Ｗ金属、及びＡｌ金属からなる群から選択される、請求項８に記載の方法。
【請求項１２】
前記第１の金属はＲｕ金属を含み、前記第２の金属はＣｕ金属を含む、請求項８に記載の方法。
【請求項１３】
前記ブロッキング材料は、ＳｉＯ２、ＳｉＮ、Ｓｉ、有機誘電体層（ＯＤＬ）、アモルファスカーボン、スピンオンハードマスク（ＳＯＨ）、又は金属酸化物を含む、請求項９に記載の方法。
【請求項１４】
前記第１の金属を除去するステップは、平坦化プロセスを含む、請求項８に記載の方法。
【請求項１５】
基板処理の方法であって、
基板を提供するステップと；
ａ）逐次的に、最初に、ネステッド凹状フィーチャを前記基板内に形成し、次に、該ネステッド凹状フィーチャを第１の金属で充填するステップ、及び
ｂ）逐次的に、最初に、前記基板内に前記ネステッド凹状フィーチャから水平方向に間隔を置いて配置されたアイソレーテッド凹状フィーチャを形成し、次に、該アイソレーテッド凹状フィーチャを、前記第１の金属とは異なる第２の金属で充填するステップと、を任意の順序で実行するステップと；
を含む方法。
【請求項１６】
前記ネステッド凹状フィーチャは所定値よりも小さいフィーチャ幅を有し、前記アイソレーテッド凹状フィーチャは該所定値よりも大きいフィーチャ幅を有する、請求項１に記載の方法。
【請求項１７】
前記第１の金属及び前記第２の金属は、Ｒｕ金属、Ｃｕ金属、Ｃｏ金属、Ｗ金属、及びＡｌ金属からなる群から選択される、請求項１５に記載の方法。
【請求項１８】
前記第１の金属はＲｕ金属を含み、前記第２の金属はＣｕ金属を含む、請求項１５に記載の方法。
【請求項１９】
前記ブロッキング材料は、ＳｉＯ２、ＳｉＮ、Ｓｉ、有機誘電体層（ＯＤＬ）、アモルファスカーボン、スピンオンハードマスク（ＳＯＨ）、又は金属酸化物を含む、請求項１５に記載の方法。
【請求項２０】
水平方向に間隔を置いて配置されたネステッド凹状フィーチャ及びアイソレーテッド凹状フィーチャを含む基板を含み、
前記ネステッド凹状フィーチャは第１の金属で充填され、前記アイソレーテッド凹状フィーチャは、該第１の金属とは異なる第２の金属で充填された、マイクロ電子デバイス。
【請求項２１】
前記第１の金属及び前記第２の金属は、Ｒｕ金属、Ｃｕ金属、Ｃｏ金属、Ｗ金属、及びＡｌ金属からなる群から選択される、請求項２０に記載のマイクロ電子デバイス。
【請求項２２】
前記第１の金属はＲｕ金属を含み、前記第２の金属はＣｕ金属を含む、請求項２０に記載のマイクロ電子デバイス。
【請求項２３】
水平方向に間隔を置いて配置されたネステッド凹状フィーチャ及びアイソレーテッド凹状フィーチャを含む基板を含み、
前記ネステッド凹状フィーチャは第１の金属で充填され、前記アイソレーテッド凹状フィーチャは該第１の金属及び第２の金属で充填され、
前記第２の金属は前記第１の金属とは異なり、前記アイソレーテッド凹状フィーチャ内において前記第１の金属の上に位置する、マイクロ電子デバイス。
【請求項２４】
前記第１の金属及び前記第２の金属は、Ｒｕ金属、Ｃｕ金属、Ｃｏ金属、Ｗ金属、及びＡｌ金属からなる群から選択される、請求項２３に記載のマイクロ電子デバイス。
【請求項２５】
前記第１の金属はＲｕ金属を含み、前記第２の金属はＣｕ金属を含む、請求項２３に記載のマイクロ電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
この出願は、２０１７年６月６日付で出願された米国仮特許出願第６２／５１５，９６８号に関連し、それに対する優先権を主張し、そのすべての内容は参照により本明細書に援用される。
【０００２】
この発明は、基板を処理するための方法に関連し、より詳細には、マイクロ電子デバイスのための凹状フィーチャ金属充填の方法に関連する。
【背景技術】
【０００３】
集積回路は、様々な半導体デバイスと、半導体デバイスに電力を供給し、これらの半導体デバイスが情報を共有し交換することを可能にする複数の導電金属経路とを含む。集積回路内で、金属層は、金属層を相互に絶縁する金属間及び層間の誘電体層を使用して、互いの上面に積み重ねられる。
【０００４】
集積回路を製造するための多層メタライゼーションスキームにおける銅（Ｃｕ）金属の使用により、ＳｉＯ２のような誘電体中のＣｕ原子の高い移動度に起因する問題が生じ、Ｃｕ原子はＳｉに電気的欠陥を生む可能性がある。したがって、Ｃｕ金属層、Ｃｕ充填トレンチ、及びＣｕ充填ビアは、通常、バリア材料で封入されて、Ｃｕ原子が誘電体及びＳｉ中に拡散するのを防ぐ。バリア層は、通常、Ｃｕシード付着の前にトレンチ及びビアの側壁及び底部に付着され、好ましくはＣｕと非反応及び非混合であり、誘電体への良好な接着性を提供し、低い電気抵抗率を提供することができる材料を含んでもよい。
【０００５】
デバイス性能の向上は、通常、デバイス面積の減少又はデバイス密度の増加を伴う。デバイス密度の増加は、より大きなアスペクト比（すなわち、深さと幅の比）を含む、相互接続を形成するために使用されるビア寸法の減少を必要とする。ビア寸法が減少し、アスペクト比が増加するにつれて、ビアの側壁に十分な厚さを有する拡散バリア層を形成しつつ、ビア内に金属層のための十分な体積も提供することがますます困難になる。追加的に、ビア及びトレンチの寸法が減少し、ビア及びトレンチ内の層の厚さが減少すると、層及び層界面の材料特性がますます重要になる。特に、これらの層を形成するプロセスは、プロセスシーケンスのすべてのステップに対して良好な制御が維持される製造可能なプロセスシーケンスに慎重に統合する必要がある。
【０００６】
マイクロ電子デバイスのための凹状フィーチャのボイドレス（void-less）金属充填は、凹状フィーチャのアスペクト比が増加するにつれてますます困難になっており、低抵抗率金属を使用した凹状フィーチャの完全な充填を可能にする新しい方法が必要である。
【発明の概要】
【０００７】
基板内の凹状フィーチャの金属充填のための基板処理方法を提供する。本発明の実施形態は、異なるフィーチャ幅を有する微細な凹状フィーチャの金属充填に関する問題に対処する。
【０００８】
一実施形態によれば、本方法は、水平方向に間隔を置いて配置されたネステッド凹状フィーチャ及びアイソレーテッド凹状フィーチャを含む基板を提供するステップと；ネステッド凹状フィーチャ及びアイソレーテッド凹状フィーチャをブロッキング材料で充填するステップと；ａ）逐次的に、最初に、ブロッキング材料をネステッド凹状フィーチャから除去し、次に、ネステッド凹状フィーチャを第１の金属で充填するステップ、及びｂ）逐次的に、最初に、ブロッキング材料をアイソレーテッド凹状フィーチャから除去し、次に、アイソレーテッド凹状フィーチャを、第１の金属とは異なる第２の金属で充填するステップを任意の順序で実行するステップと；を含む。
【０００９】
別の実施形態によれば、方法は、水平方向に間隔を置いて配置されたネステッド凹状フィーチャ及びアイソレーテッド凹状フィーチャを含む基板を提供するステップと、ネステッド凹状フィーチャを第１の金属で充填し、アイソレーテッド凹状フィーチャを第１の金属で部分的に充填するステップと、アイソレーテッド凹状フィーチャを、第１の金属とは異なる第２の金属で充填するステップと、を含む。
【００１０】
別の実施形態によれば、方法は、基板を提供するステップと；ａ）逐次的に、最初に、ネステッド凹状フィーチャを基板内に形成し、次に、ネステッド凹状フィーチャを第１の金属で充填するステップ、及びｂ）逐次的に、最初に、基板内にネステッド凹状フィーチャから水平方向に間隔を置いて配置されたアイソレーテッド凹状フィーチャを形成し、次に、アイソレーテッド凹状フィーチャを、第１の金属とは異なる第２の金属で充填するステップを任意の順序で実行するステップと；を含む。
【００１１】
一実施形態によれば、マイクロ電子デバイスが提供される。マイクロ電子デバイスは、水平方向に間隔を置いて配置されたネステッド凹状フィーチャ及びアイソレーテッド凹状フィーチャを含む基板を含み、ネステッド凹状フィーチャは第１の金属で充填され、アイソレーテッド凹状フィーチャは、第１の金属とは異なる第２の金属で充填される。
【００１２】
別の実施形態によれば、マイクロ電子デバイスは、水平方向に間隔を置いて配置されたネステッド凹状フィーチャ及びアイソレーテッド凹状フィーチャを含む基板を含み、ネステッド凹状フィーチャは第１の金属で充填され、アイソレーテッド凹状フィーチャは第１の金属及び第２の金属で充填され、第２の金属は第１の金属とは異なり、アイソレーテッド凹状フィーチャ内において第１の金属の上に位置する、マイクロ電子デバイス。
【図面の簡単な説明】
【００１３】
この明細書に組み込まれ、その一部を構成する添付の図面は、本発明の実施形態を示し、上記に与えた本発明の一般的な説明及び下記に与える詳細な説明と共に、本発明を説明する役割を果たす。
【００１４】
【図１】ネステッド凹状フィーチャの第１のグループ（Ａ）と、アイソレーテッド凹状フィーチャの第２のグループ（Ｂ）を含むパターニングされた基板の断面図を示す。
【図２Ａ】本発明の実施形態による、基板を処理する方法を断面図で概略的に示す。
【図２Ｂ】本発明の実施形態による、基板を処理する方法を断面図で概略的に示す。
【図２Ｃ】本発明の実施形態による、基板を処理する方法を断面図で概略的に示す。
【図２Ｄ】本発明の実施形態による、基板を処理する方法を断面図で概略的に示す。
【図２Ｅ】本発明の実施形態による、基板を処理する方法を断面図で概略的に示す。
【図２Ｆ】本発明の実施形態による、基板を処理する方法を断面図で概略的に示す。
【図３Ａ】本発明の実施形態による、基板を処理する方法を断面図で概略的に示す。
【図３Ｂ】本発明の実施形態による、基板を処理する方法を断面図で概略的に示す。
【図３Ｃ】本発明の実施形態による、基板を処理する方法を断面図で概略的に示す。
【図３Ｄ】本発明の実施形態による、基板を処理する方法を断面図で概略的に示す。
【図３Ｅ】本発明の実施形態による、基板を処理する方法を断面図で概略的に示す。
【図３Ｆ】本発明の実施形態による、基板を処理する方法を断面図で概略的に示す。
【図４Ａ】本発明の実施形態による、基板を処理する方法を断面図で概略的に示す。
【図４Ｂ】本発明の実施形態による、基板を処理する方法を断面図で概略的に示す。
【図４Ｃ】本発明の実施形態による、基板を処理する方法を断面図で概略的に示す。
【図４Ｄ】本発明の実施形態による、基板を処理する方法を断面図で概略的に示す。
【図４Ｅ】本発明の実施形態による、基板を処理する方法を断面図で概略的に示す。
【図４Ｆ】本発明の実施形態による、基板を処理する方法を断面図で概略的に示す。
【図５Ａ】本発明の実施形態による、基板を処理する方法を断面図で概略的に示す。
【図５Ｂ】本発明の実施形態による、基板を処理する方法を断面図で概略的に示す。
【図５Ｃ】本発明の実施形態による、基板を処理する方法を断面図で概略的に示す。
【図５Ｄ】本発明の実施形態による、基板を処理する方法を断面図で概略的に示す。
【図５Ｅ】本発明の実施形態による、基板を処理する方法を断面図で概略的に示す。
【図５Ｆ】本発明の実施形態による、基板を処理する方法を断面図で概略的に示す。
【発明を実施するための形態】
【００１５】
本発明の実施形態は、マイクロ電子デバイスに見られる微細な凹状フィーチャの金属充填に対処する。一例では、水平方向に間隔を置いて配置された凹状フィーチャは、それらのフィーチャ幅（フィーチャ開口寸法）に従って複数の凹状フィーチャグループにグループ分けされてもよい。基板上の凹状フィーチャは、ネステッド凹状フィーチャ及びアイソレーテッド凹状フィーチャとしばしば呼ばれ、ネステッド凹状フィーチャは高い水平方向の密度と小さいフィーチャ開口とを有し、アイソレーテッド凹状フィーチャは低い水平方向の密度と大きいフィーチャ幅とを有する。例えば、ネステッド凹状フィーチャは、所定値よりも小さいフィーチャ開口を有することができ、アイソレーテッド凹状フィーチャは、所定値よりも大きいフィーチャ開口を有することができる。所定値は、例えば、約３０ｎｍ、約４０ｎｍ、約５０ｎｍ、約６０ｎｍ、約７０ｎｍ、約８０ｎｍ、約９０ｎｍ、約１００ｎｍ、約１２０ｎｍ、又は約１５０ｎｍとすることができる。いくつかの例では、ネステッド凹状フィーチャは、約５０ｎｍ未満、約３０ｎｍ未満、約２０ｎｍ未満、又は約１０ｎｍ未満のフィーチャ幅を有することができる。いくつかの例では、アイソレーテッド凹状フィーチャは、約７０ｎｍより大きく、約１００ｎｍより大きく、約１５０ｎｍより大きく、又は２００ｎｍよりも大きいフィーチャ幅を有することができる。１つの非限定的な例では、ネステッド凹状フィーチャは約２０ｎｍ未満のフィーチャ幅を有することができ、アイソレーテッド凹状フィーチャは約５０ｎｍより大きいフィーチャ幅を有することができる。しかし、ネステッド凹状フィーチャ及びアイソレーテッド凹状フィーチャのフィーチャ幅は、マイクロ電子デバイス及び技術ノードのタイプに依存する。
【００１６】
図１は、ネステッド凹状フィーチャの第１のグループ（Ａ）と、アイソレーテッド凹状フィーチャの第２のグループ（Ｂ）を含むパターニングされた基板の断面図を示す。ネステッド凹状フィーチャ及びアイソレーテッド凹状フィーチャは、周知のリソグラフィ及びエッチングプロセスを使用して形成してよい。
【００１７】
異なるフィーチャ幅を有する凹状フィーチャ（例えば、ネステッド凹状フィーチャ及びアイソレーテッド凹状フィーチャ）の金属充填は、マイクロ電子デバイスがますますより小さいフィーチャを含むため、半導体製造においていくつかの問題を提起する。第１に、アイソレーテッド凹状フィーチャよりもネステッド凹状フィーチャを完全に充填するために必要な金属が少ないため、アイソレーテッド凹状フィーチャよりも前に、ネステッド凹状フィーチャが金属で完全に充填されることになる。これにより、アイソレーテッド凹状フィーチャが充填される前に、ネステッド凹状フィーチャの上方に金属過負荷（metal  overburden）（過剰金属）の形成を生じる可能性がある。第２に、従来のＣｕ金属充填では、非常に微細な凹状形状フィーチャ内に許容できない空隙を生じさせる可能性がある。第３に、Ｃｕ金属充填に代わって使用され得る多くの低抵抗率金属は非常に高価であり、したがってマイクロ電子デバイスのコストを大幅に増加させる可能性がある。本発明の実施形態は、凹状フィーチャの金属充填のこれらの問題及び他の問題に対処する。
【００１８】
図２Ａ〜図２Ｆは、本発明の一実施形態による、基板を処理する方法を断面図で概略的に示す。本方法は、水平方向に間隔を置いて配置されたネステッド凹状フィーチャ及びアイソレーテッド凹状フィーチャを含む基板を提供するステップと；ネステッド凹状フィーチャ及びアイソレーテッド凹状フィーチャをブロッキング材料で充填するステップと；ａ）逐次的に、最初に、ブロッキング材料をネステッド凹状フィーチャから除去し、次に、ネステッド凹状フィーチャを第１の金属で充填するステップ、及びｂ）逐次的に、最初に、ブロッキング材料をアイソレーテッド凹状フィーチャから除去し、次に、アイソレーテッド凹状フィーチャを、第１の金属とは異なる第２の金属で充填するステップと、を任意の順序で実行するステップと；を含む。
【００１９】
図２Ａは、第１の層２００と、第１の層２００上の第２の層２０２と、ネステッド凹状フィーチャ２０１と、アイソレーテッド凹状フィーチャ２０３とを含むパターンニングされた基板２を示す。アイソレーテッド凹状フィーチャ２０３は１つのみ示されているが、本発明の実施形態は複数のアイソレーテッド凹状フィーチャ２０３に適用されてもよい。
【００２０】
本発明の実施形態によれば、第１の層２００は、Ｓｉ、ＳｉＯ２、ＳｉＮ、ｈｉｇｈ−ｋ材料、ｌｏｗ−ｋ材料、又は金属含有材料を含め、マイクロ電子デバイスに見られる任意の材料層を含んでよい。第２の層２０２は、パターニングされたマスク層を含んでよい。
【００２１】
図２Ｂは、ネステッド凹状フィーチャ２０１及びアイソレーテッド凹状フィーチャ２０３を充填するために付着されるブロッキング材料２０４を示す。ブロッキング材料２０４は、例えば、ＳｉＯ２、ＳｉＮ、Ｓｉ、有機誘電体層（ＯＤＬ）、アモルファスカーボン、スピンオンハードマスク（ＳＯＨ）、及び金属酸化物を含むことができる。ブロッキング材料２０４は、凹状フィーチャの充填とその後の凹状フィーチャからの除去の容易性の観点から選択されてよい。ブロッキング材料は、液体スピンオン、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理気相堆積（ＰＶＤ）、及び完全に充填されるまで凹状フィーチャにブロッキング材料を優先的に付着させるスーパーフィルを含め、様々な付着方法を用いて、パターンニングされた基板２上に付着してよい。図２Ｂに示すように、ブロッキング材料２０４は、ネステッド凹状フィーチャ２０１及びアイソレーテッド凹状フィーチャ２０３を過剰充填してもよい。
【００２２】
図２Ｃに示すように、ブロッキング材料２０４は、パターニングされた基板２上で平坦化され、その後、例えば、アイソレーテッド凹状フィーチャ２０３の上方でブロッキング材料２０４上にパターニングされたマスク層を形成し、ブロッキング材料２０４をネステッド凹状フィーチャ２０１からエッチングすることによって、ネステッド凹状フィーチャ２０１から除去されてよい。
【００２３】
その後、図２Ｄに示すように、オープンなネステッド凹状フィーチャ２０１は、第１の金属２０８（例えば、Ｒｕ金属）で充填され、ブロッキング材料２０４は、アイソレーテッド凹状フィーチャ２０３内への第１の金属２０８の付着を防止する。コンフォーマルな拡散バリア層２０６（例えば、ＴａＮ）が、ブロッキング材料２０４の付着の前、又は第１の金属２０８の付着の前に、ネステッド凹状フィーチャ２０１内に付着してもよい。パターンニングされた基板２は、過剰な第１の金属２０８を除去するために再平坦化されてもよい。
【００２４】
ネステッド凹状フィーチャ２０１を第１の金属２０８で充填した後、ブロッキング材料２０４はアイソレーテッド凹状フィーチャ２０３から除去され、アイソレーテッド凹状フィーチャ２０３は第２の金属２１２（例えばＣｕ金属）で充填される。これを図２Ｅに示す。コンフォーマルな拡散バリア層２１０（例えば、ＴａＮ）が、ブロッキング材料２０４の付着の前、又は第２の金属２１２の付着の前に、アイソレーテッド凹状フィーチャ２０３内に付着してもよい。その後、図２Ｆに示すように、化学的機械的平坦化（ＣＭＰ）、気相エッチング（エッチバック）、又はその両方を含むことができる平坦化プロセスにおいて、任意の第２の金属２１２の過負荷と、第１の金属２０８、拡散バリア層２０６及び拡散バリア層２１０の一部と、第２の層２０２を除去してよい。結果として得られる平坦化されたパターンニングされた基板２は、第１の金属２０８で充填されたネステッド凹状フィーチャと、第１の金属とは異なる第２の金属２１２で充填されたアイソレーテッド凹状フィーチャ２０３とを含む。
【００２５】
本発明の実施形態によれば、第１の金属２０８及び第２の金属２１２は、Ｒｕ金属、Ｃｕ金属、Ｃｏ金属、Ｗ金属、及びＡｌ金属からなる群から選択してよい。しかし、他の遷移金属を使用してもよい。一実施形態によれば、第１の金属２０８はＲｕ金属を含み、第２の金属２１２はＣｕ金属を含んでよい。第１の金属２０８及び第２の金属２１２は、例えば、ＣＶＤ又はＰＶＤを含む気相堆積によって付着することができる。一例では、第１の金属２０８及び第２の金属２１２は、凹状フィーチャ内のボトムアップ式の付着によって特徴付けられるスーパーフィル付着によって付着してもよい。一例では、ネステッド凹状フィーチャ２０１を充填する第１の金属２０８は、Ｒｕ３（ＣＯ）１２ガス及びＣＯキャリアガスを使用してＣＶＤによって付着するＲｕ金属としてよい。一例では、アイソレーテッド凹状フィーチャ２０３を充填する第２の金属２１２は、ＰＶＤによって付着するＣｕ金属としてよい。狭いネステッド凹状フィーチャ２０１においてより高価なＲｕ金属を使用し、より広いアイソレーテッド凹状フィーチャ２０３においてより安価なＣｕ金属を使用することで、マイクロ電子デバイスのコストを大幅に低減することができる。さらに、Ｒｕ金属は、ネステッド凹状フィーチャ２０１のような非常に微細な凹状フィーチャにおいて、Ｃｕ金属より良好な充填特性を有することができる。
【００２６】
図３Ａ〜図３Ｆは、本発明の一実施形態による基板の処理方法を断面図で概略的に示す。図３Ａ〜３Ｆに記載した実施形態は、図２Ａ〜図２Ｆに記載した実施形態と類似するが、最初に、アイソレーテッド凹状フィーチャ２０３が第２の金属２１２で充填され、その後、ネステッド凹状フィーチャ２０１が第１の金属２０８で充填される。図２Ａ図及び２Ｂにおけるパターニングされた基板２は、図３Ａ及び図３Ｂにおけるパターニングされた基板３として再現されている。
【００２７】
図３Ｂは、ネステッド凹状フィーチャ２０１及びアイソレーテッド凹状フィーチャ２０３を充填するように付着したブロッキング材料２０４を示す。
【００２８】
図３Ｃに示すように、ブロッキング材料２０４は、パターニングされた基板３上で平坦化され、その後、例えば、ネステッド凹状フィーチャ２０１の上方でブロッキング材料２０４上にパターニングされたマスク層を形成し、ブロッキング材料２０４をアイソレーテッド凹状フィーチャ２０３からエッチングすることによって、アイソレーテッド凹状フィーチャ２０３から除去されてよい。
【００２９】
その後、図３Ｄに示すように、オープンなアイソレーテッド凹状フィーチャ２０３は、第２の金属２１２（例えばＣｕ金属）で充填され、ブロッキング材料２０４は、ネステッド凹状フィーチャ２０１内への第２の金属２１２の付着を防止する。コンフォーマルな拡散バリア層２１０（例えば、ＴａＮ）が、ブロッキング材料２０４の付着の前、又は第２の金属２１２の付着の前に、アイソレーテッド凹状フィーチャ２０３内に付着してもよい。
【００３０】
その後、図３Ｅに示すように、ＣＭＰ、気相エッチング（エッチバック）、又はその両方を含むことができる平坦化プロセスにおいて、任意の第２の金属２１２の過負荷及び拡散バリア層２１０が除去されてよい。さらに、第２の金属２１２は、エッチバックプロセスを使用して、アイソレーテッド凹状フィーチャ２０３内で窪んでもよい。
【００３１】
その後、ブロッキング材料２０４はネステッド凹状フィーチャ２０１から除去され、ネステッド凹状フィーチャ２０１は第１の金属２０８（例えばＲｕ金属）で充填される。コンフォーマルな拡散バリア層２０６（例えば、ＴａＮ）が、ブロッキング材料２０４の付着の前、又は第１の金属２０８の付着の前に、ネステッド凹状フィーチャ２０１内に付着してもよい。これを図３Ｆに示す。結果として得られる平坦化されたパターンニングされた基板３は、第１の金属２０８で充填されたネステッド凹状フィーチャと、第１の金属とは異なる第２の金属２１２で充填されたアイソレーテッド凹状フィーチャ２０３とを含む。
【００３２】
図４Ａ〜図４Ｆは、本発明の一実施形態による基板を処理する方法を断面図で概略的に示す。図２Ａにおけるパターニングされた基板２は、図４Ａにおけるパターニングされた基板４として再現されている。図４Ａ〜図４Ｆに記載した実施形態は、図２Ａ〜図２Ｆに記載された実施形態に類似するが、本方法は、ネステッド凹状フィーチャ２０１を第１の金属２０８で充填するステップを含み、アイソレーテッド凹状フィーチャ２０３が、第１の金属２０８で部分的に充填される。これを図４Ｂに示す。
【００３３】
その後、図４Ｃに示すように、ブロッキング材料２０４が、パターニングされた基板４上に付着し、ブロッキング材料２０４は、部分的に充填されたアイソレーテッド凹状フィーチャ２０３を完全に充填する。
【００３４】
図４Ｄに示すように、パターニングされた基板４は平坦化されてよく、平坦化は、任意のブロッキング材料２０４の過負荷と、第１の金属２０８及び拡散バリア層２０６の一部を除去する。平坦化プロセスは、ＣＭＰ、気相エッチング（エッチバック）、又は両方を含むことができる。
【００３５】
その後、図４Ｅに示すように、ブロッキング材料２０４はアイソレーテッド凹状フィーチャ２０３から除去され、アイソレーテッド凹状フィーチャ２０３は、第２の金属２１２で充填される。コンフォーマルな拡散バリア層２１０（例えば、ＴａＮ）が、第２の金属２１２の付着前にアイソレーテッド凹状フィーチャ２０３内に付着してもよい。
【００３６】
その後、図４Ｆに示すように、ＣＭＰ、気相エッチング、又はその両方を含むことができる平坦化プロセスにおいて、任意の第２の金属２１２の過負荷と、第１の金属２０８、拡散バリア層２０６及び２１０の一部と、第２の層２０２が除去されてよい。結果として得られる図４Ｆにおける基板は、第１の金属２０８で充填されたネステッド凹状フィーチャと、第１の金属２０８及び第１の金属２０８とは異なり、アイソレーテッド凹状フィーチャ内で第１の金属２０８の上に位置する(overlie）第２の金属２１２で充填されたアイソレーテッド凹状フィーチャとを含む。
【００３７】
図５Ａ〜図５Ｆは、本発明の一実施形態による基板を処理する方法を断面図で概略的に示す。図５Ａは、第１の層２００と、第１の層２００上の第２の層２０２と、ネステッド凹状フィーチャ２０１とを含むパターンニングされた基板５を示す。
【００３８】
図５Ｂに示すように、オープンなネステッド凹状フィーチャ２０１は、第１の金属２０８（例えば、Ｒｕ金属）で充填される。コンフォーマルな拡散バリア層２０６（例えば、ＴａＮ）が、第１の金属２０８の付着の前に、ネステッド凹状フィーチャ２０１内に付着してもよい。図５Ｃに示すように、任意の第１の金属２０８の過負荷と、拡散バリア層２０６が平坦化によって除去されてよい。
【００３９】
その後、図５Ｄに示すように、アイソレーテッド凹状フィーチャ２０３は、従来のリソグラフィ及びエッチングを使用して、パターニングされた基板５内にエッチングされてよい。図５Ｅは、第２の金属２１２で充填されたアイソレーテッド凹状フィーチャ２０３を示す。コンフォーマルな拡散バリア層２１０（例えば、ＴａＮ）が、第２の金属２１２の付着の前に、アイソレーテッド凹状フィーチャ２０３に付着してもよい。
【００４０】
その後、図５Ｆに示すように、ＣＭＰ、気相エッチング、又はその両方を含むことができる平坦化プロセスにおいて、任意の第２の金属２１２と、第１の金属２０８、拡散バリア層２０６及び拡散バリア層２１０の一部と、第２の層２０２が除去されてよい。結果として得られる平坦化されたパターンニングされた基板５は、第１の金属２０８で満たされたネステッド凹状フィーチャと、第１の金属とは異なる第２の金属２１２で充填されたアイソレーテッド凹状フィーチャ２０３とを含む。
【００４１】
別の実施形態によれば、図５Ａ〜図５Ｆにおける凹状フィーチャを充填する金属の順序は、逆にしてもよい。そのプロセスフローは、パターニングされた基板５にアイソレーテッド凹状フィーチャ２０３を形成するステップと、アイソレーテッド凹状フィーチャ２０３を第２の金属２１２（例えば、Ｃｕ金属）で充填するステップと、ネステッド凹状フィーチャ２０１をパターニングされた基板５内に形成するステップと、ネステッド凹状フィーチャ２０１を第１の金属２０８（例えば、Ｒｕ）で充填するステップと、平坦化プロセスにおいて、任意の第１の金属２０８の過負荷と、任意のバリア層を除去するステップとを含む。
【００４２】
マイクロ電子デバイスのための凹状フィーチャの金属充填の方法についての複数の実施形態を説明した。本発明の実施形態の上記の説明は、図示及び説明を目的として提示されている。徹底的である、又は開示された厳密な形式に本発明を限定することを意図していない。この説明及び以下の特許請求の範囲は、説明することのみを目的として使用され、限定として解釈されるべきではない用語を含む。当業者であれば、上記の教示に照らして多くの変更及び変形が可能であると理解することができる。当業者であれば、図に示す様々な構成要素に対する様々な等価の組合せ及び代用を理解するであろう。従って、本発明の範囲は、この詳細な説明によって限定されるのではなく、これに添付された特許請求の範囲によって限定されることを意図している。
【図１】
2018207110.tif 000003
【図２Ａ】
2018207110.tif 000004
【図２Ｂ】
2018207110.tif 000005
【図２Ｃ】
2018207110.tif 000006
【図２Ｄ】
2018207110.tif 000007
【図２Ｅ】
2018207110.tif 000008
【図２Ｆ】
2018207110.tif 000009
【図３Ａ】
2018207110.tif 000010
【図３Ｂ】
2018207110.tif 000011
【図３Ｃ】
2018207110.tif 000012
【図３Ｄ】
2018207110.tif 000013
【図３Ｅ】
2018207110.tif 000014
【図３Ｆ】
2018207110.tif 000015
【図４Ａ】
2018207110.tif 000016
【図４Ｂ】
2018207110.tif 000017
【図４Ｃ】
2018207110.tif 000018
【図４Ｄ】
2018207110.tif 000019
【図４Ｅ】
2018207110.tif 000020
【図４Ｆ】
2018207110.tif 000021
【図５Ａ】
2018207110.tif 000022
【図５Ｂ】
2018207110.tif 000023
【図５Ｃ】
2018207110.tif 000024
【図５Ｄ】
2018207110.tif 000025
【図５Ｅ】
2018207110.tif 000026
【図５Ｆ】
2018207110.tif 000027
【外国語明細書】
2018207110000001.pdf