(57)【要約】【課題】力率改善回路において、入力電圧が変動しても、出力コンデンサ電圧の上昇を抑えることができ、コンデンサ容量を小さくして装置の小型化を可能とする。【解決手段】昇圧変換手段１０を備える力率改善回路において、入力電圧の振幅変動を検出する振幅変動検出手段１６ａと、入力電圧、及び出力電圧と指令値との誤差に基づいて入力電流指令値を生成する入力電流指令値生成手段１８と、検出された振幅変動を用いて、入力電力が維持されるように入力電流指令値を調整する電流指令値調整手段１６ｂを備える。【選択図】図１
2018137839.tif 000002
【特許請求の範囲】
【請求項１】
入力された交流電圧を直流電圧に昇圧変換する力率改善回路であって、
入力電圧の振幅変動を検出する振幅変動検出手段と、
入力電圧、及び出力電圧と指令値との誤差に基づいて入力電流指令値を生成する入力電流指令値生成手段と、
検出された前記振幅変動を用いて、入力電力が維持されるように前記入力電流指令値を調整する電流指令値調整手段と、
を備える力率改善回路。
【請求項２】
前記振幅変動は振幅変動率であり、
前記電流指令値調整手段は、前記振幅変動率の逆数を制御倍率として用いて前記入力電流指令値を調整する
請求項１に記載の力率改善回路。
【請求項３】
前記振幅変動検出手段は、前記入力電圧の実効値から現在の入力電圧を予測し、現在の入力電圧と予測した入力電圧の比から前記振幅変動率を検出する
請求項２に記載の力率改善回路。
【請求項４】
前記振幅変動検出手段は、前記入力電圧の実効値と、前記入力電圧の波形が正弦波であることに基づいて現在の入力電圧を予測する
請求項３に記載の力率改善回路。
【請求項５】
前記振幅変動検出手段は、前記入力電圧の少なくとも半周期分の波形を記憶するメモリを備え、現在の入力電圧と半周期前の入力電圧の比から前記振幅変動率を検出する
請求項２に記載の力率改善回路。
【請求項６】
前記電流指令値調整手段は、前記振幅変動率が閾値を超える場合に前記入力電流指令値を調整する
請求項２〜５のいずれかに記載の力率改善回路。
【請求項７】
入力された前記交流電圧に重畳された高調波成分により生じる前記振幅変動率を除去する除去手段
を備える請求項２〜５のいずれかに記載の力率改善回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、力率改善回路に関する。
【背景技術】
【０００２】
従来から、大容量の電源を必要とする電子機器において、高調波電流を抑制するために、ＰＦＣ（Power Factor Correction）回路が使用されている。ＰＦＣ回路は、力率改善回路とも称される。
【０００３】
特許文献１には、入力された電圧よりも高い電圧に変換する昇圧型コンバータにおいて、出力ピーク電圧を低く抑え、入力電圧範囲を広く確保し、出力電圧範囲が広くなることを抑制する昇圧変換回路が記載されている。具体的には、ＰＦＣ回路は、ＰＦＣ回路に入力される電圧を検出する入力電圧検出部と、ＰＦＣ回路の出力電圧を設定する出力電圧設定部を備え、ＰＦＣ回路に入力される最大入力電圧値に、最大入力電圧時の最大負荷変動幅を加算した値から、入力電圧検出部により検出した入力電圧に対応する最大オーバシュート幅を減算した値を、ＰＦＣ回路の出力電圧値に設定する構成が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−１４９８５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＰＦＣ回路の出力電圧及び出力ピーク電圧は、以下の理由により、低くすることが好ましいとされる。すなわち、 第１に、ＰＦＣ回路の出力段に使用する出力コンデンサの定格電圧を低く抑えられるので、小型の出力コンデンサを使用することができ、電子機器用電源を小型化することができる。 第２に、２次側回路との電位差を低く抑えられるので、必要な絶縁距離を短くすることができ、電子機器用電源を小型化することができる。
【０００６】
しかしながら、上記従来技術では、出力コンデンサの容量を小さくすると、出力電圧の定常リプルが大きくなるため、オーバシュートやアンダーシュートも大きくなり、出力電圧の設定可能な範囲が狭くなる。このため、出力コンデンサの容量を十分小さくすることが困難であり、装置の小型化も困難となる。
【０００７】
本発明の目的は、入力電圧が変動しても、出力コンデンサ電圧の上昇を抑えることができ、コンデンサ容量を小さくして装置の小型化が可能な技術を提供することにある。
【課題を解決するための手段】
【０００８】
本発明は、入力された交流電圧を直流電圧に昇圧変換する力率改善回路であって、入力電圧の振幅変動を検出する振幅変動検出手段と、入力電圧、及び出力電圧と指令値との誤差に基づいて入力電流指令値を生成する入力電流指令値生成手段と、検出された前記振幅変動を用いて、入力電力が維持されるように前記入力電流指令値を調整する電流指令値調整手段とを備える力率改善回路である。
【０００９】
本発明では、入力電圧の振幅変動を検出すると、これに応じて入力電力が維持されるように入力電流指令値を調整するので、入出力間の電力バランスが維持され、出力コンデンサの充放電電流が変化しないので出力コンデンサ電圧の上昇や低下を抑制できる。従って、出力コンデンサ容量を小さくすることができ、回路を小型化し得る。
【００１０】
本発明の１つの実施形態では、前記振幅変動は振幅変動率であり、前記電流指令値調整手段は、前記振幅変動率の逆数を制御倍率として用いて前記入力電流指令値を調整する。
【００１１】
本発明の他の実施形態では、前記振幅変動検出手段は、前記入力電圧の実効値から現在の入力電圧を予測し、現在の入力電圧と予測した入力電圧の比から前記振幅変動率を検出する。
【００１２】
本発明のさらに他の実施形態では、前記振幅変動検出手段は、前記入力電圧の実効値と、前記入力電圧の波形が正弦波であることに基づいて現在の入力電圧を予測する。
【００１３】
本発明のさらに他の実施形態では、前記振幅変動検出手段は、前記入力電圧の少なくとも半周期分の波形を記憶するメモリを備え、現在の入力電圧と半周期前の入力電圧の比から前記振幅変動率を検出する。
【００１４】
本発明のさらに他の実施形態では、前記電流指令値調整手段は、前記振幅変動率が閾値を超える場合に前記入力電流指令値を調整する。
【００１５】
本発明のさらに他の実施形態では、入力された前記交流電圧に重畳された高調波成分により生じる前記振幅変動率を除去する除去手段を備える。
【発明の効果】
【００１６】
本発明によれば、周辺装置の稼働状態の変化等により入力電圧が変動した場合においても、出力コンデンサの電圧の上昇を抑制でき、出力コンデンサの容量削減、及び回路の小型化が可能となる。
【図面の簡単な説明】
【００１７】
【図１】力率改善回路の全体構成ブロック図である。
【図２】力率改善回路の回路構成図である。
【図３】各部のタイミングチャートである。
【図４】従来回路のシミュレーション結果図である。
【図５】実施形態回路のシミュレーション結果図である。
【図６】振動振幅率の算出説明図である。
【図７】交流電圧に高調波成分が重畳している場合の振幅変動率の説明図である。
【図８】検出不感帯の説明図である。
【発明を実施するための形態】
【００１８】
以下、図面に基づき本発明の実施形態について説明する。
【００１９】
＜実施形態１＞
図１は、本実施形態における力率改善回路の構成ブロック図を示す。力率改善回路は、昇圧変換手段１０、入力電圧検出手段１２、入力電流検出手段１４、振幅変動検出手段１６ａ、電流指令値調整手段１６ｂ、入力電流指令値生成手段１８、電流誤差検出手段２０、スイッチ制御手段２２、出力電圧検出手段２４、電圧誤差検出手段２６、及び電圧補償器２８を備える。
【００２０】
昇圧変換手段１０は、入力交流電圧を直流電圧に昇圧して出力する。昇圧変換手段１０はスイッチング素子を備え、スイッチング素子のオン／オフはスイッチ制御手段２２により制御される。
【００２１】
入力電圧検出手段１２は、昇圧変換手段１０の入力電圧を検出する。入力電圧検出手段１２は、検出した入力電圧を振幅変動検出手段１６ａ及び入力電流指令値生成手段１８に供給する。
【００２２】
入力電流検出手段１４は、昇圧変換手段１０の入力電流を検出する。入力電流検出手段１４は、検出した入力電流を電流誤差検出手段２０に供給する。
【００２３】
振幅変動検出手段１６ａは、入力電圧検出手段１２で検出された入力電圧の振幅変動を検出して電流指令値調整手段１６ｂに供給する。
【００２４】
入力電流指令値生成手段１８は、入力電圧検出手段１２で検出された入力電圧と、出力電圧とに基づいて入力電流指令値を生成して電流指令値調整手段１６ｂに出力する。
【００２５】
電流指令値調整手段１６ｂは、入力電流指令値生成手段１８からの入力電流指令値と、振幅変動検出手段１６ａからの振幅変動に基づいて入力電流指令値を調整し、調整後の入力電流指令値を電流誤差検出手段２０に供給する。
【００２６】
電流誤差検出手段２０は、調整された入力電流指令値と、入力電流検出手段１４で検出された入力電流に基づいて駆動信号を生成してスイッチ制御手段２２に供給する。
【００２７】
出力電圧検出手段２４は、昇圧変換手段１０の出力電圧を検出する。出力電圧検出手段２４は、検出した出力電圧を電圧誤差検出手段２６に供給する。
【００２８】
電圧誤差検出手段２６は、検出された出力電圧と所定の指令値の誤差を検出し、電圧補償器２８に供給する。
【００２９】
電圧補償器２８は、検出された誤差に基づいて補償するための電圧を生成して入力電流指令値生成手段１８に供給する。入力電流指令値生成手段１８は、既述したように入力電圧検出手段１２で検出された入力電圧と、出力電圧とに基づいて入力電流指令値を生成して電流指令値調整手段１６ｂに出力するが、より詳しくは、入力電圧検出手段１２で検出された入力電圧と、電圧補償器２８で生成された補償電圧とに基づいて入力電流指令値を生成して電流指令値調整手段１６ｂに出力する。
【００３０】
本実施形態において特徴的なブロックは、振幅変動検出手段１６ａ及び電流指令値調整手段１６ｂを含むブロック１６であり、これにより振幅変動を考慮して入力電流指令値を調整するものである。
【００３１】
なお、図１において、昇圧変換手段１０を力率改善回路本体とし、それ以外のブロックを力率改善回路本体を駆動制御する制御回路として把握することもでき、この場合、力率改善回路本体と制御回路とを併せて力率改善回路と称するものとする。
【００３２】
図２は、図１に示す構成ブロックの具体的な回路構成を示す。
【００３３】
昇圧変換手段１０は、ブリッジレスＰＦＣ回路であり、電源からの交流電圧を昇圧して直流電圧として出力する。ブリッジレスＰＦＣ回路は、昇圧チョッパ回路を備え、具体的には交流電源に接続されたリアクトル、スイッチング素子（スイッチングトランジスタ）、スイッチング素子に逆並列接続されたボディダイオード、スイッチング素子に直列接続されたダイオード、及び出力コンデンサＣＶＨを備える。容量削減の対象となる出力コンデンサは、この出力コンデンサＣＶＨである。出力コンデンサＣＶＨに負荷３０が接続される。
【００３４】
入力電圧検出手段１２は、交流電源に接続された電圧センサ１２ａ及びＡ／Ｄ１２ｂから構成され、検出した入力電圧Ｖａｃをデジタル値に変換して振幅変動検出手段１６ａ及び入力電流指令値生成手段１８に供給する。
【００３５】
入力電流検出手段１４は、交流電源に接続された電流センサ１４ａ及びＡ／Ｄ１４ｂから構成され、検出した入力電流ｉａｃをデジタル値に変換して電流誤差検出手段２０に供給する。
【００３６】
振幅変動検出手段１６ａは、ＣＰＵ等のプロセッサで構成され、検出された入力電圧の振幅変動率を検出して電流指令値調整手段１６ｂに供給する。
【００３７】
他方、出力電圧検出手段２４は、昇圧変換手段１０の出力、すなわち出力コンデンサＣＶＨに接続された電圧センサ２４ａ及びＡ／Ｄ２４ｂから構成され、検出した出力電圧Ｖｖｈをデジタル値に変換して電圧誤差検出手段２６に供給する。
【００３８】
電圧誤差検出手段２６は、差分器を備え、所定の出力指令値Ｖｖｈ（ＲＥＦ）と検出値Ｖｖｈとの差分を算出して電圧誤差を算出する。
【００３９】
電圧補償器２８は、ＣＰＵ等のプロセッサで構成され、算出された誤差を補償するための電圧（補償電圧）Ｖｃを算出して入力電流指令値生成手段１８に供給する。
【００４０】
入力電流指令値生成手段１８は、ＣＰＵ等のプロセッサで構成され、入力電圧波形と周波数及び位相が同期した正弦波を生成するとともに、電圧補償器２８で生成された補償電圧と併せて現時刻における入力電流指令値を算出する。
【００４１】
電流指令値調整手段１６ｂは、ＣＰＵ等のプロセッサで構成され、振幅変動検出手段１６ａで検出された振幅変動率の逆数を算出して制御倍率とし、この制御倍率を用いて入力電流指令値を調整する。
【００４２】
電流誤差検出手段２０は、差分器で構成され、調整後の入力電流指令値と検出された入力電流との差分を誤差として算出し、スイッチ制御手段２２に供給する。
【００４３】
スイッチ制御手段２２は、ＰＷＭ２２ａとドライバ（ＤＲＶ）２２ｂで構成され、電流誤差をＰＷＭ変調（パルス幅変調）してドライバ２２ｂに供給し、ドライバ２２ｂはＰＷＭ信号を用いてＰＦＣ回路のスイッチング素子をオンオフ制御する。
【００４４】
以下、振幅変動検出手段１６ａ、電流指令値調整手段１６ｂ、及び入力電流指令値生成手段１８における処理についてより具体的に説明する。
【００４５】
振幅変動検出手段１６ａは、次の手順に従って振幅変動率を算出する。
（１）入力電圧実効値の計算
・入力電圧波形が零交差する時刻毎に直前の半周期期間の実効値を計算し、さらにこれらの実効値を１周期毎に区切って（２つ１組にして）1周期期間の平均値を求める。
・上記の実効値を１周期だけ遅らせた波形を生成する。
・入力電圧波形の零交差点での勾配の符号に基づき、
ａ)勾配が正の時は実効値を１周期遅延した値を実効値として出力し、
ｂ)勾配が負の時は実効値と実効値を１周期遅延した値の相加平均値を実効値として出力する。
【００４６】
（２）現在時刻の入力電圧予測値の計算
・得られた実効値をもとに、次式に従って現在時刻の入力電圧予測値を計算する。
【００４７】
【数１】
2018137839.tif 000003
【００４８】
ここで、Ｖａｃ（ＲＭＳ）は入力電圧実効値であり、Ｖａｃ（ＥＳＴ）（ｔ）は時刻ｔにおける入力電圧予測値である。
【００４９】
（３）振幅変動率の計算
・現在の入力電圧と上記（２）の入力電圧予測値の比から、振幅変動率を計算する。
【００５０】
【数２】
2018137839.tif 000004
【００５１】
ここで、Ｖａｃ（ｔ）は時刻ｔにおける入力電圧であり、ａは振幅変動率である。
【００５２】
・入力電流指令値生成手段１８では、入力電圧波形と周波数および位相が同期した正弦波を生成し、振幅変動検出手段１６ａで生成した入力電圧実効値と電圧補償器２８の出力と併せて、現在時刻における入力電流の指令値を次式により計算する。
【００５３】
【数３】
2018137839.tif 000005
【００５４】
ここで、Ｖｃは補償電圧であり、ｉａｃ（ＲＥＦ）（ｔ）は時刻ｔにおける入力電流指令値である。
【００５５】
・電流指令値調整手段１６ｂは、次の手順に従って最終的な入力電流指令値を計算する。
（１）振幅変動検出手段１６ａで求めた振幅変動率の逆数を計算して制御倍率とする。
（２）入力電流指令値生成手段１８で生成した入力電流指令値に制御倍率を乗じて最終的な入力電流指令値とする。すなわち、
【数４】
2018137839.tif 000006
【００５６】
ここで、ｉａｃ（ＲＥＦ）（ａｄｊ）（ｔ）は、時刻ｔにおける調整後の入力電流指令値である。この式から、最終的な入力電流指令値は、振幅変動率と入力電圧実効値と補償電圧とに基づいて決定されることがわかる。
【００５７】
図３は、本実施形態における各部のタイミングチャートを示す。上から順に、入力電圧、入力電圧（全波整流）、入力電圧実効値（１周期期間平均）、入力電圧実効値（１周期遅延）、入力電圧実効値、入力電圧（予測値）、入力電流指令値、入力電流指令値（調整後）、及び入力電圧の各波形を示す。時刻Ａにおいて、入力電圧振幅がａ倍に急変動した場合の波形である。入力電圧〜振幅変動率が振幅変動検出手段１６ａでの動作であり、入力電流指令値〜入力電流指令値（調整後）が電流指令値調整手段１６ｂでの動作である。
【００５８】
時刻Ａより前の期間、回路は定常状態にあるものとすると、入力電圧波形の実効値は一定であり、振幅変動率ａおよびその逆数としての制御倍率は１となる。このとき、調整後の入力電流指令値は調整前の入力電流指令値と同一である。
【００５９】
時刻Ａにおいて、入力電圧振幅がａ倍に急変動すると、入力電圧は直ちに変化するが、入力電圧実効値はその後１．５周期期間は一定値を維持し、続く０．５周期期間は中間的な値を示し、その後再び一定値に落ち着く。
【００６０】
これに合わせて、入力電圧予測値の振幅も変化するため、振幅変動率は、入力電圧振幅変動直後の１．５周期期間ａ、続く０．５周期期間はａと１の中間の値、その後は１に落ち着くように変化する。
【００６１】
同様に、入力電流指令値も入力電圧振幅変動直後の１．５周期期間は変動前の値を維持し、続く０．５周期期間は中間的な値、その後は新たな値に落ち着くように変化する。
【００６２】
この振幅変動率の逆数を制御倍率として入力電流指令値に乗じることにより、入力電圧振幅がａ倍に変化した直後に入力電流が１／ａ倍に制御されるようになり、入力電力が一定に維持される。
【００６３】
このように、入力電圧の振幅変動に応じて入力電流を調整することで入力電力が一定に維持されるので、昇圧変換手段１０としてのブリッジレスＰＦＣ回路の出力コンデンサＣＶＨの電圧変動を防ぐことができる。従って、出力コンデンサＣＶＨの容量を従来回路よりも小さくでき、装置の小型化も可能となる。
【００６４】
なお、従来のように入力電流調整をしない場合は、入力電圧がａ倍に増加しているにもかかわらず入力電流指令値が変わらないため、図３において破線で示すように入力電力が変化する期間が発生し、出力コンデンサ電圧が変化してしまうことになる。
【００６５】
図４及び図５は、コンピュータを用いた回路シミュレーション結果を示す。図４は、図１においてブロック１６、すなわち振幅変動検出１６ａ及び電流指令値調整手段１６ｂを有しない従来回路のシミュレーション結果であり、図５は、本実施形態の回路のシミュレーション結果である。両図において、入力電圧、入力電流、及び出力電圧の波形を示す。図４に示す従来回路では、入力電圧が急上昇または急低下した時の入力電流の制御が遅いため出力電圧が大きく変動しているのに対し、図５に示す本実施形態の回路では、入力電圧が急上昇または急低下した時に入力電流が直ちに制御されることで出力電圧の変動が殆どない。
【００６６】
＜実施形態２＞
実施形態１では、振幅変動検出手段１６ａで入力電圧実効値から入力電圧予測値を算出し、現在の入力電圧と入力電圧予測値の比から振幅変動率ａを算出しているが、他の方法によって振幅変動率ａを算出してもよい。
【００６７】
図６は、振幅変動率ａの他の算出方法を示す。波形メモリを備え、この波形メモリに少なくとも半周期前の入力電圧波形を記憶しておく。そして、半周期前の電圧Ｖａｃ＾（ｍ）と、現在の入力電圧Ｖａｃ（ｍ）の比から振幅変動率ａを算出してもよい。すなわち、ａ＝Ｖａｃ（ｍ）／Ｖａｃ＾（ｍ）である。
【００６８】
＜実施形態３＞
実施形態１では、回路に入力される交流電源の波形を単一の正弦波としているが、必ずしもこれに限定されず、高調波を含んだ波形である場合もあり得る。
【００６９】
図７は、例として、基本波に３次高調波が重畳された場合、及び基本波に５次高調波が重畳された場合の入力電圧波形並びに振幅変動率を示す。図７（ａ）は入力電圧であり、図７（ｂ）は振幅変動率である。
【００７０】
振幅変動率は、重畳された高調波の種類によって異なるだけでなく、時刻に依存して変動する。その結果、たとえ入力電圧（実効値）の変動がないにもかかわらず、入力電圧の変動ありと判定し、本来必要でないにもかかわらず誤って入力電流を制御してしまうことにより、出力電圧変動を招く恐れがある。
【００７１】
そこで、想定される高調波により発生し得る振幅変動率の時間変動を予め把握しておき、観測された振幅変動率が高調波の影響により発生し得る値であった場合には、制御を行わないように振幅変動検出不感帯を設けることで、上記の誤判定を回避することができる。
【００７２】
図８は、振幅変動検出不感帯の一例を示す。予め最悪のパターンを検出してメモリに記憶しておき、このパターンに検出不感帯を設定しておく。実際に検出された振幅変動率がこの検出不感帯に該当する場合には、振幅変動率を１に固定して入力電流制御を抑制する。
【００７３】
以上、本発明の実施形態について説明したが、本発明はこれらの実施形態に限定されず、種々の変形が可能である。以下に、変形例について説明する。
【００７４】
＜変形例１＞
実施形態では、振幅変動率ａを算出し、さらに振幅変動率ａの逆数を算出して制御倍率としているが、これに限定されず、振幅変動率が増大した場合にこれに対して負の相関を有するように制御倍率を設定すればよく、任意の数式あるいは関数、さらには変換マップを用いることが可能である。要するに、入力電圧の振幅変動に応じて、入力電力を一定に維持するように入力電流を制御すればよい。
【００７５】
＜変形例２＞
実施形態３では、振幅変動検出不感帯を設定しているが、閾値を設け、振幅変動率がこの閾値を超えた場合のみに入力電流指令値を調整してもよい。具体的には、振幅変動検出手段１６ａに比較器を設け、比較器で算出された振幅変動率ａと閾値とを大小比較し、閾値を超える場合のみ電流指令値調整手段１６ｂに振幅変動率を供給する構成としてもよい。換言すれば、電流指令値調整手段１６ｂは、振幅変動率ａが閾値を超える場合のみ入力電流指令値を調整してもよい。要するに、電源からの交流電圧に３次高調波や５次高調波等の高調波成分が含まれることに起因した振幅変動率が生じる場合に、当該振幅変動率を除去する手段を設ければよい。
【００７６】
＜変形例３＞
実施形態では、振幅変動検出手段１６ａ、電流指令値調整手段１６ｂ、入力電流指令値生成手段１８，及び電圧補償器２８をＣＰＵ等のプロセッサで構成し、ＲＯＭ等に記憶された処理プログラムにより各演算を実行する構成としたが、単一のプロセッサで処理する他に複数のプロセッサで分散処理してもよい。また、プロセッサによる処理プログラムの実行というソフトウェア処理ではなく、これらのブロックの少なくともいずれかをＡＳＩＣやＦＰＧＡ（フィールドプログラマブルゲートアレイ）等の専用回路を用いたハードウェア処理でもよい。
【００７７】
＜変形例４＞
実施形態の力率改善回路の出力に絶縁型ＤＣＤＣコンバータを接続し、例えば車両等に搭載された電池の充電装置として機能させてもよく、出力コンデンサ容量を小さくすることで充電装置の小型化を図ることが可能となる。
【符号の説明】
【００７８】
１０  昇圧変換手段、１２  入力電圧検出手段、１４  入力電流検出手段、１６ａ  振幅変動検出手段、１６ｂ  電流指令値調整手段、１８  入力電流指令値生成手段、２０  電流誤差検出手段、２２  スイッチ制御手段、２４  出力電流検出手段、２６  電圧誤差検出手段、２８  電圧補償器。
【図１】
2018137839.tif 000007
【図２】
2018137839.tif 000008
【図３】
2018137839.tif 000009
【図４】
2018137839.tif 000010
【図５】
2018137839.tif 000011
【図６】
2018137839.tif 000012
【図７】
2018137839.tif 000013
【図８】
2018137839.tif 000014