(57)【要約】【課題】電界効果トランジスタのオフ状態のドレイン・ソース間抵抗値を求めることができる増幅回路を提供する。【解決手段】増幅回路１０は、反転入力端子と、非反転入力端子と、出力端子を有する演算増幅器１１と、反転入力端子にドレイン端子が接続され、出力端子にソース端子が接続された電界効果トランジスタ１２と、ゲート端子に対して、第１電界効果トランジスタ１２と同じゲート電圧が印加された場合に、第１電界効果トランジスタ１２と同じドレイン・ソース間抵抗値を示す、電界効果トランジスタ４０と、第１電界効果トランジスタ１２のゲート端子、及び、第２電界効果トランジスタ４０のゲート端子に対して、同じゲート電圧を印加する電圧印加部１５と、を備える。【選択図】図２
2018137620.tif 000002
【特許請求の範囲】
【請求項１】
反転入力端子と、非反転入力端子と、出力端子とを有する演算増幅器と、
前記反転入力端子にドレイン端子が接続され、前記出力端子にソース端子が接続された第１電界効果トランジスタと、
ゲート端子に対して、前記第１電界効果トランジスタと同じゲート電圧が印加された場合に、前記第１電界効果トランジスタと同じドレイン・ソース間抵抗値を示す、第２電界効果トランジスタと、
前記第１電界効果トランジスタのゲート端子、及び、前記第２電界効果トランジスタのゲート端子に対して、同じゲート電圧を印加する電圧印加部と、
を備える増幅回路。
【請求項２】
前記第２電界効果トランジスタのソース端子又はドレイン端子に接続される第１端子と、接地される第２端子とを有するコンデンサを備える請求項１に記載の増幅回路。
【請求項３】
前記第２電界効果トランジスタのソース端子に接続される第１バッファと、前記第２電界効果トランジスタのドレイン端子に接続される第２バッファとを備える請求項１又は２に記載の増幅回路。
【請求項４】
反転入力端子と、非反転入力端子と、出力端子とを有する演算増幅器と、
前記反転入力端子にドレイン端子が接続され、前記出力端子にソース端子が接続された第１電界効果トランジスタと、
ゲート端子に対して、前記第１電界効果トランジスタと同じゲート電圧が印加された場合に、前記第１電界効果トランジスタと同じドレイン・ソース間抵抗値を示す、第２電界効果トランジスタと、
前記第１電界効果トランジスタのゲート端子、及び、前記第２電界効果トランジスタのゲート端子に対して、同じゲート電圧を印加する電圧印加部と、
を備える増幅回路を用いて、
所定の温度において、前記第２電界効果トランジスタのゲート端子に印加する電圧を変化させながら、前記第２電界効果トランジスタのドレイン・ソース間抵抗値を測定する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路に関する。
【背景技術】
【０００２】
従来、センサ等の被増幅回路からの微小信号を増幅して出力する増幅回路が用いられている。
【０００３】
例えば、加速度を検出する微小電気機械センサ、又はエネルギー粒子を検出する光半導体センサが、航空宇宙の分野で用いられている。また、脳波等を検出する微小電気機械センサが医療の分野で用いられている。
【０００４】
微小電気機械センサは、例えば、静電容量変化に伴う電荷量の変化を出力する。また、光半導体センサは、例えば、光エネルギーを電気エネルギーに変換した電流を出力する。
【０００５】
このようなセンサの出力信号の大きさは非常に小さく、また、センサの出力インピーダンスは非常に高いので、低い出力インピーダンスを有する増幅回路を用いてセンサの出力信号を増幅することが行われている。
【０００６】
そのため、増幅回路に対して、非常に低い、低雑音の入力換算雑音特性が求められる。一般に、増幅回路の入力換算雑音は、初段トランジスタの入力換算雑音及び利得の決定や入力端子のバイアス機能を備える帰還抵抗に起因する雑音電流により決定される。
【０００７】
帰還抵抗に起因する雑音電流の大きさは、（４ｋＴ／Ｒ）１／２で表される。ここで、ｋはボルツマン定数であり、Ｔは温度であり、Ｒは帰還抵抗値である。
【０００８】
帰還抵抗の雑音電流を低減するためには、帰還抵抗値Ｒを数Ｇオーム以上にすることが求められる場合がある。
【０００９】
図１は、従来例の増幅回路を示す図である。
【００１０】
図１に示す増幅回路１１０は、被増幅回路から入力した信号を増幅する。
【００１１】
増幅回路１１０は、反転入力端子１１１ａと、非反転入力端子１１１ｂと、出力端子１１１ｃを有する演算増幅器１１１と、帰還抵抗としての電界効果トランジスタ１１２を有する。電界効果トランジスタ１１２のソース端子は、演算増幅器１１１の出力端子１１１ｃと接続され、電界効果トランジスタ１１２のドレイン端子は、演算増幅器１１１の反転入力端子１１１ａと接続される。電界効果トランジスタ１１２のドレイン・ソース間抵抗は、演算増幅器１１１の入力電位を決定するためのバイアス抵抗として用いられる。
【００１２】
増幅回路１１０は、増幅する信号を、演算増幅器１１１の反転入力端子１１１ａに入力し、増幅した信号を、演算増幅器１１１の出力端子１１１ｃから出力する。
【００１３】
雑音電流を低減するためには、電界効果トランジスタ１１２の帰還抵抗値を、１Ｇオーム以上にすることが好ましい。
【００１４】
そこで、増幅回路１１０は、帰還抵抗として電界効果トランジスタ１１２のオフ状態のドレイン・ソース間抵抗を用いている。
【００１５】
増幅回路１１０は、電界効果トランジスタ１２のドレイン・ソース間抵抗値を制御するために、電界効果トランジスタ１１２のゲート端子に対して、しきい値電圧以下のゲート電圧を印加する抵抗補正部１１５を備える。電界効果トランジスタ１１２のオフ状態のドレイン・ソース間抵抗は、例えば、数十Ｍオーム〜数百Ｇオームの範囲で制御され得る。
【００１６】
電界効果トランジスタ１１２のオフ状態のドレイン・ソース間抵抗は、温度により大きく変化するので、抵抗補正部１１５は、温度変化に対して線形に変化する電圧又は電流を出力する温度検出部１１４と、温度検出部１１４が出力する電流又は電圧に基づいて、電界効果トランジスタ１１２のドレイン・ソース間抵抗が所定の値になるように、電界効果トランジスタ１１２のゲート端子に対して、しきい値電圧以下のゲート電圧を印加する制御回路１１５ａを有する。
【００１７】
このように、増幅回路１１０は、電界効果トランジスタ１１２のゲート端子に対して、しきい値電圧以下のゲート電圧を印加することにより、小さな消費電力で、雑音の少ない増幅信号を生成する。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２０１５−１２２６３５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
電界効果トランジスタのオフ状態のドレイン・ソース間抵抗は、ゲート幅又はゲート長の影響を受けて変化する。そのため、製造のバラツキにより電界効果トランジスタのゲート幅又はゲート長が異なると、ドレイン・ソース間抵抗にもバラツキが生じる。また、パッケージへの収容等に起因する寄生抵抗の影響を受け、実際の電界効果トランジスタのドレイン・ソース間抵抗は、設計した抵抗値と異なる値となることがある。
【００２０】
そこで、実際の電界効果トランジスタのオフ状態のドレイン・ソース間抵抗を求めて、ドレイン・ソース間抵抗が所定の値になるように、電界効果トランジスタ１１２のゲート端子に対して印加されるゲート電圧を決定することが望まれる。
【００２１】
本明細書では、電界効果トランジスタのオフ状態のドレイン・ソース間抵抗値を求めることができる増幅回路を提供することを課題とする。
【００２２】
また、本明細書では、増幅回路の電界効果トランジスタのドレイン・ソース間抵抗値を求める方法を提供することを課題とする。
【課題を解決するための手段】
【００２３】
本明細書に開示する増幅回路によれば、反転入力端子と、非反転入力端子と、出力端子とを有する演算増幅器と、上記反転入力端子にドレイン端子が接続され、上記出力端子にソース端子が接続された第１電界効果トランジスタと、ゲート端子に対して、上記第１電界効果トランジスタと同じゲート電圧が印加された場合に、上記第１電界効果トランジスタと同じドレイン・ソース間抵抗値を示す、第２電界効果トランジスタと、上記第１電界効果トランジスタのゲート端子、及び、上記第２電界効果トランジスタのゲート端子に対して、同じゲート電圧を印加する電圧印加部と、を備える。
【００２４】
また、本明細書に開示する方法によれば、反転入力端子と、非反転入力端子と、出力端子とを有する演算増幅器と、上記反転入力端子にドレイン端子が接続され、上記出力端子にソース端子が接続された第１電界効果トランジスタと、ゲート端子に対して、上記第１電界効果トランジスタと同じゲート電圧が印加された場合に、上記第１電界効果トランジスタと同じドレイン・ソース間抵抗値を示す、第２電界効果トランジスタと、上記第１電界効果トランジスタのゲート端子、及び、上記第２電界効果トランジスタのゲート端子に対して、同じゲート電圧を印加する電圧印加部と、を備える増幅回路を用いて、所定の温度において、上記第２電界効果トランジスタのゲート端子に印加する電圧を変化させながら、上記第２電界効果トランジスタのドレイン・ソース間抵抗値を測定する。
【発明の効果】
【００２５】
上述した本明細書に開示する増幅回路によれば、電界効果トランジスタのドレイン・ソース間抵抗値を求めることができる。
【００２６】
また、本明細書に開示する方法によれば、増幅回路が備える電界効果トランジスタのドレイン・ソース間抵抗値を求めることができる。
【図面の簡単な説明】
【００２７】
【図１】従来例の増幅回路を示す図である。
【図２】本明細書に開示する増幅回路の第１実施形態を示す図である。
【図３】電界効果トランジスタのドレイン・ソース間電流とゲート・ソース間電圧との関係を示す図である。
【図４】電界効果トランジスタのドレイン・ソース間抵抗値とゲート・ソース間電圧との関係を示す図である。
【図５】電界効果トランジスタのドレイン・ソース間電流とドレイン・ソース間電圧との関係を示す図である。
【図６】本明細書に開示する増幅回路の第２実施形態を示す図である。
【図７】本明細書に開示する増幅回路の第３実施形態を示す図である。
【図８】（Ａ）は、バッファの一例を示す図であり、（Ｂ）は、バッファの他の例を示す図である。
【図９】本明細書に開示する増幅回路の他の実施形態の要部を示す図である。
【発明を実施するための形態】
【００２８】
以下、本明細書で開示する好ましい増幅回路の第１実施形態を、図を参照して説明する。但し、本発明の技術範囲はそれらの実施形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。
【００２９】
図２は、本明細書に開示する増幅回路の第１実施形態を示す図である。
【００３０】
本実施形態の増幅回路１０は、被増幅回路２０から入力した信号を増幅して出力する。
【００３１】
被増幅回路２０は、微小電気機械である可変静電容量センサ２１と、可変静電容量センサ２１に所定の電圧を印加する定電圧源２２を有する。可変静電容量センサ２１としては、例えば、加速度計又はジャイロスコープ等を用いることができる。外力を受けた可変静電容量センサ２１の静電容量が変化すると、可変静電容量センサ２１に蓄えられる電荷量が変化する。増幅回路１０は、可変静電容量センサ２１が出力する電荷変化信号を入力して、増幅された電圧信号を出力する。
【００３２】
増幅回路１０は、反転入力端子１１ａと、非反転入力端子１１ｂと、出力端子１１ｃを有する演算増幅器１１と、帰還静電容量としてのコンデンサ１３と、帰還抵抗としての電界効果トランジスタ１２を備える。被増幅回路２０の出力信号は、反転入力端子１１ａに入力され、演算増幅器１１の出力信号は出力端子１１ｃから出力される。非反転入力端子１１ｂは接地される。本実施形態の電界効果トランジスタ１２は、Ｐチャネルであるが、Ｎチャネルの電界効果トランジスタを用いてもよい。
【００３３】
コンデンサ１３は、出力端子１１ｃと反転入力端子１１ａとの間に配置され、電荷を検出するために用いられる。電界効果トランジスタ１２のソース端子は、出力端子１１ｃと接続され、電界効果トランジスタ１２のドレイン端子は、反転入力端子１１ａと接続される。電界効果トランジスタ１２のドレイン・ソース間抵抗は、演算増幅器１１の入力電位を決定するためのバイアス抵抗として用いられる。
【００３４】
次に、増幅回路１０の基本的な動作を以下に説明する。
【００３５】
被増幅回路２０の定電圧源２２の電圧をＶ０として、被増幅回路２０の可変静電容量センサ２１の静電容量がΔＣ変化すると、可変静電容量センサ２１に蓄えられる電荷量は、ΔＱ＝ΔＣ×Ｖ０だけ変化する。増幅回路１０のコンデンサ１３の静電容量をＣｆとすると、可変静電容量センサ２１の静電容量がΔＣ変化することにより、コンデンサ１３の端子間の電位差の変化ΔＶｆは、ΔＶｆ＝ΔＱ／Ｃｆ＝ΔＣ×Ｖ０／Ｃｆとなる。
【００３６】
演算増幅器１１の非反転入力端子１１ｂは接地されており、非反転入力端子１１ｂと反転入力端子１１ａとは仮想短絡しているので、反転入力端子１１ａの電位もゼロとなるため、出力端子１１ｃの電圧は、ΔＣ×Ｖ０／Ｃｆとなる。このようにして、可変静電容量センサ２１の静電容量変化ΔＣが、演算増幅器１１の出力電圧として取り出される。
【００３７】
ここで、演算増幅器１１の反転入力端子１１ａが直流的に開放されていると、リーク電流の流入によってコンデンサ１３が充電されるので、演算増幅器１１の出力電圧が変動する。そこで、帰還抵抗としての電界効果トランジスタ１２を、出力端子１１ｃと反転入力端子１１ａとの間に配置して、直流分をバイアスしている。具体的には、電界効果トランジスタ１２のドレイン・ソース間抵抗が、帰還抵抗として用いられる。なお、電界効果トランジスタ１２によりバイアスされる直流分には、低い周波数の交流成分も含まれる。可変静電容量センサ２１の静電容量変化の周期は、例えば、数ｋＨｚの大きさであり、この周波数以上の交流成分は、コンデンサ１３を通って帰還される。
【００３８】
可変静電容量センサ２１の出力信号のレベルは非常に小さく、また、可変静電容量センサ２１の出力インピーダンスは非常に高い。そのため、増幅回路１０は、非常に低い、低雑音の入力換算雑音電流特性が求められる。そこで、増幅回路１０では、帰還抵抗値を大きくすることにより、低雑音の入力換算雑音特性を実現している。増幅回路１０は、可変静電容量センサ２１の電荷変化信号を増幅するので、帰還抵抗値が高いと帰還抵抗を流れる電流は少なくなるため、雑音電流を低減できる。
【００３９】
また、増幅回路１０は、集積回路として形成されることが好ましい。
【００４０】
そこで、本実施形態では、帰還抵抗として電界効果トランジスタのオフ状態のドレイン・ソース間抵抗を用いることにより、増幅回路１０の集積化を可能にしている。
【００４１】
以下、電界効果トランジスタのオフ状態のドレイン・ソース間抵抗について、説明する。
【００４２】
図３は、電界効果トランジスタのドレイン・ソース間電流とゲート・ソース間電圧との関係を示す図である。図４は、電界効果トランジスタのドレイン・ソース間抵抗値とゲート・ソース間電圧との関係を示す図である。
【００４３】
図３に示すように、ドレイン・ソース間電圧ＶＤＳが一定の下では、しきい値電圧ＶＴＨよりも低いゲート・ソース間電圧ＶＧＳが印加された状態（オフ状態）では、電界効果トランジスタのドレイン・ソース間電流ＩＤＳは非常に小さい。
【００４４】
これは、図４に示すように、電界効果トランジスタのオフ状態の抵抗（以下、オフ抵抗ともいう）であるドレイン・ソース間抵抗ＲＤＳが、数十Ｍオーム〜数百Ｇオームの大きさを有するためである。
【００４５】
増幅回路１０では、このオフ状態のドレイン・ソース間抵抗ＲＤＳを、帰還抵抗として用いることにより、非常に低い、低雑音の入力換算雑音特性を実現している。
【００４６】
このオフ状態のドレイン・ソース間抵抗ＲＤＳは、ゲート・ソース間電圧ＶＧＳとしきい値電圧ＶＴＨとの差（ＶＧＳ−ＶＴＨ）の指数関数の逆数に比例して変化する。
【００４７】
ここで、電界効果トランジスタのしきい値電圧ＶＴＨは温度に対して線形に変化する。温度が高くなると、しきい値電圧ＶＴＨは減少し、温度が低くなると、しきい値電圧ＶＴＨは増加する。このように、温度変化によりしきい値電圧ＶＴＨが変化すると、ゲート・ソース間電圧ＶＧＳとしきい値電圧ＶＴＨとの差（ＶＧＳ−ＶＴＨ）の逆数が変化するので、ドレイン・ソース間抵抗ＲＤＳが指数関数的に変化する。
【００４８】
そこで、増幅回路１０では、温度変化によるドレイン・ソース間抵抗ＲＤＳの変動を補正する抵抗補正部１５（図２参照）を有する。
【００４９】
図４に示すように、ゲート・ソース間電圧ＶＧＳが一定の場合、しきい値電圧ＶＴＨが変化することにより、温度が高くなると、ドレイン・ソース間抵抗ＲＤＳは低くなり、一方、温度が低くなると、ドレイン・ソース間抵抗ＲＤＳは高くなる。
【００５０】
そこで、抵抗補正部１５は、ゲート・ソース間電圧ＶＧＳとしきい値電圧ＶＴＨとの差（ＶＧＳ−ＶＴＨ）が一定になるように、電界効果トランジスタ１２のゲート端子に対して、しきい値電圧以下のゲート電圧ＶＧを印加して、電界効果トランジスタ１２のドレイン・ソース間抵抗ＲＤＳが所定の値になるように制御する。図４に示す例では、ドレイン・ソース間抵抗ＲＤＳが５Ｇオームになるように、ゲート電圧を制御することを示している。
【００５１】
図５は、電界効果トランジスタのドレイン・ソース間電流とドレイン・ソース間電圧との関係を示す図である。
【００５２】
オフ状態の電界効果トランジスタでは、ドレイン・ソース間電流ＩＤＳとドレイン・ソース間電圧ＶＤＳとの間には比例関係があり、比例係数がドレイン・ソース間抵抗ＲＤＳとなる。
【００５３】
演算増幅器１１の反転入力端子１１ａ及び被増幅回路２０の入力抵抗は非常に大きいので、電界効果トランジスタ１２のドレイン・ソース間電圧ＶＤＳは、実質的にゼロとなり、ドレイン・ソース間電圧ＶＤＳは、しきい値電圧よりも低い値となっている。このように、電界効果トランジスタ１２のドレイン・ソース間電圧ＶＤＳは低い値なので、増幅回路１０の動作は、ドレイン・ソース間電流ＩＤＳとドレイン・ソース間電圧ＶＤＳとが線形な関係を有する領域で行われる。
【００５４】
そして、増幅回路１０に求められる帰還抵抗値は、このドレイン・ソース間電流ＩＤＳとドレイン・ソース間電圧ＶＤＳとの比により決定される。
【００５５】
次に、抵抗補正部１５について、以下に更に説明する。
【００５６】
抵抗補正部１５は、電界効果トランジスタ１２との温度差が１０℃以下の位置に配置され、温度変化に対して線形に変化する電圧又は電流を出力する温度検出部１４を有する。抵抗補正部１５は、温度検出部１４が出力する電流又は電圧に基づいて、電界効果トランジスタ１２のドレイン・ソース間抵抗が所定の値になるように、電界効果トランジスタ１２のゲート端子に対して、しきい値電圧以下のゲート電圧を印加する。
【００５７】
抵抗補正部１５は、温度検出部１４が出力する電流又は電圧に基づいて、温度検出部１４の温度を求め、求めた温度に基づいて、電界効果トランジスタ１２のゲート端子に印加するゲート電圧を決定する。
【００５８】
図２に示すように、抵抗補正部１５は、温度検出部１４が出力する電流又は電圧のアナログ信号をデジタル信号に変換するＡＤコンバータ３３と、演算部３１と、記憶部３２と、演算部３１が出力するゲート電圧のデジタル信号をアナログ信号に変換するＤＡコンバータ３４を有する。
【００５９】
記憶部３２は、温度検出部１４が出力する電流又は電圧と温度検出部１４の温度との関係、及び温度検出部１４の温度と電界効果トランジスタ１２のゲート端子に印加するゲート電圧との関係を記憶する。
【００６０】
温度検出部１４が出力する電流又は電圧と温度検出部１４の温度との関係は、温度と、温度検出部１４が出力する電流又は電圧との関係を事前に測定して、記憶部３２に記憶される。温度検出部１４の温度と電界効果トランジスタ１２のゲート端子に印加するゲート電圧との関係は、各温度において、電界効果トランジスタ１２のゲート・ソース間電圧ＶＧＳとしきい値電圧ＶＴＨとの差（ＶＧＳ−ＶＴＨ）が所定の値になるゲート電圧が決定されて、記憶部３２に記憶される。
【００６１】
演算部３１は、記憶部３２が記憶する温度検出部１４が出力する電流又は電圧と温度検出部１４の温度との関係を参照して、温度検出部１４が出力する電流又は電圧に基づいて、温度検出部１４の温度を求める。また、演算部３１は、記憶部３２が記憶する温度検出部１４の温度と電界効果トランジスタ１２のゲート端子に印加するゲート電圧との関係を参照して、求めた温度に基づいて、電界効果トランジスタ１２のゲート端子に印加するゲート電圧を決定する。
【００６２】
各温度において、電界効果トランジスタ１２のゲート端子に印加されるゲート電圧と、電界効果トランジスタ１２のドレイン・ソース間抵抗値との関係を測定することについては後述する。
【００６３】
抵抗補正部１５は、温度検出部１４の温度が、電界効果トランジスタ１２の温度と同じであると仮定して、電界効果トランジスタ１２に印加するゲート電圧を決定する。従って、温度検出部１４の温度と、電界効果トランジスタ１２の温度との差は近いことが好ましい。
【００６４】
この観点から、温度検出部１４と電界効果トランジスタとの温度差は、好ましくは５℃以下、より好ましくは１℃以下、更に好ましくは０．５℃以下、より更に好ましくは０．１℃以下である。
【００６５】
次に、電界効果トランジスタ１２のゲート端子に印加されるゲート電圧と、電界効果トランジスタ１２のソース・ドレイン間抵抗値との関係の測定について、以下に説明する。
【００６６】
図２に示すように、増幅回路１０は、電界効果トランジスタ４０を備える。電界効果トランジスタ４０は、所定の温度において、ゲート端子に対して、電界効果トランジスタ１２と同じゲート電圧が印加された場合に、電界効果トランジスタ１２と同じドレイン・ソース間抵抗値を示す。
【００６７】
抵抗補正部１５は、電界効果トランジスタ１２のゲート端子、及び、電界効果トランジスタ４０のゲート端子に対して、同じゲート電圧を印加する電圧印加部として機能する。
【００６８】
電界効果トランジスタ１２及び電界効果トランジスタ４０は、同じ温度において、同じゲート電圧が印加された場合に、同じドレイン・ソース間抵抗値を示す。
【００６９】
電界効果トランジスタ１２及び電界効果トランジスタ４０は、同一のゲート電圧とドレイン・ソース間抵抗値との関係を有する観点から、同一のゲート長及びゲート幅を有することが好ましい。また、電界効果トランジスタ１２及び電界効果トランジスタ４０は、同一のしきい値電圧を有することが好ましい。また、電界効果トランジスタ１２及び電界効果トランジスタ４０は、同じ温度において、同一のゲート・ソース間電圧とドレイン・ソース抵抗の関係（図４に示す関係）を有することが好ましい。
【００７０】
このような観点から、電界効果トランジスタ１２及び電界効果トランジスタ４０は、同一の製造工程を用いて、同じ製造条件で形成されることが好ましい。
【００７１】
本明細書において、電界効果トランジスタ１２及び電界効果トランジスタ４０が、同じ温度において、同じゲート電圧が印加された場合に、同じドレイン・ソース間抵抗値を示すことは、電界効果トランジスタ４０のドレイン・ソース間抵抗値と電界効果トランジスタ１２のドレイン・ソース間抵抗値との差と、電界効果トランジスタ１２のドレイン・ソース間抵抗値との比が、好ましくは１０％以下、より好ましくは５％以下、更に好ましくは１％以下であることをいう。
【００７２】
電界効果トランジスタ４０のドレイン端子に接続されたパッド４１と、電界効果トランジスタ４０のソース端子に接続されたパッド４２は、抵抗測定装置５０に接続される。
【００７３】
所定の温度において、抵抗補正部１５を用いて、電界効果トランジスタ１２及び電界効果トランジスタ４０のゲート端子に印加する電圧（しきい値電圧以下）を変化させながら、電界効果トランジスタ４０のドレイン・ソース間抵抗値が、抵抗測定装置５０により測定される。
【００７４】
このようにして、所定の温度において、電界効果トランジスタ４０のゲート端子に印加されるゲート電圧と、電界効果トランジスタ４０のドレイン・ソース間抵抗値との関係が得られる。
【００７５】
上述したように、電界効果トランジスタ１２及び電界効果トランジスタ４０は、同じ温度において、同じゲート電圧が印加された場合に、同じドレイン・ソース間抵抗値を示すので、電界効果トランジスタ４０に対して測定された関係は、電界効果トランジスタ１２に対しても適用可能である。
【００７６】
そこで、所定の温度において、電界効果トランジスタ４０を用いて測定されたゲート電圧とドレイン・ソース間抵抗値との関係に基づいて、電界効果トランジスタ１２のゲート・ソース間電圧ＶＧＳとしきい値電圧ＶＴＨとの差（ＶＧＳ−ＶＴＨ）が所定の値になるゲート電圧が決定されて、記憶部３２に記憶される。
【００７７】
上述した電界効果トランジスタ４０のゲート端子に印加されるゲート電圧と、電界効果トランジスタ４０のドレイン・ソース間抵抗値との関係の測定は、増幅回路１０が動作する温度範囲にわたって行われる。
【００７８】
上述した本実施形態の増幅回路１０によれば、電界効果トランジスタ４０のオフ状態のドレイン・ソース間抵抗値を測定し、この測定値に基づいて、所定の温度における電界効果トランジスタ１２のゲート電圧とドレイン・ソース間抵抗値との関係を求めることができる。そして、抵抗補正部１５が温度の影響を補正して、帰還抵抗である電界効果トランジスタ１２のドレイン・ソース間抵抗値をより精確に制御できる。
【００７９】
抵抗補正部１５は、温度検出部１４の温度変化に対応して、電界効果トランジスタ１２のゲート端子に印加するゲート電圧を生成するが、温度検出部１４の温度は、例えば秒単位の間隔で変化するので、抵抗補正部１５の動作に伴う消費電力は小さい。
【００８０】
次に、上述した増幅回路の第２及び第３実施形態を、図６及び図７を参照しながら、以下に説明する。第２及び第３実施形態について特に説明しない点については、上述の第１実施形態に関して詳述した説明が適宜適用される。また、同一の構成要素には同一の符号を付してある。
【００８１】
図６は、本明細書に開示する増幅回路の第２実施形態を示す図である。
【００８２】
本実施形態の増幅回路１０は、電界効果トランジスタ４０に接続するコンデンサ４３を備える。コンデンサ４３は、電界効果トランジスタ４０のドレイン端子に接続される第１端子４３ａと、接地される第２端子４３ｂとを有する。なお、コンデンサ４３の第１端子４３ａは、電界効果トランジスタ４０のソース端子に接続されていてもよい。
【００８３】
コンデンサ４３の第１端子４３ａは、パッド４１とも接続している。
【００８４】
抵抗として機能する電界効果トランジスタ４０と、コンデンサ４３とによりローパスフィルタが形成される。
【００８５】
パッド４１及びパッド４２は、周波数解析装置５１と接続されて、ローパスフィルタの周波数特性が測定可能となる。
【００８６】
電界効果トランジスタ４０のドレイン・ソース間抵抗ＲＤＳと、コンデンサ４３の静電容量Ｃとにより、ローパスフィルタのカットオフ周波数ｆｃ＝１／（２πＲＤＳＣ）が表される。ここで、コンデンサ４３の静電容量Ｃは既知である。
【００８７】
第１実施形態において説明したように、所定の温度において、抵抗補正部１５を用いて、電界効果トランジスタ１２及び電界効果トランジスタ４０のゲート端子に印加する電圧（しきい値電圧以下）を変化させながら、各ゲート電圧におけるローパスフィルタの周波数特性が、周波数解析装置５１により測定される。そして、測定された各ゲート電圧におけるローパスフィルタの周波数特性に基づいて、ローパスフィルタのカットオフ周波数ｆｃが決定され、カットオフ周波数ｆｃに基づいて、電界効果トランジスタ４０のドレイン・ソース間抵抗ＲＤＳが求められる。
【００８８】
上述した第１実施形態では、Ｇオーム以上の高い抵抗値を測定可能な抵抗測定装置を用いて、電界効果トランジスタ４０のドレイン・ソース間抵抗ＲＤＳを測定していた。このような抵抗測定装置は、価格も高いので、使用することが困難な場合がある。
【００８９】
本実施形態の増幅回路１０によれば、一般に入手が容易な周波数解析装置を用いて、Ｇオーム以上の高い抵抗値を示す電界効果トランジスタ４０のドレイン・ソース間抵抗ＲＤＳを測定可能である。
【００９０】
また、本実施形態の増幅回路は、上述した第１実施形態と同様の効果を奏する。以上が、第２実施形態の増幅回路の説明である。
【００９１】
上述した第１実施形態及び第２実施形態の増幅回路では、電界効果トランジスタ４０のドレイン・ソース間抵抗ＲＤＳの測定は、増幅回路１０がパッケージに収容される前であり、基板上に複数の増幅回路１０が配置された状態で、行われていた。
【００９２】
一方、増幅回路１０が、増幅装置として個々にパッケージに収容された状態において、電界効果トランジスタ４０のドレイン・ソース間抵抗ＲＤＳを測定することが望まれる場合もある。
【００９３】
そこで、増幅回路１０が、増幅装置として個々にパッケージに収容された状態において、電界効果トランジスタ４０のドレイン・ソース間抵抗ＲＤＳを測定可能な増幅回路の第３実施形態を、図７を参照しながら、以下に説明する。
【００９４】
図７は、本明細書に開示する増幅回路の第３実施形態を示す図である。
【００９５】
本実施形態の増幅回路１０は、第２実施形態と同様に、電界効果トランジスタ４０に接続するコンデンサ４３を備える。コンデンサ４３は、電界効果トランジスタ４０のソース端子に接続される第１端子４３ａと、接地される第２端子４３ｂを有する。
【００９６】
抵抗として機能する電界効果トランジスタ４０と、コンデンサ４３とによりローパスフィルタが形成される。
【００９７】
また、増幅回路１０は、電界効果トランジスタ４０のドレイン端子に接続されるバッファ４４ａと、電界効果トランジスタ４０のソース端子に接続されるバッファ４４ｂを備える。
【００９８】
バッファ４４ａは、保護回路４５ａを介して、パッド４１と接続する。バッファ４４ｂは、保護回路４５ｂを介して、パッド４２と接続する。
【００９９】
パッド４１及びパッド４２は、周波数解析装置５１と接続されて、ローパスフィルタの周波数特性が測定可能となる。
【０１００】
バッファ４４ａ、４４ｂ、保護回路４５ａ、４５ｂ、コンデンサ４３及び電界効果トランジスタ４０は、電界効果トランジスタ１２及び演算増幅器１１等の他の回路と共に集積化されて１つのパッケージに収容可能である。
【０１０１】
保護回路４５ａ、４５ｂは、パッド４１，４２を介した外部からの電気的衝撃から、増幅回路１０内の素子を保護する機能を有する。保護回路４５ａ、４５ｂとしては、例えば、静電気保護回路（ＥＳＤ保護回路）を用いることができる。
【０１０２】
バッファ４４ａ、４４ｂは、保護回路４５ａ、４５ｂから流れるリーク電流が、電界効果トランジスタ４０に流れることを防止する。電界効果トランジスタ４０に対して保護回路４５ａ、４５ｂからリーク電流が流れると、電界効果トランジスタ４０のドレイン・ソース間抵抗値が変化する。
【０１０３】
保護回路４５ａ、４５ｂは、パッド４１、４２からの静電気等の電気的衝撃が、増幅回路１０の内部に印加することを防止するが、電界効果トランジスタ４０のドレイン・ソース間抵抗値の測定に対して影響を与えるリーク電流を生成する。
【０１０４】
そこで、バッファ４４ａ、４４ｂを、保護回路４５ａ、４５ｂと電界効果トランジスタ４０との間に配置して、保護回路４５ａ、４５ｂからのリーク電流が電界効果トランジスタ４０に流れることが防止される。
【０１０５】
図８（Ａ）は、バッファの一例を示す図であり、図８（Ｂ）は、バッファの他の例を示す図である。
【０１０６】
図８（Ａ）に示すバッファは、電界効果トランジスタ６１及び抵抗６２を有する。電界効果トランジスタ６１のゲート端子は、パッド６０ａと接続する。パッド６０ａは、保護回路又はバッファと接続する。電界効果トランジスタ６１のドレイン端子は、電源電圧等の電圧源と接続する。電界効果トランジスタ６１のソース端子は、抵抗６２を介して接地される。また、電界効果トランジスタ６１のソース端子は、パッド６０ｂと接続する。パッド６０ｂは、保護回路又はバッファと接続する。
【０１０７】
周波数解析装置５１がローパスフィルタの周波数特性を測定する交流信号が適切なＤＣバイアス電圧と共に電界効果トランジスタ６１のゲート端子に印加されると、電界効果トランジスタ６１はオン状態となり、周波数解析装置５１が生成する交流信号に応じて、パッド６０ｂから信号が出力される。
【０１０８】
一方、保護回路４５ａ、４５ｂから流れるリーク電流が電界効果トランジスタ６１のゲート端子に印加されても、リーク電流は遮断され、且つ電界効果トランジスタ６１はオン状態とはならないので、保護回路４５ａ、４５ｂのリーク電流による電界効果トランジスタ４０のドレイン・ソース間抵抗値の測定への影響が防止される。
【０１０９】
図８（Ｂ）に示すバッファでは、図８（Ａ）のバッファの抵抗が、電界効果トランジスタ６３に置き換えられている点が、図８（Ａ）のバッファとは異なっている。電界効果トランジスタ６３のゲート端子には、電圧Ｖｂが印加されており、常にオン状態となっている。
【０１１０】
バッファ４４ａとバッファ４４ｂとは、同じ回路であってもよいし、異なる回路を用いていてもよい。また、図８ではＮチャネルの電界効果トランジスタを用いてバッファを構成しているが、Ｐチャネルの電界効果トランジスタを用いてもよい。
【０１１１】
上述した本実施形態の増幅回路１０によれば、増幅回路１０がパッケージに収容された状態でも、電界効果トランジスタ４０のドレイン・ソース間抵抗値を測定可能である。
【０１１２】
また、本実施形態の増幅回路は、上述した第１実施形態と同様の効果を奏する。
【０１１３】
本発明では、上述した実施形態の増幅回路は、本発明の趣旨を逸脱しない限り適宜変更が可能である。また、一の実施形態が有する構成要件は、他の実施形態にも適宜適用することができる。
【０１１４】
例えば、上述した各実施形態では、抵抗補正部１５は、電界効果トランジスタ１２のゲート電圧としきい値電圧との差が所定の値になるように制御していたが、電界効果トランジスタ１２のドレイン・ソース間抵抗が所定の値になるように制御してもよい。
【０１１５】
また、上述した各実施形態では、増幅回路は、単相入力及び単相出力であったが、差動入力及び差動出力型であっても良い。
【０１１６】
図９は、本明細書に開示する増幅回路の更に他の実施形態の要部を示す図である。
【０１１７】
図９に示す実施形態では、演算増幅器１１は、差動型の信号を入力する反転入力端子１１ａ及び非反転入力端子１１ｂと、差動型の信号を出力する正出力端子１１ｄ及び負出力端子１１ｅを有する。正出力端子１１ｄと反転入力端子１１ａとの間には、第１電界効果トランジスタ１２ａが配置され、負出力端子１１ｅと非反転入力端子１１ｂとの間には、第２電界効果トランジスタ１２ｂが配置される。第１電界効果トランジスタ１２ａのソース端子は、正出力端子１１ｄと接続され、第１電界効果トランジスタ１２ａのドレイン端子は、反転入力端子１１ａと接続される。また、第２電界効果トランジスタ１２ｂのソース端子は、負出力端子１１ｅと接続され、第２電界効果トランジスタ１２ｂのドレイン端子は、非反転入力端子１１ｂと接続される。
【０１１８】
第１電界効果トランジスタ１２ａのゲート端子は、第３電界効果トランジスタ４０ａのゲート端子と接続される。第３電界効果トランジスタ４０ａは、第１電界効果トランジスタ１２ａと同じゲート電圧が印加された場合に、第１電界効果トランジスタ１２ａと同じドレイン・ソース間抵抗値を示す。また、第２電界効果トランジスタ１２ｂのゲート端子は、第４電界効果トランジスタ４０ｂのゲート端子と接続される。第４電界効果トランジスタ４０ｂは、第２電界効果トランジスタ１２ｂと同じゲート電圧が印加された場合に、第２電界効果トランジスタ１２ｂと同じドレイン・ソース間抵抗値を示す。
【０１１９】
第１電界効果トランジスタ１２ａ及び第３電界効果トランジスタ４０ａのゲート端子に対しては、抵抗補正部が、第１電界効果トランジスタ１２ａのドレイン・ソース間抵抗が所定の値になるように、しきい値電圧以下のゲート電圧を印加する。同様に、第２電界効果トランジスタ１２ｂ及び第４電界効果トランジスタ４０ｂのゲート端子に対しては、抵抗補正部が、第２電界効果トランジスタ１２ｂのドレイン・ソース間抵抗が所定の値になるように、しきい値電圧以下のゲート電圧を印加する。
【符号の説明】
【０１２０】
１０    増幅回路
１１    演算増幅器
１１ａ    反転入力端子
１１ｂ    非反転入力端子
１１ｃ    出力端子
１２、１２a、１２ｂ    電界効果トランジスタ
１３    コンデンサ
１４    温度検出部
１５    抵抗補正部（電圧印加部）
２０    被増幅回路
２１    可変静電容量センサ
２２    定電圧源
３１    演算部
３２    記憶部
３３    ＡＤコンバータ
３４    ＤＡコンバータ
３５    定電圧源
４０、４０ａ、４０ｂ    電界効果トランジスタ
４１    パッド
４２    パッド
４３    コンデンサ
４３a    第１端子
４３ｂ    第２端子
４４ａ    バッファ
４４ｂ    バッファ
４５ａ    保護回路
４５ｂ    保護回路
５０    抵抗測定装置
５１    周波数解析装置
６０ａ    パッド
６０ｂ    パッド
６１    電界効果トランジスタ
６２    抵抗
６３    電界効果トランジスタ
【図１】
2018137620.tif 000003
【図２】
2018137620.tif 000004
【図３】
2018137620.tif 000005
【図４】
2018137620.tif 000006
【図５】
2018137620.tif 000007
【図６】
2018137620.tif 000008
【図７】
2018137620.tif 000009
【図８】
2018137620.tif 000010
【図９】
2018137620.tif 000011