(57)【要約】【課題】炭化シリコン基板に対するオーミック電極への炭素の析出を抑制するとともに、オーミック電極と配線とを効率的に形成可能な技術を提供する。【解決手段】半導体装置の製造方法は、炭化シリコンを材料とする半導体基板と半導体基板上に配置された層間絶縁膜と層間絶縁膜内に埋め込まれてシリコンを材料とする配線とを有するウエハを準備する工程と、層間絶縁膜に、半導体基板の表面に至るオーミック電極用ホールと配線の表面に至る配線用ホールとを形成する工程と、オーミック電極用ホール内の半導体基板の表面にシリコン層を形成する工程と、オーミック電極用ホール内のシリコン層の表面と配線用ホール内の配線の表面とに金属層を形成する工程と、シリコン層、配線、及び金属層を加熱する工程と、を備える。【選択図】図１
2018050008.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
炭化シリコンを材料とする半導体基板と、前記半導体基板上に配置された層間絶縁膜と、前記層間絶縁膜内に埋め込まれた配線であってシリコンを材料とする配線と、を有するウエハを準備する工程と、
前記層間絶縁膜に、前記半導体基板の表面に至るオーミック電極用ホールと、前記配線の表面に至る配線用ホールと、を形成する工程と、
前記オーミック電極用ホール内の前記半導体基板の前記表面にシリコン層を形成する工程と、
前記オーミック電極用ホール内の前記シリコン層の表面と、前記配線用ホール内の前記配線の表面と、に金属層を形成する工程と、
前記シリコン層、前記配線、及び、前記金属層を加熱する工程、
を備える、製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、ＳｉＣ（炭化シリコン）を半導体材料とする半導体装置にオーミック電極を形成する方法が開示されている。この方法では、ＳｉＣ基板上にＮｉ（ニッケル）とＳｉ（シリコン）の合金層を形成し、その後、熱処理を施してＮｉとＳｉとをシリサイド化することで、オーミック電極を形成する。特許文献１に記載の方法によれば、ＳｉＣ基板からＳｉが供給されるわけではないため、オーミック電極にＣ（炭素）が析出することを抑制できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平７−９９１６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の技術では、オーミック電極以外の配線を形成することについては何ら考慮されていない。このため、特許文献１に記載の半導体装置において配線を形成するためには、オーミック電極を形成する工程とは別に、配線を形成するためのマスク工程やアニール工程を繰り返す必要があり、工程数が増加するという課題があった。この点、本明細書では、ＳｉＣ基板に対するオーミック電極へのＣの析出を抑制するとともに、オーミック電極と配線とを効率的に形成可能な技術を提供する。
【課題を解決するための手段】
【０００５】
本明細書は、半導体装置の製造方法を提供する。この製造方法は、炭化シリコンを材料とする半導体基板と、半導体基板上に配置された層間絶縁膜と、層間絶縁膜内に埋め込まれた配線であってシリコンを材料とする配線と、を有するウエハを準備する工程と、層間絶縁膜に、半導体基板の表面に至るオーミック電極用ホールと、配線の表面に至る配線用ホールと、を形成する工程と、オーミック電極用ホール内の半導体基板の表面にシリコン層を形成する工程と、オーミック電極用ホール内のシリコン層の表面と、配線用ホール内の配線の表面と、に金属層を形成する工程と、シリコン層、配線、及び、金属層を加熱する工程を備える。
【０００６】
なお、上記の「半導体基板の表面」は、半導体基板のどの部分の表面であってもよい。例えば、「半導体基板の表面」は、半導体基板のおもて側の面であってもよいし、半導体基板の裏側の面であってもよい。
【０００７】
この製造方法によれば、オーミック電極用ホールと配線用ホールとに対して同時に金属層を形成し、その後、シリコン層、配線、及び、金属層を加熱する。オーミック電極用ホール内では、シリコン層と金属層とがシリサイド化する。配線用ホール内では、配線と金属層とがシリサイド化する。加熱する工程によって、オーミック電極用のシリサイド膜と配線用のシリサイド膜とを同時に形成することができる。また、この製造方法によれば、オーミック電極用ホール内において、シリサイド化に際してシリコン層内のシリコンと金属層内の金属とが使用されるため、半導体基板（炭化シリコン）からのシリコンの供給はなされない。このため、炭化シリコン内の炭素がシリサイド膜に取り込まれることを抑制でき、結果として、オーミック電極用のシリサイド膜に対する炭素原子の析出を抑制することができる。すなわち、この製造方法によれば、炭化シリコン基板に対するオーミック電極への炭素の析出を抑制するとともに、オーミック電極と配線とを効率的に形成することができる。
【図面の簡単な説明】
【０００８】
【図１】実施例の半導体装置の断面図。
【図２】実施例の半導体装置の製造工程の説明図。
【図３】実施例の半導体装置の製造工程の説明図。
【図４】実施例の半導体装置の製造工程の説明図。
【図５】実施例の半導体装置の製造工程の説明図。
【図６】実施例の半導体装置の製造工程の説明図。
【発明を実施するための形態】
【０００９】
図１は、実施例の半導体装置の断面図である。図１に示す半導体装置１は、プレーナ構造の半導体装置である。半導体装置１は、半導体基板１０を有している。半導体基板１０は、炭化シリコン（以下、ＳｉＣという）により構成されている。半導体基板１０の上面１１は、第１領域１１ａと第２領域１１ｂとを除き、層間絶縁膜２０によって覆われている。層間絶縁膜２０は、シリコン酸化膜により構成されている。
【００１０】
層間絶縁膜２０に、オーミック電極用ホールｈｏが形成されている。オーミック電極用ホールｈｏは、層間絶縁膜２０を貫通して半導体基板１０の上面１１（より詳細には、第１領域１１ａ）に至るコンタクトホールである。オーミック電極用ホールｈｏの内側には、オーミック電極用ホールｈｏの内側面の全体を覆い、かつ、層間絶縁膜２０の上面２１に延伸するシリサイド膜６１が形成されている。シリサイド膜６１は、半導体基板１０の表面（上面１１）において半導体基板１０とオーミック接触しており、オーミック電極として機能する。
【００１１】
層間絶縁膜２０の内部に、配線３０が設けられている。配線３０は、第２領域１１ｂの上部を通過するように伸びている。配線３０と半導体基板１０の間は、層間絶縁膜２０によって絶縁されている。また、第２領域１１ｂの上部の層間絶縁膜２０に、配線用ホールｈｗが形成されている。配線用ホールｈｗは、配線３０の上部の層間絶縁膜２０を貫通して配線３０の上面３１に至るコンタクトホールである。配線用ホールｈｗ内の配線３０の上面３１には、上面３１の全体を覆う低抵抗のシリサイド膜６２が形成されている。シリサイド膜６２は、配線３０の上面３１において、配線３０とオーミック接触している。配線３０は、ポリシリコン（ポリＳｉ）により構成されている。配線３０のポリＳｉには不純物がドープされていてもよい。
【００１２】
図１に示す半導体装置１において、オーミック電極用ホールｈｏに、例えばＡｌ（アルミニウム）やＣｕ（銅）等の金属が埋め込まれることにより、オーミック電極と図示しない外部電極等が電気的に接続される。同様に、配線用ホールｈｗに、例えばＡｌやＣｕ等の金属が埋め込まれることにより、配線３０と図示しない外部電極等が電気的に接続される。
【００１３】
次に、半導体装置１の製造方法について説明する。図２〜図６は、半導体装置の製造工程の説明図である。
【００１４】
まず、図２に示すように、ウエハＷを準備する。ウエハＷは、半導体基板１０と、半導体基板１０の上面１１に配置された層間絶縁膜２０と、層間絶縁膜２０内に埋め込まれた配線３０を有している。ウエハＷは、次のようにして作製できる。まず、ＳｉＣにより構成された半導体基板１０を準備する。半導体基板１０の上面１１に、例えばＣＶＤ法を用いて、高さＨ１までシリコン酸化膜を堆積させる。その後、シリコン酸化膜の上に、例えばＣＶＤ法を用いてポリＳｉ層を形成する。半導体基板１０の上面１１の第２領域１１ｂ上にパターン形成プロセスを施すことで、配線３０を形成する。その後、さらに例えばＣＶＤ法を用いて、高さＨ２までシリコン酸化膜を堆積させる。なお、本実施例において、「パターン形成プロセス」とは例えば、レジスト塗布装置、露光装置、及び、レジスト現像装置を用いてフォトレジストでパターニング後、プラズマエッチング装置を用いてエッチングし、レジスト剥離装置を用いてレジストパターンを剥離することで実現できる。
【００１５】
次に、図３に示すように、ウエハＷにコンタクトホールを形成する。具体的には、層間絶縁膜２０の上面２１からパターン形成プロセスを施すことで、層間絶縁膜２０の上面２１から半導体基板１０の上面１１に至るオーミック電極用ホールｈｏを形成する。同様に、層間絶縁膜２０の上面２１からパターン形成プロセスを施すことで、層間絶縁膜２０の上面２１から配線３０の上面３１に至るコンタクトホール（配線用ホールｈｗ）を形成する。
【００１６】
次に、図４及び図５に示すように、ウエハＷのオーミック電極用ホールｈｏ内の半導体基板１０の上面１１に、ポリＳｉ層４０ａを形成する。具体的にはまず、図４に示すように、例えばＣＶＤ法を用いて、層間絶縁膜２０の上面２１、オーミック電極用ホールｈｏの内面、及び、配線用ホールｈｗの内面の全体を覆うポリＳｉ層４０を形成する。次に、図５に示すように、ポリＳｉ層４０の上面からパターン形成プロセスを施すことで、半導体基板１０の上面１１の第１領域１１ａの周辺（すなわち、オーミック電極用ホールｈｏの内面とその周辺）にのみポリＳｉ層４０ａを残す。
【００１７】
次に、図６に示すように、ウエハＷの表面に金属層５０を形成する。具体的には、例えばＣＶＤ法を用いて、層間絶縁膜２０の上面２１、オーミック電極用ホールｈｏの内面、配線用ホールｈｗの内面の全体を覆う金属層５０を形成する。金属層５０の材料には、例えば、Ｎｉ（ニッケル）、Ｔｉ（チタン）、Ｐｔ（プラチナ）、Ｔａ（タンタル）、Ａｌ、Ｍｏ（モリブデン）の何れか、または、これらの少なくとも１つを含む合金を使用できる。本実施例では、Ｎｉを使用する。
【００１８】
次に、ウエハＷ全体を加熱（アニール）処理する。これによって、ポリＳｉ層４０ａ、配線３０、及び、金属層５０が加熱される。この加熱処理によって、ポリＳｉ層４０ａのＳｉと金属層５０のＮｉとがシリサイド化し、図１で説明したシリサイド膜６１が形成される。また、この加熱処理によって、配線３０のＳｉと金属層５０のＮｉとがシリサイド化し、図１で説明したシリサイド膜６２が形成される。ポリＳｉ層４０ａと配線３０とはいずれも、ポリＳｉにより形成されているため、Ｎｉとシリサイド化するための反応温度は同じである。したがって、一度の加熱処理によって、シリサイド膜６１とシリサイド膜６２とを同時に形成することができる。半導体基板１０と金属層５０の間にポリＳｉ層４０ａが介在しているので、半導体基板１０のＳｉはシリサイド化反応にはほとんど寄与しない。したがって、半導体基板１０内の炭素（Ｃ）がシリサイド膜６１に取り込まれることを抑制することができる。このため、半導体基板１０に対して低抵抗でコンタクトするシリサイド膜６１を形成することができる。その後、エッチング等によって未反応の金属層５０を除去する。これらの工程の結果、図１で説明した半導体装置１を作製することができる。
【００１９】
なお、ＮｉとＳｉＣとのシリサイド化温度は７００℃程度であり、ＮｉとＳｉのシリサイド化温度は３５０℃程度である。上記の加熱処理は、Ｓｉが反応してＳｉＣが反応しない温度である３５０℃以上、７００℃未満で行うことが好ましい。そうすれば、半導体基板１０（ＳｉＣ）内のＳｉと金属層５０内のＮｉとが反応することを、より確実に抑制することができる。
【００２０】
以上に説明したように、本実施例の半導体装置１の製造方法によれば、オーミック電極用ホールｈｏと配線用ホールｈｗとに対して同時に金属層５０を形成し（図６）、その後、ポリＳｉ層４０ａ、配線３０、及び、金属層５０を加熱する。加熱により、オーミック電極用ホールｈｏ内ではポリＳｉ層４０ａと金属層とがシリサイド化し、配線用ホールｈｗ内では配線３０と金属層５０とがシリサイド化する。すなわち、本実施例の半導体装置１の製造方法によれば、加熱工程によって、オーミック電極用ホールｈｏ用のシリサイド膜６１と、配線用ホールｈｗ用のシリサイド膜６２とを同時に形成することができる。したがって、本実施例の半導体装置１の製造方法では、オーミック電極用ホールｈｏ用のシリサイド膜６１と、配線用ホールｈｗ用のシリサイド膜６２とを個別に形成する場合と比較して工程数を削減することができ、半導体装置１製造の効率化を図ることができる。
【００２１】
また、本実施例の半導体装置１の製造方法によれば、オーミック電極用ホールｈｏ内において、シリサイド化に際してポリＳｉ層４０ａ内のＳｉと金属層５０内のＮｉとが反応に使用される。したがって、半導体基板１０（ＳｉＣ）からのＳｉの供給はなされない。このため、半導体基板１０からＳｉが供給されることによって、Ｓｉと炭素（Ｃ）との結合が切れ、余ったＣがシリサイド膜６１に取り込まれる、という現象の発生を抑制することができる。この結果として、本実施例の半導体装置１の製造方法によれば、オーミック電極用のシリサイド膜６１に対する炭素原子の析出を抑制することができる。これにより、シリサイド膜６１の半導体基板１０に対するコンタクト抵抗を低減することができる。
【００２２】
なお、上記実施例の製造方法は、プレーナ構造の半導体装置のほか、トレンチ構造の半導体装置においても採用することができる。また、上記実施例の製造方法における各工程間には、他の工程（例えば、不純物の注入工程、平坦化するための研磨工程、洗浄工程等）を実施してもよい。
【００２３】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を
限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさま
ざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって
技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるもので
はない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであ
り、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００２４】
１：半導体装置
１０：半導体基板
１１：上面
１１ａ：第１領域
１１ｂ：第２領域
２０：層間絶縁膜
２１：上面
３０：配線
３１：上面
４０：ポリＳｉ層
４０ａ：ポリＳｉ層
４１ａ：上面
５０：金属層
６１：シリサイド膜
６２：シリサイド膜
Ｗ：ウエハ
ｈｏ：オーミック電極用ホール
ｈｗ：配線用ホール
【図１】
2018050008.tif 000003
【図２】
2018050008.tif 000004
【図３】
2018050008.tif 000005
【図４】
2018050008.tif 000006
【図５】
2018050008.tif 000007
【図６】
2018050008.tif 000008