(57)【要約】【課題】効率的な電子増倍動作を行う固体撮像素子を実現する。【解決手段】固体撮像素子（１００）は、増倍水平ＣＣＤチャネル（４）に接続された第２のゲート群（３４）に前記固体撮像素子の駆動時の電圧を印加したとき、基板である第１のＮ型領域（２０）、第２のＰ型領域（１４）、および増倍水平ＣＣＤチャネルがパンチスルーし、かつ第１のＮ型領域から増倍水平ＣＣＤチャネルに電荷が注入されないように、前記第２のＰ型領域のウェル濃度が設定されている。【選択図】図１
2018190796.tif 000002
【特許請求の範囲】
【請求項１】
受光部として機能する第３のＮ型領域が、受光した光から光電変換によって生じさせた電気信号を、垂直ＣＣＤチャネル、通常水平ＣＣＤチャネル、および増倍水平ＣＣＤチャネルを形成する第２のＮ型領域へ転送し、さらに出力部から出力し、
前記第３のＮ型領域は、基板である第１のＮ型領域の上に形成された第１のＰ型領域の上に設けられており、
前記増倍水平ＣＣＤチャネルは、前記第２のＮ型領域のうち、前記第１のＮ型領域の上に形成された第２のＰ型領域の上に設けられた領域であり、当該増倍水平ＣＣＤチャネルに電圧を印加するための第２のゲート群が接続されており、
前記通常水平ＣＣＤチャネルは、前記第２のＮ型領域のうち、前記第１のＮ型領域の上に形成された第３のＰ型領域の上に設けられた領域であり、当該通常水平ＣＣＤチャネルに電圧を印加するための第３のゲート群が接続されている固体撮像素子であって、
前記第２のゲート群に前記固体撮像素子の駆動時の電圧を印加したとき、前記第１のＮ型領域、前記第２のＰ型領域、および前記増倍水平ＣＣＤチャネルがパンチスルーし、かつ前記第１のＮ型領域から前記増倍水平ＣＣＤチャネルに電荷が注入されないように、前記第２のＰ型領域のウェル濃度が設定されている
ことを特徴とする固体撮像素子。
【請求項２】
前記第３のゲート群に前記固体撮像素子の駆動時の電圧を印加したとき、前記第１のＮ型領域、前記第３のＰ型領域、および前記通常水平ＣＣＤチャネルがパンチスルーし、かつ前記第１のＮ型領域から前記通常水平ＣＣＤチャネルに電荷が注入されないように、前記第３のＰ型領域のウェル濃度が設定されている
ことを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記第３のＮ型領域で発生した信号電荷の過剰電荷分が前記第１のＮ型領域へオーバーフローし、かつ前記第１のＮ型領域から前記第３のＮ型領域に電荷が注入されないように、前記第１のＰ型領域のウェル濃度が設定されている
ことを特徴とする請求項１または２に記載の固体撮像素子。
【請求項４】
前記固体撮像素子の駆動時において、
前記基板の電位が６Ｖ以上１０Ｖ以下であり、かつ、
前記第２のゲート群に印加される前記電圧が１３Ｖ以上１８Ｖ以下であり、
前記第２のＰ型領域のウェル濃度は、１×１０１５ｃｍ−３以上５×１０１５ｃｍ−３以下である
ことを特徴とする請求項１に記載の固体撮像素子。
【請求項５】
前記固体撮像素子の駆動時において、
前記第３のゲート群に印加される前記電圧が３Ｖ以上５Ｖ以下であり、
前記第３のＰ型領域のウェル濃度は、０．３×１０１５ｃｍ−３以上２×１０１５ｃｍ−３以下である
ことを特徴とする請求項４に記載の固体撮像素子。
【請求項６】
前記第１のＰ型領域のウェル濃度は、０．３×１０１５ｃｍ−３以上２×１０１５ｃｍ−３以下である
ことを特徴とする請求項５に記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子に関し、特に、電子増倍機能を有する固体撮像素子に関する。
【背景技術】
【０００２】
固体撮像素子について、高感度化のためにいくつかの提案がなされてきた。例えば、固体撮像素子の集光率を向上させるための、オンチップマイクロレンズに対する改善、量子効率を向上させるための、受光部の深化に対する提案、およびアンプゲインを向上させるための、出力回路に対する改善がなされてきた。また、固体撮像素子の１つとして、受光部にて受光した光を光電変換し、変換後の信号電荷を増倍することによって高感度化を実現する、電子増倍機能を有する固体撮像素子が特許文献１として開示されている。
【０００３】
電子増倍機能とは、固体撮像素子が信号電荷を転送する転送部の特定のゲートに対して高いゲート印加電圧を印加し、電圧に応じて発生した強電界で信号電荷をアバランシェ増幅させることにより、信号電荷を増幅する機能である。しかしながら、アバランシェ増幅において、信号電荷以外の混入ノイズも増幅される問題、および高いゲート印加電圧によって絶縁膜が劣化し、電子増倍率が経時変化する問題がある。
【０００４】
前記の問題を解決するために、いくつかの従来技術が存在する。例えば、特許文献２には、増倍レジスタを形成するＰ型のウェル領域内のＰ型不純物濃度を、当該ウェル領域が内部に形成されたＰ型のエピタキシャル層内のＰ型不純物濃度よりも高くした電子増倍機能内蔵型の固体撮像素子が開示されている。特許文献２の固体撮像素子は、高抵抗のエピタキシャル層を用いることにより、転送部へ不要なキャリア（電荷）が混入することを抑制している。特許文献３には、電荷増倍を引き起こす高電圧電極の下の半導体の領域について、一続きの電極のうち、当該高電圧電極の手前側にある電極の下の領域よりも高い欠乏度の電荷密度を持つようにドーピングが与えられたＣＣＤ素子が開示されている。特許文献２のＣＣＤ素子は、半導体内の電子が当該半導体の表面に遭遇することを回避させることにより、ゲイン性能の劣化を抑制している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−１７６７２１号公報（１９９５年７月１４日公開）
【特許文献２】特開２０１０−１７７５８８号公報（２０１０年８月１２日公開）
【特許文献３】特開２００８−５３５２３１号公報（２００８年８月２８日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述のような従来技術を用いた固体撮像素子は、いずれも高いゲート印加電圧を必要とするため、多くの電力を消費するという問題がある。さらに、固体撮像素子の発熱による暗電圧悪化の問題、および絶縁膜の劣化による性能劣化や信頼性などの問題も存在する。
【０００７】
本発明の一態様は、低いゲート印加電圧にて駆動する、効率的な電子増倍動作を行う固体撮像素子を実現することを目的とする。
【課題を解決するための手段】
【０００８】
前記の課題を解決するために、本発明の一態様に係る固体撮像素子は、受光部として機能する第３のＮ型領域が、受光した光から光電変換によって生じさせた電気信号を、垂直ＣＣＤチャネル、通常水平ＣＣＤチャネル、および増倍水平ＣＣＤチャネルを形成する第２のＮ型領域へ転送し、さらに出力部から出力し、前記第３のＮ型領域は、基板である第１のＮ型領域の上に形成された第１のＰ型領域の上に設けられており、前記増倍水平ＣＣＤチャネルは、前記第２のＮ型領域のうち、前記第１のＮ型領域の上に形成された第２のＰ型領域の上に設けられた領域であり、当該増倍水平ＣＣＤチャネルに電圧を印加するための第２のゲート群が接続されており、前記通常水平ＣＣＤチャネルは、前記第２のＮ型領域のうち、前記第１のＮ型領域の上に形成された第３のＰ型領域の上に設けられた領域であり、当該通常水平ＣＣＤチャネルに電圧を印加するための第３のゲート群が接続されている固体撮像素子であって、前記第２のゲート群に前記固体撮像素子の駆動時の電圧を印加したとき、前記第１のＮ型領域、前記第２のＰ型領域、および前記増倍水平ＣＣＤチャネルがパンチスルーし、かつ前記第１のＮ型領域から前記増倍水平ＣＣＤチャネルに電荷が注入されないように、前記第２のＰ型領域のウェル濃度が設定されている構成である。
【発明の効果】
【０００９】
前記の構成によれば、低いゲート印加電圧にて駆動する、効率的な電子増倍動作を行う固体撮像素子を提供することができるという効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態１に係る固体撮像素子の平面図である。
【図２】本発明の実施形態１に係る固体撮像素子のゲート構成およびゲートごとのポテンシャルを示す模式図である。
【図３】固体撮像素子の増倍水平ＣＣＤチャネルのうち、隣接するゲート下チャネル間のポテンシャル差と電子増倍率との関係を示す図である。
【図４】本発明の実施形態１に係る固体撮像素子の断面図である。
【図５】本発明の実施形態１に係る固体撮像素子が、一定の基板電位の下、ＣＣＤチャネルに隣接するＰ型領域のウェル濃度と、ＣＣＤチャネルと基板とがパンチスルーを起こすゲート電圧との関係を示す図である。
【図６】本発明の実施形態１に係る固体撮像素子の、増倍水平ＣＣＤチャネルへ印加するゲート印加電圧と、チャネルポテンシャルとの関係を示す図である。
【図７】本発明の実施形態１に係る固体撮像素子の、増倍水平ＣＣＤチャネルへ印加するゲート印加電圧と、チャネルポテンシャルとの関係を示す図である。
【図８】本発明と実施形態１に係る固体撮像素子の、増倍水平ＣＣＤチャネルへ印加するゲート印加電圧と、チャネルへの電荷注入を起こす基板電位との関係を示す図である。
【図９】本発明の実施形態１に係る固体撮像素子において、第１のＰ型領域のウェル濃度と、最適なＯＦＤ抑圧となる基板電圧およびシャッタ動作に必要な基板電圧との関係を示す図である。
【図１０】本発明の実施形態１に係る固体撮像素子において第２のＰ型領域のウェル濃度を設定する処理の一例を示すフローチャートである。
【図１１】本発明の実施形態２に係る固体撮像素子の、通常水平ＣＣＤチャネルへ印加するゲート印加電圧と、チャネルポテンシャルとの関係を示す図である。
【図１２】本発明の実施形態２に係る固体撮像素子の、通常水平ＣＣＤチャネルへ印加するゲート印加電圧と、チャネルポテンシャルとの関係を示す図である。
【図１３】本発明の実施形態２に係る固体撮像素子において第３のＰ型領域のウェル濃度を設定する処理の一例を示すフローチャートである。
【発明を実施するための形態】
【００１１】
〔実施形態１〕
以下、本発明の実施形態１について、図１〜１０を用いて詳細に説明する。
【００１２】
（固体撮像素子の構成）
本実施形態に係る固体撮像素子１００の構成について、図１を用いて以下に説明する。図１は、固体撮像素子１００の概観を示す平面図である。
【００１３】
固体撮像素子１００は、従来の固体撮像素子と同様に、受光部１、垂直ＣＣＤチャネル２、通常水平ＣＣＤチャネル３、増倍水平ＣＣＤチャネル４、および出力部５を備えている。固体撮像素子１００は、受光部１にて受光した光を光電変換した信号電荷を、垂直ＣＣＤチャネル２および通常水平ＣＣＤチャネル３を介して出力することができる。固体撮像素子１００は、増倍水平ＣＣＤチャネル４を構成する電極の１つに、通常水平ＣＣＤチャネル３に印加する電圧より高い電圧を掛けたとき、信号電荷を垂直ＣＣＤチャネル２および通常水平ＣＣＤチャネル３を介して増倍水平ＣＣＤチャネル４に転送する。固体撮像素子１００は、増倍水平ＣＣＤチャネル４において信号電荷をアバランシェ増幅によって増倍した後、出力部５から出力することができる。
【００１４】
受光部１は、受光した光から光電変換によって信号電荷（電気信号）を生じさせることができる。受光部１は、変換後の信号電荷について、垂直ＣＣＤチャネル２へ転送することができる。図示の例において、受光部１はフォトダイオード（ＰＤ）として構成され、固体撮像素子１００中に行列状に多数配置されている。さらに、行列状に多数配置された受光部１は、１列ごとに垂直ＣＣＤチャネル２に接続されている。これにより、多数の受光部１の全体で受光した光は、受光部１の列ごとに、対応する垂直ＣＣＤチャネル２へ転送される。すなわち、１つの受光部１は、固体撮像素子１００における１つの画素に相当する。
【００１５】
垂直ＣＣＤチャネル２は、受光部１から転送された信号電荷について、通常水平ＣＣＤチャネル３へ転送することができる。図示の例において、垂直ＣＣＤチャネル２は複数配置されており、個々の垂直ＣＣＤチャネル２には、１列分に相当する、複数の受光部１が接続されている。複数の垂直ＣＣＤチャネル２は、通常水平ＣＣＤチャネル３に対して、行列状に多数配置された受光部１の内、１行分に相当する複数の受光部１から転送された信号電荷を同時に転送する。すなわち、行列状に多数配置された受光部１のそれぞれで光電変換された信号電荷は、列単位で垂直ＣＣＤチャネル２へ転送された後、行単位で通常水平ＣＣＤチャネル３へ転送される。
【００１６】
通常水平ＣＣＤチャネル３は、垂直ＣＣＤチャネル２から転送された、１行分に相当する信号電荷について、出力することができる。通常水平ＣＣＤチャネル３は、複数の電極から構成されており、垂直ＣＣＤチャネル２からの信号電荷の転送は、後述する第３のゲート群に印加する電圧を制御することによって行われる。通常水平ＣＣＤチャネル３は、増倍水平ＣＣＤチャネル４を構成する電極の１つに、通常水平ＣＣＤチャネル３に接続された第３のゲート群３３に印加する電圧より高い電圧が掛けられたときは、信号電荷を増倍水平ＣＣＤチャネル４に転送する。
【００１７】
増倍水平ＣＣＤチャネル４は、通常水平ＣＣＤチャネル３から転送された信号電荷をアバランシェ増幅によって増幅し、出力部５へ転送することができる。増倍水平ＣＣＤチャネル４は、複数の電極によって構成されており、後述する第２のゲート群に印加する電圧の制御によって、通常水平ＣＣＤチャネル３からの信号電荷の転送を制御する。
【００１８】
出力部５は、増倍水平ＣＣＤチャネル４と電気的に接続されており、増倍水平ＣＣＤチャネル４から転送された信号電荷を出力することができる。出力部５は、例えば信号電荷をさらに増幅して出力するアンプであってもよい。
【００１９】
（固体撮像素子のゲート構成およびポテンシャル）
本実施形態に係る固体撮像素子１００のゲート構成および各ゲートにおけるポテンシャルについて、図２を用いて説明する。図２は、固体撮像素子１００のゲート構成およびゲートごとのポテンシャルを示す模式図である。なお、図示の例において、固体撮像素子１００はＶＤＤとして示された電源から供給された電力によって駆動する。また、図中においてポテンシャルが実線部および点線部にて示されている箇所は、信号電荷の転送などにおけるポテンシャルの変動幅を示している。また、ポテンシャルが斜線部にて示されているＶＤＤおよびＦＤＡは、それぞれ電源およびアンプであり、ゲートではないことを示している。
【００２０】
ＰＤと示された複数の受光部１にて受光した光から光電変換によって生成された信号電荷は、ΦＶ１〜４として示された４種類のゲートが接続されたチャネルで構成された垂直ＣＣＤチャネル２へ転送される。信号電荷は、さらに、ΦＨ１およびΦＨ２の２種類のゲートが接続されたチャネルで構成された通常水平ＣＣＤチャネル３へ転送される。電子増倍を行わない場合は、ΦＨ１およびΦＨ２から信号電荷がそのまま出力される。
【００２１】
増倍水平ＣＣＤチャネル４は、ＥＭ１、ＥＭ２、ＤＣ１、およびＤＣ２の４種類のゲートが接続されたチャネルから構成されている。図示の例において、ＥＭ１およびＥＭ２にて示されたゲートが接続されたチャネルにおいて電子増倍が行われている。電子増倍が行われた後の信号電荷は、出力部５へ転送される。
【００２２】
出力部５は、ＯＧおよびΦＲの２種類のゲートを備えており、アンプとして機能するＦＤＡをさらに備えている。出力部５は、ＯＧにて増倍水平ＣＣＤチャネル４から受け付けた信号電荷を、ＦＤＡにて増幅し、出力する。
【００２３】
（隣接ゲート下チャネル間のポテンシャル差と電子増倍率との関係）
本実施形態に係る固体撮像素子１００を含む、一般的な電子増倍機能を有する固体撮像素子において、増倍水平ＣＣＤチャネルの隣接ゲート下チャネル間のポテンシャル差と電子増倍率との関係について、図３を用いて説明する。図３は、固体撮像素子の増倍水平ＣＣＤチャネルのうち、隣接するゲート下チャネル間のポテンシャル差と電子増倍率との関係を示す図である。
【００２４】
図示の例において、「隣接ゲート下チャネル間チャネルポテンシャル差（増倍水平ＣＣＤチャネル）」は、図２においてＥＭ１で示したゲートが接続されたチャネルと、ＥＭ１に隣接するゲートが接続されたチャネルとの間のポテンシャルの差を示している。「電子増倍率」は、信号電荷がＥＭ１で示したゲートを通過した前後で増倍されたときの増倍率を示している。
【００２５】
いま、ａ、ｂ＞０かつａ＞ｂである２つのポテンシャル差を考えたとき、図示の例のように、ポテンシャル差ａに対する電子増倍率は、ポテンシャル差ｂに対する電子増倍率よりも低いものとなる。換言すれば、高い電子増倍率を有する固体撮像素子を実現するためには、増倍水平ＣＣＤチャネルにおいて、ゲート間のポテンシャルの差が大きくなるように設定することが好適である。
【００２６】
しかしながら、ゲート間のポテンシャルの差を大きくするために、例えばＥＭ１に印加するゲート印加電圧を大きく設定すると、絶縁膜の劣化などの問題が生じる。現在用いられている電子増倍機能を有する固体撮像素子を用いたカメラなどの撮像機器は、特殊用途のハイエンド分野にて用いられている。そのため、固体撮像素子のコストおよび寿命を考慮することなく、高い駆動電圧にて駆動する構成としている。そこで、固体撮像素子の低コスト化および長寿命化を図るために、電子増倍率を高く維持し、かつ従来よりも低いゲート印加電圧にて駆動することが可能な固体撮像素子が要求されている。発明者は、これらの濃度条件などを設定するための方法を新たに見出した。
【００２７】
（固体撮像素子の層構造）
本実施形態に係る固体撮像素子１００の層構造について、図４を用いて説明する。図４は、本実施形態に係る固体撮像素子１００を、図２のＡ−Ａ’線に沿って切断したときの断面図である。
【００２８】
図示の例において、固体撮像素子１００は、図１にて説明した構成に加えて、さらに、第１のＰ型領域１１、第３のＰ型領域１３、第２のＰ型領域１４、第１のＮ型領域２０、第１のゲート群３２、第３のゲート群３３、および第２のゲート群３４を備えている。なお、図示の例において、受光部１は第３のＮ型領域として構成されており、垂直ＣＣＤチャネル２、通常水平ＣＣＤチャネル３、および増倍水平ＣＣＤチャネル４は、第２のＮ型領域として形成されている。
【００２９】
図示の例において、固体撮像素子１００は、基板である第１のＮ型領域２０の上に各種領域を積層することによって構成されている。
【００３０】
第１のＮ型領域２０は、電子によって電気伝導を行う領域であり、例えばシリコン製の基板である。なお、以下の説明において、第１のＮ型領域２０を基板と呼称し、第１のＮ型領域２０の電位を基板電位とも呼称することもある。
【００３１】
受光部１は、第１のＰ型領域１１の上に形成されている。第１のＰ型領域１１は、正孔によって電気伝導を行う領域であり、当該領域のウェル濃度は、ウェル濃度条件Ｐ１によって制限されている。第１のＰ型領域１１は、第１のＮ型領域２０の上に形成されている。すなわち、受光部１、第１のＰ型領域１１、および第１のＮ型領域２０は、この順番で層構造を形成する。第１のＰ型領域１１は、例えば、固体撮像素子１００の表面からの深さが５〜８μｍの位置に形成されることが好適である。
【００３２】
垂直ＣＣＤチャネル２は、固体撮像素子１００の表面に配置され、さらに第１のゲート群３２が上側に接続されている。垂直ＣＣＤチャネル２は、Ｐ型領域の上に形成されている。第１のゲート群３２は、ΦＶ１〜４の４種類のゲートにて構成されている。
【００３３】
通常水平ＣＣＤチャネル３は、固体撮像素子１００の表面かつ垂直ＣＣＤチャネル２に隣接する位置に配置されている。通常水平ＣＣＤチャネル３は、第３のゲート群３３が上側に接続されており、さらに第３のＰ型領域１３の上に形成されている。
【００３４】
第３のゲート群３３は、通常水平ＣＣＤチャネル３に接続されており、当該通常水平ＣＣＤチャネル３の各チャネルに電圧を印加することができる。図示の例において、第３のゲート群３３は、ΦＨ１およびΦＨ２の２種類のゲートで示される。
【００３５】
第３のＰ型領域１３は、正孔によって電気伝導を行う領域であり、当該領域のウェル濃度は、ウェル濃度条件Ｈ３によって制限されている。図示の例において、第３のＰ型領域１３は、第１のＮ型領域２０の上に形成されている。第３のＰ型領域１３は、例えば、固体撮像素子１００の表面からの深さが５〜７μｍの位置に形成されることが好適である。
【００３６】
増倍水平ＣＣＤチャネル４は、固体撮像素子１００の表面かつ通常水平ＣＣＤチャネル３に隣接する位置に配置されている。増倍水平ＣＣＤチャネル４は、第２のゲート群３４が上側に接続されており、さらに第２のＰ型領域１４の上に形成されている。
【００３７】
第２のゲート群３４は、増倍水平ＣＣＤチャネル４の各チャネルに電圧を印加することができる。図示の例において、第２のゲート群３４は、ＥＭ１、ＥＭ２、ＤＣ１、およびＤＣ２の４種類のゲートで示される。
【００３８】
第２のＰ型領域１４は、正孔によって電気伝導を行う領域であり、当該領域のウェル濃度は、ウェル濃度条件Ｈ２によって制限されている。図示の例において、第２のＰ型領域１４は、第１のＮ型領域２０の上かつ第３のＰ型領域１３に隣接する位置に形成されている。第２のＰ型領域１４は、例えば、固体撮像素子１００の表面からの深さが５〜７μｍの位置に形成されることが好適である。
【００３９】
（Ｐ型領域のウェル濃度とパンチスルーを起こすゲート印加電圧の関係）
固体撮像素子は、信号電荷の読み出しなどの動作においてＣＣＤチャネルと基板をパンチスルーさせる必要がある。本実施形態に係る固体撮像素子１００について、ＣＣＤチャネルに隣接するＰ型領域のウェル濃度と、当該ＣＣＤチャネルと基板がパンチスルーを起こすゲート印加電圧の関係を図５に示す。より具体的には、増倍水平ＣＣＤチャネル４と第１のＮ型領域２０とがパンチスルーを起こすために必要な、第２のＰ型領域１４のウェル濃度と第２のゲート群３４に印加する電圧との関係を示す。
【００４０】
図示の例において、基板電位が任意の一定値であるとき、Ｐ型領域のウェル濃度とゲート印加電圧とは、正比例の関係にある。すなわち、低いゲート印加電圧にて駆動する固体撮像素子を実現するためには、ＣＣＤチャネルに当接するＰ型領域のウェル濃度も低く設定すればよいことがわかる。
【００４１】
（増倍水平ＣＣＤチャネルへのゲート印加電圧とチャネルポテンシャルの関係）
本実施形態に係る固体撮像素子１００について、増倍水平ＣＣＤチャネル４に接続された第２のゲート群３４に印加する電圧と、増倍水平ＣＣＤチャネル４のポテンシャルの関係を図６に示す。図６は、本実施形態に係る固体撮像素子１００の、増倍水平ＣＣＤチャネル４へ印加するゲート印加電圧と、チャネルポテンシャルとの関係を示す図である。
【００４２】
図示の例は、第２のＰ型領域１４のウェル濃度を設定するためのウェル濃度条件について、ＮＨ１＞ＮＨ２＞ＮＨ３である３種類のウェル濃度をそれぞれ適用したときのチャネルポテンシャルの違いを示している。また、第２のゲート群３４に印加する電圧の増加量に比べてチャネルポテンシャルの増加量が上回るとき、増倍水平ＣＣＤチャネル４と第１のＮ型領域２０とがパンチスルーを起こしていることを示している。
【００４３】
第２のＰ型ウェル濃度がＮＨ１のとき、図示の範囲において、増倍水平ＣＣＤチャネル４と第１のＮ型領域２０との間でパンチスルーは起こっていない。
【００４４】
ウェル濃度が２のとき、第２のゲート群３４に印加する電圧が０Ｖよりある程度大きい領域において、増倍水平ＣＣＤチャネル４と第１のＮ型領域２０との間でパンチスルーが起きている。
【００４５】
ウェル濃度がＮＨ３のとき、第２のゲート群３４に印加する電圧が０Ｖ未満の領域から、増倍水平ＣＣＤチャネル４と第１のＮ型領域２０との間でパンチスルーが起きている。
【００４６】
図示の例より、第２のＰ型領域１４のウェル濃度が高ければチャネルポテンシャルが低く、第２のＰ型領域１４のウェル濃度が低ければチャネルポテンシャルが高くなり、さらにパンチスルーが広い領域で起こることがわかる。
【００４７】
（ウェル濃度とポテンシャル差との関係）
本実施形態に係る固体撮像素子１００について、第２のＰ型領域１４のウェル濃度の違いによる、第２のゲート群３４の隣接するゲート間のポテンシャル差の違いについて、図７を用いて説明する。図７は、固体撮像素子１００の、増倍水平ＣＣＤチャネル４へ印加するゲート印加電圧と、チャネルポテンシャルとの関係を示す図である。なお、図示の例では、図６にて示したウェル濃度ＮＨ１〜３のうち、ＮＨ１およびＮＨ２を用いて説明する。
【００４８】
増倍水平ＣＣＤチャネル４に接続された第２のゲート群３４のうち、互いに隣接する２つのゲートに印加する電圧が、それぞれ０Ｖと１５Ｖである場合を考える。すなわち、増倍水平ＣＣＤチャネル４の駆動電圧を１５Ｖとした場合を考える。このとき、図示の例より、第２のＰ型領域１４のウェル濃度がＮＨ１のときのポテンシャル差はΔＶｅ１であり、ウェル濃度がＮＨ２のときのポテンシャル差はΔＶｅ２である。また、ΔＶｅ１＜ΔＶｅ２である。すなわち、第２のゲート群３４に印加する電圧が同一であっても、ウェル濃度が低い方が、隣接するゲート下のチャネル間のポテンシャル差を大きくすることができる。したがって、第２のＰ型領域１４のウェル濃度が低い方が、増倍水平ＣＣＤチャネル４における電子増倍率を高く設定することができる。
【００４９】
（ＣＣＤチャネルへのゲート印加電圧と基板電位との関係）
図６および図７の結果から、固体撮像素子１００の第２のＰ型領域１４のウェル濃度、すなわち第２のＰ型領域１４のウェル濃度が低い方がパンチスルーを起こしやすく、さらに電子増倍率を高く設定することができることが示された。
【００５０】
しかしながら、第２のＰ型領域１４のウェル濃度は、他の部材との関係を考慮して設定する必要がある。例えば、増倍水平ＣＣＤチャネル４が基板とパンチスルーを起こした際、基板から増倍水平ＣＣＤチャネル４への電荷注入が発生すると、注入された電荷がノイズとなり、本来の信号電荷の転送に影響を与えるおそれがある。そのため、第２のＰ型領域１４のウェル濃度は、電荷注入が発生しない範囲で低く設定することが好適である。または、基板電位を高く設定することで、基板から増倍水平ＣＣＤチャネル４への電荷注入を発生させないようことが好適である。
【００５１】
本実施形態に係る固体撮像素子１００において、Ｐ型領域ウェル濃度と基板電位との関係について、図８に示す。図８は、固体撮像素子１００の、ＣＣＤチャネルへ接続されたゲート群へ印加するゲート印加電圧と、チャネルへの電荷注入を起こす基板電位との関係を示す図である。なお、図中のウェル濃度ＮＨ１〜３は、図６に記載のウェル濃度ＮＨ１〜３と同一である。また、図８は、増倍水平ＣＣＤチャネル４だけでなく、通常水平ＣＣＤチャネル３に対しても適用できるが、以下の説明では、増倍水平ＣＣＤチャネル４に接続された第２のゲート群３４へ印加するゲート印加電圧と基板電位との関係について説明する。
【００５２】
図示の例からは、第２のゲート群３４へ印加する第２のゲート群３４に印加する電圧が高くなると、増倍水平ＣＣＤチャネル４へ第１のＮ型領域２０から電荷注入を起こさないためには、基板電位も高くする必要があることがわかる。また、ウェル濃度が低くなると、同一の第２のゲート群３４に印加する電圧が印加されたときに、電荷注入を起こす基板電位が高くなることがわかる。
【００５３】
すなわち、パンチスルーが起こりやすく、電子増倍率が高くなるように第２のＰ型領域１４のウェル濃度を低く設定すると、増倍水平ＣＣＤチャネル４へ第１のＮ型領域２０からの電荷注入によるノイズが発生しないように、基板電位を高く設定する必要がある。
【００５４】
（第１のＰ型領域のウェル濃度と基板電圧）
図８の結果から、第２のＰ型領域１４のウェル濃度を低くすると、それに応じて基板電位を高く設定する必要があることが示された。
【００５５】
しかしながら、基板電位は、基板と他の部材との関係を考慮して設定する必要がある。例えば、固体撮像素子１００がオーバーフロードレイン（ＯＦＤ）動作およびシャッタ動作に必要な駆動電圧は、基板電位および受光部１に当接する第１のＰ型領域１１のウェル濃度に応じて設定する必要がある。
【００５６】
受光部１が強い光を受光したときに発生するブルーミング現象を抑圧するために、固体撮像素子１００はＯＦＤ動作を行う必要がある。ＯＦＤ動作は、基板電位の制御によって受光部１で発生した信号電荷のうち、過剰電荷分を基板に排出（オーバーフロー）させるものである。よって、ＯＦＤ動作に必要な駆動電圧（オーバーフロードレイン電圧：ＯＦＤ電圧）は、基板電位を高くすると、それに応じて高くなる。
【００５７】
また、受光部１による受光量を適切な量とするために、固体撮像素子１００はシャッタ動作を行う必要がある。シャッタ動作は、基板電位の制御によって受光部１で発生したすべての電荷を基板に排出させるものであるため、シャッタ動作に必要なシャッタ動作電圧は、基板電位を高く設定すると、それに応じて高くなる。
【００５８】
第１のＰ型領域１１のウェル濃度と、ＯＦＤ電圧およびシャッタ動作電圧に必要な基板電位との関係について、図９を用いて説明する。
【００５９】
図より、ウェル濃度が高くなると、最適なＯＦＤ抑圧となる基板電位およびシャッタ動作電圧は、いずれも高くなる。逆に言えば、基板電位を高く設定すると、第１のＰ型領域のウェル濃度も高くなる。
【００６０】
図６および図７の結果から、パンチスルーが起こりやすく、さらに電子増倍率を高く設定するには、第２のＰ型領域１４のウェル濃度を低く設定することが好適であることが示された。また、図８の結果からは、第２のＰ型領域１４のウェル濃度を低くすると、基板電位を高く設定する必要があることが示された。そして、図９の結果からは、基板電位を高く設定すると、ＯＦＤ電圧およびシャッタ動作電圧を高く設定する必要があること、および第１のＰ型領域１１のウェル濃度を高く設定する必要があることが示された。逆に言えば、第２のＰ型領域１４のウェル濃度は、基板電位との間でバランスをとって設定する必要がある。例えば、固体撮像素子１００を用いたカメラに供給される電源の仕様に応じて基板電位を設定し、設定した基板電位に応じて第２のＰ型領域１４のウェル濃度を設定することが好適である。なお、第１のＰ型領域１１のウェル濃度は、基板電位に応じて設定されるＯＦＤ電圧およびシャッタ動作の駆動電圧に基づいて設定される。
【００６１】
（第２のＰ型領域のウェル濃度の設定方法）
本実施形態に係る固体撮像素子１００において、第２のＰ型領域１４のウェル濃度の設定方法の一例を、図１０を用いて説明する。図１０は、固体撮像素子１００において第２のＰ型領域１４のウェル濃度を設定する方法の一例を示すフローチャートである。図示の例において、フローチャートは３つの工程として示されているが、これに限定されることはない。
【００６２】
まず、想定されるＯＦＤ電圧およびシャッタ動作電圧に応じて、第１のＰ型領域１１のウェル濃度および第１のＮ型領域２０の電位（基板電位）を設定する（Ｓ１）。設定は、例えば図９に示した関係を満たすように行われる。その場合、通常動作中の基板電位（駆動電位）に対して、最適なＯＦＤ抑圧となる基板電圧およびシャッタ動作に必要な基板電圧が、当該元の基板電位からの変位量の合計値が最小となるように、通常動作中の基板電位および第１のＰ型領域１１のウェル濃度を設定する。
【００６３】
次に、電荷注入を起こす基板電位、第２のＰ型領域１４のウェル濃度、および第２のゲート群３４へ印加する電圧の関係を示す情報から、第２のＰ型領域１４のウェル濃度と第２のゲート群３４に印加する電圧の関係を示す情報を得る（Ｓ２）。第２のＰ型領域１４のウェル濃度と第２のゲート群３４に印加する電圧の関係を示す情報は、例えば図８に示したウェル濃度ごとに設定された直線が該当する。より具体的には、図８に、Ｓ１にて設定された第１のＮ型領域の電位（基板電位）を適用したときに、電荷注入を起こさない範囲にある第２のＰ型領域１４のウェル濃度と第２のゲート群３４に印加する電圧の組み合わせを抽出する。
【００６４】
そして、想定される第２のゲート群３４に印加する電圧に応じて、第２のＰ型領域１４のウェル濃度を設定する（Ｓ３）。例えば、図８に示したウェル濃度ごとに設定された直線に対して、第２のゲート群３４に印加する電圧が想定された値であるときに電荷注入を起こさないウェル濃度条件を示す直線を決定する。そして、当該直線に相当するウェル濃度を第２のＰ型領域１４のウェル濃度として設定することで実現できる。
【００６５】
以上の方法によって、固体撮像素子１００の駆動時に想定される電圧が第２のゲート群３４に印加されたとき、基板から増倍水平ＣＣＤチャネル４への電荷注入が起こらないような第２のＰ型領域１４のウェル濃度を設定することができる。例えば、第２のゲート群３４に印加する電圧が１３Ｖ以上１８Ｖ以下であるときに、第２のＰ型領域１４のウェル濃度を１×１０１５ｃｍ−３以上５×１０１５ｃｍ−３以下として設定することができる。このとき、固体撮像素子１００は、増倍水平ＣＣＤチャネル４における電子増倍率を高く維持しつつ、第１のＮ型領域２０から増倍水平ＣＣＤチャネル４への電荷注入によるノイズが発生しない、効率的な電子増倍動作を行うことができる。
【００６６】
また、前述したように、第２のＰ型領域１４のウェル濃度を設定する際、第１のＰ型領域１１のウェル濃度および基板電位も設定されることになる。例えば、基板電位が８Ｖ以上１０Ｖ以下であるときに、第１のＰ型領域１１のウェル濃度を０．３×１０１５ｃｍ−３以上２×１０１５ｃｍ−３以下として設定することができる。このとき、固体撮像素子１００は、ＯＦＤ電圧を６Ｖ以上１０Ｖ以下として設定および駆動させることができる。
【００６７】
〔実施形態２〕
本発明の実施形態２について、図４、１１〜１３を用いて説明する。
【００６８】
（固体撮像素子の構成）
本実施形態に係る固体撮像素子１００の構成は、一部構成を除き、前記実施形態１と同様である。本実施形態において、固体撮像素子１００は、第１のＮ型領域２０、第３のＰ型領域１３、および通常水平ＣＣＤチャネル３がパンチスルーし、かつ第１のＮ型領域２０から通常水平ＣＣＤチャネル３に電荷が注入されない構成である。
【００６９】
（ウェル濃度条件とポテンシャル差との関係）
本実施形態に係る固体撮像素子１００について、第３のＰ型領域１３のウェル濃度条件の違いによる、第３のゲート群３３の隣接するゲート間のポテンシャル差の違いについて、図１１および図１２を用いて説明する。図１１は、固体撮像素子１００の、通常水平ＣＣＤチャネル３へ印加するゲート印加電圧と、チャネルポテンシャルとの関係を示す図である。なお、図１１は、図７を通常水平ＣＣＤチャネル３に適用したものであり、図中のウェル濃度ＮＨ１およびＮＨ２は、図７に示したものと同様である。図１２は、図１１と同様の構成であるが、ウェル濃度ＮＨ１とＮＨ３を比較したものである。なお、ウェル濃度ＮＨ３は、図６に示したものと同様である。
【００７０】
通常水平ＣＣＤチャネル３において、信号電荷は増倍されないため、互いに隣接する２つのゲートの下のチャネル間のポテンシャル差は、増倍水平ＣＣＤチャネル４の場合よりは小さいものでよい。しかしながら、通常水平ＣＣＤチャネル３における信号電荷の転送効率（ＴＥ）は、ＴＥ＝ｆ（Ｅｍｉｎ，Ｌ）∝ΔＶ／Ｌ４にて決定される。ここで、Ｅｍｉｎは最小フリンジ電界であり、ΔＶは隣接ゲートポテンシャル差である。すなわち、隣接ゲートポテンシャル差が大きければ、通常水平ＣＣＤチャネル３における信号電荷の転送効率を高くすることができるので、ポテンシャル差は大きいことが好適である。
【００７１】
通常水平ＣＣＤチャネル３に接続された第３のゲート群３３のうち、互いに隣接する２つのゲートに印加する電圧が、それぞれ０Ｖと３Ｖである場合を考える。通常水平ＣＣＤチャネル３は、増倍水平ＣＣＤチャネル４よりも低いゲート印加電圧にて駆動し、一般的には３Ｖ程度の駆動電圧が用いられるためである。このとき、図１１より、第３のＰ型領域１３のウェル濃度条件がＮＨ１のときのポテンシャル差はΔＶｈ１であり、ウェル濃度条件がＮＨ２のときのポテンシャル差はΔＶｈ２である。また、ΔＶｈ１＜ΔＶｈ２である。すなわち、第３のゲート群３３に印加する電圧が同一であっても、ウェル濃度が低い方が、隣接するゲート下のチャネル間のポテンシャル差を大きくすることができる。したがって、第３のＰ型領域１３のウェル濃度が低い方が、通常水平ＣＣＤチャネル３における転送効率を高く設定することができる。
【００７２】
図１２より、第３のＰ型領域１３のウェル濃度条件がＮＨ３のときのポテンシャル差はΔＶｈ３である。そして、ΔＶｈ１（＜ΔＶｈ２）＜ΔＶｈ３である。したがって、第３のＰ型領域１３のウェル濃度条件がＮＨ３であるとき、もっともポテンシャル差を大きくすることができ、したがって、通常水平ＣＣＤチャネル３における転送効率を高く設定することができる。
【００７３】
（第３のＰ型領域１３のウェル濃度の設定方法）
本実施形態に係る固体撮像素子１００において、第３のＰ型領域１３のウェル濃度の設定方法の一例を、図１３を用いて説明する。図１３は、固体撮像素子１００において第３のＰ型領域１３のウェル濃度を設定する処理の一例を示すフローチャートである。なお、図示の例において、第１のＮ型領域２０の電位（基板電位）は例えば図１０に示した方法によって設定済みであるものとする。
【００７４】
まず、電荷注入を起こす基板電位、第３のＰ型領域１３のウェル濃度、および第３のゲート群３３へ印加する電圧の関係を示す情報から、第３のＰ型領域１３のウェル濃度と第３のゲート群３３に印加する電圧の関係を示す情報を得る（Ｓ１１）。第３のＰ型領域１３のウェル濃度と第３のゲート群３３に印加する電圧の関係を示す情報は、例えば図８に示したウェル濃度ごとに設定された直線が該当する。より具体的には、図８に、設定済みである第１のＮ型領域の電位（基板電位）を適用したときに、電荷注入を起こさない範囲にある第３のＰ型領域１３のウェル濃度と第３のゲート群３３に印加する電圧の組み合わせを抽出する。
【００７５】
そして、想定される第３のゲート群３３に印加する電圧に応じて、第３のＰ型領域１３のウェル濃度を設定する（Ｓ１２）。例えば、図８に示したウェル濃度ごとに設定された直線に対して、第３のゲート群３３に印加する電圧が想定された値であるときに電荷注入を起こさないウェル濃度条件を示す直線を決定する。そして、当該直線に相当するウェル濃度を第３のＰ型領域１３のウェル濃度として設定することで実現できる。
【００７６】
以上の方法によって、固体撮像素子１００の駆動時に想定される電圧が第３のゲート群３３に印加されたとき、基板から通常水平ＣＣＤチャネル３への電荷注入が起こらないような第３のＰ型領域１３のウェル濃度を設定することができる。例えば、第３のゲート群３３に印加する電圧が３Ｖ以上５Ｖ以下であるときに、第３のＰ型領域１３のウェル濃度を０．３×１０１５ｃｍ−３以上２×１０１５ｃｍ−３以下として設定することができる。このとき、増倍水平ＣＣＤチャネル４における電子増倍率を高く維持しつつ、第１のＮ型領域２０から増倍水平ＣＣＤチャネル４への電荷注入によるノイズが発生しない固体撮像素子１００について、通常水平ＣＣＤチャネル３における転送効率を高めることができる。
【００７７】
〔変形例〕
〔まとめ〕
本発明の態様１に係る固体撮像素子（１００）は、受光部（１）として機能する第３のＮ型領域が、受光した光から光電変換によって生じさせた電気信号を、垂直ＣＣＤチャネル（２）、通常水平ＣＣＤチャネル（３）、および増倍水平ＣＣＤチャネル（４）を形成する第２のＮ型領域へ転送し、さらに出力部（５）から出力し、前記第３のＮ型領域は、基板である第１のＮ型領域（２０）の上に形成された第１のＰ型領域（１１）の上に設けられており、前記増倍水平ＣＣＤチャネルは、前記第２のＮ型領域のうち、前記第１のＮ型領域の上に形成された第２のＰ型領域（１４）の上に設けられた領域であり、当該増倍水平ＣＣＤチャネルに電圧を印加するための第２のゲート群（３４）が接続されており、前記通常水平ＣＣＤチャネルは、前記第２のＮ型領域のうち、前記第１のＮ型領域の上に形成された第３のＰ型領域（１３）の上に設けられた領域であり、当該通常水平ＣＣＤチャネルに電圧を印加するための第３のゲート群（３３）が接続されている固体撮像素子であって、前記第２のゲート群に前記固体撮像素子の駆動時の電圧を印加したとき、前記第１のＮ型領域、前記第２のＰ型領域、および前記増倍水平ＣＣＤチャネルがパンチスルーし、かつ前記第１のＮ型領域から前記増倍水平ＣＣＤチャネルに電荷が注入されないように、前記第２のＰ型領域のウェル濃度が設定されている構成である。
【００７８】
前記の構成によれば、固体撮像素子に電圧が印加されて駆動するとき、第１のＮ型領域、第２のＰ型領域、および増倍水平ＣＣＤチャネルがパンチスルーし、かつ第１のＮ型領域から増倍水平ＣＣＤチャネルに電荷が注入されない状態となる。このとき、第１のＮ型領域から増倍水平ＣＣＤチャネルへの電荷注入によるノイズが発生しない範囲で、増倍水平ＣＣＤチャネルのうち、第２のゲート群の隣接するゲート同士にそれぞれ接続されたチャネル間のポテンシャル差を大きく設定することができる。また、第２のＰ型領域のウェル濃度に応じて、第２のゲート群に印加するゲート印加電圧を低く設定することができる。したがって、チャネル間のポテンシャル差に応じた、増倍水平ＣＣＤチャネルにおける電子増倍率を高く維持しつつ、第１のＮ型領域から増倍水平ＣＣＤチャネルへの電荷注入によるノイズが発生しない、低いゲート印加電圧にて駆動する、効率的な電子増倍動作を行う固体撮像素子を提供することができるという効果を奏する。
【００７９】
本発明の態様２に係る固体撮像素子（１００）は、前記態様１において、前記第３のゲート群（３３）に前記固体撮像素子の駆動時の電圧を印加したとき、前記第１のＮ型領域（２０）、前記第３のＰ型領域（１３）、および前記通常水平ＣＣＤチャネル（３）がパンチスルーし、かつ前記第１のＮ型領域から前記通常水平ＣＣＤチャネルに電荷が注入されないように、前記第３のＰ型領域のウェル濃度が設定されている構成としてもよい。
【００８０】
前記の構成によれば、固体撮像素子に電圧が印加されて駆動するとき、第１のＮ型領域、第３のＰ型領域、および通常水平ＣＣＤチャネルがパンチスルーし、かつ第１のＮ型領域から通常水平ＣＣＤチャネルに電荷が注入されない状態となる。これにより、第１のＮ型領域から通常水平ＣＣＤチャネルへの電荷注入によるノイズが発生しない範囲で、通常水平ＣＣＤチャネルのうち、第３のゲート群の隣接するゲート同士にそれぞれ接続されたチャネル間のポテンシャル差を大きく設定することができる。したがって、チャネル間のポテンシャル差に応じた、通常水平ＣＣＤチャネルにおける電荷の転送時間を短くすることによって当該通常水平ＣＣＤチャネルにおける転送効率を高く維持しつつ、第１のＮ型領域から通常水平ＣＣＤチャネルへの電荷注入によるノイズが発生しない、効率的に電荷の転送を行う固体撮像素子を提供することができるという効果を奏する。
【００８１】
本発明の態様３に係る固体撮像素子（１００）は、前記態様１または２において、前記第３のＮ型領域で発生した信号電荷の過剰電荷分が前記第１のＮ型領域（２０）へオーバーフローし、かつ前記第１のＮ型領域から前記第３のＮ型領域に電荷が注入されないように、前記第１のＰ型領域（１１）のウェル濃度が設定されている構成としてもよい。
【００８２】
前記の構成によれば、固体撮像素子は、第３のＮ型領域で発生した過剰電荷を第１のＮ型領域に排出するオーバーフロードレイン動作を行い、かつ第１のＮ型領域から第３のＮ型領域に電荷が注入されない状態となる。これにより、第１のＮ型領域から第３のＮ型領域への電荷注入によるノイズが発生しない範囲で、効率的な電子増倍動作を行う固体撮像素子を提供することができるという効果を奏する。
【００８３】
本発明の態様４に係る固体撮像素子（１００）は、前記態様１において、前記固体撮像素子の駆動時において、前記基板の電位が６Ｖ以上１０Ｖ以下であり、かつ、前記第２のゲート群（３４）に印加される前記電圧が１３Ｖ以上１８Ｖ以下であり、前記第２のＰ型領域（１４）のウェル濃度は、１×１０１５ｃｍ−３以上５×１０１５ｃｍ−３以下である構成としてもよい。
【００８４】
前記の構成によれば、固体撮像素子は、基板電位が６Ｖ以上１０Ｖ以下であり、かつ、第２のゲート群を介して増倍水平ＣＣＤチャネルに印加される電圧が１３Ｖ以上１８Ｖ以下で駆動する。このとき、固体撮像素子は、第１のＮ型領域、第２のＰ型領域、および増倍水平ＣＣＤチャネルの間でパンチスルーとなるが、第１のＮ型領域から増倍水平ＣＣＤチャネルへ電荷が移動しない状態となる。さらに、増倍水平ＣＣＤチャネルに印加される電圧は、従来の電子増倍機能を有する固体撮像素子の場合は２５〜５０Ｖであることと比較して、より低い値となる。そのため、駆動時の負荷を低減し、長寿命である固体撮像素子を提供することができる。
【００８５】
本発明の態様５に係る固体撮像素子（１００）は、前記態様４において、前記固体撮像素子の駆動時において、前記第３のゲート群（３３）に印加される前記電圧が３Ｖ以上５Ｖ以下であり、前記第３のＰ型領域（１３）のウェル濃度は、０．３×１０１５ｃｍ−３以上２×１０１５ｃｍ−３以下である構成としてもよい。
【００８６】
前記の構成によれば、第３のゲート群を介して通常水平ＣＣＤチャネルに印加される電圧が３Ｖ以上５Ｖ以下であるとき、固体撮像素子は、第１のＮ型領域、第３のＰ型領域、および通常水平ＣＣＤチャネルの間でパンチスルーとなるが、第１のＮ型領域から通常水平ＣＣＤチャネルへ電荷が移動しない状態とすることができる。
【００８７】
本発明の態様６に係る固体撮像素子（１００）は、前記態様５において、前記第１のＰ型領域（１１）のウェル濃度は、０．３×１０１５ｃｍ−３以上２×１０１５ｃｍ−３以下である構成としてもよい。
【００８８】
前記の構成によれば、固体撮像素子の駆動時に、第１のＮ型領域から第３のＮ型領域に電荷が注入されない。したがって、第１のＮ型領域から第３のＮ型領域への電荷注入によるノイズが発生しない範囲で、効率的な電子増倍動作を行う固体撮像素子を提供することができるという効果を奏する。
【００８９】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【符号の説明】
【００９０】
１  受光部
２  垂直ＣＣＤチャネル
３  通常水平ＣＣＤチャネル
４  増倍水平ＣＣＤチャネル
５  出力部
１１  第１のＰ型領域
１３  第３のＰ型領域
１４  第２のＰ型領域
２０  第１のＮ型領域
３２  第１のゲート群
３３  第３のゲート群
３４  第２のゲート群
１００  固体撮像素子
【図１】
2018190796.tif 000003
【図２】
2018190796.tif 000004
【図３】
2018190796.tif 000005
【図４】
2018190796.tif 000006
【図５】
2018190796.tif 000007
【図６】
2018190796.tif 000008
【図７】
2018190796.tif 000009
【図８】
2018190796.tif 000010
【図９】
2018190796.tif 000011
【図１０】
2018190796.tif 000012
【図１１】
2018190796.tif 000013
【図１２】
2018190796.tif 000014
【図１３】
2018190796.tif 000015