(57)【要約】【課題】受光感度や解像度の特性を劣化させることなく、複数の画素からの読み出し、読み出し後の処理を簡便に行えるようにする。【解決手段】ｍ行ｎ列に配置された複数の画素と、複数の画素のうち、列方向に配置された複数の画素から、順次信号を読み出す読み出し部とを備えるユニット素子が、基板上に複数配置され、読み出し部は、列数と少なくとも同数備えられている。読み出し部は、ＱＶアンプを備える構成とされている。本技術は、放射線を検知する受光装置に適用できる。【選択図】図４
2018137336.tif 000002
【特許請求の範囲】
【請求項１】
ｍ行ｎ列に配置された複数の画素と、
前記複数の画素のうち、列方向に配置された複数の画素から、順次信号を読み出す読み出し部と
を備えるユニット素子が、基板上に複数配置され、
前記読み出し部は、列数と少なくとも同数備えられている
受光装置。
【請求項２】
前記読み出し部は、ＱＶアンプを備える構成とされている
請求項１に記載の受光装置。
【請求項３】
前記ＱＶアンプは、前記複数の画素のうちの２行２列の４画素で構成される辻の部分に配置されている
請求項２に記載の受光装置。
【請求項４】
前記ＱＶアンプは、前記複数の画素のうちの２行２列の４画素が配置されている中央部分に配置されている
請求項２に記載の受光装置。
【請求項５】
前記読み出し部は、バッファをさらに備え、
前記バッファは、画素間の領域に配置されている
請求項２に記載の受光装置。
【請求項６】
前記ｍは、３以上であり、前記ｎは２以上である
請求項１に記載の受光装置。
【請求項７】
前記ユニット素子は、シリコンで形成されている
請求項１に記載の受光装置。
【請求項８】
放射線を検知する
請求項１に記載の受光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は受光装置に関し、例えば、α線、β線、γ線またはＸ線などの放射線を検出する装置に適用して好適な受光装置に関する。
【背景技術】
【０００２】
各画素（撮像画素）に光電変換素子を内蔵する撮像装置として、種々のものが提案されている。例えば特許文献１には、そのような光電変換素子を有する撮像装置の一例として、裏面照射型の撮像装置についての記載がある。
【０００３】
また特許文献２では、光電変換素子を有する撮像装置の一例として、放射線撮像装置が提案されている。放射線による被ばくを減らすために、アンプ回路を画素の中に作りこむアクティブ型の受光装置が必要になる。画素の中にアンプがある構造とすることで、ノイズを低減させることが可能になる。
【０００４】
また、感度も重要な要素となる。感度を上げ、ノイズを低減させることが被ばく低減に繋がる。放射線撮像デバイスは、撮像対象となる人体の各部位の大きさに合わせたサイズが必要である。最大サイズは、例えば、40cmx30cm以上が必要とされる。そのために、高性能なセンサを大判化させる技術も必要である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−１９２３４８号公報
【特許文献２】特開２０１６−４６３３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
行方向および列方向にアレイ状に配置されたものは列毎に出力線が形成されて垂直方向に同時に読み出されるのが一般的である。
【０００７】
その中で低線量が求められる低ノイズの受光装置（アクティブ型）は画素ピッチを狭ピッチ化して高解像度が望まれている。また低ノイズとするために、回路を画素の近傍に配置させる必要がある。そのような受光装置は、受光エリアと回路エリアが受光面に対して並んでレイアウトされるため、回路エリアによってフィルファクターが抑制され受光感度が低下してしまう可能性があった。換言すれば、画素エリアと回路エリアによって解像度と受光感度がトレードオフの関係となってしまう。
【０００８】
また読み出しはシンプルだがダイナミックレンジやリニアリティが課題でグローバルシャッタを実現するのは困難であった。
【０００９】
これらに対して、複数の光電変換素子でアンプなどを共有する、IC素子を積層させた構造の撮像素子が提案されている。例えば、４画素で１つのアンプなどを共有した場合、画素読み出しシーケンスがジグザグとなり、読み出し後の数値の並び替えが必要となり、シーケンスが複雑になる可能性があった。
【００１０】
本技術は、このような状況に鑑みてなされたものであり、複数の画素でアンプなどを共有する共有構造とした場合も、読み出し後の処理などが複雑にならないようにすることができるようにするものである。
【課題を解決するための手段】
【００１１】
本技術の一側面の受光素子は、ｍ行ｎ列に配置された複数の画素と、前記複数の画素のうち、列方向に配置された複数の画素から、順次信号を読み出す読み出し部とを備えるユニット素子が、基板上に複数配置され、前記読み出し部は、列数と少なくとも同数備えられている。
【００１２】
本技術の一側面の受光素子においては、ｍ行ｎ列に配置された複数の画素と、複数の画素のうち、列方向に配置された複数の画素から、順次信号を読み出す読み出し部とが備えられたユニット素子が、基板上に複数配置されている。また、読み出し部は、列数と少なくとも同数備えられている。
【００１３】
なお、受光装置は、独立した装置であっても良いし、１つの装置を構成している内部ブロックであっても良い。
【発明の効果】
【００１４】
本技術の一側面によれば、複数の画素でアンプなどを共有する共有構造とした場合も、読み出し後の処理などが複雑にならない。
【００１５】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１６】
【図１】本技術を適用した受光装置を含む装置の構成例を示すブロック図である。
【図２】本技術を適用した受光装置の一実施の形態の構成を示す図である。
【図３】基板上に配置されるユニット素子について説明するための図である。
【図４】ユニット素子の構成について説明するための図である。
【図５】画素からの信号の読み出し順について説明するための図である。
【図６】ユニット素子の他の構成について説明するための図である。
【図７】ユニット素子の他の構成について説明するための図である。
【図８】ユニット素子の断面図である。
【図９】ユニット素子の回路図である。
【図１０】基板の配線と端子について説明するための図である。
【図１１】基板の配線と端子について説明するための図である。
【図１２】基板の端子数について説明するための図である。
【図１３】トランジスタの構成について説明するための図である。
【図１４】ノイズ低減について説明するための図である。
【発明を実施するための形態】
【００１７】
以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。
【００１８】
＜放射線撮像装置の構成例＞
本技術は、α線、β線、γ線またはＸ線などの放射線を検出する装置に適用できる。さらにそのような装置で、放射線による光を受光する受光装置に適用できる。
【００１９】
図１は、本技術を適用した受光装置を含む放射線撮像装置の一実施の形態の構成例を示すブロック図である。なおここでは、放射線撮像装置を例に挙げて説明を続けるが、放射線検出器を有するレントゲン装置、ＣＴ装置、ラインセンサなどに適用できる。
【００２０】
図１の放射線撮像装置１０は、アーム１１、撮影台１２、多点平行Ｘ線源１３、シールド板１４、および撮像部１５により構成される。放射線撮像装置１０は、撮影台１２上の被写体Ｏ(図１の例では人)にＸ線を照射し、撮像する。
【００２１】
具体的には、放射線撮像装置１０のアーム１１は、内部に、図示せぬMPU（Micro Processing Unit）や各種の処理回路を備え、多点平行Ｘ線源１３を制御する。また、アーム１１は、撮影台１２、多点平行Ｘ線源１３、シールド板１４、および撮像部１５を保持する。撮影台１２は、被写体Ｏを載せるための台である。
【００２２】
多点平行Ｘ線源１３は、例えば、複数のＸ線管と複数のコリメータを有し、アーム１１の制御により、平行ビームのＸ線を撮影台１２に出射する。シールド板１４は、例えば、鉛や鉄などのＸ線を遮断することが可能な金属で構成され、多点平行Ｘ線源１３と撮影台１２の間に設けられる。被写体Ｏは、撮影台１２とシールド板１４の間に載せられる。
【００２３】
シールド板１４には、開口部１４Ａが設けられており、多点平行Ｘ線源１３から出射されたＸ線は、開口部１４Ａを介して被写体Ｏに照射される。従って、被写体Ｏは、開口部１４Ａの位置と撮影対象の位置が対応するように撮影台１２に載せられる。
【００２４】
撮影部１５は、Ｘ線CMOSイメージセンサを有し、多点平行Ｘ線源１３から開口部１４Ａを介して照射されるＸ線を可視光に変換して、撮像する。撮影部１５は、その結果得られる画像を保持したり、図示せぬネットワークを介して、他の装置に伝送したりする。
【００２５】
＜受光装置の構成例＞
図２は、図１の撮影部１５の受光装置の構成を示す断面図である。図２に示した受光装置３０は、α線、β線、γ線またはＸ線などの放射線を検出するものであり、間接変換方式の放射線検出器として用いることができる。間接変換方式とは、放射線を可視光に変換した後に電気信号に変換する方式を指す。
【００２６】
受光装置３０は、基板３１、絶縁膜３２、絶縁膜３３、配線層３４、ＵＢＭ（Under Barrier Metal)３５、ハンダ層３６、ユニット素子３７が積層された構成とされており、絶縁膜３２乃至ハンダ層３６を配線基板３８とする構成とされている。
【００２７】
基板３１は、例えばガラス、石英、有機基板などで構成され、複数のユニット素子３７が形成、接続されるとともに、例えば縦方向に並んで配置された、電源、グランド、参照電源の端子に接続されており、信号を外部に取り出す配線も有している。横方向に並んで配置された配線は、各種制御信号を供給する配線である。
【００２８】
受光装置３０は、配線基板３８の上に複数のユニット素子３７が、ＵＢＭ３５、ハンダ層３６を介して実装されている。ユニット素子３７は、シリコンで形成されているようにすることができる。
【００２９】
受光装置３０は、受光側（ユニット素子３７側）から見た場合、図３に示すように、基板３１上に、複数のユニット素子３７が基板３１上に配置されている。図３に示した例では、ユニット素子３７-１乃至３７−９の９個のユニット素子３７が配置されている例を示している。
【００３０】
図１に示した放射線撮像装置１０の撮像部１５は、撮像対象とされる人体の各部位の大きさに合わせたサイズとされるため、例えば、４０センチ×３０センチ程度の大きさで構成される。
【００３１】
ユニット素子３７を、４０センチ×３０センチ程度の大きさで形成しても良いが、強度が保てないなどの理由により、ユニット素子３７を、このサイズで形成するのは困難である。そこで、例えば、強度が保てる大きさでユニット素子３７を形成し、複数のユニット素子３７を基板３１上に配置することで、４０センチ×３０センチ程度の撮像部１５を形成する場合を例に挙げて説明を続ける。
【００３２】
＜ユニット素子の構成例＞
１つのユニット素子３７は、図４に示すような構成を有する。図４に示したユニット素子３７は、基板３１側から見た場合の平面図である。図４に示したユニット素子３７は、３×３の９個の画素５１を含む構成とされている。
【００３３】
１ユニット素子３７は、複数の画素５１を含み、１ユニット素子３７に含まれる画素５１の個数は、９個に限定されるわけではない。ここでは、１ユニット素子３７に９個の画素５１が含まれる場合を例に挙げて説明を続けるが、９個に限らず、複数の画素５１を含むユニット素子３７に対して本技術は適用できる。
【００３４】
またここでは、９個の画素が、３行×３列のアレイ状に配置されている例を挙げて説明を続けるが、ｍ行ｎ列に画素が配置されているユニット素子３７に対して本技術は適用できる。また、ｍは３以上であり、ｎは２以上、すなわち、縦方向（垂直方向）に配置されている画素数は３個以上であり、横方向（水平方向）に配置されている画素数は２個以上である場合に、本技術は適用される。
【００３５】
図４に示したユニット素子３７は、画素５１−１乃至５１−９の他に、バッファ５２−１乃至５２−３、定電流供給部（Iref）５３−１乃至５３−３、デコーダ５４−１乃至５４−３、およびＱＶアンプ５５−１乃至５５−３を含む構成とされている。以下、画素５１−１乃至５１−９を、個々に区別する必要がない場合、単に画素５１と記述する。また、他の部分に関しても同様に記載する。
【００３６】
画素５１は、フォトダイオードを含む構成とされ、入射された光を受光する。バッファ５２は、ＱＶアンプ５５を介して読み出された画素５１で蓄積された電荷量を表す信号を一旦保持し、後段の処理部(不図示)に出力する。ＱＶアンプ５５は、電荷電圧変換アンプであり、画素５１からの光電流を電圧信号に変換する変換回路を含む構成とされ、光電流を読み出す画素５１の選択や、画素５１のリセットなどの処理を行う。
【００３７】
デコーダ５４は、ＱＶアンプ５５の動作を制御する。定電流供給部５３は、供給される電流、電圧を安定化した電流、電圧に変換し、ユニット素子３７の各部に供給する。
【００３８】
ユニット素子３７は、複数の画素５１と、それらの画素５１からの信号を読み出す読み出し部を備え、読み出し部は、画素５１からの光電流を電圧信号に変換する変換回路を含むＱＶアンプ５５と、変換回路の出力側に接続されたバッファ５２を含む構成とされている。また、ユニット素子３７は、読み出し部を制御するためのデコード５４を備える構成とされている。
【００３９】
図４に示したユニット素子３７は、３つの画素５１で、１つのバッファ５２、定電流供給部５３、デコーダ５４、およびＱＶアンプ５５を共有している。
【００４０】
共有していない場合、１つの画素５１毎に、バッファ５２、定電流供給部５３、デコーダ５４、およびＱＶアンプ５５が設けられるため、ユニット素子３７の大きさが限られている場合、バッファ５２、定電流供給部５３、デコーダ５４、およびＱＶアンプ５５を配置するための領域が大きくなり、画素５１の領域が小さくなってしまう可能性があった。そのため、感度が低下してしまう可能性があった。
【００４１】
図４に示したユニット素子３７のように、３つの画素５１で、バッファ５２、定電流供給部５３、デコーダ５４、およびＱＶアンプ５５を共有する構成とすることで、ユニット素子３７内に配置しなくてならないバッファ５２、定電流供給部５３、デコーダ５４、およびＱＶアンプ５５の数を減らすことが可能となる。これらの数が減ることで、画素５１の領域を大きくすることが可能となる。よって、感度を向上させる（維持させる）ことができる。
【００４２】
また、ユニット素子３７内に配置しなくてならないバッファ５２、定電流供給部５３、デコーダ５４、およびＱＶアンプ５５の数が減ることで、これらの１つのあたりに割り当てることができるユニット素子３７内の領域を大きくすることも可能となる。また、バッファ５２、定電流供給部５３、デコーダ５４、およびＱＶアンプ５５を共有する構成とすることで、基板３１に設けなくてならない端子の数も低減させることができ、後述するように、信頼性の向上、ノイズの低減などの効果も得られる。
【００４３】
図４に示したユニット素子３７においては、縦方向（垂直方向、列方向）に配置されている画素５１−１、画素５１−２、および画素５１−３が、バッファ５２−１、定電流供給部５３−１、デコーダ５４−１、およびＱＶアンプ５５−１を共有する構成とされている。
【００４４】
また図４に示したユニット素子３７においては、縦方向に配置されている画素５１−４、画素５１−５、および画素５１−６が、バッファ５２−２、定電流供給部５３−２、デコーダ５４−２、およびＱＶアンプ５５−２を共有する構成とされている。
【００４５】
さらに図４に示したユニット素子３７においては、縦方向に配置されている画素５１−７、画素５１−８、および画素５１−９が、バッファ５２−３、定電流供給部５３−３、デコーダ５４−３、およびＱＶアンプ５５−３を共有する構成とされている。
【００４６】
このように、縦方向に配置されている複数の画素５１で、バッファ５２、定電流供給部５３、デコーダ５４、およびＱＶアンプ５５を共有する構成とすることで、縦方向で画素５１からの信号を順次読み出すことが可能となる。このことについて図５を参照して説明する。
【００４７】
図５は、図４に示したユニット素子３７のうち、画素５１とＱＶアンプ５５のみを図示した図である。図５に示した３×３の９個の画素５１Ａを有するユニット素子３７Ａにおいて、ＱＶアンプ５５Ａ−１は、画素５１Ａ−１からの信号を読み出し、その次に、画素５１Ａ−１の垂直方向で下側に配置されている画素５１Ａ−２からの信号を読み出し、その次に、画素５１Ａ−２の垂直方向で下側に配置されている画素５１Ａ−３からの信号を読み出す。
【００４８】
同様に、ＱＶアンプ５５Ａ−２は、画素５１Ａ−４からの信号を読み出し、その次に、画素５１Ａ−４の垂直方向で下側に配置されている画素５１Ａ−５からの信号を読み出し、その次に、画素５１Ａ−５の垂直方向で下側に配置されている画素５１Ａ−６からの信号を読み出す。
【００４９】
さらに同様に、ＱＶアンプ５５Ａ−３は、画素５１Ａ−７からの信号を読み出し、その次に、画素５１Ａ−７の垂直方向で下側に配置されている画素５１Ａ−８からの信号を読み出し、その次に、画素５１Ａ−８の垂直方向で下側に配置されている画素５１Ａ−９からの信号を読み出す。
【００５０】
このように垂直方向に配置されている画素５１から、順次信号が読み出される。このように垂直方向に並んでいる画素５１の順で、信号が読み出されることで、後段の処理で信号(数値)の入れ替えといった処理をしなくてもよく、後段での処理を簡素化することが可能となる。
【００５１】
例えば、比較のために、ＱＶアンプ５５Ａ−１が、画素５１Ａ−１、画素５１Ａ−２、画素５１Ａ−４、および画素５１Ａ−５で共有されている場合を考える。この場合、２×２の画素５１ＡでＱＶアンプ５５Ａ−１が共有されている。このような場合、ＱＶアンプ５５Ａ−１は、画素５１Ａ−１、画素５１Ａ−４、画素５１Ａ−２、および画素５１Ａ−５の順で信号を読み出す。
【００５２】
このような順で信号を読み出すと、画素読み出しシーケンスがジグザグとなり、読み出し後の処理時に数値並び替えが必要となり、シーケンスが複雑になってしまう可能性がある。しかしながら、本技術においては、上記したように画素読み出しシーケンスを、垂直方向のみで読み出しが行えるシーケンスとすることが可能となり、処理時に数値並び替えを行わなくてもよく、シーケンスが複雑になってしまうことを防ぐことが可能となる。
【００５３】
図４を再度参照するに、ＱＶアンプ５５は、２×２の４個の画素５１が配置され、そのような配置における辻となる部分に配置されている。
【００５４】
辻とは、一般的に、十字状に交叉する道路を意味する。ここでは、２つの画素５１間の領域を道と見立てたとき、その道が交差する部分(領域)という意味で、“辻”との言葉を用いる。
【００５５】
また、辻とは、ここでは、２×２の４個の画素５１が配置されている領域の中央部分を含む領域であり、かつ画素５１以外の領域である。
【００５６】
図４に示したユニット素子３７において、ＱＶアンプ５５−１は、画素５１−１、画素５１−２、画素５１−４、および画素５１−５から構成される辻の部分に配置されている。同様に、ＱＶアンプ５５−２は、画素５１−４、画素５１−５、画素５１−７、および画素５１−８から構成される辻の部分に配置されている。同様に、ＱＶアンプ５５−３は、画素５１−５、画素５１−６、画素５１−８、および画素５１−９から構成される辻の部分に配置されている。
【００５７】
このように、ＱＶアンプ５５は、２×２の４個の画素５１が配置されることで構成される辻の部分に配置される。辻となる部分は、画素５１同士の間にできる領域（道）よりも広い領域となる。そのような広い領域となる部分に、ＱＶアンプ５５は配置される。
【００５８】
ＱＶアンプ５５は、内部に複数のトランジスタを有するため、回路規模が大きくなる傾向にある。よって、このようなＱＶアンプ５５を、辻となる部分に配置することで、効率良くＱＶアンプ５５をユニット素子３７内に配置することが可能となる。
【００５９】
またＱＶアンプ５５を、辻の部分に配置することで、画素５１間の領域(道に該当する領域)に、バッファ５２、定電流供給部５３、デコーダ５４など、ＱＶアンプ５５以外の回路を配置することが可能となる。よって、ＱＶアンプ５５以外の回路に対して割り当てられる領域も大きくすることが可能となる。
【００６０】
＜ユニット素子の他の構成＞
図４、図５に例示したユニット素子３７は、画素５１が３×３で配置されている例を示したが、３×３の画素配置に限定されることを示す記載ではなく、例えば、図６や図７に示すような構成に対しても本技術を適用することはできる。
【００６１】
図６に示したユニット素子３７Ｂは、４×４の１６個の画素５１Ｂが配置されている例を示している。
【００６２】
ＱＶアンプ５５Ｂ−１は、画素５１Ｂ−１、画素５１Ｂ−２、画素５１Ｂ−５、および画素５１Ｂ−６の２×２の４画素で構成される辻の部分に配置されている。このＱＶアンプ５５Ｂ−１は、垂直方向に配置されている画素５１Ｂ−１、画素５１Ｂ−２、画素５１Ｂ−３、および画素５１Ｂ−４で共有される。
【００６３】
ＱＶアンプ５５Ｂ−１は、垂直方向に配置されている画素５１Ｂ−１、画素５１Ｂ−２、画素５１Ｂ−３、および画素５１Ｂ−４の順に信号を読み出す。
【００６４】
ＱＶアンプ５５Ｂ−２は、画素５１Ｂ−２、画素５１Ｂ−３、画素５１Ｂ−６、および画素５１Ｂ−７の２×２の４画素で構成される辻の部分に配置されている。このＱＶアンプ５５Ｂ−２は、垂直方向に配置されている画素５１Ｂ−５、画素５１Ｂ−６、画素５１Ｂ−７、および画素５１Ｂ−８で共有される。
【００６５】
ＱＶアンプ５５Ｂ−２は、垂直方向に配置されている画素５１Ｂ−５、画素５１Ｂ−６、画素５１Ｂ−７、および画素５１Ｂ−８の順に信号を読み出す。
【００６６】
ＱＶアンプ５５Ｂ−３は、画素５１Ｂ−９、画素５１Ｂ−１０、画素５１Ｂ−１３、および画素５１Ｂ−１４の２×２の４画素で構成される辻の部分に配置されている。このＱＶアンプ５５Ｂ−３は、垂直方向に配置されている画素５１Ｂ−９、画素５１Ｂ−１０、画素５１Ｂ−１１、および画素５１Ｂ−１２で共有される。
【００６７】
ＱＶアンプ５５Ｂ−３は、垂直方向に配置されている画素５１Ｂ−９、画素５１Ｂ−１０、画素５１Ｂ−１１、および画素５１Ｂ−１２の順に信号を読み出す。
【００６８】
ＱＶアンプ５５Ｂ−４は、画素５１Ｂ−１０、画素５１Ｂ−１１、画素５１Ｂ−１４、および画素５１Ｂ−１５の２×２の４画素で構成される辻の部分に配置されている。このＱＶアンプ５５Ｂ−４は、垂直方向に配置されている画素５１Ｂ−１３、画素５１Ｂ−１４、画素５１Ｂ−１５、および画素５１Ｂ−１６で共有される。
【００６９】
ＱＶアンプ５５Ｂ−４は、垂直方向に配置されている画素５１Ｂ−１３、画素５１Ｂ−１４、画素５１Ｂ−１５、および画素５１Ｂ−１６の順に信号を読み出す。
【００７０】
このように、４×４の１６個の画素５１Ｂで構成されるユニット素子３７Ｂにおいても、垂直方向(列方向)に配置されている画素５１Ｂから、順次信号が読み出されるようにＱＶアンプ５５Ｂを共有することで、信号読み出し後のシーケンスを簡素化することが可能となる。
【００７１】
なお、図６に示したＱＶアンプ５５Ｂの配置位置は、一例であり、限定を示すものではない。例えば、ＱＶアンプ５５Ｂ−２を、ＱＶアンプ５５Ｂ−１の右隣にある辻（画素５１Ｂ−５、画素５１Ｂ−６、画素５１Ｂ−９、および画素５１Ｂ−１０の２×２の４画素から構成される辻）の部分に構成しても良い。
【００７２】
また、例えば、ＱＶアンプ５５Ｂ−２を、ＱＶアンプ５５Ｂ−１の下側にある１つ先の辻（画素５１Ｂ−３、画素５１Ｂ−４、画素５１Ｂ−７、および画素５１Ｂ−８の２×２の４画素から構成される辻）の部分に構成しても良い。
【００７３】
このように、ＱＶアンプ５５Ｂは、隣接する辻の部分に形成しても良いし、間を空けた辻の部分に形成しても良い。
【００７４】
さらに、図７を参照し、ユニット素子３７の他の構成について説明する。図７に示したユニット素子３７Ｃは、２×３の６個の画素５１Ｃが配置されている例を示している。
【００７５】
ＱＶアンプ５５Ｃ−１は、画素５１Ｃ−１、画素５１Ｃ−２、画素５１Ｃ−４、および画素５１Ｃ−５の２×２の４画素で構成される辻の部分に配置されている。このＱＶアンプ５５Ｃ−１は、垂直方向に配置されている画素５１Ｃ−１、画素５１Ｃ−２、および画素５１Ｃ−３で共有される。
【００７６】
ＱＶアンプ５５Ｃ−１は、垂直方向に配置されている画素５１Ｃ−１、画素５１Ｃ−２、および画素５１Ｃ−３の順に信号を読み出す。
【００７７】
ＱＶアンプ５５Ｃ−２は、画素５１Ｃ−２、画素５１Ｃ−３、画素５１Ｃ−５、および画素５１Ｃ−６の２×２の４画素で構成される辻の部分に配置されている。このＱＶアンプ５５Ｃ−２は、垂直方向に配置されている画素５１Ｃ−４、画素５１Ｃ−５、および画素５１Ｃ−６で共有される。
【００７８】
ＱＶアンプ５５Ｃ−２は、垂直方向に配置されている画素５１Ｃ−４、画素５１Ｃ−５、および画素５１Ｃ−６の順に信号を読み出す。
【００７９】
このように、２×３の６個の画素５１Ｃで構成されるユニット素子３７Ｃにおいても、垂直方向(列方向)に配置されている画素５１Ｃから、順次信号が読み出されるようにＱＶアンプ５５Ｃを共有することで、信号読み出し後のシーケンスを簡素化することが可能となる。
【００８０】
本技術は、図５に示したユニット素子３７Ａや、図６に示したユニット素子３７Ｂのように、行方向と列方向（水平方向と垂直方向）で同数の画素５１が配置されている場合にも適用できるし、図７に示したユニット素子３７Ｃのように、行方向と列方向（水平方向と垂直方向）で異なる数の画素５１が配置されている場合にも適用できる。また、図５乃至７に示していない画素５１の個数を有するユニット素子３７に対しても本技術を適用できることは言うまでもない。
【００８１】
図５乃至図７に示したユニット素子Ａ乃至Ｃにおいて例示したＱＶアンプ５５Ａ乃至Ｃの位置は、一例であり、限定を示す記載ではない。例えば、図５に示したユニット素子３７Ａにおいて、ＱＶアンプ５５Ａ−２は、ＱＶアンプ５５Ａ−１の下側、換言すれば、画素５１Ａ−２、画素５１Ａ−３、画素５１Ａ−５、および画素５１Ａ−６で構成される辻の部分に配置されていても良い。
【００８２】
図５乃至図７に示したユニット素子３７Ａ乃至Ｃから、１ユニット素子３７内のＱＶアンプ５５の数は、ユニット素子３７に配置されている画素５１の列の数と同等となる。例えば、図５に示したユニット素子３７Ａは、３行、３列に画素５１Ａが配置されているため、３個のＱＶアンプ５５Ａを有する構成とされている。
【００８３】
また例えば、図６に示したユニット素子３７Ｂは、４行、４列に画素５１Ｂが配置されているため、４個のＱＶアンプ５５Ｂを有する構成とされている。また例えば、図７に示したユニット素子３７Ｃは、３行、２列に画素５１Ｃが配置されているため、２個のＱＶアンプ５５Ｃを有する構成とされている。
【００８４】
このようにユニット素子３７内に配置されている画素５１の列の数と同数のＱＶアンプ５５が、ユニット素子３７内の辻の部分に配置される。辻の部分は、アノードやカソードが形成されない部分であるとともに面積も大きくとれ、設計効率が非常に良い領域であり、そのような領域にＱＶアンプ５５が配置される。
【００８５】
なおここでは、ユニット素子３７内に配置されている画素５１の列の数と同数のＱＶアンプ５５が、ユニット素子３７内の辻の部分に配置される例を挙げて説明を続けるが、例えば、行方向に配置されている画素数が多い場合など、画素５１の列の数よりも多い数のＱＶアンプ５５が、備えられる構成とすることもできる。
【００８６】
例えば、１０行３列で画素５１が配置されているユニット素子３７において、５行分の画素５１を読み出すＱＶアンプ５５が、１列毎に設けられ、ユニット素子３７内では、６個のＱＶアンプ５５が配置されるといった構成であっても良い。
【００８７】
すなわち、画素５１の列の数と少なくとも同数のＱＶアンプ５５が、１ユニット素子３７内に設けられている。
【００８８】
図８に、ユニット素子３７の断面図を示す。図８に示したユニット素子３７の断面図は、例えば、図７のユニット素子３７Ｃの画素５１Ｃ−３と画素５１Ｃ−５のところに示した線分ＡＡ’のところで切断した場合の断面図である。
【００８９】
図８において、上方向から下方向に光が入射される。すなわち、図８に示したユニット素子３７Ｃにおいて、上辺が受光部側であり、下辺が電極側である。画素５１Ｃ−２および画素５１Ｃ−５は、受光部側から順に、Ｐ−層１０１、Ｐ――層１０２、Ｐ＋＋層１０３、回路エリア１０４が積層された構成とされ、回路エリア１０４の側辺であり、回路エリア１０４と同層にＰ＋層１０５を有する構成とされている。
【００９０】
また、Ｐ＋層１０５の側辺には、カソード１０６が形成されている。また、画素５１Ｃ−２と画素５１Ｃ−５との間（カソード１０６間）には、Ｐ＋＋層１０７とＰ＋層１０８とから構成される分離層が形成されている。
【００９１】
図８に示したように、回路エリア１０４とカソード１０６が同一面上に存在する構成とされ、アンプが画素の内部に形成されている。個片化された裏面照射型のフォトダイオードの場合、受光面側に画素分離領域や遮光領域等、光電変換を遮る領域が存在しない。またカソード１０６の形状は、リング状であったり、離散的(浮島のような)であったり、さらに、それらの組み合わせた形状となっている。
【００９２】
そのようなカソード１０６の隙間に回路を入れ込んだ構成とされている。裏面照射型のフォトダイオードの場合、表面型（電極側）には回路が形成される。フォトダイオードと回路を上下で区分けするために、エピ（Epi）層に対して高濃度な不純物が拡散されている。ＱＶアンプ５５が配置される辻の部分は、Ｐ＋層１０８のもっとも広い領域となるため、設計効率に非常に優れている。またＱＶアンプ５５以外の回路等をＰ＋層１０８のところに設計することもできる。
【００９３】
＜ユニット素子の回路構成＞
図９は、ユニット素子３７の回路構成を示す図である。図９では、図４に示した３画素５１でＱＶアンプ５５などを共有する例を挙げて説明する。
【００９４】
画素５１−１乃至５１−３は、それぞれ読み出しタイミングを調整するスイッチ１５２−１乃至１５２−３を介して、ＱＶアンプ５５−１のマイナス端子側に接続されている。画素５１−１には並列に容量１５１−１が接続されている。同様に、画素５１−２には並列に容量１５１−２が接続され、画素５１−３には並列に容量１５１−３が接続されている。
【００９５】
スイッチ１５２−１は、画素５１−１（フォトダイオード）からＱＶアンプ５５−１に信号を移動させるタイミング調整用のスイッチである。同様に、スイッチ１５２−２は、画素５１−２（フォトダイオード）からＱＶアンプ５５−１に信号を移動させるタイミング調整用のスイッチであり、スイッチ１５２−３は、画素５１−３（フォトダイオード）からＱＶアンプ５５−１に信号を移動させるタイミング調整用のスイッチである。
【００９６】
ＱＶアンプ５５−１の＋端子側には、参照電源から参照電圧Ｖrefが供給される。ＱＶアンプ５５−１の−端子と出力端子は、光電荷を貯める容量１５３を介して接続されている。また、容量１５３の両端には、容量１５３をリセットするためのトランジスタ１５４が接続されている。ＱＶアンプ５５−１は、ＩＶ変換（電流−電圧変換）を行う。
【００９７】
ＱＶアンプ５５−１からの出力は、バッファ５２−２の＋端子に供給される。バッファ５２−２の−端子は、バッファ５２−２の出力端子と接続されている。また、バッファ５２−２の出力端子は、出力タイミングを調整するためのトランジスタ１５５と接続されており、このトランジスタ１５５により、バッファ５２−２に一旦保持された信号は後段の処理部（不図示）に、所定のタイミングで出力される。なお、バッファ５２−２は、配線長が長いために、低インピーダンスで出力するために設けられている。
【００９８】
例えば、時刻ｔ１において、スイッチ１５２−１が閉じられ、画素５１−１からＱＶアンプ５５−１に対して信号が転送される。転送後、スイッチ１５２−１は開かれる。
【００９９】
ＱＶアンプ５５−１以降において、画素５１−１からの信号が処理されているとともに、時刻ｔ２において、スイッチ１５２−２が閉じられ、画素５１−２からＱＶアンプ５５−１に対して信号が転送される。転送後、スイッチ１５２−２は開かれる。
【０１００】
さらに、ＱＶアンプ５５−１以降において、画素５１−２からの信号が処理されているとともに、時刻ｔ３において、スイッチ１５２−３が閉じられ、画素５１−３からＱＶアンプ５５−１に対して信号が転送される。転送後、スイッチ１５２−３は開かれる。
【０１０１】
このように、スイッチ１５２−１乃至１５２−３の開閉のタイミングが調整されることで、画素５１−１乃至５１−３からの信号の読み出しが順次行われる。画素５１−１乃至５１−３は、図４に示したように、列方向（垂直方向）に配置された画素５１である。このように、列方向に配置された画素５１からの信号が、共有されているＱＶアンプ５５により順次読み出される。
【０１０２】
＜基板内の配線、端子について＞
次に、ユニット素子３７と接続されている基板３１に形成されている配線や端子について説明する。図１０は、基板３１に形成されている配線と端子の一例を示す図である。図１０に示した配線と端子は、１ユニット素子３７に対する配線と端子であり、基板３１には、基板３１と接続される複数のユニット素子３７分の配線と端子が形成されている。
【０１０３】
基板３１には、各種電源、出力線が、図中縦方向（垂直方向）に形成され、各種制御線が、図中横方向（水平方向）に形成されている。各種電源、出力線として、Vref信号線２０１、OUT1信号線２０２、Vcc信号線２０３、およびGnd信号線２０４が形成されている。また各種制御線として、D0制御線２０５、D1制御線２０６、D2制御線２０７、D3制御線２０８、D4制御線２０９、Gain制御線２１０、およびBIN制御線２１１が形成されている。
【０１０４】
端子として、左下から順にBIN端子２３１、Vcc端子２３２、GND端子２３３、D4端子２３４、Gain端子２３５、NC端子２３６、D2端子２３７、D3端子２３８、D0端子２３９、OUT1端子２４０、およびD1端子２４１が形成されている。
【０１０５】
なおここで示した配線や端子は、一例であり、限定を示すものではない。例えば、配線の位置が入れ替えられたり、端子の位置が入れ替えられたりした場合も、本技術の適用範囲である。
【０１０６】
仮に、複数の画素５１でＱＶアンプ５５などを共有する構成としない場合、BIN端子２３１乃至D1端子２４１は、画素５１毎に設けられる。複数の画素５１でＱＶアンプ５５などを共有する構成とした場合、端子も複数の画素５１で共有できるため、１ユニット素子３７に対して必要とされる端子数を減らすことができる。
【０１０７】
図１１は、基板３１に形成されている配線と端子の他の例を示す図である。図１１に示した基板３１は、図１０に示した基板３１と比較し、出力線が追加された構成とされている点が異なる。
【０１０８】
図１０に示した基板３１は、出力線が、OUT1信号線２０２の１本である場合を示したが、図１１に示した基板３１は、出力線が、OUT1信号線２０２、OUT2信号線２５１、およびOUT3信号線２５２の３本形成されている。また、これらの信号線と接続される端子として、OUT2端子２７１とOUT3端子２７２が追加された構成とされている。OUTラインを３本にすることで、出力にかかる時間を短縮することができる。
【０１０９】
図１１に示した基板３１においても、図１０に示した基板３１と同じく、１ユニット素子３７に対して必要とされる端子数を減らすことができる。
【０１１０】
ここで、ＱＶアンプ５５などを共有する画素５１の数が増えても、端子数はあまり増えないことについて説明する。図１２の左図に示したように、４画素５１でＱＶアンプ５５などを共有することを考える。図１２では、ＱＶアンプ５５などは図示していないが、画素５１−１乃至５１−４で、ＱＶアンプ５５を共有した構成とされている。
【０１１１】
ただし、説明のために２×２の４画素で１つのＱＶアンプ５５を共有している例に挙げて説明するが、上記したように、本技術を適用した場合、画素５１の列数と同数のＱＶアンプ５５が備えられるため、２×２の４画素で１ユニット素子３７を形成した場合、２個のＱＶアンプ５５が備えられる。
【０１１２】
４画素共有の場合、図１２の右図に示したように（図１２の左図の黒点で示したように）、１０個の端子が基板３１（不図示）には形成される。図１０に示したように、９画素共有の場合、１１個の端子が基板３１に形成される。すなわち、共有画素としては、４個から９個に増えた場合であっても、端子の数は、１個増えただけである。
【０１１３】
また、増えた端子は、D4端子２３４である。D0乃至D4端子のような端子は、０または１の信号を伝える信号線に接続されている。図１２に示したように、D0乃至D3端子の４個の端子が備えられている場合、２の４条の操作が可能である。図１０に示したように、D0乃至D4端子の５個の端子が備えられている場合、２の５条の操作が可能である。このように、D端子を１個増やすことで倍の操作が可能となる。
【０１１４】
このように、共有画素数を増やしても、その増加した数よりも少ない数の端子しか増えないため、共有画素数が増えたとしても、端子数はさほど増やさなくても良い。よって、この点においても、共有画素構成とすることで、端子数を減らすことが可能となる。
【０１１５】
端子数が少なくなることで、端子同士の配置を、距離を保った状態で配置することが可能となる。端子には、バンプ（ハンダ層３６，図２）が接続されるため、端子同士の距離が短いと、バンプ同士の距離も短くなる。
【０１１６】
バンプ同士の距離が短くなると、バンプ同士が接触してしまう可能性が高くなる。端子同士の距離を長くとれることで、バンプ同士が接触してしまう可能性を低減させることができる。
【０１１７】
また、バンプ同士の距離を大きくとれることで、バンプ自体を大きくしても、他のバンプと接触する可能性を低くすることができる。バンプが大きくなることで、端子とバンプの接続をより強固なものとすることができる。
【０１１８】
よって、端子数が少なくなり、端子同士の距離をとれるようになることで、受光装置３０の信頼性を向上させることができる。
【０１１９】
本技術によれば、以下の理由により、さらに受光装置３０の信頼性を向上させることが可能である。
【０１２０】
受光装置３０が、α線、β線、γ線またはＸ線などの放射線を検出する装置に適用される場合、放射線による影響を受けることも考慮する必要がある。多量の放射線が入射されると、その電離作用によって引き起こされ、生成された電荷は、固定電荷や界面準位を形成し、素子の特性を劣化させる。例えば、トランジスタ間のリーク源となる。ＱＶアンプ５５などには、複数のトランジスタが含まれているため、トランジスタ間のリーク源は、取り除くのが好ましい。
【０１２１】
対策として、図１３のように、トランジスタ３１１内にオフセット領域を設けることが考えられる。図１３は、トランジスタ３１１の平面図と断面図を示す図である。トランジスタ３１１は、ゲート３２１、ソース３２２、ドレイン３２３から構成されている。また、トランジスタ３１１の外周部分は、素子分離のためのLOCOS（Local Oxidation of Silicon）部３２５が形成されている。
【０１２２】
さらに、ソース３２２（ドレイン３２３）とLOCOS部３２５との間には、オフセット部３２４が形成されている。このようなオフセット部３２４を設けることで、LOCOS部３２５からのリークを防ぐことができる。
【０１２３】
また図示はしないが、オフセット部３２４を、ボロン（Ｂ）をイオン注入することによって濃度を上げた形成とし、トランジスタ間の分離特性を向上させた構成としても良い。
【０１２４】
また、図示はしないが、トランジスタをリング状にすることで、ソース３２２とドレイン３２３の距離を広げた構成とすることで、リークを防止する構成としても良い。
【０１２５】
トランジスタ３１１を、このようなリークを防止する構成とすることで、リークにより影響を低減させることができる。しかしながら、例えば、図１３に示したトランジスタ３１１の構成のように、オフセット部３２４を設けた構成とした場合、トランジスタ３１１自体の大きさが大きくなってしまう。
【０１２６】
他の構成、例えばトランジスタをリング状に形成した場合も、トランジスタ３１１自体の大きさは大きくなってしまう。換言すると、トランジスタ３１１の構成を大きくすることで、リークを低減することができる構成とすることができる。
【０１２７】
ＱＶアンプ５５には、複数のトランジスタ３１１が含まれているため、トランジスタ３１１の大きさが大きくなると、ＱＶアンプ５５の大きさも大きくなってしまう。換言すれば、ユニット素子３７内で、ＱＶアンプ５５に割り当てられる領域を大きくとれれば、ＱＶアンプ５５を構成するトランジスタ３１１も大きくでき、放射線に対する耐性を向上させることができる。
【０１２８】
本技術によれば、上記したように、画素５１が配置されることで生み出される辻の領域に、ＱＶアンプ５５を配置することができ、また辻の領域は比較的大きな領域であるため、結果的に、十分な大きさでＱＶアンプ５５を配置することができる。よって、ＱＶアンプ５５の放射線に対する耐性を向上させることが可能となる。
【０１２９】
さらに辻以外の領域に、バッファ５２、定電流供給部５３、デコーダ５４を配置することができ、またこれらは、複数の画素５１で共有されるため、配置すべき個数も少なくすることができ、これらを配置する領域を大きく取ることも可能となる。よって、バッファ５２、定電流供給部５３、デコーダ５４なども、放射線に対する耐性を向上させることが可能となる。
【０１３０】
また、バッファ５２、定電流供給部５３、デコーダ５４、およびＱＶアンプ５５の大きさを大きくとっても、画素５１を小さくする必要はないため、感度が低下するようなことも防ぐことができる。
【０１３１】
さらに本技術によれば、ノイズを低減させることも可能となる。図１４を参照し、ノイズの低減について説明する。図１４に示したグラフは、横軸が、容量を表し、縦軸が、ノイズ量を表している。
【０１３２】
ノイズ低減には、MIM（Metal Insulator Metal）に代表されるように、キャパシタ（容量）を搭載することが多い。狹ピッチにするほど、寄生容量が減り、ノイズ低減効果を大きくすることが期待できる。例えば、図１４に、差動で１pF、Singleで４pF、差動で２pF、差動で４pFの容量を搭載した際のノイズデータを示す。
【０１３３】
図１４から、容量が大きくなることで、２００−ｅを切る特性が期待できる。以上のように、面積が増えることで、特性向上を図れる。すなわちこの場合、例えば、ＱＶアンプ５５の搭載できる面積を増やすことで、ノイズを低減させることができるといった効果も得られる。
【０１３４】
上記したように、本技術によれば、ユニット素子３７に配置された画素５１を列方向で順次読み出すことができる。ユニット素子３７は、図３を参照して説明したように、基板３１上に複数配置される。基板３１上に配置される複数のユニット素子３７は、それぞれ読み出し方向、すなわち列方向で統一されている。
【０１３５】
例えば、図３に示したように、基板３１上に、ユニット素子３７−１乃至３７−９が配置される場合に、ユニット素子３７−１乃至３７−９が全て同じ大きさ、例えば、３×３の９画素５１が配置されたユニット素子３７であっても良いし、異なる大きさ（画素数）のユニット素子３７が混在していても良い。
【０１３６】
上記したように、ユニット素子３７は、それぞれ読み出し方向が統一されているため、異なる画素数のユニット素子３７が混在していても、読み出し方向は同一方向であるため、処理が複雑になるといったことを防ぐことができる。
【０１３７】
また、例えば、基板３１の大きさ限られている場合、その大きさに合うように、異なる大きさのユニット素子３７を組み合わせて配置することも可能となる。
【０１３８】
また、ユニット素子３７は、例えば、円形のウェハから個片化することで製造されるが、円形の中央部分から、比較的大きなユニット素子３７を取り出し、円周部分から、比較的小さなユニット素子３７を取り出すといったようなことも可能となり、ウェハから効率良くユニット素子３７を製造することが可能となる。
【０１３９】
本技術によれば、画素毎に垂直縦方向（数値の並び替えしなくてすむ）読み出しが可能となるとともに、受光感度と解像度の特性を劣化させることなく、ユニット素子を形成することができる。
【０１４０】
また、Ｘ線耐性、ノイズ低減（容量増）が可能となるとともに画素数/端子数のバンプピッチが緩和し、信頼性を向上させることもできる。
【０１４１】
なお、上記した実施の形態においては、縦方向（垂直方向、列方向）に配置されている画素から、順次信号が読み出されるとして説明したが、例えば、横方向（水平方向、行方向）に配置されている画素から、順次信号が読み出される場合も、本技術の適用範囲である。すなわち、本技術は、同一方向に配置された画素から、順次信号を読み出すように構成することができる。
【０１４２】
本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
【０１４３】
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、また他の効果があってもよい。
【０１４４】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１４５】
なお、本技術は以下のような構成も取ることができる。
（１）
ｍ行ｎ列に配置された複数の画素と、
前記複数の画素のうち、列方向に配置された複数の画素から、順次信号を読み出す読み出し部と
を備えるユニット素子が、基板上に複数配置され、
前記読み出し部は、列数と少なくとも同数備えられている
受光装置。
（２）
前記読み出し部は、ＱＶアンプを備える構成とされている
前記（１）に記載の受光装置。
（３）
前記ＱＶアンプは、前記複数の画素のうちの２行２列の４画素で構成される辻の部分に配置されている
前記（２）に記載の受光装置。
（４）
前記ＱＶアンプは、前記複数の画素のうちの２行２列の４画素が配置されている中央部分に配置されている
前記（２）に記載の受光装置。
（５）
前記読み出し部は、バッファをさらに備え、
前記バッファは、画素間の領域に配置されている
前記（２）乃至（４）のいずれかに記載の受光装置。
（６）
前記ｍは、３以上であり、前記ｎは２以上である
前記（１）乃至（５）のいずれかに記載の受光装置。
（７）
前記ユニット素子は、シリコンで形成されている
前記（１）乃至（６）のいずれかに記載の受光装置。
（８）
放射線を検知する
前記（１）乃至（７）のいずれかに記載の受光装置。
【符号の説明】
【０１４６】
３０  受光装置，  ３１  基板，  ３２，３３  絶縁膜，  ３４  配線層，  ３５  ＵＢＭ，  ３６  ハンダ層，  ３７  ユニット素子，  ３８  配線基板，  ５１  画素，  ５２  バッファ，  ５３  定電流供給部，  ５４  デコーダ，  ５５  ＱＶアンプ
【図１】
2018137336.tif 000003
【図２】
2018137336.tif 000004
【図３】
2018137336.tif 000005
【図４】
2018137336.tif 000006
【図５】
2018137336.tif 000007
【図６】
2018137336.tif 000008
【図７】
2018137336.tif 000009
【図８】
2018137336.tif 000010
【図９】
2018137336.tif 000011
【図１０】
2018137336.tif 000012
【図１１】
2018137336.tif 000013
【図１２】
2018137336.tif 000014
【図１３】
2018137336.tif 000015
【図１４】
2018137336.tif 000016