(57)【要約】【課題】変調効率が高いＭＯＳ型光変調器及びその製造方法を提供する。【解決手段】ＭＯＳ型光変調器２２は、シリコン基板１１上に、ＳｉＯ２層３１、Ｓｉ層３２、ゲート絶縁膜３３、ゲート層３４等が積層されている。Ｓｉ層３２の表面にリブ３２ａが設けられリブ型の光導波路２１が構成される。Ｓｉ層３２リブ３２ａを含めｎドープされたｎ型半導体である。ゲート層３４は、ＩｎＧａＡｓＰからなる第１層３４ａと、ＩｎＰからなる第２層３４ｂとを積層したものである。第１層３４ａと第２層３４ｂとは、ｎドープされたｎ型半導体である。ＭＯＳ型光変調器２２は、ゲート絶縁膜３３とゲート層３４の界面に蓄積される電子密度の変化で屈折率が変化する。【選択図】図１
2018028608.tif 000002
【特許請求の範囲】
【請求項１】
光導波路を構成するｐ型のＳｉ層と、
前記光導波路上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたｎ型のＩＩＩ−Ｖ族半導体からなるゲート層と、
前記Ｓｉ層と前記ゲート層との間に駆動電圧を印加する、前記ゲート層に接続された第１コンタクト部及び前記Ｓｉ層に接続された第２コンタクト部と
を備えることを特徴とするＭＯＳ型光変調器。
【請求項２】
前記ゲート層は、前記光導波路の幅方向外側に延在した第１延在領域を有し、
前記第１コンタクト部は、前記第１延在領域に設けられている
ことを特徴とする請求項１に記載のＭＯＳ型光変調器。
【請求項３】
前記第１延在領域は、前記光導波路の両側にそれぞれ設けられ、
前記第１コンタクト部は、前記光導波路の両側の各前記第１延在領域にそれぞれ設けられ、
前記第２コンタクト部は、前記Ｓｉ層の前記光導波路から両側に延在した各第２延在領域に設けられている
ことを特徴とする請求項２に記載のＭＯＳ型光変調器。
【請求項４】
前記Ｓｉ層は、前記光導波路を構成するリブと、前記リブの両側に前記リブから離れた一対のテラスとを有し、
前記第１延在領域は、前記光導波路の幅方向における各端部が前記リブと前記テラスとの間の上方にあることを特徴とする請求項３に記載のＭＯＳ型光変調器。
【請求項５】
前記第１コンタクト部は、前記ゲート層のＩＩＩ−Ｖ族半導体とＮｉとの合金であることを特徴とする請求項１ないし４のいずれか１項に記載のＭＯＳ型光変調器。
【請求項６】
光導波路となるｐ型のＳｉ層の上面に、単層または複層のｎ型のＩＩＩ−Ｖ族半導体からなるゲート層とこのゲート層の表面に形成されたゲート絶縁膜を有する基板を、前記ゲート絶縁膜と前記光導波路の上面とを密着させて貼り合わせ、前記光導波路上に前記ゲート絶縁膜と前期ゲート層を形成するゲート形成工程と、
前記Ｓｉ層と前記ゲート層との間に電圧を印加する、前記ゲート層に接続された第１コンタクト部及び前記Ｓｉ層に接続された第２コンタクト部を形成するコンタクト部形成工程と
を有することを特徴とするＭＯＳ型光変調器の製造方法。
【請求項７】
前記ゲート形成工程は、前記光導波路を構成する前記Ｓｉ層に設けられたリブの上面と、前記リブの両側に前記リブから離れて設けられた一対のテラスの上面にそれぞれ前記ゲート絶縁膜を密着させることを特徴とする請求項６に記載のＭＯＳ型光変調器の製造方法。
【請求項８】
一対の前記テラスの上方の前記ゲート層の領域に水素イオンを注入して絶縁化層を形成することを特徴とする請求項７に記載のＭＯＳ型光変調器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳ型光変調器及びその製造方法に関する。
【背景技術】
【０００２】
シリコン基板に微細な光導波路等を形成し、光変調器や受光器、発光素子等の光学デバイスを作成するシリコンフォトニクスが知られている。このシリコンフォトニクスを用いた光変調器の構造が多数提案されている。光変調器の構造としては、ＭＯＳ型、ＰＩＮ型、ＰＮ型が知られている（例えば、非特許文献１、２参照）。
【０００３】
例えば非特許文献２に記載されたＭＯＳ型光変調器は、ＳＯＩ（Si-on-insulator）基板のｐドープされたＳｉ層上に形成された光導波路と、この光導波路上に積層されたゲート絶縁膜とｎドープされたポリシリコン層とを有する構造になっている。このＭＯＳ型光変調器では、Ｓｉ層とポリシリコン層との間に駆動電圧を印加することによって、Ｓｉ層とゲート絶縁膜の界面及びポリシリコン層とゲート絶縁膜の界面にキャリアを蓄積させ、キャリアプラズマ効果によって屈折率を変化させて光の位相を変調する。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】G. Reed, G. Mashanovich, F. Gardes, and D. Thomson, “Silicon optical modulators,” Nat. Photonics, vol. 4, no. 8, pp. 518-526, Jul. 2010.
【非特許文献２】J. Fujikata, M. Takahashi, S. Takahashi, T. Horikawa, and T. Nakamura, “High-speed and high-efficiency Si optical modulator with MOS junction, using solid-phase crystallization of polycrystalline silicon,”Jpn. J. Appl. Phys., vol.55, no.4, p.042202, Apr. 2016.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記のようなシリコンフォトニクスを用いて作製される各種構造の光変調器は、変調効率が十分ではなく、最も高い変調効率が期待されているＭＯＳ型光変調器においても、十分な変調効率が得られていなかった。
【０００６】
本発明は、上記事情を鑑みてなされたものであり、変調効率が高いＭＯＳ型光変調器及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明のＭＯＳ型光変調器は、光導波路を構成するｐ型のＳｉ層と、光導波路上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたｎ型のＩＩＩ−Ｖ族半導体からなるゲート層と、Ｓｉ層とゲート層との間に駆動電圧を印加する、ゲート層に接続された第１コンタクト部及びＳｉ層に接続された第２コンタクト部とを備えるものである。
【０００８】
本発明のＭＯＳ型光変調器の製造方法は、光導波路となるｐ型のＳｉ層の上面に、単層または複層のｎ型のＩＩＩ−Ｖ族半導体からなるゲート層とこのゲート層の表面に形成されたゲート絶縁膜を有する基板を、ゲート絶縁膜と光導波路の上面とを密着させて貼り合わせ、光導波路上にゲート絶縁膜とゲート層を形成するゲート形成工程と、Ｓｉ層とゲート層との間に電圧を印加する、ゲート層に接続された第１コンタクト部及びＳｉ層に接続された第２コンタクト部を形成するコンタクト部形成工程とを有するものである。
【発明の効果】
【０００９】
本発明の光変調器によれば、ゲート層に用いたＩＩＩ−Ｖ族半導体における電子の有効質量が小さいので、駆動電圧を印加したときの屈折率変化の大きさが大きくなるため変調効率を高くすることができる。
【００１０】
また、本発明の光変調器の製造方法によれば、ゲート層としてのＩＩＩ−Ｖ族半導体をＳｉ層上に積層した構造を容易に得ることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明を実施したマッハ・ツェンダー干渉計型光強度変調装置を示す平面図である。
【図２】光変調器の構造を示す断面図である。
【図３】光変調器のゲート部の形状を示す斜視図である。
【図４】キャリア密度と屈折率変化との関係を示すグラフである。
【図５】キャリア密度と吸収変化との関係を示すグラフである。
【図６】駆動電圧の変化に対する各波長の光の損失の測定結果を示すグラフである。
【図７】駆動電圧とＶπＬ値との関係を示すグラフである。
【図８】リブ及びテラスの形成工程を示す説明図である。
【図９】第２コンタクト部の形成工程を示す説明図である。
【図１０】図１０Ａおよび１０Ｂは貼付基板をＳｉ層に貼り付ける工程を示す説明図である。
【図１１】ゲート層をエッチングする工程を示す説明図である。
【図１２】保護膜を形成する工程を示す説明図である。
【図１３】ビア及びＮｉ層を形成する工程を示す説明図である。
【図１４】Ｎｉ層を合金化する工程を示す説明図である。
【図１５】テラス上のゲート層を除去した光変調器の構造を示す断面図である。
【図１６】第１、第２コンタクト部をリブの両側にそれぞれ設けた光変調器の構造を示す断面図である。
【図１７】テラス上のゲート層を絶縁化層にした光変調器の構造を示す断面図である。
【図１８】テラス上にだけゲート層を設けた光変調器の構造を示す断面図である。
【発明を実施するための形態】
【００１２】
図１において、本発明を実施したマッハ・ツェンダー干渉計型光強度変調装置（以下、ＭＺ強度変調装置という）１０は、シリコン基板１１に形成されており、入力側光導波路１２、光分岐部１３、第１アーム１４、第２アーム１５、光結合部１６、出力側光導波路１７を有している。第１アーム１４は、光導波路２１とＭＯＳ型光変調器２２とを有している。また、第２アーム１５は、光導波路２３とＭＯＳ型光変調器２４とを有している。光分岐部１３は、入力側光導波路１２と各光導波路２１、２３とに接続されており、入力側光導波路１２からの入力される光を各光導波路２１、２３に分岐する。光結合部１６は、各光導波路２１、２３と出力側光導波路１７とに接続されており、各光導波路２１、２３からの光を合波して出力側光導波路１７に出力する。
【００１３】
第１アーム１４に設けられたＭＯＳ型光変調器２２は、後述するように駆動電圧Ｖ１が印加されることによって、光導波路２１を通る光の位相を変調する。すなわち駆動電圧Ｖ１に応じたシフト量で光の位相をシフトする。同様に、第２アーム１５に設けられたＭＯＳ型光変調器２４は、駆動電圧Ｖ２が印加されることによって、光導波路２３を通る光を駆動電圧Ｖ２に応じたシフト量で位相変調する。これにより、光結合部１６により各光導波路２１からの光を位相干渉し、光強度変調された出力光を出力する。なお、ＭＺ強度変調装置１０では、第１アーム１４、第２アーム１５のそれぞれにＭＯＳ型光変調器を設けているが、一方のアームのみにＭＯＳ型光変調器を設けてもよい。
【００１４】
以下、ＭＯＳ型光変調器２２について説明する。なお、ＭＯＳ型光変調器２４は、ＭＯＳ型光変調器２２と同じ構造であるため、その詳細な説明は省略する。図２において、ＭＯＳ型光変調器（以下、光変調器という）２２は、シリコン基板１１上に、ＳｉＯ２層３１、Ｓｉ（シリコン）層３２、ゲート絶縁膜３３、ゲート層３４等が積層されている。なお、図２では、説明の便宜上、光変調器２２の各部の厚みを誇張して描いてある。
【００１５】
Ｓｉ層３２は、その表面（ＳｉＯ２層３１と反対側の面）にリブ３２ａが設けられ、リブ３２ａとその直下のＳｉ層３２との部分でリブ型の光導波路２１を構成している。リブ３２ａ、すなわち光導波路２１は、光の伝送方向（図面に垂直な方向）に延びるように設けられている。このＳｉ層３２は、リブ３２ａを含めｐドープされたｐ型半導体である。例えば、リブ３２ａは、その高さが１００ｎｍ〜１５０ｎｍ程度、幅（図面左右方向の長さ）が４００ｎｍ〜１０００ｎｍ程度であり、またリブ３２ａの下方におけるＳｉ層３１の厚みは、７０ｎｍ〜１２０ｎｍ程度である。
【００１６】
上記Ｓｉ層３２は、その表面にリブ３２ａを挟むように設けられた一対のテラス３６を有しており、各テラス３６とリブ３２ａとの間は、リブ３２ａに沿った溝３７となっている。したがって、リブ３２ａとテラス３６との間には、所定の間隔があいている。テラス３６は、位相変調の機能上は必要ないものであるが、後述するように、ゲート絶縁膜３３、ゲート層３４のリブ３２ａ上への貼り合わせに利用しており、貼り合わせを容易にする効果がある。溝３７は、中空なままとして、その中空な内部をＳｉ層３２よりも屈折率が低いクラッドとして機能させている。なお、Ｓｉ層３２よりも屈折率が低い、例えばＳｉＯ２等で溝３７内を埋めてもよい。また、この例においては、テラス３６及び溝３７が形成されたＳｉ層３２の部分が、光導波路２１からその幅方向に延在した第２延在領域であり、第２延在領域は、光導波路２１の両側にある。
【００１７】
リブ３２ａの上面には、ゲート絶縁膜３３とゲート層３４とが積層されている（以下、ゲート絶縁膜３３とゲート層３４とを総称してゲート部３５という）。このように積層されたＳｉ層３２、ゲート絶縁膜３３、ゲート層３４によってＭＯＳ構造が形成される。この例では、ゲート層３４は、ゲート絶縁膜３３の上面のほぼ全面に設けられており、ゲート絶縁膜３３及びゲート層３４は、光導波路２１の幅方向では、リブ３２ａの上面から各テラス３６の上面まで延在している。したがって、ゲート絶縁膜３３とゲート層３４は、リブ３２ａ、テラス３６、溝３７の形成領域の上方に設けられている。なお、光導波路２１の幅方向において、光導波路２１（リブ３２ａ）の外側のゲート絶縁膜３３とゲート層３４の部分がそれぞれの第１延在領域になる。
【００１８】
ゲート絶縁膜３３は、例えば酸化アルミニウム（Ａｌ２Ｏ３）を用いて形成されているが、これに限定されるものではなく、酸化シリコン（ＳｉＯ２）、酸化ハフニウム（ＨｆＯ２）等の薄膜でもよい。ゲート絶縁膜３３の厚みは、変調効率を改善するためには可能な限り薄くすることが望ましい。ただし、量子トンネル効果によるリーク電流増加を抑制するためには、３ｎｍ以上の膜厚が必要になる。一方、変調速度の観点から、ゲート絶縁膜３３の厚みは、適度な厚みがあることが望ましい。変調効率と変調速度の双方を考慮すると、例えば３ｎｍ〜１０ｎｍ程度とすることが好ましい。
【００１９】
ゲート層３４は、ｎドープしたｎ型のＩＩＩ−Ｖ族半導体を単層または複層（２層以上）に積層したものである。この例では、ゲート層３４は、ゲート絶縁膜３３側の第１層３４ａと、この第１層３４ａの上に形成された第２層３４ｂとからなる。第１層３４ａは、ｎ型のＩｎＧａＡｓＰで形成され、第２層３４ｂはｎ型のＩｎＰで形成されている。ゲート層３４に用いるＩＩＩ−Ｖ族半導体としては、ＩｎＧａＡｓＰ、ＩｎＰの他に、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＳｂ、ＡｌＧａＳｂ、ＩｎＳｂ、ＩｎＧａＳｂ等でもよい。
【００２０】
ゲート層３４を複層とする場合、光変調の寄与する層、光閉じ込めに寄与する層、コンタクトを形成する層を個別に設計することが可能となる。一方、ゲート層３４を単層とする場合、製造工程を簡易化することができる。ゲート層３４を複層で構成する場合、ゲート層３４内におけるＩＩＩ−Ｖ族半導体の積層の順番は特に限定されないが、ゲート絶縁膜３３側に、より電子の有効質量が軽く、屈折率の大きな材料がくることが好ましい。このようにすることで位相変調効果の大きな材料を利用可能となり、さらに光閉じ込めをゲート絶縁膜近傍により集中させることで光変調効率を高めることが可能となる。この例のように、ＩｎＧａＡｓＰ（第１層３４ａ）と、ＩｎＰ（第２層３４ｂ）との２層で構成する場合では、IｎＰと比較して電子の有効質量が軽く、屈折率が大きいことからＩｎＧａＡｓＰをゲート絶縁膜３３側とするのが好ましい。
【００２１】
ゲート層３４の全体の厚みは、光電界がゲート絶縁膜近傍で最大となるように設計することが好ましく、複層とした場合の各層の厚みは、光電界がゲート絶縁膜近傍で最大となるようにすることが好ましい。この例、ゲート層３４の全体の厚みは、１００ｎｍ〜２００ｎｍ程度とし、第１層の厚みは、５０〜１２０ｎｍ程度、第２層の厚みは５０〜８０ｎｍ程度としている。
【００２２】
図３に示すように、ゲート部３５は、矩形領域３５ａと、一対のテーパ領域３５ｂとを有している。矩形領域３５ａは、リブ３２ａの上方の部分と各テラス３６の上面まで延びた部分からなる。テーパ領域３５ｂは、リブ３２ａ上に設けられ、矩形領域３５ａの両端から光の伝搬方向に沿って延びている。各テーパ領域３５ｂは、矩形領域３５ａとの接続部分がリブ３２ａと同じ幅かそれよりも僅かに狭い幅であり、矩形領域３５ａから離れるにしたがって幅が漸減する形状である。このテーパ領域３５ｂは、リブ３２ａを伝搬する光信号を滑らかに矩形領域３５ａに接続する機能をもつ。
【００２３】
図２において、第１コンタクト部４１を介して、ゲート層３４と第１電極４２とが接続されている。第１コンタクト部４１は、オーミックコンタクトにするために設けられている。この第１コンタクト部４１は、ゲート層３４の第１延在領域に設けられている、すなわち、リブ３２ａの直上の位置からリブ３２ａの幅方向にずらされて、リブ３２ａの直上から避けた位置に第１コンタクト部４１が配されている。これにより、ゲート層３４を薄くしながら、ゲート層３４での入力光の閉じ込め効果を十分なものにして、光の伝送損失をより小さく抑えている。
【００２４】
上記第１コンタクト部４１は、ＩＩＩ−Ｖ族半導体とＮｉ（ニッケル）との合金である。この例ではゲート層３４の一部のＩＩＩ−Ｖ族半導体とＮｉ（ニッケル）とを合金化することで第１コンタクト部４１が形成されており、具体的には第１層３４ａのＩｎＧａＡｓＰとＮｉとの合金になっている。このように、第１コンタクト部４１としてＩＩＩ−Ｖ族半導体とＮｉとの合金を用いることは、その合金の電気抵抗が非常に低いため、光変調器２２のＲＣ時定数を小さくして動作速度をより高速化する上で有利である。第１電極４２は、例えばＡｕ（金）で形成されている。
【００２５】
なお、ゲート層３４とＮｉとを合金化して第１コンタクト部４１を形成する場合に、ゲート層３４を構成するいずれの層のＩＩＩ−Ｖ族半導体とＮｉとを合金化してもよく、複数層の各ＩＩＩ−Ｖ族半導体とＮｉとを合金化してもよい。したがって、例えば第２層３４ｂのＩｎＰとＮｉとを合金化して、第１コンタクト部４１を形成してもよく、第１層３４ａのＩｎＧａＡｓＰ及び第２層３４ｂのＩｎＰとがそれぞれＮｉと合金化されたものを第１コンタクト部４１としてもよい。また、第１コンタクト部４１とし、ＩＩＩ−Ｖ族半導体とＮｉとの合金を用いているが、これに限定されるものではなく、例えばゲート層３４の一部のドープ密度をより高くしたｎ＋型の半導体でもよい。さらに、第１コンタクト部４１は、ゲート層３４における深さは任意であり、例えば第１コンタクト部４１がゲート層３４を貫通してゲート絶縁膜３３に達していてもよい。
【００２６】
Ｓｉ層３２は、第２コンタクト部４３、合金部４４を介して第２電極４５に接続されている。Ｓｉ層３２の一方のテラス３６側の一部が第２コンタクト部４３にされており、第２コンタクト部４３は、Ｓｉ層３２のその他の部分よりもドープ密度をより高くしたｐ＋半型導体となっている。合金部４４は、第２コンタクト部４３のＳｉとＮｉとを合金化したものであり、合金部４４の上に第２電極４５がＡｕで形成されている。なお、符号４７は、例えばＳｉＯ２で形成された保護膜である。
【００２７】
上記の光変調器２２は、第２電極４５を基準（０Ｖ）として、第１電極４２がマイナス電圧となるように駆動電圧Ｖ１が与えて、ゲート層３４とＳｉ層３２との間に駆動電圧Ｖ１を印加する。光変調器２２は、キャリアプラズマ効果による屈折率の変化を利用して光の位相を変調する。すなわち、ゲート層３４とＳｉ層３２との間に駆動電圧Ｖ１を印加することによって、ゲート層３４とゲート絶縁膜３３との界面に電子が蓄積され、すなわち電子密度が増大し、増大した電子密度の効果によって光導波路２１中を伝送される光に対する屈折率が変化する。
【００２８】
キャリアプラズマ効果を用いた光変調器２２は、キャリア（この例ではゲート層３４における電子）の有効質量が小さいほど屈折率変化Δｎが大きくなる。上記ゲート層３４に用いるＩＩＩ−Ｖ族半導体においては、電子の有効質量がシリコン等に比べて小さい。このため、駆動電圧Ｖ１を印加した際の電子密度の増大に伴う屈折率変化Δｎの絶対値が大きくなり、屈折率変化Δｎがシリコンの１０倍以上になる。一方で電子密度の増大による吸収変化Δαは極めて小さい。また、駆動電圧Ｖ１を印加した際に、Ｓｉ層３２とゲート絶縁膜３３との界面には、ホール（正孔）の密度が増大するが、ＩＩＩ−Ｖ族半導体と比較して屈折率変化や吸収変化は極めて小さいため、ほとんど影響がない。このため、シリコンの光導波路上にゲート絶縁膜を挟んでシリコンのゲート層を形成した構造を持つＭＯＳ型光変調器に比べて、ｐ型のシリコン層３２の光導波路２１上にゲート絶縁膜３３を挟んでｎ型のＩＩＩ−Ｖ族半導体からなるゲート層３４を形成した構造を持つ光変調器２２は、変調効率が高く、かつ低損失なものとなる。なお、ゲート層３４は、ＩＩＩ−Ｖ族半導体は結晶構造であるため、その内部での光の散乱が小さく、光の損失も小さい。
【００２９】
図４、図５は、ＩｎＧａＡｓＰ（λｇ＝１．３７μｍに相当する組成）、ＩｎＰ、Ｓｉ中における屈折率変化Δｎ（絶対値）および吸収変化Δと電子密度との関係を計算した結果を示している。ここで、λｇ＝１．３７μｍに相当する組成とは、Ｉｎ０．６８Ｇａ０．３２Ａｓ０．７Ｐ０．３となる。これら図４、図５に示されるように、ＩｎＧａＡｓＰ（λｇ＝１．３７μｍに相当する組成）中では、Ｓｉと比較して、屈折率変化Δｎ（絶対値）が大きく、吸収変化Δαが小さいことがわかる。ＩｎＧａＡｓＰでは、その屈折率変化Δｎ（絶対値）がＳｉよりも１７倍程度にも達するが、吸収変化ΔαはＳｉと比べて同程度ないし小さい。なお、図４、図５のグラフは、いずれも横軸が各材料中の電子密度であり、縦軸がその電子密度における屈折率変化Δｎ，吸収変化Δαをそれぞれ示している。
【００３０】
図６は、光変調器２２で位相変調した第１アーム１４からの光と位相変調していない第２アーム１５からの光を干渉させたときの、透過波長スペクトルを測定した結果を示している。ここでは、位相変化量を正確に評価するため、片側のアームをもう一方より２０μｍ程度長くした非対称マッハ・ツェンダー干渉計の構成となっている。アーム長に差があることから、駆動電圧Ｖ１を印加しない場合でも、周期的に光強度が小さくなる波長が透過スペクトルに周期的に表れる。駆動電圧Ｖ１が印加され、両アーム間の位相差が変化すると、透過スペクトルにおいて光強度が小さくなる波長の位置がシフトする。このシフト量から位相変化量を定量的に評価することが可能となる。図６は、駆動電圧Ｖ１が０Ｖ、−０．４Ｖ、−０．８Ｖとした場合の透過スペクトルをおのおの測定した結果を示している。第２アーム１５の光変調器２４に対する駆動電圧Ｖ２は、０Ｖとして光変調器２４において位相変調を行わないようにした。また、ゲート層３４をＩｎＧａＡｓＰおよびＩｎＰの複層構造とした光変調器２２を用いた。この測定結果から、駆動電圧Ｖ１に応じて、光強度が弱くなる波長が右側にシフトしており、上記のように構成される光変調器２２が光導波路２１を伝搬する光に対して位相変調していることが確認できる。
【００３１】
図７は、変調効率を示すＶπＬ値と駆動電圧Ｖ１との関係を計算した結果とを示している。ＶπＬ値の計算は、ゲート層３４をＩｎＧａＡｓＰのみの単層構造とした場合について行った。図７のグラフ中の実線は、各電圧値での位相変化の傾きから求めたＶπＬ値であり、破線は０Ｖからの位相変化量から求めたＶπＬ値である。また、図７のグラフには、上記図６に示される測定結果から得られる、駆動電圧Ｖ１が「−０．８Ｖ」、「−０．４Ｖ」におけるＶπＬ値を併せて示す。ＶπＬ値は、光変調器で光の位相を半波長（π）分シフトするのに必要な駆動電圧、すなわち半波長電圧Ｖπと、光変調器の長さＬとの積であり、光変調器の性能を示す指数である。ＶπＬ値は、その値が小さいほど変調効率が高い。ゲート層３４がＩｎＧａＡｓＰおよびＩｎＰの複層構成では、ＶπＬ値として０．０４Ｖｃｍ〜０．０５Ｖｃｍが実測され、変調効率が高いことが確認された。
【００３２】
また、ゲート層３４を構成するＩＩＩ−Ｖ族半導体は、上記のようにキャリアとなる電子の有効質量が小さい、すなわち移動度が高い。また、ＩＩＩ−Ｖ族半導体が低抵抗であるため、ＲＣ時定数が小さい。このため、光導波路上にゲート絶縁膜とシリコン層とを積層したＭＯＳ型光変調器に比べて、光変調器２２の高い動作速度が得られる。また、ＩＩＩ−Ｖ族半導体をゲート層３４に用いた場合、上記のようにＶπＬ値が小さいため、光導波路上にゲート絶縁膜とシリコン層とを積層したＭＯＳ型光変調器に比べて、ゲート絶縁膜を厚くしてもＶπＬ値を小さくすることが可能となる。ゲート絶縁膜が厚くなるとゲート容量値がその分小さくなりＲＣ時定数が小さくなり、変調周波数を高くすることができることがわかる。
【００３３】
次に光変調器２２の作製手順について説明する。光変調器２２は、下記第１〜第８工程を順番に行うことで作製される。なお、下記の光変調器２２の作製手順は、一例であり、これに限定されるものではない。光変調器２２の作製では、例えばＳＯＩ（Ｓｉ−ｏｎ−Ｉｎｓｌａｔｏｒ）基板が用いることができる。この場合、ＳＯＩ基板のベースとなるシリコン基板がシリコン基板１１、シリコン基板上の埋め込み酸化膜（ＢＯＸ層）がＳｉＯ２層３１、埋め込み酸化膜の上層のシリコン層がＳｉ層３２となる。
【００３４】
第１工程では、溝３７に対応した開口を有するパターンのレジストマスクを、予めｐドープされたＳｉ層３２上に形成する。この第１工程におけるレジストマスク及び下記の各工程におけるレジストマスクは、一般的なフォトリソグラフィ技術を用いて形成すればよい。レジストマスクの形成後、レジストマスクで覆われていない部分のＳｉ層３２をドライエッチングして溝３７を形成する。この後、レジストマスクを除去する。この第１工程により、図８に示すように、Ｓｉ層３２にリブ３２ａ、一対のテラス３６が形成される。
【００３５】
第２工程では、第１工程で用いたレジストマスクを除去した後、第２コンタクト部４３に対応した開口を有するパターンのレジストマスクをＳｉ層３２上に形成する。この後、レジストマスクの開口を通して、Ｂ（ホウ素）等をイオン注入することによって、図９に示すように、高濃度にｐドープされた第２コンタクト部４３をＳｉ層３２に形成する。
【００３６】
第３工程では、第２工程で用いたレジストマスクを除去した後、図１０（Ａ）に示すように、予め作製しておいたゲート部３５となる貼付基板５１をＳｉ層３２の上面に貼り合わせて、図１０（Ｂ）に示すように、ゲート絶縁膜３３、ゲート層３４を形成する。
【００３７】
上記貼付基板５１は、ＩｎＰ基板（図１０（Ａ）では、ＩｎＰ基板は図示せず）上に、ｎ−ＩｎＰ層（第２層３４ｂであり、以下、ＩｎＰ層３４ｂとも呼ぶ）にＩｎＧａＡｓＰ層（第１層３４ａであり、以下、ＩｎＧａＡｓＰ層３４ａとも呼ぶ）、Ａｌ２Ｏ３層（ゲート絶縁膜３３であり、以下、Ａｌ２Ｏ３層３３とも呼ぶ）を積層したものである。例えば、一例としては、５０ｎｍのｎ−ＩｎＰ層３４ｂの上に１１０ｎｍのｎ−ＩｎＧａＡｓＰ層３４ａが積層した構造としてもよい。この場合、ＩｎＰ基板上にｎ−ＩｎＰ層３４ｂ, ｎ−ＩｎＧａＡｓＰ層３４ａが、この順番に成長する。さらに、ＩｎＰ基板を選択的に除去するために、ＩｎＰ基板とｎ−ＩｎＰ層３４ｂとの間には、ＩｎＧａＡｓ/ＩｎＰ/ＩｎＧａＡｓの積層構造を成長するようにしてもよい。これにより、ＨＣｌ等を用いることで、ＩｎＧａＡｓ層はエッチングされず、ＩｎＰ基板のみをエッチングすることができる。その後、ＩｎＧａＡｓ層のみを選択エッチングし、再度ＩｎＰ層、ＩｎＧａＡｓ層を選択エッチングすることで、平坦な表面を得るようにしてもよい。この場合、ＩｎＰ基板上に成長した層は、ＩｎＧａＡｓ層、ＩｎＰ層、ＩｎＧａＡｓ層、ｎ−ＩｎＰ層３４ｂ、ｎ−ＩｎＧａＡｓＰ層３４ａの順番となる。
【００３８】
貼付基板５１は、次のような手法で作製することができる。まず、予めｎドープされたＩｎＰの結晶からなるＩｎＰ基板の表面に、有機金属気相成長法（Metal-Organic Vapor Phase Epitaxy）法やＭＯＣＶＤ（Metal-Organic Chemical Vapor Deposition)法等により、ＩｎＰをエピタキシャル成長させてＩｎＰ層３４ｂを形成し、このＩｎＰ層３４ｂ表面にＩｎＧａＡｓＰをエピタキシャル成長させてＩｎＧａＡｓＰ層３４ａを形成する。例えば、このエピタキシャル成長時に、ドーパントを加えてＩｎＰ層３４ｂとＩｎＧａＡｓＰ層３４ａはｎ型半導体とされるが、エピタキシャル成長後のイオン注入によってｎ型半導体としてもよい。次に、例えば原子層堆積（ＡＬＤ：Atomic Layer Deposition）法を用いて、ＩｎＧａＡｓＰ層３４ａの表面に、表面が平坦なＡｌ２Ｏ３層３３を所定の厚みで形成する。
【００３９】
貼付基板５１をＳｉ層３２に貼り合わせる際には、Ａｌ２Ｏ３層３３をリブ３２ａ及びテラス３６に密着させて接合する。この貼り合わせでは、Ｓｉ層３２の表面にも原子層堆積法によりＡｌ２Ｏ３層（図示せず）を堆積して、Ａｌ２Ｏ３層同士の表面で貼り合わせをすることができる。室温大気中で貼り合わせた後、加圧加熱（200℃から300℃程度）することで貼り合わせることができる。本方法により、低ダメージで貼り合わせることができる。また、貼付基板５１とＳｉ層３２の貼り合わせには、表面活性化常温接合法を用いることもできる。すなわち、常温下の真空中において、Ａｌ２Ｏ３層３３とＳｉ層３２の各表面を、例えばＡｒ(アルゴン)ガスをそれぞれ照射することで活性化してから、Ａｌ２Ｏ３層３３の表面をリブ３２ａ及び一対のテラス３６の表面に密着させた状態で押圧する。Ａｌ２Ｏ３層３３とリブ３２ａ及びテラス３６との各表面の原子の結合手同士が直接結合する。これにより、Ａｌ２Ｏ３層３３がゲート絶縁膜３３として、またＩｎＧａＡｓＰ層３４ａ、ＩｎＰ層３４ｂがゲート層３４の第１層３４ａ、第２層３４ｂとしてＳｉ層３２上に積層される。上記のように貼付基板５１は、リブ３２ａの表面とともに一対のテラス３６の表面にも密着させるので、貼付基板５１の平面性を保ちながら貼り合わせを行うことができる。
【００４０】
なお、ゲート層３４を例えばＩｎＧａＡｓＰからなる単層とする場合には、上述のように貼付基板５１をＳｉ層３２に貼り合わせた後に、塩酸（ＨＣｌ）等でＩｎＰを選択的に除去すればよい。また、ゲート層３４をＩｎＰからなる単層とする場合には、ＩｎＰ基板上にＩｎＧａＡｓおよびＩｎＰ層を成長し、表面にゲート酸化膜３３を形成した後、ＩｎＰ基板およびＩｎＧａＡｓ層を選択的にエッチングすればよい。
【００４１】
第４工程では、ゲート層３４の形成すべき形状に応じたパターンのレジストマスクをゲート層３４の表面、すなわち第２層３４ｂの表面に形成する。この後に、ゲート層３４をドライエッチングすることにより、図１１に示すように、ゲート絶縁膜３３上のゲート層３４を所望とする形状にする。このときに、合金部４４及び第２電極４５が形成される部分のゲート層３４が除去される。
【００４２】
第５工程では、例えばＣＶＤ（chemical vapor deposition）により、ＳｉＯ２を堆積することによって、図１２に示すように、保護膜４７を形成する。この保護膜４７で、ゲート層３４の表面が覆われるとともに、第４工程でゲート層３４が除去された部分が保護膜４７で埋められる。保護膜４７は、化学機械研磨（CMP；Chemical Mechanical Polishing）により、その表面を平坦化することも可能である。なお、ＩｎＧａＡｓＰ層／ＩｎＰ層の膜厚が薄い場合（例えば、１６０ｎｍ以下）、表面を平坦化しなくても、製造プロセスに支障が生じないことから、平坦化処理を省くこともできる。
【００４３】
第６工程では、図１３に示すように、ビア５２ａ、５２ｂを形成した後に、第１コンタクト部４１及び合金部４４を形成するためのＮｉ層５３ａ、５３ｂを形成する。まず、第１電極４２、第２電極４５を形成する部分に対応して開口したレジストマスクを保護膜４７の表面に形成する。このレジストマスクを形成した状態で、エッチングガスを切り替えながら、ＳｉＯ２に対するドライエッチング、ＩｎＰに対するドライエッチング、Ａｌ２Ｏ３に対するドライエッチングを順次に実施する。これにより、第１電極４２の形成位置では、保護膜４７、第２層３４ｂを貫通して第１層３４ａの表面に達するビア５２ａが形成される。また、第２電極４５の形成位置では、保護膜４７を貫通し、さらにゲート絶縁膜３３が除去されて、第２コンタクト部４３の表面に達するビア５２ｂが形成される。
【００４４】
次に、レジストマスクを残した状態で、ビア５２ａ、５２ｂの底部に露呈された第１層３４ａの表面と第２コンタクト部４３の表面にそれぞれ所定の厚みとなるようにＮｉを堆積させて、Ｎｉ層５３ａ、５３ｂを形成する。この後に、レジストマスクは、その上に堆積されたＮｉとともに、有機溶媒等を用いて除去される。このようにリフトオフプロセスにより、Ｎｉ層５３ａ、５３ｂを形成する。
【００４５】
第７工程では、Ｎｉ層５３ａ、５３ｂが形成されたシリコン基板１１にアニール処理を行う。これにより、図１４に示すように、Ｎｉ層５３ａのＮｉと第１層３４ａのＩｎＧａＡｓＰとが反応して、これらの合金からなる第１コンタクト部４１が形成される。また、Ｎｉ層５３ｂのＮｉと第２コンタクト部４３のＳｉとが反応して、これらの合金からなる合金部４４が形成される。アニール処理では、低温（４００℃以下）の加熱により、合金化することができる。
【００４６】
第８工程では、第１電極４２、第２電極４５の表面形状のみレジストを除去したレジストマスクを形成し、例えば電子線蒸着法により、Ａｕ（金）をシリコン基板１１の表面、すなわち保護膜４７の表面、及びビア５２ａ、５２ｂ内に堆積させる。この際、Ａｕの密着性をあげるため、所定の膜厚のＮｉあるいはＴｉを、保護膜４７の表面、及びビア５２ａ、５２ｂ内に堆積してからＡｕを堆積するようにしてもよい。この後、レジストマスクを、その上に堆積されたＡｕとともに、有機溶媒等を用いて除去される。これによって、図２に示すように、第１コンタクト部４１を介してゲート層３４に接続された第１電極４２と、合金部４４、第２コンタクト部４３を介してＳｉ層３２に接続された第２電極４５が形成され、光変調器２２が完成する。
【００４７】
光変調器は、その動作速度の向上を図るためには、ＲＣ時定数の小さい構造が有利である。以下に、ＲＣ時定数をより小さくすることができる各例について説明する。なお、以下に説明する他は、図２に示す光変調器２２と同じであり、実質的に同じ構成部材には同一の符号を付してその詳細な説明を省略する。
【００４８】
図１５に示す光変調器５５は、一対のテラス３６の上方にゲート部３５（ゲート絶縁膜３３及びゲート層３４）を形成していない構造を有している。すなわち、リブ３２ａの幅方向において、ゲート絶縁膜３３及びゲート層３４の第１延在領域の各端部がリブ３２ａとテラス３６との間の溝３７の上方になるようにゲート部３５が形成されている。これにより、Ｓｉ層３２とゲート層３４との間に挟まれるゲート絶縁膜３３の面積が小さくなり、寄生容量が低減される。各テラス３６の上方には、保護膜４７を設けてある。第１コンタクト部４１は、ゲート層３４の一方の第１延在領域、すなわち一方の溝３７の上方のゲート層３４の部分に設けられている。
【００４９】
また、この例では、溝３７には、その溝３７内にＳｉＯ２からなる絶縁層５６を設けてある。絶縁層５６は、Ｓｉ層３２よりも屈折率が低いクラッドとして機能し、かつ絶縁性を有する材料であれば他の材料を用いて形成してもよい。
【００５０】
上記のような光変調器５５を作製する場合には、第１工程で溝３７を形成した後、例えばＣＶＤでゲート層３４の表面にＳｉＯ２を堆積する。この後、化学機械研磨によって溝３７以外に堆積したＳｉＯ２を除去し、溝３７内に絶縁層５６を埋め込んだ構造を形成する。この後に、第３工程で、ゲート層３４となる基板５１をＳｉ層３２及び絶縁層５６の表面に貼り合わせる。第４工程では、所定のパターンのレジストマスクをゲート層３４の表面に形成し、ドライエッチング等で各テラス３６の上方のゲート層３４の部分を含めて不要なゲート層３４の部分を除去する。なお、ゲート絶縁膜３３は、少なくともリブ３２ａとゲート層３４との間にあればよい。
【００５１】
図１６に示す光変調器６０は、それぞれ一対の第１コンタクト部４１と第２コンタクト部４５とを設けた構造である。リブ３２ａの両側に延びたゲート層３４の各第１延在領域にそれぞれ第１コンタクト部４１が設けられており、それぞれの第１コンタクト部４１の上部に第１電極４２が設けられている。このようにして、光変調器６０では、リブ３２ａの上方を避けて、各溝３７（絶縁層５６）の上方にそれぞれ第１コンタクト部４１が配された構造になっている。また、Ｓｉ層３２の光導波路２１の両側の各第２延在領域に一対の第２コンタクト部４３が設けられており、それぞれの第２コンタクト部４３の上部に合金部４４及び第２電極４５が設けられている。なお、その他の構成は、図１１の光変調器５５と同じである。
【００５２】
上記の光変調器６０では、ゲート層３４及びＳｉ層３２に、それぞれ一対の第１コンタクト部４１と第２コンタクト部４５とを設けているため、駆動電圧Ｖ１が印加される光変調器６０における回路上の寄生抵抗が半減する。Ｓｉ層３２とゲート層３４との間に挟まれるゲート絶縁膜の面積を小さくした構造によって光変調器５５の寄生抵抗を小さくしたことと相俟って、光変調器６０のＲＣ時定数がより小さくなり、その結果、より高速な動作が可能になる。
【００５３】
図１７に示す光変調器６５は、一対のテラス３６の上方のゲート層３４の部分に水素イオンを注入した絶縁化層６６を有する構造になっている。ＩＩＩ−Ｖ族半導体は、水素イオンを注入することによって、抵抗が高くなり、絶縁材料として機能するようになる。すなわち、水素を含有したＩＩＩ−Ｖ族半導体が絶縁化層６６である。その他の構成は、図１６の光変調器６０と同じである。絶縁化層６６によって、Ｓｉ層３２とゲート層３４との間に挟まれるゲート絶縁膜３３の面積が小さくなり寄生容量が低減される。この光変調器６５を作製する場合には、例えば上記第３工程で貼付基板５１をＳｉ層３２に貼り合わせた後に、ゲート層３４の表面に絶縁化層６６に対応した部分が開口となったレジストマスクを形成する。そして、レジストマスクの形成後に、ゲート層３４の表面から水素イオンの注入を行う。これにより、ゲート層３４の一部、すなわち各テラス３６上方のゲート層３４を絶縁化層６６にする。なお、溝３７を中空にしてあるが、図１５、図１６の光変調器５５、６０と同様に、その内部に絶縁層を設けてもよい。
【００５４】
図１８に示す光変調器７０は、リブ３２ａの上部にリブ３２ａの直上にだけゲート部３５（絶縁膜３３、ゲート層３４）を設けた構造を有する。Ｓｉ層３２は、その平坦な表面にリブ３２ａが設けられており、このリブ３２ａの上部にゲート部３５（絶縁膜３３、ゲート層３４）が形成されている。このようにリブ３２ａの直上にだけゲート部３５を設けることによって、Ｓｉ層３２とゲート層３４との間に挟まれるゲート絶縁膜３３の面積が小さくなり寄生容量が低減される。
【００５５】
また、光変調器７０は、ゲート層３４の第２層３４ｂの上部に第１コンタクト部４１が設けられている。第１コンタクト部４１は、例えば高濃度にｎドープしたＩｎＧａＡｓとなっている。この第１コンタクト部４１の上部に第１電極４２が形成されている。このようにリブ３２ａの直上のゲート層３４の上部に第１電極４２を設ける場合には、ゲート層３４に十分な厚み（例えば１．３〜２μｍ）を持たせることが好ましい。これにより、リブ３２ａから第１電極４２を十分離すことができ、光の閉じ込め効果を高くすることができる。
【００５６】
また、Ｓｉ層３２には、光導波路２１の両側の第２延在領域にそれぞれ第２コンタクト部４３が設けられている。第２コンタクト部４３は、Ｓｉ層３２を高濃度にｐドープすることで形成されている。第２コンタクト部４３の上部に第２電極４５が設けられている。なお、他の光変調器と同様に、第１コンタクト部４１、第２コンタクト部４３をＮｉとＩＩＩ−Ｖ族半導体との合金としてもよい。
【００５７】
光変調器７０は、例えば、下記の手順によっても作製することができる。なお、下記の光変調器７０の作製手順は、一例であり、これに限定されるものではない。光変調器７０の作製では、上記と同様にＳＯＩ基板を用いることができる。
【００５８】
第１工程では、例えば、ＳＯＩ基板を用意し、当該ＳＯＩ基板のＳｉ層３２にｐ型不純物をドープする。次いで、第２工程では、Ｓｉ層３２の表面と、貼付基板の表面とに、例えばＡＬＤ法により、Ａｌ２Ｏ３を堆積し、これらＡｌ２Ｏ３膜同士に貼り合わせることで、ＳＯＩ基板上に、ゲート絶縁膜３３、ゲート層３４の第１層３４ａ、第２層３４ｂ及び第１コンタクト部４１となる層が積層された貼付基板を貼り合わせる。ここでは、貼付基板としては、ゲート絶縁膜３３となるＡｌ２Ｏ３層、ゲート層３４の第１層３４ａとなるＩｎＧａＡｓＰ層、第２層３４ｂとなるＩｎＰ層、第１コンタクト部４１となるＩｎＧａＡｓ層が積層されたものが用いられる。この貼付基板を作製する場合には、予めｎドープされたＩｎＰの結晶からなりＩｎＰ層となる基板の一方の面にＩｎＧａＡｓＰ層を、他方の面にＩｎＧａＡｓ層を順次にエピタキシャル成長させて形成する。ＩｎＧａＡｓＰ層、ＩｎＰ層に対するｎドープは、エピタキシャル成長時に、ドーパントを加えてもよく、エピタキシャル成長後にイオン注入してもよい。
【００５９】
第３工程では、第１コンタクト部４１となる層の表面に、パターニングされたレジストマスクを用いて金属マスクを形成する。金属マスクは、位相変調部分となるゲートのパターンに形成される。１度レジストマスクを除去した後、再度レジストを塗布し、今度は当該レジストを導波路形状にパターニングする。当該レジストマスクを用いたドライエッチングによって、貼付基板（ゲート絶縁膜３３と第１層３４ａ及び第２層３４ｂからなるゲート層３４と、第１コンタクト部４１となる層）だけでなく、Ｓｉ層３２についてもパターニングし、当該Ｓｉ層３２も導波路形状に加工する（当該Ｓｉ層３２にリブを形成する）。
【００６０】
第４工程では、第３工程で用いたレジストマスクを除去してから、残った金属マスクを用いて位相変調部分となるゲートパターン部分以外の、ゲート絶縁膜３３と第１層３４ａ及び第２層３４ｂからなるゲート層３４と、第１コンタクト部４１となる層とを、ドライエッチングにより除去する。次いで、第５工程では、例えばＣＶＤ法により、ＳｉＯ２を堆積して保護膜４７を形成し、当該保護膜４７の表面が平坦になるように化学機械研磨する。
【００６１】
第６工程では、保護膜４７の表面に所定のパターンのレジストマスクを形成してからドライエッチングを行って、保護膜４７に第１電極４２、第２電極４５用のビアをそれぞれ形成する。第７工程では、第６工程で用いたレジストマスクを残した状態で、例えばスパッタリングにより、ビア内にＡｕ（金）を堆積させる。レジストマスクを除去してから、所定パターンの新たなレジストマスクを用いてドライエッチングし、余分なＡｕを除去する。これにより、第１電極４２、第２電極４５を所定の表面形状にする。
【００６２】
上記ではＳｉ層の表面にリブを形成したリブ型光導波路を用いた例について説明したが、本発明は、これに限定されず、例えば表面が平坦なＳｉ層によって光導波路が構成される構造等にも適用ができる。
【符号の説明】
【００６３】
１０  マッハ・ツェンダー干渉計型光強度変調装置
２１  光導波路
２２、２３、５５、６０、６５、７０  ＭＯＳ型光変調器
３２  Ｓｉ層
３２ａ  リブ
３３  ゲート絶縁膜
３４  ゲート層
３４ａ  第１層
３４ｂ  第２層
４１  第１コンタクト部
４３  第２コンタクト部
【図１】
2018028608.tif 000003
【図２】
2018028608.tif 000004
【図３】
2018028608.tif 000005
【図４】
2018028608.tif 000006
【図５】
2018028608.tif 000007
【図６】
2018028608.tif 000008
【図７】
2018028608.tif 000009
【図８】
2018028608.tif 000010
【図９】
2018028608.tif 000011
【図１０】
2018028608.tif 000012
【図１１】
2018028608.tif 000013
【図１２】
2018028608.tif 000014
【図１３】
2018028608.tif 000015
【図１４】
2018028608.tif 000016
【図１５】
2018028608.tif 000017
【図１６】
2018028608.tif 000018
【図１７】
2018028608.tif 000019
【図１８】
2018028608.tif 000020