(57)【要約】【課題】半導体集積回路や電気部品等に供給される電源電圧を高い精度で監視する。【解決手段】電源電圧監視回路が、電源回路と、該電源回路から電源の供給を受ける監視対象回路との間の経路における配線インピーダンスにより電圧降下した電圧を測定する電圧検出回路と、前記電圧降下を測定するために負荷をかける強制負荷回路と、前記強制負荷回路がかける負荷の量を調整すると共に、該調整に応じた前記電圧降下の変化を監視する制御手段と、を備える。【選択図】図２
2018060320.tif 000002
【特許請求の範囲】
【請求項１】
電源回路と、該電源回路から電源の供給を受ける監視対象回路との間の経路における配線インピーダンスにより電圧降下した電圧を測定する電圧検出回路と、
前記電圧降下を測定するために負荷をかける強制負荷回路と、
前記強制負荷回路がかける負荷の量を調整すると共に、該調整に応じた前記電圧降下の変化を監視する制御手段と、
を備えることを特徴とする電源電圧監視回路。
【請求項２】
前記電圧検出回路は、前記監視対象回路の電源端子から電圧を測定することを特徴とする請求項１に記載の電源電圧監視回路。
【請求項３】
前記電圧検出回路には、上限側の検出電圧値と、第１下段側検出電圧値と、該第１下段側検出電圧値よりも低い電圧値である第２下段側検出電圧値とが設定され、
前記電圧検出回路は、前記測定した電圧と、前記設定した検出電圧値のそれぞれとを比較し、該比較の結果を前記制御手段に出力し、
前記制御手段は、前記測定した電圧と、前記設定した第１の下段側検出電圧値及び第２下段側検出電圧値との比較結果に基づいた量で段階的に前記経路にかける負荷を調整することを特量とする請求項１又は２に記載の電源電圧監視回路。
【請求項４】
前記強制負荷回路がかける前記負荷とは負荷電流であり、
前記強制負荷回路は、前記監視対象回路に接続されたパワーラインに前記負荷電流を流すか否かを切り替えるためのスイッチを備えることを特徴とする請求項１乃至３の何れか１項に記載の電源電圧監視回路。
【請求項５】
前記制御手段は、
前記強制負荷回路がかける前記負荷である負荷電流値と、電圧検出回路にて前記測定した電圧との比較に用いる上限側の検出電圧値及び下限側の検出電圧値を設定すると共に、
前記強制負荷回路に設定した負荷電流値と、前記電圧検出回路における前記測定した電圧と前記上限側の検出電圧値及び下限側の検出電圧値との比較結果とに基づいて、前記監視対象回路の電源端子にかかる電圧が適正範囲にあるか否かを判定することを特徴とする請求項１乃至４の何れか１項に記載の電源電圧監視回路。
【請求項６】
前記制御手段は、前記判定の結果、前記電源端子にかかる電圧が適正範囲外であった場合に、電源電圧を再調整後、再度前記電源端子にかかる電圧が適正範囲にあるか否かを判定することを特徴とする請求項５に記載の電源電圧監視回路。
【請求項７】
前記制御手段は、最小２乗近似によって電圧降下量を推定することにより、前記強制負荷回路がかける前記負荷である負荷電流値が最大となるまで負荷電流を流さなくとも、前記電源端子にかかる電圧が適正範囲にあるか否かを判定することを特徴とする請求項５又は６に記載の電源電圧監視回路。
【請求項８】
前記制御手段は、前記監視対象回路に複数の複数の電源端子がある場合に、該複数の電源端子の内の何れの電源端子と、前記電圧検出回路及び強制負荷回路を接続するかをスイッチにより切り替えることを特徴とする請求項１乃至７の何れか１項に記載の電源電圧監視回路。
【請求項９】
前記制御手段による処理の少なくとも一部は、プログラマブルに行われることを特徴とする請求項１乃至８の何れか１項に記載の電源電圧監視回路。
【請求項１０】
電源回路と、該電源回路から電源の供給を受ける監視対象回路との間の経路における配線インピーダンスにより電圧降下した電圧を測定する電圧検出回路と、
前記電圧降下を測定するために負荷をかける強制負荷回路と、
制御手段と、を備えた電源電圧監視回路が行う電源電圧監視方法であって、
前記制御手段が、前記強制負荷回路がかける負荷の量を調整すると共に、該調整に応じた前記電圧降下の変化を監視することを特徴とする電源電圧監視方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧を監視する、電源電圧監視回路、及び電源電圧監視方法に関する。
【背景技術】
【０００２】
ＡＳＩＣ（application specific integrated circuit）やＦＰＧＡ（field-programmable gate array）といった半導体集積回路や電気部品に対して安定した電源電圧を供給するために、電源電圧を監視する技術が求められている。
【０００３】
ここで、電源電圧の監視に関する技術の一例が特許文献１に開示されている。特許文献１に開示の技術では、電源供給系に活電挿抜を行って電源の変動などを測定して評価する。具体的には、容量負荷、抵抗負荷、時定数回路などを持つ擬似負荷をユニットの代わりに電源供給系に接続し、これを用いて突入電流を考慮した電源供給系の電圧変動などを測定した評価を行う（例えば、特許文献１の［要約］及び図１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−０４９１６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示の技術により電源電圧の監視を行うことができる。しかしながら、近年電源電圧の監視に関しては特許文献１に開示の技術等では容易に解決することができない以下のような課題があった。
【０００６】
近年、半導体集積回路などの電気部品は微細化及び高集積化により、低電圧・大電流化が進んでおり、かつ動作可能な電源電圧範囲も狭くなってきている。一方で、装置の小型化や高密度化に伴い、プリント基板の電源配線パターン制約やコネクタ接続、フィルタ素子の挿入などによる電源ラインのインピーダンスを増加させる要素も増えている。そのため、電源に対しては、シビアな電源配線パターン設計や部品の選択が要求されている。
【０００７】
そこで、プリント基板設計時に当初見積もっていた電流容量や部品で電源配線パターンのシミュレーションを実施し、最適なパターンを生成するようなことが考えられる。しかし、その基板に部品が実装された後、パターンや部品、接触抵抗のばらつきによるシミュレーションとの乖離や、部品の変更あるいは仕様変更などによる電流容量の変更などに対しては、机上計算でしか対応することができないため問題となる。
この問題を解決するためには、基板に部品が実装された後に、電源電圧を高い精度で監視することによって、調整等を行う必要があった。
【０００８】
しかしながら、特許文献１に開示の技術では、特許文献１の明細書段落番号［００２２］に記載のように、実際のユニットの状態（突入電流防止用コイルＬの有無、大きさになど）に対応した時定数（小、中、大など）が得られるように、時定数回路の可変抵抗ＶＲを手動で設定する必要があった。そのため、精度の高い監視を行うことは困難であった。
【０００９】
そこで本発明は、半導体集積回路や電気部品等に供給される電源電圧を高い精度で監視することが可能な、電源電圧監視回路、及び電源電圧監視方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の第１の観点によれば、電源回路と、該電源回路から電源の供給を受ける監視対象回路との間の経路における配線インピーダンスにより電圧降下した電圧を測定する電圧検出回路と、前記電圧降下を測定するために負荷をかける強制負荷回路と、前記強制負荷回路がかける負荷の量を調整すると共に、該調整に応じた前記電圧降下の変化を監視する制御手段と、を備えることを特徴とする電源電圧監視回路が提供される。
【００１１】
本発明の第２の観点によれば、電源回路と、該電源回路から電源の供給を受ける監視対象回路との間の経路における配線インピーダンスにより電圧降下した電圧を測定する電圧検出回路と、前記電圧降下を測定するために負荷をかける強制負荷回路と、制御手段と、を備えた電源電圧監視回路が行う電源電圧監視方法であって、前記制御手段が、前記強制負荷回路がかける負荷の量を調整すると共に、該調整に応じた前記電圧降下の変化を監視することを特徴とする電源電圧監視方法が提供される。
【発明の効果】
【００１２】
本発明によれば、半導体集積回路や電気部品等に供給される電源電圧を高い精度で監視することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態を含んだシステム全体の構成を示す図である。
【図２】本発明の実施形態の構成例を示す図である。
【図３】本発明の実施形態における電圧モニタ回路の構成例を示す図である。
【図４】本発明の実施形態における強制負荷回路の構成例を示す図である。
【図５】本発明の実施形態における電圧モニタ回路での電源端子（Ｖｃｃ）電圧とアラーム検出の例について示す図である。
【図６】本発明の第１の実施形態における電圧モニタと負荷電流制御を行う場合の動作例を示すフローチャートである。
【図７】本発明の第１の実施形態における負荷電流による電圧降下と、その電圧調整について示すタイミングチャートである。
【図８】本発明の第２の実施形態における電圧モニタと負荷電流制御を行う場合の動作例を示すフローチャートである。
【図９】本発明の第２の実施形態における負荷電流による電圧降下、その電圧調整について示すタイミングチャートである。
【図１０】本発明の第１の実施例の構成例を示す図である。
【図１１】本発明の第１の実施例の動作例を示すフローチャートである。
【図１２】本発明に関する第２の実施例の構成例を示す図である。
【図１３】本発明に関する第３の実施例の構成例を示す図である。
【発明を実施するための形態】
【００１４】
［実施形態の概略］
【００１５】
まず、本発明の実施形態の概略を説明する。本発明の実施形態では、半導体集積回路や電気部品といった１つの監視対象の電源端子端もしくはその直近での電圧をモニタするセンスラインと、意図的且つ疑似的に負荷電流を流すパワーラインとを設ける。そして、パワーラインでの負荷電流量を調整しながら、センスラインで電源端子電圧をモニタしていく。
【００１６】
このようにしてモニタを行うことにより、本実施形態では、電源パターン配線やフィルタ部品等による電圧降下量を精度高く実測し、電圧降下の影響の有無を確認する。また、それにより見積もった電源電圧の調整も行う。すなわち本実施形態では、モニタ結果に基づいて、配線等の電圧降下分を補正し、取りうる負荷範囲に対して適正な電源電圧を供給する。
【００１７】
本実施形態では、以上の構成により、半導体集積回路や電気部品に安定した電源電圧供給を行うことから、半導体装置の信頼性の向上を図ることができる。
【００１８】
また、本実施形態では、以上の構成により、電源端子端で電圧をモニタし調整を行うため、個別の部品や基板の電源配線パターンのばらつきを吸収することができる。
【００１９】
更に、本実施形態では、以上の構成により、フィルタやコネクタなどの部品変更時にも、この調整方法で変更可能かを判定することができ、部品交換や低コスト品への置き換えなどで保守性を上げることができる。
以上が本発明の実施形態の概略である。
次に、本発明の実施形態について図面を参照して詳細に説明する。
【００２０】
［第１の実施形態］
まず、図１を参照して、本実施形態を実装する対象の一例である、半導体装置を有するシステムの構成について説明をする。
本システムは、電源回路１、半導体装置２、外部Ｉ／Ｆ３、メモリ４、及び表示デバイス５を含む。
【００２１】
電源回路１は、半導体装置２やこれに接続されている各電気部品を動作させるために、これら半導体装置２や各電気部品に対して電源を供給する回路である。
半導体装置２は、電源回路１から供給される電源により動作し、各構成要素に対して電気信号の送受信を行う装置である。
【００２２】
外部Ｉ／Ｆ３は、例えばキーボード等を接続するためのＵＳＢ（Universal serial bus）規格に準拠した接続手段や、外部機器を接続するための所定のコネクタ等により実現される。外部Ｉ／Ｆ３に、外部機器が接続されると、半導体装置２は、この外部機器を検出する。そして、外部機器と半導体装置２は外部Ｉ／Ｆ３を介して通信を行う。
【００２３】
メモリ４は、例えば後述する各処理を実現するためのプログラムや、半導体装置４が利用する各種のデータが保存される記憶装置であり、例えば、ＲＯＭ（read only memory）やＨＤＤ（hard disk drive）やＳＳＤ（solid state drive）等により実現される。
【００２４】
表示デバイス５は、半導体装置２が出力する情報をユーザに対して認識させるための表示装置であり、例えばＬＣＤ（Liquid crystal display）やＬＥＤ（Light emitting diode）等により実現される。
【００２５】
これら説明した各部のうち、電源回路１及び半導体装置２が本実施形態の要旨に関連する部分である。次に、かかる電源回路１及び半導体装置２の詳細な構成について、図２を参照して説明をする。
図２に、電源回路１と、半導体集積回路２０と、電源供給経路の構成要素とを示す。
【００２６】
ここで、図２の電源回路１は、図１の電源回路１に相当するものである。電源回路１は、半導体集積回路２０に対して電源供給経路を介して電源を供給する。
【００２７】
また、図２の半導体集積回路２０は、図１の半導体装置２に相当するものである。半導体集積回路２０は、電源供給経路を介して電源回路１から供給される電源により動作する。
更に、図２には電源供給経路の構成要素として、位相補償用コンデンサ１１、抵抗１２、インダクタ１３及びバイパスコンデンサ１４を示す。
【００２８】
電源回路の位相補償用コンデンサ１１は、対ＧＮＤに対して接続されている。また、電源端子２１に対するバイパスコンデンサ１４も対ＧＮＤに対して接続されている。
【００２９】
また、電源供給経路には、配線やフィルタによる抵抗成分やインダクタ成分が存在する。図２では、これら配線やフィルタによる抵抗成分を模式的に１つの抵抗１２として図示する。また、同様にこれら配線やフィルタによるインダクタ成分を模式的に１つのインダクタ１３はとして図示する。
【００３０】
他方、半導体集積回路２０は、電源端子２１、機能ブロック２２、電圧検出回路２３、強制負荷回路２４、電圧モニタ・負荷制御部２５、電源制御部２６、及びＧＮＤ端子２７を含む。
【００３１】
電源端子２１は、電源回路１から電源を供給するための端子である。電源端子２１を介して電源回路１から供給される電源は、機能ブロック２２と強制負荷回路２４に供給される。
機能ブロック２２は、電源端子２１を介して電源回路１から供給された電源で駆動する機能ブロックである。
電圧検出回路２３は、電源端子２１から電源電圧をモニタするための回路であり、電源端子２１と接続される。
【００３２】
強制負荷回路２４は、機能ブロック２２とは別に、疑似的に負荷電流を流す回路である。なお、強制負荷回路２４が流す負荷電流を、以下では「強制負荷電流」と呼ぶ。
【００３３】
電圧モニタ・負荷制御部２５は、電圧検出回路２３と強制負荷回路２４の制御を行うと共に、電圧検出の取得・判定を行う部分である。また、電圧モニタ・負荷制御部２５は、外部や電源制御部２６に信号を出力する機能も有する。
電源制御部２６は、電圧のモニタの結果に基づいて電源回路１に対して電圧調整などの制御を行う。
ＧＮＤ端子２７は、対ＧＮＤに対して接続されている端子である。
【００３４】
ここで、電源端子２１から電圧検出回路２３へのラインは、その電源端子端での電圧をモニタすることを目的としているためセンスラインと呼び、また、電源端子２１から強制負荷回路２４へのラインは疑似的に電流を流すことを目的としているためパワーラインと呼ぶこととする。
【００３５】
また、図２では、半導体集積回路を例にしているが、これに限定せず電源端子を持つデバイスや機能モジュールなどの電気部品であってもよい。また、これらの半導体集積回路やデバイスや機能モジュールの具体的な機能について特に制限はなく、任意のものであってよい。すなわち、機能ブロック２２が有する機能は任意のものであってよい。
【００３６】
次に、電圧検出回路２３の構成の一例を、図３を参照して説明する。図３に示すように、電圧検出回路２３は、分圧抵抗２３１、分圧抵抗２３２、検出電圧設定部２３３、及び電圧比較部２３４を含む。
分圧抵抗２３１及び分圧抵抗２３２は、電源端子２１からの電圧センスラインの分圧抵抗である。
検出電圧設定部２３３は、電圧モニタ・負荷制御部２５からの設定信号を受けて検出電圧の設定をする。
【００３７】
電圧比較部２３４は、電源端子２１からモニタした電圧値と検出電圧設定部２３３の設定値との比較を行う。そして、電圧比較部２３４は、モニタした電圧値が設定の範囲から外れた場合に、アラーム信号を出力する。
【００３８】
ここで、検出電圧設定部２３３に設定される電圧値は上限側の設定電圧値である上限設定電圧値１（適宜「Ｖｄｅｔ１＋」と表記する。）と、下限側の２つの設定電圧値である、下限設定電圧値１（適宜「Ｖｄｅｔ１−」と表記する。），下限設定電圧値２（適宜「Ｖｄｅｔ２−」と表記する。）の３つである。
【００３９】
そして、電圧比較部２３４は、電源端子２１からモニタした電圧値が、上限の設定電圧値１（Ｖｄｅｔ１＋）を超えた場合、もしくは下限の２つの設定電圧値（Ｖｄｅｔ１−，Ｖｄｅｔ２−）を下回った場合に、アラーム信号として電圧モニタ・負荷制御部２５に通知する。
なお、電圧比較部２３４で行う電圧値の比較方法については、デジタル比較、アナログ比較など任意の方法を利用することができ、特に限定はない。
【００４０】
次に、図４を参照して強制負荷回路２４の構成の一例を説明する。図４に示すように、強制負荷回路２４は、パワーラインスイッチ２４１、負荷設定部２４２、定電流回路を含む。より詳細には、定電流回路として電流制御用ＦＥＴ２４３、電流制限抵抗２４４、オペアンプ２４５を含む。
パワーラインスイッチ２４１は、パワーラインに設けられたスイッチであり、負荷設定部２４２の制御に応じてＯＮ／ＯＦＦを切り替える。
負荷設定部２４２は、電圧モニタ・負荷制御部２５から設定信号を受けて、パワーラインスイッチ２４１や定電流回路の制御を行う。
【００４１】
電流制御用ＦＥＴ２４３、電流制限抵抗２４４、及びオペアンプ２４５は、定電流回路を形成する。なお、この定電流回路の構成は１つの構成例であり、他の構成により定電流回路を実現するようにしてもよい。
以上本実施形態の構成について説明をした。次に、本実施形態の動作について、図５、図６及び図７を参照して説明をする。
【００４２】
まず、図５を参照しながら、図３に示す電圧検出回路２３についての説明をする。ここで、図５には、強制負荷電流を増やすことによって電源端子電圧Ｖｃｃが配線や電源ラインの部品のインピーダンスによって電圧降下が発生する場合について一例として示している。具体的には、図５の上段には、強制負荷電流が時間の経過と共に増えていく様子を示している。また、図５の中段には、図５の上段のように強制負荷電流を流した場合の電源端子電圧Ｖｃｃの電圧降下と設定電圧値との関係を示している。更に、図５の下段には、図５の上段のように強制負荷電流を流した場合に出力されるアラーム信号について示している。
【００４３】
本説明では、半導体集積回路２０において許容される電源電圧範囲の上限値をＶｃｃｍａｘとする。また、半導体集積回路２０において許容される電源電圧範囲の下限値をＶｃｃｍｉｎとする。また、上述したように、電圧検出回路２３の上限側の設定電圧値を上限設定電圧値１（Ｖｄｅｔ１＋）、下限側の１つ目の設定電圧値を下限設定電圧値１（Ｖｄｅｔ１−）及び下限側の２つ目の設定電圧値を下限設定電圧値２（Ｖｄｅｔ２−）とする。この場合、これら各値の大小関係は以下とする。
＜各値の大小関係＞
Ｖｃｃｍａｘ≧Ｖｄｅｔ１＋＞Ｖｄｅｔ１−＞Ｖｄｅｔ２−≧Ｖｃｃｍｉｎ
【００４４】
電圧比較部２３４は、電源端子２１からセンスラインを介して測定した電源端子電圧Ｖｃｃと、Ｖｃｃｍａｘ、上限設定電圧値１（Ｖｄｅｔ１＋）、下限設定電圧値１（Ｖｄｅｔ１−）、及び下限設定電圧値２（Ｖｄｅｔ２−）を比較する。
そして、電圧比較部２３４は、この比較結果に基づいて、図５の下段及び下記の［表１］に示すようにアラーム信号を出力する。
【００４５】
【表１】
2018060320.tif 000003
【００４６】
例えば、電源端子電圧Ｖｃｃが、Ｖｄｅｔ１＋を超えている区間にある場合は、ＰＯＷ＿ＯＶ＿ＡＬＭとして‘Ｈ’レベルの論理信号を出力し、そうでないならば‘Ｌ’レベルの論理信号を出力する。
【００４７】
また、電源端子電圧ＶｃｃがＶｄｅｔ１−を下回る場合はＰＯＷ＿ＵＶ＿ＡＬＭ１として‘Ｈ’レベルの論理信号を出力し、そうでないならば‘Ｌ’レベルの論理信号を出力する。
【００４８】
更に、電源端子電圧Ｖｃｃが下限側の下限設定電圧値２（Ｖｄｅｔ２−）を下回る場合はＰＯＷ＿ＵＶ＿ＡＬＭ２として‘Ｈ’レベルの論理信号を出力し、そうでないならば‘Ｌ’レベルの論理信号を出力する。
つまり、‘Ｈ’レベルの論理信号は、電源電圧範囲外であることを示し、‘Ｌ’レベルの論理信号は、電源電圧範囲内であることを示す。
【００４９】
次に、本発明の電圧検出回路２３と強制負荷回路２４の動作について、図６のフローチャートを参照して説明する。この動作では、強制負荷電流を制御することで電源端子２１の電圧が適正範囲内にあるか否かの確認を行う。
【００５０】
まず、電圧モニタ・負荷制御部２５は、電圧検出回路２３に対して、上限設定電圧値１（Ｖｄｅｔ１＋）、下限設定電圧値１（Ｖｄｅｔ１−）及び下限設定電圧値２（Ｖｄｅｔ２−）のそれぞれの電圧値を設定する（ステップＡ１）。
【００５１】
次に、電圧モニタ・負荷制御部２５は、強制負荷回路２４に対して制御信号を出力することよってパワーラインスイッチ２４１（図中では、「パワーラインＳＷ」と表記する。）をＯＮとする。これにより強制負荷のモードとなる（ステップＡ２）。なお、この時点では、強制負荷電流がゼロの状態である。
【００５２】
そして、電圧モニタ・負荷制御部２５は、強制負荷電流がゼロの状態での電源端子２１の電源端子電圧Ｖｃｃが、半導体集積回路２０で許容される電源電圧範囲内であるか否かを判定する（ステップＡ３）。
【００５３】
具体的には、この時点で電源端子電圧Ｖｃｃが、上限側の上限設定電圧値１（Ｖｄｅｔ１＋）を超えている（すなわち、ＰＯＷ＿ＯＶ＿ステップＡＬＭの論理レベルが“Ｈ”）、もしくは下限側の下限設定電圧値２（Ｖｄｅｔ２−）を下回っている（すなわち、ＰＯＷ＿ＵＶ＿ステップＡＬＭ２の論理レベルが“Ｈ”）ならば（ステップＡ３にてＹｅｓ）、電圧異常検出と判定する（ステップＡ４）。
【００５４】
この場合、電圧モニタ・負荷制御部２５は、半導体集積回路２０から電源回路１に対して、電源電圧の調整が可能であるか否かを判定する（ステップＡ５）。
【００５５】
そして、電源電圧の調整が可能であれば（ステップＡ５にてＹｅｓ）、電圧モニタ・負荷制御部２５は、電源電圧が半導体集積回路２０で許容される電源電圧範囲内となるように、電源制御部２６により電源電圧を再調整する（ステップＡ６）。その後、ステップＡ２に戻り、強制負荷がゼロの状態から電圧検出を行う（ステップＡ２）。
【００５６】
一方で、電圧モニタ・負荷制御部２５は、電源電圧が半導体集積回路２０で許容される電源電圧範囲内となるようにするための電源電圧の調整が不可能であれば（ステップＡ５にてＮｏ）、“端子電圧ＮＧ”と決定する（ステップＡ７）。
【００５７】
そして、電圧モニタ・負荷制御部２５は、負荷設定部２４２により、強制負荷回路２４内の定電流回路への電流の出力を停止させる。加えて、パワーラインスイッチ２４１をＯＦＦさせる（ステップＡ１４）。
【００５８】
次に、電圧モニタ・負荷制御部２５は、ステップＡ７において決定した“端子電圧ＮＧ”の旨と本処理における調整結果を、ユーザが認識できるように出力する（ステップＡ１５）。例えば、“端子電圧ＮＧ”の旨と調整結果を外部Ｉ／Ｆ３に接続されている機器から出力したり、表示デバイス５等に表示したりする。又は、その後に出力等できるように、“端子電圧ＮＧ”の旨と調整結果をメモリ４に格納する。そして、電圧確認完了とする。
【００５９】
一方、ステップＡ３の電圧判定において、電源端子電圧Ｖｃｃが電源電圧範囲内、すなわち、ＰＯＷ＿ＯＶ＿ステップＡＬＭ及び、ＰＯＷ＿ＵＶ＿ステップＡＬＭ２がともに‘Ｌ’レベルであれば、（ステップＡ３にてＮｏ）、電圧モニタ・負荷制御部２５は、ステップＡ８に進む。そして、電源端子電圧Ｖｃｃと、下限側の下限設定電圧値１（Ｖｄｅｔ１−）との比較を行う（ステップＡ８）。なぜならば、本実施形態では、電源端子電圧Ｖｃｃが下限側の下限設定電圧値１（Ｖｄｅｔ１−）よりも高い場合と低い場合とで強制負荷電流の増加幅を異ならせるからである。
【００６０】
この場合は一例として、電源端子電圧Ｖｃｃが下限側の下限設定電圧値１（Ｖｄｅｔ１−）よりも高い場合、すなわちＰＯＷＵＶ＿ＡＬＭ１の出力する論理信号が‘Ｌ’レベルの場合（ステップＡ８にてＮｏ）、ステップＡ９に進む。そして、電圧モニタ・負荷制御部２５は、Ｎという変数を１つ増加させることにより、１００［ｍＡ］単位で段階的に強制負荷電流を増やしていく（ステップＡ９）。
【００６１】
逆に電源端子電圧Ｖｃｃが下限側の下限設定電圧値１（Ｖｄｅｔ１−）よりも低い場合、すなわちＰＯＷＵＶ＿ＡＬＭ１の出力する論理信号が‘Ｈ’レベルの場合（ステップＡ８にてＹｅｓ）、ステップＡ１０に進む。そして、電圧モニタ・負荷制御部２５は、Ｍという変数を１つ増加させることにより、１０［ｍＡ］単位で段階的に強制負荷電流を増やしていく（ステップＡ１０）。
【００６２】
このように、増加させる量を異ならせて段階的に強制負荷電流を増やす理由であるが、急激に強制負荷電流を変動させてしまうと、電源回路１の応答性やバイパスコンデンサの容量の不足等によって、過渡的に電圧降下が発生して、回路がリセット状態や不定状態に陥ってしまう可能性があるので、これを防止するためである。
【００６３】
結果として、強制負荷電流値は、（Ｎ×１００＋Ｍ×１０）［ｍＡ］に設定される。そして、電圧モニタ・負荷制御部２５は、設定された強制負荷電流値と、電源端子２１で想定される最大の電流値である最大電流値Ｉｍａｘとを比較する（ステップＡ１１）。
【００６４】
最大電流値Ｉｍａｘとの比較方法としては、任意の方法を利用することができ、プログラマブル的に比較してもよく、ハード的に比較してもよく、特に限定はない。
【００６５】
設定された強制負荷電流値が最大電流値Ｉｍａｘ以下であれば（ステップＡ１１にてＹｅｓ）、強制負荷電流値がこの設定された値に更新される（ステップＡ１２）。その後、ステップＡ３に戻って、更新された強制負荷電流値での、電源端子電圧Ｖｃｃの電圧確認が繰り返される。
【００６６】
一方で、ステップＡ９やステップＡ１０で設定した電流値が最大電流Ｉｍａｘ超えた場合（ステップＡ１１にてＮｏ）、強制負荷電流値Ｉｍａｘとなっており、且つ電源端子電圧Ｖｃｃが電源電圧範囲内となることからであることから“端子電圧ＯＫ”と決定する（ステップＡ１３）。
【００６７】
そして、電圧モニタ・負荷制御部２５は、負荷設定部２４２により、強制負荷回路２４内の定電流回路への電流の出力を停止させる。加えて、パワーラインスイッチ２４１をＯＦＦさせる（ステップＡ１４）。
【００６８】
次に、電圧モニタ・負荷制御部２５は、ステップＡ１３において決定した“端子電圧ＯＫ”の旨と本処理における調整結果を、ユーザが認識できるように出力する（ステップＡ１５）。例えば、“端子電圧ＯＫ”の旨と調整結果を外部Ｉ／Ｆ３に接続されている機器から出力したり、表示デバイス５等に表示したりする。又は、その後に出力等できるように、“端子電圧ＯＫ”の旨と調整結果をメモリ４に格納する。そして、電圧確認完了とする。そして、電圧確認完了とする。
以上説明した処理により、電源電圧を適切に調整することができると共に、調整をすることができない場合にもその旨を出力することができる。
【００６９】
次に、図６のフローチャートに示すような処理を行った場合の、具体例について図７を参照して説明をする。図７は、強制負荷電流を流した時の電源端子電圧Ｖｃｃの電圧降下と、その電圧調整について時間を横軸としたグラフとして表したものである。
【００７０】
この図では、図中下段の「負荷電流設定例」に記載のように、まず強制負荷電流がゼロの状態から、１００［ｍＡ］単位で段階的に強制負荷電流を増やしていく。そして、電圧降下により、電源端子電圧Ｖｃｃが下限側の下限設定電圧値１（Ｖｄｅｔ１−）より低くなると、強制負荷電流の切り替えることにより、電流の増加幅を１０［ｍＡ］と小さくしている。これは、電源端子電圧Ｖｃｃが、急激に動作電圧範囲内を超えないようにするためである。
【００７１】
また、調整を行う過程で、強制負荷電流が最大電流Ｉｍａｘに到達するまでに電源端子電圧Ｖｃｃが下限側検出電圧（Ｖｄｅｔ２−）を下回ってしまうため、電源電圧を動作電圧範囲内で再設定している。
【００７２】
再設定後、再度強制負荷電流がゼロの状態から、１００［ｍＡ］単位で段階的に強制負荷電流を増やしていく。すると、強制負荷ゼロから最大電流Ｉｍａｘまでの範囲で電源端子電圧Ｖｃｃは、動作電圧範囲内になることで処理は完了となる。
【００７３】
本実施形態では、以上説明したようにして、電源パターン配線やフィルタ部品等による電圧降下量を精度高く実測し、電圧降下の影響の有無を確認する。また、それにより見積もった電源電圧の調整も行う。すなわち本実施形態では、モニタ結果に基づいて、配線等の電圧降下分を補正し、取りうる負荷範囲に対して適正な電源電圧を供給することが可能となる。
【００７４】
より具体的には、本実施形態によれば、各プリント基板の配線パターン及び電源ラインに実装される部品の個々のばらつきを吸収し、最適な電源電圧に調整することができる、という効果を奏する。その理由は、負荷状態における電源電圧を、半導体集積回路及び電気部品の電源端子端で電圧をモニタしているためである。
【００７５】
また、本実施形態によれば、電源端子接続状態を確認することができ、電源の発振や電源のレアショートもしくは、半導体装置や電気部品の異常を検出することができる、という効果を奏する。その理由は、半導体集積回路及び電気部品の機能ブロックを動作させることなく、想定される負荷状態を疑似的に作り出し、電源端子端での電圧モニタすることにより異常を検出するからである。
【００７６】
［第２の実施形態］
次に、本発明の第２の実施形態について説明を行う。ここで、第２の実施形態の基本的構成は、図１から図４までを参照して上述した第１の実施形態の基本的構成と共通しているため、再度の説明を省略する。一方で、以下では、第１の実施形態と、第２の実施形態の相違点について詳細に説明をする。
【００７７】
ここで、本実施形態では、強制負荷時の電圧降下量が線形である場合に、電圧降下量を最小２乗近似によって推定することにより、想定される最大強制負荷電流まで印加することなく、電源電圧が適正であるか否かを確認することができる。
そのため、強制負荷回路の小型化が実現できるのみならず、電源端子電圧Ｖｃｃの調整と異常判定に要する時間の短縮も実現することができる。
次に、図８のフローチャート例を参照して、本実施形態の動作について説明をする。
【００７８】
まず、電圧モニタ・負荷制御部２５は、電圧検出回路２３に対して上限側の上限設定電圧値１（Ｖｄｅｔ１＋）、下限側の下限設定電圧値１（Ｖｄｅｔ１−）及び下限側の下限設定電圧値２（Ｖｄｅｔ２−）のそれぞれの電圧値を設定する。ここまでは、第１の実施形態と同様である。もっとも、本実施形態は、更に、取得するサンプル数の設定も行う（ステップＢ１）。
【００７９】
ただし、この時、初期設定として上限側の設定電圧値１（Ｖｄｅｔ１＋）＝下限側の設定電圧値１（Ｖｄｅｔ１−）とすると共に、サンプル数Ｓ＞２の関係を満たすようにする。なお、Ｓは設定したサンプル数の値を表す変数である。
【００８０】
次に、電圧モニタ・負荷制御部２５は、強制負荷回路２４に対して制御信号を出力することよってパワーラインスイッチ２４１をＯＮとする。これにより強制負荷のモードとなる（ステップＢ２）。なお、この時点では、強制負荷電流がゼロの状態である。
【００８１】
そして、電圧モニタ・負荷制御部２５は、強制負荷電流がゼロの状態での電源端子２１の電源端子電圧Ｖｃｃが、半導体集積回路２０で許容される電源電圧範囲内であるか否かを判定する（ステップＢ３）。
【００８２】
具体的には、この時点で電源端子電圧Ｖｃｃが、上限側の上限設定電圧値１（Ｖｄｅｔ１＋）を超えている（すなわち、ＰＯＷ＿ＯＶ＿ステップＢＬＭの論理レベルが“Ｈ”）、もしくは下限側の下限設定電圧値２（Ｖｄｅｔ２−）を下回っている（すなわち、ＰＯＷ＿ＵＶ＿ステップＢＬＭ２の論理レベルが“Ｈ”）ならば（ステップＢ３にてＹｅｓ）、電圧異常検出と判定する（ステップＢ４）。
【００８３】
この場合、電圧モニタ・負荷制御部２５は、半導体集積回路２０から電源回路１に対して、電源電圧の調整が可能であるか否かを判定する（ステップＢ５）。
【００８４】
そして、電源電圧の調整が可能であれば（ステップＢ５にてＹｅｓ）、電圧モニタ・負荷制御部２５は、電源電圧が半導体集積回路２０で許容される電源電圧範囲内となるように、電源制御部２６により電源電圧を再調整する（ステップＢ６）。その後、ステップＢ２に戻り、強制負荷がゼロの状態から電圧検出を行う（ステップＢ２）。
【００８５】
一方で、電圧モニタ・負荷制御部２５は、電源電圧が半導体集積回路２０で許容される電源電圧範囲内となるようにするための電源電圧の調整が不可能であれば（ステップＢ５にてＮｏ）、“端子電圧ＮＧ”と決定する（ステップＢ７）。
【００８６】
そして、電圧モニタ・負荷制御部２５は、負荷設定部２４２により、強制負荷回路２４内の定電流回路への電流の出力を停止させる。加えて、パワーラインスイッチ２４１をＯＦＦさせる（ステップＢ１６）。
【００８７】
次に、電圧モニタ・負荷制御部２５は、ステップＢ７において決定した“端子電圧ＮＧ”の旨と本処理における調整結果を、ユーザが認識できるように出力する（ステップＢ１５）。例えば、“端子電圧ＮＧ”の旨と調整結果を外部Ｉ／Ｆ３に接続されている機器から出力したり、表示デバイス５等に表示したりする。又は、その後に出力等できるように、“端子電圧ＮＧ”の旨と調整結果をメモリ４に格納する。そして、電圧確認完了とする。
【００８８】
一方、ステップＢ３の電圧判定において、電源端子電圧Ｖｃｃが電源電圧範囲内にあれば、すなわち、ＰＯＷ＿ＯＶ＿ステップＢＬＭ、及びＰＯＷ＿ＵＶ＿ステップＢＬＭ２がともに‘Ｌ’レベルであれば、（ステップＢ３にてＮｏ）、電圧モニタ・負荷制御部２５は、ステップＢ８に進む。
【００８９】
そして、電圧モニタ・負荷制御部２５は、この状態で強制負荷の印加・更新を行う（ステップＢ８）。この点、図中において、ステップＢ８では一例として強制負荷電流の幅を１００［ｍＡ］としているが、必ずしもこの値にする必要はなく、サンプル数と強制負荷電流の幅の積が最大負荷Ｉｍａｘを超えないならば、任意の値とすることが可能である。
【００９０】
下限側の下限設定電圧値１（Ｖｄｅｔ１−）は、最初上限側の上限設定電圧値１（Ｖｄｅｔ１＋）と同じ設定値である。そして、電源端子電圧Ｖｃｃは下限側の下限設定電圧値１（Ｖｄｅｔ１−）より低いため、ＰＯＷ＿ＵＶ＿ＡＬＭ１＝’Ｈ’レベルの状態にある（ステップＢ９にてＹｅｓ）。
【００９１】
この状態から、電圧モニタ・負荷制御部２５は、下限側の下限設定電圧値１（Ｖｄｅｔ１−）の設定電圧を下げていく（ステップＢ１０）。この点、図中において、ステップＢ１０では一例として２［ｍＶ］単位で段階的に電圧を下げているが、必ずしもこの値にする必要はなく、任意の値とすることが可能である。
【００９２】
このようにして電圧を下げていく過程において、下限側の下限設定電圧値１（Ｖｄｅｔ１−）の設定電圧が電源端子電圧Ｖｃｃを下回る。すなわち、ＰＯＷＵＶ＿ＡＬＭ１＝’Ｌ‘（ステップＢ９にてＮｏ）となる。
【００９３】
すると、電圧モニタ・負荷制御部２５は、この時の強制負荷電流値と下限側の下限設定電圧値１（Ｖｄｅｔ１−）の設定電圧値をデータとしてメモリ４などに保存する（ステップＢ１１）。そして、電圧モニタ・負荷制御部２５は、このようにして保存したデータのデータ数を表すＬという変数の値がサンプル数Ｓの値に達するまで、強制負荷値のインクリメントと、下限側の下限設定電圧値１（Ｖｄｅｔ１−）の電圧検出を行う（ステップＢ１２にてＮｏ）。
【００９４】
そして、保存したデータがサンプル数に達すると（ステップＢ１２にてＹｅｓ）、電圧モニタ・負荷制御部２５は、それらのサンプル数分のデータから一次関数近似（最小２乗近似）によって、最大負荷Ｉｍａｘでの電源端子電圧Ｖｃｃを推定する（ステップＢ１３）。
【００９５】
このようにして推定された最大負荷Ｉｍａｘでの電源端子電圧Ｖｃｃが、下限側の下限設定電圧値２（Ｖｄｅｔ２−）を下回る場合（ステップＢ１４にてＹｅｓ）、電圧モニタ・負荷制御部２５は、半導体集積回路２０から電源回路１に対して、電源電圧の調整が可能であるか否かを判定する。
【００９６】
そして、電源電圧の調整が可能であれば（ステップＢ５にてＹｅｓ）、電圧モニタ・負荷制御部２５は、電源電圧が半導体集積回路２０で許容される電源電圧範囲内となるように、電源制御部２６により電源電圧を再調整する（ステップＢ６）。その後、ステップＢ２に戻り、強制負荷がゼロの状態から電圧検出を行う（ステップＢ２）。
【００９７】
一方で、電圧モニタ・負荷制御部２５は、電源電圧が半導体集積回路２０で許容される電源電圧範囲内となるようにするための電源電圧の調整が不可能であれば（ステップＢ５にてＮｏ）、“端子電圧ＮＧ”と決定する（ステップＢ７）。
【００９８】
そして、電圧モニタ・負荷制御部２５は、負荷設定部２４２により、強制負荷回路２４内の定電流回路への電流の出力を停止させる。加えて、パワーラインスイッチ２４１をＯＦＦさせる（ステップＢ１６）。
【００９９】
次に、電圧モニタ・負荷制御部２５は、ステップＢ７において決定した“端子電圧ＮＧ”の旨と本処理における調整結果を、ユーザが認識できるように出力する（ステップＢ１５）。例えば、“端子電圧ＮＧ”の旨と調整結果を外部Ｉ／Ｆ３に接続されている機器から出力したり、表示デバイス５等に表示したりする。又は、その後に出力等できるように、“端子電圧ＮＧ”の旨と調整結果をメモリ４に格納する。そして、電圧確認完了とする。
【０１００】
一方で、推定された最大負荷Ｉｍａｘでの電源端子電圧Ｖｃｃが下限側の下限設定値２（Ｖｄｅｔ２−）以上であれば（ステップＢ１４にてＮｏ）、“端子電圧ＯＫ”と決定する（ステップＢ１５）。
【０１０１】
そして、電圧モニタ・負荷制御部２５は、負荷設定部２４２により、強制負荷回路２４内の定電流回路への電流の出力を停止させる。加えて、パワーラインスイッチ２４１をＯＦＦさせる（ステップＢ１６）。
【０１０２】
次に、電圧モニタ・負荷制御部２５は、ステップＢ１３において決定した“端子電圧ＯＫ”の旨と本処理における調整結果を、ユーザが認識できるように出力する（ステップＢ１５）。例えば、“端子電圧ＯＫ”の旨と調整結果を外部Ｉ／Ｆ３に接続されている機器から出力したり、表示デバイス５等に表示したりする。又は、その後に出力等できるように、“端子電圧ＯＫ”の旨と調整結果をメモリ４に格納する。そして、電圧確認完了とする。そして、電圧確認完了とする。
【０１０３】
次に、図８のフローチャートに示すような処理を行った場合の、具体例について図９を参照して説明をする。図９は、強制負荷電流を流した時の電源端子電圧Ｖｃｃの電圧降下と、下限側の下限設定電圧値１（Ｖｄｅｔ１−）をスイープさせたときの電圧検出動作を表したものである。
【０１０４】
下限側の下限設定電圧値１（Ｖｄｅｔ１−）の設定電圧を下げていき、電源端子電圧Ｖｃｃを下回ると、ＰＯＷ＿ＵＶ＿ＡＬＭ１の出力論理が’Ｈ’から‘Ｌ’に変化する。この時点での下限側の下限設定電圧値１（Ｖｄｅｔ１−）の設定電圧と強制負荷電流の値をサンプリングデータとする。
【０１０５】
この場合は、図中最下段に示すように一例としてサンプル数を３としている。この３つのサンプルデータから一次関数近似（最小２乗近似）により、最大電流値Ｉｍａｘ時の電源端子電圧Ｖｃｃの値を算出する。そして、この算出した値が下限側の下限設定電圧値２（Ｖｄｅｔ２−）以上であれば、“端子電圧ＯＫ“として電源電圧の調整は完了となる。
【０１０６】
以上説明した処理により、本実施形態でも、第１の実施形態と同様に、電源電圧を適切に調整することができると共に、調整をすることができない場合にもその旨を出力することができる。加えて、本実施形態では、強制負荷時の電圧降下量が線形である場合に、電圧降下量を最小２乗近似によって推定することにより、想定される最大強制負荷電流まで印加することなく、電源電圧が適正であるか否かを確認することができる。
そのため、強制負荷回路の小型化が実現できるのみならず、電源端子電圧Ｖｃｃの調整と異常判定に要する時間の短縮も実現することができる。
【０１０７】
以上、２つの実施形態について説明をした。次に、これら２つの実施形態の変形例３つについて説明を行う。なお、上述の第１の実施形態と第２の実施形態の何れについても以下の変形例を適用して変形することが可能である。なお、以下の説明では、実施例として特有の構成や処理についてのみ説明し、上述した各実施形態の説明と重複する部分についての説明は省略する。
【０１０８】
［実施例１］
本発明の実施例１として、大規模な半導体集積回路の場合を例に挙げる。本実施例は、大規模な半導体集積回路に複数の機能ブロックが含まれており、この複数の機能ブロックそれぞれに対応して電源回路が接続されているという構成である。
【０１０９】
具体的には、図１０に示すように、大規模な半導体集積回路２００においては、ｎ個（ｎは任意の自然数）の機能ブロック（機能ブロック２２−１〜機能ブロック２２−ｎ）ごとにｎ個の電源端子（電源端子２１−１〜電源端子２１−ｎ）がある。加えて、それぞれに対応するｎ個の電源回路（電源回路１−１〜電源回路１−ｎ）、ｎ個の位相補償用コンデンサ（位相補償用コンデンサ１１−１〜位相補償用コンデンサ１１−ｎ）、ｎ個のバイパスコンデンサ（バイパスコンデンサ１４−１〜バイパスコンデンサ１４−ｎ）、配線やフィルタによるｎ個の抵抗成分（抵抗成分１２−１〜抵抗成分１２−ｎ）とｎ個のインダクタ成分（インダクタ成分１３−１〜インダクタ成分１３−ｎ）が存在する。
【０１１０】
この点、ｎ個の電源端子のそれぞれについて電圧検出回路２３、強制負荷回路２４及び電圧モニタ・負荷制御部２５を付属することにより、上述の２つの実施形態と同等の構成となる。しかし、実際にｎ個の電源端子のそれぞれについてこれら各部を付属するようにすると半導体集積回路２００の規模が大きくなる。
【０１１１】
そこで、本実施例では、電圧検出回路２３、強制負荷回路２４及び電圧モニタ・負荷制御部２５を各電源端子で共通するものとし、スイッチ２８によって端子電圧検出及び電圧調整を実施する電源端子を指定する。
【０１１２】
スイッチ２８はセンスライン切替スイッチ２８１とパワーライン切替スイッチ２８２で構成されており、それぞれ同じ電源端子に対してスイッチが指定される。かかるスイッチの指定は、電圧モニタ・負荷制御部２５の制御により行う。
本実施例の動作について、図１１のフローチャート例を参照して説明をする。
【０１１３】
電圧モニタ・負荷制御部２５は、ｎ個の電源端子の中から、今回電圧検出・調整の処理を行う対象とする電源端子電圧Ｖｃｃを選択する（ステップＣ１）。
【０１１４】
そして、ステップＣ１で選択した電源端子電圧Ｖｃｃが処理の対象となるように、センスライン切替スイッチの設定（ステップＣ２）及びパワーライン切替スイッチの設定（ステップＣ３）を行う。
【０１１５】
これらの設定後に図５又は図８に示した端子電圧検出のフローチャートが実行され（ステップＣ４）、設定した電源端子電圧Ｖｃｃの電圧検出・調整が実行される。
【０１１６】
以上説明した本実施例によれば、一組の電圧検出回路２３、強制負荷回路２４及び電圧モニタ・負荷制御部２５により、ｎ個の電源端子電圧Ｖｃｃについて電圧検出・調整を行うことが可能となる。これにより、半導体集積回路２００の規模が大きくなることを防止できる。
【０１１７】
［実施例２］
次に、実施例２について説明をする。本実施例では、上述の実施例１における電圧検出回路２３、強制負荷回路２４、電圧モニタ・負荷制御部２５、電源制御部２６、センスライン切替スイッチ２８１及びパワーライン切替スイッチ２８２をまとめて電源電圧確認回路２１０とする。
【０１１８】
このような構成とする理由であるが、半導体集積回路内部に電源電圧確認回路２１０と同じ構成を設ける場合は、半導体集積回路の設計の段階で作り込む必要があり、新規の設計が必要となる。
【０１１９】
一方で、本実施例の構成ならば、電源電圧確認回路２１０自体を基板上に実装し、従来の半導体集積回路や電源を供給する電気部品の電源端子からパワーラインとセンスラインを引き出すことで、電源電圧の確認、調整することができる。つまり、本実施例のようにすることにより、電圧検出・調整の対象範囲を拡大することができる。
【０１２０】
図１２に、本発明の第２の実施例の構成を示す。図１２では、第４の電源回路１２−４から電源の供給を受ける電気部品６０、第５の電源回路１５−４から電源の供給を受ける電気部品７０とする。そして、これら電気部品６０及び電気部品７０は、それぞれ電源端子６１、７１、ＧＮＤ端子６２、７２を有している。これら電気部品６０及び電気部品７０は、機能ブロック２２に代わる部分である。
【０１２１】
電源端子６１及び７１から電源電圧確認回路２１０に対してセンスラインとパワーラインが基板を介して接続され、図１１のフローチャートと同様の手順で電源端子電圧の確認、調整を行うことができる。図１２では、一例として２つ電気部品としているが、その限りではない。つまり、本実施例では、任意の個数の電気部品を接続することが可能である。
【０１２２】
以上説明した本実施例によれば、半導体集積回路内部に電源電圧確認回路２１０と同じ構成を設けるような新規の設計が不要となることから、電圧検出・調整の対象範囲を拡大することができる。
【０１２３】
［実施例３］
次に、実施例３について説明する。実施例３は、電源回路が複数段に構成される場合、電源の故障箇所の検出や、どの電源回路に対して電圧の調整を行うかを検出することができる構成である。
【０１２４】
図１３に、実施例３の構成例を示す。図１３では、一例として第６の電源回路１−６の出力を第７の電源回路１−７の入力に、第７の電源回路１−７の出力を第８の電源回路１−８に入力に接続される構成とする。
【０１２５】
また、それぞれの電源回路に対応する、位相補償用コンデンサ（位相補償用コンデンサ１１−６〜位相補償用コンデンサ１１−８）、バイパスコンデンサ（バイパスコンデンサ１４−６〜バイパスコンデンサ１４−８）、配線やフィルタによる抵抗成分（抵抗成分１２−６〜抵抗成分１２−８）とインダクタ成分（インダクタ成分１３−６〜インダクタ成分１３−８）が存在する。
【０１２６】
第７の電源回路１−７、第８の電源回路１−８には負荷としてそれぞれ電気部品８０、及び電気部品９０が接続されている。これら電気部品８０及び電気部品９０は、機能ブロック２２に代わる部分である。
【０１２７】
電源電圧確認回路２１０は、各電気部品の電源端子６１、７１と各電源回路の入力端子１５−６、１５−７、１５−８のそれぞれに対してセンスラインとパワーラインが接続されている。
【０１２８】
このような電源回路が複数段に接続される構成においては、電気部品の電源端子端で電源電圧検出を行い、適正な電源電圧範囲であったとしても電源回路間で適正な電源電圧範囲にあるとは限らない。
【０１２９】
例えば図１３において第７の電源回路１−７が適正な電圧を出力し、電気部品８−の電源電圧が適正範囲にあったとしても、第７の電源回路１−７への入力電圧が適正範囲であるとは限らない。
例えば第７の電源回路１−７が、降圧タイプの電源回路である場合など、入力電圧が適正範囲を超えていても適正な電圧が出力される場合がある。
【０１３０】
また他にも、前段の電源回路やその配線インピーダンスに問題があると、電気部品と電源回路間での配線パターンや、その電源回路にも問題がなくても適正な電源電圧が検出されない場合がある。図１３の構成を例に取るならば、例えば第８の電源回路１−８及び電源端子９１への配線パターンに問題がなかったとしても、その前段の第６の電源回路１−６や第７の電源回路１−７及びそれらの配線のインピーダンスに問題があると適正な電源電圧が検出されない場合がある。例えば、第８の電源回路１−８が降圧タイプの電源回路で、その入力電圧が出力電圧よりも低くなることが該当する。
【０１３１】
そのため、このような電源回路が複数段に接続される構成において、電源回路間で適正な電源電圧範囲にあるか否かを判定し、電圧検出・調整をする必要がある。そこで、本実施例では、それぞれの電源回路の電源端子に対しても、センスラインとパワーラインを引き出し、電源電圧確認回路２１０を適用することで、電源回路間での適正な電源電圧であるか否かも確認できるようにする。
【０１３２】
具体的には、大元の電源に近い一次電源から電気部品に向かって順に電源電圧の検出をしていく。これにより調整が必要な電源回路や異常となっている箇所を特定することができる。
【０１３３】
図１３の例であれば、第６の電源回路１−６の入力端子１５−６の電源端子電圧Ｖｃｃの検出、第７の電源回路１−７の入力端子１５−７の電源端子電圧Ｖｃｃの検出、電気部品８０の電源端子８１の電源端子電圧Ｖｃｃの検出、第８の電源回路１−８の入力端子１５−８電源端子電圧Ｖｃｃの検出、電気部品９０の電源端子９１の電源端子電圧Ｖｃｃ検出の順で電圧を確認していく。
【０１３４】
そして、この過程において、第７の電源回路１−７の電源端子電圧が適正範囲外であれば、前段の第６の電源回路１−６の電圧を調整するか、その配線上のインピーダンスを見直していく。また、第８の電源回路１−８の電源端子電圧が適正範囲外の場合、電気部品８０の電源電圧範囲を考慮して前段の第６の電源回路１−６の電圧を調整するか、その配線上のインピーダンスを見直す。このようにして機器の品質、信頼性を向上させることができる。
【０１３５】
以上説明した本実施例によれば、電源回路が複数段に接続される構成において、電源回路間で適正な電源電圧範囲にあるか否かを判定し、電圧検出・調整をすることが可能となる。
【０１３６】
以上、２つの実施形態及び３つの実施例について説明をした。これら各実施形態及び各実施例の構成要素は、ハードウェア、ソフトウェア又はこれらの組み合わせにより実現することができる。また、これら各実施形態及び各実施例の構成要素により行なわれる電源電圧監視方法も、ハードウェア、ソフトウェア又はこれらの組み合わせにより実現することができる。ここで、ソフトウェアによって実現されるとは、コンピュータがプログラムを読み込んで実行することにより実現されることを意味する。
【０１３７】
プログラムは、様々なタイプの非一時的なコンピュータ可読媒体(non-transitory computer readable medium)を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体(tangible storage medium)を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えば、フレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば、光磁気ディスク）、ＣＤ−ＲＯＭ(Read Only Memory)、ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ(Programmable ROM)、ＥＰＲＯＭ(Erasable PROM)、フラッシュＲＯＭ、ＲＡＭ(random access memory）)を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体(transitory computer readable medium)によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
【０１３８】
また、上述した実施形態は、本発明の好適な実施形態ではあるが、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
【０１３９】
（付記１）  電源回路と、該電源回路から電源の供給を受ける監視対象回路との間の経路における配線インピーダンスにより電圧降下した電圧を測定する電圧検出回路と、
前記電圧降下を測定するために負荷をかける強制負荷回路と、
前記強制負荷回路がかける負荷の量を調整すると共に、該調整に応じた前記電圧降下の変化を監視する制御手段と、
を備えることを特徴とする電源電圧監視回路。
【０１４０】
（付記２）  前記電圧検出回路は、前記監視対象回路の電源端子から電圧を測定することを特徴とする付記１に記載の電源電圧監視回路。
【０１４１】
（付記３）  前記電圧検出回路には、上限側の検出電圧値と、第１下段側検出電圧値と、該第１下段側検出電圧値よりも低い電圧値である第２下段側検出電圧値とが設定され、
前記電圧検出回路は、前記測定した電圧と、前記設定した検出電圧値のそれぞれとを比較し、該比較の結果を前記制御手段に出力し、
前記制御手段は、前記測定した電圧と、前記設定した第１の下段側検出電圧値及び第２下段側検出電圧値との比較結果に基づいた量で段階的に前記経路にかける負荷を調整することを特量とする付記１又は２に記載の電源電圧監視回路。
【０１４２】
（付記４）  前記強制負荷回路がかける前記負荷とは負荷電流であり、
前記強制負荷回路は、前記監視対象回路に接続されたパワーラインに前記負荷電流を流すか否かを切り替えるためのスイッチを備えることを特徴とする付記１乃至３の何れか１に記載の電源電圧監視回路。
【０１４３】
（付記５）  前記制御手段は、
前記強制負荷回路がかける前記負荷である負荷電流値と、電圧検出回路にて前記測定した電圧との比較に用いる上限側の検出電圧値及び下限側の検出電圧値を設定すると共に、
前記強制負荷回路に設定した負荷電流値と、前記電圧検出回路における前記測定した電圧と前記上限側の検出電圧値及び下限側の検出電圧値との比較結果とに基づいて、前記監視対象回路の電源端子にかかる電圧が適正範囲にあるか否かを判定することを特徴とする付記１乃至４の何れか１に記載の電源電圧監視回路。
【０１４４】
（付記６）  前記制御手段は、前記判定の結果、前記電源端子にかかる電圧が適正範囲外であった場合に、電源電圧を再調整後、再度前記電源端子にかかる電圧が適正範囲にあるか否かを判定することを特徴とする付記５に記載の電源電圧監視回路。
【０１４５】
（付記７）  前記制御手段は、最小２乗近似によって電圧降下量を推定することにより、前記強制負荷回路がかける前記負荷である負荷電流値が最大となるまで負荷電流を流さなくとも、前記電源端子にかかる電圧が適正範囲にあるか否かを判定することを特徴とする付記５又は６に記載の電源電圧監視回路。
【０１４６】
（付記８）  前記制御手段は、前記監視対象回路に複数の複数の電源端子がある場合に、該複数の電源端子の内の何れの電源端子と、前記電圧検出回路及び強制負荷回路を接続するかをスイッチにより切り替えることを特徴とする付記１乃至７の何れか１に記載の電源電圧監視回路。
【０１４７】
（付記９）  前記制御手段による処理の少なくとも一部は、プログラマブルに行われることを特徴とする付記１乃至８の何れか１に記載の電源電圧監視回路。
【０１４８】
（付記１０）  電源回路と、該電源回路から電源の供給を受ける監視対象回路との間の経路における配線インピーダンスにより電圧降下した電圧を測定する電圧検出回路と、
前記電圧降下を測定するために負荷をかける強制負荷回路と、
制御手段と、を備えた電源電圧監視回路が行う電源電圧監視方法であって、
前記制御手段が、前記強制負荷回路がかける負荷の量を調整すると共に、該調整に応じた前記電圧降下の変化を監視することを特徴とする電源電圧監視方法。
【０１４９】
（付記１１）
電源回路から半導体集積回路間の配線インピーダンスによる電圧降下を検出する電圧検出回路と電圧降下を発生させるための強制負荷回路、及びそれらを制御する電圧モニタ・負荷制御部を有することを特徴とした電源電圧検出回路。
【０１５０】
（付記１２）付記１１の電源電圧検出回路の構成要素である電圧検出回路は、半導体集積回路の電源端子から電圧をセンシングすることを特徴とする回路。
【０１５１】
（付記１３）また、付記１１の電源電圧検出回路の構成要素である電圧検出回路は、上限側及び下限側の検出電圧値をそれぞれ設定でき、電源端子電圧とそれらの検出電圧値を比較する機能を有し、それぞれの検出電圧値に対して比較結果を信号として出力できることを特徴とする回路。
【０１５２】
（付記１４）付記１３の電圧検出回路の検出電圧の設定において、急激な電圧降下によって回路が不定状態もしくはリセット状態になることを防ぐために、下限側に２段階に検出電圧値を設定することができることを特徴とした回路。
【０１５３】
（付記１５）付記１１の電源電圧検出回路の構成要素である強制負荷回路は、電流の流れるパワーラインにスイッチを有し、負荷電流を設定できる機能を有することを特徴とする回路。
【０１５４】
（付記１６）付記１１の電源電圧検出回路の構成要素である電圧モニタ・負荷制御部は、強制負荷回路に対して負荷電流、電圧検出回路に対しては上限側及び下限側の電圧値をそれぞれプログラマブルに設定する制御を行うことを特徴とする回路。
【０１５５】
（付記１７）付記１１における電圧モニタ・負荷制御部は、強制負荷回路に設定した負荷電流値と、電圧検出回路から出力される信号をもとに電源端子にかかる電圧が適正範囲であるかを判定する機能を有することを特徴とした回路。
【０１５６】
（付記１８）付記１７において、電圧モニタ・負荷制御部は、端子電圧が適正範囲外であった時に、電源電圧を再調整後、再度電圧比較を行うことを特徴した回路。
【０１５７】
（付記１９）付記１７において、端子電圧が適正範囲外であった時に、電源端子に電圧を供給している電源回路に対してプログラマブルに電源電圧調整を行うこと特徴とする電源制御回路。
【０１５８】
（付記２０）付記１７において、電圧検出回路から出力される信号によって、強制負荷回路に設定した負荷電流値をプログラマブルに変更する機能を有することを特徴とした回路。
【０１５９】
（付記２１）付記１の電源電圧検出回路の構成要素である電圧モニタ・負荷制御部は、最大負荷まで電流を流さなくても、最小２乗近似によって電源端子電圧が適正かどうかを判断する機能を有することを特徴とする回路。
【０１６０】
（付記２２）半導体集積回路に複数の電源端子がある場合、各電源端子に対するセンスラインとパワーラインをスイッチによって選択し、付記２１で構成される電源電圧検出回路と接続するスイッチ機能を有することを特徴する回路。
【０１６１】
（付記２３）付記２２で構成される回路において、接続した電源端子の電圧がそれぞれ適正であるか否かを判定する機能を有することを特徴とした回路。
【産業上の利用可能性】
【０１６２】
本発明は、ＡＳＩＣやＦＰＧＡなどの半導体集積回路、及び電源を供給するデバイスを搭載した電子機器に利用するのに好適である。
【符号の説明】
【０１６３】
１  電源回路
１−１  第１の電源回路
１−２  第２の電源回路
１−ｎ  第ｎの電源回路
１−４  第４の電源回路
１−５  第５の電源回路
１−６  第６の電源回路
１−７  第７の電源回路
１−８  第８の電源回路
２  半導体装置
３  外部Ｉ／Ｆ
４  メモリ
５  表示デバイス
１１  位相補償用コンデンサ
１１−１  第１の電源回路の位相補償用コンデンサ
１１−２  第２の電源回路の位相補償用コンデンサ
１１−３  第ｎの電源回路の位相補償用コンデンサ
１１−４  第４の電源回路の位相補償用コンデンサ
１１−５  第５の電源回路の位相補償用コンデンサ
１１−６  第６の電源回路の位相補償用コンデンサ
１１−７  第７の電源回路の位相補償用コンデンサ
１１−８  第８の電源回路の位相補償用コンデンサ
１２  抵抗（成分）
１２−１  第１の電源回路の抵抗（成分）
１２−２  第２の電源回路の抵抗（成分）
１２−３  第ｎの電源回路の抵抗（成分）
１２−４  第４の電源回路の抵抗（成分）
１２−５  第５の電源回路の抵抗（成分）
１２−６  第６の電源回路の抵抗（成分）
１２−７  第７の電源回路の抵抗（成分）
１２−８  第８の電源回路の抵抗（成分）
１３  インダクタ（成分）
１３−１  第１の電源回路のインダクタ（成分）
１３−２  第２の電源回路のインダクタ（成分）
１３−３  第ｎの電源回路のインダクタ（成分）
１３−４  第４の電源回路のインダクタ（成分）
１３−５  第５の電源回路のインダクタ（成分）
１３−６  第６の電源回路のインダクタ（成分）
１３−７  第７の電源回路のインダクタ（成分）
１３−８  第８の電源回路のインダクタ（成分）
１４  バイパスコンデンサ
１４−１  電源端子電圧Ｖｃｃ１に対するバイパスコンデンサ
１４−２  電源端子電圧Ｖｃｃ２に対するバイパスコンデンサ
１４−３  電源端子電圧Ｖｃｃｎに対するバイパスコンデンサ
１４−４  電源端子６１に対するバイパスコンデンサ
１４−５  電源端子７１に対するバイパスコンデンサ
１４−６  電源端子１５−７に対するバイパスコンデンサ
１４−７  電源端子１５−８に対するバイパスコンデンサ
１４−８  電源端子８１に対するバイパスコンデンサ
１４−９  電源端子９１に対するバイパスコンデンサ
１５−６  第６の電源回路の入力端子
１５−７  第７の電源回路の入力端子
１５−８  第８の電源回路の入力端子
１６−６  第６の電源回路の出力端子
１６−７  第７の電源回路の出力端子
１６−８  第８の電源回路の出力端子
２０  半導体集積回路
２１  電源端子（Ｖｃｃ）
２１−１  大規模半導体集積回路２００の電源端子電圧Ｖｃｃ１
２１−２  大規模半導体集積回路２００の電源端子電圧Ｖｃｃ２
２１−３  大規模半導体集積回路２００の電源端子電圧Ｖｃｃｎ
２２  機能ブロック
２２−１  大規模半導体集積回路２００の第１の機能ブロック１
２２−２  大規模半導体集積回路２００の第２の機能ブロック２
２２−３  大規模半導体集積回路２００の第ｎの機能ブロックｎ
２３  電圧検出回路
２４  強制負荷回路
２５  電圧モニタ・負荷制御部
２６  電源制御部
２７  ＧＮＤ端子
２８  スイッチ
６０  電気部品
６１  電気部品６０の電源端子
６２  電気部品６０のＧＮＤ端子
７０  電気部品
７１  電気部品７０の電源端子
７２  電気部品７０のＧＮＤ端子
８０  電気部品
８１  電気部品６０の電源端子
８２  電気部品６０のＧＮＤ端子
９０  電気部品
９１  電気部品６０の電源端子
９２  電気部品６０のＧＮＤ端子
２００  大規模半導体集積回路
２１０  電源電圧確認回路
２３１  分圧抵抗
２３２  分圧抵抗
２３３  検出電圧設定部
２３４  電圧比較部
２４１  パワーラインスイッチ
２４２  負荷設定部
２４３  電流制御用ＦＥＴ
２４４  電流制限抵抗
２４５  オペアンプ
２８１  センスライン切替スイッチ
２８２  パワーライン切替スイッチ
【図１】
2018060320.tif 000004
【図２】
2018060320.tif 000005
【図３】
2018060320.tif 000006
【図４】
2018060320.tif 000007
【図５】
2018060320.tif 000008
【図６】
2018060320.tif 000009
【図７】
2018060320.tif 000010
【図８】
2018060320.tif 000011
【図９】
2018060320.tif 000012
【図１０】
2018060320.tif 000013
【図１１】
2018060320.tif 000014
【図１２】
2018060320.tif 000015
【図１３】
2018060320.tif 000016