(57)【要約】【課題】コストを低減化できる半導体センサを提供する。【解決手段】半導体加速度センサ１は、支持枠（支持体）２と、支持枠２に支持された梁３と、梁３の下面の一部に固定された錘４と、支持枠２の下面に貼り付けられたストッパ５とを含んでいる。支持枠２、梁３および錘４は、シリコン（Ｓｉ）からなり、ストッパ５はガラス（ＳｉＯ２）からなる。梁３と錘４との間に酸化シリコン膜が存在しない。【選択図】図２
2018066683.tif 000002
【特許請求の範囲】
【請求項１】
支持体と、
前記支持体に支持された梁と、
前記梁の下面の一部に固定された錘とを含み、
前記梁はシリコンからなり、
前記錘は、シリコンまたはガラスからなり、
前記梁と前記錘との間に酸化シリコン膜が存在しない、半導体センサ。
【請求項２】
支持体と、
前記支持体に支持された梁と、
前記梁の下面の一部に固定された錘とを含み、
前記梁はシリコンからなり、
前記錘は、金属または金属とガラスとの複合材からなる、半導体センサ。
【請求項３】
前記梁は、平面視において、前記支持体に基端が連結され、先端が前記支持体から突出した可撓部と、前記可撓部の先端に形成された錘取付部とからなり、
前記錘取付部の下面に前記錘が固定されている、請求項１または２に記載の半導体センサ。
【請求項４】
前記支持体が平面視で矩形枠状であり、
前記錘取付部は、平面視において、前記支持体内の空間部に配置されており、
前記可撓部は、先端が前記錘取付部に取り付けられ、基端が前記支持枠の一側壁に連結されている、請求項３に記載の半導体センサ。
【請求項５】
前記可撓部に、ピエゾ抵抗素子が形成されている、請求項３または４に記載の半導体センサ。
【請求項６】
前記支持体の下面に、前記錘の下面との間にギャップを有するストッパが貼り合わされている、請求項１〜５のいずれか一項に記載の半導体センサ。
【請求項７】
支持体と、前記支持体に支持された梁と、前記梁の裏面の一部に固定された錘とを含む半導体センサの製造方法であって、
表面および裏面を有する第１シリコン基板を加工することにより、前記支持体の表面側部分である第１部分と前記梁とからなる第１パーツを作成する第１工程と、
表面および裏面を有する第２シリコン基板の裏面に粘着テープを貼着した状態で、前記第２シリコン基板を加工することにより、前記粘着テープに支持され、前記支持体における前記表面側部分以外の部分である第２部分と前記錘とからなる第２パーツを作成する第２工程と、
前記第１パーツと前記第２パーツとを接合することにより、前記第１パーツに含まれる前記支持体の第１部分と前記第２パーツに含まれる前記支持体の第２部分とを接合するともに、前記第１パーツに含まれる前記梁の裏面の一部に前記第２パーツに含まれる前記錘を固定する第３工程とを含む、半導体センサの製造方法。
【請求項８】
前記第１工程は、
前記第１シリコン基板の表面にサポートウエハを貼り付けた後、前記第１シリコン基板の裏面を研磨することにより、前記第１シリコン基板を薄膜化する工程と、
前記第１シリコン基板の表面にサポートウエハが貼り付けられた状態で、薄膜化された前記第１シリコン基板を裏面側から選択的にエッチングすることにより、前記支持体の前記第１部分と前記梁とからなる前記第１パーツを作成する工程とを含む、請求項７に記載の半導体センサの製造方法。
【請求項９】
前記第１工程は、
前記第１シリコン基板を表面側から選択的にエッチングすることにより、前記第１シリコン基板の表層部に、前記支持体の前記第１部分および前記梁に対応したパターンが形成されるように凹部を形成する工程と、
前記第１シリコン基板の表面にサポートウエハを貼り付けた後、前記第１シリコン基板の裏面を前記凹部に達するまで研磨することにより、前記支持体の前記第１部分と前記梁とからなる前記第１パーツを作成する工程とを含む、請求項７に記載の半導体センサの製造方法。
【請求項１０】
前記第２工程では、前記第２シリコン基板の裏面に粘着テープを貼着した状態で、前記第２シリコン基板が表面側から選択的にエッチングされることにより、前記粘着テープに支持され、前記支持体の第２部分と前記錘とからなる前記第２パーツが作成される、請求項７〜９のいずれか一項に記載の半導体センサの製造方法。
【請求項１１】
前記第３工程では、前記第１パーツと前記第２パーツとが、ウエハ直接接合によって接合される、請求項７〜１０のいずれか一項に記載の半導体センサの製造方法。
【請求項１２】
前記第３工程では、前記第１パーツと前記第２パーツとが、接着剤によって接合される、請求項７〜１０のいずれか一項に記載の半導体センサの製造方法。
【請求項１３】
支持体と、前記支持体に支持された梁と、前記梁の裏面の一部に固定された錘とを含む半導体センサの製造方法であって、
表面および裏面を有するシリコン基板を加工することにより、前記支持体の表面側部分である第１部分と前記梁とからなる第１パーツを作成する第１工程と、
表面および裏面を有するガラス基板の裏面に粘着テープを貼着した状態で、前記ガラス基板を加工することにより、前記粘着テープに支持され、前記支持体における前記表面側部分以外の部分である第２部分と前記錘とからなる第２パーツを作成する第２工程と、
前記第１パーツと前記第２パーツとを接合することにより、前記第１パーツに含まれる前記支持体の第１部分と前記第２パーツに含まれる前記支持体の第２部分とを接合するともに、前記第１パーツに含まれる前記梁の裏面の一部に前記第２パーツに含まれる前記錘を固定する第３工程とを含む、半導体センサの製造方法。
【請求項１４】
前記第１工程は、
前記シリコン基板の表面にサポートウエハを貼り付けた後、前記シリコン基板の裏面を研磨することにより、前記シリコン基板を薄膜化する工程と、
前記シリコン基板の表面にサポートウエハが貼り付けられた状態で、薄膜化された前記シリコン基板を裏面側から選択的にエッチングすることにより、前記支持体の前記第１部分と前記梁とからなる前記第１パーツを作成する工程とを含む、請求項１３に記載の半導体センサの製造方法。
【請求項１５】
前記第１工程は、
前記シリコン基板を表面側から選択的にエッチングすることにより、前記シリコン基板の表層部に、前記支持体の前記第１部分および前記梁のパターンが形成されるように凹部を形成する工程と、
前記シリコン基板の表面にサポートウエハを貼り付けた後、前記シリコン基板の裏面を前記凹部に達するまで研磨することにより、前記支持体の前記第１部分と前記梁とからなる前記第１パーツを作成する工程とを含む、請求項１３に記載の半導体センサの製造方法。
【請求項１６】
前記第２工程では、前記ガラス基板の裏面に粘着テープを貼着した状態で、前記ガラス基板が表面側から選択的にエッチングされることにより、前記粘着テープに支持され、前記支持体の第２部分と前記錘とからなる前記第２パーツが作成される、請求項１３〜１５のいずれか一項に記載の半導体センサの製造方法。
【請求項１７】
前記第３工程では、前記第１パーツと前記第２パーツとが、接着剤によって接合される、請求項１３〜１６のいずれか一項に記載の半導体センサの製造方法。
【請求項１８】
支持体と、前記支持体に支持された梁と、前記梁の裏面の一部に固定された錘とを含む半導体センサの製造方法であって、
表面および裏面を有するシリコン基板を加工することにより、前記支持体の表面側部分である第１部分と前記梁とからなる第１パーツを作成する第１工程と、
シリコン基板またはガラス基板を加工することにより、前記支持体における前記表面側部分以外の部分である第２部分からなる第２パーツを作成する第２工程と、
前記第１パーツの前記梁の裏面の一部に、錘を形成する第３工程と、
前記第１パーツと前記第２パーツとを接合することにより、前記第１パーツに含まれる前記支持体の第１部分と前記第２パーツに含まれる前記支持体の第２部分とを接合する第４工程とを含む、半導体センサの製造方法。
【請求項１９】
前記錘が、金属とガラスとの複合材からなる、請求項１８に記載の半導体センサの製造方法。
【請求項２０】
前記錘が、金属からなる、請求項１８に記載の半導体センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体加速度センサ、半導体ジャイロセンサ等の半導体センサおよびその製造方法に関する。
【背景技術】
【０００２】
特許文献１は、半導体加速度センサを開示している。特許文献１の半導体加速度センサは、支持枠（支持体）と、支持枠に支持された梁（片持ち梁）と、梁の先端部の下面に形成された錘（重り）を含んでいる。梁は、錘の上側に配置された第１部分と、第１部分と支持枠とを連結する第２部分とからなる。支持枠、錘および梁は、ＳＯＩ（Silicon On Insulator）基板から一体的に作られている。ＳＯＩ基板は、シリコン（Ｓｉ）からなるベースシリコン層（支持層）と、ベースシリコン層上に形成され、酸化シリコン(ＳｉＯ２)からなるシリコン酸化膜層（ＢＯＸ層）と、シリコン酸化膜層上に形成され、シリコン（Ｓｉ）からなるシリコン薄膜層（活性層）とから構成されている。
【０００３】
支持枠は、ベースシリコン層、シリコン酸化膜層およびシリコン薄膜層からなる積層膜によって構成されている。梁は、シリコン酸化膜層およびシリコン薄膜層の積層膜によって構成されている。錘は、梁の下面に一体的に連結されたベースシリコン層によって形成されている。梁にはピエゾ抵抗素子が形成されている。
半導体加速度センサに外力（加速度）が作用すると、支持枠と錘とが相対的に変位し、梁が撓む。梁が撓むと、ピエゾ抵抗素子の抵抗値が変化する。したがって、ピエゾ抵抗素子の抵抗値を検出することによって、半導体加速度センサに作用した加速度を検出することができる。
【０００４】
特許文献１の半導体加速度センサは、次のようにして製造される。すなわち、まず、ＳＯＩ基板のシリコン薄膜層に、ピエゾ抵抗素子、電気配線等が形成される。次に、ＳＯＩ基板のベースシリコン層が、シリコン薄膜層とは反対側の表面側から選択的にエッチングされることにより、支持枠と錘と梁の第１部分とが形成される。この際、シリコン酸化膜層は、エッチングストップ層として機能する。この後、シリコン酸化膜層およびシリコン薄膜層からなる積層膜における下面が露出している領域のうち、梁の第２部分以外の領域がエッチングにより除去される。これにより、梁の第２部分が形成される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−１０７２１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の半導体加速度センサは、高価なＳＯＩ基板を使用しているため、コストが高いという問題がある。
この発明の目的は、コストを低減できる半導体センサおよびその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
この発明による第１の半導体センサは、支持体と、前記支持体に支持された梁と、前記梁の下面の一部に固定された錘とを含み、前記梁はシリコンからなり、前記錘は、シリコンまたはガラスからなり、前記梁と前記錘との間に酸化シリコン膜が存在しない。
この構成では、高価なＳＯＩ基板を使用していないため、コストを低減できる。
この発明による第２の半導体センサは、支持体と、前記支持体に支持された梁と、前記梁の下面の一部に固定された錘とを含み、前記梁はシリコンからなり、前記錘は、金属または金属とガラスとの複合材からなる。
【０００８】
この構成では、高価なＳＯＩ基板を使用していないため、コストを低減できる。
この発明の一実施形態では、前記梁は、平面視において、前記支持体に基端が連結され、先端が前記支持体から突出した可撓部と、前記可撓部の先端に形成された錘取付部とからなり、前記錘取付部の下面に前記錘が固定されている。
この発明の一実施形態では、前記支持体が平面視で矩形枠状であり、前記錘取付部は、平面視において、前記支持体内の空間部に配置されており、前記可撓部は、先端が前記錘取付部に取り付けられ、基端が前記支持枠の一側壁に連結されている。
【０００９】
この発明の一実施形態では、前記可撓部に、ピエゾ抵抗素子が形成されている。
この発明の一実施形態では、前記支持体の下面に、前記錘の下面との間にギャップを有するストッパが貼り合わされている。
この発明による第１の半導体センサの製造方法は、支持体と、前記支持体に支持された梁と、前記梁の裏面の一部に固定された錘とを含む半導体センサの製造方法であって、表面および裏面を有する第１シリコン基板を加工することにより、前記支持体の表面側部分である第１部分と前記梁とからなる第１パーツを作成する第１工程と、表面および裏面を有する第２シリコン基板の裏面に粘着テープを貼着した状態で、前記第２シリコン基板を加工することにより、前記粘着テープに支持され、前記支持体における前記表面側部分以外の部分である第２部分と前記錘とからなる第２パーツを作成する第２工程と、前記第１パーツと前記第２パーツとを接合することにより、前記第１パーツに含まれる前記支持体の第１部分と前記第２パーツに含まれる前記支持体の第２部分とを接合するともに、前記第１パーツに含まれる前記梁の裏面の一部に前記第２パーツに含まれる前記錘を固定する第３工程とを含む。
【００１０】
この製造方法では、高価なＳＯＩ基板を使用せずに半導体センサを製造できるので、コストの低い半導体センサを提供できる。
この発明の一実施形態では、前記第１工程は、前記第１シリコン基板の表面にサポートウエハを貼り付けた後、前記第１シリコン基板の裏面を研磨することにより、前記第１シリコン基板を薄膜化する工程と、前記第１シリコン基板の表面にサポートウエハが貼り付けられた状態で、薄膜化された前記第１シリコン基板を裏面側から選択的にエッチングすることにより、前記支持体の前記第１部分と前記梁とからなる前記第１パーツを作成する工程とを含む。
【００１１】
この発明の一実施形態では、前記第１工程は、前記第１シリコン基板を表面側から選択的にエッチングすることにより、前記第１シリコン基板の表層部に、前記支持体の前記第１部分および前記梁に対応したパターンが形成されるように凹部を形成する工程と、前記第１シリコン基板の表面にサポートウエハを貼り付けた後、前記第１シリコン基板の裏面を前記凹部に達するまで研磨することにより、前記支持体の前記第１部分と前記梁とからなる前記第１パーツを作成する工程とを含む。
【００１２】
この発明の一実施形態では、前記第２工程では、前記第２シリコン基板の裏面に粘着テープを貼着した状態で、前記第２シリコン基板が表面側から選択的にエッチングされることにより、前記粘着テープに支持され、前記支持体の第２部分と前記錘とからなる前記第２パーツが作成される。
この発明の一実施形態では、前記第３工程では、前記第１パーツと前記第２パーツとが、ウエハ直接接合によって接合される。
【００１３】
この発明の一実施形態では、前記第３工程では、前記第１パーツと前記第２パーツとが、接着剤によって接合される。
この発明による第２の半導体センサの製造方法は、支持体と、前記支持体に支持された梁と、前記梁の裏面の一部に固定された錘とを含む半導体センサの製造方法であって、表面および裏面を有するシリコン基板を加工することにより、前記支持体の表面側部分である第１部分と前記梁とからなる第１パーツを作成する第１工程と、表面および裏面を有するガラス基板の裏面に粘着テープを貼着した状態で、前記ガラス基板を加工することにより、前記粘着テープに支持され、前記支持体における前記表面側部分以外の部分である第２部分と前記錘とからなる第２パーツを作成する第２工程と、前記第１パーツと前記第２パーツとを接合することにより、前記第１パーツに含まれる前記支持体の第１部分と前記第２パーツに含まれる前記支持体の第２部分とを接合するともに、前記第１パーツに含まれる前記梁の裏面の一部に前記第２パーツに含まれる前記錘を固定する第３工程とを含む。
【００１４】
この製造方法では、高価なＳＯＩ基板を使用せずに半導体センサを製造できるので、コストの低い半導体センサを提供できる。
この発明の一実施形態では、前記第１工程は、前記シリコン基板の表面にサポートウエハを貼り付けた後、前記シリコン基板の裏面を研磨することにより、前記シリコン基板を薄膜化する工程と、前記シリコン基板の表面にサポートウエハが貼り付けられた状態で、薄膜化された前記シリコン基板を裏面側から選択的にエッチングすることにより、前記支持体の前記第１部分と前記梁とからなる前記第１パーツを作成する工程とを含む。
【００１５】
この発明の一実施形態では、前記第１工程は、前記シリコン基板を表面側から選択的にエッチングすることにより、前記シリコン基板の表層部に、前記支持体の前記第１部分および前記梁のパターンが形成されるように凹部を形成する工程と、前記シリコン基板の表面にサポートウエハを貼り付けた後、前記シリコン基板の裏面を前記凹部に達するまで研磨することにより、前記支持体の前記第１部分と前記梁とからなる前記第１パーツを作成する工程とを含む。
【００１６】
この発明の一実施形態では、前記第２工程では、前記ガラス基板の裏面に粘着テープを貼着した状態で、前記ガラス基板が表面側から選択的にエッチングされることにより、前記粘着テープに支持され、前記支持体の第２部分と前記錘とからなる前記第２パーツが作成される。
この発明の一実施形態では、前記第３工程では、前記第１パーツと前記第２パーツとが、接着剤によって接合される。
【００１７】
この発明による第３の半導体センサの製造方法は、支持体と、前記支持体に支持された梁と、前記梁の裏面の一部に固定された錘とを含む半導体センサの製造方法であって、表面および裏面を有するシリコン基板を加工することにより、前記支持体の表面側部分である第１部分と前記梁とからなる第１パーツを作成する第１工程と、シリコン基板またはガラス基板を加工することにより、前記支持体における前記表面側部分以外の部分である第２部分からなる第２パーツを作成する第２工程と、前記第１パーツの前記梁の裏面の一部に、錘を形成する第３工程と、前記第１パーツと前記第２パーツとを接合することにより、前記第１パーツに含まれる前記支持体の第１部分と前記第２パーツに含まれる前記支持体の第２部分とを接合する第４工程とを含む。
【００１８】
この製造方法では、高価なＳＯＩ基板を使用せずに半導体センサを製造できるので、コストの低い半導体センサを提供できる。
この発明の一実施形態では、前記錘が、金属とガラスとの複合材からなる。
この発明の一実施形態では、前記錘が、金属からなる。
【図面の簡単な説明】
【００１９】
【図１】図１は、この発明の第１実施形態に係る半導体加速度センサの構成を説明するための図解的な平面図である。
【図２】図２は、図１のII-II線に沿う図解的な断面図である。
【図３】図３は、図１のIII-III線に沿う図解的な断面図である。
【図４】図４は、図１〜図３に示される半導体加速度センサの製造工程を説明するためのフローチャートである。
【図５Ａ】図５Ａは、図４のステップＳ１の工程の一例を説明するための断面図である。
【図５Ｂ】図５Ｂは、図５Ａの次の工程を示す断面図である。
【図５Ｃ】図５Ｃは、図５Ｂの次の工程を示す断面図である。
【図５Ｄ】図５Ｄは、図５Ｃの次の工程を示す断面図である。
【図６】図６は、図５Ｄの工程によって得られた第１パーツを示す図解的な平面図であり、サポートウエハが省略された平面図である。
【図７Ａ】図７Ａは、図４のステップＳ１の工程の他の例を説明するための断面図である。
【図７Ｂ】図７Ｂは、図７Ａの次の工程を示す断面図である。
【図７Ｃ】図７Ｃは、図７Ｂの次の工程を示す断面図である。
【図７Ｄ】図７Ｄは、図７Ｃの次の工程を示す断面図である。
【図８Ａ】図８Ａは、図４のステップＳ２の工程の一例を説明するための断面図である。
【図８Ｂ】図８Ｂは、図８Ａの次の工程を示す断面図である。
【図８Ｃ】図８Ｃは、図８Ｂの次の工程を示す断面図である。
【図９】図９は、図８Ｃの工程によって得られた第２パーツを示す図解的な平面図である。
【図１０】図１０は、図４のステップＳ３の工程の一例を説明するための断面図である。
【図１１】図１１は、図４のステップＳ３の工程の他の例を説明するための断面図である。
【図１２】図１２は、この発明の第２実施形態に係る半導体加速度センサの構成を説明するための図解的な断面図であり、図２に対応する断面図である。
【図１３】図１３は、この発明の第２実施形態に係る半導体加速度センサの構成を説明するための図解的な断面図であり、図３に対応する断面図である。
【図１４Ａ】図１４Ａは、第２パーツの作成工程を説明するための断面図である。
【図１４Ｂ】図１４Ｂは、図１４Ａの次の工程を示す断面図である。
【図１４Ｃ】図１４Ｃは、図１４Ｂの次の工程を示す断面図である。
【図１５】図１５は、第１パーツと第２パーツとを接合する工程を説明するための断面図である。
【図１６】図１６は、この発明の第３実施形態に係る半導体加速度センサの構成を説明するための図解的な平面図である。
【図１６】図１７は、図１６のXVII-XVII線に沿う図解的な断面図である。
【図１８】図１８は、図１６のXVIII-XVIII線に沿う図解的な断面図である。
【図１９Ａ】図１９Ａは、図１６〜図１８に示される半導体加速度センサの製造工程を説明するための断面図である。
【図１９Ｂ】図１９Ｂは、図１９Ａの次の工程を示す断面図である。
【図１９Ｃ】図１９Ｃは、図１９Ｂの次の工程を示す断面図である。
【図１９Ｄ】図１９Ｄは、図１９Ｃの次の工程を示す断面図である。
【発明を実施するための形態】
【００２０】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の第１実施形態に係る半導体加速度センサの構成を説明するための図解的な平面図である。図２は、図１のII-II線に沿う図解的な断面図である。図３は、図１のIII-III線に沿う図解的な断面図である。
以下の説明において、「左」とは図１の左側を、「右」とは図１の右側を、「前」とは図１の下側を、「後」とは図１の上側を、「上」とは図２の上側を、「下」とは図２の下側を、それぞれいうものとする。
【００２１】
半導体加速度センサ１は、支持枠（支持体）２と、支持枠２に支持された梁３と、梁３の下面の一部に固定された錘４と、支持枠２の下面に貼り付けられたストッパ５とを含んでいる。支持枠２、梁３および錘４は、シリコン（Ｓｉ）からなる。ストッパ５は、シリコン（Ｓｉ）からなり、その表面にシリコン酸化膜（ＳｉＯ２）（図示略）が形成されている。
【００２２】
支持枠２は、平面視で左右方向に長い矩形枠状である。梁３は、支持枠２の左側壁の前後中央部の上端部から右方向に延びている。梁３の右端は支持枠２の右側壁よりも左側に位置している。梁３は、支持枠２の左側壁の前後中央部から右方向に延びた平面視で左右方向に長い矩形の可撓部３Ａと、可撓部３Ａの先端に形成された平面視正方形状の錘取付部３Ｂとからなる。錘取付部３Ｂは、平面視において、支持枠２によって囲まれた空間部内に配置されている。支持枠２と梁３との間には、平面視で略Ｕ形状の第１空間部６Ａが形成されている。
【００２３】
梁３の錘取付部３Ｂの下面に錘４が固定されている。錘４は、平面視が正方形状の直方体形状を有している。支持枠２と錘４との間には、平面視で矩形枠状の第２空間部６Ｂが形成されている。第１空間部６Ａは、第２空間部６Ｂに連通している。梁３の厚さは、５０μｍ〜１００μｍ程度であり、錘４の厚さは５００μｍ〜６００μｍ程度程度である。
可撓部３Ａには、歪検出素子としてのピエゾ抵抗素子７が複数形成されている。図１および図２には、複数のピエゾ抵抗素子７の一部のみを表している。可撓部３Ａおよび支持枠２の左側壁の上面には、図示しないが、ブリッジ回路を構成するようにピエゾ抵抗素子７を接続するための配線や、配線に接続されたパッドが形成されている。支持枠２、梁３、錘４、ピエゾ抵抗素子７、配線およびパッドは、センサ本体１０を構成している。
【００２４】
ストッパ５は、錘４の上下方向（下方向）の変位量を規定するために設けられている。ストッパ５は、平面視で支持枠２の輪郭とほぼ同形同大の矩形状であり、その上面の周縁部に立上縁５ａを有している。ストッパ５の立上縁５ａの上面が、支持枠２（センサ本体１０）の下面に図示しない接着剤を介して貼り合わされている。ストッパ５の厚さは、５００μｍ程度である。この実施形態では、錘４の下面と、支持枠２の下面とは同じ高さ位置にある。ストッパ５の上面と錘４のとの間には、ギャップが形成されている。
【００２５】
半導体加速度センサ１に外力（加速度）が作用すると、支持枠２と錘４とが相対的に変位し、梁３が撓む。梁３が撓むと、ピエゾ抵抗素子７の抵抗値が変化する。したがって、ピエゾ抵抗素子７の抵抗値を検出することによって、半導体加速度センサ１に作用した加速度を検出することができる。
この実施形態では、センサ本体１０は、上側の第１パーツ１１と、下側の第２パーツ１２とから構成されている。第１パーツ１１は、支持枠２の上部分（表面側部分）２Ａと梁３とを含む。第１パーツ１１は、さらに、その表面に形成されたピエゾ抵抗素子７、配線およびパッドを含む。第２パーツ１２は、支持枠２における上部分以外の部分２Ｂと錘４とを含む。この実施形態では、第１パーツ１１の主要部は、シリコン（Ｓｉ）から構成されている。第２パーツ１２は、シリコン（Ｓｉ）から構成されている。第１パーツ１１の下面に、第２パーツ１２の上面が接合されることによって、センサ本体１０が構成されている。なお、図３において、ドットが付与されている部分は、梁３の可撓部３Ａの側面（前側の側面）を示している。
【００２６】
図４は、半導体加速度センサの製造工程を説明するための工程図である。
まず、第１パーツ１１を作成する（ステップＳ１）。次に、第２パーツ１２を作成する（ステップＳ２）。この後、第１パーツ１１と第２パーツ１２とを接合することによって、センサ本体１０を作成する（ステップＳ３）。最後に、センサ本体１０（支持枠２）の下面にストッパ５を貼り合わせる（ステップＳ４）。
【００２７】
以下、ステップＳ１、Ｓ２およびＳ３の工程について詳しく説明する。
図５Ａ〜図５Ｄは、図４のステップＳ１の工程の一例を示す断面図であり、図３の切断面に対応する断面図である。
まず、図５Ａに示すように、表面（上面）にピエゾ抵抗素子、配線およびパッドが形成されたシリコン基板（第１シリコン基板）３１が用意される。ただし、シリコン基板３１としては、最終的な梁３（第１パーツ１１）の厚さよりも厚いものが用いられる。
【００２８】
次に、シリコン基板３１の表面に、フォトリソグラフィによって第１空間部６Ａに対応した開口を有するレジストマスクが形成され、このレジストマスクをマスクとして、シリコン基板３１の表層部がエッチングされる。これにより、図５Ｂに示すように、シリコン基板３１の表層部に、第１空間部６Ａに対応したパターンの凹部３２が形成される。言い換えれば、シリコン基板３１の表層部に、支持枠２の上部分２Ａおよび梁３に対応したパターンが形成される。
【００２９】
この後、レジストマスクが剥離される。そして、図５Ｃに示すように、シリコン基板３１の上面にサポートウエハ３３が図示しない熱剥離テープを介して取り付けられる。そして、図５Ｄに示すように、シリコン基板３１を薄くするための裏面研削が行われる。具体的には、シリコン基板３１が裏面（下面）から凹部３２に達するまで研磨されることにより、シリコン基板３１が薄膜化される。たとえば、初期状態で５００μｍ〜６００μｍ厚程度のシリコン基板３１が、５０μｍ〜１００μｍ厚程度に薄型化されてもよい。
【００３０】
これにより、サポートウエハ３３が取り付けられた第１パーツ１１が作成される。第１パーツ１１は、図５Ｃおよび図６に示すように、支持枠２の上部分２Ａと梁３とを含む。なお、図６は、サポートウエハ３３が省略された平面図を示している。
図７Ａ〜図７Ｄは、図４のステップＳ１の工程の他の例を示す断面図であり、図３の切断面に対応する断面図である。
【００３１】
まず、図７Ａに示すように、表面（上面）にピエゾ抵抗素子、配線およびパッドが形成されたシリコン基板（第１シリコン基板）３１が用意される。ただし、シリコン基板３１としては、最終的な梁３（第１パーツ１１）の厚さよりも厚いものが用いられる。
次に、図７Ｂに示すように、シリコン基板３１の表面に、サポートウエハ３３が図示しない熱剥離テープを介して取り付けられる。そして、図７Ｃに示すようにシリコン基板３１を薄くするための裏面研削が行われる。具体的には、シリコン基板３１が裏面（下面）から研磨されることにより、シリコン基板３１が薄膜化される。たとえば、初期状態で５００μｍ〜６００μｍ厚程度のシリコン基板３１が、５０μｍ〜１００μｍ厚程度に薄型化されてもよい。
【００３２】
この後、シリコン基板３１の下面に、フォトリソグラフィによって第１空間部６Ａに対応した開口を有するレジストマスクが形成され、このレジストマスクをマスクとして、シリコン基板３１がエッチングされる。これにより、図７Ｄに示すように、シリコン基板３１に、第１空間部６Ａに対応したパターンの貫通孔３４が形成される。これにより、シリコン基板３１に、支持枠２の上部分２Ａおよび梁３が形成される。この後、レジストマスクが剥離される。これにより、サポートウエハ３３が取り付けられた第１パーツ１１が作成される。
【００３３】
図８Ａ〜図８Ｃは、図４のステップＳ２の工程の一例を示す断面図であり、図３の切断面に対応する断面図である。
まず、図８Ａに示すように、シリコン基板（第２シリコン基板）４１が用意される。シリコン基板４１としては、最終的な錘４（第２パーツ１２）の厚さと厚さが等しいものが用いられる。
【００３４】
次に、８Ｂに示すように、シリコン基板４１の裏面（下面）に、ＵＶテープ（粘着テープ）４２を貼着する。
この後、シリコン基板４１の表面（上面）に、フォトリソグラフィによって第２空間部６Ｂに対応した開口を有するレジストマスクが形成され、このレジストマスクをマスクとして、シリコン基板４１がエッチングされる。これにより、図８Ｃに示すように、シリコン基板４１に、第２空間部６Ｂに対応したパターンの貫通孔４３が形成される。これにより、シリコン基板４１に、支持枠２における上部分２Ａ以外の部分２Ｂと錘４とが形成される。この後、レジストマスクが剥離される。
【００３５】
これにより、ＵＶテープ４２に支持された第２パーツ１２が作成される。第２パーツ１２は、図８Ｃおよび図９に示すように、支持枠２における上部分２Ａ以外の部分２Ｂと錘４とを含む。
図１０は、図４のステップＳ３の工程の一例を示す断面図であり、図３の切断面に対応する断面図である。
【００３６】
ＵＶテープ４２に支持された第２パーツ１２の表面（上面）に、サポートウエハ３３が取り付けられた第１パーツ１１の裏面（下面）が対向するようにして、両者が重ね合わされる。そして、第２パーツ１２の表面と第１パーツ１１の裏面とが、ウエハ直接接合（Wafer Direct Bonding)によって接合される。これにより、第１パーツ１１における支持枠部分２Ａと第２パーツ１２における支持枠部分２Ｂとが接合されるとともに、梁３の錘取付部３Ｂの下面に錘４が固定される。これにより、センサ本体１０が作成される。
【００３７】
この後、センサ本体１０からサポートウエハ３３およびＵＶテープ４２が剥離される。そして、センサ本体１０の裏面（下面）にストッパ５が貼り合わされることにより、図１図〜図３に示される半導体加速度センサ１が得られる。
図１１は、図４のステップＳ３の工程の他の例を示す断面図であり、図３の切断面に対応する断面図である。
【００３８】
ＵＶテープ４２に支持された第２パーツ１２の表面（上面）またはサポートウエハ３３が取り付けられた第１パーツ１１の裏面（下面）に接着剤が塗布された後、第２パーツ１２の表面に第１パーツ１１の裏面が押圧されることにより、両者が接合される。この場合には、第１パーツ１１における支持枠部分２Ａと第２パーツ１２における支持枠部分２Ｂとが接着剤５１を介して接合されるとともに、梁３の錘取付部３Ｂの裏面に接着剤５１を介して錘４が固定される。これにより、センサ本体１０が作成される。
【００３９】
この後、センサ本体１０からサポートウエハ３３およびＵＶテープ４２が剥離される。そして、センサ本体１０の裏面にストッパ５が貼り合わされることにより、図１〜図３に示される半導体加速度センサ１が得られる。ただし、この場合には、図２および図３は、接着剤５１（接着剤層）が省略された断面図となる。
前述の半導体加速度センサ１では、センサ本体１０の主要部は、高価なＳＯＩ基板ではなく、２つのシリコン基板から作成されているので、コストを低減できる。また、センサ本体１０は、構成が単純な第１パーツ１１と、構成が単純な第２パーツ１２とを接合することによって形成されている。このため、第１パーツ１１と第２パーツ１２とを作成する工程が簡単となるため、半導体加速度センサ１の製造が容易となる。また、シリコン基板３１にサポートウエハ３３が取り付けられた状態で、薄肉の梁３を形成することができるので、梁３の形成時に梁３が折れにくくなる。
【００４０】
図１２は、この発明の第２実施形態に係る半導体加速度センサの構成を説明するための図解的な断面図であり、図２に対応する切断面を示す断面図である。図１３は、この発明の第２実施形態に係る半導体加速度センサの構成を説明するための図解的な断面図であり、図３に対応する切断面を示す断面図である。図１２および図１３において、前述の図２および図３の各部に対応する部分には、図２および図３と同じ符号を付して示す。
【００４１】
第２実施形態に係る半導体加速度センサ１Ａの平面図は、第１実施形態に係る半導体加速度センサ１の平面図（図１）と同じである。第２実施形態に係る半導体加速度センサ１Ａでは、第２パーツ１２がガラス（ＳｉＯ２）から構成されている点で、第１実施形態に係る半導体加速度センサ１と異なっている。その他の点は、第１実施形態に係る半導体加速度センサ１と同じである。
【００４２】
第１パーツ１１はシリコン（Ｓｉ）から構成され、第２パーツ１２がガラス（ＳｉＯ２）から構成されているため、第１パーツ１１と第２パーツ１２とをウエハ直接接合によって接合することができない。そこで、第１パーツ１１と第２パーツ１２とは、接着剤７１を介して接合されている。
第２実施形態に係る半導体加速度センサ１Ａの製造工程の手順は、第１実施形態に係る半導体加速度センサ１の製造工程の手順と同様である。つまり、半導体加速度センサ１Ａは、前述の図４のステップＳ１〜Ｓ４と同様な工程を経て製造される。
【００４３】
第２実施形態でのステップＳ１の工程は、第１実施形態と同様である。第２実施形態でのステップＳ２およびＳ３の工程は、第１実施形態とは異なる。
図１４Ａ〜図１４Ｃは、第２実施形態でのステップＳ２の工程の一例を示す断面図であり、図１３の切断面に対応する断面図である。
まず、図１４Ａに示すように、ガラス（ＳｉＯ２）基板６１が用意される。ガラス基板６１としては、最終的な錘４（第２パーツ１２）の厚さと厚さが等しいものが用いられる。
【００４４】
次に、図１４Ｂに示すように、ガラス基板６１の下面に、ＵＶテープ（粘着テープ）６２を貼着する。
この後、ガラス基板６１の上面に、フォトリソグラフィによって第２空間部６Ｂに対応した開口を有するレジストマスクが形成され、このレジストマスクをマスクとして、シリコン基板４１がエッチングされる。これにより、図１４Ｃに示すように、ガラス基板６１に、第２空間部６Ｂに対応したパターンの貫通孔６３が形成される。これにより、ガラス基板６１に、支持枠２における上部分２Ａ以外の部分２Ｂと錘４とが形成される。この後、レジストマスクが剥離される。
【００４５】
これにより、ＵＶテープ６２に支持された第２パーツ１２が作成される。第２パーツ１２は、図１４Ｃに示すように、支持枠２における上部分２Ａ以外の部分２Ｂと錘４とを含む。
図１５は、第２実施形態でのステップＳ３の工程の一例を示す断面図であり、図１３の切断面に対応する断面図である。
【００４６】
ＵＶテープ６２に支持された第２パーツ１２の表面（上面）またはサポートウエハ３３が取り付けられた第１パーツ１１の裏面（下面）に接着剤が塗布された後、第２パーツ１２の表面に第１パーツ１１の裏面が押圧されることにより、両者が接合される。これにより、第１パーツ１１における支持枠部分２Ａと第２パーツ１２における支持枠部分２Ｂとが接着剤７１を介して接合されるとともに、梁３の錘取付部３Ｂの裏面に接着剤７１を介して錘４が固定される。これにより、センサ本体１０が作成される。
【００４７】
この後、センサ本体１０からサポートウエハ３３およびＵＶテープ６２が剥離される。そして、センサ本体１０の裏面にストッパ５が貼り合わされることにより、図１２および図１３に示される半導体加速度センサ１Ａが得られる。
図１６は、この発明の第３実施形態に係る半導体加速度センサの構成を説明するための図解的な平面図である。図１７は、図１６のXVII-XVII線に沿う図解的な断面図である。図１８は、図１６のXVIII-XVIII線に沿う図解的な断面図である。図１６、図１７および図１８において、前述の図１、図２および図３の各部に対応する部分には、図１、図２および図３と同じ符号を付して示す。
【００４８】
以下の説明において、「左」とは図１６の左側を、「右」とは図１６の右側を、「前」とは図１６の下側を、「後」とは図１６の上側を、「上」とは図１７の上側を、「下」とは図１７の下側を、それぞれいうものとする。
第３実施形態に係る半導体加速度センサ１Ｂでは、錘４がニッケル等の金属を含むガラス（金属とガラスとの複合材）から構成されている点において、第１実施形態に係る半導体加速度センサ１と異なっている。第３施形態に係る半導体加速度センサ１Ｂでは、錘４が金属を含むガラスから構成されているため、センサ本体１０は、第１パーツ１１と、第１パーツ１１に固定された錘４と、第２パーツ１３とから構成されている。
【００４９】
第１パーツ１１は、第１実施形態に係る半導体加速度センサ１の第１パーツ１１と同じであり、シリコン基板を加工することによって作成される。第２パーツ１３は、第１実施形態に係る半導体加速度センサ１の第２パーツ１２のうちの錘４を除いた部分と同じである。言い換えれば、第２パーツ１３は、支持枠２の上部分２Ａ以外の部分２Ｂのみからなる。第２パーツ１３は、シリコン基板またはガラス基板の裏面にＵＶテープが貼着された状態で、当該基板を選択的にエッチングすることによって作成される。なお、第２パーツ１３は、シリコン基板またはガラス基板にＵＶテープを貼着せずに、当該基板を選択的にエッチングすることによって作成してもよい。錘４は、この実施形態では、金属を含むガラス（金属とガラスとの複合材）からなる。
【００５０】
図１９Ａ〜図１９Ｄは、半導体加速度センサ１Ｂの製造方法を説明するための断面図であり、図１８の切断面に対応する断面図である。
まず、図１９Ａに示すように、第１パーツ１１を作成する。第１パーツ１１は、第１の実施形態で説明した方法と同様な方法によって作成される。そのため、第１パーツ１１の表面（上面）には、サポートウエハ３３が取り付けられている。第１パーツ１１は、支持枠２の上部分２Ａ、梁３、ピエゾ抵抗素子７、配線およびパッドを有している。
【００５１】
次に、図１９Ｂに示すように、ＣＶＤ（Chemical Vapor Deposition）法、ＰＶＤ（Physical Vapor Deposition)法等によって、第１パーツ１１の裏面（下面）に、錘４の材料からなる錘材料膜８１を堆積させる。
次に、錘材料膜８１の裏面（下面）に、フォトリソグラフィによって錘４のパターンのレジストマスクが形成される。そして、このレジストマスクをマスクとして、錘材料膜８１がエッチングされる。これにより、図１９Ｃに示すように、梁３の錘取付部３Ｂの裏面に所定パターンの錘４が形成される。
【００５２】
この後、図１９Ｄに示すように、第１パーツ１１の裏面、第２パーツ１３の表面を接合する。第２パーツ１３は、前述したように、支持枠２における上部分２Ａ以外の部分２Ｂからなる。第２パーツ１３の裏面には、ＵＶテープ４２が貼着されている。第２パーツ１３がシリコンによって形成されている場合には、第１パーツ１１と第２パーツとは、ウエハ直接接合または接着剤接合によって接合される。第２パーツ１３がガラスによって形成されている場合には、第１パーツ１１と第２パーツとは、接着剤によって接合される。これにより、第１パーツ１１における支持枠部分２Ａと第２パーツ１３における支持枠部分２Ｂとが接合される。これにより、センサ本体１０が作成される。
【００５３】
この後、センサ本体１０からサポートウエハ３３およびＵＶテープ４２が剥離される。そして、センサ本体１０の裏面にストッパ５が貼り合わされることにより、図１６〜図１８に示される半導体加速度センサ１が得られる。
前記第３の実施形態において、梁３の錘取付部３Ｂの裏面への錘４の形成は、ナノインプリント技術によって行ってもよい。また、錘４は、ニッケル等の金属から構成されていてもよい。この場合には、梁３の錘取付部３Ｂの裏面への錘４の形成は、メッキによって行ってもよい。
【００５４】
以上、この発明の実施形態について説明したが、この発明はさらに他の実施形態で実施することもできる。たとえば、前述の実施形態では、センサ本体１０の下側のみに錘４の上下方向（下方向）の変位量を規定するためのストッパ５が設けられているが、センサ本体１０の上側にも錘４の上下方向（上方向）の変位量を規定するためのストッパが設けられていてもよい。
【００５５】
前述の実施形態では、この発明を半導体加速度センサに適用した場合について説明したが、この発明は半導体ジャイロセンサ等の半導体加速度センサ以外の半導体センサにも適用することができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【００５６】
１，１Ａ，１Ｂ  半導体加速度センサ
２  支持枠（支持体）
２Ａ  支持枠の上部分
２Ｂ  支持枠における上部分以外の部分
３  梁
３Ａ  可撓部
３Ｂ  錘取付部
４  錘
５  ストッパ
５ａ  立上縁
６Ａ  第１空間部
６Ｂ  第２空間部
７  ピエゾ抵抗素子
１０  センサ本体
１１  第１パーツ
１２  第２パーツ
３１  シリコン基板
３２  凹部
３３  サポートウエハ
３４  貫通孔
４１  シリコン基板
４２  ＵＶテープ
４３  貫通孔
５１  接着剤
６１  ガラス基板
６２  ＵＶテープ
６３  貫通孔
７１  接着剤
８１  錘材料膜
【図１】
2018066683.tif 000003
【図２】
2018066683.tif 000004
【図３】
2018066683.tif 000005
【図４】
2018066683.tif 000006
【図５Ａ】
2018066683.tif 000007
【図５Ｂ】
2018066683.tif 000008
【図５Ｃ】
2018066683.tif 000009
【図５Ｄ】
2018066683.tif 000010
【図６】
2018066683.tif 000011
【図７Ａ】
2018066683.tif 000012
【図７Ｂ】
2018066683.tif 000013
【図７Ｃ】
2018066683.tif 000014
【図７Ｄ】
2018066683.tif 000015
【図８Ａ】
2018066683.tif 000016
【図８Ｂ】
2018066683.tif 000017
【図８Ｃ】
2018066683.tif 000018
【図９】
2018066683.tif 000019
【図１０】
2018066683.tif 000020
【図１１】
2018066683.tif 000021
【図１２】
2018066683.tif 000022
【図１３】
2018066683.tif 000023
【図１４Ａ】
2018066683.tif 000024
【図１４Ｂ】
2018066683.tif 000025
【図１４Ｃ】
2018066683.tif 000026
【図１５】
2018066683.tif 000027
【図１６】
2018066683.tif 000028
【図１７】
2018066683.tif 000029
【図１８】
2018066683.tif 000030
【図１９Ａ】
2018066683.tif 000031
【図１９Ｂ】
2018066683.tif 000032
【図１９Ｃ】
2018066683.tif 000033
【図１９Ｄ】
2018066683.tif 000034
【手続補正書】
【提出日】平成29年4月3日(2017.4.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
【図１】図１は、この発明の第１実施形態に係る半導体加速度センサの構成を説明するための図解的な平面図である。
【図２】図２は、図１のII-II線に沿う図解的な断面図である。
【図３】図３は、図１のIII-III線に沿う図解的な断面図である。
【図４】図４は、図１〜図３に示される半導体加速度センサの製造工程を説明するためのフローチャートである。
【図５Ａ】図５Ａは、図４のステップＳ１の工程の一例を説明するための断面図である。
【図５Ｂ】図５Ｂは、図５Ａの次の工程を示す断面図である。
【図５Ｃ】図５Ｃは、図５Ｂの次の工程を示す断面図である。
【図５Ｄ】図５Ｄは、図５Ｃの次の工程を示す断面図である。
【図６】図６は、図５Ｄの工程によって得られた第１パーツを示す図解的な平面図であり、サポートウエハが省略された平面図である。
【図７Ａ】図７Ａは、図４のステップＳ１の工程の他の例を説明するための断面図である。
【図７Ｂ】図７Ｂは、図７Ａの次の工程を示す断面図である。
【図７Ｃ】図７Ｃは、図７Ｂの次の工程を示す断面図である。
【図７Ｄ】図７Ｄは、図７Ｃの次の工程を示す断面図である。
【図８Ａ】図８Ａは、図４のステップＳ２の工程の一例を説明するための断面図である。
【図８Ｂ】図８Ｂは、図８Ａの次の工程を示す断面図である。
【図８Ｃ】図８Ｃは、図８Ｂの次の工程を示す断面図である。
【図９】図９は、図８Ｃの工程によって得られた第２パーツを示す図解的な平面図である。
【図１０】図１０は、図４のステップＳ３の工程の一例を説明するための断面図である。
【図１１】図１１は、図４のステップＳ３の工程の他の例を説明するための断面図である。
【図１２】図１２は、この発明の第２実施形態に係る半導体加速度センサの構成を説明するための図解的な断面図であり、図２に対応する断面図である。
【図１３】図１３は、この発明の第２実施形態に係る半導体加速度センサの構成を説明するための図解的な断面図であり、図３に対応する断面図である。
【図１４Ａ】図１４Ａは、第２パーツの作成工程を説明するための断面図である。
【図１４Ｂ】図１４Ｂは、図１４Ａの次の工程を示す断面図である。
【図１４Ｃ】図１４Ｃは、図１４Ｂの次の工程を示す断面図である。
【図１５】図１５は、第１パーツと第２パーツとを接合する工程を説明するための断面図である。
【図１６】図１６は、この発明の第３実施形態に係る半導体加速度センサの構成を説明するための図解的な平面図である。
【図１７】図１７は、図１６のXVII-XVII線に沿う図解的な断面図である。
【図１８】図１８は、図１６のXVIII-XVIII線に沿う図解的な断面図である。
【図１９Ａ】図１９Ａは、図１６〜図１８に示される半導体加速度センサの製造工程を説明するための断面図である。
【図１９Ｂ】図１９Ｂは、図１９Ａの次の工程を示す断面図である。
【図１９Ｃ】図１９Ｃは、図１９Ｂの次の工程を示す断面図である。
【図１９Ｄ】図１９Ｄは、図１９Ｃの次の工程を示す断面図である。