(57)【要約】【課題】アナログ系要素と、デジタル系要素とをそれぞれ単独で評価できるＲＤコンバータを提供する。【解決手段】ＲＤコンバータ１０は、アナログ処理部２０と、角度出力部３０と、デジタル部評価部４０とを備える。アナログ処理部２０は、アナログ角度入力１１（θ）とデジタル角度出力１２（φ）との間の誤差を表す第１誤差信号ε１を生成する。デジタル部評価部４０は、デジタル角度入力４１（θ’）とデジタル角度出力１２（φ）との間の誤差を表す第２誤差信号ε２を生成する。角度出力部３０は、第１誤差信号ε１に基づいてデジタル角度出力１２（φ）を算出する機能、および、第２誤差信号ε２に基づいてデジタル角度出力１２（φ）を算出する機能を備える。【選択図】図１
2018146243.tif 000002
【特許請求の範囲】
【請求項１】
アナログ角度入力とデジタル角度出力との間の誤差を表す第１誤差信号を生成する、アナログ処理部と、
デジタル角度入力と前記デジタル角度出力との間の誤差を表す第２誤差信号を生成する、評価部と、
前記第１誤差信号に基づいて前記デジタル角度出力を算出する機能、および、前記第２誤差信号に基づいて前記デジタル角度出力を算出する機能を備える、角度出力部と、
を備える、ＲＤコンバータ。
【請求項２】
前記評価部はＦＰＧＡを備える、請求項１に記載のＲＤコンバータ。
【請求項３】
前記アナログ処理部は、乗算器と、加減算器と、増幅器と、Ａ／Ｄ変換器とを備え、
前記Ａ／Ｄ変換器は、前記乗算器の入力側に配置されるか、前記乗算器の出力側かつ前記加減算器の入力側に配置されるか、前記加減算器の出力側かつ前記増幅器の入力側に配置されるか、または、前記増幅器の出力側に配置される、
請求項１または２に記載のＲＤコンバータ。
【請求項４】
前記ＲＤコンバータは制御装置を備え、
前記制御装置は、前記第１誤差信号を前記角度出力部に入力するか否かを切り替える機能と、
前記デジタル角度入力を前記評価部に供給する機能と、
を備える、請求項１〜３のいずれか一項に記載のＲＤコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はＲＤコンバータに関する。
【背景技術】
【０００２】
ＲＤコンバータの構成として、アナログ系の信号処理部と、デジタル系の信号処理部とを備えるものが知られている。たとえば、デジタル系からの角度出力と、アナログ系からの誤差信号とに基づいて制御を行うことができる。
【０００３】
信号処理回路等における制御系の評価を行う回路を別途設けることが知られている。たとえば特許文献１には、モータ信号の評価を行う構成が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４６６９８５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の技術では、アナログ系要素と、デジタル系要素とが組み合わせられた回路全体からの出力に基づいて評価を行っており、各要素を単独で評価することができないという問題があった。
【０００６】
この発明はこのような問題点を解消するためになされたものであり、アナログ系要素と、デジタル系要素とをそれぞれ単独で評価できるＲＤコンバータを提供することを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係るＲＤコンバータは、
アナログ角度入力とデジタル角度出力との間の誤差を表す第１誤差信号を生成する、アナログ処理部と、
デジタル角度入力と前記デジタル角度出力との間の誤差を表す第２誤差信号を生成する、評価部と、
前記第１誤差信号に基づいて前記デジタル角度出力を算出する機能、および、前記第２誤差信号に基づいて前記デジタル角度出力を算出する機能を備える、角度出力部と、
を備える。
特定の態様によれば、前記評価部はＦＰＧＡを備える。
特定の態様によれば、
前記アナログ処理部は、乗算器と、加減算器と、増幅器と、Ａ／Ｄ変換器とを備え、
前記Ａ／Ｄ変換器は、前記乗算器の入力側に配置されるか、前記乗算器の出力側かつ前記加減算器の入力側に配置されるか、前記加減算器の出力側かつ前記増幅器の入力側に配置されるか、または、前記増幅器の出力側に配置される。
特定の態様によれば、
前記ＲＤコンバータは制御装置を備え、
前記制御装置は、前記第１誤差信号を前記角度出力部に入力するか否かを切り替える機能と、
前記デジタル角度入力を前記評価部に供給する機能と、
を備える。
【発明の効果】
【０００８】
この発明によれば、ＲＤコンバータは、アナログ系要素の動作を模擬する評価部を備えるので、アナログ系要素の健全性とデジタル系要素の健全性とを切り分けて評価することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１に係るＲＤコンバータを含む構成の例を示す図である。
【発明を実施するための形態】
【００１０】
以下、この発明の実施の形態を添付図面に基づいて説明する。
実施の形態１．
図１に、本発明の実施の形態１に係るＲＤコンバータ１０を含む構成の例を示す。ＲＤコンバータ１０は、レゾルバ１００に関連して設けられ、レゾルバ１００からのアナログ角度入力１１をデジタル角度出力１２に変換する。
【００１１】
ＲＤコンバータ１０は、アナログ処理部２０と、角度出力部３０と、デジタル部評価部４０（評価部）とを備える。アナログ処理部２０はアナログ系の要素の例であり、角度出力部３０はデジタル系の要素の例である。
【００１２】
アナログ処理部２０、角度出力部３０、およびデジタル部評価部４０はスイッチＳを介して接続されており、角度出力部３０の入力として、アナログ処理部２０の出力を供給するか、または、デジタル部評価部４０の出力を供給するかが選択できるように構成されている。ＲＤコンバータ１０は制御装置（とくに図示しないが、デジタル部評価部４０の一部として構成されてもよい）を備えており、スイッチＳはこの制御装置によって切り替え制御される。
【００１３】
アナログ処理部２０は、アナログ角度入力１１とデジタル角度出力１２との間の誤差を表す誤差信号ε１（第１誤差信号）を生成する。図１の例では、アナログ角度入力１１の値をθとして表し、デジタル角度出力１２の値をφとして表す。
【００１４】
なお、レゾルバ１００から出力されるアナログ角度入力１１は、実際には励磁成分が含まれており、たとえばＫ・Ｅ・ｓｉｎ（ωｔ−θ）およびＫ・Ｅ・ｃｏｓ（ωｔ−θ）として生成される。ただしＫは変圧比、Ｅは励磁信号の振幅、ωは励磁信号の角速度である。しかしながら、簡明のため、本明細書では回転角度θのみを表すものとして扱い、それぞれｓｉｎθおよびｃｏｓθとして説明する。
【００１５】
アナログ処理部２０の入出力形式は任意に設計可能であるが、たとえば、アナログ角度入力１１を２相の正弦波信号として受け取る。図１の例では、レゾルバ１００がθに対応する２相の正弦波信号ｓｉｎθおよびｃｏｓθを出力し、アナログ処理部２０はこれらを入力として受け付ける。
【００１６】
図１の例では、アナログ処理部２０は、角度出力部３０からフィードバックされるデジタル角度出力１２も同様に２相の正弦波信号として受け取る。たとえば角度出力部３０がφに対応する２相の正弦波信号ｓｉｎφおよびｃｏｓφを出力し、アナログ処理部２０はこれらを入力として受け取る。
【００１７】
誤差信号ε１を生成するための構成は任意に設計可能であるが、一例を図１に示している。アナログ処理部２０は２つの乗算器２１と加減算器２２とを備え、異なる相の正弦波を乗算したものの差を計算することにより、ｓｉｎ（θ−φ）すなわち角度の差の正弦波信号を得る。アナログ処理部２０はさらに増幅器２３を備え、ｓｉｎ（θ−φ）の信号を増幅器２３によって増幅し、誤差信号ε１として出力する。なお、加減算器２２は、加算器であってもよいし、減算器であってもよいし、加算および減算双方の演算を行えるものであってもよい。本明細書に記載する他の加減算器についても同様である。
【００１８】
誤差信号ε１はデジタル信号として出力される。このために、アナログ処理部２０はＡ／Ｄ変換器（図示せず）を備えてもよい。Ａ／Ｄ変換器を配置する場所は任意であるが、たとえば乗算器２１の入力側（レゾルバ１００と乗算器２１との間）に配置されてもよい。その場合には、合計で少なくとも２個のＡ／Ｄ変換器が配置される。また、その場合には、乗算器２１、加減算器２２および増幅器２３はすべてデジタル要素を用いて構成することも可能である。
【００１９】
Ａ／Ｄ変換器は、乗算器２１と加減算器２２との間（乗算器２１の出力側かつ加減算器２２の入力側）に配置されてもよい。この場合にも、合計で少なくとも２個のＡ／Ｄ変換器が配置される。または、加減算器２２と増幅器２３との間（加減算器２２の出力側かつ増幅器２３の入力側）に配置されてもよい。この場合には、少なくとも１個のＡ／Ｄ変換器が配置される。または、増幅器２３の出力側（増幅器２３とスイッチＳとの間）に配置されてもよい。この場合にも、少なくとも１個のＡ／Ｄ変換器が配置される。
【００２０】
また、アナログ処理部２０または角度出力部３０は、必要に応じ、Ｄ／Ａ変換器（図示せず）を備えてもよい。Ｄ／Ａ変換器は、たとえば正弦波生成器３４の出力側かつ乗算器２１の入力側に配置されてもよい。
【００２１】
角度出力部３０は、スイッチＳの状態に応じ、誤差信号ε１に基づいてデジタル角度出力１２を算出する機能を備える。たとえば、角度出力部３０は、増幅器３１と、補償器３２と、アキュムレータ３３とを備えており、アナログ角度入力１１とデジタル角度出力１２との間の誤差θ−φが０となるか、または０に近づくように、φの値を決定または修正し、出力する。φの値はＲＤコンバータ１０のデジタル角度出力１２となる。
【００２２】
また、角度出力部３０は正弦波生成器３４を備えており、正弦波生成器３４は、デジタル角度出力１２に対応する２相の正弦波信号を出力する。図１の例では、上述のように直交２相のｓｉｎφおよびｃｏｓφを出力し、これらの信号がアナログ処理部２０に供給される。
【００２３】
デジタル部評価部４０は、デジタル角度入力４１とデジタル角度出力１２との間の誤差を表す誤差信号ε２（第２誤差信号）を生成する。図１の例では、デジタル角度入力４１の値をθ’として表す。
【００２４】
デジタル部評価部４０は、ＦＰＧＡ（Field Programmable Gate Array）を備えてもよい。ＦＰＧＡは、アナログ処理部２０の動作を模擬するように構成される。たとえば、デジタル部評価部４０はアドレス器４２および正弦波生成器４３を備え、これらがデジタル角度入力４１に対応する２相の正弦波信号ｓｉｎθ’およびｃｏｓθ’を生成する。
【００２５】
図１の例では、デジタル部評価部４０は、角度出力部３０からフィードバックされるデジタル角度出力１２も同様に２相の正弦波信号として受け取る。たとえば上述のように、角度出力部３０がφに対応する２相の正弦波信号ｓｉｎφおよびｃｏｓφを出力し、デジタル部評価部４０はこれらを入力として受け取る。
【００２６】
誤差信号ε２を生成するための構成は任意に設計可能であるが、一例を図１に示している。デジタル部評価部４０は、アナログ処理部２０と同様に２つの乗算器４４と加減算器４５とを備え、異なる相の正弦波を乗算したものの差を計算することにより、ｓｉｎ（θ’−φ）すなわち角度の差の正弦波信号を得る。デジタル部評価部４０はさらに増幅器４６を備え、ｓｉｎ（θ’−φ）の信号を増幅器４６によって増幅し、誤差信号ε２として出力する。誤差信号ε２はデジタル信号として出力される。
【００２７】
角度出力部３０は、スイッチＳの状態に応じ、誤差信号ε２に基づいてデジタル角度出力１２を算出する機能を備える。すなわち、上述の誤差信号ε１の場合と同様にして、デジタル角度入力４１とデジタル角度出力１２との間の誤差θ’−φが０となるか、または０に近づくように、φの値を決定または修正し、出力する。φの値はＲＤコンバータ１０のデジタル角度出力１２となる。
【００２８】
次に、ＲＤコンバータ１０の動作について説明する。
ＲＤコンバータ１０の制御装置は、たとえば演算手段および記憶手段を備えるマイクロコンピュータを用いて構成することができる。制御装置は、スイッチＳの動作を制御することにより、誤差信号ε１を角度出力部３０に入力するか否かを切り替える機能と、誤差信号ε２を角度出力部３０に入力するか否かを切り替える機能とを備える。図１の例では、誤差信号ε１または誤差信号ε２のいずれか一方が選択的に角度出力部３０に入力される。
【００２９】
通常の動作時には、ＲＤコンバータ１０は、レゾルバ１００の検出角度に対してＲＤ変換を行う。この場合には、ＲＤコンバータ１０の制御装置はスイッチＳをアナログ処理部２０側に切り替え、誤差信号ε１を角度出力部３０に入力する。
【００３０】
制御装置は、状況に応じてＲＤコンバータ１０の健全性を評価するための動作（評価動作）を実行する。たとえば、ＲＤコンバータ１０の動作の異常を示す信号または状態が検出された場合に、評価動作が実行される。または、外部から入力される評価実行信号に応じ、評価動作を実行してもよい。
【００３１】
評価動作を行う際には、制御装置は誤差信号ε１に代えて誤差信号ε２を角度出力部３０に供給する。これは、たとえば、スイッチＳをデジタル部評価部４０側に切り替えるとともに、デジタル角度入力４１をデジタル部評価部４０に供給することによって行われる。
【００３２】
デジタル角度入力４１の生成方法は任意であり、健全性の評価の具体的方法に応じて設計することができる。たとえばθ’を４ビット〜１８ビットのデジタル信号で表してもよい。評価用に作成したθ’のパターン（たとえば時系列データ）を用いてもよい。θ’のパターンは、外部の通信手段を介して制御装置に入力されてもよく、制御装置の記憶手段に予め格納されていてもよい。
【００３３】
評価動作の結果は、任意に利用することができる。たとえば、デジタル角度入力４１の値とデジタル角度出力１２の値とがよく一致していれば、角度出力部３０は健全であると考えられ、したがってアナログ処理部２０に障害が発生していると判断することができる。一方、デジタル角度入力４１の値とデジタル角度出力１２の値とが一致しない場合には、角度出力部３０に障害が発生していると考えられる。
【００３４】
以上説明するように、本発明の実施の形態１に係るＲＤコンバータ１０は、アナログ処理部２０の動作を模擬するデジタル部評価部４０を備えるので、アナログ系の要素であるアナログ処理部２０の健全性と、デジタル系の要素である角度出力部３０の健全性とを、切り分けて評価することができる。
【００３５】
とくに、デジタル部評価部４０はＦＰＧＡを用いて構成されており、アナログ処理部２０とは回路の細部において異なる。また、デジタル部評価部４０はたとえばＡ／Ｄ変換器を備えない構成とすることも可能である。このため、アナログ処理部２０の障害を、アナログ処理部２０とはまったく別の方式を用いて適切に評価することができる。
【００３６】
上述の実施の形態１ではレゾルバ１００の信号を利用しているが、レゾルバ１００に代えて他の方式の回転検出器を用いてもよい。また、アナログの角度入力を２相の正弦波信号として提供するものであれば、回転検出器以外の装置を用いてもよい。
【００３７】
また、アナログ処理部２０およびデジタル部評価部４０の具体的構成は図１に示すものに限らない。とくに、デジタル部評価部４０の構成は、アナログ処理部２０に対する入力信号と実質的に同一の値を表す入力信号に対して、アナログ処理部２０から出力される信号と実質的に同一の値を表す信号を出力するものであれば、どのような構成をとってもよい。
【符号の説明】
【００３８】
１０  ＲＤコンバータ、１１  アナログ角度入力、１２  デジタル角度出力、２０  アナログ処理部、２１  乗算器、２２  加減算器、２３  増幅器、３０  角度出力部、４０  デジタル部評価部、４１  デジタル角度入力、ε１  誤差信号（第１誤差信号）、ε２  誤差信号（第２誤差信号）。
【図１】
2018146243.tif 000003