(57)【要約】【課題】本圧着されるチップスタックの周辺のチップスタックにおける望ましくない熱的変化を防止できる、実装方法を提供する。【解決手段】基板３０上の２以上の箇所それぞれにおいて、１以上の半導体チップ１０を順次、仮圧着しながら積層して仮圧着状態のチップスタックＳＴを形成する仮圧着工程と、形成された前記仮圧着状態のチップスタックＳＴ全ての上面を、順番に、加熱加圧して本圧着する本圧着工程と、を備え、さらに、前記仮圧着工程に先だって、本圧着中のチップスタックＳＴから、当該本圧着のための加熱により昇温した前記基板３０の温度が規定の許容温度Ｔｄ以下となる箇所までの距離である離間距離Ｄｄを特定する特定工程を備え、前記仮圧着工程では、前記仮圧着状態のチップスタックＳＴを、互いに、前記離間距離Ｄｄ以上、離して形成する。【選択図】図７
2018060824.tif 000002
【特許請求の範囲】
【請求項１】
基板上の複数箇所に、１以上の半導体チップを積層して実装する半導体装置の製造方法であって、
前記基板上の２以上の箇所それぞれにおいて、１以上の半導体チップを順次、仮圧着しながら積層して仮圧着状態のチップスタックを形成する仮圧着工程と、
形成された前記仮圧着状態のチップスタック全ての上面を、順番に、加熱加圧することで、各チップスタックを構成する１以上の半導体チップを一括で本圧着する本圧着工程と、
を備え、前記チップスタックが所望の個数に達するまで、前記仮圧着工程および本圧着工程を２回以上くり返し、さらに、
前記仮圧着工程に先だって、本圧着中のチップスタックから、当該本圧着のための加熱により昇温した前記基板の温度が規定の許容温度以下となる箇所までの距離である離間距離を特定する特定工程を備え、
前記仮圧着工程では、前記仮圧着状態のチップスタックを、互いに、前記離間距離以上、離して形成し、
前記本圧着工程では、前記離間距離以上離して形成された前記仮圧着状態のチップスタックを本圧着する、
ことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記特定工程は、前記半導体チップの実装条件に基づいて、前記離間距離を特定する、ことを特徴とする実装方法。
【請求項３】
請求項２に記載の実装方法であって、
前記本圧着する際の前記チップスタックの最下層の温度である下層温度を含み、
前記特定工程では、前記下層温度が高いほど、前記離間距離が長くなるように前記離間距離を特定する、
ことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１から３のいずれか１項に記載の半導体装置の製造方法であって、
前記半導体チップの積層方向片側端面には、当該半導体チップと、前記積層方向片側に隣接実装される基板または半導体チップと、を固着するための熱硬化性樹脂が設けられており、
前記許容温度は、前記熱硬化性樹脂が不可逆的に硬化開始する硬化開始温度より低い、
ことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１から４のいずれか１項に記載の半導体装置の製造方法であって、さらに、
前記特定された離間距離に基づいて、複数のチップスタックの形成位置を示すマップを形成するマップ形成工程を備え、
前記仮圧着工程では、前記マップに従い、前記複数の前記仮圧着状態のチップスタックを形成する、
ことを特徴とする半導体装置の製造方法。
【請求項６】
請求項１から５のいずれか１項に記載の半導体装置の製造方法であって、さらに、
前記基板には、前記チップスタックが配置される複数の配置領域が規定のピッチＰで格子状に並んで設定されており、
前記特定工程は、前記離間距離を特定した後、さらに、前記離間距離をＤｄとしたときに、｛（Ｎ−１）×Ｐ｝≦Ｄｄ＜Ｎ×Ｐを満たす整数Ｎを特定し、
前記仮圧着工程では、前記仮圧着状態のチップスタックを、前記配置領域Ｎ個置きに形成する、
ことを特徴とする半導体装置の製造方法。
【請求項７】
請求項１から６のいずれか１項に記載の半導体装置の製造方法であって、
前記基板は、半導体ウェハである、ことを特徴とする半導体装置の製造方法。
【請求項８】
前記基板上の２以上の箇所それぞれにおいて、１以上の半導体チップを順次、仮圧着しながら積層して仮圧着状態のチップスタックを形成する仮圧着工程と、
２以上の仮圧着状態のチップスタックの上面を同時に加熱加圧して同時に本圧着する処理を、２回以上繰り返して、前記仮圧着工程で形成された仮圧着状態のチップスタック全てを本圧着状態に変化させる本圧着工程と、
を備え、前記チップスタックが所望の個数に達するまで、前記仮圧着工程および本圧着工程を２回以上くり返し、さらに、
前記仮圧着工程に先だって、本圧着中のチップスタックから、当該本圧着のための加熱により昇温した前記基板の温度が規定の許容温度以下となる箇所までの距離である離間距離を特定する特定工程を備え、
前記仮圧着工程では、同時に本圧着されない仮圧着状態のチップスタックを、互いに、前記離間距離以上、離して形成する、
ことを特徴とする半導体装置の製造方法。
【請求項９】
基板上の複数箇所に、１以上の半導体チップを積層して実装する実装装置であって、
前記基板上の２以上の箇所それぞれにおいて、１以上の半導体チップを順次、仮圧着しながら積層して仮圧着状態のチップスタックを形成する仮圧着手段と、
形成された前記仮圧着状態のチップスタック全ての上面を、順番に、加熱加圧することで、各チップスタックを構成する１以上の半導体チップを一括で本圧着する本圧着手段と、
前記仮圧着に先だって、本圧着中のチップスタックから、当該本圧着のための加熱により昇温した前記基板の温度が規定の許容温度以下となる箇所までの距離である離間距離を特定する離間距離特定手段と、
を備え、
前記仮圧着手段は、前記仮圧着状態のチップスタックを、互いに、特定した前記離間距離以上、離して形成し、
前記本圧着手段は、前記離間距離以上離して形成された前記仮圧着状態のチップスタックを本圧着する、
ことを特徴とする実装装置。
【請求項１０】
基板上の複数箇所に、１以上の半導体チップを積層して実装する実装装置であって、
前記基板上の２以上の箇所それぞれにおいて、１以上の半導体チップを順次、仮圧着しながら積層して仮圧着状態のチップスタックを形成するとともに、形成された前記仮圧着状態のチップスタック全ての上面を、順番に、加熱加圧することで、各チップスタックを構成する１以上の半導体チップを一括で本圧着するボンディング部と、
前記仮圧着に先だって、本圧着中のチップスタックから、当該本圧着のための加熱により昇温した前記基板の温度が規定の許容温度以下となる箇所までの距離である離間距離を特定する離間距離特定手段と、
前記仮圧着状態のチップスタックを、互いに、前記離間距離以上、離して形成した後、形成された前記仮圧着状態のチップスタックを本圧着するように前記ボンディング部を制御する制御部と、
を備える、ことを特徴とする実装装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上の複数箇所に、１以上の半導体チップを積層して実装する半導体装置の製造方法および半導体チップを基板に実装する実装装置に関する。
【背景技術】
【０００２】
従来から、半導体装置の更なる高機能化、小型化が求められている。そこで、一部では、複数の半導体チップを積層して実装することが提案されている。通常、半導体チップの片面には、バンプと、当該バンプを覆う被導電性フィルム（以下「ＮＣＦ」という）が設けられている。ＮＣＦは、熱硬化性樹脂からなり、所定の硬化開始温度未満では、温度上昇に伴い可逆的に軟化するが、硬化開始温度を超えると、温度上昇に伴い不可逆的に硬化する。かかる半導体チップを積層実装するために、複数の半導体チップを仮圧着しながら積層して、仮圧着状態のチップスタックを形成し、その後、この仮圧着状態のチップスタックを加熱加圧して本圧着することが提案されている。なお、仮圧着では、半導体チップを、ＮＣＦが軟化する温度で加熱加圧する。また、本圧着では、チップスタックを構成する複数の半導体チップ全てのバンプが溶融し、かつ、ＮＣＦが硬化する温度で、チップスタックを加熱加圧する。
【０００３】
こうした積層技術は、例えば、特許文献１に開示されている。この特許文献１では、半導体チップのうちバンプ形成面に、予め熱硬化性接着剤フィルムをラミネートする。積層実装する際には、まず、複数の半導体チップを、基板または他の半導体チップの上に順次、仮圧着しながら積層して多段仮圧着積層体を形成する。次に、この多段仮圧着積層体を上側から加圧かつ加熱することで、バンプを溶融させるとともに熱硬化性接着剤フィルムを硬化させる本圧着工程を実行する。こうした技術によれば、小さな面積で、より多数の半導体チップを実装できるため、更なる高機能化、小型化が可能となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−６０２４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、一般的には、一つの基板上に、複数のチップスタックが実装される。複数のチップスタックを実装する場合、仮圧着状態のチップスタックを複数形成した後に、この複数の仮圧着状態のチップスタックを本圧着する技術が一部で提案されている。この場合、一つのチップスタックの仮圧着および本圧着が完了してから次のチップスタックの仮圧着および本圧着を実行する場合に比べて、仮圧着処理と本圧着処理との切り替え回数を低減できるため、実装工程の更なる簡易化、短縮化が可能となる。
【０００６】
一方で、複数の仮圧着状態のチップスタックを形成した後に本圧着を行う技術の場合、本圧着のために、一つのチップスタックに付加された熱が、周辺の仮圧着状態の他のチップスタックにも伝達されることがある。特に、基板の熱伝導率が高い場合には、一つのチップスタックに付加された本圧着用の熱が、高効率で、周辺の仮圧着状態の他のチップスタックに伝達される。この場合、周辺のチップスタックの下層に位置半導体チップにおいて、ＮＣＦの硬化やバンプの溶融等、望ましくない熱的変化が生じるおそれがある。本圧着に先だって、ＮＣＦの硬化やバンプの溶融が生じると、当該半導体チップと基板との適切な接合が阻害される。
【０００７】
こうした意に反した熱的変化を防止するために、本圧着における加熱温度を低めに設定することも考えられる。しかし、加熱温度を低めに設定した場合、チップスタックの下層まで十分に加熱できず、やはり接合不良を生じるおそれがある。
【０００８】
そこで、本発明では、仮圧着状態のチップスタックを２以上形成した後に、本圧着を行う場合において、本圧着されるチップスタックの周辺のチップスタックにおける望ましくない熱的変化を防止できる、半導体装置の製造方法および実装装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の半導体装置の製造方法は、基板上の複数箇所に、１以上の半導体チップを積層して実装する半導体装置の製造方法であって、前記基板上の２以上の箇所それぞれにおいて、１以上の半導体チップを順次、仮圧着しながら積層して仮圧着状態のチップスタックを形成する仮圧着工程と、形成された前記仮圧着状態のチップスタック全ての上面を、順番に、加熱加圧することで、各チップスタックを構成する１以上の半導体チップを一括で本圧着する本圧着工程と、を備え、前記チップスタックが所望の個数に達するまで、前記仮圧着工程および本圧着工程を２回以上くり返し、さらに、前記仮圧着工程に先だって、本圧着中のチップスタックから、当該本圧着のための加熱により昇温した前記基板の温度が規定の許容温度以下となる箇所までの距離である離間距離を特定する特定工程を備え、前記仮圧着工程では、前記仮圧着状態のチップスタックを、互いに、前記離間距離以上、離して形成し、前記本圧着工程では、前記離間距離以上離して形成された前記仮圧着状態のチップスタックを本圧着する、ことを特徴とする。
【００１０】
好適な態様では、前記特定工程は、前記半導体チップの実装条件に基づいて、前記離間距離を特定する。この場合、前記実装条件は、少なくとも、前記本圧着する際の前記チップスタックの最下層の温度である下層温度を含み、前記特定工程では、前記下層温度が高いほど、前記離間距離が長くなるように前記離間距離を特定する、ことが望ましい。
【００１１】
他の好適な態様では、前記半導体チップの積層方向片側端面には、当該半導体チップと、前記積層方向片側に隣接実装される基板または半導体チップと、を固着するための熱硬化性樹脂が設けられており、前記許容温度は、前記熱硬化性樹脂が不可逆的に硬化開始する硬化開始温度より低い。
【００１２】
他の効果的な態様では、さらに、前記特定された離間距離に基づいて、複数のチップスタックの形成位置を示すマップを形成するマップ形成工程を備え、前記仮圧着工程では、前記マップに従い、前記複数の前記仮圧着状態のチップスタックを形成する。
【００１３】
他の好適な態様では、さらに、前記基板には、前記チップスタックが配置される複数の配置領域が規定のピッチＰで格子状に並んで設定されており、前記特定工程は、前記離間距離を特定した後、さらに、前記離間距離をＤｄとしたときに、｛（Ｎ−１）×Ｐ｝≦Ｄｄ＜Ｎ×Ｐを満たす整数Ｎを特定し、前記仮圧着工程では、前記仮圧着状態のチップスタックを、前記配置領域Ｎ個置きに形成する。
【００１４】
他の好適な態様では、前記基板は、半導体ウェハである。
【００１５】
他の本発明である半導体装置の製造方法は、前記基板上の２以上の箇所それぞれにおいて、１以上の半導体チップを順次、仮圧着しながら積層して仮圧着状態のチップスタックを形成する仮圧着工程と、２以上の仮圧着状態のチップスタックの上面を同時に加熱加圧して同時に本圧着する処理を、２回以上繰り返して、前記仮圧着工程で形成された仮圧着状態のチップスタック全てを本圧着状態に変化させる本圧着工程と、を備え、前記チップスタックが所望の個数に達するまで、前記仮圧着工程および本圧着工程を２回以上くり返し、さらに、前記仮圧着工程に先だって、本圧着中のチップスタックから、当該本圧着のための加熱により昇温した前記基板の温度が規定の許容温度以下となる箇所までの距離である離間距離を特定する特定工程を備え、前記仮圧着工程では、同時に本圧着されない仮圧着状態のチップスタックを、互いに、前記離間距離以上、離して形成する、ことを特徴とする。
【００１６】
他の本発明である実装装置は、基板上の複数箇所に、１以上の半導体チップを積層して実装する実装装置であって、前記基板上の２以上の箇所それぞれにおいて、１以上の半導体チップを順次、仮圧着しながら積層して仮圧着状態のチップスタックを形成する仮圧着手段と、形成された前記仮圧着状態のチップスタック全ての上面を、順番に、加熱加圧することで、各チップスタックを構成する１以上の半導体チップを一括で本圧着する本圧着手段と、前記仮圧着に先だって、本圧着中のチップスタックから、当該本圧着のための加熱により昇温した前記基板の温度が規定の許容温度以下となる箇所までの距離である離間距離を特定する離間距離特定手段と、を備え、前記仮圧着手段は、前記仮圧着状態のチップスタックを、互いに、特定した前記離間距離以上、離して形成し、前記本圧着手段は、前記離間距離以上離して形成された前記仮圧着状態のチップスタックを本圧着する、ことを特徴とする。
【００１７】
他の本発明である実装装置は、基板上の複数箇所に、１以上の半導体チップを積層して実装する実装装置であって、前記基板上の２以上の箇所それぞれにおいて、１以上の半導体チップを順次、仮圧着しながら積層して仮圧着状態のチップスタックを形成するとともに、形成された前記仮圧着状態のチップスタック全ての上面を、順番に、加熱加圧することで、各チップスタックを構成する１以上の半導体チップを一括で本圧着するボンディング部と、前記仮圧着に先だって、本圧着中のチップスタックから、当該本圧着のための加熱により昇温した前記基板の温度が規定の許容温度以下となる箇所までの距離である離間距離を特定する離間距離特定手段と、前記仮圧着状態のチップスタックを、互いに、前記離間距離以上、離して形成した後、形成された前記仮圧着状態のチップスタックを本圧着するように前記ボンディング部を制御する制御部と、を備える、ことを特徴とする。
【発明の効果】
【００１８】
本発明によれば、本圧着中のチップスタックの近傍に、仮圧着状態のチップスタックが存在しないため、本圧着の熱に起因するチップスタックにおける望ましくない熱的変化を防止できる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施形態である実装装置の概略構成図である。
【図２】基板として機能する半導体ウェハの概略斜視図である。
【図３】実装される半導体チップの構成を示す図である。
【図４】半導体装置の構成を示す図である。
【図５】複数の半導体チップを積層して実装する流れを示す図である。
【図６】複数の半導体チップを積層して実装する流れを示す図である。
【図７】半導体チップの実装と基板温度との関係を示す図である。
【図８】離間距離マップの一例を示す図である。
【図９】熱伝導特性データの一例を示す図である。
【図１０】チップスタックの形成位置の一例を示す図である。
【図１１】チップスタックの形成位置の他の一例を示す図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態について図面を参照して説明する。図１は、本発明の実施形態である実装装置１００の概略構成図である。この実装装置１００は、基板３０の上に、半導体チップ１０を実装する装置である。この実装装置１００は、複数の半導体チップ１０を積層して実装する場合に特に好適な構成となっている。
【００２１】
実装装置１００は、チップ供給部１０２、チップ搬送部１０４、ボンディング部１０６、および、これらの駆動を制御する制御部１３０と、を備える。チップ供給部１０２は、チップ供給源から半導体チップ１０を取り出し、チップ搬送部１０４に供給する部位である。このチップ供給部１０２は、突上部１１０とダイピッカ１１４と移送ヘッド１１６と、を備えている。
【００２２】
チップ供給部１０２において、複数の半導体チップ１０は、ダイシングテープＴＥ上に載置されている。このとき半導体チップ１０は、バンプ１８が上側を向いたフェイスアップ状態で載置されている。突上部１１０は、この複数の半導体チップ１０の中から一つの半導体チップ１０のみを、フェイスアップ状態のまま、上方に突き上げる。ダイピッカ１１４は、突上部１１０により突き上げられた半導体チップ１０を、その下端で吸引保持して受け取る。半導体チップ１０を受け取ったダイピッカ１１４は、当該半導体チップ１０のバンプ１８が下方を向くように、すなわち、半導体チップ１０がフェイスダウン状態になるように、その場で１８０度回転する。この状態になれば、移送ヘッド１１６が、ダイピッカ１１４から半導体チップ１０を受け取る。
【００２３】
移送ヘッド１１６は、上下および水平方向に移動可能であり、その下端で、半導体チップ１０を吸着保持できる。ダイピッカ１１４が１８０度回転して、半導体チップ１０がフェイスダウン状態となれば、移送ヘッド１１６は、その下端で、当該半導体チップ１０を吸着保持する。その後、移送ヘッド１１６は、水平および上下方向に移動して、チップ搬送部１０４へと移動する。
【００２４】
チップ搬送部１０４は、鉛直な回転軸Ｒａを中心として回転する回転台１１８を有している。移送ヘッド１１６は、回転台１１８の所定位置に、半導体チップ１０を載置する。半導体チップ１０が載置された回転台１１８が回転軸Ｒａを中心として回転することで、当該半導体チップ１０が、チップ供給部１０２と反対側に位置するボンディング部１０６に搬送される。
【００２５】
ボンディング部１０６は、基板３０を支持するステージ１２０や半導体チップ１０を保持して基板３０に取り付ける実装ヘッド１２２等を備えている。ステージ１２０は、水平方向に移動可能であり、載置されている基板３０と実装ヘッド１２２との相対位置関係を調整する。また、このステージ１２０には、ヒータが内蔵されてもよい。
【００２６】
実装ヘッド１２２は、その下端に半導体チップ１０を保持でき、また、鉛直な回転軸Ｒｂ回りの回転と、昇降と、が可能となっている。この実装ヘッド１２２は、半導体チップ１０をステージ１２０に載置された基板３０または他の半導体チップ１０の上に圧着する。具体的には、保持している半導体チップ１０を基板３０等に押し付けるように、実装ヘッド１２２が、下降することで、半導体チップ１０の仮圧着または本圧着が行われる。この実装ヘッド１２２には、温度可変のヒータが内蔵されており、実装ヘッド１２２は、仮圧着実行時には、後述する第一温度Ｔ１に、本圧着実行時には、第一温度Ｔ１よりも高い第二温度Ｔ２に加熱される。また、実装ヘッド１２２は、仮圧着実行時には、第一荷重Ｆ１を、本圧着実行時には、第二荷重Ｆ２を、半導体チップ１０に付加する。
【００２７】
実装ヘッド１２２の近傍には、カメラ（図示せず）が設けられている。基板３０および半導体チップ１０には、それぞれ、位置決めの基準となるアライメントマークが付されている。カメラは、このアライメントマークが映るように、基板３０および半導体チップ１０を撮像する。制御部１３０は、この撮像により得られた画像データに基づいて、基板３０および半導体チップ１０の相対位置関係を把握し、必要に応じて、実装ヘッド１２２の軸Ｒｂ回りの回転角度およびステージ１２０の水平位置を調整する。
【００２８】
制御部１３０は、各部の駆動を制御するもので、例えば、各種演算を行うＣＰＵと、各種データやプログラムを記憶する記憶部１３８と、を備えている。制御部１３０は、記憶部１３８からプログラムを読み込むことにより、仮圧着部１３２、本圧着部１３４、離間距離特定部１３６として機能する。仮圧着部１３２は、ボンディング部１０６を駆動して、１以上半導体チップを順次、仮圧着しながら積層して、仮圧着状態のチップスタックを形成する。本圧着部１３４は、ボンディング部１０６を駆動して、形成された仮圧着状態のチップスタックの上面を加熱加圧することで、各チップスタックを構成する１以上の半導体チップを一括で本圧着する。離間距離特定部１３６は、仮圧着に先だって、離間距離を特定する。離間距離は、後に詳説するが、半導体チップ１０を良好に積層するために必要な、仮圧着状態のチップスタックの離間距離である。
【００２９】
なお、ここで説明した実装装置１００の構成は、一例であり、適宜、変更されてもよい。例えば、本実施形態では、一つの実装ヘッド１２２で、仮圧着および本圧着の双方を行っているが、仮圧着用の実装ヘッドと、本圧着用の実装ヘッドとを、設けてもよい。また、本実施形態では、ステージ１２０が水平移動する構成としているが、ステージ１２０に替えて、または、加えて、実装ヘッド１２２が水平移動する構成としてもよい。また、チップ供給部１０２や、チップ搬送部１０４等の構成も、適宜、変更されてもよい。
【００３０】
次に、この実装装置１００による半導体チップ１０の実装（半導体装置の製造）について説明する。本実施形態では、基板３０として半導体ウェハを使用し、この半導体ウェハ（基板３０）の上に、複数の半導体チップ１０を積層実装する。したがって、本実施形態の実装プロセスは、半導体ウェハの回路形成面に半導体チップ１０を積層実装する「チップオンウェハプロセス」である。図２は、本実施形態で使用する基板３０（半導体ウェハ）の概略イメージ図である。半導体ウェハである基板３０は、主にシリコンからなり、樹脂からなる一般的な回路基板に比して、高い熱伝導率を有している。図２に示すように、基板３０には、格子状に並ぶ複数の配置領域３４が設定されている。各配置領域３４には、複数の半導体チップ１０が積層実装される。配置領域３４は、所定の配置ピッチＰで配設されている。この配置ピッチＰの値は、実装対象の半導体チップ１０のサイズ等に応じて適宜、設定される。また、本実施形態では、配置領域３４を略正方形としているが、適宜、他の形状、例えば略長方形でもよい。
【００３１】
次に、半導体チップ１０の構成について簡単に説明する。図３は、実装される半導体チップ１０の概略構成を示す図である。半導体チップ１０の上下面には、電極端子１４，１６が形成されている。また、半導体チップ１０の片面には、電極端子１４に連なってバンプ１８が形成されている。バンプ１８は、導電性金属からなり、所定の溶融温度Ｔｍで溶融する。
【００３２】
また、半導体チップ１０の片面には、バンプ１８を覆うように、非導電性フィルム（以下「ＮＣＦ」という）２０が貼り付けられている。ＮＣＦ２０は、半導体チップ１０と、基板３０または他の半導体チップ１０とを接着する接着剤として機能するもので、非導電性の熱硬化性樹脂、例えば、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、フェノキシ樹脂、ポリエーテルスルホン樹脂等からなる。このＮＣＦ２０の厚みは、バンプ１８の平均高さよりも大きく、バンプ１８は、このＮＣＦ２０によりほぼ完全に覆われている。ＮＣＦ２０は、常温下では、固体のフィルムであるが、所定の軟化開始温度Ｔｓを超えると、徐々に、可逆的に軟化して流動性を発揮し、所定の硬化開始温度Ｔｔを超えると、不可逆的に硬化し始める。
【００３３】
ここで、軟化開始温度Ｔｓは、バンプ１８の溶融温度Ｔｍおよび硬化開始温度Ｔｔよりも低い。仮圧着用の第一温度Ｔ１は、この軟化開始温度Ｔｓより高く、溶融温度Ｔｍおよび硬化開始温度Ｔｔよりも低い。また、本圧着用の第二温度Ｔ２は、溶融温度Ｔｍおよび硬化開始温度Ｔｔよりも高い。すなわち、Ｔｓ＜Ｔ１＜（Ｔｍ，Ｔｔ）＜Ｔ２となっている。
【００３４】
半導体チップ１０を基板３０または下側の半導体チップ１０（以下「被圧着体」と呼ぶ）に仮圧着する際には、実装ヘッド１２２を、第一温度Ｔ１に加熱したうえで半導体チップ１０を加圧する。このとき、半導体チップ１０のＮＣＦ２０は、実装ヘッド１２２からの伝熱により、第一温度Ｔ１近傍まで加熱され、軟化し、流動性を持つ。そして、これにより、ＮＣＦ２０が、半導体チップ１０と被圧着体との隙間に流れ込み、当該隙間を確実に埋めることができる。
【００３５】
半導体チップ１０を、被圧着体に本圧着する際には、実装ヘッド１２２を、第二温度Ｔ２に加熱したうえで、半導体チップ１０を加圧する。このとき、半導体チップ１０のバンプ１８およびＮＣＦ２０は、実装ヘッド１２２からの伝熱により、第二温度Ｔ２近傍まで加熱される。これにより、バンプ１８は、溶融し、対向する被圧着体に溶着できる。また、この加熱により、ＮＣＦ２０が、半導体チップ１０と被圧着体との隙間を埋めた状態で硬化するため、半導体チップ１０と被圧着体とが強固に固定される。
【００３６】
次に、半導体チップ１０を積層実装して製造される半導体装置について説明する。図４は、基板３０に複数の半導体チップ１０を積層実装した半導体装置の構成を示す図である。半導体装置は、複数の配置領域３４それぞれに、目標積層数の半導体チップ１０を積層実装して構成される。本実施形態では、目標積層数を、「４」としており、一つの配置領域３４には、４つの半導体チップ１０が積層実装される。以下では、４つの半導体チップ１０を積層実装したものを「チップスタックＳＴ」と呼ぶ。
【００３７】
チップスタックＳＴは、目標積層分の半導体チップ１０を、順次、仮圧着しながら積層して、仮圧着状態のチップスタックＳＴを形成した後、当該チップスタックＳＴの上面を第二温度Ｔ２で加熱しながら加圧して本圧着することで形成される。そして、かかるチップスタックＳＴを複数形成する手順としては、一つのチップスタックＳＴの仮圧着および本圧着が完了してから次のチップスタックＳＴの仮圧着および本圧着を実行する方式（以下「シリアル方式」と呼ぶ）と、複数のチップスタックＳＴの仮圧着をした後に、複数のチップスタックＳＴの本圧着を実行する方式（以下「パラレル方式」と呼ぶ）と、がある。パラレル方式は、仮圧着を連続して実行した後に本圧着を連続して実行するため、仮圧着と本圧着とを交互に繰り返すシリアル方式に比して、実装ヘッド１２２の温度の切り替え回数等を大幅に低減できる。温度の切り替え回数を低減することで、実装ヘッド１２２の昇降温のための待機時間を低減でき、実装処理全体の処理時間を低減できる。
【００３８】
そのため、本実施形態でも、パラレル方式で、複数のチップスタックＳＴを形成する。ただし、パラレル方式の場合、一つのチップスタックＳＴを本圧着する際に、その近傍に他の仮圧着状態のチップスタックＳＴが存在する場合がある。この場合、本圧着のための熱が、近傍にある他の仮圧着状態のチップスタックＳＴに悪影響を与えることがある。そこで、本実施形態では、仮圧着状態のチップスタックＳＴを、互いに、所定の離間距離Ｄｄ以上、離して形成するようにしている。以下、本実施形態での半導体チップ１０の実装の流れについて説明する。
【００３９】
図５、図６は、半導体チップ１０の実装の流れを示すイメージ図である。図５、図６では、三つの配置領域３４を図示しているが、説明の都合上、これらは、左側から順に、領域Ａ、領域Ｂ、領域Ｃと呼ぶ。また、図５、図６の例では、離間距離Ｄｄは、配置領域３４の配置ピッチＰとほぼ同じであるとする。さらに、以下で説明する実装の手順は、常圧下で行ってもよいし、気泡の噛みこみ等を防ぐために真空中で実施してもよい。
【００４０】
本実施形態では、複数のチップスタックＳＴを実装するために、２以上の仮圧着状態のチップスタックＳＴを形成する仮圧着工程と、２以上のチップスタックＳＴを順番に本圧着する本圧着工程と、を繰り返す。
【００４１】
具体的に説明すると、まず、最初に、図５（ａ）に示すように、実装ヘッド１２２を用いて、半導体チップ１０を基板３０上の領域Ａに配置する。このとき、半導体チップ１０のバンプ１８が、基板３０上の電極端子３２と向かい合うように、基板３０を半導体チップ１０に対して位置決めする。また、このとき、実装ヘッド１２２は、仮圧着用の温度である第一温度Ｔ１に加熱されている。次に、図５（ｂ）に示すように、実装ヘッド１２２で、半導体チップ１０を、規定の第一荷重Ｆ１で加圧し、半導体チップ１０を基板３０に仮圧着する。このとき、実装ヘッド１２２からの伝熱により、ＮＣＦ２０は、軟化開始温度Ｔｓ以上に加熱され、適度な流動性を発揮する。これにより、ＮＣＦ２０は、半導体チップ１０と基板３０との間隙を隙間なく埋める。なお、第一荷重Ｆ１は、バンプ１８が、軟化したＮＣＦ２０を押しのけて、基板３０の電極端子３２に接触でき、かつ、バンプ１８が大きく変形しない程度の大きさであれば、特に、限定されない。
【００４２】
１層目の半導体チップ１０が仮圧着できれば、続いて、この仮圧着された１層目の半導体チップ１０の上に、さらに、２層目の半導体チップ１０を仮圧着する。２層目の半導体チップ１０を仮圧着する際は、１層目の場合と同様に、実装ヘッド１２２を用いて、２層目の半導体チップ１０のバンプ１８が、１層目の半導体チップ１０の電極端子１６と向かい合うように、２層目の半導体チップ１０を１層目の半導体チップ１０の上に配置する。そして、その状態で、２層目の半導体チップ１０を第一温度Ｔ１で加熱しつつ第一荷重Ｆ１で加圧して、１層目の半導体チップ１０に仮圧着する。
【００４３】
以降、同様に、２層目の半導体チップ１０の上に、３層目の半導体チップ１０を、３層目の半導体チップ１０の上に４層目の半導体チップ１０を、仮圧着していく。図５（ｃ）は、領域Ａにおいて、４層の半導体チップ１０を仮圧着しながら積層した様子を示している。この４つの半導体チップ１０を積層した積層体が、仮圧着状態のチップスタックＳＴとなる。
【００４４】
領域Ａにおいて、仮圧着状態のチップスタックＳＴが形成できれば、同様の手順で、他の配置領域３４にも、仮圧着状態のチップスタックＳＴを形成する。ただし、仮圧着状態のチップスタックＳＴの間隔を離間距離Ｄｄ以上とするために、この段階では、仮圧着状態のチップスタックＳＴを、領域Ｂには形成せず、領域Ｃに形成する。図６（ｃ）は、２以上の配置領域３４（領域Ａ，領域Ｃ）に、仮圧着状態のチップスタックＳＴが形成された様子を示している。この段階で、１回目の圧着工程が終了となる。
【００４５】
圧着工程が終了すれば、続いて、形成された仮圧着状態のチップスタックＳＴを順番に、本圧着する。具体的には、図６（ｂ）に示すように、まず、実装ヘッド１２２を、本圧着用の温度である第二温度Ｔ２まで加熱する。そして、図６（ｂ）に示すように、仮圧着状態のチップスタックＳＴを、第二温度Ｔ２に加熱された実装ヘッド１２２を用いて、第二荷重Ｆ２で加圧し、四つの半導体チップ１０を一括で本圧着する。なお、第二荷重Ｆ２は、バンプ１８の押し込み量を適切に保てるのであれば、特に限定されない。
【００４６】
第二温度Ｔ２に加熱された実装ヘッド１２２で押圧されることにより、チップスタックＳＴを構成する四つの半導体チップ１０も加熱されることになる。ただし、加熱温度は、実装ヘッド１２２から離れるほど低下していく。具体的には、最上層（４層目）の半導体チップ１０は、第二温度Ｔ２とほぼ同じ温度に加熱されるが、最下層（１層目）の半導体チップ１０は、第二温度Ｔ２からΔＴだけ低下した下層温度Ｔａ＝Ｔ２−ΔＴで加熱されることになる。第二温度Ｔ２は、この下層温度Ｔａが、溶融温度Ｔｍおよび硬化開始温度Ｔｔより大きい目標温度になるように、設定されている。つまり、本圧着の際、チップスタックＳＴを構成する４つの半導体チップ１０は、全て、溶融温度Ｔｍおよび硬化開始温度Ｔｔよりも高い温度に加熱される。
【００４７】
各半導体チップ１０が硬化開始温度Ｔｔを超えて加熱されることで、半導体チップ１０のＮＣＦ２０は、徐々に硬化していく。そして、ＮＣＦ２０が硬化することで、半導体チップ１０と被圧着体（基板３０または下側の半導体チップ１０）とが機械的に強固に固着される。また、溶融温度Ｔｍを超えて加熱されることで、バンプ１８が、溶融し、対向する電極端子３２，１６に密着できる。そして、これにより、四つの半導体チップ１０および基板３０が、互いに電気的に接合された実装状態となる。そして、このチップスタックＳＴを構成する四つの半導体チップ１０を一括で本圧着する工程が、本圧着工程となる。
【００４８】
なお、下層まで伝達された熱は、熱伝導率の高い基板３０（半導体ウェハ）を介して、その周辺にも伝達される。この基板３０を介して伝達される熱に起因して、周辺の他のチップスタックＳＴが悪影響を受けることがある。こうした熱に起因する悪影響を避けるために、本実施形態では、仮圧着状態のチップスタックＳＴを、離間距離Ｄｄ以上離しているが、これについては、後に詳説する。
【００４９】
一つのチップスタックＳＴを本圧着できれば、続いて、他のチップスタックＳＴも、本圧着する。すなわち、領域Ｃ等、２以上の配置領域３４全てにおいて、順番に本圧着を実行する。そして、形成された仮圧着状態のチップスタックＳＴ全てを本圧着すれば、続いて、２回目の仮圧着工程を実施する。すなわち、１回目の仮圧着工程においてチップスタックＳＴを形成しなかった配置領域、図６の例では、領域Ｂ等に、仮圧着状態のチップスタックＳＴを形成する。図６（ｃ）は、２回目の仮圧着工程の様子を示す図である。１回目の仮圧着工程と同様に、２以上の配置領域に、仮圧着状態のチップスタックＳＴが形成できれば、次に、それらのチップスタックＳＴを順番に本圧着する２回目の本圧着工程を実施する。以降、所望の配置領域全てに、チップスタックＳＴを実装できるまで、仮圧着工程と本圧着工程を繰り返せば、実装処理は、完了となる。
【００５０】
以上の説明で明らかな通り、本実施形態では、２以上の配置領域３４において、連続して仮圧着を行った後、連続して本圧着を行うパラレル方式である。そのため、各配置領域３４ごとに仮圧着と本圧着とを繰り返し実行するシリアル方式に比して、実装ヘッド１２２の温度の切り替え回数を低減できる。そのため、昇温や降温のための待機時間を低減でき、実装処理全体の時間を大幅に低減できる。
【００５１】
ところで、説明から明らかなとおり、本実施形態では、仮圧着状態のチップスタックＳＴは、互いに、所定の離間距離Ｄｄ以上離して形成している。かかる構成とする理由について図７を参照して説明する。図７において、上段は、半導体チップ１０の実装過程を示すイメージ図であり、下段は、基板３０の表面温度を示すグラフである。
【００５２】
図７に示すように、また、既に説明したように、領域Ａに積層されたチップスタックＳＴの上面を、第二温度Ｔ２で加熱された実装ヘッド１２２で加熱しながら加圧するとき、下層の半導体チップ１０は、ＮＣＦ２０の硬化開始温度Ｔｔ、バンプ１８の溶融温度Ｔｍよりも十分に高い温度Ｔａまで加熱される。このとき、下層の半導体チップ１０に隣接する領域Ａにおける基板３０の温度も、硬化開始温度Ｔｔおよび溶融温度Ｔｍよりも高くなっている。また、半導体ウェハである基板３０は、比較的、熱伝導率が高いため、下層の半導体チップ１０から受けた熱が、さらに、その周辺に伝達される。結果として、領域Ａだけでなくて、隣接する領域Ｂにおいても、表面温度が、硬化開始温度Ｔｔおよび溶融温度Ｔｍを超えることがある。
【００５３】
この場合において、領域Ｂに仮圧着状態のチップスタックＳＴが存在すると、当該チップスタックＳＴのＮＣＦ２０が本圧着前に硬化開始したり、バンプ１８が溶融開始したりする。本圧着に先だって、ＮＣＦ２０の硬化やバンプ１８の溶融が生じると、半導体チップ１０と基板との接合不良を招く。また、ＮＣＦ２０の硬化やバンプ１８の溶融が生じない場合であっても、長時間、高温に曝されることになり、望ましくない熱的変化が生じる恐れがある。
【００５４】
そこで、本実施形態では、予め、本圧着中のチップスタックＳＴから、当該本圧着のための熱により昇温した基板３０の温度が規定の許容温度Ｔｄ以下となる箇所までの距離である離間距離Ｄｄを特定しておく。そして、仮圧着状態のチップスタックＳＴ全てが、互いに、離間距離Ｄｄ以上、離れるように、チップスタックＳＴの形成箇所を決定する。
【００５５】
許容温度Ｔｄは、ＮＣＦ２０が不可逆的に硬化開始する硬化開始温度Ｔｔ以下かつバンプ１８が溶融開始する溶融温度Ｔｍ以下であれば特に限定されない。離間距離Ｄｄは、本圧着中のチップスタックＳＴから、表面温度が許容温度Ｔｄとなる箇所までの距離であるが、この離間距離Ｄｄの特定方式も特に限定されない。例えば、離間距離Ｄｄの入力をユーザに促し、ユーザが入力した値を離間距離Ｄｄとして特定するようにしてもよい。この場合、ユーザは、予め、実験やシミュレーション等で、離間距離Ｄｄを求めておく。
【００５６】
また、別の形態として、実装装置１００の制御部が、実装条件に基いて離間距離Ｄｄを特定するようにしてもよい。例えば、制御部は、本圧着されているチップスタックＳＴの下層の半導体チップ１０の温度である下層温度Ｔａに基づいて、離間距離Ｄｄを特定してもよい。ここで、下層温度Ｔａは、センサ等で検知されない未知の値である。しかし、本圧着時の実装ヘッド１２２の温度である第二温度Ｔ２は、下層温度Ｔａが、溶融温度Ｔｍおよび硬化開始温度Ｔｔ以上である目標温度になるような温度に設定されている。この目標温度は、予め既知であるため、この目標温度を下層温度Ｔａとみなすことができる。
【００５７】
制御部は、下層温度Ｔａと、離間距離Ｄｄと、の相関を示す離間距離マップを記憶しておく。図８は、離間距離マップの一例を示す図である。離間距離Ｄｄは、下層温度Ｔａが、許容温度Ｔｄ以下では、０であるが、下層温度Ｔａが、許容温度Ｔｄを超えて上昇するに伴い離間距離Ｄｄも上昇していく。制御部は、本圧着時の実際に使用する第二温度Ｔ２を、この離間距離マップに照らし合わせて、離間距離Ｄｄを特定する。
【００５８】
また、離間距離Ｄｄは、基板３０の伝熱特性によっても異なる。下層温度Ｔａが同じであっても、基板３０の伝熱特性が高いほど、離間距離Ｄｄは長くなると考えられる。そこで、基板３０の伝熱特性に応じて、複数種類の離間距離マップを用意しておいてもよい。図８において、実線は、伝熱特性が低い場合の、一点鎖線は、伝熱特性が高い場合の、破線は、伝熱特性が中程度の場合の離間距離Ｄｄを示している。
【００５９】
基板３０の伝熱特性は、基板３０の形状（厚み）や、材質等の特徴の違いによって異なってくる。そこで、制御部は、基板３０の特徴と、伝熱特性との相関を示す伝熱特性データを予め記憶しておき、この伝熱特性データに基づいて、基板３０の伝熱特性を特定してもよい。図９は、伝熱特性データの一例を示す図である。制御部は、実際に使用する基板３０の厚みおよび材質を、伝熱特性データに照らし合わせて、当該基板３０の伝熱特性を特定する。
【００６０】
また、離間距離Ｄｄは、さらに、本圧着の継続時間や、周辺の雰囲気温度によっても異なる。したがって、離間距離Ｄｄを特定する際には、上述した下層温度Ｔａおよび伝熱特性に加え、さらに、本圧着の継続時間、雰囲気温度等も考慮するようにしてもよい。例えば、下層温度Ｔａおよび伝熱特性が同じであっても、本圧着の継続時間が長いほど、また、雰囲気温度が高いほど、離間距離Ｄｄが長くなるようにしてもよい。
【００６１】
さらに、これまで説明した離間距離Ｄｄの特定方法は、一例であり、適宜、変更されてもよい。例えば、上述の形態では、予め設定された目標温度を下層温度Ｔａとして取り扱っている。しかし、本圧着の際の実装ヘッド１２２の温度である第二温度Ｔ２およびチップスタックＳＴのチップ積層数または高さに基づいて、下層温度Ｔａを推定するようにしてもよい。
【００６２】
次に、仮圧着状態のチップスタックＳＴの形成位置の特定方法について説明する。繰り返し説明したように、本実施形態では、仮圧着状態のチップスタックＳＴが、互いに、離間距離Ｄｄ以上、離れるようにする。この条件を満たすために、本実施形態では、仮圧着状態のチップスタックＳＴを、配置領域３４を数個ずつ開けながら配置している。具体的には、配置領域３４の配置ピッチをＰとした場合、制御部は、｛（Ｎ−１）×Ｐ｝≦Ｄｄ＜Ｎ×Ｐを満たす整数Ｎを特定する。そして、仮圧着工程では、仮圧着状態のチップスタックＳＴを、配置領域Ｎ個置きに形成する。
【００６３】
これについて、図１０を参照して説明する。図１０は、４×４＝１６個の配置領域３４が設定された基板３０に、複数のチップスタックＳＴを形成する様子を示している。図１０において、白抜きの矩形は、仮圧着状態のチップスタックＳＴを、ハッチングが施された矩形は、本圧着後のチップスタックＳＴを示している。また、説明の都合上、複数の配置領域３４は、左下から順に領域Ａ，領域Ｂ，・・・，領域Ｐと呼ぶ。
【００６４】
この例において、配置領域３４の配置ピッチがＰであり、離間距離Ｄｄが、０．３×Ｐであったとする。この場合、Ｄｄ＝０．３×Ｐは、０より大きく、Ｐより小さいため、｛（Ｎ−１）×Ｐ｝≦Ｄｄ＜Ｎ×Ｐを満たす整数Ｎは「１」となる。したがって、この場合、仮圧着状態のチップスタックＳＴは、配置領域、１個置きに配置する。
【００６５】
すなわち、図１０の左上に示すように、１回目の仮圧着工程において、領域Ａに、仮圧着状態のチップスタックＳＴを形成する場合は、当該領域Ａからみて、縦方向および横方向に配置領域３４を一つ飛ばした領域Ｃ，Ｉ、および、領域Ｃ，Ｉから一つ離れた領域Ｋにも、仮圧着状態のチップスタックＳＴを形成する。そして、領域Ａ，Ｃ，Ｋ，Ｉに仮圧着状態のチップスタックＳＴが形成できれば、続いて、これらの四つのチップスタックＳＴを順番に本圧着する。本圧着したとしても、基板３０が高温となる領域（離間距離Ｄｄ未満の領域）には、他の仮圧着状態のチップスタックＳＴが存在していないため、意に反したＮＣＦ２０の硬化やバンプ１８の溶融等、望ましくない熱的変化を防止できる。
【００６６】
２回目の仮圧着工程では、開いている配置領域３４に、仮圧着状態のチップスタックＳＴを形成する。例えば、１回目の仮圧着工程において、領域Ｂに、仮圧着状態のチップスタックＳＴを形成する場合は、当該領域Ｂからみて、縦方向および横方向に配置領域３４を一つ飛ばした領域Ｄ，Ｊ、および、領域Ｄ，Ｊから一つ離れた領域Ｌにも、仮圧着状態のチップスタックＳＴを形成する。そして、領域Ｂ，Ｄ，Ｌ，Ｊに仮圧着状態のチップスタックＳＴが形成できれば、続いて、これらの四つのチップスタックＳＴを順番に本圧着する。すなわち、２回目の本圧着工程を実行する。このとき、本圧着されるチップスタックＳＴ、例えば、領域ＢのチップスタックＳＴの近傍である領域Ａ，Ｃには、他のチップスタックＳＴが存在している。しかし、この領域Ａ，ＣのチップスタックＳＴは、既に、本圧着されているため、領域Ａ，ＣのチップスタックＳＴに高温が伝達されたとしても、問題は生じない。つまり、この場合でも、意に反したＮＣＦ２０の硬化やバンプ１８の溶融等、望ましくない熱的変化を防止できる。２回目の圧着工程が完了すれば、その後も同様に、仮圧着工程と本圧着工程とを繰り返し、開いている領域に、領域一つ飛ばし間隔で、チップスタックＳＴを形成する。
【００６７】
以上のように、本実施形態では、｛（Ｎ−１）×Ｐ｝≦Ｄｄ＜Ｎ×Ｐを満たす整数Ｎを特定し、この整数Ｎに基づいて、仮圧着状態のチップスタックＳＴの形成位置を特定している。なお、こうした形成位置の特定は、仮圧着工程の実行最中に、随時、行ってもよい。また、別の形態として、仮圧着状態のチップスタックＳＴの形成位置は、１回目の仮圧着工程に先だって、特定されていてもよい。すなわち、１回目の仮圧着工程に先だって、各仮圧着工程ごとのチップスタックＳＴの形成位置を示すマップを、離間距離Ｄｄに基づいて形成しておき、実際の仮圧着工程では、このマップに従い、仮圧着状態のチップスタックＳＴを形成してもよい。
【００６８】
ところで、これまでの説明では、一つの実装ヘッド１２２で、仮圧着および本圧着の双方を実行する例を説明した。しかし、実装ヘッド１２２は、一つである必要はなく、仮圧着用の実装ヘッドと、本圧着用の実装ヘッドの双方を設けてもよい。この場合、仮圧着専用の実装ヘッドは、常に、第一温度Ｔ１に、本圧着専用の実装ヘッドは、常に第二温度Ｔ２に加熱しておけばよい。かかる構成とすることで、実装ヘッドの温度の切り替えが不要となるため、実装ヘッドの昇降温に要する時間を無くすことができ、実装時間をより短縮できる。
【００６９】
また、このとき、本圧着用の実装ヘッドは、２以上のチップスタックＳＴを同時に加熱・加圧（本圧着）できるサイズとしてもよい。例えば、図１１の上段に示すように、本圧着用の実装ヘッド１２２ａを、４つのチップスタックＳＴを同時に本圧着できるサイズとしてもよい。この場合、同時に本圧着されるチップスタックＳＴは、離間距離Ｄｄだけ離れている必要はなく、同時に本圧着されない仮圧着状態のチップスタックＳＴが、離間距離Ｄｄ以上離れていればよい。
【００７０】
例えば、図１１の例では、１回目の仮圧着工程では、領域Ａ〜Ｄと、そこから１列（離間距離Ｄｄ以上）離間した、領域Ｌ〜Ｉに仮圧着状態のチップスタックＳＴを形成すればよい。そして、１回目の本圧着工程では、領域Ａ〜ＤのチップスタックＳＴを同時に本圧着した後、領域Ｌ〜ＩのチップスタックＳＴを同時に本圧着する。そして、２回目の仮圧着工程では、領域Ｅ〜Ｈと、領域Ｍ〜Ｐに仮圧着状態のチップスタックＳＴを形成する。２回目の本圧着工程では、領域Ｅ〜ＨのチップスタックＳＴを同時に、また、領域Ｍ〜ＰのチップスタックＳＴを同時に、本圧着する。
【００７１】
このように、２以上のチップスタックＳＴを同時に本圧着することで、各工程の実行回数を低減でき、実装処理全体の時間をより短縮できる。また、この場合でも、同時に本圧着されない仮圧着状態のチップスタックは、離間距離Ｄｄ以上、離しているため、意に反したＮＣＦ２０の硬化やバンプ１８の溶融を効果的に防止できる。
【００７２】
また、これまでの説明では、各チップスタックＳＴを４層として説明したが、チップスタックＳＴの積層数は、１以上であれば、特に限定されない。また、これまでの説明では、基板３０として、半導体ウェハを用いているが、他の基板を用いてもよい。ただし、本実施形態の技術は、比較的、熱伝導性の高い材料からなる基板を用いる場合に特に適している。
【符号の説明】
【００７３】
１０  半導体チップ、１４，１６，３２  電極端子、１８  バンプ、３０  基板、３４  配置領域、１００  実装装置、１０２  チップ供給部、１０４  チップ搬送部、１０６  ボンディング部、１１０  突上部、１１４  ダイピッカ、１１６  移送ヘッド、１１８  回転台、１２０  ステージ、１２２  実装ヘッド。
【図１】
2018060824.tif 000003
【図２】
2018060824.tif 000004
【図３】
2018060824.tif 000005
【図４】
2018060824.tif 000006
【図５】
2018060824.tif 000007
【図６】
2018060824.tif 000008
【図７】
2018060824.tif 000009
【図８】
2018060824.tif 000010
【図９】
2018060824.tif 000011
【図１０】
2018060824.tif 000012
【図１１】
2018060824.tif 000013
【手続補正書】
【提出日】平成30年1月22日(2018.1.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上の複数箇所に、１以上の半導体チップを積層して実装する半導体装置の製造方法であって、
前記基板上の２以上の箇所それぞれにおいて、１以上の半導体チップを順次、仮圧着しながら積層して仮圧着状態のチップスタックを形成する仮圧着工程と、
形成された前記仮圧着状態のチップスタック全ての上面を、順番に、加熱加圧することで、各チップスタックを構成する１以上の半導体チップを一括で本圧着する本圧着工程と、
を備え、前記チップスタックが所望の個数に達するまで、前記仮圧着工程および本圧着工程を２回以上くり返し、さらに、
前記仮圧着工程に先だって、本圧着中のチップスタックから、当該本圧着のための加熱により昇温した前記基板の温度が規定の許容温度以下となる箇所までの距離である離間距離を特定する特定工程を備え、
前記仮圧着工程では、前記仮圧着状態のチップスタックを、互いに、前記離間距離以上、離して形成し、
前記本圧着工程では、前記離間距離以上離して形成された前記仮圧着状態のチップスタックを本圧着する、
ことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記特定工程は、前記半導体チップの実装条件に基づいて、前記離間距離を特定する、ことを特徴とする半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法であって、
前記本圧着する際の前記チップスタックの最下層の温度である下層温度を含み、
前記特定工程では、前記下層温度が高いほど、前記離間距離が長くなるように前記離間距離を特定する、
ことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１から３のいずれか１項に記載の半導体装置の製造方法であって、
前記半導体チップの積層方向片側端面には、当該半導体チップと、前記積層方向片側に隣接実装される基板または半導体チップと、を固着するための熱硬化性樹脂が設けられており、
前記許容温度は、前記熱硬化性樹脂が不可逆的に硬化開始する硬化開始温度より低い、
ことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１から４のいずれか１項に記載の半導体装置の製造方法であって、さらに、
前記特定された離間距離に基づいて、複数のチップスタックの形成位置を示すマップを形成するマップ形成工程を備え、
前記仮圧着工程では、前記マップに従い、前記複数の前記仮圧着状態のチップスタックを形成する、
ことを特徴とする半導体装置の製造方法。
【請求項６】
請求項１から５のいずれか１項に記載の半導体装置の製造方法であって、さらに、
前記基板には、前記チップスタックが配置される複数の配置領域が規定のピッチＰで格子状に並んで設定されており、
前記特定工程は、前記離間距離を特定した後、さらに、前記離間距離をＤｄとしたときに、｛（Ｎ−１）×Ｐ｝≦Ｄｄ＜Ｎ×Ｐを満たす整数Ｎを特定し、
前記仮圧着工程では、前記仮圧着状態のチップスタックを、前記配置領域Ｎ個置きに形成する、
ことを特徴とする半導体装置の製造方法。
【請求項７】
請求項１から６のいずれか１項に記載の半導体装置の製造方法であって、
前記基板は、半導体ウェハである、ことを特徴とする半導体装置の製造方法。
【請求項８】
基板上の２以上の箇所それぞれにおいて、１以上の半導体チップを順次、仮圧着しながら積層して仮圧着状態のチップスタックを形成する仮圧着工程と、
２以上の仮圧着状態のチップスタックの上面を同時に加熱加圧して同時に本圧着する処理を、２回以上繰り返して、前記仮圧着工程で形成された仮圧着状態のチップスタック全てを本圧着状態に変化させる本圧着工程と、
を備え、前記チップスタックが所望の個数に達するまで、前記仮圧着工程および本圧着工程を２回以上くり返し、さらに、
前記仮圧着工程に先だって、本圧着中のチップスタックから、当該本圧着のための加熱により昇温した前記基板の温度が規定の許容温度以下となる箇所までの距離である離間距離を特定する特定工程を備え、
前記仮圧着工程では、同時に本圧着されない仮圧着状態のチップスタックを、互いに、前記離間距離以上、離して形成する、
ことを特徴とする半導体装置の製造方法。
【請求項９】
基板上の複数箇所に、１以上の半導体チップを積層して実装する実装装置であって、
前記基板上の２以上の箇所それぞれにおいて、１以上の半導体チップを順次、仮圧着しながら積層して仮圧着状態のチップスタックを形成する仮圧着手段と、
形成された前記仮圧着状態のチップスタック全ての上面を、順番に、加熱加圧することで、各チップスタックを構成する１以上の半導体チップを一括で本圧着する本圧着手段と、
前記仮圧着に先だって、本圧着中のチップスタックから、当該本圧着のための加熱により昇温した前記基板の温度が規定の許容温度以下となる箇所までの距離である離間距離を特定する離間距離特定手段と、
を備え、
前記仮圧着手段は、前記仮圧着状態のチップスタックを、互いに、特定した前記離間距離以上、離して形成し、
前記本圧着手段は、前記離間距離以上離して形成された前記仮圧着状態のチップスタックを本圧着する、
ことを特徴とする実装装置。
【請求項１０】
基板上の複数箇所に、１以上の半導体チップを積層して実装する実装装置であって、
前記基板上の２以上の箇所それぞれにおいて、１以上の半導体チップを順次、仮圧着しながら積層して仮圧着状態のチップスタックを形成するとともに、形成された前記仮圧着状態のチップスタック全ての上面を、順番に、加熱加圧することで、各チップスタックを構成する１以上の半導体チップを一括で本圧着するボンディング部と、
前記仮圧着に先だって、本圧着中のチップスタックから、当該本圧着のための加熱により昇温した前記基板の温度が規定の許容温度以下となる箇所までの距離である離間距離を特定する離間距離特定手段と、
前記仮圧着状態のチップスタックを、互いに、前記離間距離以上、離して形成した後、形成された前記仮圧着状態のチップスタックを本圧着するように前記ボンディング部を制御する制御部と、
を備える、ことを特徴とする実装装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
他の本発明である半導体装置の製造方法は、基板上の２以上の箇所それぞれにおいて、１以上の半導体チップを順次、仮圧着しながら積層して仮圧着状態のチップスタックを形成する仮圧着工程と、２以上の仮圧着状態のチップスタックの上面を同時に加熱加圧して同時に本圧着する処理を、２回以上繰り返して、前記仮圧着工程で形成された仮圧着状態のチップスタック全てを本圧着状態に変化させる本圧着工程と、を備え、前記チップスタックが所望の個数に達するまで、前記仮圧着工程および本圧着工程を２回以上くり返し、さらに、前記仮圧着工程に先だって、本圧着中のチップスタックから、当該本圧着のための加熱により昇温した前記基板の温度が規定の許容温度以下となる箇所までの距離である離間距離を特定する特定工程を備え、前記仮圧着工程では、同時に本圧着されない仮圧着状態のチップスタックを、互いに、前記離間距離以上、離して形成する、ことを特徴とする。