(57)【要約】【課題】特性の高い半導体デバイスの酸化物半導体膜を形成するのに好適な酸化物焼結体の製造方法を提供する。【解決手段】酸化物焼結体の製造方法は、少なくともインジウムおよびタングステンを含む酸化物焼結体の製造方法であって、Ｉｎ6ＷＯ12相を結晶相として含む粉末を用いる。【選択図】なし【特許請求の範囲】
【請求項１】
少なくともインジウムおよびタングステンを含む酸化物焼結体の製造方法であって、
Ｉｎ6ＷＯ12相を結晶相として含む粉末を用いる酸化物焼結体の製造方法。
【請求項２】
前記Ｉｎ6ＷＯ12相を結晶相として含む粉末は、酸化インジウム粉末および酸化タングステン粉末を混合して仮焼することにより得られる請求項１に記載の酸化物焼結体の製造方法。
【請求項３】
前記仮焼する際の温度は、８００℃以上１２００℃未満である請求項２に記載の酸化物焼結体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物焼結体の製造方法に関する。
【背景技術】
【０００２】
液晶表示装置、薄膜ＥＬ（エレクトロルミネッセンス）表示装置、有機ＥＬ表示装置などにおいて、半導体デバイスであるＴＦＴ（薄膜トランジスタ）のチャネル層として機能する半導体膜として、従来では主として非晶質シリコン膜が使用されてきた。
【０００３】
しかし、近年では、そのような半導体膜として、Ｉｎ−Ｇａ−Ｚｎ系複合酸化物（以下、ＩＧＺＯともいう）を主成分とする酸化物半導体膜が、非晶質シリコン膜に比べてキャリアの移動度が大きいという利点から注目されている。
【０００４】
たとえば、特開２００８−１９９００５号公報（特許文献１）は、かかるＩＧＺＯを主成分とする酸化物半導体膜が、ターゲットを使用するスパッタ法によって形成されることを開示する。
【０００５】
また、特開２００４−０９１２６５号公報（特許文献２）は、酸化物半導体膜をスパッタ法などにより形成する際に好適に用いられる材料として、主としてインジウムからなりタングステンを含む酸化物焼結体を開示する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１９９００５号公報
【特許文献２】特開２００４−０９１２６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特開２００８−１９９００５号公報（特許文献１）に開示するＩＧＺＯを主成分とする酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴ（薄膜トランジスタ）には、市場価格が高い金属ガリウムを原料とする酸化ガリウムを原料として用いているため、製造コストが高いという問題点があった。
【０００８】
また、特開２００４−０９１２６５号公報（特許文献２）に開示する主としてインジウムからなりタングステンを含む酸化物焼結体を用いて作製した酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴには、ＯＦＦ電流が１×１０-11Ａ程度と高く、駆動電圧を７０Ｖ程度に高くしないとＯＦＦ電流に対するＯＮ電流の比を十分に大きくすることができないという問題点があった。
【０００９】
本発明は、上記問題点を解決し、特性の高い半導体デバイスの酸化物半導体膜を形成するのに好適な酸化物焼結体の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、ある局面に従えば、少なくともインジウムおよびタングステンを含む酸化物焼結体の製造方法であって、Ｉｎ6ＷＯ12相を結晶相として含む粉末を用いる酸化物焼結体の製造方法である。
【発明の効果】
【００１１】
本発明は、特性の高い半導体デバイスの酸化物半導体膜を形成するのに好適な酸化物焼結体の製造方法を提供できる。
【図面の簡単な説明】
【００１２】
【図１】本発明にかかる半導体デバイスの一例を示す概略図である。ここで、（Ａ）は概略平面図を、（Ｂ）はＩＢ−ＩＢにおける概略断面図を示す。
【図２】本発明にかかる半導体デバイスの製造方法の一例を示す概略断面図である。
【発明を実施するための形態】
【００１３】
＜本願発明の実施形態の説明＞
本発明のある実施形態である酸化物焼結体は、少なくともインジウムおよびタングステンを含む酸化物焼結体であって、結晶相として少なくともＩｎ6ＷＯ12型相を含む。本実施形態の酸化物焼結体は、結晶相として少なくともＩｎ6ＷＯ12型相を含むため、かかる酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴ（薄膜トランジスタ）について、そのＯＦＦ電流を低下させるとともに、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くすることができる。また、酸化物焼結体の熱伝導率を高くすることができる。
【００１４】
本実施形態の酸化物焼結体においては、結晶相としてさらにビックスバイト型相を含むことができる。これにより、かかる酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴについて、そのＯＦＦ電流を低下させるとともに、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くすることができる。また、酸化物焼結体の熱伝導率を高くすることができる。
【００１５】
本実施形態の酸化物焼結体が結晶相としてＩｎ6ＷＯ12型相およびビックスバイト型相を含む場合において、酸化物焼結体のある断面におけるその断面の面積に対するＩｎ6ＷＯ12型相およびビックスバイト型相の合計の面積の占有率であるダブル相占有率を、９５％以上１００％以下とすることができる。これにより、かかる酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴについて、そのＯＦＦ電流を低下させ、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くするとともに、その特性の主面内のばらつきを低減することができる。また、酸化物焼結体の熱伝導率を高くすることができる。
【００１６】
本実施形態の酸化物焼結体において、酸化物焼結体のある断面におけるその断面の面積に対するＩｎ6ＷＯ12型相の面積の占有率であるシングル相占有率を、２０％以上１００％以下とすることができる。これにより、かかる酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴについて、そのＯＦＦ電流を低下させ、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くするとともに、その特性の主面内のばらつきを低減することができる。また、酸化物焼結体の熱伝導率を高くすることができる。
【００１７】
本実施形態の酸化物焼結体において、酸化物焼結体に含まれるすべての金属元素およびシリコンに対するタングステンの含有率を、０．５原子％以上２０原子％以下とすることができる。これにより、かかる酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴについて、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くすることができる。また、酸化物半導体膜の成膜速度が高くなる。
【００１８】
本実施形態の酸化物焼結体において、酸化物焼結体に含まれるすべての金属元素およびシリコンに対する、アルミニウム、スズ、チタン、クロム、ガリウム、ハフニウム、ジルコニウム、シリコン、モリブデン、バナジウム、ニオブ、タンタル、およびビスマスからなる群から選ばれる少なくとも１種の元素の含有率を０．１原子以上１０原子％以下とすることができる。これにより、かかる酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴについて、そのＯＦＦ電流を低下させるとともに、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くすることができる。
【００１９】
本発明の別の実施形態である半導体デバイスは、上記実施形態の酸化物焼結体をターゲットとして用いてスパッタ法により形成した酸化物半導体膜を含む半導体デバイスである。本実施形態の半導体デバイスは、上記実施形態の酸化物焼結体をターゲットとして用いてスパッタ法により形成した酸化物半導体膜を含むため、高い特性を有する。
【００２０】
＜本願発明の実施形態の詳細＞
［実施形態１：酸化物焼結体］
本発明のある実施形態である酸化物焼結体は、少なくともインジウムおよびタングステンを含む酸化物焼結体であって、結晶相として少なくともＩｎ6ＷＯ12型相を含む。本実施形態の酸化物焼結体は、結晶相として少なくともＩｎ6ＷＯ12型相を含むため、かかる酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴ（薄膜トランジスタ）について、そのＯＦＦ電流を低下させるとともに、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くすることができる。また、酸化物焼結体の熱伝導率を高くすることができる。
【００２１】
（ＩｎおよびＷの含有）
本実施形態の酸化物焼結体は、それを用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴ（薄膜トランジスタ）について、そのＯＦＦ電流を低下させ、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くするとともに、酸化物焼結体の熱伝導率を高くする観点から、少なくともＩｎ（インジウム）およびＷ（タングステン）を含み、ＩｎおよびＷを主成分とすることが好ましい。ここで、主成分とは、本実施形態の酸化物焼結体に含まれる金属元素およびＳｉ（シリコン）に対してＩｎおよびＷの含有率が８０原子％以上であることをいい、９５原子％以上が好ましい。
【００２２】
（Ｉｎ6ＷＯ12型相）
本実施形態の酸化物焼結体は、それを用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴ（薄膜トランジスタ）について、そのＯＦＦ電流を低下させ、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くするとともに、酸化物焼結体の熱伝導率を高くする観点から、結晶相として少なくともＩｎ6ＷＯ12型相を含む。
【００２３】
Ｉｎ6ＷＯ12型相は、Ｉｎ6ＷＯ12相およびＩｎ6ＷＯ12相の一部にＩｎおよびＷ以外の金属元素およびＳｉが含まれる相、酸素が一部欠損している相、および／または酸素が過剰である相の総称をいい、Ｉｎ6ＷＯ12相と同じ結晶構造を含む。Ｉｎ6ＷＯ12型相は、Ｘ線回折測定により、同定される。
【００２４】
ここで、Ｉｎ6ＷＯ12相は、三方晶系の結晶構造を有し、ＪＣＰＤＳカードの０１−０７４−１４１０に規定される結晶構造を有するタングステン酸インジウム化合物結晶相である。なお、特開２００４−０９１２６５号公報（特許文献２）で開示されているタングステン酸インジウム化合物結晶相は、ＩｎＷ3Ｏ9相であり、六方晶系の結晶構造を有し、ＪＣＰＤＳカードの３３−６２７に規定される結晶構造を有するため、Ｉｎ6ＷＯ12相とは結晶構造が異なる。
【００２５】
また、Ｉｎ6ＷＯ12相の一部にＩｎおよびＷ以外の金属元素およびＳｉが含まれる相とは、Ｉｎ6ＷＯ12相の一部にＩｎおよびＷ以外の金属元素およびＳｉが固溶した結晶構造であってもよく、たとえば、ＩｎおよびＷ以外の金属元素およびＳｉが、Ｉｎ6ＷＯ12相のＩｎサイトおよび／またはＷサイトの一部に固溶置換していてもよく、Ｉｎ6ＷＯ12相の結晶格子間に侵入していてもよい。
【００２６】
（ビックスバイト型相）
本実施形態の酸化物焼結体においては、それを用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴについて、そのＯＦＦ電流を低下させ、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くするとともに、酸化物焼結体の熱伝導率を高くする観点から、結晶相としてさらにビックスバイト型相を含むことが好ましい。
【００２７】
ビックスバイト型相は、ビックスバイト相およびビックスバイト相の一部にＩｎおよびＷ以外の金属元素およびＳｉが含まれる相の総称をいい、ビックスバイト相と同じ結晶構造を含む。ビックスバイト型相は、Ｘ線回折測定により、同定される。ここで、ビックスバイト相は、酸化インジウム（Ｉｎ2Ｏ3）の結晶相のひとつであり、ＪＣＰＤＳカードの６−０４１６に規定される結晶構造をいい、希土類酸化物Ｃ型相（またはＣ−希土構造相）とも呼ばれる。また、ビックスバイト相の一部にＩｎおよびＷ以外の金属元素およびＳｉが含まれる相は、ビックスバイト相の一部にＩｎおよびＷ以外の金属元素およびＳｉが固溶した結晶構造であってもよい。
【００２８】
（Ｉｎ6ＷＯ12型相のシングル相占有率）
本実施形態の酸化物焼結体において、それを用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴ（薄膜トランジスタ）について、そのＯＦＦ電流を低下させ、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くするとともに、酸化物焼結体の熱伝導率を高くする観点から、酸化物焼結体のある断面におけるその断面の面積に対するＩｎ6ＷＯ12型相の面積の占有率であるシングル相占有率は、２０％以上１００％以下が好ましく、２０％以上８５％以下がより好ましく、３５％以上６０％以下がさらに好ましい。
【００２９】
かかるＩｎ6ＷＯ12型相のシングル相占有率は、以下のようにして算出する。まず、エネルギー分散型ケイ光Ｘ線分析計を付帯する走査型二次電子顕微鏡（ＳＥＭ−ＥＤＸ）を用いて、鏡面仕上げ加工をした酸化物焼結体の断面をＳＥＭで観察し、各相の組成をＥＤＸで分析する。各相の結晶構造をＸ線回折測定のθ−２θ法により同定する。Ｘ線回折測定により同定された各相は、ＩｎとＷとの組成の比率が異なる。酸化物焼結体の相間のＩｎとＷとの組成の比率の違いは、上記ＥＤＸで分析された相間の組成の比率の違いと傾向が一致する。たとえば、Ｘ線回折測定においてＩｎ6ＷＯ12型相およびＩｎＷ3Ｏ9型相の両方の存在が確認された場合、Ｉｎ6ＷＯ12型相の方が高いＩｎ比率のため、ＥＤＸ分析においてＩｎ比率が高い結晶相がＩｎ6ＷＯ12型相と同定される。
【００３０】
（Ｉｎ6ＷＯ12型相およびビックスバイト型相のダブル相占有率）
本実施形態の酸化物焼結体が結晶相としてＩｎ6ＷＯ12型相およびビックスバイト型相を含む場合において、酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴについて、そのＯＦＦ電流を低下させ、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くし、その特性の主面内のばらつきを低減するとともに、酸化物焼結体の熱伝導率を高くする観点から、酸化物焼結体のある断面におけるその断面の面積に対するＩｎ6ＷＯ12型相およびビックスバイト型相の合計の面積の占有率であるダブル相占有率は、９５％以上１００％以下が好ましく、９８％以上１００％以下がより好ましい。
【００３１】
ここで、酸化物焼結体のビックスバイト型相の面積の占有率は、酸化物焼結体の断面の面積に対するＩｎ6ＷＯ12型相の面積の占有率であるシングル相占有率と同様の方法で算出されることから、断面の面積に対するＩｎ6ＷＯ12型相およびビックスバイト型相の合計の面積の占有率であるダブル相占有率は、酸化物焼結体の断面の面積に対するＩｎ6ＷＯ12型相の面積の占有率であるシングル相占有率と同様の方法で算出される。
【００３２】
（タングステン含有率）
本実施形態の酸化物焼結体において、それを用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴについて、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くするとともに、酸化物半導体膜の成膜速度が高くなる観点から、酸化物焼結体に含まれるすべての金属元素およびＳｉに対するタングステンの含有率は、０．５原子％以上２０原子％以下が好ましく、０．５原子％以上１０原子％以下がより好ましく、７原子％以上１０原子％以下がさらに好ましい。
【００３３】
ここで、酸化物焼結体中のＷなどの金属元素またはＳｉの含有量は、ＩＣＰ（誘導結合プラズマ）質量分析により測定される。タングステン含有率は、酸化物焼結体中のすべての金属元素またはＳｉの含有量に対するＷの含有量の百分率である。
【００３４】
（金属元素およびＳｉの含有率）
本実施形態の酸化物焼結体において、それを用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴについて、そのＯＦＦ電流を低下させるとともに、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を高くする観点から、酸化物焼結体に含まれるすべての金属元素およびＳｉ（シリコン）に対する、Ａｌ（アルミニウム）、Ｓｎ（スズ）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｇａ（ガリウム）、Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、Ｓｉ（シリコン）、Ｍｏ（モリブデン）、Ｖ（バナジウム）、Ｎｂ（ニオブ）、Ｔａ（タンタル）、およびＢｉ（ビスマス）からなる群から選ばれる少なくとも１種の元素の含有率は、０．１原子以上１０原子％以下が好ましく、０．１原子％以上５原子％以下がより好ましく、０．１原子％以上１原子％以下がさらに好ましい。
【００３５】
ここで、Ａｌ、Ｔｉ、Ｃｒ、Ｇａ、Ｈｆ、Ｓｉ、Ｖ、およびＮｂの少なくとも１種類の元素の含有率が０．１原子％以上のとき、その酸化物焼結体を用いて得られる酸化物半導体を含む半導体デバイスのＯＦＦ電流が低くなる効果があるが、かかる元素の含有率が１０原子％より大きくなると、半導体デバイスのＯＮ電流が低くなる傾向がある。
【００３６】
また、Ｓｎ、Ｚｒ、Ｍｏ、Ｔａ、およびＢｉの少なくとも１種の元素の含有率が０．１原子％以上のとき、その酸化物焼結体を用いて得られる酸化物半導体を含む半導体デバイスのＯＮ電流が高くなる効果があるが、かかる元素の含有率が１０原子％より大きくなると、半導体デバイスのＯＦＦ電流が高くなる傾向がある。
【００３７】
（酸化物焼結体の製造方法）
本実施形態の酸化物焼結体の製造方法は、特に制限はないが、効率よく製造する観点から、原料粉末の混合物を調製する工程と、混合物を仮焼する工程と、仮焼粉末を成形する工程と、成形体を焼結する工程と、を含む。
【００３８】
１．原料粉末の混合物を調製する工程
酸化物焼結体の原料粉末としては、Ｉｎ2Ｏ3（酸化インジウム）粉末、ＷＯ3（酸化タングステン）粉末など、酸化物焼結体を構成する金属元素およびＳｉの酸化物粉末が用いられる。原料粉末の純度は、酸化物焼結体への意図しない金属元素およびＳｉの混入を防止し安定した物性を得る観点から、９９．９質量％以上の高純度であることが好ましい。
【００３９】
まず、Ｉｎ2Ｏ3粉末、ＷＯ3粉末などの酸化物粉末である原料粉末を、粉砕混合する。原料粉末を粉砕混合する方法には、特に制限はなく、乾式および湿式のいずれの方式であってもよく、具体的には、ボールミル、遊星ボールミル、ビーズミルなどを用いて粉砕混合される。このようにして、原料粉末の混合物が得られる。ここで、湿式の粉砕混合方式を用いて得られた混合物の乾燥には、自然乾燥やスプレードライヤなどの乾燥方怯が好ましく用いられ得る。
【００４０】
２．混合物を仮焼する工程
次に、得られた混合物を仮焼する。混合物の仮焼温度は、特に制限はないが、仮焼物の粒径が大きくなりすぎて焼結密度が低下することがないように１２００℃未満であることが望ましく、仮焼物として結晶相であるＩｎ6ＷＯ12相を得るためには８００℃以上であることが望ましい。このため、８００℃以上１２００℃未満であることが好ましく、９００℃以上１０００℃以下がより好ましい。このようにして、仮焼物が得られる。得られた仮焼物は、上記と同様の粉砕混合する方法により、粉砕混合されて仮焼粉末が得られる。
【００４１】
３．仮焼粉末を成形する工程
次に、得られた仮焼粉末を成形する。仮焼粉末を成形する方法は、特に制限はないが、焼結密度を高くする点から、一軸プレス法、ＣＩＰ（冷間静水圧処理）法、キャスティング法などが好ましい。このようにして、成形体が得られる。
【００４２】
４．成形体を焼結する工程
次に、得られた成形体を焼結する。成形体の焼結温度は、特に制限はないが、焼結密度（理論密度に対する実際の焼結密度の百分率をいう。）を９０％以上として熱伝導率を高くする点から、１４００℃以上１７００℃以下が好ましく、１４５０℃以上１５５０℃以下がより好ましい。また、焼結雰囲気は、特に制限はないが、酸化物焼結体の構成結晶の粒径が大きくなることを防いでクラックの発生を防止する点および熱伝導率が高くなる点から、大気圧−大気雰囲気、酸素雰囲気、窒素−酸素混合雰囲気などが好ましく、大気圧−大気雰囲気が特に好ましい。このようにして、本実施形態の酸化物焼結体が得られる。
【００４３】
［実施形態２：半導体デバイス］
図１を参照して、本発明の別の実施形態である半導体デバイス１０は、実施形態１の酸化物焼結体をターゲットとして用いてスパッタ法により形成した酸化物半導体膜１４を含む。本実施形態の半導体デバイスは、上記実施形態の酸化物焼結体をターゲットとして用いてスパッタ法により形成した酸化物半導体膜を含むため、高い特性を有する。
【００４４】
本実施形態の半導体デバイス１０は、特に限定はされないが、たとえば、実施形態１の酸化物焼結体をターゲットとして用いてスパッタ法により形成した酸化物半導体膜１４をチャネル層として含む半導体デバイスであるＴＦＴ（薄膜トランジスタ）である。本実施形態の半導体デバイス１０の一例であるＴＦＴは、上記実施形態の酸化物焼結体をターゲットとして用いてスパッタ法により形成した酸化物半導体膜１４をチャネル層として含むため、そのＯＦＦ電流が低くなるとともに、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比が高くなる。
【００４５】
本実施形態の半導体デバイス１０であるＴＦＴは、より具体的には、図１に示すように、基板１１と、基板１１上に配置されたゲート電極１２と、ゲート電極１２上に絶縁層として配置されたゲート絶縁膜１３と、ゲート絶縁膜１３上にチャネル層として配置された酸化物半導体膜１４と、酸化物半導体膜１４上に互いに接触しないように配置されたソース電極１５およびドレイン電極１６と、を含む。
【００４６】
（半導体デバイスの製造方法）
図２を参照して、本実施形態の半導体デバイス１０の製造方法は、特に制限はないが、効率よく高特性の半導体デバイスを製造する観点から、基板１１上にゲート電極１２を形成する工程（図２（Ａ））、ゲート電極１２上に絶縁層としてゲート絶縁膜１３を形成する工程（図２（Ｂ））と、ゲート絶縁膜１３上にチャネル層として酸化物半導体膜１４を形成する工程（図２（Ｃ））と、酸化物半導体膜１４上にソース電極１５およびドレイン電極１６を互いに接触しないように形成する工程（図２（Ｄ））と、を含むことが好ましい。
【００４７】
１．ゲート電極を形成する工程
図２（Ａ）を参照して、基板１１上にゲート電極１２を形成する。基板１１は、特に制限はないが、透明性、価格安定性、および表面平滑性を高くする点から、石英ガラス基板、無アルカリガラス基板、アルカリガラス基板などが好ましい。ゲート電極１２は、特に制限はないが、耐酸化性が高くかつ電気抵抗が低い点から、Ｍｏ電極、Ｔｉ電極、Ｗ電極、Ａｌ電極、Ｃｕ電極などが好ましい。ゲート電極１２の形成方法は、特に制限はないが、基板の主面上に大面積で均一に形成できる点から、真空蒸着法、スパッタ法などが好ましい。
【００４８】
２．ゲート絶縁膜を形成する工程
図２（Ｂ）を参照して、ゲート電極１２上に絶縁層としてゲート絶縁膜１３を形成する。ゲート絶縁膜１３は、特に制限はないが、絶縁性が高い点から、ＳｉＯx膜、ＳｉＮx膜などが好ましい。ゲート絶縁膜１３の形成方法は、特に制限はないが、ゲート電極が形成された基板の主面上に大面積で均一に形成できる点および絶縁性を確保する点から、プラズマＣＶＤ（化学気相堆積）法などが好ましい。
【００４９】
３．酸化物半導体膜を形成する工程
図２（Ｃ）を参照して、ゲート絶縁膜１３上にチャネル層として酸化物半導体膜１４を形成する。酸化物半導体膜１４は、特性の高い半導体デバイス１０を製造する観点から、実施形態１の酸化物焼結体をターゲットとして用いてスパッタ法により形成する。ここで、スパッタ法とは、成膜室内に、ターゲットと基板とを対向させて配置し、ターゲットに電圧を印加して、希ガスイオンでターゲットの表面をスパッタリングすることにより、ターゲットからターゲットを構成する原子を放出させて基板（上記のゲート電極およびゲート絶縁膜が形成された基板も含む。）上に堆積させることによりターゲットを構成する原子で構成される膜を形成する方法をいう。
【００５０】
４．ソース電極およびドレイン電極を形成する工程
図２（Ｄ）を参照して、酸化物半導体膜１４上にソース電極１５およびドレイン電極１６を互いに接触しないように形成する。ソース電極１５およびドレイン電極１６は、特に制限はないが、耐酸化性が高く、電気抵抗が低く、かつ酸化物半導体膜との接触電気抵抗が低い点から、Ｍｏ電極、Ｔｉ電極、Ｗ電極、Ａｌ電極、Ｃｕ電極などが好ましい。ソース電極１５およびドレイン電極１６を形成する方法は、特に制限はないが、酸化物半導体膜が形成された基板の主面上に大面積で均一に形成できる点から、真空蒸着法、スパッタ法などが好ましい。ソース電極１５およびドレイン電極１６を互いに接触しないように形成する方法は、特に制限はないが、酸化物半導体膜が形成された基板の主面上に大面積で均一なソース電極とドレイン電極のパターンを形成できる点から、フォトレジストを使ったエッチング法による形成が好ましい。
【実施例】
【００５１】
（実施例１〜実施例９）
１．原料粉末の混合物の調製
まず、ボールミルに、ＷＯ3粉末（粒度０．５μｍ〜１．２μｍ、純度９９．９質量％）を入れて４８時間粉砕混合し、次に、Ｉｎ2Ｏ3粉末（平均粒径１．０μｍ、純度９９．９９質量％）を入れて、さらに１２時間粉砕混合することにより原料粉末の混合物を調製した。Ｉｎ2Ｏ3粉末とＷＯ3粉末とのモル混合比率をＩｎ2Ｏ3：ＷＯ3＝４０〜４０．５：０．１〜１０で変動させて、表１の実施例１〜実施例９に示すＩｎ2Ｏ3粉末とＷＯ3粉末とのモル混合比率で混合して、９種類の原料粉末の混合物を調製した。上記の粉砕混合の際の分散媒としてエタノールを用いた。得られた原料粉末の混合物は大気中で乾燥させた。
【００５２】
２．混合物の仮焼
次に、得られた９種類の原料粉末の混合物を、アルミナ製坩堝に入れて、大気雰囲気中で８００℃〜１０００℃の温度で８時間仮焼した。仮焼温度は結晶相が形成される温度であれば仮焼物の粒径をなるべく小さくする点から低い方が好ましく、粉末原料の種類およびモル混合比率に応じて変えた。このようにして、実施例１においては結晶相としてＩｎ6ＷＯ12型相を含む仮焼物が得られ、実施例２〜実施例９においては結晶相としてＩｎ6ＷＯ12型相とビックスバイト型相であるＩｎ2Ｏ3型相とを含む仮焼物が得られた。
【００５３】
次いで、得られた仮焼物を、ボールミルに入れて、１２時間粉砕混合した。このようにして仮焼粉末が得られた。上記の粉砕混合の際の分散媒としてエタノールを用いた。得られた仮焼粉末はスプレードライで乾燥させた。
【００５４】
３．仮焼粉末の成形
次に、得られた仮焼粉末を、プレスにより成形し、さらにＣＩＰにより室温（５℃〜３０℃）の静水中で１９０ＭＰａの圧力で加圧成形して、直径１００ｍｍで厚さ約９ｍｍの円板状の成形体を得た。
【００５５】
４．成形体の焼結
次に、得られた成形体を大気雰囲気中にて表１の実施例１〜実施例９に示す焼成温度で８時間焼結し、これによって酸化物焼結体が得られた。
【００５６】
５．酸化物焼結体の物性評価
得られた酸化物焼結体の結晶相の同定は、酸化物焼結体の一部からサンプルを採取して、粉末Ｘ線回折法よる結晶解析により行なった。Ｘ線としてはＣｕのＫα線を用いて、結晶相の同定を行った。酸化物焼結体に存在する結晶相を表１にまとめた。
【００５７】
得られた酸化物焼結体の上記断面におけるＩｎ6ＷＯ12型相およびビックスバイト型相であるＩｎ2Ｏ3型相は以下のようにして同定した。
【００５８】
酸化物焼結体の一部からサンプルを採取して、サンプルの表面を研磨して平滑にした。続いて、ＳＥＭ−ＥＤＸを用いて、サンプルの表面をＳＥＭで観察し、各結晶粒子の金属元素の組成比をＥＤＸで分析した。結晶粒子をそれらの結晶粒子の金属元素の組成比の傾向でグループ分けを行ったところ、Ｗ含有率の多い結晶粒子のグループとＷ含有率が非常に少ない結晶粒子のグループに分けることができた。Ｗ含有率の多い結晶粒子のグループはＩｎ6ＷＯ12型相であり、Ｗ含有率が非常に少ない結晶粒子はビックスバイト型相であるＩｎ2Ｏ3型相であると結論づけた。
【００５９】
酸化物焼結体の上記断面におけるその断面の面積に対するＩｎ6ＷＯ12型相の面積の占有率であるシングル相占有率（以下、Ｉｎ6ＷＯ12型相のシングル相占有率という。）および酸化物焼結体の上記断面におけるその断面の面積に対するＩｎ6ＷＯ12型相およびビックスバイト型相であるＩｎ2Ｏ3型相の合計の面積の占有率であるダブル相占有率（以下、Ｉｎ6ＷＯ12型相およびビックスバイト型相であるＩｎ2Ｏ3型相のダブル相占有率という。）を表１にまとめた。
【００６０】
得られた酸化物焼結体中の金属元素およびＳｉの含有量は、ＩＣＰ質量分析法により測定した。これらの含有量に基づいて酸化物焼結体に含まれる金属元素およびＳｉに対するＷの含有率を算出した。結果を表１にまとめた。
【００６１】
得られた酸化物焼結体の熱伝導率は、レーザフラッシュ法により測定した。酸化物焼結体の一部からサンプルを採取して、直径２０ｍｍ×厚さ１ｍｍの円板状に加工した。熱の吸収及び輻射率をよくするために、サンプル表面にカーボンスプレーを塗布した後、サンプル表面にパルスレーザ光を照射した。レーザ光は波長が１．０６μｍであり、パルス幅が０．４ｍｓであった。実施例１の熱伝導率を１としたときの各実施例の相対熱伝導率を表１にまとめた。
【００６２】
６．ターゲットの作製
得られた酸化物焼結体を、直径３インチ（７６．２ｍｍ）で厚さ５．０ｍｍのターゲットに加工した。
【００６３】
７．半導体デバイスの作製
（１）ゲート電極の形成
図２（Ａ）を参照して、まず、基板１１として５０ｍｍ×５０ｍｍ×厚さ０．６ｍｍの合成石英ガラス基板を準備し、その基板１１上にスパッタ法によりゲート電極１２として厚さ１００ｎｍのＭｏ電極を形成した。
【００６４】
（２）ゲート絶縁膜の形成
図２（Ｂ）を参照して、次に、ゲート電極１２上にプラズマＣＶＤ法によりゲート絶縁膜１３として厚さ２００ｎｍの非晶質のＳｉＯx膜を形成した。
【００６５】
（３）酸化物半導体膜の形成
図２（Ｃ）を参照して、次に、ゲート絶縁膜１３上に、実施例１〜実施例９のそれぞれの酸化物焼結体から加工されたターゲットを用いたＲＦ（交流）マグネトロンスパッタ法により、厚さ３５ｎｍの酸化物半導体膜１４を形成した。ここで、ターゲットの直径３インチ（７６．２ｍｍ）の平面がスパッタ面であった。
【００６６】
具体的には、スパッタリング装置（図示せず）の成膜室内の水冷している基板ホルダ上に、上記ゲート電極１２およびゲート絶縁膜１３が形成された基板１１をゲート絶縁膜１３が露出されるように配置した。上記ターゲットをゲート絶縁膜１３に対向するように９０ｍｍの距離で配置した。成膜室内を６×１０-5Ｐａ程度の真空度として、ターゲットを以下のようにしてスパッタリングした。
【００６７】
まず、ゲート絶縁膜１３とターゲットとの間にシャッターを入れた状態で、成膜室内へＡｒ（アルゴン）ガスとＯ2（酸素）ガスとの混合ガスを０．５Ｐａの圧力まで導入した。混合ガス中のＯ2ガス含有率は１０体積％であった。ターゲットに１２０ＷのＲＦ電力を印加してスパッタリング放電を起こし、これによってターゲット表面のクリーニング（プレスパッタ）を１０分間行なった。
【００６８】
次いで、同じターゲットに１２０ＷのスパッタＲＦ電力を印加して、成膜室内の雰囲気をそのまま維持した状態で、上記シャッターを外すことにより、ゲート絶縁膜１３上に酸化物半導体膜を成膜した。なお、基板ホルダに対しては、特にバイアス電圧は印加されておらず、水冷がされているのみであった。このとき、酸化物半導体膜１４の厚さが３５ｎｍとなるように成膜時間を設定した。このようにして、酸化物焼結体から加工されたターゲットを用いたＲＦ（交流）マグネトロンスパッタ法により酸化物半導体膜１４が形成された。かかる酸化物半導体膜１４は、半導体デバイス１０であるＴＦＴ（薄膜トランジスタ）においてチャネル層として機能することになった。各実施例における酸化物半導体膜１４の成膜速度を表２にまとめた。表２から、Ｗの含有率が大きくなりすぎると成膜速度が低下することがわかった。
【００６９】
次に、形成された酸化物半導体膜１４の一部をエッチングすることにより、ソース電極形成用部１４ｓ、ドレイン電極形成用部１４ｄ、およびチャネル部１４ｃを形成した。ここで、ソース電極形成用部１４ｓおよびドレイン電極形成用部１４ｄの主面の大きさを１００μｍ×１００μｍ、チャネル長さＣL（図１（Ａ）および（Ｂ）ならびに図２を参照して、チャネル長さＣLとは、ソース電極とドレイン電極との間のチャネル部１４ｃの距離をいう。）が６０μｍ、チャネル幅ＣW（図１（Ａ）および（Ｂ）ならびに図２を参照して、チャネル幅ＣWとは、チャネル部１４ｃの幅をいう。）が３０μｍ、とした。このとき、半導体デバイスであるＴＦＴ（薄膜トランジスタ）が５０ｍｍ×５０ｍｍの基板主面内に１ｍｍ間隔で縦４８個×横４８個（計２３０４個）が配置されるように図１および図２に記載されたチャネル部１４ｃが５０ｍｍ×５０ｍｍの基板主面内に１ｍｍ間隔で縦４８個×横４８個（計２３０４個）が配置された。
【００７０】
具体的には、体積比でリン酸：酢酸：水＝４：１：１００であるエッチング水溶液を調製し、ゲート電極１２、ゲート絶縁膜１３および酸化物半導体膜１４がこの順に形成された基板１１を、そのエッチング水溶液に浸漬した。このとき、エッチング水溶液は、ホットバス内で５０℃に昇温されていた。
【００７１】
（４）ソース電極およびドレイン電極の形成
図２（Ｄ）を参照して、次に、酸化物半導体膜１４上にソース電極１５およびドレイン電極１６を互いに分離して形成した。
【００７２】
具体的には、酸化物半導体膜１４のソース電極形成用部１４ｓおよびドレイン電極形成用部１４ｄの主面のみが露出するように、酸化物半導体膜１４上にレジスト（図示せず）を塗布、露光および現像した。酸化物半導体膜１４のソース電極形成用部１４ｓおよびドレイン電極形成用部１４ｄのそれぞれの主面上に、スパッタ法により、ソース電極１５である厚さが１００ｎｍのＭｏ電極とドレイン電極１６である厚さが１００ｎｍのＭｏ電極とを互いに分離して形成した。その後、酸化物半導体膜１４上のレジストを剥離した。このようなソース電極１５およびドレイン電極１６としてのＭｏ電極を、一つのチャネル部１４ｃに対してそれぞれ１つ配置し、半導体デバイスであるＴＦＴ（薄膜トランジスタ）が５０ｍｍ×５０ｍｍの基板主面内に１ｍｍ間隔で縦４８個×横４８個（計２３０４個）配置されるようにした。これにより、半導体デバイス１０として、酸化物半導体膜１４をチャネル層として備えるＴＦＴ（薄膜トランジスタ）を製造した。
【００７３】
次に、得られた半導体デバイス１０であるＴＦＴを窒素雰囲気中３００℃で１時間熱処理した。
【００７４】
８．半導体デバイスの特性評価
半導体デバイスであるＴＦＴの特性を以下のようにして評価した。まず、ゲート電極、ソース電極およびドレイン電極に測定針を接触した。ソース電極とドレイン電極との間に５Ｖのソース−ドレイン間電圧Ｖdsを印加し、ソース電極とゲート電極との間に印加するソース−ゲート間電圧Ｖgsを−１０Ｖから１０Ｖに変化させて、そのときのソース−ドレイン間電流Ｉdsを測定した。ソース−ゲート間電圧Ｖgsが−５Ｖのときのソース−ドレイン間電流ＩdsをＯＦＦ電流と定義した。各実施例におけるＯＦＦ電流の値を表２にまとめた。ソース−ゲート間電圧Ｖgsが１０Ｖのときのソース−ドレイン間電流ＩdsをＯＮ電流と定義して、ＯＦＦ電流の値に対するＯＮ電流の値の比を表２にまとめた。
【００７５】
次に、５０ｍｍ×５０ｍｍの基板主面内に１ｍｍ間隔で縦４８個×横４８個（計２３０４個）配置された半導体デバイスであるＴＦＴの全てについて、ソース−ドレイン間電流Ｉdsが１×１０-6Ａのときのソース−ゲート間電圧Ｖgsを求め、５０ｍｍ×５０ｍｍの半導体デバイス主面内でのソース−ゲート間電圧ＶgsのばらつきをΔＶgsとして表２にまとめた。ここで、ばらつきΔＶgsが小さければ、半導体デバイスであるＴＦＴの主面内の特性のばらつきが小さくなることを意味する。
【００７６】
【表１】
2018062464.tif 000002
【００７７】
【表２】
2018062464.tif 000003
【００７８】
（実施例１０〜実施例２２）
原料粉末の混合物の調製の際に、原料粉末として、Ｉｎ2Ｏ3粉末およびＷＯ3粉末の他に、表１の実施例１０〜実施例２２に示すように、添加元素を含む酸化物粉末（Ａｌ2Ｏ3、ＴｉＯ2、Ｃｒ2Ｏ3、Ｇａ2Ｏ3、ＨｆＯ2、ＳｉＯ2、Ｖ2Ｏ5、Ｎｂ2Ｏ3、ＳｎＯ2、ＺｒＯ2、ＭｏＯ2、Ｔａ2Ｏ3、Ｂｉ2Ｏ3）を添加したこと以外は、実施例１〜実施例９の場合と同様にして、酸化物焼結体を作製した。添加元素を含む酸化物粉末のモル混合比率を表１に示した。得られた酸化物焼結体をターゲットに加工して、かかるターゲットを用いたＲＦマグネトロンスパッタ法により形成された酸化物半導体膜を含む半導体デバイスであるＴＦＴを作製した。
【００７９】
得られた酸化物焼結体の物性および半導体デバイスであるＴＦＴの特性を表１にまとめた。ここで、酸化物焼結体の添加元素を含む金属元素およびＳｉの含有量をＩＣＰ質量分析法により測定し、金属元素およびＳｉの含有率に対する添加元素の含有量の百分率である添加元素の含有率を表１にまとめた。酸化物焼結体の物性を表１にまとめ、半導体デバイスであるＴＦＴの特性を表２にまとめた。
【００８０】
（比較例１〜比較例３）
酸化物焼結体の作製の際、原料粉末の混合物を調製した後、仮焼をすることなく、原料粉末の混合物を成形し焼結したこと以外は、実施例１〜実施例９の場合と同様にして、酸化物焼結体を作製してターゲットに加工して、かかるターゲットを用いたＲＦマグネトロンスパッタ法により形成された酸化物半導体膜を含む半導体デバイスであるＴＦＴを作製した。比較例１〜比較例３の間は、Ｉｎ2Ｏ3粉末とＷＯ3粉末とのモル混合比率ならびに焼結温度が異なった。酸化物焼結体の物性を表１にまとめ、半導体デバイスであるＴＦＴの特性を表２にまとめた。
【００８１】
表１を参照して、少なくともインジウムおよびタングステンを含み結晶相として少なくともＩｎ6ＷＯ12型相を含む酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスであるＴＦＴ（薄膜トランジスタ）は、そのＯＦＦ電流を１×１０-11Ａ未満に低下させるとともに、低い駆動電圧でＯＦＦ電流に対するＯＮ電流の比を８桁（８桁とは、１×１０8以上１×１０9未満を意味する。以下同じ。）と高くすることができた。また、酸化物焼結体の熱伝導率を高くすることができた。なお、表２におけるＯＦＦ電流に対するＯＮ電流の比の欄において、９桁とは１×１０9以上１×１０10未満を意味し、５桁とは１×１０5以上１×１０6未満を意味する。
【００８２】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。
【符号の説明】
【００８３】
１０  半導体デバイス
１１  基板
１２  ゲート電極
１３  ゲート絶縁膜
１４  酸化物半導体膜
１４ｃ  チャネル部
１４ｄ  ドレイン電極形成用部
１４ｓ  ソース電極形成用部
１５  ソース電極
１６  ドレイン電極
【図１】
2018062464.tif 000004
【図２】
2018062464.tif 000005