(57)【要約】【課題】半導体装置に不良が生じることを抑制する。【解決手段】半導体装置の製造方法は、半導体層を備える半導体基板の表面に第１アルミニウム膜を形成する工程と、第１アルミニウム膜を加熱する工程と、加熱後の第１アルミニウム膜の表面に第２アルミニウム膜を形成する工程を備える。この製造方法によれば、第１アルミニウム膜の欠損部が第２アルミニウム膜で覆われるので、欠損部を起点とするクラックを抑制することができる。【選択図】図２
2018060885.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
半導体層を備える半導体基板の表面に、第１アルミニウム膜を形成する工程と、
前記第１アルミニウム膜を加熱する工程と、
加熱後の前記第１アルミニウム膜の表面に、第２アルミニウム膜を形成する工程、
を備える、製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書は、半導体装置の製造方法に関する技術を開示する。
【背景技術】
【０００２】
半導体装置は、例えばインバータやコンバータとして使用されるパワー半導体モジュールの内部に組み込まれる。特許文献１には、４つの半導体装置を備えるパワー半導体モジュールが開示されている。特許文献１では、半導体装置の表面電極に、はんだ層を介してＣｕ（銅）ブロックや端子が接続されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２１０８２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置の電極は、アルミニウム膜と、そのアルミニウム膜の表面を覆う他の金属膜（例えば、はんだ接合用のニッケル膜）を有する。半導体装置の製造工程において、半導体層を備える半導体基板に異物が付着しており、その異物を覆うようにアルミニウム膜が形成される場合がある。その後の製造工程で、半導体基板に熱が加わると、異物からガスが生じ、異物を覆う部分でアルミニウム膜が欠損する場合がある。その後にアルミニウム膜の表面に他の金属膜が形成されると、アルミニウム膜の欠損部に他の金属膜が入り込む。欠損部に他の金属膜が入り込むと、半導体装置の動作時に欠損部で高い熱応力が生じ、欠損部を起点として半導体基板にクラックが生じるおそれがある。
【課題を解決するための手段】
【０００５】
本明細書が開示する半導体装置の製造方法は、半導体層を備える半導体基板の表面に第１アルミニウム膜を形成する工程と、第１アルミニウム膜を加熱する工程と、加熱後の第１アルミニウム膜の表面に第２アルミニウム膜を形成する工程を備える。
【０００６】
なお、第１アルミニウム膜は、半導体層に接するように形成されてもよいし、半導体層と第１アルミニウム膜との間に他の層（例えば、絶縁層等）が介在するように形成されてもよい。
【０００７】
この形態の半導体装置の製造方法によれば、第１アルミニウム膜が形成された後に加熱処理を行うため、第１アルミニウム膜下にある異物に起因する欠損を、第１アルミニウム膜に対して予め生じさせることができる。その後、第２アルミニウム膜によって第１アルミニウム膜の表面を覆うため、加熱処理により生じた第１アルミニウム膜の欠損部を第２アルミニウム膜で覆うことができる。第２アルミニウム膜で欠損部が保護されるので、半導体装置の動作時に、欠損部を起点として半導体基板にクラックが生じることを抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】半導体装置の概略構成を示す断面図。
【図２】半導体装置の製造方法を示す工程図。
【図３】半導体装置を製造する様子を模式的に示す断面図。
【図４】半導体装置を製造する様子を模式的に示す断面図。
【図５】半導体装置を製造する様子を模式的に示す断面図。
【図６】比較例の半導体装置の概略構成を示す断面図。
【図７】実施例２の半導体装置の概略構成を示す断面図。
【図８】実施例２の半導体装置を製造する様子の一例を示す断面図。
【図９】実施例２の半導体装置を製造する様子の他の例を示す断面図。
【図１０】実施例２の半導体装置を製造する様子の他の例を示す断面図。
【図１１】実施例２の半導体装置を製造する様子の他の例を示す断面図。
【図１２】実施例２の半導体装置を製造する様子の他の例を示す断面図。
【発明を実施するための形態】
【実施例１】
【０００９】
図１に示す実施例１の半導体装置１０は、半導体層１００と、絶縁膜２００と、ソース電極３００と、めっき層４００と、ドレイン電極５００を備える。
【００１０】
半導体層１００は、Ｓｉ（ケイ素）を主成分とするＳｉ基板である。半導体層１００は、第１面１０２と第２面１０４を有する板状である。第１面１０２は、半導体層１００において鉛直方向の上側に位置する表面である。第２面１０４は、半導体層１００において鉛直方向の下側に位置する裏面である。半導体層１００には、図示しないｎチャネル型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が形成されている。なお、半導体層１００には、ｎチャネル型ＭＯＳＦＥＴに代えて、ｐチャネル型ＭＯＳＦＥＴやＩＧＢＴ（Insulated Gate Bipolar Transistor）等が形成されていてもよい。また、半導体層１００の材料としてＳｉＣ（炭化ケイ素）等の化合物半導体が用いられてもよい。
【００１１】
絶縁膜２００は、ＳｉＯ２（二酸化ケイ素）を主成分とする、電気絶縁性を有する層である。絶縁膜２００は、半導体層１００の第１面１０２の一部を覆っている。図示しない位置では、半導体層１００の第１面１０２は、絶縁膜２００に覆われていない。
【００１２】
ソース電極３００は、Ａｌ（アルミニウム）を主成分とする金属電極である。ソース電極３００は、第１アルミニウム膜３１０と、第２アルミニウム膜３２０を有している。第１アルミニウム膜３１０は、絶縁膜２００の表面を覆っている。また、図示しない位置で、第１アルミニウム膜３１０は、絶縁膜２００に覆われていない範囲の第１面１０２を覆っている。図１の例では、第１アルミニウム膜３１０の一部分において、膜を貫通する穴ＤＥ（以下、「欠損部ＤＥ」という）が空いている。この欠損部ＤＥを含む、第１アルミニウム膜３１０の表面の全域を覆うように、第２アルミニウム膜３２０が形成されている。すなわち、ソース電極３００は、半導体層１００の第１面１０２側において、第１アルミニウム膜３１０と第２アルミニウム膜３２０とが順に積層された構成を有する。なお、第１アルミニウム膜３１０と第２アルミニウム膜３２０が同じアルミニウムにより構成されているので、これらの界面を視認できない場合がある。
【００１３】
めっき層４００は、ニッケル膜４１０と、金膜４２０とからなる２層の金属膜により構成されている。ニッケル膜４１０は、Ｎｉ（ニッケル）を主成分とする金属膜である。ニッケル膜４１０は、ソース電極３００の第２アルミニウム膜３２０の表面の全域を覆っている。金膜４２０は、Ａｕ（金）を主成分とする金属膜である。金膜４２０は、ニッケル膜４１０の表面の全域を覆っている。
【００１４】
ドレイン電極５００は、半導体層１００の第２面１０４の全域を覆っている。ドレイン電極５００は、はんだ接続用の電極である。
【００１５】
図２は、半導体装置１０の製造方法を示す工程図である。図３から図５は、半導体装置１０を製造する様子を模式的に示す断面図である。
【００１６】
半導体装置１０は、半導体層１００のみからなる半導体基板を材料として製造される。なお、以下に説明する各工程で、半導体層１００の表面等に電極、絶縁層等が形成されるが、以下では、半導体層１００と電極、絶縁層等を含めて半導体基板と呼ぶ。
【００１７】
まず、半導体層１００に対して、図示しないＭＯＳＦＥＴの第１面１０２側の構造（ｎ型ソース領域、ｐ型ボディ領域、ゲート絶縁膜、ゲート電極等）を形成する（工程Ｐ１１０）。ＭＯＳＦＥＴの構造の形成には、イオン注入、フォトリソグラフィ法、エッチング法、ＣＶＤ技術等を用いることができる。次に、ＣＶＤ法等を用いて、半導体層１００の第１面１０２に、図１で説明した絶縁膜２００を形成する（工程Ｐ１２０）。その後、絶縁膜２００を、所定の形状にパターニングする。
【００１８】
次に、スパッタ法等を用いて、絶縁膜２００の表面を覆う第１アルミニウム膜３１０を形成する（工程Ｐ１３０）。なお、絶縁膜２００が存在しない範囲では、第１アルミニウム膜３１０によって半導体層１００の第１面１０２が覆われる。ここで、図３に示すように、絶縁膜２００の表面に異物２０が付着していた場合を想定する。この場合、工程Ｐ１３０で形成される第１アルミニウム膜３１０は、異物２０の表面を覆う。
【００１９】
次に、半導体基板（すなわち、半導体層１００、絶縁膜２００及び第１アルミニウム膜３１０）を加熱処理する（工程Ｐ１４０）。この加熱処理は、異物２０を気化させることを目的とするため、３８０℃以上で加熱を行うことが好ましい。図４は、工程Ｐ１４０が終了した後における半導体基板の断面の模式図である。図示のように、異物２０の気化に伴って第１アルミニウム膜３１０の一部分（異物２０を覆っていた部分）に穴が開き、欠損部ＤＥが生じる。
【００２０】
次に、図５に示すように、スパッタ法等を用いて、欠損部ＤＥを含む第１アルミニウム膜３１０の表面の全域を覆うように第２アルミニウム膜３２０を形成する（工程Ｐ１５０）。工程Ｐ１５０によって、工程Ｐ１４０で生じた第１アルミニウム膜３１０の欠損部ＤＥが、第２アルミニウム膜３２０で覆われる。第１アルミニウム膜３１０と第２アルミニウム膜３２０によってソース電極３００が形成される。
【００２１】
次に、フォトグラフィ法、エッチング法を用いて、ソース電極３００を図示しない所定の形状に加工する（工程Ｐ１６０）。さらに、工程Ｐ１６０では、第２アルミニウム膜の表面に、所定の形状にパターニングされたポリイミド膜（図示省略）を形成する。ポリイミド膜は半導体装置１０の実装時の緩衝膜となる。
【００２２】
次に、半導体層１００の第２面１０４を研磨して、半導体層１００を薄板化する（工程Ｐ１７０）。次に、半導体層１００の第２面１０４に、図示しない拡散層（ＭＯＦＥＴのドレイン領域等）を形成する（工程Ｐ１８０）。拡散層の形成には、フォトリソグラフィ法、イオン注入法、レーザアニール法等を用いることができる。次に、スパッタ法等を用いて、第２面１０４の全域を覆うようにドレイン電極５００を形成する（工程Ｐ１９０）。
【００２３】
次に、スパッタ法あるいはめっき法を用いて、第２アルミニウム膜３２０の表面の全域を覆うニッケル膜４１０を形成する（工程Ｐ２００）。さらに、スパッタ法あるいはめっき法を用いて、ニッケル膜４１０の表面の全域を覆う金膜４２０を形成する（工程Ｐ２１０）。
【００２４】
以上の工程を経て、図１で説明した半導体装置１０が製造される。上述した半導体装置１０の製造方法によれば、第１アルミニウム膜３１０が形成（工程Ｐ１３０）された後に加熱処理（工程Ｐ１４０）を行う。この加熱処理（工程Ｐ１４０）によって、第１アルミニウム膜３１０と絶縁膜２００との間にある異物２０に起因する欠損部ＤＥを、第１アルミニウム膜３１０に対して予め生じさせることができる（図４）。その後、第２アルミニウム膜３２０によって第１アルミニウム膜３１０の表面が覆われる（工程Ｐ１５０）ため、加熱処理（工程Ｐ１４０）により生じた欠損部ＤＥを、第２アルミニウム膜３２０で覆うことができる（図５）。したがって、欠損部ＤＥに対して、他の金属膜（例えば、ニッケル膜４１０、金膜４２０、ポリイミド膜等）が入り込むことを防止することができる。
【００２５】
図６は、比較例の半導体装置１０ｘの概略構成を示す断面図である。半導体装置１０ｘは、ソース電極３００ｘを備える。ソース電極３００ｘは、単一の第１アルミニウム膜３１０のみからなる。半導体装置１０ｘの製造方法では、図２で説明した工程Ｐ１４０、Ｐ１５０が実施されない。このため、製造工程中に半導体基板が加熱されて第１アルミニウム膜３１０に欠損部ＤＥが生じると、欠損部ＤＥにニッケル膜４１０が入り込む。欠損部ＤＥにニッケル膜４１０が入り込むと、欠損部ＤＥの底部で、ニッケル膜４１０、第１アルミニウム膜３１０及び絶縁膜２００の三種類の層が互いに接触する。ニッケル膜４１０、第１アルミニウム膜３１０及び絶縁膜２００の線膨張係数が互いに異なるため、半導体装置１０ｘの完成後に半導体装置１０ｘが動作して温度上昇すると、これらの三種類の材料が互いに接触する箇所で高い熱応力が発生する。その結果、欠損部ＤＥを起点として絶縁膜２００や半導体層１００にクラックＣＫが生じるおそれがある。
【００２６】
これに対し、実施例１の方法で製造された半導体装置１０は、図１に示すように、欠損部ＤＥに第１アルミニウム膜３１０と同じアルミニウムによって構成された第２アルミニウム膜３２０が入り込むので、欠損部ＤＥの底部に三種類の材料が互いに接触する箇所がない。したがって、半導体装置１０の動作時に、欠損部ＤＥで高い熱応力が生じることが抑制され、欠損部ＤＥを起点としてクラックが生じることが抑制される。
【実施例２】
【００２７】
図７に示す実施例２の半導体装置１０ａでは、ソース電極３００ａが、第１アルミニウム膜３１０と第２アルミニウム膜３２０の間に挟まれた窒化チタン膜３３０を有する。窒化チタン膜３３０は、高い強度を有する。実施例２の製造方法では、図２で説明した工程Ｐ１４０と工程１５０の間に、窒化チタン膜３３０を形成する工程Ｐ１４５を実行する。
【００２８】
実施例２の製造方法では、実施例１の製造方法と同様に、工程Ｐ１１０〜Ｐ１４０を実行する。次に、図８に示すように、工程１４５で、スパッタ法等を用いて、第１アルミニウム膜３１０の表面を覆うように窒化チタン膜３３０を形成する。その後の工程１５０では、図８に示すように、窒化チタン膜３３０を覆うように第２アルミニウム膜３２０を形成する。その後の工程１６０〜２１０、実施例１の製造方法と同様に実行される。
【００２９】
実施例２の半導体装置１０ａの製造方法によれば、工程Ｐ１３０およびＰ１４０によって、異物２０による欠損部ＤＥを、第１アルミニウム膜３１０に対して予め生じさせることができる。その後、工程Ｐ１４５およびＰ１５０によって、窒化チタン膜３３０と第２アルミニウム膜３２０の２層の膜によって欠損部ＤＥを覆うことで、欠損部ＤＥをより強固に保護することができる。この結果、実施例２の半導体装置１０ａの製造方法によれば、欠損部ＤＥに他の金属膜が入り込むことを防止することができる。このため、半導体装置１０ａの動作時に、欠損部ＤＥを起点としてクラックが生じることが抑制される。
【００３０】
図９〜図１２は、実施例２の半導体装置１０ａを製造する様子の他の例を示す断面図である。図９〜図１２では、絶縁膜２００と第１アルミニウム膜３１０との間に異物は存在せず（図９）、ソース電極３００の加工（工程Ｐ１６０）において使用するレジスト３０に意図しない穴ＨＯが存在する場合を例示する（図１０）。
【００３１】
実施例２の半導体装置１０ａの製造方法によれば、工程Ｐ１６０によってソース電極３００の図示しない部分をエッチングするときに、レジスト３０の穴ＨＯ内で第２アルミニウム膜３２０がエッチングされる。このため、図１１に示すように、穴ＨＯ内で第２アルミニウム膜３２０に欠損部ＤＥが生じる。しかし、欠損部ＤＥの下側には窒化チタン膜３３０が形成されているため、窒化チタン膜３３０でエッチングが停止する。つまり、窒化チタン膜３３０によって、欠損部ＤＥの下側の第１アルミニウム膜３１０がエッチングされることを防止することができる。このため、第２アルミニウム膜３２０と第１アルミニウム膜３１０を貫通する欠損部ＤＥの発生を防止することができる。したがって、図１２に示すように、欠損部ＤＥに入り込むニッケル膜４１０が、絶縁膜２００までは達しない。実施例２の半導体装置１０ａの製造方法によれば、レジスト３０に意図しない穴ＨＯが形成される場合でも、半導体装置１０ａの不良を抑制できる。
【００３２】
なお、上記実施例の製造方法では、ソース電極３００として３層以上のアルミニウム膜を形成する工程を含んでもよい。上記実施例の製造方法の説明で例示した材料は、任意に変更可能である。例えば、ニッケル膜４１０に関してＮｉに代えてＣｕを用いてもよいし、窒化チタン膜３３０に関してＴｉＮに代えてＴｉ，Ｗ，Ｍｏ等を用いてもよい。上記実施例の製造方法における各工程間には、他の工程（例えば、不純物の注入工程、平坦化するための研磨工程、洗浄工程等）を実施してもよい。
【００３３】
また、上記実施例の製造方法において、工程Ｐ１４０の加熱処理が、水素終端工程を兼ねていてもよい。すなわち、工程Ｐ１４０の加熱処理を、水素雰囲気中で行い、半導体層１００中のダングリングボンドに水素を結合させてもよい。これにより、半導体装置の特性を安定させることができる。
【００３４】
以上、実施形態を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、上述した実施形態を様々に変形、変更したものが含まれる。また、本明細書または図面において説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載した組合せに限定されるものではない。また、本明細書または図面において説明した技術は、複数の目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３５】
１０  ：半導体装置
２０  ：異物
３０  ：レジスト
１００：半導体層
１０２：第１面
１０４：第２面
２００：絶縁膜
３００：ソース電極
３１０：第１アルミニウム膜
３２０：第２アルミニウム膜
３３０：窒化チタン膜
４００：めっき層
４１０：ニッケル膜
４２０：金膜
５００：ドレイン電極
ＣＫ  ：クラック
ＤＥ  ：欠損部
【図１】
2018060885.tif 000003
【図２】
2018060885.tif 000004
【図３】
2018060885.tif 000005
【図４】
2018060885.tif 000006
【図５】
2018060885.tif 000007
【図６】
2018060885.tif 000008
【図７】
2018060885.tif 000009
【図８】
2018060885.tif 000010
【図９】
2018060885.tif 000011
【図１０】
2018060885.tif 000012
【図１１】
2018060885.tif 000013
【図１２】
2018060885.tif 000014