(57)【要約】      （修正有）【課題】ＩＣデバイスの低電圧化、高速化に伴う電源の不安定化を効果的に抑制し得る構造を備えたICデバイス用ソケットを提供する。【解決手段】ＩＣデバイス用ソケットは、絶縁性材料からなる基材の第１面と第２面の間の空間内にコンデンサを構成するよう配置された、誘電体層と、その両面に形成された電源層２１０４及びＧＮＤ層２２０１を備える。電源層２１０４の及びＧＮＤ層２２０１のうち少なくとも電源層２１０４の、その最外周によって規定される面積は、第１面の最外周によって規定される面積よりも小さく設定されており、電源層２１０４及びＧＮＤ層２２０１間のキャパシタンスは、第１面から第２面を見たときに電源層２１０４とＧＮＤ層の重なり合う部分ＡＲの面積を変えることにより制御される。【選択図】図８
2018021914.tif 000002
【特許請求の範囲】
【請求項１】
第１面と、該第１面に対向する第２面と、それぞれが該第１面と該第２面を連絡するとともにその内面に導電材料が設けられた複数の貫通孔と、を有する基板と、
それぞれの一部が前記複数の貫通孔のうちいずれかに挿入された複数の導電性コンタクトピンと、を備えたＩＣ用ソケットであって、
前記基板は、
前記第１面と、前記第２面と、前記複数の貫通孔と、を有する基材と、
前記複数の貫通孔と交差した状態で前記基材の第１面及び第２面の間に設けられた誘電体層であって、該基材よりも高い誘電率を有する誘電体層と、
前記基材の第１面から第２面に向かう方向に沿って、前記誘電体層を挟む第１及び第２導電体層と、を備え、
前記複数の導電性コンタクトピンは、
それぞれの一部が前記複数の貫通孔のうちいずれかに挿入され、該一部が対応する導電材料に接触された複数の第１導電性コンタクトピンと、
それぞれの一部が前記複数の貫通孔のうち別のいずれかに挿入され、該一部が対応する導電材料に非接触となっているか、又は、該対応する導電材料が前記第１及び第２導電層に非接触となっている複数の第２導電性コンタクトピンと、を含み、
前記第１導電層は、対応する導電材料を介して前記複数の第１導電性コンタクトピンのうち少なくともいずれかに電気的に接続される一方、前記第２導電層は、対応する導電材料を介して前記複数の第１導電性コンタクトピンのうち少なくとも別のいずれかに電気的に接続されており、
前記第１及び第２導電体層のうち少なくともいずれかの、その最外周によって規定される面積は、前記第１面の最外周によって規定される面積よりも小さい、ＩＣデバイス用ソケット。
【請求項２】
前記第１及び第２導電体層のうち少なくともいずれかの最外周は、前記第１面の最外周よりも２５μｍ以上内側に位置することを特徴とする請求項１記載のＩＣデバイス用ソケット。
【請求項３】
前記第１及び第２導電層間のキャパシタンスは、該第１面から該第２面を見たときに該第１導電層と該第２導電層の重なり合う部分の面積を変えることにより制御されることを特徴とする請求項１記載のＩＣデバイス用ソケット。
【請求項４】
前記基板を支持するガイドボディであって、検査すべきＩＣデバイスを前記基板上の所定位置に配置するためのガイド部と、前記ＩＣデバイスを検査する検査装置の所定位置に当該ＩＣデバイス用ソケットを配置するための位置決め部とを有するガイドボディを更に備えたことを特徴とする請求項１記載のＩＣデバイス用ソケット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＰＵ、メモリ等の半導体集積回路（以下、ＩＣという）デバイスの検査に使用されるＩＣデバイス用ソケットに関し、特に、半導体パッケージテスト用のコンデンサ機能を具備したＩＣデバイス用ソケットに関するものである。
【背景技術】
【０００２】
ＢＧＡ（ボールグリッドアレイ）デバイス等のＩＣデバイスの信号伝送特性等の評価試験を行う際、そのＩＣデバイスの端子それぞれに電気的に接続可能な接触子を備えたソケット（以下、ＩＣデバイス用ソケットという）が使用される。近年、ＩＣデバイスの扱う信号は、その処理速度の高速化に伴って高周波化している。信号の高速化に対応して、ＩＣデバイス用ソケットも高速信号を伝送できることが求められている。また、電子機器の消費電力低減のためにＩＣデバイスの動作電源の低電圧化もすすんでいる。このようにＩＣデバイスの安定した高速動作には、該ＩＣデバイスに対して安定的に電源が供給される必要である。なお、ＩＣデバイスの高速化と低電圧化により、電源の安定供給がますます重要かつ難しくなっている。
【０００３】
ＩＣデバイスの高速動作時も安定的に電源が供給されるためには、電源とグラウンドのインピーダンスを高い周波数領域まで低く抑える必要がある。ＩＣデバイス用ソケットにおいては、当該ＩＣデバイス用ソケットに含まれる導電性コンタクトピンの自己インダクタンスを下げることが好ましい。このため、一般に導電性コンタクトピンは太くかつ短いものが好ましいとされている。
【０００４】
高速信号伝送を志向するＩＣデバイス用ソケットに対応する他の方法が、特許文献１に記載されている。特許文献１には、「本発明のＬＳＩソケット１０１は、プリント基板１０２、ポゴピン１０３、ポゴピン支持筐体部１０４の３つの部品から構成されている。プリント基板１０２には、印加される電圧値が異なる第１の電源ピン１０５と第２の電源ピン１０６、ＧＮＤピン１０７、信号ピン１０８用となるポゴピン１０３がそれぞれ挿入される複数のスルーホール１０９が設けられており、信号ピン１０８が貫通するスルーホール１０９以外の全てのスルーホール１０９内面にメッキ層１１６が形成されている」と記載されている。
【０００５】
特許文献２には、「一般的に、電源用プローブのバイパス用チップコンデンサは、検査用ソケット下面側の配線基板上において、電気的な距離ができるだけデバイスに近い配線パターン上に実装される」及び「チップコンデンサを被検査デバイスの直下であり検査ソケットの上部である位置に実装する事が必要となった」と記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】国際公開第２００５／００６００３号パンフレット
【特許文献２】特開２００９−８５９４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
発明者らは、従来のＩＣデバイス用ソケットについて検討した結果、以下のような課題を発見した。すなわち、上述のように導電性コンタクトピンは太くかつ短いものが好ましいとされている。ところが、ＩＣデバイスの端子間のピッチの狭小化によって導電性コンタクトピンの太さは必然的に制限される。一方、導電性コンタクトピンは高価であることから、繰り返し使用により信頼性が低下した導電性コンタクトピンは随時交換されることが一般的である。したがって、導電性コンタクトピンの交換時の作業性を考慮すると該導電性コンタクトピンは一定以上の長さを有する必要がある。また、導電性コンタクトピンにスプリングプローブを用いる場合、プローブ長が短いと、プランジャーの稼動長が短くなり、基板や半導体パッケージが平坦でない場合にＩＣデバイス側の端子と該スプリングプローブとの良好な接触状態が確保できなくなる。
【０００８】
或いは、ＩＣデバイス用ソケットの筐体や当該ＩＣデバイス用ソケットに組み込まれる導電性コンタクトピンの電源用ピンとグラウンド用ピンに直接コンデンサを接続することにより信号ピンのインダクタンスによるインピーダンスの上昇を、コンデンサのキャパシタンスにより補償し、インピーダンスを下げていた。しかしながら、ＩＣデバイス用ソケットの筐体や導電性コンタクトピンに直接コンデンサを接続すると、該ＩＣデバイス用ソケットが占める体積が大きくなる。この場合、ＩＣデバイス用ソケットの導電性コンタクトピンを高密度に配置することの妨げとなる虞がある。また、ＩＣデバイス用ソケットの筐体や基板の周辺にコンデンサを配置・接続できたとしても、導電性コンタクトピンから数ミリメートル離れた位置にしかコンデンサを配置・接続場合がある。その場合、コンデンサまでの配線長による自己インダクタンスによってコンデンサの効果が有効に作用しない虞がある。
【０００９】
本発明は、上述のような課題を解決するための構造を基本構造とし、具体的には、導電性コンタクトピンの交換作業性を低下させることなく、ＩＣデバイスの検査時に、ソケット側の特性によりＩＣデバイスを確実に動作させるための構造を備える。
【００１０】
また、最近では、ＬＳＩ等のＩＣデバイスの低電圧化、高速化に伴い、ＩＣデバイスを確実に動作させるためには電源の安定性がますます重要な役割を担っている（低電圧駆動のＩＣデバイスでは、電源供給ネットワーク（以下、ＰＤＮという）をより低いインピーダンスに抑えることが重要であり、高速動作するＩＣデバイスには、高い周波数までのＰＤＮの低インピーダンス化が必要である）。このようにＩＣデバイスを適切に動作させるためには、ＰＤＮの低インピーダンス化は不可欠となってきており、該ＰＤＮ内の電源経路及びグラウンド経路の各インピーダンスを効果的に低減する必要がある。なお、上記ＰＤＮは、ＩＣデバイスのパッケージ、検査装置等の回路基板（配線など）、これらＩＣデバイスと回路基板との間に配置されるＩＣデバイス用ソケットの各回路要素から構成されており、例えば本発明の基本構造では、後述のように、ソケット基板内に絶縁材料を介して電源層及びグラウンド層が包埋されており、これら電源層及びグラウンド層でコンデンサ機能を実現することにより、ＰＤＮ全体を見たときの電源経路及びグラウンド経路の各インピーダンスがある程度低く抑えられ得る。
【００１１】
一方、電源経路及びグラウンド経路の各インピーダンスの周波数依存性は、上記ＰＤＮを構成する回路要素の周波数応答と考えることができる。すなわち、導体はインダクタンスとして振る舞い、電源層、グラウンド層などの２つの導体の関係はキャパシタンスや相互インダクタンスと見なせるため、ＰＤＮは、複数のインダクタンス、キャパシタンス、抵抗からなる１つの回路として振る舞う。そのため、ＰＤＮにおける電源経路及びグラウンド経路の各インピーダンスは、周波数依存性が存在し、共振及び反共振に起因した特定の周波数におけるＰＤＮ全体のインピーダンスの増大が生じる可能性は否定できない。このようにＰＤＮのインピーダンスが大きくなると、電源の安定性が損なわれるため、これを注意深くコントロールすることが重要になってきている。
【００１２】
本発明は上述のような課題を解決するためになされたものであり、ＩＣデバイスの低電圧化、高速化に伴う電源の不安定化を効果的に抑制し得る構造を備えたＩＣデバイスソケットを提供することを目的としている。
【課題を解決するための手段】
【００１３】
上述の課題を解決するため、本発明に係るＩＣデバイス用ソケットは、基板と、複数の導電性コンタクトピンを備える。基板は、第１面と、該第１面に対向する第２面と、それぞれが該第１面と該第２面を連絡するとともにその内面に導電材料が設けられた複数の貫通孔とを有する。また、複数の導電性コンタクトピンは、それぞれの一部が複数の貫通孔のうちいずれかに挿入された状態で、該基板によって保持される。基板は、基材と、誘電体層と、第1及び第２導電層とを備える。基材は、上記第１面と、上記第２面と、上記複数の貫通孔を有する。誘電体層は、複数の貫通孔と交差した状態で基材の第１面及び第２面の間に設けられており、該基材よりも高い誘電率を有する。第1及び第２導電層は、基材の第１面から第２面に向かう方向に沿って、誘電体層を挟んでいる。
【００１４】
本願発明に係るＩＣデバイス用ソケットでは、上述のように、コンデンサを構成する誘電体層及び導電層とそれらを包埋する基材とにより実質一体物の基板が形成される。そのため、各導電性コンタクトピンとコンデンサとの距離は極めて短くなり、その結果、当該ＩＣデバイス用ソケットの性能を高めることができる。また、各導電性コンタクトピンは、基板に圧入等されることにより保持される。そのため、基板は各導電性コンタクトピンの支持体としても機能し、該各導電性コンタクトピンを支持するための他の部材が不要となる。
【００１５】
特に、本発明に係るＩＣデバイス用ソケットにおいて、第１及び第２導電体層のうち少なくともいずれかの、その最外周によって規定される面積は、第１面の最外周によって規定される面積よりも小さいことを特徴としている。
【００１６】
上記複数の導電性コンタクトピンは、複数の第１導電性コンタクトピンと、該複数の第１導電性コンタクトピンとは接続状態の異なる複数の第２導電性コンタクトピンを含む。すなわち、複数の第１導電性コンタクトピンは、それぞれの一部が複数の貫通孔のうちいずれかに挿入され、該一部が対応する導電材料に接触している。複数の第２導電性コンタクトピンは、それぞれの一部が複数の貫通孔のうち別のいずれかに挿入され、第１及び第２導電体層に非接触となっている。この非接触状態は、該一部が対応する導電材料に対して非接触となっているか、又は、該対応する導電材料が第１及び第２導電層に対して非接触となっている状態を意味する。この場合、第１導電層は、対応する導電材料を介して複数の第１導電性コンタクトピンのうちいずれかに電気的に接続される。一方、第２導電層は、対応する導電材料を介して複数の第１導電性コンタクトピンのうち別のいずれかに電気的に接続される。
【００１７】
以上のように本発明に係るＩＣデバイス用ソケットにおける複数の第１導電性コンタクトピンのそれぞれは、第１導電層のみに電気的に接続される第１グループ（例えば電源ピンのグループ）と、第２導電層のみに電気的に接続される第２グループ（例えばグラウンドピンのグループ）とに区分される。また、第１及び第２導電層の何れにも電気的に接続されない複数の第２導電性コンタクトピンのそれぞれは信号ピンとして機能することになる。
【００１８】
なお、本発明に係るＩＣデバイス用ソケットにおいて、第１及び第２導電体層のうち少なくともいずれかの最外周は、基板（又は基材）の第１面の最外周よりも２５μｍ以上内側に位置するのが好ましい。
【発明の効果】
【００１９】
本発明に係るＩＣデバイス用ソケットは、ＰＤＮの一回路要素として、交換可能な構造を有し、かつ、複数の導電性コンタクトピンを保持した基板内に任意に調節されたキャパシタンスを持つ。このように当該ＩＣデバイス用ソケットをＰＤＮの一回路要素に組み入れることにより、ＩＣデバイスの低電圧化、高速化に伴う電源の不安定化が効果的に抑制され得る。
【図面の簡単な説明】
【００２０】
【図１】本発明に係るＩＣデバイス用ソケットの一実施形態の構成を示す斜視図である。
【図２】図１に示されたＩＣデバイス用ソケットの、II−II線に沿った断面構造を示す図である。
【図３】図１に示されたＩＣデバイス用ソケットにおける基板の構成を示す平面図である。
【図４】図２に示された断面構造のうちIII部を拡大した図である。
【図５】電源層の面積を説明するための図である。
【図６】基板表面に対する電源層の第１配置例を示す図である。
【図７】基板表面に対する電源層の第２配置例を示す図である。
【図８】図３中のＶ部で示された貫通孔近傍の局部における導電層配置を立体的に示す図である。
【図９】本実施形態に係るＩＣデバイス用ソケットにおける基板の平面図であり、ピン配置と分割された導電層の位置関係の他の例を説明するための図である（その１）。
【図１０】本実施形態に係るＩＣデバイス用ソケットにおける基板の平面図であり、ピン配置と分割された導電層の位置関係の他の例を説明するための図である（その２）。
【図１１】本実施形態に係るＩＣデバイス用ソケットにおける基板の平面図であり、ピン配置と分割された導電層の位置関係の他の例を説明するための図である（その３）。
【図１２】本実施形態に係るＩＣデバイス用ソケットにおける基板の平面図であり、ピン配置と分割された導電層の位置関係の他の例を説明するための図である（その４）。
【発明を実施するための形態】
【００２１】
以下、本発明に係るＩＣデバイス用ソケットの各実施形態を、図１〜図１２を用いて詳細に説明する。なお、図面の説明において同一の要素には同一符号を付して重複する説明を省略する。
【００２２】
まず、本実施形態に係るＩＣデバイス用ソケットの基本構造について、図１〜図４を用いて詳細に説明する。
【００２３】
図１は、本発明に係るＩＣデバイス用ソケット１の一実施形態の構成を示す斜視図である。図２は、図１に示されたＩＣデバイス用ソケットの、II−II線に沿った断面構造を示す図である。また、図３は、図１に示されたＩＣデバイス用ソケット１における基板２の構成を示す平面図である。なお、図３中の矢印Ｌは、図２のII−II線に実質的に一致している。ＩＣデバイス用ソケット１は、基板２と、基板２に圧入等により保持された複数の導電性のコンタクトピン３と、基板２を支持するガイドボディ４とを備える。ガイドボディ４は、検査すべきＩＣデバイス（図示せず）を基板２上の所定位置に配置するためのガイド部又はガイド壁４１を有し、さらにＩＣデバイスを検査する検査装置（図示せず）の所定位置に、当該ＩＣデバイス用ソケット１を配置するための位置決め部（本実施形態では図２に示す位置決めピン４２）を有する。なお、ガイドボディ４は、必要に応じてＩＣデバイス用ソケット１に組み込まれる。また、基板２は、位置決め手段と協働して位置決めを行う孔や切欠きを有していてもよい。
【００２４】
図４は、図２に示された断面構造のうちIII部を拡大した図である。図４に示されたように、基板２は、ガラス繊維入りエポキシ樹脂等の誘電体からなる基材２１と、この基材２１に包埋された少なくとも１つ（図示例では４つ）の誘電体層２２〜２５（第１〜第４誘電体層）を有し、誘電体層の上面側及び下面側には銅等の導電層が形成されている。したがって、誘電体層とその両面上に形成された導電層は、協働してコンデンサを構成する。つまり、基板２は、基材２１を構成する材料（基材の一部）と、導電層と、誘電体層とを積層することにより構成されている。また、コンデンサの容量を高めるためには各誘電体層の誘電率は高い程好ましく、例えば誘電体層２２〜２５それぞれは、基材２１の誘電率よりも高い誘電率を有する高誘電体からなるのが好ましい。例えば、高誘電体としてスリーエム社製のEmbedded Capacitor Material（ＥＣＭ）が使用可能である。ＥＣＭは、高誘電材料を柔軟性のあるシート状に形成したものである。このような基板は、印刷回路板を作製する方法によって、作製することができる。
【００２５】
基板２を構成する材料、すなわち、基材２１の材料は、ガラス繊維の代わりに紙を含んでいてもよいし、エポキシ樹脂の代わりにフェノール樹脂やポリアミド樹脂を含んでもよい。また導電層を構成する材料として、銅以外に銀や金が使用されてもよい。誘電体層２２〜２５のそれぞれは、ポリマーを含んでもよい。好ましくは、誘電体２２〜２５のそれぞれは、ポリマーと複数の粒子とを含み、具体的には樹脂と粒子とを混合することによって作製される。好適な樹脂としては、エポキシ、ポリイミド、ポリフッ化ビニリデン、シアノエチルプルラン、ベンゾシクロブテン、ポリノルボルネン、ポリテトラフルオロエチレン、アクリレート、及びそれらの混合物が挙げられる。粒子は、誘電性（又は絶縁性）粒子を含み、その代表例としては、チタン酸バリウム、チタン酸バリウムストロンチウム、酸化チタン、チタン酸鉛ジルコニウム、及びそれらの混合物が挙げられる。
【００２６】
誘電体層２２〜２５それぞれの厚みは、例えば０．５μｍ以上とすることができ、１００μｍ以下とすることができる。各誘電体層の厚みはより薄い方が、キャパシタの静電容量を高くできるので好ましく、例えば１５μｍ以下、或いは１０μｍ以下とすることができる。ただし、各誘電体層の厚みはより厚い方が、接着強度の点からは好ましく、例えば１μｍ以上とすることができる。
【００２７】
また、誘電体の比誘電率は高い程好ましく、例えば１０以上、或いは１２以上とすることができる。比誘電率の上限には特に制限はないが、例えば１００以下、４０以下、或いは２０以下とすることができる。
【００２８】
また、誘電体層２２〜２５のそれぞれに対して高誘電率を有する材料を使用すると、隣接する２つのコンデンサ間の距離を小さくできるというメリットがある。２つのコンデンサが隣接すると、１つのコンデンサを構成する電源層と隣接する他のコンデンサを構成するグラウンド層（以下、ＧＮＤ層という）との間でも静電容量が構成される。静電容量を構成したい導電層間に高誘電体を使用すると、１つのコンデンサを構成する導電層間の距離と、２つのコンデンサの隣接距離とを同じにしても、１つのコンデンサが生じる静電容量が大きくなる。そのため、隣接するコンデンサ間の距離を相対的に短くすることができ、基板２の薄型化に貢献する。
【００２９】
誘電体層２２〜２５のそれぞれの両面に形成された導電層のうち、一方の導電層は当該ＩＣデバイス用ソケット１の電源ピンと電気的に接続された電源層を構成し、他方の導電層は当該ＩＣデバイス用ソケット１のグラウンドピン（以下、ＧＮＤピンという）と電気的に接続されたＧＮＤ層を構成する。詳細には、基板２のＩＣデバイス側の面（図２では上面）２６に最も近い第１誘電体層２２の上面２２１に第１電源層２２２が形成され、下面２２３に第１ＧＮＤ層２２４が形成される。同様に、第１誘電体層２２の直下に位置する第２誘電体層２３の上面２３１に第２電源層２３２が形成され、下面２３３に第２ＧＮＤ層２３４が形成される。さらに、基板２の検査装置側の面（図２では下面）２７に最も近い第４誘電体層２５の上面２５１に第４電源層２５２が形成され、下面２５３に第４ＧＮＤ層２５４が形成される。同様に、第４誘電体層２５の直上に位置する第３誘電体層２４の上面２４１に第３電源層２４２が形成され、下面２４３に第３ＧＮＤ層２４４が形成される。なお、図４の基本構造では、基板２の上面２６は、基材２１の上面と一致しており、基板２の下面２７は、基材２１の下面に一致している。
【００３０】
ここで、第１電源層２２２及び第３電源層２４２は実質同電位であり、第２電源層２３２及び第４電源層２５２は実質同電位である。同様に、第１ＧＮＤ層２２４及び第３ＧＮＤ層２４４は実質同電位であり、第２ＧＮＤ層２３４及び第４ＧＮＤ層２５４は実質同電位である。
【００３１】
なお、各誘電体層及びそれぞれの両面に形成された導電層は、基板２に全面的に配置される。したがって、基板２の面積と略等しい面積のコンデンサが形成可能である。
【００３２】
導電性コンタクトピン３のそれぞれは、基板２の上面２６又は下面２７に略垂直に基板２を貫通する。詳細には、基板２を構成する基材２１、各誘電体層及びそれぞれの両面に形成された導電層には、各導電性コンタクトピン３を圧入可能な貫通孔２８が形成されており、さらに、各貫通孔２８の内面には銅、金又は銀等の導電性材料２８１がメッキ等により形成されている。導電性材料２８１が導電層のいずれか１つに導通接続されることにより、貫通孔２８内に圧入された導電性コンタクトピン３のピンボディ３１は、該導電性コンタクトピン３が信号ピンである場合を除き、導電性材料２８１を介していずれかの導電層に電気的に接続されることになる。なお、信号ピン用の孔の内面にも導電性材料２８１を形成してもよいが、しなくてもよい。
【００３３】
各貫通孔２８の寸法は、該貫通孔内に保持された導電性コンタクトピン３が、検査装置の基板にＩＣデバイス用ソケット１を配置したときに生ずる当該導電性コンタクトピン３の内蔵バネの反力によって脱落しないように決定される。例えば、導電性コンタクトピン３の圧入保持力は０．１Ｎ以上であることが好ましい。また、各貫通孔２８の寸法は、導電性コンタクトピン３の保守・交換時等には貫通孔２８から導電性コンタクトピン３が比較的容易に抜き出すことができるように決定され、また、導電性コンタクトピン３を基板２から引き抜いたときに貫通孔２８内面の導電性材料２８１が剥離しないように決定される。例えば、導電性コンタクトピン３の圧入保持力は２．０Ｎ以下であることが好ましい。
【００３４】
導電性コンタクトピン３のそれぞれは、基板２に圧入保持される略円筒状のピンボディ３１と、該ピンボディ３１の一端（図示例では下端）から突出することで検査装置（図示せず）に電気的に当接すなわち導通接続可能な第１接触部３２と、ピンボディ３１の他端（図示例では上端）から突出することでＩＣデバイス（図示せず）に電気的に当接すなわち導通接続可能な第２接触部３３とを有する。導電性コンタクトピン３としては、種々の形態が適用可能であるが、例えば、スプリングプローブと呼ばれるタイプのように、両接触部３２、３３がピンボディ３１に対してスプリング等（図示せず）によってピンボディ３１の軸方向に変位可能なものが好適である。
【００３５】
導電性コンタクトピン３のピンボディ３１は、円筒状であることが好ましい。このような形状を有する導電性コンタクトピン３の場合、ピンボディ３１の外周表面と貫通孔２８とが広い面積で接するので、当該導電性コンタクトピン３を貫通孔２８に対して略同軸上に配置することが容易になる。さらに、導電性材料２８１と導電性コンタクトピン３との接触面積が増えるため、電気的に安定した接続を実現できる。
【００３６】
導電性コンタクトピン３は、上述の電源層に電気的に接続される電源ピンのグループと、ＧＮＤ層に接続されるＧＮＤピンのグループと、いずれの層にも接続されない信号ピンのグループとに分類される。例えば、図３に示されたように、導電性コンタクトピン３ｂ、３ｉのそれぞれは、第１電源層２２２及び第３電源層２４２の双方に接続されており、第１電源ピンとして機能する。導電性コンタクトピン３ｃ、３ｆのそれぞれは、第２電源層２３２及び第４電源層２５２の双方に接続されており、第２電源ピンとして機能する。同様に、導電性コンタクトピン３ａ、３ｈのそれぞれは、第１ＧＮＤ層２２４及び第３電源層２４４の双方に接続されており、第１ＧＮＤピンとして機能する。導電性コンタクトピン３ｄ、３ｇのそれぞれは、第２ＧＮＤ層２３４及び第４電源層２５４の双方に接続されており、第２ＧＮＤピンとして機能する。また、導電性コンタクトピン３ｅはいずれの導電層にも接続されておらず、信号ピンとして機能する。
【００３７】
本基本構造では、コンデンサを構成する各誘電体層及びそれぞれの両面に形成された導電層とそれらを包埋する基材とにより実質一体物の基板２が形成されている。したがって、導電性コンタクトピン３とコンデンサとの距離を極めて短くすることができ、当該ＩＣデバイス用ソケット１の性能を高めることができる。また、導電性コンタクトピン３のそれぞれは、基板２に摩擦力によって保持（好ましくは圧入）されている。そのため、基板２は導電性コンタクトピン３の支持体としても作用し、導電性コンタクトピン３を支持するための他の部材が不要になる。つまり、導電性コンタクトピン３は、実質的に基板２のみによって保持及び位置決めされる。また、高誘電体からなる誘電体層を使用することにより、基板２のさらなる薄型化が図られる。
【００３８】
図４に示されたように、基板２は高誘電体（誘電体層）を挟む電源層とＧＮＤ層とで構成されるコンデンサを、基板２の上面２６及び下面２７（基材２１の上面及び下面にぞれぞれ一致）に成るべく近い位置（すなわち表層側）に具備することが好ましい。この理由は、基板２の表面と導電層との距離が小さい方が、ＩＣデバイス検査時において良好な電源の安定性が得られるからである。より具体的に言えば、基板２の上面２６と第１及び第２誘電体層２２、２３との距離が短い程、検査対象であるＩＣデバイスの入力感度が上昇する。したがって、第１及び第２誘電体層２２、２３は、基板２の上面２６と下面２７の中間点を基準にして、該上面２６側に配置されるのが好ましい。また、第３及び第４誘電体層２４、２５は、基板２の上面２６と下面２７の中間点を基準にして、該下面２７側に配置されるのが好ましい。本基本構造では、基板２が電源層とＧＮＤ層とに挟まれた高誘電体からなる誘電体層を内包した実質一体物として構成されている。そのため、コンデンサを基板２の表面近傍に配置した構成が容易に実現可能になり、より正確なＩＣデバイスの検査が実現できる。
【００３９】
上述のように、導電性コンタクトピン３は実質的に基板２のみによって保持される。そのため、コンデンサを基板２内における任意の位置に配置することが可能になる。また、基板２は、その厚さ方向の中心付近に、誘電体層とその両面に形成された導電層とからなるコンデンサをさらに備えてもよい。
【００４０】
導電性コンタクトピン３の長さは、電気特性等の観点からは短い方が好ましい。しかしながら、導電性コンタクトピン３の長さが短い程、ピン交換の作業性や組立性は落ちることになる。これに対し、本基本構造によれば、上記基板２の構成とキャパシタンス値のコントロールにより、所望の周波数以下での電気特性に関しては実際より短いポゴピンが使用された場合と同様の効果が得られるので、比較的長い導電性コンタクトピン３を使用しても当該ＩＣデバイス用ソケット１の性能低下を考慮する必要はない。
【００４１】
ピンボディ３１の長さが基板２の厚さよりも長ければ、結果的に導電性コンタクトピン３も長くなって電気特性が低下する。一方、ピンボディ３１の長さが基板２の厚さよりも短すぎてピンボディ３１の軸方向端部がある導電層よりも基板厚さ方向について基板内部側に位置する場合、導電性コンタクトピン３からその導電層に至る経路が複雑になってＩＣデバイス用ソケットの性能低下につながる。したがって、各導電性コンタクトピン３のピンボディ３１の軸方向長さは、基板２の厚さと概ね同等であることが好ましい。
【００４２】
加えて、本発明の基本構造を有する、上述のＩＣデバイス用ソケット１は、一例として、４つの誘電体層２２〜２５（それぞれの両面には電源層及びＧＮＤ層が形成されている）が基材２１の一部を介して積層された構造を備える。この構成によれば、例えば第１電源層２２２と第２電源層２２４とで、異なる電位設定が可能なことから、当該ＩＣデバイス用ソケット１によっても、１つのパッケージ内において異なる電源設定及び又はグラウンド設定が可能である。
【００４３】
上述のように本発明の基本構造においても、誘電体層を電源層及びＧＮＤ層で挟むことにより基板２内にコンデンサ機能を実現しており、より高い周波数での信号伝送効率を向上させるため、当該ＩＣデバイス用ソケット１を含むＰＤＮにおける電源系と及びグラウンド経路のインピーダンスをある程度低く抑えることは可能である。しかしながら、ＩＣデバイスの低電圧化、高速化に伴う電源の安定化をより効果的に向上させるため、本発明に係るＩＣデバイス用ソケットは、基板２内のコンデンサ機能を実現する構造を利用して、任意に調節されたキャパシタンス値を実現する。すなわち、当該ＩＣデバイス用ソケットは、ＩＣデバイスへの電源供給を担うＰＤＮに組み込み可能な構造を有するため、ＰＤＮ全体のインピーダンスをコントロールする主要素として当該ＩＣデバイス用ソケットは機能し得る。
【００４４】
例えば、インダクタンスＬと抵抗Ｒからなるインピーダンスは式（Ｒ＋ｊωＬ）で与えられるが、キャパシタンスＣが直列に接続されるとインピーダンスは式（Ｒ＋ｊωＬ＋1/（ｊωＣ））で与えられる（ω＝２πｆ、ｆは周波数）。このキャパシタンスＣの追加により、低い周波数ではインピーダンスに対するキャパシタンスの影響が支配的となる一方で、高い周波数ではインピーダンスに対するインダクタンスの影響が支配的となる。上記式から分かるように、複数のキャパシタンスＣと複数のインダクタンスＬからなる回路では、周波数に対して複雑な振舞を示すことになる。したがって、複数の異なった値のキャパシタンスを追加することにより、広い周波数範囲においてインピーダンスの制御が可能になる。
【００４５】
従来、低い周波数領域でのＰＤＮのインピーダンスのみにキャパシタンスが影響するときは、一つのキャパシタンスを追加するだけですんだが、広い周波数領域において、所望のインピーダンス値以下に抑えるためにはより精密な制御が必要となる。
【００４６】
なお、平行平板コンデンサのキャパシタンスはε*（Ｓ／ｄ）で与えられるため（Ｓは面積、ｄは平板導体間距離、εは誘電率）、できるだけ広い面積をとることにより大きいキャパシタンス値を得ることができる。ただし、精密な制御をするためには、この面積を変更することによりキャパシタンス値を変えることができる。
【００４７】
以上の技術的考察に鑑み、本発明に係るＩＣデバイス用ソケットでは、誘電体層を挟む電源層及びＧＮＤ層のうち少なくともいずれかの、その最外周で規定される面積が、所望のキャパシタンス値が得られるよう、基板２（又は基材２１）の上面２６（又は下面２７）の、その最外周で規定される面積よりも小さく設定される。
【００４８】
なお、単純化のため、以下に説明される一例では、基板２の上面２６又は下面２７に対して電源層が基板２の上面２６又は下面２７に対して小さな面積を有する一方、該電源層と誘電体層を介してコンデンサを構成するＧＮＤ層が基板２の上面２６又は下面２７と一致した面積を有するものとする。
【００４９】
図５は、電源層の面積を説明するための図である。図３に示された平面図におけるIV部に相当する電源層２１０１の一部の構成を示す平面図である。図５に示されたように、電源層２１０１は、基板２に設けられた貫通孔２８に相当する位置に、それぞれ直径の異なる２種類の開口２８０ａ、２８０ｂが設けられている。なお、電源層２１０１に設けられた、これら２種類の開口２８０ａ、２８０ｂは、図５中の矢印Ｌ１に沿った方向に配置されており、この矢印Ｌ１は、図３中の線Ｌに一致している。開口２８０ａは、貫通孔２８の直径と略一致した直径を有しており、より詳細には、該貫通孔２８の内面に形成された導電材料２８１と当該電源層２１０１との間で十分に電気的接触状態が維持できる程度の開口径を有する。一方、開口２８０ｂは、貫通孔２８の直径よりも大きな直径を有しており、より詳細には、該貫通孔２８の内面に形成された導電材料２８１と当該電源層２１０１との間で十分に電気的分離状態が維持できる程度、例えば貫通孔２８の直径よりも５０μｍ程度大きな開口径を有する。
【００５０】
なお、ＧＮＤ層も、上述の電源層２１０１と同様に、直径の異なる２種類の開口を有する平面形状を有する。
【００５１】
図５に示された例では、電源層２１０１は上述の基本構造のように基板２面の全面に配置されない。すなわち、ＧＮＤ層が基板２の全面に配置されている図５の例では、基板２の上面２６から下面２７に向かう方向に沿って見たときに、ＧＮＤ層と電源層２１０１とが重なり合う領域（コンデンサを構成する領域）の面積は、当該電源層２１０１の面積を変更することにより調節される。具体的に電源層２１０１の面積は、該電源層２１０１の最外周を示す実線Ｓ２２２で囲まれた領域の面積で規定される。なお、実線Ｓ２２２で囲まれた領域内には開口２８０ａ、２８０ｂが存在するが、これらが占める面積は、当該電源層２１０１の面積を規定する上で考慮しないものとする。
【００５２】
次に、基板２に対する電源層の配置例について図６及び図７を用いて説明する。まず、図６に示された第１配置例では、電源層２１０２の平面形状は基板２の相似形であるが、電源２１０２の、その最外周で規定される面積は、基板２の上面２６又は下面２７の、その最外周（図６中の実線）で規定される面積よりも小さくなっている。すなわち、電源層２１０２の最外周は、基板２の最外周（図６中の実線）よりも２５μｍ以上基板２の内側に位置する。
【００５３】
高誘電率の誘電体層を２枚の導電層で挟み込む構造により平行平板コンデンサを構成する場合、２枚の導電層間距離は小さいほどキャパシタンス値を大きく取ることができる。そこで、幅広い範囲でキャパシタンス値を変化させるためには、導電層間距離が小さい平行平板コンデンサを利用することになる。ところが、基板製造工程において、基板の外形をルータや金型により機械的に形成する場合や、ドリルにより基板に穴あけを行う場合に不具合が生じる可能性がある。すなわち、２枚の導電層両方のエッジが基板の外周面に接すると、基板外形を形成する工程でこれら２枚の導電層がショートする恐れがある。対策としては、導電層の最外周を基板の最外周の内側にオフセットすることで基板製造の歩留まりが向上する。さらに、基板製造工程において、導電層を平面成形した後に、各導電層を誘電体層に熱圧着することによりコンデンサを形成する場合や、ドリルで基板に穴あけを行う場合についても別の不具合が生じる可能性がある。すなわち、誘電体層を挟み込む２枚の導電層間の位置ずれを完全になくすことはできない。そのため、導電層の最外周は、２５μｍ以上、好ましくは５０μｍ以上、基板の最外周から内側に設定されるのが有効である。
【００５４】
また、図７に示された例では、電源層２１０３の平面形状は基板２とは異なる形状を有する。また、電源層２１０３は、導電性コンタクトピン３は配置される全領域を含まなくともよい。この図７に示された例でも、電源２１０３の、その最外周で規定される面積は、基板２の上面２６又は下面２７の、その最外周（図７中の実線）で規定される面積よりも小さくなっている。
【００５５】
上述のような平面形状を有する電源層とＧＮＤ層の配置関係の一例を図８に示す。なお、図８は、図３中のＶ部で示された貫通孔近傍の局部における導電層配置を立体的に示す図であって、信号ピンとして機能する導電性コンタクトピン３が挿入された貫通孔近傍の構造を示している。また、図８には、誘電体層の他、基材の一部を構成する絶縁材料は省略されている。
【００５６】
図８に示されたように、信号ピンとして機能する導電性コンタクトピン３が挿入された貫通孔２８の内面には導電材料２８１が設けられており、この導電材慮２８１の位置には、誘電体層を挟んで配置された電源層２１０４の開口２８０ａとＧＮＤ層２２０１の開口２８０ｂが位置している。この構成により、電源層２１０４は導電材料２８１と電気的に接触することとなり、ＧＮＤ層２２０１は、開口２８０ｂを介して導電材料２８１と電気的に分離された構造が実現されている。このように配置された電源層２１０４とＧＮＤ層２２０１により構成されるコンデンサのキャパシタンス値は、基板２の上面２６から下面２７に向かって見たとき（貫通孔２８の中心軸ＡＸに沿った方向）、これらの電源層２０１４とＧＮＤ層２２０１の重なり合う領域ＡＲの面積によって調節される。
【００５７】
なお、以上の実施形態では、ＧＮＤ層を基板２の全面に配置する一方、電源層の面積のみ調節することにより、当該ＩＣデバイス用ソケット１の有するキャパシタンス値が調節されている。しかしながら、このような実施形態に限定されることなく、本願発明に係るＩＣデバイス用ソケットは、電源層を基板２の全面に配置する一方、ＧＮＤ層の面積を調節する構成によっても実現可能である。例えば、電源層及びＧＮＤ層の双方が、基板２の上面２６又は下面２７よりも小さい面積を有していてもよいのは言うまでもない。さらに、電源層とＧＮＤ層の面積は、必ずしも異なっている必要はない。基板２の上面２６又は下面２７よりも小さい面積を有していれば、コンデンサを構成する電源層とＧＮＤ層の面積は一致していてもよい。
【００５８】
以上のように、本願発明に係るＩＣデバイス用ソケットは、ＩＣデバイスへの電源供給用ＰＤＮの一回路要素として、交換可能な構造を有し、かつ、複数の導電性コンタクトピンを保持した基板内に任意に調節されたキャパシタンスを持つことがかのうである。このように当該ＩＣデバイス用ソケットをＰＤＮの一回路要素に組み入れることにより、ＩＣデバイスの低電圧化、高速化に伴う電源の不安定化が効果的に抑制され得る。
【００５９】
さらに、本発明に係るＩＣデバイス用ソケット１において、基板２に保持される導電性コンタクトピン３の配置は、図３、図６及び図７に示されたような矩形形状には限定されず、種々の配置パターンが採用可能である。また、採用される導電性コンタクトピン３の配列パターンによって分割される導電層（電源層及び／又はＧＮＤ層）の面積及び形状の任意に設定される。例えば、その一例を図９〜図１２に示す。なお、図９〜図１２は、それぞれ、本実施形態に係るＩＣデバイス用ソケットにおける基板の平面図であり、ピン配置と分割された導電層の位置関係の他の例を説明するための図である。また、これら図９〜図１２は、図６及び図７の例に倣って、基板２と導電層に相当する要素（一つの誘電体層の一方の面に設けられた導電層）の位置関係が示されている。
【００６０】
図９に示された例において、基板２ａには、矩形外周と矩形内周とで挟まれた矩形リング領域に導電性コンタクトピン３が配置されており、基板２ａ内に配置される導電層は、絶縁領域２９００ａを介して水平方向に、２つの分割領域２１０５ａ、２１０５ｂに分割され、それぞれが異なる電位に設定可能になっている。また、これら分割領域２１０５ａ、２１０５ｂは、いずれも基板２の上面２６又は下面２７よりも小さい面積を有し、その形状は任意に設定され得る。
【００６１】
また、図１０に示された例において、基板２ｂには、内側矩形領域に導電性コンタクトピン３が配置されるとともに、該内側矩形領域を取り囲む矩形リング領域にも導電性コンタクトピン３が配置されている。この場合、基板２ｂ内に配置される導電層は、例えば絶縁領域２９００ｂを介して分割領域２１０６ｂを分割領域２１０６ａが取り囲むように分割されてもよく、それぞれが異なる電位に設定可能になっている。また、これら分割領域２１０６ａ、２１０６ｂは、いずれも基板２の上面２６又は下面２７よりも小さい面積を有し、その形状は任意に設定され得る。
【００６２】
図１１に示された例において、基板２ｃには、矩形領域の最外周に沿って導電性コンタクトピン３が配置されている。この場合、基板２ｃ内に配置される導電層は、例えば絶縁領域２９００ｃを介して、導電性コンタクトピン３の配列に沿った形状の分割領域２１０７ａ、２１０７ｂに分割され、それぞれが異なる電位に設定可能になっている。また、これら分割領域２１０７ａ、２１０７ｂは、いずれも基板２の上面２６又は下面２７よりも小さい面積を有し、その形状は任意に設定され得る。
【００６３】
さらに、図１２に示された例において、基板２ｄには、所定距離だけ離間した状態で２列に導電性コンタクトピン３が配置されている。この場合、基板２ｄ内に配置される導電層は、例えば絶縁領域２９００ｄを介して各列に対応した分割領域２１０８ａ、２１０８ｂに分割領域されてもよく、それぞれが異なる電位に設定可能になっている。また、これら分割領域２１０８ａ、２１０８ｂは、いずれも基板２の上面２６又は下面２７よりも小さい面積を有し、その形状は任意に設定され得る。
【符号の説明】
【００６４】
１…ＩＣデバイス用ソケット、２、２ａ、２ｂ、２ｃ、２ｄ…基板、２１…基材、２２〜２５…誘電体層、２２２、２３２、２４２、２５２、２１０１〜２１０４、２１０５ａ、２１０５ｂ、２１０６ａ、２１０６ｂ、２１０７ａ、２１０７ｂ、２１０８ａ、２１０８ｂ…電源層、２２４、２３４、２４４、２５４、２２０１…ＧＮＤ層、２８…貫通孔、３、３ａ〜３i…導電性コンタクトピン、３１…ピンボディ、３２…第１接触部、３３…第２接触部、４…ガイドボディ、２９００ａ、２９００ｂ、２９００ｃ、２９００ｄ…絶縁領域。
【図１】
2018021914.tif 000003
【図２】
2018021914.tif 000004
【図３】
2018021914.tif 000005
【図４】
2018021914.tif 000006
【図５】
2018021914.tif 000007
【図６】
2018021914.tif 000008
【図７】
2018021914.tif 000009
【図８】
2018021914.tif 000010
【図９】
2018021914.tif 000011
【図１０】
2018021914.tif 000012
【図１１】
2018021914.tif 000013
【図１２】
2018021914.tif 000014
【手続補正書】
【提出日】平成29年8月4日(2017.8.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１面と、該第１面に対向する第２面と、それぞれが該第１面と該第２面を連絡するとともにその内面に導電材料が設けられた複数の貫通孔と、を有する基板と、
それぞれの一部が前記複数の貫通孔のうちいずれかに挿入された複数の導電性コンタクトピンと、を備えたＩＣ用ソケットであって、
前記基板は、
前記第１面と、前記第２面と、前記複数の貫通孔と、を有する基材と、
前記複数の貫通孔と交差した状態で前記基材の第１面及び第２面の間に設けられた誘電体層であって、該基材よりも高い誘電率を有する誘電体層と、
前記基材の第１面から第２面に向かう方向に沿って、前記誘電体層を挟む第１及び第２導電体層と、を備え、
前記複数の導電性コンタクトピンは、
それぞれの一部が前記複数の貫通孔のうちいずれかに挿入され、該一部が対応する導電材料に接触された複数の第１導電性コンタクトピンと、
それぞれの一部が前記複数の貫通孔のうち別のいずれかに挿入され、該一部が対応する導電材料に非接触となっているか、又は、該対応する導電材料が前記第１及び第２導電層に非接触となっている複数の第２導電性コンタクトピンと、を含み、
前記第１導電層は、対応する導電材料を介して前記複数の第１導電性コンタクトピンのうち少なくともいずれかに電気的に接続される一方、前記第２導電層は、対応する導電材料を介して前記複数の第１導電性コンタクトピンのうち少なくとも別のいずれかに電気的に接続されており、
前記第１及び第２導電体層は、第１面から第２面に向かう方向に沿ってみたときにオフセットされている、
ＩＣデバイス用ソケット。
【請求項２】
前記第１導電体層及び前記第２導電体層の少なくとも一つは、前記第１面から前記第２面に向かう方向から見て前記複数の導電性コンタクトピンのうちの一部の導電性コンタクトピンのみと重複する、請求項１記載のＩＣデバイス用ソケット。
【請求項３】
前記第１及び第２導電体層のうち少なくともいずれかの最外周は、前記第１面の最外周よりも内側に位置することを特徴とする請求項１記載のＩＣデバイス用ソケット。
【請求項４】
前記第１及び第２導電層間のキャパシタンスは、該第１面から該第２面を見たときに該第１導電層と該第２導電層の重なり合う部分の面積を変えることにより制御されることを特徴とする請求項１記載のＩＣデバイス用ソケット。
【請求項５】
前記基板を支持するガイドボディであって、検査すべきＩＣデバイスを前記基板上の所定位置に配置するためのガイド部と、前記ＩＣデバイスを検査する検査装置の所定位置に当該ＩＣデバイス用ソケットを配置するための位置決め部とを有するガイドボディを更に備えたことを特徴とする請求項１記載のＩＣデバイス用ソケット。