(57)【要約】【課題】新規な構成により降圧チョッパを駆動する、起動性が良い電源回路を提供する。【解決手段】電源回路は、発電装置からの電力を一時的に貯蔵しておくための一次コンデンサと、負荷に供給する電力を貯蔵しておくための蓄電素子と、一次コンデンサ内の電力で蓄電素子を充電するための降圧チョッパと、一次コンデンサの両端間の電圧が両端間に印加される第１状態と当該電圧が両端間に印加されない第２状態とを取るように一次コンデンサと接続された二次コンデンサと、二次コンデンサを電源として動作する制御回路であって、一次コンデンサの両端間の電圧が第１規定電圧未満である場合に、降圧チョッパを駆動せずに、二次コンデンサに第１状態を取らせ、一次コンデンサの両端間の電圧が第１規定電圧以上である場合に、二次コンデンサに第２状態を取らせるとともに、降圧チョッパの駆動により一次コンデンサ内の電力で蓄電素子を充電する制御回路とを備える。【選択図】図１
2018068013.tif 000002
【特許請求の範囲】
【請求項１】
発電装置からの電力を一時的に貯蔵しておくための一次コンデンサと、
負荷に供給する電力を貯蔵しておくための蓄電素子と、
前記一次コンデンサに蓄えられた電力で前記蓄電素子を充電するための降圧チョッパと、
前記一次コンデンサの両端間の電圧が両端間に印加される第１状態と、前記一次コンデンサの両端間の電圧が両端間に印加されない第２状態とを取るように、前記一次コンデンサと接続された二次コンデンサと、
前記二次コンデンサを電源として動作する制御回路であって、前記一次コンデンサの両端間の電圧が第１規定電圧未満である場合に、前記降圧チョッパを駆動することなく、前記二次コンデンサに前記第１状態を取らせ、前記一次コンデンサの両端間の電圧が前記第１規定電圧以上である場合に、前記二次コンデンサに前記第２状態を取らせるとともに、前記降圧チョッパを駆動することにより前記一次コンデンサに蓄えられた電力で前記蓄電素子を充電する制御回路と、
を備えることを特徴とする電源回路。
【請求項２】
前記二次コンデンサは、前記降圧チョッパの出力で充電されるように前記降圧チョッパと接続されており、
前記蓄電素子は、前記降圧チョッパの出力による充電をＯＮ／ＯＦＦするための第１スイッチを介して前記降圧チョッパと接続されており、
前記二次コンデンサの正側の端子と前記一次コンデンサの正側の端子との間の接続をＯＮ／ＯＦＦするための第２スイッチを、さらに備え、
前記制御回路は、前記一次コンデンサの両端間の電圧が前記第１規定電圧未満である場合に、前記降圧チョッパを駆動することなく、前記二次コンデンサの状態が前記第１状態となるように前記第２スイッチを制御すると共に、前記降圧チョッパの出力で前記蓄電素子が充電されないように前記第１スイッチを制御し、前記一次コンデンサの両端間の電圧が第１規定電圧以上である場合に、前記二次コンデンサの状態が前記第２状態となるように前記第２スイッチを制御すると共に、前記降圧チョッパの出力で前記蓄電素子が充電されるように前記第１スイッチを制御する
ことを特徴とする請求項１に記載の電源回路。
【請求項３】
前記二次コンデンサの両端間の電圧が、前記制御回路を動作させるのに必要な電圧未満の既定電圧まで低下したときに、前記一次コンデンサを放電させて前記一次コンデンサの両端間の電圧を低下させるリセット回路を、さらに備える
ことを特徴とする請求項１又は２に記載の電源回路。
【請求項４】
前記制御回路は、前記一次コンデンサの両端間の電圧が前記第１規定電圧以上であった場合には、前記一次コンデンサから電力が供給され、前記一次コンデンサの両端間の電圧が前記第１規定電圧未満であった場合には、前記一次コンデンサの両端間からの電力供給が停止される少なくとも１つの回路を含む
ことを特徴とする請求項１から３のいずれか一項に記載の電源回路。
【請求項５】
前記制御回路は、前記一次コンデンサの両端間の電圧に応じて前記降圧チョッパを駆動することにより前記一次コンデンサに蓄えられた電力で前記蓄電素子を充電する、
ことを特徴とする請求項１から４のいずれか一項に記載の電源回路。
【請求項６】
前記発電装置から入力された交流電圧を直流電圧に変換して前記一次コンデンサに供給する整流回路を、さらに備える
ことを特徴とする請求項１から５のいずれか一項に記載の電源回路。
【請求項７】
前記蓄電素子と前記負荷の間に挿入されて、前記負荷への電力供給のＯＮ／ＯＦＦを行う第３スイッチと、
前記蓄電素子の出力電圧が所定電圧以下である場合に、前記第３スイッチを制御して前記負荷への電力供給を停止する出力制御回路と、
を、さらに備える
ことを特徴とする請求項１から６のいずれか一項に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路に係り、特に、発電装置によって発電された高電圧、低電流の電力を、負荷（電子回路）を動作させるための低電圧に変換する電源回路に関する。
電源回路に関する。
【背景技術】
【０００２】
エレクトレット振動発電装置のような微小電力を発電する発電装置からの高電圧を、負荷（電子回路）を動作させるための低電圧に変換する電源回路が知られている。
【０００３】
そのような電源回路には、発電装置からの電力を一旦小容量の入力側コンデンサに蓄えて、降圧チョッパにより、入力側コンデンサに蓄えられた電力で大容量の出力側コンデンサを充電する構成が採用されている。そして、降圧チョッパの駆動に必要とされる電力を入力側コンデンサから取ると、電圧が高いが故に、発電装置から電源回路に供給された電力が無駄に消費されてしまうことになる。そのため、降圧チョッパを駆動するための電力を出力側コンデンサから取ることが提案されている。
【０００４】
具体的には、入力側コンデンサの電圧から定電流を生成する第１定電流回路と、出力側コンデンサの電圧から定電流を生成する第２定電流回路とを設け、出力側コンデンサの電圧が低い場合には、第１定電流回路からの電流で降圧チョッパを駆動し、出力側コンデンサの電圧が高い場合には、第２定電流回路からの電流で降圧チョッパを駆動することが提案されている（特許文献１参照）。また、入力側コンデンサの電圧が所定電圧となるまで、出力側コンデンサと入力側コンデンサとを同時に充電し、入力側コンデンサの電圧が所定電圧となったときに、出力側コンデンサを入力側コンデンサから切り離して、出力側コンデンサの電圧で降圧チョッパを駆動することも提案されている（非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−３３４９４号公報
【非特許文献】
【０００６】
【非特許文献１】Stefano Stanzione, et al. “A 500nW Batteryless Integrated Electrostatic Energy Harvester Interface Based on a DC-DC Converter with 60V Maximum Input Voltage and Operating From 1μW Available Power, Including MPPT and Cold Start”，ISSCC 2015 20.8
【発明の概要】
【発明が解決しようとする課題】
【０００７】
大容量の出力側コンデンサを入力側コンデンサと同時に充電するためには、出力側コンデンサの容量にほぼ比例した時間が必要とされる。そのため、非特許文献１記載の構成により、起動性が良い電源回路を得ることは困難である。
【０００８】
そこで、本発明の課題は、新規な構成により降圧チョッパを駆動する、起動性が良い電源回路を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の電源回路は、発電装置からの電力を一時的に貯蔵しておくための一次コンデンサと、負荷に供給するための電力を貯蔵しておくための蓄電
素子と、前記一次コンデンサに蓄えられた電力で前記蓄電素子を充電するための降圧チョッパと、前記一次コンデンサの両端間の電圧が両端間に印加される第１状態と、前記一次コンデンサの両端間の電圧が両端間に印加されない第２状態とを取るように、前記一次コンデンサと接続された二次コンデンサと、前記二次コンデンサを電源として動作する制御回路であって、前記一次コンデンサの両端間の電圧が第１規定電圧未満である場合に、前記降圧チョッパを駆動することなく、前記二次コンデンサに前記第１状態を取らせ、前記一次コンデンサの両端間の電圧が前記第１規定電圧以上である場合に、前記二次コンデンサに前記第２状態を取らせるとともに、前記降圧チョッパを駆動することにより前記一次コンデンサに蓄えられた電力で前記蓄電素子を充電する制御回路と、を備える。
【００１０】
すなわち、本発明の電源回路は、制御回路の電源として機能する二次コンデンサを、蓄電素子とは別に備えている。そして、制御回路の電源として機能させるために必要とされる容量は、負荷の電源として機能させるために必要とされる容量よりも少なくて良い。従って、二次コンデンサに第１状態を取らせると、二次コンデンサの端子間の電圧は、短時間のうちに、第１規定電圧まで上昇する。そして、二次コンデンサの端子間の電圧が、第１規定電圧まで上昇すれば、降圧チョッパを用いて、一次コンデンサに蓄えられた電力で効率的に蓄電素子を充電できる。従って、上記構成を採用しておけば、起動性が良い電源回路を得ることが出来る。
【００１１】
本発明の電源回路の具体的な回路構成としては、様々なものを採用することが出来る。例えば、本発明の電源回路に、前記二次コンデンサは、前記降圧チョッパの出力で充電されるように前記降圧チョッパと接続されており、前記蓄電素子は、前記降圧チョッパの出力による充電をＯＮ／ＯＦＦするための第１スイッチを介して前記降圧チョッパと接続されており、前記二次コンデンサの正側の端子と前記一次コンデンサの正側の端子との間の接続をＯＮ／ＯＦＦするための第２スイッチを、さらに備え、前記制御回路は、前記一次コンデンサの両端間の電圧が前記第１規定電圧未満である場合に、前記降圧チョッパを駆動することなく、前記二次コンデンサの状態が前記第１状態となるように前記第２スイッチを制御すると共に、前記降圧チョッパの出力で前記蓄電素子が充電されないように前記第１スイッチを制御し、前記一次コンデンサの両端間の電圧が第１規定電圧以上である場合に、前記二次コンデンサの状態が前記第２状態となるように前記第２スイッチを制御すると共に、前記降圧チョッパの出力で前記蓄電素子が充電されるように前記第１スイッチを制御する構成を採用することが出来る。
【００１２】
また、上記構成を有する本発明の電源回路では、二次コンデンサに第２状態を取らせた後に、二次コンデンサの両端間の電圧が制御回路を動作させるのに必要な電圧未満となることが考えられる。具体的には、例えば、二次コンデンサに第２状態を取らせた後、発電装置からの入力電力が制御回路の消費電力を下回る状況が長時間に亘って継続した場合、二次コンデンサの両端間の電圧が制御回路を動作させるのに必要な電圧未満となってしまう。そして、制御回路が動作しないと、発電装置からの電力を充電素子側に供給することが出来ないので、両端間の電圧が低下した二次コンデンサの再充電を可能とするために、本発明の電源回路に、前記二次コンデンサの両端間の電圧が、前記制御回路を動作させるのに必要な電圧未満の既定電圧まで低下したときに、前記一次コンデンサを放電させて前記一次コンデンサの両端間の電圧を低下させるリセット回路を、付加しておいても良い。
【００１３】
さらに、二次コンデンサを電源として利用して動作する制御回路が、二次コンデンサの両端間の電圧が常時供給される回路である必要はない。制御回路は、例えば、前記一次コンデンサの両端間の電圧が、前記第１規定電圧以上であった場合には、前記一次コンデンサから電力が供給され、前記一次コンデンサの両端間の電圧が前記第１規定電圧未満であった場合には、前記一次コンデンサの両端間からの電力供給が停止される少なくとも１つの回路を含むものであっても良い。
【００１４】
また、制御回路の降圧チョッパの具体的な制御内容は、特に限定されない。例えば、制御回路として、前記一次コンデンサの両端間の電圧に応じて前記降圧チョッパを駆動することにより前記一次コンデンサに蓄えられた電力で前記蓄電素子を充電する回路を採用しておくことが出来る。
【００１５】
また、電源回路は、直流発電装置からの直流電圧が一次コンデンサに供給される回路として実現しても、前記発電装置から入力された交流電圧を直流電圧に変換して前記一次コンデンサに供給する整流回路を、さらに備えた回路として実現しても良い。
【００１６】
また、電源回路に、前記蓄電素子と前記負荷の間に挿入されて、前記負荷への電力供給のＯＮ／ＯＦＦを行う第３スイッチと、前記蓄電素子の出力電圧が所定電圧以下である場合に、前記第３スイッチを制御して前記負荷への電力供給を停止する出力制御回路とを、付加しておいても良い。
【発明の効果】
【００１７】
本発明によれば、新規な構成により降圧チョッパを駆動する、起動性が良い電源回路を提供することが出来る。
【図面の簡単な説明】
【００１８】
【図１】図１は、本発明の第１実施形態に係る電源回路の概略構成図である。
【図２Ａ】図２Ａは、第１規定電圧が第３規定電圧未満である場合における第１実施形態に係る電源回路の動作を説明するためのタイムチャートである。
【図２Ｂ】図２Ｂは、第３規定電圧が第１規定電圧未満である場合における第１実施形態に係る電源回路の動作を説明するためのタイムチャートである。
【図３】図３は、第１実施形態に係る電源回路の回路構成例の説明図である。
【図４】図４は、第１実施形態に係る電源回路の別の回路構成例の説明図である。
【図５】図５は、本発明の第２実施形態に係る電源回路の概略構成図である。
【図６】図６は、第２実施形態に係る電源回路の回路構成例の説明図である。
【図７】図７は、各実施形態に係る電源回路の変形例の説明図である。
【図８】図８は、各実施形態に係る電源回路の変形例の説明図である。
【発明を実施するための形態】
【００１９】
以下、図面に基づいて、本発明の実施の形態を説明する。尚、以下で説明する実施形態の構成は例示であり、本発明は実施形態の構成に限定されない。
【００２０】
《第１実施形態》
図１に、本発明の第１実施形態に係る電源回路の概略構成を示す。
【００２１】
図示してあるように、本実施形態に係る電源回路は、入力端子Ｉｎ１及びＩｎ２と、出力端子Ｏｕｔ１及びＯｕｔ２と、を備える。また、電源回路は、全波整流回路Ｄ１、一次コンデンサＣ１、降圧チョッパ１０、ダイオードＤ３、二次コンデンサＣ２、蓄電素子Ｃ３、半導体スイッチＳＷ２及びＳＷ３、及び制御回路２０を、備える。
【００２２】
入力端子Ｉｎ１及びＩｎ２は、交流発電装置を接続するための端子である。入力端子Ｉｎ１及びＩｎ２には、通常、比較的に大きな振幅（例えば、２００Ｖ）の交流を出力する低発電量（例えば１００μＷ）の交流発電装置（例えば、エレクトレット振動発電装置）が接続される。出力端子Ｏｕｔ１及びＯｕｔ２は、負荷を接続するための端子である。出力端子Ｏｕｔ１及びＯｕｔ２には、比較的に低い電圧（例えば、２〜３Ｖ）で動作する低消費電力の負荷（例えば、センサモジュール）が接続される。
【００２３】
全波整流回路Ｄ１は、入力端子Ｉｎ１及びＩｎ２を介して供給される交流発電装置からの交流を直流に変換するための回路（本実施形態では、ダイオードブリッジ）である。図示してあるように、全波整流回路Ｄ１の正側出力端子は、一次コンデンサＣ１の一端と、降圧チョッパ１０の入力端子（降圧チョッパ１０内の半導体スイッチＳＷ１）とに接続されている。また、全波整流回路Ｄ１の負側出力端子、一次コンデンサＣ１の他端は、いずれも、グランドと接続されている。
【００２４】
一次コンデンサＣ１は、全波整流回路Ｄ１を介して交流発電装置から供給される電力を一次的に蓄えておくための、比較的に低容量（例えば、１００ｎＦ）のコンデンサである。なお、この一次コンデンサＣ１は、全波整流回路Ｄ１の出力を平滑化する素子としても機能する。以下、一次コンデンサＣ１のグランド側ではない端子の電圧（＝全波整流回路Ｄ１の正側出力端子の電圧）のことを、ＶＣ１と表記する。
【００２５】
降圧チョッパ１０は、一次コンデンサＣ１内の電力を蓄電素子Ｃ３（場合によっては、二次コンデンサＣ２）に移送するための回路である。図示してあるように、降圧チョッパ１０は、半導体スイッチＳＷ１に、インダクタＬ１の一端及びダイオードＤ２のカソードを接続した構成を有している。
【００２６】
降圧チョッパ１０の出力端（インダクタＬ１の、半導体スイッチＳＷ１と接続されていない方の端）は、半導体スイッチＳＷ３（本発明の第２スイッチに対応）を介して、蓄電素子Ｃ３の一端と出力端子Ｏｕｔ１とに接続されている。そして、蓄電素子Ｃ３の他端と、出力端子Ｏｕｔ２とは、グランドに接続されている。
【００２７】
蓄電素子Ｃ３は、負荷に供給する電力を蓄えておくための素子である。蓄電素子Ｃ３としては、例えば、１００μＦ程度の容量のコンデンサが使用される。なお、蓄電素子Ｃ３として、コンデンサ以外の蓄電素子（リチウムイオン電池等）を使用しても良い。
【００２８】
降圧チョッパ１０の出力端には、ダイオードＤ３のカソードも接続されており、当該ダイオードＤ３のアノードとグランドとの間には、二次コンデンサＣ２が配置されている。
【００２９】
ダイオードＤ３は、半導体スイッチＳＷ３のＯＮ時に、二次コンデンサＣ２に蓄えられている電荷が、蓄電素子Ｃ３への移動により減少するのを防止するために設けられているダイオードである。
【００３０】
二次コンデンサＣ２は、制御回路２０の主電源として機能するコンデンサである。この二次コンデンサＣ２としては、必要量の電力を制御回路２０に供給できる容量（例えば、５μＦ）のコンデンサが使用される。
【００３１】
二次コンデンサＣ２とダイオードＤ３の接続部分、半導体スイッチＳＷ２（本発明の第２スイッチに対応）を介して全波整流回路Ｄ１の正側出力端子と接続されている。以下、上記接続部分のことを、電圧取出部と表記し、電圧取出部の電圧（二次コンデンサＣ２の端子間電圧）のことを、ＶＣ２と表記する。
【００３２】
制御回路２０は、ＶＣ２を電源電圧として使用して、以下の制御を行う回路である。
制御１：ＶＣ１＜第１規定電圧が成立する場合には、半導体スイッチＳＷ２をＯＮとする。
なお、この制御１は、ＶＣ１＝０で半導体スイッチＳＷ２をＯＮとする制御である必要はない。
制御２：ＶＣ１≧第１規定電圧が成立する場合には、半導体スイッチＳＷ２をＯＦＦとす
る。
制御３：ＶＣ１が第２規定電圧（＞第１規定電圧）まで上昇すると、半導体スイッチＳＷ１を所定時間だけＯＮとする。
制御４：ＶＣ２が第３規定電圧以上となったときに、半導体スイッチＳＷ３をＯＮとする。
制御５：ＶＣ２が第４規定電圧未満となったときに、半導体スイッチＳＷ３をＯＦＦとする。
【００３３】
ここで、第４規定電圧とは、制御３〜５を行わせるために制御回路２０に供給する必要がある最低電圧以上の電圧のことである。この第４規定電圧としては、例えば、２．３Ｖが使用される。また、第１規定電圧とは、第４規定電圧よりも大きな電圧のことであり、第３規定電圧とは、第４規定電圧以上の電圧のことである。第１規定電圧としては、例えば、２．５Ｖが使用され、第３規定電圧としては、例えば、２．５Ｖや２．７Ｖが使用される。
【００３４】
また、一次コンデンサＣ３に蓄えられた電力の降圧チョッパ１０による効率的な移送を可能とするために、第２規定電圧としては、“全波整流回路Ｄ１の無負荷時の出力の時間平均値”／２近傍の値（電圧）が使用される。
【００３５】
以下、第１規定電圧＜第３規定電圧である場合と、第１規定電圧＞第３規定電圧である場合とに分けて、本実施形態に係る電源回路の動作をさらに具体的に説明する。
【００３６】
まず、図２Ａを用いて、第１規定電圧＜第３規定電圧である場合における電源回路の動作を説明する。なお、この図２Ａは、第１規定電圧が第３規定電圧未満となっている電源回路についての、コンデンサＣ１及びＣ２、蓄電素子Ｃ３の充電量が全てゼロである状態で交流発電装置による発電が開始された場合における二次コンデンサＣ２の電圧ＶＣ２と蓄電素子Ｃ３の電圧ＶＣ３のタイムチャートである。また、この図２Ａ及び後述する図２Ｂにおいて、Ｖｔｈ１、Ｖｔｈ２、Ｖｔｈ３とは、それぞれ、第１規定電圧、第２規定電圧、第３規定電圧のことである。
【００３７】
コンデンサＣ１及びＣ２、蓄電素子Ｃ３の充電量が全てゼロである状態で交流発電装置による発電が開始された場合、時間経過に伴いＶＣ１が上昇していくが、制御回路２０は、ＶＣ１＜第１規定電圧が成立する場合には、半導体スイッチＳＷ２をＯＮとする。従って、ＶＣ１が第１規定電圧未満である場合には、全波整流回路Ｄ１の出力により一次コンデンサＣ１と二次コンデンサＣ２とが充電される。なお、半導体スイッチＳＷ２がＯＮである場合、ＶＣ２は、ＶＣ１と一致する。従って、ここで説明している例（第１規定電圧Ｖｔｈ１＜第３規定電圧Ｖｔｈ３）では、半導体スイッチＳＷ２がＯＮとなっている間に、半導体スイッチＳＷ３がＯＮとなることはない。
【００３８】
ＶＣ１が第１規定電圧まで上昇すると、制御回路２０により、半導体スイッチＳＷ２がＯＦＦとされる。半導体スイッチＳＷ２がＯＦＦになると、全波整流回路Ｄ１の出力で、低容量の一次コンデンサＣ１のみが充電されている状態となる。そのため、ＶＣ１がすぐに第２規定電圧まで上昇し、制御回路２０により降圧チョッパ１０が駆動されて、一次コンデンサＣ１に蓄えられている電力で二次コンデンサＣ２が充電されることになる。なお、一次コンデンサＣ１に蓄えられている電力による二次コンデンサＣ２の充電時のＶＣ２の上昇速度は、半導体スイッチＳＷ２がＯＮとなっているときのＶＣ２の上昇速度よりも速い。従って、ＶＣ２の初期上昇カーブでは、ＶＣ１が第１規定電圧となった点が、屈曲点となる。
【００３９】
また、半導体スイッチＳＷ１がＯＮとなると（降圧チョッパ１０が駆動されると）、Ｖ
Ｃ１が第２規定電圧未満の電圧まで低下する。そして、ＶＣ１の低下により、半導体スイッチＳＷ１がＯＦＦに戻ると、ＶＣ１が第２規定電圧まで上昇するので、降圧チョッパ１０が再度駆動される。
【００４０】
そのような制御が繰り返されて、ＶＣ２が第３規定電圧Ｖｔｈ３まで上昇すると、制御回路２０により、半導体スイッチＳＷ３がＯＮとされる。
【００４１】
電源回路の回路構成から明らかなように、半導体スイッチＳＷ３がＯＮにならないと、蓄電素子Ｃ３は充電されない。従って、第１規定電圧Ｖｔｈ１＜第３規定電圧Ｖｔｈ３である場合、図２に模式的に示したように、ＶＣ２が第３規定電圧Ｖｔｈ３に到達する時間ｔ０までは、ＶＣ３は０Ｖのままで、ＶＣ２のみが上昇することになる。
【００４２】
ＶＣ２が第３規定電圧Ｖｔｈ３まで上昇して半導体スイッチＳＷ３がＯＮとされると、降圧チョッパ１０の出力端が、二次コンデンサＣ２と蓄電素子Ｃ３とに接続される。そして、ＶＣ１が第２規定電圧まで上昇する度に降圧チョッパ１０を駆動する制御が既に開始されているため、ＶＣ２が第３規定電圧Ｖｔｈ３まで上昇すると、一次コンデンサＣ１に蓄えられている電力（及び全波整流回路Ｄ１からの電力）で蓄電素子Ｃ３が充電される状態Ａが形成される。なお、ＶＣ２＞ＶＣ３であるため、この状態Ａでは、二次コンデンサＣ２が充電されない。
【００４３】
そして、状態Ａでは、二次コンデンサＣ２内の電力で、半導体スイッチＳＷ１、ＳＷ２が制御されるので、図２に示してあるように、状態Ａでは、時間経過に伴い、ＶＣ３が上昇しながらＶＣ２が減少することになる。
【００４４】
状態Ａにおいて、ＶＣ２が第４規定電圧Ｖｔｈ４まで減少すると、制御回路２０は、半導体スイッチＳＷ３をＯＦＦとする。すなわち、制御回路２０は、降圧チョッパ１０の出力端から蓄電素子Ｃ３を切り離して、降圧チョッパ１０の出力により二次コンデンサＣ２が充電される状態Ｂを形成する。なお、半導体スイッチＳＷ３がＯＦＦであるため、この状態Ｂでは、ＶＣ３は変化しない。また、ＶＣ２は、半導体スイッチＳＷ１がＯＦＦとなっている場合よりも高速に上昇する。
【００４５】
その後、制御回路２０は、ＶＣ１が第２規定電圧まで上昇する度に、降圧チョッパ１０を駆動する。そして、ＶＣ２が第３規定電圧Ｖｔｈ３まで上昇すると、制御回路２０は、半導体スイッチＳＷ３をＯＮとすることにより、状態Ａを再び形成する。
【００４６】
そのような制御が繰り返されていると、ＶＣ３がＶＣ２と一致する。そして、ＶＣ３とＶＣ２とが一致すると、降圧チョッパ１０の出力電圧が、二次コンデンサＣ２と蓄電素子Ｃ３の双方に印加されるようになる。そのため、降圧チョッパ１０の出力により二次コンデンサＣ２と蓄電素子Ｃ３とが充電される状態Ｃが形成される。
【００４７】
次に、第１規定電圧＞第３規定電圧である場合における電源回路の動作を説明する。図２Ｂに、第３規定電圧が第１規定電圧未満となっている電源回路についての、コンデンサＣ１及びＣ２、蓄電素子Ｃ３の充電量が全てゼロである状態で交流発電装置による発電が開始された場合における二次コンデンサＣ２の電圧ＶＣ２と蓄電素子Ｃ３の電圧ＶＣ３のタイムチャートを示す。
【００４８】
コンデンサＣ１及びＣ２、蓄電素子Ｃ３の充電量が全てゼロである状態で交流発電装置による発電が開始された場合、第３規定電圧が第１規定電圧未満となっている電源回路でも、ＶＣ１が第１規定電圧となるまでは、半導体スイッチＳＷ２がＯＮとされて、全波整流回路Ｄ１の出力により一次コンデンサＣ１と二次コンデンサＣ２とが充電される。
【００４９】
なお、第３規定電圧が第１規定電圧未満となっている電源回路では、半導体スイッチＳＷ２がＯＦＦされる前に、ＶＣ２が第３規定電圧以上となる。そのため、半導体スイッチＳＷ２がＯＦＦされる前に、半導体スイッチＳＷ３がＯＮされるが、この段階では、降圧チョッパ１０の駆動制御が開始されていない。従って、半導体スイッチＳＷ２がＯＮとなっている間は、半導体スイッチＳＷ３がＯＮであっても、蓄電素子Ｃ３は充電されない。
【００５０】
ＶＣ１が第１規定電圧に到達して半導体スイッチＳＷ２がＯＦＦされると、全波整流回路Ｄ１の出力で、低容量の一次コンデンサＣ１のみが充電されている状態となる。そのため、ＶＣ１がすぐに第２規定電圧まで上昇し、制御回路２０により降圧チョッパ１０が駆動される。そして、半導体スイッチＳＷ３が既にＯＮとなっているため、一次コンデンサＣ１に蓄えられている電力で蓄電素子Ｃ３が充電される状態であると共に、二次コンデンサＣ２内の電力が各部の制御のために消費される状態である状態Ａが形成されることになる。
【００５１】
状態Ａにおいて、ＶＣ２が第４規定電圧Ｖｔｈ４まで減少すると、制御回路２０は、半導体スイッチＳＷ３をＯＦＦとする。すなわち、制御回路２０は、降圧チョッパ１０の出力により二次コンデンサＣ２が高速に充電される状態Ｂを形成する。また、制御回路２０は、ＶＣ１が第２規定電圧まで上昇する度に降圧チョッパ１０を駆動し、ＶＣ２が第３規定電圧Ｖｔｈ３まで上昇すると、半導体スイッチＳＷ３をＯＮとすることにより、状態Ａを再び形成する。
【００５２】
そして、上記内容制御が繰り返されることによりＶＣ３がＶＣ２と一致すると、降圧チョッパ１０の出力により二次コンデンサＣ２と蓄電素子Ｃ３とが充電される状態Ｃが形成される。
【００５３】
以上、説明したように、本実施形態に係る電源回路は、制御回路２０の電源として機能する二次コンデンサＣ２を、蓄電素子Ｃ３とは別に備えている。そして、制御回路２０の電源として機能させるために必要とされる容量は、負荷の電源として機能させるために必要とされる容量よりも少なくて良い。従って、二次コンデンサＣ２と一次コンデンサＣ１とを全波整流回路Ｄ１の出力で同時に充電した場合、ＶＣ２は、短時間のうちに、第１規定電圧まで上昇する。そして、二次コンデンサＣ２が充電されれば（ＶＣ２が第１規定電圧まで上昇すれば）、一次コンデンサＣ１に蓄えられた電力での蓄電素子Ｃ３の充電を開始することが出来るのであるから、上記構成を採用しておけば、起動性が良い電源回路を実現することが出来る。
【００５４】
以下、第１実施形態に係る電源回路の具体的な回路構成例を説明する。なお、以下の説明では、ｐチャネルＭＯＳ電界効果トランジスタＰＭＯＳｘ（ｘは自然数）のことを、単に、ＰＭＯＳｘと表記する。同様に、ｎチャネルＭＯＳ電界効果トランジスタＮＭＯＳｘのことを、単に、ＮＭＯＳｘと表記する。
【００５５】
《回路構成例１》
第１実施形態に係る電源回路は、例えば、図３に示した構成を有する回路として実現することが出来る。
【００５６】
この電源回路は、半導体スイッチＳＷ１、ＳＷ２、ＳＷ３として、それぞれ、ＰＭＯＳ１、ＰＭＯＳ２、ＰＭＯＳ４が使用された回路であると共に、第１接続制御回路２１、駆動回路２２、第２接続制御回路２３及び定電圧回路２５が、制御回路２０として機能する回路である。なお、図示してあるように、半導体スイッチＳＷ１〜３としての各ＰＭＯＳは、ソースが入力側となるように配置されている。また、ＰＭＯＳ１のソース、ゲート間
には、抵抗Ｒ１が配置されており、ＰＭＯＳ２のソース、ゲート間には、抵抗Ｒ４が配置されている。
【００５７】
以下、第１接続制御回路２１、駆動回路２２、第２接続制御回路２３及び定電圧回路２５について説明する。
【００５８】
定電圧回路２５は、２つのＮＰＮトランジスタＮＰＮ１、ＮＰＮ２と、コンパレータＵ３と、抵抗Ｒ１４〜Ｒ１６とにより構成された、ＶＣ２を電源電圧とした回路である。この定電圧回路２５が出力する定電圧（例えば、１Ｖ）は、基準電圧Ｖｒｅｆとして、第１接続制御回路２１内のコンパレータＵ２と、第２接続制御回路２３内のコンパレータＵ１とにより使用される。
【００５９】
第１接続制御回路２１は、以下の機能を有する回路である。
・ＶＣ１＜第１規定電圧が成立する場合に、ＰＭＯＳ４をＯＮとし、ＶＣ１≧第１規定電圧のときに、ＰＭＯＳ４をＯＦＦとする。
・ＶＣ１が第２規定電圧以上となった場合に、ハイレベルの制御信号を駆動回路２２に供給する。
【００６０】
具体的には、図示してあるように、第１接続制御回路２１は、ＰＭＯＳ３、抵抗Ｒ６〜８、及び、コンパレータＵ２から構成されている。そして、ＰＭＯＳ３のソース、ドレインは、それぞれ、ＰＭＯＳ４のソース、ゲートに接続されている。また、抵抗Ｒ６は、ＰＭＯＳ３のソース、ゲート間に設けられており、抵抗Ｒ７は、ＰＭＯＳ３のゲートとグランドとの間に設けられている。
【００６１】
抵抗Ｒ８は、ＰＭＯＳ３のドレイン（ＰＭＯＳ４のゲート）とグランドとの間に設けられており、コンパレータＵ２のマイナス入力端子、プラス入力端子には、それぞれ。基準電圧Ｖｒｅｆ、抵抗Ｒ６、Ｒ７の接続部分の電圧（以下、Ｕ２用電圧と表記する）が入力されている。そして、コンパレータＵ２の出力が制御信号として駆動回路２２に供給されており、抵抗Ｒ６、Ｒ７の抵抗値は、以下の条件を満たすように定められている。
・ＶＣ１が第１規定電圧となったときに、ＰＭＯＳ３がＯＮとなる。
・ＶＣ１が第２規定電圧となったときに、Ｕ２用電圧が基準Ｖｒｅｆと一致する。
【００６２】
従って、第１接続制御回路２１によれば、ＶＣ１＜第１規定電圧が成立する場合に、ＰＭＯＳ４をＯＮとし、ＶＣ１≧第１規定電圧のときに、ＰＭＯＳ４をＯＦＦとすることが出来る。また、第１接続制御回路２１によれば、ＶＣ１が第２規定電圧以上となった場合に、ハイレベルの制御信号を駆動回路２２に供給することも出来る。
【００６３】
駆動回路２２は、コンパレータＵ２と、ＮＭＯＳ３と、コンパレータＵ２の出力端子とＮＭＯＳ３のゲートの間に配置されたコンデンサＣ４と、ＮＭＯＳ３のゲート、ソース間に配置された抵抗Ｒ１３とから構成されている。そして、この駆動回路２２のＮＭＯＳ３のソース、ドレイン、は、それぞれ、グランド、降圧チョッパ１０内のＰＭＯＳ１のゲートに接続されている。
【００６４】
そのため、駆動回路２２のＮＭＯＳ３は、Ｕ２用電圧が基準電圧Ｖｒｅｆとなった後、一定時間（コンデンサＣ４の容量、抵抗Ｒ１３の抵抗値等により定まる時間）だけ、ＯＮとなる。そして、ＰＭＯＳ１のソース、ゲート間には、抵抗Ｒ１が設けられているため、ＮＭＯＳ３がＯＮになると、ＰＭＯＳ１がＯＮになる。従って、駆動回路２２及び第１接続制御回路２１は、ＶＣ１が第２規定電圧まで上昇すると、半導体スイッチＳＷ１（ＰＭＯＳ１）を所定時間だけＯＮとする回路として機能する。
【００６５】
第２接続制御回路２３は、ＶＣ２が第３規定電圧を超えたときにＰＭＯＳ２をＯＮし、ＶＣ２が第４規定電圧未満となったときにＰＭＯＳ２をＯＦＦする回路である。
【００６６】
具体的には、第２接続制御回路２３は、抵抗Ｒ２と抵抗Ｒ３とを直接接続した分圧回路と、ＰＭＯＳ２と、ＮＭＯＳ１と、コンパレータＵ１と、ＮＭＯＳ１のゲート、ソース間に配置された抵抗Ｒ５とから構成されている。
【００６７】
第２接続制御回路２３に使用されているコンパレータＵ１は、いわゆるヒステリシスコンパレータである。すなわち、コンパレータＵ１は、プラス入力端子の入力電圧（以下、プラス端子電圧）が、マイナス入力端子の入力電圧（以下、マイナス端子電圧）よりも大きくなったときに、ハイ信号を出力する状態に移行する。また、コンパレータＵ１は、プラス端子電圧が、マイナス端子電圧×ｋ１（ｋ１は、１未満の比例係数）以下となったときにロー信号を出力する状態に移行する。
【００６８】
図示してあるように、このコンパレータＵ１のマイナス入力端子、プラス入力端子には、それぞれ、定電圧回路２５からの基準電圧Ｖｒｅｆ、抵抗Ｒ２と抵抗Ｒ３とからなる分圧回路の出力電圧（抵抗Ｒ２と抵抗Ｒ３の接続部分の電圧）が入力されている。また、コンパレータＵ１の出力端子は、ＮＭＯＳ１のゲートと接続されており、ＮＭＯＳ１のソース、ドレインは、それぞれ、グランド、ＰＭＯＳ２のゲートに接続されている。
【００６９】
分圧回路の抵抗Ｒ２側の端は、電圧取出部と接続されており、他方の端は、グランドに接続されている。なお、電圧取出部とは、既に定義したように、ダイオードＤ３、二次コンデンサＣ２間の電圧がＶＣ２となっている部分のことである。
【００７０】
そして、抵抗Ｒ２及びＲ３の抵抗値は、ＶＣ２が第３規定電圧となったときに、分圧回路の出力電圧が、基準電圧Ｖｒｅｆと一致するように定められている。また、第２接続制御回路２３には、コンパレータＵ１として、ｋ１＝第４基準電圧／第３基準電圧であるものが使用されている。
【００７１】
従って、第２接続制御回路２３は、ＶＣ２が第３規定電圧を超えたときにＰＭＯＳ２をＯＮとし、ＶＣ２が第４規定電圧未満となったときにＰＭＯＳ２をＯＦＦとする回路として機能する。
【００７２】
《回路構成例２》
第１実施形態に係る電源回路は、図４に示した構成を有する回路として実現することも出来る。
【００７３】
この電源回路は、図３に回路構成を示した電源回路を、ＶＣ１が第５規定電圧（第１規定電圧以上、第２規定電圧以下の電圧；例えば、２０Ｖ）以上である場合にのみ、第１接続制御回路２１、第２接続制御回路２３及び定電圧回路２５へＶＣ１が供給されるように改良したものである。
【００７４】
すなわち、図３に示した回路構成では、常に、ＶＣ２が、第１接続制御回路２１、第２接続制御回路２３及び定電圧回路２５へ供給される。ＶＣ２が、回路２１、２３及び２５へ供給されていると、二次コンデンサＣ２に蓄えられている電力が消費されるため、発電装置からの電力を、蓄電素子Ｃ３ではなく、二次コンデンサＣ２の充電に使用する必要が生ずる。従って、ＶＣ２の供給が不要な時間帯には、回路２１、２３及び２５へのＶＣ２の供給を停止できることが望まれる。
【００７５】
そして、ＶＣ１が第５規定電圧（例えば、２０Ｖ）以上である場合にのみ、回路２１、
２３及び２５へＶＣ２が供給される（ＶＣ１が第５規定電圧未満である場合には、回路２１、２３及び２５へＶＣ２が供給されない）ようにしておいても、電源回路は問題なく機能する。
【００７６】
そのため、この電源回路には、図４に示した構成が採用されている。すなわち、電源回路には、抵抗Ｒ８（図３参照）の代わりに、抵抗Ｒ９及びＲ１０を直列接続した分圧回路を設けた第１接続制御回路２１が用いられている。
【００７７】
また、電源回路には、第１接続制御回路２１、第２接続制御回路２３及び定電圧回路２５へのＶＣ１の供給をＯＮ／ＯＦＦするための第３接続制御回路２６が付加されている。この第３接続制御回路２６は、ＰＭＯＳ５と、ＰＭＯＳ５のゲートにドレインが接続されたＮＭＯＳ２と、ＰＭＯＳ５のソース、ゲート間に配置された抵抗Ｒ１１と、ＮＭＯＳ２のソース、ゲート間に配置された抵抗Ｒ１２とから構成されている。そして、第３接続制御回路２６は、ＶＣ１がＰＭＯＳ５を通って、第１接続制御回路２１、第２接続制御回路２３及び定電圧回路２５へ供給されるように各部と接続されている。さらに、第３接続制御回路２６のＮＭＯＳ２のゲートには、第１接続制御回路２１内の分圧回路の出力電圧が入力されており、抵抗Ｒ９及びＲ１０の抵抗値は、ＶＣ１が第５規定電圧（例えば、２０Ｖ）となったときに、分圧回路の出力電圧が、ＮＭＯＳ２がＯＮとなる電圧となるように定められている。
【００７８】
また、第３接続制御回路２６は、ＮＭＯＳ２のＯＮ／ＯＦＦ通りに、ＰＭＯＳ５がＯＮ／ＯＦＦする回路構成を有している。従って、この電源回路では、ＶＣ１が第５規定電圧（例えば、２０Ｖ）以上である場合にのみ、第１接続制御回路２１、第２接続制御回路２３及び定電圧回路２５へＶＣ１が供給されることになる。そして、その結果として、この電源回路は、図３に示した電源回路よりも、交流発電装置からの電力を効率的に蓄電素子Ｃ３に蓄えられる回路として機能することになる。
【００７９】
《第２実施形態》
以下、本発明の第２実施形態に係る電源回路の構成、機能を、上記した第１実施形態に係る電源回路と異なる部分を中心に説明する。
【００８０】
図５に、本実施形態に係る電源回路の概略構成を示す。
【００８１】
この図５と図１とを比較すれば明らかなように、本実施形態に係る電源回路は、第１実施形態に係る電源回路に、リセット回路２８を追加した回路である。
【００８２】
リセット回路２８は、ＶＣ２が制御回路２０を動作させるのに必要とされる最低電圧以下まで下がった場合に、一次コンデンサＣ１を放電させて、ＶＣ１を第１規定電圧未満の電圧（本実施形態では、０Ｖ）まで低下させる回路である。
【００８３】
すなわち、第１実施形態に係る電源回路は、通常は、ＶＣ２が制御回路２０を動作させるのに必要とされる最低電圧以下である状態を取らない回路である。ただし、ＶＣ２が制御回路２０を動作させるのに必要とされる最低電圧未満となることも考えられる。具体的には、例えば、ＶＣ２が第１規定電圧以上となった後（半導体スイッチＳＷ２がＯＦＦされた後）、発電装置からの入力電力が制御回路２０の消費電力を下回る状況が長時間に亘って継続した場合、ＶＣ２が制御回路２０を動作させるのに必要な電圧未満となってしまう。そして、制御回路２０が動作しないと、第１実施形態に係る電源回路は、交流発電装置からの電力で蓄電素子Ｃ３を充電する動作を行わなくなる。
【００８４】
一方、リセット回路２８を備えた本実施形態に係る電源回路では、ＶＣ２が制御回路２
０を動作させるのに必要とされる最低電圧以下まで下がると、リセット回路２８が機能して、ＶＣ１が第１規定電圧未満の電圧まで低下する。そして、制御回路２０は、ＶＣ１が第１規定電圧よりも低い場合、半導体スイッチＳＷ３をＯＮとする。従って、本実施形態に係る電源回路では、ＶＣ２が制御回路２０を動作させるのに必要とされる最低電圧以下となって、蓄電素子Ｃ３への充電動作が停止しても、即座に蓄電素子Ｃ３への充電動作が再開されることになる。
【００８５】
リセット回路２８としては、具体的な構成の異なる様々な回路を採用することが出来る。例えば、リセット回路２８として、図６に示したように、ＮＭＯＳ４と、コンパレータＵ４と抵抗Ｒ１７〜Ｒ１９とを組み合わせた回路を採用することが出来る。なお、このリセット回路２８における、抵抗Ｒ１８及びＲ１９を直列接続した分圧回路は、ＶＣ２が制御回路２０を動作させるのに必要とされる最低電圧以下の所定電圧と一致したときに、基準電圧Ｖｒｅｆと同電圧を出力する回路である。
【００８６】
《変形形態》
上記した各実施形態に係る電源回路は、各種の変形を行えるものである。例えば、第１実施形態に係る電源回路を、図７に示したように、半導体スイッチＳＷ３を、蓄電素子Ｃ３のグランド側に備えた回路に変形することが出来る。第２実施形態に係る電源回路を、半導体スイッチＳＷ３を、蓄電素子Ｃ３のグランド側に備えた回路に変形しても良い。
【００８７】
図８に示したように、第１実施形態に係る電源回路の出力端子Ｏｕｔ１と蓄電素子Ｃ３との間に、ＶＣ３が、所定電圧（３Ｖ近傍の電圧）以下である場合には、ＶＣ３の外部への出力を禁止する出力制御回路２９を、付加しておいても良い。また、負荷が、電力の供給の要否を示す信号を出力可能なものである場合には、出力制御回路２９を、負荷からの信号に基づき、ＶＣ３を出力端子Ｏｕｔ１及びＯｕｔ２から出力するか否かを決定する回路としておくことも出来る。第２実施形態に係る電源回路を同様に変形しても良い。
【符号の説明】
【００８８】
１０  降圧チョッパ
２０  制御回路
２１  第１接続制御回路
２２  駆動回路
２３  第２接続制御回路
２５  定電圧回路
２８  リセット回路
２９  出力制御回路
【図１】
2018068013.tif 000003
【図２Ａ】
2018068013.tif 000004
【図２Ｂ】
2018068013.tif 000005
【図３】
2018068013.tif 000006
【図４】
2018068013.tif 000007
【図５】
2018068013.tif 000008
【図６】
2018068013.tif 000009
【図７】
2018068013.tif 000010
【図８】
2018068013.tif 000011