(57)【要約】      （修正有）【課題】消費電流が少なく、十分な容量-電圧変換利得と十分な出力電圧の振幅範囲を確保できるＣＶ変換アンプ、および、それを用いた低電力、低雑音かつ入力信号許容範囲の広い静電容量式センサを提供する。【解決手段】ＣＶ変換アンプは物理量に応じて容量が変化する第１容量１ａ、第２容量１ｂからの出力を電圧に変換するもので、第１容量１ａ、第２容量１ｂと、夫々の容量に接続される増幅回路３ａ、３ｂと、増幅回路３ａ、３ｂに夫々接続される第３の容量４ａ、第４の容量４ｂと、第１〜第４のスイッチ７ａ、８ａ、７ｂ、８ｂとを具備する。第３の容量４ａの第１の電極は第１のスイッチ７ａを介して第１の充電電位、また第２の電極は第２のスイッチ８ａを介して第２の充電電位に接続され、第４の容量４ｂの第１の電極は第３のスイッチ７ｂを介して第３の充電電位、また第４の容量の第２の電極は第４のスイッチ８ｂを介して第４の充電電位に接続される。【選択図】図１
2018028515.tif 000002
【特許請求の範囲】
【請求項１】
第1、第2、第3および第4の容量と、第1および第2のオペアンプと、第1、第2、第3、および第4のスイッチを具備した静電容量式センサであり、
前記第1の容量と前記第2の容量は測定対象となる物理量が実質的にゼロの場合には実質的に等しい容量値を有する容量対であり、
前記第1の容量と前記第2の容量は測定対象となる物理量が実質的にゼロでない場合には、物理量が実質的にゼロの場合の容量値から測定対象となる物理量に応じて容量値が変化し、
前記第1の容量と前記第2の容量の測定対象となる物理量に応じた容量値変化量は互いに符号が反対で絶対値が実質的に等しく、
前記第3の容量と前記第4の容量は実質的に等しい容量値を有しており、
前記第1の容量の第1の電極と前記第2の容量の第1の電極は接続されて第1の信号が供給されており、
前記第1の容量の第2の電極は前記第1のオペアンプの反転入力端子に接続しており、
前記第2の容量の第2の電極は前記第2のオペアンプの反転入力端子に接続しており、
前記第3の容量の第1および第2の電極は、それぞれ前記第1のオペアンプの反転入力端子および出力に、直接またはスイッチを介して接続しており、
前記第4の容量の第1および第2の電極は、それぞれ前記第2のオペアンプの反転入力端子および出力に、直接またはスイッチを介して接続しており、
前記第3の容量の第1の電極は、前記第1のスイッチを介して第1の充電電位に接続しており、前記第3の容量の第2の電極は，前記第2のスイッチを介して第2の充電電位に接続しており、
前記第4の容量の第1の電極は、前記第3のスイッチを介して第3の充電電位に接続しており、前記第4の容量の第2の電極は、前記第4のスイッチを介して第4の充電電位に接続しており、
前記第1のオペアンプの非反転入力端子には第1の固定電圧が印加され、前記第2のオペアンプの非反転入力端子には第2の固定電圧が印加され、
前記第1および第2のスイッチが定期的にオンになることで、前記第3の容量が前記第1の充電電位と前記第2の充電電位の差電圧により定期的に充電され、
前記第3および第4のスイッチが定期的にオンになることで、前記第4の容量が前記第3の充電電位と前記第4の充電電位の差電圧により定期的に充電される、静電容量式センサ。
【請求項２】
前記第1の充電電位は前記第2の充電電位より大きく、かつ、前記第3の充電電位は前記第4の充電電位より大きく設定されているか、
あるいは、
前記第2の充電電位は前記第1の充電電位より大きく、かつ、前記第4の充電電位は前記第3の充電電位より大きく設定されている、請求項１記載の静電容量式センサ。
【請求項３】
前記第1の充電電位と前記第3の充電電位が同じ電位であり、前記第2の充電電位が前記第4の充電電位と同じ電位である、請求項２記載の静電容量式センサ。
【請求項４】
さらに、第5、第6、第7および第8のスイッチを備え、
前記第3の容量の前記第1の電極が前記第5のスイッチを介して第5の充電電位に接続され、前記第3の容量の前記第2の電極が前記第6のスイッチを介して第6の充電電位に接続され、
前記第4の容量の前記第1の電極が前記第7のスイッチを介して第7の充電電位に接続され、前記第4の容量の前記第2の電極が前記第8のスイッチを介して第8の充電電位に接続されており、
前記第5および第6のスイッチが定期的にオンになることで、前記第3の容量が前記第5の充電電位と前記第6の充電電位の差電圧により定期的に充電され、
前記第7および第8のスイッチが定期的にオンになることで、前記第4の容量が前記第7の充電電位と前記第8の充電電位の差電圧により定期的に充電される、請求項１記載の静電容量式センサ。
【請求項５】
前記第1、第2、第3、及び第4のスイッチがオンになる第1のタイミングが同期しており、
前記第5、第6、第7、及び第8のスイッチがオンになる第2のタイミングが同期しており、
前記第１のタイミングと前記第２のタイミングはオーバーラップしない、請求項４記載の静電容量式センサ。
【請求項６】
前記第5の充電電位は、前記第1の充電電位に等しく、
前記第6の充電電位は、前記第2の充電電位に等しく、
前記第7の充電電位は、前記第3の充電電位に等しく、
前記第8の充電電位は、前記第4の充電電位に等しい、請求項４記載の静電容量式センサ。
【請求項７】
前記第1のオペアンプの出力と前記第2のオペアンプの出力に接続されたA/D変換器と、
前記A/D変換器の出力に接続されたデジタル信号処理部を備える、請求項１記載の静電容量式センサ。
【請求項８】
前記前記第1のオペアンプの出力電圧と前記第2のオペアンプの出力電圧の平均電圧を抽出し、前記A/D変換器に入力する抽出回路と、
前記A/D変換器でデジタル変換された前記平均電圧を入力とし、前記平均電圧に基づいてデジタル補償値を出力する同相補償制御部と、
前記デジタル補償値に基づいて、前記第1および第3の充電電位、もしくは、前記第2および第4の充電電位を制御する同相補償用D/A変換器を備える、請求項７記載の静電容量式センサ。
【請求項９】
駆動用MEMS容量素子と、
前記駆動用MEMS容量素子に高電圧信号を出力する高電圧出力アンプとを備え、
前記同相補償用D/A変換器は、前記高電圧出力アンプの高電圧信号を入力とし、前記第1および第3の充電電位、もしくは、前記第2および第4の充電電位を生成する、請求項８記載の静電容量式センサ。
【請求項１０】
前記第3の容量および前記第4の容量として可変容量を備え、
前記前記第1のオペアンプの出力電圧と前記第2のオペアンプの出力電圧の平均電圧を抽出し、前記A/D変換器に入力する抽出回路と、
前記A/D変換器でデジタル変換された前記平均電圧を入力とし、前記平均電圧に基づいてデジタル補償値を出力する同相補償制御部と、
前記デジタル補償値に基づいて、前記第3の容量および前記第4の容量の容量値を制御する同相補償用D/A変換器を備える、請求項７記載の静電容量式センサ。
【請求項１１】
物理量に応じて容量が変化する第1容量および第2容量からの出力を入力とし、容量値を電圧に変換するＣＶ変換アンプであって、
前記第1容量と接続される第1端子と、
前記第2容量と接続される第2端子と、
前記第1端子および前記第2端子を入力とする増幅回路と、
第3および第4の容量と、第1、第2、第3、および第4のスイッチを具備し、
前記第3の容量の第1および第2の電極は、それぞれ前記増幅回路の第1の入力および第1の出力に、直接またはスイッチを介して接続しており、
前記第4の容量の第1および第2の電極は、それぞれ前記増幅回路の第2の入力および第2の出力に、直接またはスイッチを介して接続しており、
前記第3の容量の第1の電極は、前記第1のスイッチを介して第1の充電電位に接続しており、前記第3の容量の第2の電極は、前記第2のスイッチを介して第2の充電電位に接続しており、
前記第4の容量の第1の電極は、前記第3のスイッチを介して第3の充電電位に接続しており、前記第4の容量の第2の電極は、前記第4のスイッチを介して第4の充電電位に接続している、ＣＶ変換アンプ。
【請求項１２】
前記増幅回路は、第1および第2のオペアンプからなり、
前記第1端子は前記第1のオペアンプの反転入力端子に接続しており、
前記第2端子は前記第2のオペアンプの反転入力端子に接続しており、
前記第3の容量の第1および第2の電極は、それぞれ前記第1のオペアンプの反転入力端子および出力に、直接またはスイッチを介して接続しており、
前記第4の容量の第1および第2の電極は、それぞれ前記第2のオペアンプの反転入力端子および出力に、直接またはスイッチを介して接続している、請求項１１記載のＣＶ変換アンプ。
【請求項１３】
前記増幅回路は、完全差動型オペアンプからなり、
前記第1端子は前記完全差動型オペアンプの反転入力端子に接続しており、
前記第2端子は前記完全差動型オペアンプの非反転入力端子に接続しており、
前記第3の容量の第1および第2の電極は、それぞれ前記完全差動型オペアンプの反転入力端子および正相出力端子に、直接またはスイッチを介して接続しており、
前記第4の容量の第1および第2の電極は、それぞれ前記完全差動型オペアンプの非反転入力端子および逆相出力端子に、直接またはスイッチを介して接続している、請求項１１記載のＣＶ変換アンプ。
【請求項１４】
前記第1および第2のスイッチが定期的にオンになることで、前記第3の容量が前記第1の充電電位と前記第2の充電電位の差電圧により定期的に充電され、
前記第3および第4のスイッチが定期的にオンになることで、前記第4の容量が前記第3の充電電位と前記第4の充電電位の差電圧により定期的に充電される、請求項１１記載のＣＶ変換アンプ。
【請求項１５】
基準電位を備え、
前記第1端子は前記基準電位と第1のサンプリングスイッチを介して接続され、
前記第2端子は前記基準電位と第2のサンプリングスイッチを介して接続され、
前記第1、第2、第3、および第4のスイッチと、前記第1および第2のサンプリングスイッチが、同期してオンされる、請求項１４記載のＣＶ変換アンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，ＣＶ変換アンプと、それを用いた静電容量式センサに関する。
【背景技術】
【０００２】
MEMS静電容量式の加速度センサ、角速度センサ、角度センサ等では、MEMS容量素子に生じた容量値の変化ΔCを電圧信号ΔVに変換するＣＶ変換アンプが用いられている。ＣＶ変換アンプは信号検出回路の初段に位置するため、十分に低雑音であることが求められ、そのために大きな消費電流が必要である。
【０００３】
さらに、次段以降の回路ブロックの雑音仕様を緩和するために、容量-電圧変換利得ΔV/ΔCをできるだけ大きくする必要がある。しかし、従来は、容量-電圧変換利得を高めるとＣＶ変換アンプの出力電圧の振幅範囲が著しく縮小してしまう、あるいはＣＶ変換アンプが正常に動作できないという問題があった。
【０００４】
すなわち、シングルエンド出力型オペアンプを２並列に用いた擬似差動型ＣＶ変換アンプの場合は、容量-電圧変換利得を高めると、それぞれのシングルエンド出力型オペアンプの出力の中心電圧レベルが所望の値(通常は電源電圧の1/2程度)から著しくずれてしまい、その結果として、ＣＶ変換アンプの出力電圧の振幅範囲が著しく縮小してしまう。
【０００５】
また、完全差動型オペアンプ一つを用いた完全差動型ＣＶ変換アンプの場合は、容量-電圧変換利得を高めると、完全差動型オペアンプの差動入力の同相電位(平均電位)が所望の値から著しくずれてしまい、その結果として、ＣＶ変換アンプが正常に動作できない。ＣＶ変換アンプの出力電圧の振幅範囲が縮小してしまうと、センサの入力信号許容範囲がせまくなってしまう。例えば、加速度センサであれば、正常に検出可能な入力加速度信号の範囲がせまくなってしまう。
【０００６】
そこで従来は同相電位調整用の容量をオペアンプの入力ノードに付加することで、ＣＶ変換アンプの出力振幅範囲の確保、あるいは正常な動作状態の確保を行っていた。このような同相電位調整用の容量を付加した構成は，例えば特許文献１もしくは非特許文献１もしくは非特許文献２に記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１７１１７１号公報（特許第５３３１３０４号）
【非特許文献】
【０００８】
【非特許文献１】ISSCC97/SESSINO12/SENSORS/PAPER FP 12.4:”A3-Axis Surface MicromachinedΣΔAccelerometer”
【非特許文献２】IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 34, NO. 4, APRIL 1999, pp.456-468 ”A Three-Axis Micromachined Accelerometer with a CMOS Position-Sense Interface and Digital Offset-Trim Electronics”
【発明の概要】
【発明が解決しようとする課題】
【０００９】
前述した同相電位調整用の容量を付加した構成では、ＣＶ変換アンプの容量-電圧変換利得と出力電圧の振幅範囲を確保できるが、もともと雑音低減のために要求される大きな消費電流が、同相電位調整用の付加容量の影響でさらに大幅に大きくなってしまう。そこで本発明の目的は、消費電流の増加が少なく、かつ、容量-電圧変換利得と出力電圧の振幅範囲を確保できるＣＶ変換アンプ、および、
それを用いた低電力かつ低雑音かつ入力信号許容範囲の広い静電容量式センサを提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一側面は、第1、第2、第3および第4の容量と、第1および第2のオペアンプと、第1、第2、第3、および第4のスイッチを具備した静電容量式センサである。このセンサでは、第1の容量と第2の容量は測定対象となる物理量が実質的にゼロの場合には実質的に等しい容量値を有する容量対であり、第1の容量と第2の容量は測定対象となる物理量が実質的にゼロでない場合には、物理量が実質的にゼロの場合の容量値から測定対象となる物理量に応じて容量値が変化し、第1の容量と第2の容量の測定対象となる物理量に応じた容量値変化量は互いに符号が反対で絶対値が実質的に等しく構成される。また、第3の容量と第4の容量は実質的に等しい容量値を有している。第1の容量の第1の電極と第2の容量の第1の電極は接続されて第1の信号が供給されており、第1の容量の第2の電極は第1のオペアンプの反転入力端子に接続しており、第2の容量の第2の電極は第2のオペアンプの反転入力端子に接続している。また、第3の容量の第1および第2の電極は、それぞれ第1のオペアンプの反転入力端子および出力に、直接またはスイッチを介して接続しており、第4の容量の第1および第2の電極は、それぞれ第2のオペアンプの反転入力端子および出力に、直接またはスイッチを介して接続している。また、第3の容量の第1の電極は、第1のスイッチを介して第1の充電電位に接続しており、第3の容量の第2の電極は，第2のスイッチを介して第2の充電電位に接続しており、第4の容量の第1の電極は、第3のスイッチを介して第3の充電電位に接続しており、第4の容量の第2の電極は、第4のスイッチを介して第4の充電電位に接続している。また、第1のオペアンプの非反転入力端子には第1の固定電圧が印加され、第2のオペアンプの非反転入力端子には第2の固定電圧が印加される。ここにおいて、第1および第2のスイッチが定期的にオンになることで、第3の容量が第1の充電電位と第2の充電電位の差電圧により定期的に充電され、第3および第4のスイッチが定期的にオンになることで、第4の容量が第3の充電電位と第4の充電電位の差電圧により定期的に充電される。
【００１１】
本発明の他の一側面は、物理量に応じて容量が変化する第1容量および第2容量からの出力を入力とし、容量値を電圧に変換するＣＶ変換アンプである。このアンプは、第1容量と接続される第1端子と、第2容量と接続される第2端子と、第1端子および第2端子を入力とする増幅回路とを備える。さらに、第3および第4の容量と、第1、第2、第3、および第4のスイッチを具備するものである。ここで、第3の容量の第1および第2の電極は、それぞれ増幅回路の第1の入力および第1の出力に、直接またはスイッチを介して接続しており、第4の容量の第1および第2の電極は、それぞれ増幅回路の第2の入力および第2の出力に、直接またはスイッチを介して接続している。また、第3の容量の第1の電極は、第1のスイッチを介して第1の充電電位に接続しており、第3の容量の第2の電極は、第2のスイッチを介して第2の充電電位に接続しており、第4の容量の第1の電極は、第3のスイッチを介して第3の充電電位に接続しており、第4の容量の第2の電極は、第4のスイッチを介して第4の充電電位に接続している。
【発明の効果】
【００１２】
本発明によれば、消費電流の増加が少なく、かつ、容量-電圧変換利得と出力電圧の振幅範囲を確保できるＣＶ変換アンプ、および、それを用いた低電力かつ低雑音かつ入力信号許容範囲の広い静電容量式センサを提供できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施例を示す回路図
【図２】本発明の第１の実施例の動作タイミング図
【図３】本発明の第２の実施例を示す回路図
【図４】本発明の第２の実施例の動作タイミング図
【図５】本発明の第３の実施例を示す回路図
【図６】本発明の第３の実施例の動作タイミング図
【図７】本発明の第４の実施例を示す回路図
【図８】本発明の第５の実施例を示す回路図
【図９】本発明の第５の実施例を補足説明する回路図
【図１０】本発明の第６の実施例を示す回路図
【図１１】本発明の第７の実施例を示す回路図
【図１２】本発明の第７の実施例の動作タイミング図
【図１３】本発明の第８の実施例を示す回路図
【図１４】本発明の第８の実施例の動作タイミング図
【図１５】実施例で解決しようとする問題を説明するための回路図
【図１６】実施例で解決しようとする問題を説明するための回路図
【図１７】本発明の第９の実施例を示す回路図
【発明を実施するための形態】
【００１４】
実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で、その具体的構成を変更し得ることは当業者であれば容易に理解される。
【００１５】
以下に説明する発明の構成で、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、重複する説明は省略することがある。
【００１６】
実施例中、等価とみなせる部分が複数個存在する場合には、同一の符号の後に異なる番号や符号を付けて区別することがある。ただし、特に区別する必要がない場合は、異なる番号や符号を省略して記載することがある。
【００１７】
本明細書等における「第１」、「第２」、「第３」などの表記は、構成要素を識別するために付するものであり、必ずしも、数または順序を限定するものではない。また、構成要素の識別のための番号は文脈毎に用いられ、一つの文脈で用いた番号が、他の文脈で必ずしも同一の構成を示すとは限らない。また、ある番号で識別された構成要素が、他の番号で識別された構成要素の機能を兼ねることを妨げるものではない。
【００１８】
図面等において示す各構成の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面等に開示された位置、大きさ、形状、範囲などに限定されない。
【００１９】
本実施例の構成および効果を理解するために，まず本実施例で解決しようとする問題を説明する。
【００２０】
図１５は、従来の擬似差動型ＣＶ変換アンプの構成、および、出力の中心電圧レベルが所望の値(通常は電源電圧の1/2程度)からずれてしまうことによる出力電圧の振幅範囲縮小の問題を示す図である。
【００２１】
図１５において、２つのシングルエンド出力型オペアンプ100A, 100Bは常にクローズループ状態となっているため、その仮想接地機能により、オペアンプの反転入力端子につながるノードの電位は常にVDD/2(VDDは電源電圧)となっている。
【００２２】
キャリアクロック(Carrier CLK)φCOMがハイ電圧(電圧値VCAR)、かつ、クロック信号φ1がハイ電圧の期間、対をなす２つの検出用MEMS容量素子200A, 200Bのオペアンプ側電極には、-(C+ΔC)*(VCAR-VDD/2)の電荷と-(C-ΔC)*(VCAR-VDD/2)の電荷が充電される。なお、２つの検出用MEMS容量素子200A, 200Bの容量値をそれぞれ、C+ΔC、C-ΔCと表している。Cは、センサに加速度などの信号が印加されていない時の２つの検出用MEMS容量素子の容量値である。また、ΔCはセンサに加速度などの信号が印加された場合に２つの検出用MEMS容量素子に生じる容量値変化である。
【００２３】
さらに、クロック信号φ1がハイ電圧であるため、オペアンプ100の帰還容量素子300A, 300B(容量値CF)と並列に接続されているスイッチ400A, 400Bはオン状態であり、帰還容量素子300A, 300Bの両電極間がショートされ、その結果として、帰還容量素子300A, 300Bの電極上の電荷はゼロに放電されている。
【００２４】
次に、キャリアクロックφCOMとクロック信号φ1がハイ電圧からロー電圧に遷移する。キャリアクロックφCOMがロー電圧(0電位)であるため、２つの検出用MEMS容量素子200のキャリアクロック側電極の電位は0である。そのため、２つの検出用MEMS容量素子200のオペアンプ側電極には、それぞれ、(C+ΔC)*VDD/2、(C-ΔC)*VDD/2の電荷が誘起される。その結果として、それまでに２つの検出用MEMS容量素子200のオペアンプ側電極上にそれぞれ蓄えられていた前記の-(C+ΔC)*(VCAR-VDD/2)、-(C-ΔC)*(VCAR-VDD/2)の電荷との差分の電荷が、それぞれの帰還容量素子300のオペアンプ入力側電極から検出用MEMS容量素子200に転送される。
【００２５】
クロック信号φ1がロー電圧なので、帰還容量素子300と並列に接続されているスイッチ400はオフ状態であり、そのため、差分の電荷は帰還容量素子300だけから供給される。帰還容量素子300のオペアンプ入力側電極の電荷はそれまでゼロであったため、結局、上側の帰還容量素子300Aのオペアンプ入力側電極の電荷QFPは、
QFP=0-[(C+ΔC)*VDD/2-{-(C+ΔC)*(VCAR-VDD/2)}]=-ΔC*VCAR-C*VCAR、
また、下側の帰還容量素子300Bのオペアンプ入力側電極の電荷QFNは、QFN=0-[(C-ΔC)*VDD/2-{-(C-ΔC)*(VCAR-VDD/2)}]=ΔC*VCAR-C*VCAR、
となる。
【００２６】
したがって、上側のオペアンプ100Aの出力VOUTP、下側のオペアンプ100Bの出力VOUTNは、VOUTP=VDD/2-QFP/CF、VOUTN=VDD/2-QFN/CFから、以下となる。
【００２７】
【数１】
2018028515.tif 000003
【００２８】
【数２】
2018028515.tif 000004
【００２９】
また、ＣＶ変換アンプの差動出力VOUT(=VOUTP-VOUTN)、および、出力同相電圧レベルVCMO(=(VOUTP+VOUTN)/2)は以下となる。
【００３０】
【数３】
2018028515.tif 000005
【００３１】
【数４】
2018028515.tif 000006
【００３２】
したがって、出力同相電圧レベルVCMO500は、所望の値であるVDD/2からVCAR*C/CFだけずれてしまう。容量-電圧変換利得を高めるためには帰還容量値CFを大きな値にできないため、前記のずれVCAR*C/CFは大きな電圧となる。これにより、ＣＶ変換アンプの出力電圧の振幅範囲が著しく縮小してしまう。
【００３３】
図１６に、従来から知られている、同相電位調整用の容量を用いてオペアンプ出力の中心電圧レベルずれを補償する方法を適用した場合を比較例として示す。図１６では、図１５の構成に加えて、同相電位調整用の２つの容量素子600A, 600B（容量値C’）が２つのオペアンプ100の反転入力端子がつながるノードに接続され、２つの容量素子600（容量値C’）の他方の電極は反転キャリアクロックφCOM_Bに接続されている。
【００３４】
図１６において、図１５と同様に２つのシングルエンド出力型オペアンプ100は常にクローズループ状態となっているため、その仮想接地機能により、オペアンプの反転入力端子につながるノードの電位は常にVDD/2(VDDは電源電圧)となっている。
【００３５】
図１５と同様にキャリアクロック(Carrier CLK)φCOMがハイ電圧(電圧値VCAR)、かつ、クロック信号φ1がハイ電圧の期間、対をなす２つの検出用MEMS容量素子200のオペアンプ側電極には、-(C+ΔC)*(VCAR-VDD/2)の電荷と-(C-ΔC)*(VCAR-VDD/2)の電荷が充電される。また、帰還容量素子300の電極上の電荷はゼロに放電されている。
【００３６】
図１６の例ではさらに、同相電位調整用の２つの容量素子600のオペアンプ側電極にはVDD/2の電位が、反転キャリアクロック側の電極にはφCOM_Bのロー電圧(0電位)が印加されている。そのため、同相電位調整用の２つの容量素子600のオペアンプ側電極にはともに、C’*VDD/2の電荷が充電されている。
【００３７】
次に、キャリアクロックφCOMとクロック信号φ1がハイ電圧からロー電圧に遷移する。キャリアクロックφCOMがロー電圧(0電位)であるため、２つの検出用MEMS容量素子200のキャリアクロック側電極の電位は0である。そのため、２つの検出用MEMS容量素子200のオペアンプ側電極には、それぞれ、(C+ΔC)*VDD/2、(C-ΔC)*VDD/2の電荷が誘起される。その結果として、それまでに２つの検出用MEMS容量素子200のオペアンプ側電極上にそれぞれ蓄えられていた-(C+Δ)*(VCAR-VDD/2)、-(C-ΔC)*(VCAR-VDD/2)の電荷との差分の電荷が、それぞれの検出用MEMS容量素子により吸収される。吸収される電荷量は、それぞれ、(C+ΔC)*VDD/2-{-(C+ΔC)*(VCAR-VDD/2)}=(C+ΔC)*VCAR
(C-ΔC)*VDD/2-{-(C-ΔC)*(VCAR-VDD/2)}=(C-ΔC)*VCAR
となる。
【００３８】
一方、反転キャリアクロックφCOM_Bはロー電圧からハイ電圧(電圧値VCAR)に遷移しているため、同相電位調整用の２つの容量素子600にはともに、C’*(VDD/2-VCAR)の電荷が誘起される。その結果として、それまでに２つの容量素子600に蓄えられていたC’*VDD/2の電荷との差分の電荷が、それぞれの容量素子600から放出される。
【００３９】
放出される電荷量は２つの容量素子600ともに、
C’*VDD/2- C’*(VDD/2-VCAR)=C’*VCAR
である。帰還容量素子300から転送される電荷量は、吸収される電荷量と放出される電荷量の差分となる。
【００４０】
結局、図１６の上側の帰還容量素子300Aのオペアンプ入力側電極の電荷QFPは、
QFP=0-{(C+ΔC)*VCAR-C’*VCAR}=-ΔC*VCAR-(C-C’)*VCAR
また、下側の帰還容量素子300Bのオペアンプ入力側電極の電荷QFNは、QFN=0-{(C-ΔC)*VCAR-C’*VCAR}=ΔC*VCAR-(C-C’)*VCAR
となる。したがって、上側のオペアンプ100Aの出力VOUTP、下側のオペアンプ100Bの出力VOUTNは、VOUTP=VDD/2-QFP/CF、VOUTN=VDD/2-QFN/CFから、以下となる。
【００４１】
【数５】
2018028515.tif 000007
【００４２】
【数６】
2018028515.tif 000008
【００４３】
また、ＣＶ変換アンプの差動出力VOUT(=VOUTP-VOUTN)、および、出力同相電圧レベルVCMO(=(VOUTP+VOUTN)/2)は以下となる。なお、数５、数６の通り、VCMO500は上側、下側それぞれのオペアンプの出力の中心電圧レベルでもある。
【００４４】
【数７】
2018028515.tif 000009
【００４５】
【数８】
2018028515.tif 000010
【００４６】
したがって、同相電位調整用の容量600の容量値C’をMEMS容量値Cと等しくなるように選ぶ(すなわち、C’=Cとする)ことで、数８の右辺第二項をゼロとして、出力同相電圧レベルVCMOを所望の値であるVDD/2に設定することができる。
【００４７】
しかし、図１６に示した通り、オペアンプに必要な消費電流は(1+CF/C+C’/C)2程度のファクターで増大する。例えば、C’=C、CF/C=1/4とすると、C’の存在によりオペアンプに必要な消費電流は3.2倍になってしまう。もともと雑音低減のためにＣＶ変換アンプのオペアンプには大きな消費電流が要求されるため、それが3.2倍になるとセンサ全体の消費電流へ深刻なインパクトを与えると考えられる。
【００４８】
なお、図１５や図１６ではオペアンプの出力波形を正弦波として描いているが、これは説明の便宜上、ΔC信号の波形を正弦波としたためである。また、正確には、各オペアンプの出力電圧波形は、クロック信号φ1がハイ電圧である半周期間はVDD/2の電圧、また、クロック信号φ1がロー電圧である半周期間は、ΔC信号に比例した電圧波形が出力の中心電圧レベル、すなわち、出力同相電圧レベルVCMO(数４)の上に重畳した電圧波形となる。
【００４９】
以下の実施例で説明される静電容量式センサあるいはＣＶ変換アンプは、従来のようにオペアンプの帰還容量素子の電荷を半周期ごとに放電してゼロにするかわりに、例えば半周期ごとに帰還容量素子を適切な充電電圧で充電することで、オペアンプの出力の中心電圧レベルのずれを補償して適切な中心電圧レベルに設定するものである。そのため、典型的な例では、帰還容量素子はスイッチを介して充電用の電位に接続されている。
【実施例１】
【００５０】
図１に本発明の第一の実施例を示す。これは擬似差動型ＣＶ変換アンプの場合の一例である。まず、構成を説明する。
【００５１】
静電容量式MEMS1は２つの検出用MEMS容量素子1a、1bを備え、それらの電極の一方は機械的に運動できる可動電極となっている。検出用MEMS容量素子1aと1bの可動電極は、ともにキャリアクロックφCOMに接続され、他方の電極(固定電極)はそれぞれ、オペアンプ3a、3bの反転入力端子に接続される。また、他方の電極はそれぞれ、サンプリングスイッチ2a、2bを介して電圧VCM1に接続される。
【００５２】
サンプリングスイッチ2a、2bはともに、クロック信号φ1によりオン／オフが制御される。また、オペアンプ3aの反転入力端子と出力端子の間には、入力側帰還用スイッチ5aと出力側帰還用スイッチ6aを介して帰還容量素子4a(容量値CF)が接続される。同様に、オペアンプ3bの反転入力端子と出力端子の間には、入力側帰還用スイッチ5bと出力側帰還用スイッチ6bを介して帰還容量素子4b(容量値CF)が接続される。入力側帰還用スイッチ5a、5bと出力側帰還用スイッチ6a、6bはクロック信号φ2によりオン／オフが制御される。なお、場合によっては、入力側帰還用スイッチ5a、5bと出力側帰還用スイッチ6a、6bは省略し、直結することも可能である。
【００５３】
さらに、帰還容量素子4aのオペアンプ入力側電極は、順方向充電用スイッチ7aを介して充電電圧に接続され、オペアンプ出力側電極は、順方向充電用スイッチ8aを介してグランド(0電位)に接続される。同様に、帰還容量素子4bのオペアンプ入力側電極は、順方向充電用スイッチ7bを介して充電電圧に接続され、オペアンプ出力側電極は、順方向充電用スイッチ8bを介してグランド(0電位)に接続される。順方向充電用スイッチ7a、7b、8a、8bは、クロック信号φ1によりオン／オフが制御される。また、オペアンプ3a、3bの非反転入力端子は電圧VCM2に接続される。オペアンプ3a、3bの出力はそれぞれ、出力リセット用スイッチ11a、11bを介して電圧VCM3に接続される。出力リセット用スイッチ11a、11bはクロック信号φ1によりオン／オフが制御される。
【００５４】
図２を用いて動作を説明する。図２の動作タイミング図において、キャリアクロックφCOMがハイ電圧(電圧値VCAR)、かつ、クロック信号φ1がハイ電圧の期間、サンプリングスイッチ2a、2bがオンになり、検出用MEMS容量素子1aのオペアンプ側電極には-(C+ΔC)*(VCAR-VCM1)の電荷が、検出用MEMS容量素子1bのオペアンプ側電極には-(C-ΔC)*(VCAR-VCM1)の電荷が充電される。
【００５５】
ここで、検出用MEMS容量素子1aの容量値をC+ΔC、検出用MEMS容量素子1bの容量値をC-ΔCとしている。検出用MEMS容量素子1aの可動電極と検出用MEMS容量素子1bの可動電極は、一体となって動くように機械的に結合しており、機械的には一つの錘(質量体)として機能する。センサに加速度などの信号が印加されていない時は、錘に慣性力などの力が働かないため、錘、つまり、検出用MEMS容量素子1aの可動電極と検出用MEMS容量素子1bの可動電極は初期の場所に位置する。その時に、検出用MEMS容量素子1aの可動電極と固定電極の間の距離と、検出用MEMS容量素子1bの可動電極と固定電極の間の距離が等しくなるように電極構造が設計されているため、検出用MEMS容量素子1aと検出用MEMS容量素子1bの容量値は互いに等しくなっており、その値をCとしている。
【００５６】
また、センサに加速度などの信号が印加されると、錘が、加速度などの信号に比例した慣性力などの力を受けることにより、錘、つまり、検出用MEMS容量素子1aの可動電極と検出用MEMS容量素子1bの可動電極の位置が加速度などの信号に比例して一体となって変位する。これにより、検出用MEMS容量素子1aの可動電極が検出用MEMS容量素子1aの固定電極に近づくように変位すると、逆に、検出用MEMS容量素子1bの可動電極は検出用MEMS容量素子1bの固定電極から同じ変位量だけ遠ざかる。また、検出用MEMS容量素子1aの可動電極が検出用MEMS容量素子1aの固定電極に遠ざかるように変位すると、逆に、検出用MEMS容量素子1bの可動電極は検出用MEMS容量素子1bの固定電極から同じ変位量だけ近づく。変位量、すなわち極板間隔の変化量による容量値変化をΔCとすると、前記の通り、検出用MEMS容量素子1aの容量値はC+ΔC、検出用MEMS容量素子1bの容量値はC-ΔCとなる。
【００５７】
さらに、クロック信号φ1がハイ電圧である期間中は、順方向充電用スイッチ7a、8aがオンになることで、帰還容量素子4aのオペアンプ入力側電極は充電電圧に接続され、オペアンプ出力側電極はグランド(0電位)に接続される。この時、クロック信号φ2はロー電圧となっているため、入力側帰還用スイッチ5aと出力側帰還用スイッチ6aはオフとなっており、オペアンプ3aはオープンループ状態となっている。同様に、順方向充電用スイッチ7b、8bがオンになることで、帰還容量素子4bのオペアンプ入力側電極は充電電圧に接続され、オペアンプ出力側電極はグランド(0電位)に接続される。この時、クロック信号φ2はロー電圧となっているため、入力側帰還用スイッチ5bと出力側帰還用スイッチ6bはオフとなっており、オペアンプ3bはオープンループ状態となっている。したがって、充電電圧を(C’/CF)VCARとすると、帰還容量素子4a、4bのオペアンプ入力側電極には、ともにC’*VCARの電荷が充電される。
【００５８】
また、オペアンプ3a、3bの反転入力端子の電圧はVCM1、非反転入力端子の電圧はVCM2、オペアンプはオープンループ状態であるため、オペアンプ3a、3bの出力電圧は、(VCM2-VCM1)にオペアンプの大きな(通常は数百倍から数万倍の)オープンループ利得を乗算した電圧に振幅しようとする。通常はVCM1=VCM2=VDD/2(VDDは電源電圧)に設定することが多いが、オペアンプ3a、3bの反転入力端子の電圧は実際にはサンプリングスイッチ2a、2bのオン抵抗の影響でVCM1からわずかにずれるため、やはりオペアンプ3a、3bの出力は比較的大きな電圧値に振幅しようとする。その場合でも本発明は有効に機能するが、本実施例では、オペアンプ3a、3bの出力に接続された出力リセット用スイッチ11a、11bがオンになることで、オペアンプ3a、3bの出力がともに電圧VCM3に接続され、出力電圧値をVCM3に固定する。
【００５９】
なお、VCM3は、後述するようにクロック信号φ2がハイ電圧に遷移した際にＣＶ変換アンプ内の各ノードに生じる過渡応答電圧レベルが、各スイッチを構成しているMOSトランジスタの耐圧を超過しないかという観点、過渡応答電圧レベルが、オフになっているべきスイッチにリーク電流を引き起こさないかという観点、クロック信号φ2がハイ電圧に遷移した際に生じる電荷転送速度の観点を考慮して適切な電圧値に設定すればよい。
【００６０】
図２の動作タイミング図において、クロック信号φ1がハイ電圧からロー電圧に遷移する瞬間に、サンプリングスイッチ2a、2bがオフになるため、検出用MEMS容量素子1a、1bのオペアンプ側電極にそれぞれ充電されていた電荷、-(C+ΔC)*(VCAR-VCM1)、-(C-ΔC)*(VCAR-VCM1)がこれらの電極上に固定される。また、前記瞬間に、順方向充電用スイッチ7a、8a、7b、8bもオフになるため、帰還容量素子4a、4bのオペアンプ入力側電極に充電されていたC’*VCARの電荷も固定される。
【００６１】
図２の動作タイミング図の通り、クロック信号φ1のロー電圧への遷移後、わずかなノンオーバーラップ期間(クロック信号φ1、φ2がともにロー電圧である期間)を経て、クロック信号φ2がハイ電圧に遷移する。これにより、入力側帰還用スイッチ5aと出力側帰還用スイッチ6aがオンとなり、オペアンプ3aの入出力間に帰還容量素子4aが挿入されるので、オペアンプ3aはクローズループ状態となる。同様に、入力側帰還用スイッチ5bと出力側帰還用スイッチ6bがオンとなり、オペアンプ3bの入出力間に帰還容量素子4bが挿入されるので、オペアンプ3bはクローズループ状態となる。
【００６２】
したがって、クローズループ状態のオペアンプの仮想接地動作により、オペアンプ3a、3bの反転入力端子の電位、すなわち、検出用MEMS容量素子1a、1bのオペアンプ側電極の電位はVCM2となっている。一方、図２の動作タイミング図の通り、キャリアクロックφCOMはロー電圧(0電位)に遷移しているため、検出用MEMS容量素子1a、1bのキャリアクロック側電極の電位は0である。そのため、検出用MEMS容量素子1a、1bのオペアンプ側電極には、それぞれ、(C+ΔC)*VCM2、(C-ΔC)*VCM2の電荷が誘起される。その結果として、検出用MEMS容量素子1a、1bのオペアンプ側電極上にそれぞれ固定されていた前記の-(C+ΔC)*(VCAR-VCM1)、-(C-ΔC)*(VCAR-VCM1)の電荷との差分の電荷が、それぞれの帰還容量素子4a、4bのオペアンプ入力側電極から検出用MEMS容量素子1a、1bに転送される。
【００６３】
帰還容量素子4a、4bのオペアンプ入力側電極にはともに、クロック信号φ1がロー電圧に遷移した瞬間に、C’*VCARの電荷が固定されていたため、結局、帰還容量素子4aのオペアンプ入力側電極の電荷QFPは、QFP=C’*VCAR-[(C+ΔC)*VCM2-{-(C+ΔC)*(VCAR-VCM1)}]
=-ΔC*(VCAR-VCM1+VCM2)-(C-C’)*VCAR-C(VCM2-VCM1)
また、帰還容量素子4bのオペアンプ入力側電極の電荷QFNは、QFN=C’*VCAR-[(C-ΔC)*VCM2-{-(C-ΔC)*(VCAR-VCM1)}]
=ΔC*(VCAR-VCM1+VCM2)-(C-C’)*VCAR-C(VCM2-VCM1)
となる。したがって、オペアンプ3a、3bの出力VOUTP、VOUTNは、VOUTP=VCM2-QFP/CF、VOUTN=VCM2-QFN/CFから以下となる。
【００６４】
【数９】
2018028515.tif 000011
【００６５】
【数１０】
2018028515.tif 000012
【００６６】
また、ＣＶ変換アンプの差動出力VOUT(=VOUTP-VOUTN)、および、出力同相電圧レベルVCMO(=(VOUTP+VOUTN)/2)は以下となる。
【００６７】
【数１１】
2018028515.tif 000013
【００６８】
【数１２】
2018028515.tif 000014
【００６９】
容量-電圧変換利得ΔV/ΔC(=VOUT/ΔC)を最大化するために、通常はVCM1=VCM2に設定する。これにより、ＣＶ変換アンプの後段のアナログ回路ブロック(アンプやA/D変換器)の雑音仕様を緩和できるため、これらの回路を低電力化、小型化できる。VCM1=VCM2=VDD/2の場合、ＣＶ変換アンプの差動出力と出力同相電圧レベルVCMOは以下となる。
【００７０】
【数１３】
2018028515.tif 000015
【００７１】
【数１４】
2018028515.tif 000016
【００７２】
このように本実施例では、好ましくはC’=Cと選ぶことで、すなわち、充電電圧を(C/CF)VCARと設定することで、数１４の右辺第二項をゼロにすることができ、その結果として、出力同相電圧レベルVCMOを所望の値であるVDD/2にすることができる。これにより、ＣＶ変換アンプの出力電圧の振幅範囲を十分大きく確保できる。また、C’=Cではない場合であっても、数１４の右辺第二項を小さくすることができれば、それにより、出力同相電圧レベルVCMOを所望の値であるVDD/2に近づけることができる。
【００７３】
なお、数９〜数１４はクロック信号φ2がハイ電圧である約半周期間の電圧であり、この期間のオペアンプ3a、3bの出力電圧VOUTP、VOUTNがＣＶ変換アンプに後続する回路ブロック(アンプやA/D変換器)により処理(増幅やA/D変換)される。以降の実施例で説明する式においても、上記考え方は同様である。
【実施例２】
【００７４】
図３に本発明の第二の実施例を、図４にその動作タイミング図を示す。第一の実施例と異なる点は、図４の通り、クロック信号φ1がハイ電圧の時にキャリアクロックφCOMがロー電圧になっている点、また、それに対応して、図３の通り、順方向充電用スイッチ7a、7bがグランドに、順方向充電用スイッチ8a、8bが充電電圧に接続されている点である。
【００７５】
まず、構成では実施例１と異なる点を中心に説明する。実施例１と同様の構成については、同じ符号を付し説明は省略する。実施例２では、帰還容量素子4aのオペアンプ入力側電極は、順方向充電用スイッチ7aを介してグランド(0電位)に接続され、オペアンプ出力側電極は、順方向充電用スイッチ8aを介して充電電圧に接続される。同様に、帰還容量素子4bのオペアンプ入力側電極は、順方向充電用スイッチ7bを介してグランド(0電位)に接続され、オペアンプ出力側電極は、順方向充電用スイッチ8bを介して充電電圧に接続される。他の構成は基本的に図１と同様である。
【００７６】
図４で動作を説明する。動作では実施例１と異なる部分について説明し、同様の部分については説明を省略する。図４の動作タイミング図において、信号VCARは、実施例１の図２のタイミング図とはハイとローが逆転している。図４の動作タイミング図において、キャリアクロックφCOMがロー電圧(0電位)、かつ、クロック信号φ1がハイ電圧の期間、サンプリングスイッチ2a、2bがオンになり、検出用MEMS容量素子1aのオペアンプ側電極には(C+ΔC)*VCM1の電荷が、検出用MEMS容量素子1bのオペアンプ側電極には(C-ΔC)*VCM1の電荷が充電される。
【００７７】
さらに、クロック信号φ1がハイ電圧である期間中は、順方向充電用スイッチ7a、8aがオンになることで、帰還容量素子4aのオペアンプ入力側電極はグランド(0電位)に接続され、オペアンプ出力側電極は前記充電電圧に接続される。この時、クロック信号φ2はロー電圧となっているため、入力側帰還用スイッチ5aと出力側帰還用スイッチ6aはオフとなっており、オペアンプ3aはオープンループ状態となっている。同様に、順方向充電用スイッチ7b、8bがオンになることで、帰還容量素子4bのオペアンプ入力側電極はグランド(0電位)に接続され、オペアンプ出力側電極は充電電圧に接続される。この時、クロック信号φ2はロー電圧となっているため、入力側帰還用スイッチ5bと出力側帰還用スイッチ6bはオフとなっており、オペアンプ3bはオープンループ状態となっている。
【００７８】
したがって、充電電圧を(C’/CF)VCARとすると、帰還容量素子4a、4bのオペアンプ入力側電極には、ともに-C’*VCARの電荷が充電される。また、オペアンプ3a、3bの反転入力端子の電圧はVCM1、非反転入力端子の電圧はVCM2、オペアンプはオープンループ状態であるため、オペアンプ3a、3bの出力は比較的大きな電圧値に振幅しようとする点は実施例１と同様である。なお、VCM3は、実施例１と同様の手法で適切な電圧値に設定すればよい。
【００７９】
図４の動作タイミング図において、クロック信号φ1がハイ電圧からロー電圧に遷移する瞬間に、サンプリングスイッチ2a、2bがオフになるため、検出用MEMS容量素子1a、1bのオペアンプ側電極にそれぞれ充電されていた電荷、(C+ΔC)*VCM1、(C-ΔC)*VCM1がこれらの電極上に固定される。また、前記瞬間に、順方向充電用スイッチ7a、8a、7b、8bもオフになるため、帰還容量素子4a、4bのオペアンプ入力側電極に充電されていた-C’*VCARの電荷も固定される。
【００８０】
図２の動作タイミングと同様に、図４の動作タイミングでも、クロック信号φ1のロー電圧への遷移後、クロック信号φ2がハイ電圧に遷移する。これにより、オペアンプ3a、3bはクローズループ状態となる。したがって、クローズループ状態のオペアンプの仮想接地動作により、オペアンプ3a、3bの反転入力端子の電位、すなわち、検出用MEMS容量素子1a、1bのオペアンプ側電極の電位はVCM2となっている。
【００８１】
一方、図４の動作タイミング図の通り、キャリアクロックφCOMはハイ電圧(電圧値VCAR)に遷移しているため、検出用MEMS容量素子1a、1bのキャリアクロック側電極の電位はVCARである。そのため、検出用MEMS容量素子1a、1bのオペアンプ側電極には、それぞれ、(C+ΔC)*(VCM2-VCAR)、(C-ΔC)*(VCM2-VCAR)の電荷が誘起される。その結果として、検出用MEMS容量素子1a、1bのオペアンプ側電極上にそれぞれ固定されていた前記の(C+ΔC)*VCM1、(C-ΔC)*VCM1)の電荷との差分の電荷が、検出用MEMS容量素子1a、1bから、それぞれの帰還容量素子4a、4bのオペアンプ入力側電極に転送される。帰還容量素子4a、4bのオペアンプ入力側電極にはともに、クロック信号φ1がロー電圧に遷移した瞬間に、-C’*VCARの電荷が固定されていたため、結局、帰還容量素子4aのオペアンプ入力側電極の電荷QFPは、QFP=-C’*VCAR+{(C+ΔC)*VCM1-(C+ΔC)*(VCM2-VCAR)}
=ΔC*(VCAR+VCM1-VCM2)+(C-C’)*VCAR-C(VCM2-VCM1)
また、帰還容量素子4bのオペアンプ入力側電極の電荷QFNは、QFN=-C’*VCAR+{(C-ΔC)*VCM1-(C-ΔC)*(VCM2-VCAR)}
=-ΔC*(VCAR+VCM1-VCM2)+(C-C’)*VCAR-C(VCM2-VCM1)
となる。したがって、オペアンプ3a、3bの出力VOUTP、VOUTNは、VOUTP=VCM2-QFP/CF、VOUTN=VCM2-QFN/CFから以下となる。
【００８２】
【数１５】
2018028515.tif 000017
【００８３】
【数１６】
2018028515.tif 000018
【００８４】
これは、実施例１の（数９）（数１０）に対応する式である。これを変形することにより、VCM1=VCM2=VDD/2の場合、ＣＶ変換アンプの差動出力と出力同相電圧レベルは以下となる。
【００８５】
【数１７】
2018028515.tif 000019
【００８６】
【数１８】
2018028515.tif 000020
【００８７】
第一の実施例と同様に、C’=Cと選ぶことで、数１８の右辺第二項をゼロにすることができ、ＣＶ変換アンプの出力電圧の振幅範囲を十分大きく確保できる。
【実施例３】
【００８８】
図５に本発明の第三の実施例を、図６にその動作タイミング図を示す。本実施例の目的は、ＣＶ変換アンプに振幅変調の機能を持たせ、それにより、低周波のΔC信号を高周波信号に変換して、ＣＶ変換アンプや後段のアナログ回路の1/f雑音や直流オフセット電圧の影響を回避することにある。すなわち、ＣＶ変換アンプをいわゆるチョッパ型アンプとして動作させることにある。機能的には、実施例１の動作と実施例２の動作を、交互に行うことに相当する。
【００８９】
そのために、第一の実施例と異なる点は、まず、図６の通り、キャリアクロックφCHOPの周波数はクロック信号φ1やφ2の1/2の周波数としている。これにより、キャリアクロックφCHOPとクロック信号φ1の関係性が交互に変化する。すなわち、クロック信号φ1がハイ電圧になっているある期間でキャリアクロックφCHOPがハイ電圧であれば、次にクロック信号φ1がハイ電圧になる期間では、キャリアクロックφCHOPはロー電圧である。つまり、第一の実施例の場合と同じ関係性、第二の実施例の場合と同じ関係性が交互に生じる。これにより振幅変調を実現できるのであるが、交互に変化する関係性に対応して、オペアンプ出力の中心電圧レベルずれを補償する方法も、第一の実施例型と第二の実施例型を交互に行う必要がある。
【００９０】
そのために、図５の通り、逆方向充電用スイッチ9a、9b、10a、10bを追加し、第一の実施例型の補償は順方向充電用スイッチ7a、7b、8a、8bを用いて帰還容量素子を充電することで、また、第二の実施例型の補償は逆方向充電用スイッチ9a、9b、10a、10bを用いて帰還容量素子を逆方向に充電することで行う。そのために、順方向充電用スイッチ7a、7b、8a、8bをオン／オフ制御するクロック信号φ1Bと、逆方向充電用スイッチ9a、9b、10a、10bをオン／オフ制御するクロック信号φ1Aを、図６の通り追加した。
【００９１】
図５を参照して構成を説明する。図１と同様の構成は同じ符号により説明を省略する。本実施例では、実施例１の構成に加え、さらに、帰還容量素子4aのオペアンプ入力側電極は、逆方向充電用スイッチ10aを介してグランド(0電位)に接続され、オペアンプ出力側電極は、逆方向充電用スイッチ9aを介して充電電圧に接続される。同様に、帰還容量素子4bのオペアンプ入力側電極は、逆方向充電用スイッチ10bを介してグランド(0電位)に接続され、オペアンプ出力側電極は、逆方向充電用スイッチ9bを介して充電電圧に接続される。逆方向充電用スイッチ9a、9b、10a、10bはクロック信号φ1Aによりオン／オフが制御される。
【００９２】
図６により動作を説明する。図６の動作タイミング図において、キャリアクロックφCHOPがハイ電圧(電圧値VCAR)、かつ、クロック信号φ1がハイ電圧の期間、サンプリングスイッチ2a、2bがオンになり、検出用MEMS容量素子1aのオペアンプ側電極には-(C+ΔC)*(VCAR-VCM1)の電荷が、検出用MEMS容量素子1bのオペアンプ側電極には-(C-ΔC)*(VCAR-VCM1)の電荷が充電される。
【００９３】
さらに、この時は、クロック信号φ1Bがハイ電圧となっており、これにより順方向充電用スイッチ7a、8aがオンになることで、帰還容量素子4aのオペアンプ入力側電極は充電電圧に接続され、オペアンプ出力側電極はグランド(0電位)に接続される。この時、クロック信号φ2はロー電圧となっているため、入力側帰還用スイッチ5aと出力側帰還用スイッチ6aはオフとなっており、オペアンプ3aはオープンループ状態となっている。同様に、クロック信号φ1Bにより順方向充電用スイッチ7b、8bがオンになることで、帰還容量素子4bのオペアンプ入力側電極は充電電圧に接続され、オペアンプ出力側電極はグランド(0電位)に接続される。この時、クロック信号φ2はロー電圧となっているため、入力側帰還用スイッチ5bと出力側帰還用スイッチ6bはオフとなっており、オペアンプ3bはオープンループ状態となっている。
【００９４】
したがって、充電電圧を(C’/CF)VCARとすると、帰還容量素子4a、4bのオペアンプ入力側電極には、ともにC’*VCARの電荷が充電される。また、オペアンプ3a、3bの反転入力端子の電圧はVCM1、非反転入力端子の電圧はVCM2、オペアンプはオープンループ状態であるため、オペアンプ3a、3bの出力電圧は、(VCM2-VCM1)にオペアンプの大きなオープンループ利得を乗算した電圧に振幅しようとする。このため実施例１でも述べたように、やはりオペアンプ3a、3bの出力は比較的大きな電圧値に振幅しようとする。その場合でも本発明は有効に機能するが、本実施例では、オペアンプ3a、3bの出力に接続された出力リセット用スイッチ11a、11bがオンになることで、オペアンプ3a、3bの出力がともに電圧VCM3に接続され、出力電圧値をVCM3に固定する。なお、VCM3は、実施例１と同様の手法で適切な電圧値に設定すればよい。
【００９５】
図６において、クロック信号φ1がハイ電圧からロー電圧に遷移する瞬間に、サンプリングスイッチ2a、2bがオフになるため、検出用MEMS容量素子1a、1bのオペアンプ側電極にそれぞれ充電されていた電荷、-(C+ΔC)*(VCAR-VCM1)、-(C-ΔC)*(VCAR-VCM1)がこれらの電極上に固定される。また、前記瞬間にクロック信号φ1Bもロー電圧に遷移するので、順方向充電用スイッチ7a、8a、7b、8bもオフになり、帰還容量素子4a、4bのオペアンプ入力側電極に充電されていたC’*VCARの電荷も固定される。
【００９６】
図６の通り、クロック信号φ1、φ1Bのロー電圧への遷移後、クロック信号φ2がハイ電圧に遷移する。これにより、オペアンプ3aはクローズループ状態となる。同様に、オペアンプ3bはクローズループ状態となる。したがって、クローズループ状態のオペアンプの仮想接地動作により、オペアンプ3a、3bの反転入力端子の電位、すなわち、検出用MEMS容量素子1a、1bのオペアンプ側電極の電位はVCM2となっている。
【００９７】
一方、図６の通り、キャリアクロックφCHOPはロー電圧(0電位)に遷移しているため、検出用MEMS容量素子1a、1bのキャリアクロック側電極の電位は0である。そのため、検出用MEMS容量素子1a、1bのオペアンプ側電極には、それぞれ、(C+ΔC)*VCM2、(C-ΔC)*VCM2の電荷が誘起される。その結果として、検出用MEMS容量素子1a、1bのオペアンプ側電極上にそれぞれ固定されていた前記の-(C+ΔC)*(VCAR-VCM1)、-(C-ΔC)*(VCAR-VCM1)の電荷との差分の電荷が、それぞれの帰還容量素子4a、4bのオペアンプ入力側電極から検出用MEMS容量素子1a、1bに転送される。帰還容量素子4a、4bのオペアンプ入力側電極にはともに、クロック信号φ1Bがロー電圧に遷移した瞬間に、C’*VCARの電荷が固定されていたため、結局、帰還容量素子4aのオペアンプ入力側電極の電荷QFPは、QFP=C’*VCAR-[(C+ΔC)*VCM2-{-(C+ΔC)*(VCAR-VCM1)}]
=-ΔC*(VCAR-VCM1+VCM2)-(C-C’)*VCAR-C(VCM2-VCM1)
また、帰還容量素子4bのオペアンプ入力側電極の電荷QFNは、QFN=C’*VCAR-[(C-ΔC)*VCM2-{-(C-ΔC)*(VCAR-VCM1)}]
=ΔC*(VCAR-VCM1+VCM2)-(C-C’)*VCAR-C(VCM2-VCM1)
となる。したがって、オペアンプ3a、3bの出力VOUTP、VOUTNは、VOUTP=VCM2-QFP/CF、VOUTN=VCM2-QFN/CFから実施例１の（数９）（数１０）と同じになる。これにより、実施例１の（数１３）（数１４）と同様のＣＶ変換アンプの差動出力と出力同相電圧レベルが得られる。
【００９８】
一方、図６の通り、次のクロック信号φ1＝ハイ電圧の期間は、今度はキャリアクロックφCOMがロー電圧(0電位)になっている。クロック信号φ1がハイ電圧なので、サンプリングスイッチ2a、2bがオンになり、検出用MEMS容量素子1aのオペアンプ側電極には(C+ΔC)*VCM1の電荷が、検出用MEMS容量素子1bのオペアンプ側電極には(C-ΔC)*VCM1の電荷が充電される。
【００９９】
さらに、この時は、クロック信号φ1Aがハイ電圧となっており、これにより、逆方向充電用スイッチ10a、9aがオンになることで、帰還容量素子4aのオペアンプ入力側電極はグランド(0電位)に接続され、オペアンプ出力側電極は充電電圧に接続される。この時、クロック信号φ2はロー電圧となっているため、入力側帰還用スイッチ5aと出力側帰還用スイッチ6aはオフとなっており、オペアンプ3aはオープンループ状態となっている。同様に、クロック信号φ1Aにより逆方向充電用スイッチ10b、9bがオンになることで、帰還容量素子4bのオペアンプ入力側電極はグランド(0電位)に接続され、オペアンプ出力側電極は充電電圧に接続される。この時、クロック信号φ2はロー電圧となっているため、入力側帰還用スイッチ5bと出力側帰還用スイッチ6bはオフとなっており、オペアンプ3bはオープンループ状態となっている。したがって、帰還容量素子4a、4bのオペアンプ入力側電極には、ともに-C’*VCARの電荷が充電される。
【０１００】
図６において、クロック信号φ1がハイ電圧からロー電圧に遷移する瞬間に、サンプリングスイッチ2a、2bがオフになるため、検出用MEMS容量素子1a、1bのオペアンプ側電極にそれぞれ充電されていた電荷、(C+ΔC)*VCM1、(C-ΔC)*VCM1がこれらの電極上に固定される。また、前記瞬間にクロック信号φ1Aもロー電圧に遷移するので、逆方向充電用スイッチ10a、9a、10b、9bもオフになるため、帰還容量素子4a、4bのオペアンプ入力側電極に充電されていた-C’*VCARの電荷も固定される。
【０１０１】
図６の通り、クロック信号φ1、φ1Aのロー電圧への遷移後、クロック信号φ2がハイ電圧に遷移する。これにより、入力側帰還用スイッチ5aと出力側帰還用スイッチ6aがオンとなり、オペアンプ3aの入出力間に帰還容量素子4aが挿入されるので、オペアンプ3aはクローズループ状態となる。同様に、入力側帰還用スイッチ5bと出力側帰還用スイッチ6bがオンとなり、オペアンプ3bの入出力間に帰還容量素子4bが挿入されるので、オペアンプ3bはクローズループ状態となる。したがって、クローズループ状態のオペアンプの仮想接地動作により、オペアンプ3a、3bの反転入力端子の電位、すなわち、検出用MEMS容量素子1a、1bのオペアンプ側電極の電位はVCM2となっている。
【０１０２】
一方、図６の通り、キャリアクロックφCOMはハイ電圧(電圧値VCAR)に遷移しているため、検出用MEMS容量素子1a、1bのキャリアクロック側電極の電位はVCARである。そのため、検出用MEMS容量素子1a、1bのオペアンプ側電極には、それぞれ、(C+ΔC)*(VCM2-VCAR)、(C-ΔC)*(VCM2-VCAR)の電荷が誘起される。その結果として、検出用MEMS容量素子1a、1bのオペアンプ側電極上にそれぞれ固定されていた(C+ΔC)*VCM1、(C-ΔC)*VCM1)の電荷との差分の電荷が、検出用MEMS容量素子1a、1bから、それぞれの帰還容量素子4a、4bのオペアンプ入力側電極に転送される。帰還容量素子4a、4bのオペアンプ入力側電極にはともに、クロック信号φ1Aがロー電圧に遷移した瞬間に、-C’*VCARの電荷が固定されていたため、結局、帰還容量素子4aのオペアンプ入力側電極の電荷QFPは、
QFP=-C’*VCAR+{(C+ΔC)*VCM1-(C+ΔC)*(VCM2-VCAR)}
=ΔC*(VCAR+VCM1-VCM2)+(C-C’)*VCAR-C(VCM2-VCM1)
また、帰還容量素子4bのオペアンプ入力側電極の電荷QFNは、
QFN=-C’*VCAR+{(C-ΔC)*VCM1-(C-ΔC)*(VCM2-VCAR)}
=-ΔC*(VCAR+VCM1-VCM2)+(C-C’)*VCAR-C(VCM2-VCM1)
となる。したがって、オペアンプ3a、3bの出力VOUTP、VOUTNは、VOUTP=VCM2-QFP/CF、VOUTN=VCM2-QFN/CFから実施例２の（数１５）（数１６）と同じになる。これにより、実施例２の（数１７)(数１８）と同様のＣＶ変換アンプの差動出力と出力同相電圧レベルを得ることができる。
【０１０３】
以上の説明から、本実施例では容量-電圧変換利得の符号が交互に変わることが分かる。これは、ΔC信号をキャリアクロックφCHOPにより振幅変調していることと等価である。その結果、低周波のΔC信号を高周波信号に変換して、ＣＶ変換アンプや後段のアナログ回路の1/f雑音や直流オフセット電圧の影響を回避できる。すなわち、ＣＶ変換アンプをいわゆるチョッパ型アンプとして動作させている。第三の実施例でも、第一の実施例及び第二の実施例と同様、C’=Cと選ぶことで、ＣＶ変換アンプの出力電圧の振幅範囲を十分大きく確保できる。
【実施例４】
【０１０４】
図７に本発明の第四の実施例を示す。本実施例では、ＣＶ変換アンプは第一の実施例と同じ構成、動作、効果であるので、ＣＶ変換アンプに関する説明は省略する。また、言うまでもなく、第一の実施例以外の実施例に示したＣＶ変換アンプを本実施例に適用することもできる。本実施例は、ＣＶ変換アンプを含めたMEMS静電容量式センサの全体構成を開示しており、さらに、充電電圧を供給する方法も示している。
【０１０５】
まず、構成を説明する。ＣＶ変換アンプのオペアンプ3a、3bの出力は差動電圧検出用スイッチ14a、14bを介してA/D変換器16の差動入力端子に接続されている。また、オペアンプ3a、3bの出力間に、同相電圧生成用スイッチ12a、12bを介して同相電圧検出用抵抗13aと13bが直列に挿入されており、さらに、同相電圧検出用抵抗13aと13bのつなぎ目のノードは、同相電圧検出用スイッチ15aを介してA/D変換器16の正相入力端子に接続されている。また、A/D変換器16の逆相入力端子は同相電圧検出用スイッチ15bを介して電圧VCM2に接続されている。
【０１０６】
さらに、A/D変換器16の出力はデジタル信号処理部17に入力され、デジタル信号処理部17の出力がセンサ出力となる。また、A/D変換器16の出力は同相補償制御部18にも入力される。同相補償制御部18の出力DCALは同相補償用D/A変換器19に入力され、同相補償用D/A変換器19の出力VCALが充電電圧として、順方向充電用スイッチ7a、7bに接続されている。
【０１０７】
次に動作を説明する。まず、充電電圧VCALを決定する期間の動作を説明する。前記期間中、ＣＶ変換アンプは他の実施例で説明した通りの動作を行う。また、前記期間中、同相電圧生成用スイッチ12a、12bはオンとなる。これにより、ＣＶ変換アンプの正相側出力電圧(オペアンプ3aの出力電圧)と逆相側出力電圧(オペアンプ3bの出力電圧)の平均電圧、すなわち、ＣＶ変換アンプの出力同相電圧レベルVCMO(＝各オペアンプ3a、3bの出力の中心電圧レベル)が同相電圧検出用抵抗13aと13bの前記つなぎ目のノードに生成される。
【０１０８】
また、前記期間中、同相電圧検出用スイッチ15a、15bがオンになり、前記つなぎ目のノードに生成されたＣＶ変換アンプの出力同相電圧レベルVCMOがA/D変換器16の正相入力端子に入力され、電圧VCM2がAD変換器16の逆相入力端子に入力される。
【０１０９】
なお、前記期間中、差動電圧検出用スイッチ14a、14bはオフであるため、ＣＶ変換アンプのオペアンプ3a、3bの出力はA/D変換器16に入力されない。A/D変換器16は正相入力端子の電圧と逆相入力端子の電圧の差電圧、すなわち、ＣＶ変換アンプの出力同相電圧レベルVCMOとVCM2の差、すなわち、VCMO-VDD/2をデジタル値に変換する。ここで、VCM2をVDD/2としたが、もちろん他の電圧値でもよい。
【０１１０】
デジタル値は同相補償制御部18に供給される。デジタル値が正の場合は、現在のＣＶ変換アンプの出力同相電圧レベルVCMOがVDD/2より高いことを意味する。この場合、同相補償制御部18は、現在出力しているデジタル補償値DCALをより大きな値に更新して出力する。一方、デジタル値が負の場合は、現在のＣＶ変換アンプの出力同相電圧レベルVCMOがVDD/2より低いことを意味する。この場合は、同相補償制御部18は、現在出力しているデジタル補償値DCALをより小さな値に更新して出力する。
【０１１１】
さらに、同相補償用D/A変換器19は、同相補償制御部18から供給されるデジタル補償値DCALをアナログ電圧VCALに変換して充電電圧としてＣＶ変換アンプに供給する。現在のＣＶ変換アンプの出力同相電圧レベルVCMOがVDD/2より高い場合はDCALが大きくなるため、充電電圧VCALも高くなる。これはC’が大きくなることに相当するため、ＣＶ変換アンプの出力同相電圧レベルVCMOを現在より下げる方向にはたらく。
【０１１２】
一方、現在のＣＶ変換アンプの出力同相電圧レベルVCMOがVDD/2より低い場合はDCALが小さくなるため、充電電圧VCALも低くなる。これはC’が小さくなることに相当するため、ＣＶ変換アンプの出力同相電圧レベルVCMOを現在より上げる方向にはたらく。以上の負帰還制御により、充電電圧VCALは最終的に適切な電圧値VCAL_FINALに収束し、ＣＶ変換アンプの出力同相電圧レベルVCMOは十分にVDD/2に近くなる。
【０１１３】
次に、通常動作期間の動作を説明する。通常動作期間中、ＣＶ変換アンプは、適切な電圧値VCAL_FINALを充電電圧として採用して、他の実施例で説明した通りの動作を行い、センサに印加された加速度などの信号により生じたMEMS容量変化ΔCを電圧信号ΔVに変換する。電圧信号ΔVはＣＶ変換アンプの出力差動電圧となっている。電圧値VCAL_FINALを採用することでＣＶ変換アンプの出力同相電圧レベルはVDD/2の付近に設定されるため、十分に大きなセンサへの入力信号を正常に電圧信号に変換できる。
【０１１４】
また、通常動作期間中、差動電圧検出用スイッチ14a、14bはオン状態になり、ＣＶ変換アンプのオペアンプ3aの出力がA/D変換器16の正相入力端子に、オペアンプ3bの出力がA/D変換器16の逆相入力端子に接続される。これによりＣＶ変換アンプの出力差動電圧がA/D変換器16によりデジタル値に変換される。このデジタル値はデジタル信号処理部17に入力され、デジタル信号処理部17において復調やフィルタリングなど適宜必要なデジタル信号処理を施された後、センサ出力として出力される。
【０１１５】
同相補償用D/A変換器19は、例えば、複数の抵抗を直列に接続し、複数のスイッチで抵抗を分圧する、抵抗ストリング型D/A変換器を用いることができる。もちろん、抵抗ストリング型DAC以外のさまざまなタイプのD/A変換器を本実施例に適用することができる。
【０１１６】
本実施例のMEMS静電容量式センサは、消費電流の増加が少なく、かつ、容量-電圧変換利得と出力電圧の振幅範囲を確保できるＣＶ変換アンプを適用できるため、低電力かつ低雑音かつ入力信号許容範囲の広いセンサを実現できる。
【実施例５】
【０１１７】
図８に本発明の第五の実施例を示す。第四の実施例と異なる点は、駆動用MEMS容量素子をさらに備え、また、駆動用MEMS容量素子に高電圧信号を出力する高電圧出力アンプを備え、さらに、高電圧出力アンプへの入力アナログ電圧を供給するD/A変換器と、高電圧出力アンプの電源電圧として、高電圧の昇圧電圧を供給する昇圧回路を備えている点である。さらに、昇圧回路が出力する高電圧の昇圧電圧は、同相補償用高電圧出力D/A変換器にも供給され、その基準電圧VREFとして適用され、それにより、同相補償用高電圧出力D/A変換器は高電圧の充電電圧をＣＶ変換アンプに供給でき、その結果として、ＣＶ変換アンプの容量-電圧変換利得をより高められる点である。
【０１１８】
まず、構成を説明する。静電容量式MEMS1は、２つの検出用MEMS容量素子1a、1bに加えて、２つの駆動用MEMS容量素子1c、1dを備える。駆動用MEMS容量素子1c、1dの可動電極はともに検出用MEMS容量素子1a、1bの可動電極に接続されている。また、第一の実施例で説明したＣＶ変換アンプを備える。
【０１１９】
同相補償制御部18の出力DCALは、第四の実施例とは異なり同相補償用高電圧出力D/A変換器919に入力され、同相補償用高電圧出力D/A変換器919の出力HVCALが充電電圧として、ＣＶ変換アンプの順方向充電用高耐圧スイッチ97a、97bに接続されている。さらに、デジタル信号処理部17の第二の出力はD/A変換器91に入力され、D/A変換器91の出力は高電圧出力アンプ92に入力され、さらに、高電圧出力アンプ92の差動出力はそれぞれ、駆動用MEMS容量素子1c、1dの固定電極に接続される。さらに、昇圧回路93を備え、昇圧回路の出力電圧VDDHは高電圧出力アンプ92の電源電圧端子と同相補償用高電圧出力D/A変換器919の基準電圧端子(VREF)に接続されている。
【０１２０】
次に動作を説明する。まず、高電圧の充電電圧HVCALを決定する期間の動作を説明する。この期間には、第四の実施例と同様の負帰還制御を行うことで、適切な充電電圧値HVCAL_FINALを得る。これにより、ＣＶ変換アンプの出力同相電圧レベルVCMOを十分にVDD/2に近く設定できる。本実施例が第四の実施例と異なる点は、多くのMEMS静電容量式センサがもともと昇圧回路93を備えていることに着目し、その昇圧電圧VDDHを同相補償用高電圧出力D/A変換器919の基準電圧VREFとして適用している点である。これにより、同相補償用高電圧出力D/A変換器919は、そのデジタル入力値DCALを対応する高電圧HVCALに変換できる。これにより、ＣＶ変換アンプの充電電圧を高くできる。ＣＶ変換アンプに必要な充電電圧はＣＶ変換アンプの帰還容量素子4a、4bの容量値CFに反比例するため、充電電圧を高くできることは容量値CFを小さくできることを意味する。ＣＶ変換アンプの容量-電圧変換利得も容量値CFに反比例するため、これを小さくできることは容量-電圧変換利得を高められることを意味する。
【０１２１】
次に、通常動作期間の動作を説明する。第四の実施例との違いは、通常動作期間中、ＣＶ変換アンプは、適切な電圧値として、VCAL_FINALではなくHVCAL_FINALを充電電圧として採用する点であり、それ以外は第四の実施例の説明と同様である。
【０１２２】
第五の実施例では、デジタル信号処理部17は、復調、フィルタリング、積分など適宜必要なデジタル信号処理を施した第二の出力をD/A変換器91に出力し、D/A変換器91はそれを差動アナログ電圧信号に変換して高電圧出力アンプ92に出力し、高電圧出力アンプ92はそれを高電圧に電圧増幅した高電圧差動出力信号を駆動用MEMS容量素子1c、1dの固定電極にそれぞれ印加する。駆動用MEMS容量素子1c、1dの可動電極はともに、検出用MEMS容量素子1a、1bの可動電極に接続されており、また、これら４つのMEMS容量素子の可動電極は機械的に結合されて一体の錘として運動するようになっている。高電圧差動出力信号をそれぞれ駆動用MEMS容量素子1c、1dの固定電極に印加することで、錘に、高電圧差動出力信号間の電圧差に比例した力を印加することができる。
【０１２３】
これにより、サーボ制御を行うタイプのMEMS静電容量式加速度センサにおいては、必要なサーボ力を錘に印加することができる。また、MEMS静電容量式角速度センサにおいては、錘の振動を起こすために必要な力を錘に印加することができる。錘の振動とセンサが受ける角速度の相互作用(いわゆるコリオリ力)によって錘の振動に対して垂直の方向に生じる振動を検出することで、MEMS静電容量式角速度センサは動作する。
【０１２４】
なお、MEMS静電容量式角速度センサの場合は、図８に示した以外のMEMS素子、ＣＶ変換アンプ、A/D変換器も必要であるがその記載を省略している。デジタル信号処理部17には、図には記載されていない複数のA/D変換器の出力が入力され、デジタル信号処理部17はそれらにもとづいて必要なデジタル信号処理を施してセンサ出力を算出し、出力する。
【０１２５】
また、昇圧回路93は例えばチャージポンプ回路でもよい。また、インダクタを利用したDC-DCコンバータでもよい。もちろん、それ以外のタイプの昇圧回路でもよい。昇圧回路93の高電圧に昇圧された出力電圧VDDHを電源電圧として、高電圧出力アンプ92は増幅動作を行う。サーボ力の生成や錘の振動を起こすために必要な力の生成には高電圧が必要になるため、高電圧出力アンプ92は高電圧を出力できる必要があり、そのために、その電源電圧も十分に高電圧である必要がある。前記の要請から、サーボ制御を行うタイプのMEMS静電容量式加速度センサやMEMS静電容量式角速度センサ、あるいはそれ以外にも角度センサなど多くのセンサにおいて、昇圧回路をもともと備えていることが多い。本実施例ではこの点に着目して、その昇圧回路の出力を利用している。
【０１２６】
同相補償用高電圧出力D/A変換器919は、抵抗ストリング型D/A変換器であってもよいし、もちろん、抵抗ストリング型DAC以外のさまざまなタイプのD/A変換器でもよい。抵抗ストリング型D/A変換器の場合は、抵抗を分圧するためのスイッチには高電圧が印加される場合があるため、これらのスイッチは高耐圧のMOSトランジスタで実現するとよい。
【０１２７】
充電電圧HVCALは高電圧になり得るため、それが接続されるＣＶ変換アンプの順方向充電用高耐圧スイッチ97a、97bは高耐圧のMOSトランジスタで実現するとよい。さらに、入力側帰還用高耐圧スイッチ95a、95bも、それらが接続されている帰還容量素子4a、4b側のノードが高電圧になり得るため、高耐圧のMOSトランジスタで実現してもよい。その場合、順方向充電用高耐圧スイッチ97a、97bは、高電圧クロック信号φ1HVにより、また、入力側帰還用高耐圧スイッチ95a、95bは高電圧クロック信号φ2HVによりオン／オフが制御される。
【０１２８】
図９に、高電圧クロック信号φ1HV、高電圧クロック信号φ2HVなどを生成する回路を示す。システムクロックCLKがクロック生成回路101に入力され、クロック生成回路101はクロック信号φ1_0、φ2_0、φCOM_0を生成する。これらは図２の動作タイミング図に示したクロック信号φ1、φ2、キャリアクロックφCOMと同じタイミング関係になるように生成される。レベルシフト回路103にはクロック信号φ1_0、φ2_0が入力され、レベルシフト回路103において、クロック信号φ1_0からクロック信号φ1HVが、クロック信号φ2_0からクロック信号φ2HVが生成される。クロック信号φ1HVはクロック信号φ1と同じタイミングのクロック信号で、ただし、ハイ電圧レベルがクロック信号φ1のハイ電圧レベル(=VDD)より高い。また、クロック信号φ2HVはクロック信号φ2と同じタイミングのクロック信号で、ただし、ハイ電圧レベルがクロック信号φ2のハイ電圧レベル(=VDD)より高い。
【０１２９】
クロック信号φ1HV、φ2HVでオン／オフが制御される入力側帰還用高耐圧スイッチ95a、95bや順方向充電用高耐圧スイッチ97a、97bは、高い電圧につながる場合があるため、これらのスイッチを正常にオン／オフさせるために、クロック信号φ1HV、φ2HVのハイ電圧レベルを高くする必要がある。例えば、昇圧回路93の出力電圧VDDHをレベルシフト回路103の電源電圧にして、一般的に知られたレベルシフト回路構成を適用することで、クロック信号φ1HV、φ2HVのハイ電圧レベルがVDDHと等しくなるように生成することができる。もちろん、昇圧回路の出力電圧VDDH以外の高電圧をレベルシフト回路103の電源電圧として適用してもよい。
【０１３０】
レベルシフト回路103で生成されるクロック信号φ1HV、φ2HVには、レベルシフト回路の動作にともなう時間遅延が生じている。そのため、遅延を等化するために、図９のように遅延回路102により、クロック信号φ1_0、φ2_0やキャリアクロックφCOM_0を時間遅延と同程度だけ時間遅延させてもよい。遅延回路102は、一般的に知られた遅延回路構成を適用することができ、クロック信号φ1_0を遅延させてクロック信号φ1を出力し、クロック信号φ2_0を遅延させてクロック信号φ2を出力し、キャリアクロックφCOM_0を遅延させてキャリアクロックφCOMを出力する。これにより、ＣＶ変換アンプが使用する各クロック信号φ1、φ2、φ1HV、φ2HVとキャリアクロックφCOMのタイミングをそろえることができる。本実施例も第四の実施例と同様の効果がある。
【実施例６】
【０１３１】
図１０に本発明の第六の実施例を示す。本実施例は、第四の実施例において同相補償用D/A変換器19を取り除き、代わりに、同相補償制御部18のデジタル出力DCALにより直接的に帰還容量素子の容量値を制御している。そのため、ＣＶ変換アンプには可変帰還容量4c、4dを用いている。つまり、オペアンプの出力の中心電圧レベルのずれを補償するために必要な帰還容量素子の充電電荷の量を、同相補償用D/A変換器19の出力電圧で調整する代わりに、帰還容量素子の容量値により調整している。これにより、充電電圧を固定の電圧にすることができる。固定の電圧は、例えば電源電圧VDD、あるいは、A/D変換器16の基準電圧などとすればよい。もちろん、他の直流電圧でもよい。可変帰還容量4c、4dの実現例としては、複数の容量を並列接続し、容量を選択して接続することで容量を変化させたいわゆるバイナリ容量アレーの構成があるが、特にこれに限定するものではない。本実施例も第四の実施例と同様の効果がある。
【実施例７】
【０１３２】
図１１に本発明の第七の実施例を、図１２にその動作タイミング図を示す。第一の実施例と異なる点はMEMSの構造である。本実施例では、第一の実施例の静電容量式MEMS1が静電容量式MEMS131に置換されている。静電容量式MEMS131は４つの検出用MEMS容量素子131a、131b、131c、131dを備えている。なお、サーボ制御を行う場合は、さらに図８のようにサーボ力印加用のMEMS容量素子を備えていてもよい。
【０１３３】
検出用MEMS容量素子131a、131bからなる第一のペアの構造と、検出用MEMS容量素子のペア131c、131dからなる第二のペアの構造は、互いに、できる限り同一になるように設計されている。
【０１３４】
また、検出用MEMS容量素子131a、131b、131c、131dの可動電極は、第一から第六までの実施例とは異なり、これらの容量素子のオペアンプ側の電極である。一方、検出用MEMS容量素子131a、131b、131c、131dの固定電極はそれぞれ、キャリアクロックφCOM、反転キャリアクロックφCOM_B、反転キャリアクロックφCOM_B、キャリアクロックφCOMに接続されている。
【０１３５】
また、第一の実施例と同様の順方向充電用スイッチ7a、7b、8a、8bに加えて、第二の実施例と同様の逆方向充電用スイッチ9a、9b、10a、10bも備えている。順方向充電用スイッチ7a、7b、8a、8bはクロック信号φ1Dによりオン／オフが制御され、逆方向充電用スイッチ9a、9b、10a、10bはクロック信号φ1Cによりオン／オフが制御される。
【０１３６】
検出用MEMS容量素子131aの可動電極と検出用MEMS容量素子131bの可動電極と検出用MEMS容量素子131cの可動電極と検出用MEMS容量素子131dの可動電極は、一体となって動くように機械的に結合しており、機械的には一つの錘(質量体)として機能する。センサに加速度などの信号が印加されていない時は、錘に慣性力などの力が働かないため、錘、つまり、検出用MEMS容量素子131aの可動電極と検出用MEMS容量素子131bの可動電極と検出用MEMS容量素子131cの可動電極と検出用MEMS容量素子131dの可動電極は初期の場所に位置する。
【０１３７】
前記初期の場所に位置する時に、検出用MEMS容量素子131aの可動電極と固定電極の間の距離と、検出用MEMS容量素子131bの可動電極と固定電極の間の距離が等しくなるように電極構造が設計されているため、検出用MEMS容量素子131aと検出用MEMS容量素子131bの容量値は互いに等しくなるはずであるが、現実的には寄生容量やMEMSの製造バラツキの影響で等しくならず、検出用MEMS容量素子131aの容量値はC+CDC+CDC2、検出用MEMS容量素子131bの容量値はC-CDC-CDC2と表される。
【０１３８】
同様に、初期の場所に位置する時に、検出用MEMS容量素子131cの可動電極と前記固定電極の間の距離と、検出用MEMS容量素子131dの可動電極と固定電極の間の距離が等しくなるように電極構造が設計されているため、検出用MEMS容量素子131cと検出用MEMS容量素子131dの容量値は互いに等しくなるはずであるが、現実的には寄生容量やMEMSの製造バラツキの影響で等しくならず、検出用MEMS容量素子131cの容量値はC-CDC+CDC2、検出用MEMS容量素子131dの容量値はC+CDC-CDC2と表される。
【０１３９】
ここでCDCは、ＣＶ変換アンプのオペアンプの出力の中心電圧レベルのずれを引き起こすが、CDC2は中心電圧レベルのずれに影響しない。そのため、図１１や図１３ではCDC2を各容量値に含めていないが、もちろん、CDC2の有無に関わらず本発明は有効である。
【０１４０】
センサに加速度などの信号が印加されると、錘が、加速度などの信号に比例した慣性力などの力を受けることにより、錘、つまり、検出用MEMS容量素子131aの可動電極と検出用MEMS容量素子131bの可動電極と検出用MEMS容量素子131cの可動電極と検出用MEMS容量素子131dの可動電極の位置が加速度などの信号に比例して一体となって変位する。これにより、検出用MEMS容量素子131aの可動電極が検出用MEMS容量素子131aの固定電極に近づくように変位すると、逆に、検出用MEMS容量素子131bの可動電極は検出用MEMS容量素子131bの固定電極から同じ変位量だけ遠ざかる。また、検出用MEMS容量素子131aの可動電極が検出用MEMS容量素子131aの固定電極に遠ざかるように変位すると、逆に、検出用MEMS容量素子131bの可動電極は検出用MEMS容量素子131bの固定電極から同じ変位量だけ近づく。同様に、検出用MEMS容量素子131cの可動電極が検出用MEMS容量素子131cの固定電極に近づくように変位すると、逆に、検出用MEMS容量素子131dの可動電極は検出用MEMS容量素子131dの固定電極から同じ変位量だけ遠ざかる。また、検出用MEMS容量素子131cの可動電極が検出用MEMS容量素子131cの固定電極に遠ざかるように変位すると、逆に、検出用MEMS容量素子131dの可動電極は検出用MEMS容量素子131dの固定電極から同じ変位量だけ近づく。
【０１４１】
変位量、すなわち極板間隔の変化量による容量値変化をΔCとすると、検出用MEMS容量素子131aの容量値はC+CDC+ΔC、検出用MEMS容量素子131bの容量値はC-CDC-ΔC、検出用MEMS容量素子131cの容量値はC-CDC+ΔC、検出用MEMS容量素子131dの容量値はC+CDC-ΔCとなる。
【０１４２】
本実施例の動作は第一の実施例の動作と基本的に同様であるため、異なる点を中心に動作を説明する。CDCが0以上の時は、図１２の動作タイミング図の通り、クロック信号φ1Dがクロック信号φ1と同じクロック波形となり、一方、クロック信号φ1Cは常にロー電圧となる。これにより、逆方向充電用スイッチ9a、9b、10a、10bは常にオフとなり、第一の実施例と同様の順方向の充電動作となる。ただし、前記の通り、本実施例では静電容量式MEMS131は４つの検出用MEMS容量素子131a、131b、131c、131dを備えており、それらの固定電極はそれぞれ、キャリアクロックφCOM、反転キャリアクロックφCOM_B、反転キャリアクロックφCOM_B、キャリアクロックφCOMに接続されている。この状態で第一の実施例と同様の動作を行うと、キャリアクロックφCOMがロー電圧(0電位)、反転キャリアクロックφCOM_Bがハイ電圧(電圧値VCAR)、クロック信号φ1、φ1Dがロー電圧、かつ、クロック信号φ2がハイ電圧の期間のＣＶ変換アンプの差動出力VOUT、および、出力同相電圧レベルVCMOは、VCM1=VCM2=VDD/2の場合、以下となる。
【０１４３】
【数１９】
2018028515.tif 000021
【０１４４】
【数２０】
2018028515.tif 000022
【０１４５】
したがって、C’=2CDCと選ぶことで、すなわち、充電電圧を(2CDC/CF)VCARと設定することで、数２０の右辺第二項をゼロにすることができ、その結果として、出力同相電圧レベルVCMOを所望の値であるVDD/2にすることができる。これにより、ＣＶ変換アンプの出力電圧の振幅範囲を十分大きく確保できる。
【０１４６】
一方、CDCが0以下の時は、図１２において、クロック信号φ1Dとクロック信号φ1Cの波形を交換する。すなわち、クロック信号φ1Cがクロック信号φ1と同じクロック波形となり、一方、クロック信号φ1Dは常にロー電圧となる。これにより、順方向充電用スイッチ7a、7b、8a、8bは常にオフとなり、第二の実施例と同様の逆方向の充電動作となる。したがって、キャリアクロックφCOMがロー電圧(0電位)、反転キャリアクロックφCOM_Bがハイ電圧(電圧値VCAR)、クロック信号φ1、φ1Dがロー電圧、かつ、クロック信号φ2がハイ電圧の期間のＣＶ変換アンプの差動出力VOUT、および、出力同相電圧レベルVCMOは、VCM1=VCM2=VDD/2の場合、以下となる。
【０１４７】
【数２１】
2018028515.tif 000023
【０１４８】
【数２２】
2018028515.tif 000024
【０１４９】
したがって、C’=-2CDCと選ぶことで、すなわち、充電電圧を(-2CDC/CF)VCARと設定することで、数２２の右辺第二項をゼロにすることができ、その結果として、出力同相電圧レベルVCMOを所望の値であるVDD/2にすることができる。これにより、ＣＶ変換アンプの出力電圧の振幅範囲を十分大きく確保できる。
【実施例８】
【０１５０】
図１３に本発明の第八の実施例を、図１４にその動作タイミング図を示す。第七の実施例と異なる点は、第三の実施例のように振幅変調の機能(すなわち、チョッパ型アンプの機能)を持たせている点である。そのために、検出用MEMS容量素子131a、131b、131c、131dの固定電極はそれぞれ、図１４のキャリアクロックφCHOP、反転キャリアクロックφCHOP_B、反転キャリアクロックφCHOP_B、キャリアクロックφCHOPに接続されている。CDCが0以上の場合は、クロック信号φ1Aとクロック信号φ1Bは図１４に示した波形であり、一方、CDCが0以下の場合は、クロック信号φ1Aとクロック信号φ1Bの波形を交換する。この状態で第三の実施例と同様に動作する。その結果として、第七の実施例と同様に、C’=2|CDC|(|CDC|はCDCの絶対値)と選ぶことで、すなわち、充電電圧を(2|CDC|/CF)VCARと設定することで、出力同相電圧レベルVCMOを所望の値であるVDD/2にすることができる。これにより、ＣＶ変換アンプの出力電圧の振幅範囲を十分大きく確保できる。
【実施例９】
【０１５１】
図１７に本発明の第九の実施例を示す。動作タイミングは図２と同じである。第一の実施例と異なる点は、シングルエンド出力の２つのオペアンプ3a、3bを用いる代わりに、完全差動型オペアンプ(差動出力のオペアンプ)193を一つ用いる点である。
【０１５２】
この場合、完全差動型オペアンプ193の出力同相電圧レベルVCMO(=(VOUTP+VOUTN)/2（ただし、VOUTP、VOUTNはそれぞれ、完全差動型オペアンプ193の正相出力電圧、逆相出力電圧)、を所望の電圧レベル(例えば、VDD/2)に制御するコモンモードフィードバック回路(CMFB)191も備えていることが多い。そのため、完全差動型オペアンプを用いる場合は、出力同相電圧レベルVCMOはVDD/2付近に設定できるが、その代償として、完全差動型オペアンプの入力同相電圧レベルVCMI(=(VINP+VINN)/2（ただし、VINP、VINNはそれぞれ、前記完全差動オペアンプ193の正相入力電圧、逆相入力電圧)、は所望の電圧レベルから著しくずれてしまう。これにより完全差動型オペアンプ193が正常に動作できないため、特許文献１、非特許文献１、２などでは、同相電位調整用の容量を完全差動型オペアンプの入力ノードに付加することでＣＶ変換アンプの正常な動作を確保していた。
【０１５３】
図１７で第九の実施例の構成を、図１の構成と異なる部分のみ説明する。検出用MEMS容量素子1aと1bの可動電極は、ともにキャリアクロックφCOMに接続され、他方の電極(固定電極)はそれぞれ、完全差動型オペアンプ193の反転入力端子、非反転入力端子に接続される。
【０１５４】
完全差動型オペアンプ193の反転入力端子と正相出力端子の間には、入力側帰還用スイッチ5aと出力側帰還用スイッチ6aを介して帰還容量素子4a(容量値CF)が接続される。同様に、完全差動型オペアンプ193の非反転入力端子と逆相出力端子の間には、入力側帰還用スイッチ5bと出力側帰還用スイッチ6bを介して帰還容量素子4b(容量値CF)が接続される。また、完全差動型オペアンプ193の正相出力ノードと逆相出力ノードの間は出力リセット用スイッチ1911を介してショートされる。出力リセット用スイッチ1911はクロック信号φ1によりオン／オフが制御される。さらに、正相出力ノードと逆相出力ノードはコモンモードフィードバック回路(CMFB)191に接続され、コモンモードフィードバック回路191の出力は完全差動型オペアンプ193に接続される。
【０１５５】
図２の動作タイミング図を利用して動作を説明する。キャリアクロックφCOMがハイ電圧(電圧値VCAR)、かつ、クロック信号φ1がハイ電圧の期間、サンプリングスイッチ2a、2bの動作は第一の実施例と同様である。
【０１５６】
さらに、クロック信号φ1がハイ電圧である期間中の、順方向充電用スイッチ7a、8a、7b、8bの動作も第一の実施例と同様である。この時、クロック信号φ2はロー電圧となっているため、入力側帰還用スイッチ5a、5bと出力側帰還用スイッチ6a、6bはオフとなっており、その結果として、完全差動型オペアンプ193はオープンループ状態となっている。
【０１５７】
したがって、充電電圧を(C’/CF)VCARとすると、帰還容量素子4a、4bのオペアンプ入力側電極には、ともにC’*VCARの電荷が充電される。また、完全差動型オペアンプ193の反転入力端子の電位VINNと、非反転入力端子の電位VINPはともにVCM1に十分近くなってはいるが、わずかな電位差、VINP-VINNが残留している。完全差動型オペアンプ193はオープンループ状態であるため、完全差動型オペアンプ193の差動出力電圧(VOUTP-VOUTN)は、電位差VINP-VINNに完全差動型オペアンプ193の大きなオープンループ利得を乗算した電圧に振幅しようとする。その場合でも本発明は有効に機能するが、本実施例では、完全差動型オペアンプ193の正相出力と逆相出力の間に接続された出力リセット用スイッチ1911がオンになることで、完全差動型オペアンプ193の差動出力電圧(VOUTP-VOUTN)が0に十分近くなるようにしている。これによりＣＶ変換アンプを高速動作させ易くなる場合がある。
【０１５８】
図２の動作タイミング図において、クロック信号φ1がハイ電圧からロー電圧に遷移する瞬間に、サンプリングスイッチ2a、2bがオフになり、電荷が固定される動作は第一の実施例と同様である。
【０１５９】
図２の動作タイミング図の通り、クロック信号φ1のロー電圧への遷移後、わずかなノンオーバーラップ期間(クロック信号φ1、φ2がともにロー電圧である期間)を経て、クロック信号φ2がハイ電圧に遷移する。これにより、入力側帰還用スイッチ5aと出力側帰還用スイッチ6aがオンとなり、完全差動型オペアンプ193の入出力間に帰還容量素子4a、4bが挿入されるので、完全差動型オペアンプ193はクローズループ状態となる。したがって、クローズループ状態のオペアンプの仮想接地動作により、完全差動型オペアンプ193の反転入力端子の電位と非反転入力端子の電位は(ほぼ)同一となる。
【０１６０】
一方、図２の動作タイミング図の通り、キャリアクロックφCOMはロー電圧(0電位)に遷移しているため、検出用MEMS容量素子1a、1bのキャリアクロック側電極の電位は0である。また、コモンモードフィードバック回路191は、一般的に知られている回路構成と動作により、完全差動型オペアンプ193の出力同相電圧レベルVCMOを所望の電圧レベルVCMO_0(例えば、VDD/2)に自動調整できる。また、検出用MEMS容量素子1aのオペアンプ入力側電極と帰還容量素子4aのオペアンプ入力側電極に蓄えられている合計の電荷量は、クロック信号φ1がロー電圧へ遷移して以降、-(C+ΔC)*(VCAR-VCM1)+C’*VCARのまま保存されている。同様に、検出用MEMS容量素子1bのオペアンプ入力側電極と帰還容量素子4bのオペアンプ入力側電極に蓄えられている合計の電荷量は、クロック信号φ1がロー電圧へ遷移して以降、-(C-ΔC)*(VCAR-VCM1)+C’*VCARのまま保存されている。
【０１６１】
以上の結果として、完全差動型オペアンプ193の入力同相電圧レベルVCMIは以下となる。
【０１６２】
【数２３】
2018028515.tif 000025
【０１６３】
また、VCM1=VCMO_0=VDD/2の場合、VCMIは以下となる。
【０１６４】
【数２４】
2018028515.tif 000026
【０１６５】
このように本実施例では、C’=Cと選ぶことで、すなわち、充電電圧を(C/CF)VCARと設定することで、数２４の右辺第二項をゼロにすることができ、その結果として、入力同相電圧レベルVCMIを所望の値であるVDD/2にすることができる。これにより、完全差動型オペアンプ193を正常に動作させることができる。
【０１６６】
一方、本発明を適用しない場合、すなわち、C’=0(前記充電電圧がゼロ)の場合、数２４の右辺第二項により入力同相電圧レベルVCMIが著しく低下するため、完全差動型オペアンプ193を構成する各MOSトランジスタのバイアス電位が不適切になり、その結果、完全差動型オペアンプ193は正常に動作できない。なお、入力同相電圧レベルVCMIの所望の値がVDD/2でない場合は、C’の値の設定、つまり、充電電圧の設定、あるいは電圧VCM1の設定を調整してVCMIが所望の電位になるように設定することができる。
【０１６７】
以上で説明した各実施例における各種のスイッチは、NMOSとPMOSが並列に接続されたコンプリメンタリ型のスイッチ、NMOSだけのスイッチ、PMOSだけのスイッチなど様々な場合をとることができる。説明の便宜上、いずれの場合でも、そのスイッチを制御するクロック信号がハイ電圧の時にオン、ロー電圧の時にオフになるとしている。
【０１６８】
また、以上の各実施例では入力側帰還用スイッチ5a、5b、出力側帰還用スイッチ6a、6bを全て備えているが、これらは必ずしも全て備えていなくてもよい。例えば、入力側帰還用スイッチ5a、5bは備えるが出力側帰還用スイッチ6a、6bは備えない場合、出力側帰還用スイッチ6a、6bは備えるが入力側帰還用スイッチ5a、5bは備えない場合、入力側帰還用スイッチ5a、5bも出力側帰還用スイッチ6a、6bも備えない場合の各場合においてももちろん本発明は有効である。
【０１６９】
以上詳細に説明した実施例によれば、ＣＶ変換アンプあるいはセンサにおいて、同相電位調整用の容量をオペアンプの入力ノードに付加する必要がなくなる。したがって、消費電流の増加が少なく、かつ、容量-電圧変換利得と出力電圧の振幅範囲を確保できるＣＶ変換アンプ、および、それを用いた低電力かつ低雑音かつ入力信号許容範囲の広い静電容量式センサを提供できる。
【０１７０】
前記の各実施例に示した本発明のＣＶ変換アンプおよび静電容量式センサは，例えば加速度や角速度などを検知し，それらに対応したセンサ出力信号を出力する。このセンサ出力信号を、自動車や二輪車や農耕機などの姿勢制御や走行安定性確保や横滑り防止などを行うシステム、例えばESC(Electronic Stability Control)など、に用いることができる。
【０１７１】
本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【０１７２】
本発明は前記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることが可能である。また、各実施例の構成の一部について、他の実施例の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【０１７３】
1: 静電容量式MEMS
1a, 1b: 検出用MEMS容量素子
1c, 1d: 駆動用MEMS容量素子
2a, 2b: サンプリングスイッチ
3a, 3b: オペアンプ
4a, 4b: 帰還容量素子
4c, 4d: 可変帰還容量
5a, 5b: 入力側帰還用スイッチ
6a, 6b: 出力側帰還用スイッチ
7a, 7b, 8a, 8b: 順方向充電用スイッチ
9a, 9b, 10a, 10b: 逆方向充電用スイッチ
11a, 11b: 出力リセット用スイッチ
【図１】
2018028515.tif 000027
【図２】
2018028515.tif 000028
【図３】
2018028515.tif 000029
【図４】
2018028515.tif 000030
【図５】
2018028515.tif 000031
【図６】
2018028515.tif 000032
【図７】
2018028515.tif 000033
【図８】
2018028515.tif 000034
【図９】
2018028515.tif 000035
【図１０】
2018028515.tif 000036
【図１１】
2018028515.tif 000037
【図１２】
2018028515.tif 000038
【図１３】
2018028515.tif 000039
【図１４】
2018028515.tif 000040
【図１５】
2018028515.tif 000041
【図１６】
2018028515.tif 000042
【図１７】
2018028515.tif 000043