(57)【要約】【課題】応力を低減することが可能な半導体素子の製造方法を提供する。【解決手段】半導体基板上に第１メサを形成する工程と、前記第１メサの側面に第１絶縁膜を形成する工程と、前記第１絶縁膜を形成する工程の後、前記第１メサを埋め込む第１樹脂層を形成する工程と、前記半導体基板および前記第１樹脂層の上面に、前記第１メサの上面が露出する第１開口、および前記第１開口に隣り合う第２開口を有するレジストマスクを形成する工程と、前記第１開口に第１金属層および前記第２開口に第２金属層を形成する工程と、を有する半導体素子の製造方法。【選択図】  図３
2018146729.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第１メサを形成する工程と、
前記第１メサの側面に第１絶縁膜を形成する工程と、
前記第１絶縁膜を形成する工程の後、前記第１メサを埋め込む第１樹脂層を形成する工程と、
前記半導体基板および前記第１樹脂層の上面に、前記第１メサの上面が露出する第１開口、および前記第１開口に隣り合う第２開口を有するレジストマスクを形成する工程と、
前記第１開口に第１金属層および前記第２開口に第２金属層を形成する工程と、を有する半導体素子の製造方法。
【請求項２】
前記第１開口および前記第２開口は前記第１メサの延伸方向に沿って延伸する請求項１に記載の半導体素子の製造方法。
【請求項３】
前記半導体基板上に２つの前記第１メサが形成され、
前記レジストマスクは前記２つの第１メサに対応して２つの前記第１開口を有し、
前記第２開口は前記２つの第１開口と前記半導体基板の端部との間に位置する請求項１または２に記載の半導体素子の製造方法。
【請求項４】
前記第１メサおよび前記第１樹脂層の上に第２絶縁膜を形成する工程と、
前記レジストマスクを用いたエッチングにより、前記第１開口および前記第２開口それぞれから露出する前記第２絶縁膜を除去する工程と、を有し、
前記第２絶縁膜を除去する工程の後、前記第２金属層を形成する工程を行う請求項１から３のいずれか一項に記載の半導体素子の製造方法。
【請求項５】
前記第１開口と前記第２開口との距離は５０μｍ以下である請求項１から４のいずれか一項に記載の半導体素子の製造方法。
【請求項６】
前記第２開口から前記第１樹脂層の上面が露出し、
前記第２金属層は前記第１樹脂層に形成され、
前記第２金属層および前記第１樹脂層の上に第２樹脂層を形成する工程を有する請求項１から５のいずれか一項に記載の半導体素子の製造方法。
【請求項７】
前記半導体基板上に第２メサを形成する工程を有し、
前記第２開口から前記第２メサの上面が露出し、
前記第２金属層は前記第２メサの上面に形成される請求項１から６のいずれか一項に記載の半導体素子の製造方法。
【請求項８】
前記レジストマスクは、前記第１メサの延伸方向に沿って並ぶ複数の前記第２開口を有する請求項１から７のいずれか一項に記載の半導体素子の製造方法。
【請求項９】
前記第１メサは光導波路メサであり、
前記第１金属層は前記光導波路メサを伝搬する光を変調する変調用電極に含まれる請求項１から８のいずれか一項に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関するものである。
【背景技術】
【０００２】
半導体層に形成したメサをベンゾシクロブテン（ＢＣＢ：Benzocyclobutene）で埋め込み、リフトオフ法によりメサ上に電極を形成する技術が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２０６１７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
メサの側面には、メサを保護する保護膜を設ける。しかし、リフトオフ法などに用いるレジストから発生する応力により、保護膜が剥離する恐れがある。
【０００５】
そこで、応力を低減することが可能な半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る半導体素子の製造方法は、半導体基板上に第１メサを形成する工程と、前記第１メサの側面に第１絶縁膜を形成する工程と、前記第１絶縁膜を形成する工程の後、前記第１メサを埋め込む第１樹脂層を形成する工程と、前記半導体基板および前記第１樹脂層の上面に、前記第１メサの上面が露出する第１開口、および前記第１開口に隣り合う第２開口を有するレジストマスクを形成する工程と、前記第１開口に第１金属層および前記第２開口に第２金属層を形成する工程と、を有するものである。
【発明の効果】
【０００７】
上記発明によれば、応力を低減することが可能である。
【図面の簡単な説明】
【０００８】
【図１】図１は実施例１に係る多値変調器の光導波路部分の平面図である。
【図２】図２は実施例１に係る多値変調器の平面図である。
【図３】図３（ａ）は図２の線Ａ−Ａに沿った断面図である。図３（ｂ）は図２の線Ｂ−Ｂに沿った断面図である。
【図４】図４（ａ）から図４（ｄ）は多値変調器の製造方法を例示する断面図である。
【図５】図５（ａ）、図５（ｃ）および図５（ｄ）は多値変調器の製造方法を例示する断面図である。図５（ｂ）は多値変調器の製造方法を例示する平面図である。
【図６】図６（ａ）から図６（ｃ）は多値変調器の製造方法を例示する断面図である。
【図７】図７（ａ）および図７（ｂ）は多値変調器の製造方法を例示する断面図である。
【図８】図８（ａ）および図８（ｂ）は多値変調器の製造方法を例示する断面図である。
【図９】図９は実施例２に係る多値変調器を例示する断面図である。
【図１０】図１０（ａ）および図１０（ｂ）は多値変調器の製造方法を例示する断面図である。図１０（ｃ）は多値変調器の製造方法を例示する平面図である。
【図１１】図１１（ａ）は実施例３に係る多値変調器の製造方法を例示する平面図である。図１１（ｂ）は実施例３の変形例に係る多値変調器の製造方法を例示する平面図である。
【発明を実施するための形態】
【０００９】
[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。
【００１０】
本願発明の一形態は、（１）半導体基板上に第１メサを形成する工程と、前記第１メサの側面に第１絶縁膜を形成する工程と、前記第１絶縁膜を形成する工程の後、前記第１メサを埋め込む第１樹脂層を形成する工程と、前記半導体基板および前記第１樹脂層の上面に、前記第１メサの上面が露出する第１開口、および前記第１開口に隣り合う第２開口を有するレジストマスクを形成する工程と、前記第１開口に第１金属層および前記第２開口に第２金属層を形成する工程と、を有する半導体素子の製造方法である。この構成によれば、応力に寄与するレジストマスクの体積が小さくなり、応力を低減することができる。
（２）前記第１開口および前記第２開口は前記第１メサの延伸方向に沿って延伸してもよい。この構成によれば、延伸するメサの各部分において応力を低減し、保護膜の剥離を抑制することができる。
（３）前記半導体基板上に２つの前記第１メサが形成され、前記レジストマスクは前記２つの第１メサに対応して２つの前記第１開口を有し、前記第２開口は前記２つの第１開口と前記半導体基板の端部との間に位置してもよい。この構成によれば、応力に寄与するレジストマスクの体積が小さくなり、応力を低減することができる。
（４）前記第１メサおよび前記第１樹脂層の上に第２絶縁膜を形成する工程と、前記レジストマスクを用いたエッチングにより、前記第１開口および前記第２開口それぞれから露出する前記第２絶縁膜を除去する工程と、を有し、前記第２絶縁膜を除去する工程の後、前記第２金属層を形成する工程を行ってもよい。この構成によれば、応力に寄与するレジストマスクの体積が小さくなる。したがってエッチングおよび第２金属層を形成する際にレジストマスクが収縮しても、応力を低減することができる。
（５）前記第１開口と前記第２開口との距離は５０μｍ以下でもよい。これにより応力を効果的に低減することができる。
（６）前記第２開口から前記第１樹脂層の上面が露出し、前記第２金属層は前記第１樹脂層に形成され、前記第２金属層および前記第１樹脂層の上に第２樹脂層を形成する工程を有してもよい。この構成によれば、第１金属層と第２金属層とが絶縁される。
（７）前記半導体基板上に第２メサを形成する工程を有し、前記第２開口から前記第２メサの上面が露出し、前記第２金属層は前記第２メサの上面に形成されてもよい。この構成によれば、第２金属層と第２メサとの密着性が高いため、第２金属層の剥離が抑制される。
（８）前記レジストマスクは、前記第１メサの延伸方向に沿って並ぶ複数の前記第２開口を有してもよい。この構成によれば、応力を抑制することができる。
（９）前記第１メサは光導波路メサであり、前記第１金属層は前記光導波路メサを伝搬する光を変調する変調用電極に含まれることとしてもよい。この構成によれば光導波路メサにおいて応力を低減し、保護膜の剥離を抑制することができる。
【００１１】
［本願発明の実施形態の詳細］
本発明の実施形態に係る半導体素子の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【実施例１】
【００１２】
図１は実施例１に係る多値変調器１００（半導体素子）の光導波路部分の平面図である。図１に示すように、基板１０上に、入力導波路１２、出力導波路１４、光カプラ１６ａ、１６ｂ、及び複数のマッハツェンダ変調器２０が設けられている。入力導波路１２、出力導波路１４、及び光カプラ１６ａ、１６ｂは、メサ状の光導波路からなる。光カプラ１６ａ、１６ｂは、ＭＭＩ（Multimode Interferometer）型の光カプラである。複数のマッハツェンダ変調器２０は、メサ状の光導波路の経路を組み合わせた構成をしている。入力導波路１２から入力された光は、光カプラ１６ａで分岐され、マッハツェンダ変調器２０を経由した後、光カプラ１６ｂで合波されて、出力導波路１４に出力される。多値変調器１００の大きさは、例えば１０ｍｍ×４ｍｍである。
【００１３】
マッハツェンダ変調器２０は、基板１０上に、２つの光カプラ２２ａ、２２ｂと、２つの光カプラ２２ａ、２２ｂの間に接続された２本のアーム導波路２４ａ、２４ｂと、を備える。光カプラ２２ａ、２２ｂ及びアーム導波路２４ａ、２４ｂは、メサ状の光導波路からなる。光カプラ２２ａは、入力導波路１２から入力された光を分岐する。２本のアーム導波路２４ａ、２４ｂは、光カプラ２２ａで分岐された光を伝搬する。光カプラ２２ｂは、２本のアーム導波路２４ａ、２４ｂを伝搬した光を合波する。光カプラ２２ａ、２２ｂは、ＭＭＩ型の光カプラである。
【００１４】
図２は実施例１に係る多値変調器１００の平面図である。図２では、図１で説明した光導波路部分を細点線で図示している。図２に示すように、メサ状の光導波路はＢＣＢ（ベンゾシクロブテン）の樹脂層３０によって埋め込まれている。配線パターンは、変調用電極３２、グランド電極３４、及び位相調整用電極３６を含む。変調用電極３２は、マッハツェンダ変調器２０のアーム導波路２４ａ、２４ｂ上に設けられ、シグナル電極パッド３８に接続されている。グランド電極３４は、アーム導波路２４ａとアーム導波路２４ｂとの間上に設けられ、グランド電極パッド４０に接続されている。位相調整用電極３６は、マッハツェンダ変調器２０のアーム導波路２４ａ、２４ｂ上に変調用電極３２とは異なる位置に設けられ、ＤＣ電極パッド４２に接続されている。
【００１５】
変調用電極３２にシグナル電極パッド３８から高周波の電気信号が供給されると、グランド電極３４との間で高周波（例えば２０ＧＨｚ程度）の電気信号が流れる。これにより、アーム導波路２４ａ、２４ｂの屈折率が変化し、アーム導波路２４ａ、２４ｂを伝搬する光の位相が変化する。これにより、アーム導波路２４ａ、２４ｂを伝搬する光は位相変調を受けて、変調された光信号となって出力導波路１４に出力される。
【００１６】
位相調整用電極３６にＤＣ電極パッド４２から直流電圧が供給されると、アーム導波路２４ａ、２４ｂの屈折率が一定値だけシフトする。直流電圧の大きさは、変調用電極３２に供給される電気信号によってアーム導波路２４ａ、２４ｂを伝搬する光の変調が良好に行われるような値（最適値）に設定される。すなわち、アーム導波路２４ａ、２４ｂを伝搬する光が良好に変調されるように、位相調整用電極３６によってアーム導波路２４ａ、２４ｂを伝搬する光の位相が調整される。
【００１７】
位相調整用電極３６に供給される直流電圧の最適値は、アーム導波路２４ａ、２４ｂ間の光路長差に依存する。アーム導波路２４ａ、２４ｂ間の光路長差は、例えばアーム導波路２４ａ、２４ｂを伝搬する光の波長によって変化する。多値変調器１００は、例えば波長１５３０ｎｍ〜１５７０ｎｍの範囲で、第１の瞬間には第１の波長の光が入射され、別の第２の瞬間には波長が切り替って第２の波長の光が入射される。このため、入射される光の波長と供給する直流電圧の値との関係表を予め作成しておき、動作時にはこの関係表に基づいて直流電圧の値が決定される。また、アーム導波路２４ａ、２４ｂ間の光路長差は、アーム導波路２４ａ、２４ｂ間の温度差によっても変化する。このため、多値変調器１００はＴＥＣ（Thermo-electric Cooler）上に搭載されて一定の温度（例えば７０℃）に保たれて使用される。
【００１８】
図３（ａ）は図２の線Ａ−Ａに沿った断面図である。基板１０は半絶縁性のインジウムリン（ＩｎＰ）で形成された半導体基板である。図３（ａ）に示すように、基板１０上にｎ型ＩｎＰ（例えばＳｉが添加されたＩｎＰ）の下部クラッド層５１が設けられている。下部クラッド層５１上に、ＡｌＧａＩｎＡｓ井戸層及びＡｌＩｎＡｓバリア層を含む多重量子井戸構造をしたコア層５２が設けられている。コア層５２上に、ｐ型ＩｎＰ（例えばＺｎを添加したＩｎＰ）の上部クラッド層５４が設けられ、上部クラッド層５４上にｐ型ＩｎＧａＡｓのコンタクト層５５が設けられている。下部クラッド層５１、コア層５２、上部クラッド層５４およびコンタクト層５５によりメサ５０（第１メサ）が形成される。すなわち、基板１０上に、メサ状の光導波路からなり、下部クラッド層５１を共通にして互いに電気的に接続されたアーム導波路２４ａ、２４ｂが形成される。
【００１９】
アーム導波路２４ａおよび２４ｂのメサの高さは例えば３μｍであり、メサの幅は例えば１．５μｍである。２つのアーム導波路２４ａとアーム導波路２４ｂとは平行に延伸し、両者の間隔は５０μｍ程度である。また、複数のマッハツェンダ変調器同士の間隔は２５０μｍである。ここで間隔とは、例えば１つのマッハツェンダ変調器２０のアーム導波路２４ｂと、別のマッハツェンダ変調器２０のアーム導波路２４ａとの距離のことである。
【００２０】
基板１０上に、アーム導波路２４ａ、２４ｂを覆って、例えば酸化シリコン（ＳｉＯ２）などの無機絶縁膜からなる保護膜５６（第１絶縁膜）が設けられている。保護膜５６上に樹脂層３０が設けられている。樹脂層３０は例えばＢＣＢ（ベンゾシクロブテン）樹脂で形成され、第１樹脂層３０ａと第２樹脂層３０ｂとを含む。第１樹脂層３０ａは、アーム導波路２４ａ、２４ｂの側面に設けられ、アーム導波路２４ａ、２４ｂを埋め込む。第１樹脂層３０ａは、例えばアーム導波路２４ａ、２４ｂのメサ５０の側面全面に設けられている。
【００２１】
第１樹脂層３０ａの上面に例えば酸窒化シリコン（ＳｉＯＮ）膜などの無機絶縁膜からなる保護膜６０（第２絶縁膜）が設けられている。保護膜６０はアーム導波路２４ａおよび２４ｂに重なる位置に開口６０ａを有し、開口６０ａと隣り合う開口６０ｂも有する。保護膜６０の上に第２樹脂層３０ｂが設けられている。第２樹脂層３０ｂの上面にはＳｉＯＮなどの保護膜６４および６６が設けられている。
【００２２】
アーム導波路２４ａおよび２４ｂのコンタクト層５５の上面に変調用電極３２が設けられている。変調用電極３２は、コンタクト層５５に近い方から順に、オーミック層３２ａ（第１金属層）、下地層３２ｂ、Ａｕ層３２ｃ、下地層３２ｄ、およびＡｕ層３２ｅを積層したものである。オーミック層３２ａは、保護膜６０の開口６０ａに設けられ、例えばチタン（Ｔｉ）、白金（Ｐｔ）およびＡｕの積層体である。下地層３２ｂおよび下地層３２ｄはＴｉＷで形成されている。保護膜６６およびＡｕ層３２ｅの上に、Ａｕ層３２ｅを覆う保護膜６６が設けられている。保護膜６６は例えばＳｉＯＮ膜と窒化シリコン（ＳｉＮ）膜との積層体である。
【００２３】
アーム導波路２４ａおよび２４ｂの間であって下部クラッド層５１の上面にグランド電極３４が設けられている。グランド電極３４は下部クラッド層５１に近い方から順に、ｎ電極層３４ａ、下地層３４ｂおよび金（Ａｕ）層３４ｃを積層したものである。ｎ電極層３４ａは、金ゲルマニウムニッケル合金と金との積層体（ＡｕＧｅＮｉ／Ａｕ）である。下地層３４ｂはチタンタングステン合金（ＴｉＷ）で形成されている。グランド電極３４は第２樹脂層３０ｂに覆われる。
【００２４】
保護膜６０の開口６０ｂに金属層６２（第２金属層）が設けられている。金属層６２は例えばＴｉ、ＰｔおよびＡｕの積層体であり、オーミック層３２ａと同じ金属層で形成される。金属層６２はメサ５０のグランド電極３４側とは反対側に位置し、２つの金属層６２はアーム導波路２４ａおよび２４ｂを挟む。
【００２５】
図３（ｂ）は図２の線Ｂ−Ｂに沿った断面図である。図３（ｂ）に示すように、シグナル電極パッド３８は、下地層３８ｂ、Ａｕ層３８ｃ、下地層３８ｄ、およびＡｕ層３８ｅを積層したものであり、各層は変調用電極３２の対応する層と同じ金属層である。保護膜６６の開口６６ａからシグナル電極パッド３８の表面が露出する。シグナル電極パッド３８は変調用電極３２と電気的に接続されている。グランド電極パッド４０およびＤＣ電極パッド４２もシグナル電極パッド３８と同じ構成を有する。
【００２６】
（半導体素子の製造方法）
図４（ａ）から図５（ａ）、および図５（ｃ）から図８（ｂ）は多値変調器の製造方法を例示する断面図であり、図２の線Ａ−Ａに対応する断面を示している。図５（ｂ）は多値変調器の製造方法を例示する断面図であり、図５（ａ）と同じ状態を示す。
【００２７】
図４（ａ）に示すように、基板１０上に、有機金属気相成長法（ＭＯＶＰＥ法）を用いて、下部クラッド層５１、コア層５２、上部クラッド層５４およびコンタクト層５５を成長する。フォトリソグラフィおよびドライエッチングにより、上面から見てストライプ状に延び、断面から見るとメサ形状を有するアーム導波路２４ａおよび２４ｂを形成する。２本のメサ５０は平行に延在する。２本のメサ５０の間隔は例えば５０μｍである。さらにフォトリソグラフィおよびドライエッチングにより、アーム導波路２４ａ〜２４ｂ間の下部クラッド層５１を残して他の部分の下部クラッド層５１を除去する加工を行う。熱ＣＶＤ（化学気相成長）により、基板１０、アーム導波路２４ａおよび２４ｂ、ならびに下部クラッド層５１を覆う保護膜５６を形成する。
【００２８】
図４（ｂ）に示すように、開口７０ａを有するレジストマスク７０を保護膜５６上に形成する。バッファードフッ酸（ＢＨＦ）を用いたウェットエッチングにより、開口７０ａに露出した保護膜５６を除去する。金属蒸着により、ＡｕＧｅＮｉ／Ａｕからなるｎ電極層３４ａを下部クラッド層５１上に形成する。その後、溶剤を用いて、レジストマスク７０およびその上に堆積したｎ電極層３４ａもレジストマスクと共に除去（リフトオフ）される。下部クラッド層５１上に堆積したｎ電極層３４ａは除去されずに残る。ｎ電極層３４ａは、２本のアーム導波路２４ａおよび２４ｂに挟まれ、下部クラッド層５１上を、アーム導波路２４ａおよび２４ｂと平行に延在する。ｎ電極層３４ａの幅は１５μｍである。
【００２９】
図４（ｃ）に示すように、第１樹脂層３０ａとなるＢＣＢ樹脂の前駆体をスピン塗布する。スピン塗布の回転数を調整して、塗布した時点でメサ５０上部の保護膜５６が露出するようにする。スピン塗布後、前駆体を熱硬化させて第１樹脂層３０ａとする。あるいは、メサ５０の高さよりも厚く第１樹脂層３０ａを形成したあと、ドライエッチングでＢＣＢをエッチバックして、保護膜５６を露出させてもよい。図４（ｄ）に示すように、ＣＶＤ法などにより第１樹脂層３０ａ上に保護膜６０を堆積する。
【００３０】
図５（ａ）に示すように、保護膜６０上にフォトリソグラフィでレジストマスク７２を形成する。レジストマスク７２の厚さは１．５μｍである。レジストマスク７２は、メサ５０の上に幅０．８μｍの開口７２ａを有する。さらに、レジストマスクは、開口７２ａと隣り合いかつストライプ状に延びる幅０．８μｍの開口７２ｂを有する。図５（ｂ）は図５（ａ）に対応する状態を示す平面図である。図５（ｂ）に示すように、メサ５０、開口７２ａおよび７４ｂは互いに平行に延伸する。
【００３１】
例えばレジストマスク７２を用いたドライエッチングにより、第１樹脂層３０ａおよびメサ上の保護膜５６を除去する。ドライエッチングは保護膜６０が除去されるまで行う。これにより、保護膜６０に開口７２ａと連続する開口が形成され、開口７２ｂと連続する開口が形成される。図５（ａ）に示すように、ドライエッチング後、開口７２ａからはコンタクト層５５が露出し、開口７２ｂからは第１樹脂層３０ａが露出する。開口７２ｂ内では保護膜６０がないため、開口７２ｂに露出する第１樹脂層３０ａはわずかにエッチングされ、やや窪む。
【００３２】
ドライエッチングの間、レジストマスク７２はわずかに収縮する。この収縮により、レジストマスク７２は、開口７２ａおよび７２ｂの下側の端部付近の領域に応力を及ぼす。開口７２ａの端部は、メサ５０とメサ側面を覆う保護膜５６との境界に近接している。このため、レジストマスク７２からの応力は、保護膜５６に対し、メサ５０から剥離させる方向に働く。応力の大きさはレジストマスク７２の体積に比例する。
【００３３】
本実施例では隣接するマッハツェンダ変調器間の距離は２５０μｍであり、開口７２ａと開口７２ｂとの距離（メサ５０と開口７２ｂとの距離）は例えば５０μｍ以下である。２本のアーム導波路２４ａおよび２４ｂの外側におけるレジストマスク７２の体積は、隣接するマッハツェンダ変調器間の距離ではなく、開口７２ａから開口７２ｂまでの距離で制限される。保護膜５６を剥離させる方向の応力は、開口７２ａと開口７２ｂとに挟まれた領域のレジストマスク７２の体積により定まる。実施例１によれば、開口７２ｂを設けることによりメサ５０から開口７４ｂまでのレジストマスク７４の体積を小さくし、保護膜５６にかかる応力を小さくすることができる。これにより、保護膜５６がメサ５０から剥離しにくくなる。
【００３４】
図５（ｃ）に示すように、レジストマスク７２を残したまま、例えば蒸着により、開口７２ａ内のコンタクト層５５上、開口７２ｂ内の第１樹脂層３０ａ上、およびレジストマスク７２上にＴｉ／Ｐｔ／Ａｕの金属層７３を形成する。金属層７３のうち、コンタクト層５５上に堆積したものはオーミック層３２ａとなる。開口７２ｂ内の第１樹脂層３０ａ上に堆積したものは金属層６２となる。蒸着の工程においてレジストマスク７２は収縮し、開口７２ａおよび７２ｂの端部が接している位置に応力が加わる。開口７２ａの端部は、メサ５０と保護膜５６との境界に近接している。このため、レジストマスク７２からの応力は、保護膜５６に対し、メサ５０から保護膜５６を剥離させる方向に働く。応力の大きさはレジストマスク７２の体積に比例する。
【００３５】
前述のように、２本のアーム導波路２４ａおよび２４ｂの外側のレジストマスク７２の体積は、アーム導波路２４ａおよび２４ｂから開口７２ｂまでの距離で制限される。このためレジストマスク７２の体積が小さくなり、応力を低減することができる。したがって保護膜５６のメサからの剥離が起こりにくくなる。また、アーム導波路２４ａおよび２４ｂの間では、レジストマスク７２の体積は２つの開口７２ａ間の距離（例えば５０μｍ）によって決まる。アーム導波路２４ａ〜２４ｂ間においてレジストマスク７２の体積は小さいため、保護膜５６に働く応力は小さく、保護膜５６は剥離しにくい。
【００３６】
図５（ｄ）に示すように、レジストマスク７２を溶剤により除去し、レジストマスク７２上の金属層７３も除去（リフトオフ）する。オーミック層３２ａは保護膜６０の開口６０ａ内に位置し、金属層６２は開口６０ｂ内に位置する。オーミック層３２ａと金属層６２とは互いに離間しており、これらの間の距離は５０μｍ以下である。オーミック層３２ａと金属層６２とは互いに平行に延伸する。
【００３７】
図６（ａ）に示すように、フォトリソグラフィにより、第１樹脂層３０ａ上にレジストマスク７４を形成する。レジストマスク７４は、ｎ電極層３４ａの上部にストライプ状の開口７４ａを有する。開口７４ａの幅はｎ電極層３４ａの幅よりも大きい。ドライエッチングにより開口７４ａ内の保護膜６０を除去し、ｎ電極層３４ａの上部の第１樹脂層３０ａを露出させる。ドライエッチング後、レジストマスク７４は除去する。
【００３８】
図６（ｂ）に示すように、フォトリソグラフィにより保護膜６０上に別のレジストマスク７６を形成する。レジストマスク７６はｎ電極層３４ａの上部にストライプ状の開口７６ａを有する。開口７６ａの幅はｎ電極層３４ａの幅よりも大きい。開口７６ａ内の第１樹脂層３０ａをドライエッチングにより除去し、ｎ電極層３４ａの上面を露出させる。ドライエッチング後、レジストマスク７６は除去する。
【００３９】
図６（ｃ）に示すように、例えばスパッタリング法により保護膜６０およびオーミック層３２ａの上に下地層３２ｂを形成し、ｎ電極層３４ａの上に下地層３４ｂを形成する。不図示のマスクを用いたメッキにより、下地層３２ｂの上にＡｕ層３２ｃを形成し、下地層３４ｂの上にＡｕ層３４ｃ層を形成する。また、図３（ｂ）に示した下地層３８ｂおよびＡｕ層３８ｃも形成される。
【００４０】
図７（ａ）に示すように、第１樹脂層３０ａの上に第２樹脂層３０ｂを形成する。まず、ＢＣＢ樹脂の前駆体をスピン塗布する。ＢＣＢ樹脂の前駆体は開口６０ｂが埋まり、かつ、塗布後の樹脂上面が平坦になるような粘度のものを用いる。また、スピン塗布の回転数を調整して、オーミック層３２ａの上面から第２樹脂層３０ｂの上面までの厚さが１．３μｍとなるようにする。前駆体を熱硬化させて第２樹脂層３０ｂとする。第２樹脂層３０ｂの上面に、ＣＶＤ法等で保護膜６４を形成する。
【００４１】
図７（ｂ）に示すように、保護膜６４および第２樹脂層３０ｂを例えばドライエッチングして、アーム導波路２４ａおよび２４ｂ上のＡｕ層３２ｃが露出する開口３０ｃを形成する。ドライエッチングに用いる不図示のレジストマスクは、ドライエッチング後に除去する。
【００４２】
図８（ａ）に示すように、例えばスパッタリング法により、Ａｕ層３２ｃから保護膜６４上にかけて下地層３２ｄを形成する。さらに不図示のマスクを用いたメッキ処理により、下地層３２ｄの上にＡｕ層３２ｅを形成する。これにより変調用電極３２が形成される。また、図３（ｂ）に示した下地層３８ｄおよびＡｕ層３８ｅも形成される。
【００４３】
図８（ｂ）に示すように、例えばＣＶＤ法により、Ａｕ層３２ｅ、保護膜６４を覆う保護膜６６を形成する。図３（ｂ）に示したように、フォトリソグラフィおよびエッチングによりパッド上の保護膜６６は除去する。これにより半導体素子が形成される。
【００４４】
実施例１によれば、図５（ａ）および図５（ｂ）に示したように、レジストマスク７２はアーム導波路２４ａおよび２４ｂのメサ５０の上に開口７２ａを有し、さらに開口７２ａに隣り合う開口７２ｂを有する。開口７２ａから開口７２ｂまでのレジストマスク７２の体積は小さい。このため、例えばエッチング処理または蒸着法の際にレジストマスク７２が収縮しても、保護膜５６に加わる応力が低減され、保護膜５６の剥離が抑制される。
【００４５】
図５（ｂ）に示したように、開口７２ａと開口７２ｂとはメサの延伸方向（図５（ｂ）の左右方向）に沿って延伸する。このため、延伸方向の各部分において応力を低減し、保護膜５６の剥離を効果的に抑制することができる。
【００４６】
基板１０上に２つのメサ５０が形成され、レジストマスク７２にはメサ５０に対応して２つの開口７２ａが設けられている。図５（ａ）および図５（ｂ）に示したように開口７２ｂは開口７２ａと基板１０の端部との間に位置する。このため、応力に寄与するレジストマスク７２の体積が小さくなり、応力が低減される。また、２つのメサ５０の間のレジストマスク７２の体積が小さいため、応力が低減される。これによりマッハツェンダ変調器２０において保護膜５６の剥離を抑制することができる。
【００４７】
図５（ａ）に示したように、レジストマスク７２を用いたエッチングにより開口７２ａおよび７２ｂそれぞれから露出する保護膜６０を除去する。その後、例えば蒸着によりオーミック層３２ａおよび金属層６２を形成する。エッチングおよび蒸着においてレジストマスク７２が収縮することがある。応力に寄与するレジストマスク７２の体積が小さいため、応力を低減することができる。
【００４８】
開口７２ａと開口７２ｂとの距離は５０μｍ以下であることが好ましい。これにより応力を効果的に低減することができる。距離は例えば６０μｍ以下、４０μｍ以下などでもよい。
【００４９】
開口７２ｂから第１樹脂層３０ａの上面が露出し、金属層６２は第１樹脂層３０ａに形成され、金属層６２および第１樹脂層３０ａの上に第２樹脂層３０ｂが形成される。樹脂層３０によりアーム導波路２４ａおよび２４ｂは保護され、また金属層６２と変調用電極３２とは絶縁される。
【００５０】
メサ５０は、光導波路であるアーム導波路２４ａおよび２４ｂを形成し、オーミック層３２ａは変調用電極３２に含まれる。これにより光導波路のメサ５０において応力を低減し、保護膜５６の剥離を抑制することができる。
【実施例２】
【００５１】
（半導体素子）
図９は実施例２に係る多値変調器２００を例示する断面図である。実施例１と同じ構成については説明を省略する。図９に示すように、２つのメサ８０（第２メサ）が形成され、金属層６２はメサ８０の上面に形成されている。メサ８０は、メサ５０と同様に下部クラッド層５１、コア層５２、上部クラッド層５４およびコンタクト層５５により形成されている。メサ５０の下部クラッド層５１とメサ８０の下部クラッド層５１とは分離しており、メサ５０とメサ８０とは接続されていない。メサ８０の側面は保護膜６０で覆われている。メサ５０とメサ８０とは平行に延伸する。
【００５２】
（半導体素子の製造方法）
図１０（ａ）および図１０（ｂ）は多値変調器２００の製造方法を例示する断面図である。図１０（ｃ）は多値変調器２００の製造方法を例示する平面図であり、図１０（ｂ）と同じ状態を示す。図１０（ａ）に示すように、メサ５０とともにメサ８０を形成する。図１０（ｂ）および図１０（ｃ）に示すようにレジストマスク７２はメサ８０と重なる位置に開口７２ｂを有する。金属層６２はメサ８０の上面に形成される。他の工程は実施例１と同じである。
【００５３】
実施例２によれば、保護膜６０のメサ５０および８０からの剥離を抑制することができる。また、金属層６２とメサ８０のコンタクト層５５との密着性は、金属層６２と第１樹脂層３０ａとの密着性より高い。このため金属層６２の剥離が抑制される。
【実施例３】
【００５４】
図１１（ａ）は実施例３に係る多値変調器の製造方法を例示する平面図であり、図５（ｂ）に対応する状態を示す。実施例１と同じ構成については説明を省略する。図１１（ａ）に示すように、レジストマスク７２は、開口７２ａと、複数の開口７２ｂとを有する。複数の開口７２ｂは、開口７２ａと同じ方向に延伸し、かつ開口７２ａと平行である。複数の開口７２ｂは延伸方向において周期的に配置されている。開口７２ｂに金属層６２を設ける。このためオーミック層３２ａと平行な、複数の金属層６２が形成される。
【００５５】
実施例３によれば、実施例１と同様に、レジストマスク７２から生じる応力を低減し、保護膜５６の剥離を抑制することができる。応力を均等に低減し、応力の集中を抑制するためには、複数の開口７２ｂが延伸方向において周期的に配置されることが好ましい。
【００５６】
（変形例）
図１１（ｂ）は実施例３の変形例に係る多値変調器の製造方法を例示する平面図であり、図５（ｂ）に対応する状態を示す。メサ８０および開口７２ｂが周期的に設けられている。他の構成は実施例３と同じである。
【００５７】
なお、実施例１〜３では、多値変調器の場合を例に示したが、マッハツェンダ変調器の光導波路がＢＣＢ樹脂膜で埋め込まれた構成の光半導体素子であれば、その他の半導体素子の場合でもよい。
【符号の説明】
【００５８】
１０  基板
１２  入力導波路
１４  出力導波路
１６ａ、１６ｂ  光カプラ
２０  マッハツェンダ変調器
２２ａ、２２ｂ  光カプラ
２４ａ、２４ｂ  アーム導波路
３０  樹脂層
３０ａ  第１樹脂層
３０ｂ  第２樹脂層
３０ｃ、６０ａ、６０ｂ、６６ａ、７０ａ、７２ａ、７２ｂ、７４ａ、７４ｂ、７６ａ  開口
３２  変調用電極
３２ａ  オーミック層
３２ｂ、３２ｄ、３４ｂ、３８ｂ、３８ｄ  下地層
３２ｃ、３２ｅ、３４ｃ、３８ｅ  Ａｕ層
３４  グランド電極
３４ａ  ｎ電極層
３６  位相調整用電極
３８  シグナル電極パッド
４０  グランド電極パッド
４２  ＤＣ電極パッド
５０、８０  メサ
５１  下部クラッド層
５２  コア層
５４  上部クラッド層
５５  コンタクト層
５６、６０、６４、６６  保護膜
６２  金属層
７０、７２、７４、７６  レジストマスク
１００、２００  多値変調器
【図１】
2018146729.tif 000003
【図２】
2018146729.tif 000004
【図３】
2018146729.tif 000005
【図４】
2018146729.tif 000006
【図５】
2018146729.tif 000007
【図６】
2018146729.tif 000008
【図７】
2018146729.tif 000009
【図８】
2018146729.tif 000010
【図９】
2018146729.tif 000011
【図１０】
2018146729.tif 000012
【図１１】
2018146729.tif 000013