(57)【要約】【課題】表示データの伝送の失敗に起因する表示画像の乱れの発生を抑制する。【解決手段】表示パネルを駆動する表示ドライバが、外部から第１表示データを受け取るインターフェースと、表示パネルの各水平ラインの第１表示データについてエラー検出を行うエラー検出回路と、インターフェースから第１表示データを受け取り、第２表示データを出力する表示データ転送回路と、第２表示データに応じて表示パネルを駆動する駆動回路部とを具備する。表示データ転送回路は、エラー検出回路によって特定の水平ラインの第１表示データについてデータエラーが検出されたとき、特定の水平ラインの第２表示データを、特定の水平ラインと異なる水平ラインの第１表示データに基づいて出力するように構成されている。【選択図】図７
2018066934.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルを駆動する表示ドライバであって、
外部から第１表示データを受け取るインターフェースと、
前記表示パネルの各水平ラインの前記第１表示データについてエラー検出を行うエラー検出回路と、
前記インターフェースから前記第１表示データを受け取り、第２表示データを出力する表示データ転送回路と、
前記第２表示データに応じて前記表示パネルを駆動する駆動回路部
とを具備し、
前記表示データ転送回路は、前記エラー検出回路によって特定の水平ラインの前記第１表示データについてデータエラーが検出されたとき、前記特定の水平ラインの前記第２表示データを、前記特定の水平ラインと異なる水平ラインの前記第１表示データに基づいて出力するように構成された
表示ドライバ。
【請求項２】
請求項１に記載の表示ドライバであって、
前記表示データ転送回路は、前記特定の水平ラインの前記第１表示データについてデータエラーが検出されなかったとき、前記特定の水平ラインの前記第２表示データとして前記特定の水平ラインの前記第１表示データをそのまま出力するように構成された
表示ドライバ。
【請求項３】
請求項１又は２に記載の表示ドライバであって、
前記表示データ転送回路は、前記特定の水平ラインの前記第１表示データについてデータエラーが検出されたとき、前記特定の水平ラインと異なる水平ラインの前記第１表示データを、前記特定の水平ラインの前記第２表示データとして出力するように構成された
表示ドライバ。
【請求項４】
請求項３に記載の表示ドライバであって、
前記表示データ転送回路は、前記特定の水平ラインの前記第１表示データについてデータエラーが検出され、前記特定の水平ラインに隣接する隣接水平ラインの前記第１表示データについてデータエラーが検出されなかった場合、前記隣接水平ラインの前記第１表示データを、前記特定の水平ラインの前記第２表示データとして出力するように構成された
表示ドライバ。
【請求項５】
請求項１乃至４のいずれかに記載の表示ドライバであって、
前記表示データ転送回路は、複数の水平ラインの前記第１表示データを格納するメモリを備えており、前記特定の水平ラインの前記第２表示データを前記メモリに格納されている前記第１表示データに基づいて出力するように構成された
表示ドライバ。
【請求項６】
請求項５に記載の表示ドライバであって、
前記エラー検出回路は、前記エラー検出の結果を示すエラー情報を出力し、
前記表示データ転送回路は、
前記メモリに前記第１表示データが格納されている前記複数の水平ラインのそれぞれについて前記エラー情報を格納するエラー情報保持レジスタと、
前記駆動回路部が前記表示パネルを駆動する動作に同期した表示アドレスを生成する表示アドレス発生器と、
前記メモリの読み出しアドレスを生成する読み出しアドレス演算回路
とを備え、
前記読み出しアドレス演算回路が、前記エラー情報保持レジスタに格納されている前記エラー情報と前記表示アドレスとに基づいて前記読み出しアドレスを生成し、
前記メモリは、前記読み出しアドレスから読み出した前記第１表示データを前記第２表示データとして出力する
表示ドライバ。
【請求項７】
請求項６に記載の表示ドライバであって、
前記エラー情報保持レジスタは、前記表示アドレスの上位ビットを受け取り、前記上位ビットに応じて前記エラー情報のうちから選択された選択エラー情報を前記読み出しアドレス演算回路に供給し、
前記読み出しアドレス演算回路は、前記選択エラー情報に応答して前記読み出しアドレスを生成する
表示ドライバ。
【請求項８】
表示パネルと、
前記表示パネルを駆動する表示ドライバ
とを具備し、
前記表示ドライバが、
外部から第１表示データを受け取るインターフェースと、
各水平ラインの前記第１表示データについてエラー検出を行うエラー検出回路と、
前記インターフェースから前記第１表示データを受け取り、第２表示データを出力する表示データ転送回路と、
前記第２表示データに応じて前記表示パネルを駆動する駆動回路部
とを備え、
前記表示データ転送回路は、前記エラー検出回路によって特定の水平ラインの前記第１表示データについてデータエラーが検出されたとき、前記特定の水平ラインの前記第２表示データを、前記特定の水平ラインと異なる水平ラインの前記第１表示データに基づいて出力するように構成された
表示装置。
【請求項９】
請求項８に記載の表示装置であって、
前記表示データ転送回路は、前記特定の水平ラインの前記第１表示データについてデータエラーが検出されなかったとき、前記特定の水平ラインの前記第２表示データとして前記特定の水平ラインの前記第１表示データをそのまま出力するように構成された
表示装置。
【請求項１０】
請求項８又は９に記載の表示装置であって、
前記表示データ転送回路は、前記特定の水平ラインの前記第１表示データについてデータエラーが検出されたとき、前記特定の水平ラインと異なる水平ラインの前記第１表示データを、前記特定の水平ラインの前記第２表示データとして出力するように構成された
表示装置。
【請求項１１】
各水平ラインの第１表示データについてエラー検出を行うステップと、
前記エラー検出の結果に応じて第２表示データを出力するステップと、
前記第２表示データに応じて表示パネルを駆動するステップ
とを具備し、
前記第２表示データを出力するステップは、
特定の水平ラインの前記第１表示データについてデータエラーが検出されなかったとき、前記特定の水平ラインの前記第２表示データとして前記特定の水平ラインの前記第１表示データをそのまま出力するステップと、
前記特定の水平ラインの前記第１表示データについてデータエラーが検出されたとき、前記特定の水平ラインの前記第２表示データを、前記特定の水平ラインと異なる水平ラインの前記第１表示データに基づいて出力するステップ
とを含む
表示パネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示ドライバ、表示装置及び表示パネルの駆動方法に関し、特に、表示パネルを駆動する表示ドライバへの表示データの伝送のための技術に関する。
【背景技術】
【０００２】
当該技術分野の当業者には周知であるように、表示パネル（例えば、液晶表示パネルやＯＬＥＤ（organic light emitting diode display）パネル）を駆動する表示ドライバには、該表示パネルに表示すべき画像に対応する表示データが伝送される。典型的には、表示データは、各画素の階調を指定するデータを含んでおり、表示パネルの各画素の画素回路は、表示データに応答して駆動される。
【０００３】
表示ドライバへの表示データの伝送において生じ得る問題の一つは、表示データを伝送する信号線にノイズが印加されると、表示データの喪失が生じ得ることである。例えば、図１は、ＭＩＰＩ  ＤＳＩに準拠したシリアルインターフェースを用いた表示装置において、レーン＃ｉによって表示データを伝送する場合の動作の一例を示すタイミングチャートである。
【０００４】
表示データを伝送するレーン＃ｉにノイズが印加され、表示ドライバが、表示データを伝送するデータパケットの受信に失敗すると、表示ドライバにおいて表示データの喪失が生じる。特に、高電圧のノイズが連続して印加されると、一連の画素に対応する表示データが喪失され、表示画像に乱れが生じる。図２は、高電圧のノイズが継続して印加されて表示データの喪失が発生したときの表示画面の一例を示している。このような表示画像の乱れは好ましくなく、表示データの受信の失敗に起因する表示画像の乱れの発生を抑制することには技術的ニーズが存在する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
したがって、本発明の目的の一つは、表示データの伝送の失敗に起因する表示画像の乱れの発生を抑制することにある。本発明の他の目的は、下記の開示から当業者には理解されるであろう。
【課題を解決するための手段】
【０００６】
本発明の一の観点では、表示パネルを駆動する表示ドライバが、外部から第１表示データを受け取るインターフェースと、表示パネルの各水平ラインの第１表示データについてエラー検出を行うエラー検出回路と、インターフェースから第１表示データを受け取り、第２表示データを出力する表示データ転送回路と、第２表示データに応じて表示パネルを駆動する駆動回路部とを具備する。表示データ転送回路は、エラー検出回路によって特定の水平ラインの第１表示データについてデータエラーが検出されたとき、特定の水平ラインの第２表示データを、特定の水平ラインと異なる水平ラインの第１表示データに基づいて出力するように構成されている。
【０００７】
本発明の他の観点では、表示装置が、表示パネルと、表示パネルを駆動する表示ドライバとを具備する。表示ドライバは、外部から第１表示データを受け取るインターフェースと、各水平ラインの第１表示データについてエラー検出を行うエラー検出回路と、インターフェースから第１表示データを受け取り、第２表示データを出力する表示データ転送回路と、第２表示データに応じて表示パネルを駆動する駆動回路部とを備えている。表示データ転送回路は、エラー検出回路によって特定の水平ラインの第１表示データについてデータエラーが検出されたとき、特定の水平ラインの第２表示データを、特定の水平ラインと異なる水平ラインの第１表示データに基づいて出力するように構成されている。
【０００８】
本発明の更に他の観点では、表示パネルの駆動方法が、各水平ラインの第１表示データについてエラー検出を行うステップと、エラー検出の結果に応じて第２表示データを出力するステップと、第２表示データに応じて表示パネルを駆動するステップとを具備する。第２表示データを出力するステップは、特定の水平ラインの第１表示データについてデータエラーが検出されなかったとき、特定の水平ラインの第２表示データとして特定の水平ラインの第１表示データをそのまま出力するステップと、特定の水平ラインの第１表示データについてデータエラーが検出されたとき、特定の水平ラインの第２表示データを、特定の水平ラインと異なる水平ラインの第１表示データに基づいて出力するステップとを含む。
【発明の効果】
【０００９】
本発明によれば、表示データの伝送の失敗に起因する表示画像の乱れの発生を抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】ＭＩＰＩ  ＤＳＩに準拠したシリアルインターフェースを用いた表示システムにおいて、レーン＃ｉによって表示データを伝送する場合の動作の一例を示すタイミングチャートである。
【図２】表示データの伝送に失敗したときの表示画面の一例を示している。
【図３】一実施形態における表示装置の構成を概略的に示すブロック図である。
【図４】本実施形態における表示ドライバＩＣの構成を概略的に示すブロック図である。
【図５】本実施形態における、ホストから表示ドライバＩＣへの通信におけるデータストリームのフォーマットを示す図である。
【図６】本実施形態における、表示データを伝送するパケットのフォーマットを示す図である。
【図７】本実施形態における、表示データをシステムインターフェース回路からソースドライバ回路に転送する回路群の構成を示すブロック図である。
【図８】読み出しアドレス演算回路の構成の一例を示している。
【図９】図８に図示されている構成の読み出しアドレス演算回路が用いられる場合における表示データの転送動作の例を示すブロック図である。
【図１０】他の実施形態における表示データ転送回路の構成を示すブロック図である。
【図１１】更に他の実施形態における表示データ転送回路の構成を示すブロック図である。
【発明を実施するための形態】
【００１１】
以下、添付図面を参照しながら実施形態を説明する。以下の説明において、同一又は対応する構成要素が、同一又は対応する参照符号によって参照することがあることに留意されたい。
【００１２】
図３は、一実施形態における表示装置１０の構成を概略的に示すブロック図である。表示装置１０は、表示パネル１と、表示ドライバＩＣ２とを備えている。表示装置１０は、ホスト３から表示データ及び制御データを受け取り、受け取った表示データ及び制御データに応じて表示パネル１に画像を表示するように構成されている。表示パネル１としては、例えば、液晶表示パネル及びＯＬＥＤ表示パネルが使用され得る。
【００１３】
表示パネル１は、表示領域４とゲートドライバ回路５とを備えている。表示領域４には、複数のゲート線６と複数のソース線７と複数の画素８とが配置される。画素８は、行列に配置されており、各画素８は、対応するゲート線６とソース線７とが交差する位置に設けられており、画素回路を有している。例えば、表示パネル１が液晶表示パネルである場合、画素回路は、選択トランジスタと、画素電極と、画素容量とを含んでいてもよい。また、表示パネル１がＯＬＥＤ表示パネルである場合、画素回路は、選択トランジスタと、駆動トランジスタと、画素容量と、有機ダイオード素子とを含んでいてもよい。
【００１４】
以下においては、同一のゲート線６に接続された画素８を、総称して“水平ライン”と記載することがある。即ち、画素８は、複数の水平ラインを構成するように表示パネル１に配置されている。
【００１５】
ゲートドライバ回路５は、表示ドライバＩＣ２から受け取った制御信号に応じてゲート線６を駆動する。本実施形態では、表示領域４の左右に一対のゲートドライバ回路５が設けられている。ゲートドライバ回路５は、ＣｏＧ（Circuit-on-Glass）技術によって表示パネル１に集積化されている。
【００１６】
表示ドライバＩＣ２は、ホスト３から受け取った表示データ及び制御データに応じて表示パネル１のソース線７を駆動する。表示ドライバＩＣ２は、更に、ゲート制御信号をゲートドライバ回路５に供給してゲートドライバ回路５を制御する。
【００１７】
図４は、本実施形態における表示ドライバＩＣ２の構成を概略的に示すブロック図である。本実施形態では、表示ドライバＩＣ２とホスト３の間の通信が、ＭＩＰＩ  ＤＳＩに準拠したシリアルインターフェースによって行われる。より具体的には、本実施形態では、表示ドライバＩＣ２とホスト３が、クロックレーンと４つのデータレーン：レーン＃０〜＃３によって接続されている。クロックレーンは、差動クロック信号をホスト３から表示ドライバＩＣ２に供給するために用いられ、レーン＃０〜＃３は、差動データ信号をホスト３から表示ドライバＩＣ２に送信するために用いられる。なお、使用するレーンの数は可変であってもよく、表示パネル１の解像度によっては更に増やしてもよい。
【００１８】
図５は、本実施形態における、ホスト３から表示ドライバＩＣ２への通信におけるデータストリームのフォーマットを示す図である。各フレーム期間（垂直同期期間）は、ＶＳＡライン（vertical sync active lines）と、ＶＢＰライン（vertical back porch lines）と、ＶＡＣＴライン（video active lines）と、ＶＦＰライン（vertical front porch lines）とを含んでいる。各フレーム期間が開始されるときにＶｓｙｎｃパケット（即ち、垂直同期パケット）がホスト３から表示ドライバＩＣ２に送信され、各水平同期期間が開始されるときに、Ｈｓｙｎｃパケット（即ち、水平同期パケット）がホスト３から表示ドライバＩＣ２に送信される。図５において、垂直同期パケットは、記号“ＶＳ”で示されており、水平同期パケットは、記号“ＨＳ”で示されている。また、図５において、記号“ＢＬＬＰ”は、Blanking or Low Power intervalを表している。ＶＡＣＴラインの各水平同期期間には、表示データ（ＲＧＢデータ）がホスト３から表示ドライバＩＣ２に送信される。
【００１９】
図６は、表示データを伝送するパケットのフォーマットを示す図である。本実施形態では、表示データがＭＩＰＩ  ＤＳＩバーストモード（burst mode）を用いて転送され、したがって、表示データを伝送するデータパケットがロングパケットフォーマットを有している。
【００２０】
本実施形態では、表示データを伝送するデータパケット（ロングパケット）は、ＳｏＴ（Start of Transmission）と、３２ビットのパケットヘッダと、ペイロードと、１６ビットのパケットフッタと、ＥｏＴ（End of Transmission）を含んでいる。なお、図６において、ＬＰＳは、“low power state”を表している。
【００２１】
パケットヘッダは、パケットの種類を示すデータＩＤと、ワードカウント（word count(WC)）と、ＥＣＣ（error correction code）とを含んでいる。データＩＤは、当該パケットに含まれるデータの種類を示す。ワードカウントは、当該パケットに含まれるパケットデータの数を示している。ＥＣＣは、パケットヘッダのエラー検出及び訂正を行うために用いられる。
【００２２】
ペイロードは、ワードカウントに示されている数のパケットデータを含んでいる。表示データは、ペイロードにパケットデータとして格納される。
【００２３】
パケットフッタは、ペイロードに含まれるパケットデータのエラー検出に用いられるエラー検出符号を含んでいる。ＭＩＰＩ−ＤＳＩ規格は、このエラー検出符号としてチェックサムが用いられると規定している。後述されるように、パケットフッタに含まれるエラー検出符号（チェックサム）が、各水平ラインの表示データのエラー検出に用いられる。
【００２４】
図４に戻り、表示ドライバＩＣ２は、レシーバ回路１１と、レーン制御インターフェース回路１２と、システムインターフェース回路１３と、表示データ転送回路１４と、ソースドライバ回路１５と、パネルインターフェース回路１６と、タイミング生成回路１７と、レジスタ回路１８と、発振回路１９とを備えている。
【００２５】
レシーバ回路１１は、レシーバ２１、クロック生成回路２２と、レシーバ２３０〜２３３と、デシリアライザ２４０〜２４３とを備えている。レシーバ２１は、ホスト３からクロックレーンを介して送信される差動クロック信号をシングルエンドのクロック信号に変換する。クロック生成回路２２は、レシーバ２１から出力されるクロック信号から、レシーバ回路１１において用いられるドットクロック信号（図示されない）、及び、レーン制御インターフェース回路１２によって用いられるバイトクロック信号ＣＬＫ＿ｂｙｔｅを生成する。
【００２６】
レシーバ２３０〜２３３は、それぞれ、ホスト３からレーン＃０〜＃３を介して送信される差動データ信号をシングルエンド信号に変換する。デシリアライザ２４０〜２４３は、ドットクロック信号に同期して動作し、それぞれレシーバ２３０〜２３３から受け取ったシングルエンド信号に対してデシリアライズ（deserialize）を行う。本実施形態では、デシリアライザ２４０〜２４３は、デシリアライズされたデータを８ビットのデータ幅で出力する。
【００２７】
レーン制御インターフェース回路１２は、バイトクロック信号ＣＬＫ＿ｂｙｔｅに同期してデシリアライザ２４０〜２４３からデータを受け取り、受け取ったデータを統合して受信データ列ＤＲＣＶを生成する。受信データ列ＤＲＣＶは、システムインターフェース回路１３に供給される。
【００２８】
システムインターフェース回路１３は、データトランスレータ２５によって受信データ列ＤＲＣＶに含まれるデータの内容を識別し、受信データ列ＤＲＣＶに含まれる様々なデータ（例えば、表示データや、表示ドライバＩＣ２の制御に用いられるコマンド、パラメータ）に対し、データの種類に応じた様々な処理を行う。例えば、システムインターフェース回路１３は、受信データ列ＤＲＣＶのうち表示データを表示データ転送回路１４に転送し、また、表示ドライバＩＣ２の制御に用いられるコマンド及びパラメータを、バス２０を介してタイミング生成回路１７又はレジスタ回路１８に転送する。加えて、システムインターフェース回路１３は、垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣを生成する垂直同期／水平同期抽出回路２６を含んでいる。
【００２９】
表示データ転送回路１４は、メモリ３０を備えており、システムインターフェース回路１３から受け取った表示データを一時的に保存し、ソースドライバ回路１５に転送する。メモリ３０は、複数の水平ラインの表示データを格納可能な容量を有している。メモリ３０としては、ＦＩＦＯや、ビデオＲＡＭ（video random access memory）が使用され得る。メモリ３０としてビデオＲＡＭが用いられる場合には、当該ビデオＲＡＭとしては、１フレーム画像に対応する表示データを格納可能な容量を有するものが用いられる。
【００３０】
ソースドライバ回路１５は、表示データ転送回路１４から受け取った表示データに応じて表示パネル１のソース線７を駆動する駆動回路部として動作する。
【００３１】
パネルインターフェース回路１６は、表示パネル１のゲートドライバ回路５に供給するゲート制御信号を生成する。
【００３２】
タイミング生成回路１７は、システムインターフェース回路１３及びレジスタ回路１８から受け取ったコマンド及びパラメータに応じて、表示ドライバＩＣ２に含まれる各回路の動作タイミングの制御を行う。
【００３３】
レジスタ回路１８は、表示ドライバＩＣ２の制御に用いられるコマンド及びパラメータを保持する。
【００３４】
発振回路１９は、表示ドライバＩＣ２の内部で用いられるクロック信号を発生する。
【００３５】
図７は、表示データをシステムインターフェース回路１３からソースドライバ回路１５に転送する回路群の構成を示すブロック図である。本実施形態では、各水平ラインの表示データに対してエラー検出を行うエラー検出回路４０が設けられ、表示データ転送回路１４は、そのエラー検出の結果に応じてメモリ３０に格納されている表示データをソースドライバ回路１５に転送する。以下、エラー検出回路４０と表示データ転送回路１４の構成を詳細に説明する。
【００３６】
エラー検出回路４０は、表示データを伝送するパケット（ロングパケット）のパケットフッタに含まれているエラー検出符号、本実施形態ではチェックサムを用いて各水平ラインの表示データに対してエラー検出を行う。エラー検出回路４０は、チェックサム取得回路４１と、チェックサム演算回路４２と、比較器４３とを備えている。チェックサム取得回路４１は、表示データを伝送するパケットのパケットフッタからチェックサムを取得する。チェックサム演算回路４２は、表示データを伝送するパケットのペイロードに格納されているパケットデータからチェックサムを演算する。比較器４３は、チェックサム取得回路４１によってパケットから取得されたチェックサムと、チェックサム演算回路４２による演算によって得られたチェックサムとを比較してエラー検出を行い、該エラー検出の結果を示すエラー情報を生成する。エラー情報は、水平ライン毎に生成される。即ち、比較器４３から出力されるエラー情報は、各水平ラインの表示データについて行われたエラー検出の結果を示している。
【００３７】
なお、エラー検出回路４０によるエラー検出に使用されるエラー検出符号は、チェックサムに限られない。表示データを伝送するパケットに他のエラー検出符号、例えば、巡回冗長符号（cyclic redundancy code）が含まれている場合には、当該他のエラー検出符号を用いてエラー検出を行ってもよい。
【００３８】
表示データ転送回路１４は、メモリ３０と、エラー情報保持レジスタ３１と、表示アドレス発生器３２と、読み出しアドレス演算回路３３とを備えている。
【００３９】
メモリ３０は、複数の水平ラインの表示データを格納する。メモリ３０は、表示パネル１の水平ラインの数よりも少ない数の水平ラインの表示データを格納するように構成されてもよく、この場合、メモリ３０としてＦＩＦＯを用いてもよい。また、メモリ３０は、１フレーム画像の表示データ（表示パネル１の水平ラインの数と同数の水平ラインの表示データ）を格納するように構成されてもよく、この場合、メモリ３０としてビデオＲＡＭを用いてもよい。本実施形態では、メモリ３０は、ｎ水平ラインの表示データを格納するように構成されている。図７において、該ｎ水平ラインのうちの水平ライン＃ｋの表示データは、“ライン＃ｋ  データ”として図示されている。
【００４０】
エラー情報保持レジスタ３１は、エラー検出回路４０の比較器４３からエラー情報を受け取り、受け取ったエラー情報を保存する。エラー情報保持レジスタ３１は、メモリ３０に表示データが格納されている水平ラインのそれぞれについて、エラー情報を格納する。図７において、水平ライン＃ｋについてのエラー情報は、“エラー情報＃ｋ”として図示されている。
【００４１】
表示アドレス発生器３２は、ソースドライバ回路１５が表示パネル１を駆動する動作に同期して（例えば、垂直同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃに同期して）、ソースドライバ回路１５に転送されるべき表示データが格納されているメモリ３０のアドレスを指定する表示アドレスを生成する。垂直同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃに含まれるパルスをカウントすることによって、現在、ソースドライバ回路１５が表示パネル１のどの水平ラインの画素８を駆動しているかを判別可能であり、よって、どの水平ラインの表示データをソースドライバ回路１５に転送するべきかを判断することができる。
【００４２】
留意すべきことは、表示アドレス発生器３２によって生成された表示アドレスが、そのまま、メモリ３０から表示データを読み出す読み出しアドレスとして用いられるとは限らないことである。以下に述べるように、読み出しアドレスは、読み出しアドレス演算回路３３により、表示アドレス発生器３２によって生成された表示アドレスから決定される。
【００４３】
読み出しアドレス演算回路３３は、エラー情報保持レジスタ３１からエラー情報を受け取り、受け取ったエラー情報を参照しながら、読み出しアドレスを表示アドレスに基づいて決定する。メモリ３０は、読み出しアドレス演算回路３３から受け取った読み出しアドレスから表示データを読み出し、読み出した表示データをソースドライバ回路１５に出力する。読み出しアドレス演算回路３３は、下記のようにして読み出しアドレスを決定する。
【００４４】
表示アドレスによってある特定の水平ラインの表示データの読み出しが指定され、且つ、エラー情報が該特定の水平ラインの表示データにデータエラーがないことを示している場合、読み出しアドレス演算回路３３は、表示アドレスを、そのまま、読み出しアドレスとして決定する。ここで、表示アドレスの上位ビットにより、表示データを読み出すべき水平ラインが指定されることに留意されたい。
【００４５】
一方、エラー情報が該特定の水平ラインの表示データにデータエラーがあることを示している場合、該特定の水平ラインと異なる水平ラインの表示データがメモリ３０から読み出されるように読み出しアドレスを決定する。一実施形態では、該特定の水平ラインの表示データについてデータエラーが検出され、該特定の水平ラインに隣接する水平ラインの表示データについてデータエラーが検出されなかった場合、該隣接する水平ラインの表示データが読み出されるように読み出しアドレスを決定する。例えば、表示アドレスに１水平ライン分のアドレス増分（address increment）を加算し又は減算することにより、隣接する水平ラインの表示データが読み出されるように読み出しアドレスを決定することができる。ここで、該特定の水平ラインに隣接する２つの水平ラインのうち両方についてデータエラーが検出されなかった場合には、該２つの水平ラインのいずれの水平ラインの表示データを読み出すように読み出しアドレスを決定してもよい。加えて、該特定の水平ラインの表示データについてデータエラーが検出され、更に、該特定の水平ラインに隣接する２つの水平ラインのうち両方についてデータエラーが検出された場合には、データエラーが検出されない水平ラインのうち該特定の水平ラインに最も近接する水平ラインの表示データを読み出すように読み出しアドレスを決定してもよい。
【００４６】
このような動作は、表示データのデータエラーが発生した場合における表示の乱れを有効に抑制する。近接する水平ラインの表示データは、通常、類似している。従って、ある特定の水平ラインの表示データの伝送に失敗してデータエラーが発生した場合に、当該特定の水平ラインに近接する水平ライン（最も典型的には、隣接する水平ライン）の表示データを当該特定の水平ラインの表示データの代わりに用いれば、表示の乱れを抑制することができる。
【００４７】
読み出しアドレス演算回路３３としては、読み出しアドレスを決定するロジックに応じて様々な構成を採用し得る。図８は、読み出しアドレス演算回路３３の構成の一例を示している。図８の構成では、読み出しアドレス演算回路３３が、加算器３４ａと、減算器３４ｂと、セレクタ３５とを備えている。加算器３４ａは、表示アドレスに１水平ライン分のアドレス増分を加算した値を算出し、減算器３４ｂは、表示アドレスに１水平ライン分のアドレス増分を減算した値を算出する。セレクタ３５は、エラー情報保持レジスタ３１から表示アドレスに対応する水平ラインのエラー情報、及び、表示アドレスに対応する水平ラインに隣接する水平ラインのエラー情報を受け取り、受け取ったエラー情報に基づいて、次の３つのアドレス：表示アドレスそのもの、表示アドレスに１水平ライン分のアドレス増分を加算して得られるアドレス、表示アドレスから１水平ライン分のアドレス増分を減算して得られるアドレスのいずれかを選択する。選択されたアドレスが読み出しアドレスとしてメモリ３０に供給され、メモリ３０からの表示データの読み出しに用いられる。表示アドレスに１水平ライン分のアドレス増分を加算して得られるアドレス及び表示アドレスから１水平ライン分のアドレス増分を減算して得られるアドレスは、表示アドレスに対応する水平ラインの隣接する水平ラインに対応するアドレスであることに留意されたい。
【００４８】
図９は、図８に図示されている構成の読み出しアドレス演算回路３３が用いられる場合における表示データの転送動作の例を示すブロック図である。図９の動作においては、メモリ３０に、水平ライン＃１〜＃ｎの表示データが格納され、エラー情報保持レジスタ３１には、水平ライン＃１〜＃ｎのエラー情報が保持されているものとする。また、水平ライン＃３の表示データを表示ドライバＩＣ２に伝送する際に高電圧ノイズが連続して印加され、水平ライン＃３の表示データについてデータエラーが発生したものとする。この場合、エラー検出回路４０によって水平ライン＃３の表示データについてのデータエラーが検出され、水平ライン＃３のエラー情報として値“１”が設定される。他の水平ラインについては、データエラーが検出されておらず、他の水平ラインのエラー情報としては、値“０”が設定されているものとする。
【００４９】
表示アドレス発生器３２によって発生された表示アドレスとして水平ライン＃３に対応するアドレスが指定された場合、該表示アドレスの上位ビットに応じて水平ライン＃３及び水平ライン＃３に隣接する水平ライン（水平ライン＃２及び＃４）のエラー情報が選択され、選択されたエラー情報が、読み出しアドレス演算回路３３のセレクタ３５に供給される。本実施形態では、各水平ラインのエラー情報は、１ビットデータであり、よって、３ビットのエラー情報がセレクタ３５に供給される。
【００５０】
一方、セレクタ３５には、水平ライン＃３に対応する表示アドレスが供給されるので、セレクタ３５は、水平ライン＃２に対応するアドレス、水平ライン＃３に対応するアドレス、水平ライン＃４に対応するアドレスのうちのいずれかを読み出しアドレスとして選択する。読み出しアドレスの選択は、読み出しアドレス演算回路３３から受け取ったエラー情報に応じて行われる。
【００５１】
図９の動作の例では、エラー情報が、水平ライン＃３の表示データについてデータエラーが発生しており、水平ライン＃２の表示データについてはデータエラーが発生していないことを示しているので、セレクタ３５は、水平ライン＃２に対応するアドレスを読み出しアドレスとして選択する。メモリ３０は、セレクタ３５から受け取った読み出しアドレスに応じて、水平ライン＃２の表示データをソースドライバ回路１５に転送する。
【００５２】
このような動作の結果、ソースドライバ回路１５は、本来、水平ライン＃３の表示データに応じて表示パネル１を駆動すべきタイミングで水平ライン＃２の表示データに応じて表示パネルを駆動することになる。しかしながら、水平ライン＃２の表示データは、通常は、水平ライン＃３の表示データとして表示ドライバＩＣ２に送られるべき表示データと類似しているので、水平ライン＃３の表示データの伝送に失敗しても、表示パネル１に表示される表示画像の乱れを抑制することができる。
【００５３】
表示データ転送回路１４の構成は、様々に変更され得る。図１０は、表示データ転送回路１４の他の構成を示すブロック図である。図１０の構成では、表示データを格納するメモリ３０に、エラー情報を格納する領域（エラー情報格納領域）が設けられ、エラー情報保持レジスタ３１は別個に設けられない。
【００５４】
図１０の構成では、各水平ラインの表示データを格納する領域に対応して、各水平ラインのエラー情報を格納するエラー情報格納領域が設けられる。エラー検出回路４０から出力されるエラー情報は、エラー情報格納領域に格納される。
【００５５】
図１０の構成の表示データ転送回路１４は、下記のように動作する。表示アドレス発生器３２によって生成された表示アドレスが、メモリ３０に供給される。メモリ３０は、供給された表示アドレスに応答して、エラー情報格納領域に格納されているエラー情報を読み出しアドレス演算回路３３に供給する。一実施形態では、表示アドレスとして、ある特定の水平ラインに対応するアドレスが指定されている場合、該特定の水平ライン及び該特定の水平ラインに隣接する水平ラインのエラー情報が読み出しアドレス演算回路３３に供給される。
【００５６】
読み出しアドレス演算回路３３は、受け取ったエラー情報を参照しながら、読み出しアドレスを表示アドレスに基づいて決定する。読み出しアドレスの決定は、上述した手順で行われる。メモリ３０は、読み出しアドレス演算回路３３から受け取った読み出しアドレスから表示データを読み出し、読み出した表示データをソースドライバ回路１５に出力する。
【００５７】
また、上述の実施形態では、特定の水平ラインの表示データにデータエラーが検出された場合、該特定の水平ラインと異なる水平ライン（隣接する水平ライン）の表示データがメモリ３０から読み出されてソースドライバ回路１５に供給されるが、該特定の水平ラインと異なる複数の水平ライン（例えば、隣接する２つの水平ライン）の表示データを演算して得られる表示データが、ソースドライバ回路１５に送られてもよい。
【００５８】
図１１は、このような動作に対応した表示データ転送回路１４の構成を示すブロック図である。図１１の構成では、表示データ転送回路１４が、表示データ演算回路３４を備えている。また、読み出しアドレス演算回路３３は、表示アドレス発生器３２によって生成される表示アドレスと、エラー情報保持レジスタ３１から受け取ったエラー情報から、２つの読み出しアドレスを決定する。２つの読み出しアドレスのそれぞれは、特定の水平ラインに対応している。２つの読み出しアドレスに対応する２つの水平ラインの表示データがメモリ３０から読み出されて表示データ演算回路３４に供給され、表示データ演算回路３４は、メモリ３０から読み出された該２つの水平ラインの表示データに対して演算を行って演算後表示データを生成する。表示データ演算回路３４は、該２つの水平ラインの表示データが同一である場合には、演算後表示データが、該２つの水平ラインの表示データと同一であるような演算を行う。一実施形態では、表示データ演算回路３４は、該２つの水平ラインの対応する画素の表示データを平均することによって演算後表示データを生成する。生成された演算後表示データは、ソースドライバ回路１５に供給され、表示パネル１の駆動に用いられる。
【００５９】
図１１の表示データ転送回路１４は、下記のように動作する。表示アドレスによって、ある特定の水平ラインの表示データの読み出しが指定され、且つ、エラー情報が該特定の水平ラインの表示データにデータエラーがないことを示している場合、読み出しアドレス演算回路３３は、２つの読み出しアドレスの両方を表示アドレスと同一であるとして読み出しアドレスを決定する。メモリ３０から該特定の水平ラインの表示データが読み出され、表示データ演算回路３４に供給される。表示データ演算回路３４に供給される２つの水平ラインの表示データが同一である場合には、演算後表示データは該２つの水平ラインの表示データと同一であるから、結局、演算後表示データとしては、表示アドレスに対応する水平ラインの表示データがソースドライバ回路１５に供給される。
【００６０】
一方、エラー情報が該特定の水平ラインの表示データにデータエラーがあることを示している場合、該特定の水平ラインと異なる２つの水平ラインの表示データがメモリ３０から読み出されるように読み出しアドレスを決定する。一実施形態では、該特定の水平ラインの表示データについてデータエラーが検出され、該特定の水平ラインに隣接する２つの水平ラインの表示データについてデータエラーが検出されなかった場合、該隣接する２つの水平ラインの表示データが読み出されるように２つの読み出しアドレスを決定する。例えば、２つの読み出しアドレスのうちの一方は、表示アドレスに１水平ライン分のアドレス増分を加算して得られるアドレスとして決定され、他方は、表示アドレスから１水平ライン分のアドレス増分を減算して得られるアドレスとして決定されてもよい。決定された２つの読み出しアドレスは、メモリ３０に供給される。
【００６１】
決定された２つの読み出しアドレスに対応する２つの水平ラインの表示データがメモリ３０から読み出されて表示データ演算回路３４に供給され、表示データ演算回路３４は、メモリ３０から読み出された該２つの水平ラインの表示データに対して演算を行って演算後表示データを生成する。
【００６２】
このような動作によれば、表示データのデータエラーが発生した場合における表示の乱れを一層に有効に抑制することができる。上記の動作では、ある特定の水平ラインの表示データの伝送に失敗してデータエラーが発生した場合に、当該特定の水平ラインに隣接する２つの水平ラインの表示データを演算して得られる表示データ（例えば、２つの水平ラインの表示データを平均することで得られる表示データ）が表示パネル１の駆動に用いられる。従って、水平ラインの表示データの伝送に失敗しても、表示パネル１に表示される表示画像の乱れを抑制することができる。
【００６３】
以上には、本発明の実施形態が具体的に記述されているが、本発明は、上記の実施形態に限定されると解釈してはならない。本発明が様々な変更と共に実施され得ることは、当業者には自明的であろう。
【符号の説明】
【００６４】
１      ：表示パネル
２      ：表示ドライバＩＣ
３      ：ホスト
４      ：表示領域
５      ：ゲートドライバ回路
６      ：ゲート線
７      ：ソース線
８      ：画素
１０    ：表示装置
１１    ：レシーバ回路
１２    ：レーン制御インターフェース回路
１３    ：システムインターフェース回路
１４    ：表示データ転送回路
１５    ：ソースドライバ回路
１６    ：パネルインターフェース回路
１７    ：タイミング生成回路
１８    ：レジスタ回路
１９    ：発振回路
２０    ：バス
２１    ：レシーバ
２２    ：クロック生成回路
２３０〜２３３  ：レシーバ
２４０〜２４３  ：デシリアライザ
２５    ：データトランスレータ
２６    ：垂直同期／水平同期抽出回路
３０    ：メモリ
３１    ：エラー情報保持レジスタ
３２    ：表示アドレス発生器
３３    ：読み出しアドレス演算回路
３４    ：表示データ演算回路
３４ａ  ：加算器
３４ｂ  ：減算器
３５    ：セレクタ
４０    ：エラー検出回路
４１    ：チェックサム取得回路
４２    ：チェックサム演算回路
４３    ：比較器
【図１】
2018066934.tif 000003
【図２】
2018066934.tif 000004
【図３】
2018066934.tif 000005
【図４】
2018066934.tif 000006
【図５】
2018066934.tif 000007
【図６】
2018066934.tif 000008
【図７】
2018066934.tif 000009
【図８】
2018066934.tif 000010
【図９】
2018066934.tif 000011
【図１０】
2018066934.tif 000012
【図１１】
2018066934.tif 000013