(57)【要約】【課題】レジストパターンを簡便かつ十分に除去できる方法を提供することを目的とする。【解決手段】このレジスト除去方法は、半導体基板上に、レジストを塗布し、露光、現像し、レジストパターンを形成するパターニング工程と、前記レジストパターンに加熱処理を施す前に、レジストパターンの形状を確認する検査工程と、前記検査工程により不良と確認された半導体基板の前記レジストパターンを再露光する再露光工程と、前記再露光後の半導体基板から前記レジストパターンを除去する除去工程と、を有する。【選択図】図１
2018060942.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、レジストを塗布し、露光、現像し、レジストパターンを形成するパターニング工程と、
前記レジストパターンに加熱処理を施す前に、レジストパターンの形状を確認する検査工程と、
前記検査工程により不良と確認された半導体基板の前記レジストパターンを再露光する再露光工程と、
前記再露光後の半導体基板から前記レジストパターンを除去する除去工程と、
を有するレジスト除去方法。
【請求項２】
前記再露光工程における再露光が、全面露光である請求項１に記載のレジスト除去方法。
【請求項３】
前記再露光工程における再露光の単位面積当たりの総エネルギー量が、前記パターニング工程における露光の単位面積当たりの総エネルギー量以上である請求項１又は２のいずれかに記載のレジスト除去方法。
【請求項４】
前記再露光工程における再露光の単位面積当たりの照度と、前記パターニング工程における露光の単位面積当たりの照度が等しい請求項１〜３のいずれか一項に記載のレジスト除去方法。
【請求項５】
前記再露光工程における露光時間は、前記パターニング工程における露光時間より長い請求項４に記載のレジスト除去方法。
【請求項６】
前記パターニング工程における現像条件と、前記除去工程において前記レジストパターンを除去するために行う現像条件とが、同一である請求項１〜５のいずれか一項に記載のレジスト除去方法。
【請求項７】
前記レジストが、ネガ型とポジ型の挙動が切り替わるネガポジ兼用レジストである請求項１〜６のいずれか一項に記載のレジスト除去方法。
【請求項８】
前記基板が、半導体基板上に金属膜が形成されたものである請求項１〜７のいずれか一項に記載のレジスト除去方法。
【請求項９】
請求項１〜８のいずれか一項に記載のレジスト除去方法により不良のレジストパターンを除去し、前記不良のレジストパターンが除去された基板上に素子を形成する半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レジスト除去方法及び半導体素子の製造方法に関する。
【背景技術】
【０００２】
半導体素子の製造技術としてフォトリソグラフィーが知られている。フォトリソグラフィーは、紫外線等の光を利用して微細なパターンを形成する方法である。フォトリソグラフィーは半導体素子の製造に、広く利用されている。
【０００３】
フォトリソグラフィーは、大きく分けて２つの工程を有する。１つ目の工程は、基板上にレジスト膜を塗布し、塗布したレジスト膜を露光、現像することで、所望のレジストパターンを形成するリソグラフィー（パターニング）工程である。２つ目の工程は、得られた所望のレジストパターンを利用して、エッチング、成膜を行い、基板を加工する工程である。
【０００４】
所望の半導体素子を製造するためには、レジストパターンを精度よく所望の形状に加工する必要がある。しかしながら、実際の生産現場においては、レジスト膜の塗布条件、露光条件、現像条件、及び、設備条件等の不具合により、レジストパターンに不良が生じる場合がある。またレジストパターンの不良に気付かず、エッチング及び成膜等により素子加工を行ってしまう場合もある。このような場合、不良のレジストパターン及び加工された素子を除去し、基板を再利用するリワーク工程が行われる。
【０００５】
リワーク工程では、レジスト膜を確実に除去することが求められる。例えば、金属膜上にレジストパターンが形成されている場合、レジスト残渣があるとレジスト残渣により保護された金属膜の一部も残渣として残ってしまう。また金属膜が形成されていない場合でも、レジスト残渣自体が基板の清浄性を低下させ、半導体素子の歩留りに大きな影響を及ぼす。そこで、レジスト膜を確実に除去する方法として、例えば、酸素プラズマによるアッシング（特許文献１参照）、反応性の気体、イオン、ラジカル等を用いたドライエッチング等が知られている。
【０００６】
しかしながら、アッシングやドライエッチングは、専用の設備が必要である。そのため、リワークのために基板を搬送する必要があり、工程が煩雑化する。また専用の設備を設置する設備投資も必要であり、製造コストが上昇する。さらに、基板を搬送する過程や、リワークのための装置内において、基板が汚染されてしまう場合もある。
【０００７】
そこで、特許文献２及び３には、レジスト膜を全面露光、現像することで、レジストパターンを除去する方法が記載されている。特許文献２には、パターン済みレジストを露光、現像して、リワークする方法が記載されている。特許文献３には、現像されたレジストパターンを用いてエッチング処理を行った後に、不要になったレジストを除去するために、アッシング等の代わりに露光・現像を利用する方法が記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平７−１６８３７１号公報
【特許文献２】特表２００３−５０７７６５号公報
【特許文献３】特開２０００−２０６７０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献２及び特許文献３に記載のレジスト除去方法を用いても、レジストの一部が残ってしまう場合がある。
【００１０】
本発明の上記問題に鑑みてなされたものであり、レジストパターンを簡便かつ十分に除去できる方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
所望のレジストパターンを形成するリソグラフィー工程は、一般に、レジスト塗布、プリベーク、露光、現像（リンス）、ポストベークの順に行われる。この工程は、フォトリソグラフィーの分野においては、通常、一連の工程として取り扱われる。
【００１２】
しかしながら、本発明者らは鋭意検討の結果、ポストベーク処理を行う前に所望のレジストパターンが形成されているかを検査し、不良と判断された基板をそのまま再露光、現像処理することで、不良のレジストパターンを簡便かつ十分に除去できることを見出した。
すなわち、本発明は、上記課題を解決するために、以下の手段を提供する。
【００１３】
（１）第１の態様にかかるレジスト除去方法は、基板上に、レジストを塗布し、露光、現像し、レジストパターンを形成するパターニング工程と、前記レジストパターンに加熱処理を施す前に、レジストパターンの形状を確認する検査工程と、前記検査工程により不良と確認された半導体基板の前記レジストパターンを再露光する再露光工程と、前記再露光後の半導体基板から前記レジストパターンを除去する除去工程と、を有する。
【００１４】
（２）上記態様にかかるレジスト除去方法の前記再露光工程における再露光が、全面露光であってもよい。
【００１５】
（３）上記態様にかかるレジスト除去方法において、前記再露光工程における再露光の単位面積当たりの総エネルギー量が、前記パターニング工程における露光の単位面積当たりの総エネルギー量以上であってもよい。
【００１６】
（４）上記態様にかかるレジスト除去方法において、前記再露光工程における再露光の単位面積当たりの照度と、前記パターニング工程における露光の単位面積当たりの照度が等しくてもよい。
【００１７】
（５）上記態様にかかるレジスト除去方法において、前記再露光工程における露光時間は、前記パターニング工程における露光時間より長くてもよい。
【００１８】
（６）上記態様にかかるレジスト除去方法において、前記パターニング工程における現像条件と、前記除去工程において前記レジストパターンを除去するために行う現像条件とが、同一であってもよい。
【００１９】
（７）上記態様にかかるレジスト除去方法において、前記レジストが、ネガ型とポジ型の挙動が切り替わるネガポジ兼用レジストであってもよい。
【００２０】
（８）上記態様にかかるレジスト除去方法において、前記基板が、半導体基板上に金属膜が形成されたものであってもよい。
【００２１】
（９）第１の態様にかかる半導体素子の製造方法は、上記態様にかかるレジスト除去方法により不良のレジストパターンを除去し、前記不良のレジストパターンが除去された基板上に素子を形成する。
【発明の効果】
【００２２】
本発明の一態様にかかるレジスト除去方法によれば、半導体ウェハの評価方法によれば、不良のレジストパターンを簡便かつ十分に除去できる。
【図面の簡単な説明】
【００２３】
【図１】半導体素子の製造過程を示した模式図である。
【図２】半導体素子の製造過程を示した模式図である。
【図３】半導体素子の製造過程を示した模式図である。
【図４】半導体素子の製造過程を示した模式図である。
【図５】半導体素子の製造過程を示した模式図である。
【図６】本実施形態にかかるレジスト除去工程を説明するための模式図である。
【図７】ショットキー電極として用いたモリブデンの一部が、所定のショットキー電極パターン以外の場所に残渣として残っている写真である。
【図８】実施例１のウェハパーティクルカウンタの測定結果を示す図である。
【図９】実施例２のウェハパーティクルカウンタの測定結果を示す図である。
【図１０】実施例３のウェハパーティクルカウンタの測定結果を示す図である。
【図１１】実施例４のウェハパーティクルカウンタの測定結果を示す図である。
【図１２】比較例１のウェハパーティクルカウンタの測定結果を示す図である。
【図１３】比較例２のウェハパーティクルカウンタの測定結果を示す図である。
【発明を実施するための形態】
【００２４】
以下、本実施形態について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、本実施形態の特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。以下の説明において例示される材質、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
【００２５】
本実施形態にかかるレジスト除去方法は、基板上に、レジストを塗布し、露光、現像し、レジストパターンを形成するパターニング工程と、レジストパターンに加熱処理を施す前に、レジストパターンの形状を確認する検査工程と、検査工程により不良と確認された半導体基板のレジストパターンを再露光する再露光工程と、再露光後の半導体基板を現像し、レジストパターンを除去する除去工程と、を有する。
【００２６】
図１〜図５は、半導体素子の製造過程を示した模式図である。図１〜図５では、半導体素子の一例としてショットキーバリアダイオードの製造過程を示している。以下、図１〜図５に基づきショットキーバリアダイオードの製造方法を説明すると共に、本実施形態にかかるレジスト除去方法について説明する。
【００２７】
＜基板準備工程＞
まず図１に示す基板１０を準備する。基板１０は、半導体基板１と、ｎ型エピタキシャル層２と、ｐ型不純物領域３と、裏面オーミック電極４と、ショットキー電極５と、を有する。
【００２８】
ｎ型エピタキシャル層２は半導体基板１の一面に形成され、裏面オーミック電極４は半導体基板１のｎ型エピタキシャル層２と反対側の面に形成されている。以下、半導体基板１のｎ型エピタキシャル層２が形成された面を表面、裏面オーミック電極４が形成された面を裏面と言うことがある。
【００２９】
ｐ型不純物領域３はｎ型エピタキシャル層２の一部に設けられている。ショットキー電極５は、ｎ型エピタキシャル層２及びｐ型不純物領域３上に形成されている。
【００３０】
半導体基板１を構成する材料は特に問わない。例えば半導体基板１には、ＳｉＣ（炭化珪素）の単結晶を用いることができる。炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて絶縁破壊電界が１桁大きく、バンドギャップが３倍大きい。また、炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて熱伝導率が３倍程度高い等の特性を有する。そのため、炭化珪素（ＳｉＣ）を用いた半導体素子は、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。
【００３１】
ｎ型エピタキシャル層２は、例えば化学気相成長装置（ＣＶＤ）により形成できる。半導体基板がＳｉＣ単結晶基板であれば、ｎ型エピタキシャル層は窒素ドープのＳｉＣエピタキシャル層となる。
【００３２】
ｐ型不純物領域３は、イオンビーム等によりｐ型ドーパントを注入することで形成できる。例えば、ｎ型エピタキシャル層２上に酸化膜（ＳｉＯ２）からなる不純物注入用マスク（図視せず）を形成する。このマスクは、ステッパー及びコーターデベロッパーを用いたフォトリソグラフィーにより形成でき、不純物注入を行いたい部分を開口部として残して形成される。開口部に、例えば、ｐ型ドーパントであるアルミニウムイオンを注入することで、ｐ型不純物領域３が形成される。
【００３３】
裏面オーミック電極４は、例えば、スパッタリング法、蒸着法等の手段で形成できる。例えば、Ｎｉ等の金属膜を１００ｎｍ程度成膜する。この際、基板１０の表面側は、保護膜等で保護されていることが好ましい。
【００３４】
そして、裏面オーミック電極４が形成された基板１０を加熱すると、ＳｉＣとＮｉの反応層が形成される。これにより、半導体基板１と裏面オーミック電極４とがオーミックコンタクトする。
【００３５】
ショットキー電極５は、例えば、スパッタリング法、蒸着法等の手段で形成できる。ショットキー電極５には、ＳｉＣとショットキー接合する金属を用いることができる。例えば、モリブデン（Ｍｏ）、チタン（Ｔｉ）等が挙げられる。
【００３６】
＜パターニング工程＞
図２及び図３に示すように、上記の手順で形成された基板１０上に、レジスト６を塗布し、露光、現像し、レジストパターン１６を形成する。
【００３７】
レジスト６を塗布する方法は、特に問わない。例えば、スピンコート、スリットコート等を用いることができる。レジスト６を塗布後には、レジストに含まれる有機溶剤を除去するためにプリベークすることが好ましい。
【００３８】
レジスト６には、ポジレジスト、ネガポジ兼用レジストを用いることができる。ポジレジストは、露光により感光していない部分がパターンとなるレジストである。ネガポジ兼用レジストは、イメージリバーサルレジストとも呼ばれ、露光後加熱することによりネガ型とポジ型の挙動が切り替わるものである。一般に、ネガポジ兼用レジストはネガポジの反転を利用してレジスト端部の形状を逆テーパーにするなどの制御ができ、特にリフトオフ工程等への応用に利点を有する。
【００３９】
ネガポジ兼用レジストとしては、ＡＺ５２１４−Ｅ（Ｃｌａｒｉａｎｔ社製）が知られている。このネガポジ兼用レジストは、耐酸性に優れている。
ショットキー電極５は、モリブデン（Ｍｏ）、チタン（Ｔｉ）等の金属であり、レジストパターン形成後のエッチングには、リン酸・酢酸・硝酸などの酸が用いられる。その為、耐酸性に優れるネガポジ兼用レジストを用いるのが好ましい。
【００４０】
レジスト６にネガポジ兼用レジストをポジ型として機能する露光量で用いる例で説明する。ポジレジストを用いる場合も、マスクＭの開口部と遮光部の関係は同様である。
図２に示すように、マスクＭを介してレジスト６を感光する。図２では、レジストにネガポジ兼用レジストを用い、ネガポジ兼用レジストがポジ型として機能する露光量を照射した場合を示す。ネガポジ兼用レジストがポジ型として機能することで、感光した部分が現像液に対して溶解性が増大する。そして、レジスト６が形成された基板１０を現像液に浸すことで、感光した部分が溶解し、レジストパターン１６が形成される。
【００４１】
＜検査工程＞
検査工程では、レジストパターン１６の形状を確認する。レジストパターン１６が所望の形状になっていないと、所望のショットキー電極パターン１５（図４参照）を得ることができない。
【００４２】
検査工程は、レジストパターン１６を加熱処理（ポストベーク）する前に行う。通常、レジストパターン１６を形成した後に、ポストベーク工程が行われる。ポストベークは、レジストパターン１６と基板１０の密着性を高め、耐食性が向上させるために必要な工程である。そのため、通常であれば、ポストベークもパターニング工程の一工程と捉えられ、ポストベークの前に検査工程を行うことは想定されない。
【００４３】
しかしながら、本実施形態では、レジストパターン１６を加熱処理する前に、レジストパターンの形状を検査する。ポストベークを行うと、リワークの際にレジストを充分に除去しきれない場合が発生することを見出したためである。検査工程では、不良のレジストパターン１６’（図６参照）と正常なレジストパターン１６とを区別する。
【００４４】
（検査工程で合格と判断された場合）
＜エッチング工程＞
まず、正常なレジストパターン１６が形成され、検査工程に合格した場合について説明する。正常なレジストパターン１６が形成された場合は、レジストパターン１６をマスクとしてショットキー電極５の一部をエッチングして、図４に示すショットキー電極パターン１５を得る。エッチングには、ショットキー電極５を溶解できる液を用いる。
【００４５】
＜レジスト除去工程＞
最後に、ショットキー電極パターン１５上に残ったレジストパターン１６を除去する。レジストパターン１６は、アセトンやＩＰＡ等の有機溶剤で除去することができる。レジストパターン１６を除去することで、ショットキーバリアダイオード２０が得られる。
【００４６】
（検査工程で不良と判断された場合）
＜再露光工程＞
図６は、本実施形態にかかるレジスト除去工程を説明するための模式図である。図６では、レジストパターン１６’が、ｐ型不純物領域３の両方に架かっていない。そのため、検査工程では、不良と判断される。
【００４７】
そこで、不良と判断されたレジストパターン１６’を再露光する。再露光は、基板１０の全面を露光することが好ましい。レジストパターン１６’が形成された部分のみを再露光してもよいが、全面露光した方が簡便である。
【００４８】
再露光工程における再露光の単位面積当たりの総エネルギー量（露光量）は、パターニング工程における露光の単位面積当たりの総エネルギー量（露光量）以上となる。ここで、単位面積当たりの総エネルギー量（露光量：ｍＪ／ｃｍ２）とは、単位面積当たりの照度（ｍＷ／ｃｍ２）に照射時間（ｓｅｃ）をかけたものを意味する。
【００４９】
再露光工程における再露光の単位面積当たりの照度と、パターニング工程における露光の単位面積当たりの照度は等しいことが好ましい。照度が等しければ、パターニング工程と再露光工程で同一の光源を用いることができる。すなわち、工程ごとに光源の光量を調整する必要が無く、光源の安定性を高めることができる。光源が安定化するには時間が必要であり、リワーク工程の短縮に繋がる。また不安定な状態で光を照射し、予定していた露光量を確保できなくなることも避けられる。露光装置を分けて、別の装置を用意することも必要無い。
【００５０】
本実施形態ではポストベーク処理を行う前に所望のレジストパターンに対して再露光工程における露光を行っている。そのため、再露光工程における再露光の単位面積当たりの照度と、パターニング工程における露光の単位面積当たりの照度が等しい場合でも、レジストパターンを十分に除去できる。たとえば特許文献２の方法では、除去するレジスト膜を全面露光する光強度（ＵＶ露光ドーズ）を、レジストパターン形成時露光の光強度より強くすることが必要であった。
【００５１】
また、レジストパターン１６’がネガポジ兼用レジストで形成されている場合でも、露光工程においてネガポジ兼用レジストがポジ型として機能する露光量を照射した場合には、再露光工程における再露光の単位面積当たりの照度と、パターニング工程における露光の単位面積当たりの照度が等しい場合でも、レジストパターンを十分に除去できる。
【００５２】
ここで、パターニング工程と再露光工程の照度を一定にした場合、再露光工程における露光時間は、パターニング工程における露光時間より長くすることが好ましい。露光時間を長くすることで、照度が一定でも、再露光工程の露光量をパターニング工程の露光量以上にできる。
【００５３】
本実施形態ではポストベーク処理を行う前に所望のレジストパターンに対して再露光工程における露光を行っている。そのため、再露光工程における露光時間は、パターニング工程における露光時間に対して、極端に長くする必要はない。再露光工程における露光時間がパターニング工程における露光時間に対して、１倍以上で効果を有する。再露光工程における露光時間は、パターニング工程における露光時間の２倍以上４倍以下が好ましい。
【００５４】
例えば、ネガポジ兼用レジストとしてＡＺ５２１４Ｅ（Ｃｌａｒｉａｎｔ社製）を用いた場合は、パターニング工程では露光照度５００ｍＷ／ｃｍ２で１１０ｍｓｅｃ露光し、再露光工程では露光照度５００ｍＷ／ｃｍ２で１１０ｍｓｅｃ以上露光することが好ましく、２００ｍｓｅｃ以上露光することがより好ましい。
【００５５】
＜除去工程＞
除去工程では、再露光工程で感光したレジストパターン１６’を除去する。レジストパターン１６’の除去は、デベロッパーを用いた現像処理によって行われる。
【００５６】
この際、除去工程においてレジストパターン１６’を除去するために行う現像条件と、パターニング工程における現像条件とは、同一であることが好ましい。ここで、現像条件とは、現像液の種類、現像時間、現像液の温度、現像液の濃度等の諸条件を意味する。現像条件を一定とすることで、パターニング工程と除去工程の装置を兼用できる。
【００５７】
検査工程で不良と判断され、除去工程に至るまでには、加熱処理（ポストベーク）は行われない。そのため、除去工程では、レジストパターン１６’を簡便かつ十分に除去できる。
【００５８】
レジストパターン１６’が除去されると、図１の基板１０に戻る。すなわち、基板１０からショットキーバリアダイオード２０を作製する工程を再度行うことができる。このような手順で、リワーク後の基板１０を用いてショットキーバリアダイオード２０を得ることができる。
【００５９】
上述のように、本実施形態にかかるレジスト除去方法によれば、ポストベークする前に不良のレジストパターンを判断するため、除去工程において不良のレジストパターンを簡便かつ十分に除去できる。
【００６０】
またレジストを残渣なく除去することで、リワークされた基板を用いた場合でも、高品質な半導体素子を製造することができる。
【００６１】
以上、本発明の一態様に係るＳｉＣ単結晶接合体について図面を参照して説明したが、本発明の要旨を逸脱しない限りにおいて、上記の構成に種々の変更を加えることができる。
【００６２】
例えば、半導体素子は、上述のショットキーバリアダイオードに限られない。その他の半導体素子を形成する場合に用いてもよい。そのため、基板は、必ずしも半導体基板上に金属膜が形成されたものに限られない。例えば、半導体基板上に直接半導体素子を加工する場合、半導体基板上に酸化膜を形成し、その上に半導体素子を加工する場合にも用いることができる。
【００６３】
またポストベークを行わなければ、エッチング処理後（図４の後）に、検査工程を行ってもよい。この場合、レジストパターンと共に、ショットキー電極パターンも除去する。
【００６４】
レジストパターンが充分に除去されていないと、ショットキー電極パターンの一部が金属残渣として残る場合がある。図７は、ショットキー電極として用いたモリブデンの一部が、所定のショットキー電極パターン１５以外の場所に残渣Ｒとして残っている写真である。
【００６５】
本実施形態にかかるレジスト除去方法によれば、レジストが充分に除去されるため、金属の残渣Ｒが残ることが避けられる。そのため、ｎ型エピタキシャル層２及びｐ型不純物領域３が均一に露出する。この露出面に、ショットキー電極５を成膜することで、図１に示す基板１０に戻ることができる。
【実施例】
【００６６】
（実施例１）
平坦なＳｉＣ基板上に、ネガポジ兼用レジストとしてＡＺ５２１４Ｅ（Ｃｌａｒｉａｎｔ社製）を１．８μｍ形成した。そして、ニコン社製のステッパーｉ−１２を用いて、５００ｍＷ／ｃｍ２の照度で、１１０ｍｓｅｃ露光した。当該露光強度では、ネガポジ兼用レジストは、ポジ型の挙動を示す。
【００６７】
露光後のレジストを含めた基板を、約２３℃のＡＺ３００ＭＩＦ現像液（ＡＺエレクトロニックマテリアルズマニュファクチャリング株式会社製：２．３８％ＴＭＡＨ水溶液）に９０秒間浸漬した。浸漬により所定のレジストパターンが現像された。レジストの塗工及び現像には、セミコンダクターソリューション社製のコーターデベロッパーＳＫ−６０ＢＷ−ＡＶＰ  ＳＣＲＥＥＮを用いた。
【００６８】
得られた所定のレジストパターンが不良のレジストパターンであるとして、ポストベーク処理を行わずにレジスト除去を行った。
【００６９】
レジスト除去は以下の手順で行った。まず、レジストパターンを５００ｍＷ／ｃｍ２の照度で、１１０ｍｓｅｃ露光した。この際、露光はブランクマスクで全面露光とし、露光の装置は上記のレジストパターンの形成に用いたものと同様のものを用いた。
【００７０】
その後、レジストパターンと同様の現像液に、９０秒間浸漬し、レジストパターンを除去した。レジストパターン除去後の基板表面をＴＯＰＣＯＮ社製のウェハパーティクルカウンタを用いて評価した。
【００７１】
図８は、実施例１のウェハパーティクルカウンタの測定結果を示す図である。実施例１でカウントされたパーティクルは、０．２１μｍ以下が２２個、０．７μｍ〜１．０μｍが６個、１μｍ〜３μｍが２個であった。カウントされたパーティクルの総数は、３０個だった。
【００７２】
（実施例２）
実施例２では、レジスト除去の際の露光時間を２００ｍｓｅｃにした点のみが実施例１と異なる。図９は、実施例２のウェハパーティクルカウンタの測定結果を示す図である。実施例２でカウントされたパーティクルは、０．２１μｍ以下が２０個、０．５μｍ〜０．７μｍが１個、０．７μｍ〜１．０μｍが４個、１μｍ〜３μｍが２個であった。カウントされたパーティクルの総数は、２７個だった。
【００７３】
（実施例３）
実施例３では、レジスト除去の際の露光時間を３００ｍｓｅｃにした点のみが実施例１と異なる。図１０は、実施例３のウェハパーティクルカウンタの測定結果を示す図である。実施例３でカウントされたパーティクルは、０．２１μｍ以下が４１個、０．３μｍ〜０．５μｍが３個、０．７μｍ〜１．０μｍが２個であった。カウントされたパーティクルの総数は、４６個だった。
【００７４】
（実施例４）
実施例４では、レジスト除去の際の露光時間を４００ｍｓｅｃにした点のみが実施例１と異なる。図１１は、実施例４のウェハパーティクルカウンタの測定結果を示す図である。実施例４でカウントされたパーティクルは、０．２１μｍ以下が７個、５．０μｍ〜７．７μｍが１個であった。カウントされたパーティクルの総数は、８個だった。
【００７５】
（比較例１）
比較例１では、レジスト除去の前に、１００℃で１分間ポストベークを行った点が実施例１と異なる。図１２は、比較例１のウェハパーティクルカウンタの測定結果を示す図である。比較例１でカウントされたパーティクルは、０．２１μｍ以下が１５２９個、０．２１μｍ〜０．３μｍが１５４３個、０．３μｍ〜０．５μｍが３９３個、０．５μｍ〜０．７μｍが７９個、０．７μｍ〜１．０μｍが１９６個、１μｍ〜３μｍが８個、３μｍ〜５μｍが１個、５μｍ〜７．７μｍが１５個であった。カウントされたパーティクルの総数は、３７６４個だった。
【００７６】
（比較例２）
比較例２では、レジスト除去の際の露光時間を２００ｍｓｅｃにした点のみが比較例１と異なる。図１３は、比較例２のウェハパーティクルカウンタの測定結果を示す図である。比較例２でカウントされたパーティクルは、０．２１μｍ以下が９個、０．５μｍ〜０．７μｍが２個、０．７μｍ〜１．０μｍが１４８個、１μｍ〜３μｍが５個、３μｍ〜５μｍが５個、５μｍ〜７．７μｍが１３個であった。カウントされたパーティクルの総数は、１８２個だった。
【００７７】
図８〜図１１に示すように、ポストベークを行わなかったものは、パーティクルカウンタで観測されたパーティクルの量が少なく、レジストが充分除去されていることが分かる。
【００７８】
これに対し、図１２に示すように、比較例１はパーティクルが多数あり、レジストが十分除去されていない。また図１３に示すように、比較例２では、パーティクルが格子状に確認されている。これは、残存したレジストが、もとのレジストパターンの名残を残しているためである。
【００７９】
実施例１と比較例２を比べると、実施例１は、再露光工程における再露光の単位面積当たりの照度と、パターニング工程における露光の単位面積当たりの照度と、が等しく、露光時間が同じ場合でも、レジストパターンを充分除去できている。また、実施例２〜４では、再露光工程における再露光の単位面積当たりの照度と、パターニング工程における露光の単位面積当たりの照度と、が等しく、再露光工程における露光時間がパターニング工程における露光時間より長い場合でも、レジストパターンを充分除去できている。また再露光工程における露光時間が２倍以上であれば、レジストパターンをさらに除去できる。
【符号の説明】
【００８０】
１…半導体基板、２…ｎ型エピタキシャル層、３…ｐ型不純物領域、４…裏面オーミック電極、５…ショットキー電極、６…レジスト、１０…基板、１５…ショットキー電極パターン、１６，１６’…レジストパターン、２０…ショットキーバリアダイオード、Ｍ…マスク、Ｒ…残渣
【図１】
2018060942.tif 000003
【図２】
2018060942.tif 000004
【図３】
2018060942.tif 000005
【図４】
2018060942.tif 000006
【図５】
2018060942.tif 000007
【図６】
2018060942.tif 000008
【図７】
2018060942.tif 000009
【図８】
2018060942.tif 000010
【図９】
2018060942.tif 000011
【図１０】
2018060942.tif 000012
【図１１】
2018060942.tif 000013
【図１２】
2018060942.tif 000014
【図１３】
2018060942.tif 000015