(57)【要約】      （修正有）【課題】簡素な構成でありながら、良好に直流電圧重畳時の特性を近似することができ、実用性，作業性の向上を図る。【解決手段】直流電圧が信号に重畳印加されたときのコンデンサ等価回路モデルは、直流電圧無印加時の等価回路を基準とし、その容量性を表現する部分を、重畳印加された直流電圧に応じて信号を調節する電圧制御電流源もしくは電圧源に置換する。電圧制御電流源ないし電圧源は、直流電圧重畳印加によるコンデンサの特性変化分に相当する信号変化を表現する電流又は電圧の近似式によって記述され、直流電圧重畳印加により等価回路中の容量性を表現する素子は、あたかも可変素子のように振舞う。この近似式は、シミュレータ上計算負荷がかからず、発散などが生じない。【選択図】図１
2018060516.tif 000002
【特許請求の範囲】
【請求項１】
信号に直流電圧が重畳して印加されることがあるコンデンサの等価回路の構築方法であって、
直流電圧が無印加で、信号のみが印加されている状態において、前記等価回路に含まれる各回路素子の値を実測から求めて基準等価回路を得るステップと、
前記基準等価回路に含まれている回路素子であって、直流電圧の重畳により値が変化する回路素子を、電圧制御電流源又は電圧制御電圧源で置換するステップと、
置換した回路素子に信号のみが印加されている状態を表現する閉回路を付加するステップと、
該閉回路によって回路素子に生ずる電流又は電圧を係数倍した値の電流又は電圧を、前記電圧制御電流源又は電圧制御電圧源から出力するステップと、
を含むことを特徴とするコンデンサの等価回路の構築方法。
【請求項２】
前記信号に直流電圧を重畳印加した状態において実測した回路素子の周波数特性と、前記信号のみが印加されている状態において実測した回路素子の周波数特性とを比較し、直流電圧重畳による前記回路素子の値の変化を求めるステップと、
前記ステップで求めた直流電圧重畳による前記回路素子の値の変化に基づいて、前記電圧制御電流源又は電圧制御電圧源における電流又は電圧の値の係数倍の出力を行うステップと、
を含むことを特徴とする請求項１記載のコンデンサの等価回路の構築方法。
【請求項３】
前記閉回路において、前記電圧制御電流源又は電圧制御電圧源で置換された回路素子と直列に、電圧源又は電流源が接続されており、
これら電圧源又は電流源によって前記閉回路に印加される電圧又は電流に基づいて、前記電圧制御電流源又は電圧制御電圧源の出力を制御することを特徴とする請求項１又は２記載のコンデンサの等価回路の構築方法。
【請求項４】
前記基準等価回路に含まれている回路素子が複数あるときに、各回路素子を置換した電圧制御電流源又は電圧制御電圧源、あるいは閉回路を、複数の回路素子に対して共通にまとめたことを特徴とする請求項１〜３のいずれか一項に記載のコンデンサの等価回路の構築方法。
【請求項５】
前記コンデンサが、積層セラミックコンデンサであることを特徴とする請求項１〜４のいずれか一項に記載のコンデンサの等価回路の構築方法。
【請求項６】
請求項１〜５のいずれか一項に記載の構築方法で構築したコンデンサの等価回路を利用して、該等価回路のコンデンサを含む電子回路の特性を得ることを特徴とするコンデンサの等価回路のシミュレーション方法。
【請求項７】
請求項１〜６のいずれか一項に記載の構築方法で構築したコンデンサの等価回路を、シミュレーション対象の回路に含まれるコンデンサの代わりに接続して、シミュレーション対象の回路の特性を演算することを特徴とするコンデンサの等価回路のシミュレーション装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサの等価回路の構築方法，シミュレーション方法及びその装置に関し、特に、直流電圧（直流バイアス電圧）が信号電圧に重畳印加される場合に好適なコンデンサの等価回路の構築方法，シミュレーション方法及びその装置に関するものである。
【背景技術】
【０００２】
一般的にコンデンサは、その材料や構造に起因する周波数特性をもち、理想的な容量素子の特性からずれる。そのため、シミュレータなどでコンデンサの特性を精度良く計算する際には、実測したコンデンサの周波数特性に合わせこんだ等価回路モデルが必要とされ、各コンデンサベンダから提供されている。
【０００３】
しかし近年、特に積層セラミックコンデンサにおいて、直流電圧重畳時の特性を表現するモデルが必要とされるようになり、直流電圧のない信号のみに対する周波数特性のみを実測に合わせこんだシミュレーションモデルでは対応できなくなってきている。
【０００４】
このような不具合を改善するものとして、例えば、下記特許文献１に開示されている「コンデンサの回路シミュレーションモデル及びその構築方法，回路シミュレーション方法及び回路シミュレータ」があり、電圧制御電流源を用い、直流電圧がコンデンサに印加されたときは、自動的に印加直流電圧に応じた特性に相当する電流を流す等価回路モデルを提示している。これにより、実測時における直流電圧重畳時の特性を高精度に再現できる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開2012-150579公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した背景技術では、同公報図１にあるように、回路構成に微分演算を行うエレメントが含まれ、更にそれが同公報図６のように多数にわたって展開されているため、実際の計算の際には発散などの不具合が生ずる可能性がある。また、ＤＣ重畳特性の近似式が多項式近似であることも、発散の不具合を起こす原因となりうる。更に、複雑な計算式が多数存在するため、実際に使用する演算ソフトウェアなどへの計算負荷が大きくなり、結果的に演算に時間を要するようになる。
【０００７】
加えて、等価回路モデルの構成が複雑であるため、１個のコンデンサのシミュレーションモデルを構築するために膨大な工数と時間がかかり、技術的に熟知していないとシミュレーションモデルを構築することができず、技術者の確保が困難といった不都合もある。
【０００８】
本発明は、以上のような点に着目したもので、等価回路モデルの複雑さに起因する様々な実用性の問題を解決し、簡素な構成でありながら、良好に直流電圧重畳特性を近似することができる、実用性，作業性に優れたコンデンサ等価回路の構築方法及びシミュレーション方法及びその装置を提供することを、その目的とする。
【課題を解決するための手段】
【０００９】
本発明のコンデンサの等価回路の構築方法は、信号に直流電圧が重畳して印加されることがあるコンデンサの等価回路の構築方法であって、直流電圧が無印加で、信号のみが印加されている状態において、前記等価回路に含まれる各回路素子の値を実測から求めて基準等価回路を得るステップと、前記基準等価回路に含まれている回路素子であって、直流電圧の重畳により値が変化する回路素子を、電圧制御電流源又は電圧制御電圧源で置換するステップと、置換した回路素子に信号のみが印加されている状態を表現する閉回路を付加するステップと、該閉回路によって回路素子に生ずる電流又は電圧を係数倍した値の電流又は電圧を、前記電圧制御電流源又は電圧制御電圧源から出力するステップと、を含むことを特徴とする。
【００１０】
主要な形態の一つは、前記信号に直流電圧を重畳印加した状態において実測した回路素子の周波数特性と、前記信号のみが印加されている状態において実測した回路素子の周波数特性とを比較し、直流電圧重畳による前記回路素子の値の変化を求めるステップと、前記ステップで求めた直流電圧重畳による前記回路素子の値の変化に基づいて、前記電圧制御電流源又は電圧制御電圧源における電圧又は電流の値の係数倍の出力を行うステップと、を含むことを特徴とする。
【００１１】
他の形態の一つは、前記閉回路において、前記電圧制御電流源又は電圧制御電圧源で置換された回路素子と直列に、電圧源又は電流源が接続されており、これら電圧源又は電流源によって前記閉回路に印加される電圧又は電流に基づいて、前記電圧制御電流源又は電圧制御電圧源の出力を制御することを特徴とする。あるいは、前記基準等価回路に含まれている回路素子が複数あるときに、各回路素子を置換した電圧制御電流源又は電圧制御電圧源、あるいは閉回路を、複数の回路素子に対して共通にまとめたことを特徴とする。更には、前記コンデンサが、積層セラミックコンデンサであることを特徴とする。
【００１２】
本発明のシミュレーション方法は、前記いずれかの構築方法で構築したコンデンサの等価回路を利用して、該等価回路のコンデンサを含む電子回路の特性を得ることを特徴とする。
【００１３】
本発明のシミュレーション装置は、前記いずれかの構築方法で構築したコンデンサの等価回路を、シミュレーション対象の回路に含まれるコンデンサの代わりに接続して、シミュレーション対象の回路の特性を演算することを特徴とする。本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明瞭になろう。
【発明の効果】
【００１４】
本発明によれば、直流電圧無印加時の等価回路を基準とし、該等価回路に含まれる回路素子に対して、直流電圧重畳による特性変化を示す回路を付加することとしたので、シミュレーション時の計算負荷が軽減されるとともに、発散などによる計算上の不具合も低減される。また、直流電圧重畳時の受動部品の特性変化を比較的簡素で、かつ高精度に表現できる。
【図面の簡単な説明】
【００１５】
【図１】容量素子に対する実施例１の基本的な考え方を示す説明図である。
【図２】抵抗素子に対する実施例１の基本的な考え方を示す説明図である。
【図３】容量素子に対する実施例１の他の考え方を示す説明図である。
【図４】直流電圧無印加時の等価回路の一例を示す回路図である。
【図５】直流電圧無印加時と重畳時の周波数特性を示すグラフである。
【図６】重畳する直流電圧を変化させたときの等価回路素子の下限容量値及び容量変化率の変化を示すグラフである。
【図７】前記図４の等価回路部に対して前記図１及び図２の等価回路を適用したときの回路構成を示す回路図である。
【図８】前記図４の基準等価回路に対して前記図１及び図２の等価回路を適用したときの全体の回路構成を示す回路図である。
【図９】本発明の実施例２の基本的な考え方を示す説明図である。
【図１０】実施例２において等価回路に接続される複数の電圧制御電圧源をまとめる方法を示す説明図である。
【図１１】実施例２における直流電圧の重畳印加時の等価回路を示す回路図である。
【図１２】本発明のシミュレーション装置の実施例を示すブロック図である。
【発明を実施するための形態】
【００１６】
以下、本発明を実施するための最良の形態を、実施例に基づいて詳細に説明する。
【実施例１】
【００１７】
最初に、図１を参照しながら、本発明の実施例１について説明する。図１(A)に示すように、容量Ｃの容量素子Ｃ10の端子間に信号電圧Ｖacが印加されると、数１式で示す信号電流Ｉacが流れる。
【数１】
2018060516.tif 000003
【００１８】
一方、同図(B)のように、同図(A)の容量素子Ｃ10を電圧制御電流源Ｅ10に置き換え、信号電圧Ｖacを電圧源Ｅ12にコピーする。電圧源Ｅ12に、容量素子Ｃ10と電流モニタ用のモニタ電圧源Ｖmを直列に接続し、閉回路を形成する。モニタ電圧源Ｖmは、この閉回路の電流特性に影響しないので、この閉回路は同図(A)に示した回路と等価であり、容量素子Ｃ10には数２式で示す信号電流Ｉacが流れる。
【数２】
2018060516.tif 000004
【００１９】
この信号電流Ｉacは、モニタ電圧源Ｖmによりモニタされて電圧制御電流源Ｅ10にフィードバックされ、電圧制御電流源Ｅ10は信号電流Ｉacに係数Ｃ*を乗じて出力する。以上のような操作を行うことで、端子間に流れる電流Ｉ（Ｅ10）は、数３式で示すようになる。この数３式から明らかなように、図１(B)の等価回路は、容量素子Ｃ10の容量ＣをＣ＊倍した容量素子を接続した回路と等価になる。このように、電圧制御電流源Ｅ10を利用することで、直流電圧重畳時の特性を表すことができる。
【数３】
2018060516.tif 000005
【００２０】
容量素子の場合と同様に、抵抗素子に対してもほぼ同じ手順で抵抗をＲ*倍した等価回路を得ることができる。すなわち、図２(A)に示すように、抵抗値Ｒの抵抗素子Ｒ10の端子間に信号電圧Ｖacが印加されると、数４式で示す信号電流Ｉacが流れる。
【数４】
2018060516.tif 000006
【００２１】
一方、同図(B)のように、同図(A)の抵抗素子Ｒ10を電圧制御電流源Ｅ10に置き換え、信号電圧Ｖacを電圧源Ｅ12にコピーする。電圧源Ｅ12には、抵抗素子Ｒ10と電流モニタ用のモニタ電圧源Ｖmを直列に接続し、閉回路を形成する。モニタ電圧源Ｖmは、この閉回路の電流特性に影響しないので、この閉回路は同図(A)に示した回路と等価であり、抵抗素子Ｒ10には数５式で示す信号電流Ｉacが流れる。
【数５】
2018060516.tif 000007
【００２２】
この信号電流Ｉacは、モニタ電圧源Ｖmによりモニタされて電圧制御電流源Ｅ10にフィードバックされ、電圧制御電流源Ｅ10は信号電流Ｉacに係数Ｒ*を乗じて（「除して」）出力する。以上のような操作を行うことで、端子間に流れる電流Ｉ（Ｅ10）は、数６式で示すようになる。この数６式から明らかなように、図２(B)の等価回路は、抵抗素子Ｒ10の抵抗値ＲをＲ＊倍（電流は１/Ｒ＊倍）した抵抗素子を接続した回路と等価になる。
【数６】
2018060516.tif 000008
【００２３】
更に、電圧制御電圧源で容量素子Ｃ10の容量をＣ*倍した等価回路を構成することも可能である。図３(A)に示すように、容量Ｃの容量素子Ｃ10の端子間の信号電圧Ｖacは、信号電流Ｉacに対して、数７式で示すようになる。
【数７】
2018060516.tif 000009
【００２４】
一方、同図(B)に示すように、同図(A)の容量素子Ｃ10を電圧制御電圧源Ｅ20に置き換えるとともに、モニタ電源Ｖmを直列に接続する。このモニタ電源Ｖmでモニタした信号電流Ｉacを、電流源Ｅ22にコピーする。電流源Ｅ22には容量素子Ｃ10を直列に接続し、閉回路を形成する。この閉回路は、同図(A)に示した回路と等価であり、容量素子Ｃ10には数８式で示す信号電流Ｉacが流れる。
【数８】
2018060516.tif 000010
【００２５】
そして、容量素子Ｃ10に印加される信号電圧Ｖacを電圧制御電圧源Ｅ20にフィードバックするとともに、電圧制御電圧源Ｅ20でフィードバックした電圧を１／Ｃ＊倍して出力すると、電流源Ｅ22の端子間電圧をＶ(3,4)としたとき、モニタ電圧源Ｖmは影響しないので、数９式で示す端子間電圧Ｖ(1,2)が得られ、結果的に容量素子Ｃ10の容量ＣをＣ*倍した等価回路が得られる。
【数９】
2018060516.tif 000011
【００２６】
抵抗素子の場合も同様の手順で、電圧制御電圧源の出力をＲ*倍すると、抵抗素子の抵抗値をＲ*倍した等価回路が得られる。
【００２７】
このような関係を利用して、直流電圧Ｖdc無印加時（無重畳時）の信号電圧Ｖacのみが印加される等価回路（以下「基準等価回路」という）の容量素子，抵抗素子の直流電圧Ｖdc重畳による容量変化率，抵抗変化率を予め実測により調べておき、各素子に対して、上述したように電圧制御電流源（図３では電圧制御電圧源）を直列接続することで、前記基準等価回路で表されるコンデンサの直流電圧重畳特性を表現できる。すなわち、
ａ，前記基準等価回路に含まれている容量素子や抵抗素子の回路定数を予め実測により求めておく。
ｂ，次に、信号電圧Ｖacに直流電圧Ｖdcを重畳して印加した状態における前記容量素子や抵抗素子の値を実測により求める。
ｃ，前記ａの直流電圧Ｖdc＝０のときの各素子の値と、前記ｂの直流電圧重畳印加時（Ｖac＋Ｖdc）の各素子の値から、直流電圧重畳による容量変化率，抵抗変化率を求める。
ｄ，求めた各変化率から、前記数３式，数６式により電流Ｉ（Ｅ10）を求める。
ｅ，求めた電流Ｉ（Ｅ10）の電圧制御電流源Ｅ10（図３では電圧制御電圧源Ｅ20）を、前記基準等価回路における容量素子や抵抗素子の代わりに接続することで、直流電圧Ｖdcを信号電圧Ｖacに重畳して印加したときの等価回路を得ることができる。
【００２８】
図４(A)には、直流電圧Ｖdcが印加されない基準等価回路の一例が示されている。この基準等価回路は、特開2013-228997号公報の図１７として公知のものである。同図において、キャパシタンスＣm，Ｃ1〜Ｃ3が直列に接続されており、キャパシタンスＣ1〜Ｃ3には、レジスタンスＲＣ1〜ＲＣ3がそれぞれ並列に接続されている。また、これらの回路の全体に対して並列にキャパシタンスＣ0が並列に接続されている。以上の等価回路部ＱＡが容量性の部分であり、これに含まれる各素子に、直流電圧重畳による変化率を反映した電圧制御電流源を直列に接続することで、直流電圧重畳特性の等価回路とすることができる。
【００２９】
等価回路部ＱＡには、更にレジスタンスＲ0が並列に、インダクタンスＬ0が直列に接続されている。また、インダクタンスＬmと、インダクタンスＬ1〜Ｌ3とレジスタンスＲＬ1〜ＲＬ3をそれぞれ直列に接続した３つの直列回路が、更に並列に接続されており、これが、前記インダクタンスＬ0と直列に接続されている。また、レジスタンスＲdcも直列に接続されている。そして、以上の回路に対して、キャパシタンスＣtとレジスタンスＲtの直列回路が、並列に接続されている。
【００３０】
ここで、上述した等価回路部ＱＡには、回路素子が８個存在し、各素子の直流電圧重畳時における容量変化率や抵抗変化率をすべて調べてもよいが、必ずしも作業効率がよいとはいえない。そこで、本実施例では、積層セラミックコンデンサのいくつかのサンプルにおける周波数特性を利用することとする。
【００３１】
図５には、代表的な材料を使用した積層セラミックコンデンササンプルにおける小振幅信号印加時の周波数特性が示されている。例えば、出願人製の２２μＦ積層セラミックコンデンサの数種類のサンプルを用いて、小振幅信号印加時の周波数特性を実測する。同図(A)は直流電圧無印加時の特性を示し、同図(B)は直流電圧重畳時の特性を示す。グラフの横軸は周波数（対数）を示し、縦軸は容量を示す。
【００３２】
これらの実線のグラフＧＦa，ＧＦbに示すように、コンデンサ容量は、周波数の対数に対して直線的に減少し、最終的にある容量値を下限値として、その値に収束することが分かった。鎖線のグラフＧＬa，ＧＬbは、容量の減少を示す直線であり、下限値がＧＰa，ＧＰbである。これらのグラフを比較すれば明らかなように、グラフＧＬa，ＧＬbの傾き及び下限値ＧＰa，ＧＰbが、直流電圧Ｖdcの無印加時と重畳時とで変化することが分かる。このように、積層セラミックコンデンサの直流電圧重畳の有無による容量の周波数特性の変化は、グラフＧＬa，ＧＬbの傾きで示される容量変化率ΔＧＬa，ΔＧＬbと下限容量値ＧＰa，ＧＰbの２つのパラメータの変化で特徴付けられる。
【００３３】
してみると、直流電圧Ｖdcを重畳印加した等価回路についても、前記容量変化率ΔＧＬa，ΔＧＬbと下限容量値ＧＰa，ＧＰbに対応する素子構成部分があればよいことになり、図４(A)に示した等価回路部ＱＡに含まれる８個の回路素子のそれぞれについて直流電圧重畳による容量ないし抵抗の変化率を調べなくてもよい。実際、直流電圧無印加時の積層セラミックコンデンサの容量周波数特性を基準等価回路で合わせ込み、そのときの回路定数を基準とし、次に、直流電圧重畳印加時に、図４(B)に示す等価回路部ＱＡ1，ＱＡ2において印加電圧に応じた共通の変化率を各素子の定数にそれぞれかけると、直流電圧重畳印加時の等価回路定数を定めることができる。
【００３４】
図５(C)には、その様子が示されている。同図中、実線のグラフＧＦＡは、出願人製の２２μＦ積層セラミックコンデンサの直流電圧無印加時の実測した容量周波数特性を示し、実線のグラフＧＦＢは、同コンデンサの直流電圧重畳時の実測した容量周波数特性を示す。重畳した直流電圧Ｖdcは１[V]である。これらのグラフに示すように、直流電圧Ｖdcの重畳によって、容量変化率と下限容量値が減少し、グラフＧＦＡがグラフＧＦＢになる。
【００３５】
一方、点線のグラフＧＳＡは、前記直流電圧無印加時の実測した容量周波数特性を、図４に示した基準等価回路で合わせ込んだものである。各回路素子の具体的な数値例を示すと、以下のようになる。
Ｃm＝1.5718uF
Ｃ1＝1uF
Ｃ2＝0.52638uF
Ｃ3＝0.001uF
ＲＣ1＝36.345Ω
ＲＣ2＝7.9335Ω
ＲＣ3＝6.5488Ω
【００３６】
このような直流電圧無印加時の回路定数に対して、前記等価回路部ＱＡ１のキャパシタンスＣ0の容量値を約0.698倍、等価回路部ＱＡ２のキャパシタンスＣm，Ｃ1〜Ｃ3の容量値を約0.48倍、レジスタンスＲＣ1〜ＲＣ3の抵抗値を約1/0.48倍としたときの等価回路から得られる容量周波数特性を示すと、点線のグラフＧＳＢのようになる。これを実測値のグラフＧＦＢと比較すると、非常によく一致していることが分かる。また、等価回路部ＱＡ１のキャパシタンスＣ0の容量値を変化させると、概ねグラフＧＳＢの下限容量値（前記ＧＰa，ＧＰbに対応）が変化し、等価回路部ＱＡ２のキャパシタンスＣm，Ｃ1〜Ｃ3の容量値や、レジスタンスＲＣ1〜ＲＣ3の抵抗値を変化させると、概ねグラフＧＳＢの容量変化率（前記グラフＧＬa，ＧＬbの傾きに対応）が変化する。このように、図４の基準等価回路の等価回路部ＱＡ１の特性が下限容量値にほぼ相当し、等価回路部ＱＡ２の特性が容量変化率にほぼ相当する。
【００３７】
上述した図５は、重畳した直流電圧Ｖdcが１[V]の場合であるが、同じような処理を、直流電圧Ｖdcの値を変えて繰り返し行うと、直流電圧Ｖdcと、等価回路部ＱＡ１，ＱＡ２に含まれる各素子の各回路定数の変化率との関係を求めることができる。図６(A)には、直流電圧Ｖdcに対する下限容量値の実測値を合わせこんだ計算値が丸印で示されており、同図(B)には、直流電圧Ｖdcに対する容量変化率の実測値を合わせこんだ計算値が丸印で示されている。同図(A)は、等価回路部ＱＡ１のキャパシタンスＣ0の変化率（直流電圧無印加時の値に対する変化割合）に相当し、同図(B)は、等価回路部ＱＡ２のキャパシタンスＣm，Ｃ1〜Ｃ3の容量値の変化率（直流電圧無印加時の値に対する変化割合）、ならびにレジスタンスＲＣ1〜ＲＣ3の抵抗値の変化率の逆数に相当する。
【００３８】
図６の実測値のグラフを数式で示すと、次の数１０式のようになる。式中、Ｖpk，ζk，αk，βkはフィッティング係数である。
【数１０】
2018060516.tif 000012
【００３９】
この数１０式を見ると、関数は直流電圧Ｖdcに対して偶関数で逆電圧に対して対称であり、かつ、べき級数のような発散の心配がない。このため、シミュレータ上での計算結果の矛盾や、計算時の負荷が生じにくい。このように、直流電圧重畳印加による回路定数の変化率を前記数１０式を使用して記述した電圧制御電流源を、等価回路部ＱＡ１，ＱＡ２の各素子に直列に接続することで、直流電圧Ｖdcの重畳によって生ずる容量変化率や抵抗変化率を表すことができる。
【００４０】
次に、上述した図４に示した等価回路部ＱＡに対して図１及び図２に示した等価回路の適用例を説明する。例えば、図４(B)ないし図７(A)に示す等価回路部ＱＡ２に着目すると、キャパシタンスＣm，Ｃ1〜Ｃ3の容量値をＣ*倍、レジスタンスＲＣ1〜ＲＣ3の抵抗値を１／Ｃ*倍する図１(B)，図２(B)の等価回路にそれぞれ置き換える。キャパシタンスＣ1とレジスタンスＲＣ1の並列接続に対し、本来であれば、それぞれ変化率に対応する電圧制御電流源をそれぞれ接続すべきであるが、これをまとめるようにする。キャパシタンスＣ2とレジスタンスＲＣ2の組，キャパシタンスＣ3とレジスタンスＲＣ3の組についても同様にまとめ、更に等価回路部ＱＡ２の全体を電圧制御電流源Ｅ10に置き換えている。
【００４１】
素子単体のときと同様にフィードバック電流をＣ*倍すると、キルヒホッフの法則により、以下の数１１式が得られる。なお、同式において、Ｉciは、キャパシタンスＣm，Ｃ1，Ｃ2，Ｃ3の電流Ｉcm，Ｉc1，Ｉc2，Ｉc3であり、ＩRciは、レジスタンスＲＣ1，ＲＣ2，ＲＣ3の電流ＩRc1，ＩRc2，ＩRc3である。各素子Ｃm，Ｃ1〜Ｃ3，ＲＣ1〜ＲＣ3にかかる電圧は変化しないので、結果的に、等価回路部ＱＡ２を構成する各素子に流れる電流をＣ*倍する効果が得られる。従って、図７(B)の等価回路は、同図(A)の等価回路部ＱＡ２のキャパシタンスＣm，Ｃ1〜Ｃ3の容量値をＣ*倍、レジスタンスＲＣ1〜ＲＣ3の抵抗値を１／Ｃ* 倍した等価回路となり、素子各々に電流源を用いた等価回路を構築することなく、個々の電流源をまとめた簡便な構成の等価回路を得ることができる。
【数１１】
2018060516.tif 000013
【００４２】
同様に、等価回路部ＱＡ１についても、図１(B)の等価回路を適用すると、図４に示した等価回路は、図８に示すようになる。
【００４３】
次に、本実施例の全体動作について説明する。
ａ，図４の基準等価回路に含まれる回路素子の各回路定数を、シミュレーション対象のコンデンサに直流電圧Ｖdcが重畳されていない状態における周波数特性の実測値に基づいてそれぞれ決定する。
ｂ，次に、直流電圧Ｖdcを重畳したときの周波数特性を実測し、図６に示したグラフを得る。
ｃ，そして、それらのグラフから数１０式の演算を行い、図８の電圧制御電流源ＥＣ0，ＥＣmの係数Ｃ＊，Ｒ＊を決定する。
ｄ，次に、直流電圧Ｖdcの重畳時は、電圧制御電流源ＥＣ0，ＥＣmによる電流Ｉ（Ｅ10）の出力によって、重畳直流電圧Ｖdcに見合う回路定数変化が生成される。
ｅ，図８の等価回路は、例えば、代表的なスパイスシミュレータ（LTspice, PSpice）など）に適合するスパイスモデルフォーマットに記述し、スパイスモデルを用いてシミュレータ上でシミュレーションを行う。あるいは、等価回路の各素子の回路定数と容量性部分の素子の定数変化率の情報を、スタンドアローンないしＷｅｂ用のソフトウェアに記述した上で、上記実施例で示した計算手法をソフトウェア上で適用し、対象となる積層セラミックコンデンサの任意直流電圧における各周波数特性のグラフやデータの提示，任意直流電圧における指定の周波数特性を満たすコンデンサの検索，より簡単な等価回路に適用した場合の周波数特性の計算，などを行うようにしてもよい。
【００４４】
以上のように、本実施例によれば、図４に示した直流電圧無印加時の等価回路を基準とし、その容量性を表現する部分ＱＡに、重畳された直流電圧Ｖdcに応じて信号電流Iacを調節する電圧制御電流源ＥＣ0，ＥＣmを並列に接続し、直流電圧重畳印加時におけるコンデンサの特性変化分に相当する印加信号電流変化を、電圧制御電流源ＥＣ0，ＥＣmで表現することとした。これにより、基準等価回路中の容量性を表現する素子が、直流電圧重畳印加によって可変素子のように振舞う。その際の電圧制御電流源ＥＣ0，ＥＣmの電流（数３式、数６式）に使用される係数（Ｃ*, Ｒ*）の近似式（数１０式）は、シミュレーション時における計算負荷を低減し、使用電圧内において発散などによる計算上の不具合も生じない。これにより、任意の直流電圧重畳印加時の積層セラミックコンデンサの特性を、精度よく、かつ素早く等価回路上に表現できる。また、比較的簡素な等価回路の構成のため、等価回路作成における合わせ込みなどの作業も容易になり、等価回路作成の作業性や効率性が向上する。
【実施例２】
【００４５】
次に、図９〜図１１を参照しながら、本発明の実施例２について説明する。図９(A)に示すように、容量素子に対して電圧制御電圧源を直列に接続し、電圧制御電圧源によって以下の数１２式で表される電圧Ｖsを印加したとすると、見かけ上Ｃ＊の変化率分だけ、容量素子の容量値が変化するように見える。
【数１２】
2018060516.tif 000014
【００４６】
同様に、図９(B)に示すように、抵抗素子に対して電圧制御電圧源を直列に接続し、電圧制御電圧源によって以下の数１３式で表される電圧Ｖsを印加したとすると、見かけ上Ｒ＊の変化率分だけ、抵抗素子の抵抗値が変化するように見える。
【数１３】
2018060516.tif 000015
【００４７】
このような関係を利用して、直流電圧Ｖdc無印加時（無重畳時）の信号電圧Ｖacのみが印加される基準等価回路の容量素子，抵抗素子の直流電圧Ｖdc重畳による容量変化率，抵抗変化率を予め実測により調べておき、各素子に対して、上述したように電圧制御電圧源を直列接続することで、前記基準等価回路で表されるコンデンサの直流電圧重畳特性を表現できる。すなわち、
ａ，前記基準等価回路に含まれている容量素子や抵抗素子の回路定数を予め実測により求めておく。
ｂ，次に、信号電圧Ｖacに直流電圧Ｖdcを重畳して印加した状態における前記容量素子や抵抗素子の値を実測により求める。
ｃ，前記ａの直流電圧Ｖdc＝０のときの各素子の値と、前記ｂの直流電圧重畳印加時（Ｖac＋Ｖdc）の各素子の値から、直流電圧重畳による容量変化率，抵抗変化率を求める。
ｄ，求めた各変化率から、前記数１２式，数１３式により電圧Ｖsを求める。
ｅ，求めた電圧Ｖsの直流制御電圧源を、前記基準等価回路における容量素子や抵抗素子に直列に接続することで、直流電圧Ｖdcを信号電圧Ｖacに重畳して印加したときの等価回路を得ることができる。
【００４８】
次に、図４の基準等価回路に対する電圧制御電圧源の接続について説明する。まず、等価回路部ＱＡ１については、キャパシタンスＣ0に、図６(A)のグラフで示す変化率を数１２式に適用した電圧値を有する電圧制御電圧源ＤＥ1を接続する。次に、等価回路部ＱＡ２に着目すると、キャパシタンスＣ1〜Ｃ3とレジスタンスＲＣ1〜ＲＣ3の並列接続の組が３つ存在する。等価回路部ＱＡ１の各素子の変化率は、キャパシタンスでは共通しており、レジスタンスではその逆数が変化率となる（数１３式参照）。このため、並列接続の各素子に、前記数１０式の変化率を記述した電圧制御電圧源を接続すると、以下の数１４式のようなアドミッタンスＹとなる。同式中、Ｃは並列接続されているキャパシタンスの値，Ｒは並列接続されているレジスタンスの値である。
【数１４】
2018060516.tif 000016
【００４９】
この数１４式を参照すると、キャパシタンスとレジスタンスの並列接続の組にしたものの全体に、キャパシタンスの変化率を記述した電圧制御電圧源を接続した回路のアドミッタンスＹと一致する。従って、各並列接続の組の電圧制御電圧源は、１つにまとめることができる。
【００５０】
図１０(A)には、その様子が示されている。キャパシタンスＣ1とレジスタンスＲＣ1の並列接続に対し、本来であれば、それぞれ変化率に対応する電圧制御電圧源ＤＶＣ1，ＤＶＲＣ1をそれぞれ接続すべきであるが、これを電圧制御電圧源ＤＶ1にまとめている。キャパシタンスＣ2とレジスタンスＲＣ2の組，キャパシタンスＣ3とレジスタンスＲＣ3の組についても同様である。
【００５１】
そうすると、上述した等価回路部ＱＡ２の電圧制御電圧源は、同図(B)に示すＤＶm，ＤＶ1〜ＤＶ3のようになり、同じ容量変化率を持つインピーダンスを直列に４つ接続した回路となる。同じ変化率の電圧制御電圧源ＤＶm，ＤＶ1〜ＤＶ3の直列接続によるインピーダンスは、以下の数１５式のようになる。従って、同図に示すように、電圧制御電圧源以外の素子を全て接続してから直列に１つ電圧制御電圧源ＤＥ2を接続したものと等価になることが分かる。
【数１５】
2018060516.tif 000017
【００５２】
次に、電圧制御電圧源ＤＥ1，ＤＥ2で信号電圧Ｖacを検知する際に、重畳されている余分な直流電圧Ｖdcを除去する必要がある。このため、基準等価回路の入力電圧（信号電圧Ｖac＋重畳直流電圧Ｖdc）を、極めてカットオフ周波数が低いハイパスフィルタで直流成分を取り除いた後に、電圧制御電圧源ＤＥ1，ＤＥ2に検知信号として供給する。このようなフィルタ回路を、電圧制御電圧源ＤＥ1，ＤＥ2とともに図４の基準等価回路に加えることで、直流電圧Ｖdc重畳時の周波数特性を表現する等価回路を得ることができる。
【００５３】
図１１には、その一例が示されている。等価回路部ＱＡ１においては電圧制御電圧源ＤＥ１が直列に接続されており、等価回路部ＱＡ２においては電圧制御電圧源ＤＥ2が直列に接続されている。また、フィルタ回路ＧＢにおいては、直列キャパシタンスＣＰ及び並列インダクタンスＬＰによってハイパスフィルタが構成されており、信号電圧Ｖacは負荷ＲＰによって検知されるようになっている。更に、電圧制御電圧源ＤＥ3には、等価回路の入力側と出力側がそれぞれ接続されており、入力電圧Ｖin，出力電圧Ｖoutが供給されている。電圧制御電圧源ＤＥ3は、それら入力電圧Ｖin，出力電圧Ｖoutの差を出力する。そして、その差から前記ハイパスフィルタで余分な直流電圧Ｖdcが除去されるとともに、前記負荷ＲＰで信号電圧Ｖacが検出されて、電圧制御電圧源ＤＥ１，ＤＥ２にそれぞれ供給されるようになっている。
【００５４】
次に、本実施例の全体動作について説明する。
ａ，図４の基準等価回路に含まれる回路素子の各回路定数を、シミュレーション対象のコンデンサに直流電圧Ｖdcが重畳されていない状態における周波数特性の実測値に基づいてそれぞれ決定する。
ｂ，次に、直流電圧Ｖdcを重畳したときの周波数特性を実測し、図６に示したグラフを得る。
ｃ，そして、それらのグラフから数１０式の演算を行い、図１１の電圧制御電圧源ＤＥ1，ＤＥ2の係数Ｃ＊を決定する。なお、本例では、電圧制御電圧源ＤＥ2は、数１５式により係数をまとめることが保証されているが、係数を個別に決定する場合（Ｃ＊≠１／Ｒ＊）は、前記電圧制御電圧源ＤＥ2のように電圧源をまとめることができないので、個々の素子に電圧制御電圧源を直列に接続したままとする。
ｄ，次に、直流電圧Ｖdcの重畳時は、図１１のフィルタ回路ＱＢによって信号電圧Ｖacを検知し、これにより電圧制御電圧源ＤＥ1，ＤＥ2による電圧Ｖsの出力によって、重畳直流電圧Ｖdcに見合う回路定数変化が生成される。
ｅ，図１１の等価回路は、例えば、代表的なスパイスシミュレータ（LTspice, PSpice）など）に適合するスパイスモデルフォーマットに記述し、スパイスモデルを用いてシミュレータ上でシミュレーションを行う。あるいは、等価回路の各素子の回路定数と容量性部分の素子の定数変化率の情報を、スタンドアローンないしＷｅｂ用のソフトウェアに記述した上で、上記実施例で示した計算手法をソフトウェア上で適用し、対象となる積層セラミックコンデンサの任意直流電圧における各周波数特性のグラフやデータの提示，任意直流電圧における指定の周波数特性を満たすコンデンサの検索，より簡単な等価回路に適用した場合の周波数特性の計算，などを行うようにしてもよい。
【００５５】
以上のように、本実施例によれば、図４に示した直流電圧無印加時の等価回路を基準とし、その容量性を表現する部分ＱＡに、重畳された直流電圧Ｖdcに応じて信号電圧Ｖacを調節する電圧制御電圧源ＤＥ1，ＤＥ2を直列に接続し、直流電圧重畳印加時におけるコンデンサの特性変化分に相当する印加信号電圧変化を、電圧制御電圧源ＤＥ1，ＤＥ2で表現することとした。これにより、基準等価回路中の容量性を表現する素子が、直流電圧重畳印加によって可変素子のように振舞う。その際の電圧制御電圧源ＤＥ1，ＤＥ2の電圧（数１２式、数１３式）に使用される係数（Ｃ*, Ｒ*）の近似式（数１０式）は、シミュレーション時における計算負荷を低減し、使用電圧内において発散などによる計算上の不具合も生じない。これにより、任意の直流電圧重畳印加時の積層セラミックコンデンサの特性を、精度よく、かつ素早く等価回路上に表現できる。また、比較的簡素な等価回路の構成のため、等価回路作成における合わせこみなどの作業も容易になり、等価回路作成の作業性や効率性が向上する。
【実施例３】
【００５６】
次に、図１２を参照しながら、シミュレーション装置の実施例について説明する。本実施例のシミュレーション装置１００は、一般的なコンピュータシステムによって構成されており、ＣＰＵを中心に構成された演算処理部１１０に、キーボードなどの入力部１２２，液晶ディスプレイなどの出力部１２４，プログラムメモリ１３０，データメモリ１４０が接続された構成となっている。プログラムメモリ１３０には、シミュレーションプログラム１３２（例えばSPICEシミュレータ）が格納されている。データメモリ１４０には、コンデンサを含むシミュレーション対象回路１４２と、図８ないし図１１に示したコンデンサ等価回路１４４が格納されている。
【００５７】
シミュレーション対象回路１４２としては、直流電圧Ｖdcが信号電圧Ｖacに重畳印加されるような回路，例えば、ＣＰＵのような演算処理用ＩＣの電源ラインなどが該当する。コンデンサ等価回路１４４は、各コンデンサ毎にそれぞれ用意される。例えば、○○社製の型番○○○の等価回路１４４Ａ，１４４Ｂ，・・・という具合である。なお、シミュレーションプログラム１３２がSPICEシミュレータのときは、コンデンサ等価回路１４４はSPICEファイルとして提供される。
【００５８】
シミュレーション対象回路１４２に含まれるコンデンサとして、いずれの会社のいずれの型番のコンデンサを使用するのかが指示されると、該当するコンデンサの等価回路１４４がデータメモリ１４０から読み出され、これがシミュレーション対象回路１４２のコンデンサの位置に接続される。そして、その回路に基づいて、プログラムメモリ１３０のシミュレーションプログラム１３２が演算処理部１１０で実行され、所望のシミュレーションが行われる。図８ないし図１１に示した直流電圧重畳印加時の等価回路を用いることで、シミュレーションに要する時間を短縮して効率的に精度の高いシミュレーションを行うことができる。
【００５９】
以上のように、本実施例によれば、次のような効果が得られる。
(1)電子部品メーカーやその代理商社は、自社が提供する各種コンデンサについて、その直流電圧重畳印加時の等価回路を顧客に提供し、もしくは会社のホームページに公開し、自社製品を採用する顧客に対して回路設計上の便宜を図ることができ、更には、製品販売機会の創出につなげることができる。
(2)電子機器メーカーや電子回路の設計会社は、前記公開された直流電圧重畳印加時の等価回路を使用することで、設計回路に最適な電子部品を効率よく選定して電子製品を精度よく設計でき、設計時間を大幅に短縮できる。
【００６０】
なお、本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加えることができる。例えば、以下のものも含まれる。
(1)前記実施例で示した基準等価回路は一例であり、各種の構成の基準等価回路に本発明は適用可能である。
(2)前記実施例で示した回路定数の数値や比率なども一例であり、何ら限定されるものではない。
(3)前記説明では、図１及び図２に示した電圧制御電流源Ｅ10を用いた等価回路を基準等価回路に含まれる容量素子や抵抗素子に適用した場合を主として説明したが、代わりに、図３に示した電圧制御電圧源Ｅ20を用いた等価回路を用いてもよい。また、前記実施例では、基準等価回路に含まれている容量素子や抵抗素子の場合を説明したが、インダクタ素子の場合も同様である。
(4)本発明は、積層セラミックコンデンサが典型的な適用例であるが、各種のコンデンサの等価回路に適用可能である。
【産業上の利用可能性】
【００６１】
本発明によれば、直流電圧無印加時の等価回路を基準とし、信号に重畳印加される直流電圧による特性変化を示す回路を付加することとしたので、シミュレーション時の計算負荷が軽減されるとともに、発散などによる計算上の不具合も低減される。また、直流電圧重畳時の回路素子の特性変化を比較的簡素で、かつ高精度に表現できるので、積層セラミックコンデンサなどの特性解析に好適である。
【符号の説明】
【００６２】
Ｃ0，Ｃ1〜Ｃ3，Ｃm，Ｃt，ＣＰ：キャパシタンス
Ｃ10：容量素子
Ｅ10：電圧制御電流源
Ｅ12：電圧源
Ｅ20：電圧制御電圧源
Ｅ22：電流源
Ｌ0，Ｌ1〜Ｌ3，Ｌm，ＬＰ：インダクタンス
Ｒ0，ＲＣ1〜ＲＣ3，ＲＬ1〜ＲＬ3，Ｒdc，Ｒt，ＲＰ：レジスタンス
Ｒ10：抵抗素子
ＤＥ1，ＤＥ2，ＤＥ3，ＤＶＣ1，ＤＶＲＣ1，ＤＶm，ＤＶ1〜ＤＶ3：電圧制御電圧源
ＱＡ，ＱＡ１，ＱＡ２：等価回路部
ＱＢ：フィルタ回路
Ｖac：信号電圧
Ｖdc：直流電圧
Ｖin：入力電圧
Ｖout：出力電圧
Ｖm：モニタ電圧源
１００：シミュレーション装置
１１０：演算処理部
１２２：入力部
１２４：出力部
１３０：プログラムメモリ
１３２：シミュレーションプログラム
１４０：データメモリ
１４２：シミュレーション対象回路
１４４，１４４Ａ，１４４Ｂ，・・：コンデンサの等価回路
【図１】
2018060516.tif 000018
【図２】
2018060516.tif 000019
【図３】
2018060516.tif 000020
【図４】
2018060516.tif 000021
【図５】
2018060516.tif 000022
【図６】
2018060516.tif 000023
【図７】
2018060516.tif 000024
【図８】
2018060516.tif 000025
【図９】
2018060516.tif 000026
【図１０】
2018060516.tif 000027
【図１１】
2018060516.tif 000028
【図１２】
2018060516.tif 000029
【手続補正書】
【提出日】平成29年10月7日(2017.10.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
図４(A)には、直流電圧Ｖdcが印加されない基準等価回路の一例が示されている。この基準等価回路は、特開2013-228997号公報の図１７として公知のものである。同図において、キャパシタンスＣm，Ｃ1〜Ｃ3が直列に接続されており、キャパシタンスＣ1〜Ｃ3には、レジスタンスＲＣ1〜ＲＣ3がそれぞれ並列に接続されている。また、これらの回路の全体に対して並列にキャパシタンスＣ0が並列に接続されている。以上の等価回路部ＱＡが容量性の部分であり、これに含まれる各素子を、直流電圧重畳による変化率を反映した電圧制御電流源に置換することで、直流電圧重畳特性の等価回路とすることができる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
この数１０式を見ると、関数は直流電圧Ｖdcに対して偶関数で逆電圧に対して対称であり、かつ、べき級数のような発散の心配がない。このため、シミュレータ上での計算結果の矛盾や、計算時の負荷が生じにくい。このように、等価回路部ＱＡ１，ＱＡ２を直流電圧重畳印加による回路定数の変化率を前記数１０式を使用して記述した電圧制御電流源に置換することで、直流電圧Ｖdcの重畳によって生ずる容量変化率や抵抗変化率を表すことができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
素子単体のときと同様にフィードバック電流をＣ*倍すると、キルヒホッフの法則により、以下の数１１式が得られる。なお、同式において、Ｉciは、キャパシタンスＣm，Ｃ1，Ｃ2，Ｃ3の電流Ｉcm，Ｉc1，Ｉc2，Ｉc3であり、ＩRciは、レジスタンスＲＣ1，ＲＣ2，ＲＣ3の電流ＩRc1，ＩRc2，ＩRc3である。各素子Ｃm，Ｃ1〜Ｃ3，ＲＣ1〜ＲＣ3にかかる電圧は変化しないので、結果的に、等価回路部ＱＡ２を構成する各素子に流れる電流をＣ*倍する効果が得られる。従って、図７(B)の等価回路は、同図(A)の等価回路部ＱＡ２のキャパシタンスＣm，Ｃ1〜Ｃ3の容量値をＣ*倍、レジスタンスＲＣ1〜ＲＣ3の抵抗値を１／Ｃ* 倍した等価回路となり、素子各々に電流源を用いた等価回路を構築することなく、個々の電流源をまとめた簡便な構成の等価回路を得ることができる。
【数１１】
2018060516.tif 000030
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
2018060516.tif 000031