(57)【要約】      （修正有）【課題】低いオン抵抗とノーマリー・オフ動作の実現が可能な半導体装置を提供する。【解決手段】半導体装置１００は、第１の窒化物半導体層１４と、第１の窒化物半導体層１４の上に設けられ、第１の窒化物半導体層１４よりもバンドギャップの大きい第２の窒化物半導体層１６と、第１の窒化物半導体層１４の上に設けられたゲート電極２０と、第１の窒化物半導体層１４の上に設けられ、第１の窒化物半導体層１４に電気的に接続された第１の電極２２と、第１の窒化物半導体層１４の上に設けられ、第１の電極２２との間にゲート電極２０が位置し、第１の窒化物半導体層１４に電気的に接続された第２の電極２４と、ゲート電極２０と第２の電極２４との間に設けられ、第２の窒化物半導体層１６の上に設けられた結晶質の第１の窒化アルミニウム層２６と、第１の窒化アルミニウム層２６の上に設けられた非晶質の第２の窒化アルミニウム層２８と、を備える。【選択図】図１
2018060847.tif 000002
【特許請求の範囲】
【請求項１】
第１の窒化物半導体層と、
前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層よりもバンドギャップの大きい第２の窒化物半導体層と、
前記第１の窒化物半導体層の上に設けられたゲート電極と、
前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層に電気的に接続された第１の電極と、
前記第１の窒化物半導体層の上に設けられ、前記第１の電極との間に前記ゲート電極が位置し、前記第１の窒化物半導体層に電気的に接続された第２の電極と、
前記ゲート電極と前記第２の電極との間に設けられ、前記第２の窒化物半導体層の上に設けられた結晶質の第１の窒化アルミニウム層と、
前記第１の窒化アルミニウム層の上に設けられた非晶質の第２の窒化アルミニウム層と、
を備える半導体装置。
【請求項２】
前記第１の窒化アルミニウム層が単結晶層である請求項１記載の半導体装置。
【請求項３】
前記第２の電極と前記第１の窒化物半導体層との間に設けられ、前記第２の窒化物半導体層よりもｎ型不純物の不純物濃度が高い半導体領域を、更に備える請求項１又は請求項２記載の半導体装置。
【請求項４】
前記第２の電極が、第１の領域と、前記第１の領域よりも前記ゲート電極に近く、前記第１の窒化物半導体層との間に前記第１の窒化アルミニウム層及び前記第２の窒化アルミニウム層が位置する第２の領域とを有し、
前記第２の領域の前記ゲート電極の側の端部と前記第１の窒化物半導体層との間に前記半導体領域が位置する請求項３記載の半導体装置。
【請求項５】
前記第２の窒化物半導体層と前記ゲート電極との間にｐ型の第３の窒化物半導体層を、更に備える請求項１ないし請求項４いずれか一項記載の半導体装置。
【請求項６】
前記第２の窒化物半導体層と前記ゲート電極との間にゲート絶縁層を、更に備える請求項１ないし請求項４いずれか一項記載の半導体装置。
【請求項７】
前記第１の窒化アルミニウム層の膜厚が１０ｎｍ以下である請求項１ないし請求項６いずれか一項記載の半導体装置。
【請求項８】
前記第１の窒化アルミニウム層の膜厚と前記第２の窒化アルミニウム層の膜厚の和が１０ｎｍ以上である請求項１ないし請求項７いずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
ＩＩＩ−Ｖ族半導体を用いた高電子移動度トランジスタ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）は、チャネル層に２次元電子ガス（２  Ｄｉｍｅｎｓｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｇａｓ：２ＤＥＧ）が形成される。２次元電子ガスにより、低いオン抵抗と速いスイッチング速度が実現される。
【０００３】
ＨＥＭＴは、構造上、ゲートに電圧を印加しなくても導通するノーマリー・オン動作となりやすい。しかし、ＨＥＭＴが組み込まれた回路を安全に動作させる観点から、ゲート電極に電圧を印加しないかぎり導通しないノーマリー・オフ動作とすることが望ましい。
【０００４】
ＨＥＭＴをノーマリー・オフ動作とするために、ゲート電極とチャネル層との間にキャップ層を設ける構造、ゲート電極直下にリセスを設ける構造、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造などが提案されている。オン抵抗を犠牲にせずに、ノーマリー・オフ動作を実現することが望まれる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第５９２３７１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、低いオン抵抗とノーマリー・オフ動作の実現が可能な半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様の半導体装置は、第１の窒化物半導体層と、前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層よりもバンドギャップの大きい第２の窒化物半導体層と、前記第１の窒化物半導体層の上に設けられたゲート電極と、前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層に電気的に接続された第１の電極と、前記第１の窒化物半導体層の上に設けられ、前記第１の電極との間に前記ゲート電極が位置し、前記第１の窒化物半導体層に電気的に接続された第２の電極と、前記ゲート電極と前記第２の電極との間に設けられ、前記第２の窒化物半導体層の上に設けられた結晶質の第１の窒化アルミニウム層と、前記第１の窒化アルミニウム層の上に設けられた非晶質の第２の窒化アルミニウム層と、を備える。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態の半導体装置の模式断面図。
【図２】第１の実施形態の製造途中の半導体装置の模式断面図。
【図３】第１の実施形態の製造途中の半導体装置の模式断面図。
【図４】第１の実施形態の製造途中の半導体装置の模式断面図。
【図５】第１の実施形態の製造途中の半導体装置の模式断面図。
【図６】第１の実施形態の製造途中の半導体装置の模式断面図。
【図７】第１の実施形態の製造途中の半導体装置の模式断面図。
【図８】第１の実施形態の半導体装置の作用及び効果の説明図。
【図９】第１の実施形態の半導体装置の作用及び効果の説明図。
【図１０】第１の実施形態の半導体装置の作用及び効果の説明図。
【図１１】第１の実施形態の半導体装置の作用及び効果の説明図。
【図１２】第２の実施形態の半導体装置の模式断面図。
【図１３】第２の実施形態の製造途中の半導体装置の模式断面図。
【図１４】第２の実施形態の製造途中の半導体装置の模式断面図。
【図１５】第２の実施形態の製造途中の半導体装置の模式断面図。
【図１６】第２の実施形態の製造途中の半導体装置の模式断面図。
【図１７】第２の実施形態の製造途中の半導体装置の模式断面図。
【図１８】第２の実施形態の製造途中の半導体装置の模式断面図。
【図１９】第２の実施形態の製造途中の半導体装置の模式断面図。
【図２０】第２の実施形態の製造途中の半導体装置の模式断面図。
【図２１】第２の実施形態の製造途中の半導体装置の模式断面図。
【発明を実施するための形態】
【０００９】
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
【００１０】
本明細書中、「アンドープ」とは、不純物濃度が１×１０１５ｃｍ−３以下であることを意味する。
【００１１】
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
【００１２】
窒化物半導体層中の不純物濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ  Ｃａｐａｃｉｔａｎｃｅ  Ｍｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。また、電極と不純物領域との間などの距離は、例えば、ＳＣＭ像とＡＦＭ（Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｙ）像との合成画像から求めることが可能である。
【００１３】
（第１の実施形態）
本実施形態の半導体装置は、第１の窒化物半導体層と、第１の窒化物半導体層の上に設けられ、第１の窒化物半導体層よりもバンドギャップの大きい第２の窒化物半導体層と、第１の窒化物半導体層の上に設けられたゲート電極と、第１の窒化物半導体層の上に設けられ、第１の窒化物半導体層に電気的に接続された第１の電極と、第１の窒化物半導体層の上に設けられ、第１の電極との間にゲート電極が位置し、第１の窒化物半導体層に電気的に接続された第２の電極と、ゲート電極と第２の電極との間に設けられ、第２の窒化物半導体層の上に設けられた結晶質の第１の窒化アルミニウム層と、第１の窒化アルミニウム層の上に設けられた非晶質の第２の窒化アルミニウム層と、を備える。
【００１４】
図１は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＩＩＩ−Ｖ族半導体を用いたＨＥＭＴである。
【００１５】
図１に示すように、ＨＥＭＴ１００（半導体装置）は、基板１０、バッファ層１２、チャネル層１４（第１の窒化物半導体層）、バリア層１６（第２の窒化物半導体層）、ｐ型層１８（第３の窒化物半導体層）、ゲート電極２０、ソース電極２２（第１の電極）、ドレイン電極２４（第２の電極）、第１の窒化アルミニウム層２６、第２の窒化アルミニウム層２８、酸化アルミニウム層３０、第１のｎ型不純物領域３２、及び、第２のｎ型不純物領域３４（半導体領域）を備える。
【００１６】
基板１０は、例えば、表面の面方位が（１１１）のシリコンである。シリコン以外にも、例えば、サファイアや炭化珪素を適用することも可能である。
【００１７】
バッファ層１２は、基板１０上に設けられる。バッファ層１２は、基板１０とチャネル層１４との間の格子不整合を緩和する機能を備える。バッファ層１２は、例えば、窒化アルミニウム、及び、窒化アルミニウムガリウムで形成される。
【００１８】
チャネル層１４は、バッファ層１２上に設けられる。チャネル層１４は電子走行層とも称される。
【００１９】
チャネル層１４は、例えば、アンドープのＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）である。より具体的には、例えば、アンドープの窒化ガリウム（ＧａＮ）である。チャネル層１４の膜厚は、例えば、０．１μｍ以上１０μｍ以下である。
【００２０】
バリア層１６は、チャネル層１４上に設けられる。バリア層１６は電子供給層とも称される。バリア層１６のバンドギャップは、チャネル層１４のバンドギャップよりも大きい。
【００２１】
バンドギャップの大きいバリア層１６は、チャネル層１４と格子定数が異なる。このため、歪みが生じピエゾ効果により分極する。この分極による内部電界により、チャネル層１４のバンドが押し下げられ、反転層として２ＤＥＧが形成される。
【００２２】
バリア層１６は、例えば、アンドープ又はｎ型のＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）である。バリア層１６は、例えば、アンドープの窒化アルミニウムガリウムである。より具体的には、例えば、アンドープのＡｌ０．２Ｇａ０．８Ｎである。バリア層１６の膜厚は、例えば、１ｎｍ以上５０ｎｍ以下である。
【００２３】
チャネル層１４とバリア層１６との間は、ヘテロ接合界面となる。チャネル層１４には、ヘテロ接合界面の分極電荷によって、２ＤＥＧが形成される。２ＤＥＧは高い電子移動度を有し、デバイス動作中の低オン抵抗と高速スイッチングを可能にする。
【００２４】
ｐ型層１８は、バリア層１６上に設けられる。ｐ型層１８は、ソース電極２２とドレイン電極２４との間に設けられる。
【００２５】
ｐ型層１８は、ｐ型層１８の下方のチャネル層１４のバンドを持ち上げ、ＨＥＭＴ１００の閾値を上昇させる。ｐ型層１８はキャップ層とも称される。
【００２６】
ｐ型層１８は、例えば、ｐ型不純物を含むＡｌＺＧａ１−ＺＮ（０≦Ｚ＜１、Ｚ＜Ｙ）である。より具体的には、例えば、ｐ型の窒化ガリウム（ＧａＮ）である。
【００２７】
ｐ型不純物は、例えば、マグネシウム（Ｍｇ）である。ｐ型不純物の不純物濃度は、例えば、１×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下である。
【００２８】
ｐ型層１８の膜厚は、例えば、１０ｎｍ以上５０ｎｍ以下である。
【００２９】
ゲート電極２０は、ｐ型層１８上に設けられる。ゲート電極２０は、ソース電極２２とドレイン電極２４との間に設けられる。
【００３０】
ゲート電極２０は、ゲートフィールドプレート構造を有する。すなわち、ゲート電極２０上部が、ドレイン電極２４に向かって延びる構造を有する。ゲート電極２０が、ゲートフィールドプレート構造を有することにより、ＨＥＭＴ１００のオフ時の電界強度が緩和され、ＨＥＭＴ１００の信頼性が向上する。
【００３１】
ゲート電極２０は、例えば、金属電極である。ゲート電極２０は、例えば、窒化チタンである。
【００３２】
ゲート電極２０は、ｐ型層１８との間にオーミック接触又はショットキー接触を形成する。
【００３３】
第１の窒化アルミニウム層２６は、ゲート電極２０とドレイン電極２４との間に設けられる。第１の窒化アルミニウム層２６は、バリア層１６上に設けられる。第１の窒化アルミニウム層２６は、バリア層１６に接する。
【００３４】
第１の窒化アルミニウム層２６は、結晶質である。第１の窒化アルミニウム層２６は、例えば、単結晶層である。第１の窒化アルミニウム層２６が結晶質であるか否かは、例えば、透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）で識別することが可能である。
【００３５】
第１の窒化アルミニウム層２６は、窒化アルミニウムを主成分とする材料であり、副成分としてその他の材料を含んでいても構わない。第１の窒化アルミニウム層１８ａの膜厚は、例えば、１ｎｍ以上１０ｎｍ以下である。
【００３６】
第１の窒化アルミニウム層２６は、ゲート電極２０とソース電極２２との間にも設けられる。
【００３７】
第２の窒化アルミニウム層２８は、ゲート電極２０とドレイン電極２４との間に設けられる。第２の窒化アルミニウム層２８は、第１の窒化アルミニウム層２６上に設けられる。第２の窒化アルミニウム層２８は、第１の窒化アルミニウム層２６に接する。
【００３８】
第２の窒化アルミニウム層２８は、非晶質（アモルファス）である。第２の窒化アルミニウム層２８が非晶質であるか否かは、例えば、透過型電子顕微鏡で識別することが可能である。
【００３９】
第２の窒化アルミニウム層２８は、窒化アルミニウムを主成分とする材料であり、副成分としてその他の材料を含んでいても構わない。第２の窒化アルミニウム層２８の厚さは、例えば、１ｎｍ以上１０ｎｍ以下である。
【００４０】
第２の窒化アルミニウム層２８は、ゲート電極２０とソース電極２２との間にも設けられる。
【００４１】
第１の窒化アルミニウム層２６の膜厚と第２の窒化アルミニウム層２８の膜厚の和は、例えば、１０ｎｍ以上である。
【００４２】
酸化アルミニウム層３０は、ゲート電極２０とドレイン電極２４との間に設けられる。酸化アルミニウム層３０は、第２の窒化アルミニウム層２８上に設けられる。酸化アルミニウム層３０は、第２の窒化アルミニウム層２８に接する。
【００４３】
酸化アルミニウム層３０は、第２の窒化アルミニウム層２８の酸化防止層として機能する。酸化アルミニウム層３０の厚さは、例えば、１ｎｍ以上１０ｎｍ以下である。
【００４４】
酸化アルミニウム層３０は、ゲート電極２０とソース電極２２との間にも設けられる。
【００４５】
第１のｎ型不純物領域３２は、チャネル層１４とソース電極２２との間に設けられる。第１のｎ型不純物領域３２は、ｎ型不純物を含有する窒化物半導体である。
【００４６】
第１のｎ型不純物領域３２は、例えば、ｎ型のＡｌＷＧａ１−ＷＮ（０≦Ｗ≦１）である。第１のｎ型不純物領域３２は、例えば、ｎ型の窒化アルミニウムガリウムである。第１のｎ型不純物領域３２の一部は、例えば、ｎ型の窒化ガリウムである。
【００４７】
第１のｎ型不純物領域３２のｎ型不純物は、例えば、シリコン（Ｓｉ）である。第１のｎ型不純物領域３２のｎ型不純物の不純物濃度は、バリア層１６のｎ型不純物の不純物濃度よりも高い。
【００４８】
第１のｎ型不純物領域３２の厚さは、例えば、バリア層１６の厚さよりも厚い。
【００４９】
第２のｎ型不純物領域３４は、チャネル層１４とドレイン電極２４との間に設けられる。第２のｎ型不純物領域３４は、ｎ型不純物を含有する窒化物半導体である。
【００５０】
第２のｎ型不純物領域３４は、例えば、ｎ型のＡｌＷＧａ１−ＷＮ（０≦Ｗ≦１）である。第２のｎ型不純物領域３４は、例えば、ｎ型の窒化アルミニウムガリウムである。第２のｎ型不純物領域３４の一部は、例えば、ｎ型の窒化ガリウムである。
【００５１】
第２のｎ型不純物領域３４のｎ型不純物は、例えば、シリコン（Ｓｉ）である。第２のｎ型不純物領域３４のｎ型不純物の不純物濃度は、バリア層１６のｎ型不純物の不純物濃度よりも高い。
【００５２】
第２のｎ型不純物領域３４の厚さは、例えば、バリア層１６の厚さよりも厚い。
【００５３】
ソース電極２２は、チャネル層１４上に設けられる。ソース電極２２は、第１のｎ型不純物領域３２上に設けられる。ソース電極２２は、第１のｎ型不純物領域３２に接して設けられる。ソース電極２２は、第１のｎ型不純物領域３２との間にオーミック接触を形成する。
【００５４】
ソース電極２２は、例えば、金属電極である。ソース電極２２は、例えば、チタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）の積層構造である。
【００５５】
ソース電極２２は、第１の領域２２ａと第２の領域２２ｂを備える。第２の領域２２ｂは、ソース電極２２の上部の第１の領域２２ａの周囲に設けられる。第２の領域２２ｂは、いわゆるフリンジである。第２の領域２２ｂは第１の領域２２ａよりもゲート電極２０に近い。
【００５６】
第１の領域２２ａは、第１のｎ型不純物領域３２に接する。チャネル層１４と第２の領域２２ｂとの間に、第１の窒化アルミニウム層２６、第２の窒化アルミニウム層２８、及び、酸化アルミニウム層３０が位置する。
【００５７】
第１の領域２２ａと第２の領域２２ｂとは、異なる材料で形成されていても構わない。
【００５８】
ドレイン電極２４は、チャネル層１４上に設けられる。ドレイン電極２４は、第２のｎ型不純物領域３４上に設けられる。ドレイン電極２４は、第２のｎ型不純物領域３４に接して設けられる。ドレイン電極２４は、第２のｎ型不純物領域３４との間にオーミック接触を形成する。
【００５９】
ドレイン電極２４は、例えば、金属電極である。ドレイン電極２４は、例えば、チタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）の積層構造である。
【００６０】
ドレイン電極２４は、第１の領域２４ａと第２の領域２４ｂを備える。第２の領域２４ｂは、ドレイン電極２４の上部の第１の領域２４ａの周囲に設けられる。第２の領域２４ｂは、いわゆるフリンジである。第２の領域２４ｂは第１の領域２４ａよりもゲート電極２０に近い。
【００６１】
第１の領域２４ａは、第２のｎ型不純物領域３４に接する。チャネル層１４と第２の領域２４ｂとの間に、第１の窒化アルミニウム層２６、第２の窒化アルミニウム層２８、及び、酸化アルミニウム層３０が位置する。
【００６２】
第１の領域２４ａと第２の領域２４ｂとは、異なる材料で形成されていても構わない。
【００６３】
第２の領域２４ｂのゲート電極２０の側の端部（図１中のＥ）とチャネル層１４との間に第２のｎ型不純物領域３４が位置する。言い換えれば、ゲート電極２０と第２の領域２４ｂとの水平方向の距離（図１中のｄ１）は、ゲート電極２０と第２のｎ型不純物領域３４との水平方向の距離（図１中のｄ２）よりも大きい。
【００６４】
ソース電極２２とドレイン電極２４との距離は、例えば、３μｍ以上８０μｍ以下である。
【００６５】
ゲート電極２０及び酸化アルミニウム層３０上には、図示しない層間絶縁層が形成される。層間絶縁層は、例えば、窒化シリコン層である。層間絶縁層上には、例えば、ゲート電極２０、ソース電極２２、及び、ドレイン電極２４に接続される配線層が形成される。
【００６６】
また、ＨEＭＴ１００と隣接する素子との間のチャネル層１４中に、例えば、アルゴンのイオン注入で形成された素子分離領域が設けられても構わない。
【００６７】
次に、本実施形態の半導体装置の製造方法の一例について説明する。図２〜図７は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置の模式断面図である。
【００６８】
本実施形態の半導体装置の製造方法は、窒化物半導体層をドライエッチングし、ドライエッチング後に露出した窒化物半導体層の表面に水溶性層を形成し、上記水溶性層を純水で除去し、酸性溶液又はアルカリ性溶液を用いた洗浄を行う工程を含む。本実施形態の半導体装置の製造方法は、ドライエッチング後の後処理を含む。
【００６９】
まず、基板１０、例えば、シリコン基板を準備する。次に、例えば、シリコン基板上にエピタキシャル成長により、バッファ層１２を成長させる。
【００７０】
次に、バッファ層１２上に、チャネル層１４となるアンドープの窒化ガリウム、バリア層１６となる窒化アルミニウムガリウム、ｐ型層１８となるｐ型の窒化ガリウムをエピタキシャル成長により形成する（図２）。
【００７１】
バッファ層１２、チャネル層１４、バリア層１６、及び、ｐ型層１８は、例えば、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。
【００７２】
次に、ｐ型層１８の一部を選択的に除去する（図３）。ｐ型層は、例えば、フォトリソグラフィ法を用いたフォトレジストのパターニングとドライエッチングにより行われる。
【００７３】
ドライエッチングは、例えば、ＩＣＰ−ＲＩＥ（Ｉｎｄｕｃｔｉｖｅ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ−Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）により行われる。エッチング時に負荷するＤＣバイアスは１００Ｗ以下の低パワーであることがエッチングダメージを低減する観点から望ましい。
【００７４】
ドライエッチングを行った後に、後処理を行う。まず、バリア層１６の表面に水溶性反応層を形成する。水溶性反応層は水溶性層の一例である。水溶性反応層を形成する方法の一つは、ドライエッチングのエッチングガスとしてフッ素又は塩素を含むガスを用いる。フッ素と塩素の双方を含むガスであっても構わない。
【００７５】
その後、バリア層１６表面を酸素雰囲気中に曝露する。例えば、アッシング装置内で酸素又はオゾン雰囲気下に曝す。
【００７６】
バリア層１６表面に残留するフッ素又は塩素と酸素が反応し、水溶性反応層が形成される。水溶性反応層の膜厚は、例えば、２ｎｍ以下である。
【００７７】
水溶性反応層は、例えば、フッ素又は塩素を１０ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下含有する。また、水溶性反応層は、酸素を１０ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下含有する。
【００７８】
次に、バリア層１６表面を純水洗浄する。純水洗浄は、例えば、室温で５分以下行う。純水洗浄により水溶性反応層は除去される。
【００７９】
次に、酸性溶液又はアルカリ性溶液を用いた洗浄を行う。酸性溶液は、例えば、ｐＨ１以上ｐＨ４以下である。アルカリ性溶液は、例えば、ｐＨ９以上ｐＨ１４以下である。
【００８０】
酸性溶液を用いる場合、例えば、溶液中に塩酸、硫酸、フッ酸の少なくとも一つを含む。アルカリ性溶液を用いる場合、例えば、溶液中にアンモニア、水酸化テトラアンモニウム、メタノールアミン、トリエチレンテトラミン、コリンの少なくとも一つを含む。
【００８１】
酸性溶液又はアルカリ性溶液は、酸化剤を含んでも構わない。酸化剤は、例えば、過酸化水素水、オゾン水、過硫酸アンモニウム水溶液である。
【００８２】
次に、後に、ソース電極２２及びドレイン電極２４が形成する領域に、第１のｎ型不純物領域３２及び第２のｎ型不純物領域３４を形成する（図４）。第１のｎ型不純物領域３２及び第２のｎ型不純物領域３４は、例えば、例えば、フォトリソグラフィ法を用いたフォトレジストのパターニングとシリコンのイオン注入により行われる。イオン注入は、例えば、４０ｋｅＶ、５×１０１５ｃｍ−２の条件で行う。
【００８３】
シリコンは、バリア層１６と、チャネル層１４の上部に導入される。フォトレジストを剥離した後、例えば、非酸化性雰囲気で７００℃以上９００℃以下の温度でアニールを行いシリコンを活性化する。
【００８４】
次に、バリア層１６及びｐ型層１８上に、第１の窒化アルミニウム層２６、第２の窒化アルミニウム層２８、及び、酸化アルミニウム層３０を形成する（図５）。第１の窒化アルミニウム層２６、第２の窒化アルミニウム層２８、及び、酸化アルミニウム層３０は、例えば、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により連続して形成される。
【００８５】
バリア層１６上に、まず、結晶質の第１の窒化アルミニウム層２６を形成する。第１の窒化アルミニウム層２６は、例えば、単結晶層である。次に、第１の窒化アルミニウム層２６上に、窒化アルミニウムの成膜条件を変えて、非晶質の第２の窒化アルミニウム層２８を形成する。例えば、第１の窒化アルミニウム層２６よりも低温で第２の窒化アルミニウム層２８を形成する。
【００８６】
第１の窒化アルミニウム層２６、及び、第２の窒化アルミニウム層２８の形成温度は、例えば、６００℃未満である。
【００８７】
次に、第２の窒化アルミニウム層２８上に酸化アルミニウム層３０を形成する
【００８８】
次に、ｐ型層１８上の第１の窒化アルミニウム層２６、第２の窒化アルミニウム層２８、及び、酸化アルミニウム層３０に開口部を形成する。開口部は、例えば、フォトリソグラフィ法を用いたフォトレジストのパターニングとドライエッチングにより形成される。
【００８９】
次に、開口部を含む領域にゲート電極２０を形成する（図６）。ゲート電極２０は、スパッタ法による窒化チタンの成膜、フォトリソグラフィ法を用いたフォトレジストのパターニング、及び、ドライエッチングにより形成される。
【００９０】
次に、第１のｎ型不純物領域３２及び第２のｎ型不純物領域３４上の第１の窒化アルミニウム層２６、第２の窒化アルミニウム層２８、及び、酸化アルミニウム層３０に開口部を形成する（図７）。
【００９１】
次に、開口部を含む領域にソース電極２２及びドレイン電極２４を形成する。ソース電極２２及びドレイン電極２４は、例えば、スパッタ法によるチタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）の積層膜の成膜、フォトリソグラフィ法を用いたフォトレジストのパターニング、及び、ドライエッチングにより形成される。
【００９２】
以上の製造方法により、図１に示すＨＥＭＴ１００が製造される。
【００９３】
次に、本実施形態の半導体装置の作用及び効果について説明する。
【００９４】
ＨＥＭＴが組み込まれた回路を安全に動作させる観点から、ゲート電極に電圧を印加しないかぎり導通しないノーマリー・オフ動作とすることが望まれる。本実施形態のＨＥＭＴ１００は、ｐ型層１８を設けることにより、ノーマリー・オフ動作を実現する。
【００９５】
すなわち、ｐ型層１８により、チャネル層１４のポテンシャルが持ち上がり、ゲート電極２０直下のチャネル層１４が空乏化する。したがって、ＨＥＭＴ１００のノーマリー・オフ動作を実現する。
【００９６】
ＨＥＭＴが組み込まれた回路のアプリケーションによっては、高い正の閾値電圧、例えば、１Ｖ以上の閾値電圧が要求される。閾値電圧を更に上昇させるためには、バリア層１６の厚さを薄くして、ピエゾ分極効果を低減し、チャネル層１４に誘起される２ＤＥＧ密度を低減することが考えられる。しかし、２ＤＥＧ密度が低くなるとオン抵抗が増大する。
【００９７】
本実施形態のＨＭＴ１００では、バリア層１６の膜厚を薄くして、高い正の閾値電圧を実現する。一方、ゲート電極２０とソース電極２２との間、及び、ゲート電極２０とドレイン電極２４との間に第１の窒化アルミニウム層２６、第２の窒化アルミニウム層２８を設けることで、ゲート電極２０直下以外の領域の２ＤＥＧ密度を上昇させる。
【００９８】
すなわち、第１の窒化アルミニウム層２６、第２の窒化アルミニウム層２８の自発分極により、２ＤＥＧ密度が上昇する。２ＤＥＧ密度は、第１の窒化アルミニウム層２６及び第２の窒化アルミニウム層２８の膜厚が厚くなるにつれて大きくなる。
【００９９】
また、自発分極を大きくする観点からは、窒化アルミニウム層が結晶質、特に、単結晶であることが望ましい。このため、本実施形態では、第１の窒化アルミニウム層２６を結晶質の層とする。
【０１００】
しかし、結晶質の層、特に、単結晶質の層をバリア層１６上に厚く堆積すると、膜の応力により窒化アルミニウム層にクラックが生じるおそれがある。窒化アルミニウム層にクラックが生じると信頼性不良が生ずるおそれがある。
【０１０１】
また、多結晶質の層の場合、結晶粒界をリーク電流が流れるおそれがある。例えば、結晶粒界がゲートリーク電流のパスとなり、信頼性不良が生ずるおそれがある。
【０１０２】
本実施形態では、信頼性不良の発現を抑制する観点から、第２の窒化アルミニウム層２８を非晶質の層とする。非晶質の層とすることで、クラックの発現が抑制される。また、非晶質の層とすることで、リーク電流が抑制される。
【０１０３】
例えば、バリア層１６を膜厚１５ｎｍのアンドープの窒化アルミニウム層、ｐ型層１８を膜厚が４０ｎｍでマグネシウムが１×１０２０ｃｍ−３ドープされた窒化ガリウム層、第１の窒化アルミニウム層２６を膜厚５ｎｍの単結晶層、第２の窒化アルミニウム層２８を膜厚が５ｎｍの非晶質層とした場合、第１の窒化アルミニウム層２６及び第２の窒化アルミニウム層２８を設けない場合と比較して、オン抵抗が約３０％低減する。また、１．３Ｖと高い閾値が実現される。
【０１０４】
閾値電圧を上昇させる観点から、バリア層１６の膜厚は、１５ｎｍ以下であることが望ましく、１０ｎｍ以下であることがより望ましく、５ｎｍ以下であることが更に望ましい。
【０１０５】
第１の窒化アルミニウム層２６は、２ＤＥＧ密度を向上させる観点から、単結晶層であることが望ましい。２ＤＥＧ密度を向上させる観点から、第１の窒化アルミニウム層２６の膜厚は１ｎｍ以上であることが望ましく、３ｎｍ以上であることがより望ましい。また、クラックの発生を抑制する観点から、第１の窒化アルミニウム層２６の膜厚は１０ｎｍ以下であることが望ましく、５ｎｍ以下であることがより望ましい。
【０１０６】
２ＤＥＧ密度を向上させる観点から、第１の窒化アルミニウム層２６の膜厚と第２の窒化アルミニウム層２８の膜厚の和は１０ｎｍ以上であることが望ましく、１５ｎｍ以上であることがより望ましい。また、クラックの発生を抑制する観点から、第１の窒化アルミニウム層２６の膜厚と第２の窒化アルミニウム層２８の膜厚の和は３０ｎｍ以下であることが望ましく、２０ｎｍ以下であることがより望ましい。
【０１０７】
次に、本実施形態のＨＥＭＴ１００のソース電極２２及びドレイン電極２４の構造について説明する。図８〜図１１は、本実施形態の半導体装置の作用及び効果の説明図である。
【０１０８】
窒化アルミニウムは、窒化アルミニウムガリウムや窒化ガリウムに比べバンドギャップが大きい。このため、図８に示すように、第２の窒化アルミニウム層２８上にソース電極２２及びドレイン電極２４を形成した場合、オーミック接触を形成することが困難である。したがって、ソース電極２２及びドレイン電極２４のコンタクト抵抗が高くなり、オン抵抗が増大する。
【０１０９】
そこで、図９に示すように、バリア層１６上にソース電極２２及びドレイン電極２４を形成する。この場合、第１の窒化アルミニウム層２６及び第２の窒化アルミニウム層２８が存在しないため、ソース電極２２及びドレイン電極２４下の２ＤＥＧ濃度は低下している。このため、２ＤＥＧとソース電極２２及びドレイン電極２４との間の抵抗が高くなり、オン抵抗が増大する。
【０１１０】
本実施形態のＨＥＭＴ１００は、図１に示すように、ソース電極２２の下に低抵抗の第１のｎ型不純物領域３２、ドレイン電極２４の下に低抵抗の第２のｎ型不純物領域３４を備える。したがって、２ＤＥＧとソース電極２２、２ＤＥＧとドレイン電極２４との間の抵抗が低減する。よって、オン抵抗が低減する。
【０１１１】
また、図１０に示すように、一般にソース電極２２及びドレイン電極２４は、加工上の理由で、開口部の幅よりも幅の広いフリンジを備えている。図１０で、フリンジは第２の領域２２ｂ及び第２の領域２４ｂである。
【０１１２】
図１０に示すように、ＨＥＭＴのオフ時に空乏層がドレイン電極２４のフリンジの下まで延びると、フリンジと空乏層との間の電界により、電子がフリンジの下にトラップされる。トラップされた電子によるクーロン作用で２ＤＥＧが減少する、いわゆる電流コラプス状態となり、オン抵抗が増大し、信頼性が低下するおそれがある。
【０１１３】
本実施形態のＨＥＭＴ１００では、ドレイン電極２４の第２の領域２４ｂのゲート電極２０の側の端部（図１中のＥ）とチャネル層１４との間に第２のｎ型不純物領域３４が位置する。言い換えれば、ドレイン電極２４のフリンジの端部の直下に、第２のｎ型不純物領域３４が存在する。
【０１１４】
したがって、図１１に示すように、ＨＥＭＴ１００のオフ時の空乏層の伸びは、第２のｎ型不純物領域３４のゲート電極２０側の端部で終息し、ドレイン電極２４のフリンジの下までは伸びない。したがって、電子がフリンジの下にトラップされることが抑制される。よって、オン抵抗の増加が抑制され、ＨＥＭＴ１００の信頼性が向上する。
【０１１５】
そして、構造上、空乏層がドレイン電極２４へ到達しても、前述のようにオン抵抗の増加が抑制されるため、ゲート電極２０とドレイン電極２４との間の距離を狭めることが可能となる。したがって、ＨＥＭＴ１００のオン抵抗の低減が可能となる。また、チップサイズを縮小することが可能となり、ＨＥＭＴ１００の製造コストが低減できる。
【０１１６】
次に、本実施形態の製造方法の作用及び効果について説明する。
【０１１７】
窒化物半導体層をドライエッチングにより加工した場合、ドライエッチングに晒された窒化物半導体層の表面にダメージ層が形成される。ダメージ層とは、ドライエッチングにより生ずる、表面荒れや欠陥、窒化物半導体層の組成変化、エッチングガス成分の窒化物半導体層中への打ち込みや残留などである。
【０１１８】
窒化物半導体層にダメージ層が残存すると、デバイス特性の劣化が生じるおそれがある。例えば、ダメージ層に電荷がトラップされることにより、デバイス特性が変動する。このため、ダメージ層は除去することが望ましい。
【０１１９】
しかし、ダメージ層を除去する際に、ダメージ層の除去量がばらつくと、そのばらつきがデバイス特性を劣化させるおそれがある。例えば、本実施形態のｐ型層１８をエッチングする際に生ずるバリア層１６表面のダメージ層の除去を考える。この場合、ダメージ層の除去量がばらつくと、ダミージ層の除去の際にエッチングされるバリア層１６の膜厚がばらつく。バリア層１６の膜厚のばらつきは２ＤＥＧ密度のばらつき、すなわち、オン抵抗や閾値電圧のばらつきにつながる。
【０１２０】
本実施形態の製造方法では、バリア層１６表面のダメージ層を、水溶性反応層の形成、水溶性反応層の純水除去、酸性溶液又はアルカリ性溶液を用いた洗浄により除去する。このドライエッチング後の後処理により、バリア層１６表面のダメージ層を、制御性良く除去することが可能となる。例えば、ダメージ層の除去に伴うバリア層１６のエッチング量を２ｎｍ以下に抑制しつつ、十分なダメージ層の除去が可能となる。
【０１２１】
表１は、本実施形態の製造方法の効果を示す。窒化アルミニウムガリウム層のアルミニウムとガリウムの濃度比（Ａｌ／Ｇａ比）は、ドライエッチングのエッチングダメージにより変化する。表１には、比較例１としてドライエッチングに晒されていない窒化アルミニウムガリウム層のＡｌ／Ｇａ比、比較例２としてドライエッチング後に、本実施形態の後処理を行わない場合のＡｌ／Ｇａ比、実施例として本実施形態の後処理を行った場合のＡｌ／Ｇａ比を示す。
【０１２２】
【表１】
2018060847.tif 000003
【０１２３】
表１から明らかなように、実施例によれば、比較例２に比べＡｌ／Ｇａ比が比較例１に近く、Ａｌ／Ｇａ比が変化したダメージ層の除去が効果的に行われていることが分かる。また、実施例におけるダメージ層の除去に伴う窒化アルミニウムガリウム層のエッチング量は２ｎｍ以下である。
【０１２４】
本実施形態の製造方法によれば、ドライエッチング後の窒化物半導体層のダメージ層を少ないエッチング量で効果的に除去することが可能となる。したがって、ＨＥＭＴ１００の特性の劣化を抑制することが可能となる。
【０１２５】
なお、ダメージ層を効果的に除去する観点から、酸性溶液は、ｐＨ１以上ｐＨ４以下であることが望ましい。また、酸性溶液は、溶液中に塩酸、硫酸、フッ酸の少なくとも一つを含むことが望ましい。
【０１２６】
同様の観点から、アルカリ性溶液は、ｐＨ９以上ｐＨ１４以下であることが望ましい。また、アルカリ性溶液は、溶液中にアンモニア、水酸化テトラアンモニウム、メタノールアミン、トリエチレンテトラミン、コリンの少なくとも一つを含むことが望ましい。
【０１２７】
また、ダメージ層を効果的に除去する観点から、酸性溶液又はアルカリ性溶液は、酸化剤を含むことが望ましい。
【０１２８】
本実施形態によれば、低いオン抵抗とノーマリー・オフ動作の実現が可能なＨＥＭＴ１００及びその製造方法が提供される。また、信頼性の向上したＨＥＭＴ１００が実現される。また、チップサイズが縮小し、製造コストの低減したＨＥＭＴ１００が実現される。
【０１２９】
（第２の実施形態）
本実施形態の半導体装置は、ゲート絶縁層を備える点で第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については一部記述を省略する。
【０１３０】
図１２は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＩＩＩ−Ｖ族半導体を用いたＨＥＭＴである。
【０１３１】
図１２に示すように、ＨＥＭＴ２００（半導体装置）は、基板１０、バッファ層１２、チャネル層１４（第１の窒化物半導体層）、バリア層１６（第２の窒化物半導体層）、ゲート電極２０、ソース電極２２（第１の電極）、ドレイン電極２４（第２の電極）、第１の窒化アルミニウム層２６、第２の窒化アルミニウム層２８、ゲート絶縁層４０、第１のｎ型不純物領域３２、及び、第２のｎ型不純物領域３４（半導体領域）を備える。
【０１３２】
ゲート絶縁層４０は、バリア層１６とゲート電極２０との間に設けられる。ゲート絶縁層４０は、一部がバリア層１６に接して設けられる。また、ゲート絶縁層４０の別の一部は、第２の窒化アルミニウム層２８上に、第２の窒化アルミニウム層２８に接して設けられる。
【０１３３】
ゲート絶縁層４０は、ＨＥＭＴ２００のゲートリーク電流を抑制する。ゲート絶縁層４０は、例えば、酸化シリコンである。ゲート絶縁層４０の厚さは、例えば、５ｎｍ以上３０ｎｍ以下である。
【０１３４】
ゲート電極２０は、ゲート絶縁層４０上に設けられる。ゲート電極２０は、ソース電極２２とドレイン電極２４との間に設けられる。
【０１３５】
ゲート電極２０は、ゲートフィールドプレート構造を有する。すなわち、ゲート電極２０上部が、ドレイン電極２４に向かって延びる構造を有する。
【０１３６】
ゲート電極２０は、例えば、金属電極である。ゲート電極２０は、例えば、窒化チタンである。
【０１３７】
ドレイン電極２４の第２の領域２４ｂのゲート電極２０の側の端部（図１２中のＥ）とチャネル層１４との間に第２のｎ型不純物領域３４が位置する。言い換えれば、ゲート電極２０と第２の領域２４ｂとの水平方向の距離（図１２中のｄ１）は、ゲート電極２０と第２のｎ型不純物領域３４との水平方向の距離（図１２中のｄ２）よりも大きい。
【０１３８】
次に、本実施形態の半導体装置の製造方法の一例について説明する。図１３〜図２１は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置の模式断面図である。以下、第１の実施形態の製造方法と重複する内容については一部記述を省略する。
【０１３９】
まず、基板１０上に、例えば、エピタキシャル成長により、バッファ層１２、チャネル層１４、バリア層１６を成長させる（図１３）。
【０１４０】
次に、バリア層１６上に犠牲膜５２を形成する。犠牲膜５２は、例えば、酸化シリコンである。犠牲膜５２の膜厚は、例えば、１００ｎｍである。
【０１４１】
次に、第１のｎ型不純物領域３２及び第２のｎ型不純物領域３４を形成する（図１４）。第１のｎ型不純物領域３２及び第２のｎ型不純物領域３４は、例えば、例えば、フォトリソグラフィ法を用いたフォトレジストのパターニングとシリコンのイオン注入により行われる。シリコンイオンは、犠牲膜５２を通して、バリア層１６と、チャネル層１４の上部に導入される。
【０１４２】
次に、犠牲膜５２の一部を選択的に除去する（図１５）。犠牲膜５２は、例えば、フォトリソグラフィ法を用いたフォトレジストのパターニングとドライエッチングにより行われる。ドライエッチングは、例えば、ＩＣＰ−ＲＩＥにより行われる。
【０１４３】
次に、バリア層１６上に、第１の窒化アルミニウム層２６、第２の窒化アルミニウム層２８、及び、酸化アルミニウム層３０を形成する（図１６）。第１の窒化アルミニウム層２６、第２の窒化アルミニウム層２８、及び、酸化アルミニウム層３０は、例えば、ＡＬＤ法により連続して形成される。
【０１４４】
バリア層１６上に、まず、結晶質の第１の窒化アルミニウム層２６を形成する。第１の窒化アルミニウム層２６は、例えば、単結晶層である。次に、第１の窒化アルミニウム層２６上に、窒化アルミニウムの成膜条件を変えて、非晶質の第２の窒化アルミニウム層２８を形成する。例えば、第１の窒化アルミニウム層２６よりも低温で第２の窒化アルミニウム層２８を形成する。
【０１４５】
次に、犠牲膜５２をウェットエッチングにより除去する（図１７）。
【０１４６】
次に、バリア層１６、第１の窒化アルミニウム層２６、及び、第２の窒化アルミニウム層２８上にゲート絶縁層４０を形成する（図１８）。ゲート絶縁層４０は、例えば、酸化シリコンである。
【０１４７】
ゲート絶縁層４０は、例えば、ＡＬＤ法により形成される。ゲート絶縁層４０の膜厚は、例えば、２０ｎｍである。
【０１４８】
次に、ゲート絶縁層４０上に、ゲート電極２０となる金属膜５３を形成する（図１９）。金属膜５３は、例えば、窒化チタンである。金属膜５３は、例えば、スパッタ法により形成される。
【０１４９】
次に、金属膜５３を加工してゲート電極２０を形成する（図２０）。ゲート電極２０は、例えば、フォトリソグラフィ法を用いたフォトレジストのパターニングとドライエッチングにより形成される。
【０１５０】
次に、第１のｎ型不純物領域３２及び第２のｎ型不純物領域３４上の第１の窒化アルミニウム層２６、第２の窒化アルミニウム層２８、及び、ゲート絶縁層２０に開口部を形成する（図２１）。
【０１５１】
次に、開口部を含む領域にソース電極２２及びドレイン電極２４を形成する。ソース電極２２及びドレイン電極２４は、例えば、スパッタ法によるチタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）の積層膜の成膜、フォトリソグラフィ法を用いたフォトレジストのパターニング、及び、ドライエッチングにより形成される。
【０１５２】
以上の製造方法により、図１２に示すＨＥＭＴ２００が製造される。
【０１５３】
本実施形態によれば、第１の実施形態と同様、低いオン抵抗とノーマリー・オフ動作の実現が可能なＨＥＭＴ２００及びその製造方法が提供される。また、信頼性の向上したＨＥＭＴ２００が実現される。また、チップサイズが縮小し、製造コストの低減したＨＥＭＴ２００が実現される。さらに、ゲート絶縁層４０を設けることにより、ゲートリーク電流が抑制されたＨＥＭＴ２００が実現される。
【０１５４】
第１及び第２の実施形態では、窒化物半導体層の材料として窒化ガリウムや窒化アルミニウムガリウムを例に説明したが、例えば、インジウム（Ｉｎ）を含有する窒化インジウムガリウム、窒化インジウムアルミニウム、窒化インジウムアルミニウムガリウムを適用することも可能である。また、窒化物半導体層の材料として窒化アルミニウムを適用することも可能である。
【０１５５】
第１及び第２の実施形態では、ＨＥＭＴの構造としてｐ型層を有する接合ゲート構造のＨＥＭＴ、又は、ゲート絶縁層を有しバリア層が均一の膜厚のプレーナゲート構造のＨＥＭＴを例に説明したが、ショットキーゲート構造のＨＥＭＴ、チャネル層又はバリア層に設けられたリセス内にゲート電極を有するリセスゲート構造のＨＥＭＴなど、その他の構造のＨＥＭＴに本発明を適用することも可能である。
【０１５６】
また、第１の実施形態の製造方法では、バリア層上のｐ型層のドライエッチングを例に本発明の後処理を説明した。上記後処理は、例えば、リセスゲート構造を形成するためのリセスエッチングなど、窒化物半導体層の表面がドライエッチングに晒されるような工程であれば、その他のドライエッチングの後処理として適用可能である。
【０１５７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１５８】
１４      チャネル層（第１の窒化物半導体層）
１６      バリア層（第２の窒化物半導体層）
１８      ｐ型層（第３の窒化物半導体層）
２０      ゲート電極
２２      ソース電極（第１の電極）
２４      ドレイン電極（第２の電極）
２４ａ    第１の領域
２４ｂ    第２の領域
２６      第１の窒化アルミニウム層
２８      第２の窒化アルミニウム層
３４      第２のｎ型不純物領域（半導体領域）
４０      ゲート絶縁層
１００    ＨＥＭＴ（半導体装置）
２００    ＨＥＭＴ（半導体装置）
【図１】
2018060847.tif 000004
【図２】
2018060847.tif 000005
【図３】
2018060847.tif 000006
【図４】
2018060847.tif 000007
【図５】
2018060847.tif 000008
【図６】
2018060847.tif 000009
【図７】
2018060847.tif 000010
【図８】
2018060847.tif 000011
【図９】
2018060847.tif 000012
【図１０】
2018060847.tif 000013
【図１１】
2018060847.tif 000014
【図１２】
2018060847.tif 000015
【図１３】
2018060847.tif 000016
【図１４】
2018060847.tif 000017
【図１５】
2018060847.tif 000018
【図１６】
2018060847.tif 000019
【図１７】
2018060847.tif 000020
【図１８】
2018060847.tif 000021
【図１９】
2018060847.tif 000022
【図２０】
2018060847.tif 000023
【図２１】
2018060847.tif 000024