(57)【要約】【課題】消費電力の少ない半導体装置を提供する。【解決手段】半導体装置は、コントローラ、レジスタ、および画像処理部を有する。画像処理部は、画像データをフレームメモリから、パラメータをレジスタから取り込み、パラメータを使用して画像データを処理する機能を有する。フレームメモリは、画像データを電源供給が遮断されている状態で保持し、レジスタは、パラメータを電源供給が遮断されている状態で保持する機能を有する。コントローラは、レジスタ、フレームメモリ、および画像処理部に対する電源供給を制御する。レジスタは、第１および第２スキャンチェーンレジスタを有し、第１表示領域に対するパラメータを第１スキャンチェーンレジスタに、第２表示領域に対するパラメータを第２スキャンチェーンレジスタに格納する。パラメータの変更は、第１スキャンチェーンレジスタまたは第２スキャンチェーンレジスタのデータをロードすることで行われる。【選択図】図４
2018060197.tif 000002
【特許請求の範囲】
【請求項１】
第１コントローラと、
レジスタと、
フレームメモリと、
画像処理部と、を有し、
前記フレームメモリは、画像データを格納する機能を有し、
前記画像処理部は、前記画像データを処理する機能を有し、
前記レジスタは、前記画像処理部が処理を行うためのパラメータを格納する機能を有し、
前記フレームメモリは、前記フレームメモリへの電源供給が遮断されている状態で、前記画像データを保持する機能を備え、
前記レジスタは、前記レジスタへの電源供給が遮断されている状態で、前記パラメータを保持する機能を備え、
前記第１コントローラは、前記レジスタ、前記フレームメモリ、および前記画像処理部に対する電源供給を制御する機能を有し、
前記レジスタは、第１スキャンチェーンレジスタと、第２スキャンチェーンレジスタと、第１レジスタと、を有し、
前記第１スキャンチェーンレジスタは第２レジスタを有し、
前記第２スキャンチェーンレジスタは第３レジスタを有し、
前記第１レジスタには、前記第２レジスタから第１データが、および、前記第３レジスタから第２データが、出力され、
前記第１レジスタは、前記第１データと前記第２データの何れか一方を選択し、選択したデータを格納し、
前記第１レジスタは、格納しているデータを前記パラメータとして、前記画像処理部に出力し、
前記第２レジスタおよび前記第３レジスタは、それぞれ、保持回路を有し、
前記第２レジスタの前記保持回路は、前記第１データを格納する機能を有し、
前記第３レジスタの前記保持回路は、前記第２データを格納する機能を有し、
前記レジスタへの電源供給が遮断されている状態で、前記保持回路は格納したデータを保持する機能を備える、半導体装置。
【請求項２】
請求項１において、
表示装置を有し、
前記表示装置は、第１表示領域と、第２表示領域と、を有し、
前記画像処理部は、前記第１データを用いて、第１表示領域へ出力する画像データを処理し、
前記画像処理部は、前記第２データを用いて、第２表示領域へ出力する画像データを処理する機能を備える、半導体装置。
【請求項３】
請求項１または請求項２において、
前記保持回路は、第１トランジスタと、第１容量素子と、を有し、
前記第１トランジスタは前記第１容量素子の充放電を制御し、
前記第１トランジスタのチャネル形成領域は、金属酸化物を含む、半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記フレームメモリは、複数のメモリセルを有し、
前記メモリセルは、第２トランジスタと、第２容量素子と、を有し、
前記第２トランジスタは、前記第２容量素子の充放電を制御し、
前記第２トランジスタのチャネル形成領域は、金属酸化物を含む、半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
第２コントローラを有し、
前記第２コントローラは、タイミング信号を生成する機能を有し、
前記レジスタは、前記第２コントローラが前記タイミング信号を生成するためのパラメータを格納する機能を有する、半導体装置。
【請求項６】
請求項５において、
前記第１コントローラは、前記第２コントローラに対する電源供給を制御する機能を有する、半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
第３コントローラを有し、
前記第３コントローラは、光センサからの第１信号を受け取る機能と、前記第１信号をもとに前記画像処理部が処理を行うための第２信号を生成する機能と、を有する半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
外部装置から画像データおよびパラメータが入力されない場合、前記フレームメモリに格納された前記画像データ、および前記レジスタに格納された前記パラメータをもとに、静止画を表示するための第３信号を生成する機能を有する、半導体装置。
【請求項９】
請求項１乃至請求項８のいずれか一項において、
ソースドライバを有し、
前記ソースドライバは、前記画像処理部で処理された画像データをもとに、データ信号を生成する機能を有する、半導体装置。
【請求項１０】
請求項１乃至請求項８のいずれか一項において、
ソースドライバを有し、
前記ソースドライバは、前記画像処理部で処理された画像データをもとに、第１データ信号または第２データ信号を生成する機能を有し、
前記第１データ信号は、反射素子を駆動する機能を有し、
前記第２データ信号は、発光素子を駆動する機能を有する、半導体装置。
【請求項１１】
請求項９または請求項１０において、
前記第１コントローラは、前記ソースドライバに対する電源供給を制御する機能を有する、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一形態は、半導体装置に関する。
【０００２】
なお本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【０００３】
そのため、より具体的に本明細書等で開示する本発明の一形態の技術分野としては、半導体装置、表示装置、電子機器、それらの駆動方法、または、それらの製造方法を一例としてあげることができる。なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。
【背景技術】
【０００４】
可撓性を有する表示装置が実現されている。可撓性を有する表示装置は、折り畳むことによって複数の表示領域を有することができる。また、反射型素子と発光型素子を組み合わせた、表示装置が提案されている。明るい環境では反射型素子、暗い環境では発光型素子を用いることで、外光環境に依存しない良好な表示品質と、消費電力が少ない表示装置を提供することができる。
【０００５】
一方、酸化物半導体を用いたトランジスタはオフ電流が非常に小さいため、液晶ディスプレイや有機ＥＬディスプレイの画素に適用した場合、静止画を表示する際のリフレッシュ頻度を少なくし、消費電力を低減することができる。なお、本明細書等において、上述の表示装置の消費電力を低減する技術を、「アイドリングストップ」または「ＩＤＳ駆動」と呼称する。
【０００６】
また、オフ電流が小さいことを利用して、酸化物半導体を用いたトランジスタを不揮発性の記憶装置に用いた例が開示されている（特許文献１）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１１−１５１３８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
折り畳むことによって複数の表示領域を実現した表示装置は、それぞれの表示領域が異なる方向を向いている場合がある。表示領域の向きが異なると、それぞれの表示領域に入射する光が異なり、適切な輝度や色調といったパラメータも異なることになる。表示装置の使用者が、それぞれの表示領域のパラメータを設定することも可能であるが、表示領域の向きが異なるたびに設定し直す必要があった。
【０００９】
以上を鑑み、本発明の一形態は、複数の表示領域に対し、個別に適切な輝度や色調といったパラメータを設定できる仕組みを持った、半導体装置を提供することを課題の一つとする。また、本発明の一形態は、消費電力が低く、一部回路の電源供給を遮断しても表示品質に影響を及ぼさない仕組みを持った、半導体装置を提供することを課題の一つとする。
【００１０】
本発明の一形態は、新規な半導体装置を提供することを課題の一つとする。または、消費電力が低い新規な半導体装置を提供することを課題の一つとする。または、本発明の一形態は、新規な半導体装置を有する表示装置を提供することを課題の一つとする。または、本発明の一形態は、新規な半導体装置を有する表示装置を使用した、電子機器を提供することを課題の一つとする。
【００１１】
なお、本発明の一形態は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一つの課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１２】
本発明の一形態は、第１コントローラと、レジスタと、フレームメモリと、画像処理部と、を有する半導体装置である。フレームメモリは、画像データを格納する機能を有し、画像処理部は、画像データを処理する機能を有し、レジスタは、画像処理部が処理を行うためのパラメータを格納する機能を有する。フレームメモリは、フレームメモリへの電源供給が遮断されている状態で、画像データを保持する機能を有する。レジスタは、レジスタへの電源供給が遮断されている状態で、パラメータを保持する機能を有する。第１コントローラは、レジスタ、フレームメモリ、および画像処理部に対する電源供給を制御する機能を有する。レジスタは、第１スキャンチェーンレジスタと、第２スキャンチェーンレジスタと、第１レジスタと、を有し、第１スキャンチェーンレジスタは第２レジスタを有し、第２スキャンチェーンレジスタは第３レジスタを有する。第１レジスタには、第２レジスタから第１データが、および、第３レジスタから第２データが、出力され、第１レジスタは、第１データと第２データの何れか一方を選択し、選択したデータを格納し、第１レジスタは、格納しているデータをパラメータとして、画像処理部に出力する。第２レジスタおよび第３レジスタは、それぞれ、保持回路を有し、第２レジスタの保持回路は、第１データを格納する機能を有し、第３レジスタの保持回路は、第２データを格納する機能を有し、レジスタへの電源供給が遮断されている状態で、保持回路は格納したデータを保持する機能を有する。
【００１３】
また、本発明の一形態は、上記形態において、表示装置を有する半導体装置である。表示装置は、第１表示領域と、第２表示領域と、を有し、画像処理部は、第１データを用いて、第１表示領域へ出力する画像データを処理し、画像処理部は、第２データを用いて、第２表示領域へ出力する画像データを処理する機能を有する。
【００１４】
また、上記形態において、保持回路は、第１トランジスタと、第１容量素子と、を有し、第１トランジスタは第１容量素子の充放電を制御し、第１トランジスタのチャネル形成領域は、金属酸化物を含む。
【００１５】
また、上記形態において、フレームメモリは、複数のメモリセルを有し、メモリセルは、第２トランジスタと、第２容量素子と、を有し、第２トランジスタは、第２容量素子の充放電を制御し、第２トランジスタのチャネル形成領域は、金属酸化物を含む。
【００１６】
また、本発明の一形態は、上記形態において、第２コントローラを有する半導体装置である。第２コントローラは、タイミング信号を生成する機能を有し、レジスタは、第２コントローラがタイミング信号を生成するためのパラメータを格納する機能を有する。
【００１７】
また、上記形態において、第１コントローラは、第２コントローラに対する電源供給を制御する機能を有する。
【００１８】
また、本発明の一形態は、上記形態において、第３コントローラを有する半導体装置である。第３コントローラは、光センサからの第１信号を受け取る機能と、第１信号をもとに画像処理部が処理を行うための第２信号を生成する機能と、を有する。
【００１９】
また、上記形態において、外部装置から画像データおよびパラメータが入力されない場合、フレームメモリに格納された画像データ、およびレジスタに格納されたパラメータをもとに、静止画を表示するための第３信号を生成する機能を有する。
【００２０】
また、本発明の一形態は、上記形態において、ソースドライバを有する半導体装置である。ソースドライバは、画像処理部で処理された画像データをもとに、データ信号を生成する機能を有する。
【００２１】
また、上記形態において、ソースドライバは、画像処理部で処理された画像データをもとに、第１データ信号または第２データ信号を生成する機能を有し、第１データ信号は、反射素子を駆動する機能を有し、第２データ信号は、発光素子を駆動する機能を有する。
【００２２】
また、上記形態において、第１コントローラは、ソースドライバに対する電源供給を制御する機能を有する。
【発明の効果】
【００２３】
本発明の一形態は、新規な半導体装置を提供することができる。または、複数の表示領域に対応した、新規な半導体装置を提供することができる。または、消費電力が低い、新規な半導体装置を提供することができる。
【００２４】
または、本発明の一形態は、新規な半導体装置を有する、表示装置を提供することができる。または、本発明の一形態は、新規な半導体装置を有する表示装置を使用した、電子機器を提供することができる。
【００２５】
なお本発明の一形態の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一形態は、上記列挙した効果、および他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一形態は、場合によっては、上記列挙した効果を有さない場合もある。
【図面の簡単な説明】
【００２６】
【図１】電子機器の構成例を示す図。
【図２】表示装置の構成例を示す図。
【図３】タッチセンサユニットの構成例を示す図。
【図４】コントローラＩＣの構成例を示すブロック図。
【図５】パラメータを説明する図。
【図６】フレームメモリの構成例を示すブロック図。
【図７】Ａ：メモリセルアレイの構成例を示すブロック図。Ｂ：メモリセルの構成例を示す回路図。
【図８】レジスタの構成例を示すブロック図。
【図９】レジスタの構成例を示す回路図。
【図１０】レジスタの構成例を示す回路図。
【図１１】レジスタの動作例を示すタイミングチャート。
【図１２】コントローラＩＣの構成例を示すブロック図。
【図１３】表示装置の構成例を説明する断面図。
【図１４】表示装置の構成例を説明する断面図。
【図１５】表示装置の構成例を説明する断面図。
【図１６】試料のＸＲＤスペクトルの測定結果を説明する図。
【図１７】試料のＴＥＭ像、および電子線回折パターンを説明する図。
【図１８】試料のＥＤＸマッピングを説明する図。
【発明を実施するための形態】
【００２７】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。また、以下に示される複数の実施の形態は、適宜組み合わせることが可能である。
【００２８】
なお、実施の形態において説明する、コントローラＩＣは、チャネル形成領域にシリコンを有するトランジスタと、チャネル形成領域に酸化物半導体を有するトランジスタと、容量素子等によって、構成された半導体装置である。したがって、コントローラＩＣを半導体装置と言い換えることができる。
【００２９】
また、図面等において、大きさ、層の厚さ、領域等は、明瞭化のため誇張されている場合がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
【００３０】
また、図面等において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【００３１】
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００３２】
また、本明細書等において、「上」や「下」などの配置を示す用語は、構成要素の位置関係が、「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
【００３３】
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
【００３４】
また、本明細書等において、「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
【００３５】
また、本明細書等において、「電気的に接続」とは、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、容量素子、その他の各種機能を有する素子などが含まれる。
【００３６】
また、本明細書等において、「電圧」とは、ある電位と基準の電位（例えば、グラウンド電位）との電位差のことを示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換えることが可能である。
【００３７】
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む、少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域、またはドレイン電極）とソース（ソース端子、ソース領域、またはソース電極）の間にチャネル領域を有しており、チャネル領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
【００３８】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
【００３９】
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。つまり、ｎチャネル型のトランジスタのオフ電流とは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流、という場合がある。
【００４０】
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合がある。
【００４１】
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、トランジスタがオフ状態にあるときに、ソースとドレインの間に流れる電流を指す場合がある。
【００４２】
また、本明細書等において、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。また、ＯＳトランジスタ、またはＯＳ  ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
【００４３】
（実施の形態１）
本実施の形態では、半導体装置の一例として表示部を備える電子機器を説明する。
【００４４】
図１に電子機器の構成例を示す。図１に示す電子機器９００は、筐体９０１ａ、筐体９０１ｂ、ヒンジ９０３、表示部９０２、光センサ１４３ａ乃至１４３ｃ、光センサ１４４ａ乃至１４４ｃ等を有する。表示部９０２は、筐体９０１ａおよび筐体９０１ｂに、組み込まれている。
【００４５】
電子機器９００は、折り畳みが可能である。筐体９０１ａと筐体９０１ｂとは、ヒンジ９０３で回転可能な状態で連結されている。電子機器９００は、筐体９０１ａと筐体９０１ｂとが閉じた状態と、図１に示すように開いた状態と、に変形することができる。これにより、持ち運ぶ際には可搬性に優れ、使用するときには大きな表示領域により、視認性に優れる。
【００４６】
ヒンジ９０３は、筐体９０１ａと筐体９０１ｂとを開いたときに、これらの角度が所定の角度よりも大きい角度にならないように、ロック機構を有することが好ましい。例えば、ロックがかかる（それ以上に開かない）角度は、９０度以上１８０度未満であることが好ましく、代表的には、９０度、１２０度、１３５度、１５０度、または１７５度などとすることができる。これにより、利便性、安全性、及び信頼性を高めることができる。
【００４７】
表示部９０２はタッチパネルを具備する。表示部９０２を指やスタイラス等でタッチすることで、電子機器９００を操作することができる。
【００４８】
表示部９０２は、一つのフレキシブルディスプレイで構成されている。これにより、筐体９０１ａと筐体９０１ｂの間で途切れることのない連続した表示を行うことができる。なお、表示部９０２は、折り曲げ線９０４により、第１表示領域９０５ａと第２表示領域９０５ｂに分けられる。
【００４９】
以下では、表示部９０２を有する表示装置について説明する。特に、表示装置のコントローラＩＣについて説明する。
【００５０】
＜＜表示装置＞＞
図２は、表示装置の構成例を示す図である。表示装置１００は、表示ユニット１１０、タッチセンサユニット１２０を有する。
【００５１】
＜表示ユニット＞
表示ユニット１１０は、画素アレイ１１１、ゲートドライバ１１３、ゲートドライバ１１４、およびコントローラＩＣ１１５を有する。
【００５２】
画素アレイ１１１は、画像を表示できる領域を形成し、表示ユニット１１０が電子機器９００に組み込まれた場合、画素アレイ１１１は表示部９０２として機能する。画素アレイ１１１は、複数の画素１０を有し、それぞれの画素１０はトランジスタを用いて駆動されるアクティブ型の素子である。また、画素１０は、反射素子１０ａと発光素子１０ｂを有する。表示ユニット１１０のより具体的な構成例については、実施の形態２にて説明する。
【００５３】
ゲートドライバ１１３は、反射素子１０ａを選択するためのゲート線を駆動する機能を有し、ゲートドライバ１１４は、発光素子１０ｂを選択するためのゲート線を駆動する機能を有する。反射素子１０ａにデータ信号を供給するソース線を駆動するソースドライバ、および発光素子１０ｂにデータ信号を供給するソース線を駆動するソースドライバは、それぞれ、コントローラＩＣ１１５に設けられている。コントローラＩＣ１１５は、表示装置１００の動作を統括的に制御する機能を備える。コントローラＩＣ１１５の数は、画素アレイの画素数に応じて決定される。
【００５４】
図２の例では、画素アレイ１１１と共にゲートドライバ１１３、１１４が同一基板上に集積されている例を示しているが、ゲートドライバ１１３、１１４を専用ＩＣとすることもできる。あるいは、コントローラＩＣ１１５に、ゲートドライバ１１３またはゲートドライバ１１４を組み込んでもよい。
【００５５】
ここでは、コントローラＩＣ１１５の実装方式は、ＣＯＧ（Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）方式としているが、実装方式に特段の制約はなく、ＣＯＦ（Ｃｈｉｐ  ｏｎ  Ｆｌｅｘｉｂｌｅ）方式、ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方式などでもよい。タッチセンサユニット１２０のＩＣの実装方式についても同様である。
【００５６】
なお、画素１０に使用されるトランジスタはＯＳトランジスタであり、Ｓｉトランジスタに比べてオフ電流が低いトランジスタである。
【００５７】
ＯＳトランジスタは、チャネル形成領域に金属酸化物を有することが好ましい。また、ＯＳトランジスタに適用される金属酸化物は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含む酸化物であることが好ましい。
【００５８】
このような酸化物としては、Ｉｎ−Ｍ−Ｚｎ酸化物、Ｉｎ−Ｍ酸化物、Ｚｎ−Ｍ酸化物、Ｉｎ−Ｚｎ酸化物（元素Ｍは、例えば、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、スズ（Ｓｎ）、ホウ素（Ｂ）、シリコン（Ｓｉ）、チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、バナジウム（Ｖ）、ベリリウム（Ｂｅ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）またはタングステン（Ｗ）など）が代表的である。ＯＳトランジスタは、チャネル幅１μｍあたりのオフ電流を１ｙＡ／μｍ（ｙ；ヨクト、１０−２４）以上１ｚＡ／μｍ（ｚ；ゼプト、１０−２１）以下程度に低くすることができる。
【００５９】
また、ＯＳトランジスタにはＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ＯＳを用いることが好ましい。なお、ＣＡＣ−ＯＳの詳細については、実施の形態２で説明する。
【００６０】
もしくは、画素１０に使用されるトランジスタとして、オフ電流が低ければＯＳトランジスタを適用しないことができる。例えば、バンドギャップが大きい半導体を用いたトランジスタを適用してもよい。バンドギャップが大きい半導体とは、バンドギャップが２．２ｅＶ以上の半導体を指す場合がある。例えば、炭化ケイ素、窒化ガリウム、ダイヤモンドなどが挙げられる。
【００６１】
画素１０に、オフ電流が低いトランジスタを用いることで、表示画面を書き換える必要がない場合（すなわち静止画を表示する場合）、一時的にゲートドライバ１１３、１１４およびソースドライバを停止することができる（上述した、「アイドリングストップ」または「ＩＤＳ駆動」）。ＩＤＳ駆動によって、表示装置１００の消費電力を低減することができる。
【００６２】
＜タッチセンサユニット＞
図２に示す、タッチセンサユニット１２０は、センサアレイ１２１、および周辺回路１２５を有する。周辺回路１２５は、タッチセンサドライバ（以下、「ＴＳドライバ」と呼ぶ）１２６、センス回路１２７を有する。周辺回路１２５は、専用ＩＣで構成することができる。
【００６３】
センサアレイ１２１は、指やスタイラスなどで入力できる領域を形成し、タッチセンサユニット１２０が電子機器９００に組み込まれた場合、センサアレイ１２１は、表示部９０２におけるタッチパネルとして機能する。
【００６４】
図３に、タッチセンサユニット１２０の構成例を示す。ここでは、タッチセンサユニット１２０が、相互容量タッチセンサユニットである例を示す。センサアレイ１２１は、ｍ本（ｍは１以上の整数）の配線ＤＲＬ、ｎ本（ｎは１以上の整数）の配線ＳＮＬを有する。配線ＤＲＬはドライブ線であり、配線ＳＮＬはセンス線である。ここでは、第α（αは１以上ｍ以下の整数）番の配線ＤＲＬを配線ＤＲＬ＜α＞と呼び、第β（βは１以上ｎ以下の整数）番の配線ＳＮＬを配線ＳＮＬ＜β＞と呼ぶこととする。容量ＣＴαβは、配線ＤＲＬ＜α＞と配線ＳＮＬ＜β＞との間に形成される容量である。
【００６５】
ｍ本の配線ＤＲＬは、ＴＳドライバ１２６に電気的に接続されている。ＴＳドライバ１２６は配線ＤＲＬを駆動する機能を有する。ｎ本の配線ＳＮＬは、センス回路１２７に電気的に接続されている。センス回路１２７は配線ＳＮＬの信号を検出する機能を有する。ＴＳドライバ１２６によって配線ＤＲＬ＜α＞が駆動されているときの配線ＳＮＬ＜β＞の信号は、容量ＣＴαβの容量値の変化量の情報をもつ。ｎ本の配線ＳＮＬの信号を解析することで、タッチの有無、タッチ位置などの情報を得ることができる。
【００６６】
＜＜コントローラＩＣ＞＞
図４は、コントローラＩＣ１１５の構成例を示すブロック図である。コントローラＩＣ１１５は、インターフェース１５０、フレームメモリ１５１、デコーダ１５２、センサコントローラ１５３、コントローラ１５４、クロック生成回路１５５、画像処理部１６０、メモリ１７０、タイミングコントローラ１７３、レジスタ１７５、ソースドライバ１８０、およびタッチセンサコントローラ１８４を有する。
【００６７】
ソースドライバ１８０は、ソースドライバ１８１、１８２を有する。ソースドライバ１８１は、反射素子１０ａを駆動するためのドライバであり、ソースドライバ１８２は、発光素子１０ｂを駆動するためのドライバである。ここでは、反射素子１０ａとして液晶（ＬＣ）素子、発光素子１０ｂとして有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子である場合の、コントローラＩＣを説明する。
【００６８】
コントローラＩＣ１１５とホスト１４０との通信は、インターフェース１５０を介して行われる。ホスト１４０からは、画像データ、各種制御信号等がコントローラＩＣ１１５に送られる。また、コントローラＩＣ１１５からは、タッチセンサコントローラ１８４が取得したタッチ位置などの情報が、ホスト１４０に送られる。なお、コントローラＩＣ１１５が有するそれぞれの回路は、ホスト１４０の規格、表示装置１００の仕様等によって、適宜取捨される。
【００６９】
フレームメモリ１５１は、コントローラＩＣ１１５に入力された画像データを保存するためのメモリである。ホスト１４０から圧縮された画像データが送られる場合、フレームメモリ１５１は、圧縮された画像データを格納することができる。デコーダ１５２は、圧縮された画像データを伸長するための回路である。画像データを伸長する必要がない場合、デコーダ１５２は処理を行わない。または、デコーダ１５２を、フレームメモリ１５１とインターフェース１５０との間に、配置することもできる。
【００７０】
画像処理部１６０は、画像データに対して各種画像処理を行う機能を有する。例えば、画像処理部１６０は、ガンマ補正回路１６１、調光回路１６２、調色回路１６３、ＥＬ補正回路１６４を有する。
【００７１】
ＥＬ補正回路１６４は、ソースドライバ１８２に発光素子１０ｂを流れる電流を検出する電流検出回路を備えている場合、設けられる。ＥＬ補正回路１６４は、ソースドライバ１８２の電流検出回路から送信される信号に基づいて、発光素子１０ｂの輝度を調節する機能を有する。
【００７２】
画像処理部１６０で処理された画像データは、メモリ１７０を経て、ソースドライバ１８０に出力される。メモリ１７０は、画像データを一時的に格納するためのメモリである。ソースドライバ１８１、１８２は、それぞれ、入力された画像データを処理し、画素アレイ１１１のソース線に書き込む機能を有する。
【００７３】
タイミングコントローラ１７３は、ソースドライバ１８０、タッチセンサコントローラ１８４、表示ユニット１１０のゲートドライバ１１３、１１４で使用するタイミング信号を生成する機能を有する。
【００７４】
タッチセンサコントローラ１８４は、タッチセンサユニット１２０のＴＳドライバ１２６、センス回路１２７を制御する機能を有する。センス回路１２７で読み出されたタッチ情報を含む信号は、タッチセンサコントローラ１８４で処理され、インターフェース１５０を介して、ホスト１４０に送出される。ホスト１４０は、タッチ情報を反映した画像データを生成し、コントローラＩＣ１１５に送出する。なお、コントローラＩＣ１１５で、画像データにタッチ情報を反映する構成も可能である。
【００７５】
クロック生成回路１５５は、コントローラＩＣ１１５で使用されるクロック信号を生成する機能を有する。コントローラ１５４は、インターフェース１５０を介してホスト１４０から送られる各種制御信号を処理し、コントローラＩＣ１１５内の各種回路を制御する機能を有する。また、コントローラ１５４は、コントローラＩＣ１１５内の各種回路への電源供給を制御する機能を有する。以下、使われていない回路への電源供給を一時的に遮断することを、パワーゲーティングと呼ぶ。なお、図４において、クロック信号や電源供給線などは省略している。
【００７６】
レジスタ１７５は、コントローラＩＣ１１５の動作に用いられるデータを格納する。レジスタ１７５が格納するデータには、画像処理部１６０が補正処理を行うために使用するパラメータ、タイミングコントローラ１７３が各種タイミング信号の波形生成に用いるパラメータなどがある。レジスタ１７５は、複数のレジスタで構成されるスキャンチェーンレジスタを備える。
【００７７】
センサコントローラ１５３には、光センサ１４３ａ乃至１４３ｃ、光センサ１４４ａ乃至１４４ｃが電気的に接続されている。光センサ１４３ａ乃至１４３ｃ、および光センサ１４４ａ乃至１４４ｃは、光１４５を検知し、検知信号を生成する。センサコントローラ１５３は、検知信号を基に、制御信号を生成する。センサコントローラ１５３で生成される制御信号は、例えば、コントローラ１５４に出力される。
【００７８】
また、センサコントローラ１５３に、角度センサ１４６を電気的に接続してもよい。電子機器９００において、筐体９０１ａと筐体９０１ｂの角度を検知し、閉じた状態であれば、後述するパワーゲーティングを行うことができる。
【００７９】
本実施の形態において、電子機器９００は、６つの光センサ（光センサ１４３ａ乃至１４３ｃ、光センサ１４４ａ乃至１４４ｃ）を有するが、この限りではない。例えば、第１表示領域９０５ａに対し１つの光センサ、第２表示領域９０５ｂに対し１つの光センサ、を有してもよい。しかし、例えば、電子機器９００は折り畳みが可能であるため、筐体９０１ａと筐体９０１ｂとの角度によっては、第１表示領域９０５ａもしくは第２表示領域９０５ｂの一部が陰になってしまう場合がある。また、使用者が手で支えながら電子機器９００を使用する場合、使用者の手によって光１４５がさえぎられる場合がある。よって、１つの表示領域に対し、複数の光センサを有することが好ましい。
【００８０】
反射素子１０ａと発光素子１０ｂが同じ画像データを表示する場合、画像処理部１６０は、反射素子１０ａが表示する画像データと、発光素子１０ｂが表示する画像データとを、分けて作成する機能を有する。この場合、光センサ１４３ａ乃至１４３ｃ、および光センサ１４４ａ乃至１４４ｃを用いて測定した、光１４５の明るさに応じて、反射素子１０ａの反射強度および発光素子１０ｂの発光強度を調整することができる。ここでは、当該調整を調光、あるいは調光処理と呼ぶ。また、当該処理を実行する回路を調光回路と呼ぶ。
【００８１】
例えば、晴れの日の日中に外で表示装置１００を使用する場合、反射素子１０ａのみで十分な輝度が得られるときは、発光素子１０ｂを光らせる必要はない。これは、発光素子１０ｂで表示を行おうとしても、外光に負けて良好な表示が得られないからである。また、夜間や暗所で表示装置１００を使用する場合、発光素子１０ｂを光らせて表示を行う。
【００８２】
光１４５の明るさに応じて、画像処理部１６０は、反射素子１０ａのみで表示を行う画像データを作成、もしくは発光素子１０ｂのみで表示を行う画像データを作成、もしくは反射素子１０ａと発光素子１０ｂを組み合わせて表示を行う画像データを作成することができる。光１４５の明るい環境においても、暗い環境においても、表示装置１００は良好な表示を行うことができる。光１４５の明るい環境においては、発光素子１０ｂを光らせない、もしくは発光素子１０ｂの輝度を低くすることで、消費電力を低減することができる。
【００８３】
また、反射素子１０ａの表示に、発光素子１０ｂの表示を組み合わせることで、色調を補正することができる。このような色調補正のためには、光センサ１４３ａ乃至１４３ｃ、光センサ１４４ａ乃至１４４ｃ、およびセンサコントローラ１５３に、光１４５の色調を測定する機能を追加すればよい。例えば、夕暮れ時の赤みがかった環境において表示装置１００を使用する場合、反射素子１０ａによる表示のみではＢ（青）成分が足りないため、発光素子１０ｂのＢ（青）画素を発光することで、色調を補正することができる。ここでは、当該補正を調色、あるいは調色処理と呼ぶ。また、当該処理を実行する回路を調色回路と呼ぶ。
【００８４】
これらの調光処理、調色処理は、表示装置１００の使用者が設定した輝度、もしくは色度を中心に行ってもよい。なお、本実施の形態において、表示装置１００の使用者は、電子機器９００の使用者でもある。表示装置１００の使用者と、電子機器９００の使用者は、言い換えることができる。
【００８５】
画像処理部１６０は、表示装置１００の仕様によって、ＲＧＢ−ＲＧＢＷ変換回路など、他の処理回路を有してもよい。ＲＧＢ−ＲＧＢＷ変換回路とは、ＲＧＢ（赤、緑、青）画像データを、ＲＧＢＷ（赤、緑、青、白）画像データに変換する機能をもつ回路である。すなわち、表示装置１００がＲＧＢＷ４色の画素を有する場合、画像データ内のＷ（白）成分を、Ｗ（白）画素を用いて表示することで、消費電力を低減することができる。なお、表示装置１００がＲＧＢＹの４色の画素を有する場合、例えば、ＲＧＢ−ＲＧＢＹ（赤、緑、青、黄）変換回路を用いることができる。
【００８６】
また、反射素子１０ａと発光素子１０ｂは、異なる画像データを表示することができる。一般に、反射素子として適用できる液晶や電子ペーパー等は、動作速度が遅いものが多い（絵を表示するまでに時間を要する）。そのため、反射素子１０ａに背景となる静止画を表示し、発光素子１０ｂに動きのあるマウスポインタ等を表示することができる。静止画に対しては、前述したＩＤＳ駆動を行い、動画に対しては、発光素子１０ｂを光らせることで、表示装置１００は、なめらかな動画表示と低消費電力を両立することができる。この場合、フレームメモリ１５１には、反射素子１０ａと発光素子１０ｂ、それぞれに表示する画像データを保存する領域を設ければよい。
【００８７】
＜パラメータ＞
ガンマ補正、調光、調色などの画像補正処理は、入力の画像データＸに対して出力の補正データＹを作成する処理に相当する。画像処理部１６０が使用するパラメータは、画像データＸを、補正データＹに変換するためのパラメータである。
【００８８】
パラメータの設定方式には、テーブル方式、関数近似方式がある。図５（Ａ）に示すテーブル方式では、画像データＸｎに対して、補正データＹｎをパラメータとしてテーブルに格納される。テーブル方式では、当該テーブルに対応するパラメータを格納するレジスタを多数必要とするが、補正の自由度が高い。一方、あらかじめ経験的に画像データＸに対する補正データＹを決められる場合には、図５（Ｂ）のように、関数近似方式を採用する構成が有効である。ａ１、ａ２、ｂ２等がパラメータである。ここで、区間毎に線形近似する方法を示しているが、非線形関数で近似する方法も可能である。関数近似方式では、補正の自由度は低いが、関数を定義するパラメータを格納するレジスタが少なくて済む。
【００８９】
タイミングコントローラ１７３が使用するパラメータは、例えば、図５（Ｃ）に示すように、タイミングコントローラ１７３の生成信号が、基準信号に対して“Ｌ”（または“Ｈ”）となるタイミングを示すものである。パラメータＲａ（またはＲｂ）は、基準信号に対して“Ｌ”（または“Ｈ”）となるタイミングが、クロック何周期分であるかを示している。
【００９０】
上記、補正のためのパラメータは、レジスタ１７５に格納することができる。また、上記以外にレジスタ１７５に格納できるパラメータとしては、ＥＬ補正回路１６４のデータ、使用者が設定した表示装置１００の輝度、色調、省エネルギー設定（表示を暗くする、または表示を消す、までの時間）、タッチセンサコントローラ１８４の感度、また、折り曲げ線９０４の位置（第１表示領域９０５ａと第２表示領域９０５ｂの範囲）、などがある。
【００９１】
＜パワーゲーティング＞
コントローラ１５４は、ホスト１４０から送られる画像データに変化がない場合、コントローラＩＣ１１５内の一部回路をパワーゲーティングすることができる。具体的には、例えば、領域１９０内の回路（フレームメモリ１５１、デコーダ１５２、画像処理部１６０、メモリ１７０、タイミングコントローラ１７３、レジスタ１７５、ソースドライバ１８０）を指す。ホスト１４０から画像データに変化がないことを示す制御信号をコントローラＩＣ１１５に送信し、当該制御信号をコントローラ１５４で検出した場合にパワーゲーティングする構成が可能である。
【００９２】
領域１９０内の回路は、画像データに関する回路と、表示ユニット１１０を駆動するための回路であるため、画像データに変化がない場合は、一時的に領域１９０内の回路を停止することができる。なお、画像データに変化がない場合でも、画素１０に使用されるトランジスタがデータを保持できる時間（ＩＤＳ駆動が可能な時間）を考慮してもよい。例えば、コントローラ１５４にタイマ機能を組み込むことで、タイマで測定した時間に基づいて、領域１９０内の回路への電源供給を再開するタイミングを決定してもよい。
【００９３】
以下、フレームメモリ１５１、レジスタ１７５の具体的な回路構成を説明する。なお、パワーゲーティングすることができる回路として説明した領域１９０内の回路等は、この限りではない。コントローラＩＣ１１５の構成、ホスト１４０の規格、表示装置１００の仕様等によって、様々な組み合わせが考えられる。
【００９４】
＜フレームメモリ１５１＞
図６、図７を参照して、フレームメモリ１５１の構成例を説明する。
【００９５】
フレームメモリ１５１は、コントローラ１４０５、行回路１４１０、列回路１４１５、メモリセルおよびセンスアンプアレイ（以下、「ＭＣ−ＳＡアレイ」と呼ぶ）１４２０を有する。
【００９６】
行回路１４１０は、デコーダ１４１１、ワード線ドライバ回路１４１２、列セレクタ１４１３、センスアンプドライバ回路１４１４を有する。列回路１４１５は、グローバルセンスアンプアレイ１４１６、入出力回路１４１７を有する。グローバルセンスアンプアレイ１４１６は、複数のグローバルセンスアンプ１４４７を有する。ＭＣ−ＳＡアレイ１４２０は、メモリセルアレイ１４２２、センスアンプアレイ１４２３、グローバルビット線ＧＢＬＬ、ＧＢＬＲを有する。
【００９７】
（ＭＣ−ＳＡアレイ１４２０）
ＭＣ−ＳＡアレイ１４２０は、メモリセルアレイ１４２２をセンスアンプアレイ１４２３上に積層した積層構造をもつ。グローバルビット線ＧＢＬＬ、ＧＢＬＲは、メモリセルアレイ１４２２上に積層されている。フレームメモリ１５１では、ビット線の構造に、ローカルビット線とグローバルビット線とで階層化された階層ビット線構造が採用されている。
【００９８】
メモリセルアレイ１４２２は、Ｍ個（Ｍは２以上の整数）のローカルメモリセルアレイ１４２５＜０＞―１４２５＜Ｍ−１＞を有する。図７（Ａ）にローカルメモリセルアレイ１４２５の構成例を示す。ローカルメモリセルアレイ１４２５は、複数のメモリセル１４４５、複数のワード線ＷＬ、複数のビット線ＢＬＬ、ＢＬＲを有する。図７（Ａ）の例では、ローカルメモリセルアレイ１４２５の構造はオープンビット線型であるが、フォールデッドビット線型であってもよい。
【００９９】
図７（Ｂ）にメモリセル１４４５の回路構成例を示す。メモリセル１４４５は、トランジスタＭＷ１、容量素子ＣＷ１、ノードＢ１、Ｂ２を有する。トランジスタＭＷ１は、容量素子ＣＷ１の充放電を制御する機能をもつ。トランジスタＭＷ１のゲートはワード線ＷＬに電気的に接続され、第１端子はビット線ＢＬＬ（又はＢＬＲ）に電気的に接続され、第２端子は容量素子ＣＷ１の第１端子に電気的に接続されている。容量素子ＣＷ１の第２端子は、ノードＢ２に電気的に接続されている。ノードＢ２には、定電圧（例えば、低電源電圧）が入力される。
【０１００】
トランジスタＭＷ１は、バックゲートを備えており、バックゲートはノードＢ１に電気的に接続されている。そのため、ノードＢ１の電圧によって、トランジスタＭＷ１の閾値電圧を変更することができる。例えば、ノードＢ１の電圧は固定電圧（例えば、負の定電圧）であってもよいし、フレームメモリ１５１の動作に応じて、ノードＢ１の電圧を変化させてもよい。
【０１０１】
なお、トランジスタＭＷ１のバックゲートを、トランジスタＭＷ１のゲート、ソース、またはドレインに電気的に接続してもよい。あるいは、トランジスタＭＷ１にバックゲートを設けなくてもよい。
【０１０２】
ＯＳトランジスタはオフ電流が極めて小さいため、ＯＳトランジスタでメモリセル１４４５を構成することで、容量素子ＣＷ１から電荷がリークすることを抑えられるため、フレームメモリ１５１のリフレッシュ動作の頻度を低減できる。また、電源供給が遮断されても、フレームメモリ１５１は長時間画像データを保持することが可能である。また、ノードＢ１に負電位を入力することで、トランジスタＭＷ１の閾値電圧を正電位側にシフトさせることができ、メモリセル１４４５の保持時間を長くすることができる。
【０１０３】
ここでいう、オフ電流とは、トランジスタがオフ状態のときにソースとドレインとの間に流れる電流をいう。トランジスタがｎチャネル型である場合、例えば、しきい値電圧が０Ｖ乃至２Ｖ程度であれば、ソースに対するゲートの電圧が負の電圧であるときの、ソースとドレインとの間に流れる電流をオフ電流と呼ぶことができる。また、オフ電流が極めて小さいとは、例えば、チャネル幅１μｍあたりのオフ電流が１００ｚＡ（ｚ；ゼプト、１０−２１）以下であることをいう。オフ電流は小さいほど好ましいため、この規格化されたオフ電流が１０ｚＡ／μｍ以下、あるいは１ｚＡ／μｍ以下とすることが好ましく、１０ｙＡ／μｍ（ｙ；ヨクト、１０−２４）以下であることがより好ましい。
【０１０４】
センスアンプアレイ１４２３は、Ｍ個のローカルセンスアンプアレイ１４２６＜０＞―１４２６＜Ｍ−１＞を有する。ローカルセンスアンプアレイ１４２６は、１つのスイッチアレイ１４４４、複数のセンスアンプ１４４６を有する。センスアンプ１４４６には、ビット線対が電気的に接続されている。センスアンプ１４４６は、ビット線対をプリチャージする機能、ビット線対の電圧差を増幅する機能、この電圧差を保持する機能を有する。スイッチアレイ１４４４は、ビット線対を選択し、選択したビット線対とグローバルビット線対との間を導通状態にする機能を有する。
【０１０５】
ここで、ビット線対とは、センスアンプによって、同時に比較される２本のビット線のことをいう。グローバルビット線対とは、グローバルセンスアンプによって、同時に比較される２本のグローバルビット線のことをいう。ビット線対を一対のビット線と呼ぶことができ、グローバルビット線対を一対のグローバルビット線と呼ぶことができる。ここでは、ビット線ＢＬＬとビット線ＢＬＲが１組のビット線対を成す。グローバルビット線ＧＢＬＬとグローバルビット線ＧＢＬＲとが１組のグローバルビット線対をなす。以下、ビット線対（ＢＬＬ，ＢＬＲ）、グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）とも表す。
【０１０６】
（コントローラ１４０５）
コントローラ１４０５は、フレームメモリ１５１の動作全般を制御する機能を有する。コントローラ１４０５は、外部から入力されるコマンド信号を論理演算して、動作モードを決定する機能、決定した動作モードが実行されるように、行回路１４１０、列回路１４１５の制御信号を生成する機能、外部から入力されるアドレス信号を保持する機能、内部アドレス信号を生成する機能を有する。
【０１０７】
（行回路１４１０）
行回路１４１０は、ＭＣ−ＳＡアレイ１４２０を駆動する機能を有する。デコーダ１４１１はアドレス信号をデコードする機能を有する。ワード線ドライバ回路１４１２は、アクセス対象行のワード線ＷＬを選択する選択信号を生成する。
【０１０８】
列セレクタ１４１３、センスアンプドライバ回路１４１４はセンスアンプアレイ１４２３を駆動するための回路である。列セレクタ１４１３は、アクセス対象列のビット線を選択するための選択信号を生成する機能をもつ。列セレクタ１４１３の選択信号によって、各ローカルセンスアンプアレイ１４２６のスイッチアレイ１４４４が制御される。センスアンプドライバ回路１４１４の制御信号によって、複数のローカルセンスアンプアレイ１４２６は独立して駆動される。
【０１０９】
（列回路１４１５）
列回路１４１５は、データＷＤＡの入力を制御する機能、データＲＤＡの出力を制御する機能を有する。データＷＤＡは書き込みデータ信号であり、データＲＤＡは読み出しデータ信号である。
【０１１０】
グローバルセンスアンプ１４４７は、グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）に電気的に接続されている。グローバルセンスアンプ１４４７は、グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）間の電圧差を増幅する機能、この電圧差を保持する機能を有する。グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）へのデータの書き込み、および読み出しは、入出力回路１４１７によって行われる。
【０１１１】
フレームメモリ１５１の書き込み動作の概要を説明する。入出力回路１４１７によって、データがグローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）に書き込まれる。グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）のデータは、グローバルセンスアンプアレイ１４１６によって保持される。アドレス信号が指定するローカルセンスアンプアレイ１４２６のスイッチアレイ１４４４によって、グローバルビット線対のデータが、対象列のビット線対（ＢＬＬ，ＢＬＲ）に書き込まれる。ローカルセンスアンプアレイ１４２６は、書き込まれたデータを増幅し、保持する。指定されたローカルメモリセルアレイ１４２５では、行回路１４１０によって、対象行のワード線ＷＬが選択され、選択行のメモリセル１４４５にローカルセンスアンプアレイ１４２６の保持データが書き込まれる。
【０１１２】
フレームメモリ１５１の読み出し動作の概要を説明する。アドレス信号によって、ローカルメモリセルアレイ１４２５の１行が指定される。指定されたローカルメモリセルアレイ１４２５において、対象行のワード線ＷＬが選択状態となり、メモリセル１４４５のデータがビット線ＢＬＬ（またはＢＬＲ）に書き込まれる。ローカルセンスアンプアレイ１４２６によって、各列のビット線対（ＢＬＬ，ＢＬＲ）の電圧差がデータとして検出され、かつ保持される。スイッチアレイ１４４４によって、ローカルセンスアンプアレイ１４２６の保持データの内、アドレス信号が指定する列のデータが、グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）に書き込まれる。グローバルセンスアンプアレイ１４１６は、グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）のデータを検出し、保持する。グローバルセンスアンプアレイ１４１６の保持データは、入出力回路１４１７に出力される。以上で、読み出し動作が完了する。
【０１１３】
容量素子ＣＷ１の充放電によってデータを書き換えるため、フレームメモリ１５１には原理的には書き換え回数に制約はなく、かつ、低エネルギーで、データの書き込みおよび読み出しが可能である。また、メモリセル１４４５の回路構成が単純であるため、大容量化が容易である。
【０１１４】
トランジスタＭＷ１は、ＯＳトランジスタである。ＯＳトランジスタは、オフ電流が極めて小さいため、容量素子ＣＷ１から電荷がリークすることを抑えることができる。したがって、フレームメモリ１５１の保持時間は、ＤＲＡＭに比べて非常に長い。したがって、コントローラＩＣ１１５をパワーゲーティング時にはフレームメモリ１５１のバックアップ動作を行わなくてもよい。
【０１１５】
また、コントローラＩＣ１１５の通常動作時では、フレームメモリ１５１のリフレッシュの頻度を低減できるため、リフレッシュ動作に要する電力を削減できる。これは、コントローラＩＣ１１５の通常動作時の消費電力の低減につながる。
【０１１６】
ＭＣ−ＳＡアレイ１４２０が積層構造であることによって、フレームメモリ１５１の回路面積を縮小できるので、コントローラＩＣ１１５の小型化につながる。
【０１１７】
また、ＭＣ−ＳＡアレイ１４２０が積層構造であることによって、ローカルセンスアンプアレイ１４２６の長さと同程度の長さにビット線を短くすることができる。ビット線を短くすることで、ビット線容量が小さくなり、メモリセル１４４５の保持容量を低減することができる。また、ローカルセンスアンプアレイ１４２６にスイッチアレイ１４４４を設けることで、長いビット線の本数を減らすことができる。以上の理由から、フレームメモリ１５１のアクセス時に駆動する負荷が低減されるので、コントローラＩＣ１１５の消費エネルギーを低減できる。
【０１１８】
＜レジスタ１７５＞
図８乃至図１１を参照して、レジスタ１７５の構成例、動作例を説明する。
【０１１９】
図８は、レジスタ１７５の構成例を示すブロック図である。レジスタ１７５は、レジスタ部２３０、およびスキャンチェーンレジスタ部２３１、２３２を有する。スキャンチェーンレジスタ部２３１は、主に第１表示領域９０５ａに関するデータを格納する。スキャンチェーンレジスタ部２３２は、主に第２表示領域９０５ｂに関するデータを格納する。
【０１２０】
レジスタ部２３０は、複数のレジスタ２３５を有する。スキャンチェーンレジスタ部２３１は、複数のレジスタ２３６、ノードＳＣＩＮ１、ＳＣＯＴ１を有する。スキャンチェーンレジスタ部２３２は、複数のレジスタ２３７、ノードＳＣＩＮ２、ＳＣＯＴ２を有する。
【０１２１】
レジスタ２３６、２３７は、電源供給が遮断された状態でもデータが消失しない不揮発性レジスタである。レジスタ２３６、２３７を不揮発化するため、レジスタ２３６、２３７は、ＯＳトランジスタを用いた保持回路を備えている。
【０１２２】
他方、レジスタ２３５は揮発性レジスタである。レジスタ２３５の回路構成には特段の制約はなく、データを記憶することが可能な回路であればよく、ラッチ回路、フリップフロップ回路などで構成すればよい。画像処理部１６０、およびタイミングコントローラ１７３は、レジスタ部２３０にアクセスし、対応するレジスタ２３５からデータを取り込む。あるいは、画像処理部１６０、およびタイミングコントローラ１７３は、レジスタ部２３０から供給されるデータにしたがって、処理内容が制御される。
【０１２３】
レジスタ１７５に格納しているデータを更新する場合、まず、スキャンチェーンレジスタ部２３１、２３２のデータを変更する。スキャンチェーンレジスタ部２３１のデータを変更するには、スキャンクロック信号ＳＣＫ１をトグルさせながら、ノードＳＣＩＮ１よりデータを入力する。ノードＳＣＩＮ１より入力されたデータは、スキャンクロック信号ＳＣＫ１に従い、各レジスタ２３６のデータを更新する。最終段のレジスタ２３６は、ノードＳＣＯＴ１よりデータを出力する。同様に、スキャンチェーンレジスタ部２３２のデータを変更するには、スキャンクロック信号ＳＣＫ２をトグルさせながら、ノードＳＣＩＮ２よりデータを入力する。ノードＳＣＩＮ２より入力されたデータは、スキャンクロック信号ＳＣＫ２に従い、各レジスタ２３７のデータを更新する。最終段のレジスタ２３７は、ノードＳＣＯＴ２よりデータを出力する。
【０１２４】
ここで、ノードＳＣＩＮ１、ノードＳＣＩＮ２より入力されるデータは、電子機器９００もしくは表示装置１００の製造者が設定し、ホスト１４０から送信されるデータ、電子機器９００の使用者が設定し、ホスト１４０から送信されるデータ、または、センサコントローラ１５３で生成される制御信号に対応し、コントローラ１５４から送信されるデータなどである。
【０１２５】
スキャンチェーンレジスタ部２３１の各レジスタ２３６のデータを書き換えた後、各レジスタ２３６のデータを、レジスタ部２３０の各レジスタ２３５に一括してロードする。または、スキャンチェーンレジスタ部２３２の各レジスタ２３７のデータを書き換えた後、各レジスタ２３７のデータを、レジスタ部２３０の各レジスタ２３５に一括してロードする。
【０１２６】
また、画像処理部１６０は、第１表示領域９０５ａに表示する画像データを処理する場合、スキャンチェーンレジスタ部２３１のデータを必要とし、第２表示領域９０５ｂに表示する画像データを処理する場合、スキャンチェーンレジスタ部２３２のデータを必要とする。この場合、スキャンチェーンレジスタ部２３１、２３２のデータが変更されたか否かにかかわらず、スキャンチェーンレジスタ部２３１のデータをレジスタ部２３０に、または、スキャンチェーンレジスタ部２３２のデータをレジスタ部２３０に、ロードする。
【０１２７】
これにより、画像処理部１６０、およびタイミングコントローラ１７３等は、一括して更新されたデータを使用して、各種処理を行うことができる。データの更新に同時性が保たれるため、コントローラＩＣ１１５の安定した動作を実現できる。スキャンチェーンレジスタ部２３１、２３２とレジスタ部２３０とを備えることで、画像処理部１６０、およびタイミングコントローラ１７３が動作中でも、スキャンチェーンレジスタ部２３１、２３２のデータを更新することができる。
【０１２８】
コントローラＩＣ１１５のパワーゲーティング実行時には、レジスタ２３６、２３７において、保持回路にデータを格納（セーブ）してから電源供給を遮断する。電源復帰後、レジスタ２３６もしくはレジスタ２３７のデータを、レジスタ２３５に復帰（ロード）して通常動作を再開する。なお、レジスタ２３６もしくはレジスタ２３７に格納されているデータと、レジスタ２３５に格納されているデータとが整合しない場合は、レジスタ２３５のデータをレジスタ２３６もしくはレジスタ２３７にセーブした後、あらためて、レジスタ２３６、２３７の保持回路にデータを格納する構成が好ましい。データが整合しない場合としては、スキャンチェーンレジスタ部２３１、２３２のデータを変更している場合などが挙げられる。
【０１２９】
図９、図１０を用いて、レジスタ１７５の回路構成例を説明する。
【０１３０】
レジスタ部２３０は、Ｎ個（Ｎは２以上の整数）のレジスタ２３５を有する。レジスタ部２３０には、信号ＬＤＡ１、ＬＤＡ２が入力される。信号ＬＤＡ１、ＬＤＡ２は、データのロードを制御するための信号である。
【０１３１】
スキャンチェーンレジスタ部２３１、２３２は、それぞれ、Ｎ個のレジスタ２３６、２３７を有する。スキャンチェーンレジスタ部２３１には、スキャンクロック信号ＳＣＫ１、信号ＳＶＡ１、ＳＶＢ１、ＬＤＢ１が入力される。スキャンチェーンレジスタ部２３２には、スキャンクロック信号ＳＣＫ２、信号ＳＶＡ２、ＳＶＢ２、ＬＤＢ２が入力される。信号ＬＤＢ１、ＬＤＢ２はデータのロードを制御するための信号であり、信号ＳＶＡ１、ＳＶＡ２、ＳＶＢ１、ＳＶＢ２は、データのセーブを制御するための信号である。
【０１３２】
なお、本明細書において、複数のレジスタ２３５のうち１個を特定する必要があるときは、レジスタ２３５［１］等と表記する。また、レジスタ２３５と記載した場合は、任意のレジスタ２３５を指している。他の要素についても同様である。
【０１３３】
レジスタ２３５は、ラッチ回路３０、ＭＵＸ（マルチプレクサ）３１を有する。レジスタ２３６は、セレクタ４０、フリップフロップ回路４１、保持回路４２、ノードＳＤＩ１、ＳＤＯ１を有する。レジスタ２３７は、セレクタ４５、フリップフロップ回路４６、保持回路４７、ノードＳＤＩ２、ＳＤＯ２を有する。ノードＳＤＩ１、ＳＤＩ２はデータが入力されるノードであり、ノードＳＤＯ１、ＳＤＯ２はデータが出力されるノードである。
【０１３４】
＜レジスタ２３５＞
レジスタ２３５は揮発性レジスタである。ノードＱ、Ａは、ラッチ回路３０の出力ノードであり、論理が同じデータを出力する。ノードＱは、画像処理部１６０またはタイミングコントローラ１７３等に電気的に接続され、ノードＡは、レジスタ２３６、２３７に電気的に接続されている。ラッチ回路３０に特段の制約はなく、フリップフロップ回路など、他の回路を設けてもよい。
【０１３５】
ＭＵＸ３１は、ラッチ回路３０に入力するデータを選択する機能を有する。信号ＬＤＡ１、ＬＤＡ２は、ＭＵＸ３１の制御信号である。図９の例では、信号ＬＤＡ１が“Ｈ“であり、かつＬＤＡ２が”Ｌ“である場合、ノードＳＤＯ１のデータによってラッチ回路３０のデータが更新される。他方、信号ＬＤＡ１が“Ｌ“であり、かつＬＤＡ２が”Ｈ“である場合、ノードＳＤＯ２のデータによってラッチ回路３０のデータが更新される。
【０１３６】
レジスタ２３６、２３７は、不揮発性レジスタである。図１０を用いて、レジスタ２３６、２３７のより具体的な回路構成例を説明する。
【０１３７】
＜レジスタ２３６＞
レジスタ２３６において、セレクタ４０とフリップフロップ回路４１とで、スキャンフリップフロップ回路が構成されている。スキャンチェーンレジスタ部２３１がシフトレジスタとして動作する場合、レジスタ２３６は、ノードＳＤＩ１からデータを取り込み、ノードＳＤＯ１からデータを出力する。ノードＳＤＯ１のデータは、次段のレジスタ２３６のノードＳＤＩ１に入力される。
【０１３８】
信号ＳＶＡ１は、セレクタ４０の制御信号である。信号ＳＶＡ１が“Ｈ”である場合、セレクタ４０は、フリップフロップ回路４１の入力ノードと、レジスタ２３５のノードＡ間を導通し、信号ＳＶＡ１が“Ｌ”である場合、セレクタ４０はフリップフロップ回路４１の入力ノードと、ノードＳＤＩ１間を導通する。
【０１３９】
フリップフロップ回路４１は、図１０の回路構成に限定されず、様々なフリップフロップ回路を適用することができる。フリップフロップ回路４１のノードＮ１、ＮＢ１に、保持回路４２が電気的に接続されている。信号ＬＤＢ１、ＳＶＢ１は、保持回路４２の制御信号である。
【０１４０】
保持回路４２は、フリップフロップ回路４１が保持するデータを記憶するための回路であり、２個のメモリ回路４３、４４を有する。ここでは、メモリ回路４３、４４は３トランジスタ型のゲインセルで構成されている。メモリ回路４３は、トランジスタＭ１１乃至Ｍ１３、容量素子ＣＳ１、ノードＳＮ１を有し、メモリ回路４４は、トランジスタＭ１４乃至Ｍ１６、容量素子ＣＳ２、ノードＳＮ２を有する。ノードＳＮ１、ＳＮ２は、メモリ回路４３、４４の保持ノードである。
【０１４１】
メモリ回路４３は、ノードＮ１のデータをバックアップし、バックアップしたデータをノードＮＢ１にロードする機能を有し、メモリ回路４４は、ノードＮＢ１のデータをバックアップし、バックアップしたデータをノードＮ１にロードする機能を有する。信号ＳＶＢ１に従い、メモリ回路４３はノードＮ１のデータをノードＳＮ１に書き込み、メモリ回路４４はノードＮＢ１のデータをノードＳＮ２に書き込む。信号ＬＤＢ１に従い、メモリ回路４３はノードＳＮ１のデータをノードＮＢ１に書き込み、メモリ回路４４はノードＳＮ２のデータをノードＮ１に書き込む。
【０１４２】
トランジスタＭ１１、Ｍ１４がＯＳトランジスタであるので、保持回路４２は、電源供給が遮断された状態でも長時間データを保持することが可能である。レジスタ２３６において、トランジスタＭ１１、Ｍ１４以外のトランジスタは、Ｓｉトランジスタで構成してもよい。
【０１４３】
＜レジスタ２３７＞
レジスタ２３７の回路構成は、レジスタ２３６と同様のため、レジスタ２３７の詳細な説明はレジスタ２３６の説明を援用する。
【０１４４】
レジスタ２３７において、セレクタ４５とフリップフロップ回路４６とで、スキャンフリップフロップ回路が構成されている。セレクタ４５は、信号ＳＶＡ２に従い、ノードＡまたはノードＳＤＩ２の一方を選択し、選択したノードとフリップフロップ回路４６の入力ノード間を導通する。
【０１４５】
フリップフロップ回路４６のノードＮ２、ＮＢ２には、保持回路４７が電気的に接続されている。保持回路４７は、メモリ回路４８、４９を有する。メモリ回路４８は、トランジスタＭ２１乃至Ｍ２３、容量素子ＣＳ３、ノードＳＮ３を有する。メモリ回路４９は、トランジスタＭ２４乃至Ｍ２６、容量素子ＣＳ４、ノードＳＮ４を有する。メモリ回路４８は、信号ＳＶＢ２に従いフリップフロップ回路４６のデータを格納し、信号ＬＤＢ２に従い、保持しているデータをフリップフロップ回路４６にロードする。
【０１４６】
トランジスタＭ２１、Ｍ２４がＯＳトランジスタであるので、保持回路４７は、電源供給が遮断された状態でも長時間データを保持することが可能である。トランジスタＭ２１、トランジスタＭ２４は、トランジスタＭＷ１（図７（Ｂ））と同様にバックゲートを有するトランジスタであってもよい。トランジスタＭ１１、Ｍ１４についても同様である。
【０１４７】
レジスタ２３７において、トランジスタＭ２１、Ｍ２４以外のトランジスタは、Ｓｉトランジスタで構成してもよい。
【０１４８】
なお、図１０には、フリップフロップ回路４６の前段のインバータループの相補データを保持回路４７でバックアップする例を示している。フリップフロップ回路４６の後段のインバータループの相補データをバックアップできるように、保持回路４７を設けてもよい。これは、レジスタ２３６でも同様である。保持回路４２、４７をこのような構成とすることで、バックアップしたデータのロードが非同期で行えるため、高速なデータのロードができる。これにより、パワーゲーティング時に、コントローラＩＣ１１５を電源オフ状態から通常動作状態に復帰させる時間を短縮できる。
【０１４９】
＜レジスタ１７５の動作例＞
図１１を参照して、レジスタ１７５の動作例を説明する。図１１は、レジスタ１７５の動作例を示すタイミングチャートである。図１１において、Ｔ１、Ｔ２等は期間を表す。ＰＬＤＤはレジスタ１７５に電位ＶＤＤを供給する配線である。電位ＶＤＤは電源電位である。また、ノードＮ１等の波形において、ハッチングで示されている箇所は、論理が“Ｈ”か“Ｌ”か定まらない不定値であることを示している。
【０１５０】
期間Ｔ１では、スキャンチェーンレジスタ部２３１、２３２をスキャン動作させて、それぞれにデータを書き込んでいる。この間、信号ＳＶＡ１、ＳＶＡ２は“Ｌ”であり、スキャンクロック信号ＳＣＫ１、ＳＣＫ２はアクティブである。したがって、セレクタ４０によって、ノードＳＤＩ１とフリップフロップ回路４１の入力ノード間が導通され、セレクタ４５によって、ノードＳＤＩ２とフリップフロップ回路４６の入力ノード間が導通される。
【０１５１】
スキャンチェーンレジスタ部２３１のＮ段のレジスタ２３６にデータを書き込むため、スキャンクロック信号ＳＣＫ１に同期して、ノードＳＣＩＮ１のデータが更新される。レジスタ２３６［ｋ］（ｋは１以上Ｎ以下の整数）において、スキャンクロック信号ＳＣＫ１の立ち上がりエッジに同期して、ノードＳＤＯ１［ｋ］のデータが更新され、スキャンクロック信号ＳＣＫ１の立ち下がりエッジに同期して、ノードＳＤＯ１［ｋ］のデータによって、ノードＮ１［ｋ＋１］のデータが更新される。スキャンクロック信号ＳＣＫ１がトグルを繰り返すことで、ノードＳＣＩＮ１のデータが各段のレジスタ２３６をシフトしていく。
【０１５２】
スキャンチェーンレジスタ部２３２のシフト動作も、スキャンチェーンレジスタ部２３１と同様に実行される。スキャンクロック信号ＳＣＫ２の立ち上がりエッジに同期して、ノードＳＤＯ２のデータが更新される。
【０１５３】
期間Ｔ２では、レジスタ部２３０のデータの更新動作が行われる。信号ＬＤＡ１が“Ｈ”に遷移することで、ＭＵＸ３１［ｋ］によって、ノードＳＤＯ１［ｋ］とラッチ回路３０［ｋ］の入力ノード間が導通される。ラッチ回路３０［ｋ］は、レジスタ２３６［ｋ］が保持するデータＤｋを格納する。ノードＱ［ｋ］、Ａ［ｋ］からはデータＤｋが出力される。つまり、信号ＬＤＡ１を“Ｈ”にすることで、スキャンチェーンレジスタ部２３１が保持しているデータＤ１乃至ＤＮが、レジスタ部２３０に一括してロードされる。これにより、画像処理部１６０、およびタイミングコントローラ１７３が使用するパラメータなどを一括して変更することができる。
【０１５４】
スキャンチェーンレジスタ部２３２が保持しているデータによって、レジスタ部２３０のデータを更新する場合は、信号ＬＤＡ１を“Ｌ”に維持し、信号ＬＤＡ２を“Ｈ”にすればよい。
【０１５５】
なお、期間Ｔ２で、スキャンクロック信号ＳＣＫ１および信号ＳＶＡ１が“Ｌ”になることで、ノードＮ１［１］とノードＳＣＩＮ１間が導通されるため、ノードＮ１［１］の電位は、ノードＳＣＩＮ１の電位に応じて変化する。同様に、スキャンクロック信号ＳＣＫ２および信号ＳＶＡ２が“Ｌ”になることで、ノードＮ２［１］の電位は、ノードＳＣＩＮ２の電位に応じて変化する。
【０１５６】
期間Ｔ３では、レジスタ１７５は通常動作を行っている。ノードＱ［１］乃至Ｑ［Ｎ］から、期間Ｔ２で書き込まれたデータＤ１乃至ＤＮを出力する。この間、スキャンチェーンレジスタ部２３１をスキャン動作させて、スキャンチェーンレジスタ部２３１のデータ変更を行ってもよい。スキャンチェーンレジスタ部２３１のデータを変更した後、信号ＬＤＡ１を“Ｈ”にすることで、レジスタ部２３０のデータを書き換えてもよい。スキャンチェーンレジスタ部２３２についても同様である。
【０１５７】
期間Ｔ１０では、パワーゲーティング動作が行われる。パワーゲーティング動作は、レジスタ１７５のバックアップ動作、電源オフ動作、レジスタ１７５のリカバリ動作に大別される。
【０１５８】
期間Ｔ４では、レジスタ１７５のバックアップ動作が行われる。まず、信号ＳＶＡ１を“Ｈ”にし、その後、スキャンクロック信号ＳＣＫ１を“Ｈ”にすることで、レジスタ部２３０が格納しているデータＤ１乃至ＤＮを、スキャンチェーンレジスタ部２３１のフリップフロップ回路４１に書き込む。図１１の例では、信号の制御を簡単化するため、スキャンクロック信号ＳＣＫ２をスキャンクロック信号ＳＣＫ１と共に、“Ｈ”にしているが、“Ｌ”で維持してもよい。
【０１５９】
信号ＳＶＡ１が“Ｈ”になることで、セレクタ４０はラッチ回路３０のノードＡとフリップフロップ回路４１の入力ノード間を導通する。スキャンクロック信号ＳＣＫ１が“Ｌ”であるため、フリップフロップ回路４１のノードＮ１にノードＡのデータが書き込まれる。スキャンクロック信号ＳＣＫ１が“Ｈ”に遷移することで、ノードＮ１とノードＡ間が非導通状態になり、かつノードＮ１［１］とノードＳＣＩＮ１間が非導通状態になる。
【０１６０】
なお、レジスタ部２３０が格納しているデータが、スキャンチェーンレジスタ部２３２からロードされたデータである場合、レジスタ部２３０のデータはスキャンチェーンレジスタ部２３２でバックアップされる。この場合は、信号ＳＶＡ２を“Ｈ”にし、その後、スキャンクロック信号ＳＣＫ２を“Ｈ”にする。
【０１６１】
次に、スキャンチェーンレジスタ部２３１、２３２のバックアップ動作が行われる。この間、信号ＳＶＢ１、ＳＶＢ２を“Ｈ”にする。信号ＳＶＢ１が“Ｈ”になることで、フリップフロップ回路４１のノードＮ１、ＮＢ１のデータが保持回路４２のノードＳＮ１、ＳＮ２に書き込まれる。信号ＳＶＢ２が“Ｈ”になることで、フリップフロップ回路４６のノードＮ１、ＮＢ１のデータが保持回路４７のノードＳＮ３、ＳＮ４に書き込まれる。
【０１６２】
信号ＳＶＢ１、ＳＶＢ２を“Ｌ”にすることで、レジスタ１７５のバックアップ動作が終了する。
【０１６３】
期間Ｔ５は、電源オフ動作が行われる。配線ＰＬＤＤへの電位ＶＤＤの供給を停止する。配線ＰＬＤＤは徐々に放電される。配線ＰＬＤＤの電位が低下するため、ラッチ回路３０、フリップフロップ回路４１、４６のデータは消失するが、保持回路４２、４７のデータは消失しない。
【０１６４】
期間Ｔ６は、スキャンチェーンレジスタ部２３１、２３２のリカバリ動作が行われる。まず、配線ＰＬＤＤに電位ＶＤＤの供給を開始する。配線ＰＬＤＤの電位は上昇し、やがて電位ＶＤＤになる。
【０１６５】
次に、信号ＬＤＢ１、ＬＤＢ２を“Ｈ”にし、かつスキャンクロック信号ＳＣＫ１、ＳＣＫ２を１クロック入力する。信号ＬＤＢ１が“Ｈ”になることで、保持回路４２は、ノードＳＮ１、ＳＮ２のデータをフリップフロップ回路４１のノードＮ１、ＮＢ１に書き込む。スキャンクロック信号ＳＣＫ１の立ち上がりエッジに同期して、ノードＮ１のデータがノードＳＤＯ１に入力される。信号ＬＤＢ２が“Ｈ”になることで、保持回路４７は、ノードＳＮ３、ＳＮ４のデータを、フリップフロップ回路４６のノードＮ２、ＮＢ２に書き込む。スキャンクロック信号ＳＣＫ２の立ち上がりエッジに同期して、ノードＮ２のデータはノードＳＤＯ２に入力される。
【０１６６】
信号ＬＤＢ１、ＬＤＢ２を“Ｌ”にすることで、リカバリ動作が終了する。
【０１６７】
期間Ｔ７では、レジスタ部２３０のリカバリ動作が行われる。期間Ｔ３の状態にレジスタ部２３０を復帰させるため、信号ＬＤＡ１を“Ｈ”にする。期間Ｔ７のリカバリ動作は、期間Ｔ３のレジスタ部２３０のデータ更新動作と同じ動作であり、スキャンチェーンレジスタ部２３１が保持しているデータＤ１乃至ＤＮが、一括してレジスタ部２３０にロードされる。信号ＬＤＡ１を“Ｌ”にすることで、リカバリ動作が終了する。
【０１６８】
期間Ｔ８ではレジスタ１７５は通常動作を行い、ノードＱ［１］乃至Ｑ［Ｎ］から、期間Ｔ７で書き込まれたデータＤ１乃至ＤＮを出力する。
【０１６９】
＜＜動作例＞＞
表示装置１００に関するコントローラＩＣ１１５とレジスタ１７５の動作例について、出荷前と、表示装置１００を有する電子機器の起動時、および通常動作時に分けて説明する。
【０１７０】
＜出荷前＞
出荷前には、表示装置１００の仕様等に関するパラメータを、レジスタ１７５に格納する。これらのパラメータには、例えば、画素数、タッチセンサ数、タイミングコントローラ１７３が各種タイミング信号の波形生成に用いるパラメータ、折り曲げ線９０４の位置（第１表示領域９０５ａと第２表示領域９０５ｂの範囲）、ソースドライバ１８０に画素１０を流れる電流を検出する電流検出回路を備えている場合、ＥＬ補正回路１６４の補正データ等がある。これらのパラメータは、レジスタ１７５以外に、専用のＲＯＭを設けて格納してもよい。
【０１７１】
＜起動時＞
表示装置１００を有する電子機器９００の起動時には、使用者が設定したパラメータがホスト１４０より送られ、レジスタ１７５に格納される。これらのパラメータには、例えば、表示の輝度や色調、タッチセンサの感度、省エネルギー設定（表示を暗くする、または表示を消す、までの時間）、また、ガンマ補正のカーブやテーブル等がある。なお、当該パラメータをレジスタ１７５に格納する際、コントローラ１５４からレジスタ１７５に、スキャンクロック信号と、スキャンクロック信号に同期した当該パラメータに相当するデータが送信される。
【０１７２】
＜通常動作＞
通常動作時には、使用者が設定を変更する際、パラメータがホスト１４０より送られ、レジスタ１７５に格納される。変更されるパラメータは、電子機器９００の起動時と同様であるため、説明を援用する。
【０１７３】
また、コントローラ１５４は、センサコントローラ１５３より送られる、光センサ１４３ａ乃至１４３ｃ、光センサ１４４ａ乃至１４４ｃ、または角度センサ１４６の信号をモニタしている。例えば、コントローラ１５４は、使用者が設定した輝度や色調のパラメータと、光センサ１４３ａ乃至１４３ｃの信号を計算し、得られたデータをスキャンチェーンレジスタ部２３１に格納する。前記データは、画像処理部１６０が第１表示領域９０５ａに表示する画像データを処理する際、スキャンチェーンレジスタ部２３１からレジスタ部２３０へロードされ、画像処理部１６０の処理内容が制御される。
【０１７４】
同様に、例えば、コントローラ１５４は、使用者が設定した輝度や色調のパラメータと、光センサ１４４ａ乃至１４４ｃの信号を計算し、得られたデータをスキャンチェーンレジスタ部２３２に格納する。前記データは、画像処理部１６０が第２表示領域９０５ｂに表示する画像データを処理する際、スキャンチェーンレジスタ部２３２からレジスタ部２３０へロードされ、画像処理部１６０の処理内容が制御される。
【０１７５】
このように、折り畳みが可能な電子機器の場合、第１表示領域９０５ａと第２表示領域９０５ｂの向きが異なり、光１４５の当たり方が異なる場合があるが、第１表示領域９０５ａと第２表示領域９０５ｂのそれぞれにおいて、適切な輝度や色調とすることができる。
【０１７６】
以下、通常動作を、動画等を表示している状態、静止画を表示中でＩＤＳ駆動が可能な状態、表示を行わない状態等に分けて説明する。
【０１７７】
動画等を表示している状態は、画像処理部１６０、およびタイミングコントローラ１７３等は動作中であるが、レジスタ１７５のデータ変更は、スキャンチェーンレジスタ部２３１、２３２に対して行われるため、画像処理部１６０等への影響はない。スキャンチェーンレジスタ部２３１、２３２のデータ変更が終わった後、スキャンチェーンレジスタ部２３１、２３２のデータをレジスタ部２３０へ一括してロードすることで、レジスタ１７５のデータ変更が完了する。また、画像処理部１６０等は当該データに対応した動作に切り替わる。
【０１７８】
静止画を表示中でＩＤＳ駆動が可能な状態では、レジスタ１７５は、例えば、領域１９０内の他の回路と同様、パワーゲーティングすることができる。この場合、パワーゲーティングの前に、スキャンチェーンレジスタ部２３１、２３２が有するレジスタ２３６、２３７内では、信号ＳＶＢ１、ＳＶＢ２に従い、フリップフロップ回路４１および４６が保持するデータを、保持回路４２および４７に格納する作業が行われる。
【０１７９】
パワーゲーティングから復帰する際は、信号ＬＤＢ１、ＬＤＢ２に従い、保持回路４２および４７が保持しているデータをフリップフロップ回路４１および４６にロードし、信号ＬＤＡ１に従い、フリップフロップ回路４１のデータをレジスタ部２３０にロードする。または、信号ＬＤＡ２に従い、フリップフロップ回路４６のデータをレジスタ部２３０にロードする。
【０１８０】
このようにして、パワーゲーティング前と同じ状態で、レジスタ１７５のデータは有効となる。なお、パワーゲーティングの状態であっても、ホスト１４０よりレジスタ１７５のパラメータ変更要求があった場合、レジスタ１７５のパワーゲーティングを解除し、パラメータを変更することができる。
【０１８１】
表示を行わない状態では、例えば、領域１９０内の回路（レジスタ１７５を含む）は、パワーゲーティングすることができる。この場合、ホスト１４０も停止することがあるが、フレームメモリ１５１およびレジスタ１７５は不揮発性であるので、パワーゲーティングから復帰する際には、ホスト１４０の復帰を待たずに、パワーゲーティング前の表示（静止画）を行うことができる。
【０１８２】
例えば、電子機器９００に角度センサ１４６を適用する場合、角度センサ１４６の信号によって、電子機器９００が折りたたまれ、表示装置１００の表示面が使用されないことが検出されたとき、領域１９０内の回路に加えて、センサコントローラ１５３、およびタッチセンサコントローラ１８４等をパワーゲーティングすることができる。
【０１８３】
電子機器９００が折りたたまれたとき、ホスト１４０の規格によっては、ホスト１４０が停止する場合がある。ホスト１４０が停止した状態で、電子機器９００が再び展開されても、フレームメモリ１５１およびレジスタ１７５は不揮発性であるので、ホスト１４０から画像データ、各種制御信号等が送られる前に、フレームメモリ１５１内の画像データを表示することができる。
【０１８４】
このように、レジスタ１７５はスキャンチェーンレジスタ部２３１、２３２とレジスタ部２３０を有し、スキャンチェーンレジスタ部２３１、２３２に対してデータ変更を行うことで、画像処理部１６０およびタイミングコントローラ１７３等へ影響を与えることなく、スムーズなデータ変更を行うことができる。また、スキャンチェーンレジスタ部２３１、２３２の各レジスタ２３６、２３７は、保持回路４２、４７を有し、パワーゲーティング状態への移行と復帰を円滑に行うことができる。
【０１８５】
＜コントローラＩＣの他の構成例＞
以下に、コントローラＩＣの他の構成例を説明する。
【０１８６】
図１２に、ソースドライバを内蔵しないコントローラＩＣの構成例を示す。図１２に示すコントローラＩＣ１１７は、コントローラＩＣ１１５の変形例であり、領域１９１を有する。コントローラ１５４は、領域１９１内の回路への電源供給を制御する。
【０１８７】
コントローラＩＣ１１７には、ソースドライバ１８０が設けられていない。そのため、表示ユニット１１０は、ソースドライバＩＣ１８６を有する。ソースドライバＩＣ１８６の数は、画素アレイ１１１の画素数に応じて決定される。
【０１８８】
ソースドライバの構成はこれに限定されない。ゲートドライバ１１３、１１４と同様に、画素アレイ１１１の基板上にソースドライバを作製してもよい。また、コントローラＩＣ１１７に、ＴＳドライバ１２６およびセンス回路１２７の一方または双方を設けてもよい。コントローラＩＣ１１５も同様である。
【０１８９】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
【０１９０】
（実施の形態２）
本実施の形態では、表示ユニット１１０の構成例について、断面図を用いて説明する。
【０１９１】
＜断面構成例１＞
図１３に、ゲートドライバ１１３、１１４を含む領域の一部、および画素アレイ１１１を含む領域の一部をそれぞれ切断したときの断面の一例を示す。
【０１９２】
表示ユニットは、基板３５１と基板３６１の間に、絶縁層２２０を有する。また基板３５１と絶縁層２２０の間に、発光素子３６０、トランジスタ２０１、トランジスタ２０５、トランジスタ２０６、着色層１３４等を有する。また絶縁層２２０と基板３６１の間に、液晶素子３４０、着色層１３５等を有する。また基板３６１と絶縁層２２０は接着層１６８を介して接着され、基板３５１と絶縁層２２０は接着層１６９を介して接着されている。
【０１９３】
着色層１３４には、赤色（Ｒ）、緑色（Ｇ）、または青色（Ｂ）等を透過する、原色系のカラーフィルタを用いることができる。一方、着色層１３５には、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）等を透過する、補色系のカラーフィルタを用いることができる。
【０１９４】
トランジスタ２０６は、液晶素子３４０と電気的に接続し、トランジスタ２０５は、発光素子３６０と電気的に接続する。トランジスタ２０５とトランジスタ２０６は、いずれも絶縁層２２０の基板３５１側の面上に形成されているため、これらを同一の工程を用いて作製することができる。
【０１９５】
基板３６１には、着色層１３５、遮光層１３６、絶縁層２１８、および液晶素子３４０の共通電極として機能する導電層３１３、配向膜１３３ｂ、絶縁層１１８等が設けられている。絶縁層１１８は、液晶素子３４０のセルギャップを保持するためのスペーサとして機能する。
【０１９６】
絶縁層２２０の基板３５１側には、絶縁層２１１、絶縁層２１２、絶縁層２１３、絶縁層２１４、絶縁層２１５等の絶縁層が設けられている。絶縁層２１１は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁層２１２、絶縁層２１３、および絶縁層２１４は、各トランジスタを覆って設けられている。また絶縁層２１４を覆って絶縁層２１５が設けられている。絶縁層２１４および絶縁層２１５は、平坦化層としての機能を有する。なお、ここではトランジスタ等を覆う絶縁層として、絶縁層２１２、絶縁層２１３、絶縁層２１４の３層を有する場合について示しているが、これに限られず４層以上であってもよいし、単層、または２層であってもよい。また平坦化層として機能する絶縁層２１４は、不要であれば設けなくてもよい。
【０１９７】
また、トランジスタ２０１、トランジスタ２０５、およびトランジスタ２０６は、一部がゲートとして機能する導電層２２１、一部がソースまたはドレインとして機能する導電層２２２、半導体層２３９を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。
【０１９８】
液晶素子３４０は反射型の液晶素子である。液晶素子３４０は、導電層３１１ａ、液晶３１２、導電層３１３が積層された積層構造を有する。また、導電層３１１ａの基板３５１側に接して、可視光を反射する導電層３１１ｂが設けられている。導電層３１１ｂは開口２５１を有する。また、導電層３１１ａおよび導電層３１３は可視光を透過する材料を含む。また、液晶３１２と導電層３１１ａの間に配向膜１３３ａが設けられ、液晶３１２と導電層３１３の間に配向膜１３３ｂが設けられている。また、基板３６１の外側の面には、偏光板１３０を有する。
【０１９９】
液晶素子３４０において、導電層３１１ｂは可視光を反射する機能を有し、導電層３１３は可視光を透過する機能を有する。基板３６１側から入射した光は、偏光板１３０により偏光され、導電層３１３、液晶３１２を透過し、導電層３１１ｂで反射する。そして、液晶３１２および導電層３１３を再度透過して、偏光板１３０に達する。このとき、導電層３１１ｂと導電層３１３の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板１３０を介して射出される光の強度を制御することができる。また光は着色層１３５によって特定の波長領域以外の光が吸収されることにより、取り出される光は、例えば赤色を呈する光となる。
【０２００】
発光素子３６０は、ボトムエミッション型の発光素子である。発光素子３６０は、絶縁層２２０側から導電層１９９、ＥＬ層１９２、および導電層１９３ｂの順に積層された積層構造を有する。また導電層１９３ｂを覆って導電層１９３ａが設けられている。導電層１９３ｂは可視光を反射する材料を含み、導電層１９９および導電層１９３ａは可視光を透過する材料を含む。発光素子３６０が発する光は、着色層１３４、絶縁層２２０、開口２５１、導電層３１３等を介して、基板３６１側に射出される。
【０２０１】
ここで、図１３に示すように、開口２５１には可視光を透過する導電層３１１ａが設けられていることが好ましい。これにより、開口２５１と重なる領域においてもそれ以外の領域と同様に液晶３１２が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図しない光が漏れてしまうことを抑制できる。
【０２０２】
ここで、基板３６１の外側の面に配置する偏光板１３０として直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。これにより、外光反射を抑制することができる。また、外光反射を抑制するために光拡散板を設けてもよい。また、偏光板の種類に応じて、液晶素子３４０に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。
【０２０３】
導電層１９９の端部を覆う絶縁層２１６上には、絶縁層２１７が設けられている。絶縁層２１７は、絶縁層２２０と基板３５１が必要以上に接近することを抑制するスペーサとしての機能を有する。またＥＬ層１９２や導電層１９３ａを遮蔽マスク（メタルマスク）を用いて形成する場合には、当該遮蔽マスクが被形成面に接触することを抑制する機能を有していてもよい。なお、絶縁層２１７は不要であれば設けなくてもよい。
【０２０４】
トランジスタ２０５のソースまたはドレインの一方は、導電層２２４を介して発光素子３６０の導電層１９９と電気的に接続されている。
【０２０５】
トランジスタ２０６のソースまたはドレインの一方は、接続部２０７を介して導電層３１１ｂと電気的に接続されている。導電層３１１ｂと導電層３１１ａは接して設けられ、これらは電気的に接続されている。ここで、接続部２０７は、絶縁層２２０に設けられた開口を介して、絶縁層２２０の両面に設けられる導電層同士を接続する部分である。
【０２０６】
基板３５１と基板３６１が重ならない領域には、接続部２０４が設けられている。接続部２０４は、接続層２４２を介してＦＰＣ３７２と電気的に接続されている。接続部２０４は接続部２０７と同様の構成を有している。接続部２０４の上面は、導電層３１１ａと同一の導電膜を加工して得られた導電層が露出している。これにより、接続部２０４とＦＰＣ３７２とを接続層２４２を介して電気的に接続することができる。
【０２０７】
接着層１６８が設けられる一部の領域には、接続部２５２が設けられている。接続部２５２において、導電層３１１ａと同一の導電膜を加工して得られた導電層と、導電層３１３の一部が、接続体２４３により電気的に接続されている。したがって、基板３６１側に形成された導電層３１３に、基板３５１側に接続されたＦＰＣ３７２から入力される信号または電位を、接続部２５２を介して供給することができる。
【０２０８】
接続体２４３としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体２４３として、弾性変形、または塑性変形する材料を用いることが好ましい。このとき導電性の粒子である接続体２４３は、図１３に示すように上下方向に潰れた形状となる場合がある。こうすることで、接続体２４３と、これと電気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの不具合の発生を抑制することができる。
【０２０９】
接続体２４３は、接着層１６８に覆われるように配置することが好ましい。例えば硬化前の接着層１６８に接続体２４３を散布すればよい。
【０２１０】
図１３では、回路３６４の例としてトランジスタ２０１が設けられている例を示している。
【０２１１】
図１３では、トランジスタ２０１およびトランジスタ２０５の例として、チャネルが形成される半導体層２３９を２つのゲートで挟持する構成が適用されている。一方のゲートは導電層２２１により、他方のゲートは絶縁層２１２を介して半導体層２３９と重なる導電層２２３により構成されている。このような構成とすることで、トランジスタのしきい値電圧を制御することができる。このとき、２つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示ユニットを大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。
【０２１２】
なお、回路３６４が有するトランジスタと、表示部３６２が有するトランジスタは、同じ構造であってもよい。また回路３６４が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示部３６２が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。
【０２１３】
各トランジスタを覆う絶縁層２１２、絶縁層２１３のうち少なくとも一方は、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁層２１２または絶縁層２１３はバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示ユニットを実現できる。
【０２１４】
基板３６１側において、着色層１３５、遮光層１３６を覆って絶縁層２１８が設けられている。絶縁層２１８は、平坦化層としての機能を有していてもよい。絶縁層２１８により、導電層３１３の表面を概略平坦にできるため、液晶３１２の配向状態を均一にできる。
【０２１５】
＜断面構成例２＞
また、本発明の一態様の表示ユニットは、図１４に示すように、画素に設けられる第１のトランジスタと、第２のトランジスタが重なる領域を有する構成であってもよい。このような構成とすることで、一画素あたりの面積を小さくすることができ、高精細な画像が表示できる画素密度の高い表示ユニットを形成することができる。
【０２１６】
例えば、発光素子３６０を駆動するためのトランジスタであるトランジスタ２０５と、トランジスタ２０８が重なる領域を有するように構成することができる。または、液晶素子３４０を駆動するためのトランジスタ２０６と、トランジスタ２０５およびトランジスタ２０８の一方が重なる領域を有するように構成であってもよい。
【０２１７】
＜断面構成例３＞
また、本発明の一態様の表示ユニットは、図１５に示すように、表示ユニット３００ａと表示ユニット３００ｂが接着層５０を介して貼り合わされた構成であってもよい。表示ユニット３００ａは、表示部３６２ａに液晶素子３４０およびトランジスタ２０６を有し、表示部３６２ａを駆動する回路３６４ａにトランジスタ２０１ａを有する。表示ユニット３００ｂは、表示部３６２ｂに発光素子３６０およびトランジスタ２０５、２０８を有し、表示部３６２ｂを駆動する回路３６４ｂにトランジスタ２０１ｂを有する。
【０２１８】
このような構成とすることで、表示ユニット３００ａおよび表示ユニット３００ｂのそれぞれに適した作製工程を用いることができ、製品歩留りを向上させることができる。
【０２１９】
［各構成要素について］
以下では、上記に示す各構成要素について説明する。
【０２２０】
＜基板＞
表示ユニットが有する基板には、平坦面を有する材料を用いることができる。表示素子からの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セラミック、サファイヤ、有機樹脂などの材料を用いることができる。
【０２２１】
厚さの薄い基板を用いることで、表示ユニットの軽量化、薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示ユニットを実現できる。
【０２２２】
また、発光を取り出さない側の基板は、透光性を有していなくてもよいため、上記に挙げた基板の他に、金属基板等を用いることもできる。金属基板は熱伝導性が高く、基板全体に熱を容易に伝導できるため、表示ユニットの局所的な温度上昇を抑制することができ、好ましい。可撓性や曲げ性を得るためには、金属基板の厚さは、１０μｍ以上２００μｍ以下が好ましく、２０μｍ以上５０μｍ以下であることがより好ましい。
【０２２３】
金属基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニッケル等の金属、もしくはアルミニウム合金またはステンレス等の合金などを好適に用いることができる。
【０２２４】
また、金属基板の表面を酸化する、または表面に絶縁膜を形成するなどにより、絶縁処理が施された基板を用いてもよい。例えば、スピンコート法やディップ法などの塗布法、電着法、蒸着法、またはスパッタリング法などを用いて絶縁膜を形成してもよいし、酸素雰囲気で放置するまたは加熱するほか、陽極酸化法などによって、基板の表面に酸化膜を形成してもよい。
【０２２５】
可撓性を有し、可視光に対する透過性を有する材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂等が挙げられる。特に、熱膨張係数の低い材料を用いることが好ましく、例えば、熱膨張係数が３０×１０−６／Ｋ以下であるポリアミドイミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、ガラス繊維に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を使用することもできる。このような材料を用いた基板は、重量が軽いため、該基板を用いた表示ユニットも軽量にすることができる。
【０２２６】
上記材料中に繊維体が含まれている場合、繊維体は有機化合物または無機化合物の高強度繊維を用いる。高強度繊維とは、具体的には引張弾性率またはヤング率の高い繊維のことを言い、代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維が挙げられる。これらは、織布または不織布の状態で用い、この繊維体に樹脂を含浸させ樹脂を硬化させた構造物を、可撓性を有する基板として用いてもよい。可撓性を有する基板として、繊維体と樹脂からなる構造物を用いると、曲げや局所的押圧による破損に対する信頼性が向上するため、好ましい。
【０２２７】
または、可撓性を有する程度に薄いガラス、金属などを基板に用いることもできる。または、ガラスと樹脂材料とが接着層により貼り合わされた複合材料を用いてもよい。
【０２２８】
可撓性を有する基板に、表示ユニットの表面を傷などから保護するハードコート層（例えば、窒化シリコン、酸化アルミニウムなど）や、押圧を分散可能な材質の層（例えば、アラミド樹脂など）等が積層されていてもよい。また、水分等による表示素子の寿命の低下等を抑制するために、可撓性を有する基板に透水性の低い絶縁膜が積層されていてもよい。例えば、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム等の無機絶縁材料を用いることができる。
【０２２９】
基板は、複数の層を積層して用いることもできる。特に、ガラス層を有する構成とすると、水や酸素に対するバリア性を向上させ、信頼性の高い表示ユニットとすることができる。
【０２３０】
＜トランジスタ＞
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。上記では、ボトムゲート構造のトランジスタを適用した場合を示している。
【０２３１】
なお、本発明の一態様の表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型またはボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。
【０２３２】
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
【０２３３】
また、トランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む金属酸化物などであり、例えば、後述するＣＡＣ−ＯＳなどを用いることができる。
【０２３４】
シリコンよりもバンドギャップが広く、且つキャリア密度の小さい金属酸化物を用いたトランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量素子に蓄積した電荷を長期間に亘って保持することが可能である。
【０２３５】
半導体層は、例えばインジウム、亜鉛およびＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される膜とすることができる。
【０２３６】
半導体層を構成する金属酸化物がＩｎ−Ｍ−Ｚｎ系酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
【０２３７】
本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため好ましい。またこのとき金属酸化物を用いることで、多結晶シリコンよりも低温で形成でき、半導体層よりも下層の配線や電極の材料、基板の材料として、耐熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面積のガラス基板などを好適に用いることができる。
【０２３８】
半導体層としては、キャリア密度の低い金属酸化物膜を用いる。例えば、半導体層は、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上の金属酸化物を用いることができる。そのような金属酸化物を、高純度真性または実質的に高純度真性な金属酸化物と呼ぶ。これにより不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する金属酸化物であるといえる。
【０２３９】
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【０２４０】
半導体層を構成する金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、半導体層において酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０２４１】
また、アルカリ金属およびアルカリ土類金属は、金属酸化物と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０２４２】
また、半導体層を構成する金属酸化物に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
【０２４３】
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向した結晶を有するＣＡＡＣ−ＯＳ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、または、Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ａｎｄ  Ａ−Ｂ−ｐｌａｎｅ  Ａｎｃｈｏｒｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
【０２４４】
非晶質構造の金属酸化物膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
【０２４５】
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
【０２４６】
＜ＣＡＣ−ＯＳの構成＞
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
【０２４７】
本明細書等において、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ  ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
【０２４８】
本明細書において、金属酸化物が、導電体の機能を有する領域と、誘電体の機能を有する領域とが混合し、金属酸化物全体では半導体として機能する場合、ＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ＯＳ（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、またはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅと定義する。
【０２４９】
つまり、ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、０．５ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の元素が偏在し、該元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、０．５ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
【０２５０】
特定の元素が偏在した領域は、該元素が有する性質により、物理特性が決定する。例えば、金属酸化物を構成する元素の中でも比較的、絶縁体となる傾向がある元素が偏在した領域は、誘電体領域となる。一方、金属酸化物を構成する元素の中でも比較的、導体となる傾向がある元素が偏在した領域は、導電体領域となる。また、導電体領域、および誘電体領域がモザイク状に混合することで、材料としては、半導体として機能する。
【０２５１】
つまり、本発明の一態様における金属酸化物は、物理特性が異なる材料が混合した、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）の一種である。
【０２５２】
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、元素Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）が含まれていてもよい。
【０２５３】
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう）である。
【０２５４】
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
【０２５５】
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
【０２５６】
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
【０２５７】
一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状領域が観察され、一部にＩｎを主成分とするナノ粒子状領域が観察され、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
【０２５８】
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
【０２５９】
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
【０２６０】
なお、ガリウムの代わりに、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該元素を主成分とするナノ粒子状領域が観察され、一部にＩｎを主成分とするナノ粒子状領域が観察され、それぞれモザイク状にランダムに分散している構成をいう。
【０２６１】
＜ＣＡＣ−ＯＳの解析＞
続いて、各種測定方法を用い、基板上に成膜した酸化物半導体について測定を行った結果について説明する。
【０２６２】
＜試料の構成と作製方法＞
以下では、本発明の一態様に係る９個の試料について説明する。各試料は、それぞれ、酸化物半導体を成膜する際の基板温度、および酸素ガス流量比を異なる条件で作製する。なお、試料は、基板と、基板上の酸化物半導体と、を有する構造である。
【０２６３】
各試料の作製方法について、説明する。
【０２６４】
まず、基板として、ガラス基板を用いる。続いて、スパッタリング装置を用いて、ガラス基板上に酸化物半導体として、厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を形成する。成膜条件は、チャンバー内の圧力を０．６Ｐａとし、ターゲットには、酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いる。また、スパッタリング装置内に設置された酸化物ターゲットに２５００ＷのＡＣ電力を供給する。
【０２６５】
なお、酸化物を成膜する際の条件として、基板温度を、意図的に加熱しない温度（以下、室温またはＲ．Ｔ．ともいう）、１３０℃、または１７０℃とした。また、Ａｒと酸素の混合ガスに対する酸素ガスの流量比（以下、酸素ガス流量比ともいう）を、１０％、３０％、または１００％とすることで、９個の試料を作製する。
【０２６６】
＜Ｘ線回折による解析＞
本項目では、９個の試料に対し、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ  ｄｉｆｆｒａｃｔｉｏｎ）測定を行った結果について説明する。なお、ＸＲＤ装置として、Ｂｒｕｋｅｒ社製Ｄ８  ＡＤＶＡＮＣＥを用いた。また、条件は、Ｏｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンにて、走査範囲を１５ｄｅｇ．乃至５０ｄｅｇ．、ステップ幅を０．０２ｄｅｇ．、走査速度を３．０ｄｅｇ．／分とした。
【０２６７】
図１６にＯｕｔ−ｏｆ−ｐｌａｎｅ法を用いてＸＲＤスペクトルを測定した結果を示す。なお、図１６において、上段には成膜時の基板温度条件が１７０℃の試料における測定結果、中段には成膜時の基板温度条件が１３０℃の試料における測定結果、下段には成膜時の基板温度条件がＲ．Ｔ．の試料における測定結果を示す。また、左側の列には酸素ガス流量比の条件が１０％の試料における測定結果、中央の列には酸素ガス流量比の条件が３０％の試料における測定結果、右側の列には酸素ガス流量比の条件が１００％の試料における測定結果、を示す。
【０２６８】
図１６に示すＸＲＤスペクトルは、成膜時の基板温度を高くする、または、成膜時の酸素ガス流量比の割合を大きくすることで、２θ＝３１°付近のピーク強度が高くなる。なお、２θ＝３１°付近のピークは、被形成面または上面に略垂直方向に対してｃ軸に配向した結晶性ＩＧＺＯ化合物（ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ）−ＩＧＺＯともいう）であることに由来することが分かっている。
【０２６９】
また、図１６に示すＸＲＤスペクトルは、成膜時の基板温度が低い、または、酸素ガス流量比が小さいほど、明確なピークが現れなかった。従って、成膜時の基板温度が低い、または、酸素ガス流量比が小さい試料は、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
【０２７０】
＜電子顕微鏡による解析＞
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料を、ＨＡＡＤＦ（Ｈｉｇｈ−Ａｎｇｌｅ  Ａｎｎｕｌａｒ  Ｄａｒｋ  Ｆｉｅｌｄ）−ＳＴＥＭ（Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって観察、および解析した結果について説明する（以下、ＨＡＡＤＦ−ＳＴＥＭによって取得した像は、ＴＥＭ像ともいう）。
【０２７１】
ＨＡＡＤＦ−ＳＴＥＭによって取得した平面像（以下、平面ＴＥＭ像ともいう）、および断面像（以下、断面ＴＥＭ像ともいう）の画像解析を行った結果について説明する。なお、ＴＥＭ像は、球面収差補正機能を用いて観察した。なお、ＨＡＡＤＦ−ＳＴＥＭ像の撮影には、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆを用いて、加速電圧２００ｋＶ、ビーム径約０．１ｎｍφの電子線を照射して行った。
【０２７２】
図１７（Ａ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の平面ＴＥＭ像である。図１７（Ｂ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面ＴＥＭ像である。
【０２７３】
＜電子線回折パターンの解析＞
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料に、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう）を照射することで、電子線回折パターンを取得した結果について説明する。
【０２７４】
図１７（Ａ）に示す、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の平面ＴＥＭ像において、黒点ａ１、黒点ａ２、黒点ａ３、黒点ａ４、および黒点ａ５で示す電子線回折パターンを観察する。なお、電子線回折パターンの観察は、電子線を照射しながら０秒の位置から３５秒の位置まで一定の速度で移動させながら行う。黒点ａ１の結果を図１７（Ｃ）、黒点ａ２の結果を図１７（Ｄ）、黒点ａ３の結果を図１７（Ｅ）、黒点ａ４の結果を図１７（Ｆ）、および黒点ａ５の結果を図１７（Ｇ）に示す。
【０２７５】
図１７（Ｃ）、図１７（Ｄ）、図１７（Ｅ）、図１７（Ｆ）、および図１７（Ｇ）より、円を描くように（リング状に）輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観測できる。
【０２７６】
また、図１７（Ｂ）に示す、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面ＴＥＭ像において、黒点ｂ１、黒点ｂ２、黒点ｂ３、黒点ｂ４、および黒点ｂ５で示す電子線回折パターンを観察する。黒点ｂ１の結果を図１７（Ｈ）、黒点ｂ２の結果を図１７（Ｉ）、黒点ｂ３の結果を図１７（Ｊ）、黒点ｂ４の結果を図１７（Ｋ）、および黒点ｂ５の結果を図１７（Ｌ）に示す。
【０２７７】
図１７（Ｈ）、図１７（Ｉ）、図１７（Ｊ）、図１７（Ｋ）、および図１７（Ｌ）より、リング状に輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観測できる。
【０２７８】
ここで、例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる回折パターンが見られる。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させると、リング状の回折パターンが確認される。つまり、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸は配向性を有さないことがわかる。
【０２７９】
また、微結晶を有する酸化物半導体（ｎａｎｏ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ。以下、ｎｃ−ＯＳという。）に対し、大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折を行うと、ハローパターンのような回折パターンが観測される。また、ｎｃ−ＯＳに対し、小さいプローブ径の電子線（例えば５０ｎｍ未満）を用いるナノビーム電子線回折を行うと、輝点（スポット）が観測される。また、ｎｃ−ＯＳに対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域に複数の輝点が観測される場合がある。
【０２８０】
成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の電子線回折パターンは、リング状に輝度の高い領域と、該リング領域に複数の輝点を有する。従って、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料は、電子線回折パターンが、ｎｃ−ＯＳになり、平面方向、および断面方向において、配向性は有さない。
【０２８１】
以上より、成膜時の基板温度が低い、または、酸素ガス流量比が小さい酸化物半導体は、アモルファス構造の酸化物半導体膜とも、単結晶構造の酸化物半導体膜とも明確に異なる性質を有すると推定できる。
【０２８２】
＜元素分析＞
本項目では、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  ｓｐｅｃｔｒｏｓｃｏｐｙ）を用い、ＥＤＸマッピングを取得し、評価することによって、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の元素分析を行った結果について説明する。なお、ＥＤＸ測定には、元素分析装置として日本電子株式会社製エネルギー分散型Ｘ線分析装置ＪＥＤ−２３００Ｔを用いる。なお、試料から放出されたＸ線の検出にはＳｉドリフト検出器を用いる。
【０２８３】
ＥＤＸ測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する試料の特性Ｘ線のエネルギーと発生回数を測定し、各点に対応するＥＤＸスペクトルを得る。本実施の形態では、各点のＥＤＸスペクトルのピークを、Ｉｎ原子のＬ殻への電子遷移、Ｇａ原子のＫ殻への電子遷移、Ｚｎ原子のＫ殻への電子遷移及びＯ原子のＫ殻への電子遷移に帰属させ、各点におけるそれぞれの原子の比率を算出する。これを試料の分析対象領域について行うことにより、各原子の比率の分布が示されたＥＤＸマッピングを得ることができる。
【０２８４】
図１８には、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面におけるＥＤＸマッピングを示す。図１８（Ａ）は、Ｇａ原子のＥＤＸマッピング（全原子に対するＧａ原子の比率は１．１８乃至１８．６４［ａｔｏｍｉｃ％］の範囲とする）である。図１８（Ｂ）は、Ｉｎ原子のＥＤＸマッピング（全原子に対するＩｎ原子の比率は９．２８乃至３３．７４［ａｔｏｍｉｃ％］の範囲とする）である。図１８（Ｃ）は、Ｚｎ原子のＥＤＸマッピング（全原子に対するＺｎ原子の比率は６．６９乃至２４．９９［ａｔｏｍｉｃ％］の範囲とする）である。また、図１８（Ａ）、図１８（Ｂ）、および図１８（Ｃ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面において、同範囲の領域を示している。なお、ＥＤＸマッピングは、範囲における、測定元素が多いほど明るくなり、測定元素が少ないほど暗くなるように、明暗で元素の割合を示している。また、図１８に示すＥＤＸマッピングの倍率は７２０万倍である。
【０２８５】
図１８（Ａ）、図１８（Ｂ）、および図１８（Ｃ）に示すＥＤＸマッピングでは、画像に相対的な明暗の分布が見られ、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料において、各原子が分布を持って存在している様子が確認できる。ここで、図１８（Ａ）、図１８（Ｂ）、および図１８（Ｃ）に示す実線で囲む範囲と破線で囲む範囲に注目する。
【０２８６】
図１８（Ａ）では、実線で囲む範囲は、相対的に暗い領域を多く含み、破線で囲む範囲は、相対的に明るい領域を多く含む。また、図１８（Ｂ）では実線で囲む範囲は、相対的に明るい領域を多く含み、破線で囲む範囲は、相対的に暗い領域を多く含む。
【０２８７】
つまり、実線で囲む範囲はＩｎ原子が相対的に多い領域であり、破線で囲む範囲はＩｎ原子が相対的に少ない領域である。ここで、図１８（Ｃ）では、実線で囲む範囲において、右側は相対的に明るい領域であり、左側は相対的に暗い領域である。従って、実線で囲む範囲は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１などが主成分である領域である。
【０２８８】
また、実線で囲む範囲はＧａ原子が相対的に少ない領域であり、破線で囲む範囲はＧａ原子が相対的に多い領域である。図１８（Ｃ）では、破線で囲む範囲において、左上の領域は、相対的に明るい領域であり、右下側の領域は、相対的に暗い領域である。従って、破線で囲む範囲は、ＧａＯＸ３、またはＧａＸ４ＺｎＹ４ＯＺ４などが主成分である領域である。
【０２８９】
また、図１８（Ａ）、図１８（Ｂ）、および図１８（Ｃ）より、Ｉｎ原子の分布は、Ｇａ原子よりも、比較的、均一に分布しており、ＩｎＯＸ１が主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２が主成分となる領域を介して、互いに繋がって形成されているように見える。このように、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、クラウド状に広がって形成されている。
【０２９０】
このように、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有するＩｎ−Ｇａ−Ｚｎ酸化物を、ＣＡＣ−ＯＳと呼称することができる。
【０２９１】
また、ＣＡＣ−ＯＳにおける結晶構造は、ｎｃ構造を有する。ＣＡＣ−ＯＳが有するｎｃ構造は、電子線回折像において、単結晶、多結晶、またはＣＡＡＣ構造を含むＩＧＺＯに起因する輝点（スポット）以外にも、数か所以上の輝点（スポット）を有する。または、数か所以上の輝点（スポット）に加え、リング状に輝度の高い領域が現れるとして結晶構造が定義される。
【０２９２】
また、図１８（Ａ）、図１８（Ｂ）、および図１８（Ｃ）より、ＧａＯＸ３などが主成分である領域、及びＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域のサイズは、０．５ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下で観察される。なお、好ましくは、ＥＤＸマッピングにおいて、各元素が主成分である領域の径は、１ｎｍ以上２ｎｍ以下とする。
【０２９３】
以上より、ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
【０２９４】
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
【０２９５】
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
【０２９６】
従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
【０２９７】
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
【０２９８】
また、半導体層にＣＡＣ−ＯＳを有するトランジスタは電界効果移動度が高く、且つ駆動能力が高いので、該トランジスタを、駆動回路、代表的にはゲート信号を生成するゲートドライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することができる。また、該トランジスタを、表示装置が有する信号線からの信号の供給を行うソースドライバ（とくに、ソースドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、表示装置に接続される配線数が少ない表示装置を提供することができる。
【０２９９】
また、半導体層にＣＡＣ−ＯＳを有するトランジスタは低温ポリシリコンを用いたトランジスタのように、レーザ結晶化工程が不要である。このため、大面積基板を用いた表示装置であっても、製造コストを低減することが可能である。さらに、ウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」）、スーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」）のように高解像度であり、且つ大型の表示装置において、半導体層にＣＡＣ−ＯＳを有するトランジスタを駆動回路及び表示部に用いることで、短時間での書き込みが可能であり、表示不良を低減することが可能であり好ましい。
【０３００】
または、トランジスタのチャネルが形成される半導体にシリコンを用いてもよい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。
【０３０１】
本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため好ましい。またこのときアモルファスシリコンを用いることで、多結晶シリコンよりも低温で形成できるため、半導体層よりも下層の配線や電極の材料、基板の材料として、耐熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面積のガラス基板などを好適に用いることができる。一方、トップゲート型のトランジスタは、自己整合的に不純物領域を形成しやすいため、特性のばらつきなどを低減することができるため好ましい。このとき特に、多結晶シリコンや単結晶シリコンなどを用いる場合に適している。
【０３０２】
＜導電層＞
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線および電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの材料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。
【０３０３】
また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。これらは、表示装置を構成する各種配線および電極などの導電層や、表示素子が有する導電層（画素電極や共通電極として機能する導電層）にも用いることができる。
【０３０４】
＜絶縁層＞
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
【０３０５】
また、発光素子は、一対の透水性の低い絶縁膜の間に設けられていることが好ましい。これにより、発光素子に水等の不純物が侵入することを抑制でき、装置の信頼性の低下を抑制できる。
【０３０６】
透水性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。
【０３０７】
例えば、透水性の低い絶縁膜の水蒸気透過量は、１×１０−５［ｇ／（ｍ２・ｄａｙ）］以下、好ましくは１×１０−６［ｇ／（ｍ２・ｄａｙ）］以下、より好ましくは１×１０−７［ｇ／（ｍ２・ｄａｙ）］以下、さらに好ましくは１×１０−８［ｇ／（ｍ２・ｄａｙ）］以下とする。
【０３０８】
＜液晶素子＞
液晶素子としては、例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ  Ｖｉｅｗ）モードなどを用いることができる。
【０３０９】
また、液晶素子には、様々なモードが適用された液晶素子を用いることができる。例えばＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモード等が適用された液晶素子を用いることができる。
【０３１０】
なお、液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）、高分子ネットワーク型液晶（ＰＮＬＣ：Ｐｏｌｙｍｅｒ  Ｎｅｔｗｏｒｋ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０３１１】
また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。
【０３１２】
また、液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の表示装置の不良や破損を軽減することができる。
【０３１３】
また、液晶素子として、透過型の液晶素子、反射型の液晶素子、または半透過型の液晶素子などを用いることができる。
【０３１４】
本発明の一態様では、特に反射型の液晶素子を用いることができる。
【０３１５】
透過型または半透過型の液晶素子を用いる場合、一対の基板を挟むように、２つの偏光板を設ける。また偏光板よりも外側に、バックライトを設ける。バックライトとしては、直下型のバックライトであってもよいし、エッジライト型のバックライトであってもよい。ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を備える直下型のバックライトを用いると、ローカルディミングが容易となり、コントラストを高めることができるため好ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたモジュールの厚さを低減できるため好ましい。
【０３１６】
反射型の液晶素子を用いる場合には、表示面側に偏光板を設ける。またこれとは別に、表示面側に光拡散板を配置すると、視認性を向上させられるため好ましい。
【０３１７】
また、反射型、または半透過型の液晶素子を用いる場合、偏光板よりも外側に、フロントライトを設けてもよい。フロントライトとしては、エッジライト型のフロントライトを用いることが好ましい。ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を備えるフロントライトを用いると、消費電力を低減できるため好ましい。
【０３１８】
＜発光素子＞
発光素子としては、自発光が可能な素子を用いることができ、電流または電圧によって輝度が制御される素子をその範疇に含んでいる。例えば、ＬＥＤ、有機ＥＬ素子、無機ＥＬ素子等を用いることができる。
【０３１９】
発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型などがある。光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。
【０３２０】
ＥＬ層は少なくとも発光層を有する。ＥＬ層は、発光層以外の層として、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性および正孔輸送性が高い物質）等を含む層をさらに有していてもよい。
【０３２１】
ＥＬ層には低分子系化合物および高分子系化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。ＥＬ層を構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
【０３２２】
陰極と陽極の間に、発光素子の閾値電圧より高い電圧を印加すると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。
【０３２３】
発光素子として、白色発光の発光素子を適用する場合には、ＥＬ層に２種類以上の発光物質を含む構成とすることが好ましい。例えば２以上の発光物質の各々の発光が補色の関係となるように、発光物質を選択することにより白色発光を得ることができる。例えば、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物質、またはＲ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含む発光を示す発光物質のうち、２以上を含むことが好ましい。また、発光素子からの発光のスペクトルが、可視光領域の波長（例えば３５０ｎｍ乃至７５０ｎｍ）の範囲内に２以上のピークを有する発光素子を適用することが好ましい。また、黄色の波長領域にピークを有する材料の発光スペクトルは、緑色および赤色の波長領域にもスペクトル成分を有する材料であることが好ましい。
【０３２４】
ＥＬ層は、一の色を発光する発光材料を含む発光層と、他の色を発光する発光材料を含む発光層とが積層された構成とすることが好ましい。例えば、ＥＬ層における複数の発光層は、互いに接して積層されていてもよいし、いずれの発光材料も含まない領域を介して積層されていてもよい。例えば、蛍光発光層と燐光発光層との間に、当該蛍光発光層または燐光発光層と同一の材料（例えばホスト材料、アシスト材料）を含み、且ついずれの発光材料も含まない領域を設ける構成としてもよい。これにより、発光素子の作製が容易になり、また、駆動電圧が低減される。
【０３２５】
また、発光素子は、ＥＬ層を１つ有するシングル素子であってもよいし、複数のＥＬ層が電荷発生層を介して積層されたタンデム素子であってもよい。
【０３２６】
可視光を透過する導電膜は、例えば、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを用いて形成することができる。また、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、もしくはチタン等の金属材料、これら金属材料を含む合金、またはこれら金属材料の窒化物（例えば、窒化チタン）等も、透光性を有する程度に薄く形成することで用いることができる。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。また、グラフェン等を用いてもよい。
【０３２７】
可視光を反射する導電膜は、例えば、アルミニウム、金、白金、銀、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金属材料、またはこれら金属材料を含む合金を用いることができる。また、上記金属材料や合金に、ランタン、ネオジム、またはゲルマニウム等が添加されていてもよい。また、チタン、ニッケル、またはネオジムと、アルミニウムを含む合金（アルミニウム合金）を用いてもよい。また銅、パラジウム、マグネシウムと、銀を含む合金を用いてもよい。銀と銅を含む合金は、耐熱性が高いため好ましい。さらに、アルミニウム膜またはアルミニウム合金膜に接して金属膜または金属酸化物膜を積層することで、酸化を抑制することができる。このような金属膜、金属酸化物膜の材料としては、チタンや酸化チタンなどが挙げられる。また、上記可視光を透過する導電膜と金属材料からなる膜とを積層してもよい。例えば、銀とインジウム錫酸化物の積層膜、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用いることができる。
【０３２８】
電極は、それぞれ、蒸着法やスパッタリング法を用いて形成すればよい。そのほか、インクジェット法などの吐出法、スクリーン印刷法などの印刷法、またはメッキ法を用いて形成することができる。
【０３２９】
なお、上述した、発光層、ならびに正孔注入性の高い物質、正孔輸送性の高い物質、電子輸送性の高い物質、および電子注入性の高い物質、バイポーラ性の物質等を含む層は、それぞれ量子ドットなどの無機化合物や、高分子化合物（オリゴマー、デンドリマー、ポリマー等）を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。
【０３３０】
なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料などを用いることができる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用いてもよい。または、カドミウム、セレン、亜鉛、硫黄、リン、インジウム、テルル、鉛、ガリウム、ヒ素、アルミニウム等の元素を含む量子ドット材料を用いてもよい。
【０３３１】
＜接着層＞
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
【０３３２】
また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物（酸化カルシウムや酸化バリウム等）のように、化学吸着によって水分を吸着する物質を用いることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が素子に侵入することを抑制でき、表示ユニットの信頼性が向上するため好ましい。
【０３３３】
また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、光取り出し効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジルコニウム等を用いることができる。
【０３３４】
＜接続層＞
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）などを用いることができる。
【０３３５】
＜着色層＞
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。
【０３３６】
＜遮光層＞
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
【０３３７】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【符号の説明】
【０３３８】
ａ１    黒点
ａ２    黒点
ａ３    黒点
ａ４    黒点
ａ５    黒点
ｂ１    黒点
ｂ２    黒点
ｂ３    黒点
ｂ４    黒点
ｂ５    黒点
Ｂ１    ノード
Ｂ２    ノード
ＣＳ１    容量素子
ＣＳ２    容量素子
ＣＳ３    容量素子
ＣＳ４    容量素子
ＣＷ１    容量素子
ＬＤＡ１    信号
ＬＤＡ２    信号
ＬＤＢ１    信号
ＬＤＢ２    信号
Ｍ１１    トランジスタ
Ｍ１３    トランジスタ
Ｍ１４    トランジスタ
Ｍ１６    トランジスタ
Ｍ２１    トランジスタ
Ｍ２３    トランジスタ
Ｍ２４    トランジスタ
Ｍ２６    トランジスタ
ＭＷ１    トランジスタ
Ｎ１    ノード
Ｎ２    ノード
ＮＢ１    ノード
ＳＣＩＮ１    ノード
ＳＣＩＮ２    ノード
ＳＣＫ１    スキャンクロック信号
ＳＣＫ２    スキャンクロック信号
ＳＣＯＴ１    ノード
ＳＣＯＴ２    ノード
ＳＤＩ１    ノード
ＳＤＩ２    ノード
ＳＤＯ１    ノード
ＳＤＯ２    ノード
ＳＮ１    ノード
ＳＮ２    ノード
ＳＮ３    ノード
ＳＮ４    ノード
ＳＶＡ１    信号
ＳＶＡ２    信号
ＳＶＢ１    信号
ＳＶＢ２    信号
１０    画素
１０ａ    反射素子
１０ｂ    発光素子
３０    ラッチ回路
３１    ＭＵＸ
４０    セレクタ
４１    フリップフロップ回路
４２    保持回路
４３    メモリ回路
４４    メモリ回路
４５    セレクタ
４６    フリップフロップ回路
４７    保持回路
４８    メモリ回路
４９    メモリ回路
５０    接着層
１００    表示装置
１１０    表示ユニット
１１１    画素アレイ
１１３    ゲートドライバ
１１４    ゲートドライバ
１１５    コントローラＩＣ
１１７    コントローラＩＣ
１１８    絶縁層
１２０    タッチセンサユニット
１２１    センサアレイ
１２５    周辺回路
１２６    ＴＳドライバ
１２７    センス回路
１３０    偏光板
１３３ａ    配向膜
１３３ｂ    配向膜
１３４    着色層
１３５    着色層
１３６    遮光層
１４０    ホスト
１４３ａ    光センサ
１４３ｃ    光センサ
１４４ａ    光センサ
１４４ｃ    光センサ
１４５    光
１４６    角度センサ
１５０    インターフェース
１５１    フレームメモリ
１５２    デコーダ
１５３    センサコントローラ
１５４    コントローラ
１５５    クロック生成回路
１６０    画像処理部
１６１    ガンマ補正回路
１６２    調光回路
１６３    調色回路
１６４    ＥＬ補正回路
１６８    接着層
１６９    接着層
１７０    メモリ
１７３    タイミングコントローラ
１７５    レジスタ
１８０    ソースドライバ
１８１    ソースドライバ
１８２    ソースドライバ
１８４    タッチセンサコントローラ
１８６    ソースドライバＩＣ
１９０    領域
１９１    領域
１９２    ＥＬ層
１９３ａ    導電層
１９３ｂ    導電層
１９９    導電層
２００ｋＶ    加速電圧
２０１    トランジスタ
２０１ａ    トランジスタ
２０１ｂ    トランジスタ
２０４    接続部
２０５    トランジスタ
２０６    トランジスタ
２０７    接続部
２０８    トランジスタ
２１１    絶縁層
２１２    絶縁層
２１３    絶縁層
２１４    絶縁層
２１５    絶縁層
２１６    絶縁層
２１７    絶縁層
２１８    絶縁層
２２０    絶縁層
２２１    導電層
２２２    導電層
２２３    導電層
２２４    導電層
２３０    レジスタ部
２３１    スキャンチェーンレジスタ部
２３２    スキャンチェーンレジスタ部
２３５    レジスタ
２３６    レジスタ
２３７    レジスタ
２３９    半導体層
２４２    接続層
２４３    接続体
２５１    開口
２５２    接続部
３００ａ    表示ユニット
３００ｂ    表示ユニット
３１１ａ    導電層
３１１ｂ    導電層
３１２    液晶
３１３    導電層
３４０    液晶素子
３５１    基板
３６０    発光素子
３６１    基板
３６２    表示部
３６２ａ    表示部
３６２ｂ    表示部
３６４    回路
３６４ａ    回路
３６４ｂ    回路
３７２    ＦＰＣ
９００    電子機器
９０１ａ    筐体
９０１ｂ    筐体
９０２    表示部
９０３    ヒンジ
９０４    線
９０５ａ    表示領域
９０５ｂ    表示領域
１４０５    コントローラ
１４１０    行回路
１４１１    デコーダ
１４１２    ワード線ドライバ回路
１４１３    列セレクタ
１４１４    センスアンプドライバ回路
１４１５    列回路
１４１６    グローバルセンスアンプアレイ
１４１７    入出力回路
１４２０    ＭＣ−ＳＡアレイ
１４２２    メモリセルアレイ
１４２３    センスアンプアレイ
１４２５    ローカルメモリセルアレイ
１４２６    ローカルセンスアンプアレイ
１４４４    スイッチアレイ
１４４５    メモリセル
１４４６    センスアンプ
１４４７    グローバルセンスアンプ
【図１】
2018060197.tif 000003
【図２】
2018060197.tif 000004
【図３】
2018060197.tif 000005
【図４】
2018060197.tif 000006
【図５】
2018060197.tif 000007
【図６】
2018060197.tif 000008
【図７】
2018060197.tif 000009
【図８】
2018060197.tif 000010
【図９】
2018060197.tif 000011
【図１０】
2018060197.tif 000012
【図１１】
2018060197.tif 000013
【図１２】
2018060197.tif 000014
【図１３】
2018060197.tif 000015
【図１４】
2018060197.tif 000016
【図１５】
2018060197.tif 000017
【図１６】
2018060197.tif 000018
【図１７】
2018060197.tif 000019
【図１８】
2018060197.tif 000020