(57)【要約】【課題】磁気検出素子回路への電流供給系統とインピーダンス整合器への電流供給系統とが別系統であって、磁気検出素子回路からの出力電圧をインピーダンス整合器の入力電圧範囲内にすることのできる磁気センサを提供する。【解決手段】磁気センサは、直列接続される第１及び第２磁気検出素子、第１及び第２磁気検出素子の間に位置する出力端子、並びに抵抗器を含む磁気検出素子回路と、所定の入力電圧範囲を有し、磁気検出素子回路の出力端子に接続されるインピーダンス整合器と、磁気検出素子回路に電流を供給する第１電流供給源と、インピーダンス整合器に電流を供給する第２電流供給源とを備え、抵抗器は、磁気検出素子回路の出力端子と第１電流供給源及び／又は基準電位点との間に設けられている。【選択図】図１
2018146280.tif 000002
【特許請求の範囲】
【請求項１】
直列接続される第１磁気検出素子及び第２磁気検出素子、並びに前記第１磁気検出素子及び前記第２磁気検出素子の間に位置する出力端子を含む磁気検出素子回路と、
所定の入力電圧範囲を有し、前記磁気検出素子回路の出力端子に接続されるインピーダンス整合器と、
前記磁気検出素子回路に電流を供給する第１電流供給源と、
前記インピーダンス整合器に電流を供給する第２電流供給源と
を備え、
前記磁気検出素子回路の前記出力端子と前記第１電流供給源との間及び／又は前記磁気検出素子回路の前記出力端子と基準電位点との間に抵抗器が設けられていることを特徴とする磁気センサ。
【請求項２】
前記第１磁気検出素子及び前記第２磁気検出素子は、磁気抵抗効果素子であることを特徴とする請求項１に記載の磁気センサ。
【請求項３】
前記抵抗器は、前記第１磁気検出素子及び前記第２磁気検出素子と異なる材料により構成されており、
前記抵抗器は、前記第１磁気検出素子及び前記第２磁気検出素子とは異なる抵抗温度係数を有することを特徴とする請求項１又は２に記載の磁気センサ。
【請求項４】
前記第１磁気検出素子及び前記第２磁気検出素子は、ＧＭＲ素子又はＴＭＲ素子であることを特徴とする請求項３に記載の磁気センサ。
【請求項５】
前記第１磁気検出素子及び前記第２磁気検出素子は負の抵抗温度係数を有し、前記抵抗器は正の抵抗温度係数を有することを特徴とする請求項４に記載の磁気センサ。
【請求項６】
前記磁気検出素子回路の前記出力端子と前記第１電流供給源との間に設けられる前記抵抗器及び前記磁気検出素子回路の前記出力端子と前記基準電位点との間に設けられる前記抵抗器のそれぞれの抵抗値及び抵抗温度係数と、前記第１磁気検出素子及び前記第２磁気検出素子のそれぞれのゼロ磁場での抵抗値及び抵抗温度係数とは、下記式に示す関係を有することを特徴とする請求項１〜５のいずれかに記載の磁気センサ。
Ｒ1×ＴＣR1＋ＲX1×ＴＣMR1＝Ｒ2×ＴＣR2＋ＲX2×ＴＣMR2＝０
前記式中、Ｒ1は「前記磁気検出素子回路の前記出力端子と前記第１電流供給源との間に設けられる前記抵抗器の抵抗値（Ω）」を、Ｒ2は「前記磁気検出素子回路の前記出力端子と前記基準電位点との間に設けられる前記抵抗器の抵抗値（Ω）」を、ＲX1は「前記第１磁気検出素子のゼロ磁場での抵抗値（Ω）」を、ＲX2は「前記第２磁気検出素子のゼロ磁場での抵抗値（Ω）」を、ＴＣR1は「前記磁気検出素子回路の前記出力端子と前記第１電流供給源との間に設けられる前記抵抗器の抵抗温度係数（℃-1）」を、ＴＣR2は「前記磁気検出素子回路の前記出力端子と前記基準電位点との間に設けられる前記抵抗器の抵抗温度係数（℃-1）」を、ＴＣMR1は「前記第１磁気検出素子の抵抗温度係数（℃-1）」を、ＴＣMR2は「第２磁気検出素子の抵抗温度係数（℃-1）」を表す。
【請求項７】
前記第１電流供給源は、前記磁気検出素子回路に定電流を供給する定電流供給源であり、前記第２電流供給源は、前記インピーダンス整合器に定電圧を供給する定電圧供給源であることを特徴とする請求項１〜６のいずれかに記載の磁気センサ。
【請求項８】
前記インピーダンス整合器は、オペアンプを含むことを特徴とする請求項１〜７のいずれかに記載の磁気センサ。
【請求項９】
前記磁気検出素子回路は、直列接続される第３磁気検出素子及び第４磁気検出素子をさらに含み、前記第１磁気検出素子及び前記第２磁気検出素子の直列回路と、前記第３磁気検出素子及び前記第４磁気検出素子の直列回路とが並列に接続されたブリッジ回路を有することを特徴とする請求項１〜８のいずれかに記載の磁気センサ。
【請求項１０】
少なくとも前記第１磁気検出素子及び前記第２磁気検出素子は、同一チップ上に集積されていることを特徴とする請求項１〜９のいずれかに記載の磁気センサ。
【請求項１１】
少なくとも前記第１磁気検出素子、前記第２磁気検出素子及び前記抵抗器を一体に封止する封止部をさらに備えることを特徴とする請求項１〜１０のいずれかに記載の磁気センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気センサに関する。
【背景技術】
【０００２】
従来、工作機械等において、移動体の回転移動や直線的移動による位置や移動量（変化量）を検出するための位置検出装置が用いられている。この位置検出装置としては、移動体の移動に伴う外部磁場の変化を検出可能な磁気センサを備えるものが知られており、磁気センサから、移動体と磁気センサとの相対的位置関係を示す信号が出力される。
【０００３】
このような位置検出装置において用いられる磁気センサとしては、複数の磁気検出素子を含む磁気検出素子回路と、磁気検出素子回路からの出力信号を増幅するオペアンプと、オペアンプからの出力信号を処理して移動体及び磁気センサの相対的位置を算出するための信号処理回路とを備えたものが知られている。
【先行技術文献】
【非特許文献】
【０００４】
【特許文献１】特開平１１−２０２０３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
磁気検出素子回路から出力される信号（アナログ信号）を増幅する、アナログ・フロント・エンド（ＡＦＥ）としてのオペアンプ等のインピーダンス整合器は、一般に、所定の入力電圧範囲を有する。磁気検出素子回路からの出力電圧が、インピーダンス整合器の入力電圧範囲を超えてしまうと、インピーダンス整合器は、誤った信号を信号処理回路に出力するおそれがある。
【０００６】
磁気検出素子回路に含まれる磁気検出素子として、外部磁場に対する感度が良好なＧＭＲ素子、ＴＭＲ素子等を用いると、当該磁気検出素子としてホール素子等を用いた場合に比べて磁気検出素子回路からの出力電圧が大きくなる。そのため、当該磁気検出回路からの出力電圧は、インピーダンス整合器の入力電圧範囲を超えてしまうことが多いという問題がある。特に、磁気センサの機能の安全性を考慮して、磁気検出素子回路への電流供給系統とインピーダンス整合器への電流供給系統とを別系統にすると、磁気検出素子回路からの出力電圧がインピーダンス整合器の入力電圧範囲を超えてしまうおそれがある。
【０００７】
磁気センサにおいて磁気検出素子回路からの出力電圧がインピーダンス整合器の入力電圧範囲を超えてしまう場合に、インピーダンス整合器を入力電圧範囲の大きいものに変更することも考えられる。しかし、インピーダンス整合器の変更には、電圧レギュレータ等を含む電源ＩＣの変更も必要となり、磁気センサの設計コストが上昇してしまうおそれがある。
【０００８】
上記課題に鑑みて、本発明は、磁気検出素子回路への電流供給系統とインピーダンス整合器への電流供給系統とが別系統であって、磁気検出素子回路からの出力電圧をインピーダンス整合器の入力電圧範囲内に制御することのできる磁気センサを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明は、直列接続される第１磁気検出素子及び第２磁気検出素子、並びに前記第１磁気検出素子及び前記第２磁気検出素子の間に位置する出力端子を含む磁気検出素子回路と、所定の入力電圧範囲を有し、前記磁気検出素子回路の出力端子に接続されるインピーダンス整合器と、前記磁気検出素子回路に電流を供給する第１電流供給源と、前記インピーダンス整合器に電流を供給する第２電流供給源とを備え、前記磁気検出素子回路の前記出力端子と前記第１電流供給源との間及び／又は前記磁気検出素子回路の前記出力端子と基準電位点との間に抵抗器が設けられていることを特徴とする磁気センサを提供する（発明１）。
【００１０】
上記発明（発明１）によれば、磁気検出素子回路及びインピーダンス整合器のそれぞれへの電流供給系統が別系統であっても、磁気検出素子回路からの出力電圧をインピーダンス整合器の入力電圧範囲内に制御することができる。
【００１１】
上記発明（発明１）において、前記第１磁気検出素子及び前記第２磁気検出素子は、磁気抵抗効果素子であるのが好ましく（発明２）、前記抵抗器は、前記第１磁気検出素子及び前記第２磁気検出素子と異なる材料により構成されており、前記抵抗器は、前記第１磁気検出素子及び前記第２磁気検出素子とは異なる抵抗温度係数を有するのが好ましい（発明３）。
【００１２】
上記発明（発明１〜３）において、前記第１磁気検出素子及び前記第２磁気検出素子は、ＧＭＲ素子又はＴＭＲ素子であるのが好ましく（発明４）、前記第１磁気検出素子及び前記第２磁気検出素子は負の抵抗温度係数を有し、前記抵抗器は正の抵抗温度係数を有するのが好ましい（発明５）。
【００１３】
上記発明（発明１〜５）において、前記磁気検出素子回路の前記出力端子と前記第１電流供給源との間に設けられる前記抵抗器及び前記磁気検出素子回路の前記出力端子と前記基準電位点との間に設けられる前記抵抗器のそれぞれの抵抗値及び抵抗温度係数と、前記第１磁気検出素子及び前記第２磁気検出素子のそれぞれのゼロ磁場での抵抗値及び抵抗温度係数とは、下記式に示す関係を有するのが好ましい（発明６）。
Ｒ1×ＴＣR1＋ＲX1×ＴＣMR1＝Ｒ2×ＴＣR2＋ＲX2×ＴＣMR2＝０
式中、Ｒ1は「前記磁気検出素子回路の前記出力端子と前記第１電流供給源との間に設けられる前記抵抗器の抵抗値（Ω）」を、Ｒ2は「前記磁気検出素子回路の前記出力端子と前記基準電位点との間に設けられる前記抵抗器の抵抗値（Ω）」を、ＲX1は「前記第１磁気検出素子のゼロ磁場での抵抗値（Ω）」を、ＲX2は「前記第２磁気検出素子のゼロ磁場での抵抗値（Ω）」を、ＴＣR1は「前記磁気検出素子回路の前記出力端子と前記第１電流供給源との間に設けられる前記抵抗器の抵抗温度係数（℃-1）」を、ＴＣR2は「前記磁気検出素子回路の前記出力端子と前記基準電位点との間に設けられる前記抵抗器の抵抗温度係数（℃-1）」を、ＴＣMR1は「前記第１磁気検出素子の抵抗温度係数（℃-1）」を、ＴＣMR2は「第２磁気検出素子の抵抗温度係数（℃-1）」を表す。
【００１４】
上記発明（発明１〜６）において、前記第１電流供給源は、前記磁気検出素子回路に定電流を供給する定電流供給源であり、前記第２電流供給源は、前記インピーダンス整合器に定電圧を供給する定電圧供給源であるのが好ましい（発明７）。
【００１５】
上記発明（発明１〜７）において、前記インピーダンス整合器として、オペアンプを用いることができ（発明８）、前記磁気検出素子回路は、直列接続される第３磁気検出素子及び第４磁気検出素子をさらに含み、前記第１磁気検出素子及び前記第２磁気検出素子の直列回路と、前記第３磁気検出素子及び前記第４磁気検出素子の直列回路とが並列に接続されたブリッジ回路を有していてもよい（発明９）。
【００１６】
上記発明（発明１〜９）において、少なくとも前記第１磁気検出素子及び前記第２磁気検出素子は、同一チップ上に集積されていてもよく（発明１０）、少なくとも前記第１磁気検出素子、前記第２磁気検出素子及び前記抵抗器を一体に封止する封止部をさらに備えていてもよい（発明１１）。
【発明の効果】
【００１７】
本発明によれば、磁気検出素子回路への電流供給系統とインピーダンス整合器への電流供給系統とが別系統であって、磁気検出素子回路からの出力電圧をインピーダンス整合器の入力電圧範囲内にすることのできる磁気センサを提供することができる。
【図面の簡単な説明】
【００１８】
【図１】図１は、本発明の一実施形態に係る磁気センサの概略構成を示すブロック図である。
【図２】図２は、本発明の一実施形態における磁気検出素子回路の概略構成を示す回路図である。
【図３】図３は、本発明の一実施形態における磁気センサパッケージの概略構成を示す断面図である。
【図４】図４は、本発明の一実施形態における磁気検出素子回路の他の態様の概略構成を示す回路図である。
【図５】図５は、本発明の一実施形態における磁気検出素子回路からの出力電圧とインピーダンス整合器の入力電圧範囲との関係を示すグラフである。
【図６】図６は、本発明の一実施形態における第１〜第４磁気検出素子の概略構成を示す斜視図である。
【図７】図７は、本発明の一実施形態における第１〜第４磁気検出素子の概略構成を示す断面図である。
【図８】図８は、本発明の一実施形態における位置検出装置の概略構成を示す斜視図である。
【図９】図９（Ａ）は、本発明の一実施形態における第１磁気検出素子回路の概略構成を示す回路図であり、図９（Ｂ）は、本発明の一実施形態における第２磁気検出素子回路の概略構成を示す回路図である。
【図１０】図１０は、実施例１における第１磁気検出素子回路からの出力電圧（環境最高温度ＴMAX及び環境最低温度ＴMINのそれぞれにおける出力電圧ＶOUT−ＴMAX，ＶOUT−ＴMIN）と磁場強度Ｈとの関係を示すグラフである。
【図１１】図１１は、実施例２における第１磁気検出素子回路からの出力電圧（環境最高温度ＴMAX及び環境最低温度ＴMINのそれぞれにおける出力電圧ＶOUT−ＴMAX，ＶOUT−ＴMIN）と磁場強度Ｈとの関係を示すグラフである。
【図１２】図１２は、比較例１における第１磁気検出素子回路からの出力電圧（環境最低温度ＴMINにおける出力電圧ＶOUT−ＴMIN）と磁場強度Ｈとの関係を示すグラフである。
【図１３】図１３は、実施例３における第１磁気検出素子回路からの出力電圧（環境最高温度ＴMAX及び環境最低温度ＴMINのそれぞれにおける出力電圧ＶOUT−ＴMAX，ＶOUT−ＴMIN）と磁場強度Ｈとの関係を示すグラフである。
【図１４】図１４は、実施例４における第１磁気検出素子回路からの出力電圧（環境最高温度ＴMAX及び環境最低温度ＴMINのそれぞれにおける出力電圧ＶOUT−ＴMAX，ＶOUT−ＴMIN）と磁場強度Ｈとの関係を示すグラフである。
【図１５】図１５は、実施例５における第１磁気検出素子回路からの出力電圧（環境最高温度ＴMAX及び環境最低温度ＴMINのそれぞれにおける出力電圧ＶOUT−ＴMAX，ＶOUT−ＴMIN）と磁場強度Ｈとの関係を示すグラフである。
【図１６】図１６は、実施例６における第１磁気検出素子回路からの出力電圧（環境最高温度ＴMAX及び環境最低温度ＴMINのそれぞれにおける出力電圧ＶOUT−ＴMAX，ＶOUT−ＴMIN）と磁場強度Ｈとの関係を示すグラフである。
【図１７】図１７は、比較例２における第１磁気検出素子回路からの出力電圧（環境最低温度ＴMINにおける出力電圧ＶOUT−ＴMIN）と磁場強度Ｈとの関係を示すグラフである。
【発明を実施するための形態】
【００１９】
本発明の一実施形態について、図面を参照しながら説明する。図１は、本実施形態に係る磁気センサの概略構成を示すブロック図であり、図２は、本実施形態における磁気検出素子回路の概略構成を示す回路図であり、図３は、本実施形態における磁気センサパッケージの概略構成を示す断面図である。
【００２０】
本実施形態に係る磁気センサは、磁気センサパッケージ１と、インピーダンス整合器２２と、演算処理回路２３とを備える。磁気センサパッケージ１は、基部４と、基部４上に設けられる磁気センサ部２と、接続リード６と、磁気センサ部２及び接続リード６を電気的に接続するボンディングワイヤ等の配線部５と、それらを一体に封止する封止部３とを有する。封止部３は、例えばエポキシ樹脂等の樹脂材料により構成される。
【００２１】
磁気センサ部２は、外部磁場の変化に伴い検出信号ＶOUTを出力する磁気検出素子回路２１と、第１抵抗器Ｒ１及び第２抵抗器Ｒ２とを有する。磁気検出素子回路２１、第１抵抗器Ｒ１及び第２抵抗器Ｒ２は、１枚のシリコンウェハ等の半導体基板（図示を省略）、すなわち同一チップ上に集積されていてもよいし、磁気検出素子回路２１は第１チップに集積され、第１抵抗器Ｒ１は第１チップとは異なる第２チップに集積され、第２抵抗器Ｒ２は第１チップ及び第２チップとは異なる第３チップに集積されていてもよい。
【００２２】
インピーダンス整合器２２は、磁気検出素子回路２１に接続され、検出信号ＶOUTを増幅してセンサ信号Ｓを出力するオペアンプ２２により構成される。
【００２３】
磁気検出素子回路２１は、直列接続された２つの磁気検出素子により構成される磁気検出素子対を少なくとも１つ含むホイートストンブリッジ回路を有する。図２に示すように、本実施形態において、磁気検出素子回路２１は、第１磁気検出素子ＭＲ１及び第２磁気検出素子ＭＲ２が直列に接続されてなる第１磁気検出素子対と、第３磁気検出素子ＭＲ３及び第４磁気検出素子ＭＲ４が直列に接続されてなる第２磁気検出素子対とを含むホイートストンブリッジ回路Ｃ２１を有する。なお、図４に示すように、磁気検出素子回路２１は、第１磁気検出素子対のみを含み、第２磁気検出素子対を含まないハーフブリッジ回路Ｃ２１’を有していてもよい。
【００２４】
図２に示すように、ホイートストンブリッジ回路Ｃ２１は、第１磁気検出素子対と、第２磁気検出素子対と、第１磁気検出素子ＭＲ１及び第３磁気検出素子ＭＲ３の各一端が接続される電源ポートＶ２１と、第２磁気検出素子ＭＲ２及び第４磁気検出素子ＭＲ４の各一端が接続されるグランドポートＧ２１と、第１出力ポートＥ２１１と、第２出力ポートＥ２１２とを含む。第１出力ポートＥ２１１は、第１磁気検出素子対における第１磁気検出素子ＭＲ１と第２磁気検出素子ＭＲ２との間（中点）に接続され、第２出力ポートＥ２１２は、第２磁気検出素子対における第３磁気検出素子ＭＲ３と第４磁気検出素子ＭＲ４との間（中点）に接続される。電源ポートＶ２１は、磁気検出素子回路２１に電流を供給可能な第１電源供給源ＶSに接続され、グランドポートＧ２１は、グランド（基準電位点）ＶGに接続される。なお、第１電源供給源ＶSは、定電圧を供給可能な定電圧電源であってもよいし、定電流を供給可能な定電流電源であってもよい。
【００２５】
第１抵抗器Ｒ１は、第１出力ポートＥ２１１又は第２出力ポートＥ２１２と第１電源供給源ＶSとの間に位置する。第２抵抗器Ｒ２は、第１出力ポートＥ２１１又は第２出力ポートＥ２１２とグランド（基準電位点）ＶGとの間に位置する。これらの抵抗器（第１抵抗器Ｒ１及び第２抵抗器Ｒ２）を有することで、オペアンプ２２の入力電圧範囲を超えることのない出力範囲の検出信号ＶOUTが出力され得る。なお、本実施形態に係る磁気センサは、第１抵抗器Ｒ１及び第２抵抗器Ｒ２を有するが、この態様に限定されない。例えば、オペアンプ２２の入力電圧範囲と磁気検出素子回路２１（ホイートストンブリッジ回路Ｃ２１）から出力される検出信号ＶOUTの出力電圧との関係に応じ、本実施形態に係る磁気センサは、第１抵抗器Ｒ１及び第２抵抗器Ｒ２のいずれか一方を含み、他方を含んでいなくてもよい。
【００２６】
第１抵抗器Ｒ１及び第２抵抗器Ｒ２の抵抗値は、特に限定されるものではない。これらの抵抗値が適宜設定されることで、図５に示すように、オペアンプ２２の入力電圧範囲（ＶCC−ａ〜ＶEE＋ａ）を超えることのない出力範囲の検出信号ＶOUTが出力され得るとともに、検出信号ＶOUTの振幅の中心値を、オペアンプ２２の入力電圧範囲の中点（(ＶCC＋ＶEE)／２）に実質的に一致させ得る。なお、オペアンプ２２の入力電圧範囲（ＶCC−ａ〜ＶEE＋ａ）は、オペアンプ２２の最大同相入力電圧範囲（ＶCC〜ＶEE）に基づいて適宜設定される、ダイナミックレンジを確保するための入力電圧範囲である。
【００２７】
ホイートストンブリッジ回路Ｃ２１に含まれる第１〜第４磁気検出素子ＭＲ１〜ＭＲ４としては、例えば、ホール素子、ＡＭＲ素子、ＧＭＲ素子、ＴＭＲ素子等が挙げられ、比較的出力電圧の大きいＧＭＲ素子、ＴＭＲ素子等が特に好ましい。
【００２８】
第１〜第４磁気検出素子ＭＲ１〜ＭＲ４としてのＧＭＲ素子、ＴＭＲ素子は、図６に示すように、複数の下部リード電極６１と、複数のＭＲ積層体５０と、複数の上部リード電極６２とを有する。下部リード電極６１及び上部リード電極６２は、例えば、Ｃｕ、Ａｌ、Ａｕ、Ｔａ、Ｔｉ等のうちの１種の導電材料又は２種以上の導電材料の複合膜により構成され、その厚さは、それぞれ０．３〜２．０μｍ程度である。
【００２９】
複数の下部リード電極６１は、基板（図示せず）上に設けられている。複数の下部リード電極６１は、それぞれ細長い略長方形状を有しており、アレイ状に配列された複数のＭＲ積層体５０の電気的な直列方向において隣接する２つの下部リード電極６１の間に所定の隙間を有するように設けられている。下部リード電極６１の長手方向の両端近傍のそれぞれに、ＭＲ積層体５０が設けられている。すなわち、複数の下部リード電極６１上には、それぞれ、２つのＭＲ積層体５０が設けられている。
【００３０】
本実施形態におけるＭＲ積層体５０は、図７に示すように、磁化方向が固定された磁化固定層５３と、印加される磁界の方向に応じて磁化方向が変化する自由層５１と、磁化固定層５３及び自由層５１の間に配置される非磁性層５２と、反強磁性層５４とを有する。
【００３１】
ＭＲ積層体５０は、下部リード電極６１側から順に自由層５１、非磁性層５２、磁化固定層５３及び反強磁性層５４が積層された構造を有する。自由層５１は、下部リード電極６１に電気的に接続され、反強磁性層５４は、上部リード電極６２に電気的に接続されている。自由層５１及び磁化固定層５３を構成する材料としては、例えば、ＮｉＦｅ、ＣｏＦｅ、ＣｏＦｅＢ、ＣｏＦｅＮｉ、Ｃｏ2ＭｎＳｉ、Ｃｏ2ＭｎＧｅ、ＦｅＯX（Ｆｅの酸化物）等が挙げられる。自由層５１及び磁化固定層５３の厚さは、それぞれ、１〜２０ｎｍ程度である。
【００３２】
非磁性層５２は、スペーサ層であり、ＭＲ積層体５０にトンネル磁気抵抗効果（ＴＭＲ効果）又は巨大磁気抵抗効果（ＧＭＲ効果）を発現させるための必須の膜である。非磁性層５２を構成する材料としては、ＭｇＯ、Ｍｇ−Ａｌ−Ｏ、Ａｌ−Ｏ等の酸化物；Ｃｕ、Ａｕ、Ａｇ、Ｃｒ、Ａｇ−Ｚｎ、Ｎｉ−Ａｌ等の金属材料；等が挙げられる。なお、非磁性層５２の厚さは、０．１〜５ｎｍ程度である。
【００３３】
反強磁性層５４は、例えば、Ｐｔ，Ｒｕ，Ｒｈ，Ｐｄ，Ｎｉ，Ｃｕ，Ｉｒ，Ｃｒ及びＦｅのグループの中から選ばれる少なくとも１種の元素と、Ｍｎとを含む反強磁性材料により構成される。この反強磁性材料におけるＭｎの含有量は、例えば３５〜９５原子％程度である。反強磁性材料により構成される反強磁性層５４は、磁化固定層５３との間での交換結合により、磁化固定層５３の磁化の方向を固定する役割を果たす。
【００３４】
複数の上部リード電極６２は、複数のＭＲ積層体５０上に設けられている。各上部リード電極６２は、細長い略長方形状を有する。上部リード電極６２は、アレイ状に配列された複数のＭＲ積層体５０の電気的な直列方向において隣接する２つの上部リード電極６２の間に所定の隙間を有するように、かつ複数のＭＲ積層体５０を直列に接続するように配置され、隣接する２つのＭＲ積層体５０の反強磁性層５４同士を電気的に接続する。なお、ＭＲ積層体５０は、下部リード電極６１側から順に反強磁性層５４、磁化固定層５３、非磁性層５２及び自由層５１が積層されてなる構成を有していてもよい。また、自由層５１と下部リード電極６１又は上部リード電極６２との間にキャップ層（保護層）を有していてもよい。
【００３５】
ＭＲ積層体５０において、自由層５１の磁化の方向が磁化固定層５３の磁化の方向に対してなす角度に応じて抵抗値が変化し、この角度が０°（互いの磁化の方向が平行）のときに抵抗値が最小となり、１８０°（互いの磁化の方向が反平行）のときに抵抗値が最大となる。
【００３６】
第１抵抗器Ｒ１及び第２抵抗器Ｒ２は、第１〜第４磁気検出素子ＭＲ１〜ＭＲ４と異なる材料、例えば、Ｎｉ、Ｃｒ、Ｗ、Ｔｉ、Ｔａ、ＮｉＣｒ、ＦｅＣｒ、ＣｕＮｉ、ＣｕＭｎ、ＭｎＮｉ等の金属材料や、これらに窒素、Ｇｅ、Ｂ等の添加物を添加した添加物含有金属材料等により構成される。なお、第１〜第４磁気検出素子ＭＲ１〜ＭＲ４は、複数の材料（例えば、ＴＭＲ素子であればＭＲ積層体５０の各層（自由層５１、非磁性層５２、磁化固定層５３及び反強磁性層５４）、下部リード電極６１及び上部リード電極６２のそれぞれを構成する材料）により構成され得るが、当該複数の材料を一体的に組み合わせてなる一の複合材料により構成されると考えることができる。そのような意味において、第１抵抗器Ｒ１及び第２抵抗器Ｒ２は、第１〜第４磁気検出素子ＭＲ１〜ＭＲ４を構成する材料（複合材料）と異なる材料により構成される。第１抵抗器Ｒ１及び第２抵抗器Ｒ２の抵抗温度係数（℃-1）と、第１〜第４磁気検出素子ＭＲ１〜ＭＲ４の抵抗温度係数（℃-1）とは、それらの正負の符号が相互に異なるのが好ましい。第１抵抗器Ｒ１及び第２抵抗器Ｒ２と、第１〜第４磁気検出素子ＭＲ１〜ＭＲ４との抵抗温度係数の正負の符号が互いに異なることで、磁気検出素子回路２１からの検出信号ＶOUTの出力電圧や消費電力が環境温度による影響を受け難くなる。
【００３７】
特に、第１抵抗器Ｒ１及び第２抵抗器Ｒ２の抵抗温度係数が正であり、第１〜第４磁気検出素子ＭＲ１〜ＭＲ４の抵抗温度係数が負であるのが好ましい。これにより、ホイートストンブリッジ回路Ｃ２１全体の抵抗温度係数を小さくすることができるため、磁気検出素子回路２１からの検出信号ＶOUTの出力電圧や消費電力が環境温度による影響を受け難くなる。第１抵抗器Ｒ１及び第２抵抗器Ｒ２の抵抗温度係数と第１〜第４磁気検出素子ＭＲ１〜ＭＲ４の抵抗温度係数とは、下記式（１）及び式（２）のいずれをも満足するのが好ましい。
Ｒ1×ＴＣR1＋ＲX1×ＴＣMR1＝Ｒ2×ＴＣR2＋ＲX2×ＴＣMR2＝０  ・・・（１）
Ｒ1×ＴＣR1＋ＲX3×ＴＣMR3＝Ｒ2×ＴＣR2＋ＲX4×ＴＣMR4＝０  ・・・（２）
式（１）及び式（２）中、ＲX1は「第１磁気検出素子ＭＲ１のゼロ磁場における抵抗値（Ω）」を、ＲX2は「第２磁気検出素子ＭＲ２のゼロ磁場における抵抗値（Ω）」を、ＲX3は「第３磁気検出素子ＭＲ３のゼロ磁場における抵抗値（Ω）」を、ＲX4は「第４磁気検出素子ＭＲ４のゼロ磁場における抵抗値（Ω）」を、ＴＣMR1は「第１磁気検出素子ＭＲ１の抵抗温度係数（℃-1）」を、ＴＣMR2は「第２磁気検出素子ＭＲ２の抵抗温度係数（℃-1）」を、ＴＣMR3は「第３磁気検出素子ＭＲ３の抵抗温度係数（℃-1）」を、ＴＣMR4は「第４磁気検出素子ＭＲ４の抵抗温度係数（℃-1）」を、Ｒ1は「第１抵抗器Ｒ１の抵抗値（Ω）」を、Ｒ2は「第２抵抗器Ｒ２の抵抗値（Ω）」を、ＴＣR1は「第１抵抗器Ｒ１の抵抗温度係数（℃-1）」を、ＴＣR2は「第２抵抗器Ｒ２の抵抗温度係数（℃-1）」を表す。
【００３８】
第１電源供給源ＶSが定電流電源である場合、第２抵抗器Ｒ２の抵抗温度係数と第２磁気検出素子ＭＲ２及び第４磁気検出素子ＭＲ４の抵抗温度係数とは、下記式（３）に示す関係を有するのが好ましい。
ＲX2×ＴＣMR2＝ＲX4×ＴＣMR4＝−Ｒ2×ＴＣR2  ・・・（３）
式（３）中、ＲX2は「第２磁気検出素子ＭＲ２のゼロ磁場における抵抗値（Ω）」を、ＲX4は「第４磁気検出素子ＭＲ４のゼロ磁場における抵抗値（Ω）」を、ＴＣMR2は「第２磁気検出素子ＭＲ２の抵抗温度係数（℃-1）」を、ＴＣMR4は「第４磁気検出素子ＭＲ４の抵抗温度係数（℃-1）」を、Ｒ2は「第２抵抗器Ｒ２の抵抗値（Ω）」を、ＴＣR2は「第２抵抗器Ｒ２の抵抗温度係数（℃-1）」を表す。
【００３９】
なお、磁気検出素子回路２１がハーフブリッジ回路Ｃ２１’（図４参照）を有する場合、上記式（３）は、下記式（４）により表され得る。
ＲX2×ＴＣMR2＝−Ｒ2×ＴＣR2  ・・・（４）
式（４）中、ＲX2は「第２磁気検出素子のゼロ磁場における抵抗値（Ω）」を、ＴＣMR2は「第２磁気検出素子の抵抗温度係数（℃-1）」を、Ｒ2は「第２抵抗器Ｒ２の抵抗値（Ω）」を、ＴＣR2は「第２抵抗器Ｒ２の抵抗温度係数（℃-1）」を表す。
【００４０】
本実施形態において、オペアンプ２２の非反転入力端子（プラス端子）には第１出力ポートＥ２１１が接続され、反転入力端子（マイナス端子）には第２出力ポートＥ２１２が接続される。オペアンプ２２の電源端子は、オペアンプ２２に定電圧を供給可能な第２電源供給源ＶCC及びグランド（基準電位点）ＶEEにそれぞれ接続される。オペアンプ２２の入力電圧範囲内の検出信号ＶOUTは、オペアンプ２２に入力され、オペアンプ２２にて差動増幅されてセンサ信号Ｓとして出力される。
【００４１】
演算処理回路２３は、インピーダンス整合器２２から出力されるアナログ信号（センサ信号Ｓ）をデジタル信号に変換するＡ／Ｄ（アナログ−デジタル）変換部２３１と、Ａ／Ｄ変換部２３１によりデジタル変換されたデジタル信号を演算処理し、物理量（例えば移動体の移動量等）を算出する演算処理部２３２とを含む。
【００４２】
本実施形態に係る磁気センサの磁気検出素子回路２１において、第１〜第４磁気検出素子ＭＲ１〜ＭＲ４の磁化固定層５３の磁化方向は第１方向Ｄ１に平行であって、第１磁気検出素子ＭＲ１及び第４磁気検出素子ＭＲ４の磁化固定層５３の磁化方向と、第２磁気検出素子ＭＲ２及び第３磁気検出素子ＭＲ３の磁化固定層５３の磁化方向とは、互いに反平行方向である。この場合、検出信号ＶOUTの波形は、物理量に依存したコサイン（Ｃｏｓｉｎｅ）波形になる。
【００４３】
磁気検出素子回路２１において、外部磁場の変化に応じて、第１出力ポートＥ２１１及び第２出力ポートＥ２１２の電位差が変化し、磁界強度を表す信号としての検出信号ＶOUTが出力される。インピーダンス整合器２２は、第１出力ポートＥ２１１及び第２出力ポートＥ２１２の電位差に対応する検出信号ＶOUTを差動増幅し、センサ信号ＳとしてＡ／Ｄ変換部２３１に出力する。
【００４４】
Ａ／Ｄ変換部２３１は、インピーダンス整合器２２から出力されるセンサ信号Ｓ（物理量に関するアナログ信号）をデジタル信号に変換し、当該デジタル信号が演算処理部２３２に入力される。
【００４５】
演算処理部２３２は、Ａ／Ｄ変換部２３１によりアナログ信号から変換されたデジタル信号についての演算処理を行い、物理量を算出する。この演算処理部２３２は、例えば、マイクロコンピュータ等により構成される。
【００４６】
上述した構成を有する磁気センサは、位置検出装置の一構成要素として用いられ得る。図８は、本実施形態に係る磁気センサを用いた位置検出装置の概略構成を示す斜視図である。
【００４７】
図８に示すように、本実施形態における位置検出装置１０は、本実施形態に係る磁気センサ３０と、磁気センサ３０に対して相対的に移動可能な移動体２０とを備える。なお、本実施形態において、位置検出装置１０として、磁気センサ３０に対して所定の方向に相対的に直線移動する移動体２０を備えるリニアエンコーダを例に挙げて説明する。なお、図８に示す態様において、移動体２０は、長手方向にＮ極及びＳ極が交互に着磁されてなる磁気スケールである。
【００４８】
磁気センサ３０における演算処理部２３２（図１参照）は、Ａ／Ｄ変換部２３１（図１参照）によってアナログ信号から変換されたデジタル信号についての演算処理を行い、移動体２０の相対移動量を物理量として算出する。
【００４９】
上述した構成を有する本実施形態における位置検出装置１０において、移動体２０が磁気センサ３０に対して相対的に移動するのに伴い外部磁場が変化すると、その外部磁場の変化に応じ、磁気検出素子回路２１の第１〜第４磁気検出素子ＭＲ１〜ＭＲ４の抵抗値が変化し、第１出力ポートＥ２１１及び第２出力ポートＥ２１２の電位差に応じ、検出信号ＶOUTが磁気検出素子回路２１から出力される。検出信号ＶOUTは、オペアンプ２２により差動増幅されてセンサ信号Ｓとして出力される。そして、オペアンプ２２から出力されたセンサ信号Ｓが、Ａ／Ｄ変換部２３１によりデジタル信号に変換される。その後、演算処理部２３２により、移動体２０の相対移動量が算出される。
【００５０】
演算処理部２３２により算出された相対移動量は、本実施形態における位置検出装置１０が設置されるアプリケーション（例えば、リニアモーター等）の電子制御ユニット（Electronic Control Unit，ＥＣＵ）に出力される。電子制御ユニットにおいては、上記相対移動量に基づいて、当該アプリケーションの動作が制御される。
【００５１】
本実施形態における位置検出装置１０において、磁気センサ３０の磁気検出素子回路２１から出力される信号がインピーダンス整合器２２の入力電圧範囲内に制御されているため、インピーダンス整合器２２から演算処理回路２３に精確に信号が出力される。よって、移動体２０の相対移動量が精確に算出され得る。
【００５２】
以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
【００５３】
上記実施形態において、磁気検出素子回路２１と、インピーダンス整合器２２としてのオペアンプ２２を含む態様を例に挙げて説明したが、この態様に限定されるものではない。例えば、磁気検出素子回路２１は第１磁気検出素子回路２１１及び第２磁気検出素子回路２１２を含み、インピーダンス整合器２２は第１磁気検出素子回路２１１から出力される第１検出信号ＶOUT1が入力される第１オペアンプ２２１及び第２磁気検出素子回路２１２から出力される第２検出信号ＶOUT2が入力される第２オペアンプ２２２を含む態様であってもよい（図９（Ａ）及び（Ｂ）参照）。
【００５４】
かかる態様において、第１磁気検出素子回路２１１及び第２磁気検出素子回路２１２は、それぞれ、直列接続された２つの磁気検出素子により構成される磁気検出素子対を少なくとも１つ含むホイートストンブリッジ回路Ｃ２１（図２参照）を有し、第１抵抗器Ｒ１は、第１出力ポートＥ２１１又は第２出力ポートＥ２１２と第１電源供給源ＶSとの間に、第２抵抗器Ｒ２は、第１出力ポートＥ２１１又は第２出力ポートＥ２１２とグランド（基準電位点）ＶGとの間に設けられる。これにより、第１磁気検出素子回路２１１及び第２磁気検出素子回路２１２のそれぞれから、第１オペアンプ２２１及び第２オペアンプ２２２の入力電圧範囲（ＶCC−ａ〜ＶEE＋ａ）を超えることのない出力範囲の第１検出信号ＶOUT1及び第２検出信号ＶOUT2が出力される。
【００５５】
上記実施形態において、磁気センサパッケージ１の封止部３は、磁気検出素子回路２１、第１抵抗器Ｒ１及び第２抵抗器Ｒ２を含む磁気センサ部２と、基部４と、配線部５と、リード６とを一体的に封止するものであるが、このような態様に限定されない。例えば、磁気センサパッケージ１の封止部３は、磁気検出素子回路２１、第１抵抗器Ｒ１及び第２抵抗器Ｒ２を含む磁気センサ部２と、基部４と、配線部５と、リード６とともに、インピーダンス整合器２２及び演算処理回路２３をも一体的に封止するものであってもよい。
【００５６】
上記実施形態において、位置検出装置１０として、磁気センサ３０に対して所定の方向に相対的に直線移動する移動体２０を備えるリニアエンコーダを例に挙げて説明したが、この態様に限定されるものではない。例えば、位置検出装置１０は、所定の回転軸周りに回転移動する回転移動体２０を備えるロータリーエンコーダ等であってもよい。かかる位置検出装置１０において、磁気センサ３０は、第１磁気検出素子回路２１１及び第２磁気検出素子回路２１２を含む磁気検出素子回路２１と、第１磁気検出素子回路２１１から出力される第１検出信号ＶOUT1が入力される第１オペアンプ２２１及び第２磁気検出素子回路２１２から出力される第２検出信号ＶOUT2が入力される第２オペアンプ２２２を含むインピーダンス整合器２２とを備えるのが好ましい。
【００５７】
このような位置検出装置１０において、回転移動体２０の回転移動に伴い外部磁場が変化すると、その外部磁場の変化に応じ、第１磁気検出素子回路２１１及び第２磁気検出素子回路２１２の第１〜第４磁気検出素子ＭＲ１〜ＭＲ４の抵抗値が変化し、第１出力ポートＥ２１１及び第２出力ポートＥ２１２の電位差に応じ、第１検出信号ＶOUT1及び第２検出信号ＶOUT2が第１磁気検出素子回路２１１及び第２磁気検出素子回路２１２から出力される。第１検出信号ＶOUT1及び第２検出信号ＶOUT2は、第１オペアンプ２２１及び第２オペアンプ２２２により差動増幅されて第１センサ信号Ｓ１及び第２センサ信号Ｓ２として出力される。そして、第１オペアンプ２２１及び第２オペアンプ２２２から出力された第１センサ信号Ｓ１及び第２センサ信号Ｓ２が、Ａ／Ｄ変換部２３１によりデジタル信号に変換される。その後、演算処理部２３２により、回転移動体２０の回転角度θが算出される。
【００５８】
演算処理部２３２により算出された回転角度θは、本実施形態における位置検出装置１０が設置されるアプリケーション（例えば、電動パワーステアリング装置等）の電子制御ユニット（Electronic Control Unit，ＥＣＵ）に出力される。電子制御ユニットにおいては、上記回転角度θに基づいて、当該アプリケーションの動作が制御される。
【００５９】
かかる位置検出装置１０において、磁気センサ３０の磁気検出素子回路２１から出力される信号がインピーダンス整合器２２の入力電圧範囲内に制御されているため、インピーダンス整合器２２から演算処理回路２３に精確に信号が出力される。よって、回転移動体２０の回転角度θが精確に算出され得る。
【実施例】
【００６０】
以下、実施例等を挙げて本発明をさらに詳細に説明するが、本発明は下記の実施例等に何ら限定されるものではない。
【００６１】
〔実施例１〕
図４に示すハーフブリッジ回路Ｃ２１’を有する磁気検出素子回路２１、並びに第１抵抗器Ｒ１及び第２抵抗器Ｒ２を含む回路における磁場強度の変化に伴う出力電圧と、オペアンプ２２の入力電圧範囲との関係についてシミュレーション実験を行った。結果を図１０に示す。なお、第１電源供給源ＶSは定電圧電源であるものとし、シミュレーション条件は、表１に示すように設定された。
【００６２】
【表１】
2018146280.tif 000003
【００６３】
〔実施例２〕
第１抵抗器Ｒ１の抵抗値Ｒ1を２．６ｋΩに変更した以外は、実施例１と同様にしてシミュレーション実験を行った。結果を図１１に示す。
【００６４】
〔比較例１〕
第１抵抗器Ｒ１の抵抗値Ｒ1を０Ωに変更した以外は、実施例１と同様にしてシミュレーション実験を行った。結果を図１２に示す。
【００６５】
〔実施例３〕
図４に示すハーフブリッジ回路Ｃ２１’を有する磁気検出素子回路２１、並びに第１抵抗器Ｒ１及び第２抵抗器Ｒ２を含む回路における磁場強度の変化に伴う出力電圧と、オペアンプ２２の入力電圧範囲との関係についてシミュレーション実験を行った。結果を図１３に示す。なお、第１電源供給源ＶSは定電流電源であるものとし、シミュレーション条件は、表２に示すように設定された。
【表２】
2018146280.tif 000004
【００６６】
〔実施例４〕
第２抵抗器Ｒ２の抵抗値Ｒ2を２．５ｋΩに変更した以外は、実施例３と同様にしてシミュレーション実験を行った。結果を図１４に示す。
【００６７】
〔実施例５〕
第１抵抗器Ｒ１及び第２抵抗器Ｒ２の抵抗温度係数ＴＣRを０．００５℃-1に変更した以外は、実施例４と同様にしてシミュレーション実験を行った。結果を図１５に示す。
【００６８】
〔実施例６〕
図２に示すホイートストンブリッジ回路Ｃ２１を有する磁気検出素子回路２１、並びに第１抵抗器Ｒ１及び第２抵抗器Ｒ２を含む回路の出力電圧と、オペアンプ２２の入力電圧範囲との関係について、実施例１と同様にしてシミュレーション実験を行った。結果を図１６に示す。なお、第１電源供給源ＶSは定電圧電源であるものとし、シミュレーション条件は、表３に示すように設定された。
【００６９】
【表３】
2018146280.tif 000005
【００７０】
〔比較例２〕
第１抵抗器Ｒ１の抵抗値Ｒ1及び第２抵抗器Ｒ２の抵抗値Ｒ2をともに０Ωに変更した以外は、実施例６と同様にしてシミュレーション実験を行った。結果を図１７に示す。
【００７１】
図１０〜図１７は、実施例１〜６、並びに比較例１及び比較例２における第１磁気検出素子回路２１１からの出力電圧（環境最高温度ＴMAX及び環境最低温度ＴMINのそれぞれにおける出力電圧ＶOUT−ＴMAX，ＶOUT−ＴMIN）と磁場強度Ｈとの関係を示すグラフであり、横軸は磁場強度Ｈを、縦軸は出力電圧ＶOUT（Ｖ）を表す。
【００７２】
図１０〜図１７に示すように、磁気検出素子回路２１の第１出力ポートＥ２１１又は第２出力ポートＥ２１２と第１電源供給源ＶSとの間に第１抵抗器Ｒ１が位置し、第１出力ポートＥ２１１又は第２出力ポートＥ２１２とグランド（基準電位点）ＶGとの間に第２抵抗器Ｒ２が位置することで、磁気検出素子回路２１から出力される検出信号ＶOUTをオペアンプ２２の入力電圧範囲内に制御可能であることが確認された。
【００７３】
また、第１抵抗器Ｒ１及び第２抵抗器Ｒ２の抵抗値Ｒ1，Ｒ2を調整することで、磁気検出素子回路２１から出力される検出信号ＶOUTの振幅の中心値を、オペアンプ２２の入力電圧範囲の中点に実質的に一致させ得ることが確認された（図１１、図１４及び図１５参照）。
【００７４】
さらに、第１抵抗器Ｒ１及び第２抵抗器Ｒ２の抵抗温度係数と、第１〜第４磁気検出素子ＭＲ１〜ＭＲ４の抵抗温度係数とが互いに異なる符号を有することで、環境温度等による影響を受けることなく、磁気検出素子回路２１から検出信号ＶOUTが安定して出力されることが確認された。
【００７５】
さらにまた、ゼロ磁場での第２磁気検出素子の抵抗値ＲX2、第２磁気検出素子ＭＲ２の抵抗温度係数ＴＣMR2（℃-1）、第２抵抗器Ｒ２の抵抗値Ｒ2及び第２抵抗器Ｒ２の抵抗温度係数ＴＣR2（℃-1）が、上記式（４）に示す関係を有することで、環境温度等による影響を受けることなく、磁気検出素子回路２１から検出信号ＶOUTがより安定して出力されることが確認された（図１５参照）。
【符号の説明】
【００７６】
１…磁気センサパッケージ
２…磁気センサ部
２１…磁気検出素子回路
２１１…第１磁気検出素子回路
２１２…第２磁気検出素子回路
Ｒ１…第１抵抗器
Ｒ２…第２抵抗器
２２…インピーダンス整合器（オペアンプ）
２２１…第１オペアンプ
２２２…第２オペアンプ
２３…演算処理回路
３…封止部
４…基部
５…配線部
６…接続リード
３０…磁気センサ
【図１】
2018146280.tif 000006
【図２】
2018146280.tif 000007
【図３】
2018146280.tif 000008
【図４】
2018146280.tif 000009
【図５】
2018146280.tif 000010
【図６】
2018146280.tif 000011
【図７】
2018146280.tif 000012
【図８】
2018146280.tif 000013
【図９】
2018146280.tif 000014
【図１０】
2018146280.tif 000015
【図１１】
2018146280.tif 000016
【図１２】
2018146280.tif 000017
【図１３】
2018146280.tif 000018
【図１４】
2018146280.tif 000019
【図１５】
2018146280.tif 000020
【図１６】
2018146280.tif 000021
【図１７】
2018146280.tif 000022