(57)【要約】【課題】２つの直流電源を備えた電源システムにおいて素子数を低減し、回路の実装コストを低減させる。【解決手段】高電圧側の第１の電力線ＰＬ及び低電圧側の第２の電力線ＧＬの間の直流電圧を制御するための電源システム１００であって、第１の直流電源Ｂ１及び第２の直流電源Ｂ２と、電力線ＧＬとノードＮ１との間に電気的に接続されたスイッチング素子Ｓ１と、前記電力線ＰＬとノードＮ２との間に接続されたスイッチング素子Ｓ２と、ノードＮ１とノードＮ２との間に接続されたスイッチング素子Ｓ３と、電力線ＰＬとノードＮ３との間に接続されたスイッチング素子Ｓ４と、ノードＮ１とノードＮ３との間に接続されたスイッチング素子Ｓ５と、を備える構成とする。【選択図】図１
2018068033.tif 000002
【特許請求の範囲】
【請求項１】
高電圧側の第１の電力線及び低電圧側の第２の電力線の間の直流電圧を制御するための電源システムであって、
第１の直流電源と、第２の直流電源と、
前記第１の直流電源及び前記第２の直流電源と、前記第１の電力線及び前記第２の電力線と、の間で直流電圧変換を実行するための電力変換器と、を備え、
前記電力変換器は、
前記第２の電力線と第１のノードとの間に電気的に接続された第１の半導体素子と、
前記第２の電力線と第２のノードとの間に、前記第１の直流電源と直列に電気的に接続された第１のリアクトルと、
前記第１の電力線と第３のノードとの間に、前記第２の直流電源と直列に電気的に接続された第２のリアクトルと、
前記第１の電力線と前記第２のノードとの間に接続された第２の半導体素子と、
前記第１のノードと前記第２のノードとの間に接続された第３の半導体素子と、
前記第１の電力線と前記第３のノードとの間に接続された第４の半導体素子と、
前記第１のノードと前記第３のノードとの間に接続された第５の半導体素子と、
を備え、
前記第１の半導体素子はスイッチング素子を含み、
前記第２の半導体素子及び前記第３の半導体素子の少なくとも一方がスイッチング素子を含み、
前記第４の半導体素子及び前記第５の半導体素子の少なくとも一方がスイッチング素子を含むことを特徴とする電源システム。
【請求項２】
請求項１に記載の電源システムであって、
前記第１から第５の半導体素子の各々は、スイッチング素子と、前記スイッチング素子と逆並列に接続されて、順バイアス時に電流経路を形成するダイオードとを含むことを特徴とする電源システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つの直流電源と負荷との間で電力を授受する電源システムに関する。
【背景技術】
【０００２】
複数の電源と負荷の間に接続された電力変換器を用いて、複数の電源を組み合わせて負荷へ電源を供給するハイブリッド電源システムが用いられている。
【０００３】
例えば、二次電池及び充放電可能な補助電源の各々に対して設けられた昇圧チョッパ（電力変換器）を並列に接続した、車両用電源システムが記載されている（特許文献１）。また、複数のスイッチング素子のスイッチングパターンを切換えることよって、２つの直流電源を直列接続した状態でＤＣ／ＤＣ変換を行なう動作モード（直列接続モード）と、２つの直流電源を並列に使用する状態でＤＣ／ＤＣ変換を行なう動作モード（並列接続モード）とを切替えることが可能な電力変換器の構成が記載されている（特許文献２）。
【０００４】
さらに、２つの直流電源と電力変換器を含む電源システムにおいて、ノードＮ１，Ｎ２と電力線ＰＬとの間にスイッチング素子Ｓ１，Ｓ４と、ノードＮ１，Ｎ２と電力線ＧＬとの間にスイッチング素子Ｓ２，Ｓ３と、ノードＮ１，Ｎ２の間にスイッチング素子Ｓ５，Ｓ６を接続した構成が開示されている（特許文献３の図４３）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−４６４４６号公報
【特許文献２】特開２０１３−１３２３４号公報
【特許文献３】特開２０１５−１６５７５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、特許文献３の図４３に示された電源システムでは、電力変換効率が高く、素子損失が低いために発熱が抑えられ、素子の小型化を図ることができる等の利点がある。一方、６つのスイッチング素子を必要とするため、それらを駆動するゲート駆動回路も対応する数だけ必要となる。したがって、電源システム全体の回路構成が大きくなり、回路の実装コストが増大するという問題がある。
【課題を解決するための手段】
【０００７】
本発明の１つの態様は、高電圧側の第１の電力線及び低電圧側の第２の電力線の間の直流電圧を制御するための電源システムであって、第１の直流電源と、第２の直流電源と、前記第１の直流電源及び前記第２の直流電源と、前記第１の電力線及び前記第２の電力線と、の間で直流電圧変換を実行するための電力変換器と、を備え、前記電力変換器は、前記第２の電力線と第１のノードとの間に電気的に接続された第１の半導体素子と、前記第２の電力線と第２のノードとの間に、前記第１の直流電源と直列に電気的に接続された第１のリアクトルと、前記第１の電力線と第３のノードとの間に、前記第２の直流電源と直列に電気的に接続された第２のリアクトルと、前記第１の電力線と前記第２のノードとの間に接続された第２の半導体素子と、前記第１のノードと前記第２のノードとの間に接続された第３の半導体素子と、前記第１の電力線と前記第３のノードとの間に接続された第４の半導体素子と、前記第１のノードと前記第３のノードとの間に接続された第５の半導体素子と、を備え、前記第１の半導体素子はスイッチング素子を含み、前記第２の半導体素子及び前記第３の半導体素子の少なくとも一方がスイッチング素子を含み、前記第４の半導体素子及び前記第５の半導体素子の少なくとも一方がスイッチング素子を含むことを特徴とする電源システムである。
【０００８】
ここで、前記第１から第５の半導体素子の各々は、スイッチング素子と、前記スイッチング素子と逆並列に接続されて、順バイアス時に電流経路を形成するダイオードとを含むことが好適である。
【発明の効果】
【０００９】
この発明によれば、２つの直流電源を備えた電源システムにおいて素子数を低減し、回路の実装コストを低減させることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態における電源システムの構成を示す回路図である。
【図２】基本的な昇圧チョッパ回路の構成を示す回路図である。
【図３】図２に示した昇圧チョッパ回路の動作波形図である。
【図４】第１の実施の形態における電力変換器のパラレル昇圧モードにおける等価回路図である。
【図５】第１の実施の形態における電力変換器の各直流電源の下アームオン時の電流経路を示す回路図である。
【図６】第１の実施の形態における電力変換器の第１の直流電源の第１上アームオン時の電流経路を示す回路図である。
【図７】第１の実施の形態における電力変換器のパラレル昇圧モードにおける等価回路図である。
【図８】第１の実施の形態における電力変換器の第２の直流電源の第１上アームオン時の電流経路を示す回路図である。
【図９】第１の実施の形態における電力変換器の第１の直流電源の第２上アームオン時の電流経路を示す回路図である。
【図１０】第１の実施の形態における電力変換器の第２の直流電源の第２下アームオン時の電流経路を示す回路図である。
【図１１】第１アーム及び第２アームを用いる昇圧チョッパ回路の各アームスイッチングとスイッチング素子のスイッチングとの対応関係を示す図である。
【図１２】パラレル昇圧モードにおいて各スイッチング素子をスイッチング制御するための論理演算式の一覧を示す図である。
【図１３】第１の実施の形態における電力変換器のパラレル昇圧モードにおける直流電源の出力制御例を説明するため機能ブロック図である。
【図１４】第１の実施の形態における電力変換器に対するＰＷＭ制御部の動作を説明するための波形図である。
【図１５】第１の実施の形態におけるパラレル昇圧モードにおけるスイッチングパターンの一覧を示す図表である。
【図１６】スイッチング素子Ｓ２〜Ｓ５の拡大図である。
【図１７】リアクトル電流の向きの組み合わせを説明する図である。
【図１８】直流電源Ｂ１及びＢ２が力行動作する場合の電流挙動例を示す波形図である。
【図１９（ａ）】等価回路で形成され得る電流経路を説明するための回路図である。
【図１９（ｂ）】等価回路で形成され得る電流経路を説明するための回路図である。
【図１９（ｃ）】等価回路で形成され得る電流経路を説明するための回路図である。
【図２０】３つの電流経路のそれぞれにおける導通損失の推移を示す図である。
【図２１】第１の直流電源が力行動作及び第２の直流電源が回生動作する場合の電流挙動例を示す波形図である。
【図２２（ａ）】等価回路で形成され得る電流経路を説明するための回路図である。
【図２２（ｂ）】等価回路で形成され得る電流経路を説明するための回路図である。
【図２２（ｃ）】等価回路で形成され得る電流経路を説明するための回路図である。
【図２３】３つの電流経路のそれぞれにおける導通損失の推移を示す図である。
【図２４】第１の実施の形態における電力変換器に対するキャリア位相制御を説明するための波形図である。
【図２５】電力変換器のシリーズ昇圧モードにおける下アームオン期間の電流経路を説明するための回路図である。
【図２６】電力変換器のシリーズ昇圧モードにおける上アームオン期間の電流経路を説明するための回路図である。
【図２７】シリーズ昇圧モードにおいて各スイッチング素子をスイッチング制御するための論理演算式の一覧を示す図表である。
【図２８】電力変換器のシリーズ昇圧モードにおける直流電源の出力制御例を説明するため機能ブロック図である。
【図２９】電力変換器のシリーズ昇圧モードにおけるＰＷＭ制御の動作を説明するための波形図である。
【図３０】第３の実施の形態におけるパラレル昇圧モードにおけるスイッチングパターンの切換制御を説明するフローチャートである。
【図３１】第４の本実施の形態における電力変換器に選択的に適用可能な複数の動作モードの一覧を示すための図表である。
【図３２】第１の直流電源を回生充電しない場合における電力変換器の変形例を示す回路図である。
【図３３】第２の直流電源を回生充電しない場合における電力変換器の変形例を示す回路図である。
【図３４】第１及び第２の直流電源を回生充電しない場合における電力変換器の変形例を示す回路図である。
【図３５】第１の直流電源を力行放電しない場合における電力変換器の変形例を示す回路図である。
【図３６】第２の直流電源を力行放電しない場合における電力変換器の変形例を示す回路図である。
【図３７】第１及び第２の直流電源を力行放電しない場合における電力変換器の変形例を示す回路図である。
【図３８】第１及び第２の直流電源の極性を逆にした場合における電力変換器の変形例を示す回路図である。
【発明を実施するための形態】
【００１１】
［第１の実施の形態］
電源システム１００は、図１に示すように、直流電源Ｂ１、直流電源Ｂ２及び電力変換器１０を備える。電源システム１００は、制御装置１０２によって制御される。
【００１２】
本実施の形態において、直流電源Ｂ１及びＢ２は、二次電池や電気二重層キャパシタ等の蓄電装置によって構成される。例えば、直流電源Ｂ１は、リチウムイオン二次電池やニッケル水素電池のような二次電池で構成される。また、直流電源Ｂ２は、例えば、電気二重層キャパシタやリチウムイオンキャパシタ等の出力特性に優れた直流電圧源要素により構成される。直流電源Ｂ１及び直流電源Ｂ２は、「第１の直流電源」及び「第２の直流電源」にそれぞれ対応する。
【００１３】
なお、直流電源Ｂ１及びＢ２を同種の蓄電装置によって構成することも可能である。また、直流電源Ｂ１及びＢ２の容量についても特に限定されることはなく、直流電源Ｂ１及びＢ２は、各々を同等の容量で構成してもよく、一方の直流電源の容量を他方の直流電源の容量より大きくしてもよい。
【００１４】
電力変換器１０は、高電圧側の電力線ＰＬ及び低電圧側の電力線ＧＬの間の直流電圧ＶＨ（以下、出力電圧ＶＨとも称する）を制御するように構成される。電力線ＧＬは、例えば、接地配線で構成される。
【００１５】
電力変換器１０は、負荷１０４へ出力電圧ＶＨを出力する。出力電圧ＶＨに対する電圧指令値ＶＨ＊は、負荷１０４に適した電圧に設定される。電圧指令値ＶＨ＊は、負荷１０４の状態に応じて可変としてもよい。さらに、回生発電等によって、負荷１０４から直流電源Ｂ１及び／またはＢ２への充電を可能としてもよい。
【００１６】
なお、負荷１０４は、直流電圧（出力電圧ＶＨ）によって動作する機器であれば、任意の機器によって構成できる。例えば、負荷１０４は、電動車両の走行用電動機を含んでもよい。ただし、負荷１０４は、これに限定されるものではない。
【００１７】
電力変換器１０は、電力用半導体スイッチング素子Ｓ１〜Ｓ５と、リアクトルＬ１，Ｌ２とを含む。本実施の形態において、電力用半導体スイッチング素子（以下、単に「スイッチング素子」とも称する）としては、ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）、電力用ＭＯＳ（Metal  Oxide  Semiconductor）トランジスタあるいは電力用バイポーラトランジスタ等を用いることができる。
【００１８】
スイッチング素子Ｓ２は、電力線ＰＬ及びノードＮ２の間に電気的に接続される。リアクトルＬ１及び直流電源Ｂ１は、ノードＮ２及び電力線ＧＬの間に直列に、電気的に接続される。例えば、リアクトルＬ１は、直流電源Ｂ１の正極端子及びノードＮ２の間に電気的に接続される。また、例えば、直流電源Ｂ１は、その負極端子が電力線ＧＬと電気的に接続される。なお、リアクトルＬ１及び直流電源Ｂ１の接続順序を入れ換えても、電気的には等価な回路構成が維持される。スイッチング素子Ｓ３は、ノードＮ２及びノードＮ１の間に電気的に接続される。スイッチング素子Ｓ４は、電力線ＰＬ及びノードＮ３の間に電気的に接続される。リアクトルＬ２及び直流電源Ｂ２は、電力線ＰＬ及びノードＮ３の間に直列に、電気的に接続される。例えば、直流電源Ｂ２は、その正極端子が電力線ＰＬと電気的に接続され、その負極端子がリアクトルＬ２と電気的に接続される。また、例えば、リアクトルＬ２は、直流電源Ｂ２の負極端子及びノードＮ３の間に電気的に接続される。なお、リアクトルＬ２及び直流電源Ｂ２の接続順序を入れ換えても、電気的には等価な回路構成が維持される。スイッチング素子Ｓ５は、ノードＮ３及びノードＮ１の間に電気的に接続される。スイッチング素子Ｓ１は、ノードＮ１及び電力線ＧＬの間に電気的に接続される。
【００１９】
スイッチング素子Ｓ１〜Ｓ５には、それぞれ環流用のダイオードＤ１〜Ｄ５が並列に接続される。ダイオードＤ１〜Ｄ５は、順バイアス時に、電力線ＧＬから電力線ＰＬへ向かう方向（図中、下から上へ向かう方向）の電流経路を形成するように配置される。一方で、ダイオードＤ１〜Ｄ５は、逆バイアス時には電流経路を形成しない。具体的には、ダイオードＤ１は、電力線ＧＬからノードＮ１へ向かう方向を順方向とするように接続される。ダイオードＤ２は、ノードＮ２から電力線ＰＬへ向かう方向を順方向とするように接続される。ダイオードＤ３は、ノードＮ１からノードＮ２へ向かう方向を順方向とするように接続される。ダイオードＤ４は、ノードＮ３から電力線ＰＬへ向かう方向を順方向とするように接続される。ダイオードＤ５は、ノードＮ１からノードＮ３へ向かう方向を順方向とするように接続される。
【００２０】
図１の構成例では、スイッチング素子Ｓ１及びダイオードＤ１は「第１の半導体素子」に対応し、スイッチング素子Ｓ２及びダイオードＤ２は「第２の半導体素子」に対応し、スイッチング素子Ｓ３及びダイオードＤ３は「第３の半導体素子」に対応する。さらに、スイッチング素子Ｓ４及びダイオードＤ４は「第４の半導体素子」に対応し、スイッチング素子Ｓ５は、「第５の半導体素子」に対応する。さらに、リアクトルＬ１及びＬ２は、「第１のリアクトル」及び「第２のリアクトル」にそれぞれ対応する。
【００２１】
スイッチング素子Ｓ１〜Ｓ５は、制御装置１０２からの制御信号ＳＧ１〜ＳＧ５にそれぞれ応答して、スイッチングを制御することが可能である。具体的には、スイッチング素子Ｓ１〜Ｓ５は、制御信号ＳＧ１〜ＳＧ５が論理ハイレベル（以下、「Ｈレベル」とも表記する）のときにオン状態となって、電流経路を形成可能な状態となる。一方で、スイッチング素子Ｓ１〜Ｓ５は、制御信号ＳＧ１〜ＳＧ５が論理ローレベル（以下、「Ｌレベル」とも表記する）のときにオフ状態となって、当該電流経路を遮断する状態となる。
【００２２】
制御装置１０２は、例えば、図示しないＣＰＵ（Central  Processing  Unit）及びメモリを有する電子制御ユニット（ＥＣＵ）によって構成される。制御装置１０２は、メモリに記憶されたマップ及びプログラムに基づいて、各センサによる検出値を用いた演算処理を行なうように構成される。あるいは、制御装置１０２の少なくとも一部は、電子回路等のハードウェアにより所定の数値・論理演算処理を実行するように構成されてもよい。
【００２３】
制御装置１０２は、出力電圧ＶＨを制御するために、スイッチング素子Ｓ１〜Ｓ５のスイッチングを制御する制御信号ＳＧ１〜ＳＧ５を生成する。なお、図１では図示を省略しているが、直流電源Ｂ１の電圧（Ｖ１と表記する）及び電流（Ｉ１と表記する）、直流電源Ｂ２の電圧（Ｖ２と表記する）及び電流（Ｉ２と表記する）、ならびに、出力電圧ＶＨの検出器（電圧センサ）が設けられている。これらの検出器の出力は、制御装置１０２へ与えられる。
【００２４】
負荷１０４は、例えば、電動車両の走行用電動機を含むように構成される。負荷１０４が電動車両の走行用電動機である場合、平滑コンデンサ、インバータ、モータジェネレータ、動力伝達ギヤ及び駆動輪を含む。モータジェネレータは、車両駆動力を発生するための走行用電動機であり、例えば、複数相の永久磁石型同期電動機とされる。モータジェネレータの出力トルクは、減速機や動力分割機構によって構成される動力伝達ギヤを介して駆動輪へ伝達される。駆動輪に伝達されたトルクにより電動車両が走行する。また、モータジェネレータは、電動車両の回生制動時には駆動輪の回転力によって発電する。この発電電力は、インバータによってＡＣ／ＤＣ変換される。この直流電力は、電源システム１００に含まれる直流電源Ｂ１，Ｂ２の充電電力として用いることができる。
【００２５】
モータジェネレータの他にエンジン（図示せず）が搭載されたハイブリッド自動車では、このエンジン及びモータジェネレータを協調的に動作させることによって、電動車両に必要な車両駆動力が発生される。この際には、エンジンの回転による発電電力を用いて直流電源Ｂ１，Ｂ２を充電することも可能である。
【００２６】
［電力変換器の作用］
電力変換器１０は、直流電源Ｂ１，Ｂ２と電力線ＰＬ，ＧＬとの間での直流電力変換（ＤＣ／ＤＣ変換）の態様が異なる複数の動作モードを有する。これらの動作モードは、スイッチング素子のスイッチング制御の態様を切換えることによって選択的に適用される。
【００２７】
電力変換器１０の複数の動作モードには、直流電源Ｂ１及びＢ２と電力線ＰＬ，ＧＬとの間で並列にＤＣ／ＤＣ変換を行なうための「パラレル昇圧モード」と、直列接続された直流電源Ｂ１及びＢ２と電力線ＰＬ，ＧＬとの間でＤＣ／ＤＣ変換を行なうための「シリーズ昇圧モード」とが含まれる。
【００２８】
ここでは、基本となるパラレル昇圧モードでの動作について説明する。電力変換器１０は、直流電源Ｂ１及び電力線ＰＬ，ＧＬの間に形成された昇圧チョッパ回路と、直流電源Ｂ２及び電力線ＰＬ，ＧＬの間に形成された昇圧チョッパ回路とが組み合わされた回路構成を有している。したがって、まず、基本的な昇圧チョッパ回路の動作について詳細に説明する。
【００２９】
図２の昇圧チョッパ回路の基本構成を参照して、昇圧チョッパ回路ＣＨＰは、上アームを構成するスイッチング素子Ｓｕと、下アームを構成するスイッチング素子Ｓｌと、リアクトルＬとを有する。リアクトルＬは、上アームのスイッチング素子Ｓｕ及び下アームのスイッチング素子Ｓｌの接続点と、直流電源ＰＳの正極端子との間に電気的に接続される。上アームのスイッチング素子Ｓｕ及び下アームのスイッチング素子Ｓｌは電力線ＰＬ及びＧＬの間に直列に接続される。ダイオードＤｕ及びＤｌは、上アームのスイッチング素子Ｓｕ及び下アームのスイッチング素子Ｓｌにそれぞれ逆並列接続される。
【００３０】
昇圧チョッパ回路ＣＨＰでは、下アーム（スイッチング素子Ｓｌ）のオン期間及びオフ期間が交互に設けられる。下アームのオン期間には、直流電源ＰＳ−リアクトルＬ１−下アーム素子Ｓｌ（オン）を経由する電流経路１１０が形成される。これにより、リアクトルＬにエネルギが蓄積される。
【００３１】
下アームのオフ期間には、直流電源ＰＳ−リアクトルＬ−ダイオードＤｕ（またはスイッチング素子Ｓｕ）−負荷ＬＤを経由した電流経路１１２が形成される。これにより、下アーム素子Ｓｌのオン期間でリアクトルＬに蓄えられたエネルギと、直流電源ＰＳからのエネルギとが、負荷ＬＤに供給される。これにより、負荷ＬＤへの出力電圧は、直流電源ＰＳの出力電圧よりも昇圧される。
【００３２】
上アームのスイッチング素子Ｓｕは、下アームのスイッチング素子Ｓｌのオン期間には、オフされる必要がある。また、下アームのスイッチング素子Ｓｌのオフ期間には、上アームのスイッチング素子Ｓｕをオンすることによって、負荷ＬＤからの電力を直流電源ＰＳへ回生することができる。例えば、上アームのスイッチング素子Ｓｕ及び下アームのスイッチング素子Ｓｌを、周期的かつ相補的にスイッチングすることにより、電流方向に応じてスイッチング制御（オン／オフ制御）の態様を切換えることなく、出力電圧ＶＨを制御しながら、回生及び力行の両方に対応してＤＣ／ＤＣ変換を実行することができる。
【００３３】
なお、直流電源ＰＳへの電力回生を行なわない場合には、電流方向が一方向に限定されるので、上アームについては、スイッチング素子Ｓｕの配置を省略して、ダイオードＤｕのみで構成することも可能である。また、下アームについては、ダイオードＤｌの配置を省略することが可能である。
【００３４】
図３の昇圧チョッパ回路ＣＨＰの動作波形を参照して、下アームのオン期間には、リアクトルＬを流れる電流（以下、「リアクトル電流」と称する）ＩＬが上昇し、下アームのオフ期間には、リアクトル電流ＩＬが低下する。したがって、下アームのスイッチング素子Ｓｕのオン期間及びオフ期間の比を制御することによって、出力電圧ＶＨを制御することができる。具体的には、オン期間の比率を上昇させることによって、出力電圧ＶＨが上昇する。
【００３５】
昇圧チョッパ回路ＣＨＰにおける電圧変換比（昇圧比）は、直流電源ＰＳの電圧Ｖｉ、出力電圧ＶＨ及び出力デューティ比ＤＴ（以下、単にデューティ比ＤＴとも称する）を用いて、下記（１）式で示されることが知られている。なお、デューティ比ＤＴは、オン期間比率を示すパラメータであり、スイッチング周期Ｔｏ（オン期間＋オフ期間）に対する下アームのオン期間比率（時間比）で定義される。
（数１）
ＶＨ＝１／（１−ＤＴ）・Ｖｉ      …（１）
【００３６】
昇圧チョッパ回路ＣＨＰでは、パルス幅変調（ＰＷＭ）制御によって、スイッチング素子のスイッチング制御を実行できる。例えば、キャリア波ＣＷ及びデューティ比ＤＴとの電圧比較に従って、下アームをスイッチングするための制御パルス信号ＳＤが生成される。キャリア波ＣＷは、スイッチング周期Ｔｏと同一周期を有する。例えば、キャリア波ＣＷには、三角波が用いられる。キャリア波ＣＷの周波数は、スイッチング素子Ｓｌ（Ｓｕ）のスイッチング周波数に相当する。キャリア波ＣＷの電圧幅（ピークトゥピーク）は、ＤＴ＝１．０に対応する電圧に設定される。
【００３７】
制御パルス信号ＳＤは、デューティ比ＤＴを示す電圧が、キャリア波ＣＷの電圧よりも高いときにＨレベルに設定される一方で、キャリア波ＣＷの電圧よりも低いときにＬレベルに設定される。制御パルス信号／ＳＤは、制御パルス信号ＳＤの反転信号である。下アームのスイッチング素子Ｓｌのスイッチングは、制御パルス信号ＳＤに従って制御される。すなわち、下アームのスイッチング素子Ｓｌは、制御パルス信号ＳＤのＨレベル期間にオン状態に制御される一方で、制御パルス信号ＳＤのＬレベル期間にはオフ状態に制御される。上アームのスイッチング素子Ｓｕは、制御パルス信号／ＳＤに従って、下アームのスイッチング素子Ｓｌと相補的かつ周期的にスイッチング制御することができる。
【００３８】
デューティ比ＤＴが高くなると、制御パルス信号ＳＤのＨレベル期間が長くなるので、下アームのオン期間が長くなる。これにより、電流ＩＬの平均値の増加に応じて、直流電源ＰＳからの出力が上昇することによって、出力電圧ＶＨが上昇する。反対に、デューティ比ＤＴが低くなると、制御パルス信号ＳＤのＬレベル期間が長くなるので、下アームのオン期間は短くなる。これにより、電流ＩＬの平均値の低下に応じて、直流電源ＰＳからの出力が低下することによって、出力電圧ＶＨが低下する。
【００３９】
［パラレル昇圧モードの回路動作］
次に、電力変換器１０のパラレル昇圧モードにおける動作及び制御について詳細に説明する。電力変換器１０は、パラレル昇圧モードにおいては、直流電源Ｂ１及びＢ２の各々に対して２つの昇圧チョッパ回路を並列に動作させる態様により動作する。
【００４０】
電力変換器１０において、スイッチング素子Ｓ５のオフ時には、ノードＮ１とＮ３が電気的に切り離される。このときの電力変換器１０の等価回路が図４に示される。
【００４１】
図５を参照して、スイッチング素子Ｓ５のオフ時には、直流電源Ｂ１に対して、スイッチング素子Ｓ３及びダイオードＤ３並びにスイッチング素子Ｓ１及びダイオードＤ１による下アーム回路、スイッチング素子Ｓ１及びダイオードＤ１による上アーム回路を形成することができる。また、直流電源Ｂ２に対しては、スイッチング素子Ｓ４及びダイオードＤ４による下アーム回路を形成することができる。
【００４２】
図５には、図４に示した等価回路図において、直流電源Ｂ１，Ｂ２の下アームオン時における電流経路を示す。図５に示すように、スイッチング素子Ｓ３及びＳ１をオンすることにより、直流電源Ｂ１の出力によりリアクトルＬ１にエネルギを蓄積するための電流経路１１４が形成される。すなわち、スイッチング素子Ｓ３及びＳ１は、直流電源Ｂ１に対応して形成される昇圧チョッパ回路の下アームを構成する。この状態を、直流電源Ｂ１に対する第１Ｂ１下アーム状態（第１Ｂ１Ｌアーム）と呼ぶ。
【００４３】
同様に、スイッチング素子Ｓ４をオンすることにより、直流電源Ｂ２の出力によりリアクトルＬ２にエネルギを蓄積するための電流経路１１６が形成される。すなわち、スイッチング素子Ｓ４は、直流電源Ｂ２に対応して形成される昇圧チョッパ回路の下アームを構成する。この状態を、直流電源Ｂ２に対する第１Ｂ２下アーム状態（第１Ｂ２Ｌアーム）と呼ぶ。
【００４４】
図６には、図４に示した等価回路図において、直流電源Ｂ１の上アーム状態における電流経路が示される。スイッチング素子Ｓ３及びＳ１をオフすることにより、スイッチング素子Ｓ２またはダイオードＤ２を経由して、リアクトルＬ１の蓄積エネルギを直流電源Ｂ１からのエネルギとともに電力線ＰＬへ出力するための電流経路１１８が形成される。この状態を、直流電源Ｂ１に対する第１Ｂ１上アーム状態（第１Ｂ１Ｕアーム）と呼ぶ。
【００４５】
電力変換器１０において、スイッチング素子Ｓ３のオフ時には、ノードＮ１とＮ２が電気的に切り離される。このときの電力変換器１０の等価回路が図７に示される。
【００４６】
図８を参照して、スイッチング素子Ｓ３のオフ時には、直流電源Ｂ２に対して、スイッチング素子Ｓ５及びダイオードＤ５並びにスイッチング素子Ｓ１及びダイオードＤ１による上アーム回路を形成することができる。図８には、図７に示した等価回路図において、直流電源Ｂ２の上アームオン時における電流経路を示す。図８に示すように、スイッチング素子Ｓ５及びＳ１をオンすることにより、スイッチング素子Ｓ５及びＳ１を経由して、リアクトルＬ２の蓄積エネルギを直流電源Ｂ２からのエネルギとともに電力線ＰＬへ出力するための電流経路１２０が形成される。この状態を、直流電源Ｂ２に対する第１Ｂ２上アーム状態（第１Ｂ２Ｕアーム）と呼ぶ。
【００４７】
電力変換器１０において、スイッチング素子Ｓ３及びＳ５がオン時には、ノードＮ１とＮ２及びノードＮ１とＮ３が電気的に接続される。
【００４８】
図９を参照して、スイッチング素子Ｓ３及びＳ５がオン時には、直流電源Ｂ１に対して、スイッチング素子Ｓ３及びダイオードＤ３並びにスイッチング素子Ｓ５及びダイオードＤ５並びにスイッチング素子Ｓ４及びダイオードＤ４による上アーム回路を形成することができる。図９には、直流電源Ｂ１の上アームオン時における電流経路を示す。図９に示すように、スイッチング素子Ｓ３及びＳ５をオンすることにより、スイッチング素子Ｓ３又はダイオードＤ３及びスイッチング素子Ｓ５又はダイオードＤ５及びスイッチング素子Ｓ４又はダイオードＤ４を経由して、リアクトルＬ１の蓄積エネルギを直流電源Ｂ１からのエネルギとともに電力線ＰＬへ出力するための電流経路１２２が形成される。この状態を、直流電源Ｂ１に対する第２Ｂ１上アーム状態（第２Ｂ１Ｕアーム）と呼ぶ。
【００４９】
図１０を参照して、スイッチング素子Ｓ２及びＳ３がオン時には、直流電源Ｂ２に対して、スイッチング素子Ｓ１及びダイオードＤ１並びにスイッチング素子Ｓ３及びダイオードＤ３並びにスイッチング素子Ｓ５及びダイオードＤ５による下アーム回路を形成することができる。図１０には、直流電源Ｂ２の下アームオン時における電流経路を示す。図１０に示すように、スイッチング素子Ｓ３及びＳ５をオンすることにより、スイッチング素子Ｓ２又はダイオードＤ２及びスイッチング素子Ｓ３又はダイオードＤ３及びスイッチング素子Ｓ５又はダイオードＤ５を経由して、リアクトルＬ２にエネルギを蓄積するための電流経路１２４が形成される。この状態を、直流電源Ｂ２に対する第２Ｂ２下アーム状態（第２Ｂ２Ｌアーム）と呼ぶ。
【００５０】
図１１は、電源システム１００をパラレルモードで使用する際に直流電源Ｂ１及び直流電源Ｂ２についてそれぞれ第１アーム及び第２アームの回路を形成するときのスイッチング素子Ｓ１〜スイッチング素子Ｓ５のオン／オフとの対応関係を示す。
【００５１】
実施の形態１に従う電力変換器１０のパラレル昇圧モードでは、図１１に示された第１アーム及び第２アームを併用してＤＣ／ＤＣ変換を実行する。直流電源Ｂ１に対しては、第１Ｂ１Ｕアーム及び第２Ｂ１Ｕアームのいずれかの状態と、第１Ｂ１Ｌアームの状態と、を繰り返すことによって昇降圧を行うことができる。直流電源Ｂ２に対しては、第１Ｂ２Ｕアームの状態と、第１Ｂ２Ｌアーム及び第２Ｂ２Ｌアームのいずれかの状態と、を繰り返すことによって昇降圧を行うことができる。
【００５２】
ただし、図１１に示したように、スイッチング素子Ｓ３及びＳ５を同時にオンした状態では、直流電源Ｂ１に対して第２上アーム（第２Ｂ１Ｕアーム）として動作するとともに，直流電源Ｂ２に対しては第２下アーム（第２Ｂ２Ｌアーム）として動作する。このような干渉により、第２アームを適用できる期間が限定される。具体的には、直流電源Ｂ１，Ｂ２の一方について第２アームをオンすると、直流電源Ｂ１，Ｂ２の他方に対しては、上下反対側の第２アームがオンされることになる。
【００５３】
また、直流電源Ｂ１に対して第２上アーム（第２Ｂ１Ｕアーム）として動作させると同時に、直流電源Ｂ２に対して第１上アーム（第１Ｂ２Ｕアーム）として動作させると、オン状態のスイッチング素子Ｓ１，Ｓ４，Ｓ５を経由して、電力線ＰＬ及びＧＬ間に短絡経路が形成されてしまう。このため、第２Ｂ１Ｕアームと第１Ｂ２Ｕアームとが同時に適用されないように制御することが必要である。同様に、直流電源Ｂ１に対して第１下アーム（第１Ｂ１Ｌアーム）として動作させると同時に、直流電源Ｂ２に対して第２下アーム（第２Ｂ２Ｌアーム）として動作させると、オン状態のスイッチング素子Ｓ１，Ｓ２，Ｓ３を経由して、電力線ＰＬ及びＧＬ間に短絡経路が形成されてしまう。このため、第１Ｂ１Ｌアームと第２Ｂ２Ｌアームとが同時に適用されないように制御することが必要である。
【００５４】
図１２は、パラレル昇圧モードにおけるスイッチング素子Ｓ１〜Ｓ５の各々についてのスイッチング制御のための論理演算式を示す。
【００５５】
図１２では、制御パルス信号ＳＤ１は、直流電源Ｂ１に対応する昇圧チョッパ回路における制御パルス信号ＳＤ（図３）に相当する。すなわち、制御パルス信号ＳＤ１のＨレベル時には、直流電源Ｂ１に対する下アームオンが指示される。制御パルス信号ＳＤ１のＨレベル期間が長くなる程、直流電源Ｂ１からの出力が増加することになる。制御パルス信号／ＳＤ１は、制御パルス信号ＳＤ１の反転信号である。すなわち、制御パルス信号／ＳＤ１のＨレベル時には、直流電源Ｂ１に対する上アームオンが指示される。制御パルス信号／ＳＤ１のＨレベル期間（すなわち、制御パルス信号ＳＤ１のＬレベル期間）が長くなる程、直流電源Ｂ１からの出力が減少することになる。
【００５６】
また、図１２では、制御パルス信号ＳＤ２は、直流電源Ｂ２に対応する昇圧チョッパ回路における制御パルス信号ＳＤ（図３）に相当し、制御パルス信号／ＳＤ２は、制御パルス信号ＳＤ２の反転信号である。すなわち、制御パルス信号ＳＤ２のＨレベル時には、直流電源Ｂ２の下アームオンが指示される一方で、制御パルス信号／ＳＤ２のＨレベル時には、直流電源Ｂ２の上アームオンが指示される。そして、制御パルス信号ＳＤ２のＨレベル期間が長くなる程、直流電源Ｂ２からの出力が増加する一方で、制御パルス信号／ＳＤ１のＨレベル期間（すなわち、制御パルス信号ＳＤ２のＬレベル期間）が長くなる程、直流電源Ｂ１からの出力が減少することになる。
【００５７】
電力変換器１０のパラレル昇圧モードでは、スイッチング素子Ｓ１は、制御パルス信号ＳＤ１と／ＳＤ２の論理和（ｏｒ）によりスイッチング制御される。スイッチング素子Ｓ２は、制御パルス信号／ＳＤ１によりスイッチング制御される。スイッチング素子Ｓ３は、制御パルス信号ＳＤ１とＳＤ２の排他的論理和（ｘｏｒ）と制御パルス信号ＳＤ１との論理和（ｏｒ）によりスイッチング制御される。スイッチング素子Ｓ４は、制御パルス信号ＳＤ２によりスイッチング制御される。さらに、スイッチング素子Ｓ５は、制御パルス信号ＳＤ１とＳＤ２の排他的論理和（ｘｏｒ）と制御パルス信号／ＳＤ２との論理和（ｏｒ）によりスイッチング制御される。
【００５８】
すなわち、制御パルス信号ＳＤ１の論理レベルがハイレベル（Ｈ）又は制御パルス信号ＳＤ２の論理レベルがローレベル（Ｌ）である場合にスイッチング素子Ｓ１はオンされ、それ以外の場合にスイッチング素子Ｓ１はオフされる。また、制御パルス信号ＳＤ１の論理レベルがローレベル（Ｌ）である場合にスイッチング素子Ｓ２がオンされ、それ以外の場合にスイッチング素子Ｓ２はオフされる。また、制御パルス信号ＳＤ１の論理レベルがハイレベル（Ｈ）又は制御パルス信号ＳＤ１と制御パルス信号ＳＤ２の論理レベルの一方のみがハイレベル（Ｈ）である場合にスイッチング素子Ｓ３がオンされ、それ以外の場合にスイッチング素子Ｓ３はオフされる。制御パルス信号ＳＤ２の論理レベルがハイレベル（Ｈ）である場合にスイッチング素子Ｓ４がオンされ、それ以外の場合にスイッチング素子Ｓ４はオフされる。また、制御パルス信号ＳＤ２の論理レベルがローレベル（Ｌ）又は制御パルス信号ＳＤ１と制御パルス信号ＳＤ２の論理レベルの一方のみがハイレベル（Ｈ）である場合にスイッチング素子Ｓ５がオンされ、それ以外の場合にスイッチング素子Ｓ５はオフされる。
【００５９】
このように、図１２に示した論理演算式に従って、スイッチング素子Ｓ１〜Ｓ５のスイッチングを、制御パルス信号ＳＤ１，ＳＤ２に応じて制御することにより、直流電源Ｂ１及び直流電源Ｂ２に対していずれも第１アームを用いる昇圧チョッパ回路を自動的に選択しながら、パラレル昇圧モードにおけるＤＣ／ＤＣ変換を実行することができる。
【００６０】
図１３は、電力変換器１０のパラレル昇圧モード時における直流電源Ｂ１，Ｂ２の出力制御例を説明するため機能ブロック図である。なお、以下では、図１３を始めとする各機能ブロック図中の機能ブロックについて、制御装置１０２によるソフトウェア処理及び／またはハードウェア処理によってその機能が実現されるものとする。
【００６１】
パラレル昇圧モードでは、直流電源Ｂ１及びＢ２の一方の出力を、出力電圧ＶＨの電圧偏差ΔＶ（ΔＶ＝ＶＨ＊−ＶＨ）を補償するように制御（電圧制御）するとともに、直流電源Ｂ１及びＢ２の他方の出力を、電流Ｉ１またはＩ２の電流偏差を補償するように制御（電流制御）することができる。例えば、電流制御の指令値（Ｉｏ＊）は、当該電源の出力電力を制御するように設定することができる。
【００６２】
一例として、パラレル昇圧モードにおけるコンバータ制御部２５０は、直流電源Ｂ１の出力を電圧制御する一方で、直流電源Ｂ２の出力を電流制御するように、電力変換器１０を制御する。この場合には、直流電源Ｂ２の電力指令値Ｐ２＊及び電圧Ｖ２を用いて、Ｉｏ＊＝Ｐ２＊／Ｖ２に設定すると、直流電源Ｂ２の入出力電圧を電力指令値Ｐ２＊に従って制御することができる。
【００６３】
コンバータ制御部２５０は、減算部２５２，２５４と、直流電源Ｂ１の出力を制御するためのコントローラ２１０と、直流電源Ｂ２の出力を制御するためのコントローラ２２０と、ＰＷＭ制御部２３０と、キャリア波発生部２４０とを含む。
【００６４】
減算部２５２は、電圧制御のための電圧偏差ΔＶを演算する（ΔＶ＝ＶＨ＊−ＶＨ）。コントローラ２１０は、電圧偏差ΔＶを補償するためのフィードバック制御（例えばＰＩ制御）によって、直流電源Ｂ１の出力デューティ比ＤＴ１（以下、単にデューティ比ＤＴ１と称する）を演算する。なお、直流電源Ｂ１の出力電圧Ｖ１及び電圧指令値ＶＨ＊の電圧比から求められる理論昇圧比をさらに反映して、デューティ比ＤＴ１を演算することも可能である。
【００６５】
減算部２５４は、電流制御のための電流偏差ΔＩを演算する（ΔＩ＝Ｉｏ＊−Ｉ２）。コントローラ２２０は、電圧偏差ΔＶを補償するためのフィードバック制御（例えば、ＰＩ制御）によって、直流電源Ｂ２の出力デューティ比ＤＴ２（以下、単にデューティ比ＤＴ２と称する）を演算する。なお、直流電源Ｂ２の出力電圧Ｖ２及び電圧指令値ＶＨ＊の電圧比から求められる理論昇圧比をさらに反映して、デューティ比ＤＴ２を演算することも可能である。
【００６６】
キャリア波発生部２４０は、直流電源Ｂ１の制御に用いるキャリア波ＣＷ１及び、直流電源Ｂ２の制御に用いるＣＷ２を発生する。ＰＷＭ制御部２３０は、デューティ比ＤＴ１及びキャリア波ＣＷ１の比較に基づくＰＷＭ制御と、キャリア波ＣＷ２及びデューティ比ＤＴ２との比較に基づくＰＷＭ制御との組合せにより、制御信号ＳＧ１〜ＳＧ５を生成する。キャリア波ＣＷ１及びＣＷ２は、スイッチング周波数に相当する同一周波数を有する。
【００６７】
図１４には、パラレル接続モードにおけるＰＷＭ制御部２３０の動作を説明するための波形図が示される。直流電源Ｂ１に対して、制御パルス信号ＳＤ１，／ＳＤ１は、キャリア波ＣＷ１とデューティ比ＤＴ１との電圧比較に基づくＰＷＭ制御によって生成される。ＤＴ１≧ＣＷ１の期間では、制御パルス信号ＳＤ１がＨレベルに設定される一方で、ＣＷ１＜ＤＴ１の期間では、制御パルス信号ＳＤ１がＬレベルに設定される。したがって、デューティ比ＤＴ１の上昇に応じて、制御パルス信号ＳＤ１のＨレベル期間が長くなり、制御パルス信号／ＳＤ１のＬレベル期間が短くなる。上述のように、制御パルス信号ＳＤ１のＨレベル期間には、直流電源Ｂ１の下アームオンが指令されるので、デューティ比ＤＴ１の上昇に応じて直流電源Ｂ１の出力が増加する一方で、デューティ比ＤＴ１の低下に応じて直流電源Ｂ１の出力が減少する。このように、直流電源Ｂ１からの出力制御のための制御パルス信号ＳＤ１に基づいて、スイッチング素子Ｓ１のオン期間及びオフ期間の比率が制御される。
【００６８】
同様に、直流電源Ｂ２に対しても、デューティ比ＤＴ２とキャリア波ＣＷ２との電圧比較に基づくＰＷＭ制御よって、制御パルス信号ＳＤ２，／ＳＤ２が生成される。制御パルス信号ＳＤ１，／ＳＤ１と同様に、ＤＴ２≧ＣＷ２の期間では、制御パルス信号ＳＤ２がＨレベルに設定される一方で、ＣＷ２＜ＤＴ２の期間では、制御パルス信号ＳＤ２はＬレベルに設定される。制御パルス信号ＳＤ２のＨレベル期間には、直流電源Ｂ２の下アームオンが指令されるため、デューティ比ＤＴ２の上昇に応じて直流電源Ｂ２の出力が増加する一方で、デューティ比ＤＴ２の低下に応じて直流電源Ｂ２の出力が減少する。このように、直流電源Ｂ２からの出力制御のための制御パルス信号ＳＤ２に基づいて、スイッチング素子Ｓ４のオン期間及びオフ期間の比率が制御される。
【００６９】
制御信号ＳＧ１〜ＳＧ５は、図１２に示された論理演算式に従って、上記ＰＷＭ制御によって得られた制御パルス信号ＳＤ１，／ＳＤ１，ＳＤ２，／ＳＤ２に応じて生成される。ここで、図１２に示した論理式に従えば、制御パルス信号ＳＤ１のＨ／Ｌレベルと、制御パルス信号ＳＤ２のＨ／Ｌレベルとの組合せに応じて、スイッチング素子Ｓ１〜Ｓ５のスイッチングパターンは、図１５に示す４通りに限定される。図１５は、パラレル昇圧モードにおけるスイッチング素子Ｓ１〜Ｓ５のスイッチングパターンの一覧を示す図表である。
【００７０】
図１４を参照して、時刻ｔ０〜ｔ１間では、ＳＤ１＝ＳＤ２＝Ｈである。このとき、図１４に示されるように、制御信号ＳＧ１＝ＳＧ３＝ＳＧ４＝Ｈとなる一方で、ＳＧ２＝ＳＧ５＝Ｌとなる。したがって、スイッチング素子Ｓ１，Ｓ３，Ｓ４がオンされ、スイッチング素子Ｓ２，Ｓ５がオフされる。このとき、図１１から理解されるように、第１Ｂ１Ｌアーム及び第１Ｂ２Ｌアームがオンされる。すなわち、直流電源Ｂ１及びＢ２の各々に対して下アームオンが指令される。したがって、時刻ｔ０〜ｔ１間では、リアクトル電流ＩＬ１及びＩＬ２の両方が上昇する。なお、図１の回路構成から明らかなとおり、リアクトル電流ＩＬ１は直流電源Ｂ１の電流Ｉ１に相当し、リアクトル電流ＩＬ２は直流電源Ｂ１の電流Ｉ２に相当する。
【００７１】
図１４を参照して、時刻ｔ１において制御パルス信号ＳＤ２がＨレベルからＬレベルへ変化するため、時刻ｔ１〜ｔ２間では、ＳＤ１＝Ｈ、かつ、ＳＤ２＝Ｌである。このとき、図１４に示されるように、制御信号ＳＧ１＝ＳＧ３＝ＳＧ５＝Ｈとなる一方で、ＳＧ２＝ＳＧ４＝Ｌとなる。したがって、スイッチング素子Ｓ１，Ｓ３，Ｓ５がオンされ、スイッチング素子Ｓ２，Ｓ４がオフされる。このとき、図１１から理解されるように、第１Ｂ１Ｌアーム及び第１Ｂ２Ｕアームがオンされる。すなわち、直流電源Ｂ１に対して下アームオンが指令される一方で、直流電源Ｂ２に対して上アームオンが指令される。したがって、時刻ｔ１〜ｔ２間では、リアクトル電流ＩＬ１が上昇する一方で、リアクトル電流ＩＬ２は低下する。
【００７２】
図１４を参照して、時刻ｔ２において制御パルス信号ＳＤ１がＨレベルからＬレベルへ変化するため、時刻ｔ２〜ｔ３間では、ＳＤ１＝ＳＤ２＝Ｌである。このとき、図１４に示されるように、制御信号ＳＧ１＝ＳＧ２＝ＳＧ５＝Ｈとなる一方で、ＳＧ３＝ＳＧ４＝Ｌとなる。したがって、スイッチング素子Ｓ１，Ｓ２，Ｓ５がオンされ、スイッチング素子Ｓ３，Ｓ４がオフされる。このとき、図１１から理解されるように、第１Ｂ１Ｕアーム及び第１Ｂ２Ｕアームがオンされる。すなわち、直流電源Ｂ１及びＢ２の各々に対して上アームオンが指令される。したがって、時刻ｔ２〜ｔ３間では、リアクトル電流ＩＬ１及びＩＬ２の両方が低下する。
【００７３】
再び図１４を参照して、時刻ｔ３において制御パルス信号ＳＤ１がＬレベルからＨレベルへ変化するため、時刻ｔ３〜ｔ４間では、ＳＤ１＝Ｈ、かつ、ＳＤ２＝Ｌである。したがって、時刻ｔ１〜ｔ２間におけるスイッチングパターンが再現されることにより、第１Ｂ１Ｌアーム及び第１Ｂ２Ｕアームがオンされる。すなわち、直流電源Ｂ１に対して下アームオンが指令される一方で、直流電源Ｂ２に対して上アームオンが指令される。したがって、時刻ｔ１〜ｔ２間では、リアクトル電流ＩＬ１が上昇する一方で、リアクトル電流ＩＬ２は低下する。
【００７４】
再び図１４を参照して、時刻ｔ４において制御パルス信号ＳＤ２がＬレベルからＨレベルへ変化するため、時刻ｔ４〜ｔ５間では、ＳＤ１＝ＳＤ２＝Ｈである。したがって、時刻ｔ０〜ｔ１間におけるスイッチングパターンが再現されることにより、第１Ｂ１Ｌアーム及び第１Ｂ２Ｌアームがオンされる。すなわち、直流電源Ｂ１及びＢ２の各々に対して下アームオンが指令される。したがって、時刻ｔ０〜ｔ１間では、リアクトル電流ＩＬ１及びＩＬ２の両方が上昇する。
【００７５】
なお、図１４の動作例では、ＤＴ１＞ＤＴ２であるため、時刻ｔ０〜ｔ１間とは反対にＳＤ１＝Ｌ、かつ、ＳＤ２＝Ｈとなる期間が存在していないが、当該期間においては、図１５に示されるように、制御信号ＳＧ２＝ＳＧ３＝ＳＧ５＝Ｈとなる一方で、ＳＧ１＝ＳＧ４＝Ｌとなる。したがって、スイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５がオンされ、スイッチング素子Ｓ１がオフされる。このとき、図１１から理解されるように、第１Ｂ１Ｕアーム、第１Ｂ２Ｌアーム、第２Ｂ１Ｕアーム及び第２Ｂ２Ｌアームがオンされる。したがって、当該期間では、リアクトル電流ＩＬ１が低下し、リアクトル電流ＩＬ２が上昇する。
【００７６】
図１４での時刻ｔ５以降についても、デューティ比ＤＴ１，ＤＴ２に応じたＰＷＭ制御によって、図１５に示されたスイッチングパターンに従って、スイッチング素子Ｓ１〜Ｓ５を同様に制御することができる。
【００７７】
このように、実施の形態１に従う電力変換器１０によれば、パラレル昇圧モードにおいて、直流電源Ｂ１，Ｂ２の出力制御のデューティ比ＤＴ１及びＤＴ２に応じて、図１２に示した論理式に従って、スイッチング素子Ｓ１〜Ｓ５がスイッチング制御される。これにより、第１アームを用いる昇圧チョッパ回路が形成される期間と、第２アームを用いる昇圧チョッパ回路が形成される期間とを自動的に切換えながら、直流電源Ｂ１及びＢ２が、電力線ＰＬ，ＧＬに対して並列にＤＣ／ＤＣ変換を実行することができる。
【００７８】
特に、デューティ比ＤＴ１，ＤＴ２に基づく直流電源Ｂ１及びＢ２からの出力制御によって、直流電源Ｂ１，Ｂ２の一方を電圧制御（ＶＨ→ＶＨ＊）するとともに、直流電源Ｂ１，Ｂ２の他方を電流制御（Ｉ１またはＩ２→Ｉｏ＊）するように、電力変換器１０を制御することができる。これにより、パラレル昇圧モードでは、負荷１０４への入出力電力（電力変換器１０全体の入出力電力）のうちの、電流制御される直流電源の入出力電力を制御することが可能となる。
【００７９】
すなわち、電力変換器１０は、パラレル昇圧モードでは、直流電源Ｂ１及びＢ２間の電力配分を制御するとともに、出力電圧ＶＨを電圧指令値ＶＨ＊に制御することができる。
【００８０】
［パラレル昇圧モードにおける電力変換器の電力損失］
次に、本実施の形態における電力変換器１０のパラレル昇圧モードにおける電力損失低減効果について詳細に説明する。電力変換器１０は、直流電源Ｂ１及び直流電源Ｂ２のそれぞれについて第１アームを用いる昇圧チョッパ回路が形成されている場合には、２個の昇圧チョッパ回路を並列接続した回路構成と等価である。このときのスイッチング素子Ｓ１〜Ｓ５による電力損失は、従来の電力変換器と同等である。
【００８１】
一方で、本実施の形態における電力変換器では、シリーズ接続モード及びパラレル接続モードをスイッチングパターンに応じて切換可能な回路構成としている。また、本実施の形態における電力変換器１０では、第２のアームを用いる昇圧チョッパ回路が形成される期間が設けられることにより、スイッチング素子の導通損失を低減することができる。電力変換器１０においてスイッチング素子Ｓ３及びＳ５がオンされる場合、すなわち、第２のアームを用いる昇圧チョッパ回路が形成される期間には、スイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５がオン（Ｓ１はオフ）されるパターンである。
【００８２】
スイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５がオンされた場合には、直流電源Ｂ１の第１上アームとしてスイッチング素子Ｓ１を介して電力線ＰＬに接続される経路と、直流電源Ｂ１の第２上アームとしてスイッチング素子Ｓ３，Ｓ４，Ｓ５を介して電力線ＰＬに接続される経路が電気的に並列接続される構成となる。一方、直流電源Ｂ２の第１下アームとしてスイッチング素子Ｓ４を介して電力線ＰＬに接続される経路と、直流電源Ｂ２の第２下アームとしてスイッチング素子Ｓ１，Ｓ４，Ｓ５を介して電力線ＰＬに接続される経路が電気的に並列接続される構成となる。
【００８３】
このため、スイッチング素子Ｓ１〜Ｓ５が、線形特性を有する半導体素子、例えば、立上がり電圧が０であり、かつ、オン状態における順方向電流−電圧特性が線形である、電界効果トランジスタやショットキバリアダイオードで構成される場合には、Ｂ１Ｕアーム及びＢ２Ｌアームの各々について、それぞれ電流経路が並列に存在することになる。この結果、並列回路における分流効果によって、各スイッチング素子の通過電流が、第１のアーム形成を有する昇圧チョッパ回路の形成時、すなわち、各アームが１個のスイッチング素子で構成される場合と比較して低減される。これにより電流量に依存する、スイッチング素子の導通損失を低減することができる。
【００８４】
一方で、スイッチング素子Ｓ１〜Ｓ５が、ダイオードやＩＧＢＴ（Insulated Gate Bipolar Transistor）のような非線形特性を有する半導体素子で構成される場合には、単純な分流効果によらないメカニズムで導通損失の低減が実現される。以下では、そのメカニズムについて詳細に説明する。
【００８５】
第２アームを用いる場合には、制御信号ＳＧ２，ＳＧ３，ＳＧ４，ＳＧ５がＨレベルに設定されることにより、スイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５の各々は、双方向に電流経路を形成可能な状態、すなわち、双方向にダイオードが並列接続された状態となる。
【００８６】
図１６は、第２アームを用いる場合のスイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５部分の等価回路図である。スイッチング素子Ｓ３，Ｓ５によってノードＮ２とＮ３と間に電流経路を形成することが可能である。したがって、リアクトル電流ＩＬ１及びＩＬ２の経路は、ノードＮ２，Ｎ３の電位関係によって変化する。
【００８７】
非線形特性を有するスイッチング素子（例えばＩＧＢＴ）は、オン状態では、ダイオードと同等の特性を有する。一般的に知られているように、ダイオードは電流−電圧特性が非線形であり、電流が流れる導通状態に遷移するためには、立上がり電圧以上の順方向電圧が印加されることが必要になる。また、ダイオードにおいて、電流増加に対する順方向電圧増加の感度は低く、立上がり電圧の２倍以上の順方向電圧を生じさせるには、大きな電流が必要であることが知られている。すなわち、導通して電流が通流されている状態のダイオードの各々には、ほぼ同じ大きさの順方向電圧が発生している。
【００８８】
ダイオードの上記性質のため、図１６に示した等価回路において、ループ状に接続されたスイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５のすべてに電流が流れている状態（導通状態）は発生しない。なぜなら、ほぼ同等の４つの電圧がループ状の閉路を形成するとすれば、それぞれの電圧がどのような向きであっても、キルヒホッフ電圧則が成立しないからである。したがって、スイッチング素子Ｓ２又はスイッチング素子Ｓ４又はスイッチング素子Ｓ３及びＳ５の２つのスイッチング素子までしか導通状態となることができない。これらの導通パターンの組合せ毎に導通損失は異なるため、最も損失の低い組み合わせに従う導通経路を選択することで、導通損失を低減することが可能である。特に、本実施の形態に従う電力変換器１０では、上記のような導通損失を低減するための導通経路の選択は、センサ等を用いた制御を行なうことなく、スイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５のすべてをオンしておくだけで、自動的に損失が最小となる導通経路が選択される点が特徴である。以下、この損失低減メカニズムをさらに詳細に説明する。
【００８９】
まず、電力変換器１０において、リアクトル電流ＩＬ１及びＩＬ２の方向の組合せは、図１７に示す４通りに区別される。リアクトル電流ＩＬ１及びＩＬ２の正／負の組合せから、電力変換器１０の動作領域は、直流電源Ｂ１及びＢ２の両方が力行動作する領域（ＩＬ１＞０，ＩＬ２＞０）と、直流電源Ｂ１が回生動作する一方で直流電源Ｂ２が力行動作する領域（ＩＬ１＜０，ＩＬ２＞０）と、直流電源Ｂ１，Ｂ２の両方が回生動作をする領域（ＩＬ１＜０，ＩＬ２＜０）と、直流電源Ｂ１が力行動作する一方で直流電源Ｂ２が回生動作する領域（ＩＬ１＞０，ＩＬ２＜０）に分けられる。
【００９０】
まず、直流電源Ｂ１及びＢ２の両方が力行動作する場合、すなわち図１７の第１象限における電力変換器１０の動作を説明する。この場合における、リアクトル電流ＩＬ１及びＩＬ２の波形例が図１８に示される。図１８では、リアクトル電流ＩＬ１及びＩＬ２が正であって（ＩＬ１＞０，ＩＬ２＞０）、かつ、制御パルス信号ＳＤ１＝Ｌ及びＳＤ２＝Ｈであるから、スイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５がオンされている。リアクトル電流ＩＬ１が低下する一方で、リアクトル電流ＩＬ２が上昇する。したがって、期間Ｔ０は、リアクトル電流ＩＬ１及びＩＬ２の大小が逆転する時刻ｔｙを境界としてＩＬ１＞ＩＬ２である期間Ｔ１とＩＬ２＞ＩＬ１である期間Ｔ２に分割される。
【００９１】
上述したように、スイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５をオンする場合にも、スイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５のすべてが同時に導通状態とはならない。したがって、電流経路は、図１９（ａ）〜（ｃ）の３通りのいずれかとなる。
【００９２】
図１９（ａ）を参照して、スイッチング素子Ｓ２及びＳ４が導通状態となるときには、電流経路１３０が形成される。電流経路１３０は、リアクトル電流ＩＬ１がスイッチング素子Ｓ２を流れる電流経路と、リアクトル電流ＩＬ２がスイッチング素子Ｓ４を流れる電流経路とを含む。この結果、スイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５による導通損失の和Ｐｌｓ１は、下記（２）式で示される。ここで、Ｖｆｅは、オン状態のスイッチング素子に相当する各ダイオードの順方向電圧である。Ｖｆｅは、正の一定値とみなすことができる。
【００９３】
（数２）
Ｐｌｓ１＝Ｖｆｅ・（｜ＩＬ１｜＋｜ＩＬ２｜）…      （２）
【００９４】
図１９（ｂ）を参照して、スイッチング素子Ｓ２並びにＳ３及びＳ５が導通状態となるときには、電流経路１３２が形成される。電流経路１３４は、スイッチング素子Ｓ２を電流（ＩＬ１−ＩＬ２）が流れる電流経路と、リアクトル電流ＩＬ２がスイッチング素子Ｓ３，Ｓ５を流れる電流経路とを含む。このときのスイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５による導通損失Ｐｌｓ２は、下記（３）式で示される。
【００９５】
（数３）
Ｐｌｓ２＝Ｖｆｅ・（２｜ＩＬ２｜＋｜ＩＬ１−ＩＬ２｜）…      （３）
【００９６】
図１９（ｃ）を参照して、スイッチング素子Ｓ３及びＳ５並びにスイッチング素子Ｓ４が導通状態となるときには、電流経路１３４が形成される。電流経路１３４は、スイッチング素子Ｓ４を電流（ＩＬ２−ＩＬ１）が流れる電流経路と、リアクトル電流ＩＬ１がスイッチング素子Ｓ３及びＳ５を流れる電流経路とを含む。このときのスイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５による導通損失Ｐｌｓ３は、下記（４）式で示される。
【００９７】
（数４）
Ｐｌｓ３＝Ｖｆｅ・（２｜ＩＬ１｜＋｜ＩＬ２−ＩＬ１｜）…      （４）
【００９８】
図１９（ａ）に示された電流経路１３０は、第１アームを用いる昇圧チョッパ回路においてＢ１Ｕアーム及びＢ２Ｌアームをオンするときの電流経路と同じである。したがって、図１９（ａ）における導通損失は、従来の電力変換器における第１アームの形成時と同等である。
【００９９】
図２０は、図１９（ａ）〜（ｃ）に示された電流経路１３０〜１３４のそれぞれにおける導通損失Ｐｌｓ１〜Ｐｌｓ３の推移を示す波形図である。図１８に示されるようにリアクトル電流ＩＬ１及びＩＬ２が推移することに伴い、導通損失Ｐｌｓ１〜Ｐｌｓ３は、いずれも正であるＩＬ１及びＩＬ２の変化に応じて、式（２）〜（４）に従って変化する。
【０１００】
ＩＬ１＞ＩＬ２である期間Ｔ１では、式（２）〜式（４）の比較から理解されるとおり、電流経路１３２（図１９（ｂ））が形成されるときにおける導通損失Ｐｌｓ２が、電流経路１３０，１３４が形成されるときの導通損失Ｐｌｓ１，Ｐｌｓ３よりも小さくなる。また、ＩＬ２＞ＩＬ１となる期間Ｔ２においては、電流経路１３４（図１９（ｃ））による導通損失Ｐｌｓ３が電流経路１３０，１３２を形成したときの導通損失Ｐｌｓ１及びＰｌｓ２よりも小さくなる。
【０１０１】
ここで、期間Ｔ１（ＩＬ１＞ＩＬ２）に形成され得る電流経路について考察する。まず、図１９（ａ）に示された電流経路１３０の場合、スイッチング素子Ｓ３及びＳ５に、スイッチング素子Ｓ２及びＳ４の順方向電圧の和が印加されることになる。この順方向電圧の和は、スイッチング素子Ｓ３，Ｓ５の立上がり電圧を超えてしまうため、この現象は、スイッチング素子Ｓ３，Ｓ５が導通していない事象と矛盾する。したがって、期間Ｔ１において、図１９（ａ）に示された電流経路１３０が形成されることはない。図１９（ｂ）に示された電流経路１３２の場合、スイッチング素子Ｓ４に印可させる電圧は、スイッチング素子Ｓ２の順方向電圧とスイッチング素子Ｓ３及びＳ５の順方向電圧の差となり、ほとんど０となる。この現象は、スイッチング素子Ｓ４が導通していない事象と一致する。図１９（ｃ）に示された電流経路１３４の場合、スイッチング素子Ｓ４を流れる電流は、図示した方向とは反対方向になり、スイッチング素子Ｓ２に、スイッチング素子Ｓ３，Ｓ４，Ｓ５の順方向電圧の和が印加されることになる。この順方向電圧の和は、スイッチング素子Ｓ２の立上がり電圧を超えてしまう。したがって、期間Ｔ１において、スイッチング素子Ｓ２が非導通となる電流経路１３４が形成されることはない。言い換えると、期間Ｔ１では、図１９（ｂ）に示された電流経路１３２が形成される。図２０に示されたように、期間Ｔ１においては、電流経路１３２による導通損失Ｐｌｓ２が最小である。
【０１０２】
次に、期間Ｔ２（ＩＬ２＞ＩＬ１）に形成され得る電流経路について考察する。まず、図１９（ａ）に示された電流経路１３０の場合、スイッチング素子Ｓ３，Ｓ５にスイッチング素子Ｓ２及びＳ４の順方向電圧の和が印加されることになる。したがって、期間Ｔ２において、スイッチング素子Ｓ３，Ｓ５が非導通となる電流経路１３０が形成されることはない。図１９（ｂ）に示された電流経路１３２では、スイッチング素子Ｓ２を流れる電流は図示方向とは反対方向になり、スイッチング素子Ｓ４にスイッチング素子Ｓ２，Ｓ３，Ｓ５の順方向電圧の和が印加されることになる。この順方向電圧の和は、スイッチング素子Ｓ４の立上がり電圧を超えてしまう。したがって、期間Ｔ２において、スイッチング素子Ｓ４が非導通となる電流経路１３２が形成されることはない。図１９（ｃ）に示された電流経路１３４の場合、スイッチング素子Ｓ２に印加される電圧は、スイッチング素子Ｓ４の順方向電圧とＳ３，Ｓ５の順方向電圧の差となり、ほとんど０である。この事象は、スイッチング素子Ｓ２が導通していない事象と一致する。言い換えると、期間Ｔ２では、図１９（ｃ）に示された電流経路１３４が形成される。図２０に示されたように、期間Ｔ２においては、電流経路１３４による導通損失Ｐｌｓ３が最小である。
【０１０３】
このように、リアクトル電流ＩＬ１及びＩＬ２の大小が逆転する時刻ｔｙを境に、スイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５によって形成される電流経路が自動的に選択されることが理解される。さらに、自動的に選択された電流経路は、オンされるスイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５における導通損失が最小となるような電流経路となる。これにより、第２アームを用いる昇圧チョッパ回路では、第１アームを用いる昇圧チョッパ回路と比較して、スイッチング素子の導通損失が抑制される。
【０１０４】
直流電源Ｂ１及びＢ２の両方が回生動作する場合、すなわち、ＩＬ１＜０及びＩＬ２＜０の場合にも、図１９（ａ）〜（ｃ）に示した電流経路１３０〜１３４が、電流方向が反転されて形成される。したがって、この場合においても、直流電源Ｂ１及びＢ２の両方が力行動作するときと同様のメカニズムで、リアクトル電流ＩＬ１及びＩＬ２の変化に応じて、スイッチング素子の導通損失が最小となる電流経路が自動的に選択される。すなわち、直流電源Ｂ１及びＢ２の両方が回生動作する場合においても、第２アームを用いて昇圧チョッパ回路を構成する期間（スイッチング素子Ｓ３，Ｓ５のオン期間）におけるスイッチング素子の導通損失は、第１アームを用いて昇圧チョッパ回路が形成される場合よりも低い。
【０１０５】
次に、第２アームの使用時に、直流電源Ｂ１，Ｂ２の一方が力行動作するとともに、他方が回生動作するときの回路動作について説明する。一例として、直流電源Ｂ１が力行動作する一方で、直流電源Ｂ２が回生動作するとき、すなわち、ＩＬ１＞０かつＩＬ２＜０のときの電力変換器１０の動作について説明する。この場合における、リアクトル電流ＩＬ１及びＩＬ２の波形例が図２１に示される。図２１は、リアクトル電流ＩＬ１が正である一方でＩＬ２が負であって（ＩＬ１＞０，ＩＬ２＜０）、かつ、Ｂ１Ｌアームがオン（ＳＤ１＝Ｈ）される一方で、Ｂ２Ｕアームがオン（ＳＤ２＝Ｌ）される期間Ｔ３における電流波形を示す。この場合、制御パルス信号ＳＤ１＝Ｌ及びＳＤ２＝Ｈであれば、スイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５がオンされる。
【０１０６】
期間Ｔ３においても、期間Ｔ０と同様に、リアクトル電流ＩＬ１が低下する一方で、リアクトル電流ＩＬ２が上昇する。なお、リアクトル電流ＩＬ１及びＩＬ２の向きが異なるため、期間Ｔ０とは異なり、期間Ｔ３を通じてＩＬ１＞ＩＬ２である。
【０１０７】
図２２（ａ）〜図２２（ｃ）は、期間Ｔ３におけるスイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５をオンした等価回路における電流経路を示す。このときに形成され得る電流経路は、図１９（ａ）〜（ｃ）と同様に、図２２（ａ）〜（ｃ）の３通りのいずれかとなる。
【０１０８】
図２２（ａ）では、図１９（ａ）と同様に、スイッチング素子Ｓ２及びＳ４が導通状態となる。すなわち、リアクトル電流ＩＬ１がスイッチング素子Ｓ２を流れるともに、リアクトル電流ＩＬ２（ＩＬ２＜０）がスイッチング素子Ｓ４を流れるように、電流経路１３６が形成される。電流経路１３６によるスイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５での導通損失の合計は、式（２）で示したＰｌｓ１（ただし、ＩＬ２は負の値）と同等である。
【０１０９】
図２２（ｂ）では、図１９（ｂ）と同様に、スイッチング素子Ｓ２並びにスイッチング素子Ｓ３，Ｓ５が導通状態となる。すなわち、スイッチング素子Ｓ２を電流（ＩＬ１＋ＩＬ２）が流れるとともに、リアクトル電流ＩＬ２（ＩＬ２＜０）がスイッチング素子Ｓ３，Ｓ５を流れるように電流経路１３８が形成される。電流経路１３８によるスイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５での導通損失の合計は、式（３）で示したＰｌｓ２（ただし、ＩＬ２は負の値）と同等である。
【０１１０】
図２２（ｃ）では、図１９（ｃ）と同様に、スイッチング素子Ｓ４並びにスイッチング素子Ｓ３，Ｓ５が導通状態となる。すなわち、スイッチング素子Ｓ４を電流（ＩＬ１＋ＩＬ２）が流れるとともに、リアクトル電流ＩＬ１（ＩＬ１＞０）がスイッチング素子Ｓ３，Ｓ５を流れるように電流経路１４０が形成される。電流経路１４０によるスイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５での導通損失の合計は、式（４）で示したＰｌｓ３（ただし、ＩＬ２は負の値）と同等である。
【０１１１】
次に、期間Ｔ３（ＩＬ１＞０，ＩＬ２＜０）における電流経路１３６〜１４０について考察する。図２２（ａ）に示された電流経路１３６の場合、スイッチング素子Ｓ３，Ｓ５には、スイッチング素子Ｓ２及びＳ４の順方向電圧の差が印加される。すなわち、スイッチング素子Ｓ３，Ｓ５に印加される電圧はほとんど０となるため、スイッチング素子Ｓ３，Ｓ５が導通していない事象と一致する。
【０１１２】
これに対して、図２２（ｂ）に示された電流経路１３８の場合、スイッチング素子Ｓ４には、スイッチング素子Ｓ２，Ｓ３，Ｓ５の順方向電圧の和が印加されることになる。この順方向電圧の和は、スイッチング素子Ｓ４の立上がり電圧を超えてしまうため、この現象は、スイッチング素子Ｓ４が導通していない事象と矛盾する。したがって、期間Ｔ３において、図２２（ｂ）に示された電流経路１３８が形成されることはない。
【０１１３】
同様に、図２２（ｃ）に示された電流経路１４０の場合、スイッチング素子Ｓ２には、スイッチング素子Ｓ３，Ｓ４，Ｓ５の順方向電圧の和が印加されることになる。この順方向電圧の和は、スイッチング素子Ｓ２の立上がり電圧を超えてしまうため、この現象は、スイッチング素子Ｓ２が導通していない事象と矛盾する。したがって、期間Ｔ３において、図２２（ｃ）に示された電流経路１４０が形成されることはない。
【０１１４】
図２３は、図２２に示した電流経路１３６〜１４０の期間Ｔ３における導通損失の比較を示す。図２３を参照して、期間Ｔ３中は、リアクトル電流ＩＬ１及びＩＬ２の方向（極性）が反対であるので、｜ＩＬ１＋ＩＬ２｜の項は、｜ＩＬ１｜及び｜ＩＬ２｜のいずれよりも大きくなる。したがって、式（２）〜（４）の比較から理解されるように、期間Ｔ３を通じて、Ｐｌｓ１〜Ｐｌｓ３のうちではＰｌｓ１が最小となる。一方で、期間Ｔ３では、図２２（ａ）〜（ｃ）で説明したように、自動的に電流経路１３６が選択的に形成される。したがって、期間Ｔ３を通じて、オン状態のスイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５では、自動的に導通損失が最小となる電流経路１３６が形成されることが理解される。
【０１１５】
上記例とは反対に、直流電源Ｂ１が回生動作する（ＩＬ１＜０）一方で、直流電源Ｂ２が力行動作する（ＩＬ２＞０）場合には、図２２（ａ）〜（ｃ）に示した電流経路１３６〜１４０が、電流方向が反転されて形成される。したがって、この場合においても、直流電源Ｂ１が力行動作する一方で直流電源Ｂ２が回生動作するときと同様のメカニズムで、スイッチング素子の導通損失が最小となる電流経路１３６が自動的に選択される。
【０１１６】
このように、第２アームの使用時に、直流電源Ｂ１，Ｂ２の一方が力行動作するとともに、他方が回生動作するときにも、オン状態のスイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５において、導通損失が最小となる電流経路が自動的に選択される。このときの導通損失Ｐｌｓは、第１アームを用いた昇圧チョッパ回路における導通損失と同等である。
【０１１７】
以上のことから、少しでも直流電源Ｂ１及びＢ２の各々が力行動作または回生動作する期間が存在すれば、第２アームを用いた昇圧チョッパ回路でのスイッチング素子の導通損失は、第１アームのみを用いた昇圧チョッパ回路よりも低減される。
【０１１８】
本実施の形態に従う電力変換器１０は、パラレル昇圧モードにおいて、第１アームを用いる昇圧チョッパ回路と、第２アームを用いて昇圧チョッパ回路とを自動的に併用するように、直流電源Ｂ１及びＢ２が、電力線ＰＬ，ＧＬ（負荷１０４）に対して並列にＤＣ／ＤＣ変換を実行することができる。そして、第２アームを用いて昇圧チョッパ回路を形成する期間（スイッチング素子Ｓ５のオン期間）が設けられることによって、スイッチング素子の導通損失を、第１アームのみを用いた昇圧チョッパ回路での導通損失よりも小さくすることができる。このため、電力変換器１０のパラレル昇圧モードでは、スイッチング素子の導通損失を抑制することによってＤＣ／ＤＣ変換を高効率化することができる。
【０１１９】
なお、電力変換器１０のパラレル昇圧モードでは、第２アームを用いた昇圧チョッパ回路の方が、第１アームを用いた昇圧チョッパ回路と比較して、スイッチング素子の導通損失が低減される。一方で、図１２に示された論理演算式から理解されるように、スイッチング素子Ｓ５のオンによって第２アームを使用できる期間は、制御パルス信号ＳＤ１及びＳＤ２の論理レベルが異なる期間に限られる。したがって、制御パルス信号ＳＤ１及びＳＤ２のＨレベル期間の長さが、デューティ比ＤＴ１及びＤＴ２によってそれぞれ規定される下で、両制御パルス信号間の論理レベルが異なる期間がより長くなるようにパルス位相を調整すれば、電力変換器１０のパラレル昇圧モードにおける第２アームの使用期間を長くすることができる。これにより、電力変換器１０のパラレル昇圧モードの導通損失をさらに低減できる。
【０１２０】
図２４は、キャリア位相制御の動作例を説明するための波形図である。図２４を参照して、制御パルス信号ＳＤ１及びＳＤ２のＨレベル期間がそれぞれ同一の下でも、位相差φを調整することにより、制御パルス信号ＳＤ１及びＳＤ２の論理レベルが異なる期間は変化する。図２４に示されるように、位相差φ＝φ＊としたときに、制御パルス信号ＳＤ１がＨレベルからＬレベルへ遷移するタイミングと、制御パルス信号ＳＤ２がＬレベルからＨレベルへ遷移するタイミングとが同位相となる。このとき、制御パルス信号ＳＤ１及びＳＤ２の論理レベルが異なる期間、すなわち、制御信号ＳＧ２，ＳＧ３．ＳＧ４，ＳＧ５がＨレベルとなる期間を最も長く確保することができる。以下では、このような位相関係をもたらす位相差φ＊を、最適位相差φ＊とも称する。
【０１２１】
図１４に示された位相差φ＝０のときには制御信号ＳＧ２，ＳＧ３，ＳＧ４，ＳＧ５がすべてＨレベルとなる期間はなかったが、図２４に示された位相差φ＝φ＊のときの制御信号ＳＧ２，ＳＧ３，ＳＧ４，ＳＧ５では時刻ｔ２〜時刻ｔ３において制御信号ＳＧ２，ＳＧ３，ＳＧ４，ＳＧ５がすべてＨレベルの期間となる。すなわち、キャリア位相制御によって、デューティ比ＤＴ１，ＤＴ２が同一であるＰＷＭ制御の下で、第２アームを用いた昇圧チョッパ回路が形成される期間を確保することができる。
【０１２２】
なお、図２４の例とは逆に、制御パルス信号ＳＤ１がＬレベルからＨレベルへ遷移するタイミングと、制御パルス信号ＳＤ２がＨレベルからＬレベルへ遷移するタイミングとが同位相となるように位相差φを設定した場合にも、制御パルス信号ＳＤ１及びＳＤ２の論理レベルが異なる期間を同様に確保することができる。すなわち、このときの位相差φを最適位相差φ＊とすることも可能である。
【０１２３】
図１４及び図２４からも理解されるように、制御パルス信号ＳＤ１，ＳＤ２の波形は、デューティ比ＤＴ１，ＤＴ２によって決まる。したがって、図２４のような制御パルスＳＤ１，ＳＤ２間の関係及びＩＬ１，ＩＬ２の電流位相が実現できる最適位相差φ＊についても、デューティ比ＤＴ１，ＤＴ２に応じて変わることが理解される。このため、デューティ比ＤＴ１，ＤＴ２と、最適位相差φ＊との関係を予め求めるとともに、その対応関係を予めマップ（以下、「位相差マップ」とも称する）あるいは関数式（以下、「位相差算出式」とも称する）として制御装置１０２に記憶させておき、その対応関係を用いて制御を行うことが好適である。
【０１２４】
これにより、図１４及び図２４の比較からも理解されるとおり、デューティ比ＤＴ１，ＤＴ２に応じてキャリア波ＣＷ１及びＣＷ２間の位相差を調整するキャリア位相制御の適用により、第２アームを用いる昇圧チョッパ回路が形成される期間を長くして、スイッチング素子の導通損失を低減できる。以上のように、キャリア位相制御の適用により、電力変換器１０のパラレル昇圧モードにおけるＤＣ／ＤＣ変換を高効率化できる。
【０１２５】
［実施の形態２］
実施の形態２では、上述した電力変換器１０の複数の動作モードのうちのシリーズ昇圧モードにおける動作について説明する。
【０１２６】
図１を参照して、電力変換器１０では、スイッチング素子Ｓ１，Ｓ２，Ｓ４をオフする一方でスイッチング素子Ｓ３，Ｓ５をオンすることにより、直列接続された直流電源Ｂ１及びＢ２を電力線ＰＬ及びＧＬの間に電気的に接続することができる。これにより、直列接続された直流電源Ｂ１及びＢ２に対して上アームをオンした状態を形成できる。一方で、スイッチング素子Ｓ２，Ｓ５をオフする一方で、スイッチング素子Ｓ１，Ｓ３，Ｓ４をオンすることにより、直流電源Ｂ１，Ｂ２の出力をリアクトルＬ１，Ｌ２に電磁エネルギとして蓄えることができる。すなわち、直流電源Ｂ１及びＢ２の各々に対して下アームをオンした状態を形成することができる。
【０１２７】
図２５は、下アームオン期間の電流経路を説明するための回路図である。図２５を参照して、スイッチング素子Ｓ１，Ｓ３，Ｓ４をオンする一方で、スイッチング素子Ｓ２，Ｓ５をオフすることにより、直流電源Ｂ１の出力によりリアクトルＬ１にエネルギを蓄積するための電流経路１４２と、直流電源Ｂ２の出力によりリアクトルＬ２にエネルギを蓄積するための電流経路１４４とが形成される。すなわち、シリーズ昇圧モードでは、スイッチング素子Ｓ１，Ｓ３は直流電源Ｂ１に対する昇圧チョッパ回路の下アームに相当し，スイッチング素子Ｓ４は直流電源Ｂ２に対する昇圧チョッパ回路の下アームに相当する。
【０１２８】
図２６は、上アームオン期間の電流経路を説明するための回路図である。図２６を参照して、スイッチング素子Ｓ３，Ｓ５をオンする一方で、スイッチング素子Ｓ１，Ｓ２，Ｓ４をオフすることにより、電流経路１４６が形成される。電流経路１４６により、直列接続された直流電源Ｂ１，Ｂ２からの出力電圧によるエネルギと、リアクトルＬ１，Ｌ２に蓄積されたエネルギとの和が電力線ＰＬ，ＧＬ間へ出力される。この結果、直列接続された直流電源Ｂ１，Ｂ２に対して、昇圧チョッパ回路の上アーム素子をオンした状態が形成される。すなわち、シリーズ昇圧モードでは、スイッチング素子Ｓ３，Ｓ５は、昇圧チョッパ回路の上アームに相当する。
【０１２９】
図２７には、電力変換器１０のシリーズ昇圧モードにおけるスイッチング素子Ｓ１〜Ｓ５の各々についてのスイッチング制御のための論理演算式が示される。
【０１３０】
図２７を参照して、シリーズ昇圧モードでは、直列接続された直流電源Ｂ１，Ｂ２に流れる電流は共通であるので、直流電源Ｂ１，Ｂ２の出力は、パラレル制御モードのように別個に制御することができない。したがって、電圧Ｖ１＋Ｖ２に対して１個の昇圧チョッパ回路が等価的に形成される。このため、デューティ制御のための制御パルス信号ＳＤは、直流電源Ｂ１，Ｂ２の間で共通である。
【０１３１】
シリーズ昇圧モードにおいて、下アームを形成するスイッチング素子Ｓ１，Ｓ４は、共通に、制御パルス信号ＳＤに従ってスイッチングされる。一方で、上アームを形成するスイッチング素子Ｓ５は、制御パルス信号／ＳＤ（ＳＤの反転信号）に従ってスイッチングされる。すなわち、スイッチング素子Ｓ１，Ｓ４のペアと、スイッチング素子Ｓ５とは相補的にスイッチングされる。また、スイッチング素子Ｓ２はオフに固定され、スイッチング素子Ｓ３はオンに固定される。
【０１３２】
上述のように、スイッチング素子Ｓ１，Ｓ４を下アームとし、スイッチング素子Ｓ５を上アームとする昇圧チョッパ回路では、式（１）において、Ｖｉ＝Ｖ１＋Ｖ２となる。すなわち、シリーズ昇圧モードにおいて、下アームのデューティ比ＤＴ、直流電源Ｂ１，Ｂ２の電圧Ｖ１，Ｖ２、及び、出力電圧ＶＨの間には、下記（５）式が成立する。
【０１３３】
（数５）
ＶＨ＝１／（１−ＤＴ）・（Ｖ１＋Ｖ２）…      （５）
【０１３４】
なお、シリーズ昇圧モードでは、直流電源Ｂ１及びＢ２の電力Ｐ１及びＰ２は、電圧Ｖ１及びＶ２に応じて自動的に決まる。すなわち、直流電源Ｂ１，Ｂ２間の電力配分は、下記（６）式に従って自動的に定まるので、パラレル昇圧モードのように直接制御することはできない。
【０１３５】
（数６）
Ｐ１：Ｐ２＝Ｖ１：Ｖ２      …（６）
【０１３６】
図２８は、電力変換器１０のシリーズ昇圧モード時における直流電源Ｂ１，Ｂ２の出力制御例を説明するため機能ブロック図である。図２８を参照して、シリーズ昇圧モードでは、直流電源Ｂ１及びＢ２の出力を、出力電圧ＶＨの電圧偏差ΔＶ（ΔＶ＝ＶＨ＊−ＶＨ）を補償するように制御（電圧制御）する。
【０１３７】
図２８に例示された、シリーズ昇圧モードにおけるコンバータ制御部３００は、減算部３０２、直流電源Ｂ１，Ｂ２の出力を制御するためのコントローラ３０４、ＰＷＭ制御部３０６及びキャリア波発生部３０８を含む。
【０１３８】
減算部３０２は、電圧制御のための電圧偏差ΔＶを演算する（ΔＶ＝ＶＨ＊−ＶＨ）。コントローラ３０４は、電圧偏差ΔＶを補償するためのフィードバック制御（例えばＰＩ制御）によって、式（５）のデューティ比ＤＴを演算する。なお、電圧Ｖ１＋Ｖ２及び電圧指令値ＶＨ＊の電圧比から求められる理論昇圧比をさらに反映して、デューティ比ＤＴを演算することも可能である。キャリア波発生部３０８は、シリーズ昇圧モードでは、直流電源Ｂ１，Ｂ２に共通のキャリア波ＣＷを発生する。ＰＷＭ制御部３０６は、シリーズ昇圧モードでは、デューティ比ＤＴ及びキャリア波ＣＷの比較に基づくＰＷＭ制御により、制御信号ＳＧ１〜ＳＧ５を生成する。
【０１３９】
図２９は、シリーズ接続モードにおけるＰＷＭ制御部３０６の動作を説明するための波形図を示す。図２９を参照して、制御パルス信号ＳＤは、電圧制御のためのデューティ比ＤＴと、キャリア波ＣＷとの電圧比較に基づくＰＷＭ制御によって生成される。ＤＴ＞ＣＷの期間では、制御パルス信号ＳＤがＨレベルに設定される一方で、ＣＷ＜ＤＴの期間では、制御パルス信号ＳＤがＬレベルに設定される。したがって、デューティ比ＤＴの上昇に応じて、制御パルス信号ＳＤのＨレベル期間が長くなり、制御パルス信号／ＳＤのＬレベル期間が短くなる。上述のように、制御パルス信号ＳＤのＨレベル期間には、昇圧チョッパ回路の下アームオンが指令されるので、デューティ比ＤＴの上昇に応じて直流電源Ｂ１，Ｂ２の出力が増加する一方で、デューティ比ＤＴの低下に応じて直流電源Ｂ１，Ｂ２の出力が減少する。
【０１４０】
制御信号ＳＧ１〜ＳＧ５は、図２７に示された論理演算式に従って、上記ＰＷＭ制御によって得られた制御パルス信号ＳＤ，／ＳＤに応じて生成される。
【０１４１】
制御パルス信号ＳＤがＨレベルに設定されると、スイッチング素子Ｓ１，Ｓ４がオンされる。また、スイッチング素子Ｓ３はオン固定なので、電流経路１４２，１４４（図２５）が形成される。この下アーム期間では、リアクトル電流ＩＬ１及びＩＬ２は上昇する。一方、制御パルス信号ＳＤがＬレベルに設定されると、スイッチング素子Ｓ５がオン（Ｓ１，Ｓ４がオフ）される。したがって、電流経路１４６（図２６）が形成される。したがって、リアクトル電流ＩＬ１及びＩＬ２は、共通の値となって低下する。
【０１４２】
なお、図２９中にも示されるように、下アームオンから上アームオンに切換えられたタイミングにおいて、電圧Ｖ１及びＶ２が異なるときや、リアクトルＬ１，Ｌ２のインダクタンスが異なるときには、リアクトル電流ＩＬ１及びＩＬ２の値が異なる。この期間では、後ほど詳細に説明する還流経路が形成されることによって、リアクトル電流ＩＬ１，ＩＬ２の通流が維持される。そして、還流経路の形成中にＩＬ１＝ＩＬ２になると、図２６の電流経路１４６が形成される。一旦形成された電流経路１４６は、当該上アームオン期間中、維持される。
【０１４３】
このように、本実施の形態に従う電力変換器１０によれば、Ｖ１＋Ｖ２を出力電圧ＶＨへ昇圧するためのデューティ比ＤＴに応じて、図２７に示した論理式に従って、スイッチング素子Ｓ１〜Ｓ５がスイッチング制御される。これにより、昇圧比（ＶＨ／（Ｖ１＋Ｖ２））を抑制したＤＣ／ＤＣ変換によって、出力電圧ＶＨを電圧指令値ＶＨ＊に従って制御できる。これにより、リアクトルＬ１，Ｌ２での電力損失を抑制することによって、電力変換器１０での電力損失を低減することができる。具体的には、リアクトルＬ１及びＬ２が直列接続されることによってリアクトル電流ＩＬ１，ＩＬ２の変化勾配が抑制されるためリップル幅が小さくなり、リアクトルＬ１，Ｌ２のコアで生じる鉄損及びコイル巻線で生じる交流損失を低減することができる。
【０１４４】
さらに、本実施の形態に従う電力変換器１０では、シリーズ昇圧モードにおける導通損失がより抑制されるため、ＤＣ／ＤＣ変換を高効率化することができる。
【０１４５】
ここで、電力変換器１０におけるリアクトル電流の還流経路について説明する。電力変換器１０において、直流電源Ｂ１に対しては、ダイオードＤ１，Ｄ３による電流経路によって、リアクトル電流ＩＬ１が負である期間（ＩＬ１＜０）の還流経路を確保することができる。また、ダイオードＤ２による電流経路によって、リアクトル電流ＩＬ１が正である期間（ＩＬ１＞０）の還流経路が確保できる。直流電源Ｂ２に対しては、ダイオードＤ４による電流経路によって、リアクトル電流ＩＬ２が負である期間（ＩＬ２＜０）の還流経路を確保することができる。また、ダイオードＤ１，Ｄ５による電流経路によって、リアクトル電流ＩＬ２が正である期間（ＩＬ２＞０）の還流経路が確保できる。
【０１４６】
［実施の形態３］
電力変換器１０では、ノードＮ２及びＮ３間の半導体素子として、スイッチング素子Ｓ３及びＳ５が配置される。ここで、第２アームを用いる制御を適用した場合、スイッチング素子Ｓ３及びＳ５に熱負荷が集中するおそれがある。そこで、スイッチング素子Ｓ３及びＳ５が他のスイッチング素子Ｓ１，Ｓ２，Ｓ４よりも温度上昇し易いときに好適なスイッチングパターンの切換制御について説明する。
【０１４７】
図３０は、本実施の形態におけるスイッチングパターンの切換制御を説明するフローチャートである。このスイッチングパターンの切換制御は、電力変換器１０のパラレル昇圧モード時に適用される。なお、当該処理は、制御装置１０２によって所定周期毎に実行される。
【０１４８】
ステップＳ１０では、制御装置１０２は、電力変換器１０の現在の動作モードがパラレル昇圧モードであるかどうかを判定する。制御装置１０２は、パラレル昇圧モードが選択されている（ＹＥＳ判定時）には、ステップＳ１２に処理を進める。
【０１４９】
ステップＳ１２では、制御装置１０２は、スイッチング素子Ｓ３又はＳ５の温度Ｔが所定の判定温度Ｔｘよりも高いかどうかを判定する。ステップＳ１２での判定では、たとえば、スイッチング素子Ｓ３に設けられた温度センサ（図示せず）の出力に基づいて、スイッチング素子Ｓ３の温度Ｔを検知することができる。同様に、スイッチング素子Ｓ５に設けられた温度センサ（図示せず）の出力に基づいて、スイッチング素子Ｓ５の温度Ｔを検知することができる。または、スイッチング素子Ｓ３及びＳ５に体売る通過電流の履歴（電流量の時間推移）に基づいて熱負荷を推定することによって、スイッチング素子Ｓ３及びＳ５の温度Ｔを推定することも可能である。制御装置１０２は、スイッチング素子Ｓ３又はＳ５の温度Ｔが基準温度Ｔｘより大きいとき（ステップＳ１２のＹＥＳ判定時）には高温状態であると判定して、ステップＳ１４に処理を進める。ステップＳ１４では、制御装置１０２は、スイッチング素子Ｓ３及びＳ５をなるべく使用しないように、すなわち第２アームの使用を制限するように、パラレル昇圧モードにおけるスイッチング素子Ｓ１〜Ｓ５のスイッチングを制御する。
【０１５０】
一方で、制御装置１０２は、スイッチング素子Ｓ３又はＳ５の温度Ｔが基準温度Ｔｘ以下であるとき（ステップＳ１２のＮＯ判定時）には非高温状態であると判定して、ステップＳ１６に処理を進める。ステップＳ１６では、制御装置１０２は、スイッチング素子Ｓ３及びＳ５を使用するように、すなわち第２アームの使用を制限せずに、パラレル昇圧モードにおけるスイッチング素子Ｓ１〜Ｓ５のスイッチングを制御する。
【０１５１】
このように、本実施の形態におけるスイッチングパターンの切換制御によれば、スイッチング素子Ｓ３及びＳ５の過剰な温度上昇を防ぎつつ、パラレル昇圧モードにおけるＤＣ／ＤＣ変換を実行できる。
【０１５２】
［実施の形態４］
電源システム１００は、上述したシリーズ昇圧モード及びパラレル昇圧モード以外の動作モードでも使用することができる。図３１は、電力変換器１０に適用される複数の動作モードの一覧を示す図表である。
【０１５３】
図３１を参照して、複数の動作モードは、出力電圧ＶＨを電圧指令値ＶＨ＊に従って制御する「昇圧モード」と、直流電源Ｂ１及び／又は直流電源Ｂ２を電力線ＰＬ，ＧＬと電気的に接続する「直結モード」とに分類される。
【０１５４】
昇圧モードには、パラレル昇圧モード及びシリーズ昇圧モードが含まれる。パラレル昇圧モードでは、電力変換器１０のスイッチング素子Ｓ１〜Ｓ５を図１２に示された論理演算式に従ってスイッチング制御することにより、直流電源Ｂ１及びＢ２と電力線ＰＬ，ＧＬ（負荷１０４）との間で並列にＤＣ／ＤＣ変換を実行することができる。なお、パラレル昇圧モードでは、直流電源Ｂ１及びＢ２間の電力配分比を制御しながら、出力電圧ＶＨを電圧指令値ＶＨ＊に従って制御することができる。シリーズ昇圧モードでは、電力変換器１０のスイッチング素子Ｓ１〜Ｓ５を図２７に示された論理演算式に従ってスイッチング制御することにより、直流電源Ｂ１，Ｂ２が直列接続された状態でＤＣ／ＤＣ変換を実行することができる。なお、シリーズ昇圧モードでは、出力電圧ＶＨを電圧指令値ＶＨ＊に従って制御する際に、直流電源Ｂ１及びＢ２間の電力配分比は、電圧Ｖ１及びＶ２の比に応じて自動的に決まるので、パラレル昇圧モードのように直接制御することはできない。
【０１５５】
さらに、昇圧モードには、直流電源Ｂ１のみを用いて電力線ＰＬ，ＧＬ（負荷１０４）との間でＤＣ／ＤＣ変換を行なう「直流電源Ｂ１による昇圧モード（以下、Ｂ１昇圧モード）」と、直流電源Ｂ２のみを用いて電力線ＰＬ，ＧＬ（負荷１０４）との間でＤＣ／ＤＣ変換を行なう「直流電源Ｂ２による昇圧モード（以下、Ｂ２昇圧モード）」とが含まれる。
【０１５６】
Ｂ１昇圧モードでは、直流電源Ｂ２は、出力電圧ＶＨがＶ２よりも高く制御されている限りにおいて、電力線ＰＬと電気的に切り離された状態を維持されて不使用とされる。Ｂ１昇圧モードでは、直流電源Ｂ１に対する昇圧チョッパ回路（第１アーム）のみが構成される。したがって、スイッチング素子Ｓ４，Ｓ５のオフ固定によってノードＮ１及びＮ３間の電流経路が遮断された状態で、スイッチング素子Ｓ１，Ｓ２，Ｓ３が、直流電源Ｂ１の出力を制御するためのデューティ比ＤＴ１に基づく、制御パルス信号／ＳＤ１及びＳＤ１にそれぞれ応じてスイッチング制御される。
【０１５７】
同様に、Ｂ２昇圧モードでは、直流電源Ｂ１は、出力電圧ＶＨがＶ１よりも高く制御されている限りにおいて、電力線ＰＬと電気的に切り離された状態を維持されて不使用とされる。Ｂ２昇圧モードでは、直流電源Ｂ２に対する昇圧チョッパ回路（第１アーム）のみが構成される。したがって、スイッチング素子Ｓ２，Ｓ３のオフ固定によってノードＮ１及びＮ２間の電流経路が遮断された状態で、スイッチング素子Ｓ１，Ｓ４，Ｓ５が、直流電源Ｂ２の出力を制御するためのデューティ比ＤＴ２に基づく、制御パルス信号／ＳＤ２及びＳＤ２にそれぞれ応じてスイッチング制御される。
【０１５８】
なお、Ｂ１昇圧モード及びＢ２昇圧モードでは、デューティ比ＤＴ１またはＤＴ２は、出力電圧ＶＨを電圧指令値ＶＨ＊に従って制御（電圧制御）するように算出される。このように、昇圧モードに属する動作モードの各々では、出力電圧ＶＨは、電圧指令値ＶＨ＊に従って制御される。
【０１５９】
直結モードには、直流電源Ｂ１のみについて電力線ＰＬ，ＧＬとの間の電流経路が形成される「直流電源Ｂ１の直結モード（以下、Ｂ１直結モード）」と、直流電源Ｂ２のみについて電力線ＰＬ，ＧＬとの間に電流経路が形成される「直流電源Ｂ２の直結モード（以下、Ｂ２直結モード）」が含まれる。
【０１６０】
Ｂ１直結モードでは、スイッチング素子Ｓ１，Ｓ３〜Ｓ５がオフに固定され、スイッチング素子Ｓ２がオンに固定される。これにより、ノードＮ１及びＮ３間の電流経路が遮断された状態となる。したがって、直流電源Ｂ２は、電力線ＰＬ，ＧＬ間から切り離された状態となる。出力電圧ＶＨは、直流電源Ｂ１の電圧Ｖ１と等しくなる（ＶＨ＝Ｖ１）。Ｂ１直結モードでは、直流電源Ｂ２は、電力線ＰＬ，ＧＬ間から電気的に切り離された状態を維持されて不使用とされる。
【０１６１】
同様に、Ｂ２直結モードでは、スイッチング素子Ｓ２〜Ｓ４がオフに固定され、スイッチング素子Ｓ１及びＳ５がオンに固定される。これにより、ノードＮ１及びＮ２間の電流経路が遮断された状態となる。したがって、直流電源Ｂ１は、電力線ＰＬ，ＧＬ間から切り離された状態となる。出力電圧ＶＨは、直流電源Ｂ２の電圧Ｖ２と等しくなる（ＶＨ＝Ｖ２）。Ｂ２直結モードでは、直流電源Ｂ１は、電力線ＰＬ，ＧＬから電気的に切り離された状態を維持されて不使用とされる。
【０１６２】
なお、Ｖ１及びＶ２が同等である場合には、直流電源Ｂ１及びＢ２を電力線ＰＬ，ＧＬ間に電気的に並列接続した状態を維持する「パラレル直結モード」を選択することも可能である。パラレル直結モードでは、スイッチング素子Ｓ３，Ｓ４をオフに固定することによって直流電源Ｂ１及びＢ２の下アームをオフ状態とする。一方、スイッチング素子Ｓ１，Ｓ２，Ｓ５をオンに固定することによって、直流電源Ｂ１及びＢ２の上アームをオン状態とする。これにより、出力電圧ＶＨは、直流電源Ｂ１の電圧Ｖ１及び直流電源Ｂ２の電圧Ｖ２と同等となる。電圧Ｖ１及び電圧Ｖ２間の電圧差は、直流電源Ｂ１及びＢ２間に短絡電流を生じさせるので、当該電圧差が小さいときに限定して、パラレル直結モードを適用することができる。
【０１６３】
さらに、直結モードには、直流電源Ｂ１及びＢ２を、電力線ＰＬ，ＧＬ間に電気的に直列接続した状態を維持する「シリーズ直結モード」が含まれる。シリーズ直結モードでは、スイッチング素子Ｓ１，Ｓ２，Ｓ４をオフに固定すると共に、スイッチング素子Ｓ３及びＳ５をオンに固定することによってノードＮ２及びＮ３間の電流経路が形成された状態とされる。これにより、出力電圧ＶＨは、直流電源Ｂ１及びＢ２の電圧Ｖ１及びＶ２の和と同等となる（ＶＨ＝Ｖ１＋Ｖ２）。
【０１６４】
直結モードに含まれる動作モードの各々では、出力電圧ＶＨは、直流電源Ｂ１，Ｂ２の電圧Ｖ１，Ｖ２に依存して決まるため、直接制御することができなくなる。このため、直結モードに含まれる各動作モードでは、出力電圧ＶＨが負荷１０４の動作に適した電圧に設定できなくなることにより、負荷１０４での電力損失が増加する可能性がある。一方で、直結モードでは、各スイッチング素子Ｓ１〜Ｓ５が時間によってスイッチング制御されないため、電力変換器１０での電力損失（スイッチングに伴うスイッチング損失）が抑制される。したがって、負荷１０４の動作状態によっては、直結モードの適用によって、負荷１０４の電力損失増加量よりも電力変換器１０での電力損失減少量が多くなることにより、電源システム１００の全体での電力損失が抑制できる可能性がある。
【０１６５】
このように、電源システム１００では、スイッチング素子Ｓ１〜Ｓ５のスイッチングパターンの切換えによって、図３１に示された複数の動作モードを選択的に適用しながら、出力電圧ＶＨを制御することが可能である。
【０１６６】
なお、パラレル昇圧モードは「第１のモード」に対応し、シリーズ昇圧モードは「第２のモード」に対応する。さらに、Ｂ１昇圧モードは「第３のモード」に対応し、Ｂ２昇圧モードは「第４のモード」に対応し、Ｂ１直結モードは「第５のモード」に対応し、Ｂ２直結モードは「第６のモード」に対応する。さらに、シリーズ直結モードは、「第７のモード」に対応する。
【０１６７】
［電力変換器の構成のさらなる変形例］
直流電源Ｂ１及びＢ２の一方又は両方を力行放電しない又は回生充電しない構成では、「第２の半導体素子」から「第５の半導体素子」の一部について、スイッチング素子又はダイオードの一方を省略することで構造を簡素化することができる。すなわち、「第２の半導体素子」から「第５の半導体素子」の一部のみが、上記スイッチング素子を有する構成とすることが可能である。
【０１６８】
例えば、直流電源Ｂ１を回生充電せず、力行（放電）のみで使用する場合には、電力変換器１０に代えて、図３２に示す電力変換器１０ａの構成を適用することができる。電力変換器１０ａでは、電力変換器１０と比較して、直流電源Ｂ１への回生を制御するためのスイッチング素子Ｓ２を省略している。すなわち、ノードＮ２及び電力線ＰＬの間の「第２の半導体素子」をダイオードＤ２のみで構成する。電力変換器１０ａにおいても、スイッチング素子Ｓ１，Ｓ３〜Ｓ５のスイッチングは、上記実施の形態にしたがって制御される。さらに、電力変換器１０ａでは、主に、直流電源Ｂ１への回生電流の経路を確保するために配置されるダイオードＤ３についても省略できる可能性がある。
【０１６９】
同様に、直流電源Ｂ２を回生充電せず、力行（放電）のみで使用する場合には、図３３に示される電力変換器１０ｂの構成を適用することができる。電力変換器１０ｂでは、電力変換器１０と比較して、直流電源Ｂ２への回生を制御するためのスイッチング素子Ｓ５を省略している。すなわち、ノードＮ３及びＮ１の間の「第５の半導体素子」をダイオードＤ５のみで構成することができる。電力変換器１０ｂにおいても、スイッチング素子Ｓ１〜Ｓ４のスイッチングは、上記実施の形態にしたがって制御される。さらに、電力変換器１０ｂでは、主に、直流電源Ｂ２への回生電流の経路を確保するために配置されるダイオードＤ４についても省略できる可能性がある。
【０１７０】
さらに、直流電源Ｂ１及びＢ２の両方を回生充電せず、力行（放電）のみで使用する場合には、図３４に示される電力変換器１０ｃの構成を用いることができる。電力変換器１０ｃでは、電力変換器１０と比較して、直流電源Ｂ１，Ｂ２への回生を制御するためのスイッチング素子Ｓ２，Ｓ５を省略している。すなわち、ノードＮ２及び電力線ＰＬの間の「第２の半導体素子」をダイオードＤ２のみで構成するとともに、ノードＮ３及びＮ１の間の「第５の半導体素子」をダイオードＤ５のみで構成する。電力変換器１０ｃにおいても、スイッチング素子Ｓ１，Ｓ３，Ｓ４のスイッチングは上記実施の形態にしたがって制御される。さらに、電力変換器１０ｃでは、主に、直流電源Ｂ１，Ｂ２への回生電流の経路を確保するために配置されるダイオードＤ３，Ｄ４についても省略できる可能性がある。
【０１７１】
また、直流電源Ｂ１を力行放電電せず、回生（充電）のみで使用する場合には、電力変換器１０に代えて、図３５に示す電力変換器１０ｄの構成を適用することができる。電力変換器１０ｄでは、電力変換器１０と比較して、直流電源Ｂ１への力行を制御するためのスイッチング素子Ｓ３を省略している。すなわち、ノードＮ２及びＮ１の間の「第３の半導体素子」をダイオードＤ３のみで構成する。電力変換器１０ｄにおいても、スイッチング素子Ｓ１，Ｓ２，Ｓ４，Ｓ５のスイッチングは、上記実施の形態にしたがって制御される。さらに、電力変換器１０ｄでは、主に、直流電源Ｂ１への力行電流の経路を確保するために配置されるダイオードＤ１についても省略できる可能性がある。
【０１７２】
同様に、直流電源Ｂ２を力行放電せず、回生（充電）のみで使用する場合には、図３６に示される電力変換器１０ｅの構成を適用することができる。電力変換器１０ｅでは、電力変換器１０と比較して、直流電源Ｂ２への力行を制御するためのスイッチング素子Ｓ４を省略している。すなわち、ノードＮ３及び電力線ＰＬの間の「第４の半導体素子」をダイオードＤ４のみで構成することができる。電力変換器１０ｅにおいても、スイッチング素子Ｓ１〜Ｓ３，Ｓ５のスイッチングは、上記実施の形態にしたがって制御される。さらに、電力変換器１０ｅでは、主に、直流電源Ｂ２への力行電流の経路を確保するために配置されるダイオードＤ５についても省略できる可能性がある。
【０１７３】
さらに、直流電源Ｂ１及びＢ２の両方を力行放電せず、回生（充電）のみで使用する場合には、図３７に示される電力変換器１０ｆの構成を用いることができる。電力変換器１０ｆでは、電力変換器１０と比較して、直流電源Ｂ１，Ｂ２への力行を制御するためのスイッチング素子Ｓ３，Ｓ４を省略している。すなわち、ノードＮ２及びＮ３の間の「第３の半導体素子」をダイオードＤ３のみで構成するとともに、ノードＮ３及び電力線ＰＬの間の「第４の半導体素子」をダイオードＤ４のみで構成する。電力変換器１０ｆにおいても、スイッチング素子Ｓ１，Ｓ２，Ｓ５のスイッチングは上記実施の形態にしたがって制御される。さらに、電力変換器１０ｆでは、主に、直流電源Ｂ１，Ｂ２への力行電流の経路を確保するために配置されるダイオードＤ２，Ｄ５についても省略できる可能性がある。
【０１７４】
なお、図３８に示すように、上記に示した電力変換器１０，１０ａ〜１０ｆの回路構成において、直流電源Ｂ１及び／又は直流電源Ｂ２の極性を逆にした電力変換器１０ｇとしてもよい。電力変換器１０ｇでは、ダイオードＤ１〜Ｄ２の極性も電力変換器１０に対して逆方向に接続する。
【０１７５】
なお、本実施の形態では、電力変換器１０，１０ａ〜１０ｇの構成について、スイッチング素子Ｓ１〜Ｓ５及びリアクトルＬ１，Ｌ２の接続関係を図示して説明したが、これらの素子に限定されることを意味するものではない。すなわち、本実施の形態において、構成要素同士が「電気的に接続される」との記載は、両要素間に他の回路要素やコネクタ端子が存在し、当該他の回路要素を経由して上記成要素間に電気的な接続が確保されることを含むものとする。
【符号の説明】
【０１７６】
１０，１０ａ-１０ｇ  電力変換器、１００  電源システム、１０２  制御装置、１０４  負荷、１１０〜１２４，１３０〜１４６  電流経路、２１０，２２０，３０４  コントローラ、２３０，３０６  制御部、２４０，３０８  キャリア波発生部、２５０，３００  コンバータ制御部、２５２，２５４，３０２  減算部。
【図１】
2018068033.tif 000003
【図２】
2018068033.tif 000004
【図３】
2018068033.tif 000005
【図４】
2018068033.tif 000006
【図５】
2018068033.tif 000007
【図６】
2018068033.tif 000008
【図７】
2018068033.tif 000009
【図８】
2018068033.tif 000010
【図９】
2018068033.tif 000011
【図１０】
2018068033.tif 000012
【図１１】
2018068033.tif 000013
【図１２】
2018068033.tif 000014
【図１３】
2018068033.tif 000015
【図１４】
2018068033.tif 000016
【図１５】
2018068033.tif 000017
【図１６】
2018068033.tif 000018
【図１７】
2018068033.tif 000019
【図１８】
2018068033.tif 000020
【図１９（ａ）】
2018068033.tif 000021
【図１９（ｂ）】
2018068033.tif 000022
【図１９（ｃ）】
2018068033.tif 000023
【図２０】
2018068033.tif 000024
【図２１】
2018068033.tif 000025
【図２２（ａ）】
2018068033.tif 000026
【図２２（ｂ）】
2018068033.tif 000027
【図２２（ｃ）】
2018068033.tif 000028
【図２３】
2018068033.tif 000029
【図２４】
2018068033.tif 000030
【図２５】
2018068033.tif 000031
【図２６】
2018068033.tif 000032
【図２７】
2018068033.tif 000033
【図２８】
2018068033.tif 000034
【図２９】
2018068033.tif 000035
【図３０】
2018068033.tif 000036
【図３１】
2018068033.tif 000037
【図３２】
2018068033.tif 000038
【図３３】
2018068033.tif 000039
【図３４】
2018068033.tif 000040
【図３５】
2018068033.tif 000041
【図３６】
2018068033.tif 000042
【図３７】
2018068033.tif 000043
【図３８】
2018068033.tif 000044