(57)【要約】【課題】コストダウン効果を向上させた３レベル電力変換装置を提供する。【解決手段】３レベル電力変換装置の第１〜第４並列接続体が同一仕様で製作される。第１〜第４並列接続体は、スイッチング素子とそれに逆並列に接続されたダイオードとを有する。第１並列接続体は高電位端子に接続され、第２並列接続体は第１並列接続体と交流端子との間に配置される。第３並列接続体は交流端子に接続される。第４並列接続体は第３並列接続体と低電位端子との間に配置される。第１ダイオードは第１並列接続体と第２並列接続体との間の部分と中間電位端子との間に配置される。第２ダイオードは第３並列接続体と第４並列接続体との間の部分と中間電位端子との間に配置される。第２及び第３並列接続体のダイオードに並列に、順電圧降下が小さい第３及び第４ダイオードを接続する。【選択図】図１
2018068083.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子と前記スイッチング素子に逆並列に接続されたダイオードとを有し、高電位端子に接続された第１並列接続体と、
前記第１並列接続体と交流端子との間に配置され、前記第１並列接続体と同一仕様で製作された第２並列接続体と、
前記交流端子に接続され、前記第１並列接続体と同一仕様で製作された第３並列接続体と、
前記第３並列接続体と前記高電位端子よりも低い電位を与える低電位端子との間に配置され、前記第１並列接続体と同一仕様で製作された第４並列接続体と、
前記第１並列接続体と前記第２並列接続体との間の部分と、前記高電位端子の電位と前記低電位端子の電位との中間の電位である中間電位を与える中間電位端子との間に配置された第１ダイオードと、
前記第３並列接続体と前記第４並列接続体との間の部分と、前記中間電位端子との間に配置された第２ダイオードと、
前記第２並列接続体のダイオードに並列に接続された第３ダイオードと、
前記第３並列接続体のダイオードに並列に接続された第４ダイオードと、
を備え、
前記第１並列接続体、前記第２並列接続体、前記第３並列接続体および前記第４並列接続体を構成する素子がワイドバンドギャップ半導体で形成されており、
前記第３ダイオードの順電圧降下が、前記第２並列接続体のダイオードの順電圧降下よりも小さく、
前記第４ダイオードの順電圧降下が、前記第３並列接続体のダイオードの順電圧降下よりも小さい
３レベル電力変換装置。
【請求項２】
請求項１に記載の３レベル電力変換装置を備える整流器であって、
前記交流端子に交流電源が接続され、前記高電位端子と前記低電位端子とがインバータに接続され、ユニポーラ変調で制御され、かつ、高力率で動作させられる
整流器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、３レベル電力変換装置および整流器に関する。
【背景技術】
【０００２】
従来、高電位端子、低電位端子および中間電位端子と、交流端子との間に設けられ、複数のスイッチング素子と複数のダイオードとを備え、高電位端子、低電位端子および中間電位端子と、交流端子との間で電力を変換する電力変換回路が知られている（例えば、特許文献１を参照）。
従来、上位側直流端子、中間電位端子および下位側直流端子の何れかの電位を選択して交流端子に出力する１相分の電力変換回路を有する３レベル電力変換装置が知られている（例えば、特許文献２を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第５５５４１４０号公報
【特許文献２】特許第５７８４２３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載された電力変換回路および特許文献２に記載された３レベル電力変換装置では、ワイドバンドギャップ半導体（以下、ＷＢＧ半導体ともいう。）の特長を生かすための工夫がなされている。特許文献１に記載された電力変換回路では、逆回復を行わないダイオードに、ＷＢＧ半導体以外のダイオードが用いられている。特許文献２に記載された３レベル電力変換装置では、従来の回路のクランプダイオードがスイッチング素子に置き換えられるとともに、ＷＢＧ半導体が有効に活用されている。
しかしながら、どちらの文献の例でも、ＷＢＧ半導体を一部などに使用する例を示しており、今まで使用していた回路構成の置き換えが難しく、汎用性に乏しい。このため、ＷＢＧ半導体が多く使われることになってコストダウンが進んでもパッケージ種類が多くなるなどして、量産効果によるコストダウンが見込めない。
つまり、特許文献１に記載された電力変換回路では、電力変換回路に含まれている複数のスイッチング素子のうちの、一部のスイッチング素子としてＷＢＧ半導体が用いられており、他のスイッチング素子としてＷＢＧ半導体以外の半導体が用いられている。そのため、特許文献１に記載された電力変換回路では、部品の共通化によるコストダウン効果を向上させることができない。
また、特許文献２に記載された３レベル電力変換装置においても、ＷＢＧ半導体の部品を共通化して用いることによってコストダウン効果を向上させることは行われていない。
【０００５】
本発明は、ワイドバンドギャップ半導体で形成される部品を共通化して用いることによってコストダウン効果を向上させることができる３レベル電力変換装置および整流器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一実施形態は、スイッチング素子と前記スイッチング素子に逆並列に接続されたダイオードとを有し、高電位端子に接続された第１並列接続体と、前記第１並列接続体と交流端子との間に配置され、前記第１並列接続体と同一仕様で製作された第２並列接続体と、前記交流端子に接続され、前記第１並列接続体と同一仕様で製作された第３並列接続体と、前記第３並列接続体と前記高電位端子よりも低い電位を与える低電位端子との間に配置され、前記第１並列接続体と同一仕様で製作された第４並列接続体と、前記第１並列接続体と前記第２並列接続体との間の部分と、前記高電位端子の電位と前記低電位端子の電位との中間の電位である中間電位を与える中間電位端子との間に配置された第１ダイオードと、前記第３並列接続体と前記第４並列接続体との間の部分と、前記中間電位端子との間に配置された第２ダイオードと、前記第２並列接続体のダイオードに並列に接続された第３ダイオードと、前記第３並列接続体のダイオードに並列に接続された第４ダイオードと、を備え、前記第１並列接続体、前記第２並列接続体、前記第３並列接続体および前記第４並列接続体を構成する素子がワイドバンドギャップ半導体で形成されており、前記第３ダイオードの順電圧降下が、前記第２並列接続体のダイオードの順電圧降下よりも小さく、前記第４ダイオードの順電圧降下が、前記第３並列接続体のダイオードの順電圧降下よりも小さい３レベル電力変換装置である。
【０００７】
また、本発明の一実施形態は、前記３レベル電力変換装置を備える整流器であって、前記交流端子に交流電源が接続され、前記高電位端子と前記低電位端子とがインバータに接続され、ユニポーラ変調で制御され、かつ、高力率で動作させられる整流器である。
【発明の効果】
【０００８】
本発明によれば、ワイドバンドギャップ半導体で形成される部品を共通化して用いることによってコストダウン効果を向上させることができる３レベル電力変換装置および整流器を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態の３レベル電力変換装置を示した回路図である。
【図２】ワイドバンドギャップ半導体で形成されるダイオードの順電圧降下およびＳｉ半導体によって形成されたダイオードの順電圧降下を示した図である。
【図３】第１の実施形態の３レベル電力変換装置の適用例を示した図である。
【図４】第１の実施形態の３レベル電力変換装置の他の適用例を示した図である。
【図５】代表的な２レベル電力変換装置を示した回路図である。
【図６】インバータの一相分を取り出して示した図である。
【図７】ワイドバンドギャップ半導体の特長を説明するための回路動作を示す図である。
【図８】ダイオードに印加される電圧と電流とを模式的に示した図である。
【図９】一般的な３レベル電力変換装置によって構成されたインバータなどを示した回路図である。
【図１０】図９に示す３レベル電力変換装置の変形例を説明するための図である。
【発明を実施するための形態】
【００１０】
［２レベル電力変換装置］
３レベル電力変換装置の第１の実施形態を説明する前に、代表的な２レベル電力変換装置について説明する。
図５は代表的な２レベル電力変換装置を示した回路図である。図５に示す２レベル電力変換装置には、ダイオードによって構成され、交流から直流に電力を変換する整流回路Ｄｒｅｃが備えられている。整流回路Ｄｒｅｃの入力側には、交流電源Ｖｓが接続されている。整流回路Ｄｒｅｃの出力側には、直流電力を交流に変換するインバータＩＮＶが接続されている。インバータＩＮＶの出力側には、インバータＩＮＶによって交流電力が供給される負荷Ｍが接続されている。
図５に示す例では、インバータＩＮＶに、直流電力を蓄えるための直流中間コンデンサＣｄと、インバータＩＮＶのアームを構成する並列接続体Ｓｕ、Ｓｖ、Ｓｗ、Ｓｘ、Ｓｙ、Ｓｚと、出力電流を検出する電流検出器ＣＴｕ、ＣＴｖ、ＣＴｗと、電流検出器ＣＴｕ、ＣＴｖ、ＣＴｗの検出値にしたがって並列接続体Ｓｕ〜Ｓｚのスイッチング素子をオンオフするための制御装置ＣＴＲＬとが備えられている。その結果、インバータＩＮＶは任意の交流電力を出力する。
【００１１】
並列接続体Ｓｕ、Ｓｖ、Ｓｗ、Ｓｘ、Ｓｙ、Ｓｚを構成する素子として、従来においては、Ｓｉ（シリコン）材料を利用した半導体素子が用いられていたが、近年においては、ＳｉＣ（炭化ケイ素）、窒化ガリウム、ダイヤモンドなどの材料を利用したワイドバンドギャップ（ＷＢＧ）半導体素子が使われ始めている。
図６は図５に示すようなインバータＩＮＶの一相分を取り出して示した図である。図６（ａ）に示す例では、インバータＩＮＶの一相分の上下アームを構成する並列接続体Ｓｕ、Ｓｘのスイッチング素子とダイオードは、Ｓｉ半導体で形成されている。並列接続体Ｓｕは、スイッチング素子Ｑｕとスイッチング素子Ｑｕに逆並列に接続されたダイオードＤｕとを有する。並列接続体Ｓｘは、スイッチング素子Ｑｘとスイッチング素子Ｑｘに逆並列に接続されたダイオードＤｘとを有する。並列接続体Ｓｕと並列接続体Ｓｘとの間の部分は、交流端子ＡＣｕに接続されている。
図６（ｂ）に示す例では、スイッチング素子Ｑｕと、スイッチング素子Ｑｕに逆並列に接続されたダイオードＳＢＤｕとが、異なる半導体材料によって形成されている。スイッチング素子ＱｕがＳｉ半導体によって形成され、ダイオードＳＢＤｕがＷＢＧ半導体によって形成されている。また、スイッチング素子Ｑｘと、スイッチング素子Ｑｘに逆並列に接続されたダイオードＳＢＤｘとが、異なる半導体材料によって形成されている。スイッチング素子ＱｘがＳｉ半導体によって形成され、ダイオードＳＢＤｘがＷＢＧ半導体によって形成されている。スイッチング素子Ｑｕとスイッチング素子Ｑｘとの間の部分は、交流端子ＡＣｕに接続されている。
【００１２】
図６（ｃ）に示す例では、スイッチング素子Ｑｕと、スイッチング素子Ｑｕに逆並列に接続されたダイオードＳＢＤｕとが、同じ半導体材料によって形成されている。ダイオードＳＢＤｕがＷＢＧ半導体によって形成されると共に、スイッチング素子ＱｕもＷＢＧ半導体によって形成されている。また、スイッチング素子Ｑｘと、スイッチング素子Ｑｘに逆並列に接続されたダイオードＳＢＤｘとが、同じ半導体材料によって形成されている。ダイオードＳＢＤｘがＷＢＧ半導体によって形成されると共に、スイッチング素子ＱｘもＷＢＧ半導体によって形成されている。スイッチング素子Ｑｕとスイッチング素子Ｑｘとの間の部分は、交流端子ＡＣｕに接続されている。
ＷＢＧ半導体によって形成されたダイオードは、Ｓｉ半導体によって形成されたダイオードに比べ、次の特長を有する。
【００１３】
図７はＷＢＧ半導体の特長を説明するための回路動作を示している。
図７（ａ）に示す状態では、スイッチング素子Ｑｘがオフになっている。そのため、負荷Ｌｏａｄからスイッチング素子Ｑｘに電流は流れることができず、矢印で示すように、電流Ｉｏが、負荷ＬｏａｄからダイオードＤｕを通って流れる。
次いで、スイッチング素子Ｑｘにオン指令が与えられ、スイッチング素子Ｑｘがオン状態に遷移すると、図７（ｂ）に実線矢印で示すように、負荷Ｌｏａｄからの電流が、スイッチング素子Ｑｘに転流する。この転流動作の間、図７（ｂ）に破線矢印で示すように、逆電流がダイオードＤｕに一瞬流れる。図７（ｂ）において、ＶＣＥ（Ｕ）はダイオードＤｕに印加される逆電圧（ダイオードＤｕに逆並列に接続されたスイッチング素子Ｑｕのコレクタ−エミッタ間電圧）を示している。
【００１４】
図８はダイオードＤｕに印加される電圧ＶＣＥ（Ｕ）と電流Ｉ（Ｄｕ）とを模式的に示した図である。図８において、横軸は時間を示している。詳細には、図８（ａ）はＳｉ半導体によって形成されたダイオードに印加される電圧ＶＣＥ（Ｕ）と電流Ｉ（Ｄｕ）とを示しており、図８（ｂ）はＷＢＧ半導体によって形成されたダイオードに印加される電圧ＶＣＥ（Ｕ）と電流Ｉ（Ｄｕ）とを示している。
図８（ａ）に示すように、Ｓｉ半導体によって形成されたダイオードにおいては、逆電圧が印加されると、逆回復電流Ｉｐが流れる。一方、図８（ｂ）に示すように、ＷＢＧ半導体によって形成されたダイオードにおいては、逆電圧が印加されても、逆回復電流Ｉｐが殆ど流れず、逆回復電流が流れることによって生じていた損失が低減され、その損失に伴う発熱が低減される。そのため、ＷＢＧ半導体によって形成されたダイオードを用いることによって、冷却手段を小型化することができ、冷却手段を含む装置の全体を小型化することができる。さらに、ＷＢＧ半導体によって形成されたダイオードは、上述した損失が低減されることにより、装置の全体の高効率化に寄与することができる。
【００１５】
［３レベル電力変換装置］
図９は一般的な３レベル電力変換装置によって構成されたインバータＩＮＶなどを示した回路図である。
図９に示す例では、コンデンサＣｍ１の一方の側（図９の上側）が高電位になり、コンデンサＣｍ１の他方の側（図９の下側）およびコンデンサＣｍ２の一方の側（図９の上側）が中間電位になる。コンデンサＣｍ２の他方の側（図９の下側）が低電位になる。
また、並列接続体を構成する素子が一つの半導体材料によって形成されている。つまり、並列接続体を構成するスイッチング素子とダイオードとが、共にＳｉ半導体によって形成されている。
【００１６】
図９に示す例では、スイッチング素子と、そのスイッチング素子に逆並列に接続されたダイオードとを有する並列接続体Ｓｕ１の一方の側（図９の上側）が高電位になっている。スイッチング素子と、そのスイッチング素子に逆並列に接続されたダイオードとを有する並列接続体Ｓｕ２が、並列接続体Ｓｕ１とｕ相交流端子との間に配置されている。また、スイッチング素子と、そのスイッチング素子に逆並列に接続されたダイオードとを有する並列接続体Ｓｕ３が、ｕ相交流端子に接続されている。スイッチング素子と、そのスイッチング素子に逆並列に接続されたダイオードとを有する並列接続体Ｓｕ４の一方の側（図９の上側）が、並列接続体Ｓｕ３に接続されている。並列接続体Ｓｕ４の他方の側（図９の下側）が低電位になっている。ダイオードＤｕの一方の側（図９の上側）が、並列接続体Ｓｕ１と並列接続体Ｓｕ２との間の部分に接続されており、ダイオードＤｕの他方の側（図９の下側）が中間電位になっている。ダイオードＤｘの一方の側（図９の上側）が中間電位になっており、ダイオードＤｘの他方の側（図９の下側）が、並列接続体Ｓｕ３と並列接続体Ｓｕ４との間の部分に接続されている。
【００１７】
図９に示す例では、スイッチング素子と、そのスイッチング素子に逆並列に接続されたダイオードとを有する並列接続体Ｓｖ１の一方の側（図９の上側）が高電位になっている。スイッチング素子と、そのスイッチング素子に逆並列に接続されたダイオードとを有する並列接続体Ｓｖ２が、並列接続体Ｓｖ１とｖ相交流端子との間に配置されている。また、スイッチング素子と、そのスイッチング素子に逆並列に接続されたダイオードとを有する並列接続体Ｓｖ３が、ｖ相交流端子に接続されている。スイッチング素子と、そのスイッチング素子に逆並列に接続されたダイオードとを有する並列接続体Ｓｖ４の一方の側（図９の上側）が、並列接続体Ｓｖ３に接続されている。並列接続体Ｓｖ４の他方の側（図９の下側）が低電位になっている。ダイオードＤｖの一方の側（図９の上側）が、並列接続体Ｓｖ１と並列接続体Ｓｖ２との間の部分に接続されており、ダイオードＤｖの他方の側（図９の下側）が中間電位になっている。ダイオードＤｙの一方の側（図９の上側）が中間電位になっており、ダイオードＤｙの他方の側（図９の下側）が、並列接続体Ｓｖ３と並列接続体Ｓｖ４との間の部分に接続されている。
【００１８】
図９に示す例では、スイッチング素子と、そのスイッチング素子に逆並列に接続されたダイオードとを有する並列接続体Ｓｗ１の一方の側（図９の上側）が高電位になっている。スイッチング素子と、そのスイッチング素子に逆並列に接続されたダイオードとを有する並列接続体Ｓｗ２が、並列接続体Ｓｗ１とｗ相交流端子との間に配置されている。また、スイッチング素子と、そのスイッチング素子に逆並列に接続されたダイオードとを有する並列接続体Ｓｗ３が、ｗ相交流端子に接続されている。スイッチング素子と、そのスイッチング素子に逆並列に接続されたダイオードとを有する並列接続体Ｓｗ４の一方の側（図９の上側）が、並列接続体Ｓｗ３に接続されている。並列接続体Ｓｗ４の他方の側（図９の下側）が低電位になっている。ダイオードＤｗの一方の側（図９の上側）が、並列接続体Ｓｗ１と並列接続体Ｓｗ２との間の部分に接続されており、ダイオードＤｗの他方の側（図９の下側）が中間電位になっている。ダイオードＤｚの一方の側（図９の上側）が中間電位になっており、ダイオードＤｚの他方の側（図９の下側）が、並列接続体Ｓｗ３と並列接続体Ｓｗ４との間の部分に接続されている。
図９に示すインバータＩＮＶは各相に３つの電位を出力することができる。
【００１９】
図１０は図９に示す３レベル電力変換装置の変形例を説明するための図である。
図１０（ａ）に示す例では、並列接続体Ｓｕ１を構成するスイッチング素子とダイオードとが、異なる半導体材料によって形成されている。詳細には、並列接続体Ｓｕ１のスイッチング素子がＳｉ半導体によって形成され、並列接続体Ｓｕ１のダイオードがＳｉＣなどのＷＢＧ半導体によって形成されている。同様に、並列接続体Ｓｕ２のスイッチング素子がＳｉ半導体によって形成され、並列接続体Ｓｕ２のダイオードがＳｉＣなどのＷＢＧ半導体によって形成されている。並列接続体Ｓｕ３のスイッチング素子がＳｉ半導体によって形成され、並列接続体Ｓｕ３のダイオードがＳｉＣなどのＷＢＧ半導体によって形成されている。並列接続体Ｓｕ４のスイッチング素子がＳｉ半導体によって形成され、並列接続体Ｓｕ４のダイオードがＳｉＣなどのＷＢＧ半導体によって形成されている。
【００２０】
図１０（ｂ）に示す例では、スイッチング素子とダイオードとを有する並列接続体が一つの半導体材料によって形成されている。詳細には、並列接続体Ｓｕ１を構成するスイッチング素子とダイオードがＷＢＧ半導体によって形成されている。同様に、並列接続体Ｓｕ２を構成するスイッチング素子とダイオードが、ＷＢＧ半導体によって形成されている。並列接続体Ｓｕ３を構成するスイッチング素子とダイオードが、ＷＢＧ半導体によって形成されている。並列接続体Ｓｕ４を構成するスイッチング素子とダイオードが、ＷＢＧ半導体によって形成されている。
また、図１０（ｂ）に示す例では、一方の側（図１０（ｂ）の上側）が並列接続体Ｓｕ１と並列接続体Ｓｕ２との間の部分に接続されており、他方の側（図１０（ｂ）の下側）が中間電位になっているダイオードＤｕが、ＷＢＧ半導体によって形成されている。同様に、一方の側（図１０（ｂ）の上側）が中間電位になっており、他方の側（図１０（ｂ）の下側）が並列接続体Ｓｕ３と並列接続体Ｓｕ４との間の部分に接続されているダイオードＤｘが、ＷＢＧ半導体によって形成されている。
【００２１】
［第１の実施形態］
以下、図を参照して３レベル電力変換装置の第１の実施形態について説明する。
図１は第１の実施形態の３レベル電力変換装置を示した回路図である。
図１に示す例では、コンデンサＣｍ１の一方の側（図１の上側）が高電位になり、コンデンサＣｍ１の他方の側（図１の下側）およびコンデンサＣｍ２の一方の側（図１の上側）が中間電位になる。コンデンサＣｍ２の他方の側（図１の下側）が低電位になる。
また、並列接続体を構成する素子が一つの半導体材料によって形成されている。つまり、並列接続体を構成するスイッチング素子とダイオードとが、共にＷＢＧ半導体によって形成されている。
【００２２】
図１に示す例では、スイッチング素子と、そのスイッチング素子に逆並列に接続されたダイオードとを有する並列接続体Ｓｕ１が、高電位端子（図示せず）に接続されている。つまり、並列接続体Ｓｕ１の一方の側（図１の上側）が高電位になっている。
並列接続体Ｓｕ２は並列接続体Ｓｕ１と交流端子との間に配置されている。並列接続体Ｓｕ２は、並列接続体Ｓｕ１と同一仕様で製作されている。つまり、並列接続体Ｓｕ２は、並列接続体Ｓｕ１と同様に、スイッチング素子と、そのスイッチング素子に逆並列に接続されたダイオードとを有する。
【００２３】
図１に示す例では、並列接続体Ｓｕ３が交流端子に接続されている。並列接続体Ｓｕ３は、並列接続体Ｓｕ１と同一仕様で製作されている。つまり、並列接続体Ｓｕ３は、並列接続体Ｓｕ１と同様に、スイッチング素子と、そのスイッチング素子に逆並列に接続されたダイオードとを有する。
並列接続体Ｓｕ４は、並列接続体Ｓｕ３と、高電位端子よりも低い電位を与える低電位端子（図示せず）との間に配置されている。すなわち、並列接続体Ｓｕ４の一方の側（図１の上側）が並列接続体Ｓｕ３に接続され、並列接続体Ｓｕ４の他方の側（図１の下側）が低電位になっている。並列接続体Ｓｕ４は、並列接続体Ｓｕ１と同一仕様で製作されている。つまり、並列接続体Ｓｕ４は、並列接続体Ｓｕ１と同様に、スイッチング素子と、そのスイッチング素子に逆並列に接続されたダイオードとを有する。
【００２４】
図１に示す例では、ダイオードＤｕが、並列接続体Ｓｕ１と並列接続体Ｓｕ２との間の部分Ａ１２と、高電位と低電位との中間の電位である中間電位を与える中間電位端子（図示せず）との間に配置されている。すなわち、ダイオードＤｕの一方の側（図１の上側）が部分Ａ１２に接続され、ダイオードＤｕの他方の側（図１の下側）が中間電位になっている。
図１に示す例では、ダイオードＤｕがＷＢＧ半導体によって形成されているが、これに限られない。ダイオードＤｕをＳｉ半導体によって形成することもできる。
【００２５】
図１に示す例では、ダイオードＤｘが、並列接続体Ｓｕ３と並列接続体Ｓｕ４との間の部分Ａ３４と、中間電位端子との間に配置されている。すなわち、ダイオードＤｘの一方の側（図１の上側）が中間電位になっており、ダイオードＤｘの他方の側（図１の下側）が部分Ａ３４に接続されている。
図１に示す例では、ダイオードＤｘがＷＢＧ半導体によって形成されているが、これに限られない。ダイオードＤｘをＳｉ半導体によって形成することもできる。
【００２６】
図１に示す例では、ダイオードＤｕ２が、並列接続体Ｓｕ２のダイオードに並列に接続されている。さらに、ダイオードＤｕ２の順電圧降下が、並列接続体Ｓｕ２のダイオードの順電圧降下よりも小さくなるように、例えば、ダイオードＤｕ２がＳｉ半導体によって形成されている。
また、ダイオードＤｘ２が、並列接続体Ｓｕ３のダイオードに並列に接続されている。さらに、ダイオードＤｘ２の順電圧降下が、並列接続体Ｓｕ３のダイオードの順電圧降下よりも小さくなるように、例えば、ダイオードＤｘ２がＳｉ半導体によって形成されている。
【００２７】
図２は並列接続体Ｓｕ２のダイオードの順電圧降下およびＳｉ半導体によって形成されたダイオードＤｕ２の順電圧降下を示した図である。
詳細には、図２（ａ）の横軸は並列接続体Ｓｕ２のダイオードの順電圧降下を示しており、図２（ａ）の縦軸は並列接続体Ｓｕ２のダイオードの順方向電流を示している。図２（ａ）において、実線は低温時における並列接続体Ｓｕ２のダイオードの順電圧降下と順方向電流との関係を示しており、破線は高温時における並列接続体Ｓｕ２のダイオードの順電圧降下と順方向電流との関係を示している。
図２（ｂ）の横軸はＳｉ半導体によって形成されたダイオードＤｕ２の順電圧降下を示しており、図２（ｂ）の縦軸はＳｉ半導体によって形成されたダイオードＤｕ２の順方向電流を示している。図２（ｂ）において、実線は低温時におけるＳｉ半導体によって形成されたダイオードＤｕ２の順電圧降下と順方向電流との関係を示しており、破線は高温時におけるＳｉ半導体によって形成されたダイオードＤｕ２の順電圧降下と順方向電流との関係を示している。
【００２８】
図２（ａ）に示す例では、温度がＴ１［℃］の低温時であって、並列接続体Ｓｕ２のダイオードの順方向電流が値Ｉ１の時に、並列接続体Ｓｕ２のダイオードの順電圧降下が値Ｖ１になる。温度がＴ２（＞Ｔ１）［℃］の高温時であって、並列接続体Ｓｕ２のダイオードの順方向電流が値Ｉ１の時に、並列接続体Ｓｕ２のダイオードの順電圧降下が値Ｖ２（＞Ｖ１）になる。
図２（ｂ）に示す例では、温度がＴ１［℃］の低温時であって、Ｓｉ半導体によって形成されたダイオードＤｕ２の順方向電流が値Ｉ１の時に、Ｓｉ半導体によって形成されたダイオードＤｕ２の順電圧降下が値Ｖ３（＜Ｖ１）になる。温度がＴ２［℃］の高温時であって、Ｓｉ半導体によって形成されたダイオードＤｕ２の順方向電流が値Ｉ１の時に、Ｓｉ半導体によって形成されたダイオードＤｕ２の順電圧降下が値Ｖ４（＜Ｖ２）になる。
【００２９】
すなわち、第１の実施形態の３レベル電力変換装置では、図１および図２に示すように、並列接続体Ｓｕ２のダイオードの順電圧降下の値（低温時に値Ｖ１、高温時に値Ｖ２）よりも小さい順電圧降下の値（低温時に値Ｖ３、高温時に値Ｖ４）を有する例えばＳｉ半導体によって形成されたダイオードＤｕ２が、並列接続体Ｓｕ２のダイオードに並列に接続されている。
そのため、第１の実施形態の３レベル電力変換装置では、ダイオードＤｕ２が並列接続体Ｓｕ２のダイオードに並列に接続されていない場合よりも、並列接続体Ｓｕ２のダイオードに順方向電流が流れる時の損失を低減することができる。
また、第１の実施形態の３レベル電力変換装置では、図１に示すように、並列接続体Ｓｕ３のダイオードの順電圧降下の値よりも小さい順電圧降下の値を有する例えばＳｉ半導体によって形成されたダイオードＤｘ２が、並列接続体Ｓｕ３のダイオードに並列に接続されている。
そのため、第１の実施形態の３レベル電力変換装置では、ダイオードＤｘ２が並列接続体Ｓｕ３のダイオードに並列に接続されていない場合よりも、並列接続体Ｓｕ３のダイオードに順方向電流が流れる時の損失を低減することができる。
その結果、第１の実施形態の３レベル電力変換装置を冷却する冷却手段を小型化することができ、冷却手段を含む装置の全体を小型化することができる。
【００３０】
さらに、第１の実施形態の３レベル電力変換装置では、図１に示すように、並列接続体Ｓｕ１と、並列接続体Ｓｕ２と、並列接続体Ｓｕ３と、並列接続体Ｓｕ４とが、同一仕様で製作されている。
そのため、第１の実施形態の３レベル電力変換装置では、並列接続体Ｓｕ１、Ｓｕ２、Ｓｕ３、Ｓｕ４が異なる仕様で製作されている場合とは異なり、並列接続体Ｓｕ１、Ｓｕ２、Ｓｕ３、Ｓｕ４を共通部品として用いることができ、３レベル電力変換装置の全体のコストダウン効果を向上させることができる。
なお、並列接続体を構成するスイッチング素子がＳｉ半導体によって形成され、並列接続体を構成するダイオードがＷＢＧ半導体によって形成されていてもよい。このような構成の並列接続体を用いて３レベル電力変換装置を構成すれば、よりコストダウン効果を向上させることができる。
【００３１】
図１に示す３レベル電力変換装置では、特許文献１に記載された電力変換回路と同様に、３レベル電力変換装置の通常運転時に、並列接続体Ｓｕ２、Ｓｕ３は逆回復動作せず、並列接続体Ｓｕ２のダイオードに並列に接続されているダイオードＤｕ２および並列接続体Ｓｕ３のダイオードに並列に接続されているダイオードＤｘ２も逆回復動作しない。
ダイオードＤｕ２、Ｄｘ２を接続しても主回路の配線インダクタンスは大きくならないため、並列接続体Ｓｕ２、Ｓｕ３のスイッチング素子のスイッチング動作に伴うサージ電圧に大きく影響しない。従って、ダイオードＤｕ２、Ｄｘ２を並列接続体Ｓｕ２、Ｓｕ３のスイッチング素子の直近に配置する必要はない。
【００３２】
［第１の実施形態の適用例］
図３（ａ）は第１の実施形態の３レベル電力変換装置の第１適用例を示しており、図３（ｂ）は第１の実施形態の３レベル電力変換装置の第２適用例を示している。
図３（ａ）に示す例では、並列接続体Ｓｕ１、Ｓｕ２が２ｉｎ１パッケージＰＭ１に含まれており、並列接続体Ｓｕ３、Ｓｕ４が２ｉｎ１パッケージＰＭ２に含まれている。２ｉｎ１パッケージＰＭ１と２ｉｎ１パッケージＰＭ２とは共通部品化されている。また、ダイオードＤｕ、Ｄｘが２ｉｎ１パッケージＰＭ３に含まれており、ダイオードＤｕ２、Ｄｘ２が２ｉｎ１パッケージＰＭ４に含まれている。その結果、３レベル電力変換装置の全体が小型化されている。
図３（ｂ）に示す例では、並列接続体Ｓｕ１とダイオードＤｕとが２ｉｎ１パッケージＰＭ１１に含まれており、並列接続体Ｓｕ４とダイオードＤｘとが２ｉｎ１パッケージＰＭ３１に含まれている。並列接続体Ｓｕ２、Ｓｕ３が２ｉｎ１パッケージＰＭ２１に含まれており、ダイオードＤｕ２、Ｄｘ２が２ｉｎ１パッケージＰＭ４１に含まれている。その結果、３レベル電力変換装置の全体が小型化されている。
図３（ａ）に示す例および図３（ｂ）に示す例のいずれにおいても、３レベル電力変換装置と交流端子ＡＣｕとの間に２ｉｎ１パッケージＰＭ４あるいは２ｉｎ１パッケージＰＭ４１を配置するだけでよい。これにより、コンデンサＣｍ１、Ｃｍ２を含んだ一巡の配線インダクタンスに影響を与えることなく、ダイオードＤｕ２、Ｄｘ２を追加することができる。
【００３３】
図１および図２に示すように、第１の実施形態の３レベル電力変換装置では、従来から使用されているＳｉ半導体の回路構成を踏襲しつつ、装置の全体を簡単に小型化することができる。また、同一仕様の並列接続体Ｓｕ１、Ｓｕ２、Ｓｕ３、Ｓｕ４を用いることによって量産効果を向上させることができ、コストダウンに寄与することができる。具体的には、並列接続体Ｓｕ１、Ｓｕ２、Ｓｕ３、Ｓｕ４を用いること、および、Ｓｉ半導体のダイオードの特長を活かす部位にダイオードＤｕ２、Ｄｘ２を搭載することによって、装置の全体を小型化しつつ、コストダウン効果を向上させることができる。
【００３４】
図４は第１の実施形態の３レベル電力変換装置の第３適用例を示している。
図４に示す例では、第１の実施形態の３レベル電力変換装置が整流器ＲＥＣに適用されている。図４中の並列接続体Ｓｒ１、Ｓｒ２、Ｓｒ３、Ｓｒ４が、図１中の並列接続体Ｓｕ１、Ｓｕ２、Ｓｕ３、Ｓｕ４に対応している。図４中のダイオードＤｒ１、Ｄｒ２が、図１中のダイオードＤｕ、Ｄｘに対応している。図４中のダイオードＤｒ１１、Ｄｒ２１が、図１中のダイオードＤｕ２、Ｄｘ２に対応している。図１に示す第１の実施形態の３レベル電力変換装置のうちのコンデンサＣｍ１、Ｃｍ２を除く部分が、図４に示す整流器ＲＥＣのｒ相上下アームを構成している。図４に示す整流器ＲＥＣのｓ相上下アームおよびｔ相上下アームは、ｒ相上下アームと同様に、図１に示す第１の実施形態の３レベル電力変換装置のうちのコンデンサＣｍ１、Ｃｍ２を除く部分によって構成することができる。
図４に示す例では、交流電源Ｖｓが、整流器ＲＥＣを構成するｒ相上下アームの交流端子と、ｓ相上下アームの交流端子と、ｔ相上下アームの交流端子とに接続されている。ｒ相上下アーム、ｓ相上下アームおよびｔ相上下アームの高電位端子と低電位端子とがインバータＩＮＶに接続されている。
【００３５】
図４に示す例では、整流器ＲＥＣによって、交流電源Ｖｓの交流電力が直流電力に変換される。直流電力は、整流器ＲＥＣの直流中間コンデンサＣｍ１、Ｃｍ２に蓄えられて、インバータＩＮＶに供給される。インバータＩＮＶは負荷Ｍに接続されている。
交流電源Ｖｓは商用電源であって、周波数は安定している。このため、整流器ＲＥＣはユニポーラ変調で制御されることが多い。また、整流器ＲＥＣを高力率で動作させることが整流器ＲＥＣの小型化に寄与するため、整流器ＲＥＣを高力率で動作させる場合が多い。
そのため、図４に示す例では、整流器ＲＥＣが、ユニポーラ変調で制御され、高力率で動作させられる。
【００３６】
交流電源Ｖｓから負荷Ｍに電力が供給される場合には、整流器ＲＥＣを構成する３レベル電力変換装置の構成上、外側の並列接続体（図４中の並列接続体Ｓｒ１、Ｓｒ４、Ｓｓ１、Ｓｓ４、Ｓｔ１、Ｓｔ４に相当する）に比べ、内側の２つの並列接続体（図４中の並列接続体Ｓｒ２、Ｓｒ３、Ｓｓ２、Ｓｓ３、Ｓｔ２、Ｓｔ３に相当する）の損失が大きくなる。
図４に示す例では、Ｓｉ半導体によって形成されているダイオードＤｒ１１、Ｄｒ２１、Ｄｓ１１、Ｄｓ２１、Ｄｔ１１、Ｄｔ２１を付加することによって、損失を低減することができ、結果として、整流器ＲＥＣの全体を小型化することができる。特に、負荷Ｍへの供給時間が長いほど、その効果は大きい。したがって、図４に示す例のように、整流器ＲＥＣとインバータＩＮＶとで全体が構成されている場合には、高力率で交流電力から直流電力に変換する時間の長い整流器ＲＥＣに、ＷＢＧ半導体以外の半導体で形成されたダイオードＤｒ１１、Ｄｒ２１、Ｄｓ１１、Ｄｓ２１、Ｄｔ１１、Ｄｔ２１を付加するだけで装置の小型化・高効率化が見込める。
【００３７】
以上、本発明の実施形態及びその変形を説明したが、これらの実施形態及びその変形は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態及びその変形は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態及びその変形は、発明の範囲や要旨に含まれると同時に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。また、上述した各実施形態及びその変形は、互いに適宜組み合わせることができる。
【符号の説明】
【００３８】
Ａ１２、Ａ３４  部分
Ｃｍ１、Ｃｍ２  コンデンサ
Ｄｕ、Ｄｘ、Ｄｕ２、Ｄｘ２  ダイオード
Ｓｕ１、Ｓｕ２、Ｓｕ３、Ｓｕ４  並列接続体
ＩＮＶ  インバータ
Ｉ１、Ｖ１、Ｖ２、Ｖ３、Ｖ４  値
ＡＣｕ  交流端子
ＰＭ１、ＰＭ２、ＰＭ３、ＰＭ４  ２ｉｎ１パッケージ
ＰＭ１１、ＰＭ２１、ＰＭ３１、ＰＭ４１  ２ｉｎ１パッケージ
ＣＴｕ、ＣＴｖ、ＣＴｗ  電流検出器
Ｄｒ１、Ｄｒ２、Ｄｒ１１、Ｄｒ２１  ダイオード
Ｄｓ１、Ｄｓ２、Ｄｓ１１、Ｄｓ２１  ダイオード
Ｄｔ１、Ｄｔ２、Ｄｔ１１、Ｄｔ２１  ダイオード
Ｓｒ１、Ｓｒ２、Ｓｒ３、Ｓｒ４  並列接続体
Ｓｓ１、Ｓｓ２、Ｓｓ３、Ｓｓ４  並列接続体
Ｓｔ１、Ｓｔ２、Ｓｔ３、Ｓｔ４  並列接続体
Ｖｓ  交流電源
ＲＥＣ  整流器
Ｍ  負荷
ＣＴＲＬ  制御装置
Ｃｄ  コンデンサ
Ｓｕ、Ｓｖ、Ｓｗ、Ｓｘ、Ｓｙ、Ｓｚ  並列接続体
Ｄｒｅｃ  整流回路
Ｑｕ、Ｑｘ  スイッチング素子
Ｄｕ、Ｄｘ  ダイオード
Ｑｕ、Ｑｘ  スイッチング素子
ＳＢＤｕ、ＳＢＤｘ  ダイオード
Ｌｏａｄ  負荷
Ｓｖ１、Ｓｖ２、Ｓｖ３、Ｓｖ４、Ｓｗ１、Ｓｗ２、Ｓｗ３、Ｓｗ４  並列接続体
Ｄｖ、Ｄｗ、Ｄｙ、Ｄｚ  ダイオード
【図１】
2018068083.tif 000003
【図２】
2018068083.tif 000004
【図３】
2018068083.tif 000005
【図４】
2018068083.tif 000006
【図５】
2018068083.tif 000007
【図６】
2018068083.tif 000008
【図７】
2018068083.tif 000009
【図８】
2018068083.tif 000010
【図９】
2018068083.tif 000011
【図１０】
2018068083.tif 000012