(57)【要約】【課題】バランスの良い差動信号を出力できるようにした周波数逓倍器を提供する。【解決手段】差動対Ｄ１／Ｄ２は、差動信号を入力し当該差動信号を歪ませて差動信号の周波数ｆ０を逓倍した逓倍周波数２・ｎ・ｆ０を含む周波数の信号を差動出力する。一対の移相器ＰＣ１／ＰＣ２は、差動信号の周波数ｆ０にて位相が互いに直交するように正相／直交出力する。カスコード対Ｃａ１は移相器ＰＣ１の正相出力を入力し差動出力ノードＮ１ａにて合成し、カスコード対Ｃａ２は移相器ＰＣ２の直交出力を入力し差動出力ノードＮ２ａにて合成する。すると一対の差動出力ノードＮ１ａ、Ｎ２ａから差動信号の逓倍周波数２・ｎ・ｆ０の信号を出力できる。【選択図】図１
2018067878.tif 000002
【特許請求の範囲】
【請求項１】
一対のトランジスタ（Ｍ１／Ｍ２、Ｍ５／Ｍ６；Ｍ４０１／Ｍ４０２）を備えて構成され、差動信号を入力し当該差動信号を歪ませて前記差動信号の周波数を逓倍した逓倍周波数を含む周波数の信号を差動出力する差動対（Ｄ１／Ｄ２；Ｄ４０１）と、
一対の通電経路（Ｒ１ａ／Ｒ１ｂ、Ｒ２ａ／Ｒ２ｂ）を備えて構成され前記差動対の差動出力を前記一対の通電経路を通じて移相する移相器（ＰＣ１、ＰＣ２；ＰＣ１０１、ＰＣ１０２；ＰＣ２０１、ＰＣ２０２；ＰＣ３０１、ＰＣ３０２）を一対構成したものであり、前記差動信号の周波数にて位相が互いに直交するように正相／直交出力する一対の移相器（ＰＣ１／ＰＣ２；ＰＣ１０１／ＰＣ１０２；ＰＣ２０１／ＰＣ２０２；ＰＣ３０１／ＰＣ３０２）と、
前記一対の移相器と一対のカスコード出力端としての一対の差動出力ノード（Ｎ１ａ／Ｎ２ａ）との間にそれぞれ構成された一対のカスコード対（Ｃａ１／Ｃａ２）と、
を備え、
前記一対の一方のカスコード対（Ｃａ１）は前記一対の一方の移相器（ＰＣ１）の正相出力を入力し前記一対の一方の差動出力ノード（Ｎ１ａ）にて合成するように構成され、前記一対の他方のカスコード対（Ｃａ２）は前記一対の他方の移相器（ＰＣ２）の直交出力を入力し前記一対の他方の差動出力ノード（Ｎ２ａ）にて合成するように構成され、
前記一対の差動出力ノードから前記差動信号の逓倍周波数の信号を出力する周波数逓倍器。
【請求項２】
請求項１記載の周波数逓倍器であって、
前記差動対の一対のトランジスタから接地端子に定電流を引く電流源（Ｉｄ１、Ｉｄ２）と、
前記電流源と並列接続される接地容量（Ｃ１、Ｃ２）と、
を備える周波数逓倍器。
【請求項３】
請求項１または２記載の周波数逓倍器であって、
前記一対の差動出力ノードの間に構成され、前記逓倍周波数において１８０°の位相差特性となる伝送線路（ＴＬ１）をさらに備える周波数逓倍器。
【請求項４】
請求項１または２記載の周波数逓倍器であって、
前記一対の差動出力ノードの間に構成され、前記逓倍周波数に応じた周波数を共振周波数とするＬＣ並列共振回路（ＬＣ５０１）をさらに備える周波数逓倍器。
【請求項５】
請求項１から４の何れか一項に記載の周波数逓倍器であって、
前記一対の移相器（ＰＣ３０１／ＰＣ３０２）のうちの一方または双方は、インダクタ（Ｌ１ａ、Ｌ１ｂ、Ｌ２ａ、Ｌ２ｂ、Ｌ３ａ、Ｌ３ｂ）とキャパシタ（Ｃ５ａ、Ｃ５ｂ、Ｃ６ａ、Ｃ６ｂ、Ｃ７ａ、Ｃ７ｂ）とを組み合わせたＬＣ回路（ＬＰＦ１ａ、ＬＰＦ１ｂ、ＨＰＦ２ａ、ＨＰＦ２ｂ）の遅相特性又は進相特性を用いて構成されている周波数逓倍器。
【請求項６】
請求項１から５の何れか一項に記載の周波数逓倍器であって、
前記一対の移相器（ＰＣ１０１／ＰＣ１０２；ＰＣ２０１／ＰＣ２０２）のうち一方または双方は、伝送線路（ＴＬ２Ｐ／ＴＬ２Ｎ；ＴＬ３Ｐ／ＴＬ３Ｎ、ＴＬ２Ｐ／ＴＬ２Ｎ）により構成されている周波数逓倍器。
【請求項７】
請求項１から６の何れか一項に記載の周波数逓倍器であって、
前記差動対（Ｄ４０１）は、一つの差動対により構成されている周波数逓倍器。
【請求項８】
請求項１から６の何れか一項に記載の周波数逓倍器であって、
前記差動対（Ｄ１／Ｄ２）は、前記一対の移相器に対応して一対構成されている周波数逓倍器。
【請求項９】
請求項１から８の何れか一項に記載の周波数逓倍器であって、
前記一対の移相器（ＰＣ１０１／ＰＣ１０２）は、前記差動信号の周波数においてそれぞれ０°及び９０°移相するように構成されている周波数逓倍器。
【請求項１０】
請求項１から８の何れか一項に記載の周波数逓倍器であって、
前記一対の移相器（ＰＣ２０１／ＰＣ２０２）は、前記差動信号の周波数においてそれぞれ所定位相θ及び当該所定位相θ＋１８０°、但しθ＞０°、だけ移相するように構成されている周波数逓倍器。
【請求項１１】
請求項１から１０の何れか一項に記載の周波数逓倍器であって、
前記一対の差動出力ノードから後段回路にインピーダンスマッチングする整合回路（ＭＣ）をさらに備える周波数逓倍器。
【請求項１２】
請求項１から１１の何れか一項に記載の周波数逓倍器であって、
前記差動対を構成する一対のトランジスタは、ＭＯＳトランジスタ（Ｍ１／Ｍ２、Ｍ５／Ｍ６；Ｍ４０１／Ｍ４０２）により構成される周波数逓倍器。
【請求項１３】
請求項１から１２の何れか一項に記載の周波数逓倍器であって、
前記一対の差動出力ノードから前記差動信号の２・ｎ逓倍周波数、但しｎ≧１、の信号を出力する周波数逓倍器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数逓倍器に関する。
【背景技術】
【０００２】
近年、衝突防止や自動運転などの各種運転支援技術が多く提案されており、レーダ技術を使用して自装置から物標までの距離を測定する技術が注目されている。例えば出願人は、自装置から物標までの距離を測定する装置として自動車用のミリ波帯レーダ装置を提案している。このレーダ装置の内部には各種電子部品が組み込まれるが、その電子部品の中には周波数逓倍器が用いられる。
【０００３】
従来、この種の周波数逓倍器には、比較的簡単な構成のプッシュプッシュ型のものが用いられてきている（例えば、特許文献１参照）。特許文献１記載の技術によれば、逓倍器コアが、入力信号の偶数倍の周波数を有する周波数成分を含む信号を単相で出力し、差動アンプがこの単相の出力を差動増幅して出力する。
【０００４】
しかしながら、この特許文献１の構成では、差動アンプを構成する一対の入力ＭＯＳトランジスタのうち一方のＭＯＳトランジスタのゲート端子が交流的に接地されており、この結果、差動信号を出力したとしても実質的にシングルエンド出力となってしまう。
【０００５】
発明者らは、このシングルエンド出力から差動出力を得るために、出力側にトランスを利用しても良いと考えているが、トランスを使用するとバランスがずれることが多く、高周波数帯（例えばミリ波帯）でバランスの良いトランスを製作することは、部品間に寄生容量を生じることから難しい。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１９６９６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、バランスの良い差動信号を出力できるようにした周波数逓倍器を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１記載の発明によれば、一対の差動対が差動信号を入力し当該差動信号を歪ませて逓倍周波数を含む周波数の信号を差動出力するようにしているため、逓倍周波数の信号成分を当該一対の差動対による差動出力に含ませることができる。また、移相器が差動対の差動出力を差動信号の周波数にて位相が互いに直交するように正相／直交出力するようにしており、この正相／直交出力がそれぞれ一対のカスコード対を通じて一対の差動出力ノードにてそれぞれ合成するように構成されている。このため、それぞれ差動信号の基本の周波数成分を概ね相殺でき、逓倍周波数の信号を一対の差動出力ノードにて合成、重畳出力できる。これによりバランスの良い差動信号を出力できる。また、カスコード対が設けられているため、入出力端子間に高いアイソレーション特性を得ることができる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態における周波数逓倍器の電気的構成図
【図２】第１実施形態における移相器の具体例を示す電気的構成図
【図３】第１実施形態における周波数逓倍器のシミュレーション結果の説明図
【図４】第２実施形態における周波数逓倍器の電気的構成図
【図５】第３実施形態における周波数逓倍器の電気的構成図
【図６】第４実施形態における移相器の具体例を示す電気的構成図（その１）
【図７】第４実施形態における移相器の具体例を示す電気的構成図（その２）
【図８】第４実施形態における移相器のゲイン−周波数特性図
【図９】第４実施形態における移相器の位相−周波数特性図
【図１０】第４実施形態における周波数逓倍器のシミュレーション結果の説明図
【図１１】第５実施形態における周波数逓倍器の電気的構成図
【図１２】第５実施形態における周波数逓倍器のシミュレーション結果の説明図
【図１３】第６実施形態において、一対の差動出力ノードの間に構成されるＬＣ並列共振回路の電気的構成図
【発明を実施するための形態】
【００１０】
以下、周波数逓倍器の幾つかの実施形態について図面を参照しながら説明する。以下に説明する各実施形態において、同一又は類似の動作を行う構成については、同一又は類似の符号を付して必要に応じて説明を省略する。なお、下記の実施形態において同一又は類似する構成には、符号先頭数文字のアルファベット及びその後に付した十の位と一の位とに同一符号を付して説明を行っている。
【００１１】
（第１実施形態）
図１から図３は第１実施形態の説明図を示している。図１は周波数逓倍器１の構成例を示している。この図１に示すように、周波数逓倍器１は、一対の差動対Ｄ１／Ｄ２と、一対の移相器ＰＣ１／ＰＣ２と、一対の電流源Ｉｄ１／Ｉｄ２と、一対のカスコード対Ｃａ１／Ｃａ２と、接地容量Ｃ１／Ｃ２と、伝送線路ＴＬ１と、整合回路ＭＣと、を備える。
【００１２】
一方の差動対Ｄ１はトランジスタＭ１及びＭ２を備え、他方の差動対Ｄ２はトランジスタＭ５及びＭ６を備える。差動対Ｄ１、Ｄ２は、一対のカスコード対Ｃａ１／Ｃａ２及び一対の移相器ＰＣ１／ＰＣ２に対応して一対構成されている。一方のカスコード対Ｃａ１はトランジスタＭ３及びＭ４を備え、他方のカスコード対Ｃａ２はトランジスタＭ７及びＭ８を備える。
【００１３】
トランジスタＭ１〜Ｍ８は、互いに同種のトランジスタにより構成され、例えばｎチャネル型のＭＯＳトランジスタにより構成されているが、バイポーラトランジスタを用いて構成しても良い。以下では、トランジスタＭ１〜Ｍ８をｎチャネル型のＭＯＳトランジスタにより構成した形態を示し、それぞれｎＭＯＳトランジスタＭ１〜Ｍ８と表記して結線の説明を行う。
【００１４】
ｎＭＯＳトランジスタＭ１及びＭ５のゲートは互いに共通接続され、ｎＭＯＳトランジスタＭ２及びＭ６のゲートもまた互いに共通接続されている。図示しないバイアス回路が設けられており、ｎＭＯＳトランジスタＭ１、Ｍ２、Ｍ５、Ｍ６のそれぞれのゲートとソースとの間が閾値電圧近くに予めバイアスされているか、ドレイン電流が比較的低電流になるようにバイアスされる。言い換えると、ｎＭＯＳトランジスタＭ１、Ｍ２、Ｍ５、Ｍ６は、例えばＡ級、ＡＢ級、Ｂ級又はＣ級動作するようにバイアスされている。各ｎＭＯＳトランジスタＭ１、Ｍ２、Ｍ５、Ｍ６は、各ドレイン電圧の差動出力を非線形的に歪ませることができれば、どのようにバイアスされていても良い。
【００１５】
ｎＭＯＳトランジスタＭ１及びＭ５のゲートには、正相入力端子ＩＮＰから差動信号の正相電圧ＶＩＮＰが与えられる。他方、ｎＭＯＳトランジスタＭ２及びＭ６のゲートには、逆相入力端子ＩＮＮから差動信号の逆相入力電圧ＶＩＮＮが与えられる。これらの正相入力電圧ＶＩＮＰ及び逆相入力電圧ＶＩＮＮによる差動信号は、その入力周波数が数十［ＧＨｚ］（例えば４０［ＧＨｚ］）に設定されている。
【００１６】
ｎＭＯＳトランジスタＭ１及びＭ２のソースは、ノードＮ１にて共通接続されており、この共通接続ノードＮ１とグランドとの間には接地容量Ｃ１と電流源Ｉｄ１とが並列接続されている。接地容量Ｃ１は、ｎＭＯＳトランジスタＭ１及びＭ２の共通接続ソースを交流的に接地するために設けられている。また電流源Ｉｄ１はｎＭＯＳトランジスタＭ１及びＭ２の電流バイアスを調整するように設けられている。
【００１７】
他方、ｎＭＯＳトランジスタＭ５及びＭ６のソースもまたノードＮ２において共通接続されており、この共通接続ノードＮ２とグランドとの間には接地容量Ｃ２と電流源Ｉｄ２とが並列接続されている。接地容量Ｃ２はｎＭＯＳトランジスタＭ５及びＭ６の共通接続ソースを交流的に接地するために設けられている。また電流源Ｉｄ１は、ｎＭＯＳトランジスタＭ１及びＭ２の電流バイアスを調整するように設けられている。
【００１８】
ｎＭＯＳトランジスタＭ１及びＭ２のドレインは第１移相器ＰＣ１に接続されている。この第１移相器ＰＣ１は、一対の通電経路Ｒ１ａ、Ｒ１ｂに沿って構成され、例えば互いに同一位相を移相させる伝送線路を用いて構成される。他方、ｎＭＯＳトランジスタＭ５及びＭ６のドレインは第２移相器ＰＣ２に接続されている。この第２移相器ＰＣ２は、一対の通電経路Ｒ２ａ、Ｒ２ｂに沿って構成され例えば互いに同一位相を移相させる伝送線路を用いて構成される。
【００１９】
設計者が、この周波数逓倍器１を設計するときには、各ｎＭＯＳトランジスタ（例えばＭ１〜Ｍ８）のサイズを縦横１［μｍ］〜数十［μｍ］程度に設定しながら、数百［μｍ］〜数［ｍｍ］（例えば、９００［μｍ］）程度の平面寸法により伝送線路を設計することになる。このため、この種の伝送線路を構成するときに回路構成の縮小化の観点で考慮すれば、折り返し屈曲した線路パターンを用いることが望ましい。
【００２０】
したがって、第１、第２移相器ＰＣ１、ＰＣ２について、伝送線路を用いて構成するときには、マイクロストリップライン（Microstrip Line）、コプレーナ線路（CoPlanar Waveguide:CPW）、グランド付きコプレーナ線路(Grand CoPlanar Waveguide:GCPW）などの各種線路パターンを折り返すことで構成すると良い。また、スローウェーブ伝送線路（Slow-wave transmission line:SWTL）を用いて構成しても良い。
【００２１】
このスローウェーブ伝送線路は、例えば信号線及びグランド線に対して垂直なフローティングストリップラインを設けてダミーグランドとして用い、このダミーグランドに信号線を近づける構成となっている。これにより、実効的なインダクタンス成分を増加させることができ、同一長さ、同一容積であれば、フローティングストリップラインを設けていない通常の伝送線路（例えばコプレーナ線路）に比較して位相遅れを大きくできる。
【００２２】
半導体チップ内に伝送線路を構成するときには、スローウェーブ伝送線路を用いて構成すれば、物理的な線路長を短縮して構成でき、必要な回路面積をより小さくできる。後述実施形態に示すが、第１、第２移相器ＰＣ１、ＰＣ２は、それぞれ、ローパスフィルタＬＰＦ１ａ、ＬＰＦ１ｂ、ハイパスフィルタＨＰＦ２ａ、ＨＰＦ２ｂなどによるＬＣ回路を用いて構成しても良い。
【００２３】
第１移相器ＰＣ１は、例えば差動信号の周波数ｆ０にて所定の位相差θ／２（但しθ≧０°又はθ＞０°）を遅延させた状態で正相出力する回路により構成され、例えばこの第１移相器ＰＣ１の位相−周波数特性が線形的に変化する伝送線路（後述のＴＬ２Ｐ、ＴＬ２Ｎ、ＴＬ３Ｐ、ＴＬ３Ｎ等）により構成されている場合には、周波数ｆ０を２逓倍した所望の逓倍周波数２・ｆ０にて所定の位相差θを遅延させる回路となる。
【００２４】
また第２移相器ＰＣ２は、例えば差動信号の周波数ｆ０にて所定の位相差（θ＋λ／２）／２を遅延させて直交出力する回路により構成され、例えばこの第２移相器ＰＣ２の位相−周波数特性が線形的に変化する伝送線路（後述のＴＬ２Ｐ、ＴＬ２Ｎ、ＴＬ３Ｐ、ＴＬ３Ｎ等）により構成されている場合には、周波数ｆ０を２逓倍した逓倍周波数２・ｆ０にて所定の位相差θの逆相（θ＋λ／２）だけ遅延させる回路となる。このため、第１移相器ＰＣ１及び第２移相器ＰＣ２は、差動信号の周波数ｆ０において位相が互いに直交するように正相／直交出力するようになっている。
【００２５】
また、ｎＭＯＳトランジスタＭ３及びＭ４はカスコード対Ｃａ１を構成する。これらのｎＭＯＳトランジスタＭ３及びＭ４のゲートには共通の直流バイアス電圧ＶＧが与えられる。カスコード対Ｃａ１のカスコード出力端となるｎＭＯＳトランジスタＭ３及びＭ４のドレインはノードＮ１ａにて共通接続されている。この共通接続ノードＮ１ａは、正相出力電圧ＶＯＵＴＰの出力端子（以下、必要に応じて正相出力端子と称する）ＯＵＴＰに接続されている。
【００２６】
ｎＭＯＳトランジスタＭ３及びＭ４は、ｎＭＯＳトランジスタＭ１及びＭ２から一方の移相器ＰＣ１を介してカスコード接続されており、これによりトランジスタＭ１及びＭ３並びにＭ２及びＭ４がカスコード回路を構成する。カスコード対Ｃａ１が設けられているため、正相入力端子ＩＮＰ側と正相出力端子ＯＵＴＰ側とを高アイソレーション状態に保持できる。
【００２７】
他方、ｎＭＯＳトランジスタＭ７及びＭ８はカスコード対Ｃａ２を構成している。これらのｎＭＯＳトランジスタＭ７及びＭ８のゲートには、共通の直流バイアス電圧ＶＧが与えられている。カスコード対Ｃａ２のカスコード出力端となるｎＭＯＳトランジスタＭ７及びＭ８のドレインはノードＮ２ａにて共通接続され、この共通接続ノードＮ２ａは逆相出力電圧ＶＯＵＴＮの出力端子（以下、必要に応じて逆相出力端子と称する）ＯＵＴＮに接続されている。
【００２８】
ｎＭＯＳトランジスタＭ７及びＭ８は、ｎＭＯＳトランジスタＭ５及びＭ６から他方の移相器ＰＣ２を介してカスコード接続されており、これによりトランジスタＭ５及びＭ７並びにＭ６及びＭ８がカスコード回路を構成する。カスコード対Ｃａ２が設けられているため、逆相入力端子ＩＮＮと逆相出力端子ＯＵＴＮ側とを高アイソレーション状態に保持できる。
【００２９】
正相出力端子ＯＵＴＰと逆相出力端子ＯＵＴＮとの間には移相器ＳＳ１が接続されている。この移相器ＳＳ１は、逓倍周波数（２×ｎ×ｆ０）にてλ／２となる伝送線路ＴＬ１を備える。また、電源電圧ＶＤＤが与えられる電源端子Ｔと正相出力端子ＯＵＴＰ及び逆相出力端子ＯＵＴＮとの間には、整合回路ＭＣが接続されている。この整合回路ＭＣは、後段に接続される後段回路とインピーダンスマッチングするための回路を示す。
【００３０】
整合回路ＭＣは、電源電圧ＶＤＤによるバイアスを差動出力ノードＮ１ａ、Ｎ２ａに与えながら構成されていることが望ましく、差動信号の逓倍周波数において電源端子Ｔと差動出力ノードＮ１ａ、Ｎ２ａとの間のインピーダンスを高インピーダンスに保持するように構成すると良い。このため、電源端子Ｔと差動出力ノードＮ１ａ、Ｎ２ａとの間にはインダクタ（図示せず）又はインダクタとして機能する伝送線路を接続すると良い。これにより、正相出力端子ＯＵＴＰと逆相出力端子ＯＵＴＮとの間に差動信号を出力できる。
【００３１】
前述構成について周波数逓倍器１の動作説明を行う。この周波数逓倍器１は、差動入力信号の２ｎ（ｎ≧１）倍の周波数（２・ｎ・ｆ０：主に２倍波）を主とした周波数成分を含む信号を出力する逓倍器を示している。周波数逓倍器１が、例えば２逓倍周波数の差動信号を出力するときには、下記のような原理により行われる。
【００３２】
前述したように、差動対Ｄ１、Ｄ２は、図示しないバイアス回路によりｎＭＯＳトランジスタＭ１、Ｍ２、Ｍ５、Ｍ６のそれぞれのゲートとソースとの間が閾値電圧付近となるようにバイアスされているか、または、ドレイン電流がさらに低電流になるように予めバイアスされている。このため、ｎＭＯＳトランジスタＭ１、Ｍ２のゲートに正弦波の差動信号が入力されると、当該ｎＭＯＳトランジスタＭ１及びＭ２のドレイン端子には、信号が差動信号の逓倍周波数となる高調波を含む歪んだ状態で出力されることになる。
【００３３】
この信号は、第１移相器ＰＣ１、及び、カスコード対Ｃａ１を通じてノードＮ１ａに出力される。ｎＭＯＳトランジスタＭ３及びＭ４のドレイン共通接続ノードとなる差動出力ノードＮ１ａでは、基本波成分等の奇数次成分が互いに逆相となるように現れる。このため、奇数次成分は差動出力ノードＮ１ａにて合成されることで打ち消される。数式上では、（１）式のように示すことができる。
【００３４】
【数１】
2018067878.tif 000003
他方、偶数次成分は、ノードＮ１ａにおいて互いに同相で現れることになるため互いに加算されることになり、正相出力端子ＯＵＴＰから正相出力電圧ＶＯＵＴＰを取り出すことができる。数式上では、下記の（２）式のように示すことができる。
【００３５】
【数２】
2018067878.tif 000004
他方、同様に、正弦波による差動信号がｎＭＯＳトランジスタＭ５、Ｍ６のゲートにそれぞれ差動入力されると、当該ｎＭＯＳトランジスタＭ５及びＭ６のドレイン端子には信号が差動信号の逓倍周波数となる高調波を含んで歪んだ状態で出力されることになる。
【００３６】
この信号は第２移相器ＰＣ２及びカスコード対Ｃａ２を通じてノードＮ２ａに出力される。ノードＮ２ａにおいては、基本波成分等の奇数次成分は互いに逆相となるが、これらの奇数次成分は合成されることで打ち消される。他方、偶数次成分はノードＮ２ａにて互いに同相で現れるため互いに加算される。このためノードＮ２ａにおいては、偶数次成分の加算成分を合成して取得することができ、この合成信号成分を逆相出力電圧ＶＯＵＴＮとして出力端子ＯＵＴＮから取得できる。
【００３７】
第１移相器ＰＣ１と第２移相器ＰＣ２とは偶数次の所望の２・ｎ逓倍周波数２・ｎ・ｆ０（但しｎ≧１）において互いに逆相成分を出力し、移相器ＳＳ１が差動出力端子ＯＵＴＰ及びＯＵＴＮの間に接続されている。このように構成することで、正相出力電圧ＶＯＵＴＰと逆相出力電圧ＶＯＵＴＮとが所望の２・ｎ逓倍周波数にて互いに逆相成分となり、差動出力端子ＯＵＴＰ及びＯＵＴＮから差動信号の偶数次成分を安定的に取得できる。
【００３８】
図２は、第１及び第２移相器ＰＣ１０１及びＰＣ１０２の構成例を示しており、図３は当該回路を適用したときのシミュレーション結果を示す。図２に示すように、周波数逓倍器１０１は、第１移相器ＰＣ１０１及び第２移相器ＰＣ１０２を備える。
【００３９】
図２に示す構成例では、第１移相器ＰＣがｎ逓倍周波数の所定位相０°を移相する、すなわちｎＭＯＳトランジスタＭ１及びＭ３間、ｎＭＯＳトランジスタＭ２及びＭ４間が長さ０°で直接接続されている。また、第２移相器ＰＣ２がｎ逓倍周波数の所定位相０°＋１８０°を移相するように構成されている。図２に示す構成例では、この第２移相器ＰＣ２が所定位相０°＋１８０°を移相する伝送線路ＴＬ２Ｐ、ＴＬ２Ｎにより構成される例を示している。
【００４０】
なお図２に示す回路構成例では、ノードＮ１に対応したノードＮ１ｂの接地側に定電流源Ｉｄ１及びＩｄ２、並びに接地容量Ｃ１及びＣ２を設けず、一対のｎＭＯＳトランジスタＭ１／Ｍ２の共通接続ソースを接地するように構成すると共に、一対のｎＭＯＳトランジスタＭ５／Ｍ６の共通接続ソースを接地するように構成している形態を示しているが、このように構成しても良い。特に、出力振幅を大きく得たいときにはこの回路構成を用いることが望ましい。
【００４１】
このような場合においても、前述の原理に示したように、互いに逆相となる信号を一対の差動出力端子ＯＵＴＰ／ＯＵＴＮに出力できる。図３（Ａ）は正相入力電圧ＶＩＮＰ、逆相入力電圧ＶＩＮＮの時間波形を示している。この図３（Ａ）では、前述の正相入力電圧ＶＩＮＰについて、ｎＭＯＳトランジスタＭ１のゲート入力電圧をＶＩＮＰ１とし、ｎＭＯＳトランジスタＭ５のゲート入力電圧をＶＩＮＰ２として分けて図示している。前述の逆相入力電圧ＶＩＮＮについて、ｎＭＯＳトランジスタＭ２のゲート入力電圧をＶＩＮＮ１とし、ｎＭＯＳトランジスタＭ６のゲート入力電圧をＶＩＮＮ２として分けて図示している。
【００４２】
図３（Ｂ）は一対の移相器ＰＣ１０１／ＰＣ１０２と一対のカスコード対Ｃａ１／Ｃａ２との間の段間電圧ＶＩＳＰ１、ＶＩＳＮ１、ＶＩＳＰ２、ＶＩＳＮ２の各電圧波形を示し、図３（Ｃ）は差動出力電圧ＶＯＵＴＰ、ＶＯＵＴＮの時間変化波形を示す。
【００４３】
一対の移相器ＰＣ１０１／ＰＣ１０２は、周波数ｆ０にて位相が互いに直交するように正相／直交出力しているため、正相段間電圧ＶＩＳＰ１及びＶＩＳＰ２は、周波数ｆ０にて互いに９０°の位相差を備えている。また、直交段間電圧ＶＩＳＮ１及びＶＩＳＮ２は、差動信号の周波数ｆ０にて互いに９０°の位相差を有している。また、段間電圧ＶＩＳＰ１及びＶＩＳＮ１は、周波数ｆ０にて互いに逆相となる関係を有しており、時間変化波形は概ね同様に歪んでいる。また、段間電圧ＶＩＳＰ２及びＶＩＳＮ２は周波数ｆ０にて互いに逆相の関係を有しており、時間変化波形は概ね同様に歪んでいる。
【００４４】
このとき、たとえ段間電圧ＶＩＳＰ１、ＶＩＳＮ１、ＶＩＳＰ２、ＶＩＳＮ２が、図３（Ｂ）に示すように歪んでいたとしても、（１）式及び（２）式に示したように、奇数次成分はそれぞれの差動出力ノードＮ１ａ、Ｎ２ａにて相殺され、偶数次成分はそれぞれの差動出力ノードＮ１ａ、Ｎ２ａにて合成、重畳されることになり、各差動出力ノードＮ１ａ、Ｎ２ａを通じて差動出力端子ＯＵＴＰ、ＯＵＴＮから互いに逆相の偶数次成分を取得できる。
【００４５】
この図３（Ａ）〜図３（Ｃ）に示すシミュレーション結果は、図２の回路構成を採用して得ている結果であり、図３（Ｂ）に示すように、段間電圧ＶＩＳＰ１、ＶＩＳＮ１、ＶＩＳＰ２、ＶＩＳＮ２の位相が互いに直交位相（quadrature phase）の関係になる。
【００４６】
なお、出力電圧ＶＯＵＴＰ、ＶＯＵＴＮに現れる偶数次成分は、差動信号ＶＩＮＰ１、ＶＩＮＮ１、ＶＩＮＰ２、ＶＩＮＮ２の２ｎ（但しｎ≧１）倍の周波数成分となるが、２次周波数成分のレベルが一番大きくなり、４次、６次…の各成分については、２次成分に比較して無視できる程度になる。このため、時間軸波形では、２次成分の波形が最も大きくなる。なお、後段にフィルタ回路を設けることでフィルタ処理し、４次成分、６次成分等の２ｎ（但し、ｎ≧２）次成分を取出すようにしても良い。
【００４７】
本実施形態の特徴を概念的にまとめる。本実施形態によれば、一対の差動対Ｄ１／Ｄ２が差動信号を入力し当該差動信号を歪ませて逓倍周波数２・ｎ・ｆ０を含む周波数の信号を差動出力するようにしているため、逓倍周波数２・ｎ・ｆ０の信号成分を差動出力に含ませることができる。また、移相器ＰＣ１、ＰＣ２又はＰＣ１０１、ＰＣ１０２が差動対Ｄ１、Ｄ２の差動出力を周波数ｆ０にて位相が互いに直交するように正相／直交出力するようにしており、この正相／直交出力がそれぞれ一対のカスコード対Ｃａ１／Ｃａ２を通じて一対の差動出力ノードＮ１ａ／Ｎ２ａにてそれぞれ合成している。このため、それぞれ差動信号の周波数ｆ０の成分を相殺できる。また、カスコード対Ｃａ１、Ｃａ２が設けられているため、入出力端子間に高いアイソレーション特性を得ることができる。
【００４８】
また、一対の差動対Ｄ１／Ｄ２が、それぞれ逓倍周波数２・ｎ・ｆ０を含む周波数の信号を差動出力しているが、これらの差動出力がそれぞれ一対のカスコード対Ｃａ１／Ｃａ２を通じて一対の差動出力ノードＮ１ａ、Ｎ２ａにて合成すると逓倍周波数２・ｎ・ｆ０の信号が合成、重畳されることになる。この結果、一対の差動出力ノードＮ１ａ、Ｎ２ａから逓倍周波数２・ｎ・ｆ０の信号を互いに正相／逆相出力でき、これにより逓倍周波数２・ｎ・ｆ０の差動信号を出力できる。この結果、差動信号の周波数ｆ０の成分の少ない逓倍周波数２・ｎ・ｆ０の差動信号を高利得出力できる。
【００４９】
図１に示す回路構成では、電流源Ｉｄ１が差動対Ｄ１の一対のｎＭＯＳトランジスタＭ１／Ｍ２から接地端子に定電流を引き、接地容量Ｃ１が電流源Ｉｄ１と並列接続されている。他方、電流源Ｉｄ２が差動対Ｄ２の一対のｎＭＯＳトランジスタＭ５／Ｍ６から接地端子に定電流を引き、接地容量Ｃ２が電流源Ｉｄ２と並列接続されている。ｎＭＯＳトランジスタＭ１／Ｍ２、Ｍ５／Ｍ６のドレイン電流を電流源Ｉｄ１、Ｉｄ２により調整できるため、バイアス条件等の設計の余裕度を増すことができる。なお、図２に示すように、電流源Ｉｄ１、Ｉｄ２、接地容量Ｃ１、Ｃ２を省くように構成することで出力振幅を稼ぐことができる。
【００５０】
また、逓倍周波数２・ｎ・ｆ０にて１８０°の位相差特性となる伝送線路ＴＬ１が、一対の差動出力ノードＮ１ａ、Ｎ２ａの間に構成されているため、両差動出力ノードＮ１ａ、Ｎ２ａには互いに逆相となる信号を強化して生成でき、これにより、両差動出力端子ＯＵＴＰ及びＯＵＴＮ間に差動信号の振幅を安定的に出力できる。
【００５１】
図２に示すように、一対の移相器ＰＣ１０１／ＰＣ１０２が、差動信号の周波数ｆ０にてそれぞれ０°及び９０°移相するように構成され、これにより差動信号の２・ｎ逓倍周波数２・ｎ・ｆ０にてそれぞれ０°及び１８０°移相するように構成されている。このため、２・ｎ逓倍周波数２・ｎ・ｆ０の信号を差動出力ノードＮ１ａ、Ｎ２ａから安定出力できる。
【００５２】
差動対Ｄ１／Ｄ２がｎＭＯＳトランジスタＭ１／Ｍ２、Ｍ５／Ｍ６により構成されていることによって集積化しやすくなる。
例えば、図示しない制御回路が、この周波数逓倍器１を用いて周波数を線形的に変化させるＦＭＣＷ（Frequency-Modulated Continuous-Wave）変調方式により発振周波数を制御するときには、周波数逓倍器１の出力差動信号の共振周波数を微小制御することになる。例えばミリ波帯などの高周波帯において寄生容量が無視できない高周波帯で微小制御したとしても、この周波数逓倍器１を用いて微小制御することでＦＭＣＷ周波数変調の線形性を極力高く性能保持できるようになる。低位相雑音性能を実現できる。
【００５３】
（第２実施形態）
図４は、第２実施形態の追加説明図を示している。第２実施形態は、第１実施形態の図１中の第１及び第２移相器ＰＣ１、ＰＣ２の別の具体例を示している。図４に示すように、周波数逓倍器２０１は、第１移相器ＰＣ２０１及び第２移相器ＰＣ２０２を備える。
【００５４】
第１移相器ＰＣ２０１は、一対の伝送線路ＴＬ３Ｐ／ＴＬ３Ｎにより構成されている。これらの一対の伝送線路ＴＬ３Ｐ／ＴＬ３Ｎは、逓倍周波数２・ｎ・ｆ０において互いに同一の所定位相θとなる特性のものを用いることが望ましい。
【００５５】
これに対し、第２移相器ＰＣ２０２は、一対の伝送線路ＴＬ２Ｐ／ＴＬ２Ｎにより構成されている。これらの一対の伝送線路ＴＬ２Ｐ／ＴＬ２Ｎは、逓倍周波数２・ｎ・ｆ０において互いに同一の所定位相θ＋１８０°となる特性のものを用いることが望ましい。これにより、逓倍周波数２・ｎ・ｆ０において互いに逆相となる信号を差動出力端子ＯＵＴＰ及びＯＵＴＮから出力できる。
【００５６】
本実施形態によれば、一対の移相器ＰＣ２０１／ＰＣ２０２の双方が伝送線路ＴＬ３Ｐ／ＴＬ３Ｎ、ＴＬ２Ｐ／ＴＬ２Ｎにより構成されている。このため、例えば所定位相θを適切な値に設定することで、差動対Ｄ１とカスコード対Ｃａ１との間や差動対Ｄ２とカスコード対Ｃａ２との間に、数百μｍ〜数ｍｍ程度の実用的な線路パターンを用いて伝送線路ＴＬ３Ｐ／ＴＬ３Ｎ、ＴＬ２Ｐ／ＴＬ２Ｎを構成できる。これにより、より実用的に構成できる。
【００５７】
（第３実施形態）
図５は、第３実施形態の追加説明図を示している。第３実施形態は、整合回路ＭＣの構成例を示す。第１実施形態に説明したように、整合回路ＭＣは電源端子Ｔと差動出力ノードＮ１ａ、Ｎ２ａとの間にインダクタを接続すると良い。このため図５に示すように、電源端子Ｔと差動出力ノードＮ１ａ、Ｎ２ａとの間に伝送線路ＴＬ４、ＴＬ５をそれぞれ接続しても良い。直流電源電圧ＶＤＤを通電するための他のインダクタ（図示せず）を電源端子Ｔと差動出力ノードＮ１ａ、Ｎ２ａとの間にさらに追加接続しても良い。
【００５８】
この図５に示すように、キャパシタＣ３、Ｃ４が、差動出力ノードＮ１ａ、Ｎ２ａと差動出力端子ＯＵＴＰ、ＯＵＴＮとの間に接続されている。これにより、差動出力ノードＮ１ａ、Ｎ２ａを後段回路（図示せず）と直流的に分断するように構成できる。そして、伝送線路ＴＬ４、ＴＬ５とキャパシタＣ３、Ｃ４とによるＬＣ回路により後段回路とのインピーダンスマッチングを図ると良い。これにより、後段回路の入力インピーダンスに応じて整合回路ＭＣの定数を調整でき、様々な後段回路に対応させることができる。
【００５９】
（第４実施形態）
図６から図１０は、第４実施形態の追加説明図を示している。第４実施形態は、第１及び第２移相器の具体例を示す。第１移相器ＰＣ３０１は、図６に示すように、一対の通電経路Ｒ１ａ、Ｒ１ｂにそれぞれ通ずるように一対のパッシブＣＬＣタイプのローパスフィルタＬＰＦ１ａ、ＬＰＦ１ｂをＬＣ回路として備える。
【００６０】
ローパスフィルタＬＰＦ１ａは、インダクタＬ１ａ及びキャパシタＣ５ａ、Ｃ６ａをπ型に備えて構成され、差動信号の周波数ｆ０において位相が４５°遅れる遅相特性を示すようにインダクタＬ１ａ及びキャパシタＣ５ａ、Ｃ６ａの各定数が設定されている。
【００６１】
同様に、ローパスフィルタＬＰＦ１ｂは、インダクタＬ１ｂ及びキャパシタＣ５ｂ、Ｃ６ｂをπ型に備えて構成され、差動信号の周波数ｆ０において位相が４５°遅れる遅相特性を示すように、インダクタＬ１ｂ及びキャパシタＣ５ｂ、Ｃ６ｂの各定数が設定されている。
【００６２】
他方、第２移相器ＰＣ３０２は、図７に示すように、一対の通電経路Ｒ２ａ、Ｒ２ｂにそれぞれ通ずるようにパッシブＬＣＬタイプのπ型ハイパスフィルタＨＰＦ２ａ、ＨＰＦ２ｂをＬＣ回路として備える。
【００６３】
ハイパスフィルタＨＰＦ２ａは、インダクタＬ２ａ、Ｌ３ａ及びキャパシタＣ７ａをπ型に備えて構成され、差動信号の周波数ｆ０において位相が４５°進む進相特性を示すようにインダクタＬ２ａ、Ｌ３ａ及びキャパシタＣ７ａの各定数が設定されている。
【００６４】
同様に、ハイパスフィルタＨＰＦ２ｂは、インダクタＬ２ｂ、Ｌ３ｂ及びキャパシタＣ７ｂをπ型に備えて構成され、差動信号の周波数ｆ０において位相が４５°進む進相特性を示すようにインダクタＬ２ｂ、Ｌ３ｂ及びキャパシタＣ７ｂの各定数が設定されている。
【００６５】
以下、シミュレーション条件とその結果を説明する。図８は、ローパスフィルタＬＰＦ１ａ、ＬＰＦ１ｂ、ハイパスフィルタＨＰＦ２ａ、ＨＰＦ２ｂの各振幅−周波数特性を示しており、図９は、ローパスフィルタＬＰＦ１ａ、ＬＰＦ１ｂ、ハイパスフィルタＨＰＦ２ａ、ＨＰＦ２ｂの各位相−周波数特性を示している。なお、ローパスフィルタＬＰＦ１ａ、ＬＰＦ１ｂは互いに同一特性であり、ハイパスフィルタＨＰＦ２ａ、ＨＰＦ２ｂは互いに同一特性である。ここで差動信号の周波数ｆ０を４０ＧＨｚとしてシミュレーションを実施している。図８及び図９のマーカ部分参照。
【００６６】
なお、図７に示すハイパスフィルタＨＰＦ２ａ、ＨＰＦ２ｂには接地容量Ｃｄｃが構成されている。このため、図８のハイパスフィルタＨＰＦ２ａ、ＨＰＦ２ｂの振幅周波数特性に示すように、ＤＣ側の比較的低い周波数帯域（ＤＣ〜数ＧＨｚ）ではハイパスフィルタＨＰＦ２ａ、ＨＰＦ２ｂは信号通過する。
【００６７】
図１０（Ａ）〜図１０（Ｄ）に各ノードの信号波形を示す。図１０（Ｂ）中の信号電圧ＶＩＢＰ１、ＶＩＢＮ１、ＶＩＢＰ２、ＶＩＢＮ２は、図６及び図７に示すように、各フィルタＬＰＦ１ａ、ＬＰＦ１ｂ、ＨＰＦ２ａ、ＨＰＦ２ｂの前ノードの信号波形を示しており、図１０（Ｃ）中の電圧ＶＩＳＰ１、ＶＩＳＮ１、ＶＩＳＰ２、ＶＩＳＮ２は、図６及び図７に示すように、各フィルタＬＰＦ１ａ、ＬＰＦ１ｂ、ＨＰＦ２ａ、ＨＰＦ２ｂの後のノードの信号波形を示しており、以下では、段間電圧ＶＩＳＰ１、ＶＩＳＮ１、ＶＩＳＰ２、ＶＩＳＮ２として説明する。
【００６８】
これらの図１０（Ａ）〜図１０（Ｄ）において、図１０（Ｃ）に示すフィルタ後の正相段間電圧ＶＩＳＰ１及びＶＩＳＰ２は、周波数ｆ０にて互いに概ね９０°の位相差を有している。また直交段間電圧ＶＩＳＮ１及びＶＩＳＮ２は、周波数ｆ０にて互いに概ね９０°の位相差を有している。また、段間電圧ＶＩＳＰ１及びＶＩＳＮ１は周波数ｆ０にて互いに逆相の関係を有しており概ね同様に歪んでいる。また、段間電圧ＶＩＳＰ２及びＶＩＳＮ２は周波数ｆ０にて互いに逆相の関係を有しており概ね同様に歪んでいる。
【００６９】
このとき、たとえ段間電圧ＶＩＳＰ１、ＶＩＳＮ１、ＶＩＳＰ２、ＶＩＳＮ２が、図１０（Ｃ）に示すように歪んでいたとしても、（１）式及び（２）式に示したように奇数次成分はそれぞれの差動出力ノードＮ１ａ、Ｎ２ａにて相殺され、偶数次成分は個々の差動出力ノードＮ１ａ、Ｎ２ａにて合成、重畳されることになり、各差動出力端子ＯＵＴＰ及びＯＵＴＮから互いに逆相の偶数次成分を取得できる。
【００７０】
このため、前述実施形態と同様の作用効果が得られるようになり、逓倍周波数にて互いに逆相となる信号を差動出力端子ＯＵＴＰ及びＯＵＴＮから出力できる。
（第５実施形態）
図１１及び図１２は、第５実施形態の追加説明図を示している。第５実施形態は、差動対の他の構成例を示す。前述実施形態に示した差動対Ｄ１、Ｄ２は、一対のカスコード対Ｃａ１／Ｃａ２及び一対の移相器ＰＣ１／ＰＣ２に対応して一対構成されていたが、本実施形態の差動対Ｄ４０１は、これらの一対のカスコード対Ｃａ１／Ｃａ２及び一対の移相器ＰＣ１／ＰＣ２に対応して一つの差動対Ｄ４０１（Only one differential pair）だけ設けられている。
【００７１】
差動対Ｄ４０１のｎＭＯＳトランジスタＭ４０１のドレインは、第１移相器ＰＣ１０１を通じてｎＭＯＳトランジスタＭ３のソースに接続されると共に第２移相器ＰＣ１０２の伝送線路ＴＬ２Ｐを通じてｎＭＯＳトランジスタＭ７のソースに接続されている。差動対Ｄ４０１のｎＭＯＳトランジスタＭ４０２のドレインは、第１移相器ＰＣ１０１を通じてｎＭＯＳトランジスタＭ４のソースに接続されると共に第２移相器ＰＣ１０２を通じてｎＭＯＳトランジスタＭ８のソースに接続されている。
【００７２】
この場合、図１中のｎＭＯＳトランジスタＭ１及びＭ２が図１１中のｎＭＯＳトランジスタＭ４０１及びＭ４０２に対応するため、本実施形態では図１中のｎＭＯＳトランジスタＭ５及びＭ６を削減できるようになり、回路面積の削減効果が得られる。
【００７３】
図１２には各ノードの信号電圧を示している。これらの図１２（Ａ）〜図１２（Ｃ）に示すように、入力電圧ＶＩＮＰ及びＶＩＮＮ、出力電圧ＶＯＵＴＰ及びＶＯＵＴＮ、並びに、段間電圧ＶＩＳＰ１、ＶＩＳＮ１、ＶＩＳＰ２、ＶＩＳＮ２の間の各関係は、前述の第１実施形態で説明した図３、及び、第４実施形態で説明した図１０に示した各関係と同様の関係にあることから、当該第１実施形態又は第４実施形態における作用効果と同様の作用効果を奏する。
【００７４】
また、前述実施形態と同一の定電流値を引く電流源を用いることで、第１移相器ＰＣ１０１及びＰＣ１０２の一対の通電経路Ｒ１ａ及びＲ１ｂ並びにＲ２ａ及びＲ２ｂに電流を分配できるようになり、この結果、前述実施形態よりも動作時の消費電流を低減できる。
【００７５】
（第６実施形態）
図１３は、第６実施形態の追加説明図を示している。第６実施形態は、伝送線路ＴＬ１に代えて、一対の差動出力ノードの間に介在して逓倍周波数２・ｎ・ｆ０を共振周波数とするＬＣ並列共振回路を設けたところに特徴を備えている。
【００７６】
図１３に示すように、移相器ＳＳ５０１はＬＣ並列共振回路ＬＣ５０１を備える。このＬＣ並列共振回路ＬＣ５０１は、差動出力ノードＮ１ａ及びＮ２ａ間に介在して構成されインダクタＬ４とキャパシタＣ８を並列接続して構成されている。このＬＣ並列共振回路ＬＣ５０１は、逓倍周波数２・ｎ・ｆ０又はこの逓倍周波数２・ｎ・ｆ０を中心とした所定範囲内の周波数が並列共振周波数となるように、インダクタＬ４及びキャパシタＣ８の各インピーダンスが定められている。したがって、このＬＣ並列共振回路ＬＣ５０１は、差動出力ノードＮ１ａ及びＮ２ａ間を逓倍周波数２・ｎ・ｆ０及びその近隣において高インピーダンスに保持する。このため、逓倍周波数２・ｎ・ｆ０の信号を差動出力端子ＯＵＴＰ及びＯＵＴＮから安定的に生成出力できるようになり、これにより両差動出力端子ＯＵＴＰ及びＯＵＴＮ間の振幅バランスを保持できる。
【００７７】
（他の実施形態）
本発明は、前述した実施形態に限定されるものではなく、種々変形して実施することができ、その要旨を逸脱しない範囲で種々の実施形態に適用可能である。例えば、以下に示す変形又は拡張が可能である。
【００７８】
２逓倍の例について主に説明したが、２・ｎ（ｎ≧２：例えば４、８…）逓倍以上の偶数次の逓倍周波数２・ｎ・ｆ０においても同様に、差動出力ノードＮ１ａ、Ｎ２ａを通じて差動信号を差動出力端子ＯＵＴＰ及びＯＵＴＮから取得できる。
【００７９】
前述実施形態においては、差動対Ｄ１が一対のトランジスタＭ１、Ｍ２により構成されると共に、差動対Ｄ２が一対のトランジスタＭ５、Ｍ６により構成される形態を示したが、ｐＭＯＳトランジスタを用いて構成しても良く、またその他、バイポーラトランジスタを用いて構成しても良い。バイポーラトランジスタを用いることで高周波特性を良好にすることができ出力パワーを増加させやすくなる。
【００８０】
前述の第４実施形態では、整合回路ＭＣが伝送線路ＴＬ４、ＴＬ５とキャパシタＣ３、Ｃ４とにより構成される形態を説明したが、電源端子Ｔと差動出力ノードＮ１ａ、Ｎ２ａとの間にキャパシタ（図示せず）を接続すると共に、差動出力ノードＮ１ａ、Ｎ２ａと差動出力端子ＯＵＴＰ、ＯＵＴＮとの間にインダクタ（図示せず）を接続して構成しても良い。
【００８１】
第４実施形態では、π型ローパスフィルタＬＰＦ１ａ、ＬＰＦ１ｂの遅相特性、π型ハイパスフィルタＨＰＦ２ａ、ＨＰＦ２ｂの進相特性を用い、差動信号の周波数ｆ０の奇数次の周波数を相殺するように構成したが、これに限定されるものではなく、例えばＬＣフィルタ等の各種ＬＣ回路を用いて構成することができる。
【００８２】
前述した複数の実施形態を組み合わせて構成しても良い。また、特許請求の範囲に記載した括弧内の符号は、本発明の一つの態様として前述する実施形態に記載の具体的手段との対応関係を示すものであって、本発明の技術的範囲を限定するものではない。前述実施形態の一部を、課題を解決できる限りにおいて省略した態様も実施形態と見做すことが可能である。また、特許請求の範囲に記載した文言によって特定される発明の本質を逸脱しない限度において、考え得るあらゆる態様も実施形態と見做すことが可能である。
【００８３】
本開示は、前述した実施形態に準拠して記述したが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範畴や思想範囲に入るものである。
【符号の説明】
【００８４】
図面中、１、１０１、２０１、３０１、４０１は周波数逓倍器、Ｄ１、Ｄ２は差動対、ＰＣ１、ＰＣ１０１、ＰＣ２０１は移相器（一対の一方の移相器）、ＰＣ２、ＰＣ１０２、ＰＣ２０２は移相器（一対の他方の移相器）、ＰＣ１／ＰＣ２、ＰＣ１０１／ＰＣ１０２、ＰＣ２０１／ＰＣ２０２、ＰＣ３０１／ＰＣ３０２は一対の移相器、Ｃａ１はカスコード対（一対の一方のカスコード対）、Ｃａ２はカスコード対（一対の他方のカスコード対）、Ｒ１ａ、Ｒ１ｂ、Ｒ２ａ、Ｒ２ｂは通電経路（Ｒ１ａ／Ｒ２ａ、Ｒ１ｂ／Ｒ２ｂは一対の通電経路）、Ｎ１ａは差動出力ノード（一対の一方の差動出力ノード）、Ｎ２ａは差動出力ノード（一対の他方の差動出力ノード）、Ｃ１，Ｃ２は接地容量、Ｉｄ１，Ｉｄ２は電流源、ＴＬ１は伝送線路、ＬＣ５０１はＬＣ並列共振回路、Ｒ１ａ，Ｒ２ａ、Ｒ１ｂ，Ｒ２ｂは通電経路、Ｒ１ａ／Ｒ１ｂは一対の通電経路、Ｌ１ａ、Ｌ１ｂ、Ｌ２ａ、Ｌ２ｂ、Ｌ３ａ、Ｌ３ｂはインダクタ、Ｃ５ａ、Ｃ５ｂ、Ｃ６ａ、Ｃ６ｂ、Ｃ７ａ、Ｃ７ｂはキャパシタ、ＬＰＦ１ａ、ＬＰＦ１ｂはローパスフィルタ（ＬＣ回路）、ＨＰＦ２ａ、ＨＰＦ２ｂはハイパスフィルタ（ＬＣ回路）、ＴＬ２Ｐ／ＴＬ２Ｎ；ＴＬ２Ｐ／ＴＬ２Ｎ、ＴＬ３Ｐ／ＴＬ３Ｎは伝送線路、を示す。
【図１】
2018067878.tif 000005
【図２】
2018067878.tif 000006
【図３】
2018067878.tif 000007
【図４】
2018067878.tif 000008
【図５】
2018067878.tif 000009
【図６】
2018067878.tif 000010
【図７】
2018067878.tif 000011
【図８】
2018067878.tif 000012
【図９】
2018067878.tif 000013
【図１０】
2018067878.tif 000014
【図１１】
2018067878.tif 000015
【図１２】
2018067878.tif 000016
【図１３】
2018067878.tif 000017