(57)【要約】【課題】周辺領域に光が照射されて発生したキャリアが光電変換領域に流入することを抑制して、光電変換特性のばらつきを低減し、又は、外乱ノイズ耐性を向上させた固体撮像装置を提供する。【解決手段】この固体撮像装置は、第１のＰ型半導体層と、第１のＰ型半導体層に配置され、第１のＰ型半導体層と共に複数の光電変換領域を構成する複数のＮ型の不純物領域と、第１のＰ型半導体層の側面及び底面を囲むＮ型半導体層と、Ｎ型半導体層を平面視で囲む第２のＰ型半導体層とを備える。【選択図】図５
2018067615.tif 000002
【特許請求の範囲】
【請求項１】
第１のＰ型半導体層と、
前記第１のＰ型半導体層に配置され、前記第１のＰ型半導体層と共に複数の光電変換領域を構成する複数のＮ型の不純物領域と、
前記第１のＰ型半導体層の側面及び底面を囲むＮ型半導体層と、
前記Ｎ型半導体層を平面視で囲む第２のＰ型半導体層と、
を備える固体撮像装置。
【請求項２】
前記Ｎ型半導体層に高電位側の電源電位を供給する配線をさらに備える、請求項１記載の固体撮像装置。
【請求項３】
前記Ｎ型半導体層が、主面からの深さに応じて低くなる不純物濃度を有する、請求項１又は２記載の固体撮像装置。
【請求項４】
前記Ｎ型半導体層が、前記第１のＰ型半導体層の側面を囲む領域において第１の不純物濃度を有し、前記第１のＰ型半導体層の底面を囲む領域において前記第１の不純物濃度よりも高い第２の不純物濃度を有する、請求項１又は２記載の固体撮像装置。
【請求項５】
請求項１〜４のいずれか１項記載の固体撮像装置を備える電子機器。
【請求項６】
Ｐ型の半導体基板を準備する工程（ａ）と、
前記半導体基板にＮ型半導体層を形成する工程（ｂ）と、
前記Ｎ型半導体層にＰ型半導体層を形成することにより、前記Ｎ型半導体層が前記Ｐ型半導体層の側面及び底面を囲むようにする工程（ｃ）と、
前記Ｐ型半導体層に、前記Ｐ型半導体層と共に複数の光電変換領域を構成する複数のＮ型の不純物領域を形成する工程（ｄ）と、
を備える固体撮像装置の製造方法。
【請求項７】
工程（ｂ）が、前記半導体基板の一部の領域にＮ型の不純物を注入して拡散させることにより、前記Ｎ型半導体層を形成することを含む、請求項６記載の固体撮像装置の製造方法。
【請求項８】
Ｐ型の半導体基板を準備する工程（ａ）と、
前記半導体基板に第１のＮ型半導体層を形成する工程（ｂ）と、
前記第１のＮ型半導体層が形成された前記半導体基板上にＰ型半導体層を形成する工程（ｃ）と、
前記Ｐ型半導体層に前記第１のＮ型半導体層に達する第２のＮ型半導体層を形成することにより、前記Ｐ型半導体層を第１のＰ型半導体層と第２のＰ型半導体層とに分離して、前記第１及び第２のＮ型半導体層が前記第１のＰ型半導体層の側面及び底面を囲むようにする工程（ｄ）と、
前記第１のＰ型半導体層に、前記第１のＰ型半導体層と共に複数の光電変換領域を構成する複数のＮ型の不純物領域を形成する工程（ｅ）と、
を備える固体撮像装置の製造方法。
【請求項９】
工程（ｂ）が、前記半導体基板の一部の領域にＮ型の不純物を注入して埋め込み層を形成することを含み、
工程（ｃ）が、前記埋め込み層が形成された前記半導体基板上にＰ型のエピタキシャル層を形成することを含み、
工程（ｄ）が、前記エピタキシャル層の一部の領域にＮ型の不純物を注入して拡散させることにより、前記埋め込み層に達するプラグ拡散層を形成することを含む、
請求項８記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びその製造方法に関する。さらに、本発明は、そのような固体撮像装置を用いた電子機器等に関する。
【背景技術】
【０００２】
従来は、固体撮像装置としてＣＣＤが主流であったが、近年においては、低電圧で駆動でき、且つ、周辺回路も混載できるＣＭＯＳセンサーの発展が著しい。ＣＭＯＳセンサーは、完全転送技術や暗電流防止構造等の製造プロセスによる対策や、ＣＤＳ（correlated double sampling：相関２重サンプリング）等の回路による対策等がなされ、今や、ＣＣＤを質量共に凌ぐデバイスに成長している。ＣＭＯＳセンサーの飛躍の要因は、画質が大きく改善されたことであるが、その内の１つに、電荷転送技術の改善がある。
【０００３】
関連する技術として、特許文献１には、信号電荷の完全転送を実現可能な半導体素子を画素として複数個配列して、高い空間解像度を有する固体撮像装置が開示されている。この半導体素子は、第１導電型の半導体領域と、半導体領域の上部に埋め込まれ、光を入射する第２導電型の受光用表面埋込領域と、半導体領域の上部に埋め込まれ、受光用表面埋込領域によって生成された信号電荷を蓄積する第２導電型の電荷蓄積領域と、電荷蓄積領域に蓄積された信号電荷を受け入れる電荷読み出し領域と、受光用表面埋込領域から電荷蓄積領域に信号電荷を転送する第１の電位制御手段と、電荷蓄積領域から電荷読み出し領域に信号電荷を転送する第２の電位制御手段とを備える。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１０３６４７号公報（段落０００６−０００７、図３）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の図３には、Ｐ型の半導体基板１と、半導体基板１に配置されたＮ型の不純物領域である受光用表面埋込領域（受光カソード領域）１１ａとが示されている。受光カソード領域１１ａと、受光カソード領域１１ａの直下の半導体基板１（アノード領域）とによって、フォトダイオードＤ１が構成される。このように、Ｐ型の半導体基板１にフォトダイオードＤ１を形成することにより、ＣＭＯＳトランジスターを含む周辺回路を同一基板に混載することが容易になる。
【０００６】
しかしながら、フォトダイオードに光が照射される際には、フォトダイオード以外の領域（以下においては、周辺領域ともいう）にも光が照射されて、周辺領域において正のキャリア及び負のキャリアが発生する。Ｐ型の半導体基板の周辺領域で発生した負のキャリア（電子）は、フォトダイオードのアノード領域に流入して、フォトダイオード本来の光電変換特性に影響を及ぼすおそれがある。
【０００７】
例えば、半導体基板に配置されたフォトダイオードの平面的な位置によってフォトダイオードの感度が異なったり、又は、外乱ノイズに対して脆弱になったりする。その結果、フォトダイオードの光電変換特性のばらつきが大きくなり、又は、外乱ノイズ耐性が低下して、固体撮像装置の所望の特性が得られないという問題がある。
【０００８】
本発明の幾つかの態様は、周辺領域に光が照射されて発生したキャリアが光電変換領域に流入することを抑制して、光電変換特性のばらつきを低減し、又は、外乱ノイズ耐性を向上させた固体撮像装置を提供することに関連している。さらに、本発明の幾つかの態様は、そのような固体撮像装置を用いた電子機器等を提供することに関連している。
【課題を解決するための手段】
【０００９】
本発明の第１の態様に係る固体撮像装置は、第１のＰ型半導体層と、第１のＰ型半導体層に配置され、第１のＰ型半導体層と共に複数の光電変換領域を構成する複数のＮ型の不純物領域と、第１のＰ型半導体層の側面及び底面を囲むＮ型半導体層と、Ｎ型半導体層を平面視で囲む第２のＰ型半導体層とを備える。なお、本願において、半導体層とは、半導体基板、半導体基板に形成されたウェル、又は、半導体基板上に形成されたエピタキシャル層のことをいう。
【００１０】
本発明の第１の態様によれば、複数の光電変換領域を構成する第１のＰ型半導体層の側面及び底面を囲むようにＮ型半導体層が設けられているので、第１のＰ型半導体層が、Ｎ型半導体層によって第２のＰ型半導体層から分離される。それにより、第２のＰ型半導体層に光が照射されて発生したキャリアが光電変換領域に流入することを抑制して、光電変換特性のばらつきを低減し、又は、外乱ノイズ耐性を向上させることができる。
【００１１】
ここで、固体撮像装置が、Ｎ型半導体層に高電位側の電源電位を供給する配線をさらに備えるようにしても良い。それにより、周辺領域に光が照射されて発生した負のキャリア（電子）がＮ型半導体層に捕獲されるので、光電変換領域へのキャリアの流入をさらに抑制することができる。
【００１２】
以上において、Ｎ型半導体層が、主面からの深さに応じて低くなる不純物濃度を有するようにしても良い。そのような濃度分布は、通常の半導体製造プロセスを利用して容易に実現できるので、固体撮像装置のコストを削減したり、製造プロセスを周辺回路と共通化したりすることが可能である。
【００１３】
あるいは、Ｎ型半導体層が、第１のＰ型半導体層の側面を囲む領域において第１の不純物濃度を有し、第１のＰ型半導体層の底面を囲む領域において第１の不純物濃度よりも高い第２の不純物濃度を有するようにしても良い。それにより、複数の光電変換領域を構成する第１のＰ型半導体層の底面を囲むＮ型半導体層のポテンシャルを高めて、周辺領域に光が照射されて発生した負のキャリア（電子）を捕獲し易くすることができる。
【００１４】
本発明の第２の態様に係る電子機器は、上記いずれかの固体撮像装置を備える。本発明の第２の態様によれば、光電変換特性のばらつきを低減し、又は、外乱ノイズ耐性を向上させた固体撮像装置を用いることにより、被写体を撮像して得られる画像データの画質が改善された電子機器を提供することができる。
【００１５】
本発明の第３の態様に係る固体撮像装置の製造方法は、Ｐ型の半導体基板を準備する工程（ａ）と、半導体基板にＮ型半導体層を形成する工程（ｂ）と、Ｎ型半導体層にＰ型半導体層を形成することにより、Ｎ型半導体層がＰ型半導体層の側面及び底面を囲むようにする工程（ｃ）と、Ｐ型半導体層に、Ｐ型半導体層と共に複数の光電変換領域を構成する複数のＮ型の不純物領域を形成する工程（ｄ）とを備える。
【００１６】
本発明の第３の態様によれば、Ｐ型の半導体基板にＮ型半導体層を形成し、Ｎ型半導体層にＰ型半導体層を形成することにより、複数の光電変換領域を構成するＰ型半導体層が、Ｎ型半導体層によって半導体基板のＰ型領域から分離される。それにより、半導体基板のＰ型領域に光が照射されて発生したキャリアが光電変換領域に流入することを抑制して、光電変換特性のばらつきを低減し、又は、外乱ノイズ耐性を向上させた固体撮像装置を提供することができる。
【００１７】
ここで、工程（ｂ）が、半導体基板の一部の領域にＮ型の不純物を注入して拡散させることにより、Ｎ型半導体層を形成することを含むようにしても良い。そのような工程は、通常の半導体製造プロセスに含まれているので、固体撮像装置のコストを削減したり、製造プロセスを周辺回路と共通化したりすることが可能である。
【００１８】
本発明の第４の態様に係る固体撮像装置の製造方法は、Ｐ型の半導体基板を準備する工程（ａ）と、半導体基板に第１のＮ型半導体層を形成する工程（ｂ）と、第１のＮ型半導体層が形成された半導体基板上にＰ型半導体層を形成する工程（ｃ）と、Ｐ型半導体層に第１のＮ型半導体層に達する第２のＮ型半導体層を形成することにより、Ｐ型半導体層を第１のＰ型半導体層と第２のＰ型半導体層とに分離して、第１及び第２のＮ型半導体層が第１のＰ型半導体層の側面及び底面を囲むようにする工程（ｄ）と、第１のＰ型半導体層に、第１のＰ型半導体層と共に複数の光電変換領域を構成する複数のＮ型の不純物領域を形成する工程（ｅ）とを備える。
【００１９】
本発明の第４の態様によれば、第１のＮ型半導体層が形成されたＰ型の半導体基板上にＰ型半導体層を形成し、Ｐ型半導体層に、第１のＮ型半導体層に達する第２のＮ型半導体層を形成することにより、複数の光電変換領域を構成する第１のＰ型半導体層が、第１及び第２のＮ型半導体層によって第２のＰ型半導体層から分離される。それにより、第２のＰ型半導体層に光が照射されて発生したキャリアが光電変換領域に流入することを抑制して、光電変換特性のばらつきを低減し、又は、外乱ノイズ耐性を向上させた固体撮像装置を提供することができる。
【００２０】
ここで、工程（ｂ）が、半導体基板の一部の領域にＮ型の不純物を注入して埋め込み層を形成することを含み、工程（ｃ）が、埋め込み層が形成された半導体基板上にＰ型のエピタキシャル層を形成することを含み、工程（ｄ）が、エピタキシャル層の一部の領域にＮ型の不純物を注入して拡散させることにより、埋め込み層に達するプラグ拡散層を形成することを含むようにしても良い。
【００２１】
その場合には、半導体基板上にエピタキシャル層を形成するのに先立って、半導体基板に高い不純物濃度を有する埋め込み層を形成することが可能である。それにより、複数の光電変換領域を構成する第１のＰ型半導体層の底面を囲む埋め込み層のポテンシャルを高めて、周辺領域に光が照射されて発生した負のキャリア（電子）を捕獲し易くすることができる。
【図面の簡単な説明】
【００２２】
【図１】ＣＩＳモジュールの構成例を示す斜視図。
【図２】ＣＩＳモジュールを用いたスキャナー装置の構成例を示すブロック図。
【図３】イメージセンサーチップの構成例を示すブロック図。
【図４】１画素分の画素部及び読み出し回路部の等価回路を示す回路図。
【図５】本発明の第１の実施形態に係る固体撮像装置の一部の平面図。
【図６】図５に示すVI−VIにおける断面図。
【図７】本発明の第１の実施形態に係る固体撮像装置の製造方法の工程断面図。
【図８】本発明の第１の実施形態に係る固体撮像装置の製造方法の工程断面図。
【図９】本発明の第１の実施形態に係る固体撮像装置の製造方法の工程断面図。
【図１０】本発明の第１の実施形態に係る固体撮像装置の製造方法の工程断面図。
【図１１】本発明の第１の実施形態に係る固体撮像装置の製造方法の工程断面図。
【図１２】本発明の第１の実施形態に係る固体撮像装置の製造方法の工程断面図。
【図１３】本発明の第２の実施形態に係る固体撮像装置の一部の平面図。
【図１４】図１３に示すXIV−XIVにおける断面図。
【図１５】本発明の第２の実施形態に係る固体撮像装置の製造方法の工程断面図。
【図１６】本発明の第２の実施形態に係る固体撮像装置の製造方法の工程断面図。
【図１７】本発明の第２の実施形態に係る固体撮像装置の製造方法の工程断面図。
【図１８】本発明の第２の実施形態に係る固体撮像装置の製造方法の工程断面図。
【図１９】本発明の第２の実施形態に係る固体撮像装置の製造方法の工程断面図。
【図２０】本発明の第２の実施形態に係る固体撮像装置の製造方法の工程断面図。
【図２１】本発明の第２の実施形態に係る固体撮像装置の製造方法の工程断面図。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
＜電子機器＞
以下においては、本発明の一実施形態に係る電子機器として、本発明のいずれかの実施形態に係る固体撮像装置（イメージセンサーチップ）を含むコンタクトイメージセンサー（ＣＩＳ）モジュールを用いたＣＩＳ方式のスキャナー装置について説明する。
【００２４】
図１は、ＣＩＳモジュールの構成例を示す斜視図であり、図２は、図１に示すＣＩＳモジュールを用いたスキャナー装置の構成例を示すブロック図である。図１に示すように、ＣＩＳモジュール１０は、原稿１に光を照射するライトガイド１１と、原稿１からの反射光を結像させるレンズアレイ１２と、結像位置に配置されるフォトダイオード等の受光素子を有するイメージセンサー１３とを含んでいる。
【００２５】
図１及び図２を参照すると、ＣＩＳモジュール１０は、ライトガイド１１の端部に入射する光を生成する光源１４を含んでいる。カラースキャナーの場合には、光源１４が、例えば、赤色（Ｒ）、緑色（Ｇ）、及び、青色（Ｂ）のＬＥＤを含んでいる。３色のＬＥＤは、時分割でパルス点灯される。ライトガイド１１は、光源１４によって生成される光が主走査方向Ａに沿った原稿１の領域に照射されるように光を案内する。
【００２６】
レンズアレイ１２は、例えば、ロッドレンズアレイ等で構成される。イメージセンサー１３は、主走査方向Ａに沿って複数の画素を有しており、ライトガイド１１及びレンズアレイ１２と共に、副走査方向Ｂに移動する。
【００２７】
図２に示すように、イメージセンサー１３は、複数のイメージセンサーチップ２０を直列接続して構成されても良い。副走査方向Ｂに移動可能なＣＩＳモジュール１０は、フレキシブル配線１５を介して、スキャナー装置に固定されたメイン基板１６に接続されている。メイン基板１６には、システムオンチップ（ＳｏＣ）１７と、アナログフロントエンド（ＡＦＥ）１８と、電源回路１９とが搭載されている。
【００２８】
システムオンチップ１７は、ＣＩＳモジュール１０に制御信号及びクロック信号等を供給する。ＣＩＳモジュール１０によって生成される画素信号は、アナログフロントエンド１８に供給される。アナログフロントエンド１８は、アナログの画素信号をアナログ／デジタル変換し、デジタルの画素データをシステムオンチップ１７に出力する。
【００２９】
電源回路１９は、システムオンチップ１７及びアナログフロントエンド１８に電源電圧を供給すると共に、ＣＩＳモジュール１０に電源電圧及び基準電圧等を供給する。なお、アナログフロントエンド１８、電源回路１９の一部、又は、光源ドライバー等を、ＣＩＳモジュール１０に搭載しても良い。
【００３０】
＜固体撮像装置＞
図３は、本発明のいずれかの実施形態に係る固体撮像装置であるイメージセンサーチップの構成例を示すブロック図である。図３に示すように、イメージセンサーチップ２０は、画素部３０と、読み出し回路部４０と、制御回路部５０とを含み、さらに、キャパシター６１〜６４を含んでも良い。
【００３１】
画素部３０において、複数の画素にそれぞれの受光素子（例えば、フォトダイオード）が配置されている。読み出し回路部４０は、画素部３０から出力される信号電荷を信号電圧に変換して画素情報を読み出す。制御回路部５０は、読み出し回路部４０の出力電圧に基づいて画素信号を生成するための制御を行う。例えば、制御回路部５０は、相関二重サンプリング（ＣＤＳ：correlated double sampling）回路５１と、出力回路５２と、ロジック回路５３とを含んでいる。
【００３２】
相関二重サンプリング回路５１は、読み出し回路部４０の出力電圧を相関二重サンプリング処理する。即ち、相関二重サンプリング回路５１は、リセット直後の電圧と露光後の電圧とをサンプリングし、それらの差分処理を行うことにより、リセット雑音をキャンセルして、光の強度に応じた出力電圧を生成する。出力回路５２は、相関二重サンプリング回路５１の出力電圧に基づいて画素信号を生成して出力する。ロジック回路５３には、図２に示すシステムオンチップ１７から制御信号及びクロック信号等が供給される。
【００３３】
キャパシター６１は、イメージセンサーチップ２０の第１の領域ＡＲ１に配置された高電位側の電源電位の配線と低電位側の電源電位の配線との間に接続されて、電源電圧を安定化する。また、キャパシター６２〜６４は、イメージセンサーチップ２０の第２の領域ＡＲ２に配置された高電位側の電源電位の配線と低電位側の電源電位の配線との間に接続されて、電源電圧を安定化する。
【００３４】
＜画素部及び読み出し回路部＞
図４は、１画素分の画素部及び読み出し回路部の等価回路を示す回路図である。図３に示す画素部３０の１つの画素には、光電変換機能を有する受光素子として、例えば、フォトダイオードＰＤが配置されている。フォトダイオードＰＤは、入射した光の強度に応じた信号電荷を生成して蓄積する。
【００３５】
フォトダイオードＰＤから信号電荷を読み出すために、図３に示す読み出し回路部４０は、前段転送ゲートＴＧ１と、電荷保持容量Ｃ１と、後段転送ゲートＴＧ２と、電荷保持容量Ｃ２とを含んでいる。さらに、読み出し回路部４０は、読み出し用バッファーアンプを構成するトランジスター（本願においては、バッファートランジスターともいう）ＱＮ１と、リセットトランジスターＱＮ２と、選択トランジスターＱＮ３とを含んでいる。なお、ラインセンサーにおいて、読み出し回路部４０の最終段にアナログシフトレジスターが設けられる場合には、選択トランジスターＱＮ３をアナログシフトレジスターに含めることができる。
【００３６】
ここで、電荷保持容量Ｃ１は、Ｐ型半導体層で構成されたアノードと、Ｐ型半導体層に配置されたＮ型の電荷保持領域ＣＨで構成されたカソードとを有するストレージダイオードで構成される。また、電荷保持容量Ｃ２は、Ｐ型半導体層と、Ｐ型半導体層に配置されたＮ型の浮遊拡散領域（フローティングディフュージョン）ＦＤとで構成される。
【００３７】
前段転送ゲートＴＧ１は、フォトダイオードＰＤのカソードとストレージダイオードのカソードとをソース及びドレインとするＮチャネルＭＯＳトランジスターの一部を構成する。また、後段転送ゲートＴＧ２は、ストレージダイオードのカソードと浮遊拡散領域ＦＤとをソース及びドレインとするＮチャネルＭＯＳトランジスターの一部を構成する。
【００３８】
フォトダイオードＰＤ、前段転送ゲートＴＧ１、及び、後段転送ゲートＴＧ２は、低電位側の電源電位ＶＳＳの配線とバッファートランジスターＱＮ１のゲート電極との間に直列に接続されている。また、バッファートランジスターＱＮ１のドレインは、高電位側の電源電位ＶＤＤの配線に接続されている。以下においては、電源電位ＶＳＳが接地電位０Ｖであるものとする。
【００３９】
リセットトランジスターＱＮ２は、電源電位ＶＤＤの配線に接続されたドレインと、バッファートランジスターＱＮ１のゲート電極に接続されたソースと、リセット信号ＲＳＴが供給されるゲート電極とを有している。また、選択トランジスターＱＮ３は、バッファートランジスターＱＮ１のソースに接続されたドレインと、読み出し回路部４０の出力端子に接続されたソースと、選択信号ＳＥＬが供給されるゲート電極とを有している。
【００４０】
前段転送ゲートＴＧ１は、制御信号Ｔｘ１がハイレベルに活性化されたときに、フォトダイオードＰＤに蓄積された信号電荷を電荷保持容量Ｃ１に転送する。電荷保持容量Ｃ１は、前段転送ゲートＴＧ１によって転送された信号電荷を保持する。制御信号Ｔｘ１がローレベルに非活性化された後に、制御信号Ｔｘ２がハイレベルに活性化される。
【００４１】
後段転送ゲートＴＧ２は、制御信号Ｔｘ２がハイレベルに活性化されたときに、電荷保持容量Ｃ１に保持された信号電荷を電荷保持容量Ｃ２に転送する。電荷保持容量Ｃ２は、後段転送ゲートＴＧ２によって転送された信号電荷を保持し、信号電荷を信号電圧に変換する。
【００４２】
リセットトランジスターＱＮ２は、リセット信号ＲＳＴがハイレベルに活性化されたときに、バッファートランジスターＱＮ１のゲート電位を初期状態の電位（例えば、電源電位ＶＤＤ）にリセットする。リセットが解除されると、バッファートランジスターＱＮ１は、電荷保持容量Ｃ２の両端間の信号電圧に応じた出力電圧をソースから出力する。
【００４３】
選択トランジスターＱＮ３は、選択信号ＳＥＬがハイレベルに活性化されたときに、バッファートランジスターＱＮ１の出力電圧を選択する。それにより、バッファートランジスターＱＮ１の出力電圧が、選択トランジスターＱＮ３を介して読み出し回路部４０の出力端子に出力されて出力電圧Ｖｓとなる。
【００４４】
ここで、図４に示すフォトダイオードＰＤ等の受光素子と電荷保持容量Ｃ２との間における電荷の転送を１つの転送ゲートで制御しても良く、その場合には、前段転送ゲートＴＧ１及び後段転送ゲートＴＧ２の内の一方と、電荷保持容量Ｃ１とが省略される。以下においては、一例として、受光素子と電荷保持容量Ｃ２との間における電荷の転送を１つの転送ゲートで制御する場合について説明する。
【００４５】
＜第１の実施形態＞
図５は、本発明の第１の実施形態に係る固体撮像装置の一部の平面図であり、図６は、図５に示すVI−VIにおける断面図である。図５及び図６に示すように、この固体撮像装置は、Ｐ型の半導体基板１００と、半導体基板１００に配置されたＮ型半導体層であるＮウェル（Ｎ−−）１１０と、Ｎウェル１１０に配置された第１のＰ型半導体層であるＰウェル（Ｐ−）１２０とを備えている。
【００４６】
それにより、トリプルウェル構造が構成されて、Ｎウェル１１０が、Ｐウェル１２０の側面及び底面を囲んでいる。ここで、半導体基板１００のＰ型領域（Ｐ−）は、Ｎウェル１１０を平面視で囲む第２のＰ型半導体層に相当する。なお、本願において、「平面視」とは、半導体基板１００の主面に垂直な方向から各部を透視することをいう。
【００４７】
さらに、固体撮像装置は、Ｐウェル１２０に配置された複数のＮ型の不純物領域（Ｎ−−）１３１及び複数の浮遊拡散領域（Ｎ＋）１３２を備えている。図５には、一例として、４つのＮ型の不純物領域１３１と、４つの浮遊拡散領域１３２とが示されている。複数のＮ型の不純物領域１３１は、Ｐウェル１２０と共に複数の光電変換領域を構成する。即ち、各々のフォトダイオードＰＤは、Ｐウェル１２０で構成されたアノードと、Ｎ型の不純物領域１３１で構成されたカソードとを有している。
【００４８】
図６に示すように、Ｎ型の不純物領域１３１において、浮遊拡散領域１３２に近い一部の領域に、周囲よりも比較的高い不純物濃度を有するＮ型の不純物領域（Ｎ−）１３１ａが配置されても良い。また、Ｎ型の不純物領域１３１の上部に、高濃度のＰ型の不純物領域（ピニング層）１４１が配置されても良い。ピニング層を設ける場合には、Ｎ型の不純物領域１３１において発生する暗電流を低減することができる。
【００４９】
また、固体撮像装置は、半導体基板１００におけるフォトダイオードＰＤと浮遊拡散領域１３２との間の領域上にゲート絶縁膜を介して配置されたゲート電極１５０を有する転送ゲートＴＧを備えている。ゲート電極１５０は、例えば、不純物がドープされて導電性を有するポリシリコン等で構成され、Ｎ型の不純物領域１３１及び浮遊拡散領域１３２の一部に平面視で重なっても良い。
【００５０】
さらに、固体撮像装置は、半導体基板１００上に配置された層間絶縁膜１６０と、層間絶縁膜１６０のコンタクトホール内に配置されたコンタクトプラグ１７１〜１７３と、層間絶縁膜１６０上に配置された配線層の配線１８１〜１８３とを備えている。なお、必要に応じて層間絶縁膜及び配線層を２層以上としても良い。また、いずれかの層間絶縁膜上に、フォトダイオードＰＤの周囲のＰウェル１２０を遮光する遮光膜を配置しても良い。この遮光膜は、Ｐウェル１２０の周囲のＮウェル１１０まで遮光しても良い。また、遮光膜は、金属層で形成されることが好ましい。
【００５１】
層間絶縁膜１６０は、例えば、ＢＰＳＧ（Boron Phosphorus Silicon Glass）又はシリコン酸化膜（ＳｉＯ２）等で構成される。コンタクトプラグ１７１〜１７３は、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）、又は、銅（Ｃｕ）等を含んでいる。配線１８１〜１８３は、例えば、アルミニウム（Ａｌ）又は銅（Ｃｕ）等を含んでいる。
【００５２】
半導体基板１００のＰ型領域には、平面視でＮウェル１１０の周囲に沿って、Ｐ型のコンタクト領域（Ｐ＋）１００ａが配置されている。コンタクト領域１００ａは、コンタクトプラグ１７１及び配線１８１を介して、電源電位ＶＳＳの配線に電気的に接続されている。それにより、半導体基板１００のＰ型領域に電源電位ＶＳＳが供給される。
【００５３】
Ｎウェル１１０には、平面視でＰウェル１２０の周囲に沿って、Ｎ型のコンタクト領域（Ｎ＋）１１０ａが配置されている。コンタクト領域１１０ａは、コンタクトプラグ１７２及び配線１８２を介して、電源電位ＶＤＤの配線に電気的に接続されている。それにより、Ｎウェル１１０に電源電位ＶＤＤが供給される。
【００５４】
浮遊拡散領域１３２には、高濃度のＮ型のコンタクト領域１３２ａが配置されている。コンタクト領域１３２ａは、コンタクトプラグ１７３及び配線１８３を介して、図４に示すバッファートランジスターＱＮ１のゲート電極に接続されている。転送ゲートＴＧによってフォトダイオードＰＤのカソードから浮遊拡散領域１３２に転送された信号電荷に基づいて、バッファートランジスターＱＮ１が出力電圧を生成する。
【００５５】
一般に、フォトダイオードＰＤに光が照射される際には、フォトダイオードＰＤ以外の領域（周辺領域）にも光が照射されて、周辺領域において正のキャリア（図６の＋印）及び負のキャリア（図６の−印）が発生する。Ｐ型の半導体基板１００の周辺領域で発生した負のキャリア（電子）は、フォトダイオードＰＤのアノード領域に流入して、フォトダイオード本来の光電変換特性に影響を及ぼすおそれがある。その結果、フォトダイオードＰＤの光電変換特性のばらつきが大きくなり、又は、外乱ノイズ耐性が低下する。
【００５６】
それに対し、本実施形態によれば、複数の光電変換領域を構成するＰウェル１２０の側面及び底面を囲むようにＮウェル１１０が設けられているので、Ｐウェル１２０が、Ｎウェル１１０によって半導体基板１００のＰ型領域から分離される。それにより、半導体基板１００のＰ型領域に光が照射されて発生したキャリアが光電変換領域に流入することを抑制して、光電変換特性のばらつきを低減し、又は、外乱ノイズ耐性を向上させることができる。
【００５７】
また、本実施形態に係る固体撮像装置は、Ｎウェル１１０に高電位側の電源電位ＶＤＤを供給する配線１８２を備えている。それにより、周辺領域に光が照射されて発生した負のキャリア（電子）がＮウェル１１０に捕獲されるので、光電変換領域へのキャリアの流入をさらに抑制することができる。
【００５８】
さらに、本実施形態においては、Ｎウェル１１０が、主面（図中の上面）からの深さに応じて低くなる不純物濃度を有している。そのような濃度分布は、通常の半導体製造プロセスを利用して容易に実現できるので、固体撮像装置のコストを削減したり、製造プロセスを周辺回路と共通化したりすることが可能である。例えば、Ｎウェル１１０は、５×１０１４〜５×１０１５ａｔｏｍｓ／ｃｍ３程度の不純物濃度を有している。
【００５９】
＜製造方法１＞
次に、図５及び図６に示す固体撮像装置の製造方法について説明する。
図７〜図１２は、本発明の第１の実施形態に係る固体撮像装置の製造方法を説明するための工程断面図である。まず、Ｐ型の半導体基板１００が準備される。半導体基板１００としては、例えば、ボロン（Ｂ）等のＰ型の不純物を含むシリコン（Ｓｉ）基板が用いられる。
【００６０】
次に、図７に示すように、半導体基板１００にＮ型半導体層であるＮウェル（Ｎ−−）１１０が形成される。例えば、半導体基板１００の主面に、イオン注入時の透過膜となる熱酸化膜が形成される。その後、フォトリソグラフィー法によって形成されたフォトレジストをマスクとして、半導体基板１００の一部の領域に燐（Ｐ）若しくは砒素（Ａｓ）等のＮ型の不純物イオンを注入し、熱処理を施して不純物を拡散させることにより、半導体基板１００にＮウェル１１０が形成される。
【００６１】
次に、図８に示すように、Ｎウェル１１０にＰ型半導体層であるＰウェル（Ｐ−）１２０が形成される。それにより、トリプルウェル構造が構成されて、Ｎウェル１１０がＰウェル１２０の側面及び底面を囲むようになる。例えば、フォトリソグラフィー法によって形成されたフォトレジストをマスクとして、Ｎウェル１１０の一部の領域にボロン（Ｂ）等のＰ型の不純物イオンを注入し、熱処理を施して不純物を拡散させることにより、Ｎウェル１１０にＰウェル１２０が形成される。
【００６２】
次に、フォトレジストが除去され、Ｐウェル１２０に、Ｐウェル１２０と共に複数の光電変換領域を構成する複数のＮ型の不純物領域１３１が形成される。例えば、図９に示すように、Ｎウェル１１０及びＰウェル１２０が形成された半導体基板１００上に、フォトリソグラフィー技術によってフォトレジストＰＨ１が形成される。フォトレジストＰＨ１は、フォトダイオードが形成される領域に開口を有している。
【００６３】
フォトレジストＰＨ１をマスクとして、Ｐウェル１２０の一部の領域にＮ型の不純物イオン（Ｎ−−）を注入して不純物を拡散させることにより、フォトダイオードのカソードを構成するＮ型の不純物領域（Ｎ−−）１３１がＰウェル１２０に形成される。さらに、図６に示すＮ型の不純物領域（Ｎ−）１３１ａ又は高濃度のＰ型の不純物領域（ピニング層）１４１が形成されても良い。
【００６４】
次に、図１０に示すように、フォトレジストＰＨ１が除去され、Ｎ型の不純物領域１３１等が形成された半導体基板１００上に、フォトリソグラフィー技術によってフォトレジストＰＨ２が形成される。フォトレジストＰＨ２は、浮遊拡散領域１３２が形成される領域に開口を有している。
【００６５】
フォトレジストＰＨ２をマスクとして、半導体基板１００の一部の領域にＮ型の不純物イオン（Ｎ＋）を注入することにより、浮遊拡散領域（Ｎ＋）１３２がＰウェル１２０に形成される。
【００６６】
次に、フォトレジストＰＨ２が除去され、イオン注入時の透過膜として用いられた熱酸化膜が剥離された後、半導体基板１００上に絶縁膜及びポリシリコン膜が順に形成される。さらに、フォトリソグラフィー法によって形成されたフォトレジストをマスクとして、ポリシリコン膜のパターニングが行われる。絶縁膜は、パターニングしなくても良い。
【００６７】
それにより、図１１に示すように、転送ゲートＴＧのゲート電極１５０が、半導体基板１００上に絶縁膜を介して形成される。その際に、ゲート電極１５０がＮ型の不純物領域１３１及び浮遊拡散領域１３２の一部に平面視で重なるように、相互の位置が調整されても良い。同様に、半導体基板１００の他の領域においては、バッファートランジスターＱＮ１及びリセットトランジスターＱＮ２（図４）等を含む複数のＭＯＳトランジスターのゲート電極が形成される。
【００６８】
次に、フォトリソグラフィー法によって形成されたフォトレジストをマスクとして、半導体基板１００の一部の領域にＮ型の不純物イオン（Ｎ＋）を注入することにより、図１２に示すように、Ｎ型のコンタクト領域（Ｎ＋）１１０ａがＮウェル１１０に形成される。同様に、半導体基板１００の他の領域においては、バッファートランジスターＱＮ１及びリセットトランジスターＱＮ２（図４）等を含む複数のＮチャネルＭＯＳトランジスターのソース及びドレインとなるＮ型の不純物領域が形成される。
【００６９】
次に、フォトレジストが除去され、新たにフォトリソグラフィー法によって形成されたフォトレジストをマスクとして、半導体基板１００の一部の領域にＰ型の不純物イオンを注入することにより、図１２に示すように、Ｐ型のコンタクト領域（Ｐ＋）１００ａが半導体基板１００のＰ型領域（Ｐ−）に形成される。同様に、半導体基板１００の他の領域においては、複数のＰチャネルＭＯＳトランジスターのソース及びドレインとなるＰ型の不純物領域が形成される。
【００７０】
次に、フォトレジストが除去され、図６に示すように、ゲート電極１５０等が形成された半導体基板１００上に、複数のコンタクトホールを有する層間絶縁膜１６０が形成される。さらに、層間絶縁膜１６０の一部上にフォトレジストが形成され、層間絶縁膜１６０及びフォトレジストをマスクとして、浮遊拡散領域１３２の一部の領域にＮ型の不純物イオンを注入することにより、高濃度のＮ型のコンタクト領域１３２ａが形成される。
【００７１】
次に、コンタクト領域１００ａ、１１０ａ、及び、１３２ａに電気的に接続されるコンタクトプラグ１７１〜１７３が、層間絶縁膜１６０のコンタクトホール内に形成される。さらに、コンタクトプラグ１７１〜１７３に電気的に接続される配線１８１〜１８３が、層間絶縁膜１６０上に形成される。なお、必要に応じて層間絶縁膜及び配線層を２層以上としても良い。
【００７２】
本実施形態によれば、Ｐ型の半導体基板１００にＮウェル１１０を形成し、Ｎウェル１１０にＰウェル１２０を形成することにより、複数の光電変換領域を構成するＰウェル１２０が、Ｎウェル１１０によって半導体基板１００のＰ型領域から分離される。それにより、半導体基板１００のＰ型領域に光が照射されて発生したキャリアが光電変換領域に流入することを抑制して、光電変換特性のばらつきを低減し、又は、外乱ノイズ耐性を向上させた固体撮像装置を提供することができる。
【００７３】
また、半導体基板１００にＮウェル１１０を形成する工程は、通常の半導体製造プロセスに含まれているので、固体撮像装置のコストを削減したり、製造プロセスを周辺回路と共通化したりすることが可能である。
【００７４】
＜第２の実施形態＞
図１３は、本発明の第２の実施形態に係る固体撮像装置の一部の平面図であり、図１４は、図１３に示すXIV−XIVにおける断面図である。図１３及び図１４に示すように、この固体撮像装置は、Ｐ型の半導体基板１００と、半導体基板１００に配置されたＮ型の埋め込み層（Ｎ＋）１１１とを備えている。
【００７５】
また、固体撮像装置は、埋め込み層１１１が配置された半導体基板１００上にエピタキシャル成長法によって配置されたＰ型のエピタキシャル層１０１と、エピタキシャル層１０１に配置されたＮ型のプラグ拡散層（Ｎ）１１２とを備えている。プラグ拡散層１１２は、埋め込み層１１１に達しており、複数の光電変換領域の周囲を囲んでいる。
【００７６】
プラグ拡散層１１２によって、Ｐ型のエピタキシャル層１０１が、第１のＰ型半導体層（Ｐ−）１２１と第２のＰ型半導体層（Ｐ−）１２２とに分離される。ここで、埋め込み層１１１及びプラグ拡散層１１２は、第１のＰ型半導体層１２１の側面及び底面を囲むＮ型半導体層に相当する。また、第２のＰ型半導体層１２２は、Ｎ型半導体層を平面視で囲んでいる。
【００７７】
さらに、固体撮像装置は、第１のＰ型半導体層１２１に配置された複数のＮ型の不純物領域（Ｎ−−）１３１及び複数の浮遊拡散領域（Ｎ＋）１３２を備えている。図１３には、一例として、４つのＮ型の不純物領域１３１と、４つの浮遊拡散領域１３２とが示されている。複数のＮ型の不純物領域１３１は、第１のＰ型半導体層１２１と共に複数の光電変換領域を構成する。即ち、各々のフォトダイオードＰＤは、第１のＰ型半導体層１２１で構成されたアノードと、Ｎ型の不純物領域１３１で構成されたカソードとを有している。
【００７８】
図１４に示すように、Ｎ型の不純物領域１３１において、浮遊拡散領域１３２に近い一部の領域に、周囲よりも比較的高い不純物濃度を有するＮ型の不純物領域（Ｎ−）１３１ａが配置されても良い。また、Ｎ型の不純物領域１３１の上部に、高濃度のＰ型の不純物領域（ピニング層）１４１が配置されても良い。ピニング層を設ける場合には、Ｎ型の不純物領域１３１において発生する暗電流を低減することができる。
【００７９】
また、固体撮像装置は、エピタキシャル層１０１におけるフォトダイオードＰＤと浮遊拡散領域１３２との間の領域上にゲート絶縁膜を介して配置されたゲート電極１５０を有する転送ゲートＴＧを備えている。ゲート電極１５０は、例えば、不純物がドープされて導電性を有するポリシリコン等で構成され、Ｎ型の不純物領域１３１及び浮遊拡散領域１３２の一部に平面視で重なっても良い。
【００８０】
さらに、固体撮像装置は、エピタキシャル層１０１上に配置された層間絶縁膜１６０と、層間絶縁膜１６０のコンタクトホール内に配置されたコンタクトプラグ１７１〜１７３と、層間絶縁膜１６０上に配置された配線層の配線１８１〜１８３とを備えている。なお、必要に応じて層間絶縁膜及び配線層を２層以上としても良い。また、いずれかの層間絶縁膜上に、フォトダイオードＰＤの周囲の第１のＰ型半導体層１２１を遮光する遮光膜を配置しても良い。この遮光膜は、第１のＰ型半導体層１２１の周囲のプラグ拡散層１１２まで遮光しても良い。また、遮光膜は、金属層で形成されることが好ましい。
【００８１】
第２のＰ型半導体層１２２には、平面視でプラグ拡散層１１２の周囲に沿って、Ｐ型のコンタクト領域（Ｐ＋）１２２ａが配置されている。コンタクト領域１２２ａは、コンタクトプラグ１７１及び配線１８１を介して、電源電位ＶＳＳの配線に電気的に接続されている。それにより、第２のＰ型半導体層１２２及び半導体基板１００のＰ型領域（Ｐ−）に電源電位ＶＳＳが供給される。
【００８２】
プラグ拡散層１１２には、平面視で第１のＰ型半導体層１２１の周囲に沿って、Ｎ型のコンタクト領域（Ｎ＋）１１２ａが配置されている。コンタクト領域１１２ａは、コンタクトプラグ１７２及び配線１８２を介して、電源電位ＶＤＤの配線に電気的に接続されている。それにより、プラグ拡散層１１２及び埋め込み層１１１に電源電位ＶＤＤが供給される。
【００８３】
浮遊拡散領域１３２には、高濃度のＮ型のコンタクト領域１３２ａが配置されている。コンタクト領域１３２ａは、コンタクトプラグ１７３及び配線１８３を介して、図４に示すバッファートランジスターＱＮ１のゲート電極に接続されている。転送ゲートＴＧによってフォトダイオードＰＤのカソードから浮遊拡散領域１３２に転送された信号電荷に基づいて、バッファートランジスターＱＮ１が出力電圧を生成する。
【００８４】
本実施形態によれば、複数の光電変換領域を構成する第１のＰ型半導体層１２１の側面及び底面を囲むように埋め込み層１１１及びプラグ拡散層１１２が設けられているので、第１のＰ型半導体層１２１が、埋め込み層１１１及びプラグ拡散層１１２によって第２のＰ型半導体層１２２から分離される。それにより、第２のＰ型半導体層１２２に光が照射されて発生したキャリアが光電変換領域に流入することを抑制して、光電変換特性のばらつきを低減し、又は、外乱ノイズ耐性を向上させることができる。
【００８５】
また、本実施形態に係る固体撮像装置は、プラグ拡散層１１２に高電位側の電源電位ＶＤＤを供給する配線１８２を備えている。それにより、周辺領域に光が照射されて発生した負のキャリア（電子）がプラグ拡散層１１２又は埋め込み層１１１に捕獲されるので、光電変換領域へのキャリアの流入をさらに抑制することができる。
【００８６】
さらに、本実施形態においては、プラグ拡散層１１２が、第１のＰ型半導体層１２１の側面を囲む領域において第１の不純物濃度を有し、埋め込み層１１１が、第１のＰ型半導体層１２１の底面を囲む領域において第１の不純物濃度よりも高い第２の不純物濃度を有している。それにより、複数の光電変換領域を構成する第１のＰ型半導体層１２１の底面を囲む埋め込み層１１１のポテンシャルを高めて、周辺領域に光が照射されて発生した負のキャリア（電子）を捕獲し易くすることができる。
【００８７】
例えば、プラグ拡散層１１２は、１×１０１７〜１×１０１８ａｔｏｍｓ／ｃｍ３程度の不純物濃度を有し、埋め込み層１１１は、１×１０１８〜１×１０１９ａｔｏｍｓ／ｃｍ３程度の不純物濃度を有している。その場合には、プラグ拡散層１１２の不純物濃度も通常のＮウェルの不純物濃度よりも高いので、第１のＰ型半導体層１２１の側面を囲むプラグ拡散層１１２においても、周辺領域に光が照射されて発生した負のキャリア（電子）を捕獲し易くすることができる。
【００８８】
＜製造方法２＞
次に、図１３及び図１４に示す固体撮像装置の製造方法について説明する。
図１５〜図２１は、本発明の第２の実施形態に係る固体撮像装置の製造方法を説明するための工程断面図である。まず、Ｐ型の半導体基板１００が準備される。半導体基板１００としては、例えば、ボロン（Ｂ）等のＰ型の不純物を含むシリコン（Ｓｉ）基板が用いられる。
【００８９】
次に、図１５に示すように、半導体基板１００に第１のＮ型半導体層である埋め込み層（Ｎ＋）１１１が形成される。例えば、半導体基板１００の主面に、イオン注入時の透過膜となる熱酸化膜が形成される。その後、フォトリソグラフィー法によって形成されたフォトレジストをマスクとして、半導体基板１００の一部の領域に燐（Ｐ）若しくは砒素（Ａｓ）等のＮ型の不純物イオンを注入して熱拡散することにより、半導体基板１００に埋め込み層１１１が形成される。
【００９０】
次に、フォトレジストが除去され、図１６に示すように、埋め込み層１１１が形成された半導体基板１００上に、エピタキシャル成長法によってＰ型半導体層であるエピタキシャル層（Ｐ−）１０１が形成される。例えば、シリコン基板上にシリコン層をエピタキシャル成長させる際に、ボロン（Ｂ）等のＰ型不純物のガスを混合させることにより、所望の導電率（比抵抗）を有するＰ型のエピタキシャル層１０１を形成することができる。
【００９１】
次に、図１７に示すように、エピタキシャル層１０１に、第２のＮ型半導体層であるプラグ拡散層１１２が、埋め込み層１１１に達して、複数の光電変換領域が形成される領域の周囲を囲むように形成される。それにより、Ｐ型のエピタキシャル層１０１が第１のＰ型半導体層１２１と第２のＰ型半導体層１２２とに分離されて、埋め込み層１１１及びプラグ拡散層１１２が第１のＰ型半導体層１２１の側面及び底面を囲むようになる。
【００９２】
例えば、フォトリソグラフィー法によって形成されたフォトレジストをマスクとして、エピタキシャル層１０１の一部の領域に、燐（Ｐ）若しくは砒素（Ａｓ）等のＮ型の不純物イオンが注入される。さらに、熱によってＮ型の不純物を拡散させることにより、Ｎ型の不純物が埋め込み層１１１に到達して、埋め込み層１１１に達するプラグ拡散層１１２が形成される。その際に、埋め込み層１１１の一部が、不純物の熱拡散によってエピタキシャル層１０１に延在しても良い。
【００９３】
次に、フォトレジストが除去され、第１のＰ型半導体層１２１に、第１のＰ型半導体層１２１と共に複数の光電変換領域を構成する複数のＮ型の不純物領域１３１が形成される。例えば、図１８に示すように、プラグ拡散層１１２が形成されたエピタキシャル層１０１上に、フォトリソグラフィー技術によってフォトレジストＰＨ１が形成される。フォトレジストＰＨ１は、フォトダイオードが形成される領域に開口を有している。
【００９４】
フォトレジストＰＨ１をマスクとして、第１のＰ型半導体層１２１の一部の領域にＮ型の不純物イオン（Ｎ−−）を注入して不純物を拡散させることにより、フォトダイオードのカソードを構成するＮ型の不純物領域（Ｎ−−）１３１が第１のＰ型半導体層１２１に形成される。さらに、図１４に示すＮ型の不純物領域（Ｎ−）１３１ａ又は高濃度のＰ型の不純物領域（ピニング層）１４１が形成されても良い。
【００９５】
次に、図１９に示すように、フォトレジストＰＨ１が除去され、Ｎ型の不純物領域１３１等が形成されたエピタキシャル層１０１上に、フォトリソグラフィー技術によってフォトレジストＰＨ２が形成される。フォトレジストＰＨ２は、浮遊拡散領域１３２が形成される領域に開口を有している。
【００９６】
フォトレジストＰＨ２をマスクとして、エピタキシャル層１０１の一部の領域にＮ型の不純物イオン（Ｎ＋）を注入することにより、浮遊拡散領域（Ｎ＋）１３２が第１のＰ型半導体層１２１に形成される。
【００９７】
次に、フォトレジストＰＨ２が除去され、イオン注入時の透過膜として用いられた熱酸化膜が剥離された後、エピタキシャル層１０１上に絶縁膜及びポリシリコン膜が順に形成される。さらに、フォトリソグラフィー法によって形成されたフォトレジストをマスクとして、ポリシリコン膜のパターニングが行われる。絶縁膜は、パターニングしなくても良い。
【００９８】
それにより、図２０に示すように、転送ゲートＴＧのゲート電極１５０が、エピタキシャル層１０１上に絶縁膜を介して形成される。その際に、ゲート電極１５０がＮ型の不純物領域１３１及び浮遊拡散領域１３２の一部に平面視で重なるように、相互の位置が調整されても良い。同様に、エピタキシャル層１０１の他の領域においては、バッファートランジスターＱＮ１及びリセットトランジスターＱＮ２（図４）等を含む複数のＭＯＳトランジスターのゲート電極が形成される。
【００９９】
次に、フォトリソグラフィー法によって形成されたフォトレジストをマスクとして、エピタキシャル層１０１の一部の領域にＮ型の不純物イオン（Ｎ＋）を注入することにより、図２１に示すように、Ｎ型のコンタクト領域（Ｎ＋）１１２ａがプラグ拡散層１１２に形成される。同様に、エピタキシャル層１０１の他の領域においては、バッファートランジスターＱＮ１及びリセットトランジスターＱＮ２（図４）等を含む複数のＮチャネルＭＯＳトランジスターのソース及びドレインとなるＮ型の不純物領域が形成される。
【０１００】
次に、フォトレジストが除去され、新たにフォトリソグラフィー法によって形成されたフォトレジストをマスクとして、第２のＰ型半導体層１２２の一部の領域にＰ型の不純物イオンを注入することにより、図２１に示すように、Ｐ型のコンタクト領域（Ｐ＋）１２２ａが第２のＰ型半導体層１２２に形成される。同様に、エピタキシャル層１０１の他の領域においては、複数のＰチャネルＭＯＳトランジスターのソース及びドレインとなるＰ型の不純物領域が形成される。
【０１０１】
次に、フォトレジストが除去され、図１４に示すように、ゲート電極１５０等が形成されたエピタキシャル層１０１上に、複数のコンタクトホールを有する層間絶縁膜１６０が形成される。さらに、層間絶縁膜１６０の一部上にフォトレジストが形成され、層間絶縁膜１６０及びフォトレジストをマスクとして、浮遊拡散領域１３２の一部の領域にＮ型の不純物イオンを注入することにより、高濃度のＮ型のコンタクト領域１３２ａが形成される。
【０１０２】
次に、コンタクト領域１２２ａ、１１２ａ、及び、１３２ａに電気的に接続されるコンタクトプラグ１７１〜１７３が、層間絶縁膜１６０のコンタクトホール内に形成される。さらに、コンタクトプラグ１７１〜１７３に電気的に接続される配線１８１〜１８３が、層間絶縁膜１６０上に形成される。なお、必要に応じて層間絶縁膜及び配線層を２層以上としても良い。
【０１０３】
本実施形態によれば、Ｎ型の埋め込み層１１１が形成されたＰ型の半導体基板１００上にＰ型のエピタキシャル層１０１を形成し、エピタキシャル層１０１に、埋め込み層１１１に達するＮ型のプラグ拡散層１１２を形成することにより、複数の光電変換領域を構成する第１のＰ型半導体層１２１が、埋め込み層１１１及びプラグ拡散層１１２によって第２のＰ型半導体層１２２から分離される。それにより、第２のＰ型半導体層１２２に光が照射されて発生したキャリアが光電変換領域に流入することを抑制して、光電変換特性のばらつきを低減し、又は、外乱ノイズ耐性を向上させた固体撮像装置を提供することができる。
【０１０４】
また、半導体基板１００上にエピタキシャル層１０１を形成するのに先立って、半導体基板１００に高い不純物濃度を有する埋め込み層１１１を形成することが可能である。それにより、複数の光電変換領域を構成する第１のＰ型半導体層１２１の底面を囲む埋め込み層１１１のポテンシャルを高めて、周辺領域に光が照射されて発生した負のキャリア（電子）を捕獲し易くすることができる。
【０１０５】
以上の実施形態において説明したように、光電変換特性のばらつきを低減し、又は、外乱ノイズ耐性を向上させた固体撮像装置を用いることにより、被写体を撮像して得られる画像データの画質が改善された電子機器を提供することができる。
【０１０６】
また、以上の実施形態に係る固体撮像装置は、スキャナー装置以外にも、例えば、ドライブレコーダー、デジタルムービー、デジタルスチルカメラ、携帯電話機等の移動端末、テレビ電話、防犯用テレビモニター、測定機器、及び、医療機器等のように、被写体を撮像して画像データを生成する電子機器において用いることができる。
【０１０７】
以上の実施形態においては、Ｐ型半導体層にＮ型の不純物領域等を形成する場合について説明したが、本発明は、以上説明した実施形態に限定されるものではない。例えば、本発明は、Ｎ型半導体層にＰ型の不純物領域等を形成する場合に適用することも可能である。このように、当該技術分野において通常の知識を有する者に従って、本発明の技術的思想内で多くの変形が可能である。
【符号の説明】
【０１０８】
１…原稿、１０…ＣＩＳモジュール、１１…ライトガイド、１２…レンズアレイ、１３…イメージセンサー、１４…光源、１５…フレキシブル配線、１６…メイン基板、１７…システムオンチップ、１８…アナログフロントエンド、１９…電源回路、２０…イメージセンサーチップ、３０…画素部、４０…読み出し回路部、５０…制御回路部、５１…相関二重サンプリング回路、５２…出力回路、５３…ロジック回路、６１〜６４…キャパシター、１００…半導体基板、１００ａ、１１０ａ、１１２ａ、１２２ａ、１３２ａ…コンタクト領域、１０１…エピタキシャル層、１１０…Ｎウェル、１１１…埋め込み層、１１２…プラグ拡散層、１２０…Ｐウェル、１２１…第１のＰ型半導体層、１２２…第２のＰ型半導体層、１３１、１３１ａ…Ｎ型の不純物領域、１３２、ＦＤ…浮遊拡散領域、１４１…Ｐ型の不純物領域（ピニング層）、１５０…ゲート電極、１６０…層間絶縁膜、１７１〜１７３…コンタクトプラグ、１８１〜１８３…配線、ＰＤ…フォトダイオード、ＣＨ…電荷保持領域、ＴＧ１…前段転送ゲート、ＴＧ２…後段転送ゲート、ＴＧ…転送ゲート、ＱＮ１…バッファートランジスター、ＱＮ２…リセットトランジスター、ＱＮ３…選択トランジスター、Ｃ１、Ｃ２…電荷保持容量、ＰＨ１…フォトレジスト、ＰＨ２…フォトレジスト
【図１】
2018067615.tif 000003
【図２】
2018067615.tif 000004
【図３】
2018067615.tif 000005
【図４】
2018067615.tif 000006
【図５】
2018067615.tif 000007
【図６】
2018067615.tif 000008
【図７】
2018067615.tif 000009
【図８】
2018067615.tif 000010
【図９】
2018067615.tif 000011
【図１０】
2018067615.tif 000012
【図１１】
2018067615.tif 000013
【図１２】
2018067615.tif 000014
【図１３】
2018067615.tif 000015
【図１４】
2018067615.tif 000016
【図１５】
2018067615.tif 000017
【図１６】
2018067615.tif 000018
【図１７】
2018067615.tif 000019
【図１８】
2018067615.tif 000020
【図１９】
2018067615.tif 000021
【図２０】
2018067615.tif 000022
【図２１】
2018067615.tif 000023