(57)【要約】【課題】駆動波形のオン時間比率が比較的大きい場合であっても十分に大きな駆動振幅を提供できる、絶縁ゲート型半導体素子の駆動装置を提供する。【解決手段】本開示にかかる絶縁ゲート型半導体素子駆動装置は、駆動電圧をトランス駆動回路及び駆動トランスを介して絶縁ゲート型半導体素子に印加する絶縁ゲート型半導体素子駆動装置において、前記駆動トランスの２次側両端子間に接続されたコンデンサ及び第１のダイオードの直列回路であって、前記駆動電圧が負のときに前記駆動トランスの２次側電圧に充電電圧を加算可能な電圧方向で前記コンデンサを充電する一方、前記駆動電圧が正のときに前記駆動トランスの２次側電圧に充電電圧を加算してなる駆動電圧を前記絶縁ゲート型半導体素子の絶縁ゲートに印加するように構成された前記直列回路を備える。【選択図】図１
2018007345.tif 000002
【特許請求の範囲】
【請求項１】
駆動電圧をトランス駆動回路及び駆動トランスを介して絶縁ゲート型半導体素子に印加する絶縁ゲート型半導体素子駆動装置において、
前記駆動トランスの２次側両端子間に接続されたコンデンサ及び第１のダイオードの直列回路であって、前記駆動電圧が負のときに前記駆動トランスの２次側電圧に充電電圧を加算可能な電圧方向で前記コンデンサを充電する一方、前記駆動電圧が正のときに前記駆動トランスの２次側電圧に充電電圧を加算してなる駆動電圧を前記絶縁ゲート型半導体素子の絶縁ゲートに印加するように構成された前記直列回路を備える、
絶縁ゲート型半導体素子駆動装置。
【請求項２】
前記駆動電圧が零になったときに、前記コンデンサの充電電圧に基づき、前記絶縁ゲート型半導体素子をオフさせる駆動制御回路をさらに備える、
請求項１記載の絶縁ゲート型半導体素子駆動装置。
【請求項３】
前記駆動制御回路は、
前記駆動トランスの２次側両端子に接続され、負電圧をクリップする第２のダイオードと第１の抵抗との直列回路と、
前記第２のダイオードと前記第１の抵抗との接続点に接続され、前記駆動トランスの２次側端子から前記第１の抵抗を介して印加される電圧が負又は零になることを検出してオンする第１のトランジスタと、
前記コンデンサと前記第１のダイオードの接続点に第２の抵抗を介して接続され、かつ前記第１のトランジスタの出力端子に接続され、前記駆動電圧が零になったときに、前記コンデンサの充電電圧を前記第２の抵抗を介して入力された電圧に基づきオンすることで前記絶縁ゲート型半導体素子をオフさせる第２のトランジスタとを備える、
請求項２記載の絶縁ゲート型半導体素子駆動装置。
【請求項４】
前記コンデンサ及び前記第１のダイオードの接続点と、前記絶縁ゲート型半導体素子の絶縁ゲートとの間に接続され、正の前記駆動電圧を前記絶縁ゲートに印加する第３のダイオードと第３の抵抗との直列回路と、前記絶縁ゲートから電荷を引き抜くための第４のダイオードとの並列回路をさらに備える、
請求項１〜３のうちのいずれか１つに記載の絶縁ゲート型半導体素子駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、絶縁ゲート型半導体素子を駆動トランスを介して駆動する絶縁ゲート型半導体素子駆動装置に関する。
【背景技術】
【０００２】
特許文献１において、従来技術に係る絶縁ゲート型半導体素子の駆動装置が開示されている。当該絶縁ゲート型半導体素子の駆動装置は、絶縁ゲート型半導体素子のゲートソース間に、放電用ＰＮＰトランジスタを挿入した状態で、この放電用ＰＮＰトランジスタがオンしない条件を満たすに十分な高周波の矩形波で駆動トランスを駆動する。次いで、矩形波の遷移するタイミングに駆動トランスの２次側に発生するパルスを、整流器で整流して絶縁ゲート型半導体素子に供給し、このパルスによりゲート容量を充電し、絶縁ゲート型半導体素子をオンさせる。
【０００３】
前記絶縁ゲート型半導体素子の駆動装置において、ゲート容量を充電する電圧は、このパルスの波高値まで安定して充電されるため、絶縁ゲート型半導体素子をＰＷＭ駆動する場合において、オン時間比率が高い条件でも、高い駆動電圧が得られる。また、この矩形波を停止させることで、放電用ＰＮＰトランジスタのベース電位とコレクタ電位を同電位とすることで、放電用ＰＮＰトランジスタをオンさせ、絶縁ゲート型半導体素子のゲート−ソース間を短絡することで、絶縁ゲート型半導体素子をオンさせる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平２−０３９７２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、駆動トランスを用いた、絶縁ゲート型半導体素子の駆動装置において、駆動トランスが直流を伝送できないため駆動トランスの出力電圧の平均値がゼロになる特性により、オン期間の駆動電圧が、駆動波形のオン／オフの時間比に依存して、オフ時間／（オン時間＋オフ時間）倍に減衰し、オン時間比率が比較的大きい場合に、必要な駆動振幅を満たせなくなるという課題があった。
【０００６】
本開示は、駆動波形のオン時間比率が比較的大きい場合であっても十分に大きな駆動振幅を提供できる、絶縁ゲート型半導体素子駆動装置を提供する。
【課題を解決するための手段】
【０００７】
本開示にかかる絶縁ゲート型半導体素子駆動装置は、
駆動電圧をトランス駆動回路及び駆動トランスを介して絶縁ゲート型半導体素子に印加する絶縁ゲート型半導体素子駆動装置において、
前記駆動トランスの２次側両端子間に接続されたコンデンサ及び第１のダイオードの直列回路であって、前記駆動電圧が負のときに前記駆動トランスの２次側電圧に充電電圧を加算可能な電圧方向で前記コンデンサを充電する一方、前記駆動電圧が正のときに前記駆動トランスの２次側電圧に充電電圧を加算してなる駆動電圧を前記絶縁ゲート型半導体素子の絶縁ゲートに印加するように構成された前記直列回路を備える。
【発明の効果】
【０００８】
本開示にかかる絶縁ゲート型半導体素子駆動装置によれば、駆動波形又は駆動電圧のオン時間比率が比較的大きい場合であっても十分に大きな駆動振幅を提供できる。
【図面の簡単な説明】
【０００９】
【図１】実施形態１にかかる絶縁ゲート型半導体素子駆動装置１の構成例を示す回路図
【図２Ａ】図１の絶縁ゲート型半導体素子駆動装置１において駆動電圧Ｖｇｓのデューティ比が比較的大きいときの駆動トランス２０の出力電圧Ｖｔ、コンデンサ３１の充電電圧Ｖｃ、及び絶縁ゲート型半導体素子２の駆動波形を示す波形図
【図２Ｂ】図１の絶縁ゲート型半導体素子駆動装置１において駆動電圧Ｖｇｓのデューティ比が比較的小さいときの駆動トランス２０の出力電圧Ｖｔ、コンデンサ３１の充電電圧Ｖｃ、及び絶縁ゲート型半導体素子２の駆動波形を示す波形図
【図３】図１の絶縁ゲート型半導体素子駆動装置１の動作例を示す、駆動トランス２０の出力電圧Ｖｔ、コンデンサ３１の充電電圧Ｖｃ、トランジスタ５３，５４のオン／オフ状態、及び絶縁ゲート型半導体素子２の駆動電圧Ｖｇｓを示す波形図
【発明を実施するための形態】
【００１０】
以下、適宜図面を参照しながら、実施形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。なお、添付図面および以下の説明は、当業者が本開示を十分に理解するために、提供されるのであって、これらにより特許請求の範囲に記載の主題を限定することは意図されていない。
【００１１】
（実施形態１）
以下、図１〜図３を参照して実施形態１について説明する。
【００１２】
［１−１．構成］
図１は実施形態１にかかる絶縁ゲート型半導体素子駆動装置１の構成例を示す回路図である。図１において、絶縁ゲート型半導体素子駆動装置１は、負荷３に接続された絶縁ゲート型半導体素子２を駆動制御するための駆動装置であって、トランス駆動回路１０と、コンデンサ１３と、駆動トランス２０と、コンデンサ３１と、ダイオード４１，４３と、抵抗４２と、駆動制御回路５０とを備えて構成される。ここで、トランス駆動回路１０は、ＮＰＮトランジスタ１１とＰＮＰトランジスタ１２とが並列に接続されて構成される。駆動トランス２０は、１次側端子Ｔ１，Ｔ２と、２次側端子Ｔ３，Ｔ４とを有する。駆動制御回路５０は、抵抗５１と、ダイオード５２と、ＮＰＮトランジスタ５３，５４と、抵抗５５とを備えて構成される。
【００１３】
図１において、トランス駆動回路１０は、入力されるＰＷＭ信号と電源電圧Ｖｃｃに基づいて駆動出力を生成し、当該駆動出力をコンデンサ１３を介して駆動トランス２０の１次側端子Ｔ１，Ｔ２に出力することで駆動トランス２０を駆動する。一方、駆動トランス２０の２次側端子Ｔ３はコンデンサ３１を介してダイオード３２のカソードに接続され、ダイオード３２のアノードは駆動トランス２０の２次側端子Ｔ４に接続される。また、駆動トランス２０の２次側端子Ｔ３は抵抗５１を介してダイオード５２のカソード及びＮＰＮトランジスタ５３のベースに接続され、ダイオード５２のアノードは駆動トランス２０の２次側端子Ｔ４及びＮＰＮトランジスタ５３のエミッタに接続される。
【００１４】
コンデンサ３１とダイオード３２の接続点Ｐ１は、抵抗５５を介してＮＰＮトランジスタ５３のコレクタ及びＮＰＮトランジスタ５４のベースに接続される。また、接続点Ｐ１はダイオード４３のカソード及びダイオード４１のアノードに接続され、ダイオード４１のアノードは抵抗４２を介して、抵抗４２とダイオード４３の接続点Ｐ２に接続される。さらに、接続点Ｐ２はＮＰＮトランジスタ５４のコレクタ及び絶縁ゲート型半導体素子２のゲートに接続され、ＮＰＮトランジスタ５４のエミッタは駆動トランス２０の２次側端子Ｔ４及び絶縁ゲート型半導体素子２のソースに接続される。なお、負荷３は絶縁ゲート型半導体素子２のソース−ドレイン間に接続される。
【００１５】
なお、ＮＰＮトランジスタ５３，５４は駆動トランス２０の２次側の駆動電圧がが負又は零であることをを検出するために設けられる。抵抗５１，５５はそれぞれＮＰＮトランジスタ５３，５４にベース電流を供給するために設けられる。また、ダイオード５２は負電圧をクリップするために設けられる。
【００１６】
図１の絶縁ゲート型半導体素子駆動装置１は、ダウンチョッパ型スイッチング電源又はモータを駆動するＨブリッジ回路、などの絶縁ゲート型半導体素子２を、駆動トランス２０を用いて駆動する回路に適用される。
【００１７】
［１−２．動作］
以上のように構成された絶縁ゲート型半導体素子駆動装置１の動作について、図１〜図３を参照して説明する。
【００１８】
図１において、トランス駆動回路１０は、入力されるＰＷＭ信号と電源電圧Ｖｃｃに基づいて駆動出力を生成し、当該駆動出力をコンデンサ１３を介して駆動トランス２０の１次側端子Ｔ１，Ｔ２に出力することで駆動トランス２０を駆動する。ここで、コンデンサ１３は、駆動トランス２０の飽和を防止するために、直流成分を取り去るために挿入される。
【００１９】
図２Ａは図１の絶縁ゲート型半導体素子駆動装置１において駆動波形のデューティ比が比較的大きいときの駆動トランス２０の出力電圧Ｖｔ、コンデンサ３１の充電電圧Ｖｃ、及び絶縁ゲート型半導体素子２の駆動電圧Ｖｇｓを示す波形図である。また、図２Ｂは図１の絶縁ゲート型半導体素子駆動装置１において駆動電圧Ｖｇｓのデューティ比が比較的小さいとき（図２Ａのときよりも小さいとき）の駆動トランス２０の出力電圧Ｖｔ、コンデンサ３１の充電電圧Ｖｃ、及び絶縁ゲート型半導体素子２の駆動波形を示す波形図である。ここで、駆動電圧Ｖｇｓのデューティ比とは、１周期に対するオン時間の比率をいう。
【００２０】
図２Ａ及び図２Ｂに示すように、駆動トランス２０の出力電圧Ｖｔは、直流成分が零の波形、すなわち正の極性の時間期間の振幅（０Ｖを基準とした電圧値）の積分値と、負の極性の振幅の積分値が等しい波形となる。絶縁ゲート型半導体素子２は、ゲートに印加される電圧が当該半導体素子２の所定のしきい値Ｖｔｈ（オンするときのしきい値をいう）を超えたときにオンする。
【００２１】
（課題Ａ）
図１の絶縁ゲート型半導体素子駆動装置１において、駆動トランス２０からの駆動電圧Ｖｇｓにより、そのまま絶縁ゲート型半導体素子２を駆動する場合、図２Ａ及び図２Ｂから明らかなように、ＰＷＭ信号のデューティ比が所定値よりも高い条件では、正の極性の時間期間の振幅が小さくなり、絶縁ゲート型半導体素子２のしきい値電圧Ｖｔｈを超えることができずに、絶縁ゲート型半導体素子２をオンさせることができなくなる課題Ａがあった。この課題Ａを解決するための動作について以下に説明する。
【００２２】
（課題Ａを解決するための動作１）
絶縁ゲート型半導体素子駆動装置１において、まず、駆動トランス２０の出力電圧が負であるとき（駆動トランス２０の２次側端子Ｔ３の電位が２次側端子Ｔ４よりも低い状態）の場合の動作について以下に説明する。コンデンサ３１とダイオード３２の直列回路は駆動トランス２０の２次側端子Ｔ３，Ｔ４間に接続されており、駆動トランス２０からの出力電圧Ｖｔが負である時間期間において、図２Ａ（ｂ）及び図２Ｂ（ｂ）のコンデンサ３１の充電電圧Ｖｃに示すようにダイオード３２がオンし、コンデンサ３１を負極性の時間期間の振幅まで充電する。ダイオード３２がオン状態において、ダイオード３２の両端電圧は、順方向電圧（ＰＮ接合ダイオードで０．７Ｖ、ショットキーバリアダイオードで０．３Ｖ程度の低い電圧）である。ダイオード４３を通して絶縁ゲート型半導体素子２のゲートに蓄積された電荷を引き抜き、絶縁ゲート型半導体素子２のゲート電圧をしきい値電圧Ｖｔｈよりも小さくすることで絶縁ゲート型半導体素子２をオフ状態にすることができる。
【００２３】
（課題Ａを解決するための動作２）
絶縁ゲート型半導体素子駆動装置１において、駆動トランス２０からの出力電圧が正のとき、ダイオード３２の両端には、駆動トランス２０からの出力電圧と、コンデンサ３１の出力電圧とを直列接続した電圧が逆バイアスの方向で発生する。この電圧振幅は、コンデンサ３１の電圧値（負極性の時間期間の振幅）と駆動トランス２０の正の時間期間の振幅の和、すなわち駆動電圧の振幅に等しい値である。この値はＰＷＭ信号のデューティ比の影響を受けない。この電圧はダイオード４１と抵抗４２を通して、絶縁ゲート型半導体素子２のゲートに印加され、絶縁ゲート型半導体素子２をオンさせることができる。
【００２４】
（課題Ａのまとめ）
以上説明したように、駆動トランス２０の２次側端子Ｔ３，Ｔ４にコンデンサ３１とダイオード３２を設け、ＰＷＭ信号のオフ期間にはコンデンサ３１にオフ期間の出力電圧に等しい値の電圧を充電し、オン期間にこのコンデンサ３１に充電したオフ期間の電圧と、駆動トランス２０のオン期間の出力電圧とを直列に積み上げて加算することで、加算後の電圧を駆動電圧として絶縁ゲート型半導体素子２のゲートに印加する。これにより、前記課題Ａを解決して駆動電圧のデューティ比が比較的大きい場合であっても十分に大きな駆動振幅を提供できる。
【００２５】
（課題Ｂ）
ＰＷＭ信号が所定のデューティ比で動作している状態から、デューティ比が零に急変した場合、コンデンサ３１に電荷が蓄えられた状態で、駆動トランス２０の出力電圧が零Ｖになり、ＮＰＮトランジスタ５３及び５４等から構成される、絶縁ゲート型半導体素子２をオフにする駆動制御回路５０が無い場合は、絶縁ゲート型半導体素子２のゲートに、コンデンサ３１の充電電圧Ｖｃが、ダイオード４１及び抵抗４２を通して印加される。このとき、コンデンサ３１に蓄えられた充電電圧Ｖｃが絶縁ゲート型半導体素子２のしきい値電圧Ｖｔｈよりも高い場合、絶縁ゲート型半導体素子２がオンとなる。駆動電圧Ｖｇｓのデューティ比を零に急変させる条件は、絶縁ゲート型半導体素子２に流れる電流が過大となり、破壊を防止するために即時にオフとしたい条件のため、このような動作は大きな課題Ｂとなる。
【００２６】
図３は図１の絶縁ゲート型半導体素子駆動装置１の動作例を示す、駆動トランス２０の出力電圧Ｖｔ、コンデンサ３１の充電電圧Ｖｃ、トランジスタ５３，５４のオン／オフ状態、及び絶縁ゲート型半導体素子２の駆動波形を示す波形図である。以下、前記課題Ｂを解決するための駆動制御回路５０等の回路動作について、図１及び図３を参照して説明する。
【００２７】
（課題Ｂを解決するための動作１）
駆動トランス２０の出力電圧Ｖｔが正のときは（時間期間Ｔｐ）、駆動トランス２０の出力電圧Ｖｔを抵抗５１を通してＮＰＮトランジスタ５３のベースに供給し、（ＮＰＮトランジスタは０．７Ｖでオンするため、０．７Ｖ以上の電圧の場合）トランジスタ５３をオンさせ、ＮＰＮトランジスタ５４のベースとエミッタを短絡させて、ＮＰＮトランジスタ５４をオフさせ、駆動トランス２０とコンデンサ３１の直列接続回路の電圧が、ダイオード４１と抵抗４２を通して、絶縁ゲート型半導体素子２のゲートに印加されるようにして、絶縁ゲート型半導体素子２をオンさせることができる。
【００２８】
（課題Ｂを解決するための動作２）
また、駆動トランス２０の出力電圧Ｖｔが負のときは（時間期間Ｔｎ）、ダイオード５２は順バイアスされ、ＮＰＮトランジスタ５３のベースは−０．７Ｖにクランプされオフ状態となる。ダイオード３２も順バイアスされ、ＮＰＮトランジスタ５４のベースは抵抗５５を通して−０．７Ｖにクランプされオフ状態となる、ダイオード４３もオンし、絶縁ゲート型半導体素子２のゲートの容量を引き抜いてオフ状態にすることができる。
【００２９】
（課題Ｂを解決するための動作３）
さらに、駆動トランス２０の出力電圧Ｖｔが零のときは（時間期間Ｔｏ）、ＮＰＮトランジスタ５３がオフし、抵抗５５によってコンデンサ３１に蓄えられた充電電圧ＶｃがＮＰＮトランジスタ５４に印加され、ＮＰＮトランジスタ１１７がオンして絶縁ゲート型半導体素子２のゲートとソースを短絡し、絶縁ゲート型半導体素子２をオフさせる。所定の時間が経過し、コンデンサ３１に蓄えられた充電電圧Ｖｃが放電により低下し、ＮＰＮトランジスタ１１７がオフしてコンデンサ３１の電圧が、ダイオード４１を通して絶縁ゲート型半導体素子２に印加されるが、このタイミングでは、コンデンサ３１の電圧はしきい値電圧Ｖｔｈよりも十分低くなっているため、絶縁ゲート型半導体素子２のオフは継続する。
【００３０】
（課題Ｂのまとめ）
以上説明したように、ＮＰＮトランジスタ５３及び５４等から構成される、絶縁ゲート型半導体素子２をオフにする駆動制御回路５０を設けたので、駆動トランス２０の出力電圧Ｖｔが零になったとき、ＮＰＮトランジスタ５３がオフし、抵抗５５によってコンデンサ３１に蓄えられた充電電圧ＶｃがＮＰＮトランジスタ５４に印加され、ＮＰＮトランジスタ５４がオンして絶縁ゲート型半導体素子２のゲートとソースを短絡し、絶縁ゲート型半導体素子２をオフさせることができる。これにより課題Ｂを解決することができる。
【００３１】
［１−３．効果］
以上詳述したように、本実施形態では、駆動トランス２０の２次側端子Ｔ３，Ｔ４にコンデンサ３１とダイオード３２を設け、ＰＷＭ信号のオフ期間にはコンデンサ３１にオフ期間の出力電圧に等しい値の電圧を充電し、オン期間にこのコンデンサ３１に充電したオフ期間の電圧と、駆動トランス２０のオン期間の出力電圧とを直列に積み上げて加算することで、加算後の電圧を駆動電圧として絶縁ゲート型半導体素子２のゲートに印加する。従って、オン期間の駆動電圧Ｖｇｓは、駆動トランスのオン期間とオフ期間の電圧値の和、すなわち駆動トランスの駆動出力のピーク・ツー・ピーク値となり、駆動電圧のデューティ比によらず駆動電圧を一定の値とすることができる。これにより、駆動電圧のデューティ比が比較的大きい場合であっても十分に大きな駆動振幅を提供できる。
【００３２】
また、ＮＰＮトランジスタ５３及び５４等から構成される、絶縁ゲート型半導体素子２をオフにする駆動制御回路５０を設けたので、駆動トランス２０の出力電圧Ｖｔが零になったとき、ＮＰＮトランジスタ５３がオフし、抵抗５５によってコンデンサ３１に蓄えられた充電電圧ＶｃがＮＰＮトランジスタ５４に印加され、ＮＰＮトランジスタ５４がオンして絶縁ゲート型半導体素子２のゲートとソースを短絡し、絶縁ゲート型半導体素子２をオフさせることができる。これにより、コンデンサ３１に蓄えられた充電電圧Ｖｃが絶縁ゲート型半導体素子２のしきい値電圧Ｖｔｈよりも高い場合に、絶縁ゲート型半導体素子２がオンとなり、駆動電圧Ｖｇｓのデューティ比を零に急変させる条件は、絶縁ゲート型半導体素子２に流れる電流が過大となることを防止できる。
【００３３】
（他の実施形態）
以上のように、本出願において開示する技術の例示として、実施形態１を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施形態にも適用可能である。また、前記実施形態１で説明した各構成要素を組み合わせて、新たな実施形態とすることも可能である。
【００３４】
例えば、実施形態１では、トランス駆動回路１０として、ＰＮＰトランジスタ１２とＮＰＮトランジスタ１１のシングルエンドプッシュプル回路を用いているが、本開示はこれに限らず、２個のＮＰＮトランジスタを用いる回路、もしくはＰチャネルＦＥＴとＮチャネルＦＥＴのプッシュプル回路など、またそれらの並列回路などを用いることが可能である。
【００３５】
また、実施形態１では絶縁ゲート型半導体素子２として、ＮチャネルＦＥＴを用いているが、ＩＧＢＴを用いることも可能である。
【００３６】
さらに、ダイオード４１及び抵抗４２の直列回路と、ダイオード４３との並列回路は、上述のように、駆動電圧が正のときに駆動電圧を絶縁ゲート型半導体素子２に印加する一方、駆動電圧が負のときに絶縁ゲート型半導体素子２のゲートに蓄積した電荷を引き抜くための補助回路であり、課題Ａ及びＢを解決するために必須の回路ではないが回路条件により必要となる。
【００３７】
（実施形態のまとめ）
第１の態様にかかる絶縁ゲート型半導体素子駆動装置１は、
駆動電圧をトランス駆動回路１０及び駆動トランス２０を介して絶縁ゲート型半導体素子２に印加する絶縁ゲート型半導体素子駆動装置１において、
前記駆動トランス２０の２次側両端子Ｔ３，Ｔ４間に接続されたコンデンサ３１及び第１のダイオード３２の直列回路であって、前記駆動電圧が負のときに前記駆動トランス２０の２次側電圧に充電電圧を加算可能な電圧方向で前記コンデンサ３１を充電する一方、前記駆動電圧が正のときに前記駆動トランス２０の２次側電圧に充電電圧を加算してなる駆動電圧を前記絶縁ゲート型半導体素子２の絶縁ゲートに印加するように構成された前記直列回路を備える。
【００３８】
第２の態様にかかる絶縁ゲート型半導体素子駆動装置１は、第１の態様にかかる絶縁ゲート型半導体素子駆動装置１において、
前記駆動電圧が零になったときに、前記コンデンサ３１の充電電圧に基づき、前記絶縁ゲート型半導体素子２をオフさせる駆動制御回路５０をさらに備える。
【００３９】
第３の態様にかかる絶縁ゲート型半導体素子駆動装置１は、第１又は第２の態様にかかる絶縁ゲート型半導体素子駆動装置１において、
前記駆動制御回路５０は、
前記駆動トランス２０の２次側両端子に接続され、負電圧をクリップする第２のダイオード５２と第１の抵抗５１との直列回路と、
前記第２のダイオード５２と前記第１の抵抗５１との接続点に接続され、前記駆動トランス２０の２次側端子から前記第１の抵抗５１を介して印加される電圧が負又は零になることを検出してオンする第１のトランジスタ５３と、
前記コンデンサ３１と前記第１のダイオード３２の接続点に第２の抵抗５５を介して接続され、かつ前記第１のトランジスタ５３の出力端子に接続され、前記駆動電圧が零になったときに、前記コンデンサ３１の充電電圧を前記第２の抵抗５５を介して入力された電圧に基づきオンすることで前記絶縁ゲート型半導体素子２をオフさせる第２のトランジスタ５４とを備える。
【００４０】
第４の態様にかかる絶縁ゲート型半導体素子駆動装置１は、第１〜第３の態様のうちのいずれか１つの態様にかかる絶縁ゲート型半導体素子駆動装置１において、
前記コンデンサ３１及び前記第１のダイオード３２の接続点Ｐ１と、前記絶縁ゲート型半導体素子２の絶縁ゲートとの間に接続され、正の前記駆動電圧を前記絶縁ゲートに印加する第３のダイオード４１と第３の抵抗４２との直列回路と、前記絶縁ゲートから電荷を引き抜くための第４のダイオード４３との並列回路をさらに備える。
【産業上の利用可能性】
【００４１】
本開示は、ダウンチョッパ型スイッチング電源、もしくはモータを駆動するＨブリッジ回路などの絶縁ゲート型半導体素子を、駆動トランスを用いて駆動する回路に適用可能である。
【符号の説明】
【００４２】
１  絶縁ゲート型半導体素子駆動装置
２  絶縁ゲート型半導体素子
３  負荷
１０  トランス駆動回路
１１  ＮＰＮトランジスタ
１２  ＰＮＰトランジスタ
１３  コンデンサ
２０  駆動トランス
３１  コンデンサ
３２  ダイオード
４１  ダイオード
４２  抵抗
４３  ダイオード
５０  駆動制御回路、
５１  抵抗
５２  ダイオード
５３  ＮＰＮトランジスタ
５４  ＮＰＮトランジスタ
５５  抵抗
【図１】
2018007345.tif 000003
【図２Ａ】
2018007345.tif 000004
【図２Ｂ】
2018007345.tif 000005
【図３】
2018007345.tif 000006