(57)【要約】【課題】光スイッチ素子の損傷耐性を向上させる。【解決手段】光スイッチ素子１０は、入力光導波路１２と、電界印加用電極１３ｔを有する電界吸収型の光ゲート１３と、出力光導波路１４とが順に接続されて構成されている。更に、入力光導波路１２の上面に、接地電位に接続されるグランド電極１２ｔが形成されている。グランド電極１２ｔを接地することにより、局所的な大電流が電界印加用電極１３ｔに流れこむことがなくなり、光スイッチ素子１０の損傷耐性が向上する。【選択図】図１
2018022089.tif 000002
【特許請求の範囲】
【請求項１】
入力光導波路と、電界吸収型の光ゲートと、出力光導波路とが順に接続されて構成されている光スイッチ素子において、
前記入力光導波路の上面に、接地電位に接続されるグランド電極が形成されていることを特徴とする光スイッチ素子。
【請求項２】
Ｎ個の入力光導波路と、Ｎ個の前記入力光導波路に個別に接続されたＮ個の電界吸収型の光ゲートと、Ｎ個の前記光ゲートから出力される光を合波するＮ×１光カプラと、前記Ｎ×１光カプラに接続された出力光導波路と、を備えた光スイッチ素子において、
Ｎ個の前記入力光導波路の上面に、接地電位に接続されるグランド電極が形成されていることを特徴とする光スイッチ素子。
【請求項３】
Ｎ個の入力光導波路と、Ｎ個の前記入力光導波路に個別に接続されたＮ個の電界吸収型の光ゲートと、Ｎ個の前記光ゲートから出力される光を選択するＮ×１光スイッチと、前記Ｎ×１光スイッチに接続された出力光導波路と、を備えた光スイッチ素子において、
Ｎ個の前記入力光導波路の上面に、接地電位に接続されるグランド電極が形成されていることを特徴とする光スイッチ素子。
【請求項４】
請求項１ないし請求項３のいずれか一項において、
前記入力光導波路と前記光ゲートの光導波路は、物理的に連続して形成されていることを特徴とする光スイッチ素子。
【請求項５】
請求項１ないし請求項４のいずれか一項において、
前記入力光導波路と前記光ゲートの光導波路は、同一の導波路構造を有することを特徴とする光スイッチ素子。
【請求項６】
請求項１ないし請求項５のいずれか一項において、
前記入力光導波路と前記光ゲートの光導波路は、導波路幅が等しくなっていることを特徴とする光スイッチ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大容量光通信ネットワークを支えるための重要な光部品である光スイッチ素子に関する発明である。
【背景技術】
【０００２】
近年、通信トラフィックの急激な増大に起因して，電気ルータの膨大な電力消費量が大きな課題となっている。そこで、ルータ内において入力光パケットを光のまま所望の出力ポートにパケット毎にスイッチングするＮ入力Ｎ出力（以下、Ｎ×Ｎとする）光スイッチは、たとえば100 Gbit/sや400 Gbit/sなどの高速なビットレートの光パケット信号を光−電気変換および電気−光変換を必要とせずにスイッチングできるため、ルータの低消費電力化や低遅延化に有効な光部品として期待されている。なお、本明細書及び特許請求の範囲において、Ｎは正の整数を意味する。
【０００３】
Ｎ×Ｎ光スイッチは、たとえばＮ個の１×Ｎ光スプリッタ１０１とＮ個のＮ×１光スイッチ素子１０２を図７に示すように接続することで構成できる。入力ポート１０３より入力された光パケット（入力信号光）は、１×Ｎ光スプリッタ１０１により、等しく分配され、所望の出力ポート１０４に接続されたＮ×１光スイッチ素子１０２により選択・出力される。
【０００４】
このようなＮ×Ｎ光スイッチを構成する光スイッチ素子の従来技術として、たとえば非特許文献１に示す電界吸収型光変調器を光ゲートとして用いた分配選択型光スイッチが提案されている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】T. Segawa, M. Nada, M. Nakamura, Y. Suzaki, and R. Takahashi, "An 8×8 Broadcast-and-Select Optical Switch Based on Monolithically Integrated EAM-Gate Array," Proc. ECOC2013, We.4.B.1.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の電界吸収型光変調器あるいはそれを用いた光スイッチ素子において、入力信号光の光強度には例えば最大10 dBmまでといった制限があった。これは、強度の大きな光が光素子に入力されると、入力端近傍で局所的に多数のフォトキャリアが生成されるとともに大きな電流（過電流）が流れ、半導体内部や半導体／電極界面が溶融もしくは破壊され、素子電極の短絡・開放やリーク電流の増大といった素子故障に至るからである。
【０００７】
一方、光通信ネットワークでは、伝送容量の増大が求められ、信号のビットレートは、波長多重や偏波多重といった多重化技術により増加している。信号の多重化により光ファイバあたりの光強度は増大するため、光素子に入力される光強度も増大する。しかし、光素子への入力光強度には上記理由により制限がある。したがってこの光強度制限により光通信ネットワークの伝送容量やスループットが制限される、という問題があった。
【０００８】
例えば、電界吸収型の光ゲートにおいて、光入力に対する損傷耐性を向上させる方法として、光入出力端にテーパ構造を導入する方法が考えられる。テーパ構造とは、図８に示すように素子端面（へき開面）近傍において、素子端面に向かうに従い導波路の幅を徐々に拡大し、端面近傍における急激な光吸収を抑制し、上記損傷を防止するなどの効果を持つ構造である。更に詳述すると、図８は光スイッチ素子２００を示す上面図であり、２０１はテーパ構造を持つ入力光導波路、２０２は入力光導波路２０１に接続された導波路（電界吸収型光変調部）、２０３は導波路（電界吸収型光変調部）２０２に形成された電界印加用電極である。
【０００９】
しかし、導波路幅の拡大、すなわちテーパ構造を持つ入力光導波路２０１の採用は、導波する光の導波モードの等価屈折率を増大させ、高次モードを励振させたり、等価屈折率の不一致によって反射率を増大させたりなど、光素子の特性を劣化させる原因になっていた。
【００１０】
本発明は、上記従来技術に鑑み、光入力強度に対して損傷耐性を向上させた光スイッチ素子を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決する本発明は、入力光導波路と、電界吸収型の光ゲートと、出力光導波路とが順に接続されて構成されている光スイッチ素子において、
前記入力光導波路の上面に、接地電位に接続されるグランド電極が形成されていることを特徴とする。
【００１２】
また本発明は、Ｎ個の入力光導波路と、Ｎ個の前記入力光導波路に個別に接続されたＮ個の電界吸収型の光ゲートと、Ｎ個の前記光ゲートから出力される光を合波するＮ×１光カプラと、前記Ｎ×１光カプラに接続された出力光導波路と、を備えた光スイッチ素子において、
Ｎ個の前記入力光導波路の上面に、接地電位に接続されるグランド電極が形成されていることを特徴とする。
【００１３】
また本発明は、Ｎ個の入力光導波路と、Ｎ個の前記入力光導波路に個別に接続されたＮ個の電界吸収型の光ゲートと、Ｎ個の前記光ゲートから出力される光を選択するＮ×１光スイッチと、前記Ｎ×１光スイッチに接続された出力光導波路と、を備えた光スイッチ素子において、
Ｎ個の前記入力光導波路の上面に、接地電位に接続されるグランド電極が形成されていることを特徴とする。
【００１４】
また本発明は、前記入力光導波路と前記光ゲートの光導波路は、物理的に連続して形成されていることを特徴とする。
【００１５】
また本発明は、前記入力光導波路と前記光ゲートの光導波路は、同一の導波路構造を有することを特徴とする。
【００１６】
また本発明は、前記入力光導波路と前記光ゲートの光導波路は、導波路幅が等しくなっていることを特徴とする。
【発明の効果】
【００１７】
本発明の光スイッチ素子は、接地電位に接続されるグランド電極を入力光導波路の上面に形成するという簡便な構造を採用することにより、光学的特性を劣化させることなく、光入力強度に対して損傷耐性を向上させる、という効果を奏する。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施例１に係る光スイッチ素子を示す概念図。
【図２】図１のX−X線断面を示す断面図。
【図３】実施例１において、グランド電極を接地させないときの特性を示しており、（ａ）は光強度の特性を、（ｂ）は上部クラッド層の電位の特性を、（ｃ）は光電流の特性を、それぞれ示す特性図。
【図４】実施例１において、グランド電極を接地させたときの特性を示しており、（ａ）は光強度の特性を、（ｂ）は上部クラッド層の電位の特性を、（ｃ）は光電流の特性を、それぞれ示す特性図。
【図５】本発明の実施例２に係る光スイッチ素子を示す概念図。
【図６】本発明の実施例３に係る光スイッチ素子を示す概念図。
【図７】従来のＮ×Ｎ光スイッチを示す概念図。
【図８】従来の光スイッチ素子を示す概念図。
【発明を実施するための形態】
【００１９】
以下、本発明に係る光スイッチ素子を、実施例に基づき詳細に説明する。
【００２０】
［実施例１］
本発明の実施例１に係る光スイッチ素子１０は、電界吸収型（Electro absorption: EA）の光ゲートを備えている。本実施例に係る光スイッチ素子１０の概念図を図１に示す。また、図１のX−X線における光スイッチ素子１０の断面図を図２に示す。
【００２１】
光スイッチ素子１０は、同一のｎ−ＩｎＰ基板１１上に形成された、入力光導波路１２と、電界吸収型の光ゲート１３と、出力光導波路１４とが順に接続されて構成されている。入力光導波路１２は、入力端面１２ａを介して、入力信号光を光ゲート１３に導く。光ゲート１３の動作については、後述する。光ゲート１３から出力される信号光は出力光導波路１４へ導かれ、その出力端面１４ａから出力される。
【００２２】
入力光導波路１２、光ゲート１３の光導波路、および出力光導波路１４は、物理的に分断されることなく導波路の長手方向に沿い物理的に連続して形成されており、すべて図２に示すものと同じ断面構造（同一の導波路構造）を有する。すなわち、ｎ−ＩｎＰ基板１１上に、ｎ−ＩｎＰ下部クラッド層２１、バルク1.4Ｑ組成のＩｎＧａＡｓＰコア層２２（フォトルミネッセンスピーク波長1.4μｍ、厚さ0.3μｍ）、ｐ−ＩｎＰ上部クラッド層２３、ｐ+ −ＩｎＧａＡｓキャップ層２４の順に形成された積層構造を、同時にＩｎＧａＡｓＰコア層２２の下部までエッチングすることで作製され、ハイメサ光導波路構造を形成している。入力光導波路１２、光ゲート１３、および出力光導波路１４は、ｐｉｎダブルヘテロ接合構造となっている。
【００２３】
光ゲート１３のｐ+ −ＩｎＧａＡｓキャップ層２４には、その上面を覆うように、電界印加用のp型電極（電界印加用電極）１３ｔが設けられている。なお図２では、p型電極（電界印加用電極）１３ｔは図示省略している。
【００２４】
一方、入力光導波路１２のｐ+ −ＩｎＧａＡｓキャップ層２４にも、その上面を覆うように、p型電極１２ｔが設けられている。このｐ型電極１２ｔは接地用（電位を０Ｖに落とすため）の電極（グランド電極）である。入力光導波路１２の長さ（入力端面１２ａからＢ点までの長さ）は150μｍとし、入力光導波路１２に配置された接地用のｐ型電極１２ｔの長さ（入力端面１２ａからＡ点までの長さ）は100μｍとした。ｎ−ＩｎＰ基板１１の裏面には、ｎ型電極（不図示）が設けられている。
【００２５】
なお、図１において、Ａ点は、グランド電極１２ｔの端部のうち電界印加用電極１３ｔに対向する側の位置を意味し、Ｂ点は、電界印加用電極１３ｔの端部のうちグランド電極１２ｔに対向する側の位置を意味し、Ｃ点は、出力光導波路１４の出力端面１４ａの位置を意味する。
【００２６】
入力光導波路１２、光ゲート１３の光導波路、および出力光導波路１４の高さは、4μｍとした。入力光導波路１２、光ゲート１３の光導波路、および出力光導波路１４の導波路幅は1.5μｍとした。すなわち、入力光導波路１２、光ゲート１３の光導波路、および出力光導波路１４の導波路幅は、導波路の長手方向において全て等しくなっている。つまり、入力光導波路１２および出力光導波路１４の導波路は、図８に示す従来構造とは異なり、テーパ構造は有していない。光ゲート１３の導波方向の長さ（すなわち、光ゲート１３に設けたp型電極１３ｔの長さ）は500μｍとした。
【００２７】
以下、光ゲート１３および光スイッチ素子１０の動作について説明する。
ｎ−ＩｎＰ基板１１の裏面に設けたｎ型電極（不図示）は接地し（電位＝０Ｖ）、光ゲート１３に設けたｐ型電極（電界印加用電極）１３ｔにマイナス電圧を印加すると、フランツケルディッシュ効果により、ＩｎＧａＡｓＰコア層２２における吸収端がシフトし、光ゲート１３を伝搬する信号光波長での吸収係数が増加する。そこで、例えば、光ゲート１３に信号光波長で所望の吸収率（減衰）が得られるマイナス電圧を印加することで、入力された信号光は減衰し、出力されるようになる。こうして、光ゲート１３への印加電圧の制御により、光スイッチ素子１０をスイッチ動作させることができる。なお、光ゲート１３への印加電圧が０Ｖである場合、信号光波長を1.55μｍとすると、光ゲート１３の吸収端は信号光波長よりも100 nm以上離れており、光ゲート１３における伝搬損失は0.5 dB/mmと小さい。
【００２８】
光スイッチ素子１０の光ゲート１３に印加する電圧を−Vbとし、入力光導波路１２に設けたグランド電極１２ｔを接地させないときの、光導波路を伝搬する光の強度分布を図３
（ａ）に示す。また、光導波路のｐ−ＩｎＰ上部クラッド層２３の電位分布を図３（ｂ）に、PN接合で発生するフォトカレント（光電流）の分布を図３（ｃ）に示す。
【００２９】
入力信号光としては、波長1.55μｍの連続光（CW光）を用いた。光強度Piの信号光を入力すると、入力端面１２ａからの距離zにおける光強度P(z)は、そのときの吸収係数αを用いてP(z)=Pi・exp(−α・z)と表せる。つまり、距離zに対して指数関数的に光強度が減衰する。特に、入力端面１２ａの近傍で大きな光吸収が生じていることがわかる（図３（ａ）参照）。電界印加用電極１３ｔが形成されていない入力光導波路１２においても光吸収が発生するのは、入力光導波路１２と光ゲート１３の光導波路は同一の導波路構造を有しており、また、入力光導波路１２と光ゲート１３の光導波路の間は、物理的に分断されていないためである。本例（グランド電極１２ｔを接地させない例）の場合、光ゲート１３に印加した電位が、ｐ+ −ＩｎＧａＡｓキャップ層２４およびｐ−ＩｎＰ上部クラッド層２３を介して、入力光導波路１２にも達している（図３（ｂ）参照）。このとき、入力端面１２ａの近傍で局所的に大きな光電流（図３（ｃ）参照。なおImaxは発生する最大の光電流を表す）が発生するとともに、この光電流がｐ−ＩｎＰ上部クラッド層２３を介して電界印加用電極１３ｔに流れこみ、それが素子故障につながってしまう。
【００３０】
次に、本実施例の特徴であるグランド電極１２ｔを接地した場合（電位が０Ｖ）の、光導波路を伝搬する光の光強度分布を図４（ａ）に、光導波路のｐ−ＩｎＰ上部クラッド層２３の電位分布を図４（ｂ）に、PN接合で発生するフォトカレント（光電流）の分布を図４（ｃ）に示す。なお、図４（ａ），（ｂ），（ｃ）において、実線の特性線はグランド電極１２ｔを接地した場合（電位が０Ｖ）の特性を示し、図４（ａ），（ｂ）において、点線の特性線はグランド電極１２ｔを接地させないときの特性を示している。
【００３１】
グランド電極１２ｔを接地すると、強制的に入力光導波路１２のｐ−ＩｎＰ上部クラッド層２３は電位が０Ｖになる。しかし、電位が０Ｖになるのは、図１の入力端面１２ａからＡ点までであり、Ａ点から電界印加用電極１３ｔの入力側端のＢ点（電位は−Vb）までは線形に電位勾配が形成される（図４（ｂ）参照）。このときの光強度分布は、図４（ａ）に示す通り入力端面１２ａからＡ点までは光吸収は生じない。一方、Ａ点からＢ点は、形成された電位勾配により次第に光強度が減少し、Ｂ点以降はＣ点まで指数関数的に光吸収が生じる。このとき、グランド電極１２ｔを接地していないときに入力端面１２ａの近傍で生じた急激な光吸収は、グランド電極１２ｔを接地することにより緩和される（図４（ａ）の両矢印の部分に相当）。また、それに対応して光電流は図４（ｃ）の様にピークがＢ点にまで後退し、かつ抑制された分布となる。このとき、光電流の分布は図４（ａ）の実線で示す特性値と図４（ｂ）の実線で示す特性値の積に相当する。この効果により、電界印加用電極１３ｔに局所的な大電流が流れこむことはなくなり、光スイッチ素子１０の損傷耐性を向上させるに至った。
【００３２】
次に、本実施例に係る光スイッチ素子１０の作製方法について述べる。
まず、ｎ−ＩｎＰ基板１１上に、ｎ−ＩｎＰ下部クラッド層２１、1.4Q組成0.3 μｍ膜厚のバルクｉ−ＩｎＧａＡｓＰコア層２２、ｐ−ＩｎＰ上部クラッド層２３、ｐ+−ＩｎＧａＡｓキャップ層２４を、有機金属気相成長法（Metal Organic Vapor Phase Epitaxy：MOVPE）により成長させる。
【００３３】
次いで、フォトリソグラフィとドライエッチングとにより、ハイメサ光導波路構造を有する入力光導波路１２、光ゲート１３、および出力光導波路１４を一括形成する。光導波路構造を形成後、局所領域への埋め込みが可能で平坦化に優れた有機材料であるベンゾシクロブテン（Benzocyclobutene: BCB）をスピンコートにより塗布し、O2/C2F6混合ガスを用いたRIE（Reactive Ion Etching）により基板表面（基板の最上層の表面）が露出するまでエッチバックし、基板表面を平坦化する。最後に、光ゲート１３および入力光導波路１２上のｐ+−ＩｎＧａＡｓキャップ層２４上にｐ型電極１３ｔ，１２ｔを形成し、ｎ−ＩｎＰ基板１１の裏面にｎ型電極を形成する。
【００３４】
以上説明したように、本実施例では、光入出力端にテーパ構造を導入する必要がなくなるので、高次モードを励振させたり、等価屈折率の不一致によって反射率を増大させたりなど、素子の光学的特性を劣化させることがなく、作製方法が簡便な光スイッチ素子を提供することができるようになった。
【００３５】
本実施例では、膜厚0.3μｍ、幅1.5μｍの1.4Q組成ＩｎＧａＡｓＰコア層２２を用いている。これらの設計値は、光スイッチ素子の光学的特性を決める重要なパラメータとなる。入力信号光波長がたとえば1.53μｍから1.57μｍで動作し、低損失、高速、かつ低消費電力な動作を実現するためには、下記の条件が満たされることが好ましい。
【００３６】
１）  ＩｎＧａＡｓＰコア層２２の厚さは、入力信号光に対してシングルモード導波条件で、かつＩｎＧａＡｓＰコア層２２への十分な光閉じ込めを有する条件となり、0.1μｍ〜0.5μｍの範囲が望ましい。
２）  ＩｎＧａＡｓＰコア層２２の幅は、入力信号光に対してシングルモード導波条件となり、0.8μｍ〜3μｍの範囲が望ましい。
３）  駆動回路の消費電力を低減する観点から、光ゲート１３への印加電圧の条件は−７Ｖ以下であり、ＩｎＧａＡｓＰコア層２２の組成は1.3Q〜1.5Qで、電界印加用電極１３ｔの長さは100μｍ〜2000μｍの範囲が望ましい。
４）  入力光導波路１２に配置された接地用のp型電極１２ｔの長さは接地の効果が十分に得られる長さとして、10μｍから500μｍ程度が望ましい。
５）  入力光導波路１２の長さは入力端面１２ａからの接地用のp型電極１２ｔの長さに加えて、電界印加用電極１３ｔとの間に10μｍから500μｍ程度の導波路を加えた長さが望ましい。
【００３７】
本実施例における光スイッチ素子１０では、光ゲート１３のＩｎＧａＡｓＰコア層２２としてバルク層を用いるように説明してきたが、多重量子井戸構造としてもよい。その場合は、量子閉じ込めシュタルク効果により高効率に消光できるようになり、変調速度も向上する。また、光導波路構造をハイメサ光導波路構造としているが、それ以外の構造、例えばリッジ型光導波路構造として作製してもよい。あるいはＩｎＧａＡｓＰコア層２２の両横が半導体で埋め込まれた埋め込み型光導波路構造やリブ型光導波路構造などであってもよい。
【００３８】
［実施例２］
図５は、本発明の実施例２に係る光スイッチ素子３０を示す。この光スイッチ素子３０は、同一のｎ−ＩｎＰ基板（不図示）上に形成された、Ｎ個の入力光導波路３２−１〜３２−Ｎと、Ｎ個の電界吸収型の光ゲート３３−１〜３３−Ｎと、１個のＮ×１光カプラ３５と、１個の出力光導波路３４を、順に接続して構成されている。
【００３９】
Ｎ個の入力光導波路３２−１〜３２−Ｎには、信号光が入力される。Ｎ個の電界吸収型の光ゲート３３−１〜３３−Ｎは、個別に、Ｎ個の入力光導波路３２−１〜３２−Ｎに接続されている。各光ゲート３３−１〜３３−Ｎの上面にはマイナス電圧を印加するための電界印加用電極（p型電極）３３ｔ−１〜３３ｔ−Ｎが設けられている。Ｎ×１光カプラ３５は、Ｎ個の光ゲート３３−１〜３３−Ｎに接続されており、Ｎ個の光ゲート３３−１〜３３−Ｎから出力される信号光を合波する。出力光導波路３４は、Ｎ×１光カプラ３５に接続されており、合波された信号光を出力する。
【００４０】
入力光導波路３２−１〜３２−Ｎと、光ゲート３３−１〜３３−Ｎの光導波路は、物理的に分断されることなく導波路の長手方向に沿い物理的に連続して形成されており、すべて図２に示すものと同じ断面構造（同一の導波路構造）を有している。しかも、入力光導波路３２−１〜３２−Ｎと、光ゲート３３−１〜３３−Ｎの光導波路は、導波路幅が、導波路の長手方向において全て等しくなっている。
【００４１】
更に、入力光導波路３２−１〜３２−Ｎの上面には、グランド電極（p型電極）３２ｔが形成されている。このグランド電極３２ｔは、接地電位に接続される電極である。このグランド電極３２ｔを接地すると、入力光導波路３２−１〜３２−Ｎの上部クラッド層は電位が強制的に０Ｖになる。このため、実施例１と同様に、電界印加用電極３３ｔ−１〜３３ｔ−Ｎに局所的な大電流が流れ込むことはなくなり、光スイッチ素子３０の損傷耐性が向上する。
【００４２】
［実施例３］
図６は、本発明の実施例３に係る光スイッチ素子４０を示す。この光スイッチ素子４０は、同一のｎ−ＩｎＰ基板４１上に形成された、８個の入力光導波路４２−１〜４２−８と、８個の電界吸収型の光ゲート４３−１〜４３−８と、７個の２×２対称マッハツェンダ干渉計（ＭＺＩ）による２×２光スイッチ４５−１〜４５−７をツリー状に多段接続してなるＭＺＩ光スイッチ４５（８×１光スイッチ）と、１個の出力光導波路４４を、順に接続して構成されている。
【００４３】
８個の入力光導波路４２−１〜４２−８には、信号光が入力される。８個の電界吸収型の光ゲート４３−１〜４３−８は、個別に、８個の入力光導波路４２−１〜４２−８に接続されている。各光ゲート４３−１〜４３−８の上面にはマイナス電圧を印加するための電界印加用電極（p型電極）４３ｔ−１〜４３ｔ−８が設けられている。ＭＺＩ光スイッチ４５は、８個の光ゲート４３−１〜４３−８に接続されており、８個の光ゲート４３−１〜４３−８から出力される信号光の中からいずれか一つを選択する。出力光導波路４４は、ＭＺＩ光スイッチ４５に接続されており、選択された信号光を出力する。
【００４４】
ＭＺＩ光スイッチ４５は、１段目に４つの２×２光スイッチ４５−１〜４５−４を、２段目に２つの２×２光スイッチ４５−５，４５−６を、３段目に１つの２×２光スイッチ４５−７を配置して、ツリー状に多段（３段）接続した構成となっている。
【００４５】
入力光導波路４２−１〜４２−８と、光ゲート４３−１〜４３−８の光導波路は、物理的に分断されることなく導波路の長手方向に沿い物理的に連続して形成されており、すべて図２に示すものと同じ断面構造（同一の導波路構造）を有している。しかも、入力光導波路４２−１〜４２−８と、光ゲート４３−１〜４３−８の光導波路は、導波路幅が、導波路の長手方向において全て等しくなっている。
【００４６】
更に、入力光導波路４２−１〜４２−８の上面には、グランド電極（p型電極）４２ｔが形成されている。このグランド電極４２ｔは、接地電位に接続される電極である。このグランド電極４２ｔを接地すると、入力光導波路４２−１〜４２−８の上部クラッド層は電位が強制的に０Vになる。このため、実施例１と同様に、電界印加用電極４３ｔ−１〜４３ｔ−８に局所的な大電流が流れ込むことはなくなり、光スイッチ素子４０の損傷耐性が向上する。
【００４７】
なお図６の例は、Ｎ＝８の例であるが、Ｎが８以外の場合であっても、Ｎ個の入力光導波路と、Ｎ個の電界吸収型の光ゲートと、Ｎ×１光スイッチと、出力導波路と、を備えた光スイッチ素子において、Ｎ個の入力光導波路の上面に、接地電位に接続されるグランド電極を形成した光スイッチとすることができる。
【００４８】
上記の各実施例では、ＩｎＰ系の化合物半導体を用いて説明してきたが、ＧａＡｓ系の化合物半導体を用いてもよい。また、シリコン細線導波路などのナノ秒オーダの屈折率および吸収係数の変化が可能な材料系を用いても、同様に実現できる。
【産業上の利用可能性】
【００４９】
本発明は、物理的に連続して形成された、入力光導波路と電界吸収型の光ゲートとを有する光スイッチ素子において、損傷耐性を向上させる場合に、利用することができる。
【符号の説明】
【００５０】
１０，３０，４０  光スイッチ素子
１１  ｎ−ＩｎＰ基板
１２，３２−１〜３２−Ｎ，４２−１〜４２−８  入力光導波路
１２ｔ，３２ｔ，４２ｔ  グランド電極
１３，３３−１〜３３−Ｎ，４３−１〜４３−８  光ゲート
１３ｔ，３３ｔ−１〜３３ｔ−Ｎ，４３ｔ−１〜４３ｔ−８  電界印加用電極
１４，３４，４４  出力光導波路
３５  Ｎ×１光カプラ
４５  ＭＺＩ光スイッチ
【図１】
2018022089.tif 000003
【図２】
2018022089.tif 000004
【図３】
2018022089.tif 000005
【図４】
2018022089.tif 000006
【図５】
2018022089.tif 000007
【図６】
2018022089.tif 000008
【図７】
2018022089.tif 000009
【図８】
2018022089.tif 000010