(57)【要約】【課題】電気特性の良好な半導体装置を提供する。【解決手段】チャネルエッチ型のトランジスタにおいて、ソース電極及びドレイン電極を第１の導電層と第２の導電層の積層構造とする。また第２の導電層の上面及び側面に接して、第２の導電層に含まれる金属元素と、窒素を含むシリサイドを形成する。シリサイドは、第１の導電層をエッチングする前に、シランを含む雰囲気下に第２の導電層を曝して形成し、さらに大気解放することなく窒素雰囲気下でプラズマ処理を行う。【選択図】図１
2018022888.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、第１の電極と、第２の電極と、を有し、
前記第１の電極と前記第２の電極は、それぞれ前記半導体層に接し、且つ離間して設けられ、
前記第１電極及び前記第２の電極は、それぞれ第１の導電層と、第２の導電層と、第１の層と、第２の層と、を有し、
前記第１の導電層は、前記半導体層の上面に接して設けられ、
前記第２の導電層は、前記第１の導電層上に設けられ、
前記第１の層は、前記第２導電層の上面を覆って設けられ、
前記第２の層は、前記第２の導電層の側面を覆って設けられ、
前記第１の層と、前記第２の層とは、前記第２の導電層に含まれる金属元素と、シリコンと、窒素を含む、
半導体装置。
【請求項２】
請求項１において、
前記第２の導電層は、前記第１の導電層よりも導電性が高いことを特徴とする、
半導体装置。
【請求項３】
請求項１または請求項２において、
前記第２の導電層は、前記第１の導電層よりも、融点が低いことを特徴とする、
半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第２の導電層は、シリコンと反応してシリサイドを形成する金属元素を含み、
前記第１の層及び前記第２の層は、シリサイドを含む、
半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第１の導電層は、チタンまたはタングステンを含み、
前記第２の導電層は、銅を含む、
半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記半導体層は、金属酸化物を含む、
半導体装置。
【請求項７】
請求項６において、
前記半導体層は、インジウム、亜鉛、またはガリウムのうち、少なくとも一を含む、
半導体装置。
【請求項８】
半導体層上に第１の導電膜を形成する第１の工程と、
前記第１の導電膜上に第２の導電膜を形成する第２の工程と、
第１の処理を行い、前記第２の導電膜の上面に第１の層を形成する第３の工程と、
前記第１の層と前記第２の導電膜をエッチングし、前記第２の導電膜の側面を露出させる第４の工程と、
第２の処理を行い、前記第２の導電膜の側面に第２の層を形成する第５の工程と、
前記第１の導電膜をエッチングし、前記第１の導電膜の側面、及び前記半導体層の上面の一部をそれぞれ露出させる第６の工程と、を有し、
前記第１の処理及び前記第２の処理は、前記第２の導電膜の表面を、シランを含む雰囲気下に暴露した後、窒素を含む雰囲気下でプラズマ処理を行うステップを含む、
半導体装置の作製方法。
【請求項９】
請求項８において、
前記第２の工程と前記第３の工程の間に、第３の処理を行う第７の工程と、
前記第４の工程と前記第５の工程の間に、第４の処理を行う第８の工程と、を有し、
前記第３の処理と前記第４の処理は、前記第２の導電膜の表面の酸化膜を除去するステップを含む、
半導体装置の作製方法。
【請求項１０】
請求項９において、
前記第３の処理と前記第４の処理は、アンモニアを含む雰囲気下でプラズマ処理を行うステップを含む、
半導体装置の作製方法。
【請求項１１】
請求項８乃至請求項１０のいずれか一において、
前記第６の工程の後に、前記半導体層の上面の一部を、酸を含む溶液によりエッチングする第９の工程を有する、
半導体装置の作製方法。
【請求項１２】
請求項８乃至請求項１１のいずれか一において、
前記第６の工程において、ウェットエッチング法により前記第１の導電膜をエッチングする、
半導体装置の作製方法。
【請求項１３】
請求項８乃至請求項１２のいずれか一において、
前記第１の工程において、チタンまたはタングステンを含む前記第１の導電膜を形成し、
前記第２の工程において、銅を含む前記第２の導電膜を形成する、
半導体装置の作製方法。
【請求項１４】
半導体層上に第１の導電膜を形成する第１の工程と、
前記第１の導電膜上に第２の導電膜を形成する第２の工程と、
前記第２の導電膜をエッチングし、前記第２の導電膜の側面を露出させる第３の工程と、
第１の処理を行い、前記第２の導電膜の上面に第１の層と、側面に第２の層と、をそれぞれ形成する第４の工程と、
前記第１の導電膜をエッチングする第５の工程と、を有し、
前記第１の処理は、前記第２の導電膜の表面を、シランを含む雰囲気下に暴露した後、窒素を含む雰囲気下でプラズマ処理を行うステップを含む、
半導体装置の作製方法。
【請求項１５】
請求項１４において、
前記第３の工程と、前記第４の工程との間に、第３の処理を行う第６の工程と、を有し、
前記第３の処理は、前記第２の導電膜の表面の酸化膜を除去するステップを含む、
半導体装置の作製方法。
【請求項１６】
請求項１５において、
前記第３の処理は、アンモニアを含む雰囲気下でプラズマ処理を行うステップを含む、
半導体装置の作製方法。
【請求項１７】
請求項１４乃至請求項１６のいずれか一において、
前記第５の工程の後に、前記半導体層の上面の一部を、酸を含む溶液によりエッチングする第７の工程を有する、
半導体装置の作製方法。
【請求項１８】
請求項１４乃至請求項１７のいずれか一において、
前記第５の工程において、ウェットエッチング法により前記第１の導電膜をエッチングする、
半導体装置の作製方法。
【請求項１９】
請求項１４乃至請求項１８のいずれか一において、
前記第１の工程において、チタンまたはタングステンを含む前記第１の導電膜を形成し、
前記第２の工程において、銅を含む前記第２の導電膜を形成する、
半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置とその作製方法に関する。本発明の一態様は、トランジスタとその作製方法に関する。
【０００２】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器は、半導体装置を有する場合がある。
【０００３】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、照明装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
【背景技術】
【０００４】
近年、トランジスタの半導体層に用いる材料として、金属酸化物が注目されている。例えば、インジウム、ガリウムおよび亜鉛を有する非晶質酸化物を用いたトランジスタが知られている（特許文献１参照。）。
【０００５】
金属酸化物は、スパッタリング法などを用いて形成できるため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また、非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられる。また、酸化物を用いたトランジスタは、高い電界効果移動度を有するため、駆動回路を表示部と一体形成した高機能の表示装置を実現できる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１６５５２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一態様は、電気特性の良好な半導体装置を提供することを課題の一とする。または、電気特性の安定した半導体装置を提供することを課題の一とする。または、消費電力の低い半導体装置を提供することを課題の一とする。または、信頼性の高い半導体装置を提供することを課題の一とする。または、生産性の高い半導体装置の作製方法を提供することを課題の一とする。または、歩留りの高い半導体装置の作製方法を提供することを課題の一とする。
【０００８】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、これらの課題の全てを解決する必要はないものとする。また、上記以外の課題は、明細書等の記載から抽出することが可能である。
【課題を解決するための手段】
【０００９】
本発明の一態様は半導体層と、第１の電極と、第２の電極と、を有する半導体装置である。第１の電極と第２の電極は、それぞれ半導体層に接し、且つ離間して設けられる。第１電極及び第２の電極は、それぞれ第１の導電層と、第２の導電層と、第１の層と、第２の層と、を有する。第１の導電層は、半導体層の上面に接して設けられる。第２の導電層は、第１の導電層上に設けられる。第１の層は、第２導電層の上面を覆って設けられる。第２の層は、第２の導電層の側面を覆って設けられる。第１の層と、第２の層とは、第２の導電層に含まれる金属元素と、シリコンと、窒素を含む。
【００１０】
また、上記において、第２の導電層は、第１の導電層よりも導電性が高いことが好ましい。また、第２の導電層は、第１の導電層よりも、融点が低いことが好ましい。また、第２の導電層は、シリコンと反応してシリサイドを形成する金属元素を含み、第１の層及び第２の層は、シリサイドを含むことが好ましい。また、第１の導電層は、チタンまたはタングステンを含み、第２の導電層は、銅を含むことが好ましい。
【００１１】
また、上記において、半導体層は、金属酸化物を含むことが好ましい。特に、半導体層は、インジウム、亜鉛、またはガリウムのうち、少なくとも一を含むことが好ましい。
【００１２】
また、本発明の他の一態様は、半導体層上に第１の導電膜を形成する第１の工程と、第１の導電膜上に第２の導電膜を形成する第２の工程と、第１の処理を行い、第２の導電膜の上面に第１の層を形成する第３の工程と、第１の層と第２の導電膜をエッチングし、第２の導電膜の側面を露出させる第４の工程と、第２の処理を行い、第２の導電膜の側面に第２の層を形成する第５の工程と、第１の導電膜をエッチングし、第１の導電膜の側面、及び半導体層の上面の一部をそれぞれ露出させる第６の工程と、を有する半導体装置の作製方法である。第１の処理及び第２の処理は、第２の導電膜の表面を、シランを含む雰囲気下に暴露した後、窒素を含む雰囲気下でプラズマ処理を行うステップを含むことが好ましい。
【００１３】
また、上記第２の工程と第３の工程の間に、第３の処理を行う第７の工程と、第４の工程と第５の工程の間に、第４の処理を行う第８の工程と、を有することが好ましい。このとき、第３の処理と第４の処理は、第２の導電膜の表面の酸化膜を除去するステップを含むことが好ましい。またこのとき、第３の処理と第４の処理は、アンモニアを含む雰囲気下でプラズマ処理を行うステップを含むことが好ましい。
【００１４】
また、上記第６の工程の後に、半導体層の上面の一部を、酸を含む溶液によりエッチングする第９の工程を有することが好ましい。
【００１５】
また、上記第６の工程において、ウェットエッチング法により第１の導電膜をエッチングすることが好ましい。
【００１６】
また、本発明の他の一態様は、半導体層上に第１の導電膜を形成する第１の工程と、第１の導電膜上に第２の導電膜を形成する第２の工程と、第２の導電膜をエッチングし、第２の導電膜の側面を露出させる第３の工程と、第１の処理を行い、第２の導電膜の上面に第１の層と、側面に第２の層と、をそれぞれ形成する第４の工程と、第１の導電膜をエッチングする第５の工程と、を有する半導体装置の作製方法である。また第１の処理は、第２の導電膜の表面を、シランを含む雰囲気下に暴露した後、窒素を含む雰囲気下でプラズマ処理を行うステップを含むことが好ましい。
【００１７】
また、上記第３の工程と、第４の工程との間に、第３の処理を行う第６の工程と、を有することが好ましい。このとき、第３の処理は、第２の導電膜の表面の酸化膜を除去するステップを含むことが好ましい。このとき、第３の処理は、アンモニアを含む雰囲気下でプラズマ処理を行うステップを含むことが好ましい。
【００１８】
また、上記第５の工程の後に、半導体層の上面の一部を、酸を含む溶液によりエッチングする第７の工程を有することが好ましい。
【００１９】
また、上記第５の工程において、ウェットエッチング法により第１の導電膜をエッチングすることが好ましい。
【００２０】
また、上記第１の工程において、チタンまたはタングステンを含む第１の導電膜を形成し、第２の工程において、銅を含む第２の導電膜を形成することが好ましい。
【発明の効果】
【００２１】
本発明の一態様によれば、電気特性の良好な半導体装置を提供できる。または、電気特性の安定した半導体装置を提供できる。または、消費電力の低い半導体装置を提供できる。または、信頼性の高い半導体装置を提供できる。または、生産性の高い半導体装置の作製方法を提供できる。または、歩留りの高い半導体装置の作製方法を提供できる。
【００２２】
なお、本発明の一態様は、必ずしもこれらの効果の全てを有する必要はない。また、これら以外の効果は、明細書等の記載から抽出することが可能である。
【図面の簡単な説明】
【００２３】
【図１】半導体装置の構成例を説明する図。
【図２】半導体装置の構成例を説明する図。
【図３】半導体装置の構成例を説明する図。
【図４】半導体装置の構成例を説明する図。
【図５】半導体装置の構成例を説明する図。
【図６】半導体装置の構成例を説明する図。
【図７】半導体装置の作製方法例を説明する図。
【図８】半導体装置の作製方法例を説明する図。
【図９】半導体装置の作製方法例を説明する図。
【図１０】半導体装置の作製方法例を説明する図。
【図１１】半導体装置の作製方法例を説明する図。
【図１２】半導体装置の作製方法例を説明する図。
【図１３】半導体装置の作製方法例を説明する図。
【図１４】試料のＸＲＤスペクトルの測定結果を説明する図。
【図１５】試料のＴＥＭ像、および電子線回折パターンを説明する図。
【図１６】試料のＥＤＸマッピングを説明する図。
【図１７】表示装置の一態様を示す上面図。
【図１８】表示装置の一態様を示す断面図。
【図１９】表示装置の一態様を示す断面図。
【図２０】表示パネルの構成例を説明する図。
【図２１】表示パネルの構成例を説明する図。
【図２２】表示装置を説明するブロック図及び回路図。
【図２３】表示モジュールを説明する図。
【図２４】電子機器を説明する図。
【図２５】電子機器を説明する図。
【発明を実施するための形態】
【００２４】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２５】
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【００２６】
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【００２７】
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
【００２８】
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を含む。
【００２９】
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
【００３０】
また、本明細書等において、トランジスタのソース、又はドレインのどちらか一方のことを「第１電極」と呼び、ソース、又はドレインの他方を「第２電極」とも呼ぶことがある。なお、ゲートについては「ゲート」又は「ゲート電極」とも呼ぶ。
【００３１】
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、コイル、容量素子、その他の各種機能を有する素子などが含まれる。
【００３２】
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
【００３３】
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００３４】
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。
【００３５】
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
【００３６】
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓが−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
【００３７】
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
【００３８】
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
【００３９】
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
【００４０】
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
【００４１】
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
【００４２】
また、本明細書等において、トランジスタのしきい値電圧とは、トランジスタにチャネルが形成されたときのゲート電圧（Ｖｇ）を指す。具体的には、トランジスタのしきい値電圧とは、ゲート電圧（Ｖｇ）を横軸に、ドレイン電流（Ｉｄ）の平方根を縦軸にプロットした曲線（Ｖｇ−√Ｉｄ特性）において、最大傾きである接線を外挿したときの直線と、ドレイン電流（Ｉｄ）の平方根が０（Ｉｄが０Ａ）との交点におけるゲート電圧（Ｖｇ）を指す場合がある。あるいは、トランジスタのしきい値電圧とは、チャネル長をＬ、チャネル幅をＷとし、Ｉｄ［Ａ］×Ｌ［μｍ］／Ｗ［μｍ］の値が１×１０−９［Ａ］となるゲート電圧（Ｖｇ）を指す場合がある。
【００４３】
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」と、「絶縁体」とは、互いに言い換えることが可能な場合がある。
【００４４】
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」と、「導電体」とは、互いに言い換えることが可能な場合がある。
【００４５】
また、本明細書等について、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍とは、原子数の総和に対して、Ｉｎが４の場合、Ｇａが１以上３以下（１≦Ｇａ≦３）であり、Ｚｎが２以上４以下（２≦Ｚｎ≦４）とする。また、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６またはその近傍とは、原子数の総和に対して、Ｉｎが５の場合、Ｇａが０．１より大きく２以下（０．１＜Ｇａ≦２）であり、Ｚｎが５以上７以下（５≦Ｚｎ≦７）とする。また、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１またはその近傍とは、原子数の総和に対して、Ｉｎが１の場合、Ｇａが０．１より大きく２以下（０．１＜Ｇａ≦２）であり、Ｚｎが０．１より大きく２以下（０．１＜Ｚｎ≦２）とする。
【００４６】
本明細書等において、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。また、ＯＳ  ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
【００４７】
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
【００４８】
また、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
【００４９】
また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【００５０】
また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【００５１】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【００５２】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
【００５３】
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【００５４】
金属酸化物の結晶構造の一例について説明する。なお、以下では、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法にて成膜された金属酸化物を一例として説明する。上記ターゲットを用いて、基板温度を１００℃以上１３０℃以下として、スパッタリング法により形成した金属酸化物をｓＩＧＺＯと呼称し、上記ターゲットを用いて、基板温度を室温（Ｒ．Ｔ．）として、スパッタリング法により形成した金属酸化物をｔＩＧＺＯと呼称する。例えば、ｓＩＧＺＯは、ｎｃ（ｎａｎｏ  ｃｒｙｓｔａｌ）及びＣＡＡＣのいずれか一方または双方の結晶構造を有する。また、ｔＩＧＺＯは、ｎｃの結晶構造を有する。なお、ここでいう室温（Ｒ．Ｔ．）とは、基板を意図的に加熱しない場合の温度を含む。
【００５５】
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置の構成例及び作製方法例について説明する。
【００５６】
本発明の一態様の半導体装置は、半導体層と、半導体層上に離間して設けられる第１の電極及び第２の電極を有する。第１の電極はソース電極及びドレイン電極の一方として機能し、第２の電極は他方として機能する。またゲート絶縁層として機能する絶縁層と、当該絶縁層を介して半導体層と重なる導電層を有する。当該導電層はゲート電極として機能する。
【００５７】
半導体層は、例えば金属酸化物を用いることが好ましい。このとき、インジウム、ガリウム、及び亜鉛のうち、いずれか一以上を含む酸化物を用いることが好ましい。
【００５８】
第１の電極及び第２の電極は、半導体層と接する第１の導電層と、第１の導電層上に位置する第２の導電層と、を有する。第２の導電層は第１の導電層よりも低抵抗な材料を用いることが好ましい。または、第２の導電層は、第１の導電層よりも融点の低い材料を用いることが好ましい。または、第２の導電層は、第１の導電層よりもエッチング耐性（特に薬液耐性）に劣る材料を用いることが好ましい。または、第２の導電層は、第１の導電層に含まれる金属元素よりも半導体層に拡散しやすい金属元素を含むことが好ましい。すなわち、第１の導電層は、第２の導電層に含まれる金属元素よりも半導体層に拡散しにくい金属元素を含むことが好ましい。
【００５９】
また第２の導電層の上面には第１の層が形成され、側面には第２の層が形成されている。第１の層と第２の層とは、それぞれ第２の導電層よりもエッチング耐性の高い不導体膜として機能する。
【００６０】
第１の層と第２の層とは、シリコンと、窒素とを含むことが好ましい。または、第１の層と第２の層とは、第２の導電層に含まれる金属元素と、シリコンと、を含むことが好ましい。または、第１の層と第２の層とは、第２の導電層に含まれる金属元素と、シリコンと、窒素と、を含むことが好ましい。より具体的には、窒化シリコン、当該金属元素を含むシリサイド、または窒素が含有されたシリサイドを含むことが好ましい。特に、第１の層と第２の層とに窒素が含有されることにより、第１の層と第２の層はより安定な層となるため好ましい。
【００６１】
第１の電極、及び第２の電極は、第２の導電層を、第１の導電層、第１の層、及び第２の層で囲まれた構成を有する。これにより、第１の電極と第２の電極を、表面安定性に優れ、且つ低抵抗な電極とすることができる。例えば、第１の電極と第２の電極の上部に絶縁層等を形成する際に、これらの表面が変質することで電気抵抗が上昇してしまうなどの不具合を抑制することができる。
【００６２】
第１の層と第２の層の形成方法について説明する。まず、第２の導電層の表面の一部が露出した状態で、シリコンを含む雰囲気（例えばシランガス（ＳｉＨ４ガス）を含む雰囲気）下に暴露し、第２の導電層の表面とシリコン化合物とを反応させる。続いて、窒素ガスを含む雰囲気下に暴露し、プラズマ処理または加熱処理を行うことにより、窒素とシリコンを含む第１の層または第２の層を形成することができる。このとき、プラズマ処理または加熱処理の雰囲気にシリコンが含まれないようにすることが好ましい。
【００６３】
このとき、第２の導電層の表面にシリコンが存在した状態で第１の層または第２の層を形成するため、第２の導電層の表面に高い被覆性で第１の層または第２の層が形成される。例えば、単原子層または数原子層の厚さの層（例えば０．３ｎｍ以上１０ｎｍ以下の層）を形成することができる。そのため、この方法によれば、第１の層及び第２の層は、ピンホールなどが形成されにくいため、第２の導電層の表面が露出することを好適に防ぐことができる。
【００６４】
特に、シランガスを含む雰囲気に被形成面を暴露する方法を、シランフラッシュ法と呼ぶことができる。また、シリコンなどの堆積性ガスを含む雰囲気に被形成面を暴露し、その後、他のガスを含む雰囲気下においてプラズマ処理を行うことで、単原子層または数原子層の厚さの膜を形成する方法を、ＰＡ−ＡＬＤ（Ｐｌａｓｍａ  Ａｓｓｉｓｔｅｄ−Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法と呼ぶことができる。
【００６５】
また、第１の層と第２の層とは、それぞれ第２の導電層の表面の一部をシリサイド化させることにより形成してもよい。例えば、第２の導電層の表面が露出した状態で、基板を加熱しながらシランガス（ＳｉＨ４ガス）を含む雰囲気下に暴露することで、第２の導電層にシリサイドを含む第１の層と第２の層を形成することができる。
【００６６】
または、第１の層と第２の層とは、第２の導電層の表面が露出した状態で、窒素を含む雰囲気下でシリサイド化させることにより、窒素を含む第１の層と第２の層とを形成することができる。このとき、シランガスと窒素ガスの混合ガスを含む雰囲気下に第２の導電層を暴露することにより形成することができる。または、シランガスを含む雰囲気下に暴露した後に、窒素を含む雰囲気下にてプラズマ処理を施すことにより、窒素を含む第１の層と第２の層とを形成することができる。
【００６７】
本発明の一態様のトランジスタは、例えば以下の方法により作製できる。まず半導体層に接して第１の導電層となる第１の導電膜と、第２の導電層となる第２の導電膜とを積層して形成する。その後、第２の導電膜の上面に、上述した方法により窒素とシリコンを含む第１の層を形成する。続いて、第１の層と第２の導電膜とをエッチングして、第２の導電膜の側面を露出させる。続いて、第２の導電膜の側面に、上述した方法により窒素とシリコンを含む第２の層を形成する。これにより、第１の層及び第２の層と接する第２の導電層が形成される。その後、第１の導電層をエッチングすることにより、第１の電極と第２の電極を形成することができる。
【００６８】
または、例えば以下の方法としてもよい。まず半導体層に接して第１の導電層となる第１の導電膜と、第２の導電層となる第２の導電膜とを積層して形成する。その後、第２の導電膜の上面をシリサイド化させ、第１の層を形成する。続いて、第１の層と第２の導電膜とをエッチングして、第２の導電膜の側面を露出させる。続いて、第２の導電膜の側面をシリサイド化させ、第２の層を形成する。これにより、第１の層及び第２の層と接する第２の導電層が形成される。その後、第１の導電層をエッチングすることにより、第１の電極と第２の電極を形成することができる。
【００６９】
上記作製方法によれば、半導体層が第１の導電層に覆われた状態で、第２の導電膜をエッチングすることができる。さらに、第１の導電層のエッチングの際に、第２の導電層が露出しない状態とすることができる。そのため、例えば半導体層の表面に第２の導電層を構成する金属元素等が付着するなどして、半導体層の表面（例えばバックチャネル側の表面）が汚染されることを防ぐことができる。また、第２の導電層に含まれる金属元素が半導体層の内部に拡散することを抑制できる。これにより、信頼性の高い半導体装置を作製することができる。
【００７０】
本発明の一態様は、ボトムゲート型のトランジスタに好適に用いることができる。特に、半導体層のバックチャネル側に、ソース電極及びドレイン電極の加工時のエッチング保護層を有さない構造、いわゆるチャネルエッチ構造のトランジスタに好適に用いることができる。
【００７１】
以下では、本発明の一態様のより具体的な例について、図面を参照して説明する。以下では、半導体装置の一例として、トランジスタを例に挙げて説明する。
【００７２】
［構成例１］
図１（Ａ）は、トランジスタ１００の上面図である。図１（Ｂ）は、図１（Ａ）中の切断線Ｘ１−Ｘ２における断面概略図である。図１（Ｃ）は、図１（Ａ）中の切断線Ｙ１−Ｙ２における断面概略図である。なお、図１（Ａ）において、煩雑になることを避けるため、トランジスタ１００の一部の構成要素（絶縁層等）を省略して図示している。また、Ｘ１−Ｘ２の方向をチャネル長方向、Ｙ１−Ｙ２の方向をチャネル幅方向と呼ぶことがある。
【００７３】
トランジスタ１００は、基板１０２上の導電層１０４と、基板１０２及び導電層１０４上に絶縁層１０６と、絶縁層１０６上に半導体層１０８と、半導体層１０８の上面に接し、半導体層１０８上で離間する電極１１２ａ及び電極１１２ｂと、を有する。また電極１１２ａ、電極１１２ｂ及び半導体層１０８を覆って絶縁層１１４、絶縁層１１６及び絶縁層１１８が設けられている。なお、図１（Ｂ）、（Ｃ）等では、絶縁層１１４と絶縁層１１６の境界を破線で示している。
【００７４】
導電層１０４の一部は、ゲート電極として機能する。絶縁層１０６の一部は、ゲート絶縁層として機能する。電極１１２ａは、ソース電極及びドレイン電極の一方として機能し、電極１１２ｂは、ソース電極及びドレイン電極の他方として機能する。絶縁層１１４、絶縁層１１６、及び絶縁層１１８は、それぞれ保護層として機能する。
【００７５】
図１（Ｂ）、（Ｃ）では、半導体層１０８が、上から半導体層１０８ａと半導体層１０８ｂとが積層された積層構造を有する例を示している。半導体層１０８ｂは、絶縁層１０６上に設けられている。また半導体層１０８ａは、半導体層１０８ｂ上に設けられ、電極１１２ａ及び電極１１２ｂと接する。
【００７６】
なお、トランジスタ１００は、いわゆるチャネルエッチ型のトランジスタである。
【００７７】
電極１１２ａ及び電極１１２ｂは、それぞれ導電層１２１、導電層１２２と、第１の層１１３ａ、及び第２の層１１３ｂを有する。
【００７８】
導電層１２１は、半導体層１０８ａの上面及び側面に接して設けられる。また導電層１２２は、導電層１２１上に接して設けられる。導電層１２２は、上面から見て導電層１２１よりも内側に位置する。また、導電層１２２の上面には第１の層１１３ａが接して設けられている。また導電層１２２の側面には、第２の層１１３ｂが設けられている。
【００７９】
図２（Ａ）には、図１（Ｂ）中に破線で囲った領域の拡大図を示している。図２（Ａ）は、電極１１２ａの半導体層１０８上に位置する端部、及びその近傍を拡大した図である。
【００８０】
第１の層１１３ａ及び第２の層１１３ｂは、導電層１２２に含まれる金属元素と、シリコンと、を含む。好適には、第１の層１１３ａ及び第２の層１１３ｂは、導電層１２２に含まれる金属のシリサイドを含む。
【００８１】
また、第１の層１１３ａ及び第２の層１１３ｂとは、導電層１２２に含まれる金属元素と、シリコンと、窒素を含むことが好ましい。窒素が含まれることで第１の層１１３ａ及び第２の層１１３ｂを安定性の高いものとすることができる。
【００８２】
導電層１２１と導電層１２２とは、それぞれ異なる導電性材料を含むことが好ましい。導電層１２２には、導電層１２１よりも低抵抗な材料を用いることが好ましい。また、導電層１２２には、導電層１２１よりも融点の低い材料を用いることができる。また、導電層１２２には、導電層１２１よりもエッチング耐性（特に薬液耐性）に劣る材料を用いることができる。また、導電層１２２には、導電層１２１に含まれる金属元素よりも半導体層１０８（半導体層１０８ａまたは半導体層１０８ｂ）等に拡散しやすい金属元素を含むことが好ましい。すなわち、導電層１２１は、導電層１２２に含まれる金属元素よりも半導体層１０８に拡散しにくい金属元素を含むことが好ましい。また、導電層１２１には、導電層１２２に含まれる金属元素の拡散を防ぐ（ブロックする）材料を用いることが好ましい。
【００８３】
特に、導電層１２２には、銅を含む材料を用いることが好ましい。また導電層１２１は、銅が拡散しにくい材料を用いることが好ましく、例えばタングステン、チタン、タンタル、またはモリブデン、若しくはこれら金属の窒化物を含むことが好ましい。
【００８４】
例えば導電層１２２が銅を含む場合、第１の層１１３ａと第２の層１１３ｂとは、銅シリサイドを含む。銅シリサイドは、銅とシリコンとの結合を有するため、銅と比較して安定であり、銅が外部に拡散することを抑制する機能を有する。また、絶縁層１１４がシリコンを有する場合、第１の層１１３ａ及び第２の層１１３ｂが銅とシリコンとを有することで、絶縁層１１４との密着性が高まる効果を奏する。
【００８５】
特に、第１の層１１３ａと第２の層１１３ｂとは、銅とシリコンと窒素を含むことが好ましい。このとき、銅シリサイドナイトライド（銅ケイ化窒化物）を形成していてもよい。第１の層１１３ａと第２の層１１３ｂが窒素を含んでいることで、銅が外部に拡散することをより効果的に抑制することができる。特に銅シリサイドナイトライドが形成されている場合には、より顕著な効果を奏する。
【００８６】
ここで、第１の層１１３ａと第２の層１１３ｂとは同様の材料を含むため、これらの境界が明瞭でない場合がある。そのため、図１（Ｂ）及び図２（Ａ）等において、第１の層１１３ａと第２の層１１３ｂとの間の境界を破線で示している。
【００８７】
後述するように、第１の層１１３ａと第２の層１１３ｂとを別々に形成する場合には、これらの境界に窒素、酸素、フッ素、塩素など、大気に含まれる成分や、装置内の残留成分が偏析する場合がある。また、第１の層１１３ａと第２の層１１３ｂとを同時に形成する場合には、これらの境界が存在せず一体物である場合もある。その場合、導電層１２２の上面を覆う部分を第１の層１１３ａ、導電層１２２の側面を覆う部分を第２の層１１３ｂとする。
【００８８】
また、第１の層１１３ａと導電層１２２の間、及び第２の層１１３ｂと導電層１２２の間には、これらの混合層とも呼べる部分が形成され、これらの境界が明瞭に観察されない場合がある。例えば、導電層１２２と第１の層１１３ａまたは第２の層１１３ｂとの間に、シリコンの濃度が第１の層１１３ａまたは第２の層１１３ｂよりも低く、且つ導電層１２２に近いほど連続的に減少する領域が存在する場合がある。そのため、図２（Ａ）では、第１の層１１３ａと導電層１２２の境界、及び第２の層１１３ｂと導電層１２２の境界を破線で示している。
【００８９】
また、図２（Ｂ）に示すように、第２の層１１３ｂの表面が、導電層１２１よりも内側に位置する場合もある。例えば、導電層１２２のエッチングの際に導電層１２２の側面がエッチングにより後退することで、このような形状となる場合がある。
【００９０】
また、図２（Ｃ）に示すように、第２の層１１３ｂの表面が、導電層１２１や第１の層１１３ａよりも突出する場合もある。
【００９１】
以上が構成例１についての説明である。
【００９２】
以下では、上記構成例１と一部の構成が異なるトランジスタの構成例について説明する。なお、以下では、上記構成例１と重複する部分は説明を省略する場合がある。また、以下で示す図面において、上記構成例１と同様の機能を有する部分についてはハッチングパターンを同じくし、符号を付さない場合もある。
【００９３】
［構成例２］
図３（Ａ）は、以下で例示するトランジスタ１００Ａの上面図であり、図３（Ｂ）は、図３（Ａ）中の切断線Ｘ１−Ｘ２における断面概略図である。図３（Ｃ）は、図３（Ａ）中の切断線Ｙ１−Ｙ２における断面概略図である。
【００９４】
トランジスタ１００Ａは、基板１０２上の導電層１０４と、基板１０２及び導電層１０４上に絶縁層１０６と、絶縁層１０６上に半導体層１０８と、半導体層１０８の上面に接し、半導体層１０８の上で離間する電極１１２ａ及び電極１１２ｂと、電極１１２ａ、電極１１２ｂ及び半導体層１０８を覆う絶縁層１１４及び絶縁層１１６と、絶縁層１１６上に半導体層１０８と重なる導電層１２０ａと、を有する。また絶縁層１１６上に設けられ、電極１１２ｂと電気的に接続する導電層１２０ｂが設けられている。また絶縁層１１６、導電層１２０ａ及び導電層１２０ｂを覆って絶縁層１１８が設けられている。
【００９５】
導電層１０４は第１のゲートとして機能し、導電層１２０ａは第２のゲートとして機能する。絶縁層１０６の一部は第１のゲート絶縁層として機能し、絶縁層１１４及び絶縁層１１６の一部は、第２のゲート絶縁層として機能する。トランジスタ１００Ａは、一対のゲート電極を有するトランジスタである。
【００９６】
図３（Ｂ）、（Ｃ）では、半導体層１０８が、上から半導体層１０８ａと半導体層１０８ｂとが積層された積層構造を有する例を示している。半導体層１０８ｂは、絶縁層１０６上に設けられている。また半導体層１０８ａは、半導体層１０８ｂ上に設けられ、電極１１２ａ及び電極１１２ｂと接する。
【００９７】
導電層１２０ｂは、接続部１４２ａにより電極１１２ｂの導電層１２２と電気的に接続されている。接続部１４２ａにおいて、導電層１２０ｂは、絶縁層１１６、絶縁層１１４及び第１の層１１３ａに設けられた開口を介して電極１１２ｂの導電層１２２と電気的に接続されている。
【００９８】
図３（Ｃ）に示すように、導電層１２０ａと導電層１０４とは接続部１４２ｂにより電気的に接続される構成とすることが好ましい。接続部１４２ｂには、導電層１２１、導電層１２２が設けられている。接続部１４２ｂにおいて、導電層１２０ａは、絶縁層１１６、絶縁層１１４及び第１の層１１３ａに設けられた開口を介して導電層１２２と電気的に接続され、導電層１２２と接する導電層１２１は、絶縁層１０６に設けられた開口を介して導電層１０４と電気的に接続されている。
【００９９】
図３の各図に示すトランジスタ１００Ａにおける半導体層１０８は、導電層１０４と、導電層１２０ａとに挟持される。導電層１０４及び導電層１２０ａは、チャネル長方向の長さ及びチャネル幅方向の長さが、半導体層１０８のチャネル長方向の長さ及びチャネル幅方向の長さよりもそれぞれ長い。そのため、半導体層１０８は絶縁層１０６並びに絶縁層１１４及び絶縁層１１６を間に挟んで、導電層１０４と導電層１２０ａとに囲まれた構成を有する。
【０１００】
言い換えると、トランジスタ１００Ａのチャネル幅方向において、導電層１０４及び導電層１２０ａは、半導体層１０８を囲む構成を有する。
【０１０１】
このような構成とすることで、トランジスタ１００Ａが有する半導体層１０８を、導電層１０４及び導電層１２０ａの電界によって電気的に囲むことができる。トランジスタ１００Ａのように、導電層１０４及び導電層１２０ａの電界によって、チャネル領域が形成される半導体層を電気的に囲むトランジスタのデバイス構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
【０１０２】
トランジスタ１００Ａは、ｓ−ｃｈａｎｎｅｌ構造を有するため、導電層１０４及び導電層１２０ａによってチャネルを誘起させるための電界を効果的に半導体層１０８に印加することができる。したがって、トランジスタ１００Ａの駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能なため、トランジスタ１００Ａを微細化することが可能となる。また、トランジスタ１００Ａは、導電層１０４及び導電層１２０ａによって半導体層１０８が囲まれた構造を有するため、トランジスタ１００Ａの機械的強度を高めることができる。
【０１０３】
また、上記構成とすることにより、半導体層１０８においてキャリアの流れる領域が、半導体層１０８の導電層１０４側と、半導体層１０８の導電層１２０ａ側の両方に形成されることで、広い範囲となるため、トランジスタ１００Ａはキャリア移動量が増加する。その結果、導電層１０４と導電層１２０ａのいずれか一方に所定の電位を与えた場合に比べて、トランジスタ１００Ａのオン電流を大きくできる。
【０１０４】
なお、図３（Ｂ）、（Ｃ）では、導電層１２０ａまたは導電層１２０ｂと導電層１２２とが接する構成としたが、第１の層１１３ａが導電性を有する場合には、図４（Ａ）、（Ｂ）に示すように、第１の層１１３ａを介して電気的に接続される構成としてもよい。
【０１０５】
以上が、構成例２についての説明である。
【０１０６】
［変形例］
以下では、上記とは半導体層の構成が異なる例について説明する。
【０１０７】
図５（Ａ）、（Ｂ）に示すトランジスタは、それぞれ半導体層１０８の構成が構成例１におけるトランジスタ１００とは異なるトランジスタである。また、図６（Ａ）、（Ｂ）に示すトランジスタは、それぞれ半導体層１０８の構成が構成例２におけるトランジスタ１００Ａとは異なるトランジスタである。
【０１０８】
図５（Ａ）及び図６（Ａ）に示すトランジスタは、半導体層１０８が、上から半導体層１０８ａ、半導体層１０８ｂ、及び半導体層１０８ｃが積層された積層構造を有する。すなわち、図５（Ａ）及び図６（Ａ）に示すトランジスタの半導体層１０８は、３層構造を有する。
【０１０９】
図５（Ｂ）及び図６（Ｂ）に示すトランジスタは、半導体層１０８が単層構造である場合の例を示している。
【０１１０】
以下では、単層構造を有する半導体層１０８、及び積層構造を有する半導体層１０８が有する半導体層１０８ａ、半導体層１０８ｂ、及び半導体層１０８ｃについて説明する。
【０１１１】
半導体層１０８、半導体層１０８ａ、半導体層１０８ｂ、及び半導体層１０８ｃは、それぞれ金属酸化物を含むことが好ましい。特に、インジウム、ガリウム、及び亜鉛のうち、いずれか一以上を含む酸化物を有することが好ましい。または、それぞれ、Ｉｎと、Ｚｎと、Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一種または複数種）と、を有することが好ましい。
【０１１２】
特に、半導体層１０８、半導体層１０８ａ、半導体層１０８ｂ、及び半導体層１０８ｃは、それぞれ独立に、Ｉｎと、Ｍと、Ｚｎと、を有すると好ましい。また、半導体層１０８、半導体層１０８ａ、半導体層１０８ｂ、及び半導体層１０８ｃは、それぞれ独立にＩｎの原子数比がＭの原子数比より多い領域を有すると好ましい。一例としては、Ｉｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝４：２：３またはその近傍、あるいはＩｎ：Ｍ：Ｚｎ＝５：１：７またはその近傍とすると好ましい。
【０１１３】
例えば、半導体層１０８が２層の積層構造を有する場合、下側に位置する半導体層１０８ｂには後述するＣＡＣ−ＯＳを適用する。これにより、トランジスタのオン電流を高めることができる。また上側に位置する半導体層１０８ａには後述するＣＡＡＣ−ＯＳを適用する。上側に位置する半導体層１０８ａに結晶性の高い膜を適用することでエッチング耐性が向上し、電極１１２ａ及び電極１１２ｂの形成の際に、半導体層１０８ａの一部が消失してしまうことを防止することができる。
【０１１４】
また、半導体層１０８が３層の積層構造を有する場合には、最も下側に位置する半導体層１０８ｃは、半導体層１０８ａまたは半導体層１０８ｂと同様の構成とすることができる。例えば、半導体層１０８ｃに半導体層１０８ａと同様の構成を適用することで、積層構造を有する半導体層１０８の信頼性を向上させることができる。また、半導体層１０８ｃに半導体層１０８ｂと同様の構成を適用することで、さらにトランジスタのオン電流を高めることができる。
【０１１５】
このように、本発明の一態様では、積層構造を有する半導体層１０８として、下側に位置する半導体層１０８ｂには結晶性の低い金属酸化物を用い、これよりも上部に位置する半導体層１０８ａには結晶性の高い金属酸化物で、半導体層１０８ｂの上部を覆う構成とする。半導体層１０８ｂが結晶性の低い領域を有することで、キャリア密度が高くなる場合がある。このとき、半導体層１０８ｂが主な電流経路となりうる。これにより、オン電流が高く、且つ信頼性が高められたトランジスタを実現できる。
【０１１６】
なお、半導体層１０８が単層構造の場合には、半導体層１０８ｂと同様の構成を適用することで、トランジスタのオン電流を高めることができる。また、半導体層１０８に半導体層１０８ａと同様の構成を適用することで、トランジスタの信頼性を向上させることができる。
【０１１７】
以上が変形例についての説明である。
【０１１８】
［半導体装置の構成要素について］
以下では、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
【０１１９】
〔基板〕
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
【０１２０】
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００を形成してもよい。または、基板１０２とトランジスタ１００の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００は耐熱性の劣る基板や可撓性の基板にも転載できる。
【０１２１】
〔導電層〕
ゲート電極として機能する導電層１０４、ソース電極またはドレイン電極として機能する電極１１２ａ、電極１１２ｂとしては、クロム、銅、アルミニウム、金、銀、亜鉛、モリブデン、タンタル、チタン、タングステン、マンガン、ニッケル、鉄、コバルトから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
【０１２２】
また、導電層１０４、電極１１２ａ、電極１１２ｂには、インジウムと錫とを有する酸化物（Ｉｎ−Ｓｎ酸化物）、インジウムとタングステンとを有する酸化物（Ｉｎ−Ｗ酸化物）、インジウムとタングステンと亜鉛とを有する酸化物（Ｉｎ−Ｗ−Ｚｎ酸化物）、インジウムとチタンとを有する酸化物（Ｉｎ−Ｔｉ酸化物）、インジウムとチタンと錫とを有する酸化物（Ｉｎ−Ｔｉ−Ｓｎ酸化物）、インジウムと亜鉛とを有する酸化物（Ｉｎ−Ｚｎ酸化物）、インジウムと錫とシリコンとを有する酸化物（Ｉｎ−Ｓｎ−Ｓｉ酸化物）、インジウムとガリウムと亜鉛とを有する酸化物（Ｉｎ−Ｇａ−Ｚｎ酸化物）等の酸化物導電体または酸化物半導体を適用することもできる。
【０１２３】
ここで、酸化物導電体について説明を行う。本明細書等において、酸化物導電体をＯＣ（Ｏｘｉｄｅ  Ｃｏｎｄｕｃｔｏｒ）と呼称してもよい。酸化物導電体としては、例えば、半導体特性を有する金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化された金属酸化物を、酸化物導電体ということができる。一般に、半導体特性を有する金属酸化物は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する金属酸化物である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して半導体特性を有する金属酸化物と同程度の透光性を有する。
【０１２４】
また、導電層１０４、電極１１２ａ、電極１１２ｂには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
【０１２５】
また、電極１１２ａ、電極１１２ｂには、上述の金属元素の中でも、特に銅、チタン、タングステン、タンタル、及びモリブデンの中から選ばれるいずれか一つまたは複数を有すると好適である。特に、電極１１２ａ、電極１１２ｂとしては、窒化タンタル膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅または水素に対して、高いバリア性を有する。また、窒化タンタル膜は、さらに自身からの水素の放出が少ないため、半導体層１０８と接する導電層、または半導体層１０８の近傍の導電層として、最も好適に用いることができる。また、電極１１２ａ、電極１１２ｂとして、銅膜を用いると、電極１１２ａ、１１２ｂの抵抗を低くすることができるため好適である。
【０１２６】
また、電極１１２ａ、電極１１２ｂを、無電解めっき法により形成することもできる。当該無電解めっき法により形成できる材料としては、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ａｕ、Ｓｎ、Ｃｏ、Ａｇ、及びＰｄの中から選ばれるいずれか一つまたは複数を用いることが可能である。特に、ＣｕまたはＡｇを用いると、導電層の抵抗を低くすることができるため、好適である。
【０１２７】
［ゲート絶縁層として機能する絶縁層］
ゲート絶縁層として機能する絶縁層１０６としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を用いることができる。なお、絶縁層１０６を、積層構造、または３層以上の積層構造としてもよい。
【０１２８】
また、トランジスタのチャネル領域として機能する半導体層１０８と接する絶縁層１０６は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（過剰酸素領域）を有することがより好ましい。別言すると、絶縁層１０６は、酸素を放出することが可能な絶縁膜である。なお、絶縁層１０６に過剰酸素領域を設けるには、例えば、酸素雰囲気下にて絶縁層１０６を形成する、もしくは成膜後の絶縁層１０６を酸素雰囲気下で熱処理すればよい。
【０１２９】
また、絶縁層１０６として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁層１０６の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
【０１３０】
なお、本実施の形態では、絶縁層１０６として、窒化シリコン膜と酸化シリコン膜との積層膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタのゲート絶縁層として、窒化シリコン膜を含むことで絶縁膜を厚膜化することができる。よって、トランジスタの絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタの静電破壊を抑制することができる。
【０１３１】
［半導体層］
半導体層１０８としては、先に示す材料を用いることができる。
【０１３２】
半導体層１０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ＞Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５等が挙げられる。
【０１３３】
また、半導体層１０８が、Ｉｎ−Ｍ−Ｚｎ酸化物の場合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する半導体層１０８を形成しやすくなる。なお、成膜される半導体層１０８の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、半導体層１０８に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される半導体層１０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。
【０１３４】
また、半導体層１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上である。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【０１３５】
また、半導体層１０８は、非単結晶構造であると好ましい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
【０１３６】
［保護絶縁層として機能する絶縁層  １］
絶縁層１１４、絶縁層１１６は、トランジスタの保護絶縁層としての機能を有する。また、絶縁層１１４、絶縁層１１６は、半導体層１０８に酸素を供給する機能を有する。すなわち、絶縁層１１４、絶縁層１１６は、酸素を有する。また、絶縁層１１４は、酸素を透過することのできる絶縁層である。なお、絶縁層１１４は、後に形成する絶縁層１１６を形成する際の、半導体層１０８へのダメージ緩和膜としても機能する。
【０１３７】
絶縁層１１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
【０１３８】
また、絶縁層１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁層１１４に含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁層１１４における酸素の透過性が減少してしまう。
【０１３９】
なお、絶縁層１１４においては、外部から絶縁層１１４に入った酸素が全て絶縁層１１４の外部に移動せず、絶縁層１１４にとどまる酸素もある。また、絶縁層１１４に酸素が入ると共に、絶縁層１１４に含まれる酸素が絶縁層１１４の外部へ移動することで、絶縁層１１４において酸素の移動が生じる場合もある。絶縁層１１４として酸素を透過することができる酸化物絶縁層を形成すると、絶縁層１１４上に設けられる、絶縁層１１６から脱離する酸素を、絶縁層１１４を介して半導体層１０８に移動させることができる。
【０１４０】
また、絶縁層１１４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、金属酸化物層の価電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と金属酸化物層の伝導帯の下端のエネルギー（Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
【０１４１】
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８分子／ｃｍ３以上５×１０１９分子／ｃｍ３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
【０１４２】
窒素酸化物（ＮＯｘ、ｘは０よりも大きく２以下、好ましくは１以上２以下）、代表的にはＮＯ２またはＮＯは、絶縁層１１４などに準位を形成する。当該準位は、半導体層１０８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁層１１４及び半導体層１０８の界面に拡散すると、当該準位が絶縁層１１４側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁層１１４及び半導体層１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
【０１４３】
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁層１１４に含まれる窒素酸化物は、加熱処理において、絶縁層１１６に含まれるアンモニアと反応するため、絶縁層１１４に含まれる窒素酸化物が低減される。このため、絶縁層１１４及び半導体層１０８の界面において、電子がトラップされにくい。
【０１４４】
絶縁層１１４として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
【０１４５】
なお、トランジスタの作製工程の加熱処理、代表的には３００℃以上３５０℃未満の加熱処理により、絶縁層１１４は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
【０１４６】
なお、１００Ｋ以下のＥＳＲスペクトルにおいて、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計は、窒素酸化物（ＮＯｘ、ｘは０より大きく２以下、好ましくは１以上２以下）起因のシグナルのスピンの密度の合計に相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
【０１４７】
また、上記酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下である。
【０１４８】
基板温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥＣＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
【０１４９】
絶縁層１１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜である。上記の酸化物絶縁膜は、加熱により酸素の一部が脱離する。なお、ＴＤＳにおいて、上記の酸化物絶縁膜は、酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上の領域を有する。また、上記の酸素の放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量である。また、上記の酸素の放出量は、ＴＤＳにおける酸素原子に換算しての総量である。
【０１５０】
絶縁層１１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
【０１５１】
また、絶縁層１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁層１１６は、絶縁層１１４と比較して半導体層１０８から離れているため、絶縁層１１４より、欠陥密度が多くともよい。
【０１５２】
また、絶縁層１１４、絶縁層１１６は、同種の材料の絶縁膜を用いることができるため、絶縁層１１４と絶縁層１１６の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁層１１４と絶縁層１１６の界面は、破線で図示している。なお、本実施の形態においては、絶縁層１１４と絶縁層１１６の２層構造について説明したが、これに限定されず、例えば、絶縁層１１４の単層構造、あるいは３層以上の積層構造としてもよい。
【０１５３】
［保護絶縁層として機能する絶縁層  ２］
絶縁層１１８は、トランジスタの保護絶縁層として機能する。
【０１５４】
絶縁層１１８は、水素及び窒素のいずれか一方または双方を有する。または、絶縁層１１８は、窒素及びシリコンを有する。また、絶縁層１１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁層１１８を設けることで、半導体層１０８からの酸素の外部への拡散と、絶縁層１１４、１１６に含まれる酸素の外部への拡散と、外部から半導体層１０８への水素、水等の入り込みを防ぐことができる。
【０１５５】
絶縁層１１８としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。
【０１５６】
なお、上記記載の、導電膜、絶縁膜、金属酸化物膜、金属膜などの様々な膜としては、スパッタリング法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などが挙げられる。
【０１５７】
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。また、熱ＣＶＤ法としては、原料ガスをチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板上に膜を堆積させればよい。
【０１５８】
また、ＡＬＤ法としては、原料ガスをチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板上に膜を堆積させればよい。
【０１５９】
［作製方法例］
以下では、本発明の一態様のトランジスタの作製方法の例について説明する。ここでは、上記構成例２で例示したトランジスタ１００Ａを例に挙げて説明する。
【０１６０】
まず、基板１０２上に導電膜を形成し、当該導電膜をリソグラフィ工程及びエッチング工程を行い加工して、第１のゲート電極として機能する導電層１０４を形成する（図７（Ａ））。
【０１６１】
続いて、導電層１０４上に第１のゲート絶縁層として機能する絶縁層１０６を形成する（図７（Ｂ））。
【０１６２】
本実施の形態では、基板１０２としてガラス基板を用い、導電層１０４として厚さ５０ｎｍのチタン膜と、厚さ２００ｎｍの銅膜とをそれぞれスパッタリング法により形成する。また、絶縁層１０６として厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜とをＰＥＣＶＤ法により形成する。
【０１６３】
なお、上記窒化シリコン膜は、第１の窒化シリコン膜と、第２の窒化シリコン膜と、第３の窒化シリコン膜とを有する、３層積層構造である。当該３層積層構造の一例としては、以下のように形成することができる。
【０１６４】
第１の窒化シリコン膜としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥ−ＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
【０１６５】
第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
【０１６６】
第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃｃｍの窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
【０１６７】
なお、上記第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜形成時の基板温度は３５０℃以下とすることができる。
【０１６８】
窒化シリコン膜を上述の３層の積層構造とすることで、例えば、導電層１０４に銅を含む導電膜を用いる場合において、以下の効果を奏する。
【０１６９】
第１の窒化シリコン膜は、導電層１０４からの銅元素の拡散を抑制することができる。第２の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁層として機能する絶縁膜の耐圧を向上させることができる。第３の窒化シリコン膜は、第３の窒化シリコン膜からの水素放出が少なく、且つ第２の窒化シリコン膜からの放出される水素の拡散を抑制することができる。
【０１７０】
続いて、絶縁層１０６をリソグラフィ工程及びエッチング工程を行い加工して、導電層１０４に達する開口を形成する（図７（Ｃ））。なお、絶縁層１０６に開口を形成する工程は、半導体層１０８を形成した後に行ってもよい。
【０１７１】
続いて、絶縁層１０６上に半導体膜を形成し、当該半導体膜をリソグラフィ工程及びエッチング工程を行い加工して、半導体層１０８ｂ及び半導体層１０８ａを形成する（図８（Ａ））。
【０１７２】
本実施の形態では、半導体層１０８ｂ及び半導体層１０８ａとなる半導体膜として、金属酸化物膜をスパッタリング法により形成する。
【０１７３】
まず、金属酸化物膜を形成する際に、酸素ガスを含む雰囲気にてプラズマを放電させてもよい。その際に、金属酸化物膜の被形成面となる絶縁層１０６中に、酸素が添加される。また、金属酸化物膜を形成する際に、酸素ガスの他に、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）を混合させてもよい。このとき、ガス全体に占める酸素ガスの割合としては、０％より大きく１００％以下、好ましくは１０％以上１００％以下、さらに好ましくは３０％以上１００％以下とする。
【０１７４】
金属酸化物膜の成膜時に用いるガスとしては、不活性ガス（代表的にはアルゴン）、及び酸素ガスの少なくとも一つを用いればよい。金属酸化物膜を形成する際の成膜ガス全体に占める酸素ガスの割合は、目的に応じて最適なものとすればよく、０％より大きく１００％以下、好ましくは１０％以上１００％以下の範囲で設定すればよい。
【０１７５】
例えば、半導体層１０８ｂとなる金属酸化物膜を成膜する際に、アルゴンガスまたは酸素ガスのいずれか一方を用いる。また、金属酸化物膜を成膜する際の酸素ガス流量のガス流量全体に占める割合（酸素流量比ともいう）としては、０％以上３０％以下、好ましくは５％以上１５％以下である。上述の酸素流量比とすることで、半導体層１０８ｂの結晶性を低くすることができる。また、上述の酸素流量比とすることで、半導体層１０８ｂの材料構成を、後述するＣＡＣ−ＯＳとすることができる。
【０１７６】
また、半導体層１０８ｂとなる金属酸化物膜の形成時の基板温度としては、室温（２５℃）以上２００℃以下、好ましくは室温以上１３０℃以下とすればよい。基板温度を上記範囲とすることで、大面積のガラス基板を用いる場合に、基板の撓みまたは歪みを抑制することができる。
【０１７７】
また例えば、半導体層１０８ａとなる金属酸化物膜を成膜する際に、アルゴンガスまたは酸素ガスのいずれか一方を用いる。また、金属酸化物膜を成膜する際の酸素流量比としては、３０％より大きく１００％以下、好ましくは５０％以上１００％以下、さらに好ましくは７０％以上１００％以下である。上述の酸素流量比とすることで、半導体層１０８ａの結晶性を高くすることができる。
【０１７８】
また、半導体層１０８ａとなる金属酸化物膜と、半導体層１０８ｂとなる金属酸化物膜とを概略同じ組成とすることで、同じスパッタリングターゲットを用いて形成できるため、製造コストを抑制することができる。また、同じスパッタリングターゲットを用いる場合、同じ成膜装置にて真空中で一貫して２層の金属酸化物膜を成膜することができるため、半導体層１０８ａと半導体層１０８ｂの界面に不純物が取り込まれるのを抑制することができる。また、下側に設けられる半導体層１０８ｂとなる金属酸化物膜を形成した後に加熱処理を行うと、半導体層１０８ａと半導体層１０８ｂの界面の不純物をさらに抑制することができる。
【０１７９】
半導体層１０８ｂの厚さとしては、例えば１ｎｍ以上２５ｎｍ以下、好ましくは５ｎｍ以上２０ｎｍ以下とすればよい。また、半導体層１０８ａの厚さとしては、例えば２０ｎｍ以上１００ｎｍ以下、好ましくは２０ｎｍ以上５０ｎｍ以下とすればよい。
【０１８０】
このように、半導体層１０８ａとなる金属酸化物膜の形成条件としては、半導体層１０８ｂとなる金属酸化物膜よりも酸素流量比を高めると好ましい。別言すると、下側に位置する金属酸化物膜は、上側に位置する金属酸化物膜よりも低い酸素分圧で形成されると好ましい。
【０１８１】
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで金属酸化物膜に水分等が取り込まれることを可能な限り防ぐことができる。
【０１８２】
また、スパッタリング法で金属酸化物膜を成膜する場合、スパッタリング装置におけるチャンバーは、金属酸化物膜にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における、チャンバー内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を１×１０−４Ｐａ以下、好ましく５×１０−５Ｐａ以下とすることが好ましい。
【０１８３】
本実施の形態では、半導体層１０８ｂとなる金属酸化物膜を、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法により形成する。また、金属酸化物膜の形成時の基板温度を室温とし、成膜ガスとして流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスを用いる（酸素流量比１０％）。
【０１８４】
また、半導体層１０８ａとなる金属酸化物膜を、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法により形成する。また、金属酸化物膜の形成時の基板温度を室温とし、成膜ガスとして流量２００ｓｃｃｍの酸素ガスを用いる（酸素流量比１００％）。
【０１８５】
次に、２層の金属酸化物膜を所望の形状に加工することで、島状の半導体層１０８ｂ、及び島状の半導体層１０８ａを形成する。なお、本実施の形態においては、半導体層１０８ｂと半導体層１０８ａにより、島状の半導体層１０８が構成される（図８（Ａ）参照）。
【０１８６】
また、半導体層１０８を形成した後に、加熱処理（以下、第１の加熱処理とする）を行うと好適である。第１の加熱処理により、半導体層１０８に含まれる水素、水等を低減することができる。なお、水素、水等の低減を目的とした加熱処理は、金属酸化物膜を島状に加工する前に行ってもよい。なお、第１の加熱処理は、半導体層１０８の高純度化処理の一つである。
【０１８７】
第１の加熱処理としては、例えば、１５０℃以上基板の歪み点未満、好ましくは２００℃以上４５０℃以下、さらに好ましくは２５０℃以上３５０℃以下とする。
【０１８８】
また、第１の加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り基板の歪み点以上の温度で熱処理を行うことができる。そのため、加熱時間を短縮することが可能となる。また、第１の加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。また、窒素または希ガス雰囲気で加熱処理した後、酸素または超乾燥空気雰囲気で加熱してもよい。この結果、金属酸化物膜中に含まれる水素、水等を脱離させると共に、金属酸化物膜中に酸素を供給することができる。この結果、金属酸化物膜中に含まれる酸素欠損を低減することができる。
【０１８９】
続いて、絶縁層１０６及び半導体層１０８上に導電膜１２１ａを形成する（図８（Ｂ））。
【０１９０】
本実施の形態では、導電膜１２１ａとして、厚さ３０ｎｍのタングステン膜、または厚さ５０ｎｍのチタン膜をスパッタリング法により成膜する。
【０１９１】
続いて、導電膜１２１ａ上に、導電膜１２２ａを形成する（図８（Ｃ））。
【０１９２】
本実施の形態では、導電膜１２２ａとして、厚さ２００ｎｍの銅膜をスパッタリング法により成膜する。
【０１９３】
続いて、導電膜１２２ａの上面に第１の層１１３ａ＿１を形成する。
【０１９４】
図９（Ａ）は、以下で説明する処理で用いるプラズマ処理装置の内部における断面概略図である。ここでは、プラズマ処理装置としてＰＥＣＶＤ装置を用い、当該ＰＥＣＶＤ装置内部に発生したプラズマ１９５を模式的に示している。
【０１９５】
ここで、前処理として、導電膜１２２ａの表面に形成される自然酸化膜等の酸化物を含む被膜を除去し、導電膜１２２ａの金属表面を露出させることが好ましい。このとき、前処理と、後述するシリサイド化処理と、後述するプラズマ処理とのそれぞれの間で基板１０２を大気に暴露することなく、一つの装置で連続して行うことが好ましい。
【０１９６】
導電膜１２２ａの上面に露出した銅は、表面に容易に酸化膜を形成する。したがって、銅をシリサイド化する前処理として、銅の表面を被覆している酸化膜を除去するために還元性を有するガス（例えば、水素ガス、アンモニアガスなど）を含む雰囲気にてプラズマを放電させる。その際、銅表面を覆う酸化膜が還元され、導電膜１２２ａの上面に銅が露出する。
【０１９７】
当該酸化膜を除去するための還元方法としては、プラズマ処理に限定されない。例えば、還元性を有するガス（例えば、水素ガス、アンモニアガスなど）を含む雰囲気に銅の表面を曝し、加熱処理をすることで還元してもよい。また、上記プラズマ処理および加熱処理を行う際の基板温度としては、好ましくは３００℃以上、より好ましくは３５０℃以上である。本実施の形態において、銅表面を覆う酸化膜を除去する際の基板温度としては３５０℃とする。
【０１９８】
続いて、導電膜１２２ａの表面を、シランガスを含む雰囲気に曝し、銅とシランガスとを反応させることで、第１の層１１３ａ＿１を形成する。このとき、基板を加熱することにより導電膜１２２ａの上面に銅とシリコンとを有する銅シリサイドが形成される場合がある。より具体的には、導電膜１２２ａの上面側の一部がシリサイド化し、第１の層１１３ａ＿１となる場合がある。銅シリサイドを形成する際の基板温度としては、好ましくは２００℃以上４００℃以下、より好ましくは２２０℃以上３５０℃以下である。本実施の形態において、銅シリサイドを形成する際の基板温度としては２２０℃とし、シランガスと窒素ガスの混合雰囲気下に基板１０２を曝す。
【０１９９】
なお、銅シリサイドを形成する際のガスとしては、少なくともシリコンが含まれていればよく、銅シリサイドを形成する際のガス全体に占めるシリコンを含むガスの割合としては、０％より大きく１００％以下、好ましくは０．１％以上５０％以下、さらに好ましくは１％以上３０％以下とする。
【０２００】
例えば、シリコンを含むガスとしては、シラン、ジシラン、トリシラン、フッ化シラン等がある。特にシランは、半導体装置の製造工程において好適に用いられるガスであるため安価であり、また安全性が比較的高いため好ましい。
【０２０１】
シランガスの流量比が高いほど、反応性が高くなるため、処理時間を短くすることができる。一方、シランガスの流量比を低くすることで、制御性を高めることができる。特に、シランガスの流量比が高すぎると、第１の層１１３ａ＿１の厚さが厚くなりすぎる、または第１の層１１３ａ＿１の表面の平坦性が低下するなどの不具合が生じやすいため、シランガスの流量比を低くすることが好ましい。
【０２０２】
なお、シリサイド化における反応速度は、処理温度が高いほど早くなる傾向があるため、シランガスの流量比は、処理温度を考慮して決定することが好ましい。例えば、シランガスと窒素ガスの混合ガスを用い、処理温度（基板温度）を３５０℃としたとき、シランガスの流量比を０．１％以上３０％以下、好ましくは０．５％以上２０％以下、より好ましくは１％以上１０％以下とすることができる。
【０２０３】
続いて、シリサイドを形成した後に、窒素を含むガスの雰囲気下にてプラズマ１９５を放電させ、銅とシリコンと窒素を含む第１の層１１３ａ＿１を形成する。例えば、シリサイド化が完了した後に、シランガスを含まず、窒素ガスを含むガスに切り替え、装置内のシランガスの濃度が一定以下となった段階でプラズマ１９５を放電させればよい。
【０２０４】
なお、第１の層１１３ａ＿１に窒素を含ませる方法としては、プラズマ処理に限られない。例えば、シリコンと窒素を含むガスの雰囲気に基板を曝し、加熱処理を行うことで、銅とシリコンと窒素を含む第１の層１１３ａ＿１を形成してもよい。
【０２０５】
続いて、第１の層１１３ａ＿１上にレジストマスク１３１をリソグラフィ等により形成する（図９（Ｂ））。
【０２０６】
続いて、第１の層１１３ａ＿１及び導電膜１２２ａのそれぞれについて、レジストマスク１３１に覆われない一部をエッチングする。第１の層１１３ａ＿１をエッチングすることにより、第１の層１１３ａが形成される。また導電膜１２２ａをエッチングすることにより、側面が露出した導電層１２２を形成することができる（図９（Ｃ））。
【０２０７】
第１の層１１３ａ＿１と導電膜１２２ａとは、それぞれ同じ金属元素を含むため、同一の工程でエッチングすることができる。例えば、ウェットエッチング法により同時にエッチングすることができる。
【０２０８】
ここで、導電膜１２２ａとして銅を用い、第１の層１１３ａ＿１と導電膜１２２ａとをそれぞれウェットエッチング法によりエッチングする場合、第１の層１１３ａ＿１に含まれるシリコンがエッチングされずに凝集し、残渣となる場合がある。その場合には、当該残渣をウェットエッチング法またはドライエッチング法等で除去することが好ましい。このとき、導電膜１２１ａがエッチングされない方法を用いるか、導電膜１２１ａが消失しない程度に導電膜１２１ａの上部の一部を、当該残渣と同時に除去する方法を用いることができる。
【０２０９】
また、第１の層１１３ａ＿１をドライエッチング法によりエッチングし、導電膜１２２ａをウェットエッチング法によりエッチングしてもよい。
【０２１０】
続いて、導電層１２２の露出した側面を、シランガスを含む雰囲気に曝し、銅とシランガスとを反応させることで、銅とシリコンを含む第２の層１１３ｂを形成する（図１０（Ａ））。このとき、基板を加熱することにより導電層１２２の側面に銅とシリコンとを有する銅シリサイドが形成される場合がある。ここでは、プラズマ処理装置としてＰＥＣＶＤ装置を用い、当該ＰＥＣＶＤ装置内部に発生したプラズマ１９６を模式的に示している。
【０２１１】
第２の層１１３ｂの形成方法は、上記第１の層１１３ａ＿１の形成方法を援用することができる。例えば、導電層１２２の側面の酸化膜を除去する前処理を行い、導電層１２２の側面をシリコンを含むガスに暴露することで、導電層１２２に含まれる金属元素（ここでは銅）と、シリコンを含む第２の層１１３ｂを形成できる。その後、第２の層１１３ｂに窒素を含ませる処理を行い、シリコンと当該金属元素と窒素とを含む第２の層１１３ｂを形成することが好ましい。
【０２１２】
ここで、上記第１の層１１３ａ＿１の形成工程では、導電膜１２２ａの上面をシリサイド化させていたのに対し、ここでは導電層１２２の側面をシリサイド化させて第２の層１１３ｂを形成するため、反応面積が上記と比較して極めて小さい。そのため、第１の層１１３ａの形成時よりも、よりシリサイド化が進行しやすい条件で処理を行うことが好ましい。例えば、処理温度を高くした条件、またはシランガスの流量比を大きくした条件を用いることができる。または、上記第１の層１１３ａの形成時よりも処理時間を長くした条件を用いることもできる。本実施の形態では、シランガスと窒素ガスの混合ガスを用い、処理温度を３５０℃としたとき、シランガスの流量比を３％とした条件で処理を行う。
【０２１３】
続いて、導電膜１２１ａのレジストマスク１３１に覆われない一部をエッチングし、導電層１２１を形成する。これにより、電極１１２ａと電極１１２ｂを形成することができる（図１０（Ｂ））。
【０２１４】
導電膜１２１ａのエッチングは、ウェットエッチング法を好適に用いることができる。なお、ドライエッチング法を用いてもよい。
【０２１５】
また、電極１１２ａ及び電極１１２ｂの形成後に、半導体層１０８（より具体的には半導体層１０８ａ）の表面（バックチャネル側）を洗浄してもよい。当該洗浄方法としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸等の薬液を用いて洗浄を行うことで、半導体層１０８ａの表面に付着した不純物（例えば、電極１１２ａ、電極１１２ｂに含まれる元素等）を除去することができる。なお、当該洗浄を必ずしも行う必要はなく、場合によっては、洗浄を行わなくてもよい。
【０２１６】
また、導電膜１２１ａのエッチング工程や、半導体層１０８の表面の洗浄工程において、半導体層１０８（ここでは半導体層１０８ａ）の一部がエッチングされ、図１０（Ｂ）等に示すように、半導体層１０８の一部が薄膜化する場合がある。
【０２１７】
その後、レジストマスク１３１を除去する。
【０２１８】
続いて、半導体層１０８、電極１１２ａ及び電極１１２ｂ上に、絶縁層１１４及び絶縁層１１６を形成する（図１０（Ｃ））。
【０２１９】
ここで、絶縁層１１４を形成した後、大気に曝すことなく、連続的に絶縁層１１６を形成することが好ましい。絶縁層１１４を形成後、装置を大気開放することなく、原料ガスの流量、圧力、高周波電力及び基板温度などを調整して、絶縁層１１６を連続的に形成することで、絶縁層１１４と絶縁層１１６との界面において、大気成分由来の不純物濃度を低減することができると共に、絶縁層１１４と絶縁層１１６に含まれる酸素を半導体層１０８に移動させることが可能となり、半導体層１０８の酸素欠損を低減することができる。
【０２２０】
例えば、絶縁層１１４として、ＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒素等がある。また、上記の堆積性気体の流量に対して酸化性気体の流量を２０倍より大きく１００倍未満、好ましくは４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、好ましくは５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、絶縁層１１４が、窒素を含み、且つ欠陥量の少ない絶縁膜となる。
【０２２１】
本実施の形態においては、絶縁層１１４として、基板１０２を保持する温度を２２０℃とし、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６ＭＨｚ、１００Ｗ（電力密度としては１．６×１０−２Ｗ／ｃｍ２）とするＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成する。
【０２２２】
絶縁層１１６としては、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上３５０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
【０２２３】
絶縁層１１６の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁層１１６中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。
【０２２４】
なお、絶縁層１１６の形成工程において、絶縁層１１４が半導体層１０８の保護膜となる。したがって、半導体層１０８へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁層１１６を形成することができる。
【０２２５】
なお、絶縁層１１６の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、絶縁層１１６の欠陥量を低減することが可能である。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠陥量の少ない酸化物絶縁膜を形成することができる。この結果、トランジスタの信頼性を高めることができる。
【０２２６】
また、絶縁層１１４及び絶縁層１１６を成膜した後に、加熱処理（以下、第２の加熱処理とする）を行うと好適である。第２の加熱処理により、絶縁層１１４及び絶縁層１１６に含まれる窒素酸化物を低減することができる。または、第２の加熱処理により、絶縁層１１４及び絶縁層１１６に含まれる酸素の一部を半導体層１０８に移動させ、半導体層１０８に含まれる酸素欠損量を低減することができる。
【０２２７】
第２の加熱処理の温度は、代表的には、４００℃未満、好ましくは３７５℃未満、さらに好ましくは、１５０℃以上３５０℃以下とする。第２の加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。該加熱処理には、電気炉、ＲＴＡ装置等を用いることができる。
【０２２８】
次に、絶縁層１１６上にリソグラフィ工程によりマスクを形成し、絶縁層１１４及び絶縁層１１６の所望の領域に開口を形成する（図１１（Ａ））。なお、開口は、電極１１２ａや電極１１２ｂなどに達するように形成することができる。ここでは、導電層１２２に達する開口を形成した例を示している。なお、第１の層１１３ａが十分な導電性を有する場合には、開口部に第１の層１１３ａを残してもよい。
【０２２９】
次に、開口を覆うように、絶縁層１１６上に導電膜を形成し、当該導電膜をリソグラフィ工程及びエッチング工程を行い加工して、導電層１２０ａ及び導電層１２０ｂ等を形成する（図１１（Ｂ））。導電層１２０ａは、第２のゲート電極として機能する。
【０２３０】
ここで、導電膜を形成する前に、酸素ガスを含む雰囲気にてプラズマ処理を行うことで、絶縁層１１６に酸素を添加することができる。または、導電膜に金属酸化物を用い、酸素ガスを含む雰囲気下にてスパッタリング法により当該導電膜を成膜することにより、当該導電膜の成膜時に絶縁層１１６に酸素を添加することができる。
【０２３１】
なお、酸素ガスに加えて希ガス（ヘリウムガス、アルゴンガス、キセノンガスなど）や、窒素ガスを混合させたガスを用いてもよい。このとき、酸素ガスの流量比を大きくすることが好ましい。酸素ガスの流量を多くすることで、好適に絶縁層１１６に酸素を添加することができる。一例としては、導電膜の形成条件としては、ガス全体に占める酸素ガスの割合を、５０％以上１００％以下、好ましくは、８０％以上１００％以下とすればよい。
【０２３２】
また、導電膜を成膜する際の基板温度としては、室温以上３４０℃未満、好ましくは室温以上３００℃以下、より好ましくは１００℃以上２５０℃以下、さらに好ましくは１００℃以上２００℃以下である。導電膜を加熱して成膜することで、導電膜の結晶性を高めることができる。一方で、基板１０２として、大型のガラス基板（例えば、第６世代乃至第１０世代）を用いる場合、導電膜を成膜する際の基板温度を１５０℃以上３４０℃未満とした場合、基板１０２が変形する（歪むまたは反る）場合がある。よって、大型のガラス基板を用いる場合においては、導電膜を成膜する際の基板温度を１００℃以上１５０℃未満とすることで、ガラス基板の変形を抑制することができる。
【０２３３】
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法により導電膜を形成する。また、導電膜の形成時の基板温度を１７０℃とする。また、導電膜の形成時の成膜ガスとしては、流量１００ｓｃｃｍの酸素ガスを用いる。
【０２３４】
なお、導電膜としては、例えば、先に記載の金属酸化物膜（例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６［原子数比］など）を用いることができる。
【０２３５】
本実施の形態では、導電膜を成膜する際に、絶縁層１１６に酸素を添加する方法について例示したがこれに限定されない。例えば、導電層１２０ａ及び導電層１２０ｂとなる導電膜の形成時または形成後、若しくは導電層１２０ａ及び導電層１２０ｂの形成後に、さらに絶縁層１１６に酸素を添加してもよい。
【０２３６】
絶縁層１１６に酸素を添加する方法としては、例えば、インジウムと、錫と、シリコンとを有する酸化物（ＩＴＳＯともいう）ターゲット（Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］）を用いて、膜厚５ｎｍのＩＴＳＯ膜を酸化物導電膜として形成する。
【０２３７】
この場合、酸化物導電膜の膜厚としては、１ｎｍ以上２０ｎｍ以下、または２ｎｍ以上１０ｎｍ以下とすると好適に酸素を透過し、且つ酸素の放出を抑制できるため好ましい。その後、酸化物導電膜を通過させて、絶縁層１１６に酸素を添加する。酸素の添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等が挙げられる。また、酸素を添加する際に、基板側にバイアス電圧を印加することで効果的に酸素を絶縁層１１６に添加することができる。上記バイアス電圧としては、例えば、アッシング装置を用い、該アッシング装置の基板側に印加するバイアス電圧の電力密度を１Ｗ／ｃｍ２以上５Ｗ／ｃｍ２以下とすればよい。また、酸素を添加する際の基板温度としては、室温以上３００℃以下、好ましくは、１００℃以上２５０℃以下とすることで、絶縁層１１６に効率よく酸素を添加することができる。
【０２３８】
続いて、絶縁層１１６、導電層１２０ａ及び導電層１２０ｂ上に絶縁層１１８を形成する（図１１（Ｃ））。
【０２３９】
絶縁層１１８は、水素及び窒素のいずれか一方または双方を有する。絶縁層１１８としては、例えば、窒化シリコン膜を用いると好適である。また、絶縁層１１８としては、例えば、スパッタリング法またはＰＥＣＶＤ法を用いて形成することができる。例えば、絶縁層１１８をＰＥＣＶＤ法で成膜する場合、基板温度は４００℃未満、好ましくは３７５℃未満、さらに好ましくは１８０℃以上３５０℃以下である。絶縁層１１８を成膜する場合の基板温度を、上述の範囲にすることで、緻密な膜を形成できるため好ましい。また、絶縁層１１８を成膜する場合の基板温度を、上述の範囲にすることで、絶縁層１１４及び絶縁層１１６中の酸素または過剰酸素を、半導体層１０８に移動させることが可能となる。
【０２４０】
また、絶縁層１１８形成後に、先に記載の第１の加熱処理または第２の加熱処理と同等の加熱処理（以下、第３の加熱処理とする）を行ってもよい。このように、絶縁層１１８の成膜の際に、絶縁層１１６に酸素を添加した後に、４００℃未満、好ましくは３７５℃未満、さらに好ましくは１８０℃以上３５０℃以下の温度で、加熱処理を行うことで、絶縁層１１６中の酸素または過剰酸素を半導体層１０８（特に半導体層１０８ｂ）中に移動させ、半導体層１０８中の酸素欠損を補填することができる。
【０２４１】
また、絶縁層１１８は、水素及び窒素のいずれか一方または双方を有する。そのため、絶縁層１１８を形成することで、絶縁層１１８に接する導電層１２０ａ及び導電層１２０ｂは、水素及び窒素のいずれか一方または双方が添加されることで、キャリア密度が高くなり、酸化物導電膜として機能することができる。
【０２４２】
また、絶縁層１１８としてＰＥＣＶＤ法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素の分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を５倍以上５０倍以下、１０倍以上５０倍以下とすることが好ましい。
【０２４３】
本実施の形態においては、絶縁層１１８として、ＰＥＣＶＤ装置を用いて、シラン、窒素、及びアンモニアを原料ガスとして用いて、厚さ１００ｎｍの窒化シリコン膜を形成する。流量は、シランが５０ｓｃｃｍ、窒素が５０００ｓｃｃｍであり、アンモニアが１００ｓｃｃｍである。処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給する。ＰＥＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のＰＥＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると１．７×１０−１Ｗ／ｃｍ２である。
【０２４４】
以上の工程で図３（Ａ）、（Ｂ）、（Ｃ）に示すトランジスタ１００Ａを作製することができる。
【０２４５】
〔変形例〕
以下では、上記作製方法例とは一部が異なるトランジスタの作製方法の例について説明する。
【０２４６】
まず、上記作製方法例と同様に、基板１０２上に導電層１０４、絶縁層１０６、半導体層１０８（半導体層１０８ａ及び半導体層１０８ｂ）、導電膜１２１ａ及び導電膜１２２ａを形成する（図１２（Ａ））。
【０２４７】
続いて、導電膜１２２ａ上にレジストマスク１３１を形成する。
【０２４８】
続いて、導電膜１２２ａのレジストマスク１３１に覆われていない部分をエッチングにより除去し、導電層１２２を形成する（図１２（Ｂ））。エッチングは、ウェットエッチング法を好適に用いることができる。
【０２４９】
その後、レジストマスク１３１を除去する（図１２（Ｃ））。
【０２５０】
続いて、導電層１２２の上面及び側面をシリサイド化させることで、銅とシリコンを含む第１の層１１３ａ及び第２の層１１３ｂを同時に形成する（図１３（Ａ））。ここでは、プラズマ処理装置としてＰＥＣＶＤ装置を用い、当該ＰＥＣＶＤ装置内部に発生したプラズマ１９７を模式的に示している。
【０２５１】
第１の層１１３ａ及び第２の層１１３ｂの形成方法は、上記作製方法例を援用できる。例えば、導電層１２２の上面及び側面の酸化膜を除去する前処理を行い、導電層１２２の上面及び側面をシリサイド化させる処理を行うことで、導電層１２２に含まれる金属元素（ここでは銅）と、シリコンを含む第１の層１１３ａ及び第２の層１１３ｂを同時に形成する。その後、第１の層１１３ａと第２の層１１３ｂに窒素を含ませる処理を行うことが好ましい。
【０２５２】
続いて、第１の層１１３ａ及び第２の層１１３ｂをエッチングのためのマスク（ハードマスクともいう）として用い、導電膜１２１ａの、第１の層１１３ａ及び第２の層１１３ｂに覆われない部分をエッチングにより除去することで、導電層１２１を形成する（図１３（Ｂ））。
【０２５３】
導電膜１２１ａのエッチングには、第１の層１１３ａ及び第２の層１１３ｂがエッチングされない、またはエッチングされにくい方法を用いることが好ましい。ここで、第１の層１１３ａ及び第２の層１１３ｂが銅シリサイドを含むため、エッチングに対する耐性は導電層１２２に比べて高められているため、エッチング方法の選択の幅を広げることができる。導電膜１２１ａのエッチングには、特にウェットエッチングを好適に用いることができ、過酸化水素水や、リン酸などの酸等を好適に用いることができる。
【０２５４】
以降は、上記作製方法例と同様に、絶縁層１１４、絶縁層１１６、導電層１２０ａ、導電層１２０ｂ、及び絶縁層１１８を形成する。
【０２５５】
以上の工程により、トランジスタ１００Ａを作製することができる（図１３（Ｃ））。
【０２５６】
ここで示した作製方法によれば、導電層１２２の上面を覆う第１の層１１３ａと、側面を覆う第２の層１１３ｂとを同時に形成できるため、工程を簡略化できる。
【０２５７】
以上が変形例についての説明である。
【０２５８】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０２５９】
（実施の形態２）
＜ＣＡＣ−ＯＳの構成＞
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
【０２６０】
本明細書等において、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ  ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
【０２６１】
本明細書において、金属酸化物が、導電体の機能を有する領域と、誘電体の機能を有する領域とが混合し、金属酸化物全体では半導体として機能する場合、ＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ＯＳ（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、またはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅと定義する。
【０２６２】
つまり、ＣＡＣ−ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、０．５ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の元素が偏在し、該元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、０．５ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
【０２６３】
特定の元素が偏在した領域は、該元素が有する性質により、物理特性が決定する。例えば、金属酸化物を構成する元素の中でも比較的、絶縁体となる傾向がある元素が偏在した領域は、誘電体領域となる。一方、金属酸化物を構成する元素の中でも比較的、導体となる傾向がある元素が偏在した領域は、導電体領域となる。また、導電体領域、および誘電体領域がモザイク状に混合することで、材料としては、半導体として機能する。
【０２６４】
つまり、本発明の一態様における金属酸化物は、物理特性が異なる材料が混合した、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）の一種である。
【０２６５】
なお、金属酸化物は、インジウムを含むことが好ましい。このとき、インジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、元素Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一種または複数種）が含まれていてもよい。または、金属酸化物は、インジウムを含まず、亜鉛、または亜鉛及びＭを含む構成としてもよい。
【０２６６】
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
【０２６７】
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
【０２６８】
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
【０２６９】
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
【０２７０】
一方、ＣＡＣ−ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ−ＯＳとは、例えばＩｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状領域が観察され、一部にＩｎを主成分とするナノ粒子状領域が観察され、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
【０２７１】
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
【０２７２】
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
【０２７３】
なお、ガリウムの代わりに、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該元素を主成分とするナノ粒子状領域が観察され、一部にＩｎを主成分とするナノ粒子状領域が観察され、それぞれモザイク状にランダムに分散している構成をいう。
【０２７４】
＜ＣＡＣ−ＯＳの解析＞
続いて、各種測定方法を用い、基板上に成膜した金属酸化物について測定を行った結果について説明する。
【０２７５】
≪試料の構成と作製方法≫
以下では、本発明の一態様に係る９個の試料について説明する。各試料は、それぞれ、金属酸化物を成膜する際の基板温度、および酸素ガス流量比を異なる条件で作製する。なお、試料は、基板と、基板上の金属酸化物と、を有する構造である。
【０２７６】
各試料の作製方法について、説明する。
【０２７７】
まず、基板として、ガラス基板を用いる。続いて、スパッタリング装置を用いて、ガラス基板上に金属酸化物として、厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を形成する。成膜条件は、チャンバー内の圧力を０．６Ｐａとし、ターゲットには、酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いる。また、スパッタリング装置内に設置された酸化物ターゲットに２５００ＷのＡＣ電力を供給する。
【０２７８】
なお、酸化物を成膜する際の条件として、基板温度を、意図的に加熱しない温度（以下、室温またはＲ．Ｔ．ともいう。）、１３０℃、または１７０℃とした。また、Ａｒと酸素の混合ガスに対する酸素ガスの流量比（以下、酸素ガス流量比ともいう。）を、１０％、３０％、または１００％とすることで、９個の試料を作製する。
【０２７９】
≪Ｘ線回折による解析≫
本項目では、９個の試料に対し、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ  ｄｉｆｆｒａｃｔｉｏｎ）測定を行った結果について説明する。なお、ＸＲＤ装置として、Ｂｒｕｋｅｒ社製Ｄ８  ＡＤＶＡＮＣＥを用いた。また、条件は、Ｏｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンにて、走査範囲を１５ｄｅｇ．乃至５０ｄｅｇ．、ステップ幅を０．０２ｄｅｇ．、走査速度を３．０ｄｅｇ．／分とした。
【０２８０】
図１４にＯｕｔ−ｏｆ−ｐｌａｎｅ法を用いてＸＲＤスペクトルを測定した結果を示す。なお、図１４において、上段には成膜時の基板温度条件が１７０℃の試料における測定結果、中段には成膜時の基板温度条件が１３０℃の試料における測定結果、下段には成膜時の基板温度条件がＲ．Ｔ．の試料における測定結果を示す。また、左側の列には酸素ガス流量比の条件が１０％の試料における測定結果、中央の列には酸素ガス流量比の条件が３０％の試料における測定結果、右側の列には酸素ガス流量比の条件が１００％の試料における測定結果、を示す。
【０２８１】
図１４に示すＸＲＤスペクトルは、成膜時の基板温度を高くする、または、成膜時の酸素ガス流量比の割合を大きくすることで、２θ＝３１°付近のピーク強度が高くなる。なお、２θ＝３１°付近のピークは、被形成面または上面に略垂直方向に対してｃ軸に配向した結晶性ＩＧＺＯ化合物（ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ）−ＩＧＺＯともいう。）であることに由来することが分かっている。
【０２８２】
また、図１４に示すＸＲＤスペクトルは、成膜時の基板温度が低い、または、酸素ガス流量比が小さいほど、明確なピークが現れなかった。従って、成膜時の基板温度が低い、または、酸素ガス流量比が小さい試料は、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
【０２８３】
≪電子顕微鏡による解析≫
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料を、ＨＡＡＤＦ（Ｈｉｇｈ−Ａｎｇｌｅ  Ａｎｎｕｌａｒ  Ｄａｒｋ  Ｆｉｅｌｄ）−ＳＴＥＭ（Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって観察、および解析した結果について説明する（以下、ＨＡＡＤＦ−ＳＴＥＭによって取得した像は、ＴＥＭ像ともいう。）。
【０２８４】
ＨＡＡＤＦ−ＳＴＥＭによって取得した平面像（以下、平面ＴＥＭ像ともいう。）、および断面像（以下、断面ＴＥＭ像ともいう。）の画像解析を行った結果について説明する。なお、ＴＥＭ像は、球面収差補正機能を用いて観察した。なお、ＨＡＡＤＦ−ＳＴＥＭ像の撮影には、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆを用いて、加速電圧２００ｋＶ、ビーム径約０．１ｎｍφの電子線を照射して行った。
【０２８５】
図１５（Ａ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の平面ＴＥＭ像である。図１５（Ｂ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面ＴＥＭ像である。
【０２８６】
≪電子線回折パターンの解析≫
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料に、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで、電子線回折パターンを取得した結果について説明する。
【０２８７】
図１５（Ａ）に示す、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の平面ＴＥＭ像において、黒点ａ１、黒点ａ２、黒点ａ３、黒点ａ４、および黒点ａ５で示す電子線回折パターンを観察する。なお、電子線回折パターンの観察は、電子線を照射しながら０秒の位置から３５秒の位置まで一定の速度で移動させながら行う。黒点ａ１の結果を図１５（Ｃ）、黒点ａ２の結果を図１５（Ｄ）、黒点ａ３の結果を図１５（Ｅ）、黒点ａ４の結果を図１５（Ｆ）、および黒点ａ５の結果を図１５（Ｇ）に示す。
【０２８８】
図１５（Ｃ）、図１５（Ｄ）、図１５（Ｅ）、図１５（Ｆ）、および図１５（Ｇ）より、円を描くように（リング状に）輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観測できる。
【０２８９】
また、図１５（Ｂ）に示す、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面ＴＥＭ像において、黒点ｂ１、黒点ｂ２、黒点ｂ３、黒点ｂ４、および黒点ｂ５で示す電子線回折パターンを観察する。黒点ｂ１の結果を図１５（Ｈ）、黒点ｂ２の結果を図１５（Ｉ）、黒点ｂ３の結果を図１５（Ｊ）、黒点ｂ４の結果を図１５（Ｋ）、および黒点ｂ５の結果を図１５（Ｌ）に示す。
【０２９０】
図１５（Ｈ）、図１５（Ｉ）、図１５（Ｊ）、図１５（Ｋ）、および図１５（Ｌ）より、リング状に輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観測できる。
【０２９１】
ここで、例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる回折パターンが見られる。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させると、リング状の回折パターンが確認される。つまり、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸は配向性を有さないことがわかる。
【０２９２】
また、微結晶を有する酸化物半導体（ｎａｎｏ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ。以下、ｎｃ−ＯＳという。）に対し、大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折を行うと、ハローパターンのような回折パターンが観測される。また、ｎｃ−ＯＳに対し、小さいプローブ径の電子線（例えば５０ｎｍ未満）を用いるナノビーム電子線回折を行うと、輝点（スポット）が観測される。また、ｎｃ−ＯＳに対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域に複数の輝点が観測される場合がある。
【０２９３】
成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の電子線回折パターンは、リング状に輝度の高い領域と、該リング領域に複数の輝点を有する。従って、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料は、電子線回折パターンが、ｎｃ−ＯＳになり、平面方向、および断面方向において、配向性は有さない。
【０２９４】
以上より、成膜時の基板温度が低い、または、酸素ガス流量比が小さい金属酸化物は、アモルファス構造の金属酸化物膜とも、単結晶構造の金属酸化物膜とも明確に異なる性質を有すると推定できる。
【０２９５】
≪元素分析≫
本項目では、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  ｓｐｅｃｔｒｏｓｃｏｐｙ）を用い、ＥＤＸマッピングを取得し、評価することによって、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の元素分析を行った結果について説明する。なお、ＥＤＸ測定には、元素分析装置として日本電子株式会社製エネルギー分散型Ｘ線分析装置ＪＥＤ−２３００Ｔを用いる。なお、試料から放出されたＸ線の検出にはＳｉドリフト検出器を用いる。
【０２９６】
ＥＤＸ測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する試料の特性Ｘ線のエネルギーと発生回数を測定し、各点に対応するＥＤＸスペクトルを得る。本実施の形態では、各点のＥＤＸスペクトルのピークを、Ｉｎ原子のＬ殻への電子遷移、Ｇａ原子のＫ殻への電子遷移、Ｚｎ原子のＫ殻への電子遷移及びＯ原子のＫ殻への電子遷移に帰属させ、各点におけるそれぞれの原子の比率を算出する。これを試料の分析対象領域について行うことにより、各原子の比率の分布が示されたＥＤＸマッピングを得ることができる。
【０２９７】
図１６には、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面におけるＥＤＸマッピングを示す。図１６（Ａ）は、Ｇａ原子のＥＤＸマッピング（全原子に対するＧａ原子の比率は１．１８乃至１８．６４［ａｔｏｍｉｃ％］の範囲とする。）である。図１６（Ｂ）は、Ｉｎ原子のＥＤＸマッピング（全原子に対するＩｎ原子の比率は９．２８乃至３３．７４［ａｔｏｍｉｃ％］の範囲とする。）である。図１６（Ｃ）は、Ｚｎ原子のＥＤＸマッピング（全原子に対するＺｎ原子の比率は６．６９乃至２４．９９［ａｔｏｍｉｃ％］の範囲とする。）である。また、図１６（Ａ）、図１６（Ｂ）、および図１６（Ｃ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面において、同範囲の領域を示している。なお、ＥＤＸマッピングは、範囲における、測定元素が多いほど明るくなり、測定元素が少ないほど暗くなるように、明暗で元素の割合を示している。また、図１６に示すＥＤＸマッピングの倍率は７２０万倍である。
【０２９８】
図１６（Ａ）、図１６（Ｂ）、および図１６（Ｃ）に示すＥＤＸマッピングでは、画像に相対的な明暗の分布が見られ、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料において、各原子が分布を持って存在している様子が確認できる。ここで、図１６（Ａ）、図１６（Ｂ）、および図１６（Ｃ）に示す実線で囲む範囲と破線で囲む範囲に注目する。
【０２９９】
図１６（Ａ）では、実線で囲む範囲は、相対的に暗い領域を多く含み、破線で囲む範囲は、相対的に明るい領域を多く含む。また、図１６（Ｂ）では実線で囲む範囲は、相対的に明るい領域を多く含み、破線で囲む範囲は、相対的に暗い領域を多く含む。
【０３００】
つまり、実線で囲む範囲はＩｎ原子が相対的に多い領域であり、破線で囲む範囲はＩｎ原子が相対的に少ない領域である。ここで、図１６（Ｃ）では、実線で囲む範囲において、右側は相対的に明るい領域であり、左側は相対的に暗い領域である。従って、実線で囲む範囲は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１などが主成分である領域である。
【０３０１】
また、実線で囲む範囲はＧａ原子が相対的に少ない領域であり、破線で囲む範囲はＧａ原子が相対的に多い領域である。図１６（Ｃ）では、破線で囲む範囲において、左上の領域は、相対的に明るい領域であり、右下側の領域は、相対的に暗い領域である。従って、破線で囲む範囲は、ＧａＯＸ３、またはＧａＸ４ＺｎＹ４ＯＺ４などが主成分である領域である。
【０３０２】
また、図１６（Ａ）、図１６（Ｂ）、および図１６（Ｃ）より、Ｉｎ原子の分布は、Ｇａ原子よりも、比較的、均一に分布しており、ＩｎＯＸ１が主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２が主成分となる領域を介して、互いに繋がって形成されているように見える。このように、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、クラウド状に広がって形成されている。
【０３０３】
このように、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有するＩｎ−Ｇａ−Ｚｎ酸化物を、ＣＡＣ−ＯＳと呼称することができる。
【０３０４】
また、ＣＡＣ−ＯＳにおける結晶構造は、ｎｃ構造を有する。ＣＡＣ−ＯＳが有するｎｃ構造は、電子線回折像において、単結晶、多結晶、またはＣＡＡＣ構造を含むＩＧＺＯに起因する輝点（スポット）以外にも、数か所以上の輝点（スポット）を有する。または、数か所以上の輝点（スポット）に加え、リング状に輝度の高い領域が現れるとして結晶構造が定義される。
【０３０５】
また、図１６（Ａ）、図１６（Ｂ）、および図１６（Ｃ）より、ＧａＯＸ３などが主成分である領域、及びＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域のサイズは、０．５ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下で観察される。なお、好ましくは、ＥＤＸマッピングにおいて、各元素が主成分である領域の径は、１ｎｍ以上２ｎｍ以下とする。
【０３０６】
以上より、ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
【０３０７】
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、金属酸化物としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、金属酸化物中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
【０３０８】
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、金属酸化物中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
【０３０９】
従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
【０３１０】
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
【０３１１】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０３１２】
（実施の形態３）
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の一例について、図１７乃至図１９を用いて以下説明を行う。
【０３１３】
図１７は、表示装置の一例を示す上面図である。図１７に示す表示装置７００は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すなわち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、図１７には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。
【０３１４】
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６と、それぞれ電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
【０３１５】
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成してもよい、またはソースドライバ回路部７０４のみを第１の基板７０１に形成してもよい。この場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に形成する構成としてもよい。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができる。
【０３１６】
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６は、複数のトランジスタを有しており、本発明の一態様の半導体装置であるトランジスタを適用することができる。
【０３１７】
また、表示装置７００は、様々な素子を有することができる。該素子の一例としては、例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子など）、圧電セラミックディスプレイなどが挙げられる。
【０３１８】
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
【０３１９】
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
【０３２０】
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
【０３２１】
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
【０３２２】
本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について、図１８及び図１９を用いて説明する。なお、図１８は、図１７に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図１９は、図１７に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成である。
【０３２３】
まず、図１８及び図１９に示す共通部分について最初に説明し、次に異なる部分について以下説明する。
【０３２４】
＜３−１．表示装置の共通部分に関する説明＞
図１８及び図１９に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を有する。
【０３２５】
トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタ１００Ａと同様の構成である。なお、トランジスタ７５０及びトランジスタ７５２の構成については、先の実施の形態に示す、その他のトランジスタを用いてもよい。
【０３２６】
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した金属酸化物膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
【０３２７】
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
【０３２８】
容量素子７９０は、トランジスタ７５０が有する第１のゲート電極と機能する導電膜と同一の導電膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜と同一の導電膜を加工する工程を経て形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ７５０が有する第１のゲート絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成される絶縁膜が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。
【０３２９】
また、図１８及び図１９において、トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上に平坦化絶縁膜７７０が設けられている。
【０３３０】
平坦化絶縁膜７７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜７７０を形成してもよい。また、平坦化絶縁膜７７０を設けない構成としてもよい。
【０３３１】
また、図１８及び図１９においては、画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２と、を同じ構造のトランジスタを用いる構成について例示したが、これに限定されない。例えば、画素部７０２と、ソースドライバ回路部７０４とは、異なるトランジスタを用いてもよい。具体的には、画素部７０２にスタガ型のトランジスタを用い、ソースドライバ回路部７０４に実施の形態１に示す逆スタガ型のトランジスタを用いる構成、あるいは画素部７０２に実施の形態１に示す逆スタガ型のトランジスタを用い、ソースドライバ回路部７０４にスタガ型のトランジスタを用いる構成などが挙げられる。なお、上記のソースドライバ回路部７０４を、ゲートドライバ回路部と読み替えてもよい。
【０３３２】
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。信号線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
【０３３３】
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
【０３３４】
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いることができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
【０３３５】
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていてもよい。
【０３３６】
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する絶縁膜７３４が設けられる。
【０３３７】
＜３−２．表示装置が有する入出力装置の構成例＞
また、図１８及び図１９に示す表示装置７００には入出力装置として、タッチパネル７９１が設けられている。なお、表示装置７００にタッチパネル７９１を設けない構成としてもよい。
【０３３８】
図１８及び図１９に示すタッチパネル７９１は、第２の基板７０５と着色膜７３６との間に設けられる、所謂インセル型のタッチパネルである。タッチパネル７９１は、着色膜７３６を形成する前に、第２の基板７０５側に形成すればよい。
【０３３９】
なお、タッチパネル７９１は、遮光膜７３８と、絶縁膜７９２と、電極７９３と、電極７９４と、絶縁膜７９５と、電極７９６と、絶縁膜７９７と、を有する。例えば、指やスタイラスなどの被検知体が近接することで、電極７９３と、電極７９４との間の容量の変化を検知することができる。
【０３４０】
また、図１８及び図１９に示すトランジスタ７５０の上方においては、電極７９３と、電極７９４との交差部を明示している。電極７９６は、絶縁膜７９５に設けられた開口部を介して、電極７９４を挟む２つの電極７９３と電気的に接続されている。なお、図１８及び図１９においては、電極７９６が設けられる領域を画素部７０２に設ける構成を例示したが、これに限定されず、例えば、ソースドライバ回路部７０４に形成してもよい。
【０３４１】
電極７９３及び電極７９４は、遮光膜７３８と重なる領域に設けられる。また、図１８に示すように、電極７９３は、発光素子７８２と重ならないように設けられると好ましい。また、図１９に示すように、電極７９３は、液晶素子７７５と重ならないように設けられると好ましい。別言すると、電極７９３は、発光素子７８２及び液晶素子７７５と重なる領域に開口部を有する。すなわち、電極７９３はメッシュ形状を有する。このような構成とすることで、電極７９３は、発光素子７８２が射出する光を遮らない構成とすることができる。または、電極７９３は、液晶素子７７５を透過する光を遮らない構成とすることができる。したがって、タッチパネル７９１を配置することによる輝度の低下が極めて少ないため、視認性が高く、且つ消費電力が低減された表示装置を実現できる。なお、電極７９４も同様の構成とすればよい。
【０３４２】
また、電極７９３及び電極７９４が発光素子７８２と重ならないため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。または、電極７９３及び電極７９４が液晶素子７７５と重ならないため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。
【０３４３】
そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極７９３及び電極７９４の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させることができる。
【０３４４】
例えば、電極７９３、７９４、７９６には、導電性のナノワイヤを用いてもよい。当該ナノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノワイヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、またはＡｌナノワイヤ等の金属ナノワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極７９３、７９４、７９６のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光における光透過率を８９％以上、シート抵抗値を４０Ω／□以上１００Ω／□以下とすることができる。
【０３４５】
また、図１８及び図１９においては、インセル型のタッチパネルの構成について例示したが、これに限定されない。例えば、表示装置７００上に形成する、所謂オンセル型のタッチパネルや、表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネルとしてもよい。このように、本発明の一態様の表示装置７００は、様々な形態のタッチパネルと組み合わせて用いることができる。
【０３４６】
＜３−３．発光素子を用いる表示装置＞
図１８に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜７７２、ＥＬ層７８６、及び導電膜７８８を有する。図１８に示す表示装置７００は、発光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができる。なお、ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。
【０３４７】
有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用いてもよい。または、カドミウム（Ｃｄ）、セレン（Ｓｅ）、亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子ドット材料を用いてもよい。
【０３４８】
また、図１８に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７７２上に絶縁膜７３０が設けられる。絶縁膜７３０は、導電膜７７２の一部を覆う。なお、発光素子７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、ＥＬ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜７７２側に光を射出するボトムエミッション構造や、導電膜７７２及び導電膜７８８の双方に光を射出するデュアルエミッション構造にも適用することができる。
【０３４９】
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設けられている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。また、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図２１に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これに限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
【０３５０】
＜３−４．液晶素子を用いる表示装置の構成例＞
図１９に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜７７２、絶縁膜７７３、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、共通電極（コモン電極ともいう）としての機能を有し、絶縁膜７７３を介して、導電膜７７２と導電膜７７４との間に生じる電界によって、液晶層７７６の配向状態を制御することができる。図１９に示す表示装置７００は、導電膜７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
【０３５１】
また、導電膜７７２は、トランジスタ７５０が有するソース電極またはドレイン電極として機能する導電膜と電気的に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。
【０３５２】
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。本実施の形態においては、導電膜７７２として、可視光において、反射性のある導電膜を用いる。
【０３５３】
なお、図１９においては、導電膜７７２をトランジスタ７５０のドレイン電極として機能する導電膜に接続する構成について例示したが、これに限定されない。例えば、接続電極として機能する導電膜を間に挟んでトランジスタ７５０のドレイン電極として機能する導電膜と電気的に接続させる構成としてもよい。
【０３５４】
また、図１９において図示しないが、液晶層７７６と接する位置に、配向膜を設ける構成としてもよい。また、図１９において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０３５５】
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０３５６】
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。また、ブルー相を示す液晶材料は、視野角依存性が小さい。
【０３５７】
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０３５８】
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
【０３５９】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０３６０】
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を用いた表示装置の表示部等に用いることのできる表示パネルの一例について、図２０及び図２１を用いて説明する。以下で例示する表示パネルは、反射型の液晶素子と、発光素子との双方を有し、発光モードと反射モードの両方の表示を行うことのできる、表示パネルである。
【０３６１】
＜４−１．表示パネルの構成例＞
図２０は、本発明の一態様の表示パネル６００の斜視概略図である。表示パネル６００は、基板６５１と基板６６１とが貼り合わされた構成を有する。図２０では、基板６６１を破線で明示している。
【０３６２】
表示パネル６００は、表示部６６２、回路６５９、配線６６６等を有する。基板６５１には、例えば回路６５９、配線６６６、及び画素電極として機能する導電膜６６３等が設けられる。また図２０では基板６５１上にＩＣ６７３とＦＰＣ６７２が実装されている例を示している。そのため、図２０に示す構成は、表示パネル６００とＦＰＣ６７２及びＩＣ６７３を有する表示モジュールと言うこともできる。
【０３６３】
回路６５９は、例えば走査線駆動回路として機能する回路を用いることができる。
【０３６４】
配線６６６は、表示部や回路６５９に信号や電力を供給する機能を有する。当該信号や電力は、ＦＰＣ６７２を介して外部、またはＩＣ６７３から配線６６６に入力される。
【０３６５】
また、図２０では、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式等により、基板６５１にＩＣ６７３が設けられている例を示している。ＩＣ６７３は、例えば走査線駆動回路、または信号線駆動回路などとしての機能を有するＩＣを適用できる。なお表示パネル６００が走査線駆動回路及び信号線駆動回路として機能する回路を備える場合や、走査線駆動回路や信号線駆動回路として機能する回路を外部に設け、ＦＰＣ６７２を介して表示パネル６００を駆動するための信号を入力する場合などでは、ＩＣ６７３を設けない構成としてもよい。また、ＩＣ６７３を、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）方式等により、ＦＰＣ６７２に実装してもよい。
【０３６６】
図２０には、表示部６６２の一部の拡大図を示している。表示部６６２には、複数の表示素子が有する導電膜６６３がマトリクス状に配置されている。導電膜６６３は、可視光を反射する機能を有し、後述する液晶素子６４０の反射電極として機能する。
【０３６７】
また、図２０に示すように、導電膜６６３は開口を有する。さらに導電膜６６３よりも基板６５１側に、発光素子６６０を有する。発光素子６６０からの光は、導電膜６６３の開口を介して基板６６１側に射出される。
【０３６８】
＜４−２．断面構成例＞
図２１に、図２０で例示した表示パネルの、ＦＰＣ６７２を含む領域の一部、回路６５９を含む領域の一部、及び表示部６６２を含む領域の一部をそれぞれ切断したときの断面の一例を示す。
【０３６９】
表示パネルは、基板６５１と基板６６１の間に、絶縁膜６２０を有する。また基板６５１と絶縁膜６２０の間に、発光素子６６０、トランジスタ６０１、トランジスタ６０５、トランジスタ６０６、着色層６３４等を有する。また絶縁膜６２０と基板６６１の間に、液晶素子６４０、着色層６３１等を有する。また基板６６１と絶縁膜６２０は接着層６４１を介して接着され、基板６５１と絶縁膜６２０は接着層６４２を介して接着されている。
【０３７０】
トランジスタ６０６は、液晶素子６４０と電気的に接続し、トランジスタ６０５は、発光素子６６０と電気的に接続する。トランジスタ６０５とトランジスタ６０６は、いずれも絶縁膜６２０の基板６５１側の面上に形成されているため、これらを同一の工程を用いて作製することができる。
【０３７１】
基板６６１には、着色層６３１、遮光膜６３２、絶縁膜６２１、及び液晶素子６４０の共通電極として機能する導電膜６１３、配向膜６３３ｂ、絶縁膜６１７等が設けられている。絶縁膜６１７は、液晶素子６４０のセルギャップを保持するためのスペーサとして機能する。
【０３７２】
絶縁膜６２０の基板６５１側には、絶縁膜６８１、絶縁膜６８２、絶縁膜６８３、絶縁膜６８４、絶縁膜６８５等の絶縁層が設けられている。絶縁膜６８１は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁膜６８２、絶縁膜６８３、及び絶縁膜６８４は、各トランジスタを覆って設けられている。また絶縁膜６８４を覆って絶縁膜６８５が設けられている。絶縁膜６８４及び絶縁膜６８５は、平坦化層としての機能を有する。なお、ここではトランジスタ等を覆う絶縁層として、絶縁膜６８２、絶縁膜６８３、絶縁膜６８４の３層を有する場合について示しているが、これに限られず４層以上であってもよいし、単層、または２層であってもよい。また平坦化層として機能する絶縁膜６８４は、不要であれば設けなくてもよい。
【０３７３】
また、トランジスタ６０１、トランジスタ６０５、及びトランジスタ６０６は、一部がゲートとして機能する導電膜６５４、一部がソース又はドレインとして機能する導電膜６５２、半導体膜６５３を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。
【０３７４】
液晶素子６４０は反射型の液晶素子である。液晶素子６４０は、導電膜６３５、液晶層６１２、導電膜６１３が積層された積層構造を有する。また導電膜６３５の基板６５１側に接して、可視光を反射する導電膜６６３が設けられている。導電膜６６３は開口６５５を有する。また導電膜６３５及び導電膜６１３は可視光を透過する材料を含む。また液晶層６１２と導電膜６３５の間に配向膜６３３ａが設けられ、液晶層６１２と導電膜６１３の間に配向膜６３３ｂが設けられている。また、基板６６１の外側の面には、偏光板６５６を有する。
【０３７５】
液晶素子６４０において、導電膜６６３は可視光を反射する機能を有し、導電膜６１３は可視光を透過する機能を有する。基板６６１側から入射した光は、偏光板６５６により偏光され、導電膜６１３、液晶層６１２を透過し、導電膜６６３で反射する。そして液晶層６１２及び導電膜６１３を再度透過して、偏光板６５６に達する。このとき、導電膜６６３と導電膜６１３の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板６５６を介して射出される光の強度を制御することができる。また光は着色層６３１によって特定の波長領域以外の光が吸収されることにより、取り出される光は、例えば赤色を呈する光となる。
【０３７６】
発光素子６６０は、ボトムエミッション型の発光素子である。発光素子６６０は、絶縁膜６２０側から導電膜６４３、ＥＬ層６４４、及び導電膜６４５ｂの順に積層された積層構造を有する。また導電膜６４５ｂを覆って導電膜６４５ａが設けられている。導電膜６４５ｂは可視光を反射する材料を含み、導電膜６４３及び導電膜６４５ａは可視光を透過する材料を含む。発光素子６６０が発する光は、着色層６３４、絶縁膜６２０、開口６５５、導電膜６１３等を介して、基板６６１側に射出される。
【０３７７】
ここで、図２１に示すように、開口６５５には可視光を透過する導電膜６３５が設けられていることが好ましい。これにより、開口６５５と重なる領域においてもそれ以外の領域と同様に液晶層６１２が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図しない光が漏れてしまうことを抑制できる。
【０３７８】
ここで、基板６６１の外側の面に配置する偏光板６５６として直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。これにより、外光反射を抑制することができる。また、偏光板の種類に応じて、液晶素子６４０に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。
【０３７９】
また導電膜６４３の端部を覆う絶縁膜６４６上には、絶縁膜６４７が設けられている。絶縁膜６４７は、絶縁膜６２０と基板６５１が必要以上に接近することを抑制するスペーサとしての機能を有する。またＥＬ層６４４や導電膜６４５ａを遮蔽マスク（メタルマスク）を用いて形成する場合には、当該遮蔽マスクが被形成面に接触することを抑制する機能を有していてもよい。なお、絶縁膜６４７は不要であれば設けなくてもよい。
【０３８０】
トランジスタ６０５のソース又はドレインの一方は、導電膜６４８を介して発光素子６６０の導電膜６４３と電気的に接続されている。
【０３８１】
トランジスタ６０６のソース又はドレインの一方は、接続部６０７を介して導電膜６６３と電気的に接続されている。導電膜６６３と導電膜６３５は接して設けられ、これらは電気的に接続されている。ここで、接続部６０７は、絶縁膜６２０に設けられた開口を介して、絶縁膜６２０の両面に設けられる導電層同士を接続する部分である。
【０３８２】
基板６５１と基板６６１が重ならない領域には、接続部６０４が設けられている。接続部６０４は、接続層６４９を介してＦＰＣ６７２と電気的に接続されている。接続部６０４は接続部６０７と同様の構成を有している。接続部６０４の上面は、導電膜６３５と同一の導電膜を加工して得られた導電層が露出している。これにより、接続部６０４とＦＰＣ６７２とを接続層６４９を介して電気的に接続することができる。
【０３８３】
接着層６４１が設けられる一部の領域には、接続部６８７が設けられている。接続部６８７において、導電膜６３５と同一の導電膜を加工して得られた導電層と、導電膜６１３の一部が、接続体６８６により電気的に接続されている。したがって、基板６６１側に形成された導電膜６１３に、基板６５１側に接続されたＦＰＣ６７２から入力される信号または電位を、接続部６８７を介して供給することができる。
【０３８４】
接続体６８６としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体６８６として、弾性変形、または塑性変形する材料を用いることが好ましい。このとき導電性の粒子である接続体６８６は、図２１に示すように上下方向に潰れた形状となる場合がある。こうすることで、接続体６８６と、これと電気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの不具合の発生を抑制することができる。
【０３８５】
接続体６８６は、接着層６４１に覆われるように配置することが好ましい。例えば硬化前の接着層６４１に接続体６８６を分散させておけばよい。
【０３８６】
図２１では、回路６５９の例としてトランジスタ６０１が設けられている例を示している。
【０３８７】
図２１では、トランジスタ６０１及びトランジスタ６０５の例として、チャネルが形成される半導体膜６５３を２つのゲートで挟持する構成が適用されている。一方のゲートは導電膜６５４により、他方のゲートは絶縁膜６８２を介して半導体膜６５３と重なる導電膜６２３により構成されている。このような構成とすることで、トランジスタのしきい値電圧を制御することができる。このとき、２つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示パネルを大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。
【０３８８】
なお、回路６５９が有するトランジスタと、表示部６６２が有するトランジスタは、同じ構造であってもよい。また回路６５９が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示部６６２が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。
【０３８９】
各トランジスタを覆う絶縁膜６８２、絶縁膜６８３のうち少なくとも一方は、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁膜６８２または絶縁膜６８３はバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示パネルを実現できる。
【０３９０】
基板６６１側において、着色層６３１、遮光膜６３２を覆って絶縁膜６２１が設けられている。絶縁膜６２１は、平坦化層としての機能を有していてもよい。絶縁膜６２１により、導電膜６１３の表面を概略平坦にできるため、液晶層６１２の配向状態を均一にできる。
【０３９１】
表示パネル６００を作製する方法の一例について説明する。例えば剥離層を有する支持基板上に、導電膜６３５、導電膜６６３、絶縁膜６２０を順に形成し、その後、トランジスタ６０５、トランジスタ６０６、発光素子６６０等を形成した後、接着層６４２を用いて基板６５１と支持基板を貼り合せる。その後、剥離層と絶縁膜６２０、及び剥離層と導電膜６３５のそれぞれの界面で剥離することにより、支持基板及び剥離層を除去する。またこれとは別に、着色層６３１、遮光膜６３２、導電膜６１３等をあらかじめ形成した基板６６１を準備する。そして基板６５１または基板６６１に液晶を滴下し、接着層６４１により基板６５１と基板６６１を貼り合せることで、表示パネル６００を作製することができる。
【０３９２】
剥離層としては、絶縁膜６２０及び導電膜６３５との界面で剥離が生じる材料を適宜選択することができる。特に、剥離層としてタングステンなどの高融点金属材料を含む層と当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁膜６２０として、窒化シリコンや酸化窒化シリコン、窒化酸化シリコン等を複数積層した層を用いることが好ましい。剥離層に高融点金属材料を用いると、これよりも後に形成する層の形成温度を高めることが可能で、不純物の濃度が低減され、信頼性の高い表示パネルを実現できる。
【０３９３】
導電膜６３５としては、金属酸化物、金属窒化物、または低抵抗化された酸化物半導体等の酸化物または窒化物を用いることが好ましい。酸化物半導体を用いる場合には、水素、ボロン、リン、窒素、及びその他の不純物の濃度、並びに酸素欠損量の少なくとも一が、トランジスタに用いる半導体層に比べて高められた材料を、導電膜６３５に用いればよい。
【０３９４】
＜４−３．各構成要素について＞
以下では、上記に示す各構成要素について説明する。なお、先の実施の形態に示す機能と同様の機能を有する構成についての説明は省略する。
【０３９５】
〔接着層〕
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
【０３９６】
また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物（酸化カルシウムや酸化バリウム等）のように、化学吸着によって水分を吸着する物質を用いることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が素子に侵入することを抑制でき、表示パネルの信頼性が向上するため好ましい。
【０３９７】
また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、光取り出し効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジルコニウム等を用いることができる。
【０３９８】
〔接続層〕
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）などを用いることができる。
【０３９９】
〔着色層〕
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。
【０４００】
〔遮光層〕
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
【０４０１】
以上が各構成要素についての説明である。
【０４０２】
＜４−４．作製方法例＞
ここでは、可撓性を有する基板を用いた表示パネルの作製方法の例について説明する。
【０４０３】
ここでは、表示素子、回路、配線、電極、着色層や遮光層などの光学部材、及び絶縁層等が含まれる層をまとめて素子層と呼ぶこととする。例えば、素子層は表示素子を含み、表示素子の他に表示素子と電気的に接続する配線、画素や回路に用いるトランジスタなどの素子を備えていてもよい。
【０４０４】
また、ここでは、表示素子が完成した（作製工程が終了した）段階において、素子層を支持し、可撓性を有する部材のことを、基板と呼ぶこととする。例えば、基板には、厚さが１０ｎｍ以上３００μｍ以下の、極めて薄いフィルム等も含まれる。
【０４０５】
可撓性を有し、絶縁表面を備える基板上に素子層を形成する方法としては、代表的には以下に挙げる２つの方法がある。一つは、基板上に直接、素子層を形成する方法である。もう一つは、基板とは異なる支持基板上に素子層を形成した後、素子層と支持基板を剥離し、素子層を基板に転置する方法である。なお、ここでは詳細に説明しないが、上記２つの方法に加え、可撓性を有さない基板上に素子層を形成し、当該基板を研磨等により薄くすることで可撓性を持たせる方法もある。
【０４０６】
基板を構成する材料が、素子層の形成工程にかかる熱に対して耐熱性を有する場合には、基板上に直接、素子層を形成すると、工程が簡略化されるため好ましい。このとき、基板を支持基板に固定した状態で素子層を形成すると、装置内、及び装置間における搬送が容易になるため好ましい。
【０４０７】
また、素子層を支持基板上に形成した後に、基板に転置する方法を用いる場合、まず支持基板上に剥離層と絶縁層を積層し、当該絶縁層上に素子層を形成する。続いて、支持基板と素子層の間で剥離し、素子層を基板に転置する。このとき、支持基板と剥離層の界面、剥離層と絶縁層の界面、または剥離層中で剥離が生じるような材料を選択すればよい。この方法では、支持基板や剥離層に耐熱性の高い材料を用いることで、素子層を形成する際にかかる温度の上限を高めることができ、より信頼性の高い素子を有する素子層を形成できるため、好ましい。
【０４０８】
例えば剥離層として、タングステンなどの高融点金属材料を含む層と、当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁層として、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどを複数積層した層を用いることが好ましい。
【０４０９】
素子層と支持基板とを剥離する方法としては、機械的な力を加えることや、剥離層をエッチングすること、または剥離界面に液体を浸透させることなどが、一例として挙げられる。または、剥離界面を形成する２層の熱膨張率の違いを利用し、加熱または冷却することにより剥離を行ってもよい。
【０４１０】
また、支持基板と絶縁層の界面で剥離が可能な場合には、剥離層を設けなくてもよい。
【０４１１】
例えば、支持基板としてガラスを用い、絶縁層としてポリイミドなどの有機樹脂を用いることができる。このとき、レーザ光等を用いて有機樹脂の一部を局所的に加熱する、または鋭利な部材により物理的に有機樹脂の一部を切断、または貫通すること等により剥離の起点を形成し、ガラスと有機樹脂の界面で剥離を行ってもよい。また、上記の有機樹脂としては、感光性の材料を用いると、開口部などの形状を容易に作製しやすいため好適である。また、上記のレーザ光としては、例えば、可視光線から紫外線の波長領域の光であることが好ましい。例えば波長が２００ｎｍ以上４００ｎｍ以下の光、好ましくは波長が２５０ｎｍ以上３５０ｎｍ以下の光を用いることができる。特に、波長３０８ｎｍのエキシマレーザを用いると、生産性に優れるため好ましい。また、Ｎｄ：ＹＡＧレーザの第三高調波である波長３５５ｎｍのＵＶレーザなどの固体ＵＶレーザ（半導体ＵＶレーザともいう）を用いてもよい。
【０４１２】
または、支持基板と有機樹脂からなる絶縁層の間に発熱層を設け、当該発熱層を加熱することにより、当該発熱層と絶縁層の界面で剥離を行ってもよい。発熱層としては、電流を流すことにより発熱する材料、光を吸収することにより発熱する材料、磁場を印加することにより発熱する材料など、様々な材料を用いることができる。例えば発熱層としては、半導体、金属、絶縁体から選択して用いることができる。
【０４１３】
なお、上述した方法において、有機樹脂からなる絶縁層は、剥離後に基板として用いることができる。
【０４１４】
以上が可撓性を有する表示パネルを作製する方法についての説明である。
【０４１５】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０４１６】
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図２２を用いて説明を行う。
【０４１７】
＜表示装置の回路構成＞
図２２（Ａ）に示す表示装置は、画素を有する領域（以下、画素部５０２という）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
【０４１８】
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことができる。駆動回路部５０４の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）によって、実装することができる。
【０４１９】
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
【０４２０】
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０４ａは、別の信号を供給することも可能である。
【０４２１】
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも可能である。
【０４２２】
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
【０４２３】
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
【０４２４】
図２２（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することができる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
【０４２５】
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
【０４２６】
図２２（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ  Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成とすることもできる。
【０４２７】
また、図２２（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂによって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としてもよい。
【０４２８】
また、図２２（Ａ）に示す複数の画素回路５０１は、例えば、図２２（Ｂ）に示す構成とすることができる。
【０４２９】
図２２（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを適用することができる。
【０４３０】
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
【０４３１】
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  Ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ  Ｂｅｎｄ  Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ  Ｎｅｔｗｏｒｋ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
【０４３２】
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
【０４３３】
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
【０４３４】
例えば、図２２（Ｂ）の画素回路５０１を有する表示装置では、例えば、図２２（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５０をオン状態にしてデータ信号のデータを書き込む。
【０４３５】
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
【０４３６】
また、図２２（Ａ）に示す複数の画素回路５０１は、例えば、図２２（Ｃ）に示す構成とすることができる。
【０４３７】
図２２（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる。
【０４３８】
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、ゲート電極は走査線ＧＬ＿ｍに電気的に接続される。
【０４３９】
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
【０４４０】
容量素子５６２の一対の電極の一方は、電位供給線ＶＬ＿ａに電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
【０４４１】
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
【０４４２】
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
【０４４３】
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続される。
【０４４４】
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いてもよい。
【０４４５】
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
【０４４６】
図２２（Ｃ）の画素回路５０１を有する表示装置では、例えば、図２２（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２をオン状態にしてデータ信号のデータを書き込む。
【０４４７】
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
【０４４８】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０４４９】
（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器について、図２３乃至図２５を用いて説明を行う。
【０４５０】
＜６−１．表示モジュール＞
図２３に示す表示モジュール７０００は、上部カバー７００１と下部カバー７００２との間に、ＦＰＣ７００３に接続されたタッチパネル７００４、ＦＰＣ７００５に接続された表示パネル７００６、バックライト７００７、フレーム７００９、プリント基板７０１０、バッテリ７０１１を有する。
【０４５１】
本発明の一態様の半導体装置は、例えば、表示パネル７００６に用いることができる。
【０４５２】
上部カバー７００１及び下部カバー７００２は、タッチパネル７００４及び表示パネル７００６のサイズに合わせて、形状や寸法を適宜変更することができる。
【０４５３】
タッチパネル７００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル７００６に重畳して用いることができる。また、表示パネル７００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル７００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
【０４５４】
バックライト７００７は、光源７００８を有する。なお、図２３において、バックライト７００７上に光源７００８を配置する構成について例示したが、これに限定さない。例えば、バックライト７００７の端部に光源７００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト７００７を設けない構成としてもよい。
【０４５５】
フレーム７００９は、表示パネル７００６の保護機能の他、プリント基板７０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム７００９は、放熱板としての機能を有していてもよい。
【０４５６】
プリント基板７０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であってもよいし、別途設けたバッテリ７０１１による電源であってもよい。バッテリ７０１１は、商用電源を用いる場合には、省略可能である。
【０４５７】
また、表示モジュール７０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【０４５８】
＜６−２．電子機器１＞
次に、図２４（Ａ）乃至図２４（Ｅ）に電子機器の一例を示す。
【０４５９】
図２４（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
【０４６０】
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
【０４６１】
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換することが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
【０４６２】
カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像することも可能である。
【０４６３】
カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
【０４６４】
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
【０４６５】
筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファインダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
【０４６６】
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部８１０２の表示のオン・オフを切り替えることができる。
【０４６７】
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。
【０４６８】
なお、図２４（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器とし、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備えるファインダーが内蔵されていてもよい。
【０４６９】
図２４（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
【０４７０】
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。
【０４７１】
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を入力手段として用いることができる。
【０４７２】
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させてもよい。
【０４７３】
表示部８２０４に、本発明の一態様の表示装置を適用することができる。
【０４７４】
図２４（Ｃ）（Ｄ）（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
【０４７５】
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると好適である。表示部８３０２を湾曲して配置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表示部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能となる。
【０４７６】
なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図２４（Ｅ）のようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
【０４７７】
＜６−３．電子機器２＞
次に、図２４（Ａ）乃至図２４（Ｅ）に示す電子機器と、異なる電子機器の一例を図２５（Ａ）乃至図２５（Ｇ）に示す。
【０４７８】
図２５（Ａ）乃至図２５（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
【０４７９】
図２５（Ａ）乃至図２５（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図２５（Ａ）乃至図２５（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図２５（Ａ）乃至図２５（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
【０４８０】
図２５（Ａ）乃至図２５（Ｇ）に示す電子機器の詳細について、以下説明を行う。
【０４８１】
図２５（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。
【０４８２】
図２５（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
【０４８３】
図２５（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
【０４８４】
図２５（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
【０４８５】
図２５（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図２５（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図２５（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図２５（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
【０４８６】
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。
【０４８７】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【符号の説明】
【０４８８】
１００    トランジスタ
１００Ａ    トランジスタ
１０２    基板
１０４    導電層
１０６    絶縁層
１０８    半導体層
１０８ａ    半導体層
１０８ｂ    半導体層
１０８ｃ    半導体層
１１２ａ    電極
１１２ｂ    電極
１１３ａ    第１の層
１１３ａ＿１    第１の層
１１３ｂ    第２の層
１１４    絶縁層
１１６    絶縁層
１１８    絶縁層
１２０ａ    導電層
１２０ｂ    導電層
１２１    導電層
１２１ａ    導電膜
１２２    導電層
１２２ａ    導電膜
１３１    レジストマスク
１４２ａ    接続部
１４２ｂ    接続部
１９５    プラズマ
１９６    プラズマ
１９７    プラズマ
５０１    画素回路
５０２    画素部
５０４    駆動回路部
５０４ａ    ゲートドライバ
５０４ｂ    ソースドライバ
５０６    保護回路
５０７    端子部
５５０    トランジスタ
５５２    トランジスタ
５５４    トランジスタ
５６０    容量素子
５６２    容量素子
５７０    液晶素子
５７２    発光素子
６００    表示パネル
６０１    トランジスタ
６０４    接続部
６０５    トランジスタ
６０６    トランジスタ
６０７    接続部
６１２    液晶層
６１３    導電膜
６１７    絶縁膜
６２０    絶縁膜
６２１    絶縁膜
６２３    導電膜
６３１    着色層
６３２    遮光膜
６３３ａ    配向膜
６３３ｂ    配向膜
６３４    着色層
６３５    導電膜
６４０    液晶素子
６４１    接着層
６４２    接着層
６４３    導電膜
６４４    ＥＬ層
６４５ａ    導電膜
６４５ｂ    導電膜
６４６    絶縁膜
６４７    絶縁膜
６４８    導電膜
６４９    接続層
６５１    基板
６５２    導電膜
６５３    半導体膜
６５４    導電膜
６５５    開口
６５６    偏光板
６５９    回路
６６０    発光素子
６６１    基板
６６２    表示部
６６３    導電膜
６６６    配線
６７２    ＦＰＣ
６７３    ＩＣ
６８１    絶縁膜
６８２    絶縁膜
６８３    絶縁膜
６８４    絶縁膜
６８５    絶縁膜
６８６    接続体
６８７    接続部
７００    表示装置
７０１    基板
７０２    画素部
７０４    ソースドライバ回路部
７０５    基板
７０６    ゲートドライバ回路部
７０８    ＦＰＣ端子部
７１０    信号線
７１１    配線部
７１２    シール材
７１６    ＦＰＣ
７３０    絶縁膜
７３２    封止膜
７３４    絶縁膜
７３６    着色膜
７３８    遮光膜
７５０    トランジスタ
７５２    トランジスタ
７６０    接続電極
７７０    平坦化絶縁膜
７７２    導電膜
７７３    絶縁膜
７７４    導電膜
７７５    液晶素子
７７６    液晶層
７７８    構造体
７８０    異方性導電膜
７８２    発光素子
７８６    ＥＬ層
７８８    導電膜
７９０    容量素子
７９１    タッチパネル
７９２    絶縁膜
７９３    電極
７９４    電極
７９５    絶縁膜
７９６    電極
７９７    絶縁膜
７０００    表示モジュール
７００１    上部カバー
７００２    下部カバー
７００３    ＦＰＣ
７００４    タッチパネル
７００５    ＦＰＣ
７００６    表示パネル
７００７    バックライト
７００８    光源
７００９    フレーム
７０１０    プリント基板
７０１１    バッテリ
８０００    カメラ
８００１    筐体
８００２    表示部
８００３    操作ボタン
８００４    シャッターボタン
８００６    レンズ
８１００    ファインダー
８１０１    筐体
８１０２    表示部
８１０３    ボタン
８２００    ヘッドマウントディスプレイ
８２０１    装着部
８２０２    レンズ
８２０３    本体
８２０４    表示部
８２０５    ケーブル
８２０６    バッテリ
８３００    ヘッドマウントディスプレイ
８３０１    筐体
８３０２    表示部
８３０４    固定具
８３０５    レンズ
９０００    筐体
９００１    表示部
９００３    スピーカ
９００５    操作キー
９００６    接続端子
９００７    センサ
９００８    マイクロフォン
９０５０    操作ボタン
９０５１    情報
９０５２    情報
９０５３    情報
９０５４    情報
９０５５    ヒンジ
９１００    テレビジョン装置
９１０１    携帯情報端末
９１０２    携帯情報端末
９２００    携帯情報端末
９２０１    携帯情報端末
【図１】
2018022888.tif 000003
【図２】
2018022888.tif 000004
【図３】
2018022888.tif 000005
【図４】
2018022888.tif 000006
【図５】
2018022888.tif 000007
【図６】
2018022888.tif 000008
【図７】
2018022888.tif 000009
【図８】
2018022888.tif 000010
【図９】
2018022888.tif 000011
【図１０】
2018022888.tif 000012
【図１１】
2018022888.tif 000013
【図１２】
2018022888.tif 000014
【図１３】
2018022888.tif 000015
【図１４】
2018022888.tif 000016
【図１５】
2018022888.tif 000017
【図１６】
2018022888.tif 000018
【図１７】
2018022888.tif 000019
【図１８】
2018022888.tif 000020
【図１９】
2018022888.tif 000021
【図２０】
2018022888.tif 000022
【図２１】
2018022888.tif 000023
【図２２】
2018022888.tif 000024
【図２３】
2018022888.tif 000025
【図２４】
2018022888.tif 000026
【図２５】
2018022888.tif 000027