(57)【要約】【課題】電気抵抗が十分に小さく、これにより高効率で電流を流すことができる窒化物半導体素子及びその製造方法を提供する。【解決手段】本発明の窒化物半導体素子は、トンネル接合層１５、及び第２ｎ−ＧａＮ層１６を備えている。トンネル接合層１５はｎ型半導体不純物が添加されている。第２ｎ−ＧａＮ層１６はトンネル接合層１５の上側に形成されている。また、トンネル接合層１５は第２ｎ−ＧａＮ層１６側の界面が三次元成長していることを特徴とする。【選択図】図２
2018022814.tif 000002
【特許請求の範囲】
【請求項１】
半導体不純物が添加されたトンネル接合層と、
前記トンネル接合層の上側に形成された表面層と、
を備えており、
前記表面層側の前記トンネル接合層の界面が三次元成長していることを特徴とする窒化物半導体素子。
【請求項２】
前記表面層の表面が二次元成長していることを特徴とする請求項１に記載の窒化物半導体素子。
【請求項３】
前記半導体不純物は、
ｎ型半導体不純物であることを特徴とする請求項１又は２に記載の窒化物半導体素子。
【請求項４】
三次元成長する量の半導体不純物を添加してトンネル接合層を形成するトンネル接合層形成工程を備えていることを特徴とする窒化物半導体素子の製造方法。
【請求項５】
前記トンネル接合層形成工程を実行して形成された前記トンネル接合層の上側に、表面層を二次元成長させる表面層形成工程を備えていることを特徴とする請求項４に記載の窒化物半導体素子の製造方法。
【請求項６】
前記半導体不純物は、
ｎ型半導体不純物であることを特徴とする請求項４又は５に記載の窒化物半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は窒化物半導体素子及びその製造方法に関するものである。
【背景技術】
【０００２】
半導体素子のほとんどはｐ型半導体層とｎ型半導体層とを積層して形成される。高い効率で動作する素子を実現するためには、電気抵抗が小さいｐ型半導体層及びｎ型半導体層が必要である。ところが、紫外可視光波長域発光・受光素子として有用な窒化物半導体は、ｐ型半導体層の電気抵抗率が〜１Ωｃｍ程度である。これは、ｎ型窒化物半導体や赤外半導体であるｎ型ＧａＡｓ（ガリウムヒ素）やｐ型ＧａＡｓの電気抵抗率が０．０１Ωｃｍ以下であることに比べて１００倍以上大きい。さらに、深紫外領域で必要な、大きなバンドギャップを有したＡｌＮ（窒化アルミニウム）モル分率が大きいＡｌＧａＮでは、ｐ型ＡｌＧａＮが得られないという課題がある。
【０００３】
トンネル接合は通常のｐｎ接合に比べてｐ型半導体層及びｎ型半導体層のそれぞれに半導体不純物であるｐ型半導体不純物及びｎ型半導体不純物が高濃度に添加されたｐｎ接合である。これにより、トンネル接合は通常のｐｎ接合に比べてｐ型半導体層とｎ型半導体層との界面に形成される空乏層の厚みが薄くなる。これにより、トンネル接合のｐ型半導体層とｎ型半導体層とに逆バイアス電圧を印加すると電子が空乏層を通り抜けｐ型半導体層の価電子帯からｎ型半導体層の伝導帯へ移動する（トンネルする）ことができる。つまり、トンネル接合はｎ型半導体層からｐ型半導体層に向けて電流を流すことができる。
【０００４】
ゆえに、窒化物半導体素子において、電子に比べ移動度が低く有効質量が大きい正孔の供給源であるｐ型半導体層の大部分を、トンネル接合を用いることによって、正孔に比べ移動度が高く有効質量が小さい電子の供給源であるｎ型半導体層に置き換えることができる。つまり、窒化物半導体素子にトンネル接合を用いることによって、電気抵抗が大きいｐ型半導体層の大部分を電気抵抗の小さいｎ型半導体層に置き換えることができる。そして、さらにトンネル接合自体の電気抵抗を小さくすることができれば、従来の素子の電気抵抗をより小さくすることができ、さらに、現在実用化が遅れている深紫外発光素子の実用化が可能になる。しかし、窒化物半導体はバンドギャップが大きく、アクセプタの濃度を大きくすることが難しい。このため、窒化物半導体を用いたトンネル接合は、電気抵抗を小さくすることが難しいと考えられてきた。
【０００５】
非特許文献１、２の窒化物半導体発光素子はトンネル接合層にＧａＩｎＮ層を用いている。これにより、この窒化物半導体発光素子ではトンネル接合層のバンドギャップが小さくなり、ＩｎＮ（窒化インジウム）が添加されて発生するピエゾ分極によって大きな分極電荷が生じるため、トンネル接合を介して、窒化物半導体発光素子であるＬＥＤを駆動する際に必要な低電流密度領域（１００Ａ／ｃｍ2以下）において、極めて低い電圧降下を示すことが開示されている。
【０００６】
これに対して、非特許文献３のトンネル接合を有する窒化物半導体発光素子は、レーザ駆動に必要な高電流密度領域（〜１０ｋＡ／ｃｍ2）において、素子の表面側にｐ型半導体層であるｐ型コンタクト層を有する従来の素子に比べ、駆動電圧がおよそ２Ｖ（ボルト）高いことが開示されている。
【先行技術文献】
【特許文献】
【０００７】
【非特許文献１】S．Krishnamoorthy，et al，、"Polarization-engineered GaN/InGaN/GaN tunnel diodes"、Applied Physics Letter、（米国）、２０１０年１１月、Vol．９７，Issue２０
【非特許文献２】M．Kaga，et al，、"GaInN-Based Tunnel Junctions in n?p?n Light Emitting Diodes"Japanese Journal of Applied Physics、２０１３年、Vol．５２，Number８S
【非特許文献３】D．Minamikawa，et al，、"GaInN-based tunnel junctions with high InN mole fractions grown by MOVPE"Physica Status Solidi、２０１５年５月、Vol．２５２，Issue５，P．１１２７−１１３１
【発明の概要】
【発明が解決しようとする課題】
【０００８】
窒化物半導体素子を駆動するための駆動電圧をさらに小さくするには、トンネル接合層に添加する半導体不純物の濃度をより高くすることによって、トンネル接合層の空乏層の厚みを薄くして、トンネル接合層を電子がトンネルする確率を高くすれば良い。しかし、トンネル接合層に添加する半導体不純物の濃度がより高濃度である１×１０19ｃｍ-3を超えると、トンネル接合層の結晶性が低下し、トンネル接合層の結晶の表面平坦性が良好でなくなることがわかっている。つまり、トンネル接合層に添加する半導体不純物の濃度をより高くすることによってトンネル接合層の電気抵抗を小さくすることはできるが、トンネル接合層の結晶の表面平坦性が良好でなくなる。このため、より高濃度の半導体不純物をトンネル接合層に添加する方法は、光を結晶の表面で反射させ、共振させるレーザのような発光素子に利用することが難しいと考えられる。
【０００９】
本発明は、上記従来の実情に鑑みてなされたものであって、素子の電気抵抗が十分に小さく、これにより高効率で電流を流すことができる窒化物半導体素子及びその製造方法を提供することを解決すべき課題としている。
【００１０】
具体的には、上記結果を踏まえて、発明者らが鋭意検討した結果、窒化物半導体トンネル接合層における半導体不純物であるｎ型半導体不純物の添加量を１×１０20ｃｍ-3以上の高濃度にして、電気抵抗の小さいトンネル接合層を形成する。そして、ｎ型半導体不純物を高濃度で添加したことにより良好でなくなったトンネル接合層の結晶の表面平坦性を、トンネル接合層の表面側に結晶成長させる表面層であるｎ-ＧａＮ層の半導体不純物の濃度や成長条件等の制御を行うことによって回復させる。こうして、電気抵抗が小さく、且つ結晶の表面平坦性が良好な窒化物半導体素子を得る方法を見出した。
【００１１】
従来の半導体素子の製造方法は、各層を積層して結晶成長する際に、各層の表面、又は積層される層の界面の平坦性を常に良好に保ちながら順次積層する。これにより、従来の半導体素子の製造方法は隣り合い積層されて接合する層の機能を良好に発現させ、より高性能な素子を得ることができる。これに対して、本発明は素子の電気抵抗をより小さくすることを優先するために、より高濃度に半導体不純物をトンネル接合層に添加する。これにより、トンネル接合層の結晶の表面平坦性が良好でなくなる。そして、トンネル接合層の表面側に結晶成長させる層構造の半導体不純物の濃度や成長条件等の制御を行うことによって良好でなくなったトンネル接合層の結晶の表面平坦性を回復させる。こうして、結晶の表面平坦性の良好な窒化物半導体素子を得る。つまり、本発明はこれまでの技術的常識と異なるものである。
【課題を解決するための手段】
【００１２】
本発明の窒化物半導体素子は、
半導体不純物が添加されたトンネル接合層と、
前記トンネル接合層の上側に形成された表面層と、
を備えており、
前記表面層側の前記トンネル接合層の界面が三次元成長していることを特徴とする。
【００１３】
この窒化物半導体素子は半導体不純物が添加されたトンネル接合層の表面層側の界面が、周囲から独立した島状の結晶が形成され、島状の結晶が層の表面に沿う方向、及び層の表面から離れる方向に成長する三次元成長で形成されている。つまり、この窒化物半導体素子はトンネル接合層に半導体不純物を高濃度に添加している。これにより、この窒化物半導体素子はトンネル接合層に形成される空乏層の厚みを抑えることができるため、電子及び正孔が空乏層を良好に通過することができる。このため、この窒化物半導体素子はトンネル接合層の電気抵抗をより小さくすることができる。つまり、この窒化物半導体素子は電流を良好に流すことができる。
【００１４】
また、本発明の窒化物半導体素子の製造方法は、
三次元成長する量の半導体不純物を添加してトンネル接合層を形成するトンネル接合層形成工程を備えていることを特徴とする。
【００１５】
この窒化物半導体素子の製造方法は、三次元成長する量の半導体不純物を添加してトンネル接合層を形成するトンネル接合層形成工程を備えている。つまり、この窒化物半導体素子の製造方法はトンネル接合層に高濃度の半導体不純物を添加している。このため、この窒化物半導体素子の製造方法はトンネル接合層に形成される空乏層の厚みを抑えることができるため、電子及び正孔が空乏層を良好に通過することができる。このため、この窒化物半導体素子の製造方法はトンネル接合層の電気抵抗をより小さくすることができる。つまり、この窒化物半導体素子の製造方法は電流を良好に流すことができるトンネル接合層を有した窒化物半導体素子を製造することができる。
【００１６】
したがって、本発明の窒化物半導体素子は電気抵抗が十分に小さく、これにより高効率で電流を流すことができる。また、本発明の窒化物半導体素子の製造方法は素子の電気抵抗が十分に小さく、これにより高効率で電流を流すことができる窒化物半導体素子を製造することができる。
【図面の簡単な説明】
【００１７】
【図１】実施例１の素子形成した構造を示す模式図である。
【図２】実施例２〜４及び比較例１〜３のサンプルの層の構造を示す模式図であって、（Ａ）は実施例２〜４のサンプルの層の構造を示し、（Ｂ）は比較例２、３のサンプルの層の構造を示し、（Ｃ）は比較例１のサンプルの層の構造を示す。
【図３】比較例１〜３のサンプルの第２ｎ−ＧａＮ層の表面のＡＦＭ像を示す図であって、（Ａ）はトンネル接合層へのＳｉの添加濃度が７×１０19ｃｍ-3である比較例１のサンプルの第２ｎ−ＧａＮ層の表面のＡＦＭ像であり、（Ｂ）はトンネル接合層へのＳｉの添加濃度が１×１０20ｃｍ-3である比較例２のサンプルの第２ｎ−ＧａＮ層の表面のＡＦＭ像であり、（Ｃ）はトンネル接合層へのＳｉの添加濃度が２×１０20ｃｍ-3である比較例３のサンプルの第２ｎ−ＧａＮ層の表面のＡＦＭ像である。
【図４】比較例３のサンプルのトンネル接合層の表面のＡＦＭ像を示す図である。
【図５】実施例２のサンプルの第２ｎ−ＧａＮ層の表面のＡＦＭ像を示す図であって、（Ａ）は第２ｎ−ＧａＮ層の厚みが２０ｎｍのときの第２ｎ−ＧａＮ層の表面のＡＦＭ像であり、（Ｂ）は第２ｎ−ＧａＮ層の厚みが５０ｎｍのときの第２ｎ−ＧａＮ層の表面のＡＦＭ像であり、（Ｃ）は第２ｎ−ＧａＮ層の厚みが４００ｎｍのときの第２ｎ−ＧａＮ層の表面のＡＦＭ像である。
【図６】実施例２及び比較例１のサンプルの深さ方向の半導体不純物であるＳｉ、及びＭｇのそれぞれの添加濃度を示すグラフであって、（Ａ）は実施例２のサンプルの結晶の深さ方向のＳｉ、及びＭｇのそれぞれの添加濃度を示し、（Ｂ）は比較例１のサンプルの結晶の深さ方向のＳｉ、及びＭｇのそれぞれの添加濃度を示す。
【図７】実施例２〜４、及び比較例１のサンプルの電流密度に対する電圧の大きさを示すグラフである。
【発明を実施するための形態】
【００１８】
本発明における好ましい実施の形態を説明する。
【００１９】
本発明の窒化物半導体素子は、表面層の表面が二次元成長し得る。この場合、この窒化物半導体素子は表面層側の界面が三次元成長したトンネル接合層を二次元成長した表面層で覆うことができる。つまり、この窒化物半導体素子は半導体不純物が高濃度に添加されて三次元成長したトンネル接合層が二次元成長した表面層で覆われているため、より小さい電気抵抗を有したトンネル接合層を素子に用いることができる。
【００２０】
本発明の窒化物半導体素子において、半導体不純物はｎ型半導体不純物であり得る。この場合、この窒化物半導体素子はトンネル接合層の表面層側の界面が三次元成長する量のｎ型半導体不純物を添加してトンネル接合層を形成する。これにより、この窒化物半導体素子は表面層をｐ型半導体層でなくｎ型半導体層で形成することができる。これにより、この窒化物半導体素子は電気抵抗をより小さくすることができる。
【００２１】
本発明の窒化物半導体素子の製造方法はトンネル接合層形成工程を実行して形成されたトンネル接合層の上側に、表面層を二次元成長させる表面層形成工程を備え得る。この場合、この窒化物半導体素子の製造方法は、表面層形成工程を実行することによって、表面層を二次元成長して形成することができる。このため、この窒化物半導体素子の製造方法は三次元成長したトンネル接合層の表面側に表面層を二次元成長させて積層することよって、三次元成長したトンネル接合層を覆うことができる。このため、この窒化物半導体素子の製造方法は半導体不純物を添加して三次元成長したトンネル接合層を素子に用いることができるため、より小さい電気抵抗を有するトンネル接合層を備えた窒化物半導体素子を製造することができる。
【００２２】
本発明の窒化物半導体素子の製造方法において、半導体不純物はｎ型半導体不純物であり得る。この場合、この窒化物半導体素子の製造方法は、三次元成長する量のｎ型半導体不純物を添加してトンネル接合層を形成する。これにより、この窒化物半導体素子の製造方法は、表面層をｐ型半導体層でなくｎ型半導体層で形成することができる。これにより、この窒化物半導体素子の製造方法はより小さい電気抵抗を有する窒化物半導体素子を製造することができる。
【００２３】
次に、本発明の窒化物半導体素子を具体化した実施例１〜４、及び比較例１〜３について、図面を参照しつつ説明する。
【００２４】
＜実施例１＞
実施例１は、後述する実施例２〜４のサンプル、及び比較例１〜３のサンプルに共通する窒化物半導体素子の構造、及びその製造方法を示すものである。実施例１の窒化物半導体素子は、図１に示すように、第１ｎ−ＧａＮ層１１、ＧａＩｎＮ／ＧａＮ５重量子井戸活性層１２、ｐ−ＡｌＧａＮ層１３、ｐ−ＧａＮ層１４、トンネル接合層１５、及び表面層である第２ｎ−ＧａＮ層１６を備えている。
【００２５】
実施例１の窒化物半導体素子は、サファイア基板Ｓ（以下、基板という）の表面側（表は図１における上側である、以下同じ。）に低温堆積緩衝層Ｂを介して形成したＧａＮテンプレート１０の表面側に、ＭＯＣＶＤ法（有機金属気相成長法）を用いて積層して結晶成長する。なお、サファイア基板ＳはＣ面（（０００１）面）が表面である。
【００２６】
先ず、基板の表面側に形成されたＧａＮテンプレート１０の表面に第１ｎ−ＧａＮ層１１を積層して結晶成長する。詳しくは、先ず、反応炉内に基板をセットする。そして、反応炉内にＮ（窒素）の原料であるＮＨ3（アンモニア）、及びキャリアガスであるＨ2（水素）を供給して、反応炉内の温度を調節して基板の温度を１０５０℃にする。そして、反応炉内にＧａ（ガリウム）の原料であるＴＭＧａ（トリメチルガリウム）と、半導体不純物であるｎ型半導体不純物であるＳｉ（ケイ素）の原料であるＳｉＨ4（シラン）とを供給して、２μｍの厚みの第１ｎ−ＧａＮ層１１を積層して結晶成長させる。反応炉内へのＳｉＨ4の供給量は第１ｎ−ＧａＮ層１１に添加されるｎ型半導体不純物であるＳｉの添加濃度が８×１０18ｃｍ-3になるように調節する。
【００２７】
次に、第１ｎ−ＧａＮ層１１の表面にＧａＩｎＮ／ＧａＮ５重量子井戸活性層１２を積層して結晶成長する。ＧａＩｎＮ／ＧａＮ５重量子井戸活性層１２は、ＧａＩｎＮ井戸層（図示せず）、及びＧａＮバリア層（図示せず）を有している。
【００２８】
先ず、ＧａＩｎＮ井戸層を積層して結晶成長する。詳しくは、反応炉内へのＨ2、ＴＭＧａ、及びＳｉＨ4の供給を停止する。そして、反応炉内にキャリアガスとしてＮ2（窒素）を供給する。そして、反応炉内の温度を調節して基板の温度を７８０℃にする。そして、反応炉内にＧａの原料であるＴＥＧａ（トリエチルガリウム）と、Ｉｎ（インジウム）の原料であるＴＭＩｎ（トリメチルインジウム）とを供給して、２ｎｍの厚みのＧａＩｎＮ井戸層を積層して結晶成長させる。
【００２９】
次に、ＧａＩｎＮ井戸層の表面にＧａＮバリア層を積層して結晶成長する。詳しくは、反応炉内へのＴＭＩｎの供給を停止して、１０ｎｍの厚みのＧａＮバリア層を積層して結晶成長させる。こうして成長させたＧａＩｎＮ量子井戸層、及びＧａＮバリア層を１ペアとして、この１ペアを５ペア積層して結晶成長する。こうしてＧａＩｎＮ／ＧａＮ５重量子井戸活性層１２を形成する。そして、反応炉内へのＴＥＧａ及びＴＭＩｎの供給を停止する。
【００３０】
次に、ＧａＩｎＮ／ＧａＮ５重量子井戸活性層１２の表面にｐ−ＡｌＧａＮ層１３を積層して結晶成長する。詳しくは、反応炉内へ供給するキャリアガスをＮ2からＨ2に切り替える。そして、反応炉内の温度を調節して基板の温度を１０００℃にする。そして、反応炉内にＴＭＧａ、Ａｌ（アルミニウム）の原料であるＴＭＡｌ（トリメチルアルミニウム）、及び半導体不純物であるｐ型半導体不純物であるＭｇ（マグネシウム）の原料であるＣｐ2Ｍｇ（シクロペンタジエニルマグネシウム）を供給して、２０ｎｍの厚みのｐ−ＡｌＧａＮ層１３を積層して結晶成長させる。反応炉内へのＣｐ2Ｍｇの供給量はｐ−ＡｌＧａＮ層１３に添加されるｐ型半導体不純物であるＭｇの濃度が２×１０19ｃｍ-3になるように調節する。
【００３１】
次に、ｐ−ＡｌＧａＮ層１３の表面にｐ−ＧａＮ層１４を積層して結晶成長する。詳しくは、反応炉内へＴＭＡｌの供給を停止して、１６０ｎｍの厚みのｐ−ＧａＮ層１４を積層して結晶成長させる。ｐ−ＧａＮ層１４に添加されるｐ型半導体不純物であるＭｇの濃度は４×１０19ｃｍ-3である。そして、反応炉内へのＴＭＧａ及びＣｐ2Ｍｇの供給を停止して、キャリアガスをＨ2からＮ2に切り替える。そして、反応炉内の温度を調節して基板の温度を７２０℃にする。
【００３２】
次に、ｐ−ＧａＮ層１４の表面にトンネル接合層１５を形成する。トンネル接合層１５はｐ＋＋−ＧａＩｎＮ層（図示せず）、及びｎ＋＋−ＧａＮ層（図示せず）を有している。ここで、ｐ＋＋とはｐ型半導体不純物であるＭｇが高濃度に添加された状態を意味し、ｎ＋＋とはｎ型半導体不純物であるＳｉが高濃度に添加された状態を意味する。
【００３３】
反応炉内にＴＥＧａ、Ｃｐ2Ｍｇ、及び所定の量のＴＭＩｎを供給する。こうして、２ｎｍの厚みのｐ＋＋−ＧａＩｎＮ層を成長させる。ｐ＋＋−ＧａＩｎＮ層に添加されるｐ型半導体不純物であるＭｇの濃度は１〜２×１０20ｃｍ-3になるようにＣｐ2Ｍｇの流量を調節する。また、ｐ＋＋−ＧａＩｎＮ層のＩｎＮのモル分率は０．３５である。こうして、ｐ＋＋−ＧａＩｎＮ層の結晶成長を終了する。
【００３４】
次に、ｐ＋＋−ＧａＩｎＮ層の表面にｎ＋＋−ＧａＮ層を積層して結晶成長する。詳しくは、ｐ＋＋−ＧａＩｎＮ層を積層して結晶成長させた後、反応炉内へのＣｐ2Ｍｇ及びＴＭＩｎの供給を停止する。そして、反応炉内にＳｉＨ4を供給して、１５ｎｍの厚みのｎ＋＋−ＧａＮ層を積層して結晶成長させる。ｎ＋＋−ＧａＮ層に添加されるｎ型半導体不純物であるＳｉの濃度は１×１０20ｃｍ-3以上になるようにＳｉＨ4の流量を調節する。つまり、トンネル接合層１５は半導体不純物であるｎ型半導体不純物を添加する。
【００３５】
次に、トンネル接合層１５の表面に第２ｎ−ＧａＮ層１６を積層して結晶成長する。詳しくは、反応炉内へ供給するキャリアガスをＮ2からＨ2に切り替える。そして、反応炉内の温度を調節して基板の温度を９８０℃にする。そして、第２ｎ−ＧａＮ層１６を４００ｎｍの厚みで積層して結晶成長させる。第２ｎ−ＧａＮ層１６に添加されるｎ型半導体不純物であるＳｉの濃度は１×１０19ｃｍ-3である。なお、第２ｎ−ＧａＮ層１６を積層して結晶成長する反応炉内の気圧である成長圧力は所望の値に調節することができる。そして、反応炉内へのＴＭＧａ及びＳｉＨ4の供給を停止して結晶成長を終了する。そして、反応炉内へ供給するキャリアガスをＨ2からＮ2に切り替える。そして、反応炉内の温度を調節して基板の温度が４００℃以下になった時点で、反応炉内へのＮＨ3の供給を停止する。そして、基板の温度が室温になった後、反応炉内のパージを行い、基板を反応炉から取り出す。
【００３６】
次に、こうして結晶成長して層構造を形成した基板を用いて電流注入可能な素子形成を行う。
【００３７】
先ず、表面からの平面視において、基板上に直径３５μｍの円形形状であるメサ構造２０を形成する。詳しくは、フォトリソグラフィ及びドライエッチングを用いて基板上にメサ構造２０を形成する。より詳しくは、基板上の最も表面に積層して結晶成長した第２ｎ−ＧａＮ層１６の表面に直径３５μｍの円形形状のフォトレジスト又は金属マスクを形成する（図示せず。）。フォトレジスト又は金属マスクが形成された直下はエッチングで除去されない。また、フォトレジスト又は金属マスクが形成されていない領域は、表面に第１ｎ−ＧａＮ層１１が露出するまでエッチングされる。こうして、基板上に直径３５μｍの円形形状であるメサ構造２０を形成する。
【００３８】
次に、メサ構造２０を形成した基板をＯ2（酸素）雰囲気中にて、７２５℃で３０分間アニール処理を行い、埋め込まれたｐ−ＡｌＧａＮ層１３、ｐ−ＧａＮ層１４、及びトンネル接合層１５のｐ＋＋−ＧａＩｎＮ層のＭｇを活性化させる。ここで、活性化とはｐ型半導体不純物であるＭｇに結合しているＨ（水素）を離脱させてＭｇを活性化させ、Ｍｇが添加されたｐ−ＡｌＧａＮ層１３、ｐ−ＧａＮ層１４、及びトンネル接合層１５のｐ＋＋−ＧａＩｎＮ層の電気伝導性を向上させることである。こうして活性化することで、エッチングによって、側面が露出したｐ−ＡｌＧａＮ層１３、ｐ−ＧａＮ層１４及びトンネル接合層１５のｐ＋＋−ＧａＩｎＮ層のそれぞれの側面からＭｇを不活性化させていたＨを離脱させる。
【００３９】
次に、第１電極２１、及び第２電極２２を形成する。詳しくは、円形形状をなした第１電極２１をメサ構造２０の表面に形成する。また、円環状をなした第２電極２２をメサ構造２０の周囲を囲むように、第１ｎ−ＧａＮ層１１の露出した表面に形成する。第１電極２１、及び第２電極２２は、Ｔｉ／Ａｌ／Ｔｉ／Ａｕである。また、第１電極２１、及び第２電極２２はそれぞれを一括して形成する。こうして、電流が第１電極２１からトンネル接合層１５、及びＧａＩｎＮ／ＧａＮ５重量子井戸活性層１２を通過して第２電極２２に流れる実施例１の窒化物半導体素子を形成する。
【００４０】
＜比較例１〜３＞
実施例１の窒化物半導体素子の製造方法を用いて、比較例１〜３のサンプルを作製した。具体的には、比較例１〜３のサンプルは、実施例１の窒化物半導体素子の製造方法において、トンネル接合層１５のｎ＋＋−ＧａＮ層に添加されるＳｉの添加濃度を変化させている。また、比較例１〜３のサンプルは、第２ｎ−ＧａＮ層１６を積層して結晶成長する際の反応炉内の気圧である成長圧力を９０ｋＰａにした。表１に、比較例１〜３のサンプルのトンネル接合層１５のｎ＋＋−ＧａＮ層のそれぞれに添加されるＳｉの添加濃度を示す。
【００４１】
【表１】
2018022814.tif 000003
【００４２】
比較例１のサンプルは常に表面平坦性を良好に保ちつつ結晶成長させたものである。比較例１のサンプルは、図３（Ａ）に示すように、第２ｎ−ＧａＮ層１６の表面に原子層ステップが形成されており、表面平坦性が良好であることが分かる。比較例１のサンプルは表面段差のＲＭＳ（二乗平均平方根）の値が０．３ｎｍである。つまり、比較例１のサンプルは、図２（Ｃ）に示すように、第２ｎ−ＧａＮ層１６の表面１６Ｃの表面平坦性が良好である。また、比較例１のサンプルは常に表面平坦性を良好に保ちつつ結晶成長させたものであるため、トンネル接合層１５のｎ＋＋−ＧａＮ層の表面１５Ｃも表面平坦性が良好であると考えられる。
【００４３】
また、図３（Ｂ）に示すように、比較例２のサンプルは第２ｎ−ＧａＮ層１６の表面に結晶欠陥であるピットＰ１が複数形成されている。比較例２のサンプルは表面段差のＲＭＳの値が１．４８ｎｍである。さらに、図３（Ｃ）に示すように、比較例３のサンプルは比較例２のサンプルに比べて、面積の大きなピットＰ２が第２ｎ−ＧａＮ層１６の表面に複数形成されている。比較例３のサンプルは表面段差のＲＭＳの値が１９．０ｎｍである。このことから、トンネル接合層１５に添加されるＳｉの濃度がより高濃度になると、素子の表面平坦性により大きな影響を与えるため、素子の光学的特性、及び電気的特性により大きな影響を与えることがわかった。
【００４４】
また、比較例３のサンプルをトンネル接合層１５の結晶成長が終了したところで結晶成長を一旦中断し、トンネル接合層１５の表面をＡＦＭで観察した結果を図４に示す。比較例３のサンプルは、高濃度（２×１０20ｃｍ-3）にＳｉを添加したトンネル接合層１５のｎ＋＋−ＧａＮ層の厚みが１５ｎｍと薄いにも関わらず、ｎ＋＋−ＧａＮ層の表面が三次元成長しており、表面平坦性が良好でなくなり始めていることがわかった。このときの比較例３のサンプルは表面段差のＲＭＳの値が０．６７ｎｍである。ここで、三次元成長とは、結晶成長している層の表面において、周囲から独立した島状の結晶が形成され、島状の結晶が層の表面に沿う方向、及び層の表面から離れる方向に成長することである。三次元成長した結晶の表面は表面平坦性が良好でない。
【００４５】
つまり、比較例３のサンプルは、図２（Ｂ）に示すように、トンネル接合層１５のｎ＋＋−ＧａＮ層の表面１５Ｂ、及び第２ｎ−ＧａＮ層１６の表面１６Ｂの表面平坦性が良好でない。また、比較例２のサンプルは、第２ｎ−ＧａＮ層１６の表面に結晶欠陥であるピットＰ１が複数形成されていることから、比較例３のサンプルと同様にトンネル接合層１５のｎ＋＋−ＧａＮ層の表面１５Ｂの表面平坦性が良好でないと考えられる。
【００４６】
これに対して、比較例１のサンプルは第２ｎ−ＧａＮ層１６の表面１６Ｃの表面平坦性が比較例２、３のサンプルに比べて良好であるが、トンネル接合層１５へのＳｉの添加濃度が比較例２、３のサンプルより低いため、トンネル接合層１５の電気抵抗が比較例２、３のサンプルより高い。
【００４７】
＜実施例２〜４＞
量子井戸層等は厚みが極めて薄い層（数ｎｍ）を積層することで構成されている。このため、従来技術では、表面平坦性が良好な層を得るために、積層して結晶成長する成長速度を遅くする等して結晶成長することが一般的である。また、従来技術では、層を積層して素子構造を形成する場合、一旦、積層して結晶成長した層の表面平坦性が良好でなくなると、その時点で良好な素子構造が得られないと判断して、結晶成長を取り止めることが一般的に行われてきた。
【００４８】
しかし、発明者らは一旦、意図的に積層して結晶成長したトンネル接合層１５の表面平坦性を良好でなくし、さらに、トンネル接合層１５に積層して結晶成長する表面層である第２ｎ−ＧａＮ層１６の半導体不純物の濃度や成長条件を制御して、表面平坦性が良好でなくなったトンネル接合層１５の結晶の表面を埋め込み、結晶の表面平坦性を良好なものに回復させたサンプルを作製した。具体的には、実施例１の窒化物半導体素子の製造方法を用いて実施例２〜４のサンプルを作製した。
【００４９】
さらに具体的には、実施例２〜４のサンプルは、実施例１の窒化物半導体素子の製造方法において、トンネル接合層１５のｎ＋＋−ＧａＮ層を積層して結晶成長する際に、トンネル接合層１５に三次元成長するように成長速度を調整しつつある程度の量のｎ型半導体不純物を添加してトンネル接合層１５を形成する（トンネル接合層形成工程）。そして、トンネル接合層形成工程を実行して形成されたトンネル接合層１５の上側に、第２ｎ−ＧａＮ層１６を二次元成長させる（表面層形成工程）。つまり、実施例２〜４のサンプルはｎ型半導体不純物が添加されたトンネル接合層１５と、トンネル接合層１５の上側に形成された第２ｎ−ＧａＮ層１６とを備えており、第２ｎ−ＧａＮ層１６側のトンネル接合層１５の界面が三次元成長している。
【００５０】
表面層形成工程では、比較例１〜３のサンプルを作製した際の条件に比べて、反応炉内の気圧である成長圧力を２０ｋＰａにしたり、Ｖ族元素であるＮの原料であるＮＨ3と、ＩＩＩ族元素であるＧａの原料であるＴＥＧａとの反応炉内への供給比率であるＶ族原料／ＩＩＩ族原料供給比をより大きくしたり、積層して結晶成長する際の基板の温度をより高くしたりしている。これにより、実施例２〜４のサンプルは第２ｎ−ＧａＮ層１６が積層して結晶成長する際に結晶が容易に二次元成長することができる。つまり、実施例２〜４のサンプルは第２ｎ−ＧａＮ層１６の表面が二次元成長している。ここで、二次元成長とは、結晶成長している層の表面において、層の表面に沿う方向に結晶成長することである。二次元成長した結晶の表面は原子層ステップが形成され、表面平坦性が良好である。
【００５１】
実施例２〜４のサンプルは、トンネル接合層形成工程において、比較例１〜３のサンプルよりトンネル接合層１５の電気抵抗を小さくするため、トンネル接合層１５のｎ＋＋−ＧａＮ層に添加するＳｉの濃度を比較例１〜３のサンプルより高濃度に変化させている。表２に、実施例２〜４のサンプルのｎ＋＋−ＧａＮ層のそれぞれに添加されるＳｉの添加濃度を示す。
【００５２】
【表２】
2018022814.tif 000004
【００５３】
こうして作製した実施例２のサンプルの層の厚みに対する表面平坦性の変化を調べた。具体的には、実施例２のサンプルの表面層形成工程において、第２ｎ−ＧａＮ層１６の層の厚みが、２０ｎｍ、５０ｎｍ、及び４００ｎｍのときの第２ｎ−ＧａＮ層１６の結晶の表面の様子をＡＦＭを用いて観察した結果を図５（Ａ）〜（Ｃ）に示す。
【００５４】
図５（Ａ）に示すように、実施例２のサンプルは第２ｎ−ＧａＮ層１６の厚みが２０ｎｍ（以下、層厚２０ｎｍという）のときには、結晶が三次元成長している。このときの表面段差のＲＭＳの値は１．２４ｎｍである。また、図５（Ｂ）に示すように、実施例２のサンプルは第２ｎ−ＧａＮ層１６の厚みが５０ｎｍ（以下、層厚５０ｎｍという）のとき、結晶が二次元成長し始めている。このときの表面段差のＲＭＳの値は３．８９ｎｍである。そして、図５（Ｃ）に示すように、実施例２のサンプルは第２ｎ−ＧａＮ層１６の厚みが４００ｎｍのとき、原子層ステップが観測される極めて平坦な表面が形成されていることがわかった。このときの表面段差のＲＭＳの値は０．２８ｎｍである。なお、層厚５０ｎｍのときのＲＭＳの値が層厚２０ｎｍのときのＲＭＳの値より大きくなっている。これは、第２ｎ−ＧａＮ層１６が結晶成長する工程において、少なくとも第２ｎ−ＧａＮ層１６の層厚が５０ｎｍに到達するまで、結晶の三次元成長が継続していたためと考えられる。また、実施例３、及び実施例４のサンプルは第２ｎ−ＧａＮ層１６の厚みが４００ｎｍのときの表面段差のＲＭＳの値がそれぞれ０．２２ｎｍ、０．２６ｎｍであった。
【００５５】
つまり、実施例２〜４のサンプルは、図２（Ａ）に示すように、トンネル接合層１５のｎ＋＋−ＧａＮ層に比較例１〜３のサンプルより高濃度にＳｉが添加されているため、トンネル接合層１５のｎ＋＋−ＧａＮ層の表面１５Ａの表面平坦性が良好でないと考えられる。また、実施例２〜４のサンプルは原子層ステップが形成され、表面平坦性が良好な比較例１のサンプルの第２ｎ−ＧａＮ層１６の表面よりもＲＭＳの値が小さい。つまり、実施例２〜４のサンプルは第２ｎ−ＧａＮ層１６の表面１６Ａの表面平坦性が良好である。
【００５６】
実施例２のサンプル、及び比較例１のサンプルのそれぞれのＭｇとＳｉの深さ方向の元素分析を行った結果を図６（Ａ）、（Ｂ）に示す。図６（Ｂ）に示すように、常に表面平坦性を良好に保ちつつ積層して結晶成長した比較例１のサンプルは、トンネル接合層１５内において、Ｍｇの添加濃度が１×１０20ｃｍ-3、Ｓｉの添加濃度が７×１０19ｃｍ-3である。また、比較例１のサンプルは実施例２のサンプルに比べて、第２ｎ−ＧａＮ層１６に含まれるＭｇの濃度が高いことがわかった。これは、Ｍｇのメモリー効果によって第２ｎ−ＧａＮ層１６の結晶成長の際にＭｇが取り込まれていることが原因であると考えられる。これにより、第２ｎ−ＧａＮ層１６にＳｉを添加することによって添加された電子が、第２ｎ−ＧａＮ層１６にＭｇが取り込まれることによって添加された正孔で電気的に打ち消され、第２ｎ−ＧａＮ層１６の電気抵抗を上昇させていることもわかった。
【００５７】
また、図６（Ａ）に示すように、実施例２のサンプルは、トンネル接合層１５内において、Ｍｇの添加濃度が２×１０20ｃｍ-3、Ｓｉの添加濃度が５×１０20ｃｍ-3である。実施例２のサンプルは比較例１のサンプルに比べて、第２ｎ−ＧａＮ層１６に含まれるＭｇの濃度が低い。
【００５８】
この原因として、以下のことが考えられる。トンネル接合層１５に添加されたＭｇは、Ｃ面（（０００１）面）から拡散し易く、Ｃ面でない面から拡散し難いと考えられる。トンネル接合層１５が三次元成長すると、トンネル接合層１５の表面に形成されるＣ面の面積の割合が減り、Ｃ面でない面の面積の割合が増える。これにより、トンネル接合層１５に添加されたＭｇがトンネル接合層１５から拡散することが抑えられたためであると考えられる。
【００５９】
すなわち、トンネル接合層１５の結晶成長の際に、トンネル接合層１５の表面平坦性を一旦良好でなくすことによって、トンネル接合層１５に添加されたＭｇがトンネル接合層１５から拡散し難くして、トンネル接合層１５に添加されたＭｇの濃度が低くなることを抑え、トンネル接合層１５の電気抵抗をより小さくできることがわかった。さらに、第２ｎ−ＧａＮ層１６にＳｉを添加することによって添加された電子が、第２ｎ−ＧａＮ層１６にＭｇが取り込まれることによって添加された正孔で電気的に打ち消されることも抑えることができるため、第２ｎ−ＧａＮ層１６の電気抵抗もより小さくできることがわかった。つまり、トンネル接合層１５を三次元成長させることによって、トンネル接合層１５、及びトンネル接合層１５の上側に積層して結晶成長して形成される第２ｎ−ＧａＮ層１６のそれぞれに含まれるＭｇの濃度を調節することができる。
【００６０】
図７に実施例２〜４、及び比較例１のサンプルのそれぞれに電圧を印加して、電流密度に対する電圧の大きさを測定した結果を示す。実施例２〜４のサンプルは、比較例１のサンプルに比べて、駆動電圧が大きく低減している。特に、電流密度が３ｋＡ／ｃｍ2において、実施例２、３のサンプルは比較例１のサンプルに比べて、駆動電圧がおよそ１０Ｖ（ボルト）低くなっている。すなわち、敢えてトンネル接合層１５を三次元成長させて、表面平坦性の良好でないトンネル接合層１５を形成した後、さらに、トンネル接合層１５に第２ｎ−ＧａＮ層１６を積層して結晶を二次元成長させて表面平坦性を良好なものに回復させる。これにより、より電気抵抗が小さく、且つ表面平坦性が良好な、発光素子として優れた特性を有する窒化物半導体素子が得られることがわかった。
【００６１】
このように、この窒化物半導体素子はｎ型半導体不純物が添加されたトンネル接合層１５の第２ｎ−ＧａＮ層１６側の界面が、周囲から独立した島状の結晶が形成され、島状の結晶が層の表面に沿う方向、及び層の表面から離れる方向に成長する三次元成長で形成されている。つまり、この窒化物半導体素子はトンネル接合層１５にｎ型半導体不純物を高濃度に添加している。これにより、この窒化物半導体素子はトンネル接合層１５に形成される空乏層の厚みを抑えることができるため、電子及び正孔が空乏層を良好に通過することができる。このため、この窒化物半導体素子はトンネル接合層１５の電気抵抗をより小さくすることができる。つまり、この窒化物半導体素子は電流を良好に流すことができる。
【００６２】
また、この窒化物半導体素子の製造方法は、三次元成長する量のｎ型半導体不純物を添加してトンネル接合層１５を形成するトンネル接合層形成工程を備えている。つまり、この窒化物半導体素子の製造方法はトンネル接合層１５に高濃度のｎ型半導体不純物を添加している。このため、この窒化物半導体素子の製造方法はトンネル接合層１５に形成される空乏層の厚みを抑えることができるため、電子及び正孔が空乏層を良好に通過することができる。このため、この窒化物半導体素子の製造方法はトンネル接合層１５の電気抵抗をより小さくすることができる。つまり、この窒化物半導体素子の製造方法は電流を良好に流すことができるトンネル接合層１５を有した窒化物半導体素子を製造することができる。
【００６３】
したがって、この窒化物半導体素子は電気抵抗が十分に小さく、これにより高効率で電流を流すことができる。また、この窒化物半導体素子の製造方法は素子の電気抵抗が十分に小さく、これにより高効率で電流を流すことができる窒化物半導体素子を製造することができる。
【００６４】
また、この窒化物半導体素子は、第２ｎ−ＧａＮ層１６の表面が二次元成長（結晶の表面段差のＲＭＳの値が０．２８ｎｍ以下）している。このため、この窒化物半導体素子は第２ｎ−ＧａＮ層１６側の界面が三次元成長したトンネル接合層１５を二次元成長した第２ｎ−ＧａＮ層１６で覆うことができる。つまり、この窒化物半導体素子はｎ型半導体不純物が高濃度に添加されて三次元成長したトンネル接合層１５が二次元成長した第２ｎ−ＧａＮ層１６で覆われているため、より小さい電気抵抗を有したトンネル接合層１５を素子に用いることができる。
【００６５】
また、この窒化物半導体素子において、半導体不純物はｎ型半導体不純物である。このため、この窒化物半導体素子はトンネル接合層１５の表面層側の界面が三次元成長する量のｎ型半導体不純物を添加してトンネル接合層を形成する。これにより、この窒化物半導体素子は第２ｎ−ＧａＮ層１６をｐ型半導体層でなくｎ型半導体層で形成することができる。これにより、この窒化物半導体素子は電気抵抗をより小さくすることができる。
【００６６】
また、この窒化物半導体素子の製造方法はトンネル接合層形成工程を実行して形成されたトンネル接合層１５の上側に、第２ｎ−ＧａＮ層１６を二次元成長させる表面層形成工程を備えている。このため、この窒化物半導体素子の製造方法は、表面層形成工程を実行することによって、第２ｎ−ＧａＮ層１６を二次元成長して形成することができる。このため、この窒化物半導体素子の製造方法は三次元成長したトンネル接合層１５の表面側に第２ｎ−ＧａＮ層１６を二次元成長させて積層することよって、三次元成長したトンネル接合層１５を覆うことができる。このため、この窒化物半導体素子の製造方法はｎ型半導体不純物を添加して三次元成長したトンネル接合層１５を素子に用いることができるため、より小さい電気抵抗を有するトンネル接合層１５を備えた窒化物半導体素子を製造することができる。
【００６７】
また、この窒化物半導体素子の製造方法において、半導体不純物はｎ型半導体不純物である。このため、この窒化物半導体素子の製造方法は、三次元成長する量のｎ型半導体不純物を添加してトンネル接合層１５を形成する。これにより、この窒化物半導体素子の製造方法は、第２ｎ−ＧａＮ層１６をｐ型半導体層でなくｎ型半導体層で形成することができる。これにより、この窒化物半導体素子の製造方法はより小さい電気抵抗を有する窒化物半導体素子を製造することができる。
【００６８】
本発明は上記記述及び図面によって説明した実施例１〜４に限定されるものではなく、例えば次のような実施例も本発明の技術的範囲に含まれる。
（１）実施例１〜４では、トンネル接合層の裏面側は一般的な青色ＬＥＤ構造であるが、これに限らず、高電流密度領域における電圧降下が大きく改善されることから、端面レーザダイオードや、第１ｎ−ＧａＮ層の裏面側に、多層膜反射鏡を設けた面発光レーザ構造としても良い。
（２）実施例１〜４では、ｐ型半導体不純物としてＭｇを用いているが、これに限らず、ｐ型半導体不純物である、Ｚｎ，Ｂｅ、Ｃａ、Ｓｒ、及びＢａ等であっても良い。
（３）実施例１〜４では、ｎ型半導体不純物としてＳｉを用いているが、これに限らず、ｎ型半導体不純物である、Ｇｅ等であっても良い。
（４）実施例１〜４では、ＧａＩｎＮ／ＧａＮ５重量子井戸活性層の表面にｐ−ＡｌＧａＮ層を積層して形成しているが、これに限らず、ＧａＩｎＮ量子井戸活性層の表面にｐ−ＡｌＧａＮ層を積層して形成しなくても良い。
（５）実施例１〜４では、サファイア基板を用いているが、これに限らず、窒化ガリウム基板やＡｌＮ基板等の他の基板を用いても良い。
（６）実施例１〜４では、トンネル接合層のｐ＋＋−ＧａＩｎＮ層の厚みを２ｎｍとしているが、これに限らず、トンネル接合層のｐ＋＋−ＧａＩｎＮ層の厚みを２ｎｍより小さくしても良く、２ｎｍより大きくしても良い。
（７）実施例１〜４では、トンネル接合層のｎ＋＋−ＧａＮ層の厚みを１５ｎｍとしているが、これに限らず、トンネル接合層のｎ＋＋−ＧａＩｎＮ層の厚みを１５ｎｍより小さくしても良く、１５ｎｍより大きくしても良い。
（８）実施例１〜４では、トンネル接合層のｐ＋＋−ＧａＩｎＮ層のＩｎＮモル分率を０．３５としているが、これに限らず、トンネル接合層のｐ＋＋−ＧａＩｎＮ層のＩｎＮモル分率を０．３５より小さくしても良く、０．３５より大きくしても良い。
（９）実施例１〜４では、ＭＯＣＶＤ法を用いて積層して結晶成長させているが、これに限らず、ＨＶＰＥやＬＰＥＥ等の他の方法を用いて積層して結晶成長させても良い。
【００６９】
１５…トンネル接合層
１６…第２ｎ−ＧａＮ層（表面層）
【図１】
2018022814.tif 000005
【図２】
2018022814.tif 000006
【図３】
2018022814.tif 000007
【図４】
2018022814.tif 000008
【図５】
2018022814.tif 000009
【図６】
2018022814.tif 000010
【図７】
2018022814.tif 000011