(57)【要約】【課題】  板金シールドを採用することなく無線システムに悪影響を及ぼす電磁波ノイズを遮断可能な半導体デバイスチップ及び半導体デバイスチップの製造方法を提供することである。【解決手段】  半導体デバイスチップであって、第１面及び該第１面と反対側の第２面を有する半導体基板と、該半導体基板の第１面上に形成された半導体素子と、一端が該半導体素子に接続され他端が該半導体基板の第１面上に形成された機能層の表面に露出した配線パターンと、該機能層の表面上に搭載され、該配線パターンの他端に電気的に接続された複数の外部接続電極と、該半導体基板の該第２面及び該半導体基板及び該機能層の側面に形成された電磁波をシールドする電磁波シールド膜と、該電磁波シールド膜に電気的に接続され、該機能層に形成されたアース配線と、を備える。【選択図】図６
2018113294.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスチップであって、
第１面及び該第１面と反対側の第２面を有する半導体基板と、
該半導体基板の該第１面上に形成された半導体素子と、
一端が該半導体素子に接続され他端が該半導体基板の第１面上に形成された機能層の表面に露出した配線パターンと、
該機能層の表面上に搭載され、該配線パターンの他端に電気的に接続された複数の外部接続電極と、
該半導体基板の該第２面及び該半導体基板及び該機能層の側面に形成された電磁波をシールドする電磁波シールド膜と、
該電磁波シールド膜に電気的に接続され、該機能層に形成されたアース用配線と、
を具備したことを特徴とする半導体デバイスチップ。
【請求項２】
請求項１に記載の半導体デバイスチップの製造方法であって、
半導体基板の第１面上に形成された機能層に格子状に形成された複数の分割予定ラインで区画された各領域にそれぞれ半導体素子が形成され、該機能層の表面に複数の外部接続電極が配設されると共に、該機能層に該半導体素子と該複数の外部接続電極とを電気的に接続する配線パターンが形成された半導体ウェーハを準備する半導体ウェーハ準備工程と、
該半導体ウェーハの該外部接続電極が形成された面の全面に液状樹脂を塗布して保護膜を形成する保護膜被覆工程と、
該保護膜被覆工程を実施した後、該半導体ウェーハを分割予定ラインに沿って切削ブレードによって切削し、該半導体ウェーハを個々の半導体デバイスチップに分割する分割工程と、
分割された該半導体デバイスチップの第２面及び側面に金属膜を被覆して電磁波を遮断する電磁波シールド膜を形成する電磁波シールド膜形成工程と、
該電磁波シールド膜形成工程を実施した後、該半導体デバイスチップの該外部接続電極が形成された面に被覆された該保護膜を除去する保護膜除去工程と、
を備えたことを特徴とする半導体デバイスチップの製造方法。
【請求項３】
前記保護膜被覆工程を実施した後、前記分割工程を実施する前に、該半導体基板の分割予定ラインに沿って、該分割予定ライン上の該保護膜を部分的に除去する一部保護膜除去工程を更に備えた請求項２記載の半導体デバイスチップの製造方法。
【請求項４】
前記分割工程は、前記切削ブレードに替わって、前記半導体基板に対して吸収性を有する波長のレーザービームを該分割予定ラインに沿って照射することにより、前記半導体ウェーハを個々の半導体デバイスチップに分割する請求項２又は３記載の半導体デバイスチップの製造方法。
【請求項５】
前記分割工程は、前記切削ブレードに替わって、プラズマエッチングにより前記半導体ウェーハを個々の半導体デバイスチップに分割する請求項２又は３記載の半導体デバイスチップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスチップ及び半導体デバイスチップの製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話やスマートフォン等の携帯無線通信機器では、高機能化、高性能化等のために、機器内に搭載される無線システムを構成するＳＡＷデバイスやアンテナエレメント等の電子部品の数が増加している。
【０００３】
一方、機器内に搭載されるＤＲＡＭやフラッシュメモリ等の各種半導体パッケージのデータ転送速度が速くなっており、その結果、各種半導体パッケージから発生する電磁波がノイズとして無線システムに悪影響を及ぼすという問題がある。
【０００４】
現在この対策として、電磁波ノイズを発生する半導体パッケージを含む回路を金属板で囲う板金シールドが用いられている（例えば、特開２００１−４４６８０号公報及び特開２００４−７２０５１号公報参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−４４６８０号公報
【特許文献２】特開２００４−７２０５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１又は特許文献２に記載されたような半導パッケージを含む回路を金属板で囲う板金シールド構造を採用した場合には、実装に必要な面積が大きくなってしまうので、携帯電話やスマートフォン等の携帯無線通信機器の小型化や薄型化の阻害要因となっていた。
【０００７】
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、板金シールドを採用することなく無線システムに悪影響を及ぼす電磁波ノイズを遮断可能な半導体デバイスチップ及び半導体デバイスチップの製造方法を提供することである。
【課題を解決するための手段】
【０００８】
請求項１記載の発明によると、半導体デバイスチップであって、第１面及び該第１面と反対側の第２面を有する半導体基板と、該半導体基板の該第１面上に形成された半導体素子と、一端が該半導体素子に接続され他端が該半導体基板の第１面上に形成された機能層の表面に露出した配線パターンと、該機能層の表面上に搭載され、該配線パターンの他端に電気的に接続された複数の外部接続電極と、該半導体基板の該第２面及び該半導体基板及び該機能層の側面に形成された電磁波をシールドする電磁波シールド膜と、該電磁波シールド膜に電気的に接続され、該機能層に形成されたアース用配線と、を具備したことを特徴とする半導体デバイスチップが提供される。
【０００９】
請求項２記載の発明によると、請求項１に記載の半導体デバイスチップの製造方法であって、半導体基板の第１面上に形成された機能層に格子状に形成された複数の分割予定ラインで区画された各領域にそれぞれ半導体素子が形成され、該機能層の表面に複数の外部接続電極が配設されると共に、該機能層に該半導体素子と該複数の外部接続電極とを電気的に接続する配線パターンが形成された半導体ウェーハを準備する半導体ウェーハ準備工程と、該半導体ウェーハの該外部接続電極が形成された面の全面に液状樹脂を塗布して保護膜を形成する保護膜被覆工程と、該保護膜被覆工程を実施した後、該半導体ウェーハを分割予定ラインに沿って切削ブレードによって切削し、該半導体ウェーハを個々の半導体デバイスチップに分割する分割工程と、分割された該半導体デバイスチップの第２面及び側面に金属膜を被覆して電磁波を遮断する電磁波シールド膜を形成する電磁波シールド膜形成工程と、該電磁波シールド膜形成工程を実施した後、該半導体デバイスチップの該外部接続電極が形成された面に被覆された該保護膜を除去する保護膜除去工程と、を備えたことを特徴とする半導体デバイスチップの製造方法が提供される。
【００１０】
好ましくは、半導体デバイスチップの製造方法は、前記保護膜被覆工程を実施した後、前記分割工程を実施する前に、該半導体基板の該分割予定ラインに沿って、該分割予定ライン上の該保護膜を部分的に除去する一部保護膜除去工程を更に備える。
【発明の効果】
【００１１】
本発明によると、半導体デバイスチップの上面及び側面に金属膜からなる電磁波シールド膜を被覆し、更に半導体デバイスチップがマザーボードに実装された際、電磁波シールド膜がアース用配線を介して接地される構造をとることにより、板金シールドを用いる事なく無線システムに悪影響を及ぼさない半導体デバイスチップを提供することができる。
【図面の簡単な説明】
【００１２】
【図１】図１（Ａ）は表面に複数のバンプを有する半導体ウェーハの斜視図、図１（Ｂ）は図１（Ａ）に示した半導体ウェーハの一部拡大断面図である。
【図２】保護膜被覆工程の一例を示す斜視図である。
【図３】分割工程を示す半導体ウェーハの一部拡大断面図である。
【図４】図４（Ａ）は保護膜一部除去工程を示す半導体ウェーハの一部拡大断面図、図４（Ｂ）は保護膜一部除去工程を示す分割予定ラインに対応するウェーハ内部にレーザービーム遮蔽膜を有する半導体ウェーハの一部拡大断面図である。
【図５】電磁波シールド膜形成工程を示す半導体デバイスチップの拡大断面図である。
【図６】保護膜除去工程を示す半導体デバイスチップの拡大断面図である。
【図７】図７（Ａ）はレーザービームの照射による分割工程を示す半導体ウェーハの一部拡大断面図、図７（Ｂ）はプラズマエッチングによる分割工程を示す半導体ウェーハの一部拡大断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態を図面を参照して詳細に説明する。図１（Ａ）を参照すると、半導体ウェーハ１１の斜視図が示されている。半導体ウェーハ１１の表面１１ａには複数の分割予定ライン１３が格子状に形成されており、交差する分割予定ライン１３で区画された各領域には半導体素子（デバイス）１５が形成されている。各デバイス１５は半導体ウェーハ１１の表面１１ａに形成された複数の外部接続電極（バンプ）１７に接続されている。
【００１４】
より詳細には、図１（Ｂ）に示すように、半導体ウェーハ１１のシリコン等の半導体基板１９上には、複数の導電膜と複数の層間絶縁膜をそれぞれ交互に積層して形成された機能層２１が形成されている。
【００１５】
機能層２１の分割予定ライン１３により区画された各領域にはよく知られたフォトリソグラフィーにより半導体素子（デバイス）１５が形成され、機能層２１の表面上には複数の外部接続電極（バンプ）１７が搭載されている。
【００１６】
半導体素子１５とバンプ１７とは機能層２１に形成された配線パターン２３で電気的に接続されている。機能層２１の表面に形成されたアース用配線２４もバンプ１７に接続されている。
【００１７】
図１（Ｂ）で、各分割予定ライン１３はＷ１の幅を有しており、半導体ウェーハ１１の裏面１１ｂには半導体基板１９が露出している。本発明実施形態に係る半導体デバイスチップの製造方法では、まず、上述したような半導体ウェーハ１１を準備する半導体ウェーハ準備工程を実施する。
【００１８】
次いで、図２に示すように、半導体ウェーハ１１の外部接続電極１７が形成された表面（第１面）１１ａの全面に液状樹脂塗付装置１２から液状樹脂１４を塗付して、図３に示すように、半導体ウェーハ１１の表面１１ａ上に保護膜２５を形成する保護膜被覆工程を実施する。
【００１９】
保護膜被覆工程は、従来公知のスクリーン印刷法、スプレーコーティング法、ラミネート法、スピンコーティング法、インクジェット法、蒸着法等によって実施することができる。
【００２０】
保護膜被覆工程を実施した後、半導体ウェーハ１１の裏面１１ｂ側を、図３に示すように、ダイシングテープＴに貼着し、ダイシングテープＴの外周部を図示しない環状フレームに貼着して、半導体ウェーハ１１をダイシングテープＴを介して環状フレームで支持する半導体ウェーハ支持工程を実施する。
【００２１】
次いで、切削装置のチャックテーブルでダイシングテープＴを介して半導体ウェーハ１１を吸引保持し、図３に示すように、切削装置の切削ブレード１６で半導体ウェーハ１１の縦方向及び横方向に伸長する全ての分割予定ライン１３を切削して、半導体ウェーハ１１を個々の半導体デバイスチップに分割する分割工程を実施する。この分割工程では、切削ブレード１６を分割予定ライン１３に沿ってダイシングテープＴまで切り込んで半導体ウェーハ１１をフルカットする。
【００２２】
好ましくは、切削ブレード１６による分割工程を実施する前に、図４（Ａ）に示すように、レーザー加工装置のレーザービーム照射ユニットの集光器１８から半導体ウェーハ１１の分割予定ライン１３に沿って、保護膜２５に対して吸収性を有する波長のパルスレーザービームＬＢを照射して、保護膜２５を部分的に除去する保護膜一部除去工程を実施する。
【００２３】
この保護膜一部除去工程では、分割予定ライン１３の幅Ｗ１よりも広い幅Ｗ２の保護膜２５を除去するため、パルスレーザービームを幅Ｗ２に渡って複数回走査する必要がある。このような一部保護膜除去工程を実施するのは、後で実施する電磁波シールド膜形成工程で電磁波シールド膜をアース用配線２４に確実に接続するためである。
【００２４】
より好ましくは、集光器１８から照射されるパルスレーザービームＬＢの漏れ光が半導体素子１５に悪影響を与えないように、図４（Ｂ）に示すように、レーザービームＬＢが照射される分割予定ライン１３の概略中央部に対応してレーザービーム遮蔽膜２７を形成しておく。パルスレーザービームＬＢの漏れ光はこのレーザービーム遮蔽膜２７で遮られて、半導体素子１５に悪影響を及ぼすことが防止される。
【００２５】
分割工程を実施した後、分割された半導体デバイスチップの上下を反転し、図５に示すように、半導体デバイスチップの保護膜２５側をダイシングテープＴに貼着し、ダイシングテープＴの外周部を図示しない環状フレームに貼着して、ダイシングテープＴを介して複数の半導体デバイスチップ（図５では１個のみ図示）を環状フレームで支持する半導体デバイスチップ支持工程を実施する。
【００２６】
半導体デバイスチップ支持工程を実施した後、ダイシングテープＴに支持された複数の半導体デバイスチップを蒸着炉中に搬入し、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ））又はＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）によって、図５に示すように、半導体デバイスチップの上面及び側面に金属膜を被覆して電磁波を遮断する電磁波シールド膜２５を形成する電磁波シールド膜形成工程を実施する。
【００２７】
この電磁波シールド膜形成工程を実施することにより、半導体デバイスチップの上面及び側面が電磁波シールド膜２５で被覆された半導体デバイスチップ３３を製造することができる。
【００２８】
この電磁波シールド膜２５の厚みは、例えば２μｍ〜１０μｍの範囲が好ましく、より好ましくは３μｍ〜８μｍである。電磁波シールド膜２５を形成する金属としては、例えば、銅、アルミニウム、ニッケル、ステンレス鋼等を採用可能である。
【００２９】
電磁波シールド膜形成工程実施後、図６に示すように、半導体デバイスチップ３３の外部接続電極１７が形成された面（第１面）１１ａに被覆された保護膜２５を除去する保護膜除去工程を実施する。この状態では、電磁波シールド膜３１は半導体デバイスチップ３３の表面（第１面）１１ａに形成されたアース用配線２４に電気的に接続されている。
【００３０】
従って、半導体デバイスチップ３３を外部接続電極１７を介してマザーボードにフリップチップ実装すると、電磁波シールド膜３１は、アース用配線２４及び外部接続電極１７を介して図示しないマザーボードの接地パターンに電気的に接続され、電磁波シールド膜３１が接地されることになる。
【００３１】
ここで、図６に示した半導体デバイスチップ３３は、第１面１９ａと、第１面１９ａの反対側の第２面１９ｂと、側面１９ｃを有する半導体基板１９と、半導体基板１９の第１面１９ａ上に形成された複数の導電膜と複数の層間絶縁膜を交互に積層した機能層２１を含んでいる。
【００３２】
機能層２１内によく知られたフォトリソグラフィーにより、半導体素子（デバイス）１５を形成され、機能層２１の表面には複数の外部接続電極（バンプ）１７が搭載されている。
【００３３】
半導体素子１５とバンプ１７とは、機能層２１に形成された配線パターン２３により互いに電気的に接続されている。アース用配線２４も外部接続電極１７に電気的に接続されている。そして、半導体基板１９の上面（第２面）１９ｂ及び半導体基板１９の側面１９ｃと機能層２１の側面は、電磁波シールド膜３１で被覆されている。
【００３４】
図７（Ａ）を参照すると、分割工程を示す他の実施形態の断面図が示されている。本実施形態では、半導体基板１９及び保護膜２５に対して吸収性を有する波長（例えば３５５ｎｍ）のパルスレーザービームＬＢを集光器１８から半導体ウェーハ１１の分割予定ライン１３に照射して、アブレーション加工によりレーザー加工溝３５を形成して半導体ウェーハ１１をフルカットする。
【００３５】
第１の方向に伸長する全ての分割予定ライン１３及び該第１の方向に伸長する分割予定ラインと直交する方向に伸長する全ての分割予定ライン１３についてもパルスレーザービームＬＢを照射して半導体ウェーハ１１をフルカットし、半導体ウェーハ１１を個々の半導体デバイスチップに分割する。
【００３６】
図７（Ｂ）を参照すると、分割工程の更に他の実施形態の断面図が示されている。本実施形態では、レーザービームを照射して保護膜を除去した後、この保護膜をマスクとして、半導体ウェーハ１１にプラズマ３７を照射し、プラズマエッチングにより全ての分割予定ライン１３に沿って分割溝３９を形成し、半導体ウェーハ１１を半導体デバイスチップに分割する。
【００３７】
図７（Ａ）に示す分割工程及び図７（Ｂ）に示す分割工程を実施した後、図５に示す電磁波シールド膜形成工程及び図６に示す保護膜除去工程を実施する。
【符号の説明】
【００３８】
１１    半導体ウェーハ
１２    液状樹脂塗付装置
１３    分割予定ライン
１５    半導体素子（デバイス）
１６    切削ブレード
１７    外部接続電極（バンプ）
１８    集光器
１９    半導体基板
２１    機能層
２３    配線パターン
２４    アース用配線
２５    保護膜
３１    電磁波シールド膜
３３    半導体デバイスチップ
３７    プラズマ
【図１】
2018113294.tif 000003
【図２】
2018113294.tif 000004
【図３】
2018113294.tif 000005
【図４】
2018113294.tif 000006
【図５】
2018113294.tif 000007
【図６】
2018113294.tif 000008
【図７】
2018113294.tif 000009