(57)【要約】【課題】簡単で低コストな回路構成で、発振周波数を低下させてノイズを低減しつつ、部品のばらつきによる出力電圧のばらつきを低減させること。【解決手段】コイルＬ１と、コイルＬ１に直列に接続され、入力されたパルス信号に応じて駆動するＦＥＴＱ１と、コイルＬ１の両端に接続されダイオードＤ１とコンデンサＣ１を有する整流部を複数備えた昇圧回路を有する電源装置において、ＦＥＴＱ１には、１発目のパルス信号が入力された後出力電圧が所望の値になるようなタイミングで２発目のパルス信号が入力される（ｔ１）。【選択図】図４
2018196259.tif 000002
【特許請求の範囲】
【請求項１】
インダクタと、前記インダクタに直列に接続され、入力されたパルス信号に応じて駆動するスイッチング素子と、前記インダクタの両端に接続されダイオードとコンデンサを有する整流部を複数備えた昇圧回路を有する電源装置において、
前記パルス信号に応じて前記スイッチング素子を連続して駆動し、前記連続して駆動する動作を、前記スイッチング素子を連続して駆動する周期よりも長い周期で繰り返すことを特徴とする電源装置。
【請求項２】
前記スイッチング素子を駆動するための制御信号として、Ｎを１以上の整数とし、Ｎ回目と（Ｎ＋１）回目の前記制御信号の間隔は、前記スイッチング素子のターンオフ後に発生するドレイン・ソース間電圧の振動波形について、（Ｎ＋１）回目以降の振幅の最大値が、Ｎ回目のターンオフ直後の最初の前記振動波形の上昇時における最大値より高くなるような周期であること特徴とする請求項１に記載の電源装置。
【請求項３】
前記スイッチング素子は、前記スイッチング素子の最初のターンオフ後の前記インダクタの自由振動の波の第２波のタイミングで前記スイッチング素子がターンオンするように駆動することを特徴とする請求項２に記載の電源装置。
【請求項４】
前記スイッチング素子のオンタイミングは、前記インダクタを流れる電流が、前記スイッチング素子をオンした場合に流れる電流の向きと同じ方向に流れているタイミングであることを特徴とする請求項１又は請求項２に記載の電源装置。
【請求項５】
複数のパルス信号のうち最後のパルス信号が入力された後、前記スイッチング素子がターンオフしてから前記インダクタに流れる電流の自由振動が収束する時間に応じて前記スイッチング素子の発振を停止させた後、前記スイッチング素子に次の前記複数のパルス信号が入力されることを特徴とする請求項１から請求項４のいずれか１項に記載の電源装置。
【請求項６】
前記スイッチング素子の発振周波数は、前記複数のパルス信号により前記スイッチング素子が発振しているときの第１の周波数と、前記スイッチング素子の発振が停止しているときの前記第１の周波数よりも低い第２の周波数と、に拡散されることを特徴とする請求項５に記載の電源装置。
【請求項７】
記録材に画像を形成する画像形成手段と、
前記画像形成手段を制御するコントローラと、
請求項１から請求項６のいずれか１項に記載の電源装置と、
を備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電圧を発生する高電圧電源等の電源装置及びその電源装置を備える画像形成装置に関する。
【背景技術】
【０００２】
従来、高電圧を扱う様々な製品が存在する。例えば、空気清浄機・エアコンディショナー・イオナイザ・ブラウン管テレビ・レーザプリンタ・粒子加速器等である。多くの場合、低い電圧を昇圧することで高い電圧が生成され、その生成にはいくつかの方式が存在する。いくつかの方式の中の一つでよく使用されるのが、コッククロフト・ウォルトン回路と呼ばれる方式である。コッククロフト・ウォルトン回路は、コンデンサとダイオードを梯子状に接続し、充放電と電圧の加算を繰り返すことにより昇圧していく方式で、安価に構成できることからよく使用されている。
【０００３】
コッククロフト・ウォルトン回路（以下、多段式整流回路という）を使用した昇圧回路の例として、例えば特許文献１のような回路がある。多段式昇圧回路は、入力電圧として交流電圧を必要とするため、トランスの出力部に接続されることが多い。しかし、特許文献１では、インダクタに流れる電流を電界効果トランジスタによってオン／オフすることで、インダクタの両端に交流電圧を作り出し、この交流電圧を入力して多段式昇圧回路で高い電圧を生成する。これによって高価で大きなトランスを使用することなくコスト・面積共に効率の良い昇圧回路が実現される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許５６２７６０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の回路では、制御が複雑となり、発振周波数が高く、放射ノイズが多いという課題がある。従来例では、ハードスイッチングを回避するためスイッチング素子のオフ時間を固定しオン時間を可変することにより出力電圧を変化させる。そして出力電圧と制御信号とに応じて周波数を変えることにより出力電圧を制御する。この方式では出力電圧とスイッチング素子の駆動周波数が非線形の関係となり、かつスイッチング素子をオフした直後の共振波形のボトムで再度オンするため周波数が高い。すなわち、高周波で非線形特性に応じた制御を行わなければならない。このため、ＣＰＵにより直接制御することが難しく、例えば特許文献１に開示されているように電圧制御発振器（ＶＣＯ）や専用ＩＣを使用することになる。また、特許文献１に開示されているように、インダクタへの印加電圧を可変すれば電圧制御発振器や専用ＩＣは必要ないが、駆動信号と目標電圧信号のためにＣＰＵのポートを２つ使用することになる。
【０００６】
本発明は、このような状況のもとでなされたもので、簡単で低コストな回路構成で、発振周波数を低下させてノイズを低減しつつ、部品のばらつきによる出力電圧のばらつきを低減させることを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、本発明は、以下の構成を備える。
【０００８】
（１）インダクタと、前記インダクタに直列に接続され、入力されたパルス信号に応じて駆動するスイッチング素子と、前記インダクタの両端に接続されダイオードとコンデンサを有する整流部を複数備えた昇圧回路を有する電源装置において、前記パルス信号に応じて前記スイッチング素子を連続して駆動し、前記連続して駆動する動作を、前記スイッチング素子を連続して駆動する周期よりも長い周期で繰り返すことを特徴とする電源装置。
【０００９】
（２）記録材に画像を形成する画像形成手段と、前記画像形成手段を制御するコントローラと、前記（１）に記載の電源装置と、を備えることを特徴とする画像形成装置。
【発明の効果】
【００１０】
本発明によれば、簡単で低コストな回路構成で、発振周波数を低下させてノイズを低減しつつ、部品のばらつきによる出力電圧のばらつきを低減させることができる。
【図面の簡単な説明】
【００１１】
【図１】実施例１の多段式昇圧回路の回路図
【図２】実施例１の各波形を示すグラフ
【図３】実施例１の各波形を示すグラフ
【図４】実施例１の入力パルス信号と電流、電圧との関係を示すグラフ
【図５】実施例２の入力パルス信号と電流との関係を示すグラフ
【図６】実施例３の画像形成装置の構成を示す図
【発明を実施するための形態】
【００１２】
以下、本発明を実施するための形態を、実施例により図面を参照しながら詳しく説明する。
【実施例１】
【００１３】
［電源装置］
実施例１の電源装置の回路図を図１に示す。図１に示す回路は、多段式整流回路であり、コンデンサへの充電と電圧の加算を繰り返すことで昇圧する。多段式整流回路は、抵抗Ｒ１〜抵抗Ｒ３、コイルＬ１、電界効果トランジスタの一種であるＭＯＳＦＥＴ（以下、ＦＥＴとする）Ｑ１、コンデンサＣ１〜コンデンサＣ９、ダイオードＤ１〜ダイオードＤ８を備えている。なお、Ｑ１としてトランジスタを用いてもよい。また、Ｖｃｃは直流電圧であり、例えば２４Ｖである。
【００１４】
図１の電源装置において、スイッチング素子であるＦＥＴＱ１は、インダクタであるコイルＬ１に直列に接続され、ゲート端子に入力されたパルス信号に応じてオン又はオフすることによりコイルＬ１を駆動する。また、ダイオードＤ１とコンデンサＣ１、ダイオードＤ２とコンデンサＣ２等はそれぞれ整流部として機能している。多段整流回路部は、これらの整流部を複数備えた回路であり、コイルＬ１の両端に接続され、コイルＬ１に誘起された電圧を増幅する。実施例１の電源装置は、入力電圧（Ｖｃｃ＝２４Ｖ）から昇圧された出力電圧（出力１）を出力する電源装置である。この電源装置は、所謂、電磁トランス（巻線コイル）や圧電トランス等の部品を用いることなく高電圧を発生する回路である（本実施例においては、トランスレスともいう）。この回路は電源基板の高さを低くする構成として有用である。
【００１５】
実施例１の電源装置の動作原理を簡単に説明する。まず、入力１には方形波のパルス信号が入力され、ＦＥＴＱ１がオン／オフされる。ＦＥＴＱ１がオンのとき、コイルＬ１には電流が流れ磁束エネルギーが充填される。同時にダイオードＤ１からコンデンサＣ１へも電流が流れ、コンデンサＣ１が充電される。このとき、コンデンサＣ１に充電される電圧は、コイルＬ１の両端に生じている電圧、つまり直流電圧Ｖｃｃと略同じ電圧である。次に、ＦＥＴＱ１がオフのとき、コイルＬ１は自己誘導によりコイルＬ１の両端にそれまでとは極性が逆で、直流電圧Ｖｃｃより大きい電圧を発生させる。この電圧とコンデンサＣ１に充電された電圧とが直列になり加算され、ダイオードＤ２を経由してコンデンサＣ２に充電される。以降、ダイオードＤ２、コンデンサＣ２よりも右側の回路は全て同じ構造であり、同様の原理を繰り返して電圧を増幅していく。
【００１６】
次に、ＦＥＴＱ１のゲート端子に入力されるパルス信号について説明する。図２に例として、入力１にオン時間が１μｓｅｃ（マイクロ秒）の方形波を１発入力した場合のＦＥＴＱ１のドレイン・ソース間電圧Ｖｄｓ（Ｖ）の波形とコイルＬ１に流れる電流Ｌｉ（Ａ）を示す。横軸はいずれも時間を示す。電圧Ｖｄｓは軸の上側が正（高い電圧）であり、電流Ｌｉは図１におけるコイルＬ１の上向き方向が正となっている。電流Ｌｉは、０（Ａ）以上（正）の場合、コイルＬ１から直流電圧ＶｃｃやダイオードＤ１、コンデンサＣ２方面に電流が流れ、０（Ａ）未満（負）の場合は、コイルＬ１からＦＥＴＱ１、コンデンサＣ１方面に電流が流れる。すなわち、コイルＬ１からＦＥＴＱ１に向かって電流が流れるとき、図２の電流Ｌｉは負ということになる。
【００１７】
図２に示すように電圧Ｖｄｓの波形は、ＦＥＴＱ１をターンオフした直後に最も高いピークを持ち、その後、自由振動しながら減衰していく。ＦＥＴＱ１のターンオフ直後に発生する高電圧は、コイルＬ１の自己誘導起電力である。多段式整流回路は、一種のピークホールド回路でもあるので、このターンオフ直後の電圧の跳ね上がりが高ければ高いほど、最終的に出力１において出力される電圧は高くなることになる。また、電流Ｌｉは、コイルＬ１に流れる電流であるため、自由振動の位相が電圧Ｖｄｓの位相に対して遅れている。
【００１８】
［電流Ｌｉの波形の位相とパルス信号入力のタイミングとの関係］
ところで、図２は、入力１に１発のパルス信号を入力した場合の波形であるが、実際は連続発振させないと出力１の高電圧状態を維持できないため、ＦＥＴＱ１のゲート端子には連続するパルス信号（以下、連続パルスともいう）を入力する必要がある。入力１に２発目のパルス信号を入力するタイミングとそのときのコイルＬｉの状態との関係によって、出力１で得られる電圧が大きく変わることがわかっている。
【００１９】
図３（Ａ）は、図２の電流Ｌｉの一部を拡大したグラフである。図３（Ａ）に示すＡ〜Ｄは、それぞれ以下の部分を示しており、電流波形の位相に対応している。以下、Ａ〜Ｄを、位相Ａ〜位相Ｄともいう。
Ａ：電流Ｌｉの値がＡ〜Ｄの中で最も低く、電流の変化がなくなっている点
Ｂ：電流Ｌｉが正の方向に増加している途中
なお、電流Ｌｉの正の方向とは、電流がＦＥＴＱ１の反対方向（Ｌ１からＶｃｃへの方向）に向かって増加する方向
Ｃ：電流Ｌｉの値がＡ〜Ｄの中で最も高く、電流の変化がなくなっている点
Ｄ：電流Ｌｉが負の方向に増加している途中
なお、電流Ｌｉの負の方向とは、電流がＦＥＴＱ１に向かって（Ｌ１からＱ１への方向）増加する方向
【００２０】
ここで、図１において、抵抗Ｒ１の抵抗値を２７０Ω、抵抗Ｒ２の抵抗値を３３ｋΩ、抵抗Ｒ３の抵抗値を１．１２ＭΩとする。また、コイルＬ１のインダクタンスを２２０μＨ、コンデンサＣ１〜Ｃ８の容量を４７００ｐＦ、コンデンサＣ９の容量を４７０ｐＦとする。このような値を用いて、１発目のパルス信号が入力された後に、電流Ｌｉの波形のどの位相のときに２発目のパルス信号を入力するのがよいかを検討した結果を、図３（Ｂ）、表１に示す。
【００２１】
【表１】
2018196259.tif 000003
【００２２】
ＦＥＴＱ１のターンオフ後の電流Ｌｉの自由振動に対して、それぞれ位相Ａ〜位相Ｄのタイミングで２発目のパルス信号を入力すると、図３（Ｂ）のようになる。なお、実際には入力されるパルス信号とＦＥＴＱ１がオンするタイミングとの間には、ＦＥＴＱ１のゲート容量等の関係で時間差が発生するが、便宜上ここではパルス信号が入力されたタイミングでＦＥＴＱ１もオンになっていると考える。
【００２３】
そして表１は図３（Ｂ）のように２発目のパルス信号を位相Ａ〜位相Ｄで入力したときに、出力１で観測された電圧の実効値を示した表である。ＦＥＴＱ１のターンオフ直後の最大の跳ね上がりを第１波として、第２波〜第６波の自由振動に対して同じように位相Ａ〜位相Ｄのそれぞれの位置で次のパルス信号が入力されるように周波数を微調整し、測定を行った。すなわち、第２波の位相Ａ〜位相Ｄは図３（Ｂ）に示した波形そのものである。表１からわかるように、第２波〜第６波のどの自由振動の波においても、位相Ａのタイミングで再度ＦＥＴＱ１をオンするのが最も高い出力電圧を得られることがわかった。
【００２４】
これは、ＦＥＴＱ１をＯＮすることは電流Ｌｉを負の方向に向かって増加させることであり、ＦＥＴＱ１をＯＮするタイミングにおけるコイル電流が負の最大値に位置している時にＯＮすることでコイル電流をさらに増やすことができるためと考えられる。以上より、最も高い出力電圧を得るためには電流Ｌｉの波形の位相ＡのタイミングでＦＥＴＱ１を再度オンするのがよい。なおここでは、出力１から最も高い出力電圧を得たい場合に位相Ａで２発目のパルス信号を入力すればよいことを説明した。しかし例えば、出力１から低い出力電圧を得たい場合には他の位相で２発目のパルス信号を入力すればよく、２発目のパルス信号を入力するタイミングを位相Ａに限定するものではない。
【００２５】
［電流Ｌｉの自由振動とパルス信号入力のタイミングとの関係］
次に電流Ｌｉの自由振動の波形の第２波〜第６波、又はそれ以上のどの波でＦＥＴＱ１を再度オンするのがよいかを考える。図１の構成の場合、周波数が高いほど電源回路としての供給能力が高くなる。しかし周波数を高くすると放射ノイズや伝導ノイズが増加する。そのため、発振周波数は、電源回路として必要な供給能力を満足できる最低限の周波数に抑えておくことが望ましい。しかし、発振周波数を低くすると部品のばらつきによる出力電圧のばらつきが大きくなるという課題が発生する。図３（Ｃ）を用いてこの課題について説明を行う。
【００２６】
図３（Ｃ）は図２の電流Ｌｉの波形に対し、部品の特性がばらついた場合に想定される波形のずれを表したものであり、実線はばらつきがない場合を示し、破線はばらつきがある場合を示す。図１の回路におけるコイルＬ１のインダクタンスやコンデンサ、ダイオード等の容量がばらつくと、共振周波数もばらつくことになる。そのため、図３（Ｃ）の実線と破線のように、電流Ｌｉの自由振動の位相がずれることになる。なお、図３（Ｃ）では、第６波以降、振動が収束しているが、これは減衰することを説明するためであり、実際の回路においては共振回路内に大きな抵抗成分がない限り、第６波程度で収束することはなく長い時間振動し続ける。
【００２７】
図３（Ｃ）から、電流Ｌｉの自由振動の波の中で、第１波より第４波〜第６波の方が位相のずれが大きいことがわかる。これは、時間が経てば経つほど、それまでの位相のずれが蓄積されてゆくためである。発振周波数を低くするということは、図３（Ｃ）において数字の大きな波、言い換えればＦＥＴＱ１のターンオフからより長い時間が経過したタイミングにおいて、ＦＥＴＱ１を再度オンするということである。すると発振周波数を低くした場合、位相のずれが大きい波でパルス信号を入力することになるため、電流Ｌｉの位相Ａのタイミングを狙ったとしても、基板によっては位相Ｂや位相Ｄの位置になってしまう可能性がある。
【００２８】
［実施例１のパルス信号入力のタイミング］
そのため実施例１では、図４（Ａ）に示すパルス信号によりＦＥＴＱ１を駆動する。上述したように、コイルＬ１に流れる電流の自由振動は、ＦＥＴＱ１のターンオフから時間が経過するほど位相のずれが大きくなる。このため実施例１では、ＦＥＴＱ１には１発目のパルス信号が入力された後、部品のばらつきによる位相のずれが略ない波、例えば、第２波や第３波において２発目のパルス信号が入力される。図４（Ａ）のｔ１は１発目のパルス信号の立上りから２発目のパルス信号の立上りまでの時間を示し、ｔ２は２発目のパルス信号の立上りから次の周期の１発目のパルス信号の立上りまでの時間を示す。なお、図４（Ａ）に示すように、パルス信号がＦＥＴＱ１に等間隔入力されないため、１発目のパルス信号の立上りから次の周期の１発目のパルス信号の立上りまでの時間を発振周期とする。発振周期はｔ１とｔ２との和となる。図４（Ａ）では、１発目のパルス信号も２発目のパルス信号も、オン時間は例えば１μｓｅｃ（マイクロ秒）であり、発振周期は２０μｓｅｃ、発振周波数は５０ｋＨｚとなっている。
【００２９】
また、図４（Ｂ）に、１発目、２発目と等間隔（一定の周波数）でパルス信号をＦＥＴＱ１に入力していた従来の方式を示している。図４（Ｃ）は図４（Ａ）を図２と同じように表したグラフである。なお、電流Ｌｉは、図４（Ａ）のようなパルス信号を入力した場合を実線で示し、図２の電流Ｌｉを破線で示している。  ＦＥＴＱ１を駆動するための制御信号として、Ｎを１以上の整数とし、Ｎ回目と（Ｎ＋１）回目の制御信号の間隔は、ＦＥＴＱ１のターンオフ後に発生するドレイン・ソース間電圧の振動波形について、（Ｎ＋１）回目以降の振幅の最大値が、Ｎ回目のターンオフ直後の最初の振動波形の上昇時における最大値より高くなるような周期である。ＦＥＴＱ１は、ＦＥＴＱ１の最初のターンオフ後のコイルＬ１の自由振動の波の第２波のタイミングでＦＥＴＱ１がターンオンするように駆動する。ＦＥＴＱ１のオンタイミングは、コイルＬ１を流れる電流が、ＦＥＴＱ１をオンした場合に流れる電流の向きと同じ方向に流れているタイミングである。
【００３０】
このように本発明では図４（Ａ）のように１発目と２発目の間隔を短くし、停止する時間を長く採る。すると２発目のパルスがＬｉの位相が大きくずれる前の波に対して入力されることになるので、等間隔でパルスを入力していた図４（Ｂ）の方式に比べて部品ばらつきによる基板ごとの出力１に現れる電圧のばらつきを小さくすることができる。
【００３１】
更に、２発目のパルス信号を入力する際の電流Ｌｉの位相のずれが小さいということは、２発目に関してはより正確に狙ったタイミング（例えば位相Ａ）でＦＥＴＱ１をオンすることができるということである。すなわち、上述したように、図３における電流Ｌｉの波形の位相ＡでＦＥＴＱ１が再度オンするような時間にｔ１を設定すれば、エネルギーの供給効率が上昇し、出力１により高い電圧を出力することができるようになる。このとき、ＦＥＴＱ１のドレイン・ソース間電圧Ｖｄｓには、図４（Ｃ）における破線Ｘが示すように、１発目のパルス信号による電圧の跳ね上がりよりも２発目のパルス信号による電圧の跳ね上がりの方が高く観察される。これは、位相ＡでＦＥＴＱ１をオンできたことにより、２発目のパルス信号によるオンが１発目よりも効率が良いためである。なお、ｔ２の時間はこの例の場合、必然的に２０μｓｅｓから時間ｔ１を引いた値となる。
【００３２】
［従来方式と実施例１との比較］
実際に各素子の値は同じ値としたまま、入力１に図４（Ａ）と図４（Ｂ）のパルス信号を入力した場合に、出力１で観測された出力電圧を表２に示す。
【００３３】
【表２】
2018196259.tif 000004
【００３４】
表２は従来方式（図４（Ｂ））及び実施例１の方式（図４（Ａ））で、２発目のパルス信号を位相Ａ〜位相Ｄに入力したときの出力電圧である。入力するパルス信号は基本的に図４（Ａ）、図４（Ｂ）と同じく、従来方式は１０μｓｅｃ周期、実施例１の方式では２発連続で入力する２０μｓｅｃ周期としているが、各位相での出力電圧を示すため周期はわずかにずらしている。この結果、実施例１の方式で駆動した方がＦＥＴＱ１の平均オン時間は同じであるにもかかわらず、どの位相で駆動しても従来方式より高い電圧が得られていることがわかる。例えば、従来方式と実施例１とで同じ位相Ａでパルス信号を入力した場合でも出力電圧に差が出ている。これは、従来方式の２発目では自由振動が減衰した後の位相Ａで入力しているのに対し、実施例１の方式では自由振動の第２波における位相Ａに対してパルス信号を入力しているためであると考えられる。
【００３５】
また、図４（Ｂ）のような一定の周波数のパルス信号を入力した場合に比べ、実施例１の方式では、単純に周波数が上がったわけではないため、ノイズの点で有利である。具体的には、図５（Ａ）では１００ｋＨｚのみであった周波数成分が、ｔ１とｔ２に差がついたことにより高い周波数成分（１／ｔ１）と低い周波数成分（１／ｔ２）の２つに分解され、周波数拡散効果が得られる。一般に、駆動周波数を拡散するとノイズのエネルギーが分散されるため、ノイズ低減効果がある。
【００３６】
以上説明したように実施例１によれば、簡単で低コストな回路構成で、発振周波数を低下させてノイズを低減しつつ、部品のばらつきによる出力電圧のばらつきを低減させることができる。
【実施例２】
【００３７】
実施例１では、図４（Ａ）のように２発のパルス信号を短い間隔で入力する例を示したが、実際には２発に限定しなくてもよい。電源回路としての供給能力をより高くする必要がある場合には発振周波数を高くしたり、オン時間（１μｓｅｃ）を拡大する等の方法と共に、実施例１の入力１のパルス信号を２発以上連続して入力する方法もある。
【００３８】
例えば、パルス信号を３発連続で入力する場合も基本的な考え方は同じである。図４（Ｃ）において、２発目のパルス信号はそれに伴うＦＥＴＱ１のオンが、電流Ｌｉの自由振動の波形の第２波の位相Ａのタイミングで行えるように時間ｔ１を選んだ。３発目のパルス信号を入力するとした場合、２発目のパルス信号に伴いＦＥＴＱ１がオンした後のターンオフ後に発生する自由振動に対して、同じく第２波の位相Ａのタイミングで行えばよい。このように、ＦＥＴＱ１には、Ｎ発（Ｎ＞２）以上のパルス信号が連続して入力され、Ｎ−１発目のパルス信号が入力された後ＦＥＴＱ１がターンオフしてからコイルＬ１に流れる電流の自由振動の第２波の狙ったタイミングでＮ発目のパルス信号を入力すれば良い。
【００３９】
この要領で４発、５発とパルス信号を短い間隔で入力する動作も可能であるが、このように短い間隔で多くの発振を行い長い停止期間を設ける動作は、いわゆる間欠発振の動作（以下、間欠発振動作という）である。間欠発振の動作は、出力電圧のリップルを大きくするおそれがある。また、ノイズの観点から、高い周波数の方がノイズエネルギーも大きいため、短い間隔で多くの発振を行うことによりノイズを増加させるおそれもある。
【００４０】
また、間欠発振動作として見た場合の停止中の期間を短くしすぎた場合、出力電圧のばらつきが大きくなるという課題が再び発生する。これを図５を用いて説明する。図５は、入力１のパルス信号の波形と電流Ｌｉの波形を示すグラフであり、横軸は時間を示し、パルス信号を４発連続して短い間隔で入力した場合の例である。発振区間において４発目のパルス信号が入力され、ＦＥＴＱ１のオンが行われた後の電流Ｌｉの波形は、自由振動しながら収束してゆく。
【００４１】
ここで、図５に示すＹの時点で、次の周期の発振区間の１発目の入力が行われると仮定する。このときの次の周期の１発目のパルス信号を破線で示し、前の周期の４発目の立下りから次の周期の１発目のパルス信号の立ち上りまでを、破線で示す停止区間とする。もし、電流Ｌｉの自由振動が収束する前のＹの時点で、再度４発連続の発振区間となった場合、次の発振区間の１発目のパルス信号が入力されＦＥＴＱ１がオンするタイミングにおける電流Ｌｉの波形の位相が、どのようになっているかはわからない。図３（Ｃ）で説明したとおり、電流Ｌｉの波形は時間が経つほど位相のずれが大きくなり、電源回路としての供給能力のばらつき要因となる。このため、間欠発振動作としてみた場合、電流Ｌｉの自由振動が収束するように、できるだけ停止中の期間は長くした方がよい。  以上、実施例２によれば、簡単で低コストな回路構成で、発振周波数を低下させてノイズを低減しつつ、部品のばらつきによる出力電圧のばらつきを低減させることができる。
【実施例３】
【００４２】
実施例１、２で説明した電源装置は、例えば画像形成装置の高電圧を必要とするユニットへ電力を供給する電源として適用可能である。以下に、実施例１、２の電源装置が適用される画像形成装置の構成を説明する。
【００４３】
［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図６に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。
【００４４】
また、レーザビームプリンタ３００は、実施例１、２で説明した電源装置４００を備えている。電源装置４００は、例えば帯電部３１７に必要な電圧や、現像部３１２、転写部３１８等に必要な電圧を供給する。なお、実施例１、２の電源装置４００を適用可能な画像形成装置は、図６に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
【００４５】
レーザビームプリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御するコントローラ３２０を備えている。例えば、コントローラ３２０がｔ１、ｔ２（図４参照）等を制御することにより、ＦＥＴＱ１に入力１（図１参照）としてパルス信号を入力してもよい。
【００４６】
以上、実施例３の画像形成装置においても、簡単で低コストな回路構成で、発振周波数を低下させてノイズを低減しつつ、部品のばらつきによる出力電圧のばらつきを低減させることができる。
【符号の説明】
【００４７】
Ｄ１〜Ｄ８      ダイオード
Ｃ１〜Ｃ８      コンデンサ
Ｌ１            インダクタンス
Ｑ１            ＦＥＴ
【図１】
2018196259.tif 000005
【図２】
2018196259.tif 000006
【図３】
2018196259.tif 000007
【図４】
2018196259.tif 000008
【図５】
2018196259.tif 000009
【図６】
2018196259.tif 000010