(57)【要約】【課題】狭額縁化を実現する表示領域が非矩形の表示装置の提供。【解決手段】表示装置は、非矩形状の表示領域内に、複数の画素と、走査信号を出力する走査回路と、走査信号が入力される画素の発光輝度に応じたデータ信号を出力するデータ信号回路と、走査回路を制御する第１信号が供給される第１配線部と、データ信号回路を制御する第２信号が供給される第２配線部と、第１配線部と走査回路とを接続する第１補助配線部と、第２配線部とデータ信号回路とを接続する第２補助配線部とを備え、走査回路とデータ信号回路とは、表示領域の外周における第１領域に配置され、第１配線部と第２配線部とは、第１領域の外周における第２領域に配置され、第１補助配線部は、第１配線部の延伸方向と略直交する方向に沿って配置され、第２補助配線部は、第２配線部の延伸方向と略直交する方向に沿って配置される。【選択図】図７
2018022117.tif 000002
【特許請求の範囲】
【請求項１】
非矩形状の表示領域内に、第１方向と第２方向とに沿って配列された複数の画素と、
前記第１方向に沿う第１画素群に、走査線を介して、走査信号を出力する走査回路と、
前記第２方向に沿う第２画素群に、データ線を介して、前記走査信号が入力される画素の発光輝度に応じたデータ信号を出力するデータ信号回路と、
前記走査回路を制御する第１信号が供給される第１配線部と、
前記データ信号回路を制御する第２信号が供給される第２配線部と、
前記第１配線部と前記走査回路とを接続する第１補助配線部と、
前記第２配線部と前記データ信号回路とを接続する第２補助配線部とを備え、
前記走査回路と前記データ信号回路とは、前記表示領域の外周における第１領域に配置され、
前記第１配線部と前記第２配線部とは、前記第１領域の外周における第２領域に配置され、
前記第１補助配線部は、前記第１配線部の延伸方向と略直交する方向に沿って配置され、
前記第２補助配線部は、前記第２配線部の延伸方向と略直交する方向に沿って配置される表示装置。
【請求項２】
複数の走査回路と、
複数のデータ信号回路とを備え、
前記複数のデータ信号回路の各々は、複数のデータ線に時分割でデータ信号を順次出力するデマルチプレクサである請求項１に記載の表示装置。
【請求項３】
前記走査回路と前記データ信号回路とは、前記表示領域の外周に沿って配置され、更に、隣接する請求項１に記載の表示装置。
【請求項４】
前記複数の走査回路は、前記表示領域の外周の辺から略等距離に配置され、
前記データ信号回路は、前記表示領域の外周の辺から略等距離に配置される請求項１に記載の表示装置。
【請求項５】
前記複数の走査回路の各々は、前記第１信号がゲートに入力される薄膜トランジスタを備え、
前記薄膜トランジスタの半導体層のチャネル領域において電流が流れる方向と前記第１配線の延伸方向とが略平行である請求項２に記載の表示装置。
【請求項６】
前記複数のデータ信号回路の各々は、前記第２信号がゲートに入力される薄膜トランジスタを備え、
前記薄膜トランジスタの半導体層のチャネル領域において電流が流れる方向と前記第２配線の延伸方向とが略平行である請求項２に記載の表示装置。
【請求項７】
前記画素は、有機発光層を含む発光部と、輝度に応じた電流を前記発光部に流す駆動トランジスタを含む画素回路とを備え、
前記画素回路は基板面に層状に形成され、前記発光部は、前記画素回路が形成された層の上側に形成され、
層状に形成された前記画素回路において、前記駆動トランジスタに含まれるソースとドレインの少なくとも１つに接続する配線が形成される配線層に前記第１配線部と前記第２配線部とが形成され、前記容量の金属電極が形成される層に前記第１補助配線と前記第２補助配線とが形成される請求項１に記載の表示装置。
【請求項８】
前記画素は、有機発光層を含む発光部と、輝度に応じた電流を前記発光部に流す駆動トランジスタを含む画素回路とを備え、
前記画素回路は基板面に層状に形成され、前記発光部は、前記画素回路が形成された層の上側に形成され、
層状に形成された前記画素回路において、前記駆動トランジスタに含まれるソースとドレインの少なくとも１つに接続する配線が形成される配線層に前記第１配線部と前記第２配線部とが形成され、前記容量の第１金属電極が形成される層又は前記容量の第２金属電極が形成される層に前記第１補助配線と前記第２補助配線とが形成される請求項１に記載の表示装置。
【請求項９】
前記画素回路の駆動トランジスタは、前記電流を前記画素回路の直上に配置された前記発光部に流す請求項７又は８に記載の表示装置。
【請求項１０】
前記データ線は、前記第２方向に沿って配置され、
さらに、前記データ線の一端側に配置された、前記走査回路とデータ信号回路とを制御する制御回路に接続する接続配線部を備え、
前記第１領域は、前記接続配線部側の第３領域と前記第３領域と異なる第４領域とを含み、
前記第３領域に配置された走査回路の幅は、前記第４領域に配置された走査回路の幅に比べて短い請求項７又は８に記載の表示装置。
【請求項１１】
前記データ線は、前記第２方向に沿って配置され、
さらに、前記データ線の一端側に、前記走査回路とデータ信号回路とを制御する制御回路と接続する接続配線部を備え、
前記画素回路の駆動トランジスタは、前記電流を、前記画素回路の直上に配置された発光部を基準にして前記データ線の一端側に向けて１画素分ずれた位置に配置された発光部に流す請求項７又は８に記載の表示装置。
【請求項１２】
前記表示領域において最も外側に配置されている画素の配置領域と、前記駆動回路又は前記データ信号回路の配置領域との間の領域に、金属層が配置された請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示装置に関する。
【背景技術】
【０００２】
近年、表示領域が円形といった非矩形の表示装置が製品化されている（特許文献１）。表示領域が非矩形の表示装置では、デマルチプレクサ（ＤＥＭＵＸ）を使用した部分ドライバ内蔵型が主流となっている。部分ドライバ内蔵型では、ＤＥＭＵＸ回路と走査ドライバ回路とを、表示装置を構成する表示パネルの外周部に配置する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２９２９９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
表示領域が非矩形の表示装置では、ＤＥＭＵＸ回路と走査ドライバ回路とが外周部の一部領域に集中する場合がある。なお、この一部領域は、表示領域の外周部において、ドライバＩＣが配置される側の領域である。その結果、かかる領域に対応する額縁が広くなる。一方、額縁を狭くして表示領域を相対的に広くすることが好ましい。
本開示の一側面は、表示領域が非矩形状の表示装置において、額縁を狭くすることを目的とする。
【課題を解決するための手段】
【０００５】
本開示の一側面の表示装置は、非矩形状の表示領域内に、第１方向と第２方向とに沿って配列された複数の画素と、前記第１方向に沿う第１画素群に、走査線を介して、走査信号を出力する走査回路と、前記第２方向に沿う第２画素群に、データ線を介して、前記走査信号が入力される画素の発光輝度に応じたデータ信号を出力するデータ信号回路と、前記走査回路を制御する第１信号が供給される第１配線部と、前記データ信号回路を制御する第２信号が供給される第２配線部と、前記第１配線部と前記走査回路とを接続する第１補助配線部と、前記第２配線部と前記データ信号回路とを接続する第２補助配線部とを備え、前記走査回路と前記データ信号回路とは、前記表示領域の外周における第１領域に配置され、前記第１配線部と前記第２配線部とは、前記第１領域の外周における第２領域に配置され、前記第１補助配線部は、前記第１配線部の延伸方向と略直交する方向に沿って配置され、前記第２補助配線部は、前記第２配線部の延伸方向と略直交する方向に沿って配置される。
【発明の効果】
【０００６】
本開示の一側面によれば、表示領域が非矩形の表示装置において、額縁を狭くすることが可能となる。
【図面の簡単な説明】
【０００７】
【図１】表示装置の外観を示す平面図である。
【図２】表示装置の構成を示す平面図である。
【図３】表示装置の構成を示す部分拡大図である。
【図４】画素に含まれる画素回路の一例を示す回路図である。
【図５】データドライバブロック、走査線ドライバブロックの構成例を示すブロック図である。
【図６】データドライバブロック、走査線ドライバブロックの構成例を示す平面図である。
【図７】データドライバブロック、走査ドライバブロックの配置例を示す平面図である。
【図８】関連技術における走査ドライバブロック、データドライバブロックの配置例を示す平面図である。
【図９】表示部の断面図の一例である。
【図１０】表示部の断面図の一例である。
【図１１】データドライバブロックの構成例を示す平面図である。
【図１２】データドライバブロック、走査線ドライバブロックの配置例を示す平面図である。
【図１３】図１２の部分拡大図である。
【図１４】表示装置の構成を示す平面図である。
【図１５】画素回路の構成例を示す平面図である。
【図１６】レイヤのパターン例を示す平面図である。
【図１７】レイヤのパターン例を示す平面図である。
【図１８】レイヤのパターン例を示す平面図である。
【図１９】レイヤのパターン例を示す平面図である。
【図２０】画素に含まれる画素回路の他の例を示す回路図である。
【発明を実施するための形態】
【０００８】
（実施の形態１）
以下、実施の形態について図面を参照して詳細に説明する。なお、明細書、特許請求の範囲における“第１”、“第２”等の序数は、要素間の関係を明確にするため、および要素間の混同を防ぐために付している。したがって、これらの序数は、要素を数的に限定しているものではない。
【０００９】
また、非矩形は、矩形（四角形）以外の形状を示す。非矩形には、三角形、五角形以上の多角形を含む。非矩形には、円形、楕円形、星形、ハート形、くさび形を含む。
【００１０】
さらにまた、以下の説明において、２つの方向が略直角とは、２つの方向を示す２つのベクトルのなす角が、例えば６０度から１２０度となることを言う。２つの方向が略平行とは、２つの方向を示す２つのベクトルのなす角が、０度から３０度となることを言う。
【００１１】
以下の説明においては、表示領域が非矩形の一例として、表示領域が円形の表示装置について説明する。特に、発光素子として、ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、有機発光ダイオード）を用いるＯＬＥＤ表示装置について説明する。
【００１２】
図１は表示装置１の外観を示す平面図である。表示装置１は基板１０、表示部１１、ドライバＩＣ１４を含む。基板１０はガラス基板等の透光性基板である。表示部１１は基板１０上に形成してある。表示部１１の外周縁部には、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）回路配置領域１２が設けてある。ＴＦＴ回路配置領域１２の外周縁部には、ガラスフリットシール部１３が設けてある。
【００１３】
以下の説明においては、表示装置１における２つの方向を定義する。図１に示すように、表示部１１の表示領域と平行な平面において、直行する２つの軸を定義する。２つの軸をｘ軸とｙ軸とする。ｘ軸方向を第１方向とする。ｙ軸方向を第２方向とする。
【００１４】
図２は表示装置１の構成を示す平面図である。図３は表示装置１の構成を示す部分拡大図である。図３は図２の領域３０を拡大したものである。表示装置１は第１方向に沿った走査線と第２方向に沿ったデータ線とを含む。走査線は、走査線ＳＬ１からＳＬｎのｎ本配置されている。データ線は、データ線ＤＬ１からデータ線ＤＬ６ｍの６ｍ本配置してある。
【００１５】
表示装置１はｎ個の走査ドライバブロックＳ１からＳｎを含む。走査ドライバブロックＳ１からＳｎは、ＴＦＴ回路配置領域１２に配置してある。走査ドライバブロックＳ１からＳｎそれぞれは、走査線ＳＬ１からＳＬｎそれぞれに走査信号を供給する。以下の説明において、走査ドライバブロックＳ１からＳｎの共通の機能、動作を説明する場合、走査ドライバブロックＳｎですべての走査ドライバブロックＳ１からＳｎを代表させる。
【００１６】
表示装置１はｍ個のデータドライバブロックＤ１からＤｍを含む。データドライバブロックＤ１からＤｍは、ＴＦＴ回路配置領域１２に配置してある。データドライバブロックＤ１からＤｍそれぞれは、１対６のデマルチプレクサを含む。データドライバブロックＤ１は、データ線ＤＬ１からＤＬ６にデータ信号を分配する。データドライバブロックＤｍは、データ線ＤＬｍ−６からデータ線ＤＬｍにデータ信号を分配する。以下の説明において、データドライバブロックＤ１からＤｍの共通の機能、動作を説明する場合、データドライバブロックＤｍですべてのデータドライバブロックＤ１からＤｍを代表させる。
【００１７】
表示装置１は、走査ドライバブロックＳ１からＳｎ、データドライバブロックＤ１からＤｍを制御するドライバＩＣ１４を含む。ドライバＩＣ１４からの制御信号は、接続配線部１５に含まれる配線により、走査ドライバブロックＳ１からＳｎ、データドライバブロックＤ１からＤｍへ伝達される。
【００１８】
図３に示すように、データ線２本と走査線２本に囲まれた領域には、画素１１１が形成してある。各画素１１１には、データ線、走査線がそれぞれ１本接続してある。複数の画素１１１は行列上に配置してある。画素１１１の行方向の配置数は、最大６ｍ個（ｍは２以上の整数）である。画素１１１の列方向の配置数は、最大ｎ個（ｎは２以上の整数）である。上述の第１方向は行方向である。上述の第２方向は列方向である。表示装置１は、非矩形状の表示領域Ｑ内に、第１方向と第２方向とに沿って配列された複数の画素を備える。
【００１９】
表示装置１は、第１方向に沿う第１画素群に、走査線を介して、走査信号を出力する走査回路を備える。第１画素群の例は、行方向に配置してある複数の画素１１１である。走査回路の一例は、走査ドライバブロックＳ１からＳｎである。表示装置１は、第２方向に沿う第２画素群に、データ線を介して、前記走査信号が入力される画素の発光輝度に応じたデータ信号を出力するデータ信号回路を備える。第２画素群の例は、列方向に配置してある複数の画素１１１である。データ信号回路の一例は、データドライバブロックＤ１からＤｍである。
【００２０】
図４は画素１１１に含まれる画素回路の一例を示す回路図である。画素回路は、ＯＬＥＤ、駆動トランジスタＴｒ１、スイッチトランジスタＴｒ２、保持容量Ｃ１を含む。画素回路には、正電源ＶＤＤ、負電源ＶＳＳ、映像信号Ｖｄａｔａおよび走査信号Ｓｃａｎが入力される。映像信号Ｖｄａｔａは、データドライバブロックＤＭ１からＤＭｍのそれぞれから対応する画素回路に出力される。走査信号Ｓｃａｎは、走査ドライバブロックＳ１からＳ２ｎのそれぞれから対応する画素回路へ出力される。映像信号Ｖｄａｔａは、スイッチトランジスタＴｒ２のソース電極に入力される。走査信号Ｓｃａｎは、スイッチトランジスタＴｒ２のゲート電極に入力される。正電源ＶＤＤは保持容量Ｃ１の第１の電極および駆動トランジスタＴｒ１のソース電極に接続されている。負電源ＶＳＳは、ＯＬＥＤのカソード電極に接続されている。スイッチトランジスタＴｒ２のドレイン電極は、保持容量Ｃ１の第２の電極および駆動トランジスタＴｒ１のゲート電極に接続されている。駆動トランジスタＴｒ１のドレイン電極は、ＯＬＥＤのアノード電極に接続されている
【００２１】
各画素回路に対して、走査信号Ｓｃａｎおよび映像信号Ｖｄａｔａの電圧が印加される。走査線が走査ドライバブロックＳ１からＳ２ｎのいずれかにより選択されている場合、すなわち走査信号ＳｃａｎがＯＮである場合には、スイッチトランジスタＴｒ２がＯＮになり、スイッチトランジスタＴｒ２のドレイン電極から映像信号Ｖｄａｔａに応じた電圧が出力される。
【００２２】
スイッチトランジスタＴｒ２のドレイン電極の出力電圧と正電源ＶＤＤとの間の電位差Ｖｇｓに応じた電流を、駆動トランジスタＴｒ１はＯＬＥＤに供給する。その結果、ＯＬＥＤは電流に比例した輝度で発光する。走査信号ＳｃａｎがＯＦＦになった後は、保持容量Ｃに蓄積された電荷により駆動トランジスタＴｒ１の電位差Ｖｇｓが維持され、ＯＬＥＤは発光を継続する。
【００２３】
データドライバブロックＤｍは、１対６のデマルチプレクサを含むから、データ線６本に対して、１つのデータドライバブロックＤｍを配置する。そして、走査線１本に対して、１つの走査ドライバブロックＳｎを配置する。以下、図５〜図７を参照して、額縁を狭くする技術的手段について詳細に説明する。なお、額縁を狭くすることを狭額縁化と記す。
【００２４】
図５はデータドライバブロックＤｍ、走査ドライバブロックＳｎの構成例を示すブロック図である。図５ＡはデータドライバブロックＤｍの構成を示している。データドライバブロックＤｍは、３つの領域を有する。３つの領域は、ＤＥＭＵＸ回路領域Ｂ１１、ＤＥＭＵＸ配線領域Ｂ１２、走査ドライバ配線領域Ｂ１３である。ＤＥＭＵＸ回路領域Ｂ１１にはデマルチプレクサの回路を構成する。ＤＥＭＵＸ配線領域Ｂ１２は、データドライバブロックＤＭの制御信号の配線を配置する領域である。走査ドライバ配線領域Ｂ１３は、走査ドライバブロックＳｎの制御信号の配線を配置する領域である。走査ドライバ配線領域Ｂ１３に配置する配線は、走査ドライバブロックＳｎの制御信号、電源の配線である。これらの信号は、ＤＥＭＵＸの動作には影響しない。
【００２５】
図５Ｂは走査ドライバブロックＳｎの構成を示している。走査ドライバブロックＳｎは、３つの領域からなる。３つの領域は、走査ドライバ領域Ｂ２１、ＤＥＭＵＸ配線領域Ｂ２２、走査ドライバ配線領域Ｂ２３である。走査ドライバ領域Ｂ２１には走査ドライバの回路を構成する。ＤＥＭＵＸ配線領域Ｂ２２はデマルチプレクサの制御信号の配線を配置する領域である。この領域の配線は、データドライバブロックＤｍの制御信号の配線である。走査ドライバ配線領域Ｂ２３は走査ドライバブロックＳｎの制御信号の配線を配置する領域である。
【００２６】
走査ドライバブロックＳｎに隣接して、データドライバブロックＤｍを配置した場合であっても、走査ドライバブロックＳｎを迂回して、データドライバブロックＤｍへの制御信号配線を配置する必要はない。走査ドライバブロックＳｎのＤＥＭＵＸ配線領域Ｂ２２を用いれば良いからである。同様に、データドライバブロックＤｍに隣接して、走査ドライバブロックＳｎを配置した場合であっても、データドライバブロックＤｍを迂回して、走査ドライバブロックＳｎへの制御信号配線を配置する必要はない。データドライバブロックＤｍの走査ドライバ配線領域Ｂ１３を用いれば良いからである。
【００２７】
走査ドライバブロックＳｎ、データドライバブロックＤｍの構成例を説明する。図６はデータドライバブロックＤｍ、走査ドライバブロックＳｎの構成例を示す平面図である。図６ＡはデータドライバブロックＤｍの構成例を示す。データドライバブロックＤｍは図５Ａに示したような構成となっている。データドライバブロックＤｍのＤＥＭＵＸ回路領域Ｂ１１には、１対６のデマルチプレクサを構成してある。デマルチプレクサの出力配線は、Ｘ１からＸ６である。デマルチプレクサは複数のＴＦＴを含むが、この複数のＴＦＴの中の１つのＴＦＴを例えばＴＦＴｔｆ１として示している。入力配線ＩＮは、例えばドライバＩＣ１４（図２参照）に接続し、ドライバＩＣ１４が入力配線ＩＮにデータ信号を出力する。なお、データ信号は、走査信号が入力される画素の発光輝度に応じた信号である。入力配線ＩＮは、ＤＥＭＵＸ配線領域Ｂ１２、走査ドライバ配線領域Ｂ１３を縦断する。ＤＥＭＵＸ配線領域Ｂ１２には、デマルチプレクサの制御信号（選択信号）の配線が配置してある。ＤＥＭＵＸ配線領域Ｂ１２には、出力配線Ｘ１からＸ６に対応して、制御信号配線Ｔ１からＴ６が配置されている。制御信号配線Ｔ１からＴ６それぞれは、対応するＴＦＴ１それぞれのゲートに接続する。ＤＥＭＵＸ配線領域Ｂ１２は、制御信号配線Ｔ１からＴ６と対応するＴＦＴ１のゲートへの補助配線ＨＴ１からＨＴ６を含む。補助配線ＨＴ１からＨＴ６は、制御信号配線Ｔ１からＴ６の延伸方向と略直交する方向に沿って配されている。ＴＦＴ１のチャネル層を流れる電流の向きｄｒ１は、制御信号配線Ｔ１からＴ６の延伸方向と略平行である。走査ドライバ配線領域Ｂ１３には、後述するＶＤＤ、ＶＳＳ、Ｙｎ、ＣＬＫ１、ＣＬＫ２の配線が配置してある。走査ドライバ配線領域Ｂ１３は、デマルチプレクサと電気的に接続されている配線はない。
【００２８】
図６Ｂは走査ドライバブロックＳｎの構成例を示す。走査ドライバブロックＳｎは、図５Ｂに示したような構成となっている。走査ドライバ領域Ｂ２１には、走査ドライバに含まれるシフトレジスタ等が構成してある。走査ドライバはスイッチトランジスタＴＦＴ２を含む。走査ドライバ領域Ｂ２１には、走査線へ走査信号を出力する出力配線ＯＵＴが設けてある。出力配線ＯＵＴは走査線と接続されている。走査ドライバ配線領域Ｂ２３には、走査ドライバへの電源線、信号線等を含む制御信号配線が配置してある。ＶＤＤ、ＶＳＳは電源である。Ｙｎは入力信号である。ＣＬＫ１、ＣＬＫ２はクロック信号である。走査ドライバ配線領域Ｂ２３には、制御信号配線と走査ドライバを結ぶ補助配線ＨＶＤＤ、ＨＶＳＳ、ＨＹｎ、ＨＣＬｋ１、ＨＣＬＫ２が配置してある。これらの補助配線は、制御信号配線の延伸方向と略直交する方向に沿って配されている。走査ドライバブロックＳｎは、複数のＴＦＴを含むが、この複数のＴＦＴの中の１つのＴＦＴを例えばＴＦＴｔｆ２として示している。ＴＦＴｔｆ２のチャネル層を流れる電流の向きｄｒ２は、制御信号配線ＶＤＤ、ＶＳＳ等の延伸方向と略平行である。ＤＥＭＵＸ配線領域Ｂ２２には、前述した制御信号配線Ｔ１からＴ６が配置されている。ＤＥＭＵＸ配線領域Ｂ２２は、走査ドライバと電気的に接続されている配線はない。
【００２９】
データドライバブロックＤｍにおいて、ＤＥＭＵＸ配線領域Ｂ１２と走査ドライバ配線領域Ｂ１３との配置は逆でも良い。この場合、走査ドライバブロックＳｎにおいて、ＤＥＭＵＸ配線領域Ｂ２２と走査ドライバ配線領域Ｂ２３との配置も逆にする。
【００３０】
図７は、データドライバブロック、走査ドライバブロックの配置例を示す平面図である。図７には、２つのデータドライバブロックＤｊ、Ｄｊ＋１、１つの走査ドライバブロックＳｉが示されている。データドライバブロックＤｊ、Ｄｊ＋１、走査ドライバブロックＳｉは表示領域の外周に配置してある。データドライバブロックＤｊ、Ｄｊ＋１、走査ドライバブロックＳｉのそれぞれと、表示領域Ｑの外周線ＬＮとの距離をそれぞれＤＤｊ、ＤＤｊ＋１、ＤＳｉとする。ＤＤｊ、ＤＤｊ＋１、ＤＳｉは、略同じ値である。すなわち、データドライバブロックＤｊ、Ｄｊ＋１、走査ドライバブロックＳｉそれぞれは、表示領域Ｑから略等距離に配置してある。データドライバブロックＤｊ、Ｄｊ＋１のＤＥＭＵＸ回路領域Ｂ１１は、表示領域の外周における第１領域Ａ１に配置してある。データドライバブロックＤｊ、Ｄｊ＋１のＤＥＭＵＸ配線領域Ｂ１２、走査ドライバ配線領域Ｂ１３は、第１領域Ａ１の外周における第２領域Ａ２に配置してある。走査ドライバブロックＳｉの走査ドライバ領域Ｂ２１は、表示領域の外周における第１領域Ａ１に配置してある。走査ドライバブロックＳｉのＤＥＭＵＸ配線領域Ｂ２２、走査ドライバ配線領域Ｂ２３は、第１領域Ａ１の外周における第２領域Ａ２に配置してある。
【００３１】
以上の説明をまとまると以下のとおりである。表示装置１は、走査回路を制御する第１信号が供給される第１配線部を備える。第１配線部の一例は、走査ドライバブロックＳｎのＶＤＤ、ＶＳＳなどの制御信号配線である。表示装置１は、データ信号回路を制御する第２信号が供給される第２配線部を備える。第２配線部の一例は、データドライバブロックＤｍの制御信号配線Ｔ１からＴ６である。表示装置１は、第１配線部と走査回路とを接続する第１補助配線部を備える。第１補助配線部の例は、補助配線ＨＶＤＤ、ＨＶＳＳ、ＨＹｎ、ＨＣＬｋ１、ＨＣＬＫ２である。表示装置１は、第２配線部とデータ信号回路とを接続する第２補助配線部を備える。第２補助配線部の一例は、補助配線ＨＴ１からＨＴ６である。
【００３２】
第１配線部の一例である走査ドライバブロックＳｎのＹｎ、ＣＬＫ１、ＣＬＫ２などの制御信号配線は、表示領域の外周に沿って配置してある。第２配線部の一例であるデータドライバブロックＤｍの制御信号配線Ｔ１からＴ６は、表示領域の外周に沿って配置してある。
【００３３】
第１配線部の一例である走査ドライバブロックＳｎのＹｎ、ＣＬＫ１、ＣＬＫ２などの制御信号配線は、表示領域に遠い領域に配置してある。それに対して、第２配線部の一例であるデータドライバブロックＤｍの制御信号配線Ｔ１からＴ６は、表示領域に近い領域に配置してある。第１配線部と第２配線部の配置は逆でも良い。第１配線部を表示領域に近い領域に配置し、第２配線部を表示領域に遠い領域に配置する。
【００３４】
表示装置１の表示領域の外周近傍において、階段上に配置されている、外側の第１画素の角と、階段上に配置されている、外側の第２画素の角とを結ぶ線と、第１配線部の延伸方向と第２配線部の延伸方向とが略平行である。第１画素の角の一例は、図７に示す角ＣＮ１である。第２画素の角の一例は、図７に示す角ＣＮ２である。第１画素の角と第２画素の角とを結ぶ線の一例は、図７に示す表示領域の外周線ＬＮである。
【００３５】
図７に示すＣｅｌｌは画素セルである。ＳＬは走査線である。ＤＬはデータ線である。ＰはＥＳＤ対策ダミーパターンである。１３１はガラスフリットシールの印刷中心を示す。図７に示すように、１つの走査ドライバブロックＳｉに隣接して、データドライバブロックＤｊ、Ｄｊ＋１が配置してある。３つのドライバブロックが備える走査ドライバ配線領域Ｂ１３（Ｂ２３）、ＤＥＭＵＸ配線領域Ｂ１２（Ｂ２２）により、隣接するドライバブロックへの配線が整然と配置可能となっている。
【００３６】
図８は関連技術における走査ドライバブロック、データドライバブロックの配置例を示す平面図である。図８には、１つの走査ドライバブロックＳＲと、２つのデータドライバブロックＤＥＭｕＸ、ＤＥＭｕＸが示されている。なお、図８において、１つの走査ドライバブロックＳＲ、２つのデータドライバブロックＤＥＭｕＸ、ＤＥＭｕＸを制御するドライバＩＣ１４については図示していないが、図２と同様に、ドライバＩＣは図８の下側に配置されている。
データドライバブロックＤＥＭｕＸが、ドライバＩＣが配置される側（下側）に配置されている理由を説明する。データ線は、表示領域内において、一般的に縦方向（図８では図面上下方向）に延伸しており、縦方向に延伸するデータ線の一端側にデータドライバブロックＤＥＭｕＸが配置される。また、配線が長くなることによる信号遅延を抑制するため、ドライバＩＣとデータドライバブロックＤＥＭｕＸとを接続する配線の距離をなるべく短くすることが好ましい。このような理由から、データドライバブロックＤＥＭｕＸは、ドライバＩＣが配置される側（下側）に配置される。
図８では、データドライバブロックＤＥＭｕＸ、走査ドライバブロックＳＲが、下側に配置されている一例を示している。
ドライバＩＣが配置される側（下側）にデータドライバブロックを配置すると、データドライバブロック、走査ドライバブロックが集中配置され、さらに、配線も密集する。このように、ドライバの配置を工夫せずに単にドライバを集中配置すると、ドライバの専有面積が大きくなり額縁が広くなる。そこで、本実施の形態では、ドライバ配置を工夫して狭額縁化を実現する。
さらに、レーザー照射によりガラスフリットを溶解しその後冷却硬化してＯＬＥＤを封止する場合、レーザー照射領域とドライバの配置領域との距離（いわゆるマージン）を十分に確保する必要がある。図８の例では、データドライバブロックＤＥＭｕＸにおいて、符号ｄで示す円で囲った部分は、ガラスフリットシール部の印刷中心Ｆとの距離が最も小さい部分である。この部分と印刷中心ＦとのマージンＷを十分に取らないと、ガラスフリットレーザ照射時に、この部分がダメージを受ける可能性がある。また、ドライバＩＣの出力信号をデータドライバブロックＤＥＭｕＸに伝達する配線Ｄｏｕｔも、印刷中心Ｆに近い。そのため、配線Ｄｏｕｔと印刷中心Ｆとのマージンを確保する必要がある。このマージンを確保する必要性から、印刷中心Ｆと表示領域までの距離が長くなる。この距離が長くなると、額縁が広くなる。
関連技術に対して、本実施の形態では、回路配置、配線配置を工夫して、狭額縁化できるように走査ドライバブロック、データドライバブロックを最適配置（最密充填とも呼ぶ）する。最密充填するためには、例えば、走査ドライバブロック、データドライバブロックが配置されている領域を、ＴＦＴ配置領域と、配線領域とに分割する。この配線領域は、走査ドライバブロックの配線群の配置領域、データドライバブロックの配線群の配置領域とを共通して含む共通領域である。
さらに、表示領域の外周の接線方向と、ドライバブロックの横方向とが、略平行になるようにすることが好ましい。具体的には、表示領域の外周の接線方向と、配線領域に配置された配線の延伸方向とが、略平行になるようにすることが好ましい。さらに、表示領域の外周の接線方向と、ＴＦＴ配置領域に配置された半導体のチャネル領域において電流が流れる方向（図６の方向ｄｒ１、ｄｒ２参照）とが略平行になるようにすることが好ましい。なお、回路構成によっては、表示領域の外周の接線方向と、この電流が流れる方向と直角な方向とが略平行になるようにしてもよい。
または、ドライバブロックの横方向と表示領域の外周近傍において、階段上に配置されている、外側の第１画素の角と、階段上に配置されている、外側の第２画素の角とを結ぶ線（例えば、図７で示すＬＮ）とが、略平行になるようにすることが好ましい。具体的には、線ＬＮと、配線領域に配置された配線の延伸方向とが、略平行になるようにすることが好ましい。さらに、線ＬＮと、ＴＦＴ配置領域に配置された半導体のチャネル領域において電流が流れる方向（図６の方向ｄｒ１、ｄｒ２参照）とが略平行になるようにすることが好ましい。なお、回路構成によっては、線ＬＮと、この電流が流れる方向と直角な方向とが略平行になるようにしてもよい。
さらに、ガラスフリット部のシール印刷部に近い領域に、配線を配置する。このような配線の配置により、ＴＦＴ配置領域とレーザー照射領域との間の距離を十分に確保しつつ、ガラスフリットシールの印刷中心を表示領域側に近づけて額縁を狭くすることができる。配線の金属に高融点金属を使用すれば、レーザーが配線に照射されても配線が破壊される可能性が抑制できるので、より額縁を狭くすることができる。
【００３７】
図９は表示部１１の断面図の一例である。図９は、表示部１１のうちの一個のＯＬＥＤ素子ＬＴを含む部分を、画像を表示する面に対して垂直な面で切断した断面図である。図９の左下部分には、トランジスタＴが形成されている。図９の右下部分には、保持容量Ｃが形成されている。トランジスタＴと保持容量Ｃの上には、ＯＬＥＤ素子ＬＴが形成されている。ここで示す断面は、トランジスタＴ、保持容量Ｃ、ＯＬＥＤ素子ＬＴが、どのような階層構造で形成されるかを、単に示しているものである。トランジスタＴは、例えば、ＯＬＥＤ素子ＬＴを駆動する駆動トランジスタＴｒ１である。
【００３８】
基板１０上には、下地絶縁膜２１が積層されている。下地絶縁膜２１上には、ポリシリコン層２２が形成されている。ポリシリコン層２２上には、ゲート絶縁膜２３が形成されている。ゲート絶縁膜２３上には、第１金属層２４が積層されている。第１金属層２４は、モリブデン（Ｍｏ）等で形成する。第１金属層２４上には、層間絶縁膜２５が積層されている。層間絶縁膜２５上には、第２金属層２６が積層されている。第２金属層２６は、モリブデン（Ｍｏ）等の高融点金属で形成する。第２金属層２６の一部はコンタクトホールを介して、ポリシリコン層２２と物理的及び電気的に接続している。第２金属層２６上には、パッシベーション膜２７が形成されている。パッシベーション膜２７は無機絶縁膜である。パッシベーション膜２７上には、平坦化層２８が積層されている。
【００３９】
平坦化層２８上には、アノード電極３２、ＯＬＥＤデバイス３３、カソード電極３４、キャップ層３５が積層されている。アノード電極３２はＴＦＴ回路出力接続部５１に接続されている。ＴＦＴ回路出力接続部５１は、トランジスタＴのドレインと接続されている。平坦化層２８及びアノード電極３２それぞれの一部と、ＯＬＥＤデバイス３３及びカソード電極３４それぞれの一部との間には、素子分離膜３１が形成されている。素子分離膜３１は有機膜である。素子分離膜３１は、矩形の孔を有する絶縁性の層である。素子分離膜３１は、ＴＦＴ回路出力接続部５１及びアノード電極３２の縁を覆い、アノード電極３２の中央部を覆わない。
【００４０】
キャップ層３５上には空隙４１を間に挟んで、封止ガラス４２が配置されている。封止ガラス４２上には、１／４波長位相差板４３及び偏光板４４が配置されている。
【００４１】
ＯＬＥＤ素子ＬＴは、アノード電極３２の素子分離膜３１に覆われていない部分及びその上側に積層された部分のＯＬＥＤデバイス３３、カソード電極３４、キャップ層３５である。
【００４２】
アノード電極３２の中央部および素子分離膜３１に設けられた孔の縁の上側は、ＯＬＥＤデバイス３３で覆われている。ＯＬＥＤデバイス３３は、電圧が印加されると第１色、第２色または第３色のいずれかの色で発光する有機化合物の層である。
【００４３】
表示装置１は複数の画素を有する。画素は有機発光層を含む発光部と、輝度に応じた電流を発光部に流す駆動トランジスタを含む画素回路を有する。発光部の一例は、ＯＬＥＤ素子ＬＴである。駆動トランジスタの一例は、駆動トランジスタＴｒ１である。
【００４４】
ＯＬＥＤデバイス３３の上側は、カソード電極３４が設けられている。カソード電極３４は表示部１１に含まれる各ＯＬＥＤ素子ＬＴを連続して覆う透明電極である。すなわち、カソード電極３４は隣接するＯＬＥＤ素子ＬＴの各々に共通して設けられた電極である。
【００４５】
カソード電極３４の上側に、キャップ層３５が設けられている。キャップ層３５は、カソード電極３４と同様に各ＯＬＥＤ素子ＬＴを連続して覆う層である。キャップ層３５は、屈折率の高い透明な材料製の層である。
【００４６】
空隙４１には乾燥空気が封入してある。キャップ層３５、空隙４１及び封止ガラス４２は、ＯＬＥＤデバイス３３のカソード電極３４が湿気等により劣化する事および外力により破損する事を防ぐ保護層の役割を果たす。
【００４７】
画素回路の駆動トランジスタＴｒ１は、電流を画素回路の直上に配置された発光部に流す。
【００４８】
図９に示す表示部１１の構造は、金属層を２層含む２層メタル構造である。図９に示す２層メタル構造では、走査線ＳＬは第１金属層２４で形成する。データ線ＤＬは、第２金属層２６で形成する。
【００４９】
図９に示す２層メタル構造では、保持容量ＣはトランジスタＴと同様な構造となっている。保持容量Ｃは所謂、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）容量である。保持容量Ｃの上電極とトランジスタＴのゲート電極とは、同じ第１金属層２４からなる。保持容量Ｃの下電極とトランジスタＴのチャネル層とは、同じポリシリコン層２２からなる。保持容量Ｃの下電極となるポリシリコン層２２は、不純物が添加されたドープ層である。
【００５０】
図９に示す２層メタル構造では、ポリシリコン層２２の形成後に、第１金属層２４を形成する前に、ポリシリコン層２２に不純物を添加する必要がある。第１金属層２４を形成後に、不純物を添加する処理をした場合、第１金属層２４が覆っているポリシリコン層２２の一部には、不純物が添加されない。ポリシリコン層２２において、不純物が添加できていない部分は、真性半導体となる。真性半導体は抵抗値が高い。そのため、保持容量Ｃは機能しない。
【００５１】
また、ゲート絶縁膜２３は所定の厚さ以上とする。ゲート絶縁膜２３を薄くすると、ゲート電極とチャネル層とが電気的に接続してしまい、トランジスタＴが機能しなくなるからである。
【００５２】
本実施の形態は以下の効果を奏する。データドライバブロックＤｍ、走査ドライバブロックＳｎそれぞれに、走査ドライバブロックＳｎ用の配線領域、データドライバブロックＤｍ用の配線領域を設けたので、ＴＦＴ回路配置領域１２に配線領域を確保しなくても、データドライバブロックＤｍ、走査ドライバブロックＳｎを配置することができる。それにより、ＴＦＴ回路配置領域１２の幅を小さくすることができる。その結果、表示装置１の狭額縁が可能となる。配線領域が少なくて済むので、ＥＳＤ対策用のダミーパターンを設けることが可能となる。データドライバブロックＤｍ、走査ドライバブロックＳｎそれぞれを、ＴＦＴ回路配置領域１２に配置する際、デマルチプレクサやシフトレジスタを内側となるように配置する。それによって、ガラスフリット部のシール印刷部に近い領域には、配線が配置され、デマルチプレクサやシフトレジスタが配置されない。その結果、レーザー照射時に、デマルチプレクサやシフトレジスタが破壊されてしまうことを防ぐことが可能となる。さらにまた、配線を高融点金属で構成すれば、配線にレーザーが照射されたとしても、配線が破壊されてしまうことを防ぐことが可能となる。
【００５３】
（実施の形態２）
実施の形態２は、表示部１１を３層メタル構造で形成する形態に関する。３層メタル構造とは、金属層を３層含む構造である。図１０は表示部１１の断面図の一例である。実施の形態１と同様な構成については、同じ符号を付し、説明を省略する。
【００５４】
本実施の形態においては、第１金属層２４上に形成される層間絶縁膜２５が第１の層間絶縁膜２５１と第２の層間絶縁膜２５２との２つの層になっている。第１の層間絶縁膜２５１と第２の層間絶縁膜２５２との間には、第３金属層２９が形成されている。第３金属層２９は、モリブデン（Ｍｏ）等で形成する。第３金属層２９の一部は、保持容量Ｃの下電極と対向する上電極となっている。
【００５５】
本実施の形態においては、走査線ＳＬ１は第１金属層２４で形成する。データ線ＤＬ１からＤＬ６ｍは、第２金属層２６で形成する。
【００５６】
本実施の形態は、実施の形態１の奏する効果に加えて、以下の効果を奏する。保持容量Ｃは第１金属層２４、第３金属層２９、第１の層間絶縁膜２５１により構成される。駆動トランジスタＴｒ１を正常の機能させるためには、層間絶縁膜２５の厚さを所定以上としなくてはならない。本実施の形態では層間絶縁膜２５は第１の層間絶縁膜２５１と第２の層間絶縁膜２５２とで構成している。そのため、第２の層間絶縁膜２５２を厚くすることで、第１の層間絶縁膜２５１を薄くすることが可能となる。保持容量Ｃはデータ信号として印加される電圧に耐えられれば良い。そのため、第１の層間絶縁膜２５１は必要最低限の厚さとすることが可能である。その結果、保持容量Ｃの単位面積あたりの容量を増やすことが可能である。その結果、保持容量Ｃに構成するのに必要な面積を小さくできる。よって、画素回路を構成するための必要面積が減少する。したがって、表示部１１の高精細化が可能となる。
【００５７】
また、金属層が２層から３層に増えることにより、配線を配置する層が増える。よって、２層と同じ面積で、２層よりも複雑な回路を作成可能となる。
【００５８】
データ線ＤＬは、第２金属層２６で形成する。スイッチトランジスタＴｒ２のソースドレインを第２金属層２６で構成すれば、ソースドレインと接続するデータ線ＤＬが同じ金属層となるからである。それより、配線が設計し易くなる。また、同じ層となることにより、スイッチトランジスタＴｒ２への配線が短くなり、データの遅延時間を短くすることが可能となる。
【００５９】
（実施の形態３）
本実施の形態では、ドライバブロックの形状を縦長にして、ドライバブロックをより最密充填する表示装置について説明する。最密充填する場合、例えば、データドライバブロックや走査ドライバブロックの形状を縦長にする。換言すれば、データドライバブロックや走査ドライバブロックの形状を、周方向に対して短くし、この周方向と垂直の方向に対して長くする。このようにドライバブロックを縦長にして、周方向に沿ってより多くのドライバブロックを配置できるようにする。
図１１は、実施の形態３におけるデータドライバブロックの構成例を示す平面図である。図１１において、実施の形態１と同様な構成は同じ符号を付し、説明を省略する。図１１に示すデータドライバブロックＤｓｍは４つの領域からなる。４つの領域は、ＤＥＭＵＸ回路領域Ｂ１１、第１ＤＥＭＵＸ配線領域Ｂ１２１、第２ＤＥＭＵＸ配線領域Ｂ１２２、走査ドライバ配線領域Ｂ１３である。データドライバブロックＤｓｍでは、ＤＥＭＵＸ回路領域Ｂ１１に含まれるＴＦＴの配置を変えている。それにより、ＤＥＭＵＸ回路領域Ｂ１１に含まれる出力配線Ｘ１からＸ６のピッチが小さくなっている。また、ＤＥＭＵＸ配線領域は、第１ＤＥＭＵＸ配線領域Ｂ１２１、第２ＤＥＭＵＸ配線領域Ｂ１２２の２つに分割されている。本実施の形態のデータドライバブロックＤｓｍは、実施の形態１のデータドライバブロックＤｍよりも縦長となっている。図示は省略するが、走査ドライバブロックについても、データドライバブロックＤｓｍと同様に縦長構成とする。以下の説明では、縦長構成の走査ドライバブロックの符号をＳｓｍとする。
【００６０】
図１２はデータドライバブロック、走査線ドライバブロックの配置例を示す平面図である。図１３は図１２の部分拡大図である。ドライバＩＣ１４に近い部分は配線領域に余裕があるが、データドライバブロックが集中する。そこで、駆動出力配線ピッチを小さくできる縦長のデータドライバブロックＤｓｍを配置する。走査ドライバブロックについても、縦長の走査ドライバブロックＳｓｎを配置する。それ以外の領域については、表示部１１の外縁に沿うように斜め置きをする。
【００６１】
図１３に示すように、第１領域Ａ１を２つの領域に分ける。接続配線部１５側の領域を第３領域Ａ３とする。第３領域Ａ３以外の領域を第４領域Ａ４とする。この場合において、第３領域には縦長のデータドライバブロックＤｓｍを配置する。第４領域Ａ４には実施の形態１と同じデータドライバブロックＤｓを配置する。データドライバブロックＤｓｍは、データドライバブロックＤｓより幅が狭い（短い）。同様に、第３領域Ａ３には縦長の走査ドライバブロックＳｓｎを配置する。第４領域Ａ４には実施の形態１と同じ走査ドライバブロックＳｎを配置する。走査ドライバブロックＳｓｎは、走査ドライバブロックＳｎより幅が狭い（短い）。
【００６２】
データ線は、第２方向に沿って配置され、さらに、データ線の一端側に配置された、走査回路とデータ信号回路とを制御する制御回路に接続する接続配線部を備え、第１領域は、接続配線部側の第３領域と第３領域と異なる第４領域とを含み、第３領域に配置された走査回路の幅は、第４領域に配置された走査回路の幅に比べて短い。制御回路の一例はドライバＩＣ１４である。接続配線部の一例は、接続配線部１５である。第１領域から第４領域の一例は、第１領域Ａ１から第４領域Ａ４である。
【００６３】
以上の構成により、データドライバブロックＤｍの配置ピッチに、比較的に余裕を持たせることが可能となる。すなわち、画素ピッチに対して使用できる回路ブロック出力数が増える。そのため、配線幅を減らす目的で、実施の形態１と同様なデータドライバブロックＤｍ、走査ドライバブロックＳｎを配置する。
【００６４】
本実施の形態においては、実施の形態１が奏する効果に加え、以下の効果を奏する。データドライバブロックが集中するドライバＩＣ付近に、縦長のデータドライバブロックＤｓｍ及び走査ドライバブロックＳｓｍを配置することにより、駆動出力配線ピッチを小さくできるので、配線設計が容易となる。
【００６５】
（実施の形態４）
本実施の形態は、実施の形態３よりも更に狭額縁化を可能とする構成に関する。図１４は表示装置１の構成を示す平面図である。表示部１１の下側（ドライバＩＣ接続側）には、ドライバＩＣとドライバブロックとを接続する配線が密集している。しかし、例えば、この配線間の距離を短くして配線領域を小さくすることは最適ではない。なぜならば、配線間の距離を短くすると、配線間の寄生容量が増える可能性が高くなるからである。特に、左右の配線領域Ａｒが最も配線領域が大きい。左右の配線領域Ａｒがボトルネックとなり、狭額縁化を難しくしている。
【００６６】
そこで、画素の発光エリアＬａを画素回路の配置エリアＣａより画面下方に移動する。それにより、実質的な額縁（モジュール外形部から表示領域までの距離）を減らすことが可能となる。なお、移動する距離は例えば約１画素分である。本実施の形態は、いわゆるトップエミッション構造のＯＬＥＤに適用することが好ましい。
【００６７】
図１５は画素回路の構成例を示す平面図である。図１５に示す画素回路は、図９と同様に２層メタル構造としてある。細い点線が囲んだ領域Ｃｅｌｌが画素回路セル枠を表している。図１５に示すのは、ＲＧＢストライプ配列の例である。一画素内に３つの画素回路が構成される。実線で囲んだ領域Ａｎはアノード電極の外縁を示す。アノード電極Ａｎ内の点線ＲＬは、赤色の発光領域を示す。同じく点線ＧＬは緑色の発光領域を示す。点線ＢＬは青色の発光領域を示す。なお、図１５に示す画素回路は、図２０を用いて説明するリセットトランジスタを含む構成である。
【００６８】
図１５において、右側に示している青色のサブ画素を例に、画素回路についての構成を説明する。画素回路の構成要素は、紙面上方から順に以下のように配置してある。保持容量Ｃ１が形成してある。保持容量Ｃ１の第１電極は、右側の電源供給線ＯＶＤＤ（Ｂ）と接続している。なお、保持容量Ｃ１の第２電極と、後記する駆動トランジスタＭ２のゲートとは、同じ金属層を共有する。
保持容量Ｃ１の紙面下側には、駆動トランジスタＭ２が配置してある。保持容量Ｃ１と駆動トランジスタＭ２との間には、コンタクトホール１Ｃが配置してある。コンタクトホール１Ｃを介して、駆動トランジスタＭ２のドレインと、リセットトランジスタＭ３のソース又はドレインのいずれかとが電気的に接続する。
駆動トランジスタＭ２の紙面下側には負電圧印加用のリセットトランジスタＭ３が配置してある。リセットトランジスタＭ３は、リセット線Ｒｓｔによりオンオフする。さらに保持容量Ｃ１の紙面上側にはスイッチトランジスタＭ１が配置してある。スイッチトランジスタＭ１は走査線ＳＬにより、オンオフする。リセット線Ｒｓｔと走査線ＳＬとの間には、コンタクトホール２Ｃが設けてある。コンタクトホール２Ｃを介して、駆動トランジスタＭ２のドレインとＯＬＥＤのアノード電極（図１５参照）とが電気的に接続する。このアノード電極は、領域Ｃｅｌｌ内に配置されている画素回路の紙面下側に配置されているＯＬＥＤ素子のアノード電極である。
以上のように、図１５の紙面上において、リセット線Ｒｓｔの上側に配置されている画素回路（領域Ｃｅｌｌ内に配置）が、リセット線Ｒｓｔの下側に配置されているＯＬＥＤ素子の発光を制御する。すなわち、ＯＬＥＤ素子の発光部は、画素回路セル枠に対して略一画素分、下側にずれて配置してある。
【００６９】
図１６から図１９は、レイヤのパターン例を示す平面図である。図１６はポリシリコン層２２のパターンを示している。また、ポリシリコン層２２は、スイッチトランジスタＭ１、駆動トランジスタＭ２、リセットトランジスタＭ３のチャネルを含む。
【００７０】
図１７はポリシリコン層２２の上に、第１金属層２４のパターンを積層した状態を示す。第１金属層２４は、走査線ＳＬ、リセット線Ｒｓｔを含む。第１金属層２４は、保持容量Ｃ１の上側電極を含む。第１金属層２４は、スイッチトランジスタＭ１、駆動トランジスタＭ２、リセットトランジスタＭ３のゲートを含む。第１金属層２４は、保持容量Ｃ１の第２電極を含む
【００７１】
図１８は第２金属層２６のパターンを示している。第２金属層２６は、データ線Ｖｄａｔａ（Ｒ）、Ｖｄａｔａ（Ｇ）、Ｖｄａｔａ（Ｂ）を含む。第２金属層２６は、電源供給線ＯＶＤＤ（Ｒ）、ＯＶＤＤ（Ｇ）、ＯＶＤＤ（Ｂ）を含む。第２金属層２６は、スイッチトランジスタＭ１、駆動トランジスタＭ２、リセットトランジスタＭ３、のソースドレインを含む。
【００７２】
図１９は発光領域と画素回路セル枠との位置関係を示す平面図である。図１９において、発光領域Ｌと画素回路セル枠とは、重なっている。しかし、発光領域Ｌの直下の画素回路は、一つ下にずれた発光領域Ｌに対応したＯＬＥＤ素子を駆動する。
【００７３】
本実施の形態の表示装置１において、データ線は、第２方向に沿って配置され、さらに、データ線の一端側に、走査回路とデータ信号回路とを制御する制御回路と接続する接続配線部を備え、画素回路の駆動トランジスタは、電流を、画素回路の直上に配置された発光部を基準にしてデータ線の一端側に向けて１画素分ずれた位置に配置された発光部に流す。
【００７４】
本実施の形態においては、実施の形態１が奏する効果に加え、以下の効果を奏する。発光領域と画素回路との位置関係をずらしたことにより、表示装置のさらなる狭額縁化が可能となる。
【００７５】
画素回路は図４に示した回路に限らない。図２０は画素１１１に含まれる画素回路の他の例を示す回路図である。画素回路は、ＯＬＥＤ、駆動トランジスタＴｒ１、スイッチトランジスタＴｒ２、リセットトランジスタＴｒ３、保持容量Ｃを含む。画素回路には、正電源ＶＤＤ、負電源ＶＳＳ、映像信号Ｖｄａｔａ、走査信号１であるＳｃａｎ（Ｎ）、走査信号２であるＳｃａｎ（Ｎ―１）およびリセット信号Ｖｒｅが入力される。映像信号Ｖｄａｔａは、データドライバブロックＤＭ１からＤＭｍのそれぞれから対応する画素回路に出力される。走査信号１であるＳｃａｎ（Ｎ）は、Ｎ番目の走査ドライバブロックＳＮから出力される。走査信号２であるＳｃａｎ（Ｎ―１）は、Ｎ−１番目の走査ドライバＳＮ−１から出力される。
【００７６】
映像信号Ｖｄａｔａは、スイッチトランジスタＴｒ２のソース電極に入力される。リセット信号Ｖｒｅは、リセットトランジスタＴｒ３のソース電極に入力される。
【００７７】
走査信号１であるＳｃａｎ（Ｎ）は、スイッチトランジスタＴｒ２のゲート電極に入力される。走査信号２であるＳｃａｎ（Ｎ―１）は、リセットトランジスタＴｒ３のゲート電極に入力される。正電源ＶＤＤは保持容量Ｃの第１の電極および駆動トランジスタＴｒ１のソース電極に接続されている。負電源ＶＳＳは、ＯＬＥＤのカソード電極に接続されている。
【００７８】
スイッチトランジスタＴｒ２のドレイン電極は、保持容量Ｃの第２の電極および駆動トランジスタＴｒ１のゲート電極に接続されている。駆動トランジスタＴｒ１のドレイン電極は、リセットトランジスタＴｒ３のドレイン電極と共に、ＯＬＥＤのアノード電極に接続されている。
【００７９】
映像信号Ｖｄａｔａは、それぞれのＯＬＥＤを発光させる明るさに対応した、黒電位から白電位までの間の電圧である。図４の画素回路と図２０の画素回路とで異なる点は、リセットトランジスタＴｒ３によりＯＬＥＤのアノード電極をリセットする機能の有無である。リセットトランジスタＴｒ３は、ＯＬＥＤにおけるアノード電極とカソード電極との間の電圧を順方向状態（アノード電極の電圧がカソード電極の電圧よりも高い）でなく、バイアス０の状態、または、逆方向状態（アノード電極の電圧がカソード電極の電圧よりも低い）とする事で、ＯＬＥＤの発光を停止するために用いられる。
【００８０】
具体的には、リセットトランジスタＴｒ３は、走査信号１であるＳｃａｎ（Ｎ）がオンとなる直前に、走査信号２であるＳｃａｎ（Ｎ−１）により、オンとなる。リセットトランジスタＴｒ３がオンになると、リセット信号ＶｒｅがＯＬＥＤのカソード電極に印加される。リセット信号Ｖｒｅは例えば負電源ＶＳＳと同じ電位または負電源ＶＳＳより低い電位とされる。その結果、ＯＬＥＤはダイオードの逆方向領域となり、発光しなくなる。
【００８１】
このように、リセットＴＦＴを用いて、ＯＬＥＤの発光を停止する事により、黒レベルを低くすることが出来る。また、しばしば見られるサブ画素間のクロストークを改善することが出来る。
【００８２】
画素回路として、図４に示すものを採用するか、図２０に示すものを採用するかにより、ドライバＩＣ１４、データドライバブロックＤＭ１からＤＭｍ、走査ドライバブロックＳ１からＳｎの構成を変更することは、適宜可能である。なお、図２０に示す画素回路では、同じ画素回路に２種類のＳｃａｎ信号が入力される構成（１つの画素回路に２本の走査信号線が配線される構成）となる。したがって、走査ドライバブロックＳ１からＳｎのそれぞれは、２本の走査信号線に接続し、２本の走査信号線に異なる信号を出力する。このような変更についても、適宜可能である。
【００８３】
各実施の形態で記載されている技術的特徴（構成要件）はお互いに組み合わせ可能であり、組み合わせすることにより、新しい技術的特徴を形成することができる。
今回開示された実施の形態はすべての点で例示であって、制限的なものでは無いと考えられるべきである。本発明の範囲は、上記した意味では無く、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００８４】
１                    表示装置
１１                  表示部
１１１                画素
１２                  ＴＦＴ回路配置領域
１３                  ガラスフリットシール部
Ｄ１〜Ｄｍ、Ｄｓｍ    データドライバブロック
Ｂ１１                ＤＥＭＵＸ回路領域
Ｂ１２                ＤＥＭＵＸ配線領域
Ｂ１３                走査ドライバ配線領域
Ｓ１〜Ｓｎ、Ｓｓｎ    走査ドライバブロック
Ｂ２１                走査ドライバ領域
Ｂ２２                ＤＥＭＵＸ配線領域
Ｂ２３                走査ドライバ配線領域
【図１】
2018022117.tif 000003
【図２】
2018022117.tif 000004
【図３】
2018022117.tif 000005
【図４】
2018022117.tif 000006
【図５】
2018022117.tif 000007
【図６】
2018022117.tif 000008
【図７】
2018022117.tif 000009
【図８】
2018022117.tif 000010
【図９】
2018022117.tif 000011
【図１０】
2018022117.tif 000012
【図１１】
2018022117.tif 000013
【図１２】
2018022117.tif 000014
【図１３】
2018022117.tif 000015
【図１４】
2018022117.tif 000016
【図１５】
2018022117.tif 000017
【図１６】
2018022117.tif 000018
【図１７】
2018022117.tif 000019
【図１８】
2018022117.tif 000020
【図１９】
2018022117.tif 000021
【図２０】
2018022117.tif 000022