(57)【要約】【課題】書き込まれた画像を保持する期間に消費する電力が抑制された表示装置を提供することを課題とする。【解決手段】表示装置が、コンバータまたはバックアップ回路から供給される電力で駆動する液晶表示パネルを備える構成とする。負荷が大きくなる書き込み動作時にはコンバータを用いて固定電位を供給すると共にキャパシタを充電する。そして、負荷が小さくなる画像保持期間にはコンバータを用いることなくキャパシタから優先的に固定電位を供給すればよい。【選択図】図１
2018022187.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示パネルと、コンバータと、を有し、
前記液晶表示パネルは、画素部と、ゲート線側駆動回路と、を有し、
前記画素部は、トランジスタと、液晶素子と、を有し、
前記トランジスタのソース又はドレインは、前記液晶素子の画素電極に電気的に接続されており、
前記トランジスタのゲートは、前記ゲート線側駆動回路に電気的に接続されており、
前記トランジスタは、酸化物半導体層にチャネル形成領域を有し、
前記酸化物半導体層は、ｃ軸配向した結晶領域を有し、
前記コンバータは、前記液晶表示パネルに電力を供給する機能を有し、
第１の期間と、第２の期間と、を有し、
前記第１の期間において前記トランジスタを介して前記液晶素子の画素電極に画像信号を書き込む頻度は、前記第２の期間において前記トランジスタを介して前記液晶素子の画素電極に画像信号を書き込む頻度よりも低く、
前記第１の期間は、前記ゲート線側駆動回路へのクロック信号の供給と、スタートパルス信号の供給と、が停止され、かつ、前記ゲート線側駆動回路に供給される電源電位が高電源電位から低電源電位になる期間を有することを特徴とする液晶表示装置。
【請求項２】
液晶表示パネルと、コンバータと、を有し、
前記液晶表示パネルは、画素部と、ゲート線側駆動回路と、を有し、
前記画素部は、トランジスタと、液晶素子と、を有し、
前記トランジスタのソース又はドレインは、前記液晶素子の画素電極に電気的に接続されており、
前記トランジスタのゲートは、前記ゲート線側駆動回路に電気的に接続されており、
前記トランジスタは、酸化物半導体層にチャネル形成領域を有し、
前記酸化物半導体層は、ｃ軸配向した結晶領域を有し、
前記コンバータは、前記液晶表示パネルに電力を供給する機能を有し、
第１の期間と、第２の期間と、を有し、
前記第１の期間において前記画素部に静止画が表示され、
前記第２の期間において前記画素部に動画が表示され、
前記第１の期間において前記トランジスタを介して前記液晶素子の画素電極に画像信号を書き込む頻度は、前記第２の期間において前記トランジスタを介して前記液晶素子の画素電極に画像信号を書き込む頻度よりも低く、
前記第１の期間は、前記ゲート線側駆動回路へのクロック信号の供給と、スタートパルス信号の供給と、が停止され、かつ、前記ゲート線側駆動回路に供給される電源電位が高電源電位から低電源電位になる期間を有することを特徴とする液晶表示装置。
【請求項３】
液晶表示パネルと、コンバータと、を有し、
前記液晶表示パネルは、画素部と、ゲート線側駆動回路と、を有し、
前記画素部は、トランジスタと、液晶素子と、を有し、
前記トランジスタのソース又はドレインは、前記液晶素子の画素電極に電気的に接続されており、
前記トランジスタのゲートは、前記ゲート線側駆動回路に電気的に接続されており、
前記トランジスタは、酸化物半導体層にチャネル形成領域を有し、
前記酸化物半導体層は、ｃ軸配向した結晶領域を有し、
前記酸化物半導体層は、Ｉｎ、Ｇａ、及びＺｎを含み、
前記コンバータは、前記液晶表示パネルに電力を供給する機能を有し、
第１の期間と、第２の期間と、を有し、
前記第１の期間において前記トランジスタを介して前記液晶素子の画素電極に画像信号を書き込む頻度は、前記第２の期間において前記トランジスタを介して前記液晶素子の画素電極に画像信号を書き込む頻度よりも低く、
前記第１の期間は、前記ゲート線側駆動回路へのクロック信号の供給と、スタートパルス信号の供給と、が停止され、かつ、前記ゲート線側駆動回路に供給される電源電位が高電源電位から低電源電位になる期間を有することを特徴とする液晶表示装置。
【請求項４】
液晶表示パネルと、コンバータと、を有し、
前記液晶表示パネルは、画素部と、ゲート線側駆動回路と、を有し、
前記画素部は、トランジスタと、液晶素子と、を有し、
前記トランジスタのソース又はドレインは、前記液晶素子の画素電極に電気的に接続されており、
前記トランジスタのゲートは、前記ゲート線側駆動回路に電気的に接続されており、
前記トランジスタは、酸化物半導体層にチャネル形成領域を有し、
前記酸化物半導体層は、ｃ軸配向した結晶領域を有し、
前記酸化物半導体層は、Ｉｎ、Ｇａ、及びＺｎを含み、
前記コンバータは、前記液晶表示パネルに電力を供給する機能を有し、
第１の期間と、第２の期間と、を有し、
前記第１の期間において前記画素部に静止画が表示され、
前記第２の期間において前記画素部に動画が表示され、
前記第１の期間において前記トランジスタを介して前記液晶素子の画素電極に画像信号を書き込む頻度は、前記第２の期間において前記トランジスタを介して前記液晶素子の画素電極に画像信号を書き込む頻度よりも低く、
前記第１の期間は、前記ゲート線側駆動回路へのクロック信号の供給と、スタートパルス信号の供給と、が停止され、かつ、前記ゲート線側駆動回路に供給される電源電位が高電源電位から低電源電位になる期間を有することを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
半導体素子の集積化が進み演算素子の処理能力が向上した結果、電子機器は小型化、軽量
化し、高機能な電子機器を携帯して利用できるようになった。また、記憶素子の大容量化
だけでなく、社会の情報伝達基盤が充足することで、外出先であっても携帯可能な電子機
器を利用して大量の情報を取り扱うことができるようになった。特に、使用者に視覚を通
じて情報を伝達する表示装置は、電子機器の発達に伴い重要度を増している。
【０００３】
一方、携帯可能な電子機器は、電灯線からの受電が困難な状況であっても連続して長い時
間動作することが望まれる。動作可能な時間を長くするために、バッテリーの容量の増大
と、消費電力の低減に対する要求は極めて強い。
【０００４】
また、昨今のエネルギー問題の観点からも、電子機器の消費電力の低減は急務であり、携
帯可能な電子機器に限らず、大型化が進むテレビジョン装置なども消費電力を抑制する技
術が求められている。
【０００５】
従来の表示装置は、連続する期間の画像データが同じ場合であっても、一定の間隔で同じ
画像データを書き込む動作を行っている。このような表示装置の消費電力を抑制するため
に、例えば、静止画表示において、画面を一回走査し画像データを書き込んだ後、非走査
期間として走査期間よりも長い休止期間を設ける技術が報告されている（例えば、特許文
献１及び非特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第７３２１３５３号明細書
【非特許文献】
【０００７】
【非特許文献１】Ｋ．Ｔｓｕｄａ他．ＩＤＷ’０２  Ｐｒｏｃ．，ｐ．２９５−２９８
【発明の概要】
【発明が解決しようとする課題】
【０００８】
表示装置の消費電力は、表示パネルが書き込み動作時に消費する電力と、書き込まれた画
像を保持している期間（画像保持期間ともいう）に消費する電力の和となる。従って、表
示装置の表示パネルへの書き込み頻度を少なくするだけでなく、画像保持期間の消費電力
も抑制する必要がある。
【０００９】
本発明は、このような技術的背景のもとでなされたものであり、画像保持期間に消費する
電力が抑制された表示装置を提供することを課題とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は表示パネルの駆動回路に設けた電源回路のＤＣ−Ｄ
Ｃコンバータが画像保持期間に消費する電力に着眼した。
【００１１】
例えば、液晶表示パネルに設けた各画素の画素電極と、共通電極の間に形成される容量が
保持する画像情報を、画像保持期間中に劣化することなく高品位に保つために、電源回路
は共通電極に固定電位を供給する必要がある。共通電極に供給する固定電位は、バッテリ
ー等の外部電源が提供する電力から電源回路に設けたＤＣ−ＤＣコンバータにより生成さ
れるため、ＤＣ−ＤＣコンバータの変換効率は画像保持期間に消費する電力に影響を与え
る。
【００１２】
ＤＣ−ＤＣコンバータの変換効率は、消費する電力に対する出力する電力の比で表され、
接続する負荷が大きい時に高い変換効率を示すＤＣ−ＤＣコンバータを用いることが好ま
しい。しかし、ＤＣ−ＤＣコンバータの変換効率は接続する負荷の大きさに依存して変化
するため、負荷が大きい時に高い変換効率を示すＤＣ−ＤＣコンバータに、負荷が小さい
時にも高い変換効率を望むことはできない。
【００１３】
例えば負荷として液晶表示パネルを接続する場合、書き込み動作時に７５％程度の高い変
換効率を示すＤＣ−ＤＣコンバータを選択して用いる。しかし、画像保持期間に消費する
電力は、書き込み動作時に消費する電力の１０−１倍から、１０−４倍程度であり、画像
保持期間のＤＣ−ＤＣコンバータの変換効率は数十％程度に低下してしまう場合がある。
【００１４】
このように、変動が大きい負荷が接続されたＤＣ−ＤＣコンバータが消費する電力を低減
するには、負荷が大きくなる際には高い変換効率を示すＤＣ−ＤＣコンバータを用い、負
荷が小さくなる際には別の手段で固定電位を供給すればよいことに発明者は想到した。
【００１５】
具体的には、液晶表示装置に電源入力を所定の直流電力に変換するコンバータとバックア
ップ回路を設け、負荷が大きくなる書き込み動作時にはコンバータを用いて固定電位を供
給すると共にバックアップ回路に設けたキャパシタを充電し、負荷が小さくなる画像保持
期間にはコンバータを用いることなく充電されたキャパシタから優先的に固定電位を供給
すればよい。
【００１６】
なお、バックアップ回路は、電源からコンバータを介して電力を液晶表示パネル、及びキ
ャパシタに供給する第１のモードと、電源からコンバータへの電力の供給を停止して、キ
ャパシタに蓄えた電力を液晶表示パネルに供給する第２のモードを備える。
【００１７】
すなわち本発明の一態様は、電源入力を所定の直流電力に変換するコンバータと、コンバ
ータが出力する電力を充電するキャパシタを有するバックアップ回路と、コンバータ又は
バックアップ回路から供給される電力で駆動され、同一画像を一定期間保持する機能を有
し、画像書き込み時の消費電力が、画像保持期間の消費電力の１０倍以上１０４倍以下で
ある液晶表示パネルを有する。さらに、バックアップ回路は、コンバータを介して電力を
液晶表示パネル、及びキャパシタに供給する第１のモードと、コンバータへの電力の供給
を停止して、キャパシタに蓄えた電力を液晶表示パネルに供給する第２のモードを備える
。加えて、画像保持期間に第２のモードにより液晶表示パネルに電力を供給する液晶表示
装置である。
【００１８】
上記本発明の一態様によれば、液晶表示パネルが同一の画像を保持する期間に、電源入力
を所定の直流電力に変換するコンバータが停止して、バックアップ回路のキャパシタが液
晶表示パネルに固定電位を供給する。これにより、コンバータの変換効率が悪い負荷領域
、具体的には極めて負荷が小さい領域である液晶表示パネルの画像保持期間にコンバータ
が電力を消費しなくなるため、画像保持期間に消費する電力が抑制された液晶表示装置を
提供できる。
【００１９】
また本発明の一態様は、電源入力を所定の直流電力に変換するコンバータと、コンバータ
が出力する電力を充電するキャパシタを有するバックアップ回路と、コンバータ又はバッ
クアップ回路から供給される電力で駆動され、同一画像を一定期間保持する機能を有し、
画像書き込み時の消費電力が、画像保持期間の消費電力の１０倍以上１０４倍以下である
液晶表示パネルを有する。さらに、バックアップ回路は、コンバータを介して電力を液晶
表示パネル、及びリミッタ回路が接続されたキャパシタに供給する第１のモードと、コン
バータへの電力の供給を停止して、キャパシタに蓄えた電力を液晶表示パネルに供給する
第２のモードを備える。加えて、画像保持期間に第２のモードにより液晶表示パネルに電
力を供給する液晶表示装置である。
【００２０】
上記本発明の一態様によれば、液晶表示パネルが同一の画像を保持する期間に、コンバー
タが停止して、充電リミッタ付バックアップ回路のキャパシタが液晶表示パネルに固定電
位を供給する。これにより、コンバータの変換効率が悪い負荷領域、具体的には極めて負
荷が小さい領域である液晶表示パネルの画像保持期間にコンバータが電力を消費しなくな
るため、画像保持期間に消費する電力が抑制された液晶表示装置を提供できる。
【００２１】
また、本発明の一態様は充電リミッタ付バックアップ回路を備えている。充電リミッタ付
バックアップ回路のキャパシタがリミッタ回路を介してコンバータと接続されているため
、電荷で満たされていないキャパシタがコンバータに接続されてもキャパシタへの急激な
充電による不具合を解消できる。
【００２２】
また本発明の一態様は、同一画像信号を１０秒以上６００秒以下の間隔で液晶表示パネル
に書き込む上記の液晶表示装置である。
【００２３】
上記本発明の一態様によれば、コンバータの停止期間を長くすることが可能になり、消費
電力の低減に顕著な効果を発現する。
【００２４】
また本発明の一態様は、電源入力を所定の直流電力に変換するコンバータを介して供給さ
れる電力を用いて、バックアップ回路が備えるキャパシタの充電、並びに液晶表示パネル
への画像の書き込みを行い、設定間隔毎に前記液晶表示パネルの画素トランジスタのゲー
ト電位、並びにバックアップ回路に設けたキャパシタの電位を監視し、画素トランジスタ
のゲート電位の絶対値が第１の設定電位より小さくなるとコンバータに電力を供給し、キ
ャパシタの電位が第２の設定電位より大きくなるとコンバータへの電力を切断し、設定時
間が経過、または割り込み命令により中断するまで、前記監視動作を繰り返す液晶表示装
置の駆動方法である。
【００２５】
上記本発明の一態様によれば、バックアップ回路に設けたキャパシタの電位に応じて、画
像保持期間に液晶表示パネルに供給する固定電位を選択する。これにより、コンバータの
変換効率が悪い負荷領域、具体的には極めて負荷が小さい領域である液晶表示パネルの画
像保持期間にコンバータが電力を消費しなくなるため、画像保持期間に消費する電力が抑
制された液晶表示装置の駆動方法を提供できる。
【００２６】
上記本発明の一態様によれば、画素トランジスタのゲート電位の絶対値が設定電位より小
さくなるとコンバータに電力を供給し、キャパシタの液晶表示パネル側の電位が設定電位
より大きくなるとコンバータへの電力の供給を遮断する。これによりバックアップ回路が
コンバータの負荷となり、変換効率の高い領域を利用してバックアップ回路のキャパシタ
に充電することができる。
【００２７】
また本発明の一態様は、上記第１の設定電位が、５Ｖ以上である上記液晶表示装置の駆動
方法である。
【００２８】
上記本発明の一態様によれば、液晶表示パネルの画素部に設けた画素トランジスタのゲー
ト電位の絶対値が５Ｖより大きい値になるように保つ。これによりバックアップ回路が供
給する電位により、画素トランジスタがオフ状態を保つことができ、保持画像が乱れる現
象を防ぐことができる。
【００２９】
また本発明の一態様は、第２の設定電位が、コンバータの出力電位の９８％以下である上
記液晶表示装置の駆動方法である。
【００３０】
上記本発明の一態様によれば、バックアップ回路が備えるキャパシタの充電が満了に近づ
きすぎると負荷が小さくなる。この低負荷領域での充電を排除することで、変換効率の高
い領域を優先的に利用してバックアップ回路のキャパシタに充電することができる。
【００３１】
なお、本明細書において、高電源電位Ｖｄｄとは、基準電位より高い電位のことであり、
低電源電位Ｖｓｓとは基準電位以下の電位のことをいう。また、高電源電位Ｖｄｄ及び低
電源電位Ｖｓｓはともに、トランジスタが動作できる程度の電位であることが望ましい。
なお高電源電位Ｖｄｄ及び低電源電位Ｖｓｓを併せて、電源電圧と呼ぶこともある。また
、本明細書において接続されているとは、電気的に接続されていることをいう。
【００３２】
また、本明細書において、共通電位Ｖｃｏｍは、画素電極に供給される画像信号の電位に
対して基準となる固定電位であればよく、一例としてはグラウンド電位であってもよい。
【発明の効果】
【００３３】
本発明によれば、画像保持期間に消費する電力が抑制された表示装置を提供できる。
【図面の簡単な説明】
【００３４】
【図１】実施の形態に係わる液晶表示装置の構成を説明するブロック図。
【図２】実施の形態に係わる電源回路の構成を説明するブロック図。
【図３】実施の形態に係わる液晶表示パネルの構成を説明する等価回路図。
【図４】実施の形態に係わる液晶表示装置の駆動方法を説明するタイミングチャート。
【図５】実施の形態に係わる液晶表示装置の駆動方法を説明するタイミングチャート。
【図６】実施の形態に係わる液晶表示装置の駆動方法を説明するタイミングチャート。
【図７】実施の形態に係わる電源回路の駆動方法を説明する図。
【図８】実施の形態に係わる電源回路の駆動方法を説明する図。
【図９】実施の形態に係わるトランジスタの作製方法を説明する図。
【図１０】実施例に係わる液晶表示装置の構成を説明するブロック図。
【図１１】実施例に係わるバックアップ回路の構成を説明する回路図。
【図１２】実施例に係わる液晶表示装置の画像保持時間と駆動可能な時間の関係を説明する図。
【発明を実施するための形態】
【００３５】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。
【００３６】
（実施の形態１）
本実施の形態では、入力される電源電位を所定の直流電位に変換するコンバータまたはバ
ックアップ回路から供給される電力で駆動する液晶表示パネルを備える液晶表示装置につ
いて図１、及び図２を用いて説明する。
【００３７】
本実施の形態で例示する液晶表示装置１００の構成を、図１に示すブロック図を用いて説
明する。液晶表示装置１００は駆動回路部１１０、液晶表示パネル１２０、記憶装置１４
０、電源部１５０、並びに入力装置１６０を備える。なお、バックライト部１３０は必要
に応じて設けることができる。
【００３８】
液晶表示装置１００は、電源部１５０から電源回路１１６に電力が供給されている。電源
回路１１６は表示制御回路１１３並びに液晶表示パネル１２０に電源電位を供給する。表
示制御回路１１３は記憶装置１４０に記憶された電子情報を取り込み、液晶表示パネル１
２０に出力する。また、バックライト部１３０を備えている場合は、表示制御回路１１３
は電源電位及び制御信号をバックライト部１３０に出力する。
【００３９】
駆動回路部１１０は開閉回路１１２、表示制御回路１１３、並びに電源回路１１６を備え
、表示制御回路１１３は演算回路１１４、信号生成回路１１５ａ、並びに液晶駆動回路１
１５ｂを備える。また、電源回路１１６は電源電位生成回路１１７、第１のＤＣ−ＤＣコ
ンバータ１１８ａ、第２のＤＣ−ＤＣコンバータ１１８ｂ、第３のＤＣ−ＤＣコンバータ
１１８ｃ、第１のバックアップ回路１１９ａ、並びに第２のバックアップ回路１１９ｂを
備える。
【００４０】
電源回路１１６において、電源部１５０から供給される電源電位を第１のＤＣ−ＤＣコン
バータ１１８ａは第１のバックアップ回路１１９ａを介して昇圧し、第２のＤＣ−ＤＣコ
ンバータ１１８ｂは第２のバックアップ回路１１９ｂを介して反転し、電源電位生成回路
１１７に供給する。電源電位生成回路１１７は表示制御回路１１３に電源電位（高電源電
位Ｖｄｄ、及び低電源電位Ｖｓｓ）と液晶表示パネル１２０に共通電位Ｖｃｏｍを供給す
る。また、第３のＤＣ−ＤＣコンバータ１１８ｃは電源部１５０から供給される電力を降
圧して表示制御回路１１３の演算回路１１４に供給する。
【００４１】
第１のバックアップ回路１１９ａ、及び第２のバックアップ回路１１９ｂの構成を、図２
に示すブロック図を用いて説明する。なお、図２は、図１から電源回路１１６を中心に抜
粋したブロック図であり、同じ構成には同じ符号を用いている。また第１のバックアップ
回路１１９ａ、及び第２のバックアップ回路１１９ｂは同じ構成を有するため、ここでは
第１のバックアップ回路１１９ａについて説明する。
【００４２】
第１のバックアップ回路１１９ａは、第１のＤＣ−ＤＣコンバータ１１８ａの端子に第１
の開閉器１９０ａの一方の端子が接続されている。また、第１のＤＣ−ＤＣコンバータ１
１８ａの同じ端子には第１のリミッタ回路１９１ａの一方の端子が接続され、第１のリミ
ッタ回路１９１ａの他方の端子が第２の開閉器１９３ａの一方の端子に接続されている。
第２の開閉器１９３ａの他方の端子はキャパシタ１９２ａの一方の端子１９５ａと第３の
開閉器１９４ａの一方の端子に接続され、キャパシタ１９２ａの他方の端子は接地されて
いる。第１の開閉器１９０ａの他方の端子と、第３の開閉器１９４ａの他方の端子は共に
電源電位生成回路１１７に接続し、第１のＤＣ−ＤＣコンバータ１１８ａが供給する電位
を、電源電位生成回路１１７を介して図２に図示されていない液晶表示パネル１２０に出
力している。
【００４３】
本実施の形態で例示する第１のバックアップ回路１１９ａは、キャパシタの他に第１のリ
ミッタ回路１９１ａを備えているため、充電リミッタ付バックアップ回路とも言うことが
できる。第１のリミッタ回路１９１ａは、キャパシタ１９２ａが低い充電状態において第
１のＤＣ−ＤＣコンバータ１１８ａを流れる電流を制限し、第１のＤＣ−ＤＣコンバータ
１１８ａが出力する電位が降下する現象を抑制し、液晶表示装置１００の動作を安定させ
る。なお、リミッタ回路を用いない構成とすることもできる。
【００４４】
演算回路１１４は電源回路１１６を監視している。具体的には第１のバックアップ回路１
１９ａが備えるキャパシタ１９２ａの端子１９５ａの電位と、第２のバックアップ回路１
１９ｂが備えるキャパシタ１９２ｂの端子１９５ｂの電位、並びに電源電位生成回路１１
７が出力する電源電位（例えば、Ｖｄｄ、及びＶｓｓ）を監視する。これらの電位を監視
して、キャパシタ１９２ａ、及びキャパシタ１９２ｂの充電状態並びに、液晶表示パネル
１２０の表示状態を知ることができる。
【００４５】
また、演算回路１１４は開閉回路１１２を制御する。演算回路１１４はキャパシタ１９２
ａ、キャパシタ１９２ｂの充電状態（または端子１９５ａ、端子１９５ｂの電位）、乃至
画素トランジスタのゲート電位（または画素トランジスタのゲート電極に電気的に接続す
る配線の電位）に応じて、開閉回路１１２を介して第１のＤＣ−ＤＣコンバータ１１８ａ
、及び第２のＤＣ−ＤＣコンバータ１１８ｂへの電力の供給を制御できる。
【００４６】
なお、バックアップ回路に設けた第１の開閉器１９０ａ、第１の開閉器１９０ｂ、第２の
開閉器１９３ａ、第２の開閉器１９３ｂ、第３の開閉器１９４ａ、及び第３の開閉器１９
４ｂは開閉回路１１２と接続・切断のタイミングが同期する。具体的には、開閉回路１１
２を介して電源部１５０と電源回路１１６が接続する状態では、第１の開閉器１９０ａ、
第１の開閉器１９０ｂ、第２の開閉器１９３ａ、及び第２の開閉器１９３ｂは全て接続状
態となり、第３の開閉器１９４ａ、及び第３の開閉器１９４ｂは切断状態となる。また、
開閉回路１１２が切断状態では、第１の開閉器１９０ａ、第１の開閉器１９０ｂ、第２の
開閉器１９３ａ、及び第２の開閉器１９３ｂは全て切断状態となり、第３の開閉器１９４
ａ、及び第３の開閉器１９４ｂは接続状態となる。なお、開閉器の代わりに整流素子を用
いてバックアップ回路を構成することもできる。
【００４７】
第１のＤＣ−ＤＣコンバータ１１８ａ、及び第２のＤＣ−ＤＣコンバータ１１８ｂへの電
力の供給を制御することにより、負荷が大きくなる書き込み動作時にはＤＣ−ＤＣコンバ
ータを用いて固定電位を供給すると共にキャパシタを充電し、負荷が小さくなる画像保持
期間にはＤＣ−ＤＣコンバータを用いることなくキャパシタから優先的に固定電位を供給
できる。
【００４８】
表示制御回路１１３において（図１参照）、演算回路１１４は記憶装置１４０から取り出
した電子データを解析、演算、及び加工処理する。処理した画像を制御信号と共に液晶駆
動回路１１５ｂに出力し、液晶駆動回路１１５ｂは画像を液晶表示パネル１２０が表示可
能な画像信号Ｄａｔａに変換して出力する。また、信号生成回路１１５ａは演算回路１１
４に同期して、電源電位から制御信号（スタートパルスＳＰ、及びクロック信号ＣＫ）を
液晶表示パネル１２０に供給する。なお、演算回路１１４は液晶表示パネル１２０の共通
電極１２８の電位を浮遊状態（フローティング）にする制御信号を、信号生成回路１１５
ａを介してスイッチング素子１２７に出力するようにしてもよい。
【００４９】
画像信号Ｄａｔａは、ドット反転駆動、ソースライン反転駆動、ゲートライン反転駆動、
フレーム反転駆動等の方法で適宜反転する構成とすればよい。また、外部から画像信号を
入力してもよく、画像信号がアナログの信号の場合には、Ａ／Ｄコンバータ等を介してデ
ジタルの信号に変換して、液晶表示装置１００に供給する構成とすればよい。
【００５０】
また、演算回路１１４は開閉回路１１２を用いて、電源部１５０から第１のＤＣ−ＤＣコ
ンバータ１１８ａ、及び第２のＤＣ−ＤＣコンバータ１１８ｂへの電力の供給を制御する
。さらに演算回路１１４は第１のバックアップ回路１１９ａ、及び第２のバックアップ回
路１１９ｂが備えるキャパシタの充電状況、並びに表示パネルのゲート電位を監視する。
【００５１】
演算回路１１４が記憶装置から取り出した電子データを解析、演算、及び加工処理する内
容としては、例えば電子データを解析し動画であるか静止画であるかを判断し、判断結果
を含む制御信号を信号生成回路１１５ａ、及び液晶駆動回路１１５ｂに出力できる。また
、演算回路１１４は、静止画を含む画像信号Ｄａｔａから１フレームの静止画を切り出し
、静止画であることを意味する制御信号と共に信号生成回路１１５ａ、及び液晶駆動回路
１１５ｂに出力できる。また、演算回路１１４は、動画を含む画像信号Ｄａｔａから動画
を検知し、動画であることを意味する制御信号と共に連続するフレームを液晶表示パネル
１２０に出力できる。
【００５２】
演算回路１１４は入力される電子データに応じて本実施の形態の液晶表示装置１００に異
なる動作をさせる。なお、本実施の形態において、演算回路１１４が画像を静止画と判断
しておこなう動作を静止画表示モード、演算回路１１４が画像を動画と判断しておこなう
動作を動画表示モードとよぶ。また、本明細書では静止画表示の時に表示される画像を静
止画像とよぶ。
【００５３】
また、本実施の形態で例示される演算回路１１４は、表示モード切り替え機能を有してい
てもよい。表示モード切り替え機能は、演算回路１１４の判断によらず、当該液晶表示装
置の利用者が手動または外部接続機器を用いて当該液晶表示装置の動作モードを選択し、
動画表示モードまたは静止画表示モードを切り替える機能である。
【００５４】
上述した機能は演算回路１１４が有する機能の一例であり、表示装置の用途に応じて種々
の画像処理機能を選択して適用すればよい。
【００５５】
なお、デジタル信号に変換された画像信号は演算（例えば画像信号の差分を検出する等）
が容易であるため、入力される画像信号（画像信号Ｄａｔａ）がアナログの信号の場合に
は、Ａ／Ｄコンバータ等を演算回路１１４に設けることができる。
【００５６】
記憶装置１４０は記憶媒体と読み出し装置を備える。なお、記憶媒体に書き込み可能な構
成としてもよい。
【００５７】
電源部１５０は、二次電池１５１と太陽電池１５５を備える。二次電池はキャパシタを用
いることもできる。なお、電源部１５０としてはこれに限定されず、電池、発電装置等の
他、電灯線に接続した交流−直流変換器を電源部１５０に適用することができる。
【００５８】
入力装置１６０としては、開閉器やキーボードを用いればよく、液晶表示パネル１２０に
タッチパネルを設けて用いてもよい。使用者は入力装置１６０を用いて、記憶装置１４０
に記憶された電子データを選択し、液晶表示装置１００に表示する命令を入力できる。
【００５９】
液晶表示パネル１２０は一対の基板（第１の基板と第２の基板）を有する。また、液晶層
を一対の基板の間に挟持して液晶素子２１５を形成している。第１の基板上には、画素駆
動回路部１２１、画素部１２２、及び端子部１２６が設けられている。また、スイッチン
グ素子１２７を設けてもよい。第２の基板上には、共通電極１２８（コモン電極、または
対向電極ともいう）が設けられている。なお、本実施の形態においては、共通接続部（コ
モンコンタクトともいう）が第１の基板、または第２の基板に設けられ、第１の基板上の
接続部と第２の基板上の共通電極１２８が接続されている。
【００６０】
画素部１２２には、複数のゲート線１２４（走査線）、及びソース線１２５（信号線）が
設けられており、複数の画素１２３がゲート線１２４及びソース線１２５に環囲されてマ
トリクス状に設けられている。なお、本実施の形態で例示する液晶表示パネル１２０にお
いては、ゲート線１２４はゲート線側駆動回路１２１Ａから延在し、ソース線１２５はソ
ース線側駆動回路１２１Ｂから延在している。
【００６１】
画素１２３はスイッチング素子としてトランジスタ２１４、該トランジスタ２１４と接続
する容量素子２１０、及び液晶素子２１５を有する。
【００６２】
トランジスタ２１４は、ゲート電極が画素部１２２に設けられた複数のゲート線１２４の
うちの一つと接続され、ソース電極またはドレイン電極の一方が複数のソース線１２５の
うちの一つと接続され、ソース電極またはドレイン電極の他方が容量素子２１０の一方の
電極、及び液晶素子２１５の一方の電極（画素電極）と接続される。
【００６３】
またトランジスタ２１４はオフ電流が低減されたトランジスタを用いることが好ましく、
例えば実施の形態３で説明するトランジスタが好適である。オフ電流が低減されていると
、オフ状態のトランジスタ２１４は、液晶素子２１５、及び容量素子２１０に安定して電
荷を保持できる。また、オフ電流が充分低減されたトランジスタ２１４を用いることによ
って、容量素子２１０を設けることなく画素１２３を構成することもできる。
【００６４】
このような構成とすることで画素１２３は、トランジスタ２１４がオフ状態になる前に書
き込まれた状態を長時間に渡って保持でき、消費電力を低減できる。
【００６５】
液晶素子２１５は、液晶の光学的変調作用によって光の透過又は非透過を制御する素子で
ある。液晶の光学的変調作用は、液晶にかかる電界によって制御される。液晶にかかる電
界方向は液晶材料、駆動方法、及び電極構造によって異なり、適宜選択することができる
。例えば、液晶の厚さ方向（いわゆる縦方向）に電界をかける駆動方法を用いる場合は液
晶を挟持するように第１の基板に画素電極を、第２の基板に共通電極をそれぞれ設ける構
造とすればよい。また、液晶に基板面内方向（いわゆる横電界）に電界をかける駆動方法
を用いる場合は、液晶に対して同一面に、画素電極と共通電極を設ける構造とすればよい
。また画素電極及び共通電極は、多様な開口パターンを有する形状としてもよい。
【００６６】
液晶素子に適用する液晶の一例としては、ネマチック液晶、コレステリック液晶、スメク
チック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子
液晶、高分子分散型液晶（ＰＤＬＣ）、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型
高分子液晶、バナナ型液晶などを挙げることができる。
【００６７】
また、液晶の駆動モードとしては、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、Ｓ
ＴＮ（Ｓｕｐｅｒ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ
ｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅ
ｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、Ｆ
ＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ
（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＰＤ
ＬＣ（Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、
ＰＮＬＣ（Ｐｏｌｙｍｅｒ  Ｎｅｔｗｏｒｋ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、
ゲストホストモードなどを用いることができる。また、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗ
ｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モ
ード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モ
ード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、
ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ
）モードなどを適宜用いることができる。もちろん、本実施の形態においては光学的変調
作用によって光の透過又は非透過を制御する素子であれば、液晶材料、駆動方法、及び電
極構造は特に限定されない。
【００６８】
なお、本実施の形態で例示する液晶素子は第１の基板に設けられた画素電極と、第２の基
板に設けられた画素電極に対向する共通電極の間に生じる縦方向の電界により、液晶の配
向を制御するが、例示した液晶材料、又は液晶の駆動モードに応じ、画素電極を適宜変更
して横電界により液晶の配向を制御する構成にすることもできる。
【００６９】
端子部１２６は、表示制御回路１１３が出力する所定の信号（高電源電位Ｖｄｄ、低電源
電位Ｖｓｓ、スタートパルスＳＰ、クロック信号ＣＫ、及び画像信号Ｄａｔａ等）、並び
に共通電位Ｖｃｏｍ等を画素駆動回路部１２１に供給する入力端子である。
【００７０】
画素駆動回路部１２１は、ゲート線側駆動回路１２１Ａ、ソース線側駆動回路１２１Ｂを
有する。ゲート線側駆動回路１２１Ａ、ソース線側駆動回路１２１Ｂは、複数の画素を有
する画素部１２２を駆動するための駆動回路であり、シフトレジスタ回路（シフトレジス
タともいう）を有する。
【００７１】
なお、ゲート線側駆動回路１２１Ａ、及びソース線側駆動回路１２１Ｂは、画素部１２２
と同じ基板に形成されるものでもよいし、別の基板に形成されるものであってもよい。
【００７２】
また画素駆動回路部１２１には、表示制御回路１１３によって制御された高電源電位Ｖｄ
ｄ、低電源電位Ｖｓｓ、スタートパルスＳＰ、クロック信号ＣＫ、画像信号Ｄａｔａが供
給される。
【００７３】
スイッチング素子１２７を設ける場合は、トランジスタを適用することができる。スイッ
チング素子１２７のゲート電極は端子１２６Ａに接続され、表示制御回路１１３が出力す
る制御信号に応じて、共通電位Ｖｃｏｍを、端子１２６Ｂを介して共通電極１２８に供給
する。スイッチング素子１２７のゲート電極及びソース電極またはドレイン電極の一方を
端子部１２６に接続し、他方を共通電極１２８に接続して、電源電位生成回路１１７から
共通電極１２８に共通電位Ｖｃｏｍが供給されるようにすればよい。なお、スイッチング
素子１２７は画素駆動回路部１２１、または画素部１２２と同じ基板に形成されるもので
もよいし、別の基板に形成されるものであってもよい。
【００７４】
また、スイッチング素子１２７として例えば実施の形態３で説明するオフ電流が低減され
たトランジスタを用いることにより、液晶素子２１５の両端子に加わる電位の経時的な低
下を抑制できる。
【００７５】
共通電極１２８は、電源電位生成回路１１７から供給される共通電位Ｖｃｏｍを与える共
通電位線と、共通接続部において電気的に接続する。
【００７６】
共通接続部の具体的な一例としては、絶縁性球体に金属薄膜が被覆された導電粒子を間に
介することにより共通電極１２８と共通電位線との電気的な接続を図ることができる。な
お、共通接続部は、液晶表示パネル１２０内に複数箇所設けられる構成としてもよい。
【００７７】
また、測光回路を液晶表示装置に設けてもよい。測光回路を設けた液晶表示装置は当該液
晶表示装置がおかれている環境の明るさを検知できる。液晶表示装置が薄暗い環境で使用
されていることが判明すると表示制御回路１１３はバックライト１３２の光の強度を高め
るように制御して表示画面の良好な視認性を確保し、反対に液晶表示装置が極めて明るい
外光下（例えば屋外の直射日光下）で利用されていることが判明すると、表示制御回路１
１３はバックライト１３２の光の強度を抑えるように制御しバックライト１３２が消費す
る電力を低下させる。このように、測光回路から入力される信号に応じて、表示制御回路
１１３がバックライト、サイドライト等の光源の駆動方法を制御することができる。
【００７８】
バックライト部１３０はバックライト制御回路１３１、及びバックライト１３２を有する
。バックライト１３２は、液晶表示装置１００の用途に応じて選択して組み合わせればよ
く、発光ダイオード（ＬＥＤ）などを用いることができる。バックライト１３２には例え
ば白色の発光素子（例えばＬＥＤ）を配置することができる。バックライト制御回路１３
１には、表示制御回路１１３からバックライトを制御するバックライト信号、及び電源電
位が供給される。もちろんバックライト部１３０を用いず、外光で表示を視認できる反射
型の液晶表示パネルは消費電力が少ないため好ましい。
【００７９】
バックライト部１３０、及び液晶表示パネル１２０の画素電極に可視光を透過する領域を
設けることで、透過型、または半透過型の液晶表示装置を提供できる。透過型、または半
透過型の液晶表示装置は薄暗い場所であっても、表示画像を視認できるため便宜である。
【００８０】
なお、必要に応じて光学フィルム（偏光フィルム、位相差フィルム、反射防止フィルムな
ど）も適宜組み合わせて用いることができる。半透過型液晶表示装置に用いられるバック
ライト等の光源は、液晶表示装置１００の用途に応じて選択して組み合わせればよく、冷
陰極管や発光ダイオード（ＬＥＤ）などを用いることができる。また複数のＬＥＤ光源、
または複数のエレクトロルミネセンス（ＥＬ）光源などを用いて面光源を構成してもよい
。面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよ
い。なお、バックライトにＲＧＢの発光ダイオード等を配置し、時分割によりカラー表示
する継時加法混色法（フィールドシーケンシャル法）を採用するときには、カラーフィル
タを設けない場合もある。バックライトの光を吸収するカラーフィルタを用いない継時加
法混色法を適用することで、消費電力を低減できる。
【００８１】
本実施の形態で例示した液晶表示装置によれば、液晶表示パネルが同一の画像を保持する
期間に、ＤＣ−ＤＣコンバータを停止することができる。ＤＣ−ＤＣコンバータの停止期
間中にバックアップ回路のキャパシタが液晶表示パネルに固定電位を供給するため、ＤＣ
−ＤＣコンバータの変換効率が悪い負荷領域、具体的には極めて負荷が小さい領域である
液晶表示パネルの画像保持期間にＤＣ−ＤＣコンバータが電力を消費しなくなるため、画
像保持期間に消費する電力が抑制された表示装置を提供できる。
【００８２】
また、本実施の形態で例示した液晶表示装置は充電リミッタ付バックアップ回路を備えて
いる。充電リミッタ付バックアップ回路のキャパシタがリミッタ回路を介してＤＣ−ＤＣ
コンバータと接続されているため、電荷で満たされていないキャパシタがＤＣ−ＤＣコン
バータに接続されてもキャパシタへの急激な充電による不具合を解消できる。
【００８３】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
【００８４】
（実施の形態２）
本実施の形態では、ＤＣ−ＤＣコンバータまたはバックアップ回路から供給される電力で
駆動する液晶表示パネルを備える液晶表示装置の駆動方法について図３、乃至図８を用い
て説明する。
【００８５】
図１に例示した液晶表示装置１００の駆動方法について、図３、乃至図６を用いて説明す
る。本実施の形態で説明する液晶表示装置の駆動方法は、表示する画像の特性に応じて、
表示パネルの書き換え頻度（または周波数）を変え、負荷が大きくなる書き込み動作時に
はＤＣ−ＤＣコンバータを用いて固定電位を供給すると共にキャパシタを充電し、負荷が
小さくなる画像保持期間にはＤＣ−ＤＣコンバータを用いることなくキャパシタから優先
的に固定電位を供給する表示方法である。
【００８６】
具体的には、連続するフレームの画像信号が異なる画像（動画）を表示する場合は、フレ
ーム毎に画像信号が書き込まれる表示モードを用いる。一方、連続するフレームの画像信
号が同一な画像（静止画）を表示する場合は、同一な画像を表示し続ける期間に新たに画
像信号は書き込まれないか、書き込む頻度を極めて少なくし、さらに液晶素子に電圧を印
加する画素電極及び共通電極の電位を浮遊状態（フローティング）にして液晶素子にかか
る電圧を保持し、新たに電位を供給することなく静止画の表示を行う表示モードを用いる
。
【００８７】
また、負荷が大きくなる書き込み動作時にはＤＣ−ＤＣコンバータを用いて固定電位を供
給すると共にキャパシタを充電し、同一な画像を表示し続ける期間にはＤＣ−ＤＣコンバ
ータへの電力の供給を止め、キャパシタから優先的に固定電位を供給する。
【００８８】
なお、液晶表示装置は動画と静止画を組み合わせて画面に表示する。動画は、複数のフレ
ームに時分割した複数の異なる画像を高速に切り替えることで人間の目に動く画像として
認識される画像をいう。具体的には、１秒間に６０回（６０フレーム）以上画像を切り替
えることで、人間の目にはちらつきが少なく動画と認識されるものとなる。一方、静止画
は、動画及び部分動画と異なり、複数のフレーム期間に時分割した複数の画像を高速に切
り替えて動作させていても、連続するフレーム期間、例えばｎフレーム目と、（ｎ＋１）
フレーム目とで変化しない画像のことをいう。
【００８９】
はじめに、液晶表示装置１００に電力を供給する。電源電位生成回路１１７は、共通電位
Ｖｃｏｍと、表示制御回路１１３を介して電源電位（高電源電位Ｖｄｄ、及び低電源電位
Ｖｓｓ）、並びに制御信号（スタートパルスＳＰ、及びクロック信号ＣＫ）を液晶表示パ
ネル１２０に供給する。
【００９０】
液晶表示装置１００の演算回路１１４は、表示する電子データを解析する。ここでは、電
子データが動画と静止画を含み、演算回路１１４が動画と静止画を判別して、それぞれで
異なる信号を出力する処理を行う場合について説明する。
【００９１】
演算回路１１４が表示する電子データが動画から静止画に移行する際、電子データから静
止画を切り出し、静止画であることを意味する制御信号と共に信号生成回路１１５ａ、並
びに液晶駆動回路１１５ｂに出力する。また、電子データが静止画から動画に移行する際
に、動画を含む画像信号を、動画であることを意味する制御信号と共に信号生成回路１１
５ａ、並びに液晶駆動回路１１５ｂに出力する。
【００９２】
次に、画素に供給する信号の様子を、図３に示す液晶表示装置の等価回路図、及び図４に
示すタイミングチャートを用いて説明する。
【００９３】
図４に、表示制御回路１１３がゲート線側駆動回路１２１Ａに供給するクロック信号ＧＣ
Ｋ、及びスタートパルスＧＳＰを示す。また、表示制御回路１１３がソース線側駆動回路
１２１Ｂに供給するクロック信号ＳＣＫ、及びスタートパルスＳＳＰを示す。なお、クロ
ック信号の出力のタイミングを説明するために、図４ではクロック信号の波形を単純な矩
形波で示す。
【００９４】
また図４には、Ｄａｔａ  ｌｉｎｅ、画素電極の電位、並びに共通電極の電位を示す。な
お、スイッチング素子１２７を備える場合はソース線１２５の電位、画素電極の電位、端
子１２６Ａの電位、端子１２６Ｂの電位、並びに共通電極の電位を示す。
【００９５】
図４において期間１４０１は、動画を表示するための画像信号を書き込む期間に相当する
。期間１４０１では画像信号が画素部１２２の各画素に、共通電位が共通電極に供給され
るように動作する。また、負荷が大きい書き込み動作が連続するため、ＤＣ−ＤＣコンバ
ータを用いて固定電位を供給すると共にキャパシタを充電する。
【００９６】
また、期間１４０２は、静止画を表示する期間（画像保持期間ともいう）に相当する。期
間１４０２では、画素部１２２の各画素への画像信号Ｄａｔａを停止し、画素トランジス
タがオフ状態となる電位をゲート線に供給し、共通電極１２８へ共通電位を供給する。な
お、負荷が小さい画像保持期間１４０２にはキャパシタから優先的に固定電位を供給する
。なお図４に示す期間１４０２では、信号生成回路１１５ａ、及び液晶駆動回路１１５ｂ
の動作を停止するよう各信号を供給する構成について示したが、期間１４０２の長さ及び
リフレッシュレートによって、定期的に画像信号を書き込むことで静止画の画像の劣化を
防ぐ構成とすることが好ましい。
【００９７】
まず、動画を表示するための画像信号を書き込む期間１４０１におけるタイミングチャー
トを説明する。期間１４０１では、クロック信号ＧＣＫとして、常時クロック信号が供給
され、スタートパルスＧＳＰとして、垂直同期周波数に応じたパルスが供給される。また
、期間１４０１では、クロック信号ＳＣＫとして、常時クロック信号が供給され、スター
トパルスＳＳＰとして、１ゲート選択期間に応じたパルスが供給される。
【００９８】
また、各行の画素に画像信号Ｄａｔａがソース線１２５を介して供給され、ゲート線１２
４の電位に応じて画素電極にソース線１２５の電位が供給される。
【００９９】
また、表示制御回路１１３がスイッチング素子１２７の端子１２６Ａにスイッチング素子
１２７を導通状態とする電位を供給し、端子１２６Ｂを介して共通電極に共通電位を供給
する。
【０１００】
次に、静止画を表示する期間１４０２におけるタイミングチャートを説明する。期間１４
０２では、クロック信号ＧＣＫ、スタートパルスＧＳＰ、クロック信号ＳＣＫ、及びスタ
ートパルスＳＳＰは共に停止する。また、期間１４０２において、ソース線１２５に供給
していた画像信号Ｄａｔａは停止する。クロック信号ＧＣＫ及びスタートパルスＧＳＰが
共に停止する期間１４０２では、トランジスタ２１４が非導通状態となり画素電極の電位
が浮遊状態となる。
【０１０１】
また、期間１４０２においても電源電位生成回路１１７は共通電位Ｖｃｏｍを共通電極１
２８に供給し、電位が浮遊状態の画素電極と、共通電位Ｖｃｏｍの共通電極１２８の間に
液晶層を有する液晶素子２１５は、静止画を安定して保持できる。またこの際、ＤＣ−Ｄ
Ｃコンバータを用いることなくキャパシタから優先的に固定電位を供給することで画像保
持期間に消費する電力を低減できる。
【０１０２】
また、液晶表示パネルがスイッチング素子１２７を備える場合は、表示制御回路１１３が
スイッチング素子１２７の端子１２６Ａにスイッチング素子１２７を非導通状態とする電
位を供給し、共通電極１２８の電位も浮遊状態にすることができる。
【０１０３】
期間１４０２では、液晶素子２１５の両端の電極、即ち画素電極及び共通電極の電位を浮
遊状態にして、静止画の表示を行うことができる。スイッチング素子１２７を備える場合
は期間１４０２中に、電源電位生成回路１１７が共通電極１２８に共通電位Ｖｃｏｍを供
給する必要がなくなり、電源電位生成回路１１７は共通電位Ｖｃｏｍの生成を停止できる
。演算回路１１４を用いて共通電位Ｖｃｏｍの生成を制御する構成とすることで、さらに
消費電力を低減できるため好ましい。
【０１０４】
また、ゲート線側駆動回路１２１Ａ、及びソース線側駆動回路１２１Ｂに供給するクロッ
ク信号、及びスタートパルスを停止することにより低消費電力化を図ることができる。さ
らに、ＤＣ−ＤＣコンバータへの電源の供給を停止して第１のバックアップ回路１１９ａ
、並びに第２のバックアップ回路１１９ｂが備えるキャパシタから、電源電位生成回路１
１７を介して液晶表示パネル１２０に固定電位を出力するため、ＤＣ−ＤＣコンバータの
待機電力を節減できる。
【０１０５】
特に、トランジスタ２１４及びスイッチング素子１２７にオフ電流が低減されたトランジ
スタを用いることにより、液晶素子２１５の両端子に加わる電圧が経時的に低下する現象
を抑制でき好適である。
【０１０６】
次に、動画から静止画に切り替える期間（図４中の期間１４０３）、及び静止画から動画
に切り替える期間もしくは静止画を書き替える期間（図４中の期間１４０４）における表
示制御回路の動作を、図５（Ａ）、（Ｂ）を用いて説明する。図５（Ａ）、（Ｂ）は表示
制御回路が出力する、高電源電位Ｖｄｄ、クロック信号（ここではＧＣＫ）、スタートパ
ルス信号（ここではＧＳＰ）、及び端子１２６Ａの電位を示す。
【０１０７】
動画から静止画に切り替える期間１４０３の表示制御回路の動作を図５（Ａ）に示す。表
示制御回路は、スタートパルスＧＳＰを停止する（図５（Ａ）のＥ１、第１のステップ）
。次いで、スタートパルス信号ＧＳＰの停止後、パルス出力がシフトレジスタの最終段ま
で達した後に、複数のクロック信号ＧＣＫを停止する（図５（Ａ）のＥ２、第２のステッ
プ）。次いで、電源電位の高電源電位Ｖｄｄを低電源電位Ｖｓｓにする（図５（Ａ）のＥ
３、第３のステップ）。
【０１０８】
なお、液晶表示パネル１２０がスイッチング素子１２７を備える場合は、次いで端子１２
６Ａの電位を、スイッチング素子１２７が非導通状態となる電位にする（図５（Ａ）のＥ
４、第４のステップ）。また、演算回路１１４は電源電位生成回路１１７を制御して共通
電位Ｖｃｏｍの生成を停止することができる。
【０１０９】
以上の手順をもって、画素駆動回路部１２１の誤動作を引き起こすことなく、画素駆動回
路部１２１に供給する信号を停止できる。動画から静止画に切り替える際の誤動作はノイ
ズを生じ、ノイズは静止画として保持されるため、誤動作が少ない表示制御回路を搭載し
た液晶表示装置は画像の劣化が少ない静止画を表示できる。
【０１１０】
次に静止画から動画に切り替える期間、もしくは静止画を書き替える期間１４０４の表示
制御回路の動作を図５（Ｂ）に示す。液晶表示パネル１２０がスイッチング素子１２７を
備える場合は、表示制御回路は、端子１２６Ａの電位をスイッチング素子１２７が導通状
態となる電位にする（図５（Ｂ）のＳ１、第１のステップ）。
【０１１１】
次いで、スイッチング素子１２７の有無にかかわらず、電源電位を低電源電位Ｖｓｓから
高電源電位Ｖｄｄにする（図５（Ｂ）のＳ２、第２のステップ）。次いで、クロック信号
ＧＣＫとして後に与える通常のクロック信号ＧＣＫより長いパルス信号で先にハイの電位
を与えた後、複数のクロック信号ＧＣＫを供給する（図５（Ｂ）のＳ３、第３のステップ
）。次いでスタートパルス信号ＧＳＰを供給する（図５（Ｂ）のＳ４、第４のステップ）
。
【０１１２】
以上の手順をもって、画素駆動回路部１２１の誤動作を引き起こすことなく画素駆動回路
部１２１に駆動信号の供給を再開できる。各配線の電位を適宜順番に動画表示時に戻すこ
とで、誤動作なく画素駆動回路部１２１の駆動を行うことができる。
【０１１３】
また、図６に、動画を表示する期間６０１、または静止画を表示する期間６０２における
、フレーム期間毎の画像信号の書き込み頻度を模式的に示す。図６中、「Ｗ」は画像信号
の書き込み期間であることをあらわし、「Ｈ」は画像信号を保持する期間であることを示
している。また、図６中、期間６０３は１フレーム期間を表したものであるが、別の期間
であってもよい。
【０１１４】
このように、本実施の形態の液晶表示装置の構成において、期間６０２で表示される静止
画の画像信号は期間６０４に書き込まれ、期間６０４で書き込まれた画像信号は、期間６
０２の他の期間で保持される。
【０１１５】
次に、電源回路１１６の駆動方法について図７及び図８を用いて説明する。本実施の形態
で例示する液晶表示装置１００は、表示する画像の特性に応じて、液晶表示パネル１２０
の書き換え頻度（または周波数）を変えるだけでなく、負荷が大きくなる書き込み動作時
に、ＤＣ−ＤＣコンバータを用いて固定電位の供給と共にキャパシタを充電し、負荷が小
さくなる画像保持期間にはＤＣ−ＤＣコンバータを用いずにキャパシタから優先的に固定
電位を供給する。
【０１１６】
頻繁に画像を書き込む動画表示期間においては、電源部１５０からＤＣ−ＤＣコンバータ
並びに電源電位生成回路１１７を介して液晶表示パネル１２０に固定電位を供給すると共
に、第１のバックアップ回路１１９ａ、及び第２のバックアップ回路１１９ｂが備えるそ
れぞれのキャパシタに充電すればよい。なお、ＤＣ−ＤＣコンバータは、液晶表示パネル
１２０に画像を書き込む負荷と、キャパシタに充電する負荷が接続される状態で、高い変
換効率を示すものを選択して用いればよい。
【０１１７】
また、第１のバックアップ回路１１９ａ、及び第２のバックアップ回路１１９ｂが備える
キャパシタの充電量が低過ぎる場合、当該キャパシタをＤＣ−ＤＣコンバータと接続した
結果、ＤＣ−ＤＣコンバータの出力電位が低下してしまい、電源電位生成回路１１７が適
正な固定電位を液晶表示パネルに出力できなくなる不具合を生じる。本発明の一態様のバ
ックアップ回路はリミッタ回路を備え、リミッタ回路がキャパシタに流れ込む電流を制限
することでキャパシタへの急激な充電による不具合を防ぐことができる。
【０１１８】
静止画表示期間（画像保持期間ともいう）に代表される画像を書き込む頻度が低い期間に
おける電源回路の駆動方法について図７に示すフローチャートを用いて説明する。
【０１１９】
画像保持期間中は静止画像が液晶表示パネル１２０に表示され、演算回路１１４は時間を
計測（カウンタ動作ともいう）しながら、定期的（例えば数秒毎）に表示装置の状態を監
視している。具体的には第１のバックアップ回路１１９ａ、及び第２のバックアップ回路
１１９ｂが備えるキャパシタの電位、並びに画素トランジスタのゲート電位を監視する。
なお、監視動作の詳細については後述にて説明する。
【０１２０】
またカウンタ動作中に入力装置１６０から画像の書き込み命令を受けた場合、演算回路１
１４は記憶装置１４０から電子データを読み込み、カウンタ動作を中断する。
【０１２１】
次いで演算回路１１４は開閉回路１１２を用いて第１のＤＣ−ＤＣコンバータ１１８ａ、
及び第２のＤＣ−ＤＣコンバータ１１８ｂに電源部１５０を接続し、電源電位生成回路１
１７を介して液晶表示パネル１２０に電力を供給する。
【０１２２】
演算回路１１４は電子データを画像信号に変換し、第１のＤＣ−ＤＣコンバータ１１８ａ
、及び第２のＤＣ−ＤＣコンバータ１１８ｂから供給される電力を用いて液晶表示パネル
１２０に画像データを書き込む。書き込み後、演算回路１１４は表示装置の状態を監視す
る。
【０１２３】
次いでカウンタ動作に移行する。カウントする時間の設定は、表示画像データを自動的に
書き込む間隔に相当し、例えば数秒から数十分の値を設定すればよい。特に、１０秒以上
６００秒以下の値が好ましく、１０秒以上とすることで消費電力の低減効果が顕著となり
、６００秒以下とすることで保持画像の品位の低下を防ぐことができる。
【０１２４】
なお、演算回路１１４は電源部１５０と常時接続された第３のＤＣ−ＤＣコンバータ１１
８ｃから電力の供給を受けているため、使用者等からの割り込み命令に遅滞なく応答でき
る。また、演算回路１１４は時間のカウント動作中にスリープモードに移行すれば、消費
電力をさらに低減できる。
【０１２５】
演算回路１１４の監視動作について図８に示すフローチャートを用いて説明する。演算回
路１１４は時間のカウント動作中に、表示装置の状態を定期的に監視し、電源部１５０を
第１のＤＣ−ＤＣコンバータ１１８ａ、及び第２のＤＣ−ＤＣコンバータ１１８ｂに接続
する動作を、開閉回路１１２を用いて制御する。
【０１２６】
演算回路１１４は定期的（例えば数秒毎）に画素トランジスタのゲート電位を参照し、画
素トランジスタのゲート電位の絶対値が設定電位より小さくなると開閉回路１１２を用い
て第１のＤＣ−ＤＣコンバータ１１８ａ、及び第２のＤＣ−ＤＣコンバータ１１８ｂを電
源部１５０に接続する。画素トランジスタのゲート電位は画素トランジスタのゲート電極
と電気的に接続する配線の電位を参照して知ることができ、設定電位としては例えば絶対
値として５Ｖ以上とすればよい。当該設定電位の絶対値の大きさは画像を保持している状
態の画素トランジスタのオフ電流が充分低くなる程度であって、且つノイズ等によりトラ
ンジスタが誤ってオン状態になることを防げる程度とすればよい。具体的には、酸化物半
導体層をチャネル形成領域に用い、閾値Ｖｔｈが０Ｖ程度のノーマリオフ型のｎ型のトラ
ンジスタを画素トランジスタに用いる場合は、ゲート電位を−５Ｖ以下に維持すればよい
。
【０１２７】
第１のＤＣ−ＤＣコンバータ１１８ａ、及び第２のＤＣ−ＤＣコンバータ１１８ｂに電力
を供給していない状態では、第１のバックアップ回路１１９ａ、又は第２のバックアップ
回路１１９ｂが備えるキャパシタの出力電位が、画素トランジスタのゲート電位の絶対値
に影響する。第１のバックアップ回路１１９ａ、又は第２のバックアップ回路１１９ｂが
備えるキャパシタは、液晶表示装置１００を構成する回路で生じるリーク電流により放電
し、その出力電位は低下する。
【０１２８】
従って、第１のバックアップ回路１１９ａ、又は第２のバックアップ回路１１９ｂが備え
るキャパシタの充電量が不足して、画素トランジスタのゲート電位の絶対値が設定電位を
下回る場合は、演算回路１１４が開閉回路１１２を用いて電源部１５０を第１のＤＣ−Ｄ
Ｃコンバータ１１８ａ、及び第２のＤＣ−ＤＣコンバータ１１８ｂに接続し、電源電位生
成回路１１７を介して画素トランジスタのゲート電位の絶対値を設定電位以上に保つよう
にする。
【０１２９】
また、演算回路１１４は定期的に第１のバックアップ回路１１９ａ、及び第２のバックア
ップ回路１１９ｂが備えるキャパシタの電位を参照し、設定電位より大きくなると開閉回
路１１２を用いて第１のＤＣ−ＤＣコンバータ１１８ａ、及び第２のＤＣ−ＤＣコンバー
タ１１８ｂを電源部１５０から切断する。設定電位としては例えばキャパシタを接続する
第１のＤＣ−ＤＣコンバータ１１８ａ、又は第２のＤＣ−ＤＣコンバータ１１８ｂの出力
電位の９８％程度とすればよい。
【０１３０】
キャパシタを接続する第１のＤＣ−ＤＣコンバータ１１８ａ、又は第２のＤＣ−ＤＣコン
バータ１１８ｂの出力電位の９８％程度を設定電位とすることで、コンバータの負荷を実
使用上問題のない範囲に設定しつつ消費電力を低減することができる。
【０１３１】
本実施の形態で例示した液晶表示装置によれば、液晶表示パネルが同一の画像を保持する
期間に、ＤＣ−ＤＣコンバータを停止することができる。ＤＣ−ＤＣコンバータの停止期
間中にバックアップ回路のキャパシタが液晶表示パネルに固定電位を供給するため、ＤＣ
−ＤＣコンバータの変換効率が悪い負荷領域、具体的には極めて負荷が小さい領域である
液晶表示パネルの画像保持期間にＤＣ−ＤＣコンバータが電力を消費しなくなるため、画
像保持期間に消費する電力が抑制された液晶表示装置を提供できる。
【０１３２】
また、本実施の形態で例示した液晶表示装置は充電リミッタ付バックアップ回路を備えて
いる。充電リミッタ付バックアップ回路のキャパシタがリミッタ回路を介してＤＣ−ＤＣ
コンバータと接続されているため、電荷で満たされていないキャパシタがＤＣ−ＤＣコン
バータに接続されてもキャパシタへの急激な充電による不具合を解消できる。
【０１３３】
特に、本実施の形態の液晶表示装置は、オフ電流が低減されたトランジスタを各画素、並
びに共通電極のスイッチング素子に適用することにより、保持容量で電位を保持できる期
間（時間）を長く取ることができる。その結果、画像信号の書き込み頻度を画期的に低減
することが可能になり、静止画を表示する際の低消費電力化、及び目の疲労の低減に、顕
著な効果を有する。
【０１３４】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
【０１３５】
（実施の形態３）
本実施の形態は、実施の形態１又は実施の形態２で説明した液晶表示装置に用いる酸化物
半導体層を含むトランジスタ、及び作製方法の一例を、図９を用いて詳細に説明する。上
記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同
様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する
。
【０１３６】
図９（Ａ）乃至（Ｅ）にトランジスタの断面構造の一例を示す。図９（Ａ）乃至（Ｅ）に
示すトランジスタ５１０は、実施の形態１又は実施の形態２で説明した液晶表示装置に用
いることができるボトムゲート構造の逆スタガ型トランジスタである。本実施の形態で例
示する酸化物半導体層をチャネル形成領域に含むトランジスタはオフ状態においてソース
電極とドレイン電流を流れる電流が極めて小さいため、液晶表示パネルの画素トランジス
タに適用することで、画像保持期間中に画素に書き込んだ画像情報が劣化する現象を抑制
できる。
【０１３７】
以下、図９（Ａ）乃至（Ｅ）を用い、基板５０５上にトランジスタ５１０を作製する工程
を説明する。
【０１３８】
まず、絶縁表面を有する基板５０５上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層５１１を形成する。なお、レジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
【０１３９】
本実施の形態では絶縁表面を有する基板５０５としてガラス基板を用いる。
【０１４０】
下地膜となる絶縁膜を基板５０５とゲート電極層５１１との間に設けてもよい。下地膜は
、基板５０５からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリ
コン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。
【０１４１】
また、ゲート電極層５１１の材料は、モリブデン、チタン、タンタル、タングステン、ア
ルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材
料を用いて、単層で又は積層して形成することができる。
【０１４２】
次いで、ゲート電極層５１１上にゲート絶縁層５０７を形成する。ゲート絶縁層５０７は
、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層
、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層
、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又
は積層して形成することができる。
【０１４３】
本実施の形態の酸化物半導体は、不純物を除去され、Ｉ型化又は実質的にＩ型化された酸
化物半導体を用いる。このような高純度化された酸化物半導体は界面準位、界面電荷に対
して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。その
ため高純度化された酸化物半導体に接するゲート絶縁層は、高品質化が要求される。
【０１４４】
例えば、μ波（例えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で
絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体
と高品質ゲート絶縁層とが密接することにより、界面準位密度を低減して界面特性を良好
なものとすることができるからである。
【０１４５】
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング
法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理
によってゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であっても
良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化
物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【０１４６】
また、ゲート絶縁層５０７、酸化物半導体膜５３０に水素、水酸基及び水分がなるべく含
まれないようにするために、酸化物半導体膜５３０の成膜の前処理として、スパッタリン
グ装置の予備加熱室でゲート電極層５１１が形成された基板５０５、又はゲート絶縁層５
０７までが形成された基板５０５を予備加熱し、基板５０５に吸着した水素、水分などの
不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオ
ポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加
熱は、絶縁層５１６の成膜前に、ソース電極層５１５ａ及びドレイン電極層５１５ｂまで
形成した基板５０５にも同様に行ってもよい。
【０１４７】
次いで、ゲート絶縁層５０７上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以
上３０ｎｍ以下の酸化物半導体膜５３０を形成する（図９（Ａ）参照。）。
【０１４８】
なお、酸化物半導体膜５３０をスパッタリング法により成膜する前に、アルゴンガスを導
入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層５０７の表面に付着してい
る粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは
、アルゴン雰囲気下で基板にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成
して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素な
どを用いてもよい。
【０１４９】
酸化物半導体膜５３０に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓ
ｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半
導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓ
ｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物
半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−
Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉ
ｎ−Ｇａ−Ｏ系酸化物半導体や、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚ
ｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＳｉＯ２を
含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム
（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり、その
化学量論比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。本実施
の形態では、酸化物半導体膜５３０としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用
いてスパッタリング法により成膜する。この段階での断面図が図９（Ａ）に相当する。
【０１５０】
酸化物半導体膜５３０をスパッタリング法で作製するためのターゲットとしては、例えば
、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物
ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、このターゲットの材料及
び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数
比］の酸化物ターゲットを用いてもよい。
【０１５１】
また、酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９
．９％である。充填率の高い酸化物ターゲットを用いることにより、成膜した酸化物半導
体膜は緻密な膜とすることができる。
【０１５２】
酸化物半導体膜５３０を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素
化物などの不純物が除去された高純度ガスを用いることが好ましい。
【０１５３】
減圧状態に保持された成膜室内に基板を保持し、基板温度を１００℃以上６００℃以下好
ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、成
膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリ
ングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が
除去されたスパッタガスを導入し、上記ターゲットを用いて基板５０５上に酸化物半導体
膜５３０を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例
えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好
ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであっ
てもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）
など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるた
め、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０１５４】
スパッタリング法を行う雰囲気は、希ガス（代表的にはアルゴン）、酸素、または希ガス
と酸素の混合雰囲気とすればよい。
【０１５５】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、ご
みともいう）が軽減でき、膜厚分布も均一となるために好ましい。
【０１５６】
次いで、酸化物半導体膜５３０を第２のフォトリソグラフィ工程により島状の酸化物半導
体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインク
ジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマ
スクを使用しないため、製造コストを低減できる。
【０１５７】
また、ゲート絶縁層５０７にコンタクトホールを形成する場合、その工程は酸化物半導体
膜５３０の加工時に同時に行うことができる。
【０１５８】
なお、ここでの酸化物半導体膜５３０のエッチングは、ドライエッチングでもウェットエ
ッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜５３０のウェットエッ
チングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いること
ができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１５９】
次いで、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物半
導体層の脱水化または脱水素化を行うことができる。第１の加熱処理の温度は、４００℃
以上７５０℃以下、または４００℃以上基板の歪み点未満とする。ここでは、加熱処理装
置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃に
おいて１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水
素の再混入を防ぎ、酸化物半導体層５３１を得る（図９（Ｂ）参照。）。
【０１６０】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ  Ｒ
ａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔ
ｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
【０１６１】
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基
板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中
から出すＧＲＴＡを行ってもよい。
【０１６２】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましく
は０．１ｐｐｍ以下）とすることが好ましい。
【０１６３】
また、第１の加熱処理で酸化物半導体層を加熱した後、同じ炉に高純度の酸素ガス、高純
度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）を導
入してもよい。酸素ガスまたはＮ２Ｏガスに、水、水素などが含まれないことが好ましい
。または、加熱処理装置に導入する酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ以上好まし
くは７Ｎ以上（即ち、酸素ガスまたはＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好まし
くは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又はＮ２Ｏガスの作用により、
脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化
物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高
純度化及びＩ型（真性）化する。
【０１６４】
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜５３０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から
基板を取り出し、フォトリソグラフィ工程を行う。
【０１６５】
なお、第１の加熱処理は、上記以外にも、酸化物半導体層成膜後であれば、酸化物半導体
層上にソース電極層及びドレイン電極層を積層させた後、あるいは、ソース電極層及びド
レイン電極層上に絶縁層を形成した後、のいずれで行っても良い。
【０１６６】
また、ゲート絶縁層５０７にコンタクトホールを形成する場合、その工程は酸化物半導体
膜５３０に第１の加熱処理を行う前に行っても良いし、行った後に行ってもよい。
【０１６７】
また、酸化物半導体層を２回に分けて成膜し、２回に分けて加熱処理を行うことで、下地
部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域、即ち、膜
表面に垂直にｃ軸配向した結晶領域を有する酸化物半導体層を形成してもよい。例えば、
３ｎｍ以上１５ｎｍ以下の第１の酸化物半導体膜を成膜し、窒素、酸素、希ガス、または
乾燥空気の雰囲気下で４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下
の第１の加熱処理を行い、表面を含む領域に結晶領域（板状結晶を含む）を有する第１の
酸化物半導体膜を形成する。そして、第１の酸化物半導体膜よりも厚い第２の酸化物半導
体膜を形成し、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下の第２
の加熱処理を行い、第１の酸化物半導体膜を結晶成長の種として、上方に結晶成長させ、
第２の酸化物半導体膜の全体を結晶化させ、結果として膜厚の厚い結晶領域を有する酸化
物半導体層を形成してもよい。
【０１６８】
次いで、ゲート絶縁層５０７、及び酸化物半導体層５３１上に、ソース電極層及びドレイ
ン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。ソース電極
層、及びドレイン電極層に用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔ
ｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化
物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる
。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなど
の高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タ
ングステン膜）を積層させた構成としても良い。特に酸化物半導体層と接する側にチタン
を含む導電膜を設けることが好ましい。
【０１６９】
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極層５１５ａ、ドレイン電極層５１５ｂを形成した後、レジスト
マスクを除去する（図９（Ｃ）参照。）。
【０１７０】
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレ
ーザ光やＡｒＦレーザ光を用いるとよい。酸化物半導体層５３１上で隣り合うソース電極
層の下端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタの
チャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、
数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌ
ｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行うと
よい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成される
トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、
回路の動作速度を高速化できる。
【０１７１】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０１７２】
なお、導電膜のエッチングの際に、酸化物半導体層５３１がエッチングされ、分断するこ
とのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみを
エッチングし、酸化物半導体層５３１を全くエッチングしないという条件を得ることは難
しく、導電膜のエッチングの際に酸化物半導体層５３１は一部のみがエッチングされ、溝
部（凹部）を有する酸化物半導体層となることもある。
【０１７３】
本実施の形態では、導電膜としてＴｉ膜を用い、酸化物半導体層５３１にはＩｎ−Ｇａ−
Ｚｎ−Ｏ系酸化物半導体を用いたので、エッチャントとしてアンモニア過水（アンモニア
、水、過酸化水素水の混合液）を用いる。
【０１７４】
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体層の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った
場合、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる絶縁層５
１６を形成する。
【０１７５】
絶縁層５１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、絶縁層５１６に水
、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層５１６
に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体
層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）し
てしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層５１６はできるだけ
水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
【０１７６】
本実施の形態では、絶縁層５１６として膜厚２００ｎｍの酸化シリコン膜をスパッタリン
グ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実
施の形態では１００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス（代表
的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において
行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンター
ゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気
下でスパッタ法により酸化シリコン膜を形成することができる。酸化物半導体層に接して
形成する絶縁層５１６は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これら
が外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、
酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる
。
【０１７７】
酸化物半導体膜５３０の成膜時と同様に、絶縁層５１６の成膜室内の残留水分を除去する
ためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライ
オポンプを用いて排気した成膜室で成膜した絶縁層５１６に含まれる不純物の濃度を低減
できる。また、絶縁層５１６の成膜室内の残留水分を除去するための排気手段としては、
ターボポンプにコールドトラップを加えたものであってもよい。
【０１７８】
絶縁層５１６を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物など
の不純物が除去された高純度ガスを用いることが好ましい。
【０１７９】
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導
体層の一部（チャネル形成領域）が絶縁層５１６と接した状態で加熱される。
【０１８０】
以上の工程を経ることによって、酸化物半導体膜に対して第１の加熱処理を行って水素、
水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層より意
図的に排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成
する主成分材料の一つである酸素を供給することができる。よって、酸化物半導体層は高
純度化及びＩ型（真性）化する。
【０１８１】
以上の工程でトランジスタ５１０が形成される（図９（Ｄ）参照。）。
【０１８２】
また、絶縁層５１６に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後
の加熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基又は水素化物などの
不純物を酸化物絶縁層に拡散させ、酸化物半導体層中に含まれる該不純物をより低減させ
る効果を奏する。
【０１８３】
絶縁層５１６上にさらに保護絶縁層５０６を形成してもよい。保護絶縁層５０６は、例え
ば、ＲＦスパッタ法を用いて窒化シリコン膜を形成する。ＲＦスパッタ法は、量産性がよ
いため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分などの不純物を含ま
ず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、
窒化アルミニウム膜などを用いる。本実施の形態では、窒化シリコン膜を用いて保護絶縁
層５０６を形成する（図９（Ｅ）参照。）。
【０１８４】
本実施の形態では、保護絶縁層５０６として、絶縁層５１６まで形成された基板５０５を
１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッ
タガスを導入しシリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場
合においても、絶縁層５１６と同様に、成膜室内の残留水分を除去しつつ保護絶縁層５０
６を成膜することが好ましい。
【０１８５】
保護絶縁層の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以
下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよ
いし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温ま
での降温を複数回くりかえして行ってもよい。
【０１８６】
本実施の形態で例示したトランジスタは、オフ状態においてソース電極とドレイン電極を
流れる電流が極めて小さいため、液晶表示パネルの画素トランジスタに適用することで、
画像保持期間中に画素に書き込んだ画像情報が劣化する現象を抑制できる。従って画像保
持期間を長くでき、画像の書き込み頻度を低減できるため、本実施の形態で例示したトラ
ンジスタを適用した液晶表示パネルを用いることで消費電力の低減が可能である。また、
画像保持期間中にバックアップ回路のキャパシタから固定電位を供給する構成とすること
で、ＤＣ−ＤＣコンバータを停止できるだけでなく、本実施の形態で例示したトランジス
タを介してキャパシタに充電された電荷がリークすることがないため、消費電力がさらに
低減できる。
【０１８７】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
【実施例】
【０１８８】
本実施例では、ＤＣ−ＤＣコンバータまたはバックアップ回路から供給される電力で駆動
する液晶表示パネルを備える液晶表示装置を作製し、異なる頻度で静止画像を書き込んだ
結果について説明する。
【０１８９】
本実施例で例示する液晶表示装置の構成を、図１０に示すブロック図を用いて説明する。
液晶表示装置は太陽電池、リチウムイオンキャパシタ、駆動回路、変換基板、並びに液晶
表示パネルを備える。
【０１９０】
駆動回路は＋３．３Ｖをマイクロプロセッサに出力するＤＣ−ＤＣコンバータ、バックア
ップ回路を介して＋１４Ｖを電源生成回路に出力するＤＣ−ＤＣコンバータ、及びバック
アップ回路を介して−１４Ｖを電源生成回路に出力するＤＣ−ＤＣコンバータを有する。
電源生成回路は信号生成回路に電源を供給し、変換基板を介して液晶表示パネルに電源を
供給する。
【０１９１】
マイクロプロセッサはフラッシュメモリから画像データを読み込み、液晶用ドライバＩＣ
にデータを転送する。液晶用ドライバＩＣは変換基板を介して画像データを液晶表示パネ
ルに供給する。また、太陽電池は電力を供給してリチウムイオンキャパシタを充電し、リ
チウムイオンキャパシタは駆動回路に電力を供給する。駆動回路は変換基板を介して液晶
表示パネルを駆動する。
【０１９２】
本実施例で例示する液晶表示装置が備えるバックアップ回路の構成を図１１に示す。ＤＣ
−ＤＣコンバータが出力する電力が整流素子を介して電源生成回路に至る第１の回路と、
ＤＣ−ＤＣコンバータがリミッタ回路と２つの整流素子を介して電源生成回路に至る第２
の回路を備える。また、第２の回路の二つの整流素子の間にはキャパシタが接続され、そ
の電位をマイクロプロセッサが監視する構成となっている。
【０１９３】
リチウムイオンキャパシタを用いて、上述の構成を備えた液晶表示装置を駆動できる時間
を調べた。なお、４．１ｍＡｈの電力を蓄えることができるリチウムイオンキャパシタを
用いて、その出力電圧の初期値が４Ｖから３．５Ｖに低下するまでの時間を、当該液晶表
示装置を駆動できる時間として測定した。また、２秒毎に容量の電位を監視した。
【０１９４】
画像の書き込み間隔に対し、当該リチウムイオンキャパシタが当該液晶表示装置を駆動で
きる時間をプロットした結果を図１２に実線で示す。画像の書き込み間隔を１０秒から６
００秒まで長くすると、本実施例の液晶表示装置を駆動できる時間は約６．７倍長くなっ
た。本実施例の液晶表示装置を駆動できる時間は画像の書き込み間隔に強く依存し、静止
画像を保持する期間にＤＣ−ＤＣコンバータが停止し、消費電力を低減する効果が現れた
。
【０１９５】
（比較例）
実施例で説明した液晶表示装置からバックアップ回路を取り外した液晶表示装置を、実施
例で説明したリチウムイオンキャパシタを用いて駆動できる時間を調べた。なお、電源生
成回路に直接電位を出力するように二つのコンバータを接続し、コンバータの出力電位を
＋１３Ｖと、−１３Ｖにした。
【０１９６】
画像の書き込み間隔に対し、当該リチウムイオンキャパシタが当該液晶表示装置を駆動で
きる時間をプロットした結果を図１２に破線で示す。画像の書き込み間隔を１０秒から６
００秒まで長くすると、本比較例の液晶表示装置を駆動できる時間は約１．７倍長くなっ
た。
【０１９７】
本比較例の液晶表示装置に比べると、実施例のバックアップ回路を搭載した液晶表示装置
は３．４６倍長い時間駆動できた。
【符号の説明】
【０１９８】
１００    液晶表示装置
１１０    駆動回路部
１１２    開閉回路
１１３    表示制御回路
１１４    演算回路
１１５ａ    信号生成回路
１１５ｂ    液晶駆動回路
１１６    電源回路
１１７    電源電位生成回路
１１８ａ    ＤＣ−ＤＣコンバータ
１１８ｂ    ＤＣ−ＤＣコンバータ
１１８ｃ    ＤＣ−ＤＣコンバータ
１１９ａ    バックアップ回路
１１９ｂ    バックアップ回路
１２０    液晶表示パネル
１２１    画素駆動回路部
１２１Ａ    ゲート線側駆動回路
１２１Ｂ    ソース線側駆動回路
１２２    画素部
１２３    画素
１２４    ゲート線
１２５    ソース線
１２６    端子部
１２６Ａ    端子
１２６Ｂ    端子
１２７    スイッチング素子
１２８    共通電極
１３０    バックライト部
１３１    バックライト制御回路
１３２    バックライト
１４０    記憶装置
１５０    電源部
１５１    二次電池
１５５    太陽電池
１６０    入力装置
１９０ａ    第１の開閉器
１９０ｂ    第１の開閉器
１９１ａ    第１のリミッタ回路
１９２ａ    キャパシタ
１９２ｂ    キャパシタ
１９３ａ    第２の開閉器
１９３ｂ    第２の開閉器
１９４ａ    第３の開閉器
１９４ｂ    第３の開閉器
１９５ａ    端子
１９５ｂ    端子
２１０    容量素子
２１４    トランジスタ
２１５    液晶素子
５０５    基板
５０６    保護絶縁層
５０７    ゲート絶縁層
５１０    トランジスタ
５１１    ゲート電極層
５１５ａ    ソース電極層
５１５ｂ    ドレイン電極層
５１６    絶縁層
５３０    酸化物半導体膜
５３１    酸化物半導体層
６０１    期間
６０２    期間
６０３    期間
６０４    期間
１４０１    期間
１４０２    期間
１４０３    期間
１４０４    期間
【図１】
2018022187.tif 000003
【図２】
2018022187.tif 000004
【図３】
2018022187.tif 000005
【図４】
2018022187.tif 000006
【図５】
2018022187.tif 000007
【図６】
2018022187.tif 000008
【図７】
2018022187.tif 000009
【図８】
2018022187.tif 000010
【図９】
2018022187.tif 000011
【図１０】
2018022187.tif 000012
【図１１】
2018022187.tif 000013
【図１２】
2018022187.tif 000014