(57)【要約】【課題】増幅信号の高調波成分を十分に減衰できる整合回路を提案する。【解決手段】整合回路１０は、入力信号ＲＦｉｎを増幅して増幅信号ＲＦｏｕｔ１を出力する増幅器６０の出力インピーダンス整合を行う。整合回路１０は、ローパスフィルタ４０と、ハイパスフィルタ５０とを備える。ローパスフィルタ４０のグランドとハイパスフィルタ５０のグランドとは、分離している。これにより、ローパスフィルタ４０とハイパスフィルタ５０との間の干渉を抑制し、増幅信号ＲＦｏｕｔ１の高調波成分を十分に減衰させることができる。【選択図】図１
2018064261.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅して増幅信号を出力する増幅器の出力インピーダンス整合を行う整合回路であって、
ローパスフィルタと、
ハイパスフィルタと、を備え、
前記ローパスフィルタのグランドと前記ハイパスフィルタのグランドとは、分離している、整合回路。
【請求項２】
請求項１に記載の整合回路であって、
並列共振回路を更に備え、
前記ローパスフィルタは、前記増幅信号の第３高調波成分を減衰し、
前記並列共振回路は、前記増幅信号の第２高調波成分を減衰する、整合回路。
【請求項３】
請求項２に記載の整合回路であって、
前記ローパスフィルタは、前記増幅信号の第３高調波成分を減衰するＬＣ直列共振回路を備える、整合回路。
【請求項４】
請求項１に記載の整合回路であって、
並列共振回路を更に備え、
前記ローパスフィルタは、前記増幅信号の第２高調波成分を減衰し、
前記並列共振回路は、前記増幅信号の第３高調波成分を減衰する、整合回路。
【請求項５】
請求項４に記載の整合回路であって、
前記ローパスフィルタは、前記増幅信号の第２高調波成分を減衰するＬＣ直列共振回路を備える、整合回路。
【請求項６】
請求項１，２，４のうち何れか１項に記載の整合回路であって、
前記ローパスフィルタは、前記ローパスフィルタの信号線路に直列に接続されるインダクタ素子と、前記ローパスフィルタのグランドと前記信号線路との間にシャント接続される複数のキャパシタ素子であって、等価的に単一のキャパシタ素子と見做される、複数のキャパシタ素子とを備える、整合回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は整合回路に関わる。
【背景技術】
【０００２】
携帯電話などの移動通信端末においては、基地局へ送信するＲＦ（Radio Frequency）信号を増幅する電力増幅モジュールが用いられている。この種の電力増幅モジュールとして、特許５８５８２８０号公報には、増幅器から出力されるＲＦ信号の第２高調波成分を減衰する終端回路と、増幅器の出力インピーダンス整合を行う整合回路とを備える電力増幅モジュールが提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許５８５８２８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、本発明者の鋭意検討により、整合回路を構成する各回路素子のグランドが共通化されていると、回路素子間の干渉により、ＲＦ信号の高調波成分を十分に減衰できないことが新規に見出された。
【０００５】
そこで、本発明は、増幅信号の高調波成分を十分に減衰できる整合回路を提案することを課題とする。
【課題を解決するための手段】
【０００６】
上述の課題を解決するため、本発明に係る整合回路は、入力信号を増幅して増幅信号を出力する増幅器の出力インピーダンス整合を行う整合回路であって、ローパスフィルタと、ハイパスフィルタとを備え、ローパスフィルタのグランドとハイパスフィルタのグランドとが分離している。
【発明の効果】
【０００７】
本発明によれば、ローパスフィルタのグランドとハイパスフィルタのグランドとが分離しているため、ローパスフィルタとハイパスフィルタとの間の干渉を抑制し、増幅信号の高調波成分を十分に減衰させることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態１に関わる整合回路の回路構成を示す説明図である。
【図２】本発明の実施形態１に関わる整合回路の配線レイアウトを示す模式図である。
【図３】比較例に関わる整合回路の回路構成を示す説明図である。
【図４】本発明の実施形態１に関わる整合回路及び比較例に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。
【図５】本発明の実施形態１に関わる整合回路及び比較例に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。
【図６】本発明の実施形態１に関わる整合回路及び比較例に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。
【図７】本発明の実施形態１に関わる整合回路の回路構成を示す説明図である。
【図８】本発明の実施形態２に関わる整合回路の回路構成を示す説明図である。
【図９】本発明の実施形態１に関わる整合回路及び実施形態２に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。
【図１０】本発明の実施形態１に関わる整合回路及び実施形態２に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。
【図１１】本発明の実施形態１に関わる整合回路及び実施形態２に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。
【図１２】本発明の実施形態１に関わる整合回路及び実施形態２に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。
【図１３】本発明の実施形態１に関わる整合回路及び実施形態２に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。
【図１４】本発明の実施形態１に関わる整合回路及び実施形態２に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。
【図１５】本発明の実施形態２に関わる整合回路の回路構成を示す説明図である。
【図１６】本発明の実施形態３に関わる整合回路の回路構成を示す説明図である。
【図１７】本発明の実施形態３に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。
【図１８】本発明の実施形態３に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。
【図１９】本発明の実施形態３に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。
【図２０】本発明の実施形態３に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。
【図２１】本発明の実施形態３に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。
【図２２】本発明の実施形態３に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。
【図２３】本発明の実施形態３に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。
【図２４】本発明の実施形態３に関わる整合回路の信号損失のシミュレーション結果を示すグラフである。
【図２５】本発明の実施形態３に関わる整合回路のキャパシタ素子を構成するキャパシタ素子の個数と信号損失との関係を示すグラフである。
【発明を実施するための形態】
【０００９】
以下、各図を参照しながら本発明の実施形態について説明する。ここで、同一符号は同一の回路素子を示すものとし、重複する説明は省略する。
図１は、本発明の実施形態１に関わる整合回路１０の回路構成を示す説明図である。整合回路１０は、増幅器７０とその後段の回路（例えば、スイッチ素子）との間に設けられ、増幅器７０の出力インピーダンスと、後段の回路の入力インピーダンスとを整合させる。増幅器７０は、例えば、入力ノード７１に入力される入力信号ＲＦｉｎを増幅し、増幅信号ＲＦｏｕｔ１を出力ノード７２から出力する。増幅器７０は、入力ノード７１を通じてベース端子に入力される入力信号ＲＦｉｎを増幅し、これを増幅信号ＲＦｏｕｔ１としてコレクタ端子から出力するエミッタ接地トランジスタＴｒを備えている。入力信号ＲＦｉｎは、例えば、所定の通信周波数帯域のＲＦ信号である。増幅器７０は、例えば、信号線路７３とグランドとの間に接続される終端回路７４を備えている。信号線路７３は、トランジスタＴｒのコレクタ端子から出力される増幅信号ＲＦｏｕｔ１を出力ノード７２に伝達する。終端回路７４は、増幅信号ＲＦｏｕｔ１の第２高調波成分を減衰する。終端回路７４は、例えば、キャパシタ素子Ｃ４及びインダクタ素子Ｌ４を備える直列共振回路である。キャパシタ素子Ｃ４の容量値及びインダクタ素子Ｌ４のインダクタンス値は、増幅信号ＲＦｏｕｔ１の第２高調波の周波数が直列共振周波数に一致するように選定されている。これにより、増幅信号ＲＦｏｕｔ１の第２高調波成分の大部分は、信号線路７３から終端回路７４を通じてグランドに流れるため、出力ノード７２から出力される増幅信号ＲＦｏｕｔ１の第２高調波成分の大部分を減衰できる。なお、トランジスタＴｒは、例えば、ヘテロ接合バイポーラトランジスタである。但し、トランジスタＴｒは、バイポーラトランジスタに限られるものではなく、例えば、電界効果トランジスタでもよい。
【００１０】
整合回路１０は、ローパスフィルタ４０、ハイパスフィルタ５０、入力ノード１１、出力ノード１２、及び信号線路１３を備えている。整合回路１０は、増幅器７０の出力インピーダンス整合を行うとともに、入力ノード１１に入力される増幅信号ＲＦｏｕｔ１の高調波成分を減衰し、これを増幅信号ＲＦｏｕｔ２として出力ノード１２から出力する。信号線路１３は、入力ノード１１と出力ノード１２との間を接続する。ローパスフィルタ４０は、信号線路１３に直列に接続するインダクタ素子Ｌ１と、信号線路１３とグランドとの間にシャント接続するキャパシタ素子Ｃ１とを備える。ハイパスフィルタ５０は、信号線路１３に直列に接続するキャパシタ素子Ｃ２と、信号線路１３とグランドとの間にシャント接続するインダクタ素子Ｌ２とを備える。ローパスフィルタ４０においては、低周波数側のインピーダンスの変化よりも、高周波数側のインピーダンスの変化が大きい。一方、ハイパスフィルタ５０においては、高周波数側のインピーダンスの変化よりも、低周波数側のインピーダンスの変化が大きい。従って、ローパスフィルタ４０とハイパスフィルタ５０とを組み合わせることにより、互いにインピーダンスの変化を相殺させることができる。これにより、増幅信号ＲＦｏｕｔ１のキャリア帯域（搬送波の基本周波数帯域）において、整合回路１０のインピーダンスを広帯域化することができる。ローパスフィルタ４０は、増幅信号ＲＦｏｕｔ１の高調波成分（例えば、第２高調波成分、第３高調波成分、或いはそれ以上の高調波成分）を減衰する。
【００１１】
図２は、実施形態１に関わる整合回路１０の配線レイアウトを示す模式図である。同図において、符号３０１，３０２は、整合回路１０の配線パターンを示している。符号４１は、ローパスフィルタ４０のグランドを示し、符号５１は、ハイパスフィルタ５０のグランドを示している。このように、ローパスフィルタ４０のグランド４１とハイパスフィルタ５０のグランド５１とは、分離している。
【００１２】
図３は、比較例に関わる整合回路３０の回路構成を示す説明図である。整合回路３０は、ローパスフィルタ４０、ハイパスフィルタ５０、入力ノード３１、出力ノード３２、及び信号線路３３を備えている。信号線路３３は、入力ノード３１と出力ノード３２との間を接続する。ローパスフィルタ４０は、信号線路３３に直列に接続するインダクタ素子Ｌ１と、信号線路３３とグランドとの間にシャント接続するキャパシタ素子Ｃ１とを備える。ハイパスフィルタ５０は、信号線路３３に直列に接続するキャパシタ素子Ｃ２と、信号線路３３とグランドとの間にシャント接続するインダクタ素子Ｌ２とを備える。整合回路３０は、ローパスフィルタ４０のグランドとハイパスフィルタ５０のグランドとが共通している点において、整合回路１０と相違している。
【００１３】
図４は、それぞれの整合回路１０，３０の信号損失のシミュレーション（以下、「第１のシミュレーション」と称する）の結果を示す。図４の横軸は増幅信号ＲＦｏｕｔ１の周波数［ＧＨｚ］を示し、縦軸は信号損失［ｄＢ］を示す。第１のシミュレーションでは、増幅信号ＲＦｏｕｔ１のキャリア帯域を、１．７１０ＧＨｚ以上２．０２５ＧＨｚ以下とした。また、第１のシミュレーションでは、それぞれの整合回路１０，３０のローパスフィルタ４０が増幅信号ＲＦｏｕｔ１の第３高調波成分を減衰させる場合を想定した。符号４０１は、第１のシミュレーションにおける整合回路１０の信号損失のシミュレーション結果を示す。符号４０２は、第１のシミュレーションにおける整合回路３０の信号損失のシミュレーション結果を示す。図５は、増幅信号ＲＦｏｕｔ１の第２高調波の帯域付近における、図４のシミュレーション結果の拡大図である。図６は、増幅信号ＲＦｏｕｔ１の第３高調波の帯域付近における、図４のシミュレーション結果の拡大図である。図４乃至図６に示す第１のシミュレーションの結果から、ローパスフィルタ４０のグランド４１とハイパスフィルタ５０のグランド５１とを分離することにより、第２高調波成分及び第３高調波成分の信号損失を約０．６ｄＢから６．０ｄＢ程度改善できることがわかる。これは、ローパスフィルタ４０のグランド４１とハイパスフィルタ５０のグランド５１との分離により、ローパスフィルタ４０とハイパスフィルタ５０との間の干渉を抑制できることに起因しているものと考えられる。なお、それぞれの整合回路１０，３０のローパスフィルタ４０が増幅信号ＲＦｏｕｔ１の第２高調波成分或いは第４高調波成分以上の高調波成分を減衰させる場合においても、整合回路１０の信号損失は、整合回路３０の信号損失よりも改善できることが判明している。
【００１４】
なお、図７に示すように、整合回路１０のローパスフィルタ４０は、高周波終端回路８０を備えてもよい。高周波終端回路８０は、信号線路１３とグランドとの間に直列接続するキャパシタ素子Ｃ１及びインダクタ素子Ｌ５を備えるＬＣ直列共振回路である。このＬＣ直列共振回路の直列共振周波数は、増幅信号ＲＦｏｕｔ１の高調波成分（例えば、第２高調波成分、第３高調波成分、或いはそれ以上の高調波成分）の周波数に一致している。これにより、高周波終端回路８０は、増幅信号ＲＦｏｕｔ１の高調波成分を減衰することができる。
【００１５】
実施形態１に係る整合回路１０によれば、ローパスフィルタ４０のグランド４１とハイパスフィルタ５０のグランド５１とが分離しているため、ローパスフィルタ４０とハイパスフィルタ５０との間の干渉を抑制できる。グランド４１，５１を共通化すると、ローパスフィルタ４０を通過しなかった信号がグランド４１，５１を経由してハイパスフィルタ５０に入力してしまう問題が生じる。更に、グランド４１，５１に接続する回路素子が増加する程、グランド４１，５１のインピーダンスが増加してしまい、理想的なグランドが得られないという問題も生じる。そこで、グランド４１，５１を分離することにより、ローパスフィルタ４０を通過しなかった信号がハイパスフィルタ５０に入力してしまうという問題を解消できる。その上、グランド４１，５１の分離により、グランド４１，５１に接続する回路素子の数を少なくし、グランド４１，５１を理想的なグランドに近づけることができる。これにより、増幅信号ＲＦｏｕｔ１の高調波成分を十分に減衰させることができる。
【００１６】
図８は、本発明の実施形態２に関わる整合回路２０の回路構成を示す説明図である。実施形態２に関わる整合回路２０は、並列共振回路６０を備えている点において、実施形態１に関わる整合回路１０とは異なる。整合回路２０は、ローパスフィルタ４０、ハイパスフィルタ５０、入力ノード２１、出力ノード２２、及び信号線路２３を備えている。信号線路２３は、入力ノード２１と出力ノード２２との間を接続する。ローパスフィルタ４０は、信号線路２３に直列に接続するインダクタ素子Ｌ１と、信号線路２３とグランドとの間にシャント接続するキャパシタ素子Ｃ１とを備える。ハイパスフィルタ５０は、信号線路２３に直列に接続するキャパシタ素子Ｃ２と、信号線路２３とグランドとの間にシャント接続するインダクタ素子Ｌ２とを備える。並列共振回路６０は、信号線路２３に直列に接続されるインダクタ素子Ｌ３と、信号線路２３に直列に接続されるキャパシタ素子Ｃ３とを備える。インダクタ素子Ｌ３及びキャパシタ素子Ｃ３は、並列に接続される。並列共振回路６０は、増幅信号ＲＦｏｕｔ１の高調波成分（例えば、第２高調波成分、第３高調波成分、或いはそれ以上の高調波成分）を減衰する。並列共振回路６０は、ローパスフィルタ４０が減衰する高調波成分とは異なる高調波成分を減衰してもよい。実施形態２に関わる整合回路２０は、ローパスフィルタ４０のグランドとハイパスフィルタ５０のグランドとが分離している点において、実施形態１に関わる整合回路１０と共通している。
【００１７】
図９は、それぞれの整合回路１０，２０の信号損失のシミュレーション（以下、「第２のシミュレーション」と称する）の結果を示す。図９の横軸は増幅信号ＲＦｏｕｔ１の周波数［ＧＨｚ］を示し、縦軸は信号損失［ｄＢ］を示す。第２のシミュレーションでは、増幅信号ＲＦｏｕｔ１のキャリア帯域を、１．７１０ＧＨｚ以上２．０２５ＧＨｚ以下とした。また、第２のシミュレーションでは、それぞれの整合回路１０，２０のローパスフィルタ４０が増幅信号ＲＦｏｕｔ１の第３高調波成分を減衰させる場合を想定した。更に、第２のシミュレーションでは、並列共振回路６０が増幅信号ＲＦｏｕｔ１の第２高調波成分を減衰させる場合を想定した。符号８０１は、第２のシミュレーションにおける実施形態２に関わる整合回路２０の信号損失のシミュレーション結果を示す。符号８０２は、第２のシミュレーションにおける実施形態１に係る整合回路１０の信号損失のシミュレーション結果を示す。図１０は、増幅信号ＲＦｏｕｔ１の第２高調波の帯域付近における、図９のシミュレーション結果の拡大図である。図１１は、増幅信号ＲＦｏｕｔ１の第３高調波の帯域付近における、図９のシミュレーション結果の拡大図である。図９乃至図１１に示す第２のシミュレーションの結果から、並列共振回路６０を用いて、第２高調波成分を急峻に減衰できるとともに、ローパスフィルタ４０を用いて、第３高調波成分を緩やかに減衰できることがわかる。特に、並列共振回路６０の追加により、第２高調波成分の信号損失を約５ｄＢから１２ｄＢ程度改善できることがわかる。また、実施形態２に関わる整合回路２０によれば、キャリア帯域における信号損失を低減できる。
【００１８】
図１２は、それぞれの整合回路１０，２０の信号損失の他のシミュレーション（以下、「第３のシミュレーション」と称する）の結果を示す。図１２の横軸は増幅信号ＲＦｏｕｔ１の周波数［ＧＨｚ］を示し、縦軸は信号損失［ｄＢ］を示す。第３のシミュレーションでは、増幅信号ＲＦｏｕｔ１のキャリア帯域を、１．７１０ＧＨｚ以上２．０２５ＧＨｚ以下とした。また、第３のシミュレーションでは、整合回路１０，２０のローパスフィルタ４０が増幅信号ＲＦｏｕｔ１の第２高調波成分を減衰させる場合を想定した。更に、第３のシミュレーションでは、並列共振回路６０が増幅信号ＲＦｏｕｔ１の第３高調波成分を減衰させる場合を想定した。符号１１０１は、第３のシミュレーションにおける実施形態２に関わる整合回路２０の信号損失のシミュレーション結果を示す。符号１１０２は、第３のシミュレーションにおける実施形態１に係る整合回路１０の信号損失のシミュレーション結果を示す。図１３は、増幅信号ＲＦｏｕｔ１の第２高調波の帯域付近における、図１２のシミュレーション結果の拡大図である。図１４は、増幅信号ＲＦｏｕｔ１の第３高調波の帯域付近における、図１１のシミュレーション結果の拡大図である。図１２乃至図１４に示す第３のシミュレーションの結果から、実施形態２に関わる整合回路２０は、実施形態１に関わる整合回路１０よりも、第２高調波成分及び第３高調波成分を広帯域に減衰できることがわかる。
【００１９】
なお、図１５に示すように、整合回路２０のローパスフィルタ４０は、高周波終端回路８０を備えてもよい。高周波終端回路８０は、信号線路１３とグランドとの間に直列接続するキャパシタ素子Ｃ１及びインダクタ素子Ｌ５を備えるＬＣ直列共振回路である。このＬＣ直列共振回路の直列共振周波数は、増幅信号ＲＦｏｕｔ１の高調波成分（例えば、第２高調波成分、第３高調波成分、或いはそれ以上の高調波成分）の周波数に一致している。これにより、高周波終端回路８０は、増幅信号ＲＦｏｕｔ１の高調波成分を減衰することができる。例えば、ローパスフィルタ４０の高周波終端回路８０は、増幅信号ＲＦｏｕｔ１の第３高調波成分を減衰し、並列共振回路６０は、増幅信号ＲＦｏｕｔ１の第２高調波成分を減衰する。或いは、ローパスフィルタ４０の高周波終端回路８０は、増幅信号ＲＦｏｕｔ１の第２高調波成分を減衰し、並列共振回路６０は、増幅信号ＲＦｏｕｔ１の第３高調波成分を減衰する。
【００２０】
実施形態２に関わる整合回路２０によれば、ローパスフィルタ４０は、増幅信号ＲＦｏｕｔ１の第３高調波成分を減衰し、並列共振回路６０は、増幅信号ＲＦｏｕｔ１の第２高調波成分を減衰する。これにより、第２高調波成分を急峻に減衰できるとともに、第３高調波成分を緩やかに減衰できるため、高調波成分を広帯域に減衰させることができる。更に、キャリア帯域における信号損失の低減も可能である。実施形態２に関わる整合回路２０によれば、ローパスフィルタ４０は、増幅信号ＲＦｏｕｔ１の第２高調波成分を減衰し、並列共振回路６０は、増幅信号ＲＦｏｕｔ１の第３高調波成分を減衰することも可能である。これにより、第２高調波成分及び第３高調波成分を広帯域に減衰できる。
【００２１】
図１６は、本発明の実施形態３に関わる整合回路１００の回路構成を示す説明図である。実施形態３に関わる整合回路１００は、ローパスフィルタ４０を構成するキャパシタ素子Ｃ１が、Ｎ個のキャパシタ素子Ｃ１１，Ｃ１２，…，Ｃ１Ｎの並列接続回路から構成されている点において、実施形態１に係る整合回路１０とは異なる。ここで、Ｎは２以上の整数である。複数のキャパシタ素子Ｃ１１，Ｃ１２，…，Ｃ１Ｎは、ローパスフィルタ４０のグランドと信号線路１３との間にシャント接続されており、これらは、等価的に単一のキャパシタ素子Ｃ１と見做される。ここで、実施形態３に関わる整合回路１００の各キャパシタ素子Ｃ１１，Ｃ１２，…，Ｃ１Ｎの容量値は、複数のキャパシタ素子Ｃ１１，Ｃ１２，…，Ｃ１Ｎの合成容量値と、実施形態１に係る整合回路１０のキャパシタ素子Ｃ１の容量値とが等価となるように選択される。例えば、各キャパシタ素子Ｃ１１，Ｃ１２，…，Ｃ１Ｎの容量値は、実施形態１に係る整合回路１０のキャパシタ素子Ｃ１の容量値の１／Ｎである。
【００２２】
図１７は、整合回路１０，１００の信号損失のシミュレーションの結果を示す。図１７の横軸は増幅信号ＲＦｏｕｔ１の周波数［ＧＨｚ］を示し、縦軸は信号損失［ｄＢ］を示す。このミュレーションでは、増幅信号ＲＦｏｕｔ１のキャリア帯域を、１．７１０ＧＨｚ以上２．０２５ＧＨｚ以下とした。符号１７０１は、実施形態１に係る整合回路１０の信号損失のシミュレーション結果を示す。符号１７０２は、Ｎ＝２としたときの実施形態３に係る整合回路１００の信号損失のシミュレーション結果を示す。図１８は、キャリア帯域付近における、図１７のシミュレーション結果の拡大図である。これらのシミュレーション結果から、キャパシタ素子Ｃ１を、単一のキャパシタ素子から構成するよりも、容量値の等しい二つキャパシタ素子から構成することにより、キャリア帯域における信号損失を０．１０１ｄＢ改善できることが分る。これは、キャパシタ素子Ｃ１を容量値の等しい二つのキャパシタ素子から構成することにより、ローパスフィルタ４０の挿入損失が低減するとともに、Ｑ値（Quality factor）が向上するためであると考えられる。
【００２３】
図１９は、Ｎ＝２，３としたときの整合回１００の信号損失のシミュレーションの結果を示す。図１９の横軸は増幅信号ＲＦｏｕｔ１の周波数［ＧＨｚ］を示し、縦軸は信号損失［ｄＢ］を示す。このミュレーションでは、増幅信号ＲＦｏｕｔ１のキャリア帯域を、１．７１０ＧＨｚ以上２．０２５ＧＨｚ以下とした。符号１７０３は、Ｎ＝３としたときの実施形態３に係る整合回路１００の信号損失のシミュレーション結果を示す。図２０は、キャリア帯域付近における、図１９のシミュレーション結果の拡大図である。これらのシミュレーション結果から、キャパシタ素子Ｃ１を、容量値の等しい二つのキャパシタ素子から構成するよりも、容量値の等しい三つのキャパシタ素子から構成することにより、キャリア帯域における信号損失を０．０１５ｄＢ改善できることが分る。
【００２４】
図２１は、Ｎ＝３，４としたときの整合回１００の信号損失のシミュレーションの結果を示す。図２１の横軸は増幅信号ＲＦｏｕｔ１の周波数［ＧＨｚ］を示し、縦軸は信号損失［ｄＢ］を示す。このミュレーションでは、増幅信号ＲＦｏｕｔ１のキャリア帯域を、１．７１０ＧＨｚ以上２．０２５ＧＨｚ以下とした。符号１７０４は、Ｎ＝４としたときの実施形態３に係る整合回路１００の信号損失のシミュレーション結果を示す。図２２は、キャリア帯域付近における、図２１のシミュレーション結果の拡大図である。これらのシミュレーション結果から、キャパシタ素子Ｃ１を、容量値の等しい三つのキャパシタ素子から構成するよりも、容量値の等しい四つのキャパシタ素子から構成することにより、キャリア帯域における信号損失を０．０１６ｄＢ改善できることが分る。
【００２５】
図２３は、Ｎ＝４，５としたときの整合回１００の信号損失のシミュレーションの結果を示す。図２３の横軸は増幅信号ＲＦｏｕｔ１の周波数［ＧＨｚ］を示し、縦軸は信号損失［ｄＢ］を示す。このミュレーションでは、増幅信号ＲＦｏｕｔ１のキャリア帯域を、１．７１０ＧＨｚ以上２．０２５ＧＨｚ以下とした。符号１７０５は、Ｎ＝５としたときの実施形態３に係る整合回路１００の信号損失のシミュレーション結果を示す。図２４は、キャリア帯域付近における、図２３のシミュレーション結果の拡大図である。これらのシミュレーション結果から、キャパシタ素子Ｃ１を、容量値の等しい四つのキャパシタ素子から構成しても、容量値の等しい五つのキャパシタ素子から構成しても、キャリア帯域における信号損失は殆ど変らないことが分る。
【００２６】
表１は、キャパシタ素子Ｃ１を構成するキャパシタ素子の個数を１から５まで変化させたときのキャリア帯域（１．７１ＧＨｚ、１．８６ＧＨｚ、１．９１ＧＨｚ、２．０１ＧＨｚ）の信号損失［ｄＢ］を示す。図２５は、表１の結果をグラフに表したものである。図２５の横軸は、キャパシタ素子Ｃ１を構成するキャパシタ素子の個数を示し、縦軸は信号損失［ｄＢ］を示す。
【表１】
2018064261.tif 000003
【００２７】
なお、実施形態２に係る整合回路２０のローパスフィルタ４０を構成するキャパシタ素子Ｃ１を、Ｎ個のキャパシタ素子Ｃ１１，Ｃ１２，…，Ｃ１Ｎの並列接続回路から構成してもよい。この場合、ローパスフィルタ４０は、増幅信号ＲＦｏｕｔ１の第３高調波成分を減衰し、並列共振回路６０は、増幅信号ＲＦｏｕｔ１の第２高調波成分を減衰してもよい。或いは、ローパスフィルタ４０は、増幅信号ＲＦｏｕｔ１の第２高調波成分を減衰し、並列共振回路６０は、増幅信号ＲＦｏｕｔ１の第３高調波成分を減衰してもよい。
【００２８】
また、ローパスフィルタ４０を構成するインダクタ素子Ｌ１を、等価的に単一のインダクタ素子Ｌ１と見做される、複数のインダクタ素子の並列接続回路から構成してもよい。同様に、ハイパスフィルタ５０を構成するキャパシタ素子Ｃ２を、等価的に単一のキャパシタ素子Ｃ２と見做される、複数のキャパシタ素子の並列接続回路から構成してもよい。同様に、ハイパスフィルタ５０を構成するインダクタ素子Ｌ２を、等価的に単一のインダクタ素子Ｌ２と見做される、複数のインダクタ素子の並列接続回路から構成してもよい。
【００２９】
以上説明した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更又は改良され得るととともに、本発明にはその等価物も含まれる。即ち、実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。実施形態が備える各回路素子及びその配置などは、例示したものに限定されるわけではなく適宜変更することができる。例えば、「回路素子Ａが回路素子Ｂに接続する」とは、回路素子Ａが回路素子Ｂに直接接続している場合のみならず、回路素子Ａと回路素子Ｂとの間に回路素子Ｃ（例えば、スイッチ素子）を経由して信号経路が選択的に確立され得る場合も含まれるものとする。また、実施形態が備える各回路素子は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
【符号の説明】
【００３０】
１０，２０，３０，１００…整合回路  １１，２１，３１，７１…入力ノード  １２，２２，３２，７２…出力ノード  １３，２３，３３，７３…信号線路  ４０…ローパスフィルタ  ５０…ハイパスフィルタ  ６０…並列共振回路  ７０…増幅器  ３０１，３０２…配線パターン  ４１，５１…グランド  Ｔｒ…トランジスタ  Ｌ１，Ｌ２，Ｌ３，Ｌ４…インダクタ素子  Ｃ１，Ｃ２，Ｃ３，Ｃ４…キャパシタ素子
【図１】
2018064261.tif 000004
【図２】
2018064261.tif 000005
【図３】
2018064261.tif 000006
【図４】
2018064261.tif 000007
【図５】
2018064261.tif 000008
【図６】
2018064261.tif 000009
【図７】
2018064261.tif 000010
【図８】
2018064261.tif 000011
【図９】
2018064261.tif 000012
【図１０】
2018064261.tif 000013
【図１１】
2018064261.tif 000014
【図１２】
2018064261.tif 000015
【図１３】
2018064261.tif 000016
【図１４】
2018064261.tif 000017
【図１５】
2018064261.tif 000018
【図１６】
2018064261.tif 000019
【図１７】
2018064261.tif 000020
【図１８】
2018064261.tif 000021
【図１９】
2018064261.tif 000022
【図２０】
2018064261.tif 000023
【図２１】
2018064261.tif 000024
【図２２】
2018064261.tif 000025
【図２３】
2018064261.tif 000026
【図２４】
2018064261.tif 000027
【図２５】
2018064261.tif 000028