(57)【要約】【課題】同一半導体基板に、ＦＥＴ領域とダイオード領域と周辺耐圧領域、ＦＥＴ領域とダイオード領域、ＦＥＴ領域と周辺耐圧領域、または、ダイオード領域と周辺耐圧領域が形成されている半導体装置の場合、境界領域内を延びるｐ型領域の周囲に電界集中が生じやすい。【解決手段】境界領域に、半導体基板の表面から深部に向かうトレンチと、そのトレンチの内面を覆う絶縁膜と、絶縁膜の内面を覆う電極膜を設け、その電極膜をソース電極またはアノード電極に導通させる。【選択図】図１
2018067651.tif 000002
【特許請求の範囲】
【請求項１】
ＦＥＴ領域とダイオード領域の間に位置する境界領域、ダイオード領域と周辺耐圧領域の間に位置する境界領域、ＦＥＴ領域と周辺耐圧領域の間に位置する境界領域、のうちのいずれかの境界領域に位置する半導体基板の表面にトレンチが形成されており、
前記トレンチの内面が絶縁膜で覆われており、
前記絶縁膜の内面が電極膜で覆われており、
前記電極膜が、ソース電極とアノード電極のいずれかに導通している半導体装置。
【請求項２】
前記境界領域に隣接する隣接領域にｐ型領域が形成されており、前記ｐ型領域の底面より前記電極膜の底面が深い位置にあることを特徴とする請求項１の半導体装置。
【請求項３】
前記隣接領域に形成されている前記ｐ型領域が、前記トレンチの側面に達していることを特徴とする請求項２の半導体装置。
【請求項４】
前記境界領域に隣接する隣接領域にトレンチゲート電極が形成されており、前記トレンチゲート電極の底面より前記電極膜の底面が深い位置にあることを特徴とする請求項１の半導体装置。
【請求項５】
前記境界領域に、ｎ型ドリフト層より不純物濃度が低いｎ型不純物低濃度領域が形成されており、
前記トレンチが、前記ｎ型不純物低濃度領域に形成されていることを特徴とする請求項１〜４のいずれかの１項に記載の半導体装置。
【請求項６】
前記絶縁膜が、ゲート絶縁膜より厚いことを特徴とする請求項１〜５のいずれかの１項に記載の半導体装置。
【請求項７】
前記トレンチの底面を覆う前記絶縁膜が、前記トレンチの側面を覆う前記絶縁膜よりも厚いことを特徴とする請求項６の半導体装置。
【請求項８】
前記絶縁膜の比誘電率が、前記半導体基板の比誘電率より高いことを特徴とする請求項１〜７のいずれかの１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書は、半導体装置を開示する。
【背景技術】
【０００２】
特許文献１に開示されているように、同一半導体基板に種々の領域の組み合わせ、例えば、ＦＥＴ領域とダイオード領域と周辺耐圧領域の組み合わせ、ＦＥＴ領域とダイオード領域の組み合わせ、ダイオード領域と周辺耐圧領域の組み合わせ、あるいはＦＥＴ領域と周辺耐圧領域の組み合わせが形成されている場合がある。すなわち、ＦＥＴ領域とダイオード領域の間に位置する境界領域、ダイオード領域と周辺耐圧領域の間に位置する境界領域、あるいは、ＦＥＴ領域と周辺耐圧領域の間に位置する境界領域を備えた半導体装置が存在する。
【０００３】
ＦＥＴ領域には、ボディ領域となるｐ型領域が形成されている。トレンチゲート電極を利用する場合は、トレンチゲート電極群の形成範囲を一巡するｐ型領域を形成する場合もある。ＦＥＴ領域から「ＦＥＴ領域とダイオード領域の間に位置する境界領域」、またはＦＥＴ領域から「ＦＥＴ領域と周辺耐圧領域の間に位置する境界領域」に延びるｐ型領域の周囲には電界集中が生じやすい。
【０００４】
周辺耐圧領域には、ガードリングまたはリサーフ層となるｐ型領域が形成されている。周辺耐圧領域から「周辺耐圧領域とＦＥＴ領域の間に位置する境界領域」、または周辺耐圧領域から「周辺耐圧領域とダイオード領域の間に位置する境界領域」に延びるｐ型領域の周囲に電界集中が生じやすい。
【０００５】
ダイオードのなかには、ＪＢＳダイオード（Junction Barrier Schottky Diode）あるいはＭＰＳダイオード（Merged PIN Schottky Diode）などのように、ｐ型領域を利用するダイオードが存在する。ｐ型領域を利用するダイオードの場合、ダイオード領域から「ダイオード領域とＦＥＴ領域の間に位置する境界領域」、またはダイオード領域から「ダイオード領域と周辺耐圧領域の間に位置する境界領域」に延びるｐ型領域の周囲に電界集中が生じやすい。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−３７３９８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本明細書は、境界領域に隣接する領域（すなわち、ＦＥＴ領域、ダイオード領域または周辺耐圧領域）から境界領域内に延びるｐ型領域の周囲に生じやすい電界集中を緩和する技術を開示する。
【課題を解決するための手段】
【０００８】
本明細書が開示する半導体装置は、ＦＥＴ領域とダイオード領域の間に位置する境界領域、ダイオード領域と周辺耐圧領域の間に位置する境界領域、ＦＥＴ領域と周辺耐圧領域の間に位置する境界領域、のうちのいずれかの境界領域を備えており、その境界領域に位置する半導体基板の表面にトレンチが形成されている。そのトレンチの内面は絶縁膜で覆われており、その絶縁膜の内面（トレンチの内側を向いた面）は電極膜で覆われている。その電極膜はＦＥＴのソース電極、またはダイオードのアノード電極に導通している。
【０００９】
境界領域に、トレンチと絶縁膜と電極膜が形成されていると、境界領域で発生しやすい電界集中は絶縁膜の内部で生じ、境界領域に存在する半導体中に電界集中が発生するのを防止できる。これによって、半導体装置の耐圧が向上する。絶縁膜中に生じる電界集中に対しては、絶縁膜の厚みや材質の選定によって対処することができ、必要な耐圧が確保しやすくなる。
【００１０】
境界領域にＦＥＴ領域が隣接する場合、そのＦＥＴ領域には、ボディ領域となるｐ型領域あるいはトレンチゲート電極群の形成範囲を一巡するｐ型領域が存在する。境界領域に周辺耐圧領域が隣接する場合、その周辺耐圧領域には、ガードリングまたはリサーフ構造を構成するｐ型領域が存在する。境界領域にＪＢＳダイオードまたはＭＰＳダイオードが隣接する場合、そのダイオード領域にｐ型領域が存在する。隣接領域にｐ型領域が形成されている場合、そのｐ型領域の底面より前記電極膜（トレンチ内面に形成されている電極膜）の底面が深い位置にあることが好ましい。
これによって、従来技術によると発生しやすい電界集中が効果的に抑制される。
【００１１】
さらに、隣接領域に形成されているｐ型領域がトレンチの側面に達していることが好ましい。
【００１２】
境界領域にＦＥＴ領域が隣接し、そのＦＥＴ領域にトレンチゲート電極が形成されている場合、そのトレンチゲート電極の底面より前記電極膜の底面が深い位置にあることが好ましい。
【００１３】
半導体装置の耐圧を向上させるため、あるいは耐圧の低下を抑制するためには、前記した境界領域にｎ型ドリフト層より不純物濃度が低いｎ型不純物低濃度領域を形成することが好ましい。この場合は、そのｎ型不純物低濃度領域内にトレンチを形成するのが好ましい。
【００１４】
トレンチの内面を覆う絶縁膜が、ゲート電極と半導体基板を絶縁するゲート絶縁膜より厚いことが好ましい。絶縁膜によって大きな電位差を保持することができ、半導体中に大きな電界集中が生じるのを防止できる。
【００１５】
トレンチの底面を覆う絶縁膜が、トレンチの側面を覆う絶縁膜よりも厚いことが好ましい。電界集中が生じ易い部位では、絶縁膜を厚くすることが好ましい。
【００１６】
絶縁膜の比誘電率が、半導体基板の比誘電率より高いことが好ましい。絶縁膜と利用して半導体に生じる電界集中を緩和する効果が高められる。
【図面の簡単な説明】
【００１７】
【図１】実施例１の半導体装置の縦断面図
【図２】実施例２の半導体装置の縦断面図
【図３】実施例３の半導体装置の平面図
【図４】図３のＩＶ―ＩＶ線断面図
【図５】図３のＶ―Ｖ線断面図
【発明を実施するための形態】
【００１８】
以下に説明する実施例の特徴を列記する。
（特徴１）ＦＥＴ領域と、ｐ型領域を備えているダイオード領域の間に位置する境界領域に、トレンチが形成されている。ＦＥＴのｐ型ボディ領域（またはトレンチゲート電極群を一巡するｐ型領域）とダイオードのｐ型領域がトレンチに接している。
（特徴２）ＦＥＴ領域と、周辺耐圧領域の間に位置する境界領域に、トレンチが形成されている。ＦＥＴのｐ型ボディ領域（またはトレンチゲート電極群を一巡するｐ型領域）と周辺耐圧用のｐ型領域がトレンチに接している。
（特徴３）ｐ型領域を備えているダイオード領域と、周辺耐圧領域の間に位置する境界領域に、トレンチが形成されている。ダイオードのｐ型領域と周辺耐圧用のｐ型領域がトレンチに接している。
（特徴４）ＦＥＴ領域と、ダイオード領域の間に位置する境界領域に、トレンチが形成されている。ＦＥＴのｐ型ボディ領域（またはトレンチゲート電極群を一巡するｐ型領域）がトレンチに接している。
（特徴５）ダイオード領域と、周辺耐圧領域の間に位置する境界領域に、トレンチが形成されている。周辺耐圧用のｐ型領域がトレンチに接している。
（特徴６）ＦＥＴは、ＭＯＳＦＥＴ、ＭＩＳＦＥＴまたはＩＧＢＴのいずれかである。
（特徴７）絶縁膜の内面を覆う電極膜は、トレンチを充填するほどに厚い。
【実施例】
【００１９】
（実施例１）
図１は、実施例１の半導体装置の断面の一部を示している。図示のＡはＦＥＴ領域を示し、Ｃはダイオード領域を示し、Ｅは周辺耐圧領域を示し、ＢはＦＥＴ領域とダイオード領域の間に位置する境界領域を示し、Ｄはダイオード領域と周辺耐圧領域の間に位置する境界領域を示している。実際の断面は、図１から左方に延びており、ＦＥＴ領域Ａは図１の左方に延びている。半導体基板４を平面視したときに、ＦＥＴ領域Ａは半導体基板４の中央領域に形成されており、ダイオード領域ＣはＦＥＴ領域Ａを一巡する範囲に形成されており、周辺耐圧領域Ｅはダイオード領域Ｃを一巡する範囲（半導体基板４の外周の内側を外周に沿って延びる領域）に形成されている。図１の断面の全体を観察すると、領域Ｂ，Ｃ，Ｄ，Ｅは、領域Ａの中心線に対して左右対称となっている。本明細書では、半導体基板の中央領域に近い側を内側といい、周辺領域に近い側を外側という。
【００２０】
半導体基板４の下面に、下面電極（ドレイン兼カソード電極）２が形成されている。半導体基板４の下面に臨む範囲は、ｎ型不純物を高濃度に含むドレイン兼カソード層６となっている。ドレイン兼カソード層６とドレイン兼カソード電極２はオーミック接触する。
【００２１】
半導体基板４のうち、前記したドレイン兼カソード層６と後記するボディ領域１０以外の部分は、ｎ型不純物を低濃度に含んでおり、ｎ型ドリフト層８となっている。加工前の半導体基板４は、ｎ型ドリフト層８として動作するのに適当な濃度のｎ型不純物を含んでいる。
【００２２】
前記したドレイン兼カソード層６は、加工前の半導体基板４の下面からｎ型不純物を注入して拡散した領域である。
ＦＥＴ領域Ａ内の半導体基板４の上面側には、加工前の半導体基板４の上面からｐ型不純物を注入して拡散した領域が形成されている。この領域は、半導体基板４の上面に臨む範囲の一部に形成されており、ｐ型のボディ領域１０として機能する。半導体基板４のうち、ドレイン兼カソード層６とｐ型ボディ領域１０以外の領域は未加工のままに残されており、それがｎ型ドリフト層８として動作する。
【００２３】
ｐ型ボディ領域１０のｐ型不純物濃度は薄く、そのままでは後記するソース電極１６ａにオーミック接触しない。ｐ型ボディ領域１０の一部であって半導体基板４の上面に臨む範囲には、ｐ型不純物濃度が高いコンタクト領域１２が形成されている。コンタクト領域１２はソース電極１６ａにオーミック接触する。ｐ型ボディ領域１０の電位は、ソース電極１６ａの電位に等しく維持される。
【００２４】
ｐ型ボディ領域１０内の一部に、ｎ型不純物を高濃度に含むソース領域１４が形成されている。ソース領域１４は、半導体基板４の上面に臨む範囲に形成されており、ソース電極１６ａにオーミック接触する。
ｐ型ボディ領域１０、コンタクト領域１２、ソース領域１４は、紙面に垂直方向に延びている。
【００２５】
ｎ型ソース領域１４とｎ型ドリフト層８は、ｐ型ボディ領域１０によって隔てられている。ｎ型ソース領域１４とｎ型ドリフト層８を隔てるｐ型ボディ領域１０の上面にはゲート絶縁膜１８が形成され、その上面にゲート電極２０が形成されている。なお、ゲート電極２０と、ソース電極１６ａは、図示しない層間絶縁膜で絶縁されている。ｎ型ソース領域１４とｎ型ドリフト層８を隔てるｐ型ボディ領域１０には、ゲート絶縁膜１８を介してゲート電極２０が対向する。
【００２６】
ゲート電極２０に正電圧が印加されない間は、ｎ型ソース領域１４とｎ型ドリフト層８の間がｐ型ボディ領域１０によって絶縁され、ソース電極１６ａとドレイン兼カソード電極２の間には電流が流れない。ゲート電極２０に正電圧が印加されている間は、ｎ型ソース領域１４とｎ型ドリフト層８を隔てるｐ型ボディ領域１０に反転層が形成され、ｎ型ソース領域１４とｎ型ドリフト層８の間が低抵抗となる。半導体装置の使用時には、ソース電極１６ａが接地され、ドレイン兼カソード電極２は正電位に接続されている。ゲート電極２０に正電圧が印加されている間は、ソース電極１６ａとドレイン兼カソード電極２の間を電流が流れる。ドレイン兼カソード電極２とソース電極１６ａの間にＦＥＴ（Field Effect Transistor）が形成されている。ＦＥＴはＭＯＳ型であってもよいし、ＭＩＳ型であってもよい。
【００２７】
ダイオード領域Ｃ内の半導体基板４の上面に、ショットキー電極１６ｂが形成されている。ショットキー電極１６ｂは、ｎ型ドリフト層８にショットキー接触する金属で形成されている。ダイオード領域Ｃ内の半導体基板４の上面に臨む範囲には、一定のピッチでｐ型拡散領域２２が形成されている。ｐ型拡散領域２２は紙面垂直方向に延びている。
【００２８】
ショットキー電極１６ｂに高電位が印加されると、ショットキー電極１６ｂからドレイン兼カソード電極２に電流が流れる。ショットキーダイオードに逆方向の電圧が印加されたとき（ショットキー電極１６ｂが接地され、ドレイン兼カソード電極２が正電位に接続された状態）には、隣接するｐ型拡散領域２２の間に位置するｎ型ドリフト層８に空乏層が延び、電流が流れないようにする。ｐ型拡散領域２２はショットキーダイオードの耐圧能力を改善する。
【００２９】
周辺耐圧領域Ｅには、ｐ型のガードリング２４が多重に形成されている。最も内側のガードリング２４ａの上部には、フィールドプレート１６ｃが形成されている。ｐ型ガードリング２４は、半導体基板４の周辺部に空乏層を伸ばし、半導体装置の耐圧を上げる。フィールドプレート１６ｃと半導体基板４の間に層間絶縁膜を配置してもよい。フィールドプレート１６ｃとショットキー電極１６ｂとソース電極１６ａは導通している。フィールドプレート１６ｃとショットキー電極１６ｂとソース電極１６ａは、半導体基板４の上面に形成した上面電極で形成することができる。
【００３０】
ＦＥＴ領域Ａとダイオード領域Ｃの間に位置する境界領域Ｂには、トレンチ３４が形成されている。トレンチ３４の内面（側面と底面）は、絶縁膜３８で覆われている。絶縁膜３８の内面（トレンチ３４の内側を向く面）は、電極膜１６ｄで覆われている。電極膜１６ｄは、ソース電極１６ａとショットキー電極１６ｂに導通している。
絶縁膜３８は、薄い側面と厚い底面を備えている。なお、薄い側面といえども、ゲート絶縁膜１８よりは厚い。また、絶縁膜３８は、半導体基板４（ＧａＮまたはＳｉＣで形成されている）の比誘電率より大きな比誘電率を持つ材質で形成されている。
【００３１】
最もダイオード領域Ｃ側に位置するｐ型ボディ領域１０ａは、ＦＥＴ領域Ａから境界領域Ｂ内に延びている。そのｐ型ボディ領域１０ａの境界領域Ｂ内の端部は、トレンチ３４に接している。電極膜１６ｄの底面（図１では、その深さをＤで示している）は、ボディ領域１０ａの底面（図１では、その深さをＤ１で示している）より深い位置に形成されており、ボディ領域１０ａはトレンチ３４の側面に接している（トレンチ３４の底面に達してしない）。ｐ型ボディ領域１０ａの境界領域Ｂ内の端部の近傍は、電界集中が生じやすい部位である。本実施例では、その部位にトレンチ３４と、絶縁膜３８と、電極膜１６ｄが形成されており、電界集中を緩和する。
【００３２】
最もＦＥＴ領域Ａ側に位置するｐ型拡散領域２２ａは、ダイオード領域Ｃから境界領域Ｂ内に延びている。そのｐ型拡散領域２２ａの境界領域Ｂ内の端部は、トレンチ３４に接している。電極膜１６ｄの底面は、ｐ型拡散領域２２ａの底面（図１では、その深さをＤ２で示している）より深い位置に形成されており、ｐ型拡散領域２２ａはトレンチ３４の側面に接している（トレンチ３４の底面に達してしない）。ｐ型拡散領域２２ａの近傍に位置する境界領域Ｂ内の領域は、電界集中が生じやすい部位である。本実施例では、その部位に、トレンチ３４と、絶縁膜３８と、電極膜１６ｄが形成されており、電界集中を緩和する。
【００３３】
ダイオード領域Ｃと周辺耐圧領域Ｅの間に位置する境界領域Ｄには、トレンチ３６が形成されている。トレンチ３６の内面（側面と底面）は、絶縁膜４０で覆われている。絶縁膜４０の内面（トレンチ３６の内側を向く面）は、電極膜１６ｅで覆われている。電極膜１６ｅは、ショットキー電極１６ｂとフィールドプレート１６ｃに導通している。
絶縁膜４０は、薄い側面と厚い底面を備えている。なお、薄い側面といえども、ゲート絶縁膜１８よりは厚い。また、絶縁膜４０は、半導体基板４（ＧａＮまたはＳｉＣで形成されている）の比誘電率より大きな比誘電率を持つ材質で形成されている。
【００３４】
最も周辺耐圧領域Ｅ側に位置するｐ型拡散領域２２ｂは、ダイオード領域Ｃから境界領域Ｄ内に延びている。そのｐ型拡散領域２２ｂの境界領域Ｄ側の端部は、トレンチ３６に接している。電極膜１６ｅの底面（図１では、その深さをＤで示している）は、ｐ型拡散領域２２ｂ（図１では、その深さをＤ２で示している）の底面より深い位置に形成されており、ｐ型拡散領域２２ｂはトレンチ３６の側面に接している（トレンチ３６の底面に達してしない）。ｐ型拡散領域２２ｂの近傍に位置する境界領域Ｄ内の領域は、電界集中が生じやすい部位である。本実施例では、その部位に、トレンチ３６と、絶縁膜４０と、電極膜１６ｅが形成されており、電界集中を緩和する。
【００３５】
最もダイオ―ド領域Ｃ側に位置するｐ型ガードリング２４ａは、周辺耐圧領域Ｅから境界領域Ｄ内に延びている。電極膜１６ｅの底面は、ｐ型ガードリング２４ａの底面（図１では、その深さをＤ３で示している）より深い位置に形成されており、ｐ型ガードリング２４ａはトレンチ３６の側面に接している（トレンチ３６の底面に達してしない）。ｐ型ガードリング２４ａの近傍に位置する境界領域Ｄ内の領域は、電界集中が生じやすい部位である。本実施例では、その部位に、トレンチ３６と、絶縁膜４０と、電極膜１６ｅが形成されており、電界集中を緩和する。
【００３６】
境界領域Ｂの左端部は、必ずしも一意に決定されるものでないが、最も右側のソース領域１４ａの左端部の左方には反転層が形成されることからＦＥＴ領域の一部であり、最も右側のコンタクト領域１２ａの右端部の右方には反転層が形成されないことからＦＥＴ領域ではない。境界領域Ｂの左端部は、最も右側のソース領域１４ａの左端部から最も右側のコンタクト領域１２ａの右端部までの間のいずれかにある。図１では、最も右側のコンタクト領域１２ａの右端を境界領域Ｂの左端部としている。図１に示した境界領域Ｂの左端部は、最も右側のソース領域１４ａの左端部から最も右側のコンタクト領域１２ａの右端部までの間にある。境界領域Ｂの端部を如何に定義しても、最も右側のｐ型ボディ領域１０ａは、ＦＥＴ領域Ａから境界領域Ｂ内に延びており、トレンチ３４に接している。
【００３７】
境界領域Ｂの右端部は、最も左側のｐ型拡散領域２２ａの左端部から右端部までの間のいずれかにある。図１では、最も左側のｐ型拡散領域２２ａの右端を境界領域Ｂの右端部としている。図１に示した境界領域Ｂの右端部は、最も左側のｐ型拡散領域２２ａの左端部から右端部までの間にある。境界領域Ｂの右端部を如何に定義しても、最も左側のｐ型拡散領域２２ａは、ダイオード領域Ｃから境界領域Ｂ内に延びており、トレンチ３４に接している。
【００３８】
最も右側のｐ型ボディ領域１０ａの右側の領域と、最も左側のｐ型拡散領域２２ａの左側の領域には、電界集中が生じやすい。本実施例では、電界集中が生じやすい位置に、トレンチ３４と、絶縁膜３８と、電極膜１６ｄが形成されており、電界集中を緩和する。特に、電極膜１６ｄがｐ型ボディ領域１０ａとｐ型拡散領域２２ａより深い位置まで延びているために、電界集中を効果的に緩和する。
【００３９】
境界領域Ｄの左端部は、最も右側のｐ型拡散領域２２ｂの左端部から右端部までの間のいずれかにある。図１では、最も右側のｐ型拡散領域２２ｂの右端を境界領域Ｄの左端部としている。図１に示した境界領域Ｄの左端部は、最も右側のｐ型拡散領域２２ａの左端部から右端部までの間にある。境界領域Ｄの左端部を如何に定義しても、最も右側のｐ型拡散領域２２ａは、ダイオード領域Ｃから境界領域Ｄ内に延びており、トレンチ３６に接している。
【００４０】
境界領域Ｄの右端部は、最も左側のｐ型ガードリング２４ａの左端部から右端部までの間のいずれかにある。図１では、最も左側のｐ型ガードリング２４ａの左端を境界領域Ｄの右端部としている。図１に示した境界領域Ｄの左端部は、最も左側のｐ型ガードリング２４ａの左端部から右端部までの間にある。境界領域Ｄの右端部を如何に定義しても、最も左側のｐ型ガードリング２４ａは、周辺耐圧領域Ｅから境界領域Ｄ内に延びており、トレンチ３６に接している。
【００４１】
最も右側のｐ型拡散領域２２ｂの右側の領域と、最も左側のｐ型ガードリング２４ａの左側の領域には、電界集中が生じやすい。本実施例では、電界集中が生じやすい位置に、トレンチ３６と、絶縁膜４０と、電極膜１６ｅが形成されており、電界集中を緩和する。特に、電極膜１６ｅがｐ型拡散領域２２ａとｐ型ガードリング２４ａより深い位置まで延びているために、電界集中を効果的に緩和する。
【００４２】
本実施例では、ＦＥＴ領域Ａと周辺耐圧領域Ｅの間にダイオード領域Ｃが存在する。本明細書で開示する技術は、ＦＥＴ領域Ａと周辺耐圧領域Ｅが隣接している場合にも有効である。ＦＥＴ領域と周辺耐圧領域の間に位置する境界領域に、トレンチと絶縁膜と電極膜を形成すれば、電界集中が緩和される。
電界集中が生じると、半導体装置の耐圧が低くなり、アバランシェ降伏時に電流が集中して半導体装置が熱破壊されることがある。本明細書に記載の技術によると、その問題に対処することができる。
【００４３】
電界集中を緩和するためには、絶縁膜３８，４０の底面を側面より厚くするのがよい。ただし、側面が薄いといえども、ゲート絶縁膜１８よりは厚くする。また、絶縁膜３８，４０を、半導体基板４を構成するＳｉＣまたはＧａＮの比誘電率より大きな比誘電率を持つ材質で形成するのが好ましい。さらに、ｐ型ボディ領域１０、ｐ型拡散領域２２、ｐ型ガードリング２４といったｐ型領域の底面より、電極膜１６ｄ，１６ｅの底面が深いという関係も、電界集中の緩和に有効である。すなわち、図１のＤ（電極膜１６ｄ，１６ｅの底面の深さ）が、Ｄ１（ｐ型ボディ領域１０の深さ）、Ｄ２（ｐ型拡散領域２２の深さ）、Ｄ３（ｐ型ガードリング２４の深さ）のいずれよりも大きくなっている。
【００４４】
本明細書に記載の技術は、境界領域ＢとＤの範囲に定め方に制約されるものでない。半導体基板内の半導体構造から境界領域を決めてもよいし、電界分布から境界領域を決めてもよいし、半導体装置が動作する際の電位変化の大きさから、境界領域ＢとＤの範囲を定めてもよい。その境界領域内にトレンチ３４と３６が形成されていれば耐圧が向上する。
【００４５】
（実施例２）
図２を参照して実施例２を説明する。説明した部材・部位に共通するものには、同じ参照番号を付して重複説明を省略する。以下では、実施例１からの相違点のみを説明する。
【００４６】
相違点１：図２に示すように、実施例２では、境界領域Ｂにｎ型不純物の低濃度領域３０が形成され、境界領域Ｄにｎ型不純物の低濃度領域３２が形成されている。ｎ型不純物の低濃度領域３０，３２は、ｎ型のドリフト層８よりもさらに低濃度であり、電界集中が生じにくい。ｎ型不純物の低濃度領域３０，３２は、半導体基板４の表面から、ドリフト層８を貫通して、ドレイン兼カソード層６に達している。ｎ型不純物の低濃度領域３０，３２がドレイン兼カソード層６に達するほど深いと、電界集中の緩和能力が向上する。
本実施例では、ｎ型ドリフト層８が、シリコンよりもバンドギャップが広いＳｉＣまたは窒化物半導体で形成されている。そのために、シリコンの場合よりもｎ型ドリフト層８が浅く（実施例では１０μｍ程度）、ドリフト層８を貫通するｎ型不純物低濃度領域３０，３２を製造しやすい。ドリフト層８を貫通するｎ型不純物低濃度領域３０，３２を設ける技術は、ワイドギャップ半導体（２．２ｅＶ程度またはそれ以上のバンドギャップを持つ。窒化物半導体等のIII−Ｖ族半導体、炭化珪素、ダイヤモンドが例示される）に適用する場合に特に有用である。
相違点２：トレンチ３４はｎ型不純物の低濃度領域３０内に形成されており、トレンチ３６はｎ型不純物の低濃度領域３２内に形成されている。
トレンチ３４のＦＥＴ領域Ａ側の側面と、ｎ型不純物の低濃度領域３０のＦＥＴ領域Ａ側の側面はほぼ一致している。それに対して、トレンチ３４のダイオード領域Ｃ側の側面より、ｎ型不純物の低濃度領域３０のダイオード領域Ｃ側の側面は、ダイオ―ド領域Ｃ内に入り込んでいる。最もＦＥＴ側のｐ型拡散領域２２ａは、ｎ型不純物の低濃度領域３０内に形成されている。
トレンチ３６の周辺耐圧領域Ｅ側の側面と、ｎ型不純物の低濃度領域３２の周辺耐圧領域Ｅ側の側面はほぼ一致している。それに対して、トレンチ３６のダイオード領域Ｃ側の側面より、ｎ型不純物の低濃度領域３２のダイオード領域Ｃ側の側面は、ダイオ―ド領域Ｃ内に入り込んでいる。最もダイオード領域側のｐ型拡散領域２２ａは、ｎ型不純物の低濃度領域３２内に形成されている。
相違点３：電極膜１６ｄは、絶縁膜３８の内面を覆うだけでなく、トレンチ３４の内部に充填されている。電極膜１６ｅも、絶縁膜４０の内面を覆うだけでなく、トレンチ３６の内部に充填されている。
相違点４：実施例１のＦＥＴは、プレーナゲートであった。実施例２のＦＥＴは、トレンチゲート型のトランジスタである。図２において、参照番号２０ａはトレンチゲート電極であり、１８ａはトレンチの内面を被覆してトレンチゲート電極２０ａと半導体基板４を絶縁しているトレンチゲート絶縁膜である。
相違点５：周辺耐圧領域ではガードリングに代えて、リサーフ構造が形成されている、リサーフ構造は、複数のｐ型領域２６ａ，２６ｂ，２６ｃで形成されており、内側ほど高濃度で深く、外側ほど低濃度で浅く形成されている。内側のｐ型層２６ａの境界領域側の端部はトレンチ３６の側面に接している。
相違点６：ショットキー電極１６ｂの左端部はｎ型不純物低濃度領域３０の形成範囲内に位置しており、ショットキー電極１６ｂの右端部はｎ型不純物低濃度領域３２の形成範囲内に位置している。相違点６によって、ショットキー電極１６ｂの端部近傍に電界集中が生じやすい問題に対処している。
相違点７：電極膜１６ｄの底面は、トレンチゲート電極の底面より深い。また、電極膜１６ｅの底面は、最も深いリサーフ層２６ａの底面より深い。すなわち、図１のＤ（電極膜１６ｄ，１６ｅの底面の深さ）は、Ｄ４（トレンチゲート電極２０ａの深さ）、Ｄ２（ｐ型拡散領域２２の深さ）、Ｄ３（最も深いｐ型リサーフ層２６ａの深さ）のいずれよりも大きくなっている。
なお、Ｌ１＞Ｌ２の場合はＤ＝Ｄ４であってもよい。Ｄ＞Ｄ４であればＬに関する制約はなくなる。Ｌ１は、トレンチゲート電極間の間隔であり、Ｌ２はトレンチ３４に最も近いトレンチゲート電極２０ａとトレンチ３４間の間隔である。
【００４７】
実施例２でも、トランジスタ領域と周辺耐圧領域の間にダイオード領域が存在する。本明細書で開示する技術は、トランジスタ領域と周辺耐圧領域が隣接している場合にも有効である。境界領域にｎ型不純物低濃度領域とトレンチを設け、トランジスタ領域から境界領域に延びるｐ型領域がトレンチに接し、周辺耐圧領域から境界領域に延びるｐ型領域がトレンチに接していれば、電界集中が緩和される。
【００４８】
（実施例３）
図３〜５を参照して実施例３を説明する。図４は図３のＩＶ−ＩＶ断面を示し、図５は図３のＶ−Ｖ断面を示している。説明した部材・部位を共通するものには、同じ参照番号を付して重複説明を省略する。以下では、実施例１、２からの相違点のみを説明する。
相違点１：実施例１，２のＦＥＴは、モノポーラのトランジスタであった。実施例３のＦＥＴは、バイポーラのトランジスタであり、いわゆるＩＧＢＴである。モノポーラトランジスタをＦＥＴといい、バイポーラのＩＧＢＴから区別する場合もあるが、本明細書では、絶縁ゲートを利用してスイッチングするトランジスタを総称してＦＥＴという。その定義に従うと、ＩＧＢＴもＦＥＴの一種である。実施例３のＦＥＴ領域では、下面電極２に接する位置にｐ型不純物を高濃度に含むコレクタ領域５が追加されている。モノポーラとバイポーラの相違に起因して、実施例２の下面電極２は、コレクタ兼カソード電極であり、ｎ型領域１４はエミッタ領域となり、上面電極１６ａはエミッタ電極となる。ｎ型不純物高濃度層６は、バッファ領域とカソード層を兼用する。ＦＥＴがバイポーラトランジスタである場合、特許請求の範囲でいうソース電極は、モノポーラトランジスタのソース電極に対応するエミッタ電極を意味する。
相違点２：図４と図５に示すように、ボディ領域１０の外周に沿ってｐ型領域１１が形成されている。ｐ型領域１１は、ボディ領域１０よりも深く形成されており、図５に示すように、トレンチゲート電極２０ａの長手方向の端部を覆っている。ｐ型領域１１は、半導体基板を平面視したときに、トレンチゲート群２０ａの形成範囲を一巡している。ｐ型領域１１は、トレンチ３４の側面に接しており、ｐ型領域１１の近傍に生じやすい電界集中に対処している。電極膜１６ｄの底面の深さは、ｐ型領域１１の底面よりも深く、トレンチゲート電極２０ａの底面よりも深い。
相違点３：トレンチゲート電極２０ａのうち、境界領域に隣接するトレンチゲート電極の底面がｎ型不純物低濃度領域３０中に位置している。これによって電界集中が生じやすい、境界領域に隣接するトレンチゲート電極の底面の近傍に電界集中が生じるのを防止している。
相違点４：実施例３のダイオードは、耐圧を高めるｐ型拡散領域（図１の２２）を備えていない。従って、ダイオード領域内のｐ型領域とトレンチ３４の関係、ないし、ダイオード領域内のｐ型領域とトレンチ３６の関係には制約がない。トランジスタ領域内のｐ型ボディ領域１０がトレンチ３４に接していれば、ｐ型ボディ領域１０の近傍に電界集中が生じやすいという問題に対処できる。境界領域側の周辺耐圧領域内のｐ型ガードリング２４ａまたはリサーフ層２４ａにトレンチ２６が接していれば、ｐ型ガードリング２４ａまたはリサーフ層２４ａの近傍に電界集中が生じやすいという問題に対処することができる。
【００４９】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００５０】
２：下面電極（ドレイン兼カソード電極、コレクタ兼カソード電極）
４：半導体基板
５：コレクタ領域
６：ｎ型不純物高濃度層（ドレイン層、バッファ層、カソード領域）
８：ｎ型不純物低濃度層（ドリフト層）
１０：ボディ領域
１１：ｐ型領域
１２：コンタクト領域
１４：ソース領域（エミッタ領域）
１６：上面電極
１６ａ：ソース電極（エミッタ電極）
１６ｂ：ショットキー電極
１６ｃ：フィールドプレート
１６ｄ：トレンチ内電極膜
１６ｅ：トレンチ内電極膜
１８：ゲート絶縁膜
２０：ゲート電極
２２：ｐ型拡散領域
２４：ガードリング
２６：リサーフ層
３０：ｎ型不純物低濃度領域
３２：ｎ型不純物低濃度領域
３４：トレンチ
３６：トレンチ
３８：絶縁膜
４０：絶縁膜
【図１】
2018067651.tif 000003
【図２】
2018067651.tif 000004
【図３】
2018067651.tif 000005
【図４】
2018067651.tif 000006
【図５】
2018067651.tif 000007