(57)【要約】      （修正有）【課題】多種多様なＩＣに対し、適切なクロックを供給し、実稼動状態に近いダイナミックバーンイン試験を実現することが可能となるバーンインボードを提供する。【解決手段】バーンインボード１０１は、ダイナミックバーンイン試験の対象となるＩＣに対応するバーンインボード本体部１０６と、ＩＣが実稼動状態に近い状態を実現するために、最低３種類以上の、周期、位相及び／またはパルス幅が異なるクロックを生成するクロック供給基板１０５よりなる。クロック供給基板に実装されるクロック生成部のファームウェアを書き換えたり、予めクロック生成部のファームウェアが書き換えられたクロック供給基板を用意して、バーンインボード本体部を交換することで、多種多様なＩＣのダイナミックバーンイン試験を遂行することができる。【選択図】図１
2018021782.tif 000002
【特許請求の範囲】
【請求項１】
複数のＩＣソケットが設けられるバーンインボード本体部と、
前記バーンインボード本体部に取り外し可能に装着され、前記ＩＣソケットに装着されるＩＣに対し、周期、位相、パルス幅の何れかが異なる３種類以上のクロックを供給するクロック供給基板と
を具備する、バーンインボード。
【請求項２】
前記バーンインボード本体部は、外部から第一信号ノードと第二信号ノードを通じて、２種類の信号が供給され、
前記クロック供給基板は、
第一のパルス信号を生成する第一分周器と、
前記第一のパルス信号とは周期、位相、パルス幅の何れか一つ以上が異なる第二のパルス信号を生成する第二分周器と、
前記第一のパルス信号及び前記第二のパルス信号とは周期、位相、パルス幅の何れか一つ以上が異なる第三のパルス信号を生成する第三分周器と、
前記第一信号ノードまたは前記第二信号ノードから来る起動パルスによって起動すると共に、前記第一分周器、前記第二分周器、前記第三分周器に、周期及びパルス幅を設定し、リセット信号を供給する制御部と
を具備するクロック生成部を有し、
請求項１に記載のバーンインボード。
【請求項３】
前記第一のパルス信号、前記第二のパルス信号または前記第三のパルス信号の何れか一つまたは複数が、周期、位相、パルス幅の何れか一つまたは複数が変化する、
請求項２に記載のバーンインボード。
【請求項４】
前記クロック供給基板は、
第一のＩＣが装着される第一のバーンインボード本体部と、前記第一のＩＣとはＩＣソケット及び／またはリードフレームに対する機能の割当が異なる第二のＩＣが装着される第二のバーンインボード本体部と、それぞれ互換に装着可能である、
請求項３に記載のバーンインボード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路（以下「ＩＣ」と略す。）の、ダイナミックバーンイン試験を遂行するための、バーンインボードに関する。
【背景技術】
【０００２】
バーンイン試験とは、出荷前のＩＣ等の製品に対し、高い温度と規定の電圧の負荷を掛けることで、初期不良を除去する方法である。バーンイン試験は、自動車、宇宙、社会インフラ等の、高信頼性を要求される分野では必須の試験である。ダイナミックバーンイン試験とは、バーンイン試験の中でも、ＩＣを実稼動状態に近い状態で行う試験を指す。実稼動状態に近い状態とは、ＩＣが実際に動作する際に必要なクロック信号をＩＣに与えることを指す。
【０００３】
本発明に関係すると思われる先行技術文献として、設計工数を低減させることが可能な半導体テスト装置及び半導体テスト方法が開示されている特許文献１がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−１４３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ダイナミックバーンイン試験は、ＩＣソケットが多数設けられたバーンインボードに、試験対象となるＩＣを装着した上で、バーンイン試験装置のスロットに挿し込む。バーンイン試験装置は、内部を１００〜１２５℃の高温状態に維持する。その上で、バーンイン試験装置の外部から、所定の信号と電源電圧をバーンインボードに供給する。
【０００６】
ところが、多くのダイナミックバーンイン試験装置のスロットには、３本の電源線と、３本の信号線しか設けられていない。近年のＩＣは、その動作の際に異なる周期のクロック等を２種類以上必要とする機種が多く現れており、そのようなＩＣでは満足なダイナミックバーンイン試験を実現できない。
【０００７】
本発明はかかる点に鑑みてなされたものであり、多種多様なＩＣに対し、適切なクロックを供給し、できるだけ実稼動状態に近いダイナミックバーンイン試験を実現する、バーンインボードを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明のバーンインボードは、複数のＩＣソケットが設けられるバーンインボード本体部と、バーンインボード本体部に取り外し可能に装着され、ＩＣソケットに装着されるＩＣに対し、周期、位相、パルス幅の何れかが異なる３種類以上のクロックを供給するクロック供給基板とを具備する。
【発明の効果】
【０００９】
本発明のバーンインボードによれば、多種多様なＩＣに対し、適切なクロックを供給し、実稼動状態に近いダイナミックバーンイン試験を実現することが可能となる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態である、バーンインボードの表側の外観図と、裏側の外観図と、裏側のクロック供給基板装着部の一部拡大図である。
【図２】クロック供給基板の、表面と裏面の外観図である。
【図３】バーンインボードとバーンイン試験装置との電気的な関係を示す図である。
【図４】バーンインボードのハードウェア構成を示すブロック図である。
【図５】クロック生成部のソフトウェア機能を示すブロック図である。
【図６】クロック生成部が出力するクロック信号の一例を示すタイミングチャートである。
【発明を実施するための形態】
【００１１】
［バーンインボードの外観］
図１Ａは、本発明の実施形態である、バーンインボード１０１の表側の外観図である。図１Ｂは、バーンインボード１０１の裏側の外観図である。図１Ｃは、バーンインボード１０１の裏側の、クロック供給基板が装着される箇所の一部拡大図である。
図１Ａに示すように、バーンインボード１０１は長方形形状の多層プリント基板である。このバーンインボード１０１の幅、長さ、そして一方の短辺に設けられているエッジコネクタ１０２は、図示しないバーンイン装置の内部に設けられているラックに適合するサイズである。そして、バーンインボード１０１の表面には複数のＩＣソケット１０３が等間隔に設けられている。
【００１２】
図１Ｂに示すように、バーンインボード１０１の裏面には、表面に設けられたＩＣソケット１０３に対し、装着されるＩＣが稼働するために必要な抵抗Ｒ１０４等の部品が接続されている。そして、バーンインボード１０１の裏面の、図１Ｂにおける左上には、クロック供給基板１０５が装着されている。すなわち、バーンインボード１０１は、バーンインボード本体部１０６と、クロック供給基板１０５よりなる。
【００１３】
また、図１Ｃに示すように、バーンインボード１０１からクロック供給基板１０５の取り外しが可能なように、バーンインボード本体部１０６のクロック供給基板１０５を装着する箇所には、ピンソケット１０７ａ、１０７ｂが設けられている。ピンソケット１０７ａ、１０７ｂは、バーンインボード本体部１０６のエッジコネクタ１０２と、ＩＣソケット１０３の各端子にそれぞれ接続されている。
【００１４】
図２Ａは、クロック供給基板１０５の、表面の外観図である。図２Ｂは、クロック供給基板１０５の、裏面の外観図である。
図２Ａに示すように、クロック供給基板１０５の表面には、ワンチップマイコン２０１と、後述するクロック生成部を構成する水晶発振子２０２と、ＬＥＤ２０３と、コネクタ２０４、２０５が配置されている。コネクタ２０４、２０５は、それぞれ異なる形状であり、また並列に接続されており、何れか一方を用いて、外部のパソコン等からファームウェアの更新に使用される。
【００１５】
図２Ｂに示すように、クロック供給基板１０５の裏面には、バーンインボード１０１のピンソケット１０７ａ、１０７ｂに嵌まる位置に、ピンヘッダ２０６ａ、２０６ｂが設けられている。このピンヘッダ２０６ａ、２０６ｂとバーンインボード本体部１０６のピンソケット１０７ａ、１０７ｂを通じて、クロック供給基板１０５とバーンインボード本体部１０６は電気的に接続される。
【００１６】
図３は、バーンイン装置と、バーンインボード１０１との電気的な接続関係を示す図である。
バーンイン装置の内部に設けられている図示しないドライバーボードには、第一電圧ノード３０１と、第二電圧ノード３０２と、接地ノード３０３の３本よりなる電源線３０４と、第一信号ノード３０５と、第二信号ノード３０６と、信号接地ノード３０７の３本よりなる信号線３０８の、合計６本のノードが、設けられている。これら６本のノードは、バーンインボード１０１を収容するラックのエッジコネクタソケットに接続されて、ラックに収容される各々のバーンインボード１０１に並列に接続される。
このように、信号線３０８は実質的に２本しか使用することができない。すなわち、第一信号ノード３０５をオン・オフ制御端子として、第二信号ノード３０６を外部クロック供給端子とすると、第二信号ノード３０６に供給される外部クロック以外に異なる周波数や周期等を有するクロックを、バーンインボード１０１側に供給することができない。
【００１７】
［バーンインボード１０１のハードウェア構成］
図４は、バーンインボード１０１のハードウェア構成を示すブロック図である。なお、電源線３０４と信号接地ノード３０７は省略している。
第一信号ノード３０５と第二信号ノード３０６は、それぞれクロック供給基板１０５に設けられたクロック生成部４０１に入力される。
周知のマイコンよりなるクロック生成部４０１は、ＣＰＵ４０２、ＲＯＭ４０３、ＲＡＭ４０４、電気的に書き換え可能なフラッシュメモリ等の不揮発性ストレージ４０５がバス４０６に接続されている。そして、バス４０６には入力バッファ４０７を介してオン・オフ制御信号が供給される第一信号ノード３０５と、外部クロックが供給される第二信号ノード３０６も接続される。なお、フラッシュメモリを用いて、ＲＯＭ４０３と不揮発性ストレージ４０５を兼用してもよいし、不揮発性ストレージ４０５を省略してもよい。
【００１８】
更に、バス４０６には出力バッファ４０８を介して複数のクロック出力端子４０９ａ、４０９ｂ、…４０９ｎが接続されている。これらのクロック出力端子４０９ａ、４０９ｂ、…４０９ｎは、必要に応じバッファ４１２を介することで電流増幅及び／または振幅変更を行い、複数のＩＣソケット１０３に接続される。なお、これ以降、「ｎ」は３以上の自然数である。
【００１９】
また、バス４０６には、出力バッファ４０８を介して、ＬＥＤ２０３と電流制限抵抗Ｒ４１０が接続されている。このＬＥＤ２０３と電流制限抵抗Ｒ４１０は、クロック生成部４０１の動作を明示するためのものである。不揮発性ストレージ４０５に格納されるファームウェアには、このＬＥＤ２０３を点滅させる機能が含まれている。ＬＥＤ２０３が点滅していると、クロック生成部４０１が正常に動作していると確認できる。
また、クロック生成部４０１は、外部クロックとは別に内部クロック発振器４１１を備える。この内部クロック発振器４１１を使用するか否かは、ファームウェアによって任意に決定される。
ファームウェアは、入力バッファ４０７を介してクロック供給基板１０５に設けられるコネクタ２０４、２０５を通じて、作業現場にておいても柔軟に書き換えることが可能である。
【００２０】
［クロック生成部４０１のソフトウェア機能］
図５Ａは、クロック生成部４０１のソフトウェア機能を示すブロック図である。
ワンチップマイコンで構成されるクロック生成部４０１のＲＯＭ４０３または不揮発性ストレージ４０５に格納されるファームウェアの機能として実現される、第一分周器５０１、第二分周器５０２、…第ｎ分周器５１１は、第二信号ノード３０６または内部クロック発振器４１１から得られるクロックを分周する。制御部５１２は、第一分周器５０１、第二分周器５０２、…第ｎ分周器５１１に対し、分周比、クロック計数値、パルス幅等を設定する。そして、第一信号ノード３０５から入力されるオン・オフ制御信号を受けて、第一分周器５０１、第二分周器５０２、…第ｎ分周器５１１のオン・オフ制御と、必要に応じてリセット信号を供給する。また、第一分周器５０１、第二分周器５０２、…第ｎ分周器５１１の出力信号は制御部５１２にも入力され、第一分周器５０１、第二分周器５０２、…第ｎ分周器５１１に対する制御の基準として使用される。そして、第一分周器５０１、第二分周器５０２、…第ｎ分周器５１１の出力信号は、ＩＣソケット１０３の各端子へ出力される。
これ以降、クロック生成部４０１のうち、図５Ａの点線枠内に示す、制御部５１２を除く部分を、クロック構成要素５１３と呼ぶ。
【００２１】
クロック構成要素５１３は、生成したいクロックに応じて、様々なバリエーションを構成することが可能である。
図５Ｂは、クロック構成要素５１３の一例である。第三分周器５０３と第四分周器５０４の出力信号は、それぞれＡＮＤゲート５１４に入力される。したがって、第三分周器５０３と第四分周器５０４の論理積がクロックとして出力される。
【００２２】
図５Ｃは、クロック構成要素５１３の、別の一例である。第五分周器５０５と第六分周器５０６の出力信号の何れか一方が、第七分周器５０７の出力信号の論理に応じて切替スイッチ５１５によって選択され、出力される。
図５ＢのＡＮＤゲート５１４や図５Ｃの切替スイッチ５１５は、これらに限られない。ＡＮＤゲートの他、ＯＲゲート、ＮＯＴゲート、ＥＸＯＲゲート、各種フリップフロップやラッチ等、様々な論理回路要素を組み合わせることが可能である。
【００２３】
また、ダイナミックバーンイン試験の対象となるＩＣは、デジタルＩＣに限られない。例えば、多くのワンチップマイコンはＡ／Ｄ変換器を内蔵する。また、アナログ回路を混載したＳｏＣ（System-on-a-chip）やハイブリッドＩＣ等も存在する。すなわち、アナログ信号をＩＣに供給する場合もある。そのような場合にも、クロック生成部４０１は対応が可能である。
図５Ｄは、クロック構成要素５１３の、別の一例である。分周器に代えて、ＰＷＭ変調器５０８が設けられている。ＰＷＭ変調器５０８の出力信号は、バーンインボード本体部１０６に設けられる、バイパスコンデンサＣ５１６と、積分要素を構成する抵抗Ｒ５１７、コンデンサＣ５１８によって、アナログ信号に変換される。なお、ＰＷＭ変調器５０８に代えてデルタシグマ変調を用いてもよい。
【００２４】
［タイムチャートの一例］
図６は、クロック生成部４０１が出力するクロック信号の一例を示すタイミングチャートである。なお、分かりやすくするため、図６では信号をハイアクティブで表現している。
図６中、（ａ）は外部から供給される外部クロック、または内部クロック発振器４１１から生成される内部クロックを示す。
図６中、（ｂ）は図５Ａの第一分周器５０１から生成される第一のパルス信号を示す。
図６中、（ｃ）は図５Ａの第二分周器５０２から生成される第二のパルス信号を示す。
図６中、（ｄ）は図５Ａの第ｎ分周器５１１から生成される第ｎのパルス信号を示す。
図６中、（ｅ）は図５Ｃの切替スイッチ５１５から出力されるパルス信号を示す。
【００２５】
図６の（ｂ）、（ｃ）及び（ｄ）に示すように、クロック生成部４０１は、第一分周器５０１、第二分周器５０２、…第ｎ分周器５１１を用いて、ＩＣが動作するために必要な、それぞれに異なる周期、異なるパルス幅のクロックを生成する。また、図６の（ｅ）に示すように、クロック生成部４０１は、複数の分周器と論理回路要素やスイッチ要素等を組み合わせることで、周期やパルス幅を変化させたクロックを生成することもできる。更に、図６では示していないが、図５Ｄに示したＰＷＭ変調器５０８等の機能を用いて、アナログ信号の基となるデジタル信号を生成することも可能である。
このようにクロック生成部４０１は、図２で示した２種類の信号線３０８を超える、最低３種類以上の、周期、位相及び／またはパルス幅が異なるクロック、周期やパルス幅を変化させたクロック、アナログ信号の基となるデジタル信号を、ダイナミックバーンイン試験の対象となるＩＣに供給することができる。
【００２６】
バーンインボード１０１は、ＩＣの種類に応じて、複数種類が作成される。ＩＣは適合するソケットの形態が異なれば、当然にその適合するソケットを用いたバーンインボード１０１を作成する必要がある。また、同じソケットに適合するＩＣでも、ＩＣのリードフレームやピン等の端子に対応する役割や機能が異なれば、そのＩＣの種類毎にバーンインボード１０１を作成する必要がある。例えば、第一のＩＣと第二のＩＣはそれぞれ同じソケットに適合するが、電源の供給を受けるリードフレームの位置が異なる。このような場合、第一のＩＣに適合するバーンインボード１０１は、第二のＩＣには適合しないので、第二のＩＣに適合するバーンインボード１０１を別途作成する必要がある。
【００２７】
図１Ｂで前述したように、本発明の実施形態に係るバーンインボード１０１は、クロック供給基板１０５が取り外し可能に形成されている。このことにより、バーンインボード本体部１０６は適合するＩＣについて専用に作成しても、クロック供給基板１０５を共通化できる、という利点がある。
更に、クロック供給基板１０５はハードウェアを共通化しても、対応するＩＣに対して様々な形態のクロックを供給できる必要がある。このため、クロック供給基板１０５にはコネクタ２０４、２０５を設けて、外部のパソコン等からファームウェアを更新できるように形成されている。
【００２８】
加えて、クロック供給基板１０５はダイナミックバーンイン試験において試験対象となるＩＣと共にバーンイン装置内に収容され、試験対象となるＩＣと共に高温環境に晒される。そして、クロック供給基板１０５はダイナミックバーンイン試験を繰り返す度に使用されるので、試験対象となるＩＣよりも更に過酷な環境下で動作することが要求される。このため、クロック供給基板１０５が故障する可能性を考慮して、バーンインボード本体部１０６から取り外し可能に形成すると共に、クロック供給基板１０５自体に正常動作を確認するためのＬＥＤ２０３を設けている。
【００２９】
本発明の実施形態においては、バーンインボード１０１を開示した。
バーンインボード１０１は、ダイナミックバーンイン試験の対象となるＩＣに対応するバーンインボード本体部１０６と、ＩＣが実稼動状態に近い状態を実現するために、最低３種類以上の、周期、位相及び／またはパルス幅が異なるクロックを生成するクロック供給基板１０５よりなる。クロック供給基板１０５に実装されるクロック生成部４０１のファームウェアを書き換えたり、予めクロック生成部４０１のファームウェアが書き換えられたクロック供給基板１０５を用意して、バーンインボード本体部１０６を交換することで、多種多様なＩＣのダイナミックバーンイン試験を遂行することができる。
【００３０】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限りにおいて、他の変形例、応用例を含む。
例えば、上記した実施形態は本発明をわかりやすく説明するために装置及びシステムの構成を詳細かつ具体的に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることは可能であり、更にはある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成を追加する、また当該構成の一部を削除する、あるいは他の構成に置換をすることも可能である。
【００３１】
また、上記の各構成、機能、処理部等は、それらの一部又は全部を、例えばＡＳＩＣ（application specific integrated circuit）等の集積回路によるハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行するためのソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスク、ＳＳＤ（Solid State Drive）等の揮発性あるいは不揮発性のストレージ、または、ＩＣカード、光ディスク等の記録媒体に保持することができる。
また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしもすべての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。
【符号の説明】
【００３２】
１０１…バーンインボード、１０２…エッジコネクタ、１０３…ＩＣソケット、１０５…クロック供給基板、１０６…バーンインボード本体部、１０７ａ、１０７ｂ…ピンソケット、２０１…ワンチップマイコン、２０２…水晶発振子、２０３…ＬＥＤ、２０４…コネクタ、２０６ａ、２０６ｂ…ピンヘッダ、３０１…第一電圧ノード、３０２…第二電圧ノード、３０３…接地ノード、３０４…電源線、３０５…第一信号ノード、３０６…第二信号ノード、３０７…信号接地ノード、３０８…信号線、４０１…クロック生成部、４０２…ＣＰＵ、４０３…ＲＯＭ、４０４…ＲＡＭ、４０５…不揮発性ストレージ、４０６…バス、４０７…入力バッファ、４０８…出力バッファ、４０９ａ、４０９ｂ、４０９ｎ…クロック出力端子、４１１…内部クロック発振器、４１２…バッファ、５０１…第一分周器、５０２…第二分周器、５０３…第三分周器、５０４…第四分周器、５０５…第五分周器、５０６…第六分周器、５０７…第七分周器、５０８…ＰＷＭ変調器、５１１…第ｎ分周器、５１２…制御部、５１３…クロック構成要素、５１４…ＡＮＤゲート、５１５…切替スイッチ
【図１】
2018021782.tif 000003
【図２】
2018021782.tif 000004
【図３】
2018021782.tif 000005
【図４】
2018021782.tif 000006
【図５】
2018021782.tif 000007
【図６】
2018021782.tif 000008