(57)【要約】      （修正有）【課題】曲げクラックが発生しても、クラックが内部電極を貫通しないようにした、信頼性に優れる積層セラミック電子部品を提供する。【解決手段】積層セラミック電子部品が、セラミック本体１０のカバー領域の厚さをＴｃ、内部電極層の内部電極間の離隔距離をＧ、セラミック本体の長さ方向の両端から第１層２１ａ、２２ａがセラミック本体の上面または下面上に形成された端部までの長さ方向の寸法をＬ１、セラミック本体の長さ方向の両端から第２層２１ｂ、２２ｂがセラミック本体の上面または下面上に形成された端部までの長さ方向の寸法をＬ２、内部電極３１、３２の厚さをＴｅ、内部電極層及びフローティング電極層間の間隔をＴｄ、フローティング電極層の長さ方向のマージンをＬｍ、セラミック本体の長さをＬとすると、Ｔｃ≦８０μｍ、（１．５）Ｌｍ≦Ｇ≦（Ｌ−２Ｌｍ）、（１．５）Ｌ１≦Ｌ２≦（１／３）Ｌ、Ｌｍ＜Ｌ２等の要件を満たす。【選択図】図２
2018067720.tif 000002
【特許請求の範囲】
【請求項１】
内部に内部電極層及びフローティング電極層が離隔されて積層配置され、前記内部電極層は離隔されて配置された内部電極を有するセラミック本体と、
前記セラミック本体の端面に形成され、前記セラミック本体の上面及び側面の一部に延長されて導電性金属を含む第１層及び前記第１層上に形成され、導電性樹脂を含む第２層を有する外部電極と、を含み、
前記セラミック本体のカバー領域の厚さをＴｃ、前記内部電極層の内部電極間の離隔距離をＧ、前記セラミック本体の長さ方向の両端から前記第１層が前記セラミック本体の上面または下面上に形成された端部までの長さ方向の寸法をＬ１、前記セラミック本体の長さ方向の両端から前記第２層が前記セラミック本体の上面または下面上に形成された端部までの長さ方向の寸法をＬ２、前記内部電極の厚さをＴｅ、前記内部電極層及びフローティング電極層間の間隔をＴｄ、前記フローティング電極層の長さ方向のマージンをＬｍ、前記セラミック本体の長さをＬであるとすると、Ｔｃ≦８０μｍ、（１．５）Ｌｍ≦Ｇ≦（Ｌ−２Ｌｍ）、Ｌ１＜Ｌｍ＋（Ｔｃ＋Ｔｅ＋Ｔｄ）×ｃｏｔ５０゜、（１．５）Ｌ１≦Ｌ２≦（１／３）Ｌ、Ｌｍ＜Ｌ２であり、前記Ｌｍは前記セラミック本体の前記端面から前記外部電極が前記セラミック本体の長さ方向に延長される最大の長さより短い、積層セラミック電子部品。
【請求項２】
１００５サイズ以上である請求項１に記載の積層セラミック電子部品。
【請求項３】
前記内部電極及びフローティング電極の形状は長方形である請求項１に記載の積層セラミック電子部品。
【請求項４】
前記内部電極及びフローティング電極の材質は同一である請求項１に記載の積層セラミック電子部品。
【請求項５】
前記導電性樹脂は銀（Ａｇ）−エポキシ樹脂、銅（Ｃｕ）−エポキシ樹脂、銅（Ｃｕ）がコーティングされた銀（Ａｇ）からなる群より選択された１つ以上を含む請求項１に記載の積層セラミック電子部品。
【請求項６】
内部に内部電極層及びフローティング電極層が離隔されて積層配置され、前記内部電極層は離隔されて配置された内部電極を有するセラミック本体と、
前記セラミック本体の端面に形成され、前記セラミック本体の上面及び側面の一部に延長されて導電性金属を含む第１層及び前記第１層上に形成され、導電性樹脂を含む第２層を有する外部電極と、を含み、
前記セラミック本体のカバー領域の厚さをＴｃ、前記内部電極層の内部電極間の離隔距離をＧ、前記セラミック本体の長さ方向の両端から前記第１層が前記セラミック本体の上面または下面上に形成された端部までの長さ方向の寸法をＬ１、前記セラミック本体の長さ方向の両端から前記第２層が前記セラミック本体の上面または下面上に形成された端部までの長さ方向の寸法をＬ２、前記内部電極の厚さをＴｅ、前記内部電極層及びフローティング電極層間の間隔をＴｄ、前記フローティング電極層の長さ方向のマージンをＬｍ、前記セラミック本体の長さをＬであるとすると、Ｔｃ≦８０μｍ、（１．５）Ｌｍ≦Ｇ≦（Ｌ−２Ｌｍ）、（１．５）Ｌ１≦Ｌ２≦（１／３）Ｌ、Ｌｍ＜Ｌ２であり、前記Ｌｍは前記セラミック本体の前記端面から前記外部電極が前記セラミック本体の長さ方向に延長される最大の長さより短い、積層セラミック電子部品。
【請求項７】
１００５サイズ以上である請求項６に記載の積層セラミック電子部品。
【請求項８】
前記内部電極及びフローティング電極の形状は長方形である請求項６に記載の積層セラミック電子部品。
【請求項９】
前記内部電極及びフローティング電極の材質は同一である請求項６に記載の積層セラミック電子部品。
【請求項１０】
前記導電性樹脂は銀（Ａｇ）−エポキシ樹脂、銅（Ｃｕ）−エポキシ樹脂、銅（Ｃｕ）がコーティングされた銀（Ａｇ）からなる群より選択された１つ以上を含む請求項６に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は積層セラミック電子部品に関し、具体的には、信頼性に優れた積層セラミック電子部品に関する。
【背景技術】
【０００２】
産業用電装用電子部品の場合、曲げクラックなどの不良が発生すると、機器の安定性の問題に繋がるため、信頼性が特に強調される。このようなクラックの発生を防止するために、外部電極の一部を導電性樹脂層で形成する方案が導入された。
【０００３】
しかし、外部電極の一部に導電性樹脂層を形成したとしても、製品の高容量化の傾向によりカバー層がさらに薄くなる。カバー層が薄くなるほど、電子部品が基板に実装された後、基板が曲がったりする場合に、電子部品にクラックが発生する確率がさらに増加する。
【０００４】
信頼性が特に重要な産業用電装用電子部品は、基板の曲がりなどによってクラックが発生しても、該クラックが電子部品の性能に影響を及ぼさないことが求められる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−０６７２３９号公報
【特許文献２】特開平８−１０７０３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、信頼性に優れた積層セラミック電子部品を提供する。
【課題を解決するための手段】
【０００７】
本発明の一実施形態は、内部に内部電極層及びフローティング電極層が離隔されて積層配置され、上記内部電極層は離隔されて配置された内部電極を有するセラミック本体と、上記セラミック本体の断面に形成され、上記セラミック本体の上面及び側面の一部に延長されて導電性金属を含む第１層及び上記第１層上に形成され、導電性樹脂を含む第２層を有する外部電極とを含み、上記セラミック本体のカバー領域の厚さをＴｃ、上記内部電極層の内部電極間の離隔距離をＧ、上記セラミック本体の長さ方向の両端から上記第１層が上記セラミック本体の上面または下面上に形成された端部までの長さ方向の寸法をＬ１、上記内部電極の厚さをＴｅ、上記内部電極層及びフローティング電極層間の間隔をＴｄ、上記フローティング電極層の長さ方向のマージンをＬｍ、上記セラミック本体の長さをＬであるとすると、Ｔｃ≦８０μｍ、（１．５）Ｌｍ≦Ｇ≦（Ｌ−２Ｌｍ）、Ｌ１＜Ｌｍ＋（Ｔｃ＋Ｔｅ＋Ｔｄ）×ｃｏｔ５０゜である積層セラミック電子部品であってよい。
【０００８】
一実施例における積層セラミック電子部品は、１００５サイズ以上であってよい。
【０００９】
一実施例において、上記セラミック本体の長さ方向の両端から上記第２層が上記セラミック本体の上面または下面上に形成された端部までの長さ方向の寸法をＬ２であるとすると、（１．５）Ｌ１≦Ｌ２≦（１／３）Ｌであってよい。
【００１０】
一実施例における上記内部電極及びフローティング電極の形状は長方形であってよい。
【００１１】
一実施例における上記内部電極及びフローティング電極の材質は同一であってよい。
【００１２】
一実施例における上記導電性樹脂は銀（Ａｇ）−エポキシ樹脂、銅（Ｃｕ）−エポキシ樹脂、銅（Ｃｕ）がコーティングされた銀（Ａｇ）からなる群より選択された１つ以上を含んでよい。
【００１３】
本発明の他の実施形態は、内部に内部電極層及びフローティング電極層が離隔されて積層配置され、上記内部電極層は離隔されて配置された内部電極を有するセラミック本体と、上記セラミック本体の断面に形成され、上記セラミック本体の上面及び側面の一部に延長されて導電性金属を含む第１層及び上記第１層上に形成され、導電性樹脂を含む第２層を有する外部電極と、を含み、上記セラミック本体のカバー領域の厚さをＴｃ、上記内部電極層の内部電極間の離隔距離をＧ、上記セラミック本体の長さ方向の両端から上記第１層が上記セラミック本体の上面または下面上に形成された端部までの長さ方向の寸法をＬ１、上記セラミック本体の長さ方向の両端から上記第２層が上記セラミック本体の上面または下面上に形成された端部までの長さ方向の寸法をＬ２、上記内部電極の厚さをＴｅ、上記内部電極層及びフローティング電極層間の間隔をＴｄ、上記フローティング電極層の長さ方向のマージンをＬｍ、上記セラミック本体の長さをＬであるとすると、Ｔｃ≦８０μｍ、（１．５）Ｌｍ≦Ｇ≦（Ｌ−２Ｌｍ）、（１．５）Ｌ１≦Ｌ２≦（１／３）Ｌである積層セラミック電子部品であってよい。
【００１４】
一実施例における積層セラミック電子部品は、１００５サイズ以上であってよい。
【００１５】
一実施例における積層セラミック電子部品は、Ｌ１＜Ｌｍ＋（Ｔｃ＋Ｔｅ＋Ｔｄ）×ｃｏｔ５０゜であってよい。
【００１６】
一実施例における上記内部電極及びフローティング電極の形状は、長方形であってよい。
【００１７】
一実施例における上記内部電極及びフローティング電極の材質は、同一であってよい。
【００１８】
一実施例における上記導電性樹脂は銀（Ａｇ）−エポキシ樹脂、銅（Ｃｕ）−エポキシ樹脂、銅（Ｃｕ）がコーティングされた銀（Ａｇ）からなる群より選択された１つ以上を含んでよい。
【発明の効果】
【００１９】
導電性樹脂層を導入して曲げクラックの発生を低下させることができる。また、曲げクラックが発生しても、クラックが内部電極を貫通しないように調節して設計された容量値を具現することができる。よって、信頼性に優れた積層セラミック電子部品を具現することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態による積層セラミック電子部品の斜視図である。
【図２】図１のＸ−Ｘ’による断面図である。
【発明を実施するための形態】
【００２１】
以下、添付の図面を参照して本発明の好ましい実施形態を説明する。
【００２２】
本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。
【００２３】
また、本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。
【００２４】
図面における要素の形状及び大きさなどは、より明確な説明のために誇張されることがあり、図面上に同じ符号で示される要素は同じ要素である。
【００２５】
図１は本発明の一実施形態による積層セラミック電子部品の斜視図であり、図２は図１のＸ−Ｘ’による断面図である。
【００２６】
図１及び２を参照すると、本発明の一実施形態である積層セラミック電子部品は、セラミック本体１０と、セラミック本体１０の内部に積層配置された内部電極３０と、セラミック本体１０の外部に形成された外部電極とを含んでよい。
【００２７】
セラミック本体１０は六面体であってよい。「Ｌ方向」を「長さ方向」、「Ｗ方向」を「幅方向」、「Ｔ方向」を「厚さ方向」という。ここで、厚さ方向は内部電極が積層された方向を意味することもできる。
【００２８】
セラミック本体１０の長さは幅より大きくてもよく、セラミック本体１０は上面Ｓ１、下面Ｓ４、側面Ｓ３、Ｓ６、断面（ｅｎｄ  ｓｕｒｆａｃｅ）Ｓ２、Ｓ５を有してよい。
【００２９】
セラミック本体１０は誘電率の高い誘電材料を含んでよく、具体的には、チタン酸バリウム、チタン酸ストロンチウムを含んでよい。但し、これに制限されない。
【００３０】
誘電材料は電気双極子（ｅｌｅｃｔｒｉｃ  ｄｉｐｏｌｅ）を含んでいるため、さらに多い量の電荷を蓄積させることができる。
【００３１】
セラミック本体１０の上面Ｓ１から最上内部電極３１ａまでの領域をカバー領域Ｃということができる。セラミック本体１０の下面Ｓ４から最下内部電極３２ａまでの領域もカバー領域Ｃということができる。
【００３２】
内部電極層及びフローティング電極層がセラミック本体１０の内部に離隔されて積層配置されてよい。また、内部電極層は厚さ方向の最外郭に配置されてよく、内部電極層とフローティング電極層は交互に積層配置されてよい。
【００３３】
内部電極層とは第１及び第２内部電極３１、３２を含む層を意味し、第１及び第２内部電極３１、３２は離隔距離Ｇを置いて同一層に離隔配置されてよい。
【００３４】
また、上記内部電極層は上記第１及び第２内部電極３１、３２との間に第１フローティング電極３３をさらに含んでよい。
【００３５】
第１内部電極３１は第１外部電極２１に接続されてよく、第２内部電極３２は第２外部電極２２に接続されてよい。第１及び第２内部電極３１、３２は長方形であってよい。
【００３６】
フローティング電極層とは、外部電極２１、２２と電気的に接続されない第２フローティング電極３４、３５を含む層のことである。第２フローティング電極３４、３５は長方形であってよい。
【００３７】
内部電極３１、３２及び第１及び第２フローティング電極３３、３４、３５は金、銀、銅、ニッケル、パラジウム、白金及びこれらの合金からなる群より選択された１つ以上を含んでよい。しかし、これに限定されず、内部電極３１、３２及び第１及び第２フローティング電極３３、３４、３５に十分な導電性が与えられるものであればよい。
【００３８】
金、銀、パラジウム、白金などは高価の貴金属で、値段は高いが、化学的に安定的である。ニッケル、銅などはベースメタルともいい、値段は安いが、焼結過程で酸化しやすいため、還元雰囲気を必要とすることがある。
【００３９】
内部電極３１、３２と第１及び第２フローティング電極３３、３４、３５は同じ材料からなってよく、この場合、内部電極３１、３２と第１及び第２フローティング電極３３、３４、３５の電気的特性が同一であるため、静電容量の具現においてより安定的である。また、内部電極３１、３２と第１及び第２フローティング電極３３、３４、３５を別途に製造するのに必要な工程が省略できるため、製造時間及び費用を減らすことができる。
【００４０】
外部電極はセラミック本体１０の断面に形成され、セラミック本体の上面及び側面の一部に延長されてよい。外部電極は第１及び第２外部電極２１、２２を含んでよい。第１及び第２内部電極３１、３２は相互反対極性の電気が印加されてよい。第１及び第２外部電極２１、２２はそれぞれ第１及び第２層２１ａ、２１ｂ、２２ａ、２２ｂを含んでよい。
【００４１】
第１層２１ａ、２２ａはセラミック本体１０上に形成されてよく、金属材質からなってもよい。
【００４２】
第１層２１ａ、２２ａは内部電極３０と直接接続されてよい。内部電極３０と第１層２１ａ、２２ａの接続部分では、第１層２１ａ、２２ａを構成する金属と内部電極３０を構成する金属が反応して合金となる。よって、外部電極２１、２２と内部電極３０とを堅固に接続することができる。
【００４３】
第１層２１ａ、２２ａは導電性金属及びガラスフリットを含む導電性ペーストを用いて形成されてよく、これに制限されないが、導電性金属は金、銀、パラジウム、銅、ニッケル及びこれらの合金からなる群より選択された１つ以上を含んでよい。
【００４４】
第１層２１ａ、２２ａを構成する成分が金属またはガラスであるため、外部の衝撃に弱い。金属及びガラスは靭性（ｔｏｕｇｈｎｅｓｓ）が小さいため、外部衝撃によって、外部電極２１、２２と内部電極３１、３２の接続が切れることもある。
【００４５】
第２層２１ｂ、２２ｂは第１層２１ａ、２２ａ上に形成されてよく、導電性樹脂を含んでよい。
【００４６】
導電性樹脂は、銀（Ａｇ）−エポキシ樹脂、銅（Ｃｕ）−エポキシ樹脂、銅（Ｃｕ）がコーティングされた銀（Ａｇ）からなる群より選択された１つ以上を含んでよい。即ち、導電性樹脂は銀（Ａｇ）粉末、銅（Ｃｕ）粉末及び銅（Ｃｕ）がコーティングされた銀（Ａｇ）粉末からなる群より選択された１つ以上とエポキシ樹脂を含むペーストを用いて形成してよい。
【００４７】
銀（Ａｇ）粉末または銅（Ｃｕ）粉末は、第２層２１ｂ、２２ｂに導電性を与えることができる。第２層２１ｂ、２２ｂに導電性が与えられるものであれば、特に、制限されない。
【００４８】
エポキシ樹脂は第２層２１ｂ、２２ｂに弾性を与えることができる。外部衝撃が加わると、エポキシ樹脂がこれを吸収するため、耐衝撃性が向上することができる。
【００４９】
外部電極２１、２２は第１及び第２めっき層２１ｃ、２１ｄ、２２ｃ、２２ｄを含んでよい。第１及び第２めっき層２１ｃ、２１ｄ、２２ｃ、２２ｄは、実装を容易にするために形成される。
【００５０】
第１めっき層２１ｃ、２２ｃは第２層２１ｂ、２２ｂ上に形成されてよく、第２めっき層２１ｄ、２２ｄは第１めっき層２１ｃ、２２ｃ上に形成されてよい。第１めっき層２１ｃ、２２ｃはニッケルめっき層、第２めっき層２１ｄ、２２ｄはすずめっき層であってよい。
【００５１】
以下では、セラミック本体の内部電極と外部電極が接続される側にクラックが発生する場合に重点を置いて説明する。
【００５２】
本実施形態は、セラミック本体の内部電極と外部電極が接続される側にクラックが発生しても、これが製品の性能に影響を与えないようにするものである。
【００５３】
本実施形態におけるセラミック本体１０のカバー領域Ｃの厚さＴｃは、８０μｍ以下であってよい。
【００５４】
セラミック本体１０のカバー領域Ｃの上面Ｓ１または下面Ｓ４から最外郭内部電極３１ａ、３２ａ、３１ｂ、３２ｂまでの領域を意味することができる。
【００５５】
Ｔｃは平均値を意味することができる。セラミック本体１０の中心部において、長さ方向（Ｌ方向）及び厚さ方向（Ｔ方向）が成す断面を電子走査顕微鏡でスキャンし、等間隔で１０個の地点を測定してその平均値をカバー領域の厚さＴｃにしてよい。
【００５６】
セラミック本体１０の中心部は、中心から幅方向（Ｗ方向）の両方にセラミック本体の全幅の４５％以内の領域であってよい。上記範囲内でカバー領域の厚さＴｃが安定的な値を示すことができる。
【００５７】
Ｔｃが８０μｍを超えると、カバー領域Ｃが厚いため、曲げクラックの問題が発生しない。積層セラミック電子部品が次第に高容量高積層化し、カバー領域の厚さＴｃが８０μｍ以下と薄くなると、曲げクラックの問題が発生し得る。
【００５８】
本発明は、カバー領域の厚さＴｃが８０μｍ以下の場合に、クラックの発生及びそれにより発生する問題点を解決するためのものである。
【００５９】
本実施形態では、（１．５）Ｌｍ≦Ｇ≦（Ｌ−２Ｌｍ）であってよい。
【００６０】
即ち、内部電極層の内部電極３１、３２間の離隔距離Ｇは、フローティング電極層の長さ方向のマージンＬｍ以上で、セラミック本体１０の長さＬにおいて、フローティング電極層の長さ方向のマージンＬｍの２倍以下であってよい。
【００６１】
Ｇ＜（１．５）Ｌｍの場合、第１及び第２内部電極３１、３２間の離隔距離Ｇが狭すぎて第１及び第２内部電極３１、３２間に閃絡（フラッシオーバー、ｆｌａｓｈｏｖｅｒ）が発生することがある。
【００６２】
Ｇ＞（Ｌ−２Ｌｍ）の場合、第１及び第２内部電極３１、３２とフローティング電極３３が重畳する領域の面積が少ないため、設計容量の具現に困難をもたらすことがある。
【００６３】
本実施形態では、Ｌ１＜Ｌｍ＋（Ｔｃ＋Ｔｅ＋Ｔｄ）×ｃｏｔ５０゜であってよい。
【００６４】
即ち、上記セラミック本体１０の長さ方向の両端から上記第１層２１ａ、２２ａが上記セラミック本体１０の上面Ｓ１または下面Ｓ４上に形成された端部までの長さ方向の寸法Ｌ１は、セラミック本体１０のカバー領域Ｃの厚さＴｃ、内部電極の厚さＴｅ及び隣接する内部電極間の間隔Ｔｄの和にｃｏｔ５０゜を掛けた値に、フローティング電極層の長さ方向のマージンＬｍを足した値より小さくてよい。
【００６５】
これは、フローティング電極３３とクラックＱとの関係を考慮したものである。
【００６６】
外部電極に導電性樹脂からなる第２層２１ｂ、２２ｂを形成することで、クラックの発生を防止または低下させることができる。また、クラックが発生しても、Ｌ１＜Ｌｍ＋（Ｔｃ＋Ｔｅ＋Ｔｄ）×ｃｏｔ５０゜であれば、ショートが発生しないため、製品の性能に問題がない。
【００６７】
このような故障安全モード（ｆａｉｌ  ａｎｄ  ｓａｆｅ  ｍｏｄｅ）は、特に信頼性が求められる産業用及び電装用製品に要求される。
【００６８】
クラックは金属からなる外部電極の第１層２１ａの端で発生することがある。これは、第１層２１ａが金属からなっており、硬度が高く、衝撃を吸収する能力が小さいため、第１層２１ａの端に応力が集中し得るためである。
【００６９】
クラックは、第１層の端から始まり、セラミック本体１０の内部に進行し第１層と接するところで終わる。
【００７０】
図２には、クラックが発生した場合を示したが、これは、クラックの発生時点とは関係なく、ショートが発生し得る場合を誇張して示している。
【００７１】
クラックは、略直線的に形成され、セラミック本体１０の断面Ｓ１、Ｓ４と一定の角度θを成すことができる。セラミック本体１０の断面Ｓ１、Ｓ４とクラックが成す角をクラック角θといい、約５０°である。
【００７２】
図２を参照すると、クラックは、最上第１内部電極３１ａを貫通した後フローティング電極３４と接している。最上第１内部電極３１ａと第２フローティング電極３４は、クラックＱを通じて電気的に接続されてよい。
【００７３】
高電圧製品にフローティング電極を導入する理由は、実質的に内部電極に加わる電圧を半減させ、内部電極に加わる電圧が減少された分だけ、さらに電圧を上昇させるためである。
【００７４】
しかし、クラックを通じて最上第１内部電極とフローティング電極を電気的に連結する場合は、電圧半減効果が全く発揮できず、却って、第１内部電極と第２内部電極との間に高い電圧がそのまま印加されるのと同様になることがある。
【００７５】
これにより、電子部品の劣化が促進され、電子部品の寿命が短縮され、製品の信頼性が低下することがある。
【００７６】
Ｌ１がＬｍ＋（Ｔｃ＋Ｔｅ＋Ｔｄ）×ｃｏｔ５０゜より小さいと、最上内部電極３１ａを貫通したクラックが発生しても、クラックが最上内部電極３１ａと接しないため、ショートが発生しない。
【００７７】
Ｌ１がＬｍ＋（Ｔｃ＋Ｔｅ＋Ｔｄ）×ｃｏｔ５０゜以上であれば、最上内部電極３１ａを貫通したクラックＱが第２フローティング電極３４と接したり、貫通して、フローティング電極はその機能を失うことがある。よって、製品の信頼性が低下することがある。
【００７８】
セラミック本体のカバー領域の厚さＴｃ、内部電極の厚さＴｅ、内部電極間の間隔Ｔｄは、平均値を意味することができる。
【００７９】
セラミック本体１０の中心部において、長さ方向（Ｌ方向）及び厚さ方向（Ｔ方向）が成す断面を電子走査顕微鏡でスキャンし、等間隔で１０個の地点を測定してその平均値を求めることができる。
【００８０】
セラミック本体１０の中心部は、中心から幅方向（Ｗ方向）の両方にセラミック本体１０の全幅の４５％以内の領域であってよい。上記範囲内でセラミック本体のカバー領域の厚さＴｃ、内部電極の厚さＴｅ、内部電極間の間隔Ｔｄが安定的な値を示すことができる。
【００８１】
本発明の一実施形態では、Ｔｃ≦８０μｍ、（１．５）Ｌｍ≦Ｇ≦（Ｌ−２Ｌｍ）、Ｌ１＜Ｌｍ＋（Ｔｃ＋Ｔｅ＋Ｔｄ）×ｃｏｔ５０゜を満たし、また、上記セラミック本体１０の長さ方向の両端から上記第２層が上記セラミック本体１０の上面Ｓ１または下面Ｓ４上に形成された端部までの長さ方向の寸法をＬ２であるとすると、（１．５）Ｌ１≦Ｌ２≦（１／３）Ｌであってよい。
【００８２】
上記（１．５）Ｌ１≦Ｌ２≦（１／３）Ｌの特徴は、後述する本発明の他の実施形態においてさらに詳しく説明する。
【００８３】
本発明の他の実施形態では、（１．５）Ｌ１≦Ｌ２≦（１／３）Ｌであってよい。
【００８４】
即ち、上記セラミック本体１０の長さ方向の両端から上記第２層２１ｂ、２２ｂが上記セラミック本体１０の上面Ｓ１または下面Ｓ４上に形成された端部までの長さ方向の寸法Ｌ２は、上記セラミック本体１０の長さ方向の両端から上記第１層２１ａ、２２ａが上記セラミック本体１０の上面Ｓ１または下面Ｓ４上に形成された端部までの長さ方向の寸法Ｌ１の１．５倍以上で、同時にセラミック本体１０の長さＬの３分の１以下であってよい。
【００８５】
Ｌ２＜（１．５）Ｌ１であれば、クラックＱの発生を防止または低下させることができない。これは、第２層２１ｂ、２２ｂとセラミック本体１０の接する領域が狭くて、セラミック本体１０に存在する応力を第２層が十分に吸収できないためである。
【００８６】
セラミック本体１０内に存在する、クラックＱを誘発することもできる応力を第２層２１ｂ、２２ｂが吸収することで、セラミック本体１０内におけるクラックＱの発生を防止または低下させることができるが、第２層２１ｂ、２２ｂとセラミック本体１０との接する領域、即ち、応力吸収の経路が狭いため、セラミック本体１０内におけるクラックＱの発生を防止または低下させることができない。
【００８７】
Ｌ２＞（１／３）Ｌであれば、閃絡（ｆｌａｓｈｏｖｅｒ）が発生することがある。反対極性の電気が印加される第１及び第２外部電極２１、２２間の距離が短くなり、空気の耐電圧強度を超えると、大気の絶縁破壊が生じて閃絡（ｆｌａｓｈｏｖｅｒ）が発生することがある。
【００８８】
本実施形態における積層セラミック電子部品は、１００５サイズ以上であってよい。
【００８９】
１００５サイズは（１．０±０．１５ｍｍ）×（０．５±０．０５ｍｍ）であってよい。
【００９０】
以下では、実施例及び比較例を参照して本発明について詳細に説明する。
【００９１】
実施例による積層セラミックキャパシタは、次のような方法で用意した。
【００９２】
チタン酸バリウム粉末、有機溶媒としてエタノール、バインダーとしてポリビニルブチラールを混合した。これをボールミリングしてセラミックスラリーを製造し、これを用いてセラミックグリーンシートを製造した。
【００９３】
セラミックグリーンシート上にニッケルを含む内部電極用導電性ペーストを印刷して内部電極を形成し、これを積層したグリーン積層体を８５℃で、１，０００ｋｇｆ／ｃｍ２の圧力で等圧圧縮成形（ｉｓｏｓｔａｔｉｃ  ｐｒｅｓｓｉｎｇ）した。
【００９４】
圧着されたグリーン積層体を切断してグリーンチップにし、切断したグリーンチップを大気雰囲気下、２３０℃で、６０時間保持する脱バインダー工程を行ってから、グリーンチップを９５０℃で焼結して焼結チップを製造した。焼結は、還元雰囲気下で実施して内部電極の酸化を防止し、還元雰囲気はＮｉ／ＮｉＯ平衡酸素分圧より低い１０−１１〜１０−１０ａｔｍ（１０−１２〜１０−１１ＭＰａ）になるようにした。
【００９５】
焼結チップの外部に銅粉末及びガラス粉末を含む第１ペーストを用いて第１層を形成した。
【００９６】
第１層を覆うように、導電性樹脂からなる第２ペーストを用いて第２層を形成した。第２ペーストとしては、エポキシ、銀（Ａｇ）及び硬化剤を含むものを用い、熱を加えて第２層を硬化させた。
【００９７】
第２層上に、電気めっきにより、ニッケル及びすずめっき層を順に形成した。
【００９８】
まず、カバー領域の厚さが減少することによる、クラックの発生有無を確認するために、カバー領域の厚さを変化させた積層セラミックキャパシタ試片を製造した。試片を基板に実装し、曲げテストを実施した。テスト後、試片の断面を高倍率の顕微鏡で観察し、クラックの発生有無を確認した。
【００９９】
上記曲げテストとは、基板に試片を装着し、試片が装着された基板の裏に５秒間荷重を加え、容量の変化によって不良有無を決めることである。
【０１００】
上記基板の押えは、Ｃｌａｓｓ  １の場合は３ｍｍで、Ｃｌａｓｓ  ２の場合は２ｍｍで実施し、曲げ強度の判定基準は初期容量値の±１０％範囲にして行った。
【０１０１】
【表１】
2018067720.tif 000003
【０１０２】
表１を参照すると、本発明の数値範囲から外れると、カバー領域の厚さが８０μｍ以下と薄くなってからクラックが発生することを確認できる。本発明は、カバー領域の厚さが８０μｍ以下と薄くなり、クラックが発生するという問題を解決するためのものである。
【０１０３】
次に、内部電極間の離隔距離Ｇの適正性を確認するために、Ｔｃは７５μｍ、Ｌは１４００μｍ、Ｌｍは１００μｍになるようにし、Ｇを変化させた。これに対し、閃絡及び容量試験を行った結果を表２に示した。
【０１０４】
容量の設計値は１０００ｐＦにした。閃絡試験はＭＬＣＣ両方の端子に（＋）、（−）電極を連結し、瞬間的に高い電圧（１ｋＶ）を印加してからＩＲを測定し、閃絡の発生有無を確認した。
【０１０５】
【表２】
2018067720.tif 000004
【０１０６】
表２を参照すると、比較例１及び２はＧが１．５Ｌｍより小さい場合で、閃絡が発生し、容量は設計値以上である。これは、第１及び２内部電極間の離隔距離Ｇが狭すぎて第１及び第２内部電極間に閃絡が発生したとみられる。
【０１０７】
実施例１及び２は、Ｇが１．５Ｌｍより大きく、Ｌ−２Ｌｍより小さい場合で、閃絡が発生せず、容量も設計値以上である。
【０１０８】
比較例３及び４は、ＧがＬ−２Ｌｍより大きい場合で、閃絡は発生しなかったが、容量が設計値に及ばない。これは、第１及び第２内部電極とフローティング電極が重畳する部分の面積が小さいため、容量が設計値に及ばなかったとみられる。
【０１０９】
結局、１．５Ｌｍ≦Ｇ≦Ｌ−２Ｌｍの場合に、閃絡が発生せず、容量も設計値以上であることが分かる。
【０１１０】
次に、信頼性を確認するために、Ｔｃは７５μｍ、Ｔｅは１．５μｍ、Ｔｄは１５μｍ、Ｌｍは１００μｍにし、Ｌ１を変化させた。
【０１１１】
信頼性テストを行った結果を表３に示した。信頼性テストはショートの発生有無で判断した。
【０１１２】
【表３】
2018067720.tif 000005
【０１１３】
表３を参照すると、比較例５〜７はそれぞれＬ１がＬｍ＋（Ｔｃ＋Ｔｅ＋Ｔｄ）×ｃｏｔ５０゜より大きい場合で、全てショートが発生した。上記試片を切断した断面を高倍率の顕微鏡で観察した結果、最上内部電極を貫通したクラックがフローティング電極も貫通していた。
【０１１４】
実施例３及び４は、Ｌ１がＬｍ＋（Ｔｃ＋Ｔｅ＋Ｔｄ）×ｃｏｔ５０゜より小さい場合で、ショートが発生しなかった。上記試片を切断して観察した結果、最上内部電極を貫通したクラックはフローティング電極と交差しなかった。
【０１１５】
上記結果から、クラックにより最上内部電極とフローティング電極が電気的に連結され、これにより信頼性が低下し、ショートが発生したことが分かる。
【０１１６】
次に、Ｌ２の適正性を確認するために、Ｇは１５０μｍ、Ｔｃは７５μｍ、Ｔｅは１．５μｍ、Ｔｄは１５μｍ、Ｌは１４００μｍ、Ｌｍは１００μｍにし、Ｌ１とＬ２を変化させた。
【０１１７】
上記試片に対して閃絡試験を行ってから曲げテストを実施した結果を表４に示した。
【０１１８】
【表４】
2018067720.tif 000006
【０１１９】
表４を参照すると、実施例５〜７はＬ２がＬの３分の１以下で、Ｌ１の１．５倍以上の場合で、第１及び第２外部電極の間に閃絡が発生せず、クラックの発生率が試片１００個のうち８〜１２個であった。
【０１２０】
比較例７及び８は、Ｌ２がＬの３分の１より大きく、Ｌ１の１．５倍未満の場合で、第１及び第２外部電極の間に閃絡が発生し、クラックの発生率が試片１００個のうち５５、６２個であった。
【０１２１】
Ｌ２がＬの３分の１より大きい場合に閃絡が発生する理由は、反対極性に帯電される第１及び第２外部電極が近すぎるためであり、Ｌ１の１．５倍以上の場合にクラックの発生率が著しく減少する理由は、セラミック本体と第２層との接触面積が広くて、第２層でセラミック本体の応力を効果的に吸収するためである。
【０１２２】
本発明で用いた用語は特定の実施例を説明するためのもので、本発明を限定するものではない。単数の表現は、文脈上、明白でない限り、複数の意味を含む。
【０１２３】
「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素またはこれらの組み合わせが存在することを意味するものであって、これを排除するためのものではない。
【０１２４】
本発明は、上述した実施形態及び添付の図面により限定されず、添付の特許請求の範囲により限定される。
【０１２５】
従って、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で当技術分野の通常の知識を有する者により多様な形態の置換、変形及び変更が可能で、これも本発明の範囲に属する。
【符号の説明】
【０１２６】
１０  セラミック本体
Ｓ１〜Ｓ６  セラミック本体の外部面
２１、２２  第１及び第２外部電極
２１ａ、２２ａ  外部電極の第１層
２１ｂ、２２ｂ  外部電極の第２層
２１ｃ、２２ｃ  第１めっき層
２１ｄ、２２ｄ  第２めっき層
３１、３２  第１及び第２内部電極
Ｇ  第１及び第２内部電極間の離隔距離
Ｇ１、Ｇ２  第１及び第２内部電極と第１フローティング電極間の離隔距離
３１ａ、３２ａ  最上内部電極
３１ｂ、３２ｂ  最下内部電極
３３  第１フローティング電極
３４、３５  第２フローティング電極
Ｌｍ  フローティング電極層の長さ方向のマージン
Ｌ  セラミック本体の長さ
Ｌ１  セラミック本体の長さ方向の両端から第１層がセラミック本体の上面または下面上に形成された端部までの長さ方向の寸法
Ｌ２  セラミック本体の長さ方向の両端から第２層がセラミック本体の上面または下面上に形成された端部までの長さ方向の寸法
Ｔｃ  カバー領域の厚さ
Ｔｅ  内部電極の厚さ
Ｔｄ  内部電極層とフローティング電極層間の距離
Ｑ  クラック
【図１】
2018067720.tif 000007
【図２】
2018067720.tif 000008