(57)【要約】【課題】  隣接するイメージセンサそれぞれの出力に基づいて生成された画像データを繋ぎ合わせる１ライン化処理において、画質低下の発生を回避する。【解決手段】  第１のイメージセンサの出力に基づいて生成された第１の画像データの所定範囲より、第２のイメージセンサの出力に基づいて生成された第２の画像データの欠損画素に対応する位置の画素データを抽出し、該第２の画像データの欠損画素の位置に挿入することで、該第２の画像データの補正を行う補正手段と、前記第１の画像データの所定範囲の画素データと、前記補正が行われた前記第２の画像データの前記所定範囲に対応する範囲の画素データとを、重み付け加算する加算手段とを有する。【選択図】図９
2018007112.tif 000002
【特許請求の範囲】
【請求項１】
第１のイメージセンサの出力に基づいて生成された第１の画像データの所定範囲より、第２のイメージセンサの出力に基づいて生成された第２の画像データの欠損画素に対応する位置の画素データを抽出し、該第２の画像データの欠損画素の位置に挿入することで、該第２の画像データの補正を行う補正手段と、
前記第１の画像データの前記所定範囲の画素データと、前記補正が行われた前記第２の画像データの前記所定範囲に対応する範囲の画素データとを、重み付け加算する加算手段と
を有することを特徴とする画像読取装置。
【請求項２】
前記第１のイメージセンサに含まれる各受光素子の位置に関するパラメータと、前記第２のイメージセンサに含まれる各受光素子の位置に関するパラメータとに基づいて、前記第２の画像データの欠損画素に対応する位置を算出する算出手段を更に有することを特徴とする請求項１に記載の画像読取装置。
【請求項３】
前記第２の画像データの欠損画素が、前記第１の画像データの前記所定範囲に含まれるか否かを判定する判定手段を更に有することを特徴とする請求項１または２に記載の画像読取装置。
【請求項４】
前記補正手段は、
前記判定手段により、前記第２の画像データの欠損画素が前記第１の画像データの前記所定範囲に含まれると判定された場合に、前記第２の画像データの補正を行うことを特徴とする請求項３に記載の画像読取装置。
【請求項５】
前記補正手段は、
前記判定手段により、前記第２の画像データの欠損画素が前記第１の画像データの前記所定範囲に含まれると判定され、かつ、前記第２の画像データの欠損画素の位置が前記第１の画像データの欠損画素の位置に一致すると判定された場合、前記第２の画像データの補正を行わないことを特徴とする請求項３に記載の画像読取装置。
【請求項６】
請求項１乃至５のいずれか１項に記載の画像読取装置を有する画像形成装置。
【請求項７】
第１のイメージセンサの出力に基づいて生成された第１の画像データの所定範囲より、第２のイメージセンサの出力に基づいて生成された第２の画像データの欠損画素に対応する位置の画素データを抽出し、該第２の画像データの欠損画素の位置に挿入することで、該第２の画像データの補正を行う補正工程と、
前記第１の画像データの前記所定範囲の画素データと、前記補正が行われた前記第２の画像データの前記所定範囲に対応する範囲の画素データとを、重み付け加算する加算工程と
を有することを特徴とする画像読取方法。
【請求項８】
画像読取装置のコンピュータに、
第１のイメージセンサの出力に基づいて生成された第１の画像データの所定範囲より、第２のイメージセンサの出力に基づいて生成された第２の画像データの欠損画素に対応する位置の画素データを抽出し、該第２の画像データの欠損画素の位置に挿入することで、該第２の画像データの補正を行う補正工程と、
前記第１の画像データの前記所定範囲の画素データと、前記補正が行われた前記第２の画像データの前記所定範囲に対応する範囲の画素データとを、重み付け加算する加算工程と
を実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像読取装置、画像形成装置、画像読取方法及びプログラムに関する。
【背景技術】
【０００２】
従来より、複写機やスキャナ等の画像形成装置には、原稿画像を読み取る画像読取装置が搭載されている。画像読取装置は、複数のイメージセンサを備えており、隣接するイメージセンサ同士が副走査方向から見た場合に互いにその一部が重複するように、主走査方向において千鳥状に配置されている。
【０００３】
かかる画像読取装置では、隣接するイメージセンサそれぞれの出力に基づいて生成される画像データについて、重複する部分の画素を重み付け加算することで、各画像データを繋ぎ合わせる１ライン化処理を実行する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、各イメージセンサには複数のセンサチップが含まれており、製造上、センサチップ間のつなぎ目の位置には、受光素子を配することができない。このため、当該イメージセンサの出力に基づいて生成される画像データにおいては、センサチップ間のつなぎ目の位置に、画素データの抜けが生じることになる（以下、画素データが抜けた位置の画素を、「欠損画素」と称す）。
【０００５】
そして、上記画像読取装置において、当該欠損画素が、画像データの重複する部分に含まれていたとすると、上記１ライン化処理において重み付け加算する画素にずれが生じることになる。この結果、１ライン化処理された画像データの画質が低下することになる。
【０００６】
本発明は上記課題に鑑みてなされたものであり、隣接するイメージセンサそれぞれの出力に基づいて生成された画像データを繋ぎ合わせる１ライン化処理において、画質低下の発生を回避することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の各実施形態に係る画像読取装置は、以下のような構成を有する。すなわち、
第１のイメージセンサの出力に基づいて生成された第１の画像データの所定範囲より、第２のイメージセンサの出力に基づいて生成された第２の画像データの欠損画素に対応する位置の画素データを抽出し、該第２の画像データの欠損画素の位置に挿入することで、該第２の画像データの補正を行う補正手段と、
前記第１の画像データの前記所定範囲の画素データと、前記補正が行われた前記第２の画像データの前記所定範囲に対応する範囲の画素データとを、重み付け加算する加算手段とを有する。
【発明の効果】
【０００８】
本発明の各実施形態によれば、複数のイメージセンサそれぞれの出力に基づいて生成された画像データを繋ぎ合わせる１ライン化処理において、画質低下の発生を回避することができる。
【図面の簡単な説明】
【０００９】
【図１】画像形成装置の全体構成の一例を示す図である。
【図２】密着センサのハードウェア構成の一例を示す図である。
【図３】主走査方向１ライン化処理の概要を説明するための図である。
【図４】イメージセンサの構成及び欠損画素を説明するための図である。
【図５】チップ間欠損画素を含む画像データを示す図である。
【図６】チップ間欠損画素が含まれる場合の、従来の主走査方向１ライン化処理を説明するための図である。
【図７】チップ間欠損画素が含まれる場合の、第１の実施形態における画素データ挿入処理及び主走査方向１ライン化処理を説明するための図である。
【図８】チップ間欠損画素の座標の算出方法を説明するための図である。
【図９】１ライン化処理部の機能構成の一例を示す図である。
【図１０】座標算出処理の流れを示すフローチャートである。
【図１１】画素データ挿入処理の流れを示すフローチャートである。
【発明を実施するための形態】
【００１０】
以下、各実施形態の詳細について添付の図面を参照しながら説明する。なお、各実施形態に係る明細書及び図面の記載に際して、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省く。
【００１１】
［第１の実施形態］
＜１．画像形成装置の全体構成＞
はじめに、第１の実施形態に係る画像読取装置を搭載する画像形成装置の全体構成について説明する。図１は、画像形成装置の全体構成の一例を示す図である。
【００１２】
図１に示すように、画像形成装置１００は、画像読取装置１１０と、画像印刷装置１２０と、給紙装置１４０と、操作装置１５０とを搭載する。このうち、以下では、画像読取装置１１０と画像印刷装置１２０の詳細について説明する。
【００１３】
画像読取装置１１０は、原稿画像を読み取り、画像データを生成する装置である。画像読取装置１１０は、密着センサ１１１と、白色ローラ１１２と、挿入口から挿入された原稿を密着センサ１１１と白色ローラ１１２との間に搬送するローラ１１３と、を有する。
【００１４】
画像読取装置１１０では、ローラ１１３により搬送された原稿に対して、密着センサ１１１に取り付けられたＬＥＤ（Light Emitted Diode）が光を照射する。また、画像読取装置１１０では、原稿からの反射光を、密着センサ１１１に取り付けられたイメージセンサが検出し、当該原稿画像の画像データを生成する。
【００１５】
画像印刷装置１２０は、画像データに基づいて、画像を印刷する装置である。画像印刷装置１２０は、帯電装置１２１、発光素子アレイユニット１２２、感光体ドラム１２３を有する。
【００１６】
帯電装置１２１は、感光体ドラム１２３を−１２００ボルトに一様に帯電させるグリッド付きのスコロトロンチャージャである。発光素子アレイユニット１２２は、ＬＥＤ（もしくはＬＤ）をアレイ状に並べたものであり、ＳＬＡ（セルフォック（登録商標）レンズアレイ）を介して感光体ドラム１２３に対してＬＥＤ光（もしくはＬＤ光）を照射する。
【００１７】
感光体ドラム１２３に対して、ＬＥＤ光を照射するにあたり、発光素子アレイユニット１２２では、原稿画像において濃度の淡い部分は、ＬＥＤを発光させないようにし、原稿画像において濃度の濃い部分は、ＬＥＤを発光させるようにする。これにより、感光体ドラム１２３には、原稿画像の濃淡に対応した静電潜像が形成される。
【００１８】
画像印刷装置１２０は、更に、現像ユニット１２４、レジストローラ１２５、転写チャージャ１２６、分離チャージャ１２７、搬送タンク１２８、定着ユニット１２９、排紙ローラ１３０、１３１を有する。
【００１９】
現像ユニット１２４は、感光体ドラム１２３に形成された静電潜像を現像する。現像ユニット１２４内のトナーは撹拌により負に帯電されており、−７００ボルトのバイアスが印加されているため、現像ユニット１２４では、ＬＥＤ光が照射された部分にだけトナーを付着させることができる。
【００２０】
レジストローラ１２５は、所定のタイミングで感光体ドラム１２３の下部を用紙が通過するように、当該用紙を搬送する。転写チャージャ１２６は、レジストローラ１２５により感光体ドラム１２３の下部を用紙が通過している間に、トナー像を当該用紙に転写する。
【００２１】
分離チャージャ１２７は、トナー像が転写された用紙を感光体ドラム１２３から分離させる。搬送タンク１２８は、分離された用紙を定着ユニット１２９に搬送する。
【００２２】
定着ユニット１２９は、用紙に転写されたトナー像を定着させる。排紙ローラ１３０、１３１は、トナー像が定着された用紙を排紙する。
【００２３】
＜２．密着センサのハードウェア構成＞
次に、密着センサ１１１のハードウェア構成のうち、主に、画像データの処理に関わるハードウェア構成について説明する（ＬＥＤ等については説明を省略する）。図２は、密着センサのハードウェア構成の一例を示す図である。
【００２４】
図２に示すように、密着センサ１１１は、複数（本実施形態では、５つ）のイメージセンサ２０１〜２０５を有する。イメージセンサ２０１〜２０５は、それぞれ、隣接するイメージセンサ同士が、副走査方向から見た場合に、互いにその一部が重複するように配置されている。また、イメージセンサ２０１、２０３、２０５は、イメージセンサ２０２、２０４よりも、副走査方向の上流側に（イメージセンサ２０２、２０４は、イメージセンサ２０１、２０３、２０５よりも下流側に）所定の間隔をもって配置されている。つまり、イメージセンサ２０１〜２０５は、主走査方向において千鳥状に配置されている。
【００２５】
また、密着センサ１１１は、Ａ／Ｄ変換部２１１〜２１５を有し、それぞれ、イメージセンサ２０１〜２０５から出力される電気信号を、デジタル信号に変換し、画像データを生成する。
【００２６】
また、密着センサ１１１は、副走査ライン遅延用メモリ部２２１、２２３、２２５を有する。副走査ライン遅延用メモリ部２２１、２２３、２２５は、Ａ／Ｄ変換部２１１、２１３、２１５から出力された画像データを、一時的に蓄積した後、１ライン化処理部２３０に出力する。上述したとおり、イメージセンサ２０１、２０３、２０５は、イメージセンサ２０２、２０４より副走査方向において上流側に配置されている。このため、Ａ／Ｄ変換部２１２、２１４からの画像データは、Ａ／Ｄ変換部２１１、２１３、２１５からの画像データよりも遅延して出力される。副走査ライン遅延用メモリ部２２１、２２３、２２５では、かかる遅延分を調整するために、Ａ／Ｄ変換部２１１、２１３、２１５から出力された画像データを、一時的に蓄積した後、１ライン化処理部２３０に出力する。
【００２７】
なお、本実施形態において、イメージセンサ２０２は、副走査方向の最下流側に配置されるため、密着センサ１１１には、副走査ライン遅延用メモリ部が配されていない。つまり、Ａ／Ｄ変換部２１２より出力される画像データは、副走査ライン遅延用メモリ部に蓄積されることなく、直接、１ライン化処理部２３０に入力される。
【００２８】
一方、イメージセンサ２０４は、イメージセンサ２０２と副走査方向において概ね同一直線上に配置されているが、調整を容易にするために、実際には、副走査方向において、イメージセンサ２０２よりも数ライン上流側に配置されている。このため、密着センサ１１１は、副走査ライン遅延用メモリ部２２４を有する。副走査ライン遅延用メモリ部２２４は、Ａ／Ｄ変換部２１４より出力される画像データを、一時的に蓄積した後、１ライン化処理部２３０に出力する。
【００２９】
１ライン化処理部２３０は、副走査ライン遅延用メモリ部２２１〜２２５及びＡ／Ｄ変換部２１２からそれぞれ出力された画像データについて、互いに重複する部分の画素を重み付け加算することで、各画像データを繋ぎ合わせる１ライン化処理を実行する。
【００３０】
なお、１ライン化処理部２３０は、画像形成装置１００全体を統括する制御部２５０からの指示のもと、主走査１ライン化用メモリ部２４０を用いて、主走査方向における１ライン化処理を実行する。これにより、１ライン化処理部２３０からは、主走査方向に１ライン化された１ライン化処理後の画像データが出力される。
【００３１】
なお、本実施形態において、Ａ／Ｄ変換部２１１〜２１５、副走査ライン遅延用メモリ部２２１〜２２５、１ライン化処理部２３０、主走査１ライン化用メモリ部２４０は、同一基板２１０上において、１または複数の集積回路を用いて実現されるものとする。
【００３２】
＜３．主走査方向における１ライン化処理の説明＞
次に、主走査方向における一般的な１ライン化処理の概要について説明する。図３は、主走査方向１ライン化処理の概要を説明するための図である。図３の例は、イメージセンサ２０１及びイメージセンサ２０２の出力に基づいて生成された画像データに対して、所定範囲の画素（互いに重複する部分の画素。以下、「重複部」と称す）を用いて、一般的な１ライン化処理を実行した様子を示している。
【００３３】
図３に示すように、重複部の画素数を８画素とした場合、イメージセンサ２０１に基づく画像データに対しては、重複部の左側から順に７／８、６／８、・・・１／８の重み係数をかけることで重み付けが行われる。一方、イメージセンサ２０２に基づく画像データに対しては、重複部の左側から順に、１／８、２／８、・・・７／８の重み係数をかけることで重み付けが行われる。
【００３４】
そして、それぞれ重み付けされた画像データを、足し合わせることで（重み付け加算することで）、主走査方向に１ライン化された画像データが生成される。
【００３５】
＜４．イメージセンサの構成及び欠損画素＞
次に、イメージセンサ２０１〜２０５の構成及び欠損画素（イメージセンサ２０１〜２０５に基づく画像データにおいて発生する欠損画素）について説明する。
【００３６】
図４は、イメージセンサの構成及び欠損画素を説明するための図である。なお、図４では、説明の簡略化のため、イメージセンサ２０１〜２０５のうち、イメージセンサ２０２の構成及び欠損画素について説明する。
【００３７】
図４に示すように、イメージセンサ２０２は、複数のセンサチップ（半導体部品）４０１、４０２、４０３、４０４、・・・を、副走査方向において同一位置に、直線状に配置することで構成される。それぞれのセンサチップ４０１、４０２、４０３、４０４、・・・には、複数の受光素子４２１等が直線状に等間隔で配置される。なお、受光素子４２１等は、受光した光を電気信号に変換する素子である。
【００３８】
本実施形態において、複数の受光素子４２１等は、それぞれ、イメージセンサ２０２の出力に基づいて生成される画像データ４３０の１画素（画素４３１等）に対応している。
【００３９】
図４に示すように、イメージセンサ２０２の場合、センサチップ間のつなぎ目の位置には、製造上の理由から、１画素分の受光素子の抜けが存在している。例えば、センサチップ４０１と４０２との間のつなぎ目の位置４１１には、１画素分の受光素子の抜けが存在している。また、センサチップ４０２と４０３との間のつなぎ目の位置４１２には、１画素分の受光素子の抜けが存在している。更に、センサチップ４０３と４０４との間のつなぎ目の位置４１３には、１画素分の受光素子の抜けが存在している。
【００４０】
このため、位置４１１、４１２、４１３においては、原稿画像を読み取ることができず、この結果、イメージセンサ２０２に基づく画像データ４３０には、位置４１１、４１２、４１３それぞれに対応する画素に欠損が生じる。以下、位置４１１、４１２、４１３それぞれに対応する欠損画素を、"チップ間欠損画素"と称す。
【００４１】
＜５．重複部にチップ間欠損画素を含む場合の画像データの説明＞
次に、上記チップ間欠損画素が重複部に含まれる画像データについて説明する。図５は、チップ間欠損画素を含む画像データを示す図である。ここでは、イメージセンサ２０１とイメージセンサ２０２との間の重複部を用いて説明する。
【００４２】
図５に示すように、イメージセンサ２０１の場合、画像データ５３０のうちセンサチップ５１１に基づく画素データ群５３１が、重複部（８画素）を形成する。一方、イメージセンサ２０２の場合、画像データ５４０のうちセンサチップ５２１とセンサチップ５２２とに基づく画素データ群５４１、５４２が、重複部（８画素）を形成する。
【００４３】
このため、イメージセンサ２０１の出力に基づいて生成される画像データ５３０の場合、重複部にチップ間欠損画素は含まれない。一方、イメージセンサ２０２の出力に基づいて生成される画像データ５４０の場合、重複部にチップ間欠損画素が含まれることになる。
【００４４】
かかる状況のもとで、主走査方向に白黒の周期的な変化をもつ原稿画像５００を、イメージセンサ２０１、２０２がそれぞれ検出したとする。この場合、画像データ５４０の重複部に含まれるチップ間欠損画素において、原稿画像５００の黒色を示す画素データが抜けることになる。
【００４５】
＜６．チップ間欠損画素が含まれる場合の、従来の１ライン化処理＞
次に、重複部にチップ間欠損画素が含まれる場合の、従来の１ライン化処理について説明する。図６は、チップ間欠損画素が含まれる場合の、従来の１ライン化処理を説明するための図である。
【００４６】
図６に示すように、イメージセンサ２０１に基づく画像データ５３０の場合、重複部に含まれる画素６０１、６０２、・・・６０８に対して、左側から順に、７／８、６／８、・・・１／８の重み係数をかけることで重み付けが行われる。
【００４７】
また、イメージセンサ２０２に基づく画像データ５３０の場合、重複部に含まれる画素６１１、６１２、・・・に対して、左側から順に１／８、２／８、・・・７／８の重み付け係数をかけることで重み付けが行われる。
【００４８】
ここで、画像データ５４０には、チップ間欠損画素６１４が含まれるため、重み係数４／８は画素６１５に対してかけられる。このため、画像データ６２０は、重み付けされた画素６０１〜６０８と、重み付けされた画素６１１〜６１３、６１５〜６１９とが足し合わされることで生成されることになる。
【００４９】
このように、重複部にチップ間欠損画素６１４が含まれていると、主走査方向の１ライン化処理を実行した場合に、チップ間欠損画素６１４より右側に位置する画素が１画素分ずれて重み付け加算されることになる。この結果、主走査方向に１ライン化された画像データ６２０は、その一部に、ぼやけたような画素データが含まれることになる。
【００５０】
＜７．チップ間欠損画素が含まれる場合の、本実施形態における１ライン化処理＞
これに対して、本実施形態では、重複部にチップ間欠損画素６１４が含まれる場合、画素データ挿入処理を行ったうえで１ライン化処理を実行する。以下、重複部にチップ間欠損画素が含まれる場合の、本実施形態における画素データ挿入処理及び１ライン化処理について説明する。
【００５１】
図７は、チップ間欠損画素が含まれる場合の、第１の実施形態における画素データ挿入処理及び主走査方向１ライン化処理を説明するための図である。
【００５２】
図７（ａ）に示すように、重複部において、画像データ５４０にチップ間欠損画素６１４が含まれる場合、本実施形態では、画素データ挿入処理を実行する。具体的には、対応する位置の画像データ５３０の画素６０４の画素データを抽出し、抽出した画素データを、画像データ５４０のチップ間欠損画素６１４の位置に挿入する。
【００５３】
画像データ５４０'は、画像データ５４０に対して画素データ挿入処理を実行した後の画像データを示している。画素データ挿入処理後の画像データ５４０'に示すように、チップ間欠損画素６１４の位置には、画像データ５３０より抽出された画素６０４の画素データが挿入される。
【００５４】
図７（ｂ）は、画素データ挿入処理後の画像データ５４０'を用いて、主走査方向の１ライン化処理を実行した様子を示している。
【００５５】
図７（ｂ）に示すように、イメージセンサ２０１に基づく画像データ５３０の場合、重複部に含まれる画素６０１、６０２、・・・６０８に対して、左側から順に、７／８、６／８、・・・１／８の重み係数をかけることで重み付けが行われる。
【００５６】
また、画素データ挿入処理後の画像データ５４０'の場合、重複部に含まれる画素６１１、６１２、・・・６１８に対して、左側から順に、１／８、２／８、・・・７／８の重み付け係数をかけることで重み付けが行われる。
【００５７】
このため、画像データ７００は、重み付けされた画素６０１〜６０８と、重み付けされた画素６１１〜６１８とが足し合されることで生成されることになる。
【００５８】
このように、本実施形態によれば、画素データ挿入処理を実行した上で、主走査方向の１ライン化処理を実行するため、重み付け加算において画素ずれが発生することがない。このため、主走査方向に１ライン化された画像データ７００の画質が低下することもない。
【００５９】
＜８．チップ間欠損画素の座標の算出方法＞
次に、チップ間欠損画素の座標の算出方法について説明する。図８は、チップ間欠損画素の座標の算出方法を説明するための図である。なお、ここでも、イメージセンサ２０１とイメージセンサ２０２を用いて説明する（ただし、他の隣接するイメージセンサ同士についても同様の算出方法が適用可能である）。
【００６０】
図８に示す各受光素子の位置に関する各パラメータ（Ｘ、Ｓ、ＣＨＩＰ、Ａ１、Ａ２）の定義は、以下の通りである。
・Ｘ      ：イメージセンサ２０１における、イメージセンサ２０２のチップ間欠損画素の位置に相当する画素の座標
・Ｓ      ：イメージセンサ２０１の有効画素数（ただし、重複部を除く）
・ＣＨＩＰ：センサチップに含まれる画素の数に１を加えた値
・Ａ１    ：イメージセンサ２０１の有効画像領域開始位置の座標
・Ａ２    ：イメージセンサ２０２の有効画像領域開始位置の座標
ここで、パラメータＳ及びＣＨＩＰの値は、画像読取装置ごとに固定された値である。一方、Ａ１及びＡ２は、独立したパラメータであるが、イメージセンサ２０１とイメージセンサ２０２との間のつなぎ目の位置が決定されることで、相対的に固定された値となる。例えば、Ａ１＝１００、Ａ２＝１２０とすることで、重複部における各画素の位置が一致したとすると、Ａ１＝Ａ２−２０となる。なお、イメージセンサ２０１とイメージセンサ２０２との間のつなぎ目の位置は、例えば、画像形成装置１００の製造時に決定される。
【００６１】
各受光素子の位置に関する各パラメータを、上記のように定義すると、イメージセンサ２０１における、イメージセンサ２０２のチップ間欠損画素の位置に相当する画素の座標Ｘは、下式により求めることができる。
Ｘ＝Ａ１＋Ｓ＋（ＣＨＩＰ−Ａ２）・・・（式１）
なお、上式１は、イメージセンサ２０２の主走査方向最上流側に配された１番目のセンサチップ５２１と２番目のセンサチップ５２２との間のチップ間欠損画素が、重複部に含まれることを前提として求めた式である。このため、例えば、ｉ番目のセンサチップとｉ＋１番目のセンサチップとの間のチップ間欠損画素が重複部に含まれる場合にあっては、"ＣＨＩＰ"の値をｉ倍したうえで、上式１を用いて座標Ｘを求めることになる。
【００６２】
＜９．１ライン化処理部の機能構成＞
次に、１ライン化処理部２３０の機能構成について説明する。図９は、１ライン化処理部の機能構成の一例を示す図である。
【００６３】
図９に示すように、１ライン化処理部２３０は、座標算出部９０１、レジスタ部９０２、画素データ挿入処理部９０３、主走査１ライン化処理部９０４を有する。
【００６４】
座標算出部９０１は、レジスタ部９０２に保持された各受光素子の位置に関する各パラメータを取得する。具体的には、座標算出部９０１は、レジスタ部９０２より、イメージセンサの有効画素数（Ｓ）、１つのセンサチップに含まれる画素の数（ＣＨＩＰ−１）、各イメージセンサの有効画像領域開始位置の座標（Ａ１、Ａ２）を取得する。
【００６５】
また、座標算出部９０１は、算出手段として機能し、レジスタ部９０２より取得した各パラメータに基づいて、上記式１を用いて、イメージセンサのチップ間欠損画素の位置に相当する画素の座標Ｘを算出する。
【００６６】
また、座標算出部９０１は、判定手段としても機能し、画像データの重複部にチップ間欠損画素が含まれるか否か（画素データ挿入処理の実行要否）を判定する。座標算出部９０１では、算出した座標Ｘが重複部に含まれるか否かに基づいて、画像データの重複部にチップ間欠損画素が含まれるか否かを判定する。
【００６７】
更に、座標算出部９０１は、画素データ挿入処理の実行要否の判定結果をレジスタ部９０２に通知するとともに、画素データ挿入処理の実行が必要と判定した場合にあっては、座標Ｘをレジスタ部９０２に通知する。
【００６８】
レジスタ部９０２は、座標算出部９０１がチップ間欠損画素の座標Ｘを算出する際に用いる各パラメータを、制御部２５０より取得して保持する。また、レジスタ部９０２は、座標算出部９０１により算出された座標Ｘを保持する。更に、レジスタ部９０２は、座標算出部９０１より、画素データ挿入処理の実行が必要である旨の判定結果の通知を受けた場合に、実行フラグ（画素データ挿入処理を実行するための実行フラグ）をＯＮにする。
【００６９】
画素データ挿入処理部９０３は、補正手段として機能する。具体的には、画素データ挿入処理部９０３は、副走査ライン遅延用メモリ部２２１〜２２５及びＡ／Ｄ変換部２１２それぞれから画像データを取得する。
【００７０】
また、画素データ挿入処理部９０３は、レジスタ部９０２に格納された実行フラグがＯＮになっているか否かを判定し、実行フラグがＯＮになっている場合に、画素データ挿入処理を実行することで、取得した画像データを補正する。具体的には、画素データ挿入処理部９０３は、レジスタ部９０２に保持された座標Ｘを参照し、座標Ｘの位置に、画素データを挿入する。
【００７１】
なお、画素データ挿入処理部９０３は、レジスタ部９０２に格納された実行フラグがＯＮになっていない場合には、画素データ挿入処理を実行しない。
【００７２】
更に、画素データ挿入処理部９０３は、画素データ挿入処理を実行することで補正した画像データを、主走査１ライン化処理部９０４に出力する。
【００７３】
主走査１ライン化処理部９０４は、加算手段として機能する。具体的には、主走査１ライン化処理部９０４は、画素データ挿入処理を実行することで補正された画像データについて、画像データの重複部の各画素を重み付け加算することで、主走査方向における１ライン化処理を実行する。なお、主走査１ライン化処理部９０４は、主走査１ライン化用メモリ部を用いて１ライン化処理を実行する。主走査１ライン化処理部９０４では、更に、１ライン化処理後の画像データを出力する。
【００７４】
＜１０．１ライン化処理部において実行される処理＞
次に、１ライン化処理部２３０において実行される処理のうち、座標算出処理、画素データ挿入処理について説明する。
【００７５】
（１）座標算出処理の説明
図１０は、座標算出処理の流れを示すフローチャートである。図１０に示すフローチャートは、例えば、画像形成装置１００の製造時に、制御部２５０よりレジスタ部９０２に各受光素子の位置に関する各パラメータが格納されることで実行される。
【００７６】
ステップＳ１００１において、座標算出部９０１は、カウンタ変数Ｎを初期化する。カウンタ変数Ｎは、重複部の数をカウントするのに用いられる。本実施形態において、密着センサ１１１は、５つのイメージセンサ２０１〜２０５を有するため、カウンタ変数Ｎは"４"までカウントされる。
【００７７】
ステップＳ１００２において、座標算出部９０１は、カウンタ変数Ｎをインクリメントする。
【００７８】
ステップＳ１００３において、座標算出部９０１は、レジスタ部９０２より、各受光素子の位置に関する各パラメータを取得し、座標Ｘを算出する。更に、座標算出部９０１は、算出した座標Ｘに基づいて、隣接するイメージセンサ（Ｎ番目とＮ＋１番目のイメージセンサ）それぞれの出力に基づいて生成される画像データの重複部に、チップ間欠損画素が含まれるか否かを判定する。
【００７９】
ステップＳ１００３において、チップ間欠損画素が含まれると判定した場合には（ステップＳ１００３において"Ｙｅｓ"の場合には）、ステップＳ１００４に進む。
【００８０】
ステップＳ１００４において、座標算出部９０１は、算出した座標Ｘを、レジスタ部９０２に格納する。また、座標算出部９０１は、画素データ挿入処理の実行が必要である旨の判定結果を、レジスタ部９０２に通知する。これにより、レジスタ部９０２では実行フラグをＯＮにする。その後、ステップＳ１００５に進む。
【００８１】
一方、ステップＳ１００３において、チップ間欠損画素が含まれないと判定した場合には（ステップＳ１００３において"Ｎｏ"の場合には）、直接、ステップＳ１００５に進む。
【００８２】
ステップＳ１００５において、座標算出部９０１は、カウンタ変数Ｎが４以上であるか否かを判定する。ステップＳ１００５において、カウンタ変数Ｎが４未満であると判定した場合には（ステップＳ１００５において"Ｎｏ"の場合には）、ステップＳ１００２に戻る。
【００８３】
一方、ステップＳ１００５において、カウンタ変数Ｎが４以上であると判定した場合には（ステップＳ１００５において"Ｙｅｓ"の場合には）、座標算出処理を終了する。
【００８４】
以上の座標算出処理により、レジスタ部９０２には重複部ごとの実行フラグと座標Ｘとが格納されることになる。以下に、座標算出処理の処理結果の一例を示す。
〇１番目と２番目のイメージセンサ間における重複部
・座標Ｘ：Ｘ１
・実行フラグ：ＯＮ
〇２番目と３番目のイメージセンサ間における重複部
・座標Ｘ：Ｘ２
・実行フラグ：ＯＮ
〇３番目と４番目のイメージセンサ間における重複部
・座標Ｘ：−
・実行フラグ：−
〇４番目と５番目のイメージセンサ間における重複部
・座標Ｘ：Ｘ５
・実行フラグ：ＯＮ
なお、上記処理結果は、３番目と４番目のイメージセンサ間における重複部に、チップ間欠損画素が含まれないと判定された例を示している。
【００８５】
（２）画素データ挿入処理の説明
図１１は、画素データ挿入処理の流れを示すフローチャートである。図１１に示すフローチャートは、画素データ挿入処理部９０３が、副走査ライン遅延用メモリ部２２１〜２２５及びＡ／Ｄ変換部２１２それぞれから画像データを取得するごとに実行される。
【００８６】
ステップＳ１１０１において、画素データ挿入処理部９０３は、カウンタ変数Ｎを初期化する。
【００８７】
ステップＳ１１０２において、画素データ挿入処理部９０３は、カウンタ変数Ｎをインクリメントする。
【００８８】
ステップＳ１１０３において、画素データ挿入処理部９０３は、隣接するイメージセンサ（Ｎ番目とＮ＋１番目のイメージセンサ）間における重複部について、レジスタ部９０２の実行フラグがＯＮになっているか否かを判定する。
【００８９】
ステップＳ１１０３において、実行フラグがＯＮになっていると判定した場合には（ステップＳ１１０３において"Ｙｅｓ"の場合には）、ステップＳ１１０４に進む。
【００９０】
ステップＳ１１０４において、画素データ挿入処理部９０３は、隣接するイメージセンサ（Ｎ番目とＮ＋１番目のイメージセンサ）間における重複部について、レジスタ部９０２より座標Ｘを取得する。更に、画素データ挿入処理部９０３は、座標Ｘの画素データを抽出し、チップ間欠損画素の位置に挿入する。その後、ステップＳ１１０５に進む。
【００９１】
一方、ステップＳ１１０３において、実行フラグがＯＮになっていないと判定した場合には（ステップＳ１１０３において"Ｎｏ"の場合には）、直接、ステップＳ１１０５に進む。このように、実行フラグがＯＮになっていない場合（つまり、チップ間欠損画素が含まれていない場合）に、画素データの挿入を行わない構成とすることで、不要な箇所への画素データの挿入を回避することができる。
【００９２】
ステップＳ１１０５において、画素データ挿入処理部９０３は、カウンタ変数Ｎが４以上であるか否かを判定する。ステップＳ１１０５において、カウンタ変数Ｎが４未満であると判定した場合には（ステップＳ１１０５において"Ｎｏ"の場合には）、ステップＳ１１０２に戻る。
【００９３】
一方、ステップＳ１１０５において、カウンタ変数Ｎが４以上であると判定した場合には（ステップＳ１１０５において"Ｙｅｓ"の場合には）、画素データ挿入処理を終了する。これにより、各重複部についての画素データ挿入処理が完了する。
【００９４】
＜１１．まとめ＞
以上の説明から明らかなように、本実施形態における画像読取装置１１０では、
・隣接するイメージセンサそれぞれの出力に基づいて生成される画像データの重複部に、チップ間欠損画素が含まれるか否かを判定する。
・画像データにチップ間欠損画素が含まれる場合に、チップ間欠損画素が含まれない画像データの、チップ間欠損画素に対応する位置の画素データを抽出し、チップ間欠損画素の位置に挿入することで、チップ間欠損画素が含まれる画像データを補正する。
・チップ間欠損画素が含まれない画像データの重複部の画素データと、補正が行われた画像データの重複部の画素データとを重み付け加算することで、各画像データを繋ぎ合わせる１ライン化処理を実行する。
【００９５】
これにより、画像データの重複部にチップ間欠損画素が含まれていた場合でも、重複部における各画素の重み付け加算において画素ずれが発生することがなくなる。この結果、１ライン化処理において画質低下の発生を回避することができる。
【００９６】
［第２の実施形態］
上記第１の実施形態では、制御部２５０が、各パラメータをレジスタ部９０２に設定し、座標算出部９０１が、チップ間欠損画素の座標Ｘを算出する構成とした。しかしながら、チップ間欠損画素の座標Ｘは、例えば、制御部２５０において算出し、算出結果をレジスタ部９０２に設定する構成としてもよい。
【００９７】
また、上記第１の実施形態では、イメージセンサ２０１に基づく画像データとイメージセンサ２０２に基づく画像データとの重複部において、イメージセンサ２０２に基づく画像データに、チップ間欠損画素が含まれているものとして説明した。しかしながら、イメージセンサ２０１に基づく画像データに、チップ間欠損画素が含まれている場合も同様の処理を実行することが可能である。あるいは、イメージセンサ２０１に基づく画像データ及びイメージセンサ２０２に基づく画像データの両方に、チップ間欠損画素が含まれている場合も同様の処理を実行することが可能である。
【００９８】
ただし、イメージセンサ２０１に基づく画像データ及びイメージセンサ２０２に基づく画像データの両方にチップ間欠損画素が含まれている場合であって、両方の画像データにおけるチップ間欠損画素の座標が一致する場合はこの限りでない。チップ間欠損画素の座標が同じ場合には、画素ずれが発生しないため、画素データ挿入処理を実行する必要がないからである。
【００９９】
また、上記第１の実施形態では、１ライン化処理部２３０を集積回路を用いて実現する場合について説明した。しかしながら、１ライン化処理部２３０の機能を実現するソフトウェアのプログラムコードが記録された記憶媒体を、画像読取装置に供給する構成としてもよい。この場合、画像読取装置のコンピュータが記憶媒体に記録されたプログラムコードを読み出して実行することにより、１ライン化処理部２３０の機能を実現することになる。
【０１００】
なお、上記実施形態に挙げた構成等に、その他の要素との組み合わせなど、ここで示した構成に本発明が限定されるものではない。これらの点に関しては、本発明の趣旨を逸脱しない範囲で変更することが可能であり、その応用形態に応じて適切に定めることができる。
【符号の説明】
【０１０１】
１００                  ：画像形成装置
１１０                  ：画像読取装置
１１１                  ：密着センサ
２０１〜２０５          ：イメージセンサ
２２１〜２２５          ：副走査ライン遅延用メモリ部
２３０                  ：１ライン化処理部
２４０                  ：主走査１ライン化用メモリ部
２５０                  ：制御部
４０１〜４０４          ：センサチップ
４２１                  ：受光素子
４３０                  ：画像データ
４３１                  ：画素
５１１、５２１、５２２  ：センサチップ
５３０、５４０          ：画像データ
５４０'                ：画素データ挿入処理後の画像データ
６１４                  ：チップ間欠損画素
７００                  ：主走査方向に１ライン化された画像データ
【先行技術文献】
【特許文献】
【０１０２】
【特許文献１】特開２００６−０６７０３１号公報
【図１】
2018007112.tif 000003
【図２】
2018007112.tif 000004
【図３】
2018007112.tif 000005
【図４】
2018007112.tif 000006
【図５】
2018007112.tif 000007
【図６】
2018007112.tif 000008
【図７】
2018007112.tif 000009
【図８】
2018007112.tif 000010
【図９】
2018007112.tif 000011
【図１０】
2018007112.tif 000012
【図１１】
2018007112.tif 000013