(57)【要約】【課題】  整流装置と整流器構成を提供する。【解決手段】  整流装置において、単一半導体ダイ上に、パワートランジスタ、ゲート制御回路及びキャパシタ構造が配置される。パワートランジスタは、ソースまたはエミッタ端子、ドレインまたはコレクタ端子、及びゲートを有し、ソースまたはエミッタ端子は整流装置の第１の端子へ接続され、ドレインまたはコレクタ端子は整流装置の第２の端子へ接続される。ゲート制御回路は、第１の端子と第２の端子間の電圧及び電流のうちの少なくとも１つに係わる少なくとも１つのパラメータに基づいて、パワートランジスタのゲートのゲート電圧を制御するように構成される。【選択図】図６
2018064453.tif 000002
【特許請求の範囲】
【請求項１】
整流装置（１００、２００、４００）であって、
整流装置の第１の端子及び第２の端子の一方へ接続されたソース端子と、整流装置の第１の端子及び第２の端子の他方に接続されたドレイン端子と、ゲートとを有するパワートランジスタ（１０１、６０１）と；
前記第１の端子と前記第２の端子間の電圧及び電流のうちの少なくとも１つに係わる少なくとも１つのパラメータに基づいて、前記パワートランジスタのゲートのゲート電圧を制御するゲート制御回路（１０２、６４９）と、
キャパシタ構造（６１２）と、を含み、
前記パワートランジスタ、前記ゲート制御回路及び前記キャパシタ構造が単一半導体ダイ（１０３）内に配置される、整流装置。
【請求項２】
前記パワートランジスタ（１０１、６０１）はＭＯＳＦＥＴである、請求項１に記載の整流装置。
【請求項３】
前記パワートランジスタ（１０１、６０１）は縦型トランジスタであり、前記ソース端子は前記半導体ダイの第１の面に配置され、前記ドレイン端子は前記半導体ダイの第２の面に配置される、請求項１乃至２のいずれか一項に記載の整流装置。
【請求項４】
前記パワートランジスタ（１０１、６０１）は、絶縁とゲート電極とを含む少なくとも１つのゲートトレンチを含む、請求項１乃至３のいずれか一項に記載の整流装置。
【請求項５】
前記キャパシタ構造は半導体ダイ（１０３）内に少なくとも１つのキャパシタトレンチを含む、請求項１乃至４のいずれか一項に記載の整流装置。
【請求項６】
前記少なくとも１つのキャパシタトレンチは前記半導体ダイ（１０３）の表面から前記半導体ダイ（１０３）の基板領域中へ垂直方向に延びる、請求項１乃至５のいずれか一項に記載の整流装置。
【請求項７】
前記キャパシタ構造の容量は約５００ｎＦ〜１０ｎＦである、請求項１乃至６のいずれか一項に記載の整流装置。
【請求項８】
前記ゲート制御回路（１０２、６４９）は１つまたは複数のｐ型ＭＯＳトランジスタと１つまたは複数のｎ型ＭＯＳ型トランジスタとを含む、請求項１乃至７のいずれか一項に記載の整流装置。
【請求項９】
前記ゲート制御回路（１０２、６４９）は前記第１の端子と前記第２の端子へ接続され、追加外部接続は有しない、請求項１乃至８のいずれか一項に記載の整流装置。
【請求項１０】
半導体ダイ（８３４）と、第１の端子（９３１）と第２の端子（８３２）を含む２端子プレスフィットパッケージ（８３５）とを含むプレスフィット整流装置（９００）であって、
前記半導体ダイ（８３４）は、
前記整流装置の第１の端子及び第２の端子のうちの一方へ接続されたソース端子と、前記整流装置の第１の端子と第２の端子の他方に接続されたドレイン端子と、ゲートとを有するパワートランジスタ（１０１、６０１）と、
前記第１の端子と前記第２の端子間の電圧及び電流のうちの少なくとも１つに係わる少なくとも１つのパラメータに基づいて、前記パワートランジスタの前記ゲートのゲート電圧を制御するゲート制御回路（１０２、６４９）とを含む、整流装置（９００）。
【請求項１１】
前記半導体ダイはキャパシタ構造（６１２）をさらに含み、前記プレスフィットパッケージ内の単一半導体ダイとして配置される、請求項１０に記載の整流装置（９００）。
【請求項１２】
前記プレスフィットパッケージはカップ（９３５）とネイルヘッド（９３９）とを含み、
前記半導体ダイ（８３４）は、前記カップと前記カップに対向する前記ソース端子を有する前記ネイルヘッドとの間に配置される、請求項１０または１１に記載の整流装置（９００）。
【請求項１３】
前記プレスフィットパッケージはカップ（９３５）とネイルヘッド（９３９）を含み、
前記半導体ダイ（８３４）は、前記カップと前記カップに対向する前記ドレイン端子を有する前記ネイルヘッドとの間に配置される、請求項１０または１１に記載の整流装置（９００）。
【請求項１４】
請求項１乃至１３のいずれか一項に記載の少なくとも１つの整流装置（１００、２００、４００、９００）を含む自動車用発電機（１４）。
【請求項１５】
請求項１４に記載の発電機（１４）であって、
前記ソース端子が前記発電機の固定子に接続された状態で配置された少なくとも１つの第１の整流装置と
前記ドレイン端子が前記発電機の固定子に対向して接続された状態で配置された少なくとも１つの第２の整流装置と、を含む発電機（１４）。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は信号の整流に関し、特に整流装置と整流器構成に関する。
【背景技術】
【０００２】
発電機における信号の整流（例えば、電流の整流）はｐｎダイオードによって行うことができ、相毎に少なくとも２個のｐｎダイオード（正および負の半波用）が必要となる。ｐｎダイオードの順方向の電圧降下Ｖｆが約０．９Ｖ〜１Ｖであって、発電機の電流が１００Ａ以上とした場合、電力損失は１００〜２００Ｗ以上にも達する。大型の自動車発電機では、電力損失のために、例えば６相発電機が使用される。中程度の冷却には、例えば２つのダイオードを並列に使用して騎順方向電流、送信電力、温度の最大値が許容レベルになるように低減する。ｐｎダイオードが高損失であることから、発電機の効率と二酸化炭素（ＣＯ２）バランスに問題が生じる。
【発明の概要】
【課題を解決するための手段】
【０００３】
いくつかの実施形態は整流装置に関する。整流装置は単一半導体ダイ上に構成されるパワートランジスタとゲート制御回路とキャパシタ構造とを含む。パワートランジスタは、整流装置の第１の端子へ接続されるソースまたはエミッタ端子と、整流装置の第２の端子へ接続されるドレインまたはコレクタ端子と、ゲートとを含む。ゲート制御回路は第１の端子と第２の端子間の電圧と電流のうちの少なくとも１つに関係する少なくとも１つのパラメータに基づきパワートランジスタのゲートのゲート電圧を制御するように構成される。
【０００４】
いくつかの実施形態は整流器配置またはプレスフィット（ｐｒｅｓｓ−ｆｉｔ）整流装置に関する。プレスフィット整流装置は、半導体ダイと、第１の端子と第２の端子とを含む２端子プレスフィットパッケージとを含む。半導体ダイは、整流装置の第１の端子へ接続されるソース端子と、整流装置の第２の端子へ接続されるドレイン端子と、ゲートとを有するパワートランジスタを含む。半導体ダイはさらに、第１の端子と第２の端子間の電圧と電流のうちの少なくとも１つに関係する少なくとも１つのパラメータに基づきパワートランジスタのゲートのゲート電圧を制御するためのゲート制御回路を含む。
【０００５】
いくつかの実施形態は自動車用発電機に関する。同発電機は、整流装置の第１の端子へ接続されるソース端子と、整流装置の第２の端子へ接続されるドレイン端子と、ゲートとを有するパワートランジスタを有する半導体ダイを含む。半導体ダイはさらに、第１の端子と第２の端子間の電圧と電流のうちの少なくとも１つに関係する少なくとも１つのパラメータに基づきパワートランジスタのゲートのゲート電圧を制御するためのゲート制御回路を含む。
【０００６】
整流器配置は整流装置と整流装置を囲む筐体とを含む。整流装置は共通半導体ダイ上に形成された整流器トランジスタと整流器制御回路とを含む。整流器トランジスタは、ソースまたはエミッタ端子と、ドレインまたはコレクタ端子と、ゲートまたはベース端子とを含む。整流装置の入力端子は整流器トランジスタのソースまたはエミッタ端子へ結合される。整流装置の出力端子は整流器トランジスタのドレインまたはコレクタ端子へ結合される。整流器トランジスタのゲートまたはベース端子は整流器制御回路へ結合される。筐体は、整流装置の入力端子へ接続される第１の外部アクセス可能端子と、整流装置の出力端子へ接続される第２の外部アクセス可能端子とを含む。
【０００７】
装置および／または方法のいくつかの実施形態が単に一例として以下の添付図面を参照して説明される。
【図面の簡単な説明】
【０００８】
【図１】整流装置の概略図を示す。
【図２】別の整流装置の概略ブロック図を示す。
【図３】整流装置のカソードとアノード間電圧の信号波形と関連整流波形とを示す。
【図４】別の整流装置の概略ブロック図を示す。
【図５】整流装置のカソードとアノード間電圧の信号波形と関連整流波形とを示す。
【図６】別の整流装置の概略断面図を示す。
【図７】整流装置内に電荷を蓄積するためのキャパシタの詳細な概略図を示す。
【図８】整流装置と筐体とを含む整流器配置を示す。
【図９】整流装置と筐体とを含む別の整流器配置を示す。
【図１０Ａ】別の整流装置を示す。
【図１０Ｂ】整流装置のカソードとアノード間電圧に対する整流器トランジスタを通る電流のプロットを示す。
【図１１Ａ】別の整流装置を示す。
【図１１Ｂ】整流装置のカソードとアノード間電圧に対する整流器トランジスタを通る電流の流れのプロットを示す。
【図１２Ａ】別の整流装置を示す。
【図１２Ｂ】整流装置のカソードとアノード間電圧に対する整流器トランジスタを通る電流の流れのプロットを示す。
【図１３】整流装置を形成するための方法のフローチャートを示す。
【図１４】自動車発電機を示す。
【図１５】自動車発電機用回路を示す。
【発明を実施するための形態】
【０００９】
次に、様々な例示的実施形態について、いくつかの例示的実施形態を示す添付図面を参照してより完全に説明する。添付図面では、線、層、および／または領域の太さまたは厚さは明確化のために誇張されることがある。
【００１０】
したがって、例示的実施形態は様々な修正および代替形態が可能であるが、添付図面では一例として示され、本明細書において詳細に説明することになる。しかし、開示された特定の形式に例示的実施形態を限定する意図は無く、逆に、例示的実施形態は本開示の範囲に入るすべての修正、等価物、および代替物をカバーするということを理解すべきである。同様な参照符号は添付図面説明を通して同様な要素を指す。
【００１１】
要素が別の要素に「接続された」または「結合された」として参照される場合、要素は他の要素に直接接続または結合される可能性がある、または介在要素が存在し得るということが理解される。対照的に、要素が別の要素に「直接接続された」または「直接結合された」として言及される場合、存在する介在要素は無い。要素間の関係を説明するために使用される他の語句は、同様なやり方（例えば、「間」対「間に直接」、「隣接」対「直接隣接」など）で解釈されるべきである。
【００１２】
本明細書で使用される専門用語は、特定の実施形態だけを説明する目的のためだけであって、例示的実施形態を制限するようには意図されていない。本明細書で使用されるように、文脈が明示しない限り単数形の定冠詞と不定冠詞は複数形も同様に含むように意図されている。本明細書で使用される場合、用語「含む」は、記載された機能、完全体、工程、動作、要素、および／または部品の存在を明示するが、１つまたは複数の他の機能、完全体、工程、動作、要素、部品、および／またはこれらのグループの存在または追加を排除するものではないということもさらに理解されることになる。
【００１３】
特記しない限り、本明細書で使用されるすべて用語（技術的および科学的用語を含む）は、例示的実施形態が属する技術分野の当業者により一般的に理解される意味と同じ意味を有している。用語（例えば、通常使用される辞書に定義されるもの）は関連技術の文脈内のそれらの意味と一致する意味を有すると解釈されるべきであり、本明細書で明示的にそのように定義されない限り理想化されたまたは過度に形式的な意味で解釈されることはないということがさらに理解される。
【００１４】
図１に、一実施形態による整流装置１００の概略図を示す。
【００１５】
整流装置１００は、共通または単一半導体ダイまたはチップ１０３上に形成された本明細書では整流器トランジスタ１０１とも称されるパワートランジスタと整流器制御回路またはゲート制御回路１０２とを含む。パワートランジスタ１０１はソースまたはエミッタ端子１０４とドレインまたはコレクタ端子１０５とゲートまたはベース端子１０６とを含む。ゲートまたはベース端子は外部端子ではない。整流装置１００の入力端子１０７は整流器トランジスタ１０１のソースまたはエミッタ端子１０４へ結合される。整流装置１００の出力端子１０８は整流器トランジスタ１０１のドレインまたはコレクタ端子１０５へ結合される。整流器トランジスタ１０１のゲートまたはベース端子１０６は整流器制御回路１０２へ結合される。上記結合は半導体チップまたはダイの金属層内にあり得、外部ボンディングは必要ではない。
【００１６】
共通半導体ダイ上にパワートランジスタとパワートランジスタのゲートを制御するための整流器制御回路とを形成するので、整流装置を動作させるためにいかなる別の外部制御または供給回路も必要とされないかもしれない。発振信号を整流するためのパワートランジスタを使用することにより、例えば整流装置の電力損失が低減され得る。したがって、パワートランジスタは整流器トランジスタと称されることがある。さらに、２つの外部アクセス可能端子だけを有する整流装置は、例えば改善された熱的性質を有する２端子筐体内に収容またはパッケージ化され、電力損失の低下をもたらし得る。例えば自動車アプリケーションにおけるダイオード整流器に一般的に使用される例えばプレスフィットパッケージが本開示の整流器装置と共に使用され得る。
【００１７】
さらに、整流器トランジスタのモノリシック集積化は例えばコストの低下をもたらし得る。
【００１８】
整流装置１００は共通（または単一）半導体ダイまたは半導体チップ上に実装され得る。例えば、整流器トランジスタ１０１と整流器制御回路１０２は同じ半導体ダイまたはチップ上またはその中に形成され得る。半導体ダイは半導体基板またはウェハの一部を含み得る。半導体基板またはウェハは、例えばシリコンベース半導体基板、炭化ケイ素ベース半導体基板、またはガリウム砒素ベース半導体基板、または窒化ガリウムベース半導体基板であり得る。
【００１９】
整流装置１００は、例えば交流信号を整流するために使用される装置であり得る。整流装置１００は、例えば発電機回路または交流発電機回路内に実装され得る、またはそれへ接続され得る。例えば、整流装置１００は自動車発電機回路または交流発電機回路へ接続され得る。交流発電機回路は交流発電機または多相回路（例えば、３相または６相交流発電機回路）であり得る。１つまたは複数の整流装置１００が、例えば交流信号を受信するために多相交流発電機回路の交流信号の所定位相の回路経路へ接続され得る。例えば、交流信号の回路経路に接続された単一整流装置が交流信号の半波整流のために使用され得る。例えば、互いに逆極性で接続されるとともに交流信号の回路経路へ接続される一対の整流装置が交流信号の全波整流のために使用され得る。例えば、出力電流または電圧を整流するためのこのような複数の整流装置または複数の整流トランジスタが共通半導体ダイ上に実装され得る。
【００２０】
整流装置１００は、例えばその入力端子１０７を介し入力交流信号を受信するように構成され得る。整流装置１００は、例えば交流信号を整流し得る。整流装置１００は、例えば整流装置１００の出力端子１０８において整流出力信号を生成するように構成され得る。整流装置１００は、例えば整流装置１００の入力端子１０７において受信された入力信号に基づき整流装置１００の出力端子１０８において整流出力信号を生成するように構成され得る。入力信号は、例えば第１の入力信号レベルと第２の入力信号レベル間を交番し得る。整流装置１００の整流器トランジスタ１０１は、例えばトランジスタオン状態またはトランジスタオフ状態において交互に動作することにより（例えば、トランジスタオン状態（導通状態）とトランジスタオフ状態（遮断状態）間で切り替えることにより）交流信号を整流するように構成され得る。
【００２１】
整流器制御回路１０２は、例えばトランジスタオン状態とトランジスタオフ状態間で整流器トランジスタを切り替えるように構成され得る。整流器制御回路１０２は、例えば整流装置の中央制御回路を含み得る。整流器制御回路１０２は、第１の出力状態または第２の出力状態を有する制御信号を生成するように構成され得るスイッチング制御回路を含み得る。整流器制御回路１０２は、第１の出力状態を有する制御信号に基づき整流器トランジスタ１０１をトランジスタオン状態へ切り替え、第２の出力状態を有する制御信号に基づき整流器トランジスタ１０１をトランジスタオフ状態へ切り替えるように構成され得る。スイッチング制御信号は、整流装置１００に関連付けられた少なくとも１つのパラメータ値の判断に基づき制御信号を生成するように構成され得る。少なくとも１つのパラメータ値は、例えば電流値、電圧値、零交叉値、温度値、周波数値、電流−電圧傾斜、導通角、デューティサイクル値、またはこれらの組み合わせであり得る。
【００２２】
制御信号の出力状態に基づき、整流器トランジスタ１０１は、トランジスタオン状態中はドレインまたはコレクタ端子への電荷キャリアの導通に基づき、トランジスタオフ状態中はドレインまたはコレクタ端子への電荷キャリア導通の防止に基づき整流出力信号を生成するように構成され得る。
【００２３】
例えば、整流器トランジスタのゲートまたはベース端子に供給されたゲート電圧に基づき、そして整流器トランジスタが、ソースまたはエミッタ端子における入力信号により印可された電位により順バイアスされたトランジスタオン状態中、電流（例えば、電荷キャリア導通に起因する）は整流器トランジスタを通って流れる（例えば、ソースまたはエミッタ端子からドレインまたはコレクタ端子へ）。例えば、これは、第１の入力信号レベル中または正の波形周期中に（例えば、ソースまたはエミッタ端子における入力信号の電圧がドレインまたはコレクタ端子における電圧より大きく、かつ入力信号の電圧が整流器トランジスタのオン状態閾値電圧を越えれば）、発生し得る。
【００２４】
例えば、トランジスタオフ状態中、整流器トランジスタは電流（例えば、電流リークを無視した）が整流器トランジスタ中を流れるのを防止または遮断し得る。例えば、トランジスタオン状態の整流器トランジスタはトランジスタオフ状態の１００倍の電流が整流器トランジスタ中を流れることを可能にし得る。例えば、トランジスタオフ状態中、ゲート電圧は整流器トランジスタを介しチャネル導通が抑制されるように整流器トランジスタのゲートまたはベース端子から供給され得、整流器トランジスタは、ソースまたはエミッタ端子における入力信号により印加される電位により逆バイアスされ得る。例えば、これは第２の入力信号レベル中または負の波形周期中（例えばソースまたはエミッタ端子における入力信号の電圧がドレインまたはコレクタ端子における電圧より小さいとき）に発生し得る。
【００２５】
整流器トランジスタの導通期間と遮断期間とを制御する整流器制御回路のおかげで、整流出力信号が整流装置１００の出力端子１０８へ供給され得る。例えば、出力端子１０８は、整流出力信号が供給され得る負荷回路へ接続され得る。例えば、負荷回路は車両のバッテリなどのバッテリまたは電気装置を含み得る。
【００２６】
整流装置１００において使用される整流器トランジスタ１０１は３端子装置であり得る。「ソースまたはエミッタ端子」は、例えば３端子装置の第１の端子を指し得る。「ドレインまたはコレクタ端子」は、例えば３端子装置の第２の端子を指し得る。「ゲートまたはベース端子」は、例えば３端子装置の第３の端子を指し得る。トランジスタ端子のうちの２つだけが、例えば装置外からまたは共通半導体ダイ外から外部アクセス可能であり得る。回路要件に依存して、整流器トランジスタまたはパワートランジスタは、例えばソース端子とドレイン端子とゲート端子とを有する電界効果トランジスタ（例えば、金属酸化膜半導体電界効果トランジスタ  ＭＯＳＦＥＴ：ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）、または例えばエミッタ端子とコレクタ端子とベース端子とを有する絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：ｉｎｓｕｌａｔｅｄ  ｇａｔｅ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ）またはバイポーラ接合トランジスタ（ＢＪＴ：ｂｉｐｏｌａｒ  ｊｕｎｃｔｉｏｎ  ｔｒａｎｓｉｓｔｏｒ）であり得る。整流器トランジスタ１０１は、例えば１０Ｖまたは２０Ｖまたは１００Ｖを越える高遮断電圧を有するパワートランジスタであり得るおよび／または１Ａまたは１０Ａを越える電流を切り替えるように構成され得る。
【００２７】
交流信号を整流するための整流装置内への整流器トランジスタの実装のおかげで、整流装置両端の電圧降下は、例えば整流ダイオード（例えば、ｐｎダイオード）を使用することにより実現される整流装置と比較して低減され得る。例えば、整流器トランジスタが金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である場合、整流器トランジスタ両端の電圧降下はダイオード（例えば、ｐｎダイオード）両端の電圧降下より著しく小さくなり得る。整流器トランジスタ両端の小さな電圧降下のおかげで、例えば整流装置両端の電力損失は著しく低減され得る。さらに、同じ共通半導体ダイ上に形成された整流器制御回路へ整流器トランジスタのゲートまたはベース端子を接続するおかげで、ソースまたはエミッタ端子とドレインまたはコレクタ端子が整流装置の唯一の外部アクセス可能端子であり得る。これにより、従来の２端子整流装置（例えば、ｐｎダイオード）を、例えば３つの端子のうちの２つだけが外部アクセス可能端子であり得る整流器トランジスタで容易に置換されるようにし得る。
【００２８】
図２に、一実施形態による整流装置２００の概略ブロック図を示す。整流装置２００は図１に関して説明した整流装置と同様であり得る。整流装置２００は、例えば共通半導体ダイ上に形成された整流器トランジスタ１０１と整流器制御回路２０２とを含み得る。整流装置２００はまた、例えば入力端子１０７（アノードと呼ばれることもある）と出力端子１０８（カソードと呼ばれることもある）を含み得る。整流器制御回路は、例えば共通半導体ダイ上に形成された導通管理回路２０９、遮断管理回路２１１、スイッチング制御回路２４９、充電制御回路２１２を含み得る。
【００２９】
整流器トランジスタ１０１は、例えば（図２に表された）ｎチャネルバルクＭＯＳＦＥＴなどのバルクＭＯＳＦＥＴトランジスタであり得る。ｎチャネルＭＯＳＦＥＴでは、例えばボディ領域はｐ型ドーピングを有しソース領域はｎ型ドーピングを有し得る。整流器トランジスタ１０１のボディ領域は、ソース領域とボディ領域の寄生ダイオードの影響を低減するために整流器トランジスタ１０１のソース端子またはソース領域へ短絡（例えば、電気的に接続）され得る。ドレイン領域（例えば、ｎ型ドーピングを有する）内とボディ領域（例えば、ｐ型ドーピングを有する）内の反対ドーピングタイプのおかげで、例えば所定のソース−ドレイン電圧が印加されると寄生ボディダイオード２１３がボディ領域とドレイン端間で形成され得る。
【００３０】
整流器制御回路２０２は、充電制御回路２１２により蓄積された電荷に基づき整流器トランジスタ１０１のゲートまたはベース端子へゲート電圧を供給するように構成され得る。充電制御回路は、例えばチャージポンプ回路、ブートストラップセットアップ、または磁場内のエネルギー蓄積機構を含み得る。充電制御回路２１２は、例えばトランジスタがオフ状態中に入力信号により供給される電荷を蓄積するように構成され得る。例えば、第２の入力信号レベル（例えば、カソード−アノード間で測定される電圧ＶＣＡが正である場合）では、スイッチング制御回路２４９は、第２の出力状態を有する制御信号であって例えば整流器にトランジスタをトランジスタオフ状態へ切り替えさせ得る制御信号を生成し得る。例えば、整流器トランジスタ１０１は逆バイアスされ、整流器トランジスタを通る電流の流れを遮断し得る。充電制御回路２１２はまた、例えば制御信号の第２の出力状態に基づきカソードとアノード間に印加された逆バイアス電圧により生成された電荷を蓄積するように構成され得る。
【００３１】
整流器制御回路２０２は、整流器トランジスタのソースまたはエミッタ端子またはドレインまたはコレクタ端子に存在する電圧信号の零交叉値に基づき整流器トランジスタ１０１をトランジスタオン状態またはトランジスタオフ状態へ切り替えるように構成され得る。スイッチング制御回路２４９は、例えば零交叉（ＺＣ：ｚｅｒｏ−ｃｒｏｓｓｉｎｇ）制御回路として実現され得る。スイッチング制御回路２４９は、例えば整流器トランジスタ１０１のソースまたはエミッタ端子またはドレインまたはコレクタ端子に存在する電圧または電流信号の零交差検知に基づき制御信号を生成するように構成された比較器回路（例えば、電圧または電流比較器回路）を含み得る。スイッチング制御回路２４９は、例えば中央制御装置であり得る。他の例では、スイッチング制御回路２４９は出力電圧および／または出力電流を測定し得る、または出力整流器トランジスタ１０１をトランジスタオン状態またはトランジスタオフ状態へ切り替えるための別の制御変数（例えば、温度、周波数、デューティサイクルと電圧−電流傾斜、または導通角）を適切なやり方で判断し得る。
【００３２】
導通管理回路２０９は必要に応じ整流器トランジスタ１０１をスイッチオンし得る。スイッチング制御回路２４９により生成された制御信号は、例えば整流器トランジスタ１０１をスイッチオンするために導通管理回路２０９をトリガし得る。遮断管理回路２１１は必要に応じ出力トランジスタ１０１をスイッチオフし得る。スイッチング制御回路２４９により生成された出力制御信号は、例えば整流器トランジスタ１０１をスイッチオフするために遮断管理回路２１１をトリガし得る。
【００３３】
整流器制御回路は、例えば第１の出力状態を有する制御信号に基づき整流器トランジスタ１０１をトランジスタオン状態へ切り替えるために整流器トランジスタ１０１のゲートまたはベース端子へゲート電圧を供給するように構成され得る。ゲート電圧は、トランジスタオフ状態中（例えば、ＶＣＡの正の半波中）に充電制御回路２１２内の蓄積電荷に基づき供給され得る。ゲート電圧は、例えばゲート下の電荷キャリアを含むトランジスタチャンネル領域を生成し得る。電荷キャリアは、入力信号によりソースまたはエミッタ端子とドレインまたはコレクタ端子間に生成された電位差により導かれ得る（例えば、少なくとも部分的に入力信号ＶＣＡの負の半波周期中に）。
【００３４】
整流器制御回路は、第２の出力状態を有する制御信号に基づき整流器トランジスタをトランジスタオフ状態へ切り替えるために整流器トランジスタ１０１のゲートまたはベース端子へゲート電圧を供給するよう構成され得る。供給されるゲート電圧は導電チャネル領域を抑制し得る。充電制御回路２１２はトランジスタオフ状態中（例えば、入力信号ＶＣＡの正の半波周期中）に入力信号により生成された電荷を蓄積するように構成され得る。
【００３５】
図２では２つの別個の回路ブロックとして示されたが、導通管理回路２０９と遮断管理回路２１１は例えば導通管理と遮断管理のタスクを行うために１つまたは複数の共有（または共通）回路部品を含み得るということが理解され得る。例えば、導通管理と遮断管理に使用される回路部品の１つまたは複数またはすべてが共有され得る（共同で使用されうる）ということが可能であり得る。
【００３６】
共通半導体ダイ上の整流器トランジスタと整流器制御回路（充電制御回路とスイッチング制御回路を含む）の形成のおかげで、充電制御回路内の蓄積電荷に基づきチップ上で生成された供給電圧（例えば、ゲート電圧）が、整流器トランジスタを例えばトランジスタオン状態またはトランジスタオフ状態へ切り替えるために使用され得る。整流器制御回路は、例えば整流装置へ送出された入力信号（ＶＣＡ）に基づき制御信号を出力し得、整流器トランジスタを切り替えるためのまたは整流装置を動作させるための別の外部制御回路または電源は例えば省略され得る。
【００３７】
さらなる詳細と態様（例えば、整流装置、整流器トランジスタ、整流器制御回路、スイッチング制御回路、充電制御回路、導通管理回路、遮断管理回路に関する）については、上に述べたまたは以下に述べる実施形態に関連して言及する。図２に示す実施形態は、上（例えば、図１）に述べたまたは以下（例えば、図３〜図１３）に述べる提案概念または１つまたは複数の実施形態に関連して言及する１つまたは複数の態様に対応する１つまたは複数の任意選択的追加機能を含み得る。
【００３８】
図３は、一実施形態による整流装置のカソードとアノード間電圧の信号波形３１４と関連整流波形３１５とを示す。同図は例えば整流装置の遮断および導通期間中の信号の進展を示す。
【００３９】
波形３１４は、時間（ｍｓ）３１７に対するカソードとアノード間電圧ＶＣＡ（Ｖ）３１６のプロットとして表され得る。整流波形３１５は時間（ｍｓ）３１７に対して電流（Ａ）３１８のプロット上に表され得る。
【００４０】
交流発電機または発電機回路からの送出信号または送出電流は例えば交流入力信号または正弦波であり得る。整流装置を交流発電機／発電機の回路経路内に実装することにより、一方の半波だけ（例えば、負の半波）が整流器にとって重要となり得る。これは他方の半波（例えば、正の半波）が構成部品から遮断され得るためである。
【００４１】
整流ダイオードが実装されると、整流ダイオードを使用する際に得られる電圧降下は例えば近似方形波信号であり得る。最大電圧ＶＣＡ＿ｍａｘはＶｂａｔ＋１Ｖにほぼ等しいかもしれない（例えば、ＶＣＡ＿ｍａｘ≒Ｖｂａｔ＋１Ｖ）。最小電圧ＶＣＡ＿ｍｉｎは−１Ｖにほぼ等しいかもしれない（例えば、ＶＣＡ＿ｍｉｎ≒−１Ｖ）。Ｖｂａｔは、例えば整流信号が供給または送出され得るバッテリまたは負荷における電圧であり得る。整流ダイオード両端の約１Ｖの電圧降下は著しい熱または電力損失を生じ得る。
【００４２】
導通期間中、電流は、負の半波（ｔ１〜ｔ２）中（例えば、入力端子１０７（アノードＡ）電圧が出力端子１０８（カソードＣ）電圧より大きいとき）だけ、順方向駆動された寄生バルク−ドレインダイオード両端またはチャネル（例えば、ソースまたはエミッタ端子とドレインまたはコレクタ端子間の）両端に導かれ得る。
【００４３】
正の半波（ｔ２〜ｔ３）中、構成部品は遮断され得る。例えば遮断期間（ｔ２〜ｔ３）では、印加電圧が遮断され得、例えばいかなる電流または漏れ電流も流れ得ない（または最小電流または漏れ電流が流れ得る）。導通期間（ｔ１〜ｔ２）では、電流は妨害されることなく通過し得る。回路装置の残留抵抗は、例えば可能な限り低い電力損失を維持するために可能な限り小さいとよい。
【００４４】
整流装置（１００または２００）は整流ダイオードの代わりに整流器トランジスタ１０１を使用するので、整流器トランジスタの両端電圧降下は、例えば約１ＶのＶｆ（ダイオードの順方向電圧）から整流器トランジスタ両端のＲｏｎ×Ｉｌｏａｄまで低減され得る。例えば、Ｒｏｎは整流器トランジスタのオン抵抗でありＩｌｏａｄは負荷へ送出される電流であり得る。整流器トランジスタサイズの適切な寸法決めにより、Ｒｏｎは例えば整流器トランジスタの両端電圧降下が低減されるように選択され得るので、動作中、整流器トランジスタ両端の電圧降下（または整流器トランジスタのオン状態閾値）は１Ｖではなく約０．２Ｖとなり得る。ＭＯＳＦＥＴトランジスタの寄生ボディダイオードを短絡させるために、ＭＯＳＦＥＴトランジスタ１０１は、例えばアノードとカソード間ダイオードにおける電圧降下が正である（例えば、ＶＡＣが正、またはＶＣＡが負である）限りゲート電圧をゲートまたはベース端子へ印加することにより、ゲートとソース間に供給された電圧によりスイッチオンされ得る。例えば、整流器制御回路２０２は、入力端子に存在する電圧信号が整流器トランジスタのオン状態閾値電圧より大きければ整流器トランジスタをトランジスタオン状態へ切り替えるように構成され得る。
【００４５】
整流装置を動作させるために、例えば、エネルギー（例えば、蓄積電荷）の量が、遮断期間中に抽出され得、ＭＯＳＦＥＴトランジスタ１０１をスイッチオンするために導通期間中に使用され得る。例えば、電荷またはエネルギーを蓄積するために１つまたは複数のキャパシタが遮断期間中に使用され得る。このタスクは、例えば充電制御回路２１２により行われ得る。スイッチング制御回路２４９（例えば、零交差（ＺＣ）制御回路）は、例えば入力端子１０７（例えば、アノードＡ）と出力端子１０８（例えば、カソードＣ）間の電圧降下の零交叉を検知し得る。時刻ｔ２から、導通管理回路（または充電制御回路２１２）は能動状態となり、電荷を蓄積し始め得、ほぼ同時に、整流器トランジスタ１０１は、例えば遮断管理回路２１１によりスイッチオフされ得る。
【００４６】
導通期間（ｔ３＝ｔ１）の初めに、電流は、例えば入力端子１０７（例えば、アノード）から整流装置を通って出力端子１０８（例えば、カソード）へ流れ始め得る。この時、整流器トランジスタはまだスイッチオンされ得ないので、例えば電流が寄生バルクドレインダイオード２１３上に流れると負の約１Ｖ〜０．７Ｖの電圧がまず生じ得る。
【００４７】
時刻ｔ１’に、スイッチング制御回路２４９（例えば、ＺＣ制御回路）は、整流器トランジスタ１０１のチャネルにおける電圧降下が寄生バルク−ドレインダイオード２１３より著しく小さいので電力損失を低減するために整流器トランジスタ１０１をスイッチオンすべきであるということを認識し得る。整流器トランジスタをターンオンするタスクは、例えば導通管理回路により行われ得る。
【００４８】
導通期間ｔ２の終わりに、例えばダイオードにおける電圧ＶＡＣ（またはＶＣＡ）の極性が変更され得る。逆方向回復時間（例えば、遅延ターンオフ）が経過し得、システム内に流れるより高い交差電流を生成し得、電力損失を再び増加し得、バッテリ電源中に電圧擾乱を注入し得る。
【００４９】
ターンオンまたはターンオフ遅延中に寄生バルクドレインダイオード２１３両端に流れる電流および／または交差電流を回避するために、スイッチング制御回路２４９は、これらの電流が流れる前に整流器トランジスタ１０１をオン状態またはオフ状態へ切り替えるように構成され得る。例えば、スイッチング制御回路２４９は、電圧ＶＣＡの極性が変化する直前の時刻ｔ２’に整流器トランジスタ１０１を既にスイッチオフするように構成され得る。ｔ２’の認識は、例えば直前の発振周期の時間測定によってまたは電流測定によって行われ得る。例えば、整流器制御回路２０２はさらに、整流装置２００の入力端子において受信される入力信号の発振周期に基づきタイミング信号を生成するように構成されたタイミング回路を含み得る。整流器制御回路２０２は、タイミング回路からのタイミング信号に基づき整流器トランジスタ１０１をトランジスタオン状態またはトランジスタオフ状態へ切り替えるように構成され得る。
【００５０】
蓄積電荷またはエネルギーは、例えば漏れ電流、それ自身の消費電力、整流器トランジスタのスイッチオンに必要なエネルギーに起因して一定または限定保持時間の間（例えば、導通期間中）だけ持続し得る。したがって、例えば遮断期間中にリフレッシュすることにより例えばネルギー蓄積器が時々再補充され得る。整流装置回路の最大導通期間は、エネルギー蓄積と電流エネルギー消費の大きさに基づきまたはそれに依存し得る。例えば、車両発電機アプリケーションでは、約（６０／７５０ＲＰＭ）／２＝４０ｍｓの最大導通期間が予測され得る。
【００５１】
整流装置の共通半導体ダイ上に形成される整流器制御回路、充電制御回路、整流器トランジスタの実現により、充電制御回路が、例えば整流器トランジスタをオン状態またはオフ状態へ切り替えるための供給電圧（例えば、ゲート電圧）を供給するために使用され得る。例えば、整流器トランジスタを切り替えるまたは整流装置を動作させるために設けられる外部制御回路または電源は最早必要でないかもしれない。さらに、電力損失は、例えば普通のダイオードの電圧降下と比較して整流器トランジスタ両端の電圧降下を低減する好適なオン抵抗を有する整流器トランジスタを選択することにより低減され得る。充電制御回路に関連するスイッチング制御回路と整流器トランジスタとを有する整流器制御回路の実装により、例えば整流器トランジスタ内のターンオンおよびターンオフ遅延に起因するさらなる電力損失が防止され得る。例えば寄生ボディダイオードを通る電流に起因する電力損失がさらに防止され得る。
【００５２】
さらなる詳細と態様（例えば、整流装置、整流器トランジスタ、整流器制御回路、スイッチング制御回路、充電制御回路、導通管理回路、遮断管理回路に関する）については、上に述べたまたは以下に述べる実施形態に関連して言及する。図３に関して説明した実施形態は、上（例えば、図１または２）に述べたまたは以下（例えば、図４〜図１３）に述べる提案概念または１つまたは複数の実施形態に関連して言及する１つまたは複数の態様に対応する１つまたは複数の任意選択的追加機能を含み得る。
【００５３】
図４は、一実施形態による整流装置４００の概略図を示す。整流装置４００は図１〜図３に関して説明した整流装置と同様であり得る。例えば、整流装置４００は共通半導体ダイ上に形成された整流器トランジスタ４０１と整流器制御回路２０２とを含み得る。整流装置２００はまた、例えば入力端子１０７（アノードと呼ばれることもある）と出力端子１０８（カソードと呼ばれることもある）を含み得る。整流器制御回路は、例えば共通半導体ダイ上に形成された導通管理回路２０９、遮断管理回路２１１、スイッチング制御回路２４９、充電制御回路２１２、モノリシックダイオード４１３を含み得る。
【００５４】
整流器トランジスタ４０１のボディ領域は、ソースまたはエミッタ端子ではなく整流器トランジスタ４０１のドレインまたはコレクタ端子へ短絡（例えば、電気的に接続）され得る。モノリシックダイオード４１３は、例えば整流器トランジスタ４０１と並列に実装され得る。整流装置４００の動作については図５に関してさらに説明する。
【００５５】
ドレインまたはコレクタ端子へ短絡される整流器トランジスタのボディ領域により、例えばドレイン領域とボディ領域間の寄生ダイオードの影響が低減され得る。
【００５６】
さらなる詳細と態様（例えば、整流装置、整流器トランジスタ、整流器制御回路、スイッチング制御回路、整流器制御回路、充電制御回路、モノリシックダイオード、導通管理回路、遮断管理回路に関する）については、上に述べたまたは以下に述べる実施形態に関連して言及する。図４に示す実施形態は、上（例えば、図１〜図３）に述べたまたは以下（例えば、図５〜図１３）に述べる提案概念または１つまたは複数の実施形態に関連して言及する１つまたは複数の態様に対応する１つまたは複数の任意選択的追加機能を含み得る。
【００５７】
図５は、一実施形態による整流装置（例えば、整流装置４００）のカソードとアノード間電圧の交流信号波形５１４と関連整流波形５１５とを示す。同図は例えば整流装置の遮断および導通期間中の信号の進展を示す。整流器制御能力を有する整流装置は、例えば車両用発電機または交流発電機内に実装され得る。
【００５８】
交流波形５１４は、時間（ｍｓ）５１７に対するカソードとアノード両端の電圧ＶＣＡ（Ｖ）のプロットとして表され得、交流発電機または発電機回路からの送出信号または送出電流に基づき得る。整流波形５１５は、時刻（ｍｓ）５１７に対するカソードとアノード間に導かれた電流５１８（Ａ）のプロット上に表され得る。
【００５９】
交流波形５１４は、時刻５１７に対する発電機入力信号に基づく電圧ＶＧ（Ｖ）５１６を示す。交流波形ＶＡＣ（Ｖ）５１９は時刻５１７に対するアノードとカソード両端の電圧を示す。整流波形５１５は時刻（ｍｓ）３１７に対する整流装置を通る電流ＩＤ（Ａ）５１８を示す。
【００６０】
発電機（例えば、ＶＧ）からの送出電圧は正弦波であり得る。電流は、発電機送出電圧が例えば充電されるバッテリにおける電圧より高ければ（例えば、ｔ１〜ｔ２）正の半波（例えば、ｔ０〜ｔ３）中にだけ順バイアス整流ダイオード４１３を介し車両バッテリへ導かれ得る。負の半波（ｔ３〜ｔ０）中、整流ダイオード４１３は遮断され得る。モノリシック整流ダイオード４１３は大抵、導通角中（ｔ１〜ｔ２）にだけ短期的に導電し得、比較的高い半正弦波パルス電流を生じ得る。図５に示すように、整流ダイオード４１３は導通期間中に順方向電圧ＶＦ＿ＤＩＯＤＥを有し得る。
【００６１】
例えば遮断期間（ｔ０〜ｔ１、ｔ２〜ｔ３、ｔ３〜ｔ０）中、印加電圧は遮断され得、いかなる電流または漏れ電流も流れてはならない。導電期間（ｔ１〜ｔ２）中、電流は妨害されることなく通過しなくてはならなく、ダイオード４１３の残留抵抗は可能な限り小さいとよい。ＭＯＳＦＥＴトランジスタ４０１は、入力端子１０７（例えば、アノードＡ）と出力端子１０８（例えば、カソードＣ）間のダイオードにおける電圧降下が正のときにＭＯＳＦＥＴのボディダイオードを短絡させるようにゲートとドレイン間の電圧により制御され得る。
【００６２】
整流器制御回路を動作させるために、エネルギー量が遮断期間中に抽出され得る。エネルギー量は導通期間中にＭＯＳＦＥＴを制御するために使用され得る。例えば、エネルギー量は遮断期間中保存され得、例えばこのエネルギーを保存するために１つまたは複数のキャパシタを充電し得る。このタスクは充電制御回路２１２により制御または実行され得る。
【００６３】
スイッチング制御回路２４９（例えば、零電圧交差回路）は、整流装置配置の入力端子１０７（例えば、アノードＡ）と出力端子１０８（例えば、カソードＣ）間の電圧降下の零交叉を検知し得る。時刻ｔ２において、または若干の遅延をもって、充電制御回路２１２と遮断管理回路２１１は活性化され得る。遮断管理回路２１１は整流器トランジスタのゲートまたはベースをソースまたはエミッタ経路へ短絡させ得、充電制御回路２１２は電荷を蓄積し始め得る。
【００６４】
遮断期間の終わり（ｔ１）に、充電制御回路２１２はターンオフされ得、導通管理回路２０９は活性化され得る。ゲート−ドレイン経路は、整流器トランジスタ４０１（例えば、パワーＭＯＳＦＥＴトランジスタ）をスイッチオンするようにゲートまたはベース端子における正電圧により制御またはバイアスされ得る。ダイオード経路における電圧降下はＭＯＳＦＥＴ逆方向ダイオードより著しく小さいかもしれない。
【００６５】
導通期間の終わりに、ダイオードの電圧は極性を変更し得る（例えば、ＶＣＡの負の半サイクルが正の半サイクルへ変化し得る）。スイッチング制御回路２４９（例えば、ＺＣ回路）は充電器制御回路２１２と遮断管理回路２１１を再び活性化し得、例えば周期は最初から始まり得る。
【００６６】
蓄積エネルギーは漏れ電流とそれ自身の消費電力により限定保持時間の間だけ持続し得るので、エネルギー蓄積器は時々再補充またはリフレッシュされ得る。ダイオードの低周波数限界は、ｆｇ＝１／Ｔｒに基づくリフレッシュ率Ｔｒにより与えられ得る。車両発電機アプリケーションでは、約１０Ｈｚ（６００ＲＰＭによる）の周波数限界で十分であり得る。
【００６７】
さらなる詳細と態様（例えば、整流装置と整流器トランジスタ、整流器制御回路、スイッチング制御回路、充電制御回路、導通管理回路、遮断管理回路に関する）については、上に述べたまたは以下に述べる実施形態に関連して言及する。図５に示す実施形態は、上（例えば、図１〜図４）に述べたまたは以下（例えば、図６〜図１３）に述べる提案概念または１つまたは複数の実施形態に関連して言及する１つまたは複数の態様に対応する１つまたは複数の任意選択的追加機能を含み得る。
【００６８】
図６は、一実施形態による整流装置６００の概略断面図を示す。整流装置６００は図１〜図５に関して説明した整流装置と同様であり得る。
【００６９】
整流装置６００は、例えば整流器トランジスタ６０１、スイッチング制御回路６４９、充電制御回路６１２を含み得る。整流器トランジスタ６０１、充電制御回路６１２、整流器制御回路のスイッチング制御回路６４９は例えば共通半導体ダイ６０３上に形成され得る。
【００７０】
さらに、共通半導体ダイ６０３は第１の高ドープ基板領域６２１（例えば、ｎ＋基板領域）を含み得る。半導体ダイ６０３は第１の高ドープ基板領域６２１上に形成されたエピタキシャル基板領域６２２（例えば、ｎドープエピタキシアル領域）を含み得る。ｎ型台座（ｐｅｄｅｓｔａｌ）領域（ｎｐｅｄ）６２５は、エピタキシャル基板領域６２２と第１の高ドープ基板領域６２１間におよびその中に少なくとも部分的に形成され得る。ｎｐｅｄ領域６２５は、例えばパワートランジスタ（例えば、二重拡散型金属酸化物半導体トランジスタ）（ＤＭＯＳ：ｄｏｕｂｌｅ−ｄｉｆｆｕｓｅｄ  ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｔｒａｎｓｉｓｔｏｒ）を含み得る整流器トランジスタ６０１のドリフト領域内に形成され得る。ｎｐｅｄ領域６２５は、例えばｎドープエピタキシアル領域６２２の形成前に形成され得る。ｎｐｅｄ領域６２５は、例えばブレイクスルー電圧（または降伏電圧）を低減し得、整流器トランジスタ６０１のオン抵抗（ＲＤＳＯＮ）を改善し得る。ｎｐｅｄ領域６２５は、例えばツェナークランプ回路が任意選択的に省略されるように降伏電圧を約４０Ｖ〜４５Ｖから約２０Ｖまで低減し得る。
【００７１】
整流装置６００は、例えば整流装置を半導体チップ筐体または半導体チップパッケージへ接続するためのはんだ付け可能前面６２６とはんだ付け可能裏面６２７とを有し得る。１つまたは複数の層（例えば、ホウ燐珪酸塩ガラス（ＢＰＳＧ）層６２４）とシリコン選択酸化（ＬＯＣＯＳ）層６２３がチップの前面６２６にまたはその方向に形成され得る。整流器トランジスタのソースまたはエミッタ端子６０１とゲートまたはベース端子は、例えば半導体ダイ６０３の前面６２６に（またはその方向に、またその近くに）形成され得、ドレインまたはコレクタ端子は半導体ダイ６０３の裏面６２７に（またはその方向に、またはその近くに）形成され得る。例えば、整流装置の入力端子は共通半導体ダイ６０３の表面６２６（第１の面）に配置され得、整流装置の出力端子は共通半導体ダイの第１の面の反対側にある共通半導体ダイ６０３の裏面６２７（第２の面）に配置され得る。
【００７２】
整流器制御回路は、例えば１つまたは複数の回路例えば１つまたは複数の高電圧ｎ型ＭＯＳ型トランジスタ６２８（ＨＶ  ＮＭＯＳ）および／または整流装置を制御するための１つまたは複数の高電圧ｐ型ＭＯＳトランジスタ６２９（ＨＶ  ＰＭＯＳ）を含み得る。
【００７３】
充電制御回路６１２は１つまたは複数の蓄積素子または１つまたは複数のキャパシタを含み得る。キャパシタは、例えば１つまたは複数の垂直キャパシタトレンチ６３１、６３２、６３３を含み得る。例えば、垂直キャパシタトレンチ６３１、６３２、６３３は共通半導体ダイ６０３内に形成され得、半導体ダイ６０３の表面６２６から半導体ダイ基板領域中に（例えば、エピタキシャル基板領域６２２および／または第１の高ドープウエル領域６２２中に）垂直方向に広がり得る。垂直キャパシタトレンチ６３１、６３２、６３３は約１０〜２００μｍの深さまで広がり得る。
【００７４】
整流器トランジスタ６０１はＭＯＳＦＥＴなどのパワートランジスタであり得る。ＭＯＳＦＥＴは、裏面６２７にドレイン電極そして表面６２６にソース電極を有する垂直方向ＭＯＳＦＥＴであり得る。ＭＯＳＦＥＴは基板領域６２１をドリフト領域の一部として使用し得る。ドリフト領域は追加的に、ｎ型台座領域（ｎｐｅｄ）６２５と任意選択的エピタキシャル基板領域６２２の少なくとも一部とを含み得る。
【００７５】
絶縁層６６２とゲート電極６６５を含む少なくとも１つのゲートトレンチ６６０が半導体ダイ内に配置され得る。ボディ領域６６８とドリフト領域より高いドーピング濃度を有するソース領域６６９とは少なくとも１つのゲートトレンチに隣接して形成され得る。
【００７６】
極めて高い電流に関しては、例えばＩＧＢＴトランジスタがＭＯＳＦＥＴトランジスタの代わりに使用され得る。ＢＪＴトランジスタ変形形態もまた可能かもしれない。しかし、ＭＯＳＦＥＴと比較して、ＢＪＴのコレクタとエミッタ端子間の飽和電圧（例えば、ＶＣＥ＿ｓａｔ）は０Ｖを大きく越え得る。
【００７７】
整流装置の入力端子（例えば、アノード）と出力端子（例えば、カソード）が２端子筐体（例えば、プレスフィット筐体）内の唯一の外部アクセス可能端子または接続として設けられるために、そしてマルチチップ構造設計を回避するために、例えば、エネルギー蓄積素子（例えば、６１２）と整流器トランジスタ（例えば、ＭＯＳＦＥＴ）用スイッチング制御回路（例えば、６４９）とが集積化され、共通半導体ダイ上のコンタクトに対して絶縁され得る。これは、例えば酸化物（例えば、イミド蒸着）により容易に実現され得る。整流器トランジスタ（例えば、ＭＯＳＦＥＴ）ははんだ付け可能裏面および表面を備え得、整流器トランジスタはその後ｐｎダイオードまたは例えば高効率ダイオード（ＨＥＤ：ｈｉｇｈ  ｅｆｆｉｃｉｅｎｃｙ  ｄｉｏｄｅ）のように２端子筐体（例えば、プレスフィット筐体）内に処理され得る。ＭＯＳＦＥＴの優れた冷却化が保証され得るので、例えばアバランシェ降伏中のＭＯＳＦＥＴ動作により生成される負荷ダンプパルスの影響は放散または低減され得る。
【００７８】
共通半導体ダイ上の整流器トランジスタ、スイッチング制御回路、充電制御回路の実現により、例えば、完全集積化モノリシック装置は、複雑な再構築努力無しに任意の発電機内のプラグ＆プレイとしてプレスフィットパッケージ内に実装され得る。
【００７９】
さらなる詳細と態様（例えば、整流装置と整流器トランジスタ、整流器制御回路、スイッチング制御回路、充電制御回路、導通管理回路、共通半導体ダイに関する）については、上に述べたまたは以下に述べる実施形態に関連して言及する。図６に示す実施形態は、上（例えば、図１〜図５）に述べたまたは以下（例えば、図７〜図１３）に述べる提案概念または１つまたは複数の実施形態に関連して言及する１つまたは複数の態様に対応する１つまたは複数の任意選択的追加機能を含み得る。
【００８０】
図７は、一実施形態による、整流装置内に電荷を蓄積するために使用されるキャパシタ７００の詳細な概略図を示す。
【００８１】
キャパシタ７００は、例えば整流装置の充電制御回路の一部として実装され、整流器トランジスタとスイッチング制御回路を有する共通半導体ダイ上に形成され得る。キャパシタ７００は、例えば第１の垂直方向電極７３１と少なくとも１つの第２の垂直方向電極７３２とを含み得る。例えば、第１の電極７３１は第２の垂直方向電極７３２の少なくとも一部に隣接し得、誘電材料７３３により第２の垂直方向電極７３２から分離され得る。電荷は、例えば整流装置のスイッチング制御回路により提供される制御信号に基づきキャパシタ７００内に蓄積され得る。
【００８２】
１つまたは複数のキャパシタが電荷を蓄積するために使用され得るということが理解され得る。例えば、複数のキャパシタはチャージポンプ内に配置され得る、またはブートストラップ構成が使用され得る。キャパシタの代わりにまたはそれに加えて１または複数のコイル（例えば、誘電コイル）がエネルギー蓄積素子として使用され得るかもしれない。
【００８３】
共通半導体ダイ内へのキャパシタの実装により、例えば整流器トランジスタを切り替えるまたは整流装置を動作させるために設けられる外部制御回路または電源は最早必要でないかもしれない。
【００８４】
さらなる詳細と態様（例えば、整流装置、整流器トランジスタ、整流器制御回路、スイッチング制御回路、充電制御回路、導通管理回路、遮断管理回路に関する）については、上に述べたまたは以下に述べる実施形態に関連して言及する。図７に示す実施形態は、上（例えば、図１〜図６）に述べたまたは以下（例えば、図８〜図１３）に述べる提案概念または１つまたは複数の実施形態に関連して言及する１つまたは複数の態様に対応する１つまたは複数の任意選択的追加機能を含み得る。
【００８５】
図８は一実施形態による整流器配置８００を示す。
【００８６】
整流器配置８００は、共通半導体ダイ８０３上に形成された整流器トランジスタ８０１と整流器制御回路８０２とを含む整流装置８３４を含む。整流器トランジスタ８０１は、ソースまたはエミッタ端子８０４、ドレインまたはコレクタ端子８０５、ゲートまたはベース端子８０６を含む。整流装置８３４の入力端子８０７は整流器トランジスタ８０１のソースまたはエミッタ端子８０４へ結合される。整流装置８３４の出力端子８０８は整流器トランジスタ８０１のドレインまたはコレクタ端子８０５へ結合される。整流器トランジスタ８０１のゲートまたはベース端子８０６は整流器制御回路８０２へ結合される。
【００８７】
整流器配置８００はさらに、整流装置８３４を囲む筐体８３５を含む。筐体８３５は整流装置８３４の入力端子８０７へ接続される第１の外部アクセス可能端子８３６と整流装置８３４の出力端子８０８へ接続される第２の外部アクセス可能端子８３７とを含む。
【００８８】
第１の外部アクセス可能端子と第２の外部アクセス可能端子を有する筐体内への整流装置の実装により、完全集積化モノリシック整流装置が、例えば任意の発電機または交流発電機回路中へのプラグ＆プレイとして集積化され得る。例えば複雑な再構成または設計努力無しに、多くの車種群に整流器配置を装着し得る。さらに、モジュール構成と比較して著しい費用効果が達成され得る。
【００８９】
半導体ダイまたは半導体チップから（例えば、シリコンチップから）高熱損失を放散させるために、プレスフィットパッケージまたは筐体など特別の筐体が使用され得る。例えば、筐体８３５は優れた熱抵抗を示し得るプレスフィット筐体含み得る。さらに、半導体ダイまたはチップは例えば大きな銅表面を通して両側から（例えば、ダイ表面またはダイ裏面から）から冷却され得る。
【００９０】
プレスフィット筐体（例えば、筐体８３５）内の整流器装置全体の配置と、整流器トランジスタのゲートまたはベース端子を共通半導体ダイ上の整流器制御回路へ接続するとことにより、例えばＭＯＳＦＥＴの第３のコンタクトはプレスフィット筐体構築設計において整流装置を実装不能にし得るので外部アクセス可能である必要がない。これは、例えば３端子装置を交流発電機または発電機回路内に集積化するという複雑性を増し得る。整流器配置８００において、第１の外部アクセス可能端子８３６と第２の外部アクセス可能端子８３７は、例えば筐体８３５の唯一の外部アクセス可能端子であり得る。
【００９１】
さらなる詳細と態様（例えば、整流器配置、第１の外部アクセス可能端子、第２の外部アクセス可能端子、筐体、整流装置、整流器トランジスタ、整流器制御回路、充電制御回路に関する）については、上に述べたまたは以下に述べる実施形態に関連して言及する。図８に示す実施形態は、上（例えば、図１〜図７）に述べたまたは以下（例えば、図９〜図１３）に述べる提案概念または１つまたは複数の実施形態に関連して言及する１つまたは複数の態様に対応する１つまたは複数の任意選択的追加機能を含み得る。
【００９２】
図９は一実施形態による整流器配置９００を示す。整流器配置９００は整流装置８３４と筐体９３５を含み得る。同図は例えば整流装置とプレスフィット筐体を示す。
【００９３】
筐体９３５は、例えば銅ベース周囲材を含み得るプレスフィットパッケージを筐体として含み得る。筐体は、例えば整流器用プレスフィットパッケージに一般的に使用されるようなカップまたは基部９３８とネイルヘッド部または上部９３９とを含み得る。
【００９４】
カップ部または基部９３８および／またはネイルヘッド部または上部９３９は、銅で形成されてもよいし、銅で少なくとも部分的に形成されてもよい。整流装置は、筐体９３５の第１の外部アクセス可能端子と第２の外部アクセス可能端子とへそれぞれ接続され（例えば、半田付けされ）得るはんだ付け可能表面および裏面を有しうる。
【００９５】
筐体は、例えば第２の外部アクセス可能端子を提供し得る基部９３８（例えば、保持部分またはカップ）を含み得る。基部９３８はチップを保持し得、ダイ接続領域と第２の外部アクセス可能端子９３２とを含み得る。半導体ダイ（例えば、整流装置）の裏面は、例えばダイ接続領域へ半田付けされ得る。整流装置の出力端子は、例えば筐体の第２の外部アクセス可能端子９３２へ電気的に接続され得る。
【００９６】
筐体はまた、第１の外部アクセス可能端子９３１を提供し得る上部またはネイルヘッド９３９を含み得る。第１の外部アクセス可能端子９３１は、例えば半導体ダイ（例えば、整流装置）の表面へ接続され（例えば、半田付けされ）得る。このようにして、整流装置の入力端子は、例えば筐体の第１の外部アクセス可能端子へ電気的に接続され得る。
【００９７】
整流装置（単一半導体ダイまたはチップとして実装され得る）は、例えば筐体９３５の基部９３８と上部９３９へ機械的、電気的および／または熱的に接続され得る。半導体ダイ８３４および／またはネイルヘッド９３９（例えば、整流装置）を少なくとも部分的に囲むように絶縁またはパッシベーション材９３７が蒸着され得る。
【００９８】
次に、筐体の上部９３９と基部９３８は、例えば強固にまたは密閉して一緒に固定されるように一緒に押圧され得る。代案としてあるいは追加として、半導体ダイ８３４（例えば、整流装置）は、例えば半田付けにより基部９３８と上部９３９間に保持または固定され得、絶縁またはパッシベーション材９３７は、チップまたは半導体ダイの位置決めを確実にするために、カップ９３８内におよび半導体ダイ８３４とネイルヘッド９３９の周囲に蒸着または成形され得る。筐体９３５は、例えば整流装置から外部周囲または環境への熱伝導を提供する一方で整流装置を囲んで整流装置の周囲に保護ケーシング形成し得る。
【００９９】
プレスフィット整流器パッケージについては単純なまたは単純化した例に関して説明したが、他のプレスフィットパッケージ、またはプレスフィットパッケージに対する修正が同様に採用され得る。
【０１００】
銅ベース周囲材を有する筐体内への整流装置の実装により、整流装置から外部周囲または環境への熱伝導が例えば特に大電流の整流中に改善され得る。さらなる詳細と態様（例えば、整流器配置、第１の外部アクセス可能端子、第２の外部アクセス可能端子、筐体と整流装置に関する）については、上に述べたまたは以下に述べる実施形態に関連して言及する。図９に示す実施形態は、上（例えば、図１〜図８）に述べたまたは以下（例えば、図１０Ａ〜図１３）に述べる提案概念または１つまたは複数の実施形態に関連して言及する１つまたは複数の態様に対応する１つまたは複数の任意選択的追加機能を含み得る。
【０１０１】
本明細書に記載の整流装置の実施形態は、整流器制御回路の制御信号の出力状態を判断するための様々なパラメータ値を使用し得る。例えば、様々なパラメータ値は、いつ入力信号が第１の入力レベルまたは閾値に達するか、例えばいつ入力信号が、整流器トランジスタを順バイアスする負の半周期中に閾値レベルに達するか（例えば、図２に関して説明したようなｔ１またはｔ３）を特定または判断するために使用され得る。パラメータ値はまた、例えばいつスイッチング制御回路２４９が整流器トランジスタをスイッチオンし得るか（例えば、図２に関して説明したようなｔ１’）を特定または判断するために使用され得る。パラメータ値はまた、第１の入力信号レベルから第２の入力信号レベルへの入力信号の遷移、例えばいつ入力信号が負の半サイクルから正の半サイクルへ切り替わるか（例えば、図２に関して説明したようなｔ２）を特定するために使用され得る。パラメータ値はまた、例えばいつスイッチング制御回路２４９が整流器トランジスタをスイッチオフし得るか（例えば、図２に関して説明したようなｔ２’）を特定または判断するために使用され得る。
【０１０２】
様々な回路概念は、切り替え点（例えば、時間点ｔ１／ｔ１’）または例えばｔ２／ｔ２’を判断するための様々なやり方を提供し得る（例えば、電圧または電流測定結果に基づく）。回路は、回路の複雑性、コスト、精度という点で異なり得る。電圧測定結果を使用することにより時点ｔ１〜ｔ３が認識される回路概念の他に、他のパラメータ値が、切り替え点を導出するために整流器制御回路により個々にまたは組み合わせて使用され得る。このようなパラメータ値は、例えば電流認識、電圧調整、温度監視、周波数測定、デューティサイクル測定、電圧−電流傾斜，または導通角を含み得る。これらのパラメータ値は、例えばどのようにして点ｔ１／ｔ１’とｔ２／ｔ２’が認識または導出され得るかを識別する。
【０１０３】
図１０Ａは一実施形態による整流装置１０００を示す。同図は、例えば電圧測定結果を使用する回路の例を示す。整流装置１０００は図１〜図９に関して説明した整流装置と同様であり得る。
【０１０４】
整流装置１０００は、整流器トランジスタ１００１、スイッチング制御回路１０４９、充電制御回路１０１２を含み得る。整流装置１０００はさらに、制御トランジスタ１０４１と電流源１０４３を含み得る。整流装置１０００はさらに、モノリシックダイオード１０１３を含み得る。
【０１０５】
整流装置１０００の入力端子１００７は、例えば整流器トランジスタ１００１のソースまたはエミッタ端子１００４へ結合され得る。整流器トランジスタのソースまたはエミッタ端子１００４は、例えば電流源１０４３へ結合され得る。整流器トランジスタのソースまたはエミッタ端子１００４は、例えば第１の電流源端子へ結合され得る。第１の電流源端子とソースまたはエミッタ端子１００４は、例えば充電制御回路１０１２へ結合され得る。第１の電流源端子とソースエミッタ端子１００４は、例えば第１の充電制御回路端子へ結合され得る。
【０１０６】
第２の電流源端子は、例えば制御トランジスタ１０４１へ結合され得る。第２の電流源端子は、例えば第１の制御トランジスタ端子へ結合され得る。第２の電流源端子と第１の制御トランジスタ端子は、例えば整流器トランジスタ１００１のゲートまたはベース端子１００６へ結合され得る。
【０１０７】
第２の制御トランジスタ端子は、例えば充電制御回路１０１２へ結合され得る。第２の制御トランジスタ端子は、例えば第２の充電制御回路端子へ結合され得る。
【０１０８】
制御トランジスタ１０４１と電流源１０４３は、例えば充電制御回路の第２の充電制御回路端子と第１の充電制御回路端子間に直列に結合され得る。
【０１０９】
整流器トランジスタ１００１のソースまたはエミッタ端子１００４は、例えばモノリシックダイオード１０１３のダイオード入力端子へ結合され得る。ダイオード出力端子は、例えば整流器トランジスタ１００１のドレインまたはコレクタ端子１００５へ結合され得る。
【０１１０】
スイッチング制御回路１０４９は、例えば電圧比較器または電流比較器などの比較器回路を含み得る。第１の比較器入力端子は第１の基準値Ｖｒｅｆを比較器回路へ供給し得る。第２の比較器入力端子は、例えば整流器トランジスタ１００１のソースまたはエミッタ端子１００４または整流器トランジスタ１００１のドレインまたはコレクタ端子１００５へ結合され得る。比較器出力端子は、例えば制御トランジスタゲートまたはベース端子へ結合され得る。
【０１１１】
整流器トランジスタ１００１のドレインまたはコレクタ端子１００５は、例えば整流装置１０００の出力端子１００８へ結合され得る。
【０１１２】
整流器制御回路は、比較器回路により提供される制御信号に基づき整流器トランジスタ１００１をトランジスタオン状態またはトランジスタオフ状態へ切り替えるように構成され得る。例えば、スイッチング制御回路１０４９は、基準値と、整流器トランジスタ１００１のソースまたはエミッタ端子１００４に存在する電圧または電流信号または整流器トランジスタ１００１のドレインまたはコレクタ端子１００５に存在する電圧または電流信号との比較に基づき、例えば比較器出力端子において制御信号を生成するように構成され得る。
【０１１３】
整流器制御回路（またはスイッチング制御回路１０４９）は、例えば整流器トランジスタ１００１（例えば、パワーＭＯＳＦＥＴ）のドレインまたはコレクタ端子１００５（例えば、カソードＣ）の電圧と基準電位（例えば、正の基準電圧Ｖｒｅｆ）とを比較することにより電力潮流の測定を行い得る。例えば、基準電圧値Ｖｒｅｆは約２００ｍＶであり得るまたは例えば１００ｍＶ〜３００ｍＶ間であり得るので、ボディダイオード両端の電圧フローは約７００ｍＶであり得、電圧フロー状態は安全に監視され得る。比較器回路が、パワーＭＯＳＦＥＴトランジスタ１００１のソースまたはエミッタ端子１００４（例えば、カソードＡ）の電圧と基準電位とを比較することにより電力潮流の測定を代わりに行えば、パワートランジスタのソースの電圧と負基準電圧Ｖｒｅｆとを比較し得る。
【０１１４】
第１の比較器入力端子は整流器トランジスタ１００１のドレインまたはコレクタ端子１００５へ結合され得るので、比較器回路は、整流器トランジスタ１００１（例えば、パワーＭＯＳＦＥＴ）のドレイン電位を比較し得、充電制御回路１０１２により供給される電位または電圧によりゲートまたはベース端子１００６を切り替え得る（例えば、チャージポンプはパワーＭＯＳＦＥＴをスイッチオンし得る）。電流値は非常に小さいかもしれない。
【０１１５】
ドレインまたはコレクタ端子における電圧の零検出測定を行う比較器回路の実装により、整流器トランジスタをスイッチオンすることによる電力損失は整流装置両端の電圧降下の低下により低減され得る。
【０１１６】
図１０Ｂは、ボルト（Ｖ）単位のカソードとアノード（ＶＣＡ）両端電圧１０４５に対するアンペア（Ａ）単位の電流１０４４（ＩＣ）プロットを示す。
【０１１７】
時間間隔１は、例えば能動ツェナー動作（ブレイクスルーまたはブレークダウン）における整流器トランジスタ（例えば、ＭＯＳＦＥＴ）を示す。この電流応答は、例えば負荷ダンプにより降伏電圧ＶＢＤより大きな電圧がカソードとアノード両端に印加されれば発生し得る。
【０１１８】
時間間隔２では、ＶＣＡは正であり得る（例えば、正の半波中）。整流器トランジスタ（例えば、ＭＯＳＦＥＴ）は、例えばトランジスタオフ状態にあり得る。例えば、ゲートソース電圧ＶＧＳは零（例えば、ＶＧＳ＝０Ｖ）であり得、ゲート−ドレイン電圧ＶＤＳは正であり得る。
【０１１９】
時間間隔３では、整流器トランジスタはオン状態へトリガされ得る。ＶＤＳ（またはＶＣＡ）は例えば約−２００ｍＶであり得る。ＶＤＳは、電力用逆方向ダイオード１０１３のＶＦ＝０．７より小さい負であるが第１の基準電圧Ｖｒｅｆより大きな負であり得、したがって整流器制御回路をトリガして整流器トランジスタ（例えば、ＭＯＳＦＥＴ）をオン状態へ切り替える。ゲート端子ＶＧＳに供給される電圧は例えば約５Ｖでよい。
【０１２０】
時間間隔４では、整流器トランジスタ（例えば、ＭＯＳＦＥＴ）は逆動作状態であり得る（例えば、ＶＣＡは負の半波周期から正の半波周期に向かって切り替わる）。電流は低下し、動作点は元の方向へ移動し得る。比較器回路はヒステリシスを有し得るので、第２の基準値Ｖｒｅｆは０に近く、例えば＋１０ｍＶであり得る。
【０１２１】
時間間隔５で、基準電圧に達すると、整流器制御回路（例えば、比較器回路）は整流器トランジスタをスイッチオフ（ＶＧＳ＝０Ｖ）し得る。しかし、交差電流は、第２のダイオードが既にスイッチオンされていれば５Ａ〜１０Ａを流れ得る。
【０１２２】
さらなる詳細と態様（例えば、整流装置、整流器トランジスタ、整流器制御回路、充電制御回路、導通管理回路、遮断管理回路、比較器回路、制御トランジスタ、モノリシックダイオード、電流源）については、上に述べたまたは以下に述べる実施形態に関連して言及する。図１０Ａに示し、図１０Ｂで説明した実施形態は、上（例えば、図１〜図９）に述べたまたは以下（例えば、図１１Ａ〜図１３）に述べる提案概念または１つまたは複数の実施形態に関連して言及する１つまたは複数の態様に対応する１つまたは複数の任意選択的追加機能を含み得る。
【０１２３】
図１１Ａは一実施形態による整流装置１１００を示す。同図は、例えば電流測定を使用した回路を示す。整流装置１１００は図１〜図１０に関して説明した整流装置と同様であり得る。
【０１２４】
整流装置１１００は、整流器トランジスタ１１０１、スイッチング制御回路１１４９、充電制御回路１１１２を含み得る。整流装置１０００はさらに、制御トランジスタ１１４１と電流源１１４３を含み得る。整流装置１０００はさらに、モノリシックダイオード１１１３とモノリシックセンス抵抗器１１４６を含み得る。
【０１２５】
整流装置１１００の入力端子１１０７はセンス抵抗器１１４６へ結合され得る。センス抵抗器１１４６は、例えば整流装置１１００の入力端子１１０７と整流器トランジスタ１１０１のソースまたはエミッタ端子１１０４との間に結合され得る。整流装置の入力端子１１０７は、例えば第１のセンス抵抗端子へ結合され得る。第２のセンス抵抗端子は、例えば整流器トランジスタ１１０１のソースまたはエミッタ端子１１０４へ結合され得る。
【０１２６】
入力端子１１０７は、例えば制御トランジスタ１０４１へ結合され得る。入力端子１１０７と第１のセンス抵抗端子は、例えば第１の制御トランジスタ端子へ結合され得る。
【０１２７】
入力端子１１０７、第１のセンス抵抗器、第１の制御トランジスタは、例えば充電制御回路へ結合され得る。入力端子１１０７、第１のセンス抵抗端子、第１の制御トランジスタ端子は、例えば第１の充電制御回路端子へ結合され得る。
【０１２８】
第２の制御トランジスタ端子は、例えば電流源１１４３へ結合され得る。第２の制御トランジスタ端子は、例えば第１の電流源端子へ結合され得る。第２の制御トランジスタ端子と第１の電流源端子は、例えば整流器トランジスタ１００１のゲートまたはベース端子１１０６へ結合され得る。
【０１２９】
第２の電流源端子は、例えば充電制御回路１１１２へ結合され得る。第２の電流源端子は、例えば第２の充電制御回路端子へ結合され得る。
【０１３０】
制御トランジスタ１１４１と電流源１１４３は、例えば充電制御回路の第１の充電制御回路端子と第２の充電制御回路端子間に直列に結合され得る。
【０１３１】
スイッチング制御回路１１４９は、例えば電圧または電流比較器などの比較器回路を含み得る。第１の比較器入力端子は第１の基準値を比較器回路へ供給し得る。第２の比較器入力端子は、例えばセンス抵抗器１１４６と整流器トランジスタ１１０６間のノードへ結合され得る。第２の比較器入力端子は、例えば第２のセンス抵抗端子と整流器トランジスタ１１０６のソースまたはエミッタ端子１１０４間のノードへ結合され得る。比較器出力端子は、例えば制御トランジスタゲートまたはベース端子へ結合され得る。
【０１３２】
整流器トランジスタ１１０１のソースまたはエミッタ端子１１０４と第２のセンス抵抗端子は、例えばモノリシックダイオード１１１３のダイオード入力端子へ結合され得る。ダイオード出力端子は、例えば整流器トランジスタ１１０１のドレインまたはコレクタ端子１１０５へ結合され得る。
【０１３３】
整流器トランジスタ１１０１のドレインまたはコレクタ端子１１０５は、例えば整流装置１１００の出力端子１１０８へ結合され得る。
【０１３４】
整流器制御回路は、例えば比較器回路により供給される制御信号に基づき整流器トランジスタ１１０１をトランジスタオン状態またはトランジスタオフ状態へ切り替えるように構成され得る。例えば、スイッチング制御回路１１４９は、センス抵抗器とソースまたはエミッタ端子１１０４間の電圧または電流信号に基づき基準値と電圧または電流信号とを比較することにより、制御信号を生成するように構成され得る。
【０１３５】
スイッチング制御回路１１４９は、例えばセンス抵抗器１０４６における電圧降下と基準電圧Ｖｒｅｆとを比較することにより電力潮流の測定を行い得る。整流器トランジスタ１１０４（例えば、パワーＭＯＳＦＥＴ）は低オーム性であり得るので、センス抵抗器の電位降下は非常に小さい（例えば数ｍＶ）かもしれない。トランジスタ１１０１のソースまたはエミッタ端子１１０４は第１の比較器入力端子へ接続され得るので、比較器回路は、整流器トランジスタ１１０４（例えば、パワーＭＯＳＦＥＴ）のソース電位を比較し得、整流器トランジスタ１１０４内の電流が所与の電流レベルＩＡＣ＝ＶＲＥＦ／Ｒｓを越えれば、ゲートへ印加された電圧（例えば、ソース電位）をスイッチオフし得る。ここで、Ｒｓはセンス抵抗器１１４６の抵抗である。センス抵抗器の抵抗は非常に小さい例えば約０．１ｍΩであり得るので、ＶＲＥＦは例えば約１ｍＶであり得る。
【０１３６】
図１１Ｂは、ボルト（Ｖ）単位のカソードとアノード（ＶＣＡ）両端電圧１１４５に対するアンペア（Ａ）単位の電流１１４４（ＩＣ）プロットを示す。
【０１３７】
時間間隔１は、例えば能動ツェナー動作（ブレイクスルー）における整流器トランジスタ（例えば、ＭＯＳＦＥＴ）を示す。この電流応答は、例えば負荷ダンプにより降伏電圧ＶＢＤより大きな電圧がカソードとアノード両端に印加されれば発生し得る。
【０１３８】
時間間隔２では、整流器トランジスタ（例えば、ＭＯＳＦＥＴ）は、例えばトランジスタオフ状態にあり得る。例えば、ゲートソース電圧ＶＧＳは零（例えば、ＶＧＳ＝０Ｖ）であり得、ゲート−ドレイン電圧ＶＤＳは正であり得る。
【０１３９】
時間間隔３では、整流器トランジスタ（例えば、ＭＯＳＦＥＴ）はトランジスタオフ状態であり得る。ＶＧＳは零（例えば、ＶＧＳ＝０Ｖ）であり得、ＶＤＳは負であり、電力用逆方向ダイオード１１１３のＶＦ＝０．７より小さい負であり得る。
【０１４０】
時間間隔４では、整流器トランジスタ（例えば、ＭＯＳＦＥＴ）はトランジスタオフ状態であり得る。ＶＧＳは零（例えば、ＶＧＳ＝０Ｖ）であり得、ＶＤＳは負で、かつＶＦ＝０．７にほぼ等しいかもしれない。ダイオード１１１３は導通し得る。
【０１４１】
時間間隔５では、電流閾値に達すれば、整流器トランジスタ（例えば、ＭＯＳＦＥＴ）はトランジスタオン状態へ切り替えられ得る。例えば、ＶＧＳは５Ｖにほぼ等しいかもしれない。ＶＤＳは、アノードとカソード間の電流ＩＡＣと整流器トランジスタＲＤＳＯＮのオン抵抗との積（例えば、ＶＤＳ＝ＩＡＣ×ＲＤＳＯＮ）に等しいかもしれない。
【０１４２】
時間間隔６では、整流器トランジスタ（例えば、ＭＯＳＦＥＴ）は逆動作状態であり得る（例えば、ＶＣＡは負の半波周期から正の半波周期に向かって切り替わる）。
【０１４３】
比較器回路がヒステリシスを有しなければ、整流器トランジスタ１１０１は電流レベルが下がった場合と同じ電流値においてスイッチオフされ得る。ヒステリシスの設置は切り替え点における望ましくない変動を低減するために実施され得る。
【０１４４】
さらなる詳細と態様（例えば、整流装置、整流器トランジスタ、整流器制御回路、スイッチング制御回路、充電制御回路、導通管理回路、遮断管理回路、比較器回路、制御トランジスタ、モノリシックダイオード、電流源）については、上に述べたまたは以下に述べる実施形態に関連して言及する。図１１Ａに示し、図１１Ｂで説明した実施形態は、上（例えば、図１〜図１０Ｂ）に述べたまたは以下（例えば、図１２Ａ〜図１３）に述べる提案概念または１つまたは複数の実施形態に関連して言及する１つまたは複数の態様に対応する１つまたは複数の任意選択的追加機能を含み得る。
【０１４５】
図１２Ａは一実施形態による整流装置１２００を示す。同図は、例えば、ドレイン−ソース電圧（ＶＤＳ）を比較する回路を示す。整流装置１２００は図１〜図１１に関して説明した整流装置と同様であり得る。
【０１４６】
整流装置１２００は、整流器トランジスタ１２０１、スイッチング制御回路１２４９、充電制御回路１２１２を含み得る。整流装置１２００はさらに、感知トランジスタ１２４１と電流源１２４３を含み得る。整流装置１２００はさらに、モノリシックダイオード１２１３と別のダイオード１２４７とを含み得る。
【０１４７】
整流装置１２００の入力端子１２０７は、例えば整流器トランジスタ１００１のソースまたはエミッタ端子１２０４へ結合され得る。入力端子１２０７は、例えば別のダイオード１２４７へ結合され得る。別のダイオード出力端子は、例えば整流器トランジスタ１００１の入力端子１２０７とソースまたはエミッタ端子１２０４間のノードへ結合され得る。
【０１４８】
別のダイオード入力端子が、例えば電流源１２４３へ結合され得る。別のダイオード入力端子は、例えば第１の電流源端子へ結合され得る。第１の電流源端子と別のダイオード入力端子は、例えば充電制御回路１２１２へ結合され得る。第１の電流源端子と別のダイオード入力端子は、例えば第１の充電制御回路端子へ結合され得る。
【０１４９】
第２の電流源端子は、例えば感知トランジスタ１２４１へ結合され得る。第２の電流源端子は、例えば第１の感知トランジスタ端子１２４８へ結合され得る。第２の電流源端子と第１の感知トランジスタ端子１２４８は、例えばスイッチング制御回路１２４９へ結合され得る。
【０１５０】
スイッチング制御回路１２４９は、例えば電圧比較器または電流比較器などの比較器回路を含み得る。第１の比較器入力端子は、第１の感知トランジスタ端子１２４８へ、例えば感知トランジスタソースまたはエミッタ端子１２４８へ、または電流源１２４３と感知トランジスタ１２４間のノードへ結合され得る。第１の比較器入力端子は、例えば第２の電流源端子と第１の感知トランジスタ端子１２４８間のノードへ結合され得る。第２の比較器入力端子は、例えば整流器トランジスタ１２０１のソースまたはエミッタ端子１２０４へ結合され得る。例えば、比較器出力端子は、例えば感知トランジスタゲートまたはベース端子と整流器トランジスタ１２０１のゲートまたはベース端子１２０６とへ結合され得る。
【０１５１】
第２の感知トランジスタ端子は、例えば充電制御回路１２１２へ結合され得る。第２の感知トランジスタ端子は、例えば第２の充電制御回路端子へ結合され得る。感知トランジスタ１２４１と電流源１２４３は、例えば充電制御回路１２１２の第２の充電制御回路端子と第１の充電制御回路端子間に直列に結合され得る。第２の感知トランジスタ端子はまた、例えば整流器トランジスタ１２０１のドレインまたはコレクタ端子１２０５へ結合され得る。
【０１５２】
整流器トランジスタ１２０１のソースまたはエミッタ端子１２０４は、例えばモノリシックダイオード１２１３のダイオード入力端子へ結合され得る。ダイオード出力端子は、例えば整流器トランジスタ１００１のドレインまたはコレクタ端子１２０５へ結合され得る。
【０１５３】
整流器トランジスタ１２０１のドレインまたはコレクタ端子１２０５は、例えば整流装置１２００の出力端子１２０８へ結合され得る。
【０１５４】
スイッチング制御回路１２４９は、感知トランジスタソースまたはエミッタ端子１２４８に存在する電圧または電流信号と整流器トランジスタソースまたはエミッタ端子１２０４に存在する電圧または電流信号とを比較することにより制御信号を生成するように構成され得る。整流器制御回路は、制御信号に基づき整流器トランジスタ１２０１をトランジスタオン状態とトランジスタオフ状態間で切り替えるように構成され得る。
【０１５５】
比較器回路は、整流器トランジスタ１１０１（例えば、感知トランジスタ１２４１へのパワーＭＯＳＦＥＴ１２０１）内の電力に比例して電流レベルを下げることにより電力潮流の測定を行い得る。例えば、整流器トランジスタ内のセルの数と感知トランジスタ１２４１内のセルの数との比較はセンス比（例えば１：Ｋ）の観点で表され得る。Ｋは例えば整数値を表し得る。
【０１５６】
例えば、低減された電流は電流シンク基準Ｉｒｅｆと比較され得る。整流器トランジスタのソースまたはエミッタ端子１２０４は第１の比較器入力端子へ結合され得る。感知トランジスタソースまたはエミッタ端子１２４８は第２の比較器入力端子へ結合され得、第２の比較器入力端子もまた電流ソースまたはシンクへ結合され得るので、比較器回路は、整流器トランジスタ１１０１と感知トランジスタ１２４１の両方のソース電位を比較し得、感知トランジスタ内の電流が例えば所与の基準電流レベルＩＡＣ＝Ｉｒｅｆ×（Ｋ＋１）を越えれば、ゲートへ印加された電圧をスイッチオフ（例えば、ソース電位スイッチオフ）し得る。
【０１５７】
図１２Ｂは、ボルト（Ｖ）単位のカソードとアノード（ＶＣＡ）両端電圧１２４５に対するアンペア（Ａ）単位の電流１２４４（ＩＣ）プロットを示す。
【０１５８】
時間間隔１は、例えば能動ツェナー動作（ブレイクスルー）における整流器トランジスタ（例えば、ＭＯＳＦＥＴ）を示す。
【０１５９】
時間間隔２では、整流器トランジスタ（例えば、ＭＯＳＦＥＴ）は例えばトランジスタオフ状態であり得る。例えば、ゲートソース電圧ＶＧＳは零（例えば、ＶＧＳ＝０Ｖ）であり得、ゲート−ドレイン電圧ＶＤＳは正であり得る。
【０１６０】
時間間隔３では、整流器トランジスタ（例えば、ＭＯＳＦＥＴ）はトランジスタオフ状態であり得る。ＶＧＳは零（例えば、ＶＧＳ＝０Ｖ）であり得、ＶＤＳは負であり、電力用逆方向ダイオード１２１３のＶＦ＝０．７より小さい負であり得る。
【０１６１】
時間間隔４では、整流器トランジスタ（例えば、ＭＯＳＦＥＴ）はトランジスタオフ状態であり得る。ＶＧＳは零（例えば、ＶＧＳ＝０Ｖ）であり得、ＶＤＳは負で、かつＶＦ＝０．７にほぼ等しいかもしれない。ダイオード１２１３が導通し得る。
【０１６２】
時間間隔５では、電流閾値に達すれば、整流器トランジスタ１１０１（例えば、ＭＯＳＦＥＴ）はトランジスタオン状態へ切り替えられ得る。例えば、ＶＧＳは５Ｖにほぼ等しいかもしれない。例えば、ドレインソース電圧ＶＤＳはＩＡＣ×ＲＤＳＯＮにほぼ等しいかもしれない。ここで、ＲＤＳＯＮは整流器トランジスタのオン抵抗である。
【０１６３】
時間間隔６では、例えば電圧ＶＣＡが負値から正値になるとき整流器トランジスタ（例えば、ＭＯＳＦＥＴ）は逆方向オン動作状態であり得る。
【０１６４】
比較器回路がヒステリシスを有しなければ、整流器トランジスタ１１０１は電流レベルが下がった場合と同じ電流値においてスイッチオフされ得る。例えば、ヒステリシスの実施は切り替え点における望ましくない変動を低減し得る。
【０１６５】
さらなる詳細と態様（例えば、整流装置、整流器トランジスタ、整流器制御回路、スイッチング制御回路、充電制御回路、導通管理回路、遮断管理回路、比較器回路、感知トランジスタ、モノリシックダイオード、電流源）については、上に述べたまたは以下に述べる実施形態に関連して言及する。図１２Ａに示し、図１２Ｂで説明した実施形態は、上（例えば、図１〜図１１Ｂ）に述べたまたは以下（例えば、図１３）に述べる提案概念または１つまたは複数の実施形態に関連して言及する１つまたは複数の態様に対応する１つまたは複数の任意選択的追加機能を含み得る。
【０１６６】
様々な実施形態は、ＭＯＳＦＥＴと２つの端子を有する能動整流器に関する。様々な実施形態は、ＭＯＳＦＥＴと２つの端子を有する銅−シリコン−銅（Ｃｕ−Ｓｉ−Ｃｕ）能動整流器に関する。実施形態は例えば、アプリケーション最適化技術と、低損失でもって２ピン筐体内の交流信号の整流を独立に実現する完全集積化（モノリシック）製品を提供する回路装置とを含む。
【０１６７】
様々な実施形態では、ＭＯＳＦＥＴ解決策は２つの接続を有する筐体内（例えば、プレスフィット筐体内）で実施され得、消費者により容易に使用され得る。電気回路改善はＭＯＳＦＥＴにより実現され得、ＣＯ２消費が低減され得る。より低コストもまた達成され得る。
【０１６８】
様々な実施形態は、小さいオン抵抗Ｒｏｎと低ゲート電荷とを有するモノリシックパワートランジスタを含み得る整流装置に関する。整流装置は、必要に応じ、パワートランジスタと並列に実装されるモノリシックダイオードを含み得る。整流装置は、高集積密度と高温（２５０°Ｃ）で低電流消費とを有するモノリシックアナログ部品を含み得る。整流装置はモノリシックキャパシタまたは他の蓄積素子を含み得る。整流装置は、それぞれ少なくとも１つのコンタクトを有するはんだ付け可能な表面と裏面を含み得る。様々な実施形態はＣｕＳｉＣｕ−銅−シリコン−銅整流器配置に関する。
【０１６９】
様々な実施形態は、例えば遮断期間中に保存されるエネルギーを管理する充電制御ブロックを含み得る集積回路（ＩＣ）に関する。ＩＣはさらに、電流および／または電圧センサを使用して導通期間と遮断期間を検知するための零交叉制御回路を含み得る。ＩＣはさらに、例えば回路遮断器を含み得る。ＩＣはさらに、例えば、回路遮断器をスイッチオンする導通管理回路と回路遮断器をスイッチオフする遮断管理回路とを含み得る。
【０１７０】
様々な実施形態は、例えば２つの接続を有する筐体（例えば、プレスフィット筐体のような）内へのＭＯＳＦＥＴ解決策の設置に関する。電圧降下は、例えば１Ｖ（ｐｎダイオード）から０．２Ｖまで低減され得る。プレスフィット筐体は良好な熱的性質を呈示し得、また実装に対する費用効率が高いかもしれない。
【０１７１】
例えば、高効率ダイオード（ＨＥＤ）が整流のために使用され得るがいくつかのトレードオフが遵守され得る。例えば、ＨＥＤの順方向電圧Ｖｆはショットキー効果または金属酸化膜半導体（ＭＯＳ）ゲートダイオード効果によって低減され得る。例えば、ｐｎダイオードに関し約３０％の低減など順方向電圧低減（例えば、０．７ＶＶｆから低減）が可能かもしれない。しかし、例えばショットキーダイオードの場合、最大２３０°Ｃの温度限界を有する標準ｐｎダイオードと最大２５０°Ｃの温度限界を有する高温ダイオードと比較して、高漏れ電流と高温強度低下（２００°Ｃ未満における）とが経験され得る。
【０１７２】
整流のためにＭＯＳＦＥＴを使用することにより、ＭＯＳＦＥＴとそれらの制御手段とを収容するために１位相当たり１ＭＯＳＦＥＴモジュールが使用され得る。実現可能な順方向電圧は著しく低いかもしれなく、約０．２Ｖの値が実現され得る。製造と接続のコストは例えば高いかもしれない。４００ｍｓの間最大２５００Ｗに達し、ＭＯＳＦＥＴＳの冷却を必要とし、ＭＯＳＦＥＴ内の電力分布（フィラメント化）に影響を与え得る負荷ダンプ要件は、例えば様々な実施形態によりそしてプレスフィット筐体を使用することにより対処され得る。
【０１７３】
本明細書に記載の様々な実施形態は、大電流（例えば、１００Ａより大きな電流）整流器アプリケーションなど多くのシナリオにおいて適用され得る効率的整流器に関し得る。１つのアプリケーションは、整流される電流が大きく（例えば全電流が最大２５０Ａ）なり得る車両の発電機であり得る。全損失の約４０％（鉄および銅損に加えて）を占め得る整流器損失が低減され得、環境汚染例えばガソリン消費／ＣＯ２放出が低減され得る。本明細書に記載の様々な実施形態による整流器損失の低下により、発電機の熱的性質もまた改善され得る。例えば、発電機の送風機翼が小型化され得、したがって雑音と換気雑音が低減され得る。
【０１７４】
図１３は、整流装置を形成する方法１３００のフローチャートを示す。
【０１７５】
本方法は共通半導体ダイ上に整流器トランジスタと整流器制御回路を形成する工程１３１０を含む。
【０１７６】
本方法はさらに、整流装置の入力端子を整流器トランジスタのソースまたはエミッタ端子へ結合する工程１３２０を含む。
【０１７７】
本方法はさらに、整流装置の出力端子を整流器トランジスタのドレインまたはコレクタ端子へ結合する工程１３３０を含む。
【０１７８】
本方法はさらに、整流器トランジスタのゲートまたはベース端子を整流器制御回路へ結合する工程１３４０を含む。
【０１７９】
共通半導体ダイ上の整流器制御回路と整流器トランジスタの形成により、例えば整流装置を動作させるためにいかなる外部制御回路も最早必要とされ得ない。振動信号の整流用整流器トランジスタを使用することにより、例えば整流装置の電力損失が低減され得る。さらに、整流器トランジスタのモノリシック集積化は例えばコストの低下をもたらし得る。
【０１８０】
本方法はさらに、筐体の第１の外部アクセス可能端子を整流装置の入力端子へそして筐体の第２の外部アクセス可能端子を整流装置の出力端子へ接続する工程を含み得る。
【０１８１】
２つの外部アクセス可能端子だけを有する整流装置を２端子筐体内へ実装することにより、例えば熱的性質は改善され得、電力損失は低減され得る。
【０１８２】
さらなる詳細と態様（例えば、筐体、整流装置、と整流器トランジスタ、整流器制御回路、共通半導体ダイに関する）については、上に述べたまたは以下に述べる実施形態に関連して言及する。図１３に示す実施形態は、上（例えば、図１〜図１２Ｂ）に述べたまたは以下に述べる提案概念または１つまたは複数の実施形態に関連して言及する１つまたは複数の態様に対応する１つまたは複数の任意選択的追加機能を含み得る。
【０１８３】
図１４は、自動車エンジンと共に使用され得る発電機または交流発電機１４を概略的に示す。発電機１４は筐体１４０５と固定子１４０２と回転子１４０４を含む。入手可能な発電機は整流器９０を含む。整流器９０は従来、整流器９０に組み込まれたプレスフィットパッケージ内に複数のダイオードを含む。本開示によると、上述のように、整流ダイオードはプレスフィットパッケージ内の整流装置９００により置換される。
【０１８４】
図１５は、図１４に示す例に関する自動車発電機の回路を示す。３つのステータ素子１５０２が６つの整流素子を介し出力へ接続される。整流装置１００、９００は本明細書では、上述のように、従来から使用されるダイオードの代わりに使用される。示されたケースでは、合計６つの整流装置が使用され得るが、異なる数が可能である。整流装置全体が単一半導体ダイまたはチップ上に実現され得るので、チップはプレスフィットパッケージ内の２つの位置に配置され得る。第１の位置では、ソース端子が固定子へ電気的に接続される。第２の位置では、チップはひっくり返され得、ドレイン端が固定子へ電気的に接続される。プレスフィットパッケージに対するいかなる変更も最早必要無く、チップは従来のダイオードと同様に両位置で取り付けられ得る。但し、本開示の整流装置は著しく高い効率および低い損失を有する。
【０１８５】
上記開示は、上述の整流装置の使用が特別の利点を有する自動車エンジン交流発電機用のプレスフィットパッケージに関して説明された。しかし、本整流装置は、他のアプリケーション、例えばＤＣ／ＤＣバックコンバータの低電力ＳＭＰＳおよび／またはフリーホイリングダイオードにおいてに使用され得る。アプリケーションの他の例としては、限定するものではないがモーターバイクまたは電動バイクなどの２輪車用整流器または太陽電池パネルのバイパスダイオードが挙げられる。
【０１８６】
本明細書と添付図面は本開示の原理を単に例示する。したがって、当業者は本開示に明示的に記載および示されなかったとしても本発明の原理を具現しその精神と範囲に含まれる様々な構成を考案することができるだろうということが理解される。さらに、本開示に列挙されたすべての例は、本技術をさらに進めるために、読者が本発明の原理と本発明者により寄与された概念とを理解するのを支援する教育的目的のためだけであることを主として明示的に意図されており、このような具体的に列挙された例と条件に限定するものではないものと解釈すべきである。さらに、本開示の原理、態様、および実施形態だけでなくその具体例についても本明細書において列挙するすべての記述はそれらの等価物を包含するように意図されている。
【０１８７】
（ある機能を行う）「手段」として示された機能ブロックはそれぞれ、ある機能を行うよう構成された回路を含む機能ブロックとして理解すべきである。したがって「ｓ．ｔｈの手段」もまた、「ｓ．ｔｈに構成されたまたはｓ．ｔｈに好適な手段」と理解され得る。したがって、ある機能を行うように構成された手段は、このような手段がこの機能を（所定の時点で）必ずしも行うことを意味しない。
【０１８８】
「手段」、「センサ信号供給手段」「送信信号生成手段」などとして標記された任意の機能ブロックを含む添付図面に示された様々な要素の機能は、適切なソフトウェアに関連付けられたソフトウェアを実行することができるハードウェアだけでなく「信号供給器」、「信号処理装置」「プロセッサ」、「制御装置」などの専用ハードウェアを利用して提供され得る。さらに、「手段」として本明細書に記載された任意のエンティティは、「１つまたは複数のモジュール」、「１つまたは複数の装置」、「１つまたは複数のユニット」などとして実現され得る。プロセッサにより提供される場合、機能は、単一の専用プロセッサにより、単一の共用プロセッサにより、またはそのいくつかが共有され得る複数の個々のプロセッサにより提供され得る。さらに、用語「プロセッサ」または「制御装置」の明示的な使用は、ソフトウェアを実行することができるハードウェアを排他的に参照するように解釈さるべきではなく、デジタル信号プロセッサ（ＤＳＰ）ハードウェア、ネットワークプロセッサ、特定アプリケーション向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、ソフトウェアを蓄積するための読み取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、および不揮発性記憶装置を限定するものではないが暗黙的に含み得る。通常のおよび／または専用の他のハードウェアもまた含まれ得る。
【０１８９】
本明細書の任意のブロック図は本開示の原理を具現する例示的回路の概念図を表すということが当業者により理解されるべきである。同様に、任意のフローチャート、フローダイアグラム、状態遷移図、擬似コードなどはコンピュータ読み取り可能媒体内に実質的に表されしたがってコンピュータまたはプロセッサ（このようなコンピュータまたはプロセッサが明示的に示されても示されなくても）により実行され得る様々な処理を表すということが理解される。
【０１９０】
さらに、以下の特許請求の範囲は、本明細書内の「発明を実施するための形態」に組み込まれ、各請求項はそのまま別個の実施形態として有効であり得る。各請求項はそれぞれ別個の実施形態としてそのまま有効であり得る。従属請求項は特許請求の範囲において１つまたは複数の請求項との特定の組合せを指し得るが他の実施形態もまた従属請求項の他の各従属または独立請求項の主題との組合せを含み得るということに留意すべきである。このような組合せは、特定の組合せが意図されていないということが明示されない限り、本明細書において提案されている。さらに、請求項の特徴は、この請求項が任意の他の独立請求項に依存して直接なされなかったとしても、この任意の他の独立請求項に対する請求項の特徴を含むように意図されている。
【０１９１】
本明細書または特許請求の範囲に開示された方法はこれらの方法のそれぞれの行為のそれぞれを行うための手段を有する装置により実施され得るということにさらに留意すべきである。
【０１９２】
さらに、本明細書または特許請求の範囲に開示された多数の行為または機能の開示は特定の順序であると解釈しなくてもよいということを理解すべきである。したがって、多数の行為または機能の開示は、このような行為または機能が技術的理由のために互に交換可能でない限り、これらを特定の順序に制限することはない。さらに、いくつかの実施形態では、単一行為は多数の副工程を含み得るまたは多数の副行為に分解され得る。このような副行為は、明示的に除外されない限り、この単一行為の開示に含まれ得、この単一工程の開示の一部であり得る。
【符号の説明】
【０１９３】
９０  整流器
１００  整流装置
１０１  パワートランジスタ
１０２  整流器制御回路
１０３  単一半導体ダイ
１０４  ソース端子
１０５  ドレイン端子
１０６  ゲート端子
１０７  入力端子
１０８  出力端子
２００  整流装置
２０２  整流器制御回路
２０９  導通管理回路
２１１  遮断管理回路
２１２  充電制御回路
２１３  寄生ボディダイオード
２４９  スイッチング制御回路
３１４  波形
３１５  整流波形
３１６  カソードとアノード間電圧
３１７  時間
３１８  電流
４００  装置
４０１  整流器トランジスタ
４１３  モノリシック整流ダイオード
５１４  カソードとアノード間電圧の交流信号波形
５１５  整流波形
５１６  電圧
５１７  時刻
５１８  電流
５１９  交流波形
６００  整流装置
６０１  ソース端子
６０３  半導体ダイ
６２１  高ドープ基板領域
６２２  エピタキシャル基板領域
６２３  ＬＯＣＯＳ層
６２４  ＢＰＳＧ層
６２５  ｎ型台座領域
６２６  表面
６２７  裏面
６２８  ＨＶ  ＮＭＯＳ
６２９  ＨＶ  ＰＭＯＳ
６３１  垂直キャパシタトレンチ
６３２  垂直キャパシタトレンチ
６３３  垂直キャパシタトレンチ
６４９  スイッチング制御回路
６６０  ゲートトレンチ
６６２  絶縁層
６６５  ゲート電極
６６８  ボディ領域
６６９  ソース領域
７００  キャパシタ
７３１  第１の垂直方向電極
７３２  第２の垂直方向電極
７３３  誘電材料
８００  整流器配置
８０１  整流器トランジスタ
８０２  整流器制御回路
８０３  共通半導体ダイ
８０４  ソース端子
８０５  ドレイン端子
８０６  ゲート端子
８０７  入力端子
８０８  出力端子
８３４  整流装置
８３５  筐体
８３６  第１の外部アクセス可能端子
８３７  第２の外部アクセス可能端子
９００  整流器配置
９３１  第１の外部アクセス可能端子
９３２  第２の外部アクセス可能端子
９３５  筐体
９３７  パッシベーション材
９３８  カップ
９３９  ネイルヘッド部
１０００  整流装置
１００１  整流器トランジスタ
１００４  ソース端子
１００５  ドレイン端子
１００６  ゲート端子
１００７  入力端子
１００８  出力端子
１０１２  充電制御回路
１０１３  モノリシックダイオード
１０４１  制御トランジスタ
１０４３  電流源
１０４４  電流
１０４５  カソードとアノード間電圧
１０４９  スイッチング制御回路
１１０７  入力端子
１１１３  モノリシックダイオード
１１４６  モノリシックセンス抵抗器
１２００  整流装置
１２０１  整流器トランジスタ
１２０４  ソース端子
１２０５  ドレイン端子
１２０６  ゲート端子
１２０７  入力端子
１２０８  出力端子
１２１２  充電制御回路
１２１３  モノリシックダイオード
１２４１  感知トランジスタ
１２４３  電流源
１２４７  別のダイオード
１２４８  第１の感知トランジスタ端子
１２４９  スイッチング制御回路
１３００  整流装置形成方法
１３１０，１３２０，１３３０，１３４０  工程
１４０２  固定子
１４０４  回転子
１４０５  筐体
１５０２  ステータ素子
Ｉｌｏａｄ  負荷電流
Ｉｒｅｆ  電流シンク基準
ＨＥＤ  高効率ダイオード
ＲＳ  センス抵抗器の抵抗
Ｒｏｎ  整流器トランジスタオン抵抗
ｔ  時間
ｔ０，ｔ１，ｔ２，ｔ３  時刻
Ｖｂａｔ  電源電圧
ＶＣＡ  カソード−アノード電圧
ＶＣＥ＿ｓａｔ  飽和電圧
ＶＢＤ  降伏電圧Ｖ
ＶＤＳ  ドレインソース電圧
Ｖｆ  順方向電圧降下
ＶＣＡ＿ｍａｘ  カソード−アノード最大電圧
ＶＣＡ＿ｍｉｎ  カソード−アノード最小電圧
ＶＦ＿ＤＩＯＤＥ  整流ダイオード順方向電圧
ＶＧ  発電機
ＶＧＳ  ゲート−ソース電圧
Ｖｒｅｆ  基準電圧
Ｔｒ  リフレッシュ率
【図１】
2018064453.tif 000003
【図２】
2018064453.tif 000004
【図３】
2018064453.tif 000005
【図４】
2018064453.tif 000006
【図５】
2018064453.tif 000007
【図６】
2018064453.tif 000008
【図７】
2018064453.tif 000009
【図８】
2018064453.tif 000010
【図９】
2018064453.tif 000011
【図１０Ａ】
2018064453.tif 000012
【図１０Ｂ】
2018064453.tif 000013
【図１１Ａ】
2018064453.tif 000014
【図１１Ｂ】
2018064453.tif 000015
【図１２Ａ】
2018064453.tif 000016
【図１２Ｂ】
2018064453.tif 000017
【図１３】
2018064453.tif 000018
【図１４】
2018064453.tif 000019
【図１５】
2018064453.tif 000020
【手続補正書】
【提出日】平成30年1月18日(2018.1.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
整流装置（１００、２００、４００）であって、
整流装置の第１の端子及び第２の端子の一方へ接続されたソース端子と、整流装置の第１の端子及び第２の端子の他方に接続されたドレイン端子と、ゲートとを有するパワーＭＯＳＦＥＴ（１０１、６０１）と；
前記第１の端子と前記第２の端子間の電圧及び電流のうちの少なくとも１つに係わる少なくとも１つのパラメータに基づいて、前記パワーＭＯＳＦＥＴのゲートのゲート電圧を制御するゲート制御回路（１０２、６４９）と、
キャパシタ構造（６１２）と、を含み、
整流装置によって整流される電流の最大値は、少なくとも１００Ａであり、
前記パワーＭＯＳＦＥＴ、前記ゲート制御回路及び前記キャパシタ構造が単一の半導体ダイ（１０３）内に配置された、整流装置。
【請求項２】
前記パワーＭＯＳＦＥＴ（１０１、６０１）は縦型トランジスタであり、前記ソース端子は前記半導体ダイの第１の面に配置され、前記ドレイン端子は前記半導体ダイの第２の面に配置される、請求項１に記載の整流装置。
【請求項３】
前記パワーＭＯＳＦＥＴ（１０１、６０１）は、絶縁部とゲート電極とを含む少なくとも１つのゲートトレンチを含む、請求項１または２に記載の整流装置。
【請求項４】
前記キャパシタ構造は半導体ダイ（１０３）内に少なくとも１つのキャパシタトレンチを含む、請求項１乃至３のいずれか一項に記載の整流装置。
【請求項５】
少なくとも１つのキャパシタトレンチが前記半導体ダイ（１０３）の表面から前記半導体ダイ（１０３）の基板領域中へ垂直方向に延びる、請求項１乃至４のいずれか一項に記載の整流装置。
【請求項６】
前記キャパシタ構造の容量は約１０ｎＦ〜約５００ｎＦである、請求項１乃至５のいずれか一項に記載の整流装置。
【請求項７】
前記ゲート制御回路（１０２、６４９）は１つまたは複数のｐ型ＭＯＳトランジスタと１つまたは複数のｎ型ＭＯＳトランジスタとを含む、請求項１乃至６のいずれか一項に記載の整流装置。
【請求項８】
前記ゲート制御回路（１０２、６４９）は前記第１の端子と前記第２の端子へ接続され、追加外部接続は有しない、請求項１乃至７のいずれか一項に記載の整流装置。
【請求項９】
半導体ダイ（８３４）と、第１の端子（９３１）と第２の端子（８３２）を含む２端子プレスフィットパッケージ（８３５）とを含むプレスフィット整流装置（９００）であって、
整流装置によって整流される電流の最大値は、少なくとも１００Ａであり、
前記半導体ダイ（８３４）は、
前記整流装置の第１の端子及び第２の端子のうちの一方へ接続されたソース端子と、前記整流装置の第１の端子と第２の端子の他方に接続されたドレイン端子と、ゲートとを有するパワーＭＯＳＦＥＴ（１０１、６０１）と、
前記第１の端子と前記第２の端子間の電圧及び電流のうちの少なくとも１つに係わる少なくとも１つのパラメータに基づいて、前記パワーＭＯＳＦＥＴの前記ゲートのゲート電圧を制御するゲート制御回路（１０２、６４９）とを含む、整流装置（９００）。
【請求項１０】
前記半導体ダイはキャパシタ構造（６１２）をさらに含み、前記プレスフィットパッケージ内の単一半導体ダイとして配置される、請求項９に記載の整流装置（９００）。
【請求項１１】
前記プレスフィットパッケージはカップ（９３５）とネイルヘッド（９３９）とを含み、
前記半導体ダイ（８３４）は、前記カップと前記ネイルヘッドとの間に配置され、前記半導体ダイのソース端子が前記カップに面している、請求項９または１０に記載の整流装置（９００）。
【請求項１２】
前記プレスフィットパッケージはカップ（９３５）とネイルヘッド（９３９）を含み、
前記半導体ダイ（８３４）は、前記カップと前記ネイルヘッドとの間に配置され、前記半導体ダイのドレイン端子が前記カップに面している、請求項９または１０に記載の整流装置（９００）。
【請求項１３】
請求項１乃至１２のいずれか一項に記載の少なくとも１つの整流装置（１００、２００、４００、９００）を含む自動車用発電機（１４）。
【請求項１４】
請求項１３に記載の発電機（１４）であって、
前記ソース端子が前記発電機の固定子に接続された状態で配置された少なくとも１つの第１の整流装置と
前記ドレイン端子が前記発電機の固定子に対向して接続された状態で配置された少なくとも１つの第２の整流装置と、を含む発電機（１４）。
【外国語明細書】
2018064453000001.pdf
2018064453000002.pdf
2018064453000003.pdf
2018064453000004.pdf