(57)【要約】【課題】信頼性を向上させることができる半導体装置および半導体装置の製造方法を提供すること。【解決手段】インクジェット方式により、第１保護膜１とめっき膜１１との境界１３に沿って、かつ当該境界１３を挟んで平行に延在する２本のパターン２ａ，２ｂに高粘度樹脂を塗布して第２保護膜２を形成する。その後、インクジェット方式により、第２保護膜２の第１，２パターン２ａ，２ｂ間に低粘度樹脂を塗布して第３保護膜３を形成する。この低粘度樹脂は、第２保護膜２を形成するための高粘度樹脂よりも粘度が低く、流動性が高いため、第１保護膜１とめっき膜１１との空隙１２に濡れ広がる。このため、第３保護膜３は、第２保護膜２の第１，２パターン２ａ，２ｂに密着し、第１保護膜１とめっき膜１１との境界１３にまたがって形成される。かつ、第３保護膜３は、第１保護膜１とめっき膜１１との空隙１２に埋め込まれ、当該空隙１２を塞いだ状態となる。【選択図】図２
2018113428.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウエハに半導体素子を形成する第１工程と、
前記半導体ウエハの第１主面上に、前記半導体素子に電気的に接続された電極層を形成する第２工程と、
前記半導体ウエハの第１主面に、前記電極層の一部を露出する開口部を有する、第１樹脂からなる第１保護膜を形成する第３工程と、
前記開口部に露出する前記電極層の表面に電極膜を形成する第４工程と、
インクジェット方式により前記第１保護膜および前記電極膜の表面に第２樹脂を選択的に塗布し、前記第１保護膜と前記電極膜との境界に沿って、かつ当該境界を挟んで平行に延在する２本の第２保護膜を形成する第５工程と、
インクジェット方式により２本の前記第２保護膜の間に前記第２樹脂よりも粘度の低い第３樹脂を塗布し、前記第２保護膜に接する第３保護膜を形成する第６工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第６工程では、当該第６工程の前までに行う熱処理で前記第１保護膜と前記電極膜との間に生じた空隙に前記第３樹脂を埋め込んで、前記第３樹脂で当該空隙を塞ぐことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第６工程では、２本の前記第２保護膜の間に前記第３樹脂を塗布する工程を２回以上行って前記空隙を塞ぐことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第５工程では、２本の前記第２保護膜のうちの一方の前記第２保護膜を前記電極膜上に前記電極膜の輪郭に沿って形成し、他方の前記第２保護膜を前記第１保護膜上に前記電極膜の輪郭に沿って形成することを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。
【請求項５】
前記第５工程では、前記電極膜上に形成する前記第２保護膜の厚さを、前記第１保護膜上に形成する前記第２保護膜の厚さよりも厚くすることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第２樹脂の粘度は、２５ミリパスカル秒以上であることを特徴とする請求項１〜５のいずれか一つに記載の半導体装置の製造方法。
【請求項７】
前記第３樹脂の粘度は、２５ミリパスカル秒未満であることを特徴とする請求項１〜６のいずれか一つに記載の半導体装置の製造方法。
【請求項８】
前記第２樹脂は、ポリイミドまたはポリベンゾオキサゾールであることを特徴とする請求項１〜７のいずれか一つに記載の半導体装置の製造方法。
【請求項９】
前記第３樹脂は、ポリイミドまたはポリベンゾオキサゾールであることを特徴とする請求項１〜８のいずれか一つに記載の半導体装置の製造方法。
【請求項１０】
半導体基板に配置された半導体素子と、
前記半導体基板の第１主面上に設けられ、前記半導体素子に電気的に接続された電極層と、
前記半導体基板の第１主面に設けられ、前記電極層の一部を露出する開口部を有する第１保護膜と、
前記開口部に露出する前記電極層の表面に設けられた電極膜と、
前記第１保護膜および前記電極膜の表面に所定のパターンで選択的に設けられ、前記第１保護膜と前記電極膜との境界に沿って、かつ当該境界を挟んで平行に延在する２本の第２保護膜と、
２本の前記第２保護膜の間に、当該２本の第２保護膜に接して設けられた第３保護膜と、
を備えることを特徴とする半導体装置。
【請求項１１】
前記第３保護膜は、前記第１保護膜と前記電極膜との空隙に埋め込まれて当該空隙を塞いでいることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
２本の前記第２保護膜のうちの一方の前記第２保護膜は前記電極膜上に前記電極膜の輪郭に沿って設けられ、他方の前記第２保護膜は前記第１保護膜上に前記電極膜の輪郭に沿って設けられていることを特徴とする請求項１０または１１に記載の半導体装置。
【請求項１３】
前記電極膜上の前記第２保護膜の厚さは、前記第１保護膜上の前記第２保護膜の厚さよりも厚いことを特徴とする請求項１０〜１２のいずれか一つに記載の半導体装置。
【請求項１４】
前記第３保護膜の、前記第１保護膜および前記電極膜の表面からの厚さは、前記第２保護膜の厚さ以下であることを特徴とする請求項１０〜１３のいずれか一つに記載の半導体装置。
【請求項１５】
前記第２保護膜は、ポリイミドまたはポリベンゾオキサゾールからなることを特徴とする請求項１０〜１４のいずれか一つに記載の半導体装置。
【請求項１６】
前記第３保護膜は、ポリイミドまたはポリベンゾオキサゾールからなることを特徴とする請求項１０〜１５のいずれか一つに記載の半導体装置。
【請求項１７】
前記第４工程の後、前記第５工程の前に、前記第１保護膜および前記電極膜の表面の上の有機物を除去する除去工程をさらに含むことを特徴とする請求項１〜９のいずれか一つに記載の半導体装置の製造方法。
【請求項１８】
前記除去工程では、前記有機物の結合を分解して前記有機物を揮発性物質に変換することで除去することを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項１９】
前記除去工程では、前記有機物を官能基に置換することで除去することを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項２０】
前記除去工程では、前記有機物に酸素雰囲気下で紫外線光を照射することで当該有機物を除去することを特徴とする請求項１７〜１９のいずれか一つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体チップのおもて面には、半導体チップを保護するための保護膜としてパッシベーション膜が設けられている。このパッシベーション膜の形成方法として、材料としてポリイミドを用いること、および、ポリイミドの塗布をスピンコート方式やインクジェット方式で行うこと、が公知である。スピンコート方式では、パッシベーション膜は、半導体ウエハのおもて面の全面に形成された後、所定パターンにパターニングされる。インクジェット方式では、半導体ウエハのおもて面の所定箇所に所定量のポリイミドを吐出可能であるため、パターニングを行うことなく所定パターンのパッシベーション膜が形成される。
【０００３】
ポリイミドを塗布する方法として、半導体ウエハの一方の主面の外縁部に沿って高粘度のポリイミドの土手を形成した後、土手で囲まれた領域（土手の内側）に低粘度のポリイミドを流し込んで、半導体ウエハの一方の主面を覆うポリイミド膜を形成する方法が提案されている（例えば、下記特許文献１（第００２４〜００２９段落、図１）参照。）。下記特許文献１では、半導体ウエハ上の土手が壁としての役割を果たし、低粘度ポリイミドが土手で囲まれた領域に溜まるため、低粘度材を一定の厚さとなるように流し込むことで、半導体ウエハ上に厚く均一な塗布膜が形成される。
【０００４】
また、ポリイミドを塗布する別の方法として、半導体チップの周囲に沿って軌跡を描くように高粘度のポリイミドで封止樹脂の流れ止め防止用のダムを形成した後、ダムの内側に封止樹脂として低粘度のポリイミドを形成する方法が提案されている（例えば、下記特許文献２（第００１５〜００１９段落、図１）参照。）。下記特許文献２では、高粘度のポリイミドの粘度を１５００ポイズ〜３０００ポイズ（≒１５０Ｐａ・ｓ〜３００Ｐａ・ｓ）とし、低粘度のポリイミドの粘度を１００ポイズ〜５００ポイズ（≒１０Ｐａ・ｓ〜５０Ｐａ・ｓ）としている。
【０００５】
ポリイミドを塗布する別の方法として、ディスペンサやマイクロシリンジから粘度１００ｃｐ（≒０．１Ｐａ・ｓ）の低粘度のポリイミドを１滴ずつ滴下して、ゲートパッド電極上とソース電極上にまたがる貫通孔をポリイミド樹脂で塞ぐ方法が提案されている（例えば、下記特許文献３（第００１２段落）参照。）。塗布液を塗布する方法として、インクジェット方式により半導体ウエハの主面の外縁部に沿って高粘度のフォトレジストを吐出して土手を形成した後、インクジェット方式により土手の内側に低粘度のフォトレジストを吐出する方法が提案されている（例えば、下記特許文献４（第０００６，００２７，００３１段落、図４）参照。）。
【０００６】
次に、従来の半導体装置の製造方法について説明する。図９は、従来の半導体装置の製造方法の一部の概要を示すフローチャートである。図１０は、従来の半導体装置の要部の構造を示す断面図である。まず、半導体ウエハに半導体素子の所定の素子構造の各半導体領域を形成した後、半導体ウエハのおもて面におもて面電極を形成する。図１０では、半導体ウエハおよびおもて面電極をまとめて１つの層１１０として示す。次に、スピンコート方式により半導体ウエハのおもて面にポリイミドを塗布し、半導体ウエハのおもて面の全面に、おもて面電極を覆うように、パッシベーション膜としてポリイミド膜（以下、第１保護膜とする）１０１を形成する（ステップＳ１０１）。
【０００７】
次に、フォトリソグラフィおよびエッチングにより、第１保護膜１０１の表面に、金属配線とのコンタクト（電気的接触部）の形成領域に対応する部分が開口したフォトレジスト膜（不図示）を形成する。次に、このフォトレジスト膜をマスクとしてエッチングを行って第１保護膜１０１にコンタクトホール１０１ａを形成し、当該コンタクトホール１０１ａにおもて面電極の一部を露出させる（ステップＳ１０２）。そして、エッチングマスクとして用いたフォトレジスト膜を除去する。次に、熱処理により第１保護膜１０１を完全にイミド化（固化）させる（ステップＳ１０３）。次に、コンタクトホール１０１ａに露出するおもて面電極上にめっき膜１１１を形成する（ステップＳ１０４）。
【０００８】
次に、窒素（Ｎ2）雰囲気でアニールし、半導体ウエハの表面の表面吸着物を除去する（ステップＳ１０５）。次に、インクジェット方式によりポリイミドを塗布し、パッシベーション膜として、第１保護膜１０１とめっき膜１１１との境界を覆うポリイミド膜（以下、第２保護膜とする）１０２を形成する（ステップＳ１０６）。第２保護膜１０２の幅ｗ１０２は、２００μｍ〜３００μｍ程度である。次に、熱処理により第２保護膜１０２をイミド化する（ステップＳ１０７）。次に、半導体ウエハをダイシングして個々のチップ状に個片化する（ステップＳ１０８）。その後、めっき膜１１１に金属配線をはんだ付けした後、電気的特性試験や信頼性試験により良品チップを選別し（ステップＳ１０９）、半導体素子チップが完成する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９−０４９３３９号公報
【特許文献２】特開平０９−０６９５９１号公報
【特許文献３】特開平０６−１５１８６１号公報
【特許文献４】特開２００３−１２６７６０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述した従来の半導体装置の製造方法で作製（製造）された半導体装置では、めっき膜１１１の形成後に行う熱処理（ステップＳ１０５）や、半導体装置の試験時（ステップＳ１０８）および実動作時に、第１保護膜１０１とめっき膜１１１との間に空隙１１２が生じることがある。この空隙１１２は、第１保護膜１０１とめっき膜１１１との熱膨張率の違いにより生じ、その幅ｗ１０１は最大で５μｍ程度となる。
【００１１】
その後、ステップＳ１０６において、インクジェット方式により、第１保護膜１０１とめっき膜１１１との空隙１１２にまたがるようにポリイミドを塗布するが、ステップＳ１０６で用いるポリイミドは高粘度であり、流動性が低い。このため、第１保護膜１０１とめっき膜１１１とに生じた空隙１１２の開口部を覆うように第２保護膜１０２が形成されるだけであり、当該空隙１１２はステップＳ１０６の後もそのまま残る（図８参照）。図８は、第１保護膜とめっき膜との空隙を顕微鏡で観察した結果を模式的に示す断面図である。図８は、図１０の矩形枠１１３の部分の拡大図に相当する。
【００１２】
また、ステップＳ１０９の各試験での熱履歴や半導体素子の試験動作時の発熱で、第１保護膜１０１とめっき膜１１１との間に生じた空隙１１２の幅ｗ１０１がさらに広くなる虞がある。第１保護膜１０１とめっき膜１１１との間に空隙１１２が生じていると、めっき膜１１１と第２保護膜１０２との空隙１１２に大気が侵入し、大気中に含まれる水によりめっき膜１１１が錆びて劣化することで、半導体装置の信頼性が低下するという問題がある。
【００１３】
この発明は、上述した従来技術による問題点を解消するため、信頼性を向上させることができる半導体装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、半導体ウエハに半導体素子を形成する第１工程を行う。次に、前記半導体ウエハの第１主面上に、前記半導体素子に電気的に接続された電極層を形成する第２工程を行う。次に、前記半導体ウエハの第１主面に、前記電極層の一部を露出する開口部を有する、第１樹脂からなる第１保護膜を形成する第３工程を行う。次に、前記開口部に露出する前記電極層の表面に電極膜を形成する第４工程を行う。次に、インクジェット方式により前記第１保護膜および前記電極膜の表面に第２樹脂を選択的に塗布し、前記第１保護膜と前記電極膜との境界に沿って、かつ当該境界を挟んで平行に延在する２本の第２保護膜を形成する第５工程を行う。次に、インクジェット方式により２本の前記第２保護膜の間に前記第２樹脂よりも粘度の低い第３樹脂を塗布し、前記第２保護膜に接する第３保護膜を形成する第６工程を行う。
【００１５】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第６工程では、当該第６工程の前までに行う熱処理で前記第１保護膜と前記電極膜との間に生じた空隙に前記第３樹脂を埋め込んで、前記第３樹脂で当該空隙を塞ぐことを特徴とする。
【００１６】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第６工程では、２本の前記第２保護膜の間に前記第３樹脂を塗布する工程を２回以上行って前記空隙を塞ぐことを特徴とする。
【００１７】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第５工程では、２本の前記第２保護膜のうちの一方の前記第２保護膜を前記電極膜上に前記電極膜の輪郭に沿って形成し、他方の前記第２保護膜を前記第１保護膜上に前記電極膜の輪郭に沿って形成することを特徴とする。
【００１８】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第５工程では、前記電極膜上に形成する前記第２保護膜の厚さを、前記第１保護膜上に形成する前記第２保護膜の厚さよりも厚くすることを特徴とする。
【００１９】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２樹脂の粘度は、２５ミリパスカル秒以上であることを特徴とする。
【００２０】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第３樹脂の粘度は、２５ミリパスカル秒未満であることを特徴とする。
【００２１】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２樹脂は、ポリイミドまたはポリベンゾオキサゾールであることを特徴とする。
【００２２】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第３樹脂は、ポリイミドまたはポリベンゾオキサゾールであることを特徴とする。
【００２３】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第４工程の後、前記第５工程の前に、前記第１保護膜および前記電極膜の表面の上の有機物を除去する除去工程をさらに含むことを特徴とする。
【００２４】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記除去工程では、前記有機物の結合を分解して前記有機物を揮発性物質に変換することで除去することを特徴とする。
【００２５】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記除去工程では、前記有機物を官能基に置換することで除去することを特徴とする。
【００２６】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記除去工程では、前記有機物に酸素雰囲気下で紫外線光を照射することで当該有機物を除去することを特徴とする。
【００２７】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。半導体基板に、半導体素子が配置されている。前記半導体基板の第１主面上に、電極層が設けられている。前記電極層は、前記半導体素子に電気的に接続されている。前記半導体基板の第１主面に、第１保護膜が設けられている。前記第１保護膜は、前記電極層の一部を露出する開口部を有する。前記開口部に露出する前記電極層の表面に、電極膜が設けられている。前記第１保護膜および前記電極膜の表面に、所定のパターンで２本の第２保護膜が選択的に設けられている。２本の前記第２保護膜は、前記第１保護膜と前記電極膜との境界に沿って、かつ当該境界を挟んで平行に延在する。２本の前記第２保護膜の間に、当該２本の第２保護膜に接して第３保護膜が設けられている。
【００２８】
また、この発明にかかる半導体装置は、上述した発明において、前記第３保護膜は、前記第１保護膜と前記電極膜との空隙に埋め込まれて当該空隙を塞いでいることを特徴とする。
【００２９】
また、この発明にかかる半導体装置は、上述した発明において、２本の前記第２保護膜のうちの一方の前記第２保護膜は前記電極膜上に前記電極膜の輪郭に沿って設けられ、他方の前記第２保護膜は前記第１保護膜上に前記電極膜の輪郭に沿って設けられていることを特徴とする。
【００３０】
また、この発明にかかる半導体装置は、上述した発明において、前記電極膜上の前記第２保護膜の厚さは、前記第１保護膜上の前記第２保護膜の厚さよりも厚いことを特徴とする。
【００３１】
また、この発明にかかる半導体装置は、上述した発明において、前記第３保護膜の、前記第１保護膜および前記電極膜の表面からの厚さは、前記第２保護膜の厚さ以下であることを特徴とする。
【００３２】
また、この発明にかかる半導体装置は、上述した発明において、前記第２保護膜は、ポリイミドまたはポリベンゾオキサゾールからなることを特徴とする。
【００３３】
また、この発明にかかる半導体装置は、上述した発明において、前記第３保護膜は、ポリイミドまたはポリベンゾオキサゾールからなることを特徴とする。
【００３４】
上述した発明によれば、第３保護膜の形成に流動性の高い第３樹脂を用いることで、２本の第２保護膜の間に塗布した第３樹脂で、第１保護膜と電極膜との空隙を確実に埋めて塞ぐことができる。また、２本の第２保護膜の間に塗布した第３樹脂は、２本の第２保護膜で塞き止めることができるため、当該２本の第２保護膜の外側には流れ出ない。したがって、設計通りのパターンで第２，３保護膜を形成することができる。また、第１保護膜と電極膜との空隙を第３保護膜で確実に埋めることができるため、その後、熱履歴がかかっても、第１保護膜と電極膜との間に空隙は生じない、または空隙が生じたとしても微小である。したがって、電極膜が大気に触れにくく、劣化しにくい。
【発明の効果】
【００３５】
本発明にかかる半導体装置および半導体装置の製造方法によれば、信頼性を向上させることができるという効果を奏する。
【図面の簡単な説明】
【００３６】
【図１】実施の形態１にかかる半導体装置の製造方法の概要を示すフローチャートである。
【図２】実施の形態１にかかる半導体装置の要部の構造を示す断面図である。
【図３】実施の形態１にかかる半導体装置の平面レイアウトを示す平面図である。
【図４】図１のステップＳ６，Ｓ７で用いるインクジェットのノズルの状態を模式的に示す断面図である。
【図５】実施の形態２にかかる半導体装置の要部の構造を示す断面図である。
【図６】実施の形態３にかかる半導体装置の要部の構造を示す断面図である。
【図７】実施の形態４にかかる半導体装置の構造の一例を示す断面図である。
【図８】第１保護膜とめっき膜との空隙を顕微鏡で観察した結果を模式的に示す断面図である。
【図９】従来の半導体装置の製造方法の一部の概要を示すフローチャートである。
【図１０】従来の半導体装置の要部の構造を示す断面図である。
【図１１】実施の形態５にかかる半導体装置の製造方法の概要を示すフローチャートである。
【図１２】実施例にかかる半導体装置の製造途中の状態の平面レイアウトを模式的に示す平面図である。
【図１３】比較例である半導体装置の製造途中の状態の平面レイアウトを模式的に示す平面図である。
【発明を実施するための形態】
【００３７】
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００３８】
（実施の形態１）
実施の形態１にかかる半導体装置の製造方法について説明する。図１は、実施の形態１にかかる半導体装置の製造方法の概要を示すフローチャートである。図２は、実施の形態１にかかる半導体装置の要部の構造を示す断面図である。図２には、図３の切断線Ａ−Ａ’における断面構造を示す。図３は、実施の形態１にかかる半導体装置の平面レイアウトを示す平面図である。図３は、炭化珪素（ＳｉＣ）からなる半導体基板（以下、炭化珪素基板（半導体チップ）とする）２０を用いた場合の電極パッドの平面レイアウトの一例である。平面レイアウトとは、半導体チップのおもて面側から見た各部の平面形状および配置構成である。図４は、図１のステップＳ６，Ｓ７で用いるインクジェットのノズルの状態を模式的に示す断面図である。
【００３９】
まず、半導体ウエハに半導体素子の所定の素子構造の各半導体領域を形成した後、半導体ウエハのおもて面におもて面電極（電極層）を形成する。図２では、半導体ウエハおよびおもて面電極をまとめて１つの基板部１０として示す。次に、コーター（塗布機：不図示）の回転支持台に裏面を下側（回転支持台側）にして半導体ウエハを固定した後、コーターのノズル（不図示）から半導体ウエハのおもて面にポリイミドを塗布（滴下）する。そして、半導体ウエハを回転させて遠心力によりポリイミドを広げることで（スピンコート）、半導体ウエハのおもて面の全面に、おもて面電極を覆うように、パッシベーション膜としてポリイミド膜（以下、第１保護膜とする）１を形成する（ステップＳ１）。
【００４０】
第１保護膜１は、半導体チップの保護や、外部からの不純物の侵入を抑制可能な程度に厚く、その厚さｔ１は例えば１０μｍ以上１２μｍ程度である。通常、第１保護膜１の厚さｔ１は、半導体ウエハの回転数の増加に伴って指数関数的に減少する。このため、ステップＳ１で用いるポリイミドの粘度は、当該ポリイミド中の溶媒の種類および半導体ウエハの回転数［ｒｐｍ：ｒｅｖｏｌｕｔｉｏｎ  ｐｅｒ  ｍｉｎｕｔｅ］に応じて、第１保護膜１の所定厚さｔ１を確保可能程度の粘度に設定される。ステップＳ１を２回以上繰り返して、第１保護膜１の所定厚さｔ１を確保してもよい。
【００４１】
次に、フォトリソグラフィおよびエッチングにより、第１保護膜１の表面に、金属配線とのコンタクト（電気的接触部）の形成領域に対応する部分が開口したフォトレジスト膜（不図示）を形成する。次に、このフォトレジスト膜をマスクとしてエッチングを行って第１保護膜１にコンタクトホール（開口部）１ａを形成し、当該コンタクトホール１ａにおもて面電極の一部を露出させる（ステップＳ２）。そして、エッチングマスクとして用いたフォトレジスト膜を除去する。次に、例えば３００℃以上３５０℃以下程度の温度の熱処理により第１保護膜１を完全にイミド化（固化）させる（ステップＳ３）。
【００４２】
次に、コンタクトホール１ａに露出するおもて面電極上に、めっき膜１１を形成する（ステップＳ４）。めっき膜１１は、例えばコンタクトホール１ａを埋め込むように形成される。めっき膜１１の厚さｔ２は、第１保護膜１の所定厚さｔ１と同程度か、第１保護膜１の所定厚さｔ１未満である。めっき膜１１は、例えば、ニッケル−リン（Ｎｉ−Ｐ）めっき膜であってもよい。次に、窒素（Ｎ2）雰囲気でアニール（熱処理）し、半導体ウエハの表面（すなわち第１保護膜１およびめっき膜１１の表面）の付着物（表面吸着物）を除去する（ステップＳ５）。このステップＳ５のアニールにおいて、第１保護膜１とめっき膜１１との境界１３に最大０．５μｍ程度の幅ｗ１の空隙１２が生じることがある。
【００４３】
次に、インクジェット方式により、第１保護膜１とめっき膜１１との境界１３に沿って、かつ当該境界１３を挟んで（第１保護膜１とめっき膜１１との間に空隙１２が生じている場合には当該空隙１２を挟んで）平行に延在する２本のパターン２ａ，２ｂに高粘度樹脂を塗布し、パッシベーション膜として高粘度樹脂膜（以下、第２保護膜とする）２を形成する（ステップＳ６）。このとき、半導体ウエハ上に高粘度樹脂を塗布しながら、当該塗布された高粘度樹脂を例えば４０℃程度の温度に加熱して当該高粘度樹脂中の溶媒や水を蒸発させる。これにより、半導体ウエハ上に塗布した高粘度樹脂の濡れ広がりが抑制され、第２保護膜２のパターン２ａ，２ｂの幅ｗ１２を調整することができる。
【００４４】
第２保護膜２は、めっき膜１１上に配置される第１パターン２ａと、第１保護膜１上に配置される第２パターン２ｂと、を有する。第２保護膜２の第１，２パターン２ａ，２ｂとの間に挟まれるように、当該第１，２パターン２ａ，２ｂで第１保護膜１とめっき膜１１との境界１３が囲まれている。図３には、第２保護膜２の第１，２パターン２ａ，２ｂを太線で示す（図６においても同様）。また、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）のソース電極パッドＳを覆うめっき膜１１を形成した場合を示す。ソース電極パッドＳは例えば略矩形状の平面形状を有する。この場合、第２保護膜２は、めっき膜１１（ソース電極パッドＳ）の外周に沿った略矩形状の平面レイアウトでめっき膜１１上に配置される第１パターン２ａと、第１保護膜１の内周に沿った略矩形状の平面レイアウトで第１保護膜１上に配置される第２パターン２ｂと、を有する。
【００４５】
第２保護膜２の第１，２パターン２ａ，２ｂは、互いに離して配置される。また、第２保護膜２の第１，２パターン２ａ，２ｂは、第１保護膜１とめっき膜１１との間の空隙１２の開口側で当該空隙１２の幅ｗ１を狭めないように配置される。例えば、第２保護膜２の第１パターン２ａは第１保護膜１とめっき膜１１との空隙１２から離して配置されてよいが、当該第１パターン２ａがめっき膜１１の内側に配置されるほど、めっき膜１１の表面積が小さくなってしまう。このため、第２保護膜２の第１パターン２ａは、第１保護膜１とめっき膜１１との空隙１２に可能な限り近づけて配置されることが好ましい。第２保護膜２の第２パターン２ｂは、チップサイズの許容する範囲で、第１保護膜１とめっき膜１１との空隙１２から離して配置されてもよい。
【００４６】
具体的には、第２保護膜２の第１，２パターン２ａ，２ｂは、例えば、半導体ウエハから離れる方向（上方）に突出す円弧状、または、半導体ウエハから離れる方向に長軸を高さ（厚さｔ１１）として突出する楕円弧状の断面形状を有する。第２保護膜２の第１，２パターン２ａ，２ｂの頂点間の幅ｗ１１は、２００μｍ以上３００μｍ以下程度であってもよい。第２保護膜２の第１，２パターン２ａ，２ｂの頂点間の幅ｗ１１を広くするほど、後述する第３保護膜３が第２保護膜２の第１，２パターン２ａ，２ｂ間から外側へ濡れ広がりにくくなる。第２保護膜２の第１，２パターン２ａ，２ｂの幅ｗ１２は、２０μｍ以上５０μｍ以下程度であってもよい。第２保護膜２の第１，２パターン２ａ，２ｂの厚さｔ１１は、例えば１０μｍ程度である。
【００４７】
ステップＳ６で用いる高粘度樹脂は、ポリイミド（イミド結合を含む高分子化合物）またはポリベンゾオキサゾール（感光性レジスト）であり、インクジェット４０（図４参照）で塗布可能な程度の粘度を有する。具体的には、ステップＳ６で用いる高粘度樹脂の粘度は、例えば２５ｍＰａ・ｓ（ミリパスカル秒）以上である。インクジェット４０のノズル４１には、樹脂４３が吐出される穴（ノズル穴）４２が例えば櫛歯状に５００個程度配置されている。図４には、ノズル穴４２を縦線で示し、その個数を少なく図示する。ノズル穴４２の直径、配置および配置間隔ｗ２１を適宜設定することで、第２保護膜２の第１，２パターン２ａ，２ｂを同時に形成可能である。ノズル穴４２の直径および配置間隔ｗ２１ともに、例えば１０μｍ程度である。直径が１０μｍのノズル穴４２から吐出された樹脂の着弾時の幅（第２保護膜２の第１，２パターン２ａ，２ｂの幅ｗ１２）は、例えば２０μｍ〜５０μｍ程度である。
【００４８】
次に、インクジェット方式により、第２保護膜２の第１，２パターン２ａ，２ｂ間に低粘度樹脂を塗布し、パッシベーション膜として低粘度樹脂膜（以下、第３保護膜とする）３を形成する（ステップＳ７）。この低粘度樹脂はポリイミドまたはポリベンゾオキサゾールであり、その粘度はステップＳ６で用いる高粘度樹脂の粘度よりも低く、例えば２５ｍＰａ・ｓ未満である。好ましくは、ステップＳ７で用いる低粘度樹脂は、ステップＳ６で用いる高粘度樹脂と同じ主成分の樹脂であることがよい。その理由は、第２，３保護膜２，３の密着性を向上させることができるからである。
【００４９】
ステップＳ７で用いる低粘度樹脂は、流動性が高い。このため、ステップＳ７において第２保護膜２の第１，２パターン２ａ，２ｂ間に塗布した低粘度樹脂は、第１保護膜１とめっき膜１１との空隙１２に濡れ広がる。したがって、第２保護膜２の第１，２パターン２ａ，２ｂ間に、例えば第２保護膜２の第１，２パターン２ａ，２ｂの厚さｔ１１と同程度の厚さｔ１２になるまで低粘度樹脂を充填することで、第１保護膜１とめっき膜１１との空隙１２を低粘度樹脂で確実に埋めることができる。
【００５０】
すなわち、第３保護膜３は、第２保護膜２の第１，２パターン２ａ，２ｂに密着し、第１保護膜１とめっき膜１１との境界１３にまたがって形成される。かつ、第３保護膜３は、第１保護膜１とめっき膜１１との空隙１２に埋め込まれ、当該空隙１２を塞いだ状態となる。このような状態で第３保護膜３が形成されればよく、第３保護膜３の、第１保護膜１およびめっき膜１１の表面からの厚さｔ１２は、第２保護膜２の第１，２パターン２ａ，２ｂの厚さｔ１１以下である。
【００５１】
ステップＳ７において、第２保護膜２の第１，２パターン２ａ，２ｂは、第２保護膜２の第１，２パターン２ａ，２ｂ間から外側への低粘度樹脂の濡れ広がりを塞き止める堤として機能する。また、半導体ウエハ上に低粘度樹脂を塗布しながら、当該塗布された低粘度樹脂を例えば４０℃程度の温度に加熱して当該低粘度樹脂中の溶媒や水を蒸発させることで、第２保護膜２の第１，２パターン２ａ，２ｂ間から外側へ低粘度樹脂が濡れ広がることを抑制することができる。
【００５２】
また、ステップＳ７の処理を２回以上繰り返し行ってもよく、ステップＳ７の処理ごとに低粘度樹脂の粘度を変えてもよい。例えば、ステップＳ７を３回以上繰り返す場合、ステップＳ７の最初の塗布では低粘度樹脂を使用し、３回目以降の塗布では最初の塗布より粘度が高い低粘度樹脂を使用する。また、ステップＳ７を２回繰り返し行う場合は、ステップＳ７の最初の塗布では低粘度樹脂を使用し、ステップＳ７の２回目の塗布では最初の塗布より粘度が高い低粘度樹脂を使用する。これにより、塗布膜の断面形状を制御し、塗布膜の厚さを制御することができる。なお、ステップＳ７の処理で用いる低粘度樹脂のうち、最初の塗布よりも粘度の高い低粘度樹脂は、ステップＳ６で用いる高粘度樹脂と同じ粘度としてもよい。
【００５３】
次に、熱処理により、第２，３保護膜２，３を固化させる（ステップＳ８）。具体的には、ステップＳ８においては、第２，３保護膜２，３ともにポリイミド膜であった場合、例えば２００℃以上４００℃以下程度の温度で３０分間程度の熱処理により、ポリイミド膜のイミド化を進行させる。第２，３保護膜２，３ともにポリベンゾオキサゾール膜であった場合、例えば２００℃以上４００℃以下程度の温度で３０分間程度の熱処理により、ポリベンゾオキサゾール膜の固化を進行させればよい。また、第２，３保護膜２，３の一方がポリイミド膜であり、他方がポリベンゾオキサゾール膜である場合、第２，３保護膜２，３をそれぞれ形成するごとに固化のための熱処理を行えばよい。
【００５４】
次に、半導体ウエハを切断（ダイシング）して個々のチップ状に個片化する（ステップＳ９）。その後、めっき膜１１に金属配線をはんだ付けした後、電気的特性試験や信頼性試験により良品チップを選別し（ステップＳ１０）、半導体素子チップが完成する。ステップＳ１０においては、信頼性試験として、例えば、急激な温度変化に対する耐性を評価する熱衝撃試験を行ってもよい。
【００５５】
ステップＳ１０の各試験での熱履歴や半導体素子の試験動作時の発熱で、第１保護膜１とめっき膜１１との間に再度空隙は生じない。その理由は、上述したようにステップＳ５のアニールにおいて第１保護膜１とめっき膜１１との間に生じた空隙１２を、ステップＳ７において第３保護膜３で埋めて塞いだからである。仮に、ステップＳ１０において第３保護膜３がめっき膜１１から剥離して、めっき膜１１と第３保護膜３との間に再度空隙が生じたとしても、この空隙は第３保護膜３の、めっき膜１１上の部分で塞がれている。このため、めっき膜１１と第３保護膜３との空隙からも大気は侵入しない。
【００５６】
上述した実施の形態１にかかる半導体装置の製造方法では、ゲート電極パッドＧ（図３参照）上にめっき膜１１を形成した場合には、ソース電極パッドＳと同様に、ゲート電極パッドＧの外周に沿って第２，３保護膜２，３を形成してもよい。
【００５７】
以上、説明したように、実施の形態１によれば、インクジェット方式による高粘度樹脂の塗布により第１保護膜とめっき膜との境界を囲む第１，２パターンで第２保護膜を形成し、この第２保護膜の第１，２パターン間にインクジェット方式により低粘度樹脂を１回以上塗布して第３保護膜を形成する。このとき、第３保護膜の形成に流動性の高い低粘度樹脂を用いることで、第２保護膜の第１，２パターン間に塗布した低粘度樹脂で、第１保護膜とめっき膜との空隙を確実に埋めて塞ぐことができる。また、第２保護膜の第１，２パターン間に塗布した低粘度樹脂は、第２保護膜の第１，２パターンで塞き止めることができるため、第２保護膜の第１，２パターン間の外側（設計上意図しない領域）には流れ出ない。したがって、設計通りのパターンで第２，３保護膜を形成することができる。また、第１保護膜とめっき膜との空隙を第３保護膜で確実に埋めることができるため、その後、熱履歴がかかっても、第１保護膜とめっき膜との間に空隙は生じない、または空隙が生じたとしても微小である。したがって、めっき膜が大気に触れにくく、劣化しにくい構造とすることができるため、半導体装置の信頼性が向上する。
【００５８】
また、１枚の半導体ウエハ上に粘度の異なる樹脂を塗布するにあたって一般的なスピンコート法を用いる場合、樹脂の塗布と、フォトリソグラフィおよびエッチングによる樹脂膜のパターン形成と、を１組とする工程を繰り返し行う。このため、工程数が増加し、スループット低下やコスト上昇という問題が生じる。一方、実施の形態１によれば、粘度の異なる樹脂をインクジェット方式により塗布するため、樹脂膜のパターン形成を行う必要がなく、粘度の異なる樹脂を連続して塗布することができる。このため、工程数が増加することが抑制され、スループット低下やコスト上昇を抑制することができる。
【００５９】
（実施の形態２）
次に、実施の形態２にかかる半導体装置の構造について説明する。図５は、実施の形態２にかかる半導体装置の要部の構造を示す断面図である。実施の形態２にかかる半導体装置が実施の形態１にかかる半導体装置と異なる点は、第２保護膜２の、めっき膜１１上に配置される第１パターン２ａの厚さｔ１１’を、第１保護膜１上に配置される第２パターン２ｂの厚さｔ１１よりも厚くした点である（ｔ１１＜ｔ１１’）。略矩形状の平面レイアウトに配置された第２保護膜２の、矩形の各頂点に相当する角部１４（図３参照）でのみ、めっき膜１１上に配置される第１パターン２ａの厚さｔ１１’を厚くしてもよい。
【００６０】
実施の形態２にかかる半導体装置の製造方法は、実施の形態１にかかる半導体装置の製造方法のステップＳ６（図１参照）において、第２保護膜２の第１，２パターン２ａ，２ｂをそれぞれ異なる厚さｔ１１’，ｔ１１で別々に形成すればよい。
【００６１】
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、実施の形態２によれば、第３保護膜を形成するための低粘度樹脂の塗布（すなわち図１のステップＳ７の処理）時に、低粘度樹脂がめっき膜上に濡れ広がることをさらに抑制することができる。
【００６２】
（実施の形態３）
次に、実施の形態３にかかる半導体装置の構造について説明する。図６は、実施の形態３にかかる半導体装置の要部の構造を示す断面図である。図６は、シリコン（Ｓｉ）からなる半導体基板（以下、シリコン基板（半導体チップ）とする）２０’を用いた場合の電極パッドの平面レイアウトの一例である。実施の形態３にかかる半導体装置は、ソース電極パッドＳおよびゲート電極パッドＧのレイアウトが実施の形態１にかかる半導体装置と異なる。
【００６３】
具体的には、シリコンからなる半導体装置においては、ソース電極パッドＳは、シリコン基板２０’のおもて面に、ゲート電極パッドＧの周囲を囲む略矩形状の平面形状に配置される。ソース電極パッドＳの外周には、実施の形態１と同様に第２，３保護膜２，３が配置されている。ソース電極パッドＳの内周にも、ソース電極パッドＳの外周の第２，３保護膜２，３と同様の構成で、第１保護膜１とめっき膜１１との境界１３’を囲む第１，２パターン２ａ’，２ｂ’で第２保護膜２’が形成され、当該第１，２パターン２ａ’，２ｂ’間に第３保護膜３’が形成される。
【００６４】
実施の形態３にかかる半導体装置の製造方法は、実施の形態１にかかる半導体装置の製造方法のステップＳ６（図１参照）において、第２保護膜２の第１，２パターン２ａ，２ｂの平面形状を適宜設定すればよい。
【００６５】
実施の形態３を実施の形態２に適用してもよい。
【００６６】
以上、説明したように、実施の形態３によれば、電極パッドの平面形状に依らず、実施の形態１，２と同様の効果を得ることができる。
【００６７】
（実施の形態４）
次に、実施の形態４において、実施の形態１にかかる半導体装置の製造方法を適用可能な半導体装置の一例について説明する。図７は、実施の形態４にかかる半導体装置の構造の一例を示す断面図である。実施の形態４にかかる半導体装置は、炭化珪素基板（半導体チップ）２０のおもて面（ｐ型炭化珪素層２４側の面）側に、一般的なＭＯＳゲートを備えたＭＯＳＦＥＴである。炭化珪素基板２０は、炭化珪素からなるｎ+型支持基板２１のおもて面上に、ｎ-型炭化珪素層２２と、ｐ型炭化珪素層２４と、を順にエピタキシャル成長させたエピタキシャル基板である。
【００６８】
ｎ-型炭化珪素層２２の、ｐ型炭化珪素層２４側の表面層には、ｐ型ベース領域２３が選択的に設けられている。ｎ-型炭化珪素層２２の、ｐ型ベース領域２３以外の部分がｎ-型ドリフト領域である。ｐ型炭化珪素層２４の内部には、深さ方向にｐ型ベース領域２３に対向する部分に、ｎ+型ソース領域２５およびｐ+型コンタクト領域２６がそれぞれ選択的に設けられている。深さ方向とは、炭化珪素基板２０のおもて面から裏面に向かう方向である。ｎ+型ソース領域２５およびｐ+型コンタクト領域２６は、ｐ型ベース領域２３に接していてもよい。
【００６９】
また、ｐ型炭化珪素層２４には、ｐ型炭化珪素層２４を深さ方向に貫通してｎ-型ドリフト領域（ｎ-型炭化珪素層２２）に達するｎ型ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ  ＦＥＴ）領域２７が設けられている。ｎ型ＪＦＥＴ領域２７は、ｎ+型ソース領域２５に対してｐ+型コンタクト領域２６の反対側に、ｎ+型ソース領域２５と離して配置されている。ｎ型ＪＦＥＴ領域２７は、ＪＦＥＴ抵抗を低減させる機能を有する。ｐ型炭化珪素層２４の、ｎ+型ソース領域２５、ｐ+型コンタクト領域２６およびｎ型ＪＦＥＴ領域２７以外の部分がｐ型ベース領域２４ａである。
【００７０】
ｐ型ベース領域２４ａの、ｎ+型ソース領域２５とｎ型ＪＦＥＴ領域２７とに挟まれた部分の表面上にゲート絶縁膜２８を介してゲート電極２９が設けられている。炭化珪素基板２０のおもて面には、おもて面電極としてソース電極３２が設けられている。ソース電極３２は、コンタクトホール内でｎ+型ソース領域２５およびｐ+型コンタクト領域２６に接し、ｐ型ベース領域２３，２４ａ、ｎ+型ソース領域２５およびｐ+型コンタクト領域２６に電気的に接続されている。また、ソース電極３２は、層間絶縁膜３１によりゲート電極２９と電気的に絶縁されている。
【００７１】
ソース電極３２は、例えばニッケル（Ｎｉ）を主成分として含む金属電極層である。ソース電極３２と層間絶縁膜３１との間にバリアメタル（不図示）が設けられていてもよい。バリアメタルは、ソース電極３２から炭化珪素基板２０および層間絶縁膜３１側への金属原子の拡散を防止したり、バリアメタルを挟んで対向する領域間での相互反応を防止する機能を有する。炭化珪素基板２０のおもて面のソース電極３２から、炭化珪素基板２０の裏面の後述するドレイン電極３５までの部分が実施の形態１の基板部１０（図２参照）に相当する。ソース電極３２の上には、パッシベーション膜として第１保護膜１が設けられている。
【００７２】
ソース電極３２の一部は、第１保護膜１のコンタクトホール１ａに露出されている。第１保護膜１のコンタクトホール１ａにおいて、ソース電極３２の上に、めっき膜１１が設けられている。ソース電極３２の、めっき膜１１で覆われた部分は、ソース電極パッドを構成する。めっき膜１１には、はんだ層３３を介して、金属配線として例えば端子ピン３４が接合されている。端子ピン３４は、基板おもて面（炭化珪素基板２０のおもて面）に対して略垂直に立てた状態でめっき膜１１に接合されている。図７には、端子ピン３４を簡略して図示するが、実際には、はんだ層３３上に棒状の端子ピン３４が縦長に直立して接合される。
【００７３】
端子ピン３４は、所定直径を有する丸棒状（円柱状）の配線部材であり、ソース電極３２の電位を外部に取り出す外部接続用端子（例えばインプラントピン）となる。端子ピン３４に代えて、ボンディングワイヤやリードピンがめっき膜１１にはんだ付けされていてもよい。ソース電極３２上のめっき膜１１以外の部分は、第１保護膜１で覆われている。第２，３保護膜２，３は、実施の形態１と同様に設けられている。ドレイン電極３５は、炭化珪素基板２０の裏面（ｎ+型ドレイン領域であるｎ+型支持基板２１の裏面）に接する。ドレイン電極３５は、例えばアルミニウム（Ａｌ）を主成分として含む金属電極層である。
【００７４】
以上、説明したように、実施の形態４によれば、実施の形態１〜３に適用可能である。
【００７５】
（実施の形態５）
次に、実施の形態５にかかる半導体装置の製造方法について、図２，３，１１を参照して説明する。図１１は、実施の形態５にかかる半導体装置の製造方法の概要を示すフローチャートである。実施の形態５にかかる半導体装置の製造方法が実施の形態１にかかる半導体装置の製造方法と異なる点は、ステップＳ５の処理（窒素雰囲気でのアニール）の後、ステップＳ６の処理（高粘度樹脂の塗布）の前に、酸素（Ｏ2）雰囲気下でのＵＶ（ＵｌｔｒａＶｉｏｌｅｔ：紫外線）洗浄により、高粘度樹脂を塗布する面（第１保護膜１およびめっき膜１１の表面）の表面改質を行う点である。
【００７６】
具体的には、まず、実施の形態１と同様に、半導体ウエハに半導体素子の所定の素子構造の各半導体領域を形成し、半導体ウエハのおもて面におもて面電極（電極層）を形成した後、ステップＳ１の処理（ポリイミド塗布による第１保護膜１の形成）からステップＳ５の処理（窒素雰囲気でのアニール）までを順に行う。次に、例えば８０℃程度で５分間程度のベーク（熱処理）により、半導体ウエハのおもて面上の各部（おもて面電極、第１保護膜１およびめっき膜１１など）に含まれる主に水分（Ｈ2Ｏ）を蒸発させる（ステップＳ１１）。ステップＳ１１の処理は省略してもよい。
【００７７】
次に、酸素雰囲気下でＵＶ光を照射することにより第１保護膜１およびめっき膜１１の表面洗浄および表面改質を行うことで、第１保護膜１およびめっき膜１１の表面上の有機物を除去する（ステップＳ１２）。具体的には、ステップＳ１２において、ＵＶ光により第１保護膜１およびめっき膜１１の表面上の有機物の結合を分解し、当該分解された有機物を、ＵＶ光により酸素雰囲気中に生成されたオゾン（Ｏ3）から分離された活性酸素と結合させて二酸化炭素（ＣＯ2）等の揮発性物質に変換し排気することで除去する。
【００７８】
かつ、ステップＳ１２においては、ＵＶ光により生成された活性酸素の衝突により第１保護膜１およびめっき膜１１の表面上の有機物の分子鎖の結合を切断し、当該切断された有機物の分子を、活性酸素と反応させることにより官能基（水酸基（−ＯＨ）、アルデヒド基（−ＣＨＯ）、カルボキシル基（−ＣＯＯＨ）等）を新たに生成して当該有機物を除去する。このように第１保護膜１およびめっき膜１１の表面上に存在する疎水性である有機物を分解して親水性である官能基に置換することで、第１保護膜１およびめっき膜１１の表面を親水性に改質する。
【００７９】
すなわち、ステップＳ１２においては、第１保護膜１およびめっき膜１１の表面上において、有機物を揮発性物質に変換して除去する表面洗浄と、有機物を官能基に置換する表面改質と、が同時に行われる。ステップＳ１２におけるＵＶ光の照射条件は、例えば、ＵＶ光の光量を６．０ｍｗ／ｃｍ2程度とし、炉内の温度を３０℃程度とし、炉内に流入する窒素ガスおよび酸素ガスの流量比を、窒素ガス：酸素ガス＝１：０．２程度から窒素ガス：酸素ガス＝１：１程度の範囲内とし、ＵＶ照射時間を４００秒以上８００秒程度としてもよい。
【００８０】
次に、実施の形態１と同様に、インクジェット方式により高粘度樹脂を塗布して、第１保護膜１およびめっき膜１１の各表面にそれぞれ第１，２パターン２ａ，２ｂを有する第２保護膜２を形成する（ステップＳ６）。このインクジェット方式による高粘度樹脂の塗布においては、第２保護膜２の第１，２パターン２ａ，２ｂを精度よく塗布することが重要である。例えば、高粘度樹脂を塗布する表面に過剰に疎水性の有機物が存在する場合、疎水性の有機物により塗布した高粘度樹脂がはじかれてしまうため、所望の第１，２パターン２ａ，２ｂで第２保護膜２を形成することができない。
【００８１】
そこで、ステップＳ５の処理の後、ステップＳ６の処理の前に、ステップＳ１２のＵＶ照射により、第１保護膜１およびめっき膜１１の表面に存在する疎水性の有機物を親水性である官能基に置換する。これにより、第１保護膜１およびめっき膜１１の表面における高粘度樹脂の濡れ性を向上させることができる。このため、第１保護膜１およびめっき膜１１の表面で高粘度樹脂がはじかれることで生じる第２保護膜２の第１，２パターン２ａ，２ｂの変形や剥離を抑制することができる。これによって、第２保護膜２の第１，２パターン２ａ，２ｂを精度よく塗布することができる。
【００８２】
その後、実施の形態１と同様に、ステップＳ７の処理（低粘度樹脂の塗布による第３保護膜３の形成）からステップＳ１０の処理（電気的特性試験や信頼性試験）までを順に行うことで、半導体素子チップが完成する。ステップＳ９の処理（半導体ウエハのダイシング）を、ステップＳ５の処理の後、ステップＳ１１の処理の前に行ってもよい。ステップＳ９の処理を、ステップＳ５の処理の後、ステップＳ１１の処理の前に行う場合、ステップＳ９の処理の後、半導体チップの状態でステップＳ１１，Ｓ１２，Ｓ６，Ｓ７，Ｓ８，Ｓ１０の処理が順に行われる。
【００８３】
実施の形態５を実施の形態２，３に適用してもよい。また、実施の形態５に、実施の形態４を適用可能である。
【００８４】
以上、説明したように、実施の形態５によれば、実施の形態１と同様の効果を得ることができる。また、実施の形態５によれば、インクジェット方式による高粘度樹脂の塗布により第２保護膜の第１，２パターンを形成する前に、ＵＶ光の照射により第１保護膜およびめっき膜の表面洗浄および表面改質を行う処理を追加する。これにより、プラズマ処理等の真空雰囲気下で処理を行うための設備を導入する場合と比較して簡易な設備および処理で、第１保護膜およびめっき膜の表面の、高粘度樹脂に対する濡れ性を向上させることができる。そして、第１保護膜およびめっき膜の表面の、高粘度樹脂に対する濡れ性が向上することで、第２保護膜の第１，２パターンを寸法精度よく形成することができる。
【００８５】
（実施例）
次に、実施の形態５にかかる半導体装置の製造方法のステップＳ１２の処理（ＵＶ洗浄・表面改質）について検証した。実施の形態５にかかる半導体装置の製造方法（図２，３，１１参照）にしたがい、ステップＳ１からステップＳ５，Ｓ１１，Ｓ１２を経てステップＳ６の処理まで行った（すなわち第２保護膜２の第１，２パターン２ａ，２ｂまで形成した）試料（以下、実施例とする）を半導体基板（半導体チップ）のおもて面側から見た状態を図１２に示す。図１２は、実施例にかかる半導体装置の製造途中の状態の平面レイアウトを模式的に示す平面図である。
【００８６】
実施例においては、炭化珪素からなる半導体基板を用い、図３に示す平面レイアウトでソース電極パッドＳおよびゲート電極パッドＧを配置した。ステップＳ４の処理において、めっき膜１１としてニッケル（Ｎｉ）−リン（Ｐ）めっき膜を形成した。ステップＳ１１の処理において、半導体基板を８０℃の温度で５分間ベークした。ステップＳ１２の処理において、ＵＶ光の光量を６．０ｍｗ／ｃｍ2とし、炉内の温度を３０℃とし、ＵＶ照射時間を８００秒とし、炉内に流入する窒素ガスおよび酸素ガスの各流量をそれぞれ３Ｌ（リットル）／分（すなわち窒素ガス：酸素ガス＝１：１）とした。
【００８７】
また、比較として、実施の形態５にかかる半導体装置の製造方法において、ステップＳ１２の処理を省略してステップＳ６の処理まで行った試料（以下、比較例とする）を半導体基板（半導体チップ）のおもて面側から見た状態を図１３に示す。図１３は、比較例である半導体装置の製造途中の状態の平面レイアウトを模式的に示す平面図である。比較例は、ステップＳ１２の処理（ＵＶ洗浄・表面改質）を行っていない点を除いて、実施例の製造方法と同様の製造方法および同条件で作製（製造）している。
【００８８】
図１３に示す結果より、比較例では、第２保護膜２’の第１，２パターン２ａ’，２ｂ’が変形してしまい、所定のパターンで形成することができないことが確認された。その理由は、ステップＳ５の処理（窒素雰囲気でのアニール）やステップＳ１１の処理（高粘度樹脂の塗布の比較的直前に行うベーク）では、第１保護膜１およびめっき膜１１の表面上の有機物を除去しきれないため、第１保護膜１およびめっき膜１１の表面上に残る有機物で高粘度樹脂がはじかれてしまうからである。図１３には、比較例の１つの試料のみを模式的に示すが、比較例では、第１，２パターン２ａ’，２ｂ’同士が部分的に（特に矩形の各頂点に相当する角部１４’で）連結されてしまう試料が多数発生した。
【００８９】
一方、図１２に示す結果より、実施例においては、第２保護膜２の第１，２パターン２ａ，２ｂを所定のパターンで寸法精度よく形成することができた。その理由は、ステップＳ１２の処理により、第１保護膜１およびめっき膜１１の表面上の有機物がほぼ除去され、かつ第１保護膜１およびめっき膜１１の表面における高粘度樹脂の濡れ性が向上したからである。図１２には、実施例の１つの試料のみを模式的に示すが、実施例においては、第２保護膜２の第１，２パターン２ａ，２ｂの各幅ｗ１２が部分的に（特に矩形の各頂点に相当する角部１４で）広くなった試料も存在したが、実施例のいずれの試料においても、第２保護膜２の第１，２パターン２ａ，２ｂ同士の連結は生じなかった。
【００９０】
以上において本発明は、上述した各実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した実施の形態１〜３において、半導体ウエハのダイシング（ステップＳ９の処理）を、窒素雰囲気でのアニール（ステップＳ５の処理）の後、高粘度樹脂の塗布（ステップＳ６の処理）の前に行ってもよい。上述した各実施の形態では、ソース電極パッドを略矩形状の平面形状とした場合を例に説明しているが、ソース電極パッドの平面形状は種々変更可能であり、円形状や楕円状、矩形の角部を丸めた形状であってもよい。ソース電極パッドを矩形の角部を丸めた平面形状とする場合、実施の形態２においては、第２保護膜の、矩形の曲率部でのみ、めっき膜上に配置される第１パターンの厚さを厚くしてもよい。
【００９１】
また、第１保護膜のコンタクトホールにめっき膜以外の電極膜（第１保護膜と熱膨張率の異なる導電膜）が形成される場合においても本発明を適用可能であり、同様の効果を奏する。また、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）やダイオードなど他の素子にも本発明を適用可能である。また、炭化珪素以外の例えば窒化ガリウム（ＧａＮ）等の、シリコンよりもバンドギャップが広い半導体にも適用可能である。また、本発明は、導電型（ｎ型、ｐ型）を反転させても同様に成り立つ。
【産業上の利用可能性】
【００９２】
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、パッシベーション膜のコンタクトホールを埋め込むように電極膜が設けられた半導体装置に有用である。
【符号の説明】
【００９３】
１  第１保護膜
１ａ  第１保護膜のコンタクトホール
２，２’  第２保護膜
２ａ  第２保護膜のめっき膜上のパターン（第１パターン）
２ｂ  第２保護膜の第１保護膜上のパターン（第２パターン）
３，３’  第３保護膜
１０  基板部（おもて面電極から裏面電極までの部分）
１１  めっき膜
１２  第１保護膜とめっき膜との空隙
１３，１３’  第１保護膜とめっき膜との境界
１４，１４’  略矩形状の平面レイアウトの第２保護膜の、矩形の各頂点に相当する角部
２０  炭化珪素基板
２０’  シリコン基板
２１  ｎ+型支持基板
２２  ｎ-型炭化珪素層
２３，２４ａ  ｐ型ベース領域
２４  ｐ型炭化珪素層
２５  ｎ+型ソース領域
２６  ｐ+型コンタクト領域
２７  ｎ型ＪＦＥＴ領域
２８  ゲート絶縁膜
２９  ゲート電極
３１  層間絶縁膜
３２  ソース電極
３３  はんだ層
３４  端子ピン
３５  ドレイン電極
４０  インクジェット
４１  ノズル
４２  ノズル穴
４３  樹脂
Ｇ  ゲート電極パッド
Ｓ  ソース電極パッド
ｔ１  第１保護膜の厚さ
ｔ２  めっき膜の厚さ
ｔ１１  第２保護膜の第１，２パターンの厚さ
ｔ１１’  第２保護膜の第１パターンの厚さ
ｔ１２  第３保護膜の、第１保護膜およびめっき膜の表面からの厚さ
ｗ１  第１保護膜とめっき膜との空隙の幅
ｗ１１  第２保護膜の第１，２パターンの頂点間の幅
ｗ１２  第２保護膜の第１，２パターンの幅
ｗ２１  ノズル穴の配置間隔
【図１】
2018113428.tif 000003
【図２】
2018113428.tif 000004
【図３】
2018113428.tif 000005
【図４】
2018113428.tif 000006
【図５】
2018113428.tif 000007
【図６】
2018113428.tif 000008
【図７】
2018113428.tif 000009
【図８】
2018113428.tif 000010
【図９】
2018113428.tif 000011
【図１０】
2018113428.tif 000012
【図１１】
2018113428.tif 000013
【図１２】
2018113428.tif 000014
【図１３】
2018113428.tif 000015