(57)【要約】【課題】マイクロストリップ線路の新たな接続構造を提供する。【解決手段】低誘電体基板と、前記低誘電体基板の一面に形成されたストリップ導体パターンと、前記低誘電体基板の前記一面の反対側となる他面に形成された接地導体パターンと、を備えたマイクロストリップ線路の接続構造であって、前記低誘電体基板の前記一面及び前記他面に接続された側面に設けられ、前記一面側から前記他面側に延びる導体を備え、前記導体の一端は、前記ストリップ導体パターンに接続され、前記導体の他端は、前記低誘電体基板の比誘電率よりも高い比誘電率を有する高誘電体基板の一面に形成された導体パターンに接続されている、マイクロストリップ線路の接続構造。【選択図】図２
2018007149.tif 000002
【特許請求の範囲】
【請求項１】
低誘電体基板と、前記低誘電体基板の一面に形成されたストリップ導体パターンと、前記低誘電体基板の前記一面の反対側となる他面に形成された接地導体パターンと、を備えたマイクロストリップ線路の接続構造であって、
前記低誘電体基板の前記一面及び前記他面に接続された側面に設けられ、前記一面側から前記他面側に延びる導体を備え、
前記導体の一端は、前記ストリップ導体パターンに接続され、
前記導体の他端は、前記低誘電体基板の比誘電率よりも高い比誘電率を有する高誘電体基板の一面に形成された導体パターンに接続されている、マイクロストリップ線路の接続構造。
【請求項２】
前記マイクロストリップ線路は整合回路の構成要素である、請求項１に記載のマイクロストリップ線路の接続構造。
【請求項３】
前記高誘電体基板及び前記導体パターンはキャパシタの構成要素である、請求項１又は請求項２に記載のマイクロストリップ線路の接続構造。
【請求項４】
前記高誘電体基板には、前記一面に接続導体パターンがさらに形成され、かつ当該一面の反対側となる他面に接地導体パターンが形成されており、
前記高誘電体基板の前記接続導体パターンに前記低誘電体基板の接地導体パターンを重ね合わせた状態で前記高誘電体基板に前記低誘電体基板が積層されている、請求項１〜請求項３のいずれか１項に記載のマイクロストリップ線路の接続構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロストリップ線路の接続構造に関する。
【背景技術】
【０００２】
携帯電話等の無線通信システムの基地局装置で用いられる高周波デバイスのパッケージ内部には、例えばインピーダンスマッチングを行う整合回路としてマイクロストリップ線路が設けられている。
図７は、従来の高周波デバイスのパッケージ内部を示す平面図であり、図８は、そのパッケージ内部の要部を示す斜視図である。図７及び図８に示すように、パッケージ１００内の底面には、比誘電率の低いアルミナ基板１１１の表面及び裏面にストリップ導体パターン１１２及び接地導体パターン１１３を形成したマイクロストリップ線路１１０が実装されている。
【０００３】
また、パッケージ１００内の底面には、例えばフィルタ回路や高調波処理回路を構成するために、アルミナ基板１１１の比誘電率よりも高い比誘電率を有する高誘電体基板１２１の表面に導体パターン１２２を形成して構成されるキャパシタ１２０がマイクロストリップ線路１１０の近傍位置に実装されている。そして、マイクロストリップ線路１１０のストリップ導体パターン１１２は、所定数のボンディングワイヤ１３０を介してキャパシタ１２０の導体パターン１２２に接続されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−２５２７６５号公報（図１１，図１２）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、マイクロストリップ線路の接続構造として、ボンディングワイヤに代わる新たな接続構造が要望されている。
本発明は、このような事情に鑑みてなされたものであり、マイクロストリップ線路の新たな接続構造を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様に係るマイクロストリップ線路の接続構造は、低誘電体基板と、前記低誘電体基板の一面に形成されたストリップ導体パターンと、前記低誘電体基板の前記一面の反対側となる他面に形成された接地導体パターンと、を備えたマイクロストリップ線路の接続構造であって、前記低誘電体基板の前記一面及び前記他面に接続された側面に設けられ、前記一面側から前記他面側に延びる導体を備え、前記導体の一端は、前記ストリップ導体パターンに接続され、前記導体の他端は、前記低誘電体基板の比誘電率よりも高い比誘電率を有する高誘電体基板の一面に形成された導体パターンに接続されている、マイクロストリップ線路の接続構造である。
【発明の効果】
【０００７】
本発明によれば、マイクロストリップ線路の新たな接続構造を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態に係るマイクロストリップ線路の接続構造を備えた高周波デバイスのパッケージ内部を示す平面図である。
【図２】パッケージ内部の要部を示す斜視図である。
【図３】パッケージ内部の要部を示す断面図である。
【図４】マイクロストリップ線路のストリップ導体パターンとキャパシタの導体パターンとの接続構造を示す斜視図である。
【図５】整合回路の等価回路図である。
【図６】本発明の第２実施形態に係るマイクロストリップ線路の接続構造を示す断面図である。
【図７】従来の高周波デバイスのパッケージ内部を示す平面図である。
【図８】従来のパッケージ内部の要部を示す斜視図である。
【発明を実施するための形態】
【０００９】
［本発明の実施形態の説明］
最初に本発明の実施形態の内容を列記して説明する。
（１）本発明の実施形態に係るマイクロストリップ線路の接続構造は、低誘電体基板と、前記低誘電体基板の一面に形成されたストリップ導体パターンと、前記低誘電体基板の前記一面の反対側となる他面に形成された接地導体パターンと、を備えたマイクロストリップ線路の接続構造であって、前記低誘電体基板の前記一面及び前記他面に接続された側面に設けられ、前記一面側から前記他面側に延びる導体を備え、前記導体の一端は、前記ストリップ導体パターンに接続され、前記導体の他端は、前記低誘電体基板の比誘電率よりも高い比誘電率を有する高誘電体基板の一面に形成された導体パターンに接続されている。
【００１０】
上記マイクロストリップ線路の接続構造によれば、マイクロストリップ線路のストリップ導体パターンは、低誘電体基板の側面に設けられた導体を介して高誘電体基板側の導体パターンに接続されるので、マイクロストリップ線路のストリップ導体パターンを、ボンディングワイヤを用いることなく高誘電体基板側の導体パターンに接続することができる。
【００１１】
（２）前記マイクロストリップ線路の接続構造において、前記マイクロストリップ線路は整合回路の構成要素であるのが好ましい。この場合、整合回路のストリップ導体パターンを、上記導体を介して高誘電体基板側の導体パターンに接続することができる。
【００１２】
（３）前記マイクロストリップ線路の接続構造において、前記高誘電体基板及び前記導体パターンはキャパシタの構成要素であるのが好ましい。この場合、マイクロストリップ線路のストリップ導体パターンを、上記導体を介してキャパシタの導体パターンに接続することができる。
【００１３】
（４）前記マイクロストリップ線路の接続構造において、前記高誘電体基板には、前記一面に接続導体パターンがさらに形成され、かつ当該一面の反対側となる他面に接地導体パターンが形成されており、前記高誘電体基板の前記接続導体パターンに前記低誘電体基板の接地導体パターンを重ね合わせた状態で前記高誘電体基板に前記低誘電体基板が積層されているのが好ましい。
【００１４】
この場合、マイクロストリップ線路の接地導体パターンは、高誘電体基板側の接続導体パターン及び接地導体パターンを経由してグランドに接続されるため、低誘電体基板側の接地導体パターンと高誘電体基板側の接続導体パターンとが重なり合う面の容量として高誘電体基板の容量が影響することになる。しかし、高誘電体基板の比誘電率を低誘電体基板の比誘電率よりも十分に大きくしておけば、前記重なり合う面の容量は低誘電体基板の容量と等価になるため、高誘電体基板に低誘電体基板を積層しても、高誘電体基板の容量が影響することはない。
したがって、高誘電体基板に低誘電体基板を積層するという簡単な構造により、低誘電体基板で期待されるマイクロストリップ線路としての機能を維持しながら、当該マイクロストリップ線路のストリップ導体パターンを高誘電体基板側の導体パターンに接続することができる。
【００１５】
［本発明の実施形態の詳細］
以下、本発明の実施形態について添付図面に基づき詳細に説明する。なお、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
［第１実施形態］
＜全体構成＞
図１は、本発明の第１実施形態に係るマイクロストリップ線路の接続構造を備えた高周波デバイスのパッケージ内部を示す平面図である。本実施形態の高周波デバイスは、例えば携帯電話等の無線通信システムの基地局装置において用いられるものである。パッケージ１の底板２には、図中の左右両側に入力側リード３と出力側リード４とが設けられている。
【００１６】
底板２の上面には、例えばインピーダンスマッチングを行う整合回路５が設けられている。整合回路５は、例えばＦＥＴ型のトランジスタ６と、マイクロストリップ線路７とを備えている。トランジスタ６は、複数のボンディングワイヤ８により入力側リード３に接続されるとともに、複数のボンディングワイヤ９によりマイクロストリップ線路７のストリップ導体パターン１２に接続されている。マイクロストリップ線路７のストリップ導体パターン１２は、複数のボンディングワイヤ１０により出力側リード４に接続されている。
【００１７】
＜マイクロストリップ線路＞
マイクロストリップ線路７は、低誘電体基板１１と、低誘電体基板１１の表面（一面）に形成された前記ストリップ導体パターン１２と、低誘電体基板１１の裏面（他面）に形成された接地導体パターン１３（図３参照）とを備えている。
低誘電体基板１１は、マイクロストリップ線路７をインダクタとして機能させるために、低い比誘電率を有している。本実施形態の低誘電体基板１１は、例えば比誘電率が９．９のアルミナ基板からなる。
【００１８】
ストリップ導体パターン１２は、低誘電体基板１１の表面に、例えば金属メッキを施して形成されている。ストリップ導体パターン１２における、複数のボンディングワイヤ９が接続されるトランジスタ６側の幅（図１の上下方向の長さ）は、各ボンディングワイヤ９の接続長さを短くするために、幅広に形成されている。また、ストリップ導体パターン１２における出力側リード４側の幅は、インピーダンスを高くするために、トランジスタ６側の幅よりも幅狭に形成されている。
【００１９】
ストリップ導体パターン１２は、低誘電体基板１１の表面の図１の上下両端部まで延びる一対の接続パターン部１２ａを有している。各接続パターン部１２ａは、後述するようにインダクタとして機能するサイドウォール３１に接続されている。これにより、接続パターン部１２ａは、サイドウォール３１のインダクタとしての機能が不足する場合に、そのインダクタの一部として機能させることができる。なお、ストリップ導体パターン１２は、本実施形態の形状に限定されるものではなく、任意の形状に形成することができる。
接地導体パターン１３は、低誘電体基板１１の裏面において、低誘電体基板１１の長手方向両端部を除く部分に、例えば金属メッキを施して形成されている（図３参照）。
【００２０】
＜キャパシタ＞
図２は、パッケージ内部の要部を示す斜視図である。また、図３は、その要部を示す断面図である。図２及び図３において、底板２の上面には、例えば整合回路５によりインピーダンスマッチングを行いながらトランジスタ６の高効率動作を実現するためのフィルタ回路や高調波処理回路の一部としてキャパシタ２０が実装されている。このキャパシタ２０の高誘電体基板２１上にマイクロストリップ線路７の低誘電体基板１１が積層されている。
【００２１】
キャパシタ２０は、底板２の上面に実装された前記高誘電体基板２１と、高誘電体基板２１の表面（一面）に形成された導体パターン２２と、高誘電体基板２１の裏面（他面）に形成された接地導体パターン２３とで構成されている。本実施形態の導体パターン２２は、トランジスタ６（図１参照）から見たインピーダンスのバランスをとるために２個形成されている。なお、導体パターン２２の個数は１個だけでもよいし３個以上であってもよい。
【００２２】
高誘電体基板２１は、キャパシタ２０をコンデンサとして機能させるために、低誘電体基板１１の比誘電率よりも高い比誘電率を有している。また、高誘電体基板２１の比誘電率は、後述する重なり合う面において高誘電体基板２１の容量が影響しないように、低誘電体基板１１の比誘電率よりも十分に大きい値であり、好ましくは低誘電体基板１１の比誘電率の１０倍以上の値である。本実施形態の高誘電体基板２１の比誘電率は３０００である。
【００２３】
一対の導体パターン２２は、高誘電体基板２１の表面における長手方向両端部に、例えば金属メッキを施して形成されている。接地導体パターン２３は、高誘電体基板２１の裏面の全面にわたって、例えば金属メッキを施して形成されている。高誘電体基板２１は底板２の上面にはんだ付けにより固定されており、これにより接地導体パターン２３はグランドに接続されている。
【００２４】
高誘電体基板２１は、低誘電体基板１１よりも長手方向に長く形成されており、高誘電体基板２１の表面における一対の導体パターン２２の間には接続導体パターン２４が形成されている。この接続導体パターン２４は、高誘電体基板２１の表面に、例えば金属メッキを施して形成されている。
高誘電体基板２１上には、その接続導体パターン２４に低誘電体基板１１側の接地導体パターン１３を重ね合わせた状態で低誘電体基板１１が積層されている。低誘電体基板１１の長手方向に延びる側面１１ａと、高誘電体基板２１の長手方向に延びる側面２１ａとは、はんだ付けにより固定されている。これにより、低誘電体基板１１側の接地導体パターン１３は、高誘電体基板２１側の接続導体パターン２４及び接地導体パターン２３を介してグランドに接続されている。
【００２５】
＜マイクロストリップ線路の接続構造＞
図４は、マイクロストリップ線路７のストリップ導体パターン１２とキャパシタ２０の導体パターン２２との接続構造を示す斜視図である。
図３及び図４において、マイクロストリップ線路７の低誘電体基板１１は、その長手方向両端部がキャパシタ２０の導体パターン２２の一部の上方に配置された状態で、キャパシタ２０の高誘電体基板２１に積層されている（図１も参照）。
【００２６】
マイクロストリップ線路７の低誘電体基板１１の長手方向両端において表面及び裏面に接続された側面１１ｂには、当該側面１１ｂに沿ってサイドウォール（導体）３１が設けられている。サイドウォール３１は、例えば、低誘電体基板１１の各側面１１ｂの幅方向中央部において表面側から裏面側に延びて形成された円弧形状の溝部１１ｃの周面全体（図４のクロスハッチング部分）に、金属メッキを施して形成されている。
【００２７】
サイドウォール３１の上端（一端）は、ストリップ導体パターン１２の接続パターン部１２ａの先端部が接続されている。また、サイドウォール３１の下端（他端）は、キャパシタ２０の導体パターン２２に、例えばはんだ付けにより形成された導体接合部３２を介して当該導体パターン２２に接続されている。なお、サイドウォール３１の下端は、マイクロストリップ線路７の接地導体パターン１３とは絶縁されている。
【００２８】
これにより、マイクロストリップ線路７のストリップ導体パターン１２は、サイドウォール３１及び導体接合部３２を介してキャパシタ２０の導体パターン２２に接続されている。
なお、導体３１は、サイドウォール以外の他の導電性を有するもの（ボンディングワイヤを除く）を適用してもよい。また、導体接合部３２は、はんだ以外に導電性を有するものであれば、他の接合材料を用いて形成されていてもよい。
【００２９】
＜整合回路の回路構成＞
図５は、整合回路５の等価回路図である。図５において、パッケージ１の入力端に接続されたトランジスタ６のドレインには、整合回路５を構成する２つのインダクタ４１，４２が直列に接続されている。また、トランジスタ６のソースはグランドに接続されている。
インダクタ４１は、トランジスタ６とマイクロストリップ線路７とを接続するボンディングワイヤ９（図１参照）がインダクタとして機能するものである。インダクタ４２は、マイクロストリップ線路７がインダクタとして機能するものである。
【００３０】
両インダクタ４１，４２の間には、インダクタ４３及びコンデンサ４４を互いに直列に接続して構成されるフィルタ回路（高調波処理回路）が並列に接続されている。コンデンサ４４の下流側はグランドに接続されている。
インダクタ４３は、サイドウォール３１がインダクタとして機能するものであり、コンデンサ４４はキャパシタ２０がコンデンサとして機能するものである。
【００３１】
インダクタ４２の下流側にはコンデンサ４５が並列に接続されており、コンデンサ４５の下流側はグランドに接続されている。このコンデンサ４５は、マイクロストリップ線路７の接地導体パターン１３とキャパシタ２０の接続導体パターン２４とが重なり合う面がコンデンサとして機能するものである。
【００３２】
ところで、前記重なり合う面の容量として高誘電体基板２１の容量も影響するが、高誘電体基板２１の比誘電率は低誘電体基板１１の比誘電率の１０倍以上であり十分に大きいため、前記重なり合う面の容量は低誘電体基板１１の容量と等価になる。以下、この点について証明する。
【００３３】
低誘電体基板１１の容量Ｃａ及び、高誘電体基板２１の容量Ｃｈは、それぞれ下記式（１）及び（２）のように表される。
Ｃａ＝εａＳ／ｄａ  ・・・（１）
Ｃｈ＝εｈＳ／ｄｈ  ・・・（２）
ここで、εａは低誘電体基板１１の比誘電率であり、ｄａは低誘電体基板１１の厚みである（図２参照）。また、εｈは高誘電体基板２１の比誘電率であり、ｄｈは高誘電体基板２１の厚みである（図２参照）。また、Ｓは前記重なり合う面の面積である。
【００３４】
前記重なり合う面の容量Ｃは、下記の式（３）のように表される。
【数１】
2018007149.tif 000003
【００３５】
ここで、εｈ≫εａの関係にあるため、式（３）の（εａ／εｈ）ｄｈは無視できるほど小さい値となる。これにより、式（３）の右辺はεａＳ／ｄａとなり、上記式（１）の右辺と同じ値となる。したがって、前記重なり合う面の容量Ｃは、低誘電体基板１１の容量Ｃａと等価になる。
【００３６】
＜効果について＞
以上、本実施形態のマイクロストリップ線路７の接続構造によれば、整合回路５のマイクロストリップ線路７のストリップ導体パターン１２は、低誘電体基板１１の側面１１ｂに沿って設けられたサイドウォール３１を介して、キャパシタ２０の導体パターン２２に接続されるので、整合回路５のストリップ導体パターン１２を、従来のようにボンディングワイヤを用いることなくキャパシタ２０の導体パターン２２に接続することができる。
【００３７】
また、従来のボンディングワイヤを用いた接続構造では、ボンディングワイヤの長さのばらつきに起因する高周波デバイスの高周波特性にばらつきが生じていたが、本実施形態のボンディングワイヤを用いない接続構造では、前記高周波特性のばらつきを抑制することができる。
また、パッケージ１の底板２には、高誘電体基板２１上に低誘電体基板１１が積層される構造であるため、従来の接続構造（図７参照）のようにボンディングワイヤを接続するために低誘電体基板と高誘電体基板との間に隙間を設ける必要がない。したがって、本実施形態の接続構造（図１参照）は、従来の接続構造に比べてパッケージ１を小型化することができる。
【００３８】
また、高誘電体基板２１に低誘電体基板１１が積層されており、低誘電体基板１１側の接地導体パターン１３は、高誘電体基板２１側の接続導体パターン２４及び接地導体パターン２３を経由してグランドに接続されている。このため、接地導体パターン１３と接続導体パターン２４とが重なり合う面の容量Ｃとして高誘電体基板２１の容量が影響することになる。しかし、高誘電体基板２１の比誘電率は低誘電体基板１１の比誘電率よりも十分に大きいため、前記重なり合う面の容量Ｃは低誘電体基板１１の容量Ｃａと等価になるため、高誘電体基板２１に低誘電体基板１１を積層しても、前記重なり合う面の容量Ｃとして高誘電体基板２１の容量Ｃｈが影響することはない。
したがって、高誘電体基板２１に低誘電体基板１１を積層するという簡単な構造により、低誘電体基板１１で期待されるマイクロストリップ線路７としての機能を維持しながら、当該マイクロストリップ線路７のストリップ導体パターン１２を高誘電体基板２１上の導体パターン２２に接続することができる。特に本実施形態は、後述する第２実施形態と比較した場合、より簡単な構造となる。
【００３９】
［第２実施形態］
図６は、本発明の第２実施形態に係るマイクロストリップ線路の接続構造を示す断面図である。本実施形態では、高誘電体基板２１の表面に接続導体パターンが形成されておらず、マイクロストリップ線路７の接地導体パターン１３が直接、グランドに接続されている点で第１実施形態と相違する。
本実施形態の低誘電体基板１１の裏面には、その長手方向の中間部に突出部１１ｄが形成されており、この突出部１１ｄの先端面（図６の下側の面）に、接地導体パターン１３が全面にわたって形成されている。
【００４０】
一方、本実施形態の高誘電体基板２１には、その長手方向の中間部において厚み方向に貫通する貫通孔２１ｂが形成されている。この貫通孔２１ｂには、低誘電体基板１１の突出部１１ｄが高誘電体基板２１の表面側から挿入され、パッケージ１の底板２の上面に、はんだ付けにより固定されている。これにより接地導体パターン１３はグランドに接続されている。これにより、本実施形態の整合回路５は、第１実施形態の図５に示す等価回路図と同様の回路構成となる。なお、本実施形態の他の構成は、第１実施形態と同様であるため、説明を省略する。
【００４１】
以上、第２実施形態のマイクロストリップ線路７の接続構造においても、整合回路５のマイクロストリップ線路７のストリップ導体パターン１２は、低誘電体基板１１の側面に沿って設けられたサイドウォール３１を介して、キャパシタ２０の導体パターン２２に接続されるので、整合回路５のストリップ導体パターン１２を、従来のようにボンディングワイヤを用いることなくキャパシタ２０の導体パターン２２に接続することができる。
【００４２】
［その他］
なお、今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
例えば、マイクロストリップ線路は整合回路の構成要素として限定されるものではなく、種々の用途に適用することができる。また、高誘電体基板及びその表面に形成された導体パターンはキャパシタの構成要素として限定されるものではなく、種々の用途に適用することができる。
【符号の説明】
【００４３】
１  パッケージ
２  底板
３  入力側リード
４  出力側リード
５  整合回路
６  トランジスタ
７  マイクロストリップ線路
８  ボンディングワイヤ
９  ボンディングワイヤ
１０  ボンディングワイヤ
１１  低誘電体基板
１１ａ  側面
１１ｂ  側面
１１ｃ  溝部
１１ｄ  突出部
１２  ストリップ導体パターン
１２ａ  接続パターン部
１３  接地導体パターン
２０  キャパシタ
２１  高誘電体基板
２１ａ  側面
２１ｂ  貫通孔
２２  導体パターン
２３  接地導体パターン
２４  接続導体パターン
３１  サイドウォール（導体）
３２  導体接合部
４１  インダクタ
４２  インダクタ
４３  インダクタ
４４  コンデンサ
４５  コンデンサ
【図１】
2018007149.tif 000004
【図２】
2018007149.tif 000005
【図３】
2018007149.tif 000006
【図４】
2018007149.tif 000007
【図５】
2018007149.tif 000008
【図６】
2018007149.tif 000009
【図７】
2018007149.tif 000010
【図８】
2018007149.tif 000011