(57)【要約】【課題】外部環境や、放電によって沿面放電素子の浮遊容量が変動しても、出力範囲を制限することなく安定動作可能な沿面放電素子駆動用電源回路を提供する。【解決手段】本実施形態の沿面放電素子駆動用電源回路は、放電電極と誘導電極とがそれらの間に誘電体を介して配置される沿面放電素子を駆動するもので正側及び負側スイッチング素子からなる直列回路を２組並列に接続してなり、直流電源が供給されるスイッチング回路と、前記スイッチング回路に並列接続される平滑コンデンサと、前記スイッチング回路の出力端子間に１次側が接続される変圧器と、前記負側スイッチング素子に流れる電流を検出する電流検出部と、前記沿面放電素子を駆動することで生じる共振現象の周波数に基づいて、前記負側スイッチング素子のターンオフを禁止するマスク期間を設定するマスク期間設定部と、前記マスク期間が経過した後に、前記電流検出部を介して検出される電流のゼロクロス点に基づいて、前記負側スイッチング素子をターンオフさせる制御部とを備える。【選択図】図１
2018007309.tif 000002
【特許請求の範囲】
【請求項１】
放電電極と誘導電極とがそれらの間に誘電体を介して配置される沿面放電素子を駆動するもので、
正側及び負側スイッチング素子からなる直列回路を２組並列に接続してなり、直流電源が供給されるスイッチング回路と、
前記スイッチング回路に並列接続される平滑コンデンサと、
前記スイッチング回路の出力端子間に１次側が接続される変圧器と、
前記負側スイッチング素子に流れる電流を検出する電流検出部と、
前記沿面放電素子を駆動することで生じる共振現象の周波数に基づいて、前記負側スイッチング素子のターンオフを禁止するマスク期間を設定するマスク期間設定部と、
前記マスク期間が経過した後に、前記電流検出部を介して検出される電流のゼロクロス点に基づいて、前記負側スイッチング素子をターンオフさせる制御部とを備える沿面放電素子駆動用電源回路。
【請求項２】
前記電流検出部は、各組の負側スイッチング素子と、負側電源線との間にそれぞれ接続される２つの電流検出素子を備えている請求項１記載の沿面放電素子駆動用電源回路。
【請求項３】
前記電流検出部は、前記スイッチング回路と前記平滑コンデンサとを接続する負側電源線に挿入される電流検出素子を備えている請求項１記載の沿面放電素子駆動用電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、沿面放電素子駆動用電源回路に関する。
【背景技術】
【０００２】
沿面放電素子駆動用電源回路は、例えば直流電圧源を開閉するスイッチング回路と、共振用リアクトルと、電圧昇圧用高電圧変圧器と、沿面放電素子とで構成される。そして、共振リアクトル及び沿面放電素子の容量成分によって生じる共振現象を利用して、高周波高電圧を発生させる。このような構成において、沿面放電素子の容量成分は、設置環境だけでなく、放電時におけるストリーマの成長状態等により大きく変動するため、特許文献１に開示されているように電圧と電流とで決まる電力を制限し、共振周波数を一定の範囲で動作させる必要があった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４０２９４２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
また、沿面放電素子の容量成分の増減に伴い、回路に流れる共振電流も変化する。そのため、容量負荷が過大になった際に、スイッチング素子のスイッチノイズや当該素子に並列に接続されているダイオードのリカバリ電流の影響で共振電流ゼロクロス点を誤検出し、放電動作を安定させることができない問題があった。
【０００５】
そこで、外部環境や、放電によって沿面放電素子の浮遊容量が変動しても、出力範囲を制限することなく安定動作可能な沿面放電素子駆動用電源回路を提供する。
【課題を解決するための手段】
【０００６】
本実施形態の沿面放電素子駆動用電源回路は、放電電極と誘導電極とがそれらの間に誘電体を介して配置される沿面放電素子を駆動するもので正側及び負側スイッチング素子からなる直列回路を２組並列に接続してなり、直流電源が供給されるスイッチング回路と、前記スイッチング回路に並列接続される平滑コンデンサと、前記スイッチング回路の出力端子間に１次側が接続される変圧器と、前記負側スイッチング素子に流れる電流を検出する電流検出部と、前記沿面放電素子を駆動することで生じる共振現象の周波数に基づいて、前記負側スイッチング素子のターンオフを禁止するマスク期間を設定するマスク期間設定部と、前記マスク期間が経過した後に、前記電流検出部を介して検出される電流のゼロクロス点に基づいて、前記負側スイッチング素子をターンオフさせる制御部とを備える。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態であり、電源回路の電気的構成を示す図
【図２】電源回路の動作を示すタイミングチャート
【図３】負荷容量が小さい時の動作を示すタイミングチャート
【図４】負荷容量が大きい時の動作を示すタイミングチャート
【図５】駆動信号生成回路の電気的構成を示す図
【図６】駆動信号生成回路の動作を示すタイミングチャート
【図７】スイッチング素子をノイズ源とするコモンモードノイズが発生した場合の各信号波形を示す図
【図８】ＭＣＵによる制御内容を中心に示すフローチャート
【図９】図８の処理内容に対応したタイミングチャート
【図１０】オフ許可期間内にスイッチング素子をターンオフできない場合を仮定し、共振状態を適切に維持できなくなった場合の１次側電圧及び１次側電流の波形を示す図
【図１１】第２実施形態であり、電源回路の電気的構成を示す図
【図１２】電源回路の動作を示すタイミングチャート
【図１３】駆動信号生成回路の電気的構成を示す図
【図１４】駆動信号生成回路の動作を示すタイミングチャート
【発明を実施するための形態】
【０００８】
（第１実施形態）
以下、第１実施形態について図１から図１０を参照して説明する。図１は、本実施形態における電源回路の電気的構成を示している。整流回路１は、例えば商用三相交流電源２に接続される例えば三相整流器３と、限流リアクトル４及び平滑コンデンサ５とで構成され、三相交流の２００Ｖ（Ｖａｃ）を直流の２８０Ｖ（Ｖｄｃ）に変換する。
【０００９】
整流回路１に接続される降圧回路６は、スイッチング素子７及び８の直列回路と、スイッチング素子８に並列に接続されるリアクトル９及び平滑コンデンサ１０の直列回路とで構成され、整流回路１の出力電圧を２０Ｖ〜２００Ｖに降圧する。スイッチング素子７及び８には、例えばフリーホイールダイオードを備えたＩＧＢＴ（Insulate Gate Bipolar Transistor）を用いるが、ＭＯＳＦＥＴ（Field Effect Transistor）などのパワーデバイスを用いても良い。また、スイッチング素子８については、自己消弧素子ではない整流器のような半導体デバイスを用いても良い。
【００１０】
降圧回路６に接続される直列共振回路１１は、スイッチング素子１２ａ，１２ｂ，１２ｃ，１２ｄで構成されるスイッチング回路（Ｈブリッジ回路）１２を備えている。スイッチング回路１２の出力端子間には、共振リアクトル１３を介して高周波高圧変圧器１４の１次側巻線１５が接続されている。高周波高圧変圧器１４の２次側巻線１６には、コンデンサのシンボルで示す沿面放電素子１７（放電素子容量）が接続されている。沿面放電素子１７は、放電電極１７ａと誘導電極１７ｂとの間に誘電体１７ｃを配置して構成されている。
【００１１】
スイッチング回路１２の負側アームであるスイッチング素子１２ｄ，１２ｃと負側電源線との間には、電流検出素子１８ａ，１８ｂ（電流検出手段）がそれぞれ挿入されている。スイッチング素子７及び８，並びにスイッチング素子１２ａ〜１２ｄの駆動信号は、ＭＣＵ１９（図５参照，電流検出手段，制御手段）により与えられる。スイッチング回路１２のスイッチング動作によって沿面放電素子１７と共振リアクトル１０との共振現象が生じる。ＭＣＵ（マイクロコンピュータ）１９は、電流検出素子１８ａ，１８ｂにより共振電流を検出し、その共振電流に基づいてスイッチング素子１２ａ〜１２ｄの駆動信号を出力する。以上が電源回路２０を構成している。
【００１２】
次に、本実施形態の作用について図２から図１０を参照して説明する。図２に示すようにスイッチング素子１２ａ及び１２ｂの駆動信号は、沿面放電周期に設定されるスイッチング周波数の５０％デューティでオンするように出力される。ＭＣＵ１９は、スイッチング素子１２ａ及び１２ｃを同時にオンすると、共振リアクトル１３及び高周波高圧変圧器１４を介して流れる共振電流のゼロクロス点を、電流検出素子１８ｂを介して検出したタイミングでオフ（ターンオフ）する。また、ＭＣＵ１９は同様に、スイッチング素子１２ａ及び１２ｄを同時にオンすると、共振電流のゼロクロス点を検出したタイミングでオフする。前記共振電流の共振周波数は、スイッチング素子１２ａ，１２ｂのスイッチング周波数よりも高速であるため、ＭＣＵ１９の制御周期よりも速い。
【００１３】
ここで、共振周波数は、沿面放電素子１７自身の浮遊容量と、放電時に発生するストリーマの成長状態等に応じた容量成分とによって変化する。特に沿面放電素子１７が屋外に設置される場合は、例えば雨などの環境要因や、塵や埃が沿面放電素子１７に衝突することで浮遊容量が変化する。図３及び図４は、負荷変動が発生した時の高周波高圧変圧器１４の２次側電圧及び電流波形を示しており、負荷の大小によって電流の共振周波数とゼロクロス点とが異なる。
【００１４】
このような負荷変動が生じる沿面放電素子１７については、図５に示す駆動信号生成回路４０において、共振電流のゼロクロス点を検出してスイッチング素子１２ｃ，１２ｄのオフ指令を生成し、正常な共振動作を維持するようにしている。この例では、電流検出素子１８としてシャント抵抗を用いた場合の回路を示す。
【００１５】
シャント抵抗１８を介して検出される電流は微弱な信号であるため、その信号を差動増幅回路２１で増幅してＳＮ比を向上させる。差動増幅回路２１は、オペアンプ２２を備え、オペアンプ２２の非反転入力端子は、抵抗素子２３を介してシャント抵抗１８の一端（スイッチング素子１２ｃのエミッタ）に接続されていると共に、抵抗素子２４を介してプルアップされている。オペアンプ２２の反転入力端子は、抵抗素子２５を介してシャント抵抗１８の他端（グランド）に接続されていると共に、抵抗素子２６を介してオペアンプ２２の出力端子に接続されている。
【００１６】
差動増幅回路２１により増幅された信号は、次段のデジタル変換回路２７により電流のゼロクロス点を基準としたデジタル信号に変換される。デジタル変換回路２７は、コンパレータ２８を備え、コンパレータ２８の非反転入力端子は、抵抗素子２９を介して差動増幅回路２１の出力端子に接続されていると共に、コンデンサ３０を介してグランドに接続されている。コンパレータ２８の反転入力端子は、直流電源電圧を分圧する抵抗素子３１及び３２の直列回路の共通接続点に接続されていると共に、コンデンサ３３を介してグランドに接続されている。コンパレータ２８の出力端子は、抵抗素子３４を介してプルアップされていると共に、コンデンサ３５を介してグランドに接続されている。
【００１７】
デジタル変換回路２７には、通常電流が流れていない時にハイレベルの信号を出力できるようヒステリシス特性を付与しておき、コンパレータ２８の比較信号は、電流値が負極性になるまで変化させる。このように構成すれば、デジタル変換回路２７の出力信号は、共振電流のゼロクロス点でハイレベルからがローレベルに変化する。
【００１８】
デジタル変換回路２７の出力信号は、主回路と制御回路を絶縁するための絶縁器（Digital Isolator）３６，並びに抵抗素子３７及びコンデンサ３８からなるローパスフィルタ３９を介してＭＣＵ１９に入力される。以上において、差動増幅回路２１〜ローパスフィルタ３９が、駆動信号生成回路４０を構成している。そして、駆動信号生成回路４０の出力信号の立下りエッジが、ＭＣＵ１９に対する割り込み信号（ゼロクロス信号）となる。
【００１９】
ＭＣＵ１９に入力されるゼロクロス信号は、例えば数１０ｋＨｚ〜１００ｋＨｚの信号であるため、絶縁器３６には高速変換可能なデジタルアイソレータを用いる。ＭＣＵ１９は、入力される割り込み信号の立下りエッジ，つまりオフ割り込みでスイッチング素子１２ｃ及び１２ｄにオフ指令を出力する。するとそのオフ指令により、図６に示すように、ＭＣＵ１９におけるソフトウェア処理と、図示しないスイッチング駆動回路とを介した遅延の後にスイッチング素子１２ｃ及び１２ｄがオフする。この時、共振電流が負極性となる期間にオフする必要があるため、前記駆動回路のゲート負荷は、最小負荷でオフできる定数に設定する。
【００２０】
ここで、沿面放電素子１７は、対向する電極１７ａ，１７ｂで構成されているので、これらの電極１７ａ，１７ｂとアースとの間の容量，つまり対地間容量が大きくなっている。このため、スイッチング素子１２をノイズ源とする非常に大きなコモンモードノイズが、変圧器１４及び沿面放電素子１７を介して発生する。このコモンモードノイズは、図７に示すように、沿面放電素子１７に印加する電圧を上昇させて沿面放電させている期間に発生する。
【００２１】
また、コモンモードノイズが発生するタイミングは、スイッチング素子１２がオンするタイミングに一致する。イッチングノイズが発生すると、回路の配線インダクタンスと平滑コンデンサ１０を通る経路で決まる共振周波数を有するリンギングが発生し、そのリンギングは、上記共振の経路が有している抵抗成分により減衰して行く。このように、スイッチング素子１２がスイッチング動作するタイミングにおけるノイズ環境は劣悪であり、スイッチング動作を安定して行うには、ノイズ対策が必要である。
【００２２】
上記の共振周波数はスイッチング素子１２のスイッチング周波数よりも速く、且つＭＣＵ１９の制御周期よりも速い。したがって、ノイズ対策を、例えばハードロジックによりスイッチング素子１２に出力する信号をブロック，つまりゲートブロックを行うことも想定される。しかしこの場合、共振電流がゼロクロス点に到達するタイミングとほぼ同時にスイッチング素子１２をオフさせる必要があり、すると誤動作対策として、別途フィルタや遅延回路等を付加する必要が生じる。その結果、広範な負荷変動に対応できなくなるため好ましくない。
【００２３】
そこで、本実施形態では、ＭＣＵ１９において、沿面放電素子１７の容量が最小を示す場合の共振周期の１／２の期間内で、負側スイッチング素子１２ｃ，１２ｄのターンオフを禁止するためのマスク期間を設定する。そのマスク期間を利用して、ソフトウェア的にゲートブロック動作を行うようにする。ＭＣＵ１９は、マスク期間設定部及び制御部に相当する。
【００２４】
上述したように、コモンモードノイズ及びスイッチングノイズが発生するタイミングは、スイッチング素子１２がオンするタイミングに略一致する。このため、正側スイッチング素子１２ａ，１２ｂがオンした直後に共振電流のゼロクロス点を誤検出して、誤動作に繋がる可能性が高い。ゼロクロス点が最も高速に検出されるのは沿面放電素子１７の容量が最小を示す場合であり、その容量の最小値は、電極１７ａ，１７ｂ間の浮遊容量で決まる。一般に、カタログスペックで示される浮遊容量が最小値となる場合が多い。
【００２５】
図８は、ＭＣＵ１９による処理を中心に示す直列共振回路１１の制御フローチャートであり、図９は、図８の処理内容に対応したタイミングチャートである。まず、スイッチング素子１２ａ及び１２ｃを同時にオンすると（Ｓ１）、スイッチング素子１２ｃのオフ許可タイマをスタートさせる（Ｓ２）。オフ許可タイマは、ターンオンさせたスイッチング素子１２ｃのオフを許可するまでの時間Ｔ１２ｃ＿ｏｆｆを計時するタイマである。逆に言えば、オフ許可タイマが計時を行っている期間は、スイッチング素子１２ｃのターンオフが禁止されている期間となる。このターンオフが禁止されている期間はマスク期間に相当する。
【００２６】
そして、オフ許可タイマの計時時間Ｔがオフ許可時間Ｔ１２ｃ＿ｏｆｆに達すると（Ｓ３：ＹＥＳ）、スイッチング素子１２ｃのオフを許可する（Ｓ４）。オフ許可時間Ｔ１２ｃ＿ｏｆｆの経過後にスイッチング素子１２ｃのオフ割り込みが入力されると（Ｓ５：ＹＥＳ）スイッチング素子１２ｃをオフする（Ｓ６）。また、スイッチング素子１２ａについては、スイッチング周期の１／２より短絡防止のため設定するデッドタイムを差し引いた期間だけオン状態を継続してから（Ｓ７）オフさせる（Ｓ８）。その後、スイッチング素子１２ｃのオフ許可期間を終了する（Ｓ９）。つまり、ステップＳ４〜Ｓ８が、スイッチング素子１２ｃのオフ許可期間に相当する。
【００２７】
続いて、デッドタイムが経過した後（Ｓ１０）、スイッチング素子１２ｂ及び１２ｄを同時にオンし（Ｓ１１）、スイッチング素子１２ｄのオフ許可タイマをスタートさせる（Ｓ１２）。ここでのオフ許可タイマは、ターンオンさせたスイッチング素子１２ｄのオフを許可するまでの時間Ｔ１２ｄ＿ｏｆｆを計時するタイマである。そして、スイッチング素子１２ａ及び１２ｃの場合と同様に、上記オフ許可タイマの計時時間Ｔがオフ許可時間Ｔ１２ｄ＿ｏｆｆに達すると（Ｓ１３：ＹＥＳ）、スイッチング素子１２ｄのオフを許可する（Ｓ１４）。オフ許可時間Ｔ１２ｄ＿ｏｆｆの経過後にスイッチング素子１２ｄオフ割り込みが入力されると（Ｓ１５：ＹＥＳ）スイッチング素子１２ｄをオフする（Ｓ１６）。以降のステップＳ１７〜Ｓ２０は、ステップＳ７〜Ｓ１０に対応する処理である。
【００２８】
図１０は、それぞれのオフ許可期間内にスイッチング素子１２ｃ，１２ｄをターンオフすることができない場合を仮定し、共振状態を適切に維持できなくなった場合の１次側電圧及び１次側電流の波形を示している。
【００２９】
以上のように本実施形態によれば、沿面放電素子１７を駆動する電源回路２０において、スイッチング回路１２は、正側スイッチング素子１２ａ及び１２ｂ，負側スイッチング素子１２ｃ及び１２ｄからなる直列回路を並列に接続してなり直流電源が供給され、平滑コンデンサ１０はスイッチング回路１２に並列接続され、スイッチング回路１２の出力端子間に高周波高電圧変圧器１４の１次側が接続される。電流検出素子１８ａ，１８ｂを、それぞれ負側スイッチング素子１２ｄ，１２ｃのエミッタと負側電源線との間に配置する。
【００３０】
ＭＣＵ１９は、電流検出素子１８ａ，１８ｂに流れる共振電流を検出し、負側スイッチング素子１２ｃ，１２ｄをターンオンした後に、それぞれのオフを禁止するマスク期間を設定する。そして、その期間の経過後に、前記電流のゼロクロス点に基づいて負側スイッチング素子１２ｃ，１２ｄをターンオフさせるようにした。これにより、温度特性や負荷変動等により１次側損失が変化しても、共振状態を確実に維持して放電電力の制御を高い精度で行うことができる。
【００３１】
（第２実施形態）
図１０から図１４は第２実施形態であり、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図１１に示すように、第２実施形態の電源回路７１は、１つの電流検出素子１８を、スイッチング素子１２ｃ及び１２ｄの共通接続点である両者のエミッタと、平滑コンデンサ１０の負側端子との間に接続配置した構成である。
【００３２】
次に、第２実施形態の作用について図１１から図１４を参照して説明する。尚、ＭＣＵ１９による制御内容は図８に示したものと同様である。図１２に示すように、第１実施形態と同様に、スイッチング素子１２ｃ，１２ｄは、直列共振回路１１に流れる共振電流のゼロクロス点に基づいてスイッチング制御される。但し第２実施形態の場合、１つの電流検出素子１８により、スイッチング素子１２ａ，１２ｃがオンしている時に生じる共振電流のゼロクロス点と、スイッチング素子１２ｂ，１２ｄがオンしている時に生じる共振電流のゼロクロス点が混在して検出される。
【００３３】
図１３は、スイッチング素子１２ｃ，１２ｄのそれぞれに対応した駆動信号生成回路４０ｃ，４０ｄの構成を示す。基本的に第１実施形態の駆動信号生成回路４０と同じ構成であり、図１４に示すように、電流検出素子１８に対して駆動信号生成回路４０ｃ，４０ｄをパラレルに接続することで、スイッチング素子１２ｃ，１２ｄ夫々に流れている共振電流のゼロクロス点でオフ割り込み信号を生成できる。そして、スイッチング素子１２ｃ，１２ｄのオフ許可期間の設定についても、第１実施形態と同様に行われる。
【００３４】
この場合、駆動信号生成回路４０ｃ，４０ｄの出力信号によるオフ割り込みは、同じタイミングで発生するが、スイッチング素子１２ｃ，１２ｄそれぞれのオフ許可期間が設定されるタイミングが異なるので問題はない。
【００３５】
以上のように第２実施形態によれば、１つの電流検出素子１８を、スイッチング素子１２ｃ及び１２ｄの共通接続点と平滑コンデンサ１４の負側端子との間に接続配置した。このように、スイッチング素子１２ａ〜１２ｄに流れる共振電流が混在する状態で検出を行う構成でも、共振電流のゼロクロス点を検出し、負荷変動が生じる沿面放電素子１７について、共振周波数を維持した状態で放電電力を高精度に制御することができる。
【００３６】
そして、第１実施形態と同様にマスク期間を設定し、その期間の経過後に、前記電流のゼロクロス点に基づいて負側スイッチング素子１２ｃ，１２ｄをターンオフさせるので、第１実施形態と同様に温度特性や負荷変動等により１次側損失が変化しても、共振状態を確実に維持して放電電力の制御を高い精度で行うことができる。
【００３７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３８】
図面中、１０は平滑コンデンサ、１２はスイッチング回路、１２ａ〜１２ｄはスイッチング素子、１４は高周波高圧変圧器、１７は沿面放電素子、１７ａは放電電極、１７ｂは誘導電極、１７ｃは誘電体、１８，１８ａ，１８ｂは電流検出素子、１９はＭＣＵ、２０は電源回路を示す。
【図１】
2018007309.tif 000003
【図２】
2018007309.tif 000004
【図３】
2018007309.tif 000005
【図４】
2018007309.tif 000006
【図５】
2018007309.tif 000007
【図６】
2018007309.tif 000008
【図７】
2018007309.tif 000009
【図８】
2018007309.tif 000010
【図９】
2018007309.tif 000011
【図１０】
2018007309.tif 000012
【図１１】
2018007309.tif 000013
【図１２】
2018007309.tif 000014
【図１３】
2018007309.tif 000015
【図１４】
2018007309.tif 000016