(57)【要約】【課題】光送信器を構成する半導体マッハツェンダ変調器へのドライバＩＣからの熱の流入が、高周波特性を損なうことなく抑制できるようにする。【解決手段】光送信器は、マッハツェンダ変調器１０１と、ドライバＩＣ１０２と、マッハツェンダ変調器１０１およびドライバＩＣ１０２をフリップチップ実装により接続する配線基板１０３とを備える。マッハツェンダ変調器１０１は、半導体からなる光導波路から構成されている。またマッハツェンダ変調器１０１は、グランド電極線路およびグランド電極を備えて差動駆動型とされている。ドライバＩＣ１０２は、オープンコレクタ型またはオープンドレイン型の出力方式とされ、マッハツェンダ変調器１０１を駆動する。【選択図】  図１
2018189699.tif 000002
【特許請求の範囲】
【請求項１】
半導体からなる光導波路から構成されてシグナル電極線路およびグランド電極線路を備える差動駆動型とされたマッハツェンダ変調器と、
オープンコレクタ型またはオープンドレイン型の出力方式とされて前記マッハツェンダ変調器を駆動するためのドライバＩＣと、
前記マッハツェンダ変調器と前記ドライバＩＣとをフリップチップ実装により接続する配線基板と
を備えることを特徴とする光送信器。
【請求項２】
請求項１記載の光送信器において、
前記マッハツェンダ変調器を搭載して前記マッハツェンダ変調器を冷却する熱電冷却器と、
前記ドライバＩＣを搭載して前記ドライバＩＣの熱を放熱するための金属ブロックと
を備え、
前記マッハツェンダ変調器と前記ドライバＩＣとは、前記ドライバＩＣからの発熱が前記マッハツェンダ変調器の動作に影響を与えない範囲で所定の距離離して配置されている
ことを特徴とする光送信器。
【請求項３】
請求項１または２記載の光送信器において、
前記配線基板の一方の接続端における各端子と、前記マッハツェンダ変調器のシグナル端子およびグランド端子との間、および前記配線基板の他方の接続端における各端子と、前記ドライバＩＣのシグナル端子およびグランド端子との間は、各々バンプで接続されている
ことを特徴とする光送信器。
【請求項４】
請求項３記載の光送信器において、
前記配線基板の一方の接続端における各端子と、前記マッハツェンダ変調器のシグナル端子およびグランド端子との間を各々接続する複数の第１バンプ
および、
前記配線基板の他方の接続端における各端子と、前記ドライバＩＣのシグナル端子およびグランド端子との間を各々接続する複数の第２バンプは、
同一の平面上に配置され、
前記複数の第１バンプおよび前記複数の第２バンプは、互いに平行に１列に配列されている
ことを特徴とする光送信器。
【請求項５】
請求項１〜４のいずれか１項に記載の光送信器において、
前記マッハツェンダ変調器および前記ドライバＩＣに対する前記配線基板の傾きは、±３°以内とされていることを特徴とする光送信器。
【請求項６】
請求項１〜５のいずれか１項に記載の光送信器において、
前記マッハツェンダ変調器の前記シグナル電極線路に接続する信号引き出し線路は、前記グランド電極線路に接続するグランド線路を備える差動コプレーナ線路構成とされ、
前記信号引き出し線路は、引き出し元の前記シグナル電極線路からシグナル端子およびグランド端子が形成されている入力端にかけて曲げがない状態で配置され、線路長が７００μｍ以下とされている
ことを特徴とする光送信器。
【請求項７】
請求項６記載の光送信器において、
前記マッハツェンダ変調器の光導波路を構成する半導体からなるコアに印加される電圧を調整するためのバイアス端子を更に備えることを特徴とする光送信器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大容量光通信網の構成要素である光送信器に関するものである。
【背景技術】
【０００２】
近年の爆発的なデータ通信量の増大に伴い、光通信システムの大容量化が求められており、使われる光部品は、集積化されてより複雑な構成となり、また、信号の高速化が進められている。このような光送信器の中には、例えば、光変調器が挙げられる。最近では、伝送容量を増大するため、マッハツェンダ変調器（Mach-Zehnder Modulator：ＭＺＭ）を用いた、光Ｉ／Ｑ変調器が２個集積された、偏波多重光Ｉ／Ｑ変調器が用いられるようになってきている。この変調器は、４つのＭＺＭが集積され、ＱＰＳＫ（Quadrature Phase Shift Keying）や１６ＱＡＭ（Quadrature Amplitude Modulation）などの多値変調に対応する。
【０００３】
上述した変調器に用いられる代表的なＭＺＭには、ＬｉＮｂＯ3（ＬＮ）を用いて光導波路が構成されたＬＮ変調器が広く用いられている。この変調器は、ＬＮに印加される電界に応じて媒質の屈折率が変化する電気光学効果を用いて動作する。しかしながら、材料の物理定数から、ＬＮ変調器は素子長が比較的長くなる。
【０００４】
近年、光送信器モジュールの小型化や低駆動電圧化が課題となっており、光変調器の小型化や低駆動電圧化が必要不可欠な課題となっている。こういった要求に対応するために、光導路を半導体から構成することで、小型で低駆動電圧化を可能とした半導体ＭＺＭの研究が精力的に進められている。
【０００５】
ここで、現在通信網への普及が進んでいる代表的な、半導体ＭＺＭを用いた偏波多重型ＩＱ変調器について図７を用いて説明する。このＩＱ変調器は、基板５０１の上に、４つの子ＭＺＭ５０２と、各々２つの子ＭＺＭ５０２による２つの親ＭＺＭ５０３とから構成されている。４つの子ＭＺＭ５０２の各々の各アームには、子ＭＺ位相変調電極５０４が設けられている。
【０００６】
また、親ＭＺＭ５０３の各アームには、親ＭＺ位相変調電極５０５が設けられている。また、４つの子ＭＺＭ５０２の各々の８つのアームの各々には、位相変調電極線路５０６が設けられている。また、各々の位相変調電極線路５０６には、ＲＦ引き出し線路５０７が接続されている。子ＭＺＭ５０２の各アームに、ＲＦ引き出し線路５０７および位相変調電極線路５０６により、ＲＦ信号を入力して変調動作が行われる。
【０００７】
これまで報告された偏波多重型ＩＱ変調器の多くは、光入出力および電気光学変調部の光導波路は全て同一方向に形成され、入力（出力）の高周波線路は、光入出力方向とは直交する方向から外部給電され、引出線路内でおおよそ９０°の曲げが加えられて変調領域へと給電される構成となっている（非特許文献１参照）。
【０００８】
また、さらなる高速化・低消費電力化に向けて、ドライバＩＣ（Integrated circuit）と変調器の集積化の検討が進められている（非特許文献２参照）。一般的にＭＺ変調器は、シングルエンド駆動型に比べ、差動駆動型のドライバＩＣの方が消費電力の観点で有利である。また、オープンコレクタ（オープンドレイン）型のドライバＩＣは、従来のバックターミネーション型に比べ、バックターミネーションが不要になり電流量を半減できるため、低消費電力化が可能であるというメリットがある。
【０００９】
また、オープンコレクタ（オープンドレイン）型ドライバＩＣを用いる場合には、接続するＭＺ変調器のインピーダンスは、従来の差動１００Ω線路とする必要はなく、任意のインピーダンスとすることができる点で優れている。このため最近では、オープンコレクタ（オープンドレイン）型のドライバＩＣと半導体ＭＺＭ変調器の組み合わせによる低消費電力化の検討が盛んに行われている（非特許文献３参照）。
【００１０】
ただし、非特許文献３の構成では、ドライバＩＣと半導体ＭＺ変調器のシグナル（Ｓ）電極のみを接続し、グランド（Ｇ）電極を接続しない構成となっている。このため、差動線路として見た場合に、上述した構成では、同相信号成分が接続部分で全反射してしまうため、ドライバの駆動力を落とす原因となり、また、周波数特性の劣化やクロストークの原因になるなどの問題はある。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】S. Lange et al., "Low Power InP-Based Monolithic DFB-Laser IQ Modulator With SiGe Differential Driver for 32-GBd QPSK Modulation", Journal of Lightwave Technology, vol. 34, no. 8, pp. 1678-1682, 2016.
【非特許文献２】Taizo Tatsumi et al., "A Compact Low-Power 224-Gb/s DP-16QAM Modulator Module with InP-based Modulator and Linear Driver ICs",  Compound Semiconductor Integrated Circuit Symposium, 2014.
【非特許文献３】N. Wolf et al., "Electro-Optical Co-Design to Minimize Power Consumption of a 32 GBd Optical IQ-Transmitter Using InP MZ-Modulators",   Compound Semiconductor Integrated Circuit Symposium, 2015.
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ところで、より高速化を検討する上で、半導体ＭＺ変調器とドライバＩＣ間の接続を低損失に反射なく接続することが最重要となる。ドライバＩＣと変調器間のワイヤ長が３００μｍ以上と大きく離れた場合には、ワイヤによるインダクタンスの影響から、ワイヤ部分で反射および損失が生じてしまい、接続時の特性が大きく劣化してしまうため、所望の特性を得ることができない。このため、上述した構成でより高速化を目的としてインダクタンスを低減するために、ワイヤ長を極力短くした上で、複数のワイヤで接続したり、リボンボンダやスティッチボンダのように太いワイヤを用いるなどの工夫がなされている。
【００１３】
また、半導体ＭＺ変調器は、動作原理上、ペルチェ素子などを用いた熱電冷却器（ＴＥＣ）による温調が重要となり、ＴＥＣの消費電力を低減する意味で、ドライバＩＣからの熱の流入を防ぐことも重要であるため、これらをある程度距離を離す必要がある。
【００１４】
しかしながら、半導体ＭＺ変調器とドライバＩＣとの距離を離すことは、先に述べた高速化に向けたワイヤ長の短尺化とは相反する。このように高周波特性の観点と熱の観点という両特性を満たすことのできる接続技術が求められている。
【００１５】
本発明は、以上のような問題点を解消するためになされたものであり、光送信器を構成する半導体マッハツェンダ変調器へのドライバＩＣからの熱の流入が、高周波特性を損なうことなく抑制できるようにすることを目的とする。
【課題を解決するための手段】
【００１６】
本発明に係る光送信器は、半導体からなる光導波路から構成されてシグナル電極線路およびグランド電極線路を備える差動駆動型とされたマッハツェンダ変調器と、オープンコレクタ型またはオープンドレイン型の出力方式とされてマッハツェンダ変調器を駆動するためのドライバＩＣと、マッハツェンダ変調器とドライバＩＣとをフリップチップ実装により接続する配線基板とを備える。
【００１７】
上記光送信器において、マッハツェンダ変調器を搭載してマッハツェンダ変調器を冷却する熱電冷却器と、ドライバＩＣを搭載してドライバＩＣの熱を放熱するための金属ブロックとを備え、マッハツェンダ変調器とドライバＩＣとは、ドライバＩＣからの発熱がマッハツェンダ変調器の動作に影響を与えない範囲で所定の距離離して配置されている。
【００１８】
上記光送信器において、配線基板の一方の接続端における各端子と、マッハツェンダ変調器のシグナル端子およびグランド端子との間、および配線基板の他方の接続端における各端子と、ドライバＩＣのシグナル端子およびグランド端子との間は、各々バンプで接続されている。
【００１９】
上記光送信器において、配線基板の一方の接続端における各端子と、マッハツェンダ変調器のシグナル端子およびグランド端子との間を各々接続する複数の第１バンプ、および、配線基板の他方の接続端における各端子と、ドライバＩＣのシグナル端子およびグランド端子との間を各々接続する複数の第２バンプは、同一の平面上に配置され、複数の第１バンプおよび複数の第２バンプは、互いに平行に１列に配列されている。
【００２０】
上記光送信器において、マッハツェンダ変調器およびドライバＩＣに対する配線基板の傾きは、±３°以内とされているとよい。
【００２１】
上記光送信器において、マッハツェンダ変調器のシグナル電極線路に接続する信号引き出し線路は、グランド電極線路に接続するグランド線路を備える差動コプレーナ線路構成とされ、信号引き出し線路は、引き出し元のシグナル電極線路からシグナル端子およびグランド端子が形成されている入力端にかけて曲げがない状態で配置され、線路長が７００μｍ以下とされているとよい。
【００２２】
上記光送信器において、マッハツェンダ変調器の光導波路を構成する半導体からなるコアに印加される電圧を調整するためのバイアス端子を更に備えるとよい。
【発明の効果】
【００２３】
以上説明したように、本発明によれば、マッハツェンダ変調器とドライバＩＣとを、フリップチップ実装により接続する配線基板で接続するので、半導体によるＭＺ変調器へのドライバＩＣからの熱の流入が、高周波特性を損なうことなく抑制できるという優れた効果が得られる。
【図面の簡単な説明】
【００２４】
【図１】図１は、本発明の実施の形態における光送信器の構成を示す構成図である。
【図２Ａ】図２Ａは、本発明の実施の形態における光送信器の一部構成を示す平面図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態における光送信器の一部構成を示す平面図である。
【図３】図３は、従来の光送信器の構成を示す構成図である。
【図４】図４は、従来の光送信器の一部構成を示す平面図である。
【図５Ａ】図５Ａは、マッハツェンダ変調器１０１の構成を示す平面図である。
【図５Ｂ】図５Ｂは、マッハツェンダ変調器１０１の構成を示す平面図である。
【図６Ａ】図６Ａは、マッハツェンダ変調器１０１の一部構成を示す平面図である。
【図６Ｂ】図６Ｂは、マッハツェンダ変調器１０１の一部構成を示す平面図である。
【図７】図７は、従来のマッハツェンダ変調器の構成を示す平面図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施の形態における光送信器ついて図１を参照して説明する。図１は、光送信器の側面を模式的に示している。この光送信器は、マッハツェンダ変調器１０１と、ドライバＩＣ１０２と、マッハツェンダ変調器１０１およびドライバＩＣ１０２をフリップチップ実装により接続する配線基板１０３とを備える。
【００２６】
マッハツェンダ変調器１０１は、半導体からなる光導波路から構成されている。またマッハツェンダ変調器１０１は、グランド電極線路およびグランド電極を備えて差動駆動型とされている。ドライバＩＣ１０２は、オープンコレクタ型またはオープンドレイン型の出力方式とされ、マッハツェンダ変調器１０１を駆動する。
【００２７】
ここで、マッハツェンダ変調器１０１は、マッハツェンダ変調器１０１を冷却する熱電冷却器１０５の上に搭載されている。熱電冷却器１０５は、よく知られているようにペルチェ素子から構成されている。また、ドライバＩＣ１０２は、ドライバＩＣ１０２の熱を放熱するための金属ブロック１０６の上に搭載されている。このように構成された光送信器のマッハツェンダ変調器１０１とドライバＩＣ１０２とは、ドライバＩＣ１０２からの発熱が、マッハツェンダ変調器１０１の動作に影響を与えない範囲で所定の距離離して配置されている。
【００２８】
また、図１、図２Ａ、図２Ｂに示すように、配線基板１０３の一方の接続端における各端子と、マッハツェンダ変調器１０１のシグナル端子１１１およびグランド端子１１２との間は、各々第１バンプ１０４ａで接続されている。同様に、配線基板１０３の他方の接続端における各端子と、ドライバＩＣ１０２のシグナル端子１２１およびグランド端子１２２との間は、各々第２バンプ１０４ｂで接続されている。なお、第１バンプ１０４ａ、第２バンプ１０４ｂは、例えば、平面視で直径６０μｍの円形とされ、高さ３０μｍのＡｕバンプである。
【００２９】
また、複数の第１バンプ１０４ａと、複数の第２バンプ１０４ｂとは、同一の平面上に配置され、複数の第１バンプ１０４ａおよび複数の第２バンプ１０４ｂは、互いに平行に１列に配列されている。このように構成することで、各バンプによる接続の不良が抑制できるようになる。
【００３０】
実施の形態によれば、配線基板１０３により、マッハツェンダ変調器１０１とドライバＩＣ１０２とを接続しているので、マッハツェンダ変調器１０１への熱の流入を抑制するために、マッハツェンダ変調器１０１とドライバＩＣ１０２の間（チップ間）を離しても、高周波特性を損なうことが無い。配線基板１０３により接続するため、ワイヤとは異なり、チップ間をある程度離しても、インダクタンスや伝送損失の増大はないため、接続時の周波数特性の劣化はなく、高速動作への影響はない。
【００３１】
チップ間は、例えば、３００μｍ以上離しておけばよい。この程度とすることで、ドライバＩＣ１０２からマッハツェンダ変調器１０１への熱の流入による熱電冷却器１０５の消費電力増大が抑制できる。なお、配線基板１０３は、ＡｌＮ基板やアルミナ基板などから構成してもよいが、これら材料は熱伝導性が高いため、より熱伝導性が低いＳｉＯ2基板や樹脂によるフレキシブル基板などを用いることで、チップ間の熱の伝導をさらに防ぐことができる。
【００３２】
また、図３，図４に示すように、マッハツェンダ変調器１０１とドライバＩＣ１０２との間を、一般的なワイヤ１３１で接続する実装では、実装において、各チップに高さズレが生じてしまうとワイヤ１３１がループを大きく描くことになり、長くなるため、特性の劣化要因となる。これに対し、実施の形態によれば、配線基板１０３が傾いたとしても問題なく接続が可能なため、高さズレによる特性劣化はない。ただし、マッハツェンダ変調器１０１やドライバＩＣ１０２のチップ面に対し、配線基板１０３の基板面が３°以上傾きすぎると、接続強度を担保できなくなるため、フリップチップ実装時には、マッハツェンダ変調器１０１およびドライバＩＣ１０２に対して配線基板１０３の傾きを±３°以内にすることが重要となる。
【００３３】
ここで、マッハツェンダ変調器１０１について、図５Ａ、図５Ｂを用いてより詳細に説明する。マッハツェンダ変調器１０１は、４つの子ＭＺＭ２０２と、各々２つの子ＭＺＭ２０２による２つの親ＭＺＭ２０３とから構成されている。４つの子ＭＺＭ２０２の各々の各アーム（光導波路のコア）には、子ＭＺ位相変調電極２０４が設けられている。
【００３４】
また、親ＭＺＭ２０３の各アーム（光導波路のコア）には、親ＭＺ位相変調電極２０５が設けられている。また、４つの子ＭＺＭ２０２の各々の８つのアームの各々には、位相変調電極線路（シグナル電極線路）２０６が設けられている。また、各々の位相変調電極線路２０６には、ＲＦ引き出し線路（信号引き出し線路）２０７が接続されている。ＲＦ引き出し線路（信号引き出し線路）２０７の入力端に、シグナル端子およびグランド端子が形成されている。ＲＦ引き出し線路２０７および位相変調電極線路２０６により、子ＭＺＭ２０２の各アームにＲＦ信号を入力して変調動作が行われる。
【００３５】
上記構成において、図６Ａ、図６Ｂに示すように、位相変調電極線路２０６の隣にグランド電極線路２０８が配置され、ＲＦ引き出し線路２０７の隣にグランド引き出し線路２０９が配置され、差動コプレーナ線路構成とされている。図６Ａに示すように、グランド（Ｇ）、信号（Ｓ）、グランド（Ｇ）、信号（Ｓ）、グランド（Ｇ）の順に配列されていればよい。また、図６Ｂに示すように、グランド（Ｇ）、信号（Ｓ）、信号（Ｓ）、グランド（Ｇ）の順に配列されていてもよい。なお、グランド電極線路２０８およびグランド引き出し線路２０９は、図５Ａ，図５Ｂでは省略して示していない。
【００３６】
また、ＲＦ引き出し線路２０７は、位相変調電極線路２０６との接続端から入力端にかけて曲げがない状態で配置されている。グランド引き出し線路２０９も同様である。マッハツェンダ変調器１０１の、ＲＦ引き出し線路２０７（グランド引き出し線路２０９）の線路長が最短となるような光導波路と高周波線路の配置とすればよい。例えば、ＲＦ引き出し線路２０７は、線路長が７００μｍ以下とされているとよい。
【００３７】
上述したように、マッハツェンダ変調器１０１のＧＳＧＳＧ差動コプレーナ線路もしくはＧＳＳＧの差動コプレーナ線路に、ＧＳＧＳＧの出力ＰＡＤをもつオープンコレクタ型（オープンドレイン型）のドライバＩＣ１０２を接続することで、ドライバＩＣ１０２から出力される同相信号成分が、接続点で全反射せず、マッハツェンダ変調器１０１に給電される。このため、ドライバＩＣ１０２の駆動力を落としたり、余計なクロストークが発生することがない。
【００３８】
非特許文献２に記載された従来の構成に比較して、上述した実施の形態の構成にすることで、ＲＦ引き出し線路２０７の線路長は７００μｍ以下と従来に比べ１ｍｍ程度削減することができる。
【００３９】
また、マッハツェンダ変調器１０１における位相変調部の構造は、差動コプレーナ線路構造であれば、高速化を実現するために、容量装荷構造としてもよいし、他の構造としてもよい。
【００４０】
オープンコレクタ型またはオープンドレイン型のドライバＩＣ１０２では、マッハツェンダ変調器１０１より、位相変調電極線路２０６の終端部分を介してドライバＩＣ１０２に対する任意の量の電流が供給される。このため、マッハツェンダ変調器１０１の、各アームを構成する半導体からなるコアに印加される電圧を調整するためのバイアス端子を別に備え、位相変調電極線路２０６には、ドライバＩＣ駆動用の任意の電圧を印加できるようにしておく。非特許文献２のような構造では、バイアス電圧の調整をシグナル電極部を介して行なう構造では実現することができないが、例えば、非特許文献３のFig.3に示されている「n-layer bias」のように、別途にバイアスを印加するバイアス電圧調整端子を設けるようにすればよい。
【００４１】
バックターミネーション型のドライバＩＣと異なり、オープンコレクタ型のドライバＩＣ１０２の場合には、マッハツェンダ変調器１０１のインピーダンスは、任意のインピーダンス（例えば差動４０Ω〜１００Ω）としてよい。マッハツェンダ変調器１０１自体の高周波特性を考えると、差動インピーダンスが低いほうが望ましいが、消費電力の観点では、インピーダンスは高いほうが良い。
【００４２】
なお、１つのマッハツェンダ変調器１０１と、１チャンネルのドライバＩＣ１０２との接続に限るものではない。２つのマッハツェンダ変調器１０１から構成したＩＱ変調器と、２チャンネルのドライバＩＣ１０２との接続の場合も、上述同世である。また、４つのマッハツェンダ変調器１０１から構成した偏波多重ＩＱ変調器と、４チャンネルのドライバＩＣ１０２との接続の場合も、接続数が増加するだけで、上述同様に、フリップチップ実装により配線基板１０３を用いて接続することができる。
【００４３】
例えば、４つのマッハツェンダ変調器１０１から構成した偏波多重ＩＱ変調器と、４チャンネルのドライバＩＣ１０２との接続の場合、１チャンネルごとに配線基板１０３を分けフリップチップ実装をしてもよく、４チャンネルを１つの配線基板１０３にまとめて接続するようにしてもよい。
【００４４】
また、マッハツェンダ変調器１０１とドライバＩＣ１０２とを組み合わせて、より広帯域な変調器を実現するためには、ドライバＩＣ１０２に所定の周波数ピーキングを設けることが望ましい。例えば、３２ＧＢｄに対しては１５〜２５ＧＨｚ、６４ＧＢｄに対しては３０〜４０ＧＨｚが望ましい。
【００４５】
ドライバＩＣ１０２に周波数ピーキングを設けることなくマッハツェンダ変調器１０１と接続した場合、単純にドライバＩＣ１０２と配線基板１０３での損失分が変調帯域の劣化に寄与してしまい、低帯域化してしまうためである。また、周波数ピーキングを設けることで、モジュールのパッケージでの損失をカバーするなどの補償を行なうこともできる。このように、周波数ピーキングを設けてドライバＩＣと半導体ＭＺ変調器を組み合わせることで、より広帯域化することが可能である。
【００４６】
なお、マッハツェンダ変調器１０１は、基板の上に形成された下部クラッド層と、この上に形成されたコアと、コアを覆って形成された上部クラッド層とからなる光導波路より構成されている。基板は、例えば、半絶縁性のＩｎＰから構成し、下部クラッド層は、第１導電型ＩｎＰから構成し、コアは、ノンドープのＩｎＧａＡｓＰまたはＩｎＧａＡｌＡから構成し、上部クラッド層は、第２導電型のＩｎＰから構成すればよい。また、下部クラッド層とコアとの間に、第２導電型のＩｎＰからなる第３のクラッド層が挿入されていてもよい。
【００４７】
また、コアは、上述した四元混晶によるバルク層で構成してもよく、また、多重量子井戸構造としてもよい。また、コアを多重量子井戸構造とし、この上下を光閉じ込め層で挾むようにしてもよい。光閉じ込め層は、コアの多重量子井戸構造よりバンドギャップエネルギーが大きく、かつ上部・下部のクラッド層よりも小さいバンドギャップエネルギーの半導体から構成すればよい。コアを構成する四元混晶のバルク層や多重量子井戸のバンドギャップ波長は、使用する光波長において、電気光学効果が有効に作用し、かつ、光吸収が問題とならないように設定されていればよい。また、マッハツェンダ変調器１０１を構成する材料は、上述したＩｎＰ系材料に限定されるものではなく、例えば、ＧａＡｓ基板整合する材料系を用いても構わない。
【００４８】
以上に説明したように、本発明によれば、マッハツェンダ変調器とドライバＩＣとを、フリップチップ実装により接続する配線基板で接続するので、半導体によるＭＺ変調器へのドライバＩＣからの熱の流入が、高周波特性を損なうことなく抑制できるようになる。
【００４９】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
【符号の説明】
【００５０】
１０１…マッハツェンダ変調器、１０２…ドライバＩＣ、１０３…配線基板、１０４ａ…第１バンプ、１０４ｂ…第２バンプ、１０５…熱電冷却器、１０６…金属ブロック。
【図１】
2018189699.tif 000003
【図２Ａ】
2018189699.tif 000004
【図２Ｂ】
2018189699.tif 000005
【図３】
2018189699.tif 000006
【図４】
2018189699.tif 000007
【図５Ａ】
2018189699.tif 000008
【図５Ｂ】
2018189699.tif 000009
【図６Ａ】
2018189699.tif 000010
【図６Ｂ】
2018189699.tif 000011
【図７】
2018189699.tif 000012