(57)【要約】【課題】高品質な炭化珪素膜を有する半導体基板、および、高品質な炭化珪素膜を有する半導体基板を効率よく製造可能な半導体基板の製造方法を提供する。【解決手段】本発明の半導体基板１は、シリコン基板１１と、シリコン基板１１の上面に積層された下地層１２と、下地層１２の上面に、下地層１２中のピンホール１２ａを閉塞するために形成された第１エピタキシャル成長層１３と、第１エピタキシャル成長層の上面に、炭化珪素膜の結晶品質を改善する目的で形成された第２エピタキシャル成長層１４と、を備える。【選択図】図１
2018070435.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板の上面に炭素を含むガスを供給し、前記シリコン基板の表面に炭化処理を施して炭化珪素からなる下地層を形成する工程と、前記下地層の上面に炭素を含むガスと珪素を含むガスとを所定の割合にて混合してなる第１混合ガスを供給し、立方晶炭化珪素からなる第１エピタキシャル成長層を形成する工程と、前記第１エピタキシャル成長層の上面に炭素を含むガスと珪素を含むガスとを所定の割合にて混合してなる第２混合ガスを供給し、立方晶炭化珪素からなる第２エピタキシャル成長層を形成する工程と、を備え、
前記第１エピタキシャル成長層を形成する工程は、圧力が１０-4Ｐａ以上１０-1Ｐａ以下、温度が８００℃以上１４００℃以下の雰囲気下で行われ、且つ第１混合ガスの炭素原子数Ｘ１と珪素原子数Ｙとの比（Ｘ１／Ｙ）が０．５以上であり、且つ、炭素を含むガス１分子中の炭素原子数Ｘ２と、炭素を含むガスの供給量Ｚｓｃｃｍとの積（Ｘ２×Ｚ）が１０ｓｃｃｍ以上である環境下で形成することを特徴とする半導体基板の製造方法。
【請求項２】
シリコン基板の上面に炭素を含むガスと珪素を含むガスとを所定の割合にて混合してなる第１混合ガスを供給し、立方晶炭化珪素からなる第１エピタキシャル成長層を形成する工程と、前記第１エピタキシャル成長層の上面に炭素を含むガスと珪素を含むガスとを所定の割合にて混合してなる第２混合ガスを供給し、立方晶炭化珪素からなる第２エピタキシャル成長層を形成する工程と、を備え、
前記第１エピタキシャル成長層を形成する工程は、圧力が１０-4Ｐａ以上１０-1Ｐａ以下、温度が８００℃以上１０００℃以下の雰囲気下で行われ、且つ第１混合ガスの炭素原子数Ｘ１と珪素原子数Ｙとの比（Ｘ１／Ｙ）が０．５以上であり、且つ、炭素を含むガス１分子中の炭素原子数Ｘ２と、炭素を含むガスの供給量Ｚｓｃｃｍとの積（Ｘ２×Ｚ）が１０ｓｃｃｍ以上である環境下で形成することを特徴とする半導体基板の製造方法。
【請求項３】
前記第１エピタキシャル成長層を形成する工程において、膜厚が１０ｎｍ以上５００ｎｍ以下の前記第１エピタキシャル成長層を形成することを特徴とする請求項１又は請求項２に記載の半導体基板の製造方法。
【請求項４】
前記第１エピタキシャル成長層を形成する工程において、加熱時間を、０．５分以上とすることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の製造方法に関し、特に、ワイドバンドギャップ半導体として期待される炭化珪素（ＳｉＣ）半導体に好適に用いられ、シリコン基板上に結晶欠陥が少なくかつ高品質の立方晶炭化珪素膜を有する半導体基板の製造方法に関するものである。
【背景技術】
【０００２】
炭化珪素は２．２ｅＶ（３００Ｋ）のバンドギャップを有するワイドバンドギャップ半導体材料であり、単結晶シリコン（Ｓｉ）の２倍以上のバンドギャップを有することから、パワーデバイス用の半導体材料として、また高耐圧デバイス用の半導体材料として注目されている。
【０００３】
炭化珪素の単結晶形成においては、結晶化温度が高温であるため、昇華法により気相中で結晶形成する手法が一般的であり、単結晶の大口径化、単結晶形成のコスト削減が課題となっている。そこで、大口径の炭化珪素単結晶を安価に形成する手法として、単結晶シリコン基板上に単結晶シリコンと同じ立方晶構造を有する立方晶炭化珪素（３Ｃ−ＳｉＣ）膜をヘテロエピタキシャル成長させる手法が検討されている。
【０００４】
しかし、立方晶炭化珪素膜をヘテロエピタキシャル成長させる技術では立方晶炭化珪素膜中に単結晶シリコン基板と立方晶炭化珪素膜の物性差に起因した結晶欠陥が発生してしまう他、シリコン基板を１０００℃以上の高温に曝す場合があるため、立方晶炭化珪素膜を形成する過程でシリコン基板から珪素原子が昇華し、シリコン基板の平坦性悪化や、立方晶炭化珪素膜の成長阻害を起こす問題があった。
【０００５】
そこで、シリコン基板の表面からの珪素原子の昇華を抑制する目的で、シリコン基板を炭化処理し、シリコン基板上面に炭化珪素膜（炭化膜）を形成した後にヘテロエピタキシャル成長を行う方法が検討されている。しかし、前記方法は炭化膜中に欠損部（ピンホール）が発生する場合があり、この場合はピンホールを介してシリコン基板の表面から珪素原子が昇華するため、ヘテロエピタキシャル成長を行った際にピンホールの周囲で局所的に炭化珪素膜の成長が阻害され、炭化珪素膜の結晶性を劣化させる問題があった。
【０００６】
このような問題に対し、非特許文献１では炭化処理の際に用いる処理ガス（アセチレン）の圧力を高めることでピンホールの発生を抑制できる旨が報告されている。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】Ｊｏｕｒｎａｌ  ｏｆ  Ｃｒｙｓｔａｌ  Ｇｒｏｗｔｈ  １１５（１９９１）６１２−６１６．
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、本発明者の詳細な検討の結果、炭化処理中にピンホールの発生を抑制できていても、その後の炭化珪素膜をヘテロエピタキシャル成長させる工程において、炭化膜にピンホールが開口してしまう場合があることがわかってきた。このようにして欠損部が開口すると、シリコン基板の表面から珪素原子が昇華してしまうため、局所的に炭化珪素膜の結晶品質を劣化させる問題を解決することは難しい。
【０００９】
本発明は上記問題に鑑みてなされたもので、高品質な炭化珪素膜を有する半導体基板を効率良く製造可能な半導体基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【００１１】
［適用例１］本適用例に係る半導体基板の製造方法は、シリコン基板の上面に炭素を含むガスを供給し、前記シリコン基板の表面に炭化処理を施して炭化珪素からなる下地層を形成する工程と、前記下地層の上面に炭素を含むガスと珪素を含むガスとを所定の割合にて混合してなる第１混合ガスを供給し、立方晶炭化珪素からなる第１エピタキシャル成長層を形成する工程と、前記第１エピタキシャル成長層の上面に炭素を含むガスと珪素を含むガスとを所定の割合にて混合してなる第２混合ガスを供給し、立方晶炭化珪素からなる第２エピタキシャル成長層を形成する工程と、を備え、前記第１エピタキシャル成長層を形成する工程は、圧力が１０-4Ｐａ以上１０-1Ｐａ以下、温度が８００℃以上１４００℃以下の雰囲気下で行われ、且つ第１混合ガスの炭素原子数Ｘ１と珪素原子数Ｙとの比（Ｘ１／Ｙ）が０．５以上であり、且つ、炭素を含むガス１分子中の炭素原子数Ｘ２と、炭素を含むガスの供給量Ｚｓｃｃｍとの積（Ｘ２×Ｚ）が１０ｓｃｃｍ以上である環境下で形成することを特徴とする。
【００１２】
本適用例によれば、第１エピタキシャル成長層の形成に消費される炭素原子の量に比べ、シリコン基板の表面に供給される炭素原子の量を充分に過剰とすることができるので、下地層の上面に第１エピタキシャル成長層を形成することで下地層に発生したピンホールを閉塞することができ、シリコン基板からの珪素原子の昇華を低減することができる。そのため、第１エピタキシャル成長層の上面に形成された第２エピタキシャル成長層は、シリコン基板から昇華した珪素原子の影響を受けない立方晶炭化珪素膜とすることができる。従って、シリコン基板表面から昇華した珪素原子による結晶品質の劣化のない、高品質な半導体基板を形成することができる。
【００１３】
［適用例２］本適用例に係る半導体基板の製造方法は、シリコン基板の上面に炭素を含むガスと珪素を含むガスとを所定の割合にて混合してなる第１混合ガスを供給し、立方晶炭化珪素からなる第１エピタキシャル成長層を形成する工程と、前記第１エピタキシャル成長層の上面に炭素を含むガスと珪素を含むガスとを所定の割合にて混合してなる第２混合ガスを供給し、立方晶炭化珪素からなる第２エピタキシャル成長層を形成する工程と、を備え、前記第１エピタキシャル成長層を形成する工程は、圧力が１０-4Ｐａ以上１０-1Ｐａ以下、温度が８００℃以上１４００℃以下の雰囲気下で行われ、且つ第１混合ガスの炭素原子数Ｘ１と珪素原子数Ｙとの比（Ｘ１／Ｙ）が０．５以上であり、且つ、炭素を含むガス１分子中の炭素原子数Ｘ２と、炭素を含むガスの供給量Ｚｓｃｃｍとの積（Ｘ２×Ｚ）が１０ｓｃｃｍ以上である環境下で形成することを特徴とする。
【００１４】
本適用例によれば、第１エピタキシャル成長層の形成に消費される炭素原子の量に比べ、シリコン基板の表面に供給される炭素原子の量を充分に過剰とすることができるので、シリコン基板の上面に第１エピタキシャル成長層を形成することでシリコン基板表面を閉塞することができ、シリコン基板からの珪素原子の昇華を低減することができる。そのため、第１エピタキシャル成長層の上面に形成された第２エピタキシャル成長層は、シリコン基板から昇華した珪素原子の影響を受けない立方晶炭化珪素膜とすることができる。従って、シリコン基板表面から昇華した珪素原子による結晶品質の劣化のない、高品質な半導体基板を形成することができる。
【００１５】
［適用例３］上記適用例に記載の半導体基板の製造方法において、前記第１エピタキシャル成長層を形成する工程において、膜厚が１０ｎｍ以上５００ｎｍ以下の前記第１エピタキシャル成長層を形成することが好ましい。
【００１６】
本適用例によれば、第１エピタキシャル成長層の膜厚が１０ｎｍ未満の場合、第１エピタキシャル成長層は下地層中のピンホール、又はシリコン基板の表面を充分に閉塞することができない。一方、第１エピタキシャル成長層の膜厚が５００ｎｍより厚い場合、第１エピタキシャル成長層の結晶品質が劣化して第２エピタキシャル成長層の結晶品質を劣化させる原因となる。本適用例によれば、第２エピタキシャル成長層の結晶品質の劣化を低減し、下地層のピンホール、又はシリコン基板の表面を充分に閉塞する効果を得ることができる。
【００１７】
［適用例４］上記適用例に記載の半導体基板の製造方法において、前記第１エピタキシャル成長層を形成する工程において、加熱時間を０．５分以上とすることが好ましい。
【００１８】
本適用例によれば、第１エピタキシャル成長層を膜厚１０ｎｍ以上５００ｎｍ以下の膜厚で安定して形成することができる。従って、第２エピタキシャル成長層の結晶品質の劣化を低減することができる。
【図面の簡単な説明】
【００１９】
【図１】実施形態１に係る半導体基板を示す概略断面図。
【図２Ａ】実施形態１に係る半導体基板の製造方法を示す工程図。
【図２Ｂ】実施形態１に係る半導体基板の製造方法を示す工程図。
【図２Ｃ】実施形態１に係る半導体基板の製造方法を示す工程図。
【図２Ｄ】実施形態１に係る半導体基板の製造方法を示す工程図。
【図３】実施形態２に係る半導体基板を示す概略断面図。
【図４Ａ】実施形態２に係る半導体基板の製造方法を示す工程図。
【図４Ｂ】実施形態２に係る半導体基板の製造方法を示す工程図。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態について図面を参照して説明する。なお、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。
【００２１】
（実施形態１）
［半導体基板１］
実施形態１に係るシリコン基板１１の上面に下地層１２、第１エピタキシャル成長層１３、及び第２エピタキシャル成長層１４が積層された半導体基板１について、図１を参照して説明する。
【００２２】
図１は、実施形態１に係る半導体基板１を示す概略断面図である。
実施形態１に係る半導体基板１は、シリコン基板１１と、シリコン基板１１の上面に形成された炭化珪素からなる下地層１２と、下地層１２の上面に形成された立方晶炭化珪素からなる第１エピタキシャル成長層１３と、第１エピタキシャル成長層１３の上面に形成された立方晶炭化珪素からなる第２エピタキシャル成長層１４と、を備える。
【００２３】
シリコン基板１１は、例えば、ＣＺ法（チョコラルスキー法）により引き上げられたシリコン単結晶インゴットをスライスし、研磨することによって得られる。このシリコン基板１１は、いかなる面方位を有する基板であってもよいが、例えば、その主面が（１００）面、あるいは、（１００）面の結晶軸が数度傾いたオフセットされた面になっている基板を用いることでもよい。
【００２４】
なお、本実施形態では、シリコン基板１１がシリコン結晶基板である場合について説明しているが、シリコン基板１１はこれに限定されず、例えば、石英、サファイア、多結晶炭化珪素等の基板上に結晶シリコン膜を成膜した複合基板であってもよい。
【００２５】
また、シリコン基板１１がシリコン結晶基板である場合、その全体が単結晶であることが好ましいが、多結晶であってもよい。
【００２６】
シリコン基板１１の厚さは、シリコン基板１１が下地層１２、第１エピタキシャル成長層１３、及び第２エピタキシャル成長層１４を支持し得る程度の機械的強度を有するように適宜設定されるが、一例として、１００μｍ以上２ｍｍ以下程度が好ましい。
【００２７】
下地層１２は、シリコン基板１１の上面に積層されており、シリコン基板１１の表面に炭化処理を施して形成される。下地層１２の結晶構造は特に限定されないが、例えば、立方晶炭化珪素（３Ｃ−ＳｉＣ）とされる。なお、立方晶炭化珪素以外の結晶、例えば六方晶炭化珪素（４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ）などであってもよい。
【００２８】
なお、下地層１２は、例えばシリコンの格子定数と炭化珪素の格子定数との違い等から生じる複数の欠損部（ピンホール１２ａ）が発生する場合がある。当該ピンホール１２ａが発生している場合、下地層１２の上面にエピタキシャル成長層を形成させる際に、当該ピンホール１２ａに対応したシリコン基板１１の表面から珪素原子が昇華し、炭化珪素膜の結晶品質の劣化を引き起こすことがある。
【００２９】
また、下地層１２の厚さは特に限定されないが、２ｎｍ以上１００ｎｍ以下であるのが好ましく、３ｎｍ以上５０ｎｍ以下であるのがさらに好ましい。下地層１２の厚さを前記範囲内に設定することにより、その後の製造工程において、エピタキシャル成長のような熱履歴を経てもシリコン基板１１からの珪素原子の昇華を低減するとともに、平坦性の良い下地層１２が得られる。
【００３０】
すなわち、下地層１２の厚さが２ｎｍ未満の場合は、下地層１２によるシリコン基板１１の被覆が不十分となり、第１エピタキシャル成長層１３にてピンホール１２ａを閉塞しきれなくなるおそれがある。一方、下地層１２の厚さが１００ｎｍより厚くなる場合は、下地層１２の成膜条件によっては、下地層１２の平坦性が低下し、その上に成長させる第１エピタキシャル成長層１３及び、第２エピタキシャル成長層１４の結晶品質を低下させるおそれがある。
【００３１】
なお、下地層１２の厚さは、例えば、エリプソメトリ法等の光学的手法を用いた測定法により計測する、あるいは半導体基板１の断面を電子顕微鏡や光学顕微鏡等で観察し、観察像上において下地層１２の厚さを計測すること等の方法によって求められる。
【００３２】
第１エピタキシャル成長層１３は、下地層１２の上面に積層されている。この第１エピタキシャル成長層１３は、下地層１２の表面にエピタキシャル成長によって形成された立方晶炭化珪素膜である。
【００３３】
なお、第１エピタキシャル成長層１３は、立方晶炭化珪素で構成された半導体層に限定されず、例えば、六方晶炭化珪素などで構成された半導体層であってもよい。
【００３４】
また、第１エピタキシャル成長層１３は、圧力が１０-4Ｐａ以上１０-1Ｐａ以下、温度が８００℃以上１４００℃以下の雰囲気下で、炭素を含むガスと珪素を含むガスとを所定の割合にて混合してなる第１混合ガスが、炭素原子数Ｘ１と珪素原子数Ｙとの比（Ｘ１／Ｙ）が０．５以上であり、且つ、前記炭素を含むガス１分子中の炭素原子数Ｘ２と、前記炭素を含むガスの供給量Ｚｓｃｃｍとの積（Ｘ２×Ｚ）が１０ｓｃｃｍ以上で供給される条件でエピタキシャル成長されることによって形成される。
【００３５】
これにより、第１エピタキシャル成長層１３はシリコン基板１１から珪素原子が昇華することなく形成され、珪素原子によって結晶品質が劣化することのない、均質な炭化珪素膜を形成できる。
【００３６】
また、第１エピタキシャル成長層１３の厚さは１０ｎｍ以上５００ｎｍ以下であることが好ましい。第１エピタキシャル成長層１３の厚さを前記範囲内に設定することにより、その後の第２エピタキシャル成長層１４の製造工程において、シリコン基板１１からの珪素原子の昇華の影響を受けない高品質な第２エピタキシャル成長層１４が得られる。
【００３７】
すなわち、第１エピタキシャル成長層１３の膜厚が１０ｎｍ未満の場合、第１エピタキシャル成長層１３は下地層１２中のピンホール１２ａを充分に閉塞することができない。一方、第１エピタキシャル成長層１３の膜厚が５００ｎｍより厚い場合、第１エピタキシャル成長層１３の結晶品質が劣化して第２エピタキシャル成長層１４の結晶品質を劣化させるおそれがある。
【００３８】
なお、第１エピタキシャル成長層１３の厚さは、下地層１２と同様に、例えば、エリプソメトリ法等の光学的手法を用いた測定法により計測する、あるいは半導体基板１の断面を電子顕微鏡や光学顕微鏡等で観察し、観察像上において厚さを計測すること等の方法によって求められる。なお、下地層１２と第１エピタキシャル成長層１３の区別が難しい場合もある。その場合、下地層１２の膜厚を事前に計測しておき、下地層１２及び第１エピタキシャル成長層１３の膜厚の合算値から下地層１２の膜厚を差し引くことで第１エピタキシャル成長層１３の膜厚を算出できる。
【００３９】
第２エピタキシャル成長層１４は、第１エピタキシャル成長層１３の上面に積層されている。この第２エピタキシャル成長層１４は、第１エピタキシャル成長層１３の表面にエピタキシャル成長によって形成された立方晶炭化珪素膜である。
【００４０】
なお、第２エピタキシャル成長層１４は、立方晶炭化珪素で構成された半導体層に限定されず、例えば、六方晶炭化珪素などで構成された半導体層であってもよい。
【００４１】
なお、第２エピタキシャル成長層１４は、第１エピタキシャル成長層１３によりシリコン基板１１からの珪素原子の昇華が抑制されているため、シリコン基板１１から昇華した珪素原子の影響を受けない高品質な立方晶炭化珪素膜を形成することができる。
【００４２】
このような半導体基板１は、例えばワイドバンドギャップを特長としたパワーデバイス用の半導体基板として好適に用いられる。かかるパワーデバイスとしては、例えば昇圧コンバーター用のトランジスターやダイオード等が挙げられる。具体的には、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、絶縁ゲート型バイポーラー・トランジスター（ＩＧＢＴ）、ショットキーバリアーダイオード（ＳＢＤ）等が挙げられる。
【００４３】
［半導体基板１の製造方法］
次に、本実施形態に係る半導体基板１の製造方法について、図２Ａ〜図２Ｄを参照して説明する。
【００４４】
図２Ａ〜図２Ｄは、実施形態１に係る半導体基板の製造方法を示す工程図である。
本実施形態に係る半導体基板１の製造方法は、［１］シリコン基板１１の上面に下地層１２を形成する工程と、［２］下地層１２の上面に第１エピタキシャル成長層１３をエピタキシャル成長させて形成する工程と、［３］第１エピタキシャル成長層１３の上面に第２エピタキシャル成長層１４をエピタキシャル成長させて形成する工程と、を有する。以下、各工程について順次説明する。
【００４５】
［１］まず、シリコン基板１１を用意する。なお、シリコン基板１１には、必要に応じて、エッチング等を利用した清浄化処理が施されていてもよい（図２Ａ）。
【００４６】
次いで、シリコン基板１１に炭化処理を施すことにより、シリコン基板１１の上面に下地層１２を形成する。炭化処理は、炭素を含むガス雰囲気中でシリコン基板１１を加熱することにより行われるが、シリコン基板１１の温度を８００℃以下でシリコン基板１１に炭素を含むガスを供給する第１の工程と、炭素を含むガスを供給しながらシリコン基板１１の温度を炭化処理温度まで昇温する第２の工程と、炭素を含むガスを供給しながら炭化処理温度を維持する第３の工程と、の３工程で行われる（図２Ｂ）。
【００４７】
なお、炭素を含むガスは、例えば、エチレン（Ｃ2Ｈ4）の他、アセチレン（Ｃ2Ｈ2）、プロパン（Ｃ3Ｈ8）、メタン（ＣＨ4）、エタン（Ｃ2Ｈ6）、ノルマルブタン（ｎ−Ｃ4Ｈ10）、イソブタン（ｉ−Ｃ4Ｈ10）、ネオペンタン（ｎｅｏ−Ｃ5Ｈ12）等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。また、処理ガスには、必要に応じて、キャリアガス等の任意のガスが混合されていてもよい。
【００４８】
また、キャリアガスとしては、例えば、水素、窒素、ヘリウム、アルゴン等が挙げられる。キャリアガスが用いられる場合、処理ガス中の炭素系ガスの濃度は、炭化処理の速度等に応じて適宜設定されるものの、一例として０．１体積％以上３０体積％以下であるのが好ましく、０．３体積％以上５体積％以下であるのがより好ましい。
【００４９】
また、第１の工程においては、炭素を含むガスを導入する際のシリコン基板１１の温度を８００℃以下の温度にすることで、シリコン基板の表面に安定したガス雰囲気を形成することができる。
【００５０】
また、第２の工程においては、昇温速度は１℃／分未満であるとシリコン基板１１の温度を効率的に昇温することができない。また、昇温する工程の昇温速度は５０℃／分より速いと、シリコン基板１１の表面に安定した炭素を含むガス雰囲気とすることができない。従って、昇温速度を１℃／分以上５０℃／分以下とすることで、下地層１２を効率的に形成することができる。
【００５１】
また、第３の工程においては、シリコン基板１１の温度を８００℃以上１２００℃以下の温度まで昇温して温度維持する工程を設けることで、シリコン基板の表面に結晶品質の優れた下地層１２を形成することができる。従って、結晶品質の優れた下地層１２を効率的に形成することができる。
【００５２】
また、第３の工程の加熱時間は、シリコン基板１１が前記炭化処理温度に曝される時間が０．５分以上であるのが好ましく、１分以上６０分以下であるのがより好ましく、３分以上３０分以下であるのがさらに好ましい。
【００５３】
加熱条件（昇温速度、温度、及び加熱時間）を前記範囲内に設定することにより、前述したような厚さの下地層１２を形成することができる。また、付加される熱エネルギーを最適化することによって、炭化珪素への転化速度が最適化されるため、ピンホール１２ａの少ない下地層１２を形成することができる。
【００５４】
また、炭化処理は、常圧雰囲気、加圧雰囲気、及び減圧雰囲気のいずれで行われてもよいが、好ましくはシリコン基板１１を納めた処理室内を排気しつつ、炭素を含むガスを導入した状態で行うようにすればよい。一例として、炭素を含むガスの導入量は、１０ｓｃｃｍ以上１００ｓｃｃｍ以下とされる。
【００５５】
以上のようにして、シリコン基板１１と、その上面に形成された下地層１２と、を有する炭化珪素膜付き基板１ａが得られる。
【００５６】
［２］次に、炭化珪素膜付き基板１ａの上面に第１エピタキシャル成長層１３を形成する。第１エピタキシャル成長層１３は、例えば、処理室内に炭化珪素膜付き基板１ａを収納し、原料ガスを導入しつつ炭化珪素膜付き基板１ａを加熱することにより、下地層１２上に立方晶炭化珪素が堆積することで形成される（図２Ｃ）。
【００５７】
なお、原料ガスとしては、炭素を含むガスと珪素を含むガスとを所定の割合にて混合してなる第１混合ガスを用いる。
【００５８】
このうち、炭素を含むガスとしては、例えば、エチレン（Ｃ2Ｈ4）の他、アセチレン（Ｃ2Ｈ2）、プロパン（Ｃ3Ｈ8）、メタン（ＣＨ4）、エタン（Ｃ2Ｈ6）、ノルマルブタン（ｎ−Ｃ4Ｈ10）、イソブタン（ｉ−Ｃ4Ｈ10）、ネオペンタン（ｎｅｏ−Ｃ5Ｈ12）等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００５９】
また、珪素を含むガスとしては、例えば、モノシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）、トリシラン（Ｓｉ3Ｈ8）、テトラシラン（Ｓｉ4Ｈ10）、ジクロロシラン（ＳｉＨ2Ｃｌ2）、テトラクロロシラン（ＳｉＣｌ4）、トリクロロシラン（ＳｉＨＣｌ3）、ヘキサクロロジシラン（Ｓｉ2Ｃｌ6）等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００６０】
また、第１エピタキシャル成長層１３は、圧力が１０-4Ｐａ以上１０-1Ｐａ以下、温度が８００℃以上１４００℃以下の雰囲気下で形成される。なお、第１エピタキシャル成長層１３の原料となる第１混合ガスは炭素原子数Ｘ１と珪素原子数Ｙとの比（Ｘ１／Ｙ）が０．５以上であり、且つ、炭素を含むガス１分子中の炭素原子数Ｘ２と、炭素を含むガスの供給量Ｚｓｃｃｍとの積（Ｘ２×Ｚ）が１０ｓｃｃｍ以上である環境下で形成される。
【００６１】
このような条件で第１エピタキシャル成長層１３を形成させることにより、第１エピタキシャル成長層１３の形成に消費される炭素原子の量に比べ、下地層１２の表面に供給される炭素原子の量を充分に過剰とすることができる。このため、下地層１２にピンホール１２ａが発生している場合でも、シリコン基板から珪素原子を昇華させずに第１エピタキシャル成長層１３を形成することができる。従って、第１エピタキシャル成長層１３はシリコン基板１１から昇華した珪素原子の影響を受けない均質な炭化珪素膜とすることができる。
【００６２】
なお、第１混合ガスは、炭素を含むガスと珪素を含むガスとを所定の割合にて混合したガスに限定されず、炭素と珪素とを所定の割合で含む炭素および珪素を含むガス、又はこれらを所定の割合にて混合してなる複数種混合ガスであってもよい。また、炭素および珪素を含むガスとしては、例えば、メチルシラン（ＳｉＨ3ＣＨ3）、ジメチルシラン（ＳｉＨ2（ＣＨ3）2）、トリメチルシラン（ＳｉＨ（ＣＨ3）3）等が挙げられる。
【００６３】
また、第１エピタキシャル成長層１３の厚さは１０ｎｍ以上５００ｎｍ以下であることが好ましい。第１エピタキシャル成長層１３の厚さを前記範囲内に設定することにより、その後の第２エピタキシャル成長層１４の製造工程において、シリコン基板１１からの珪素原子の昇華の影響を受けない高品質な第２エピタキシャル成長層１４が得られる。
【００６４】
すなわち、第１エピタキシャル成長層１３の膜厚が１０ｎｍ未満の場合、第１エピタキシャル成長層１３は下地層１２中のピンホール１２ａを充分に閉塞することができない。一方、第１エピタキシャル成長層１３の膜厚が５００ｎｍより厚い場合、第１エピタキシャル成長層１３の結晶品質が劣化して第２エピタキシャル成長層１４の結晶品質を劣化させるおそれがある。
【００６５】
また、第１エピタキシャル成長層１３を形成する工程における、炭化珪素膜付き基板１ａの加熱時間は、０．５分以上であるのが好ましく、１分以上６０分以下であるのがより好ましく、２分以上３０分以下であるのがさらに好ましい。
【００６６】
加熱条件（加熱時間）を範囲内に設定することにより、前述したような厚さの第１エピタキシャル成長層１３を形成することができ、後の工程で形成される第２エピタキシャル成長層の結晶品質の劣化を低減し、且つ下地層１２のピンホール１２ａを充分に閉塞する効果を得ることができる。
【００６７】
以上のようにして、シリコン基板１１と、その上面に形成された下地層１２と、さらにその上面に形成された第１エピタキシャル成長層１３とを有する炭化珪素膜付き基板１ｂが得られる。
【００６８】
［３］次に、炭化珪素膜付き基板１ｂの上面に第２エピタキシャル成長層１４を形成する。第２エピタキシャル成長層１４は、例えば、処理室内に炭化珪素膜付き基板１ｂを収納し、原料となる第２混合ガスを導入しつつ炭化珪素膜付き基板１ｂを加熱することにより、第１エピタキシャル成長層１３上に立方晶炭化珪素が堆積することで形成される（図２Ｄ）。
【００６９】
なお、第２混合ガスとしては、第１混合ガスと同様でも良く、ガス種、流量、及び混合比を変更しても良い。
【００７０】
また、第２エピタキシャル成長層１４を形成する工程における炭化珪素膜付き基板１ｂの加熱温度は、６００℃以上１４００℃以下であるのが好ましく、８００℃以上１３５０℃以下であるのがより好ましく、９５０℃以上１１００℃以下であるのがさらに好ましい。なお、炭化珪素膜付き基板１ｂの加熱時間は、第２エピタキシャル成長層１４の目的とする厚さに応じて適宜設定される。
【００７１】
また、第２エピタキシャル成長層１４を形成する工程における処理室内の圧力は、特に限定されないが、１×１０-4Ｐａ以上大気圧（１００ｋＰａ）以下であるのが好ましく、１×１０-3Ｐａ以上１０ｋＰａ以下であるのがより好ましい。
【００７２】
以上のようにして炭化珪素膜付き基板１ｂの上面に第２エピタキシャル成長層１４を形成させることにより、高品質な第２エピタキシャル成長層１４を有する半導体基板１を効率よく製造することができる。
【００７３】
（実施形態２）
［半導体基板２］
実施形態２に係るシリコン基板２１の上面に第１エピタキシャル成長層２２、及び第２エピタキシャル成長層２３が積層された半導体基板２について、図３を参照して説明する。
【００７４】
図３は、実施形態２に係る半導体基板２を示す概略断面図である。
半導体基板２は、シリコン基板２１と、シリコン基板２１の上面に形成された立方晶炭化珪素からなる第１エピタキシャル成長層２２と、第１エピタキシャル成長層２２の上面に形成された立方晶炭化珪素からなる第２エピタキシャル成長層２３と、を備える。
【００７５】
第１エピタキシャル成長層２２は、実施形態１の半導体基板１における、第１エピタキシャル成長層１３と同様の条件で形成すれば良いが、例えば、圧力が１０-4Ｐａ以上１０-1Ｐａ以下、温度が８００℃以上１０００℃以下の雰囲気下で行うことがより好ましい。
【００７６】
これにより、第１エピタキシャル成長層２２はシリコン基板２１から珪素原子が昇華することなく形成され、シリコン基板２１の上面に直接、珪素原子によって結晶品質が劣化することのない均質な炭化珪素膜を形成できる。
【００７７】
第２エピタキシャル成長層２３は、第１エピタキシャル成長層２２の上面に積層された立方晶炭化珪素膜で、実施形態１の半導体基板１における、第２エピタキシャル成長層１４と同様の層である。
【００７８】
なお、第２エピタキシャル成長層２３は、第１エピタキシャル成長層２２によってシリコン基板２１からの珪素原子の昇華が抑制されているため、シリコン基板２１から昇華した珪素原子の影響を受けない高品質な立方晶炭化珪素膜を形成することができる。
【００７９】
［半導体基板２の製造方法］
次に、実施形態２に係る半導体基板２の製造方法について、図４Ａおよび図４Ｂを参照して説明する。
【００８０】
図４Ａおよび図４Ｂは、実施形態２に係る半導体基板の製造方法を示す工程図である。
本実施形態に係る半導体基板２の製造方法は、［１］シリコン基板２１の上面に第１エピタキシャル成長層２２をエピタキシャル成長させて形成する工程と、［２］第１エピタキシャル成長層２２の上面に第２エピタキシャル成長層２３をエピタキシャル成長させて形成する工程と、を有する。以下、各工程について説明する。
【００８１】
［１］まず、シリコン基板２１の上面に第１エピタキシャル成長層２２を形成する。第１エピタキシャル成長層２２は、例えば、処理室内にシリコン基板２１を収納し、原料ガスを導入しつつシリコン基板２１を加熱することにより、シリコン基板２１上に立方晶炭化珪素が堆積することで形成される（図４Ａ）。
【００８２】
なお、第１エピタキシャル成長層２２の原料ガスは、実施形態１の半導体基板１における第１混合ガスと同様で良く、ガス種、流量、及び混合比が異なっていても良い。
【００８３】
また、第１エピタキシャル成長層２２の形成条件は、実施形態１と同様の条件で良いが、温度は、８００℃以上１０００℃以下の雰囲気下で行う。
【００８４】
温度を低くすることで、シリコン基板２１から昇華する珪素原子を抑えることができるので、珪素原子の影響を受けない第１エピタキシャル成長層２２を形成することができる。よって、シリコン基板２１の上面に直接、珪素原子によって結晶品質が劣化することのない均質な炭化珪素膜を形成できる。
【００８５】
［２］次に、炭化珪素膜付き基板２ａの上面に第２エピタキシャル成長層２３を形成する。
第２エピタキシャル成長層２３の形成条件は、実施形態１の半導体基板１における、第２エピタキシャル成長層１４と同様の条件でもよい（図４Ｂ）。
【００８６】
以上のようにして炭化珪素膜付き基板２ａの上面に第２エピタキシャル成長層２３を形成させることにより、高品質な第２エピタキシャル成長層２３を有する半導体基板２を効率よく製造することができる。
【符号の説明】
【００８７】
１，２…半導体基板、１ａ，１ｂ，２ａ…炭化珪素膜付き基板、１１…シリコン基板、１２…下地層、１２ａ…ピンホール、１３…第１エピタキシャル成長層、１４…第２エピタキシャル成長層、２…半導体基板、２１…シリコン基板、２２…第１エピタキシャル成長層、２３…第２エピタキシャル成長層。
【図１】
2018070435.tif 000003
【図２Ａ】
2018070435.tif 000004
【図２Ｂ】
2018070435.tif 000005
【図２Ｃ】
2018070435.tif 000006
【図２Ｄ】
2018070435.tif 000007
【図３】
2018070435.tif 000008
【図４Ａ】
2018070435.tif 000009
【図４Ｂ】
2018070435.tif 000010