(57)【要約】      （修正有）【課題】同一の半導体基板内に閾値電圧が異なる素子領域を有する半導体装置及びその製造方法を提供する。【解決手段】本半導体装置は、第１素子領域１０Ａと第２素子領域１０Ｂとが同一の半導体基板に形成されている。第１素子領域に形成された第１ゲート電極４４Ａと、第２素子領域に形成された第２ゲート電極４４Ｂと、半導体基板の上面に配置されると共に、ゲート配線を介して、第１ゲート電極及び第２ゲート電極と接続されたゲートパッドと、を有する。ゲート配線の第２ゲート電極とゲートパッドを接続する部分には、高抵抗部が設けられている。【選択図】図４
2018067621.tif 000002
【特許請求の範囲】
【請求項１】
第１素子領域と第２素子領域とが同一の半導体基板に形成された半導体装置であって、
前記第１素子領域に形成された第１ゲート電極と、
前記第２素子領域に形成された第２ゲート電極と、
前記半導体基板の上面に配置され、ゲート配線を介して、前記第１ゲート電極及び前記第２ゲート電極と接続されたゲートパッドと、
を備えており、
前記ゲート配線の前記第２ゲート電極と前記ゲートパッドを接続する部分には、高抵抗部が設けられた、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、半導体装置およびその製造方法に関する。
【０００２】
特許文献１に、同一の半導体基板にメイン素子領域とセンス素子領域が設けられている半導体装置が開示されている。その半導体装置では、センス素子領域内に形成するエミッタ領域またはボディコンタクト領域の面積を、メイン素子領域内に形成するエミッタ領域またはボディコンタクト領域の面積から変化させることによって、センス素子領域での閾値電圧をメイン素子領域での閾値電圧よりも高くしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１４／０１３６１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来技術では、エミッタ領域またはボディコンタクト領域の面積を変化させることによって、同一の半導体基板内に閾値電圧が異なる素子領域を作り分ける。種々の事情によって、エミッタ領域またはボディコンタクト領域の面積を変化させることが難しい場合がある。本発明者らは、上記手法とは異なる新たな手法によって、同一の半導体基板内に閾値電圧が異なる素子領域を作り分ける技術を検討した。
【０００５】
本明細書では、同一の半導体基板に閾値電圧が異なる素子領域を有する半導体装置を開示する。
【０００６】
本明細書に開示する半導体装置は、第１素子領域と第２素子領域とが同一の半導体基板に形成されている。第１素子領域に形成された第１ゲート電極と、第２素子領域に形成された第２ゲート電極と、半導体基板の上面に配置されると共に、ゲート配線を介して、第１ゲート電極及び第２ゲート電極と接続されたゲートパッドと、を有する。ゲート配線の第２ゲート電極とゲートパッドを接続する部分には、高抵抗部が設けられている。
【０００７】
なお、上記の「高抵抗部」は、ｎ型層及びｐ型層から形成されるダイオードであってもよいし、高抵抗部以外のゲート配線を構成する部材よりも高抵抗の金属層であってもよい。
【０００８】
上記の半導体装置では、第２素子領域において、第２ゲート電極とゲートパッドを接続するゲート配線には、高抵抗部が設けられる。そのため、第２素子領域のゲート抵抗値は、第１素子領域のゲート抵抗値よりも大きい。すなわち、第２素子領域の閾値電圧が、第１素子領域の閾値電圧よりも大きい。
【０００９】
上記の半導体装置によると、素子領域毎にエミッタ領域またはボディコンタクト領域の面積を変えることが困難な場合でも、同一の半導体基板に閾値電圧が異なる素子領域を作り分けることが可能となる。なお本構造は、エミッタ領域またはボディコンタクト領域の面積を変えることが困難な場合にのみ有用性を持つものでなく、エミッタ領域またはボディコンタクト領域の面積を変えるのに代えて、あるいはエミッタ領域またはボディコンタクト領域の面積を変えるのに加えて実施する場合にも有用である。
【図面の簡単な説明】
【００１０】
【図１】実施形態に係る半導体装置の回路図である。
【図２】実施形態に係る半導体装置の平面図である。
【図３】実施形態に係る半導体装置の断面図であり、図２のＩＩＩ−ＩＩＩ線に対応する。
【図４】実施形態に係る半導体装置の平面図の拡大図であり、図２の領域ＩＶに対応する。
【図５】実施形態に係る半導体装置の平面の拡大図であり、図３の領域Ｖに対応する。
【発明を実施するための形態】
【００１１】
図１は、実施形態に係る半導体装置１の回路図の概略を示す。図１に示すように、半導体装置１は、メインスイッチング素子ＳＷ１及びセンススイッチング素子ＳＷ２から構成される半導体素子２０、メインエミッタ電極２２、センスエミッタ電極２４、コレクタ電極２８及びゲートパッド２６を有する。メインエミッタ電極２２は、外部電源４４に接続される。センスエミッタ電極２４は、センス抵抗Ｒ１を介して外部電源４４に接続される。
【００１２】
図２は、実施形態に係る半導体装置１の平面図を示す。図２に示すように、半導体装置１は、半導体基板１０を有する。半導体基板１０の上面には、複数のメインエミッタ電極２２、センスエミッタ電極２４及びゲートパッド２６が形成されている。半導体基板１０の下面には、コレクタ電極２８が形成されている。メインエミッタ電極２２が形成されている範囲が、メイン素子領域１０Ａに対応し、センスエミッタ電極２４が形成されている範囲が、センス素子領域１０Ｂに対応する。センス素子領域１０Ｂの面積は、メイン素子領域の面積１０Ａよりも小さい。
【００１３】
図３は、図２のＩＩＩ−ＩＩＩ線に対応した断面図である。図４は、図２の領域ＩＶに対応した拡大平面図である。図３に示すように、メインエミッタ電極２２が形成されているメイン素子領域１０Ａに対応する範囲の半導体基板１０にメインスイッチング素子ＳＷ１が形成されており、センスエミッタ電極２４が形成されているセンス素子領域１０Ｂに対応する範囲の半導体基板１０にセンススイッチング素子ＳＷ２が形成されている。メインスイッチング素子ＳＷ１とセンススイッチング素子ＳＷ２は、半導体素子２０を構成する。メイン素子領域１０Ａとセンス素子領域１０Ｂの間には、スイッチング素子が形成されていない分離領域１０Ｃが存在する。
【００１４】
図３に示すように、半導体基板１０の上面には、メイン素子領域１０Ａにおいて、複数のトレンチ４０Ａが凹状に形成されている。図４に示すように、各トレンチ４０Ａは、互いに平行に伸びている。各トレンチ４０Ａの内面は、ゲート絶縁膜４２Ａに覆われている。各トレンチ４０Ａの内部には、ゲート電極４４Ａが配置されている。ゲート電極４４Ａは、ゲート絶縁膜４２Ａによって半導体基板１０から絶縁されている。ゲート電極４４Ａの上面には、キャップ絶縁膜４６Ａに覆われている。また、キャップ絶縁膜４６Ａの上には、層間絶縁膜４７Ａが形成されている。ゲート電極４４Ａは、ゲートパッド２６に接続可能とされている。ゲート絶縁膜４２Ａ、ゲート電極４４Ａ、キャップ絶縁膜４６Ａ及び層間絶縁膜４７Ａを総称し、絶縁トレンチゲート１４０Ａと称する。
同様に、センス素子領域１０Ｂにおいて、複数のトレンチ４０Ｂが凹状に形成されている。図４に示すように、各トレンチ４０Ｂは、互いに平行に伸びている。各トレンチ４０Ｂの内面は、ゲート絶縁膜４２Ｂに覆われている。各トレンチ４０Ｂの内部には、ゲート電極４４Ｂが配置されている。ゲート電極４４Ｂは、ゲート絶縁膜４２Ｂによって半導体基板１０から絶縁されている。ゲート電極４４Ｂの上面には、キャップ絶縁膜４６Ｂに覆われている。また、キャップ絶縁膜４６Ｂの上には、層間絶縁膜４７Ｂが形成されている。ゲート電極４４Ｂは、ゲートパッド２６に接続可能とされている。ゲート絶縁膜４２Ｂ、ゲート電極４４Ｂ、キャップ絶縁膜４６Ｂ及び層間絶縁膜４７Ｂを総称し、絶縁トレンチゲート１４０Ｂと称する。
【００１５】
半導体基板１０の上面には、メイン素子領域１０Ａにおいて、メインエミッタ電極２２が形成されている。メインエミッタ電極２２は、キャップ絶縁膜４６Ａと層間絶縁膜４７Ａによってゲート電極４４Ａから絶縁されている。同様に、センス素子領域１０Ｂにおいて、センスエミッタ電極２４が形成されている。センスエミッタ電極２４は、キャップ絶縁膜４６Ｂと層間絶縁膜４７Ｂによってゲート電極４４Ｂから絶縁されている。半導体基板１０の下面には、コレクタ電極２８が形成されている。
【００１６】
半導体基板１０の内部には、メイン素子領域１０Ａにおいて、エミッタ領域１２Ａ、ボディコンタクト領域１５Ａ、ボディ層１４Ａが形成されている。同様に、センス素子領域１０Ｂにおいて、エミッタ領域１２Ｂ、ボディコンタクト領域１５Ｂ、ボディ層１４Ｂ、が形成されている。また、メイン素子領域１０Ａとセンス素子領域１０Ｂの両方に跨って、バッファ層３２、ドリフト層３４及びコレクタ層３６が形成されている。
【００１７】
図３に示すように、エミッタ領域１２Ａ及びエミッタ領域１２Ｂは、ｎ型であり、半導体基板１０の上面に露出する範囲に形成されている。エミッタ領域１２Ａは、メインエミッタ電極２２に接続されている。エミッタ領域１２Ｂは、センスエミッタ電極２４に接続されている。図４に示すように、エミッタ領域１２Ａは、ゲート電極４４Ａに直交する方向に長く延びている。エミッタ領域１２Ａはゲート絶縁膜４２Ａと接している。同様に、エミッタ領域１２Ｂは、ゲート電極４４Ｂに直交する方向に長く延びている。エミッタ領域１２Ｂはゲート絶縁膜４２Ｂと接している。
【００１８】
図３に示すように、ボディコンタクト領域１５Ａ及びボディコンタクト領域１５Ｂは、高濃度のｐ型不純物を有するｐ型領域であり、半導体基板１０の上面に露出する範囲に形成されている。図４に示すように、ボディコンタクト領域１５Ａは、ゲート電極４４Ａに直交する方向に長く伸びている。ボディコンタクト領域１５Ａは、エミッタ領域１２Ａに接している。ボディコンタクト領域１５Ａは、メインエミッタ電極２２に接続されている。同様に、ボディコンタクト領域１５Ｂは、ゲート電極４４Ｂに直交する方向に長く伸びている。ボディコンタクト領域１５Ｂは、エミッタ領域１２Ｂに接している。ボディコンタクト領域１５Ｂは、センスエミッタ電極２４に接続されている。
【００１９】
ボディ層１４Ａ及びボディ層１４Ｂは、ボディコンタクト領域１５Ａ及びボディコンタクト領域１５Ｂよりもｐ型不純物濃度が低いｐ型領域である。図３に示すように、ボディ層１４Ａは、エミッタ領域１２Ａとボディコンタクト領域１５Ａの下側に形成されており、エミッタ領域１２Ａの下側において、ゲート絶縁膜４２Ａに接している。同様に、ボディ層１４Ｂは、エミッタ領域１２Ｂとボディコンタクト領域１５Ｂの下側に形成されており、エミッタ領域１２Ｂの下側において、ゲート絶縁膜４２Ｂに接している。
【００２０】
ドリフト層３２は、低濃度のｎ型不純物を含有するｎ型領域である。ドリフト層３２は、ボディ層１４Ａの下側に形成されている。ドリフト層３２は、トレンチ４０Ａの下端に位置するゲート酸化膜４２Ａと接している。同様に、ドリフト領域３２は、ボディ層１４Ｂの下側に形成されいる。ドリフト領域３２は、トレンチ４０Ｂの下端に位置するゲート酸化膜４２Ｂと接している。
【００２１】
バッファ層３４は、高濃度のｎ型不純物を含有するｎ型領域である。バッファ層３４は、ドリフト層３２の下側に形成されている。
【００２２】
コレクタ層３６は、高濃度のｐ型不純物を含有するｐ型領域である。コレクタ層３６は、バッファ層３４の下側に形成されている。コレクタ層３６は、半導体基板１０の下面に臨む範囲の全面に形成されている。コレクタ層３２は、コレクタ電極２８に接続されている。
【００２３】
図５は、図２の領域Ｖに対応しており、センス素子領域１０Ｂの拡大図である。但し、図５では、センスエミッタ電極２４の図示を省略している。図５に示すように、ゲート電極４４Ｂは、ゲート配線１４２に接続されている。ゲート配線１４２は、ゲートパッド２６に接続されている（図示省略）。ゲート配線１４２Ｂは、配線部１４３、ｎ型層１４４及びｐ型層１４５を有する。配線部１４３は、ｎ型不純物がドープされたｎ型ポリシリコンからなる。ｎ型層１４４は、ｎ型不純物が配線部１４３よりも高濃度にドープされたｎ型ポリシリコンからなる。ｐ型層１４５は、ｐ型不純物が高濃度にドープされたｐ型ポリシリコンからなる。すなわち、配線部１４３は、ｎ型層１４４及びｐ型層からなるダイオード１４６を有する。ダイオード１４６は、ゲート配線１４２のゲート電極と接続する部分と、ゲート配線１４２のゲートパッド２６と接続する部分の間に配置される。なお、メイン素子領域１０Ａにおいて、ゲート電極４４Ａとゲートパッドを接続するゲート配線は、配線部１４３と同様の部材からなり、ｎ型層およびｐ型層からなるダイオードは有さない。
【００２４】
センス素子領域１０Ｂにおいて、ゲート電極４４Ｂとゲートパッド２６を接続するゲート配線１４２には、ダイオード１４６が設けられる。そのため、センス素子領域１０Ｂのゲート抵抗値は、メイン素子領域１０Ａのゲート抵抗値よりも大きい。
【００２５】
上記したように、メインスイッチング素子ＳＷ１は、メインエミッタ電極２２、エミッタ領域１２Ａ、ボディコンタクト領域１５Ａ、ボディ層１４Ａ、絶縁トレンチゲート１４０Ａ、ドリフト層３２、バッファ層３４、コレクタ層３６及びコレクタ電極２８によって構成されている。センススイッチング素子ＳＷ２は、センスエミッタ電極２４、エミッタ領域１２Ｂ、ボディコンタクト領域１５Ｂ、ボディ層１４Ｂ、絶縁トレンチゲート１４０Ｂ、ドリフト層３２、バッファ層３４、コレクタ層３６及びコレクタ電極２８によって構成されている。メインスイッチング素子ＳＷ１は、ゲート電極４４Ａに印加されるゲート電極に基づいて、コレクタ電極２８とメインエミッタ電極２２の間を流れる電流をスイッチングする。センススイッチング素子ＳＷ２は、ゲート電極４４Ｂに印加されるゲート電極に基づいて、コレクタ電極２８とセンスエミッタ電極２４の間を流れる電流をスイッチングする。
【００２６】
次に半導体装置１の動作について説明する。メインスイッチング素子ＳＷ１とセンススイッチング素子ＳＷ２を同時にオンさせると、コレクタ電極２８から外部電極４４（図１参照）に向かって電流が流れる。電流の大部分は、メインスイッチング素子ＳＷ１（すなわち、メインエミッタ電極２２）を経由して流れる。電流の一部は、センススイッチング素子ＳＷ２（すなわち、センスエミッタ電極２４）を経由して流れる。センススイッチング素子ＳＷ２に流れる電流は、センス抵抗Ｒ１の両端の電位差によって測定することができる。また、メインスイッチング素子ＳＷ１に流れる電流とセンススイッチング素子ＳＷ２に流れる電流の比は、メイン素子領域１０Ａとセンス素子領域１０Ｂにそれぞれ形成される総チャネル長と略等しい。したがって、センススイッチング素子ＳＷ２の電流を検出することで、メインスイッチング素子ＳＷ１の電流を検出することができる。
【００２７】
半導体装置１では、センス素子領域１０Ｂにおいて、ゲート電極４４Ｂとゲートパッド２６を接続するゲート配線１４２には、ダイオード１４６が設けられる。そのため、センス素子領域１０Ｂのゲート抵抗値は、メイン素子領域１０Ａのゲート抵抗値よりも大きい。すなわち、センススイッチング素子ＳＷ２の閾値電圧が、メインスイッチング素子ＳＷ１の閾値電圧よりも大きい。これにより、センススイッチング素子ＳＷ２よりもメインスイッチング素子ＳＷ１が早期にターンオンする。従って、センススイッチング素子ＳＷ２への電流集中を抑制できる。よって、メインスイッチング素子ＳＷ１に流れる電流が過大であると誤検出することを防止できる。
【００２８】
なお、上記の実施形態では、ゲート配線１４２にダイオード１４６が設けられている構成について説明したが、ダイオード１４６に代わり、高抵抗金属層を設けてもよい。高抵抗金属層は、配線部１４３よりも高抵抗の金属からなる。例えば、配線部１４３はアルミニウム（Ａｌ）からなり、高抵抗金属層はチタン（Ｔｉ）からなる。このような構成によれば、選択する金属により、センススイッチング素子ＳＷ２の閾値電圧を任意の値に調整することができる。
【００２９】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００３０】
１        ：半導体装置
１０      ：半導体基板
１０Ａ    ：メイン素子領域（第１素子領域）
１０Ｂ    ：センス素子領域（第２素子領域）
１０Ｃ    ：分離領域
１２Ａ    ：エミッタ領域
１２Ｂ    ：エミッタ領域
１４Ａ    ：ボディ層
１４Ｂ    ：ボディ層
２０      ：半導体素子
２２      ：メインエミッタ電極
２４      ：センスエミッタ電極
２６      ：ゲートパッド
２８      ：コレクタ電極
３２      ：ドリフト層
３４      ：バッファ層
３６      ：コレクタ層
４０Ａ    ：トレンチ
４０Ｂ    ：トレンチ
４２Ａ    ：ゲート絶縁膜
４２Ｂ    ：ゲート絶縁膜
４４Ａ    ：ゲート電極（第１ゲート電極）
４４Ｂ    ：ゲート電極（第２ゲート電極）
４６Ａ    ：キャップ絶縁膜
４６Ｂ    ：キャップ絶縁膜
４７Ａ    ：層間絶縁膜
４７Ｂ    ：層間絶縁膜
１４０Ａ  ：絶縁トレンチゲート
１４０Ｂ  ：絶縁トレンチゲート
１４２    ：ゲート配線
１４３    ：配線部
１４４    ：ｎ型層
１４５    ：ｐ型層
１４６    ：ダイオード
ＳＷ１：メインスイッチング素子
ＳＷ２：センススイッチング素子
Ｒ１：外部抵抗
【図１】
2018067621.tif 000003
【図２】
2018067621.tif 000004
【図３】
2018067621.tif 000005
【図４】
2018067621.tif 000006
【図５】
2018067621.tif 000007