(57)【要約】      （修正有）【課題】低コストでスルーレートを精度良く制御できる、スルーレート調整回路、及びスルーレート調整方法を提供する。【解決手段】発信源１の出力は、第１制御信号に応じて制御される可変遅延回路２に接続され、さらに、第２制御信号に応じて制御されるスルーレート調整用出力バッファ３から出力される。上記スルーレート調整用出力バッファの出力は、差動バッファ４および差動バッファ８により、各々、参照電圧Ｖｒｅｆ１および参照電圧Ｖｒｅｆ２と比較される。差動バッファ４の出力はフィードバック遅延Ｄ１を経由して位相比較器６に接続され、上記発信源の出力と比較される。位相比較器６に接続されたカウンタ７により上記第１制御信号が生成される。また、差動バッファ８の出力はフィードバック遅延Ｄ２を経由して位相比較器１０に接続され、上記発信源の出力と比較される。位相比較器１０に接続されたカウンタ１１により上記第２制御信号が生成される。【選択図】図２
2018064233.tif 000002
【特許請求の範囲】
【請求項１】
発信源の出力を、入力される第１制御信号に応じて遅延させて出力する可変遅延手段と、入力される第２制御信号に応じてスルーレートを調整して出力する出力バッファ手段と、参照電圧と前記出力バッファ手段の出力とを比較して出力する差動バッファ手段と、前記発信源の出力と、前記差動バッファ手段の出力を第１のフィードバック遅延量だけ遅延させたものとの位相を比較して位相差に応じて出力する第１位相比較手段と、前記第１位相比較手段の出力をカウントしカウント結果に応じた前記第１制御信号を出力する第１カウント手段と、前記発信源の出力と、前記差動バッファ手段の出力を第２のフィードバック遅延量だけ遅延させたものとの位相を比較して位相差に応じて出力する第２位相比較手段と、前記第２位相比較手段の出力をカウントしカウント結果に応じた前記第２制御信号を出力する第２カウント手段と、を含むスルーレート調整回路。
【請求項２】
前記第１のフィードバック遅延量と前記第２のフィードバック遅延量とはお互いに異なる、請求項１に記載のスルーレート調整回路。
【請求項３】
前記差動バッファ手段は、第１参照電圧と前記出力バッファ手段の出力とを比較して出力する第１差動バッファ手段、及び第２参照電圧と前記出力バッファ手段の出力とを比較して出力する第２差動バッファ手段を含む、請求項１又は請求項２に記載のスルーレート調整回路。
【請求項４】
前記差動バッファ手段は、第１参照電圧と第２参照電圧のうちの一つと前記出力バッファ手段の出力とを比較して出力する、請求項１又は請求項２に記載のスルーレート調整回路。
【請求項５】
前記差動バッファ手段は、前記第１参照電圧と前記第２参照電圧の一つを選択する第１セレクタと、選択された前記第１参照電圧と前記第２参照電圧の一つと前記出力バッファ手段の出力との比較結果を、前記第１位相比較手段又は前記第２位相比較手段へ選択的に出力する第２セレクタとを、さらに含む、請求項４に記載のスルーレート調整回路。
【請求項６】
前記第１参照電圧と前記第２参照電圧とはお互いに異なる、請求項３乃至請求項５のいずれか一項に記載のスルーレート調整回路。
【請求項７】
発信源からの出力を増幅して出力する出力バッファ手段のスルーレートを調整するスルーレート調整方法であって、
前記スルーレートの時間を決定する第１のフィードバック遅延及び第２のフィードバック遅延を用い、
前記スルーレートの参照電圧の差分による遅延差を、前記第１のフィードバック遅延及び前記第２のフィードバック遅延の差に調整する、スルーレート調整方法。
【請求項８】
前記発信源の出力を、入力される第１制御信号に応じて遅延させて出力する可変遅延手段と、入力される第２制御信号に応じてスルーレートを調整して出力する前記出力バッファ手段と、参照電圧と前記出力バッファ手段の出力とを比較して出力する差動バッファ手段と、前記発信源の出力と、前記差動バッファ手段の出力を前記第１のフィードバック遅延だけ遅延させたものとの位相を比較して位相差に応じて出力する第１位相比較手段と、前記第１位相比較手段の出力をカウントしカウント結果に応じた前記第１制御信号を出力する第１カウント手段と、前記発信源の出力と、前記差動バッファ手段の出力を第２のフィードバック遅延だけ遅延させたものとの位相を比較して位相差に応じて出力する第２位相比較手段と、前記第２位相比較手段の出力をカウントしカウント結果に応じた前記第２制御信号を出力する第２カウント手段と、を含むスルーレート調整回路を用い、
前記第１のフィードバック遅延に対応させて、前記可変遅延手段の遅延量を調整し、前記第２のフィードバック遅延に対応させて、前記出力バッファ手段のスルーレートを調整する、請求項７に記載のスルーレート調整方法。
【請求項９】
前記差動バッファ手段は、第１参照電圧と前記出力バッファ手段の出力とを比較して出力し、第２参照電圧と前記出力バッファ手段の出力とを比較して出力する、請求項７又は請求項８に記載のスルーレート調整方法。
【請求項１０】
前記第１参照電圧と前記第２参照電圧とはお互いに異なる、請求項９に記載のスルーレート調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スルーレート調整回路、及びスルーレート調整方法に関し、特に半導体素子等の回路から高速で出力される信号の最大の電圧変化率としてのスルーレートの調整に関する。
【背景技術】
【０００２】
例えばＬＳＩ（Large Scale Integrated circuit）の出力バッファから”０”と”１”の２値で表わされた矩形のパルス信号をこのＬＳＩに接続された伝送路に高速で出力すると、後段の回路に入力する際に信号の反射が生じる等の原因でノイズが発生することがある。このようなノイズは、後段の回路の誤動作の原因となる。そこで、パルス信号の波形の急峻な立ち上がりや立ち下がりを鈍らせるように、これらの信号のスルーレートを調整することが行われている。ここでスルーレートとは、信号の電圧変化率の絶対値をいい、単位時間当たりに上昇可能な電圧値で示される。
【０００３】
伝送路に高速で送出される信号のスルーレートには、適正範囲がある。例えばスルーレートが小さすぎると、信号の電圧変化が非常に緩やかとなり、所定の電圧に到達するまでの遅延時間が大きくなる。スルーレートが大きすぎると、電圧変化に対する応答性は良いが、説明したようにノイズの発生の原因となる。
【０００４】
そこで、伝送路の長さやこれに出力される信号の状態によって経験的に定まる適正値にスルーレートを調整するスルーレート調整回路が、提案されている。例えば特許文献１では、スルーレートを異なる２つの発信源の周期の差で調整することが提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２４５８１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した背景技術のスルーレート調整には以下のような課題がある。特許文献１のように、スルーレートを異なる２つの発信源の周期の差で調整する場合、発信源が２つ必要となりコストアップの要因となる。また周波数の異なる発信源が存在するため、非同期のノイズの影響が大きくなる可能性がある。
【０００７】
本発明の目的は、低コストでスルーレートを精度良く制御できる、スルーレート調整回路、及びスルーレート調整方法を提供することにある。
【課題を解決するための手段】
【０００８】
前記目的を達成するため、本発明に係るスルーレート調整回路は、発信源の出力を、入力される第１制御信号に応じて遅延させて出力する可変遅延手段と、入力される第２制御信号に応じてスルーレートを調整して出力する出力バッファ手段と、参照電圧と上記出力バッファ手段の出力とを比較して出力する差動バッファ手段と、上記発信源の出力と、上記差動バッファ手段の出力を第１のフィードバック遅延量だけ遅延させたものとの位相を比較して位相差に応じて出力する第１位相比較手段と、上記第１位相比較手段の出力をカウントしカウント結果に応じた上記第１制御信号を出力する第１カウント手段と、上記発信源の出力と、上記差動バッファ手段の出力を第２のフィードバック遅延量だけ遅延させたものとの位相を比較して位相差に応じて出力する第２位相比較手段と、上記第２位相比較手段の出力をカウントしカウント結果に応じた上記第２制御信号を出力する第２カウント手段と、を含む。
【０００９】
本発明に係るスルーレート調整方法は、発信源からの出力を増幅して出力する出力バッファ手段のスルーレートを調整するスルーレート調整方法であって、
上記スルーレートの時間を決定する第１のフィードバック遅延及び第２のフィードバック遅延を用い、
上記スルーレートの参照電圧の差分による遅延差を、上記第１のフィードバック遅延及び第２のフィードバック遅延の差に調整する。
【発明の効果】
【００１０】
本発明によれば、低コストでスルーレートを精度良く制御できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の上位概念によるスルーレート調整回路を説明するためのブロック図である。
【図２】本発明の第１実施形態によるスルーレート調整回路を説明するためのブロック図である。
【図３】図２のスルーレート調整回路の動作を説明するためのタイミングチャートである。
【図４】本発明の第２実施形態によるスルーレート調整回路を説明するためのブロック図である。
【発明を実施するための形態】
【００１２】
本発明の好ましい実施形態について説明する前に、本発明の上位概念によるスルーレート調整回路を説明する。図１は、本発明の上位概念によるスルーレート調整回路を説明するためのブロック図である。
【００１３】
図１のスルーレート調整回路１００は、発信源１０１、可変遅延手段１０２、出力バッファ手段１０３、差動バッファ手段１０４、第１位相比較手段１０５、第１カウント手段１０６、第２位相比較手段１０７、及び第２カウント手段１０８を含む。
【００１４】
発信源１０１は、例えば、伝送回路が伝送路に出力する、２値で表わされた矩形のパルス信号を出力する。可変遅延手段１０２は、発信源１０１の出力を、入力される第１制御信号に応じて遅延させて出力する。出力バッファ手段１０３は、入力される第２制御信号に応じてスルーレートが調整される機能を有する。差動バッファ手段１０４は、参照電圧と出力バッファ手段１０３の出力とを比較して、比較結果を出力する。
【００１５】
第１位相比較手段１０５は、発信源１０１の出力と、差動バッファ手段１０４の出力を第１のフィードバック遅延量だけ遅延させたものとの位相を比較して、位相差に応じた位相比較結果を出力する。第１カウント手段１０６は、第１位相比較手段１０５の出力をカウントしカウント結果に応じて、上記第１制御信号を出力する。
【００１６】
第２位相比較手段１０７は、発信源１０１の出力と、差動バッファ手段１０４の出力を第２のフィードバック遅延量だけ遅延させたものとの位相を比較して、位相差に応じた位相比較結果を出力する。第２カウント手段１０８は、第２位相比較手段１０７の出力をカウントしカウント結果に応じて、上記第２制御信号を出力する。
【００１７】
本実施形態では、発信源１０１からの出力を増幅して出力する出力バッファ手段１０３のスルーレート調整に、スルーレートの時間を決定する第１のフィードバック遅延量及び第２のフィードバック遅延量を用いる。そして、スルーレートの参照電圧の差分による遅延差を、上記第１のフィードバック遅延量及び上記第２のフィードバック遅延量の差に調整する。これにより本実施形態では、第１のフィードバック遅延量と第２のフィードバック遅延量との差を基準にして、スルーレートの時間調整を行うことができる。その結果、精度良くスルーレートを自動調整することが可能となる。その際、本実施形態では一つの発信源１０１でスルーレート調整を実現できるので、低コストでスルーレートを調整することができる。以下、より具体的に実施形態について、図面を参照しながら詳細に説明する。
【００１８】
〔第１実施形態〕
次に、本発明の第１実施形態によるスルーレート調整回路、及びスルーレート調整方法について、説明する。図２は、本発明の第１実施形態によるスルーレート調整回路を説明するためのブロック図である。図３は、図２のスルーレート調整回路の動作を説明するためのタイミングチャートである。
【００１９】
（構成）
本実施形態のスルーレート調整回路は、発信源１、可変遅延手段の一例としての可変遅延回路２、出力バッファ手段の一例としてのスルーレート調整用出力バッファ３、差動バッファ手段の一例としての差動バッファ４、８を含む。さらに本実施形態のスルーレート調整回路は、第１位相比較手段の一例としての位相比較器６、第１カウント手段の一例としてのカウンタ７、第２位相比較手段の一例としての位相比較器１０、及び第２カウント手段の一例としてのカウンタ１１を含む。さらに本実施形態のスルーレート調整回路は、フィードバック遅延５、９を含む。
【００２０】
図２に点線で示すように例えば、スルーレート調整回路のうち、発信源１、可変遅延回路２、スルーレート調整用出力バッファ３、差動バッファ４、８、位相比較器６、カウンタ７、位相比較器１０、及びカウンタ１１は、ＬＳＩで構成される。そしてこのようなＬＳＩはＰＷＢ（Printed Wiring Board）に実装される。図２に示されるように、ＬＳＩは出力端子１２、１３、及び入力端子１４、１５を含む。図２では、スルーレート調整回路のフィードバック遅延５、９は、ＰＷＢ上に構成された例を示す。
【００２１】
発信源１は、例えば、伝送回路が伝送路に出力する、２値で表わされた矩形のパルス信号を出力する。
【００２２】
可変遅延回路２は、カウンタ７からの出力に応じて遅延量Ｄ０が可変され、発信源１からの矩形のパルス信号を遅延量Ｄ０だけ遅延させて出力する。可変遅延回路２の遅延量Ｄ０は、可変遅延回路２→スルーレート調整用出力バッファ３→差動バッファ４→フィードバック遅延５までの遅延を位相比較器６、カウンタ７からの制御信号により、発信源１の周期に合うように制御される。
【００２３】
スルーレート調整用出力バッファ３は、スルーレートの調整回路を有し、カウンタ１１からの出力に応じてスルーレートが調整される。ここで、可変遅延回路２→スルーレート調整用出力バッファ３→差動バッファ８→フィードバック遅延９までの遅延が、発信源１の周期に合うようにスルーレートが調整される。
【００２４】
差動バッファ４は、スルーレート調整用出力バッファ３の出力と参照電圧Ｖｒｅｆ１とを比較して、２値で表わされた矩形のパルス信号を出力端子１２から出力する。参照電圧Ｖｒｅｆ１は、スルーレートを規定するために用いられるものである。差動バッファ４の出力は、遅延量Ｄ１のフィードバック遅延５及び入力端子１４を経由し、位相比較器６の入力ａとなる。
【００２５】
差動バッファ８は、スルーレート調整用出力バッファ３の出力と参照電圧Ｖｒｅｆ２とを比較して、２値で表わされた矩形のパルス信号を出力端子１３から出力する。差動バッファ８の出力は、遅延量Ｄ２のフィードバック遅延９及び入力端子１５を経由し、位相比較器１０の入力ｄとなる。本実施形態では一例として、参照電圧Ｖｒｅｆ１＜参照電圧Ｖｒｅｆ２と設定されているものとして説明する。
【００２６】
位相比較器６は、フィードバック遅延５を経由した差動バッファ４の出力を一つの入力ａとし、発信源１の出力を一つの入力ｂとし、入力ａと入力ｂとの位相差に応じた出力ｕｐ及び出力ｄｏｗｎを出力する。カウンタ７は、位相比較器６の出力ｕｐ及び出力ｄｏｗｎをカウントし、カウント結果に応じて可変遅延回路２の遅延量Ｄ０を制御する。
【００２７】
位相比較器１０は、発信源１の出力を一つの入力ｃとし、フィードバック遅延９を経由した差動バッファ８の出力を一つの入力ｄとし、入力ｃと入力ｄとの位相差に応じた出力ｕｐ及び出力ｄｏｗｎを出力する。カウンタ１１は、位相比較器１０の出力ｕｐ及び出力ｄｏｗｎをカウントし、カウント結果に応じてスルーレート調整用出力バッファ３のスルーレートを制御する。
【００２８】
（動作）
次に図３のタイミングチャートに示す波形を参照しながら、図２のスルーレート調整回路の動作、スルーレート調整方法を説明する。
【００２９】
図２において、可変遅延回路２、スルーレート調整用出力バッファ３、及び差動バッファ４の遅延と、ＰＷＢ上のフィードバック遅延５までの信号ａと、発信源１が出力するそのままの信号ｂが位相比較器６に入力される。信号ａと信号ｂの位相がずれていると位相比較器６がそのずれの方向を検出し、出力ｕｐ及び出力ｄｏｗｎとして出力する。出力ｕｐ及び出力ｄｏｗｎを入力するカウンタ７で、可変遅延回路２の遅延量Ｄ０を増減させる。これを繰り返すことにより、可変遅延回路２、スルーレート調整用出力バッファ３、及び差動バッファ４の遅延量の総和が発信源１の１周期分となり、位相比較器６の入力の信号ａ及び信号ｂの位相が一致し、定常状態となる。この状態では図３において出力端子１２の信号（差動バッファ４の出力）の位相は、発信源１の１周期分よりフィードバック遅延５の遅延量Ｄ１だけ早い状態となる。
【００３０】
次に、可変遅延回路２、スルーレート調整用出力バッファ３、及び差動バッファ８の遅延と、ＰＷＢ上のフィードバック遅延９までの信号ｄと、発信源１が出力するそのままの信号ｃが位相比較器１０に入力される。信号ｃと信号ｄの位相がずれていると位相比較器１０がそのずれの方向を検出し、出力ｕｐ及び出力ｄｏｗｎとして出力する。調整された可変遅延回路２、スルーレート調整用出力バッファ３、及び差動バッファ８の遅延と、ＰＷＢ上のフィードバック遅延９の遅延量Ｄ２までの総和が、発信源１の周期と一致するように、位相比較器１０の入力の信号ｃ及び信号ｄの位相を一致させて、定常状態となる。この状態では図３において出力端子１３の信号（差動バッファ８の出力）の位相は、発信源１の１周期分よりフィードバック遅延９の遅延量Ｄ２だけ早い状態となる。
【００３１】
出力端子１２の信号（差動バッファ４の出力）と出力端子１３の信号（差動バッファ８の出力）の違いは、差動バッファ４、８の参照電圧Ｖｒｅｆ１、Ｖｒｅｆ２が異なることによる時間差である。参照電圧Ｖｒｅｆ１＜参照電圧Ｖｒｅｆ２と設定されている場合、差動バッファ４の出力の立ち上がり及び立ち下がりは、差動バッファ８の出力の立ち上がり及び立ち下がりよりも先行する。部分的に拡大して示す、図３のスルーレート調整用出力バッファ３の出力波形のように、スルーレートを参照電圧Ｖｒｅｆ１から参照電圧Ｖｒｅｆ２までの時間を２つのフィードバック遅延の差（Ｄ１−Ｄ２）に調整することが可能となる。
【００３２】
このようにして、本実施形態では、ばらつきの小さいＰＷＢのフィードバック遅延５、９を用いて、スルーレートの時間調整をフィードバック遅延の差（Ｄ１−Ｄ２）を基準にして行なうことができる。その結果、精度良くスルーレートを自動調整することが可能となる。その際、本実施形態では一つの発信源１でスルーレート調整を実現できるので、低コストでスルーレートを調整することができる。
【００３３】
〔第２実施形態〕
次に、本発明の第２実施形態によるスルーレート調整回路、及びスルーレート調整方法について、説明する。図４は、本発明の第２実施形態によるスルーレート調整回路を説明するためのブロック図である。
【００３４】
本実施形態は、差動バッファ手段の参照電圧をセレクタで選択可能としたものである。図２に示される、第１実施形態によるスルーレート調整回路と同様な要素には同じ参照番号を付して、その詳細な説明を省略することとする。
【００３５】
（構成）
本実施形態のスルーレート調整回路は第１実施形態と同様に、発信源１、可変遅延手段の一例としての可変遅延回路２、及び出力バッファ手段の一例としてのスルーレート調整用出力バッファ３を含む。さらに本実施形態のスルーレート調整回路は第１実施形態と同様に、第１位相比較手段の一例としての位相比較器６、第１カウント手段の一例としてのカウンタ７、第２位相比較手段の一例としての位相比較器１０、及び第２カウント手段の一例としてのカウンタ１１を含む。さらに本実施形態のスルーレート調整回路は第１実施形態と同様に、フィードバック遅延５、９を含む。
【００３６】
本実施形態では、差動バッファ手段の一例として、差動バッファ２１、セレクタ２２、及びセレクタ２３を含む。
【００３７】
図４に点線で示すように例えば、スルーレート調整回路のうち、発信源１、可変遅延回路２、スルーレート調整用出力バッファ３、差動バッファ２１、セレクタ２２、位相比較器６、カウンタ７、位相比較器１０、及びカウンタ１１は、ＬＳＩで構成される。そしてこのようなＬＳＩはＰＷＢ（Printed Wiring Board）に実装される。図４に示されるように、ＬＳＩは出力端子２４、及び入力端子１４、１５を含む。図４では、スルーレート調整回路のフィードバック遅延５、９とセレクタ２３は、ＰＷＢ上に構成された例を示す。
【００３８】
（動作）
次に、図４のスルーレート調整回路の動作、スルーレート調整方法を説明する。図４において、セレクタ２２が参照電圧Ｖｒｅｆ１を選択し、セレクタ２３がフィードバック遅延５への経路を選択する。可変遅延回路２、スルーレート調整用出力バッファ３、及び差動バッファ２１の遅延と、ＰＷＢ上のフィードバック遅延５までの信号と、発信源１が出力するそのままの信号が位相比較器６に入力される。位相比較器６は二つの信号のずれの方向を検出し、出力ｕｐ及び出力ｄｏｗｎとして出力する。出力ｕｐ及び出力ｄｏｗｎを入力するカウンタ７で、可変遅延回路２の遅延量Ｄ０を増減させる。これを繰り返すことにより、可変遅延回路２、スルーレート調整用出力バッファ３、及び差動バッファ２１の遅延量の総和が発信源１の１周期分となり、位相比較器６に入力される二つの信号の位相が一致し、定常状態となる。
【００３９】
次に、セレクタ２２及びセレクタ２３の選択状態を切り替えて、セレクタ２２が参照電圧Ｖｒｅｆ２を選択し、セレクタ２３がフィードバック遅延９への経路を選択する。可変遅延回路２、スルーレート調整用出力バッファ３、及び差動バッファ２１の遅延と、ＰＷＢ上のフィードバック遅延９までの信号と、発信源１が出力するそのままの信号が位相比較器１０に入力される。位相比較器１０は二つの信号のずれの方向を検出し、出力ｕｐ及び出力ｄｏｗｎとして出力する。調整された可変遅延回路２、スルーレート調整用出力バッファ３、及び差動バッファ２１の遅延と、ＰＷＢ上のフィードバック遅延９の遅延量Ｄ２までの総和が、発信源１の周期と一致するように、位相比較器１０に入力される二つの信号の位相を一致させて、定常状態となる。
【００４０】
セレクタ２２が参照電圧Ｖｒｅｆ１を選択しているときの出力端子２４の信号（差動バッファ２１の出力）と、セレクタ２２が参照電圧Ｖｒｅｆ２を選択しているときの出力端子２４の信号（差動バッファ２１の出力）の違いは、差動バッファ２１の参照電圧Ｖｒｅｆ１、Ｖｒｅｆ２が異なることによる時間差である。部分的に拡大して示す、図３のスルーレート調整用出力バッファ３の出力波形のように、スルーレートを参照電圧Ｖｒｅｆ１から参照電圧Ｖｒｅｆ２までの時間を２つのフィードバック遅延の差（Ｄ１−Ｄ２）に調整することが可能となる。
【００４１】
本実施形態では第１実施形態と同様に、ばらつきの小さいＰＷＢのフィードバック遅延５、９を用いて、スルーレートの時間調整をフィードバック遅延の差（Ｄ１−Ｄ２）を基準にして制御することができる。その結果、第１実施形態と同様に、精度良くスルーレートを自動調整することが可能となる。その際、本実施形態においても一つの発信源１でスルーレート調整を実現できるので、低コストでスルーレートを調整することができる。
【００４２】
本実施形態では、差動バッファ２１の参照電圧を二つの参照電圧Ｖｒｅｆ１及び参照電圧Ｖｒｅｆ２からセレクタ２２で選択可能とし、ＰＷＢ上のフィードバック経路もセレクタ２３で選択可能としている。これにより、ＰＷＢ外部に出る信号を削減しつつ、第１実施形態のスルーレート調整回路と同等の機能を実現することができる。
【００４３】
〔その他の実施形態〕
上述した第１実施形態及び第２実施形態の２つのフィードバック遅延（フィードバック遅延５、フィードバック遅延９）のうちの１つを可変することで、自由に規定時間を可変可能である。
【００４４】
上述した第１実施形態及び第２実施形態の参照電圧Ｖｒｅｆ１及び参照電圧Ｖｒｅｆ２を、外部から供給することも考えられる。このように遅延規定の参照電圧Ｖｒｅｆ１及び参照電圧Ｖｒｅｆ２も外部から印加することで、自由に規定電圧を可変可能である。
【００４５】
以上、本発明の好ましい実施形態を説明したが、本発明はこれに限定されるものではない。特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲に含まれることはいうまでもない。
【００４６】
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）発信源の出力を、入力される第１制御信号に応じて遅延させて出力する可変遅延手段と、入力される第２制御信号に応じてスルーレートを調整して出力する出力バッファ手段と、参照電圧と前記出力バッファ手段の出力とを比較して出力する差動バッファ手段と、前記発信源の出力と、前記差動バッファ手段の出力を第１のフィードバック遅延量だけ遅延させたものとの位相を比較して位相差に応じて出力する第１位相比較手段と、前記第１位相比較手段の出力をカウントしカウント結果に応じた前記第１制御信号を出力する第１カウント手段と、前記発信源の出力と、前記差動バッファ手段の出力を第２のフィードバック遅延量だけ遅延させたものとの位相を比較して位相差に応じて出力する第２位相比較手段と、前記第２位相比較手段の出力をカウントしカウント結果に応じた前記第２制御信号を出力する第２カウント手段と、を含むスルーレート調整回路。
（付記２）前記第１のフィードバック遅延量と前記第２のフィードバック遅延量とはお互いに異なる、付記１に記載のスルーレート調整回路。
（付記３）前記差動バッファ手段は、第１参照電圧と前記出力バッファ手段の出力とを比較して出力する第１差動バッファ手段、及び第２参照電圧と前記出力バッファ手段の出力とを比較して出力する第２差動バッファ手段を含む、付記１又は付記２に記載のスルーレート調整回路。
（付記４）前記差動バッファ手段は、第１参照電圧と第２参照電圧のうちの一つと前記出力バッファ手段の出力とを比較して出力する、付記１又は付記２に記載のスルーレート調整回路。
（付記５）前記差動バッファ手段は、前記第１参照電圧と前記第２参照電圧の一つを選択する第１セレクタと、選択された前記第１参照電圧と前記第２参照電圧の一つと前記出力バッファ手段の出力との比較結果を、前記第１位相比較手段又は前記第２位相比較手段へ選択的に出力する第２セレクタとを、さらに含む、付記４に記載のスルーレート調整回路。
（付記６）前記第１参照電圧と前記第２参照電圧とはお互いに異なる、付記３乃至付記５のいずれか一つに記載のスルーレート調整回路。
（付記７）発信源からの出力を増幅して出力する出力バッファ手段のスルーレートを調整するスルーレート調整方法であって、
前記スルーレートの時間を決定する第１のフィードバック遅延及び第２のフィードバック遅延を用い、
前記スルーレートの参照電圧の差分による遅延差を、前記第１のフィードバック遅延及び第２のフィードバック遅延の差に調整する、スルーレート調整方法。
（付記８）前記発信源の出力を、入力される第１制御信号に応じて遅延させて出力する可変遅延手段と、入力される第２制御信号に応じてスルーレートを調整して出力する前記出力バッファ手段と、参照電圧と前記出力バッファ手段の出力とを比較して出力する差動バッファ手段と、前記発信源の出力と、前記差動バッファ手段の出力を前記第１のフィードバック遅延だけ遅延させたものとの位相を比較して位相差に応じて出力する第１位相比較手段と、前記第１位相比較手段の出力をカウントしカウント結果に応じた前記第１制御信号を出力する第１カウント手段と、前記発信源の出力と、前記差動バッファ手段の出力を第２のフィードバック遅延だけ遅延させたものとの位相を比較して位相差に応じて出力する第２位相比較手段と、前記第２位相比較手段の出力をカウントしカウント結果に応じた前記第２制御信号を出力する第２カウント手段と、を含むスルーレート調整回路を用い、
前記第１のフィードバック遅延に対応させて、前記可変遅延手段の遅延量を調整し、前記第２のフィードバック遅延に対応させて、前記出力バッファ手段のスルーレートを調整する、付記７に記載のスルーレート調整方法。
（付記９）前記差動バッファ手段は、第１参照電圧と前記出力バッファ手段の出力とを比較して出力し、第２参照電圧と前記出力バッファ手段の出力とを比較して出力する、付記７又は付記８に記載のスルーレート調整方法。
（付記１０）前記第１参照電圧と前記第２参照電圧とはお互いに異なる、付記９に記載のスルーレート調整方法。
（付記１１）前記第１参照電圧と前記第２参照電圧との差が、前記第１のフィードバック遅延と前記第２のフィードバック遅延との差に応じたものとなるように、前記第１参照電圧と前記第２参照電圧が設定される、付記９又は付記１０に記載のスルーレート調整方法。
【符号の説明】
【００４７】
１    発信源
２    可変遅延回路
３    スルーレート調整用出力バッファ
４、８、２１    差動バッファ
５、９    フィードバック遅延
６、１０    位相比較器
７、１１    カウンタ
１２、１３、２４    出力端子
１４、１５    入力端子
２２、２３    セレクタ
【図１】
2018064233.tif 000003
【図２】
2018064233.tif 000004
【図３】
2018064233.tif 000005
【図４】
2018064233.tif 000006