(57)【要約】【課題】電源装置におけるスイッチング損失を軽減しつつ、トランスから発生する音を軽減すること。【解決手段】コアに巻回された一次巻線７０５、二次巻線７０６及び補助巻線７０７を有するトランス７０４と、トランス７０４の一次巻線７０５に流れる電流を供給又は遮断するＦＥＴ７０８と、ＦＥＴ７０８にパルス信号を印加することによりスイッチング動作を制御するＩＣ７１０と、を備え、通常動作モードと、ＦＥＴ７０８のスイッチング動作を停止させる期間が通常動作モードよりも長く、通常動作モードよりも低い電力を消費するバーストモードに切り換え可能な電源装置であって、ＩＣ７１０は、バーストモードで動作している際のＦＥＴ７０８によるスイッチング動作を停止している期間に、所定のタイミングでＦＥＴ７０８に少なくとも１波のパルス信号を印加する。【選択図】図７
2018007560.tif 000002
【特許請求の範囲】
【請求項１】
コアに巻回された一次巻線、二次巻線及び補助巻線を有するトランスと、
前記トランスの前記一次巻線に流れる電流を供給又は遮断するスイッチング手段と、
前記スイッチング手段にパルス信号を印加することによりスイッチング動作を制御する制御手段と、
を備え、所定電力を消費する第一モードと、前記スイッチング手段の前記スイッチング動作を停止させる期間が前記第一モードよりも長く、前記第一モードよりも低い電力を消費する第二モードに切り換え可能な電源装置であって、
前記制御手段は、前記第二モードで動作している際の前記スイッチング手段による前記スイッチング動作を停止している期間に、所定のタイミングで前記スイッチング手段に少なくとも１波のパルス信号を印加することを特徴とする電源装置。
【請求項２】
前記制御手段は、前記スイッチング手段による前記スイッチング動作が停止したあとに前記トランスの前記コアが自由振動を開始し、前記コアの速度がマイナスとなっている期間中に、前記スイッチング手段に前記パルス信号を印加することを特徴とする請求項１に記載の電源装置。
【請求項３】
前記制御手段は、前記コアの前記自由振動の一周期を２πとしたとき、前記自由振動の位相が、
ｎ×π／２〜ｎ×３π／２    （ここで、ｎは１以上の整数）
の期間中に、前記スイッチング手段に前記パルス信号を印加することを特徴とする請求項２に記載の電源装置。
【請求項４】
前記制御手段は、前記トランスの二次側の出力電圧に応じた電圧が所定電圧より低くなった場合に、前記スイッチング動作を停止させるよう制御するために、前記出力電圧に応じた電圧が入力される端子を有し、
前記端子の電圧を、前記出力電圧にかかわらず前記所定電圧よりも低い電圧に所定時間、維持するタイマ回路を備えることを特徴とする請求項１乃至３のいずれか１項に記載の電源装置。
【請求項５】
前記タイマ回路は、抵抗とコンデンサを有し、
前記所定時間は、前記抵抗と前記コンデンサの時定数により決定されることを特徴とする請求項４に記載の電源装置。
【請求項６】
前記所定時間が経過したあとに、前記端子の電圧を、前記出力電圧にかかわらず前記所定電圧以上の電圧にするパルス印加回路を備えることを特徴とする請求項４又は５に記載の電源装置。
【請求項７】
前記制御手段は、前記トランスの二次側の出力電圧に応じた電圧が所定電圧より低くなったあと、前記出力電圧にかかわらず所定時間、前記スイッチング動作を停止させることを特徴とする請求項１乃至３のいずれか１項に記載の電源装置。
【請求項８】
前記制御手段は、前記所定時間が経過したあとに、前記出力電圧にかかわらず前記スイッチング動作を開始させることを特徴とする請求項７に記載の電源装置。
【請求項９】
コアに巻回された一次巻線、二次巻線及び補助巻線を有するトランスと、
前記トランスの前記一次巻線に流れる電流を供給又は遮断する第一スイッチング手段と、
前記第一スイッチング手段にパルス信号を印加することによりスイッチング動作を制御
する第一制御手段と、
を備え、所定電力を消費する第一モードと、前記第一スイッチング手段の前記スイッチング動作を停止させる期間が前記第一モードよりも長く、前記第一モードよりも低い電力を消費する第二モードに切り換え可能な電源装置であって、
前記トランスの前記二次巻線に流れる電流を供給又は遮断する第二スイッチング手段と、
前記第二スイッチング手段に流れる電流に応じて前記第二スイッチング手段のオン又はオフを制御する第二制御手段と、
前記第二モードに移行して所定時間が経過したあとに、前記第二制御手段の制御にかかわらず前記第二スイッチング手段をオン状態に維持するタイマ回路と、
を備えることを特徴とする電源装置。
【請求項１０】
前記タイマ回路は、前記第一スイッチング手段による前記スイッチング動作が停止したあとに前記トランスの前記コアが自由振動を開始し、前記コアの速度がマイナスとなっている期間中に、前記第二スイッチング手段をオン状態にすることを特徴とする請求項９に記載の電源装置。
【請求項１１】
前記タイマ回路は、前記コアの前記自由振動の一周期を２πとしたとき、前記自由振動の位相が、
ｎ×π／２〜ｎ×３π／２    （ここで、ｎは１以上の整数）
の期間中に、前記第二スイッチング手段をオン状態にすることを特徴とする請求項１０に記載の電源装置。
【請求項１２】
記録材に画像形成を行う画像形成手段と、
請求項１乃至１１のいずれか１項に記載の電源装置と、
を備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置及び画像形成装置に関し、特に、ＤＣＤＣコンバータ装置に関する。
【背景技術】
【０００２】
電源装置において、軽負荷運転時の電源損失の多くはスイッチング損失である。従ってスイッチング損失を低減するためにスイッチング素子の休止期間を長くして単位時間あたりのスイッチング回数を減らす工夫がなされている。しかし、スイッチング素子の休止期間を長くするとスイッチング周波数が低くなる。このため、スイッチング周波数が可聴域に入ってしまうことで発生するトランスのうなり音が課題となっている。このような電源装置の待機時に発生する音を減少させる方法として、トランスの磁束密度の変化ΔＢを抑えるためにトランスのコア材に断面積の大きいものを用いる構成がある。また、スイッチング素子のオン時間を短くしてトランスの１回あたりの電流を小さくする構成がある。
【０００３】
また、トランスの駆動波形によりトランスの唸り音を軽減する手段として、例えば特許文献１や特許文献２では次のような構成が開示されている。即ち、負荷回路と待機回路に電力を供給するスイッチング電源装置において、定電流回路とコンデンサを有し、起動開始のときに定電流回路によってコンデンサの電圧を上昇させる。そしてコンデンサの電圧により、スイッチング素子のデューティ比をゼロから徐々に増やす方式のソフトスタート回路を設けている。ソフトスタート回路によりトランスの駆動電流を徐々に多くし、また徐々に少なくするといった波形にすることにより、トランスの磁束変化を少なくして音の発生を抑えている。実際にスイッチング素子のオン幅を、漸増⇒漸減⇒休止とするような駆動波形にしてみると、トランスからの唸り音は小さくなる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３５６７３５５号公報
【特許文献２】特許第３６６５９８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、磁界密度の変化ΔＢを抑えるために、トランスの有効断面積を増加させたり、トランスの巻数比を変えたりすると、出力電力に対してトランスサイズが大きくなり、コストアップになる。また、スイッチング動作のオン時間を短くして電流の変化、即ち磁界の変化を小さくすればトランスの唸り音は軽減する。しかし、単位時間あたりのスイッチング回数を増やすことになり、スイッチング損失が増加してしまう。更に出力電力が小さい軽負荷運転時には、ソフトスタート／ソフトストップとなるほど多くの回数のスイッチングを行うことができない。特許文献１及び特許文献２の方法を実施するには、一回あたりのスイッチング動作で供給するエネルギーを小さくしてスイッチングの回数を多くする必要がある。これらのことから、従来の電源装置は、スイッチング回数を少なくしてスイッチング損失を軽減しようとすると、トランスに与える１波あたりのエネルギーが大きくなるため、発生する音が大きくなってしまうという課題を有している。
【０００６】
本発明は、このような状況のもとでなされたもので、電源装置におけるスイッチング損失を軽減しつつ、トランスから発生する音を軽減することを目的とする。
【課題を解決するための手段】
【０００７】
前述の課題を解決するために、本発明は、以下の構成を備える。
【０００８】
（１）コアに巻回された一次巻線、二次巻線及び補助巻線を有するトランスと、前記トランスの前記一次巻線に流れる電流を供給又は遮断するスイッチング手段と、前記スイッチング手段にパルス信号を印加することによりスイッチング動作を制御する制御手段と、を備え、所定電力を消費する第一モードと、前記スイッチング手段の前記スイッチング動作を停止させる期間が前記第一モードよりも長く、前記第一モードよりも低い電力を消費する第二モードに切り換え可能な電源装置であって、前記制御手段は、前記第二モードで動作している際の前記スイッチング手段による前記スイッチング動作を停止している期間に、所定のタイミングで前記スイッチング手段に少なくとも１波のパルス信号を印加することを特徴とする電源装置。
【０００９】
（２）コアに巻回された一次巻線、二次巻線及び補助巻線を有するトランスと、前記トランスの前記一次巻線に流れる電流を供給又は遮断する第一スイッチング手段と、前記第一スイッチング手段にパルス信号を印加することによりスイッチング動作を制御する第一制御手段と、を備え、所定電力を消費する第一モードと、前記第一スイッチング手段の前記スイッチング動作を停止させる期間が前記第一モードよりも長く、前記第一モードよりも低い電力を消費する第二モードに切り換え可能な電源装置であって、前記トランスの前記二次巻線に流れる電流を供給又は遮断する第二スイッチング手段と、前記第二スイッチング手段に流れる電流に応じて前記第二スイッチング手段のオン又はオフを制御する第二制御手段と、前記第二モードに移行して所定時間が経過したあとに、前記第二制御手段の制御にかかわらず前記第二スイッチング手段をオン状態に維持するタイマ回路と、を備えることを特徴とする電源装置。
【００１０】
（３）記録材に画像形成を行う画像形成手段と、前記（１）又は前記（２）に記載の電源装置と、を備えることを特徴とする画像形成装置。
【発明の効果】
【００１１】
本発明によれば、電源装置におけるスイッチング損失を軽減しつつ、トランスから発生する音を軽減することができる。
【図面の簡単な説明】
【００１２】
【図１】実施例１の基本の電源装置の構成を示す図、ＩＣ内部の回路図
【図２】実施例１の基本の電源装置の動作波形を示す図、トランスの変位を示す図
【図３】実施例１のトランスの変位量とパルスの関係を示す図
【図４】実施例１のトランスの変位量と追加されたパルスの関係を示す図
【図５】実施例１のトランスの変位量と追加されたパルスの関係を示す図
【図６】実施例１のトランスの変位量と追加されたパルスの関係を示す図
【図７】実施例１の電源装置の回路図
【図８】実施例１の電源装置の動作波形を示す図
【図９】実施例２の電源装置の回路図、動作波形を示す図
【図１０】実施例２の電源装置の回路図、動作波形を示す図
【図１１】実施例３の電源装置のＩＣ内部の回路図、実施例４の電源装置の回路図
【図１２】実施例５の画像形成装置の構成を示す図
【発明を実施するための形態】
【００１３】
本発明は、トランスを駆動することに伴って発生した電磁力がトランスに機械的な歪を与え、機械的な歪みがトランスを伝播して共振し、音として放射されるというメカニズムに基づいてなされたものである。本発明は、トランスの駆動によって発生した機械的な歪みを打ち消す所定のタイミングで、トランスを駆動するパルスを与えることにより、トラ
ンスの唸り音の発生を低減させる構成である。そして、本発明は、少ないスイッチング回数でもトランスの唸り音を打ち消すことができる駆動方法を提案するものである。本発明は、トランスの唸り音に対して効果的に音を抑制する駆動波形とすることにより、スイッチング電源装置を高効率で稼働させることが可能となる。以下、本発明を実施するための形態を、実施例により図面を参照しながら詳しく説明する。
【実施例１】
【００１４】
［基本となる電源装置の構成及び動作］
電源装置の動作に関して、電源装置の構成を、図１を用いて説明する。商用交流電源７００から交流電圧が印加されると、交流電圧はダイオードブリッジ７０１及びコンデンサ７０２により整流、平滑され、コンデンサ７０２の両端に直流電圧が発生する。制御手段又は第一制御手段であるスイッチング電源制御ＩＣ７１０（以下、単にＩＣ７１０とする）の端子１には、コンデンサ７０２に蓄えられた電圧が抵抗７０３を介して入力される。これにより、ＩＣ７１０が内部に有する電源回路８０２によりＩＣ７１０自身が動作するための電源が生成される。
【００１５】
ここで、図１（ｂ）に示すように、ＩＣ７１０は、端子１〜端子７を有している。また、ＩＣ７１０は、電圧検知回路８０１、エラーアンプ８０３、ワンショット回路８０４、基準電圧生成回路８０５、エラーアンプ８０６を有している。更に、ＩＣ７１０は、基準電圧８０７、８１３、フリップフロップ８０８、多入力ＡＮＤ８０９、出力ドライバ回路８１０、エラーアンプ８１１、保護回路８１２を有している。ＩＣ７１０の端子５は、ＧＮＤ端子となっている。電源回路８０２は、高い電圧を入力されてＩＣ７１０内部の電源供給を行い、端子２に電圧を供給するとともに、端子２の電圧が上昇してくると端子１を切り離す機能を有している。基準電圧８０７は、後述する発振停止電圧９０２となるよう設定されている。
【００１６】
ＩＣ７１０は、ＩＣ７１０の端子７の電圧をハイレベルとし、スイッチング手段又は第一スイッチング手段である電界効果トランジスタ（以下、単にＦＥＴとする）７０８をターンオンする。ＦＥＴ７０８は、オン又はオフすることにより、トランス７０４の一次巻線７０５に流れる電流を供給又は遮断する。ＦＥＴ７０８がターンオンすると、コンデンサ７０２からトランス７０４の一次巻線７０５、ＦＥＴ７０８、抵抗７０９に電流が流れる。ここで、トランス７０４は、トランス７０４に巻回された一次巻線７０５と、一次巻線７０５とは逆方向に巻回された二次巻線７０６と、二次巻線７０６と同方向に巻回された補助巻線７０７と、を有する。
【００１７】
抵抗７０９に電流が流れて抵抗７０９の両端の電圧が上昇すると、ＩＣ７１０の端子６の電圧が上昇する。なお、抵抗７０９は、電流検出抵抗として機能する。ＩＣ７１０は、エラーアンプ８１１により端子４と端子６の電圧を比較しており、端子６の電圧が端子４の電圧よりも高くなると、端子７の電圧をローレベルとし、ＦＥＴ７０８をターンオフする。ＦＥＴ７０８がターンオフすると、トランス７０４の二次巻線７０６よりダイオード７１５、コンデンサ７１６に電流が流れ、コンデンサ７１６が充電されて電圧が上昇する。また、トランス７０４の補助巻線７０７の電圧が上昇し、補助巻線７０７からダイオード７１３とコンデンサ７１４に電流が流れ、ＩＣ７１０の端子２に電圧を供給する。トランス７０４の二次巻線７０６及び補助巻線７０７から電流が流れ、トランス７０４に蓄えられていたエネルギーがなくなると、トランス７０４の二次巻線７０６及び補助巻線７０７の電圧は、自由振動を始める。ＩＣ７１０は、端子３に接続された電圧検知回路８０１により補助巻線７０７の電圧の振動を監視しており、端子３の電圧が最も低下したところで端子７をハイレベルに切り替えて、ＦＥＴ７０８をターンオンする。
【００１８】
このような一連の動作を繰り返していくことで、ＩＣ７１０の端子２に接続されたコン
デンサ７１４及びトランス７０４の二次側に接続されたコンデンサ７１６の電圧が上昇していく。コンデンサ７１６の電圧を抵抗７１９、７２０により分圧した電圧は、シャントレギュレータ７１８のＲＥＦ端子に印加されている。シャントレギュレータ７１８のＲＥＦ端子に印加される電圧が高くなると、シャントレギュレータ７１８のカソード（Ｋ）−アノード（Ａ）間に電流が流れ始める。これにより、抵抗７１７を介してフォトカプラのＬＥＤ７１２に電流が流れ、フォトカプラのフォトトランジスタ７１１に電流が流れて、ＩＣ７１０の端子４の電圧が低下する。
【００１９】
ＩＣ７１０は、上述したように、端子４と端子６の電圧をエラーアンプ８１１により比較しており、端子４の電圧よりも端子６の電圧が高くなると、ＩＣ７１０の端子７をローレベルにするように構成されている。このため、ＩＣ７１０は、コンデンサ７１６の電圧が上昇してくると、ＦＥＴ７０８のオン時間が短くなって、出力電圧を安定させる定電圧制御を構成している。また、補助巻線７０７は二次巻線７０６と同一方向に巻回されているため、二次巻線７０６の電圧に対し巻数比に応じた電圧が発生する。二次側のコンデンサ７１６の電圧が安定すると、コンデンサ７１４の電圧も安定した定電圧となる。
【００２０】
負荷７２１で消費する電力が低下すると、コンデンサ７１６の両端電圧が上昇してくるため、ＩＣ７１０はＦＥＴ７０８のオン時間を短くしてコンデンサ７１６の充電量を少なくするようにして出力電圧を低下させる。出力電圧が低下すると、二次巻線７０６からエネルギーが放出される時間（吐き出し時間ともいう）も短くなるため、ＦＥＴ７０８のオフ時間も短くなり、スイッチング周波数が上昇する。ＩＣ７１０は、端子７のハイレベル、ローレベルを繰り返す周波数、即ちスイッチング周波数に上限を設けている。ＩＣ７１０は、負荷７２１が電流を使用しなくなって、即ち消費電力が低下してスイッチング周波数が上限値に到達すると、スイッチング動作を間引いてオフ時間を増大させる動作（以下、バースト動作という）を開始する。なお、以降、所定電力を消費しスイッチング動作を行っている状態を、第一モードである通常動作モードという。一方、通常動作モードよりも低い電力を消費しスイッチング動作を停止するバースト動作を行っている状態を、第二モードであるバーストモードという。
【００２１】
［ＩＣ７１０によるバースト動作］
図２（ａ）、図２（ｂ）に、ＩＣ７１０が行うバースト動作の一例を示し、バースト動作時の動作波形を示す。ここで、図２（ａ）の９０１（破線）はＩＣ７１０の端子４の電圧波形、９０２（一点鎖線）はＩＣ７１０で予め定められている発振停止電圧（基準電圧８０７）である。また、図２（ａ）の９０３（実線）は端子６の電圧であり、抵抗７０９に電流が流れたときの抵抗７０９の両端の電圧である。図２（ｂ）の９０４はＦＥＴ７０８のゲート端子の電圧であり、ＩＣ７１０の端子７の電圧でもある。図２（ａ）、図２（ｂ）の横軸は時間（ｔ）、縦軸は電圧（Ｖ）を示している。
【００２２】
ＩＣ７１０は、端子４の電圧が９０１のように変化して、発振停止電圧９０２よりも低くなると、端子７へのパルス出力を停止するよう動作する。負荷７２１で消費する電力が少なくなると出力電圧が高くなり、抵抗７１９、７２０により分圧されてシャントレギュレータ７１８のＲＥＦ端子に入力される電圧が上昇する。シャントレギュレータ７１８はカソード（Ｋ）−アノード（Ａ）間に更に多く電流を流すため、フォトカプラのＬＥＤ７１２の電流が増加し、フォトカプラのフォトトランジスタ７１１に接続されたＩＣ７１０の端子４の電圧が低下する。その結果、ＩＣ７１０の端子４の電圧が９０１のように変化して、発振停止電圧９０２以下となる。これにより、ＩＣ７１０は、端子７からのパルス出力を停止する。
【００２３】
負荷７２１での消費電力が小さくなっても、電源装置内の検出用の電流などは流れ続ける。このため、時間の経過とともにコンデンサ７１６に蓄えられている電圧が低下してシ
ャントレギュレータ７１８のＲＥＦ電圧が低下し、カソード（Ｋ）−アノード（Ａ）間の電流が減少する。この結果、フォトカプラのＬＥＤ７１２の電流、フォトトランジスタ７１１の電流がともに減少するため、端子４の電圧が上昇し、所定電圧以上である発振停止電圧９０２以上になると、ＩＣ７１０は、再び端子７からのパルス出力を開始する。このようにしてＩＣ７１０は、軽負荷時、スイッチング周波数を上昇させないバースト動作を可能にしており、軽負荷動作時でも高い効率を実現している。
【００２４】
［トランスのコアに働く力］
トランス７０４を駆動する際のコアに働く力の方向を定義した図と変位量を表す図を図２（イ）〜図２（ハ）に示す。ここではトランス７０４のコアとして一般的なＥＥ型又はＥＥＲ型のコアを想定している。図２（イ）〜図２（ハ）にはトランス７０４のコアを投影した形を示している。図２（イ）〜図２（ハ）中、矢印は方向を示し、図２（イ）に示すように巻線が巻回された巻回軸方向にコア同士を吸引する方向を＋方向とし、図２（ロ）に示すようにコア同士が離れる方向を−方向としている。図２（ハ）には、振動状態にあるトランス７０４のコアの変位を可視化した図を示している。図２（ハ）は、図２（ロ）に示す−方向の力（後述する復元力Ｆ’）が優勢となっている状態で、トランスは、図面中上下方向へ膨らみ、左右方向には凹んだ状態となる。なお、図２（イ）に示す＋方向の力（後述する電磁力Ｆ）が優勢となっている状態では、トランスは、図面中上下方向には凹み、左右方向へは膨らんだ形状となる。
【００２５】
トランス７０４には一次巻線７０５、二次巻線７０６と補助巻線７０７が巻回されており、各巻線に電流が流れる際に磁界が発生し、コアには電磁力が発生する。この電磁力は、トランス７０４のコア同士を吸引する方向（＋方向）に働き、力の大きさは巻線の電流の大きさに比例する。このため、例えばＦＥＴ７０８がオンしている期間は、一次巻線７０５に流れる電流により電磁力が発生し、ＦＥＴ７０８がターンオフする直前まで、電磁力は大きくなり続ける。ＦＥＴ７０８がオフになり、トランス７０４に蓄えられた電磁的なエネルギーが二次巻線７０６及び補助巻線７０７から流れ出し始める。補助巻線７０７の電流は微小であるため説明を省略する。
【００２６】
二次巻線７０６に流れる電流の初期値は、一次巻線７０５に流れていた電流のピーク値の巻数比倍となる。二次巻線７０６に流れる電流は、トランス７０４の出力電圧と二次巻線７０６のインダクタンス及びＦＥＴ７０８のターンオフからの時間により決まり、電流値は時間とともに減少していく。二次巻線７０６による電磁力もまた、吸引力として働き、一次巻線７０５の電流により発生する電磁力は時間とともに増加したが、二次巻線７０６の電磁力は電流の減少に伴い減少し、トランス７０４のエネルギーを放出し終わると０になる。
【００２７】
電磁力Ｆは、一般に以下の式で表すことができ、コアに発生する磁束密度に比例する。
Ｆ∝Ｂ２Ｓ／２μ０・・・（式１）
ここで、Ｂは磁束密度、Ｓは有効断面積、μ０は真空の透磁率である。
また、磁束密度Ｂは、以下の式より電流に比例することがわかる。
Ｂ＝ＬＩ／ＳＮ・・・（式２）
ここで、Ｌはトランス７０４のインダクタンス、Ｉは巻線電流、Ｓは磁路の有効断面積、Ｎは巻数である。
【００２８】
トランス７０４の一次巻線７０５に電流を印加した直後は、トランス７０４のコアの変位量は小さい。電磁力Ｆの働く方向はコア同士を吸引する方向、即ち図２（イ）の矢印方向であり、この方向を＋方向と定義する。コアの速度は電磁力Ｆの積分に比例する。ここで、コアの速度とは、単位時間当たりのコアの変位の変化量である。コアに電磁力Ｆが働いている間、コアの速度は＋方向に大きくなる。コアの速度を積分することでコアの変位
となることから、トランス７０４のコアは、時間とともに移動する速度が上昇し、変位も＋方向に大きくなってくる。ＦＥＴ７０８がターンオフして一次巻線７０５の電流が停止し、二次巻線７０６に電流が流れ、更に時間の経過とともに二次巻線７０６の電流が０になる。そして、ＦＥＴ７０８が次のターンオンを行って、再び一次巻線７０５に電流が流れると、電磁力Ｆは再び強くなり、コアに与える加速度の積分であるコアの速度と、加速度の二回積分であるコアの＋方向の変位は大きくなっていく。コアの変位が大きくなると、トランス７０４のコアの弾性による復元力が無視できない大きさとなる。
【００２９】
コアの弾性による復元力Ｆ’は、
Ｆ’＝−ｋｘ・・・（式３）
となる。ここで、ｋはコアの材質及び構造により求まるばね定数、ｘはコアの静止時からの変位量である。復元力Ｆ’は変位量ｘの大きさに比例し、方向は変位量ｘを打ち消す方向に働く。
【００３０】
（バーストモード中のコアの様子）
コアの変位が増加していくと、復元力Ｆ’の増加に伴ってコアへの加速度、速度とも増加が抑えられ始め、やがては電磁力Ｆと釣り合ってしまう。電源装置が、上述したバースト動作を行う第二モードであるバーストモードに移行して休止期間に入ると、トランス７０４に働く電磁力Ｆは０となる。このとき、コアの力学的エネルギーとしては、変位量ｘと復元力Ｆ’による位置エネルギーと、コアの速度による運動エネルギーが残留することになる。これにより、コアは力学的な自由振動を始める。この様子を図３に示す。図３（イ）の縦軸はＦＥＴ７０８のゲート電圧（Ｖ）の波形を示し、横軸は時間を示す。図３（ロ）の縦軸はコアに発生する磁束の磁束密度Ｂ（Ｔ）を示し、横軸は時間を示す。図３（ハ）の縦軸はコアの変位量ｘ、横軸は時間を示す。また、図３（ニ）の縦軸はコアの＋、−方向への速度を示し、＋方向はトランス７０４のコア同士が中央方向に向かって吸引される方向を示し、−方向はトランス７０４のコア同士が離れていく方向であることを示し、横軸は時間を示している。
【００３１】
図３（イ）に示すように、トランス７０４を駆動するＦＥＴ７０８のオン、オフパルスは、２回印加されている。２回のパルス印加に伴う電磁力Ｆにより、図３（ニ）に示すようにコアが加速度を受けて２回、速度が上昇している。コアの速度は＋方向であり、トランス７０４のコア同士が吸引する方向である。このときの変位量を見ると、図３（ハ）に示すように、パルス印加による加速に伴ってコアの変位が開始され、２回目のパルスが停止した後もコアの運動エネルギーがコア及び構造から決まるばね定数と変位量ｘの位置エネルギーに変換されていく様子がわかる。運動エネルギーと位置エネルギーのエネルギー保存則より、
ｍｖ２／２−Ｆ’ｘ＝一定・・・（式４）
ここで、ｍはコアの質量、ｖはコアの速度である。
【００３２】
また変位は速度を積分した結果であるので、変位と速度の位相が９０°ずれていることもわかる（図３（ハ）、図３（ニ））。そして、電磁力Ｆが０となった後（図３中、縦の破線の右側の領域）は、変位に伴う復元力Ｆ’によりコアの速度ｖ及び変位量ｘが正弦波的な振動を始めることがわかる（図中、ｔｆｒｅｅと示した領域）。なお、実際のトランス７０４では必ず損失があるため、コアの速度ｖ及び変位量ｘの正弦波振動は減衰していく。
【００３３】
［コアの自由振動中のパルス印加］
図４は、電源装置がバーストモードで稼働している際（即ち、スイッチング動作の休止期間中）に、コアの変位量をリセットするためのパルスをＦＥＴ７０８に入力した場合のグラフである。図４には、パルス印加タイミングと変位量ｘ及びパルス印加タイミングと
コアの速度ｖの関係を示す。説明を容易にするため、図４にはトランス７０４のコアの自由振動の一周期（基本振動周期ともいう）を２πとした際、基本振動周期２πの半周期であるπだけ経過した後にパルスを１回印加した例を示す。ここで、図４（イ）はＦＥＴ７０８のゲート電圧（Ｖ）の波形、図４（ロ）はコアの磁束密度Ｂ（Ｔ）、図４（ハ）はコアの変位量ｘ、図４（ニ）はコアの速度ｖを示している。横軸は全て時間である。図４（ハ）、図４（ニ）には、電磁力Ｆが減衰してからのコアの自由振動（ｔｆｒｅｅ）を示す波形を破線でＲＥＦとして表記している。即ち、図４（ハ）、図４（ニ）に示す破線ＲＥＦの波形は、図３（ハ）、図３（ニ）の波形と同じである。
【００３４】
（パルスＢ）
図４では、図３と同様に、トランス７０４を駆動するＦＥＴ７０８のオン、オフパルスは、２回印加されている。なお、コアの自由振動（ｔｆｒｅｅ）の開始タイミングは、図４（ロ）に示すように、２回目のパルスをＦＥＴ７０８に印加した後、磁束密度Ｂ（Ｔ）＝０となるタイミングである。また、以降、コアの自由振動の周期を２πとした場合に、コアの変位量が最初に０となるタイミングから位相πに相当する時間分（以下、単に、時間π等のように表現する）、さかのぼったタイミングを時間０とする。
【００３５】
時間０から時間πが経過したタイミングでは、コアの速度ｖはコア同士が離れる方向（−方向）に最大となっており、コアの変位量ｘはほぼ０である。このことから、コアの持つ力学的エネルギーは、運動エネルギーが支配的となっている（ｘ＝０）。図４（イ）のパルスＢのように、時間πのタイミングでパルスを印加して電磁力Ｆを与えると、コアの速度は図４（ニ）の実線でパルスＢとして示す波形のように、速度ｖの振幅が低下する（即ち、速度ｖの絶対値が小さくなる）。このように、時間πのタイミングでＦＥＴ７０８のゲート端子にパルスを印加すると、コアの速度ｖに対して急減速を行ったことになる。コアの位置エネルギーはほぼ０であることから、残った運動エネルギーだけで振動をすることになり、図４（ハ）、図４（ニ）の実線パルスＢの波形に示すように、パルスを印加した後は変位量ｘの振幅、速度ｖの振幅とも小さくなっていることがわかる。なお、以降の説明を簡単化するために、時間π／２〜時間πの期間を期間Ａ、時間π〜時間３π／２の期間を期間Ｃとする。また、時間３π／２π〜時間２πの期間を期間Ｄ、電磁力Ｆが０（又は磁束密度Ｂ＝０）となったタイミング〜時間π／２の期間を期間Ｆとする。
【００３６】
図５、図６に、トランス７０４のコアの自由振動中に、ＦＥＴ７０８のゲート端子にパルスを印加するタイミングを、図４のパルスＢのタイミングとは異なるタイミングに変更した場合の変位量ｘと速度ｖを示す。図５（イ）〜図５（ハ）、図６（イ）〜図６（ハ）は、図４（イ）、図４（ハ）、図４（ニ）にそれぞれ対応するグラフであり、グラフの説明は省略する。なお、図５（ロ）、図５（ハ）、図６（ロ）、図６（ハ）にも、電磁力Ｆが減衰してからのコアの自由振動（ｔｆｒｅｅ）を示す波形を破線ＲＥＦとして示す。上述したように、ＦＥＴ７０８にパルスを印加したことにより発生する電磁力Ｆは、コア同士を吸引する方向（変位量が＋となる方向）にのみ働くため、グラフの＋方向に速度ｖを上昇させることしかできない。従って、バーストモードに移行した後に印加するパルスのタイミング次第で、コアの振動は大きくなる場合と小さくなる場合とがある。図５に期間Ａ、時間π、期間Ｃのタイミングで、パルスを一回ずつ印加した場合の変位量ｘ及び速度ｖを示す。ここで、期間Ａに印加したパルスをパルスＡ、時間πのタイミングで印加したパルスをパルスＢ、期間Ｃに印加したパルスをパルスＣとしている。
【００３７】
また、図６には、期間Ｄ、時間２πの近傍、期間Ｆのタイミングで、パルスを一回ずつ印加した場合の変位量ｘ及び速度ｖを示す。図６では、期間Ｄに印加したパルスをパルスＤ、時間２πの近傍でのパルスをパルスＥ、期間Ｆに印加したパルスをパルスＦとしている。なお、時間２πの近傍でのパルスＥは、３π／２以降で、次の周期のπ／２以前の期間であり（３π／２〜５π／２ともいえる）、本実施例では、パルスＤよりも更に時間２
πに近いタイミングで出力されるパルスとしている。
【００３８】
（パルスＡ、パルスＣ）
時間π／２〜時間３π／２の期間、即ち期間Ａ〜期間Ｃでは、概ねトランス７０４のコア同士が離れていく方向（−方向）に向かってコアが移動している、即ち速度ｖがマイナスとなっている。このため、期間Ａ〜期間Ｃでは、電磁力Ｆによる加速度がそのままブレーキとして働くため、速度ｖの絶対値が小さくなることがわかる。例えば、図５（ロ）、図５（ハ）に示すように、期間Ａに印加したパルスＡ（太い一点鎖線で示す）では、速度ｖの絶対値は小さくなる。なお、期間ＡにパルスＡを印加した場合、変位量ｘとばね定数ｋによる位置エネルギーが残留しているため、一旦速度ｖが減少した後も復元力Ｆ’による加速を受けて再度速度ｖの絶対値が上昇する。また、図５（ロ）、図５（ハ）に示すように、パルスＢ（太い実線で示す）の印加タイミングは図４と同じタイミングであり、変位量０、速度最大（−方向）のタイミングである。この場合は、変位量ｘの大きさに伴う復元力Ｆ’が小さくなっているため、速度ｖの絶対値が低下した後、残留している運動エネルギーが位置エネルギーに変わっていく。このため、パルスＢでは、速度ｖの振幅及び変位量ｘの振幅は最も小さくなる。更に図５（ロ）、図５（ハ）に示す期間Ｃに印加したパルスＣ（太い破線で示す）では、速度ｖの絶対値は減少するものの、既に位置エネルギーに変換されたエネルギーが残留しているため、パルスＢに比較すると効果が少ないことがわかる。更には期間Ｃでも、パルス印加により電磁力Ｆを与えた結果、速度ｖが＋側になってしまう場合には、むしろ速度ｖの振幅が大きくなってしまい、変位量ｘの振幅も大きくなってしまう。
【００３９】
（パルスＤ、パルスＥ、パルスＦ）
時間３π／２〜時間２π（期間Ｄ）、磁束密度Ｂ＝０（図３（ロ）参照）のタイミング〜時間π／２（期間Ｆ）の期間では、トランス７０４のコア同士が吸引される方向（＋方向）に移動している。このため、このタイミングでの電磁力Ｆの印加は、トランス７０４のコアの速度ｖを更に上昇させてしまい、変位量ｘの振幅も上昇してしまう。特にその効果は、図６に示すパルスＥのタイミングで最大となる。なお、図６（ロ）、図６（ハ）では、パルスＤを印加したときの変位量ｘ、速度ｖの波形を太い一点鎖線、パルスＥを印加したときの変位量ｘ、速度ｖの波形を太い実線、パルスＦを印加したときの変位量ｘ、速度ｖの波形を太い破線で示している。
【００４０】
以上説明したように、本実施例では、スイッチング動作の休止期間となるバーストモードの開始から、トランス７０４のコアの機械的な共振周期の時間π／２〜時間３π／２の期間に、少なくとも１波のオン期間を有するように構成したことを特徴とする。即ち、トランス７０４のコアの速度ｖの絶対値を減少させるタイミングで、電磁力Ｆを与える構成としている。これにより、コアの振動を抑制するものである。また時間π／２〜時間３π／２の期間と記載したが、機械的振動の周期を２πとしたときに同等の効果を得られる（ｎ×π／２〜ｎ×３π／２）（ｎは１以上の整数）の期間であれば良い。また、電磁力Ｆを与える手段及びタイミングを発生する手段も本実施例の構成に限定されない。また、本実施例では、フライバック型電源の、特に臨界モードと呼ばれる疑似共振電源を一例として説明したが、不連続運転動作をする電源装置には適用可能であり、電源方式及びＩＣの制御方式により限定されるものではない。
【００４１】
［電源装置の構成］
図７は本実施例の電源装置の回路図である。図８には、本実施例の電源装置の動作波形を示す。また、図１（ａ）の回路図と共通する構成には同一の符号を付し、説明は省略する。端子１３１はＩＣ７１０の端子７、即ちＦＥＴ７０８のゲート電圧信号端子に接続されており、端子１３２はＩＣ７１０のＧＮＤ端子である端子５に接続されている。また、端子１３４はＩＣ７１０の端子２に接続されており、電源端子である。また、端子１３３
はＩＣ７１０の端子４のフィードバック端子に接続されている。なお、端子１３１は後述するワンショット回路Ｂ１に接続され、端子１３３は後述するタイマ回路Ｂ２に接続されている。
【００４２】
ワンショット回路Ｂ１は、ＦＥＴ７０８のゲート端子を駆動する信号が停止したことを検出して、ワンショットパルスを発生する回路である。タイマ回路Ｂ２は、ワンショット回路Ｂ１で発生したワンショットパルスからタイマ回路により一定時間、ＩＣ７１０を強制停止する回路である。
【００４３】
ＩＣ７１０によりＦＥＴ７０８がスイッチング動作を行うように制御されているとき、ＦＥＴ７０８のゲート端子に印加される信号により、端子１３１にハイレベルの信号とローレベルの信号が交互に印加される。端子１３１は、ワンショット回路Ｂ１のトランジスタ１０２のベース端子に接続されているため、抵抗１０１を介してトランジスタ１０２のベース端子に信号が入力され、トランジスタ１０２は周期的にオン、オフする。そして、コンデンサ１０７は、トランジスタ１０２により周期的に放電されるため、コンデンサ１０７の電圧は低い状態となっている。
【００４４】
一方、電源装置がバーストモードに移行すると、ＩＣ７１０の端子７がローレベルに保持される。このように、上述した電源装置のバースト動作によって、長い期間、ローレベルの信号が端子１３１に印加されると、トランジスタ１０２はオフ状態となり、コンデンサ１０７の電圧が上昇し始める。コンデンサ１０７の電圧が上昇すると、トランジスタ１０８がオンとなり、ダイオード１１１を介してトランジスタ１１５のコレクタ端子がローレベルとなる。トランジスタ１１５、１２０はワンショット回路を構成している。ダイオード１１１によりトランジスタ１１５のコレクタ端子がローレベルとなると、コンデンサ１１３を介してトランジスタ１２０のベースがローレベルとなり、トランジスタ１２０はオフする。トランジスタ１２０がオフすると、トランジスタ１２０のコレクタ端子の電圧が上昇してトランジスタ１１５のベース端子の電圧が上昇し、トランジスタ１１５がオンし、トランジスタ１１５のコレクタ端子の電圧は更に低下する。
【００４５】
トランジスタ１２０のコレクタ端子の電圧が上昇すると、タイマ回路Ｂ２のトランジスタ１３０がオンし、トランジスタ１３０のコレクタ端子に接続された端子１３３によって、ＩＣ７１０の端子４をローレベルとする。またこのとき、抵抗１２３を介してコンデンサ１２４に電流が流れ続ける。コンデンサ１２４の一端には、抵抗１２６を介してトランジスタ１２７のベース端子が接続されている。このため、抵抗１２３とコンデンサ１２４の時定数で定められた時間が経過すると、トランジスタ１２７がオンし、トランジスタ１３０のベース端子をローレベルとするため、トランジスタ１３０がオフして、ＩＣ７１０の端子４はローレベルから解放される。このように、ワンショット回路Ｂ１及びタイマ回路Ｂ２は、電源装置がバーストモードに移行すると、タイマ回路Ｂ２により決定されている時間が経過するまで、ＩＣ７１０の端子４をローレベルに保持する。なお、１０３〜１０６、１１０、１１２、１１４、１１６、１１７、１１９、１２１、１２５、１２８、１２９は抵抗である。１０９、１１８はコンデンサ、１２２はダイオードである。
【００４６】
［電源装置の動作波形］
図８に、図７に示す電源装置の動作波形を示す。ここで、図８（ａ）の９０１（破線）はＩＣ７１０の端子４の電圧波形、９０２（一点鎖線）はＩＣ７１０で予め定められている所定電圧である発振停止電圧（図１（ｂ）の基準電圧８０７）、９０３（実線）は抵抗７０９に現れる電圧である。図８（ｂ）の９０４は、ＩＣ７１０の動作によるＦＥＴ７０８のゲート電圧の波形であり、ＩＣ７１０の端子７（端子１３１でもある）の電圧である。即ち、図８（ｂ）は、ＦＥＴ７０８のゲート端子に印加されるパルス波形でもある。また、図８（ｃ）の２５０は、ワンショット回路Ｂ１のトランジスタ１０２のコレクタ電圧
の波形を示し、図８（ｄ）の２５１は、タイマ回路Ｂ２のトランジスタ１３０のベース電圧を示している。図８（ａ）〜図８（ｄ）の横軸は時間（ｔ）、縦軸は電圧（Ｖ）を示している。
【００４７】
トランジスタ１３０のベース電圧がＶｂｅ（約０．６Ｖ）よりも高い電圧以上となっている所定時間である期間ｔｏｆｆでは、トランジスタ１３０はオンとなる。このため、ＩＣ７１０の端子４の電圧は、図８（ａ）の９０１に示すように、期間ｔｏｆｆではローレベル（０Ｖ）になっている。従って、抵抗１２３とコンデンサ１２４、抵抗１２５、１２６及びトランジスタ１２７から成るタイマ回路の動作期間中は、ＩＣ７１０の端子４の電圧が発振停止電圧９０２より低いため、ＩＣ７１０がＦＥＴ７０８をオンすることはない。上述したように、トランジスタ１３０がオン状態の期間である期間ｔｏｆｆは、抵抗１２３とコンデンサ１２４の時定数により決定される。
【００４８】
一方、トランジスタ１３０がオンを開始するまでの時間は、ワンショット回路Ｂ１の抵抗１０３とコンデンサ１０７、抵抗１０５及びトランジスタ１０８により決まる。トランジスタ１３０がオンとなるまでの時間と期間ｔｏｆｆの時間は、上述したトランス７０４のコアの共振周期を２πとしたとき、π／２〜３π／２の期間となるよう決定する。なお、図４（ニ）で説明したように、π／２〜３π／２の期間は、トランス７０４のコアの速度が−方向となっている期間である。
【００４９】
ここで、トランス７０４の共振周期の測定方法として複数の方法があり、例えば以下のようなものがある。
（１）トランス７０４のコアをハンマーで叩き、その状態での音を測定して、フーリエ変換により周波数スペクトラムを取得する。
（２）トランス７０４に正弦波を印加し、周波数を変えながら発生する音波を測定して、フーリエ変換により周波数スペクトラムを取得する。
（１）又は（２）の方法で周波数スペクトラムのピークを確認し、最も低い周波数成分の逆数を求め、トランス７０４の基本波の共振周期とする。
実際に（２）の方法により得た周波数から周期を計算し、バースト動作終了後から時間πの後にパルスを１波印加した状態と、パルス無しの状態で音圧測定を行った。そして、マイクとＦＦＴアナライザを用いて測定した音圧は、パルス有の場合の方がパルス無の場合よりも大きな電力を伝達可能であるにも関わらず、１０ｄＢ以上低下することが確認できた。
【００５０】
以上、本実施例によれば、電源装置におけるスイッチング損失を軽減しつつ、トランスから発生する音を軽減することができる。
【実施例２】
【００５１】
実施例２では、電源装置を簡素化した回路について説明する。実施例１で説明した電源装置のＦＥＴ７０８のゲート電圧の波形は、オン時間とオフ時間を合わせても、数μｓ〜１０数μｓ程度である。トランス７０４の一般的なサイズであるＥＥＲ２８〜ＥＥＲ４２サイズのコアの持つ機械的な共振周波数は、数ｋＨｚ〜十数ｋＨｚである。このため、ＩＣ７１０の端子４をローレベルに保持する期間ｔｏｆｆ（以下、強制オフ期間ともいう）に必要な時間は、数十μｓ〜百数十μｓ程度と、ＦＥＴ７０８のスイッチング動作の期間に比べて充分に長い。このような場合には、回路を図９（ａ）のように簡素化することも可能である。
【００５２】
［電源装置の構成］
図９（ａ）に示す電源装置では、図７のトランジスタ１１５、１２０により構成されるワンショット回路を省略することで回路を簡略化している。トランジスタ２１４のコレク
タ端子は、端子１３３を介してＩＣ７１０の端子４に接続されている。なお、トランジスタ２１４のコレクタ端子は、信号レベルの整合を行えば抵抗７０９又はＩＣ７１０の端子６などに接続しても同様の効果を得ることが可能である。端子１３４である電源電圧はＩＣ７１０と共通の、コンデンサ７１４から取得しても良い。図９（ｂ）〜図９（ｅ）に、図９（ａ）に示した電源装置の各部の波形を示す。なお、図９（ｂ）、図９（ｃ）は、図８（ａ）、図８（ｂ）のグラフと同じグラフであり、説明を省略する。図９（ｄ）の３０１は、ＰＮＰトランジスタ（以下、単にトランジスタという）２１２のエミッタ電圧であり、図９（ｅ）の３０２は、トランジスタ２１４のベース電圧である。
【００５３】
ＩＣ７１０がＦＥＴ７０８をオン、オフすると、ＩＣ７１０の端子２とＩＣ７１０の端子５の間にＩＣ７１０の電源電圧が発生する。本実施例の回路は、端子２と端子５間に発生したＩＣ７１０の電源電圧を、端子１３２、端子１３４で取得して動作する。端子１３２、端子１３４間にＩＣ７１０の電源電圧が印加されると、コンデンサ２０２の両端の電圧が上昇し、ＰＮＰトランジスタ（以下、単にトランジスタという）２０６はオフする。電源装置の二次側の負荷７２１の消費電力が大きく、ＩＣ７１０がバースト動作をしていないときは、コンデンサ２０２、抵抗２０４、２０５の時定数によりトランジスタ２０６はオンしないため、トランジスタ２１４はオフし続けている。
【００５４】
一方、電源装置の二次側の負荷７２１の消費電力が小さくなり、ＩＣ７１０がバーストモードに移行すると、ＦＥＴ７０８のゲート端子の電圧を低下させている時間が長くなる。即ち、ＩＣ７１０の端子７（端子１３１でもある）がローレベルとなっている。コンデンサ２０２は端子１３４から抵抗２０４、２０５を流れる電流により充電され、コンデンサ２０２の電圧が大きくなるとトランジスタ２０６がオンする。トランジスタ２０６がオンすると、端子１３４からトランジスタ２０６、抵抗２０７、抵抗２０８の経路に電流が流れ、コンデンサ２０９の抵抗２０８側端子の電圧が上昇する。コンデンサ２０９には電源電圧が充電されているため、コンデンサ２０９の抵抗２１０側の電圧が電源電圧よりも高くなり、トランジスタ２１２がオンするようになる。トランジスタ２１２がオンすると、トランジスタ２１４がオンする。端子１３３にはＩＣ７１０の端子４が接続されており、トランジスタ２１４がオンすると、端子４の電圧を図９（ｂ）に示す９０１のｔｏｆｆ期間のように低下させる。ＩＣ７１０は、端子４の電圧が予め定められた発振停止電圧９０２以下となると、ＦＥＴ７０８をオフし続けるため、トランジスタ２１４がオンとなっている間のｔｏｆｆ期間、ＦＥＴ７０８をオンできない。
【００５５】
コンデンサ２０９の端子電圧が、抵抗２１０、トランジスタ２１２を介して抵抗２１１、２１９及びトランジスタ２１４、抵抗２１３といった経路で放電されると、トランジスタ２１２がオフとなる。トランジスタ２１２がオフとなると、トランジスタ２１４は再びオフとなる。トランジスタ２１４がオフとなった結果、ＩＣ７１０はバースト動作の最後の１つのパルスが印加された後、コンデンサ２０２の放電時間だけ経過すると発振を強制的に停止されることになる。また発振を停止する期間は、コンデンサ２０９の放電時定数の期間となる。なお、ダイオード２０１は、端子１３１からＦＥＴ７０８のゲート端子に電圧が印加されないようにするためのものであり、２０３は抵抗である。
【００５６】
実施例１の図７及び本実施例の図９（ａ）に示す電源装置では、バーストモードでの発振停止から次の発振開始までの期間の最短期間を定義する回路である。バーストモードにおけるオフ時間は、負荷の大きさによって変化する。具体的には、負荷が大きくなり（即ち、負荷が重くなり）流れる電流が大きくなると、オフ時間は短くなる。従って軽負荷運転時、電源装置の負荷７２１が大きくなりオフ時間が短くなることによって、タイマ回路の定める発振停止期間よりも実際の発振停止期間が短くなった場合には、バースト動作の周期がトランス７０４の振動を打ち消す周期に固定されることになる。実際には負荷７２１が大きい状態では、電源装置を使用する機器（例えばレーザプリンタなど）が動作して
おり、機器の動作音によってトランス７０４から音が発生しても殆ど気にならないことが多い。一方で機器が動作しないスリープ状態等のときには、トランス７０４の音が目立つため、トランス７０４の音を軽減する効果が大きい。タイマ回路による発振停止期間が終了した後、強制的に発振を開始するには、端子４の電圧が発振停止電圧９０２以上となっていれば良い。
【００５７】
［バースト動作中のパルスの印加タイミング］
図１０（ａ）に、ダイオードとコンデンサ、抵抗からなるタイマ回路による発振停止期間（期間ｔｏｆｆ）が終了した後、ＦＥＴ７０８にパルスを１波出力して、ＦＥＴ７０８をオン、オフするような回路（パルス印加回路でもある）を構成した例を示す。図１（ａ）、図９（ａ）と同じ構成には同じ符号を付し、説明は省略する。また、図１０（ｂ）〜図１０（ｅ）に、図１０（ａ）に示す電源装置の各部の動作波形を示す。図１０（ｂ）、図１０（ｃ）は、図９（ｂ）、図９（ｃ）に示すグラフに対応するものであり、説明は省略する。ここで、図９（ｃ）では、通常のバースト動作におけるパルスをＦＥＴ７０８に印加している。これに対して図１０（ｃ）では、期間ｔｏｆｆ終了後に、トランス７０４のコアの機械的な歪みを打ち消すためのパルスをＦＥＴ７０８に印加している点において異なる。また、図１０（ｄ）の４０１は、トランジスタ２１２のエミッタ端子の電圧波形であり、図１０（ｅ）の４０２は、トランジスタ２１４のベース電圧の波形である。
【００５８】
図１０（ａ）の電源装置において、端子２２４には、図９（ａ）ではＩＣ７１０の端子４に接続されていたフォトカプラのフォトトランジスタ７１１のコレクタ端子を接続する。このように接続すると、トランジスタ２１４がオンしている期間にコンデンサ２２１が充電される。トランジスタ２１２のエミッタ端子の電圧が上昇してくると、トランジスタ２１４がオフしたことにより、ＩＣ７１０の端子４に、コンデンサ２２１に蓄えられた電圧が印加される。
【００５９】
図１０（ｂ）の９０１に示すように、トランジスタ２１４がオフすると、端子１３３にはコンデンサ２２１に蓄えられた電圧が印加され、ＩＣ７１０の端子４の電圧が発振停止電圧９０２以上となる。これにより、ＩＣ７１０は端子７からハイレベルの信号をＦＥＴ７０８に出力し、ＦＥＴ７０８がオンされる。ＦＥＴ７０８がオンすると、トランス７０４の一次巻線７０５に電流が流れ、端子６の電圧が上昇してくる。端子６の電圧が端子４の電圧まで上昇すると、ＩＣ７１０はＦＥＴ７０８をオフにする。ＦＥＴ７０８がオフすると、トランス７０４の二次巻線７０６からダイオード７１５、コンデンサ７１６に電流が流れ、二次側の出力電流が上昇する。このため、シャントレギュレータ７１８がカソード（Ｋ）−アノード（Ａ）間に電流を流し始め、フォトカプラのＬＥＤ７１２が発光してフォトカプラのフォトトランジスタ７１１がより電流を流し、抵抗２２３を介して端子４の電圧を低下させる。なお、図１０（ａ）において２２０は抵抗、２２２はダイオードである。コンデンサ２２１は、蓄えられた電圧がＩＣ７１０の端子４に印加される際、端子４の電圧が発振停止電圧９０２以上となるように、容量が決定されるものとする。
【００６０】
以上のようにして、バースト動作によってＦＥＴ７０８のオン、オフ動作が停止すると、一定の期間（即ち、期間ｔｏｆｆ）ＦＥＴ７０８へのパルス印加を禁止する。そして、パルス印加の禁止と共に、期間ｔｏｆｆ終了後に少なくとも１波のパルスを印加することを可能としている。
【００６１】
以上、本実施例によれば、電源装置におけるスイッチング損失を軽減しつつ、トランスから発生する音を軽減することができる。
【実施例３】
【００６２】
実施例１ではワンショット回路Ｂ１とタイマ回路Ｂ２をディスクリート回路で構成する
一例について説明を行った。実施例３では、ワンショット回路Ｂ１とタイマ回路Ｂ２をＩＣに実装する場合の一例を以下に示す。図１１（ａ）にこのようなＩＣ１７１０の内部回路の一例を示す。ワンショット回路とタイマ回路で簡単にＩＣ内に実装することができる。本実施例では、図１（ａ）の電源装置に図１１（ａ）に示すＩＣ１７１０を適用した例を説明する。
【００６３】
図１１（ａ）のＩＣ１７１０において、ＩＣ７１０と同じ機能のところは同一符号を付し、説明は省略する。図１１（ａ）のＩＣ１７１０の内部回路は、ＩＣ７１０に対し、制御端子付きのタイマ５１３、制御端子５１４を追加したものとなっている。本実施例で説明するＩＣ１７１０は、ＩＣ７１０をベースとしているため、ワンショット回路Ｂ１に相当するワンショット回路８０４が既に内蔵されている。このため、本実施例のＩＣ１７１０は、タイマ５１３のみの追加となっている。しかし、本発明はＩＣの構成により制限されるものではない。
【００６４】
タイマ５１３は、エラーアンプ８０３の出力とワンショット回路８０４のＣＬＲ端子に接続されている。ＩＣ１７１０の制御端子５１４により、外部からタイマ５１３の時間を制御可能としている。ＩＣ１７１０の端子４の電圧が、発振停止電圧８０７以下となると、エラーアンプ８０３は、ローレベルの信号を出力する。タイマ５１３にローレベルが入力されると、タイマ５１３が計時動作を開始し、ワンショット回路８０４に出力するＣＬＲ信号をローレベルにする。ローレベルのＣＬＲ信号が入力されたワンショット回路８０４は、次のオン信号を出力できない状態となる。タイマ５１３で設定された時間が経過すると、タイマ５１３はＣＬＲ信号をハイレベルとする。ハイレベルのＣＬＲ信号が入力されたワンショット回路８０４は動作を開始し、ＦＥＴ７０８のゲート端子にパルスを出力する。タイマ５１３の出力がハイレベルとなった後も、ＩＣ１７１０の端子４の電圧が低い場合には、エラーアンプ８０３はローレベルの出力を続けている。このため、タイマ５１３の出力はローレベルとなっており、停止状態を維持するよう動作する。
【００６５】
タイマ５１３の動作時間、即ち、タイマ５１３が計時を行っている期間は、トランス７０４のコアが持つ機械的共振周期を２πとしたとき、
ｎ×（π／２〜３π／２）：ｎは１以上の整数
の期間とすることで、バースト動作の停止期間を決定している。詳細には、バースト動作の停止期間は、ＩＣ１７１０の端子４の電圧が発振停止電圧８０７以下となったタイミングに開始される。また、バースト動作の停止期間は、最短でｎ×π／２、最長でｎ×３π／２のタイミングで終了する。なお、バースト動作の停止期間中に、トランス７０４の歪みを軽減するためにパルス信号を出力する場合、パルス信号の印加が終了した後でも、トランス７０４の二次側の吐き出しが終わるまでに時間を要する（以下、吐き出し時間αとする）。吐き出し時間αは、例えば１０数μｓ程度であり、トランス７０４から発生する音の周波数（１０ｋＨｚ程度）に比較して小さい。このため、バースト動作の停止期間の終了のタイミングを、（ｎ×π／２＋α）〜（ｎ×３π／２＋α）のように、吐き出し時間α分だけずらしてもよい。
【００６６】
このため、負荷７２１が大きい場合も、バースト動作の停止期間に入った後、端子４の電圧次第で、少なくとも１波、ＦＥＴ７０８のゲート端子にパルスを出力することが可能となる。また、負荷７２１が軽負荷になった場合も、必ずタイマ５１３で定められた期間終了後に少なくとも１波、ＦＥＴ７０８のゲート端子にパルスを出力するよう構成している。このように簡便な回路で、トランス７０４の唸り音を軽減することが可能となる。
【００６７】
以上、本実施例によれば、電源装置におけるスイッチング損失を軽減しつつ、トランスから発生する音を軽減することができる。
【実施例４】
【００６８】
トランス７０４の歪を打ち消すパルスは一次側だけでなく、二次側から印加することも可能である。例えば電源装置が二次側の同期整流スイッチを有している場合には、簡単な構成でこのような回路を実装することが可能である。図１１（ｂ）にそのような例を示す。なお、図１（ａ）と同じ構成には同じ符号を付し、説明は省略する。
【００６９】
［電源装置の構成］
図１１（ｂ）に示すように、本実施例の電源装置は、二次側に第二スイッチング手段である同期整流ＦＥＴ６５０、第二制御手段である同期整流ＦＥＴの制御回路６５１を備える構成である。ここで、同期整流ＦＥＴ６５０は、オン又はオフすることにより、トランス７０４の二次巻線７０６に流れる電流を供給又は遮断する。また、制御回路６５１は、同期整流ＦＥＴ６５０のドレイン−ソース間に流れる電流を検出した場合に、同期整流ＦＥＴ６５０をオンし、ドレイン−ソース間に流れる電流が減少し０となった場合に、同期整流ＦＥＴ６５０をオフするように制御している。
【００７０】
本実施例では、バーストモード時に少なくとも１波のパルス出力を二次側で制御するため、ＦＥＴ７０８のゲート端子に出力する信号に相当するオン／オフ信号は、トランス７０４の二次巻線７０６に接続された端子６３１から取得する。また、端子６３２はコンデンサ７１６の−端子、端子６３４はコンデンサ７１６の＋端子に接続し、端子６３３は同期整流ＦＥＴ６５０のゲート端子に接続する。
【００７１】
ＩＣ７１０の端子７のオンオフ信号の出力に応じて二次巻線７０６の電圧が変化することを受けて、トランジスタ６０２はオン、オフする。このため、ＩＣ７１０がバースト動作、即ち、ＦＥＴ７０８のスイッチング動作の休止期間が無ければ、コンデンサ６０６に電圧は蓄積されない。電源装置がバーストモードに移行し、ＩＣ７１０がバースト動作を行うことに伴って、ＦＥＴ７０８がスイッチング動作を休止すると、トランジスタ６０２はオフ状態を維持する。このため、コンデンサ７１６から端子６３４、抵抗６０３を介してコンデンサ６０６に電圧が充電され始め、トランジスタ６０８がオンとなる。トランジスタ６０８がオンすると、コンデンサ６０９とダイオード６１５のカソード端子側は電圧が低下し、トランジスタ６１６がオフとなって端子６３３の電圧が上昇する。端子６３３の電圧が上昇すると、同期整流ＦＥＴ６５０はオンする。同期整流ＦＥＴ６５０がオンすると、トランス７０４の二次巻線７０６に電流が流れるため、トランス７０４の二次側からパルスを印加することができる。なお、このとき、トランス７０４の二次側において、コンデンサ７１６の＋側からトランス７０４の二次巻線７０６、同期整流ＦＥＴ６５０、コンデンサ７１６の−側の経路で電流が流れる。なお、６０１、６０４、６０５、６０７、６１０〜６１４は抵抗である。
【００７２】
このようにして、ＩＣ７１０がバースト動作を行いＦＥＴ７０８のスイッチング動作の休止期間が発生すると、一定時間の後に同期整流ＦＥＴ６５０をオンすることが可能となる。ここで、一定時間は、例えば、上述した期間ｔｏｆｆとなるように設定するものとする。なお、同期整流ＦＥＴ６５０をオンする期間、ＦＥＴ７０８がオンしないようにシャントレギュレータ７１８のＲＥＦ端子電圧を上昇させるように構成しても良い。また、制御回路６５１の動作中にトランジスタ６１６の動作が発生しても問題ないよう抵抗等を用いて接続するものとする。更に、バーストモード中のパルス供給タイミングは、時定数回路に限らずＣＰＵやＡＳＩＣといったロジック回路を用いて作成しても良く、このようにすれば時間の精度を高めることが可能である。
【００７３】
以上、本実施例によれば、電源装置におけるスイッチング損失を軽減しつつ、トランスから発生する音を軽減することができる。
【実施例５】
【００７４】
実施例１〜４で説明した電源装置は、例えば画像形成装置の低圧電源、即ちコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例１〜４の電源装置が適用される画像形成装置の構成を説明する。
【００７５】
［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図１２に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。また、レーザビームプリンタ３００は、実施例１〜４で説明した電源装置４００を備えている。なお、実施例１〜４の電源装置４００を適用可能な画像形成装置は、図１２に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
【００７６】
レーザビームプリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御する不図示のコントローラを備えており、実施例１〜４に記載の電源装置４００は、例えばコントローラに電力を供給する。また、実施例１〜４に記載の電源装置４００は、感光ドラム３１１を回転するため又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に電力を供給する。即ち、実施例１〜４の負荷７２１は、コントローラや駆動部に相当する。本実施例の画像形成装置は、省電力を実現する待機状態（例えば、省電力モードや待機モード）にある場合に、例えばコントローラのみに電力を供給する等、負荷を軽くして消費電力を低減させることができる。即ち、本実施例の画像形成装置では、省電力モード時に、実施例１〜４で説明した電源装置４００が軽負荷時のバースト動作を行う。そして、画像形成装置が省電力モードで稼働している際には、実施例１〜４で説明した構成によって、電源装置４００のトランス７０４から発生する音を軽減することができる。具体的には、画像形成装置が省電力モードに移行し、電源装置がバーストモードで稼働しているときに、トランス７０４のコアの速度ｖがマイナスとなる期間π／２〜３π／２に、ＦＥＴ７０８に少なくとも１波のパルス信号を印加する。これにより、トランス７０４のコアの変位量ｘの振幅を小さくすることができ、トランス７０４から発生する音を軽減することができる。
【００７７】
以上、本実施例によれば、画像形成装置の電源装置におけるスイッチング損失を軽減しつつ、トランスから発生する音を軽減することができる。
【符号の説明】
【００７８】
７０４      トランス
７０８      ＦＥＴ
７１０      ＩＣ
【図１】
2018007560.tif 000003
【図２】
2018007560.tif 000004
【図３】
2018007560.tif 000005
【図４】
2018007560.tif 000006
【図５】
2018007560.tif 000007
【図６】
2018007560.tif 000008
【図７】
2018007560.tif 000009
【図８】
2018007560.tif 000010
【図９】
2018007560.tif 000011
【図１０】
2018007560.tif 000012
【図１１】
2018007560.tif 000013
【図１２】
2018007560.tif 000014