(57)【要約】【課題】電力変換効率の低下を招くことなく、貫通電流の発生を防止する。【解決手段】同期整流方式のスイッチングレギュレータ１は、高電位側電源線２および低電位側電源線３の間に直列接続されるとともに相補的にオンオフされるトランジスタＭ１、Ｍ２、コイルＬ１とコンデンサＣ１からなる平滑回路６および制御部５を備えている。コイルＬ１に蓄えられたエネルギーを出力端子４へと還流する整流動作を行う整流側のスイッチング素子であるトランジスタＭ２には、ダイオードＤ２が並列接続されている。制御部５は、トランジスタＭ１、Ｍ２のうち一方をオフした後、コンパレータ１３を介して相互接続ノードＮ１の電位が、低電位側電源線３の電位よりもダイオードＤ２の順方向電圧だけ低い電位になったことを検出すると、トランジスタＭ１、Ｍ２のうち他方をオンする。【選択図】図１
2018007307.tif 000002
【特許請求の範囲】
【請求項１】
高電位側電源線（２、３３）および低電位側電源線（３）の間に直列接続されるとともに、相補的にオンオフされる２つのスイッチング素子（Ｍ１、Ｍ２、Ｍ３１、Ｍ３２）と、
前記２つのスイッチング素子の相互接続ノード（Ｎ１、Ｎ３１）に一端が接続されたコイル（Ｌ１）と、出力端子（４）に一端が接続されたコンデンサ（Ｃ１）と、からなる平滑回路（６）と、
前記２つのスイッチング素子のうち、前記コイルに蓄えられたエネルギーを前記出力端子側へと還流する整流動作を行う整流側のスイッチング素子（Ｍ２、Ｍ３１）に対して並列に設けられた整流素子（Ｄ２、Ｄ３１）と、
前記２つのスイッチング素子のオンオフを制御する制御部（５、３２、５２）と、
前記制御部は、
前記相互接続ノードの電位を検出する電位検出部（１３、３７）を備え、
一方の前記スイッチング素子をオフした後、前記電位検出部を介して前記相互接続ノードの電位が、前記低電位側電源線の電位よりも前記整流素子の順方向電圧に対応する所定値だけ低い電位、または前記高電位側電源線の電位よりも前記所定値だけ高い電位になったことを検出すると、他方の前記スイッチング素子をオンする同期整流方式のスイッチングレギュレータ。
【請求項２】
前記高電位側電源線（２）および前記低電位側電源線（３）を通じて入力される入力電圧を降圧する降圧動作を実行可能に構成され、
前記相互接続ノード（Ｎ１）および前記低電位側電源線の間に接続された前記スイッチング素子（Ｍ２）が整流側のスイッチング素子であり、
前記制御部は、一方の前記スイッチング素子をオフした後、前記電位検出部を介して前記相互接続ノードの電位が、前記低電位側電源線の電位よりも前記所定値だけ低い電位になったことを検出すると、他方の前記スイッチング素子をオンする請求項１に記載の同期整流方式のスイッチングレギュレータ。
【請求項３】
前記電位検出部（１３）は、
カレントミラー回路（２２）と、
前記カレントミラー回路のミラー電流経路側に配置され、前記ミラー電流の通電状態に応じて信号を出力する信号出力部（２１）と、
前記カレントミラー回路の主電流経路を流れる主経路電流を制御するものであり、前記接続ノードの電位が前記低電位側電源線の電位よりも前記所定値だけ低い電位以下の電位である状態では前記主経路電流を流さず、前記相互接続ノードの電位が前記低電位側電源線の電位よりも前記所定値だけ低い電位よりも高い電位である状態では前記主経路電流を流す通電制御部（Ｍ５、Ｄ５）と、
を備える請求項２に記載の同期整流方式のスイッチングレギュレータ。
【請求項４】
入力された電圧を昇圧して前記高電位側電源線（３３）および前記低電位側電源線（３）を通じて出力する昇圧動作を実行可能に構成され、
前記高電位側電源線（３３）および前記相互接続ノード（Ｎ３１）の間に接続された前記スイッチング素子（Ｍ３１）が整流側のスイッチング素子であり、
前記制御部は、一方の前記スイッチング素子をオフした後、前記電位検出部を介して前記相互接続ノードの電位が、前記高電位側電源線の電位よりも前記所定値だけ高い電位になったことを検出すると、他方の前記スイッチング素子をオンする請求項１に記載の同期整流方式のスイッチングレギュレータ。
【請求項５】
前記電位検出部（３７）は、
カレントミラー回路（４８）と、
前記カレントミラー回路のミラー電流経路側に配置され、前記ミラー電流の通電状態に応じて信号を出力する信号出力部（４６）と、
前記カレントミラー回路の主電流経路を流れる主経路電流を制御するものであり、前記接続ノードの電位が前記高電位側電源線の電位よりも前記所定値だけ高い電位以上の電位である状態では前記主経路電流を流さず、前記相互接続ノードの電位が前記高電位側電源線の電位よりも前記所定値だけ高い電位未満の電位である状態では前記主経路電流を流す通電制御部（Ｍ３５、Ｄ３５）と、
を備える請求項４に記載の同期整流方式のスイッチングレギュレータ。
【請求項６】
前記制御部（５２）は、
前記制御部から前記整流側のスイッチング素子（Ｍ２）の制御端子に与えられる制御信号をモニタするモニタ回路（５７）を備え、
一方の前記スイッチング素子をオフした後、前記電位検出部を介して前記相互接続ノードの電位が前記低電位側電源線の電位よりも前記所定値だけ低い電位になったことが検出されなくとも、前記モニタ回路を介して前記制御信号が前記整流側のスイッチング素子をオフするレベルであることを検出すると、所定の遅延時間が経過してから他方の前記スイッチング素子をオンする請求項２または３に記載の同期整流方式のスイッチングレギュレータ。
【請求項７】
前記スイッチング素子はＭＯＳトランジスタであり、
前記整流素子は、前記ＭＯＳトランジスタのボディダイオード（Ｄ２、Ｄ３１）である請求項１から６のいずれか一項に記載の同期整流方式のスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相補的にオンオフされる２つのスイッチング素子を備えた同期整流方式のスイッチングレギュレータに関する。
【背景技術】
【０００２】
例えば特許文献１に開示されているような同期整流方式のスイッチングレギュレータにおいて、特にスイッチング素子であるＭＯＳトランジスタが外付けされた構成の場合、寄生の容量や抵抗の影響により、２つのＭＯＳトランジスタの双方がオフしているか否かを検出することが難しい。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−０５７４９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えば、２つのＭＯＳトランジスタを駆動するためのゲート駆動信号をモニタすることで、双方のオフを検出するといった構成があるが、この構成では次のような問題がある。すなわち、ＭＯＳトランジスタのゲート容量や静電気保護用の抵抗などが原因で、ゲート駆動信号が変化してから実際のＭＯＳトランジスタのゲートの状態が変化するまでに遅延が生じる。具体的には、ゲート駆動信号がＭＯＳトランジスタをオフするレベルになっていても、実際のＭＯＳトランジスタのゲート電圧が未だオフするレベルに達していないことがある。そうすると、一方のＭＯＳトランジスタが完全にオフする前に他方のＭＯＳトランジスタがオンし、貫通電流が流れてしまう可能性がある。
【０００５】
このような貫通対策として、遅延回路を設け、上記ゲート容量や抵抗などに起因する遅延を十分に上回るだけの遅延を持たせてから、ＭＯＳトランジスタのオンオフを切り替えるようにする、ということが考えられる。しかし、この場合、双方のＭＯＳトランジスタがオフとなる期間、いわゆるデッドタイムがむやみに長くなってしまう。デッドタイムでは、ＭＯＳトランジスタと並列に設けられたダイオードを介して還流電流が流れるため、いずれかのＭＯＳトランジスタがオンしている期間に比べ、電力損失が増加する。そのため、上述したように遅延回路を設ける構成では、スイッチングレギュレータにおける電力変換効率が低下してしまう。
【０００６】
本発明は上記事情に鑑みてなされたものであり、その目的は、電力変換効率の低下を招くことなく、貫通電流の発生を防止することができる同期整流方式のスイッチングレギュレータを提供することにある。
【課題を解決するための手段】
【０００７】
請求項１に記載のスイッチングレギュレータは、同期整流方式であり、２つのスイッチング素子（Ｍ１、Ｍ２、Ｍ３１、Ｍ３２）、平滑回路（６）、整流素子（Ｄ２、Ｄ３１）および制御部（５、３２、５２）を備えている。２つのスイッチング素子は、高電位側電源線（２、３３）および低電位側電源線（３）の間に直列接続されるとともに、相補的にオンオフされる。平滑回路は、２つのスイッチング素子の相互接続ノード（Ｎ１、Ｎ３１）に一端が接続されたコイル（Ｌ１）および出力端子（４）に一端が接続されたコンデンサ（Ｃ１）からなる。整流素子は、２つのスイッチング素子のうち、コイルに蓄えられたエネルギーを出力端子へと還流する整流動作を行う整流側のスイッチング素子（Ｍ２、Ｍ３１）に対して並列に設けられている。制御部は、２つのスイッチング素子のオンオフを制御するもので、相互接続ノードの電位を検出する電位検出部（１３、３７）を備えている。
【０００８】
このような構成において、２つのスイッチング素子の双方がオフするときには、整流素子によりコイルに蓄えられたエネルギーを出力端子へと還流する整流動作が行われる。ここで、スイッチングレギュレータが降圧動作を実行する構成であれば、上記整流動作が行われることで、２つのスイッチング素子の相互接続ノードの電位は、低電位側電源線の電位よりも整流素子の順方向電圧に対応する所定値だけ低い電位となる。また、スイッチングレギュレータが昇圧動作を実行する構成であれば、上記整流動作が行われることで、上記相互接続ノードの電位は、高電位側電源線の電位よりも上記所定値だけ高い電位となる。
【０００９】
本手段では、このような点に着目し、制御部は、一方のスイッチング素子をオフした後、電位検出部を介して相互接続ノードの電位が、低電位側電源線の電位よりも整流素子の順方向電圧に対応する所定値だけ低い電位、または高電位側電源線の電位よりも所定値だけ高い電位になったことを検出すると、他方のスイッチング素子をオンするようにしている。このようにすれば、一方のスイッチング素子が確実にオフとなってから、他方のスイッチング素子をオンすることができる。そして、この場合、スイッチング素子を駆動するための駆動信号をモニタする必要がないため、遅延回路を設けることによる弊害、つまりデッドタイムがむやみに長くなるといったことも生じない。したがって、本手段によれば、電力変換効率の低下を招くことなく、貫通電流の発生を防止することができるという優れた効果が得られる。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態に係るスイッチングレギュレータの構成を模式的に示す図
【図２】電位検出部であるコンパレータの具体的な構成を模式的に示す図
【図３】電位検出部であるコンパレータの動作を説明するための図
【図４】各部の信号および電圧の波形を模式的に示すタイミングチャート
【図５】第２実施形態に係るスイッチングレギュレータの構成を模式的に示す図
【図６】電位検出部であるコンパレータの具体的な構成を模式的に示す図
【図７】各部の信号および電圧の波形を模式的に示すタイミングチャート
【図８】第３実施形態に係るスイッチングレギュレータの構成を模式的に示す図
【発明を実施するための形態】
【００１１】
以下、本発明の複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１実施形態）
以下、本発明の第１実施形態について図１〜図４を参照して説明する。
図１に示すスイッチングレギュレータ１は、高電位側電源線２および低電位側電源線３を通じて入力される入力電圧＋Ｂを降圧する降圧動作を実行可能に構成された降圧型のスイッチング電源である。入力電圧＋Ｂは、例えば車載のバッテリ（図示略）から供給される。スイッチングレギュレータ１の出力電圧Ｖｏ６は、出力端子４を通じて例えば車載機器（図示略）に供給される。なお、低電位側電源線３の電位は、回路の基準電位であるグランド（＝０Ｖ）となっている。
【００１２】
また、スイッチングレギュレータ１は、同期整流方式のスイッチング電源であり、相補的にオンオフされる２つのトランジスタＭ１、Ｍ２を備えている。トランジスタＭ１、Ｍ２は、いずれもＮチャネル型のＭＯＳトランジスタであり、スイッチング素子に相当する。トランジスタＭ１、Ｍ２の駆動を制御する制御部５は、半導体集積回路（ＩＣ）として構成されている。つまり、この場合、トランジスタＭ１、Ｍ２は、ＩＣの外部に設けられた外付けの構成となっている。
【００１３】
トランジスタＭ１のドレインは高電位側電源線２に接続されており、トランジスタＭ２のソースは低電位側電源線３に接続されている。また、トランジスタＭ１のソースは、トランジスタＭ２のドレインに接続されている。つまり、トランジスタＭ１、Ｍ２は、高電位側電源線２および低電位側電源線３の間に直列接続されている。
【００１４】
トランジスタＭ１、Ｍ２の各ドレイン・ソース間には、それぞれソース側をアノードとしたダイオードＤ１、Ｄ２が接続されている。この場合、ダイオードＤ１、Ｄ２は、トランジスタＭ１、Ｍ２の寄生のボディダイオードである。トランジスタＭ１、Ｍ２の各ゲートは、それぞれ静電気対策用の抵抗Ｒ１、Ｒ２を介して制御部５の端子Ｇ１、Ｇ２に接続されている。
【００１５】
トランジスタＭ１、Ｍ２の相互接続ノードＮ１は、制御部５の端子ＬＸに接続されている。相互接続ノードＮ１と出力端子４の間には、コイルＬ１が接続されている。出力端子４と低電位側電源線３との間には、コンデンサＣ１が接続されている。コイルＬ１およびコンデンサＣ１により、平滑回路６が構成されている。
【００１６】
高電位側電源線２と相互接続ノードＮ１の間には、ダイオードＤ３およびコンデンサＣ２が接続されている。ダイオードＤ２およびコンデンサＣ３により、ブートストラップ回路７が構成されている。ブートストラップ回路７は、入力電圧＋Ｂを昇圧し、ハイサイド側のトランジスタＭ１をオン駆動可能とする電圧ＢＴを生成する。ダイオードＤ３およびコンデンサＣ２の相互接続ノードＮ２は、電圧ＢＴの出力ノードであり、制御部５の端子ＢＴに接続されている。
【００１７】
出力端子４と低電位側電源線３の間には、抵抗Ｒ３、Ｒ４が直列接続されている。抵抗Ｒ３、Ｒ４により、出力電圧Ｖｏ６を検出する電圧検出回路８が構成されている。出力電圧Ｖｏ６を抵抗Ｒ３、Ｒ４により分圧した電圧、つまり出力電圧Ｖｏ６の検出電圧Ｖｄは、制御部５の端子ＦＢに与えられている。また、低電位側電源線３は、制御部５の端子ＰＧＮＤに接続されている。
【００１８】
上記構成において、トランジスタＭ２は、コイルＬ１に蓄えられたエネルギーを出力端子４側へと還流する整流動作を行う整流側のスイッチング素子に相当する。また、ダイオードＤ２は、その整流側のスイッチング素子に並列に設けられた整流素子に相当する。
【００１９】
制御部５は、フィードバックされた出力電圧Ｖｏ６の検出値（検出電圧Ｖｄ）および出力電圧Ｖｏ６の目標値に基づいてトランジスタＭ１、Ｍ２のオンオフを制御する。制御部５は、基準電圧生成回路９、誤差アンプ１０、三角波信号生成回路１１、コンパレータ１２、１３、反転バッファ１４〜１６、Ｄ型のフリップフロップ１７、１８およびレベルシフト回路１９を備えている。
【００２０】
基準電圧生成回路９は、例えばバンドギャップリファレンス回路を含む構成であり、出力電圧Ｖｏ６の目標値に対応した基準電圧Ｖｒを生成する。基準電圧Ｖｒは、誤差アンプ１０の非反転入力端子に入力されている。また、誤差アンプ１０の反転入力端子には、検出電圧Ｖｄが入力されている。誤差アンプ１０は、検出電圧Ｖｄおよび基準電圧Ｖｒの差を増幅した誤差信号を出力する。
【００２１】
三角波信号生成回路１１は、図示しない発振器から与えられるクロック信号に基づいて、スイッチング周期に応じた周波数を持つ三角波信号、つまりＰＷＭのキャリア信号を生成する。三角波信号は、コンパレータ１２の反転入力端子に与えられている。また、コンパレータ１２の非反転入力端子には、誤差アンプ１０から出力される誤差信号が入力されている。このような構成によれば、コンパレータ１２の出力信号Ｓａは、三角波信号に同期するとともに、検出電圧Ｖｄおよび基準電圧Ｖｒの差に応じて変化する。
【００２２】
コンパレータ１２の出力信号Ｓａは、反転バッファ１４を介してフリップフロップ１７のリセット端子に与えられるとともに、フリップフロップ１８のリセット端子に与えられている。フリップフロップ１７、１８の各入力端子Ｄには、コンパレータ１３の出力信号Ｓｂが与えられている。フリップフロップ１７の出力端子Ｑから出力される信号は、レベルシフト回路１９、反転バッファ１５、１６を介して端子Ｇ１に与えられている。
【００２３】
反転バッファ１５、１６は、端子ＢＴおよび端子ＬＸを通じて電圧ＢＴの供給を受ける構成となっている。この場合、反転バッファ１６の出力信号が、トランジスタＭ１を駆動するためのゲート駆動信号Ｓｃとなる。フリップフロップ１８の出力端子Ｑから出力される信号は、端子Ｇ２に与えられている。この場合、フリップフロップ１８の出力信号が、トランジスタＭ２を駆動するためのゲート駆動信号Ｓｄとなる。
【００２４】
コンパレータ１３の反転入力端子は端子ＬＸに接続され、コンパレータ１３の非反転入力端子は端子ＰＧＮＤに接続されている。コンパレータ１３は、グランドを基準に端子ＬＸ、つまり相互接続ノードＮ１の電位を検出するもので、電位検出部に相当する。コンパレータ１３は、相互接続ノードＮ１の電位が検出閾値Ｖｔ１以下のときにハイレベル（以下、Ｈレベルと称す）の出力信号Ｓｂを出力するとともに、相互接続ノードＮ１の電位が検出閾値Ｖｔ１よりも高いときにロウレベル（以下、Ｌレベルと称す）の出力信号Ｓｂを出力するようになっている。
【００２５】
検出閾値Ｖｔ１は、低電位側電源線３の電位（＝０Ｖ）よりもダイオードＤ２の順方向電圧Ｖｆだけ低い電位であり、下記（１）式により表される。
Ｖｔ１＝０−Ｖｆ＝−Ｖｆ      …（１）
【００２６】
このようなコンパレータ１３の具体的な構成としては、例えば図２に示すような構成を採用することができる。図２に示すように、コンパレータ１３は、いずれもＮチャネル型のＭＯＳトランジスタであるトランジスタＭ３〜Ｍ５、電流源２０および抵抗素子２１を備えている。トランジスタＭ３、Ｍ４は、カレントミラー回路２２を構成するように接続されている。トランジスタＭ３、Ｍ４の共通のソースは、コンパレータ１３の非反転入力端子ＩＮ＋に接続されている。
【００２７】
トランジスタＭ３、Ｍ４の共通のゲートは、トランジスタＭ５のソースに接続されている。トランジスタＭ３のドレインと電源電圧ＶＤＤが供給される電源線２３との間には、電流源２０が接続されている。トランジスタＭ４のドレインは、抵抗素子２１を介して電源線２３に接続されるとともに、コンパレータ１３の出力端子ＯＵＴに接続されている。
【００２８】
トランジスタＭ５は、いわゆるダイオード接続されており、そのドレインはコンパレータ１３の反転入力端子ＩＮ−に接続されている。トランジスタＭ５のソース・ドレイン間には、ソース側をアノードとしたダイオードＤ５が接続されている。この場合、ダイオードＤ５は、トランジスタＭ５の寄生のボディダイオードであり、その順方向電圧はダイオードＤ２の順方向電圧Ｖｆと同様の電圧値となっている。
【００２９】
上記構成において、抵抗素子２１は、カレントミラー回路２２のミラー電流経路側に配置され、ミラー電流の通電状態に応じて信号を出力する信号出力部に相当する。また、トランジスタＭ５およびダイオードＤ５は、カレントミラー回路２２の主電流経路を流れる主経路電流を制御する通電制御部に相当する。
【００３０】
上記構成のコンパレータ１３の基本的な動作としては以下の通りである。
［１］相互接続ノードＮ１の電位が検出閾値Ｖｔ１以下のとき
この場合、非反転入力端子ＩＮ＋の電位が−Ｖｆ以下の負電位となる。そのため、電流源２０より供給される電流Ｉは、トランジスタＭ５を介して相互接続ノードＮ１へと流れる（流出する）。このとき、トランジスタＭ３のゲートは、ほぼ０Ｖとなる。そのため、トランジスタＭ３、Ｍ４がオフしてカレントミラー回路２２のミラー電流経路にミラー電流が流れず、出力端子ＯＵＴの電位がＨレベルとなる。つまり、相互接続ノードＮ１の電位が検出閾値Ｖｔ１以下のとき、コンパレータ１３は、Ｈレベルの出力信号Ｓｂを出力する。
【００３１】
［２］相互接続ノードＮ１の電位が検出閾値Ｖｔ１より高いとき
この場合、非反転入力端子ＩＮ＋の電位が−Ｖｆよりも高い電位となる。そのため、トランジスタＭ３、Ｍ４がオンしてカレントミラー回路２２のミラー電流経路にミラー電流が流れ、出力端子ＯＵＴの電位がＬレベルとなる。つまり、相互接続ノードＮ１の電位が検出閾値Ｖｔ１より高いとき、コンパレータ１３は、Ｌレベルの出力信号Ｓｂを出力する。
【００３２】
次に、上記構成の作用について説明する。
［１］コンパレータ１３による電位検出動作
図３（ａ）に示すように、ハイサイド側のトランジスタＭ１がオンであり、且つロウサイド側のトランジスタＭ２がオフであるとき、高電位側電源線２からトランジスタＭ１を介して出力端子４へと電流ＩＬＸが流れる状態となっている。そのため、相互接続ノードＮ１の電位は、ほぼ入力電圧＋Ｂであり、検出閾値Ｖｔ１より高い。したがって、コンパレータ１３の出力信号ＳｂはＬレベルとなる。
【００３３】
図３（ｂ）に示すように、トランジスタＭ１がオフであり、且つトランジスタＭ２がオンであるとき、低電位側電源線３からトランジスタＭ２を介して出力端子４に向けて電流ＩＬＸが流れる状態、つまり、トランジスタＭ２を介してコイルＬ１に蓄えられたエネルギーを出力端子４側へと還流する整流動作が行われる状態となっている。
【００３４】
そのため、相互接続ノードＮ１の電位は負電位となる。しかし、トランジスタＭ２のオン抵抗ＲｏｎとコイルＬ１に流れる電流ＩＬＸとの積（＝Ｒｏｎ×ＩＬＸ）、つまりトランジスタＭ２での電圧降下は、ダイオードＤ２などの順方向電圧Ｖｆに比べ小さい値となる。そのため、このとき、相互接続ノードＮ１の電位は、負電位ではあるものの、検出閾値Ｖｔ１より高い。したがって、コンパレータ１３の出力信号ＳｂはＬレベルとなる。
【００３５】
図３（ｃ）に示すように、トランジスタＭ１、Ｍ２の双方がオフであるとき、低電位側電源線３からダイオードＤ２を介して出力端子４に向けて電流ＩＬＸが流れる状態、つまり、ダイオードＤ２を介してコイルＬ１に蓄えられたエネルギーを出力端子４側へと還流する整流動作が行われる状態となっている。そのため、相互接続ノードＮ１の電位は、０ＶよりもダイオードＤ２の順方向電圧Ｖｆだけ低い負電位であり、検出閾値Ｖｔ１以下となる。したがって、コンパレータ１３の出力信号ＳｂはＨレベルとなる。
【００３６】
このように、コンパレータ１３の出力信号Ｓｂは、トランジスタＭ１、Ｍ２の双方がオフしているときにＨレベルとなり、トランジスタＭ１、Ｍ２のうち少なくとも一方がオンしているときにはＬレベルとなる。したがって、本実施形態の構成では、コンパレータ１３の出力信号Ｓｂのレベルに基づいて、トランジスタＭ１、Ｍ２の双方がオフしている状態であるか否かを判断することができる。
【００３７】
［２］スイッチングレギュレータ１全体の動作
まず、「トランジスタＭ１：オン，トランジスタＭ２：オフ」の期間から、「トランジスタＭ１：オフ，トランジスタＭ２：オン」の期間に遷移する際の動作について説明する。図４に示すように、コンパレータ１２の出力信号ＳａがＨレベルからＬレベルに転じると、トランジスタＭ２のゲート駆動信号Ｓｄを生成するためのフリップフロップ１８のリセットが解除されるとともに、トランジスタＭ１のゲート駆動信号Ｓｃを生成するためのフリップフロップ１７がリセットされてゲート駆動信号ＳｃがＨレベルからＬレベルに転じる。
【００３８】
その後、ゲート駆動信号Ｓｃが完全にＬレベルとなってトランジスタＭ１がオフに転じると、トランジスタＭ１、Ｍ２の双方がオフした状態となる。そのため、相互接続ノードＮ１の電位が検出閾値Ｖｔ１以下となり、コンパレータ１３の出力信号ＳｂがＨレベルに転じる。これにより、フリップフロップ１８の出力信号、つまりゲート駆動信号ＳｄがＨレベルに転じ、トランジスタＭ２のターンオンが開始される。
【００３９】
続いて、「トランジスタＭ１：オフ，トランジスタＭ２：オン」の期間から、「トランジスタＭ１：オン，トランジスタＭ２：オフ」の期間に遷移する際の動作について説明する。図４に示すように、コンパレータ１２の出力信号ＳａがＬレベルからＨレベルに転じると、トランジスタＭ１のゲート駆動信号Ｓｃを生成するためのフリップフロップ１７のリセットが解除されるとともに、トランジスタＭ２のゲート駆動信号Ｓｄを生成するためのフリップフロップ１８がリセットされてゲート駆動信号ＳｄがＨレベルからＬレベルに転じる。
【００４０】
その後、ゲート駆動信号Ｓｄが完全にＬレベルとなってトランジスタＭ２がオフに転じると、相互接続ノードＮ１の電位が検出閾値Ｖｔ１以下となり、コンパレータ１３の出力信号ＳｂがＨレベルに転じる。これにより、フリップフロップ１７の出力信号、ひいてはゲート駆動信号ＳｃがＨレベルに転じ、トランジスタＭ１のターンオンが開始される。
【００４１】
以上説明した本実施形態によれば、次のような効果が得られる。
同期整流方式のスイッチングレギュレータ１では、２つのトランジスタＭ１、Ｍ２の双方がオフするときには、整流側のスイッチング素子であるトランジスタＭ２に対して並列に設けられたダイオードＤ２によりコイルＬ１に蓄えられたエネルギーを出力端子４へと還流する整流動作が行われる。そして、本実施形態のように降圧動作を行うスイッチングレギュレータ１の場合、上記整流動作が行われることで、２つのトランジスタＭ１、Ｍ２の相互接続ノードＮ１の電位は、低電位側電源線３の電位よりもダイオードＤ２の順方向電圧Ｖｆだけ低い電位、つまり「−Ｖｆ」となる。
【００４２】
本実施形態では、このような点に着目し、制御部５は、トランジスタＭ１、Ｍ２のうち一方をオフした後、コンパレータ１３を介して相互接続ノードＮ１の電位が検出閾値Ｖｔ１（＝−Ｖｆ）以下になったことを検出すると、トランジスタＭ１、Ｍ２のうち他方をオンするようにしている。このようにすれば、トランジスタＭ１、Ｍ２のうち一方が確実にオフとなってから、トランジスタＭ１、Ｍ２のうち他方をオンすることができる。
【００４３】
そして、この場合、トランジスタＭ１、Ｍ２を駆動するためのゲート駆動信号Ｓｃ、Ｓｄをモニタする必要がないため、遅延回路を設けることによる弊害、つまりデッドタイムがむやみに長くなるといった問題も生じない。したがって、本実施形態によれば、降圧動作を実行するスイッチングレギュレータ１の電力変換効率が低下することなく、２つのトランジスタＭ１、Ｍ２が同時にオンすることで流れる貫通電流の発生を防止することができる。
【００４４】
本実施形態では、コンパレータ１３の出力信号Ｓｂのレベルに基づいて、トランジスタＭ１、Ｍ２の双方がオフしている状態であるか否かを判断することができる。そして、コンパレータ１３は、電流源２０、抵抗素子２１、カレントミラー回路２２、トランジスタＭ５およびダイオードＤ５により構成されている。つまり、本実施形態では、複雑な回路構成やソフトウェア処理などを要することなく、上述したような簡単な構成で、トランジスタＭ１、Ｍ２の双方がオフしている状態を精度良く検出することができる。
【００４５】
（第２実施形態）
以下、第２実施形態について図５〜図７を参照して説明する。
図５に示すように、本実施形態のスイッチングレギュレータ３１は、第１実施形態のスイッチングレギュレータ１と同様、同期整流方式のスイッチング電源である。ただし、スイッチングレギュレータ３１は、スイッチングレギュレータ１と同様の降圧動作だけでなく、入力電圧＋Ｂを昇圧して出力する昇圧動作も実行可能に構成されている。具体的には、スイッチングレギュレータ３１は、入力電圧＋Ｂが出力電圧Ｖｏ６の目標値よりも高いときには降圧動作を行い、入力電圧＋Ｂが出力電圧Ｖｏ６の目標値以下のときには昇圧動作を行うようになっている。
【００４６】
そのため、昇圧動作を行う際に相補的にオンオフされる２つのトランジスタＭ３１、Ｍ３２を備えている。トランジスタＭ３１はＰチャネル型のＭＯＳトランジスタであり、トランジスタＭ３２はＮチャネル型のＭＯＳトランジスタであり、いずれもスイッチング素子に相当する。トランジスタＭ１、Ｍ２、Ｍ３１、Ｍ３２の駆動を制御する制御部３２は、制御部５と同様にＩＣとして構成されている。つまり、この場合、トランジスタＭ１、Ｍ２、Ｍ３１、Ｍ３２は、外付けの構成となっている。
【００４７】
また、この場合、トランジスタＭ１がＰチャネル型のＭＯＳトランジスタに変更されており、これに応じてブートストラップ回路７が省かれている。そして、トランジスタＭ１のドレイン・ソース間には、ドレイン側をアノードとしたダイオードＤ１が接続されている。
【００４８】
トランジスタＭ３１のソースは出力端子４に接続される出力電源線３３に接続されており、トランジスタＭ３２のソースは低電位側電源線３に接続されている。また、トランジスタＭ３１、Ｍ３２の各ドレインが接続されている。つまり、トランジスタＭ３１、Ｍ３２は、出力電源線３３および低電位側電源線３の間に直列接続されている。なお、出力電源線３３は、高電位側電源線に相当するもので、制御部３２の端子Ｖｏ６＿Ｍに接続されている。
【００４９】
トランジスタＭ３１のドレイン・ソース間には、ドレイン側をアノードとしたダイオードＤ３１が接続されている。また、トランジスタＭ３２のドレイン・ソース間には、ソース側をアノードとしたダイオードＤ３２が接続されている。この場合、ダイオードＤ３１、Ｄ３２は、トランジスタＭ３１、Ｍ３２の寄生のボディダイオードである。トランジスタＭ３１、Ｍ３２の各ゲートは、それぞれ静電気対策用の抵抗Ｒ３１、Ｒ３２を介して制御部３２の端子Ｇ３１、Ｇ３２に接続されている。
【００５０】
トランジスタＭ３１、Ｍ３２の相互接続ノードＮ３１は、制御部３２の端子ＬＸ２に接続されている。なお、この場合、トランジスタＭ１、Ｍ２の相互接続ノードＮ１が接続される端子は、端子ＬＸ１となっており、その名称が変更されている。この場合、コイルＬ１は、相互接続ノードＮ１、Ｎ３１間に接続されている。
【００５１】
上記構成において、トランジスタＭ３１は、コイルＬ１に蓄えられたエネルギーを出力端子４側へと還流する整流動作を行う整流側のスイッチング素子に相当する。また、ダイオードＤ３１は、その整流側のスイッチング素子に並列に設けられた整流素子に相当する。
【００５２】
制御部３２は、制御部５に対し、反転バッファ１５、１６およびレベルシフト回路１９に代えて反転バッファ３４を備えている点、電圧源３５、コンパレータ３６、３７、ＡＮＤ回路３８、＋Ｂモニタ回路３９、反転バッファ４０〜４２、Ｄ型のフリップフロップ４３、４４が追加されている点などが異なる。
【００５３】
この場合、フリップフロップ１７の出力信号は、反転バッファ３４を介して端子Ｇ１に与えられている。また、誤差アンプ１０から出力される誤差信号は、レベルシフト用の電圧源３５を介してコンパレータ３６の非反転入力端子に与えられている。コンパレータ３６の反転入力端子には、三角波信号生成回路１１から出力される三角波信号が与えられている。
【００５４】
コンパレータ３６の出力信号Ｓｅは、ＡＮＤ回路３８の一方の入力端子に与えられている。ＡＮＤ回路３８の他方の入力端子には、＋Ｂモニタ回路３９の出力信号が与えられている。＋Ｂモニタ回路３９には、端子ＢＴを介して入力電圧＋Ｂが与えられている。＋Ｂモニタ回路３９は、入力電圧＋Ｂの電圧値を検出し、その検出値が出力電圧Ｖｏ６の目標値よりも高い場合にはＬレベルの信号を出力し、その検出値が出力電圧Ｖｏ６の目標値以下である場合にはＨレベルの信号を出力する。
【００５５】
ＡＮＤ回路３８の出力信号は、反転バッファ４０に入力されている。反転バッファ４０の出力信号は、反転バッファ４１を介してフリップフロップ４３のリセット端子Ｒに与えられるとともに、フリップフロップ４４のリセット端子Ｒに与えられている。フリップフロップ４３、４４の各入力端子Ｄには、コンパレータ３７の出力信号Ｓｆが与えられている。
【００５６】
フリップフロップ４３の出力端子Ｑから出力される信号は、反転バッファ４２を介して端子Ｇ３１に与えられている。この場合、反転バッファ４２の出力信号が、トランジスタＭ３１を駆動するためのゲート駆動信号Ｓｇとなる。フリップフロップ４４の出力端子Ｑから出力される信号は、端子Ｇ３２に与えられている。この場合、フリップフロップ４４の出力信号が、トランジスタＭ３２を駆動するためのゲート駆動信号Ｓｈとなる。
【００５７】
コンパレータ３７の反転入力端子は端子Ｖｏ６＿Ｍに接続され、コンパレータ３７の非反転入力端子は端子ＬＸ２に接続されている。コンパレータ３７は、出力電源線３３の電位を基準に端子ＬＸ２、つまり相互接続ノードＮ３１の電位を検出するもので、電位検出部に相当する。コンパレータ３７は、相互接続ノードＮ３１の電位が検出閾値Ｖｔ２以上のときにＨレベルの出力信号Ｓｆを出力するとともに、相互接続ノードＮ３１の電位が検出閾値Ｖｔ２未満のときにＬレベルの出力信号Ｓｆを出力するようになっている。
【００５８】
検出閾値Ｖｔ２は、出力電源線３３の電位（＝Ｖｏ６）よりもダイオードＤ３１の順方向電圧Ｖｆだけ高い電位であり、下記（２）式により表される。
Ｖｔ２＝Ｖｏ６＋Ｖｆ      …（２）
【００５９】
このようなコンパレータ３７の具体的な構成としては、例えば図６に示すような構成を採用することができる。図６に示すように、コンパレータ３７は、いずれもＰチャネル型のＭＯＳトランジスタであるトランジスタＭ３３〜Ｍ３５、電流源４５、抵抗素子４６および反転バッファ４７を備えている。トランジスタＭ３３、Ｍ３４は、カレントミラー回路４８を構成するように接続されている。トランジスタＭ３３、Ｍ３４の共通のソースは、コンパレータ３７の反転入力端子ＩＮ−に接続されている。
【００６０】
トランジスタＭ３３、Ｍ３４の共通のゲートは、トランジスタＭ３５のソースに接続されている。トランジスタＭ３３のドレインとグランドとの間には、電流源４５が接続されている。トランジスタＭ３４のドレインは、抵抗素子４６を介してグランドに接続されるとともに、反転バッファ４７を介してコンパレータ３７の出力端子ＯＵＴに接続されている。
【００６１】
トランジスタＭ３５は、いわゆるダイオード接続されており、そのドレインはコンパレータ３７の非反転入力端子ＩＮ＋に接続されている。トランジスタＭ３５のソース・ドレイン間には、ドレイン側をアノードとしたダイオードＤ３５が接続されている。この場合、ダイオードＤ３５は、トランジスタＭ３５の寄生のボディダイオードであり、その順方向電圧はダイオードＤ３１の順方向電圧Ｖｆと同様の電圧値となっている。
【００６２】
上記構成において、抵抗素子４６は、カレントミラー回路４８のミラー電流経路側に配置され、ミラー電流の通電状態に応じて信号を出力する信号出力部に相当する。また、トランジスタＭ３５およびダイオードＤ３５は、カレントミラー回路４８の主電流経路を流れる主経路電流を制御する通電制御部に相当する。
【００６３】
上記構成のコンパレータ３７の基本的な動作として以下の通りである。
［１］相互接続ノードＮ３１の電位が検出閾値Ｖｔ２以上のとき
この場合、非反転入力端子ＩＮ＋の電位が、出力電圧Ｖｏ６よりも順方向電圧Ｖｆ以上高い電位となる。そのため、「相互接続ノードＮ３１→トランジスタＭ３５→電流源４５→グランド」という経路で電流が流れる。このとき、トランジスタＭ３３のゲートは、ほぼ出力電圧Ｖｏ６となる。そのため、トランジスタＭ３３、Ｍ３４がオフしてカレントミラー回路４８のミラー電流経路にミラー電流が流れず、出力端子ＯＵＴの電位がＨレベルとなる。つまり、相互接続ノードＮ３１の電位が検出閾値Ｖｔ２以上のとき、コンパレータ３７は、Ｈレベルの出力信号Ｓｆを出力する。
【００６４】
［２］相互接続ノードＮ３１の電位が検出閾値Ｖｔ２未満のとき
この場合、非反転入力端子ＩＮ＋の電位が、出力電圧Ｖｏ６よりも順方向電圧Ｖｆ以上高い電位とはならず、それよりも低い電位となる。そのため、トランジスタＭ３３、Ｍ３４がオンしてカレントミラー回路４８のミラー電流経路にミラー電流が流れ、出力端子ＯＵＴの電位がＬレベルとなる。つまり、相互接続ノードＮ３１の電位が検出閾値Ｖｔ２未満のとき、コンパレータ３７は、Ｌレベルの出力信号Ｓｆを出力する。
【００６５】
次に、上記構成による昇圧動作について説明する。したがって、この場合、入力電圧＋Ｂは、出力電圧Ｖｏ６の目標値以下となっていることとする。なお、降圧動作については、第１実施形態と同様であるため、説明を省略する。
【００６６】
［１］コンパレータ３７による電位検出動作
ハイサイド側のトランジスタＭ３１がオンであり、且つロウサイド側のトランジスタＭ３２がオフであるとき、コイルＬ１からトランジスタＭ３１を介して出力端子４に向けて電流が流れる状態、つまりトランジスタＭ３１を介してコイルＬ１に蓄えられたエネルギーを出力端子４側へと還流する整流動作が行われる状態となっている。そのため、相互接続ノードＮ３１の電位は、出力電圧Ｖｏ６より高い電位となる。しかし、トランジスタＭ３１のオン抵抗ＲｏｎとコイルＬ１に流れる電流ＩＬＸとの積として表されるトランジスタＭ３１での電圧降下は、ダイオードＤ３１などの順方向電圧Ｖｆに比べ小さい値となる。そのため、このとき、相互接続ノードＮ３１の電位は、検出閾値Ｖｔ２未満となる。したがって、コンパレータ３７の出力信号ＳｆはＬレベルとなる。
【００６７】
トランジスタＭ３１がオフであり、且つトランジスタＭ３２がオンであるとき、コイルＬ１からトランジスタＭ３２を介して低電位側電源線３へと電流が流れる状態となっている。そのため、相互接続ノードＮ３１の電位は、ほぼ０Ｖであり、検出閾値Ｖｔ２未満となっている。したがって、コンパレータ３７の出力信号ＳｆはＬレベルとなる。
【００６８】
トランジスタＭ３１、Ｍ３２の双方がオフであるとき、コイルＬ１からダイオードＤ３２を介して出力端子４に向けて電流が流れる状態、つまり、ダイオードＤ３２を介してコイルＬ１に蓄えられたエネルギーを出力端子４側へと還流する整流動作が行われる状態となっている。そのため、相互接続ノードＮ３１の電位は、出力電圧Ｖｏ６よりもダイオードＤ２の順方向電圧Ｖｆだけ高い負電位であり、検出閾値Ｖｔ２以上となる。したがって、コンパレータ３７の出力信号ＳｆはＨレベルとなる。
【００６９】
このように、コンパレータ３７の出力信号Ｓｆは、トランジスタＭ３１、Ｍ３２の双方がオフしているときにＨレベルとなり、トランジスタＭ３１、Ｍ３２のうち少なくとも一方がオンしているときにはＬレベルとなる。したがって、本実施形態の構成では、コンパレータ３７の出力信号Ｓｆのレベルに基づいて、トランジスタＭ３１、Ｍ３２の双方がオフしている状態であるか否かを判断することができる。
【００７０】
［２］スイッチングレギュレータ３１全体の動作
まず、「トランジスタＭ３１：オン，トランジスタＭ３２：オフ」の期間から、「トランジスタＭ３１：オフ，トランジスタＭ３２：オン」の期間に遷移する際の動作について説明する。図７に示すように、コンパレータ３６の出力信号ＳｅがＨレベルからＬレベルに転じると、トランジスタＭ３２のゲート駆動信号Ｓｈを生成するためのフリップフロップ４４のリセットが解除されるとともに、トランジスタＭ３１のゲート駆動信号Ｓｇを生成するためのフリップフロップ４３がリセットされてゲート駆動信号ＳｇがＬレベルからＨレベルに転じる。
【００７１】
その後、ゲート駆動信号Ｓｇが完全にＨレベルとなってトランジスタＭ３１がオフに転じると、トランジスタＭ３１、Ｍ３２の双方がオフした状態となる。そのため、相互接続ノードＮ３１の電位が検出閾値Ｖｔ２以上となり、コンパレータ３７の出力信号ＳｆがＨレベルに転じる。これにより、フリップフロップ４４の出力信号、つまりゲート駆動信号ＳｈがＨレベルに転じ、トランジスタＭ３２のターンオンが開始される。
【００７２】
続いて、「トランジスタＭ３１：オフ，トランジスタＭ３２：オン」の期間から、「トランジスタＭ３１：オン，トランジスタＭ３２：オフ」の期間に遷移する際の動作について説明する。図７に示すように、コンパレータ３６の出力信号ＳｅがＬレベルからＨレベルに転じると、トランジスタＭ３１のゲート駆動信号Ｓｇを生成するためのフリップフロップ４３のリセットが解除されるとともに、トランジスタＭ３２のゲート駆動信号Ｓｈを生成するためのフリップフロップ４４がリセットされてゲート駆動信号ＳｈがＨレベルからＬレベルに転じる。
【００７３】
その後、ゲート駆動信号Ｓｈが完全にＬレベルとなってトランジスタＭ３２がオフに転じると、相互接続ノードＮ３１の電位が検出閾値Ｖｔ２以上となり、コンパレータ３７の出力信号ＳｆがＨレベルに転じる。これにより、フリップフロップ４３の出力信号がＨレベルに転じてゲート駆動信号ＳｇがＬレベルに転じ、トランジスタＭ３１のターンオンが開始される。
【００７４】
以上説明した本実施形態によれば、次のような効果が得られる。
スイッチングレギュレータ３１では、昇圧動作時、２つのトランジスタＭ３１、Ｍ３２の双方がオフするときには、整流側のスイッチング素子であるトランジスタＭ３２に対して並列に設けられたダイオードＤ３２によりコイルＬ１に蓄えられたエネルギーを出力端子４へと還流する整流動作が行われる。昇圧動作時、上記整流動作が行われることで、２つのトランジスタＭ３１、Ｍ３２の相互接続ノードＮ３１の電位は、出力電源線３３の電位、つまり出力電圧Ｖｏ６よりもダイオードＤ３２の順方向電圧Ｖｆだけ高い電位、つまり「Ｖｏ６＋Ｖｆ」となる。
【００７５】
本実施形態では、このような点に着目し、制御部３２は、トランジスタＭ３１、Ｍ３２のうち一方をオフした後、コンパレータ３７を介して相互接続ノードＮ３１の電位が検出閾値Ｖｔ２（＝Ｖｏ６＋Ｖｆ）以上になったことを検出すると、トランジスタＭ３１、Ｍ３２のうち他方をオンするようにしている。このようにすれば、トランジスタＭ３１、Ｍ３２のうち一方が確実にオフとなってから、トランジスタＭ３１、Ｍ３２のうち他方をオンすることができる。
【００７６】
そして、この場合、トランジスタＭ３１、Ｍ３２を駆動するためのゲート駆動信号Ｓｇ、Ｓｈをモニタする必要がないため、遅延回路を設けることによる弊害、つまりデッドタイムがむやみに長くなるといった問題も生じない。したがって、本実施形態によれば、昇圧動作を実行する際、スイッチングレギュレータ３１の電力変換効率が低下することなく、２つのトランジスタＭ３１、Ｍ３２が同時にオンすることで流れる貫通電流の発生を防止することができる。
【００７７】
本実施形態では、コンパレータ３７の出力信号Ｓｆのレベルに基づいて、トランジスタＭ３１、Ｍ３２の双方がオフしている状態であるか否かを判断することができる。そして、コンパレータ３７は、電流源４５、抵抗素子４６、反転バッファ４７、カレントミラー回路４８、トランジスタＭ３５およびダイオードＤ３５により構成されている。つまり、本実施形態では、複雑な回路構成やソフトウェア処理などを要することなく、上述したような簡単な構成で、トランジスタＭ３１、Ｍ３２の双方がオフしている状態を精度良く検出することができる。
【００７８】
（第３実施形態）
以下、第３実施形態について図８を参照して説明する。
図８に示すように、本実施形態のスイッチングレギュレータ５１の制御部５２は、第１実施形態の制御部５が備える各構成に加え、さらに、反転バッファ５３、遅延回路５４、ＯＲ回路５５およびＡＮＤ回路５６を備えている。なお、これら追加された構成により、制御部５２からトランジスタＭ２の制御端子であるゲートに与えられる制御信号に相当するゲート駆動信号Ｓｄをモニタするモニタ回路５７が構成されている。
【００７９】
この場合、フリップフロップ１８の出力信号、つまりゲート駆動信号Ｓｄは、反転バッファ５３を介して遅延回路５４に入力されている。遅延回路５４の出力信号は、ＯＲ回路５５の一方の入力端子に与えられている。ＯＲ回路５５の他方の入力端子には、フリップフロップ１７の出力信号が与えられている。
【００８０】
ＯＲ回路５５の出力信号は、ＡＮＤ回路５６の一方の入力端子に与えられている。ＡＮＤ回路５６の他方の入力端子には、コンパレータ１２の出力信号Ｓａが与えられている。ＡＮＤ回路５６の出力信号は、レベルシフト回路１９、反転バッファ１５、１６を介して端子Ｇ１に与えられている。
【００８１】
同期整流方式のスイッチングレギュレータにおいて、負荷が軽い場合、ロウサイド側のトランジスタＭ２がオンのときに出力端子４からコイルＬ１を介してグランドへと通常とは逆向きの電流が流れる（逆流状態）。このような場合、トランジスタＭ２がオフしても、トランジスタＭ２と並列に設けられたダイオードＤ２を介した還流電流が流れない（還流動作が行われない）。
【００８２】
そのため、トランジスタＭ１、Ｍ２の双方がオフしたときに、相互接続ノードＮ１の電位が負電位（−Ｖｆ）にならず、コンパレータ１３による電位検出だけでは、トランジスタＭ１、Ｍ２の双方がオフしたことを検出することができず、他方のトランジスタＭ１のターンオン動作が開始されなくなってしまう。
【００８３】
そこで、本実施形態の制御部５２は、トランジスタＭ２のゲート駆動信号Ｓｄをモニタした結果を表す信号であり且つ十分に遅延を持たせた信号と、コンパレータ１３の出力信号との論理和（ＯＲ）を取った信号により、トランジスタＭ１を駆動するような構成としている。
【００８４】
このような構成によれば、逆流状態であることに起因して、コンパレータ１２の出力信号ＳａがＬレベルからＨレベルに転じた後、コンパレータ１３の出力信号ＳｂがＨレベルに転じない場合でも、出力信号Ｓａが反転してから所定の遅延時間が経過するとトランジスタＭ１のターンオンが行われる。なお、上記遅延時間は、遅延回路５４によるディレイ時間などにより決定される。
【００８５】
したがって、本実施形態によれば、第１実施形態と同様の効果が得られるうえ、さらに、負荷が軽いことなどに起因して出力端子４からトランジスタＭ２を介してグランドへと逆流が生じている状態であっても、確実に他方のトランジスタＭ１のターンオン動作を開始させることができる。
【００８６】
（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
第１および第３実施形態では、ハイサイド側のスイッチング素子としてＮチャネル型のＭＯＳトランジスタを用いた構成としたが、Ｐチャネル型のＭＯＳトランジスタを用いた構成としてもよい。その場合、ブートストラップ回路７などを省くことができる。また、第２実施形態では、ハイサイド側のスイッチング素子としてＰチャネル型のＭＯＳトランジスタを用いた構成としたが、Ｎチャネル型のＭＯＳトランジスタを用いた構成としてもよい。その場合、ブートストラップ回路を追加すればよい。さらに、スイッチング素子としては、ＭＯＳトランジスタに限らずともよく、例えばＩＧＢＴやバイポーラトランジスタなど、種々のスイッチング素子を用いることができる。
【００８７】
上記各実施形態では、ＭＯＳトランジスタのボディダイオードを整流素子として用いていたが、整流素子としては、寄生の素子でなくともよく、別途ダイオードを設ける構成であってもよい。
【００８８】
検出閾値Ｖｔ１は、上記（１）式に示した値に限らずともよく、降圧動作の際にトランジスタＭ１、Ｍ２の双方がオフしたことを検出できる値であれば適宜変更可能である。また、検出閾値Ｖｔ２は、上記（２）式に示した値に限らずともよく、昇圧動作の際にトランジスタＭ２１、Ｍ２２の双方がオフしたことを検出できる値であれば適宜変更可能である。
【００８９】
第２実施形態のスイッチングレギュレータ３１から、降圧動作を実行するための構成を省いてもよい。つまり、本発明は、昇圧動作だけを実行可能とするスイッチングレギュレータにも適用することができる。
【符号の説明】
【００９０】
１、３１、５１…スイッチングレギュレータ、２…高電位側電源線、３…低電位側電源線、４…出力端子、５、３２、５２…制御部、６…平滑回路、１３、３７…コンパレータ、Ｃ１…コンデンサ、Ｄ２、Ｄ３１…ダイオード、Ｌ１…コイル、Ｍ１、Ｍ２、Ｍ３１、Ｍ３２…トランジスタ、Ｎ１、Ｎ３１…相互接続ノード。
【図１】
2018007307.tif 000003
【図２】
2018007307.tif 000004
【図３】
2018007307.tif 000005
【図４】
2018007307.tif 000006
【図５】
2018007307.tif 000007
【図６】
2018007307.tif 000008
【図７】
2018007307.tif 000009
【図８】
2018007307.tif 000010