(57)【要約】【課題】  最外周ガードリングでのリーク電流を抑制する。【解決手段】  半導体装置であって、半導体基板が素子領域と外周耐圧領域を有する。外周耐圧領域が、素子領域を多重に囲むｐ型の複数のガードリングを有する。ガードリングのそれぞれが、高濃度領域と低濃度領域を有する。最外周ガードリングの低濃度領域が、高濃度領域の外周側に位置する第１部分を有する。ガードリングのそれぞれの低濃度領域が、複数の高濃度領域のうちの隣接する２つに挟まれた範囲内に位置する第２部分を有する。第１部分の表面における幅が、第２部分の表面における幅のいずれよりも広い。【選択図】図３
2018067690.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置であって、
半導体基板と、
前記半導体基板の表面に接している表面電極と、
前記半導体基板の裏面に接している裏面電極、
を有しており、
前記半導体基板が、前記半導体基板の厚み方向に沿って平面視したときに前記表面電極と前記半導体基板との接触面と重複する素子領域と、前記素子領域の周囲の外周耐圧領域を有しており、
前記素子領域が、前記表面電極と前記裏面電極の間に通電することが可能な半導体素子を有しており、
前記外周耐圧領域が、
前記表面に臨んでおり、前記素子領域を多重に囲むｐ型の複数のガードリングと、
前記複数のガードリングを互いから分離しているｎ型の外周ドリフト領域、
を有しており、
前記ガードリングのそれぞれが、自身のｐ型不純物濃度のピーク値の１０％よりも高いｐ型不純物濃度を有する高濃度領域と、そのピーク値の１０％以下のｐ型不純物濃度を有するとともに前記高濃度領域と前記外周ドリフト領域の間に配置されている低濃度領域を有しており、
前記複数のガードリングのうちの最も外周側に位置する最外周ガードリングの前記低濃度領域が、前記最外周ガードリングの前記高濃度領域の外周側に位置する第１部分を有し、
前記ガードリングのそれぞれの前記低濃度領域が、前記複数の高濃度領域のうちの隣接する２つに挟まれた範囲内に位置する第２部分を有し、
前記第１部分の前記表面における幅が、前記第２部分の前記表面における幅のいずれよりも広い、
半導体装置。
【請求項２】
前記半導体基板が、ＳｉＣ基板である請求項１の半導体装置。
【請求項３】
半導体装置の製造方法であって、
半導体基板にｐ型不純物を注入することによって、前記半導体基板の表面に臨んでおり、特定領域を多重に囲むｐ型の複数のガードリングを形成する工程と、
前記半導体基板を用いて半導体装置を完成させる工程、
を有し、
前記半導体装置が、前記特定領域内の前記表面に接している表面電極と、
前記半導体基板の裏面に接している裏面電極と、
前記特定領域内に設けられており、前記表面電極と前記裏面電極の間に通電することが可能な半導体素子と、
前記複数のガードリングを互いから分離しているｎ型の外周ドリフト領域、
を有しており、
前記ガードリングのそれぞれが、自身のｐ型不純物濃度のピーク値の１０％よりも高いｐ型不純物濃度を有する高濃度領域と、そのピーク値の１０％以下のｐ型不純物濃度を有するとともに前記高濃度領域と前記外周ドリフト領域の間に配置されている低濃度領域を有しており、
前記複数のガードリングのうちの最も外周側に位置する最外周ガードリングの前記低濃度領域が、前記最外周ガードリングの前記高濃度領域の外周側に位置する第１部分を有し、
前記ガードリングのそれぞれの前記低濃度領域が、前記複数の高濃度領域のうちの隣接する２つに挟まれた範囲内に位置する第２部分を有し、
前記第１部分の前記表面における幅が、前記第２部分の前記表面における幅のいずれよりも広い、
製造方法。
【請求項４】
前記ガードリングを形成する工程が、
前記半導体基板の前記表面に、開口部と、遮蔽部と、低透過率部を有するマスクを形成する工程と、
前記マスクを介して前記半導体基板にｐ型不純物を注入する工程、
を有し、
前記ｐ型不純物を注入する工程において、前記低透過率部におけるｐ型不純物の透過率が、前記開口部におけるｐ型不純物の透過率よりも低いとともに、前記遮蔽部におけるｐ型不純物の透過率よりも高く、
前記開口部の下側に位置する前記半導体基板内の領域に前記高濃度領域が形成され、
前記低透過率部の下側に位置する前記半導体基板内の領域に前記第１部分が形成される、
請求項３の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、半導体装置とその製造方法に関する。
【０００２】
特許文献１に、素子領域と、素子領域の周囲の外周耐圧領域を有する半導体装置が開示されている。素子領域には、縦型の半導体素子が設けられている。外周耐圧領域には、ｐ型の複数のガードリングと、ｎ型の外周ドリフト領域が設けられている。各ガードリングは、素子領域を多重に囲んでおり、半導体基板の表面に臨む範囲に配置されている。外周ドリフト領域は、各ガードリングを互いから分離している。素子領域に設けられた半導体素子がオフすると、素子領域から外周耐圧領域に空乏層が伸びる。空乏層は、複数のガードリングを経由しながら外周ドリフト領域内を外周側に向かって伸びる。複数のガードリングによって、空乏層の外周側への伸びが促進される。ガードリングを設けることで、外周ドリフト領域の広い範囲に空乏層を伸展させることができ、半導体装置の耐圧を向上させることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−１１４５４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図１４の上図は、従来の半導体装置の外周耐圧領域の断面図を示しており、図１４の下図は、外周耐圧領域内における電界分布を示している。図１４の下図では、半導体基板の表面近傍における電界を示している。各ガードリング１００内では、ｐ型不純物濃度が、中央部で高く、周辺部（外周ドリフト領域１１０に近い部分）に近づくにしたがって低くなるように分布している。図１４では、ｐ型不純物濃度が高い高濃度領域をｐ＋領域として示し、ｐ型不純物濃度が低い低濃度領域をｐ−領域として示している。外周耐圧領域に空乏層が広がると、各ガードリング１００の外周側の端部に位置するｐｎ接合１００ａ（ガードリング１００と外周ドリフト領域１１０の界面）に電界が発生する。最も外周側のガードリングである最外周ガードリング１００ｘにおける電界の分布範囲の幅Ｗａ１は、その他のガードリング１００における電界の分布範囲の幅Ｗｂ１よりも広い。このように幅Ｗａ１が幅Ｗｂ１より広くなる理由は、最外周ガードリング１００ｘはその外周側にガードリング１００を有さないのに対し、他のガードリング１００はその外周側に隣接するガードリング１００を有するためである。幅Ｗａ１が幅Ｗｂ１よりも広いので、最外周ガードリング１００ｘの内部で電界が発生する部分の幅Ｗａ２が、他のガードリング１００の内部で電界が発生する部分の幅Ｗｂ２よりも広い。このため、最外周ガードリング１００ｘでは、高濃度領域（ｐ＋領域）に電界が印加される。高濃度領域内には結晶欠陥が高密度で存在しているため、高濃度領域に電界が印加されると、リーク電流が生じる。このように、従来の半導体装置では、最外周ガードリングにおいてリーク電流が生じやすいという問題があった。
【課題を解決するための手段】
【０００５】
本明細書が開示する半導体装置は、半導体基板と、前記半導体基板の表面に接している表面電極と、前記半導体基板の裏面に接している裏面電極を有している。前記半導体基板が、前記半導体基板の厚み方向に沿って平面視したときに前記表面電極と前記半導体基板との接触面と重複する素子領域と、前記素子領域の周囲の外周耐圧領域を有している。前記素子領域が、前記表面電極と前記裏面電極の間に通電することが可能な半導体素子を有している。前記外周耐圧領域が、前記表面に臨んでおり、前記素子領域を多重に囲むｐ型の複数のガードリングと、前記複数のガードリングを互いから分離しているｎ型の外周ドリフト領域を有している。前記ガードリングのそれぞれが、自身のｐ型不純物濃度のピーク値の１０％よりも高いｐ型不純物濃度を有する高濃度領域と、そのピーク値の１０％以下のｐ型不純物濃度を有するとともに前記高濃度領域と前記外周ドリフト領域の間に配置されている低濃度領域を有している。前記複数のガードリングのうちの最も外周側に位置する最外周ガードリングの前記低濃度領域が、前記最外周ガードリングの前記高濃度領域の外周側に位置する第１部分を有する。前記各ガードリングの前記低濃度領域が、前記複数の高濃度領域のうちの隣接する２つに挟まれた範囲内に位置する第２部分を有する。前記第１部分の前記表面における幅が、前記第２部分の前記表面における幅のいずれよりも広い。
【０００６】
なお、本明細書において、第１部分及び第２部分の幅は、内周側（素子領域側）から外周側（半導体基板の外周端面側）に向かう方向における寸法を意味する。
【０００７】
図１５は、本明細書が開示する半導体装置の一例を示している。図１５の上図は、外周耐圧領域の断面図を示しており、図１５の下図は、外周耐圧領域内における電界分布を示している。図１５では、複数のガードリング２００と外周ドリフト領域２１０が示されている。各ガードリング２００が、ｐ型不純物濃度が高い高濃度領域（ｐ＋領域）とｐ型不純物濃度が低い低濃度領域（ｐ−領域）を有している。なお、高濃度領域内の結晶欠陥密度は、低濃度領域内の結晶欠陥密度よりも高い。各ガードリング２００において、低濃度領域は、高濃度領域と外周ドリフト領域２１０の間に配置されている。最外周ガードリング２００ｘの低濃度領域は、最外周ガードリング２００ｘの高濃度領域の外周側に位置する第１部分２０１を有する。また、各低濃度領域は、隣接する一対の高濃度領域に挟まれた範囲内に、第２部分２０２を有する。第１部分２０１の表面における幅Ｗｃ１は、第２部分２０２の表面における幅Ｗｄ１のいずれよりも広い。外周耐圧領域に空乏層が広がると、各ガードリング２００の外周側の端部に位置するｐｎ接合２００ａに電界が発生する。最外周ガードリング２００ｘのｐｎ接合２００ａでは電界の分布範囲の幅Ｗｅ１が広い。このため、第１部分２０１内における電界の分布範囲の幅Ｗｅ２も広い。しかしながら、低濃度領域である第１部分２０１の幅Ｗｃ１が広いので、最外周ガードリング２００ｘの高濃度領域には電界はほとんど印加されない。結晶欠陥密度が高い高濃度領域に電界が印加され難いので、リーク電流が抑制される。また、他のガードリング２００のｐｎ接合２００ａでは、電界の分布範囲の幅Ｗｆ１が狭い。このため、ｐｎ接合２００ａに隣接する第２部分２０２内における電界の分布範囲の幅Ｗｆ２も狭い。このため、他のガードリング２００では、ｐｎ接合２００ａに隣接する第２部分２０２の幅Ｗｄ１が狭くても、高濃度領域に電界が印加され難い。また、各高濃度領域の間の間隔が広くなると、ｐｎ接合２００ａに印加される電界が高くなり、半導体装置の耐圧が低下する。各第２部分２０２の幅Ｗｄ１を狭くすることで、高濃度領域の間の間隔を狭くすることができ、半導体装置の耐圧を確保することができる。以上に説明したように、この半導体装置によれば、ガードリング２００におけるリーク電流を抑制することができるとともに、半導体装置の高い耐圧を実現することができる。なお、上記の説明では図１５を用いたが、本明細書が提案する半導体装置は図１５の構成に限られない。各半導体領域の位置、形状、数等を適宜変更することができる。各半導体領域の位置、形状、数等を変更したとしても、本明細書が提案する構造を有することで、ガードリングにおけるリーク電流を抑制することができるとともに、半導体装置の高い耐圧を実現することができる。
【図面の簡単な説明】
【０００８】
【図１】実施形態の半導体装置の断面図（図２のＩ−Ｉ線における断面図）。
【図２】実施形態の半導体装置の平面図（ガードリングと端部ｎ型領域の配置をドットハッチングにより示す図）。
【図３】外周耐圧領域の拡大断面図と電界分布図。
【図４】半導体装置の製造方法の説明図（ガードリングの形成箇所の断面図）。
【図５】半導体装置の製造方法の説明図（ガードリングの形成箇所の断面図）。
【図６】半導体装置の製造方法の説明図（ガードリングの形成箇所の断面図）。
【図７】半導体装置の製造方法の説明図（ガードリングの形成箇所の断面図）。
【図８】半導体装置の製造方法の説明図（ガードリングの形成箇所の断面図）。
【図９】半導体装置の製造方法の説明図（ガードリングの形成箇所の断面図）。
【図１０】半導体装置の製造方法の説明図（ガードリングの形成箇所の断面図）。
【図１１】半導体装置の製造方法の説明図（ガードリングの形成箇所の平面図）。
【図１２】半導体装置の製造方法の説明図（ガードリングの形成箇所の平面図）。
【図１３】半導体装置の製造方法の説明図（ガードリングの形成箇所の断面図）。
【図１４】従来の半導体装置の断面図と電界分布図。
【図１５】本明細書が開示する一例の半導体装置の断面図と電界分布図。
【発明を実施するための形態】
【０００９】
図１、２に示す実施形態の半導体装置１０は、半導体基板１２を有している。半導体基板１２は、ＳｉＣ基板である。図１に示すように、半導体基板１２の表面１２ａには、表面電極１４と絶縁膜１８が設けられている。なお、図２においては、表面１２ａ上の電極及び絶縁膜（表面電極１４と絶縁膜１８を含む）の図示が省略されている。図２の点線は、表面電極１４と半導体基板１２とが接触している接触面１５の輪郭を示している。表面電極１４は、半導体基板１２の表面１２ａの中央部で半導体基板１２に接している。絶縁膜１８は、表面１２ａの表面電極１４に覆われていない領域を覆っている。すなわち、絶縁膜１８は、半導体基板１２の表面１２ａの外周部を覆っている。図１に示すように、半導体基板１２の裏面１２ｂには、裏面電極１６が形成されている。裏面電極１６は、半導体基板１２の裏面１２ｂの全域を覆っている。以下では、半導体基板１２の厚み方向に沿って見たときに接触面１５と重複する領域を、素子領域２０という。また、素子領域２０の外側の領域（素子領域２０と半導体基板１２の外周端面１２ｃの間の領域）を、外周耐圧領域２２という。外周耐圧領域２２は、素子領域２０を囲んでいる。また、以下では、外周耐圧領域２２内において、素子領域２０に近い側を内周側といい、外周端面１２ｃに近い側を外周側という。
【００１０】
図１に示すように、半導体基板１２は、ドレイン領域３８とドリフト領域３６を有している。ドレイン領域３８は、ｎ型不純物濃度が高いｎ型領域である。ドレイン領域３８は、素子領域２０から外周耐圧領域２２に跨って、半導体基板１２の横方向の全域に分布している。ドレイン領域３８は、半導体基板１２の裏面１２ｂに臨む範囲に配置されている。ドレイン領域３８は、裏面１２ｂ全域で裏面電極１６にオーミック接触している。ドリフト領域３６は、ドレイン領域３８よりもｎ型不純物濃度が低いｎ型領域である。ドリフト領域３６は、素子領域２０から外周耐圧領域２２に跨って、半導体基板１２の横方向の全域に分布している。ドリフト領域３６は、ドレイン領域３８上に配置されており、ドレイン領域３８に接している。
【００１１】
素子領域２０内には、複数のゲート電極３０、複数のソース領域３２及びボディ領域３４が設けられている。素子領域２０内の半導体基板１２の表面１２ａに複数のトレンチが設けられている。各トレンチ内に、ゲート電極３０が配置されている。各ゲート電極３０は、トレンチの内面を覆うゲート絶縁膜によって半導体基板１２から絶縁されている。各ゲート電極３０の上面は層間絶縁膜によって覆われており、その層間絶縁膜の上面は表面電極１４に覆われている。各ゲート電極３０は、層間絶縁膜によって表面電極１４から絶縁されている。
【００１２】
各ソース領域３２は、ｎ型不純物濃度が高いｎ型領域である。各ソース領域３２は、半導体基板１２の表面１２ａに臨む範囲に配置されている。各ソース領域３２は、表面電極１４にオーミック接触している。各ソース領域３２は、トレンチの上端部においてゲート絶縁膜に接している。
【００１３】
ボディ領域３４は、ｐ型領域である。ボディ領域３４は、各ソース領域３２に隣接する位置（表面１２ａに臨む位置）から各ソース領域３２の下側の位置まで伸びている。ボディ領域３４内のｐ型不純物濃度は、表面１２ａに臨む位置で高く、ソース領域３２の下側の位置で低い。ボディ領域３４は、表面１２ａに臨む位置で、表面電極１４にオーミック接触している。ボディ領域３４は、各ソース領域３２の下側の位置で、ゲート絶縁膜に接している。ボディ領域３４の下側に、ドリフト領域３６が配置されている。ボディ領域３４はドリフト領域３６に接している。ドリフト領域３６は、ボディ領域３４の下側でゲート絶縁膜に接している。
【００１４】
素子領域２０内には、ゲート電極３０、ソース領域３２、ボディ領域３４、ドリフト領域３６及びドレイン領域３８によって、ＭＯＳＦＥＴが形成されている。ＭＯＳＦＥＴがオンすると、裏面電極１６から表面電極１４へ電流が流れる。
【００１５】
外周耐圧領域２２には、複数のガードリング４０が設けられている。各ガードリング４０は、ｐ型領域である。図１〜３に示すように、各ガードリング４０は、外周耐圧領域２２内で半導体基板１２の表面１２ａに臨んでいる（すなわち、表面１２ａに露出している）。図２に示すように、各ガードリング４０は、半導体基板１２を厚み方向に平面視したときに、環状に伸びている。複数のガードリング４０は、素子領域２０を多重に囲んでいる。図３に示すように、各ガードリング４０の間の位置に、ドリフト領域３６の一部が配置されている。ドリフト領域３６によって、各ガードリング４０が互いから分離されている。また、ドリフト領域３６によって、最も内周側のガードリング４０がボディ領域３４から分離されている。各ガードリング４０の上面は、絶縁膜１８によって覆われている。
【００１６】
各ガードリング４０の内部において、ｐ型不純物濃度が位置によって変化している。図３に示すように、各ガードリング４０は、半導体基板１２の表面１２ａの近傍の位置に、ｐ型不純物濃度が自身の中で最も高いピークポイントＭを有している。各ガードリング４０の内部において、ピークポイントＭからドリフト領域３６に近づくにしたがってｐ型不純物濃度が低下する。本明細書では、各ガードリング４０において、ピークポイントＭにおけるｐ型不純物濃度の１０％よりも高いｐ型不純物濃度を有する領域を高濃度領域４２といい、ピークポイントＭにおけるｐ型不純物濃度の１０％以下のｐ型不純物濃度を有する領域を低濃度領域４４という。図３において、高濃度領域４２はｐ＋型の領域として示されており、低濃度領域４４はｐ−型の領域として示されている。各ガードリング４０において、高濃度領域４２はピークポイントＭの周囲に分布しており、半導体基板１２の表面１２ａに臨んでいる。各ガードリング４０において、低濃度領域４４は、高濃度領域４２とドリフト領域３６の間に分布している。すなわち、各ガードリング４０において、低濃度領域４４は、高濃度領域４２の側方と、高濃度領域４２の下側に配置されている。高濃度領域４２は、半導体基板１２に高濃度にｐ型不純物を注入することによって形成されるので、高濃度領域４２内には高密度に結晶欠陥が存在している。低濃度領域４４は、高濃度領域４２から拡散したｐ型不純物や半導体基板１２に低濃度に注入されたｐ型不純物によって形成されるので、低濃度領域４４内の結晶欠陥の密度は低い。
【００１７】
各ガードリング４０において、低濃度領域４４は、高濃度領域４２の内周側と外周側の両方で表面１２ａに臨んでいる。以下では、各ガードリング４０において、高濃度領域４２に対して外周側で隣接する部分の低濃度領域４４を外周側部分５１といい、高濃度領域４２に対して内周側で隣接する部分の低濃度領域４４を内周側部分５２という。図３から明らかなように、最も外周側に位置するガードリング４０ｘの外周側部分５１ｘと最も内周側に位置するガードリング４０の内周側部分５２ｚとを除いて、外周側部分５１と内周側部分５２は、いずれか２つの高濃度領域４２（隣接する一対の高濃度領域４２）によって挟まれた範囲に配置されている。
【００１８】
複数のガードリング４０の中で最も外周側に位置する最外周ガードリング４０ｘの低濃度領域４４は、幅が広い外周側部分５１ｘを有している。表面１２ａにおいて、最外周ガードリング４０ｘの外周側部分５１ｘの幅Ｗ５１ｘは、その他の外周側部分５１の幅Ｗ５１及び内周側部分５２の幅Ｗ５２よりも広い。なお、幅Ｗ５１ｘ、Ｗ５１及びＷ５２は、内周側から外周側に向かう方向における寸法である。幅Ｗ５１と幅Ｗ５２は、略等しい。各高濃度領域４２の幅は、略等しい。このため、最外周ガードリング４０ｘの幅は、他のガードリング４０の幅よりも広い。
【００１９】
図１〜３に示すように、外周耐圧領域２２には、端部ｎ型領域４８が設けられている。端部ｎ型領域４８は、ドリフト領域３６よりもｎ型不純物濃度が高いｎ型領域である。端部ｎ型領域４８は、表面１２ａ及び外周端面１２ｃに臨む範囲に配置されている。端部ｎ型領域４８は、外周端面１２ｃに沿って環状に伸びている。端部ｎ型領域４８は、ドリフト領域３６によって最外周ガードリング４０ｘから分離されている。端部ｎ型領域４８と最外周ガードリング４０ｘの間の間隔は、各ガードリング４０の間の間隔よりも広い。
【００２０】
次に、半導体装置１０の動作について説明する。半導体装置１０の動作時には、裏面電極１６に対して表面電極１４よりも高い電位が印加される。ゲート電極３０に閾値よりも高い電位が印加されると、ゲート絶縁膜に接する範囲のボディ領域３４にチャネルが形成される。すると、表面電極１４から、ソース領域３２、チャネル、ドリフト領域３６及びドレイン領域３８を介して裏面電極１６へ電子が流れる。すなわち、ＭＯＳＦＥＴがオンする。ゲート電極３０の電位を閾値以下に低下させると、チャネルが消失し、電子の流れが停止する。すなわち、ＭＯＳＦＥＴがオフする。ＭＯＳＦＥＴがオフする際に、ボディ領域３４からドリフト領域３６内に空乏層が広がる。素子領域２０内のドリフト領域３６内では、表面側から裏面側に空乏層が広がる。外周耐圧領域２２内のドリフト領域３６内では、内周側から外周側に向かって空乏層が広がる。ボディ領域３４から伸びる空乏層が最も内周側のガードリング４０に到達すると、そのガードリング４０からさらに外周側に空乏層が伸びる。最も内周側のガードリング４０から伸びる空乏層が内周側から２番目のガードリング４０に到達すると、そのガードリング４０からさらに外周側に空乏層が伸びる。このように、外周耐圧領域２２においては、空乏層が複数のガードリング４０を経由しながら外周側に伸びる。すなわち、各ガードリング４０は、空乏層が外周側に伸びるのを促進する。空乏層は、端部ｎ型領域４８の近傍まで伸びる。
【００２１】
外周耐圧領域２２内のドリフト領域３６に空乏層が伸びると、各ガードリング４０の外周側の端部に位置するｐｎ接合４０ａに電圧が印加される。このため、各ｐｎ接合４０ａの近傍で、低濃度領域４４が空乏化される。すなわち、ｐｎ接合４０ａから外周側部分５１内に空乏層が広がる。各ｐｎ接合４０ａの両側の空乏層（すなわち、ｎ型のドリフト領域３６が空乏化した空乏層とｐ型の低濃度領域４４の外周側部分５１が空乏化した空乏層）の内部に、電界が生じる。ここで、最外周ガードリング４０ｘのｐｎ接合４０ａで電界が生じる部分の幅Ｗｘ１は、その他のガードリング４０のｐｎ接合４０ａで電界が生じる部分の幅Ｗｙ１よりも広い。このため、最外周ガードリング４０ｘの外周側部分５１ｘ内で電界が生じる部分（空乏化する部分）の幅Ｗｘ２は、他のガードリング４０の外周側部分５１内で電界が生じる部分の幅Ｗｙ２よりも広い。他方、上述したように、最外周ガードリング４０ｘの外周側部分５１ｘの幅Ｗ５１ｘは、他のガードリング４０の外周側部分５１の幅Ｗ５１よりも広い。このため、最外周ガードリング４０ｘでは、電界が生じる部分の幅Ｗｘ２が広くても、その電界が生じる部分が高濃度領域４２まで達しない（すなわち、Ｗ５１ｘ＞Ｗｘ２の関係が成立している。）。このように、最外周ガードリング４０ｘでは、高濃度領域４２の外周側に幅が広い外周側部分５１ｘが設けられているので、高濃度領域４２に電界が加わることが抑制される。すなわち、広い幅Ｗ５１ｘを有する外周側部分５１ｘを空乏化させることで、高濃度領域４２まで空乏層が達することを抑制することができる。結晶欠陥密度が高い高濃度領域４２にほとんど電界が加わらないので、高濃度領域４２でリーク電流がほとんど生じない。また、結晶欠陥密度が低い外周側部分５１ｘ（すなわち、低濃度領域４４）に電界が印加されても、リーク電流はほとんど生じない。したがって、最外周ガードリング４０ｘにおけるリーク電流を抑制することができる。
【００２２】
また、最外周ガードリング４０ｘ以外のガードリング４０では、外周側部分５１の幅Ｗ５１が狭い。しかしながら、これらのガードリングでは、電界が生じる部分の幅Ｗｙ２が狭い。したがって、外周側部分５１の幅Ｗ５１が狭くても、高濃度領域４２に電界が加わり難い。したがって、最外周ガードリング４０ｘ以外のガードリング４０でもリーク電流が抑制される。
【００２３】
また、高濃度領域４２の間の間隔が広くなると、ｐｎ接合４０ａに電界が集中し易くなり、半導体装置１０の耐圧が低下する。これに対し、本実施形態では、最外周ガードリング４０ｘの外周側部分５１ｘの幅Ｗ５１ｘが広い一方で、その他の外周側部分５１の幅Ｗ５１、及び、内周側部分５２の幅Ｗ５２が狭い。このため、高濃度領域４２の間の間隔が狭い。これによって、半導体装置１０の耐圧が確保されている。また、高濃度領域４２の間の間隔を狭くすることで、半導体装置１０の小型化が図られている。
【００２４】
次に、半導体装置１０の製造方法について説明する。なお、この製造方法は、ガードリング４０の形成工程に特徴を有するので、以下ではガードリング４０の形成工程について説明し、他の工程については説明を省略する。また、以下の説明で用いる図４〜１３は、最外周ガードリング４０ｘと、その隣のガードリング４０を形成すべき範囲を示している。
【００２５】
図４〜６は、第１の製造方法を示している。最初に、ｎ型のドリフト領域３６が表面１２ａに露出している半導体基板１２（加工前の半導体基板）を準備する。次に、図４に示すように、半導体基板１２の表面１２ａにイオン注入用のマスク６０ａ（酸化膜またはレジスト等）を形成する。マスク６０ａは、各ガードリング４０に対応する位置に開口部６２が設けられるようにパターニングして形成する。次に、不純物の注入エネルギー（すなわち、不純物の注入深さ）を変更しながら、マスク６０ａを介して半導体基板１２に複数回、ｐ型不純物を注入する。これによって、開口部６２の下側の半導体層にｐ型不純物を注入する。ここでは、浅い範囲に高濃度にｐ型不純物を注入し、深い範囲に低濃度にｐ型不純物を注入する。高濃度にｐ型不純物が注入された範囲（浅い範囲）には、高濃度に結晶欠陥が生成される。次に、図５に示すように、最も外周側の開口部６２（すなわち、最外周ガードリング４０ｘに対応する開口部６２）の幅を拡大する。より詳細には、最も外周側の開口部６２の外周側の壁面をさらに外周側にシフトさせることで、この開口部６２の幅を拡大する。マスク６０ａが酸化膜の場合には、マスク６０ａを選択的に追加エッチングすることで、図５のように開口部６２の幅を広げることができる。マスク６０ａがレジストの場合には、図４に示すマスク６０ａを除去した後、図５に示す新たなパターンのマスク６０ａを形成することで開口部６２の幅を広げることができる。次に、開口部６２を拡大したマスク６０ａを介して、半導体基板１２にｐ型不純物を注入する。ここでは、浅い範囲と深い範囲の両方に低濃度にｐ型不純物を注入する。このため、開口部６２の拡大された範囲では、半導体基板１２の浅い範囲と深い範囲に低濃度にｐ型不純物が分布する。その後、マスク６０ａを除去し、注入したｐ型不純物を活性化させるアニールを行うことで、図６に示すようにガードリング４０が形成される。半導体基板１２をアニールする際にガードリング４０内に存在する結晶欠陥の一部が消滅するが、アニール後に所定の割合で結晶欠陥が残存する。ｐ型不純物が高濃度に注入された高濃度領域４２内では、ｐ型不純物が低濃度に注入された低濃度領域４４内よりも、結晶欠陥密度が高くなる。また、この製造方法によれば、開口部６２を拡大した範囲に幅が広い外周側部分５１ｘが形成される。この製造方法によれば、外周側部分５１ｘの幅が広い最外周ガードリング４０ｘを形成することができる。
【００２６】
図７、８は、第２の製造方法を示している。第２の製造方法では、図７に示すように、半導体基板１２の表面１２ａに開口部６２を有するマスク６０ｂを形成する。ここでは、最も外周側の開口部６２（すなわち、最外周ガードリング４０ｘに対応する開口部６２）の外周側の壁面が傾斜するようにマスク６０ｂを形成する。次に、不純物の注入エネルギーを変更しながら、マスク６０ｂを介して半導体基板１２に複数回、ｐ型不純物を注入する。これによって、開口部６２の下側の半導体層にｐ型不純物を注入する。ここでは、浅い範囲に高濃度にｐ型不純物を注入し、深い範囲に低濃度にｐ型不純物を注入する。ここで、開口部６２の傾斜する壁面の部分６１ａでは、マスク６０ｂの厚みが薄い。したがって、深い範囲へのイオン注入時に、ｐ型不純物が、部分６１ａを貫通して半導体基板１２に注入される。したがって、部分６１ａの下側の半導体層に低濃度にｐ型不純物が注入される。部分６１ａの下側の半導体層には、浅い範囲に低濃度にｐ型不純物が注入される。その後、マスク６０ｂを除去し、注入したｐ型不純物を活性化させるアニールを行うことで、図８に示すようにガードリング４０が形成される。この製造方法によれば、外周側部分５１ｘの幅が広い最外周ガードリング４０ｘを形成することができる。
【００２７】
なお、第２の製造方法において、マスク６０ｂの代わりに、図９に示すマスク６０ｃを用いてもよい。図９に示すマスク６０ｃは、図７の傾斜した壁面を有する部分６１ａの代わりに、厚みが薄い部分６１ｂを有している。マスク６０ｂを用いる場合には、イオン注入時に、部分６１ｂの下側の半導体層に低濃度にｐ型不純物が注入される。マスク６０ｃを用いても、外周側部分５１ｘの幅が広い最外周ガードリング４０ｘを形成することができる。
【００２８】
図１０、１１は、第３の製造方法を示している。第３の製造方法では、図１０、１１に示すように、半導体基板１２の表面１２ａに開口部６２を有するマスク６０ｄを形成する。マスク６０ｄは、最も外周側の開口部６２（すなわち、最外周ガードリング４０ｘに対応する開口部６２）のさらに外周側に、多数の微小な開口部６３が設けられた領域６４を有する。微小な開口部６３の密度は、開口部６２に近い位置では高く、開口部６２から遠い位置では低い。つまり、領域６４における開口率が、開口部６２から遠い位置ほど低くなっている。次に、不純物の注入エネルギーを変更しながら、マスク６０ｄを介して半導体基板１２に複数回、ｐ型不純物を注入する。ここでは、浅い範囲に高濃度にｐ型不純物を注入し、深い範囲に低濃度にｐ型不純物を注入する。マスク６０ｄの領域６４では、微小な開口部６３を介して半導体基板１２にｐ型不純物が注入される。領域６４の開口率が低いので、領域６４の下側の半導体層に低濃度にｐ型不純物が注入される。特に、領域６４では開口部６２から遠い位置ほど開口率が低くなっているので、領域６４の下側の半導体層には開口部６２から遠い位置ほど低濃度にｐ型不純物が注入される。その後、マスク６０ｄを除去し、注入したｐ型不純物を活性化させるアニールを行うことで、図８と同様にガードリング４０が形成される。この製造方法によれば、外周側部分５１ｘの幅が広い最外周ガードリング４０ｘを形成することができる。
【００２９】
なお、第３の製造方法において、マスク６０ｄの代わりに、図１２に示すマスク６０ｅを用いてもよい。マスク６０ｅでは、領域６４において、微小な開口部６３のサイズが、開口部６２に近い位置では大きく、開口部６２から遠い位置では小さい。つまり、領域６４における開口率が、開口部６２から遠い位置ほど低くなっている。したがって、図１２に示すマスク６０ｅを用いても、外周側部分５１ｘの幅が広い最外周ガードリング４０ｘを形成することができる。
【００３０】
図４、１３は、第４の製造方法を示している。第４の製造方法では、まず、図４に示すように、開口部６２を有するマスク６０ａを形成し、マスク６０ａを介して半導体基板１２にｐ型不純物を注入する。マスク６０ａの形成工程、及び、マスク６０ａを介したｐ型不純物の注入工程は、第１の製造方法と同様である。次に、図１３に示すように、最も外周側の開口部６２の外周側の壁面近傍が露出し、その他の部分が覆われるように、マスク６０ａ上にレジスト６５を形成する。そして、半導体基板１２の表面１２ａに対して内周側から外周側に向かう方向にイオン注入角度を傾斜させて、半導体基板１２にｐ型不純物を注入する。ｐ型不純物は、レジスト６５に覆われていない範囲のマスク６０ａを部分的に貫通して、その下側の半導体層に注入される。すなわち、レジスト６５に覆われていない範囲のマスク６０ａの下部の半導体層に、低濃度にｐ型不純物が注入される。なお、図２に示すように、最外周ガードリング４０ｘは素子領域２０を囲むように環状に形成されるので、最外周ガードリング４０ｘの各部分に対して内周側から外周側に向かって傾斜した角度でｐ型不純物を注入できるように、注入方向を傾斜させる向きを変更しながら複数回注入を行う。その後、マスク６０ａ、レジスト６５を除去し、注入したｐ型不純物を活性化させるアニールを行うことで、図８と同様にガードリング４０が形成される。この製造方法によれば、外周側部分５１ｘの幅が広い最外周ガードリング４０ｘを形成することができる。
【００３１】
なお、上述した実施形態では、素子領域２０にＭＯＳＦＥＴが形成されていたが、素子領域２０に他の半導体素子が設けられていてもよい。例えば、素子領域２０にＩＧＢＴが設けられていてもよい。ドレイン領域３８に代えてｐ型のコレクタ領域を設けることで、ＩＧＢＴを得ることができる。また、例えば、表面電極１４がアノード電極として機能し、裏面電極１６がカソード電極として機能するダイオード（ｐｎダイオード、ショットキーバリアダイオード等）が素子領域に設けられていてもよい。ダイオードが形成されている場合には、アノード‐カソード間に逆電圧が印加されると、外周耐圧領域に空乏層が広がり、上述した実施形態と同様の効果を得ることができる。
【００３２】
また、上述した実施形態では、高濃度領域４２のｐ型不純物濃度が、ピークポイントＭにおけるｐ型不純物濃度の１０％よりも高いｐ型不純物濃度を有していた。高濃度領域４２の空乏化をより確実に防ぐために、高濃度領域４２が１×１０１８ａｔｏｍｓ／ｃｍ３より高いｐ型不純物濃度を有していることが好ましい。
【００３３】
また、上述した実施形態では、半導体基板１２がＳｉＣにより構成されていたが、他の半導体材料（例えば、ＳｉＣ以外の化合物半導体材料またはシリコン等）により半導体基板１２が構成されていてもよい。但し、ＳｉＣ基板では、ｐ型不純物の拡散範囲を制御し易く、ガードリングを正確に形成し易い。したがって、ＳｉＣ基板は、本願明細書が開示する技術により適している。
【００３４】
上述した実施形態の各構成要素と請求項の各構成要素との関係について説明する。実施形態のＭＯＳＦＥＴは、請求項の半導体素子の一例である。実施形態の外周耐圧領域２２内のドリフト領域３６は、請求項の外周ドリフト領域の一例である。実施形態の外周側部分５１ｘは、請求項の第１部分の一例である。実施形態の外周側部分５１ｘ以外の外周側部分５１と内周側部分５２ｚ以外の内周側部分５２は、請求項の第２部分の一例である。上記第２、第３及び第４の製造方法において、最外周ガードリング４０ｘの外周側部分５１ｘの上部のマスク（低濃度のｐ型不純物が通過する部分のマスク）は、請求項の低透過率部の一例である。上記第２、第３及び第４の製造方法において、開口部６２は、請求項の開口部の一例である。上記第２、第３及び第４の製造方法において、ｐ型不純物を遮蔽する部分のマスク（ガードリング４０を形成しない領域の上部のマスク）は、請求項の遮蔽部の一例である。
【００３５】
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
【００３６】
本明細書の一例に係る半導体装置の製造方法は、半導体基板にｐ型不純物を注入することによって、半導体基板の表面に臨んでおり、特定領域を多重に囲むｐ型の複数のガードリングを形成する工程と、半導体基板を用いて半導体装置を完成させる工程を有する。
【００３７】
なお、半導体装置を完成させる工程の一部を、ガードリングを形成する工程の前で行ってもよい。
【００３８】
本明細書の一例に係る半導体装置の製造方法では、ガードリングを形成する工程が、半導体基板の表面に開口部と遮蔽部と低透過率部を有するマスクを形成する工程と、マスクを介して半導体基板にｐ型不純物を注入する工程を有する。ｐ型不純物を注入する工程において、低透過率部におけるｐ型不純物の透過率が、開口部におけるｐ型不純物の透過率よりも低いとともに、遮蔽部におけるｐ型不純物の透過率よりも高い。開口部の下側に位置する半導体基板内の領域に高濃度領域が形成される。低透過率部の下側に位置する半導体基板内の領域に第１部分が形成される。
【００３９】
この製造方法によれば、最外周ガードリングの低濃度領域の第１部分を好適に形成することができる。
【００４０】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００４１】
１０  ：半導体装置
１２  ：半導体基板
１４  ：表面電極
１５  ：コンタクト面
１６  ：裏面電極
１８  ：絶縁膜
２０  ：素子領域
２２  ：外周耐圧領域
３０  ：カソード領域
３２  ：ドリフト領域
３２ａ：メインドリフト領域
３２ｂ：外周ドリフト領域
３４  ：メインｐ型領域
３４ａ：環状領域
３４ｂ：ストライプ領域
３６  ：ガードリング
４０  ：高濃度領域
４２  ：低濃度領域
【図１】
2018067690.tif 000003
【図２】
2018067690.tif 000004
【図３】
2018067690.tif 000005
【図４】
2018067690.tif 000006
【図５】
2018067690.tif 000007
【図６】
2018067690.tif 000008
【図７】
2018067690.tif 000009
【図８】
2018067690.tif 000010
【図９】
2018067690.tif 000011
【図１０】
2018067690.tif 000012
【図１１】
2018067690.tif 000013
【図１２】
2018067690.tif 000014
【図１３】
2018067690.tif 000015
【図１４】
2018067690.tif 000016
【図１５】
2018067690.tif 000017