(57)【要約】【課題】バッテリ逆接時に半導体スイッチを保護する構成を備えた誘導性負荷駆動回路において、回路グランドと接地との接続が断たれた際に、半導体スイッチを保護できる誘導性負荷駆動回路を提供すること。【解決手段】誘導性負荷駆動回路１０は、半導体スイッチ素子１２の出力端ＳとグランドラインＬｇとの間に接続され、半導体スイッチ素子１２を保護する保護回路１３を備える。保護回路１３は、還流ダイオードＤ１に直列接続され、バッテリＢａの逆接時においてオフしてバッテリから還流ダイオードＤ１を介した半導体スイッチ素子１２への電流の流れを阻止する保護スイッチＱ１と、グランドラインＬｇと接地Ｅｔｈとの接続の切断が発生した際に、切断に応じて保護スイッチＱ１をオフさせる遮断回路１４とを含む。【選択図】図１
2018007090.tif 000002
【特許請求の範囲】
【請求項１】
バッテリと誘導性負荷との間に設けられる半導体スイッチ素子と、
前記半導体スイッチ素子の前記誘導性負荷への通電と非通電との切替えを制御する制御回路と、
接地に接続されるグランドラインと、
前記半導体スイッチ素子の出力端と前記グランドラインとの間に接続され、前記半導体スイッチ素子を保護する保護回路であって、
還流ダイオードと、
前記還流ダイオードに直列接続され、前記バッテリの逆接時においてオフしてバッテリから前記還流ダイオードを介した前記半導体スイッチ素子への電流の流れを阻止する保護スイッチと、を含む保護回路と、を備え、
前記保護回路は、前記グランドラインと前記接地との接続の切断が発生した際に、前記切断に応じて前記保護スイッチをオフさせる遮断回路を含む、誘導性負荷駆動回路。
【請求項２】
請求項１に記載された誘導性負荷駆動回路において、
前記制御回路は、前記切断に応じて前記半導体スイッチ素子をオフさせる機能を有し、
前記遮断回路は、前記保護スイッチをオフさせるオフタイミングを前記切断のタイミングから遅延させる遅延回路を含み、
当該誘導性負荷駆動回路は、
電源ラインと前記グランドラインとの間に接続されたツェナーダイオードを備える、誘導性負荷駆動回路。
【請求項３】
請求項２に記載された誘導性負荷駆動回路において、
前記制御回路は、前記切断に応じてリセット動作を行う機能、を有し、
前記遅延回路による前記オフタイミングの遅延期間は、前記切断のタイミングから前記リセット動作の完了タイミングまでの期間より短く設定されている、誘導性負荷駆動回路。
【請求項４】
請求項２または請求項３に記載された誘導性負荷駆動回路において、
前記遮断回路は、前記切断に応じて前記保護スイッチをオフさせるとともに、前記バッテリの逆接時において前記保護スイッチをオフさせるスイッチ回路を含み、
前記遅延回路は、前記スイッチ回路による、前記保護スイッチをオフさせるタイミングを遅延させる、誘導性負荷駆動回路。
【請求項５】
請求項３または請求項４に記載された誘導性負荷駆動回路において、
前記遅延回路は、コンデンサと抵抗との並列回路によって構成される、誘導性負荷駆動回路。
【請求項６】
請求項１から請求項５のいずれか一項に記載された誘導性負荷駆動回路において、
前記グランドラインと前記接地との接続の前記切断を検出し、前記切断を報知する報知回路を備える、誘導性負荷駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘導性負荷駆動回路に関し、詳しくは、誘導性負荷駆動回路に備えられた、誘導性負荷への通電を切替える半導体スイッチ素子を保護する技術に関する。
【背景技術】
【０００２】
従来、誘導性負荷駆動回路に備えられた、誘導性負荷への通電を切替える半導体スイッチ素子を保護する技術として、例えば、特許文献１に開示された技術が知られている。同文献には、負荷に並列接続された還流ダイオードによって誘導性負荷のオフ時に発生する誘導エネルギーをグランド（ＧＮＤ）から還流させることによってＮチャネルＭＯＳＦＥＴ（半導体スイッチ素子）を誘導エネルギーから保護することが記載されている。また、還流ダイオードと直列にトランジスタを接続し、バッテリの逆接続時にトランジスタをオフさせることによって半導体スイッチをバッテリの逆接続から保護することが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−０４４５２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、誘導性負荷駆動回路が車載用等である場合、車両の振動等によって誘導性負荷駆動回路のグランド端子が外れたりして、誘導性負荷駆動回路のグランドがアース（接地）から浮いた状態になることが考えられる。この場合、上記文献の構成においては、グランド電位が上昇することに伴って、一旦、半導体スイッチ素子がオフされ、その後、還流ダイオードおよびバッテリ逆接続時の保護トランジスタを介して、誘導性負荷駆動回路のグランド電位が低い所定値に定まった場合に、半導体スイッチが再びオンされることが考えられる。半導体スイッチが再びオンされると、還流ダイオードのカソード電位が上昇することによってグランド電位が上昇し、半導体スイッチが再びオフされることが考えられる。すなわち、誘導性負荷駆動回路のグランドが浮いた状態になると、半導体スイッチ素子がオン・オフを繰り返す発振状態の発生が考えられる。発振状態が発生すると、半導体スイッチ素子のオフに発生する耐圧を超える電圧が複数回、半導体スイッチ素子に印加されることによって、半導体スイッチ素子が損傷する虞があった。
【０００５】
本明細書に開示される技術は、上記のような事情に基づいて完成されたものであって、バッテリ逆接時に半導体スイッチ素子を保護する構成を備えた誘導性負荷駆動回路において、回路グランドと接地との接続が断たれた際に、半導体スイッチ素子を保護できる誘導性負荷駆動回路を提供する。
【課題を解決するための手段】
【０００６】
本明細書に開示される誘導性負荷駆動回路は、バッテリと誘導性負荷との間に設けられる半導体スイッチ素子と、前記半導体スイッチ素子の前記誘導性負荷への通電と非通電との切替えを制御する制御回路と、アースに接続されるグランドラインと、前記半導体スイッチ素子の出力端と前記グランドラインとの間に接続され、前記半導体スイッチ素子を保護する保護回路であって、還流ダイオードと、前記還流ダイオードに直列接続され、前記バッテリの逆接時においてオフしてバッテリから前記還流ダイオードを介した前記半導体スイッチ素子への電流の流れを阻止する保護スイッチと、を含む保護回路と、を備え、前記保護回路は、前記グランドラインと前記接地との接続の切断が発生した際に、前記切断に応じて前記保護スイッチをオフさせる遮断回路を含む。
本構成によれば、遮断回路によって、グランドラインと接地との接続の切断が発生した際に、あるいは、回路グランドが浮いた際に、その切断に応じて保護スイッチをオフさせる。それによって、回路グランドが浮いた際に、回路グランドの電位を高い状態に維持でき、半導体スイッチ素子が制御回路によってオン・オフされること、すなわち、半導体スイッチ素子の発振状態が発生することを防止できる。それによって、バッテリ逆接時に半導体スイッチ素子を保護する構成（保護スイッチ）を備えた誘導性負荷駆動回路において、回路グランドと接地との接続が断たれた際に、半導体スイッチ素子を保護できる。なお、ここで「回路グランドと接地との接続が断たれた際」には、回路グランドが接地から浮いた状態も含まれる。
【０００７】
上記誘導性負荷駆動回路において、前記制御回路は、前記切断に応じて前記半導体スイッチ素子をオフさせる機能を有し、前記遮断回路は、前記保護スイッチをオフさせるオフタイミングを前記切断のタイミングから遅延させる遅延回路を含み、当該誘導性負荷駆動回路は、電源ラインと前記グランドラインとの間に接続されたツェナーダイオードを備えるようにしてもよい。
本構成によれば、グランドラインと接地との接続の切断時に発生する逆電圧に起因して半導体スイッチ素子に印加される電圧が、半導体スイッチ素子の耐圧を超えることを防止できる。それによって、回路グランドが浮いた際に、半導体スイッチを確実に保護できる。すなわち、グランドラインと接地との接続の切断に伴って半導体スイッチ素子がオフされる場合、誘導性負荷によって逆電圧が発生するが、逆電圧の発生タイミングにおいて、遅延回路によって保護スイッチをオン状態とすることによって、半導体スイッチ素子に印加される電圧が、ツェナーダイオードのツェナー電圧によって、耐圧を超えないようにすることができる。
【０００８】
また、上記誘導性負荷駆動回路において、前記制御回路は、前記切断に応じてリセット動作を行う機能、を有し、前記遅延回路による前記オフタイミングの遅延期間は、前記切断のタイミングから前記リセット動作の完了タイミングまでの期間より短く設定されているようにしてもよい。
本構成によれば、制御回路のリセット動作が完了した後に半導体スイッチ素子がオンされることを防止でき、それによって半導体スイッチ素子の発振動作を確実に防止できる。
【０００９】
また、上記誘導性負荷駆動回路において、前記遮断回路は、前記切断に応じて前記保護スイッチをオフさせるとともに、前記バッテリの逆接時において前記保護スイッチをオフさせるスイッチ回路を含み、前記遅延回路は、前記スイッチ回路による、前記保護スイッチをオフさせるタイミングを遅延させるようにしてもよい。
本構成によれば、スイッチ回路によって、バッテリの逆接時に保護スイッチをオフさせ、グランドラインと接地との接続の切断時に保護スイッチを遅延させてオフさせることができる。
【００１０】
また、上記誘導性負荷駆動回路において、前記遅延回路は、コンデンサと抵抗との並列回路によって構成されているようにしてもよい。
本構成によれば、遅延回路を簡単な回路構成で実現できる。
【００１１】
また、上記誘導性負荷駆動回路において、前記グランドラインと前記接地との接続の前記切断を検出し、前記切断を報知する報知回路を備えるようにしてもよい。
本構成によれば、グランドラインと接地との接続の切断をユーザに報知することによって、ユーザは、その切断に対する対応処置を早期に行うことができる。
【発明の効果】
【００１２】
本明細書に開示される誘導性負荷駆動回路によれば、バッテリ逆接時に半導体スイッチ素子を保護する構成を備えた誘導性負荷駆動回路において、回路グランドと接地との接続が断たれた際に、半導体スイッチ素子を保護できる。
【図面の簡単な説明】
【００１３】
【図１】実施形態に係る誘導性負荷駆動回路の概略的なブロック図
【図２】誘導性負荷駆動回路の動作に係るタイムチャート
【発明を実施するための形態】
【００１４】
＜実施形態＞
実施形態について図１〜図２を参照しつつ説明する。
１．誘導性負荷駆動回路の構成
誘導性負荷駆動回路１０は、図１に示されるように、制御回路１１、半導体スイッチ素子１２、保護回路１３、報知回路１６、およびツェナーダイオードＺＤ１等を含む。誘導性負荷駆動回路１０は、ここでは自動車に搭載され、バッテリＢａと、誘導性負荷５０、例えば、エンジン冷却用ＦＡＮ駆動用モータＭとの間に接続され、誘導性負荷５０を駆動制御する。
【００１５】
制御回路１１は、例えばマイクロコンピュータによって構成され、半導体スイッチ素子１２の切替え（オン・オフ）動作を、例えば、制御ポートＰＣ１から出力するＰＷＭ（パルス幅変調）信号によって制御する。その際、制御回路１１は、誘導性負荷５０に応じてＰＷＭ信号のデューティ比（パルス幅）を適宜変化する。また、制御回路１１は、制御ポートＰＣ２から、後述する保護回路制御信号Ｓｇ１を出力して保護回路１３を制御する。制御回路１１は、外部スイッチＳＷの操作に応じて起動される。
【００１６】
また、制御回路１１は、例えば、グランドラインＬｇと接地（アース）Ｅｔｈとを接続する接地線ＬＥがグランド端子Ｊｇから外れて、グランドラインＬｇと接地Ｅｔｈとの接続が切断された場合、その切断に応じて、詳しくは、その切断によるグランドラインＬｇの電位が所定値まで上昇することに応じて半導体スイッチ素子１２をオフさせる機能と、リセット動作（初期化動作）とを行う機能とを有する。なお、以下において、グランドラインＬｇと接地Ｅｔｈとの接続が断たれることを、単に「グランド（ＧＮＤ）外れ」と記載することがある。「グランド外れ」には、グランドラインＬｇの接地Ｅｔｈからの浮き状態も含まれる。
【００１７】
半導体スイッチ素子１２は、バッテリＢａと誘導性負荷５０との間に設けられ、例えば、図１に示されるように、寄生ダイオード１２Ａを含むＮチャネルＭＯＳＦＥＴによって構成される。半導体スイッチ素子１２は、バッテリＢａが正常に接続されている場合には誘導性負荷５０への通電および非通電を、制御ポートＰＣ１からゲートＧに供給されるＰＷＭ信号に応じて切替えるとともに、バッテリＢａが逆接された場合にはバッテリＢａの正常接続時とは逆方向の通電を、寄生ダイオード１２Ａを介して可能とする。
【００１８】
保護回路１３は、図１に示されるように、半導体スイッチ素子１２の出力端であるソースＳとグランドラインＬｇとの間に接続され、半導体スイッチ素子１２を保護する。保護回路１３は、還流ダイオードＤ１、ＮチャネルＭＯＳＦＥＴ（Ｑ１）、および遮断回路１４等を含む。ＮチャネルＭＯＳＦＥＴ（Ｑ１）（以下、単に「トランジスタＱ１」と記す）は、保護スイッチの一例である。なお、詳しくは、半導体スイッチ素子１２のソースＳは出力ラインＬｏに接続され、出力ラインＬｏは、誘導性負荷５０に接続される出力端子Ｊｏに接続されている。
【００１９】
還流ダイオードＤ１のアノードＡは、トランジスタＱ１のソースＳに接続され、還流ダイオードＤ１のカソードＫは、出力ラインＬｏを介して、半導体スイッチ素子１２のソースＳおよび誘導性負荷５０に接続されている。
【００２０】
トランジスタＱ１は、還流ダイオードＤ１に直列接続され、バッテリＢａの逆接時においてオフしてバッテリＢａから還流ダイオードＤ１を介した半導体スイッチ素子１２への電流の流れを阻止する。詳しくは、バッテリＢａの逆接時において後述するＰチャネルＭＯＳＦＥＴ（Ｑ３）がオフすることによってオフされる。
【００２１】
トランジスタＱ１のソースＳは、還流ダイオードＤ１のアノードＡに接続され、ドレインＤはグランドラインＬｇに接続され、ゲートＧは抵抗Ｒ２を介して遮断回路１４に接続されている。また、トランジスタＱ１のドレイン−ソース間には抵抗Ｒ１が接続されている。誘導性負荷駆動回路１０への電源投入時に、抵抗Ｒ１と抵抗Ｒ２とによって生成されるバイアス電圧によって、トランジスタＱ１はオンされる。以後、トランジスタＱ１は、上記バッテリＢａが逆接続された場合、および、後述するグランド外れが発生してグランド電位Ｖｇｎｄが上昇した場合を除いて、オン状態が維持される。
【００２２】
すなわち、保護回路１３では、バッテリＢａおよびＧＮＤの正常接続時においては、負荷電流の保護回路１３への流入が還流ダイオードＤ１によって阻止される。また、バッテリＢａおよびＧＮＤの正常接続時における、半導体スイッチ素子１２による誘導性負荷５０への通電から非通電への切替え時においては、誘導性負荷５０の逆起電圧によるサージ電流を、トランジスタＱ１および還流ダイオードＤ１によって構成される還流回路を介して還流させることができる。それによって、サージから半導体スイッチ素子１２を保護することができる。
【００２３】
一方、バッテリＢａの逆接時においては、トランジスタＱ１がオフされ保護回路（還流回路）１３は導通しないため、バッテリ正常接続時と逆方向の電流が誘導性負荷５０および寄生ダイオード１２Ａを介して流れる。その際、誘導性負荷５０の抵抗値に依存する所定の電流が流れ、ショート電流のような大電流が誘導性負荷駆動回路１０に発生することはない。そのため、バッテリ逆接続時における、半導体スイッチ素子１２および配線等を保護することができる。
【００２４】
また、遮断回路１４は、グランドラインＬｇと接地Ｅｔｈとの接続の切断が発生した際に、例えば、グランドラインＬｇと接地Ｅｔｈとの接続するアース線ＬＥがグランド端子Ｊｇから外れた際に、その切断に応じてトランジスタＱ１をオフさせる。
【００２５】
遮断回路１４は、例えば、図１に示されるように、ＮＰＮバイポーラトランジスタＱ２、ＰチャネルＭＯＳＦＥＴ（Ｑ３）、および遅延回路１５等を含む。
【００２６】
ＮＰＮバイポーラトランジスタＱ２（以下、単に「トランジスタＱ２」と記す）のベースＢは、抵抗Ｒ３を介して制御回路１１の制御ポートＰＣ２に接続され、制御回路１１からＰチャネルＭＯＳＦＥＴ（Ｑ３）を介してトランジスタＱ１のオン・オフを制御する保護回路制御信号Ｓｇ１を受け取る。トランジスタＱ２のエミッタＥはグランドラインＬｇに接続され、ベース−エミッタ間には抵抗Ｒ４が接続されている。また、トランジスタＱ２のコレクタＣは、抵抗Ｒ５を介してＰチャネルＭＯＳＦＥＴ（Ｑ３）および遅延回路１５に接続されている。
【００２７】
ＰチャネルＭＯＳＦＥＴ（Ｑ３；以下、単に「トランジスタＱ３」と記す）のゲートＧは、抵抗Ｒ５を介してトランジスタＱ２のコレクタＣに接続され、トランジスタＱ３のドレインＤは、抵抗Ｒ２を介してトランジスタＱ１のゲートＧに接続されている。また、トランジスタＱ３のソースＳは整流ダイオードＤ２およびヒューズＦｓ等を介してバッテリＢａに接続されている。トランジスタＱ３のソース−ゲート間には遅延回路１５に接続されている。トランジスタＱ３は、スイッチ回路の一例であり、グランド外れに応じてトランジスタＱ１をオフさせるとともに、バッテリＢａの逆接時においてトランジスタＱ１をオフさせる。
【００２８】
遅延回路１５は、本実施形態では図１に示されるように、コンデンサＣ１と抵抗Ｒ６（「抵抗」の一例）との並列回路によって構成されている。そのため、遅延回路１５を簡単な回路構成で実現できる。
【００２９】
遅延回路１５は、グランド外れ時（図２の時刻ｔ０）において、トランジスタＱ２によるトランジスタＱ１をオフさせるオフタイミング（図２の時刻ｔ１）を、グランド外れのタイミング（時刻ｔ０）から遅延させる機能を有し、そのオフタイミングの遅延期間Ｋ３は、グランド外れのタイミング（時刻ｔ０）から制御回路１１のリセット動作の完了タイミング（時刻ｔ３）までの期間Ｋ４より短く設定されている（図２参照）。言い換えれば、遅延期間Ｋ３の終了タイミング（時刻ｔ２）は、リセット動作の完了タイミング（時刻ｔ３）より早くなるように設定されている。この設定によって、後述するように、グランド外れ後の半導体スイッチ素子１２の再オンが防止される。
【００３０】
また、電源ラインＬｓとグランドラインＬｇとの間に、ツェナーダイオードＺＤ１が、接続されている。これによって、グランド外れ以後のトランジスタＱ１がオンされている間において、半導体スイッチ素子１２がオフされた際の半導体スイッチ素子１２のドレイン−ソース間電圧ΔＶ１を、
ΔＶ１ｐ＝ＶＺＤ＋Ｖｆ１＋Ｖｆ２
に制限することができる（図２の時刻ｔ１を参照）。ここで、ピーク値ΔＶ１ｐはドレイン−ソース間電圧ΔＶ１のピーク値であり、ＶＺＤはツェナーダイオードＺＤ１のツェナー電圧であり、Ｖｆ１は還流ダイオードＤ１の順方向電圧降下であり、Ｖｆ２は整流ダイオードＤ２の順方向電圧降下である。ツェナー電圧ＶＺＤを所定値とすることによって、ピーク値ΔＶ１ｐが半導体スイッチ素子１２の耐圧Ｖｍａｘを超過することを防止できる。
【００３１】
報知回路１６は、グランドラインＬｇと接地Ｅｔｈとの接続の切断を検出し、その切断を報知する。報知回路１６は、図１に示さるように、例えば発光ダイオードＬＥＤ１およびＮチャネルＭＯＳＦＥＴ（Ｑ４；以下、単に「トランジスタＱ４」と記す）等を含む。
【００３２】
発光ダイオードＬＥＤ１のアノードは抵抗Ｒ７を介してバッテリＢａに接続され、発光ダイオードＬＥＤ１のカソードはトランジスタＱ４のドレインＤに接続されている。トランジスタＱ４のゲートＧは抵抗Ｒ８を介してグランドラインＬｇに接続され、トランジスタＱ４のソースＳは、接地Ｅｔｈに接続されている。
【００３３】
グランドラインＬｇが接地Ｅｔｈから切断されると（図２の時刻ｔ０参照）、グランド電位Ｖｇｎｄが上昇し、それに伴ってトランジスタＱ４がオンし、発光ダイオードＬＥＤ１が発光する。それによって、グランドラインＬｇと接地Ｅｔｈとの接続の切断を検出し、その切断をユーザに報知する。このように、グランドラインＬｇと接地Ｅｔｈとの接続の切断をユーザに報知することによって、ユーザは、その切断に対する対応処置を早期に行うことができる。
【００３４】
２．グランドが外れた際の誘導性負荷駆動回路の動作
次に、図２のタイムチャートを参照して、グランド外れに係る誘導性負荷駆動回路１０の動作を説明する。図２において、ΔＶ１は半導体スイッチ素子１２のドレイン−ソース間電圧、ΔＶ２は接地Ｅｔｈと還流ダイオードＤ１のカソードＫとの間の電圧（言い換えれば、出力ラインＬｏの電位）、ΔＶ３はトランジスタＱ３のゲート−ソース間電圧Ｖｇｓを示す。また、ＶｇｎｄはグランドラインＬｇの電位（グランド電位）を示し、Ｓｇ１は保護回路制御信号を示す。
また、グランド外れタイミング（時刻ｔ０）以降の太い破線は、遮断回路１４が設けられない場合の例を示す。なお、遮断回路１４が設けられない場合、トランジスタＱ１のゲートＧは抵抗Ｒ２を介して整流ダイオードＤ２のカソードに接続される。
【００３５】
今、図２の時刻ｔ０において、ΔＶ１が０（ゼロ）Ｖである期間中に、すなわち、誘導性負荷５０への通電中にグランド外れが発生したとする。すると、グランド電位Ｖｇｎｄは、制御回路１１の内部インピーダンスに応じて上昇し、それに伴って、制御回路１１にリセットがかかり、保護回路制御信号Ｓｇ１はＨレベル（５Ｖ）からＬレベル（０Ｖ）に変化する。すると、トランジスタＱ２はオフし、トランジスタＱ３のゲート−ソース間電圧Ｖｇｓ（ΔＶ３）は遅延回路１５の時定数ＣＲにしたがって下降を開始する。
【００３６】
そして、時刻ｔ０から制御回路１１のリセット検出期間Ｋ１が経過した時刻ｔ１において、制御回路１１は、誘導性負荷５０への通電を遮断する。このとき、トランジスタＱ１は遅延回路１５によってオン状態が維持されているため、還流ダイオードＤ１、トランジスタＱ１、ツェナーダイオードＺＤ１、および整流ダイオードＤ２を介して電源ラインＬｓから帰還経路を確保できる。それによって、上記したように、半導体スイッチ素子１２のドレイン−ソース間電圧ΔＶ１のピーク値ΔＶ１ｐが、半導体スイッチ素子１２の耐圧Ｖｍａｘ未満に制限され、半導体スイッチ素子１２の耐圧超過を防止できる（時刻ｔ１参照）。
【００３７】
次いで、遅延回路１５のコンデンサＣ１の放電に伴い、時刻ｔ２において、トランジスタＱ３のゲート−ソース間電圧Ｖｇｓ（ΔＶ３）がトランジスタＱ３のオン閾値電圧Ｖｔｈを下回ると、トランジスタＱ３はオフされ、それに伴ってトランジスタＱ１もオフされる。トランジスタＱ１がオフされることによって、誘導性負荷駆動回路１０および制御回路１１のグランド電位Ｖｇｎｄが負荷５０を介して確定することがない。そのため、図２に示されるように、時刻ｔ２以降において半導体スイッチ素子１２が再びオンされることがない。その結果、遮断回路１４が設けられない場合のように、半導体スイッチ素子１２の再オンによる発振状態への移行も防止できる。
【００３８】
すなわち、遮断回路１４が設けられない場合、誘導性負荷駆動回路１０および制御回路１１のグランド電位Ｖｇｎｄが、還流ダイオードＤ１、トランジスタＱ１、および負荷５０を介して確定し、例えば、半導体スイッチ素子１２のリセット動作期間（初期化期間）Ｋ２が完了する時刻ｔ３において、半導体スイッチ素子１２が再オンされる可能性がある。
【００３９】
半導体スイッチ素子１２が再オンされると、ΔＶ２（還流ダイオードＤ１のカソード電位）が１２Ｖまで上昇するため、再びグランド電位Ｖｇｎｄの上昇に伴い制御回路１１がリセットし、半導体スイッチ素子１２がオフされる（時刻ｔ４参照）。以後（時刻ｔ５以降）、同等に、半導体スイッチ素子１２のオン・オフが繰り返され、誘導性負荷駆動回路１０は発振状態への移行する可能性がある（太い破線参照）。
【００４０】
３．実施形態の効果
グランドラインＬｇと接地Ｅｔｈとの接続の切断が発生した際、あるいは、誘導性負荷駆動回路１０の回路グランド（グランドラインＬｇ）が浮いた際、その切断あるいはグランド浮きに応じて遮断回路１４によってトランジスタＱ１（保護スイッチ）がオフされる。それによって、グランド外れ時に、回路グランドの電位、すなわちグランド電位Ｖｇｎｄを高い状態に維持でき、半導体スイッチ素子１２が制御回路１１によって再度オンされ、さらには半導体スイッチ素子１２がオン・オフされること、すなわち、半導体スイッチ回路の発振状態が発生することを防止できる。それによって、バッテリ逆接時に半導体スイッチ素子１２を保護するトランジスタＱ１（保護スイッチ）を備えた誘導性負荷駆動回路１０において、グランドラインＬｇと接地Ｅｔｈとの接続が断たれた際に、半導体スイッチ１２を保護できる。その際、バッテリ逆接時の保護用トランジスタＱ１を、好適に兼用してグランドの浮き等のグランド外れにも対処することができる。
【００４１】
また、半導体スイッチ素子１２がオン時にグランド外れが発生した場合に、制御回路１１のリセット動作によって半導体スイッチ素子１２がオンされた場合、トランジスタＱ１のオン状態が遅延回路１５によって維持され、帰還経路が確保される。また、その帰還経路にツェナーダイオードＺＤ１が設けられている。そのため、半導体スイッチ素子１２に印加される電圧ΔＶ１が、そのツェナーダイオードＺＤ１のツェナー電圧ＶＺＤによって半導体スイッチ素子１２の耐圧を超えることを防止できる。すなわち、グランド外れ時に、半導体スイッチ素子がオフされる場合に誘導性負荷５０によって逆電圧が発生するが、逆電圧の発生タイミングにおいて、遅延回路１５によってトランジスタＱ１をオン状態とすることによって、半導体スイッチ素子１２に印加される電圧ΔＶ１が、ツェナーダイオードＺＤ１のツェナー電圧ＶＺＤによって、耐圧を超えないようにすることができる。
【００４２】
また、遅延回路１５によるオフタイミングの遅延期間Ｋ３は、グランド外れのタイミング（時刻ｔ０）から制御回路１１のリセット動作の完了タイミング（時刻ｔ３）までの期間Ｋ４より短く設定されている。そのため、制御回路１１のリセット動作が完了した後に半導体スイッチ素子１２が再オンされることを防止でき、それによって半導体スイッチ素子１２の発振動作を確実に防止できる。
【００４３】
また、トランジスタＱ３（スイッチ回路）は、グランド外れに応じてトランジスタＱ１（保護スイッチ）をオフさせるとともに、バッテリＢａの逆接時においてもトランジスタＱ１をオフさせることができる。すなわち、トランジスタＱ３によって、トランジスタＱ１をバッテリ逆接時およびグランド外れ時の保護用トランジスタとして利用することができる。
【００４４】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
【００４５】
（１）上記実施形態では、遅延回路１５による遅延期間Ｋ３の終了タイミング（図２の時刻ｔ２）は、リセット動作の完了タイミング（時刻ｔ３）より早く設定される例を示したが、これに限られない。例えば、遅延期間Ｋ３の終了タイミング（図２の時刻ｔ２）は、リセット動作の完了タイミング（時刻ｔ３）より遅く設定されてもよい。
【００４６】
グランド外れ時において、誘導性エネルギーを確実に上記還流経路介して還流させるためには、誘導性負荷５０の特性（インダクダンスおよび抵抗値）に合わせて、遅延回路１５の時定数ＣＲを調整することになる。そのため、誘導性負荷５０の特性によっては、時定数ＣＲが大きくなり、ゲート−ソース間電圧Ｖｇｓ（ΔＶ３）がトランジスタＱ３のオン閾値電圧Ｖｔｈを下回る時刻が、リセット動作期間Ｋ２が完了する時刻ｔ３以降となる場合がある。その場合、半導体スイッチ素子１２が再オンされる可能性がある。それに対しては、例えば、制御回路１１のリセット完了後（時刻ｔ３後）、保護回路制御信号Ｓｇ１および半導体スイッチ素子１２への駆動信号（ＰＷＭ信号）を出力するタイミングを所定時間、遅延させることで対処できる。
【００４７】
すなわち、時定数ＣＲの関係で制御回路１１のリセット完了以降（時刻ｔ３以降）においてトランジスタＱ３がオン状態を継続する場合であっても、ＰＷＭ信号が出力されず、また、保護回路制御信号Ｓｇ１が出力されずトランジスタＱ２が再度オンされなければ、遅延回路１５のコンデンサＣ１が充電されることはなく、トランジスタＱ３のゲート−ソース間電圧Ｖｇｓ（ΔＶ３）は下降を継続する。そして、ΔＶ３がトランジスタＱ３のオン閾値電圧Ｖｔｈを下回った時点でトランジスタＱ１がオフされ、それ以降において半導体スイッチ素子１２が再びオンされることはない。
【００４８】
（２）上記実施形態では、遅延回路１５を設ける例を示したが、遅延回路１５は設けられなくてもよい。遅延回路１５を設けない場合であってもグランド外れ時にトランジスタＱ１がオフされるため、半導体スイッチ素子１２が再オンされることが防止され、発振状態となることを回避できる。
【００４９】
（３）上記実施形態では、電源ラインＬｓとグランドラインＬｇとの間に、ツェナーダイオードＺＤ１を設ける例を示したが、これに限られず、ツェナーダイオードＺＤ１は省略されてもよい。
【００５０】
（４）上記実施形態では、遅延回路１５をコンデンサＣ１と抵抗Ｒ６との並列回路によって構成する例を示したが、これに限られない。遅延回路１５を、例えば、グランド外れを検知して作動を開始するデジタルタイマによって構成し、デジタルタイマによってトランジスタＱ３のオフタイミングを遅延させるようにしてもよい。
【００５１】
（５）上記実施形態では、報知回路１６を発光ダイオードＬＥＤ１とＮチャネルＭＯＳＦＥＴ（Ｑ４）によって構成する例を示したが、これに限られない。例えば、発光ダイオードＬＥＤ１を、警告音を発するブザーとしてもよい。さらには、報知回路１６は省略されてもよい。
【００５２】
（６）上記実施形態において、半導体スイッチ素子１２および各スイッチを構成するトランジスタは、図１に示されるものに限られない。例えば、半導体スイッチ素子１２はバイポーラトランジスタによって構成されてもよい。また、トランジスタＱ１（保護スイッチ）等は、トランジスタスイッチにも限られない。
【００５３】
（７）上記実施形態において、グランド外れ時に遮断回路１４によってトランジスタＱ１をオフする構成を示したが、これに限られない。例えば、遮断回路１４を省略して、トランジスタＱ１のゲートＧを、抵抗Ｒ２を介して整流ダイオードＤ２のカソードに接続する。そして、図１に示すように、電源ラインＬｓとグランドラインＬｇとの間に、ツェナーダイオードＺＤ１を設けるようにしてもよい。この場合、グランド外れ時に誘導性負荷駆動回路１０の発振状態が発生する可能性はあるものの、発振状態において、上記したようにツェナーダイオードＺＤ１によって半導体スイッチ素子１２の耐圧超過を防止できるため、この構成によっても、グランド外れ時に半導体スイッチ素子１２を保護することができる。
【００５４】
（８）上記各実施形態では、誘導性負荷駆動回路１０は、自動車に搭載され、誘導性負荷５０としてエンジン冷却用ＦＡＮ駆動用モータを駆動する例を示したが、本発明による誘導性負荷駆動回路は、バッテリＢａと誘導性負荷５０との間に配置されるあらゆる場合に適応できる。
【符号の説明】
【００５５】
１０…誘導性負荷駆動回路
１１…制御回路
１２…ＮチャネルＭＯＳＦＥＴ（半導体スイッチ素子）
１３…保護回路
１４…遮断回路
１５…遅延回路
１６…報知回路
５０…モータ（誘導性負荷）
Ｂａ…バッテリ
Ｃ１…コンデンサ（遅延回路）
Ｄ１…還流ダイオード
ＺＤ１…ツェナーダイオード
ＬＥＤ１…発光ダイオード（報知回路）
Ｒ６…抵抗（遅延回路）
Ｑ１…ＮチャネルＭＯＳＦＥＴ（保護スイッチ）
Ｑ２…ＮＰＮバイポーラトランジスタ
Ｑ３…ＰチャネルＭＯＳＦＥＴ（スイッチ回路）
Ｑ４…ＮチャネルＭＯＳＦＥＴ（報知回路）
【図１】
2018007090.tif 000003
【図２】
2018007090.tif 000004