(57)【要約】【課題】簡素な構成を備えながら、フィルタ特性の劣化を抑制できる。【解決手段】高周波フィルタ１０は、端子Ｐ１０、Ｐ２０、Ｐ３０と、インダクタ１０１、１０２、１０３、１０４とを備える。インダクタ１０１、１０２は、端子Ｐ１０と端子Ｐ２０との間に直列接続されている。インダクタ１０３、１０４とは、インダクタ１０１、１０２の接続点と端子Ｐ３０との間に並列接続されている。インダクタ１０１、１０２とは、加極性の接続であり、インダクタ１０３、１０４は、加極性の接続である。【選択図】  図１
2018064266.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子、第２の端子、および、第３の端子と、
第１のインダクタ、第２のインダクタ、第３のインダクタ、および、第４のインダクタと、
を備え、
前記第１のインダクタと前記第２のインダクタとは、前記第１の端子と前記第２の端子との間に直列接続されており、
前記第３のインダクタと前記第４のインダクタとは、前記第１のインダクタと前記第２のインダクタとの接続ラインと前記第３の端子との間に並列接続されており、
前記第１のインダクタと前記第２のインダクタとは、加極性の接続であり、
前記第３のインダクタと前記第４のインダクタとは、加極性の接続である、
高周波フィルタ。
【請求項２】
第１のキャパシタ、第２のキャパシタ、第３のキャパシタ、第４のキャパシタ、および、第５のキャパシタをさらに備え、
前記第１のキャパシタは、前記第１のインダクタと前記第１の端子との間に接続され、
前記第２のキャパシタは、前記第２のインダクタと前記第２の端子との間に接続され、
前記第３のキャパシタは、前記第１のキャパシタと前記第１のインダクタとの接続点と前記第３の端子との間に接続され、
前記第４のキャパシタは、前記第２のキャパシタと前記第２のインダクタとの接続点と前記第３の端子との間に接続され、
前記第５のキャパシタは、前記第３のインダクタと前記第４のインダクタとの並列回路と前記第３の端子との間に接続されている、
請求項１に記載の高周波フィルタ。
【請求項３】
複数の誘電体層を積層し、積層方向に直交する第１主面と第２主面とを有する積層体と、
該積層体に形成された導体パターンと、を備え、
前記第１の端子、前記第２の端子、前記第３の端子、前記第１のインダクタ、前記第２のインダクタ、前記第３のインダクタ、および、前記第４のインダクタは、前記導体パターンによってそれぞれ形成されており、
前記第１の端子は、前記積層体の前記第１主面側に形成され、
前記第２の端子は、前記積層体の前記第２主面側に形成され、
前記第３の端子は、基準電位用の前記導体パターンに接続されており、
前記第１のインダクタの一方端は、前記第１の端子に接続され、
前記第１のインダクタの他方端は、前記第２のインダクタの一方端、前記第３のインダクタの一方端、および、前記第４のインダクタの一方端に接続され、
前記第２のインダクタの他方端は、前記第２の端子に接続され、
前記第３のインダクタの他方端、および、前記第４のインダクタの他方端は、前記基準電位の導体パターンに接続されており、
前記第１のインダクタが発生する磁束の向きと、前記第２のインダクタが発生する磁束の向きとは同じであり、
前記第３のインダクタが発生する磁束の向きと、前記第４のインダクタが発生する磁束の向きとは逆である、
請求項１に記載の高周波フィルタ。
【請求項４】
前記第１のインダクタと前記第２のインダクタとは、前記積層方向を巻回軸とする螺旋形であって巻回方向が同じであり、
前記第３のインダクタと前記第４のインダクタとは、前記積層方向を巻回軸とする螺旋形であって巻回方向が逆である、
請求項３に記載の高周波フィルタ。
【請求項５】
複数の誘電体層を積層し、積層方向に直交する第１主面と第２主面とを有する積層体と、
該積層体に形成された導体パターンと、を備え、
前記第１の端子、前記第２の端子、前記第３の端子、前記第１のインダクタ、前記第２のインダクタ、前記第３のインダクタ、前記第４のインダクタ、前記第１のキャパシタ、前記第２のキャパシタ、前記第３のキャパシタ、前記第４のキャパシタ、および、前記第５のキャパシタは、前記導体パターンによってそれぞれ形成されており、
前記第１の端子は、前記積層体の前記第１主面側に形成され、
前記第２の端子は、前記積層体の前記第２主面側に形成され、
前記第３の端子は、基準電位用の前記導体パターンに接続されており、
前記第１のキャパシタは、前記積層方向に離間して互いに対向する第１平面導体と第２平面導体とを備え、
前記第２のキャパシタは、前記積層方向に離間して互いに対向する第３平面導体と第４平面導体とを備え、
前記第３のキャパシタは、前記積層方向に離間して互いに対向する第５平面導体と第６平面導体とを備え、
前記第４のキャパシタは、前記積層方向に離間して互いに対向する第７平面導体と第８平面導体とを備え、
前記第５のキャパシタは、前記積層方向に離間して互いに対向する第９平面導体と第１０平面導体とを備え、
前記第１の端子は、前記第１平面導体に接続され、
前記第１のインダクタの一方端は、前記第２平面導体に接続され、
前記第１のインダクタの他方端は、前記第２のインダクタの一方端、前記第３のインダクタの一方端、および、前記第４のインダクタの一方端に接続され、
前記第２のインダクタの他方端は、前記第４平面導体に接続され、
前記第２の端子は、前記第３平面導体に接続され、
前記第５平面導体は、前記第１平面導体を挟んで、前記第２平面導体と反対側に配置され、
前記第６平面導体は、前記基準電位用の導体パターンであり、前記第１主面または前記第５平面導体よりも前記第１主面側に形成され、
前記第７平面導体は、前記第３平面導体を挟んで、前記第４平面導体と反対側に配置され、
前記第８平面導体は、前記基準電位用の導体パターンであり、前記第２主面または前記第７平面導体よりも前記第２主面側に形成され、
前記第３のインダクタの他方端、および、前記第４のインダクタの他方端は、前記第９平面導体に接続され、
前記第１０平面導体は、前記基準電位用の導体パターンであり、前記第２主面または前記第９平面導体よりも前記第２主面側に形成されており、
前記第１のインダクタが発生する磁束の向きと、前記第２のインダクタが発生する磁束の向きとは同じであり、
前記第３のインダクタが発生する磁束の向きと、前記第４のインダクタが発生する磁束の向きとは逆であり、
請求項２に記載の高周波フィルタ。
【請求項６】
前記第１のインダクタと前記第２のインダクタとは、前記積層方向を巻回軸とする螺旋形であって巻回方向が同じであり、
前記第３のインダクタと前記第４のインダクタとは、前記積層方向を巻回軸とする螺旋形であって巻回方向が逆である、
請求項５に記載の高周波フィルタ。
【請求項７】
前記第９平面導体は、前記積層方向において、前記第８平面導体と前記第１０平面導体との間に配置されている、
請求項５または請求項６に記載の高周波フィルタ。
【請求項８】
前記積層体を平面視して、
前記第１平面導体、前記第２平面導体、前記第３平面導体、前記第４平面導体は、
前記第１のインダクタと前記第２のインダクタとの形成領域と、前記第３のインダクタと前記第４のインダクタの形成領域との間に配置されている、
請求項５乃至請求項７のいずれかに記載の高周波フィルタ。
【請求項９】
前記第３のインダクタの一方端は、前記第１のインダクタの他方端と前記第２のインダクタの一方端との接続点に対して、第１配線用導体パターンで接続されており、
前記第４のインダクタの一方端は、前記第１のインダクタの他方端と前記第２のインダクタの一方端との接続点に対して、第２配線用導体パターンで接続されており、
前記第１配線用導体パターンと前記第２配線用導体パターンとは、前記積層方向において並走して配置されている、
請求項５乃至請求項８のいずれかに記載の高周波フィルタ。
【請求項１０】
請求項１乃至請求項９のいずれかに記載の高周波フィルタと、
前記高周波フィルタと、第１のローパスフィルタと、を備えた、第１のダイプレクサと、
第１のアンテナ端子と、
第１の方向性結合器と、
第１周波数帯高周波フィルタと、
第２周波数帯高周波フィルタと、
第２のローパスフィルタと、
半導体素子から構成される複合モジュールと、
を備え、
前記第１のアンテナ端子に、前記第１の方向性結合器が接続されており、
前記第１の方向性結合器に、前記第１のダイプレクサが接続されており、
前記第１のローパスフィルタに、前記第１周波数帯高周波フィルタが接続されており、
前記第１周波数帯高周波フィルタに、前記第２のローパスフィルタが接続されており、
前記高周波フィルタに、前記複合モジュールが接続されており、
前記複合モジュールに、前記第２周波数帯高周波フィルタが接続されている、
高周波モジュール。
【請求項１１】
請求項１乃至請求項９のいずれかに記載の高周波フィルタと、
第２のアンテナ端子と、
第３のアンテナ端子と、
第２の方向性結合器と、
第１周波数帯高周波フィルタと、
第３周波数帯高周波フィルタと、
第４周波数帯高周波フィルタと、
第３のローパスフィルタと、
半導体素子から構成される複合モジュールと、
を備え、
前記第２のアンテナ端子、及び、前記第３のアンテナ端子に、前記第２の方向性結合器が接続されており、
前記第２の方向性結合器に、前記第１周波数帯高周波フィルタ、及び、前記第３周波数帯高周波フィルタが接続されており、
前記第１周波数帯高周波フィルタに、前記第３のローパスフィルタが接続されており、
前記第３周波数帯高周波フィルタに、前記複合モジュールが接続されており、
前記複合モジュールに、前記第４周波数帯高周波フィルタが接続されている、
高周波モジュール。
【請求項１２】
前記第１周波数帯高周波フィルタは、ＢＡＷフィルタである、
請求項１０または請求項１１に記載の高周波モジュール。
【請求項１３】
前記第１周波数帯高周波フィルタは、
基板の少なくとも一部に圧電性を有する積層型基板を備えたＳＡＷフィルタである、
請求項１０または請求項１１に記載の高周波モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所望の周波数帯域の高周波信号を通過させ、その他の周波数域の高周波信号を減衰させる高周波フィルタに関する。
【背景技術】
【０００２】
現在、無線通信端末等に用いられる高周波モジュールには、高周波フィルタが備えられている。例えば、特許文献１には、高周波フィルタとしてノイズフィルタが記載されている。特許文献１に記載のノイズフィルタは、第１のインダクタ、第２のインダクタ、第３のインダクタ、および、キャパシタを備える。
【０００３】
第１のインダクタと第２のインダクタとは、第１の端子と第２の端子との間に、直列接続されている。第３のインダクタの一方端は、第１のインダクタと第２のインダクタとを接続する同電線に接続されている。第３のインダクタの他方端は、キャパシタの一方端に接続されており、キャパシタの他方端は、他の端子に接続されている。すなわち、高周波フィルタは、第１のインダクタおよび第２のインダクタからなる２つのシリーズインダクタと、第３のインダクタからなるシャントインダクタおよびキャパシタからなるシャントキャパシタと、を備えるＴ型のフィルタ回路を実現している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−６７９４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の回路構成からなる高周波フィルタで帯域通過フィルタを構成する場合、例えば、キャパシタの他方端をグランドに接続する構成が考えられる。
【０００６】
この構成において、シリーズインダクタのインダクタンスを増加させる場合、第１のインダクタと第２のインダクタとを加極性接続すればよい。加極性接続とは、相互インダクタンスが正値になる接続である。
【０００７】
しかしながら、この場合には、シャントインダクタに対して、第１のインダクタと第２のインダクタの相互インダクタンスの逆値（負値）のインダクタが直列接続された回路構成となってしまい、シャントのＬＣ回路のインダクタンスが小さくなり、フィルタ特性が劣化してしまう。
【０００８】
一方、シャントインダクタのインダクタンスを増加させる場合、第１のインダクタと第２のインダクタとを減極性接続すればよい。減極性接続とは、相互インダクタンスが負値になる接続である。しかしながら、この場合には、第１のインダクタと第２のインダクタのインダクタンスが、相互インダクタンス分小さくなり、フィルタ特性が劣化してしまう。
【０００９】
したがって、本発明の目的は、簡素な構成を備えながら、フィルタ特性の劣化を抑制できる高周波フィルタを提供することにある。
【課題を解決するための手段】
【００１０】
この発明の高周波フィルタは、第１の端子、第２の端子、および、第３の端子と、第１のインダクタ、第２のインダクタ、第３のインダクタ、および、第４のインダクタと、を備える。第１のインダクタと第２のインダクタとは、第１の端子と第２の端子との間に直列接続されている。第３のインダクタと第４のインダクタとは、第１のインダクタと第２のインダクタとの接続点と第３の端子との間に並列接続されている。第１のインダクタと第２のインダクタとは、加極性の接続であり、第３のインダクタと第４のインダクタとは、加極性の接続である。この構成が第１の回路構成である。
【００１１】
この構成では、第１のインダクタと第２のインダクタとのインダクタンスが相互結合分大きくなる。これにより、第１のインダクタのＱと第２のインダクタのＱとが向上する。また、第１のインダクタと第２のインダクタとの相互結合よって第３のインダクタと第４のインダクタとの並列回路に直列挿入される負値のインダクタンスの増加分は、第３のインダクタと第４のインダクタとの相互インダクタンスによって抑制される。
【００１２】
また、この発明の高周波フィルタでは、次の構成であることが好ましい。高周波フィルタは、第１のキャパシタ、第２のキャパシタ、第３のキャパシタ、第４のキャパシタ、および、第５のキャパシタをさらに備える。第１のキャパシタは、第１のインダクタと第１の端子との間に接続されている。第２のキャパシタは、第２のインダクタと第２の端子との間に接続されている。第３のキャパシタは、第１のキャパシタと第１のインダクタとの接続点と第３の端子との間に接続されている。第４のキャパシタは、第２のキャパシタと第２のインダクタとの接続点と第３の端子との間に接続されている。第５のキャパシタは、第３のインダクタと第４のインダクタとの並列回路と第３の端子との間に接続されている。この構成が第２の回路構成である。
【００１３】
この構成では、高周波フィルタのフィルタ特性として、通過帯域外に複数の減衰極が形成される。
【００１４】
また、この発明の高周波フィルタでは、次の構成であることが好ましい。高周波フィルタは、複数の誘電体層を積層し、積層方向に直交する第１主面と第２主面とを有する積層体と、該積層体に形成された導体パターンと、を備える。第１の端子、第２の端子、第３の端子、第１のインダクタ、第２のインダクタ、第３のインダクタ、および、第４のインダクタは、導体パターンによってそれぞれ形成されている。第１の端子は、積層体の第１主面側に形成されている。第２の端子は、積層体の第２主面側に形成されている。第３の端子は、基準電位用の導体パターンに接続されている。第１のインダクタの一方端は、第１の端子に接続されている。第１のインダクタの他方端は、第２のインダクタの一方端、第３のインダクタの一方端、および、前記第４のインダクタの一方端に接続されている。第２のインダクタの他方端は、第２の端子に接続されている。第３のインダクタの他方端、および、第４のインダクタの他方端は、基準電位の導体パターンに接続されている。第１のインダクタが発生する磁束の向きと、第２のインダクタが発生する磁束の向きとは同じである。第３のインダクタが発生する磁束の向きと、第４のインダクタが発生する磁束の向きとは逆である。
【００１５】
この構成では、上述の第１の回路構成が、導体パターンを備える積層体によって実現される。
【００１６】
また、この発明の高周波フィルタは、次の構成であることが好ましい。第１のインダクタと第２のインダクタとは、積層方向を巻回軸とする螺旋形であって巻回方向が同じである。第３のインダクタと第４のインダクタとは、積層方向を巻回軸とする螺旋形であって巻回方向が逆である。
【００１７】
この構成では、上述の第１の回路構成を実現する構造が小型化される。
【００１８】
また、この発明の高周波フィルタでは、次の構成であることが好ましい。高周波フィルタは、複数の誘電体層を積層し、積層方向に直交する第１主面と第２主面とを有する積層体と、該積層体に形成された導体パターンと、を備える。第１の端子、第２の端子、第３の端子、第１のインダクタ、第２のインダクタ、第３のインダクタ、第４のインダクタ、第１のキャパシタ、第２のキャパシタ、第３のキャパシタ、第４のキャパシタ、および、第５のキャパシタは、導体パターンによってそれぞれ形成されている。第１の端子は、積層体の第１主面側に形成されている。第２の端子は、積層体の前記第２主面側に形成されている。第３の端子は、基準電位用の導体パターンに接続されている。第１のキャパシタは、積層方向に離間して互いに対向する第１平面導体と第２平面導体とを備える。第２のキャパシタは、積層方向に離間して互いに対向する第３平面導体と第４平面導体とを備える。第３のキャパシタは、積層方向に離間して互いに対向する第５平面導体と第６平面導体とを備える。第４のキャパシタは、積層方向に離間して互いに対向する第７平面導体と第８平面導体とを備える。第５のキャパシタは、積層方向に離間して互いに対向する第９平面導体と第１０平面導体とを備える。第１端子は、第１平面導体に接続されている。第１のインダクタの一方端は、第２平面導体に接続されている。第１のインダクタの他方端は、第２のインダクタの一方端、第３のインダクタの一方端、および、第４のインダクタの一方端に接続されている。第２のインダクタの他方端は、第４平面導体に接続されている。第２の端子は、第３平面導体に接続されている。第５平面導体は、第１平面導体を挟んで、第２平面導体と反対側に配置されている。第６平面導体は、基準電位用の導体パターンであり、第１主面または第５平面導体よりも第１主面側に形成されている。第７平面導体は、第３平面導体を挟んで、第４平面導体と反対側に配置されている。第８平面導体は、基準電位用の導体パターンであり、第２主面または第７平面導体よりも第２主面側に形成されている。第３のインダクタの他方端、および、第４のインダクタの他方端は、第９平面導体に接続されている。第１０平面導体は、基準電位用の導体パターンであり、第２主面または第９平面導体よりも第２主面側に形成されている。第１のインダクタが発生する磁束の向きと、第２のインダクタが発生する磁束の向きとは同じである。第３のインダクタが発生する磁束の向きと、第４のインダクタが発生する磁束の向きとは同じである。
【００１９】
この構成では、上述の第２の回路構成が、導体パターンを備える積層体によって実現される。
【００２０】
また、この発明の高周波フィルタでは、次の構成であることが好ましい。第１のインダクタと第２のインダクタとは、積層方向を巻回軸とする螺旋形であって巻回方向が同じである。第３のインダクタと第４のインダクタとは、積層方向を巻回軸とする螺旋形であって巻回方向が逆である。
【００２１】
この構成では、上述の第２の回路構成を実現する構造が小型化される。
【００２２】
また、この発明の高周波フィルタでは、第９平面導体は、積層方向において、第８平面導体と第１０平面導体との間に配置されていることが好ましい。
【００２３】
この構成では、第５のキャパシタの他の回路素子への結合が抑制される。
【００２４】
また、この発明の高周波フィルタでは、次の構成であることが好ましい。積層体を平面視して、第１平面導体、第２平面導体、第３平面導体、第４平面導体は、第１のインダクタと第２のインダクタとの形成領域と、第３のインダクタと第４のインダクタの形成領域との間に配置されている。
【００２５】
この構成では、積層体がさらに小型化される。
【００２６】
また、この発明の高周波フィルタでは、次の構成であることが好ましい。第３のインダクタの一方端は、第１のインダクタの他方端と第２のインダクタの一方端との接続点に対して、第１配線用導体パターンで接続されている。第４のインダクタの一方端は、第１のインダクタの他方端と第２のインダクタの一方端との接続点に対して、第２配線用導体パターンで接続されている。第１配線用導体パターンと前記第２配線用導体パターンとは、積層方向において並走して配置されている。
【００２７】
この構成では、シリーズインダクタの回路（第１のインダクタおよび第２のインダクタの直列回路）と、シャントインダクタの回路（第３のインダクタおよび第４のインダクタの並列回路）との接続抵抗が低下する。また、逆向きの巻回する第３のインダクタおよび第４のインダクタが容易且つ簡素な回路構成で接続される。
【００２８】
また、この発明の高周波モジュールでは、次の構成であることが好ましい。高周波フィルタと、該高周波フィルタと、第１のローパスフィルタと、を備えた、第１のダイプレクサと、第１のアンテナ端子と、第１の方向性結合器と、第１周波数帯高周波フィルタと、第２周波数帯高周波フィルタと、第２のローパスフィルタと、半導体素子から構成される複合モジュールと、を備える。
【００２９】
第１のアンテナ端子には、第１の方向性結合器が接続されている。第１の方向性結合器には、第１のダイプレクサが接続されている。第１のローパスフィルタには、第１周波数帯高周波フィルタが接続されている。第１周波数帯高周波フィルタには、第２のローパスフィルタが接続されている。高周波フィルタには、複合モジュールが接続されている。複合モジュールには、第２周波数帯高周波フィルタが接続されている。
【００３０】
この構成では、高周波モジュールに、本発明の高周波フィルタを用いることで、高周波モジュールとしての送受信特性が向上する。
【００３１】
また、この発明の高周波モジュールでは、次の構成であることが好ましい。高周波フィルタと、第２のアンテナ端子と、第３のアンテナ端子と、第２の方向性結合器と、第１周波数帯高周波フィルタと、第３周波数帯高周波フィルタと、第４周波数帯高周波フィルタと、第３のローパスフィルタと、半導体素子から構成される複合モジュールと、を備える。
【００３２】
第２のアンテナ端子、及び、第３のアンテナ端子には、第２の方向性結合器が接続されている。第２の方向性結合器には、第１周波数帯高周波フィルタ、及び、第３周波数帯高周波フィルタが接続されている。第１周波数帯高周波フィルタには、第３のローパスフィルタが接続されている。第３周波数帯高周波フィルタには、複合モジュールが接続されている。複合モジュールには、第４周波数帯高周波フィルタが接続されている。
【００３３】
この構成であっても、高周波モジュールに、本発明の高周波フィルタを用いることで、高周波モジュールとしての送受信特性が向上する。
【００３４】
また、この発明の高周波モジュールでは、次の構成であることが好ましい。第１周波数帯高周波フィルタは、ＢＡＷ（Ｂｕｌｋ  Ａｃｃｏｕｓｔｉｃ  Ｗａｖｅ）フィルタである。
【００３５】
この構成であれば、高い急峻性を持つ、フィルタ特性を得ることができる。
【００３６】
また、この発明の高周波モジュールでは、次の構成であることが好ましい。第１周波数帯高周波フィルタは、基板の少なくとも一部に圧電性を有する積層型基板を備えたＳＡＷフィルタである。
【００３７】
この構成であれば、高い急峻性を持つ、フィルタ特性を得ることができる。
【発明の効果】
【００３８】
この発明によれば、簡素な構成を備えながら、フィルタ特性の劣化を抑制できる。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施形態に係る高周波フィルタの回路図である。
【図２】本発明の実施形態に係る高周波フィルタの積層図である。
【図３】本発明の実施形態に係る高周波フィルタの概略構成を示す側面図である。
【図４】本発明の実施形態に係る高周波フィルタの磁束および電流の向きを示す図である。
【図５】本発明の実施形態に係る高周波フィルタのフィルタ特性図である。
【図６】（Ａ）は、本発明の実施形態に係る高周波フロントエンド回路を含む高周波モジュール（アンテナ端子１個のタイプ）の機能ブロック図であり、（Ｂ）は、本発明の実施形態に係る高周波フロントエンド回路を含む高周波モジュール（アンテナ端子２個のタイプ）の機能ブロック図である。
【発明を実施するための形態】
【００４０】
本発明の実施形態に係る高周波フィルタについて、図を参照して説明する。図１は、本発明の実施形態に係る高周波フィルタの回路図である。
【００４１】
図１に示すように、高周波フィルタ１０は、端子Ｐ１０、Ｐ２０、Ｐ３０、インダクタ１０１、１０２、１０３、１０４、および、キャパシタ２０１、２０２、２０３、２０４、２０５を備える。端子Ｐ１０が本発明の「第１の端子」に対応し、端子Ｐ２０が本発明の「第２の端子」に対応し、端子Ｐ３０が本発明の「第３の端子」に対応する。インダクタ１０１が本発明の「第１のインダクタ」に対応し、インダクタ１０２が本発明の「第２のインダクタ」に対応し、インダクタ１０３が本発明の「第３のインダクタ」に対応し、インダクタ１０４が本発明の「第４のインダクタ」に対応する。キャパシタ２０１が本発明の「第１のキャパシタ」に対応し、キャパシタ２０２が本発明の「第２のキャパシタ」に対応し、キャパシタ２０３が本発明の「第３のキャパシタ」に対応し、キャパシタ２０４が本発明の「第４のキャパシタ」に対応し、キャパシタ２０５が本発明の「第５のキャパシタ」に対応する。
【００４２】
端子Ｐ１０、Ｐ２０は、高周波フィルタ１０における高周波信号の入出力端子である。端子Ｐ３０は、グランドに接続されている（接地されている）。
【００４３】
インダクタ１０１とインダクタ１０２とは、直列接続されている。この直列回路は、端子Ｐ１０と端子Ｐ２０との間に接続されている。すなわち、インダクタ１０１とインダクタ１０２とは、高周波フィルタ１０における所謂シリーズインダクタである。そして、端子Ｐ１０と端子Ｐ２０とが接続される回路が、高周波フィルタ１０のシリーズ回路である。
【００４４】
キャパシタ２０１は、端子Ｐ１０とインダクタ１０１との間に接続されている。キャパシタ２０３は、端子Ｐ２０とインダクタ１０２との間に接続されている。
【００４５】
インダクタ１０３とインダクタ１０４とは、並列接続されている。この並列回路は、インダクタ１０１およびインダクタ１０２の接続点と、端子Ｐ３０との間に接続されている。すなわち、インダクタ１０３とインダクタ１０４とは、高周波フィルタ１０におけるシャントインダクタである。そして、インダクタ１０１およびインダクタ１０２の接続点と、端子Ｐ３０とが接続される回路が、高周波フィルタ１０のシャント回路である。
【００４６】
キャパシタ２０２は、キャパシタ２０１およびインダクタ１０１の接続点と、端子Ｐ３０との間に接続されている。キャパシタ２０４は、キャパシタ２０３およびインダクタ１０２の接続点と、端子Ｐ３０との間に接続されている。キャパシタ２０５は、インダクタ１０３およびインダクタ１０４の並列回路と端子Ｐ３０との間に接続されている。
【００４７】
インダクタ１０１とインダクタ１０２とは、加極性の接続である。インダクタ１０３とインダクタ１０４とは、加極性の接続である。加極性の接続とは、２個のインダクタが相互誘導するように配置され、且つ、これら２個のインダクタの相互インダクタンスが正値となるように接続される態様を意味する。
【００４８】
この構成によって、インダクタ１０１は、自素子が構造的に備えるインダクタンスＬ１に対して、相互インダクタンスＭ１２分、大きなインダクタンス（Ｌ１＋Ｍ１２）を有する。同様に、インダクタ１０２は、自素子が構造的に備えるインダクタンスＬ２に対して、相互インダクタンスＭ１２分、大きなインダクタンス（Ｌ２＋Ｍ１２）を有する。
【００４９】
これにより、インダクタ１０１とインダクタ１０２との抵抗は変化することなく、インダクタ１０１とインダクタ１０２とのインダクタンスは大きくなる。したがって、インダクタ１０１とインダクタ１０２とのＱが高くなる。言い換えれば、インダクタ１０１とインダクタ１０２とを含むシリーズ回路のＱが高くなる。
【００５０】
このように、シリーズインダクタであるインダクタ１０１とインダクタ１０２とが、相互誘導によって、正値のインダクタンス（＋Ｍ１２）を有する場合、インダクタ１０１とインダクタ１０２との接続点と、端子Ｐ３０との間（シャント回路）に、負値のインダクタンス（−Ｍ１２）が生じてしまう。
【００５１】
ここで、上述のように、高周波フィルタ１０は、シャント回路を、１個のインダクタで構成せず、２個のインダクタ（インダクタ１０３とインダクタ１０４）の並列回路で構成する。そして、インダクタ１０３とインダクタ１０４とは加極性の接続されている。
【００５２】
この構成によって、インダクタ１０３は、自素子が構造的に備えるインダクタンスＬ３に対して、相互インダクタンスＭ３４分、大きなインダクタンス（Ｌ３＋Ｍ３４）を有する。同様に、インダクタ１０４は、自素子が構造的に備えるインダクタンスＬ４に対して、相互インダクタンスＭ３４分、大きなインダクタンス（Ｌ４＋Ｍ３４）を有する。
【００５３】
これにより、シャント回路に、２個の正値のインダクタンス（＋Ｍ３４）の正値の並列インダクタンス（＋（Ｍ３４）２／（２＊Ｍ３４））が加えられる。したがって、シャント回路における負値のインダクタンス（−Ｍ１２）によるインダクタンスの低下は、正値の並列インダクタンス（＋（Ｍ３４）２／（２＊Ｍ３４））によって抑制される。したがって、シャント回路のＱの低下は抑制される。
【００５４】
このように、上述の回路構成を備えることによって、高周波フィルタ１０では、シリーズ回路のＱが向上し、且つ、シャント回路のＱの低下が抑制される。これによって、高周波フィルタ１０は、簡素な回路構成を備えながら、フィルタ特性の劣化を抑制でき、優れたフィルタ特性を有することができる。
【００５５】
このような構成からなる高周波フィルタ１０は、次に示す構造によって実現できる。図２は、本発明の実施形態に係る高周波フィルタの積層図である。図２では、外部接続端子を有する層の図示は省略している。図２における○印は誘電体層の表面から裏面まで繋がる層間接続導体を示す。
【００５６】
高周波フィルタ１０は、積層体によって形成されている。積層体は、互いに平行な第１主面と第２主面とを有する略直方体形状である。積層体は、図２に示す誘電体層Ｌｙ１−Ｌｙ１６を含む複数の誘電体層を積層してなる。図２に示すように、誘電体層Ｌｙ１−Ｌｙ１６には、導体パターンおよび層間接続導体が形成されている。誘電体層Ｌｙ１−Ｌｙ１６は、積層体の第１主面側から第２主面に向かってこの順で積層されている。
【００５７】
誘電体層Ｌｙ１には、矩形の導体パターン９０１が形成されている。積層体を平面視して（第１主面および第２主面に直交する方向に視て）、導体パターン９０１は、後述する各インダクタおよびキャパシタの導体パターンの形成領域を含む形状である。導体パターン９０１は、基準電位用の導体パターンであり、グランド導体（接地用導体）である。導体パターン９０１は、本発明の「第６の平面導体」に対応する。
【００５８】
誘電体層Ｌｙ２には、導体パターン９０２が形成されている。導体パターン９０２は矩形である。積層体を平面視して、導体パターン９０２は、導体パターン９０１に重なっている。言い換えれば、導体パターン９０２と導体パターン９０１とは誘電体層Ｌｙ１を挟んで対向している。この構成によって、キャパシタ２０２が形成されている。導体パターン９０２は、本発明の「第５の平面導体」に対応する。
【００５９】
誘電体層Ｌｙ３には、導体パターン９０３が形成されている。導体パターン９０３は矩形であり、端子Ｐ１０（図示せず）に接続されている。積層体を平面視して、導体パターン９０３は、導体パターン９０２に重なっている。言い換えれば、導体パターン９０３と導体パターン９０２とは誘電体層Ｌｙ２を挟んで対向している。導体パターン９０３は、本発明の「第１の平面導体」に対応する。
【００６０】
誘電体層Ｌｙ４には、導体パターン９０４が形成されている。導体パターン９０４は、矩形である。積層体を平面視して、導体パターン９０４は、導体パターン９０３に重なっている。言い換えれば、導体パターン９０４と導体パターン９０３とは誘電体層Ｌｙ３を挟んで対向している。導体パターン９０４は、層間接続導体によって導体パターン９０２に接続されている。このように、導体パターン９０２と導体パターン９０３とが誘電体層Ｌｙ２を挟んで対向し、導体パターン９０３と導体パターン９０４とが誘電体層Ｌｙ３を挟んで対向し、導体パターン９０４と導体パターン９０２とが接続されていることによって、キャパシタ２０１が形成されている。導体パターン９０４は、本発明の「第２の平面導体」に対応する。
【００６１】
誘電体層Ｌｙ５には、導体パターン９０５が形成されている。導体パターン９０５は、巻回形の線状である。なお、本発明における巻回形とは、延びる方向の途中に少なくとも１箇所の屈曲部または湾曲部を有する形状を意味する。積層体を平面視して、導体パターン９０５は、導体パターン９０２、９０３、９０４と異なる位置（重ならない位置）に形成されている。
【００６２】
誘電体層Ｌｙ６には、導体パターン９０６１、９０６２が形成されている。導体パターン９０６１、９０６２は、巻回形の線状である。積層体を平面視して、導体パターン９０６１は、導体パターン９０２、９０３、９０４と異なる位置（重ならない位置）に形成されている。積層体を平面視して、導体パターン９０６２は、導体パターン９０２、９０３、９０４と異なる位置（重ならない位置）に形成されている。積層体を平面視して、導体パターン９０６１と導体パターン９０６２とは、導体パターン９０２、９０３、９０４を挟むように形成されている。
【００６３】
積層体を平面視して、導体パターン９０６１の巻回形の中央開口は、導体パターン９０５の巻回形の中央開口に重なっている。
【００６４】
誘電体層Ｌｙ７には、導体パターン９０７１、９０７２、９０７３、９０７４が形成されている。導体パターン９０７１、９０７３、９０７４は、巻回形の線状であり、導体パターン９０７２は、直線状である。
【００６５】
導体パターン９０７１は、導体パターン９０２、９０３、９０４と異なる位置（重ならない位置）に形成されている。導体パターン９０７３は、導体パターン９０２、９０３、９０４と異なる位置（重ならない位置）に形成されている。導体パターン９０７４は、導体パターン９０２、９０３、９０４と異なる位置（重ならない位置）に形成されている。積層体を平面視して、導体パターン９０７１と導体パターン９０７３、９０７４とは、導体パターン９０２、９０３、９０４を挟むように形成されている。
【００６６】
積層体を平面視して、導体パターン９０７１の巻回形の中央開口は、導体パターン９０６１の巻回形の中央開口に重なっている。
【００６７】
導体パターン９０７３と導体パターン９０７４は、連続して繋がる形状である。そして、この導体パターン９０７３と導体パターン９０７４とが繋がった形状も巻回形である。積層体を平面視して、導体パターン９０７３、９０７４による巻回形の中央開口は、導体パターン９０６２の巻回形の中央開口と重なっている。
【００６８】
導体パターン９０７２は、導体パターン９０７３、９０７４の接続点と、導体パターン９０７１の延びる方向の一方端とを接続している。積層体を平面視して、導体パターン９０７２は、導体パターン９０２、９０３、９０４に重なる位置に形成されている。
【００６９】
誘電体層Ｌｙ８には、導体パターン９０８１、９０８２、９０８３、９０８４が形成されている。導体パターン９０８１、９０８３、９０８４は、巻回形の線状であり、導体パターン９０７２は、直線状である。
【００７０】
導体パターン９０８１は、導体パターン９０２、９０３、９０４と異なる位置（重ならない位置）に形成されている。導体パターン９０８３は、導体パターン９０２、９０３、９０４と異なる位置（重ならない位置）に形成されている。導体パターン９０８４は、導体パターン９０２、９０３、９０４と異なる位置（重ならない位置）に形成されている。積層体を平面視して、導体パターン９０８１と導体パターン９０８３、９０８４とは、導体パターン９０２、９０３、９０４を挟むように形成されている。
【００７１】
積層体を平面視して、導体パターン９０８１は、導体パターン９０７１に略重なっており、導体パターン９０８１の巻回形の中央開口は、導体パターン９０７１の巻回形の中央開口に重なっている。
【００７２】
導体パターン９０８３、９０８４は、連続して繋がる形状である。そして、この導体パターン９０８３と導体パターン９０８４とが繋がった形状も巻回形である。
【００７３】
積層体を平面視して、導体パターン９０８３は導体パターン９０７３に略重なっており、延びる方向の両端は、それぞれ層間接続導体で接続されている。導体パターン９０８４は、導体パターン９０７４に略重なっており、延びる方向の両端は、それぞれ層間接続導体で接続されている。導体パターン９０８３、９０８４よる巻回形の中央開口は、導体パターン９０７３、９０７４の巻回形の中央開口と重なっている。
【００７４】
導体パターン９０８２は、導体パターン９０８３、９０８４の接続点と、導体パターン９０８１の延びる方向の一方端とを接続している。積層体を平面視して、導体パターン９０８２は、導体パターン９０７２に略重なっており、導体パターン９０２、９０３、９０４に重なる位置に形成されている。
【００７５】
誘電体層Ｌｙ９には、導体パターン９０９１、９０９２が形成されている。導体パターン９０９１、９０９２は、巻回形の線状である。積層体を平面視して、導体パターン９０９１は、導体パターン９０２、９０３、９０４と異なる位置（重ならない位置）に形成されている。導体パターン９０９２は、導体パターン９０２、９０３、９０４と異なる位置（重ならない位置）に形成されている。積層体を平面視して、導体パターン９０９１と導体パターン９０９２とは、導体パターン９０２、９０３、９０４を挟むように形成されている。
【００７６】
積層体を平面視して、導体パターン９０９１の巻回形の中央開口は、導体パターン９０８１の巻回形の中央開口に重なっている。積層体を平面視して、導体パターン９０９２の巻回形の中央開口は、導体パターン９０８３、９０８４からなる巻回形の中央開口に重なっている。
【００７７】
誘電体層Ｌｙ１０には、導体パターン９１０が形成されている。導体パターン９１０は、巻回形の線状である。積層体を平面視して、導体パターン９１０は、導体パターン９０２、９０３、９０４と異なる位置（重ならない位置）に形成されている。積層体を平面視して、導体パターン９１０の巻回形の中央開口は、導体パターン９０９１の巻回形の中央開口に重なっている。
【００７８】
誘電体層Ｌｙ５から誘電体層Ｌｙ１０が上述の構成であることによって、インダクタ１０１、１０２、１０３、１０４は形成されている。
【００７９】
具体的には、インダクタ１０１は、導体パターン９０６２と、導体パターン９０７３、９０８３と、これらを接続する層間接続導体とによって形成されており、複数の誘電体層の積層方向に平行な巻回軸を有する。インダクタ１０２は、導体パターン９０９２と、導体パターン９０８４、９０７４と、これらを接続する層間接続導体とによって形成されており、複数の誘電体層の積層方向に平行な巻回軸を有する。積層体を平面視して、インダクタ１０１の巻回軸とインダクタ１０２の巻回軸とは略同じ位置にある。
【００８０】
インダクタ１０３は、導体パターン９０５、９０６１、９０７１と、これらを接続する層間接続導体とによって形成されており、複数の誘電体層の積層方向に平行な巻回軸を有する。インダクタ１０４は、導体パターン９１０、９０９１、９０８１と、これらを接続する層間接続導体とによって形成されており、複数の誘電体層の積層方向に平行な巻回軸を有する。積層体を平面視して、インダクタ１０３の巻回軸とインダクタ１０４の巻回軸とは略同じ位置にある。
【００８１】
誘電体層Ｌｙ１１には、導体パターン９１１が形成されている。導体パターン９１１は矩形である。積層体を平面視して、導体パターン９１１は、導体パターン９０２、９０３、９０４と略同じ位置に形成されている。言い換えれば、積層体を平面視して、導体パターン９１１は、インダクタ１０１、１０２の形成領域と、インダクタ１０３、１０４の形成領域とを間に形成されている。導体パターン９１１は、本発明の「第４の平面導体」に対応する。
【００８２】
誘電体層Ｌｙ１２には、導体パターン９１２が形成されている。導体パターン９１２は矩形であり、端子Ｐ２０（図示せず）に接続されている。積層体を平面視して、導体パターン９１２は、導体パターン９１１に重なっている。言い換えれば、導体パターン９１２は、導体パターン９０２、９０３、９０４と略同じ位置に形成されている。導体パターン９１２と導体パターン９１１とは誘電体層Ｌｙ１１を挟んで対向している。導体パターン９１２は、本発明の「第３の平面導体」に対応する。
【００８３】
誘電体層Ｌｙ１３には、導体パターン９１３が形成されている。導体パターン９１３は、矩形である。積層体を平面視して、導体パターン９１３は、導体パターン９１２に重なっている。言い換えれば、導体パターン９１３は、導体パターン９０２、９０３、９０４と略同じ位置に形成されている。導体パターン９１３と導体パターン９１２とは誘電体層Ｌｙ１２を挟んで対向している。導体パターン９１３は、層間接続導体によって導体パターン９１１に接続されている。このように、導体パターン９１１と導体パターン９１２とが誘電体層Ｌｙ１１を挟んで対向し、導体パターン９１２と導体パターン９１３とが誘電体層Ｌｙ１２を挟んで対向し、導体パターン９１１と導体パターン９１３とが接続されていることによって、キャパシタ２０３が形成されている。導体パターン９１３は、本発明の「第７の平面導体」に対応する。
【００８４】
誘電体層Ｌｙ１４には、矩形の導体パターン９１４が形成されている。積層体を平面視して、導体パターン９１４は、上述の各インダクタおよびキャパシタの導体パターンの形成領域を含む形状である。導体パターン９１４は、基準電位用の導体パターンであり、グランド導体（接地用導体）である。導体パターン９１３と導体パターン９１４とは誘電体層Ｌｙ１３を挟んで対向している。この構成によって、キャパシタ２０４が形成されている。導体パターン９１４は、本発明の「第８の平面導体」に対応する。
【００８５】
誘電体層Ｌｙ１５には、導体パターン９１５が形成されている。導体パターン９１５は、矩形である。積層体を平面視して、導体パターン９１５は、導体パターン９１４に重なっている。言い換えれば、導体パターン９１５と導体パターン９１４とは誘電体層Ｌｙ１４を挟んで対向している。導体パターン９１５は、本発明の「第９の平面導体」に対応する。
【００８６】
誘電体層Ｌｙ１６には、矩形の導体パターン９１６が形成されている。積層体を平面視して、導体パターン９１６は、上述の各インダクタおよびキャパシタの導体パターンの形成領域を含む形状である。導体パターン９１６は、導体パターン９１４に略重なっており、基準電位用の導体パターンであり、グランド導体（接地用導体）である。導体パターン９１５と導体パターン９１６とは誘電体層Ｌｙ１５を挟んで対向している。また、導体パターン９１６は、層間接続導体によって導体パターン９１４に接続されている。
【００８７】
このように、導体パターン９１４と導体パターン９１５とが誘電体層Ｌｙ１４を挟んで対向し、導体パターン９１５と導体パターン９１６とが誘電体層Ｌｙ１５を挟んで対向し、導体パターン９１４と導体パターン９１６とが接続されていることによって、キャパシタ２０５が形成されている。導体パターン９１６は、本発明の「第１０の平面導体」に対応する。
【００８８】
誘電体層Ｌｙ１の導体パターン９０１、誘電体層Ｌｙ１４の導体パターン９１４、および、誘電体層Ｌｙ１６の導体パターン９１６は、端子Ｐ３０（図示せず）に接続されている。
【００８９】
図３は、本発明の実施形態に係る高周波フィルタの概略構成を示す側面図である。図４は、本発明の実施形態に係る高周波フィルタの磁束および電流の向きを示す図である。
【００９０】
図３、図４に示すように、図２に示す構造を備えることによって、高周波フィルタ１０は、積層体の第１主面または第１主面の近傍層と、第２主面または第２主面の近傍層とに、グランド導体を備える。高周波フィルタ１０は、積層体内に、積層方向に巻回する螺旋形状のインダクタ１０１、１０２、１０３、１０４を備える。積層体を平面視して、インダクタ１０１の巻回軸とインダクタ１０２の巻回軸とは略同じ位置であり、インダクタ１０３の巻回軸とインダクタ１０４の巻回軸とは略同じ位置である。
【００９１】
また、インダクタ１０３を形成する導体パターン９０６１と、インダクタ１０１を形成する導体パターン９０６２とは、誘電体層Ｌｙ６の表面に形成されている。同様に、インダクタ１０３を形成する導体パターン９０７１と、インダクタ１０１を形成する導体パターン９０７３とは、誘電体層Ｌｙ７の表面に形成されている。したがって、積層体を側面視して、インダクタ１０１とインダクタ１０３とは、部分的に重なっている。
【００９２】
また、インダクタ１０４を形成する導体パターン９０８１と、インダクタ１０２を形成する導体パターン９０８４とは、誘電体層Ｌｙ８の表面に形成されている。同様に、インダクタ１０４を形成する導体パターン９０９１と、インダクタ１０２を形成する導体パターン９０９２とは、誘電体層Ｌｙ９の表面に形成されている。したがって、積層体を側面視して、インダクタ１０２とインダクタ１０４とは、部分的に重なっている。
【００９３】
インダクタ１０１とインダクタ１０２との接続点は、インダクタ１０３とインダクタ１０４との接続点に接続されている。
【００９４】
さらに、インダクタ１０１の磁束の方向とインダクタ１０２の磁束の方向とは同じである。インダクタ１０３の磁束の方向とインダクタ１０４の磁束の方向とは同じである。
【００９５】
これにより、インダクタ１０１とインダクタ１０２との加極性の接続が実現され、インダクタ１０３とインダクタ１０４との加極性の接続が実現される。
【００９６】
また、キャパシタ２０１、２０２は、積層方向において、第１主面側のグランド導体と、インダクタ１０１、１０２、１０３、１０４の形成領域との間に配置されている。キャパシタ２０３、２０４、２０５は、積層方向において、第２主面側のグランド導体と、インダクタ１０１、１０２、１０３、１０４の形成領域との間に配置されている。これにより、インダクタ１０１、１０２、１０３、１０４とグランド導体との間の導体パターンの非形成部の長さを大きくできる。これにより、インダクタ１０１、１０２、１０３、１０４の磁束が、グランド導体によって遮られることを抑制でき、インダクタ１０１、１０２、１０３、１０４の特性が向上する。
【００９７】
また、キャパシタ２０１、２０２、２０３、２０４、２０５は、積層方向に直交する方向において、インダクタ１０１とインダクタ１０２との形成領域と、インダクタ１０３とインダクタ１０４との形成領域との間に配置されている。これにより、積層体における積層方向に直交する方向の寸法を小さくできる。すなわち、高周波フィルタ１０を小型に形成できる。
【００９８】
また、キャパシタ２０５を構成する導体パターン９１５は、積層方向において、グランド導体となる導体パターン９１４、９１６に挟まれている。これにより、導体パターン９１５が他の導体パターンに結合することが抑制され、高周波フィルタ１０のフィルタ特性を向上できる。
【００９９】
また、インダクタ１０１、１０２とインダクタ１０３との接続は、誘電体層Ｌｙ７の導体パターン９０７２によって実現され、インダクタ１０１、１０２とインダクタ１０４との接続は、誘電体層Ｌｙ８の導体パターン９０８２によって実現されている。これにより、インダクタ１０１とインダクタ１０２との加極性の接続と、インダクタ１０３とインダクタ１０４との加極性の接続とを、簡素な構成で実現できる。また、インダクタ１０１、１０２とインダクタ１０３、１０４との接続抵抗を小さくでき、シャント回路のＱをさらに向上できる。
【０１００】
また、キャパシタ２０１についても、端子Ｐ１０に接続する導体パターン９０３を導体パターン９０２、９０４で挟み込むことで、キャパシタ２０１のキャパシタンスを大きく取ることが可能になる。同様に、キャパシタ２０３についても、端子Ｐ２０に接続する導体パターン９１２を導体パターン９１１、９１３で挟み込むことで、キャパシタ２０３のキャパシタンスを大きく取ることが可能になる。
【０１０１】
また、キャパシタ２０１、２０２とキャパシタ２０３、２０４とは、積層方向において、インダクタ１０１、１０２、１０３、１０４を挟んで配置されている。これによって、キャパシタ２０１、２０２とキャパシタ２０３、２０４との不要な結合が抑制され、所望のフィルタ特性を確実に実現できる。
【０１０２】
また、図２に示すように、積層体を平面視して、インダクタおよびキャパシタを形成する導体パターンの形成領域は、グランド導体となる導体パターン９０１、９１４、９１６の外形線よりも内側に配置されている。そして、導体パターン９０１、９１４、９１６は、この外形線に沿って、複数の層間接続導体によって接続されている。これにより、高周波フィルタ１０を形成するインダクタおよびキャパシタと外部環境との電磁界的結合を抑制でき、高周波フィルタ１０のフィルタ特性を向上できる。
【０１０３】
以上のような構造を備えることによって、高周波フィルタ１０は、図５に示すフィルタ特性を実現できる。図５は、本発明の実施形態に係る高周波フィルタのフィルタ特性図である。
【０１０４】
上述の回路構成を備えることによって、高周波フィルタ１０のシリーズ回路およびシャント回路のＱは、高くなる。したがって、図５に示すように、高周波フィルタ１０は、通過帯域ＳＰＢにおいて低損失なフィルタ特性を実現できる。さらに、高周波フィルタ１０は、通過帯域ＳＰＢの低周波数側の減衰極ＡＰＬと高周波数側の減衰極ＡＰＨ１、ＡＰＨ２の減衰を急峻にできる。また、高周波フィルタ１０は、通過帯域ＳＰＢの高周波数側の減衰域のはね返り領域ＳＯＢＨの減衰量を改善できる。
【０１０５】
このように、高周波フィルタ１０は、上述の構成を備えることによって、通過特性、および減衰特性に優れるフィルタ特性を実現できる。さらに、高周波フィルタ１０は、このような優れたフィルタ特性を、簡素な構成で実現できる。
【０１０６】
なお、上述の説明では、高周波フィルタは複数のインダクタと複数のキャパシタとを備える態様であるが、複数のキャパシタは省略することができる。
【０１０７】
図６（Ａ）は、本発明の実施形態に係る高周波フロントエンド回路を含む高周波モジュール（アンテナ端子１個のタイプ）の機能ブロック図であり、図６（Ｂ）は、本発明の実施形態に係る高周波フロントエンド回路を含む高周波モジュール（アンテナ端子２個のタイプ）の機能ブロック図である。
【０１０８】
図６（Ａ）に示すように、高周波モジュール１Ａは、方向性結合器１１Ａと、分波回路１０Ａ１と、高周波フィルタ１２と、ローパスフィルタ１３Ａと、複合モジュールＦＥＭと、高周波フィルタ１０Ａ２と、アンテナ端子ＡＮＴ１と、端子Ｐ４１、Ｐ４２、Ｐ４３、Ｐ４４、Ｐ４５、Ｐ４６、Ｐ４７と、抵抗１５と、キャパシタ１６とを備える。方向性結合器１１Ａが、本発明の「第１の方向性結合器」であり、アンテナ端子ＡＮＴ１が、本発明の「第１のアンテナ端子」であり、高周波フィルタ１２が本発明の「第１周波数帯高周波フィルタ」である。
【０１０９】
分波回路１０Ａ１は、２．４ＧＨｚ帯、５ＧＨｚ帯の周波数帯域を分離するダイプレクサを備える。ダイプレクサは、２．４ＧＨｚ帯のローパスフィルタＬＰＦと、５ＧＨｚ帯のバンドパスフィルタＢＰＦからなる。２．４ＧＨｚ帯のローパスフィルタＬＰＦが、本発明の「第１のローパスフィルタ」であり、５ＧＨｚ帯のバンドパスフィルタＢＰＦが本発明の「高周波フィルタ」である。
【０１１０】
分波回路１０Ａ１は、さらに、高周波整合回路を備えているとよい。なお、ダイプレクサのバンドパスフィルタとは別に上述の構成のバンドパスフィルタを接続してもよい。分波回路１０Ａ１が、本発明の「第１のローパスフィルタ」を含む、本発明の「第１のダイプレクサ」である。
【０１１１】
高周波フィルタ１２は、２．４ＧＨｚ帯のバンドパスフィルタであり、例えば、弾性波フィルタによって実現される。
【０１１２】
ローパスフィルタ１３Ａは、２．４ＧＨｚ帯のローパスフィルタ（低域通過フィルタ）であり、さらに、高周波整合回路を備えているとよい。ローパスフィルタ１３Ａが、本発明の「第２のローパスフィルタ」である。
【０１１３】
複合モジュールＦＥＭは、１つもしくは複数の半導体素子で形成されている。複合モジュールＦＥＭは、例えば、スイッチ回路、パワーアンプ、ローノイズアンプの機能を備える。
【０１１４】
高周波フィルタ１０Ａ２は、５ＧＨｚ帯のバンドパスフィルタである。高周波フィルタ１０Ａ２が、本発明の「第２周波数帯高周波フィルタ」である。高周波フィルタ１０Ａ２は、分波回路１０Ａ１のバンドパスフィルタと同じ構成で実現できる。
【０１１５】
端子Ｐ４１は、２．４ＧＨｚ帯の送受信用の端子である。端子Ｐ４２は、５ＧＨｚ帯の送信端子であり、端子Ｐ４３は、５ＧＨｚ帯の受信端子である。
【０１１６】
アンテナ端子ＡＮＴ１は、方向性結合器１１Ａに接続されている。方向性結合器１１Ａは、分波回路１０Ａ１と、端子Ｐ４７に接続されている。また、方向性結合器１１Ａは抵抗１５に接続されている。この構成によってアンテナ端子ＡＮＴ１に対して、入出力される高周波信号の検波回路（モニタ回路）が実現される。
【０１１７】
分波回路１０Ａ１は、高周波フィルタ１２と、複合モジュールＦＥＭに接続されている。高周波フィルタ１２は、ローパスフィルタ１３Ａに接続されている。ローパスフィルタ１３Ａは、端子Ｐ４１に接続されている。
【０１１８】
複合モジュールＦＥＭは、分波回路１０Ａ１のバンドパスフィルタＢＰＦと、高周波フィルタ１０Ａ２と、端子Ｐ４３、Ｐ４４、Ｐ４５、Ｐ４６と、キャパシタ１６に接続されている。高周波フィルタ１０Ａ２は、端子Ｐ４２に接続されている。
【０１１９】
２．４ＧＨｚ帯の高周波信号を送信する場合について説明する。
【０１２０】
高周波信号は、端子Ｐ４１から、ローパスフィルタ１３Ａに入力される。ローパスフィルタ１３Ａは、端子Ｐ４１から入力される高周波信号の高調波を減衰させる。
【０１２１】
高周波信号は、高周波フィルタ１２を用いて、さらにノイズが減衰され、分波回路１０Ａ１に出力される。高周波信号は、分波回路１０Ａ１を介して、方向性結合器１１Ａへ出力される。高周波信号は、方向性結合器１１Ａを介して、アンテナ端子ＡＮＴ１に出力される。
【０１２２】
２．４ＧＨｚ帯の高周波信号を受信する場合について説明する。
【０１２３】
アンテナ端子ＡＮＴ１には、図示しないアンテナから高周波信号が入力される。高周波信号は、方向性結合器１１Ａを介して、分波回路１０Ａ１へ入力される。高周波信号は、分波回路１０Ａ１を介して、高周波フィルタ１２に出力される。高周波信号は、高周波フィルタ１２において、ノイズが減衰され、ローパスフィルタ１３Ａに出力される。高周波信号は、ローパスフィルタ１３Ａにて、ノイズが減衰され、端子Ｐ４１に出力される。
【０１２４】
５ＧＨｚ帯の高周波信号を送信する場合について説明する。
【０１２５】
高周波信号は、端子Ｐ４２から、高周波フィルタ１０Ａ２に入力される。高周波フィルタ１０Ａ２は、端子Ｐ４２から入力される高周波信号の高調波を減衰させる。
【０１２６】
高周波信号は、複合モジュールＦＥＭを介して、分波回路１０Ａ１へ出力される。この際、複合モジュールＦＥＭのパワーアンプにて、高調波信号は、増幅される。この増幅率がモニタ信号によって調整される。高周波信号は、分波回路１０Ａ１を介して、方向性結合器１１Ａへ出力される。方向性結合器１１Ａは、高周波信号をアンテナ端子ＡＮＴ１に出力する。
【０１２７】
５ＧＨｚ帯の高周波信号を受信する場合について説明する。
【０１２８】
アンテナ端子ＡＮＴ１には、図示しないアンテナから高周波信号が入力される。高周波信号は、方向性結合器１１Ａを介して、分波回路１０Ａ１へ入力される。高周波信号は、分波回路１０Ａ１を介して、複合モジュールＦＥＭに出力される。高周波信号は、複合モジュールＦＥＭのスイッチ、ローノイズアンプを介して、端子Ｐ４３に出力される。この際、複合モジュールＦＥＭのローノイズアンプにて、高周波信号は増幅される。この増幅率がモニタ信号によって、調整される。
【０１２９】
図６（Ｂ）に示すように、高周波モジュール１Ｂは、バンドパスフィルタ１０Ｂ１、１０Ｂ２と、方向性結合器１１Ｂと、高周波フィルタ１２と、ローパスフィルタ１３Ｂと、整合回路１４、複合モジュールＦＥＭとアンテナ端子ＡＮＴ２、ＡＮＴ３と、端子Ｐ４１、Ｐ４２、Ｐ４３、Ｐ４４、Ｐ４５、Ｐ４６、Ｐ４７と、抵抗１５と、キャパシタ１６とを備える。
【０１３０】
バンドパスフィルタ１０Ｂ１、１０Ｂ２が上述の実施形態の構成からなり、本発明の「高周波フィルタ」である。なお、少なくとも、バンドパスフィルタ１０Ｂ１が上述の実施形態の構成であればよい。
【０１３１】
方向性結合器１１Ｂが、本発明の「第２の方向性結合器」である。高周波フィルタ１２が本発明の「第１周波数帯高周波フィルタ」である。また、バンドパスフィルタ１０Ｂ１が、本発明の「第３周波数帯高周波フィルタ」であり、バンドパスフィルタ１０Ｂ２が、本発明の「第４周波数帯高周波フィルタ」である。
【０１３２】
ローパスフィルタ１３Ｂは、２．４ＧＨｚ帯のローパスフィルタであり、さらに、高周波整合回路を備えているとよい。ローパスフィルタ１３Ｂが、本発明の「第３のローパスフィルタ」である。
【０１３３】
複合モジュールＦＥＭは、１つもしくは複数の半導体素子で形成されている。複合モジュールＦＥＭは、例えば、スイッチ回路、パワーアンプ、ローノイズアンプの機能を備える。
【０１３４】
アンテナ端子ＡＮＴ２は、２．４ＧＨｚ帯のアンテナ端子であり、アンテナ端子ＡＮＴ３は、５ＧＨｚ帯のアンテナ端子である。アンテナ端子ＡＮＴ２が、本発明の「第２のアンテナ端子」であり、アンテナ端子ＡＮＴ３が、本発明の「第３のアンテナ端子」である。
【０１３５】
端子Ｐ４１は、２．４ＧＨｚ帯の送受信用の端子である。端子Ｐ４２は、５ＧＨｚ帯の送信端子であり、端子Ｐ４３は、５ＧＨｚ帯の受信端子である。
【０１３６】
アンテナ端子ＡＮＴ２、ＡＮＴ３は、方向性結合器１１Ｂに接続されている。方向性結合器１１Ｂは、整合回路１４と、バンドパスフィルタ１０Ｂ１に接続されている。また、方向性結合器１１Ｂは抵抗１５に接続されている。この構成によってアンテナ端子ＡＮＴ２、ＡＮＴ３に対して、入出力される高周波信号の検波回路（モニタ回路）が実現される。
【０１３７】
整合回路１４は、高周波フィルタ１２に接続されている。高周波フィルタ１２は、ローパスフィルタ１３Ｂに接続されている。ローパスフィルタ１３Ｂは、端子Ｐ４１に接続されている。
【０１３８】
バンドパスフィルタ１０Ｂ１は、複合モジュールＦＥＭに接続されている。複合モジュールＦＥＭは、バンドパスフィルタ１０Ｂ２と、端子Ｐ４３、Ｐ４４、Ｐ４５、Ｐ４６と、キャパシタ１６に接続されている。バンドパスフィルタ１０Ｂ２は、端子Ｐ４２に接続されている。
【０１３９】
２．４ＧＨｚ帯の高周波信号を送信する場合について説明する。
【０１４０】
高周波信号は、端子Ｐ４１から、ローパスフィルタ１３Ｂに入力される。ローパスフィルタ１３Ｂは、端子Ｐ４１から入力される高周波信号の高調波を減衰させる。
【０１４１】
高周波信号は、高周波フィルタ１２を用いて、さらにノイズが減衰され、整合回路１４を介して、方向性結合器１１Ｂに出力される。高周波信号は、方向性結合器１１Ｂを介して、アンテナ端子ＡＮＴ２に出力される。
【０１４２】
２．４ＧＨｚ帯の高周波信号を受信する場合について説明する。
【０１４３】
アンテナ端子ＡＮＴ２には、図示しないアンテナから高周波信号が入力される。高周波信号は、方向性結合器１１Ｂを介して、整合回路１４へ入力される。高周波信号は、整合回路１４から、高周波フィルタ１２に出力される。高周波信号は、高周波フィルタ１２において、ノイズが減衰され、ローパスフィルタ１３Ｂへ出力される。高周波信号は、ローパスフィルタ１３Ｂにて、ノイズが減衰され、端子Ｐ４１に出力される。
【０１４４】
５ＧＨｚ帯の高周波信号を送信する場合について説明する。
【０１４５】
高周波信号は、端子Ｐ４２から、バンドパスフィルタ１０Ｂ２に入力される。バンドパスフィルタ１０Ｂ２は、端子Ｐ４２から入力される高周波信号の高調波を減衰させる。
【０１４６】
高周波信号は、複合モジュールＦＥＭを介して、バンドパスフィルタ１０Ｂ１へ出力される。この際、複合モジュールＦＥＭのパワーアンプにて、高調波信号は、増幅される。この増幅率がモニタ信号によって調整される。高周波信号は、バンドパスフィルタ１０Ｂ１を介して、方向性結合器１１Ｂへ出力される。方向性結合器１１Ｂは、高周波信号をアンテナ端子ＡＮＴ３に出力する。
【０１４７】
５ＧＨｚ帯の高周波信号を受信する場合について説明する。
【０１４８】
アンテナ端子ＡＮＴ３には、図示しないアンテナから高周波信号が入力される。高周波信号は、方向性結合器１１Ｂを介して、バンドパスフィルタ１０Ｂ１へ入力される。高周波信号は、バンドパスフィルタ１０Ｂ１を介して、複合モジュールＦＥＭに出力される。高周波信号は、複合モジュールＦＥＭのスイッチ、ローノイズアンプを介して、端子Ｐ４３に出力される。この際、複合モジュールＦＥＭのローノイズアンプにて、高周波信号は増幅される。この増幅率がモニタ信号によって、調整される。
【０１４９】
このような高周波モジュール１Ａ、１Ｂの高周波フィルタに上述の実施形態に示した構成の高周波フィルタを用いることで、高周波モジュールとしての送受信特性が向上する。
【０１５０】
高周波フィルタ１２は、上述のように弾性波フィルタであり、例えば、ＳＡＷ（Ｓｕｒｆａｃｅ  Ａｃｃｏｕｓｔｉｃ  Ｗａｖｅ）フィルタやＢＡＷ（Ｂｕｌｋ  Ａｃｃｏｕｓｔｉｃ  Ｗａｖｅ）フィルタであってもよい。
【０１５１】
ＳＡＷフィルタの場合、基板とＩＤＴ（Ｉｎｔｅｒｄｉｇｉｔａｌ ｔｒａｎｓｄｕｃｅｒ）電極とを備えている。
【０１５２】
高周波フィルタ１２の基板は（以下、単に基板という）、少なくとも一部（例えば表面）に圧電性を有する積層型基板である。例えば、基板は、表面に圧電薄膜を備え、当該圧電薄膜と音速の異なる膜、および支持基板などの積層体で構成された積層型基板であってもよい。
【０１５３】
少なくとも一部に圧電性を有する積層型基板とは、圧電薄膜を伝搬する弾性波音速より伝搬するバルク波音速が高速である高音速支持基板と、高音速支持基板上に積層されており、圧電薄膜を伝搬する弾性バルク波音速より伝搬するバルク波音速が低速である低音速膜と、低音速膜上に積層された圧電薄膜と、で構成された基板をいう。ここで、高音速支持基板は、後述する、高音速膜と支持基板の双方を兼ねている。
【０１５４】
また、上記の他に、基板は、少なくとも１部に圧電性を有する積層型基板として、支持基板と、支持基板上に形成されており、圧電薄膜を伝搬する弾性波音速より伝搬するバルク波音速が高速である高音速膜と、高音速膜上に積層されている。また、該基板は、圧電薄膜を伝搬する弾性バルク波音速より伝搬するバルク波音速が低速である低音速膜と、低音速膜上に積層された圧電薄膜と、で構成された積層体であってもよい。
【０１５５】
また、基板は、基板全体に圧電性を有していても良い。この場合、基板は、圧電体層一層からなる圧電基板である。
【０１５６】
櫛形電極（ＩＤＴ電極：Ｉｎｔｅｒｄｉｇｉｔａｌ  Ｔｒａｎｄｕｃｅｒ  電極）は、Ａｌ、Ｃｕ、Ｐｔ、Ａｕ、Ａｇ、Ｔｉ、Ｎｉ、Ｃｒ、Ｍｏ、Ｗまたはこれらの金属のいずれかを主体とする合金などの適宜の金属材料により形成することができる。また、ＩＤＴ電極は、これらの金属もしくは合金からなる複数の金属膜を積層した構造を有していてもよい。
【０１５７】
圧電薄膜は、ＬｉＴａＯ３、ＬｉＮｂＯ３、ＺｎＯ、ＡｌＮ、または、ＰＺＴのいずれかの材料からなる。
【０１５８】
低音速膜は、酸化ケイ素、ガラス、酸窒化ケイ素、酸化タンタル、酸化ケイ素にフッ素または炭素またはホウ素を加えた化合物、または、上記各材料を主成分とする材料のいずれかからなる。
【０１５９】
高音速支持基板は、窒化アルミニウム、酸化アルミニウム、炭化ケイ素、窒化ケイ素、シリコン、サファイア、リチウムタンタレート、リチュウムニオベイト、水晶等の圧電体、アルミナ、ジルコニア、コージライト、ムライト、ステアタイト、フォルステライト等の各種セラミック、マグネシアダイヤモンド、または、上記各材料を主成分とする材料、上記各材料の混合物を主成分とする材料のいずれかからなる。
【０１６０】
高音速膜は、ＤＬＣ膜、窒化アルミニウム、酸化アルミニウム、炭化ケイ素、窒化ケイ素、シリコン、サファイア、サファイア、リチウムタンタレート、リチュウムニオベイト、水晶等の圧電体、アルミナ、ジルコニア、コージライト、ムライト、ステアタイト、フォルステライト等の各種セラミック、マグネシアダイヤモンド、または、上記各材料を主成分とする材料、上記各材料の混合物を主成分とする材料のいずれかからなる。
【０１６１】
支持基板は、サファイア、リチウムタンタレート、リチュウムニオベイト、水晶等の圧電体、アルミナ、マグネシア、窒化ケイ素、窒化アルミニウム、炭化ケイ素、ジルコニア、コージライト、ムライト、ステアタイト、フォルステライト等の各種セラミック、ガラス等の誘電体またはシリコン、窒化ガリウム等の半導体及び樹脂基板等を用いることができる。
【０１６２】
圧電薄膜の膜厚は、ＩＤＴ電極の電極周期で定まる弾性波の波長をλとしたときに、３．５λ以下であることが望ましい。なぜならば、Ｑが高くなるためである。また、２．５λ以下とすることで、温度特性（ＴＣＦ）が良くなる。さらに、１．５λ以下とすることで、音速の調整が容易になる。
【０１６３】
低音速膜の膜厚は、ＩＤＴ電極の電極指周期で定まる弾性波の波長をλとすると、２．０λ以下であることが望ましい。低音速膜の膜厚を２．０λ以下とすることにより、膜応力を低減することができ、その結果、ウエハの反りを低減することが可能となり、良品率の向上及び特性の安定化が可能となる。また、低音速膜の膜厚が０．１λ〜０．５λの範囲内であれば、高音速膜の材質の如何に関わらず、電気機械結合係数はほとんど変わらない、という効果もある。
【０１６４】
高音速膜の膜厚に関しては、弾性波を圧電薄膜及び低音速膜に閉じ込める機能を高音速膜が有するため、高音速膜の膜厚は厚いほど望ましい。高音速膜の膜厚を０．３λ以上にすることで、共振点でのエネルギー集中度を１００％とすることができる。さらに、０．５λ以上とすることにより、反共振点でのエネルギー集中度も１００％とすることができ、さらに良好なデバイス特性を得ることができる。
【符号の説明】
【０１６５】
１Ａ、１Ｂ：高周波モジュール
１０：高周波フィルタ
１０Ａ１：分波回路
１０Ａ２：高周波フィルタ
１０Ｂ１、１０Ｂ２：バンドパスフィルタ
１１Ａ、１１Ｂ：方向性結合器
１３Ａ、１３Ｂ：ローパスフィルタ
１０１、１０２、１０３、１０４：インダクタ
２０１、２０２、２０３、２０４、２０５：キャパシタ
９０１、９０２、９０３、９０４、９０５、９１０、９１１、９１２、９１３、９１４、９１５、９１６、９０６１、９０６２、９０７１、９０７２、９０７３、９０７４、９０８１、９０８２、９０８３、９０８３，９０８４、９０８４、９０９１、９０９２：導体パターン
ＡＰＨ１、ＡＰＨ２：高周波数側の減衰極
ＡＰＬ：低周波数側の減衰極
ＡＮＴ１、ＡＮＴ２、ＡＮＴ３：アンテナ端子
ＦＥＭ：複合モジュール
ＬＰＦ：ローパスフィルタ
ＢＰＦ：バンドパスフィルタ
Ｌｙ１、Ｌｙ２、Ｌｙ３、Ｌｙ４、Ｌｙ５、Ｌｙ６、Ｌｙ７、Ｌｙ８、Ｌｙ９、Ｌｙ１０、Ｌｙ１１、Ｌｙ１２、Ｌｙ１３、Ｌｙ１４、Ｌｙ１５、Ｌｙ１６：誘電体層
Ｐ１０、Ｐ２０、Ｐ３０、Ｐ４１、Ｐ４２、Ｐ４３、Ｐ４４、Ｐ４５、Ｐ４６、Ｐ４７：端子
ＳＯＢＨ：跳ね返り領域
ＳＰＢ：通過帯域
【図１】
2018064266.tif 000003
【図２】
2018064266.tif 000004
【図３】
2018064266.tif 000005
【図４】
2018064266.tif 000006
【図５】
2018064266.tif 000007
【図６】
2018064266.tif 000008