(57)【要約】【課題】複数の出力電圧を柔軟に制御する。【解決手段】本発明の一態様としてのＤＣ−ＤＣコンバータは、入力電圧が供給されるインダクタと、前記インダクタに並列に接続された複数の整流器と、前記複数の整流器にそれぞれ直列に接続された複数のｐ型ＭＯＳトランジスタと、前記インダクタの出力側を基準電位に接続するスイッチと、前記複数のｐ型ＭＯＳトランジスタと、前記スイッチとを制御する制御回路と、を備える。前記制御回路は、前記複数のｐ型ＭＯＳトランジスタから選択した第１のｐ型ＭＯＳトランジスタのゲート端子に、前記第１のｐ型ＭＯＳトランジスタをオンにする電圧を供給し、前記第１のｐ型ＭＯＳトランジスタ以外の第２のｐ型ＭＯＳトランジスタのゲート端子に、前記第１のｐ型ＭＯＳトランジスタの出力電圧に応じた電圧を供給するように制御する。【選択図】図１
2018007386.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧が供給されるインダクタと、
前記インダクタに並列に接続された複数の整流器と、
前記複数の整流器にそれぞれ直列に接続された複数のｐ型ＭＯＳトランジスタと、
前記インダクタの出力側を基準電位に接続するスイッチと、
前記複数のｐ型ＭＯＳトランジスタと、前記スイッチとを制御する制御回路と、
を備え、
前記制御回路は、前記複数のｐ型ＭＯＳトランジスタから選択した第１のｐ型ＭＯＳトランジスタのゲート端子に、前記第１のｐ型ＭＯＳトランジスタをオンにする電圧を供給し、前記第１のｐ型ＭＯＳトランジスタ以外の第２のｐ型ＭＯＳトランジスタのゲート端子に、前記第１のｐ型ＭＯＳトランジスタの出力電圧に応じた電圧を供給するように制御する
ＤＣ−ＤＣコンバータ。
【請求項２】
前記制御回路は、
前記複数のｐ型ＭＯＳトランジスタに対応する複数のバッファ回路と、
制御信号生成器と、を備え、
前記複数のバッファ回路は、前記複数のバッファ回路のそれぞれに対応するｐ型ＭＯＳトランジスタ以外の他のすべてのｐ型ＭＯＳトランジスタの出力端子に接続されており、
前記制御信号生成器は、前記第１のｐ型ＭＯＳトランジスタに対応する第１のバッファ回路に、前記第１のｐ型ＭＯＳトランジスタに所定電圧を出力することを指示する第１制御信号を送出し、前記第２のｐ型ＭＯＳトランジスタに対応する第２のバッファ回路に、前記第１のｐ型ＭＯＳトランジスタの出力電圧に応じた電圧を前記第２のｐ型ＭＯＳトランジスタに出力することを指示する第２制御信号を送出し、
前記第１のバッファ回路は、前記第１制御信号に従って、前記所定電圧を前記第１のｐ型ＭＯＳトランジスタのゲート端子に供給し、
前記第２のバッファ回路は、前記第２制御信号に従って、前記第１のｐ型ＭＯＳトランジスタの出力電圧に応じた前記電圧を、前記第２のｐ型ＭＯＳトランジスタのゲート端子に供給する
請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記制御回路は、前記複数のｐ型ＭＯＳトランジスタの出力電圧を、前記複数のｐ型ＭＯＳトランジスタに対応する複数の基準電圧と比較し、前記複数の基準電圧との差に応じて、前記第１のｐ型ＭＯＳトランジスタを選択する
請求項１または２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記制御回路は、前記複数のｐ型ＭＯＳトランジスタのうち１つのｐ型ＭＯＳトランジスタの出力電圧を用いて駆動される
請求項３に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記１つのｐ型ＭＯＳトランジスタは、前記複数の基準電圧のうち最も低い基準電圧に対応する前記ｐ型ＭＯＳトランジスタである
請求項４に記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記第１のｐ型ＭＯＳトランジスタは、前記出力電圧と前記基準電圧との前記差が最も大きいｐ型ＭＯＳトランジスタである
請求項３ないし５のいずれか一項に記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記１つのｐ型ＭＯＳトランジスタの出力電圧を、前記１つのｐ型ＭＯＳトランジスタに対応する前記基準電圧と比較し、前記基準電圧より低いときは、前記１つのｐ型ＭＯＳトランジスタを選択し、選択した前記１つのｐ型ＭＯＳトランジスタは、前記第１のｐ型ＭＯＳトランジスタである、
請求項４ないし５のいずれか一項に記載のＤＣ−ＤＣコンバータ。
【請求項８】
前記複数の整流器の並列数は、２である
請求項１ないし７のいずれか一項に記載のＤＣ−ＤＣコンバータ。
【請求項９】
前記複数のｐ型ＭＯＳトランジスタの出力側と前記基準電位との間に接続された複数の容量
をさらに備えた請求項１ないし８のいずれか一項に記載のＤＣ−ＤＣコンバータ。
【請求項１０】
前記入力電圧が入力される入力端子と、
前記複数のｐ型ＭＯＳトランジスタの出力電圧を出力する複数の出力端子と、
をさらに備えた請求項１ないし９のいずれか一項に記載のＤＣ−ＤＣコンバータ。
【請求項１１】
電圧を生成する電圧源と、
請求項１〜１０のいずれか一項に記載のＤＣ−ＤＣコンバータと、を備え、
前記ＤＣ−ＤＣコンバータの前記インダクタは、前記電圧源によって生成された前記電圧を供給される
電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明の実施形態は、ＤＣ−ＤＣコンバータおよび電源装置に関する。
【背景技術】
【０００２】
多出力ＤＣ−ＤＣコンバータにおける複数の出力系統のうち、一つの出力系統を除いた他の出力系統に、ｐ型ＭＯＳスイッチを設けたＤＣ−ＤＣコンバータが知られている。ｐ型ＭＯＳスイッチが設けられていない出力系統の出力電圧が、全ての出力系統の出力電圧の中で最大となるため、その出力電圧を用いて他の出力系統に設けられているｐ型ＭＯＳスイッチをオフにできる。
【０００３】
ｐ型ＭＯＳスイッチが設けられていない出力系統を、仮に出力系統１と呼ぶことにする。出力系統１以外の出力系統の出力電圧を、出力系統１の出力電圧以上にしようとすると、出力系統１の電圧も連動して上昇してしまう。また、出力系統１の出力電圧を、他の出力系統の出力電圧未満に下げることができない。
【０００４】
そこで出力電圧間の制限を取り除くために、出力系統１を外部負荷に接続せずに、ｐ型ＭＯＳスイッチのゲート駆動専用の出力系統として用いることが考えられる。しかしながら、この場合、ゲート駆動のためだけにダイオード、出力端子およびキャパシタが必要となり、回路面積が大きくなり、コストも高くなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１４８５１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
この発明の実施形態は、複数の出力電圧を柔軟に制御可能なＤＣ−ＤＣコンバータおよび電源装置を、回路面積またはコストの上昇を抑制したものとして提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様としてのＤＣ−ＤＣコンバータは、入力電圧が供給されるインダクタと、前記インダクタに並列に接続された複数の整流器と、前記複数の整流器にそれぞれ直列に接続された複数のｐ型ＭＯＳトランジスタと、前記インダクタの出力側を基準電位に接続するスイッチと、前記複数のｐ型ＭＯＳトランジスタと、前記スイッチとを制御する制御回路と、を備える。前記制御回路は、前記複数のｐ型ＭＯＳトランジスタから選択した第１のｐ型ＭＯＳトランジスタのゲート端子に、前記第１のｐ型ＭＯＳトランジスタをオンにする電圧を供給し、前記第１のｐ型ＭＯＳトランジスタ以外の第２のｐ型ＭＯＳトランジスタのゲート端子に、前記第１のｐ型ＭＯＳトランジスタの出力電圧に応じた電圧を供給するように制御する。
【図面の簡単な説明】
【０００８】
【図１】第１の実施の形態に係るＤＣ−ＤＣコンバータを備えた回路の構成図。
【図２】図１の回路の動作を説明するタイミングチャート。
【図３】第１の実施の形態に係るバッファ用スイッチの構成図。
【図４】第２の実施の形態に係るＤＣ−ＤＣコンバータを備えた回路の構成図
【図５】図４の回路の動作を説明するためのタイミングチャート。
【図６】第３の実施の形態に係るＤＣ−ＤＣコンバータを備えた回路の構成図。
【図７】図６の回路の動作を説明するためのタイミングチャート。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら、本発明の実施形態について説明する。
【００１０】
（第１の実施の形態）
図１は第１の実施の形態に係るＤＣ−ＤＣコンバータを備えた電源装置の回路構成を示す。図１の電源装置は、直流の電圧源と、電圧源の電圧をこれより高い電圧に変換する多出力のＤＣ−ＤＣコンバータとを備える。図１では、電圧源が、熱電発電素子を含む発電装置の場合が示されている。発電装置の発電方法は、熱電発電に限定されず、太陽発電またはその他の方法の発電でもよい。また、電圧源は、発電装置に限定されず、電池等の蓄積電力を出力する装置でもよい。
【００１１】
熱電発電素子は、起電力Ｖｔｅｇおよび出力抵抗Ｒｔｅｇでモデル化できる。Ｖｔｅｇは、熱電発電素子を構成する高温側部材と低温側部材との温度差に比例する。例えば、数℃程度の温度差では、Ｖｔｅｇは、数１０ｍＶ〜数１００ｍＶである。またＲｔｅｇは、温度に関わらずほぼ一定の値であり、例えば数Ω〜数１００Ω程度の値である。ＤＣ−ＤＣコンバータの出力側に接続される負荷（電子回路等）は、通常、１Ｖ以上の電源電圧で動作する。このため、熱電発電素子の出力電圧をＤＣ−ＤＣコンバータで昇圧する。
【００１２】
ＤＣ−ＤＣコンバータは、入力端子１０、入力容量Ｃｉｎ、インダクタＬ、ｎ型ＭＯＳスイッチ１１、ダイオード（整流器）Ｄ１、ダイオードＤ２、ダイオードＤ３、ｐ型ＭＯＳスイッチ１、ｐ型ＭＯＳスイッチ２、ｐ型ＭＯＳスイッチ３、制御回路１２、出力容量Ｃｏｕｔ１、出力容量Ｃｏｕｔ２、出力容量Ｃｏｕｔ３、出力端子Ｔ１、出力端子Ｔ２、出力端子Ｔ３を備える。ｐ型ＭＯＳスイッチ１〜３はそれぞれ、ｐ型ＭＯＳトランジスタにより構成される。
【００１３】
入力端子１０には、熱電発電素子が生成する電圧Ｖｉｎが入力電圧として入力される。入力電圧Ｖｉｎは、ＤＣ−ＤＣコンバータの入力容量Ｃｉｎにより平滑化され、インダクタＬに供給される。
【００１４】
ＤＣ−ＤＣコンバータは、３つの出力系統を有する。１つ目の出力系統は、ダイオードＤ１、ｐ型ＭＯＳスイッチ１、出力容量Ｃｏｕｔ１、および出力端子Ｔ１を備える。ダイオードＤ１はｐ型ＭＯＳスイッチ１に直列に接続され、ｐ型ＭＯＳスイッチ１のダイオードＤ１と反対側には出力端子Ｔ１が接続されている。出力容量Ｃｏｕｔ１は出力端子Ｔ１と、基準電位であるグランド電位との間を接続する。なお、本実施形態において、接続とは電気的な接続を意味する。２つ目の出力系統は、ダイオードＤ２、ｐ型ＭＯＳスイッチ２、出力容量Ｃｏｕｔ２、および出力端子Ｔ２を備える。３つ目の出力系統は、ダイオードＤ３、ｐ型ＭＯＳスイッチ３、出力容量Ｃｏｕｔ３、および出力端子Ｔ３を備える。出力系統Ｄ２およびＤ３における構成は、出力系統Ｄ１と同様である。
【００１５】
インダクタＬには、３つの出力系統が並列に接続されている。より詳細には、インダクタＬには、ダイオードＤ１〜Ｄ３が並列に接続されている。図１の例では、インダクタＬに接続されるダイオードの並列数は３であるが、４以上でもよいし、２でもよい。
【００１６】
ＤＣ−ＤＣコンバータは、入力電圧Ｖｉｎをこれより高い出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３に変換し、出力端子Ｔ１、Ｔ２、Ｔ３から出力する。出力端子Ｔ１、Ｔ２、Ｔ３は、それぞれ負荷Ｌｏａｄ１、Ｌｏａｄ２、Ｌｏａｄ３に接続されており、出力端子Ｔ１、Ｔ２、Ｔ３から出力された電圧は、負荷Ｌｏａｄ１、Ｌｏａｄ２、Ｌｏａｄ３に供給される。負荷Ｌｏａｄ１、Ｌｏａｄ２、Ｌｏａｄ３は、供給された電圧に基づき動作する回路である。例えばＬＥＤやデジタル回路、アナログ回路のような電力を消費する回路でもよいし、蓄電池のような電力を蓄積する装置でもよい。
【００１７】
制御回路１２は、ｐ型ＭＯＳスイッチ１、２、３の開閉（オン・オフ）を制御する。制御回路１２は、制御信号生成器１３、バッファ回路ＢＣ１、バッファ回路ＢＣ２およびバッファ回路ＢＣ３を備える。
【００１８】
バッファ回路ＢＣ１は、バッファＢ１と、バッファ用スイッチＢＳ１と、バッファ用スイッチＢＳ２とを備える。また、バッファ回路ＢＣ１は、バッファＢ１の入力端子に接続されたインバータ５１と、バッファ用スイッチＢＳ１用の開閉信号を生成するＡＮＤ回路１１２およびインバータ１１１の組と、バッファ用スイッチＢＳ２用の開閉信号を生成するＡＮＤ回路１２２およびインバータ１２１の組とを備える。
【００１９】
バッファ回路ＢＣ２は、バッファＢ２と、バッファ用スイッチＢＳ３と、バッファ用スイッチＢＳ４とを備える。また、バッファ回路ＢＣ２は、バッファＢ２の入力端子に接続されたインバータ５２と、バッファ用スイッチＢＳ３用の開閉信号を生成するＡＮＤ回路１３２およびインバータ１３１の組と、バッファ用スイッチＢＳ４用の開閉信号を生成するＡＮＤ回路１４２およびインバータ１４１の組とを備える。
【００２０】
バッファ回路ＢＣ３は、バッファＢ３と、バッファ用スイッチＢＳ５と、バッファ用スイッチＢＳ６とを備える。また、バッファ回路ＢＣ３は、バッファＢ３の入力端子に接続されたインバータ５３と、バッファ用スイッチＢＳ５用の開閉信号を生成するＡＮＤ回路１５２およびインバータ１５１の組と、バッファ用スイッチＢＳ６用の開閉信号を生成するＡＮＤ回路１６２およびインバータ１６１の組とを備える。
【００２１】
バッファＢ１、バッファＢ２およびバッファＢ３のそれぞれの出力端子は、ｐ型ＭＯＳスイッチ１、ｐ型ＭＯＳスイッチ２、ｐ型ＭＯＳスイッチ３のゲート端子に接続されている。
【００２２】
バッファＢ１〜Ｂ３は、その入力端子に与えられる入力デジタル信号（Ｈｉｇｈレベル信号またはＬｏｗレベル信号）に応じて、その電源端子に与えられる電圧のデジタル信号、または所定電圧の信号を出力する。所定電圧は、例えば０Ｖである。出力された信号は、ゲート電圧として、該当するｐ型ＭＯＳスイッチのゲート端子に与えられる。
【００２３】
バッファＢ１の電源端子は、バッファ用スイッチＢＳ１とバッファ用スイッチＢＳ２に接続されている。バッファ用スイッチＢＳ１は、出力端子Ｔ２に接続されており、バッファ用スイッチＢＳ２は、出力端子Ｔ３に接続されている。バッファ用スイッチＢＳ１がオンで、バッファ用スイッチＢＳ２がオフのときは、出力端子Ｔ２の電圧（すなわちｐ型ＭＯＳスイッチ２の出力電圧）に応じた電圧が、バッファＢ１の電源端子に与えられる。バッファ用スイッチＢＳ１がオフで、バッファ用スイッチＢＳ２がオンのときは、出力端子Ｔ３の電圧に応じた電圧が、バッファＢ１の電源端子に与えられる。
【００２４】
バッファＢ１と同様に、バッファＢ２の電源端子は、バッファ用スイッチＢＳ３とバッファ用スイッチＢＳ４に接続されている。バッファ用スイッチＢＳ３は、出力端子Ｔ１に接続されており、バッファ用スイッチＢＳ４は、出力端子Ｔ３に接続されている。バッファ用スイッチＢＳ３がオンで、バッファ用スイッチＢＳ４がオフのときは、出力端子Ｔ１の電圧（すなわちｐ型ＭＯＳスイッチ１の出力電圧）に応じた電圧が、バッファＢ２の電源端子に与えられる。バッファ用スイッチＢＳ３がオフで、バッファ用スイッチＢＳ４がオンのときは、出力端子Ｔ３の電圧（すなわちｐ型ＭＯＳスイッチ３の出力電圧）に応じた電圧が、バッファＢ２の電源端子に与えられる。
【００２５】
バッファＢ３の電源端子は、バッファ用スイッチＢＳ５とバッファ用スイッチＢＳ６に接続されている。バッファ用スイッチＢＳ５は、出力端子Ｔ１に接続されており、バッファ用スイッチＢＳ６は、出力端子Ｔ２に接続されている。バッファ用スイッチＢＳ５がオンで、バッファ用スイッチＢＳ６がオフのときは、出力端子Ｔ１（すなわちｐ型ＭＯＳスイッチ１の出力電圧）の電圧に応じた電圧が、バッファＢ３の電源端子に与えられる。バッファ用スイッチＢＳ５がオフで、バッファ用スイッチＢＳ６がオンのときは、出力端子Ｔ２（すなわちｐ型ＭＯＳスイッチ２の出力電圧）の電圧に応じた電圧が、バッファＢ３の電源端子に与えられる。
【００２６】
以下の説明では、バッファＢ１〜Ｂ３の電源端子に、バッファ用スイッチを介して出力端子の電圧（ｐ型ＭＯＳスイッチの出力電圧）に応じた電圧が入力されることを、バッファＢ１〜Ｂ３に電源電圧が供給される、またはバッファＢ１〜Ｂ３が駆動されるなどと表現することがある。
【００２７】
バッファ用スイッチＢＳ１〜ＢＳ６は、Ｈｉｇｈレベルの信号が入力されるとオン、Ｌｏｗレベルの信号が入力されるとオフになる。バッファ用スイッチＢＳ１〜ＢＳ６へ入力される信号のレベルは、制御信号生成器１３と、バッファ用スイッチＢＳ１〜ＢＳ６のそれぞれに対応するＡＮＤ回路およびインバータの組によって制御される。
【００２８】
ｐ型ＭＯＳスイッチ１〜３のソース端子は、ｐ型ＭＯＳスイッチの出力端子に対応し、ＤＣ−ＤＣコンバータの出力端子Ｔ１〜Ｔ３に接続されている。ｐ型ＭＯＳスイッチ１〜３のドレイン端子が、ｐ型ＭＯＳスイッチの入力端子に対応する。ｐ型ＭＯＳスイッチ１〜３は、ドレイン端子あるいはソース端子のいずれかの高い方の電圧より閾値Ｖｔｈ（＝０．７Ｖ）以上低い電圧がゲート端子に印加されるとオンする。また、ダイオードＤ１、Ｄ２、Ｄ３に順方向電流が流れているときのダイオードの順方向電圧は全て等しくＶｆ（＝０．６  Ｖ）であるとする。
【００２９】
ｎ型ＭＯＳスイッチ１１は、ｎ型ＭＯＳトランジスタにより構成される。ｎ型ＭＯＳスイッチ１１のドレイン端子は端子ＬＸに接続され、ソース端子は基準電位であるグランドに接続されている。ゲート端子は、制御信号生成器１３における発振器３２に接続されている。ｎ型ＭＯＳスイッチ１１は、インダクタの出力側を、グランドに接続する短絡スイッチとして機能する。ｎ型ＭＯＳスイッチ１１は、一例であり、その他の種類のスイッチを用いてもよい。例えばＮＰＮ型バイポーラトランジスタを用いてもよい。
【００３０】
制御信号生成器１３は、カウンター３１と、発振器３２とを備える。
【００３１】
発振器３２は、予め定めた周波数で、周期的にＨｉｇｈレベルの電圧と、Ｌｏｗレベルの電圧との出力を繰り返す。発振器３２により生成される信号は、ｎ型ＭＯＳスイッチ１１と、カウンター３１とに出力される。ｎ型ＭＯＳスイッチ１１に出力される信号は、制御信号Ｓｎと表記する。カウンター３１に出力される信号は、クロック信号と記載する。
【００３２】
カウンター３１は、発振器３２から入力されるクロック信号に応じて、制御信号Ｓ１、Ｓ２、Ｓ３を出力する。制御信号Ｓ１、Ｓ２、Ｓ３は、（Ｓ１，Ｓ２，Ｓ３）＝（Ｈｉｇｈ，Ｌｏｗ，Ｌｏｗ）、（Ｌｏｗ，Ｈｉｇｈ，Ｌｏｗ）、（Ｌｏｗ，Ｌｏｗ，Ｈｉｇｈ）の３通りのいずれかである。“Ｈｉｇｈ”はＨｉｇｈレベル信号、“Ｌｏｗ”はＬｏｗレベル信号を意味する。カウンター３１の出力である制御信号Ｓ１、Ｓ２、Ｓ３は、クロック信号の立ち上がりで更新され、（Ｈｉｇｈ，Ｌｏｗ，Ｌｏｗ）、（Ｌｏｗ，Ｈｉｇｈ，Ｌｏｗ）、（Ｌｏｗ，Ｌｏｗ，Ｈｉｇｈ）の順序で、繰り返される。
【００３３】
バッファ用スイッチＢＳ１は、制御信号Ｓ２がＨｉｇｈレベル、制御信号Ｓ３がＬｏｗレベルのとき、その制御端子にＨｉｇｈレベル信号が入力され、オンになる。すなわち制御信号Ｓ３がインバータ１１１により反転された信号と、制御信号Ｓ２とがＡＮＤ回路１１２に入力される。ＡＮＤ回路１１２の出力信号が、開閉信号としてバッファ用スイッチＢＳ１へ入力される。
【００３４】
バッファ用スイッチＢＳ２は、制御信号Ｓ２がＬｏｗレベル、制御信号Ｓ３がＨｉｇｈレベルのとき、その制御端子にＨｉｇｈレベル信号が入力され、オンになる。すなわち制御信号Ｓ２がインバータ１２１により反転された信号と、制御信号Ｓ３とがＡＮＤ回路１２２に入力される。ＡＮＤ回路１２２の出力信号が、開閉信号としてバッファ用スイッチＢＳ２へ入力される。
【００３５】
バッファ用スイッチＢＳ３は、制御信号Ｓ１がＨｉｇｈレベル、制御信号Ｓ３がＬｏｗレベルのとき、その制御端子にＨｉｇｈレベル信号が入力され、オンになる。すなわち制御信号Ｓ３がインバータ１３１により反転された信号と、制御信号Ｓ１とがＡＮＤ回路１３２に入力される。ＡＮＤ回路１３２の出力信号が、開閉信号としてバッファ用スイッチＢＳ３へ入力される。
【００３６】
バッファ用スイッチＢＳ４は、制御信号Ｓ１がＬｏｗレベル、制御信号Ｓ３がＨｉｇｈレベルのとき、その制御端子にＨｉｇｈレベル信号が入力され、オンになる。すなわち制御信号Ｓ１がインバータ１４１により反転された信号と、制御信号Ｓ３とがＡＮＤ回路１４２に入力される。ＡＮＤ回路１４２の出力信号が、開閉信号としてバッファ用スイッチＢＳ４へ入力される。
【００３７】
バッファ用スイッチＢＳ５は、制御信号Ｓ１がＨｉｇｈレベル、制御信号Ｓ２がＬｏｗレベルのとき、その制御端子にＨｉｇｈレベル信号が入力され、オンになる。すなわち制御信号Ｓ２がインバータ１５１により反転された信号と、制御信号Ｓ１とがＡＮＤ回路１５２に入力される。ＡＮＤ回路１５２の出力信号が、開閉信号としてバッファ用スイッチＢＳ５へ入力される。
【００３８】
バッファ用スイッチＢＳ６は、制御信号Ｓ１がＬｏｗレベル、制御信号Ｓ２がＨｉｇｈレベルのとき、その制御端子にＨｉｇｈレベル信号が入力され、オンになる。すなわち制御信号Ｓ１がインバータ１６１により反転された信号と、制御信号Ｓ２とがＡＮＤ回路１６２に入力される。ＡＮＤ回路１６２の出力信号が、開閉信号としてバッファ用スイッチＢＳ６へ入力される。
【００３９】
バッファＢ１の入力端子は、制御信号Ｓ１をインバータ５１で反転した信号が入力される。よって、制御信号Ｓ１がＬｏｗレベルのとき、バッファＢ１の入力端子には、Ｈｉｇｈレベル信号が入力される。バッファＢ１は、その入力端子の信号がＨｉｇｈレベルのときは、その電源端子に供給されている電圧に応じた信号を、ｐ型ＭＯＳスイッチ１のゲート端子に出力する。
【００４０】
バッファＢ２の入力端子は、制御信号Ｓ２をインバータ５２で反転した信号が入力される。よって、制御信号Ｓ２がＬｏｗレベルのとき、バッファＢ２の入力端子には、Ｈｉｇｈレベル信号が入力される。バッファＢ２は、その入力端子の信号がＨｉｇｈレベルのときは、その電源端子に供給されている電圧に応じた信号を、ｐ型ＭＯＳスイッチ２のゲート端子に出力する。
【００４１】
バッファＢ３の入力端子は、制御信号Ｓ３をインバータ５３で反転した信号が入力される。よって、制御信号Ｓ３がＬｏｗレベルのとき、バッファＢ３の入力端子には、Ｈｉｇｈレベル信号が入力される。バッファＢ１は、その入力端子の信号がＨｉｇｈレベルのときは、その電源端子に供給されている電圧に応じた信号を、ｐ型ＭＯＳスイッチ３のゲート端子に出力する。
【００４２】
よって、（Ｓ１，Ｓ２，Ｓ３）＝（Ｈｉｇｈ，Ｌｏｗ，Ｌｏｗ）のとき、バッファ用スイッチＢＳ３、ＢＳ５がオンにされ、かつバッファＢ２、Ｂ３の入力がＨｉｇｈレベルになる。よって、バッファＢ２、Ｂ３が駆動され、ｐ型ＭＯＳスイッチ２、３に、出力端子Ｔ１の電圧に応じた電圧が供給される。バッファＢ１は駆動されず、ｐ型ＭＯＳスイッチ１には所定の電圧（０Ｖ）が供給され、ｐ型ＭＯＳスイッチ１はオンになる。ｐ型ＭＯＳスイッチ２、３は、出力端子Ｔ１〜Ｔ３の電圧の大小関係によってオンまたはオフになるが、後述するように、いずれであっても、インダクタＬからの電流は、出力容量Ｃｏｕｔ１に供給される。出力容量Ｃｏｕｔ１の電圧が、出力電圧として、出力端子Ｔ１から出力される。
【００４３】
（Ｓ１，Ｓ２，Ｓ３）＝（Ｌｏｗ，Ｈｉｇｈ，Ｌｏｗ）のとき、バッファ用スイッチＢＳ１、ＢＳ６がオンにされ、かつバッファＢ１，Ｂ３の入力がＨｉｇｈレベルになる。よって、バッファＢ１、Ｂ３が駆動され、ｐ型ＭＯＳスイッチ１、３に、出力端子Ｔ２の電圧に応じた電圧が供給される。バッファＢ２は駆動されず、ｐ型ＭＯＳスイッチ２には所定の電圧（０Ｖ）が供給され、ｐ型ＭＯＳスイッチ２はオンになる。ｐ型ＭＯＳスイッチ１、３は、出力端子Ｔ１〜Ｔ３の電圧の大小関係によってオンまたはオフになるが、後述するように、いずれであっても、インダクタＬからの電流は、出力容量Ｃｏｕｔ２に供給される。出力容量Ｃｏｕｔ２の電圧が、出力電圧として、出力端子Ｔ２から出力される。
【００４４】
（Ｓ１，Ｓ２，Ｓ３）＝（Ｌｏｗ，Ｌｏｗ，Ｈｉｇｈ）のとき、バッファ用スイッチＢＳ２、ＢＳ４がオンされ、かつバッファＢ１、Ｂ２の入力がＨｉｇｈレベルになる。よって、バッファＢ１、Ｂ２が駆動され、ｐ型ＭＯＳスイッチ１、２に、出力端子Ｔ３の電圧に応じた電圧が供給される。バッファＢ３は駆動されず、ｐ型ＭＯＳスイッチ３には所定の電圧（０Ｖ）が供給され、ｐ型ＭＯＳスイッチ３はオンになる。ｐ型ＭＯＳスイッチ１、２は、出力端子Ｔ１〜Ｔ３の電圧の大小関係によってオンまたはオフになるが、後述するように、いずれであっても、インダクタＬからの電流が、出力容量Ｃｏｕｔ３に供給される。出力容量Ｃｏｕｔ３の電圧が、出力電圧として、出力端子Ｔ３から出力される。
【００４５】
なお、出力容量Ｃｏｕｔ１、Ｃｏｕｔ２、Ｃｏｕｔ３は、十分大きいため、出力容量Ｃｏｕｔ１、Ｃｏｕｔ２、Ｃｏｕｔ３に電流が供給されても、出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３の電圧リップルは小さい。よって、スイッチング時の出力電圧の変化はほぼ０Ｖであるとみなせる。
【００４６】
図２を参照して、図１の回路の動作を説明する。図２に、制御信号Ｓｎ、インダクタ電流ＩＬ、制御信号Ｓ１、Ｓ２、Ｓ３、ｐ型ＭＯＳスイッチ１の電流Ｉｐ１、ｐ型ＭＯＳスイッチ２の電流Ｉｐ２、ｐ型ＭＯＳスイッチ３の電流Ｉｐ３の波形を示す。
【００４７】
ある瞬間、出力電圧Ｖｏｕｔ１が５Ｖ、出力電圧Ｖｏｕｔ２が３Ｖ、出力電圧Ｖｏｕｔ３が１Ｖになっているとする。
【００４８】
時刻ｔ１で、制御信号ＳｎがＨｉｇｈレベルとなり、（Ｓ１，Ｓ２，Ｓ３）＝（Ｈｉｇｈ，Ｌｏｗ，Ｌｏｗ）に更新され、ｎ型ＭＯＳスイッチ１１がオンされることで、インダクタ電流ＩＬは増加していく。時刻ｔ２で、制御信号ＳｎがＬｏｗレベルに切り替わると、ｎ型ＭＯＳスイッチ１１はオフされ、インダクタに蓄積された電流であるインダクタ電流ＩＬは出力側へと流れ始める。インダクタ電流ＩＬの出力先は、（Ｓ１，Ｓ２，Ｓ３）で決まる。現時点では、（Ｓ１，Ｓ２，Ｓ３）＝（Ｈｉｇｈ，Ｌｏｗ，Ｌｏｗ）である。このときのダイオードＤ１〜Ｄ３およびｐ型ＭＯＳスイッチ１〜３の状態について述べる。
【００４９】
バッファＢ１の入力端子には、Ｌｏｗレベルの信号が入力されている。バッファ用スイッチＢＳ１、ＢＳ２はともにオフのため、バッファＢ１には電源が供給されていない。このときバッファＢ１は、ｐ型ＭＯＳスイッチ１をオンにする値を有する所定の電圧（０Ｖ）を出力する。このため、ｐ型ＭＯＳスイッチ１はオンとなる。したがってインダクタＬの電流は、ダイオードＤ１およびｐ型ＭＯＳスイッチ１を通じて、出力容量Ｃｏｕｔ１へ流れる。このとき、端子ＬＸの電圧は、出力端子１の電圧５Ｖに、ダイオードＤ１の順方向電圧Ｖｆを加えた電圧となっている。ｐ型ＭＯＳスイッチ１の電圧は小さいため無視できる。
【００５０】
バッファＢ２の入力端子には、Ｈｉｇｈレベルの信号が入力されている。バッファ用スイッチＢＳ３はオン、バッファ用スイッチＢＳ４はオフのため、バッファＢ２には、出力端子１の電圧が、電源として供給されている。したがって、バッファＢ２は、ｐ型ＭＯＳスイッチ２のゲート端子に、出力端子１の電圧５Ｖを与える。ｐ型ＭＯＳスイッチ２のダイオードＤ２側の電圧は、端子ＬＸの電圧から順方向電圧を引いた５Ｖになっている。すなわち、ｐ型ＭＯＳスイッチ１がオンになっているため、出力端子Ｔ１の電圧５ＶにダイオードＤ１の順方向電圧を加算した電圧が、端子ＬＸの電圧になっている。また、ｐ型ＭＯＳスイッチ２の出力端子側の電圧は３Ｖである。したがって、ｐ型ＭＯＳスイッチ２はオフにされ、出力容量Ｃｏｕｔ２に電流が供給されることはない。
【００５１】
バッファＢ３の入力端子には、Ｈｉｇｈレベル信号が入力されている。バッファ用スイッチＢＳ５はオン、バッファ用スイッチＢＳ６はオフのため、バッファＢ３には、出力端子１の電圧が電源として供給されている。したがって、バッファＢ３は、ｐ型ＭＯＳスイッチ３のゲート端子に、出力端子１の電圧５Ｖを与える。ｐ型ＭＯＳスイッチ３のダイオードＤ３側の電圧は、端子ＬＸの電圧から順方向電圧を引いた５Ｖになっている。すなわち、ｐ型ＭＯＳスイッチ１がオンになっているため、出力端子Ｔ１の電圧５ＶにダイオードＤ１の順方向電圧を加算した電圧が、端子ＬＸの電圧になっている。また、ｐ型ＭＯＳスイッチ３の出力端子１側の電圧は１Ｖである。したがって、ｐ型ＭＯＳスイッチ３はオフにされ、出力容量Ｃｏｕｔ３に電流が供給されることはない。
【００５２】
したがって、出力容量Ｃｏｕｔ１のみ、インダクタ電流が供給される。つまり、制御回路１２は、ｐ型ＭＯＳスイッチ１を選択し、選択したｐ型ＭＯＳスイッチ１のゲート端子に、ｐ型ＭＯＳスイッチ１をオンにする電圧を供給し、ｐ型ＭＯＳスイッチ１以外のｐ型ＭＯＳスイッチ２、３のゲート端子に、ｐ型ＭＯＳスイッチ１の出力電圧に応じた電圧を供給するように制御する。この結果、ｐ型ＭＯＳスイッチ１はオン、ｐ型ＭＯＳトランジスタ２、３はオフとなり、出力容量Ｃｏｕｔ１のみ、インダクタ電流が供給される。インダクタ電流は徐々に減少していき、時刻ｔ３で０［Ａ］になると、ダイオードＤ１の整流作用により、電流は流れなくなる。選択されたｐ型ＭＯＳスイッチ（ここではｐ型ＭＯＳスイッチ１）は、第１のｐ型ＭＯＳトランジスタに相当し、それ以外のｐ型ＭＯＳスイッチ（ここではｐ型ＭＯＳスイッチ２、３）は第２のｐ型ＭＯＳトランジスタに相当する。
【００５３】
次に、時刻ｔ４で、制御信号Ｓｎが、Ｈｉｇｈレベルとなり、（Ｓ１，Ｓ２，Ｓ３）＝（Ｌｏｗ，Ｈｉｇｈ，Ｌｏｗ）に更新される。これにより、ｎ型ＭＯＳスイッチ１１がオンされ、インダクタ電流は増加していく。時刻ｔ５で、制御信号ＳｎがＬｏｗレベルに切り替わると、ｎ型ＭＯＳスイッチ１１はオフされ、インダクタ電流は出力側へと流れ始める。現時点で、（Ｓ１，Ｓ２，Ｓ３）＝（Ｌｏｗ，Ｈｉｇｈ，Ｌｏｗ）である。このときのダイオードＤ１〜Ｄ３およびｐ型ＭＯＳスイッチ１〜３の状態について述べる。
【００５４】
バッファＢ２の入力端子には、Ｌｏｗレベル信号が入力されている。バッファ用スイッチＢＳ３、４はともにオフのため、バッファＢ２の電源端子には、電源が供給されていない。このときバッファＢ２は、ｐ型ＭＯＳスイッチ２をオンにする所定の電圧（０Ｖ）を出力し、ｐ型ＭＯＳスイッチ２はオンとなる。
【００５５】
バッファＢ３の入力端子には、Ｈｉｇｈレベル信号が入力されている。バッファ用スイッチＢＳ５はオフ、バッファ用スイッチＢＳ６はオンのため、バッファＢ３の電源端子には、出力端子２の電圧が供給されている。したがって、バッファＢ３は、ｐ型ＭＯＳスイッチ３のゲート端子に対して、出力端子２の電圧３Ｖを与える。ｐ型ＭＯＳスイッチ３のダイオードＤ３側の電圧は、端子ＬＸの電圧から順方向電圧を引いた３Ｖになっており（以下に述べるようにインダクタＬの電流は、ダイオードＤ２およびｐ型ＭＯＳスイッチ２を通じて、出力容量Ｃｏｕｔ２へ流れる）、ｐ型ＭＯＳスイッチ３の出力端子Ｔ３側の端子は１Ｖである。したがって、ｐ型ＭＯＳスイッチ３はオフにされ、出力容量Ｃｏｕｔ３に電流が供給されることはない。
【００５６】
バッファＢ１の入力端子には、Ｈｉｇｈレベル信号が入力されている。バッファ用スイッチＢＳ１はオン、バッファ用スイッチＢＳ２はオフのため、バッファＢ１の電源端子には、出力端子２の電圧が供給されている。したがって、バッファＢ１は、ｐ型ＭＯＳスイッチ１のゲート端子に対して、出力端子２の電圧３Ｖを与える。ｐ型ＭＯＳスイッチ１の出力端子側の電圧は５Ｖである。ｐ型ＭＯＳスイッチ１は、出力端子Ｔ１側の端子の電圧５Ｖよりゲート電圧３Ｖの方が閾値０．７Ｖ以上低いのでオンする。したがって、上述したｐ型ＭＯＳスイッチ２に加えて、ｐ型ＭＯＳスイッチ１がオンすることになる。ただし、ダイオードＤ１およびダイオードＤ２の作用により、出力端子Ｔ１と出力端子Ｔ２のうち低い電圧の方へ、インダクタ電流は供給される。この場合、出力端子Ｔ２の電圧３Ｖが、出力端子Ｔ１の電圧５Ｖより低いために、出力容量Ｃｏｕｔ２に電流が供給され、出力容量Ｃｏｕｔ１に対して電流が供給されることはない。インダクタ電流は徐々に減少していき、時刻ｔ６で０［Ａ］になると、ダイオードＤ２の整流作用により電流は流れなくなる。
【００５７】
次に、時刻ｔ７で、制御信号ＳｎがＨｉｇｈレベルになり、（Ｓ１，Ｓ２，Ｓ３）＝（Ｌｏｗ，Ｌｏｗ，Ｈｉｇｈ）に更新される。これにより、ｎ型ＭＯＳスイッチ１１がオンされ、インダクタ電流は増加していく。時刻ｔ８で、制御信号ＳｎがＬｏｗレベルに切り替わると、ｎ型ＭＯＳスイッチ１１はオフされ、インダクタ電流は出力側へと流れ始める。現時点では、（Ｓ１，Ｓ２，Ｓ３）＝（Ｌｏｗ，Ｌｏｗ，Ｈｉｇｈ）である。このときのダイオードＤ１〜Ｄ３およびｐ型ＭＯＳスイッチ１〜３の状態について述べる。
【００５８】
バッファＢ３の入力端子には、Ｌｏｗレベル信号が入力されている。バッファ用スイッチＢＳ５、ＢＳ６はともにオフのため、バッファＢ３の電源端子には、電源が供給されていない。このときバッファＢ３は、ｐ型ＭＯＳスイッチ３をオンにする所定の電圧（０Ｖ）を出力するため、ｐ型ＭＯＳスイッチ３はオンとなる。
【００５９】
バッファＢ１の入力端子には、Ｈｉｇｈレベル信号が入力されている。バッファ用スイッチＢＳ１はオフ、バッファ用スイッチＢＳ２はオンのため、バッファＢ１の電源端子には、出力端子３の電圧が供給されている。したがって、バッファＢ１は、ｐ型ＭＯＳスイッチ１のゲート端子に対して、出力端子Ｔ３の電圧１Ｖを与える。ｐ型ＭＯＳスイッチ１の出力端子１側の電圧は５Ｖである。ｐ型ＭＯＳスイッチ１は、出力端子１側の端子の電圧５Ｖよりゲート電圧１Ｖの方が閾値０．７Ｖ以上低いので、オンする。
【００６０】
バッファＢ２の入力端子には、Ｈｉｇｈレベル信号が入力されている。バッファ用スイッチＢＳ３はオフ、バッファ用スイッチＢＳ４はオンのため、バッファＢ２の電源端子には、出力端子３の電圧が供給されている。したがって、バッファＢ２はｐ型ＭＯＳスイッチ２のゲート端子に対して、出力端子３の電圧１Ｖを与える。ｐ型ＭＯＳスイッチ２の出力端子Ｔ２側の電圧は３Ｖである。ｐ型ＭＯＳスイッチ２は、出力端子Ｔ２側の電圧３Ｖよりゲート電圧１Ｖの方が閾値０．７Ｖ以上低いので、オンする。したがって、上述したｐ型ＭＯＳスイッチ３、１に加えて、ｐ型ＭＯＳスイッチ２もオンすることになる。ただし、ダイオードＤ１、Ｄ２およびＤ３の作用により、出力端子Ｔ１、出力端子Ｔ２、出力端子Ｔ３のうち最も低い電圧の方へインダクタ電流は供給される。この場合、出力端子３の電圧１Ｖが最も低いために、出力容量Ｃｏｕｔ３のみにインダクタ電流が供給される。インダクタ電流は徐々に減少していき、時刻ｔ９で０［Ａ］になると、ダイオードＤ３の整流作用により、電流は流れなくなる。
【００６１】
次に、時刻ｔ１０で、制御信号ＳｎがＨｉｇｈレベルとなると、再び（Ｓ１，Ｓ２，Ｓ３）＝（Ｈｉｇｈ，Ｌｏｗ，Ｌｏｗ）になり、同様な動作が繰り返される。
【００６２】
このように、ある出力系統を選択して、当該選択した出力系統に電流を供給する際は、その選択した出力系統の出力電圧を、その他の出力系統に配置されているｐ型ＭＯＳスイッチのゲート端子に与える。これにより、選択した出力系統の出力電圧以下の出力電圧を有する出力系統に配置されたｐ型ＭＯＳスイッチはオフされる。また、選択した出力系統よりも高電圧の出力系統に配置されたｐ型ＭＯＳスイッチはオフされない場合があるが、選択した出力系統の方が低い出力電圧を有するため、結果的に、選択した出力系統に対してのみ電流が供給される。
【００６３】
このように、出力電圧の大小関係に依らずに、選択した出力系統にのみ、電流を供給できることから、出力電圧Ｖｏｕｔ２の値が変わって、出力電圧Ｖｏｕｔ１を超える６Ｖとなり、出力電圧の大小関係が変わったとしても、制御信号（Ｓ１，Ｓ２，Ｓ３）に従って、電流の供給先を任意に選択することができる。これによりブーストコンバータの負荷として、ＤＶＳ（Ｄｙｎａｍｉｃ  Ｖｏｌｔａｇｅ  Ｓｃａｌｉｎｇ）のように、電源電圧が変化するような回路を駆動することもできる。
【００６４】
図３は、バッファ用スイッチＢＳ１〜ＢＳ６の回路構成例を示す。バッファ用スイッチＢＳ１〜ＢＳ６のそれぞれは、ｐ型ＭＯＳＦＥＴ４１と、ｐ型ＭＯＳＦＥＴ４２と、バッファ４３と、バッファ４４と、インバータ４５とを備える。
【００６５】
ｐ型ＭＯＳＦＥＴ４１とｐ型ＭＯＳＦＥＴ４２が直列に接続されている。ｐ型ＭＯＳＦＥＴ４１およびｐ型ＭＯＳＦＥＴ４２のそれぞれのゲート端子が、バッファ４３、４４の出力端子に接続されている。ｐ型ＭＯＳＦＥＴ４１のソース端子は、バッファ用スイッチの出力（バッファＢ１、Ｂ２またはＢ３側）に接続され、ｐ型ＭＯＳＦＥＴ４２のドレイン端子は、バッファ用スイッチの入力（出力系統側）に接続されている。バッファ４３、４４の入力は、いずれもインバータ４５の出力に接続されている。インバータ４５の入力は、図１のＡＮＤ回路の出力に接続されている。インバータ４５の入力はバッファ用スイッチの制御端子に相当し、ここに開閉信号（ＡＮＤ回路の出力信号）が入力される。
【００６６】
開閉信号がＨｉｇｈレベル信号であれば、インバータ４５の出力はＬｏｗレベルとなり、２つのバッファ４３、４４の出力はいずれも０Ｖとなる。したがって、ｐ型ＭＯＳＦＥＴ４１、ｐ型ＭＯＳＦＥＴ４２の両方ともオンとなり、バッファ用スイッチはオンになる。開閉信号がＬｏｗレベル信号であれば、インバータ４５の出力はＨｉｇｈレベルとなり、バッファ用スイッチの出力側（バッファＢ１、Ｂ２またはＢ３側）の電圧が、ｐ型ＭＯＳＦＥＴ４１のゲート端子に、入力側（出力系統側）の電圧がｐ型ＭＯＳＦＥＴ４２のゲート端子にそれぞれ入力される。
【００６７】
これによりバッファ用スイッチの出力端子が入力端子より高電圧であれば、ｐ型ＭＯＳＦＥＴ４１がオフにされ、入力端子が出力端子より高電圧であればｐ型ＭＯＳＦＥＴ４２がオフにされる。ｐ型ＭＯＳＦＥＴ４１、４２が直列接続されているため、バッファ用スイッチの開閉信号がＨｉｇｈのとき、バッファ用スイッチはオフされる。
【００６８】
以上、本実施形態によれば、複数の出力系統間の出力電圧の大小関係によらずに、電流の出力先となる出力系統を選択できるため、関連技術におけるｐ型ＭＯＳスイッチのゲート駆動専用の出力端子が不要で、それに伴う配線、平滑用キャパシタなどの面積・コストが削減できる効果がある。また制御信号生成器１３にカウンターを用いているため、簡素に制御信号を生成することができる。
【００６９】
（第２の実施の形態）
図４に第２の実施形態に係るＤＣ−ＤＣコンバータを備えた電源装置の回路構成を示す。以下、第１の実施形態と重複する説明は省略し、その差分を中心に説明する。
【００７０】
第１の実施形態では出力系統の個数が３であったが、本実施形態では２である。これに応じて、ＤＣ−ＤＣコンバータに接続される負荷の数も２になっている。また、第１の実施形態のバッファ用スイッチＢＳ１〜ＢＳ６およびバッファ回路ＢＣ３は無くなり、制御回路６０における制御信号生成器６１の構成が変更されている。
【００７１】
バッファＢ１の電源端子は、出力端子Ｔ２（ｐ型ＭＯＳスイッチ２の出力端子）に接続されている。バッファＢ２の電源端子は、出力端子Ｔ１（ｐ型ＭＯＳスイッチ１の出力端子）に接続されている。
【００７２】
制御信号生成器６１は、制御信号Ｓ１、Ｓ２、Ｓｎを生成および出力する。制御信号Ｓｎは、ｎ型ＭＯＳスイッチ１１のゲート端子に供給される。制御信号Ｓ１は、バッファ回路ＢＣ１１、より詳細にはバッファ回路ＢＣ１１におけるインバータ５１に供給される。制御信号Ｓ２はバッファ回路ＢＣ１２、より詳細にはバッファ回路ＢＣ１２におけるインバータ５２に供給される。
【００７３】
制御信号生成器６１は、誤差検出器Ｅ１および誤差検出器Ｅ２、比較器ＣＭＰ１、比較器ＣＭＰ２、比較器ＣＭＰ３、インバータ６３、ＯＲ回路６４、ＡＮＤ回路６５、発振器３２を備える。発振器３２は、第１の実施形態と同様である。
【００７４】
誤差検出器Ｅ１には、出力端子Ｔ１の出力電圧Ｖｏｕｔ１と参照電圧ＶＲＥＦ１とが入力され、その差分、すなわち、ＶＲＥＦ１からＶｏｕｔ１を引いた値（第１差分）を示す信号が出力される。誤差検出器Ｅ２には、出力端子Ｔ２の出力電圧Ｖｏｕｔ２と参照電圧ＶＲＥＦ２とが入力され、その差分、すなわち、ＶＲＥＦ２からＶｏｕｔ２を引いた値（第２差分）を示す信号が出力される。
【００７５】
比較器ＣＭＰ３は、第２差分が第１差分より大きいときは、Ｈｉｇｈレベル信号を出力し、それ以外の場合は、Ｌｏｗレベル信号を出力する。これにより誤差検出器Ｅ１および誤差検出器Ｅ２の出力のうち、大きい方、すなわち参照電圧からより出力電圧が離れている方の出力系統へ優先的に電流を供給可能にしている。なお、比較器ＣＭＰ３には、発振器３２の出力信号が入力され、発振器３２の出力信号の立ち上がりで動作する。
【００７６】
比較器ＣＭＰ３の出力信号は、制御信号Ｓ２であり、比較器ＣＭＰ３の出力信号をインバータ６３で反転させた信号は、制御信号Ｓ１である。
【００７７】
制御信号Ｓ２がＨｉｇｈレベル信号のとき、これがバッファ回路ＢＣ１２のインバータ５２で反転されて、バッファＢ２にはＬｏｗレベル信号が入力される。よって、バッファＢ２からは所定の電圧（０Ｖ）が出力され、ｐ型ＭＯＳスイッチ２はオンになる。制御信号Ｓ２がＬｏｗレベル信号のとき、これがバッファ回路ＢＣ１２のインバータ５２で反転されて、バッファＢ２にはＨｉｇｈレベル信号が入力される。よって、バッファＢ２からは出力端子Ｔ１の電圧（ｐ型ＭＯＳスイッチ１の出力電圧）に応じた電圧が、ｐ型ＭＯＳスイッチ２のゲート端子に与えられる。
【００７８】
制御信号Ｓ１がＨｉｇｈレベル信号のとき、これがバッファ回路ＢＣ１１のインバータ５１で反転されて、バッファＢ１にはＬｏｗレベル信号が入力される。よって、バッファＢ１からは所定の電圧（０Ｖ）が出力され、ｐ型ＭＯＳスイッチ１はオンになる。制御信号Ｓ１がＬｏｗレベル信号のとき、これがバッファ回路ＢＣ１１のインバータ５１で反転されて、バッファＢ１にはＨｉｇｈレベル信号が入力される。よって、バッファＢ１からは出力端子Ｔ２の電圧（ｐ型ＭＯＳスイッチ２の出力電圧）に応じた電圧が、ｐ型ＭＯＳスイッチ１のゲート端子に与えられる。
【００７９】
制御信号Ｓ１、Ｓ２は（Ｓ１，Ｓ２）＝（Ｈｉｇｈ，Ｌｏｗ）、（Ｌｏｗ，Ｈｉｇｈ）の２通りとなっており、（Ｓ１，Ｓ２）＝（Ｈｉｇｈ，Ｌｏｗ）のとき出力容量Ｃｏｕｔ１に、（Ｓ１，Ｓ２）＝（Ｌｏｗ，Ｈｉｇｈ）のとき出力容量Ｃｏｕｔ２にそれぞれ電流が供給される。
【００８０】
出力電圧Ｖｏｕｔ１が基準電圧ＶＲＥＦ１以上、かつ、出力電圧Ｖｏｕｔ２が基準電圧ＶＲＥＦ２以上となったとき、制御信号ＳｎはＬｏｗレベルとなり、ｎ型ＭＯＳスイッチ１１はオフにされる。これにより、熱電発電素子からインダクタへの電流入力を停止し、消費電力を削減できる。
【００８１】
より詳細には、比較器ＣＭＰ１は、基準電圧ＶＲＥＦ１と出力電圧Ｖｏｕｔ１とを比較し、基準電圧ＶＲＥＦ１の方が大きいときは、Ｈｉｇｈレベル信号を出力し、そうでない場合は、Ｌｏｗレベル信号を出力する。比較器ＣＭＰ２は、基準電圧ＶＲＥＦ２と出力電圧Ｖｏｕｔ２とを比較し、基準電圧ＶＲＥＦ２の方が大きいときは、Ｈｉｇｈレベル信号を出力し、そうでない場合は、Ｌｏｗレベル信号を出力する。比較器ＣＭＰ１、ＣＭＰ２には、発振器３２の出力信号が入力され、発振器３２の出力信号の立ち上がりで動作する。
【００８２】
ＯＲ回路６４は、比較器ＣＭＰ１、ＣＭＰ２の出力信号のうち少なくとも一方がＨｉｇｈレベルであれば、Ｈｉｇｈレベルを出力し、両方ともＬｏｗレベルであれば、Ｌｏｗレベルを出力する。ＡＮＤ回路６５は、ＯＲ回路６４の出力信号と、発振器３２の出力信号とが両方ともＨｉｇｈレベルのときは、Ｈｉｇｈレベル信号を出力し、少なくとも一方がＬｏｗレベルであれば、Ｌｏｗレベル信号を出力する。よって、出力電圧Ｖｏｕｔ１が基準電圧ＶＲＥＦ１以上、かつ、出力電圧Ｖｏｕｔ２が基準電圧ＶＲＥＦ２以上となったとき、ＡＮＤ回路６５の出力信号（制御信号Ｓｎ）はＬｏｗレベルになり、ｎ型ＭＯＳスイッチ１１はオフにされる。
【００８３】
本実施形態では、制御信号生成器６１は、負荷（Ｌｏａｄ２）として用いられており、制御信号生成器６１の電源端子は、出力端子Ｔ２に接続されている。すなわち、出力端子Ｔ２の電圧は、制御信号生成器の電源として用いられている。
【００８４】
図５を参照して、図４の回路の動作を説明する。図５に、制御信号Ｓｎ、インダクタ電流ＩＬ、制御信号Ｓ１、Ｓ２、ｐ型ＭＯＳスイッチ１の電流Ｉｐ１、ｐ型ＭＯＳスイッチ２の電流Ｉｐ２、出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２、基準電圧ＶＲＥＦ１、ＶＲＥＦ２を示す。ＶＲＥＦ１＞ＶＲＥＦ２とすることで、Ｖｏｕｔ１をＶｏｕｔ２より大きい値に制御している。
【００８５】
時刻ｔ１で、発振器３２の出力信号が立ち上がると同時に、制御信号ＳｎがＨｉｇｈレベルとなる。ｎ型ＭＯＳスイッチ１１がオンされ、インダクタ電流ＩＬが上昇し始める。このとき、誤差検出器Ｅ１はＶＲＥＦ１からＶｏｕｔ１を引いた値を出力し、誤差検出器Ｅ２はＶＲＥＦ２からＶｏｕｔ２を引いた値を出力し、比較器ＣＭＰ３がこれらの大小比較を行うと、ＶＲＥＦ２からＶｏｕｔ２を引いた値の方が大きい。その結果（Ｓ１，Ｓ２）＝（Ｌｏｗ，Ｈｉｇｈ）となる。時刻ｔ２で、制御信号Ｓｎが立ち下がり、ｎ型ＭＯＳスイッチ１１はオフされる。インダクタ電流ＩＬは出力側に流れ続けようとする。
【００８６】
バッファＢ１へはＨｉｇｈレベル信号が入力され、バッファＢ１は出力電圧Ｖｏｕｔ２によって駆動されるため、Ｖｏｕｔ２の電圧がｐ型ＭＯＳスイッチ１のゲート端子に対して与えられる。バッファＢ２はＬｏｗレベル信号が入力されるため、所定の電圧（０Ｖ）をｐ型ＭＯＳスイッチ２のゲート端子に対して与える。したがって、ｐ型ＭＯＳスイッチ２はオンになる。Ｖｏｕｔ１＞Ｖｏｕｔ２であるため、ダイオードＤ１，Ｄ２の作用により、ｐ型ＭＯＳスイッチ２がオンであれば、電流の供給先は出力容量Ｃｏｕｔ２となる。Ｖｏｕｔ１の大きさに応じて、ｐ型ＭＯＳスイッチ１がオフになる場合と、オンになる場合がありえるが、ｐ型ＭＯＳスイッチ１がオンになっても、Ｖｏｕｔ２の方がＶｏｕｔ１より小さいため、出力容量Ｃｏｕｔ１に対して電流が流れることはない。出力容量Ｃｏｕｔ２に対して電流が流れることで、出力電圧Ｖｏｕｔ２は上昇する。インダクタ電流ＩＬおよびｐ型ＭＯＳスイッチ２の電流Ｉｐ２は減少していき、時刻ｔ３で０［Ａ］となる。
【００８７】
時刻ｔ４で、制御信号ＳｎはＨｉｇｈレベルとなる。このとき、ＶＲＥＦ１からＶｏｕｔ１を引いた値の方がＶＲＥＦ２からＶｏｕｔ２を引いた値より大きいため、（Ｓ１，Ｓ２）＝（Ｈｉｇｈ，Ｌｏｗ）となる。時刻ｔ５で、制御信号Ｓｎが立ち下がり、ｎ型ＭＯＳスイッチ１１はオフされる。インダクタ電流ＩＬは出力方向に流れ続けようとする。
【００８８】
バッファＢ１にはＬｏｗレベル信号が入力されているため、ｐ型ＭＯＳスイッチ１のゲート端子に所定の電圧（０Ｖ）が与えられる。したがって、ｐ型ＭＯＳスイッチ１はオンとなる。バッファＢ２にはＨｉｇｈレベル信号が入力され、出力電圧Ｖｏｕｔ１で駆動されているため、ｐ型ＭＯＳスイッチ２のゲート端子に、出力電圧Ｖｏｕｔ１が与えられる。Ｖｏｕｔ１＞Ｖｏｕｔ２のため、ｐ型ＭＯＳスイッチ２はオフされる。したがって、電流の供給先は出力容量Ｃｏｕｔ１となる。出力容量Ｃｏｕｔ１に対して電流が流れることで、出力電圧Ｖｏｕｔ１は上昇する。インダクタ電流ＩＬおよびｐ型ＭＯＳスイッチの電流Ｉｐ１は減少していき、時刻ｔ６で０［Ａ］となる。
【００８９】
時刻ｔ７で、制御信号ＳｎはＨｉｇｈレベルとなる。このときＶＲＥＦ２からＶｏｕｔ２を引いた値がＶＲＥＦ１からＶｏｕｔ１を引いた値の方より大きいため、（Ｓ１，Ｓ２）＝（Ｌｏｗ，Ｈｉｇｈ）となる。時刻ｔ８で制御信号Ｓｎが立ち下がり、ｎ型ＭＯＳスイッチ１１はオフされる。このとき時刻ｔ２〜ｔ４のときと同様に、電流の供給先は出力容量Ｃｏｕｔ２となるので、出力電圧Ｖｏｕｔ２は上昇し、時刻ｔ９でＶＲＥＦ２を超える。インダクタ電流ＩＬおよびＩｐ２は減少していき、時刻ｔ１０で０［Ａ］になる。
【００９０】
時刻ｔ１１で、制御信号ＳｎはＨｉｇｈレベルとなる。このときＶＲＥＦ１からＶｏｕｔ１を引いた値の方がＶＲＥＦ２からＶｏｕｔ２を引いた値より大きいため、（Ｓ１，Ｓ２）＝（Ｈｉｇｈ，Ｌｏｗ）となる。時刻ｔ１２で制御信号Ｓｎが立ち下がり、ｎ型ＭＯＳスイッチ１１はオフされる。このとき時刻ｔ５〜ｔ７のときと同様に、電流の供給先は出力容量Ｃｏｕｔ１となるので、出力電圧Ｖｏｕｔ１は上昇し、時刻ｔ１３でＶＲＥＦ１を超える。インダクタ電流ＩＬおよびＩｐ１は減少していき、時刻ｔ１４で０［Ａ］になる。
【００９１】
これ以降は再びＶｏｕｔ１＜ＶＲＥＦ１またはＶｏｕｔ２＜ＶＲＥＦ２となるまでは、比較器ＣＭＰ１とＣＭＰ２の出力がともにＬｏｗレベルとなっているため、制御信号ＳｎはＬｏｗレベルのままとなる。
【００９２】
第２の実施の形態では、各出力系統の出力電圧をそれぞれの基準電圧と比較し、最も差が大きい出力系統に対して電流を供給して、電圧を回復させることで、出力電圧の誤差が減る。これにより、負荷が変動しても、速く電圧を回復できる。また、出力系統数を２としていることで、バッファの駆動電圧を選択するためのバッファ用スイッチが不要となるため、回路が簡素化される。また、制御信号生成器の電源として用いる出力電圧（本実施形態ではＶｏｕｔ２）を、他の出力電圧（Ｖｏｕｔ１）より低電圧に制御していることから、消費電力を削減できる。すなわち、制御信号生成器の電源電圧をできるだけ低電圧にすることで、消費電力を低減している。
【００９３】
（第３の実施の形態）
図６に第３の実施形態に係るＤＣ−ＤＣコンバータを備えた電源装置の回路構成を示す。以下、第２の実施形態と重複する説明は省略し、その差分を中心に説明する。
【００９４】
本実施形態では、出力電圧Ｖｏｕｔ２を出力電圧Ｖｏｕｔ１よりも優先的に制御する。具体的には、出力電圧Ｖｏｕｔ２が基準電圧ＶＲＥＦ２未満のときは、出力容量Ｃｏｕｔ２に電流を流し、出力電圧Ｖｏｕｔ２が基準電圧ＶＲＥＦ２以上になったら、出力容量Ｃｏｕｔ１に電流を流すようにする。以下、本実施形態についてさらに詳細に説明する。
【００９５】
本実施形態でも、出力系統の個数が２であり、ＤＣ−ＤＣコンバータに接続される負荷の数も２である。また、制御信号生成器７２は、負荷（Ｌｏａｄ２）として用いられており、出力端子２の電圧Ｖｏｕｔ２が、制御信号生成器７２の駆動電源として用いられている。
【００９６】
発振器３２は、第２の実施形態の発振器３２と同じである。比較器ＣＭＰ１、ＣＭＰ２は、第２の実施形態の比較器ＣＭＰ１、ＣＭＰ２と同じである。また、ＡＮＤ回路６５およびＯＲ回路６４も、第２の実施形態のＡＮＤ回路６５、ＯＲ回路６４と同じである。これにより、Ｖｏｕｔ１がＶＲＥＦ１以上かつＶｏｕｔ２がＶＲＥＦ２以上となったとき、制御信号ＳｎはＬｏｗレベルとなり、ｎ型ＭＯＳスイッチ１１はオフになる。
【００９７】
インバータ７３は、比較器ＣＭＰ２の出力信号を反転する。ＡＮＤ回路７４は、インバータ７３の出力信号と、比較器ＣＭＰ１の出力信号とのいずれもＨｉｇｈレベルのときは、Ｈｉｇｈレベル信号を出力し、少なくとも一方がＬｏｗレベルのときは、Ｌｏｗレベル信号を出力する。ＡＮＤ回路７４の出力信号は制御信号Ｓ１であり、バッファ回路ＢＣ１１に入力、より詳細には、バッファ回路ＢＣ１１におけるインバータ５１に入力される。つまり、ＡＮＤ回路７４は、出力電圧Ｖｏｕｔ２が基準電圧ＶＲＥＦ２未満のときは、常にＬｏｗレベルの制御信号Ｓ１を出力する。ＡＮＤ回路７４は、出力電圧Ｖｏｕｔ２が基準電圧ＶＲＥＦ２以上で、かつ、出力電圧Ｖｏｕｔ１が基準電圧ＶＲＥＦ１未満のときのみ、Ｈｉｇｈレベルの制御信号Ｓ１を出力し、これによりｐ型ＭＯＳスイッチ１をオンにする。
【００９８】
比較器ＣＭＰ２の出力信号は、制御信号Ｓ２であり、バッファ回路ＢＣ１２に入力、より詳細には、バッファ回路ＢＣ１２におけるインバータ５２に入力される。つまり、出力電圧Ｖｏｕｔ２が基準電圧ＶＲＥＦ２未満のときは、常にＨｉｇｈレベルの制御信号Ｓ２を出力し、ｐ型ＭＯＳスイッチ２をオンにする。
【００９９】
制御信号Ｓ１、Ｓ２は（Ｓ１，Ｓ２）＝（Ｈｉｇｈ，Ｌｏｗ）、（Ｌｏｗ，Ｈｉｇｈ）、（Ｌｏｗ，Ｌｏｗ）の３通りとなっている。（Ｓ１，Ｓ２）＝（Ｈｉｇｈ，Ｌｏｗ）のとき、出力容量Ｃｏｕｔ１に、（Ｓ１，Ｓ２）＝（Ｌｏｗ，Ｈｉｇｈ）のとき、出力容量Ｃｏｕｔ２にそれぞれ電流が供給される。（Ｓ１，Ｓ２）＝（Ｌｏｗ，Ｌｏｗ）のとき、出力容量Ｃｏｕｔ１およびＣｏｕｔ２のいずれにも電流は供給されない。
【０１００】
以上の構成により、出力電圧Ｖｏｕｔ２が基準電圧ＶＲＥＦ２未満のときは、出力容量Ｃｏｕｔ２に電流を流し、出力電圧Ｖｏｕｔ２が基準電圧ＶＲＥＦ２以上になったら、出力容量Ｃｏｕｔ１に電流を流すようにする。
【０１０１】
図７を参照して、図６の回路の動作を説明する。図７に、制御信号Ｓｎ、インダクタ電流ＩＬ、制御信号Ｓ１、Ｓ２、ｐ型ＭＯＳスイッチ１の電流Ｉｐ１、ｐ型ＭＯＳスイッチ２の電流Ｉｐ２、出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２、基準電圧ＶＲＥＦ１、ＶＲＥＦ２を示す。また、ＶＲＥＦ１＞ＶＲＥＦ２とし、Ｖｏｕｔ１をＶｏｕｔ２より大きい値に制御する。なお、ＶＲＥＦ１＞Ｖｆ、ＶＲＥＦ１＞Ｖｆ、ＶＲＥＦ１＞Ｖｔｈ、ＶＲＥＦ２＞Ｖｔｈが成り立っている。
【０１０２】
時刻ｔ１で、発振器３２の出力信号が立ち上がると同時に、制御信号ＳｎがＨｉｇｈレベルとなる。ｎ型ＭＯＳスイッチ１１がオンされ、インダクタ電流ＩＬが上昇し始める。このとき、比較器ＣＭＰ１とＣＭＰ２はともにＨｉｇｈレベル信号を出力し（Ｖｏｕｔ１およびＶｏｕｔ２のいずれもＶＥＲＦ１およびＶＥＲＦ２未満のため）、その結果（Ｓ１，Ｓ２）＝（Ｌｏｗ，Ｈｉｇｈ）となる。
【０１０３】
時刻ｔ２で、制御信号Ｓｎが立ち下がり、ｎ型ＭＯＳスイッチ１１はオフされる。インダクタ電流ＩＬは、出力側に流れ続けようとする。
【０１０４】
バッファＢ１には、Ｈｉｇｈレベル信号が入力され、出力電圧Ｖｏｕｔ２で駆動されるため、出力電圧Ｖｏｕｔ２がｐ型ＭＯＳスイッチ１に与えられる。バッファＢ２はＬｏｗレベル信号が入力されており、ｐ型ＭＯＳスイッチ２のゲートに、所定の電圧（０Ｖ）が与えられる。したがって、ｐ型ＭＯＳスイッチ２はオンとなる。時刻ｔ２ではＶｏｕｔ１＞Ｖｏｕｔ２であるため、ｐ型ＭＯＳスイッチ２がオンであれば、電流の供給先は出力容量Ｃｏｕｔ２となる。たとえｐ型ＭＯＳスイッチ１がオンであったとしても、ダイオードＤ１、Ｄ２の作用により、出力容量Ｃｏｕｔ１に対して電流が流れることはない。出力容量Ｃｏｕｔ２に電流が流れることで、出力電圧Ｖｏｕｔ２は上昇する。インダクタ電流ＩＬおよびｐ型ＭＯＳスイッチの電流Ｉｐ２は減少していき、時刻ｔ３で０［Ａ］となる。
【０１０５】
時刻ｔ４で発振器３２の出力信号が立ち上がると同時に、制御信号ＳｎがＨｉｇｈレベルとなる。ｎ型ＭＯＳスイッチ１１がオンされ、インダクタ電流ＩＬが上昇し始める。このとき、比較器ＣＭＰ１とＣＭＰ２はともにＨｉｇｈレベルを出力し、その結果（Ｓ１，Ｓ２）＝（Ｌｏｗ，Ｈｉｇｈ）となる。
【０１０６】
時刻ｔ５で、制御信号Ｓｎが立ち下がり、ｎ型ＭＯＳスイッチ１１はオフされる。このとき時刻ｔ２〜ｔ４のときと同様に、電流の供給先は出力容量Ｃｏｕｔ２となるので、出力電圧Ｖｏｕｔ２は上昇する。時刻ｔ６で、出力電圧Ｖｏｕｔ２はＶＲＥＦ２を超える。インダクタ電流ＩＬおよびＩｐ２は減少していき、時刻ｔ７で０［Ａ］になる。
【０１０７】
時刻ｔ８で、制御信号ＳｎはＨｉｇｈレベルとなる。このとき比較器ＣＭＰ１はＨｉｇｈレベル信号を出力し、比較器ＣＭＰ２はＬｏｗレベル信号を出力し（Ｖｏｕｔ２がＶＲＥＦ２以上となったため）、その結果、（Ｓ１，Ｓ２）＝（Ｈｉｇｈ，Ｌｏｗ）となる。時刻ｔ９で、制御信号Ｓｎが立ち下がり、ｎ型ＭＯＳスイッチ１１はオフされる。電流の供給先は、出力容量Ｃｏｕｔ１となるので、出力電圧Ｖｏｕｔ１は上昇する。時刻ｔ１０で、出力電圧Ｖｏｕｔ１はＶＲＥＦ１を超える。インダクタ電流ＩＬおよびｐ型ＭＯＳスイッチの電流Ｉｐ１は減少していき、時刻ｔ１１で０［Ａ］になる。
【０１０８】
時刻ｔ１２で、比較器ＣＭＰ１、ＣＭＰ２の出力信号がともにＬｏｗレベルに切り替わることに伴い、（Ｓ１，Ｓ２）＝（Ｌｏｗ，Ｌｏｗ）となる。これ以降は、再びＶｏｕｔ１＜ＶＲＥＦ１またはＶｏｕｔ２＜ＶＲＥＦ２となるまでは、制御信号ＳｎはＬｏｗレベルとなり、スイッチングは停止される。
【０１０９】
第３の実施形態では、制御回路の電源（より詳細には制御信号生成器の電源）として用いている出力電圧が下がった時に、他の出力系統よりも優先して、当該出力系統に電力を供給する。これにより、当該出力系統の電圧が低下しても、電圧を速く回復できる。これにより、電圧の低下に起因して、制御回路の動作が停止することを防ぐことができる。よって、回路の安定性が向上する。
【０１１０】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【０１１１】
１〜３：ｐ型ＭＯＳスイッチ（ｐ型ＭＯＳトランジスタ）
１０：入力端子
１１：ｎ型ＭＯＳスイッチ（ｎ型ＭＯＳトランジスタ）
１２、６０、７１：制御回路
１３、６１、７２：制御信号生成器
Ｌ：インダクタ
ＶＲＥＦ１、ＶＲＥＦ２：基準電圧
Ｔ１〜Ｔ３：出力端子
Ｄ１〜Ｄ３：整流器（ダイオード）
Ｂ１〜Ｂ３：バッファ
ＢＣ１〜ＢＣ３：バッファ回路
Ｃｏｕｔ１〜Ｃｏｕｔ３：出力容量
Ｖｏｕｔ１〜Ｖｏｕｔ３：出力電圧
Ｌｏａｄ１〜Ｌｏａｄ３：負荷
Ｃｉｎ：入力容量
Ｓ１〜Ｓｎ、Ｓｎ：制御信号
【図１】
2018007386.tif 000003
【図２】
2018007386.tif 000004
【図３】
2018007386.tif 000005
【図４】
2018007386.tif 000006
【図５】
2018007386.tif 000007
【図６】
2018007386.tif 000008
【図７】
2018007386.tif 000009