(57)【要約】【課題】ダイナミックレンジを向上させることができる半導体装置を提供する。【解決手段】列方向及び行方向に配設された複数の画素と、複数の画素の数より少数配設された第１のトランジスタと、を有し、複数の画素は、照射される光の強度により流れる電流値が定まるフォトダイオードと、電流値により蓄積される電荷の量が定まり、且つ電荷の量を情報として含む出力信号を生成する増幅回路と、をそれぞれ有し、増幅回路は、蓄積された電荷を保持し、且つフォトダイオードの陰極と電気的に接続される第２のトランジスタを少なくとも有し、同じ列に属する、ｎ行（ｎは自然数）の画素が有する前記フォトダイオードの陰極と、ｎ＋１行に配設された画素が有するフォトダイオードの陰極のそれぞれは、第１のトランジスタと電気的に接続されている半導体装置である。【選択図】図２
2018067742.tif 000002
【特許請求の範囲】
【請求項１】
第１の光電変換素子と、第２の光電変換素子と、第１のトランジスタと、第１の回路と、第２の回路と、を有し、
前記第１のトランジスタの第１の端子は、前記第１の光電変換素子の電極と電気的に接続され、
前記第１のトランジスタの第２の端子は、前記第２の光電変換素子の電極と電気的に接続され、
前記第１の回路は、第２のトランジスタを有し、
前記第２のトランジスタのゲートは、前記第１の光電変換素子の電極に電気的に接続され、
前記第２の回路は、第３のトランジスタを有し、
前記第３のトランジスタのゲートは、前記第２の光電変換素子の電極に電気的に接続され、
前記第１のトランジスタは、チャネル形成領域に酸化物半導体を含み、
前記第２のトランジスタは、チャネル形成領域にシリコンを含み、
前記第３のトランジスタは、チャネル形成領域にシリコンを含む半導体装置。
【請求項２】
請求項１において、
前記酸化物半導体は、Ｉｎ、Ｇａ、及びＺｎを含む半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とその駆動方法に関する。具体的には、複数の画素にフォトセン
サが設けられた固体撮像装置と、その駆動方法に関する。更には、当該固体撮像装置を有
する電子機器に関する。
【０００２】
なお、半導体装置とは、半導体素子自体又は半導体素子を含むものをいい、このような
半導体素子として、例えば薄膜トランジスタが挙げられる。従って、表示装置及び記憶装
置なども半導体装置に含まれるものである。
【背景技術】
【０００３】
ＣＭＯＳセンサと呼ばれる、ＭＯＳトランジスタの増幅機能を用いたフォトセンサは、
汎用のＣＭＯＳプロセスを用いて製造できる。そのため、ＣＭＯＳセンサを各画素に有す
る固体撮像装置の製造コストを低くできる上に、フォトセンサと表示素子を同一基板上に
作り込んだ半導体装置を実現することができる。また、ＣＭＯＳセンサはＣＣＤセンサに
比べて駆動電圧が低いため、固体撮像装置の消費電力を低く抑えることができる。
【０００４】
ＣＭＯＳセンサを用いた固体撮像装置では、撮像の際に、フォトダイオードにおける電
荷の蓄積動作と、上記電荷の読み出し動作とを、行ごとに順次行うローリングシャッタ方
式が一般的に用いられている（特許文献１参照）。また、ローリングシャッタ方式の代わ
りに、電荷の蓄積動作を全画素において一斉に行われるグローバルシャッタ方式が採用さ
れる場合もある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１４１７１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ローリングシャッタ方式及びグローバルシャッタ方式に関わらず、ＣＭＯＳセンサを用
いた固体撮像装置では、様々な環境下での撮像を可能にするために、ダイナミックレンジ
の向上が求められている。
【０００７】
例えば、外光の照度が低い環境下（夜間や暗い室内など）での撮像は、フォトダイオー
ドに照射される光が弱い（光量が少ない）ため、露光時間を長くする必要がある。また、
露光時間内に被写体が動いてしまう、又は固体撮像装置を動かしてしまうことで、歪んだ
被写体の画像データが形成される。そのため、露光時間を長くすることは、歪んだ被写体
の画像データを形成するおそれがある。
【０００８】
また、固体撮像装置の微細化に伴い、フォトダイオードの光が照射される領域も小さく
なるため、外光の照度が低い環境下での撮像はさらに難しくなる。
【０００９】
また、固体撮像装置の性能を評価する上で、低消費電力は重要な指標の一つである。特
に、携帯電話などの携帯型の電子機器だと、固体撮像装置の消費電力の高さは、連続使用
時間の短縮化というデメリットに繋がる。
【００１０】
本発明の一態様は、ダイナミックレンジを向上させることが可能な固体撮像装置を提供
することを課題の一とする。また、本発明の一態様は、撮像された画像の品質を向上させ
ることが可能な固体撮像装置を提供することを課題の一とする。また、本発明の一態様は
、低消費電力である固体撮像装置を提供することを課題の一とする。
【課題を解決するための手段】
【００１１】
上記課題を鑑み、本発明の一態様は、列方向及び行方向に配設された複数の画素と、当
該複数の画素の数より少数配設された第１のトランジスタと、を有し、当該複数の画素は
、照射される光の強度により流れる電流値が定まるフォトダイオードと、当該電流値によ
り蓄積される電荷の量が定まり、且つ当該電荷の量を情報として含む出力信号を生成する
増幅回路をそれぞれ有し、当該増幅回路は、蓄積された当該電荷を保持し、且つ当該フォ
トダイオードの陰極と電気的に接続される第２のトランジスタを少なくとも有し、同じ列
に属する、ｎ行（ｎは自然数）の画素が有する当該フォトダイオードの陰極と、ｎ＋１行
に配設された画素が有する当該フォトダイオードの陰極のそれぞれは、当該第１のトラン
ジスタと電気的に接続されている半導体装置である。
【００１２】
本発明の一態様は、列方向及び行方向に配設された複数の画素と、当該複数の画素の数
より少数配設された第１のトランジスタと、を有し、当該複数の画素の各画素は、少なく
とも赤色、青色及び緑色の副画素を有し、当該副画素は、照射される光の強度により流れ
る電流値が定まるフォトダイオードと、当該電流値により蓄積される電荷の量が定まり、
且つ当該電荷の量を情報として含む出力信号を生成する増幅回路と、をそれぞれに有し、
当該増幅回路は、蓄積された当該電荷を保持し、且つ当該フォトダイオードの陰極と電気
的に接続される第２のトランジスタを少なくとも有し、同じ列に属する、ｎ行（ｎは自然
数）に配設された当該副画素が有する当該フォトダイオードの陰極と、ｎ＋１行に配設さ
れ、当該ｎ行と同色の当該副画素が有する当該フォトダイオードの陰極のそれぞれは、当
該第１のトランジスタと電気的に接続されている半導体装置である。
【００１３】
上記において、第１のトランジスタのオフ電流密度及び第２のトランジスタのオフ電流
密度は、１０ａＡ／μｍ以下とし、１００ｙＡ／μｍ以下とすることが好ましい。本発明
の一態様の固体撮像装置は、ｎ行に配設された画素群とｎ＋１行に配設された画素群にお
いて同列の画素同士が、第１のトランジスタによって接続されることになるため、第１の
トランジスタにオフ電流密度が極めて低いトランジスタを用いることで、ｎ行に配設され
た画素群の撮像によって蓄積された電荷と、ｎ＋１行に配設された画素群の蓄積された電
荷とが混合することを抑制できる。また、第２のトランジスタにもオフ電流密度が極めて
低いトランジスタを用いることで、撮像によって蓄積された電荷を保持するためのスイッ
チング素子に用いることで、電荷保持期間が異なることに起因する階調の変化を小さく抑
えることができる。従って、撮像された被写体の画像データの品質を向上させることがで
きる。
【００１４】
また、オフ電流密度が極めて低いトランジスタは、シリコンよりもバンドギャップが広
く、真性キャリア密度がシリコンよりも低い半導体材料をチャネル形成領域に含むことで
実現できる。さらに、当該半導体材料としては酸化物半導体がある。なお、本明細書にお
いて酸化物半導体とは、半導体特性を有する金属酸化物のことをいう。
【００１５】
なお、上記固体撮像装置に含まれるトランジスタを、酸化物半導体をチャネル形成領域
に含むトランジスタとすることで、各トランジスタのリーク電流を低減し、駆動電圧を低
くすることができ、上記固体撮像装置の消費電力を低減させることができる。
【００１６】
また、上記固体撮像装置は、ローリングシャッタ方式及びグローバルシャッタ方式を用
いることができ、外光の照度により、上記固体撮像装置の第１のトランジスタのオン状態
及びオフ状態を選択し、出力信号が与えられる配線を共有している各画素が有するフォト
ダイオード、又は、出力信号が与えられる配線を共有している同色の副画素が有するフォ
トダイオードを導通させることができる。例えば、外光の照度が低い環境下での撮像時は
、上記固体撮像装置の第１のトランジスタをオン状態とし、出力信号が与えられる配線を
共有する画素（又は同色の副画素）が有するフォトダイオードを導通させる。このように
することで、撮像時の光が入射するフォトダイオードの領域を拡大することができ、蓄電
される電荷の量が増大し、当該電荷の量に対応する出力信号電位を増大することができる
。従って、外光の照度が低い環境下での撮像時において、露光時間を長くすることなく、
歪みの少ない画像データを得ることができる。つまり、固体撮像装置のダイナミックレン
ジを向上させることができる。
【発明の効果】
【００１７】
本発明の一態様により、ダイナミックレンジが向上した固体撮像装置を提供することが
できる。また、撮像された画像の品質が向上した固体撮像装置を提供することができる。
また、低消費電力である固体撮像装置を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一態様に係る固体撮像装置の構成図である。
【図２】画素部の回路図である。
【図３】フォトセンサの回路図及び当該フォトセンサを有する画素部の回路図である。
【図４】フォトセンサのタイミングチャートを示す図である。
【図５】フォトセンサのタイミングチャートを示す図である。
【図６】カラーフィルタの一形態を示す図である。
【図７】画素部の回路図である。
【図８】画素部の回路図である。
【図９】フォトセンサのタイミングチャートを示す図である。
【図１０】フォトセンサのタイミングチャートを示す図である。
【図１１】フォトセンサを構成するフォトダイオード及びトランジスタの作製方法を示す断面図である。
【図１２】電子機器を説明する図である。
【発明を実施するための形態】
【００１９】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発
明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２０】
また、本明細書において接続とは電気的な接続を意味しており、電流、電圧又は電位が
、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接
続している状態を必ずしも指すわけではなく、電流、電圧又は電位が、供給可能、或いは
伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して
間接的に接続している状態も、その範疇に含む。
【００２１】
（実施の形態１）
本発明の一態様に係る固体撮像装置の構成、及び当該固体撮像装置が有するフォトセン
サの構成及び当該フォトセンサの接続関係について、図面を参照して説明する。なお、本
実施の形態では、グローバルシャッタ方式を用いる場合について説明する。
【００２２】
図１（Ａ）は、本発明の一態様に係る固体撮像装置１００の構成例を示す図である。固
体撮像装置１００は、少なくとも画素部１０１と、水平方向選択回路１０３と、データ出
力回路１０５と、データ処理回路１０７と、各々が平行又は略平行に配設され、且つ水平
方向選択回路１０３に接続されていることで電位が制御される複数の選択線１０９と、を
有している。また、各々が平行又は略平行に配設され、且つデータ出力回路１０５に接続
され、出力信号の電位が与えられる複数の出力線１１１と、を有する。なお、図１（Ａ）
に図示した選択線１０９及び出力線１１１に加えて、他の配線を有していてもよい。
【００２３】
画素部１０１には、画素１１３がマトリクス状に配設されている。各選択線１０９は、
いずれかの行に配設された複数の画素１１３に接続されている。また、各出力線１１１は
、いずれかの列に配設された複数の画素１１３に接続されている。
【００２４】
水平方向選択回路１０３、データ出力回路１０５及びデータ処理回路１０７は、少なくと
も論理回路部と、スイッチ部又はバッファ部と、を有する。また、データ出力回路１０５
は出力線１１１に与えられる出力信号を増幅及び変換などを行い、データ処理回路１０７
に増幅及び変換した信号を送る。データ処理回路１０７は、水平方向選択回路１０３の制
御、露光時間の制御及び当該出力信号を処理して画像データの取得（又は生成）などを行
う。
【００２５】
また、水平方向選択回路１０３、データ出力回路１０５及びデータ処理回路１０７は、
画素部１０１を形成する基板に形成してもよいし、水平方向選択回路１０３、データ出力
回路１０５及びデータ処理回路１０７の一部又は全部をＩＣ等の半導体装置で実装しても
よい。
【００２６】
図１（Ｂ）は、画素部１０１の拡大図である。図１（Ｂ）では、明瞭化のために選択線
１０９及び出力線１１１を図示していない。固体撮像装置１００において、カラー表示の
撮像を行うために画素１１３は、赤（Ｒ）、緑（Ｇ）及び青（Ｂ）のカラーフィルタが設
けられた副画素を有する構成としてもよい。なお、図１（Ｂ）では、赤の副画素を１つ、
青の副画素を１つ、緑の副画素を２つの計４つの副画素により画素１１３を構成している
が、これに限定されるものではない。ここでは、４つの副画素で構成される画素１１３を
１画素として、１行の画素群及び１列の画素群を構成している。なお、選択線１０９及び
出力線１１１は、画素１１３を構成する各副画素にも接続されるように分岐させて設ける
。
【００２７】
また、固体撮像装置１００において、白黒表示とする場合には図１（Ｂ）に図示したよ
うな副画素を設けなくてよい。
【００２８】
図２（Ａ）は、画素部１０１における回路図の一例である。各画素１１３が有するＲＧ
Ｂの副画素には、それぞれフォトセンサが配置されている。ｎ行（ｎは自然数）の画素群
とｎ＋１行の画素群において、同列且つ同色の副画素に配置されたフォトセンサは、それ
ぞれ、スイッチング素子２０１によって接続されている。なお、「ｎ行の画素群」は「ｎ
行目の画素」と換言でき、「ｎ＋１行の画素群」は「ｎ＋１行目の画素」と換言できるも
のとする。
【００２９】
具体的には、ｎ行目の画素１１３に含まれるＲの副画素２０２に配置されたフォトセン
サと、ｎ＋１行目の画素１１３に含まれるＲの副画素２０３に配置されたフォトセンサと
がスイッチング素子２０１によって接続されている。ｎ行目の画素１１３及びｎ＋１行目
の画素１１３に含まれるＢの副画素においても、フォトセンサ同士はスイッチング素子２
０１によって接続されている。ｎ行目の画素１１３及びｎ＋１行目の画素１１３に含まれ
るＧの副画素のフォトセンサ同士はスイッチング素子２０１によって接続されている。ス
イッチング素子２０１としては、トランジスタを適用できる。
【００３０】
図２（Ｂ）は、各画素１１３が有するフォトセンサの接続関係を示す回路図の一例であ
る。ここでは、Ｒの副画素２０２とＲの副画素２０３における接続関係を例に説明する。
Ｒの副画素２０２とＲの副画素２０３が有するフォトセンサ（図２（Ｂ）ではフォトセン
サ２０５及びフォトセンサ２０６とする）は、フォトダイオード２０７と、増幅回路２０
９とを有している。フォトダイオード２０７は、半導体の接合部に光があたると電流が発
生する性質を有する光電変換素子である。増幅回路２０９は、フォトダイオード２０７が
受光することで得られる電流を増幅する、或いは、上記電流によって蓄積された電荷を保
持する回路である。なお、各画素は、フォトセンサ、さらにはフォトダイオードを有して
いることから、本明細書において、「画素」は「フォトセンサ」又は「フォトダイオード
」と適宜読み替えてもよい。
【００３１】
増幅回路２０９の構成は、フォトダイオード２０７において生じる電流を増幅できるの
であれば良く、あらゆる形態を採用することができるが、少なくとも増幅回路２０９は、
スイッチング素子として機能するトランジスタ２１１を有する。当該スイッチング素子は
、増幅回路２０９内への上記電流の供給を制御する。
【００３２】
また、フォトセンサ２０５及びフォトセンサ２０６を接続するスイッチング素子２０１
として機能するトランジスタ２１３は、トランジスタ２１３のオン状態及びオフ状態を選
択（スイッチング）することで、フォトセンサ２０５のフォトダイオード２０７及びフォ
トセンサ２０６のフォトダイオード２０７を導通させるか否かを選択できる。例えば、外
光の照度が低い環境下での撮像時に、トランジスタ２１３をオン状態にすることで、フォ
トセンサ２０５のフォトダイオード２０７及びフォトセンサ２０６のフォトダイオード２
０７は導通する。なお、フォトセンサ２０５のフォトダイオード２０７及びフォトセンサ
２０６のフォトダイオード２０７を導通することで、フォトセンサ２０５のフォトダイオ
ード２０７及びフォトセンサ２０６のフォトダイオード２０７は並列に接続される。
【００３３】
そして、本発明の一態様では、トランジスタ２１１、２１３のチャネル形成領域に、シ
リコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導
体材料を含んでいてもよい。当該半導体材料の一例として、炭化珪素（ＳｉＣ）、窒化ガ
リウム（ＧａＮ）などの化合物半導体、酸化亜鉛（ＺｎＯ）などの金属酸化物でなる酸化
物半導体などを適用することができる。この中でも酸化物半導体は、スパッタリング法や
湿式法（印刷法など）により作製可能であり、量産性に優れるといった利点がある。また
、炭化シリコンや窒化ガリウムなどの化合物半導体は単結晶であることが必須で、単結晶
材料を得るためには、酸化物半導体のプロセス温度よりも著しく高い温度による結晶成長
、或いは、特殊な基板上のエピタキシャル成長が必要である。一方、酸化物半導体は、室
温でも形成可能なため、入手が容易なシリコンウェハや、安価で大型化に対応できるガラ
ス基板上への形成が可能であり、量産性が優れている。また、通常のシリコンやガリウム
などの半導体材料を用いた集積回路上に、酸化物半導体による半導体素子を積層させるこ
とも可能である。また、トランジスタの性能（例えば電界効果移動度や信頼性）を向上さ
せるために結晶性の酸化物半導体を得ようとする場合でも、２００℃から８００℃の熱処
理によって容易に結晶性の酸化物半導体を得ることができる。
【００３４】
以下の説明では、バンドギャップが広い半導体として、上記利点を有する酸化物半導体
を用いる場合を例に説明する。
【００３５】
上述した特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流密度が極
めて低く、且つ高耐圧であるトランジスタ２１１、２１３を実現することができる。そし
て、上記構成を有するトランジスタ２１１、２１３をスイッチング素子として用いること
で、増幅回路２０９内に蓄積された電荷のリークを防ぐことができる。さらに、ｎ行目の
フォトセンサ２０５の増幅回路２０９内に蓄積された電荷と、ｎ＋１行目のフォトセンサ
２０６の増幅回路２０９内に蓄積された電荷とが混合を防ぐことができる。
【００３６】
なお、トランジスタ２１１、２１３の活性層に酸化物半導体などのバンドギャップの大
きい半導体を用いることが望ましいが、本発明は必ずしもこの構成に限定されない。トラ
ンジスタ２１１、２１３の活性層に酸化物半導体以外の、非晶質、微結晶、多結晶、又は
単結晶のシリコン又はゲルマニウムなどの半導体が用いられていても、固体撮像装置１０
０をグローバルシャッタ方式で動作させることは可能である。
【００３７】
なお、特に断りがない限り、本明細書でオフ電流とは、ｎチャネル型トランジスタにお
いては、ドレイン電極をソース電極とゲート電極よりも高い電位とした状態において、ソ
ース電極の電位を基準としたときのゲート電極の電位が０Ｖ以下であるときに、ソース電
極とドレイン電極の間に流れる電流のことをいう。或いは、本明細書でオフ電流とは、ｐ
チャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも低い
電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が０Ｖ
以上であるときに、ソース電極とドレイン電極の間に流れる電流のことをいう。
【００３８】
また、トランジスタが有するソース電極とドレイン電極は、トランジスタの極性及び各
電極に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル
型トランジスタでは、低い電位が与えられる電極がソース電極と呼ばれ、高い電位が与え
られる電極がドレイン電極と呼ばれる。また、ｐチャネル型トランジスタでは、低い電位
が与えられる電極がドレイン電極と呼ばれ、高い電位が与えられる電極がソース電極と呼
ばれる。以下、ソース電極とドレイン電極のいずれか一方を第１端子、他方を第２端子と
し、フォトセンサ２０５、２０６内の接続関係及びフォトセンサ２０５、２０６が有する
フォトダイオード２０７とトランジスタ２１３の接続関係を説明する（図２（Ｂ）参照）
。なお、他の色の副画素についても以下の説明と同様の構成及び接続関係を有する。
【００３９】
フォトセンサ２０５において、フォトダイオード２０７の陽極は、配線ＰＲに接続され
ている。また、フォトダイオード２０７の陰極が、トランジスタ２１１の第１端子に接続
されている。トランジスタ２１１の第２端子は、増幅回路２０９内の他の半導体素子に接
続されているため、増幅回路２０９内の構成によって、トランジスタ２１１の第２端子の
接続先は異なる。また、トランジスタ２１１のゲート電極は、配線ＴＸに接続されている
。配線ＴＸには、トランジスタ２１１のスイッチングを制御するための信号の電位が与え
られる。また、フォトセンサ２０５は配線ＯＵＴに接続されている。配線ＯＵＴには、増
幅回路２０９から出力される出力信号の電位が与えられる。なお、配線ＯＵＴは、固体撮
像装置１００の出力線１１１に相当する（図１（Ａ）参照）。
【００４０】
また、フォトセンサ２０６は、上記したフォトセンサ２０５と同様の構成であり、同様
の接続関係を有する。
【００４１】
そして、トランジスタ２１３の第１端子は、フォトセンサ２０５のフォトダイオード２
０７の陰極と接続されている。トランジスタ２１３の第２の端子は、フォトセンサ２０６
が有するフォトダイオード２０７の陰極と接続されている。トランジスタ２１３のゲート
電極は、配線ＰＡに接続されている。配線ＰＡには、外光の照度に伴って、トランジスタ
２１３のスイッチングを制御するための信号の電位が与えられる。
【００４２】
なお、回路図上は独立している構成要素同士が接続されている場合であっても、実際に
は、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の
機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜
が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００４３】
また、図２（Ｂ）では、配線ＰＲと、配線ＴＸと、配線ＯＵＴとが各フォトセンサに接
続されている場合を例示しているが、本発明の一態様では、各フォトセンサが有する配線
の数はこれに限定されない。上記配線に加えて、電源電位が与えられる配線、増幅回路２
０９に保持されている電荷の量をリセットするための信号が与えられる配線などが、各フ
ォトセンサに接続されていてもよい。
【００４４】
また、本発明の一態様において、一の配線ＯＵＴは、同列の画素又は同列の副画素が有
する各フォトセンサと接続されており、当該各フォトセンサは、他列の画素さらには他列
の副画素が有する各フォトセンサと接続されている配線ＯＵＴ（他の配線ＯＵＴ）には接
続されておらず、電気的に分離している。また、一の配線ＯＵＴに接続されている複数の
フォトセンサを第１のフォトセンサ群とし、他の配線ＯＵＴに接続されている複数のフォ
トセンサを第２のフォトセンサ群とすると、本発明の一態様では、第１のフォトセンサ群
に接続された配線ＴＸは、第２のフォトセンサ群に接続された配線ＴＸに接続されていて
もよい（図２（Ｂ）参照）。或いは、本発明の一態様では、第１のフォトセンサ群に接続
された配線ＰＲが、第２のフォトセンサ群に接続された配線ＰＲに接続されていてもよい
（図２（Ｂ）参照）。或いは、本発明の一態様では、第１のフォトセンサ群に接続された
配線ＰＡが、第２のフォトセンサ群に接続された配線ＰＡに接続されていてもよい（図２
（Ｂ）では接続されていない）。
【００４５】
本発明の一態様では、上記構成により、配線ＰＲや配線ＴＸや配線ＰＡの抵抗による電
位の降下や信号の遅延を抑制することができる。その結果、フォトダイオード２０７の陽
極に与えられる電位、或いは、トランジスタ２１１のスイッチングを制御する信号の電位
、或いはトランジスタ２１３のスイッチングを制御する信号の電位が、画素部１０１内で
ばらつくことを防ぐことができる。よって、フォトセンサ２０５、２０６から出力される
信号の電位がばらつくことを防ぐことができ、撮像された画像の品質を向上させることが
できる。
【００４６】
なお、図２（Ｂ）では、増幅回路２０９がスイッチング素子として機能するトランジス
タ２１１を一つだけ有するフォトセンサ２０５、２０６の構成を示しているが、増幅回路
２０９はこの構成に限定されない。本発明の一態様では、一のトランジスタが一のスイッ
チング素子として機能する構成を示しているが、複数のトランジスタが一のスイッチング
素子として機能していてもよい。複数のトランジスタが一のスイッチング素子として機能
する場合、当該複数のトランジスタはそれぞれ並列接続でもよいし、直列接続でよいし、
直列接続と並列接続が組み合わされていてもよい。
【００４７】
本明細書において、トランジスタの直列接続とは、例えば、第１のトランジスタの第１
端子と第２端子のいずれか一方のみが、第２のトランジスタの第１端子と第２端子のいず
れか一方のみに接続されている状態をいう。また、トランジスタの並列接続とは、第１の
トランジスタの第１端子が第２のトランジスタの第１端子に接続され、第１のトランジス
タの第２端子が第２のトランジスタの第２端子に接続されている状態をいう。
【００４８】
また、図２（Ｂ）では、トランジスタ２１１、２１３がゲート電極を活性層の片側にの
み有している場合を示している。トランジスタ２１１、２１３が、活性層を間に挟んで存
在する一対のゲート電極を有している場合、一方のゲート電極にはスイッチングを制御す
るための信号が与えられ、他方のゲート電極は、電気的に絶縁しているフローティングの
状態であってもよいし、電位が他から与えられている状態であってもよい。後者の場合、
一対の電極に同じ高さの電位が与えられていてもよいし、他方のゲート電極にのみグラウ
ンドなどの固定電位が与えられていてもよい。他方のゲート電極に与える電位の高さを制
御することでトランジスタ２１１、２１３のしきい値電圧を制御することができる。
【００４９】
次いで、フォトセンサ２０５、２０６の、具体的な構成の一例について説明する。図３
（Ａ）に、フォトセンサ２０５、２０６の一例を回路図で示す。なお、フォトセンサ２０
６は、フォトセンサ２０５と同様の構成及び接続関係を有することから、ここでは、フォ
トセンサ２０５についてのみ説明する。
【００５０】
図３（Ａ）に示すフォトセンサ２０５は、増幅回路２０９が、トランジスタ２１１の他
にトランジスタ２１５とトランジスタ２１７とを有している。トランジスタ２１５は、ト
ランジスタ２１１の第２端子に与えられる電位に従って、その第１端子と第２端子間の電
流値又は抵抗値が定まる。また、トランジスタ２１７は、上記電流値又は抵抗値によって
定まる出力信号の電位を、配線ＯＵＴに供給するためのスイッチング素子として機能する
。
【００５１】
具体的に、図３（Ａ）では、トランジスタ２１１の第２端子がトランジスタ２１５のゲ
ート電極に接続されている。トランジスタ２１５の第１端子は、高電位電源電位（ＶＤＤ
）が与えられている配線ＶＲ（高電位側電源電位線ともいう）に接続されている。トラン
ジスタ２１５の第２端子は、トランジスタ２１７の第１端子に接続されている。トランジ
スタ２１７の第２端子は、配線ＯＵＴに接続されている。トランジスタ２１７のゲート電
極は、配線ＳＥに接続されており、配線ＳＥにはトランジスタ２１７のスイッチングを制
御する信号の電位が与えられる。なお、配線ＳＥは、固体撮像装置１００の選択線１０９
に相当する（図１（Ａ）参照）。
【００５２】
図３（Ａ）では、トランジスタ２１１の第２端子とトランジスタ２１５のゲート電極が
接続されているノードを、ノードＦＤとして示している。ノードＦＤに蓄積される電荷の
量によって、トランジスタ２１５の第１端子と第２端子間の電流値又は抵抗値が定まり、
これに加えて、トランジスタ２１７のスイッチングを制御する信号の電位を与えることで
、トランジスタ２１７の第２端子から出力される出力信号の電位が定まる。ノードＦＤに
おいて電荷をより確実に保持するために、ノードＦＤに保持容量を接続する構成にしても
よい。
【００５３】
図３（Ｂ）は、図２（Ｂ）のフォトセンサ２０５、２０６を上記構成のフォトセンサと
した場合の回路図である。
【００５４】
ｎ行目に配設されたフォトセンサ２０５は、配線ＳＥのうち、配線ＳＥ＿［ｎ］と接続
されている。ｎ＋１行目に配設されたフォトセンサ２０６は、配線ＳＥ＿［ｎ＋１］と接
続されている。なお、配線ＳＥは、各行に対して独立して設けられている。
【００５５】
ｍ列目（ｍは自然数）に配設されたフォトセンサは、配線ＰＲのうち、配線ＰＲ＿［ｍ
］と接続されており、配線ＯＵＴのうち、配線ＯＵＴ＿［ｍ］と接続されており、配線Ｖ
Ｒのうち、配線ＶＲ＿［ｍ］と接続されている。なお、配線ＰＲは、上述したように各列
に対して独立して設けられていることが好ましい。また、配線ＶＲも各列に対して独立し
て設けられていてもよい。また、配線ＯＵＴは、各列に対して独立に設けられている。
【００５６】
ｍ列目に配設されたフォトセンサにおいて、ｎ行目に配設されたフォトセンサ２０５（
ｎ行ｍ列）は、配線ＴＸのうち、配線ＴＸ＿［ｎｍ１］と接続されている。また、ｎ＋１
行目に配設されたフォトセンサ２０６（ｎ＋１行ｍ列）は、配線ＴＸのうち、配線ＴＸ＿
［ｎｍ２］と接続されている。なお、ここでは、配線ＴＸ＿［ｎｍ１］及び配線ＴＸ＿［
ｎｍ２］は、独立して設けられているが、これに限らず、上述したように配線ＴＸ同士を
接続されていてもよい。
【００５７】
また、ｍ列目に配設されたフォトセンサのうち、ｎ行目のフォトセンサ２０５が有する
フォトダイオード２０７の陰極はトランジスタ２１３の第１端子と接続され、ｎ＋１行目
のフォトセンサ２０６が有するフォトダイオード２０７の陰極はトランジスタ２１３の第
２端子と接続される。トランジスタ２１３のゲート電極は配線ＰＡのうち、配線ＰＡ＿［
ｍ］と接続される。なお、配線ＰＡは各列に対して独立に設けられていてもよいし、上述
したように配線ＰＡ同士が接続されていてもよい。
【００５８】
上記構成より、ｍ列の配線ＯＵＴ＿［ｍ］及びｍ列の配線ＶＲ＿［ｍ］に接続されてい
る複数のフォトセンサ２０５は、ｍ列と異なる列の配線ＯＵＴ及びｍ列と異なる列の配線
ＶＲには接続されておらず、ｍ列と異なる列のフォトセンサから電気的に分離している（
図３（Ｂ）参照）。
【００５９】
上記構成により、図２の場合と同様に、配線ＰＲや配線ＴＸや配線ＰＡの抵抗による電
位の降下や信号の遅延を抑制することができる。その結果、フォトダイオード２０７の陽
極に与えられる電位、或いは、トランジスタ２１１のスイッチングを制御する信号の電位
、或いは、トランジスタ２１３のスイッチングを制御する信号の電位が、画素部１０１内
でばらつくことを防ぐことができる。よって、画素部１０１内のフォトセンサから出力さ
れる信号の電位がばらつくことを防ぐことができ、撮像された画像の品質を向上させるこ
とができる。
【００６０】
なお、図３（Ａ）及び図３（Ｂ）において、トランジスタ２１１、２１３以外の、増幅
回路２０９を構成しているトランジスタ２１５、２１７は、その活性層に、酸化物半導体
膜が用いられていてもよい。画素部１０１内全てのトランジスタの活性層に、酸化物半導
体膜を用いることで、プロセスを簡略化することができる。また、トランジスタ２１５、
２１７の活性層に、酸化物半導体以外の、非晶質、微結晶、多結晶、又は単結晶の、シリ
コン、又はゲルマニウムなどの半導体が用いられていてもよい。また、トランジスタ２１
５、２１７の活性層に、例えば、多結晶又は単結晶のシリコンなどのように、酸化物半導
体よりも高い移動度が得られる半導体材料を用いることで、フォトセンサからの画像デー
タの読み出しを高速で行うことができる。
【００６１】
次いで、画素部１０１の駆動方法について説明する。画素部１０１のｍ列目の画素を例
に説明する。配線ＴＸ＿［ｎｍ１］、配線ＴＸ＿［ｎｍ２］、配線ＰＡ＿［ｍ］、配線Ｐ
Ｒ＿［ｍ］、配線ＶＲ＿［ｍ］、及び配線ＯＵＴ＿［ｍ］に与えられる電位のタイミング
チャートの一例を図４に示す。また、画素部１０１の各行ごとの画素について、配線ＳＥ
＿［１］乃至配線ＳＥ＿［ｎ＋１］に与えられる電位のタイミングチャートの一例、及び
ノードＦＤ＿［ｎ］及びノードＦＤ＿［ｎ＋１］の電位についても図４に示す。
【００６２】
なお、本実施の形態に示すタイミングチャートでは、駆動方法を分かりやすく説明する
ため、上記配線には、ハイレベルかローレベルの電位が与えられるものと仮定する。具体
的に、配線ＴＸ＿［ｎｍ１］及び配線ＴＸ＿［ｎｍ２］には、ハイレベルの電位ＨＴＸ＿
［ｎｍ１］及びＨＴＸ＿［ｎｍ２］と、ローレベルの電位ＬＴＸ＿［ｎｍ１］及びＬＴＸ
＿［ｎｍ２］が与えられるものとし、配線ＳＥ＿［１］乃至配線ＳＥ＿［ｎ＋１］には、
ハイレベルの電位ＨＳＥ＿［１］乃至ＨＳＥ＿［ｎ＋１］と、ローレベルの電位ＬＳＥ＿
［１］及びＬＳＥ＿［ｎ＋１］が与えられるものとし、配線ＰＡ＿［ｍ］には、ハイレベ
ルの電位ＨＰＡ＿［ｍ］と、ローレベルの電位ＬＰＡ＿［ｍ］が与えられるものとし、配
線ＰＲ＿［ｍ］には、ハイレベルの電位ＨＰＲ＿［ｍ］と、ローレベルの電位ＬＰＲ＿［
ｍ］が与えられるものとし、配線ＯＵＴ＿［ｍ］には、ハイレベルの電位ＨＯＵＴ＿［ｍ
］と、ローレベルの電位ＬＯＵＴ＿［ｍ］が与えられるものとする。なお、配線ＶＲ＿［
ｍ］は、ＶＤＤが与えられているものとするため、図４には示していない。
【００６３】
図４は、ｎ行目のフォトセンサ２０５のフォトダイオード２０７と、ｎ＋１行目のフォ
トセンサ２０６のフォトダイオード２０７とが導通していない、つまり、トランジスタ２
１３がオフ状態である場合の駆動方法についてのタイミングチャートである。この駆動方
法において、配線ＰＡ＿［ｍ］は常に電位ＬＰＡ＿［ｍ］である。
【００６４】
まず、時刻Ｔ１において、配線ＰＲ＿［ｍ］の電位を、電位ＬＰＲ＿［ｍ］から電位Ｈ
ＰＲ＿［ｍ］に変化させる。また、時刻Ｔ１において、配線ＴＸ＿［ｎｍ１］及び配線Ｔ
Ｘ＿［ｎｍ２］の電位を、電位ＬＴＸ＿［ｎｍ１］から電位ＨＴＸ＿［ｎｍ１］及び電位
ＬＴＸ＿［ｎｍ２］から電位ＨＴＸ＿［ｎｍ２］に変化させる。配線ＴＸ＿［ｎｍ１］及
び配線ＴＸ＿［ｎｍ２］の電位が電位ＨＴＸ＿［ｎｍ１］及び電位ＨＴＸ＿［ｎｍ２］に
なると、トランジスタ２１１はオン状態になる。また、時刻Ｔ１において、配線ＳＥ＿［
１］乃至配線ＳＥ＿［ｎ＋１］には電位ＬＳＥ＿［１］乃至電位ＬＳＥ＿［ｎ＋１］が与
えられている。
【００６５】
次いで、時刻Ｔ２において、配線ＰＲ＿［ｍ］の電位を、電位ＨＰＲ＿［ｍ］から電位
ＬＰＲ＿［ｍ］に変化させる。また、時刻Ｔ２において、配線ＴＸ＿［ｎｍ１］及び配線
ＴＸ＿［ｎｍ２］の電位は、電位ＨＴＸ＿［ｎｍ１］及び電位ＨＴＸ＿［ｎｍ２］のまま
であり、配線ＳＥ＿［１］乃至配線ＳＥ＿［ｎ＋１］の電位も電位ＬＳＥ＿［１］乃至電
位ＬＳＥ＿［ｎ＋１］のままである。よって、ノードＦＤ＿［ｎ］及びノードＦＤ＿［ｎ
＋１］には、電位ＨＰＲ＿［ｍ］が与えられるため、ノードＦＤ＿［ｎ］及びノードＦＤ
＿［ｎ＋１］に保持されている電荷の量はリセットされる。そこで、時刻Ｔ１から時刻Ｔ
２までの期間をリセット期間３００と呼ぶことにし、リセット期間３００での動作をリセ
ット動作と呼ぶことにする。
【００６６】
なお、ここでは明瞭化のために時刻Ｔ１において、配線ＰＲ＿［ｍ］の電位、配線ＴＸ
＿［ｎｍ１］及び配線ＴＸ＿［ｎｍ２］の電位を変化させたが、配線ＰＲ＿［ｍ］の電位
を変化させる前に、配線ＴＸ＿［ｎｍ１］及び配線ＴＸ＿［ｎｍ２］の電位を変化させて
もよい。配線ＰＲ＿［ｍ］の電位を変化させる前に、トランジスタ２１１をオン状態にし
ておくことで、ノードＦＤ＿［ｎ］及びノードＦＤ＿［ｎ＋１］を十分にリセットさせる
ことができる。
【００６７】
なお、図４には図示していないが、ノードＦＤ＿［ｎ］及びノードＦＤ＿［ｎ＋１］に
限らず、ｍ列目の画素すべてのフォトセンサのノードＦＤ（例えばノードＦＤ＿［１］、
ノードＦＤ＿［２］など）に保持されている電荷の量はリセットされる。
【００６８】
次いで、時刻Ｔ２において、配線ＰＲ＿［ｍ］の電位が電位ＬＰＲ＿［ｍ］になると、
フォトダイオード２０７に逆方向バイアスの電圧が印加されることになる。そして、フォ
トダイオード２０７に逆方向バイアスの電圧が印加された状態で、フォトダイオード２０
７に光が入射すると、フォトダイオード２０７の陰極から陽極に向かって電流が流れる。
電流値は光の強度に従って変化する。すなわち、フォトダイオード２０７に入射する光の
強度が高いほど上記電流値は高くなり、ノードＦＤ＿［ｎ］及びノードＦＤ＿［ｎ＋１］
からの電荷の流出も大きくなる。逆に、フォトダイオード２０７に入射する光の強度が低
いほど上記電流値は低くなり、ノードＦＤ＿［ｎ］及びノードＦＤ＿［ｎ＋１］からの電
荷の流出も小さくなる。よって、ノードＦＤ＿［ｎ］及びノードＦＤ＿［ｎ＋１］の電位
は、光の強度が高いほど変化が大きく、光の強度が低いほど変化が小さい。
【００６９】
次いで、時刻Ｔ３において、配線ＴＸ＿［ｎｍ１］及び配線ＴＸ＿［ｎｍ２］の電位を
、電位ＨＴＸ＿［ｎｍ１］及び電位ＨＴＸ＿［ｎｍ２］から電位ＬＴＸ＿［ｎｍ１］及び
電位ＬＴＸ＿［ｎｍ２］に変化させると、トランジスタ２１１はオフ状態になる。よって
、ノードＦＤ＿［ｎ］及びノードＦＤ＿［ｎ＋１］からフォトダイオード２０７への電荷
の移動が止まるため、ノードＦＤ＿［ｎ］及びノードＦＤ＿［ｎ＋１］の電位が定まる。
そこで、時刻Ｔ２から時刻Ｔ３までの期間を露光期間３０１と呼ぶことにし、露光期間３
０１での動作を蓄積動作と呼ぶことにする。
【００７０】
次いで、時刻Ｔ４において、１行目の画素のフォトセンサ２０５に接続されている配線
ＳＥ＿［１］の電位を、電位ＬＳＥ＿［１］から電位ＨＳＥ＿［１］に変化させると、１
行目の画素のフォトセンサ２０５が有するトランジスタ２１７がオン状態になる。すると
、１行目のフォトセンサ２０５のノードＦＤ＿［１］（図示せず）の電位に応じて配線Ｖ
Ｒ＿［ｍ］から配線ＯＵＴ＿［ｍ］へと電荷が移動する。
【００７１】
次いで、時刻Ｔ５において、配線ＳＥ＿［１］の電位を、電位ＨＳＥ＿［１］から電位
ＬＳＥ＿［１］に変化させると、配線ＶＲ＿［ｍ］から１行目の画素の配線ＯＵＴ＿［ｍ
］への電荷の移動が停止し、１行目の画素の配線ＯＵＴ＿［ｍ］の電位が決定する。この
１行目の画素の配線ＯＵＴ＿［ｍ］の電位が、１行ｍ列の画素が有するフォトセンサ２０
５の出力信号の電位に相当する。そして、出力信号の電位には、撮像された被写体の１行
ｍ列の画素に対応する画像データが含まれている。そこで、時刻Ｔ４から時刻Ｔ５までの
期間を読み出し期間３０２と呼ぶことし、読み出し期間３０２での動作を読み出し動作と
呼ぶことにする。また、配線ＳＥ＿［１］の読み出し動作を行うタイミングは適宜決める
ことができる。
【００７２】
時刻Ｔ５以降、配線ＳＥ＿［２］乃至配線ＳＥ＿［ｎ＋１］についても順次読み出し動
作を行うことで、図４に示したように順次配線ＯＵＴ＿［ｍ］の電位が決定する。この順
次決定した配線ＯＵＴ＿［ｍ］の電位が、ｍ列目の画素が有するフォトセンサ２０５の出
力信号の電位に相当する。そして、当該出力信号の電位には、撮像された被写体のｍ列目
の画素に対応する画像データが含まれている。
【００７３】
上記一連の動作は、リセット動作、蓄積動作、読み出し動作を有する。すなわち、全て
の列の画素についても、リセット動作、蓄積動作、読み出し動作を行うことで、撮像され
た被写体の画像データを取得することができる。
【００７４】
また、グローバルシャッタ方式では、リセット動作及び蓄積動作を全画素で一斉に行う
ため、全ての列の画素の配線ＴＸにおいて、一斉に配線ＴＸ＿［ｎｍ１］及び配線ＴＸ＿
［ｎｍ２］と同様の電位変化を行う。
【００７５】
蓄積動作が終了してから読み出し動作が開始されるまでの期間は、各行の画素のノード
ＦＤに電荷が保持されるため、当該期間を電荷保持期間と呼ぶことにする。グローバルシ
ャッタ方式では、リセット動作と蓄積動作を全画素で一斉に行うため、露光期間が終了す
るタイミングは全画素で同じとなるが、各行の画素について順次読み出し動作を行うため
、電荷保持期間が各行の画素によって異なる。例えば、１行目の画素の電荷保持期間は、
時刻Ｔ３からＴ４までであり、２行目の画素の電荷保持期間は、時刻Ｔ３から時刻Ｔ５ま
での期間である。読み出し動作は各行毎に行うため、読み出し期間が開始されるタイミン
グは各行毎に異なる。よって、最終行の画素のフォトセンサにおける電荷保持期間は最長
となる。
【００７６】
階調数が画一的な画像を撮像すると、理想的には全ての画素のフォトセンサにおいて同
じ高さの電位を有する出力信号が得られる。しかし、電荷保持期間の長さが画素の行毎に
異なる場合、各行の画素のノードＦＤに蓄積されている電荷が時間の経過と共にリークし
てしまうと、フォトセンサの出力信号の電位が行毎に異なってしまい、行毎にその階調数
が変化した画像データが得られてしまう。
【００７７】
しかし、本発明の一態様では、オフ電流密度が著しく低いトランジスタ２１１を、フォ
トセンサ２０５において蓄積された電荷、具体的にはノードＦＤに蓄積された電荷を保持
するためのスイッチング素子として用いることができる。この場合、グローバルシャッタ
方式を用いて撮像を行っても、電荷保持期間が異なることに起因する画像データの階調の
変化を小さく抑え、撮像された画像の品質を向上させることができる。
【００７８】
なお、図４に示したタイミングチャートに沿った駆動方法は、汎用されるグローバルシ
ャッタ方式であることから当該駆動方法を通常ＧＳ駆動方法と呼ぶことにする。
【００７９】
さらに、図２及び図３に示した回路構成を用いて、通常ＧＳ駆動方法を行う場合、ｎ行
目の画像データと、ｎ＋１行目の画像データが混合する可能性があるが、トランジスタ２
１３はオフ電流密度が著しく低いため、当該画像データが混合することを抑制できる。
【００８０】
また、通常ＧＳ駆動方法で撮像する際、外光の照度が低く各画素のフォトダイオードに
入射する光の強度が低い場合、蓄積動作でのノードＦＤからの電荷の流出が小さく、ノー
ドＦＤの電位の変化が小さいものとなる。露光期間を長くすることで当該変化を大きくで
きるが、露光期間を長くすることは、その分、歪んだ被写体の画像データを取得するなど
、撮像した画像の品質を劣化させる可能性がある。
【００８１】
図２及び図３に示した画素構成を用いることで、上記可能性を抑える駆動方法を実施す
ることができる。そこで、本発明の一態様に係り、通常ＧＳ駆動方法とは異なる駆動方法
について説明する。
【００８２】
具体的には、図２及び図３に示したトランジスタ２１５をオン状態にし、ｎ行目の画素
が有するフォトセンサとｎ＋１行目の画素が有するフォトセンサを導通させることで、フ
ォトダイオードにおいて入射する光の領域を拡大し、露光期間を長くすることなく、ノー
ドＦＤ（詳細にはノードＦＤ＿［ｎ］）の電位の変化を大きくする駆動方法である。
【００８３】
ｎ行目の画素が有するフォトセンサとｎ＋１行目の画素が有するフォトセンサを導通さ
せるため、取得される被写体の画像データの解像度は、導通させてない場合に比べて低く
なる。しかし、外光の照度が低い環境下では、露光期間を長くして撮像するよりも、解像
度を低くしても露光期間を長くせずに撮像する方が、撮像した画像は高品質なものである
ため、以下説明する駆動方法は好ましい。なお、以下説明する駆動方法を、通常ＧＳ駆動
方法と区別するため、入射領域拡大ＧＳ駆動方法と呼ぶことにする。
【００８４】
本発明の一態様に係る入射領域拡大ＧＳ駆動方法は、通常ＧＳ駆動方法と同様に、画素
部１０１のｍ列の画素群を例にして説明する。入射領域拡大ＧＳ駆動方法について、配線
ＴＸ＿［ｎｍ１］、配線ＴＸ＿［ｎｍ２］、配線ＳＥ＿［１］乃至配線ＳＥ＿［ｎ＋１］
、配線ＰＡ＿［ｍ］、配線ＰＲ＿［ｍ］、配線ＶＲ＿［ｍ］、及び配線ＯＵＴ＿［ｍ］に
与えられる電位のタイミングチャートの一例を図５に示す。また、ノードＦＤ＿［ｎ］及
びノードＦＤ＿［ｎ＋１］の電位についても図５に示す。
【００８５】
入射領域拡大ＧＳ駆動方法は、配線ＴＸ＿［ｎｍ２］及び配線ＰＡ＿［ｍ］に与えられ
る電位、並びにノードＦＤ＿［ｎ］及び配線ＯＵＴ＿［ｍ］の電位が、図４に示したタイ
ミングチャートに沿った駆動方法と異なる。そこで、通常ＧＳ駆動方法の説明を参照して
入射領域拡大ＧＳ駆動方法を説明する。
【００８６】
入射領域拡大ＧＳ駆動方法において、ｎ行目の画素が有するフォトセンサとｎ＋１行目
の画素が有するフォトセンサを導通するため、配線ＴＸ＿［ｎｍ２］に与えられる電位は
、常に電位ＬＴＸ＿［ｎｍ２］とする。従って、ノードＦＤ＿［ｎ＋１］は常にローレベ
ルの電位となる。
【００８７】
まず、リセット期間３００について説明する。時刻Ｔ１において、配線ＰＲ＿［ｍ］の
電位を、電位ＬＰＲ＿［ｍ］から電位ＨＰＲ＿［ｍ］に変化させる。また、ｎ行目の画素
が有するフォトセンサにおける配線ＴＸ＿［ｎｍ１］のみ、電位ＬＴＸ＿［ｎｍ１］から
電位ＨＴＸ＿［ｎｍ１］に変化させる。従って、ｎ行目の画素が有するフォトセンサにお
けるトランジスタ２１１のみオン状態になる。また、時刻Ｔ１において、配線ＳＥ＿［１
］乃至配線ＳＥ＿［ｎ＋１］には電位ＬＳＥ＿［１］乃至電位ＬＳＥ＿［ｎ＋１］が与え
られている。
【００８８】
次いで、時刻Ｔ２において、配線ＰＲ＿［ｍ］の電位を、電位ＨＰＲ＿［ｍ］から電位
ＬＰＲ＿［ｍ］に変化させる。また、時刻Ｔ２において、配線ＴＸ＿［ｎｍ１］電位は、
電位ＨＴＸ＿［ｎｍ１］のままであり、配線ＳＥ＿［１］乃至配線ＳＥ＿［ｎ＋１］の電
位も電位ＬＳＥ＿［１］乃至電位ＬＳＥ＿［ｎ＋１］のままである。よって、ノードＦＤ
＿［ｎ］には、電位ＨＰＲ＿［ｍ］が与えられるため、ノードＦＤ＿［ｎ］に保持されて
いる電荷の量はリセットされる。
【００８９】
なお、ここでは明瞭化のために時刻Ｔ１において、配線ＰＲ＿［ｍ］の電位、配線ＴＸ
＿［ｎｍ１］の電位を変化させたが、配線ＰＲ＿［ｍ］の電位を変化させる前に、配線Ｔ
Ｘ＿［ｎｍ１］の電位を変化させてもよい。配線ＰＲ＿［ｍ］の電位を変化させる前に、
トランジスタ２１１をオン状態にしておくことで、ノードＦＤ＿［ｎ］を十分にリセット
することができる。
【００９０】
なお、図５には図示していないが、ノードＦＤ＿［ｎ］に限らず、ｍ列目の奇数行の画
素におけるフォトセンサのノードＦＤ（例えばノードＦＤ＿［１］、ノードＦＤ＿［３］
など）に保持されている電荷の量はリセットされる。
【００９１】
次いで、露光期間３０１について説明する。時刻Ｔ２において、配線ＰＲ＿［ｍ］の電
位を電位ＬＰＲ＿［ｍ］に変化させる。また、時刻Ｔ２において、配線ＰＲ＿［ｍ］の電
位を変化させた後、配線ＰＡ＿［ｍ］の電位を電位ＬＰＡ＿［ｍ］から電位ＨＰＡ＿［ｍ
］に変化させる。これにより、トランジスタ２１３はオン状態になり、ｎ行目の画素が有
するフォトセンサとｎ＋１行目の画素が有するフォトセンサが導通する。従って、ｎ行目
の画素が有するフォトダイオード２０７とｎ＋１行目の画素が有するフォトダイオード２
０７は並列に接続される。並列に接続されることでフォトダイオードの光が入射する領域
を拡大することと同じ効果が得られることになり、リセットされたノードＦＤ＿［ｎ］か
ら一定期間内に流出する電荷の量は増大する。
【００９２】
時刻Ｔ３において、配線ＴＸ＿［ｎｍ１］の電位を、電位ＨＴＸ＿［ｎｍ１］から電位
ＬＴＸ＿［ｎｍ１］に変化させると、トランジスタ２１１はオフ状態になる。よって、ノ
ードＦＤ＿［ｎ］からフォトダイオード２０７への電荷の移動が止まるため、ノードＦＤ
＿［ｎ］の電位が定まる。これにより、並列接続されることでフォトダイオードの光が入
射する領域を拡大することと同じ効果が得られることになり、リセットされたノードＦＤ
＿［ｎ］から一定期間内に流出する電荷の量は増大する。よって、入射領域拡大ＧＳ駆動
方法は、露光期間３０１を長くすることなく、リセットされたノードＦＤ＿［ｎ］から電
荷が流出する量が増大させることができ、ノードＦＤ＿［ｎ］の電位の変化量を大きくす
ることができる。
【００９３】
次いで、読み出し期間３０２について説明する。時刻Ｔ４以降は、図４に示したタイミ
ングチャートと同様に図５に示したタイミングチャートに従って行えばよい。配線ＳＥ＿
［１］乃至配線ＳＥ＿［ｎ＋１］について順次読み出し期間３０２に相当する動作を行う
ことで、図５に示したように順次、配線ＯＵＴ＿［ｍ］の電位が決定する。この順次決定
した配線ＯＵＴ＿［ｍ］の電位が、ｍ列目の画素が有するフォトセンサ２０５の出力信号
の電位に相当する。そして、当該出力信号の電位には、撮像された被写体のｍ列目の画素
に対応する画像データが含まれている。
【００９４】
なお、ｎ行目の画素においては、通常ＧＳ駆動方法と同様にｎ行目の画素の配線ＯＵＴ
＿［ｍ］の電位が決定され、当該電位にはｎ行ｍ列の画素に対応する画像データが含まれ
ている。また、ｎ＋１行目の画素において、配線ＴＸ＿［ｎｍ２］は常に電位ＬＴＸ＿［
ｎｍ２］であることから、配線ＳＥ＿［ｎ＋１］が電位ＨＳＥ＿［ｎ＋１］に変化しても
、ｎ＋１行目の画素の配線ＯＵＴ＿［ｍ］の電位は変化しない。つまり、出力信号の電位
が出力されない。
【００９５】
しかし、図５に示すタイミングチャートによると、配線ＳＥ＿［１］乃至配線ＳＥ＿［
ｎ＋１］は、順次読み出し期間３０２に相当する動作を行うため、ｎ＋１行目の画素の配
線ＯＵＴ＿［ｍ］の電位が微小に変化する可能性がある。つまり、ｎ行目の出力信号の電
位に対して低い出力信号の電位がｎ＋１行目から出力される可能性があるが、その場合は
ｎ行目の画素においての出力信号の電位に相当する画像データは除けばよい。例えば、固
体撮像装置１００のデータ処理回路１０７（図１（Ａ）参照）に当該画像データを除くた
めの回路を設ければよい。また、配線ＳＥ＿［１］の読み出し動作を行うタイミングは適
宜決めることができる。
【００９６】
また、全ての列の画素についても、リセット動作、蓄積動作、読み出し動作を行うこと
で、撮像された被写体の画像データを取得することができる。
【００９７】
また、入射領域拡大ＧＳ駆動方法は、通常ＧＳ駆動方法と同様にグローバルシャッタ方
式を用いていることから、電荷保持期間は各行毎に異なり、最終行の画素のフォトセンサ
における電荷保持期間は最長となる。また、階調数が画一的な画像を撮像すると、理想的
には全ての画素のフォトセンサにおいて同じ高さの電位を有する出力信号が得られるが、
入射領域拡大ＧＳ駆動方法においても、ノードＦＤに蓄積されている電荷が時間の経過と
共にリークしてしまうと、フォトセンサの出力信号の電位が行毎に異なってしまい、行毎
にその階調数が変化した画像データが得られてしまう。
【００９８】
そこで、オフ電流密度が著しく低いトランジスタ２１１を、フォトセンサ２０５におい
て蓄積された電荷、具体的にはノードＦＤに蓄積された電荷を保持するためのスイッチン
グ素子として用いることで、電荷保持期間が異なることに起因する画像データの階調の変
化を小さく抑え、撮像された画像の品質を向上させることができる。
【００９９】
上記より、本発明の一態様に係る固体撮像装置１００は、通常ＧＳ駆動方法及び入射領
域拡大ＧＳ駆動方法を併用することができるものである。例えば、外光の照度が高い時は
、通常ＧＳ駆動方法を用いて、撮像後、取得した画像データを一旦、データ処理回路１０
７で当該画像データに黒のデータが多い状態（撮像した環境が暗い状態）か否か判定し、
当該画像データに黒のデータが多い状態（撮像した環境が暗い状態）であれば、入射領域
拡大ＧＳ駆動方法に切り替えることできる。なお、当該切り替えは、データ処理回路１０
７により自動に行われる構成としてもよく、使用者が行う構成としてもよい。
【０１００】
本発明の一態様に係る固体撮像装置１００は、図２及び図３に示す回路構成を有し、露
光期間を調整することや、通常ＧＳ駆動方法及び入射領域拡大ＧＳ駆動方法を併用するこ
とができ、ダイナミックレンジが向上した固体撮像装置である。
【０１０１】
また、図２及び図３では、同列の画素群において、一の行の画素が有するフォトダイオ
ードと次の行の画素が有するフォトダイオードがトランジスタ（スイッチング素子）で接
続されている形態であるが、本発明の一態様に係る固体撮像装置１００は、接続するフォ
トダイオードの数を適宜決めることができる。例えば、同列の画素群において、３行分の
フォトダイオードを接続する形態でもよく、４行分のフォトダイオードを接続する形態で
もよい。
【０１０２】
そして、本発明の一態様に係る固体撮像装置１００は、通常ＧＳ駆動方法及び入射領域
拡大ＧＳ駆動方法を併用することができるため、画素部１０１の一部領域のみ入射領域拡
大ＧＳ駆動方法で動作させ、他の領域は通常ＧＳ駆動方法で動作させてもよい。
【０１０３】
また、本発明の一態様に係る固体撮像装置１００は、画素部１０１にマトリクス状に設
けられた複数の画素において、カラーフィルタが設けられているものとしているが、当該
カラーフィルタの配置及び形状は、特に限定されない。例えば、図６（Ａ）のように長方
形であってもよく、図６（Ｂ）のように菱形であってもよい。なお、当該複数の画素を構
成する配線及び各画素内のフォトセンサを構成する配線の配置及び形状は、カラーフィル
タの配置及び形状に合わせて適宜変形すればよい。
【０１０４】
本発明の一態様に係る固体撮像装置１００は、外光を利用して撮像を行うこともできる
が、外光ではなく、少なくとも赤、青及び緑の単色光を順次点灯させることでカラーの画
像データを取得するようにしてもよい。単色光を順次点灯させることで、複数の色にそれ
ぞれ対応する画像データを取得し、それら複数の画像データを用いた加法混色により、カ
ラーの画像データを取得することができる。
【０１０５】
また、上記単色光を順次点灯させることで、各画素にカラーフィルタを設ける必要がな
くなり、単色光の利用効率を高めることで固体撮像装置の消費電力を低減することができ
る。また、１つの画素で複数の色に対応する画像データの取得、或いは階調の表示を行う
ことができるため、高精細な画像データの取得することができる。
【０１０６】
なお、本発明の一態様に係る固体撮像装置１００は、フォトセンサが有するフォトダイ
オードに光が入射されることで、当該光に対応した出力信号を出力することであるから、
可視光に限らず、様々な波長の光（赤外線、紫外線、及びＸ線など）を利用して固体撮像
装置１００を動作させることができる。例えば、蛍光体などＸ線を可視光に変換できる層
を設けることで、Ｘ線を利用した固体撮像装置を実施することができる。
【０１０７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
【０１０８】
（実施の形態２）
本実施の形態では、固体撮像装置１００について、ローリングシャッタ方式を用いる場
合について説明する。
【０１０９】
ローリングシャッタ方式は、実施の形態１で説明したグローバルシャッタ方式と異なり
、配線ＰＲに与える電位を各行毎に順次変化させるため、配線ＰＲは各行毎に独立して設
けられる。図７に画素部１０１における回路図の一例を示す。図７は、ｎ行目及びｎ＋１
行目の画素について図示している。
【０１１０】
また、ローリングシャッタ方式を用いる場合は、配線ＰＲに与える電位を各行毎に順次
変化させるため、図１（Ａ）に示した固体撮像装置１００の構成例に加えて水平方向リセ
ット回路を設ける。当該水平方向リセット回路は、各行の配線ＰＲと接続されており、水
平方向選択回路１０３、データ出力回路１０５及びデータ処理回路１０７と同様に少なく
とも論理回路部と、スイッチ部又はバッファ部と、を有する。また、当該水平方向リセッ
ト回路は、画素部１０１を形成する基板に形成してもよいし、当該水平方向リセット回路
の一部又は全部をＩＣ等の半導体装置で実装してもよい。
【０１１１】
なお、ローリングシャッタ方式を用いる場合、実施の形態１で記載した電荷保持期間は
ないため、図７示した回路図において、増幅回路２０９の構成は、フォトダイオード２０
７において生じる電流を増幅できるのであればよいため、トランジスタ２１１を設けない
構成であってもよい。トランジスタ２１１を設けない構成とすることで、フォトセンサ及
び画素を微細化することができ、固体撮像装置の微細化及び作製コストを低減することが
できる。
【０１１２】
図８は、図７のフォトセンサ２０５、２０６を図３（Ａ）に示したフォトセンサ２０５
とした場合の回路図である。なお、図８は、ｍ列目の画素におけるｎ行及びｎ＋１行を図
示している。
【０１１３】
上述したように、配線ＰＲは、各行に対して独立に設けられるため、ｎ行目に配設され
たフォトセンサ２０５のフォトダイオード２０７の陽極は、配線ＰＲのうち、配線ＰＲ＿
［ｎ］と接続されている。ｎ＋１行目に配設されたフォトセンサ２０６のフォトダイオー
ド２０７の陽極は、配線ＰＲのうち、配線ＰＲ＿［ｎ＋１］と接続されている。このよう
にローリングシャッタ方式を用いる場合は、図３（Ｂ）における配線ＰＲ＿［ｍ］が配線
ＰＲ＿［ｎ］及び配線ＰＲ＿［ｎ＋１］に置き換わる。
【０１１４】
次いで、ローリングシャッタ方式を用いる場合の画素部１０１の駆動方法について説明
する。画素部１０１のｍ列目の画素について、配線ＴＸ＿［ｎｍ１］、配線ＴＸ＿［ｎｍ
２］、配線ＰＡ＿［ｍ］、配線ＶＲ＿［ｍ］、及び配線ＯＵＴ＿［ｍ］に与えられる電位
のタイミングチャートの一例を図９に示す。また、画素部１０１の各行ごとの画素につい
て、配線ＳＥ＿［１］乃至配線ＳＥ＿［ｎ＋１］及び配線ＰＲ＿［１］乃至配線ＰＲ＿［
ｎ＋１］に与えられる電位のタイミングチャートの一例も図９に示す。さらに、ノードＦ
Ｄ＿［ｎ］及びノードＦＤ＿［ｎ＋１］の電位についても図９に示す。
【０１１５】
なお、本実施の形態に示すタイミングチャートでは、実施の形態１と同様に上記配線に
は、ハイレベルかローレベルの電位が与えられるものと仮定する。本実施の形態では、実
施の形態１に比べて、配線ＰＲ＿［１］乃至配線ＰＲ＿［ｎ＋１］には、ハイレベルの電
位ＨＰＲ＿［１］乃至電位ＨＰＲ＿［ｎ＋１］と、ローレベルの電位ＬＰＲ＿［１］乃至
電位ＬＰＲ＿［ｎ＋１］が与えられるものとする。他の配線に与えられる電位については
、実施の形態１と同様とする。また、ＶＲ＿［ｍ］は、ＶＤＤが与えられているものとす
るため、図９には示していない。
【０１１６】
図９は、ｎ行目のフォトセンサ２０５のフォトダイオード２０７と、ｎ＋１行目のフォ
トセンサ２０６のフォトダイオード２０７とが導通していない、つまり、トランジスタ２
１３がオフ状態である場合の駆動方法についてのタイミングチャートである。この駆動方
法において、配線ＰＡ＿［ｍ］は常に電位ＬＰＡ＿［ｍ］である。また、ローリングシャ
ッタ方式であることから、配線ＴＸ＿［ｎｍ１］及び配線ＴＸ＿［ｎｍ２］は、常に電位
ＨＴＸ＿［ｎｍ１］及び電位ＨＴＸ＿［ｎｍ２］である。従って、ｎ行目の画素が有する
フォトセンサ２０５のトランジスタ２１１と、ｎ＋１行目の画素が有するフォトセンサ２
０６のトランジスタ２１１は常にオン状態である。
【０１１７】
まず、時刻Ｔ１において、配線ＰＲ＿［１］の電位を、電位ＬＰＲ＿［１］から電位Ｈ
ＰＲ＿［１］に変化させる。また、時刻Ｔ１において、他の配線には全てローレベルの電
位が与えられている。
【０１１８】
次いで、時刻Ｔ２において、配線ＰＲ＿［１］の電位を、電位ＨＰＲ＿［１］に変化さ
せる。この時刻Ｔ１から時刻Ｔ２の期間は、実施の形態１で説明したリセット期間３００
に相当する。ただし、ローリングシャッタ方式を用いるため、実施の形態１に示したグロ
ーバルシャッタ方式とは異なり、リセット期間３００で行われるリセット動作を各行毎順
次行う。従って、時刻Ｔ２では、配線ＰＲ＿［２］の電位を、電位ＬＰＲ＿［２］から電
位ＨＰＲ＿［２］に変化させ、時刻Ｔ３で、配線ＰＲ＿［２］の電位を、電位ＨＰＲ＿［
２］から電位ＬＰＲ＿［２］に変化させ、２行目のフォトセンサについてリセット動作を
行う。なお、時刻Ｔ２及び時刻Ｔ３において、他の配線には全てローレベルの電位が与え
られている。
【０１１９】
順次リセット動作を行うと、ｎ行目のフォトセンサ２０５及びｎ＋１行のフォトセンサ
２０６のリセット動作のタイミングは図９のようになる。
【０１２０】
ここで、時刻Ｔ２において、配線ＰＲ＿［１］の電位が電位ＬＰＲ＿［１］になると、
１行目のフォトダイオード２０７に逆方向バイアスの電圧が印加されることになる。実施
の形態１で説明したようにフォトダイオード２０７に光が入射すると、フォトダイオード
２０７の陰極から陽極に向かって電流が流れる。当該電流によって、１行目のフォトセン
サ２０５のノードＦＤ＿［１］（図示せず）の電位が決定する。なお、実施の形態１に記
載したように、ノードＦＤ＿［１］の電位は照射される光の強度が高いほど変化が大きく
、光の強度が低いほど変化が小さい。
【０１２１】
次いで、時刻Ｔ４において、１行目の画素のフォトセンサ２０５に接続されている配線
ＳＥ＿［１］の電位を、電位ＬＳＥ＿［１］から電位ＨＳＥ＿［１］に変化させると、１
行目の画素のフォトセンサ２０５が有するトランジスタ２１７がオン状態になる。すると
、ノードＦＤ＿［１］の電位に応じて配線ＶＲ＿［ｍ］から配線ＯＵＴ＿［ｍ］へと電荷
が移動する。
【０１２２】
配線ＴＸ＿［ｎｍ１］及び配線ＴＸ＿［ｎｍ２］が、常に電位ＨＴＸ＿［ｎｍ１］及び
電位ＨＴＸ＿［ｎｍ２］であることから、配線ＳＥ＿［１］の電位を、電位ＬＳＥ＿［１
］から電位ＨＳＥ＿［１］に変化させることで、ノードＦＤ＿［１］の電位は定まる。よ
って、１行目のフォトセンサ２０５の露光期間３０１は時刻Ｔ２から時刻Ｔ４までの期間
となり、露光期間３０１での動作を蓄積動作とする。
【０１２３】
次いで、時刻Ｔ５において、配線ＳＥ＿［１］の電位を、電位ＨＳＥ＿［１］から電位
ＬＳＥ＿［１］に変化させると、配線ＶＲ＿［ｍ］から１行目の画素の配線ＯＵＴ＿［ｍ
］への電荷の移動が停止し、１行目の画素の配線ＯＵＴ＿［ｍ］の電位が決定する。この
１行目の画素の配線ＯＵＴ＿［ｍ］の電位が、１行ｍ列の画素が有するフォトセンサ２０
５の出力信号の電位に相当する。そして、出力信号の電位には、撮像された被写体の１行
ｍ列の画素に対応する画像データが含まれている。そこで、１行目のフォトセンサ２０５
の読み出し期間３０２は時刻Ｔ４から時刻Ｔ５までの期間となり、読み出し期間３０２で
の動作を読み出し動作とする。また、配線ＳＥ＿［１］の読み出し動作を行うタイミング
は適宜決めることができる。
【０１２４】
時刻Ｔ５以降、配線ＳＥ＿［２］乃至配線ＳＥ＿［ｎ＋１］についても順次、読み出し
動作を行うことで、図９に示したように順次、配線ＯＵＴ＿［ｍ］の電位が決定する。こ
の順次決定した配線ＯＵＴ＿［ｍ］の電位が、ｍ列目の画素が有するフォトセンサ２０５
の出力信号の電位に相当する。そして、当該出力信号の電位には、撮像された被写体のｍ
列目の画素に対応する画像データが含まれている。
【０１２５】
時刻Ｔ１以降、配線ＰＲ＿［２］乃至配線ＰＲ＿［ｎ＋１］について順次リセット動作
を行い、時刻Ｔ５以降、配線ＳＥ＿［２］乃至配線ＳＥ＿［ｎ＋１］についても順次読み
出し動作を行うことから、通常ＲＳ駆動方法において、ｎ＋１行目のフォトセンサ２０６
の露光期間３０１は、ＰＲ＿［ｎ＋１］の電位が電位ＨＰＲ＿［ｎ＋１］から電位ＬＰＲ
＿［ｎ＋１］に変化した時刻から配線ＳＥ＿［ｎ＋１］の電位が電位ＬＳＥ＿［ｎ＋１］
から電位ＨＳＥ＿［ｎ＋１］に変化した時刻までの期間となる。
【０１２６】
また、配線ＴＸ＿［ｎｍ１］及び配線ＴＸ＿［ｎｍ２］が、常に電位ＨＴＸ＿［ｎｍ１
］及び電位ＨＴＸ＿［ｎｍ２］であることから、ノードＦＤ＿［ｎ］及びノードＦＤ＿［
ｎ＋１］の電位は、ｎ行目のフォトセンサ２０５及びｎ＋１行目のフォトセンサ２０６の
リセット動作が再度行われるまで減少することになる。
【０１２７】
全ての列の画素についても、リセット動作、蓄積動作、読み出し動作を行うことで、撮
像された被写体の画像データを取得することができる。
【０１２８】
なお、図９に示したタイミングチャートに沿った駆動方法は、汎用されるローリングシ
ャッタ方式であることから、当該駆動方法を通常ＲＳ駆動方法と呼ぶことにする。
【０１２９】
図７及び図８に示した回路構成を用いて、通常ＲＳ駆動方法を行う場合、ｎ行目の画像
データと、ｎ＋１行目の画像データが混合する可能性があるが、トランジスタ２１３はオ
フ電流密度が著しく低いため、当該画像データが混合することを抑制できる。
【０１３０】
また、通常ＲＳ駆動方法を用いる場合においても、外光の照度が低く各画素のフォトダ
イオードに入射する光の強度が低い場合、蓄積動作でのノードＦＤからの電荷の流出が小
さく、ノードＦＤの電位の変化が小さいものとなる。露光期間を長くすることで当該変化
を大きくできるが、露光期間を長くすることは、その分、歪んだ被写体の画像データを取
得するなど撮像した画像の品質を劣化させる可能性がある。
【０１３１】
そこで、実施の形態１と同様に、図７及び図８に示した画素構成を用いることで、上記
可能性を抑える駆動方法を実施することができる。そこで、本発明の一態様に係り、通常
ＲＳ駆動方法とは異なる駆動方法について説明する。
【０１３２】
具体的には、図７及び図８に示したトランジスタ２１５をオン状態にし、ｎ行目の画素
が有するフォトセンサ２０５とｎ＋１行目の画素が有するフォトセンサ２０６を導通させ
ることで、フォトダイオードにおいて入射する光の領域を拡大し、露光期間を長くするこ
となく、ノードＦＤ（詳細にはノードＦＤ＿［ｎ］）の電位の変化を大きくする駆動方法
である。
【０１３３】
ｎ行目の画素が有するフォトセンサ２０５とｎ＋１行目の画素が有するフォトセンサ２
０６を導通させるため、取得される被写体の画像データの解像度は、導通させてない場合
に比べて低くなる。しかし、外光の照度が低い環境下では、露光期間を長くして撮像する
よりも、解像度を低くしても露光期間を長くせずに撮像する方が、撮像した画像は高品質
なものであるため、以下説明する駆動方法は好ましい。なお、以下説明する駆動方法を、
通常ＲＳ駆動方法と区別するため、入射領域拡大ＲＳ駆動方法と呼ぶことにする。
【０１３４】
本発明の一態様に係る入射領域拡大ＲＳ駆動方法は、通常ＲＳ駆動方法と同様に、画素
部１０１のｍ列の画素群を例にして説明する。入射領域拡大ＲＳ駆動方法について、配線
ＴＸ＿［ｎｍ１］、配線ＴＸ＿［ｎｍ２］、配線ＰＡ＿［ｍ］、配線ＶＲ＿［ｍ］、及び
配線ＯＵＴ＿［ｍ］に与えられる電位のタイミングチャートの一例を図１０に示す。また
、画素部１０１の各行ごとの画素について、配線ＳＥ＿［１］乃至配線ＳＥ＿［ｎ＋１］
及び配線ＰＲ＿［１］乃至配線ＰＲ＿［ｎ＋１］に与えられる電位のタイミングチャート
の一例も図１０に示す。さらに、ノードＦＤ＿［ｎ］及びノードＦＤ＿［ｎ＋１］の電位
についても図１０に示す。
【０１３５】
入射領域拡大ＲＳ駆動方法は、配線ＴＸ＿［ｎｍ２］及び配線ＰＡ＿［ｍ］に与えられ
る電位、並びにノードＦＤ＿［ｎ］及び配線ＯＵＴ＿［ｍ］の電位が、図９に示したタイ
ミングチャートに沿った駆動方法と異なる。そこで、入射領域拡大ＲＳ駆動方法は、通常
ＲＳ駆動方法の説明を参照して説明する。
【０１３６】
入射領域拡大ＲＳ駆動方法において、ｎ行目の画素が有するフォトセンサ２０５とｎ＋
１行目の画素が有するフォトセンサ２０６を導通させるため、配線ＴＸ＿［ｎｍ２］に与
えられる電位は、常に電位ＬＴＸ＿［ｎｍ２］とする。従って、ノードＦＤ＿［ｎ＋１］
は常にローレベルの電位となる。ｎ＋１行目の画素が有するフォトセンサ２０６のトラン
ジスタ２１１は常にオフ状態である。
【０１３７】
配線ＴＸ＿［ｎｍ１］は、常に電位ＨＴＸ＿［ｎｍ１］である。従って、ｎ行目の画素
が有するフォトセンサ２０５のトランジスタ２１１は常にオン状態である。つまり、ｎ行
目の画素が有するフォトダイオード２０７とｎ＋１行目の画素が有するフォトダイオード
２０７は並列接続される。並列接続されることでフォトダイオードの光が入射する領域を
拡大することと同じことになり、リセットされたノードＦＤ＿［ｎ］から一定期間内に流
出する電荷の量は増大する。
【０１３８】
リセット期間３００について説明する。時刻Ｔ１において、配線ＰＲ＿［１］の電位を
、電位ＬＰＲ＿［１］から電位ＨＰＲ＿［１］に変化させる。また、時刻Ｔ１において、
他の配線には全てローレベルの電位が与えられている。
【０１３９】
次いで、時刻Ｔ２において、配線ＰＲ＿［１］の電位を、電位ＨＰＲ＿［１］から電位
ＬＰＲ＿［１］に変化させる。この時刻Ｔ１から時刻Ｔ２の期間は、通常ＲＳ駆動方法と
同様にリセット期間３００に相当する。
【０１４０】
また、入射領域拡大ＲＳ駆動方法においては、１行おきに順次リセット動作を行うことが
好ましい。入射領域拡大ＲＳ駆動方法において、通常ＲＳ駆動方法と同様にリセット動作
を各行毎順次行うと、ｎ行目のフォトセンサ２０５の露光期間３０１が、配線ＰＲ＿［ｎ
＋１］の電位を電位ＨＰＲ＿［ｎ＋１］から電位ＬＰＲ＿［ｎ＋１］に変化させた時刻か
ら配線ＳＥ＿［ｎ］の電位を電位ＬＳＥ＿［ｎ］から電位ＨＳＥ＿［ｎ］に変化させた時
刻までとなる。これは、ｎ行目のフォトセンサ２０５のフォトダイオード２０７とｎ＋１
行目のフォトセンサ２０６のフォトダイオード２０７が導通（並列接続）されているため
、ｎ行目のフォトセンサ２０５の露光期間３０１が始まるときにｎ＋１行目のフォトセン
サ２０６のリセット期間３００も始まることになり、ｎ行目のフォトセンサ２０５も再度
リセット動作されることになるからである。つまり、入射領域拡大ＲＳ駆動方法において
、リセット動作を各行毎順次行うと通常ＲＳ駆動方法より露光期間３０１が短くなる。
【０１４１】
なお、入射領域拡大ＲＳ駆動方法において、通常ＲＳ駆動方法と同様にリセット動作を
各行毎順次行う場合は、配線ＳＥ＿［ｎ＋１］の電位をＬＳＥ＿［ｎ＋１］から電位ＨＳ
Ｅ＿［ｎ＋１］に変化させるタイミングを、配線ＰＲ＿［ｎ＋１］に入力されるパルス幅
分遅らせることで、ｎ行目のフォトセンサ２０５の露光期間３０１を通常ＲＳ駆動方法と
同じにすることができる。
【０１４２】
以下の説明は、ｎ行目のフォトセンサ２０５のみ順次リセット動作を行うものとする。
リセット動作を行った後は、ｎ行目のフォトセンサ２０５におけるフォトダイオード２０
７は、通常ＲＳ駆動方法と同様に、光が入射すると、フォトダイオード２０７の陰極から
陽極に向かって電流が流れる。当該電流によって、ｎ行目のフォトセンサ２０５のノード
ＦＤ＿［ｎ］の電位が決定する。なお、ノードＦＤ＿［ｎ］は照射される光の強度が高い
ほど変化が大きく、光の強度が低いほど変化が小さい。
【０１４３】
時刻Ｔ４以降は、通常ＲＳ駆動方法と同様のタイミングにて、配線ＳＥ＿［１］乃至配
線ＳＥ＿［ｎ＋１］について順次読み出し動作を行うことで、図１０に示したように順次
配線ＯＵＴ＿［ｍ］の電位が決定する。ｎ＋１行目のフォトセンサ２０６において、配線
ＯＵＴ＿［ｍ］の電位は、電位ＬＯＵＴ＿［ｍ］である。また、順次決定した配線ＯＵＴ
＿［ｍ］の電位は、ｍ列目の画素が有するフォトセンサ２０５の出力信号の電位に相当す
る。そして、当該出力信号の電位には、撮像された被写体のｍ列目の画素に対応する画像
データが含まれている。また、配線ＳＥ＿［１］の読み出し動作を行うタイミングは適宜
決めることができる。
【０１４４】
なお、配線ＴＸ＿［ｎｍ１］が、常に電位ＨＴＸ＿［ｎｍ１］であることから、ノード
ＦＤ＿［ｎ＋１］の電位は、ｎ＋１行目のフォトセンサ２０６のリセット動作が再度行わ
れるまで減少することになる。
【０１４５】
全ての列の画素についても、リセット動作、蓄積動作、読み出し動作を行うことで、撮
像された被写体の画像データを取得することができる。
【０１４６】
本発明の一態様に係る固体撮像装置１００は、通常ＲＳ駆動方法及び入射領域拡大ＲＳ
駆動方法を併用することができるものである。例えば、外光の照度が高い時は、通常ＲＳ
駆動方法を用いて、撮像後、取得した画像データを一旦、データ処理回路１０７で、当該
画像データに黒のデータが多い状態（撮像した環境が暗い状態）か否か判定し、当該画像
データに黒のデータが多い状態（撮像した環境が暗い状態）であれば、入射領域拡大ＲＳ
駆動方法に切り替えることできる。なお、当該切り替えは、データ処理回路１０７により
自動に行われる構成としてもよく、使用者が行う構成としてもよい。
【０１４７】
さらに、本発明の一態様に係る固体撮像装置１００は、図７及び図８に示す回路構成を
有し、露光期間３０１を調整することや、通常ＲＳ駆動方法及び入射領域拡大ＲＳ駆動方
法を併用することができ、ダイナミックレンジが向上した固体撮像装置である。
【０１４８】
また、図７及び図８では、同列の画素群において、一の行の画素が有するフォトダイオ
ードと次の行の画素が有するフォトダイオードがトランジスタ（スイッチング素子）で接
続されている形態であるが、本発明の一態様に係る固体撮像装置１００は、接続するフォ
トダイオードの数を適宜決めることができる。例えば、同列の画素群において、３行分の
フォトダイオードを接続する形態でもよく、４行分のフォトダイオードを接続する形態で
もよい。
【０１４９】
そして、本発明の一態様に係る固体撮像装置１００は、通常ＧＳ駆動方法及び入射領域
拡大ＧＳ駆動方法を併用することができるため、画素部１０１の一部領域のみ入射領域拡
大ＧＳ駆動方法で動作させ、他の領域は通常ＧＳ駆動方法で動作させてもよい。
【０１５０】
また、本発明の一態様に係る固体撮像装置１００は、画素部１０１にマトリクス状に設
けられた複数の画素において、カラーフィルタが設けられているものとしているが、当該
カラーフィルタの配置及び形状は、特に限定されない。例えば、図６（Ａ）のように長方
形であってもよく、図６（Ｂ）のように菱形であってもよい。なお、当該複数の画素を構
成する配線及び各画素内のフォトセンサを構成する配線の配置及び形状は、カラーフィル
タの配置及び形状に合わせて適宜変形すればよい。
【０１５１】
本発明の一態様に係る固体撮像装置１００は、外光を利用して撮像を行うこともできる
が、外光ではなく、少なくとも赤、青及び緑の単色光を順次点灯させることでカラーの画
像データを取得するようにしてもよい。単色光を順次点灯させることで、複数の色にそれ
ぞれ対応する画像データを取得し、それら複数の画像データを用いた加法混色により、カ
ラーの画像データを取得することができる。
【０１５２】
上記単色光を順次点灯させることで、各画素にカラーフィルタを設ける必要がなくなり
、単色光の利用効率を高めることで固体撮像装置の消費電力を低減することができる。ま
た、１つの画素で複数の色に対応する画像データの取得、或いは階調の表示を行うことが
できるため、高精細な画像データの取得することができる。
【０１５３】
なお、本発明の一態様に係る固体撮像装置１００は、フォトセンサが有するフォトダイ
オードに光が入射されることで、当該光に対応した出力信号を出力することであるから、
可視光に限らず、様々な波長の光（赤外線、紫外線、及びＸ線など）を利用して固体撮像
装置１００を動作させることができる。例えば、蛍光体などＸ線を可視光に変換できる層
を設けることで、Ｘ線を利用した固体撮像装置を実施することができる。
【０１５４】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
【０１５５】
（実施の形態３）
本実施の形態では、本発明の一態様に係る固体撮像装置の作製方法について説明する。
ここでは、図３（Ｂ）に示したフォトセンサ２０５の作製方法を例に説明する。なお、ト
ランジスタ２１７は、トランジスタ２１５と同様にして作製することができるため、以下
、説明にて参照する図面に図示していない。さらに、トランジスタ２１５についての記載
は、トランジスタ２１７においても適用される。
【０１５６】
なお、本発明の一態様は、トランジスタ２１１及びトランジスタ２１３のチャネル形成
領域に、酸化物半導体を用いてもよいし、ゲルマニウム、シリコン、シリコンゲルマニウ
ムや、単結晶炭化シリコンなどの半導体を用いていてもよい。例えば、シリコンを用いた
トランジスタは、シリコンウェハなどの単結晶半導体基板、ＳＯＩ法により作製されたシ
リコン薄膜、気相成長法により作製されたシリコン薄膜などを用いて形成することができ
る。トランジスタ２１１及びトランジスタ２１３はオフ電流密度が極めて低いことが好ま
しいことから、ここでは、チャネル形成領域に酸化物半導体を用いるものとして説明する
。
【０１５７】
まず、図１１（Ａ）に示すように、基板７００の絶縁表面上に、公知のＣＭＯＳの作製
方法を用いて、フォトダイオード２０７、トランジスタ２１５を形成する。なお、トラン
ジスタ２１５はｎチャネル型トランジスタである。
【０１５８】
先の実施の形態に記載したように、トランジスタ２１５においてもチャネル形成領域に
酸化物半導体を用いることができる。しかし、多結晶又は単結晶のシリコンなどのように
、酸化物半導体よりも高い移動度が得られる半導体材料を用いることで、フォトセンサ２
０５からの画像データの読み出しを高速で行うことができる。そこで、本実施の形態では
、上記列挙した半導体のいずれかで構成された単結晶の半導体基板から分離された単結晶
半導体膜を用いて、フォトダイオード２０７、トランジスタ２１５を形成する場合を説明
する。
【０１５９】
具体的な単結晶半導体膜の作製方法の一例について、簡単に説明する。まず、単結晶の
半導体基板に、電界で加速されたイオンでなるイオンビームを注入し、半導体基板の表面
から一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化された脆化層を形成
する。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビーム
の入射角によって調節することができる。そして、半導体基板と、絶縁膜７０１が形成さ
れた基板７００とを、間に当該絶縁膜７０１が挟まるように貼り合わせる。貼り合わせは
、半導体基板と基板７００とを重ね合わせた後、半導体基板と基板７００の一部に、１Ｎ
／ｃｍ２以上５００Ｎ／ｃｍ２以下、好ましくは１１Ｎ／ｃｍ２以上２０Ｎ／ｃｍ２以下
程度の圧力を加える。圧力を加えると、その部分から半導体基板と絶縁膜７０１とが接合
を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うことで、
脆化層に存在する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果
、脆化層において半導体基板の一部である単結晶半導体膜が、半導体基板から分離する。
上記加熱処理の温度は、基板７００の歪み点を越えない温度とする。そして、上記単結晶
半導体膜をエッチング等により所望の形状に加工することで、島状の半導体膜７０２、島
状の半導体膜７０３を形成することができる。
【０１６０】
フォトダイオード２０７は、絶縁膜７０１上の島状の半導体膜７０２を用いて形成され
ており、トランジスタ２１５は、絶縁膜７０１上の島状の半導体膜７０３を用いて形成さ
れている。また、フォトダイオード２０７は、島状の半導体膜７０２内にｐ型の導電性を
有する領域７２７と、ｉ型の導電性を有する領域７２８と、ｎ型の導電性を有する領域７
２９とが形成された横型接合タイプである。また、トランジスタ２１５は、ゲート電極７
０７を有している。そして、トランジスタ２１５は、島状の半導体膜７０３とゲート電極
７０７の間に、絶縁膜７０８を有する。
【０１６１】
なお、ｉ型の導電性を有する領域７２８は、半導体膜のうち、含まれるｐ型若しくはｎ
型を付与する不純物が１×１０２０ｃｍ−３以下の濃度であり、暗伝導度に対して光伝導
度が１００倍以上である領域を指す。ｉ型の導電性を有する領域７２８には、周期表第１
３族若しくは第１５族の不純物元素を有するものも、その範疇に含む。すなわち、ｉ型の
半導体は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電
気伝導性を示すので、ｉ型の導電性を有する領域７２８は、ｐ型を付与する不純物元素を
、成膜時或いは成膜後に、意図的若しくは非意図的に添加されたものをその範疇に含む。
【０１６２】
基板７００として使用することができる基板に大きな制限はないが、少なくとも、後の
加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板７００に
は、フュージョン法やフロート法で作製されるガラス基板、石英基板、セラミック基板等
を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み
点が７３０℃以上のものを用いるとよい。また、ステンレス基板を含む金属基板又はシリ
コン基板の表面に絶縁膜を形成したものを用いてもよい。プラスチック等の可撓性を有す
る合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、
作製工程における処理温度に耐え得るのであれば用いることが可能である。
【０１６３】
なお、本実施の形態では、単結晶の半導体膜を用いてフォトダイオード２０７とトラン
ジスタ２１５を形成する例について説明しているが、本発明はこの構成に限定されない。
例えば、絶縁膜７０１上に気相成長法を用いて形成された多結晶、微結晶の半導体膜を用
いてもよいし、上記半導体膜を公知の技術により結晶化してもよい。公知の結晶化方法と
しては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、
触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また
、石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、
赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高
温アニール法を組み合わせた結晶化法を用いてもよい。
【０１６４】
また、図１１（Ａ）では、絶縁膜７０８上に導電膜を形成した後、上記導電膜をエッチ
ング等により所望の形状に加工することで、ゲート電極７０７と共に、配線７１１を形成
する。つまり、ゲート電極７０７と配線７１１は、後に作製されるトランジスタ２１１の
導電膜７２０と接続されるため、図３（Ｂ）に示した回路図の接続関係を実施できる。
【０１６５】
次いで、図１１（Ａ）に示すように、フォトダイオード２０７、トランジスタ２１５、
配線７１１を覆うように、絶縁膜７１２を形成する。なお、本実施の形態では、単層の絶
縁膜７１２を用いる場合を例示しているが、上記絶縁膜７１２は単層である必要はなく、
２層以上の絶縁膜を積層させて絶縁膜７１２として用いてもよい。
【０１６６】
絶縁膜７１２は、後の作製工程における加熱処理の温度に耐えうる材料を用いる。具体
的に、絶縁膜７１２として、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化ア
ルミニウム、酸化アルミニウムなどを用いるのが望ましい。
【０１６７】
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が
多い物質でいい、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多
い物質をいう。
【０１６８】
絶縁膜７１２は、その表面をＣＭＰ法などにより平坦化させてもよい。
【０１６９】
次いで、絶縁膜７１２上にトランジスタ２１１及びトランジスタ２１３を形成する。図
１１（Ａ）に示すように、絶縁膜７１２上にゲート電極７１３を形成する。
【０１７０】
ゲート電極７１３の材料は、モリブデン、チタン、クロム、タンタル、タングステン、
ネオジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料を用いた
導電膜、或いはこれら金属の窒化物を用いることができる。また、ゲート電極７１３は単
層構造又は積層構造とすることができる。なお、後の工程において行われる加熱処理の温
度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることもできる。
アルミニウム又は銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み
合わせて用いるとよい。高融点金属材料としては、モリブデン、チタン、クロム、タンタ
ル、タングステン、ネオジム、スカンジウム等を用いることができる。
【０１７１】
例えば、二層の積層構造を有するゲート電極７１３として、アルミニウム膜上にモリブ
デン膜が積層された二層の積層構造、銅膜上にモリブデン膜を積層した二層構造、銅膜上
に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、又は、窒化チタン膜とモリ
ブデン膜とを積層した二層構造とすることが好ましい。３層の積層構造を有するゲート電
極７１３としては、アルミニウム膜、アルミニウムとシリコンの合金膜、アルミニウムと
チタンの合金膜又はアルミニウムとネオジムの合金膜を中間層とし、タングステン膜、窒
化タングステン膜、窒化チタン膜又はチタン膜を上下層として積層した構造とすることが
好ましい。
【０１７２】
また、ゲート電極７１３に酸化インジウム、酸化インジウム酸化スズ混合物、酸化イン
ジウム酸化亜鉛混合物、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、又
は酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる。
【０１７３】
ゲート電極７１３の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎ
ｍとする。本実施の形態では、タングステンターゲットを用いたスパッタリング法により
１５０ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形
状に加工（パターニング）することで、ゲート電極７１３を形成する。なお、形成された
ゲート電極の端部がテーパ形状であると、上に積層するゲート絶縁膜の被覆性が向上する
ため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマ
スクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減
できる。
【０１７４】
次いで、図１１（Ｂ）に示すように、ゲート電極７１３上に、ゲート絶縁膜７１４を形成
する。ゲート絶縁膜７１４は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化
珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アル
ミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜又は
酸化タンタル膜を単層で又は積層させて形成することができる。ゲート絶縁膜７１４は、
水分や、水素などの不純物を極力含まないことが望ましい。スパッタリング法により酸化
珪素膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを
用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。
【０１７５】
不純物を除去した酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷
に対して極めて敏感であるため、高純度化された酸化物半導体とゲート絶縁膜７１４との
界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁膜（ＧＩ）
は、高品質化が要求される。
【０１７６】
例えば、μ波（周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁
耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高
品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものと
することができるからである。
【０１７７】
もちろん、ゲート絶縁膜７１４として良質な絶縁膜を形成できるものであれば、スパッ
タリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後
の熱処理によって膜質や、酸化物半導体との界面特性が改善される絶縁膜であってもよい
。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、ゲート絶
縁膜と酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであればよ
い。
【０１７８】
また、界面特性が改善される絶縁膜としては、後に形成される島状の酸化物半導体膜７
１５と接する部分に酸素を含み、酸素の一部が加熱により脱離する酸化絶縁膜が挙げられ
る。例えば、ゲート絶縁膜７１４を当該酸化絶縁膜の一例である、化学量論比より過剰な
酸素を含む酸化シリコン（ＳｉＯｘにおいてｘ＞２）膜により形成すると、加熱処理によ
って、後に形成される酸化物半導体膜７１５に酸素を供給することができ、酸化物半導体
膜７１５中の酸素欠損や界面特性が改善され、トランジスタ２１１及びトランジスタ２１
３の低抵抗化を防止することができる。
【０１７９】
バリア性の高い材料を用いた絶縁膜と、窒素の含有比率が低い酸化珪素膜、酸化窒化珪
素膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜７１４を形成してもよい。こ
の場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性の高い絶縁膜と酸化物半
導体膜の間に形成する。バリア性の高い絶縁膜として、例えば窒化珪素膜、窒化酸化珪素
膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などが挙げられる。バリア性の高
い絶縁膜を用いることで、水分又は水素などの雰囲気中の不純物、或いは基板内に含まれ
るアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜７１４内、或
いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。
また、酸化物半導体膜に接するように窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜
などの絶縁膜を形成することで、バリア性の高い絶縁膜が直接酸化物半導体膜に接するの
を防ぐことができる。
【０１８０】
例えば、第１のゲート絶縁膜としてスパッタリング法により膜厚５０ｎｍ以上２００ｎ
ｍ以下の窒化珪素膜（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁膜上に第２のゲ
ート絶縁膜として膜厚５ｎｍ以上３００ｎｍ以下の酸化珪素膜（ＳｉＯｘ（ｘ＞０））を
積層して、ゲート絶縁膜７１４としてもよい。ゲート絶縁膜７１４の膜厚は、トランジス
タに要求される特性によって適宜設定すればよく、１００ｎｍ乃至５００ｎｍ程度でもよ
い。
【０１８１】
なお、ゲート絶縁膜７１４として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添
加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムア
ルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウム又は酸化ランタ
ンなどのｈｉｇｈ−ｋ材料を用いると、ゲートリーク電流を低減することができる。ここ
で、ゲートリーク電流とは、ゲート電極とソース電極又はドレイン電極の間に流れるリー
ク電流をいう。さらには、第１のゲート絶縁膜をｈｉｇｈ−ｋ材料により形成される絶縁
膜とし、第２のゲート絶縁膜を、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化
酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム又は酸化ガリウムにより形成さ
れる絶縁膜とした積層膜をゲート絶縁膜７１４としてもよい。
【０１８２】
本実施の形態では、スパッタリング法で形成された膜厚５０ｎｍの窒化珪素膜上に、ス
パッタリング法で形成された膜厚１００ｎｍの酸化珪素膜を積層させた構造を有する、ゲ
ート絶縁膜７１４を形成する。
【０１８３】
なお、ゲート絶縁膜７１４は後に形成される酸化物半導体と接する。酸化物半導体は、
水素が含有されると特性に悪影響を及ぼすので、ゲート絶縁膜７１４は水素、水酸基及び
水分が含まれないことが望ましい。ゲート絶縁膜７１４に水素、水酸基及び水分がなるべ
く含まれないようにするためには、成膜の前処理として、スパッタリング装置の予備加熱
室でゲート電極７１３が形成された基板７００を予備加熱し、基板７００に吸着した水分
又は水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１０
０℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。なお、予備加熱室
に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略するこ
ともできる。
【０１８４】
次いで、ゲート絶縁膜７１４上に膜厚２ｎｍ以上２００ｎｍ以下、好ましくは膜厚３ｎ
ｍ以上５０ｎｍ以下、さらに好ましくは膜厚３ｎｍ以上２０ｎｍ以下の酸化物半導体膜を
形成する。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタリング法
により成膜する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰
囲気下、又は希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタリング法
により形成することができる。また、形成する酸化物半導体膜は、非晶質な酸化物半導体
膜又は結晶性を有する酸化物半導体膜とすることができる。
【０１８５】
なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入し
てプラズマを発生させる逆スパッタを行い、ゲート絶縁膜７１４の表面に付着している塵
埃を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アル
ゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して
表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いて
もよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。
また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
【０１８６】
用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を
含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用
いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに
加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓ
ｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有する
ことが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ま
しい。また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリ
ウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロ
ピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）
、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ
）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【０１８７】
具体的に、酸化物半導体しては、上述したように、酸化インジウム、酸化スズ、酸化亜
鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系
酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系
酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）
、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、
Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉ
ｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ
−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−
Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈ
ｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ
−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇ
ａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物
、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａ
ｌ−Ｚｎ系酸化物を用いることができる。
【０１８８】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを有する酸
化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以
外の金属元素が入っていてもよい。
【０１８９】
本実施の形態では、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む
ターゲットを用いたスパッタリング法により得られる膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ系
酸化物半導体の薄膜を、酸化物半導体膜として用いる。Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体
膜をスパッタリング法で成膜する場合、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／
３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原
子数比を有するＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物をターゲットに用い
ることができる。
【０１９０】
また、前述の原子数比を有するＩｎ−Ｇａ−Ｚｎ系酸化物のターゲットを用いて酸化物
半導体膜を成膜することで、多結晶又はＣＡＡＣ（詳細は後述）が形成されやすくなる。
そして、Ｉｎ、Ｇａ、及びＺｎを含むターゲットの充填率は９０％以上１００％以下、好
ましくは９５％以上１００％未満である。充填率の高いターゲットを用いることにより、
成膜した酸化物半導体膜は緻密な膜となる。
【０１９１】
なお、Ｉｎ（インジウム）、Ｓｎ（スズ）、及びＺｎ（亜鉛）を含むターゲットを用い
たスパッタリング法により得られるＩｎ−Ｓｎ−Ｚｎ系酸化物の薄膜を、酸化物半導体膜
として用いる場合、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ
：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２
：１：５（＝１／４：１／８：５／８）の原子数比を有するＩｎ−Ｓｎ−Ｚｎ系酸化物や
その組成の近傍の酸化物をターゲットに用いるとよい。
【０１９２】
なお、Ｉｎ−Ｚｎ系酸化物を酸化物半導体として用いる場合、用いるターゲット中の金
属元素の原子数比は、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３
：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に
換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１
５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）と
する。例えば、Ｉｎ−Ｚｎ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ
：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。Ｚｎの比率を上記範囲に収め
ることで、移動度の向上を実現することができる。
【０１９３】
本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水
分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用い
て基板７００上に酸化物半導体膜を成膜する。成膜時に、基板温度を１００℃以上６００
℃以下、好ましくは２００℃以上４００℃以下としてもよい。基板を加熱しながら成膜す
ることにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。
また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには
、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ
、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、タ
ーボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて成
膜室を排気すると、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好
ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半
導体膜に含まれる不純物の濃度を低減できる。
【０１９４】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐ
ａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用
される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、
膜厚分布も均一となるために好ましい。
【０１９５】
なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために
、成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜７１４までが形
成された基板７００を予備加熱し、基板７００に吸着した水分又は水素などの不純物を脱
離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好
ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライ
オポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備
加熱は、後に行われる絶縁膜７２２の成膜前に、導電膜７１６〜導電膜７２１まで形成し
た基板７００にも同様に行ってもよい。
【０１９６】
次いで、図１１（Ｂ）に示すように、酸化物半導体膜をエッチングなどにより所望の形
状に加工（パターニング）し、ゲート絶縁膜７１４上のゲート電極７１３と重なる位置に
、島状の酸化物半導体膜７１５を形成する。
【０１９７】
酸化物半導体膜７１５を形成するためのレジストマスクをインクジェット法で形成して
もよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため
、製造コストを低減できる。
【０１９８】
なお、酸化物半導体膜７１５を形成するためのエッチングは、ドライエッチングでもウ
ェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチング
ガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣ
ｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。また、
フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）
、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）
、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添
加したガス、などを用いることができる。
【０１９９】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃ
ｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘
導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングで
きるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加
される電力量、基板側の電極温度等）を適宜調節する。
【０２００】
ウェットエッチングに用いるエッチング液として、ＩＴＯ−０７Ｎ（関東化学社製）を
用いてもよい。
【０２０１】
なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体膜７１５及びゲ
ート絶縁膜７１４の表面に付着しているレジスト残渣などを除去することが好ましい。
【０２０２】
なお、スパッタリング法などで成膜された酸化物半導体膜中には、不純物としての水分
又は水素が多量に含まれていることがある。水分又は水素はドナー準位を形成しやすいた
め、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半導体
膜中の水分又は水素などの不純物を低減するために、酸化物半導体膜７１５に対して、窒
素、酸素、超乾燥空気、又は希ガス（アルゴン、ヘリウムなど）の雰囲気下において、酸
化物半導体膜７１５に加熱処理を施す。上記ガスは、水の含有量が２０ｐｐｍ以下、好ま
しくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下であることが望ましい。
【０２０３】
酸化物半導体膜７１５に加熱処理を施すことで、酸化物半導体膜７１５中の水分又は水
素を脱離させることができる。具体的には、３００℃以上７００℃以下、好ましくは３０
０℃以上５００℃以下で加熱処理を行えばよい。例えば、５００℃、３分間以上６分間以
下程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化又は脱水素化が行
えるため、ガラス基板の歪点を超える温度でも処理することができる。酸化物半導体膜の
水素濃度を低くすることで、トランジスタのしきい値電圧がマイナスにシフトすることを
抑制できる。
【０２０４】
また、スパッタリング法などで成膜された酸化物半導体膜中には、酸素欠損が形成され
やすい。酸素欠損の一部は、キャリアの生成に寄与し、トランジスタを低抵抗化させる。
そこで、ゲート絶縁膜７１４に酸化絶縁膜を用いて、加熱処理を行うことで酸素欠損を補
うことができる。なお、当該酸化絶縁膜は、上述のように酸素の一部が加熱により脱離す
る酸化絶縁膜とすることで、酸素欠損をより補うことができる。これにより、トランジス
タ２１１及びトランジスタ２１３の低抵抗化を防止することができる。
【０２０５】
酸化物半導体膜７１５に施す加熱処理は、パターニングする前の酸化物半導体膜に行っ
てもよい。
【０２０６】
本実施の形態では、加熱処理装置の一つである電気炉を用いる。
【０２０７】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ
Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性
気体が用いられる。
【０２０８】
なお、加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水
分又は水素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又は
ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ま
しくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは
０．１ｐｐｍ以下）とすることが好ましい。
【０２０９】
上記工程により、酸化物半導体膜７１５中の水素濃度を低減し、高純度化することがで
きる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以
下の加熱処理で、水素に起因するキャリア密度が少なく、バンドギャップの広い酸化物半
導体膜を形成することができる。このため、大面積基板を用いてトランジスタを作製する
ことができ、量産性を高めることができる。なお、加熱処理によって、酸化物半導体膜７
１５における水素濃度は５×１０１９／ｃｍ３以下、さらに５×１０１８／ｃｍ３以下に
することが好ましい。さらに、酸素欠損を補うことによって、酸化物半導体膜７１５は、
化学量論比に対して酸素が過剰に含まれていることが好ましい。
【０２１０】
水素濃度が上記値まで低減された酸化物半導体膜７１５を有し、完成したトランジスタ
（トランジスタ２１１、２１３）は、チャネル幅１μｍあたりのオフ電流値を室温下にお
いて１０ａＡ（１×１０−１７Ａ）以下にすること、さらには、１ａＡ（１×１０−１８
Ａ）以下、さらには１ｚＡ（１×１０−２１Ａ）以下、さらには１ｙＡ（１×１０−２４
Ａ）以下にすることが可能である。従って、完成したトランジスタ（トランジスタ２１１
、２１３）は、オフ電流密度が極めて低いトランジスタであるため、本発明の一態様に係
る固体撮像装置を作製することができる。
【０２１１】
なお、酸化物半導体膜を加熱する場合、酸化物半導体膜の材料や加熱条件にもよるが、
その表面に板状結晶が形成されることがある。板状結晶は、酸化物半導体膜の表面に対し
て略垂直にｃ軸配向した単結晶体であることが好ましい。また、単結晶体でなくとも、各
結晶が、酸化物半導体膜の表面に対して略垂直にｃ軸配向した多結晶体であることが好ま
しい。そして、上記多結晶体は、ｃ軸配向している事に加えて、各結晶のａｂ面が一致す
るか、ａ軸、或いは、ｂ軸が一致していることが好ましい。なお、酸化物半導体膜の下地
表面に凹凸がある場合、板状結晶は多結晶体となる。したがって、下地表面は可能な限り
平坦であることが望まれる。そこで、下地表面の平均面粗さ（Ｒａ）が１ｎｍ以下、好ま
しくは０．３ｎｍ以下であることが好ましい。また、本明細書において、上記板状結晶を
有する酸化物半導体膜をＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａ
ｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）とよぶ。
【０２１２】
また、ＣＡＡＣ−ＯＳ膜を形成する方法としては、三つ挙げられる。
【０２１３】
一つめは、成膜温度を１００℃以上４５０℃以下として酸化物半導体膜の成膜を行うこ
とで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の
法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
【０２１４】
二つめは、酸化物半導体膜を薄い膜厚で成膜した後、２００℃以上７００℃以下の熱処
理を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルま
たは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
【０２１５】
三つめは、一層目の酸化物半導体膜を薄く成膜した後、２００℃以上７００℃以下の熱
処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含ま
れる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に
揃った結晶部を形成する方法である。
【０２１６】
また、ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ター
ゲットを用い、スパッタリング法によって成膜することが好ましい。当該スパッタリング
用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域が
ａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリ
ング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結
晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる
。
【０２１７】
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【０２１８】
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制で
きる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）
を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点
が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【０２１９】
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイ
グレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好まし
くは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、
平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり
、スパッタリング粒子の平らな面が基板に付着する。
【０２２０】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメー
ジを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００
体積％とする。
【０２２１】
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットに
ついて以下に示す。
【０２２２】
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理
後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇ
ａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここ
で、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、
２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である
。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ター
ゲットによって適宜変更すればよい。
【０２２３】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変
動を低減することが可能であり、信頼性が高いトランジスタとなる。
【０２２４】
次に、絶縁膜７０８、絶縁膜７１２、ゲート絶縁膜７１４を部分的にエッチングするこ
とで、島状の半導体膜７０２、島状の半導体膜７０３、配線７１１に達するコンタクトホ
ールを形成する。
【０２２５】
そして、酸化物半導体膜７１５を覆うように、スパッタリング法や真空蒸着法で導電膜
を形成したあと、エッチング等により該導電膜をパターニングすることで、図１１（Ｃ）
に示すように、ソース電極、ドレイン電極、又は配線として機能する導電膜７１６〜導電
膜７２１を形成する。
【０２２６】
なお、導電膜７１６及び導電膜７１７は、島状の半導体膜７０２に接している。また、
図１１（Ｃ）には図示されていないが、導電膜７１７は導電膜７２０と接続されている。
導電膜７１８及び導電膜７１９は、島状の半導体膜７０３に接している。導電膜７２０は
、配線７１１及び酸化物半導体膜７１５に接している。導電膜７２１は、酸化物半導体膜
７１５に接している。
【０２２７】
導電膜７１６〜導電膜７２１となる導電膜の材料としては、アルミニウム、クロム、銅
、タンタル、チタン、モリブデン、タングステンから選ばれた元素、又は上述した元素を
成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニ
ウム、銅などの金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タ
ングステンなどの高融点金属膜を積層させた構成としてもよい。また、アルミニウム又は
銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると
よい。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン
、ネオジム、スカンジウム、イットリウム等を用いることができる。
【０２２８】
また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコン
を含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、チ
タン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を
成膜する３層構造などが挙げられる。
【０２２９】
また、導電膜７１６〜導電膜７２１となる導電膜としては、導電性の金属酸化物で形成
してもよい。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化イ
ンジウム酸化スズ混合物、酸化インジウム酸化亜鉛混合物又は前記金属酸化物材料にシリ
コン若しくは酸化シリコンを含ませたものを用いることができる。
【０２３０】
導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持た
せることが好ましい。
【０２３１】
なお、導電膜のエッチングの際に、酸化物半導体膜７１５がなるべく除去されないよう
にそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、酸化
物半導体膜７１５の露出した部分が一部エッチングされることで、溝部（凹部）が形成さ
れることもある。
【０２３２】
本実施の形態では、導電膜にチタン膜を用いる。そのため、アンモニアと過酸化水素水
を含む溶液（アンモニア過水）を用いて、選択的に導電膜をウェットエッチングすること
ができるが、酸化物半導体膜７１５も一部エッチングされる場合もある。具体的には、３
１重量％の過酸化水素水と、２８重量％のアンモニア水と、水とを、体積比５：２：２で
混合したアンモニア過水を用いる。或いは、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）など
を含むガスを用いて、導電膜をドライエッチングしてもよい。
【０２３３】
なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透
過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用
いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複
数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができ
るため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって
、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジ
ストマスクを形成することができる。よって露光マスク数を削減することができ、対応す
るフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０２３４】
次いで、Ｎ２Ｏ、Ｎ２、又はＡｒなどのガスを用いたプラズマ処理を行う。このプラズ
マ処理によって露出している酸化物半導体膜の表面に付着した水などを除去する。また、
酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０２３５】
なお、プラズマ処理を行った後、図１１（Ｃ）に示すように、導電膜７１６〜導電膜７
２１と、酸化物半導体膜７１５とを覆うように、絶縁膜７２２を形成する。絶縁膜７２２
は、水分や、水素、酸素などの不純物を極力含まないことが望ましく、単層の絶縁膜であ
ってもよいし、積層された複数の絶縁膜で構成されていてもよい。絶縁膜７２２に水素が
含まれると、その水素が酸化物半導体膜へ侵入し、又は水素が酸化物半導体膜中の酸素を
引き抜き、酸化物半導体膜のバックチャネル部が低抵抗化（ｎ型化）してしまい、寄生チ
ャネルが形成されるおそれがある。よって、絶縁膜７２２はできるだけ水素を含まない膜
になるように、成膜方法に水素を用いないことが重要である。上記絶縁膜７２２には、ゲ
ート絶縁膜７１４に適用できる材料を用いることができ、バリア性の高い材料を用いるの
が望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化
アルミニウム膜、又は窒化酸化アルミニウム膜などを用いることができる。複数の積層さ
れた絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁
膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体膜７１５に近い側に形成する。そ
して、窒素の含有比率が低い絶縁膜を間に挟んで、導電膜７１６〜導電膜７２１及び酸化
物半導体膜７１５と重なるように、バリア性の高い絶縁膜を形成する。バリア性の高い絶
縁膜を用いることで、酸化物半導体膜７１５内、ゲート絶縁膜７１４内、或いは、酸化物
半導体膜７１５と他の絶縁膜の界面とその近傍に、水分又は水素などの不純物が入り込む
のを防ぐことができる。また、酸化物半導体膜７１５に接するように窒素の比率が低い酸
化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた
絶縁膜が直接酸化物半導体膜７１５に接するのを防ぐことができる。
【０２３６】
本実施の形態では、スパッタリング法で形成された膜厚２００ｎｍの酸化珪素膜上に、
スパッタリング法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、
絶縁膜７２２を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本
実施の形態では１００℃とする。
【０２３７】
なお、絶縁膜７２２を形成した後に、加熱処理を施してもよい。加熱処理は、窒素、超
乾燥空気、又は希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２０
０℃以上４００℃以下、例えば２５０℃以上３５０℃以下）で行う。上記ガスは、水の含
有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下である
ことが望ましい。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処
理を行う。或いは、導電膜７１６〜導電膜７２１を形成する前に、水分又は水素を低減さ
せるための酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のＲＴＡ処
理を行ってもよい。酸素を含む絶縁膜７２２が設けられた後に、加熱処理が施されること
によって、酸化物半導体膜に対して行った先の加熱処理により、酸化物半導体膜７１５に
酸素欠損が発生していたとしても、絶縁膜７２２から酸化物半導体膜７１５に酸素が供与
される。そして、酸化物半導体膜７１５に酸素が供与されることで、酸化物半導体膜７１
５において、ドナーとなる酸素欠損を低減し、化学量論比を満たすことが可能である。酸
化物半導体膜７１５には、化学量論比を超える量の酸素が含まれていることが好ましい。
その結果、酸化物半導体膜７１５をｉ型に近づけることができ、酸素欠損によるトランジ
スタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱
処理を行うタイミングは、絶縁膜７２２の形成後であれば特に限定されず、他の工程、例
えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねるこ
とで、工程数を増やすことなく、酸化物半導体膜７１５を高純度化させることができる。
【０２３８】
また、酸素雰囲気下で酸化物半導体膜７１５に加熱処理を施すことで、酸化物半導体に
酸素を添加し、酸化物半導体膜７１５中においてドナーとなる酸素欠損を低減させてもよ
い。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５
０℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素など
が含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（
９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の
不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０２３９】
或いは、イオン注入法又はイオンドーピング法などを用いて、酸化物半導体膜７１５に
酸素を添加することで、ドナーとなる酸素欠損を低減させてもよい。例えば、２．４５Ｇ
Ｈｚのマイクロ波でプラズマ化した酸素を酸化物半導体膜７１５に添加すればよい。
【０２４０】
なお、絶縁膜７２２上に導電膜を形成した後、該導電膜をパターニングすることで、酸
化物半導体膜７１５と重なる位置にバックゲート電極を形成してもよい。バックゲート電
極を形成した場合は、バックゲート電極を覆うように絶縁膜を形成するのが望ましい。バ
ックゲート電極は、ゲート電極７１３、或いは導電膜７１６〜導電膜７２１と同様の材料
、構造を用いて形成することが可能である。
【０２４１】
バックゲート電極の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎ
ｍとする。例えば、チタン膜、アルミニウム膜、チタン膜が積層された構造を有する導電
膜を形成した後、フォトリソグラフィ法などによりレジストマスクを形成し、エッチング
により不要な部分を除去して、該導電膜を所望の形状に加工することで、バックゲート電
極を形成するとよい。
【０２４２】
以上の工程により、トランジスタ２１１及びトランジスタ２１３が形成される。
【０２４３】
トランジスタ２１１及びトランジスタ２１３は、ゲート電極７１３と、ゲート電極７１
３上のゲート絶縁膜７１４と、ゲート絶縁膜７１４上においてゲート電極７１３と重なっ
ている酸化物半導体膜７１５と、酸化物半導体膜７１５上に形成された一対の導電膜７２
０又は導電膜７２１とを有する。さらに、トランジスタ２１１及びトランジスタ２１３は
、絶縁膜７２２を、その構成要素に含めてもよい。図１１（Ｃ）に示すトランジスタ２１
１及びトランジスタ２１３は、導電膜７２０と導電膜７２１の間において、酸化物半導体
膜７１５の一部がエッチングされたチャネルエッチ型である。
【０２４４】
なお、トランジスタ２１１及びトランジスタ２１３はシングルゲート構造のトランジス
タを用いて説明したが、必要に応じて、電気的に接続された複数のゲート電極７１３を有
することで、チャネル形成領域を複数有する、マルチゲート構造のトランジスタも形成す
ることができる。そして、トランジスタ２１１及びトランジスタ２１３は、逆スタガ型の
ボトムゲートトランジスタであるが、トランジスタの構造はこれに限られるものではない
。例えば、チャネル保護型（チャネルストップ型ともいう）である逆スタガ型のボトムゲ
ートトランジスタでもよい。さらに、スタガ型のトップゲートトランジスタでもよく、ト
ランジスタ２１５のようにコプラナー型のトップゲートトランジスタでもよい。
【０２４５】
トランジスタ２１１及びトランジスタ２１３を、コプラナー型のトップゲートトランジ
スタとする場合、ゲート電極をマスクとして、酸化物半導体膜にドーパントを添加して、
酸化物半導体膜にソース領域及びドレイン領域をセルフアラインに形成することが好まし
い。これにより、トランジスタの微細化に起因するしきい値のマイナスシフトの抑制に有
利である。ドーパントの添加は、イオンインプランテーション法又はイオンドーピング法
により行えばよい。又は、ドーパントを含むガス雰囲気中でプラズマ処理を行うことでド
ーパントの添加を行ってもよい。また、添加するドーパントとしては、窒素、リン又はボ
ロンなどを用いればよい。なお、トランジスタ２１５においてもドーパントを添加してセ
ルフアラインにソース領域及びドレイン領域を形成してもよい。
【０２４６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
【０２４７】
（実施の形態４）
上記実施の形態で説明した固体撮像装置は、表示装置、携帯電話、携帯型ゲーム機、携
帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラなどの電子機器に用いるこ
とができる。上記実施の形態で説明した固体撮像装置を用いた電子機器の具体例を図１２
に示す。
【０２４８】
図１２（Ａ）は表示装置であり、筐体５００１、表示部５００２、支持台５００３、撮
像部５００４等を有する。上記実施の形態で説明した固体撮像装置は、撮像部５００４に
用いることができる。撮像部５００４に上記実施の形態で説明した固体撮像装置を用いる
ことで、高い品質の画像データの取得を行うことができ、高精細な画像を撮像できる表示
装置を提供することができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放
送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０２４９】
図１２（Ｂ）は携帯情報端末であり、筐体５１０１、表示部５１０２、操作キー５１０
３、撮像部５１０４等を有する。上記実施の形態で説明した固体撮像装置は、撮像部５１
０４に用いることができる。撮像部５１０４に上記実施の形態で説明した固体撮像装置を
用いることで、高い品質の画像データの取得を行うことができ、高精細な画像を撮像でき
る携帯情報端末を提供することができる。
【０２５０】
図１２（Ｃ）は携帯型ゲーム機であり、筐体５３０１、筐体５３０２、表示部５３０３
、表示部５３０４、マイクロホン５３０５、スピーカー５３０６、操作キー５３０７、ス
タイラス５３０８、撮像部５３０９等を有する。上記実施の形態で説明した固体撮像装置
は、撮像部５３０９に用いることができる。撮像部５３０９に上記実施の形態で説明した
固体撮像装置を用いることで、高い品質の画像データの取得を行うことができ、高精細な
画像を撮像できる携帯型ゲーム機を提供することができる。なお、図１２（Ｃ）に示した
携帯型ゲーム機は、２つの表示部５３０３と表示部５３０４とを有しているが、携帯型ゲ
ーム機が有する表示部の数は、これに限定されない。
【０２５１】
図１２（Ｄ）は携帯電話であり、筐体５４０１、表示部５４０２、音声入力部５４０３
、音声出力部５４０４、操作キー５４０５、撮像部５４０６等を有する。上記実施の形態
で説明した固体撮像装置は、撮像部５４０６に用いることができる。撮像部５４０６に上
記実施の形態で説明した固体撮像装置を用いることで、高い品質の画像データの取得を行
うことができ、高精細な画像を撮像できる携帯電話を提供することができる。
【符号の説明】
【０２５２】
１００    固体撮像装置
１０１    画素部
１０３    水平方向選択回路
１０５    データ出力回路
１０７    データ処理回路
１０９    選択線
１１１    出力線
１１３    画素
２０１    スイッチング素子
２０２    副画素
２０３    副画素
２０５    フォトセンサ
２０６    フォトセンサ
２０７    フォトダイオード
２０９    増幅回路
２１１    トランジスタ
２１３    トランジスタ
２１５    トランジスタ
２１７    トランジスタ
３００    リセット期間
３０１    露光期間
３０２    読み出し期間
７００    基板
７０１    絶縁膜
７０２    半導体膜
７０３    半導体膜
７０７    ゲート電極
７０８    絶縁膜
７１１    配線
７１２    絶縁膜
７１３    ゲート電極
７１４    ゲート絶縁膜
７１５    酸化物半導体膜
７２２    絶縁膜
７２７    領域
７２８    領域
７２９    領域
５００１    筐体
５００２    表示部
５００３    支持台
５００４    撮像部
５１０１    筐体
５１０２    表示部
５１０３    操作キー
５１０４    撮像部
５３０１    筐体
５３０２    筐体
５３０３    表示部
５３０４    表示部
５３０５    マイクロホン
５３０６    スピーカー
５３０７    操作キー
５３０８    スタイラス
５３０９    撮像部
５４０１    筐体
５４０２    表示部
５４０３    音声入力部
５４０４    音声出力部
５４０５    操作キー
５４０６    撮像部
【図１】
2018067742.tif 000003
【図２】
2018067742.tif 000004
【図３】
2018067742.tif 000005
【図４】
2018067742.tif 000006
【図５】
2018067742.tif 000007
【図６】
2018067742.tif 000008
【図７】
2018067742.tif 000009
【図８】
2018067742.tif 000010
【図９】
2018067742.tif 000011
【図１０】
2018067742.tif 000012
【図１１】
2018067742.tif 000013
【図１２】
2018067742.tif 000014