(57)【要約】【課題】簡易な方式でデータ量を削減することが可能な撮像装置を提供する。【解決手段】撮像装置は、行列状に配置され、各々が入力光レベルに応じた光電変換電圧を発生する複数のセンサ素子と、センサ素子の列にそれぞれ対応して設けられるビット線とそれぞれ接続され、所定タイミング毎に露光されて複数のセンサ素子で発生した光電変換電圧を増幅して読み出す読出回路とを備える。読出回路は、読み出された同一行または同一列の隣接するセンサ素子でそれぞれ発生した光電変換電圧の差分データを出力する。【選択図】図１
2018007066.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置され、各々が入力光レベルに応じた光電変換電圧を発生する複数のセンサ素子と、
前記センサ素子の列にそれぞれ対応して設けられるビット線とそれぞれ接続され、所定タイミング毎に露光されて前記複数のセンサ素子で発生した光電変換電圧を増幅して読み出す読出回路とを備え、
前記読出回路は、読み出された同一行または同一列の隣接するセンサ素子でそれぞれ発生した光電変換電圧の差分データを出力する、撮像装置。
【請求項２】
前記読出回路から出力されたデータを格納するメモリをさらに備える、請求項１記載の撮像装置。
【請求項３】
前記メモリに格納されたデータを表示する表示部をさらに備える、請求項２記載の撮像装置。
【請求項４】
前記読出回路は、読み出された同一行または同一列の隣接するセンサ素子でそれぞれ発生した光電変換電圧の差分データあるいは、前記複数のセンサ素子で発生した光電変換電圧に基づく画像データを出力する、請求項１記載の撮像装置。
【請求項５】
前記読出回路は、所定フレーム間隔毎に前記読み出された同一行または同一列の隣接するセンサ素子でそれぞれ発生した光電変換電圧の差分データを出力し、それ以外の場合に前記複数のセンサ素子で発生した光電変換電圧に基づく画像データを出力する、請求項４記載の撮像装置。
【請求項６】
前記センサ素子は、
フォトダイオードと、
リセット信号に従って前記フォトダイオードを初期化する第１のトランジスタと、
前記電源と前記ビット線間に接続された場合に前記光電変化電圧を増幅して対応するビット線に出力するための第２のトランジスタと、
制御信号に従って前記第２のトランジスタと前記対応するビット線とを接続する第３のトランジスタとを含む、請求項１〜５のいずれか１項に記載の撮像装置。
【請求項７】
前記センサ素子は、
ゲート信号に従って前記センサ素子と前記第１のトランジスタとを接続する第４のトランジスタをさらに含む、請求項６記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、撮像装置に関する。
【背景技術】
【０００２】
イメージセンサは、テレビカメラ等において、外部から取り込まれた光学的画像情報を電気信号に変換するためのセンサとして用いられるものであって、多数のピクセルを平面上にマトリクス状（行列状）に配置した構成を有する。イメージセンサは、フォトダイオードまたはフォトトランジスタを有するとともに、その周辺回路をＭＯＳ型トランジスタによって構成したピクセル回路からなり、種々の方式が提案されている（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−１７５１０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一方で、多数のピクセルが配置された場合には、ピクセル毎のデータが取得されるためデータ量が多くなる傾向がある。
【０００５】
本開示は、上記の課題を解決するためになされたものであって、簡易な方式でデータ量を削減することが可能な撮像装置を提供することを目的とする。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施例によれば、撮像装置は、行列状に配置され、各々が入力光レベルに応じた光電変換電圧を発生する複数のセンサ素子と、センサ素子の列にそれぞれ対応して設けられるビット線とそれぞれ接続され、所定タイミング毎に露光されて複数のセンサ素子で発生した光電変換電圧を増幅して読み出す読出回路とを備える。読出回路は、読み出された同一行または同一列の隣接するセンサ素子でそれぞれ発生した光電変換電圧の差分データを出力する。
【発明の効果】
【０００８】
一実施例によれば、簡易な方式でデータ量を削減することが可能な撮像装置を提供することが可能である。
【図面の簡単な説明】
【０００９】
【図１】実施形態１に基づく撮像装置１の構成を説明する図である。
【図２】各単位画素の構成を説明するための図である。
【図３】実施形態１に基づく撮像装置１のタイミングチャートを説明する図である。
【図４】実施形態１に基づく撮像装置１で撮像した画像データに基づく画像について説明する図である。
【図５】実施形態１に基づく差分データを出力する場合の概念図である。
【図６】実施形態１に基づく撮像装置１の別のタイミングチャートを説明する図である。
【図７】実施形態１に基づく撮像装置１で撮像した別の画像データに基づく画像について説明する図である。
【図８】実施形態２に基づく撮像装置１＃の全体構成を示す機能ブロック図である。
【図９】実施形態２に基づくメモリ８に格納される画像データに基づいて表示部９で表示することが可能な画像の一例が示されている。
【図１０】実施形態２に基づく画像データの圧縮方式について説明するフロー図である。
【図１１】変形例に基づく単位画素の構成を説明するための図である。
【発明を実施するための形態】
【００１０】
実施形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰り返さない。
【００１１】
（実施形態１）
＜Ａ．撮像装置の構成＞
図１は、実施形態１に基づく撮像装置１の構成を説明する図である。
【００１２】
図１に示されるように、撮像装置１は、画素アレイ部２と、水平駆動部３と、制御部４と、垂直駆動部５と、アンプ３０とを含む。
【００１３】
画素アレイ部２は、単位画素Ｐ（センサ素子）が行列状に配置される。各単位画素には、入射光を光電変換し、入射光に応じた電荷を蓄積する光電変換領域が含まれる。
【００１４】
画素アレイ部２は、複数の単位画素Ｐの行毎にそれぞれ設けられたワード線およびリセット線を含む。また、複数の単位画素Ｐの列毎にそれぞれ設けられたビット線を含む。
【００１５】
本例においては、４個の単位画素Ｐ１〜Ｐ４（以下、総称して単位画素Ｐとも称する）が行列状に配置されている。
【００１６】
また、各行毎にワード線ＷＬおよびリセット線ＲＳＴが設けられる。本例においては、ワード線ＷＬ０，ＷＬ１およびリセット線ＲＳＴ０，ＲＳＴ１が設けられている場合が示されている。
【００１７】
また、列毎にビット線ＢＬが設けられる。本例においては、ビット線ＢＬ０，ＢＬ１が設けられている場合が示されている。
【００１８】
水平駆動部３は、画素アレイ部２に設けられたワード線ＷＬおよびリセット線ＲＳＴを駆動する。
【００１９】
水平駆動部３は、ロウスキャンシフトレジスタ２３と、ロウドライバ２５とを含む。
ロウスキャンシフトレジスタ２３は、クロック制御回路２６からのタイミング信号に従って垂直方向の先頭アドレスから、順次シフトするロウアドレスを生成してロウドライバ２５に供給する。ロウドライバ２５は、ロウアドレスに応じて、画素アレイ部２におけるロウアドレスに対応するリセット線ＲＳＴおよびワード線ＷＬを駆動する。
【００２０】
制御部４は、入力されたアドレスに基づく水平駆動部３および垂直駆動部５を制御する各種制御信号を生成して出力する。
【００２１】
制御部４は、アドレスデコーダ２２と、クロック制御回路２６とを含む。
クロック制御回路２６は、外部からのクロックの入力に従って各回路を制御するタイミング信号を出力する。
【００２２】
アドレスデコーダ２２は、外部からのアドレス信号に応じて、垂直方向と水平方向の先頭アドレスを生成して、ロウスキャンシフトレジスタ２３とカラムスキャンシフトレジスタ２４に供給する。
【００２３】
垂直駆動部５は、画素アレイ部２に設けられたビット線ＢＬを駆動する。
垂直駆動部５は、カラムスキャンシフトレジスタ２４と、カラム選択回路２７とを含む。
【００２４】
カラムスキャンシフトレジスタ２４は、クロック制御回路２６からのタイミング信号に従って水平方向の先頭アドレスから、順次シフトするカラムアドレスを生成して、画素アレイ部２におけるカラムアドレスに対応するビット線ＢＬを駆動する。
【００２５】
カラム選択回路２７は、データ線ＤＬと、トランジスタＲＳ０，ＲＳ１と、トランジスタＹＳ０，ＹＳ１（トランジスタＹＳとも称する）と、キャパシタＣ０，Ｃ１（総称してキャパシタＣとも称する）とを含む。
【００２６】
トランジスタＲＳ０，ＹＳ０は、直列にビット線ＢＬ０とデータ線ＤＬとの間に接続される。
【００２７】
トランジスタＲＳ１，ＹＳ１は、トランジスタＲＳ０，ＹＳ０と並列にビット線ＢＬ１とデータ線ＤＬとの間に直列に接続される。
【００２８】
キャパシタＣ０は、トランジスタＲＳ０とＹＳ０との間の接続ノードと固定電圧との間に設けられる。
【００２９】
キャパシタＣ１は、トランジスタＲＳ１とＹＳ１との間の接続ノードと固定電圧との間に設けられる。
【００３０】
トランジスタＲＳ０，ＲＳ１は、制御信号ＲＳの入力に従って導通し、ビット線ＢＬ０，ＢＬ１とキャパシタＣ０，Ｃ１とを電気的に接続する。これに伴いビット線ＢＬ０，ＢＬ１を介してキャパシタＣ０，Ｃ１に光電変換電圧に基づく電荷が蓄積される。
【００３１】
トランジスタＹＳ０は、カラム選択信号ＹＳＴ０の入力に従って導通し、キャパシタＣ０とデータ線ＤＬとを電気的に接続する。
【００３２】
トランジスタＹＳ１は、カラム選択信号ＹＳＴ１の入力に従って導通し、キャパシタＣ１とデータ線ＤＬとを電気的に接続する。
【００３３】
カラムスキャンシフトレジスタ２４は、カラム選択信号ＹＳＴを順次活性化させてシフトさせる。これに伴いデータ線ＤＬに対して、単位画素Ｐの光電変換電圧に従って蓄積されたキャパシタＣの電荷に基づく電圧が出力される。
【００３４】
動作周期のはじめに、ロウドライバ２５からリセット信号ＲＳＴ０，ＲＳＴ１を順次供給することによって、単位画素Ｐ１〜Ｐ４において、フォトダイオードを充電する。次にリセット信号をオフにして露光を行い、任意の時間後に、各ワード線ＷＬを順次供給することによって、増幅された単位画素Ｐの光電変換電圧をビット線ＢＬ０，ＢＬ１に出力する。また、制御信号ＲＳを供給して、トランジスタＲＳ０，ＲＳ１をオンにすることによって、ビット線ＢＬ０，ＢＬ１の信号電圧を容量Ｃ０，Ｃ１に保持する。
【００３５】
次に、トランジスタＲＳ０，ＲＳ１をオフにし、カラム選択信号ＹＳＴ０，ＹＳＴ１を供給して、トランジスタＹＳ０，ＹＳ１をオンにすることによって、キャパシタＣ０，Ｃ１に保持された信号電圧を順次出力する。
【００３６】
アンプ３０は、データ線ＤＬの電圧を増幅して出力する。
図２は、各単位画素の構成を説明するための図である。
【００３７】
図２に示されるように、単位画素Ｐ（センサ素子）の構成が示される。
単位画素Ｐは、本例においては、Ｎチャネルトランジスタによって構成した例が示される。
【００３８】
この例の単位画素Ｐは、リセット用のトランジスタ１１と、増幅用のトランジスタ１２と、ビット線出力用のトランジスタ１３と、フォトダイオード１４と、電流源１５とを含む。この例において、トランジスタ１２，トランジスタ１３は、エンハンスメント型トランジスタからなっているが、トランジスタ１１はデプレッション型トランジスタからなっている。
【００３９】
トランジスタ１１は、電源電圧ＶＤＤとフォトダイオード１４との間に接続される。トランジスタ１１のゲートはリセット線ＲＳＴと接続される。
【００４０】
トランジスタ１２，１３は、電源電圧とビット線ＢＬとの間に直列接続される。
トランジスタ１２のゲートは、トランジスタ１１とフォトダイオード１４との間の内部ノードと接続される。
【００４１】
トランジスタ１３のゲートは、ワード線ＷＬと接続される。
トランジスタ１１は、リセット線ＲＳＴが「Ｈ」レベルになったとき、電源電圧ＶＤＤをフォトダイオード１４に供給することによって、光電変換動作の開始状態にリセットする作用を行う。
【００４２】
トランジスタ１２は、電流源１５とともにソースフォロァを形成して、フォトダイオード１４の光電変換電圧を増幅する作用を行う。
【００４３】
トランジスタ１３は、ワード線ＷＬが「Ｈ」レベルになったときにオンして、トランジスタ１２がビット線ＢＬを介して電流源１５に接続する作用を行う。フォトダイオード１４は、光入力レベルに対応した光電変換電圧を発生する作用を行う。また、電流源１５は、トランジスタ１３がオンのとき、トランジスタ１２に電流を供給して、ソースフォロァとしての動作を行わせる。
【００４４】
この例の単位画素Ｐの動作を説明する。
未露光状態で、リセット線ＲＳＴに従ってトランジスタ１１を活性化して、フォトダイオード１４を電源電圧ＶＤＤに充電することによって初期化した後、フォトダイオード１４の露光を開始する。
【００４５】
光入力に基づくフォトダイオード１４の光電効果によって、入力光レベルに応じてフォトダイオード１４に生じた光電変換電圧を、ソースフォロァを形成するトランジスタ１２によって、そのトランスコンダクタンスに応じて増幅する。そして任意の時間後に、ワード線ＷＬを活性化してトランジスタ１３を導通させる。
【００４６】
そして、トランジスタ１２で増幅された信号を、ビット線ＢＬに出力する。
＜Ｂ．動作説明＞
図３は、実施形態１に基づく撮像装置１のタイミングチャートを説明する図である。
【００４７】
本例においては、単位画素Ｐ１について説明する。
図３に示されるように、時刻Ｔ０において、ワード線ＷＬ０が選択（「Ｈ」レベル）される。これに伴い、ワード線ＷＬ０に対応する各単位画素が選択される。そして、ワード線ＷＬ０に対応する単位画素Ｐ１で生じた光電変換電圧がビット線に出力される。
【００４８】
また、制御信号ＲＳが「Ｈ」レベルに設定され、当該光電変換電圧がキャパシタＣに格納される。
【００４９】
キャパシタＣに格納された光電変換電圧Ｖｓｉｇがデータ線ＤＬを介してアンプ３０で増幅されて出力される。
【００５０】
時刻Ｔ１において、制御信号ＲＳが「Ｌ」レベルに設定され、ビット線ＢＬとキャパシタとの間に設けられたトランジスタＲＳが非導通状態になる。
【００５１】
時刻Ｔ２において、リセット線ＲＳＴ０が「Ｈ」レベルに活性化される。これに伴い各ワード線ＷＬ０に対応する各単位画素が光電変換動作の開始状態にリセットされる。
【００５２】
時刻Ｔ３において、制御信号ＲＳが「Ｈ」レベルに設定される。また、時刻Ｔ３においては、ワードＷＬ０は選択状態である。したがって、リセット直後の光電変換動作の開始状態の電荷がキャパシタＣに格納される。
【００５３】
キャパシタＣに格納された光電変換電圧Ｖｒｅｆがデータ線ＤＬを介してアンプ３０で増幅されて出力される。
【００５４】
そして、後段の回路で光電変換電圧Ｖｓｉｇ−Ｖｒｅｆの処理が実行される。当該処理は、ノイズ除去処理である。一例として、ノイズ除去処理としてＣＤＳ（Correlated Double Sampling）処理である。
【００５５】
時刻Ｔ４において、制御信号ＲＳが「Ｌ」レベルに設定される。また、ワード線ＷＬ０が非選択（「Ｌ」レベル）となる。
【００５６】
以降の処理については同様である。
当該処理により同一行の単位画素で生成した光電変換電圧に基づく信号を取得することが可能である。
【００５７】
なお、ここでは、カラムスキャンシフトレジスタ２４の動作の詳細については省略するが、カラム選択信号ＹＳＴを順次活性化させて列方向にシフトさせていくことにより各単位画素の光電変化電圧が読み出される。
【００５８】
図４は、実施形態１に基づく撮像装置１で撮像した画像データに基づく画像について説明する図である。
【００５９】
図４には、一例として図示しない表示部で表示された画像の一例が示されている。
具体的には、画素アレイ部２の各単位画素で生成した光電変換電圧に基づく第１の画像データをメモリに格納して、表示部に表示した場合が示されている。一例として人物像が示されている。第１の画像データは、画素アレイ部２について全ての単位画素のデータに基づくものである。
【００６０】
一方で、実施形態１における撮像装置１は、第１の画像データとは異なる第２の画像データを出力する。具体的には、隣接する単位画素間の差分データを出力する。
【００６１】
図５は、実施形態１に基づく差分データを出力する場合の概念図である。
図５に示されるように、本例においては、同一列の隣接する単位画素Ｐ１，Ｐ３について、光電変換電圧の差分データを出力する。
【００６２】
図６は、実施形態１に基づく撮像装置１の別のタイミングチャートを説明する図である。
【００６３】
本例においては、単位画素Ｐ１，Ｐ３について説明する。
図６に示されるように、時刻Ｔ１０において、ワード線ＷＬ１が選択（「Ｈ」レベル）される。これに伴い、ワード線ＷＬ１に対応する各単位画素が選択される。そして、ワード線ＷＬ１に対応する単位画素Ｐ３で生じた光電変換電圧がビット線に出力される。
【００６４】
また、制御信号ＲＳが「Ｈ」レベルに設定され、当該光電変換電圧がキャパシタＣに格納される。
【００６５】
キャパシタＣに格納された光電変換電圧Ｖｓｉｇ１がデータ線ＤＬを介してアンプ３０で増幅されて出力される。
【００６６】
時刻Ｔ１１において、制御信号ＲＳが「Ｌ」レベルに設定され、ビット線ＢＬとキャパシタとの間に設けられたトランジスタＲＳが非導通状態になる。
【００６７】
時刻Ｔ１２において、リセット線ＲＳＴ１が「Ｈ」レベルに活性化される。これに伴いワード線ＷＬ１に対応する各単位画素が光電変換動作の開始状態にリセットされる。
【００６８】
時刻Ｔ１３において、ワード線ＷＬ０が選択（「Ｈ」レベル）される。これに伴い、ワード線ＷＬ０に対応する単位画素Ｐ１で生じた光電変換電圧がビット線に出力される。
【００６９】
また、制御信号ＲＳが「Ｈ」レベルに設定され、当該光電変換電圧がキャパシタＣに格納される。
【００７０】
キャパシタＣに格納された光電変換電圧Ｖｓｉｇ０がデータ線ＤＬを介してアンプ３０で増幅されて出力される。
【００７１】
そして、後段の回路で上記と同様の方式に従って光電変換電圧Ｖｓｉｇ１−Ｖｓｉｇ０の処理が実行される。当該処理により得られるデータは、隣接する単位画素間の差分データである。
【００７２】
時刻Ｔ１４において、制御信号ＲＳが「Ｌ」レベルに設定される。また、ワード線ＷＬ０が非選択（「Ｌ」レベル）となる。
【００７３】
以降の処理については同様である。
当該処理により同一列の隣接する単位画素で生成した光電変換電圧の差分データを取得することが可能である。
【００７４】
なお、ここでは、カラムスキャンシフトレジスタ２４の動作の詳細については省略するが、カラム選択信号ＹＳＴを順次活性化させて列方向にシフトさせていくことにより同様の方式に従ってデータを取得することが可能である。
【００７５】
図７は、実施形態１に基づく撮像装置１で撮像した別の画像データに基づく画像について説明する図である。
【００７６】
図７には、一例として図示しない表示部で表示された画像の一例が示されている。
具体的には、画素アレイ部２の単位画素間で生成した光電変換電圧に基づく第２の画像データをメモリ８に格納して、表示部に表示した場合が示されている。一例として人物画像の明暗の輪郭部分が示されている。第２の画像データは、画素アレイ部２について、同一列の隣接する単位画素間でそれぞれ発生した光電変換電圧の差分データである。差分データとして、隣接する単位画素の光電変化電圧を比較した場合、明暗の差が大きい箇所のデータが得られる。
【００７７】
実施形態１に基づく方式により、画素アレイ部２の全単位画素で生成した光電変換電圧に基づく第１の画像データとは異なる、同一列の隣接する単位画素の光電変換電圧の比較結果に基づく差分データである第２の画像データを生成することが可能である。そして、当該第２の画像データをメモリに格納することにより、メモリに格納する画像データを大幅に圧縮することが可能である。
【００７８】
なお、人物画像の明暗の輪郭部分を示す差分データは、公知の画像処理により人物であることを認識するために利用することが可能であり、利用するアプリケーション（画像認証等のアプリケーション）の処理負荷を軽減することが可能である。
【００７９】
なお、上記においては、同一列の隣接する単位画素間の差分データに基づいて第２の画像データを生成する場合について説明したが、特にこれに限られず同一行の隣接する単位画素間の差分データに基づいて第２の画像データを生成することも可能である。
【００８０】
当該方式により、メモリに格納する画像データを大幅に圧縮することが可能である。
（実施形態２）
実施形態２においては、複数のフレーム数の画像データを圧縮する方式について説明する。具体的には、実施形態２は、画像データのフレーム数をカウントアップし、フレーム数に応じて処理を切り替える。
【００８１】
図８は、実施形態２に基づく撮像装置１＃の全体構成を示す機能ブロック図である。
図８に示されるように、実施形態２に基づく撮像装置１＃は、図１で説明した撮像装置１の構成について機能ブロックとするとともに、読出部６、メモリ８、出力制御部７、表示部９の機能ブロックをさらに追加した点が異なる。
【００８２】
読出部６は、アンプ３０を含み、画素アレイ部２から読み出した画像データをメモリ８に格納する。
【００８３】
出力制御部７は、制御部４からの指示に従ってメモリ８に格納されている画像データを読み出して表示部９に出力する。
【００８４】
制御部４は、画素アレイ部２から読み出す画像データのフレーム数をカウントし、カウント結果に基づく所定の画像処理を実行する。
【００８５】
具体的には、所定フレーム数目について第１の画像データとしてそのままメモリ８に格納し、所定フレーム数目までは圧縮した第２の画像データとしてメモリ８に格納する。
【００８６】
例えば、１フレーム数目の画像データについては第１の画像データとしてそのままメモリ８に格納し、以降２〜４フレーム数目の画像データについては、差分データである第２の画像データをメモリ８に格納する。そして、また、５フレーム数目の画像データについては第１の画像データとしてそのままメモリ８に格納するようにしても良い。以降については同様の方式に従って画像データを格納する。
【００８７】
図９は、実施形態２に基づくメモリ８に格納される画像データに基づいて表示部９で表示することが可能な画像の一例が示されている。
【００８８】
図９に示されるように、１フレーム数目Ｍ１については、画素アレイ部２の単位画素で生成した光電変換電圧に基づく第１の画像データをメモリ８に格納する場合が示されている。一例として人物像が示されている。第１の画像データは、画素アレイ部２について全ての単位画素のデータに基づくものである。２フレーム数目Ｍ２については、画素アレイ部２の隣接する単位画素で生成した光電変換電圧の差分データに基づく第２の画像データをメモリ８に格納する場合が示されている。３フレーム数目Ｍ３については、画素アレイ部２の隣接する単位画素で生成した光電変換電圧の差分データに基づく第２の画像データをメモリ８に格納する場合が示されている。４フレーム数目Ｍ４については、画素アレイ部２の隣接する単位画素で生成した光電変換電圧の差分データに基づく第２の画像データをメモリ８に格納する場合が示されている。５フレーム数目Ｍ５については、画素アレイ部２の単位画素で生成した光電変換電圧に基づく第１の画像データをメモリ８に格納する場合が示されている。一例として人物像が示されている。
【００８９】
当該方式により、２〜４フレーム数目の画像データについては、差分データであるためデータを圧縮した形式でメモリ８に格納することが可能である。
【００９０】
したがって、メモリ８に格納する画像データを大幅に圧縮することが可能である。
また、所定フレーム数毎に第１の画像データをそのままメモリ８に格納することにより、画像の劣化も抑制することが可能である。
【００９１】
図１０は、実施形態２に基づく画像データの圧縮方式について説明するフロー図である。
【００９２】
主に制御部４における処理である。
図１０に示されるように、制御部４は、撮像処理が有るかどうかを判断する（ステップＳ０）。
【００９３】
ステップＳ０において、制御部４は、撮像処理が有ると判断した場合（ステップＳ０においてＹＥＳ）には、フレーム数をカウントアップする（ステップＳ１）。なお、図示しないがフレーム数をカウントするカウンタが設けられているものとする。初期値は０である。
【００９４】
次に、ステップＳ１において、制御部４は、フレーム数を確認する（ステップＳ２）。制御部４は、カウンタのカウント値を確認する。
【００９５】
次に、制御部４は、所定フレーム数目の画像データであるか否かを判断する（ステップＳ４）。本例においては、所定フレーム数として一例として１に設定した場合について説明する。制御部４は、カウンタのカウント値を確認し、画素アレイ部２から読み出した画像データのフレーム数目が１か否かを判断する。なお、所定フレーム数の値は、任意の値に設定可能である。
【００９６】
次に、制御部４は、所定フレーム数目の画像データであると判断した場合には、フル画像データをメモリ８に出力するように指示する（ステップＳ６）。制御部４は、１フレーム数目の画像データであると判断した場合には、図３で説明した方式に従う読出処理を実行し、フル画像データを読出部６からメモリ８に出力する。
【００９７】
次に、制御部４は、処理が終了したか否かを判断する（ステップＳ８）。
ステップＳ８において、制御部４は、処理が終了したと判断した場合（ステップＳ８においてＹＥＳ）には、処理を終了する（エンド）。
【００９８】
一方、ステップＳ８において、制御部４は、処理が終了しないと判断した場合（ステップＳ８においてＮＯ）には、ステップＳ０に戻り、上記処理を繰り返す。
【００９９】
ステップＳ４において、制御部４は、所定フレーム数目の画像データで無いと判断した場合（ステップＳ４においてＮＯ）には、差分画像データを出力するように指示する（ステップＳ１０）。制御部４は、所定フレーム数目の画像データで無いと判断した場合には、図６で説明した方式に従う読出処理を実行し、隣接する単位画素で生成した光電変換電圧の差分データを読出部６からメモリ８に出力する。
【０１００】
次に、制御部４は、フレーム数目がＰ以上であるか否かを判断する（ステップＳ１２）。一例として、Ｐは本例においては４に設定する。
【０１０１】
ステップＳ１２において、制御部４は、フレーム数目がＰ以上であると判断した場合（ステップＳ１２においてＹＥＳ）には、カウンタの値をリセットする（ステップＳ１４）。初期値０に設定する。
【０１０２】
そして、ステップＳ８に進む。
一方、ステップＳ１２において、制御部４は、フレーム数目がＰ以上でないと判断した場合（ステップＳ１２においてＮＯ）には、リセットすることなくステップＳ８に進む。そして、上記処理を繰り返す。
【０１０３】
当該処理により、１フレーム数目の画像データは、フル画像データがメモリ８に格納される。一方、２フレーム数目〜４フレーム数目の画像データは、差分画像データがメモリ８に格納される。４フレーム数目の画像データの後、フレーム数の値は０に設定される。次のフレーム数の画像データについては、フル画像データがメモリ８に格納される。上記処理を繰り返す。
【０１０４】
したがって、複数フレーム数の画像データについて、メモリ８に格納する画像データを大幅に圧縮することが可能である。なお、静止画の画像データおよび動画の画像データのいずれの場合にも当該処理は適用可能である。
【０１０５】
（変形例）
図１１は、変形例に基づく単位画素の構成を説明するための図である。
【０１０６】
図１１に示されるように、図２の単位画素の構成と比較して、トランジスタ１６を追加した点が異なる。トランジスタ１６は、フォトダイオード１４とトランジスタ１１との間に接続され、そのゲートは制御信号ＴＧの入力を受ける。その他の構成については、図２で説明したのと同様であるのでその詳細な説明については繰り返さない。
【０１０７】
トランジスタ１６は、常時は、フォトダイオード１４をトランジスタ１１のソースとトランジスタ１２のゲートとの接続点から切り離しているが、ゲート信号ＴＧがハイレベルになったときオンして、フォトダイオード１４をこの接続点に接続する作用を行う。
【０１０８】
この例の単位画素の動作を説明する。
未露光状態で、リセット信号ＲＳＴによってトランジスタ１１を活性化するとともに、ゲート信号ＴＧによってトランジスタ１６を活性化して、フォトダイオード１４を電源電圧ＶＤＤに充電することによって初期化した後、ゲート信号ＴＧをオフにして、フォトダイオード１４をトランジスタ１１のソースから切り離した状態で、フォトダイオード１４の露光を開始する。任意の時間後に再びゲート信号ＴＧによってトランジスタ１６を活性化して、光入力に基づくフォトダイオード１４の光電効果によって、入力光レベルに応じてフォトダイオード１４に生じた光電変換電圧を、トランジスタ１２のゲート容量によって形成される一時メモリ部１７に読み出したのち、ゲート信号ＴＧをオフにして、フォトダイオード１４を一時メモリ部１７から切り離す。そして一時メモリ部１７に保持された電圧を、ソースフォロァを形成するトランジスタ１２によって、そのトランスコンダクタンスｇｍに応じて増幅する。そしてワード線ＷＬに応じてトランジスタ１３を活性化することによって、トランジスタ１２で増幅された信号を、ビット線ＢＬに出力する。
【０１０９】
当該単位画素においても上記と同様の構成を実現することが可能である。なお、単位画素の構成についてはこれに限られず他の構成を採用可能である点は言うまでもない。
【０１１０】
以上、本開示を実施形態に基づき具体的に説明したが、本開示は、実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１１１】
１，１＃  撮像装置、２  画素アレイ部、３  水平駆動部、４  制御部、５  垂直駆動部、６  読出部、７  出力制御部、８  メモリ、９  表示部、１４  フォトダイオード、１５  電流源、１７  一時メモリ部、２２  アドレスデコーダ、２３  ロウスキャンシフトレジスタ、２４  カラムスキャンシフトレジスタ、２５  ロウドライバ、２６  クロック制御回路、２７  カラム選択回路、３０  アンプ。
【図１】
2018007066.tif 000003
【図２】
2018007066.tif 000004
【図３】
2018007066.tif 000005
【図４】
2018007066.tif 000006
【図５】
2018007066.tif 000007
【図６】
2018007066.tif 000008
【図７】
2018007066.tif 000009
【図８】
2018007066.tif 000010
【図９】
2018007066.tif 000011
【図１０】
2018007066.tif 000012
【図１１】
2018007066.tif 000013