(57)【要約】【課題】信頼性を高めたＤＣ／ＤＣコンバータを提供する。【解決手段】フィードバック回路２０６は、ＤＣ／ＤＣコンバータ２００の出力電圧ＶＯＵＴに応じた検出電圧ＶＯＵＴＳが目標電圧に近づくように、フォトカプラ２０４の発光素子を駆動する。一次側コントローラ２０２は、フォトカプラ２０４の受光素子と接続され、フィードバック信号ＶＦＢに応じてスイッチングトランジスタＭ１をスイッチングする。同期整流コントローラ３００は、同期整流トランジスタＭ２のゲート電極と接続されるゲート（ＧＡＴＥ）ピンを有し、同期整流トランジスタＭ２を駆動する。ゲートオープン検出回路３５０は、同期整流コントローラ３００の外部に設けられており、同期整流トランジスタＭ２のゲート電極と接続され、ゲート電極にパルスが発生しないときに、同期整流コントローラ３００のゲートピンが電気的にオープンであるゲートオープン異常と判定する。【選択図】図２
2018007422.tif 000002
【特許請求の範囲】
【請求項１】
絶縁同期整流型のＤＣ／ＤＣコンバータであって、
一次巻線および二次巻線を有するトランスと、
前記トランスの一次巻線と接続されるスイッチングトランジスタと、
前記トランスの二次巻線と接続される同期整流トランジスタと、
発光素子および受光素子を含むフォトカプラと、
前記ＤＣ／ＤＣコンバータの出力電圧に応じた検出電圧を受ける制御入力ピンを有し、前記検出電圧が目標電圧に近づくように、前記フォトカプラの前記発光素子を駆動するフィードバック回路と、
前記フォトカプラの前記受光素子と接続され、前記受光素子からのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする一次側コントローラと、
前記同期整流トランジスタのゲート電極と接続されるゲートピンを有し、前記同期整流トランジスタを駆動する同期整流コントローラと、
前記同期整流コントローラの外部に設けられており、前記同期整流トランジスタのゲート電極と接続され、前記ゲート電極にパルスが発生しないときに、前記同期整流コントローラのゲートピンが電気的にオープンであるゲートオープン異常と判定するゲートオープン検出回路と、
を備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
前記出力電圧が過電圧しきい値を超えると前記スイッチングトランジスタのスイッチングを停止させる過電圧保護回路を備え、
前記ゲートオープン検出回路は、前記ゲート電極に前記パルスが発生しないときに、前記検出電圧を強制的に低下させることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記過電圧保護回路は、前記出力電圧が解除しきい値を下回ると前記スイッチングトランジスタのスイッチングを再開させることを特徴とする請求項２に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記ゲートオープン検出回路は、前記ＤＣ／ＤＣコンバータの軽負荷状態において、前記検出電圧を低下させないことを特徴とする請求項２または３に記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記ゲートオープン検出回路は、前記同期整流トランジスタのドレイン電極に生ずる周期信号のローレベル時間が短いときには、前記検出電圧を低下させないことを特徴とする請求項２または３に記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記ゲートオープン検出回路は、
キャパシタと、
前記ゲート電極の電圧により前記キャパシタを充電する第１経路と、
前記同期整流トランジスタのドレイン電極の電圧により前記キャパシタを充電および放電する第２経路と、
を含み、前記キャパシタの電圧に応じて、前記検出電圧を変化させることを特徴とする請求項１から５のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項７】
前記第１経路は、カソードが前記キャパシタ側となる向きで配置される第１ダイオードを含むことを特徴とする請求項６に記載のＤＣ／ＤＣコンバータ。
【請求項８】
前記第２経路は、
カソードが前記ドレイン電極側となる向きで配置される第２ダイオードと、
前記第２ダイオードと並列に接続される抵抗と、
を含むことを特徴とする請求項６または７に記載のＤＣ／ＤＣコンバータ。
【請求項９】
前記ゲートオープン検出回路は、前記キャパシタと前記制御入力ピンの間に、カソードが前記キャパシタ側となる向きで設けられた第３ダイオードをさらに含むことを特徴とする請求項６から８のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項１０】
前記ゲートオープン検出回路は、前記ゲート電極の信号をピークホールドするピークホールド回路を含み、前記ピークホールド回路の出力電圧にもとづいて、前記検出電圧を変化させることを特徴とする請求項２から５のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項１１】
前記ゲートオープン検出回路は、前記ピークホールド回路の出力電圧を、前記同期整流トランジスタのドレイン電極に生ずる周期信号のデューティ比にもとづいて補正することを特徴とする請求項１０に記載のＤＣ／ＤＣコンバータ。
【請求項１２】
絶縁同期整流型のＤＣ／ＤＣコンバータであって、
一次巻線および二次巻線を有するトランスと、
前記トランスの一次巻線と接続されるスイッチングトランジスタと、
前記トランスの二次巻線と接続される同期整流トランジスタと、
発光素子および受光素子を含むフォトカプラと、
前記ＤＣ／ＤＣコンバータの出力電圧に応じた検出電圧を受ける制御入力ピンを有し、前記検出電圧が目標電圧に近づくように、前記フォトカプラの前記発光素子を駆動するフィードバック回路と、
前記フォトカプラの前記受光素子と接続され、前記受光素子からのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする一次側コントローラと、
前記同期整流トランジスタのゲート電極と接続されるゲートピンを有し、前記同期整流トランジスタを駆動する同期整流コントローラと、
キャパシタと、
前記ゲート電極の電圧により前記キャパシタを充電する第１経路と、
を備え、
前記キャパシタの電圧に応じて、前記制御入力ピンの電圧が制限されることを特徴とするＤＣ／ＤＣコンバータ。
【請求項１３】
前記同期整流トランジスタのドレイン電極の電圧により前記キャパシタを充電および放電する第２経路をさらに備えることを特徴とする請求項１２に記載のＤＣ／ＤＣコンバータ。
【請求項１４】
フライバックコンバータであることを特徴とする請求項１から１３のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項１５】
ＬＬＣコンバータであることを特徴とする請求項１から１３のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項１６】
負荷と、
商用交流電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧して負荷に供給する請求項１から１３のいずれかに記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電子機器。
【請求項１７】
商用交流電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧して負荷に供給する請求項１から１３のいずれかに記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源アダプタ。
【請求項１８】
絶縁同期整流型のＤＣ／ＤＣコンバータの保護方法であって、
前記ＤＣ／ＤＣコンバータは、
一次巻線および二次巻線を有するトランスと、
前記トランスの一次巻線と接続されるスイッチングトランジスタと、
前記トランスの二次巻線と接続される同期整流トランジスタと、
発光素子および受光素子を含むフォトカプラと、
前記ＤＣ／ＤＣコンバータの出力電圧に応じた検出電圧を受ける制御入力ピンを有し、前記検出電圧が目標電圧に近づくように、前記フォトカプラの前記発光素子を駆動するフィードバック回路と、
前記フォトカプラの前記受光素子と接続され、前記受光素子からのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする一次側コントローラと、
前記同期整流トランジスタのゲート電極と接続されるゲートピンを有し、前記同期整流トランジスタを駆動する同期整流コントローラと、
を備え、
前記保護方法は、
前記ゲート電極の電圧によりキャパシタを充電するステップと、
前記キャパシタの電圧に応じて、前記制御入力ピンの電圧を制限するステップと、
を備えることを特徴とする保護方法。
【請求項１９】
前記同期整流トランジスタのドレイン電極の電圧により前記キャパシタを充電および放電するステップをさらに備えることを特徴とする請求項１８に記載の保護方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁同期整流型ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
ＡＣ／ＤＣコンバータをはじめとする様々な電源回路に、フライバック型のＤＣ／ＤＣコンバータが利用される。図１（ａ）は、ダイオード整流型のフライバックコンバータ２００Ｒを、図１（ｂ）は、同期整流型のフライバックコンバータ２００Ｓの回路図である。
【０００３】
図１（ａ）のフライバックコンバータ２００Ｒは、入力端子Ｐ１の入力電圧ＶＩＮを受け、所定の目標電圧に安定化された直流の出力電圧ＶＯＵＴを生成し、出力端子Ｐ２と接地端子Ｐ３の間に接続される負荷（不図示）に供給する。トランスＴ１の一次巻線Ｗ１には、スイッチングトランジスタＭ１が接続され、二次巻線Ｗ２には、ダイオードＤ１が接続される。出力キャパシタＣ１は、出力端子Ｐ２に接続される。
【０００４】
フィードバック回路２０６は、出力電圧ＶＯＵＴとその目標電圧ＶＯＵＴ（ＲＥＦ）の誤差に応じた電流でフォトカプラ２０４の発光素子を駆動する。フォトカプラ２０４の受光素子には、誤差に応じたフィードバック電流ＩＦＢが流れる。一次側コントローラ（Primary Controller）２０２のＦＢ（フィードバック）ピンには、フィードバック電流ＩＦＢに応じたフィードバック信号ＶＦＢが発生し、一次側コントローラ２０２はフィードバック信号ＶＦＢに応じたデューティ比（あるいは周波数）を有するパルス信号を発生し、スイッチングトランジスタＭ１を駆動する。
【０００５】
図１（ａ）のダイオード整流型のフライバックコンバータでは、ダイオードＤ１において、Ｖｆ×ＩＯＵＴの電力損失が発生する。Ｖｆは順方向電圧であり、ＩＯＵＴは負荷電流である。Ｖｆ＝０．５Ｖ、ＩＯＵＴ＝１０Ａとすると、電力損失は５Ｗとなる。そのため多くの用途において、ダイオードＤ１を冷却するための放熱板やヒートシンクが必要となる。
【０００６】
図１（ｂ）のフライバックコンバータ２００Ｓは、図１（ａ）のダイオードＤ１に代えて、同期整流トランジスタＭ２および同期整流コントローラ（同期整流ＩＣともいう）３００Ｓを備える。同期整流コントローラ３００Ｓは、一次側のスイッチングトランジスタＭ１のスイッチングと同期して、同期整流トランジスタＭ２をスイッチングする。
【０００７】
同期整流型のフライバックコンバータでは、同期整流トランジスタＭ２の損失は、ＲＯＮ×ＩＯＵＴ２となる。ＲＯＮは同期整流トランジスタＭ２のオン抵抗であり、ＲＯＮ＝５ｍΩ、ＩＯＵＴ＝１０Ａとすると、損失は０．５Ｗとなりダイオード整流型に比べて大きく低減する。したがって理論上、同期整流型では、放熱板やヒートシンクが不要であり、あるいは簡略化できる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−１５９７２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明者らは、図１（ｂ）の同期整流型のコンバータについて検討した結果、以下の課題を認識するに至った。
【００１０】
同期整流コントローラ３００Ｓや周辺の回路素子の実装不良が存在し、スイッチングトランジスタＭ２のゲートソース間がショートされると、スイッチングトランジスタＭ１のスイッチングが不能となる故障モードが発生しうる。
【００１１】
たとえば同期整流トランジスタＭ２のゲート電極とソース電極の間は、抵抗を介してプルダウンされている。同期整流コントローラ３００のゲート（ＧＡＴＥ）ピンと実装基板の間のハンダが外れると、同期整流トランジスタＭ２のゲートソース間がショートされるため、同期整流トランジスタＭ２がオフ状態で固定される。このときＧＡＴＥピンには、スイッチングパルスが発生することに留意されたい。
【００１２】
このときＤＣ／ＤＣコンバータ２００ｓは、同期整流トランジスタＭ２のボディダイオードＤ２を図１のダイオードＤ１の代替として、ダイオード整流モードで動作する。このとき負荷には適切な出力電圧ＶＯＵＴが供給され続けるが、ボディダイオードＤ２において、５Ｗもの電力損失が発生してしまう。
【００１３】
同期整流トランジスタＭ２のボディダイオードＤ２に電流が流れ続けると、同期整流トランジスタＭ２が異常発熱するという問題がある。また同期整流トランジスタＭ２が発生する熱によって、同期整流トランジスタＭ２自身あるいは周辺回路素子の信頼性が低下するおそれがある。
【００１４】
この対策のためには、ボディダイオードＤ２よりも大容量のダイオード素子（不図示）を、同期整流トランジスタＭ２と逆並列に接続するなどといった対策が必要となり、コストアップ、実装面積増大の要因となる。
【００１５】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、信頼性を高めたＤＣ／ＤＣコンバータの提供にある。
【課題を解決するための手段】
【００１６】
本発明のある態様は、絶縁同期整流型のＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、一次巻線および二次巻線を有するトランスと、トランスの一次巻線と接続されるスイッチングトランジスタと、トランスの二次巻線と接続される同期整流トランジスタと、発光素子および受光素子を含むフォトカプラと、ＤＣ／ＤＣコンバータの出力電圧に応じた検出電圧を受ける制御入力ピンを有し、検出電圧が目標電圧に近づくように、フォトカプラの発光素子を駆動するフィードバック回路と、フォトカプラの受光素子と接続され、受光素子からのフィードバック信号に応じてスイッチングトランジスタをスイッチングする一次側コントローラと、同期整流トランジスタのゲート電極と接続されるゲートピンを有し、同期整流トランジスタを駆動する同期整流コントローラと、同期整流コントローラの外部に設けられており、同期整流トランジスタのゲート電極と接続され、ゲート電極にパルスが発生しないときに、同期整流コントローラのゲートピンが電気的にオープンであるゲートオープン異常と判定するゲートオープン検出回路と、を備える。
【００１７】
この態様によると、同期整流コントローラの外部に、ゲートピンのオープン検出回路を実装することで、ゲートピンのオープン異常が発生したときに、適切な保護措置を講ずることができる。これによりＤＣ／ＤＣコンバータがダイオード整流モードで動作し続けるのを防止し、信頼性を高めることができる。
【００１８】
ＤＣ／ＤＣコンバータは、出力電圧が過電圧しきい値を超えるとスイッチングトランジスタのスイッチングを停止させる過電圧保護回路を備えてもよい。ゲートオープン検出回路は、ゲート電極にパルスが発生しないときに、検出電圧を強制的に低下させてもよい。
ゲートオープン異常が発生し、検出電圧が強制低下すると、一次側のスイッチングトランジスタのデューティ比が大きくなり、出力電圧が上昇する。そして出力電圧が過電圧しきい値を超えると、スイッチングトランジスタが停止する。これにより回路を保護できる。
【００１９】
過電圧保護回路は、出力電圧が解除しきい値を下回ると、スイッチングトランジスタのスイッチングが再開してもよい。この場合、ゲートオープン異常が発生したときに、動作期間と停止期間を交互に繰り返す間欠動作となる。停止期間を、同期整流トランジスタの熱が低下する緩和時間と同じ時間スケールとすることで、同期整流トランジスタの温度上昇を抑制できる。
【００２０】
ゲートオープン検出回路は、ＤＣ／ＤＣコンバータの軽負荷状態において、検出電圧を低下させなくてもよい。
ＤＣ／ＤＣコンバータの負荷電力は、同期整流トランジスタに流れる電流に比例する。したがって負荷電力が小さいときには同期整流トランジスタの電流も小さいため、ダイオード整流モードで動作したとしても問題がない場合がある。この態様によれば、負荷電力があるレベルより小さいときには、負荷に電力を供給し続けることができる。
【００２１】
ゲートオープン検出回路は、同期整流トランジスタのドレイン電極に生ずる周期信号のローレベル時間が短いときには、検出電圧を低下させなくてもよい。軽負荷状態では、周期信号のローレベル時間が短くなるため、負荷電力を推定できる。
【００２２】
ゲートオープン検出回路は、キャパシタと、ゲート電極の電圧によりキャパシタを充電する第１経路と、同期整流トランジスタのドレイン電極の電圧によりキャパシタを充電および放電する第２経路と、を含み、キャパシタの電圧に応じて、検出電圧を変化させてもよい。
キャパシタの電圧は、ゲート電極にパルスが生じているとき高く、反対にパルスが生じてないとき低くなる。さらにゲート電極にパルスが生じていない状況であっても、キャパシタは周期信号によって充放電されるところ、軽負荷状態では、ローレベル時間が短いためキャパシタから放電される電荷量が少なくなり、キャパシタの電圧は高くなる。したがって第１経路、第２経路の充電速度、放電速度を適切に設定することで、検出電圧を所望に変化させることができる。
【００２３】
第１経路は、カソードがキャパシタ側となる向きで配置される第１ダイオードを含んでもよい。第２経路は、カソードがドレイン電極側となる向きで配置される第２ダイオードと、第２ダイオードと並列に接続される抵抗と、を含んでもよい。
【００２４】
ゲートオープン検出回路は、キャパシタと制御入力ピンの間に、カソードがキャパシタ側となる向きで設けられた第３ダイオードをさらに含んでもよい。これにより、キャパシタの電圧に応じて、制御入力ピンの電圧を低下させることができる。
【００２５】
ゲートオープン検出回路は、ゲート電極の信号をピークホールドするピークホールド回路を含み、ピークホールド回路の出力電圧にもとづいて、検出電圧を変化させてもよい。ゲートオープン検出回路は、ピークホールド回路の出力電圧を、同期整流トランジスタのドレイン電極に生ずる周期信号のデューティ比にもとづいて補正してもよい。
【００２６】
ＤＣ／ＤＣコンバータはフライバックコンバータであってもよい。ＤＣ／ＤＣコンバータはＬＬＣコンバータであってもよい。
【００２７】
本発明の別の態様は電子機器に関する。電子機器は、負荷と、商用交流電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧して負荷に供給する上述のいずれかのＤＣ／ＤＣコンバータと、を備えてもよい。
【００２８】
本発明の別の態様は電源アダプタに関する。電源アダプタは、商用交流電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧して負荷に供給する上述のいずれかのＤＣ／ＤＣコンバータと、を備えてもよい。
【００２９】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００３０】
本発明のある態様によれば、ＤＣ／ＤＣコンバータの発熱を抑制できる。
【図面の簡単な説明】
【００３１】
【図１】図１（ａ）は、ダイオード整流型のフライバックコンバータを、図１（ｂ）は、同期整流型のフライバックコンバータの回路図である。
【図２】実施の形態に係る絶縁型のＤＣ／ＤＣコンバータの回路図である。
【図３】図２のＤＣ／ＤＣコンバータの動作波形図である。
【図４】ＤＣ／ＤＣコンバータの構成例の回路図である。
【図５】図５（ａ）、（ｂ）は、重負荷時および軽負荷時のＤＣ／ＤＣコンバータの動作波形図である。
【図６】ＤＣ／ＤＣコンバータを備えるＡＣ／ＤＣコンバータの回路図である。
【図７】ＡＣ／ＤＣコンバータを備えるＡＣアダプタを示す図である。
【図８】図８（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータを備える電子機器を示す図である。
【発明を実施するための形態】
【００３２】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３３】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【００３４】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【００３５】
図２は、実施の形態に係る絶縁型のＤＣ／ＤＣコンバータ２００の回路図である。ＤＣ／ＤＣコンバータ２００は、フライバックコンバータであり、入力端子Ｐ１の入力電圧ＶＩＮを受け、所定の目標電圧に安定化された直流の出力電圧ＶＯＵＴを生成し、出力端子Ｐ２と接地端子Ｐ３の間に接続される負荷（不図示）に供給する。
【００３６】
トランスＴ１は、一次巻線Ｗ１、二次巻線Ｗ２および補助巻線Ｗ３を有する。一次巻線Ｗ１の一端は入力端子Ｐ１と接続され、直流の入力電圧ＶＩＮを受ける。スイッチングトランジスタＭ１のドレインは、トランスＴ１の一次巻線Ｗ１の他端と接続される。スイッチングトランジスタＭ１のソースと接地ラインの間には、電流検出用のセンス抵抗ＲＣＳが挿入される。
【００３７】
同期整流トランジスタＭ２およびトランスＴ１の二次巻線Ｗ２は、出力端子Ｐ２と接地端子Ｐ３の間に直列に設けられる。出力キャパシタＣ１は、出力端子Ｐ２と接地端子Ｐ３の間に接続される。
【００３８】
フォトカプラ２０４は、発光素子および受光素子を含む。発光素子は、抵抗Ｒ２１，Ｒ２２によってバイアスされている。フィードバック回路２０６は、ＤＣ／ＤＣコンバータ２００の出力電圧ＶＯＵＴが目標電圧ＶＯＵＴ（ＲＥＦ）に近づくように、フォトカプラ２０４の発光素子を駆動する。たとえばフィードバック回路２０６は、その制御入力（ＳＨ＿ＩＮ）ピンに出力電圧ＶＯＵＴを抵抗Ｒ１１，Ｒ１２によって分圧した検出電圧ＶＯＵＴＳを受け、検出電圧ＶＯＵＴＳとその目標電圧の誤差に応じた電流ＩＥＲＲによりフォトカプラ２０４の発光素子を駆動する。たとえばフィードバック回路２０６は、シャントレギュレータを含んでもよいし、エラーアンプを含んでもよい。
【００３９】
一次側コントローラ２０２は、フォトカプラ２０４の受光素子と接続される。一次側コントローラ２０２のフィードバック（ＦＢ）ピンには、フォトカプラ２０４の受光素子に流れるフィードバック電流ＩＦＢに応じたフィードバック信号ＶＦＢが発生する。また一次側コントローラ２０２の電流検出（ＣＳ）端子には、センス抵抗ＲＣＳに生ずる電流検出信号ＶＣＳが入力される。
【００４０】
一次側コントローラ２０２は、フィードバック信号ＶＦＢに応じたデューティ比（または周波数）を有するパルス信号を生成して出力（ＯＵＴ）端子から出力し、スイッチングトランジスタＭ１を駆動する。一次側コントローラ２０２の構成や制御方式は特に限定されない。たとえば一次側コントローラ２０２は、電流モードの変調器であってもよい。この場合、パルス信号のデューティ比は、電流検出信号ＶＣＳに応じて調節される。
【００４１】
トランスＴ１の補助巻線Ｗ３は、ダイオードＤ３およびキャパシタＣ３とともに自己電源回路２０８を形成している。自己電源回路２０８が生成する電源電圧ＶＣＣは、一次側コントローラ２０２の電源（ＶＣＣ）端子に供給される。
【００４２】
同期整流コントローラ３００は、同期整流トランジスタＭ２を制御する。ダイオードＤ２は、同期整流トランジスタＭ２のボディダイオードである。たとえば同期整流コントローラ３００は、同期整流トランジスタＭ２のドレインソース間電圧ＶＤＳ２にもとづいて、制御パルスを生成し、制御パルスに応じたゲートパルスを同期整流トランジスタＭ２のゲートに供給する。
【００４３】
同期整流コントローラ３００は、ひとつのパッケージに収容されており、少なくともドレイン（ＤＲＡＩＮ）ピン、ソース（ＳＯＵＲＣＥ）ピン、ゲート（ＧＡＴＥ）ピンを有する。ＳＯＵＲＣＥピンは、同期整流コントローラ３００のグランド端子である。
【００４４】
同期整流コントローラ３００は、ＤＲＡＩＮピンの電圧ＶＤ２（同期整流トランジスタＭ２のドレインソース間電圧ＶＤＳ２）もとづいて、同期整流トランジスタＭ２を駆動する。
【００４５】
ゲートオープン検出回路３５０は、同期整流コントローラ３００の外部に設けられており、同期整流トランジスタＭ２のゲート電極と接続される。ゲートオープン検出回路３５０は、ゲート電極にパルスが発生しないときに、同期整流コントローラ３００のＧＡＴＥピンが電気的にオープンである状態（ゲートオープン異常）と判定する。
【００４６】
ゲートオープン検出回路３５０は、ゲートオープン異常を検出すると、一次側コントローラ２０２によるスイッチングトランジスタＭ１のスイッチングが停止するように、そのほかの回路に作用する。
【００４７】
ＤＣ／ＤＣコンバータ２００は、出力電圧ＶＯＵＴが過電圧しきい値ＶＯＶＰ１を超えるとスイッチングトランジスタＭ１のスイッチングを停止させるＯＶＰ（過電圧保護）回路３９０を備える。図２において、ＯＶＰ回路３９０はフィードバック回路２０６に内蔵されている。ＯＶＰ回路３９０は、ＳＨ＿ＩＮピンの電圧ＶＯＵＴＳにもとづいて過電圧状態を検出してもよい。フィードバック回路２０６の出力（ＳＨ＿ＯＵＴ）ピンには、出力電圧ＶＯＵＴに応じた電圧が発生する。そこでＯＶＰ回路３９０は、ＳＨ＿ＯＵＴピンの電圧にもとづいて過電圧状態を検出してもよい。ＯＶＰ回路３９０は、過電圧状態においてフォトカプラ２０４の発光素子を強く駆動する。これにより、フィードバック電流ＩＦＢが増大し、フィードバック信号ＶＦＢが低下し、スイッチングトランジスタＭ１のスイッチングが停止する。
【００４８】
ゲートオープン検出回路３５０は、ゲートオープン異常を検出すると、フィードバック回路２０６のＳＨ＿ＩＮピンの電圧（検出電圧ＶＯＵＴＳ）を強制的に低下させる。
【００４９】
以上がＤＣ／ＤＣコンバータ２００の構成である。続いてその動作を説明する。図３は、図２のＤＣ／ＤＣコンバータ２００の動作波形図である。
【００５０】
時刻ｔ０より前において、ＤＣ／ＤＣコンバータ２００は正常であり、同期整流トランジスタＭ２のゲート電極にはパルス信号が発生している。検出電圧ＶＯＵＴＳはフィードバックによって基準電圧ＶＲＥＦに安定化されており、その結果、出力電圧ＶＯＵＴは目標レベルＶＯＵＴ（ＲＥＦ）に安定化されている。
【００５１】
時刻ｔ０にゲートオープン異常が発生する。そうすると、同期整流トランジスタＭ２のゲート電極のパルスが消失し、ローレベルを維持する。ゲートオープン検出回路３５０は、ある検出期間の経過後の時刻ｔ１に、ＳＨ＿ＩＮピンの電圧ＶＯＵＴＳを強制的に低下させる。これによりフィードバック回路２０６のＳＨ＿ＯＵＴピンに流れる電流ＩＥＲＲが小さくなり、フィードバック信号ＶＦＢが上昇し、スイッチングトランジスタＭ１のデューティ比が大きくなる。その結果、出力電圧ＶＯＵＴが上昇し始める。
【００５２】
時刻ｔ２に出力電圧ＶＯＵＴが過電圧しきい値ＶＯＶＰ１を超えると、ＯＶＰ回路３９０は、フォトカプラ２０４の発光素子に電流ＩＯＶＰを供給する。これによりフィードバック電流ＩＦＢが増加し、フィードバック信号ＶＦＢが低下してスイッチングトランジスタＭ１のスイッチングが停止する。スイッチングトランジスタＭ１の停止区間において、２次側の電流ＩＳはゼロとなり、出力電圧ＶＯＵＴは低下していく。
【００５３】
さらにオプションとして、ＯＶＰ回路３９０は、出力電圧ＶＯＵＴが、過電圧しきい値ＶＯＶＰ１より低く規定された解除しきい値ＶＯＶＰ２を下回ると、スイッチングトランジスタＭ１のスイッチングを再開させてもよい。このときの動作は一点鎖線で示されており、時刻ｔ３以降、出力電圧ＶＯＵＴが再び上昇に転じ、過電圧しきい値ＶＯＶＰ１に達すると、再度、ＤＣ／ＤＣコンバータ２００は停止する。このようにＤＣ／ＤＣコンバータ２００は、動作期間と停止期間を時分割で交互に繰り返す。
【００５４】
なお、図３では、ＤＣ／ＤＣコンバータ２００の動作中の時刻ｔ０にゲートオープン異常が発生した場合を示すが、ＤＣ／ＤＣコンバータ２００の起動開始時に初めからゲートオープン異常が生じていた場合も同様である。
【００５５】
以上がＤＣ／ＤＣコンバータ２００の動作である。
このＤＣ／ＤＣコンバータ２００によれば、ＯＶＰ回路３９０によりゲート電極を監視することにより、ゲートオープン異常を検出できる。またゲートオープン異常を検出すると、スイッチングトランジスタＭ１のスイッチングを停止させることにより、ＤＣ／ＤＣコンバータ２００がダイオード整流モードで動作し続けるのを防止でき、発熱を抑制し、信頼性を高めることができる。
【００５６】
また同期整流コントローラ３００、フィードバック回路２０６あるいは一次側コントローラ２０２が備える過電圧保護機能を利用しており、それらの回路に変更を加える必要がない。つまり従来のチップに、ゲートオープン検出回路３５０を外付けのアプリケーション（周辺）回路として追加することで、ゲートオープン時の保護が可能となる。
【００５７】
本発明は、図２のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
【００５８】
図４は、ＤＣ／ＤＣコンバータ２００の構成例（２００ａ）の回路図である。同期整流コントローラ３００、フィードバック回路２０６、ＯＶＰ回路３９０は、ひとつのパッケージ（二次側コントローラという）４００に収容されている。たとえば同期整流コントローラ３００は第１チップ４０２に集積化され、フィードバック回路２０６およびＯＶＰ回路３９０は、第２チップ４０４に集積化される。なおすべてを同一チップ上に集積化してもよい。電源（ＶＣＣ）ピンは、ＤＣ／ＤＣコンバータ２００ａの出力ラインと接続されており、直流電源電圧として出力電圧ＶＯＵＴを受ける。
【００５９】
同期整流コントローラ３００は、ドライバ３０４およびパルス発生器３０６を備える。パルス発生器３０６は、ＤＲＡＩＮピンの電圧ＶＤ２にもとづいて、制御パルスＳ１１を生成する。パルス発生器３０６の構成、制御方式は特に限定されず、公知技術を用いればよい。たとえばパルス発生器３０６は、ＤＲＡＩＮピンの電圧ＶＤ２にもとづいて、スイッチングトランジスタＭ１のターンオフと、二次巻線Ｗ２の電流ＩＳが実質的にゼロとなるゼロカレントと、を検出し、スイッチングトランジスタＭ１のターンオフをトリガとして制御パルスＳ１１をオンレベルに遷移させ、ゼロカレントをトリガとして制御パルスＳ１１をオフレベルに遷移させる。
【００６０】
電圧コンパレータによって、電圧ＶＤ２と負の所定の第１しきい値電圧ＶＴＨＡ（たとえば−１５０ｍＶ）がクロスしたことを検出すると、スイッチングトランジスタＭ１のターンオフと判定してもよい。
【００６１】
同期整流トランジスタＭ２のオン期間の間、同期整流トランジスタＭ２のソースからドレインに向かって電流ＩＳが流れ、ドレインソース間電圧ＶＤＳ２（ＶＤ２）は負電圧となり、その絶対値は電流ＩＳの電流量に比例する。
ＶＤＳ２＝ＩＳ×ＲＯＮ２
ＲＯＮ２は同期整流トランジスタＭ２のオン抵抗である。そこで電圧コンパレータによって、ドレイン電圧ＶＤ２をゼロ付近に設定された負の第２しきい値電圧ＶＴＨＢ（たとえば−１０ｍＶ）と比較し、ドレイン電圧ＶＤ２が第２しきい値電圧ＶＴＨＢより高くなると、ゼロカレントと判定してもよい。ドライバ３０４は、制御パルスＳ１１にもとづいて同期整流トランジスタＭ２を駆動する。
【００６２】
フィードバック回路２０６は、エラーアンプ３４０、基準電圧源３４２およびトランジスタＭ１１を含む。基準電圧源３４２は基準電圧ＶＲＥＦを生成する。エラーアンプ３４０は、検出電圧ＶＯＵＴＳと基準電圧ＶＲＥＦの誤差を増幅する。トランジスタＭ１１は、フォトカプラ２０４の発光素子と同一電流経路上に設けられ、その制御端子（ゲート）はエラーアンプ３４０の出力と接続される。トランジスタＭ１１には、検出電圧ＶＯＵＴＳと基準電圧ＶＲＥＦの誤差に応じた電流ＩＥＲＲが流れる。
【００６３】
ＯＶＰ回路３９０は、過電圧検出回路３９２およびトランジスタ３９４を含む。過電圧検出回路３９２は、出力電圧ＶＯＵＴが過電圧しきい値ＶＯＶＰ１を超えると、過電圧検出信号ＳＯＶＰをアサート（たとえばハイレベル）する。過電圧の検出方法および検出回路の構成は特に限定されない。たとえば過電圧検出回路３９２は、ＳＨ＿ＩＮピンの検出電圧ＶＯＵＴＳを過電圧しきい値ＶＯＶＰ１に対応するしきい値と比較してもよい。あるいはＳＨ＿ＯＵＴピンに流れる電流ＩＥＲＲは、出力電圧ＶＯＵＴが高いほど大きくなるため、過電圧検出回路３９２は、トランジスタＭ１１に流れる電流ＩＥＲＲにもとづいて過電圧状態を検出してもよい。過電圧検出回路３９２はＳＨ＿ＯＵＴピンの電圧あるいはＶＣＣピンの電圧にもとづいて過電圧状態を検出してもよい。
【００６４】
過電圧検出回路３９２はＶＯＵＴ＜ＶＯＶＰ２となると、ＯＶＰ信号ＳＯＶＰをネゲート（ローレベル）してもよい。この場合、過電圧検出回路３９２はヒステリシスコンパレータで構成してもよい。
【００６５】
あるいは二次側コントローラ４００は、図示しないＵＶＬＯ（Under Voltage Lock Out）回路を備え、ＶＯＵＴ＜ＶＵＶＬＯとなると、二次側コントローラ４００の内部の全レジスタをリセットしてもよい。この場合、ＵＶＬＯのしきい値ＶＵＶＬＯが解除しきい値ＶＯＶＰ２に対応し、レジスタのリセットによりＯＶＰ信号ＳＯＶＰがネゲートされる。
【００６６】
トランジスタＭ１２は、トランジスタＭ１１と並列に設けられ、ＯＶＰ信号がアサートされるとターンオンする。これによりフォトカプラ２０４の発光素子に電流ＩＯＶＰが供給され、一次側のスイッチングトランジスタＭ１のスイッチングを停止させることができる。
【００６７】
続いてゲートオープン検出回路３５０について説明する。
【００６８】
図２では、負荷電力の大小にかかわらず、ゲートオープン異常が発生すると、ＤＣ／ＤＣコンバータ２００の動作を停止させた。しかしながら、二次側の電流ＩＳが小さい軽負荷領域では、ＤＣ／ＤＣコンバータ２００ａがダイオード整流モードで動作したとしても、同期整流トランジスタＭ２のボディダイオードＤ２に流れる電流は小さいため、発熱は問題とならない。
【００６９】
また軽負荷領域において、効率を高めるために、同期整流トランジスタＭ２をスイッチングさせずに、意図的にダイオード整流モードで動作させるＤＣ／ＤＣコンバータも存在する。意図的なダイオード整流モードを、スリープモードとも称する。スリープモードでは同期整流トランジスタＭ２のゲート電極にパルスは発生しない。
【００７０】
これらの事情から、軽負荷状態（出力電力が所定のしきい値より低い状態、あるいは所定の電力範囲に含まれる状態）においては、ゲートオープン異常が発生しても、スイッチングトランジスタＭ１のスイッチングを停止させないことが好ましい場合がある。そこで図４のゲートオープン検出回路３５０は、軽負荷状態においては、ＳＨ＿ＩＮピンの検出電圧ＶＯＵＴＳを低下させないように構成される。これにより、スリープモードの動作と、ゲートオープン異常時の保護を両立できる。あるいはスリープモードをサポートしていなくても、同期整流トランジスタＭ２の発熱が問題とならない範囲で、ＤＣ／ＤＣコンバータ２００ａの動作を継続できるため、負荷に電力を供給し続けることができる。
【００７１】
軽負荷状態では、同期整流トランジスタＭ２のドレイン電極に生ずる周期信号ＶＤ２のローレベル時間が短くなる。そこでゲートオープン検出回路３５０は、周期信号ＶＤ２のローレベル時間が短いときには、ＳＨ＿ＩＮピンの検出電圧ＶＯＵＴＳを低下させないよう構成される。
【００７２】
ゲートオープン検出回路３５０は、キャパシタＣ３１、第１経路３５２、第２経路３５４を含む。第１経路３５２は、ゲート電極の電圧ＶＧ２により、キャパシタＣ１を充電する。第１経路３５２は、ダイオードＤ３１を含む。ダイオードＤ３１およびキャパシタＣ３１は、ピークホールド回路と把握することができる。
【００７３】
第２経路３５４は、同期整流トランジスタＭ２のドレイン電極の電圧ＶＤ２によりキャパシタＣ３１を充電および放電する。ダイオードＤ３２は、周期信号ＶＤ２がローレベルであるときの放電経路を形成し、抵抗Ｒ３１は周期信号ＶＤ２がハイレベルであるときの充電経路を形成する。充電経路、放電経路が重なる経路に抵抗Ｒ３２を設けてもよい。抵抗Ｒ３２によって、第２経路３５４の充放電速度は、第１経路３５２の充電速度よりも遅くなる。周期信号ＶＤ２は１００Ｖを超えることもあるため、回路保護のためにツェナーダイオードＺＤ３１が設けられる。抵抗Ｒ３３はキャパシタＣ３１と並列に設けられ、接地への放電経路を形成している。
【００７４】
ゲートオープン検出回路３５０は、キャパシタＣ３１の電圧ＶＣ３１に応じて、検出電圧ＶＯＵＴＳを変化させる。ダイオードＤ３３のカソードはキャパシタＣ３１に接続され、アノードはＳＨ＿ＩＮ端子に接続される。ゲートオープン検出回路３５０は、ＳＨ＿ＩＮピンの検出電圧ＶＯＵＴＳを、電圧ＶＣ３１に応じて定まる上限値（ＶＣ３１＋ＶＦ）を超えないように制限するクランプ回路と把握できる。ＶＦはダイオードＤ３３の順方向電圧である。ダイオードＤ３３に換えて、バイポーラトランジスタやＦＥＴを設け、エミッタ（ソース）をＳＨ＿ＯＵＴピンと接続し、ベース（ゲート）に電圧ＶＣ３１を入力してもよい。
【００７５】
続いてゲートオープン検出回路３５０の動作を説明する。理解の容易化のため、ドレイン電極の周期信号を無視して説明する。同期整流トランジスタＭ２のゲートにパルスが発生しているとき、キャパシタＣ３１には、ゲートパルスをピークホールドした電圧ＶＣ３１（たとえば３Ｖ）が現れる。基準電圧ＶＲＥＦを０．８Ｖとすると、ＳＨ＿ＩＮピンの電圧ＶＯＵＴＳもその近傍に安定化されているため、ＶＯＵＴＳ＜ＶＣ３１＋ＶＦが成り立つから、ゲートオープン検出回路３５０は検出電圧ＶＯＵＴＳに対して作用しない。
【００７６】
同期整流トランジスタＭ２のゲートにパルスが発生しなくなると、キャパシタＣ３１は、充電されなくなり、その電圧ＶＣ３１はゼロ（０Ｖ）付近まで低下する。その結果、ＶＯＵＴＳは上限値ＶＦにクランプされ強制的に下げられる。
【００７７】
続いて、ドレイン電極の周期信号ＶＤ２とキャパシタＣ３１の電圧ＶＣ３１の関係を説明する。なおドレイン電極には、ゲートオープン異常が発生してるといないとにかかわらず、周期信号が発生することに留意されたい。第２経路３５４による充電速度は抵抗Ｒ３１によって規定され、放電速度はダイオードＤ３２によって規定され、放電速度の方が速くなっている。
【００７８】
図５（ａ）、（ｂ）は、重負荷時および軽負荷時のＤＣ／ＤＣコンバータ２００ａの動作波形図である。重負荷時、軽負荷時いずれにおいても、二次側の電流ＩＳが流れている期間、周期信号ＶＤ２はローレベルとなる。キャパシタＣ３１は、二次側の電流ＩＳが流れずに周期信号ＶＤ２がハイレベルとなる期間、充電され、二次側の電流ＩＳが流れて周期信号ＶＤ２がローレベルとなる期間、放電される。
【００７９】
周期信号ＶＤ２のローレベル時間は、軽負荷状態では重負荷状態よりも短くなり、ハイレベルに対するローレベルの時間比率は、軽負荷状態では重負荷状態よりも小さくなる。その結果、図５（ａ）の重負荷状態では、ローレベルによる放電の方が勝つため、第２経路３５４は、キャパシタＣ３１の電圧ＶＣ３１を低下させる。一方、図５（ｂ）の軽負荷状態では、ハイレベルによる充電の方が勝つため、第２経路３５４は、キャパシタＣ３１の電圧ＶＣ３１を低下させない。
【００８０】
図４のゲートオープン検出回路３５０は、第１経路３５２およびキャパシタＣ３１を含むピークホールド回路の出力電圧ＶＣ３１を、周期信号ＶＤ２のデューティ比にもとづいて補正していると把握できる。
【００８１】
まとめると、キャパシタＣ３１の電圧ＶＣ３１は以下のように振る舞う。
（１）  ゲート正常・重負荷状態では、電圧Ｖ３１は高くなる。
（２）  ゲート正常・軽負荷状態では、電圧Ｖ３１は高くなる。
（３）  ゲートオープン異常・重負荷状態では、電圧Ｖ３１は低くなる。
（４）  ゲートオープン異常・軽負荷状態では、電圧Ｖ３１は高くなる。
【００８２】
このように、図４のゲートオープン検出回路３５０によれば、重負荷状態でかつゲートオープン異常が発生したときに、検出電圧ＶＯＵＴＳを低下させ、保護をかけることができる。
【００８３】
なお、ゲートオープン異常時において軽負荷状態に保護をかけたい場合には、第２経路３５４を省略すればよい。
【００８４】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００８５】
（第１変形例）
ゲートオープン異常が検出されたときの保護処理は、スイッチングトランジスタＭ１のスイッチングの停止に限定されない。たとえばオープン異常が検出されると、一次側コントローラ２０２は、スイッチングトランジスタＭ１のスイッチングのデューティ比を低下させてもよい。あるいは２次側において、エラーアンプ３４０やシャントレギュレータの基準電圧ＶＲＥＦを低下させてもよい。
【００８６】
また同期整流コントローラ３００にフェイルピンを設け、異常検出信号を外部に出力するようにしてもよい。たとえば、ＤＣ／ＤＣコンバータ２００の負荷にマイクロコントローラが接続される場合、マイクロコントローラに異常検出信号を供給することにより、システム全体として適切な処置を講ずることができる。
【００８７】
（第２変形例）
同期整流トランジスタＭ２は、二次巻線Ｗ２よりも高電位側に設けられてもよい。
【００８８】
（第３変形例）
実施の形態ではフライバックコンバータを例としたが、ＬＬＣコンバータにも本発明は適用可能である。
【００８９】
（用途）
続いて、実施の形態で説明したＤＣ／ＤＣコンバータ２００の用途を説明する。ＤＣ／ＤＣコンバータ２００は、ＡＣ／ＤＣコンバータ１００に用いることができる。図６は、ＤＣ／ＤＣコンバータ２００を備えるＡＣ／ＤＣコンバータ１００の回路図である。
【００９０】
ＡＣ／ＤＣコンバータ１００は、フィルタ１０２、整流回路１０４、平滑キャパシタ１０６およびＤＣ／ＤＣコンバータ２００を備える。フィルタ１０２は、交流電圧ＶＡＣのノイズを除去する。整流回路１０４は、交流電圧ＶＡＣを全波整流するダイオードブリッジ回路である。平滑キャパシタ１０６は、全波整流された電圧を平滑化し、直流電圧ＶＩＮを生成する。ＤＣ／ＤＣコンバータ２００は直流電圧ＶＩＮを受け、出力電圧ＶＯＵＴを生成する。
【００９１】
図７は、ＡＣ／ＤＣコンバータ１００を備えるＡＣアダプタ８００を示す図である。ＡＣアダプタ８００は、プラグ８０２、筐体８０４、コネクタ８０６を備える。プラグ８０２は、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体８０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧ＶＯＵＴは、コネクタ８０６から電子機器８１０に供給される。電子機器８１０は、ラップトップコンピュータ、デジタルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレイヤなどが例示される。
【００９２】
図８（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータ１００を備える電子機器９００を示す図である。図８（ａ）、（ｂ）の電子機器９００はディスプレイ装置であるが、電子機器９００の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する機器であればよい。
プラグ９０２は、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体９０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧ＶＯＵＴは、同じ筐体９０４内に搭載される、マイコン、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路、デジタル回路などの負荷に供給される。
【００９３】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００９４】
Ｐ１…入力端子、Ｐ２…出力端子、Ｍ１…スイッチングトランジスタ、Ｍ２…同期整流トランジスタ、Ｃ１…出力キャパシタ、Ｔ１…トランス、Ｗ１…一次巻線、Ｗ２…二次巻線、Ｗ３…補助巻線、Ｄ１…ダイオード、Ｄ２…ボディダイオード、１００…ＡＣ／ＤＣコンバータ、１０２…フィルタ、１０４…整流回路、１０６…平滑キャパシタ、２００…ＤＣ／ＤＣコンバータ、２０２…一次側コントローラ、２０４…フォトカプラ、２０６…フィードバック回路、３００…同期整流コントローラ、３０４…ドライバ、３０６…パルス発生器、３１０…ゲートオープン検出回路、３４０…エラーアンプ、８００…ＡＣアダプタ、８０２…プラグ、８０４…筐体、８０６…コネクタ、８１０，９００…電子機器、９０２…プラグ、９０４…筐体。
【図１】
2018007422.tif 000003
【図２】
2018007422.tif 000004
【図３】
2018007422.tif 000005
【図４】
2018007422.tif 000006
【図５】
2018007422.tif 000007
【図６】
2018007422.tif 000008
【図７】
2018007422.tif 000009
【図８】
2018007422.tif 000010