(57)【要約】【課題】  並列接続されたパワーモジュールに流れる電流を均等化する。【解決手段】  半導体装置は、互いに並列に接続された二つのパワーモジュールを備える。各々のパワーモジュールは、樹脂モールドから突出する第１端子、第２端子及び第３端子と、樹脂モールド内で第１端子と第３端子の間を電気的に接続及び切断する第１スイッチング素子と、樹脂モールド内で第２端子と第３端子の間を電気的に接続及び切断する第２スイッチング素子を備える。二つのパワーモジュールの一方の第１端子、第２端子及び第３端子は、他方の第１端子、第２端子及び第３端子にそれぞれ電気的に接続されている。二つのパワーモジュールのうち、第１スイッチング素子のオン抵抗が小さい方のパワーモジュールの第１端子と、第２スイッチング素子のオン抵抗が小さい方のパワーモジュールの第２端子の少なくとも一方に、欠陥部が設けられている。【選択図】図２
2018007501.tif 000002
【特許請求の範囲】
【請求項１】
互いに並列に接続された二つのパワーモジュールを備える半導体装置であって、
前記二つのパワーモジュールの各々は、
樹脂モールドと、
前記樹脂モールドから突出する第１端子、第２端子及び第３端子と、
前記樹脂モールド内に封止されているとともに、前記第１端子と前記第３端子の間を電気的に接続及び切断する第１スイッチング素子と、
前記樹脂モールド内に封止されているとともに、前記第２端子と前記第３端子の間を電気的に接続及び切断する第２スイッチング素子と、
を備え、
前記二つのパワーモジュールの一方の前記第１端子、前記第２端子及び前記第３端子は、前記二つのパワーモジュールの他方の前記第１端子、前記第２端子及び前記第３端子にそれぞれ電気的に接続されており、
前記二つのパワーモジュールのうち、前記第１スイッチング素子のオン抵抗が小さい方のパワーモジュールの前記第１端子と、前記第２スイッチング素子のオン抵抗が小さい方のパワーモジュールの前記第２端子の少なくとも一方に、欠陥部が設けられている、
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置に関し、特に、互いに並列に接続された二つのパワーモジュールを備える半導体装置に関する。
【背景技術】
【０００２】
特許文献１に、複数のスイッチング素子を有する電力変換装置が開示されている。この電力変換装置では、各々のスイッチング素子に流れる電流を抑制するために、上下アームのそれぞれに二つのスイッチング素子を並列に配設した構成が採用されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３―７０２６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＤＣ−ＤＣコンバータやインバータといった電力変換装置において、上下アームに二つのスイッチング素子を並列に配設した構成を実現する場合、二つの２ｉｎ１型パワーモジュールを並列に接続することが考えられる。２ｉｎ１型パワーモジュール（以下、単にパワーモジュールと称する）は、樹脂モールドと、樹脂モールドから突出する第１端子、第２端子及び第３端子と、樹脂モールド内に封止されているとともに第１端子と第３端子の間を電気的に接続及び切断する第１スイッチング素子と、樹脂モールド内に封止されているとともに第２端子と第３端子の間を電気的に接続及び切断する第２スイッチング素子を備える。一方のパワーモジュールの第１端子、第２端子及び第３端子を、他方のパワーモジュールの第１端子、第２端子及び第３端子にそれぞれ電気的に接続することで、二つのパワーモジュールは互いに並列に接続される。これにより、上下アームのそれぞれに二つのスイッチング素子を並列に配設した構成が実現される。
【０００５】
二つのパワーモジュールが並列に接続されたときに、二つのパワージュールの電気的特性が理想的に同一であれば、二つのパワーモジュールに流れる電流は互いに等しくなる。しかしながら、工業製品であるパワーモジュールでは、製造上のばらつきを完全に排除することが困難であり、並列に接続された二つのパワーモジュールの間には個体差が存在し得る。特に、スイッチング素子のオン抵抗には有意な差が生じやすく、この場合、オン抵抗が低い方のパワーモジュールに電流が偏って流れることから、一方のパワーモジュールが早期に劣化するという問題が生じ得る。
【０００６】
本明細書は、互いに並列に接続された二つのパワーモジュールの一方に電流が偏って流れることを抑制する技術を提供する。
【課題を解決するための手段】
【０００７】
本明細書で開示する技術では、互いに並列に接続される二つのパワーモジュールにおいて、第１スイッチング素子のオン抵抗に無視できない差が存在するときは、第１スイッチング素子のオン抵抗が小さい方のパワーモジュールの第１端子に欠陥部を設ける。ここでいう欠陥部とは、例えば切り欠き部や開口部であって、第１端子の一部が除去された部分を意味する。第１スイッチング素子に接続された第１端子に欠陥部を設けることで、第１端子の電気抵抗を増大させることができ、それによって、二つの第１スイッチング素子のオン抵抗の差を少なくとも部分的に相殺することができる。即ち、二つの第１スイッチング素子のオン抵抗に差が生じていても、第１スイッチング素子を介して接続される第１端子と第３端子の間の電気抵抗については、二つのパワーモジュールの間で均等化することができる。これにより、二つのパワーモジュールが互いに並列に接続されたときに、一方のパワーモジュールに電流が偏って流れることを抑制することができる。
【０００８】
同様に、互いに並列に接続される二つのパワーモジュールにおいて、第２スイッチング素子のオン抵抗に無視できない差が存在するときは、第２スイッチング素子のオン抵抗が小さい方のパワーモジュールの第２端子に欠陥部を設ける。これにより、第２スイッチング素子のオン抵抗に差が生じていても、第２スイッチング素子を介して接続される第２端子と第３端子の間の電気抵抗については、二つのパワーモジュールの間で均等化することができる。よって、二つのパワーモジュールが互いに並列に接続されたときに、一方のパワーモジュールに電流が偏って流れることを抑制することができる。
【０００９】
上記した技術的思想に基づいて、次の半導体装置が具現化される。この半導体装置は、互いに並列に接続された二つのパワーモジュールを備える。各々のパワーモジュールは、樹脂モールドと、樹脂モールドから突出する第１端子、第２端子及び第３端子と、樹脂モールド内に封止されているとともに、第１端子と第３端子の間を電気的に接続及び切断する第１スイッチング素子と、樹脂モールド内に封止されているとともに、第２端子と第３端子の間を電気的に接続及び切断する第２スイッチング素子を備える。二つのパワーモジュールの一方の第１端子、第２端子及び第３端子は、二つのパワーモジュールの他方の第１端子、第２端子及び第３端子にそれぞれ電気的に接続されている。そして、二つのパワーモジュールのうち、第１スイッチング素子のオン抵抗が小さい方のパワーモジュールの第１端子と、第２スイッチング素子のオン抵抗が小さい方のパワーモジュールの第２端子の少なくとも一方に、欠陥部が設けられている。この半導体装置では、互いに並列に接続された二つのパワーモジュールの一方に電流が偏って流れることが抑制される。
【図面の簡単な説明】
【００１０】
【図１】半導体装置２０の採用例である電力変換装置２の回路構造を示す。
【図２】半導体装置２０の構成を模式的に示す。
【図３】半導体装置２０の製造方法を示すフローチャート。
【図４】オン電圧の測定結果の一例を示す図。
【図５】Ｎ端子に設けられる欠陥部５０の例を示す。図５（Ａ）は、切り欠き状の欠陥部５０の例を示し、図５（Ｂ）は、開口状の欠陥部５０の例を示す。
【図６】欠陥部５０の有無によるオン電圧の変化を示すグラフ。
【図７】欠陥部５０を設けることによる他の効果を説明する図。
【発明を実施するための形態】
【００１１】
図面を参照して、実施例の半導体装置２０について説明する。図１は、半導体装置２０の採用例である電力変換装置２の回路構造を示す。電力変換装置２は、ＤＣ−ＤＣコンバータであり、一方の入出力部４から入力された直流電力を昇圧して、他方の入出力部６から出力することができる。また、電力変換装置２は、他方の入出力部６から入力された直流電力を昇圧して、一方の入出力部４から出力することができる。電力変換装置２は、公知の回路構造を有しており、半導体装置２０に加えて、第１平滑コンデンサ８、インダクタ１０及び第２平滑コンデンサ１２を備える。電力変換装置２の構成は特に限定されない。例えば、電力変換装置２は、他方の入出力部６に接続された一又は複数のインバータをさらに備えてもよい。
【００１２】
図１、図２に示すように、半導体装置２０は、互いに並列に接続された二つのパワーモジュール２２、２４を備える。二つのパワーモジュール２２、２４の各々は、樹脂モールド３０と、樹脂モールド３０から突出するＰ端子３２、Ｎ端子３４及びＯ端子３６を備える。Ｐ端子３２、Ｎ端子３４及びＯ端子３６は、特許請求の範囲に記載された第１端子、第２端子及び第３端子の一例である。Ｐ端子３２、Ｎ端子３４及びＯ端子３６は、導電性を有しており、例えば銅といった金属材料で構成されている。一例ではあるが、Ｐ端子３２、Ｎ端子３４及びＯ端子３６は、それぞれ板形状を有しており、矩形形状を有する樹脂モールド３０の同じ面から平行に伸びている。
【００１３】
二つのパワーモジュール２２、２４の各々はさらに、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２を備える。第１スイッチング素子Ｑ１は、樹脂モールド３０内に封止されており、Ｐ端子３２とＯ端子３６の間を電気的に接続及び切断する。第２スイッチング素子Ｑ２は、樹脂モールド３０内に封止されており、Ｎ端子３４とＯ端子３６の間を電気的に接続及び切断する。即ち、樹脂モールド３０内では、Ｐ端子３２とＮ端子３４との間に第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２が直列に接続されているとともに、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２の接続部分がＯ端子３６に接続されている。第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２は、半導体素子であり、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２には、必ずしも限定されないが、同一の構造及び特性を有する半導体素子が採用されている。
【００１４】
二つのパワーモジュール２２、２４の各々はさらに、第１ダイオードＤ１と第２ダイオードＤ２を備える。第１ダイオードＤ１は、第１スイッチング素子Ｑ１に対して逆並列に接続されており、第２ダイオードＤ２は、第２スイッチング素子Ｑ２に対して逆並列に接続されている。即ち、第１ダイオードＤ１のカソードはＰ端子３２に接続されており、第１ダイオードＤ１のアノードはＯ端子３６に接続されている。また、第２ダイオードＤ２のカソードはＯ端子３６に接続されており、第２ダイオードＤ２のアノードはＮ端子３４に接続されている。
【００１５】
二つのパワーモジュール２２、２４の各々はさらに、第１信号端子群３８と第２信号端子群４０を備える。第１信号端子群３８と第２信号端子群４０のそれぞれは、導電性を有しており、例えば銅といった金属材料で構成されている。第１信号端子群３８は、樹脂モールド３０から突出しているとともに、樹脂モールド３０内で第１スイッチング素子Ｑ１に接続されている。第１信号端子群３８には、例えば、第１スイッチング素子Ｑ１のゲートに接続されたゲート信号端子３８ｇが含まれる。ゲート信号端子３８ｇに所定の駆動電圧が印加されると、第１スイッチング素子Ｑ１がターンオンされ、Ｐ端子３２とＯ端子３６が第１スイッチング素子Ｑ１を介して電気的に接続される。
【００１６】
同様に、第２信号端子群４０は、樹脂モールド３０から突出しているとともに、樹脂モールド３０内で第２スイッチング素子Ｑ２に接続されている。第２信号端子群４０には、例えば、第２スイッチング素子Ｑ２のゲートに接続されたゲート信号端子４０ｇが含まれる。ゲート信号端子４０ｇに所定の駆動電圧が印加されると、第２スイッチング素子Ｑ２がターンオンされ、Ｏ端子３６とＮ端子３４が第２スイッチング素子Ｑ２を介して電気的に接続される。
【００１７】
前述したように、半導体装置２０では、二つのパワーモジュール２２、２４は並列に接続されている。即ち、一方のパワーモジュール２２のＰ端子３２、Ｎ端子３４及びＯ端子３６は、他方のパワーモジュール２４のＰ端子３２、Ｎ端子３４及びＯ端子３６にそれぞれ電気的に接続されている。これにより、二つのパワーモジュール２２、２４の間では、二つの第１スイッチング素子Ｑ１が互いに並列に接続されているとともに、二つの第２スイッチング素子Ｑ２が互いに並列に接続されている。一例ではあるが、二つのパワーモジュール２２、２４のＰ端子３２は、バスバーといった導電性部材４２を介して互いに接続することができる。同様に、Ｎ端子３４及びＯ端子３６についても、バスバーその他の導電性部材４４、４６を介して互いに接続することができる。
【００１８】
電力変換装置２は、二つの第１スイッチング素子Ｑ１が同時にスイッチングされることによって、昇圧型のＤＣ−ＤＣコンバータとして機能する。また、電力変換装置２は、二つの第２スイッチング素子Ｑ２が同時にスイッチングされることによって、降圧型のＤＣ−ＤＣコンバータとして機能する。このとき、二つのパワーモジュール２２、２４の電気的特性が理想的に同一であれば、並列に接続された二つのパワーモジュール２２、２４に流れる電流は互いに等しくなる。しかしながら、工業製品であるパワーモジュール２２、２４では、製造上のばらつきを完全に排除することが困難であり、並列に接続された二つのパワーモジュール２２、２４には個体差が存在し得る。特に、第１スイッチング素子Ｑ１のオン抵抗や、第２スイッチング素子Ｑ２のオン抵抗については、二つのパワーモジュール２２、２４の間で有意な差が生じやすく、この場合、オン抵抗が低い方のパワーモジュール２２又は２４に電流が偏って流れることで、一方のパワーモジュール２２又は２４が早期に劣化するという問題が生じ得る。
【００１９】
上記の問題に関して、図２に示すように、本実施例の半導体装置２０では、一方のパワーモジュール２２のＰ端子３２に、欠陥部５０が設けられている。ここでいう欠陥部５０とは、例えば切り欠き部や開口部であって、Ｐ端子３２の部分的に除去された部分を意味する。即ち、他方のパワーモジュール２４のＰ端子３２と比較して、一方のパワーモジュール２２のＰ端子３２の欠けて足りない部分を意味する。一方のパワーモジュール２２のＰ端子３２に欠陥部５０を設ける理由は、二つのパワーモジュール２２、２４で比較して、一方のパワーモジュール２２の方が第１スイッチング素子Ｑ１のオン抵抗が小さいためである。
【００２０】
第１スイッチング素子Ｑ１に接続されたＰ端子３２に欠陥部５０を設けることで、Ｐ端子３２の電気抵抗を増大させることができ、それによって、二つの第１スイッチング素子Ｑ１のオン抵抗の差を少なくとも部分的に相殺することができる。即ち、二つの第１スイッチング素子Ｑ１のオン抵抗に差が生じていても、第１スイッチング素子Ｑ１を介して接続されるＰ端子３２とＯ端子３６の間の電気抵抗については、二つのパワーモジュール２２、２４の間で均等化することができる。これにより、一方のパワーモジュール２２に電流が偏って流れることを抑制することができる。ここで、本明細書でいうオン抵抗とは、第１スイッチング素子Ｑ１又は第２スイッチング素子Ｑ２のターンオンされた状態での電気抵抗を意味する。
【００２１】
図２に示す半導体装置２０は一例であり、欠陥部５０は、一方のパワーモジュール２２のＰ端子３２に代えて、他方のパワーモジュール２４のＰ端子３２に設けられることもある。即ち、一方のパワーモジュール２２の第１スイッチング素子Ｑ１よりも、他方のパワーモジュール２４の第１スイッチング素子Ｑ１の方が小さいオン抵抗を有するときは、他方のパワーモジュール２４のＰ端子３２に欠陥部５０が設けられる。
【００２２】
同様に、二つのパワーモジュール２２、２４において、第２スイッチング素子Ｑ２のオン抵抗に無視できない差が存在するときは、第２スイッチング素子Ｑ２のオン抵抗が小さい方のパワーモジュール２２又は２４のＮ端子３４に、欠陥部５０を設けることができる。これにより、二つの第２スイッチング素子Ｑ２のオン抵抗に差が生じていても、第２スイッチング素子Ｑ２を介して接続されるＮ端子３４とＯ端子３６の間の電気抵抗については、二つのパワーモジュール２２、２４の間で均等化することができる。これにより、片方のパワーモジュール２２又は２４に電流が偏って流れることを抑制することができる。
【００２３】
次に、図３を参照して、半導体装置２０の典型的な製造方法の流れについて説明する。先ず、ステップＳ２において、二つのパワーモジュール２２、２４を用意する。ここで準備する二つのパワーモジュール２２、２４は、設計上、互いに同一構造を有するものであり、欠陥部５０を未だ有さない。次に、ステップＳ４では、それぞれのパワーモジュール２２、２４について、Ｐ端子３２とＯ端子３６の間のオン電圧（以下、Ｐ−Ｏ端子間のオン電圧と称する）と、Ｏ端子３６とＮ端子３４の間のオン電圧（以下、Ｏ−Ｎ端子間のオン電圧と称する）を測定する。ここで、Ｐ−Ｏ端子間のオン電圧とは、第１スイッチング素子Ｑ１をターンオンさせた状態で、Ｐ端子３２からＯ端子３６へ所定の試験電流（例えば１５０アンペアの直流電流）を流したときに、Ｐ端子３２とＯ端子３６との間に生じる電圧を意味する。Ｐ−Ｏ端子間のオン電圧は、主に第１スイッチング素子Ｑ１のオン抵抗に相関することから、第１スイッチング素子Ｑ１のオン抵抗を示す指標となり得る。同様に、Ｏ−Ｎ端子間のオン電圧は、第２スイッチング素子Ｑ２をターンオンさせた状態で、Ｏ端子３６からＮ端子３４へ所定の試験電流を流したときに、Ｏ端子３６とＮ端子３４との間に生じる電圧を意味する。Ｏ−Ｎ端子間のオン電圧は、主に第２スイッチング素子Ｑ２のオン抵抗に相関することから、第２スイッチング素子Ｑ２のオン抵抗を示す指標となり得る。
【００２４】
次のステップＳ６では、上記したオン電圧の測定結果に基づいて、欠陥部５０の形成を行う。図４に、オン電圧の測定結果の一例を示す。なお、試験電流は１５０アンペアの直流電流である。この例では、一方のパワーモジュール２２のＰ−Ｏ端子間のオン電圧が１．３０ボルトであり、他方のパワーモジュール２４のＰ−Ｏ端子間のオン電圧が１．５０ボルトであり、両者の間には０．２０ボルトの差が生じている。この場合、一方のパワーモジュール２２の方が第１スイッチング素子Ｑ１のオン抵抗が低いので、一方のパワーモジュール２２のＰ端子３２に、０．２０ボルトの差を相殺し得る欠陥部５０を設ける必要がある。また、一方のパワーモジュール２２のＯ−Ｎ端子間のオン電圧が１．２２ボルトであり、他方のパワーモジュール２４のＯ−Ｎ端子間のオン電圧が１．４３ボルトであり、両者の間には０．２１ボルトの差が生じている。この場合、一方のパワーモジュール２２の方が第２スイッチング素子Ｑ２のオン抵抗が低いので、一方のパワーモジュール２２のＮ端子３４に、０．２１ボルトの差を相殺し得る欠陥部５０を設ける必要がある。
【００２５】
Ｎ端子３４に設ける欠陥部５０を例に挙げて、欠陥部５０の具体的な寸法について説明を加える。一方のパワーモジュール２２のＮ端子３４には、Ｏ−Ｎ端子間のオン電圧が現状の１．２２ボルトから１．４３ボルトまで０．２１ボルトだけ上昇するように、欠陥部５０を設ける必要がある。オン電圧を０．２１ボルトだけ上昇させるためには、試験電流が１５０アンペアであることから、Ｎ端子３４の抵抗値を１．４０×１０−３オームだけ上昇させればよい。ここで、Ｎ端子３４の突出長さが０．０３メートルであり、幅が０．０１メートルであり、厚さが０．０００１メートルであるとする。さらに、Ｎ端子３４の材料（例えば銅）の電気抵抗率が１．７×１０−８であるとすると、Ｎ端子３４の抵抗値（樹脂モールド３０から突出部分に限る）は５．１×１０−４となる。従って、図５（Ａ）（Ｂ）に示すように、欠陥部５０の長さＬを０．０１５メートル（１５ミリメートル）とした場合、欠陥部５０の幅Ｗは０．００８４６メートル（８．４６ミリメートル）にすればよい。なお、欠陥部５０は、一つに限られず、例えば半分の幅（即ち、４．２３ミリメートル）を有する二つの切り欠き部又は開口部を、隣接するように設けてもよい。
【００２６】
図３に戻り、次のステップＳ８では、二つのパワーモジュール２２、２４の電気的な特性を検査することで、製造上の不具合が生じていないかの最終的な確認を行う。そして、次のステップＳ１０において、二つのパワーモジュール２２、２４を互いに並列に接続することにより、半導体装置２０が完成する。
【００２７】
図６は、欠陥部５０の有無によるオン電圧の変化を模式的に示す。図中のグラフＸは、欠陥部５０を設ける前のオン電圧を示し、図中のグラフＹは、欠陥部５０を設けた後のオン電圧を示す。なお、Ｐ−Ｏ端子間のオン電圧についても、Ｏ−Ｎ端子間のオン電圧についても、欠陥部５０の有無による変化は共に、グラフＸ、Ｙによって表現される。図６に示すように、欠陥部５０が設けられることによって、パワーモジュール２２、２４に流れる電流の大きさにかかわらず、オン電圧は全体的に増加する。これにより、パワーモジュール２２、２４に流れる電流の大きさが様々に変化する場合でも、一方のパワーモジュール２２又は２４に偏って電流が流れることが防止される。
【００２８】
図７を参照して、欠陥部５０を設けることによる他の利点について説明する。図７（Ａ）は、欠陥部５０が設けられていない場合を模式的に示し、図７（Ｂ）は、欠陥部５０が設けられている場合を模式的に示す。図７（Ａ）に示すように、一方のパワーモジュール２２のオン電圧Ｖｏｎが１．５ボルトであり、他方のパワーモジュール２４のオン電圧Ｖｏｎが３．０ボルトであり、両者の間に無視できない差が生じているとする。二つのパワーモジュール２２、２４が、全体として４５０アンペアの通電が必要とされる場合、一方のパワーモジュール２２には最大で３００アンペアの電流が流れ、他方のパワーモジュール２４には最大で１５０アンペアの電流が流れる。この場合、各々のパワーモジュール２２、２４に採用する第１スイッチング素子Ｑ１又は第２スイッチング素子Ｑ２には、３００アンペアの電流を通電可能な（即ち、定格電流が３００アンペア以上の）半導体素子を採用する必要がある。
【００２９】
上記に対して、図７（Ｂ）に示すように、欠陥部５０を設けることよって、一方のパワーモジュール２２のオン電圧が３．０ボルトに調整されたとする。上述と同じく、二つのパワーモジュール２２、２４が、全体として４５０アンペアの通電が必要とされる場合、二つのパワーモジュール２２、２４のそれぞれには、最大で２２５アンペアの電流が等しく流れる。従って、各々のパワーモジュール２２、２４に採用する第１スイッチング素子Ｑ１又は第２スイッチング素子Ｑ２には、２２５アンペアの電流を通電可能な（即ち、定格電流が２２５アンペア以上の）半導体素子を採用すればよい。図７（Ａ）の場合と比較して、第１スイッチング素子Ｑ１や第２スイッチング素子Ｑ２には、定格電流の小さい半導体素子を採用することができ、半導体装置２０の小型化や製造コストの低減を図ることができる。
【００３０】
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。以下に、本明細書の開示内容から把握される技術的事項を列記する。なお、以下に記載する技術的事項は、それぞれが独立した技術的事項であり、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
【符号の説明】
【００３１】
２：電力変換装置
２０：半導体装置
２２、２４：パワーモジュール
３０：樹脂モールド
３２：Ｐ端子（第１端子の一例）
３４：Ｎ端子（第２端子の一例）
３６：Ｏ端子（第３端子の一例）
３８ｇ、４０ｇ：ゲート信号端子
４２、４４、４６：導電性部材（例えばバスバー）
５０：欠陥部
Ｄ１：第１ダイオード
Ｄ２：第２ダイオード
Ｑ１：第１スイッチング素子
Ｑ２：第２スイッチング素子
【図１】
2018007501.tif 000003
【図２】
2018007501.tif 000004
【図３】
2018007501.tif 000005
【図４】
2018007501.tif 000006
【図５】
2018007501.tif 000007
【図６】
2018007501.tif 000008
【図７】
2018007501.tif 000009