(57)【要約】      （修正有）【課題】高い情報保存速度、情報認識速度、及び情報転送速度、並びに低いエネルギー消費を特徴とする半導体素子を提供する【解決手段】スピン軌道トルク（ＳＯＴ：Ｓｐｉｎ  Ｏｒｂｉｔ  Ｔｏｒｑｕｅ）効果に基づく半導体素子１０００は、第１電極１１００並びに第１電極１１００に接続された第１セル１２１０及び第２セル１２２０を含む。第１セル１２１０及び第２セル１２２０は、それぞれ、第１電極１１００上に配置され、絶縁層１２１２、１２２２を間に置いて自由磁性層１２１１、１２２１と固定磁性層１２１３、１２２３が配置された磁気トンネル接合（ＭＴＪ）を含み、第１電極１１００の面内に印加された電流が各セルの臨界電流値を超える場合は、それぞれの自由磁性層１２１１、１２２１の磁化方向が変更される。第１セル１２１０及び第２セル１２２０の臨界電流値は互いに異なる。【選択図】図１
2018067713.tif 000002
【特許請求の範囲】
【請求項１】
スピン軌道トルク（ＳＯＴ）効果に基づく半導体素子であって、
第１電極と、
前記第１電極に接続され、前記第１電極上に分離して配置され、絶縁層をそれらの間に置いて自由磁性層及び固定磁性層を有し且つ前記自由磁性層及び前記固定磁性層の間には絶縁層を有する磁気トンネル接合（ＭＴＪ）を含む第１セル及び第２セルと
を含み、
各自由磁性層の磁化方向が、前記第１電極の表面に印加される電流が各セルの臨界電流値を超えるときに変化し、前記第１セルの前記臨界電流値が、前記第２セルの前記臨界電流値と異なる、スピン軌道トルク（ＳＯＴ）効果に基づく半導体素子。
【請求項２】
前記第１セルと前記第２セルの間に配置された第１位置と第２位置の間に電流が印加される入力回路と、前記第１電極の第１位置から前記第１セルを通って電流が流れる第１出力回路と、前記第１電極の前記第１位置から前記第２セルを通って電流が流れる第２出力回路とをさらに含み、前記第１セル及び前記第２セルの情報が、前記入力回路に沿って印加される電流によって前記第１セル又は前記第２セルに記憶され、前記情報が、前記第１出力回路及び前記第２出力回路の電気的特徴を測定することによって読み取ることができる、請求項１に記載のスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子。
【請求項３】
前記第１電極に印加される電流を制御する電流制御スイッチをさらに含む、請求項１に記載の半導体素子。
【請求項４】
第１電極の第１位置と第２位置の間に電流が印加される入力回路と、前記第１電極上に配置され、絶縁層が間に挿置された自由磁性層及び固定磁性層を有する、磁気トンネル接合（ＭＴＪ）を含む第１セル及び第２セルと、前記第１電極の前記第１位置から前記第１セルを通って電流が流れる第１出力回路と、前記第１電極の前記第１位置から前記第２セルを通って電流が流れる第２出力回路とを含むスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を制御する方法であって、
前記入力回路を動作させることによって前記第１電極に電流を印加することによって前記第１セルに情報を記憶するステップと、
前記入力回路を動作させることによって前記第１電極に電流を印加することによって第２セルに情報を記憶するステップとを含む、スピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を制御する方法。
【請求項５】
前記第１出力回路及び前記第２出力回路に電流を印加することによって、前記第１セル及び前記第２セルに記憶された情報を読み取るステップをさらに含む、請求項４に記載のスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を制御する方法。
【請求項６】
スピン軌道トルク（ＳＯＴ）効果に基づく半導体素子であって、
第１電極と、
前記第１電極上に配置され、絶縁層が間に挿置された自由磁性層及び固定磁性層を有する、磁気トンネル接合（ＭＴＪ）を含むセルと、
前記セルに電気的に接続された、前記自由磁性層と前記固定磁性層の間に電圧を印加する電圧回路とを含み、前記セルの臨界電流値が、前記電圧回路によって印加される電圧によって制御される、スピン軌道トルク（ＳＯＴ）効果に基づく半導体素子。
【請求項７】
前記第１電極中のそれらの間に前記セルを置いて配置された第１位置と第２位置の間に電流を印加する入力回路をさらに含む、請求項６に記載のスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子。
【請求項８】
前記セルが、それらのうちの少なくとも二つであり、各セルの電気的又は磁気的特徴を制御するために、セル制御電極が各セルに接続される、請求項６に記載のスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子。
【請求項９】
前記セルが、第１磁性層と、前記第１磁性層上に配置された絶縁層と、前記絶縁層上に配置されたセル制御電極とを含む、請求項６に記載のスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子。
【請求項１０】
前記セルが、第１磁性層と、前記第１磁性層上に配置された絶縁層と、前記絶縁層上に配置された第２磁性層とを含み、セル制御電極が前記第２磁性層上に配置される、請求項６に記載のスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子。
【請求項１１】
第１位置と第２位置を含む第１電極に電流が印加される入力回路と、自由磁性層の磁化方向が書込み電流回路によって印加される書込み電流によって変化する、前記第１位置と前記第２位置の間に配置された磁気トンネル接合（ＭＴＪ）を含むセルと、前記自由磁性層と絶縁層の間に配置された、前記自由磁性層と固定磁性層の間に電圧を印加する書込み電圧回路とを含むスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を制御する方法であって、
前記書込み電圧回路を動作させて、前記固定磁性層と前記自由磁性層の間に電圧を印加して、前記セルの臨界電流値を変化させるステップと、
前記書込み電流回路を動作させることによって前記第１電極に電流を印加し、それにより前記自由磁性層の磁化方向を変化させることによって、前記セルに情報を記憶するステップとを含む、スピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を制御する方法。
【請求項１２】
スピン軌道トルク（ＳＯＴ）効果に基づく半導体素子であって、
第１電極と、
自由磁性層及び固定磁性層が絶縁層と制御層が近接する構造で配置された磁気トンネル接合（ＭＴＪ）を含むセルと、
前記自由磁性層と前記固定磁性層の間に電圧を印加する制御電圧ゲートとを含み、前記制御層が、前記制御電圧ゲートに印加される電圧によって前記自由磁性層と前記絶縁層の間の界面の電気的レベルを制御し、前記制御層が前記電気的レベルを制御するときに、前記セルの臨界電流値が制御される、スピン軌道トルク（ＳＯＴ）効果に基づく半導体素子。
【請求項１３】
スピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子であって、
第１位置及び第２位置を含む第１電極に電流を印加する第１入力端子と、
前記第１電極の前記第１位置と前記第２位置の間に配置され、絶縁層及び制御層の近接構造をそれらの間に置いて配置された自由磁性層及び固定磁性層を有する、磁気トンネル接合（ＭＴＪ）を含む第１セル及び第２セルと、
前記第１入力端子及び前記第１セルを通過する電流によって生成される値と前記第１入力端子及び前記第２セルを通過する電流によって生成される値とを加算することによって得られる出力値を出力する出力端子と、
前記第１セル及び前記第２セルの前記自由磁性層と前記固定磁性層の間に電圧を印加する第２入力端子とを含み、前記出力端子から得られる前記出力値が、前記第１入力端子及び前記第２入力端子が受け取る入力値のレベルに応じて数値０又は数値１に分類される、スピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子。
【請求項１４】
前記第1セルの前記制御層によって制御される前記自由磁性層と前記絶縁層の間の界面の電気的レベルが、前記第２入力端子に印加される電圧を使用することにより前記第２セルの前記制御層によって制御される前記自由磁性層と前記絶縁層の間の界面の電気的レベルと異なり、前記第１セル及び前記第２セルの前記臨界電流値が、前記異なる電気的レベルが各制御層によって異なって制御されることによって互いに異なり、前記出力端子から出力される出力値のレベルが、前記第１セル及び前記第２セルの各自由磁性層の磁化方向に応じて制御される、請求項１３に記載のスピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子。
【請求項１５】
前記第１入力端子に電流が印加され、前記第２入力端子に電圧が印加されたときに、
（ａ）前記第１セル及び前記第２セルの前記自由磁性層の磁化方向が第１方向である場合には、第１レベルが出力され、（ｂ）前記第１セルの前記自由磁性層の磁化方向が前記第１方向であり、前記第２セルの前記自由磁性層の磁化方向が第２方向である場合には、第２レベルが出力され、（ｃ）前記第１セルの前記自由磁性層の磁化方向が前記第２方向であり、前記第２セルの前記自由磁性層の磁化方向が前記第１方向である場合には、前記第２レベルが出力され、
（ｄ）前記第１セル及び前記第２セルの前記自由磁性層の磁化方向が前記第２方向である場合には、第３レベルが出力されるよう、
前記出力端子から出力値レベルが出力される、請求項１３に記載のスピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子。
【請求項１６】
スピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子であって、
第１位置及び第２位置を含む第１電極に電流を印加する入力回路と、
前記第１電極の第１位置と第２位置の間に配置され、絶縁層及び制御層の近接構造をそれらの間に置いて配置された自由磁性層及び固定磁性層を有する、磁気トンネル接合（ＭＴＪ）を含む第１セル及び第２セルと、
前記第１セルの前記自由磁性層と前記固定磁性層の間に電圧を印加する第１入力端子と、
前記第２セルの前記自由磁性層と前記固定磁性層の間に電圧を印加する第２入力端子と、
前記第１入力端子及び前記第１セルを通過する電流によって生成される値と前記第１入力端子及び前記第２セルを通過する電流によって生成される値とを加算することによって得られる出力値を出力する出力端子とを含み、前記入力回路が前記第１電極に電流を印加したときに、前記出力端子から出力される出力値が、前記第１入力端子及び前記第２入力端子に入力される入力値のレベルに応じて数値０又は数値１に分類される、スピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子。
【請求項１７】
前記第１セル及び前記第２セルの前記制御層によって制御される前記自由磁性層と前記絶縁層の間の界面の電気的レベルが、前記第１入力端子及び前記第２入力端子に印加される電圧によって調整され、前記第１セル及び前記第２セルの臨界電流値が、前記制御層によって制御される前記電気的レベルによって調整される、請求項１６に記載のスピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子。
【請求項１８】
前記第１セル及び前記第２セルの前記自由磁性層の磁化方向が第１方向であり、前記入力回路に電流が印加され、前記第１入力端子及び前記第２入力端子に電圧が印加されたときに、
（ａ）前記第１入力端子及び前記第２入力端子に印加される電圧が第１レベルであるときには、前記第１セル及び前記第２セルの前記自由磁性層の磁化方向が前記第１方向のままであり、前記出力端子から第１レベル出力値が出力され、（ｂ）前記第１入力端子に印加される電圧が前記第１レベルであり、前記第２入力端子に印加される電圧が第２レベルであるときには、前記第１セルの前記自由磁性層の磁化方向が前記第１方向のままであるが、前記第２セルの前記自由磁性層の磁化方向が第２方向に変化し、前記出力端子から第２レベル出力値が出力され、（ｃ）前記第１入力端子に印加される電圧が前記第２レベルであり、前記第２入力端子に印加される電圧が前記第１レベルであるときには、前記第１セルの前記自由磁性層の磁化方向は前記第２方向に変化するが、前記第２セルの前記自由磁性層の磁化方向は前記第１方向のままであり、前記出力端子から前記第２レベル出力値が出力され、（ｄ）前記第１入力端子及び前記第２入力端子に印加される電圧が前記第２レベルであるときには、前記第１セル及び前記第２セルの前記自由磁性層の磁化方向が前記第２方向に変化し、前記出力端子から第３レベル出力値が出力されるよう、ＡＮＤゲート又はＯＲゲートとして作用する前記出力端子から出力値レベルが出力される、請求項１６に記載のスピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子。
【請求項１９】
前記第１セル及び前記第２セルの前記自由磁性層の磁化方向が前記第２方向であり、前記入力回路に電流が印加され、前記第１入力端子及び前記第２入力端子に電圧が印加されたときに、
（ａ）前記第１入力端子及び前記第２入力端子に印加される電圧が第１レベルであるときには、前記第１セル及び前記第２セルの前記自由磁性層の磁化方向が第１方向に変化し、前記出力端子から第１レベル出力値が出力され、（ｂ）前記第１入力端子に印加される電圧が前記第１レベルであり、前記第２入力端子に印加される電圧が第２レベルであるときには、前記第１セルの前記自由磁性層の磁化方向は前記第１方向に変化するが、前記第２セルの前記自由磁性層の磁化方向は第２方向のままであり、前記出力端子から第２レベル出力値が出力され、（ｃ）前記第１入力端子に印加される電圧が前記第２レベルであり、前記第２入力端子に印加される電圧が前記第１レベルであるときには、前記第１セルの前記自由磁性層の磁化方向は前記第２方向のままであるが、前記第２セルの前記自由磁性層の磁化方向は前記第１方向に変化し、前記出力端子から前記第２レベル出力値が出力され、（ｄ）前記第１入力端子及び前記第２入力端子に印加される電圧が前記第２レベルであるときには、前記第１セル及び前記第２セルの前記自由磁性層の磁化方向が前記第２方向のままであり、前記出力端子から第３レベル出力値が出力されるよう、ＮＡＮＤゲート又はＮＯＲゲートとして作用する前記出力端子から出力値レベルが出力される、請求項１６に記載のスピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子。
【請求項２０】
スピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子であって、
第１位置及び第２位置を含む第１電極に電流を印加する第１入力端子と、
前記第１電極の前記第１位置と前記第２位置の間に配置され、前記第１電極に配置された自由磁性層、前記自由磁性層に配置された絶縁層、前記絶縁層に配置された固定磁性層を有する、磁気トンネル接合（ＭＴＪ）を含むセルと、
前記セルの前記自由磁性層と前記固定磁性層の間に電圧を印加する第２入力端子と、
前記第１電極及び前記セルを通過する電流によって生成される値を出力する出力端子とを含み、前記出力端子から得られる前記出力値が、前記第１入力端子及び前記第２入力端子が受け取る入力値のレベルに応じて数値０又は数値１に分類される、スピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子。
【請求項２１】
（ａ）第１レベル電流が前記第１入力端子に印加され、第１レベル電圧が第２入力端子に印加されるときには、前記セルの前記自由磁性層の磁化方向が、第１方向のままであるか、又は第１方向に変化し、第１レベル出力値が前記出力端子から出力され、（ｂ）前記第１レベル電流が前記第１入力端子に印加され、第２レベル電圧が前記第２入力端子に印加されるときには、前記セルの前記自由磁性層の磁化方向は、前記第１方向のままであるか、又は前記第１方向に変化し、前記第１レベル出力値が前記出力端子から出力され、（ｃ）第２レベル電流が前記第１入力端子に印加され、前記第１レベル電圧が前記第２入力端子に印加されるときには、前記セルの前記自由磁性層の磁化方向は、前記第１方向のままであるか、又は前記第１方向に変化させることができ、前記第１レベル出力値が出力端子から出力され、（ｄ）  前記第２レベル電流が前記第１入力端子に印加され、前記第２レベル電圧が前記第２入力端子に印加されるときには、前記セルの前記自由磁性層の磁化方向は、第２方向のままであるか、又は前記第２方向に変化させることができ、第２レベル出力値が出力端子から出力されるよう、
前記第１入力端子及び前記第２入力端子に入力される入力値のレベルに応じて、ＯＲゲートとして作用する出力端子から出力値レベルが出力される、請求項２０に記載のスピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子。
【請求項２２】
スピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子であって、
第１電極に電流を印加する第１入力端子と、
前記第１電極の第１位置と第２位置の間に配置され、絶縁層及び制御層の近接構造をそれらの間に置いて配置された自由磁性層及び固定磁性層を有する、磁気トンネル接合（ＭＴＪ）を含む第１セルと、
前記第１セルの前記自由磁性層と前記固定磁性層の間に電圧を印加する第１電圧ゲートと、
前記第１セルから電流を受け取る第２電極上に配置され、絶縁層及び制御層の近接構造をそれらの間に置いて配置された自由磁性層及び固定磁性層を有する、磁気トンネル接合（ＭＴＪ）を含む第２セルと、
前記第２セルの前記自由磁性層と前記固定磁性層の間に電圧を印加する第２電圧ゲートと、
前記第２セルを通して出力される出力値を出力する出力端子と、
前記第１入力端子から印加される電流が前記第１電極、前記第１セル、及び前記第２電極に沿って流れる入力回路と、
前記第１入力端子から印加される電流が前記第１電極、前記第１セル、及び前記第２セルに沿って流れる出力回路とを含む、スピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子。
【請求項２３】
前記第１セルが、前記第１電圧ゲートによって印加される電圧により、前記入力回路を通して前記第２電極に印加される電流のレベルを制御する、請求項２２に記載の半導体素子。
【請求項２４】
前記第２セルの前記自由磁性層の磁化方向が、前記第１セルの前記自由磁性層の磁化方向及び前記第２電圧ゲートによって印加される電圧によって制御される前記第２電極上の面内電流によって制御される、請求項２２に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及び半導体論理素子に関するものである。
【背景技術】
【０００２】
半導体素子についての研究の近年の対象は、磁気メモリ素子及び相変化素子である。これらの中で、磁気メモリ素子は、不揮発性であることに加えて高速及び低動作電圧を特徴とするので、これはメモリ素子として理想的である。一般に、このような磁気メモリ素子は、米国特許第５，６９９，２９３号に記載されるように、一つの磁気抵抗センサ及び一つのトランジスタを含むユニットセルで構成される。
【０００３】
磁気メモリ素子の基本構造は、絶縁層をその間に置いた二つの強磁性材料を有する磁気トンネル接合(第1磁性電極/絶縁体/第2磁性電極)を含む。これは、二つの異なる磁性材料の相対磁化方向に応じて変化する素子の磁気抵抗を通して情報を提供する。これら二つの磁性層の磁化方向は、電子が有する角運動量が磁気モーメントに移ってトルクを生じる、「スピントランスファートルク(spin transfer torque)」と呼ばれるスピン偏極電流によって調整することができる。
【０００４】
スピントランスファートルクを使用して磁化方向を制御するためには、スピン偏極電流が磁性材料の内部を通過する必要がある。しかし、磁性材料に近接してスピン電流を誘導する重金属を配置することによって面内電流の供給によって磁性材料の磁化切替えを引き起こす、スピン軌道トルク技術と呼ばれる新規の技術が提案されている（米国特許第８，４１６，６１８号「書込み可能磁気メモリ要素」、米国特許第２０１４−０１６９０８８号「スピンホール磁性装置、方法、及び応用」、並びに韓国特許第１２６６７９１号「面内電流及び電場を使用した磁性メモリ素子」)。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第５，６９９，２９３号
【特許文献２】米国特許第５，９８６，９２５号
【特許文献３】米国特許第８，４１６，６１８号
【特許文献４】米国特許第２０１４−０１６９０８８号
【特許文献５】韓国特許第１０−１２６６７９１号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、高い情報保存速度、情報認識速度、及び情報転送速度、並びに低いエネルギー消費を特徴とする半導体素子を提供することである。
【課題を解決するための手段】
【０００７】
この本発明の素子は、高い集積度を得るのに有利であり、このことは、半導体素子の性能が改善され、その製造コストが低下することを示している。
【０００８】
本発明の半導体素子は、各セルの磁化特徴を変化させることによって、様々な分野に応用することができる。
【０００９】
さらに、ＡＮＤ、ＯＲ、ＮＡＮＤ、及びＮＯＲなどの論理ゲートを実現することもできる。
【００１０】
本発明の実施例によるスピン軌道トルク（ＳＯＴ）効果基盤の半導体素子（１０００）は、第１電極と、第１電極に接続された第１セル及び第２セルであり、第１電極上に分離して配置され、絶縁層をそれらの間に置いて自由磁性層及び固定磁性層を有する磁気トンネル接合（ＭＴＪ）を含む第１セル及び第２セルとを含み、自由磁性層の磁化方向は、第１電極の表面に印加される電流が各セルの臨界電流値を超えるときに変化し、第１セルの臨界電流値は、第２セルの臨界電流値と異なる。
【００１１】
第１電極上に、第１セルと第２セルの間に配置された第１位置と第２位置の間に電流が印加される入力回路と、第１電極の第１位置から第１セルを通って電流が流れる第１出力回路と、第１電極の第１位置から第２セルを通って電流が流れる第２出力回路とが含まれる。情報は、入力回路に沿って印加される電流によって第１セル又は第２セルに記憶され、この情報は、第１出力回路及び第２出力回路の電気的特徴を測定することによって読み取ることができる。
【００１２】
本発明の実施例による、第１セルと第２セルの間に配置された第１位置と第２位置の間に電流が印加される入力回路と、第１電極の第１位置から第１セルを通って電流が流れる第１出力回路と、第１電極の第１位置から第２セルを通って電流が流れる第２出力回路とを含むスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を制御する方法では、入力回路を動作させて、第１セルの自由磁性層の磁化方向を変化させるのに十分な臨界電流より大きな電流を第１電極に印加して第１セルに情報を記憶し、次いで、入力回路を動作させて、第２セルの自由磁性層の磁化方向を変化させるのに十分な臨界電流より大きな電流を第１電極に入力して第２セルに情報を記憶する。
【００１３】
第１セル及び第２セルに記憶した情報は、第１出力回路及び第２出力回路に電流を印加することによって読み取ることができる。
【００１４】
本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子は、第１電極と、第１電極上に配置され、絶縁層が間に挿置された自由磁性層及び固定磁性層を有する、磁気トンネル接合（ＭＴＪ）を含むセルと、セルに電気的に接続された、自由磁性層と固定磁性層の間に電圧を印加する電圧回路とを含み、電圧回路によって印加される電圧が、セルの臨界電流値を制御する。
【００１５】
第1電極上に、セルの両端間に配置された第1位置と第2位置の間に電流が印加される入力回路と、自由磁性層と固定磁性層の間に電圧を印加する出力回路とをさらに含むことができる。
【００１６】
第１位置と第２位置を含む第１電極に電流が印加される入力回路と、自由磁性層の磁化方向が書込み電流回路によって印加される書込み電流によって変化する、第１位置と第２位置の間に配置された磁気トンネル接合（ＭＴＪ）を含むセルと、自由磁性層と絶縁層の間に配置された、自由磁性層と固定磁性層の間に電圧を印加する書込み電圧回路とを含むスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を制御する方法には、書込み電圧回路を動作させて、固定磁性層と自由磁性層の間に電圧を印加して、セルの臨界電流値を変化させるステップと、書込み電流回路を動作させることによって第１電極に電流を印加し、それにより自由磁性層の磁化方向を変化させることによって、セルに情報を記憶するステップとが含まれる。
【００１７】
本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子は、第１電極と、自由磁性層及び固定磁性層が絶縁層と制御層が近接する構造で配置された磁気トンネル接合（ＭＴＪ）を含むセルと、自由磁性層と固定磁性層の間に電圧を印加する制御電圧ゲートとを含み、制御層が、制御電圧ゲートに印加される電圧によって自由磁性層と絶縁層の間の界面の電気的レベルを制御し、制御層が電気的レベルを制御するときに、セルの臨界電流値が制御される。
【００１８】
本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子は、第１位置及び第２位置を含む第１電極に電流を印加する第１入力端子と、第１電極の第１位置と第２位置の間に配置され、絶縁層及び制御層の近接構造をそれらの間に置いて配置された自由磁性層及び固定磁性層を有する、磁気トンネル接合（ＭＴＪ）を含む第１セル及び第２セルと、第１入力端子及び第１セルを通過する電流によって生成される値と第１入力端子及び第２セルを通過する電流によって生成される値とを加算することによって得られる出力値を出力する出力端子と、記第１セル及び第２セルの自由磁性層と固定磁性層の間に電圧を印加する第２入力端子とを含み、出力端子から得られる出力値は、第１入力端子及び第２入力端子が受け取る入力値のレベルに応じて数値０又は数値１に分類される。
【００１９】
本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子は、第１位置及び第２位置を含む第１電極に電流を印加する入力回路と、第１電極の第１位置と第２位置の間に配置され、絶縁層及び制御層の近接構造をそれらの間に置いて配置された自由磁性層及び固定磁性層を有する、磁気トンネル接合（ＭＴＪ）を含む第１セル及び第２セルと、第１セルの自由磁性層と固定磁性層の間に電圧を印加する第１入力端子と、第２セルの自由磁性層と固定磁性層の間に電圧を印加する第２入力端子と、第１入力端子及び第１セルを通過する電流によって生成される値と第１入力端子及び第２セルを通過する電流によって生成される値とを加算することによって得られる出力値を出力する出力端子とを含む。このとき、入力回路が第１電極に電流を印加したときに、出力端子から出力される出力値は、第１入力端子及び第２入力端子に入力される入力値のレベルに応じて数値０又は数値１に分類される。
【００２０】
本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子は、第１位置及び第２位置を含む第１電極に電流を印加する第１入力端子と、第１電極の第１位置と第２位置の間に配置され、第１電極上に配置された自由磁性層、自由磁性層上に配置された絶縁層、絶縁層上に配置された固定磁性層を有する、磁気トンネル接合（ＭＴＪ）を含むセルと、セルの自由磁性層と固定磁性層の間に電圧を印加する第２入力端子と、第１電極及びセルを通過する電流によって生成される値を出力する出力端子とを含み、出力端子から得られる出力値は、第１入力端子及び第２入力端子が受け取る入力値のレベルに応じて数値０又は数値１に分類される。
【００２１】
本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子は、第１電極に電流を印加する第１入力端子と、第１電極の第１位置と第２位置の間に配置され、絶縁層及び制御層の近接構造をそれらの間に置いて配置された自由磁性層及び固定磁性層を有する、磁気トンネル接合（ＭＴＪ）を含む第１セルと、第１セルの自由磁性層と固定磁性層の間に電圧を印加する第１電圧ゲートと、第１セルから電流を受け取る第２電極上に配置され、絶縁層及び制御層の近接構造をそれらの間に置いて配置された自由磁性層及び固定磁性層を有する、磁気トンネル接合（ＭＴＪ）を含む第２セルと、第２セルの自由磁性層と固定磁性層の間に電圧を印加する第２電圧ゲートと、第２セルを通して出力される出力値を出力する出力端子と、第１入力端子から印加される電流が第１電極、第１セル、及び第２電極に沿って流れる入力回路と、第１入力端子から印加される電流が第１電極、第１セル、及び第２セルに沿って流れる出力回路とを含む。
【発明の効果】
【００２２】
本発明の実施例による半導体素子は、低いエネルギー消費に加えて高い情報保存速度、情報認識速度、及び情報転送速度を特徴とする。
【００２３】
本発明の半導体素子は、高い集積度を容易にし、それにより半導体素子の性能を改善し、製造コストを低下させるという効果をもたらす。
【００２４】
この半導体素子は、最終製品の各セルの磁化特徴を変化させることによって、様々な分野に応用することができる。
【００２５】
本発明の半導体素子は、また、ＡＮＤ、ＯＲ、ＮＡＮＤ、及びＮＯＲなどの論理ゲートを実現することもできる。
【００２６】
本発明の好ましい実施形態の応用は、添付の図面を参照すると最もよく理解される。
【図面の簡単な説明】
【００２７】
【図１】本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を示す図である。
【図２】自由磁性層及び固定磁性層の磁化方向の挙動を示す図である。
【図３】入力回路、第１出力回路、及び第２出力回路を含むスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を示す図である。
【図４】本発明の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子におけるＡＨＥ（異常ホール効果）の測定を示す図である。
【図５】磁場に応じた第１セル及び第２セルの状態変化を示すグラフである。
【図６】電流に応じた第１セル及び第２セルの状態変化を示すグラフである。
【図７】磁場に応じた全セルの磁化方向の変化を示すグラフである。
【図８】電流に応じた全セルの磁化方向の変化を示すグラフのセットである。
【図９】本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を示す図である。
【図１０】本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を示す図である。
【図１１】無磁場環境内で第１電極に印加される電流による図１０の半導体素子の自由磁性層の磁化方向の変化を示すグラフである。
【図１２】本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を示す図である。
【図１３】入力回路及び電圧回路を含むスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を示す図である。
【図１４】図１２の半導体素子の異常ホール抵抗を測定する実験を説明する概略図である。
【図１５】図１４に従って測定した異常ホール抵抗を示すグラフである。
【図１６】図１４に従って測定した異常ホール抵抗を示すグラフである。
【図１７】図１４に従って測定した異常ホール抵抗を示すグラフである。
【図１８】本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を示す図である。
【図１９】実験用セルを示す概略図である。
【図２０】本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を示す図である。
【図２１】本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を示す図である。
【図２２】本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を示す図である。
【図２３】本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子におけるＡＨＥ（異常ホール効果）電圧の測定を説明する図である。
【図２４】図２３の半導体素子における、制御層の酸化時間に応じた磁場に対する異常ホール効果の変化を示すグラフである。
【図２５】図２３の半導体素子における、制御層の酸化時間に応じた磁場に対する異常ホール効果の変化を示すグラフである。
【図２６】図２３の半導体素子における、制御層の酸化時間に応じた磁場に対する異常ホール効果の変化を示すグラフである。
【図２７】図２３の半導体素子の制御層の酸化時間に応じた直交異方場(perpendicular anisotropy field)変動(ΔHk)及び臨界電流変動(ΔIc)の変化を示すグラフである。
【図２８】図２３の半導体素子の制御層の酸化時間に応じた異常ホール効果及び磁化切替えを示すグラフである。
【図２９】図２３の半導体素子の制御層の酸化時間に応じた異常ホール効果及び磁化切替えを示すグラフである。
【図３０】図２３の半導体素子の制御層の酸化時間に応じた異常ホール効果及び磁化切替えを示すグラフである。
【図３１】本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を示す図である。
【図３２】本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子におけるＡＨＥ（異常ホール効果）電圧の測定を説明する図である。
【図３３】図３２の半導体素子の第１入力端子及び第２入力端子の入力値と、それにより得られる第１セル及び第２セルの出力端子で測定される出力値とを示すグラフのセットである。
【図３４】本発明の別の実施例によるスピン軌道トルク(SOT)効果に基づく半導体素子を示す図である。
【図３５】本発明の別の実施例による入力回路を含むスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を示す図である。
【図３６】本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子におけるＡＨＥ（異常ホール効果）電圧の測定を説明する図である。
【図３７】図３６の半導体素子の第１セル及び第２セルの異常ホール効果及び磁化切替えを説明するグラフである。
【図３８】図３６の半導体素子の第１セル及び第２セルの異常ホール効果及び磁化切替えを説明するグラフである。
【図３９】図３６の半導体素子の第１入力端子及び第２入力端子の入力値と、それにより得られる第１セル及び第２セルの出力端子で測定される出力値とを示すグラフのセットである。
【図４０】本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子におけるＡＨＥ（異常ホール効果）電圧の測定を説明する図である。
【図４１】本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を示す図である。
【図４２】本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子におけるＡＨＥ（異常ホール効果）電圧の測定を説明する図である。
【図４３】図４２の半導体素子のセルの異常ホール効果及び磁化切替えを説明するグラフである。
【図４４】図４２の半導体素子の第１入力端子及び第２入力端子の入力値に応じた、出力端子で測定される値を示すグラフのセットである。
【図４５】本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を示す図である。
【図４６】本発明の別の実施例による入力回路及び出力回路を含むスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を示す図である。
【発明を実施するための形態】
【００２８】
以下、本発明の好ましい実施形態について、添付の図面を用いて説明する。ただし、本発明のこれらの実施形態は、様々に修正及び改変することができ、本発明は、以下の例示に限定されない。本分野についての平均的な知識を有する当業者には、本発明のこれらの実施形態が、本発明をより厳密に説明するために与えられたものであることは十分に理解される。したがって、図中の要素の形状及び大きさは、図示を明確にするために強調されていることもあり、また、図中で同じ符号で示されている要素は同じ要素である。同様の機能又は活動を呈する因子も、全ての図面において同じ符号で示してある。さらに、本明細書を通じてある要素が含まれていても、そのことが他の要素を排除することはなく、特に指定がない限り、他の要素を含む可能性がある。
【００２９】
図１は、本発明の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子（１０００）を示す図であり、図２は、自由磁性層（１２１１、１２２１）及び固定磁性層（１２１３、１２２３）の磁化方向の挙動を示す図である。
【００３０】
図１及び図２に示すように、本発明の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子（１０００）は、第１電極と、第１電極に接続された第１セル及び第２セルとを含み、第１セル及び第２セルは、第１電極上に分離して配置され、絶縁層を間に置いて自由磁性層及び固定磁性層を有する磁気トンネル接合（ＭＴＪ）を含み、自由磁性層の磁化方向は、第１電極の表面に印加された電流が各セルの臨界電流値を超える場合に変化し、第１セルの臨界電流値は第２セルの臨界電流値と異なる。
【００３１】
第１電極（１１００）は、第１セル（１２１０）及び第２セル（１２２０）に電流を供給することができる。特に、この電流は、磁性材料の磁化方向を制御するスピン偏極電流とすることができる。第１セル（１２１０）及び第２セル（１２２０）の電気的又は磁気的特徴は、第１電極（１１００）を流れる電流によって変化させることができる。第１電極（１１００）は、各セルの特徴を変化させることができるので、第１電極は、半導体素子（１０００）において書込み線としての役割を果たす。また、第１電極に印加される電流を制御する電流制御スイッチが含まれることもある。
【００３２】
このとき、自由磁性層（１２１１、１２２１）は、磁化方向が積層方向に対して直交するように配置される場合には、直交異方特性を有することができる。自由磁性層（１２１１、１２２１）の電気的又は磁気的特徴、特に磁化方向は、第１電極（１１００）に流れる面内電流によって変化させることができ、この面内電流は、第１セル及び第２セルとともに第１電極中に配置される第１位置と第２位置の間に電流が印加される入力回路によって制御することができる。
【００３３】
第１電極（１１００）は、導電性材料を含むことができる。より好ましくは、第１電極（１１００）は、重金属を含むことができる。第１電極（１１００）が重金属を含む場合には、第１セル（１２１０）及び第２セル（１２２０）の自由磁性層（１２１１、１２２１）の磁化方向などの磁気的特徴を変化させることができる。スピン軌道トルクにより、本発明の実施例による半導体素子（１０００）は、高い情報保存速度、情報認識速度、及び情報転送速度を有し、また低いエネルギー消費率を有する。
【００３４】
自由磁性層（１２１１、１２２１）は、磁化方向などの磁気的特徴の変化を可能にする磁性層である。自由磁性層（１２１１、１２２１）の磁気的特徴は、周囲の電気的及び磁気的特性によって改変することができる。さらに、直交異方性を、第１電極（１１００）と自由磁性層（１２１１、１２２１）の間の積層面に適用することができる。
【００３５】
自由磁性層（１２１１、１２２１）は、Ｆｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｐｔ、Ｐｄ及びそれらの合金からなる一群から選択される材料のうちの少なくとも一つを含むことができる。
【００３６】
第１電極（１１００）に電流が流れているときでも、その流れている電流が自由磁性層（１２１１、１２２１）の磁気的特徴を変化させるのに十分でないときには、自由磁性層（１２１１、１２２１）の磁気的特徴は変化しない。十分な電流が第１電極（１１００）に流れているときにのみ、自由磁性層（１２１１、１２２１）の磁気的特徴を変化させることができる。このときの電流値を、自由磁性層（１２１１、１２２１）の臨界電流と呼ぶ。すなわち、自由磁性層（１２１１、１２２１）の電気的及び磁気的特徴は、臨界電流を超える電流を第１電極（１１００）に流すことによって変化させることができる。
【００３７】
第１セル及び第２セルの自由磁性層（１２１１、１２２１）の磁気的特徴は、第１セル及び第２セルのそれぞれの自由磁性層（１２１１、１２２１）の臨界電流を異なる値に設定することによって、選択的に変化させることができる。例えば、第１セル（１２１０）の自由磁性層（１２１１）の臨界電流値が第２セル（１２２０）の自由磁性層（１２２１）の臨界電流値より大きい場合、第１セル（１２１０）の自由磁性層（１２１１）の臨界電流値及び第２セル（１２２０）の自由磁性層（１２２１）の臨界電流値の両方より小さい電流が第１電極（１１００）に流れていても、第１セル（１２１０）及び第２セル（１２２０）の両方の磁気的特徴が変化しない。これに対して、第１セル（１２１０）の自由磁性層（１２１１）の臨界電流値及び第２セル（１２２０）の自由磁性層（１２２１）の臨界電流値の両方より多き電流が第１電極（１１００）に流れている場合には、第１セル（１２１０）及び第２セル（１２２０）の両方の磁気的特徴が変化する。第１セル（１２１０）の自由磁性層（１２１１）の臨界電流値より小さいが第２セル（１２２０）の自由磁性層（１２２１）の臨界電流値よりは大きい電流が第１電極（１１００）に流れているときには、第１セル（１２１０）の磁気的特徴は変化しないが、第２セル（１２２０）の磁気的特徴は変化する。
【００３８】
上述のように、第１セル（１２１０）及び第２セル（１２２０）の各セルの磁気的特徴は、第１電極（１１００）に流れている電流の大きさを制御することによって、同時に、又は選択的に、変化させることができる。
【００３９】
上記の第１セル（１２１０）及び第２セル（１２２０）は、自由磁性層（１２１１、１２２１）と固定磁性層（１２１３、１２２３）とが絶縁層（１２１２、１２２２）によってそれぞれ分離される、磁気トンネル接合構造を含むことができる。さらに詳細には、第１セル（１２１０）及び第２セル（１２２０）は、自由磁性層（１２１１、１２２１）上に絶縁層（１２１２、１２２２）を有し、絶縁層（１２１２、１２２２）上に固定磁性層（１２１３、１２２３）を有することができ、このことは、自由磁性層（１２１１、１２２１）と固定磁性層（１２１３、１２２３）とが絶縁層（１２１２、１２２２）を間に挟んで互いに対向していることを示している。
【００４０】
固定磁性層（１２１３、１２２３）は、固定された磁化方向を有する磁性層とすることができ、積層面に対して直交する磁化方向を有する材料、すなわち直交異方性を有する材料を含むことができる。さらに詳細には、固定磁性層（１２１３、１２２３）は、Ｆｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、Ｐｔ、Ｐｄ及びそれらの合金からなる一群から選択される材料のうちの少なくとも一つを含むことができる。
【００４１】
固定磁性層（１２１３、１２２３）は、磁性層及び反強磁性層を含むこともできる。上記の固定磁性層（１２１３、１２２３）は、人工反強磁性層とすることができる。さらに詳細には、固定磁性層（１２１３、１２２３）は、磁性層／導電性層／磁性層で構成された三層人工反強磁性構造を有することができ、この反強磁性層は、Ｉｒ、Ｐｔ、Ｆｅ、Ｍｎ及びそれらの合金、又はＮｉ、Ｃｏ、Ｆｅの酸化物及びそれらの合金などの材料で構成される。人工反強磁性構造は、Ｆｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、Ｐｔ、Ｐｂ及びそれらの合金を含む磁性層と、Ｒｕ、Ｃｕ、Ｐｔ、Ｔａ、Ｔｉ及びＷを含む導電性層とで構成される。
【００４２】
絶縁層（１２２２）は、固定磁性層（１２１３、１２２３）と自由磁性層（１２１１、１２２１）の間に配置することができる。絶縁層（１２２２）は、固定磁性層（１２１３、１２２３）と自由磁性層（１２１１、１２２１）の間に流れる電流を制御する際に役割を果たす。
【００４３】
絶縁層（１２２２）は、酸化アルミニウム、酸化マグネシウム、酸化タンタル及び酸化ジルコニウムからなる一群から選択される一種以上の化合物を含むことができるが、必ずしもこれらに限定されるわけではない。
【００４４】
自由磁性層（１２１１、１２２１）、絶縁層（１２２２）及び固定磁性層（１２１３、１２２３）は、原子層堆積（ＡＬＤ）、化学蒸着（ＣＶＤ）及び物理蒸着（ＰＶＤ）など、一般的な薄膜堆積プロセスで形成することができる。各層の厚さは、数ｎｍから数十ｎｍとすることができるが、必ずしもこれに限定されるわけではない。
【００４５】
第１セル及び第２セルの固定磁性層（１２１３、１２２３）は、第２電極（１３００）に接続することができる。各セルの電気的及び磁気的特徴は、第２電極（１３００）によって決定することができる。したがって、第２電極（１３００）は、半導体素子（１０００）において読取り線としての役割を果たす。
【００４６】
第２電極（１３００）は、導電性材料を含むことができる。第２電極（１３００）は、Ｎｉ、Ｗ、Ｃｕ及びそれらの合金からなる一群から選択される少なくとも一種以上の材料を含むことができるが、必ずしもこれらに限定されるわけではない。
【００４７】
本明細書の上記に述べたように、第１セル（１２１０）及び第２セル（１２２０）の電気的又は磁気的特徴は、第１電極（１１００）に印加される電流の大きさによって変化させることができる。このとき、各セルの自由磁性層（１２１１、１２２１）の磁化方向を含む磁気的特徴を変化させることができる。自由磁性層（１２１１、１２２１）の磁化方向の変化は、第１電極（１１００）に流れる電流の大きさ、又は周囲の磁場の大きさによって決まる。
【００４８】
このとき、第２電極（１３００）を流れる電流は、各セルの電気的又は磁気的特徴を決定するのに十分でないので、自由磁性層（１２１１、１２２１）及び固定磁性層（１２１３、１２２３）の磁気的特徴を変化させない。
【００４９】
図２に示すように、自由磁性層（１２１１）の磁化方向は、上下に向く矢印によって示すように、二つの異なる方向に変化させることができる。一方、固定磁性層（１２１３）の磁化方向は、上向きの矢印によって示すように、変化しないこともある。
【００５０】
本発明の実施例による半導体素子は、第１電極の第１セルと第２セルの間に配置された第１位置と第２位置の間に電流が印加される入力回路と、第１電極の第１位置から第１セルを通って電流が流れる第１出力回路と、第１電極の第１位置から第２セルを通って電流が流れる第２出力回路とを含み、情報は、入力回路に沿って印加される電流によって第１セル又は第２セルに記憶され、この情報は、第１出力回路及び第２出力回路の電気的特徴を測定することによって読み取ることができる。
【００５１】
入力回路により第１位置及び第２位置を含む第１電極に電流が印加されても、この電流が自由磁性層の磁気的特徴を変化させるのに十分でない場合には、自由磁性層の磁気的特徴は変化しない。入力回路により第１位置及び第２位置を含む第１電極に十分な電流が流れているときのみ、自由磁性層の磁気的特徴を変化させることができる。このときの電流値を、自由磁性層の臨界電流と呼ぶ。すなわち、自由磁性層の電気的及び磁気的特徴は、第１位置及び第２位置を含む第１電極に臨界電流を超える電流を流すことによって変化させることができる。
【００５２】
図３は、入力回路、第１出力回路及び第２出力回路を含む本発明の実施例による半導体素子を示す回路図である。
【００５３】
図３に示すように、入力回路は、第１電極上でそれらの間に第１セル及び第２セルを置いて配置される第１位置と第２位置の間に電流を提供し、書込みブロック、ソース線、第１電極を流れる電流を制御するトランジスタ、第１セル、第２セル及び書込み線を通って書込みブロックに戻る経路を有することができる。
【００５４】
第１出力回路では、電流は、第１電極の第１位置から第１セルを通って流れる。第１出力回路は、第１セルに接続されたソース線、第１電極に流れる電流を制御するトランジスタ、第１セルに接続された読取り線、及び増幅器（ＳＡ）を通る経路を有することができる。
【００５５】
第２出力回路では、電流は、第１電極の第１位置から第２セルを通って流れる。第２出力回路は、第１セルに接続されたソース線、第１電極に流れる電流を制御するトランジスタ、第２セルに接続された読取り線、及び増幅器（ＳＡ）を通る経路を有することができる。
【００５６】
図３に示すように、第１出力回路は、電流を、第１セルに接続されたソース線を通して、次いで第１セルに接続された出力回路を通して送出する。第１セルに記憶された情報は、電流が第１電極の第１位置から第１セルを通って流れている間に第１セルの電気的特徴を測定することによって読み取ることができる。
【００５７】
図３に示すように、第２出力回路は、電流を、第２セルに接続されたソース線を通して、次いで第２セルに接続された出力回路を通して送出する。第２セルに記憶された情報は、電流が第１電極の第１位置から第２セルを通って流れている間に第１セルの電気的特徴を測定することによって読み取ることができる。
【００５８】
本明細書の上記に述べたように、第１セル（１２１０）及び第２セル（１２２０）は、ソース電流又は磁場によって変化させることができる磁気的特徴を有する自由磁性層（１２１１、１２２１）を含むことができる。これらのセルは、自由磁性層（１２１１、１２２１）上に配置された絶縁層（１２１２、１２２２）と、絶縁層（１２１２、１２２２）上に配置された固定磁性層（１２１３、１２２３）と、固定磁性層（１２１３、１２２３）に接続された第２電極１３００とを含むことができる。自由磁性層（１２１１、１２２１）、絶縁層（１２１２、１２２２）、固定磁性層（１２１３、１２２３）、第１電極（１１００）及び第２電極（１３００）についての説明は、上記で与えたものと同じである。
【００５９】
第１電極（１１００）に印加される電流は、電流制御スイッチによって制御される。電流制御スイッチがオンであるときに、電流は第１電極（１１００）に流れ始め、第１セル（１２１０）及び第２セル（１２２０）の自由磁性層（１２１１、１２２１）は、第１電極（１１００）に流れる電流の影響を受ける。また、第１電極に提供される電流によって、第１セル（１２１０）及び第２セル（１２２０）の磁化方向を変化させることができる。
【００６０】
電流制御スイッチは、半導体素子（１０００）の電流又は電圧を制御するために使用することができる種類とすることができ、その材料、形状及び機能は、特に限定されない。特に、電流制御スイッチは、ＤＲＡＭなど、書込み線に提供される電流を制御するために使用される種類とすることができる。図９が、電流制御スイッチ（２４００）の例を示している。
【００６１】
電流制御スイッチがオンであり、したがって第１セル（１２１０）及び第２セル（１２２０）の自由磁性層（１２１１、１２２１）の磁化方向を含む電気的特徴を変化させるのに十分な電流が第１電極（１１００）に流れているときには、第１セル（１２１０）及び第２セル（１２２０）の電気的特徴が変化する。
【００６２】
電流制御スイッチがオンであり、第１セル（１２１０）及び第２セル（１２２０）の自由磁性層（１２１１、１２２１）のうちの一方のみの磁気的特徴を変化させるのに十分な電流が第１電極（１１００）に流れているときには、第１セル（１２１０）及び第２セル（１２２０）のうちのいずれかの磁気的特徴を選択的に変化させることができる。
【００６３】
電流制御スイッチがオフであるときには、第１セル（１２１０）及び第２セル（１２２０）の磁気的特徴は、変化した状態のままとなり、情報をセルに保存することができる。
【００６４】
第２電極（１３００）に電圧を印加し、次いで各セルの電気的又は磁気的特徴値を読み取ると、各セルに記憶された情報を知ることができる。
【００６５】
本発明の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子（１０００）では、本明細書の上記に述べたように、第１セル（１２１０）及び第２セル（１２２０）の磁気的特徴を変化させるのに十分な電流の大きさが異らせることができる。すなわち、各セルの臨界電流値を異らせることができる。本明細書の以下では、図４から図６を参照して、異なる臨界電流値を有するセルの挙動について説明する。
【００６６】
図４は、本発明の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子（１０００）におけるＡＨＥ（異常ホール効果）電圧の測定を示す図である。図５は、図４の測定に基づく磁場に応じた第１セル（１２１０）及び第２セル（１２２０）の状態変化を示すグラフである。図６は、図４の測定に基づく電流に応じた第１セル（１２１０）及び第２セル（１２２０）の状態変化を示すグラフである。特に、図５及び図６は、各セルの自由磁性層（１２１１、１２２１）の状態変化を示している。
【００６７】
図５に示すように、第１セル（１２１０）及び第２セル（１２２０）の磁化方向は、磁場の大きさに応じて別々に上又は下に変化し、このことは、第１セル（１２１０）と第２セル（１２２０）の間で磁気的特徴が異なることを示唆している。
【００６８】
図６に示すように、第１セル（１２１０）及び第２セル（１２２０）の磁化方向は、第１電極（１１００）に印加される電流に応じて上又は下に変化する。図６に示すように、電流が第１電極（１１００）に印加され、外部磁場が存在するときには、第１セル（１２１０）及び第２セル（１２２０）の異常ホール抵抗（ＲＨ）の変化は、異なる臨界電流値を有する第１セル（１２１０）及び第２セル（１２２０）を配置することによって測定することができる。磁化方向を上から下に変化させる可能性がある第１セル（１２１０）の臨界電流は、−１１．５ｍＡであり、磁化方向を下から上に変化させる可能性がある臨界電流は、＋９．５ｍＡであった。磁化方向を上から下に変化させる可能性がある第２セル（１２２０）の臨界電流は、−１３．５ｍＡであり、磁化方向を下から上に変化させる可能性がある臨界電流は、＋１１．５ｍＡであった。また、１０ｍＴの面内磁場を、電流方向と同じ方向に印加する。
【００６９】
図９は、本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子（２０００）を示す図である。図９には、第１電極（２１００）上により多数のセル（２２１０、２２２０、２２３０、２２４０、２２５０及び２２６０）を有する半導体素子（２０００）が示してある。
【００７０】
図９に示すように、上記の六つのセル（２２１０、２２２０、２２３０、２２４０、２２５０及び２２６０）は、第１電極（２１００）に接続される。第１電極（２１００）に印加される電流は、第１電極（２１００）に接続された一つの入力回路（２４００）によって制御される。上記の六つのセル（２２１０、２２２０、２２３０、２２４０、２２５０及び２２６０）は、磁気的特徴に応じて異なる臨界電流値を有することがある。六つのセル（２２１０、２２２０、２２３０、２２４０、２２５０及び２２６０）の臨海電流値のいずれよりも小さい電流値を有する電流が第１電極（２１００）に印加されたときには、これら六つのセル（２２１０、２２２０、２２３０、２２４０、２２５０、２２６０）の磁気的特徴は変化しない。第１電極（２１００）に印加される電流が六つのセル（２２１０、２２２０、２２３０、２２４０、２２５０、２２６０）の臨界電流値のいずれよりも高いときには、これら六つのセル（２２１０、２２２０、２２３０、２２４０、２２５０、２２６０）の磁気的特徴は全て変化する。第１電極（２１００）に印加される電流が六つのセル（２２１０、２２２０、２２３０、２２４０、２２５０、２２６０）の臨界電流値の中で最高の臨界電流値と最低の臨界電流値の間の範囲内であるときには、これら六つのセル（２２１０、２２２０、２２３０、２２４０、２２５０、２２６０）のうちの一部のみの磁気的特徴が選択的に変化する。
【００７１】
このとき、上記の六つのセル（２２１０、２２２０、２２３０、２２４０、２２５０、２２６０）（例えばＲＨ：異常ホール抵抗）によって実現することができる情報は、以下の通りである。六つのセルの磁化方向が、データの方向を半導体素子の書込み線上で上向きに初期化することができる電流を印加することによって上向きに初期化されるときには、情報実現の可能性は、上/上/上/上/上/上、上/上/上/上/上/下、上/上/上/上/下/下、上/上/上/下/下/下、上/上/下/下/下/下、上/下/下/下/下/下、及び下/下/下/下/下/下の七通りである可能性がある。六つのセルの磁化方向が、データの方向を半導体素子の書込み線上で下向きに初期化することができる電流を印加することによって下向きに初期化されるときには、情報実現の可能性は、下/下/下/下/下/下、下/下/下/下/下/上、下/下/下/下/上/上、下/下/下/上/上/上、下/下/上/上/上/上、下/上/上/上/上/上、及び上/上/上/上/上/上の七通りである可能性がある。したがって、上記の六つのセルによって実現することができる情報は、上/上/上/上/上/上、上/上/上/上/上/下、上/上/上/上/下/下、上/上/上/下/下/下、上/上/下/下/下/下、上/下/下/下/下/下、下/下/下/下/下/下、下/下/下/下/下/上、下/下/下/下/上/上、下/下/下/上/上/上、下/下/上/上/上/上、及び下/上/上/上/上/上など、十二通りとすることができ、このことは、ｎ個のセルは２ｎ個の情報を実現することができることを示している。
【００７２】
各セルに一つのスイッチが接続されてそのセルを制御する場合には、そのスイッチは、二種類の情報を制御することができる。本発明の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子（２０００）は、図９に示すように、六つのセルを制御するために一つのスイッチを有するので、このスイッチは、十二種類の情報を制御することができる。したがって、本発明の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子（２０００）は、各セルごとにスイッチを有する従来の半導体素子よりも高い各セルにおける情報集積度を有する。そのため、本発明の実施例による半導体素子（２０００）は、高度に集積することができ、それにより半導体素子（２０００）の性能を向上させ、製造コストを削減する効果を有する。
【００７３】
図１０は、本発明の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子（３０００）を示す図である。図１０に示すように、第１電極（３１００）は、上側電極（３１１０）と下側電極（３１２０）に分割することができる。第１電極の上側電極は、重金属、特にタンタル（Ｔａ）を含む可能性があり、第１電極の下側電極は、下側電極上に配置され、イリジウムマンガン（ＩｒＭｎ）などの反強磁性材料を含む可能性がある。
【００７４】
図１１は、無磁場環境内で第１電極（３１００）に印加される電流による図１０の半導体素子（３０００）の自由磁性層（３２１１）の磁化方向の変化を示すグラフである。図１０に示す半導体素子では、第１電極３１００の上側電極はタンタル（Ｔａ）を含み、下側電極は、イリジウムマンガン（ＩｒＭｎ）を含む。自由磁性層（３２１１）は、ＣｏＦｅＢを含み、絶縁層（３２１２）は、ＭｇＯを含む。
【００７５】
異常ホール抵抗（ＲＨ）は、半導体素子（３０００）の第１電極（３１００）に電流を印加した後で測定した。図１１に示すように、反強磁性材料を含む下側電極上に磁性材料を含む第１強磁性層を配置することにより、自由磁性層（３２１１）の磁気的特徴は、外部磁場を印加することなく、より容易に変化させることができる。
【００７６】
本発明の実施例による、第１電極の第１位置と第２位置の間に電流が印加される入力回路と、第１電極上に配置された磁気トンネル接合（ＭＴＪ）を含む、絶縁層が間に配置された自由磁性層及び固定磁性層を有する第１セル及び第２セルと、第１電極の第１位置から第１セルを通って電流が流れる第１出力回路と、第１電極の第１位置から第２セルを通って電流が流れる第２出力回路と、を含むスピン軌道トルク（ＳＯＴ）基板の半導体素子を制御する方法は、入力回路を動作させることによって第１電極に電流を印加することによって第１セルに情報を記憶するステップと、入力回路を動作させることによって第１電極に電流を流すことによって第２セルに情報を記憶するステップと、を含む。
【００７７】
入力回路を動作させることによって第１電極に電流を印加することによって第１セルに情報を記憶するステップでは、電流は、磁性材料の磁化方向を制御するスピン偏極電流とすることができ、第１セルの電気的又は磁気的特徴は、第１電極に印加される電流によって変化させることができる。
【００７８】
入力回路を動作させることによって第1電極に電流を印加することによって第2セルに情報を記憶するステップでは、電流は、磁性材料の磁化方向を制御するスピン偏極電流とすることができ、第２セルの電気的又は磁気的特徴は、第１電極に印加される電流によって変化させることができる。
【００７９】
上記の第1セル及び第2セルは、情報を記憶するために必要な異なる臨界電流値を有することができる。
【００８０】
本発明の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を制御する方法は、第１出力回路及び第２出力回路に電流を印加することによって第１セル及び第２セルに記憶された情報を読み取る追加のステップを含むことができる。
【００８１】
第１出力回路及び第２出力回路に電流を印加することによって第１セル及び第２セルに記憶された情報を読み取るステップでは、第１セル（１２１０）及び第２セル（１２２０）の固定磁性層（１２１３、１２２３）は、第２電極（１３００）に接続することができ、各セルの電気的及び磁気的特徴は、第２電極（１３００）によって決定することができる。
【００８２】
図７及び図８は、電流制御スイッチによって図４のスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子（１０００）に含まれる複数のセルを制御する方法を説明する図である。
【００８３】
図７及び図８は、図４のスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子（１０００）の磁化方向の変化を示している。図７は、磁場に応じた全てのセルの磁化方向の変化を示している。図８は、全てのセルの磁化方向の変化を示しているが、第１電極に流れる電流を変化させることによって異常ホール抵抗が変化した。また、１０ｍＴの面内磁場を、電流方向と同じ方向に印加する。特に、図７及び図８は、自由磁性層の磁化方向の変化を示している。
【００８４】
図８に示すように、スピン軌道トルク（ＳＯＴ）効果に基づく半導体素子（１０００）の第１電極（１１００）に−１３．５ｍＡの電流が印加されたときに、第１セル（１２１０）及び第２セル（１２２０）の磁化方向が、下向きに変化した。これは、印加された電流すなわち−１３．５ｍＡが、方向が上向きから下向きに変化した第１セル（１２１０）及び第２セル（１２２０）の臨界電流値と同じか、又はそれより大きかったからである。次に、第１電極（１１００）に＋９．５ｍＡの電流が印加されたときに、第１セル（１２１０）の磁化方向のみが下向きから上向きに変化した。これは、印加された電流すなわち＋９．５ｍＡが、方向が上向きから下向きに変化した第１セル（１２１０）の臨界電流値と同様であったが、方向が下向きから上向きに変化した第２セル１２２０の臨界電流値よりは小さかったからである。第１電極（１１００）に＋１１．５ｍＡの電流が印加されたときに、第２セル（１２２０）の磁化方向が、下向きから上向きに変化した。これは、印加された電流すなわち＋１１．５ｍＡが、方向が下向きから上向きに変化した第１セル（１２１０）及び第２セル（１２２０）の臨界電流値と同じか、又はそれより大きかったからである。第１電極（１１００）に−１１．５ｍＡの電流が印加されたときに、第１セル（１２１０）の磁化方向のみが上向きから下向きに変化した。これは、印加された電流すなわち−１１．５ｍＡが、方向が上向きから下向きに変化した第１セル（１２１０）の臨界電流に対応していたが、方向が上向きから下向きに変化した第２セルの臨界電流値よりは小さかったからである。第１電極（１１００）に−１３．５ｍＡの電流が印加されたときに、第１セル（１２１０）及び第２セル（１２２０）の両方の磁化方向が、上向きから下向きに変化した。第１電極（１１００）に＋９．５ｍＡの電流が印加されたときに、第１セル（１２１０）の磁化方向のみが下向きから上向きに変化した。したがって、各セルの磁化方向を制御することにより、半導体素子（１０００）の異常ホール抵抗（ＲＨ）の値を多値にすることができる。また、１０ｍＴの面内磁場を、電流方向と同じ方向に印加する。
【００８５】
本明細書の上記に述べたように、図７及び図８に示すように、第１電極（１１００）に接続された複数のセルを含む半導体素子（１０００）において第１電極（１１００）に流れる電流を制御することにより、多値の異常ホール抵抗（ＲＨ）を実現することができる。
【００８６】
図１２は、本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子（６０００）を示す図である。図１２に示すように、本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子（６０００）は、第１電極と、第１電極上に配置され、絶縁層が間に配置された自由磁性層及び固定磁性層を有する、磁気トンネル接合（ＭＴＪ）を含むセルと、セルに電気的に接続された自由磁性層と固定磁性層の間に電圧を印加するセル制御電極とを含み、セルの臨界電流値は、セル制御電極によって印加される電圧によって制御される。
【００８７】
第１電極、絶縁層、自由磁性層及び固定磁性層は、上記の第１電極、絶縁層、自由磁性層及び固定磁性層と同じとすることができる。
【００８８】
このとき、セル制御電極（６５１０、６５２０）とセル（６２１０、６２２０）の間に、ゲート絶縁層（６６１０、６６２０）をさらに含めることができる。
【００８９】
セル制御電極（６５１０、６５２０）によって印加される電圧が特定のレベルを超えるときに、セル（６２１０、６２２０）の電気的又は磁気的特徴を変化させることができる。
【００９０】
セル（６２１０、６２２０）は、セル制御電極（６５１０、６５２０）によって印加される電圧によって電気的又は磁気的特徴を変化させることができる材料及び組成を含むことができる。本明細書における電気的又は磁気的特徴は、セル（６２１０、６２２０）の磁化方向を変化させる臨界電流の大きさとすることができる。
【００９１】
セル（６２１０、６２２０）に情報を記憶するために必要な条件は、セル制御電極（６５１０、６５２０）によって印加される電圧によって変化させるセル（６２１０、６２２０）の性質によって変化させることができる。例えば、セル（６２１０、６２２０）の磁化方向を変化させる臨界電流値は、セル（６２１０、６２２０）に電圧を印加することによって変化させることができる。このとき、特定のレベルの電流が書込み線に印加されても、セル（６２１０、６２２０）の磁化方向が変化しないことがある。すなわち、セル（６２１０、６２２０）に書き込むための条件を修正することができ、それにより、半導体素子の書込み線に印加される電流の値及び量を変化させることができる。
【００９２】
上記のセルは、それらのうちの少なくとも二つであり、各セル（６２１０、６２２０）の電気的特徴は、各セル（６２１０、６２２０）に接続されたセル制御電極（６５１０、６５２０）によって印加される電圧によって制御することができる。電流値を、各セルで異なる値に設定し、セル制御電極（６５１０、６５２０）を介して異なるレベルの電圧を各セル（６２１０、６２２０）に印加することによって、セル（６２１０、６２２０）に情報を入力することができる。
【００９３】
セル（６２１０、６２２０）は、自由磁性層（６２１１、６２２１）を含む。セル制御電極（６５１０、６５２０）に印加される電圧は、自由磁性層（６２１１、６２２１）の電気的又は磁気的特徴を調整することができる。図１２に示すように、本発明の実施例による半導体素子（６０００）は、第１電極（６１００）と、第１電極（６１００）に電気的に接続された自由磁性層（６２１１、６２２１）を含むセル（６２１０、６２２０）と、自由磁性層（６２１１、６２２１）上に配置された絶縁層（６６１０、６６２０）と、絶縁層（６６１０、６６２０）上に配置されたセル制御電極（６５１０、６５２０）とを含む。
【００９４】
自由磁性層（６２１１、６２２１）の電気的又は磁気的特徴は、セル制御電極（６５１０、６５２０）に印加される電圧によって変化させることができる。各セル（６２１０、６２２０）の特徴は、各セル制御電極（６５１０、６５２０）によって変化させることができる。
【００９５】
本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子（６０００）は、第１電極中でそれらの間にセルを置いて配置される第１位置と第２位置の間に電流が印加される入力回路と、自由磁性層と固定磁性層の間に電圧を印加する電圧回路とをさらに含むことができる。
【００９６】
図１３は、本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子の入力回路及び電圧回路を示す図である。
【００９７】
入力回路は、第１位置及び第２位置を含む第１電極に電流を印加することができ、第１電極に印加される電流の大きさを制御することができる。
【００９８】
図１３に示すように、入力回路は、第１電極上にそれらの間にセルを置いて配置された第１位置と第２位置の間に電流を提供し、書込みブロック、ソース線、第１電極に流れる電流を制御するトランジスタ、第１セル、及び書込み線を通って書込みブロックに戻る経路を有することができる。
【００９９】
第１位置及び第２位置を含む第１電極に電流を印加しても、流れている電流が自由磁性層の磁気的特徴を変化させるのに十分でないときには、自由磁性層の磁気的特徴は変化しない。十分な電流が第１電極に流れているときにのみ、自由磁性層の磁気的特徴を変化させることができる。このときの電流値を、自由磁性層の臨界電流と呼ぶ。すなわち、自由磁性層の電気的又は磁気的特徴は、第１位置及び第２位置を含む第１電極に臨界電流を超える電流を流すことによって変化させることができる。
【０１００】
入力回路に印加される電流を制御するために、電流制御スイッチをさらに含めることもできる。
【０１０１】
電圧回路は、セルの自由磁性層と固定磁性層の間に電圧を印加することができ、各セルの臨界電流値は、各セルの電気的レベルを調整することによって制御することができる。
【０１０２】
図１３に示すように、電圧回路は、第１ビット線を介してセルの第２電極に接続されたトランジスタをオンにして、そのセルの自由磁性層と固定磁性層の間に電圧を印加することができる。このとき、電圧回路は、書込みブロック、ソース線、第１電極、セル、及び読取り線で構成される。
【０１０３】
図１４は、図１２の半導体素子の異常ホール抵抗を測定する実験を説明する概略図である。図１５から図１７は、図１４に従って測定した異常ホール抵抗を示すグラフである。
【０１０４】
図１４では、第１電極（６１００）は、Ｔａを用いて５ｎｍの厚さで形成した。自由磁性層を含む第１セル及び第２セル（６６１０、６６２０）は、ＣｏＦｅＢを用いて厚さ１ｎｍで形成した。絶縁層は、第１セル及び第２セル（６６１０、６６２０）上にＭｇＯ、ＡｌＯｘ、及びＺｒＯｘをそれぞれ厚さ１．６ｎｍ、１．５ｎｍ、及び４０ｎｍの厚さで形成した。第１セル制御電極及び第２セル制御電極（６５１０、６５２０）は、Ｒｕを用いて形成した。図１４では、ＶＧ１及びＶＧ２を各セル（６２１０、６２２０）上に配置されたセル制御電極（６５１０、６５２０）に印加し、次いで、第１電極（６１００）に電流を印加した。ＶＧ１及びＶＧ２は、−数十Ｖから＋数十Ｖの範囲で印加した。また、１０ｍＴの面内磁場を、電流方向と同じ方向に印加する。
【０１０５】
図１５から図１７に示すように、第１セル制御電極及び第２セル制御電極（６５１０、６５２０）に正電圧を印加したときには、保磁度（ＨＣ）及び臨界電流（ＪＣ）は低下したが、負電圧を印加したときには、保磁度（ＨＣ）及び臨界電流（ＪＣ）は増加した。ＶＧ１及びＶＧ２によって変化した保磁度（ＨＣ）及び臨界電流（ＪＣ）は、ＶＧ１及びＶＧ２が除去されても維持される不揮発性特徴を有していた。
【０１０６】
図１８は、本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を示す図である。図１８に示すように、本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子（７０００）は、第１電極（７１００）と、第１電極（７１００）に電気的に接続された、自由磁性層（７２１１、７２２１）、自由磁性層（７２１１、７２２１）上に配置された絶縁層（７２１２、７２２２）、及び絶縁層（７２１２、７２２２）上に配置された固定磁性層（７２１３、７２２３）を含むセルと、固定磁性層（７２１３、７２２３）上に配置されたセル制御電極（７５１０、７５２０）とを含む。このとき、固定磁性層（７２１３、７２２３）の下に配置される絶縁層（７２１２、７２２２）は、ゲート絶縁層として作用する。セル制御電極（７５１０、７５２０）が、固定磁性層（７２１３、７２２３）に電流を提供すると、固定磁性層（７２１３、７２２３）に印加される電圧によって、自由磁性層（７２１１、７２２１）の電気的又は磁気的特徴を変化させることができる。すなわち、各セル（７２１０、７２２０）の特徴は、セル制御電極（７５１０、７５２０）によって変化させることができる。
【０１０７】
図１８の構造を有する半導体素子の固定磁性層（７２１３、７２２３）に印加される電圧による自由磁性層（７２１１、７２２１）の電気的又は磁気的特徴の変化は、Wei-Gang Wang他によって行われた以前の研究(「磁気トンネル接合の電場援用切替え」、Nature Materials、第11巻、64〜68ページ、発行年:2012年)によって実証されている。彼らによる研究論文によれば、彼らは、図19に示す構造を有する実験用セルを構築した。この実験では、実験用セル（８０００）は、自由磁性層（８１００）と、自由磁性層（８１００）上に配置された絶縁層（８２００）と、絶縁層（８２００）上に配置された固定磁性層（８３００）とで構成された。自由磁性層（８１００）は、ＣｏＦｅＢによって厚さ１．３ｎｍで形成され、絶縁層（８２００）は、ＭｇＯによって厚さ１．４ｎｍで形成された。固定磁性層（８３００）は、ＣｏＦｅＢによって厚さ１．６ｎｍで形成された。電極を、自由磁性層（８１００）及び固定磁性層（８３００）のそれぞれに接続し、次いで、電圧を固定磁性層（８３００）に印加した。このとき、固定磁性層（８３００）は、ゲート電極として作用し、絶縁層（８２００）は、自由磁性層（８１００）の電気的及び磁気的特徴を変化させるためのゲート酸化膜として作用した。
【０１０８】
図１２及び図１８によれば、第１電極は、導電性材料を含むことができる。さらに好ましくは、第１電極は、重金属を含むことができる。第１電極が重金属を含むときには、セルの自由磁性層の磁化方向などの磁気的特徴を変化させることができる。スピン軌道トルクにより、本発明の実施例による半導体素子は、高い情報保存速度、情報認識速度、及び情報転送速度を有し、また低いエネルギー消費率を有する。
【０１０９】
自由磁性層は、磁化方向などの磁気的特徴の変化を可能にする磁性層とすることができる。自由磁性層の磁気的特徴は、周囲の電気的及び磁気的特性によって改変することができる。さらに、直交異方性を、第１電極と自由磁性層の間の積層面に適用することができる。
【０１１０】
自由磁性層は、Ｆｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｐｔ、Ｐｄ及びそれらの合金からなる一群から選択される材料のうちの少なくとも一つを含むことができる。
【０１１１】
このとき、自由磁性層は、磁化方向が積層方向に対して直交して配置されている場合には、直交異方特性を有することができる。自由磁性層の電気的又は磁気的特徴、特に磁化方向は、第１電極に流れる面内電流によって変化させることができる。
【０１１２】
第１電極に電流が流れているときでも、その流れている電流が自由磁性層の磁気的特徴を変化させるのに十分でないときには、自由磁性層の磁気的特徴は変化しない。十分な電流が第１電極に流れているときにのみ、自由磁性層の磁気的特徴を変化させることができる。このときの電流値を、自由磁性層の臨界電流と呼ぶ。すなわち、自由磁性層の電気的及び磁気的特徴は、臨界電流を超える電流を第１電極に流すことによって変化させることができる。
【０１１３】
図１８に示すように、これらのセルのうちの少なくとも二つは、自由磁性層（７２１１、７２２１）と固定磁性層（７２１３、７２２３）とが絶縁層（７２１２、７２２２）によってそれぞれ分離される、磁気トンネル接合構造を含むことができる。さらに詳細には、これらのセルのうちの少なくとも二つは、自由磁性層上に絶縁層（７２１２、７２２２）を含み、絶縁層上に固定磁性層を含むことができ、このことは、自由磁性層と固定磁性層とが絶縁層を間に挟んで互いに対向していることを示している。
【０１１４】
固定磁性層は、固定された磁化方向を有する磁性層とすることができ、積層面に対して直交する磁化方向を有する材料、すなわち直交異方性を有する材料を含むことができる。さらに詳細には、固定磁性層は、Ｆｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、Ｐｔ、Ｐｄ及びそれらの合金からなる一群から選択される材料のうちの少なくとも一つを含むことができる。
【０１１５】
固定磁性層は、磁性層及び反強磁性層を含むこともできる。上記の固定磁性層は、人工反強磁性層とすることができる。さらに詳細には、固定磁性層は、磁性層／導電性層／磁性層で構成された三層人工反強磁性構造を有することができ、この反強磁性層は、Ｉｒ、Ｐｔ、Ｆｅ、Ｍｎ及びそれらの合金、又はＮｉＯｘ、ＣｏＯｘ、ＦｅＯｘなどの材料で構成される。人工反強磁性構造は、Ｆｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、Ｐｔ、Ｐｂ及びそれらの合金を含む磁性層と、Ｒｕ、Ｃｕ、Ｐｔ、Ｔａ、Ｔｉ及びＷを含む導電性層とで構成される。
【０１１６】
図１８に示すように、絶縁層は、固定磁性層と自由磁性層の間に配置することができる。絶縁層は、固定磁性層と自由磁性層の間に流れる電流を制御する際に役割を果たす。
【０１１７】
絶縁層は、酸化アルミニウム、酸化マグネシウム、酸化タンタル及び酸化ジルコニウムからなる一群から選択される一種以上の化合物を含むことができるが、必ずしもこれらに限定されるわけではない。
【０１１８】
図１２及び図１８に示すように、これらのセルのうちの少なくとも二つの固定磁性層は、第２電極に接続することができる。各セルの電気的及び磁気的特徴は、第２電極によって決定することができる。したがって、第２電極は、半導体素子において読取り線としての役割を果たす。
【０１１９】
第２電極は、導電性材料を含むことができる。第２電極は、Ｎｉ、Ｗ、Ｃｕ、Ｒｕ、及びそれらの合金からなる一群から選択される少なくとも一種以上の材料を含むことができるが、必ずしもこれらに限定されるわけではない。
【０１２０】
図２１は、本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子（５０００）を示す図である。図２１に示すように、六つのセルが、第１電極（５１００）に接続され、第１電極（５１００）に印加される電流は、第１電極（５１００）に接続された一つの電流制御スイッチ（５４００）よって制御される。上記の六つのセルは、異なる臨界電流値を有して、各セルに接続されたセル制御電極（５５１０、５５２０、５５３０、５５４０、５５５０、及び５５６０）を介して印加される電圧によって磁気的特徴を変化させることがある。第１電極（５１００）に印加される電流が六つのセル（５２１０、５２２０、５２３０、５２４０、５２５０、５２６０）の臨界電流値のいずれよりも低いときには、これら六つのセル（５２１０、５２２０、５２３０、５２４０、５２５０、５２６０）の磁気的特徴は変化しない。第１電極（５１００）に印加される電流が六つのセルの臨界電流値のいずれよりも高いときには（六つのセル（５２１０、５２２０、５２３０、５２４０、５２５０、５２６０）の臨界電流値の中で最大の臨界電流値より、第１電極（５１００）に印加される）、これら六つのセル（５２１０、５２２０、５２３０、５２４０、５２５０、５２６０）の磁気的特徴は全て変化する。六つのセル（５２１０、５２２０、５２３０、５２４０、５２５０、５２６０）の臨界電流値の中で最高の臨界電流値と最低の臨界電流値の間の範囲内の電流が第１電極（５１００）に印加されるときには、これら六つのセル（５２１０、５２２０、５２３０、５２４０、５２５０、５２６０）のうちの一部のみの磁気的特徴が選択的に変化する。
【０１２１】
このとき、上記の六つのセル（５２１０、５２２０、５２３０、５２４０、５２５０、５２６０）によって実現される情報（例えばＲＨ：異常ホール抵抗）の数は、総数で６４（２ｎ）とすることができる。図９に示す場合と異なり、各セルの電気的又は磁気的特徴は、セル制御電極（５５１０、５５２０、５５３０、５５４０、５５５０、及び５５６０）を介して印加される電圧を使用して制御することができるので、情報集積度は高い。
【０１２２】
図２０は、本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子（４０００）を示す図である。図２０に示すように、本発明の別の実施例による半導体素子（４０００）は、第１電極（４１００）と、第１電極（４１００）に接続されたセル（４２１０、４２２０）と、セル（４２１０、４２２０）に接続されてセル（４２１０、４２２０）の電気的又は磁気的特徴を制御するセル制御電極（４５１０、４５２０）とを含む。このとき、セル制御電極（４５１０、４５２０）に印加される電圧を制御するために、セル制御回路をさらに含めることもできる。セル制御電極（４５１０、４５２０）とセル（４２１０、４２２０）の間に、絶縁層（４６１０、４６２０）をさらに含めることもできる。
【０１２３】
セル（４２１０、４２２０）は、自由磁性層（４２１１、４２２１）を含み、セル制御電極（４５１０、４５２０）は、自由磁性層（４２１１、４２２１）の電気的又は磁気的特徴を調整することができる。セル（４２１０、４２２０）の磁化方向も、第１電極（４１００）に流れる電流によって制御することができる。第１電極（４１００）に流れる電流を制御する入力回路も含めることができる。
【０１２４】
セル制御電極（４５１０、４５２０）は、各セル（４２１０、４２２０）の電気的又は磁気的特徴を変化させることができる。上記のセル制御電極（４５１０、４５２０）は、各セル（４２１０、４２２０）に電圧を印加することができる。セル制御電極（４５１０、４５２０）に提供される電圧が特定のレベルを超えるときには、セル（４２１０、４２２０）の電気的又は磁気的特徴を変化させることができる。
【０１２５】
セル（４２１０、４２２０）は、セル制御電極（４５１０、４５２０）によって印加される電圧によって電気的又は磁気的特徴を変化させることができる材料及び組成を含むことができる。セル制御電極（４５１０、４５２０）によって変化させることができるセル（４２１０、４２２０）の特徴は、各セル（４２１０、４２２０）の磁化方向を変化させる臨界電流の大きさとすることができる。
【０１２６】
セル（４２１０、４２２０）に情報を入力するために必要な条件は、セル制御電極（４５１０、４５２０）によって変化させるセル（４２１０、４２２０）の特徴によって変化させることができる。例えば、セル制御電極（４５１０、４５２０）を介してセル（４２１０、４２２０）に電圧を印加することによって、セル（４２１０、４２２０）の磁化方向を変化させる臨界電流値を変化させることができる。このとき、特定のレベルの電流が書込み線に印加されても、セル（４２１０、４２２０）の磁化方向が変化しないこともある。セル（４２１０、４２２０）に書き込むための条件は変化させることができ、それにより、半導体素子（４０００）の書込み線に適用される容量を変化させることができる。
【０１２７】
上記のセル（４２１０、４２２０）は、それらのうちの少なくとも二つであり、各セル（４２１０、４２２０）の電気的特徴は、各セル（４２１０、４２２０）に接続されたセル制御電極（４５１０、４５２０）によって印加される電圧によって制御することができる。電流値を、各セルで異なる値に設定し、セル制御電極（４５１０、４５２０）を介して異なるレベルの電圧を各セル（４２１０、４２２０）に印加することによって、セル（４２１０、４２２０）に情報を入力することができる。
【０１２８】
第１電極（４１００）は、導電性材料を含むことができる。さらに詳細には、第１電極（４１００）は、重金属を含むことができる。第１電極（４１００）が重金属を含むときには、セル（４２１０、４２２０）の自由磁性層（４２１１、４２２１）の磁化方向などの磁気的特徴を変化させることができる。スピン軌道トルクにより、本発明の実施例による半導体素子（４０００）は、高い情報保存速度、情報認識速度、及び情報転送速度を有し、また低いエネルギー消費率を有する。
【０１２９】
自由磁性層（４２１１、４２２１）は、磁化方向などの磁気的特徴の変化を可能にする磁性層である。自由磁性層（４２１１、４２２１）の磁気的特徴は、周囲の電気的及び磁気的特性によって改変することができる。さらに、直交異方性を、第１電極（４１００）と自由磁性層（４２１１、４２２１）の間の積層面に適用することができる。
【０１３０】
自由磁性層（４２１１、４２２１）は、Ｆｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｐｔ、Ｐｄ及びそれらの合金からなる一群から選択される材料のうちの少なくとも一つを含むことができる。
【０１３１】
このとき、自由磁性層（４２１１、４２２１）は、磁化方向が積層方向に対して直交して配置されている場合には、直交異方特性を有することができる。自由磁性層（４２１１、４２２１）の電気的又は磁気的特徴、特に磁化方向は、第１電極（４１００）に流れる面内電流によって変化させることができる。
【０１３２】
第１電極（４１００）に電流が流れているときでも、その流れている電流が自由磁性層（４２１１、４２２１）の磁気的特徴を変化させるのに十分でないときには、自由磁性層（４２１１、４２２１）の磁気的特徴は変化しない。十分な電流が第１電極（４１００）に流れているときにのみ、自由磁性層（４２１１、４２２１）の磁気的特徴を変化させることができる。このときの電流値を、自由磁性層（４２１１、４２２１）の臨界電流と呼ぶ。すなわち、自由磁性層（４２１１、４２２１）の電気的及び磁気的特徴は、臨界電流を超える電流を第１電極（４１００）に流すことによって変化させることができる。
【０１３３】
これらの二つ以上のセル（４２１０、４２２０）の自由磁性層（４２１１、４２２１）の磁気的特徴は、セル制御電極（４５１０、４５２０）を使用してこれらの二つ以上のセル（４２１０、４２２０）の各自由磁性層（４２１１、４２２１）の臨界電流を異なる値に設定することによって、選択的に変化させることができる。
【０１３４】
これらの二つ以上のセル（４２１０、４２２０）は、自由磁性層（４２１１、４２２１）と固定磁性層（４２１３、４２２３）とが絶縁層（４２１２、４２２２）によってそれぞれ分離される、磁気トンネル接合構造を含むことができる。さらに詳細には、これらの二つ以上のセル（４２１０、４２２０）は、自由磁性層（４２１１、４２２１）上に絶縁層（４２１２、４２２２）を有し、絶縁層（４２１２、４２２２）上に固定磁性層（４２１３、４２２３）を有することができ、このことは、自由磁性層（４２１１、４２２１）と固定磁性層（４２１３、４２２３）とが絶縁層（４２１２、４２２２）を間に挟んで互いに対向していることを示している。
【０１３５】
固定磁性層（４２１３、４２２３）は、固定された磁化方向を有する磁性層とすることができ、積層面に対して直交する磁化方向を有する材料、すなわち直交異方性を有する材料を含むことができる。さらに詳細には、固定磁性層（４２１３、４２２３）は、Ｆｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、Ｐｔ、Ｐｄ及びそれらの合金からなる一群から選択される材料のうちの少なくとも一つを含むことができる。
【０１３６】
固定磁性層（４２１３、４２２３）は、磁性層及び反強磁性層を含むこともできる。上記の固定磁性層（４２１３、４２２３）は、人工反強磁性層とすることができる。さらに詳細には、固定磁性層（４２１３、４２２３）は、磁性層／導電性層／磁性層で構成された三層人工反強磁性構造を有することができ、この反強磁性層は、Ｉｒ、Ｐｔ、Ｆｅ、Ｍｎ及びそれらの合金、又はＮｉ、Ｃｏ、Ｆｅの酸化物及びそれらの合金などの材料で構成される。人工反強磁性構造は、Ｆｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、Ｐｔ、Ｐｂ及びそれらの合金を含む磁性層と、Ｒｕ、Ｃｕ、Ｐｔ、Ｔａ、Ｔｉ及びＷを含む導電性層とで構成される。
【０１３７】
絶縁層（４２１２、４２２２）は、固定磁性層（４２１３、４２２３）と自由磁性層（４２１１、４２２１）の間に配置することができる。絶縁層（４２１２、４２２２）は、固定磁性層（４２１３、４２２３）と自由磁性層（４２１１、４２２１）の間に流れる電流を制御する際に役割を果たす。
【０１３８】
絶縁層（４２１２、４２２２）は、酸化アルミニウム、酸化マグネシウム、酸化タンタル及び酸化ジルコニウムからなる一群から選択される一種以上の化合物を含むことができるが、必ずしもこれらに限定されるわけではない。
【０１３９】
第１位置及び第２位置を含む第１電極に電流が印加される入力回路、自由磁性層の磁化方向が書込み電流回路によって印加される書込み電流によって変化する、第１位置と第２位置の間に配置される磁気トンネル接合（ＭＴＪ）を含むセル、並びに自由磁性層と、自由磁性層と絶縁層の間に配置された固定磁性層との間に電圧を印加する書込み電圧回路を含むスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を制御する方法には、書込み電圧回路を動作させて固定磁性層と自由磁性層の間に電圧を印加してセルの臨界電流値を変化させるステップと、入力回路を動作させて第１電極に電流を印加し、それにより自由磁性層の磁化方向を変化させることによってセルに情報を記憶するステップと、が含まれる。
【０１４０】
書込み電圧回路を動作させて固定磁性層と自由磁性層の間に電圧を印加してセルの臨界電流値を変化させるステップでは、各セルに接続された電圧回路によって印加される電圧によって磁気的特徴を変化させるための各セルの臨界電流値を、異なる値に設定することができる。
【０１４１】
入力回路を動作させることによって第１電極に電流を印加することによってセルに情報を記憶するステップでは、異なる臨界電流値が設定された入力回路を介して電流を印加して、各セルに接続された電圧回路によって印加される電圧によって磁気的特徴を変化させ、それに応じて情報を各セルに記憶することができる。
【０１４２】
したがって、本発明による半導体素子（５０００）では、電圧回路を動作させることによって電気的又は磁気的特徴を変化させることができ、それにより、半導体素子の特徴も、ユーザが望み通りに制御することができる。
【０１４３】
図２２は、本発明の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を示す図である。
【０１４４】
図２２に示すように、本発明の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子（９０００）は、第１電極（９１００）と、自由磁性層（９２１１）及び固定磁性層（９２１４）が、絶縁層（９２１２）と制御層（９２１３）が隣接する構造で配置された磁気トンネル接合（ＭＴＪ）を含むセル（９２１０）と、自由磁性層と固定磁性層の間に電圧を印加する制御電圧ゲートとを含み、制御層は、制御電圧ゲートに印加される電圧によって自由磁性層と絶縁層の界面の電気的レベルを制御し、制御層が電気的レベルを制御するときに、セルの臨界電流値が制御される。
【０１４５】
第１電極（９１００）は、磁気トンネル接合（ＭＴＪ：Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌｉｎｇ  Ｊｕｎｃｔｉｏｎ）を含むセル（９２１０）に電流を供給することができる。特に、この電流は、磁性材料の磁化方向を制御するスピン偏極電流とすることができる。セル（９２１０）の電気的又は磁気的特徴は、第１電極（９１００）を流れる電流によって変化させることができる。第１電極（９１００）は、各セルの特徴を変化させることができるので、第１電極は、半導体素子において書込み線としての役割を果たす。
【０１４６】
このとき、自由磁性層（９２１１）は、磁化方向が積層方向に対して直交するように配置される場合には、直交異方特性を有することができる。自由磁性層の電気的又は磁気的特徴、特に磁化方向は、第１電極に流れる面内電流によって変化させることができる。
【０１４７】
第１電極（９１００）は、導電性材料を含むことができる。より好ましくは、第１電極は、重金属を含むことができる。第１電極が重金属を含む場合には、磁気トンネル接合（ＭＴＪ）を含むセルの自由磁性層の磁化方向などの磁気的特徴を変化させることができる。スピン軌道トルクにより、本発明の実施例による半導体素子は、高い情報保存速度、情報認識速度、及び情報転送速度を有し、また低いエネルギー消費率を有する。
【０１４８】
自由磁性層（９２１１）は、磁化方向などの磁気的特徴の変化を可能にする磁性層である。自由磁性層の磁気的特徴は、周囲の電気的及び磁気的特性によって改変することができる。さらに、直交異方性を、第１電極（９１００）と自由磁性層（９２１１）の間の積層面に適用することができる。
【０１４９】
自由磁性層（９２１１）は、Ｆｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｐｔ、Ｐｄ及びそれらの合金からなる一群から選択される材料のうちの少なくとも一つを含むことができる。
【０１５０】
第１電極（９１００）に電流が流れているときでも、その流れている電流が自由磁性層（９２１１）の磁気的特徴を変化させるのに十分でないときには、自由磁性層の磁気的特徴は変化しない。十分な電流が第１電極に流れているときにのみ、自由磁性層の磁気的特徴を変化させることができる。このときの電流値を、自由磁性層の臨界電流と呼ぶ。すなわち、自由磁性層の電気的及び磁気的特徴は、臨界電流を超える電流を第１電極に流すことによって変化させることができる。
【０１５１】
固定磁性層（９２１４）は、積層面に対して直交する磁化方向を有する材料、すなわち直交異方性を有する材料を含むことができる。さらに詳細には、固定磁性層は、Ｆｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、Ｐｔ、Ｐｄ及びそれらの合金からなる一群から選択される材料のうちの少なくとも一つを含むことができる。
【０１５２】
固定磁性層（９２１４）は、磁性層及び反強磁性層を含むこともできる。上記の固定磁性層は、人工反強磁性層とすることができる。さらに詳細には、固定磁性層は、磁性層／導電性層／磁性層で構成された三層人工反強磁性構造を有することができ、この反強磁性層は、Ｉｒ、Ｐｔ、Ｆｅ、Ｍｎ及びそれらの合金、又はＮｉ、Ｃｏ、Ｆｅの酸化物及びそれらの合金などの材料で構成される。人工反強磁性構造は、Ｆｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、Ｐｔ、Ｐｂ及びそれらの合金を含む磁性層と、Ｒｕ、Ｃｕ、Ｐｔ、Ｔａ、Ｔｉ及びＷを含む導電性層とで構成される。
【０１５３】
絶縁層（９２１２）は、固定磁性層（９２１４）と自由磁性層（９２１１）の間に配置することができる。絶縁層（９２１２）は、固定磁性層と自由磁性層の間に流れる電流を制御する際に役割を果たす。
【０１５４】
絶縁層（９２１２）は、酸化アルミニウム、酸化マグネシウム、酸化タンタル及び酸化ジルコニウムからなる一群から選択される一種以上の化合物を含むことができるが、必ずしもこれらに限定されるわけではない。
【０１５５】
自由磁性層（９２１１）及び固定磁性層（９２１４）は、原子層堆積（ＡＬＤ）、化学蒸着（ＣＶＤ）及び物理蒸着（ＰＶＤ）など、一般的な薄膜堆積プロセスで形成することができる。各層の厚さは、数ｎｍから数十ｎｍとすることができるが、必ずしもこれに限定されるわけではない。
【０１５６】
制御層（９２１３）は、絶縁層に接合された構造であることが好ましいことがある。制御層は、絶縁層又は自由磁性層に近接して配置することができる。
【０１５７】
絶縁層（９２１２）は、酸化マグネシウム、酸化タンタル及び酸化ジルコニウムからなる一群から選択される一種以上の化合物を含むことができるが、必ずしもこれらに限定されるわけではない。
【０１５８】
制御層（９２１３）は、酸化アルミニウム（ＡｌＯｘ）、酸化チタン（ＴｉＯｘ）、及び酸化タンタル（ＴａＯｘ）からなる一群から好ましくは選択される酸化物とすることができるが、必ずしもこれらに限定されるわけではない。
【０１５９】
制御層（９２１３）の酸化時間は、２５〜１２５秒である。
【０１６０】
制御層（９２１３）は、金属層を用いて、その金属層を酸化させることによって準備することができる。酸化時間は、２５〜１２５秒である。制御層の酸化レベルは、制御層を準備する過程で酸化時間を調節することによって調整することができる。自由磁性層の磁気異方性は、酸化レベルに応じて変化させることができる。
【０１６１】
制御電圧ゲートは、自由磁性層と固定磁性層の間に電圧を印加することができる。制御層は、制御電圧ゲートに印加される電圧によって、自由磁性層と絶縁層の間の界面の電気的レベルを制御し、各セルの臨界電流値は、制御層の電気的レベルを調整することによって制御される。
【０１６２】
制御電圧ゲートに印加される電圧を調整するために、制御電圧ゲートスイッチをさらに含めることができる。制御電圧ゲートスイッチは、半導体中の電圧の流れを制御するために使用される従来のスイッチの構成を有することができる。
【０１６３】
電圧ゲートは、自由磁性層（９２１１）と固定磁性層（９２１４）の間に電圧を印加する構成要素であり、これは、固定磁性層（９２１４）とすることができ、また固定磁性層（９２１４）に接続された第２電極（９３００）とすることができる。
【０１６４】
制御電圧ゲートによって印加される電圧が特定のレベルを超える場合に、磁気トンネル接合を含むセルの電気的又は磁気的特徴を変化させることができる。
【０１６５】
磁気トンネル接合（ＭＴＪ）を含むセル（９２１０）は、制御電圧ゲートによって印加される電圧によって電気的又は磁気的特徴を変化させることができる材料及び組成を含むことができる。セル（９２１０）の電気的又は磁気的特徴を、臨界電流の大きさによって変化させて、磁気トンネル接合を含むセルの磁化方向を変化させることができる。
【０１６６】
磁気トンネル接合を含むセル（９２１０）の磁化方向を変化させる臨界電流値は、磁気トンネル接合を含むセルに電圧を印加することによって変化させることができる。
【０１６７】
一例として、自由磁性層（９２１１）と絶縁層（９２１２）の界面の電気的レベルは、制御電圧ゲートに印加される電圧によって制御することができる。このとき、制御層（９２１３）は、制御電圧ゲートに印加される電圧によって、自由磁性層と絶縁層の間の界面の電気的レベルを制御し、各セルの臨界電流値は、制御層（９２１３）によって電気レベルを調整することによって制御される。
【０１６８】
図２３は、本発明の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子におけるＡＨＥ（異常ホール効果）電圧の測定を説明する図である。
【０１６９】
図２３に示すように、この半導体素子は、基板（酸化ケイ素）−第１電極（Ｔａ（５ｎｍ））／自由磁性層（Ｃｏ３２Ｆｅ４８Ｂ２０（ＣｏＦｅＢ、１ｎｍ））／絶縁層（ＭｇＯ、１．６ｎｍ）／制御層（ＡｌＯｘ（１．８ｎｍ））という構造で構成し、ルテニウム（Ｒｕ）を、第２電極として制御層上に堆積させた。
【０１７０】
金属層は、０．４Ｐａ（３ｍＴｏｒｒ）の動作圧力下で直流スパッタリングによって成長させ、ＭｇＯ層は、１．３３Ｐａ（１０ｍＴｏｒｒ）の圧力下でＲＦスパッタリング（１５０Ｗ）によって堆積させた。ＡｌＯｘは、１．５ｎｍの金属Ａｌ層を堆積させることによって形成し、次いで、４Ｐａ（３０ｍＴｏｒｒ）の圧力下で３０ワットの電力で様々な酸化時間（ｔｏｘ）にわたってＯ２プラズマに曝した。
【０１７１】
直交磁気異方性を高めるために、約４０分間、真空下で２５０℃で熱処理を行った。
【０１７２】
制御層（９２１３）の酸化時間は、２５〜１２５秒に調節し、電圧の極性による制御層の磁気異方性依存性を、制御層（９２１３）の酸化時間に応じて測定した。
【０１７３】
図２４から図２６は、図２３の半導体素子における、制御層（９２１３）の酸化時間に応じた磁場に対する異常ホール効果の変化を示すグラフである。
【０１７４】
図２４に示すように、制御層（酸化アルミニウム）の酸化時間が２５秒であったときには、面内磁場（Ｂｘ）に応じて減少する異常ホール効果の傾きは、制御電圧ゲートによって印加される電圧が−（２０Ｖ）であったときより制御電圧ゲートによって印加される電圧が＋（２２Ｖ）であったときの方が大きかった。図２５に示すように、制御層（酸化アルミニウム）の酸化時間が７５秒であったときには、大きな差はなかった。図２６に示すように、図２４に示す結果と異なり、制御層（酸化アルミニウム）の酸化時間が１２５秒であったときには、面内磁場（Ｂｘ）に応じて減少する異常ホール効果の傾きは、制御電圧ゲートによって印加される電圧が＋（２２Ｖ）であったときより制御電圧ゲートによって印加される電圧が（−２０Ｖ）であったときの方が大きかった。
【０１７５】
上記の結果により、異常ホール効果の極性は、制御層(9213)の酸化状態を調整することによって、制御電圧ゲートを介して印加される電圧によって逆転させることもできることが確認された。
【０１７６】
図２７は、図２３の半導体素子の制御層（９２１３）の酸化時間に応じた直交異方場（ｐｅｒｐｅｎｄｉｃｕｌａｒ  ａｎｉｓｏｔｒｏｐｙ  ｆｉｅｌｄ）変動（ΔＨｋ）及び臨界電流変動（ΔＩｃ）の変化を示すグラフである。
【０１７７】
図２５に示すように、酸化時間（ｔｏｘ）が７５秒を超えたときには、直交異方場（Ｈｋ）は、制御電圧ゲートによって印加される電圧が＋（２２Ｖ）であったときに増大した。これに対して、酸化時間が７５秒未満であったときには、直交異方場（Ｈｋ）は、制御電圧ゲートによって印加される電圧が＋（２２Ｖ）であったときに低下した。また、酸化時間（ｔｏｘ）が７５秒を超えたときには、自由磁性層の磁化を切り替える臨界電流は、制御電圧ゲートによって印加される電圧が＋（２２Ｖ）であったときに増大したが、酸化時間が７５秒未満であったときには、自由磁性層の磁化を切り替える臨界電流は、制御電圧ゲートによって印加される電圧が＋（２２Ｖ）であったときに減少した。以上の変化は、酸化時間の間の直交磁気異方性の変化によるものとされる、すなわち、ＣｏＦｅＢ／ＭｇＯの界面における酸化アルミニウム膜すなわち制御層の酸化状態の変化によるものとされた。
【０１７８】
図２８から図３０は、図２３の半導体素子の制御層（９２１３）の酸化時間に応じた異常ホール効果及び磁化切替えを示すグラフである。
【０１７９】
図２８に示すように、制御層（９２１３）の酸化時間が２５秒であったときには、２４Ｖの電圧を制御電圧ゲートに印加したときに、臨界電流は６．５ｍＡであった。−２４Ｖの電圧を印加したときには、臨界電流はそれより大きく、８．８ｍＡであった。図２９に示すように、制御層（９２１３）の酸化時間が７５秒であったときには、制御電圧ゲートに印加される電圧の極性についての臨界電流は変化しなかった。図３０に示すように、制御層（９２１３）の酸化時間が１２５秒であったときには、図２８の結果と異なり、−２４Ｖの電圧を印加したときに、臨界電流の絶対値（｜Ｉｃ｜）は＋２４Ｖの電圧を印加したときより小さかった。
【０１８０】
図２８から図３０に示すように、制御層（９２１３）の酸化時間が７５秒であったときには、外部電圧への依存性はほとんどなかった。したがって、制御電圧ゲートによって印加される電圧の極性の変化に応じた臨界電流値の差が大きくないときには、制御層は、通常酸化制御層(normal oxidized control layer)と呼ぶことができる。
【０１８１】
制御層（９２１３）の酸化時間が２５秒であったときには、制御電圧ゲートに印加される電圧の極性が正であったときに、制御電圧ゲートに印加される電圧の極性が負であったときと比較して臨界電流を減少させることができた。この状態の制御層は、酸化不足制御層（ｕｎｄｅｒ−ｏｘｉｄｉｚｅｄ  ｃｏｎｔｒｏｌ  ｌａｙｅｒ）と呼ぶことができる。
【０１８２】
制御層（９２１３）の酸化時間が１２５秒であったときには、制御電圧ゲートに印加される電圧の極性が負であったときに、制御電圧ゲートに印加される電圧の極性が正であったときと比較して臨界電流を減少させることができた。この状態の制御層は、過酸化制御層（ｏｖｅｒ−ｏｘｉｄｉｚｅｄ  ｃｏｎｔｒｏｌ  ｌａｙｅｒ）と呼ぶことができる。
【０１８３】
図２８から図３０に示すように、本発明の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子の臨界電流は、制御電圧ゲートによって効率的に制御することができ、制御層（９２１３）の酸化状態によってより精密に制御することができる。
【０１８４】
図３１は、本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子（１００００）を示す図である。
【０１８５】
図３１に示すように、本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子（１００００）は、第１位置及び第２位置を含む第１電極（１０１００）に電流を印加する第１入力端子と、第１電極の第１位置と第２位置の間に配置され、絶縁層及び制御層の近接構造をそれらの間に置いて配置された自由磁性層及び固定磁性層を有する、磁気トンネル接合（ＭＴＪ）を含む第１セル（１０２１０）及び第２セル（１０２２０）と、第１入力端子及び第１セルを通過する電流によって生成される値と第１入力端子及び第２セルを通過する電流によって生成される値を加算することによって得られる出力値を出力する出力端子と、第１セル及び第２セルの自由磁性層と固定磁性層の間に電圧を印加する第２入力端子とを含み、出力端子から生じる出力値は、第１入力端子及び第２入力端子が受け取る入力値のレベルに応じて数値０又は数値１に分類される。
【０１８６】
この実施例における第1電極、絶縁層、制御層、自由磁性層、及び固定磁性層の説明は、それらについての上記の説明と同じである。
【０１８７】
上記の出力値は、論理半導体素子の特定の位置で、又は特定の位置の間で測定した、電流値、抵抗値、及び電圧値のうちの一つとすることができる。出力値が上記で設定した参照値より大きいときに、出力値は、数値１と指定され、出力値が上記で設定した参照値より小さいときに、出力値は数値０と指定される。或いは、出力値が上記で設定した参照値より大きいときに、出力値は、数値０と指定され、出力値が上記で設定した参照値より小さいときに、出力値は数値１と指定される。上述のように、本発明の実施例による論理半導体素子は、二進表記法によって情報を記憶し、読み取ることができる。
【０１８８】
本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子は、ＣＭＯＳ  ＡＮＤ／ＯＲゲート、ＣＭＯＳ  ＮＡＮＤ／ＮＯＲゲート、ＣＭＯＳインバータ、ＣＭＯＳ  ＳＲＡＭ、及びＣＭＯＳ  Ｏｐ−ＡＭＰのうちの少なくとも一つとして使用することができる。
【０１８９】
第１入力端子は、第１位置及び第２位置を含む第１電極に電流を印加することができ、第１電極に印加される電流の大きさを制御することができる。
【０１９０】
第１入力端子によって第１位置及び第２位置を含む第１電極に電流が印加されても、その流れている電流が自由磁性層の磁気的特徴を変化させるのに十分でないときには、自由磁性層の磁気的特徴を変化させることはできない。自由磁性層の磁気的特徴を変化させるのに十分に大きな電流が第１入力端子によって第１位置及び第２位置を含む第１電極に流れているときにのみ、自由磁性層の磁気的特徴を変化させることができる。このときの電流値を、自由磁性層の臨界電流と呼ぶ。すなわち、第１入力端子は、臨界電流より大きな電流を第１位置及び第２位置を含む第１電極に流すことによって、自由磁性層の電気的又は磁気的特徴を変化させることができる。
【０１９１】
第1入力端子に印加される電流を制御するために、電流制御スイッチをさらに含めることもできる。上記の第1入力端子は、第1電極の一つの端部に接続された電極とすることができ、電流制御スイッチは、半導体内の電流の流れを制御するために一般に使用される構造を有することができる。
【０１９２】
磁気トンネル接合を含む第１セル及び第２セルの自由磁性層の磁化方向は、第１入力端子に印加される電流の大きさによって変化させることができる。このとき、磁気トンネル接合を含む第１セル及び第２セルは、磁化方向を変化させる異なる臨界電流値を有することができる。
【０１９３】
磁気トンネル接合を含む第１セルの制御層（１０２１３）及び磁気トンネル接合を含む第２セルの制御層（１０２２３）は、通常酸化制御層、酸化不足制御層、又は過酸化制御層とすることができる。
【０１９４】
例えば、磁気トンネル接合を含む第１セルは、通常酸化制御層を含むこともできるし、或いは過酸化制御層を含むこともできる。磁気トンネル接合を有する第１セルは、酸化不足制御層を含むこともできるし、或いは過酸化制御層を含むこともできる。
【０１９５】
第２入力端子は、第１セル及び第２セルの自由磁性層と固定磁性層の間に電圧を印加することができる。制御層は、第２入力端子に印加される電圧によって、自由磁性層と絶縁層の間の界面の電気的レベルを制御し、セルの臨界電流値は、制御層の電気的レベルを調整することによって制御される。
【０１９６】
第２入力端子に印加される電圧を調整するために、電圧制御スイッチをさらに含めることもできる。第２入力端子は、第２電極の一方の側に接続された電極とすることができる。電圧制御スイッチは、半導体内の電圧の流れを制御するために一般に使用される構造を有することができる。
【０１９７】
上記の第２入力端子は、第１セル及び第２セルの自由磁性層と固定磁性層の間に電圧を印加する構造を有することができ、これは、固定磁性層とすることができ、また固定磁性層に接続された電極にすることもできる。
【０１９８】
磁気トンネル接合を含む第１セル（１０２１０）及び第２セル（１０２２０）は、第２入力端子によって印加される電圧によって電気的又は磁気的特徴を変化させることができる材料及び組成を有することができる。本明細書の電気的又は磁気的特徴を臨界電流の大きさによって変化させて、磁気トンネル接合を含むセルの磁化方向を変化させることができる。
【０１９９】
磁化方向を変化させるための磁気トンネル接合を含む各セルの臨界電流値は、磁気トンネル接合を含む第１セル（１０２１０）及び第２セル（１０２２０）に印加される電圧によって変化させることができる。
【０２００】
第２入力端子に印加される電圧を使用して第１セルの制御層（１０２１３）によって制御される自由磁性層（１０２１１）と絶縁層（１０２１２）の間の界面の電気的レベルは、第２セルの制御層（１０２２３）によって制御される自由磁性層（１０２２１）と絶縁層（１０２２２）の間の界面の電気的レベルと異なる可能性がある。異なる電気的レベルが各制御層によって異なって制御されることにより、第１セルの臨界電流値と第２セルの臨界電流値とは互いに異なる。出力端子から出力される出力値のレベルは、第１セル及び第２セルの各自由磁性層の磁化方向に応じて制御することができる。
【０２０１】
磁気トンネル接合を含む第１セルの制御層（１０２１３）を過酸化制御層とし、磁気トンネル接合を含む第２セルの制御層（１０２２３）を酸化不足制御層とすることができると好ましい。或いは、磁気トンネル接合を含む第１セルの制御層（１０２１３）を酸化不足制御層とし、磁気トンネル接合を含む第２セルの制御層（１０２２３）を過酸化制御層とすることもできる。このとき、磁気トンネル接合を含む第１セル及び第２セルの挙動は、第２入力端子に正電圧が印加されるか負電圧が印加されるかによって異なる形で制御することができる。
【０２０２】
第１入力端子及び第１セルを通過する電流によって生成される値と第１入力端子及び第２セルを通過する電流によって生成される値とを加算することによって得られる出力値を、出力端子から出力することができる。出力端子は、固定磁性層に接続された電極とすることができ、上記の出力値は、読取り線を通して送出することができる。
【０２０３】
第1入力端子及び第1セルを通過する電流によって生成される値と第1入力端子及び第2セルを通過する電流によって生成される値とを加算することによって得られる出力値は、トンネル磁気抵抗(Tunnel Mangetoresistance)又は異常ホール効果(AHE)電圧とすることができる。
【０２０４】
電流が第１入力端子及び第１セルを通過しているときに、第１セルの自由磁性層及び固定磁性層の磁化方向が平行である場合には、第１レベル出力値を出力することができ、このとき、第１レベル出力値は、高電流値又は低抵抗値とすることができる。電流が第１入力端子及び第１セルを通過しているときに、第１セルの自由磁性層及び固定磁性層の磁化方向が反平行である場合には、第２レベル出力値を出力することができ、このとき、第２レベル出力値は、低電流値又は高抵抗値とすることができる。
【０２０５】
出力端子から出力される出力値は、第１入力端子及び第２入力端子に入力される入力値のレベルに応じて数値０又は数値１に分類することができる。
【０２０６】
本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子は、電圧に応じた磁化切替えの異なる極性により、従来のＣＭＯＳ（相補形金属酸化膜半導体）と同様に機能する素子として使用することができる。
【０２０７】
本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子では、第２入力端子に印加される電圧が正であるときには、磁化切替えは第１セルにおいてのみ可能である。第２入力端子に印加される電圧が負であるときには、磁化切替えは、第２セルにおいてのみ可能である。上記の第２入力端子は、第１セル及び第２セル上の共通の電極を介して電圧を印加することができ、これを介して、第１セル及び第２セルのうちの一方は、自由磁性層の磁化方向を第１方向として有することができ、これらのセルのうちの少なくとも一つの磁化方向を、第１方向とすることができる。
【０２０８】
第１セル又は第２セルの磁化方向を初期化するためには、第１セル又は第２セルの臨界電流より大きな電流を印加する必要がある。
【０２０９】
第１セル又は第２セルの自由磁性層の磁化方向が第１方向又は上向き方向（Ｕｐ）である場合には、第１セル又は第２セルの固定磁性層の磁化方向は、第１方向である自由磁性層の磁化方向と反平行にすることができ、これにより、高抵抗値又は高トンネル磁気抵抗（ＴＭＲ）を呈することができる。第１セル又は第２セルの自由磁性層の磁化方向が第２方向又は下向き方向（Ｄｏｗｎ）である場合には、第１セル又は第２セルの固定磁性層の磁化方向は、第２方向である自由磁性層の磁化方向と同じにすることができ、このとき、自由磁性層の磁化方向は、固定磁性層の磁化方向と平行である。したがって、低抵抗値又は低トンネル磁気抵抗（ＴＭＲ）を呈することができる。
【０２１０】
図３２は、本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子（１００００）におけるＡＨＥ（異常ホール効果）電圧の測定を説明する図である。
【０２１１】
図３２に示すように、この半導体素子は、基板（酸化ケイ素）−第１電極（Ｔａ（５ｎｍ））／自由磁性層（Ｃｏ３２Ｆｅ４８Ｂ２０（ＣｏＦｅＢ、１ｎｍ））／絶縁層（ＭｇＯ、１．６ｎｍ）／制御層（ＡｌＯｘ）／ゲート酸化物層（ＺｒＯｘ、４０ｎｍ）という構造で構成し、ルテニウム（Ｒｕ）を、第２電極として制御層上に堆積させた。このとき、第１セルの制御層は、酸化時間を２５秒に設定することによってｎ型擬似セルとして準備し、第２セルの制御層は、酸化時間を１２５秒に設定することによってｐ型擬似セルとして準備した。
【０２１２】
図３３は、図３２の半導体素子の第１入力端子及び第２入力端子の入力値と、それにより得られる第１セル及び第２セルの出力端子で測定される出力値とを示すグラフのセットである。
【０２１３】
図３３に示すように、初期磁化状態は、上向き方向（Ｕｐ）に設定した。したがって、第１セル及び第２セルの異常ホール抵抗は、それぞれ＋２Ωとして測定された。次に、＋２４Ｖの電圧を第２入力端子に印加し、次いで＋１２ｍＡの電流を第１入力端子に段階的に印加した。また、１０ｍＴの面内電流を、電流方向と同じ方向に印加する。このとき、ｎ型擬似セルは、下向き（Ｄｏｗｎ）から上向き（Ｕｐ）への磁化切替えを示したが、ｐ型擬似セルは、いかなる変化も示さなかった。これに対して、−２４Ｖの電圧を第２入力端子に印加したときには、第１入力端子に印加される電流によって、ｐ型擬似セルの磁化方向が選択的に変化した。
【０２１４】
１４ｍＡより大きな電流が第１入力端子に印加されたときには、第１入力端子に印加される電圧に関わらず、第１セル及び第２セルを同時に制御することができる。
【０２１５】
したがって、本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子は、第２入力端子に正電圧を印加することによってｎ型擬似セルを選択的に制御することができ、第２入力端子に負電圧を印加することによってｐ型擬似セルを選択的に制御することができることが確認された。
【０２１６】
第１入力端子に電流が印加され、第２入力端子に電圧が印加されるときに、以下の出力値レベルを出力端子から出力することができる。
（ａ）第１セル及び第２セルの自由磁性層の磁化方向が第１方向である場合には、第１レベルが出力され、
（ｂ）第１セルの自由磁性層の磁化方向が第１方向で、第２セルの自由磁性層の磁化方向が第２方向である場合には、第２レベルが出力され、
（ｃ）第１セルの自由磁性層の磁化方向が第２方向で、第２セルの自由磁性層の磁化方向が第１方向である場合には、第２レベルが出力され、
（ｄ）第１セル及び第２セルの自由磁性層の磁化方向が第２方向である場合には、第３レベルが出力される。
【０２１７】
図３３に示すように、第１セル及び第２セルの自由磁性層の磁化方向が、第１方向であったときには、これは磁化切替え上向き（Ｕｐ）であるが、第１レベルが出力端子から出力された。第１セル及び第２セルの自由磁性層のうちの少なくとも一つの磁化方向が第１方向であり、他方が第２方向であったときには、第２レベルが出力端子から出力された。第１セル及び第２セルの自由磁性層の磁化方向が第２方向であったときには、これは磁化切替え下向き（Ｄｏｗｎ）であるが、第３レベルが出力端子から出力された。
【０２１８】
図３４は、本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子（１１０００）を示す図である。
【０２１９】
図３４に示すように、本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子（１１０００）は、第１位置及び第２位置を含む第１電極（１１１００）に電流を印加する入力回路と、第１電極（１１１００）の第１位置と第２位置の間に配置され、絶縁層及び制御層の近接構造をそれらの間に置いて配置された自由磁性層及び固定磁性層を有する、磁気トンネル接合（ＭＴＪ）を含む第１セル（１１２１０）及び第２セル（１１２２０）と、第１セルの自由磁性層（１１２１１）と固定磁性層（１１２１４）の間に電圧を印加する第１入力端子と、第２セルの自由磁性層（１１２２１）と固定磁性層（１１２２４）の間に電圧を印加する第２入力端子と、第１電極（１１１００）及び第１セル（１１２１０）を通過する電流によって生成される値と第１電極（１１１００）及び第２セル（１１２２０）を通過する電流によって生成される値を加算することによって得られる出力値を出力する出力端子とを含む。このとき、入力回路が第１電極に電流を印加したときに、出力端子から出力される出力値は、第１入力端子及び第２入力端子に入力される入力値のレベルに応じて数値０又は数値１に分類される。
【０２２０】
この実施例における第１電極、絶縁層、制御層、自由磁性層、及び固定磁性層の説明は、それらについての上記の説明と同じである。
【０２２１】
入力回路は、第１位置及び第２位置を含む第１電極（１１１００）に電流を印加することができ、第１電極に印加される電流の大きさを制御することができる。
【０２２２】
第１位置及び第２位置を含む第１電極（１１１００）に電流が印加されていても、その流れている電流が自由磁性層の磁気的特徴を変化させるのに十分でないときには、自由磁性層の磁気的特徴は変化しない。十分な電流が第１電極に流れているときにのみ、自由磁性層の磁気的特徴を変化させることができる。このときの電流値を、自由磁性層の臨界電流と呼ぶ。すなわち、自由磁性層の電気的又は磁気的特徴は、臨界電流より大きな電流を第１位置及び第２位置を含む第１電極に流すことによって変化させることができる。
【０２２３】
入力回路に印加される電流を制御するために、電流制御スイッチをさらに含めることもできる。電流制御スイッチは、半導体内の電流の流れを制御するために一般に使用されるスイッチ構造を有することができる。
【０２２４】
図３５は、本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を示す図である。
【０２２５】
図３５に示すように、入力回路は、第１電極（１１１００）上にそれらの間に第１セル（１１２１０）及び第２セル（１１１２０）を間に置いて配置された第１位置と第２位置の間に電流を提供し、書込みブロック（１１６１０）、ソース線（１１５１０）、第１電極に流れる電流を制御するトランジスタ、第１セル（１１２１０）、第２セル（１１２２０）、及び書込み線（１１５２０）を通って書込みブロック（１１６１０）に戻る経路を有することができる。
【０２２６】
書込みブロック（１１６１０）は、ソース線（１１５１０）及び書込み線（１１５２０）を制御することができる。上記のスイッチ（１１６２０）は、第１ビット線（１１５３１）、第２ビット線（１１５３２）、及び第３ビット線（１１５３３）を制御することができる。上記の第１ビット線（１１５３１）は、第１電極に流れる電流を調整するトランジスタを制御することができる。上記の第２ビット線（１１５３２）は、第１セル内の電圧を調整するトランジスタを制御することができる。第３ビット線（１１５３３）は、第２セル内の電圧を調整するトランジスタを制御することができる。
【０２２７】
ソース増幅器（１１６３０）は、リード線（１１５４１、１１５４２）から出力される第１セル及び第２セルの出力値を増幅し、認識することができる。
【０２２８】
磁気トンネル接合を含む第１セル及び第２セルの自由磁性層の磁化方向は、入力回路に印加される電流の大きさによって変化させることができる。このとき、磁気トンネル接合を含む第１セル及び第２セルは、磁化方向を変化させるための異なる臨界電流値を有することができる。
【０２２９】
第１入力端子は、第１セル（１１２１０）の自由磁性層（１１２１１）と固定磁性層（１１２１４）の間に電圧を印加することができる。制御層（１１２１３）は、第１入力端子に印加される電圧によって、自由磁性層（１１２１１）と絶縁層（１１２１２）の間の界面の電気的レベルを制御し、第１セル（１１２１０）の臨界電流値は、制御層（１１２１３）の電気的レベルを調整することによって制御される。
【０２３０】
第１入力端子に印加される電圧を調整するために、本発明の別の実施例による論理半導体素子（１１０００）に、電圧制御スイッチをさらに含めることもできる。電圧制御スイッチは、半導体内の電圧を制御するための一般的なスイッチ構造を含むことができるが、必ずしもこれに限定されるわけではない。
【０２３１】
上記の第１入力端子は、第１セル（１１２１０）の自由磁性層（１１２１１）と固定磁性層（１１２１４）の間に電圧を印加する構造を有することができ、これは、固定磁性層（１１２１４）とすることができ、また固定磁性層に接続された第２電極（１１３００）にすることもできる。
【０２３２】
磁気トンネル接合を含む第１セルは、第１入力端子によって印加される電圧によって電気的又は磁気的特徴を変化させることができる材料及び組成を含むことができる。本明細書における電気的又は磁気的特徴は、磁気トンネル接合を含むセルの磁化方向を変化させる臨界電流の大きさによって変化させることができる。
【０２３３】
磁化方向を変化させるための磁気トンネル接合を含む各セルの臨界電流値は、磁気トンネル接合を含むセルに印加される電圧によって変化させることができる。
【０２３４】
第１入力端子に印加される電圧を使用して第１セルの制御層によって制御される自由磁性層と絶縁層の間の界面の電気的レベルは、第２セルの制御層によって制御される自由磁性層と絶縁層の間の界面の電気的レベルと異なる可能性がある。異なる電気的レベルが各制御層によって異なって制御されることにより、第１セルの臨界電流値と第２セルの臨界電流値とは互いに異なる。出力端子から出力される出力値のレベルは、第１セルの自由磁性層の磁化方向に応じて制御することができる。
【０２３５】
磁気トンネル接合を含む第１セルの制御層は、通常酸化制御層、酸化不足制御層、又は過酸化制御層とすることができる。
【０２３６】
第２入力端子は、第２セル（１１２２０）の自由磁性層（１１２１１）と固定磁性層（１１２１４）の間に電圧を印加することができる。制御層（１１２２３）は、第２入力端子に印加される電圧によって、自由磁性層（１１２１１）と絶縁層（１１２１２）の間の界面の電気的レベルを制御し、第２セル（１１２２０）の臨界電流値は、制御層（１１２２３）の電気的レベルを調整することによって制御される。
【０２３７】
第２入力端子に印加される電圧を調整するために、本発明の別の実施例による論理半導体素子に、電圧制御スイッチをさらに含めることもできる。電圧制御スイッチは、半導体内の電圧を制御するための一般的なスイッチ構造を含むことができるが、必ずしもこれに限定されるわけではない。
【０２３８】
上記の第２入力端子は、第２セル（１１２２０）の自由磁性層（１１２２１）と固定磁性層（１１２２４）の間に電圧を印加する構造を有することができ、これは、固定磁性層（１１２２４）とすることができ、また固定磁性層に接続された第２電極（１１３００）にすることもできる。
【０２３９】
この磁気トンネル接合を含むセルは、第２入力端子によって印加される電圧によって電気的又は磁気的特徴を変化させることができる材料及び組成を含むことができる。本明細書における電気的又は磁気的特徴は、磁気トンネル接合を含むセルの磁化方向を変化させる臨界電流の大きさによって変化させることができる。
【０２４０】
磁化方向を変化させるための磁気トンネル接合を含む各セルの臨界電流値は、磁気トンネル接合を含むセルに印加される電圧によって変化させることができる。
【０２４１】
第２入力端子に印加される電圧を使用して第２セルの制御層によって制御される自由磁性層と絶縁層の間の界面の電気的レベルは、第１セルの制御層によって制御される自由磁性層と絶縁層の間の界面の電気的レベルと異なる可能性がある。異なる電気的レベルが各制御層によって異なって制御されることにより、第１セルの臨界電流値と第２セルの臨界電流値とは互いに異なる。出力端子から出力される出力値のレベルは、第２セルの自由磁性層の磁化方向に応じて制御することができる。
【０２４２】
磁気トンネル接合を含む第２セルの制御層は、通常酸化制御層、酸化不足制御層、又は過酸化制御層とすることができる。
【０２４３】
第１電極及び第１セルを通過する電流によって生成される値と第１電極及び第２セルを通過する電流によって生成される値とを加算することによって得られる出力値を、出力端子から出力することができる。
【０２４４】
自由磁性層と絶縁層の間の界面の電気的レベルは、第１入力端子及び第２入力端子に印加される電圧を使用して、第１セル及び第２セルの制御層によって制御することができる。第１セル及び第２セルの臨界電流値は、制御層によって制御される電気的レベルに応じて制御することができる。
【０２４５】
図３６は、本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子におけるＡＨＥ（異常ホール効果）電圧の測定を説明する図である。
【０２４６】
図３６に示すように、この半導体素子は、基板（酸化ケイ素）−第１電極（Ｔａ（５ｎｍ））／自由磁性層（Ｃｏ３２Ｆｅ４８Ｂ２０（ＣｏＦｅＢ、１ｎｍ））／絶縁層（ＭｇＯ、１．６ｎｍ）／制御層（ＡｌＯｘ）／ゲート酸化物層（ＺｒＯｘ、４０ｎｍ）という構造で構成し、ルテニウム（Ｒｕ）を、第２電極として制御層上に堆積させた。このとき、第１セル及び第２セルの制御層は、酸化時間を１２５秒に設定することによって、ｐ型擬似セルとして準備した。
【０２４７】
図３７及び図３８は、図３６の半導体素子の第１セル及び第２セルの異常ホール効果及び磁化切替えを説明するためのグラフである。
【０２４８】
図３７及び図３８に示すように、＋２４Ｖを、第１入力端子及び第２入力端子に印加した。１４．５±０．５ｍＡの電流を入力回路に印加したときに、磁化切替えが観察された。＋２４Ｖの電圧を第１入力端子及び第２入力端子に印加した後で１２．５±０．５ｍＡの電流を入力回路に印加したときにも、磁化切替えが観察された。図３６に示すように、第１セル及び第２セルはｐ型擬似セルであり、臨界電流の絶対値は、第１入力端子及び第２入力端子に印加される電圧が負（−）であるときには、より小さかった。また、１０ｍＴの面内磁場を、電流方向と同じ方向に印加する。
【０２４９】
第１セル及び第２セルの自由磁性層の磁化方向が第１方向であり、入力回路に電流が印加され、第１入力端子及び第２入力端子に電圧が印加される場合には、以下の出力値レベルが、ＡＮＤゲート又はＯＲゲートとして作用する出力端子から出力される。
（ａ）第１入力端子及び第２入力端子に印加される電圧が第１レベルであるときには、第１セル及び第２セルの自由磁性層の磁化方向は、第１方向のままであり、第１レベル出力値が出力端子から出力され、
（ｂ）第１入力端子に印加される電圧が第１レベルであり、第２入力端子に印加される電圧が第２レベルであるときには、第１セルの自由磁性層の磁化方向は、第１方向のままであるが、第２セルの自由磁性層の磁化方向は、第２方向に変化し、第２レベル出力値が出力端子から出力され、
（ｃ）第１入力端子に印加される電圧が第２レベルであり、第２入力端子に印加される電圧が第１レベルであるときには、第１セルの自由磁性層の磁化方向は、第２方向に変化するが、第２セルの自由磁性層の磁化方向は、第１方向のままであり、第２レベル出力値が出力端子から出力され、
（ｄ）第１入力端子及び第２入力端子に印加される電圧が第２レベルであるときには、第１セル及び第２セルの自由磁性層の磁化方向は、第２方向に変化し、第３レベル出力値が出力端子から出力される。
【０２５０】
図３９は、図３６の半導体素子の第１入力端子及び第２入力端子の入力値と、それにより得られる第１セル及び第２セルの出力端子で測定される出力値とを示すグラフのセットである。また、１０ｍＴの面内磁場を、電流方向と同じ方向に印加する。
【０２５１】
図３９に示すように、初期磁化方向が上向き方向（Ｕｐ）であったときには、第１セル又は第２セルの正規化異常ホール抵抗は、第１入力端子又は第２入力端子に印加される電圧が−２４Ｖであるときにのみ変化させることができる。これは、第１セル又は第２セルはｐ型擬似セルであるからである。
【０２５２】
ANDゲート又はORゲートの論理動作を説明するために、以下のように基準値を規定した。
Ｒｒｅｆ，ＵＰ＝（Ｒｘｙ，１ｓｔ＋Ｒｘｙ，２ｎｄ）／２＝＋２Ω
Ｒｒｅｆ，ＤＯＷＮ＝（Ｒｘｙ，１ｓｔ＋Ｒｘｙ，２ｎｄ）／２＝−２Ω
【０２５３】
図３９及び上記に規定したＲｒｅｆ値を参照すると、第１入力端子及び第２入力端子の入力値によって出力値が決定される表１に示す真理値表が得られる。表１の真理値表は、第１セル及び第２セルの磁化方向が初期化されるとき、並びに入力回路に印加される電流が−１２ｍＡであるときのみに限定される。
【０２５４】
【表１】
2018067713.tif 000003
【０２５５】
表１に示すように、Ｒｒｅｆ，ＵＰを基準と考えると、＋２４Ｖの電圧（第２レベル）を第１入力端子及び第２入力端子に印加したときにのみ、出力値（Ｒｏｕｔｐｕｔ又はＲｘｙ，１ｓｔ＋Ｒｘｙ，２ｎｄ）は、Ｒｒｅｆ，ＵＰより大きい。Ｒｒｅｆ，ＤＯＷＮを基準と考えると、−２４Ｖの電圧（第１レベル）を第１入力端子及び第２入力端子に印加したときにのみ、出力値（Ｒｏｕｔｐｕｔ又はＲｘｙ，１ｓｔ＋Ｒｘｙ，２ｎｄ）は、Ｒｒｅｆ，ＤＯＷＮより小さい。
【０２５６】
したがって、Ｒｒｅｆ，ＵＰを基準値とするときには、ＡＮＤゲートが動作し、第１レベル値又は第２レベル値が出力端子から出力されるときに、出力値を数値０に分類することができる。第３レベル値が出力端子から出力されるときに、出力値は、数値１に分類することができる。すなわち、第１入力端子及び第２入力端子の入力値が第２レベルであるときには、値は数値１に分類することができる。
【０２５７】
Ｒｒｅｆ，ＤＯＷＮを基準値とするときには、ＯＲゲートが動作し、第１レベル値が出力端子から出力されるときに、出力値を数値０に分類することができる。第２レベル値又は第３レベル値が出力端子から出力されるときに、出力値は、数値１に分類することができる。すなわち、第１入力端子及び第２入力端子の入力値のうちの少なくとも一つが第２レベルであるときには、値は数値１に分類することができる。
【０２５８】
第１セル及び第２セルの自由磁性層の磁化方向が第２方向であり、入力回路に電流が印加され、第１入力端子及び第２入力端子に電圧が印加される場合には、以下の出力値レベルが、ＮＡＮＤゲート又はＮＯＲゲートとして作用する出力端子から出力される。
（ａ）第１入力端子及び第２入力端子に印加される電圧が第１レベルであるときには、第１セル及び第２セルの自由磁性層の磁化方向は、第１方向に変化し、第１レベル出力値が出力端子から出力され、
（ｂ）第１入力端子に印加される電圧が第１レベルであり、第２入力端子に印加される電圧が第２レベルであるときには、第１セルの自由磁性層の磁化方向は、第１方向に変化するが、第２セルの自由磁性層の磁化方向は、第２方向のままであり、第２レベル出力値が出力端子から出力され、
（ｃ）第１入力端子に印加される電圧が第２レベルであり、第２入力端子に印加される電圧が第１レベルであるときには、第１セルの自由磁性層の磁化方向は、第２方向のままであるが、第２セルの自由磁性層の磁化方向は、第１方向に変化し、第２レベル出力値が出力端子から出力され、
（ｄ）第１入力端子及び第２入力端子に印加される電圧が第２レベルであるときには、第１セル及び第２セルの自由磁性層の磁化方向は、第２方向のままであり、第３レベル出力値が出力端子から出力される。
【０２５９】
図４０は、本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子におけるＡＨＥ（異常ホール効果）電圧の測定を説明する図である。
【０２６０】
図４０に示すように、この半導体素子は、基板（酸化ケイ素）−第１電極（Ｔａ（５ｎｍ））／自由磁性層（Ｃｏ３２Ｆｅ４８Ｂ２０（ＣｏＦｅＢ、１ｎｍ））／絶縁層（ＭｇＯ、１．６ｎｍ）／制御層（ＡｌＯｘ）／ゲート酸化物層（ＺｒＯｘ、４０ｎｍ）という構造で構成し、ルテニウム（Ｒｕ）を、第２電極として制御層上に堆積させた。このとき、第１セル及び第２セルの制御層は、酸化時間を２５秒に設定することによってｎ型擬似セルとして準備した。
【０２６１】
図４０で、第１セル及び第２セルが両方ともｎ型擬似セルであるときには、電圧極性に対する磁化方向は、上記と反対であり、したがって、表２に示す真理値表を得ることができる。
【０２６２】
【表２】
2018067713.tif 000004
【０２６３】
表２に示すように、Ｒｒｅｆ，ＵＰを基準と考えると、負電圧（第１レベル）を第１入力端子及び第２入力端子に印加したときにのみ、出力値（Ｒｏｕｔｐｕｔ又はＲｘｙ，１ｓｔ＋Ｒｘｙ，２ｎｄ）は、Ｒｒｅｆ，ＵＰより大きい。Ｒｒｅｆ，ＤＯＷＮを基準と考えると、正電圧（第２レベル）を第１入力端子及び第２入力端子に印加したときにのみ、出力値（Ｒｏｕｔｐｕｔ又はＲｘｙ，１ｓｔ＋Ｒｘｙ，２ｎｄ）は、Ｒｒｅｆ，ＤＯＷＮより小さい。
【０２６４】
したがって、Ｒｒｅｆ，ＵＰを基準値とするときには、ＮＡＮＤゲートが動作し、第２レベル値又は第３レベル値が出力端子から出力されるときに、出力値を数値０に分類することができる。第１レベル値が出力端子から出力されるときに、出力値は、数値１に分類することができる。すなわち、第１入力端子及び第２入力端子に印加される電圧が第１レベルであるときには、値は数値１に分類することができる。
【０２６５】
Ｒｒｅｆ，ＤＯＷＮを基準値とするときには、ＮＯＲゲートが動作し、第１レベル値又は第２レベル値が出力端子から出力されるときに、出力値を数値１に分類することができる。第３レベル値が出力端子から出力されるときに、出力値は、数値１に分類することができる。すなわち、第１入力端子及び第２入力端子に印加される電圧が第２レベルであるときにのみ、値は数値０に分類することができる。
【０２６６】
図４１は、本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子（１２０００）を示す図である。
【０２６７】
図４１に示すように、本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子（１２０００）は、第１位置及び第２位置を含む第１電極（１２１００）に電流を印加する第１入力端子と、第１電極（１２１００）の第１位置と第２位置の間に配置され、第１電極（１２１００）上に配置された自由磁性層（１２２１１）、自由磁性層（１２２１１）上に配置された絶縁層（１２２１２）、絶縁層（１２２１２）上に配置された制御層（１２２１３）、及び制御層（１２２１３）上に配置された固定磁性層（１２２１４）を有する、磁気トンネル接合（ＭＴＪ）を含むセル（１２２１０）と、セル（１２２１０）の自由磁性層（１２２１１）と固定磁性層（１２２１４）の間に電圧を印加する第２入力端子と、第１電極（１２１００）及びセル（１２２１０）を通過する電流によって生成される値を出力する出力端子とを含み、出力端子から生じる出力値は、第１入力端子及び第２入力端子が受け取る入力値のレベルに応じて数値０又は数値１に分類される。
【０２６８】
この実施例における第１電極、絶縁層、制御層、自由磁性層、及び固定磁性層の説明は、それらについての上記の説明と同じである。
【０２６９】
第１入力端子は、第１位置及び第２位置を含む第１電極に電流を印加することができ、第１電極に印加される電流の大きさを制御することができる。
【０２７０】
第１位置及び第２位置を含む第１電極に電流が印加されていても、その流れている電流が自由磁性層の磁気的特徴を変化させるのに十分でないときには、自由磁性層の磁気的特徴は変化しない。十分な電流が第１位置及び第２位置を含む第１電極に流れているときにのみ、自由磁性層の磁気的特徴を変化させることができる。このときの電流値を、自由磁性層の臨界電流と呼ぶ。すなわち、自由磁性層の電気的又は磁気的特徴は、臨界電流より大きな電流を第１位置及び第２位置を含む第１電極に流すことによって変化させることができる。
【０２７１】
第１入力端子に印加される電流を制御するために、電流制御スイッチをさらに含めることもできる。電流制御スイッチは、半導体内の電流の流れを制御するために一般に使用されるスイッチ構造を有することができる。
【０２７２】
磁気トンネル接合を含むセル（１２２１０）の自由磁性層の磁化方向は、第１入力端子に印加される電流の大きさによって変化させることができる。
【０２７３】
第２入力端子は、第１セル（１２２１０）の自由磁性層（１２２１１）と固定磁性層（１２２１４）の間に電圧を印加することができる。制御層（１２２１３）は、第２入力端子に印加される電圧によって、自由磁性層（１２２１１）と絶縁層（１２２１２）の間の界面の電気的レベルを制御し、セルの臨界電流値は、制御層の電気的レベルを調整することによって制御される。
【０２７４】
第１電極及びセルを通過する電流によって生成される値を、出力端子から出力することができる。
【０２７５】
出力端子から出力される出力値は、第１入力端子及び第２入力端子に入力される入力値のレベルに応じて数値０又は数値１に分類することができる。
【０２７６】
図４２は、本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子（１２０００）におけるＡＨＥ（異常ホール効果）電圧の測定を説明する図である。
【０２７７】
図４２に示すように、この半導体素子は、基板（酸化ケイ素）−第１電極（Ｔａ（５ｎｍ））／自由磁性層（Ｃｏ３２Ｆｅ４８Ｂ２０（ＣｏＦｅＢ、１ｎｍ））／絶縁層（ＭｇＯ、１．６ｎｍ）／制御層（ＡｌＯｘ）／ゲート酸化物層（ＺｒＯｘ、４０ｎｍ）という構造で構成し、ルテニウム（Ｒｕ）を、第２電極として制御層上に堆積させた。このとき、セルの制御層は、酸化時間を１２５秒に設定することによってｐ型擬似セルとして準備した。
【０２７８】
図４３は、図４２の半導体素子のセルの異常ホール効果及び磁化切替えを説明するグラフである。
【０２７９】
図４３に示すように、この実施例のセルは、ｐ型擬似セルであり、したがって、正電圧を第２入力端子に印加したときに、臨界電流の絶対値はより大きかった。
【０２８０】
第１入力端子及び第２入力端子に入力される入力値のレベルに応じて、以下の出力値レベルが、ＯＲゲートとして作用する出力端子から出力される。
（ａ）第１レベル電流が第１入力端子に印加され、第１レベル電圧が第２入力端子に印加されるときには、セルの自由磁性層の磁化方向は、第１方向のままであるか、又は第１方向に変化し、第１レベル出力値が出力端子から出力され、
（ｂ）第１レベル電流が第１入力端子に印加され、第２レベル電圧が第２入力端子に印加されるときには、セルの自由磁性層の磁化方向は、第１方向のままであるか、又は第１方向に変化し、第１レベル出力値が出力端子から出力され、
（ｃ）第２レベル電流が第１入力端子に印加され、第１レベル電圧が第２入力端子に印加されるときには、セルの自由磁性層の磁化方向は、第１方向のままであるか、又は第１方向に変化させることができ、第１レベル出力値が出力端子から出力され、
（ｄ）第２レベル電流が第１入力端子に印加され、第２レベル電圧が第２入力端子に印加されるときには、セルの自由磁性層の磁化方向は、第２方向のままであるか、又は第２方向に変化させることができ、第２レベル出力値が出力端子から出力される。
【０２８１】
図４４は、図４２の半導体素子の第１入力端子及び第２入力端子の入力値に応じた、出力端子で測定される値を示すグラフのセットである。
【０２８２】
図４４に示すように、±２４Ｖが第２入力端子に印加され、±１３ｍＡが第１入力端子に印加されたときには、負電圧が第２入力端子に印加されるときにのみ、セルの磁化状態又は異常ホール抵抗が反転する。また、１０ｍＴの面内磁場を、電流方向と同じ方向に印加する。
【０２８３】
図４４に基づいて、表３の真理値表が得られる。
【０２８４】
【表３】
2018067713.tif 000005
【０２８５】
第１入力端子及び第２入力端子に入力される入力値のレベルに応じて、以下のレベルの出力値を出力端子から出力し、出力端子はＯＲゲートとして作用することができる。また、第１レベル電流が第１入力端子に印加され、第１レベル電圧が第２入力端子に印加されるときにのみ、出力値は、数値０に分類することができる。第１レベル電流が第１入力端子に印加される、又は第１レベル電圧が第２入力端子に印加されるときには、出力値は、数値１に分類することができる。
【０２８６】
図４５は、本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子（１３０００）を示す図である。
【０２８７】
図４５に示すように、本発明の別の実施例によるスピン軌道トルク（ＳＯＴ）効果に基づく論理半導体素子は、第１電極（１３１００）に電流を印加する第１入力端子と、第１電極（１３１００）の第１位置と第２位置の間に配置され、絶縁層（１３２１２）及び制御層（１３２１３）の近接構造をそれらの間に置いて配置された自由磁性層（１３２１１）及び固定磁性層（１３２１４）を有する、磁気トンネル接合（ＭＴＪ）を含む第１セル（１３２１０）と、第１セル（１３２１０）の自由磁性層（１３２１１）と固定磁性層（１３２１４）の間に電圧を印加する第１電圧ゲートと、第１セルから電流を受け取る第２電極（１３３００）上に配置され、絶縁層及び制御層の近接構造をそれらの間に置いて配置された自由磁性層及び固定磁性層を有する、磁気トンネル接合（ＭＴＪ）を含む第２セル（１３２２０）と、第２セルの自由磁性層（１３２２１）と固定磁性層（１３２２４）の間に電圧を印加する第２電圧ゲートと、第２セルを介して出力される出力値を出力する出力端子と、第１入力端子から印加される電流が第１電極（１３２２０）、第１セル、及び第２電極（１３３００）に沿って流れる入力回路と、第１入力端子から印加される電流が第１電極、第１セル、及び第２セルに沿って流れる出力回路とを含む。
【０２８８】
この実施例における第１電極、絶縁層、制御層、自由磁性層、及び固定磁性層の説明は、それらについての上記の説明と同じである。
【０２８９】
第１入力端子は、第１位置及び第２位置を含む第１電極に電流を印加することができ、第１電極に印加される電流の大きさを制御することができる。
【０２９０】
第１位置及び第２位置を含む第１電極に電流が印加されていても、その流れている電流が自由磁性層の磁気的特徴を変化させるのに十分でないときには、自由磁性層の磁気的特徴は変化しない。十分な電流が第１位置及び第２位置を含む第１電極に流れているときにのみ、自由磁性層の磁気的特徴を変化させることができる。このときの電流値を、自由磁性層の臨界電流と呼ぶ。すなわち、自由磁性層の電気的又は磁気的特徴は、臨界電流より大きな電流を第１位置及び第２位置を含む第１電極に流すことによって変化させることができる。
【０２９１】
第１入力端子に印加される電流を制御するために、電流制御スイッチをさらに含めることもできる。電流制御スイッチは、半導体内の電流の流れを制御するために一般に使用されるスイッチ構造を含むことができる。
【０２９２】
第１電圧ゲートは、第１セル（１３２１０）の自由磁性層（１３２１１）と固定磁性層（１３２１４）の間に電圧を印加することができる。
【０２９３】
第２電圧ゲートは、第２セル（１３２２０）の自由磁性層（１３２２１）と固定磁性層（１３２２４）の間に電圧を印加することができる。
【０２９４】
出力端子は、第２セルを通して出力値を出力することができる。
【０２９５】
図４６は、本発明の別の実施例による入力回路及び出力回路を含むスピン軌道トルク（ＳＯＴ）効果に基づく半導体素子を示す図である。
【０２９６】
図４６に示すように、入力回路は、電流が第１入力端子から第１電極（１１３００）、第１セル（１３２１０）、及び第２セル（１３２２０）を通って流れるところである。入力回路は、書込みブロック（１３６１０）、ソース線（１３５１０）、第１電極（１３１００）に流れる電流を制御するトランジスタ、第１セル（１３２１０）、書込み線（１３５２０）、第２電極（１３４００）、及び第１セル（１３２１０）を制御するトランジスタを通る経路を有することができる。
【０２９７】
図４６に示すように、出力回路は、第１入力端子から提供される電流が第１電極（１３１００）、第１セル（１３２００）、及び第２電極（１３４００）を通って流れているところである。出力回路は、書込みブロック（１３６１０）、ソース線（１３５１０）、第１電極（１３１００）、第１セル（１３２００）、第２電極（１３４００）、第２セル（１３２２０）、読取り線（１３５４０）、及びソース増幅器（ＳＡ、１３６３０）を通る経路を有することができる。
【０２９８】
書込みブロック（１３６１０）は、ソース線（１３５１０）及び書込み線（１３５２０）を制御することができる。上記のスイッチ（１３６２０）は、第１ビット線（１３５３１）、第２ビット線（１３５３２）、及び第３ビット線（１３５３３）を制御することができる。上記の第１ビット線（１３５３１）は、第１電極に流れる電流を調整するトランジスタを制御することができる。上記の第２ビット線（１３５３２）は、第１セル内の電圧を調整するトランジスタを制御することができる。第３ビット線（１３５３３）は、第２セル内の電圧を調整するトランジスタを制御することができる。
【０２９９】
ソース増幅器（１３６３０）は、リード線（１３５４０）から出力される第１セル及び第２セルの出力値を増幅し、認識することができる。
【０３００】
第１電圧ゲートに印加される電圧によって第１セルから第２電極に入力回路を通って流れる電流のレベルは、第１セルの磁化方向によって変化させることができる。
【０３０１】
第２セルの自由磁性層の磁化方向は、第１セルの自由磁性層の磁化方向及び第２電圧ゲートによって印加される電圧によって制御される第２電極の面内電流によって制御することができる。
【符号の説明】
【０３０２】
１０００、２０００、３０００、４０００、８０００  半導体素子
１１００、２１００、３１００、４１００、７１００  第１電極
１２１０、３２１０、４２１０、６２１０  第１セル
１２２０、３２２０、４２２０、６２２０  第２セル
２２１０、２２２０、２２３０、２２４０、２２５０、２２６０、５２１０、５２２０、５２３０、５２４０、５２５０、５２６０  セル
１２１１、１２２１、３２１１、３２２２１、４２１１、４２２１、６２１１、６２２１、７２１１、７２２１、８１００  自由磁性層
１２１２、１２２２２、３２１２、３２２２２、４２１２、４２２２、７２１２、７２２２、８２００  絶縁層
１２１３、１２２３、３２１３、３２２２３、４２１３、４２２３、７２１３、７２２３、８３００  固定磁性層
１３００、２３００、３３００、５３００  第２電極
４６１０、４６２０、６６１０、６６２０  ゲート絶縁層
４５１０、４５２０、５５１０、５５２０、５５３０、５５４０、５５５０、５５６０、６５１０、６５２０、７５１０、７５２０  電圧回路
２４００、５４００  電流制御スイッチ
９０００、１００００、１１０００、１２０００、１３０００  半導体素子
９１００、１０１００、１１１００、１２１００、１３１００  第１電極
９２１０、１０２１０、１１２１０、１２２１０、１３２１０  第１セル
９２１１、１０２１１、１１２１１、１２２１１、１３２１１  第１セルの自由磁性層
９２１２、１０２１２、１１２１２、１２２１２、１３２１２  第１セルの絶縁層
９２１３、１０２１３、１１２１３、１２２１３、１３２１３  第１セルの制御層
９２１４、１０２１４、１１２１４、１２２１４、１３２１４  第１セルの固定磁性層
９２２０、１０２２０、１１２２０、１２２２０、１３２２０  第２セル
９２２１、１０２２１、１１２２１、１２２２１、１３２２１  第２セルの自由磁性層
９２２２、１０２２２、１１２２２、１２２２２、１３２２２  第２セルの絶縁層
９２２３、１０２２３、１１２２３、１２２２３、１３２２３  第２セルの制御層
９２２４、１０２２４、１１２２４、１２２２４、１３２２４  第２セルの固定磁性層
９３００、１０３００、１１３００、１２３００、１３３００  第１セルの第２電極
１０４００、１１４００、１３４００  第２セルの第２電極
１１５１０、１３５１０  ソース線
１１５２０、１３５２０  書込み線
１１５３０、１３５３０  ビット線
１１５３１、１３５３１  第１ビット線
１１５３２、１３５３２  第２ビット線
１１５３３、１３５３３  第３ビット線
１１５４０、１３５４０  読取り線
１１６１０、１３６１０  書込みブロック
１１６２０、１３６２０  スイッチ
１１６３０、１３６３０  ソース増幅器
【０３０３】
当業者なら、以上の説明に開示した概念及び具体的な実施形態を、本発明の同じ目的を実行するための他の実施形態を修正又は設計するための基礎として容易に利用することができることを理解するであろう。また、当業者なら、このような等価な実施形態が、添付の特許請求の範囲に記載される本発明の趣旨及び範囲から逸脱しないことも理解するであろう。
【図１】
2018067713.tif 000006
【図２】
2018067713.tif 000007
【図３】
2018067713.tif 000008
【図４】
2018067713.tif 000009
【図５】
2018067713.tif 000010
【図６】
2018067713.tif 000011
【図７】
2018067713.tif 000012
【図８】
2018067713.tif 000013
【図９】
2018067713.tif 000014
【図１０】
2018067713.tif 000015
【図１１】
2018067713.tif 000016
【図１２】
2018067713.tif 000017
【図１３】
2018067713.tif 000018
【図１４】
2018067713.tif 000019
【図１５】
2018067713.tif 000020
【図１６】
2018067713.tif 000021
【図１７】
2018067713.tif 000022
【図１８】
2018067713.tif 000023
【図１９】
2018067713.tif 000024
【図２０】
2018067713.tif 000025
【図２１】
2018067713.tif 000026
【図２２】
2018067713.tif 000027
【図２３】
2018067713.tif 000028
【図２４】
2018067713.tif 000029
【図２５】
2018067713.tif 000030
【図２６】
2018067713.tif 000031
【図２７】
2018067713.tif 000032
【図２８】
2018067713.tif 000033
【図２９】
2018067713.tif 000034
【図３０】
2018067713.tif 000035
【図３１】
2018067713.tif 000036
【図３２】
2018067713.tif 000037
【図３３】
2018067713.tif 000038
【図３４】
2018067713.tif 000039
【図３５】
2018067713.tif 000040
【図３６】
2018067713.tif 000041
【図３７】
2018067713.tif 000042
【図３８】
2018067713.tif 000043
【図３９】
2018067713.tif 000044
【図４０】
2018067713.tif 000045
【図４１】
2018067713.tif 000046
【図４２】
2018067713.tif 000047
【図４３】
2018067713.tif 000048
【図４４】
2018067713.tif 000049
【図４５】
2018067713.tif 000050
【図４６】
2018067713.tif 000051