(57)【要約】【課題】位相シフタのセグメント分割が不要であるため、セグメント分割に起因する信号遅延が発生することなく、高品質な多値光信号の光送信が実現する。【解決手段】光送信装置は、入力電気データ列の構成ビットごとに対応したドライバ１１，１２を有する駆動部１と、アーム１５に第１位相シフタ１７ａが、アーム１６に第２位相シフタ１７ｂがそれぞれ設けられたＭＺ光変調器２と、駆動部１と第１位相シフタ１７ａとの間に電気的に接続されており、構成ビットのビット番号に対応して重み付けされた電気容量を有し、第１位相シフタ１７ａに供給される第１多値信号を生成する第１容量素子１８ａ，１９ａと、駆動部１と第２位相シフタ１７ｂとの間に電気的に接続されており、構成ビットのビット番号に対応して重み付けされた電気容量を有し、第２位相シフタ１７ｂに供給される第２多値信号を生成する第２容量素子１８ｂ，１９ｂとを備えている。【選択図】図３
2018113644.tif 000002
【特許請求の範囲】
【請求項１】
入力光信号及び入力電気データ列から２ビット以上の多値光信号を生成する光送信装置であって、
前記入力電気データ列の構成ビットごとに対応したドライバを有する駆動部と、
第１光導波路及び第２光導波路が出力側で光結合しており、前記第１光導波路に第１位相シフタが、前記第２光導波路に第２位相シフタがそれぞれ設けられた光変調器と、
前記駆動部と前記第１位相シフタとの間に電気的に接続されており、前記構成ビットのビット番号に対応して重み付けされた電気容量を有し、前記第１位相シフタに供給される第１多値信号を生成する第１容量素子と、
前記駆動部と前記第２位相シフタとの間に電気的に接続されており、前記構成ビットのビット番号に対応して重み付けされた電気容量を有し、前記第２位相シフタに供給される第２多値信号を生成する第２容量素子と
を備えたことを特徴とする光送信装置。
【請求項２】
前記ドライバは、対応する前記ビット番号に応じて出力インピーダンスが重み付けされていることを特徴とする請求項１に記載の光送信装置。
【請求項３】
前記第１容量素子と並列に前記第１容量素子の重み付けの逆数の重み付けがされた抵抗を有する第３抵抗素子と、前記第２容量素子と並列に前記第２容量素子の重み付けの逆数の重み付けがされた抵抗を有する第４抵抗素子とを含むことを特徴とする請求項１又は２に記載の光送信装置。
【請求項４】
前記第１位相シフタ及び前記第２位相シフタは、順バイアスが印可されてキャリアが蓄積されることにより、前記容量素子の電気容量よりも大きな電気容量を持つことを特徴とする請求項１〜３のいずれか１項に記載の光送信装置。
【請求項５】
前記第１容量素子及び前記第２容量素子は、前記ドライバの非線形性、前記位相シフタの非線形性、及び前記光変調器応答の非線形性を補償して、前記多値光信号のレベル間で均等な間隔が得られるように電気容量が調整されていることを特徴とする請求項１〜４のいずれか１項に記載の光送信装置。
【請求項６】
基板と、
前記基板に実装された、前記駆動部が集積された第１チップと
前記基板に実装された、前記光変調器が集積された第２チップと、
を含むことを特徴とする請求項１〜５のいずれか１項に記載の光送信装置。
【請求項７】
前記容量部は、前記第１チップに集積されていることを特徴とする請求項６に記載の光送信装置。
【請求項８】
前記容量部は、前記第２チップに集積されていることを特徴とする請求項６に記載の光送信装置。
【請求項９】
筐体と、
前記筐体内に設けられた、入力光信号及び入力電気データ列から２ビット以上の多値光信号を生成する光送信装置及び前記光送信装置の制御部と
を含む光変調器モジュールであって、
前記光送信装置は、
前記入力電気データ列の構成ビットごとに対応したドライバを有する駆動部と、
第１光導波路及び第２光導波路が出力側で光結合しており、前記第１光導波路に第１位相シフタが、前記第２光導波路に第２位相シフタがそれぞれ設けられた光変調器と、
前記駆動部と前記第１位相シフタとの間に電気的に接続されており、前記構成ビットのビット番号に対応して重み付けされた電気容量を有し、前記第１位相シフタに供給される第１多値信号を生成する第１容量素子と、
前記駆動部と前記第２位相シフタとの間に電気的に接続されており、前記構成ビットのビット番号に対応して重み付けされた電気容量を有し、前記第２位相シフタに供給される第２多値信号を生成する第２容量素子と
を備えたことを特徴とする光変調器モジュール。
【請求項１０】
入力光信号及び入力電気データ列から２ビット以上の送信多値光信号を生成する光送信装置と、
２ビット以上の受信多値光信号から出力電気データ列を生成する光受信装置と
を含む光伝送システムであって、
前記光送信装置は、
前記入力電気データ列の構成ビットごとに対応したドライバを有する駆動部と、
第１光導波路及び第２光導波路が出力側で光結合しており、前記第１光導波路に第１位相シフタが、前記第２光導波路に第２位相シフタがそれぞれ設けられた光変調器と、
前記駆動部と前記第１位相シフタとの間に電気的に接続されており、前記構成ビットのビット番号に対応して重み付けされた電気容量を有し、前記第１位相シフタに供給される第１多値信号を生成する第１容量素子と、
前記駆動部と前記第２位相シフタとの間に電気的に接続されており、前記構成ビットのビット番号に対応して重み付けされた電気容量を有し、前記第２位相シフタに供給される第２多値信号を生成する第２容量素子と
を備えたことを特徴とする光伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光送信装置、光変調器モジュール、及び光伝送システムに関するものである。
【背景技術】
【０００２】
通信容量増大に対応するため近年光ファイバ伝送では、従来の２値（バイナリ）の変調光信号に代えて、１シンボル当たり２ビット以上で符号化された多値の変調光信号が適用されている。多値の変調光信号を利用する光伝送システムにおいて、入力光信号及び入力電気データ列から多値の変調光信号を生成する多値光送信装置が用いられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第５７２９３０３号
【特許文献２】特許第５２５４９８４号
【非特許文献】
【０００４】
【非特許文献１】X.Xu et al.,  "A 20Gb/s NRZ/PAM-4 1V transmitter in 40nm CMOS driving a Si-photonic modulator in 0.13μm CMOS", IEEE International Solid-State Circuits Conference (ISSCC) 2013,  7.7
【非特許文献２】Poulin et al., "107 Gb/s PAM-4 Transmission over 10 km Using a SiP Series Push-Pull Modulator at 1310 nm", European Conference on Optical Communication (ECOC) 2014, Mo.4.5.3
【非特許文献３】T. Baba et al., "25-Gb/s broadband silicon modulator with 0.31-V・cm VπL based on forward-biased PIN diodes embedded with passive equalizer" Optics Express, vol.23, pp.32950
【発明の概要】
【発明が解決しようとする課題】
【０００５】
光ファイバ伝送に用いられる多値光送信装置には、送信データを多値信号に符号化し、この多値信号で光信号の強度及び位相を変調して出力する機能が適用されている。多値の光変調を実現する光変調器及び駆動部の構成には、いくつかの例がある。一つの例として、多値信号のビット数分並列化されたバイナリ出力ドライバと、セグメント分割された位相シフタを装荷したマッハツェンダ(ＭＺ)光変調器とを組み合わせるものがある（例えば、非特許文献１を参照）。この場合、光変調器及び駆動部の非線形性による波形劣化が少なく、駆動部のドライバに低電力なＣＭＯＳインバータを適用することができる。そのため、高性能且つ低電力な光送信装置を実現する有力な構成である。
【０００６】
図１は、従来の光送信装置の典型的な構成例を示す模式図である。図１には、多値光信号の中で最もシンプルな４値パルス振幅変調(Pulse-Amplitude-Modulation 4：ＰＡＭ４)の光送信装置を示している。
この光送信装置は、駆動部１０１と、ＭＺ光変調器１０２とを備えて構成されている。駆動部１０１は、入力電気データ列の構成ビットであるＭＳＢ，ＬＳＢのバイナリ信号を増幅して出力するＣＭＯＳインバータであるＭＳＢドライバ１１１及びＬＳＢドライバ１１２を有している。ＭＺ光変調器１０２は、一端がＤＣ光の入力部、他端が変調光の出力部とされており、一対の光カプラ１１３，１１４間で分岐する一対の光導波路であるアーム１１５，１１６を有している。
【０００７】
アーム１１５には第１位相シフタ１１７ａが、アーム１１６には第２位相シフタ１１７ｂがそれぞれ装荷されている。第１位相シフタ１１７ａは、その長さがＭＳＢ側とＬＳＢ側とで２：１となるように、第１分割位相シフタ１１７ａ１と第２分割位相シフタ１１７ａ２とにセグメント分割されている。第２位相シフタ１１７ｂは、その長さがＭＳＢ側とＬＳＢ側とで２：１となるように、第１分割位相シフタ１１７ｂ１と第２分割位相シフタ１１７ｂ２とにセグメント分割されている。具体的には、第１分割位相シフタ１１７ａ１，１１７ｂ１が長さ２Ｌ、第２分割位相シフタ１１７ａ２，１１７ｂ２が長さＬとされている。
【０００８】
この光送信装置において、送信データである電気信号は、入力電気データ列の構成ビットであるＭＳＢ，ＬＳＢ毎にバイナリ信号として駆動部１０１のＭＳＢドライバ１１１及びＬＳＢドライバ１１２に入力される。ＭＳＢドライバ１１１及びＬＳＢドライバ１１２は差動増幅器であり、ＭＳＢドライバ１１１で増幅された差動信号の一方が第１分割位相シフタ１１７ａ１に、差動信号の他方が第１分割位相シフタ１１７ｂ１にそれぞれ入力される。ＬＳＢドライバ１１２で増幅された差動信号の一方が第２分割位相シフタ１１７ａ２に、差動信号の他方が第２分割位相シフタ１１７ｂ２にそれぞれ入力される。第１位相シフタ１１７ａ及び第２位相シフタ１１７ｂは、ＭＳＢドライバ１１１及びＬＳＢドライバ１１２から供給された差動信号に応じて光位相を変調する。
【０００９】
ここで、ＭＳＢドライバ１１１及びＬＳＢドライバ１１２から出力される電気信号の信号振幅はいずれも同一であり、第１分割位相シフタ１１７ａ１（１１７ｂ１）及び第２分割位相シフタ１１７ａ２（１１７ｂ２）は単位長さ当たりの光位相シフト量が同一である。第１分割位相シフタ１１７ａ１（１１７ｂ１）及び第２分割位相シフタ１１７ａ２（１１７ｂ２）は、位相シフタ長に重み付けされている。そのため、ＭＳＢ，ＬＳＢそれぞれの信号が変化させる光位相シフト量は２：１となり、全体の光位相変化φ(t)は、以下のようになる。
φ(t)＝２1・ＭＳＢ（ｔ）＋２0・ＬＳＢ（ｔ）
このφ(t)より、変調信号は、０，１，２，３の４値となる。ＭＺ光変調器１０２は、アーム１１５，１１６内の位相変化を光強度変化に変化させる機能を持つ。そのため、結果として得られる出力光信号は、φ(t)に応じた４値の強度変調信号（ＰＡＭ４）となる。
【００１０】
上記した光送信装置において、第１分割位相シフタ１１７ａ１（１１７ｂ１）と第２分割位相シフタ１１７ａ２（１１７ｂ２）との間には、各電気信号の相互混入を防止するために充分な長さの分離領域が必要となる（例えば、非特許文献２を参照）。
【００１１】
また、第１分割位相シフタ１１７ａ１（１１７ｂ１）と第２分割位相シフタ１１７ａ２（１１７ｂ２）との間では、光信号の伝搬に伴う位相ずれが生じる。図１のように、第１分割位相シフタ１１７ａ１（１１７ｂ１）及び第２分割位相シフタ１１７ａ２（１１７ｂ２）の各中央部位で信号タイミングを規定した場合を考える。この場合、第１分割位相シフタ１１７ａ１（１１７ｂ１）と第２分割位相シフタ１１７ａ２（１１７ｂ２）との間の光信号遅延τは、以下のようになる。
τ≒（１．５Ｌ＋Ｌｓ）・ｎｇ／ｃ  （Ｌ：第１位相シフタ長、Ｌｓ：分離領域長、ｎｇ：光モードの群屈折率、ｃ：光速度）
Ｌ＝５００μｍ、Ｌｓ＝２５μｍ、ｎｇ＝４．０としたときには、τ＝１０ｐ秒となる。
【００１２】
図２は、信号遅延を補償せずに、ＭＳＢ，ＬＳＢを同一のタイミングとして光送信装置を駆動した際の２５Gbaud ＰＡＭ４の出力波形を示す特性図である。
図２のように、０，１，２，３のレベル遷移時の立ち上がりのタイミングが、ＭＳＢ遷移とＬＳＢ遷移とで信号遅延分だけずれている。この影響により、ＰＡＭ４の信号波形における３つのアイパターンにおいて共通な実効的アイ開口幅が狭まり、光受信側における判定・復号の際に問題となる。このような不具合を解消するためには、駆動部側でＭＳＢドライバとＬＳＢドライバとの間に光信号遅延に相当する遅延を与える必要がある。しかしながら、製造ばらつきの影響を抑制しつつ常に必要な遅延量を与えるためには、遅延量可変機構及びモニタ機構等が必要であり、装置規模の増大化及びこれに起因する消費電力の増加を招来するという問題がある。
【００１３】
本発明は、位相シフタのセグメント分割が不要であるため、セグメント分割に起因する信号遅延が発生することなく、装置規模を増大化させることなく、高品質な多値光信号の光送信を実現する光送信装置、光変調器モジュール、及び光伝送システムを提供することを目的とする。
【課題を解決するための手段】
【００１４】
一つの観点では、入力光信号及び入力電気データ列から２ビット以上の多値光信号を生成する光送信装置であって、前記入力電気データ列の構成ビットごとに対応したドライバを有する駆動部と、第１光導波路及び第２光導波路が出力側で光結合しており、前記第１光導波路に第１位相シフタが、前記第２光導波路に第２位相シフタがそれぞれ設けられた光変調器と、前記駆動部と前記第１位相シフタとの間に電気的に接続されており、前記構成ビットのビット番号に対応して重み付けされた電気容量を有し、前記第１位相シフタに供給される第１多値信号を生成する第１容量素子と、前記駆動部と前記第２位相シフタとの間に電気的に接続されており、前記構成ビットのビット番号に対応して重み付けされた電気容量を有し、前記第２位相シフタに供給される第２多値信号を生成する第２容量素子とを備えている。
【００１５】
一つの観点では、筐体と、前記筐体内に設けられた、入力光信号及び入力電気データ列から２ビット以上の多値光信号を生成する光送信装置及び前記光送信装置の制御部とを含む光変調器モジュールであって、前記光送信装置は、前記入力電気データ列の構成ビットごとに対応したドライバを有する駆動部と、第１光導波路及び第２光導波路が出力側で光結合しており、前記第１光導波路に第１位相シフタが、前記第２光導波路に第２位相シフタがそれぞれ設けられた光変調器と、前記駆動部と前記第１位相シフタとの間に電気的に接続されており、前記構成ビットのビット番号に対応して重み付けされた電気容量を有し、前記第１位相シフタに供給される第１多値信号を生成する第１容量素子と、前記駆動部と前記第２位相シフタとの間に電気的に接続されており、前記構成ビットのビット番号に対応して重み付けされた電気容量を有し、前記第２位相シフタに供給される第２多値信号を生成する第２容量素子とを備えている。
【００１６】
一つの観点では、入力光信号及び入力電気データ列から２ビット以上の送信多値光信号を生成する光送信装置と、２ビット以上の受信多値光信号から出力電気データ列を生成する光受信装置とを含む光伝送システムであって、前記光送信装置は、前記入力電気データ列の構成ビットごとに対応したドライバを有する駆動部と、第１光導波路及び第２光導波路が出力側で光結合しており、前記第１光導波路に第１位相シフタが、前記第２光導波路に第２位相シフタがそれぞれ設けられた光変調器と、前記駆動部と前記第１位相シフタとの間に電気的に接続されており、前記構成ビットのビット番号に対応して重み付けされた電気容量を有し、前記第１位相シフタに供給される第１多値信号を生成する第１容量素子と、前記駆動部と前記第２位相シフタとの間に電気的に接続されており、前記構成ビットのビット番号に対応して重み付けされた電気容量を有し、前記第２位相シフタに供給される第２多値信号を生成する第２容量素子とを備えている。
【発明の効果】
【００１７】
一つの側面では、位相シフタのセグメント分割が不要であるため、セグメント分割に起因する信号遅延が発生することなく、高品質な多値光信号の光送信を可能とする光送信装置、並びにこの光送信装置を用いた光変調器モジュール及び光伝送システムが実現する。
【図面の簡単な説明】
【００１８】
【図１】従来の光送信装置の典型的な構成例を示す模式図である。
【図２】信号遅延を補償せずに、図１の光送信装置を駆動した際のＰＡＭ４の出力波形を示す特性図である。
【図３】第１の実施形態による光送信装置の概略構成を示す模式図である。
【図４】第１の実施形態の実施例１による光送信装置の概略構成を示す模式図である。
【図５】第１の実施形態の実施例１による光送信装置の位相シフタの概略構成を示す横断面図である。
【図６】第１の実施形態の実施例１による光送信装置におけるＰＡＭ４の出力波形を示す特性図である。
【図７】第１の実施形態の実施例１の比較例として、実施例１でＭＳＢドライバとＬＳＢドライバのドライバサイズ比を１：１とした場合のＰＡＭ４の出力波形を示す特性図である。
【図８】第１の実施形態の実施例２による光送信装置の概略構成を示す模式図である。
【図９】第１の実施形態の実施例２による光送信装置の位相シフタの概略構成を示す横断面図である。
【図１０】第１の実施形態の実施例２に当該手法を適用した場合の回路構成として、一方のアームについて示す模式図である。
【図１１】第１の実施形態の実施例２による光送信装置におけるＰＡＭ４の出力波形を示す特性図である。
【図１２】第１の実施形態の実施例２による光送信装置において、重み付けのパラメータαを調整したときのＰＡＭ４の出力波形を示す特性図である。
【図１３】第１の実施形態の実施例１又は２による光送信装置が基板実装された状態を示す概略断面図である。
【図１４】第１の実施形態の実施例３による光送信装置の概略構成を示す模式図である。
【図１５】第２の実施形態による光送信装置の概略構成を示す模式図である。
【図１６】第３の実施形態による光変調器モジュールの概略構成を示す模式図である。
【図１７】第４の実施形態による光伝送システムの概略構成を示す模式図である。
【発明を実施するための形態】
【００１９】
以下、好適な諸実施形態について、図面を参照しながら詳細に説明する。
【００２０】
［第１の実施形態］
本実施形態では、１シンボル当たり２ビット以上、ここでは２ビットで符号化された多値変調信号を生成するＰＡＭ４の光送信装置を例示する。図３は、第１の実施形態による光送信装置の概略構成を示す模式図である。
この光送信装置は、駆動部１、ＭＺ光変調器２、及び容量部３を備えている。
【００２１】
駆動部１は、入力電気データ列の構成ビットであるＭＳＢ，ＬＳＢのバイナリ信号を増幅して出力するＣＭＯＳインバータであるＭＳＢドライバ１１及びＬＳＢドライバ１２を有している。
ＭＺ光変調器２は、一端がＤＣ光の入力部、他端が多値光信号の出力部とされており、入力側の光カプラ１３で分岐して出力側の光カプラ１４で光結合する一対の光導波路であるアーム１５，１６を有している。アーム１５には第１位相シフタ１７ａが、アーム１６には第２位相シフタ１７ｂがそれぞれ装荷されている。本実施形態では、位相シフタ１７ａ，１７ｂは、同一のサイズ及び材質とされており、それぞれ分割されていない単一セグメントの一本の位相シフタである。
【００２２】
容量部３は、第１容量素子１８ａ，１９ａ及び第２容量素子１８ｂ，１９ｂを有している。第１容量素子１８ａ，１９ａは、駆動部１と位相シフタ１７ａとの間に電気的に接続されており、入力電気データ列の構成ビットのビット番号に対応して重み付けされた電気容量を持っている。第２容量素子１８ｂ，１９ｂは、駆動部１と位相シフタ１７ｂとの間に電気的に接続されており、入力電気データ列の構成ビットのビット番号に対応して重み付けされた電気容量を持っている。即ち、容量素子１８ａ，１８ｂはＬＳＢに対応して電気容量Ｃ（２0・Ｃ）を持ち、容量素子１９ａ，１９ｂはＭＳＢに対応して重み付けされた電気容量２Ｃ（２1・Ｃ）を持っている。
【００２３】
この光送信装置において、送信データである電気信号は、入力電気データ列の構成ビットであるＭＳＢ，ＬＳＢ毎にバイナリ信号として駆動部１のＭＳＢドライバ１１及びＬＳＢドライバ１２に入力される。ＭＳＢドライバ１１は容量素子１９ａ，１９ｂを介して位相シフタ１７ａ，１７ｂと、ＬＳＢドライバ１２は容量素子１８ａ，１８ｂを介して位相シフタ１７ａ，１７ｂとそれぞれ電気的に接続されている。ＭＳＢドライバ１１及びＬＳＢドライバ１２は差動増幅器であり、ＭＳＢドライバ１１で増幅された差動信号の一方が第１容量素子１９ａに、差動信号の他方が第２容量素子１９ｂにそれぞれ入力される。ＭＳＢドライバ１２で増幅された差動信号の一方が第１容量素子１８ａに、差動信号の他方が第２容量素子１８ｂにそれぞれ入力される。これらの差動信号の一方は、第１容量素子１８ａ，１９ａで合成されて多値信号（第１多値信号）となり、第１位相シフタ１７ａに供給される。これらの差動信号の他方は、第２容量素子１８ｂ，１９ｂで合成されて多値信号（第２多値信号）となり、第２位相シフタ１７ｂに供給される。位相シフタ１７ａ，１７ｂは、ＭＳＢドライバ１１及びＬＳＢドライバ１２から供給された多値信号に応じて光位相を変調する。
【００２４】
ここで、位相シフタ１７ａ，１７ｂは、それぞれ単一セグメント（図１に示した光送信装置と同じ変調度を得るには、長さ３Ｌにすれば良い。）とされている。各構成ビットを担当するＭＳＢドライバ１１及びＬＳＢドライバ１２は、第１容量素子１８ａ，１９ａを介して第１位相シフタ１７ａに並列接続されている。同様に、各構成ビットを担当するＭＳＢドライバ１１及びＬＳＢドライバ１２は、第２容量素子１８ｂ，１９ｂを介して第２位相シフタ１７ｂに並列接続されている。そのため、ＭＳＢ，ＬＳＢそれぞれの信号が変化させる光位相シフト量は２Ｃ：Ｃ＝２：１となり、全体の光位相変化φ(t)は、以下のようになる。
φ(t)＝２1・ＭＳＢ（ｔ）＋２0・ＬＳＢ（ｔ）
このφ(t)より、変調信号は、０，１，２，３の４値となる。ＭＺ光変調器２は、アーム１５，１６内の位相変化を光強度変化に変化させる機能を持つ。その結果として得られる出力光信号は、φ(t)に応じた４値のＰＡＭ４となる。
【００２５】
本実施形態による光送信装置では、ＭＳＢ，ＬＳＢの各バイナリ信号は、第１容量素子１８ａ，１９ａを介して予め多値信号に合成されて、単一の第１位相シフタ１７ａに入力される。同様に、ＭＳＢ，ＬＳＢの各バイナリ信号は、第２容量素子１８ｂ，１９ｂを介して予め多値信号に合成されて、単一の第２位相シフタ１７ｂに入力される。この構成により、位相シフタ１７ａ，１７ｂにおいて信号遅延が発生することがなく、従来技術で課題であったセグメント分割された位相シフタ間の信号遅延を調整する必要がない。そのため、遅延量調節のための各種機構を設ける必要がなく、従来技術で課題であった装置規模の増大化及びこれに起因する消費電力の増加を根本的に回避することができる。
【００２６】
本実施例では、ＭＳＢドライバ１１とＬＳＢドライバ１２とで内部の信号線路の線路長が等しく設計されている。また、ドライバ１１，１２から信号出力されて第１容量素子１８ａ，１９ａを通過して合成されるまでの信号線路の線路長と、ドライバ１１，１２から信号出力されて第２容量素子１８ｂ，１９ｂを通過して合成されるまでの信号線路の線路長とが等しく設計されている。これにより、特別な位相調整を施すことなく、位相シフタ１７ａ，１７ｂ間でタイミングずれのない多値信号を生成することが可能である。
【００２７】
以上説明したように、本実施形態の光送信装置によれば、位相シフタのセグメント分割が不要であるため、セグメント分割に起因する信号遅延が発生することなく、高品質な多値光信号の光送信が実現する。
【００２８】
−実施例−
以下、第１の実施形態による光送信装置のより具体的な構成について、諸実施例として説明する。
【００２９】
（実施例１）
図４は、第１の実施形態の実施例１による光送信装置の概略構成を示す模式図である。
この光送信装置は、駆動部１０、半導体基板であるＳｉ基板上に形成されたＭＺ光変調器２０、容量部３０、第１抵抗素子３１ａ及び第２抵抗素子３１ｂを備えている。
【００３０】
駆動部１０は、入力電気データ列の構成ビットであるＭＳＢ，ＬＳＢのバイナリ信号を増幅して出力するＣＭＯＳインバータであるＭＳＢドライバ２１及びＬＳＢドライバ２２を有している。ＭＳＢドライバ２１及びＬＳＢドライバ２２は、容量部３０の容量素子と同様に、対応するビット番号に応じてドライバサイズに重み付けがなされている。ＭＳＢドライバ２１が×２サイズ、ＬＳＢドライバ２２が×１サイズとされている。この構成を採ることにより、ＭＳＢドライバ２１及びＬＳＢドライバ２２と容量部３０の容量素子とを合わせた出力インピーダンスＺを、ＺMSB：ＺLSB＝２：１に正確に重み付けすることができる。これにより、ＭＳＢ：ＬＳＢの駆動振幅比が正確に２：１に規定され、且つＭＳＢ，ＬＳＢの両駆動系の動作帯域が等しくなるため、より高品質な多値光波形を生成することができる。
【００３１】
ＭＺ光変調器２０は、一端がＤＣ光の入力部、他端が多値光信号の出力部とされており、入力側の光カプラ２３で分岐して出力側の光カプラ２４で光結合する一対の光導波路であるアーム２５，２６を有している。アーム２５には第１位相シフタ２７ａが、アーム２６には第２位相シフタ２７ｂがそれぞれ装荷されている。本実施形態では、位相シフタ２７ａ，２７ｂは、同一のサイズ（例えば長さ１５００μｍ程度）及び材質とされており、それぞれ分割されていない単一セグメントの一本の位相シフタである。ＭＺ光変調器２０内には、低速位相シフタ（不図示）が搭載されており、アーム２５，２６のＤＣ光の位相差がπ／４となって最大の変調振幅が得られるように調整されている。
【００３２】
位相シフタ２７ａ，２７ｂは、図５に示すように、リブ型の横断面形状を有しており、ｐ-領域７１ａ及びｐ+領域７１ｂと、ｎ-領域７２ａ及びｎ+領域７２ｂとがｐｎ接合され、ｐ-領域７１ａとｎ-領域７２ａとの間に空乏層７３が形成される。位相シフタ２７ａ，２７ｂは、ｐ側及びｎ側にそれぞれ１つの端子を有している。合成された多値信号は位相シフタ２７ａ，２７ｂのｎ側端子に入力され、反対のｐ側端子はグランド電位に接続されている。位相シフタ２７ａ，２７ｂは、等価抵抗Ｒｓ及び等価容量ＣFからなる等価回路として表される。位相シフタ２７ａ，２７ｂの長さが１５００μｍの場合、Ｒｓ＝５Ω、ＣF＝６００ｆＦである。第１位相シフタ２７ａの等価容量ＣFは、第１容量素子２８ａ，２９ａの容量αＣｍ，Ｃｍよりも小さい。第２位相シフタ２７ｂの等価容量ＣFは、第２容量素子２８ｂ，２９ｂの容量αＣｍ，Ｃｍよりも小さい。即ち、本実施例の光送信装置における動作帯域は、Ｒｓ・ＣFによるＲＣ時定数で決定されることになる。
【００３３】
容量部３０は、第１容量素子２８ａ，２９ａ及び第２容量素子２８ｂ，２９ｂを有している。第１容量素子２８ａ，２９ａは、駆動部１と第１位相シフタ２７ａとの間に電気的に接続されており、入力電気データ列の構成ビットのビット番号に対応して重み付けされた電気容量を持っている。第２容量素子２８ｂ，２９ｂは、駆動部１と第２位相シフタ２７ｂとの間に電気的に接続されており、入力電気データ列の構成ビットのビット番号に対応して重み付けされた電気容量を持っている。即ち、容量素子２８ａ，２８ｂはＬＳＢに対応して電気容量Ｃを持ち、容量素子２９ａ，２９ｂはＭＳＢに対応して、Ｃｍをαで重み付けした電気容量αＣｍを持っている。
【００３４】
ここで、ＬＳＢに対応した容量素子２８ａ，２８ｂの電気容量Ｃｍは２．２ｐＦ、ＭＳＢに対応した容量素子２９ａ，２９ｂの電気容量αＣｍは２×２．２ｐＦで４．４ｐＦとされている。更に容量素子２８ａ，２８ｂ，２９ａ，２９ｂは、入力電気データ列が持つ周波数帯域全域に亘って充分低いインピーダンスとなるように設定されている。
【００３５】
第１抵抗素子３１ａは、第１容量素子２８ａ，２９ａと第１位相シフタ２７ａとの間に直列に電気的に接続されている。第２抵抗素子３１ｂは、第２容量素子２８ｂ，２９ｂと第２位相シフタ２７ｂとの間に直列に電気的に接続されている。第１容量素子２８ａ，２９ａと第１位相シフタ２７ａとの間に第１抵抗素子３１ａ（例えば１０ｋΩ）を介してバイアス電圧Ｖｂ（例えば１．０Ｖ）が印可される。第２容量素子２８ｂ，２９ｂと第２位相シフタ２７ｂとの間に第２抵抗素子３１ｂ（例えば１０ｋΩ）を介してバイアス電圧Ｖｂ（例えば１．０Ｖ）が印可される。この構成により、ｐｎ接合で構成される位相シフタ２７ａ，２７ｂにそれぞれバイアス電圧Ｖｂが印可され、充分な動作帯域を得ることができる。
【００３６】
この光送信装置において、入力電気データ列は、その構成ビットであるＭＳＢ，ＬＳＢ毎にバイナリ信号として駆動部１のＭＳＢドライバ２１及びＬＳＢドライバ２２に入力される。駆動部１０では、ＭＳＢドライバ２１及びＬＳＢドライバ２２は、バイナリ信号を増幅し、電源電圧ＶDD＝０．９Ｖの振幅を持つ差動信号を出力する。ＭＳＢドライバ２１で増幅された差動信号の一方が第１容量素子２９ａに、差動信号の他方が第２容量素子２９ｂにそれぞれ入力される。ＭＳＢドライバ２２で増幅された差動信号の一方が第１容量素子２８ａに、差動信号の他方が第２容量素子２８ｂにそれぞれ入力される。これらの差動信号の一方は、第１容量素子２８ａ，２９ａで合成されて多値信号（第１多値信号）となり、第１位相シフタ２７ａに供給される。これらの差動信号の他方は、第２容量素子２８ｂ，２９ｂで合成されて多値信号（第２多値信号）となり、第２位相シフタ２７ｂに供給される。位相シフタ２７ａ，２７ｂは、ＭＳＢドライバ２１及びＬＳＢドライバ２２から供給された多値信号に応じて光位相を変調し、プッシュプル動作する。
【００３７】
本実施例による光送信装置では、ＭＳＢ，ＬＳＢの各バイナリ信号は、第１容量素子２８ａ，２９ａを介して予め多値信号に合成されて、単一の第１位相シフタ２７ａに入力される。同様に、ＭＳＢ，ＬＳＢの各バイナリ信号は、第２容量素子２８ｂ，２９ｂを介して予め多値信号に合成されて、単一の第２位相シフタ２７ｂに入力される。この構成により、位相シフタ２７ａ，２７ｂにおいて信号遅延が発生することがなく、従来技術で課題であったセグメント分割された位相シフタ間の信号遅延を調整する必要がない。そのため、遅延量調節のための各種機構を設ける必要がなく、従来技術で課題であった装置規模の増大化及びこれに起因する消費電力の増加を根本的に回避することができる。
【００３８】
本実施例では、ＭＳＢドライバ２１とＬＳＢドライバ２２とで内部の信号線路の線路長が等しく設計されている。また、ドライバ２１，２２から信号出力されて第１容量素子２８ａ，２９ａを通過して合成されるまでの信号線路の線路長と、ドライバ２１，２２から信号出力されて第２容量素子２８ｂ，２９ｂを通過して合成されるまでの信号線路の線路長とが等しく設計されている。これにより、特別な位相調整を施すことなく、位相シフタ２７ａ，２７ｂ間でタイミングずれのない多値信号を生成することが可能である。
【００３９】
図６は、第１の実施形態の実施例１による光送信装置における２５Gbaud ＰＡＭ４の出力波形を示す特性図である。
図６では、本実施例の光送信装置に１ｍＷのＤＣ光信号を入力した際の光出力を、受光効率１．０Ａ／Ｗの光検出器及び入力インピーダンス１ｋΩの受信回路で電気信号に変換した出力波形を示しており、縦軸の１ｍＶは１μＷの光信号に相当する。
ＭＳＢ，ＬＳＢのバイナリ信号が合成されて、４値に多値化された出力波形が得られている。特別な遅延調整をすることなく、各データ遷移のタイミングが揃えられており、実効的なアイ開口幅は、図２で示した出力波形に比べて充分広く確保されている。各アイ開口の高さは４０ｍＶ程度（＝４０μＷ程度の光振幅)で等しく、高品質なＰＡＭ４の変調光波形が得られている。このときの駆動部１０における消費電力は８３．９ｍＷであり、極めて低消費電力なＰＡＭ４の光送信装置が実現される。
【００４０】
図７は、第１の実施形態の実施例１の比較例として、実施例１でＭＳＢドライバ１１とＬＳＢドライバ１２のドライバサイズ比を１：１とした場合のＰＡＭ４の出力波形を示す特性図である。
この場合、４値に多重化された光出力が得られるが、３つのアイ開口高さが不均一で中央のアイ高さｈ_midは上下のアイ高さｈ_upp，ｈ_lowよりも小さく、復号時に不利な波形となる。また、各遷移の立ち上がり／立下り時間とタイミングが揃わず、特に中央のアイ開口幅は狭まっている。
【００４１】
以上説明したように、本実施例の光送信装置によれば、位相シフタのセグメント分割が不要であるため、セグメント分割に起因する信号遅延が発生することなく、高品質な多値光信号の光送信が実現する。
【００４２】
（実施例２）
図８は、第１の実施形態の実施例２による光送信装置の概略構成を示す模式図である。
この光送信装置は、駆動部１０、半導体基板であるＳｉ基板上に形成されたＭＺ光変調器２０、容量部３０、第１抵抗素子３１ａ及び第２抵抗素子３１ｂを備えて構成されている。第１抵抗素子３１ａ及び第２抵抗素子３１ｂは、共通する一端で接地されている。
【００４３】
駆動部１０は、入力電気データ列の構成ビットであるＭＳＢ，ＬＳＢのバイナリ信号を増幅して出力するＣＭＯＳインバータであるＭＳＢドライバ２１及びＬＳＢドライバ２２を有している。ＭＳＢドライバ２１及びＬＳＢドライバ２２は、容量部３０の容量素子と同様に、対応するビット番号に応じてドライバサイズに重み付けがなされている。ＭＳＢドライバ２１が×２サイズ、ＬＳＢドライバ２２が×１サイズとされている。この構成を採ることにより、ＭＳＢドライバ２１及びＬＳＢドライバ２２と容量部３０の容量素子とを合わせた出力インピーダンスＺを、ＺMSB：ＺLSB＝２：１に正確に重み付けすることができる。これにより、ＭＳＢ：ＬＳＢの駆動振幅比が正確に２：１に規定され、且つＭＳＢ，ＬＳＢの両駆動系の動作帯域が等しくなるため、より高品質な多値光波形を生成することができる。
【００４４】
ＭＺ光変調器２０は、一端がＤＣ光の入力部、他端が多値光信号の出力部とされており、入力側の光カプラ２３で分岐して出力側の光カプラ２４で光結合する一対の光導波路であるアーム２５，２６を有している。アーム２５には第１位相シフタ３２ａが、アーム２６には第２位相シフタ３２ｂがそれぞれ装荷されている。本実施形態では、位相シフタ３２ａ，３２ｂは、同一のサイズ（例えば長さ７５０μｍ程度）及び材質とされており、それぞれ分割されていない単一セグメントの一本の位相シフタである。ＭＺ光変調器２０内には、低速位相シフタ（不図示）が搭載されており、アーム２５，２６のＤＣ光の位相差がπ／４となって最大の変調振幅が得られるように調整されている。
【００４５】
位相シフタ３２ａ，３２ｂは、図９に示すように、リブ型の横断面形状を有しており、ｐ-領域７４ａ及びｐ+領域７４ｂと、ｎ-領域７５ａ及びｎ+領域７５ｂとが、ｉ領域（非注入領域）７６を持挟して形成されたｐｉｎ構造とされている。
位相シフタ３２ａ，３２ｂは、ｐ側及びｎ側にそれぞれ１つの端子を有している。合成された多値信号はｎ側端子に入力され、そのＤＣ電位は抵抗素子３１ａ，３１ｂを介してグランド電位に接続されている。ｐ側端子はバイアス回路に接続されＶｂ＝１．３５Ｖのバイアス電圧から動作に必要なバイアス電流が供給される。ｐｉｎ構造の位相シフタ３２ａ，３２ｂは、光導波路内に形成されたｐｉｎ接合ダイオードに順バイアスが印可されてキャリアを蓄積させ、キャリアプラズマ効果により光位相を変化させる。位相シフタ３２ａ，３２ｂは、実施例１のｐｎ型の位相シフタ２７ａ，２７ｂに比べて等価容量ＣFが極めて大きく、同時に位相変調効率（単位電圧振幅、単位長さで得られる位相シフト量）も極めて大きい。なお、実施例１のｐｎ型の位相シフタ２７ａ，２７ｂでも、順バイアスを印加することにより位相シフタ３２ａ，３２ｂと同様の動作が得られる。
【００４６】
位相シフタ３２ａ，３２ｂは、等価抵抗Ｒｓ及び等価容量ＣFからなる等価回路として表される。位相シフタ３２ａ，３２ｂの長さが７５０μｍの場合、Ｒｓ＝４Ω、ＣF＝５０ｐＦである。位相シフタ３２ａの等価容量ＣFは、第１容量素子２８ａ，２９ａの容量αＣｍ，Ｃｍより大きい。位相シフタ３２ｂの等価容量ＣFは、第２容量素子２８ｂ，２９ｂの容量αＣｍ，Ｃｍより大きい。即ち、本実施例の光送信装置における動作帯域は、Ｒｓ・ＣｍによるＲＣ時定数で決定され、Ｃｍは必要な動作帯域が得られるように充分小さく設定されている。
【００４７】
容量部３０は、第１容量素子２８ａ，２９ａ及び第２容量素子２８ｂ，２９ｂを有している。第１容量素子２８ａ，２９ａは、駆動部１と第１位相シフタ３２ａとの間に電気的に接続されており、入力電気データ列の構成ビットのビット番号に対応して重み付けされた電気容量を持っている。第２容量素子２８ｂ，２９ｂは、駆動部１と第２位相シフタ３２ｂとの間に電気的に接続されており、入力電気データ列の構成ビットのビット番号に対応して重み付けされた電気容量を持っている。即ち、容量素子２８ａ，２８ｂはＬＳＢに対応して電気容量Ｃを持ち、容量素子２９ａ，２９ｂはＭＳＢに対応して、Ｃｍをαで重み付けした電気容量αＣｍを持っている。
【００４８】
ここで、ＬＳＢに対応した容量素子２８ａ，２８ｂの電気容量Ｃｍは０．５ｐＦ、ＭＳＢに対応した容量素子２９ａ，２９ｂの電気容量αＣｍは２×０．５ｐＦで１．０ｐＦとされている。更に容量素子２８ａ，２８ｂ，２９ａ，２９ｂは、入力電気データ列が持つ周波数帯域全域に亘って充分低いインピーダンスとなるように設定されている。
【００４９】
この光送信装置において、入力電気データ列は、その構成ビットであるＭＳＢ，ＬＳＢ毎にバイナリ信号として駆動部１のＭＳＢドライバ２１及びＬＳＢドライバ２２に入力される。駆動部１０では、ＭＳＢドライバ２１及びＬＳＢドライバ２２は、バイナリ信号を増幅し、電源電圧ＶDD＝０．９Ｖの振幅を持つ差動信号を出力する。ＭＳＢドライバ２１で増幅された差動信号の一方が第１容量素子２９ａに、差動信号の他方が第２容量素子２９ｂにそれぞれ入力される。ＭＳＢドライバ２２で増幅された差動信号の一方が第１容量素子２８ａに、差動信号の他方が第２容量素子２８ｂにそれぞれ入力される。これらの差動信号の一方は、第１容量素子２８ａ，２９ａで合成されて多値信号（第１多値信号）となり、第１位相シフタ３２ａに供給される。これらの差動信号の他方は、第２容量素子２８ｂ，２９ｂで合成されて多値信号（第２多値信号）となり、第２位相シフタ３２ｂに供給される。位相シフタ３２ａ，３２ｂは、ＭＳＢドライバ２１及びＬＳＢドライバ２２から供給された多値信号に応じて光位相を変調し、プッシュプル動作する。
【００５０】
本実施例では、光送信装置の低周波数領域から高周波数領域に至る応答性を平坦化するため、以下のような手法を適用する方が好ましい（例えば、非特許文献３を参照）。図１０は、実施例２に当該手法を適用した場合の回路構成として、一方のアームについて示す模式図である。第１容量素子２８ａ，２９ａとそれぞれ並列に、第１容量素子２８ａ，２９ａの重み付けの逆数の重み付けがされた抵抗を有する第３抵抗素子３３ａ，３４ａが接続されている。第２容量素子２８ｂ，２９ｂとそれぞれ並列に、第２容量素子２８ｂ，２９ｂの重み付けの逆数の重み付けがされた抵抗を有する第４抵抗素子３３ｂ，３４ｂが接続されている。ここでは、容量素子２８ａ，２８ｂ（電気容量Ｃｍ）にそれぞれ並列に抵抗素子３３ａ，３３ｂ（抵抗Ｒｍ）が、容量素子２９ａ，２９ｂ（電気容量αＣｍ）に並列に抵抗素子３４ａ，３４ｂ（抵抗Ｒｍ／α）がそれぞれ追加されている。また、位相シフタ３２ａ，２９ｂの等価回路において、ＣFに並列に抵抗ＲFが付加されている。
【００５１】
上記の構成において、ＬＳＢ側の高周波数領域（ｆ＞１／（２πＲFＣF））における応答性η_ｈは、Ｃｍ及びＣFにより、η_ｈ∝Ｃｍ／（ＣF＋Ｃｍ）と表される。一方、低周波数領域（ｆ＜１／（２πＲFＣF））での応答性η_１は、Ｒｍ及びＲFにより、η_２∝ＲF／（ＲF＋Ｒｍ）と表される。従って、両周波数領域での応答を等化し、平坦な応答性を得るためには、η_h≒η_ｌ、即ちＲFＣF≒ＲｍＣｍとなるようにＲｍを設定すれば良い。具体的に、実施例２におけるｐｉｎ構造の位相シフタ３２ａ，３２ｂのＲFは２５Ωであるため、Ｒｍ＝３．４ｋΩに設定することで全周波数領域に亘り平坦な光送信装置特性を実現することができる。
【００５２】
なお、ＭＳＢ側ではαＣｍ、Ｒｍ／αに重み付けした容量素子及び抵抗素子を用いることで、ＬＳＢ側と同じ平坦な応答性を得ることができる。図１０の構成では、追加された抵抗Ｒｍ，Ｒｍ／αを介して必要なバイアス電流を供給するため、Ｖｂ＝２．１Ｖに変更されている。なお、図１０の構成では、図８において信号入力側のＤＣ電位を接地電位に設置していた抵抗素子は不要となる。
【００５３】
本実施例による光送信装置では、ＭＳＢ，ＬＳＢの各バイナリ信号は、第１容量素子２８ａ，２９ａを介して予め多値信号に合成されて、単一の第１位相シフタ３２ａに入力される。同様に、ＭＳＢ，ＬＳＢの各バイナリ信号は、第２容量素子２８ｂ，２９ｂを介して予め多値信号に合成されて、単一の第２位相シフタ３２ｂに入力される。この構成により、位相シフタ３２ａ，３２ｂにおいて信号遅延が発生することがなく、従来技術で課題であったセグメント分割された位相シフタ間の信号遅延を調整する必要がない。そのため、遅延量調節のための各種機構を設ける必要がなく、従来技術で課題であった装置規模及び消費電力の増大化を根本的に回避することができる。
【００５４】
本実施例では、ＭＳＢドライバ２１とＬＳＢドライバ２２とで内部の信号線路の線路長が等しく設計されている。また、ドライバ２１，２２から信号出力されて第１容量素子２８ａ，２９ａを通過して合成されるまでの信号線路の線路長と、ドライバ２１，２２から信号出力されて第２容量素子２８ｂ，２９ｂを通過して合成されるまでの信号線路の線路長とが等しく設計されている。これにより、特別な位相調整を施すことなく、位相シフタ３２ａ，３２ｂ間でタイミングずれのない多値信号を生成することが可能である。
【００５５】
図１１は、第１の実施形態の実施例２による光送信装置における２５Gbaud ＰＡＭ４の出力波形を示す特性図である。
図１１では、実施例１と同様に、４値に多重化された主波形が得られており、特別な遅延調整をすることなしに十分なアイ開口幅が確保されている。各アイ開口の高さは１３０ｍＶ程度（＝１３０μＷ程度の光振幅）以上であり、実施例１に比べて位相シフタ長が短く小型な変調器であるにも関わらず、より振幅が大きく高品質なＰＡＭ４の変調光波形が得られている。これは、ｐｉｎ構造の位相シフタ３２ａ，３２ｂの効率が実施例１のｐｎ構造の位相シフタ２７ａ，２７ｂの効率より高いためである。本実施例の駆動部１０における消費電力は６８.９ｍＷであり、実施例１よりも更に低電力・高効率なＰＡＭ４の光送信装置が実現される。これは、ｐｉｎ構造の位相シフタ３２ａ，３２ｂの等価容量ＣFが容量素子の電気容量に比べて充分大きく、駆動ドライバから見た位相シフタの入力インピーダンスが他方のドライバ側への入力インピーダンス（容量素子を介して他方のドライバを見た入力インピーダンス）よりもはるかに小さく、駆動部１０から供給された駆動電流の大部分が位相シフタ３２ａ，３２ｂに流れ込む有効電流となるためである。
【００５６】
また、図１１の出力波形では、中央のアイ高さｈ_midが上下のアイ高さｈ_upp，ｈ_lowより若干大きく、やや不均等な振幅分布となっている。これは、ＭＳＢドライバ２１及びＬＳＢドライバ２２並びに位相シフタ３２ａ，３２ｂの電気的非線形性と、ＭＺ光変調器２０の応答関数の非線形性とによる影響である。より良い受信特性を得るためには、図１２に示すように、重み付けのパラメータαを２．０から例えば１．９に調整することにより、各アイ開口の高さを均一化することができる。重み付けのパラメータの調整手法としては、ＭＳＢ側のαを低減しても良いし、ＬＳＢ側のαを増大させても良い。
【００５７】
以上説明したように、本実施例の光送信装置によれば、位相シフタのセグメント分割が不要であるため、セグメント分割に起因する信号遅延が発生することなく、高品質な多値光信号の光送信が実現する。更に本実施例の光送信装置によれば、例えば実施例１の光送信装置よりも変調振幅が大きく、且つ消費電力の小さい光送信装置が実現する。
【００５８】
実施例１，２から選ばれた１種の光送信装置は、例えば図１３に示すように基板実装される。
図１３では、パッケージ基板６１上に光変調器チップ６２及び駆動部チップ６３が実装されている。光変調器チップ６２には、実施例１，２から選ばれた１種の光送信装置のＭＺ光変調器２０が集積されている。駆動部チップ６３には、当該光送信装置の駆動部１０が集積されている。駆動部１０とＭＺ光変調器２０とは、例えばハンダバンプ６４により電気的に接続されている。ここで、当該光送信装置の容量部３０は、光変調器チップ６２及び駆動部チップ６３のいずれか一方に集積されている。
【００５９】
（実施例３）
図１４は、第１の実施形態の実施例３による光送信装置の概略構成を示す模式図である。
本実施例では、光信号の直交位相方向（Ｉ，Ｑ）毎に４値のレベルを持つ１６ＱＡＭ（Quadrature Amplitude Modulation）の光変調を実現する光送信装置を例示する。
【００６０】
この光送信装置は、Ｉ変調器４０及びＱ変調器５０を備えており、Ｑ変調器５０に９０°光位相シフタ４５が接続されたネスト型ＭＺ変調器である。Ｉ変調器４０及びＱ変調器５０には、実施例１，２から選ばれた１種の光送信装置が用いられる。本実施例では、実施例２の光送信装置が用いられる場合を例示する。
【００６１】
光送信装置は、一端がＤＣ光の入力部、他端が１６ＱＡＭ信号の出力部とされており、入力側の光カプラ４１で分岐して出力側の光カプラ４２で光結合する一対の光導波路であるアーム４３，４４を有している。アーム４３には、Ｉ変調器４０の光カプラ２３，２４が接続されている。アーム４４には、入力側にＱ変調器５０の光カプラ２３が、出力に９０°光位相シフタ４５を介して光カプラ２４が接続されている。Ｉ変調器４０の多値光信号と、Ｑ変調器５０の９０°光位相シフタ４５を介した多値光信号とを合成することにより、複素位相平面内で４×４＝１６値のレベルを持つ１６ＱＡＭ信号が生成される。
【００６２】
本実施例では、Ｉ変調器４０及びＱ変調器５０の双方において、ＭＳＢドライバ２１とＬＳＢドライバ２２とで内部の信号線路の線路長が等しく設計されている。また、ドライバ２１，２２から信号出力されて第１容量素子２８ａ，２９ａを通過して合成されるまでの信号線路の線路長と、ドライバ２１，２２から信号出力されて第２容量素子２８ｂ，２９ｂを通過して合成されるまでの信号線路の線路長とが等しく設計されている。即ち、Ｉ変調器４０及びＱ変調器５０におけるＭＳＢドライバから容量素子を通過して合成されるまでの信号線路の４本の線路長が全て等しく設計されている。この構成により、特別な位相調整を施すことなく、変調器４０及びＱ変調器５０の４本の位相シフタ３２ａ，３２ｂ間でタイミングずれのない多値信号を生成することが可能である。
【００６３】
本実施例によれば、位相シフタのセグメント分割に起因する信号遅延が発生することなく、高品質な多値光信号の光送信が得られる光送信装置を用いて、より多値で大容量な１６ＱＡＭの光変調を実現することができる。
【００６４】
［第２の実施形態］
本実施形態では、１シンボル当たり２ビット以上、ここでは３ビットで符号化された多値変調信号を生成するＰＡＭ８の光送信装置を例示する。図１５は、第２の実施形態による光送信装置の概略構成を示す模式図である。
この光送信装置は、駆動部１、ＭＺ光変調器２、及び容量部３を備えている。
【００６５】
駆動部１は、入力電気データ列の構成ビットであるbit０，bit１，bit２のバイナリ信号を増幅して出力するＣＭＯＳインバータであるbit０ドライバ５１、bit１ドライバ５２、及びbit２ドライバ５３を有している。
ＭＺ光変調器２は、一端がＤＣ光の入力部、他端が多値光信号の出力部とされており、入力側の光カプラ１３で分岐して出力側の光カプラ１４で光結合する一対の光導波路であるアーム１５，１６を有している。アーム１５には第１位相シフタ５４ａが、アーム１６には第２位相シフタ５４ｂがそれぞれ装荷されている。本実施形態では、位相シフタ５４ａ，５４ｂは、同一のサイズ及び材質とされており、それぞれ分割されていない単一セグメントの一本の位相シフタである。
【００６６】
容量部３は、第１容量素子５５ａ，５６ａ，５７ａ及び第２容量素子５５ｂ，５６ｂ，５７ｂを有している。第１容量素子５５ａ，５６ａ，５７ａは、駆動部１と第１位相シフタ５４ａとの間に電気的に接続されており、入力電気データ列の構成ビットのビット番号に対応して重み付けされた電気容量を持っている。第２容量素子５５ｂ，５６ｂ，５７ｂは、駆動部１と第２位相シフタ５４ｂとの間に電気的に接続されており、入力電気データ列の構成ビットのビット番号に対応して重み付けされた電気容量を持っている。即ち、容量素子５５ａ，５５ｂ，５５ｃは、bit０（ＬＳＢ）に対応して電気容量Ｃ（２0・Ｃ）を持つ。容量素子５６ａ，５６ｂ，５６ｃは、bit１に対応して電気容量２Ｃ（２1・Ｃ）を持つ。容量素子５７ａ，５７ｂ，５７ｃは、bit２（ＭＳＢ）に対応して重み付けされた電気容量４Ｃ（２2・Ｃ）を持っている。
【００６７】
この光送信装置において、送信データである電気信号は、入力電気データ列の構成ビットであるbit０，bit１，bit２毎にバイナリ信号として駆動部１のドライバ５１，５２，５３に入力される。bit０ドライバ５１は、容量素子５５ａ，５５ｂを介して位相シフタ５４ａ，５４ｂと電気的に接続されている。bit１ドライバ５２は、容量素子５６ａ，５６ｂを介して位相シフタ５４ａ，５４ｂと電気的に接続されている。bit２ドライバ５３は、容量素子５７ａ，５７ｂを介して位相シフタ５４ａ，５４ｂと電気的に接続されている。
【００６８】
ドライバ５１，５２，５３は差動増幅器であり、bit０ドライバ５１で増幅された差動信号の一方が第１容量素子５５ａに、差動信号の他方が第２容量素子５５ｂにそれぞれ入力される。bit１ドライバ５２で増幅された差動信号の一方が第１容量素子５６ａに、差動信号の他方が第２容量素子５６ｂにそれぞれ入力される。bit２ドライバ５３で増幅された差動信号の一方が第１容量素子５７ａに、差動信号の他方が第２容量素子５７ｂにそれぞれ入力される。これらの差動信号の一方は、第１容量素子５５ａ，５６ａ，５７ａで合成されて多値信号（第１多値信号）となり、第１位相シフタ５４ａに供給される。これらの差動信号の他方は、第２容量素子５５ｂ，５６ｂ，５７ｂで合成されて多値信号（第２多値信号）となり、第２位相シフタ５４ｂに供給される。位相シフタ５４ａ，５４ｂは、ドライバ５１，５２，５３から供給された多値信号に応じて光位相を変調する。
【００６９】
ここで、位相シフタ５４ａ，５４ｂは、それぞれ単一セグメント（図１に示した光送信装置と同じ変調度を得るには、長さ７Ｌにすれば良い。）とされている。各構成ビットを担当するドライバ５１，５２，５３は、第１容量素子５５ａ，５６ａ，５７ａを介して第１位相シフタ５４ａに並列接続されている。同様に、各構成ビットを担当するドライバ５１，５２，５３は、第２容量素子５５ｂ，５６ｂ，５７ｂを介して第２位相シフタ５４ｂに並列接続されている。そのため、bit０，bit１，bit２それぞれの信号が変化させる光位相シフト量は４Ｃ：２Ｃ：Ｃ＝４：２：１となり、全体の光位相変化φ(t)は、以下のようになる。
φ(t)＝２2・bit２（ｔ）＋２1・bit１（ｔ）＋２0・bit０（ｔ）
このφ(t)より、変調信号は、０，１，２，３，４，５，６，７の８値となる。ＭＺ光変調器２は、アーム１５，１６内の位相変化を光強度変化に変化させる機能を持つ。その結果として得られる出力光信号は、φ(t)に応じた８値のＰＡＭ８となる。
【００７０】
本実施形態による光送信装置では、bit０，bit１，bit２の各バイナリ信号は、第１容量素子５５ａ，５６ａ，５７ａを介して予め多値信号に合成されて、単一の第１位相シフタ５４ａに入力される。同様に、bit０，bit１，bit２の各バイナリ信号は、第２容量素子５５ｂ，５６ｂ，５７ｂを介して予め多値信号に合成されて、単一の第２位相シフタ５４ｂに入力される。この構成により、位相シフタ５４ａ，５４ｂにおいて信号遅延が発生することがなく、従来技術で課題であったセグメント分割された位相シフタ間の信号遅延を調整する必要がない。そのため、遅延量調節のための各種機構を設ける必要がなく、従来技術で課題であった装置規模の増大化及びこれに起因する消費電力の増加を根本的に回避することができる。
【００７１】
本実施例では、ドライバ５１，５２，５３において内部の信号線路の線路長が等しく設計されている。また、ドライバ５１，５２，５３から信号出力されて第１容量素子５５ａ，５６ａ，５７ａを通過して合成されるまでの信号線路の線路長と、ドライバ５１，５２，５３から信号出力されて第２容量素子５５ｂ，５６ｂ，５７ｂを通過して合成されるまでの信号線路の線路長とが等しく設計されている。これにより、特別な位相調整を施すことなく、位相シフタ５４ａ，５５ｂ間でタイミングずれのない多値信号を生成することが可能である。
【００７２】
以上説明したように、本実施形態の光送信装置によれば、位相シフタのセグメント分割が不要であるため、セグメント分割に起因する信号遅延が発生することなく、高品質な多値光信号の光送信が実現する。
【００７３】
なお、第２の実施形態についても、第１の実施形態の実施例１，２と同様に、駆動部１０のドライバサイズにビット番号に応じた重み付けをしたり、第１及び第２抵抗素子を追加したり、位相シフタをｐｉｎ構造等とする構成を適宜適用しても良い。
【００７４】
また、第１及び第２の実施形態では、１シンボル当たり２ビット又は３ビットで符号化された多値変調信号を生成するＰＡＭ４又はＰＡＭ８の光送信装置を例示したが、４ビット以上の多値の光送信装置にも適用することができる。ｎビット（ｎ＝２，３，・・・）の光送信装置では、容量部の容量素子の重み付け係数は、ＭＳＢから順に２n，２(n-1)，２(n-2)，・・・，１である。この光送信装置では、駆動部に構成ビット毎にバイナリ信号を増幅した後、重み付けされた容量素子を介して全信号が電気的に合成されてＭＺ光変調器の単一の位相シフタに入力され、多値の強度変調光が得られる。
【００７５】
［第３の実施形態］
本実施形態では、第１の実施形態（実施例１〜３を含む）及び第２の実施形態から選ばれた一種の光送信装置（以下、当該光送信装置と言う。）を備えた光変調器モジュールを例示する。
【００７６】
図１６は、第３の実施形態による光変調器モジュールの概略構成を示す模式図である。
この光変調器モジュールは、モジュール筐体８１内に、当該光送信装置及びその制御部８２が配置されている。
【００７７】
当該光送信装置としては、入力電気データ列の各構成ビットが入力する上述したドライバを有する駆動部８３、上述した容量素子を有する容量部８４、及び上述したＭＺ光変調器を有するＳｉ−ＭＺ光変調器チップ８５とを備えている。Ｓｉ−ＭＺ光変調器チップ８５には、入力光ファイバ８６及び出力光ファイバ８７が接続されている。
【００７８】
制御部８２は、Ｓｉ−ＭＺ光変調器チップ８５の温度制御機構、Ｓ−ＭＺ光変調器チップ８５の位相シフタの位相バイアス制御機構等を有している。必要に応じて、これらの制御機構の制御モニタ用の光検出器やＤＣ位相シフタがＳｉ−ＭＺ光変調器チップ８５に集積されている。
【００７９】
本実施形態によれば、位相シフタのセグメント分割に起因する信号遅延が発生することなく、高品質な多値光信号の光送信が得られる光送信装置を用いて、信頼性の高い高品質の光変調器モジュール装置が実現する。
【００８０】
［第４の実施形態］
本実施形態では、第１の実施形態（実施例１〜３を含む）及び第２の実施形態から選ばれた一種の光送信装置（以下、当該光送信装置と言う。）を備えた光伝送システムを例示する。
【００８１】
図１７は、第４の実施形態による光伝送システムの概略構成を示す模式図である。
この光伝送システムは、電子回路チップ９１及びＳｉ−集積光回路チップ９２を備えており、当該光送信装置及び光受信装置を包含している。
【００８２】
電子回路チップ９１には、当該光送信装置のドライバを有する駆動部９３、当該光送信装置の容量素子を有する容量部９４、多値電気信号の受信アンプ９５、及び判定部９６が集積されている。
Ｓｉ−集積光回路チップ９２には、当該光送信装置のＭＺ光変調器９７、ＭＺ光変調器９７に接続されたレーザ９８、及び光検出器９９が集積されている。
【００８３】
この光伝送システムにおいては、当該光送信装置は、電子回路チップ９１の駆動部９３及び容量部９４と、Ｓｉ−集積光回路チップ９２のＭＺ光変調器９７とを有している。光受信装置は、Ｓｉ−集積光回路チップ９２の光検出器９９と、電子回路チップ９１の受信アンプ９５及び判定部９６とを有している。
【００８４】
当該光送信装置においては、入力電気データ列の各構成ビットが駆動部９３の対応するドライバに入力し、容量部９４で多値信号に合成され、この多値信号がＭＺ光変調器９７で多値変調光とされて送信多値光信号が出力される。
光受信装置においては、受信多値光信号が光検出器９９に入力し、光検出器９９で多値電気信号に変換される。この多値電気信号は、受信アンプ９５で必要な電圧レベルに増幅され、判定部９６で多値電気信号のレベルが判定されて構成ビットごとのバイナリ信号に分解されて、出力電気データ列として出力される。
【００８５】
本実施形態によれば、位相シフタのセグメント分割に起因する信号遅延が発生することなく、高品質な多値光信号の光送信が得られる光送信装置を用いて、光受信装置と共に、信頼性の高い高品質の光伝送システムが実現する。
【００８６】
なお、第１〜第４の実施形態（第１の実施形態の実施例１〜３を含む）では、駆動部を構成するドライバとしてＣＭＯＳインバータを例示したが、これに限定されることはない。例えば、インバータの替わりにＣＭＬ等の他形式のドライバを用いても、容量素子、抵抗素子を適宜調整することで光送信装置にすることが適用できる。また、光変調器について、Ｓｉ基板上に形成されたものを例示したが、これに限定されることはない。例えば、Ｓｉ基板の替わりにＩｎＰ基板等を用いて光変調器を構成しても良い。
【００８７】
以下、光送信装置、光変調器モジュール、及び光伝送システムの諸態様について、付記としてまとめて記載する。
【００８８】
（付記１）入力光信号及び入力電気データ列から２ビット以上の多値光信号を生成する光送信装置であって、
前記入力電気データ列の構成ビットごとに対応したドライバを有する駆動部と、
第１光導波路及び第２光導波路が出力側で光結合しており、前記第１光導波路に第１位相シフタが、前記第２光導波路に第２位相シフタがそれぞれ設けられた光変調器と、
前記駆動部と前記第１位相シフタとの間に電気的に接続されており、前記構成ビットのビット番号に対応して重み付けされた電気容量を有し、前記第１位相シフタに供給される第１多値信号を生成する第１容量素子と、
前記駆動部と前記第２位相シフタとの間に電気的に接続されており、前記構成ビットのビット番号に対応して重み付けされた電気容量を有し、前記第２位相シフタに供給される第２多値信号を生成する第２容量素子と
を備えたことを特徴とする光送信装置。
【００８９】
（付記２）前記ドライバは、対応する前記ビット番号に応じて出力インピーダンスが重み付けされていることを特徴とする付記１に記載の光送信装置。
【００９０】
（付記３）前記第１容量素子と直列に電気的に接続された第１抵抗素子と、前記第２容量素子と直列に電気的に接続された第２抵抗素子とを含むことを特徴とする付記１又は２に記載の光送信装置。
【００９１】
（付記４）前記第１容量素子と並列に前記第１容量素子の重み付けの逆数の重み付けがされた抵抗を有する第３抵抗素子と、前記第２容量素子と並列に前記第２容量素子の重み付けの逆数の重み付けがされた抵抗を有する第４抵抗素子とを含むことを特徴とする付記１〜３のいずれか１項に記載の光送信装置。
【００９２】
（付記５）前記第１位相シフタ及び前記第２位相シフタは、順バイアスが印可されてキャリアが蓄積されることにより、前記容量素子の電気容量よりも大きな電気容量を持つことを特徴とする付記１〜４のいずれか１項に記載の光送信装置。
【００９３】
（付記６）前記第１容量素子及び前記第２容量素子は、前記ドライバの非線形性、前記位相シフタの非線形性、及び前記光変調器応答の非線形性を補償して、前記多値光信号のレベル間で均等な間隔が得られるように電気容量が調整されていることを特徴とする付記１〜５のいずれか１項に記載の光送信装置。
【００９４】
（付記７）基板と、
前記基板に実装された、前記駆動部が集積された第１チップと
前記基板に実装された、前記光変調器が集積された第２チップと、
を含むことを特徴とする付記１〜６のいずれか１項に記載の光送信装置。
【００９５】
（付記８）前記容量部は、前記第１チップに集積されていることを特徴とする付記７に記載の光送信装置。
【００９６】
（付記９）前記容量部は、前記第２チップに集積されていることを特徴とする付記７に記載の光送信装置。
【００９７】
（付記１０）筐体と、
前記筐体内に設けられた、入力光信号及び入力電気データ列から２ビット以上の多値光信号を生成する光送信装置及び前記光送信装置の制御部と
を含む光変調器モジュールであって、
前記光送信装置は、
前記入力電気データ列の構成ビットごとに対応したドライバを有する駆動部と、
第１光導波路及び第２光導波路が出力側で光結合しており、前記第１光導波路に第１位相シフタが、前記第２光導波路に第２位相シフタがそれぞれ設けられた光変調器と、
前記駆動部と前記第１位相シフタとの間に電気的に接続されており、前記構成ビットのビット番号に対応して重み付けされた電気容量を有し、前記第１位相シフタに供給される第１多値信号を生成する第１容量素子と、
前記駆動部と前記第２位相シフタとの間に電気的に接続されており、前記構成ビットのビット番号に対応して重み付けされた電気容量を有し、前記第２位相シフタに供給される第２多値信号を生成する第２容量素子と
を備えたことを特徴とする光変調器モジュール。
【００９８】
（付記１１）入力光信号及び入力電気データ列から２ビット以上の送信多値光信号を生成する光送信装置と、
２ビット以上の受信多値光信号から出力電気データ列を生成する光受信装置と
を含む光伝送システムであって、
前記光送信装置は、
前記入力電気データ列の構成ビットごとに対応したドライバを有する駆動部と、
第１光導波路及び第２光導波路が出力側で光結合しており、前記第１光導波路に第１位相シフタが、前記第２光導波路に第２位相シフタがそれぞれ設けられた光変調器と、
前記駆動部と前記第１位相シフタとの間に電気的に接続されており、前記構成ビットのビット番号に対応して重み付けされた電気容量を有し、前記第１位相シフタに供給される第１多値信号を生成する第１容量素子と、
前記駆動部と前記第２位相シフタとの間に電気的に接続されており、前記構成ビットのビット番号に対応して重み付けされた電気容量を有し、前記第２位相シフタに供給される第２多値信号を生成する第２容量素子と
を備えたことを特徴とする光伝送システム。
【符号の説明】
【００９９】
１，１０，８３，９３，１０１  駆動部
２，２０，９７，１０２  ＭＺ光変調器
３，３０，８４，９４  容量部
１１，２１，１１１  ＭＳＢドライバ
１２，２２，１１２  ＬＳＢドライバ
１３，１４，２３，２４，４１，４２，１１３，１１４  光カプラ
１５，１６，２５，２６，４３，４４，１１５，１１６  アーム
１７ａ，２７ａ，３２ａ，５４ａ，１１７ａ  第１位相シフタ
１７ｂ，２７ｂ，３２ｂ，５４ｂ，１１７ｂ  第２位相シフタ
１８ａ，１９ａ，２８ａ，２９ａ，５５ａ，５６ａ，５７ａ  第１容量素子
１８ｂ，１９ｂ，２８ｂ，２９ｂ，５５ｂ，５６ｂ，５７ｂ  第２容量素子
３１ａ  第１抵抗素子
３１ｂ  第２抵抗素子
３３  第３抵抗素子
３４  第４抵抗素子
４０  Ｉ変調器
４５  ９０°位相シフタ
５０  Ｑ変調器
５１  bit0ドライバ
５２  bit1ドライバ
５３  bit2ドライバ
６１  パッケージ基板
６２  光変調器チップ
６３  駆動部チップ
６４  フェルール
６５  光ファイバ
７１ａ，７４ａ  ｐ-領域
７１ｂ，７４ｂ  ｐ+領域
７３  空乏層
７２ａ，７５ａ  ｎ-領域
７２ｂ，７５ｂ  ｎ+領域
７６  空乏層
８１  モジュール筐体
８２  制御部
８５  Ｓｉ−ＭＺ光変調器チップ
８６  入力光ファイバ
８７  出力光ファイバ
１１７ａ１，１１７ｂ１  第１分割位相シフタ
１１７ａ２，１１７ｂ２  第２分割位相シフタ
９１  電子回路チップ
９２  Ｓｉ−集積光回路チップ
９５  受信アンプ
９６  判定部
９８  レーザ
９９  光検出器
【図１】
2018113644.tif 000003
【図２】
2018113644.tif 000004
【図３】
2018113644.tif 000005
【図４】
2018113644.tif 000006
【図５】
2018113644.tif 000007
【図６】
2018113644.tif 000008
【図７】
2018113644.tif 000009
【図８】
2018113644.tif 000010
【図９】
2018113644.tif 000011
【図１０】
2018113644.tif 000012
【図１１】
2018113644.tif 000013
【図１２】
2018113644.tif 000014
【図１３】
2018113644.tif 000015
【図１４】
2018113644.tif 000016
【図１５】
2018113644.tif 000017
【図１６】
2018113644.tif 000018
【図１７】
2018113644.tif 000019