(57)【要約】【課題】  超格子メモリの書き換え回数の増大をはかる。【解決手段】  超格子メモリであって、基板１０上に設けられた第１の電極１１と、第１の電極１１に対向配置された第２の電極１８と、第１及び第２の電極１１，１８間に設けられた超格子構造部と、を備えている。そして、超格子構造部は、第１のカルコゲン化合物層２１と、第１のカルコゲン化合物とは組成が異なりＧｅを含む第２のカルコゲン化合物層２２と、第１のカルコゲン化合物にＮ，Ｂ，Ｃ，Ｏ，Ｆの何れかを添加した第３のカルコゲン化合物層２３と、を積層した構造である。【選択図】      図３
2018067656.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた第１の電極と、
前記第１の電極に対向配置された第２の電極と、
前記第１及び第２の電極間に設けられた超格子構造部と、
を具備し、
前記超格子構造部は、第１のカルコゲン化合物層と、前記第１のカルコゲン化合物とは組成が異なりＧｅを含む第２のカルコゲン化合物層と、前記第１のカルコゲン化合物にＮ，Ｂ，Ｃ，Ｏ，Ｆの何れかを添加した第３のカルコゲン化合物層と、を積層した構造であることを特徴とする超格子メモリ。
【請求項２】
前記第１のカルコゲン化合物層はＳｂ2Ｔｅ3 層であり、前記第２のカルコゲン化合物層はＧｅＴｅ層であり、前記第３のカルコゲン化合物層はＳｂ2Ｔｅ3 にＮを添加したＳｂ2Ｔｅ3：Ｎ層であることを特徴とする請求項１に記載の超格子メモリ。
【請求項３】
前記第１のカルコゲン化合物層と前記第２のカルコゲン化合物層は交互に積層され、前記第３のカルコゲン化合物層は、前記第１のカルコゲン化合物層と前記第２のカルコゲン化合物層との間にそれぞれ設けられていることを特徴とする請求項１又は２に記載の超格子メモリ。
【請求項４】
前記第１のカルコゲン化合物層と前記第２のカルコゲン化合物層は交互に積層され、前記第３のカルコゲン化合物層は、前記第１のカルコゲン化合物層の厚さ方向の中央部にそれぞれ挿入されていることを特徴とする請求項１又は２に記載の超格子メモリ。
【請求項５】
前記第１のカルコゲン化合物層と前記第２のカルコゲン化合物層は交互に積層され、最上層は前記第２のカルコゲン化合物層であり、前記最上層の前記第２のカルコゲン化合物層と前記第２の電極との間に前記第３のカルコゲン化合物層が設けられていることを特徴とする請求項１又は２に記載の超格子メモリ。
【請求項６】
前記第１のカルコゲン化合物層と前記第２のカルコゲン化合物層は交互に積層され、最上層は前記第１のカルコゲン化合物層であり、前記最上層の前記第１のカルコゲン化合物層と前記第２の電極との間に前記第３のカルコゲン化合物層が設けられていることを特徴とする請求項１又は２に記載の超格子メモリ。
【請求項７】
前記第１のカルコゲン化合物層と前記第２のカルコゲン化合物層は交互に積層され、最上層は前記第１のカルコゲン化合物層であり、前記最上層の前記第１のカルコゲン化合物層と該層に隣接する前記第２のカルコゲン化合物層との間に前記第３のカルコゲン化合物層が設けられていることを特徴とする請求項１又は２に記載の超格子メモリ。
【請求項８】
前記第１の電極上に非晶質Ｓｉのシード層が設けられ、前記シード層上に前記超格子構造部が設けられていることを特徴とする請求項１乃至７の何れかに記載の超格子メモリ。
【請求項９】
互いに平行配置された複数のビット線と、
前記ビット線に交差するように、互いに平行配置された複数のワード線と、
前記ビット線と前記ワード線との各交差部にそれぞれ配置された超格子メモリセルと、
前記ビット線又は前記ワード線と前記超格子メモリセルとの間にそれぞれ設けられたセレクタ素子と、
を具備し、
前記超格子メモリセルは、第１のカルコゲン化合物層と、前記第１のカルコゲン化合物とは組成が異なりＧｅを含む第２のカルコゲン化合物層と、前記第１のカルコゲン化合物にＮ，Ｂ，Ｃ，Ｏ，Ｆの何れかを添加した第３のカルコゲン化合物層と、を積層してなることを特徴とするクロスポイント型メモリ装置。
【請求項１０】
前記セレクタ素子は、オボニック素子又はダイオード素子であることを特徴とする請求項９記載のクロスポイント型メモリ装置。
【請求項１１】
前記第１のカルコゲン化合物層はＳｂ2Ｔｅ3 層であり、前記第２のカルコゲン化合物層はＧｅＴｅ層であり、前記第３のカルコゲン化合物層はＳｂ2Ｔｅ3 にＮを添加したＳｂ2Ｔｅ3：Ｎ層であることを特徴とする請求項９に記載のクロスポイント型メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、超格子メモリ、及び超格子メモリを用いたクロスポイント型メモリ装置に関する。
【背景技術】
【０００２】
近年、２つの電極間にＧｅＴｅ層とＳｂ2Ｔｅ3 層とを交互に積層し、層状結晶（ＧｅＴｅ／Ｓｂ2Ｔｅ3）中のＧｅ原子の移動により抵抗値を変化させる、超格子メモリが注目されている。この超格子メモリは、相変化メモリと比較して低電流のスイッチングが可能であり、低消費電力化を達成できる。
【０００３】
しかし、超格子メモリを用いたクロスポイント型メモリ装置では、メモリセルへのセット（書き込み）／リセット（消去）の書き換え回数の制限が問題となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１０７５２８号公報
【特許文献２】特開２０１０−１７１１９６号公報
【非特許文献】
【０００５】
【非特許文献１】“Physics in Charge Injection Induced On-Off Switching Mechanism of Oxide-Based Resistive Random Access Memory (ReRAM) and Superlattice GeTe/Sb2Te3 Phase Change Memory (PCM)”, K. Shiraishi, M.Y. Yang, S. Kato et al., Extended Abstracts of the 2013 International Conference on Solid State Devices and Materials, Fukuoka, 2013, pp574-575
【非特許文献２】“Te-Based Amorphous Binary OTS Device with Excellent Selector Characteristics for X-point Memory Applications”, Y. Koo, K. Baek, and H. Hwang, in VLSI symposium, 2016, pp87
【発明の概要】
【発明が解決しようとする課題】
【０００６】
発明が解決しようとする課題は、メモリセル部における書き換え回数の増大をはかることのできる超格子メモリ、及びこれを用いたクロスポイント型メモリ装置を提供することである。
【課題を解決するための手段】
【０００７】
実施形態の超格子メモリは、基板上に設けられた第１の電極と、前記第１の電極に対向配置された第２の電極と、前記第１及び第２の電極間に設けられた超格子構造部と、を具備し、前記超格子構造部は、第１のカルコゲン化合物層と、前記第１のカルコゲン化合物とは組成が異なりＧｅを含む第２のカルコゲン化合物層と、前記第１のカルコゲン化合物にＮ，Ｂ，Ｃ，Ｏ，Ｆの何れかを添加した第３のカルコゲン化合物層と、を積層した構造である。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係わるクロスポイント型メモリ装置の概略構成を示す斜視図である。
【図２】第１の実施形態に係わるクロスポイント型メモリ装置の回路構成を示す等価回路図である。
【図３】図１のクロスポイント型メモリ装置に用いた超格子メモリの素子構造を示す断面図である。
【図４】図３の超格子メモリの素子構造を参考例と比較して示す模式図である。
【図５】超格子メモリにおけるセット／リセット動作を説明するための模式図である。
【図６】Ｓｂ2Ｔｅ3：Ｎ層の深さ方向のＮ濃度を示す特性図である。
【図７】Ｓｂ2Ｔｅ3：Ｎ層中のＮ濃度の流量比依存性を示す特性図である。
【図８】Ｓｂ2Ｔｅ3：Ｎ層中の深さ方向のＯ濃度を示す特性図である。
【図９】Ｓｂ2Ｔｅ3：Ｎ層中の深さ方向のＳｉ濃度を示す特性図である。
【図１０】Ｓｂ2Ｔｅ3 層へＮを添加した場合のＸ線回折パターンを示す特性図である。
【図１１】Ｓｂ2Ｔｅ3 ／Ｓｂ2Ｔｅ3：Ｎの積層の場合のＸ線回折パターンを示す特性図である。
【図１２】Ｓｂ2Ｔｅ3 層へのＮ添加によるＧｅの拡散状態の違いを説明するための模式図である。
【図１３】Ｓｂ2Ｔｅ3 層へのＮ添加によるＧｅの拡散パスの違いを説明するための模式図である。
【図１４】第１の実施形態の変形例を示す断面図である。
【図１５】第２の実施形態に係わるクロスポイント型メモリ装置の概略構成を示す斜視図である。
【図１６】図１５のクロスポイント型メモリ装置に用いた超格子メモリの素子構造を示す断面図である。
【図１７】第３の実施形態に係わるクロスポイント型メモリ装置に用いた超格子メモリの素子構造を示す断面図である。
【図１８】第４の実施形態に係わるクロスポイント型メモリ装置に用いた超格子メモリの素子構造を示す断面図である。
【図１９】第４の実施形態の変形例を示す断面図である。
【発明を実施するための形態】
【０００９】
以下、実施形態のクロスポイント型メモリ装置を、図面を参照して説明する。
【００１０】
（第１の実施形態）
図１及び図２は、第１の実施形態に係わるクロスポイント型メモリ装置の概略構成を説明するためのもので、図１は斜視図、図２は等価回路図である。
【００１１】
下部電極（第１の電極）１１としての複数本のワード線（ＷＬ［WL1，WL2，…］）が、互いに平行配置されている。これらのＷＬと直交するように、上部電極（第２の電極）１８としての複数本のビット線（ＢＬ［BL1，BL2，…］）が互いに平行配置されている。そして、ＷＬとＢＬとの各交差部にそれぞれ、超格子メモリセル２０とセレクタ３０とを直列接続した超格子メモリが設けられている。即ち、ＷＬとＢＬは一部が対向配置され、対向する部分でＷＬとＢＬとの間に、超格子メモリが設けられている。なお、図１では、構成を分かり易くするために層間絶縁膜等は省略して示している。
【００１２】
図３は、超格子メモリセル２０及びセレクタ３０からなる超格子メモリの素子構造を示す断面図である。
【００１３】
基板１０上に、下部電極１１が設けられている。この下部電極１１は、図１のＷＬを成すものであり、紙面表裏方向に延在している。この下部電極１１の側部は、ＳｉＯ2 等の絶縁膜１２で埋め込まれている。なお、下部電極１１そのものをＷＬとするのではなく、ＷＬ上に下部電極１１を設けるようにしても良い。また、基板１０は、例えば半導体基板であり、この半導体基板にはメモリの書き込み及び読み出しのためのＣＭＯＳ回路等が設けられている。
【００１４】
下部電極１１上に、セレクタ３０及び抵抗変化型の超格子メモリセル２０が、ピラー状に設けられている。
【００１５】
具体的には、下部電極１１上にスパッタ法やＣＶＤ法等で、金属層１３，セレクタ材料層１４及び金属層１５を形成することにより、セレクタ３０が構成されている。即ち、ＴｅＧｅ等のセレクタ材料層１４を金属層１３，１５で挟んだオボニック素子が構成されている。このオボニック素子は、スイッチング素子又は整流素子として機能する。
【００１６】
なお、セレクタ材料層１４としては、ＧｅＴｅに限るものではなく、ＳｉＴｅ，ＺｎＴｅ，ＡｓＴｅＧｅＳｉＮやその他Ｔｅ化合物、他のカルコゲン材料を用いることが可能である。また、セレクタ３０としては、オボニック素子以外にもＳｉ，Ｇｅ等の単元素半導体又はＩｎＧａＺｎＯやＳｎＯ2 等の酸化物半導体やＳｂＴｅ／ＢｉＴｅ等の半導体の接合から成るｐｎ接合、ｐｉｎダイオード、更にはＮｂＯ2 ，ＶＯ2 等の金属絶縁体素子やＴａＯ／ＴｉＯ／ＴａＯ等のトンネル障壁素子、ＭＩＥＣと呼ばれるＣｕ−ｂａｓｅの整流素子等を用いることも可能である（非特許文献２参照）。なお、上記組成の元素比は１：１等に限らず任意のものを含む。
【００１７】
金属層１５上にアモルファスシリコン層（ａ−Ｓｉ層）１６が設けられ、その上に抵抗変化型の超格子メモリセル２０が設けられている。ａ−Ｓｉ層１６は、例えば１ｎｍと薄く形成され、その上に形成する超格子構造部のシード層として用いられる。そして、超格子構造部の結晶性の向上に寄与するものとなっている。
【００１８】
超格子メモリセル２０は、Ｓｂ2Ｔｅ3 層（第１のカルコゲン化合物層）２１、ＧｅＴｅ層（第２のカルコゲン化合物層）２２、及びＳｂ2Ｔｅ3 に窒素（Ｎ）を添加したＳｂ2Ｔｅ3：Ｎ層（第３のカルコゲン化合物層）２３を、スパッタ法，ＣＶＤ法，ＡＬＤ法，又はＭＢＥ法等で積層した超格子構造となっている。
【００１９】
具体的には、ａ−Ｓｉ層１６上に、Ｓｂ2Ｔｅ3 層２１，Ｓｂ2Ｔｅ3：Ｎ層２３，ＧｅＴｅ層２２，Ｓｂ2Ｔｅ3：Ｎ層２３を順に堆積し、更にこれらを繰り返し堆積する。そして、最上層をＳｂ2Ｔｅ3 層２１にした構造である。
【００２０】
また、この構造は、次のように説明することができる。図４（ａ）に参考例として、Ｓｂ2Ｔｅ3 層（ＳＴ）２１とＧｅＴｅ層（ＧＴ）２２とを交互に積層した従来の超格子構造を示す。本実施形態では、この構成に加え、図４（ｂ）に示すように、Ｓｂ2Ｔｅ3 層２１とＧｅＴｅ層２２と間にＳｂ2Ｔｅ3：Ｎ層（ＳＴＮ）２３を挿入した構造となっている。
【００２１】
実施形態における各層２１，２２，２３の厚みは、例えばＳｂ2Ｔｅ3 層２１が２ｎｍ、ＧｅＴｅ層２２が１ｎｍ、Ｓｂ2Ｔｅ3：Ｎ層２３が１ｎｍとした。また、超格子メモリセル２０を構成するためのＳｂ2Ｔｅ3 層２１，ＧｅＴｅ層２２，及びＳｂ2Ｔｅ3：Ｎ層２３の積層数は、仕様に応じて適宜変更可能である。
【００２２】
なお、Ｓｂ2Ｔｅ3 層２１及びＧｅＴｅ層２２は、例えばＡｒガスを用いたスパッタ法で形成される。即ち、Ｓｂ2Ｔｅ3 層２１はＡｒガス中でＳｂ2Ｔｅ3 ターゲットをスパッタすることにより形成され、ＧｅＴｅ層２２はＡｒガス中でＧｅＴｅターゲットをスパッタすることにより形成される。
【００２３】
また、Ｓｂ2Ｔｅ3：Ｎ層２３は、ＡｒにＮを添加した混合ガスを用いたスパッタ法で形成される。即ち、Ｓｂ2Ｔｅ3：Ｎ層２３を形成するために新たなターゲットは必要とせず、Ｓｂ2Ｔｅ3 ターゲットを用いてＡｒ＋Ｎの混合ガス中でスパッタすることにより形成される。
【００２４】
そして、各層１３〜１６，２１〜２３は、ＲＩＥ法等で選択エッチングすることによりピラー状に加工されている。
【００２５】
ここで、超格子メモリは、印加する電圧や電流によって、結晶構造の中でＧｅ原子の位置が入れ替わることを動作原理としている。そして、Ｇｅ2Ｓｂ2Ｔｅ5 などの相変化材料を用いた相変化メモリと比較して、低電流でのスイッチングが可能であり、低電力化に有効である。
【００２６】
図５に示すように、メモリセルに入力される電気エネルギーにより、ＧｅＴｅ層内に存在するＧｅ原子を当該ＧｅＴｅ層とＳｂ2Ｔｅ3 層との界面に拡散させ、結晶状態と同様の構造を「異方性を持った結晶」として形成させること（書き込み状態）ができる。Ｇｅ原子が拡散する前の構造と比較して、電気抵抗が低くなる。
【００２７】
また、界面に蓄積された上記Ｇｅ原子を、メモリセルに入力された電気エネルギーにより、元にＧｅＴｅ層内に戻し、従来、アモルファスと呼ばれてきたランダム構造と同等の電気抵抗値を有する「アモルファスに類似した構造」に還元すること（消去状態）ができる。この場合、電気抵抗が高くなる。
【００２８】
このように、結晶構造の中でＧｅ原子の位置を入れ替えることにより抵抗値を変えることによって、抵抗変化型のメモリとして機能することになる。
【００２９】
超格子メモリセル２０上に上部電極（第２の電極）１８が設けられている。上部電極１８は、図１のＢＬを成すものであり、紙面左右方向に延在している。ここで、上部電極１８そのものをＢＬとするのではなく、上部電極１８上にＢＬを設けるようにしても良い。
【００３０】
なお、セレクタ３０、ａ−Ｓｉ層１６及び超格子メモリセル２０の各ピラー間を埋め込むように、ＳｉＯ2 等からなる層間絶縁膜１７が設けられ、表面が平坦化されている。そして、上部電極１８は、複数の超格子メモリセル２０の上面を接続するように層間絶縁膜１７上に延在して設けられている。
【００３１】
このように本実施形態では、ＢＬとＷＬの各交差部に超格子メモリセル２０とセレクタ３０との直列回路からなる超格子メモリを接続することにより、クロスポイント型メモリ装置を作製することができる。
【００３２】
また、本実施形態では、前記図４（ａ）に示すような一般的な超格子構造に対し、前記図４（ｂ）に示すように、Ｓｂ2Ｔｅ3 層２１とＧｅＴｅ層２２との間にＳｂ2Ｔｅ3：Ｎ層２３を挿入した構造となっている。このＳｂ2Ｔｅ3：Ｎ層２３の付加により、Ｓｂ2Ｔｅ3 層２１中のＧｅの拡散を抑制することができる。このため、陰極側へのＧｅの凝集を抑制することができ、書き換え回数の増加をはかることが可能となる。
【００３３】
また、金属層１５上に超格子構造を直接形成するのではなく、金属層１５上にａ−Ｓｉ層１６を形成し、その上に超格子構造を形成することにより、超格子構造の結晶性向上をはかり得る利点もある。さらに、Ｓｂ2Ｔｅ3：Ｎ層２３を形成するために新たなターゲットは必要とせず、Ｓｂ2Ｔｅ3：Ｎ層２３の付加に伴う製造コストの上昇を抑制できる利点もある。
【００３４】
次に、本実施形態による作用効果について、図６〜図１３を参照して更に詳しく説明する。
【００３５】
Ｓｂ2Ｔｅ3：Ｎ層２３を設けない前記図４（ａ）のような超格子構造の場合、ＧｅＴｅ層２２中のＧｅがＳｂ2Ｔｅ3 層２１中に容易に拡散する。Ｓｂ2Ｔｅ3 層２１中にＧｅが拡散していると、set/reset 動作を繰り返した場合に、超格子部分の電極（陰極側）との界面近傍にＧｅが凝集する。そして、このＧｅの凝集によって、書き換え回数が１０8 程度に制限されてしまう。
【００３６】
これに対して本実施形態では、前記図４（ｂ）に示すように、Ｓｂ2Ｔｅ3 層２１とＧｅＴｅ層２２との間にＳｂ2Ｔｅ3：Ｎ層２３を設けることにより、Ｓｂ2Ｔｅ3 層２１中へのＧｅの拡散を抑制することができる。このため、超格子構造部の電極（陰極側）との界面近傍のＧｅの凝集を抑制することができる。これにより、従来構造では１０8 回程度であった書き込み回数を大幅に増加させることができる。
【００３７】
なお、上記のＧｅの拡散の抑制とは、Ｓｂ2Ｔｅ3 層２１中へのＧｅの拡散を完全に阻止するのではなく、電極１１，１８間の電圧印加によるＧｅの拡散は許容できる程度である。
【００３８】
図６は、スパッタで形成したＳｂ2Ｔｅ3：Ｎ層のＮ濃度をＳＩＭＳ（Secondary Ion Mass Spectroscopy）で測定した結果であり、深さ方向のＮ濃度を示す特性図である。横軸は深さ方向（ｎｍ）、縦軸はＮの強度（２次イオン強度（cps））である。
【００３９】
なお、以降に示す各濃度測定もＳＩＭＳで行った。さらに、スパッタに用いた混合ガス中のＮの流量比｛Ｎ／（Ａｒ＋Ｎ）％｝が０％，１％，５％，１０％の場合をそれぞれ測定したが、０％は１％と殆ど同じであるため、省略している。
【００４０】
図７は、膜中のＮ濃度の流量比依存性を示す特性図である。横軸はスパッタに用いた混合ガス中のＮの流量比｛Ｎ／（Ａｒ＋Ｎ）％｝、縦軸はＮ濃度（at％）である。
【００４１】
Ｓｂ2Ｔｅ3：Ｎ層は、スパッタガス（Ａｒ＋Ｎの混合ガス）中でＳｂ2Ｔｅ3 をターゲットとしたスパッタで形成した。スパッタガス中のＮの流量比が高くなるほどＳｂ2Ｔｅ3：Ｎ層中のＮ濃度が高くなっており、Ｎの流量比が５％以上になると、Ｓｂ2Ｔｅ3：Ｎ層中のＮ濃度は６at％以上と十分に高くなる。Ｎの流量比が１％以下では、Ｓｂ2Ｔｅ3：Ｎ層中のＮ濃度は極めて低く、０％の場合と殆ど変わらなかった。
【００４２】
図８は、Ｓｂ2Ｔｅ3：Ｎ層中の深さ方向の酸素（Ｏ）濃度を示す特性図である。横軸はＳｂ2Ｔｅ3：Ｎ層の表面からの深さ、縦軸はＯの強度（２次イオン強度（cps））である。Ｎの添加量が多いほど表面からのＯの拡散が抑制されている。そして、Ｎの流量比が５％以上では、Ｓｂ2Ｔｅ3：Ｎ層中へのＯの拡散が十分に抑制されているのが分かる。
【００４３】
図９は、Ｓｂ2Ｔｅ3：Ｎ層中の深さ方向のシリコン（Ｓｉ）濃度を示す特性図である。横軸は基板表面からの深さ、縦軸はＳｉの強度（２次イオン強度（cps））である。Ｎの添加量が多いほど基板側からのＳｉの拡散が抑制されている。そして、Ｎの流量比が５％以上では、基板側からＳｂ2Ｔｅ3：Ｎ層中へのＳｉの拡散が十分抑制されているのが分かる。
【００４４】
このように、Ｎを添加したＳｂ2Ｔｅ3：Ｎ層２３においては、Ｓｂ2Ｔｅ3 層２１よりも各種の元素の拡散が抑制されるのが分かる。
【００４５】
図１０は、Ｓｂ2Ｔｅ3 層へＮを添加した場合のＸＲＤ（Ｘ線回折）結果を示す図である。横軸は回折角２θ、縦軸は回折強度を示している。図１０中のＡはＮの添加がないＳｂ2Ｔｅ3 層の回折パターンであり、ＢはＮを添加したＳｂ2Ｔｅ3：Ｎ層｛Ｎ／（Ｎ＋Ａｒ）＝５％｝の回折パターンであり、ＣはＮを添加したＳｂ2Ｔｅ3：Ｎ層｛Ｎ／（Ｎ＋Ａｒ）＝１０％｝の回折パターンである。
【００４６】
Ｎの添加がない場合（Ａ）に比して、Ｎの添加がある場合（Ｂ，Ｃ）は、回折強度のピーク値は下がり、半値幅は大きくなっている。また、Ｘ−ＴＥＭ（透過型電子顕微鏡による断面像）で調べたところ、Ｎの添加がある場合は、結晶粒が小さくなり、シード層のｃ軸配向性が劣化しているのが分かった。即ち、Ｓｂ2Ｔｅ3 層を単にＳｂ2Ｔｅ3：Ｎ層に置換したのみでは、結晶性が低下すると考えられる。
【００４７】
図１１は、Ｓｂ2Ｔｅ3 ／Ｓｂ2Ｔｅ3：Ｎの積層の場合のＸＲＤ結果を示す図である。図１１中のＡは、前記図４（ａ）に示すように、Ｓｂ2Ｔｅ3：Ｎ層を設けない場合である。Ｂは、前記図４（ｂ）に示すように、Ｓｂ2Ｔｅ3：Ｎ層を設けた場合である。何れの場合も、回折パターンは良好な特性を示している。また、Ｘ−ＴＥＭで調べたところ、Ｓｂ2Ｔｅ3 層：Ｎ層を介在させた方では、結晶性が更に良くなり、ｃ軸配向性も問題ないのが分かった。
【００４８】
つまり、Ｓｂ2Ｔｅ3 層の全体をＳｂ2Ｔｅ3：Ｎ層に置換するのではなく、一部をＳｂ2Ｔｅ3：Ｎ層に置換することにより、結晶性の低下を抑制できると考えられる。従って、本実施形態のように、Ｓｂ2Ｔｅ3 層２１とＧｅＴｅ層２２との間にＳｂ2Ｔｅ3：Ｎ層２３を挿入した構成は、超格子構造を結晶性良く作製することができることになる。
【００４９】
図１２は、Ｓｂ2Ｔｅ3 層へのＮ添加によるＧｅ拡散状態の違いを説明するための模式図である。横軸は表面からの深さ（左が表面側、右が基板側）、縦軸はＧｅの強度（２次イオン強度（cps））である。図１２中のＡは前記図４（ａ）のような参考例の場合であり、Ｂは図４（ｂ）のようにＳｂ2Ｔｅ3：Ｎ層を挿入した場合である。
【００５０】
Ｓｂ2Ｔｅ3：Ｎ層の挿入により、表面側でのＧｅの濃度が低くなり、Ｇｅの拡散が抑制されているのが分かる。なお、基板側において、ＧｅＴｅ層の近傍のＳｂ2Ｔｅ3：Ｎ層ではＧｅの濃度が増えているが、これはＧｅ−Ｎ結合起因でＧｅが広がったものと考えられる。しかし、基板側においてもＳｂ2Ｔｅ3 層ではＧｅの濃度が低くなり、Ｇｅの拡散が抑制されているのが分かる。
【００５１】
従って、基板側及び表面側の何れに陰極を配置しても、電極近傍へのＧｅの凝集を抑制することが可能となる。
【００５２】
ここで、超格子構造中でのＧｅの拡散が抑制される効果は、次のように説明される。Ｓｂ2Ｔｅ3 層では、図１３（ａ）に示すように、Ｓｂ／Ｔｅ比は若干Ｔｅが欠乏し、Ｔｅ空孔が生じる。このため、Ｇｅの拡散が容易となる。
【００５３】
これに対し、Ｓｂ2Ｔｅ3：Ｎ層では、ＮはＳｂと結合し、Ｔｅとは結合しないため、図１３（ｂ）に示すように、ＮはＴｅサイトに入り、Ｔｅ空孔を補償し、拡散パスを埋めることになる。即ち、Ｔｅ空孔３つをＮ原子２つが補完することになる。これによって、Ｇｅの拡散を抑制することが可能となる。
【００５４】
なお、このような補償効果は、Ｎに限らず、Ｆ（Ｆ-），Ｏ（Ｏ2-）でも同様に期待される。さらに、Ｎと同一周期の軽元素であるＢ，Ｃでも同様に期待される。
【００５５】
また、本実施形態ではセレクタ３０としてオボニック素子を用いたが、その代わりに、図１４に示すように、Ｓｉのｐｎ接合によるダイオードを用いることも可能である。即ち、下部電極１１上にｎ型Ｓｉ層４１及びｐ型Ｓｉ層４２を設け、その上に金属層４３を設けた構成であっても良い。セレクタ３０としてオボニック素子の代わりにダイオードを用いても良いのは、以下の実施形態でも同様である。
【００５６】
（第２の実施形態）
図１５及び図１６は、第２の実施形態に係わるクロスポイント型メモリ装置を説明するためのもので、図１５はクロスポイント型メモリ装置の概略構成を示す斜視図、図１６は超格子メモリの素子構造を示す断面図である。なお、図１及び図３と同一部分には同一符号を付して、その詳しい説明は省略する。
【００５７】
本実施形態が先に説明した第１の実施形態と異なる点は、超格子メモリセル２０を構成する各層２１，２２，２３がピラー状に加工されることなく、複数のセルに亘って連続していることである。即ち、Ｓｂ2Ｔｅ3 層（第１のカルコゲン化合物層）２１，ＧｅＴｅ層（第２のカルコゲン化合物層）２２，及びＳｂ2Ｔｅ3：Ｎ層（第３のカルコゲン化合物層）２３の超格子構造部５０の積層構成は、第１の実施形態と同様である。しかし、この超格子構造部５０は、スパッタ法等で堆積させるのみであり、ＲＩＥ法等のエッチング加工はされていない。
【００５８】
このような構成においては、超格子構造部５０は、ＢＬとＷＬとの交差部分が実質的な超格子メモリセル２０として機能することになる。即ち、超格子構造部５０が隣接セルで繋がっていても、隣接セル間が極端に近くない限りセル分離は可能となり、前記図２に示す等価回路と同様となる。
【００５９】
従って本実施形態においても、先の第１の実施形態と同様に、クロスポイント型メモリ装置を作製することができ、第１の実施形態と同様の効果が得られる。また、本実施形態では、超格子構造部５０のエッチング加工が不要となるため、製造プロセスが簡略化される利点もある。
【００６０】
（第３の実施形態）
図１７は、第３の実施形態に係わるクロスポイント型メモリ装置に用いた超格子メモリの素子構造を示す断面図である。なお、図３と同一部分には同一符号を付して、その詳しい説明は省略する。
【００６１】
本実施形態が先に説明した第１の実施形態と異なる点は、Ｓｂ2Ｔｅ3：Ｎ層（第３のカルコゲン化合物層）２３がＳｂ2Ｔｅ3 層（第１のカルコゲン化合物層）２１とＧｅＴｅ層（第２のカルコゲン化合物層）２２との間に挿入されるのではなく、Ｓｂ2Ｔｅ3 Ｎ層２１中に挿入されていることである。即ち、ａ−Ｓｉ層１６上に、Ｓｂ2Ｔｅ3 層２１，Ｓｂ2Ｔｅ3：Ｎ層２３，Ｓｂ2Ｔｅ3 層２１，ＧｅＴｅ層２２を積層し、更にこれらを繰り返し堆積する。そして、最上層をＳｂ2Ｔｅ3 層２１とした構造である。
【００６２】
これは、前記図４（ａ）に示すＳｂ2Ｔｅ3 層２１とＧｅＴｅ層２２を交互に積層した超格子構造において、Ｓｂ2Ｔｅ3 層２１の厚み方向の中央部にＳｂ2Ｔｅ3：Ｎ層２３が挿入された構造と等価である。また、ＧｅＴｅ層２２とＳｂ2Ｔｅ3：Ｎ層２３が交互に積層され、ＧｅＴｅ層２２とＳｂ2Ｔｅ3：Ｎ層２３との間にＳｂ2Ｔｅ3 層２２がそれぞれ設けられた構造と云うこともできる。
【００６３】
本実施形態における各層２１，２２，２３の厚みは、例えばＳｂ2Ｔｅ3 層２１が１ｎｍ、ＧｅＴｅ層２２が１ｎｍ、Ｓｂ2Ｔｅ3：Ｎ層２３が２ｎｍとした。
【００６４】
このような構成であっても、第１の実施形態と同様に、Ｓｂ2Ｔｅ3 層２２へのＧｅの拡散を抑制することができる。即ち、１つのＳｂ2Ｔｅ3：Ｎ層２３を挟む２つのＳｂ2Ｔｅ3 層２２を１つの層としてみた場合に、Ｓｂ2Ｔｅ3 層２２へのＧｅの拡散を抑制することができる。従って、電極側へのＧｅの凝集を抑制することができ、書き換え回数の増加をはかることができる。
【００６５】
また、本実施形態では、Ｓｂ2Ｔｅ3：Ｎ層２３がＧｅＴｅ層２２と直接接することがないため、ＧｅＴｅ層２２へのＮの拡散を抑制することができる。これにより、Ｇｅ−Ｎ結合に起因するＧｅの広がりを抑制することも可能となる。
【００６６】
（第４の実施形態）
図１８は、第４の実施形態に係わるクロスポイント型メモリ装置に用いた超格子メモリの素子構造を示す断面図である。なお、図３と同一部分には同一符号を付して、その詳しい説明は省略する。
【００６７】
本実施形態が先に説明した第１の実施形態と異なる点は、Ｓｂ2Ｔｅ3：Ｎ層（第３のカルコゲン化合物層）２３がＳｂ2Ｔｅ3 層（第１のカルコゲン化合物層）２１とＧｅＴｅ層（第２のカルコゲン化合物層）２２との間に挿入されるのではなく、最上層のＧｅＴｅ層２２と上部電極１８との間に挿入されていることである。即ち、ａ−Ｓｉ層１６上に、Ｓｂ2Ｔｅ3 層２１及びＧｅＴｅ層２２が交互に積層され、最上層のＧｅＴｅ層２２上にＳｂ2Ｔｅ3：Ｎ層２３が設けられている。なお、Ｓｂ2Ｔｅ3 層２１の厚さは４ｎｍ、ＧｅＴｅ層２２の厚さは１ｎｍ、Ｓｂ2Ｔｅ3：Ｎ層２３の厚さは４ｎｍとした。
【００６８】
このような構成であれば、超格子構造部全体でのＧｅの拡散を抑制することはできないが、最上層のＧｅＴｅ層２２と上部電極１８との間にＳｂ2Ｔｅ3：Ｎ層２３が設けられているので、上部電極１８側へのＧｅの拡散を抑制することができる。従って、上部電極１８を陰極として用いた場合に、上部電極１８の近傍にＧｅが凝集するのを抑制することができ、これにより書き換え回数の増加をはかることが可能となる。
【００６９】
なお、最上層のＳｂ2Ｔｅ3：Ｎ層２３の代わりに、図１９（ａ）に示すように、Ｓｂ2Ｔｅ3 層２１上にＳｂ2Ｔｅ3：Ｎ層２３を配置した２層を設けるようにしても良い。さらに、これとは逆に、図１９（ｂ）に示すように、Ｓｂ2Ｔｅ3：Ｎ層２３上にＳｂ2Ｔｅ3 層２１を配置した２層を設けるようにしても良い。
【００７０】
このような構成であっても、上部電極１８の近傍にＧｅが凝集するのを抑制することができ、これにより書き換え回数の増加をはかることが可能となる。
【００７１】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。
【００７２】
第１のカルコゲン化合物層は、必ずしもＳｂ2Ｔｅ3 に限るものではなく、Ｓｂを含むカルコゲン化合物であれば良い。更には、(Ｓｂ2Ｔｅ3)n のＳｂの少なくとも一部をＢｉ，Ａｓ，Ｐ，Ｎで置き換えたものや、Ｔｅの少なくともその一部をＳｅ，Ｓ，Ｏで置き換えたもの等、ホモロガス系列［(ＡＣ)m(Ｂ2Ｄ3))n 、ここでＡ，Ｂは元素、Ｃ，ＤはＴｅ又はＳｅ，Ｓ，Ｏ元素、ｍ，ｎは数字］の化合物単結晶又は多結晶を用いることも可能である。
【００７３】
また、第２のカルコゲン化合物層は、必ずしもＧｅＴｅに限るものではなく、Ｇｅを含むカルコゲン化合物であれば良い。さらに、第１のカルコゲン化合物に添加するＮの代わりに、Ｂ，Ｃ，Ｏ，Ｆを用いることも可能である。
【００７４】
実施形態では、超格子構造部の結晶性を良くするためにａ−Ｓｉ層を設けたが、ａ−Ｓｉ層がなくても超格子構造部を十分に結晶性良く形成できる場合は、ａ−Ｓｉ層を省略することも可能である。さらに、超格子メモリは必ずしも２次元に配列した構造に限らない。超格子メモリを３次元的に配列した３次元メモリに適用することも可能である。
【００７５】
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００７６】
ＢＬ…ビット線
ＷＬ…ワード線
１０…基板
１１…下部電極（第１の電極）
１２…埋め込み絶縁膜
１３…金属層
１４…セレクタ材料層
１５…金属層
１６…ａ−Ｓｉ層
１７…層間絶縁膜
１８…上部電極（第２の電極）
２０…超格子メモリセル
２１…Ｓｂ2Ｔｅ3 層（第１のカルコゲン化合物層）
２２…ＧｅＴｅ層（第２のカルコゲン化合物層）
２３…Ｓｂ2Ｔｅ3：Ｎ層（第３のカルコゲン化合物層）
３０…セレクタ
４１…ｎ型Ｓｉ層
４２…ｐ型Ｓｉ層
４３…金属層
５０…超格子構造部
【図１】
2018067656.tif 000003
【図２】
2018067656.tif 000004
【図３】
2018067656.tif 000005
【図４】
2018067656.tif 000006
【図５】
2018067656.tif 000007
【図６】
2018067656.tif 000008
【図７】
2018067656.tif 000009
【図８】
2018067656.tif 000010
【図９】
2018067656.tif 000011
【図１０】
2018067656.tif 000012
【図１１】
2018067656.tif 000013
【図１２】
2018067656.tif 000014
【図１３】
2018067656.tif 000015
【図１４】
2018067656.tif 000016
【図１５】
2018067656.tif 000017
【図１６】
2018067656.tif 000018
【図１７】
2018067656.tif 000019
【図１８】
2018067656.tif 000020
【図１９】
2018067656.tif 000021