(57)【要約】【課題】  モータ電流を高精度に検出する。【解決手段】  一つの実施形態によれば、回生電流検出回路は、第１パワーＭＯＳトランジスタ、検出用第２パワーＭＯＳトランジスタ、第１帰還アンプ、電流検出部を含む。第１帰還アンプは、第１パワーＭＯＳトランジスタ側に流れる第１回生電流と検出用第２パワーＭＯＳトランジスタ側に流れる第２回生電流を比較して比較結果を出力する。電流検出部は、第１帰還アンプの出力信号に基づいて、検出電流を出力する。【選択図】  図１
2018113767.tif 000002
【特許請求の範囲】
【請求項１】
一端がモータに接続され、制御端子に制御信号が入力される第１パワーＭＯＳトランジスタと、
一端が前記モータに接続され、制御端子に前記制御信号が入力される検出用第２パワーＭＯＳトランジスタと、
前記第１パワーＭＯＳトランジスタ側に流れる第１回生電流と前記検出用第２パワーＭＯＳトランジスタ側に流れる第２回生電流を比較して比較結果を出力する第１帰還アンプと、
前記第１帰還アンプの出力信号に基づいて、検出電流を出力する電流検出部と、
を具備し、
前記第１パワーＭＯＳトランジスタと前記検出用第２パワーＭＯＳトランジスタはカレントミラー動作し、前記第２回生電流は前記第１回生電流にカレントミラー比を乗算したものである
ことを特徴とする回生電流検出回路。
【請求項２】
前記電流検出部は、第１乃至３トランジスタを有し、
前記第１トランジスタは、前記第１帰還アンプの出力信号が制御端子に入力されてオンし、
前記第２トランジスタと前記第３トランジスタが第１カレントミラー回路を構成し、
前記第２トランジスタは、一端が制御端子と前記第１トランジスタの一端に接続され、
前記第２トランジスタは、制御端子が前記第１トランジスタの制御端子に接続され、前記第１トランジスタがオンしたときに前記検出電流を出力する
ことを特徴とする請求項１に記載の回生電流検出回路。
【請求項３】
前記第１パワーＭＯＳトランジスタと前記検出用第２パワーＭＯＳトランジスタは、ローサイド側に設けられるＮｃｈ  ＭＯＳトランジスタであり、
前記第１パワーＭＯＳトランジスタのソースが前記帰還アンプの入力側の（−）ポートに接続され、前記検出用第２パワーＭＯＳトランジスタのソースが入力側の（＋）ポートに入力される
ことを特徴とする請求項１又は２に記載の回生電流検出回路。
【請求項４】
一端がモータに接続され、制御端子に制御信号が入力される第１パワーＭＯＳトランジスタと、
制御端子に前記制御信号が入力される検出用パワーＭＯＳトランジスタが直列に複数個続され、一端側が前記モータに接続される検出トランジスタ部と、
前記第１パワーＭＯＳトランジスタ側に流れる第１チャージ電流と前記検出トランジスタ部側に流れる第２チャージ電流を比較して比較結果を出力する第１帰還アンプと、
前記第１帰還アンプの出力信号に基づいて、検出電流を出力する電流検出部と、
を具備し、
前記第１パワーＭＯＳトランジスタと前記検出トランジスタ部はカレントミラー動作し、前記検出電流は前記第１チャージ電流にカレントミラー比を乗算したものである
ことを特徴とするチャージ電流検出回路。
【請求項５】
前記第１パワーＭＯＳトランジスタと前記検出トランジスタ部は、ローサイド側に設けられるＮｃｈ  ＭＯＳトランジスタである
ことを特徴とする請求項４に記載のチャージ電流検出回路。
【請求項６】
一端が電源に接続され、他端がモータの一端に接続され、制御端子に第１制御信号が入力される第１パワーＭＯＳトランジスタと、
一端が前記モータの一端と前記第１パワーＭＯＳトランジスタの他端に接続され、制御端子に第２制御信号が入力される第２パワーＭＯＳトランジスタと、
一端が前記モータの一端と前記第１パワーＭＯＳトランジスタの他端に接続され、制御端子に前記第２制御信号が入力される検出用第３パワーＭＯＳトランジスタと、
制御端子に前記第２制御信号が入力される検出用パワーＭＯＳトランジスタが直列に複数個続され、一端側が前記モータの一端に接続される検出トランジスタ部と、
前記第２パワーＭＯＳトランジスタ側に流れる第１回生電流と前記検出用第３パワーＭＯＳトランジスタ側に流れる第２回生電流を比較して比較結果を出力する第１帰還アンプと、前記第１帰還アンプの出力信号に基づいて、第１検出電流を出力する第１電流検出部とを有する回生電流検出部と、
前記第２パワーＭＯＳトランジスタ側に流れる第１チャージ電流と前記検出トランジスタ部側に流れる第２チャージ電流を比較して比較結果を出力する第２帰還アンプと、前記第２帰還アンプの出力信号に基づいて、第２検出電流を出力する第２電流検出部とを有するチャージ電流検出部と、
を具備し、前記第２パワーＭＯＳトランジスタと前記検出用第３パワーＭＯＳトランジスタは回生電流が流れるときにカレントミラー動作し、前記第２パワーＭＯＳトランジスタと前記検出トランジスタ部はチャージ電流が流れるときにカレントミラー動作する
することを特徴とするモータ電流検出システム。
【請求項７】
前記第１検出電流を第１検出電圧に変換する第１変換部と、
前記第２検出電流を第２検出電圧に変換する第２変換部と、
回生電流検出のときに第１検出電圧と第１基準電圧を比較し、チャージ電流検出のときに第２検出電圧と第２基準電圧を比較し、比較結果を出力するコンパレータと、
を具備することを特徴とする請求項６に記載のモータ電流検出システム。
【請求項８】
一端が前記電源に接続され、他端が前記モータの他端に接続され、制御端子に第３制御信号が入力される第３パワーＭＯＳトランジスタと、
一端が前記モータの他端と前記第３パワーＭＯＳトランジスタの他端に接続され、制御端子に第４制御信号が入力される第４パワーＭＯＳトランジスタと、
を具備することを特徴とする請求項６又は７に記載のモータ電流検出システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、回生電流検出回路、チャージ電流検出回路、モータ電流検出システムに関する。
【背景技術】
【０００２】
ＤＣモータ、ステッピングモータなどのモータを高効率に駆動するとき、ハーフブリッジ回路やフルブリッジ回路を用いてＰＷＭ（Pulse Width Modulation）制御によりモータ電流の制御を実行している。モータを駆動するシステムでは、モータ電流を高精度に検出することが重要である。モータ電流は、チャージ電流と回生電流を含む。
【０００３】
モータ電流の検出方法として、モータと駆動回路の間にセンス抵抗を挿入して、モータ電流をセンス抵抗の両端電圧として検出制御する方法、モータ電流を駆動回路の出力パワーＭＯＳトランジスタのドレイン・ソース間電圧として検出制御する方法等が知られている。
【０００４】
センス抵抗は、外付け抵抗を用いるので部品点数削減要求に対応することができないという問題点がある。出力パワーＭＯＳトランジスタのドレイン・ソース間電圧検出では、回生電流の検出精度が低下するという問題点がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１２９５４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、モータ電流を高精度に検出することができる回生電流検出回路、チャージ電流検出回路、モータ電流検出システムを提供することにある。
【課題を解決するための手段】
【０００７】
一つの実施形態によれば、回生電流検出回路は、第１パワーＭＯＳトランジスタ、検出用第２パワーＭＯＳトランジスタ、第１帰還アンプ、電流検出部を含む。第１パワーＭＯＳトランジスタは、一端がモータに接続され、制御端子に制御信号が入力される。検出用第２パワーＭＯＳトランジスタは、一端がモータに接続され、制御端子に制御信号が入力される。第１帰還アンプは、第１パワーＭＯＳトランジスタ側に流れる第１回生電流と検出用第２パワーＭＯＳトランジスタ側に流れる第２回生電流を比較して比較結果を出力する。電流検出部は、第１帰還アンプの出力信号に基づいて、検出電流を出力する。第１パワーＭＯＳトランジスタと検出用第２パワーＭＯＳトランジスタはカレントミラー動作し、第２回生電流は第１回生電流にカレントミラー比を乗算したものである。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る回生電流検出回路を示す回路図である。
【図２】第１の実施形態に係るチャージ電流と回生電流を説明する図で、図２（ａ）はチャージ電流、図２（ｂ）は回生電流を示す図である。
【図３】第1比較例のモータ電流検出を示す図、図３（ａ）は概略回路図、図３（ｂ）は検出特性図である。
【図４】第２比較例のモータ電流検出を示す図、図４（ａ）は概略回路図、図４（ｂ）は検出特性図である。
【図５】第１の実施形態に係る回生電流検出回路に流れる回生電流を示す図である。
【図６】第２の実施形態に係るモータ電流検出システムを示す回路図である。
【図７】第２の実施形態に係る変換処理部と電圧検出部の構成を示す回路図である。
【図８】第２の実施形態に係るモータ電流検出システムで発生するチャージ電流の検出を説明する図、図８（ａ）は、チャージ電流の流れを説明する図、図８（ｂ）は、変換処理部変換部と電圧検出部の動作状態を示す図、図８（ｃ）は、ノードＶＮ１とノードＶＮ11の状態を説明する図である。
【図９】第２の実施形態に係るモータ電流検出システムで発生するチャージ電流検出を示す図である。
【図１０】第２の実施形態に係るモータ電流検出システムで発生する回生電流の検出を説明する図、図１０（ａ）は、回生電流の流れを説明する図、図１０（ｂ）は、変換処理部と電圧検出部の動作状態を示す図である。
【図１１】第２の実施形態に係るモータ電流検出システムで発生する回生電流検出を示す図である。
【０００９】
以下本発明の実施形態について図面を参照しながら説明する。
【００１０】
（第１の実施形態）
まず、本発明の第一の実施形態に係る回生電流検出回路について、図面を参照して説明する。図１は回生電流検出回路を示す回路図である。本実施形態では、ローサイド側のパワーＭＯＳトランジスタに、検出用パワーＭＯＳトランジスタと並列配置される検出用ボディダイオードを設け、ローサイド側に流れる回生電流を高精度に検出している。
【００１１】
図１に示すように、回生電流検出回路９０は、ゲートドライバ１、ゲートドライバ２、モータ３、帰還アンプ５、電流検出部５、パワーＭＯＳトランジスタＨＰＷＭＯＳ１〜２、パワーＭＯＳトランジスタＬＰＷＭＯＳ１〜２、パワーＭＯＳトランジスタＤＰＷＭＯＳ１〜２、ボディダイオードＢＤ１〜４、ボディダイオードＤＢＤ１〜２、端子Ｐａｄ１を含む。
【００１２】
モータ３は、ＤＣモータ或いはステッピングモータ等に使用される。回生電流検出回路９０は、検出用パワーＭＯＳトランジスタと検出用ボディダイオードを用いてモータ３で発生するローサイド側に流れる回生電流を高精度に検出する。詳細は後述する。
【００１３】
ゲートドライバ１は、制御信号Ｓｓｇ１と制御信号Ｓｓｇ２を生成する。ゲートドライバ２は、制御信号Ｓｓｇ３と制御信号Ｓｓｇ４を生成する。制御信号Ｓｓｇ１〜４は、ＰＷＭ制御された信号である。
【００１４】
パワーＭＯＳトランジスタＨＰＷＭＯＳ１は、ハイサイド側のＰｃｈ  パワーＭＯＳトランジスタである。パワーＭＯＳトランジスタＨＰＷＭＯＳ１は、一端（ソース）が電源（高電位側電源）Ｖｍに接続され、他端（ドレイン）がノードＮ１とモータ３に設けられるモータコイル１１の一端に接続され、制御端子（ゲート）に制御信号Ｓｓｇ１が入力される。パワーＭＯＳトランジスタＨＰＷＭＯＳ１は、制御信号Ｓｓｇ１がイネーブル状態（ローレベル）のときにオンする。
【００１５】
ボディダイオードＢＤ１は、カソードがパワーＭＯＳトランジスタＨＰＷＭＯＳ１の一端に接続され、アノードがパワーＭＯＳトランジスタＨＰＷＭＯＳ１の他端に接続され、パワーＭＯＳトランジスタＨＰＷＭＯＳ１の両端に並列接続される。
【００１６】
パワーＭＯＳトランジスタＬＰＷＭＯＳ１は、ローサイド側のＮｃｈ  パワーＭＯＳトランジスタである。パワーＭＯＳトランジスタＬＰＷＭＯＳ１は、一端（ドレイン）がノードＮ１とモータ３に設けられるモータコイル１１の一端に接続され、他端（ソース）が端子Ｐａｄ１を介して接地電位（低電位側電源）Ｖｓｓに接続され、制御端子（ゲート）に制御信号Ｓｓｇ２が入力される。パワーＭＯＳトランジスタＬＰＷＭＯＳ１は、制御信号Ｓｓｇ２がイネーブル状態（ハイレベル）のときにオンする。
【００１７】
ボディダイオードＢＤ２は、カソードがパワーＭＯＳトランジスタＬＰＷＭＯＳ１の一端に接続され、アノードがパワーＭＯＳトランジスタＬＰＷＭＯＳ１の他端に接続され、パワーＭＯＳトランジスタＬＰＷＭＯＳ１の両端に並列接続される。
【００１８】
パワーＭＯＳトランジスタＤＰＷＭＯＳ１は、検出用Ｎｃｈ  パワーＭＯＳトランジスタである。パワーＭＯＳトランジスタＤＰＷＭＯＳ１は、一端（ドレイン）がノードＮ１とモータ３に設けられるモータコイル１１の一端に接続され、他端（ソース）がノードＮ４に接続され、制御端子（ゲート）に制御信号Ｓｓｇ２が入力される。
【００１９】
ボディダイオードＤＢＤ１は、検出用ボディダイオードである。ボディダイオードＤＢＤ１は、カソードがパワーＭＯＳトランジスタＤＰＷＭＯＳ１の一端に接続され、アノードがパワーＭＯＳトランジスタＤＰＷＭＯＳ１の他端に接続され、パワーＭＯＳトランジスタＤＰＷＭＯＳ１の両端に並列接続される。
【００２０】
パワーＭＯＳトランジスタＨＰＷＭＯＳ２は、ハイサイド側のＰｃｈ  パワーＭＯＳトランジスタである。パワーＭＯＳトランジスタＨＰＷＭＯＳ２は、一端（ソース）が電源（高電位側電源）Ｖｍに接続され、他端（ドレイン）がノードＮ２とモータ３に設けられるモータコイル１１の他端に接続され、制御端子（ゲート）に制御信号Ｓｓｇ３が入力される。パワーＭＯＳトランジスタＨＰＷＭＯＳ２は、制御信号Ｓｓｇ３がイネーブル状態（ローレベル）のときにオンする。
【００２１】
ボディダイオードＢＤ３は、カソードがパワーＭＯＳトランジスタＨＰＷＭＯＳ２の一端に接続され、アノードがパワーＭＯＳトランジスタＨＰＷＭＯＳ２の他端に接続され、パワーＭＯＳトランジスタＨＰＷＭＯＳ２の両端に並列接続される。
【００２２】
パワーＭＯＳトランジスタＬＰＷＭＯＳ２は、ローサイド側のＮｃｈ  パワーＭＯＳトランジスタである。パワーＭＯＳトランジスタＬＰＷＭＯＳ２は、一端（ドレイン）がノードＮ３とモータ３に設けられるモータコイル１１の他端に接続され、他端（ソース）が端子Ｐａｄ１を介して接地電位（低電位側電源）Ｖｓｓに接続され、制御端子（ゲート）に制御信号Ｓｓｇ４が入力される。パワーＭＯＳトランジスタＬＰＷＭＯＳ２は、制御信号Ｓｓｇ４がイネーブル状態（ハイレベル）のときにオンする。
【００２３】
ボディダイオードＢＤ４は、カソードがパワーＭＯＳトランジスタＬＰＷＭＯＳ２の一端に接続され、アノードがパワーＭＯＳトランジスタＬＰＷＭＯＳ２の他端に接続され、パワーＭＯＳトランジスタＬＰＷＭＯＳ２の両端に並列接続される。
【００２４】
パワーＭＯＳトランジスタＤＰＷＭＯＳ２は、検出用Ｎｃｈ  パワーＭＯＳトランジスタである。パワーＭＯＳトランジスタＤＰＷＭＯＳ２は、一端（ドレイン）がノードＮ３とモータ３に設けられるモータコイル１１の他端に接続され、他端（ソース）がノードＮ４に接続され、制御端子（ゲート）に制御信号Ｓｓｇ４が入力される。
【００２５】
ボディダイオードＤＢＤ２は、検出用ボディダイオードである。ボディダイオードＤＢＤ２は、カソードがパワーＭＯＳトランジスタＤＰＷＭＯＳ２の一端に接続され、アノードがパワーＭＯＳトランジスタＤＰＷＭＯＳ２の他端に接続され、パワーＭＯＳトランジスタＤＰＷＭＯＳ２の両端に並列接続される。
【００２６】
帰還アンプ４は、入力側の（＋）ポートがノードＮ３（パワーＭＯＳトランジスタＬＰＷＭＯＳ１の他端とパワーＭＯＳトランジスタＬＰＷＭＯＳ２の他端）に接続され、入力側の（−）ポートがノード４（パワーＭＯＳトランジスタＤＰＷＭＯＳ１の他端とパワーＭＯＳトランジスタＤＰＷＭＯＳ２の他端）に接続され、入力側の（＋）ポートの信号と入力側の（−）ポートの信号を比較し、比較結果を出力する。
【００２７】
電流検出部５は、Ｎｃｈ  ＭＯＳトランジスタＮＭＯＳ１、Ｐｃｈ  ＭＯＳトランジスタＰＭＯＳ１、Ｐｃｈ  ＭＯＳトランジスタＰＭＯＳ２を含む。Ｐｃｈ  ＭＯＳトランジスタＰＭＯＳ１とＰｃｈ  ＭＯＳトランジスタＰＭＯＳ２は、カレントミラー回路１２を構成する。
【００２８】
Ｐｃｈ  ＭＯＳトランジスタＰＭＯＳ１は、一端（ソース）が電源（高電位側電源）Ｖｃｃに接続され、制御端子（ゲート）が他端（ドレイン）に接続される。Ｐｃｈ  ＭＯＳトランジスタＰＭＯＳ２は、一端（ソース）が電源（高電位側電源）Ｖｃｃに接続され、制御端子（ゲート）がＰｃｈ  ＭＯＳトランジスタＰＭＯＳ１の制御端子（ゲート）に接続される。
【００２９】
ＮｃｈＭＯＳトランジスタＮＭＯＳ１は、一端（ドレイン）がＰｃｈ  ＭＯＳトランジスタＰＭＯＳ１のドレインに接続され、制御端子（ゲート）に帰還アンプ４の出力信号が入力され、他端（ソース）がノード４と帰還アンプ４の入力側の（−）ポートに接続される。
【００３０】
ＮｃｈＭＯＳトランジスタＮＭＯＳ１は、帰還アンプ４の出力信号がハイレベルのときにオンする。このとき、カレントミラー回路１２は動作してＰｃｈ  ＭＯＳトランジスタＰＭＯＳ２の他端（ドレイン）側から検出電流Ｉｄｅｔ１が検出される。ＮｃｈＭＯＳトランジスタＮＭＯＳ１がオンしたとき、ＮｃｈＭＯＳトランジスタＮＭＯＳ１の他端側から出力される信号が帰還アンプ４の入力側の（−）ポートに帰還入力される。
【００３１】
ここで、電源Ｖｍの電源電圧は、電源Ｖｃｃの電源電圧よりも高く設定されている。電源Ｖｃｃの電源電圧は、例えば５Ｖに設定される。Ｎｃｈ  ＭＯＳトランジスタＮＭＯＳ１、Ｐｃｈ  ＭＯＳトランジスタＰＭＯＳ１、Ｐｃｈ  ＭＯＳトランジスタＰＭＯＳ２は、パワーＭＯＳトランジスタＨＰＷＭＯＳ１〜２、パワーＭＯＳトランジスタＬＰＷＭＯＳ１〜２、パワーＭＯＳトランジスタＤＰＷＭＯＳ１〜２よりも耐圧が低い、例えばロジック系トランジスタを使用している。
【００３２】
パワーＭＯＳトランジスタＨＰＷＭＯＳ１〜２、パワーＭＯＳトランジスタＬＰＷＭＯＳ１〜２、モータ３を含むシステムにおいて発生するチャージ電流と回生電流について図２を参照して説明する。図２は、チャージ電流と回生電流を説明する図で、図２（ａ）はチャージ電流、図２（ｂ）は回生電流を示す図である。
【００３３】
図２（ａ）に示すように、パワーＭＯＳトランジスタＨＰＷＭＯＳ１とパワーＭＯＳトランジスタＬＰＷＭＯＳ２が“ＯＮ”し、パワーＭＯＳトランジスタＨＰＷＭＯＳ２とパワーＭＯＳトランジスタＬＰＷＭＯＳ１が“ＯＦＦ”したとき、チャージ電流が電源Ｖｍ→パワーＭＯＳトランジスタＨＰＷＭＯＳ１→モータ３→パワーＭＯＳトランジスタＬＰＷＭＯＳ２→端子Ｐａｄ１へと流れる。
【００３４】
一方、パワーＭＯＳトランジスタＨＰＷＭＯＳ２とパワーＭＯＳトランジスタＬＰＷＭＯＳ１が“ＯＮ”し、パワーＭＯＳトランジスタＨＰＷＭＯＳ１とパワーＭＯＳトランジスタＬＰＷＭＯＳ２が“ＯＦＦ”したとき、チャージ電流が電源Ｖｍ→パワーＭＯＳトランジスタＨＰＷＭＯＳ２→モータ３→パワーＭＯＳトランジスタＬＰＷＭＯＳ１→端子Ｐａｄ１へと流れる。
【００３５】
図２（ｂ）に示すように、パワーＭＯＳトランジスタＨＰＷＭＯＳ１とパワーＭＯＳトランジスタＬＰＷＭＯＳ２が“ＯＮ”から“ＯＦＦ”し、パワーＭＯＳトランジスタＨＰＷＭＯＳ２とパワーＭＯＳトランジスタＬＰＷＭＯＳ１が“ＯＦＦ”のとき、回生電流が端子Ｐａｄ１→パワーＭＯＳトランジスタＬＰＷＭＯＳ１→モータ３→パワーＭＯＳトランジスタＨＰＷＭＯＳ２→電源Ｖｍへと流れる。
【００３６】
パワーＭＯＳトランジスタＨＰＷＭＯＳ１とパワーＭＯＳトランジスタＬＰＷＭＯＳ２が“ＯＦＦ”し、パワーＭＯＳトランジスタＨＰＷＭＯＳ２とパワーＭＯＳトランジスタＬＰＷＭＯＳ１が“ＯＦＦ”から“ＯＮ”したとき、回生電流が端子Ｐａｄ１→パワーＭＯＳトランジスタＬＰＷＭＯＳ１→モータ３→パワーＭＯＳトランジスタＨＰＷＭＯＳ２→電源Ｖｍへと流れる。
【００３７】
パワーＭＯＳトランジスタＨＰＷＭＯＳ２とパワーＭＯＳトランジスタＬＰＷＭＯＳ１が“ＯＮ”から“ＯＦＦ”し、パワーＭＯＳトランジスタＨＰＷＭＯＳ１とパワーＭＯＳトランジスタＬＰＷＭＯＳ２が“ＯＦＦ”のとき、回生電流が端子Ｐａｄ１→パワーＭＯＳトランジスタＬＰＷＭＯＳ２→モータ３→パワーＭＯＳトランジスタＨＰＷＭＯＳ１→電源Ｖｍへと流れる。
【００３８】
パワーＭＯＳトランジスタＨＰＷＭＯＳ１とパワーＭＯＳトランジスタＬＰＷＭＯＳ２が“ＯＦＦ”し、パワーＭＯＳトランジスタＨＰＷＭＯＳ１とパワーＭＯＳトランジスタＬＰＷＭＯＳ２が“ＯＦＦ”から“ＯＮ”したとき、回生電流が端子Ｐａｄ１→パワーＭＯＳトランジスタＬＰＷＭＯＳ２→モータ３→パワーＭＯＳトランジスタＨＰＷＭＯＳ１→電源Ｖｍへと流れる。
【００３９】
従来のローサイド側のパワーＭＯＳトランジスタでのモータ電流検出について、図３と図４を参照して説明する。図３は第1比較例のモータ電流検出を示す図、図３（ａ）は概略回路図、図３（ｂ）は検出特性図である。図４は第２比較例のモータ電流検出を示す図、図４（ａ）は概略回路図、図４（ｂ）は検出特性図である。
【００４０】
図３（ａ）に示すように、第1比較例では端子Ｐａｄ１と接地電位（低電位側電源）Ｖｓｓの間にセンス抵抗ＲＳ１が設けられる。センス抵抗ＲＳ１の流れるチャージ電流、回生電流はセンス抵抗の両端間の電圧として検出される。
【００４１】
図３（ｂ）に示すように、第1比較例ではチャージ電流検出領域及び回生電流検出領域において、低電流から高電流までの領域で直線性に優れ、高精度に電流検出をすることができる。しかしながら、センス抵抗ＲＳ１は、外付け抵抗を用いているので部品点数削減要求に対応することができないという問題点がある。
【００４２】
図４（ａ）に示すように、第２比較例ではローサイド側のパワーＭＯＳトランジスタＬＰＭＯＳ１に流れるチャージ電流、回生電流をドレイン・ソース間電圧Ｖｄｓとして検出する。
【００４３】
図４（ｂ）に示すように、第２比較例では、ローサイド側のパワーＭＯＳトランジスタＬＰＭＯＳ１に流れるチャージ電流を低電流から高電流までの領域で高精度に検出することができる。ところが、ローサイド側のパワーＭＯＳトランジスタＬＰＭＯＳ１に流れる回生電流は、低電流領域では高精度に検出することができるが、高電流領域では検出精度が低下するという問題点がある。
【００４４】
回生電流検出回路９０に流れる回生電流について、図５を参照して説明する。図５は、回生電流検出回路に流れる回生電流を示す図であり、パワーＭＯＳトランジスタＨＰＷＭＯＳ１とパワーＭＯＳトランジスタＬＰＷＭＯＳ２が“ＯＮ”から“ＯＦＦ”し、パワーＭＯＳトランジスタＨＰＷＭＯＳ２とパワーＭＯＳトランジスタＬＰＷＭＯＳ１が“ＯＦＦ”のときにローサイド側に流れる回生電流を示している。
【００４５】
図５に示すように、パワーＭＯＳトランジスタＬＰＷＭＯＳ１に流れる回生電流Ｉ１ａとボディダイオードＢＤ２に流れる回生電流Ｉ１ｂは、合算されてノードＮ１側に回生電流Ｉ１として流れる。一方、パワーＭＯＳトランジスタＤＰＷＭＯＳ１に流れる回生電流Ｉ２ａとボディダイオードＤＢＤ１に流れる回生電流Ｉ２ｂは、合算されてノードＮ１側に回生電流Ｉ２として流れる。
【００４６】
回生電流が流れているとき、パワーＭＯＳトランジスタＬＰＷＭＯＳ１のドレインーソース間電圧Ｖｄｓ１とパワーＭＯＳトランジスタＤＰＷＭＯＳ１のドレインーソース間電圧Ｖｄｓ２がそろっているので、パワーＭＯＳトランジスタＬＰＷＭＯＳ１とパワーＭＯＳトランジスタＤＰＷＭＯＳ１は、カレントミラー動作する。
【００４７】
このため、カレントミラー比をｍ１とすると、
Ｉ２＝Ｉ１×ｍ１・・・・・・・・・式（１）
と表すことができる。
【００４８】
ここで、カレントミラー比ｍ１は、パワーＭＯＳトランジスタＤＰＷＭＯＳ１の（ゲート幅（Ｗｇ２）／ゲート長（Ｌｇ））をパワーＭＯＳトランジスタＬＰＷＭＯＳ１の（ゲート幅（Ｗｇ１）／ゲート長（Ｌｇ））のｍ１倍としている。パワーＭＯＳトランジスタＬＰＷＭＯＳ１とパワーＭＯＳトランジスタＤＰＷＭＯＳ１は、閾値電圧（Ｖｔｈ）、耐圧などの電気的特性やゲート長（Ｌｇ）を同一なものを使用するのが好ましい。
【００４９】
回生電流検出用としてパワーＭＯＳトランジスタＤＰＷＭＯＳ１及びボディダイオードＤＢＤ１を設けているので、回生電流検出回路９０のチップ面積の増大を抑制するために、カレントミラー比ｍ１の値を１以下に設定するのが好ましい。
【００５０】
帰還アンプ４は、回生電流Ｉ１と回生電流Ｉ２を比較して比較結果を出力する。帰還アンプ４から出力される出力信号に基づいて、電流検出部５で検出電流Ｉｄｅｔ１が検出される。検出電流Ｉｄｅｔ１は、
Ｉｄｅｔ１＝Ｉ２（＝Ｉ１×ｍ１）・・・式（２）
と表すことができ、高精度に回生電流を検出することができる。
【００５１】
ここでは、カレントミラー回路１２のカレントミラー比を１にしているが、Ｐｃｈ  ＭＯＳトランジスタＰＭＯＳ２の（ゲート幅／ゲート長）をＰｃｈ  ＭＯＳトランジスタＰＭＯＳ１の（ゲート幅／ゲート長）の（１／ｍ１）としてカレントミラー回路１２のカレントミラー比を（１／ｍ１）にすると、電流検出部５は検出電流Ｉｄｅｔ１をパワーＭＯＳトランジスタＬＰＷＭＯＳ１部で流れる回生電流Ｉ１として検出することができる。
【００５２】
なお、パワーＭＯＳトランジスタＬＰＷＭＯＳ２と検出用パワーＭＯＳトランジスタＤＰＷＭＯＳ２も同様にカレントミラー動作し、カレントミラー比はｍ１に設定される。
【００５３】
上述したように、本実施形態の回生電流検出回路９０では、ゲートドライバ１、ゲートドライバ２、モータ３、帰還アンプ４、電流検出部５、パワーＭＯＳトランジスタＨＰＷＭＯＳ１〜２、パワーＭＯＳトランジスタＬＰＷＭＯＳ１〜２、パワーＭＯＳトランジスタＤＰＷＭＯＳ１〜２、ボディダイオードＢＤ１〜４、ボディダイオードＤＢＤ１〜２、端子Ｐａｄ１が設けられる。回生電流が流れるとき、パワーＭＯＳトランジスタＬＰＷＭＯＳ１とパワーＭＯＳトランジスタＤＰＷＭＯＳ１はカレントミラー動作する。検出用パワーＭＯＳトランジスタＤＰＷＭＯＳ１と検出用ボディダイオードＤＢＤ１に流れる回生電流Ｉ２は、パワーＭＯＳトランジスタＬＰＷＭＯＳ１とボディダイオードＢＤ２に流れる回生電流Ｉ１にカレントミラー比ｍ１を乗算したものである。帰還アンプ４は回生電流Ｉ１と回生電流Ｉ２を比較して比較結果を出力する。電流検出部５は、帰還アンプ４から出力される出力信号に基づいて検出電流Ｉｄｅｔ１を検出する。
【００５４】
このため、ローサイド側に設けられるパワーＭＯＳトランジスタＬＰＷＭＯＳ１に流れる回生電流を高精度に検出することができる。
【００５５】
本実施形態では、パワーＭＯＳトランジスタＬＰＷＭＯＳ１に流れる回生電流について説明しているが、パワーＭＯＳトランジスタＨＰＷＭＯＳ２とパワーＭＯＳトランジスタＬＰＷＭＯＳ１が“ＯＮ”から“ＯＦＦ”し、パワーＭＯＳトランジスタＨＰＷＭＯＳ１とパワーＭＯＳトランジスタＬＰＷＭＯＳ２が“ＯＦＦ”のときにパワーＭＯＳトランジスタＬＰＷＭＯＳ２に流れる回生電流も同様に高精度に検出することができる。
【００５６】
（第２の実施形態）
次に、本発明の第２の実施形態に係るモータ電流検出システムについて、図面を参照して説明する。図６はモータ電流検出システムを示す回路図である。図７は変換処理部と電圧検出部の構成を示す回路図である。本実施形態では、ローサイド側に設けられるパワーＭＯＳトランジスタＬＰＷＭＯＳ１とパワーＭＯＳトランジスタＬＰＷＭＯＳ２にそれぞれ流れるチャージ電流と回生電流を高精度に検出している。
【００５７】
以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００５８】
図６に示すように、モータ電流検出システム１００は、出力検出部１１０、変換処理部１２０、電圧検出部１３０を含む。
【００５９】
出力検出部１１０は、ゲートドライバ１、ゲートドライバ２、モータ３、検出トランジスタ部１１１、パワーＭＯＳトランジスタＨＰＷＭＯＳ１〜２、パワーＭＯＳトランジスタＬＰＷＭＯＳ１〜２、パワーＭＯＳトランジスタＤＰＷＭＯＳ１〜２、ボディダイオードＢＤ１〜４、ボディダイオードＤＢＤ１〜２、端子Ｐａｄ１を含む。
【００６０】
検出トランジスタ部１１１は、パワーＭＯＳトランジスタＤＭ１〜５、ボディダイオードＤ１〜５を含む。パワーＭＯＳトランジスタＤＭ１〜５は、チャージ電流検出用に使用されるＮｃｈ  パワーＭＯＳトランジスタである。ボディダイオードＤ１〜５は、チャージ電流検出用に使用されるボディダイオードである。
【００６１】
パワーＭＯＳトランジスタＤＭ１は、一端（ドレイン）がノードＮ１とモータ３のモータコイル１１の一端に接続され、他端（ソース）がパワーＭＯＳトランジスタＤＭ２の一端（ドレイン）に接続され、制御端子（ゲート）に制御信号Ｓｓｇ２が入力される。ボディダイオードＤ１は、パワーＭＯＳトランジスタＤＭ１の両端間に並列接続されている。
【００６２】
パワーＭＯＳトランジスタＤＭ２は、一端（ドレイン）がパワーＭＯＳトランジスタＤＭ１の他端に接続され、他端（ソース）がノードＮ１１とパワーＭＯＳトランジスタＤＭ３の一端（ドレイン）に接続され、制御端子（ゲート）に制御信号Ｓｓｇ２が入力される。ボディダイオードＤ２は、パワーＭＯＳトランジスタＤＭ２の両端間に並列接続されている。
【００６３】
パワーＭＯＳトランジスタＤＭ４は、一端（ドレイン）がノードＮ２とモータ３のモータコイル１１の他端に接続され、他端（ソース）がパワーＭＯＳトランジスタＤＭ５の一端（ドレイン）に接続され、制御端子（ゲート）に制御信号Ｓｓｇ４が入力される。ボディダイオードＤ４は、パワーＭＯＳトランジスタＤＭ４の両端間に並列接続されている。
【００６４】
パワーＭＯＳトランジスタＤＭ５は、一端（ドレイン）がパワーＭＯＳトランジスタＤＭ４の他端に接続され、他端（ソース）がノードＮ１１とパワーＭＯＳトランジスタＤＭ３の一端（ドレイン）に接続され、制御端子（ゲート）に制御信号Ｓｓｇ４が入力される。ボディダイオードＤ５は、パワーＭＯＳトランジスタＤＭ５の両端間に並列接続されている。
【００６５】
パワーＭＯＳトランジスタＤＭ３は、一端（ドレイン）がノードＮ１１、パワーＭＯＳトランジスタＤＭ２の他端、パワーＭＯＳトランジスタＤＭ５の他端に接続され、他端（ソース）が端子Ｐａｄ１を介して接地電位（低電位側電源）Ｖｓｓに接続され、制御端子（ゲート）が電源（高電位側電源）Ｖｃｃに接続される。パワーＭＯＳトランジスタＤＭ３は、電源（高電位側電源）Ｖｃｃが供給されるとき“ＯＮ”する。ボディダイオードＤ３は、パワーＭＯＳトランジスタＤＭ３の両端間に並列接続されている。
【００６６】
パワーＭＯＳトランジスタＬＰＷＭＯＳ１側にチャージ電流が流れているとき、パワーＭＯＳトランジスタＬＰＷＭＯＳ１と３段構成のパワーＭＯＳトランジスタＤＭ１〜３はカレントミラー動作する。パワーＭＯＳトランジスタＬＰＷＭＯＳ２側にチャージ電流が流れているとき、パワーＭＯＳトランジスタＬＰＷＭＯＳ２と３段構成のパワーＭＯＳトランジスタＤＭ４、ＤＭ５、ＤＭ３はカレントミラー動作する。パワーＭＯＳトランジスタＤＭ１〜５の（ゲート幅（Ｗｇ）／ゲート長（Ｌｇ））をパワーＭＯＳトランジスタＬＰＷＭＯＳ１、パワーＭＯＳトランジスタＬＰＷＭＯＳ２の（ゲート幅（Ｗｇ）／ゲート長（Ｌｇ））のｎ１倍（カレントミラー比ｎ１）としている。
【００６７】
パワーＭＯＳトランジスタＬＰＷＭＯＳ１、パワーＭＯＳトランジスタＬＰＷＭＯＳ２とパワーＭＯＳトランジスタＤＭ１〜５は、閾値電圧（Ｖｔｈ）、耐圧などの電気的特性やゲート長（Ｌｇ）を同一なものを使用するのが好ましい。
【００６８】
チャージ電流検出用としてパワーＭＯＳトランジスタＤＭ１〜５及びボディダイオードＤ１〜５を設けているので、モータ電流検出システム１００のチップ面積の増大を抑制するために、カレントミラー比ｎ１の値を１以下に設定するのが好ましい。
【００６９】
ここでは、ノードＮ１とノードＮ３の間にパワーＭＯＳトランジスタＤＭ１〜３（３段構成）、ノードＮ２とノードＮ３の間にパワーＭＯＳトランジスタ４、パワーＭＯＳトランジスタ５、パワーＭＯＳトランジスタ３（３段構成）を設けているが、それぞれ５段以上の奇数段構成にしてもよい。
【００７０】
図７に示すように、変換処理部１２０は、チャージ電流検出部１２１、回生電流検出部１２２を含む。チャージ電流検出部１２１は、チャージ電流を検出して電圧に変換した検出電圧を出力する。回生電流検出部１２２は、回生電流を検出して電圧に変換した検出電圧を出力する。
【００７１】
チャージ電流検出部１２１は、電流検出部８、帰還アンプ２０、Ｎｃｈ  ＭＯＳトランジスタＮＭ２、Ｐｃｈ  ＭＯＳトランジスタＰＭ３を含む。
【００７２】
帰還アンプ２０は、入力側の（＋）ポートがノードＮ１１とパワーＭＯＳトランジスタＤＭ３の一端（ドレイン）に接続され、入力側の（−）ポートがノードＮ２１とＮｃｈ  ＭＯＳトランジスタＮＭ２の一端（ドレイン）に接続され、入力側の（＋）ポートの信号と入力側の（−）ポートの信号を比較し、比較結果を出力する。
【００７３】
Ｎｃｈ  ＭＯＳトランジスタＮＭ２は、一端（ドレイン）がノードＮ２１と帰還アンプ２０の入力側の（−）ポートに接続され、他端（ソース）が端子Ｐａｄ１を介して接地電位（低電位側電源）Ｖｓｓに接続され、制御端子（ゲート）に電源（高電位側電源）Ｖｃｃに接続される。
【００７４】
Ｎｃｈ  ＭＯＳトランジスタＮＭ２に電源（高電位側電源）Ｖｃｃが供給され、電流検出部８が動作したときに、Ｎｃｈ  ＭＯＳトランジスタＮＭ２が“ＯＮ“して、ノードＮ２１から帰還アンプ２０の入力側の（−）ポートに帰還信号が入力される。
【００７５】
電流検出部８は、Ｎｃｈ  ＮＯＳトランジスタＮＭ１、Ｐｃｈ  ＭＯＳトランジスタＰＭ１、Ｐｃｈ  ＭＯＳトランジスタＰＭ２を含む。
【００７６】
Ｐｃｈ  ＭＯＳトランジスタＰＭ１は、一端（ソース）が電源（高電位側電源）Ｖｃｃに接続され、制御端子（ゲート）が他端（ソース）とＰｃｈ  ＭＯＳトランジスタＰＭ２の制御端子（ゲート）に接続される。Ｐｃｈ  ＭＯＳトランジスタＰＭ２は、一端（ソース）が電源（高電位側電源）Ｖｃｃに接続され、制御端子（ゲート）がＰｃｈ  ＭＯＳトランジスタＰＭ１の制御端子（ゲート）に接続される。Ｐｃｈ  ＭＯＳトランジスタＰＭ１とＰｃｈ  ＭＯＳトランジスタＰＭ２は、カレントミラー回路２１を構成する。
【００７７】
Ｎｃｈ  ＮＯＳトランジスタＮＭ１は、一端（ドレイン）がＰｃｈ  ＭＯＳトランジスタＰＭ１の他端（ドレイン）に接続され、制御端子（ゲート）が帰還アンプ２０の出力信号が入力され、他端（ソース）がノードＮ２１に接続される。
【００７８】
Ｐｃｈ  ＭＯＳトランジスタＰＭ３は、一端（ソース）がＰｃｈ  ＭＯＳトランジスタＰＭ２の他端（ドレイン）に接続され、他端（ドレイン）がノードＮ２２に接続され、制御端子（ゲート）に制御信号Ｓｓｇ５が入力され、電流・電圧変換する。
【００７９】
回生電流検出部１２２は、帰還アンプ４、電流検出部５、Ｐｃｈ  ＭＯＳトランジスタＰＭ４を含む。帰還アンプ４と電流検出部５は、第１の実施形態と同様なので説明を省略する。
【００８０】
Ｐｃｈ  ＭＯＳトランジスタＰＭ４は、一端（ソース）がＰｃｈ  ＭＯＳトランジスタＰＭＯＳ２の他端（ドレイン）に接続され、他端（ドレイン）がノードＮ２２に接続され、制御端子（ゲート）に制御信号Ｓｓｇ６が入力され、電流・電圧変換する。
【００８１】
図７に示すように、電圧検出部１３０は、コンパレータ５０、可変抵抗ＫＲ１を含む。
【００８２】
可変抵抗ＫＲ１は、一端がコンパレータ５０の入力側の（＋）ポートに接続され、他端が接地電位（低電位側電源）に接続され、可変された抵抗を設定する。
【００８３】
コンパレータ５０は、入力側の（＋）ポートがノードＮ２２と可変抵抗ＫＲ１の一端に接続され、変換処理部１２０の出力である検出電圧Ｖｄｅｔを入力し、入力側の（−）ポートに基準電圧Ｖｒｅｆが入力され、入力側の（＋）ポートの信号と入力側の（−）ポートの信号を比較し、比較結果を制御信号Ｓｃｔとして制御回路１４０に出力する。
【００８４】
制御回路１４０は、制御信号Ｓｃｔに基づいてゲートドライバ１やゲートドライバ２を含むロジック系回路部の制御を行う。
【００８５】
モータ電流検出システム１００でのチャージ電流について図８と図９を参照して説明する。図８はチャージ電流の流れを説明する図、図８（ａ）はチャージ電流の流れを説明する図、図８（ｂ）は変換処理部と電圧検出部の動作状態を示す図、図８（ｃ）はノードＶＮ１とノードＶＮ11の状態を説明する図である。図９はモータ電流検出システムで発生するチャージ電流検出を示す図である。
【００８６】
図８（ａ）に示すように、モータ電流検出システム１００でのチャージ電流は図２（ａ）と同様に流れる。
【００８７】
図８（ｂ）に示すように、モータ電流検出システム１００でのチャージ電流検出のとき、チャージ電流検出部１２１と電圧検出部が“Ａｃｔｉｖｅ”となり、回生電流検出部１２２が“Ｎｏｎａｃｔｉｖｅ”となる。
【００８８】
図８（ｃ）に示すように、ローサイド側のパワーＭＯＳトランジスタＬＰＷＭＯＳ１がオンすると、ノード１から接地電位（低電位電源）Ｖｓｓへチャージ電流が流れる。
【００８９】
一方、ローサイド側のパワーＭＯＳトランジスタＬＰＷＭＯＳ２がオンすると、ノード２から接地電位（低電位電源）Ｖｓｓへチャージ電流が流れる。
【００９０】
このため、ノードＮ１の電圧ＶＮ１は、ローサイド側のパワーＭＯＳトランジスタＬＰＷＭＯＳ１又はローサイド側のパワーＭＯＳトランジスタＬＰＷＭＯＳ２のドレイン・ソース間電圧“ＶＤＳ”となり、ノードＮ１１の電圧ＶＮ１１は“１／３ＶＤＳ”となる。
【００９１】
図９に示すように、Ｎｃｈ  ＭＯＳトランジスタＮＭ２の他端（ソース）からノードＮ３側へチャージ電流Ｉｃｈ２が流れる。帰還アンプ２０は、ノードＮ１１の信号（“（１／３）ＶＤＳ”）を入力側の（＋）ポートに入力し、ノードＮ２１の信号を入力側の（−）ポートに入力する。帰還アンプ２０は、パワーＭＯＳトランジスタＬＰＰＷＭＯＳ１、パワーＭＯＳトランジスタＬＰＰＷＭＯＳ２に流れるチャージ電流と検出トランジスタ部１１１に流れる電流を比較して、比較結果を電流検出部８に出力する。
【００９２】
電流検出部８は、帰還アンプ２０から出力される出力信号に基づいて、Ｐｃｈ  ＭＯＳトランジスタＰＭ２の他端（ドレイン）側から検出電流Ｉｄｅｔ２を出力する。
【００９３】
カレントミラー回路２１のカレントミラー比が１の場合、検出電流Ｉｄｅｔ２は、パワーＭＯＳトランジスタＬＰＰＷＭＯＳ１、パワーＭＯＳトランジスタＬＰＰＷＭＯＳ２に流れるチャージ電流をＩｃｈ２とすると、
Ｉｄｅｔ２＝Ｉｃｈ２×（ｎ１）・・・・・式（３）
と表すことができ、高精度にチャージ電流を検出することができる。
【００９４】
ここでは、カレントミラー回路２１のカレントミラー比を１にしているが、Ｐｃｈ  ＭＯＳトランジスタＰＭ２の（ゲート幅／ゲート長）をＰｃｈ  ＭＯＳトランジスタＰＭ１の（ゲート幅／ゲート長）の（１／ｎ１）としてカレントミラー回路２１のカレントミラー比を（１／ｎ１）にすると、電流検出部８は検出電流Ｉｄｅｔ２をパワーＭＯＳトランジスタＬＰＷＭＯＳ１又パワーＭＯＳトランジスタＬＰＷＭＯＳ２で流れるチャージ電流として検出することができる。
【００９５】
Ｐｃｈ  ＭＯＳトランジスタＰＭ３は、制御信号Ｓｓｇ５がイネーブル状態（ローレベル）のときに検出電流Ｉｄｅｔ２を検出電圧Ｖｄｅｔ２に変換する。コンパレータ５０は、入力側の（＋）ポートに検出電圧Ｖｄｅｔ２を入力し、入力側の（−）ポートにチャージ電流検出で使用する基準電圧Ｖｒｅｆ２を入力し、比較結果を制御信号Ｓｃｔ２として制御回路１４０に出力する。
【００９６】
モータ電流検出システム１００での回生電流について図１０と図１１を参照して説明する。図１０はモータ電流検出システムで発生する回生電流を説明する図、図１０（ａ）は、回生電流の流れを説明する図、図１０（ｂ）は、変換処理部と電圧検出部の動作状態を示す図である。図１１はモータ電流検出システムで発生する回生電流検出を示す図である。
【００９７】
図１０（ａ）に示すように、モータ電流検出システム１００での回生電流は図２（ｂ）と同様に流れる。図１０（ｂ）に示すように、モータ電流検出システム１００で回生電流が流れるとき、回生電流検出部１２２と電圧検出部１３０が“Ａｃｔｉｖｅ”となり、チャージ電流検出部１２１が“Ｎｏｎａｃｔｉｖｅ”となる。
【００９８】
図１１に示すように、ローサイド側のパワーＭＯＳトランジスタＬＰＷＭＯＳ１或いはパワーＭＯＳトランジスタＬＰＷＭＯＳ２に回生電流が流れると第１の実施形態の回生電流検出回路９０と同様にカレントミラー回路１２のＰｃｈ  ＭＯＳトランジスタＰＭＯＳ２の他端（ドレイン）側から検出電流Ｉｄｅｔ１が検出される。
【００９９】
Ｐｃｈ  ＭＯＳトランジスタＰＭ４は、制御信号Ｓｓｇ６がイネーブル状態（ローレベル）のときに検出電流Ｉｄｅｔ１を検出電圧Ｖｄｅｔ１に変換する。コンパレータ５０は、入力側の（＋）ポートに検出電圧Ｖｄｅｔ１を入力し、入力側の（−）ポートに回生電流検出で使用する基準電圧Ｖｒｅｆ１を入力し、比較結果を制御信号Ｓｃｔ１として制御回路１４０に出力する。
【０１００】
ここで、モータ電流検出システム１００で回生電流検出が不要で、チャージ電流検出のみ必要な場合、モータ電流検出システム１００は、ゲートドライバ１、ゲートドライバ２、モータ３、検出トランジスタ部１１１、パワーＭＯＳトランジスタＨＰＷＭＯＳ１〜２、パワーＭＯＳトランジスタＬＰＷＭＯＳ１〜２、ボディダイオードＢＤ１〜４、端子Ｐａｄ１、帰還アンプ２０、電流検出部８、Ｎｃｈ  ＭＯＳトランジスタＮＭ２から構成されるチャージ電流検出回路として使用することができる。
【０１０１】
上述したように、本実施形態のモータ電流検出システムでは、出力検出部１１０、変換処理部１２０、電圧検出部１３０が設けられる。出力検出部１１０は、ゲートドライバ１、ゲートドライバ２、モータ３、検出トランジスタ部１１１、パワーＭＯＳトランジスタＨＰＷＭＯＳ１〜２、パワーＭＯＳトランジスタＬＰＷＭＯＳ１〜２、パワーＭＯＳトランジスタＤＰＷＭＯＳ１〜２、ボディダイオードＢＤ１〜４、ボディダイオードＤＢＤ１〜２、端子Ｐａｄ１を含む。変換処理部１２０は、チャージ電流検出部１２１、回生電流検出部１２２を含む。電圧検出部１３０は、コンパレータ５０、可変抵抗ＫＲ１を含む。チャージ電流検出のとき、チャージ電流検出部１２１と電圧検出部１３０が“Ａｃｔｉｖｅ”となり、回生電流検出部１２２が“Ｎｏｎａｃｔｉｖｅ”となる。回生電流検出のとき、回生電流検出部１２２と電圧検出部１３０が“Ａｃｔｉｖｅ”となり、チャージ電流検出部１２１が“Ｎｏｎａｃｔｉｖｅ”となる。電圧検出部１３０は、チャージ電流検出部１２１或いは回生電流検出部１２２の検出結果を制御信号Ｓｃｔとして制御回路１４０に出力する。
【０１０２】
このため、モータ電流検出システム１００では、ローサイド側のパワーＭＯＳトランジスタＬＰＷＭＯＳ１とパワーＭＯＳトランジスタＬＰＷＭＯＳ２にそれぞれ流れるチャージ電流と回生電流を高精度に検出することができる。
【０１０３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１０４】
１、２  ゲートドライバ
３  モータ
４、２０  帰還アンプ
５、８  電流検出部
１１  モータコイル
１２、２１  カレントミラー回路
５０  コンパレータ
９０  回生電流検出回路
１００  モータ電流検出システム
１１０  出力検出部
１１１  検出トランジスタ部
１２０  変換処理部
１３０  電圧検出部
Ｄ１〜５、ＢＤ１〜４、ＤＢＤ１〜２  ボディダイオード
ＤＭ１〜５、ＤＰＷＭＯＳ１〜２、ＨＰＷＭＯＳ１〜２、ＬＰＷＭＯＳ１〜２  パワーＭＯＳトランジスタ
ＫＲ１  可変抵抗
Ｉｃｈ２  チャージ電流
Ｉ１〜２、Ｉ１ａ〜ｂ、Ｉ２ａ〜ｂ  回生電流
Ｉｄｅｔ１、Ｉｄｅｔ２  検出電流
Ｎ１〜６、Ｎ２１〜２２  ノード
ＮＭ１〜２、ＮＭＯＳ１１  Ｎｃｈ  ＭＯＳトランジスタ
Ｐａｄ１  端子
ＰＭ１〜４、ＰＭＯＳ１１〜１２  Ｐｃｈ  ＭＯＳトランジスタ
ＲＳ１  センス抵抗
Ｓｃｔ、Ｓｃｔ１〜２、Ｓｓｇ１〜６  制御信号
Ｖｃｃ、Ｖｍ  電源（高電位側電源）
Ｖｄｅｔ、Ｖｄｅｔ１〜２  検出電圧
Ｖｒｅｆ、Ｖｒｅｆ１〜２  基準電圧
Ｖｓｓ  接地電位（低電位側電源）
【図１】
2018113767.tif 000003
【図２】
2018113767.tif 000004
【図３】
2018113767.tif 000005
【図４】
2018113767.tif 000006
【図５】
2018113767.tif 000007
【図６】
2018113767.tif 000008
【図７】
2018113767.tif 000009
【図８】
2018113767.tif 000010
【図９】
2018113767.tif 000011
【図１０】
2018113767.tif 000012
【図１１】
2018113767.tif 000013