(57)【要約】      （修正有）【課題】交流電源から供給される交流電圧を精度よく検知する。【解決手段】電源装置は、交流電源１から供給された交流電圧を所定の直流電圧に変換する電源装置１００において、フライバック電源５３の二次側に生じる二次側電圧Ｖｏを検知する検知回路４５と、負荷に流れる負荷電流に応じて検知回路の検知結果を補正する補正手段と、補正手段により補正された検知結果に対応する交流電圧であって、交流電源から供給される交流電圧を推定する推定手段と、推定手段により推定された交流電圧に基づき負荷への電力の供給を制御する制御手段１７とを有する。【選択図】図１
2018113832.tif 000002
【特許請求の範囲】
【請求項１】
一次側電圧を変換して二次側電圧を出力する変換手段と、
交流電源に接続され、前記変換手段の一次側に設けられ、前記交流電源から供給された交流を整流する第一整流手段と、
前記第一整流手段に接続され、前記第一整流手段から出力される電流を平滑して前記変換手段に供給する第一平滑手段と、
前記変換手段の一次側に設けられ、前記変換手段の一次側に流れる電流をスイッチングするスイッチング素子と、
前記変換手段の二次側に設けられ、前記変換手段の二次側に生じた電流を整流する第二整流手段と、
前記第二整流手段に接続され、前記第二整流手段から出力される電流を平滑して負荷に供給する第二平滑手段と、
前記変換手段の二次側に生じる二次側電圧を検知する検知手段と、
前記負荷に流れる負荷電流に応じて前記検知手段の検知結果を補正する補正手段と、
前記補正手段により補正された検知結果に対応する交流電圧であって、前記交流電源から供給される交流電圧を推定する推定手段と、
前記推定手段により推定された交流電圧に基づき前記負荷への電力の供給を制御する制御手段と
を有することを特徴とする電源装置。
【請求項２】
前記制御手段は、
前記推定手段により推定された交流電圧が閾値を下回っていることを判定する判定手段と、
前記推定手段により推定された交流電圧が前記閾値を下回っていなければ前記負荷に電力を供給し、前記推定手段により推定された交流電圧が前記閾値を下回っていれば前記負荷への電力の供給を遮断する遮断手段と
を有していることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記閾値は、前記交流電源から供給される前記交流電圧の低下に起因して前記変換手段の一次側に流れる電流が定格電流となるときの、当該交流電圧であることを特徴とする請求項２に記載の電源装置。
【請求項４】
複数の閾値を記憶する閾値記憶手段をさらに有し、
前記制御手段は、
前記閾値記憶手段に記憶されている複数の閾値から、前記負荷電流に応じた前記閾値を選択する選択手段をさらに有する
ことを特徴とする請求項２または３に記載の電源装置。
【請求項５】
前記制御手段は、前記負荷電流を負荷領域に分類し、前記負荷電流が属する負荷領域に対応する前記閾値を決定することを特徴とする請求項２ないし４のいずれか一項に記載の電源装置。
【請求項６】
前記検知手段の検知結果を前記交流電圧に変換する電圧変換テーブルをさらに有し、
前記推定手段は、前記電圧変換テーブルを参照して前記検知手段の検知結果を前記交流電圧に変換することを特徴とする請求項１ないし５のいずれか一項に記載の電源装置。
【請求項７】
前記検知手段の検知結果を前記交流電圧に変換する演算式をさらに有し、
前記推定手段は、前記演算式に前記検知手段の検知結果を代入することで前記交流電圧を演算することを特徴とする請求項１ないし５のいずれか一項に記載の電源装置。
【請求項８】
前記補正手段により前記検知結果を補正するために使用される補正値に前記負荷電流を変換する値変換テーブルをさらに有し、
前記制御手段は、前記値変換テーブルを参照して前記負荷電流を前記補正値に変換することを特徴とする請求項１ないし７のいずれか一項に記載の電源装置。
【請求項９】
前記制御手段は、前記負荷電流を負荷領域に分類し、前記負荷電流が属する負荷領域に対応する補正値を決定することを特徴とする請求項１ないし７のいずれか一項に記載の電源装置。
【請求項１０】
前記変換手段の二次側に生じた出力電圧を前記変換手段の一次側にフィードバックするフィードバック手段と、
前記変換手段の一次側に設けられ、前記フィードバック手段によりフィードバックされた電圧に基づき前記スイッチング素子を駆動する駆動手段と、をさらに有し、
前記第二整流手段は、前記駆動手段に同期して整流を実行する同期整流回路であることを特徴とする請求項１ないし９のいずれか一項に記載の電源装置。
【請求項１１】
前記制御手段は、前記同期整流回路が出力するパルス信号のデューティに基づき前記負荷電流を計測することを特徴とする請求項１０に記載の電源装置。
【請求項１２】
前記第二整流手段は整流素子であることを特徴とする請求項１ないし９のいずれか一項に記載の電源装置。
【請求項１３】
前記制御手段は、前記検知手段に含まれているオペアンプが出力するパルス信号のデューティに基づき前記負荷電流を計測することを特徴とする請求項１２に記載の電源装置。
【請求項１４】
像担持体と、
前記像担持体を一様に帯電させる帯電手段と、
前記一様に帯電した像担持体の表面を露光することで静電潜像を形成する露光手段と、
前記静電潜像にトナーを付着させてトナー画像を現像する現像手段と、
前記トナー画像をシートに転写する転写手段と、
前記シートに対して前記トナー画像を定着させる定着手段と、
前記帯電手段、前記露光手段、前記現像手段または前記転写手段に電力を供給する電源手段とを有し、
前記電源手段は、請求項１ないし１３のいずれか一項に記載の電源装置であることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流を直流に変換する電源装置およびそれを備えた画像形成装置に関する。
【背景技術】
【０００２】
画像形成装置などの様々な電気機器においてスイッチング電源が採用されている。特許文献１によれば、電圧変成器の二次側に設けられたダイオードに印加された電圧を検知し、その電圧に基づき電圧変成器の一次側に入力された電圧を算出する発明が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２４５０９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、商用交流電源などが供給する交流電圧にはばらつきが生じる。とりわけ、交流電圧が非常に低くなると一次側に定格以上の電流が流れ、一次側の回路部品が破壊されてしまうことがある。したがって、このような低電圧エラーを検知すると、一次側に流れる電流を遮断する保護回路が必要となる。正確に保護回路を作動させるには外部電源から供給される交流電圧を正確に検知することが必要となる。特許文献１に記載の発明では負荷電流の違い依存した検知電圧のばらつきが考慮されていない。したがって、負荷電流に基づき検知結果が補正されれば、より正確に交流電圧を判定することができるようになろう。そこで、本発明は、電源装置に入力される交流電圧を正確に検知することを目的とする。
【課題を解決するための手段】
【０００５】
本発明によれば、
一次側電圧を変換して二次側電圧を出力する変換手段と、
交流電源に接続され、前記変換手段の一次側に設けられ、前記交流電源から供給された交流を整流する第一整流手段と、
前記第一整流手段に接続され、前記第一整流手段から出力される電流を平滑して前記変換手段に供給する第一平滑手段と、
前記変換手段の一次側に設けられ、前記変換手段の一次側に流れる電流をスイッチングするスイッチング素子と、
前記変換手段の二次側に設けられ、前記変換手段の二次側に生じた電流を整流する第二整流手段と、
前記第二整流手段に接続され、前記第二整流手段から出力される電流を平滑して負荷に供給する第二平滑手段と、
前記変換手段の二次側に生じる二次側電圧を検知する検知手段と、
前記負荷に流れる負荷電流に応じて前記検知手段の検知結果を補正する補正手段と、
前記補正手段により補正された検知結果に対応する交流電圧であって、前記交流電源から供給される交流電圧を推定する推定手段と、
前記推定手段により推定された交流電圧に基づき前記負荷への電力の供給を制御する制御手段と
を有することを特徴とする電源装置が提供される。
【発明の効果】
【０００６】
本発明によれば、電源装置に入力される交流電圧を正確に検知することが可能となる。
【図面の簡単な説明】
【０００７】
【図１】電源装置の概略図
【図２】交流電圧と検知電圧との関係を示す図
【図３】負荷電流と検知電圧との関係を示す図
【図４】検知電圧を交流電圧に変換する変換テーブルを示す図
【図５】負荷領域ごとの補正値、検知電圧および閾値電圧を示す図
【図６】電源装置の制御シーケンスを示すフローチャート
【図７】電源装置の概略図
【図８】電源装置の概略図
【図９】電源装置の概略図
【図１０】デューティと検知電圧との関係を示す図
【図１１】電源装置の概略図
【図１２】電源装置の概略図
【図１３】電源装置の負荷を示す図
【図１４】制御部の機能を示す図
【発明を実施するための形態】
【０００８】
［実施例１］
図１は同期整流方式のフライバック電源５３を採用した電源装置１００を示している。以下では、電源装置１００において交流電圧を精度良く検知する方法および交流電圧の低下を精度良く検知する方法が説明される。
【０００９】
図１が示すように、電源装置１００は検知回路４５とフライバック電源５３を含むスイッチング電源装置である。交流電源１は商用交流電源などの外部電源である。交流電源１より供給された一次側電圧である交流電圧Ｖｉｎは整流回路により整流され、その後段に接続された平滑回路により平滑される。図１において整流回路は整流素子であるダイオードブリッジ２により形成されている。平滑回路は平滑コンデンサである一次平滑コンデンサ３により形成されている。これにより、交流電圧Ｖｉｎが概略一定の電圧Ｖｐに変換される。
【００１０】
スイッチングコントローラ６は、トランス４の二次側に生成される出力電圧Ｖｏｕｔが目標電圧となるようスイッチング素子をスイッチングさせる電源制御ＩＣである。ＩＣは集積回路の略称である。スイッチングコントローラ６はトランス４の補助巻線から出力される電圧をダイオードとコンデンサにより形成された整流平滑回路により生成された電源電圧Ｖｃｃを供給されて動作する。スイッチングコントローラ６はＯＵＴ端子からスイッチングパルスを出力してＦＥＴ５のゲート端子に印加する。ＦＥＴ５がスイッチングパルスに応じてスイッチングすることで、一次平滑コンデンサ３からトランス４の一次側にスイッチング電流が流れる。ＦＥＴ５がオンしている間はトランス４の一次側に電流が流れるため、トランス４には励磁エネルギーが蓄えられる。この励磁エネルギーが二次側に伝達することでトランス４の二次側にフォワード電圧Ｖｗが誘起される。一方、ＦＥＴ５がオフしている間はトランス４の一次側には電流が流れない。トランス４に蓄えられた励磁エネルギーはトランス４の二次側にフライバック電圧Ｖｂを誘起させる。
【００１１】
トランス４の二次側に設けられた同期整流ＩＣ８は一次側のスイッチング素子のスイッチング動作に同期して整流を実行する集積回路である。同期整流ＩＣ８はＩＮ端子に入力されるトランス４の端子電圧ＶｔにしたがってＦＥＴ９をオン／オフする。端子電圧Ｖｔが二次側の接地電位に対してプラスの電圧であれば、同期整流ＩＣ８はＦＥＴ９をオフにする。一方、端子電圧Ｖｔが二次側の接地電位に対してマイナスの電圧であれば、同期整流ＩＣ８はＯＵＴ端子をＬｏｗレベルからＨｉｇｈレベルに切り替えることでＦＥＴ９をオンにする。このように、同期整流ＩＣ８は端子電圧Ｖｔに応じて二次側平滑コンデンサ１０を充電するよう同期整流制御を実行する。このように、同期整流ＩＣ８は整流回路を形成している。
【００１２】
二次側平滑コンデンサ１０は同期整流ＩＣ８により整流された電圧を平滑する平滑回路を形成している。二次側平滑コンデンサ１０により平滑された電圧を出力電圧Ｖｏｕｔとする。出力電圧Ｖｏｕｔはフィードバック回路を介してスイッチングコントローラ６にフィードバックされる。図１ではシャントレギュレータ４０、フォトカプラ、抵抗Ｒ１、Ｒ２、Ｒ３がフィードバック回路を形成している。フォトカプラは一次側と二次側とを絶縁するためにフォトトランジスタ１２と発光ダイオード１１により形成されている。スイッチングコントローラ６は、出力電圧Ｖｏｕｔが目標電圧に維持されるようＦＥＴ５を制御する。出力電圧Ｖｏｕｔは二次側回路に供給される。図１において二次側回路は、制御部１７や記憶部１８、その他の二次側回路を含む。その他の二次側回路は電源装置１００の負荷であり、たとえば、ＤＣ５ＶやＤＣ２４Ｖを生成するＤＣＤＣコンバータなどである。
【００１３】
＜交流電圧の推定と低電圧エラー対策の基本的な思想＞
交流電源１から供給される交流電圧Ｖｉｎは様々な要因によって変動する。スイッチングコントローラ６は交流電圧Ｖｉｎが変動しても出力電圧Ｖｏｕｔを一定の電圧に維持する。たとえば、交流電圧Ｖｉｎが低下すると、スイッチングコントローラ６は、ＦＥＴ５等の一次側回路に流す電流量を増やすことでトランス４の励磁エネルギーを維持し、出力電圧Ｖｏｕｔを一定に維持する。ただし、交流電圧Ｖｉｎが閾値電圧よりも低下すると、一次側回路に定格以上の電流が流れてしまう。閾値電圧は、一次側回路に流れる電流が定格電流となるときの交流電圧Ｖｉｎであり、記憶部１８に記憶されている。なお、二次側回路に流れる負荷電流が増大すれば必要となる励磁エネルギーも増大するため、一次側回路に流れる電流量も増大する。これは、負荷電流に応じて閾値電圧が変わることを意味する。つまり、記憶部１８は、負荷電流に応じた複数の閾値電圧を記憶している。制御部１７は、交流電圧Ｖｉｎが閾値電圧を下回ると、抵抗Ｒ７を介してＦＥＴ５０をオフに切り替えることで、二次側回路への電力供給を遮断する。これにより、一次側回路に定格を超える電流が流れることが抑制され、一次側回路が保護される。なお、制御部１７は、検知回路４５により検知された検知電圧Ｖｏに基づき交流電圧Ｖｉｎを算出する。図１において、検知回路４５は、端子電圧Ｖｔを整流するダイオード１３と、整流された電圧を平滑する平滑コンデンサ１４と、平滑された電圧を分圧する抵抗Ｒ４、Ｒ５とを有している。とりわけ、抵抗Ｒ５に生じる電圧が検知電圧Ｖｏとなり、制御部１７のＡ／Ｄポートに入力される。検知電圧Ｖｏは交流電圧Ｖｉｎに対して相関しているため、制御部１７は検知電圧Ｖｏから交流電圧Ｖｉｎを求めることができる。
【００１４】
●負荷電流の削減による一次側電流の削減
以下では一次側回路に流れる電流が定格を越えないよう電源装置１００を制御する方法が説明される。ここでは説明を簡明化するため、負荷電流は複数の領域に分類される。たとえば、負荷電流はその大きさに応じて３つの負荷領域に分類される。負荷領域ａは三つの負荷領域のうちで最も電流が少ない領域である。負荷領域ｃは三つの負荷領域のうちで最も電流が多い領域である。負荷領域ｂの負荷電流は負荷領域ａの負荷電流よりも多く、かつ、負荷領域ｃの負荷電流よりも少ない。負荷領域ａの中心の電流は負荷電流Ｉａと定義される。負荷領域ｂの中心の電流は負荷電流Ｉｂと定義される。負荷領域ｃの中心の電流は負荷電流Ｉｃと定義される。また、負荷電流Ｉａに対応する閾値電圧はＶｔｈａである。負荷電流Ｉｂに対応する閾値電圧はＶｔｈｂである。負荷電流Ｉｃに対応する閾値電圧はＶｔｈｃである。なお、参照符号の末尾に付与されているａ、ｂ、ｃの文字は負荷領域を示している。
【００１５】
図２は負荷電流がＩｃであるときの交流電圧Ｖｉｎと検知電圧Ｖｏｃの関係を示している。実線により示された関係は電源装置１００の製造時に実験を行うことで取得される。これは、この関係には回路部品の個体差に起因したばらつきが存在するからである。ばらつきは破線２０１、２０２により示されている。図２において検知電圧Ｖｏ１が検知されたときの交流電圧はＶｉｎ１である。同様に検知電圧Ｖｏ１００が検知されたときの交流電圧はＶｉｎ１００である。図２は負荷領域ｃについての閾値電圧Ｖｔｈｃも示されている。このように、回路部品の個体差に起因した交流電圧Ｖｉｎの測定誤差を小さくするために、電源装置１００ごとに交流電圧Ｖｉｎと検知電圧Ｖｏｃとの対応関係が取得され、記憶部１８に記憶される。
【００１６】
ところで、負荷に流れる負荷電流に依存して検知電圧Ｖｏが変化してしまう。したがって、負荷電流に応じて検知電圧Ｖｏを補正する必要がある。制御部１７は二次側回路を制御しているため、負荷電流が現在どの負荷領域に属しているかを把握している。たとえば、制御部１７は負荷が第一制御モードで動作しているときは負荷に負荷領域ａの負荷電流が流れることを把握している。制御部１７は負荷が第二制御モードで動作しているときは負荷に負荷領域ｂの負荷電流が流れることを把握している。制御部１７は負荷が第三制御モードで動作しているときは負荷に負荷領域ｃの負荷電流が流れることを把握している。つまり、制御部１７は制御モードから負荷電流を特定することができる。なお、制御部１７は、負荷電流が流れる位置に挿入された検知抵抗の両端電圧をＡ／Ｄポートから取り込むことで、負荷電流を直接的に測定してもよい。このようにして取得した負荷電流に応じて制御部１７は負荷領域を特定し、特定した負荷領域に対応する閾値電圧を記憶部１８から読み出す。制御部１７は検知電圧Ｖｏをモニタし、検知電圧Ｖｏに対応する交流電圧を求め、交流電圧と閾値電圧Ｖｔと比較する。たとえば、負荷電流が負荷領域ｃに分類される電流であり、かつ、交流電圧Ｖｉｎが閾値電圧Ｖｔｈｃを下回ると、制御部１７は交流電圧Ｖｉｎを低電圧エラーと判定する。そして制御部１７はＯＵＴ端子の出力電圧をＬｏｗレベルからＨｉｇｈレベルに切り替え、抵抗Ｒ７を介してＦＥＴ５０をオフに切り替える。これにより、二次側回路への電力供給が遮断される。制御部１７は、負荷電流を削減するために、複数ある二次側回路のうちの一部またはすべてを停止させてもよい。これにより負荷電流が削減されるため、一次側電流が定格電流以下に削減される。このように、制御部１７は負荷電流に応じて閾値電圧を切り替えることで、一次側回路に流れる電流が定格を越えないようになる。
【００１７】
＜フライバック電源における交流電圧Ｖｉｎの推定方法＞
●回路部品に起因した交流電圧Ｖｉｎの推定誤差の低減
制御部１７は検知回路４５を通じて取得した検知電圧Ｖｏから交流電圧Ｖｉｎを求める。図１に示した電圧Ｖｐは、交流電圧Ｖｉｎを整流及び平滑して生成される電圧であるため、交流電圧Ｖｉｎの√２倍の電圧となる。ＦＥＴ５がオンすると、電圧Ｖｐとトランス４の巻線比との積で求まるフォワード電圧Ｖｗが二次側に誘起される。巻線比は一次側巻線と二次側巻線との比である。トランス４の端子電圧Ｖｔは出力電圧Ｖｏｕｔにフォワード電圧Ｖｗが加算された電圧となる。端子電圧Ｖｔはダイオード１３で整流され、平滑コンデンサ１４により平滑され、抵抗Ｒ４、Ｒ５により分圧されて検知電圧Ｖｏとなる。制御部１７はＡ／Ｄポートを通じて検知電圧Ｖｏを取得する。Ａ／Ｄポートはアナログデジタルコンバータ付の入力端子である。
【００１８】
図２が示すように、検知電圧Ｖｏは交流電圧Ｖｉｎにほぼ比例する。したがって、制御部１７は検知電圧Ｖｏから交流電圧Ｖｉｎを推定（演算）できる。しかし、検知電圧Ｖｏは検知回路４５を構成する素子（ダイオード１３、抵抗Ｒ４、Ｒ５）やトランス４の部品ばらつきと、端子電圧Ｖｔに生じるサージ電圧のばらつき等によって変化する。つまり、図２が示す破線２０１と破線２０２の様に交流電圧Ｖｉｎと検知電圧Ｖｏとの関係はフライバック電源５３の個体毎に変わる。また、交流電圧Ｖｉｎが一定であっても、負荷電流の変化に依存して検知電圧Ｖｏは変化してしまう。
【００１９】
図３は交流電圧Ｖｉｎが一定であるときの、負荷電流に対する検知電圧Ｖｏの変化（実線）を示している。図３から負荷電流に応じて検知電圧Ｖｏが変化することが分かる。したがって、負荷電流に応じて検知電圧Ｖｏを補正し、補正された検知電圧Ｖｏに応じて交流電圧Ｖｉが決定される必要がある。
【００２０】
以下では、フライバック電源５３ごとの検知電圧Ｖｏのばらつきを補正する方法が説明される。図４は検知電圧Ｖｏと交流電圧Ｖｉｎとの対応関係を示した変換テーブルを示している。この変換テーブルは負荷電流をＩｃに設定して求められたテーブルである。具体的には、交流電圧をＶｉｎ１からＶｉｎ１００まで変化させたときの検知電圧Ｖｏ１〜Ｖｏ１００を測定することで作成される。変換テーブルはフライバック電源５３の組立時や調整時に作成され、記憶部１８に記憶される。たとえば、記憶部１８は不揮発性のメモリである。このような変換テーブルを電源装置１００ごとに用意することで、電源装置１００に採用されている回路部品に起因した交流電圧Ｖｉｎの推定誤差が減少する。
【００２１】
制御部１７は、検知電圧Ｖｏに対応する交流電圧Ｖｉｎを、変換テーブルを参照することで決定する。たとえば、制御部１７は、負荷電流が負荷領域ｃに属するときに、検知回路４５により取得された検知電圧Ｖｏ４に対応する交流電圧Ｖｉｎ４を変換テーブルから取得する。検知電圧Ｖｏが検知電圧Ｖｏ４と検知電圧Ｖｏ５との間にある電圧であれば、制御部１７は、交流電圧Ｖｉｎ４と交流電圧Ｖｉｎ５とを線形補間することで検知電圧Ｖｏに対応した交流電圧Ｖｉｎを演算してもよい。あるいは、制御部１７は、検知電圧Ｖｏ４と検知電圧Ｖｏ５とのうち検知電圧Ｖｏに近い検知電圧に対応する交流電圧Ｖｉｎを選択してもよい。また、変換テーブルが、検知電圧Ｖｏ１と交流電圧Ｖｉｎ１とのペアと、検知電圧Ｖｏ１００と交流電圧Ｖｉｎ１００とのペアだけを保持していてもよい。制御部１７が、交流電圧Ｖｉｎ１と交流電圧Ｖｉｎ１００とを線形補間することで、交流電圧Ｖｉｎ２〜交流電圧Ｖｉｎ９９を演算してもよい。
【００２２】
●負荷電流の変化に起因した交流電圧Ｖｉｎの推定誤差の低減
次に、負荷電流の変化に依存した検知電圧Ｖｏのバラツキを補正する方法が説明される。図３において、交流電圧Ｖｉｎが一定であるときの、負荷電流Ｉｃに対応する検知電圧Ｖｏｃが示されている。負荷電流Ｉａに対応する検知電圧はＶｏａである。負荷電流Ｉｂに対応する検知電圧はＶｏｂである。補正値ΔＶｏａは検知電圧Ｖｏｃと検知電圧はＶｏａとの差分である。補正値ΔＶｏｂは検知電圧Ｖｏｃと検知電圧はＶｏｂとの差分である。制御部１７は負荷領域ａに属する負荷電流Ｉａに対応する検知電圧Ｖｏａに補正値ΔＶｏａを加算することで、検知電圧Ｖｏａを検知電圧Ｖｏｃに換算する。同様に、制御部１７は負荷領域ｂに属する負荷電流Ｉｂに対応する検知電圧Ｖｏｂに補正値ΔＶｏｂを加算することで、検知電圧Ｖｏｂを検知電圧Ｖｏｃに換算する。これにより、負荷電流Ｉｃについて取得された変換テーブルを負荷電流Ｉａ、Ｉｂについても適用可能となる。これは、補正値ΔＶｏａ、補正値ΔＶｏｂを記憶部１８に保持させることで、負荷電流Ｉａ用の変換テーブルと負荷電流Ｉｂ用の変換テーブルを省略できることを意味する。つまり、制御部１７は、負荷領域がａであることを特定すると、負荷領域ａに対応する補正値ΔＶｏａを記憶部１８から読み出す。さらに、制御部１７は、検知電圧Ｖｏａを補正値ΔＶｏａで補正することで検知電圧Ｖｏｃを求める。さらに、制御部１７は、検知電圧Ｖｏｃに対応する交流電圧Ｖｉｎを変換テーブルから取得する。このような手法を使用することで制御部１７は、負荷電流が変化しても正確に交流電圧Ｖｉｎを決定することが可能となる。
【００２３】
図５は負荷領域から、補正値ΔＶｏ、検知電圧Ｖｏｃの演算式および閾値Ｖｔｈを求めるための変換テーブルを示している。図５が示すように、ＦＥＴ５０をオフするための、交流電圧Ｖｉｎの閾値Ｖｔｈは負荷電流ごとに異なっている。
【００２４】
以上では、説明の簡明化のために三つの負荷領域が例示されている。なお、負荷領域の数とそれに対応する補正値の数を増やすことで、より精度良く検知電圧Ｖｏを補正することが可能となる。
【００２５】
制御部１７は、検知電圧Ｖｏｃの取得と、検知電圧Ｖｏｃから交流電圧Ｖｉｎへの変換とを一定の周期で実行してもよい。これにより、交流電圧Ｖｉｎの変動に追従して精度の良く交流電圧Ｖｉｎが求められるようになる。さらに、制御部１７は、負荷領域に対応した閾値電圧Ｖｔｈを記憶部１８から読み出し、検知電圧Ｖｏｃと比較する。制御部１７は、交流電圧Ｖｉｎが閾値Ｖｔｈよりも低下したときに（低電圧エラー）、ＦＥＴ５０をオフする。これにより、一次側回路に流れる電流が定格を越えないようになり、回路部品が保護される。
【００２６】
＜フローチャート＞
図６を参照しながら制御部１７が実行する制御シーケンスが説明される。Ｓ６０１で制御部１７は負荷領域を特定する。たとえば、制御部１７は負荷の制御モードに基づき負荷領域を特定したり、負荷電流を測定したりすることで負荷領域を特定する。負荷電流を負荷領域に変換する変換テーブルが記憶部１８に記憶され、制御部１７により参照されてもよい。
【００２７】
Ｓ６０２で制御部１７は検知回路４５を通じて検知電圧Ｖｏを取得する。たとえば、制御部１７は、負荷領域がａであれば、検知電圧Ｖｏａを取得する。Ｓ６０３で制御部１７は負荷領域に応じた補正値を決定する。制御部１７は、負荷領域がａであれば、記憶部１８から負荷領域ａに対応する補正値ΔＶｏａを読み出す。ここでは、負荷領域を補正値に変換する変換テーブルが参照されてもよい。Ｓ６０３で制御部１７は負荷領域に応じた補正値ΔＶｏを用いて検知電圧Ｖｏを補正する。制御部１７は、負荷領域がａであれば、補正値ΔＶｏａを用いて検知電圧Ｖｏａを補正して検知電圧Ｖｏｃを演算する。なお、負荷領域がｃであれば、補正値はゼロである。つまり、検知電圧Ｖｏｃは補正されない。このように負荷領域がｃであれば、Ｓ６０４は実質的にスキップされてもよい。
【００２８】
Ｓ６０５で制御部１７は検知電圧Ｖｏｃに対応する交流電圧Ｖｉｎを決定する。たとえば、制御部１７は、記憶部１８に保持されている変換テーブルを参照することで、検知電圧Ｖｏｃに対応する交流電圧Ｖｉｎを取得する。Ｓ６０６で制御部１７は負荷領域に対応した閾値電圧Ｖｔｈを決定する。たとえば、制御部１７は負荷領域ａに対応した閾値電圧Ｖｔｈａを記憶部１８から読み出す。
【００２９】
Ｓ６０７で制御部１７は閾値電圧Ｖｔｈａと交流電圧Ｖｉｎとに基づき低電圧エラーが発生しているかどうかを判定する。たとえば、制御部１７は交流電圧Ｖｉｎが閾値電圧Ｖｔｈａを下回っていれば低電圧エラーが発生していると判定する。制御部１７は交流電圧Ｖｉｎが閾値電圧Ｖｔｈａ以上であれば低電圧エラーが発生していないと判定する。低電圧エラーが発生していなければ、制御部１７はＳ６０２に戻る。一方、低電圧エラーが発生していれば、制御部１７はＳ６０８に進む。Ｓ６０８で制御部１７はＦＥＴ５０をオフに切り替えることで負荷への電力供給を停止する。なお、制御部１７は表示装置や通信装置などのインタフェースを介して電力供給を停止したことを示すメッセージを出力してもよい。
【００３０】
このように本実施例によれば、制御部１７は交流電圧Ｖｉｎを精度良く特定することができる。そのため、制御部１７は低電圧エラーを精度良く検知できる。また、制御部１７は精度よく低電圧エラーから電源装置１００を保護することができる。なお、負荷領域を特定するＳ６０１と検知電圧を取得するＳ６０２との順番は逆でもよい。また、補正値を決定するＳ６０３は負荷領域が特定された後で、かつ、検知電圧を補正する前に実行されれば十分である。閾値電圧を決定するＳ６０６はＳ６０１の後で、かつ、Ｓ６０７の前であればどのタイミングで実行されてもよい。
【００３１】
［実施例２］
図７はダイオード整流方式を用いたフライバック電源５４を含む電源装置１００を示している。図７において図１と共通する部分には同一の参照符号が付与されており、説明が省略される。フライバック電源５４は、トランス４の二次側電圧をダイオード３２によって整流する。つまり、同期整流ＩＣ８とＦＥＴ９がダイオード３２に置換されている。また、出力電圧Ｖｏを検知する回路として検知回路４５に代えて検知回路４４が採用されている。検知回路４４は、トランス４の端子電圧Ｖｔ２を検知することで検知電圧Ｖｏを生成する。
【００３２】
検知回路４４はダイオード２３、反転増幅回路およびピークホールド回路を有している。反転増幅回路は抵抗Ｒ８、Ｒ９およびオペアンプ２６により形成されている。ピークホールド回路はダイオード２７、コンデンサ２８および抵抗Ｒ１０を有している。検知回路４４から出力される検知電圧Ｖｏは制御部１７のＡ／Ｄポートに入力される。制御部１７は検知電圧Ｖｏに基づき一次側の交流電圧Ｖｉｎを求める。
【００３３】
上述したフォワード電圧Ｖｗがトランス４の二次側に誘起されると、端子電圧Ｖｔ２は二次側の接地電位に対してマイナスのフォワード電圧Ｖｗとなる。そのため、オペアンプ２６の出力から抵抗Ｒ９、Ｒ８を介してダイオード２３に電流が流れる。反転増幅によりオペアンプ２６の出力電圧は、ダイオード２３のカソードに印加されている−ＶｗをＲ９／Ｒ８倍して得られるプラスの電圧となる。オペアンプ２６の出力電圧はピークホールド回路により整流および平滑され、検知電圧Ｖｏとして制御部１７のＡ／Ｄポートに入力される。
【００３４】
図２に示したように、検知電圧Ｖｏは交流電圧Ｖｉｎに相関する電圧である。フライバック電源５４の二次に接続された負荷に依存して検知電圧Ｖｏは変化する。よって、実施例２においても、実施例１と同じ検知電圧Ｖｏから交流電圧Ｖｉｎを推定する方法と、二次側回路への電流供給を遮断する方法が適用される。
【００３５】
このように二次側における整流回路の構成が変更されても、制御部１７は精度良く交流電圧Ｖｉｎを推定でき、交流電圧Ｖｉｎの低電圧エラーも精度良く検知できる。これにより、電源装置１００が低電圧エラーから保護される。
【００３６】
［実施例３］
図８は同期整流方式を用いたフォワード電源５５を有する電源装置１００を示している。図１に示したフライバック電源５３がフォワード電源５５に置換されている。そのため、すでに説明済みの箇所には同一の参照符号が付与されており、その個所の説明は省略される。
【００３７】
フォワード電源５５では、トランス４がトランス３３に置換され、チョークコイル４２とダイオード４７とが追加されている。一次側のＦＥＴ５がオンするとトランス３３の一次側に電流が流れ、トランス３３に励磁エネルギーが蓄積される。その結果、トランス３３の二次側にはフォワード電圧Ｖｗが誘起される。ＦＥＴ５がオフすると、トランス３３の一次側には電流が流れない。その結果、トランス３３に蓄えられていた励磁エネルギーはトランス３３の二次側にフライバック電圧Ｖｂを誘起させる。同期整流ＩＣ８は、ＩＮ端子に入力されるトランス３３の端子電圧Ｖｔの符号に応じてＦＥＴ９をオン／オフする。このように、同期整流ＩＣ８は端子電圧Ｖｔに応じて二次側平滑コンデンサ１０を充電するよう同期整流制御を行う。また、ＦＥＴ５がオフになると、チョークコイル４２に蓄積されていたエネルギーが二次側へ放出される。これにより、ダイオード４７を介して流れる電流が二次側平滑コンデンサ１０を充電する。
【００３８】
制御部１７は検知回路４５の検知電圧Ｖｏから交流電圧Ｖｉｎを求める。実施例３ではトランス３３の二次側フライバック電圧Ｖｂの誘起によって検知電圧Ｖｏが生成される点が、実施例１と異なる。すなわち、ＦＥＴ５がオフすると、トランス３３の一次側と二次側の巻線比と電圧Ｖｐとの積で求まるフライバック電圧Ｖｂが二次側に誘起される。そのとき、端子電圧Ｖｔは、フライバック電圧Ｖｂとダイオード４７の順方向電圧Ｖｆとの和となる。検知電圧Ｖｏから交流電圧Ｖｉｎを推定する方法、低下電圧エラーにともなう負荷への電流供給を遮断する方法については実施例１の方法と同様の方法が採用される。
【００３９】
このようにフォワード電源５５が採用されていても、制御部１７は精度良く交流電圧Ｖｉｎを決定でき、かつ、低電圧エラーを検知できる。その結果、電源装置１００を保護することが可能となる。
【００４０】
［実施例４］
上述した実施例では負荷の制御モードや検知抵抗を用いて負荷電流が測定されていた。しかし、負荷電流を取得する方法は他の方法であってもよい。たとえば、同期整流ＩＣ８は、負荷電流に応じたデューティのパルス信号を生成し、ＦＥＴ９のゲート端子に出力する。したがって、制御部１７は、パルス信号のデューティを測定することで負荷電流を求めることができる。なお、スイッチングコントローラ６は、ＰＦＭ（パルス周波数変調）制御やＰＷＭ（パルス幅変調）制御等を用いてＦＥＴ５を制御できるが、ここでは、ＰＷＭ制御が使用されるものとする。
【００４１】
●同期整流方式
図９が示すように、制御部１７は同期整流ＩＣ８のＯＵＴ端子に接続される検知回路４８を用いて負荷領域を求める。検知回路４８は、抵抗Ｒ６と平滑コンデンサ２２とを有している。二次側回路に流れる負荷電流が増加すると、スイッチングコントローラ６の制御により、ＦＥＴ５のオンデューティが増加する。同期整流ＩＣ８はスイッチングコントローラ６に同期してスイッチング動作を実行する。フライバック方式が採用されている場合、ＦＥＴ５のオンデューティが増加するとＦＥＴ９のオンデューティが減少する。したがって、負荷電流とＦＥＴ９のオンデューティとの関係は負の線形関係となる。同期整流ＩＣ８のＯＵＴ端子から出力されたパルス信号は検知回路４８によって平滑される。平滑された電圧は、ＦＥＴ９のオンデューティ（以後ＰＷＭ ＯＮ ＤＵＴＹと記述される）に応じた電圧Ｖｄとなる。電圧Ｖｄは制御部１７のＡ／Ｄポートに入力される。なお、負荷電流が多くなると、電圧Ｖｄは低下する。
【００４２】
図１０はＰＷＭ ＯＮ ＤＵＴＹと電圧Ｖｄとの関係を示している。負荷領域ａはＤＵＴＹ１以上かつＤＵＴＹ２未満の領域である。負荷領域ｂはＤＵＴＹ２以上かつＤＵＴＹ３未満の領域である。負荷領域ｃはＤＵＴＹ３以上かつＤＵＴＹ４未満の領域である。ＤＵＴＹ１、ＤＵＴＹ２、ＤＵＴＹ３、ＤＵＴＹ４に対応する電圧Ｖｄはそれぞれ電圧Ｖｄ１、電圧Ｖｄ２、電圧Ｖｄ３、電圧Ｖｄ４と定義される。記憶部１８は各負荷領域と電圧Ｖｄ１、電圧Ｖｄ２、電圧Ｖｄ３、電圧Ｖｄ４との対応関係を記憶している。制御部１７は記憶部１８に保持されている情報を参照し、検知回路４８により検知された電圧Ｖｄに対応する負荷領域を決定する。たとえば、検知回路４８により検知された電圧Ｖｄが電圧Ｖｄ２以上でかつ電圧Ｖｄ３未満であれば、制御部１７は、負荷領域はｂであると判定する。
【００４３】
このように、制御部１７は同期整流ＩＣ８のＯＵＴ端子から出力されるパルス信号のＰＷＭ ＯＮ ＤＵＴＹから負荷領域を決定することができる。たとえば、負荷に電流を供給する経路に検知抵抗を配置する方法と比較すると、本実施例は省電力の観点で有利であろう。ここでは、スイッチングコントローラ６の制御方法をＰＷＭ制御と仮定したが、ＰＦＭ制御であっても同様に負荷領域を求めることが可能である。
【００４４】
●ダイオード整流方式
図１１は検知回路５８を含む電源装置１００を示している。つまり、図１１では、図７に示した電源装置１００に検知回路５８が追加されている。検知回路５８は検知回路４４のオペアンプ２６の出力端子に接続されている。検知回路５８は抵抗Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、オペアンプ５９、平滑コンデンサ６０で構成されている。オペアンプ２６やオペアンプ５９はコンパレータと呼ばれてもよい。オペアンプ２６はトランス４の電圧Ｖｔ２に基づき出力パルスを生成する。この出力パルスは検知回路５８のオペアンプ５９の非反転入力端子に入力される。オペアンプ５９の反転入力端子には電源電圧を抵抗Ｒ１１とＲ１２とで分圧して生成された基準電圧が印加されている。オペアンプ５９の出力は、ＦＥＴ５がオンのときに、Ｖｏｕｔとなる。オペアンプ５９の出力は、ＦＥＴ５がオフのときに、グランドレベルになる。オペアンプ５９の出力は抵抗Ｒ１４と平滑コンデンサ６０とで平滑されて、検知電圧Ｖｋとなる。検知電圧ＶｋはＦＥＴ５のオンデューティが増加すると低下する。検知電圧ＶｋはＦＥＴ５のオンデューティが減少すると増加する。出力電圧Ｖｋは制御部１７のＡ／Ｄポートに入力される。出力電圧Ｖｋと負荷領域ａ〜ｃについては図１０に示した関係がある。したがって、制御部１７は出力電圧Ｖｋから負荷領域を特定することができる。
【００４５】
以上の通り本実施例の構成によれば、制御部１７は精度良く交流電圧Ｖｉｎを把握することが出来、かつ交流電圧の低電圧異常を精度良く検知出来るため、電源装置の安全性を確保出来る。
【００４６】
［実施例５］
図１２は電源装置１００により電力を供給されて動作する画像形成装置１５０の概略断面図である。画像形成装置１５０は電子写真方式のプリンタであるが、本発明を適用可能な画像形成装置はインクジェット方式、熱転写方式など、他の画像形成方式を採用していてもよい。感光ドラム１２２は、感光体であり、かつ、像担持体であり、時計方向に所定の周速度（プロセススピード）ｖｐｓで回転する。帯電ローラ１２３は感光ドラム１２２の表面を一様に帯電させる。光学走査装置１４０は画像信号に応じた光ビームを出力する。光ビームは反射ミラー１４１によって反射されて、感光ドラム１２２の表面に照射され、静電潜像を形成する。現像ローラ１２１はトナーを付着させて静電潜像を現像し、トナー画像を形成する。
【００４７】
給紙カセットに収容されているシートＳは給紙ローラ１０２によりピックアップされ、分離ローラ１０３によって一枚ずつに分離されて、搬送路に送り出される。搬送路の上流側に設けられた搬送ローラ１０４とレジローラ１０６は搬送路においてシートを搬送する搬送手段の一例である。搬送ローラ１０４とレジローラ１０６の搬送速度は変速自在であり、これらの搬送速度が変化することで、シートＳの搬送速度が変化する。これにより先行シートの後端から後続シートの先端までのシート間隔（いわゆる紙間）が目標間隔に維持される。
【００４８】
転写ローラ１０８が感光ドラム１２２とともにシートＳを挟持しながら搬送することで、感光ドラム１２２上のトナー画像がシートＳに転写される。定着装置１３０は、定着フィルム１３３と加圧ローラ１３４を有している。シートＳは定着フィルム１３３と加圧ローラ１３４とによって挟持されながら搬送され、トナー画像が定着する。その後、シートＳは排出ローラ１１０に送り込まれ、排出トレイ１１１に排出される。なお、感光ドラム１２２、転写ローラ１０８、加圧ローラ１３４および排出ローラ１１０も搬送手段の一例である。
【００４９】
図１３は電源装置１００の負荷を示している。ＤＣＤＣコンバータ１５１は、電源装置１００から供給された電圧をアップコンバートまたはダウンコンバートして駆動回路１５３や高圧電源１５２、光学走査装置１４０に供給する。駆動回路１５３はモーターＭ１を駆動する回路である。モーターＭ１は、感光ドラム１２２、帯電ローラ１２３、現像ローラ１２１、転写ローラ１０８、搬送ローラ１０４などの各種のローラを駆動する駆動源である。図１３においては一つのモーターＭ１が図示されているが、モーターＭ１は複数であってもよい。高圧電源１５２は、電源装置１００は電源装置１００から供給された電圧から数百ボルトの高電圧を生成する電源である。高圧電源１５２は、帯電ローラ１２３に印加される帯電電圧を生成したり、現像ローラ１２１に印加される現像電圧を生成したり、転写ローラ１０８に印加される転写電圧を生成したりする。電源装置１００は、画像形成装置１５０の各部を制御するプリンタコントローラ１５４にも電圧を供給する。電源装置１００は、たとえば、３．３Ｖの直流電圧を生成する。ＤＣＤＣコンバータ１５１は、たとえば、２４Ｖの直流電圧を生成する。これらの数値は例示にすぎず、負荷に応じて変更されてもよい。
【００５０】
＜まとめ＞
図１４は制御部１７が備える機能を示している。これらの機能はＣＰＵなどのプロセッサが記憶部１８に記憶されている制御プログラムを実行することで実現されてもよいし、ＡＳＩＣやＦＰＧＡのハードウエアによって実現されてもよい。
【００５１】
トランス４、３３などの電圧変成器は交流電源１から供給された一次側電圧を変換して二次側電圧を出力する変換手段の一例である。ダイオードブリッジ２などは交流電源１に接続され、変換手段の一次側に設けられ、交流電源１から供給された交流を整流する第一整流手段の一例である。一次平滑コンデンサ３は、第一整流手段に接続され、第一整流手段から出力される電流を平滑して変換手段に供給する第一平滑手段の一例である。ＦＥＴ５は変換手段の一次側に設けられ、変換手段の一次側に流れる電流をスイッチングするスイッチング素子の一例である。ＦＥＴ９やダイオード３２などは変換手段の二次側に設けられ、変換手段の二次側に生じた電流を整流する第二整流手段の一例である。二次平滑コンデンサ１０は、第二整流手段に接続され、第二整流手段から出力される電流を平滑して負荷に供給する第二平滑手段の一例である。検知回路４４、４５、４８、５８などは、変換手段の二次側に生じる二次側電圧を検知する検知手段の一例である。制御部１７の補正部１４０１は、負荷に流れる負荷電流に応じて検知手段の検知結果を補正する補正手段の一例である。また、制御部１７の推定部１４０２は、補正手段により補正された検知結果に対応する交流電圧であって、交流電源１から供給される交流電圧Ｖｉｎを推定する推定手段の一例である。制御部１７の遮断制御部１４０３は、推定部１４０２により推定された交流電圧Ｖｉｎに基づき負荷への電力の供給を制御する制御手段の一例である。このように、本実施例によれば、負荷電流に応じて検知結果が補正されるため、精度よく交流電圧を検知することが可能となる。
【００５２】
制御部１７の判定部１４０４は、推定部１４０２により推定された交流電圧Ｖｉｎが閾値Ｖｔｈを下回っていることを判定する判定手段として機能してもよい。遮断制御部１４０３は、推定部１４０２により推定された交流電圧Ｖｉｎが閾値Ｖｔｈを下回っていなければ負荷に電力を供給し、推定された交流電圧Ｖｉｎが閾値Ｖｔｈを下回っていれば負荷への電力の供給を遮断する遮断手段の一例である。
【００５３】
なお、閾値Ｖｔｈは、交流電源１から供給される交流電圧Ｖｉｎの低下に起因してトランス４、３３の一次側に流れる電流が定格電流となるときの、当該交流電圧である。したがって、遮断制御部１４０３は、一次側に定格電流以上の電流が流れると、一次側の回路部品を保護するために、二次側電流を遮断する。
【００５４】
記憶部１８の閾値テーブル１４１１は、複数の閾値Ｖｔｈａ〜Ｖｔｈｂを記憶する閾値記憶手段の一例である。閾値選択部１４０５は、記憶部１８に記憶されている複数の閾値から、負荷電流に応じた閾値を選択する選択手段の一例である。負荷電流に応じて、交流電圧Ｖｉｎの低下の許容度は異なる。したがって、負荷電流に応じて閾値を変更することで、より正確に一次側の回路部品を保護することが可能となる。
【００５５】
制御部１７の分類部１４０６は、取得部１４０７により取得された負荷電流を負荷領域に分類してもよい。閾値選択部１４０５は、負荷電流が属する負荷領域に対応する閾値を決定してもよい。たとえば、閾値選択部１４０５は、領域テーブル１４１２を参照することで、負荷電流を負荷領域に変換してもよい。これにより負荷電流から閾値を求めるための変換テーブルなどの情報量を削減することが可能となる。
【００５６】
図４に示したように、記憶部１８の電圧テーブル１４１３は、検知回路４４、４５、４８、５８の検知結果を交流電圧Ｖｉｎに変換する電圧変換テーブルの一例である。吸いえ知夫１４２０は、電圧テーブル１４１３を参照して検知回路４４、４５、４８、５８の検知結果を交流電圧Ｖｉｎに変換してもよい。なお、電源装置１００ごとに電圧テーブル１４１３を用意することで、電源装置１００を構成する回路部品の個体差にともなう交流電圧Ｖｉｎの推定誤差が減少する。
【００５７】
記憶部１８は、電圧変換テーブルの代わりに、検知回路４４、４５、４８、５８の検知結果を交流電圧Ｖｉｎに変換する演算式を有していてもよい。推定部１４０２は、演算式に検知結果を代入することで交流電圧Ｖｉｎを演算してもよい。電源装置１００ごとに演算式を用意することで、電源装置１００を構成する回路部品の個体差にともなう交流電圧Ｖｉｎの推定誤差が減少する。
【００５８】
図５に示したように、記憶部１８の補正テーブル１４１４は、補正部１４０１により検知結果を補正するために使用される補正値へ、負荷電流を変換する値変換テーブルの一例である。補正値選択部１４０８は、補正テーブル１４１４などを参照して負荷電流を補正値に変換してもよい。図５に示した補正テーブル１４１４は負荷領域を補正値に変換しているが、負荷電流を補正値に変換するように修正されてもよい。あるいは、領域テーブル１４１２により負荷電流を負荷領域に変換した後に、補正テーブル１４１４が使用されてもよい。つまり、分類部１４０６が負荷電流を負荷領域に分類し、補正値選択部１４０８が負荷電流が属する負荷領域に対応する補正値を決定してもよい。
【００５９】
フォトトランジスタ１２と発光ダイオード１１は、トランス４、３３の二次側に生じた出力電圧をトランス４、３３の一次側にフィードバックするフィードバック手段の一例である。スイッチングコントローラ６は変換手段の一次側に設けられ、フィードバック手段によりフィードバックされた電圧に基づきスイッチング素子を駆動する駆動手段の一例である。同期整流ＩＣとＦＥＴ９は、駆動手段に同期して整流を実行する同期整流回路の一例である。
【００６０】
図９を用いて説明したように、取得部１４０７は、同期整流ＩＣが出力するパルス信号のデューティに基づき負荷電流を計測してもよい。これは、検知抵抗を挿入する計測方法と比較して、電力損失を少なくする。第二整流手段はダイオード３２などの整流素子であってもよい。これは同期整流方式よりも電源装置１００の構成を簡素化する。図１１を用いて説明したように、取得部１４０７は、検知回路４４に含まれているオペアンプ２６が出力するパルス信号のデューティに基づき負荷電流を計測してもよい。これは、検知抵抗を挿入する計測方法と比較して、電力損失を少なくする。取得部１４０７は、検知抵抗に流れる負荷電流を取得するＡ／Ｄポートであってもよい。
【００６１】
電源装置１００は画像形成装置１５０の電源装置として採用されてもよい。感光ドラム１２２は像担持体の一例である。帯電ローラ１２３は像担持体を一様に帯電させる帯電手段の一例である。光学走査装置１４０は一様に帯電した像担持体の表面を露光することで静電潜像を形成する露光手段の一例である。現像ローラ１２１は静電潜像にトナーを付着させてトナー画像を現像する現像手段の一例である。転写ローラ１０８はトナー画像をシートに転写する転写手段の一例である。なお、中間転写体と二次転写ローラとが採用されてもよい。定着装置１３０はシートに対してトナー画像を定着させる定着手段の一例である。電源装置１００は、帯電手段、露光手段、現像手段または転写手段に電力を供給する電源手段の一例である。
【符号の説明】
【００６２】
１…交流電源、２…ダイオードブリッジ、３…平滑コンデンサ、４…トランス、８…同期整流ＩＣ、９…ＦＥＴ、１７…制御部、４４…検知回路
【図１】
2018113832.tif 000003
【図２】
2018113832.tif 000004
【図３】
2018113832.tif 000005
【図４】
2018113832.tif 000006
【図５】
2018113832.tif 000007
【図６】
2018113832.tif 000008
【図７】
2018113832.tif 000009
【図８】
2018113832.tif 000010
【図９】
2018113832.tif 000011
【図１０】
2018113832.tif 000012
【図１１】
2018113832.tif 000013
【図１２】
2018113832.tif 000014
【図１３】
2018113832.tif 000015
【図１４】
2018113832.tif 000016