(57)【要約】【課題】内部電極層と外部電極との接続性が安定した積層セラミックコンデンサを提供すること。【解決手段】積層された複数のセラミック層と複数の内部電極層とを有し、複数の上記内部電極層が露出する露出領域を２つ以上有する略直方体形状の積層体と、上記露出領域を覆う外部電極と、を備え、上記外部電極の少なくとも１つは抵抗付外部電極であり、上記内部電極層は、第１の内部電極層と、上記第１の内部電極層と積層方向において対向する第２の内部電極層とを有し、上記抵抗付外部電極は、上記露出領域において上記内部電極層に直接接触する薄膜電極層と、上記薄膜電極層上に設けられた抵抗電極層と、上記抵抗電極層上に設けられた上記抵抗電極層よりも電気抵抗率の小さい上層電極層を備えることを特徴とする積層セラミックコンデンサ。【選択図】図３
2018107422.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数のセラミック層と複数の内部電極層とを有し、複数の前記内部電極層が露出する露出領域を２つ以上有する略直方体形状の積層体と、
前記露出領域を覆う外部電極と、を備え、
前記外部電極の少なくとも１つは抵抗付外部電極であり、
前記内部電極層は、第１の内部電極層と、前記第１の内部電極層と積層方向において対向する第２の内部電極層とを有し、
前記抵抗付外部電極は、前記露出領域において前記内部電極層に直接接触する薄膜電極層と、前記薄膜電極層上に設けられた抵抗電極層と、前記抵抗電極層上に設けられた前記抵抗電極層よりも電気抵抗率の小さい上層電極層を備えることを特徴とする積層セラミックコンデンサ。
【請求項２】
前記薄膜電極層は、前記積層体における、前記露出領域が形成された面内に配置されている請求項１に記載の積層セラミックコンデンサ。
【請求項３】
前記抵抗電極層は、前記積層体における、前記露出領域が形成された面内に配置されている請求項１又は２に記載の積層セラミックコンデンサ。
【請求項４】
前記積層体は、第１の端面及び前記第１の端面に対向する第２の端面と、前記第１の端面及び前記第２の端面に直交し、互いに対向する第１の側面及び第２の側面と、を有し、
前記第１の端面及び前記第２の端面には前記第１の内部電極層が露出しており、
前記第１の側面及び前記第２の側面には前記第２の内部電極層が露出しており、
前記第１の端面及び前記第２の端面において、前記第１の内部電極層が露出する露出領域を覆う前記外部電極が前記抵抗付外部電極である請求項１〜３のいずれかに記載の積層セラミックコンデンサ。
【請求項５】
前記第１の側面及び前記第２の側面において、前記第２の内部電極層が露出する露出領域を覆う前記外部電極が低抵抗外部電極である請求項４に記載の積層セラミックコンデンサ。
【請求項６】
前記薄膜電極層は、めっき電極である請求項１〜５のいずれかに記載の積層セラミックコンデンサ。
【請求項７】
積層された複数のセラミック層と複数の内部電極層を備え、複数の前記内部電極層が露出する露出領域を２つ以上有する略直方体形状の積層体を形成する積層体形成工程と、
外部電極によって前記露出領域を覆う被覆工程と、を備え、
前記被覆工程は、薄膜電極層と、前記薄膜電極層上に設けられた抵抗電極層と、前記抵抗電極層上に設けられた前記抵抗電極層よりも電気抵抗率の小さい上層電極層を有する抵抗付外部電極によって前記露出領域の少なくとも１つを覆う第１の被覆工程を有し、
前記第１の被覆工程において、露出する前記内部電極層上に直接、薄膜電極層を形成することを特徴とする積層セラミックコンデンサの製造方法。
【請求項８】
前記薄膜電極層をめっき法により形成する請求項７に記載の積層セラミックコンデンサの製造方法。
【請求項９】
前記積層体形成工程において、前記内部電極層のうちの第１の内部電極層が露出する第１の露出領域及び前記第１の露出領域と対向する第２の露出領域、並びに、前記内部電極層のうちの第２の内部電極層が露出する第３の露出領域及び前記第３の露出領域と対向する第４の露出領域を前記積層体の表面に形成し、
前記第１の被覆工程は、前記第１の露出領域及び前記第２の露出領域に露出する第１の内部電極層上に前記薄膜電極層を直接形成する工程を含み、
前記被覆工程は、前記第３の露出領域及び前記第４の露出領域に露出する前記第２の内部電極層上に低抵抗外部電極を直接形成する第２の被覆工程をさらに含む請求項７又は８に記載の積層セラミックコンデンサの製造方法。
【請求項１０】
前記第１の被覆工程は、前記薄膜電極層上に抵抗電極ペーストを塗布した後に焼成して前記抵抗電極層を形成する第１の焼成工程、及び、前記抵抗電極層上に上層電極ペーストを塗布した後に焼成して前記上層電極層を形成する第２の焼成工程を含み、
前記第１の焼成工程における最高温度が、前記第２の焼成工程における最高温度よりも高い請求項９に記載の積層セラミックコンデンサの製造方法。
【請求項１１】
前記第２の被覆工程が、前記第３の露出領域及び前記第４の露出領域に露出する前記第２の内部電極層上に低抵抗外部電極ペーストを塗布した後に焼成する第３の焼成工程を含む請求項１０に記載の積層セラミックコンデンサの製造方法。
【請求項１２】
前記第３の焼成工程における最高温度が、前記第１の焼成工程における最高温度よりも高い請求項１１に記載の積層セラミックコンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法に関する。
【背景技術】
【０００２】
積層セラミックコンデンサは等価直列抵抗（ＥＳＲ）が低いため、高周波域において共振した際に、回路の基準となるインピーダンスを超えてしまう場合が存在する。そのため、高周波対応の積層セラミックコンデンサとして、抵抗を接続した積層セラミックコンデンサ（抵抗付きコンデンサともいう）が存在する。抵抗付きコンデンサとしては、例えば、誘電体層（セラミック層ともいう）と内部電極層とが交互に積層された素子本体の表面に、導電性物質とガラスを含み、抵抗電極層として機能する第１導電層を直接形成し、第１導電層の表面に、金属とガラスとを含む第２導電層を形成することで、内部電極層と電気的に接続された外部端子電極を備えた積層セラミックコンデンサがある（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１２８３２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載された積層セラミックコンデンサでは、素子本体の内部電極層と外部電極との接続性が安定しないという問題があった。この原因は、素子本体の表面に露出する内部電極層の表面に凹凸が存在することによると考えられる。
特許文献１に記載された積層セラミックコンデンサでは、素子本体の表面に第１導電層用ペーストを塗布し、熱処理することによって抵抗電極層として機能する第１導電層を形成している。しかしながら、第１導電層と接触する内部電極層の表面には凹凸が存在している。第１導電層用ペーストを熱処理して形成された第１導電層は、内部電極層の表面の凹凸に対する追従性が充分ではない。このことにより、第１導電層用ペーストを用いて作製された第１導電層と素子本体の内部電極層との密着性にばらつきが発生してしまい、接続性が安定しない。
【０００５】
また、導電性ペーストを焼き付けて形成した電極は、導電性ペーストに含有される導電成分以外の成分の影響で、内部電極層との接触性がばらつくことがある。第１導電層は抵抗電極層として機能するが、内部電極層と第１導電層との接触性がばらつくことで部分的に抵抗の低い領域が形成されてしまうと、その領域に電流が集中してしまい、セラミックコンデンサ全体の抵抗値の制御が困難になるという問題があった。
【０００６】
本発明は、上記の問題を解決するためになされたものであり、内部電極層と外部電極との接続性が安定した積層セラミックコンデンサを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の積層セラミックコンデンサは、積層された複数のセラミック層と複数の内部電極層とを有し、複数の上記内部電極層が露出する露出領域を２つ以上有する略直方体形状の積層体と、上記露出領域を覆う外部電極と、を備え、上記外部電極の少なくとも１つは抵抗付外部電極であり、上記内部電極層は、第１の内部電極層と、上記第１の内部電極層と積層方向において対向する第２の内部電極層とを有し、上記抵抗付外部電極は、上記露出領域において上記内部電極層に直接接触する薄膜電極層と、上記薄膜電極層上に設けられた抵抗電極層と、上記抵抗電極層上に設けられた上記抵抗電極層よりも電気抵抗率の小さい上層電極層を備えることを特徴とする。
【０００８】
本発明の積層セラミックコンデンサにおいて、上記薄膜電極層は、上記積層体における、上記露出領域が形成された面内に配置されていることが好ましい。
【０００９】
本発明の積層セラミックコンデンサにおいて、上記抵抗電極層は、上記積層体における、上記露出領域が形成された面内に配置されていることが好ましい。
【００１０】
本発明の積層セラミックコンデンサにおいて、上記積層体は、第１の端面及び上記第１の端面に対向する第２の端面と、上記第１の端面及び上記第２の端面に直交し、互いに対向する第１の側面及び第２の側面と、を有し、上記第１の端面及び上記第２の端面には上記第１の内部電極層が露出しており、上記第１の側面及び上記第２の側面には上記第２の内部電極層が露出しており、上記第１の端面及び上記第２の端面において、上記第１の内部電極層が露出する露出領域を覆う上記外部電極が上記抵抗付外部電極であることが好ましい。
【００１１】
本発明の積層セラミックコンデンサにおいて、上記第１の側面及び上記第２の側面において、上記第２の内部電極層が露出する露出領域を覆う上記外部電極が低抵抗外部電極であることが好ましい。
【００１２】
本発明の積層セラミックコンデンサにおいて、上記薄膜電極層は、めっき電極であることが好ましい。
【００１３】
本発明の積層セラミックコンデンサの製造方法は、積層された複数のセラミック層と複数の内部電極層を備え、複数の上記内部電極層が露出する露出領域を２つ以上有する略直方体形状の積層体を形成する積層体形成工程と、外部電極によって前記露出領域を覆う被覆工程と、を備え、前記被覆工程は、薄膜電極層と、上記薄膜電極層上に設けられた抵抗電極層と、上記抵抗電極層上に設けられた上記抵抗電極層よりも電気抵抗率の小さい上層電極層を有する抵抗付外部電極によって上記露出領域の少なくとも１つを覆う第１の被覆工程を有し、上記第１の被覆工程において、露出する上記内部電極層上に直接、薄膜電極層を形成することを特徴とする。
【００１４】
本発明の積層セラミックコンデンサの製造方法においては、上記薄膜電極層をめっき法により形成することが好ましい。
【００１５】
本発明の積層セラミックコンデンサの製造方法においては、上記積層体形成工程において、上記内部電極層のうちの第１の内部電極層が露出する第１の露出領域及び上記第１の露出領域と対向する第２の露出領域、並びに、上記内部電極層のうちの第２の内部電極層が露出する第３の露出領域及び上記第３の露出領域と対向する第４の露出領域を上記積層体の表面に形成し、上記第１の被覆工程は、上記第１の露出領域及び上記第２の露出領域に露出する第１の内部電極層上に上記薄膜電極層を直接形成する工程を含み、上記被覆工程は、上記第３の露出領域及び上記第４の露出領域に露出する上記第２の内部電極層上に低抵抗外部電極を直接形成する第２の被覆工程をさらに含むことが好ましい。
なお、第１の被覆工程と第２の被覆工程の順序は特に限定されない。
【００１６】
本発明の積層セラミックコンデンサの製造方法において、上記第１の被覆工程は、上記薄膜電極層上に抵抗電極ペーストを塗布した後に焼成して上記抵抗電極層を形成する第１の焼成工程、及び、上記抵抗電極層上に上層電極ペーストを塗布した後に焼成して上記上層電極層を形成する第２の焼成工程を含み、上記第１の焼成工程における最高温度が、上記第２の焼成工程における最高温度よりも高いことが好ましい。
【００１７】
本発明の積層セラミックコンデンサの製造方法においては、上記第２の被覆工程が、上記第３の露出領域及び上記第４の露出領域に露出する上記第２の内部電極層上に低抵抗外部電極ペーストを塗布した後に焼成する第３の焼成工程を含むことが好ましい。
【００１８】
本発明の積層セラミックコンデンサの製造方法においては、上記第３の焼成工程における最高温度が、上記第１の焼成工程における最高温度よりも高いことが好ましい。
【発明の効果】
【００１９】
本発明によれば、内部電極層と外部電極層との接続性が安定した積層セラミックコンデンサ及びその製造方法を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】図１は、本発明の積層セラミックコンデンサを構成する積層体の一例を模式的に示す斜視図である。
【図２】図２は、本発明の積層セラミックコンデンサの一例を模式的に示す斜視図である。
【図３】図３（ａ）は、図２に示す積層セラミックコンデンサのＬＴ断面の一例を模式的に示す断面図であり、図３（ｂ）は、図２に示す積層セラミックコンデンサのＷＴ断面の一例を模式的に示す断面図である。
【図４】図４は、図３（ａ）において破線で囲んだ抵抗付外部電極近傍の領域の拡大断面図である。
【図５】図５は、図３に示す第１の端面の内部電極層、薄膜電極層及び積層体の状態を模式的に示した説明図である。
【図６】図６は、本発明の積層セラミックコンデンサの別の一例を模式的に示すＬＴ断面図である。
【発明を実施するための形態】
【００２１】
以下、図面を参照して、本発明の積層セラミックコンデンサ及び本発明の積層セラミックコンデンサの製造方法について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
【００２２】
［積層セラミックコンデンサ］
以下、積層体と外部電極とを備えた本発明の積層セラミックコンデンサについて、例を説明する。
まず、図１及び図２を用いて、本発明の積層セラミックコンデンサを構成する積層体及び外部電極について説明する。
図１は、本発明の積層セラミックコンデンサを構成する積層体の一例を模式的に示す斜視図である。図２は、本発明の積層セラミックコンデンサの一例を模式的に示す斜視図である。
【００２３】
本発明の積層セラミックコンデンサ及び積層体では、長さ方向、幅方向、積層方向を、図１に示す積層体１０及び図２に示す積層セラミックコンデンサ１においてそれぞれ両矢印Ｌ、Ｗ、Ｔで定める方向とする。ここで、長さ方向と幅方向と積層方向は互いに直交する。積層方向は、積層体１０を構成する複数のセラミック層２０と複数の内部電極層３０が積み上げられていく方向である。
図１に示す積層体１０及び図２に示す積層セラミックコンデンサ１では、長さ方向の寸法が幅方向の寸法よりも長くなっている。しかしながら、本発明の積層セラミックコンデンサ及び積層体において、長さ方向の寸法と幅方向の寸法の大小関係は特に限定されず、長さ方向の寸法は、幅方向の寸法よりも大きくてもよく小さくてもよい。
【００２４】
積層体１０は、６面を有する略直方体形状であり、積層された複数のセラミック層２０と複数の内部電極層３０を有する。そして、積層体１０は、図１中に両矢印Ｔで示す積層方向Ｔに対向する第１の主面１１及び第２の主面１２と、積層方向Ｔに直交する、両矢印Ｗで示す幅方向Ｗに対向する第１の側面１３及び第２の側面１４と、積層方向Ｔ及び幅方向Ｗに直交する、両矢印Ｌで示す長さ方向Ｌに対向する第１の端面１５及び第２の端面１６と、を含む。
【００２５】
本明細書において、第１の端面１５及び第２の端面１６に直交し、かつ、積層体１０の積層方向と平行な積層体１０の断面をＬＴ断面という。また、第１の側面１３及び第２の側面１４に直交し、かつ、積層体１０の積層方向と平行な積層体１０の断面をＷＴ断面という。
また、第１の側面１３、第２の側面１４、第１の端面１５及び第２の端面１６に直交し、かつ、積層体１０の積層方向に直交する積層体１０の断面をＬＷ断面という。
【００２６】
セラミック層２０は、外層部２１と内層部２２を含む。外層部２１は、積層体１０の両主面側に位置し、主面と最も主面に近い内部電極層との間に位置するセラミック層である。両外層部２１に挟まれた領域が内層部２２である。
【００２７】
図２に示す積層セラミックコンデンサ１では、図１に示す積層体１０の端面（第１の端面１５及び第２の端面１６）が外部電極のうち抵抗付外部電極１００（以下、単に抵抗付外部電極ともいう）によって覆われており、さらに、積層体１０の側面（第１の側面１３及び第２の側面１４）の一部が外部電極のうち低抵抗外部電極２００（以下、単に低抵抗外部電極ともいう）によって覆われている。
本発明の積層セラミックコンデンサでは、露出領域を覆う外部電極の少なくとも１つが抵抗付外部電極であればよく、他の外部電極は抵抗付外部電極であってもよく、低抵抗外部電極であってもよい。
【００２８】
続いて、図３（ａ）及び図３（ｂ）を用いて、本発明の積層セラミックコンデンサを構成するセラミック層及び内部電極層について説明する。
図３（ａ）は、図２に示す積層セラミックコンデンサのＬＴ断面の一例を模式的に示す断面図である。図３（ａ）は、図２におけるＡ−Ａ線断面図でもある。図３（ｂ）は、図２に示す積層セラミックコンデンサのＷＴ断面の一例を模式的に示す断面図である。図３（ｂ）は、図２におけるＢ−Ｂ線断面図でもある。
図３（ａ）及び図３（ｂ）に示すように、複数の内部電極層３０は、積層された第１の内部電極層３５及び第２の内部電極層３６を含む。第１の内部電極層３５は第１の端面１５及び第２の端面１６に露出し、第２の内部電極層３６は第１の側面１３及び第２の側面１４に露出する。第１の内部電極層３５と第２の内部電極層３６がセラミック層２０を挟んで対向する対向電極部で静電容量が発生する。
【００２９】
第１の内部電極層３５が露出する露出領域は抵抗付外部電極１００により覆われている。抵抗付外部電極１００は、内部電極層３０（第１の内部電極層３５）に直接接触する薄膜電極層６１と、薄膜電極層６１上に設けられた抵抗電極層６２と、抵抗電極層６２上に設けられた抵抗電極層６２よりも電気抵抗率の小さい上層電極層６３からなる。
【００３０】
第１の内部電極層３５は、セラミック層２０を挟んで第２の内部電極層３６と対向する対向電極部と、対向電極部から第１の端面１５又は第２の端面１６に引き出された引出電極部とを有し、第１の端面１５上及び第２の端面１６上には、第１の内部電極層３５が露出する領域が形成されている。
第１の内部電極層３５（引出電極部）が第１の端面１５に露出している領域を第１の露出領域とし、第１の内部電極層３５（引出電極部）が第２の端面１６に露出している領域を第２の露出領域とする。
【００３１】
第２の内部電極層３６は、セラミック層２０を挟んで第１の内部電極層３５の対向電極部と対向する対向電極部と、対向電極部から第１の側面１３又は第２の側面１４に引き出されて露出する引出電極部とを有し、第１の側面１３には、第２の内部電極層３６が露出する第３の露出領域が形成されており、第２の側面１４には、第２の内部電極層３６が露出する第４の露出領域が形成されている。第３の露出領域及び第４の露出領域は、それぞれ、抵抗電極層を有さない低抵抗外部電極２００によって覆われている。
【００３２】
図４は、図３（ａ）において破線で囲んだ抵抗付外部電極近傍の領域の拡大断面図である。
図４に示すように、第１の内部電極層３５が露出する露出領域において、第１の内部電極層３５が薄膜電極層６１と直接接触している。第１の端面１５において第１の内部電極層３５が露出する第１の露出領域は、最も外側に形成されている２つの第１の内部電極層３５を含む領域（図４中、両矢印Ｘ２で示される領域）である。これに対して、薄膜電極層６１が形成された領域（図４中、両矢印Ｘ３で示される領域）は、第１の露出領域を完全に覆っていることが好ましい。
また、積層体の稜線部から薄膜電極層６１までの距離は、所定の長さ（図４中、両矢印Ｘ１で示される長さ）だけ離れており、積層体の稜線部から第１の露出領域までの距離は、所定の長さ（図４中、両矢印Ｘ４で示される長さ）だけ離れている。
【００３３】
続いて、積層体の端面において内部電極層が露出する露出領域、該露出領域上に形成される薄膜電極層について図５を用いて説明する。
図５は、図３に示す第１の端面の内部電極層３０、薄膜電極層６１及び積層体の状態を模式的に示した説明図である。図５では、薄膜電極層が形成されている領域を二点鎖線で示している。
図５に示すように、第１の内部電極層３５が露出する領域は、幅方向（Ｗ方向）に伸びる両矢印Ｘ２Ｗと、積層方向（Ｔ方向）に伸びる両矢印Ｘ２Ｔによって示される略矩形形状の領域である。この領域が第１の露出領域である。
第１の露出領域を覆うように、薄膜電極層６１が形成されている（図５中、薄膜電極層６１が覆う領域を二点鎖線で示している）。薄膜電極層６１が形成されている領域は、幅方向（Ｗ方向）に伸びる両矢印Ｘ３Ｗと、積層方向（Ｔ方向）に伸びる両矢印Ｘ３Ｔで示される略矩形形状の領域であり、第１の露出領域を完全に覆っている。
薄膜電極層６１が第１の露出領域を完全に覆っていると、第１の内部電極層３５と薄膜電極層６１との接触抵抗が低減される。
【００３４】
第２の主面１２から第１の内部電極層３５までの長さをＸ４Ｔで示す。両矢印Ｘ４Ｔで示される長さをＴギャップともいう。一方、第１の側面１３から第１の内部電極層３５までの長さを両矢印Ｘ４Ｗで示す。両矢印Ｘ４Ｗで示される長さは、Ｗギャップともいう。
【００３５】
第２の主面１２から薄膜電極層６１までの距離は両矢印Ｘ１Ｔで示される。Ｘ１Ｔで示される長さがＸ４Ｔで示される長さよりも小さければ、薄膜電極層６１はＴ方向において第１の露出領域の全てを覆うことができるため、好ましい。さらには、Ｘ１Ｔで示される長さがＸ４Ｔで示される長さの１／３以上（すなわち、第２の主面１２から薄膜電極層６１までの距離が、Ｔギャップの１／３以上）であることが好ましく、１／２以上であることがより好ましく、９／１０以上であることがさらに好ましい。第１の主面１１から薄膜電極層６１までの距離についても同様である。
【００３６】
第１の側面１３から薄膜電極層６１までの距離は両矢印Ｘ１Ｗで示される。Ｘ１Ｗで示される長さがＸ４Ｗで示される長さよりも小さければ、薄膜電極層６１はＷ方向において第１の露出領域の全てを覆うことができるため、好ましい。さらには、Ｘ１Ｗで示される長さがＸ４Ｗで示される長さの１／３以上（すなわち、第１の側面１３から薄膜電極層６１までの距離が、Ｗギャップの１／３以上）であることが好ましく、１／２以上であることがより好ましく、９／１０以上であることがさらに好ましい。第２の側面１４から薄膜電極層６１までの距離についても同様である。
積層体の側面又は主面から薄膜電極層までの距離が、それぞれＷギャップ又はＴギャップの９／１０以上であると、薄膜電極層６１が積層体１０の稜線部近傍（以下、エッジ部分ともいう）から離れた領域に形成されることとなるため、薄膜電極層上に形成される抵抗電極層の厚さがエッジ部分においてばらつく影響を受けにくくなる。
【００３７】
ただし、図６に示すように、本発明の積層セラミックコンデンサにおいて、薄膜電極層６１は第１の端面１５を完全に覆っていてもよいし、薄膜電極層６１の一部が他の面に回り込んでいてもよい。
図６は、本発明の積層セラミックコンデンサの別の一例を模式的に示すＬＴ断面図である。図６に示す積層セラミックコンデンサでは、第１の端面１５に形成された薄膜電極層６１の一部が第１の端面１５からはみ出すように、第１の主面１１及び第２の主面１２上に回り込んで形成されている。
【００３８】
なお、本明細書では、第１の端面１５及び第２の端面１６に第１の内部電極層が露出し、第１の側面１３及び第２の側面１４に第２の内部電極層が露出する積層体を用いた積層セラミックコンデンサについて説明したが、本発明の積層セラミックコンデンサを構成する積層体は、上記構成を有する積層体に限定されない。例えば、第１の端面１５に第１の内部電極層３５が露出し、第２の端面に第２の内部電極層３６が露出し、第１の側面１３、第２の側面１４に内部電極層が露出していない積層体を用いたとしても、第１の端面１５及び／又は第２の端面１６に露出する露出領域を外部電極で覆い、そのうちの少なくとも１つを抵抗付外部電極１００としたものは、本発明の積層セラミックコンデンサである。
【００３９】
積層体１０は、角部及び稜線部に丸みが付けられていることが好ましい。角部は、積層体の３面が交わる部分であり、稜線部は、積層体の２面が交わる部分である。
なお、稜線部から薄膜電極層までの距離は、稜線部に丸みが付けられている場合であっても、稜線部に丸みが付けられていないと仮定した場合の稜線部からの距離とする。
【００４０】
積層体１０のＬ方向の長さは、０．４ｍｍ以上５．７ｍｍ以下であることが好ましく、０．４６ｍｍ以上４．６ｍｍ以下であることがより好ましく、０．４６ｍｍ以上３．２ｍｍ以下であることがさらに好ましい。積層体１０のＷ方向の長さは、０．２ｍｍ以上５．０ｍｍ以下であることが好ましく、０．２８ｍｍ以上２．７５ｍｍ以下であることがより好ましく、０．２８ｍｍ以上２．５ｍｍ以下であることがさらに好ましい。積層体１０のＴ方向の長さは、０．１９ｍｍ以上２．７ｍｍ以下であることが好ましく、０．２ｍｍ以上２．５ｍｍ以下であることがより好ましく、０．２ｍｍ以上１．９５ｍｍ以下であることがさらに好ましい。
【００４１】
セラミック層の枚数は、５０枚以上６００枚以下であることが好ましく、１００枚以上６００枚以下であることがより好ましい。なお、セラミック層の枚数には、外層部を構成するセラミック層の枚数を含めない。
セラミック層のうち内層部を構成する各セラミック層の厚さは、０．４μｍ以上３．０μｍ以下であることが好ましい。また、外層部の厚さは、片側２０μｍ以上８０μｍ以下であることが好ましく、３０μｍ以上８０μｍ以下であることがより好ましい。
上記したような積層体の各寸法の測定はマイクロメータにより行うことができ、セラミック層の枚数のカウントは光学顕微鏡を用いて行うことができる。
【００４２】
各セラミック層としては、チタン酸バリウム（ＢａＴｉＯ３）に代表される、一般式ＡｍＢＯ３（ＡサイトはＢａであって、Ｂａ以外にＳｒ及びＣａからなる群より選ばれる少なくとも１種を含んでいてもよい。ＢサイトはＴｉであって、Ｔｉ以外にＺｒ及びＨｆからなる群より選ばれる少なくとも１種を含んでいてもよい。Ｏは酸素。ｍはＡサイトとＢサイトのモル比。）で表されるペロブスカイト型化合物を好ましく使用することができる。またチタン酸カルシウム（ＣａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）またはジルコン酸カルシウム（ＣａＺｒＯ３）等を主成分とするセラミック材料を用いても良い。また、各セラミック層は、主成分よりも含有量の少ない副成分として、Ｍｎ、Ｍｇ、Ｓｉ、Ｃｏ、Ｎｉ、Ｖ、Ａｌまたは希土類元素等を含んでいてもよい。
【００４３】
内部電極層は、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金又はＡｕ等の金属材料を含んでいることが好ましい。また、セラミック層に含まれるセラミック材料と同一組成系の誘電体材料を含んでいることも好ましい。
【００４４】
内部電極層の枚数は、５０枚以上６００枚以下であることが好ましく、１００枚以上６００枚以下であることがより好ましい。また、内部電極層の平均厚さは、０．３μｍ以上１．０μｍ以下であることが好ましい。
【００４５】
本発明の積層セラミックコンデンサにおいて、第１の内部電極層が露出する露出領域を覆う外部電極の全て、又は、第２の内部電極層が露出する露出領域を覆う外部電極の全てが抵抗付外部電極であることが好ましい。
第１の内部電極層が露出する露出領域が２箇所以上あり、そのうちの１箇所以上が抵抗付外部電極ではない外部電極で覆われている場合、第１の内部電極層が露出する露出領域のうち抵抗付外部電極ではない外部電極により覆われている露出領域に優先的に電流が流れ、積層セラミックコンデンサ全体としての抵抗値を設計することが困難となる。第２の内部電極層が露出する露出領域についても同様である。
【００４６】
本発明の積層セラミックコンデンサにおいて、露出領域は外部電極に覆われている。
外部電極としては、抵抗付外部電極と低抵抗外部電極が挙げられる。
抵抗付外部電極は、薄膜電極層、抵抗電極層及び抵抗電極層よりも電気抵抗率の小さい上層電極層を含む。抵抗付外部電極は、積層体に形成された露出領域の少なくとも１つを覆っている。薄膜電極層は、第１の内部電極層又は第２の内部電極層と直接接触しており、抵抗電極層は薄膜電極層上に設けられており、上層電極層は抵抗電極層上に設けられている。
【００４７】
本発明の積層セラミックコンデンサにおいては、内部電極層が露出する露出領域を覆う外部電極の少なくとも１つが、薄膜電極層、抵抗電極層及び上層電極層からなる抵抗付外部電極である。露出領域には内部電極層が露出しており、薄膜電極層は該内部電極層と直接接触している。
本発明の積層セラミックコンデンサの等価回路を考えた場合に、複数個あるコンデンサ要素部分から薄膜電極層によって１箇所にまとめられた配線が、抵抗電極層に接続されているとみなすことができる。一方、内部電極層が抵抗電極層と直接接触している場合には、コンデンサ要素部分と抵抗要素部分が直列に接続された回路が複数個並列で接続されているとみなすことができる。そのため、本発明の積層セラミックコンデンサにおいては、内部電極層が抵抗電極層と直接接触している場合と比較して、接続性が安定すると考えられる。
【００４８】
薄膜電極層は、電気抵抗率が１．６５×１０−６Ω・ｃｍ以上１．６５×１０−４Ω・ｃｍ以下であることが好ましい。また、薄膜電極層は、抵抗電極層よりも電気抵抗率が小さいことが好ましい。
薄膜電極層は、導電性ペーストが焼き付けられた層とは異なり、原子が堆積された原子層であり、めっき、スパッタ、蒸着等の薄膜形成法により形成することができる。これらの方法では、薄膜電極層の厚さのばらつきを抑えつつ、所望の厚さの薄膜電極層を形成することができる。
薄膜電極層の電気抵抗率、接着性及び製造容易性等の観点から、めっきにより形成されためっき電極であることが好ましい。
なお、めっき法により形成した薄膜電極層をめっき電極、スパッタにより形成した薄膜電極層をスパッタ電極、蒸着により形成した薄膜電極層を蒸着電極ともいう。
なお、薄膜電極層は上記めっき電極、スパッタ電極、蒸着電極のうちの少なくとも１種の電極を用いて複数層積層されたものであってもよい。
薄膜電極層の好ましい厚さ（後述する）を達成しようとする場合には、上記薄膜形成法が適当である。上記の薄膜形成法以外の方法、例えばペーストディップによって形成される電極層は厚さの平坦性が充分ではなく、ペースト粘度との関係で好ましい厚さ（後述する）を達成することが困難である。
【００４９】
薄膜電極層を構成する金属としては、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金及びＡｕからなる群から選択される少なくとも１つの金属を含むことが好ましく、Ｃｕを含むことがさらに好ましい。なお、薄膜電極層はガラスを含まない層であることが好ましく、単位体積あたりの金属の含有割合が９９体積％以上であることが好ましい。
【００５０】
薄膜電極層の厚さは、特に限定されないが、０．５μｍ以上９μｍ以下であることが好ましく、１μｍ以上５μｍ以下であることがより好ましく、２μｍ以上３μｍ以下であることがさらに好ましい。
薄膜電極層の厚さは、積層セラミックコンデンサを切削してＬＴ断面を露出させ、マイクロスコープで観察することによって測定することができる。内部電極層が露出する露出領域上における１つの薄膜電極層をＴ方向に４等分して得られる５つの地点（分割した薄膜電極層同士の境界である３つの地点、及び、Ｔ方向の両端部である２つの地点）における薄膜電極層の厚さを算出する操作を６サンプルで行い、３０点の平均値を薄膜電極層の厚さとする。
【００５１】
薄膜電極層は、積層体をＬ方向から平面視したときに、積層体における露出領域が形成された面内に配置されていることが好ましい。抵抗電極層の厚みは積層体の稜線部付近（エッジ部ともいう）において薄くなりやすく、また厚みがばらつきやすい。薄膜電極層が露出領域が形成された面外まで延長形成されると、稜線部付近の抵抗電極層を通じて流れる電流が増えるため、積層セラミックコンデンサの抵抗値がばらつく、あるいは、積層セラミックコンデンサ全体としての抵抗値を設計することが困難となる。
【００５２】
抵抗電極層は、抵抗成分に加えて、必要に応じてガラス、金属及び金属酸化物が添加される。
抵抗成分とは、一般的な外部電極に含まれる金属やガラスを除く、電気抵抗率の比較的高い成分を指し、具体的には、ガラスを除く金属酸化物やカーボンなどである。
抵抗成分を構成する金属酸化物（以下、第１の金属酸化物ともいう）としては、例えば、Ｉｎ−Ｓｎ複合酸化物（ＩＴＯ）、Ｌａ−Ｃｕ複合酸化物、Ｓｒ−Ｆｅ複合酸化物、Ｃａ−Ｓｒ−Ｒｕ複合酸化物等の複合酸化物等を用いることができる。
カーボンとしては、カーボンブラック等の無定形炭素やグラファイト等を用いることができる。
【００５３】
ガラスとしては、Ｂ−Ｓｉ系ガラス、Ｂ−Ｓｉ−Ｚｎ系ガラス、Ｂ−Ｓｉ−Ｚｎ−Ｂａ系ガラス、Ｂ−Ｓｉ−Ｚｎ−Ｂａ−Ｃａ−Ａｌ系ガラス等を使用することができる。
抵抗電極層中の第１の金属酸化物とガラスとの体積割合は、３０：７０〜７０：３０であることが好ましい。
【００５４】
金属としては、Ａｇ、Ｎｉ、Ｃｕ、Ａｕ及びＰｄからなる群から選択された少なくとも１種の金属からなることが好ましい。これらの中ではＮｉを含むことがより好ましい。Ｎｉは粒径を細かくできるためである。
【００５５】
第１の金属酸化物以外の金属酸化物（以下、第２の金属酸化物ともいう）としては、例えば、Ａｌ２Ｏ３、ＺｒＯ２、ＴｉＯ２、ＺｎＯ等が挙げられる。
【００５６】
抵抗成分、ガラス、金属及び第２の金属酸化物によって抵抗電極層の電気抵抗率及び抵抗電極層の緻密性を調整することができる。
例えば、金属を添加すると抵抗電極層の電気抵抗率は低下し、第２の金属酸化物を添加すると抵抗電極層の電気抵抗率は増加する。
また、Ｎｉ、Ｃｕ等の金属やＡｌ２Ｏ３、ＴｉＯ２を添加すると抵抗電極層の緻密化を促進することができる。一方、Ｍｏ、Ｃｒ、Ｎｂ等の金属やＺｒＯ２、ＺｎＯ等の第２の金属酸化物を添加すると、抵抗電極層の緻密化を抑制することができる。
なお、緻密化の抑制とは、抵抗電極層の過焼結によるブリスタの発生を防止するという意味合いがある。
【００５７】
抵抗電極層の厚さは、特に限定されないが、５μｍ以上２５μｍ以下であることが好ましい。なお、抵抗電極層の厚さは、薄膜電極層の厚さと同様、内部電極層が露出する露出領域をＴ方向に４等分することによって得られる５つの地点における抵抗電極層の厚さを６つのサンプルで測定した３０点の平均値とする。
また、薄膜電極層の直上に形成されている抵抗電極層の厚さはばらついていないことが好ましい。さらに、薄膜電極層の直上に形成されている抵抗電極層の厚さについて、厚さの最も厚い箇所（図４において両矢印Ｙ１で示す箇所）と、厚さの最も薄い箇所（図４において両矢印Ｙ２で示す箇所）との厚さの差が１５μｍ以下であることがより好ましく、５μｍ以下であることがさらに好ましい。
【００５８】
抵抗電極層の電気抵抗率は、０．０１Ω・ｃｍ以上１００Ω・ｃｍ以下であることが好ましく、０．０５Ω・ｃｍ以上１０Ω・ｃｍ以下であることがより好ましく、０．０５Ω・ｃｍ以上１Ω・ｃｍ以下であることがさらに好ましい。
【００５９】
抵抗電極層は、抵抗電極層の直下に配置されている薄膜電極層の全体を覆っていることが好ましい。薄膜電極層の一部が抵抗電極層で覆われていない場合、覆われていない領域に優先的に電流が流れ、積層セラミックコンデンサ全体としての抵抗値を設計することが困難となる。
【００６０】
抵抗電極層は、積層体をＬ方向から平面視したときに、積層体における露出領域が形成された面内に配置されていることが好ましい。抵抗電極層が、積層体における露出領域が形成された面内に配置されていると、抵抗電極層が積層体の稜線部を超えて他の面に配置されることがない。そのため、抵抗電極層の厚みが積層体の稜線部付近（エッジ部ともいう）においてばらつくことを抑制することができる。
【００６１】
上層電極層は、抵抗電極層よりも電気抵抗率が小さければよく、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金及びＡｕからなる群から選択される少なくとも１つの金属を含むことが好ましく、Ｃｕを含むことがさらに好ましい。なお、薄膜電極層はガラスを含まない層であることが好ましく、単位体積あたりの金属の含有割合が９９体積％以上であることが好ましい。
【００６２】
上層電極層の厚さは特に限定されないが、積層体の端面に抵抗付外部電極が形成されている場合には、これを構成する上層電極層の厚さは５μｍ以上５０μｍ以下であることが好ましい。また、抵抗付外部電極が積層体の側面に形成されている場合には、これを構成する上層電極層の厚さは５μｍ以上４０μｍ以下であることが好ましい。
上層電極層の厚さは、薄膜電極層の厚さと同様、第１の内部電極層が露出する露出領域をＴ方向に４等分することによって得られる５つの地点における上層電極層の厚さを６つのサンプルで測定した３０点の平均値とする。
【００６３】
本発明の積層セラミックコンデンサにおいて、積層体に形成された露出領域を覆う外部電極のうちのいくつかは、低抵抗外部電極であってもよい。
低抵抗外部電極は、抵抗電極層を有さない外部電極であり、電気抵抗率の小さい材料で構成されていれば特に限定されないが、例えば、導電性ペーストを塗布し、焼成したものが挙げられる。
低抵抗外部電極は、抵抗電極層よりも電気抵抗率が小さいことが好ましい。
【００６４】
［積層セラミックコンデンサの製造方法］
以下に、本発明の積層セラミックコンデンサの製造方法を説明する。
本発明の積層セラミックコンデンサの製造方法は、積層された複数のセラミック層と複数の内部電極層を備え、複数の上記内部電極層が露出する露出領域を２つ以上有する略直方体形状の積層体を形成する積層体形成工程と、外部電極によって上記露出領域を覆う被覆工程と、を備え、前記被覆工程は、薄膜電極層と、上記薄膜電極層上に設けられた抵抗電極層と、上記抵抗電極層上に設けられた上記抵抗電極層よりも電気抵抗率の小さい上層電極層を有する抵抗付外部電極によって上記露出領域の少なくとも１つを覆う第１の被覆工程を有し、上記第１の被覆工程において、露出する上記内部電極層上に直接、薄膜電極層を形成することを特徴とする。
【００６５】
まず積層体形成工程について説明する。
積層体形成工程では、積層された複数のセラミック層と複数の内部電極層からなり、複数の内部電極層が露出する露出領域を２つ以上有する略直方体形状の積層体を形成する。
このような積層体を形成する方法としては、例えば、セラミック層となるセラミックグリーンシート上に内部電極層となる内部電極パターンを形成したものを所定枚数積層し、圧縮してグリーンシート積層体とした後、焼成する方法等が挙げられる。
【００６６】
セラミックグリーンシートは、例えば、セラミック層の原料となる金属酸化物と有機物及び溶媒等が混合されたセラミックスラリーを、ＰＥＴフィルム等のキャリアフィルム上に、スプレーコーティング、ダイコーティング、スクリーン印刷等の方法によってシート状に塗布することによって得ることができる。
セラミックグリーンシートの厚さは、０．４μｍ以上３．０μｍ以下が好ましい。
セラミック層の原料となる金属酸化物としては、本発明の積層セラミックコンデンサにおけるセラミック層を構成する原料と同様のものを好適に用いることができる。
【００６７】
内部電極層となる導電性ペーストは、Ｎｉ粉等の金属材料、溶剤、分散剤及びバインダからなり、セラミックグリーンシート上にスクリーン印刷、グラビア印刷等の方法で印刷することにより、内部電極パターンを作製することができる。
印刷された内部電極パターンの厚さは、０．３μｍ以上１．０μｍ以下が好ましい。
圧縮方法としては、例えば、剛体プレスや静水圧プレス等が挙げられる。
なお、プレス時に最外層に一定厚みの樹脂シートを配置することで内部電極パターンが形成されていない部分にも充分に圧力が加わりセラミックグリーンシート同士の接着力を高めることができる。
【００６８】
その後、得られたグリーンシート積層体を、必要に応じて、内部電極層が２箇所以上に露出するように切り出し、所定の条件で焼成することにより、積層体が得られる。
なお、所定形状に切り出したグリーンシート積層体と研磨剤をバレルに収容して、バレルに回転運動を与えることで積層体の角部及び稜線部を丸める、バレル研磨を行うことが好ましい。
【００６９】
続いて、被覆工程について説明する。
被覆工程は、露出領域を外部電極によって覆う工程であり、後述する第１の被覆工程を有する。
【００７０】
第１の被覆工程では、薄膜電極層と、薄膜電極層上に設けられた抵抗電極層と、抵抗電極層上に設けられた上層電極層からなる抵抗付外部電極によって露出領域の少なくとも１つを覆う。このとき、内部電極層上に直接、薄膜電極層を形成する。
【００７１】
内部電極層上に直接薄膜電極層を形成する方法としては、めっき、蒸着、スパッタ等が挙げられるが、薄膜電極層をめっき法により形成することが好ましい。
薄膜電極層の材料としては、本発明の積層セラミックコンデンサで説明した薄膜電極層の材料を好適に用いることができる。
なお、内部電極層上に直接薄膜電極層を形成するにあたって、内部電極層の表面に触媒等を付着させてもよい。
内部電極層の表面に触媒等を付着させることで、薄膜電極層が形成される領域を制御しやすくなる。
【００７２】
薄膜電極層は、内部電極層が露出している面以外に形成しないことが好ましい。また、積層体のＷ方向における積層体の稜線部から薄膜電極層までの距離が、積層体のＷギャップの１／３以上となるように薄膜電極層を形成することが好ましく、１／２以上となるように薄膜電極層を形成することがより好ましく、９／１０以上となるように薄膜電極層を形成することがさらに好ましい。さらに、積層体のＴ方向における積層体の稜線部から薄膜電極層までの距離が、積層体のＴギャップの１／３以上となるように薄膜電極層を形成することが好ましく、１／２以上となるように薄膜電極層を形成することがより好ましく、９／１０以上となるように薄膜電極層を形成することがさらに好ましい。
【００７３】
薄膜電極層の厚さは、特に限定されないが、続く工程により形成される抵抗電極層よりも薄いことが好ましく、０．５μｍ以上９μｍ以下であることがより好ましい。
【００７４】
続いて、薄膜電極層上に抵抗電極層を形成する。
薄膜電極層上に抵抗電極層を形成する方法としては、例えば、薄膜電極層が形成されている積層体の端面（又は側面）を抵抗電極層となる抵抗電極ペーストに含浸させた後に焼成する方法や、抵抗電極層となる抵抗電極ペーストをシート状に加工したものを薄膜電極層の表面に付与した後に焼成する方法などが挙げられる。
薄膜電極層上に形成される抵抗電極ペーストの厚さは、特に限定されないが、焼成後の抵抗電極層の厚さが５μｍ以上２５μｍ以下となる厚さであることが好ましい。
【００７５】
抵抗電極ペーストは、例えば、金属酸化物粉末、ガラス、分散剤、溶媒等を含み、一定の粘度を有していることが好ましい。
抵抗電極ペーストをシート状に加工する方法としては、抵抗電極ペーストをキャリアフィルム上に塗布し、乾燥させた後、キャリアフィルムを剥離する方法が挙げられる。
抵抗電極ペーストを構成する金属酸化物及びガラスは、本発明の積層セラミックコンデンサにおいて説明した抵抗電極層を構成する材料と同様のものを好適に用いることができる。
【００７６】
抵抗電極ペースト又は抵抗電極ペーストをシート状に加工したものを第１の焼成工程により焼成することにより、薄膜電極層上に抵抗電極層が形成される。
第１の焼成工程における焼成温度は、特に限定されないが、７００℃以上８００℃以下であることが好ましく、さらに、第１の焼成工程における最高温度は、後述する第２の焼成工程における最高温度よりも高いことが好ましい。
【００７７】
続いて、抵抗電極層上に上層電極層を形成する。
抵抗電極層上に上層電極層を形成する方法としては、例えば、上層電極層を構成する金属粒子を溶媒中に分散させた上層電極ペーストを抵抗電極層上に塗布し焼成する方法や、上層電極ペーストをシート状に成形した上層電極ペーストシートを抵抗電極層上に付与し焼成する方法が挙げられる。
また、上層電極層を構成する金属粒子と熱硬化性樹脂を含んだ導電性樹脂ペーストを抵抗電極層上に塗布し、熱処理することで樹脂を熱硬化させ、上層電極層を形成してもよい。
抵抗電極層上に塗布又は付与される上層電極ペーストの厚さは、特に限定されないが、焼成後の上層電極層の厚さが、端面の場合には５μｍ以上５０μｍ以下となる厚さ、側面の場合には５μｍ以上４０μｍ以下となる厚さであることが好ましい。
【００７８】
上層電極層となる上層電極ペーストとしては、抵抗電極層よりも上層電極層の電気抵抗率が小さくなるような組成であればよく、例えば、金属粒子、ガラス、分散剤、溶媒等を含み、一定の粘度を有していることが好ましい。
上層金属層を構成する金属粒子の平均粒子径は小さいほうが好ましく、平均粒子径が０．１μｍ以上３μｍ以下のものがより好ましい。
金属粒子の平均粒子径が小さい程、抵抗電極層との接触面積が多くなり、また、低温でも焼結が進みやすい。
上層電極ペーストを構成する金属粒子及びガラスは、本発明の積層セラミックコンデンサにおいて説明した上層電極層を構成する材料と同様のものを好適に用いることができる。
【００７９】
上層電極ペーストを構成する金属粒子は、扁平形状の金属粒子を含むことが好ましい。扁平形状の金属粒子を含むことで、積層体の稜線部近傍に形成された抵抗電極層を覆う上層電極層の厚さを厚くすることができるため、積層セラミックコンデンサの抵抗値が設計値からばらつくことを抑制できる。
【００８０】
抵抗電極層上に上層電極ペーストを塗布する方法は特に限定されないが、抵抗電極層が形成されている積層体の端面（又は側面）を上層電極層となる上層電極ペーストに含浸させる方法や印刷などの方法が挙げられる。
【００８１】
上層電極ペースト又は上層電極ペーストをシート状に加工したものを第２の焼成工程により焼成することにより、抵抗電極層上に上層電極層が形成される。
第２の焼成工程における最高温度は、特に限定されないが６００℃以上７００℃以下であることが好ましく、第２の焼成工程における最高温度が、第１の焼成工程における最高温度よりも低いことがより好ましい。第２の工程における最高温度が第１の焼成工程における最高温度よりも高いと、一旦形成された抵抗電極層が第２の焼成工程により劣化してしまうおそれがある。
【００８２】
以上の工程により、露出領域を覆う抵抗付外部電極が形成される。
なお、抵抗付外部電極の最外層である上層電極層上にさらに、めっき層を形成してもよい。めっき層を形成することにより、ハンダ濡れ性が向上し、積層セラミックコンデンサの実装が容易となる。めっき層の組成は特に限定されないが、Ｎｉ／Ｓｎめっきであることが好ましい。
また上層電極層上にめっき層を形成する際には、上層電極層の表面にブラスト処理等の粗面化処理を施してもよい。粗面化処理を施すことで、めっき付き性が向上する。
【００８３】
本発明の積層セラミックコンデンサの製造方法において、被覆工程は、さらに第２の被覆工程を備えていてもよい。
第２の被覆工程は、内部電極層が露出している露出領域に対して、内部電極層上に低抵抗外部電極を直接形成する工程である。
例えば、積層体形成工程において、第１の内部電極層が露出する第１の露出領域及び第１の露出領域と対向する第２の露出領域、並びに、第２の内部電極層が露出する第３の露出領域及び上記第３の露出領域と対向する第４の露出領域を有する積層体を形成した場合、被覆工程は、該積層体の第１の露出領域及び第２の露出領域を覆うように抵抗付外部電極を形成する第１の被覆工程に加えて、第３の露出領域及び第４の露出領域に露出する第２の内部電極層に直接、低抵抗外部電極を形成する第２の被覆工程を備えていてもよい。
【００８４】
第２の被覆工程としては、例えば、内部電極層が露出した露出領域に対して、導電性ペーストを塗布し、焼成する方法が挙げられる。
第２の被覆工程に用いることのできる導電性ペーストとしては、第１の被覆工程において用いる上層電極ペーストを好適に用いることができる。
内部電極層が露出した露出領域の表面に上層電極ペーストを塗布した後、第３の焼成工程を行うことで、内部電極層が露出した露出領域の表面に低抵抗外部電極を直接形成することができる。
第３の焼成工程の最高温度は特に限定されないが、第２の焼成工程の最高温度よりも高いことが好ましい。
低抵抗外部電極の表面には、必要に応じて、めっき層を形成してもよい。めっき層を形成することにより、ハンダ濡れ性が向上し、積層セラミックコンデンサの実装が容易となる。めっき層の組成は特に限定されないが、Ｎｉ／Ｓｎめっきであることが好ましい。
【００８５】
第１の被覆工程及び第２の被覆工程の順序は特に限定されず、第１の被覆工程を先に行ってもよく、第２の被覆工程を先に行ってもよく、第１の被覆工程の最中に第２の被覆工程の一部を行ってもよく、第２の被覆工程の最中に第１の被覆工程の一部を行ってもよい。
ただし、形成される電極の緻密性及び焼成温度を考慮すると、第２の被覆工程を先に行うことが好ましい。
【実施例】
【００８６】
以下、本発明の積層セラミックコンデンサをより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。
【００８７】
（実施例１）
（積層体の作製）
セラミック原料としてのＢａＴｉＯ３に、ポリビニルブチラール系バインダ、可塑剤及び有機溶剤としてのエタノールを加え、これらをボールミルにより湿式混合し、セラミックスラリーを作製した。次いで、このセラミックスラリーをリップ方式によりシート成形し、矩形のセラミックグリーンシートを得た。次に、上記セラミックグリーンシート上に、Ｎｉを含有する導電性ペーストをスクリーン印刷し、Ｎｉを主成分とする内部電極パターンを形成した。次に、内部電極パターンが形成されたセラミックグリーンシートを、内部電極層の引き出されている側が互い違いになるように複数枚積層し、コンデンサ本体となるべき生の積層シートを得た。次に、この生の積層シートを、加圧成形し、ダイシングにより分割してチップを得た。得られたチップをＮ２雰囲気中にて１２００℃で加熱して、バインダを燃焼させた後、Ｈ２、Ｎ２及びＨ２Ｏガスを含む還元性雰囲気中において焼成し、焼結した積層体を得た。積層体の構造は、複数のセラミック層と複数の内部電極層を有する構造である。積層体の寸法は、Ｌ方向０．９２ｍｍ×Ｗ方向０．５５ｍｍ×Ｔ方向０．３９ｍｍであった。Ｌ方向の端面である第１の端面及び第２の端面には第１の内部電極層が露出する露出領域が形成されており、Ｗ方向の端面である第１の側面及び第２の側面には第２の内部電極層が露出する露出領域が形成されていた。
内部電極層の平均厚みは０．５５μｍ、内部電極層に挟まれるセラミック層の平均厚みは０．７５μｍであり、内部電極の枚数は２６６枚であった。
【００８８】
（第２の被覆工程）
第１の側面及び第２の側面に露出する第２の内部電極層の表面に対して、銅粉末を含有する導電性ペーストを塗布し、８５０℃で焼成することで、第１の側面及び第２の側面にそれぞれ低抵抗外部電極を形成した。
【００８９】
（第１の被覆工程）
（１）薄膜電極層の作製
第１の端面及び第２の端面に対してサンドブラスト加工を行い、第１の端面及び第２の端面における内部電極層の露出度を向上させて、めっき付き性を向上させた。
その後積層体全体に対して湿式銅めっきを行い、第１の端面及び第２の端面に第１の内部電極層と直接接続された厚さ２μｍの薄膜電極層を形成するとともに、第１の側面及び第２の側面の低抵抗外部電極上にめっき層を形成した。このとき、第１の端面及び第２の端面に形成された薄膜電極層の稜線部からの距離は、Ｗ方向でＷギャップの０．９５倍、Ｔ方向でＴギャップの０．９５倍であった。
（２）抵抗電極層の作製
Ｉｎ−Ｓｎ複合酸化物、ガラス及びＮｉ粉末を４０ｗｔ％：５０ｗｔ％：１０ｗｔ％の割合で混合した混合粉末を溶媒に分散させて抵抗電極ペーストを作製した。ガラスとしてはＢ−Ｓｉ−Ｚｎ−Ｂａ−Ｃａ−Ａｌ系ガラスを用いた。
得られた抵抗電極ペーストを第１の端面及び第２の端面に形成された薄膜電極層を完全に覆うように、かつ、第１の端面及び第２の端面からそれぞれはみ出さないように、ディスペンサーで塗布し、７７０℃で焼成した。
（３）上層電極層の作製
平均粒子径１μｍの銅粒子（球状粒子と扁平粒子との混合物）とガラスとの混合物を溶媒に分散させて上層電極ペーストを作製した。このとき、上層電極ペーストを焼成して得られる上層電極層の電気抵抗率が、抵抗電極ペーストを焼成して得られる抵抗電極層の電気抵抗率よりも低くなるように上層電極ペーストの組成を調整した。
ガラスとしては、抵抗電極ペーストと同様のＢ−Ｓｉ−Ｚｎ−Ｂａ−Ｃａ−Ａｌ系ガラスを用いた。
得られた上層電極ペーストに第１の端面及び第２の端面を浸漬して抵抗電極層上に上層電極ペーストを塗布し、その後６５０℃で焼成した。形成された上層電極層の厚さは最も厚い箇所で２０μｍであった。
以上の手順により、第１の端面及び第２の端面を薄膜電極層、抵抗電極層及び上層電極層からなる抵抗付外部電極で覆った。
【００９０】
（積層体の研磨）
この積層体を積層体よりも目の細かいメッシュの網カゴに収容した後、網カゴを回転させながら、圧力０．０５ＭＰａで２０分間、ジルコニア粉を積層体にぶつけることによって研磨を行い、第１の端面及び第２の端面に形成された上層電極層の表面のガラスを除去し、めっき付き性を向上させた。
【００９１】
（めっき処理）
研磨を経た積層体に対してまずＮｉめっきを行い、続いてＳｎめっきを行い、第１の端面及び第２の端面に形成された上層電極層上、並びに、第１の側面及び第２の側面に形成された低抵抗外部電極上にそれぞれ、Ｎｉ／Ｓｎめっき層を形成した。
以上の手順により、実施例１に係る積層セラミックコンデンサを得た。
なお、抵抗電極層の組成及び厚さを調整して、実施例１に係る積層セラミックコンデンサのＥＳＲを約５０ｍΩに調整した。
【００９２】
（実施例２）
第１の被覆工程の（２）抵抗電極層の作製において、抵抗導電性ペーストに第１の端面及び第２の端面を浸漬することで、第１の端面及び第２の端面からはみ出すように抵抗電極ペーストを塗布した。それ以外は実施例１と同様の手順で、実施例２に係る積層セラミックコンデンサを製造した。
【００９３】
（実施例３）
第１の被覆工程の（１）薄膜電極層の作製よりも前に、第１の端面及び第２の端面の全面に触媒であるパラジウム粒子を付与し、その後薄膜電極層を形成することにより、第１の端面及び第２の端面からはみ出すように、第１の側面、第２の側面、第１の主面、第２の主面の一部に薄膜電極層を形成した。それ以外は、実施例２と同様の手順で、実施例３に係る積層セラミックコンデンサを製造した。
【００９４】
（比較例１）
第１の被覆工程における（１）薄膜電極層の作製を行わず、（２）抵抗電極層の作製において用いる抵抗電極ペーストの組成を変更した。それ以外は、実施例１と同様の手順で、比較例１に係る積層セラミックコンデンサを製造した。また、（２）抵抗電極層の作製において抵抗電極ペーストの組成を変更することにより、比較例１に係る積層セラミックコンデンサのＥＳＲを約５０ｍΩに調整した。
【００９５】
（比較例２）
第１の被覆工程における（１）薄膜電極層の作製を行わず、（２）抵抗電極層の作製において用いる抵抗電極ペーストの組成を変更した。それ以外は、実施例２と同様の手順で、比較例２に係る積層セラミックコンデンサを製造した。また、（２）抵抗電極層の作製において抵抗電極ペーストの組成を変更することにより、比較例２に係る積層セラミックコンデンサのＥＳＲを約５０ｍΩに調整した。
【００９６】
（端面における抵抗付外部電極の観察）
実施例１〜３及び比較例１〜２に係る積層セラミックコンデンサの周囲を樹脂で固め、ＬＴ側面に対して研磨を行い、Ｗ方向の１／２の深さまで研磨することで、ＬＴ断面を露出させた。この研磨面に対してイオンミリングを行って研磨によるダレを除去することで、観察用の断面を得た。この観察用の断面をマイクロスコープで観察することによって、各電極層（薄膜電極層、抵抗電極層及び上層電極層）の形成されている領域を観察した。結果を表１に示す。
【００９７】
（ＥＳＬの測定）
実施例１〜３及び比較例１〜２に係る積層セラミックコンデンサをそれぞれ２０個ずつ準備し、これを実装基板上に実装し、ネットワークアナライザー（アジレント社製  Ｅ５０７１Ｂ）を用いてＥＳＬを測定し、２０個の平均値を求めた。測定周波数帯域は１００ＭＨｚとした。結果を表１に示す。
【００９８】
（ＥＳＲの測定）
実施例１〜３及び比較例１〜２に係る積層セラミックコンデンサをそれぞれ２０個ずつ準備し、ＬＣＲメータ（アジレント社製  Ｅ４９８０Ａ）を用いてＥＳＲを測定し、２０個の平均値及びＥＳＲのばらつき（ＥＳＲ＿ＣＶ）を求めた。測定条件は１ＭＨｚ、０．０１Ｖｒｍｓとした。結果を表１に示す。
【００９９】
【表１】
2018107422.tif 000003
【０１００】
表１の結果より、本発明の積層セラミックコンデンサは、ＥＳＬが低く、内部電極層と外部電極との接続性が安定していることが確認できた。また、薄膜電極層及び／又は抵抗電極層を、抵抗付外部電極を形成する積層体の面内（すなわち端面のみ）に形成することで、ＥＳＲのばらつき（ＥＳＲ＿ＣＶ）を抑制することができることも確認できた。
なお、実施例１〜３では薄膜電極層をめっき法により形成したが、スパッタ及び蒸着によって薄膜電極層を形成したものであっても、低ＥＳＬ化及びＥＳＲのばらつきを抑制する効果がめっき法の場合と同様であることを確認した。さらに、薄膜電極層の厚さを２μｍから、０．５μｍ、９μｍにそれぞれ変更した場合であっても、低ＥＳＬ化及びＥＳＲのばらつきを抑制する効果が実施例１〜３の場合（厚さ２μｍの場合）と同様であることを確認した。
【符号の説明】
【０１０１】
１  積層セラミックコンデンサ
１０  積層体
１１  第１の主面
１２  第２の主面
１３  第１の側面
１４  第２の側面
１５  第１の端面
１６  第２の端面
２０  セラミック層
２１  外層部（セラミック層）
２２  内層部（セラミック層）
３０  内部電極層
３５  第１の内部電極層
３６  第２の内部電極層
６１  薄膜電極層
６２  抵抗電極層
６３  上層電極層
１００  外部電極（抵抗付外部電極）
２００  外部電極（低抵抗外部電極（抵抗電極層を有さない外部電極））
【図１】
2018107422.tif 000004
【図２】
2018107422.tif 000005
【図３】
2018107422.tif 000006
【図４】
2018107422.tif 000007
【図５】
2018107422.tif 000008
【図６】
2018107422.tif 000009