(57)【要約】【課題】多パルス制御は、制御ソフトウェアの負荷が増大し、またスイッチング・タイミングの調整が必要になる。【解決手段】半導体装置は、ＣＰＵとメモリを含む制御部と、電力用半導体装置を駆動するドライバＩＣを制御するＰＷＭ出力回路と、モータ電流を検出する電流検出回路と、モータの角度を検出する角度検出回路と、を備える。ＰＷＭ出力回路は矩形波生成回路を備え、矩形波生成回路は角度検出回路の角度と基底矩形波情報とに基づいて矩形波を生成する。【選択図】図１
2018107996.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置は、
ＣＰＵとメモリを含む制御部と、
電力用半導体装置を駆動するドライバＩＣを制御するＰＷＭ出力回路と、
モータ電流を検出する電流検出回路と、
モータの角度を検出する角度検出回路と、
を備え、
前記ＰＷＭ出力回路は矩形波生成回路を備え、
前記矩形波生成回路は前記角度検出回路の角度情報と基底矩形波情報とに基づいて矩形波を生成する。
【請求項２】
請求項１の半導体装置において、
前記矩形波生成回路は、
前記角度検出回路からの角度情報と前記基底矩形波情報に基づいて設定されたレジスタ内の角度情報とを比較するコンペア回路と、
前記コンペア回路の比較結果に基づいて矩形波パルスの立上げまたは立ち下げを行う波形合成回路と、
を備える。
【請求項３】
請求項２の半導体装置において、
前記メモリは前記基底矩形波情報を格納する。
【請求項４】
請求項３の半導体装置において、
前記基底矩形波情報は理論正弦波とモータ電流測定波形の偏差に基づいて算出される。
【請求項５】
請求項４の半導体装置において、
前記基底矩形波情報は前記偏差が最小になるように矩形波パルスのデューティ比および位相を調整して算出される。
【請求項６】
請求項１の半導体装置において、
前記制御部は、
理論正弦波を算出する手段と、
１パルスによるモータ電流測定波形と前記理論正弦波との偏差に基づいて前記基底矩形波情報を算出する手段と、
前記基底矩形波情報のデューティ比を変えて調整する手段と、
前記基底矩形波情報の位相を変えて調整する手段と、
調整した基底矩形波情報を前記メモリに格納する手段と、
を備える。
【請求項７】
請求項６の半導体装置において、
前記制御部は、さらにモータベクトル制御手段を備える。
【請求項８】
半導体装置は、
電力用半導体装置を駆動するドライバＩＣを制御するＰＷＭ出力回路と、
モータ電流を検出する電流検出回路と、
モータの角度を検出する角度検出回路と、
を備え、
前記ＰＷＭ出力回路は矩形波生成回路を備え、
前記矩形波生成回路は前記角度検出回路の角度情報と理論正弦波とに基づいて矩形波を生成する。
【請求項９】
請求項８の半導体装置において、
前記矩形波生成回路は、
前記角度検出回路からの角度情報に対応する電流情報を格納する理論正弦波テーブルと、
前記電流検出回路からの電流情報と前記理論正弦波テーブルの電流情報との偏差を求める演算器と、
前記偏差の上限を設定する上限レジスタと、
前記偏差の下限を設定する下限レジスタと、
前記偏差と前記上限レジスタの内容の比較結果および前記偏差と前記下限レジスタの内容の比較結果に基づいて矩形波パルスの立上げまたは立ち下げを行う比較回路と、
を備える。
【請求項１０】
請求項９の半導体装置において、
前記比較回路は、前記偏差が前記上限レジスタの値以上または超えた場合は矩形波パルスを立下げ、前記偏差が前記下限レジスタの値以下または下回った場合は矩形波パルスを立上げる。
【請求項１１】
請求項１０の半導体装置において、
前記矩形波生成回路は、さらに、前記電流検出回路からの電流情報のゲインおよびオフセットを調整する回路を備える。
【請求項１２】
電力変換装置は、
電動機に交流電流を供給する電力用半導体装置と、
前記電力用半導体装置を駆動する第一半導体装置と、
前記第一半導体装置を制御する第二半導体装置と、
前記電動機の電流を検出する電流検出器と、
前記電動機の角度を検出する角度検出器と、
を備え、
前記第二半導体装置は、
ＣＰＵとメモリを含む制御部と、
前記第一半導体装置を制御するＰＷＭ出力回路と、
前記電流検出器からの電流情報を検出する電流検出回路と、
前記角度検出器からの角度情報を検出する角度検出回路と、
を備え、
前記ＰＷＭ出力回路は矩形波生成回路を備え、
前記矩形波生成回路は前記角度検出回路の角度情報と基底矩形波情報とに基づいて矩形波を生成する。
【請求項１３】
請求項１２の電力変換装置において、
前記矩形波生成回路は、
前記角度検出回路からの角度情報と前記基底矩形波情報に基づいて設定されたレジスタ内の角度情報とを比較するコンペア回路と、
前記コンペア回路の比較結果に基づいて矩形波パルスの立上げまたは立ち下げを行う波形合成回路と、
を備える。
【請求項１４】
請求項１３の電力変換装置において、
前記メモリは前記基底矩形波情報を格納する。
【請求項１５】
請求項１４の電力変換装置において、
前記基底矩形波情報は理論正弦波とモータ電流測定波形の偏差に基づいて算出される。
【請求項１６】
請求項１５の電力変換装置において、
前記基底矩形波情報は前記偏差が最小になるように矩形波パルスのデューティ比および位相を調整して算出される。
【請求項１７】
請求項１２の電力変換装置において、
前記制御部は、
理論正弦波を算出する手段と、
１パルスによるモータ電流測定波形と前記理論正弦波との偏差に基づいて前記基底矩形波情報を算出する手段と、
前記基底矩形波情報のデューティ比を変えて調整する手段と、
前記基底矩形波情報の位相を変えて調整する手段と、
調整した基底矩形波情報を前記メモリに格納する手段と、
を備える。
【請求項１８】
請求項１７の電力変換装置において、
前記制御部は、さらにモータベクトル制御手段を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は半導体装置に関し、例えば電力変換装置用の多パルス矩形波を生成する半導体装置に適用可能である。
【背景技術】
【０００２】
電力変換装置で駆動される交流電動機が、電気自動車やハイブリッド車等様々な製品に適用されている。一般に、交流電動機を可変速駆動するためには、直流電力を任意の周波数と電圧に変換する電力変換装置が用いられる。その電力変換装置は、ＩＧＢＴ等の半導体スイッチング素子を用いた主回路と半導体スイッチング素子を制御する制御回路から構成され、半導体スイッチング素子を任意のキャリア周波数でパルス幅変調制御（以下、「ＰＷＭ制御」という。）することにより、交流電動機への印加電圧および周波数を制御してモータの可変速駆動を行っている。電力変換装置の変調では、パルス幅変調制御により出力電圧を調整するため、出力電圧の半周期を複数の電圧パルスで構成する多パルスモードや出力電圧の半周期を単一のパルスで構成する１パルスモードを用いることが提案されている（例えば、特開２０１５−５３８２４号公報）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−５３８２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
モータ制御では、ＰＷＭ制御の出力デューティを可変して電流量を制御しており、出力パルスのスイッチング時にデッドタイムが必要となり、損失が発生する。モータの高回転領域において、１パルスなどの矩形波による制御により、スイッチング損失をほとんどなくすことができるが、モータのインダクタンスの影響等で電流波形が角度に応じた正弦波にならなくなり、効率が低下する。モータの高回転領域で、スイッチング損失を減らし、かつ、電流波形が角度に応じて正弦波になる制御による効率の低下を抑える方法のひとつとして、多パルス制御がある。しかし、多パルス制御は、制御ソフトウェアの負荷が増大する。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００５】
本開示のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、半導体装置は、ＰＷＭ出力回路と、モータ電流を検出する電流検出回路と、モータの角度を検出する角度検出回路と、を備える。ＰＷＭ出力回路は矩形波生成回路を備え、矩形波生成回路は角度検出回路の角度情報と基底矩形波情報に基づいて矩形波を生成する。
【発明の効果】
【０００６】
上記半導体装置によれば、制御ソフトウェアの負荷を低減することができる。
【図面の簡単な説明】
【０００７】
【図１】実施例に係る電動機システムの構成を示すブロック図
【図２】図１のモータおよび角度センサを示す図
【図３】図１の電力用半導体装置を示す図
【図４】図１の矩形波生成部のブロック図
【図５】図４のコンペアのブロック図
【図６】矩形波パルスの出力例を説明するためのイメージ図
【図７】調整のフローチャート
【図８】理論正弦波算出のフローチャート
【図９】１パルスのモータ電流測定波形
【図１０】矩形波の調整方法を説明するための図
【図１１】比較例に係る電動機システムの構成を示すブロック図
【図１２】図１０の矩形波生成部のブロック図
【図１３】第一変形例に係る矩形波生成部のブロック図
【図１４】矩形波パルスの出力例を説明するためのイメージ図
【図１５】第二変形例に係る矩形波生成部のブロック図
【図１６】矩形波パルスの出力例を説明するためのイメージ図
【図１７】第三変形例に係る矩形波生成部のブロック図
【図１８】矩形波パルスの出力例を説明するためのイメージ図
【図１９】第四変形例に係る矩形波生成部のブロック図
【図２０】矩形波の生成方法を説明するためのイメージ図
【発明を実施するための形態】
【０００８】
以下、比較例、実施形態、実施例および変形例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。
【０００９】
まず、電動機システムについて図１、２を用いて説明する。図１は実施例に係る電動機システムの構成を示すブロック図である。図２は三相モータを示す図である。図３は電力用半導体装置の回路図である。
【００１０】
電動機システム１は電動機である三相モータ５０と電力用半導体装置を６個用いたインバータ回路３０とドライバＩＣ２０と制御回路１０とトルク指令発生器６０と変流器等の電流検出器４０と直流電源（不図示）とを備える。インバータ回路３０はパワーモジュールともいう。インバータ回路３０は、車両等の駆動時には直流電源の電圧から、三相モータ５０の各相に電流を流すように、インバータ回路３０内部のスイッチングトランジスタ３２をＯＮ／ＯＦＦ制御し、このスイッチングの周波数により車両等の速度を変化させる。また、車両等の制動時には、三相モータ５０の各相に生じる電圧に同期してスイッチングトランジスタ３２をＯＮ／ＯＦＦ制御し、いわゆる整流動作を行い、直流電圧に変換して回生を行う。
【００１１】
三相モータ５０は回転子が永久磁石で、電機子がコイルで構成され、三相（Ｕ相、Ｖ相、Ｗ相）の電機子巻き線は１２０度間隔に配置される。コイルはデルタ結線され、常にＵ相、Ｖ相、Ｗ相の３つのコイルに電流が流れる。三相モータ５０はレゾルバ等の角度検出器５１を備える。
【００１２】
インバータ回路３０は、電力用半導体装置によりＵ相、Ｖ相、Ｗ相のブリッジ回路を構成している。Ｕ相のブリッジ回路は電力用半導体装置３１Ｕと電力用半導体装置３１Ｘの接続点が三相モータ５０に接続されている。Ｖ相のブリッジ回路は電力用半導体装置３１Ｖと電力用半導体装置３１Ｙの接続点が三相モータ５０に接続されている。Ｗ相のブリッジ回路は電力用半導体装置３１Ｗと電力用半導体装置３１Ｚの接続点が三相モータ５０に接続されている。ここで、電力用半導体装置３１Ｕ，３１Ｖ，３１Ｗ，３１Ｘ，３１Ｙ，３１Ｚの構成は同じであるので、これらを総称して電力用半導体装置３１ということもある。図３に示すように、電力用半導体装置３１はＩＧＢＴで構成されるスイッチングトランジスタ（以下、ＩＧＢＴという。）３２を備えた半導体チップと、ＩＧＢＴ３２のエミッタとコレクタ間に並列に接続された還流ダイオード（ＦＷＤ）Ｄ１を備えた半導体チップとで構成される。還流ダイオードＤ１は、ＩＧＢＴ３２に流れる電流とは逆方向で電流を流すように接続されている。ＩＧＢＴ３２と温度検出用ダイオード（不図示）とが形成される半導体チップと還流ダイオードＤ１が形成される半導体チップとは同一のパッケージに封入するのが好ましい。還流ダイオードＤ１はＩＧＢＴ３２が形成された半導体チップと同一チップに形成されてもよい。
【００１３】
第一半導体装置であるドライバＩＣ２０はＩＧＢＴ３２のゲートを駆動する信号を生成する駆動回路（不図示）と過電流検出回路（不図示）と温度検出回路（不図示）を１つの半導体基板に備える。
【００１４】
第二半導体装置である制御回路１０はＣＰＵ１１とＰＷＭ出力回路１２と電流検出回路１３と角度検出回路１４とメモリ１５とを１つの半導体基板（半導体チップ）に備える。ＣＰＵ１１はメモリ１５に格納されるソフトウェアに基づいてモータベクトル制御と調整制御とを行う。電流検出回路１３は例えばアナログ／デジタル（Ａ／Ｄ）変換回路を備える。角度検出回路１４は三相モータ５０の角度検出器５１からの信号を検出するレゾルバ／デジタル（Ｒ／Ｄ）変換回路を備える。ＰＷＭ出力回路１２はドライバＩＣ２０の駆動回路を制御する信号を生成する矩形波生成回路１７を備える。メモリ１５は上記ソフトウェアの他に後述する基底矩形波情報を格納する。メモリ１５はフラッシュメモリ等の不揮発性メモリである。モータベクトル制御および調整制御のソフトウェアと基底矩形波データとは別々の不揮発性メモリに格納してもよい。
【００１５】
トルク指令発生器６０は、制御回路１０の上位に位置し、三相モータ５０へのトルク指令を発生する。制御回路１０は、トルク指令発生器６０のトルク指令に基づき、インバータ回路３０を介して三相モータ５０の発生トルクを制御する。
【００１６】
モータベクトル制御は磁界方向制御（Field Oriented Control：ＦＯＣ）ともいわれ、静止座標系から回転座標系への変換により交流モータをそれと等価な直流モータとしてモデル化するものである。この交流モータと直流モータの直感的な関係を数学的に対応させるのが回転座標系である。数学的変換を利用すると静止座標系と回転座標系を相互に変換でき、この変換を交流モータのモデルの簡素化に利用できる。数学的変換の一つである順パーク変換（forward Park transformation）は、交流モータの固定子である電機子によって生成すべき磁束を、回転子の回転角の関数として与えるものである。数学的変換の二つ目の逆パーク変換（inverse Park transformation）は、静止座標系における固定子の磁束から、回転座標系の回転子の磁束ベクトルを求めるものである。これら二つの変換を用いて、交流モータの電機子である固定子に関する電流と電圧を直流モータの電機子である回転子に関する電流と電圧に変換することができる。つまり、これによって交流モータの制御モデルを簡単にできる。また、クラーク変換（Clarke transformation）は、三相の各コイルによる磁束を合成してＸ軸とＹ軸の直交した成分で表すものである。これによって三相交流モータを制御するのに要する計算処理を二相交流モータに相当する計算処理に削減できることになる。ＣＰＵ１１とメモリ１５とを制御部といい、ＣＰＵ１１でモータベクトル制御を行う機能をモータベクトル制御部といい、後述する調整制御を行う機能を調整制御部という。なお、モータベクトル制御部の一部はＤＳＰ等の専用プロセッサや専用ハードウェアで実現してもよい。
【００１７】
次に、図１の矩形波生成回路について図４〜６を用いて説明する。図４は図１の矩形波生成回路を示すブロック図である。図５は図４のコンペア回路を示すブロック図である。図６は矩形波パルスの出力例を説明するためのイメージ図である。
【００１８】
矩形波生成回路１７はＵ相用の矩形波生成回路１７ＵとＶ相用の矩形波生成回路１７Ｖ、Ｗ相用の矩形波生成回路１７Ｗを備える。Ｕ相用の矩形波生成回路１７Ｕはコンペア回路１７１と、波形合成回路１７２と、デッドタイム生成回路１７３と、短パルス除去回路１７４と、を備える。コンペア回路１７１は第一コンペア回路１７１＿１、第二コンペア回路１７１＿２、・・・、第ｎコンペア回路１７１＿ｎを備える。第一コンペア回路１７１＿１、第二コンペア回路１７１＿２、・・・、第ｎコンペア回路１７１＿ｎは同様な構成であり、第ｎコンペア回路１７１＿ｎを代表して説明する。
【００１９】
第ｎコンペア回路１７１＿ｎは角度を格納する第ｎレジスタ（ＲＥＧ＿Ｕｎ）１７１１＿ｎと第ｎ比較器１７１２＿ｎとを備える。第ｎレジスタ１７１１＿ｎはＣＰＵ１１によって読み出し書き込み可能なレジスタである。第ｎコンペア回路１７１＿ｎは第ｎレジスタ１７１１＿ｎに格納される角度と角度検出回路１４で検出する角度の一致を検出する。第ｎコンペア回路１７１＿ｎは角度検出回路１４からの角度が第ｎレジスタ１７１１＿ｎに格納される角度を超えたことを検出してもよい。
【００２０】
波形合成回路１７２は、第一コンペア回路１７１＿１が一致を検出するときＨｉｇｈを出力し、第二コンペア回路１７１＿２が一致を検出するときＬｏｗを出力し、第ｎコンペア回路１７１＿ｎが一致を検出するときＨｉｇｈを出力する等して矩形波を生成する。第一レジスタ、第二レジスタ、・・・、第ｎレジスタの値を変更することにより、種々の矩形波を生成することができる。
【００２１】
デッドタイム生成回路１７３は波形合成回路１７２で生成される矩形波の反転した矩形波を生成し、さらにデットタイムを設けて、これらの矩形波のＨｉｇｈ期間が重ならないようにする。短パルス除去回路１７４は矩形波のＨｉｇｈの期間が所定期間よりも短いときはそのパルスを除去する。これらにより、Ｕ相用の矩形波とＵ相用の反転した矩形波が生成される。
【００２２】
矩形波生成回路１７は、動作中常にモータの角度情報と基底矩形波データに基づくレジスタ内の角度情報の大小比較を行い、矩形波を生成する。図６に示すように、例えば、Ｕ相矩形波は電気角半回転に５パルス出力される。後半の電気角半回転におけるＵ相矩形波は、前半の電気角半回転におけるＵ相矩形波に対して反転した波形が出力される。後述する調整は所定の角度範囲（例えば、３０度）で位相やデューティを調整する。
【００２３】
Ｖ相用の矩形波生成回路１７Ｖ、Ｗ相用の矩形波生成回路１７Ｗは、Ｕ相用の矩形波生成回路１７Ｕと同様な構成であるが、矩形波はそれぞれ１２０度ずれるように生成される。
【００２４】
次に、矩形波の調整方法いついて図７〜１０を用いて説明する。図７は多パルスによる矩形波の調整方法を示すフローチャートである。図８は理論正弦波を算出するフローチャートである。図９は１パルスのモータ電流測定波形を示す図である。図１０は矩形波の調整方法を説明するための図である。なお、図９、１０では１電気角分の波形が示されている。
【００２５】
モータ電流測定波形が正弦波（理論正弦波）に近づくように、モータを駆動させながら調整する。具体的には以下のように行う。
【００２６】
ステップＳ１：調整制御部は、図８に示すように、理論正弦波を以下のように算出する。
ステップＳ１１：一定回転にて1回転当たりのモータ電流測定波形と正弦波の偏差テーブルを作成し、ゼロクロスポイントの位相調整を行う。
ステップＳ１２：オフセット調整を行う。
ステップＳ１３：ゲイン調整（合計が０になるよう正弦波のゲインを調整）して理論正弦波を算出する。
【００２７】
ステップＳ２：調整制御部は、図９に示すように、1パルス時のモータ電流測定波形（１ＣＭＷ）を測定し、理論正弦波（ＬＳＷ）との偏差から、基底矩形波を算出する。
【００２８】
ステップＳ３：調整制御部は、最初は基底矩形波パルスで制御し、モータ１回転に対して十分短い周期でモータ電流を測定し、理論正弦波との差分計算から、調整する。また、調整はパルス数を可変して、理論正弦波に近くパルス数の少ない条件を検索する。例えば、９パルス、７パルス、５パルス、３パルス、１パルス等である。図７ではｎパルスのｎは９〜１であるがこれに限定されるものではない。
【００２９】
ステップＳ４：調整制御部は、コンペア回路１７１のレジスタの値を変更することにより、図１０に示すように、電流測定波形（ＣＭＷ）と理論正弦波（ＬＳＷ）との偏差が最小になるように矩形波パルス（ＳＷＰ）のデューティ比を調整する。偏差の大きいポイント近くのデューティを可変し、偏差が最小になるよう調整する。なお、本ステップはなくてもよい。
【００３０】
ステップＳ５：調整制御部は、コンペア回路１７１のレジスタの値を変更することにより、図１０に示すように、電流測定波形（ＣＭＷ）と理論正弦波（ＬＳＷ）との偏差が最小になるように矩形波パルス（ＳＷＰ）の位相を調整する。偏差の大きいポイント近くの位相を可変し、偏差が最小になるよう調整する。
【００３１】
ステップＳ６：調整制御部は、コンペア回路１７１のレジスタの値を変更することにより、図１０に示すように、電流測定波形（ＣＭＷ）と理論正弦波（ＬＳＷ）との偏差が最小になるように矩形波パルス（ＳＷＰ）のデューティ比を調整する。
【００３２】
ステップＳ７：調整制御部は、矩形波パルスが最適波形かどうかを判断する。ＹＥＳの場合は最適な波形のコンペア回路１７１のレジスタの設定値を基底矩形波情報としてメモリ１５に格納して終了し、ＮＯの場合はステップＳ３に戻る。
【００３３】
これらの調整は、三相モータ５０とインバータ回路３０をシステム１に組み付けたときに実施するが、負荷状況や、温度依存に応じて動作中に実施しても良い。動作中はメモリ１５の基底矩形波情報のデータをコンペア回路１７１のレジスタに設定して矩形波を生成する。
【００３４】
次に、発明者が検討した技術（比較例）に係る電動機システムについて図１１を用いて説明する。図１１は比較例に係る電動機システムの構成を示すブロック図である。
【００３５】
電動機システム１Ｒは三相モータ５０と電力用半導体装置を６個用いたインバータ回路３０とドライバＩＣ２０と制御回路１０Ｒとトルク指令発生器６０と直流電源（不図示）とを備える。制御回路１０ＲはＣＰＵ１１とＰＷＭ出力回路１２Ｒと電流検出回路１３と角度検出回路１４とメモリ１５とを１つの半導体基板に備える。ＣＰＵ１１はメモリ１５Ｒに格納されるソフトウェアに基づいてモータベクトル制御を行う。ＰＷＭ出力回路１２ＲはドライバＩＣ２０の駆動回路を制御する信号を生成する矩形波生成回路１７Ｒを備える。
【００３６】
次に、比較例に係る矩形波生成回路について図１２を用いて説明する。図１２は図１１の矩形波生成回路を示すブロック図である。
【００３７】
矩形波生成回路１７ＲはＵ相用の矩形波生成回路１７ＲＵとＶ相用の矩形波生成回路１７ＲＶ、Ｗ相用の矩形波生成回路１７ＲＷを備える。Ｕ相用の矩形波生成回路１７ＲＵは角度を格納するレジスタ（ＲＥＧ＿Ｕｎ）１７１１と、比較器１７１２と、出力設定レジスタ１７２Ｒと、デッドタイム生成回路１７３と、短パルス除去回路１７４と、を備える。
レジスタ１７１１および出力設定レジスタ１７２ＲはＣＰＵ１１によって読み出し書き込み可能なレジスタである。比較器１７１２はレジスタ（ＲＥＧ＿Ｕｎ）１７１１に格納される角度と角度検出回路１４で検出する角度の一致を検出する。
【００３８】
矩形波生成回路１７Ｒは、比較器１７１２が一致を検出するとき割り込み要求を出力し、ＣＰＵ１１の割り込み処理ルーチンにより出力設定レジスタにＨｉｇｈまたはＬｏｗが設定されて矩形波が生成される。レジスタ１７１１および出力設定レジスタ１７２Ｒの値を変更することにより、種々の矩形波を生成することができる。しかし、レジスタ１７１１および出力設定レジスタ１７２Ｒの設定値を求める演算および設定、割り込み処理等、ＣＰＵ１１の負荷（制御ソフトウフェアの負荷）が大きい。
【００３９】
Ｖ相用の矩形波生成回路１７ＲＶ、Ｗ相用の矩形波生成回路１７ＲＷは、Ｕ相用の矩形波生成回路１７ＲＵと同様な構成であるが、矩形波はそれぞれ１２０度ずれるように生成される。
【００４０】
＜第一変形例＞
次に、第一変形例に係る矩形波生成回路について図１３、１４を用いて説明する。図１３は第一変形例に係る矩形波生成回路を示すブロック図である。図１４は矩形波パルスの出力例を説明するためのイメージ図である。第一変形例に係る矩形波生成回路は実施例に係る矩形波生成回路に相毎に進角／遅角を制御する機能を追加したものである。
【００４１】
矩形波生成回路１７ＡはＵ相用の矩形波生成回路１７ＡＵとＶ相用の矩形波生成回路１７ＡＶ、Ｗ相用の矩形波生成回路１７ＡＷを備える。Ｕ相用の矩形波生成回路１７ＡＵはコンペア回路１７１と、波形合成回路１７２と、デッドタイム生成回路１７３と、短パルス除去回路１７４と、相毎に進角／遅角を制御するレジスタ１７５とレゾルバの角度にレジスタの内容を加算する加算器１７６と、を備える。レジスタ１７５はＣＰＵ１１によって読み出し書き込み可能なレジスタである。
【００４２】
図１４に示すように、レジスタ１７５が進角を設定した場合、Ｕ相矩形波は実電気１回転よりも早く出力される。進角遅角制御は、例えば３０度毎または数１００ｎｓ周期で行う。
【００４３】
Ｖ相用の矩形波生成回路１７ＡＶ、Ｗ相用の矩形波生成回路１７ＡＷは、Ｕ相用の矩形波生成回路１７ＡＵと同様な構成であるが、矩形波はそれぞれ１２０度ずれるように生成される。
【００４４】
＜第二変形例＞
次に、第二変形例に係る矩形波生成回路について図１５、１６を用いて説明する。図１４は第二変形例に係る矩形波生成回路を示すブロック図である。図１６は矩形波パルスの出力例を説明するためのイメージ図である。第二変形例に係る矩形波生成回路は第一例に係る矩形波生成回路に正弦波の９０度、１８０度で切り換える機能を追加したものである。
【００４５】
矩形波生成回路１７ＢはＵ相用の矩形波生成回路１７ＢＵとＶ相用の矩形波生成回路１７ＢＶ、Ｗ相用の矩形波生成回路１７ＢＷを備える。Ｕ相用の矩形波生成回路１７ＢＵはコンペア回路１７１Ｂと、波形合成回路１７２Ｂと、デッドタイム生成回路１７３と、短パルス除去回路１７４と、相毎に進角／遅角を制御するレジスタ１７５とレゾルバの角度にレジスタの内容を加算する加算器１７６と、角度を９０度毎にアップ／ダウンする回路１７７と、１８０度毎にＨｉｇｈ／Ｌｏｗを切り替える回路１７８と、を備える。コンペア回路１７１Ｂは第一コンペア回路１７１＿１、第二コンペア回路１７１＿２、・・・、第ｍコンペア回路１７１＿ｍを備える。ｍはｎよりも小さく、コンペア回路１７１Ｂはコンペア回路１７１よりもコンペア回路の数は少ない。
【００４６】
図１６に示すように、コンペア回路１７１Ｂは正弦波に相当する０〜９０度のみ比較する（Ａ）。回路１７７は比較する角度値を９０度毎にアップ／ダウンさせる（Ｂ、Ｃ、Ｄ）。回路１７８は１８０度毎に出力のＨｉｇｈ／Ｌｏｗを切り替える（Ｃ、Ｄ）。これらにより、残り９０〜３６０度は自動生成することで、コンペア回路１７１Ｂおよび波形合成回路１７２Ｂの回路規模を削減することができる。
【００４７】
Ｖ相用の矩形波生成回路１７ＡＶ、Ｗ相用の矩形波生成回路１７ＡＷは、Ｕ相用の矩形波生成回路１７ＡＵと同様な構成であるが、矩形波はそれぞれ１２０度ずれるように生成される。
【００４８】
第二変形例において、実施例と同様に、相毎に進角／遅角を制御するレジスタ１７５とレゾルバの角度にレジスタの内容を加算する加算器１７６とはなくてもよい。
【００４９】
＜第三変形例＞
次に、第三変形例に係る矩形波生成回路について図１７、１８を用いて説明する。図１７は第三変形例に係る矩形波生成回路を示すブロック図である。図１８は矩形波パルスの出力例を説明するためのイメージ図である。第三変形例に係る矩形波生成回路は第二変形例に係る矩形波生成回路に三相全体に進角／遅角を制御する機能を追加したものである。
【００５０】
矩形波生成回路１７ＣはＵ相用の矩形波生成回路１７ＢＵとＶ相用の矩形波生成回路１７ＢＶ、Ｗ相用の矩形波生成回路１７ＢＷと三相全体に進角／遅角を制御するレジスタ１７９とレゾルバの角度にレジスタの内容を加算する加算器１８０とを備える。三相全体を、進角／遅角のため任意のタイミングで位相方向に変更することができる。レジスタ１７９はＣＰＵ１１によって読み出し書き込み可能なレジスタである。
【００５１】
図１８に示すように、レジスタ１７９に進角を設定した場合、Ｕ相矩形波、Ｖ相矩形波およびＷ相矩形波は実電気１回転よりも早く出力され、レジスタ１７５に進角を設定した場合、さらにＵ相矩形波は早く出力される。進角遅角制御は、例えば３０度毎または数１００ｎｓ周期で行う。
【００５２】
第三変形例において、実施例と同様に、相毎に進角／遅角を制御するレジスタ１７５とレゾルバの角度にレジスタの内容を加算する加算器１７６とはなくてもよいし、正弦波の９０度、１８０度で切り換える機能がなくてもよい。
【００５３】
＜第四変形例＞
次に、第四変形例に係る矩形波生成回路について図１９、２０を用いて説明する。図１９は第四変形例に係る矩形波生成回路を示すブロック図である。図２０は矩形波の生成方法を説明するためのイメージ図である。なお、図１６では１電気角分の波形が示されている。第四変形例は理論正弦波に対して一定のヒステリシスを設けた、ヒステリシス制御によりパルス反転位置を指定するものである。
【００５４】
矩形波生成回路１７ＤはＵ相用の矩形波生成回路１７ＤＵとＶ相用の矩形波生成回路１７ＤＶ、Ｗ相用の矩形波生成回路１７ＤＷと三相全体に進角／遅角を制御するレジスタ１７９とレゾルバの角度にレジスタの内容を加算する加算器１８０とを備える。
【００５５】
Ｕ相用の矩形波生成回路１７ＤＵは、コンペア上限レジスタ１７１Ｄ１と、コンペア下限レジスタ１７１Ｄ２と、比較回路であるフィルタを含むアナログ比較器１７２Ｄと、デッドタイム生成回路１７３と、短パルス除去回路１７４と、を備える。Ｕ相用の矩形波生成回路１７ＤＵは、さらに、相毎に進角／遅角を制御するレジスタ１７５とレゾルバの角度にレジスタの内容を加算する加算器１７６と、理論正弦波テーブル１７７Ｄと、ゲイン／オフセット調整回路１７８Ｄと、減算器１７ＡＤと、を備える。コンペア上限レジスタ１７１Ｄ１およびコンペア下限レジスタ１７１Ｄ２はＣＰＵ１１によって読み出し書き込み可能なメモリである。理論正弦波テーブル１７７ＤはＣＰＵ１１によって読み出し書き込み可能なメモリである。ゲイン／オフセット調整回路１７８ＤはＣＰＵ１１によって読み出し書き込み可能なレジスタを有する。
【００５６】
レゾルバの角度（進角または遅角した角度）に対応する理論正弦波テーブル値を理論正弦波テーブル１７７Ｄから読み出し、電流検出回路１３からのＵ相電流値と理論正弦波テーブル値との偏差を減算器１７ＡＤでＵ相電流値から理論正弦波テーブル値を減じて算出する。アナログ比較器１７２Ｄはこの偏差とコンペア上限レジスタ１７１Ｄ１の値およびコンペア下限レジスタ１７１Ｄ２の値とアナログ比較する。アナログ比較器１７２Ｄは偏差が正でありコンペア上限レジスタ１７１Ｄ１の値より大きい場合または等しい場合は矩形波パルス（ＳＷＰ）をＬｏｗにし、偏差が負でありその絶対値がコンペア下限レジスタ１７１Ｄ２の値より大きい場合または等しい場合は矩形波パルス（ＳＷＰ）をＨｉｇｈにすることで、矩形波パルス（ＳＷＰ）をＯＦＦ／ＯＮする。これにより、理論正弦波に対して一定のヒステリシスを設けることができ、ヒステリシス制御で動作させることができる。ゲイン／オフセット調整回路１７８ＤはＵ相電流値のゲインおよびオフセットを調整し、減算器１７ＡＤに供給する。なお、実施例では理想正弦波はゲイン調整やオフセット調整を行って算出しているが、第四変形例では理想正弦波は調整せず、Ｕ相電流値をゲイン調整およびオフセット調整を行う。ゲイン調整値およびオフセット調整値は調整工程において取得しメモリ１５に格納される。なお、理論正弦波に対して一定のヒステリシスを設けるヒステリシス制御は所定の角度範囲（例えば三相の場合、３０度）で動作させても良い。
【００５７】
Ｖ相用の矩形波生成回路１７ＤＶ、Ｗ相用の矩形波生成回路１７ＤＷは、Ｕ相用の矩形波生成回路１７ＤＵと同様な構成であるが、矩形波はそれぞれ１２０度ずれるように生成される。
【００５８】
コンペア上限レジスタ１７１Ｄ１およびコンペア下限レジスタの設定によって矩形波が調整可能である。
【００５９】
第四変形例は実施例よりも矩形波のパルス数は増える可能性あるが、理論正弦波に近づけられる可能性あり、効率が良くなる場合もある。
【００６０】
実施例、第一乃至第四変形例によれば、多パルスを出力するためのソフトウェアが不要となり、ソフトウェア負荷を改善（低減）することができる。
【００６１】
比較例では、ソフトウェアでタイミングを合わせて、矩形波出力のＵ／Ｖ／Ｗ各相を非同期で個別に切り替える必要があり、切替が競合する場合、いずれかの相に遅延が生じ波形に影響するが、実施例、第一乃至第四変形例では、この問題を改善することができる。また、比較例では、多パルスのパルス幅間隔が狭い場合、ソフトウェアによる処理が追いつかず期待の出力が得られないが、実施例、第一乃至第四変形例では、この問題を改善することができる。
【００６２】
比較例では、多パルスのパルス数が多い場合、ソフトウェアの負荷が増大し、切替に間に合わない場合が発生し、最悪、１電気角回転の期間、出力できない問題が発生するので、安全確保のため、切替が抜けたことを検出する機能の追加と、さらなるソフトウェア負荷が追加となるが、実施例、第一乃至第四変形例では、この問題を改善することができる。
【００６３】
実施例、第一乃至第四変形例では、角度や速度、温度に応じて異なる矩形波パルスの出力パターンを個々の三相モータでキャリブレーションすることができる。
【００６４】
以上、本発明者によってなされた発明を実施例および変形例に基づき具体的に説明したが、本発明は、上記実施例および変形例に限定されるものではなく、種々変更可能であることはいうまでもない。
【００６５】
例えば、実施例および変形例では三相モータを使用する場合について説明したが、これに限定されるものではなく、二相モータや四相以上の多相モータに適用することができる。
【符号の説明】
【００６６】
１・・・電動機システム
１０・・・制御回路
１１・・・ＣＰＵ
１２・・・ＰＷＭ出力回路
１３・・・電流検出回路
１４・・・角度検出回路
１５・・・メモリ
１７・・・矩形波生成回路
１７１・・・コンペア回路
１７２・・・矩形波合成回路
１７３・・・デッドタイム生成回路
１７４・・・短パルス除去回路
２０・・・ドライバＩＣ
３０・・・インバータ回路
４０・・・電流検出器
５０・・・三相モータ
【図１】
2018107996.tif 000003
【図２】
2018107996.tif 000004
【図３】
2018107996.tif 000005
【図４】
2018107996.tif 000006
【図５】
2018107996.tif 000007
【図６】
2018107996.tif 000008
【図７】
2018107996.tif 000009
【図８】
2018107996.tif 000010
【図９】
2018107996.tif 000011
【図１０】
2018107996.tif 000012
【図１１】
2018107996.tif 000013
【図１２】
2018107996.tif 000014
【図１３】
2018107996.tif 000015
【図１４】
2018107996.tif 000016
【図１５】
2018107996.tif 000017
【図１６】
2018107996.tif 000018
【図１７】
2018107996.tif 000019
【図１８】
2018107996.tif 000020
【図１９】
2018107996.tif 000021
【図２０】
2018107996.tif 000022