(57)【要約】【課題】演算処理手段のインターフェースを変更せず、演算処理手段の演算処理の誤差を低減することができる画像処理装置、画像処理方法およびプログラムを提供することを課題とする。【解決手段】画像処理装置は、撮影モードまたは画素データに応じて、異なる方法で、第１の画素データに、画素状態を示す画素状態フラグを付加し、第２の画素データを出力する第１の付加手段（１０１）と、撮影モードまたは画素データに応じて、前記第２の画素データに対して、前記画素状態フラグを削除した第３の画素データを出力する削除手段（１０８）と、前記第３の画素データに対して演算処理を行い、第４の画素データを出力する演算処理手段（１１０）とを有する。【選択図】図１
2018196040.tif 000002
【特許請求の範囲】
【請求項１】
撮影モードまたは画素データに応じて、異なる方法で、第１の画素データに、画素状態を示す画素状態フラグを付加し、第２の画素データを出力する第１の付加手段と、
撮影モードまたは画素データに応じて、前記第２の画素データに対して、前記画素状態フラグを削除した第３の画素データを出力する削除手段と、
前記第３の画素データに対して演算処理を行い、第４の画素データを出力する演算処理手段と
を有することを特徴とする画像処理装置。
【請求項２】
前記第１の付加手段は、
撮影モードが低輝度撮影モードである場合には、前記第１の画素データを上位側にビットシフトし、前記ビットシフトした画素データの最下位ビットに前記画素状態フラグを付加し、前記第２の画素データを出力し、
撮影モードが低輝度撮影モードでない場合には、前記第１の画素データの最下位ビットに前記画素状態フラグを付加し、前記第２の画素データを出力することを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記第１の付加手段は、撮影モードが低輝度撮影モードである場合には、前記第１の画素データの最大値を第１の所定値にリミット処理し、前記リミット処理した画素データを上位側にビットシフトし、前記ビットシフトした画素データの最下位ビットに前記画素状態フラグを付加し、前記第２の画素データを出力することを特徴とする請求項２に記載の画像処理装置。
【請求項４】
前記削除手段は、
撮影モードが低輝度撮影モードである場合には、前記第２の画素データを下位側にビットシフトし、前記第３の画素データを出力し、
撮影モードが低輝度撮影モードでない場合には、前記第２の画素データを前記第３の画素データとして出力することを特徴とする請求項２または３に記載の画像処理装置。
【請求項５】
前記第１の付加手段は、
前記第１の画素データが第１の閾値未満である場合には、前記第１の画素データを上位側に２ビットシフトし、前記２ビットシフトした画素データの下位２ビットに、ビットシフトしていることを示すシフト状態フラグと前記画素状態フラグを付加し、前記第２の画素データを出力し、
前記第１の画素データが前記第１の閾値以上である場合には、前記第１の画素データの下位２ビットに、ビットシフトしていないことを示すシフト状態フラグと前記画素状態フラグを付加し、前記第２の画素データを出力することを特徴とする請求項１に記載の画像処理装置。
【請求項６】
前記第１の付加手段は、前記第１の画素データが第１の閾値未満である場合には、前記第１の画素データの最大値を第１の所定値にリミット処理し、前記リミット処理した画素データを上位側に２ビットシフトし、前記２ビットシフトした画素データの下位２ビットに、ビットシフトしていることを示すシフト状態フラグと前記画素状態フラグを付加し、前記第２の画素データを出力することを特徴とする請求項５に記載の画像処理装置。
【請求項７】
前記削除手段は、
前記シフト状態フラグがビットシフトしていることを示す場合には、前記第２の画素データを下位側に２ビットシフトし、前記第３の画素データを出力し、
前記シフト状態フラグがビットシフトしていないことを示す場合には、前記第２の画素データを前記第３の画素データとして出力することを特徴とする請求項５または６に記載の画像処理装置。
【請求項８】
前記第１の付加手段は、
撮影モードが低輝度撮影モードである場合には、前記第１の画素データの最上位ビットに前記画素状態フラグを付加し、前記第２の画素データを出力し、
撮影モードが低輝度撮影モードでない場合には、前記第１の画素データの最下位ビットに前記画素状態フラグを付加し、前記第２の画素データを出力することを特徴とする請求項１に記載の画像処理装置。
【請求項９】
前記第１の付加手段は、撮影モードが低輝度撮影モードである場合には、前記第１の画素データの最大値を第１の所定値にリミット処理し、前記リミット処理した画素データの最上位ビットに前記画素状態フラグを付加し、前記第２の画素データを出力することを特徴とする請求項８に記載の画像処理装置。
【請求項１０】
前記削除手段は、撮影モードが低輝度撮影モードである場合には、前記第２の画素データの最上位ビットの前記画素状態フラグを０に置換し、前記第３の画素データを出力することを特徴とする請求項８または９に記載の画像処理装置。
【請求項１１】
前記削除手段は、撮影モードが低輝度撮影モードでない場合には、前記第２の画素データの最下位ビットの前記画素状態フラグを０または１に置換し、前記第３の画素データを出力することを特徴とする請求項１０に記載の画像処理装置。
【請求項１２】
前記第１の付加手段は、撮影モードまたは画素データに応じて、前記画素状態フラグを付加するビット位置を変更することを特徴とする請求項１に記載の画像処理装置。
【請求項１３】
前記第４の画素データに対して、前記画素状態フラグを付加する第２の付加手段を有することを特徴とする請求項１乃至１２のいずれか１項に記載の画像処理装置。
【請求項１４】
前記第２の付加手段は、前記第１の付加手段と同じ方法で、前記第４の画素データに対して前記画素状態フラグを付加することを特徴とする請求項１３に記載の画像処理装置。
【請求項１５】
第１の付加手段により、撮影モードまたは画素データに応じて、異なる方法で、第１の画素データに、画素状態を示す画素状態フラグを付加し、第２の画素データを出力する第１の付加ステップと、
削除手段により、撮影モードまたは画素データに応じて、前記第２の画素データに対して、前記画素状態フラグを削除した第３の画素データを出力する削除ステップと、
演算処理手段により、前記第３の画素データに対して演算処理を行い、第４の画素データを出力する演算処理ステップと
を有することを特徴とする画像処理方法。
【請求項１６】
コンピュータを、請求項１乃至１４のいずれか１項に記載された画像処理装置の各手段として機能させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置、画像処理方法およびプログラムに関する。
【背景技術】
【０００２】
画像処理装置は、各画素の状態に応じて処理を切り替えるために、各画素の画素値の一部を、画素の状態を判別するフラグ情報に置き換える場合がある。画像処理装置は、このフラグ情報を保持しながら複数の回路に伝搬させるために、各回路のインターフェースにフラグ用信号の入出力を新設する必要がある。もしくは、画像処理装置は、各回路のインターフェースを変更せず、画素のデータの最下位ビットをフラグに置き換える。しかし、この場合、画素のデータの一部を潰してしまうため、特に画素値が小さい場合に、演算誤差が画素値に与える影響が大きくなる場合がある。この課題に対し、例えば特許文献１によれば、階調数を減らす回路における周辺画素の誤差値をビットシフトして小数部を確保する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１６５２００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１では、着目画素値そのものに対してフラグを付加した時の演算誤差の影響を低減することについては開示されていない。
【０００５】
本発明の目的は、演算処理手段のインターフェースを変更せず、演算処理手段の演算処理の誤差を低減することができる画像処理装置、画像処理方法およびプログラムを提供することである。
【課題を解決するための手段】
【０００６】
本発明の画像処理装置は、撮影モードまたは画素データに応じて、異なる方法で、第１の画素データに、画素状態を示す画素状態フラグを付加し、第２の画素データを出力する第１の付加手段と、撮影モードまたは画素データに応じて、前記第２の画素データに対して、前記画素状態フラグを削除した第３の画素データを出力する削除手段と、前記第３の画素データに対して演算処理を行い、第４の画素データを出力する演算処理手段とを有する。
【発明の効果】
【０００７】
本発明によれば、演算処理手段のインターフェースを変更せず、演算処理手段の演算処理の誤差を低減することができる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る画像処理装置の構成例を示すブロック図である。
【図２】第１の実施形態に係る画像処理方法を示すフローチャートである。
【図３】第２の実施形態に係る画像処理装置の構成例を示すブロック図である。
【図４】第２の実施形態に係る画像処理方法を示すフローチャートである。
【図５】第３の実施形態に係る画像処理装置の構成例を示すブロック図である。
【図６】第３の実施形態に係る画像処理方法を示すフローチャートである。
【発明を実施するための形態】
【０００９】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る画像処理装置の構成例を示すブロック図である。画像処理装置は、フラグ付加手段１０１と、画像処理手段１０７とを有し、撮像部が画像を入力する。フラグ付加手段１０１は、左シフト部１０３と、フラグ付加部１０５とを有する。左シフト部１０３は、１４ビット画素データ１０２を入力し、撮影モードが低輝度撮影モードである場合には、リミット処理および左１ビットシフトを行い、１４ビット画素データ１０４を出力する。フラグ付加部１０５は、１４ビット画素データ１０４を入力し、１４ビット画素データ１０４の最下位ビットに画素状態を示す画素状態フラグＦを付加し、１４ビット画素データ１０６を出力する。
【００１０】
画像処理手段１０７は、右シフト部１０８と、演算処理部１１０と、遅延調整部１１１と、左シフト部１１３と、フラグ付加部１１５とを有する。遅延調整部１１１は、１４ビット画素データ１０６の最下位ビットの画素状態フラグＦを遅延調整してフラグ付加部１１５に出力する。右シフト部１０８は、１４ビット画素データ１０６を入力し、撮影モードが低輝度撮影モードである場合には、右１ビットシフトを行い、１４ビット画素データ１０９を出力する。演算処理部１１０は、１４ビット画素データ１０９に対して演算処理を行い、１４ビット画素データ１１２を出力する。
【００１１】
左シフト部１１３は、１４ビット画素データ１１２を入力し、撮影モードが低輝度撮影モードである場合には、リミット処理および左１ビットシフトを行い、１４ビット画素データ１１４を出力する。フラグ付加部１０５は、１４ビット画素データ１０４を入力し、１４ビット画素データ１０４の最下位ビットに対して、遅延調整部１１１が遅延調整した画素状態フラグＦを付加し、１４ビット画素データ１１６を出力する。
【００１２】
図２は、第１の実施形態に係る画像処理装置の画像処理方法を示すフローチャートである。ステップＳ２０１では、左シフト部１０３は、１４ビット画素データ１０２を入力する。次に、ステップＳ２０２では、左シフト部１０３は、設定された撮影モードが低輝度撮影モードおよび高輝度撮影モード（通常撮影モードを含む）のいずれであるのかを判定する。そして、左シフト部１０３は、撮影モードが低輝度撮影モードであると判定した場合には、ステップＳ２０３に処理を進める。また、左シフト部１０３は、撮影モードが高輝度撮影モードであると判定した場合には、１４ビット画素データ１０２をそのまま１４ビット画素データ１０４としてフラグ付加部１０５に出力し、ステップＳ２０５に処理を進める。
【００１３】
ステップＳ２０３では、左シフト部１０３は、１４ビット画素データ１０２の最大値を第１の所定値にリミット処理する。次に、ステップＳ２０４では、左シフト部１０３は、リミット処理された１４ビット画素データを左１ビットシフトし、１４ビット画素データ１０４をフラグ付加部１０５に出力する。左１ビットシフトは、上位側への１ビットシフトである。その後、画像処理装置は、ステップＳ２０５に処理を進める。
【００１４】
ここで、撮影モードが低輝度撮影モードである場合には、左シフト部１０３が左1ビットシフトを行うと、１４ビット画素データ１０２の最上位ビットの情報が消失してしまう。ただし、低輝度である場合には、１４ビット画素データ１０２の最上位ビットは、０であり、不要な情報である可能性が高いので、消失しても、画質に影響を与えない。また、撮影モードが高輝度撮影モードである場合には、左シフト部１０３が左1ビットシフトを行わないので、１４ビット画素データ１０２の最上位ビットの情報は消失せず、高画質を維持することができる。
【００１５】
ステップＳ２０５では、フラグ付加部１０５は、１４ビット画素データ１０４の最下位ビットに、画素状態を示す画素状態フラグＦを付加し、１４ビット画素データ１０６を出力する。撮影モードが高輝度撮影モードである場合には、左シフト部１０３は、左1ビットシフトを行わないので、１４ビット画素データ１０６から１４ビット画素データ１０２の最下位ビットの情報が削除されてしまう。これに対し、撮影モードが低輝度撮影モードである場合には、左シフト部１０３は、左１ビットシフトを行うので、１４ビット画素データ１０２の最下位ビットの情報は、削除されず、１４ビット画素データ１０６の下位から２ビット目に存在する。
【００１６】
ここで、低輝度の１６ビット画素データ１０２の最下位ビットの情報は、高輝度の１６ビット画素データ１０２の最下位ビットの情報に比べて、視認的に重要な情報である。逆に、高輝度の１６ビット画素データ１０２の最下位ビットの情報は、低輝度の１６ビット画素データ１０２の最下位ビットの情報に比べて、視認的に重要な情報ではない。撮影モードが低輝度撮影モードである場合には、１４ビット画素データ１０２の最下位ビットの重要な情報は、１４ビット画素データ１０６の下位から２ビット目に残すことができる。これに対し、撮影モードが高輝度撮影モードである場合には、１４ビット画素データ１０２の最下位ビットの情報は、重要な情報ではない可能性が高いので、削除されても、画質に大きな影響を与えない。
【００１７】
次に、ステップＳ２０６では、フラグ付加部１０５は、１４ビット画素データ１０６を画像処理手段１０７に出力する。遅延調整部１１１は、１４ビット画素データ１０６の最下位ビットの画素状態フラグＦを保持する。
【００１８】
次に、ステップＳ２０７では、右シフト部１０８は、設定された撮影モードが低輝度撮影モードおよび高輝度撮影モード（通常撮影モードを含む）のいずれであるのかを判定する。そして、右シフト部１０８は、撮影モードが低輝度撮影モードであると判定した場合には、ステップＳ２０８に処理を進める。また、右シフト部１０８は、撮影モードが高輝度撮影モードであると判定した場合には、１４ビット画素データ１０６をそのまま１４ビット画素データ１０９として演算処理部１１０に出力し、ステップＳ２０９に処理を進める。
【００１９】
なお、左シフト部１０３が低輝度撮影モードであると判定した場合には、右シフト部１０８も低輝度撮影モードであると判定する。また、左シフト部１０３が高輝度撮影モードであると判定した場合には、右シフト部１０８も高輝度撮影モードであると判定する。これにより、１４ビット画素データ１０９は、１４ビット画素データ１０２とほぼ同じデータに復元される。
【００２０】
ステップＳ２０８では、右シフト部１０８は、１４ビット画素データ１０６を右１ビットシフトし、１４ビット画素データ１０９を演算処理部１１０に出力する。右１ビットシフトは、下位側への１ビットシフトである。その後、画像処理装置は、ステップＳ２０９に処理を進める。
【００２１】
仮に、右シフト部１０８がない場合には、演算処理部１１０は、画素状態フラグＦを含む１４ビット画素データ１０６に対して演算するため、画素状態フラグＦによる演算誤差が生じてしまう。また、演算処理部１１０は、画素状態フラグＦを入出力するための新たなインターフェースが必要になる。本実施形態によれば、右シフト部１０８を設けることにより、１４ビット画素データ１０９は、１４ビット画素データ１０２とほぼ同じであり、画素状態フラグＦを含まない。そのため、演算処理部１１０は、画素状態フラグＦのための新たなインターフェースを設けずに、画素状態フラグＦによる演算誤差を低減することができる。
【００２２】
ステップＳ２０９では、演算処理部１１０は、１４ビット画素データ１０９に対して、画像処理の演算を行い、１４ビット画素データ１１２を出力する。次に、ステップＳ２１０では、遅延調整部１１１は、演算処理部１１０の演算時間に対応する時間だけ画素状態フラグＦを遅延させてフラグ付加部１１５に出力する。
【００２３】
次に、ステップＳ２１１では、左シフト部１１３は、設定された撮影モードが低輝度撮影モードおよび高輝度撮影モード（通常撮影モードを含む）のいずれであるのかを判定する。そして、左シフト部１１３は、撮影モードが低輝度撮影モードであると判定した場合には、ステップＳ２１２に処理を進める。また、左シフト部１１３は、撮影モードが高輝度撮影モードであると判定した場合には、１４ビット画素データ１１２をそのまま１４ビット画素データ１１４としてフラグ付加部１１５に出力し、ステップＳ２１４に処理を進める。
【００２４】
ステップＳ２１２では、左シフト部１１３は、１４ビット画素データ１１２の最大値を第２の所定値にリミット処理する。次に、ステップＳ２１３では、左シフト部１１３は、リミット処理された１４ビット画素データを左１ビットシフトし、１４ビット画素データ１１４をフラグ付加部１０５に出力する。その後、画像処理装置は、ステップＳ２１４に処理を進める。
【００２５】
ステップＳ２１４では、フラグ付加部１１５は、１４ビット画素データ１１４の最下位ビットに、遅延調整部１１１が出力する画素状態フラグＦを付加し、１４ビット画素データ１１６を出力する。次に、ステップＳ２１５では、画像処理装置は、画像内の全画素データの処理が終了したか否かを判定し、全画素データの処理が終了していないと判定した場合には、ステップＳ２０１に処理を戻し、次の画素データの処理を繰り返す。また、画像処理装置は、画像内の全画素データの処理が終了したと判定した場合には、処理を終了する。
【００２６】
なお、ステップＳ２０２、Ｓ２０７およびＳ２１１では、低輝度撮影か否かを判定したが、判定の条件は輝度情報に限らない。
【００２７】
（第２の実施形態）
図３は、本発明の第２の実施形態に係る画像処理装置の構成例を示すブロック図である。画像処理装置は、フラグ付加手段１０１と、画像処理手段１０７とを有する。フラグ付加手段１０１は、左シフト部３０１と、フラグ付加部１０５とを有する。左シフト部３０１は、１４ビット画素データ１０２を入力し、１４ビット画素データ３０２を出力する。フラグ付加部１０５は、１４ビット画素データ３０２を入力し、１４ビット画素データ３０３を出力する。
【００２８】
画像処理手段１０７は、右シフト部３０４と、演算処理部１１０と、遅延調整部１１１と、左シフト部３０６と、フラグ付加部１１５とを有する。右シフト部３０４は、１４ビット画素データ３０３を入力し、１４ビット画素データ３０５を出力する。演算処理部１１０は、１４ビット画素データ３０５を入力し、１４ビット画素データ１１２を出力する。左シフト部３０６は、１４ビット画素データ１１２を入力し、１４ビット画素データ３０７を出力する。フラグ付加部１１５は、１４ビット画素データ３０７を入力し、１４ビット画素データ３０８を出力する。遅延調整部１１１は、画素状態フラグＦの遅延調整を行う。
【００２９】
図４は、第２の実施形態に係る画像処理装置の画像処理方法を示すフローチャートである。ステップＳ２０１では、左シフト部３０１は、１４ビット画素データ１０２を入力する。次に、ステップＳ４０１では、左シフト部３０１は、１４ビット画素データ１０２が左２ビットシフト可能なデータであるか否かを判定する。例えば、左シフト部３０１は、１４ビット画素データ１０２が閾値未満である場合には、１４ビット画素データ１０２が左２ビットシフト可能なデータであると判定する。また、左シフト部３０１は、１４ビット画素データ１０２が閾値以上である場合には、１４ビット画素データ１０２が左２ビットシフト可能なデータでないと判定する。そして、左シフト部３０１は、１４ビット画素データ１０２が左２ビットシフト可能なデータであると判定した場合にはステップＳ４０２に処理を進める。また、左シフト部３０１は、１４ビット画素データ１０２が左２ビットシフト可能なデータでないと判定した場合には、１４ビット画素データ１０２の下位から２ビット目に０のシフト状態フラグＳを付加し、１４ビット画素データ３０２を出力する。シフト状態フラグＳは、０である場合、ビットシフトしていないことを示す。その場合、画像処理装置は、ステップＳ２０５に処理を進める。
【００３０】
ステップＳ４０２では、左シフト部３０１は、１４ビット画素データ１０２の最大値を第１の所定値にリミット処理する。次に、ステップＳ４０３では、左シフト部３０１は、リミット処理された１４ビット画素データを左２ビットシフトする。左２ビットシフトは、上位側への２ビットシフトである。次に、ステップＳ４０４では、左シフト部３０１は、左２ビットシフトされた１４ビット画素データの下位から２ビット目に１のシフト状態フラグＳを付加し、１４ビット画素データ３０２を出力する。シフト状態フラグＳは、１である場合、ビットシフトしていることを示す。その後、画像処理装置は、ステップＳ２０５に処理を進める。
【００３１】
ステップＳ２０５では、フラグ付加部１０５は、１４ビット画素データ３０２の最下位ビットに、画素状態を示す画素状態フラグＦを付加し、１４ビット画素データ３０３を出力する。
【００３２】
なお、画素状態フラグＦとシフト状態フラグＳのビット位置を入れ替えてもよい。すなわち、フラグ付加手段１０１は、１４ビット画素データ３０３の下位２ビットに、シフト状態フラグＳと画素状態フラグＦを付加すればよい。
【００３３】
次に、ステップＳ２０６では、フラグ付加部１０５は、１４ビット画素データ３０３を画像処理手段１０７に出力する。遅延調整部１１１は、１４ビット画素データ３０３の最下位ビットの画素状態フラグＦを保持する。
【００３４】
次に、ステップＳ４０５では、右シフト部３０４は、１４ビット画素データ３０３の下位から２ビット目のシフト状態フラグＳが１か否かを判定する。右シフト部３０４は、シフト状態フラグＳが１であると判定した場合には、ステップＳ４０６に処理を進める。また、右シフト部３０４は、シフト状態フラグＳが０であると判定した場合には、１４ビット画素データ３０３をそのまま１４ビット画素データ３０５として出力し、ステップＳ２０９に処理を進める。
【００３５】
ステップＳ４０６では、右シフト部３０４は、１４ビット画素データ３０３を右２ビットシフトし、１４ビット画素データ３０５を出力する。右２ビットシフトは、下位側への２ビットシフトである。この場合、１４ビット画素データ３０５は、１４ビット画素データ１０２と同じデータに復元される。
【００３６】
次に、ステップＳ２０９では、演算処理部１１０は、１４ビット画素データ３０５に対して、画像処理の演算を行い、１４ビット画素データ１１２を出力する。次に、ステップＳ２１０では、遅延調整部１１１は、演算処理部１１０の演算時間に対応する時間だけ画素状態フラグＦを遅延させてフラグ付加部１１５に出力する。
【００３７】
次に、ステップＳ４０７では、左シフト部３０６は、ステップＳ４０１と同様に、１４ビット画素データ１１２が左２ビットシフト可能なデータであるか否かを判定する。そして、左シフト部３０６は、１４ビット画素データ１１２が左２ビットシフト可能なデータであると判定した場合には、ステップＳ４０８に処理を進める。また、左シフト部３０６は、１４ビット画素データ１１２が左２ビットシフト可能なデータでないと判定した場合には、１４ビット画素データ１１２の下位から２ビット目に０のシフト状態フラグＳを付加し、１４ビット画素データ３０７を出力する。その場合、画像処理装置は、ステップＳ２１４に処理を進める。
【００３８】
ステップＳ４０８では、左シフト部３０６は、１４ビット画素データ１１２の最大値を第２の所定値にリミット処理する。次に、ステップＳ４０９では、左シフト部３０６は、リミット処理された１４ビット画素データを左２ビットシフトする。次に、ステップＳ４１０では、左シフト部３０６は、左２ビットシフトされた１４ビット画素データ１１２の下位から２ビット目に１のシフト状態フラグＳを付加し、１４ビット画素データ３０７を出力する。
【００３９】
次に、ステップＳ２１４では、フラグ付加部１１５は、１４ビット画素データ３０７の最下位ビットに、遅延調整部１１１が出力する画素状態フラグＦを付加し、１４ビット画素データ３０８を出力する。
【００４０】
なお、画素状態フラグＦとシフト状態フラグＳのビット位置を入れ替えてもよい。すなわち、画像処理手段１０７は、１４ビット画素データ３０８の下位２ビットに、シフト状態フラグＳと画素状態フラグＦを付加すればよい。
【００４１】
次に、ステップＳ２１５では、画像処理装置は、画像内の全画素データの処理が終了したか否かを判定し、全画素データの処理が終了していないと判定した場合には、ステップＳ２０１に処理を戻し、次の画素データの処理を繰り返す。また、画像処理装置は、画像内の全画素データの処理が終了したと判定した場合には、処理を終了する。
【００４２】
（第３の実施形態）
図５は、本発明の第３の実施形態に係る画像処理装置の構成例を示すブロック図である。画像処理装置は、フラグ付加手段１０１と、画像処理手段１０７とを有する。フラグ付加手段１０１は、リミッタ部５０１と、フラグ付加部５０３とを有する。リミッタ部５０１は、１４ビット画素データ１０２を入力し、１４ビット画素データ５０２を出力する。フラグ付加部５０３は、１４ビット画素データ５０２を入力し、１４ビット画素データ５０４を出力する。
【００４３】
画像処理手段１０７は、置換部５０５と、演算処理部１１０と、遅延調整部１１１と、フラグ付加部５０７とを有する。置換部５０５は、１４ビット画素データ５０４を入力し、１４ビット画素データ５０６を出力する。演算処理部１１０は、１４ビット画素データ５０６を入力し、１４ビット画素データ１１２を出力する。フラグ付加部５０７は、１４ビット画素データ１１２を入力し、１４ビット画素データ５０８を出力する。遅延調整部１１１は、画素状態フラグＦの遅延調整を行う。
【００４４】
図６は、第３の実施形態に係る画像処理装置の画像処理方法を示すフローチャートである。ステップＳ２０１では、リミッタ部５０１は、１４ビット画素データ１０２を入力する。次に、ステップＳ２０２では、リミッタ部５０１は、設定された撮影モードが低輝度撮影モードおよび高輝度撮影モード（通常撮影モードを含む）のいずれであるのかを判定する。そして、リミッタ部５０１は、撮影モードが低輝度撮影モードであると判定した場合には、ステップＳ２０３に処理を進める。また、リミッタ部５０１は、撮影モードが高輝度撮影モードであると判定した場合には、１４ビット画素データ１０２をそのまま１４ビット画素データ５０２として出力し、ステップＳ６０１に処理を進める。ステップＳ２０３では、リミッタ部５０１は、１４ビット画素データ１０２の最大値を第１の所定値にリミット処理し、ステップＳ６０１に処理を進める。
【００４５】
ステップＳ６０１では、フラグ付加部５０３は、設定された撮影モードが低輝度撮影モードおよび高輝度撮影モード（通常撮影モードを含む）のいずれであるのかを判定する。そして、フラグ付加部５０３は、撮影モードが低輝度撮影モードであると判定した場合には、ステップＳ６０２に処理を進め、撮影モードが高輝度撮影モードであると判定した場合には、ステップＳ６０３に処理を進める。
【００４６】
ステップＳ６０２では、フラグ付加部５０３は、１４ビット画素データ５０２の最上位ビットに、画素状態を示す画素状態フラグＦを付加し、１４ビット画素データ５０４を出力する。１４ビット画素データ５０２が低輝度データである場合には、１４ビット画素データ５０２の最上位ビットは０である。その後、画像処理装置は、ステップＳ２０６に処理を進める。
【００４７】
ステップＳ６０３では、フラグ付加部５０３は、１４ビット画素データ５０２の最下位ビットに、画素状態を示す画素状態フラグＦを付加し、１４ビット画素データ５０４を出力する。その後、画像処理装置は、ステップＳ２０６に処理を進める。
【００４８】
ステップＳ２０６では、フラグ付加部５０３は、１４ビット画素データ５０４を画像処理手段１０７に出力する。遅延調整部１１１は、１４ビット画素データ５０４の最上位ビットまたは最下位ビットの画素状態フラグＦを保持する。
【００４９】
次に、ステップＳ２０７では、置換部５０５は、設定された撮影モードが低輝度撮影モードおよび高輝度撮影モード（通常撮影モードを含む）のいずれであるのかを判定する。そして、置換部５０５は、撮影モードが低輝度撮影モードであると判定した場合には、ステップＳ６０４に処理を進め、撮影モードが高輝度撮影モードであると判定した場合には、ステップＳ６０５に処理を進める。
【００５０】
ステップＳ６０４では、置換部５０５は、１４ビット画素データ５０４の最上位ビットの画素状態フラグＦを０に置換し、１４ビット画素データ５０６を出力する。その後、画像処理装置は、ステップＳ２０９に処理を進める。
【００５１】
ステップＳ６０５では、置換部５０５は、１４ビット画素データ５０４の最下位ビットの画素状態フラグＦを０に置換し、１４ビット画素データ５０６を出力する。なお、この場合、置換部５０５は、１４ビット画素データ５０４の最下位ビットの画素状態フラグＦを１に置換してもよい。その後、画像処理装置は、ステップＳ２０９に処理を進める。
【００５２】
ステップＳ２０９では、演算処理部１１０は、１４ビット画素データ５０６に対して、画像処理の演算を行い、１４ビット画素データ１１２を出力する。次に、ステップＳ２１０では、遅延調整部１１１は、演算処理部１１０の演算時間に対応する時間だけ画素状態フラグＦを遅延させてフラグ付加部５０７に出力する。
【００５３】
次に、ステップＳ２１１では、フラグ付加部５０７は、設定された撮影モードが低輝度撮影モードおよび高輝度撮影モード（通常撮影モードを含む）のいずれであるのかを判定する。そして、フラグ付加部５０７は、撮影モードが低輝度撮影モードであると判定した場合には、ステップＳ２１２に処理を進め、撮影モードが高輝度撮影モードであると判定した場合には、ステップＳ６０７に処理を進める。
【００５４】
ステップＳ２１２では、フラグ付加部５０７は、１４ビット画素データ１１２の最大値を第２の所定値にリミット処理する。次に、ステップＳ６０６では、フラグ付加部５０７は、リミット処理された１４ビット画素データの最上位ビットに、遅延調整部１１１が出力する画素状態フラグＦを付加し、１４ビット画素データ５０８を出力する。その後、画像処理装置は、ステップＳ２１５に処理を進める。
【００５５】
ステップＳ６０７では、フラグ付加部５０７は、１４ビット画素データ１１２の最下位ビットに、遅延調整部１１１が出力する画素状態フラグＦを付加し、１４ビット画素データ５０８を出力する。その後、画像処理装置は、ステップＳ２１５に処理を進める。
【００５６】
ステップＳ２１５では、画像処理装置は、画像内の全画素データの処理が終了したか否かを判定し、全画素データの処理が終了していないと判定した場合には、ステップＳ２０１に処理を戻し、次の画素データの処理を繰り返す。また、画像処理装置は、画像内の全画素データの処理が終了したと判定した場合には、処理を終了する。
【００５７】
第１〜第３の実施形態によれば、フラグ付加手段１０１は、撮影モードまたは画素データに応じて、異なる方法で、第１の画素データに画素状態フラグＦを付加し、第２の画素データを出力する。右シフト部１０８，３０４または置換部５０５は、削除手段であり、撮影モードまたは画素データに応じて、第２の画素データに対して、画素状態フラグＦを削除し、第３の画素データを出力する。演算処理部１１０は、第３の画素データに対して演算処理を行い、第４の画素データを出力する。フラグ付加部１１５または５０７は、第４の画素データに対して、画素状態フラグＦを付加する。これにより、演算処理部１１０のインターフェースを変更せず、演算処理部１１０の演算処理の誤差を低減することができる。
【００５８】
（その他の実施形態）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【００５９】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００６０】
１０３  左シフト部、１０５  フラグ付加部、１０８  右シフト部、１１０  演算処理部、１１３  左シフト部、１１５  フラグ付加部
【図１】
2018196040.tif 000003
【図２】
2018196040.tif 000004
【図３】
2018196040.tif 000005
【図４】
2018196040.tif 000006
【図５】
2018196040.tif 000007
【図６】
2018196040.tif 000008