(57)【要約】      （修正有）【課題】電子供給層にＩｎとＡｌを含むオン抵抗の低い半導体装置を提供する。【解決手段】基板１０の上に形成された第１の半導体層２１と、第１の半導体層２１の上に、ＩｎとＡｌとを含む化合物半導体により形成された第２の半導体層２３と、第２の半導体層２３の上に設けられたソース電極３２及びドレイン電極３３と、第２の半導体層２３の上であって、ソース電極３２とドレイン電極３３との間に設けられたゲート電極３１と、を有する。第２の半導体層２３における化合物半導体は、第２の半導体層２３の基板側は第１のＩｎ組成比を有し、第２の半導体層２３の基板側の反対側の領域は第１のＩｎ組成比よりも小さいＩｎ組成比である第２のＩｎ組成比を有し、ソース電極３２及びドレイン電極３３は第１のＩｎ組成比を有する領域に接して設けられており、ゲート電極３１は第２のＩｎ組成比を有する領域の上に設けられている。【選択図】図５
2018056319.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に、化合物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、ＩｎとＡｌとを含む化合物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に設けられたソース電極及びドレイン電極と、
前記第２の半導体層の上であって、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、を有し、
前記第２の半導体層における化合物半導体は、前記第２の半導体層の前記基板側は第１のＩｎ組成比を有し、前記第２の半導体層の前記基板側の反対側の領域は前記第１のＩｎ組成比よりも小さいＩｎ組成比である第２のＩｎ組成比を有し、
前記ソース電極及び前記ドレイン電極は前記第１のＩｎ組成比を有する領域に接して設けられており、前記ゲート電極は前記第２のＩｎ組成比を有する領域の上に設けられていることを特徴とする半導体装置。
【請求項２】
前記第２のＩｎ組成比を有する領域におけるＡｌの組成比は、前記第１のＩｎ組成比を有する領域におけるＡｌの組成比よりも大きいことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ソース電極と前記ドレイン電極との間における前記第２の半導体層の前記第２のＩｎ組成比を有する領域の上には、絶縁膜が形成されており、
前記ゲート電極は、前記絶縁膜の上に形成されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
基板の上に、化合物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、ＩｎとＡｌを含む化合物半導体により形成された第２の半導体層と、
を有し、
ソース電極及びドレイン電極は、前記第２の半導体層の上に接して形成されており、
前記ソース電極と前記ドレイン電極との間における前記第２の半導体層の上には酸化膜が形成されており、
ゲート電極は、前記酸化膜の上に形成されており、
前記酸化膜には、酸化アルミニウムが含まれていることを特徴とする半導体装置。
【請求項５】
前記第２の半導体層は、ＩｎＡｌＮまたはＩｎＡｌＧａＮを含む材料により形成されていることを特徴とする請求項１から４のいずれかに記載の半導体装置。
【請求項６】
基板の上に、化合物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、ＩｎとＡｌを含む化合物半導体により第２の半導体層を形成する工程と、
ソース電極及びドレイン電極が形成される領域において、前記第２の半導体層の第２のＩｎ組成比を有する領域をエッチングにより除去し、第１のＩｎ組成比を有する領域を露出させる工程と、
前記第２の半導体層の前記第１のＩｎ組成比を有する領域の上に、前記ソース電極及び前記ドレイン電極を形成する工程と、
前記第２の半導体層の前記第２のＩｎ組成比を有する領域の上に、ゲート電極を形成する工程と、
を有し、
前記第２のＩｎ組成比を有する領域におけるＩｎの組成比は、前記第１のＩｎ組成比を有する領域におけるＩｎの組成比よりも小さいことを特徴とする半導体装置の製造方法。
【請求項７】
基板の上に、化合物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、ＩｎとＡｌを含む化合物半導体により第２の半導体層を形成する工程と、
前記第２の半導体層の結晶表面層を酸化し、前記第２の半導体層の結晶内部層の上に酸化膜を形成する工程と、
ソース電極及びドレイン電極が形成される領域において、前記酸化膜をエッチングにより除去し、前記結晶内部層を露出させる工程と、
前記第２の半導体層の前記結晶内部層の上に、前記ソース電極及び前記ドレイン電極を形成する工程と、
前記酸化膜の上に、ゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項８】
前記エッチングは、ウェットエッチングであることを特徴とする請求項６または７に記載の半導体装置の製造方法。
【請求項９】
請求項１から５のいずれかに記載の半導体装置を有することを特徴とする電源装置。
【請求項１０】
請求項１から５のいずれかに記載の半導体装置を有することを特徴とする増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、半導体装置の製造方法、電源装置及び増幅器に関するものである。
【背景技術】
【０００２】
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮ等または、これらの混晶である材料は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。このうち、高出力デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field-Effect  Transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High  Electron  Mobility  Transistor）に関する技術が開発されている（例えば、特許文献１）。このような窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。
【０００３】
窒化物半導体を用いた電界効果型トランジスタとしては、電子走行層にＧａＮを用い電子供給層にＡｌＧａＮを用いたＨＥＭＴがあり、ＧａＮにおけるピエゾ分極や自発分極の作用により電子走行層において２ＤＥＧ（Two-Dimensional  Electron  Gas）が生成される。また、ＨＥＭＴの高出力化や高効率化の要求に対応するため、電子走行層にＧａＮを用い、電子供給層にＩｎＡｌＮを用いたＨＥＭＴがある。ＩｎＡｌＮは自発分極が高いため、電子供給層に用いることにより、高濃度の２ＤＥＧを誘起することができ、電子供給層にＡｌＧａＮを用いたＨＥＭＴよりもドレイン電流を多く流すことができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−３５９２５６号公報
【特許文献２】特開２０１０−４５３４３号公報
【特許文献３】特開２０１３−２５１５４４号公報
【特許文献４】特開２０１３−２２２８００号公報
【特許文献５】特開２０１３−２３５９８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このような、電子供給層にＩｎとＡｌとを含む半導体装置においては、オン抵抗の低いものが求められている。
【課題を解決するための手段】
【０００６】
本実施の形態の一観点によれば、基板の上に、化合物半導体により形成された第１の半導体層と、前記第１の半導体層の上に、ＩｎとＡｌとを含む化合物半導体により形成された第２の半導体層と、前記第２の半導体層の上に設けられたソース電極及びドレイン電極と、前記第２の半導体層の上であって、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、を有し、前記第２の半導体層における化合物半導体は、前記第２の半導体層の前記基板側は第１のＩｎ組成比を有し、前記第２の半導体層の前記基板側の反対側の領域は前記第１のＩｎ組成比よりも小さいＩｎ組成比である第２のＩｎ組成比を有し、前記ソース電極及び前記ドレイン電極は前記第１のＩｎ組成比を有する領域に接して設けられており、前記ゲート電極は前記第２のＩｎ組成比を有する領域の上に設けられていることを特徴とする。
【発明の効果】
【０００７】
開示の半導体装置によれば、電子供給層にＩｎとＡｌとを含む半導体装置において、オン抵抗を低くすることができる。
【図面の簡単な説明】
【０００８】
【図１】電子走行層がＩｎＡｌＮにより形成されている半導体装置の構造図（１）
【図２】電子走行層の結晶表面層と結晶内部層の説明図
【図３】結晶表面層と結晶内部層のＸＰＳによる分析の説明図
【図４】電子走行層がＩｎＡｌＮにより形成されている半導体装置の構造図（２）
【図５】第１の実施の形態における半導体装置の構造図
【図６】第１の実施の形態における半導体装置の製造方法の工程図（１）
【図７】第１の実施の形態における半導体装置の製造方法の工程図（２）
【図８】コンタクト抵抗の測定のため作製した試料８Ａ、８Ｂ、８Ｃの構造の説明図
【図９】試料８Ａ、８Ｂ、８Ｃにおけるコンタクト抵抗の測定結果の説明図
【図１０】第２の実施の形態における半導体装置の構造図
【図１１】第２の実施の形態における半導体装置の製造方法の工程図（１）
【図１２】第２の実施の形態における半導体装置の製造方法の工程図（２）
【図１３】第３の実施の形態における半導体装置の構造図
【図１４】第３の実施の形態における半導体装置の製造方法の工程図（１）
【図１５】第３の実施の形態における半導体装置の製造方法の工程図（２）
【図１６】第４の実施の形態における半導体装置の構造図
【図１７】第４の実施の形態における半導体装置の製造方法の工程図（１）
【図１８】第４の実施の形態における半導体装置の製造方法の工程図（２）
【図１９】第５の実施の形態における半導体装置の構造図
【図２０】第５の実施の形態における半導体装置の製造方法の工程図
【図２１】第６の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図
【図２２】第６の実施の形態における電源装置の回路図
【図２３】第６の実施の形態における高周波増幅器の構造図
【発明を実施するための形態】
【０００９】
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
【００１０】
〔第１の実施の形態〕
最初に、電子供給層にＩｎＡｌＮを用いたＨＥＭＴについて説明する。
【００１１】
電子供給層にＩｎＡｌＮを用いたＨＥＭＴは、図１に示されるように、基板９１０の上に、窒化物半導体のエピタキシャル成長により、バッファ層９１１、電子走行層９２１、スペーサ層９２２、電子供給層９２３が積層して形成されている。尚、これらの層は、ＭＯＶＰＥ（Metal  Organic  Vapor  Phase  Epitaxy）により形成されている。基板９１０は、ＳｉＣ等により形成されており、バッファ層９１１は、ＡｌＮやＧａＮ等により形成されている。電子走行層９２１はｉ−ＧａＮにより形成されており、スペーサ層９２２はＡｌＮにより形成されており、電子供給層９２３はＩｎ０．１８Ａｌ０．８２Ｎにより形成されている。これにより、電子走行層９２１において、電子走行層９２１とスペーサ層９２２との界面近傍には、２ＤＥＧ９２１ａが生成される。電子供給層９２３の上には、ゲート電極９３１、ソース電極９３２及びドレイン電極９３３が形成されている。
【００１２】
ところで、本願発明者が、図１に示す構造のＨＥＭＴを実際に作製してみたところ、オン抵抗が高く、ＨＥＭＴとしての特性があまり良好ではなかった。このため、オン抵抗が高くなる理由について、鋭意検討を行ったところ、電子供給層９２３を形成しているＩｎＡｌＮの表面ではＩｎが脱離し、Ｉｎの組成比が減少しており、ＡｌＮリッチな膜になっていることが解った。
【００１３】
具体的には、図２に示されるように、基板９１０の上に、窒化物半導体のエピタキシャル成長により、バッファ層９１１、電子走行層９２１、スペーサ層９２２、電子供給層９２３を積層した試料を作製した。このように作製した試料において、電子供給層９２３の表面の結晶表面層９２３ａと、結晶表面層９２３ａよりも深い結晶内部層９２３ｂにおいて、ＸＰＳ（X-ray  Photoelectron  Spectroscopy）による分析を行った。この結果を図３に示す。尚、図３における各々の元素の比率は、電子供給層９２３の結晶表面層９２３ａ及び結晶内部層９２３ｂにおける原子の比率である。図３に示されるように、電子供給層９２３の結晶内部層９２３ｂでは、Ｉｎ：９、Ａｌ：４１、Ｎ：５０と所望の組成比であったのに対し、電子供給層９２３の結晶表面層９２３ａでは、Ｉｎ：３、Ａｌ：４４、Ｎ：５３であった。即ち、電子供給層９２３の結晶内部層９２３ｂではＡｌに対するＩｎの比（Ｉｎ／Ａｌ比）が、０．２２であったのに対し、結晶表面層９２３ａではＡｌに対するＩｎの比（Ｉｎ／Ａｌ比）が、０．０７であった。
【００１４】
従って、電子供給層９２３の結晶表面層９２３ａでは、当初の組成よりＩｎの組成比が減少し、相対的にＡｌの組成比が増えるため、ＡｌＮリッチな膜となっている。ＩｎＡｌＮは、Ａｌの組成比が増えるとＡｌＮに近い特性を示し抵抗が高くなる。よって、電子供給層９２３の結晶表面層９２３ａの上に、ソース電極９３２及びドレイン電極９３３を形成した場合、ソース電極９３２及びドレイン電極９３３と２ＤＥＧ９２１ａとの間の抵抗が高くなり、オン抵抗が高くなる。即ち、図１に示される半導体装置は、実際は、図４に示されるように、電子供給層９２３の表面にＩｎが脱離した結晶表面層９２３ａが形成されており、ソース電極９３２及びドレイン電極９３３は、このＩｎが脱離した結晶表面層９２３ａの上に形成されている。このため、オン抵抗が高くなるものと考えられる。
【００１５】
ところで、上記のように電子供給層９２３の表面の結晶表面層９２３ａにおいて、ＡｌＮリッチな膜となる理由は、Ｉｎは融点が低く高温状態では脱離しやすいためと考えられる。電子供給層９２３は、ＭＯＶＰＥによるエピタキシャル成長により形成され、電子供給層９２３を成膜する際の温度は約７５０℃である。電子供給層９２３の成膜終了後は、降温されるが、この降温過程の最初段階は、比較的温度が高いため、電子供給層９２３の表面よりＩｎが脱離しやすい。このため、電子供給層９２３の表面の結晶表面層９２３ａにおいては、Ｉｎが脱離しＡｌＮリッチな膜となるものと考えられる。
【００１６】
（半導体装置）
次に、本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、図５に示されるように、電子供給層にＩｎＡｌＮを用いたＨＥＭＴである。具体的には、基板１０の上に、窒化物半導体のＭＯＶＰＥによるエピタキシャル成長により、バッファ層１１、電子走行層２１、スペーサ層２２、電子供給層２３が積層して形成されている。基板１０は、ＳｉＣ等により形成されており、バッファ層１１は、ＡｌＮやＧａＮ等により形成されている。電子走行層２１はｉ−ＧａＮにより形成されており、スペーサ層２２はＡｌＮにより形成されており、電子供給層２３はＩｎ０．１８Ａｌ０．８２Ｎにより形成されている。これにより、電子走行層２１において、電子走行層２１とスペーサ層２２との界面近傍には、２ＤＥＧ２１ａが生成される。本願においては、電子走行層２１を第１の半導体層、電子供給層２３を第２の半導体層と記載する場合がある。
【００１７】
電子供給層２３では、電子供給層２３における表面のＩｎが脱離しＡｌＮリッチな結晶表面層２３ａが形成され、結晶表面層２３ａよりも深い部分が、Ｉｎが脱離していない結晶内部層２３ｂとなる。電子供給層２３の結晶表面層２３ａの厚さは、約２ｎｍである。本実施の形態における半導体装置においては、ゲート電極３１は、電子供給層２３の結晶表面層２３ａの上に形成されているが、ソース電極３２及びドレイン電極３３は、電子供給層２３の結晶内部層２３ｂの上に形成されている。
【００１８】
従って、電子供給層２３はＩｎＡｌＮにより形成されているが、表面の結晶表面層２３ａは、内部の結晶内部層２３ｂよりも、Ｉｎの組成比が低く、Ａｌの組成比が高くなっており、結晶表面層２３ａは、結晶内部層２３ｂよりも抵抗が高い。また、図３に基づくならば、結晶表面層２３ａは、結晶内部層２３ｂよりも、Ｎの組成比が高い。尚、本願においては、結晶内部層２３ｂを第１のＩｎ組成比を有する領域と記載し、結晶表面層２３ａを第２のＩｎ組成比を有する領域と記載する場合がある。
【００１９】
本実施の形態における半導体装置では、ソース電極３２及びドレイン電極３３は、抵抗の低い結晶内部層２３ｂの上に形成されている。従って、ソース電極３２及びドレイン電極３３と２ＤＥＧ２１ａとの間の抵抗が低いため、オン抵抗を低くすることができる。また、ゲート電極３１は、抵抗の高い結晶表面層２３ａの上に形成されているため、ゲートリーク電流が抑制される。
【００２０】
尚、本実施の形態における半導体装置は、電子供給層２３にＩｎＡｌＧａＮを用いたものであってもよく、更には、電子供給層２３にＩｎＡｌＡｓ、ＩｎＡｌＰ等のＩｎとＡｌを含む化合物半導体を用いた半導体装置にも適用可能である。
【００２１】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図６及び図７に基づき説明する。
【００２２】
最初に、図６（ａ）に示すように、基板１０の上に、窒化物半導体層をエピタキシャル成長させることにより、バッファ層１１、電子走行層２１、スペーサ層２２、電子供給層２３を形成する。これにより、電子走行層２１において、電子走行層２１とスペーサ層２２との界面近傍には、２ＤＥＧ２１ａが生成される。窒化物半導体層は、ＭＯＶＰＥによるエピタキシャル成長により形成する。尚、これらの窒化物半導体層は、ＭＯＶＰＥに代えて、ＭＢＥ（Molecular  Beam  Epitaxy）により形成してもよい。
【００２３】
基板１０は、例えば、サファイア基板、Ｓｉ基板、ＳｉＣ基板、ＧａＮ基板を用いることができる。本実施の形態では、基板１０にはＳｉＣ基板が用いられている。バッファ層１１はＡｌＧａＮに等より形成されており、電子走行層２１はｉ−ＧａＮにより形成されており、スペーサ層２２はＡｌＮにより形成されており、電子供給層２３はＩｎ０．１８Ａｌ０．８２Ｎにより形成されている。
【００２４】
これら窒化物半導体層をＭＯＶＰＥにより成膜する際には、Ｉｎの原料ガスにはＴＭＩ（トリメチルインジウム）が用いられ、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられる。また、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。尚、これらの原料ガスは、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉に供給される。
【００２５】
電子走行層２１及びスペーサ層２２は、約１０００℃の成長温度でエピタキシャル成長させることにより形成されており、電子供給層２３は、約７５０℃の成長温度でエピタキシャル成長させることにより形成されている。電子供給層２３を形成した後、降温過程において、電子供給層２３の表面におけるＩｎが一部脱離して、結晶表面層２３ａが形成される。従って、結晶表面層２３ａでは、結晶表面層２３ａよりも深い結晶内部層２３ｂよりも、Ｉｎの組成比が低く、Ａｌの組成比が高くなっている。このように形成される結晶表面層２３ａの厚さは約２ｎｍである。尚、結晶表面層２３ａにおけるＡｌＮ成分を増やすため、窒素プラズマ処理や加熱した状態でアンモニア処理を行うことにより、Ｉｎを更に脱離させてもよい。結晶表面層２３ａにおけるＡｌＮ成分を増やすことにより、ゲートリーク電流を更に抑制することができる。
【００２６】
この後、図示はしないが、素子を分離するための素子分離領域を形成する。具体的には、電子供給層２３の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、素子分離領域が形成される領域に開口を有するレジストパターンを形成する。この後、レジストパターンの形成されていない領域の窒化物半導体層にアルゴン（Ａｒ）イオンを注入することにより素子分離領域を形成する。素子分離領域は、レジストパターンの形成されていない領域の窒化物半導体層の一部をＲＩＥ（Reactive  Ion  Etching）等によるドライエッチングにより除去することにより形成してもよい。素子分離領域を形成した後、レジストパターンは、有機溶剤等により除去する。
【００２７】
次に、図６（ｂ）に示すように、ソース電極３２及びドレイン電極３３が形成される領域における電子供給層２３の結晶表面層２３ａを除去する。具体的には、電子供給層２３の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極３２及びドレイン電極３３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、エッチングガスとして塩素系のガスを用いたＲＩＥ等のドライエッチングにより、レジストパターンが形成されていない領域における結晶表面層２３ａを除去し、電子供給層２３の結晶内部層２３ｂを露出させる。この後、不図示のレジストパターンは、有機溶剤等により除去する。
【００２８】
次に、図６（ｃ）に示すように、電子供給層２３の結晶内部層２３ｂの上に、ソース電極３２及びドレイン電極３３を形成する。具体的には、電子供給層２３の結晶表面層２３ａ及び結晶内部層２３ｂの上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極３２及びドレイン電極３３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、Ｔｉ／Ａｌにより形成される金属積層膜を真空蒸着により成膜した後、有機溶剤に浸漬させることにより、レジストパターンの上に形成されている金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、電子供給層２３の結晶内部層２３ｂの上に、残存している金属積層膜によりソース電極３２及びドレイン電極３３が形成される。尚、Ｔｉ／Ａｌにより形成される金属積層膜は、電子供給層２３の上に、Ｔｉ膜、Ａｌ膜の順に形成する。この後、窒素雰囲気中において、４００℃〜１０００℃の温度で熱処理することにより、ソース電極３２及びドレイン電極３３をオーミックコンタクトさせる。
【００２９】
次に、図７に示すように、電子供給層２３の結晶表面層２３ａの上にゲート電極３１を形成する。具体的には、電子供給層２３の結晶表面層２３ａ、ソース電極３２及びドレイン電極３３の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極３１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、Ｎｉ／Ａｕにより形成される金属積層膜を真空蒸着により成膜した後、有機溶剤に浸漬させることにより、レジストパターンの上に形成されている金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、電子供給層２３の結晶表面層２３ａの上に残存している金属積層膜によりゲート電極３１が形成される。尚、Ｎｉ／Ａｕにより形成される金属積層膜は、電子供給層２３の上に、Ｎｉ膜、Ａｕ膜の順に形成する。
【００３０】
以上の工程により、本実施の形態における半導体装置を作製することができる。
【００３１】
上記の製造方法では、電子供給層２３の結晶表面層２３ａをドライエッチングにより除去する場合について説明したが、ドライエッチングに代えてウェットエッチングにより、電子供給層２３の結晶表面層２３ａを除去してもよい。ドライエッチングでは、プラズマを用いるため、エッチングされた電子供給層２３の結晶内部層２３ｂの表面にプラズマダメージが生じ、特性が低下する場合があるが、ウェットエッチングでは、プラズマダメージ等が生じないからである。
【００３２】
次に、電子供給層の結晶表面層をエッチングしない場合、電子供給層の結晶表面層をドライエッチングにより除去した場合、電子供給層の結晶表面層をウェットエッチングにより除去した場合におけるコンタクト抵抗ρｃを測定した結果について説明する。具体的には、図８（ａ）に示すように、結晶表面層２３ａをエッチングすることなく電極３０ａ、３０ｂを形成した試料８Ａ、図８（ｂ）に示すように、結晶表面層２３ａをエッチングにより除去し電極３０ａ、３０ｂを形成した試料８Ｂ、８Ｃを作製した。尚、試料８Ｂは、電子供給層２３の結晶表面層２３ａをドライエッチングにより除去し、試料８Ｃは、電子供給層２３の結晶表面層２３ａをウェットエッチングにより除去したものである。本実施の形態においては、試料８Ａ、８Ｂ、８Ｃにおける電極３０ａと電極３０ｂとの間における抵抗をコンタクト抵抗ρｃとし、このコンタクト抵抗ρｃを測定した結果を図９に示す。
【００３３】
図９に示されるように、結晶表面層２３ａをエッチングすることなく電極３０ａ、３０ｂを形成した試料８Ａでは、コンタクト抵抗ρｃは約１．０×１０−５Ω・ｃｍ２であった。これに対し、結晶表面層２３ａをドライエッチングにより除去し電極３０ａ、３０ｂを形成した試料８Ｂでは、コンタクト抵抗ρｃは約５．０×１０−６Ω・ｃｍ２であり、コンタクト抵抗ρｃは試料８Ａの約半分であった。また、結晶表面層２３ａをウェットエッチングにより除去し電極３０ａ、３０ｂを形成した試料８Ｃでは、コンタクト抵抗ρｃは約３．０×１０−６Ω・ｃｍ２であり、コンタクト抵抗ρｃは試料８Ａの１／３以下であった。
【００３４】
従って、電子供給層２３の結晶表面層２３ａをエッチングにより除去し、電極３０ａ、３０ｂを形成することによりコンタクト抵抗ρｃを低くすることができる。本実施の形態における半導体装置では、電極３０ａはソース電極３２に相当し、電極３０ｂはドレイン電極３３に相当する。このため、本実施の形態における半導体装置においては、ソース電極３２及びドレイン電極３３が形成される領域の結晶表面層２３ａを除去することにより、ソース電極３２とドレイン電極３３の間の抵抗を低くすることができ、オン抵抗を低くすることができる。
【００３５】
また、図９に示されるように、電子供給層２３の結晶表面層２３ａをドライエッチングにより除去した試料８Ｂよりも、電子供給層２３の結晶表面層２３ａをウェットエッチングにより除去した試料８Ｃの方がコンタクト抵抗ρｃが低い。これは試料８Ｂでは、ドライエッチングにより結晶表面層２３ａを除去しているため、エッチングにより露出した電子供給層２３の結晶内部層２３ｂの表面には、プラズマによるダメージが生じているためと考えられる。従って、結晶表面層２３ａを除去する際には、ドライエッチングよりもウェットエッチングが好ましい。
【００３６】
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態における半導体装置は、電子供給層２３における結晶表面層２３ａを酸化した構造の半導体装置である。具体的には、図１０に示すように、結晶表面層２３ａのＡｌＮリッチなＩｎＡｌＮを酸化することにより酸化アルミニウム（ＡｌＯｘ）による酸化膜１２３を形成し、この酸化膜１２３の上にゲート電極３１を形成した構造のものである。本実施の形態においては、ソース電極３２及びドレイン電極３３は、結晶内部層２３ｂにより形成される電子供給層２３の上に形成されている。また、酸化膜１２３として形成される酸化アルミニウムは、ＡｌＮ等よりも絶縁性が高いため、ゲートリーク電流をより一層抑制することができる。
【００３７】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１１及び図１２に基づき説明する。
【００３８】
最初に、図１１（ａ）に示すように、基板１０の上に、窒化物半導体層をエピタキシャル成長させることにより、バッファ層１１、電子走行層２１、スペーサ層２２、電子供給層２３を形成する。この後、図示はしないが、素子を分離するための素子分離領域を形成する。
【００３９】
次に、図１１（ｂ）に示すように、電子供給層２３の結晶表面層２３ａを酸化し酸化膜１２３を形成する。具体的には、３００℃〜５００℃の温度の水蒸気を用いて、表面に露出している結晶表面層２３ａのＡｌＮリッチなＩｎＡｌＮを酸化することにより酸化膜１２３を形成する。この際、この水蒸気酸化の工程では、Ｉｎ成分は、Ｉｎ（ＯＨ）ｘとなり昇華するため、酸化アルミニウム膜の成分が主体となる酸化膜１２３が形成される。尚、Ｉｎ（ＯＨ）ｘの昇華を促進するため、真空中で行うことが好ましい。このようにＩｎＡｌＮを水蒸気酸化することにより形成される酸化膜１２３の膜厚は、５ｎｍ以下が好ましく、本実施の形態においては、約２ｎｍである。
【００４０】
次に、図１１（ｃ）に示すように、ソース電極３２及びドレイン電極３３が形成される領域における酸化膜１２３を除去し、結晶内部層２３ｂにより形成されている電子供給層２３を露出させる。具体的には、酸化膜１２３の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極３２及びドレイン電極３３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、アルカリ水溶液を用いたウェットエッチングにより、レジストパターンが形成されていない領域における酸化膜１２３を除去し、結晶内部層２３ｂにより形成されている電子供給層２３の表面を露出させる。本実施の形態においては、結晶内部層２３ｂにより形成されている電子供給層２３においては、Ｉｎは所望の組成比で含まれている。このウェットエッチングにおいて用いられるエッチング液としては、ＫＯＨやＴＭＡＨ（Tetramethylammonium  hydroxide）等のアルカリ水溶液が好ましい。エッチング液としては、バッファドフッ酸等の酸も用いることもできるが、アルカリ水溶液の方がＩｎＡｌＮがエッチングされにくく選択比が大きいため好ましく、特に、ＴＭＡＨが好ましい。この後、不図示のレジストパターンは、有機溶剤等により除去する。
【００４１】
次に、図１２（ａ）に示すように、結晶内部層２３ｂにより形成される電子供給層２３の上に、ソース電極３２及びドレイン電極３３を形成する。
【００４２】
次に、図１２（ｂ）に示すように、酸化膜１２３の上にゲート電極３１を形成する。
【００４３】
以上の工程により、本実施の形態における半導体装置を作製することができる。ソース電極３２及びドレイン電極３３が形成される領域における酸化膜１２３の除去は、半導体装置の特性が若干低下する可能性はあるが、ウェットエッチングに代えてドライエッチングにより行うことも可能である。
【００４４】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００４５】
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態における半導体装置は、図１３に示されるように、第２の実施の形態における半導体装置の酸化膜１２３の上に絶縁膜２２３を形成し、絶縁膜２２３の上に、ゲート電極３１を形成した構造のものである。本実施の形態においては、絶縁膜２２３は、膜厚が２０ｎｍの酸化アルミニウムにより形成されている場合について説明するが、窒化シリコン等の絶縁性を有する膜であってもよい。尚、絶縁膜２２３を酸化膜１２３と同じ酸化アルミニウムにより形成することにより、後述するように、絶縁膜２２３及び酸化膜１２３を同じエッチング液により除去することができるため、製造等の観点において好ましい。本実施の形態においては、ソース電極３２及びドレイン電極３３は、結晶内部層２３ｂにより形成される電子供給層２３の上に形成される。このように、絶縁膜２２３を形成することにより、更に、ゲートリーク電流を抑制することができる。
【００４６】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１４及び図１５に基づき説明する。
【００４７】
最初に、図１４（ａ）に示すように、基板１０の上に、窒化物半導体層をエピタキシャル成長させることにより、バッファ層１１、電子走行層２１、スペーサ層２２、電子供給層２３を形成する。この後、図示はしないが、素子を分離するための素子分離領域を形成する。
【００４８】
次に、図１４（ｂ）に示すように、電子供給層２３の結晶表面層２３ａを酸化し酸化膜１２３を形成する。このようにＩｎＡｌＮを水蒸気酸化することにより形成された酸化膜１２３の膜厚は、５ｎｍ以下が好ましく、本実施の形態においては、約２ｎｍである。
【００４９】
次に、図１４（ｃ）に示すように、酸化膜１２３の上に、絶縁膜２２３を形成する。具体的には、酸化膜１２３の上に、プラズマＣＶＤ（ＰＥＣＶＤ：plasma-enhanced  chemical  vapor  deposition）により、膜厚が２ｎｍ〜１００ｎｍの酸化アルミニウム膜を成膜することにより絶縁膜２２３を形成する。本実施の形態においは、例えば、膜厚が２０ｎｍの酸化アルミニウム膜を形成することにより、絶縁膜２２３を形成する。
【００５０】
次に、図１５（ａ）に示すように、ソース電極３２及びドレイン電極３３が形成される領域における絶縁膜２２３及び酸化膜１２３を除去し、結晶内部層２３ｂにより形成されている電子供給層２３を露出させる。具体的には、絶縁膜２２３の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極３２及びドレイン電極３３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、アルカリ水溶液を用いたウェットエッチングにより、レジストパターンが形成されていない領域における絶縁膜２２３及び酸化膜１２３を除去し、結晶内部層２３ｂにより形成されている電子供給層２３の表面を露出させる。このウェットエッチングにおいて用いられるエッチング液としては、ＫＯＨやＴＭＡＨ等のアルカリ水溶液が好ましい。絶縁膜２２３を酸化膜１２３と同じ酸化アルミニウムにより形成することにより、酸化膜１２３を除去する際に用いるエッチング液により、絶縁膜２２３も除去することができるため好ましい。この後、不図示のレジストパターンは、有機溶剤等により除去する。
【００５１】
次に、図１５（ｂ）に示すように、結晶内部層２３ｂにより形成されている電子供給層２３の上に、ソース電極３２及びドレイン電極３３を形成する。
【００５２】
次に、図１５（ｃ）に示すように、絶縁膜２２３の上にゲート電極３１を形成する。
【００５３】
以上の工程により、本実施の形態における半導体装置を作製することができる。ソース電極３２及びドレイン電極３３が形成される領域における絶縁膜２２３及び酸化膜１２３を除去は、半導体装置の特性が若干低下するものの、ウェットエッチングに代えてドライエッチングにより行うことも可能である。
【００５４】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００５５】
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態における半導体装置は、図１６に示されるように、第１の実施の形態における半導体装置の電子供給層２３の結晶表面層２３ａの上に絶縁膜２２３を形成し、絶縁膜２２３の上に、ゲート電極３１を形成した構造のものである。本実施の形態においては、絶縁膜２２３は、膜厚が２０ｎｍの酸化アルミニウムにより形成されている場合について説明するが、窒化シリコン等の絶縁性を有する膜であってもよい。本実施の形態においては、第１の実施の形態と同様に、ソース電極３２及びドレイン電極３３は、電子供給層２３の結晶内部層２３ｂの上に形成される。このように、絶縁膜２２３を形成することにより、ゲートリーク電流を抑制することができる。
【００５６】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１７及び図１８に基づき説明する。
【００５７】
最初に、図１７（ａ）に示すように、基板１０の上に、窒化物半導体層をエピタキシャル成長させることにより、バッファ層１１、電子走行層２１、スペーサ層２２、電子供給層２３を形成する。この後、図示はしないが、素子を分離するための素子分離領域を形成する。これにより、電子供給層２３の表面には、膜厚が約２ｎｍのＩｎが一部脱離した結晶表面層２３ａが形成され、結晶表面層２３ａよりも深い結晶内部層２３ｂよりも、Ｉｎの組成比が低く、Ａｌの組成比が高くなっている。
【００５８】
次に、図１７（ｂ）に示すように、電子供給層２３の結晶表面層２３ａの上に、絶縁膜２２３を形成する。具体的には、膜厚が２０ｎｍの酸化アルミニウム膜を形成することにより、絶縁膜２２３を形成する。
【００５９】
次に、図１７（ｃ）に示すように、ソース電極３２及びドレイン電極３３が形成される領域における絶縁膜２２３及び結晶表面層２３ａを除去し、電子供給層２３の結晶内部層２３ｂを露出させる。
【００６０】
次に、図１８（ａ）に示すように、電子供給層２３の結晶内部層２３ｂの上に、ソース電極３２及びドレイン電極３３を形成する。
【００６１】
次に、図１８（ｂ）に示すように、絶縁膜２２３の上にゲート電極３１を形成する。
【００６２】
以上の工程により、本実施の形態における半導体装置を作製することができる。
【００６３】
尚、上記以外の内容については、第１の実施の形態と同様である。また、本実施の形態は、第２から第４の実施の形態における半導体装置にも適用可能である。
【００６４】
〔第５の実施の形態〕
次に、第５の実施の形態について説明する。本実施の形態における半導体装置は、図１９に示されるように、第１の実施の形態における半導体装置において、電子供給層２３の結晶表面層２３ａの上に、保護膜３４０が形成されている構造のものである。
【００６５】
本実施の形態における半導体装置の製造方法は、第１の実施の形態における半導体装置の製造方法における図６（ａ）〜図６（ｃ）に示される工程までは同じである。
【００６６】
この後、図２０（ａ）に示すように、電子供給層２３の結晶表面層２３ａの上に、ＳｉＮにより保護膜３４０を形成する。具体的には、プラズマＣＶＤ等により、膜厚が１０ｎｍ〜１００ｎｍのＳｉＮ膜を成膜することにより、保護膜３４０を形成する。保護膜３４０は、ＳｉＮ以外にも、Ａｌ２Ｏ３、ＨｆＯ２、ＳｉＯ２、ＳｉＯＮ、ＡｌＮ、ＡｌＯＮ等であってもよい。
【００６７】
次に、図２０（ｂ）に示すように、ゲート電極３１が形成される領域において、保護膜３４０に開口部３４０ａを形成する。具体的には、保護膜３４０の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極３１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンの開口において露出している保護膜３４０をフッ素系ガスをエッチングガスとして用いたＲＩＥ等のドライエッチングにより除去し、電子供給層２３の結晶表面層２３ａを露出させる。これにより、ゲート電極３１が形成される領域に開口部３４０ａを有する保護膜３４０を形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
【００６８】
次に、図２０（ｃ）に示すように、電子供給層２３の結晶表面層２３ａの上にゲート電極３１を形成する。
【００６９】
以上の工程により、本実施の形態における半導体装置を作製することができる。
【００７０】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００７１】
〔第６の実施の形態〕
次に、第６の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
【００７２】
本実施の形態における半導体デバイスは、第１から第５の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図２１に基づき説明する。尚、図２１は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第５の実施の形態に示されているものとは、異なっている。また、本実施の形態においては、第１から第５の実施の形態における半導体装置においてＨＥＭＴまたはＵＭＯＳ構造のトランジスタを１つ形成した場合について説明する場合がある。
【００７３】
最初に、第１から第５の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴ等の半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１から第５の実施の形態におけるいずれかの半導体装置に相当するものである。
【００７４】
次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドであり、第１から第５の実施の形態における半導体装置のゲート電極３１と接続されている。また、ソース電極４１２はソース電極パッドであり、第１から第５の実施の形態における半導体装置のソース電極３２と接続されている。また、ドレイン電極４１３はドレイン電極パッドであり、第１から第５の実施の形態における半導体装置のドレイン電極３３と接続されている。
【００７５】
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴ等のディスクリートパッケージされている半導体デバイスを作製することができる。
【００７６】
次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第１から第５の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。
【００７７】
最初に、図２２に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図２２に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図２２に示す例では３つ）４６８を備えている。図２２に示す例では、第１から第５の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal  insulator  semiconductor  field  effect  transistor）を用いている。
【００７８】
次に、図２３に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図２３に示す例では、パワーアンプ４７３は、第１から第５の実施の形態における半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図２３に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
【００７９】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【００８０】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に、化合物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、ＩｎとＡｌとを含む化合物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に設けられたソース電極及びドレイン電極と、
前記第２の半導体層の上であって、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、を有し、
前記第２の半導体層における化合物半導体は、前記第２の半導体層の前記基板側は第１のＩｎ組成比を有し、前記第２の半導体層の前記基板側の反対側の領域は前記第１のＩｎ組成比よりも小さいＩｎ組成比である第２のＩｎ組成比を有し、
前記ソース電極及び前記ドレイン電極は前記第１のＩｎ組成比を有する領域に接して設けられており、前記ゲート電極は前記第２のＩｎ組成比を有する領域の上に設けられていることを特徴とする半導体装置。
（付記２）
前記第２のＩｎ組成比を有する領域におけるＡｌの組成比は、前記第１のＩｎ組成比を有する領域におけるＡｌの組成比よりも大きいことを特徴とする付記１に記載の半導体装置。
（付記３）
前記第１の半導体層及び前記第２の半導体層は、窒化物半導体により形成されており、
前記第２のＩｎ組成比を有する領域におけるＮの組成比は、前記第１のＩｎ組成比を有する領域におけるＮの組成比よりも大きいことを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記ソース電極と前記ドレイン電極との間における前記第２の半導体層の前記第２のＩｎ組成比を有する領域の上には、絶縁膜が形成されており、
前記ゲート電極は、前記絶縁膜の上に形成されていることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
基板の上に、化合物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、ＩｎとＡｌを含む化合物半導体により形成された第２の半導体層と、
を有し、
ソース電極及びドレイン電極は、前記第２の半導体層の上に接して形成されており、
前記ソース電極と前記ドレイン電極との間における前記第２の半導体層の上には酸化膜が形成されており、
ゲート電極は、前記酸化膜の上に形成されており、
前記酸化膜には、酸化アルミニウムが含まれていることを特徴とする半導体装置。
（付記６）
前記第１の半導体層及び前記第２の半導体層は、窒化物半導体により形成されていることを特徴とする付記５に記載の半導体装置。
（付記７）
前記酸化膜の上には、絶縁膜が形成されており、
前記ゲート電極は、前記絶縁膜の上に形成されていることを特徴とする付記５または６に記載の半導体装置。
（付記８）
前記絶縁膜は、酸化アルミニウムを含む材料により形成されていることを特徴とする付記４または７に記載の半導体装置。
（付記９）
前記第２の半導体層は、ＩｎＡｌＮまたはＩｎＡｌＧａＮを含む材料により形成されていることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
前記第１の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１１）
基板の上に、化合物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、ＩｎとＡｌを含む化合物半導体により第２の半導体層を形成する工程と、
ソース電極及びドレイン電極が形成される領域において、前記第２の半導体層の第２のＩｎ組成比を有する領域をエッチングにより除去し、第１のＩｎ組成比を有する領域を露出させる工程と、
前記第２の半導体層の前記第１のＩｎ組成比を有する領域の上に、前記ソース電極及び前記ドレイン電極を形成する工程と、
前記第２の半導体層の前記第２のＩｎ組成比を有する領域の上に、ゲート電極を形成する工程と、
を有し、
前記第２のＩｎ組成比を有する領域におけるＩｎの組成比は、前記第１のＩｎ組成比を有する領域におけるＩｎの組成比よりも小さいことを特徴とする半導体装置の製造方法。
（付記１２）
前記第２の半導体層を形成する工程の後、前記第２の半導体層の前記第２のＩｎ組成比を有する領域の上に絶縁膜を形成する工程を有し、
前記第１のＩｎ組成比を有する領域を露出させる工程においては、前記ソース電極及び前記ドレイン電極が形成される領域において、前記絶縁膜及び前記第２のＩｎ組成比を有する領域をエッチングにより除去し、前記第１のＩｎ組成比を有する領域を露出させることを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１３）
基板の上に、化合物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、ＩｎとＡｌを含む化合物半導体により第２の半導体層を形成する工程と、
前記第２の半導体層の結晶表面層を酸化し、前記第２の半導体層の結晶内部層の上に酸化膜を形成する工程と、
ソース電極及びドレイン電極が形成される領域において、前記酸化膜をエッチングにより除去し、前記結晶内部層を露出させる工程と、
前記第２の半導体層の前記結晶内部層の上に、前記ソース電極及び前記ドレイン電極を形成する工程と、
前記酸化膜の上に、ゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１４）
前記酸化膜は、前記第２の半導体層の前記結晶表面層を３００℃以上、５００℃以下の温度の水蒸気により酸化することにより形成するものであることを特徴とする付記１３に記載の半導体装置の製造方法。
（付記１５）
前記酸化膜を形成する工程の後、前記酸化膜の上に絶縁膜を形成する工程を有し、
前記結晶内部層を露出させる工程においては、前記ソース電極及び前記ドレイン電極が形成される領域において、前記絶縁膜及び前記酸化膜をエッチングにより除去し、前記結晶内部層を露出させることを特徴とする付記１３または１４に記載の半導体装置の製造方法。
（付記１６）
前記エッチングは、ドライエッチングであることを特徴とする付記１１から１５のいずれかに記載の半導体装置の製造方法。
（付記１７）
前記エッチングは、ウェットエッチングであることを特徴とする付記１３から１５のいずれかに記載の半導体装置の製造方法。
（付記１８）
前記ウェットエッチングにおけるエッチング液は、アルカリ水溶液であることを特徴とする付記１７に記載の半導体装置の製造方法。
（付記１９）
付記１から１０のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記２０）
付記１から１０のいずれかに記載の半導体装置を有することを特徴とする増幅器。
【符号の説明】
【００８１】
１０        基板
２１        電子走行層（第１の半導体層）
２１ａ      ２ＤＥＧ
２２        スペーサ層
２３        電子供給層（第２の半導体層）
２３ａ      結晶表面層
２３ｂ      結晶内部層
３１        ゲート電極
３２        ソース電極
３３        ドレイン電極
【図１】
2018056319.tif 000003
【図２】
2018056319.tif 000004
【図３】
2018056319.tif 000005
【図４】
2018056319.tif 000006
【図５】
2018056319.tif 000007
【図６】
2018056319.tif 000008
【図７】
2018056319.tif 000009
【図８】
2018056319.tif 000010
【図９】
2018056319.tif 000011
【図１０】
2018056319.tif 000012
【図１１】
2018056319.tif 000013
【図１２】
2018056319.tif 000014
【図１３】
2018056319.tif 000015
【図１４】
2018056319.tif 000016
【図１５】
2018056319.tif 000017
【図１６】
2018056319.tif 000018
【図１７】
2018056319.tif 000019
【図１８】
2018056319.tif 000020
【図１９】
2018056319.tif 000021
【図２０】
2018056319.tif 000022
【図２１】
2018056319.tif 000023
【図２２】
2018056319.tif 000024
【図２３】
2018056319.tif 000025