(57)【要約】      （修正有）【課題】デジタル信号オフセット調整のための装置および方法を提供する。【解決手段】入力端子２と出力端子４との間に設けられるコンデンサ３と、出力端子４に一端側が接続されたバイアス印加用コイル８と、入力端子２に入力されたデジタル信号の直流成分および低周波成分を通過させる低周波抽出用コイル６と、任意の電圧の直流信号を出力する直流電圧発生器５と、低周波抽出用コイル６の他端から出力される信号に対して、直流電圧発生器５から出力された直流信号を合成し、合成により得られた信号をバイアス印加用コイル８の他端側に供給する合成回路７とを備える。オン／オフ制御される接点Ｓ１と第１の抵抗Ｒ１からなる直列回路と、直列回路に並列接続される第１のコンデンサＣ１とを含むスイッチ回路９ａから構成される切替部９を低周波抽出用コイル６と合成回路７との間に直列接続する。【選択図】図１
2018107663.tif 000002
【特許請求の範囲】
【請求項１】
入力端子（２）および出力端子（４）と、
前記入力端子と前記出力端子との間に設けられ、前記入力端子に入力されたデジタル信号（Ｄｉ）の交流成分を前記出力端子へ伝達するコンデンサ（３）と、
前記出力端子に一端側が接続されたバイアス印加用コイル（８）と、
前記入力端子に一端側が接続され、該入力端子に入力されたデジタル信号の直流成分および低周波成分を通過させる低周波抽出用コイル（６）と、
任意の電圧の直流信号を出力する直流電圧発生器（５）と、
前記低周波抽出用コイルの他端から出力される信号に対して、前記直流電圧発生器から出力された直流信号を合成し、該合成により得られた信号を前記バイアス印加用コイルの他端側に供給する合成回路（７）とを備えたデジタル信号オフセット調整装置（１）において、
半導体リレーからなるスイッチ回路（９ａ）を備えた切替部（９）を、前記低周波抽出用コイルと前記合成回路との間に直列接続することを特徴とするデジタル信号オフセット調整装置。
【請求項２】
前記切替部（９）のスイッチ回路（９ａ）に対し、コンデンサ（Ｃ２）又は該コンデンサと抵抗（Ｒ２）との直列回路からなる補助回路（９ｂ）を並列接続することを特徴とする請求項１記載のデジタル信号オフセット調整装置。
【請求項３】
入力端子（２）および出力端子（４）と、
前記入力端子と前記出力端子との間に設けられ、前記入力端子に入力されたデジタル信号（Ｄｉ）の交流成分を前記出力端子へ伝達するコンデンサ（３）と、
前記出力端子に一端側が接続されたバイアス印加用コイル（８）と、
前記入力端子に一端側が接続され、該入力端子に入力されたデジタル信号の直流成分および低周波成分を通過させる低周波抽出用コイル（６）と、
任意の電圧の直流信号を出力する直流電圧発生器（５）と、
前記低周波抽出用コイルの他端から出力される信号に対して、前記直流電圧発生器から出力された直流信号を合成し、該合成により得られた信号を前記バイアス印加用コイルの他端側に供給する合成回路（７）とを備えたデジタル信号オフセット調整装置（１）を用いたデジタル信号オフセット調整方法において、
半導体リレーからなるスイッチ回路（９ａ）を備えた切替部（９）を、前記低周波抽出用コイルと前記合成回路との間に直列接続するステップを含むことを特徴とするデジタル信号オフセット調整方法。
【請求項４】
前記切替部（９）のスイッチ回路（９ａ）に対し、コンデンサ（Ｃ２）又は該コンデンサと抵抗（Ｒ２）との直列回路からなる補助回路（９ｂ）を並列接続するステップを含むことを特徴とする請求項３記載のデジタル信号オフセット調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号に任意のバイアス電圧を付与して出力するデジタル信号オフセット調整装置及びデジタル信号オフセット調整方法に関する。
【背景技術】
【０００２】
近年の各種ディジタル通信装置は、利用者数の増加やマルチメディア通信の普及に伴い、より大容量の伝送能力が求められており、これらのディジタル通信装置におけるディジタル信号の品質評価の指標の一つとして、受信データのうち符号誤りが発生した数と受信データの総数との比較として定義されるビット誤り率（以下、誤り率と略称する）が知られている。
【０００３】
そこで、所望のディジタル通信装置を被測定物とし、この被測定物の誤り率を測定する場合には、例えば下記特許文献１に開示される誤り率測定装置が用いられる。この種の誤り率測定装置では、被測定物が電気的なストレスをどの程度許容できるかを測定するため、パターン発生器から既知パターンの電気的ストレス信号をテスト信号として印可し、このテスト信号を被測定物内部又は外部でループバックし、エラー検出器で受信してテスト信号との比較により、ストレスの印加量に対してエラーの有無を測定するジッタ耐力測定を行っている。
【０００４】
また、上述した誤り率測定装置のエラー検出器にて被測定物内部又は外部でループバックされるデジタル信号を受信する際、このデジタル信号に任意のバイアス電圧を付与して出力するデジタル信号オフセット調整装置として、例えば下記特許文献２に開示されるものが知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２７４４７４号公報
【特許文献２】特許第４２６１５５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上述した特許文献１の誤り率測定装置における信号受信部に上述した特許文献２のデジタル信号オフセット調整装置を採用し、入出力間の接続について交流接続を前提とした被測定物を測定対象として考える場合、特許文献２のデジタル信号オフセット調整装置では常に直流接続されてしまい、被測定物からの出力信号の直流成分が０であれば直流接続で問題ないが、被測定物からの出力信号の直流成分が０でない場合には被測定物から電流が流れ続けてしまい、測定に悪影響を与えるという問題があった。このため、その対応策として、例えば容量などに代表される直流ブロック回路を外付け回路として別途設ける構成を採用し、入出力間の接続について交流接続していた。
【０００７】
しかしながら、直流ブロック回路を外付け回路として設けた構成では、交流接続した際に、直流ブロック回路自身の伝送損失が測定結果に悪影響を与える場合があった。このため、測定結果に悪影響を及ぼすことなく、直流接続と交流接続とを簡易な構成で実現できるデジタル信号オフセット調整装置が望まれていた。
【０００８】
そこで、本発明は上記問題点に鑑みてなされたものであって、直流接続と交流接続とを簡易な構成によって実現することができるデジタル信号オフセット調整装置及びデジタル信号オフセット調整方法を提供することを目的としている。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明の請求項１に記載されたデジタル信号オフセット調整装置は、入力端子２および出力端子４と、
前記入力端子と前記出力端子との間に設けられ、前記入力端子に入力されたデジタル信号Ｄｉの交流成分を前記出力端子へ伝達するコンデンサ３と、
前記出力端子に一端側が接続されたバイアス印加用コイル８と、
前記入力端子に一端側が接続され、該入力端子に入力されたデジタル信号の直流成分および低周波成分を通過させる低周波抽出用コイル６と、
任意の電圧の直流信号を出力する直流電圧発生器５と、
前記低周波抽出用コイルの他端から出力される信号に対して、前記直流電圧発生器から出力された直流信号を合成し、該合成により得られた信号を前記バイアス印加用コイルの他端側に供給する合成回路７とを備えたデジタル信号オフセット調整装置１において、
半導体リレーからなるスイッチ回路９ａを備えた切替部９を、前記低周波抽出用コイルと前記合成回路との間に直列接続することを特徴とする。
【００１０】
請求項２に記載されたデジタル信号オフセット調整装置は、請求項１のデジタル信号オフセット調整装置において、
前記切替部９のスイッチ回路９ａに対し、コンデンサＣ２又は該コンデンサと抵抗Ｒ２との直列回路からなる補助回路９ｂを並列接続することを特徴とする。
【００１１】
請求項３に記載されたデジタル信号オフセット調整方法は、入力端子２および出力端子４と、
前記入力端子と前記出力端子との間に設けられ、前記入力端子に入力されたデジタル信号Ｄｉの交流成分を前記出力端子へ伝達するコンデンサ３と、
前記出力端子に一端側が接続されたバイアス印加用コイル８と、
前記入力端子に一端側が接続され、該入力端子に入力されたデジタル信号の直流成分および低周波成分を通過させる低周波抽出用コイル６と、
任意の電圧の直流信号を出力する直流電圧発生器５と、
前記低周波抽出用コイルの他端から出力される信号に対して、前記直流電圧発生器から出力された直流信号を合成し、該合成により得られた信号を前記バイアス印加用コイルの他端側に供給する合成回路７とを備えたデジタル信号オフセット調整装置１を用いたデジタル信号オフセット調整方法において、
半導体リレーからなるスイッチ回路９ａを備えた切替部９を、前記低周波抽出用コイルと前記合成回路との間に直列接続するステップを含むことを特徴とする。
【００１２】
請求項４に記載されたデジタル信号オフセット調整方法は、請求項３のデジタル信号オフセット調整方法において、
前記切替部９のスイッチ回路９ａに対し、コンデンサＣ２又は該コンデンサと抵抗Ｒ２との直列回路からなる補助回路９ｂを並列接続するステップを含むことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、切替部がオン抵抗とオフ容量とを含む半導体リレーからなるスイッチ回路を備え、この切替部を低周波抽出用コイルと合成回路との間に直列接続するので、交流接続と直流接続を簡素な構成によって実現することができる。
【００１４】
また、切替部として、コンデンサ又はコンデンサと抵抗との直列回路からなる補助回路をスイッチ回路に並列接続すれば、波形歪みやデジタル信号オフセット調整装置の発振を引き起こす可能性が低減し、理想に近い交流接続を実現することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明に係るデジタル信号オフセット調整装置の第１実施の形態を示す図である。
【図２】本発明に係るデジタル信号オフセット調整装置の第２実施の形態を示す図である。
【図３】図１及び図２のデジタル信号オフセット調整装置におけるスイッチ回路がオンしているときの周波数特性を示す図である。
【図４】図１のデジタル信号オフセット調整装置におけるスイッチ回路がオフしているときの周波数特性を示す図である。
【図５】図２のデジタル信号オフセット調整装置におけるスイッチ回路がオフしているときの周波数特性を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。
【００１７】
本発明に係るデジタル信号オフセット調整装置（以下、オフセット調整装置と略称する）は、デジタル信号に任意のバイアス電圧を付与して出力するものであり、図１の第１実施の形態、又は図２の第２実施の形態によって構成される。以下、各実施の形態について説明する。
【００１８】
［第１実施の形態］
図１に示すように、第１実施の形態のオフセット調整装置１（１Ａ）は、入力端子２、コンデンサ３、出力端子４、直流電圧発生器５、第１のコイル６、合成回路７、第２のコイル８、切替部９（９Ａ）、制御部１０を備えて概略構成される。
【００１９】
入力端子２には、低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有するデジタル信号Ｄｉが入力される。
【００２０】
コンデンサ３は、入力端子２と出力端子４との間に接続され、入力端子２から入力されるデジタル信号Ｄｉの高周波成分（交流成分）を出力端子４に通過させる。
【００２１】
出力端子４は、入力端子２から入力してコンデンサ３を通過したデジタル信号Ｄｉの交流成分に対し、入力端子２から入力して第１のコイル６により抽出された信号に直流電圧発生器５が発生するオフセット電圧を合成した合成信号が加えられたデジタル信号Ｄｏを出力する。デジタル信号Ｄｏは、試験信号として、例えばＰＣＩｅデバイス（例えばビデオカード、ＳＳＤ（Solid State Drive ：ソリッドステートドライブ）、ネットワークカード、グラフィックスカードなど）などの不図示の被測定物（ＤＵＴ：Device Under Test ）に入力される。
【００２２】
直流電圧発生器５は、制御部１０の制御により、予め固定設定又は可変設定された所望の直流電圧によるオフセット電圧を発生して出力する。
【００２３】
第１のコイル６は、入力端子２と合成回路７との間に接続される低周波抽出用コイルである。第１のコイル６は、入力端子２から入力されるデジタル信号Ｄｉの低周波成分及び直流成分を他端側（切替部９側）に通過させる。
【００２４】
合成回路７は、入力端子２から第１のコイル６及び切替部９を介して入力されるデジタル信号Ｄｉの低周波成分及び直流成分の信号と、直流電圧発生器５から出力されるオフセット電圧とを合成した合成信号を出力する。この合成回路７は、例えば特許文献２などの周知の回路で構成することができる。
【００２５】
第２のコイル８は、合成回路７と出力端子４との間に接続されるバイアス印加用コイルである。第２のコイル８は、合成回路７から入力される合成信号を出力端子４に通過させる。尚、第１のコイル６や第２のコイル８は、一般的なバイアスＴ回路に用いられるようなインダクタである。
【００２６】
切替部９（９Ａ）は、直流接続と交流接続を簡素な構成により切り替えるため、第１のコイル６と合成回路７との間に接続されるものである。
【００２７】
切替部９Ａは、スイッチ回路９ａを含む半導体リレーで構成される。スイッチ回路９ａは、図１に示すように、制御部１０により切替制御される接点Ｓ１、抵抗（オン抵抗：数Ω程度）抵抗Ｒ１、コンデンサ（オフ容量：１〜１００ｐＦ程度）Ｃ１を含む等価回路で構成される。
【００２８】
スイッチ回路９ａは、半導体リレーの直流レベルが常に一定ではないため、制御系との直流レベルを合わせる必要のない回路を用いる必要がある。その際、例えばフォトＭＯＳリレーに代表される半導体リレーをスイッチ回路９ａとして用いることが考えられる。
【００２９】
しかしながら、図１に示すように、スイッチ回路９ａの等価回路における抵抗Ｒ１によるオン抵抗とコンデンサＣ１によるオフ容量の存在が無視できない。特に、半導体リレーの接点Ｓ１がオフしているときは第１のコイル６、コンデンサＣ１、合成回路７の入力インピーダンスによる直列共振が発生する。
【００３０】
ここで、第１実施の形態のオフセット調整装置１Ａにおいて、スイッチ回路９ａの半導体リレーがオンしているときの周波数特性を図３に示し、スイッチ回路９ａの半導体リレーがオフしているときの半導体リレーの等価回路のみによる周波数特性を図４に示す。尚、図３及び図４における二点鎖線は、１００ｋＨｚ以上が通過する容量のみの周波数特性である。
【００３１】
第１実施の形態のオフセット調整装置１Ａにおいて、スイッチ回路９ａの半導体リレーがオン（接点Ｓ１：閉）しているときは、従来と同様に、直流から高周波までの信号を伝達する本来のオフセット調整装置として動作し、入出力間の接続について直流接続され、図３に示すように、低周波から高周波までフラットな特性を示す。
【００３２】
尚、直流接続の場合、抵抗Ｒ１のみの影響となるので、例えばオン抵抗が数Ω程度と小さい部品を抵抗Ｒ１として選定することで性能劣化を小さくすることができる。
【００３３】
また、第１実施の形態のオフセット調整装置１Ａにおいて、スイッチ回路９ａの半導体リレーがオフ（接点Ｓ１：開）しているときは、入力端子２から伝達される直流成分の伝達をカットし、高周波成分のみ伝達させることを目的としたレベルシフト回路として動作し、入出力間の接続についてコンデンサＣ１を介して交流接続される。
【００３４】
ところで、上述した第１実施の形態では、交流接続の場合、第１のコイル６、コンデンサＣ１、合成回路７の入力インピーダンスにより直列共振が発生し、通過特性に不要共振によるディップ（例えば図４の周波数５ＭＨｚ前後）が発生し、伝達する信号の波形歪みによる劣化やオフセット調整装置１Ａの発振を引き起こす可能性がある。この問題を解消するオフセット調整装置が以下に説明する第２実施の形態である。
【００３５】
［第２実施の形態］
図２に示すように、第２実施の形態のオフセット調整装置１（１Ｂ）は、入力端子２、コンデンサ３、出力端子４、直流電圧発生器５、第１のコイル６、合成回路７、第２のコイル８、切替部９（９Ｂ）、制御部１０を備えて概略構成される。
【００３６】
尚、第２実施の形態のオフセット調整装置１Ｂは、上述した第１実施の形態のオフセット調整装置１Ａと切替部９の内部構成が相違するものであり、それ以外の構成は第１実施の形態と同一なので、同一番号を付し、その説明を省略する。
【００３７】
オフセット調整装置１Ｂにおける切替部９Ｂは、第１実施の形態の切替部９Ａと同様に、直流接続と交流接続を簡素な構成により切り替えるため、第１のコイル６と合成回路７との間に接続される。
【００３８】
切替部９Ａは、スイッチ回路９ａと補助回路９ｂとを含んで構成される。スイッチ回路９ａは、第１実施の形態と同様に、図２に示すように、接点Ｓ１、抵抗（オン抵抗：数Ω程度）Ｒ１、コンデンサ（オフ容量：１〜１００ｐＦ程度）Ｃ１を含む等価回路からなる半導体リレーで構成される。
【００３９】
補助回路９ｂは、スイッチ回路９ａに対して並列接続されるもので、図２に示すように、抵抗Ｒ２とコンデンサＣ２とを直列接続した直列回路で構成される。尚、本例では、抵抗Ｒ２を例えば数Ω〜数１０Ω程度、コンデンサＣ２を１００ｋＨｚ以上の高周波が通過する程度の容量を想定しているが、抵抗Ｒ２とコンデンサＣ２は周辺回路との影響を考えて設計するのが好ましい。
【００４０】
補助回路９ｂは、上述した第１実施の形態における交流接続時の波形歪みや発振の問題を解消するために設けられるものであり、共振周波数を影響のない伝送帯域外の低い帯域まで落とし、かつ共振のＱを低くすることにより、周波数特性への影響を限りなく小さくしている。
【００４１】
ここで、第２実施の形態のオフセット調整装置１Ｂにおいて、スイッチ回路９ａの半導体リレーがオンしているときの周波数特性を図３に示し、スイッチ回路９ａの半導体リレーがオフしているときの周波数特性を図５に示す。尚、図３及び図５における二点鎖線は、１００ｋＨｚ以上が通過する容量のみの周波数特性である。
【００４２】
第２実施の形態のオフセット調整装置１Ｂにおいて、スイッチ回路９ａの半導体リレーがオン（接点Ｓ１：閉）しているときは、第１実施の形態と同様に、直流から高周波までの信号を伝達する本来のオフセット調整装置として動作し、入出力間の接続について直流接続され、図３に示すように、低周波から高周波までフラットな特性を示す。
【００４３】
尚、直流接続の場合、抵抗Ｒ２とコンデンサＣ２がショートされ、抵抗Ｒ１のみの影響となるので、例えばオン抵抗が数Ω程度と小さい部品を抵抗Ｒ１として選定することで性能劣化を小さくすることができる。
【００４４】
また、第２実施の形態のオフセット調整装置１Ｂにおいて、スイッチ回路９ａの半導体リレーがオフ（接点Ｓ１：開）しているときは、補助回路９ｂが入力端子２から伝達される直流成分の伝達をカットし、高周波成分のみ伝達させることを目的としたレベルシフト回路として動作し、入出力間の接続についてコンデンサＣ１を介して交流接続される。そして、図５に示すように、二点鎖線で示す容量のみの周波数特性に近い通過特性が得られ、理想に近い交流接続を実現することができる。
【００４５】
尚、図２の例では、補助回路９ｂをコンデンサＣ２と抵抗Ｒ２とを直列接続した直列回路で構成したが、コンデンサＣ２のみで補助回路９ｂを構成してもよい。
【００４６】
このように、本実施の形態によれば、第１のコイル６と合成回路７との間に切替部９を接続し、切替部９の半導体リレーがオン（スイッチ回路９ａの接点Ｓ１が開）となったときに、入力端子２から入力される信号の直流成分の伝達をカットし、高周波成分のみ伝達させることを目的としたレベルシフト回路として動作し、入出力間の接続についてコンデンサＣ１を介して交流接続することができる。また、切替部９の半導体リレーがオフ（スイッチ回路９ａの接点Ｓ１が閉）となったときは、従来と同様に、直流から高周波までの信号を伝達する本来のオフセット調整装置として動作し、入出力間の接続について直流接続することができる。これにより、交流接続と直流接続を簡素な構成によって実現することができる。
【００４７】
また、切替部９として、スイッチ回路９ａに補助回路９ｂを並列接続した切替部９Ｂを採用すれば、図５に示すように、二点鎖線で示す容量のみの周波数特性に近い通過特性が得られ、波形歪みやオフセット調整装置の発振を引き起こす可能性が低減し、理想に近い交流接続を実現することができる。
【００４８】
ところで、本発明に係るオフセット調整装置は、図１及び図２の構成に限定されるものではない。すなわち、図１及び図２において、コンデンサと出力端子との間にアイソレーション回路を接続する構成としてもよい。この場合、入力端子２に入力された入力デジタル信号Ｄｉの交流成分をコンデンサ３およびアイソレーション回路を介して出力端子４へ伝達するとともに、直流成分と低周波成分を第１のコイル６により抽出してバイアス用の直流信号と合成して第２のコイル８を介して出力端子４に供給する。また、低周波成分の入力端子２側への逆流をアイソレーション回路で阻止する。これにより、出力側に接続される回路の影響、例えばミスマッチによる反射等が入力側に戻ることがなく、歪みの少ない広帯域な波形伝達を可能にする。
【００４９】
また、図１や図２の合成回路７は、短絡した瞬間に過電流が生じないように保護する電流制限回路を含んだ構成とするのが好ましい。また、合成回路７と第２のコイル８との間に出力整合用の抵抗を接続する構成としてもよい。この場合、抵抗は、合成回路７から出力される合成信号を第２のコイル８を介して出力端子４に通過させる。
【００５０】
さらに、合成回路７とアイソレーション回路がそれぞれ利得可変型増幅器を含むように構成し、指定された振幅値のデジタル信号が出力端子から出力されるように、合成回路７とアイソレーション回路のそれぞれの利得可変型増幅器を制御部１０が制御する構成としてもよい。これにより、出力するデジタル信号に任意の直流オフセットを与えるだけでなく、その振幅を任意に設定することができる。
【００５１】
以上、本発明に係るオフセット調整装置及び方法の最良の形態について説明したが、この形態による記述及び図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例及び運用技術などはすべて本発明の範疇に含まれることは勿論である。
【符号の説明】
【００５２】
１（１Ａ，１Ｂ）  オフセット調整装置
２  入力端子
３  コンデンサ
４  出力端子
５  直流電圧発生器
６  第１のコイル
７  合成回路
８  第２のコイル
９（９Ａ，９Ｂ）  切替部
９ａ  スイッチ回路
９ｂ  補助回路
１０  制御部
Ｄｉ  デジタル信号（入力）
Ｄｏ  デジタル信号（出力）
Ｒ１，Ｒ２  抵抗
Ｃ１，Ｃ２  コンデンサ
Ｓ１  接点
【図１】
2018107663.tif 000003
【図２】
2018107663.tif 000004
【図３】
2018107663.tif 000005
【図４】
2018107663.tif 000006
【図５】
2018107663.tif 000007