(57)【要約】【課題】  正逆２相の信号を差動増幅する差動増幅器であって、入力インピーダンスの高い差動増幅器を実現する。【解決手段】  第１の差動増幅部１０は、正相入力信号ａと第１の帰還信号ｅ１とを差動増幅して信号ｅ３を出力する。第２の差動増幅部２０は、逆相入力信号ｂと第２の帰還信号ｅ２とを差動増幅して信号ｅ４を出力する。第３の差動増幅部３０は、信号ｅ３と信号ｅ４とを差動増幅して正相出力信号ｃおよび逆相出力信号ｄを生成する。帰還部４０は、正相出力信号ｃおよび逆相出力信号ｄから第１の帰還信号ｅ１および第２の帰還信号ｅ２を生成する。【選択図】  図１
2018107643.tif 000002
【特許請求の範囲】
【請求項１】
正相入力信号と第１の帰還信号とを差動増幅する第１の差動増幅部と、
逆相入力信号と第２の帰還信号とを差動増幅する第２の差動増幅部と、
前記第１の差動増幅部の出力信号と前記第２の差動増幅部の出力信号とを差動増幅して正相出力信号および逆相出力信号を出力する第３の差動増幅部と、
前記正相出力信号および前記逆相出力信号から前記第１の帰還信号および前記第２の帰還信号を生成する帰還部と
を具備することを特徴とする差動増幅器。
【請求項２】
前記第１の差動増幅部において前記正相入力信号が入力される入力ノードの直流電圧と前記第２の差動増幅部において前記逆相入力信号が入力される入力ノードの直流電圧とを設定する直流電圧設定手段を具備することを特徴とする請求項１に記載の差動増幅器。
【請求項３】
前記第３の差動増幅部は、
各々第１および第２の主電極端子と前記第１および第２の主電極端子間の導通状態を制御する制御信号が入力される制御電極端子を有する第１および第２のトランジスタと、
前記第２のトランジスタの第１の主電極端子と前記第１のトランジスタの前記第２の主電極端子との間に接続された第１のフローティング電源と、
前記第１のトランジスタの第１の主電極端子と前記第２のトランジスタの前記第２の主電極端子との間に接続された第２のフローティング電源とを具備し、
前記第１の差動増幅部の出力信号と前記第２の差動増幅部の出力信号とを差動増幅することにより前記第１および第２のトランジスタをプッシュプル駆動するための各制御信号を生成し、前記第１のトランジスタの第１の主電極端子から前記正相出力信号を出力し、前記第２のトランジスタの第１の主電極端子から前記逆相出力信号を出力することを特徴とする請求項１または２に記載の差動増幅器。
【請求項４】
前記第２のトランジスタの第１の主電極端子と前記第１のトランジスタの第２の主電極端子の間に接続された定電圧源であって、前記第１のフローティング電源として機能する第１の定電圧源と、
前記第１のトランジスタの第１の主電極端子と前記第２のトランジスタの第２の主電極端子の間に接続された定電圧源であって、前記第２のフローティング電源として機能する第２の定電圧源と、
前記第２のトランジスタの第１の主電極端子および前記第１の定電圧源の接続点と高電位電源との間に接続された第１のハイサイド定電流源と、
前記第１のトランジスタの第２の主電極端子および前記第１の定電圧源の接続点と低電位電源との間に接続された第１のローサイド定電流源と、
前記第１のトランジスタの第１の主電極端子および前記第２の定電圧源の接続点と前記高電位電源との間に接続された第２のハイサイド定電流源と、
前記第２のトランジスタの第２の主電極端子および前記第２の定電圧源の接続点と前記低電位電源との間に接続された第２のローサイド定電流源と
を具備することを特徴とする請求項３に記載の差動増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、正逆２相の入力信号の差動増幅を行う差動増幅器に関する。
【背景技術】
【０００２】
図７はこの種の差動増幅器の従来の構成例を示す回路図である。この差動増幅器は、第１段差動増幅部５００と第２段差動増幅部６００とを有する。第１段差動増幅部５００は、エミッタ同士が共通接続されたＮＰＮトランジスタ５０１および５０２と、ＮＰＮトランジスタ５０１および５０２の各コレクタと高電位電源＋ＶＢとの間に接続された抵抗５０３および５０４と、ＮＰＮトランジスタ５０１および５０２のエミッタ同士の共通接続点と低電位電源−ＶＢとの間に接続された抵抗５０５とを有する。ここで、ＮＰＮトランジスタ５０１のベースには正相入力端子７０１から抵抗７０２およびキャパシタ７０３を介して正相入力信号ＨＯＴが入力され、ＮＰＮトランジスタ５０２のベースには逆相入力端子８０１から抵抗８０２およびキャパシタ８０３を介して逆相入力信号ＣＯＬＤが入力される。
【０００３】
第２段差動増幅部６００は、エミッタ同士が共通接続されたＰＮＰトランジスタ６０１および６０２と、ＰＮＰトランジスタ６０１および６０２の各コレクタと低電位電源−ＶＢとの間に接続された抵抗６０３および６０４と、ＰＮＰトランジスタ６０１および６０２のエミッタ同士の共通接続点と高電位電源＋ＶＢとの間に接続された抵抗６０５とを有する。ここで、ＰＮＰトランジスタ６０１のベースはＮＰＮトランジスタ５０１のコレクタに接続され、ＰＮＰトランジスタ６０２のベースはＮＰＮトランジスタ５０２のコレクタに接続されている。そして、ＰＮＰトランジスタ６０１のコレクタは正相出力端子ＯＵＴ＋に接続されるとともに、抵抗９０２を介してＮＰＮトランジスタ５０２のベースに接続されている。また、ＰＮＰトランジスタ６０２のコレクタは逆相出力端子ＯＵＴ−に接続されるとともに、抵抗９０１を介してＮＰＮトランジスタ５０１のベースに接続されている。
【０００４】
この差動増幅器では、第１段差動増幅部５００により正相入力信号ＨＯＴおよび逆相入力信号ＣＯＬＤの差動増幅が行われ、第２段差動増幅部６００により第１段差動増幅部５００が出力する２相の交流信号の差動増幅が行われ、正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−から正相出力信号および逆相出力信号が出力される。また、その際に、正相出力信号および逆相出力信号が抵抗９０２および９０１を介してＮＰＮトランジスタ５０２および５０１のベースに帰還される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３１３９３８６号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上述した従来の差動増幅器において、第１段差動増幅部５００は、ＮＰＮトランジスタ５０１のベースおよびＮＰＮトランジスタ５０２のベースへの逆相出力信号および正相出力信号の帰還を受けつつ両ベースに入力される正相入力信号ＨＯＴおよび逆相入力信号ＣＯＬＤの差動増幅を行うため、ＮＰＮトランジスタ５０１のベースおよびＮＰＮトランジスタ５０２のベースが仮想短絡状態となる。このため、従来の差動増幅器は、正相入力端子７０１および逆相入力端子８０１からみた入力インピーダンスが低くなり、前段の回路から差動増幅器に与えられる入力信号のレベルが低下する問題があった。また、従来の差動増幅器では、正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−の直流電圧が定まらないと、第１段差動増幅部５００のＮＰＮトランジスタ５０１および５０２の各ベースの直流電圧が定まらない。このため、差動増幅器の安定な動作を実現するために、正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−の直流電圧を設定する回路を別途設ける必要があるという問題がある。
【０００７】
この発明は以上のような事情に鑑みてなされたものであり、その第１の目的は、差動増幅器の入力インピーダンスを高めることにある。また、この発明の第２の目的は、正相出力端子および逆相出力端子の直流電圧の設定が可能な差動増幅器を提供することにある。
【課題を解決するための手段】
【０００８】
この発明は、正相入力信号と第１の帰還信号とを差動増幅する第１の差動増幅部と、逆相入力信号と第２の帰還信号とを差動増幅する第２の差動増幅部と、前記第１の差動増幅部の出力信号と前記第２の差動増幅部の出力信号とを差動増幅して正相出力信号および逆相出力信号を出力する第３の差動増幅部と、前記正相出力信号および前記逆相出力信号から前記第１の帰還信号および前記第２の帰還信号を生成する帰還部とを具備することを特徴とする差動増幅器を提供する。
【０００９】
この発明によれば、正相入力信号と逆相入力信号とを差動増幅した正相出力信号および逆相出力信号が第３の差動増幅部から得られる。また、この発明によれば、第１の差動増幅部は、正相入力信号と第１の帰還信号との差動増幅を行うものであり、正相入力信号の入力経路は第１の帰還信号の入力経路と短絡されていない。また、第２の差動増幅部は、逆相入力信号と第２の帰還信号との差動増幅を行うものであり、逆相入力信号の入力経路は第２の帰還信号の入力経路と短絡されていない。また、正相入力信号の入力経路と逆相入力信号の入力経路は互いに短絡されていない。このため、第１の差動増幅部における正相入力信号の入力経路の入力インピーダンスおよび第２の差動増幅部における逆相入力信号の入力経路の入力インピーダンスは、いずれも高くなる。
【００１０】
好ましい態様において、差動増幅器は、前記第１の差動増幅部において前記正相入力信号が入力される入力ノードの直流電圧と前記第２の差動増幅部において前記逆相入力信号が入力される入力ノードの直流電圧とを設定する直流電圧設定手段を具備する。
【００１１】
この態様によれば、前記第１の帰還信号および前記第２の帰還信号の前記第１の差動増幅部および前記第２の差動増幅部への帰還が行われることにより、前記正相出力端子および前記逆相出力端子の直流電圧が定まる。
【図面の簡単な説明】
【００１２】
【図１】この発明の第１実施形態である差動増幅器の構成を示す回路図である。
【図２】同差動増幅器の一部を抜き出して図示した回路図である。
【図３】同差動増幅器の交流動作状態における等価回路の構成を示す回路図である。
【図４】同差動増幅器の交流動作状態における他の等価回路の構成を示す回路図である。
【図５】この発明の第２実施形態である差動増幅器の構成を示す回路図である。
【図６】この発明の第３実施形態である差動増幅器の構成を示す回路図である。
【図７】従来の差動増幅器の構成例を示す回路図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００１４】
＜第１実施形態＞
図１は、この発明の第１実施形態である差動増幅器の構成を示す回路図である。図１に示すように、本実施形態による差動増幅器は、第１の差動増幅部１０と、第２の差動増幅部２０と、第３の差動増幅部３０と、帰還部４０と、第１の入力回路７０と、第２の入力回路８０とを有する。
【００１５】
第１の入力回路７０は、正相入力端子７１および接地線間に直列接続された抵抗７２、キャパシタ７３および抵抗７４からなる。この第１の入力回路７０は、正相入力端子７１に入力される正相入力信号ＨＯＴの交流成分を抵抗７２および７４により分圧して第１の差動増幅部１０に出力する。第２の入力回路８０は、逆相入力端子８１および接地線間に直列接続された抵抗８２、キャパシタ８３および抵抗８４からなる。この第２の入力回路８０は、逆相入力端子８１に入力される逆相入力信号ＣＯＬＤの交流成分を抵抗８２および８４により分圧して第２の差動増幅部２０に出力する。本実施形態において、第１の入力回路７０の各抵抗の抵抗値およびキャパシタの容量値と、第２の入力回路８０の各抵抗の抵抗値およびキャパシタの容量値は、互いに等しい。
【００１６】
第１の差動増幅部１０は、ＮＰＮトランジスタ１１および１２と、抵抗１５および１８とにより構成されている。ＮＰＮトランジスタ１１および１２の各エミッタには、抵抗１８の一端が接続され、この抵抗１８の他端は低電位電源−ＶＢに接続されている。また、ＮＰＮトランジスタ１１のコレクタは、抵抗１５を介して高電位電源＋ＶＢに接続され、ＮＰＮトランジスタ１２のコレクタは、高電位電源＋ＶＢに接続されている。ここで、ＮＰＮトランジスタ１１および１２は互いに同じ特性を有する。
【００１７】
そして、第１の差動増幅部１０において、ＮＰＮトランジスタ１１のベースには、第１の入力回路７０を介して正相入力信号ＨＯＴを分圧した信号ａが入力され、ＮＰＮトランジスタ１２のベースには、第３の差動増幅部３０の正相出力端子ＯＵＴ＋から帰還部４０を介して第１の帰還信号ｅ１が入力される。そして、第１の差動増幅部１０は、信号ａと第１の帰還信号ｅ１とを差動増幅して、ＮＰＮトランジスタ１１のコレクタから信号ｅ３を出力する。
【００１８】
第２の差動増幅部２０は、ＮＰＮトランジスタ２１および２２と、抵抗２５および２８とにより構成されている。この第２の差動増幅部２０は、第１の差動増幅部１０と同じ構成を有しており、その電気的特性も第１の差動増幅部１０と同様である。具体的には、抵抗２５および２８の各抵抗の抵抗値は、抵抗１５および１８の各抵抗の抵抗値と等しい。また、トランジスタ２１および２２は、トランジスタ１１および１２と同じ特性を有している。この第２の差動増幅部２０において、ＮＰＮトランジスタ２１のベースには、第２の入力回路８０を介して入力信号ｂが入力され、ＮＰＮトランジスタ２２のベースには、第３の差動増幅部３０の逆相出力端子ＯＵＴ−から帰還部４０を介して第２の帰還信号ｅ２が入力される。そして、第２の差動増幅部２０は、信号ｂと第２の帰還信号ｅ２との差動増幅を行って、信号ｅ４をＮＰＮトランジスタ２１のコレクタから出力する。
【００１９】
第３の差動増幅部３０は、エミッタが共通接続されたＰＮＰトランジスタ３１および３２と、ＰＮＰトランジスタ３１および３２の各コレクタと低電位電源−ＶＢとの間に各々接続された抵抗３３および３４と、ＰＮＰトランジスタ３１および３２のエミッタ同士の共通接続点と高電位電源＋ＶＢとの間に接続された抵抗３５とにより構成されている。
【００２０】
ここで、ＰＮＰトランジスタ３１のコレクタと抵抗３３との接続点は差動増幅部３０の正相出力端子ＯＵＴ＋となっており、ＰＮＰトランジスタ３２のコレクタと抵抗３４との接続点は差動増幅部３０の逆相出力端子ＯＵＴ−となっている。
【００２１】
そして、ＰＮＰトランジスタ３１のベースには、第１の差動増幅部１０のＮＰＮトランジスタ１１のコレクタからの出力信号ｅ３が入力される。また、ＰＮＰトランジスタ３２のベースには、第２の差動増幅部２０のＮＰＮトランジスタ２１のコレクタからの出力信号ｅ４が入力される。
【００２２】
第３の差動増幅部３０は、第１の差動増幅部１０の出力信号ｅ３と第２の差動増幅部２０の出力信号ｅ４を差動増幅して正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−から正相出力信号ｃおよび逆相出力信号ｄを出力する。
【００２３】
帰還部４０は、正相出力端子ＯＵＴ＋と逆相出力端子ＯＵＴ−との間に直列接続された抵抗４１、キャパシタ４４、抵抗４３および４２により構成されている。ここで、抵抗４１およびキャパシタ４４の共通接続点の信号が上述した第１の帰還信号ｅ１として第１の差動増幅部１０のＮＰＮトランジスタ１２のベースに供給される。また、抵抗４３および４２の共通接続点の信号が上述した第２の帰還信号ｅ２として第２の差動増幅部２０のＮＰＮトランジスタ２２のベースに供給される。
以上が本実施形態による差動増幅器の構成である。
【００２４】
次に本実施形態による差動増幅器の動作を説明する。図２は、直流動作点の説明のため、図１に示す構成の中からＮＰＮトランジスタ１１および１２と、ＰＮＰトランジスタ３１と、これらに直接接続されている素子のみを抜き出して図示した回路図である。
【００２５】
図２に示す構成では、外乱等の影響によりＮＰＮトランジスタ１１のコレクタ電圧が低下すると、ＰＮＰトランジスタ３１のコレクタ電圧の上昇、ＮＰＮトランジスタ１２のエミッタ電流の増加、ＮＰＮトランジスタ１１のエミッタ電流の減少、ＮＰＮトランジスタ１１のコレクタ電圧の上昇という負帰還が行われる。また、外乱等の影響によりＮＰＮトランジスタ１１のコレクタ電圧が上昇すると、ＰＮＰトランジスタ３１のコレクタ電圧の低下、ＮＰＮトランジスタ１２のエミッタ電流の減少、ＮＰＮトランジスタ１１のエミッタ電流の増加、ＮＰＮトランジスタ１１のコレクタ電圧の低下という負帰還が行われる。
【００２６】
このような負帰還が働く結果、ＮＰＮトランジスタ１２のベース電圧はＮＰＮトランジスタ１１のベース電圧と一致した電圧となる。そして、正相入力端子７１および逆相入力端子８１から交流信号が入力されず、本実施形態による増幅器が直流動作状態にある場合には、ＮＰＮトランジスタ１１のベースが抵抗７４を介して接地されているため、ＮＰＮトランジスタ１２のベースは接地レベルとなる。また、ＮＰＮトランジスタ１２の入力インピーダンスが高いため、抵抗４１の電圧降下は非常に少なく、正相出力端子ＯＵＴ＋の直流レベルも接地レベルとなる。
【００２７】
図示は省略したが、ＮＰＮトランジスタ２１および２２と、ＰＮＰトランジスタ３２と、これらに直接接続されている素子のみを抜き出した回路についても同様なことが成立する。すなわち、直流動作状態において、ＮＰＮトランジスタ２２のベース、逆相出力端子ＯＵＴ−の直流レベルは接地レベルとなる。
【００２８】
そして、正相入力端子７１から交流信号である正相入力信号ＨＯＴが入力され、逆相入力端子８１から交流信号である逆相入力信号ＣＯＬＤが入力されると、図１に示す増幅器は、この交流信号に応じた動作をする。この交流動作状態では、キャパシタ７３、８３が低インピーダンス化するため、正相入力端子７１に対する正相入力信号ＨＯＴを抵抗７２および７４により分圧した交流信号ａがＮＰＮトランジスタ１１のベースに与えられ、逆相入力端子８１に対する逆相入力信号ＣＯＬＤを抵抗８２および８４により分圧した交流信号ｂがＮＰＮトランジスタ２１のベースに与えられる。
【００２９】
正相入力端子７１からの正相入力信号ＨＯＴの入力によりＮＰＮトランジスタ１１のベース電圧ａが接地レベルから上昇すると、ＮＰＮトランジスタ１１のコレクタ電圧ｅ３が低下し、ＰＮＰトランジスタ３１のコレクタ電流が増加し、正相出力信号ｃが接地レベルから上昇する。また、ＰＮＰトランジスタ３１のコレクタ電流の増加に伴い、ＰＮＰトランジスタ３２のコレクタ電流が減少し、逆相出力信号ｄが接地レベルから低下する。
【００３０】
また、逆相入力端子８１からの逆相入力信号ＣＯＬＤの入力によりＮＰＮトランジスタ２１のベース電圧ｂが接地レベルから低下すると、ＮＰＮトランジスタ２１のコレクタ電圧ｅ４が上昇し、ＰＮＰトランジスタ３２のコレクタ電流が減少し、逆相出力信号ｄが接地レベルから低下する。また、ＰＮＰトランジスタ３２のコレクタ電流の減少に伴い、ＰＮＰトランジスタ３１のコレクタ電流が増加し、正相出力信号ｃが接地レベルから上昇する。
【００３１】
交流動作状態では、キャパシタ４４が低インピーダンス化する。このため、正相出力信号ｃの交流成分（接地レベルからの上昇分）および逆相出力信号ｄの交流成分（接地レベルからの低下分）を抵抗４１、４３、４２の分圧比により補間した第１の帰還信号ｅ１および第２の帰還信号ｅ２がＮＰＮトランジスタ１２のベースおよびＮＰＮトランジスタ２２のベースに帰還される。
【００３２】
具体的には、抵抗４１および４２の抵抗値をＲ１、抵抗４３の抵抗値をＲ２、正相出力信号ｃおよび逆相出力信号ｄの各交流成分の差分をΔｅとした場合、｜Δｅ｜・Ｒ１／（２・Ｒ１＋Ｒ２）だけ正相出力信号ｃから逆相出力信号ｄ側へシフトした電圧が第１の帰還信号ｅ１としてＮＰＮトランジスタ１２のベースに帰還される。また、｜Δｅ｜・Ｒ１／（２・Ｒ１＋Ｒ２）だけ逆相出力信号ｄから正相出力信号ｃ側へシフトした電圧が第２の帰還信号ｅ２としてＮＰＮトランジスタ２２のベースに帰還される。
【００３３】
そして、第１の帰還信号ｅ１が接地レベルから上昇すると、その上昇分に応じてＮＰＮトランジスタ１１のコレクタ電流が減少し、ＮＰＮトランジスタ１１のコレクタの信号ｅ３の低下分が減少する。これによりＰＮＰトランジスタ３１のコレクタ電流が減少し、正相出力信号ｃの接地レベルからの上昇分が減少する。また、ＰＮＰトランジスタ３１のコレクタ電流が減少することにより、ＰＮＰトランジスタ３２のコレクタ電流が増加し、逆相出力信号ｄの接地レベルからの低下分が減少する。
【００３４】
また、第２の帰還信号ｅ２が接地レベルから低下すると、その低下分に応じてＮＰＮトランジスタ２１のコレクタ電流が増加し、ＮＰＮトランジスタ２１のコレクタの出力信号ｅ４の上昇分が減少する。これによりＰＮＰトランジスタ３２のコレクタ電流が増加し、逆相出力信号ｄの接地レベルからの低下分が減少する。また、ＰＮＰトランジスタ３２のコレクタ電流が増加することにより、ＰＮＰトランジスタ３１のコレクタ電流が減少し、正相出力信号ｃの接地レベルからの上昇分が減少する。
【００３５】
ここで、正相出力信号ｃの接地レベルからの上昇分が逆相出力信号ｄの接地レベルからの低下分よりも大きい場合、第１の帰還信号ｅ１の帰還量が第２の帰還信号ｅ２の帰還量よりも大きくなる。この場合、ＮＰＮトランジスタ１１のコレクタの出力信号ｅ３の低下分を減らす程度が、ＮＰＮトランジスタ２１のコレクタの出力信号ｅ４の上昇分を減らす程度よりも大きくなる。このため、正相出力信号ｃの接地レベルからの上昇分が減少し、逆相出力信号ｄの接地レベルからの低下分が増加することとなる。
【００３６】
逆に正相出力信号ｃの接地レベルからの上昇分が逆相出力信号ｄの接地レベルからの低下分よりも小さい場合、第１の帰還信号ｅ１の帰還量が第２の帰還信号ｅ２の帰還量よりも小さくなる。この場合、ＮＰＮトランジスタ１１のコレクタの出力信号ｅ３の低下分を減らす程度が、ＮＰＮトランジスタ２１のコレクタの出力信号ｅ４の上昇分を減らす程度よりも小さくなる。このため、正相出力信号ｃの接地レベルからの上昇分が増加し、逆相出力信号ｄの接地レベルからの低下分が減少することとなる。
【００３７】
以上のような負帰還制御が行われる結果、正相出力信号ｃの接地レベルからの変化分と、逆相出力信号ｄの接地レベルからの変化分は、常に逆極性であり、かつ、同じ絶対値となる。また、正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−間の電圧ｃ−ｄの交流成分は、第１の差動増幅部１０に対する入力信号ａと第２の差動増幅部２０に対する入力信号ｂとの差分ａ−ｂの大きさに応じた適切な大きさになる。
【００３８】
図３は交流動作状態における図１の増幅器の等価回路を例示している。図３では、第１の差動増幅部１０、第２の差動増幅部２０および差動出力を持つ第３の差動増幅部３０がオペアンプを使用した等価回路で表されている。図３に示すように、第１の差動増幅部１０はゲインＡ１を、第２の差動増幅部２０はゲインＡ２を、第３の差動増幅部３０はゲインＡ３を有する。ここで、第１の差動増幅部１０のゲインＡ１と、第２の差動増幅部２０のゲインＡ２は同じである。
【００３９】
図４は、図３に示す回路を等価変形した回路を示している。図３における差動増幅部３０は、図４に示すように、２つの差動増幅部３０Ｐおよび３０Ｎに分けることが可能である。図４において、差動増幅部３０Ｐは、第２の差動増幅部２０の出力信号ｅ４を正相入力信号、第１の差動増幅部１０の出力信号ｅ３を逆相入力信号として差動増幅を行い、正相出力端子ＯＵＴ＋から出力する。また、差動増幅部３０Ｎは、第１の差動増幅部１０の出力信号ｅ３を正相入力信号、第２の差動増幅部２０の出力信号ｅ４を逆相入力信号として差動増幅を行い、逆相出力端子ＯＵＴ−から出力する。帰還部４０における抵抗４１、４２および４３は、上述したように、正相出力端子ＯＵＴ＋の出力信号ｃと、逆相出力端子ＯＵＴ−の出力信号ｄとから、第１の差動増幅部１０に対する第１の帰還信号ｅ１と、第２の差動増幅部２０に対する第２の帰還信号ｅ２を生成する。
【００４０】
図４に示す等価回路において、差動増幅部３０Ｐおよび３０Ｎが同じゲインＡ３を有する場合には次式が成立する。
ｃ＝Ａ３（ｅ４−ｅ３）          ……（１）
ｄ＝Ａ３（ｅ３−ｅ４）          ……（２）
【００４１】
また、信号ｅ１〜ｅ４に関して次式が成立する。
ｅ１
＝（ｃ−ｄ）・（（Ｒ１＋Ｒ２）／（２・Ｒ１＋Ｒ２））＋ｄ            ……（３）
ｅ３
＝Ａ１（ｅ１−ａ）
＝Ａ１（（ｃ−ｄ）・（（Ｒ１＋Ｒ２）／（２・Ｒ１＋Ｒ２））＋ｄ−ａ）  ……（４）
ｅ２
＝（ｃ−ｄ）・（Ｒ１／（２・Ｒ１＋Ｒ２））＋ｄ                      ……（５）
ｅ４
＝Ａ２（ｅ２−ｂ）
＝Ａ２（（ｃ−ｄ）・（Ｒ１／（２・Ｒ１＋Ｒ２））＋ｄ−ｂ）          ……（６）
【００４２】
ここで、Ａ２＝Ａ１として、上記式（３）〜（６）を整理すると、次式が得られる。
ｃ
＝Ａ３・Ａ１・（（ｄ−ｃ）・Ｒ２／（２・Ｒ１＋Ｒ２）＋ａ−ｂ）      ……（７）
【００４３】
そして、Ｒ２／（２・Ｒ１＋Ｒ２）＝βと置くと、上記式（７）から次式が得られる。
ｃ
＝ｄ・β・（Ａ３・Ａ１／（１＋Ａ３・Ａ１・β））
＋（ａ−ｂ）・（Ａ３・Ａ１／（１＋Ａ３・Ａ１・β））              ……（８）
【００４４】
ここで、１≪Ａ３・Ａ１・βなので、１＋Ａ３・Ａ１・βをＡ３・Ａ１・βと置いて上記式（８）を整理すると、次式が得られる。
ｃ−ｄ＝（ａ−ｂ）・（１／β）                                  ……（９）
【００４５】
このように、第１の差動増幅部１０および第２の差動増幅部２０に正逆２相の入力信号ａおよびｂが与えられる場合、信号ａおよびｂの差分に比例した差分を持った正相出力信号ｃおよび逆相出力信号ｄが第３の差動増幅部３０から得られる。その際、入力信号の差分ａ−ｂに対する出力信号の差分ｃ−ｄのゲイン１／βは、帰還抵抗の比（２・Ｒ１＋Ｒ２）／Ｒ２により定まる。
以上が本実施形態の動作である。
【００４６】
本実施形態によれば、正相入力信号と逆相入力信号とを差動増幅した正相出力信号および逆相出力信号が第３の差動増幅部３０から得られる。また、本実施形態によれば、第１の差動増幅部１０は、正相入力信号ａと第１の帰還信号ｅ１との差動増幅を行うものであり、正相入力信号ａの入力経路は第１の帰還信号ｅ１の入力経路と短絡されていない。また、第２の差動増幅部２０は、逆相入力信号ｂと第２の帰還信号ｅ２との差動増幅を行うものであり、逆相入力信号ｂの入力経路は第２の帰還信号ｅ２の入力経路と短絡されていない。そして、本実施形態において、ＮＰＮトランジスタ１１および２１は、正相入力信号ａおよび逆相入力信号ｂに対してエミッタフォロワとして動作する。このため、第１の差動増幅部１０における正相入力信号ａの入力経路の入力インピーダンスおよび第２の差動増幅部２０における逆相入力信号ｂの入力経路の入力インピーダンスは、いずれも高くなる。
【００４７】
また、本実施形態によれば、第１の差動増幅部１０において正相入力信号ａが入力される入力ノードの直流電圧と第２の差動増幅部２０において逆相入力信号ｂが入力される入力ノードの直流電圧は、抵抗７４および８４により接地レベルとされる。従って、第１の帰還信号ｅ１および第２の帰還信号ｅ２の第１の差動増幅部１０および第２の差動増幅部２０への帰還が行われることにより、正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−の直流電圧が定まることとなる（図１の例では当該直流電圧は接地レベルとなる）。
【００４８】
＜第２実施形態＞
図５はこの発明の第２実施形態による差動増幅器の構成を示す回路図である。本実施形態では、上記第１実施形態における第３の差動増幅部３０が特許文献１に開示された第３の差動増幅部３０Ａに置き換えられている。
【００４９】
第３の差動増幅部３０Ａは、第３の差動増幅部３０に対し、第１および第２のトランジスタであるＮＰＮトランジスタ３０１および３０２と、第１および第２のフローティング電源であるフローティング電源３０３および３０４と、抵抗３０５および３０６を追加した構成となっている。
【００５０】
第１のトランジスタであるＮＰＮトランジスタ３０１は、第１の主要電極端子であるコレクタが正相出力端子ＯＵＴ＋に接続され、第２の主要電極端子であるエミッタが抵抗３４を介して低電位電源−ＶＢに接続されている。また、ＮＰＮトランジスタ３０１の制御電極端子であるベースと第２の主要電極端子であるエミッタとの間には抵抗３０５が接続されている。
【００５１】
第２のトランジスタであるＮＰＮトランジスタ３０２は、第１の主要電極端子であるコレクタが逆相出力端子ＯＵＴ−に接続され、第２の主要電極端子であるエミッタが抵抗３３を介して低電位電源−ＶＢに接続されている。また、ＮＰＮトランジスタ３０２の制御電極端子であるベースと第２の主要電極端子であるエミッタとの間には抵抗３０６が接続されている。
【００５２】
第１のフローティング電源３０３は、負極が第１のトランジスタであるＮＰＮトランジスタ３０１のエミッタに接続され、正極が第２のトランジスタであるＮＰＮトランジスタ３０２のコレクタに接続されている。また、第２のフローティング電源３０４は、負極が第２のトランジスタであるＮＰＮトランジスタ３０２のエミッタに接続され、正極が第１のトランジスタであるＮＰＮトランジスタ３０１のコレクタに接続されている。
他の点は上記第１実施形態と同様である。
【００５３】
本実施形態において、差動増幅部３０Ａでは、第１の差動増幅部１０の出力信号ｅ３および第２の差動増幅部２０の出力信号ｅ４に基づき、トランジスタ３０１および３０２のプッシュプル駆動が行われる。
【００５４】
本実施形態では、入力信号ａおよびｂ間にａ＞ｂの関係が成立し、ｅ３＜ｅ４となる期間は、ＮＰＮトランジスタ３０２を能動状態にし得るコレクタ電流がＰＮＰトランジスタ３１に流れ、ＮＰＮトランジスタ３０１を能動状態にし得るコレクタ電流がＰＮＰトランジスタ３２に流れない。このため、正相出力端子ＯＵＴ＋からのプッシュ動作、逆相出力端子ＯＵＴ−へのプル動作が行われる。この間、入力信号の差分ａ−ｂに応じた電流がフローティング電源３０４→正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−間の負荷→ＮＰＮトランジスタ３０２という経路に沿って流れる。
【００５５】
一方、入力信号ａおよびｂ間にａ＜ｂの関係が成立し、ｅ３＞ｅ４となる期間は、ＮＰＮトランジスタ３０２を能動状態にし得るコレクタ電流がＰＮＰトランジスタ３１に流れず、ＮＰＮトランジスタ３０１を能動状態にし得るコレクタ電流がＰＮＰトランジスタ３２に流れる。このため、正相出力端子ＯＵＴ＋へのプル動作、逆相出力端子ＯＵＴ−からのプッシュ動作が行われる。この間、入力信号の差分ａ−ｂに応じた電流がフローティング電源３０３→逆相出力端子ＯＵＴ−および正相出力端子ＯＵＴ＋間の負荷→ＮＰＮトランジスタ３０１という経路に沿って流れる。
【００５６】
そして、ａ＞ｂ、ｅ３＜ｅ４である期間は、ｃ＞ｄとなり、差分ａ−ｂが大きくなる程、差分ｃ−ｄが大きくなる。また、ａ＜ｂ、ｅ３＞ｅ４である期間は、ｃ＜ｄとなり、差分ｂ−ａが大きくなる程、差分ｄ−ｃが大きくなる。このように信号ｅ３およびｅ４に対する正相出力端子ＯＵＴ＋の出力信号ｃおよび逆相出力端子ＯＵＴ−の出力信号ｄの関係は上記第１実施形態と同じになる。従って、上記第１実施形態と同様な動作が得られる。
【００５７】
本実施形態においても上記第１実施形態と同様な効果が得られる。また、本実施形態では、ＮＰＮトランジスタ３０１および３０２と、フローティング電源３０３および３０４を追加したことにより、上記第１実施形態に比べて大電力での負荷の駆動が可能になるという効果が得られる。
【００５８】
＜第３実施形態＞
図６はこの発明の第３実施形態による差動増幅器の構成を示す回路図である。本実施形態では、上記第２実施形態における差動増幅部３０Ａが差動増幅部３０Ｂに置き換えられている。この差動増幅部３０Ｂは、差動増幅部３０Ａにおけるフローティング電源３０３および３０４を実現するための手段として、フローティング電源回路３０３ＦＢおよび３０４ＦＢと、バイアス回路３１０を含む。
【００５９】
ここで、フローティング電源回路３０３ＦＢは、定電圧源３０３Ｍと、この定電圧源３０３Ｍを挟んで高電位電源＋ＶＢおよび低電位電源−ＶＢ間に直列接続されたハイサイド定電流源３０３Ｈおよびローサイド定電流源３０３Ｌとにより構成されている。また、フローティング電源回路３０４ＦＢは、定電圧源３０４Ｍと、この定電圧源３０４Ｍを挟んで高電位電源＋ＶＢおよび低電位電源−ＶＢ間に直列接続されたハイサイド定電流源３０４Ｈおよびローサイド定電流源３０４Ｌとにより構成されている。また、バイアス回路３１０は、高電位電源＋ＶＢおよび低電位電源−ＶＢ間に直列接続されたツェナーダイオード３１０Ｈ、抵抗３１０Ｍおよびツェナーダイオード３１０Ｌにより構成されている。
【００６０】
ハイサイド定電流源３０３Ｈは、ＰＮＰトランジスタ１Ｈａと抵抗１Ｈｂとにより構成されている。ここで、抵抗１Ｈｂは、一端がツェナーダイオード３１０Ｈのカソードとともに高電位電源＋ＶＢに接続され、他端がＰＮＰトランジスタ１Ｈａのエミッタに接続されている。このＰＮＰトランジスタ１Ｈａのベースにはツェナーダイオード３１０Ｈのアノードが接続されている。このハイサイド定電流源３０３Ｈは、ツェナーダイオード３１０Ｈのツェナー電圧からＰＮＰトランジスタ１Ｈａのベース−エミッタ間順方向電圧を差し引いた電圧を抵抗１Ｈｂの抵抗値により除算した電流値の定電流源として機能する。
【００６１】
ローサイド定電流源３０３Ｌは、ＮＰＮトランジスタ１Ｌａと抵抗１Ｌｂとにより構成されている。ここで、抵抗１Ｌｂは、一端がツェナーダイオード３１０Ｌのアノードとともに低電位電源−ＶＢに接続され、他端がＮＰＮトランジスタ１Ｌａのエミッタに接続されている。このＮＰＮトランジスタ１Ｌａのベースにはツェナーダイオード３１０Ｌのカソードが接続されている。このローサイド定電流源３０３Ｌは、ツェナーダイオード３１０Ｌのツェナー電圧からＮＰＮトランジスタ１Ｌａのベース−エミッタ間順方向電圧を差し引いた電圧を抵抗１Ｌｂの抵抗値により除算した電流値の定電流源として機能する。
【００６２】
本実施形態では、ハイサイド定電流源３０３Ｈとローサイド定電流源３０３Ｌの電流値が等しくなるように、バイアス回路３１０のツェナーダイオード３１０Ｈおよび３１０Ｌのツェナー電圧と、各定電流源の抵抗３０３Ｈｂおよび３０３Ｌｂの抵抗値が決定されている。
【００６３】
定電圧源３０３Ｍは、ハイサイド定電流源３０３Ｈにコレクタが接続され、ローサイド定電流源３０３Ｌにエミッタが接続されたＮＰＮトランジスタ１Ｍｃと、ＮＰＮトランジスタ１Ｍｃのコレクタおよびベースにカソードおよびアノードが各々接続されたツェナーダイオード１Ｍｄと、ＮＰＮトランジスタ１Ｍｃのベースおよびエミッタ間に接続された抵抗１Ｍｅと、ＮＰＮトランジスタ１Ｍｃのコレクタおよびエミッタ間に接続されたキャパシタ１Ｍｆとにより構成されている。
【００６４】
ハイサイド定電流源３０４Ｈ、ローサイド定電流源３０４Ｌおよび定電圧源３０４Ｍの構成は、ハイサイド定電流源３０３Ｈ、ローサイド定電流源３０３Ｌおよび定電圧源３０３Ｍと同様である。
【００６５】
以上の構成において、定電流動作するハイサイド定電流源３０３Ｈ（３０４Ｈ）およびローサイド定電流源３０３Ｌ（３０４Ｌ）は高い内部インピーダンスを有するので、定電圧源３０３Ｍ（３０４Ｍ）は、ハイサイド定電流源３０３Ｈ（３０４Ｈ）およびローサイド定電流源３０３Ｌ（３０４Ｌ）の両方が定電流源として機能する動作範囲内において、上記第２実施形態のフローティング電源３０３（３０４）として機能する。
【００６６】
本実施形態においても上記第２実施形態と同様な効果が得られる。
また、本実施形態によれば、トランス等の絶縁手段を使用しないでフローティング電源３０３および３０４を実現することができるので、バランス出力型増幅器のコストを抑えることができるという効果が得られる。
【００６７】
＜他の実施形態＞
以上、この発明の第１〜第３実施形態について説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。
【００６８】
（１）上記各実施形態では、バイポーラトランジスタによりフローティング電源回路および増幅器を構成したが、Ｊ−ＦＥＴ（Junction Field Effect Transistor；接合型電界効果トランジスタ）やＭＯＳＦＥＴ（Metal Oxide
Semiconductor Field Effect Transistor；金属−酸化膜−半導体構造の電界効果トランジスタ）等のＦＥＴによりフローティング電源回路および差動増幅器を構成してもよい。
【００６９】
（２）上記各実施形態において、差動増幅器は、ディスクリート素子により構成してもよく、オペアンプにより構成してもよい。
【００７０】
（３）上記各実施形態では、抵抗４１および４２の抵抗値Ｒ１と抵抗４３の抵抗値Ｒ２との比により第１および第２の帰還信号ｅ１およびｅ２の帰還量が定まる。従って、適切な帰還量が得られる場合には、抵抗４１および４２を省略し、正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−をＮＰＮトランジスタ１２のベースおよびＮＰＮトランジスタ２２のベースに直接接続してもよい。
【００７１】
（４）上記各実施形態では、入力信号ＨＯＴおよびＣＯＬＤの直流成分を除去して差動増幅部１０および２０に与えたが、入力信号ＨＯＴおよびＣＯＬＤの直流成分の影響により正相出力信号ｃおよび逆相出力信号ｄの直流レベルがずれても構わない場合には、直流除去用のキャパシタ７３および８３と、接地用の抵抗７４および８４を省略してもよい。
【００７２】
（５）上記各実施形態において、入力信号の交流成分および直流成分の両方の差動増幅が必要な場合には、キャパシタ７３および８３を削除するとともに、帰還部４０のキャパシタ４４を削除し、正相出力信号ｃおよび逆相出力信号ｄの直流成分および交流成分の両方を差動増幅部１０および２０に帰還させてもよい。
【符号の説明】
【００７３】
１０……第１の差動増幅部、２０……第２の差動増幅部、３０，３０Ａ，３０Ｂ……第３の差動増幅部、４０……帰還部、７０……第１の入力部、８０……第２の入力部、５０……バイアス回路、３０３……第１のフローティング電源、３０４……第２のフローティング電源、３０１……第１のトランジスタ、３０２……第２のトランジスタ、３１０，５０……バイアス回路、３０３Ｈ，３０４Ｈ……ハイサイド定電流源、３０３Ｌ，３０４Ｌ……ローサイド定電流源、３０３Ｍ，３０４Ｍ……定電圧源、３０３ＦＢ，３０４ＦＢ……フローティング電源回路。
【図１】
2018107643.tif 000003
【図２】
2018107643.tif 000004
【図３】
2018107643.tif 000005
【図４】
2018107643.tif 000006
【図５】
2018107643.tif 000007
【図６】
2018107643.tif 000008
【図７】
2018107643.tif 000009