(57)【要約】      （修正有）【課題】医療用途のためのＥＳＤ回路を提供する。【解決手段】ＥＳＤ回路２００は、第１のノードに結合されたドレインと、第２のノードに結合されたソースと、第１のノードに結合されたゲートとを有する第１の金属酸化物チャネルデバイス２０６と、第１のノードに結合されたソースと、第２のノードに結合されたドレインと、第２のノードに結合されたゲートとを有する第２の金属酸化物チャネルデバイス２０８と、第１の金属酸化物チャネルデバイスに近接する第１のノードと第２のノードとの間に結合された第１のキャパシタ２１０と、第２の金属酸化物チャネルデバイスに近接して第１のノードと第２のノードとの間に結合された第２のキャパシタ２１２とを含む。第１のキャパシタに近接して第１のノードと第２のノードとの間に第３のキャパシタをさらに含むことができる。【選択図】図９
2018107429.tif 000002
【特許請求の範囲】
【請求項１】
ＥＳＤ回路であって、
前記ＥＳＤ回路は、
第１のノードに結合されたドレインと、第２のノードに結合されたソースと、前記第１のノードに結合されたゲートとを有する第１の金属酸化物チャネルデバイスと、
前記第１のノードに結合されたソースと、前記第２のノードに結合されたドレインと、前記第１のノードに結合されたゲートを有する第２の金属酸化物チャネルデバイスと、
前記第１の金属酸化物チャネルデバイスに近接して前記第１のノードと前記第２のノードとの間に結合された第１のキャパシタと、
前記第２の金属酸化物チャネルデバイスに近接して前記第１のノードと前記第２のノードとの間に結合された第２のキャパシタと、
を含むＥＳＤ回路。
【請求項２】
前記第１のキャパシタに近接して前記第１のノードと前記第２のノードとの間に結合された第３のキャパシタをさらに含む請求項１のＥＳＤ回路。
【請求項３】
前記第２のキャパシタに近接して前記第１のノードと前記第２のノードとの間に結合された第４のキャパシタをさらに含む請求項１のＥＳＤ回路。
【請求項４】
前記第１のトランジスタと前記第２のトランジスタの長さに対する幅の比は、実質的に０．８に等しい請求項１のＥＳＤ回路。
【請求項５】
前記第１のトランジスタと前記第２のトランジスタの幅は、約７．５ミクロンであり、第１のトランジスタと第２のトランジスタの長さは、約９．５ミクロンである請求項１のＥＳＤ回路。
【請求項６】
集積回路であって、
前記集積回路は、
内部ノードと、
外部ノードと、
内部ノードに結合されたセンサアレイと、
前記内部ノードに結合されたドレインと、前記外部ノードに結合されたソースと、前記内部ノードに結合されたゲートとを有する第１の金属酸化物チャネルデバイスと、
前記内部ノードに結合されたソースと、前記外部ノードに結合されたドレインと、前記外部ノードに結合されたゲートとを有する第２の金属酸化物チャネルデバイスと、
前記第１の金属酸化物チャネルデバイスに近接して前記内部ノードと前記外部ノードとの間に結合された第１のキャパシタと、
前記第２金属酸化物チャネルデバイスに近接して前記内部ノードと前記外部ノードとの間に結合された第２のキャパシタとを含む集積回路。
【請求項７】
前記集積回路は、前記第１のキャパシタに近接して前記内部ノードと前記外部ノードとの間に結合された第３のキャパシタをさらに含む請求項１の集積回路。
【請求項８】
前記集積回路は、前記第２のキャパシタに近接して前記内部ノードと前記外部ノードとの間に結合された第４のキャパシタをさらに含む請求項１の集積回路。
【請求項９】
前記第１のトランジスタと前記第２のトランジスタの長さに対する幅の比は、実質的に０．８に等しい請求項１の集積回路。
【請求項１０】
前記第１のトランジスタと前記第２のトランジスタの幅は、約７．５ミクロンであり、第１のトランジスタと第２のトランジスタの長さは、約９．５ミクロンである請求項１の集積回路。
【請求項１１】
方法であって、
前記方法は、
ドレインを有する第１の金属酸化物チャネルデバイスを第１のノードに結合し、ソースを第２のノードに結合し、ゲートを前記第１のノードに結合するステップと、
ソースを有する第２の金属酸化物チャネルデバイスを前記第１のノードに結合し、ドレインを前記第２のノードに結合し、ゲートを前記第２のノードに結合するステップと、
前記第１の金属酸化物チャネルデバイスに近接して前記第１のノードと前記第２のノードとの間に第１のキャパシタを結合するステップと、
前記第２の金属酸化物チャネルデバイスに近接して前記第１のノードと前記第２のノードとの間に第２のキャパシタを結合するステップとを含む方法。
【請求項１２】
前記方法は、前記第１のキャパシタに近接して前記第１のノードと前記第２のノードとの間に第３のキャパシタを結合するステップをさらに含む請求項１１の方法。
【請求項１３】
前記方法は、前記第２のキャパシタに近接して前記第１のノードと前記第２のノードとの間に第４のキャパシタを結合するステップをさらに含む請求項１１の方法。
【請求項１４】
前記第１のトランジスタと前記第２のトランジスタの長さに対する幅の比を、実質的に０．８に等しく設定することをさらに含む請求項１１の方法。
【請求項１５】
前記第１のトランジスタと前記第２のトランジスタの幅を、約７．５ミクロンに、第１のトランジスタと第２のトランジスタの長さを、約９．５ミクロンに設定することをさらに含む請求項１１の方法。
【請求項１６】
方法であって、
前記方法は、
内部ノードと、外部ノードと、前記内部ノードに結合されたセンサアレイとを有する集積回路を提供するステップと、
前記内部ノードに結合されたドレインと、前記外部ノードに結合されたソースと、前記内部ノードに結合されたゲートとを有する第１の金属酸化物チャネルデバイスと、前記内部ノードに結合されたソースと、前記外部ノードに結合されたドレインと、前記外部ノードに結合されたゲートとを有する第２の金属酸化物チャネルデバイスと、前記第１の金属酸化物チャネルデバイスに近接して前記内部ノードと前記外部ノードとの間に結合された第１のキャパシタと、前記第２の金属酸化物チャネルデバイスに近接して前記内部ノードと前記外部ノードとの間に結合された第２のキャパシタとを含むＥＳＤ回路を提供するステップを含む方法。
【請求項１７】
前記方法は、前記第１のキャパシタに近接して前記内部ノードと前記外部ノードとの間に第３のキャパシタを結合するステップをさらに含む請求項１６の方法。
【請求項１８】
前記方法は、前記第２のキャパシタに近接して前記内部ノードと前記外部ノードとの間に第４のキャパシタを結合するステップをさらに含む請求項１６の方法。
【請求項１９】
前記第１のトランジスタと前記第２のトランジスタの長さに対する幅の比を、実質的に０．８に等しく設定することをさらに含む請求項１６の方法。
【請求項２０】
前記第１のトランジスタと前記第２のトランジスタの幅を、約７．５ミクロンに、前記第１のトランジスタと前記第２のトランジスタの長さを、約９．５ミクロンに設定することをさらに含む請求項１６の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に、医療用途のためのセンサアレイを提供するシステムおよび方法に関し、特定の実施形態では、センサアレイのための静電気放電（ＥＳＤ）保護を提供するためのシステムおよび方法に関する。
【０００２】
本出願は、２０１６年１１月４日に出願された米国仮出願第６２／４１７，９７４号の利益を主張するものであり、その出願は、参照により本明細書に組み込まれる。
【背景技術】
【０００３】
アモルファスシリコントランジスタは、Ｘ線撮影などの医療用途のためのイメージング検出器及びセンサアレイにおいて使用されてきた。これらの用途におけるアモルファスシリコントランジスタの利点は周知であるが、これらのトランジスタのスイッチング速度には限界がある。望ましいことは、アモルファスシリコン技術に関連するスイッチング周波数よりも高いスイッチング周波数をサポートする代替技術を使用するイメージング検出器又はセンサアレイであり、同時に代替技術に関するあらゆる性能制限を補償することである。このように、代替技術を使用する医療機器の性能は、アモルファスシリコン技術を使用する医療機器の性能に関して向上する。
【０００４】
ボトムゲート型の薄膜トランジスタ（ＴＦＴ）が広く医療イメージング検出器及び表示分野のバックプレーン・アーキテクチャで使用されてきた。近年、金属酸化膜バックプレーン型医療イメージングデバイスは、スイッチング速度が速いため、アモルファスＳｉに比べて電界効果移動度が高く、薄膜トランジスタ（ＴＦＴ）のチャネル層として用いられている。したがって、１つの盛んな金属酸化物技術と医療用途のための従来の製造プロセスとの統合スキームを以下に説明する。金属酸化物膜は、高速スイッチングデバイスを提供するために使用される。しかしながら、そのようなデバイスは、その多数キャリアがイオン結合の酸素空孔であるため、製造中の過剰な水素の存在に対して脆弱である。したがって、実施形態に係る金属酸化物デバイスは、閾値電圧を負の電圧方向に平衡させることを考慮するように製造される。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、閾値電圧を調整することは必然的に、アクティブマトリクスデバイスに流れる過電流を防止するために元々作られていたＥＤＳ回路のバックツーバックトランジスタに大量の電流を流すことになる。以下でさらに詳細に説明するが、高移動性の金属酸化物ベースのアクティブマトリクスデバイスの利点、及びトランジスタＥＤＳ保護回路を切り替えるバックツーバック系金属酸化物の安定した動作を捕捉するための新規なスキームである。バックツーバックトランジスタ設計を使用する先進（ＥＳＤ）保護回路が記載されており、所定レベルの低周波数信号のみ許容することができる。高周波信号は、ＥＳＤ保護回路を通って遮断され、関連する医療イメージング検出器の安定した動作を提供することを助ける。センサアレイ及びＥＳＤ保護回路に金属酸化物技術を使用することは、金属酸化物の高い移動性及び安定した動作の利点を利用することにより医療用途に有益である。
【課題を解決するための手段】
【０００６】
本発明の実施形態は、医療用途のためのフラットパネルデバイスを製造するための方法及び回路設計を提供する。センサアレイは、金属酸化物ベースのスイッチングデバイスと、Ｘ線検出のようなイメージング用の無機又は有機フォトダイオードのいずれかを含む。実施形態に係るＥＳＤ保護回路は、金属酸化物ベースのスイッチングデバイスを使用する。
【０００７】
従来の医療用バックプレーンは、アモルファスシリコンベースのスイッチング素子及びフォトダイオードプロセスから構成される。アモルファスシリコンは、多結晶シリコンベースのスイッチングデバイスよりも電界効果移動度が低いにもかかわらず、製造コストが低く、リーク電流が低いため、ディスプレイ産業及び医療用途デバイス産業に広く使用されている。しかしながら、移動度が低いと、高度な検出器設計に支障をきたす。
【０００８】
したがって、透明金属酸化物材料（インジウム、ガリウム、ハフニウム、及びアルミニウムの酸化物を含むがこれに限定されない。）は、現在使用されるシリコン（アモルファス及び低温ポリシリコン（ＬＴＰＳ））ベースのスイッチングデバイスの欠点を克服するために実施形態で使用されている。金属酸化物デバイスは、アモルファスシリコンベースのスイッチングデバイスよりも高い移動度特性を有する。しかしながら、金属酸化物膜は、そのキャリアがイオン結合の酸素空孔であるため、製造中の必然的な水素曝露の過剰な存在に対して脆弱である。したがって、金属酸化物デバイスは、シリコンベースのスイッチングデバイスと比較して、負にシフトした閾値電圧を有する。誘起された水素は、水素酸化物系の化合物のカップリングを生じさせ、チャネル領域においてより多くの酸素空孔をもたらす。一方、アクティブマトリクスデバイスに流れる過電流を防止するために、バックツーバックスイッチングトランジスタＥＳＤ保護回路が記載されている。アクティブマトリクスと周辺ＴＡＢボンディングとの間に位置するＥＳＤ保護回路は、２つのゲート・ドレイン電界効果トランジスタを含む。金属酸化物バックツーバックスイッチングデバイスが“オフ”状態にあるとき、ゼロ電圧が印加される。ＥＳＤ保護回路は、このように各電極との間に結合されたアモルファスシリコンＴＦＴ保護回路と比較してより高い電流の流れを有する。金属酸化物スイッチングトランジスタの使用は、“オフ”状態でバックツーバックトランジスタへ大量の電流を誘導する。これらの懸念を克服するために、新規なＥＳＤ保護バックツーバックトランジスタ設計を以下に説明する。
【０００９】
新規なＥＳＤ保護バックツーバックスイッチングトランジスタは、大きな静電放電事象の電圧をカットするように設計されている。ＥＳＤ保護回路は、アクティブエリアデバイスを焼損させる大きな電流を阻止するので、検出器の安定した動作に役立つ。
【００１０】
本発明の実施形態の利点は、高性能のデバイスを用いることができることである。従来のアモルファスシリコンベースのデバイスの代わりに、より高い移動度の金属酸化物チャネルデバイスが使用される。金属酸化物デバイスは、ＥＳＤ回路及びアレイのために使用される。
【００１１】
本発明の実施形態の他の利点は、安定したデバイスの動作である。例えば、センサアレイ又は画像検出器を含むことができる医療装置は、静電気放電（ＥＳＤ）損傷に対して敏感である。実施形態では、医療装置は、コンデンサを使用する新規なＥＳＤ保護設計により保護される。バックツーバックスイッチングデバイスに接続された１つ又は複数の余分なコンデンサを使用する利点は、より高い周波数信号のカットオフである。これにより、イメージンング性能が向上し、デバイスの動作が安定する。
【００１２】
要約すると、高速スイッチング及び医療診断装置の安定した性能は、アクティブマトリクス領域に対してセルフアライメント型ボトムゲート金属酸化物構造体を採用することにより達成可能である。従来のアモルファスシリコンではなく、金属酸化物チャネル材料を採用することにより、高速スイッチングデバイスが実現される。追加のコンデンサを備えたＥＳＤ保護金属酸化物バックツーバックスイッチングデバイスを適用することにより、不要な高周波信号が除去され、医療診断中のデバイスの動作が安定する。
【００１３】
第１の実施形態では、ＥＳＤ回路は、第１のノードに結合されたドレインと、第２のノードに結合されたソースと、第１のノードに結合されたゲートとを有する第１の金属酸化物チャネルデバイスと、第１のノードに結合されたソースと、第２のノードに結合されたドレインと、第２のノードに結合されたゲートを有する第２の金属酸化物チャネルデバイスと、第１の金属酸化物チャネルデバイスに近接して第１のノードと第２のノードとの間に結合された第１のキャパシタと、第２の金属酸化物チャネルデバイスに近接して第１のノードと第２のノードとの間に結合された第２のキャパシタとを含む。ＥＳＤ回路は、第１のキャパシタに近接して第１のノードと第２のノードとの間に結合された第３のキャパシタをさらに含むことができる。ＥＳＤ回路は、第２のキャパシタに近接して第１のノードと第２のノードとの間に結合された第４のキャパシタをさらに含むことができる。
【００１４】
第２の実施形態では、集積回路は、内部ノードと、外部ノードと、内部ノードに結合されたセンサアレイと、内部ノードに結合されたドレインと、外部ノードに結合されたソースと、内部ノードに結合されたゲートとを有する第１の金属酸化物チャネルデバイスと、内部ノードに結合されたソースと、外部ノードに結合されたドレインと、外部ノードに結合されたゲートとを有する第２の金属酸化物チャネルデバイスと、第１の金属酸化物チャネルデバイスに近接して内部ノードと外部ノードとの間に結合された第１のキャパシタと、第２の金属酸化物チャネルデバイスに近接して内部ノードと外部ノードとの間に結合された第２のキャパシタとを含む。ＥＳＤ回路は、第１のキャパシタに近接して内部ノードと外部ノードとの間に結合された第３のキャパシタをさらに含むことができる。ＥＳＤ回路は、第２のキャパシタに近接して内部ノードと外部ノードとの間に結合された第４のキャパシタをさらに含むことができる。
【００１５】
第３の実施形態では、方法は、ドレインを有する第１の金属酸化物チャネルデバイスを第１のノードに結合し、ソースを第２のノードに結合し、ゲートを第１のノードに結合するステップと、第１のノードに結合されたソースと、第２のノードに結合されたドレインと、第２のノードに結合されたゲートとを有する第２の金属酸化物チャネルデバイス結合するステップと、第１の金属酸化物チャネルデバイスに近接して第１のノードと第２のノードとの間に第１のキャパシタを結合するステップと、第２の金属酸化物チャネルデバイスに近接して第１のノードと第２のノードとの間に第２のキャパシタを結合するステップとを含む。この方法は、第１のキャパシタに近接して第１のノードと第２のノードとの間に第３のキャパシタを結合するステップをさらに含むことができる。この方法は、第２のキャパシタに近接して第１のノードと第２のノードとの間に第４のキャパシタを結合するステップをさらに含むことができる。
【００１６】
第４の実施形態では、方法は、内部ノードと、外部ノードと、内部ノードに結合されたセンサアレイとを有する集積回路を提供するステップと、内部ノードに結合されたドレインと、外部ノードに結合されたソースと、内部ノードに結合されたゲートとを有する第１の金属酸化物チャネルデバイスと、内部ノードに結合されたソースと、外部ノードに結合されたドレインと、外部ノードに結合されたゲートとを有する第２の金属酸化物チャネルデバイスと、第１の金属酸化物チャネルデバイスに近接して内部ノードと外部ノードとの間に結合された第１のキャパシタと、第２の金属酸化物チャネルデバイスに近接して内部ノードと外部ノードとの間に結合された第２のキャパシタとを含むＥＳＤ回路を提供するステップを含む。この方法は、第１のキャパシタに近接して内部ノードと外部ノードとの間に第３のキャパシタを結合するステップをさらに含むことができる。この方法は、第２のキャパシタに近接して内部ノードと外部ノードとの間に第４のキャパシタを結合するステップをさらに含むことができる。
【００１７】
本発明及びその利点のより完全な理解のために、添付の図面と併せて以下の説明を参照する。
【図面の簡単な説明】
【００１８】
【図１】一実施形態に係るＥＳＤ回路の回路図である。
【図２】図１のＥＳＤ回路に関連する製造ステップの平面図である。
【図３】図１のＥＳＤ回路に関連する製造ステップの平面図である。
【図４】図１のＥＳＤ回路に関連する製造ステップの平面図である。
【図５】図１のＥＳＤ回路に関連する製造ステップの平面図である。
【図６】図１のＥＳＤ回路に関連する製造ステップの平面図である。
【図７】図１のＥＳＤ回路に関連する製造ステップの平面図である。
【図８】図１のＥＳＤ回路に関連する製造ステップの平面図である。
【図９】他の実施形態に係るＥＳＤ回路の回路図である。
【図１０】図９のＥＳＤ回路に関連する製造ステップの平面図である。
【図１１】図９のＥＳＤ回路に関連する製造ステップの平面図である。
【図１２】図９のＥＳＤ回路に関連する製造ステップの平面図である。
【図１３】図９のＥＳＤ回路に関連する製造ステップの平面図である。
【図１４】図９のＥＳＤ回路に関連する製造ステップの平面図である。
【図１５】図９のＥＳＤ回路に関連する製造ステップの平面図である。
【図１６】図９のＥＳＤ回路に関連する製造ステップの平面図である。
【図１７】他の実施形態に係るＥＳＤ回路の回路図である。
【図１８】図１７のＥＳＤ回路に関連する製造ステップの平面図である。
【図１９】図１７のＥＳＤ回路に関連する製造ステップの平面図である。
【図２０】図１７のＥＳＤ回路に関連する製造ステップの平面図である。
【図２１】図１７のＥＳＤ回路に関連する製造ステップの平面図である。
【図２２】図１７のＥＳＤ回路に関連する製造ステップの平面図である。
【図２３】図１７のＥＳＤ回路に関連する製造ステップの平面図である。
【図２４】図１７のＥＳＤ回路に関連する製造ステップの平面図である。
【図２５】図１７のＥＳＤ回路に関連する製造ステップの平面図である。
【図２６】図１７のＥＳＤ回路に関連する製造ステップの平面図である。
【図２７】図１７のＥＳＤ回路に関連する製造ステップの平面図である。
【図２８】図１７のＥＳＤ回路に関連する製造ステップの平面図である。
【図２９】図１７のＥＳＤ回路に関連する製造ステップの平面図である。
【図３０】図１７のＥＳＤ回路に関連する製造ステップの平面図である。
【図３１】図１７のＥＳＤ回路に関連する製造ステップの平面図である。
【図３２】一実施形態に係る、センサアレイ、ＥＳＤ保護回路、及びボンディングパッドを含む集積回路の平面図である。
【発明を実施するための形態】
【００１９】
図１は、第１のノード１０２に結合されたドレイン、第２のノード１０４に結合されたソース、及び第２のノード１０４に結合されたゲートを有する第１の第１のアモルファスシリコンチャネルデバイス１０６を含むバックツーバックＴＦＴＥＳＤ保護回路の第１の実施形態を示す。第２のアモルファスシリコンチャネルデバイスは、第１のノード１０２に結合されたソース、第２のノード１０４に結合されたドレイン、及び第２のノード１０４に結合されたゲートを含む。ゲートライン１０２は、センサアレイ（図３２に最も良く示されている）に結合され、ＥＳＤバス１０４は、外部パッド（図３２に最も良く示されている）に結合されている。
【００２０】
ＥＳＤ保護回路の第１の実施形態は、アモルファスシリコントランジスタ又は金属酸化物トランジスタのいずれかを使用することができる。ＥＳＤ保護の第２、第３及び第４の実施形態は、以下にさらに詳細に説明するように、金属酸化物トランジスタの使用により適している。
【００２１】
図２〜図８は、図１のＥＳＤ回路に関連する製造ステップの平面図である。
【００２２】
図２は、ＥＳＤ保護回路の第１実施形態で使用されるボトムゲート１１４の製造を示す。薄い金属層１１４が堆積され、リソグラフィプロセスを用いてパターン形成される。単一又は複数積層された低シート抵抗金属は、約１０００〜２０００オングストロームの厚さ範囲を有する。ＥＳＤ回路には、２つのＴＦＴデバイスがあるため、２つの特徴が生成される。
【００２３】
図３は、ＥＳＤ保護回路の第１の実施形態で使用されるアイランド１１６の製造を示す。誘電体膜、アモルファスシリコンチャネル層、及びチャネルパッシベーション層が順次堆積される。チャネルパッシベーション層がパターン化される。ＥＳＤ回路には、２つのＴＦＴデバイスがあるため、２つの特徴が生成される。
【００２４】
図４は、ＥＳＤ保護回路の第１の実施形態で使用されるソース及びドレイン領域１１８の製造を示す。ソース及びドレイン金属は、約１０００〜２０００オングストロームの厚さに堆積される。ソース及びドレイン金属層及びアモルファスシリコンチャネル層は、次いで、順次パターン形成される。
【００２５】
図５は、ＥＳＤ保護回路の第１の実施形態で使用されるビア１２０の製造を示す。誘電体膜が堆積され、ビアホール１２０がパターン形成され、アモルファスシリコントランジスタとプラグイン金属層との間にコンタクトが形成される。プラグイン金属層は、最上層エッチングプロセスの間、下にあるソース及びドレイン金属を保護するために使用される。
【００２６】
図６は、ＥＳＤ保護回路の第１実施形態で使用されるＣＲ特徴１２２の製造を示す。ＣＲ特徴は、センサアレイに使用されるダイオードのアノード金属であり、実施形態では、クロムを使用する。ダイオード電極は、センサアレイ内のピクセルに堆積されてパターン形成される（センサアレイは、図３２に最も良く示されている）。約２０００〜３０００オングストロームの厚さを有するプラグイン金属層には、同じ金属層が使用される。ダイオード電極には、マルチスタック金属層を用いることができる。
【００２７】
図７は、ＥＳＤ保護回路の第１の実施形態で使用される第２のバイアステップ（ＶＩＡ２）の製造を示す。誘電体膜が堆積されて、センサアレイ内のピクセルをパッシベートする（図３２に最も良く示されている）。トランジスタとデータ線との間にコンタクトを形成するために、ビア１２４が形成される。
【００２８】
図８は、ＥＳＤ保護回路の第１の実施形態で使用されるデータ線１２６の製造を示す。データ線は、約５０００〜１００００オングストロームの厚さを有するマルチスタック金属層を有するＥＳＤ回路ＴＦＴトランジスタの上部に形成される。このようにして、ＥＳＤ保護回路は、図８に完全に形成される。図８に示されるＥＳＤ回路の寸法は、約２７０×１００ミクロンである。図８に示すトランジスタのチャネル長は、約９．５ミクロンであり、図８に示すトランジスタの幅は、約１００ミクロンである。したがって、図８に示すトランジスタのＷ／Ｌ比は約１０である。
【００２９】
図９は、第２の実施形態に係る金属酸化物ＴＦＴデバイスを使用するバックツーバックＴＦＴＥＳＤ保護回路の概略図を示す。以下でさらに詳細に説明するように、金属酸化物ＴＦＴの高い移動度に起因して、アモルファスシリコン（ａ−Ｓｉ）ＴＦＴのＴＦＴオン抵抗を整合させるために、第１の実施形態のＴＦＴチャネル幅よりもＴＦＴチャネル幅が小さくなる。追加のキャパシタは、不要な高周波信号を遮断し、オーバラップ容量を補償するために使用される。アモルファスシリコントランジスタの出力電力は、ゲートとソース/ドレイン金属電極との間の共有オーバラップ面積のトランジスタを形成する。したがって、金属酸化物トランジスタのより小さいトランジスタ幅による容量損失を補償するために、追加のキャパシタが必要とされる。
【００３０】
図９は、第１のノード２０２に結合されたドレインと、第２のノード２０４に結合されたソースと、第２のノード２０４に結合されたゲートとを有する第１の金属酸化物チャネルデバイス２０６を含むバックツーバックＴＦＴＥＳＤ保護回路の第２の実施形態を示す。第２の金属酸化物チャネルデバイスは、第１のノード２０２に結合されたソースと、第２のノードに結合されたドレインと、第２のノード２０４に結合されたゲートとを含む。第１のトランジスタ２０６に物理的に近接し、第２のトランジスタ２０８に物理的に近接する第２のキャパシタ２１２を含む。ゲート線２０２は、センサアレイ（図３２に最も良く示される）に結合され、ＥＳＤバス２０４は、外部パッド（図３２に最も良く示される）に結合される。
【００３１】
図１０〜図１６は、図９のＥＳＤ回路に関連する製造ステップの平面図である。
【００３２】
図１０は、ＥＳＤ保護回路の第２の実施形態で使用されるボトムゲート２１４の製造を示す。薄い金属２１４が堆積され、リソグラフィプロセスを用いてパターン形成される。単一又は複数積層された低シート抵抗金属は、約１０００〜２０００オングストロームの厚さ範囲を有する。ＥＳＤ回路には、２つのＴＦＴデバイスがあるため、２つの特徴が生成される。
【００３３】
図１１は、ＥＳＤ保護回路の第２の実施形態で使用されるアイランド２１６の製造を示す。誘電体膜、金属酸化物チャネル層、及びチャネルパッシベーション層が順次堆積される。その後、チャネルパッシベーションがパターン形成される。ＥＳＤ回路には、２つのＴＦＴデバイスがあるため、２つの特徴が生成される。
【００３４】
図１２は、ＥＳＤ保護回路の第２の実施形態で使用されるソース及びドレイン領域２１８の製造を示す。ソース及ドレイン金属は、約１０００〜２０００オングストロームの厚さに堆積される。次に、ソース及びドレイン金属及び金属酸化物チャネル層は、順次パターン形成される。
【００３５】
図１３は、ＥＳＤ保護回路の第２の実施形態で使用されるビア２２０の製造を示す。誘電体膜を堆積し、ビアホール２２０をパターン形成して、金属酸化物トランジスタとプラグイン金属層との間にコンタクトを形成する。
【００３６】
図１４は、ＥＳＤ保護回路の第２の実施形態で使用されるＣＲ特徴２２２の製造を示す。ダイオード電極は、センサアレイ内のピクセルに堆積されてパターン形成される（図３２に最も良く示される）。約２０００〜３０００オングストロームの厚さを有するプラグイン金属層には、同じ金属層が使用される。ダイオード電極には、マルチスタック金属層を使用することができる。
【００３７】
図１５は、ＥＳＤ保護回路の第２の実施形態で使用される第２のバイアステップ（ＶＩＡ２）の製造を示す。誘電体膜が堆積されて、センサアレイ内のピクセルをパッシベートする（図３２に最も良く示される）。トランジスタとデータ線との間にコンタクトを形成するために、ビア２２４が形成される。
【００３８】
図１６は、ＥＳＤ保護回路の第２の実施形態で使用されるデータ線２２６の製造を示す。データ線は、約５０００〜１００００オングストロームの厚さを有するマルチスタック金属層を有するＥＳＤ回路ＴＦＴトランジスタの上部に形成される。したがって、ＥＳＤ保護回路は、図１６に完全に形成される。図１６に示すトランジスタのチャネル長は、約９．５ミクロンであり、図１６に示すトランジスタの幅は、約７．５ミクロンである。したがって、図１６に示すトランジスタのＷ／Ｌ比は、約０．８である。
【００３９】
図１７は、第３の実施形態に係るバックツーバックＴＦＴＥＳＤ保護回路の概略図を示す。図１７に示す回路設計は、図９に示す回路設計と態様を共有する。図９に示す物理キャパシタは、製造上の理由のために、並列に接続された複数のキャパシタを実装することができる。例えば、より大きなサイズの金属電極は、製造プロセス中に電荷を蓄積させる可能性がある。
【００４０】
図１７は、第１のノード３０２に結合されたドレインと、第２のノード３０４に結合されたソースと、第１のノード３０２に結合されたゲートとを有する第１の金属酸化物チャネルデバイス３０６を含むバックツーバックＴＦＴＥＳＤ保護回路の第３の実施形態を示す。第２の金属酸化物チャネルデバイスは、第１のノード３０２に結合されるソースと、第２のノード３０４に結合されるドレインと、第２のノード３０４に結合されるゲートとを含む。第３の実施形態は、以下にさらに詳細に説明するように、第１のトランジスタ３０６に物理的に近接する第１のキャパシタ３１０Ａと、第２のトランジスタ３０８に物理的に近接する第２のキャパシタ３１２Ａとを含む。第３の実施形態は、以下にさらに詳細に説明するように、第１のトランジスタ３０６に物理的に近接する第３のキャパシタ３１０と、第２のトランジスタ３０８に物理的に近接する第２のキャパシタ３１２Ｂとを含む。ゲート線３０２は、センサアレイ（図３２に最も良く示される）に結合され、ＥＳＤバス３０４は、外部パッド（図３２に最も良く示される）に結合される。
【００４１】
図１８〜図２４は、図１７のＥＳＤ回路に関連する製造ステップの平面図である。
【００４２】
図１８は、ＥＳＤ保護回路の第３の実施形態で使用されるボトムゲート３１４の製造を示す。薄い金属層３１４が堆積され、リソグラフィプロセスを用いてパターン形成される。単一又は複数積層された低シート抵抗金属は、約１０００〜２０００オングストロームの厚さ範囲を有する。ＥＳＤ回路には、２つのＴＦＴデバイスがあるため、２つの特徴が形成される。
【００４３】
図１９は、ＥＳＤ保護回路の第３の実施形態で使用されるアイランド３１６の製造を示す。誘電体膜、金属酸化物チャネル層、及びチャネルパッシベーション層が順次堆積される。その後、チャネルパッシベーションがパターン形成される。ＥＳＤ回路には、２つのＴＦＴデバイスがあるため、２つの特徴が生成される。
【００４４】
図２０は、ＥＳＤ保護回路の第３の実施形態で使用されるソース及びドレイン領域３１８の製造を示す。ソース及ドレイン金属は、約１０００〜２０００オングストロームの厚さに堆積される。次に、ソース及びドレイン金属及び金属酸化物チャネル層は、順次パターン形成される。
【００４５】
図２１は、ＥＳＤ保護回路の第３の実施形態で使用されるビア３２０の製造を示す。誘電体膜を堆積し、ビアホール２２０をパターン形成して、金属酸化物トランジスタとプラグイン金属層とをコンタクトさせる。
【００４６】
図２２は、ＥＳＤ保護回路の第３の実施形態で使用されるＣＲ特徴３２２の製造を示す。ダイオード電極は、センサアレイ内のピクセルに堆積されてパターン形成される（図３２に最も良く示される）。約２０００〜３０００オングストロームの厚さを有するプラグイン金属層には、同じ金属層が使用される。ダイオード電極には、マルチスタック金属層を使用することができる。
【００４７】
図２３は、ＥＳＤ保護回路の第３の実施形態で使用される第２のバイアステップ（ＶＩＡ２）の製造を示す。誘電体膜が堆積されて、センサアレイ内のピクセルをパッシベートする（図３２に最も良く示される）。トランジスタとデータ線との間にコンタクトを形成するために、ビア３２４が形成される。
【００４８】
図２４は、ＥＳＤ保護回路の第３の実施形態で使用されるデータ線３２６の製造を示す。データ線は、約５０００〜１００００オングストロームの厚さを有するマルチスタック金属層を有するＥＳＤ回路ＴＦＴトランジスタの上部に形成される。したがって、ＥＳＤ保護回路は、図２４に完全に形成される。図２４に示すＥＳＤ回路の寸法は、約３１５ミクロンｘ１００ミクロンである。図２４に示すトランジスタのチャネル長は、約９．５ミクロンであり、図２４に示すトランジスタの幅は、約７．５ミクロンである。したがって、図２４に示すトランジスタのＷ／Ｌ比は、約０．８である。
【００４９】
図２５〜図３１は、図１７の同じＥＳＤ回路に関連するが、第４の実施形態に係る製造ステップの平面図である。第３の実施形態と第４の実施形態との１つの違いは、チャネルを導通させる水素の影響を最小限に抑えるために、ＴＦＴチャネル長は、増加し、その幅は前述のもの（一実施形態では、７．５ミクロン）と同じである。
【００５０】
図２５は、ＥＳＤ保護回路の第４の実施形態で使用されるボトムゲート４１４の製造を示す。薄い金属層４１４が堆積され、リソグラフィプロセスを用いてパターン形成される。単一又は複数積層された低シート抵抗金属は、約１０００〜２０００オングストロームの厚さ範囲を有する。ＥＳＤ回路には、２つのＴＦＴデバイスがあるため、２つの特徴が形成される。
【００５１】
図２６は、ＥＳＤ保護回路の第４の実施形態で使用されるアイランド４１６の製造を示す。誘電体膜、金属酸化物チャネル層、及びチャネルパッシベーション層が順次堆積される。その後、チャネルパッシベーションがパターン形成される。ＥＳＤ回路には、２つのＴＦＴデバイスがあるため、２つの特徴が生成される。
【００５２】
図２７は、ＥＳＤ保護回路の第４の実施形態で使用されるソース及びドレイン領域４１８の製造を示す。ソース及ドレイン金属は、約１０００〜２０００オングストロームの厚さに堆積される。次に、ソース及びドレイン金属及び金属酸化物チャネル層は、順次パターン形成される。
【００５３】
図２８は、ＥＳＤ保護回路の第４の実施形態で使用されるビア４２０の製造を示す。誘電体膜を堆積し、ビアホール４２０をパターン形成して、金属酸化物トランジスタとプラグイン金属層とをコンタクトさせる。
【００５４】
図２９は、ＥＳＤ保護回路の第３の実施形態で使用されるＣＲ特徴４２２の製造を示す。ダイオード電極は、センサアレイ内のピクセルに堆積されてパターン形成される（図３２に最も良く示される）。約２０００〜３０００オングストロームの厚さを有するプラグイン金属層には、同じ金属層が使用される。ダイオード電極には、マルチスタック金属層を使用することができる。
【００５５】
図３０は、ＥＳＤ保護回路の第４の実施形態で使用される第２のバイアステップ（ＶＩＡ２）の製造を示す。誘電体膜が堆積されて、センサアレイ内のピクセルをパッシベートする（図３２に最も良く示される）。トランジスタとデータ線との間のコンタクトを形成するために、ビア４２４が形成される。
【００５６】
図３１は、ＥＳＤ保護回路の第３の実施形態で使用されるデータ線４２６の製造を示す。データ線は、約５０００〜１００００オングストロームの厚さを有するマルチスタック金属層を有するＥＳＤ回路ＴＦＴトランジスタの上部に形成される。したがって、ＥＳＤ保護回路は、図３１に完全に形成される。図３１に示すＥＳＤ回路の寸法は、約４１５ミクロンｘ１１７ミクロンである。図３１に示すトランジスタのチャネル長は、約５９ミクロンであり、図３１に示すトランジスタの幅は、約７５ミクロンである。したがって、図３１に示すトランジスタのＷ／Ｌ比は、約０．１３である。
【００５７】
図３２は、一実施形態に係る、センサアレイ、ＥＳＤ回路、及びＥＳＤボンディングパッドを含む集積回路の平面図を示す。集積回路５００は、感光ピクセル及びゲート線５０４を含むセンサアレイ５０２、並びに当業者に知られている他の特徴を含む。前述したＥＳＤ保護回路５０８は、図示のようにゲート線５０４とＥＳＤバスとの間に結合される。ＥＳＤバスは、グランド又は適切な電源電圧源に結合される。
【００５８】
本発明は、例示的な実施形態を参照して説明したが、この説明は限定的な意味で解釈されるものではない。例示的な実施形態の様々な修正及び組み合わせ、並びに本発明の他の実施形態は、説明を参照して当業者には明らかであろう。したがって、添付の特許請求の範囲は、そのような変更又は実施形態を包含することが意図される。
【図１】
2018107429.tif 000003
【図２】
2018107429.tif 000004
【図３】
2018107429.tif 000005
【図４】
2018107429.tif 000006
【図５】
2018107429.tif 000007
【図６】
2018107429.tif 000008
【図７】
2018107429.tif 000009
【図８】
2018107429.tif 000010
【図９】
2018107429.tif 000011
【図１０】
2018107429.tif 000012
【図１１】
2018107429.tif 000013
【図１２】
2018107429.tif 000014
【図１３】
2018107429.tif 000015
【図１４】
2018107429.tif 000016
【図１５】
2018107429.tif 000017
【図１６】
2018107429.tif 000018
【図１７】
2018107429.tif 000019
【図１８】
2018107429.tif 000020
【図１９】
2018107429.tif 000021
【図２０】
2018107429.tif 000022
【図２１】
2018107429.tif 000023
【図２２】
2018107429.tif 000024
【図２３】
2018107429.tif 000025
【図２４】
2018107429.tif 000026
【図２５】
2018107429.tif 000027
【図２６】
2018107429.tif 000028
【図２７】
2018107429.tif 000029
【図２８】
2018107429.tif 000030
【図２９】
2018107429.tif 000031
【図３０】
2018107429.tif 000032
【図３１】
2018107429.tif 000033
【図３２】
2018107429.tif 000034
【手続補正書】
【提出日】平成30年4月26日(2018.4.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＥＳＤ回路であって、
前記ＥＳＤ回路は、
第１のノードに結合されたドレインと、第２のノードに結合されたソースと、前記第１のノードに結合されたゲートとを有する第１の金属酸化物チャネルデバイスと、
前記第１のノードに結合されたソースと、前記第２のノードに結合されたドレインと、前記第１のノードに結合されたゲートを有する第２の金属酸化物チャネルデバイスと、
前記第１の金属酸化物チャネルデバイスに近接して前記第１のノードと前記第２のノードとの間に結合された第１のキャパシタと、
前記第２の金属酸化物チャネルデバイスに近接して前記第１のノードと前記第２のノードとの間に結合された第２のキャパシタと、
を含むＥＳＤ回路。
【請求項２】
前記第１のキャパシタに近接して前記第１のノードと前記第２のノードとの間に結合された第３のキャパシタをさらに含む請求項１のＥＳＤ回路。
【請求項３】
前記第２のキャパシタに近接して前記第１のノードと前記第２のノードとの間に結合された第４のキャパシタをさらに含む請求項１のＥＳＤ回路。
【請求項４】
前記第１のトランジスタと前記第２のトランジスタの長さに対する幅の比は、実質的に０．８に等しい請求項１のＥＳＤ回路。
【請求項５】
前記第１のトランジスタと前記第２のトランジスタの幅は、約７．５ミクロンであり、第１のトランジスタと第２のトランジスタの長さは、約９．５ミクロンである請求項１のＥＳＤ回路。
【請求項６】
集積回路であって、
前記集積回路は、
内部ノードと、
外部ノードと、
内部ノードに結合されたセンサアレイと、
前記内部ノードに結合されたドレインと、前記外部ノードに結合されたソースと、前記内部ノードに結合されたゲートとを有する第１の金属酸化物チャネルデバイスと、
前記内部ノードに結合されたソースと、前記外部ノードに結合されたドレインと、前記外部ノードに結合されたゲートとを有する第２の金属酸化物チャネルデバイスと、
前記第１の金属酸化物チャネルデバイスに近接して前記内部ノードと前記外部ノードとの間に結合された第１のキャパシタと、
前記第２金属酸化物チャネルデバイスに近接して前記内部ノードと前記外部ノードとの間に結合された第２のキャパシタとを含む集積回路。
【請求項７】
前記集積回路は、前記第１のキャパシタに近接して前記内部ノードと前記外部ノードとの間に結合された第３のキャパシタをさらに含む請求項６の集積回路。
【請求項８】
前記集積回路は、前記第２のキャパシタに近接して前記内部ノードと前記外部ノードとの間に結合された第４のキャパシタをさらに含む請求項６の集積回路。
【請求項９】
前記第１のトランジスタと前記第２のトランジスタの長さに対する幅の比は、実質的に０．８に等しい請求項６の集積回路。
【請求項１０】
前記第１のトランジスタと前記第２のトランジスタの幅は、約７．５ミクロンであり、第１のトランジスタと第２のトランジスタの長さは、約９．５ミクロンである請求項６の集積回路。
【請求項１１】
方法であって、
前記方法は、
ドレインを有する第１の金属酸化物チャネルデバイスを第１のノードに結合し、ソースを第２のノードに結合し、ゲートを前記第１のノードに結合するステップと、
ソースを有する第２の金属酸化物チャネルデバイスを前記第１のノードに結合し、ドレインを前記第２のノードに結合し、ゲートを前記第２のノードに結合するステップと、
前記第１の金属酸化物チャネルデバイスに近接して前記第１のノードと前記第２のノードとの間に第１のキャパシタを結合するステップと、
前記第２の金属酸化物チャネルデバイスに近接して前記第１のノードと前記第２のノードとの間に第２のキャパシタを結合するステップとを含む方法。
【請求項１２】
前記方法は、前記第１のキャパシタに近接して前記第１のノードと前記第２のノードとの間に第３のキャパシタを結合するステップをさらに含む請求項１１の方法。
【請求項１３】
前記方法は、前記第２のキャパシタに近接して前記第１のノードと前記第２のノードとの間に第４のキャパシタを結合するステップをさらに含む請求項１１の方法。
【請求項１４】
前記第１のトランジスタと前記第２のトランジスタの長さに対する幅の比を、実質的に０．８に等しく設定することをさらに含む請求項１１の方法。
【請求項１５】
前記第１のトランジスタと前記第２のトランジスタの幅を、約７．５ミクロンに、第１のトランジスタと第２のトランジスタの長さを、約９．５ミクロンに設定することをさらに含む請求項１１の方法。
【請求項１６】
方法であって、
前記方法は、
内部ノードと、外部ノードと、前記内部ノードに結合されたセンサアレイとを有する集積回路を提供するステップと、
前記内部ノードに結合されたドレインと、前記外部ノードに結合されたソースと、前記内部ノードに結合されたゲートとを有する第１の金属酸化物チャネルデバイスと、前記内部ノードに結合されたソースと、前記外部ノードに結合されたドレインと、前記外部ノードに結合されたゲートとを有する第２の金属酸化物チャネルデバイスと、前記第１の金属酸化物チャネルデバイスに近接して前記内部ノードと前記外部ノードとの間に結合された第１のキャパシタと、前記第２の金属酸化物チャネルデバイスに近接して前記内部ノードと前記外部ノードとの間に結合された第２のキャパシタとを含むＥＳＤ回路を提供するステップを含む方法。
【請求項１７】
前記方法は、前記第１のキャパシタに近接して前記内部ノードと前記外部ノードとの間に第３のキャパシタを結合するステップをさらに含む請求項１６の方法。
【請求項１８】
前記方法は、前記第２のキャパシタに近接して前記内部ノードと前記外部ノードとの間に第４のキャパシタを結合するステップをさらに含む請求項１６の方法。
【請求項１９】
前記第１のトランジスタと前記第２のトランジスタの長さに対する幅の比を、実質的に０．８に等しく設定することをさらに含む請求項１６の方法。
【請求項２０】
前記第１のトランジスタと前記第２のトランジスタの幅を、約７．５ミクロンに、前記第１のトランジスタと前記第２のトランジスタの長さを、約９．５ミクロンに設定することをさらに含む請求項１６の方法。
【外国語明細書】
2018107429.tif 000035
2018107429.tif 000036
2018107429.tif 000037
2018107429.tif 000038
2018107429.tif 000039
2018107429.tif 000040
2018107429.tif 000041
2018107429.tif 000042
2018107429.tif 000043
2018107429.tif 000044
2018107429.tif 000045
2018107429.tif 000046
2018107429.tif 000047
2018107429.tif 000048
2018107429.tif 000049
2018107429.tif 000050
2018107429.tif 000051
2018107429.tif 000052
2018107429.tif 000053
2018107429.tif 000054
2018107429.tif 000055
2018107429.tif 000056
2018107429.tif 000057
2018107429.tif 000058
2018107429.tif 000059
2018107429.tif 000060
2018107429.tif 000061
2018107429.tif 000062
2018107429.tif 000063
2018107429.tif 000064
2018107429.tif 000065
2018107429.tif 000066
2018107429.tif 000067
2018107429.tif 000068
2018107429.tif 000069
2018107429.tif 000070
2018107429.tif 000071
2018107429.tif 000072
2018107429.tif 000073
2018107429.tif 000074