(57)【要約】【課題】クロック信号が用いられる電子機器において、クロック信号に起因するＥＭＩを十分に抑制する。【解決手段】クロック信号ＣＫＰ、ＣＫＮはＣＰＵ１０から伝送路Ｐを介して終端デバイス２０に伝達される。伝送路ＰはＣＰＵ１０と終端デバイス２０との間に形成された配線パターンとすることができる。伝送路Ｐに隣接して、モニタ用電極３０が設けられ、モニタ用電極３０には出力バッファ制御部３１が接続される。モニタ用電極３０は、ＣＫＰ、ＣＫＮに重畳したノイズ成分を受信することができ、出力バッファ制御部３１は、出力バッファ２２の駆動能力を、この検出結果に応じて制御する。ノイズの振幅がある閾値Ｖ０を超えた場合には、出力バッファ制御部３１は、出力バッファ２２を制御し、駆動能力を低下させる。【選択図】図１
2018173833.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号が入力されて動作するデバイスと、
前記デバイスに前記クロック信号を伝達させる伝送路と、
前記伝送路と前記デバイスとの間に設けられ前記クロック信号の駆動能力を調整する出力バッファと、が設けられた電子機器であって、
前記伝送路に近接して設けられ、前記伝送路から発振されるノイズを受信するモニタ用電極と、
前記モニタ用電極で検出された前記ノイズの強度に応じて前記駆動能力を低下させるように前記出力バッファを制御する出力バッファ制御部と、
を具備することを特徴とする電子機器。
【請求項２】
前記クロック信号を前記伝送路に発するＣＰＵと、前記伝送路と、前記デバイスと、前記モニタ用電極とが、同一の基板上に設けられたことを特徴とする請求項１に記載の電子機器。
【請求項３】
複数種類の前記クロック信号が用いられ、各前記クロック信号に対応する複数の前記伝送路が設けられ、前記モニタ用電極は、隣接する前記伝送路の間に設けられたことを特徴とする請求項１又は２に記載の電子機器。
【請求項４】
画像を媒体上に形成して出力する画像形成装置であることを特徴とする請求項１から請求項３までのいずれか１項に記載の電子機器。
【請求項５】
クロック信号が入力されて動作するデバイスと、
前記デバイスに前記クロック信号を伝達させる伝送路と、
前記伝送路と前記デバイスとの間に設けられ前記クロック信号の駆動能力を調整する出力バッファと、が設けられた電子機器の制御方法であって、
前記伝送路に近接して設けられたモニタ用電極によって、前記伝送路から発振されるノイズを受信し、
前記モニタ用電極で検出された前記ノイズの強度に応じて前記駆動能力を低下させるように前記出力バッファを制御することを特徴とする電子機器の制御方法。
【請求項６】
前記モニタ用電極によって検出された前記ノイズの強度が予め定められた閾値を超えた場合に、前記駆動能力を低下させるように前記出力バッファを制御することを特徴とする請求項５に記載の電子機器の制御方法。
【請求項７】
前記モニタ用電極によって検出された前記ノイズのうち、前記クロック信号と同期したノイズ強度が予め定められた閾値を超えた場合に、前記駆動能力を低下させるように前記出力バッファを制御することを特徴とする請求項５に記載の電子機器の制御方法。
【請求項８】
前記クロック信号における予め定められたサイクル数に対応した期間にわたり前記モニタ用電極によって前記ノイズを検出し、
前記ノイズが検出された回数が前記サイクル数以上であった場合に、前記駆動能力を低下させるように前記出力バッファを制御することを特徴とする請求項５に記載の電子機器の制御方法。
【請求項９】
前記電子機器は、画像を媒体上に形成して出力する画像形成装置であることを特徴とする請求項５から請求項８までのいずれか１項に記載の電子機器の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック信号に起因する電磁ノイズを発生しうる電子機器及びその制御方法に関する。
【背景技術】
【０００２】
一般的に、電子機器の動作時にはＥＭＩ（Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ：電磁妨害）が問題となる。ＥＭＩの源としては、例えばＣＰＵで用いられる高周波のクロック信号や、各種の動作に用いられる高周波の信号等がある。ＥＭＩは、これを発生する電子機器の周辺にある他の電子機器の動作に悪影響を与えるだけでなく、電子機器内においてこれを発生する部分が他の部分に悪影響を与えることによってこの電子機器自身の動作に悪影響を与える場合もある。一方で、こうしたＥＭＩの源となる高周波信号は、電子機器の適正な動作には不可欠であるため、その強度を低減することには限界がある。このため、電子機器の性能を損なわずにＥＭＩを抑制するための各種の技術が、電子機器において用いられている。
【０００３】
例えば、特許文献１には、複数のＣＰＵが用いられる複写機において、各ＣＰＵにおいて用いられるクロック信号の重ね合わせによって発生するＥＭＩを、クロック周波数を調整することによって抑制することが記載されている。また、特許文献２には、画像形成装置（プリンタ）において、使用されるＣＰＵで使用されるクロック信号を、出力される画像の解像度に応じて周波数変調することによってＥＭＩを抑制する技術が記載されている。この際、この変調の度合いは、これによって実際の画像出力の劣化が生じにくいように設定されるため、良好な画像出力も行うことができる。
【０００４】
上記の技術においては、対象となる電子機器におけるノイズは、クロック信号に起因して発生するものとしており、クロック信号を調整することによって、ＥＭＩを抑制している。実際にはＣＰＵのクロック信号以外にもノイズの原因となりうる高周波信号があれば、同様にして、このような高周波信号を、ＥＭＩが低減され、かつ電子機器の性能の劣化を抑制できる範囲で調整することは可能である。すなわち、電子機器の設計時において、内部で使用される各種の高周波信号を調整することによって、電子機器の性能を維持しつつＥＭＩを抑制することができる。
【０００５】
一方、扱われるデータの大容量化に伴って、例えば電子機器で使用されるメモリからのデータの転送速度は高くなっている。例えば、ＤＤＲ（Ｄｏｕｂｌｅ  Ｄａｔａ  Ｒａｔｅ）やＤＤＲ２（Ｄｏｕｂｌｅ  Ｄａｔａ  Ｒａｔｅ２）の半導体メモリにおいては、特に高速でのデータ転送が行われるために、クロック信号の周波数は高く設定され、クロック信号における位相を特に精密に制御する必要がある。このため、こうしたメモリにはキャリブレーション機能が設定され、適宜キャリブレーション機能が動作することによって、パルスのスルーレート（立ち上がり、立ち下がり時間等）が調整される。これによって、こうしたメモリを用いて、電子機器を適切に動作させることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−１４６１１６号公報
【特許文献２】特開平１１−３０１０１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記のように高速で動作するメモリが用いられる場合に、クロック信号のスルーレートが調整される際に、メモリを適切に動作させるために特にスルーレートが高く設定される場合がある。一方で、このようにスルーレートが高く設定された場合には、クロック信号においてリンギング、オーバーシュート、アンダーシュートが発生し、これがノイズ源となる場合があった。このようなノイズの強度は電子機器の環境等に依存するため、特許文献１、２において想定されたノイズのように予め想定することが困難であった。特に、画像出力を行うプリンタ等においては、トナーを定着させるための加熱機構等が用いられるために使用時における温度変化が激しく、こうしたノイズ成分の発生は予測が困難であり、その対策は困難であった。
【０００８】
このため、電子機器の使用状況や設置環境に応じて、実際には想定よりも強いノイズが発生することもあった。
【０００９】
このため、クロック信号が用いられる電子機器においては、上記のように電子機器の設計だけではクロック信号に起因するＥＭＩを十分に抑制することはできなかった。
【００１０】
本発明はこのような状況に鑑みてなされたものであり、上記課題を解決できる技術を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の電子機器は、クロック信号が入力されて動作するデバイスと、前記デバイスに前記クロック信号を伝達させる伝送路と、前記伝送路と前記デバイスとの間に設けられ前記クロック信号の駆動能力を調整する出力バッファと、が設けられた電子機器であって、前記伝送路に近接して設けられ、前記伝送路から発振されるノイズを受信するモニタ用電極と、前記モニタ用電極で検出された前記ノイズの強度に応じて前記駆動能力を低下させるように前記出力バッファを制御する出力バッファ制御部と、を具備することを特徴とする。
本発明の電子機器は、前記クロック信号を前記伝送路に発するＣＰＵと、前記伝送路と、前記デバイスと、前記モニタ用電極とが、同一の基板上に設けられたことを特徴とする。
本発明の電子機器は、複数種類の前記クロック信号が用いられ、各前記クロック信号に対応する複数の前記伝送路が設けられ、前記モニタ用電極は、隣接する前記伝送路の間に設けられたことを特徴とする。
本発明の電子機器は、画像を媒体上に形成して出力する画像形成装置であることを特徴とする。
本発明の電子機器の制御方法は、クロック信号が入力されて動作するデバイスと、前記デバイスに前記クロック信号を伝達させる伝送路と、前記伝送路と前記デバイスとの間に設けられ前記クロック信号の駆動能力を調整する出力バッファと、が設けられた電子機器の制御方法であって、前記伝送路に近接して設けられたモニタ用電極によって、前記伝送路から発振されるノイズを受信し、前記モニタ用電極で検出された前記ノイズの強度に応じて前記駆動能力を低下させるように前記出力バッファを制御することを特徴とする。
本発明の電子機器の制御方法は、前記モニタ用電極によって検出された前記ノイズの強度が予め定められた閾値を超えた場合に、前記駆動能力を低下させるように前記出力バッファを制御することを特徴とする。
本発明の電子機器の制御方法は、前記モニタ用電極によって検出された前記ノイズのうち、前記クロック信号と同期したノイズ強度が予め定められた閾値を超えた場合に、前記駆動能力を低下させるように前記出力バッファを制御することを特徴とする。
本発明の電子機器の制御方法は、前記クロック信号における予め定められたサイクル数に対応した期間にわたり前記モニタ用電極によって前記ノイズを検出し、前記ノイズが検出された回数が前記サイクル数以上であった場合に、前記駆動能力を低下させるように前記出力バッファを制御することを特徴とする。
本発明の電子機器の制御方法において、前記電子機器は、画像を媒体上に形成して出力する画像形成装置であることを特徴とする。
【発明の効果】
【００１２】
上記の構成により、クロック信号が用いられる電子機器において、クロック信号に起因するＥＭＩを十分に抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態となる電子装置の構成の一部を示すブロック図である。
【図２】駆動能力を変えた場合におけるクロック信号の波形の３つの例である。
【図３】本発明の実施の形態となる電子装置において、モニタ用電極で検出されるノイズ波形とクロック信号の波形の２つの例である。
【発明を実施するための形態】
【００１４】
以下、本発明を実施するための形態について図面を参照して説明する。図１は、本発明の実施の形態に係る電子機器が用いられる際の構成を示す図である。この電子機器は、印刷機能やファクシミリ機能を有し、画像を媒体（用紙等）上に形成して出力する画像形成装置である。ここでは、この電子機器において全体あるいは個々の部分を制御するためのＣＰＵ１０と、ＣＰＵ１０によって操作される終端デバイス（デバイス）２０及びこれらの間の接続関係のみが記載されている。終端デバイス２０は、例えば高速でデータを転送することのできるＤＤＲ、ＤＤＲ２、ＤＤＲ３等の規格のメモリである。終端デバイス２０には、ＣＰＵ１０からの２種類のクロック信号ＣＫＰ、ＣＫＮが伝達され、このＣＰＵ１０あるいは他の部分から入力する制御用の信号（図示せず）によって動作する。実際にはＣＰＵ１０や終端デバイス２０には他の機器も多く接続されているが、図１に示された範囲が本願発明と直接関係ある部分であるため、他の構成の記載は省略されている。また、ＣＰＵや終端デバイスは実際にはこの電子機器においてそれぞれ複数設けられており、図１においては、その一部の構成のみが示されている。
【００１５】
クロック信号ＣＫＰ、ＣＫＮはＣＰＵ１０から伝送路Ｐを介して終端デバイス２０に伝達され、終端デバイス２０の動作に用いられる。ＣＰＵ１０と終端デバイス２０とは同一の基板上に搭載されており、伝送路Ｐはこの基板上においてＣＰＵ１０と終端デバイス２０との間に形成された配線パターンとすることができる。
【００１６】
ここでは、伝送路Ｐに隣接して、モニタ用電極３０が設けられ、モニタ用電極３０には出力バッファ制御部３１が接続される。モニタ用電極３０は、ＣＫＰ、ＣＫＮに重畳したノイズ成分を受信することができ、出力バッファ制御部３１は、出力バッファ２２の駆動能力を、この検出結果に応じて制御する。
【００１７】
終端デバイス２０となるＤＤＲ、ＤＤＲ２、ＤＤＲ３等の規格の半導体メモリにおいては、実際にメモリとして機能するメモリ部２１が設けられ、メモリ部２１に対してデータの書き込み、読み出し等の操作が行われる。図１においては、こうしたデータの送受信に用いられる経路の記載は省略されている。また、クロック信号ＣＫＰ、ＣＫＮは、出力バッファ２２を介してメモリ部２１に入力する。実際にはメモリ部２１と出力バッファ２２とは、単一の半導体チップに設けられている。
【００１８】
終端デバイス２０においては、ＣＫＰ、ＣＫＮに対して、実際にメモリに入力する前に出力バッファ２２によってキャリブレーションが行われる。図２は、このキャリブレーションに際してのＣＫＰ、ＣＫＮとなるクロック信号の波形を模式的に示す図である。図２（ａ）は、出力バッファ２２によってクロック信号の駆動能力が適正に調整されたためにメモリ部２１を適正に駆動させることのできるようにされた波形であり、図２（ｂ）は、クロック信号の駆動能力が低い場合の波形である。メモリの動作が制御されるタイミングは、パルスにおけるＬｏｗレベルとＨｉｇｈレベルの遷移タイミング（ＡＣタイミング）で定まるために、駆動能力が低いためにパルスの立ち上がり時間、立ち下がり時間が長くなった図２（ｂ）の場合には、立ち上がり時間、立ち下がり時間が短く適正な場合（図２（ａ））と比べてこのタイミングがずれて認識される。このため、終端デバイス２０においては、出力バッファ２２によって、メモリ部２１に入力するクロック信号が調整される。
【００１９】
このため、クロック信号が図２（ａ）のようになるように駆動能力の調整を行うキャリブレーションが行われる。ＤＤＲ、ＤＤＲ２、ＤＤＲ３等の規格の半導体メモリにおいては、例えば特開２０１１−１０８３５１号公報に記載されるように、キャリブレーション機能によって、このような調整が行われる。このような半導体メモリが終端デバイス２０として用いられる場合には、ＣＰＵ１０から出力されるＣＫＰ、ＣＫＮ等のクロック信号の周波数は高く、その波形は動作環境（温度、電源電圧等）によって大きく影響を受け、動作環境は使用時に一定であるとは限らない。このため、このようなキャリブレーションが適宜行われることによって、終端デバイス２０においては、クロック信号ＣＫＰ、ＣＫＮの駆動能力が適正化される。ただし、一般的にはキャリブレーションが行われる際にはメモリ部２１を通常動作させることができない。このため、キャリブレーション機能は、電子機器の立ち上げ時や、例えばこの電子機器にスリープ機能（待機時に最低限必要な部分のみに電力を供給し他の部分への電力供給を遮断するスリープ動作が自動的に行われる機能）が設定されている場合には、スリープ動作の終了時（通常動作の開始時）等において行われる。
【００２０】
一方、クロック信号の駆動能力が過度に高められた場合には、図２（ｃ）に示されるように、立ち上り時間、立ち下がり時間が短く、リンギング、オーバーシュート、アンダーシュート等による高周波のノイズ成分が発生する。このノイズ成分は、クロック信号よりも更に高周波の成分で構成される。こうした場合においては、上記のＡＣタイミングがノイズ成分の影響を受けるために、図２（ｂ）の場合と同様に、ＡＣタイミングがずれて認識される。更に、このノイズ成分は、伝送路Ｐを介して外部に放射される。このため、ＥＭＩを抑制するという観点からも、図２（ｃ）のような状況を発生させないことが好ましい。
【００２１】
通常は、上記のような半導体メモリにおいては、キャリブレーションの実行によって、駆動能力はクロック信号が図２（ｃ）のような状態にならずに図２（ａ）のような状態となるように調整される。ただし、前記の通り、キャリブレーションはスリープ動作の終了時等、ある定められたタイミングでのみ行われる。
【００２２】
例えば図１の構成を具備する電子機器が印刷を実行するプリンタ(画像形成装置）である場合、画像を構成するトナーを媒体（用紙等）に定着させるためのヒータが用いられ、ヒータの駆動時には電子機器内部の温度はヒータの駆動によって上昇する。このため、電子機器の内部の温度は、使用時において激しく変動する。このため、キャリブレーションが一旦行われた後で、ＣＰＵ１０や終端デバイス２０を含む環境の温度が大きく変動することもある。こうした場合には、キャリブレーションの実行時においては図２（ａ）の状態とされたクロック信号が、その後に図２（ｃ）の状態となったためにノイズが放射されるおそれがある。この際に発生するノイズ成分は、特許文献１、２に記載の技術によって抑制されるノイズと同様にクロック信号に伴って発生するが、特許文献１、２に記載の技術によって抑制されるノイズ成分とは異なり、その強さやこれが発生する際の状況を特定することが困難である。また、キャリブレーションの時間間隔を短くすればこうした状況を抑制することは可能であるが、キャリブレーションの実行時には終端デバイス２０は通常動作をすることができないため、キャリブレーションの時間間隔を短くすることによってこれに対応することも好ましくない。
【００２３】
これに対して、図１の構成においては、出力バッファ制御部３１が、モニタ用電極３０によってこのノイズ成分を受信して、その強度を認識することができる。図３上段は、クロック信号（ＣＫＰ、ＣＫＮ）の波形を、図３下段は、モニタ用電極３０によって受信される高周波信号（ノイズ電圧）の波形を、ノイズが弱い場合（ａ）、ノイズが強い場合（ｂ）についてそれぞれ示す。
【００２４】
図３に示されるように、モニタ用電極３０においては高周波のノイズ成分に対応した信号が受信される。このノイズの振幅がある閾値Ｖ０を超えた場合には、出力バッファ制御部３１は、出力バッファ２２を制御し、駆動能力を低下させる。これによって、突発的にクロック信号にノイズが生じた場合でも、出力バッファ２２で駆動能力を低下させることによって、クロック信号を図２（ａ）の状態とすることができる。この動作は、ＣＫＰ、ＣＫＮが終端デバイス２０に送信されている限りにおいて行うことができ、かつこの際にはＣＫＰ、ＣＫＮの駆動能力のみが調整されるため、電子機器の通常動作中においても行うことができる。このため、図１の構成によって、クロック信号に起因したノイズが放射されることを抑制することができる。この際に、ＡＣタイミングの適正化が図れることも明らかである。
【００２５】
ここで、このノイズの有無を判定するためには、各種の方法を用いることができる。まず、図３に示されるように、このノイズは、クロック信号に伴って放射されるため、クロック信号の周波数に対応した周期、あるいはこの１／２の周期で繰り返し放射される。これに対して、クロック信号に伴わない他の高周波ノイズ成分もモニタ用電極３０は受信するが、このような高周波ノイズ成分はこの周期に同調しない。このために、出力バッファ制御部３１は、クロック信号に伴うノイズ成分を、このようなクロック信号と同期したノイズとして認識することができる。出力バッファ制御部３１は予めクロック信号の周波数を認識することができるため、こうした判定をすることができる。クロック信号に伴わないノイズ成分が閾値Ｖ０を超えた場合に駆動能力を低下させた場合には、ノイズ成分は低減せずにメモリ部２１の動作に悪影響が出るおそれがあるが、このようにしてクロック信号に同期したノイズ成分のみを対象とすることによって、より適正な制御をすることができる。ノイズ成分が周期的であると判定するためにはクロック信号の複数サイクルにわたる期間が必要であるため、この場合には、クロック信号の複数サイクル経過後においてのみ駆動能力が調整される。ただし、クロック信号の周波数が高い場合には、この判定に要する期間は十分に短い。すなわち、この場合には短時間の経過の後に、クロック信号に伴うノイズが低減する。
【００２６】
また、例えば、検出されたノイズがクロック信号に伴うものであると判定するために、より簡易的な他の手法を用いることもできる。例えば、クロック信号において予め定められたサイクル数Ｎのサイクルの間においてノイズ電圧が上記の閾値を超えた回数を認識し、この回数がＮ回以上であれば、このノイズがクロック信号に起因したものと推定することもできる。
【００２７】
また、出力バッファ２２による駆動能力を低下させる手順としても、複数のものが適用可能である。例えば、上記の手順によってノイズが認識された場合に、モニタ用電極３０で検出されたノイズ電圧の絶対値あるいはこの絶対値の平均値に応じて出力バッファ２２の駆動能力を低下させることができる。あるいは、駆動能力を低下させる動作を１回のみとする必要はない。このため、駆動能力を低下させた後に再びモニタ用電極３０によってノイズ電圧を検出し、出力バッファ制御部３１がこの結果をフィードバックして再度出力バッファ２２を調整し、駆動能力の最適化を行ってもよい。この場合には、ノイズが低減されるまでの間にクロック信号の複数サイクルに対応した期間が必要となるが、上記と同様に、クロック信号の周波数が高い場合には、この期間は短くなる。
【００２８】
その他、モニタ用電極３０で検出された高周波のノイズ成分の強度に応じて出力バッファ制御部３１が出力バッファ２２を操作して駆動能力を低下させる際の判定基準、出力バッファ２２によってクロック信号の駆動能力を低下させる際の手順は、同様の効果を奏する限りにおいて、適宜設定できる。
【００２９】
上記の構成において、モニタ用電極３０がノイズ電圧を適正に検出するために、モニタ用電極３０は伝送路Ｐに近接して設けることが好ましい。特に、上記のようにクロック信号として２種類のものが用いられ、それぞれを伝達させる２本の伝送路Ｐが用いられる場合には、２本の伝送路Ｐの間にモニタ用電極３０を設けることが好ましい。２種類のクロック信号は同期しているため、これによって、ノイズの検知能力をより高めることができる。伝送路Ｐが３本以上とされた場合においても同様である。
【００３０】
また、ＣＰＵ１０、終端デバイス２０が共に半導体チップであり、これらが同一の基板上に搭載される場合には、この基板の表面に形成された配線（配線パターン）を伝送路Ｐとすることができる。こうした場合には、この基板上において伝送路Ｐと同じ側において伝送路Ｐと近接した配線をモニタ用電極３０とすることができる。前記のように伝送路Ｐが複数設けられる場合には、隣接する伝送路Ｐとなる２本の配線の間に、モニタ用電極３０となる配線を形成することができる。この場合、出力バッファ制御部３１となる半導体チップは、基板におけるＣＰＵ１０、終端デバイス２０が搭載された面、あるいはその反対側の面に搭載することができる。
【００３１】
また、上記の例では、この電子機器が画像形成装置である場合について記載されたが、同様に高周波のクロック信号が用いられ、同様にクロック信号の駆動能力が調整されて動作する終端デバイスが用いられる限りにおいて、上記の構成は有効である。また、上記と同様にクロック信号が伝送路を介して入力して動作し、クロック信号の駆動能力が出力バッファによって調整される限りにおいて、上記の構成は有効である。
【００３２】
また、図１の構成においては、出力バッファは終端デバイス（デバイス）２０内に設けられていたが、出力バッファ制御部によって制御される限りにおいて、終端デバイスとは別体として設けられていてもよい。更に、特許文献１、２に記載されたように、クロック信号に起因して予め想定される成分のノイズが低減されるような構成とした上で上記の構成を適用することによって、更にＥＭＩを抑制することもできる。
【符号の説明】
【００３３】
１０  ＣＰＵ
２０  終端デバイス（デバイス）
２１  メモリ部
２２  出力バッファ
３０  モニタ用電極
３１  出力バッファ制御部
Ｐ  伝送路
【図１】
2018173833.tif 000003
【図２】
2018173833.tif 000004
【図３】
2018173833.tif 000005