(57)【要約】【課題】構造が簡単で、かつ高い歩留まりで半導体発光装置を製造できる方法、および当該方法によって製造された半導体発光装置を提供する。【解決手段】３５μｍ〜８０μｍの厚さを有する基板２と、基板２上の金属層３と、金属層３上の透光導電層４と、透光導電層４上に形成され、発光層８、発光層８に対して基板２側に配置されたｐ型半導体層９、および発光層８に対して基板２の反対側に配置されたｎ型半導体層１０を含むIII−Ｖ族半導体構造５と、III−Ｖ族半導体構造５の表面に選択的に形成されたｎ側電極７と、基板２の裏面に形成されたｐ側電極６と、III−Ｖ族半導体構造５の表面に選択的に形成された微細な凹凸構造１９とを含む、半導体発光装置１を提供する。【選択図】図２
2018107321.tif 000002
【特許請求の範囲】
【請求項１】
第１基板上に、発光層を含む半導体層、透光導電層および第１金属層をこの順に形成する工程と、
第２基板上に、第２金属層を形成する工程と、
前記第１金属層および前記第２金属層を互いに接合することによって、前記第１基板と前記第２基板とを貼り合わせる工程と、
前記貼り合わせ後、前記第１基板を除去する工程と、
前記第１基板の除去後、前記半導体層の表面に選択的に表面電極を形成する工程と、
前記表面電極の形成後、前記第２基板を裏面側から薄化する工程と、
前記薄化工程の後、前記半導体層の表面側に支持基板を貼り付ける工程と、
前記支持基板で前記半導体層を支持した状態で、前記第２基板の裏面に裏面電極を形成する工程と、
前記支持基板を取り外し、前記半導体層の表面をフロスト処理することによって、前記半導体層の前記表面に微細な凹凸構造を形成する工程とを含む、半導体発光装置の製造方法。
【請求項２】
前記第２基板は、前記薄化工程の前に３００μｍ〜６００μｍの厚さを有しており、前記薄化工程によって、３５μｍ〜８０μｍの厚さに加工される、請求項１に記載の半導体発光装置の製造方法。
【請求項３】
前記表面電極の形成後、前記薄化工程までに、前記表面電極にプローブを接触させることによって、前記表面電極の導通試験を行う工程を含む、請求項１または２に記載の半導体発光装置の製造方法。
【請求項４】
前記フロスト処理は、前記半導体層の表面をウエットエッチングする工程を含む、請求項１〜３のいずれか一項に記載の半導体発光装置の製造方法。
【請求項５】
３５μｍ〜８０μｍの厚さを有する基板と、
前記基板上の金属層と、
前記金属層上の透光導電層と、
前記透光導電層上に形成され、発光層、前記発光層に対して前記基板側に配置された第１導電型層、および前記発光層に対して前記基板の反対側に配置された第２導電型層を含む半導体層と、
前記半導体層の表面に選択的に形成された表面電極と、
前記基板の裏面に形成された裏面電極と、
前記半導体層の表面に選択的に形成された微細な凹凸構造とを含む、半導体発光装置。
【請求項６】
前記基板と前記半導体層のトータルの厚さが、２５０μｍ〜６００μｍである、請求項５に記載の半導体発光装置。
【請求項７】
前記透光導電層の光学膜厚が、０．１２５λ〜０．５λ（ただし発光波長λ＝７５０ｎｍ〜１０００ｎｍ）である、請求項５または６に記載の半導体発光装置。
【請求項８】
前記第２導電型層は、前記発光層上に、順に積層された、第２導電型クラッド層、第２導電型ウィンドウ層および第２導電型コンタクト層を含み、
前記第２導電型ウィンドウ層は、前記第２導電型コンタクト層から選択的に露出した露出面を有し、
前記微細な凹凸構造は、前記第２導電型ウィンドウ層の露出面に形成され、
前記第２導電型ウィンドウ層は、２μｍ〜６μｍの厚さを有している、請求項５〜７のいずれか一項に記載の半導体発光装置。
【請求項９】
前記金属層は、４０００Å〜１００００Åの厚さを有している、請求項５〜８のいずれか一項に記載の半導体発光装置。
【請求項１０】
前記金属層は、Ａｕを含む、請求項５〜９のいずれか一項に記載の半導体発光装置。
【請求項１１】
前記基板は、シリコン基板を含む、請求項５〜１０のいずれか一項に記載の半導体発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光装置およびその製造方法に関する。
【背景技術】
【０００２】
特許文献１の発光ダイオードは、支持基板の一面にオーミックコンタクト層、第２金属層、第１金属層、絶縁層、ｐ型コンタクト層、ｐ型クラッド層、ＭＱＷ（Multiple Quantum Well ：多重量子井戸）発光層、ｎ型クラッド層およびｎ型コンタクト層がこの順に積層された半導体層を有すると共に、ＯＤＲ構造を有している。すなわち、ｐ型コンタクト層と第１金属層との間の絶縁層の一部領域にはコンタクト部が埋設されており、これにより第１金属層とｐ型コンタクト層とが電気的に接続されている。支持基板の裏面にはｐ側電極が、またｎ型コンタクト層上にはリング状のｎ側電極がそれぞれ設けられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２２１０２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の発明によれば、ＯＤＲ構造を設けることによって、ダイオードの高出力化を図っている。しかしながら、ＯＤＲ構造を形成するには、製造工程が増加することに加え、構造が複雑になるため、歩留まりが悪くなりやすい。
本発明の目的は、構造が簡単で、かつ高い歩留まりで半導体発光装置を製造できる方法、および当該方法によって製造された半導体発光装置を提供することである。
【課題を解決するための手段】
【０００５】
本発明の一実施形態に係る半導体発光装置の製造方法は、第１基板上に、発光層を含む半導体層、透光導電層および第１金属層をこの順に形成する工程と、第２基板上に、第２金属層を形成する工程と、前記第１金属層および前記第２金属層を互いに接合することによって、前記第１基板と前記第２基板とを貼り合わせる工程と、前記貼り合わせ後、前記第１基板を除去する工程と、前記第１基板の除去後、前記半導体層の表面に選択的に表面電極を形成する工程と、前記表面電極の形成後、前記第２基板を裏面側から薄化する工程と、前記薄化工程の後、前記半導体層の表面側に支持基板を貼り付ける工程と、前記支持基板で前記半導体層を支持した状態で、前記第２基板の裏面に裏面電極を形成する工程と、前記支持基板を取り外し、前記半導体層の表面をフロスト処理することによって、前記半導体層の前記表面に微細な凹凸構造を形成する工程とを含む。
【０００６】
この方法によれば、第２基板の薄化工程後にフロスト処理が行われるので、半導体発光装置を高い歩留まりで製造することができる。たとえば、薄化工程前にフロスト処理が行われる方法では、裏面電極の形成後に、半導体層から支持基板をうまく剥離できない場合がある。これに対し、本発明の一実施形態よれば、支持基板の剥離を良好に行うことができ、その後のフロスト処理工程へとスムーズに進めることができる。
【０００７】
本発明の一実施形態に係る半導体発光装置の製造方法では、前記第２基板は、前記薄化工程の前に３００μｍ〜６００μｍの厚さを有しており、前記薄化工程によって、３５μｍ〜８０μｍの厚さに加工されてもよい。
これにより得られる本発明の一実施形態に係る半導体発光装置は、３５μｍ〜８０μｍの厚さを有する基板と、前記基板上の金属層と、前記金属層上の透光導電層と、前記透光導電層上に形成され、発光層、前記発光層に対して前記基板側に配置された第１導電型層、および前記発光層に対して前記基板の反対側に配置された第２導電型層を含む半導体層と、前記半導体層の表面に選択的に形成された表面電極と、前記基板の裏面に形成された裏面電極と、前記半導体層の表面に選択的に形成された微細な凹凸構造とを含む。
【０００８】
この構成によれば、基板が３５μｍ〜８０μｍと薄くて抵抗が低いので、ＯＤＲ構造を有さなくても、高出力な半導体発光装置を提供することができる。すなわち、簡単な構造で、半導体発光装置の高出力化を図ることができる。
また、本発明の一実施形態に係る半導体発光装置の製造方法は、前記表面電極の形成後、前記薄化工程までに、前記表面電極にプローブを接触させることによって、前記表面電極の導通試験を行う工程を含んでいてもよい。
【０００９】
薄化された第２基板（ウエハ）には反りが発生する場合があり、そのような状態ではプローブによる導通試験を行うことが難しい。しかしながら、上記のように、薄化工程までに導通試験を行うことによって、半導体発光装置の電気的特性を良好に測定することができる。
本発明の一実施形態に係る半導体発光装置の製造方法では、前記フロスト処理は、前記半導体層の表面をウエットエッチングする工程を含んでいてもよい。
【００１０】
また、本発明の一実施形態に係る半導体発光装置では、前記基板と前記半導体層のトータルの厚さが、２５０μｍ〜６００μｍあってもよい。
本発明の一実施形態に係る半導体発光装置では、前記透光導電層の光学膜厚が、０．１２５λ〜０．５λ（ただし発光波長λ＝７５０ｎｍ〜１０００ｎｍ）であってもよい。
この構成によれば、透光導電層の光学膜厚を上記の範囲にすることによって、半導体発光装置の出力を高めることができる。
【００１１】
本発明の一実施形態に係る半導体発光装置では、前記第２導電型層は、前記発光層上に、順に積層された、第２導電型クラッド層、第２導電型ウィンドウ層および第２導電型コンタクト層を含み、前記第２導電型ウィンドウ層は、前記第２導電型コンタクト層から選択的に露出した露出面を有し、前記微細な凹凸構造は、前記第２導電型ウィンドウ層の露出面に形成され、前記第２導電型ウィンドウ層は、２μｍ〜６μｍの厚さを有していてもよい。
【００１２】
第２導電型ウィンドウ層の厚さが上記の範囲を超える場合に比べて、出力を維持しながら、基板の反りを抑えることができる。
本発明の一実施形態に係る半導体発光装置では、前記金属層は、４０００Å〜１００００Åの厚さを有していてもよい。
この構成によれば、半導体発光装置の製造工程において、たとえば表面電極にボンディングワイヤを接合するときに、金属層の剥がれ（たとえば、上記第１金属層と第２金属層との間の剥離）を抑制できるとともに、ウエハ分割時のチッピングやチップ割れ等を抑制することもできる。
【００１３】
本発明の一実施形態に係る半導体発光装置では、前記金属層は、Ａｕを含んでいてもよい。
本発明の一実施形態に係る半導体発光装置では、前記基板は、シリコン基板を含んでいてもよい。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明の一実施形態に係る半導体発光装置の模式的な平面図である。
【図２】図２は、図１のII-II線に沿って前記半導体発光装置を切断したときに現れる断面図である。
【図３】図３は、図２の発光層の層構成を説明するための図である。
【図４Ａ】図４Ａは、図２の半導体発光装置の製造工程の一部を示す図である。
【図４Ｂ】図４Ｂは、図４Ａの次の工程を示す図である。
【図４Ｃ】図４Ｃは、図４Ｂの次の工程を示す図である。
【図４Ｄ】図４Ｄは、図４Ｃの次の工程を示す図である。
【図４Ｅ】図４Ｅは、図４Ｄの次の工程を示す図である。
【図４Ｆ】図４Ｆは、図４Ｅの次の工程を示す図である。
【図４Ｇ】図４Ｇは、図４Ｆの次の工程を示す図である。
【図４Ｈ】図４Ｈは、図４Ｇの次の工程を示す図である。
【図４Ｉ】図４Ｉは、図４Ｈの次の工程を示す図である。
【図４Ｊ】図４Ｊは、図４Ｉの次の工程を示す図である。
【図４Ｋ】図４Ｋは、図４Ｊの次の工程を示す図である。
【図４Ｌ】図４Ｌは、図４Ｋの次の工程を示す図である。
【図５】図５は、ＩＴＯ膜厚とパルス出力（Ｐ．Ｏ．）との関係を示すグラフである。
【図６】図６Ａおよび図６Ｂは、半導体ウエハのダイシング後のチップ裏面の外観を表す写真であって、図６ＡがＡｕ膜厚＞１００００Åの場合を示し、図６ＢがＡｕ膜厚＝５０００Åの場合を示している。
【図７】図７Ａ〜図７Ｃは、半導体ウエハの反りの状態を示す外観写真であり、それぞれ、ｎ型ウィンドウ層の厚さ＝２μｍ、６μｍおよび１０μｍの場合を示す。
【図８】図８は、プローブを使用した導通試験結果に基づく、波長と出力との関係を示す図である。
【図９】図９は、半導体ウエハの厚さを測定点ごとに示す図である。
【発明を実施するための形態】
【００１５】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体発光装置１の模式的な平面図である。図２は、図１のII-II線に沿って半導体発光装置１を切断したときに現れる断面図である。図３は、図２の発光層８の層構成を説明するための図である。
半導体発光装置１は、基板２と、基板２上の金属層３と、金属層３上の透光導電層４と、透光導電層４上の本発明の半導体層の一例としてのIII−Ｖ族半導体構造５と、基板２の裏面（III−Ｖ族半導体構造５と反対側の表面）に接触するように形成された本発明の裏面電極の一例としてのｐ側電極６と、III−Ｖ族半導体構造５の表面に接触するように形成された本発明の表面電極の一例としてのｎ側電極７（表面電極）とを含む。
【００１６】
基板２は、この実施形態では、シリコン基板で構成されている。むろん、基板２は、たとえば、ＧａＡｓ（ガリウム砒素）、ＧａＰ（リン化ガリウム）等の半導体基板で構成されていてもよい。基板２は、この実施形態では、図１に示すように平面視略正方形状に形成されているが、基板２の平面形状は特に制限されず、たとえば、平面視長方形状であってもよい。また、基板２の厚さは、たとえば、３５μｍ〜８０μｍであってもよい。また、基板２（シリコン基板）の屈折率は、３．７０５程度であってもよい。
【００１７】
金属層３は、この実施形態では、ＡｕまたはＡｕを含む合金で構成されている。金属層３は、Ａｕ層およびＡｕ合金層それぞれの単層であってもよいし、これらの層および他の金属層が複数積層された層であってもよい。金属層３は、複数の積層構造である場合、少なくとも透光導電層４と接触する第１金属層２６の透光導電層４との接触面がＡｕ層またはＡｕ合金層（たとえば、ＡｕＢｅＮｉ等）で構成されていることが好ましい。一方、少なくとも基板２と接触する第２金属層２７の基板２との接触面がＴｉ層で構成されていることが好ましい。この実施形態では、たとえば、金属層３は、（透光導電層４側）Ａｕ層２８／Ａｕ層２９／Ｔｉ層３０（基板２側）で示される積層構造が挙げられる。さらに、金属層３は、金属層３を構成する複数の金属材料間に明瞭な境界が形成されず、当該複数の金属材料が、たとえば基板２側から順々に分布して構成されていてもよい。一方、この実施形態では、金属層３は、後述するように、成長基板４６（後述）と基板２との貼り合わせによって第１金属層２６（後述）と第２金属層２７（後述）とが接合して形成されるものである。そこで、図２では、便宜的に第１金属層２６と第２金属層２７との境界（貼り合わせ面）を示しているが、この境界は、明瞭に視認できなくてもよい。
【００１８】
金属層３は、基板２の表面全域を覆うように形成されている。また、金属層３のトータル厚さは、たとえば、４０００Å〜１００００Åであり、好ましくは、５０００Å〜７０００Åである。また、金属層３を構成する個々の層２８〜３０の厚さは、たとえば、Ａｕ層２８＝５０００Å±５００Å程度、Ａｕ層２９＝１０００Å±１００Å程度、Ｔｉ層３０＝５００Å±５０Å程度であってもよい。
【００１９】
透光導電層４は、この実施形態では、ＩＴＯ（酸化インジウムスズ）で構成されている。むろん、透光導電層４は、たとえば、ＺｎＯ（酸化亜鉛）、ＩＺＯ（酸化インジウム−酸化亜鉛）等の透明電極材料で構成されていてもよい。また、透光導電層４は、その光学膜厚が０．１２５λ〜０．５λ（ただし発光波長λ＝７５０ｎｍ〜１０００ｎｍ）であることが好ましく、物理膜厚が、５００Å〜５０００Å（たとえば７００Å程度）であってもよい。また、透光導電層４（ＩＴＯ）の屈折率は、１．６０程度（発光波長λ＝８７０ｎｍ）であってもよい。
【００２０】
III−Ｖ族半導体構造５は、発光層８と、本発明の第１導電型層の一例としてのｐ型半導体層９と、本発明の第２導電型層の一例としてのｎ型半導体層１０とを含む。ｐ型半導体層９は発光層８に対して基板２側に配置されており、ｎ型半導体層１０は発光層８に対してｎ側電極７側に配置されている。こうして、発光層８が、ｐ型半導体層９およびｎ型半導体層１０によって挟持されていて、ダブルヘテロ接合が形成されている。発光層８には、ｎ型半導体層１０から電子が注入され、ｐ型半導体層９から正孔が注入される。これらが発光層８で再結合することによって、光が発生するようになっている。また、基板２の厚さとIII−Ｖ族半導体構造５の厚さとを合わせたトータル厚さは、たとえば、２５０μｍ〜６００μｍであってもよい。
【００２１】
ｐ型半導体層９は、基板２側から順に、ｐ型ＧａＰコンタクト層１１（たとえば０．８μｍ厚）、ｐ型ＡｌＧａＡｓウィンドウ層１２（たとえば３．２μｍ厚）およびｐ型ＡｌＧａＡｓクラッド層１３（たとえば１．０μｍ厚）を積層して構成されている。一方、ｎ型半導体層１０は、発光層８の上に、順に、本発明の第２導電型クラッド層の一例としてのｎ型ＡｌＧａＡｓクラッド層１４（たとえば１．０μｍ厚）、本発明の第２導電型ウィンドウ層の一例としてのｎ型ＡｌＧａＡｓウィンドウ層１５（たとえば２．０μｍ厚）および本発明の第２導電型コンタクト層の一例としてのｎ型ＧａＡｓコンタクト層１６（たとえば０．８μｍ厚）を積層して構成されている。
【００２２】
ｐ型ＧａＰコンタクト層１１およびｎ型ＧａＡｓコンタクト層１６は、それぞれ透光導電層４およびｎ側電極７とのオーミックコンタクトをとるための低抵抗層である。
ｐ型ＧａＰコンタクト層１１は、ＧａＰにたとえばｐ型ドーパントとしてのＣ（カーボン）やＺｎ（亜鉛）を高濃度にドープすることによってｐ型半導体とされている。この実施形態では、ｐ型ＧａＰコンタクト層１１は、基板２側から順に、ＧａＰにＣをドープすることによって構成された第１層３１と、ＧａＰにＺｎをドープすることによって構成された第２層３２とを積層して構成されている。第１層３１および第２層３２の各厚さは、たとえば、第１層３１＝３０００Å程度、第２層３２＝４６００Å程度であってもよい。また、第１層３１および第２層３２の屈折率は、互いに同じ（たとえば、３．１８０程度）であってもよい。
【００２３】
ｎ型ＧａＡｓコンタクト層１６は、ＧａＡｓにたとえばｎ型ドーパントとしてのＳｉを高濃度にドープすることによってｎ型半導体層とされている。また、ｎ型ＧａＡｓコンタクト層１６の屈折率は、３．６５４程度であってもよい。
ｐ型ＡｌＧａＡｓウィンドウ層１２は、ＡｌＧａＡｓにたとえばｐ型ドーパントとしてのＺｎをドープすることによってｐ型半導体とされている。この実施形態では、ｐ型ＡｌＧａＡｓウィンドウ層１２は、基板２側から順に、Ａｌ組成がＧａ組成よりも少ない（たとえば、Ａｌ：３０％、Ｇａ：７０％）組成比を有する第１層３３と、Ａｌ組成がＧａ組成よりも多い（たとえば、Ａｌ：６０％、Ｇａ：４０％）組成比を有する第２層３４とを積層して構成されている。第１層３３および第２層３４の各厚さは、たとえば、第１層３３＝１００００Å程度、第２層３４＝２２０００Å程度であってもよい。また、第１層３３および第２層３４の屈折率は、発光層８に近い第２層３４の方が小さくてもよい。たとえば、第１層３３の屈折率が３．４３１程度であり、第２層３４の屈折率が３．２３４程度であってもよい。
【００２４】
一方、ｎ型ＡｌＧａＡｓウィンドウ層１５は、ＡｌＧａＡｓにたとえばｎ型ドーパントとしてのＳｉをドープすることによってｎ型半導体層とされている。この実施形態では、ｎ型ＡｌＧａＡｓウィンドウ層１５は、基板２側から順に、Ａｌ組成がＧａ組成よりも多い（たとえば、Ａｌ：６０％、Ｇａ：４０％）組成比を有する第１層３５と、Ａｌ組成がＧａ組成よりも少ない（たとえば、Ａｌ：３０％、Ｇａ：７０％）組成比を有する第２層３６とを積層して構成されている。第１層３５および第２層３６の各厚さは、たとえば、第１層３５＝１６０００Å程度、第２層３６＝４０００Å程度であってもよい。また、第１層３５および第２層３６の屈折率は、発光層８に近い第１層３５の方が小さくてもよい。たとえば、第１層３３の屈折率が３．２３４程度であり、第２層３４の屈折率が３．４３１程度であってもよい。
【００２５】
ｐ型ＡｌＧａＡｓクラッド層１３は、ＡｌＧａＡｓにたとえばｐ型ドーパントとしてのＺｎをドープすることによってｐ型半導体とされている。一方、ｎ型ＡｌＧａＡｓクラッド層１４は、ＡｌＧａＡｓにｎ型ドーパントとしてのＳｉをドープすることによってｎ型半導体層とされている。これらの層１３，１４の厚さは、たとえば、ｐ型ＡｌＧａＡｓクラッド層１３＝１００００Å程度、ｎ型ＡｌＧａＡｓクラッド層１４＝１００００Å程度であってもよい。また、ｐ型ＡｌＧａＡｓクラッド層１３の屈折率は、これに接触するｐ型ＡｌＧａＡｓウィンドウ層１２の発光層８に近い側の層（第２層３４）と同程度であってもよい。つまり、ｐ型ＡｌＧａＡｓクラッド層１３の屈折率は、３．２３４程度であってもよい。一方、ｎ型ＡｌＧａＡｓクラッド層１４の屈折率は、これに接触するｎ型ＡｌＧａＡｓウィンドウ層１５の発光層８に近い側の層（第１層３５）と同程度であってもよい。つまり、ｎ型ＡｌＧａＡｓクラッド層１４の屈折率は、３．２３４程度であってもよい。
【００２６】
発光層８は、ＭＱＷ(multiple-quantum well)構造（多重量子井戸構造）を有しており、電子と正孔とが再結合することによって光が発生し、その発生した光を増幅させるための層である。
発光層８は、この実施形態では、図３に示すように、ＩｎＧａＡｓ層からなる量子井戸層３７（たとえば８０Å厚）とＡｌＧａＡｓ層からなる障壁層３８（たとえば５２Å厚）とを交互に複数周期繰り返し積層して構成された多重量子井戸（ＭＱＷ：Multiple-Quantum Well）構造４５と、この多重量子井戸構造４５を上下両側から挟む、ｐ型ＡｌＧａＡｓガイド層３９およびｎ型ＡｌＧａＡｓガイド層４０とを有している。たとえば、量子井戸層３７（ＩｎＧａＡｓ）と障壁層３８（ＡｌＧａＡｓ）とは交互に２〜５０周期繰り返し積層されており、これにより、多重量子井戸構造の発光層８が構成されている。発光波長は、量子井戸層３７のバンドギャップに対応しており、バンドギャップの調整はＩｎまたはＧａの組成比を調整することによって行うことができる。この実施形態では、発光波長は、量子井戸層３７（ＩｎＧａＡｓ）におけるＩｎおよびＧａの組成を調整することによって、７５０ｎｍ〜１０００ｎｍ（たとえば８７０ｎｍ）とされている。
【００２７】
ｐ型ＡｌＧａＡｓガイド層３９は、ＡｌＧａＡｓにたとえばｐ型ドーパントとしてのＺｎを高濃度にドープすることによってｐ型半導体層とされている。一方、ｎ型ＡｌＧａＡｓガイド層４０は、ＡｌＧａＡｓにｎ型ドーパントとしてのＳｉをドープすることによってｎ型半導体層とされている。これらの層１３，１４の厚さは、たとえば、ｐ型ＡｌＧａＡｓクラッド層１３＝１００００Å程度、ｎ型ＡｌＧａＡｓクラッド層１４＝１００００Å程度であってもよい。また、ｐ型ＡｌＧａＡｓガイド層３９の屈折率は、これに接触するｐ型ＡｌＧａＡｓクラッド層１３よりも大きくてもよい。たとえば、ｐ型ＡｌＧａＡｓガイド層３９の屈折率は、３．４３１程度であってもよい。一方、ｎ型ＡｌＧａＡｓガイド層４０の屈折率は、これに接触するｎ型ＡｌＧａＡｓクラッド層１４よりも大きくてもよい。たとえば、ｎ型ＡｌＧａＡｓガイド層４０の屈折率は、３．４３１程度であってもよい。
【００２８】
図１および図２に示すように、半導体発光装置１は、その一部が除去されることによって、メサ部１７を形成している。より具体的には、III−Ｖ族半導体構造５の表面から、ｎ型半導体層１０、発光層８およびｐ型半導体層９（一部）がIII−Ｖ族半導体構造５の全周に亘ってエッチング除去され、横断面視略四角形状のメサ部１７が形成されている。メサ部１７の形状は、断面視略四角形状に限らず、たとえば台形状であってもよい。これにより、ｐ型半導体層９（この実施形態では、ｐ型ＧａＰコンタクト層１１）が、メサ部１７から横方向に引き出された引き出し部１８を構成している。図１に示すように、平面視において、メサ部１７は引き出し部１８に取り囲まれている。
【００２９】
メサ部１７の表面には、微細な凹凸構造１９が形成されている。この微細な凹凸構造１９によって、III−Ｖ族半導体構造５から取り出される光を拡散させることができる。この実施形態では、後述するようにｎ型ＧａＡｓコンタクト層１６がｎ側電極７の形状に合わせて選択的に除去されることによってｎ型ＡｌＧａＡｓウィンドウ層１５が露出しており、この露出面に微細な凹凸構造１９が形成されている。なお、図１では、明瞭化のため微細な凹凸構造１９を省略している。
【００３０】
裏面電極としてのｐ側電極６は、この実施形態では、ＡｕまたはＡｕを含む合金で構成されている。具体的には、（基板２側）Ｔｉ層４１／Ａｕ層４２で示される積層構造であってもよい。また、ｐ側電極６は、基板２の裏面全域を覆うように形成されている。また、ｐ側電極６のトータル厚さは、たとえば、１３００Å〜１７００Åである。また、ｐ側電極６を構成する個々の層４１，４２の厚さは、たとえば、Ｔｉ層４１＝５００Å±５０Å程度、Ａｕ層４２＝１０００Å±１００Å程度であってもよい。
【００３１】
表面電極としてのｎ側電極７は、この実施形態では、ＡｕまたはＡｕを含む合金で構成されている。具体的には、（III−Ｖ族半導体構造５側）ＡｕＧｅＮｉ層４３／Ａｕ層４４で示される積層構造であってもよい。また、ｎ側電極７のトータル厚さは、たとえば、１３００Å〜１７００Åである。また、ｎ側電極７を構成する個々の層４３，４４の厚さは、たとえば、ＡｕＧｅＮｉ層４３＝２０００Å±２００Å程度、Ａｕ層４４＝１７０００Å±１７００Å程度であってもよい。
【００３２】
また、ｎ側電極７は、略円形状のパッド電極部２０と、当該パッド電極部２０の周囲に放射状に延びる枝状電極部２１とを一体的に含む。この実施形態では、平面視において、パッド電極部２０がメサ部１７の略中央に配置されており、複数の枝状電極部２１は、パッド電極部２０から基板２の４つの側面および４つの角部へ向かう８方向に延びている。この実施形態では、図１に示すように、平面視において複数の枝状電極部２１の端部同士を繋ぐことによって略四角形状の給電領域２２が画成されるように、基板２の４つの角部へ向かう枝状電極部２１（第１部分２３）が、基板２の４つの側面へ向かう枝状電極部２１（第２部分２４）に比べて長くなっている。
【００３３】
図４Ａ〜図４Ｌは、図１〜図３の半導体発光装置１の製造工程を工程順に示す図である。なお、図４Ａ〜図４Ｌは、半導体発光装置１の断面を示すものであるが、図２の断面に示した構成の一部を省略して示している。
半導体発光装置１を製造するには、たとえば図４Ａに示すように、ＧａＡｓ等からなる本発明の第１基板の一例としての成長基板４６（ウエハ）上に、エピタキシャル成長によってIII−Ｖ族半導体構造５が形成される。III−Ｖ族半導体構造５の成長方法は、たとえば、分子線エピタキシャル成長法、有機金属気相成長法等、公知の成長方法を適用できる。この段階では、III−Ｖ族半導体構造５は、成長基板４６の側から順に、ｎ型ＧａＡｓコンタクト層１６、ｎ型ＡｌＧａＡｓウィンドウ層１５、ｎ型ＡｌＧａＡｓクラッド層１４、発光層８、ｐ型ＡｌＧａＡｓクラッド層１３、ｐ型ＡｌＧａＡｓウィンドウ層１２およびｐ型ＧａＰコンタクト層１１を含んでいる。次に、たとえば蒸着法によって、III−Ｖ族半導体構造５（ｐ型ＧａＰコンタクト層１１）上に透光導電層４が形成される。
【００３４】
次に、図４Ｂに示すように、たとえば蒸着法によって、透光導電層４上に第１金属層２６が形成される。第１金属層２６は、ＡｕまたはＡｕを含む合金で構成されており、少なくとも最表面がＡｕ層で構成されている。
次の工程は、成長基板４６と基板２との貼合わせ工程である。貼合わせ工程では、成長基板４６上の第１金属層２６と基板２上の第２金属層２７とが接合される。第２金属層２７は、ＡｕまたはＡｕを含む合金で構成されており、少なくとも最表面がＡｕ層で構成されている。この第２金属層２７は、貼合わせ前に、たとえば蒸着法によって、本発明の第２基板の一例としての基板２の表面（前述のｐ側電極６が形成される面の反対面）に形成されたものである。
【００３５】
より具体的には、図４Ｃに示すように、第１および第２金属層２６，２７同士を向い合せた状態で成長基板４６と基板２とを重ね合わせ、第１および第２金属層２６，２７を接合する。第１および第２金属層２６，２７の接合は、たとえば熱圧着によって行ってもよい。熱圧着の条件は、たとえば、温度が２５０℃〜７００℃、好ましくは約３００℃〜４００℃であり、圧力が１０ＭＰａ〜２０ＭＰａであってもよい。この接合によって、図４Ｄに示すように、第１および第２金属層２６，２７が合わさって金属層３が形成される。
【００３６】
次に、図４Ｄに示すように、たとえばウエットエッチングによって、成長基板４６が除去される。
次の工程は、ｎ側電極７の形成工程である。この実施形態では、リフトオフ法によってｎ側電極７が形成される。より具体的には、まず、ｎ側電極７の電極パターンと同一パターンの開口を有するレジスト（図示せず）が、III−Ｖ族半導体構造５（ｎ型ＧａＡｓコンタクト層１６）上に形成される。次に、たとえば蒸着法によって、III−Ｖ族半導体構造５上に電極材料膜（図示せず）が積層される。次に、当該レジスト上の電極材料膜が、レジストと共に除去される。これにより、ｎ型ＧａＡｓコンタクト層１６上に残った電極材料膜からなるｎ側電極７が形成される。その後、図示しないが、ｎ側電極７から露出するｎ型ＧａＡｓコンタクト層１６がエッチングによって除去される。これにより、ｎ側電極７以外の部分にｎ型ＡｌＧａＡｓウィンドウ層１５が露出することになる。
【００３７】
次に、図４Ｆに示すように、III−Ｖ族半導体構造５の周縁部が選択的に除去されることによって、メサ部１７および引き出し部１８が形成される。メサ部１７および引き出し部１８の形成は、たとえば、ウエットエッチングによって行ってもよい。次に、ｎ側電極７にプローブ４７を接触させることによって、ｎ側電極７の導通試験が行われる。
次に、図４Ｇに示すように、たとえば基板２を裏面側から研削することによって、基板２が薄くされる。なお、基板２の薄化は、たとえば、ドライエッチングやウエットエッチング等のエッチングによって行ってもよい。これにより、薄化工程の前に３００μｍ〜６００μｍの厚さを有している基板２が、３５μｍ〜８０μｍの厚さに加工される。
【００３８】
次に、図４Ｈに示すように、支持基板４８が、III−Ｖ族半導体構造５の表面側に貼り付けられる。たとえば、ｎ側電極７が支持基板４８に接合されてもよい。
次に、図４Ｉに示すように、たとえば蒸着法によって、基板２の裏面にｐ側電極６が形成される。
次に、図４Ｊに示すように、支持基板４８がIII−Ｖ族半導体構造５から取り外され、代わりに、基板２の裏面側に支持基板４９が貼り付けられる。たとえば、ｐ側電極６が支持基板４９に接合されてもよい。
【００３９】
次に、図４Ｋに示すように、たとえばフロスト処理（ウエットエッチング）等によって、III−Ｖ族半導体構造５（ｎ型ＡｌＧａＡｓウィンドウ層１５）の表面に微細な凹凸構造１９が形成される。なお、フロスト処理は、ドライエッチングによって行ってもよい。  次に、図４Ｌに示すように、支持基板４９が基板２から取り外される。その後、基板２（ウエハ）が各チップサイズに分割されることによって、図１〜図３に示した半導体発光装置１が得られる。
【００４０】
以上の製造方法によれば、図４Ｇに示す基板２の薄化後にフロスト処理が行われるので（図４Ｋ参照）、半導体発光装置１を高い歩留まりで製造することができる。たとえば、薄化工程前にフロスト処理が行われると、支持基板４８でIII−Ｖ族半導体構造５を支持して裏面電極（ｐ側電極６）を形成した後、III−Ｖ族半導体構造５から支持基板４８をうまく剥離できない場合がある。これに対し、この実施形態よれば、支持基板４８の剥離を良好に行うことができ、その後のフロスト処理工程へとスムーズに進めることができる。
【００４１】
また、図４Ｆに示すように、プローブ４７による導通試験が、図４Ｇの薄化工程前に行われる。薄化された基板２（ウエハ）には反りが発生する場合があり、そのような状態ではプローブ４７による導通試験を行うことが難しい。しかしながら、上記のように、薄化工程までに導通試験を行うことによって、半導体発光装置１の電気的特性を良好に測定することができる。
【００４２】
そして、得られた半導体発光装置１では、基板２が３５μｍ〜８０μｍと薄くて抵抗が低いので、ＯＤＲ構造を有さなくても、高出力な半導体発光装置１を提供することができる。すなわち、簡単な構造で、半導体発光装置１の高出力化を図ることができる。
次に、上記半導体発光装置１を構成する層や膜の厚さが、半導体発光装置１の電気的特性や歩留まりにどのような影響を与えるかを説明する。
【００４３】
図５は、透光導電層４の一例としてのＩＴＯの膜厚の増減が、半導体発光装置１の出力に与える影響を示すものであり、ＩＴＯ（物理）膜厚とパルス出力（Ｐ．Ｏ．）との関係を示すグラフである。
より具体的には、シミュレーションによって、ＩＴＯ膜厚とパルス出力との関係を調べた。使用したシミュレーションサンプルＮｏ．１〜６の各光学膜厚および各物理膜厚は、下記表１の通りである。図５に示すように、ＩＴＯの物理膜厚が薄いほど出力が高くなる傾向がある。図５では、物理膜厚の下限は６８０Åであるが、ＩＴＯの物理膜厚が５００Åを下回ると、ＩＴＯ／Ａｕとの密着性が低下する可能性が高いため、ＩＴＯの膜厚は、たとえば５００Å〜３０００Åであることが好ましく、６００Å〜２０００Åであることがさらに好ましい。
【００４４】
【表１】
2018107321.tif 000003
【００４５】
下記表２は、金属層３を構成するＡｕ層の膜厚の増減が半導体発光装置１の歩留まりに与える影響を示すものである。
より具体的には、前述の半導体発光装置１の構造に倣って半導体発光装置をウエハ状態で作製し、作製後、表面電極（図１のパッド電極部２０）にボンディングワイヤを接合した（サンプル数は４０００個）。このボンディング時に、ウエハの中央部および外周部でＡｕ層の剥がれが生じた個数を、Ａｕ層の膜厚ごとに調べた。その結果を、表２に示す。表２において、「１００％剥がれ」は、該当する評価箇所においてＡｕ層が完全に剥がれたことを示し、「５０％剥がれ」は、該当する評価箇所においてＡｕ層が半分程度剥がれたことを示している。
【００４６】
【表２】
2018107321.tif 000004
【００４７】
表２の結果から、Ａｕ膜厚が２０００Åおよび３０００Åの場合に、ウエハ外周において１００％剥がれが発生した。一方、Ａｕ膜厚が４０００Åの場合、ウエハ外周で５０％剥がれが２個発生したものの、１００％剥がれは発生しなかった。さらに、Ａｕ膜厚が５０００Åの場合は、５０％剥がれさえ発生しなかった。この結果、Ａｕ膜厚が薄いとワイヤボンディング時に剥がれが発生しやすく、Ａｕ膜厚は４０００Å以上が好ましいことが分かった。ただし、Ａｕ膜厚が１００００Åを超えると、図６Ａに示すように、ダイシング時のブレードの目詰まり等によって裏面チッピングやチップ割れが発生しやすくなる。一方、Ａｕ膜厚が５０００Åの場合には、図６Ｂに示すように、裏面チッピングの発生等が抑えられていた。そのため、Ａｕ膜厚は、より好ましくは、４０００Å〜１００００Åであると言える。
【００４８】
図７Ａ〜図７Ｃは、ｎ型ＡｌＧａＡｓウィンドウ層１５の膜厚の増減が、半導体発光装置１のＦＡＢ（fabrication）工程後のウエハの反りに与える影響を示すものであり、半導体ウエハの反りの状態を示す外観写真である。図７Ａ〜図７Ｃは、それぞれ、ｎ型ＡｌＧａＡｓウィンドウ層１５の厚さ＝２μｍ、６μｍおよび１０μｍの場合を示す。３つのサンプルのうち、ｎ型ＡｌＧａＡｓウィンドウ層１５の厚さ＝２μｍおよび１０μｍのサンプルについては、互いに活性層の条件（多重量子井戸構造のペア数等）が同じである。厚さ＝６μｍのサンプルの当該条件は、厚さ＝２μｍおよび１０μｍとは異なっている。
【００４９】
図７Ａ〜図７Ｃから、ｎ型ＡｌＧａＡｓウィンドウ層１５の厚さが２μｍであれば、ＦＡＢ工程後のウエハに反りが発生しておらず、厚さが６μｍおよび１０μｍの場合に、それぞれ、１ｍｍおよび２ｍｍほどウエハの外周部が浮き上がる反りが発生していた。一方、ｎ型ＡｌＧａＡｓウィンドウ層１５の厚さを変えたことで、半導体発光装置１の電気的特性に影響が出ていないか否かを調べた。より具体的には、ｎ型ＧａＡｓコンタクト層１６の除去前、ｎ型ＧａＡｓコンタクト層１６の除去後（図４Ｆ参照）、およびフロスト処理後（図４Ｋ参照）の３つの各段階において出力を測定した。結果を、下記表３および図８に示す。なお、図８では、参考として、既存のＯＤＲ構造を有する半導体発光装置の出力も示している。
【００５０】
【表３】
2018107321.tif 000005
【００５１】
表３および図８によれば、活性層の条件が互いに同じｎ−ｗｉｎｄｏｗ厚＝２μｍのサンプルと１０μｍのサンプルと比較した場合、フロスト処理後の出力においても、ほぼ同等の出力を発現できている。また、ＯＤＲ構造を有する装置と比較して若干出力が落ちるものの、実用上、十分な出力値を実現できている。したがって、ｎ型ＡｌＧａＡｓウィンドウ層１５の厚さに関しては、十分な出力とウエハ反りの低減とを両立できる観点から、２μｍ〜６μｍ程度が好ましい。
【００５２】
以上のように、透光導電層４や金属層３（Ａｕ層）の膜厚の適正化によって、ワイヤボンディング時のＡｕ層剥がれやダイシング時の裏面チッピング等の不良を抑制できることがわかった（たとえば表２参照）。また、III−Ｖ族半導体構造５のエピタキシャル成長条件（エピ膜厚）の適正化によって、ウエハの反りを低減できることがわかった（たとえば図７Ａ〜図７Ｃ参照）。これらは、いずれも歩留まりの低下の要因となるものであり、これらの点を改善することによって、高い歩留まりで、従来に比べて薄い半導体発光装置１を提供することができる。図９は、上記の製造工程に倣ってＦＡＢ工程を行った後の半導体ウエハの厚さを測定点ごとに示す図であるが、上記の製造工程に従えば、ウエハの全体にわたって厚さを６５±５μｍ以内に抑えることができる。
【００５３】
以上、本発明の一実施形態について説明したが、本発明は、他の形態で実施することもできる。また、本発明は、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【００５４】
１  半導体発光装置
２  基板
３  金属層
４  透光導電層
５  III−Ｖ族半導体構造
６  ｐ側電極
７  ｎ側電極
８  発光層
９  ｐ型半導体層
１０  ｎ型半導体層
１１  ｐ型ＧａＰコンタクト層
１２  ｐ型ＡｌＧａＡｓウィンドウ層
１３  ｐ型ＡｌＧａＡｓクラッド層
１４  ｎ型ＡｌＧａＡｓクラッド層
１５  ｎ型ＡｌＧａＡｓウィンドウ層
１６  ｎ型ＧａＡｓコンタクト層
１９  微細な凹凸構造
２６  第１金属層
２７  第２金属層
２８  Ａｕ層
２９  Ａｕ層
４６  成長基板
４７  プローブ
４８  支持基板
【図１】
2018107321.tif 000006
【図２】
2018107321.tif 000007
【図３】
2018107321.tif 000008
【図４Ａ】
2018107321.tif 000009
【図４Ｂ】
2018107321.tif 000010
【図４Ｃ】
2018107321.tif 000011
【図４Ｄ】
2018107321.tif 000012
【図４Ｅ】
2018107321.tif 000013
【図４Ｆ】
2018107321.tif 000014
【図４Ｇ】
2018107321.tif 000015
【図４Ｈ】
2018107321.tif 000016
【図４Ｉ】
2018107321.tif 000017
【図４Ｊ】
2018107321.tif 000018
【図４Ｋ】
2018107321.tif 000019
【図４Ｌ】
2018107321.tif 000020
【図５】
2018107321.tif 000021
【図６】
2018107321.tif 000022
【図７】
2018107321.tif 000023
【図８】
2018107321.tif 000024
【図９】
2018107321.tif 000025