(57)【要約】【課題】高収率でデバイスを作製するためのSiO2パターン基板を提供する。【解決手段】SiO2結晶からなるパターン基板を用いることで、SiO2凸部の寸法バラつきやパターン異常を持つエリアが低減し、デバイスの品質バラつきを低減することができる。SiO2結晶はトリディマイト、石英、クリストバライトのいずれかであり、XPS分析においてO1Sのピークが５３１.５eV以上５３３．５eV以下の範囲に検出される。また、凹凸パターンのパターン異常の割合が基板面内において１５％以下である。【選択図】図１
2018107340.tif 000002
【特許請求の範囲】
【請求項１】
その面上に凹凸パターンが形成された基板であって、該凹凸パターンの少なくとも凸部はSiO2結晶から構成されるものであることを特徴とする基板。
【請求項２】
前記SiO2結晶がトリディマイト、石英、クリストバライトのいずれかであることを特徴とする請求項１に記載の基板。
【請求項３】
前記SiO2結晶が、XPS分析においてO1Sのピークが５３１.５eV以上５３３．５eV以下の範囲に検出されるものであることを特徴とする請求項１または２に記載の基板。
【請求項４】
前記凹凸パターンのパターン異常の割合が基板面内において１５％以下であることを特徴とする請求項１から３の何れかに記載の基板。
【請求項５】
前記凹凸パターンはパターン最小単位が面内方向に周期的に繰り返される構造を有するものであることを特徴とする請求項1乃至４のいずれかに記載の基板。
【請求項６】
前記基板面内における、前記パターン最小単位の幾何学的代表寸法の平均値に対するその最大値と最小値の差分が、１４％以下であることを特徴とする請求項５に記載の基板。
【請求項７】
請求項１から６のいずれかに記載の前記基板を用いて製造した発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板、及びその基板を備える発光素子に関する。
【背景技術】
【０００２】
GaN系発光ダイオード（LED）は近年、省エネルギーデバイスとして注目されており、一般照明や信号機、ディスプレイのバックライトなどに広く用いられている。GaN系LEDの更なる応用展開においては、LEDの高効率化、すなわち内部量子効率（IQE）と光取り出し効率（LEE）の改善が要求されていた。まずIQEについては、GaN結晶中の転位密度に依存する。GaN結晶は一般的に、サファイア基板上に成膜して作製されるが、このサファイア基板とGaNの格子定数差や熱膨張係数差が大きいために、LED結晶中に多くの転位が導入される。転位は非発光再結合としてはたらくため、IQEが低くなってしまう。また、LEEについては、LEDとLED外部の屈折率差に依存するパラメータである光取り出し角度の大きさによって決まる。光取り出し角度とは、LED外部に光を取り出すことができる、LED界面への光の入射角度であり、LED結晶の屈折率が大きいほど、取出し角度は小さくなる。GaNの場合、屈折率が2.4と非常に大きいことから、光取り出し角度が小さくなり、LEEが低いことが課題とされている。
【０００３】
これらの課題を解決するために、基板表面に凹凸パターンを形成したパターン基板が知られている。サファイア基板そのものに凹凸パターンを形成したものがパターン加工サファイア基板（PSS）で、サファイア基板表面に凹凸パターンを形成することにより、GaNの横方向成長が可能となり、その結果、転位密度を低減しIQEを改善できる。さらに、この凹凸パターンがLED内部で発光した光を様々な方向に反射するために、光取り出し角度に光が入射する確率を向上させ、LEEを改善することが可能になる。
【０００４】
PSSはサファイア基板表面にエッチングマスクとなる膜を成膜し、その膜面上にフォトリソグラフィなどでレジストマスクを加工し、さらに膜面をパターン形状にエッチングし、そのパターン形状の膜をマスクにサファイア基板をエッチングすることで作製される。サファイアは非常に安定な物質であり、サファイアエッチングの際に反応性の高いエッチングガスやエッチング液を使用するためプロセスコストが高く、またスループットも低かった。そこで、SiO2の凹凸パターンをサファイア基板上に形成し、PSSと同様の機能、すなわちLEDのIQEとLEEを改善する技術が開発されている（非特許文献１など）。この技術によるパターン基板をSiO2パターン基板といい、この場合、SiO2膜をサファイア基板上に成膜したのち、フォトリソグラフィなどでレジストマスクを加工し、そのマスクを用いてSiO2をエッチングするが、このエッチング工程におけるエッチングレートがサファイアよりもSiO2の方が速いために、高スループット、低コスト化が可能であることが利点である。
【先行技術文献】
【特許文献】
【０００５】
【非特許文献１】Physica status solidi(c)5,No.9,3060-3062(2008)
【発明の概要】
【発明が解決しようとする課題】
【０００６】
SiO2パターン基板の凹凸パターンの加工の工程は主にSiO2成膜工程、フォトリソグラフィ工程とエッチング工程に分けられるが、特にエッチング工程においては、SiO2膜がアモルファス状であることに起因して、エッチングの際に凹凸パターンの最小単位のサイズの不均一化やパターン異常の発生が多くなっていた。SiO2パターンを持つ基板において、これら基板を用いた発光素子の収率を向上するためには、パターン加工の均一化やパターン異常を低減することが求められる。本発明は上記の事情を鑑みてなされたものである。
【課題を解決するための手段】
【０００７】
本発明者らは課題を解決する手段として、以下の本発明を提供するに至った。
【０００８】
（１）その面上に凹凸パターンが形成された基板であって、該凹凸パターンの少なくとも凸部はSiO2結晶から構成されるものであることを特徴とする基板。
（２）前記SiO2結晶がトリディマイト、石英、クリストバライトのいずれかであることを特徴とする（１）に記載の基板。
（３）前記SiO2結晶が、XPS分析においてO1Sのピークが５３１.５eV以上５３３．５eV以下の範囲に検出されるものであることを特徴とする（１）または（２）に記載の基板。
（４）前記凹凸パターンのパターン異常の割合が基板面内において１５％以下であることを特徴とする（１）から（３）のいずれかに記載の基板。
（５）前記凹凸パターンはパターン最小単位が面内方向に周期的に繰り返される構造を有するものであることを特徴とする（１）から（４）の何れかに記載の基板。
（６）前記基板面内における、前記パターン最小単位の幾何学的代表寸法の平均値に対するその最大値と最小値の差分が、１４％以下であることを特徴とする（５）に記載の基板。
（７）（１）から（６）のいずれかに記載の前記基板を用いて製造した発光素子。
【発明の効果】
【０００９】
発明者たちが独自に行った実験の結果、SiO2結晶により構成されるSiO2膜を用いて基板上にSiO2凹凸パターン加工を施すことにより、基板面内のパターンの最小単位のサイズや寸法のバラつきやパターン異常を低減可能であることを見出した。発明した加工技術を用いることで、デバイスの収率向上・品質バラつきの低減に貢献することができる。
【図面の簡単な説明】
【００１０】
【図１】パターン基板の模式図。
【図２ａ】パターン基板の凸部平面図。
【図２ｂ】パターン基板の凸部平面図。
【図２ｃ】パターン基板の凸部平面図。
【図３】発光素子の模式図。
【図４】実施例１で得られたSiO2膜のX線回折スペクトル。
【図５】比較例１で得られたSiO2膜のX線回折スペクトル。
【発明を実施するための形態】
【００１１】
まず、SiO2凹凸パターンを形成するための下地基板を用意する。下地基板の材質、直径、厚み、表面粗さについては特に限定されないが、サファイア基板、またはシリコン基板を用いることが望ましい。
【００１２】
次に、SiO2結晶を下地基板上に成膜する。SiO2結晶を成膜することにより、パターン基板の最小単位のサイズや、寸法のバラつきやパターン異常の面積の割合を低減することが可能になる。成膜の手法については、スパッタや化学気層成長法、スピンオングラスを用いたコーティング法などを用いることが望ましい。また、パターン基板の面内のパターン寸法の誤差やパターン異常の面積の割合をより低減するためには、結晶性の高いSiO2が必要となるため、成膜したSiO2結晶が、トリディマイト、石英、クリストバライトの結晶のいずれかを含むことが望ましい。さらに、結晶性の高いSiO2を得て、パターン基板の面内のパターン寸法の誤差やパターン異常の面積の割合を低減する際には、XPSで分析した際に、O1Sのピークが５３１.５〜５３３．５eVに検出されるSiO2結晶を用いることが望ましい。
【００１３】
SiO2結晶の成膜後、SiO2をエッチングするためのマスクを膜面上に作製する。マスクはフォトレジストを用いることが望ましい。マスクの形成方法としては、SiO2結晶を均一にエッチングするために、フォトリソグラフィ、インプリント、インクジェットなどを用いることが望ましい。また、エッチング用のマスクのデザインは、用途に合わせて適宜選択される。
【００１４】
SiO2成膜面上にエッチング用のマスクを作製したのちにSiO2結晶をエッチングして図１に示すようなパターン基板１を得る。点状（図２a）、ストライプ状（図２ｂ）又は格子状（図２ｃ）など最小単位が周期的に繰り返される凸部２を形成することが望ましい。尚、図2a〜図2cにおいてハッチング部が凸部を示す。
【００１５】
凸部が図２a上段に示す点状である場合、代表寸法としてその直径をとることができる。図示していないが、凸部が三角、四角などの多角形形状である場合はその辺の長さ、或いは対角線の長さなどを代表寸法とすることができる。図２ｂ上段、図２ｃ上段に示す、ストライプ上、格子状の場合には、ストライプや格子の幅、それらの間隔などを代表寸法とすることができる。代表寸法としては、幾何学的に定義できかつ、その凸部の形状を特徴付けるものであればよい。さて、このようなパターン形状やその配置は、設計的には一義的に決まっているものであり、特にフォトリソグラフィ法によってこれらパターンを形成する場合には、フォトリソグラフィ工程に使用する光学マスクの設計値によって、これらは一義的に定まる。従って、図2a〜図2cに各種示すパターン形状においても、設計上の凸部の総面積（これをSdとする）は一義的に定まっている。本明細書にいう、パターン異常の割合とは、基板外観検査装置等の測定装置によって実測された、凸部総面積の実測値（これをSmとする）とより、100−Sm/Sd*100（1）によって定義される値（単位は％）とする。SiO2のエッチング工程におけるエッチング反応ムラに起因し、図2a中段及び下段、又は図2b下段や図2c下段等に２点鎖線で示すように凸部パターンの部分的な消失（パターン異常）５が発生し、凸部総面積の実測値がその設計値よりも小さくなる場合がある。
【００１６】
エッチングはウェットエッチングやドライエッチングを用いることが望ましいが、特に限定されない。
【００１７】
前述の通り、本発明においては、SiO2分子が規則的に配列したSiO2結晶をパターン形成に用いるため、結晶化していないSiO2を用いる場合と比較すれば、エッチング装置の構造上生じるエッチングムラなどに起因するエッチング反応のムラを低減できるために、パターン最小単位寸法のバラつき、およびパターン異常の面積を低減することができる。
【００１８】
次に、図３に示す発光素子３の製造方法について説明する。これまで説明した製造方法により製造された、所望のパターンを面上に有する基板（パターン基板１）をまず用意し、パターン基板１上に、GaN層（n-GaN層4a、p型GaNコンタクト層4d）、AlN層（p型AlGaNクラッド層4c）、InN層（InGaN発光層4b）４の少なくとも一層を形成することで、発光素子３を製造する。
【００１９】
GaN層は、例えばエピタキシャル成長法等の公知の方法で成長させれば良いし、又は、GaN層の各層毎に異なる成膜方法および／または成膜条件を採用して成膜しても良い。エキタピシャル成長とは、ホモエキタピシャル成長、ヘテロエキタピシャル成長を含む。
【００２０】
まず、パターン基板１の面上に、図示しないGaNまたはAlNからなるバッファ層を成膜し、n-GaN層4a、InGaN発光層4b、p型AlGaNクラッド層4c、及びp型GaNコンタクト層4dをこの順に成膜形成する。その後、所定の後加工を行うことで発光素子３を得る。
【００２１】
前述の通り、InGaN層で発光した光はパターン基板１上で反射し、LEEを改善する。発明者らは実験の結果、パターン表面積が大きいほどLEEの改善効果が高いことを見出した。すなわち、パターン寸法のバラつきが大きいほど、パターン表面積のバラつきも大きくなり、パターン基板１上に製造された発光素子３の光取り出し効率のバラつきが大きくなる。また、パターン異常の面積が大きいほど、パターン表面積は小さくなり、パターン基板１上に製造された発光素子３の光取り出し効率が低くなる。すなわち、パターン寸法のバラつきおよびパターン異常の面積を低減することにより、発光素子３の収率を改善することができる。
【実施例１】
【００２２】
（０００１）面を主面とする2インチφ0.4ｍｍ厚みのサファイア基板を用意した。サファイア基板の成膜面の表面粗さは0.1nmであった。
【００２３】
スパッタリング法を用いてサファイア基板上にSiO2膜を成膜した。まず基板を成長装置チャンバー内に入れて、真空引きする。次にチャンバーを600℃まで昇温し、その後Ａｒガスをチャンバー内に流し、プラズマをSiO2ターゲットと基板の間に発生させ、SiO2を基板にスパッタリングした。成膜時間は60分、チャンバー内の圧力は０．２Ｐａとした。成膜終了後、チャンバー内を降温し、基板を取り出した。得られたSiO2膜の結晶性を測定するために、X線回折のθ-2θスキャンによる分析を行った。得られた回折スペクトルを図４に示す。2θ＝20.5°の位置に回折ピークが確認され、SiO2がトリディマイト結晶構造を持つことが確認された。さらに、得られたSiO2膜の結晶性を測定するために、X線光電子分光（XPS）による分析を行った。O1Sのピークが５３２．２eVの位置に検出され、高品位なSiO2結晶構造を持つことが確認された。
【００２４】
得られたSiO2/サファイア基板上にフォトリソグラフィ法によりレジストパターンを形成した。レジストパターンのデザインは円柱上の凸部を千鳥格子で配置されたものとした。まず、HMDSを基板表面に塗布し、次に、スピンコーターを用いてフォトレジストをコートした。フォトレジストはAZエレクトロニックマテリアルズ製のAZ５２１４Eを用いた。フォトレジストのプリベーク後、ステッパーを用いて露光し、現像液（TMAH  ２．３８％）を用いて現像した。得られたレジストパターンの寸法の基板面内の寸法誤差を評価した。評価には原子間力顕微鏡（AFM）を用いた。基板の外周４点において凸部の寸法を測定し、その直径の平均値、および最大値と最小値の差分を誤差として、計算した。結果を表１に示す。パターン寸法は直径の平均値が０．６６μmに対して、誤差が０．０４μmであることが確認された。
【００２５】
次に、得られたレジストパターンのパターン異常の面積の割合を評価した。評価には基板外観検査装置を用いた。結果を表1に示す。その結果、パターン異常の面積の割合は、2インチ基板の面積に対して１０％であった。
【００２６】
レジストパターンをマスクとしてSiO2結晶のウェットエッチングを実施した。濃度5%のHF液に2分間浸漬し、その後、純水で洗浄した。フォトレジストリムーバーを用いて、レジストを除去し、SiO2結晶パターン基板を得た。
【００２７】
得られたパターン基板のパターンの寸法の基板面内の寸法誤差を評価した。評価にはAFMを用いた。基板の外周４点において凸部の寸法を測定し、その直径の平均値、および最大値と最小値の差分を誤差として、計算した。結果を表１に示す。パターン寸法は直径の平均値が０．７０μmに対して、誤差が０．１０μmであることが確認された。パターン寸法の平均値に対する寸法誤差は１４％であった。
【００２８】
次に、得られたパターン基板のパターン異常の面積の割合を評価した。評価には基板外観検査装置を用いた。結果を表1に示す。その結果、パターン異常の面積の割合は、2インチ基板の面積に対して１５％であった。
【００２９】
（比較例１）
実施例１と同じ条件のサファイア基板を用意し、SiO2膜を成膜した。成膜にはスパッタリング法を用いた。成膜時のチャンバー内の圧力を0.5Paとした点以外は、実施例１と同様の条件で成膜した。得られたSiO2膜の結晶性を測定するために、X線回折のθ-2θスキャンによる分析を行った。得られた回折スペクトルを図５に示す。回折ピークは確認されず、SiO2がアモルファス構造であることが分かった。さらに、得られたSiO2膜の結晶性を測定するために、XPSによる分析を行った。O1Sのピークが５３０．７eVの位置に検出され、SiO2の結晶化は確認されなかった。
【００３０】
得られたSiO2/サファイア基板上にフォトリソグラフィ法によりレジストパターンを形成した。条件は実施例１と同様とした。得られたレジストパターンの寸法の基板面内の寸法誤差を評価した。評価にはAFMを用いた。その結果を表１に示す。パターン寸法は直径の平均値が０．６５μmに対して、誤差が０．０５μmであることが確認された。
【００３１】
次に、得られたレジストパターンのパターン異常の面積の割合を評価した。評価には基板外観検査装置を用いた。結果を表1に示す。その結果、パターン異常の面積の割合は、2インチ基板の面積に対して１１％であった。
【００３２】
その後、実施例１と同様の手段にてSiO2パターンを得た。得られたパターン基板のパターンの寸法の基板面内の寸法誤差を評価した。評価にはAFMを用いた。基板の外周４点において凸部の寸法を測定し、その直径の平均値、および最大値と最小値の差分を誤差として、計算した。結果を表１に示す。パターン寸法は直径の平均値が０．７６μmに対して、誤差が０．２０μmであることが確認された。パターン寸法の平均値に対する寸法誤差は２６％であった。
【００３３】
次に、得られたパターン基板のパターン異常の面積の割合を評価した。評価には実施例１と同様に基板外観検査装置を用いた。結果を表1に示す。その結果、パターン異常の面積の割合は、2インチ基板の面積に対して３０％であった。
【００３４】
上記の通り、SiO2結晶で構成されるパターン基板を作製することにより、パターンの寸法の基板面内の寸法誤差とパターン異常の面積の割合を低減できることが分かった。本発明を用いることにより、パターンサイズが均一でかつパターン異常の少ないSiO2パターン基板を得ることができる。
【００３５】
実施例１及び比較例で得られた基板上にLEDを成膜し、チップサイズ300μmで加工し、そのデバイス収率を評価した。デバイス収率の評価指標としては、発光強度がパターンのない基板と比べて1.2倍以上の発光強度を達成したLEDを良品として、収率を評価した。その結果、実施例１の基板上に作製したLEDにおいては良品の割合が８２％、比較例で得られた基板上に作製したLEDにおいては良品の割合が７０％であった。以上の評価結果から、本実施例がLEDの収率を改善できることを確認した。
【表１】
2018107340.tif 000003
【符号の説明】
【００３６】
１      パターン基板
２      凸パターン
３      発光素子
4a      n-GaN層
4b      InGaN発光層
4c      p型AlGaNクラッド層
4d      p型GaNコンタクト層
５      凸部パターンの部分的な消失（パターン異常の部分）
【図１】
2018107340.tif 000004
【図２ａ】
2018107340.tif 000005
【図２ｂ】
2018107340.tif 000006
【図２ｃ】
2018107340.tif 000007
【図３】
2018107340.tif 000008
【図４】
2018107340.tif 000009
【図５】
2018107340.tif 000010