(57)【要約】【課題】使用周波数帯域でＳパラメータの変動を小さくできるとともに、半導体集積回路装置内の保護対象となる全ての回路をサージ電圧から保護することができる半導体集積回路装置を提供する。【解決手段】電源端子３と接地端子４の間に接続された内部回路６を電源端子３に印加されるサージ電圧から保護するためのＥＳＤ保護回路２は、電源端子３と接地端子４の間に接続されたＥＳＤ保護素子１０と、電源端子３と接地端子４の間に接続され、直列接続された抵抗１１及びキャパシタ１２と、を備える。キャパシタ１２は、ワイヤー及び配線のインダクタンス８，９と、ＥＳＤ保護回路２の両端子間の合成容量とからなる共振回路の共振周波数が使用周波数帯域外となる容量値を有する。【選択図】図１
2018056189.tif 000002
【特許請求の範囲】
【請求項１】
電源に接続された電源端子と、
接地に接続された接地端子と、
前記電源端子と前記接地端子の間に接続された内部回路と、
前記内部回路を前記電源端子に印加されるサージ電圧から保護するためのＥＳＤ保護回路と、を備えた半導体集積回路装置であって、
前記ＥＳＤ保護回路は、
前記電源端子と前記接地端子の間に接続されたＥＳＤ保護素子と、
前記電源端子と前記接地端子の間に接続され、直列接続された抵抗及びキャパシタと、を有し、
前記電源端子から前記ＥＳＤ保護回路を介して前記接地端子へ続く経路のインダクタンスと、前記ＥＳＤ保護回路の両端子間の合成容量からなる共振回路の共振周波数が使用周波数帯域外となるように前記キャパシタの容量を選択したことを特徴とする半導体集積回路装置。
【請求項２】
請求項１に記載の半導体集積回路装置であって、
前記内部回路は、高周波回路を含むことを特徴とする半導体集積回路装置。
【請求項３】
請求項１又は請求項２に記載の半導体集積回路装置であって、
前記ＥＳＤ保護素子は、２つのＰＮ接合ダイオードが向かい合わせに接続されたものであることを特徴とする半導体集積回路装置。
【請求項４】
電源に接続された電源端子と、
接地に接続された接地端子と、
前記電源端子と前記接地端子の間に接続された内部回路と、
前記内部回路を前記電源端子に印加されるサージ電圧から保護するためのＥＳＤ保護回路と、を備えた半導体集積回路装置であって、
前記ＥＳＤ保護回路は、
前記電源端子に接続された第１のＥＳＤ保護素子と、
前記第１のＥＳＤ保護素子と前記接地端子の間に接続された第２のＥＳＤ保護素子と、
前記第１のＥＳＤ保護素子と前記第２のＥＳＤ保護素子の接続点と前記接地端子の間に接続された抵抗と、を有し、
前記電源端子から前記ＥＳＤ保護回路を介して前記接地端子へ続く経路のインダクタンスと、前記ＥＳＤ保護回路の両端子間の合成容量からなる共振回路の共振周波数が使用周波数帯域外となるように前記第２のＥＳＤ保護素子の寄生容量を選択したことを特徴とする半導体集積回路装置。
【請求項５】
請求項４に記載の半導体集積回路装置であって、
前記内部回路は、高周波回路を含むことを特徴とする半導体集積回路装置。
【請求項６】
請求項４又は請求項５に記載の半導体集積回路装置であって、
前記第１のＥＳＤ保護素子及び前記第２のＥＳＤ保護素子は、それぞれ２つのＰＮ接合ダイオードが向かい合わせに接続されたものであることを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＲＦ回路（高周波回路）を含む内部回路と、該内部回路をサージ電圧から保護するＥＳＤ保護回路とを備えた半導体集積回路装置に関する。
【背景技術】
【０００２】
一般的に、半導体集積回路装置は静電気に対して脆弱であるため、内部回路を電源端子等に印加されるサージ電圧から保護するためのＥＳＤ（ＥｌｅｃｔｒｏＳｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）保護素子を設ける場合が多い。ＥＳＤ保護素子は、電源端子等にサージ電圧が印加されたときに自身に電流を流すことで、保護対象の内部回路に過電流が流れることを防止する機能を有する。
【０００３】
図６は、ＥＳＤ保護素子にＰＮ接合ダイオードを用いた従来の半導体集積回路装置の一例を示す回路図である。同図に示す半導体集積回路装置１００は、電源５に接続された電源端子３と、接地に接続された接地端子４と、電源端子３と接地端子４の間に接続された内部回路６と、内部回路６を電源端子３に印加されるサージ電圧から保護するためのＥＳＤ保護回路２００と、を備える。内部回路６は、ＲＦ回路６１及びＲＦ回路６１に対してバイアス設定等を行うＤＣ回路６２を含む。ＥＳＤ保護回路２００は、電源端子３と接地端子４の間に接続され、２つのＰＮ接合ダイオードが向かい合わせに接続されたＥＳＤ保護素子２０１を有する。
【０００４】
図６に示すように、ＥＳＤ保護素子２０１にＰＮ接合ダイオードを用いた場合、ＰＮ接合ダイオードの両端子間に寄生容量が発生する。この寄生容量が後述するインダクタンスと共に共振回路（即ち、ＬＣ共振回路）を構成し、これが半導体集積回路装置１００の使用周波数帯で不都合な事態を引き起こしてしまう。
【０００５】
一般に、半導体集積回路装置では、各端子からワイヤーボンディングして半導体チップ内の複数の回路（上述したＲＦ回路６１やＤＣ回路６２等）と接続することが行われる。このため、半導体集積回路装置では、各端子へのワイヤーとともに、半導体チップ内外の配線がインダクタンスを持つことになる。図６に示す半導体集積回路装置１００では、電源端子３からＥＳＤ保護回路２００を介して接地端子４へ続く経路のワイヤー及び配線のインダクタンスをインダクタンス８，９で表している。
【０００６】
半導体集積回路装置１００のＥＳＤ保護素子２０１の両端子間の寄生容量と、半導体集積回路装置１００の電源端子３からＥＳＤ保護回路２００を介して接地端子４へ続く経路のワイヤー及び配線のインダクタンス８，９とにより、電源端子３と接地端子４との間に接続されたＥＳＤ保護素子２０１は共振回路となる。この共振回路の共振周波数付近では電源端子３と接地端子４との間のインピーダンスが大きく変動する。
【０００７】
半導体集積回路装置１００では、内部回路６のＲＦ回路６１とＤＣ回路６２が完全に分離されていれば特に問題にはならないが、電源端子３や接地端子４の配線がＲＦ回路６１に接続されている場合や、ＲＦ回路６１とＤＣ回路６２の距離が近く空間結合をする場合などは、前述のインピーダンス変動がＲＦ回路６１の特性に影響を与えてしまう。その影響とは、例えばＲＦ回路６１内の高周波増幅器（図示略）の接地端子のインピーダンスが高くなって発振を引き起こしたり、使用周波数帯域内でＳパラメータが大きく変動する点が発生したりすることである。なお、この対策として、ＲＦ回路６１とＤＣ回路６２を分離するために接地端子４を増やしたり、空間結合を防ぐために距離を広げたりするなどが考えられるが、いずれも回路規模の拡大に繋がるというデメリットがある。
【０００８】
一方、特許文献１に記載された集積回路化高周波増幅器では、共振によるインピーダンス変動が発振を引き起こす対策として、共振の経路に抵抗を追加している。それにより抵抗の共振周波数付近での安定係数が高くなって発振を抑制している。特許文献１では、ＥＳＤ保護素子の寄生容量では無く、半導体集積回路内部の接地容量と配線のインダクタンスによる共振を想定しているが、その解決策は図６に示す従来の半導体集積回路装置１００にも適用することができる。
【０００９】
図７は、図６に示す従来の半導体集積回路装置１００に、特許文献１に記載された解決策を適用した半導体集積回路装置１００Ａを示す回路図である。同図に示すように、電源端子３と接地端子４の間に接続されたＥＳＤ保護回路２００Ａは、ＥＳＤ保護素子２０１と直列接続された抵抗２０２を有している。ＥＳＤ保護素子２０１とインダクタンス８，９からからなる共振回路に抵抗２０２を接続することで共振回路のＱ値が低下するので、共振周波数付近でのインピーダンスの変動が小さくなる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００６-３３９８３７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上述したような共振回路に抵抗２０２を接続する方法では、インピーダンスの変動は小さくなるが、それでも一定程度の変動が残るため、使用周波数帯域内でＳパラメータが大きく変動することがなくなるものの、依然として変動は残ってしまう。また、接続した抵抗２０２はサージ電流が流れる経路上にあるため、ＥＳＤ保護素子２０１により保護されないなどの課題があった。なお、この課題は、特に半導体集積回路装置の材料としてガリウムヒ素（ＧａＡｓ）を用いた場合で、且つ高周波領域で用いた場合に顕著になる。
【００１２】
本発明は、上記事情に鑑みてなされたものであり、使用周波数帯域でＳパラメータの変動を小さくできるとともに、半導体集積回路装置内の保護対象となる全ての回路をサージ電圧から保護することができる半導体集積回路装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、電源に接続された電源端子と、接地に接続された接地端子と、前記電源端子と前記接地端子の間に接続された内部回路と、前記内部回路を前記電源端子に印加されるサージ電圧から保護するためのＥＳＤ保護回路と、を備えた半導体集積回路装置であって、前記ＥＳＤ保護回路は、前記電源端子と前記接地端子の間に接続されたＥＳＤ保護素子と、前記電源端子と前記接地端子の間に接続され、直列接続された抵抗及びキャパシタと、を有し、前記電源端子から前記ＥＳＤ保護回路を介して前記接地端子へ続く経路のインダクタンスと、前記ＥＳＤ保護回路の両端子間の合成容量からなる共振回路の共振周波数が使用周波数帯域外となるように前記キャパシタの容量を選択したことを特徴とする半導体集積回路装置を提供する。
【００１４】
また、本発明は、上記の半導体集積回路装置であって、前記内部回路は、高周波回路を含むことを特徴とする半導体集積回路装置を提供する。
【００１５】
また、本発明は、上記の半導体集積回路装置であって、前記ＥＳＤ保護素子は、２つのＰＮ接合ダイオードが向かい合わせに接続されたものであることを特徴とする半導体集積回路装置を提供する。
【００１６】
また、本発明は、電源に接続された電源端子と、接地に接続された接地端子と、前記電源端子と前記接地端子の間に接続された内部回路と、前記内部回路を前記電源端子に印加されるサージ電圧から保護するためのＥＳＤ保護回路と、を備えた半導体集積回路装置であって、前記ＥＳＤ保護回路は、前記電源端子に接続された第１のＥＳＤ保護素子と、前記第１のＥＳＤ保護素子と前記接地端子の間に接続された第２のＥＳＤ保護素子と、前記第１のＥＳＤ保護素子と前記第２のＥＳＤ保護素子の接続点と前記接地端子の間に接続された抵抗と、を有し、前記電源端子から前記ＥＳＤ保護回路を介して前記接地端子へ続く経路のインダクタンスと、前記ＥＳＤ保護回路の両端子間の合成容量からなる共振回路の共振周波数が使用周波数帯域外となるように前記第２のＥＳＤ保護素子の寄生容量を選択したことを特徴とする半導体集積回路装置を提供する。
【００１７】
また、本発明は、上記の半導体集積回路装置であって、前記内部回路は、高周波回路を含むことを特徴とする半導体集積回路装置を提供する。
【００１８】
また、本発明は、上記の半導体集積回路装置であって、前記第１のＥＳＤ保護素子及び前記第２のＥＳＤ保護素子は、それぞれ２つのＰＮ接合ダイオードが向かい合わせに接続されたものであることを特徴とする半導体集積回路装置を提供する。
【発明の効果】
【００１９】
本発明によれば、ワイヤー及び装置内外の配線が持つインダクタンスとＥＳＤ保護素子の寄生容量からなる共振回路の共振周波数を使用周波数外に移動させることができる共に、共振のＱ値を低下させることができるので、使用周波数帯域でＳパラメータの変動を小さくできるとともに、半導体集積回路装置内の保護対象となる全ての回路をサージ電圧から保護することができる。この効果は、半導体集積回路装置の材料としてガリウムヒ素（ＧａＡｓ）を用いた場合で、且つ高周波領域で用いた場合に顕著に現れる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施形態に係る半導体集積回路装置の構成を示す回路図である。
【図２】本発明の第１の実施形態に係る半導体集積回路装置の反射特性と従来の半導体集積回路装置の反射特性を比較した図である。
【図３】本発明の第１の実施形態に係る半導体集積回路装置のＥＳＤ保護回路と従来の半導体集積回路装置のＥＳＤ保護回路のそれぞれを、ＲＦ回路として高周波増幅器を有する半導体集積回路装置に適用したときの通過特性を比較した図である。
【図４】本発明の第２の実施形態に係る半導体集積回路装置の構成を示す回路図である。
【図５】本発明の第２の実施形態に係る半導体集積回路装置の反射特性と従来の半導体集積回路装置の反射特性を比較した図である。
【図６】ＥＳＤ保護素子にＰＮ接合ダイオードを用いた従来の半導体集積回路装置の一例を示す回路図である。
【図７】図６に示す従来の半導体集積回路装置に特許文献１に記載された解決策を適用した半導体集積回路装置を示す回路図である。
【発明を実施するための形態】
【００２１】
以下、本発明に係る半導体集積回路装置を具体的に開示した実施形態について、図面を参照して詳細に説明する。
【００２２】
（第１の実施形態）
本発明の第１の実施形態に係る半導体集積回路装置について説明する。
図１は、本発明の第１の実施形態に係る半導体集積回路装置１の構成を示す回路図である。なお、図１において前述した図６に示した従来の半導体集積回路装置１００と共通する素子については同一の符号を付している。また、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
【００２３】
図１において、本実施形態に係る半導体集積回路装置１は、電源５に接続された電源端子３と、接地に接続された接地端子４と、電源端子３と接地端子４の間に接続された内部回路６と、内部回路６を電源端子３に印加されるサージ電圧から保護するためのＥＳＤ保護回路２と、を備える。内部回路６は、ＲＦ回路６１及びＲＦ回路６１に対してバイアス設定等を行うＤＣ回路６２を含む。ＥＳＤ保護回路２は、電源端子３と接地端子４の間に接続されたＥＳＤ保護素子１０と、電源端子３と接地端子４の間に接続され、直列接続された抵抗１１及びキャパシタ１２と、を備える。
【００２４】
ＥＳＤ保護素子１０は、２つのＰＮ接合ダイオードが向かい合わせに接続されたものである。即ち、２つのＰＮ接合ダイオードのカソード同士が接続されたものである。なお、２つのＰＮ接合ダイオードのアノード同士が接続されたものであってもよく、また、単一のＰＮ接合ダイオード（例えば、図１における下側のＰＮ接合ダイオードのみ）であってもよい。ＥＳＤ保護回路２のキャパシタ１２は、電源端子３からＥＳＤ保護回路２を介して接地端子４へ続く経路のワイヤー及び配線のインダクタンス８，９と、ＥＳＤ保護回路２の両端子間の合成容量（ＥＳＤ保護素子１０の両端子間に発生する寄生容量とキャパシタ１２との合成容量）とからなる共振回路（即ち、ＬＣ共振回路）の共振周波数が使用周波数帯域外となる容量値を有する。また、ＥＳＤ保護回路２の抵抗１１は、電源端子３からＥＳＤ保護回路２を介して接地端子４へ続く経路のワイヤー及び配線のインダクタンス８，９とＥＳＤ保護回路２の両端子間の合成容量とからなる共振回路の共振によるＳパラメータの変動が十分小さくなる抵抗値を有する。
【００２５】
ＥＳＤ保護回路２のＥＳＤ保護素子１０を電源端子３と接地端子４の間に接続したことで、電源端子３に印加されたサージ電圧により生じる電流は、ＥＳＤ保護素子１０を介して接地端子４に流れる。これにより、内部回路６と、ＥＳＤ保護回路２の抵抗１１及びキャパシタ１２がサージ電圧から保護される。
【００２６】
電源端子３から接地端子４を見たインピーダンスは、電源端子３からＥＳＤ保護回路２を介して接地端子４へ続く経路のワイヤー及び配線のインダクタンス８，９とＥＳＤ保護回路２の寄生容量とで構成される共振回路のインピーダンスになるため、特に共振周波数付近で大きく変動する。ここで、ＥＳＤ保護回路２のキャパシタ１２の容量を大きくすると、前記共振回路の共振周波数が低周波数に移動するので、使用周波数帯域外になるようにキャパシタ１２の容量を選択する。
【００２７】
また、ＥＳＤ保護回路２の抵抗１１によってＥＳＤ保護回路２の寄生容量のＱ値が低下し、ひいては前記共振回路のＱ値が低下する。このとき抵抗１１の値は、使用周波数におけるＥＳＤ保護素子１０のインピーダンスに対して、抵抗１１とキャパシタ１２からなる直列回路のインピーダンスが大きくなり過ぎないように選択する。即ち、前記共振回路の共振によるＳパラメータの変動が十分小さくなるように抵抗１１の抵抗値を選択する。
【００２８】
図２は、電源端子３から接地端子４を見た反射特性を従来の半導体集積回路装置１００と比較した図である。同図において、実線で示す曲線Ｃ１は、第１の実施形態に係る半導体集積回路装置１の反射特性であり、点線で示す曲線Ｃ２は、図６に示す従来の半導体集積回路装置１００の反射特性である。従来の半導体集積回路装置１００の共振周波数（略５０００ＭＨｚ）と比較して、第１の実施形態に係る半導体集積回路装置１の共振周波数（略３０００ＭＨｚ）は低周波数であり、かつ周波数依存による変動が小さくなっている。
【００２９】
使用周波数は４９００ＭＨｚ〜５９００ＭＨｚであり、この使用周波数帯内に従来の半導体集積回路装置１００の共振周波数が入っているが、第１の実施形態に係る半導体集積回路装置１の共振周波数は、従来の半導体集積回路装置１００の共振周波数よりも低くなる。また、第１の実施形態に係る半導体集積回路装置１では、ＥＳＤ保護回路２の抵抗１１によって、共振回路のＱ値が低くなる。
【００３０】
なお、図３は、第１の実施形態に係る半導体集積回路装置１のＥＳＤ保護回路２と図６に示す従来の半導体集積回路装置１００のＥＳＤ保護回路２００のそれぞれを、ＲＦ回路として高周波増幅器を有する半導体集積回路装置に適用したときの通過特性を比較した図である。同図において、実線で示す曲線Ｃ３は、第１の実施形態に係る半導体集積回路装置１のＥＳＤ保護回路２を適用したときの通過特性であり、点線で示す曲線Ｃ４は、図６に示す従来の半導体集積回路装置１００のＥＳＤ保護回路２００を適用したときの通過特性である。従来の半導体集積回路装置１００のＥＳＤ保護回路２００では、使用周波数（４９００ＭＨｚ〜５９００ＭＨｚ）帯内においてＳパラメータの変動が大きくなっているが、第１の実施形態に係る半導体集積回路装置１のＥＳＤ保護回路２では、使用周波数帯より低周波数側でＳパラメータに変動が生じているものの、その変動が小さくなっている。
【００３１】
以上説明したように、第１の実施形態に係る半導体集積回路装置１によれば、電源端子３からＥＳＤ保護回路２を介して接地端子４へ続く経路のワイヤー及び配線のインダクタンス８，９と、ＥＳＤ保護回路２の両端子間の合成容量からなる共振回路の共振周波数（略３０００ＭＨｚ）を使用周波数帯（４９００ＭＨｚ〜５９００ＭＨｚ）より低周波数へ移動させる共に、共振のＱ値を低下させるので、使用周波数帯域でＳパラメータの変動を小さくできるとともに、半導体集積回路装置１内の保護対象となる全ての回路（ＲＦ回路６１、ＤＣ回路６２、抵抗１１、キャパシタ１２）をサージ電圧から保護することができる。この効果は、高周波領域で用いた場合で、半導体集積回路装置１の材料としてガリウムヒ素（ＧａＡｓ）を用いた場合に顕著に現れる。
【００３２】
（第２の実施形態）
本発明の第２の実施形態に係る半導体集積回路装置について説明する。
図４は、本発明の第２の実施形態に係る半導体集積回路装置１５の構成を示す回路図である。なお、図４において前述した図６に示した従来の半導体集積回路装置１００及び第１の実施形態に係る半導体集積回路装置１と共通する素子については同一の符号を付している。また、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
【００３３】
図４において、第２の実施形態に係る半導体集積回路装置１５は、ＥＳＤ保護回路１６の構成が異なる以外、第１の実施形態に係る半導体集積回路装置１と同一の構成となっている。ＥＳＤ保護回路１６は、一端が電源端子３に接続された第１のＥＳＤ保護素子１０と、第１のＥＳＤ保護素子１０の他端と接地端子４の間に接続された第２のＥＳＤ保護素子１３と、第１のＥＳＤ保護素子１０と第２のＥＳＤ保護素子１３の接続点と接地端子４の間に接続された抵抗１４と、を有する。第１のＥＳＤ保護素子１０及び第２のＥＳＤ保護素子１３は、それぞれ２つのＰＮ接合ダイオードが向かい合わせに接続されたものである。即ち、第１のＥＳＤ保護素子１０及び第２のＥＳＤ保護素子１３は、それぞれ２つのＰＮ接合ダイオードのカソード同士が接続されたものである。なお、それぞれ２つのＰＮ接合ダイオードのアノード同士が接続されたものであってもよく、また、単一のＰＮ接合ダイオードであってもよい。
【００３４】
第２の実施形態に係る半導体集積回路装置１５では、電源端子３からＥＳＤ保護回路１６を介して接地端子４へ続く経路のワイヤー及び配線のインダクタンス８，９とＥＳＤ保護回路１６の両端子間の寄生容量とからなる共振回路の共振周波数が使用周波数帯域外となるように、第２のＥＳＤ保護素子１３の寄生容量が選択されている。また、前記共振回路の共振によるＳパラメータの変動が十分小さくなるように抵抗１４の抵抗値が選択されている。
【００３５】
ＥＳＤ保護回路１６の第１のＥＳＤ保護素子１０と第２のＥＳＤ保護素子１３を電源端子３と接地端子４の間に接続したことで、電源端子３に印加されたサージ電圧により生じる電流は、第１，第２のＥＳＤ保護素子１０，１３を介して接地端子４に流れる。これにより、内部回路６と、ＥＳＤ保護回路１６の抵抗１４がサージ電圧から保護される。
【００３６】
電源端子３からＥＳＤ保護回路１６を介して接地端子４へ続く経路のワイヤー及び配線のインダクタンス８，９とＥＳＤ保護回路１６の寄生容量とが共振回路を構成するため、電源端子３から接地端子４を見たインピーダンスは、特にその共振周波数付近で大きく変動する。ここで、第２のＥＳＤ保護素子１３の寄生容量を小さくすると前記共振回路の共振周波数が高周波数に移動するため、使用周波数帯域外になるように第２のＥＳＤ保護素子１３の寄生容量を選択する。寄生容量を小さくする調整方法としては、ＥＳＤ保護素子１３のアノード幅を小さくする、あるいはＥＳＤ保護素子の段数を増やすなどが考えられる。また、抵抗１４によってＥＳＤ保護回路１６の寄生容量のＱ値が低下し、ひいては前記共振回路のＱ値が低下する。このとき抵抗１４の値は、使用周波数における第２のＥＳＤ保護素子１３のインピーダンスに対して、小さくなり過ぎないように選択する。
【００３７】
このように第２の実施形態に係る半導体集積回路装置１５の共振周波数は、図６に示す従来の半導体集積回路装置１００の共振周波数よりも高くなる。また、第２の実施形態に係る半導体集積回路装置１５では、ＥＳＤ保護回路１６の抵抗１４によって、共振回路のＱ値が低くなる。
【００３８】
図５は、電源端子３から接地端子４を見た反射特性を従来の半導体集積回路装置１００と比較した図である。同図において、実線で示す曲線Ｃ５は、第２の実施形態に係る半導体集積回路装置１５の反射特性であり、点線で示す曲線Ｃ２は、図６に示す従来の半導体集積回路装置１００の反射特性である。従来の半導体集積回路装置１００の共振周波数（略５０００ＭＨｚ）と比較して、第２の実施形態に係る半導体集積回路装置１５の共振周波数（略６５００ＭＨｚ）は高周波数であり、かつ周波数依存による変動が小さくなっている。
【００３９】
使用周波数は、４９００ＭＨｚ〜５９００ＭＨｚであり、この使用周波数帯内に従来の半導体集積回路装置１００の共振周波数が入っているが、第２の実施形態に係る半導体集積回路装置１５の共振周波数は、従来の半導体集積回路装置１００の共振周波数よりも高くなる。また、第２の実施形態に係る半導体集積回路装置１５では、ＥＳＤ保護回路１６の抵抗１４によって、共振回路のＱ値が低くなる。
【００４０】
以上説明したように、第２の実施形態に係る半導体集積回路装置１５によれば、電源端子３からＥＳＤ保護回路１６を介して接地端子４へ続く経路のワイヤー及び配線のインダクタンス８，９と、ＥＳＤ保護回路１６の両端子間の寄生容量とからなる共振回路の共振周波数（略６５００ＭＨｚ）を使用周波数帯（４９００ＭＨｚ〜５９００ＭＨｚ）より高周波数へ移動させる共に、共振のＱ値を低下させるので、使用周波数帯域でＳパラメータの変動を小さくできるとともに、半導体集積回路装置１５内の保護対象となる全ての回路（ＲＦ回路６１、ＤＣ回路６２、抵抗１４）をサージ電圧から保護することができる。この効果は、高周波領域で用いた場合で、半導体集積回路装置１５の材料としてガリウムヒ素（ＧａＡｓ）を用いた場合に顕著に現れる。
【００４１】
以上、図面を参照しながら各種の実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００４２】
本発明は、高周波回路を含む内部回路と、該内部回路をサージ電圧から保護するＥＳＤ保護回路とを備えた半導体集積回路装置に有用である。
【符号の説明】
【００４３】
１，１５：半導体集積回路装置
２，１６：ＥＳＤ保護回路
３：電源端子
４：接地端子
５：電源
６：内部回路
８，９：ワイヤー及び配線のインダクタンス
１０：ＥＳＤ保護素子（第１のＥＳＤ保護素子）
１１，１４：抵抗
１２：キャパシタ
１３：第２のＥＳＤ保護素子
６１：ＲＦ回路
６２：ＤＣ回路
【図１】
2018056189.tif 000003
【図２】
2018056189.tif 000004
【図３】
2018056189.tif 000005
【図４】
2018056189.tif 000006
【図５】
2018056189.tif 000007
【図６】
2018056189.tif 000008
【図７】
2018056189.tif 000009