(57)【要約】【課題】ＪＦＥＴ型ゲート構造を有するスイッチング素子の電流コラプスを抑制する。【解決手段】ゲート駆動装置１０は、第１電源６と第２電源７と第１ハイサイドスイッチ２と第２ハイサイドスイッチ３とローサイドスイッチ４とコントローラ９を備えている。第１電源６の電圧ＶＣＣ１は、スイッチング素子２０のオン電圧ＶＣＣ２よりも高い。コントローラ９は、第１、第２ハイサイドスイッチ２、３を同時にオンし、第２ハイサイドスイッチ３よりも先に第１ハイサイドスイッチ２をオフする。続いて、コントローラ９は、第２ハイサイドスイッチ３をオフするとともにローサイドスイッチ４をオンする。スイッチング素子２０のゲート２０ｃに印加される電圧パルスは、初期電圧ＶＣＣ１がオン電圧ＶＣＣ２よりも高い。電圧パルスの初期に多くの正孔を注入し、トラップされた電子を速やかに消滅させ、電流コラプスを抑制する。【選択図】図２
2018196026.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と窒化物半導体積層体の間にｐ型窒化物半導体層を介在させているＪＦＥＴ型ゲート構造を有しているスイッチング素子を駆動するゲート駆動装置であり、
前記スイッチング素子をターンオンさせる電圧パルスであってパルス立ち上がりから第１所定時間の間は前記スイッチング素子のオン電圧よりも高い初期電圧に保持されており、前記第１所定時間の後、第２所定時間の間は前記オン電圧に保持される電圧パルスを前記スイッチング素子のゲート端子に供給する、ゲート駆動装置。
【請求項２】
前記初期電圧を供給する第１電源と、
前記オン電圧を供給する第２電源と、
前記第１電源と前記ゲート端子との間に接続されている第１ハイサイドスイッチと、
前記第２電源と前記ゲート端子との間に接続されている第２ハイサイドスイッチと、
前記第２電源と前記ゲート端子との間で前記第２ハイサイドスイッチと直列に接続されており、前記ゲート端子側から前記第２電源側へ向けての電流逆流を防止するダイオードと、
前記ゲート端子とグランドとの間に接続されているローサイドスイッチと、
前記第１ハイサイドスイッチと前記第２ハイサイドスイッチを同時にオンするとともに前記ローサイドスイッチをオフし、前記第２ハイサイドスイッチよりも先に前記１ハイサイドスイッチをオフし、続いて前記第２ハイサイドスイッチをオフするとともに前記ローサイドスイッチをオンするコントローラと、
を備えている、請求項１に記載のゲート駆動装置。
【請求項３】
前記コントローラは、前記スイッチング素子に印加されている電圧が高いほど前記第１所定時間を長くする、請求項２に記載のゲート駆動装置。
【請求項４】
前記コントローラは、前記スイッチング素子の前回のオン期間に流れた電流量が大きいほど前記第１所定時間を長くする、請求項２に記載のゲート駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、ゲート電極と窒化物半導体積層体の間にｐ型窒化物半導体層を介在させているＪＦＥＴ（Junction Field Effect Transistor）型ゲート構造を有しているスイッチング素子を駆動するゲート駆動装置に関する。
【背景技術】
【０００２】
ゲート電極と窒化物半導体積層体の間にｐ型窒化物半導体層を介在させているＪＦＥＴ型ゲート構造を有しているスイッチング素子に関し、電流コラプスと呼ばれる現象が知られている。電流コラプスとは、ターンオンした直後のドレイン電流が小さくなる現象である。電流コラプスは、スイッチング素子が前回にターンオフしたとき、ドレイン側端部近傍の窒化物半導体積層体の表面準位又は窒化物半導体層とパッシベーション膜の間の界面準位等のトラップ準位に電子が捕捉されることが一つの原因だと考えられている。
【０００３】
電流コラプスを抑制する技術の一つが特許文献１に開示されている。特許文献１の技術では、ＪＦＥＴ型ゲート構造を有するスイッチング素子自体の構造を工夫し、電流コラプスを抑える。特許文献１に開示されているスイッチング素子では、ドレイン電極の近傍に正孔注入部が設けられている。正孔注入部は、ｐ型の窒化物半導体層とその上に形成された正孔注入電極を備えている。正孔注入電極は、ドレイン電極と同電位に保持される。そのスイッチング素子では、ターンオンしたときに正孔注入部から２次元電子ガス層に正孔が注入される。注入された正孔がトラップされた電子を消滅させる。その結果、電流コラプスが抑えられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−１５６５１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本明細書は、スイッチング素子を駆動するゲート駆動装置の工夫により電流コラプスを抑制する技術を提供する。ゲート駆動装置の工夫により電流コラプスを抑えるので、従来の通常のＪＦＥＴ型ゲート構造のスイッチング素子であっても電流コラプスを抑えることができる。
【課題を解決するための手段】
【０００６】
本明細書が開示するゲート駆動装置は、スイッチング素子をターンオンさせる電圧パルスを工夫する。ゲート駆動装置は、パルス立ち上がりから第１所定時間の間はスイッチング素子のオン電圧よりも高い初期電圧に保持されており、第１所定時間の後、第２所定時間の間はオン電圧に保持される電圧パルスをスイッチング素子のゲート端子（ゲート電極と導通している端子）に供給する。このゲート駆動装置は、第１所定時間の間の高い初期電圧の印加により、多くの正孔をゲート電極から注入し、トラップされた電子を早期に消滅させる。その結果、電流コラプスが抑えられる。
【０００７】
ゲート駆動装置の具体例は、第１電源と第２電源と第１ハイサイドスイッチと第２ハイサイドスイッチとダイオードとローサイドスイッチとコントローラを備えている。第１電源は、初期電圧を供給する。第２電源は、オン電圧を供給する。第１ハイサイドスイッチは、第１電源とスイッチング素子のゲート端子との間に接続されている。第２ハイサイドスイッチは、第２電源とゲート端子との間に接続されている。ダイオードは、第２電源とゲート端子との間で第２ハイサイドスイッチと直列に接続されており、ゲート端子側から第２電源側へ向けての電流逆流を防止する。ダイオードは、カソードがゲート端子側に位置し、アノードが第２電源側に位置する向きで接続される。ローサイドスイッチは、ゲート端子とグランドとの間に接続されている。コントローラは、第１ハイサイドスイッチと第２ハイサイドスイッチを同時にオンするとともにローサイドスイッチをオフし、第２ハイサイドスイッチよりも先に第１ハイサイドスイッチをオフする。続いて、コントローラは、第２ハイサイドスイッチをオフするとともにローサイドスイッチをオンする。
【０００８】
コントローラは、第１ハイサイドスイッチをオンしている時間（上記した第１所定時間）を調整することができる。具体的には、コントローラは、スイッチング素子に印加されている電圧が高いほど第１所定時間を長くする。スイッチング素子に印加されている電圧が高いほど、前回のターンオフ時にトラップされる電荷の量が多くなる。スイッチング素子に印加されている電圧が高いほど第１所定時間を長くすることで、トラップされた電子を消滅させるのに初期電圧を効率よく印加することができる。
【０００９】
あるいは、コントローラは、スイッチング素子の前回ターンオン時に流れた電流量が大きいほど第１所定時間を長くしてもよい。前回のターンオン時に流れた電流量が大きいほど、トラップされる電子の量が多くなる。ターンオン時に流れた電流量に応じて第１所定時間を長くすることによって、トラップされた電子を消滅させるのにより効率良く初期電圧を印加することができる。
【００１０】
本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。
【図面の簡単な説明】
【００１１】
【図１】スイッチング素子の断面図である。
【図２】実施例のゲート駆動装置の回路図である。
【図３】ゲート駆動信号の一例のタイムチャートである。
【発明を実施するための形態】
【００１２】
図面を参照して実施例のゲート駆動装置を説明する。まず、ゲート駆動装置が駆動するスイッチング素子２０の構造を説明する。図１は、スイッチング素子２０の断面図である。スイッチング素子２０は、ＪＦＥＴ型ゲート構造を有する窒化物半導体装置である。スイッチング素子２０は、基板２１、バッファ層２２、窒化物半導体積層体２５、ｐ型窒化物半導体層２６、パッシベーション膜３０、ドレイン電極２７、ソース電極２８、及び、ゲート電極２９を備える。
【００１３】
基板２１の材料には、窒化物半導体系の半導体材料が結晶成長可能なものが用いられている。基板２１の材料には、一例では窒化ガリウム、サファイア、炭化珪素、又はシリコンが用いられる。
【００１４】
バッファ層２２は、基板２１の上面に接して設けられている。バッファ層２２の材料には、一例ではノンドープの窒化ガリウム（i-GaN）、ノンドープの窒化アルミニウム（i-AlN）、ノンドープの窒化アルミニウムガリウム（i-AlGaN）が用いられる。バッファ層２２は、有機金属気相成長法（MOCVD: Metal Organic Chemical Vapor Deposition）を利用して、基板２１上に低温下で積層される。
【００１５】
窒化物半導体積層体２５は、電子走行層２３及びバリア層２４を有する。電子走行層２３は、バッファ層２２の上面に接して設けられている。電子走行層２３の材料には、一例ではノンドープの窒化ガリウム（i-GaN）が用いられる。電子走行層２３は、有機金属気相成長法を利用して、バッファ層２２上に積層される。バリア層２４は、電子走行層２３の上面に接して設けられている。バリア層２４の材料には、一例ではノンドープの窒化アルミニウムガリウム（i-AlGaN）が用いられる。バリア層２４は、有機金属気相成長法を利用して、電子走行層２３上に積層される。バリア層２４のバンドギャップは、電子走行層２３のバンドギャップよりも大きい。このため、電子走行層２３とバリア層２４のヘテロ接合面のうちの電子走行層２３の側には、２次元電子ガス層が形成される。
【００１６】
ｐ型窒化物半導体層２６は、バリア層２４の上面に接して設けられており、ドレイン電極２７とソース電極２８の間であってドレイン電極２７とソース電極２８の双方から離れて配置されている。ｐ型窒化物半導体層２６の材料には、一例ではマグネシウムがドープされた窒化ガリウム（p-GaN）又は窒化アルミニウムガリウム（p-AlGaN）が用いられる。ｐ型窒化物半導体層２６のマグネシウムのドーパント濃度は、一例では１×１０18〜１×１０20［ｃｍ-3］である。ｐ型窒化物半導体層２６は、有機金属気相成長法を利用して、バリア層２４の上面に積層される。
【００１７】
パッシベーション膜３０は、ｐ型窒化物半導体層２６の上面に接して設けられている。パッシベーション膜３０は、ドレイン電極２７、ソース電極２８及びゲート電極２９を露出させるように、それら電極以外の領域を被覆する。パッシベーション膜３０の材料には、一例ではＵＳＧ（Undoped Silicate Glasses）膜、窒化シリコン（SiN）又は酸化アルミニウム（Al2O3）が用いられる。
【００１８】
ドレイン電極２７及びソース電極２８の各々は、バリア層２４の上面に接して設けられている。ドレイン電極２７とソース電極２８は、ｐ型窒化物半導体層２６を間に置いて対向する位置に配置されている。ドレイン電極２７の材料には、窒化物半導体系の材料に対してオーミック接触可能な材料が用いられるのが望ましい。ドレイン電極２７の材料には、一例ではチタンとアルミニウムの積層電極が用いられる。ソース電極２８の材料にも、窒化物半導体系の材料に対してオーミック接触可能な材料が用いられるのが望ましい。ソース電極２８の材料には、一例ではチタンとアルミニウムの積層電極が用いられる。これにより、ドレイン電極２７及びソース電極２８の各々は、電子走行層２３とバリア層２４のヘテロ接合面近傍に形成される２次元電子ガス層に対してオーミック接触可能に構成される。ドレイン電極２７及びソース電極２８の各々は、電子ビーム蒸着技術を利用して、バリア層２４の上面に成膜される。
【００１９】
ゲート電極２９は、ｐ型窒化物半導体層２６の上面に接して設けられている。ゲート電極２９の材料には、窒化物半導体系の材料に対してオーミック接触可能な材料が用いられるのが望ましい。ゲート電極２９の材料には、一例ではチタンとアルミニウムの積層電極が用いられる。これにより、ゲート電極２９は、ｐ型窒化物半導体層２６に対してオーミック接触可能に構成される。ゲート電極２９は、電子ビーム蒸着技術を利用して、ｐ型窒化物半導体層２６の上面に成膜される。なお、ゲート電極２９の材料には、窒化物半導体系の材料に対してショットキー接触可能な材料が用いられてもよい。
【００２０】
次に、スイッチング素子２０の動作を説明する。スイッチング素子２０は、ノーマリオフで動作する。スイッチング素子２０は、ドレイン電極２７に正電位が印加され、ソース電極２８に接地電位が印加されて用いられる。ゲート電極２９が接地されているとき、ｐ型窒化物半導体層２６から伸びる空乏層が、ｐ型窒化物半導体層２６の下方において、電子走行層２３とバリア層２４のヘテロ接合面近傍の２次元電子ガス層の電子を枯渇させる。このため、ドレイン電極２７とソース電極２８の間の電流経路は、このｐ型窒化物半導体層２６が対向するヘテロ接合面において遮断され、スイッチング素子２０はオフになる。
【００２１】
ゲート電極２９に正電位が印加されると、ｐ型窒化物半導体層２６から伸びていた空乏層が縮小し、ｐ型窒化物半導体層２６の下方においても、電子走行層２３とバリア層２４のヘテロ接合面近傍に２次元電子ガス層が発生する。ソース電極２８から注入された電子は、２次元電子ガス層を介してドレイン電極２７に流れ、スイッチング素子２０はオンになる。このように、スイッチング素子２０は、ノーマリオフで動作する。
【００２２】
スイッチング素子２０がオンからオフに変化すると、ｐ型窒化物半導体層２６の近傍でバリア層２４の表面準位又はバリア層２４とパッシベーション膜３０の間の界面準位等のトラップ準位に電子が捕捉される。その後にスイッチング素子２０がターンオンしたとき、捕捉された電子による負電荷により２次元電子ガス層の電子が減少し、ターンオン直後のドレイン電流が小さくなってしまう。これが電流コラプス現象である。本実施例のゲート駆動装置は、スイッチング素子２０のゲート電極２９（ゲート端子）に供給する電圧パルスの初期の電圧をオン電圧より高くすることで、通常のオン時よりも多くの正孔をゲート電極２９を通じて注入し、トラップされた電子を速やかに消滅させ、電流コラプスを抑制する。
【００２３】
図２にゲート駆動装置１０の回路図を示す。図２には、制御対象のスイッチング素子２０とそれにつながっている負荷装置４０も図示してある。負荷装置４０は負荷電源４１から電力供給を受ける。負荷装置４０は、スイッチング素子２０がターンオンすると動作し、スイッチング素子２０がターンオフすると動作を停止する。即ち、スイッチング素子２０は、負荷装置４０の起動停止スイッチの役割を果たす。スイッチング素子２０のドレイン端子２０ａが負荷装置４０と接続されており、ソース端子２０ｂがグランド１２に接続されている。スイッチング素子２０のゲート端子２０ｃがゲート駆動装置１０の出力端１０ａに接続されている。なお、ドレイン端子２０ａ、ソース端子２０ｂ、ゲート端子２０ｃは、それぞれ、図１のドレイン電極２７、ソース電極２８、ゲート電極２９と導通している。
【００２４】
ゲート駆動装置１０は、第１電源６、第２電源７、第１ハイサイドスイッチ２、第２ハイサイドスイッチ３、ローサイドスイッチ４、ダイオード５、インバータ８、コントローラ９を備えている。出力端１０ａから、スイッチング素子２０を駆動する電圧パルスが出力される。出力端１０ａが、スイッチング素子２０のゲート端子２０ｃに接続される。
【００２５】
第２電源７は、不図示の共通電源に接続された電圧レギュレータであり、共通電源の電圧をスイッチング素子２０のオン電圧ＶＣＣ２に変換して出力する。第１電源６は、オン電圧よりも高い電圧（初期電圧ＶＣＣ１）を供給する。第１電源６は、不図示の共通電源の電圧を初期電圧ＶＣＣ１に変換して出力する電圧レギュレータである。スイッチング素子２０のオン電圧ＶＣＣ２は、概ね１〜５［Ｖ］の範囲で設定される。初期電圧ＶＣＣ１は、概ね、６〜１０［Ｖ］の範囲で設定される。典型的には、初期電圧ＶＣＣ１は、オン電圧ＶＣＣ２の約２倍に設定される。スイッチング素子２０のオン電圧ＶＣＣ２の一例は５［Ｖ］であり、初期電圧ＶＣＣ１の一例は、オン電圧ＶＣＣ２の２倍の１０［Ｖ］である。
【００２６】
第１ハイサイドスイッチ２は、第１電源６と出力端１０ａ（即ちスイッチング素子２０のゲート端子２０ｃ）との間に接続されている。第１ハイサイドスイッチ２は、第１電源６とゲート端子２０ｃの間を接続したり遮断したりする。第２ハイサイドスイッチ３は、第２電源７と出力端１０ａ（即ちゲート端子２０ｃ）との間に接続されている。第２ハイサイドスイッチ３は、第２電源７とゲート端子２０ｃの間を接続したり遮断したりする。ダイオード５は、第２電源７と出力端１０ａ（即ちゲート端子２０ｃ）との間で第２ハイサイドスイッチ３と直列に接続されている。ダイオード５は、第１ハイサイドスイッチ２と第２ハイサイドスイッチ３が共にオンしたときに、ゲート端子２０ｃの側から第２電源７の側へ向けての第１電源６の電流逆流を防止するために備えられている。ローサイドスイッチ４は、出力端１０ａ（即ちゲート端子２０ｃ）とグランド１２との間に接続されている。ローサイドスイッチ４のゲート端子にインバータ８が接続されている。
【００２７】
第１ハイサイドスイッチ２、第２ハイサイドスイッチ３、ローサイドスイッチ４は、いずれもトランジスタであり、コントローラ９によって制御される。第１ハイサイドスイッチ２、第２ハイサイドスイッチ３、ローサイドスイッチ４は、いずれもノーマリオフのＮチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect Transistor）である。
【００２８】
コントローラ９の第１制御信号Ｖｇ１が第１ハイサイドスイッチ２のゲート端子に供給される。コントローラ９の第２制御信号Ｖｇ２が第２ハイサイドスイッチ３のゲート端子に供給される。第２制御信号Ｖｇ２の信号線は、インバータ８を介してローサイドスイッチ４のゲート端子にも接続されている。第２制御信号Ｖｇ２がハイレベル（オン電圧）のとき、第２ハイサイドスイッチ３のゲート端子はハイレベルになり、ローサイドスイッチ４のゲート端子はロウレベル（オフ電圧）になる。逆に、第２制御信号Ｖｇ２がロウレベル（オフ電圧）のとき、第２ハイサイドスイッチ３のゲート端子はロウレベル（オフ電圧）になり、ローサイドスイッチ４のゲート端子はハイレベル（オン電圧）になる。即ち、第２ハイサイドスイッチ３とローサイドスイッチ４は、一方がオン状態のとき他方がオフ状態となるように動作する。別言すれば、第２ハイサイドスイッチ３とローサイドスイッチ４は、互いに相補的に動作する。第２ハイサイドスイッチ３とローサイドスイッチ４のこの動作により、（第１ハイサイドスイッチ２がオフのとき、）出力端１０ａ（即ちスイッチング素子２０のゲート端子２０ｃ）は、オン電圧ＶＣＣ２とグランド電位のどちらかに保持される。
【００２９】
スイッチング素子２０をターンオンさせるには、オン電圧ＶＣＣ２をゲート端子２０ｃに印加すればよいが、ゲート駆動装置１０では、電流コラプスを抑制すべく、電圧パルスの初期の一定期間にオン電圧ＶＣＣ２よりも高い初期電圧ＶＣＣ１を印加する。
【００３０】
コントローラ９の動作を、図３を参照しつつ説明する。図３は、ゲート駆動信号（電圧パルス信号）のタイムチャートである。コントローラ９は、時刻ｔ１に第１ハイサイドスイッチ２と第２ハイサイドスイッチ３を同時にオンする。なお、第２ハイサイドスイッチ３をオンすると付随的にローサイドスイッチ４はオフになる。出力電圧（ゲート端子２０ｃに印加される電圧）は、第１電源６の初期電圧ＶＣＣ１となる。即ち、スイッチング素子２０のゲート端子２０ｃに初期電圧ＶＣＣ１が印加される。
【００３１】
コントローラ９は、第１所定時間ｄＴ１の間、第１ハイサイドスイッチ２と第２ハイサイドスイッチ３をオンに保持する。このとき、ローサイドスイッチ４はオフに保持される。コントローラ９は、時刻ｔ２に、第２ハイサイドスイッチ３よりも先に第１ハイサイドスイッチ２をオフする。出力電圧は、オン電圧ＶＣＣ２に下がる。即ち、スイッチング素子２０のゲート端子２０ｃに印加される電圧が初期電圧ＶＣＣ１からオン電圧ＶＣＣ２に下がる。続いてコントローラ９は、第２所定時間ｄＴ２の間、第２ハイサイドスイッチ３をオンに保持し、ローサイドスイッチ４をオフに保持する。第２所定時間ｄＴ２の後、コントローラ９は、時刻ｔ３に第２ハイサイドスイッチ３をオフするとともにローサイドスイッチ４をオンする。時刻ｔ３に出力電圧はゼロとなり、電圧パルスは終了する。
【００３２】
コントローラ９は、例えばデューティ比によって、第１所定時間ｄＴ１を調整する。例えば、デューティ比を小さくすると第１所定時間ｄＴ１が短くなり、デューティ比を大きくすると、第１所定時間ｄＴ１が長くなる。
【００３３】
電圧パルスの立ち上がりから第１所定時間ｄＴ１の間、ゲート端子２０ｃに印加する電圧をオン電圧ＶＣＣ２よりも高い初期電圧ＶＣＣ１をゲート端子２０ｃに印加することで、スイッチング素子２０のゲート電極２９を通じて多くの正孔が注入され、前回のターンオフ時にトラップされた電子が速やかに消滅する。こうして、電流コラプスが抑制される。
【００３４】
コントローラ９は、電圧パルスの立ち上がりから初期電圧ＶＣＣ１を保持する第１所定時間ｄＴ１を、例えば次のように設定する。コントローラ９には、負荷装置４０に加わる電圧を計測する電圧センサ４３（図２参照）の信号線と、負荷装置４０に流れる電流を計測する電流センサ４２（図２参照）の信号線が接続されている。コントローラ９は、負荷装置４０に加わる電圧が高いほど、第１所定時間ｄＴ１を長くする。このことは、コントローラ９は、スイッチング素子２０の両端電圧が高いほど第１所定時間ｄＴ１を長くすることと等価である。あるいは、コントローラ９は、スイッチング素子２０の前回のオン期間に流れた電流量が大きいほど、第１所定時間ｄＴ１を長くする。このことは、コントローラ９が、スイッチング素子２０の前回のオン期間に流れた電流量が大きいほど、第１所定時間ｄＴ１を長くすることと等価である。スイッチング素子２０の両端電圧が大きいほど、スイッチング素子２０の前回のターンオフ時にトラップされる電子が多くなる。あるいは、スイッチング素子２０の前回のオン期間に流れる電流量が大きいほど、前回のターンオフ時にトラップされる電子が多くなる。それゆえ、スイッチング素子２０の両端電圧が高いほど、あるいは、前回のオン期間に流れた電流量が大きいほど、第１所定時間ｄＴ１を長くすることは、トラップされた電子の量に応じて初期電圧を加える時間（第１所定時間ｄＴ１）を長くすることを意味する。トラップされた電子の量に応じて第１所定時間ｄＴ１を調整することで、初期電圧ＶＣＣ１を効率的にスイッチング素子２０に印加することができる。別言すれば、初期電圧ＶＣＣ１を無駄に印加することが避けられる。
【００３５】
なお、電圧パルスの総時間（ｄＴ１＋ｄＴ２）は、負荷装置４０を動作させたい時間であり、コントローラ９は、不図示の上位コントローラから総時間の情報を受け取る。コントローラ９は、上位コントローラから受け取った総時間から、初期電圧ＶＣＣ１を加えるべき時間（第１所定時間ｄＴ１）を引いた時間を、オン電圧を印加する時間（第２所定時間ｄＴ２）として定める。
【００３６】
実施例で説明した技術に関する留意点を述べる。第１ハイサイドスイッチ２、第２ハイサイドスイッチ３、ローサイドスイッチ４は、Ｎチャネル型ＭＯＳＦＥＴ以外のデバイスで代用されてもよい。
【００３７】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３８】
２：第１ハイサイドスイッチ
３：第２ハイサイドスイッチ
４：ローサイドスイッチ
５：ダイオード
６：第１電源
７：第２電源
８：インバータ
９：コントローラ
１０：ゲート駆動装置
１２：グランド
２０：スイッチング素子
２０ａ：ドレイン端子
２０ｂ：ソース端子
２０ｃ：ゲート端子
２１：基板
２２：バッファ層
２３：電子走行層
２４：バリア層
２５：窒化物半導体積層体
２６：ｐ型窒化物半導体層
２７：ドレイン電極
２８：ソース電極
２９：ゲート電極
３０：パッシベーション膜
４０：負荷装置
４１：負荷電源
４２：電流センサ
４３：電圧センサ
【図１】
2018196026.tif 000003
【図２】
2018196026.tif 000004
【図３】
2018196026.tif 000005