(57)【要約】【課題】同一設計構造で複数種類の要求抵抗値に容易に対応できる小型・微細化されたチップ抵抗器が望まれていた。【解決手段】チップ抵抗器１０を、基板上に抵抗回路網１４を有する構成とする。抵抗回路網１４は、マトリックス状に配列された等しい抵抗値を有する多数個の抵抗体Ｒを含む。抵抗体Ｒの１個または複数個が電気的に接続されて、複数種類の抵抗単位体とされている。複数種類の抵抗単位体は、接続用導体膜Ｃおよびヒューズ膜Ｆを用いて所定の態様で接続されている。ヒューズ膜Ｆを選択的に溶断すれば、抵抗単位体が抵抗回路網１４に電気的に組み込まれたり、抵抗回路網から電気的に分離でき、抵抗回路網１４の抵抗値を要求される抵抗値とすることができる。【選択図】図２
2018056599.tif 000002
【特許請求の範囲】
【請求項１】
実装面としての一方面およびその反対側の他方面を有し、その側面が直線状に形成されたシリコン製の基板と、
前記基板の前記一方面および両側面を覆い、開口が形成された保護層と、
前記基板の前記一方面上にのみ形成され、前記保護層の前記開口に配置された第１接続電極および第２接続電極と、
前記第１接続電極および前記第２接続電極に接続されている抵抗回路網とを含み、
前記抵抗回路網は、
前記基板上にマトリックス状に配列された等しい抵抗値を有する多数個の抵抗体と、
前記抵抗体の１個または複数個が電気的に接続されて構成された複数種類の抵抗単位体と、
前記複数種類の抵抗単位体を所定の態様で接続している回路網接続手段と、
前記抵抗単位体に個別に対応して設けられ、当該抵抗単位体を前記抵抗回路網に電気的に組み込み、または前記抵抗回路網から電気的に分離するために溶断可能な複数のヒューズ膜と、
を含み、
前記抵抗体は、
前記基板上に延びる抵抗膜ラインと、
前記抵抗膜ライン上に、ライン方向に一定間隔をあけて積層された導体膜とを含み、
平面視で、一定幅の抵抗体膜ラインおよび導体膜が一定間隔をあけて交互に配列されるように、前記導体膜が積層されていない前記一定間隔部分の抵抗膜ラインが１個の抵抗体を構成しており、
前記基板の前記他方面は、研磨面であり、
前記第１接続電極および前記第２接続電極は、前記保護層の前記開口から上側にはみ出して、平面視において前記開口よりも大きい部分を有しており、
前記保護層の前記基板の両側面を覆う部分は、前記基板の前記他方面において、前記基板の前記他方面と面一となる端部を有していることを特徴とするチップ抵抗器。
【請求項２】
前記抵抗体の導体膜、前記抵抗単位体に含まれる接続用導体膜、前記回路網接続手段に含まれる接続用導体膜および前記ヒューズ膜は、同一レイヤーに形成された同一材料の金属膜を含むことを特徴とする、請求項１記載のチップ抵抗器。
【請求項３】
前記抵抗単位体は、前記抵抗体が複数個直列に接続されたものを含むことを特徴とする、請求項１または２に記載のチップ抵抗器。
【請求項４】
前記抵抗単位体は、前記抵抗体が複数個並列に接続されたものを含むことを特徴とする、請求項１または２に記載のチップ抵抗器。
【請求項５】
前記複数種類の抵抗単位体は、接続される前記抵抗体の個数が設定され、互いに抵抗値が等比数列をなしていることを特徴とする、請求項１〜４のいずれかに記載のチップ抵抗器。
【請求項６】
前記回路網接続手段は、前記複数種類の抵抗単位体を直列に接続する接続用導電膜を含むことを特徴とする、請求項１〜５のいずれかに記載のチップ抵抗器。
【請求項７】
前記回路網接続手段は、前記複数種類の抵抗単位体を並列に接続する接続用導電膜を含むことを特徴とする、請求項１〜６のいずれかに記載のチップ抵抗器。
【請求項８】
前記複数のヒューズ膜は、前記複数個の抵抗体のマトリックス状配列の一端に沿って直線状に配列されていることを特徴とする、請求項１〜７のいずれかに記載のチップ抵抗器。
【請求項９】
前記抵抗単位体は、予め定める個数の抵抗体の接続で構成され、前記抵抗回路網に組み込まれて分離できない基準抵抗単位体を含むことを特徴とする、請求項１〜８のいずれかに記載のチップ抵抗器。
【請求項１０】
前記抵抗体の抵抗膜ラインは、ＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮで形成されていることを特徴とする、請求項１〜９のいずれかに記載のチップ抵抗器。
【請求項１１】
前記抵抗膜ラインおよび導体膜は、一括してパターニングされて形成されていることを特徴とする、請求項１〜１０のいずれかに記載のチップ抵抗器。
【請求項１２】
前記保護層は、ポリイミドからなる、請求項１〜１１のいずれか一項に記載のチップ抵抗器。
【請求項１３】
実装面としての一方面およびその反対側の他方面を有し、その側面が直線状に形成されたシリコン製の基板と、
前記基板の前記一方面および両側面を覆い、開口が形成された保護層と、
前記基板の前記一方面上のみに形成され、前記保護層の前記開口に配置された第１接続電極および第２接続電極と、
前記基板の前記一方面上に形成され、一端側が前記第１接続電極に接続され、他端側が前記第２接続電極に接続されている配線膜により接続された複数の抵抗体を有する抵抗回路網と、
前記抵抗体を前記抵抗回路網に電気的に組み込み、または前記抵抗回路網から電気的に分離するために溶断可能な複数のヒューズ膜と、
を含み、
前記基板の前記他方面は、研磨面であり、
前記第１接続電極および前記第２接続電極は、前記保護層の前記開口から上側にはみ出して、平面視において前記開口よりも大きい部分を有しており、
前記保護層の前記基板の両側面を覆う部分は、前記基板の前記他方面において、前記基板の前記他方面と面一となる端部を有していることを特徴とする、電子機器。
【請求項１４】
前記抵抗体がＴｉＯＮまたはＴｉＳｉＯＮからなることを特徴とする、請求項１３記載の電子機器。
【請求項１５】
前記抵抗体と前記配線膜とが一括してパターニングされていることを特徴とする、請求項１３または１４記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスクリート部品としてのチップ抵抗器および抵抗回路網を有する電子機器に関する。
【背景技術】
【０００２】
チップ抵抗器は、従来、セラミック等の絶縁基板と、その表面に材料ペーストをスクリーン印刷して形成された抵抗膜と、抵抗膜に接続された電極とを含む構成をしている。そして、チップ抵抗器の抵抗値を目標値に合わせるために、抵抗膜に対してレーザ光線を照射してトリミング溝を刻設するレーザトリミングが行われていた。より具体的には、抵抗膜の抵抗値を測定しながら、その測定値が目標値になるまでトリミング溝を刻設するという方法が採られていた（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−７６９１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のチップ抵抗器は、セラミック等の絶縁基板の表面に抵抗膜がスクリーン印刷等により形成される。抵抗膜の形成では、目標抵抗値の抵抗膜が設計されるが、実際に印刷された抵抗膜は目標抵抗値とずれがあるため、レーザトリミングによって抵抗値が目標値になるように合わせ込まれる。従って、幅広い抵抗値に対応することができない。
本発明は、かかる背景のもとになされたものであり、基板上に抵抗回路網を有する、従来のチップ抵抗器とは異なる構成の新規なチップ抵抗器を提供することを主たる目的とする。
【０００５】
本発明は、また、同一設計構造で複数種類の要求抵抗値に容易に対応できる抵抗回路網を有する電子機器を提供することを他の目的とする。
【課題を解決するための手段】
【０００６】
本発明の一の局面に係るチップ抵抗器は、実装面としての一方面およびその反対側の他方面を有し、その側面が直線状に形成されたシリコン製の基板と、前記基板の前記一方面および両側面を覆い、開口が形成された保護層と、前記基板の前記一方面上にのみ形成され、前記保護層の前記開口に配置された第１接続電極および第２接続電極と、前記第１接続電極および前記第２接続電極に接続されている抵抗回路網とを含み、前記抵抗回路網は、前記基板上にマトリックス状に配列された等しい抵抗値を有する多数個の抵抗体と、前記抵抗体の１個または複数個が電気的に接続されて構成された複数種類の抵抗単位体と、前記複数種類の抵抗単位体を所定の態様で接続している回路網接続手段と、前記抵抗単位体に個別に対応して設けられ、当該抵抗単位体を前記抵抗回路網に電気的に組み込み、または前記抵抗回路網から電気的に分離するために溶断可能な複数のヒューズ膜と、を含み、前記抵抗体は、前記基板上に延びる抵抗膜ラインと、前記抵抗膜ライン上に、ライン方向に一定間隔をあけて積層された導体膜とを含み、平面視で、一定幅の抵抗体膜ラインおよび導体膜が一定間隔をあけて交互に配列されるように、前記導体膜が積層されていない前記一定間隔部分の抵抗膜ラインが１個の抵抗体を構成しており、前記基板の前記他方面は、研磨面であり、前記第１接続電極および前記第２接続電極は、前記保護層の前記開口から上側にはみ出して、平面視において前記開口よりも大きい部分を有しており、前記保護層の前記基板の両側面を覆う部分は、前記基板の前記他方面において、前記基板の前記他方面と面一となる端部を有している。
【０００７】
また、本発明の他の局面に係る電子部品は、実装面としての一方面およびその反対側の他方面を有し、その側面が直線状に形成されたシリコン製の基板と、前記基板の前記一方面および両側面を覆い、開口が形成された保護層と、前記基板の前記一方面上のみに形成され、前記保護層の前記開口に配置された第１接続電極および第２接続電極と、前記基板の前記一方面上に形成され、一端側が前記第１接続電極に接続され、他端側が前記第２接続電極に接続されている配線膜により接続された複数の抵抗体を有する抵抗回路網と、前記抵抗体を前記抵抗回路網に電気的に組み込み、または前記抵抗回路網から電気的に分離するために溶断可能な複数のヒューズ膜と、を含み、前記基板の前記他方面は、研磨面であり、前記第１接続電極および前記第２接続電極は、前記保護層の前記開口から上側にはみ出して、平面視において前記開口よりも大きい部分を有しており、前記保護層の前記基板の両側面を覆う部分は、前記基板の前記他方面において、前記基板の前記他方面と面一となる端部を有している。
【図面の簡単な説明】
【０００８】
【図１】図１（Ａ）は、第１発明の一実施形態に係るチップ抵抗器１０の外観構成を示す図解的な斜視図であり、図１（Ｂ）は、チップ抵抗器１０が基板上に実装された状態を示す側面図である。
【図２】図２は、チップ抵抗器１０の平面図であり、第１接続電極１２、第２接続電極１３および抵抗回路網１４の配置関係ならびに抵抗回路網１４の平面視の構成を示す図である。
【図３Ａ】図３Ａは、図２に示す抵抗回路網１４の一部分を拡大して描いた平面図である。
【図３Ｂ】図３Ｂは、抵抗回路網１４における抵抗体Ｒの構成を説明するために描いた長さ方向の縦断面図である。
【図３Ｃ】図３Ｃは、抵抗回路網１４における抵抗体Ｒの構成を説明するために描いた幅方向の縦断面図である。
【図４】図４は、抵抗体膜ライン２０および導体膜２１の電気的特徴を回路記号および電気回路図で示した図である。
【図５】図５（Ａ）は、図２に示すチップ抵抗器の平面図の一部分を拡大して描いたヒューズ膜Ｆを含む領域の部分拡大平面図であり、図５（Ｂ）は、図５（Ａ）のＢ−Ｂに沿う断面構造を示す図である。
【図６】図６は、図２に示す抵抗回路網１４における複数種類の抵抗単位体を接続する接続用導体膜Ｃおよびヒューズ膜Ｆの配列関係と、その接続用導体膜Ｃおよびヒューズ膜Ｆに接続された複数種類の抵抗単位体との接続関係を図解的に示す図である。
【図７】図７は、抵抗回路網１４の電気回路図である。
【図８】図８は、チップ抵抗器３０の平面図であり、第１接続電極１２、第２接続電極１３および抵抗回路網１４の配置関係ならびに抵抗回路網１４の平面視の構成を示す図である。
【図９】図９は、図８に示す抵抗回路網１４における複数種類の抵抗単位体を接続する接続用導体膜Ｃおよびヒューズ膜Ｆの配置関係と、その接続用導体膜Ｃおよびヒューズ膜Ｆに接続された複数種類の抵抗単位体との接続関係を図解的に示す図である。
【図１０】図１０は、抵抗回路網１４の電気回路図である。
【図１１】図１１（Ａ）（Ｂ）は、図１０に示す電気回路の変形例を示す電気回路図である。
【図１２】図１２は、第１発明のさらに他の実施形態に係る抵抗回路網１４の電気回路図である。
【図１３】図１３は、具体的な抵抗値を表示したチップ抵抗器における抵抗回路網の構成例を示す電気回路図である。
【図１４】図１４は、第１発明の一実施例にかかる電子機器１の回路図である。
【図１５】図１５は、ウエハからチップ抵抗器が切り出されることを説明する図解図である。
【図１６】図１６（ａ）は、第２発明の一実施形態に係る電子機器の構成を説明するための模式的な斜視図であり、図１６（ｂ）は、電子機器が回路基板に実装された状態を示す模式的な側面図である。
【図１７】図１７は、電子機器の平面図であり、第１接続電極、第２接続電極および素子の配置関係ならびに素子の平面視の構成を示す図である。
【図１８Ａ】図１８Ａは、図１７に示す素子の一部分を拡大して描いた平面図である。
【図１８Ｂ】図１８Ｂは、素子における抵抗体の構成を説明するために描いた図１８ＡのＢ−Ｂに沿う長さ方向の縦断面図である。
【図１８Ｃ】図１８Ｃは、素子における抵抗体の構成を説明するために描いた図１８ＡのＣ−Ｃに沿う幅方向の縦断面図である。
【図１９】図１９は、抵抗体膜ラインおよび配線膜の電気的特徴を回路記号および電気回路図で示した図である。
【図２０】図２０（ａ）は、図１７に示す電子機器の平面図の一部分を拡大して描いたヒューズ膜を含む領域の部分拡大平面図であり、図２０（ｂ）は、図２０（ａ）のＢ−Ｂに沿う断面構造を示す図である。
【図２１】図２１は、第２発明の実施形態に係る素子の電気回路図である。
【図２２】図２２は、第２発明の他の実施形態に係る素子の電気回路図である。
【図２３】図２３は、第２発明のさらに他の実施形態に係る素子の電気回路図である。
【図２４】図２４は、電子機器の模式的な断面図である。
【図２５Ａ】図２５Ａは、図２４に示す電子機器の製造方法を示す図解的な断面図である。
【図２５Ｂ】図２５Ｂは、図２５Ａの次の工程を示す図解的な断面図である。
【図２５Ｃ】図２５Ｃは、図２５Ｂの次の工程を示す図解的な断面図である。
【図２５Ｄ】図２５Ｄは、図２５Ｃの次の工程を示す図解的な断面図である。
【図２５Ｅ】図２５Ｅは、図２５Ｄの次の工程を示す図解的な断面図である。
【図２５Ｆ】図２５Ｆは、図２５Ｅの次の工程を示す図解的な断面図である。
【図２６】図２６は、図２５Ｂの工程において溝を形成するために用いられるレジストパターンの一部の模式的な平面図である。
【図２７】図２７（ａ）は、図２５Ｂの工程において溝が形成された後のウエハの模式的な平面図であり、図２７（ｂ）は、図２７（ａ）における一部の拡大図である。
【図２８】図２８（ａ）および（ｂ）は、図２５Ｄの工程においてポリイミドのシートをウエハに貼り付ける状態を示す図解的な斜視図である。
【図２９】図２９（ａ）は、電子機器の平面図であり、図２９（ｂ）は、第１の変形例に係る電子機器の平面図であり、図２９（ｃ）は、第２の変形例に係る電子機器の平面図である。
【図３０】図３０（ａ）は、電子機器における他の実施形態にかかる素子の回路構成を示す図であり、図３０（ｂ）は、電子機器におけるさらに他の実施形態にかかる素子の回路構成を示す図である。
【図３１】図３１（Ａ）は、第３発明の一実施形態に係るチップ抵抗器１０の外観構成を示す図解的な斜視図であり、図３１（Ｂ）は、チップ抵抗器１０が基板上に実装された状態を示す側面図である。
【図３２】図３２は、チップ抵抗器１０の平面図であり、第１接続電極１２、第２接続電極１３および抵抗回路網１４の配置関係ならびに抵抗回路網１４の平面視の構成を示す図である。
【図３３Ａ】図３３Ａは、図３２に示す抵抗回路網１４の一部分を拡大して描いた平面図である。
【図３３Ｂ】図３３Ｂは、抵抗回路網１４における抵抗体Ｒの構成を説明するために描いた長さ方向の縦断面図である。
【図３３Ｃ】図３３Ｃは、抵抗回路網１４における抵抗体Ｒの構成を説明するために描いた幅方向の縦断面図である。
【図３４】図３４は、抵抗膜ライン２０および導体膜２１の電気的特徴を回路記号および電気回路図で示した図である。
【図３５】図３５（Ａ）は、図３２に示すチップ抵抗器の平面図の一部分を拡大して描いたヒューズ膜Ｆを含む領域の部分拡大平面図であり、図３５（Ｂ）は、図３５（Ａ）のＢ−Ｂに沿う断面構造を示す図である。
【図３６】図３６は、図３２に示す抵抗回路網１４における複数種類の抵抗単位体を接続する接続用導体膜Ｃおよびヒューズ膜Ｆの配列関係と、その接続用導体膜Ｃおよびヒューズ膜Ｆに接続された複数種類の抵抗単位体との接続関係を図解的に示す図である。
【図３７】図３７は、抵抗回路網１４の電気回路図である。
【図３８】図３８は、チップ抵抗器３０の平面図であり、第１接続電極１２、第２接続電極１３および抵抗回路網１４の配置関係ならびに抵抗回路網１４の平面視の構成を示す図である。
【図３９】図３９は、図３８に示す抵抗回路網１４における複数種類の抵抗単位体を接続する接続用導体膜Ｃおよびヒューズ膜Ｆの配置関係と、その接続用導体膜Ｃおよびヒューズ膜Ｆに接続された複数種類の抵抗単位体との接続関係を図解的に示す図である。
【図４０】図４０は、抵抗回路網１４の電気回路図である。
【図４１】図４１は、抵抗回路網１４における任意の領域の配線膜を積層２層構造とする場合の構成例を示す断面構造図である。
【図４２】図４２（Ａ）（Ｂ）は、図４０に示す電気回路の変形例を示す電気回路図である。
【図４３】図４３は、第３発明のさらに他の実施形態に係る抵抗回路網１４の電気回路図である。
【図４４】図４４は、具体的な抵抗値を表示したチップ抵抗器における抵抗回路網の構成例を示す電気回路図である。
【図４５】図４５は、第３発明の一実施例にかかる電子機器１の回路図である。
【図４６】図４６は、ウエハからチップ抵抗器が切り出されることを説明する図解図である。
【図４７】図４７（ａ）は、第４発明の一実施形態に係る電子機器の構成を説明するための模式的な斜視図であり、図４７（ｂ）は、電子機器が回路基板に実装された状態を示す模式的な側面図である。
【図４８】図４８は、電子機器の平面図であり、第１接続電極、第２接続電極および素子の配置関係ならびに素子の平面視の構成を示す図である。
【図４９Ａ】図４９Ａは、図４８に示す素子の一部分を拡大して描いた平面図である。
【図４９Ｂ】図４９Ｂは、素子における抵抗体の構成を説明するために描いた図４９ＡのＢ−Ｂに沿う長さ方向の縦断面図である。
【図４９Ｃ】図４９Ｃは、素子における抵抗体の構成を説明するために描いた図４９ＡのＣ−Ｃに沿う幅方向の縦断面図である。
【図５０】図５０は、抵抗体膜ラインおよび配線膜の電気的特徴を回路記号および電気回路図で示した図である。
【図５１】図５１（ａ）は、図４８に示す電子機器の平面図の一部分を拡大して描いたヒューズ膜を含む領域の部分拡大平面図であり、図５１（ｂ）は、図５１（ａ）のＢ−Ｂに沿う断面構造を示す図である。
【図５２】図５２は、第４発明の実施形態に係る素子の電気回路図である。
【図５３】図５３は、第４発明の他の実施形態に係る素子の電気回路図である。
【図５４】図５４は、第４発明のさらに他の実施形態に係る素子の電気回路図である。
【図５５】図５５は、電子機器の模式的な断面図である。
【図５６Ａ】図５６Ａは、図５５に示す電子機器の製造方法を示す図解的な断面図である。
【図５６Ｂ】図５６Ｂは、図５６Ａの次の工程を示す図解的な断面図である。
【図５６Ｃ】図５６Ｃは、図５６Ｂの次の工程を示す図解的な断面図である。
【図５６Ｄ】図５６Ｄは、図５６Ｃの次の工程を示す図解的な断面図である。
【図５６Ｅ】図５６Ｅは、図５６Ｄの次の工程を示す図解的な断面図である。
【図５６Ｆ】図５６Ｆは、図５６Ｅの次の工程を示す図解的な断面図である。
【図５７】図５７は、図５６Ｂの工程において溝を形成するために用いられるレジストパターンの一部の模式的な平面図である。
【図５８】図５８（ａ）は、図５６Ｂの工程において溝が形成された後のウエハの模式的な平面図であり、図５８（ｂ）は、図５８（ａ）における一部の拡大図である。
【図５９】図５９（ａ）および（ｂ）は、図５６Ｄの工程においてポリイミドのシートをウエハに貼り付ける状態を示す図解的な斜視図である。
【図６０】図６０（ａ）は、電子機器の平面図であり、図６０（ｂ）は、第１の変形例に係る電子機器の平面図であり、図６０（ｃ）は、第２の変形例に係る電子機器の平面図である。
【図６１】図６１（ａ）は、電子機器における他の実施形態にかかる素子の回路構成を示す図であり、図６１（ｂ）は、電子機器におけるさらに他の実施形態にかかる素子の回路構成を示す図である。
【図６２】図６２（Ａ）は、第５発明の一実施形態に係るチップ抵抗器１０の外観構成を示す図解的な斜視図であり、図６２（Ｂ）は、チップ抵抗器１０が基板上に実装された状態を示す側面図である。
【図６３】図６３は、チップ抵抗器１０の平面図であり、第１接続電極１２、第２接続電極１３および抵抗回路網１４の配置関係ならびに抵抗回路網１４の平面視の構成を示す図である。
【図６４Ａ】図６４Ａは、図６３に示す抵抗回路網１４の一部分を拡大して描いた平面図である。
【図６４Ｂ】図６４Ｂは、抵抗回路網１４における抵抗体Ｒの構成を説明するために描いた長さ方向の縦断面図である。
【図６４Ｃ】図６４Ｃは、抵抗回路網１４における抵抗体Ｒの構成を説明するために描いた幅方向の縦断面図である。
【図６５】図６５は、抵抗膜ライン２０および配線膜２１の電気的特徴を回路記号および電気回路図で示した図である。
【図６６】図６６は、第５発明の一実施形態に係る製造プロセス（抵抗体膜形成プロセス）を説明するための図であり、（Ａ）はスパッタリングの一例、（Ｂ）はスパッタリングの他の例を、図解的に示す。
【図６７】図６７（Ａ）は、図６３に示すチップ抵抗器の平面図の一部分を拡大して描いたヒューズ膜Ｆを含む領域の部分拡大平面図であり、図６７（Ｂ）は、図６７（Ａ）のＢ−Ｂに沿う断面構造を示す図である。
【図６８】図６８は、図６３に示す抵抗回路網１４における複数種類の抵抗単位体を接続する接続用配線膜Ｃおよびヒューズ膜Ｆの配列関係と、その接続用配線膜Ｃおよびヒューズ膜Ｆに接続された複数種類の抵抗単位体との接続関係を図解的に示す図である。
【図６９】図６９は、抵抗回路網１４の電気回路図である。
【図７０】図７０は、チップ抵抗器３０の平面図であり、第１接続電極１２、第２接続電極１３および抵抗回路網１４の配置関係ならびに抵抗回路網１４の平面視の構成を示す図である。
【図７１】図７１は、図７０に示す抵抗回路網１４における複数種類の抵抗単位体を接続する接続用配線膜Ｃおよびヒューズ膜Ｆの配置関係と、その接続用配線膜Ｃおよびヒューズ膜Ｆに接続された複数種類の抵抗単位体との接続関係を図解的に示す図である。
【図７２】図７２は、抵抗回路網１４の電気回路図である。
【図７３】図７３（Ａ）（Ｂ）は、図７２に示す電気回路の変形例を示す電気回路図である。
【図７４】図７４は、第５発明のさらに他の実施形態に係る抵抗回路網１４の電気回路図である。
【図７５】図７５は、具体的な抵抗値を表示したチップ抵抗器における抵抗回路網の構成例を示す電気回路図である。
【図７６】図７６は、ウエハからチップ抵抗器１０を切り出す様子を示す図解的な図である。
【図７７】図７７（ａ）は、第６発明の一実施形態に係る電子機器の構成を説明するための模式的な斜視図であり、図７７（ｂ）は、電子機器が回路基板に実装された状態を示す模式的な側面図である。
【図７８】図７８は、電子機器の平面図であり、第１接続電極、第２接続電極および素子の配置関係ならびに素子の平面視の構成を示す図である。
【図７９Ａ】図７９Ａは、図７８に示す素子の一部分を拡大して描いた平面図である。
【図７９Ｂ】図７９Ｂは、素子における抵抗体の構成を説明するために描いた図７９ＡのＢ−Ｂに沿う長さ方向の縦断面図である。
【図７９Ｃ】図７９Ｃは、素子における抵抗体の構成を説明するために描いた図７９ＡのＣ−Ｃに沿う幅方向の縦断面図である。
【図８０】図８０は、抵抗体膜ラインおよび配線膜の電気的特徴を回路記号および電気回路図で示した図である。
【図８１】図８１（ａ）は、図７８に示す電子機器の平面図の一部分を拡大して描いたヒューズ膜を含む領域の部分拡大平面図であり、図８１（ｂ）は、図８１（ａ）のＢ−Ｂに沿う断面構造を示す図である。
【図８２】図８２は、第６発明の実施形態に係る素子の電気回路図である。
【図８３】図８３は、第６発明の他の実施形態に係る素子の電気回路図である。
【図８４】図８４は、第６発明のさらに他の実施形態に係る素子の電気回路図である。
【図８５】図８５は、電子機器の模式的な断面図である。
【図８６Ａ】図８６Ａは、図８５に示す電子機器の製造方法を示す図解的な断面図である。
【図８６Ｂ】図８６Ｂは、図８６Ａの次の工程を示す図解的な断面図である。
【図８６Ｃ】図８６Ｃは、図８６Ｂの次の工程を示す図解的な断面図である。
【図８６Ｄ】図８６Ｄは、図８６Ｃの次の工程を示す図解的な断面図である。
【図８６Ｅ】図８６Ｅは、図８６Ｄの次の工程を示す図解的な断面図である。
【図８６Ｆ】図８６Ｆは、図８６Ｅの次の工程を示す図解的な断面図である。
【図８７】図８７は、図８６Ｂの工程において溝を形成するために用いられるレジストパターンの一部の模式的な平面図である。
【図８８】図８８（ａ）は、図８６Ｂの工程において溝が形成された後のウエハの模式的な平面図であり、図８８（ｂ）は、図８８（ａ）における一部の拡大図である。
【図８９】図８９（ａ）および（ｂ）は、図８６Ｄの工程においてポリイミドのシートをウエハに貼り付ける状態を示す図解的な斜視図である。
【図９０】図９０（ａ）は、電子機器の平面図であり、図９０（ｂ）は、第１の変形例に係る電子機器の平面図であり、図９０（ｃ）は、第２の変形例に係る電子機器の平面図である。
【図９１】図９１（ａ）は、電子機器における他の実施形態にかかる素子の回路構成を示す図であり、図９１（ｂ）は、電子機器におけるさらに他の実施形態にかかる素子の回路構成を示す図である。
【図９２】図９２（ａ）は、第７発明の一実施形態に係る電子機器の構成を説明するための模式的な斜視図であり、図９２（ｂ）は、電子機器が回路基板に実装された状態を示す模式的な側面図である。
【図９３】図９３は、電子機器の平面図であり、第１接続電極、第２接続電極および素子の配置関係ならびに素子の平面視の構成を示す図である。
【図９４Ａ】図９４Ａは、図９３に示す素子の一部分を拡大して描いた平面図である。
【図９４Ｂ】図９４Ｂは、素子における抵抗体の構成を説明するために描いた図９４ＡのＢ−Ｂに沿う長さ方向の縦断面図である。
【図９４Ｃ】図９４Ｃは、素子における抵抗体の構成を説明するために描いた図９４ＡのＣ−Ｃに沿う幅方向の縦断面図である。
【図９５】図９５は、抵抗体膜ラインおよび配線膜の電気的特徴を回路記号および電気回路図で示した図である。
【図９６】図９６（ａ）は、図９３に示す電子機器の平面図の一部分を拡大して描いたヒューズ膜を含む領域の部分拡大平面図であり、図９６（ｂ）は、図９６（ａ）のＢ−Ｂに沿う断面構造を示す図である。
【図９７】図９７は、第７発明の実施形態に係る素子の電気回路図である。
【図９８】図９８は、第７発明の他の実施形態に係る素子の電気回路図である。
【図９９】図９９は、第７発明のさらに他の実施形態に係る素子の電気回路図である。
【図１００】図１００は、電子機器の模式的な断面図である。
【図１０１Ａ】図１０１Ａは、図１００に示す電子機器の製造方法を示す図解的な断面図である。
【図１０１Ｂ】図１０１Ｂは、図１０１Ａの次の工程を示す図解的な断面図である。
【図１０１Ｃ】図１０１Ｃは、図１０１Ｂの次の工程を示す図解的な断面図である。
【図１０１Ｄ】図１０１Ｄは、図１０１Ｃの次の工程を示す図解的な断面図である。
【図１０１Ｅ】図１０１Ｅは、図１０１Ｄの次の工程を示す図解的な断面図である。
【図１０１Ｆ】図１０１Ｆは、図１０１Ｅの次の工程を示す図解的な断面図である。
【図１０２】図１０２は、図１０１Ｂの工程において溝を形成するために用いられるレジストパターンの一部の模式的な平面図である。
【図１０３】図１０３（ａ）は、図１０１Ｂの工程において溝が形成された後のウエハの模式的な平面図であり、図１０３（ｂ）は、図１０３（ａ）における一部の拡大図である。
【図１０４】図１０４（ａ）および（ｂ）は、図１０１Ｄの工程においてポリイミドのシートをウエハに貼り付ける状態を示す図解的な斜視図である。
【図１０５】図１０５（ａ）は、電子機器の平面図であり、図１０５（ｂ）は、第１の変形例に係る電子機器の平面図であり、図１０５（ｃ）は、第２の変形例に係る電子機器の平面図である。
【図１０６】図１０６（ａ）は、電子機器における他の実施形態にかかる素子の回路構成を示す図であり、図１０６（ｂ）は、電子機器におけるさらに他の実施形態にかかる素子の回路構成を示す図である。
【図１０７】図１０７（ａ）は、第８発明の一実施形態に係るチップ抵抗器の構成を説明するための模式的な斜視図であり、図１０７（ｂ）は、チップ抵抗器が回路基板に実装された状態を示す模式的な側面図である。
【図１０８】図１０８は、チップ抵抗器の平面図であり、第１接続電極、第２接続電極および素子の配置関係ならびに素子の平面視の構成を示す図である。
【図１０９Ａ】図１０９Ａは、図１０８に示す素子の一部分を拡大して描いた平面図である。
【図１０９Ｂ】図１０９Ｂは、素子における抵抗体の構成を説明するために描いた図１０９ＡのＢ−Ｂに沿う長さ方向の縦断面図である。
【図１０９Ｃ】図１０９Ｃは、素子における抵抗体の構成を説明するために描いた図１０９ＡのＣ−Ｃに沿う幅方向の縦断面図である。
【図１１０】図１１０は、抵抗体膜ラインおよび配線膜の電気的特徴を回路記号および電気回路図で示した図である。
【図１１１】図１１１（ａ）は、図１０８に示すチップ抵抗器の平面図の一部分を拡大して描いたヒューズ膜を含む領域の部分拡大平面図であり、図１１１（ｂ）は、図１１１（ａ）のＢ−Ｂに沿う断面構造を示す図である。
【図１１２】図１１２は、第８発明の実施形態に係る素子の電気回路図である。
【図１１３】図１１３は、第８発明の他の実施形態に係る素子の電気回路図である。
【図１１４】図１１４は、第８発明のさらに他の実施形態に係る素子の電気回路図である。
【図１１５】図１１５は、チップ抵抗器の模式的な断面図である。
【図１１６Ａ】図１１６Ａは、図１１５に示すチップ抵抗器の製造方法を示す図解的な断面図である。
【図１１６Ｂ】図１１６Ｂは、図１１６Ａの次の工程を示す図解的な断面図である。
【図１１６Ｃ】図１１６Ｃは、図１１６Ｂの次の工程を示す図解的な断面図である。
【図１１６Ｄ】図１１６Ｄは、図１１６Ｃの次の工程を示す図解的な断面図である。
【図１１６Ｅ】図１１６Ｅは、図１１６Ｄの次の工程を示す図解的な断面図である。
【図１１６Ｆ】図１１６Ｆは、図１１６Ｅの次の工程を示す図解的な断面図である。
【図１１６Ｇ】図１１６Ｇは、図１１６Ｆの次の工程を示す図解的な断面図である。
【図１１７】図１１７は、図１１６Ｂの工程において溝を形成するために用いられるレジストパターンの一部の模式的な平面図である。
【図１１８】図１１８（ａ）は、図１１６Ｂの工程において溝が形成された後の基板の模式的な平面図であり、図１１８（ｂ）は、図１１８（ａ）における一部の拡大図である。
【図１１９Ａ】図１１９Ａは、第８発明の一実施形態に係るチップ抵抗器の製造途中における模式的な断面図である。
【図１１９Ｂ】図１１９Ｂは、比較例に係るチップ抵抗器の製造途中における模式的な断面図である。
【図１２０】図１２０（ａ）および（ｂ）は、図１１６Ｄの工程においてポリイミドのシートを基板に貼り付ける状態を示す図解的な斜視図である。
【図１２１】図１２１は、図１１６Ｇの工程直後におけるチップ抵抗器の半製品を示す図解的な斜視図である。
【図１２２】図１２２は、図１１６Ｇの次の工程を示す第１の模式図である。
【図１２３】図１２３は、図１１６Ｇの次の工程を示す第２の模式図である。
【発明を実施するための形態】
【０００９】
以下では、第１発明の実施の形態を、添付図面を参照して詳細に説明する。
図１（Ａ）は、第１発明の一実施形態に係るチップ抵抗器１０の外観構成を示す図解的な斜視図であり、図１（Ｂ）は、チップ抵抗器１０が基板上に実装された状態を示す側面図である。
図１（Ａ）を参照して、第１発明の一実施形態に係るチップ抵抗器１０は、基板としての基板１１上に形成された第１接続電極１２と、第２接続電極１３と、抵抗回路網１４とを備えている。基板１１は、平面視略長方形状の直方体形状で、一例として、長辺方向の長さＬ＝０．３ｍｍ、短辺方向の幅Ｗ＝０．１５ｍｍ、基板１１の厚みＴ＝０．１ｍｍ程度の大きさの微少なチップである。
【００１０】
このチップ抵抗器１０は、図１５に示すように、ウエハ上に格子状に多数個のチップ抵抗器１０が形成され、ウエハが切断されて個々のチップ抵抗器１０に分離されることにより得られる。
基板１１上において、第１接続電極１２は基板１１の一方短辺１１１に沿って設けられた短辺１１１方向に長手の矩形電極である。第２接続電極１３は、基板１１上の他方短辺１１２に沿って設けられた短辺１１２方向に長手の矩形電極である。抵抗回路網１４は、基板１１上の第１接続電極１２と第２接続電極１３とで挟まれた中央領域に設けられている。そして、抵抗回路網１４の一端側は第１接続電極１２に電気的に接続されており、抵抗回路網１４の他端側は第２接続電極１３に電気的に接続されている。これら第１接続電極１２、第２接続電極１３および抵抗回路網１４は、後述するように、基板１１上に、たとえば半導体製造プロセスを用いて設けられたものである。したがって、基板１１としては、シリコン基板（シリコンウエハ）等の半導体基板（半導体ウエハ）を用いることができる。なお、基板１１は、絶縁基板等の他の種類の基板であってもよい。
【００１１】
第１接続電極１２および第２接続電極１３は、それぞれ、外部接続電極として機能する。チップ抵抗器１０が回路基板１５に実装された状態においては、図１（Ｂ）に示すように、第１接続電極１２および第２接続電極１３が、それぞれ、回路基板１５の回路（図示せず）と半田により電気的かつ機械的に接続される。なお、外部接続電極として機能する第１接続電極１２および第２接続電極１３は、半田濡れ性の向上および信頼性の向上のために、金（Ａｕ）で形成するか、または表面に金メッキを施すことが望ましい。
【００１２】
図２は、チップ抵抗器１０の平面図であり、第１接続電極１２、第２接続電極１３および抵抗回路網１４の配置関係ならびに抵抗回路網１４の平面視の構成が示されている。
図２を参照して、チップ抵抗器１０は、基板上面の一方短辺１１１沿いに配置された幅方向に長手の平面視略矩形をした第１接続電極１２と、基板上面の他方短辺１１２沿いに配置された幅方向に長手の平面視略矩形をした第２接続電極１３と、第１接続電極１２および第２接続電極１３間の平面視矩形の領域に設けられた抵抗回路網１４とを含んでいる。
【００１３】
抵抗回路網１４には、基板１１上にマトリックス状に配列された等しい抵抗値を有する多数個の抵抗体Ｒ（図２の例では、行方向（ン基板の長手方向）に沿って８個の抵抗体Ｒが配列され、列方向（基板の幅方向）に沿って４４個の抵抗体が配列され、合計３５２個の抵抗体Ｒ構成）を有している。そして、これら多数個の抵抗体Ｒの１個〜６４個が電気的に接続されて、複数種類の抵抗単位体が形成されている。形成された複数種類の抵抗単位体は、回路網接続手段としての導体膜（導体で形成された配線膜）で所定の態様に接続されている。さらに、抵抗単位体を抵抗回路網１４に電気的に組み込んだり、または、抵抗回路網１４から電気的に分離するために溶断可能な複数のヒューズ膜Ｆが設けられている。複数のヒューズ膜Ｆは、第２接続電極１３の内側辺沿いに、配置領域が直線状になるように配列されている。より具体的には、複数のヒューズ膜Ｆおよび接続用導体膜Ｃが直線状に配置されている。
【００１４】
図３Ａは、図２に示す抵抗回路網１４の一部分を拡大して描いた平面図であり、図３Ｂおよび図３Ｃは、それぞれ、抵抗回路網１４における抵抗体Ｒの構造を説明するために描いた長さ方向の縦断面図および幅方向の縦断面図である。
図３Ａ、図３Ｂおよび図３Ｃを参照して、抵抗体Ｒの構成について説明をする。
基板としての基板１１の上面には絶縁層（ＳｉＯ２）１９が形成され、絶縁層１９上に抵抗体Ｒを構成する抵抗体膜２０が配置されている。抵抗体膜２０は、ＴｉＮまたはＴｉＯＮにより形成されている。この抵抗体膜２０は、第１接続電極１２と第２接続電極１３との間をライン状に延びる複数本の抵抗体膜（以下「抵抗体膜ライン」という）とされており、抵抗体膜ライン２０は、ライン方向に所定の位置で切断されている場合がある。抵抗体膜ライン２０上には、導体膜２１としてのアルミニウム膜が積層されている。導体膜２１は、抵抗体膜ライン２０上に、ライン方向に一定間隔Ｒを開けて積層されている。
【００１５】
この構成の抵抗体膜ライン２０および導体膜２１の電気的特徴を回路記号で示すと、図４の通りである。すなわち、図４（Ａ）に示すように、所定間隔Ｒの領域の抵抗体膜ライン２０部分が、それぞれ、一定の抵抗値ｒの抵抗体Ｒを形成している。導体膜２１が積層された領域は、当該導体膜２１で抵抗体膜ライン２０が短絡されている。よって、図４（Ｂ）に示す抵抗ｒの抵抗体Ｒの直列接続からなる抵抗回路が形成されている。
【００１６】
また、隣接する抵抗体膜ライン２０同士は抵抗体膜２０および導体膜２１で接続されているから、図３Ａに示す抵抗回路網は、図４（Ｃ）に示す抵抗回路を構成している。
ここで、抵抗回路網１４の製造プロセスを簡単に説明する。
（１）基板１１の表面を熱酸化し、絶縁層１９としての二酸化シリコン（ＳｉＯ２）層を形成する。
（２）そして、スパッタリングにより、絶縁層１９の上にＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮの抵抗体膜２０を全面に形成する。
（３）さらに、スパッタリングにより、抵抗体膜２０の上にアルミニウム（Ａｌ）の導体膜２１を積層する。
（４）その後、フォトリソグラフィプロセスを用い、たとえばドライエッチングにより導体膜２１および抵抗体膜２０を選択的に除去し、図３Ａに示すように、平面視で、一定幅の抵抗体膜ライン２０および導体膜２１が一定間隔をあけて列方向に配列される構成を得る。このとき、部分的に抵抗体膜ライン２０および導体膜２１が切断された領域も形成される。
（５）続いて、抵抗体膜ライン２０の上に積層された導体膜２１を選択的に除去する。この結果、抵抗体膜ライン２０上に一定間隔Ｒをあけて導体膜２１が積層された構成が得られる。
（６）その後、保護膜としてのＳｉＮ膜２２が堆積され、さらにその上に保護層であるポリイミド層２３が積層される。
【００１７】
この実施形態では、基板１１上に形成された抵抗回路網１４に含まれる抵抗体Ｒは、抵抗体膜ライン２０と、抵抗体膜ライン２０上に、ライン方向に一定間隔をあけて積層された導体膜２１とを含み、導体膜２１が積層されていない一定間隔Ｒ部分の抵抗体膜ライン２０が、１個の抵抗体Ｒを構成している。抵抗体Ｒを構成している抵抗体膜ライン２０は、その形状および大きさが全て等しい。よって、基板上に作り込んだ同形同大の抵抗体膜は、ほぼ同値になるという特性に基づき、基板１１上にマトリックス状に配列された多数個の抵抗体Ｒは、等しい抵抗値を有している。
【００１８】
抵抗体膜ライン２０上に積層された導体膜２１は、抵抗体Ｒを形成するとともに、複数個の抵抗体Ｒを接続して抵抗単位体を構成するための接続用導体膜の役目も果たしている。
図５（Ａ）は、図２に示すチップ抵抗器１０の平面図の一部分を拡大して描いたヒューズ膜Ｆを含む領域の部分拡大平面図であり、図５（Ｂ）は、図５（Ａ）のＢ−Ｂに沿う断面構造を示す図である。
【００１９】
図５（Ａ）（Ｂ）に示すように、ヒューズ膜Ｆも、抵抗体Ｒを形成する抵抗体膜２０上に積層された導体膜２１により形成されている。すなわち、抵抗体Ｒを形成する抵抗体膜ライン２０上に積層された導体膜２１と同じレイヤーに、導体膜２１と同じ金属材料であるアルミニウム（Ａｌ）により形成されている。なお、導体膜２１は、前述したように、抵抗単位体を形成するために、複数個の抵抗体Ｒを電気的に接続する接続用導体膜２１としても用いられている。
【００２０】
つまり、抵抗体膜２０上に積層された同一レイヤーにおいて、抵抗体Ｒ形成用の導体膜、抵抗単位体を形成するための接続用導体膜、抵抗回路網１４を構成するための接続用導体膜、ヒューズ膜、ならびに抵抗回路網１４を第１接続電極１２および第２接続電極１３に接続するための導体膜が、同一の金属材料（たとえばアルミニウム）を用いて、同じ製造プロセス（スパッタリングおよびフォトリソグラフィプロセス）によって形成されている。これにより、このチップ抵抗器１０の製造プロセスが簡略化され、また、各種導体膜を共通のマスクを利用して同時に形成できる。さらに、抵抗体膜２０とのアライメント性も向上する。
【００２１】
図６は、図２に示す抵抗回路網１４における複数種類の抵抗単位体を接続する接続用導体膜Ｃおよびヒューズ膜Ｆの配列関係と、その接続用導体膜Ｃおよびヒューズ膜Ｆに接続された複数種類の抵抗単位体との接続関係を図解的に示す図である。
図６を参照して、第１接続電極１２には、抵抗回路網１４に含まれる基準抵抗単位体Ｒ８の一端が接続されている。基準抵抗単位体Ｒ８は、８個の抵抗体Ｒの直列接続からなり、その他端はヒューズ膜Ｆ１に接続されている。ヒューズ膜Ｆ１と接続用導体膜Ｃ２とには、６４個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ６４の一端および他端が接続されている。接続用導体膜Ｃ２とヒューズ膜Ｆ４とには、３２個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ３２の一端および他端が接続されている。ヒューズ膜Ｆ４と接続用導体膜Ｃ５とには、３２個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ３２の一端および他端が接続されている。接続用導体膜Ｃ５とヒューズ膜Ｆ６とには、１６個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ１６の一端および他端が接続されている。ヒューズ膜Ｆ７および接続用導体膜Ｃ９には、８個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ８の一端および他端が接続されている。接続用導体膜Ｃ９およびヒューズ膜Ｆ１０には、４個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ４の一端および他端が接続されている。ヒューズ膜Ｆ１１および接続用導体膜Ｃ１２には、２個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ２の一端および他端が接続されている。接続用導体膜Ｃ１２およびヒューズ膜Ｆ１３には、１個の抵抗体Ｒからなる抵抗単位体Ｒ１の一端および他端が接続されている。ヒューズ膜Ｆ１３および接続用導体膜Ｃ１５には、２個の抵抗体Ｒの並列接続からなる抵抗単位体Ｒ／２の一端および他端が接続されている。接続用導体膜Ｃ１５およびヒューズ膜Ｆ１６には、４個の抵抗体Ｒの並列接続からなる抵抗単位体Ｒ／４の一端および他端が接続されている。ヒューズ膜Ｆ１６および接続用導体膜Ｃ１８には、８個の抵抗体Ｒの並列接続からなる抵抗単位体Ｒ／８の一端および他端が接続されている。接続用導体膜Ｃ１８およびヒューズ膜Ｆ１９には、１６個の抵抗体Ｒの並列接続からなる抵抗単位体Ｒ／１６の一端および他端が接続されている。ヒューズ膜Ｆ１９および接続用導体膜Ｃ２２には、３２個の抵抗体Ｒの並列接続からなる抵抗単位体Ｒ／３２が接続されている。
【００２２】
複数のヒューズ膜Ｆおよび接続用導体膜Ｃは、それぞれ、ヒューズ膜Ｆ１、接続用導体膜Ｃ２、ヒューズ膜Ｆ３、ヒューズ膜Ｆ４、接続用導体膜Ｃ５、ヒューズ膜Ｆ６、ヒューズ膜Ｆ７、接続用導体膜Ｃ８、接続用導体膜Ｃ９、ヒューズ膜Ｆ１０、ヒューズ膜Ｆ１１、接続用導体膜Ｃ１２、ヒューズ膜Ｆ１３、ヒューズ膜Ｆ１４、接続用導体膜Ｃ１５、ヒューズ膜Ｆ１６、ヒューズ膜Ｆ１７、接続用導体膜Ｃ１８、ヒューズ膜Ｆ１９、ヒューズ膜Ｆ２０、接続用導体膜Ｃ２１、接続用導体膜Ｃ２２が、直線状に配置されて直列に接続されている。各ヒューズ膜Ｆが溶断されると、ヒューズ膜Ｆに隣接接続された接続用導体膜Ｃとの間の電気的接続が遮断される構成である。
【００２３】
この構成を、電気回路図で示すと図７の通りである。すなわち、全てのヒューズ膜Ｆが溶断されていない状態では、抵抗回路網１４は、第１接続電極１２および第２接続電極１３間に設けられた８個の抵抗体Ｒの直列接続からなる基準抵抗単位体Ｒ８（抵抗値８ｒ）の抵抗回路を構成している。たとえば、１個の抵抗体Ｒの抵抗値ｒをｒ＝８０Ωとすれば、８ｒ＝６４０Ωの抵抗回路により、第１接続電極１２および第２接続電極１３が接続されたチップ抵抗器１０が構成されている。
【００２４】
そして、基準抵抗単位体Ｒ８以外の複数種類の抵抗単位体には、それぞれ、ヒューズ膜Ｆが並列的に接続され、各ヒューズ膜Ｆによりこれら複数種類の抵抗単位体は短絡された状態となっている。つまり、基準抵抗単位体Ｒ８には、１２種類１３個の抵抗単位体Ｒ６４〜Ｒ／３２が直列に接続されているが、各抵抗単位体は、それぞれ並列に接続されたヒューズ膜Ｆにより短絡されているので、電気的にみると、各抵抗単位体は抵抗回路網１４に組み込まれてはいない。
【００２５】
この実施形態に係るチップ抵抗器１０は、要求される抵抗値に応じて、ヒューズ膜Ｆを選択的に、たとえばレーザ光で溶断する。それにより、並列的に接続されたヒューズ膜Ｆが溶断された抵抗単位体は、抵抗回路網１４に組み込まれることになる。よって、抵抗回路網１４の全体の抵抗値を、溶断されたヒューズ膜Ｆに対応する抵抗単位体が直列に接続されて組み込まれた抵抗値を有する抵抗回路網とすることができる。
【００２６】
換言すれば、この実施形態に係るチップ抵抗器１０は、複数種類の抵抗単位体に対応して設けられたヒューズ膜を選択的に溶断することにより、複数種類の抵抗単位体（たとえば、Ｆ１、Ｆ４、Ｆ１３が溶断されると、抵抗単位体Ｒ６４、Ｒ３２、Ｒ１の直列接続）を抵抗回路網に組み込むことができる。そして、複数種類の抵抗単位体は、それぞれ、その抵抗値が決まっているので、いわばデジタル的に抵抗回路網１４の抵抗値を調整して、要求される抵抗値を有するチップ抵抗器１０とすることができる。
【００２７】
また、複数種類の抵抗単位体は、等しい抵抗値を有する抵抗体Ｒが、直列に１個、２個、４個、８個、１６個、３２個、および６４個と、等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の直列抵抗単位体ならびに等しい抵抗値の抵抗体Ｒが並列に２個、４個、８個、１６個、および３２個と、等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の並列抵抗単位体を備えており、これらがヒューズ膜Ｆで短絡された状態で直列に接続されているから、ヒューズ膜Ｆを選択的に溶断することにより、抵抗回路網１４全体の抵抗値を、小さな抵抗値から大きな抵抗値まで広範囲の間で任意の抵抗値に設定することができる。
【００２８】
図８は、第１発明の他の実施形態に係るチップ抵抗器３０の平面図であり、第１接続電極１２、第２接続電極１３および抵抗回路網４の配置関係ならびに抵抗回路網１４の平面視の構成が示されている。チップ抵抗器３０が、前述したチップ抵抗器１０と異なるところは、抵抗回路網１４における抵抗体Ｒの接続態様である。すなわち、チップ抵抗器３０の抵抗回路網１４には、基板上にマトリックス状に配列された等しい抵抗値を有する多数個の抵抗体Ｒ（図８の構成では、行方向（基板の長手方向）に沿って８個の抵抗体Ｒが配列され、列方向（基板の幅方向）に沿って４４個の抵抗体が配列され、合計３５２個の抵抗体Ｒ構成）を有している。そして、これら多数個の抵抗体Ｒの１個〜１２８個が電気的に接続されて、複数種類の抵抗単位体が形成されている。形成された複数種類の抵抗単位体は、回路網接続手段としての導体膜およびヒューズ膜Ｆにより並列態様で接続されている。複数のヒューズ膜Ｆは、第２接続電極１３の内側辺沿いに、配置領域が直線状になるように配列されており、ヒューズ膜Ｆが溶断されると、ヒューズ膜に接続された抵抗単位体が抵抗回路網１４から電気的に分離される構成である。
【００２９】
なお、抵抗回路網１４を構成する多数個の抵抗体Ｒの構造や、接続用導体膜、ヒューズ膜Ｆの構造は、先に説明したチップ抵抗器１０における対応する部位の構造と同様であるから、ここでの説明については省略する。
図９は、図８に示す抵抗回路網における複数種類の抵抗単位体の接続態様と、それらを接続するヒューズ膜Ｆの配列関係ならびにヒューズ膜Ｆに接続された複数種類の抵抗単位体の接続関係を図解的に示す図である。
【００３０】
図９を参照して、第１接続電極１２には、抵抗回路網１４に含まれる基準抵抗単位体Ｒ／１６の一端が接続されている。基準抵抗単位体Ｒ／１６は、１６個の抵抗体Ｒの並列接続からなり、その他端は残りの抵抗単位体が接続される接続用導体膜Ｃに接続されている。ヒューズ膜Ｆ１と接続用導体膜Ｃとには、１２８個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ１２８の一端および他端が接続されている。ヒューズ膜Ｆ５と接続用導体膜Ｃとには、６４個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ６４の一端および他端が接続されている。ヒューズ膜Ｆ６と接続用導体膜Ｃとには、３２個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ３２の一端および他端が接続されている。ヒューズ膜Ｆ７と接続用導体膜Ｃとには、１６個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ１６の一端および他端が接続されている。ヒューズ膜Ｆ８と接続用導体膜Ｃとには、８個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ８の一端および他端が接続されている。ヒューズ膜Ｆ９と接続用導体膜Ｃとには、４個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ４の一端および他端が接続されている。ヒューズ膜Ｆ１０と接続用導体膜Ｃとには、２個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ２の一端および他端が接続されている。ヒューズ膜Ｆ１１と接続用導体膜Ｃとには、１個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ１の一端および他端が接続されている。ヒューズ膜Ｆ１２と接続用導体膜Ｃとには、２個の抵抗体Ｒの並列接続からなる抵抗単位体Ｒ／２の一端および他端が接続されている。ヒューズ膜Ｆ１３と接続用導体膜Ｃとには、４個の抵抗体Ｒの並列接続からなる抵抗単位体Ｒ／４の一端および他端が接続されている。ヒューズ膜Ｆ１４、Ｆ１５、Ｆ１６は電気的に接続されており、これらヒューズ膜Ｆ１４、Ｆ１５、Ｆ１６と接続用導体膜Ｃとには、８個の抵抗体Ｒの並列接続からなる抵抗単位体Ｒ／８の一端および他端が接続されている。ヒューズ膜Ｆ１７、Ｆ１８、Ｆ１９、Ｆ２０、Ｆ２１は電気的に接続されており、これらヒューズ膜Ｆ１７〜Ｆ２１と接続用導体膜Ｃとには、１６個の抵抗体Ｒの並列接続からなる抵抗単位体Ｒ／１６の一端および他端が接続されている。
【００３１】
ヒューズ膜Ｆは、ヒューズ膜Ｆ１〜Ｆ２１の２１個備えられていて、これらは全て第２接続電極１３に接続されている。
かかる構成であるから、抵抗単位体の一端が接続されたいずれかのヒューズ膜Ｆが溶断されると、そのヒューズ膜Ｆに一端が接続された抵抗単位体は、抵抗回路網１４から電気的に切り離される。
【００３２】
図９の構成、すなわちチップ抵抗器３０に備えられた抵抗回路網１４の構成を、電気回路図で示すと図１０の通りである。全てのヒューズ膜Ｆが溶断されていない状態では、抵抗回路網１４は、第１接続電極１２および第２接続電極１３間に、基準抵抗単位体Ｒ８と、１２種類の抵抗単位体Ｒ／１６、Ｒ／８、Ｒ／４、Ｒ／２、Ｒ１、Ｒ２、Ｒ４、Ｒ８、Ｒ１６、Ｒ３２、Ｒ６４、Ｒ１２８の並列接続回路との直列接続回路を構成している。
【００３３】
そして、基準抵抗単位体Ｒ／１６以外の１２種類の抵抗単位体には、それぞれ、ヒューズ膜Ｆが直列に接続されている。よって、この抵抗回路網１４を有するチップ抵抗器３０では、要求される抵抗値に応じて、ヒューズ膜Ｆを選択的に、たとえばレーザ光で溶断すれば、溶断されたヒューズ膜Ｆに対応する抵抗単位体（ヒューズ膜Ｆが直列に接続された抵抗単位体）は、抵抗回路網１４から電気的に分離され、チップ抵抗器１０の抵抗値を調整することができる。
【００３４】
換言すれば、この実施形態に係るチップ抵抗器３０も、複数種類の抵抗単位体に対応して設けられたヒューズ膜を選択的に溶断することにより、複数種類の抵抗単位体を抵抗回路網から電気的に分離することができる。そして、複数種類の抵抗単位体は、それぞれ、その抵抗値が決まっているので、いわばデジタル的に抵抗回路網１４の抵抗値を調整して、要求される抵抗値を有するチップ抵抗器３０とすることができる。
【００３５】
また、複数種類の抵抗単位体は、等しい抵抗値を有する抵抗体Ｒが、直列に１個、２個、４個、８個、１６個、３２個、６４個および１２８個と、等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の直列抵抗単位体ならびに等しい抵抗値の抵抗体Ｒが並列に２個、４個、８個、１６個と、等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の並列抵抗単位体を備えているから、ヒューズ膜Ｆを選択的に溶断することにより、抵抗回路網１４全体の抵抗値を、細かく、かつデジタル的に、任意の抵抗値に設定することができる。
【００３６】
なお、図１０に示す電気回路においては、基準抵抗単位体Ｒ／１６および、並列接続された抵抗単位体のうち、抵抗値の小さな抵抗単位体には、過電流が流れる傾向があり、抵抗設定時に、抵抗に流せる定格電流を大きく設計しなければならない。
そこで、電流を分散させるために、図１０に示す電気回路を、図１１（Ａ）に示す電気回路構成となるように、抵抗回路網の接続構造を変更してもよい。すなわち、基準抵抗単位体Ｒ／１６を無くし、かつ、並列接続される抵抗単位体は、最小の抵抗値をｒとし、抵抗値ｒの抵抗単位体Ｒ１を複数組並列に接続した構成１４０を含む回路に変えるのである。図１１（Ｂ）は、具体的な抵抗値を示した電気回路図であり、８０Ωの抵抗単位体とヒューズ膜Ｆとの直列接続を複数組並列に接続した構成１４０を含む回路とするのである。これにより、流れる電流の分散を図ることができる。
【００３７】
図１２は、第１発明のさらに他の実施形態に係るチップ抵抗器に備えられる抵抗回路網１４の回路構成を電気回路図で示した図である。図１２に示す抵抗回路網１４の特徴は、複数種類の抵抗単位体の直列接続と、複数種類の抵抗単位体の並列接続とが直列に接続された回路構成となっていることである。直列接続される複数種類の抵抗単位体には、先の実施形態と同様、各抵抗単位体毎に、並列にヒューズ膜Ｆが接続されていて、直列接続された複数種類の抵抗単位体は、全てヒューズ膜Ｆで短絡状態とされている。従って、ヒューズ膜Ｆを溶断すると、そのヒューズ膜Ｆで短絡されていた抵抗単位体が、抵抗回路網１４に電気的に組み込まれることになる。
【００３８】
一方、並列接続された複数種類の抵抗単位体には、それぞれ、直列にヒューズ膜Ｆが接続されている。従って、ヒューズ膜Ｆを溶断することにより、ヒューズ膜Ｆが直列に接続されている抵抗単位体を、抵抗単位体の並列接続から電気的に切り離すことができる。
かかる構成とすれば、たとえば、１ｋΩ以下の小抵抗は並列接続側で作り、１ｋΩ以上の抵抗回路を直列接続側で作ることができる。よって、数Ωの小抵抗から数ＭΩの大抵抗までの広範な範囲の抵抗回路を、等しい基本設計で構成した抵抗回路網１４を用いて作ることができる。
【００３９】
また、より精度良く抵抗値を設定する場合は、要求抵抗値に近い直列接続側抵抗回路のヒューズ膜を予めカットしておけば、細かな抵抗値の調整を並列接続側の抵抗回路のヒューズ膜を溶断することにより行うことができ、所望の抵抗値への合わせ込みの精度が上がる。
図１３は、１０Ω〜１ＭΩの抵抗値を有するチップ抵抗器における抵抗回路網１４の具体的な構成例を示す電気回路図である。
【００４０】
図１３に示す抵抗回路網１４も、ヒューズ膜Ｆで短絡された複数種類の抵抗単位体の直列接続と、ヒューズ膜Ｆが直列接続された複数種類の抵抗単位体の並列接続とが直列に接続された回路構成となっている。
図１３の抵抗回路によれば、並列接続側において、１０〜１ｋΩの任意の抵抗値を、精度１％以内で設定できる。また、直列接続側の回路で、１ｋ〜１ＭΩの任意の抵抗値を、精度１％以内で設定できる。直列接続側の回路を使用する場合は、所望の抵抗値に近い抵抗単位体のヒューズ膜Ｆを予め溶断し、所望の抵抗値に合わせ込んでおくことで、より精度良く抵抗値を設定できるという利点がある。
【００４１】
なお、ヒューズ膜Ｆは、接続用導体膜Ｃと同一のレイヤーを用いる場合のみを説明したが、接続用導体膜Ｃ部分は、その上に更に別の導体膜を積層するようにし、導体膜の抵抗値を下げるようにしてもよい。なお、この場合であっても、ヒューズ膜Ｆの上に導体膜を積層しなければ、ヒューズ膜Ｆの溶断性が悪くなることはない。
図１４は、上述したチップ抵抗器に他の回路を組み込んだ電子機器１の回路構成を示す図である。
【００４２】
電子機器１は、たとえば、ダイオード５５と抵抗回路網１４とを直列接続したものである。この電子機器１は、ダイオード５５を含むチップ型電子機器となっている。なお、この例のようなチップ型に限らず、上述した抵抗回路網１４を有する電子機器として第１発明は適用できる。
また、前述の実施形態からは、以下の特徴を抽出することができる。
【００４３】
項１の発明は、実装面としての一方面およびその反対側の他方面を有する基板と、前記基板の前記一方面上に形成された第１接続電極および第２接続電極と、前記基板の前記一方面上に形成され、一端側が前記第１接続電極に接続され、他端側が前記第２接続電極に接続されている抵抗回路網とを含み、前記抵抗回路網は、前記基板上にマトリックス状に配列された等しい抵抗値を有する多数個の抵抗体と、前記抵抗体の１個または複数個が電気的に接続されて構成された複数種類の抵抗単位体と、前記複数種類の抵抗単位体を所定の態様で接続している回路網接続手段と、前記抵抗単位体に個別に対応して設けられ、当該抵抗単位体を前記抵抗回路網に電気的に組み込み、または前記抵抗回路網から電気的に分離するために溶断可能な複数のヒューズ膜と、を含み、前記抵抗体は、前記基板上に延びる抵抗膜ラインと、前記抵抗膜ライン上に、ライン方向に一定間隔をあけて積層された導体膜とを含み、平面視で、一定幅の抵抗体膜ラインおよび導体膜が一定間隔をあけて交互に配列されるように、前記導体膜が積層されていない前記一定間隔部分の抵抗膜ラインが１個の抵抗体を構成していることを特徴とするチップ抵抗器である。
【００４４】
項２記載の発明は、前記抵抗体の導体膜、前記抵抗単位体に含まれる接続用導体膜、前記回路網接続手段に含まれる接続用導体膜および前記ヒューズ膜は、同一レイヤーに形成された同一材料の金属膜を含むことを特徴とする、項１記載のチップ抵抗器である。
項３記載の発明は、前記抵抗単位体は、前記抵抗体が複数個直列に接続されたものを含むことを特徴とする、項１または２に記載のチップ抵抗器である。
【００４５】
項４記載の発明は、前記抵抗単位体は、前記抵抗体が複数個並列に接続されたものを含むことを特徴とする、項１または２に記載のチップ抵抗器である。
項５記載の発明は、前記複数種類の抵抗単位体は、接続される前記抵抗体の個数が設定され、互いに抵抗値が等比数列をなしていることを特徴とする、項１〜４のいずれかに記載のチップ抵抗器である。
【００４６】
項６記載の発明は、前記回路網接続手段は、前記複数種類の抵抗単位体を直列に接続する接続用導電膜を含むことを特徴とする、項１〜５のいずれかに記載のチップ抵抗器である。
項７記載の発明は、前記回路網接続手段は、前記複数種類の抵抗単位体を並列に接続する接続用導電膜を含むことを特徴とする、項１〜６のいずれかに記載のチップ抵抗器である。
【００４７】
項８記載の発明は、前記複数のヒューズ膜は、前記複数個の抵抗体のマトリックス状配列の一端に沿って直線状に配列されていることを特徴とする、項１〜７のいずれかに記載のチップ抵抗器である。
項９記載の発明は、前記抵抗単位体は、予め定める個数の抵抗体の接続で構成され、前記抵抗回路網に組み込まれて分離できない基準抵抗単位体を含むことを特徴とする、項１〜８のいずれかに記載のチップ抵抗器である。
【００４８】
項１０記載の発明は、前記抵抗体の抵抗膜ラインは、ＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮで形成されていることを特徴とする、項１〜９のいずれかに記載のチップ抵抗器である。
項１１記載の発明は、前記抵抗膜ラインおよび導体膜は、一括してパターニングされて形成されていることを特徴とする、項１〜１０のいずれかに記載のチップ抵抗器である。
【００４９】
項１２記載の発明は、前記基板の前記一方面を覆うポリイミドからなる保護層をさらに含む、項１〜１１のいずれか一項に記載のチップ抵抗器である。
項１３記載の発明は、実装面としての一方面およびその反対側の他方面を有する基板と、前記基板の前記一方面上に形成された第１接続電極および第２接続電極と、前記基板の前記一方面上に形成され、一端側が前記第１接続電極に接続され、他端側が前記第２接続電極に接続されている配線膜により接続された複数の抵抗体を有する抵抗回路網と、前記抵抗体を前記抵抗回路網に電気的に組み込み、または前記抵抗回路網から電気的に分離するために溶断可能な複数のヒューズ膜と、を含むことを特徴とする、電子機器である。
【００５０】
項１４記載の発明は、前記抵抗体がＴｉＯＮまたはＴｉＳｉＯＮからなることを特徴とする、項１３記載の電子機器である。
項１５記載の発明は、前記抵抗体と前記配線膜とが一括してパターニングされていることを特徴とする、項１３または１４記載の電子機器である。
項１記載の発明によれば、基板上に抵抗回路網を作り込むことができ、品質の良いチップ抵抗器を１度の製造により多数製造することができる。
【００５１】
また、抵抗回路網を形成するので、抵抗回路網の微少化を達成でき、従来より小型のチップ抵抗器とすることができる。
さらに、抵抗回路網は、マトリックス状に配列された等しい抵抗値を有する多数個の抵抗体を含んでおり、これら多数個の抵抗体の接続態様を変化させることにより、要求抵抗値の変更に容易に対応することができる。
【００５２】
さらに、複数種類の抵抗単位体の接続態様を変えることによっても、要求抵抗値の変化に容易に対処することができる。
さらにまた、複数のヒューズ膜の任意のヒューズ膜を溶断して、抵抗単位体を抵抗回路網に電気的に組み込んだり、抵抗回路網から電気的に分離することにより、抵抗回路網の抵抗値の調整が行えるとともに、チップ抵抗器の抵抗値を、基本設計を変えることなく、複数種類の要求抵抗値に合致させることができる。これにより、同一の基本設計のチップ抵抗器であって、その抵抗値を要求される抵抗値としたチップ抵抗器を提供することができる。
【００５３】
また、項１記載の発明では、マトリックス状に配列された等しい抵抗値を有する多数個の抵抗体は、それぞれが、抵抗膜ラインおよびその抵抗膜ライン上にライン方向に一定間隔をあけて積層された導体膜を含んでいる。このため、導体膜が積層されていない抵抗膜領域が、１つの抵抗体として機能する。この抵抗膜領域は、積層する導体膜の間隔を一定間隔とすることにより、同一同大の形状にできる。そして、基板上に作り込んだ同一同大で同形状の抵抗体（抵抗膜）の抵抗値は、ほぼ同値になるという特性を利用して、共通のレイアウトパターンで、多数個の抵抗体を簡単に形成することができる。
【００５４】
項２記載の発明によれば、抵抗体の導体膜、抵抗単位体に含まれる接続用導体膜、回路網接続手段に含まれる接続用導体膜およびヒューズ膜を、同一レイヤー上に金属膜を形成し、その金属膜のうちの不要部分をエッチング等により除去することによって、比較的少ないプロセスにより簡単に複数種類の金属膜（導体膜）を一度に形成することができる。
項３記載の発明によれば、複数個の抵抗体を直列接続して抵抗単位体が形成されているので、抵抗値の大きな抵抗単位体を構成することができる。
【００５５】
項４記載の発明によれば、複数個の抵抗体を並列接続することにより抵抗単位体が形成されているので、抵抗値が小さくかつ抵抗値間の誤差の少ない抵抗単位体を構成することができる。
項５記載の発明によれば、抵抗単位体は、互いの抵抗値が等比数列をなすので、抵抗単位体の抵抗値を相対的に小さな抵抗値から相対的に大きな抵抗値まで多種類設定できる。それにより、抵抗単位体の接続態様によってチップ抵抗器に要求される要求抵抗値に幅があっても、同一の設計内容により対応することができる。
【００５６】
項６記載の発明によれば、抵抗単位体を直列に接続して抵抗値の大きなチップ抵抗器を構成することができる。
項７記載の発明によれば、抵抗単位体を並列に接続することによって、チップ抵抗器の抵抗値を細かく調整して、種々の要求抵抗値に対処可能なチップ抵抗器を提供できる。
項８記載の発明によれば、ヒューズ膜は抵抗体のマトリックス状配列の一端に沿って直線状に配列されているから、ヒューズ膜を選択的に溶断する際に、その溶断処理のし易いチップ抵抗器とすることができる。
【００５７】
項９記載の発明によれば、基準抵抗単位体を含むので、チップ抵抗器の抵抗値を設定し易い抵抗器とすることができる。
項１０記載のように、抵抗体はＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮで形成するのが、製造上好ましい。
項１１記載のように、抵抗体膜と導体膜とを一括してパターニングすれば、製造プロセスが簡略化でき、かつ、回路精度も向上する。
【００５８】
項１３ないし１５記載の発明によれば、複数のヒューズ膜の任意のヒューズ膜を溶断して、抵抗体を抵抗回路網に電気的に組み込んだり、抵抗回路網から電気的に分離することにより、抵抗回路網の抵抗値の調整が行え、基本設計を変えることなく、複数種類の要求抵抗値に合致させることができる。これにより、同一の基本設計の抵抗回路網を有し、その抵抗値を要求される抵抗値とした電子機器を提供することができる。
＜第２発明＞
（１）第２発明の特徴
たとえば、第２発明の特徴は、以下のＡ１〜Ａ１１である。
（Ａ１）素子形成面と、それに直交する複数の側面とを有する略直方体形状の基板と、前記基板の前記素子形成面に形成された素子と、前記素子に繋がる配線膜と、前記基板の前記素子形成面に形成された外部接続電極とを含み、前記複数の側面が交差するコーナー部がラウンド形状に整形されている、チップ部品。
【００５９】
この構成によれば、チップ部品のコーナー部がラウンド形状なので、チッピングの発生を防止して、生産性を向上できる。
（Ａ２）前記素子および配線膜を覆うように前記基板上に形成された保護膜をさらに含み、前記保護膜のコーナー部がラウンド形状を有している、Ａ１に記載のチップ部品。
この構成によれば、素子および配線膜を保護膜によって保護できるとともに、保護膜のコーナー部におけるチッピングの発生を防止できる。
（Ａ３）前記素子が、前記基板上に形成された薄膜抵抗体で形成された抵抗を含み、前記配線膜が前記抵抗に接続された配線を形成している、Ａ２に記載のチップ部品。
【００６０】
これにより、チップ部品を、チップ抵抗器として構成することができる。
（Ａ４）前記薄膜抵抗体および配線膜の一部がヒューズ素子として用いられている、Ａ３に記載のチップ部品。
ヒューズ素子を溶断することによって、チップ抵抗器では、所望の値の抵抗を発生することができる。
（Ａ５）前記保護膜は、前記基板の側面も覆っている、Ａ２〜４のいずれか一項に記載のチップ部品。
【００６１】
この場合、側面が保護膜で覆われているので、当該側面において短絡経路が発生することを防止できる。
（Ａ６）前記保護膜の上面を覆う樹脂膜をさらに含む、Ａ２〜５のいずれか一項に記載のチップ部品。
（Ａ７）前記外部接続電極は、前記樹脂膜および保護膜を貫通する貫通孔を介して前記配線膜に接続されている、Ａ６に記載のチップ部品。
（Ａ８）前記樹脂膜は、シートからなり、前記側面で前記保護膜よりもはみ出している、Ａ６または７に記載のチップ部品。
【００６２】
この構成によれば、チップ部品が周囲のものに接触する際、樹脂膜において保護膜よりもはみ出した張出部が周囲のものに最初に接触して、接触による衝撃を緩和するので、衝撃が素子等にまで及ぶことを防止できる。
（Ａ９）前記側面のうちの少なくとも１つに凹部または凸部が形成されている、Ａ１〜８のいずれか一項に記載のチップ部品。
【００６３】
この場合、凹部または凸部によってチップ部品の外形を非対称にすることができることから、この外形によって、チップ部品のチップ方向（配線基板に実装するときのチップ部品の向き）を認識することができるので、チップ部品の外観によってチップ方向を把握できる。
（Ａ１０）基板の素子形成面に素子を形成する工程と、プラズマエッチを用いて、前記基板において前記素子形成面に直交する複数の側面を形成するとともに、前記複数の側面が交差するコーナー部をラウンド形状に整形する工程とを含む、チップ部品の製造方法。
【００６４】
この方法によれば、コーナー部がラウンド形状に整形されたチップ部品を製造することができる。
（Ａ１１）基板の素子形成面に素子を形成する工程と、前記基板において前記素子形成面に直交する複数の側面を形成するとともに、前記複数の側面が交差するコーナー部をラウンド形状に整形する工程とを含む、チップ部品の製造方法。
【００６５】
この方法によっても、コーナー部がラウンド形状に整形されたチップ部品を製造することができる。
（２）第２発明の実施形態
以下では、第２発明の実施の形態を、添付図面を参照して詳細に説明する。なお、図１６〜図３０で示した符号は、これらの図面でのみ有効であり、他の実施形態に使用されていても、当該他の実施形態の符号と同じ要素を示すものではない。
【００６６】
図１６（ａ）は、第２発明の一実施形態に係る電子機器の構成を説明するための模式的な斜視図であり、図１６（ｂ）は、電子機器が回路基板に実装された状態を示す模式的な側面図である。
この電子機器１は、微小なチップ部品であり、図１６（ａ）に示すように、直方体形状をなしている。電子機器１の寸法に関し、長辺方向の長さＬが約０．３ｍｍであり、短辺方向の幅Ｗが約０．１５ｍｍであり、厚さＴが約０．１ｍｍである。
【００６７】
この電子機器１は、ウエハ上に多数個の電子機器１を格子状に形成してからウエハを切断して個々の電子機器１に分離することによって得られる。
電子機器１は、基板２と、外部接続電極となる第１接続電極３および第２接続電極４と、素子５とを主に備えている。これらの第１接続電極３、第２接続電極４および素子５は、たとえば、半導体製造プロセスを用いて基板２上に形成されたものである。したがって、基板２としては、シリコン基板（シリコンウエハ）等の半導体基板（半導体ウエハ）を用いることができる。なお、基板２は、絶縁基板等の他の種類の基板であってもよい。
【００６８】
基板２は、略直方体のチップ形状である。基板２において、図１６（ａ）における上面は、素子形成面２Ａである。素子形成面２Ａは、基板２の表面であり、略長方形状である。基板２の厚さ方向において素子形成面２Ａとは反対側の面は、裏面２Ｂである。素子形成面２Ａと裏面２Ｂとは、ほぼ同形状である。また、基板２は、素子形成面２Ａおよび裏面２Ｂ以外に、これらの面と直交して延びる側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆを有している。
【００６９】
側面２Ｃは、素子形成面２Ａおよび裏面２Ｂにおける長手方向一端縁（図１６（ａ）における左手前側の端縁）の間に架設されていて、側面２Ｄは、素子形成面２Ａおよび裏面２Ｂにおける長手方向他端縁（図１６（ａ）における右奥側の端縁）の間に架設されている。側面２Ｃおよび側面２Ｄは、当該長手方向における基板２の両端面である。側面２Ｅは、素子形成面２Ａおよび裏面２Ｂにおける短手方向一端縁（図１６（ａ）における左奥側の端縁）の間に架設されていて、側面２Ｆは、素子形成面２Ａおよび裏面２Ｂにおける短手方向他端縁（図１６（ａ）における右手前側の端縁）の間に架設されている。側面２Ｅおよび側面２Ｆは、当該短手方向における基板２の両端面である。
【００７０】
基板２では、素子形成面２Ａ、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆが保護膜２３で覆われている。そのため、厳密には、図１６（ａ）では、素子形成面２Ａ、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆは、保護膜２３の内側（裏側）に位置していて、外部に露出されていない。さらに、素子形成面２Ａ上の保護膜２３は、樹脂膜２４で覆われている。樹脂膜２４は、素子形成面２Ａから、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆのそれぞれにおける素子形成面２Ａ側の端部（図１６（ａ）における上端部）まではみ出ている。保護膜２３および樹脂膜２４については、以降で詳説する。
【００７１】
基板２では、略長方形の素子形成面２Ａの一辺Ａ（側面２Ｃ、２Ｄ、２Ｅおよび２Ｆのうちのいずれかであり、ここでは、後述するように側面２Ｃ）に相当する部分に、基板２を厚さ方向に切欠く凹部１０が形成されている。一辺Ａは、平面視における電子機器１の一辺でもある。図１６（ａ）における凹部１０は、側面２Ｃに形成されていて、基板２の厚さ方向に延びつつ側面２Ｄ側へ窪んでいる。凹部１０は、基板２を厚さ方向に貫通しており、当該厚さ方向における凹部１０の端部は、素子形成面２Ａおよび裏面２Ｂのそれぞれから露出されている。凹部１０は、側面２Ｃの延びる方向（前述した短手方向）において、側面２Ｃよりも小さい。基板２を厚さ方向（電子機器１の厚さ方向でもある）から見た平面視における凹部１０の形状は、前記短手方向に長手の長方形状（矩形状）である。なお、平面視における凹部１０の形状は、凹部１０が窪む方向（側面２Ｄ側）に向けて幅狭となる台形状であってもよいし、窪む方向に向けて細くなる三角形状であってもよいし、Ｕ字形状（Ｕ字に窪んだ形状）であってもよい。いずれにせよ、このようなシンプルな形状の凹部１０であれば、簡単に形成することができる。また、凹部１０は、ここでは側面２Ｃに形成されているが、側面２Ｃでなく、側面２Ｃ〜２Ｆのうちの少なくとも１つに形成されてもよい。
【００７２】
凹部１０は、電子機器１を回路基板９（図１６（ｂ）参照）に実装するときにおける電子機器１の向き（チップ方向）を表すものである。平面視における電子機器１（厳密には、基板２）の輪郭は、その一辺Ａに凹部１０を有する矩形であるため、長手方向において非対称な外形を有している。つまり、当該非対称の外形が、側面２Ｃ、２Ｄ、２Ｅおよび２Ｆのうちのいずれか（一辺Ａ）に、チップ方向を表す凹部１０を有していて、電子機器１は、この非対称な外形によって、長手方向における凹部側がチップ方向であることを表している。このように、電子機器１における基板２の外形を平面視で非対称とするだけで、電子機器１のチップ方向を認識することができる。つまり、標印工程なしでも電子機器１の外形によってチップ方向を認識できる。特に、電子機器１における非対称の外形が、一辺Ａにチップ方向を表す凹部１０を有する矩形であるから、電子機器１では、一辺Ａと反対側の一辺Ｂとを結ぶ長手方向における凹部１０側をチップ方向とすることができる。そのため、たとえば、平面視において電子機器１の長手方向と左右方向とを一致させ、このとき一辺Ａが左端に位置しているときに電子機器１を回路基板９に正しく実装できるようにしておけば、実装の際に、平面視で一辺Ａが左端に位置するように電子機器１の向きを合わせなければならないことを、凹部１０によって電子機器１の外観から把握できる。
【００７３】
そして、直方体の基板２では、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆにおいて隣り合うもの同士の境界をなすコーナー部（当該隣り合うもの同士が交差する部分）１１が、面取りされたラウンド形状に整形されている（丸められている）。また、基板２において、凹部１０と、凹部１０の周囲の側面２Ｃとの境界をなすコーナー部（側面２Ｃにおいて凹部１０におけるコーナー部）１２も、面取りされたラウンド形状に整形されている。ここで、コーナー部１２は、凹部１０とその周囲の側面２Ｃ（凹部１０以外の部分）との境界だけでなく、凹部１０の最深部側にも存在し、平面視において４箇所に存在する。
【００７４】
このように、平面視における基板２の輪郭において、屈曲した部分（コーナー部１１，１２）がいずれもラウンド形状になっている。そのため、ラウンド形状におけるコーナー部１１，１２では、チッピングの発生を防止できる。これにより、電子機器１の製造において、歩留まり向上（生産性の向上）を図ることができる。
第１接続電極３および第２接続電極４は、基板２の素子形成面２Ａ上に形成されていて、樹脂膜２４から部分的に露出されている。第１接続電極３および第２接続電極４のそれぞれは、たとえば、Ｎｉ（ニッケル）、Ｐｄ（パラジウム）およびＡｕ（金）をこの順番で素子形成面２Ａ上に積層することによって構成されている。第１接続電極３および第２接続電極４は、素子形成面２Ａの長手方向に間隔を隔てて配置されており、素子形成面２Ａの短手方向において長手である。図１６（ａ）では、素子形成面２Ａにおいて、側面２Ｃ寄りの位置に第１接続電極３が設けられ、側面２Ｄ寄りの位置に第２接続電極４が設けられている。前述した側面２Ｃの凹部１０は、第１接続電極３に干渉しない程度の深さで窪んでいる。ただし、場合によっては、凹部１０に応じて第１接続電極３にも凹部（凹部１０の一部となる）を設けるようにしてもよい。
【００７５】
素子５は、回路素子であって、基板２の素子形成面２Ａにおける第１接続電極３と第２接続電極４との間の領域に形成されていて、保護膜２３および樹脂膜２４によって上から被覆されている。この実施形態の素子５は、ＴｉＮ（窒化チタン）またはＴｉＯＮ（酸化窒化チタン）からなる複数の薄膜状の抵抗体（薄膜抵抗体）Ｒを素子形成面２Ａ上でマトリックス状に配列した回路網によって構成された抵抗５６である。素子５は、後述する配線膜２２に繋がっていて、配線膜２２を介して第１接続電極３と第２接続電極４とに接続されている。これにより、電子機器１では、第１接続電極３と第２接続電極４との間に、素子５による抵抗回路が形成されている。そのため、この実施形態における電子機器１は、チップ抵抗器となっている。
【００７６】
図１６（ｂ）に示すように、第１接続電極３と第２接続電極４を回路基板９に対向させて、半田１３によって回路基板９の回路（図示せず）に対して電気的かつ機械的に接続することにより、電子機器１を回路基板９にフリップチップ接続することができる。なお、外部接続電極として機能する第１接続電極３および第２接続電極４は、半田濡れ性の向上および信頼性の向上のために、金（Ａｕ）で形成するか、または表面に金メッキを施すことが望ましい。
【００７７】
図１７は、電子機器の平面図であり、第１接続電極、第２接続電極および素子の配置関係ならびに素子の平面視の構成を示す図である。
図１７を参照して、抵抗回路網となっている素子５は、一例として、行方向（基板２の長手方向）に沿って配列された８個の抵抗体Ｒと、列方向（基板２の幅方向）に沿って配列された４４個の抵抗体Ｒとで構成された合計３５２個の抵抗体Ｒを有している。それぞれの抵抗体Ｒは、等しい抵抗値を有している。
【００７８】
これら多数個の抵抗体Ｒが１個〜６４個の所定個数毎にまとめられて電気的に接続されることによって、複数種類の抵抗単位体（単位抵抗）が形成されている。形成された複数種類の抵抗単位体は、接続用導体膜Ｃを介して所定の態様に接続されている。さらに、基板２の素子形成面２Ａには、抵抗単位体を素子５に対して電気的に組み込んだり、または、素子５から電気的に分離したりするために溶断可能な複数のヒューズ膜Ｆが設けられている。複数のヒューズ膜Ｆおよび接続用導体膜Ｃは、第２接続電極４の内側辺沿いに、配置領域が直線状になるように配列されている。より具体的には、複数のヒューズ膜Ｆおよび接続用導体膜Ｃが直線状に配置されている。
【００７９】
図１８Ａは、図１７に示す素子の一部分を拡大して描いた平面図である。図１８Ｂは、素子における抵抗体の構成を説明するために描いた図１８ＡのＢ−Ｂに沿う長さ方向の縦断面図である。図１８Ｃは、素子における抵抗体の構成を説明するために描いた図１８ＡのＣ−Ｃに沿う幅方向の縦断面図である。
図１８Ａ、図１８Ｂおよび図１８Ｃを参照して、抵抗体Ｒの構成について説明をする。
【００８０】
電子機器１は、前述した配線膜２２、保護膜２３および樹脂膜２４の他に、絶縁膜２０と抵抗体膜２１とをさらに備えている（図１８Ｂおよび図１８Ｃ参照）。絶縁膜２０、抵抗体膜２１、配線膜２２、保護膜２３および樹脂膜２４は基板２（素子形成面２Ａ）上に形成されている。
絶縁膜２０は、ＳｉＯ２（酸化シリコン）からなる。絶縁膜２０は、基板２の素子形成面２Ａの全域を覆っている。絶縁膜２０の厚さは、約１００００Åである。
【００８１】
抵抗体膜２１は、抵抗体Ｒを構成する。抵抗体膜２１は、ＴｉＮまたはＴｉＯＮからなり、絶縁膜２０の表面上に積層されている。抵抗体膜２１の厚さは、約２０００Åである。抵抗体膜２１は、第１接続電極３と第２接続電極４との間をライン状に延びる複数本のライン（以下「抵抗体膜ライン２１Ａ」という）を構成していて、抵抗体膜ライン２１Ａは、ライン方向に所定の位置で切断されている場合がある（図１８Ａ参照）。
【００８２】
抵抗体膜ライン２１Ａ上には、配線膜２２が積層されている。配線膜２２は、Ａｌ（アルミニウム）またはアルミニウムとＣｕ（銅）との合金（ＡｌＣｕ合金）からなる。配線膜２２の厚さは、約８０００Åである。配線膜２２は、抵抗体膜ライン２１Ａ上に、ライン方向に一定間隔Ｒを開けて積層されている。
この構成の抵抗体膜ライン２１Ａおよび配線膜２２の電気的特徴を回路記号で示すと、図１９の通りである。すなわち、図１９（ａ）に示すように、所定間隔Ｒの領域の抵抗体膜ライン２１Ａ部分が、それぞれ、一定の抵抗値ｒを有する１つの抵抗体Ｒを形成している。
【００８３】
そして、配線膜２２が積層された領域では、配線膜２２が隣り合う抵抗体Ｒ同士を電気的に接続することによって、当該配線膜２２で抵抗体膜ライン２１Ａが短絡されている。よって、図１９（ｂ）に示す抵抗ｒの抵抗体Ｒの直列接続からなる抵抗回路が形成されている。
また、隣接する抵抗体膜ライン２１Ａ同士は抵抗体膜２１および配線膜２２で接続されているから、図１８Ａに示す素子５の抵抗回路網は、図１９（ｃ）に示す（前述した抵抗体Ｒの単位抵抗からなる）抵抗回路を構成している。
【００８４】
ここで、基板２上に作り込んだ同形同大の抵抗体膜２１は、ほぼ同値になるという特性に基づき、基板２上にマトリックス状に配列された多数個の抵抗体Ｒは、等しい抵抗値を有している。
また、抵抗体膜ライン２１Ａ上に積層された配線膜２２は、抵抗体Ｒを形成するとともに、複数個の抵抗体Ｒを接続して抵抗単位体を構成するための接続用配線膜の役目も果たしている。
【００８５】
図２０（ａ）は、図１７に示す電子機器の平面図の一部分を拡大して描いたヒューズ膜を含む領域の部分拡大平面図であり、図２０（ｂ）は、図２０（ａ）のＢ−Ｂに沿う断面構造を示す図である。
図２０（ａ）および（ｂ）に示すように、前述したヒューズ膜Ｆおよび接続用導体膜Ｃも、抵抗体Ｒを形成する抵抗体膜２１上に積層された配線膜２２により形成されている。すなわち、抵抗体Ｒを形成する抵抗体膜ライン２１Ａ上に積層された配線膜２２と同じレイヤーに、配線膜２２と同じ金属材料であるＡｌまたはＡｌＣｕ合金によってヒューズ膜Ｆおよび接続用導体膜Ｃが形成されている。
【００８６】
つまり、抵抗体膜２１上に積層された同一レイヤーにおいて、抵抗体Ｒを形成するための配線膜や、ヒューズ膜Ｆや、接続用導体膜Ｃや、さらには、素子５を第１接続電極３および第２接続電極４に接続するための配線膜が、配線膜２２として、同一の金属材料（ＡｌまたはＡｌＣｕ合金）を用いて、同じ製造プロセス（後述するスパッタリングおよびフォトリソグラフィプロセス）によって形成されている。
【００８７】
なお、ヒューズ膜Ｆは、配線膜２２の一部だけでなく、抵抗体Ｒ（抵抗体膜２１）の一部と抵抗体膜２１上の配線膜２２の一部とのまとまり（ヒューズ素子）を指していてもよい。
また、ヒューズ膜Ｆは、接続用導体膜Ｃと同一のレイヤーを用いる場合のみを説明したが、接続用導体膜Ｃ部分は、その上に更に別の導体膜を積層するようにし、導体膜の抵抗値を下げるようにしてもよい。なお、この場合であっても、ヒューズ膜Ｆの上に導体膜を積層しなければ、ヒューズ膜Ｆの溶断性が悪くなることはない。
【００８８】
図２１は、第２発明の実施形態に係る素子の電気回路図である。
図２１を参照して、素子５は、基準抵抗単位体Ｒ８と、抵抗単位体Ｒ６４、２つの抵抗単位体Ｒ３２、抵抗単位体Ｒ１６、抵抗単位体Ｒ８、抵抗単位体Ｒ４、抵抗単位体Ｒ２、抵抗単位体Ｒ１、抵抗単位体Ｒ／２、抵抗単位体Ｒ／４、抵抗単位体Ｒ／８、抵抗単位体Ｒ／１６、抵抗単位体Ｒ／３２とを第１接続電極３からこの順番で直列接続することによって構成されている。基準抵抗単位体Ｒ８および抵抗単位体Ｒ６４〜Ｒ２のそれぞれは、自身の末尾の数（Ｒ６４の場合には「６４」）と同数の抵抗体Ｒを直列接続することで構成されている。抵抗単位体Ｒ１は、１つの抵抗体Ｒで構成されている。抵抗単位体Ｒ／２〜Ｒ／３２のそれぞれは、自身の末尾の数（Ｒ／３２の場合には「３２」）と同数の抵抗体Ｒを並列接続することで構成されている。抵抗単位体の末尾の数の意味については、後述する図２２および図２３においても同じである。
【００８９】
そして、基準抵抗単位体Ｒ８以外の抵抗単位体Ｒ６４〜抵抗単位体Ｒ／３２のそれぞれに対して、ヒューズ膜Ｆが１つずつ並列的に接続されている。ヒューズ膜Ｆ同士は、直接または接続用導体膜Ｃ（図２０（ａ）参照）を介して直列に接続されている。
図２１に示すように全てのヒューズ膜Ｆが溶断されていない状態では、素子５は、第１接続電極３および第２接続電極４間に設けられた８個の抵抗体Ｒの直列接続からなる基準抵抗単位体Ｒ８（抵抗値８ｒ）の抵抗回路を構成している。たとえば、１個の抵抗体Ｒの抵抗値ｒをｒ＝８０Ωとすれば、８ｒ＝６４Ωの抵抗回路により第１接続電極３および第２接続電極４が接続されたチップ抵抗器（電子機器１）が構成されている。
【００９０】
また、全てのヒューズ膜Ｆが溶断されていない状態では、基準抵抗単位体Ｒ８以外の複数種類の抵抗単位体は、短絡された状態となっている。つまり、基準抵抗単位体Ｒ８には、１２種類１３個の抵抗単位体Ｒ６４〜Ｒ／３２が直列に接続されているが、各抵抗単位体は、それぞれ並列に接続されたヒューズ膜Ｆにより短絡されているので、電気的に見ると、各抵抗単位体は素子５に組み込まれてはいない。
【００９１】
この実施形態に係る電子機器１では、要求される抵抗値に応じて、ヒューズ膜Ｆを選択的に、たとえばレーザ光で溶断する。それにより、並列的に接続されたヒューズ膜Ｆが溶断された抵抗単位体は、素子５に組み込まれることになる。よって、素子５の全体の抵抗値を、溶断されたヒューズ膜Ｆに対応する抵抗単位体が直列に接続されて組み込まれた抵抗値とすることができる。
【００９２】
特に、複数種類の抵抗単位体は、等しい抵抗値を有する抵抗体Ｒが、直列に１個、２個、４個、８個、１６個、３２個…と、等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の直列抵抗単位体ならびに等しい抵抗値の抵抗体Ｒが並列に２個、４個、８個、１６個…と、等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の並列抵抗単位体を備えている。そのため、ヒューズ膜Ｆ（前述したヒューズ素子も含む）を選択的に溶断することにより、素子５（抵抗５６）全体の抵抗値を、細かく、かつデジタル的に、任意の抵抗値となるように調整して、電子機器１において所望の値の抵抗を発生させることができる。
【００９３】
図２２は、第２発明の他の実施形態に係る素子の電気回路図である。
前述したように基準抵抗単位体Ｒ８および抵抗単位体Ｒ６４〜抵抗単位体Ｒ／３２を直列接続して素子５を構成する代わりに、図２２に示すように素子５を構成してもかまわない。詳しくは、第１接続電極３および第２接続電極４の間で、基準抵抗単位体Ｒ／１６と、１２種類の抵抗単位体Ｒ／１６、Ｒ／８、Ｒ／４、Ｒ／２、Ｒ１、Ｒ２、Ｒ４、Ｒ８、Ｒ１６、Ｒ３２、Ｒ６４、Ｒ１２８の並列接続回路との直列接続回路によって素子５を構成してもよい。
【００９４】
この場合、基準抵抗単位体Ｒ／１６以外の１２種類の抵抗単位体には、それぞれ、ヒューズ膜Ｆが直列に接続されている。全てのヒューズ膜Ｆが溶断されていない状態では、各抵抗単位体は素子５に対して電気的に組み込まれている。要求される抵抗値に応じて、ヒューズ膜Ｆを選択的に、たとえばレーザー光で溶断すれば、溶断されたヒューズ膜Ｆに対応する抵抗単位体（ヒューズ膜Ｆが直列に接続された抵抗単位体）は、素子５から電気的に分離されるので、電子機器１全体の抵抗値を調整することができる。
【００９５】
図２３は、第２発明のさらに他の実施形態に係る素子の電気回路図である。
図２３に示す素子５の特徴は、複数種類の抵抗単位体の直列接続と、複数種類の抵抗単位体の並列接続とが直列に接続された回路構成となっていることである。直列接続される複数種類の抵抗単位体には、先の実施形態と同様、抵抗単位体毎に、並列にヒューズ膜Ｆが接続されていて、直列接続された複数種類の抵抗単位体は、全てヒューズ膜Ｆで短絡状態とされている。従って、ヒューズ膜Ｆを溶断すると、その溶断されるヒューズ膜Ｆで短絡されていた抵抗単位体が、素子５に電気的に組み込まれることになる。
【００９６】
一方、並列接続された複数種類の抵抗単位体には、それぞれ、直列にヒューズ膜Ｆが接続されている。従って、ヒューズ膜Ｆを溶断することにより、溶断されたヒューズ膜Ｆが直列に接続されている抵抗単位体を、抵抗単位体の並列接続から電気的に切り離すことができる。
かかる構成とすれば、たとえば、１ｋΩ以下の小抵抗は並列接続側で作り、１ｋΩ以上の抵抗回路を直列接続側で作れば、数Ωの小抵抗から数ＭΩの大抵抗までの広範な範囲の抵抗回路を、等しい基本設計で構成した抵抗の回路網を用いて作ることができる。
【００９７】
図２４は、電子機器の模式的な断面図である。
次に、図２４を参照して、電子機器１についてさらに詳しく説明する。なお、説明の便宜上、図２４では、前述した素子５については簡略化して示しているとともに、基板２以外の各要素にはハッチングを付している。
ここでは、前述した保護膜２３および樹脂膜２４について説明する。
【００９８】
保護膜２３は、たとえばＳｉＮ（窒化シリコン）からなり、その厚さは、約３０００Åである。保護膜２３は、素子形成面２Ａの全域に亘って設けられて抵抗体膜２１および抵抗体膜２１上の各配線膜２２（つまり、素子５）を表面（図２４の上側）から被覆する（つまり、素子５おける各抵抗体Ｒの上面を覆う）素子被覆部２３Ａと、基板２の４つの側面２Ｃ〜２Ｆ（図１６（ａ）参照）のそれぞれの全域を被覆する側面被覆部２３Ｂとを一体的に有している。素子被覆部２３Ａと側面被覆部２３Ｂとは、実際には、ほぼ同じ厚さであり、互いに連続している。そのため、保護膜２３全体は、抵抗体Ｒの上面および基板２の側面２Ｃ〜２Ｆを略同じ厚さで連続して覆っている。
【００９９】
素子被覆部２３Ａによって、抵抗体Ｒ間における配線膜２２以外での短絡（隣り合う抵抗体膜ライン２１Ａ間における短絡）が防止されている。
側面被覆部２３Ｂは、側面２Ｃ〜２Ｆのそれぞれの全域だけでなく、絶縁膜２０において側面２Ｃ〜２Ｆに露出されている部分も被覆している。側面被覆部２３Ｂは、側面２Ｃでは、凹部１０が形成された部分を含んだ全域を被覆している（図１６（ａ）参照）。側面被覆部２３Ｂによって、各側面２Ｃ〜２Ｆにおける短絡（当該側面において短絡経路が発生すること）が防止されている。
【０１００】
図１６（ａ）を参照して、保護膜２３は、基板２の素子形成面２Ａと、４つの側面２Ｃ〜２Ｆとを連続して被覆しているので、基板２のコーナー部１１および１２に沿ったラウンド形状のコーナー部２６を有している。この場合、素子５および配線膜２２を、保護膜２３によって保護できるとともに、保護膜２３のコーナー部２６におけるチッピングの発生を防止できる。
【０１０１】
図２４に戻り、樹脂膜２４は、保護膜２３とともに電子機器１を保護するものであり、ポリイミド等の樹脂からなる。樹脂膜２４の厚みは、約５μｍである。樹脂膜２４は、素子被覆部２３Ａの表面（保護膜２３の上面）を全域に亘って被覆しているとともに、基板２の４つの側面２Ｃ〜２Ｆ上の側面被覆部２３Ｂにおいて素子形成面２Ａ側の端部（図２４における上端部）を被覆している。つまり、樹脂膜２４は、４つの側面２Ｃ〜２Ｆ上の側面被覆部２３Ｂにおいて素子形成面２Ａとは反対側（図２４における下側）の部分を少なくとも露出させている。
【０１０２】
このような樹脂膜２４では、平面視で４つの側面２Ｃ〜２Ｆと一致する部分が、これらの側面上の側面被覆部２３Ｂよりも側方（外側）に張り出した円弧状の張出部２４Ａとなっている。つまり、樹脂膜２４（張出部２４Ａ）は、側面２Ｃ〜２Ｆで側面被覆部２３Ｂ（保護膜２３）よりもはみ出している。このような樹脂膜２４は、円弧状の張出部２４Ａにおいて側方に向かって凸のラウンド形状の側面２４Ｂを有している。張出部２４Ａは、素子形成面２Ａと側面２Ｃ〜２Ｆのそれぞれとの境界をなすコーナー部２７を覆っている。そのため、電子機器１が周囲のものに接触する際、張出部２４Ａが周囲のものに最初に接触して、接触による衝撃を緩和するので、衝撃が素子５等にまで及ぶことや前述したコーナー部２７でのチッピングを防止できる。特に、張出部２４Ａは、ラウンド形状の側面２４Ｂを有しているから、接触による衝撃を滑らかに緩和することができる。
【０１０３】
なお、樹脂膜２４が側面被覆部２３Ｂをまったく被覆していない構成（側面被覆部２３Ｂの全部を露出させた構成）もあり得る。
樹脂膜２４において、平面視で離れた２つの位置に開口２５が１つずつ形成されている。各開口２５は、樹脂膜２４および保護膜２３（素子被覆部２３Ａ）を、それぞれの厚さ方向において連続して貫通する貫通孔である。そのため、開口２５は、樹脂膜２４だけでなく保護膜２３にも形成されている。各開口２５からは、配線膜２２の一部が露出されている。配線膜２２において各開口２５から露出された部分は、外部接続用のパッド領域２２Ａとなっている。
【０１０４】
２つの開口２５のうち、一方の開口２５は、第１接続電極３によって埋め尽くされ、他方の開口２５は、第２接続電極４によって埋め尽くされている。そして、第１接続電極３および第２接続電極４のそれぞれの一部は、樹脂膜２４の表面において開口２５からはみ出している。第１接続電極３は、当該一方の開口２５を介して、この開口２５におけるパッド領域２２Ａにおいて配線膜２２に対して電気的に接続されている。第２接続電極４は、当該他方の開口２５を介して、この開口２５におけるパッド領域２２Ａにおいて配線膜２２に対して電気的に接続されている。これにより、第１接続電極３および第２接続電極４のそれぞれは、素子５に対して電気的に接続されている。ここで、配線膜２２は、抵抗体Ｒのまとまり（抵抗５６）、第１接続電極３および第２接続電極４のそれぞれに接続された配線を形成している。
【０１０５】
このように、開口２５が形成された樹脂膜２４および保護膜２３は、開口２５から第１接続電極３および第２接続電極４を露出させるように形成されている。そのため、樹脂膜２４の表面において開口２５からはみ出した第１接続電極３および第２接続電極４を介して、電子機器１と回路基板９との間における電気的接続を達成することができる（図１６（ｂ）参照）。
【０１０６】
図２５Ａ〜図２５Ｆは、図２４に示す電子機器の製造方法を示す図解的な断面図である。
まず、図２５Ａに示すように、ウエハ３０を用意する。ウエハ３０は、基板２の元となる。そのため、ウエハ３０の表面３０Ａは、基板２の素子形成面２Ａであり、ウエハ３０の裏面３０Ｂは、基板２の裏面２Ｂである。
【０１０７】
そして、ウエハ３０の表面３０Ａに、ＳｉＯ２等からなる絶縁膜２０を形成し、絶縁膜２０上に素子５（抵抗体Ｒおよび配線膜２２）を形成する。具体的には、スパッタリングにより、まず、絶縁膜２０の上にＴｉＮまたはＴｉＯＮの抵抗体膜２１を全面に形成し、さらに、抵抗体膜２１の上にアルミニウム（Ａｌ）の配線膜２２を積層する。その後、フォトリソグラフィプロセスを用い、たとえばドライエッチングにより抵抗体膜２１および配線膜２２を選択的に除去し、図１８Ａに示すように、平面視で、抵抗体膜２１が積層された一定幅の抵抗体膜ライン２１Ａが一定間隔をあけて列方向に配列される構成を得る。このとき、部分的に抵抗体膜ライン２１Ａおよび配線膜２２が切断された領域も形成される。続いて、抵抗体膜ライン２１Ａの上に積層された配線膜２２を選択的に除去する。この結果、抵抗体膜ライン２１Ａ上に一定間隔Ｒをあけて配線膜２２が積層された構成の素子５が得られる。
【０１０８】
図２５Ａを参照して、素子５は、１枚のウエハ３０に形成する電子機器１の数に応じて、ウエハ３０の表面３０Ａ上における多数の箇所に形成される。
次いで、図２５Ｂに示すように、絶縁膜２０上の素子５を全て覆うように、ウエハ３０の表面３０Ａの全域に亘ってレジストパターン４１を形成する。レジストパターン４１には、開口４２が形成されている。
【０１０９】
図２６は、図２５Ｂの工程において溝を形成するために用いられるレジストパターンの一部の模式的な平面図である。レジストパターン４１の開口４２は、多数の電子機器１を行列状（格子状でもある）に配置した場合において平面視で隣り合う電子機器１の輪郭の間の領域（図２６においてハッチングを付した部分）に一致している。そのため、開口４２の全体形状は、互いに直交する直線部分４２Ａおよび４２Ｂを複数有する格子状になっている。また、直線部分４２Ａおよび４２Ｂのいずれか（ここでは、直線部分４２Ａ）には、電子機器１の凹部１０（図１６（ａ）参照）に応じて、直線部分４２Ａから直交して突出する突出部分４２Ｃが連続して設けられている。
【０１１０】
ここで、電子機器１では、コーナー部１１，１２がラウンド形状になっている（図１６（ａ）参照）。これに応じて、開口４２において互いに直交する直線部分４２Ａおよび４２Ｂは、互いに湾曲しながらつながっている。また、互いに直交する直線部分４２Ａおよび突出部分４２Ｃも、互いに湾曲しながらつながっている。そのため、直線部分４２Ａおよび４２Ｂの交差部分４３Ａならびに直線部分４２Ａおよび突出部分４２Ｃの交差部分４３Ｂは、角の丸いラウンド形状となっている。また、突出部分４２Ｃにおいて交差部分４３Ｂ以外の部分における角も丸くなっている。
【０１１１】
図２５Ｂを参照して、レジストパターン４１をマスクとするプラズマエッチングにより、絶縁膜２０およびウエハ３０のそれぞれを選択的に除去する。これにより、平面視においてレジストパターン４１の開口４２と一致する位置には、絶縁膜２０を貫通してウエハ３０の厚さ途中まで到達する溝４４が形成される。溝４４は、互いに対向する側面４４Ａと、対向する側面４４Ａの下端（ウエハ３０の裏面３０Ｂ側の端）とを結ぶ底面４４Ｂとを有している。ウエハ３０の表面３０Ａを基準とした溝４４の深さは約１００μｍであり、溝４４の幅（対向する側面４４Ａの間隔）は約２０μｍである。
【０１１２】
図２７（ａ）は、図２５Ｂの工程において溝が形成された後のウエハの模式的な平面図であり、図２７（ｂ）は、図２７（ａ）における一部の拡大図である。
図２７（ｂ）を参照して、溝４４の全体形状は、平面視でレジストパターン４１の開口４２（図２６参照）と一致する格子状になっている。そして、ウエハ３０の表面３０Ａでは、各素子５が形成された領域のまわりを溝４４における矩形枠体部分が取り囲んでいる。ウエハ３０において素子５が形成された部分は、電子機器１の半製品５０である。ウエハ３０の表面３０Ａでは、溝４４に取り囲まれた領域に半製品５０が１つずつ位置していて、これらの半製品５０は、行列状に整列配置されている。
【０１１３】
また、溝４４は、レジストパターン４１の開口４２における突出部分４２Ｃ（図２６参照）に対応する部分において、半製品５０の一辺Ａの途中部分に食い込むように形成されており、これによって、半製品５０には、前述した凹部１０（図１６（ａ）参照）が形成されている。そして、レジストパターン４１の開口４２においてラウンド形状となった交差部分４３Ａおよび４３Ｂ（図２６参照）に応じて、平面視おける半製品５０のコーナー部６０（電子機器１のコーナー部１１，１２となる）は、ラウンド形状に整形されている。なお、このラウンド形状は、プラズマエッチを用いることにより形成されたものであるが、プラズマエッチの代わりにシリコンエッチ（薬液を用いた通常のエッチング）を用いても構わない。
【０１１４】
このようにウエハ３０をエッチングすることによって、半製品５０（換言すれば、最終的な電子機器１）の外形を任意に設定でき、この実施形態のように、コーナー部６０（コーナー部１１，１２）がラウンド形状であって一辺Ａに凹部１０を有する非対称の矩形にすることができる（図１６（ａ）も参照）。この場合、標印工程（チップ方向を示すマーク等をレーザ等でマーキングする工程）なしでもチップ方向を認識できる電子機器１を製造することができる。
【０１１５】
溝４４が形成された後、レジストパターン４１を除去し、図２５Ｃに示すように、素子５の表面に、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法によって、ＳｉＮからなる保護膜（ＳｉＮ膜）４５を形成する。ＳｉＮ膜４５は、約３０００Åの厚さを有している。ＳｉＮ膜４５は、素子５の表面全域だけでなく、溝４４の内面（側面４４Ａおよび底面４４Ｂ）も覆うように形成される。なお、ＳｉＮ膜４５は、側面４４Ａおよび底面４４Ｂ上に略一定の厚さに形成された薄膜であるので、溝４４を埋め尽くしていない。また、ＳｉＮ膜４５は、溝４４において、側面４４Ａの全域に形成されればよいので、底面４４Ｂに形成されなくてもよい。
【０１１６】
次いで、図２５Ｄに示すように、ポリイミドからなる感光性樹脂のシート４６を、ウエハ３０に対して、溝４４以外におけるＳｉＮ膜４５の上から貼着する。図２８（ａ）および（ｂ）は、図２５Ｄの工程においてポリイミドのシートをウエハに貼り付ける状態を示す図解的な斜視図である。
具体的には、図２８（ａ）に示すように、ウエハ３０（厳密にはウエハ３０上のＳｉＮ膜４５）に対して表面３０Ａ側からポリイミドのシート４６を被せた後に、図２８（ｂ）に示すように回転するローラ４７によってシート４６をウエハ３０に押し付ける。
【０１１７】
図２５Ｄに示すように、シート４６を溝４４以外におけるＳｉＮ膜４５の表面全域に貼り付けたとき、シート４６の一部が溝４４側に僅かに入り込んでいるものの、溝４４の側面４４Ａ上のＳｉＮ膜４５における素子５側（表面３０Ａ側）の一部を覆っているだけで、シート４６は、溝４４の底面４４Ｂまで届いていない。そのため、シート４６と溝４４の底面４４Ｂとの間の溝４４内には、溝４４とほぼ同じ大きさの空間Ｓが形成されている。このときのシート４６の厚さは、１０μｍ〜３０μｍである。
【０１１８】
次いで、シート４６に熱処理を施す。これにより、シート４６の厚みは、約５μｍまで熱収縮する。
次いで、図２５Ｅに示すように、シート４６をパターニングし、シート４６において平面視で溝４４および配線膜２２の各パッド領域２２Ａと一致する部分を選択的に除去する。具体的には、平面視で溝４４および各パッド領域２２Ａに整合（一致）するパターンの開口６１が形成されたマスク６２を用いて、シート４６を、当該パターンで露光して現像する。これにより、溝４４および各パッド領域２２Ａの上方でシート４６が分離されるととともに、シート４６において分離された縁部分が溝４４側へ少し垂れつつ溝４４の側面４４Ａ上のＳｉＮ膜４５に重なるので、当該縁部分に、前述した（ラウンド形状の側面２４Ｂを有する）張出部２４Ａが自然に形成される。
【０１１９】
次いで、このように分離されたシート４６をマスクとするエッチングによって、ＳｉＮ膜４５において平面視で各パッド領域２２Ａに一致する部分を除去する。これにより、開口２５が形成される。ここでは、ＳｉＮ膜４５が、各パッド領域２２Ａを露出させるように形成されたことになる。
次いで、無電解めっきによって、Ｎｉ、ＰｄおよびＡｕを積層することで構成されたＮｉ／Ｐｄ／Ａｕ積層膜を各開口２５におけるパッド領域２２Ａ上に形成する。このとき、Ｎｉ／Ｐｄ／Ａｕ積層膜を開口２５からシート４６の表面まではみ出るようにする。これにより、各開口２５内のＮｉ／Ｐｄ／Ａｕ積層膜が、図２５Ｆに示す第１接続電極３および第２接続電極４となる。
【０１２０】
次いで、第１接続電極３および第２接続電極４間での通電検査が行われた後に、ウエハ３０が裏面３０Ｂから研削される。ここで、ウエハ３０において溝４４の側面４４Ａをなす部分の全域がＳｉＮ膜４５によって被覆されているため、ウエハ３０の研削中に、当該部分に微小クラック等が発生することを防止するとともに、仮に微小クラックが発生しても当該微小クラックをＳｉＮ膜４５で埋めることによって当該微小クラックの拡大を抑制できる。
【０１２１】
そして、研削によって、溝４４の底面４４Ｂ（厳密には、底面４４Ｂ上のＳｉＮ膜４５）に達するまでウエハ３０が薄型化されると、隣り合う半製品５０を連結するものがなくなるので、溝４４を境界としてウエハ３０が分割され、半製品５０が電子機器１となって個別に分離する。これにより、電子機器１（図２４参照）が完成する。各電子機器１では、溝４４の側面４４Ａをなしていた部分が、基板２の側面２Ｃ〜２Ｆのいずれかとなる。そして、ＳｉＮ膜４５が保護膜２３となる。また、分離したシート４６が樹脂膜２４となる。
【０１２２】
電子機器１のチップサイズが小さくても、このように先に溝４４を形成しておいてからウエハ３０を裏面３０Ｂから研削することによって、電子機器１を個片にすることができる。そのため、従来のようにダイシングソーでウエハ３０をダイシングすることで電子機器１を個片にする場合と比べて、ダイシング工程省略によって、コスト低減や時間短縮を図り、歩留まり向上を達成できる。
【０１２３】
以上によれば、電子機器１を製造する際、表面３０Ａ（素子形成面２Ａ）に複数の素子５が形成されたウエハ３０において、電子機器１を１つずつ分割するための溝４４を、表面３０Ａにおける素子５の境界に形成すると、溝４４の側面４４Ａが、分割後の各電子機器１の側面２Ｃ〜２Ｆとなる。
電子機器１への分割に先立って、溝４４の側面４４Ａおよびウエハ３０の表面３０ＡにＳｉＮ膜４５（保護膜２３）を形成する。ここで、図２５Ｃに示すように、ＣＶＤ法によって抵抗体Ｒの上面および溝４４の内面（側面４４Ａおよび底面４４Ｂ）に、略同じ厚さのＣＶＤの保護膜（ＣＶＤ保護膜）２３を連続して形成している。この場合、ＣＶＤ保護膜２３（ＳｉＮ膜４５）の形成は、ＣＶＤの過程において減圧環境で行われることから、ＣＶＤ保護膜２３は、側面被覆部２３Ｂとして、基板２の側面２Ｃ〜２Ｆ（溝４４の側面４４Ａ）全域に付着することができる。そのため、電子機器１の製造時に、溝４４の側面４４Ａに均一に保護膜２３を形成することができる。
【０１２４】
そして、保護膜２３の形成後に、図２５Ｄに示すように、素子形成面２ＡのＳｉＮ膜４５（保護膜２３の素子被覆部２３Ａになる部分）を覆うシート４６によって樹脂膜２４を形成する。樹脂膜２４は、溝４４の側面４４ＡのＳｉＮ膜４５（保護膜２３の側面被覆部２３Ｂになる部分）において素子形成面２Ａとは反対側（溝４４の底面４４Ｂ側）を少なくとも露出させるので、樹脂膜２４の形成時（電子機器１の製造時）に溝４４が樹脂膜２４によって底面４４Ｂ側から埋まってしまうことを防止できる。
【０１２５】
具体的には、保護膜２３の上からシート４６を貼着することで、樹脂膜２４を形成する。この場合、シート４６によって溝４４が底面４４Ｂ側から埋まることはない。そのため、図２５Ｆに示すように基板２を溝４４の底面４４Ｂに達するまで薄型化すれば、基板２を溝４４において個々の電子機器１に分割することができる。
以上、第２発明の実施形態について説明したが、第２発明はさらに他の形態で実施することもできる。
【０１２６】
たとえば、ウエハ３０を個別の電子機器１に分割する際、ウエハ３０を裏面３０Ｂ側から溝４４の底面４４Ｂまで研削している（図２５Ｆ参照）。これに代え、ＳｉＮ膜４５において底面４４Ｂを被覆している部分と、ウエハ３０において平面視で溝４４と一致する部分とを選択的に裏面３０Ｂからエッチングして除去することで、ウエハ３０を個別の電子機器１に分割してもよい。
【０１２７】
図２９（ａ）は、電子機器の平面図であり、図２９（ｂ）は、第１の変形例に係る電子機器の平面図であり、図２９（ｃ）は、第２の変形例に係る電子機器の平面図である。なお、図２９（ａ）〜１４（ｃ）のそれぞれでは、説明の便宜上、素子５や保護膜２３や樹脂膜２４の図示を省略している。
また、前述した凹部１０は、図２９（ａ）に示すように電子機器１の一辺Ａにおいて、その一辺Ａの中点Ｐからずれた位置に設けられている。凹部１０が中点Ｐからずれている場合、一辺Ａの延びる方向において、凹部１０の中心１０Ａと中点Ｐとが一致していない。この構成によれば、当該一辺Ａと、この一辺Ａとは反対側の一辺Ｂとを結ぶ方向（長手方向）における凹部１０側だけでなく、当該一辺Ａの延びる方向（短手方向）における凹部１０側も、前述したチップ方向とすることができる。たとえば、素子形成面２Ａ側から見た平面視において電子機器１の短手方向と前後方向（図２９における上下方向）とを一致させるとともに電子機器１の長手方向と左右方向とを一致させ、このとき凹部１０が左前寄り（図２９における左上寄り）に位置しているときに電子機器１を回路基板９に正しく実装できるようにしておく。そうすれば、実装の際に、平面視で凹部１０が左前寄り（電子機器１を基板２の裏面２Ｂから見た場合は右前寄り）に位置するように電子機器１の向きを合わせなければならないことを、電子機器１の外観から把握できる。つまり、長手方向および短手方向の両方の方向における電子機器１の向きを合わせなければならないことを、電子機器１の外観から把握できる。
【０１２８】
もちろん、図２９（ｂ）に示すように、凹部１０を一辺Ａにおいて中点Ｐと一致する位置（凹部１０の中心１０Ａと中点Ｐとが短手方向で一致する位置）に設けてもよい。また、凹部１０の代わりに、図２９（ｃ）に示すように外方へ突出する凸部５１を設けてもよい。凸部５１は、平面視で矩形状であってもよいし、Ｕ字形状（Ｕ字に膨出する形状）や三角形状であってもよい。もちろん、側面２Ｃにおいて、凸部５１におけるコーナー部（凸部５１の先端側および根元側を含む平面視における４つの角の部分）５２も、他のコーナー部１１と同様に、面取りされたラウンド形状となっている。ここで、前述した側面被覆部２３Ｂ（図１６（ａ）参照）は、凹部１０の場合と同様に、側面２Ｃにおいて、凸部５１が形成された部分を含んだ全域を被覆している。また、凹部１０の深さや凸部５１の高さ（突出量）は、２０μｍ以下（第１接続電極３や第２接続電極４の幅の約５分の１以下）であることが好ましい。そして、コーナー部１１やコーナー部１２やコーナー部５２のそれぞれにおける面取り量は、一辺の距離が約２０μｍ以下であることが好ましい。
【０１２９】
図３０（ａ）は、電子機器における他の実施形態にかかる素子の回路構成を示す図であり、図３０（ｂ）は、電子機器におけるさらに他の実施形態にかかる素子の回路構成を示す図である。
前述した実施形態では、電子機器１をチップ抵抗器としたので、第１接続電極３および第２接続電極４間の素子５は、抵抗５６であったが、図３０（ａ）に示すダイオード５５であってもよいし、図３０（ｂ）に示すようにダイオード５５と抵抗５６とを直列接続したものであってもよい。電子機器１は、ダイオード５５を有することによってチップダイオードとなり、第１接続電極３および第２接続電極４には極性が存在するのだが、前述したチップ方向が極性に対応する方向となっている。これにより、チップ方向によって第１接続電極３および第２接続電極４の極性を示すことができるので、電子機器１の外観によって当該極性を把握できる。つまり、チップ方向におけるどちら側（つまり、第１接続電極３および第２接続電極４のどちら）が、正負のいずれの極側であるのかがわかる。そのため、前述した凹部１０や凸部５１（図２９参照）が設けられた側が、対応する極側にくるように、電子機器１を回路基板９（図１６（ｂ）参照）に正しく実装できるようにすることができる。
【０１３０】
もちろん、第２発明は、素子５においてダイオード５５の代わりにコンデンサーが用いられたチップコンデンサーや、チップインダクター等、様々な素子がチップサイズの基板２に作り込まれた素子デバイスに適用可能である。
＜第３発明＞
（１）第３発明の特徴
たとえば、第３発明に係る発明の特徴は、以下のＢ１〜Ａ１３である。
（Ｂ１）基板と、前記基板上に形成された第１接続電極および第２接続電極と、前記基板上に形成され、一端側が前記第１接続電極に接続され、他端側が前記第２接続電極に接続されている抵抗回路網とを含み、前記抵抗回路網は、前記基板上にマトリックス状に配列された等しい抵抗値を有する多数個の抵抗体膜と、前記抵抗体膜を電気的に接続する接続用配線膜を含み、１個または複数個の接続体膜が接続用配線膜によって電気的に接続されて構成された複数種類の抵抗単位体と、前記複数種類の抵抗単位体を所定の態様で接続している回路網接続用配線膜と、前記抵抗単位体に個別に対応して設けられ、当該抵抗単位体を前記抵抗回路網に電気的に組み込み、または前記抵抗回路網から電気的に分離するために溶断可能な複数のヒューズ膜とを含み、前記配線膜の少なくとも一部は、前記抵抗体膜上に積層された第１配線層と、この第１配線層に積層された第２配線層とを含む積層配線構造を有していることを特徴とする、チップ抵抗器。
【０１３１】
この構成によれば、基板上に抵抗回路網を作り込むことができ、品質の良いチップ抵抗器を１度の製造により多数製造することができる。
また、抵抗回路網を形成するので、抵抗回路網の微少化を達成でき、従来より小型のチップ抵抗器とすることができる。
さらに、抵抗回路網は、マトリックス状に配列された等しい抵抗値を有する多数個の抵抗体膜を含んでおり、これら多数個の抵抗体膜の接続態様を変化させることにより、要求抵抗値の変更に容易に対応することができる。
【０１３２】
さらに、複数種類の抵抗単位体の接続態様を変えることによっても、要求抵抗値の変化に容易に対処することができる。
さらにまた、複数のヒューズ膜の任意のヒューズ膜を溶断して、抵抗単位体を抵抗回路網に電気的に組み込んだり、抵抗回路網から電気的に分離することにより、抵抗回路網の抵抗値の調整が行えるとともに、チップ抵抗器の抵抗値を、基本設計を変えることなく、複数種類の要求抵抗値に合致させることができる。これにより、同一の基本設計のチップ抵抗器であって、その抵抗値を要求される抵抗値としたチップ抵抗器を提供することができる。
【０１３３】
加えて、抵抗回路網に含まれる配線膜は、少なくともその一部分、たとえば複数の抵抗体膜が櫛歯状に並列接続された領域において、第１配線層および第１配線層に積層された第２配線層を含む積層配線構造を有している。それゆえ、かかる領域の配線膜は積層構造によって抵抗値がより小さくされており、配線膜の抵抗値が抵抗体の抵抗値に影響しない。その結果、全体の抵抗値および複数種類の抵抗単位体の抵抗比率等が変化せず、高精度の抵抗回路網を構成できる。
（Ｂ２）前記抵抗体膜は、前記基板上に延びる抵抗体膜ラインと、前記抵抗体膜ライン上に、ライン方向に所定間隔をあけて積層された配線膜とを含み、前記配線膜が積層されていない前記一定間隔部分の抵抗体膜ラインが１個の抵抗体膜を構成していることを特徴とする、Ｂ１記載のチップ抵抗器。
【０１３４】
この構成では、マトリックス状に配列された等しい抵抗値を有する多数個の抵抗体膜は、それぞれが、抵抗体膜ラインおよびその抵抗体膜ライン上にライン方向に一定間隔をあけて積層された配線膜を含んでいる。このため、配線膜が積層されていない抵抗体膜領域が、１つの抵抗体膜として機能する。この抵抗体膜領域は、積層する配線膜の間隔を一定間隔とすることにより、同一同大の形状にできる。そして、基板上に作り込んだ同一同大で同形状の抵抗体（抵抗体膜）の抵抗値は、ほぼ同値になるという特性を利用して、共通のレイアウトパターンで、多数個の抵抗体膜を簡単に形成することができる。
（Ｂ３）前記抵抗体膜を区画する配線膜、前記抵抗単位体に含まれる接続用配線膜、前記回路網接続用配線膜および前記ヒューズ膜が、同一レイヤーに形成された同一材料の金属膜を含むことを特徴とする、Ｂ２記載のチップ抵抗器。
【０１３５】
この構成によれば、抵抗体膜を区画する配線膜、抵抗単位体に含まれる接続用配線膜、回路網接続手段に含まれる接続用配線膜およびヒューズ膜を、同一レイヤー上に金属膜を形成し、その金属膜のうちの不要部分をエッチング等により除去することによって、比較的少ないプロセスにより簡単に複数種類の金属膜（配線膜）を一度に形成することができる。
（Ｂ４）前記抵抗単位体は、前記抵抗体膜が複数個直列に接続されたものを含むことを特徴とする、Ｂ１〜Ｂ３のいずれかに記載のチップ抵抗器。
【０１３６】
この構成によれば、複数個の抵抗体膜を直列接続して抵抗単位体が形成されているので、抵抗値の大きな抵抗単位体を構成することができる。
（Ｂ５）前記抵抗単位体は、前記抵抗体膜が複数個並列に接続されたものを含むことを特徴とする、Ｂ１〜Ｂ３のいずれかに記載のチップ抵抗器。
この構成によれば、複数個の抵抗体膜を並列接続することにより抵抗単位体が形成されているので、抵抗値が小さくかつ抵抗値間の誤差の少ない抵抗単位体を構成することができる。
（Ｂ６）前記抵抗体膜の並列接続は、前記配線膜が櫛歯状になった櫛歯形状部を含み、前記櫛歯形状部が前記積層配線構造を有していることを特徴とする、Ｂ５に記載のチップ抵抗器。
【０１３７】
この構成によれば、複数個の抵抗体膜の並列接続に係る接続用配線膜は、櫛歯形状部でその幅が狭く配線膜の抵抗値が増加し易いが、櫛歯形状部においては配線膜が積層配線構造を有しているので、配線膜の抵抗値が、抵抗回路網に悪影響を及ぼすことはない。
（Ｂ７）前記複数種類の抵抗単位体は、接続される前記抵抗体膜の個数が設定され、互いに抵抗値が等比数列をなしていることを特徴とする、Ｂ１〜Ｂ６のいずれかに記載のチップ抵抗器。
【０１３８】
この構成によれば、抵抗単位体は、互いの抵抗値が等比数列をなすので、抵抗単位体の抵抗値を相対的に小さな抵抗値から相対的に大きな抵抗値まで多種類設定できる。それにより、抵抗単位体の接続態様によってチップ抵抗器に要求される要求抵抗値に幅があっても、同一の設計内容により対応することができる。
（Ｂ８）前記回路網接続用配線膜は、前記複数種類の抵抗単位体を直列に接続する接続用配線膜を含むことを特徴とする、Ｂ１〜Ｂ７のいずれかに記載のチップ抵抗器。
【０１３９】
この構成によれば、抵抗単位体を直列に接続して抵抗値の大きなチップ抵抗器を構成することができる。
（Ｂ９）前記回路網接続用配線膜は、前記複数種類の抵抗単位体を並列に接続する接続用配線膜を含むことを特徴とする、Ｂ１〜Ｂ８のいずれかに記載のチップ抵抗器。
この構成によれば、抵抗単位体を並列に接続することによって、チップ抵抗器の抵抗値を細かく調整して、種々の要求抵抗値に対処可能なチップ抵抗器を提供できる。
（Ｂ１０）前記複数種類の抵抗単位体を並列に接続する回路網接続用配線膜は、櫛歯形状部を含み、この櫛歯形状部が前記積層配線構造を有していることを特徴とする、Ｂ９に記載のチップ抵抗器。
【０１４０】
この構成によれば、抵抗単位体を並列に接続した場合において、接続用配線膜に櫛歯状に多数の抵抗体が並列に接続されることがあり、抵抗体全体の抵抗値が小さくなるため配線膜の抵抗値を無視できなくなることがある。そこで、この部分においては、配線膜を積層配線構造とし、配線膜の抵抗値をより低くし、配線膜の抵抗値が抵抗回路網全体に影響等を及ぼすことがない構成とされている。
（Ｂ１１）基板と、前記基板上に形成された第１接続電極および第２接続電極と、前記基板上に形成され、一端側が前記第１接続電極に接続され、他端側が前記第２接続電極に接続されている配線膜により接続された複数の抵抗体を有する抵抗回路網と、前記抵抗体を前記抵抗回路網に電気的に組み込み、または前記抵抗回路網から電気的に分離するために溶断可能な複数のヒューズ膜とを含み、前記配線膜の少なくとも一部は、前記抵抗体膜上に積層された第１配線層と、この第１配線層に積層された第２配線層とを含み、前記ヒューズ膜は、第1配線膜または第２配線膜のみからなる積層配線構造を有していることを特徴とする、電子機器。
（Ｂ１２）前記抵抗体がＴｉＯＮまたはＴｉＳｉＯＮからなることを特徴とする、Ｂ１１記載の電子機器。
（Ｂ１３）前記抵抗体と前記配線膜とが一括してパターニングされていることを特徴とする、Ｂ１１またはＢ１２記載の電子機器。
【０１４１】
Ｂ１１〜Ｂ１３の構成によれば、複数のヒューズ膜の任意のヒューズ膜を溶断して、抵抗体を抵抗回路網に電気的に組み込んだり、抵抗回路網から電気的に分離することにより、抵抗回路網の抵抗値の調整が行え、基本設計を変えることなく、複数種類の要求抵抗値に合致させることができる。これにより、同一の基本設計の抵抗回路網を有し、その抵抗値を要求される抵抗値とした電子機器を提供することができる。
【０１４２】
加えて、抵抗回路網に含まれる配線膜は、少なくともその一部分、たとえば複数の抵抗体が櫛歯状に並列接続された領域において、第１配線層および第１配線層に積層された第２配線層を含む積層配線構造を有している。それゆえ、かかる領域の配線膜は積層構造によって抵抗値がより小さくされており、配線膜の抵抗値が抵抗体の抵抗値に影響しない。その結果、高精度の抵抗回路網を構成できる。
（２）第３発明の実施形態
以下には、第３発明の実施の形態を、添付図面を参照して詳細に説明する。なお、図３１〜図４６で示した符号は、これらの図面でのみ有効であり、他の実施形態に使用されていても、当該他の実施形態の符号と同じ要素を示すものではない。
【０１４３】
図３１（Ａ）は、第３発明の一実施形態に係るチップ抵抗器１０の外観構成を示す図解的な斜視図であり、図３１（Ｂ）は、チップ抵抗器１０が基板上に実装された状態を示す側面図である。
図３１（Ａ）を参照して、第３発明の一実施形態に係るチップ抵抗器１０は、基板としての基板１１上に形成された第１接続電極１２と、第２接続電極１３と、抵抗回路網１４とを備えている。基板１１は、平面視略長方形状の直方体形状で、一例として、長辺方向の長さＬ＝０．３ｍｍ、短辺方向の幅Ｗ＝０．１５ｍｍ、基板１１の厚みＴ＝０．１ｍｍ程度の大きさの微少なチップである。
【０１４４】
このチップ抵抗器１０は、図４６に示すように、ウエハ上に格子状に多数個のチップ抵抗器１０が形成され、ウエハが切断されて個々のチップ抵抗器１０に分離されることにより得られる。
基板１１上において、第１接続電極１２は基板１１の一方短辺１１１に沿って設けられた短辺１１１方向に長手の矩形電極である。第２接続電極１３は、基板１１上の他方短辺１１２に沿って設けられた短辺１１２方向に長手の矩形電極である。抵抗回路網１４は、基板１１上の第１接続電極１２と第２接続電極１３とで挟まれた中央領域に設けられている。そして、抵抗回路網１４の一端側は第１接続電極１２に電気的に接続されており、抵抗回路網１４の他端側は第２接続電極１３に電気的に接続されている。これら第１接続電極１２、第２接続電極１３および抵抗回路網１４は、後述するように、基板１１上に、たとえば半導体製造プロセスを用いて設けられたものである。したがって、基板１１としては、シリコン基板（シリコンウエハ）等の半導体基板（半導体ウエハ）を用いることができる。なお、基板１１は、絶縁基板等の他の種類の基板であってもよい。
【０１４５】
第１接続電極１２および第２接続電極１３は、それぞれ、外部接続電極として機能する。チップ抵抗器１０が回路基板１５に実装された状態においては、図３１（Ｂ）に示すように、第１接続電極１２および第２接続電極１３が、それぞれ、回路基板１５の回路（図示せず）と半田により電気的かつ機械的に接続される。なお、外部接続電極として機能する第１接続電極１２および第２接続電極１３は、半田濡れ性の向上および信頼性の向上のために、金（Ａｕ）で形成するか、または表面に金メッキを施すことが望ましい。
【０１４６】
図３２は、チップ抵抗器１０の平面図であり、第１接続電極１２、第２接続電極１３および抵抗回路網１４の配置関係ならびに抵抗回路網１４の平面視の構成が示されている。
図３２を参照して、チップ抵抗器１０は、基板上面の一方短辺１１１沿いに配置された幅方向に長手の平面視略矩形をした第１接続電極１２と、基板上面の他方短辺１１２沿いに配置された幅方向に長手の平面視略矩形をした第２接続電極１３と、第１接続電極１２および第２接続電極１３間の平面視矩形の領域に設けられた抵抗回路網１４とを含んでいる。
【０１４７】
抵抗回路網１４には、基板１１上にマトリックス状に配列された等しい抵抗値を有する多数個の抵抗体膜Ｒ（図３２の例では、行方向（基板の長手方向）に沿って８個の抵抗体膜Ｒが配列され、列方向（基板の幅方向）に沿って４４個の抵抗体膜Ｒが配列され、合計３５２個の抵抗体膜Ｒ構成）を有している。そして、これら多数個の抵抗体膜Ｒの１個〜６４個が電気的に接続されて、複数種類の抵抗単位体が形成されている。形成された複数種類の抵抗単位体は、回路網接続手段としての接続用配線膜で所定の態様に接続されている。さらに、抵抗単位体を抵抗回路網１４に電気的に組み込んだり、または、抵抗回路網１４から電気的に分離するために溶断可能な複数のヒューズ膜Ｆが設けられている。複数のヒューズ膜Ｆは、第２接続電極１３の内側辺沿いに、配置領域が直線状になるように配列されている。より具体的には、複数のヒューズ膜Ｆおよび接続用配線膜Ｃが直線状に配置されている。
【０１４８】
図３３Ａは、図３２に示す抵抗回路網１４の一部分を拡大して描いた平面図であり、図３３Ｂおよび図３３Ｃは、それぞれ、抵抗回路網１４における抵抗体Ｒの構造を説明するために描いた長さ方向の縦断面図および幅方向の縦断面図である。
図３３Ａ、図３３Ｂおよび図３３Ｃを参照して、抵抗体膜Ｒの構成について説明をする。
【０１４９】
基板としての基板１１の上面には絶縁層（ＳｉＯ２）１９が形成され、絶縁層１９上に抵抗体膜Ｒを構成する抵抗体膜２０が配置されている。抵抗体膜２０は、ＴｉＮまたはＴｉＯＮにより形成されている。この抵抗体膜２０は、第１接続電極１２と第２接続電極１３との間をライン状に延びる複数本の抵抗体膜（以下「抵抗体膜ライン」という）とされており、抵抗体膜ライン２０は、ライン方向に所定の位置で切断されている場合がある。抵抗体膜ライン２０上には、配線膜２１としてのアルミニウム膜が積層されている。配線膜２１は、抵抗体膜ライン２０上に、ライン方向に一定間隔Ｒを開けて積層されている。
【０１５０】
この構成の抵抗体膜ライン２０および配線膜２１の電気的特徴を回路記号で示すと、図３４の通りである。すなわち、図３４（Ａ）に示すように、所定間隔Ｒの領域の抵抗体膜ライン２０部分が、それぞれ、一定の抵抗値ｒの抵抗体膜Ｒを形成している。配線膜２１が積層された領域は、当該配線膜２１で抵抗体膜ライン２０が短絡されている。よって、図３４（Ｂ）に示す抵抗ｒの抵抗体膜Ｒの直列接続からなる抵抗回路が形成されている。
【０１５１】
また、隣接する抵抗体膜ライン２０同士は抵抗体膜２０および配線膜２１で接続されているから、図３３Ａに示す抵抗回路網は、図３４（Ｃ）に示す抵抗回路を構成している。
ここで、抵抗回路網１４の製造プロセスを簡単に説明する。
（１）基板１１の表面を熱酸化し、絶縁層１９としての二酸化シリコン（ＳｉＯ２）層を形成する。
（２）そして、スパッタリングにより、絶縁層１９の上にＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮの抵抗体膜２０を全面に形成する。
（３）さらに、スパッタリングにより、抵抗体膜２０の上にアルミニウム（Ａｌ）の配線膜２１を積層する。
（４）その後、フォトリソグラフィプロセスを用い、たとえばドライエッチングにより配線膜２１および抵抗体膜２０を選択的に除去し、図３３Ａに示すように、平面視で、一定幅の抵抗体膜ライン２０および配線膜２１が一定間隔をあけて列方向に配列される構成を得る。このとき、部分的に抵抗体膜ライン２０および配線膜２１が切断された領域も形成される。
（５）続いて、抵抗体膜ライン２０の上に積層された配線膜２１を選択的に除去する。この結果、抵抗体膜ライン２０上に一定間隔Ｒをあけて配線膜２１が積層された構成が得られる。
（６）その後、保護膜としてのＳｉＮ膜２２が堆積され、さらにその上に保護層であるポリイミド層２３が積層される。
【０１５２】
この実施形態では、基板１１上に形成された抵抗回路網１４に含まれる抵抗体膜Ｒは、抵抗体膜ライン２０と、抵抗体膜ライン２０上に、ライン方向に一定間隔をあけて積層された配線膜２１とを含み、配線膜２１が積層されていない一定間隔Ｒ部分の抵抗体膜ライン２０が、１個の抵抗体膜Ｒを構成している。抵抗体膜Ｒを構成している抵抗体膜ライン２０は、その形状および大きさが全て等しい。よって、基板上に作り込んだ同形同大の抵抗体膜は、ほぼ同値になるという特性に基づき、基板１１上にマトリックス状に配列された多数個の抵抗体膜Ｒは、等しい抵抗値を有している。
【０１５３】
抵抗体膜ライン２０上に積層された配線膜２１は、抵抗体膜Ｒを区画するとともに、複数個の抵抗体膜Ｒを接続して抵抗単位体を構成するための接続用配線膜の役目も果たしている。
図３５（Ａ）は、図３２に示すチップ抵抗器１０の平面図の一部分を拡大して描いたヒューズ膜Ｆを含む領域の部分拡大平面図であり、図３５（Ｂ）は、図３５（Ａ）のＢ−Ｂに沿う断面構造を示す図である。
【０１５４】
図３５（Ａ）（Ｂ）に示すように、ヒューズ膜Ｆも、抵抗体膜２０上に積層された配線膜２１により形成されている。すなわち、抵抗体膜ライン２０上に積層された配線膜２１と同じレイヤーに、配線膜２１と同じ金属材料であるアルミニウム（Ａｌ）により形成されている。なお、配線膜２１は、前述したように、抵抗単位体を形成するために、複数個の抵抗体膜Ｒを電気的に接続する接続用配線膜２１としても用いられている。
【０１５５】
つまり、抵抗体膜２０上に積層された同一レイヤーにおいて、抵抗体膜Ｒを区画する配線膜、抵抗単位体を形成するための接続用配線膜、抵抗回路網１４を構成するための接続用配線膜、ヒューズ膜、ならびに抵抗回路網１４を第１接続電極１２および第２接続電極１３に接続するための配線膜が、同一の金属材料（たとえばアルミニウム）を用いて、同じ製造プロセス（スパッタリングおよびフォトリソグラフィプロセス）によって形成されている。これにより、このチップ抵抗器１０の製造プロセスが簡略化され、また、各種配線膜を共通のマスクを利用して同時に形成できる。さらに、抵抗体膜２０とのアライメント性も向上する。
【０１５６】
図３６は、図３２に示す抵抗回路網１４における複数種類の抵抗単位体を接続する接続用配線膜Ｃおよびヒューズ膜Ｆの配列関係と、その接続用配線膜Ｃおよびヒューズ膜Ｆに接続された複数種類の抵抗単位体との接続関係を図解的に示す図である。
図３６を参照して、第１接続電極１２には、抵抗回路網１４に含まれる基準抵抗単位体Ｒ８の一端が接続されている。基準抵抗単位体Ｒ８は、８個の抵抗体膜Ｒの直列接続からなり、その他端はヒューズ膜Ｆ１に接続されている。ヒューズ膜Ｆ１と接続用配線膜Ｃ２とには、６４個の抵抗体膜Ｒの直列接続からなる抵抗単位体Ｒ６４の一端および他端が接続されている。接続用配線膜Ｃ２とヒューズ膜Ｆ４とには、３２個の抵抗体膜Ｒの直列接続からなる抵抗単位体Ｒ３２の一端および他端が接続されている。ヒューズ膜Ｆ４と接続用配線膜Ｃ５とには、３２個の抵抗体膜Ｒの直列接続からなる抵抗単位体Ｒ３２の一端および他端が接続されている。接続用配線膜Ｃ５とヒューズ膜Ｆ６とには、１６個の抵抗体膜Ｒの直列接続からなる抵抗単位体Ｒ１６の一端および他端が接続されている。ヒューズ膜Ｆ７および接続用配線膜Ｃ９には、８個の抵抗体膜Ｒの直列接続からなる抵抗単位体Ｒ８の一端および他端が接続されている。接続用配線膜Ｃ９およびヒューズ膜Ｆ１０には、４個の抵抗体膜Ｒの直列接続からなる抵抗単位体Ｒ４の一端および他端が接続されている。ヒューズ膜Ｆ１１および接続用配線膜Ｃ１２には、２個の抵抗体膜Ｒの直列接続からなる抵抗単位体Ｒ２の一端および他端が接続されている。接続用配線膜Ｃ１２およびヒューズ膜Ｆ１３には、１個の抵抗体膜Ｒからなる抵抗単位体Ｒ１の一端および他端が接続されている。ヒューズ膜Ｆ１３および接続用配線膜Ｃ１５には、２個の抵抗体膜Ｒの並列接続からなる抵抗単位体Ｒ／２の一端および他端が接続されている。接続用配線膜Ｃ１５およびヒューズ膜Ｆ１６には、４個の抵抗体膜Ｒの並列接続からなる抵抗単位体Ｒ／４の一端および他端が接続されている。ヒューズ膜Ｆ１６および接続用配線膜Ｃ１８には、８個の抵抗体膜Ｒの並列接続からなる抵抗単位体Ｒ／８の一端および他端が接続されている。接続用配線膜Ｃ１８およびヒューズ膜Ｆ１９には、１６個の抵抗体膜Ｒの並列接続からなる抵抗単位体Ｒ／１６の一端および他端が接続されている。ヒューズ膜Ｆ１９および接続用配線膜Ｃ２２には、３２個の抵抗体膜Ｒの並列接続からなる抵抗単位体Ｒ／３２が接続されている。
【０１５７】
複数のヒューズ膜Ｆおよび接続用配線膜Ｃは、それぞれ、ヒューズ膜Ｆ１、接続用配線膜Ｃ２、ヒューズ膜Ｆ３、ヒューズ膜Ｆ４、接続用配線膜Ｃ５、ヒューズ膜Ｆ６、ヒューズ膜Ｆ７、接続用配線膜Ｃ８、接続用配線膜Ｃ９、ヒューズ膜Ｆ１０、ヒューズ膜Ｆ１１、接続用配線膜Ｃ１２、ヒューズ膜Ｆ１３、ヒューズ膜Ｆ１４、接続用配線膜Ｃ１５、ヒューズ膜Ｆ１６、ヒューズ膜Ｆ１７、接続用配線膜Ｃ１８、ヒューズ膜Ｆ１９、ヒューズ膜Ｆ２０、接続用配線膜Ｃ２１、接続用配線膜Ｃ２２が、直線状に配置されて直列に接続されている。各ヒューズ膜Ｆが溶断されると、ヒューズ膜Ｆに隣接接続された接続用配線膜Ｃとの間の電気的接続が遮断される構成である。
【０１５８】
この構成を、電気回路図で示すと図３７の通りである。すなわち、全てのヒューズ膜Ｆが溶断されていない状態では、抵抗回路網１４は、第１接続電極１２および第２接続電極１３間に設けられた８個の抵抗体Ｒの直列接続からなる基準抵抗単位体Ｒ８（抵抗値８ｒ）の抵抗回路を構成している。たとえば、１個の抵抗体Ｒの抵抗値ｒをｒ＝８０Ωとすれば、８ｒ＝６４０Ωの抵抗回路により、第１接続電極１２および第２接続電極１３が接続されたチップ抵抗器１０が構成されている。
【０１５９】
そして、基準抵抗単位体Ｒ８以外の複数種類の抵抗単位体には、それぞれ、ヒューズ膜Ｆが並列的に接続され、各ヒューズ膜Ｆによりこれら複数種類の抵抗単位体は短絡された状態となっている。つまり、基準抵抗単位体Ｒ８には、１２種類１３個の抵抗単位体Ｒ６４〜Ｒ／３２が直列に接続されているが、各抵抗単位体は、それぞれ並列に接続されたヒューズ膜Ｆにより短絡されているので、電気的にみると、各抵抗単位体は抵抗回路網１４に組み込まれてはいない。
【０１６０】
この実施形態に係るチップ抵抗器１０は、要求される抵抗値に応じて、ヒューズ膜Ｆを選択的に、たとえばレーザー光で溶断する。それにより、並列的に接続されたヒューズ膜Ｆが溶断された抵抗単位体は、抵抗回路網１４に組み込まれることになる。よって、抵抗回路網１４の全体の抵抗値を、溶断されたヒューズ膜Ｆに対応する抵抗単位体が直列に接続されて組み込まれた抵抗値を有する抵抗回路網とすることができる。
【０１６１】
換言すれば、この実施形態に係るチップ抵抗器１０は、複数種類の抵抗単位体に対応して設けられたヒューズ膜を選択的に溶断することにより、複数種類の抵抗単位体（たとえば、Ｆ１、Ｆ４、Ｆ１３が溶断されると、抵抗単位体Ｒ６４、Ｒ３２、Ｒ１の直列接続）を抵抗回路網に組み込むことができる。そして、複数種類の抵抗単位体は、それぞれ、その抵抗値が決まっているので、いわばデジタル的に抵抗回路網１４の抵抗値を調整して、要求される抵抗値を有するチップ抵抗器１０とすることができる。
【０１６２】
また、複数種類の抵抗単位体は、等しい抵抗値を有する抵抗体膜Ｒが、直列に１個、２個、４個、８個、１６個、３２個、および６４個と、等比数列的に抵抗体膜Ｒの個数が増加されて接続された複数種類の直列抵抗単位体ならびに等しい抵抗値の抵抗体膜Ｒが並列に２個、４個、８個、１６個、および３２個と、等比数列的に抵抗体膜Ｒの個数が増加されて接続された複数種類の並列抵抗単位体を備えており、これらがヒューズ膜Ｆで短絡された状態で直列に接続されているから、ヒューズ膜Ｆを選択的に溶断することにより、抵抗回路網１４全体の抵抗値を、小さな抵抗値から大きな抵抗値まで広範囲の間で任意の抵抗値に設定することができる。
【０１６３】
図３８は、第３発明の他の実施形態に係るチップ抵抗器３０の平面図であり、第１接続電極１２、第２接続電極１３および抵抗回路網４の配置関係ならびに抵抗回路網１４の平面視の構成が示されている。チップ抵抗器３０が、前述したチップ抵抗器１０と異なるところは、抵抗回路網１４における抵抗体膜Ｒの接続態様である。すなわち、チップ抵抗器３０の抵抗回路網１４には、基板上にマトリックス状に配列された等しい抵抗値を有する多数個の抵抗体膜Ｒ（図３８の構成では、行方向（基板の長手方向）に沿って８個の抵抗体膜Ｒが配列され、列方向（基板の幅方向）に沿って４４個の抵抗体膜Ｒが配列され、合計３５２個の抵抗体膜Ｒ構成）を有している。そして、これら多数個の抵抗体膜Ｒの１個〜１２８個が電気的に接続されて、複数種類の抵抗単位体が形成されている。形成された複数種類の抵抗単位体は、回路網接続手段としての配線膜およびヒューズ膜Ｆにより並列態様で接続されている。複数のヒューズ膜Ｆは、第２接続電極１３の内側辺沿いに、配置領域が直線状になるように配列されており、ヒューズ膜Ｆが溶断されると、ヒューズ膜Ｆに接続された抵抗単位体が抵抗回路網１４から電気的に分離される構成である。
【０１６４】
なお、抵抗回路網１４を構成する多数個の抵抗体膜Ｒの構造や、接続用配線膜、ヒューズ膜Ｆの構造は、先に説明したチップ抵抗器１０における対応する部位の構造と同様であるから、ここでの説明については省略する。
図３９は、図３８に示す抵抗回路網における複数種類の抵抗単位体の接続態様と、それらを接続するヒューズ膜Ｆの配列関係ならびにヒューズ膜Ｆに接続された複数種類の抵抗単位体の接続関係を図解的に示す図である。
【０１６５】
図３９を参照して、第１接続電極１２には、抵抗回路網１４に含まれる基準抵抗単位体Ｒ／１６の一端が接続されている。基準抵抗単位体Ｒ／１６は、１６個の抵抗体膜Ｒの並列接続からなり、その他端は残りの抵抗単位体が接続される接続用配線膜Ｃに接続されている。ヒューズ膜Ｆ１と接続用配線膜Ｃとには、１２８個の抵抗体膜Ｒの直列接続からなる抵抗単位体Ｒ１２８の一端および他端が接続されている。ヒューズ膜Ｆ５と接続用配線膜Ｃとには、６４個の抵抗体膜Ｒの直列接続からなる抵抗単位体Ｒ６４の一端および他端が接続されている。ヒューズ膜Ｆ６と接続用配線膜Ｃとには、３２個の抵抗体膜Ｒの直列接続からなる抵抗単位体Ｒ３２の一端および他端が接続されている。ヒューズ膜Ｆ７と接続用配線膜Ｃとには、１６個の抵抗体膜Ｒの直列接続からなる抵抗単位体Ｒ１６の一端および他端が接続されている。ヒューズ膜Ｆ８と接続用配線膜Ｃとには、８個の抵抗体膜Ｒの直列接続からなる抵抗単位体Ｒ８の一端および他端が接続されている。ヒューズ膜Ｆ９と接続用配線膜Ｃとには、４個の抵抗体膜Ｒの直列接続からなる抵抗単位体Ｒ４の一端および他端が接続されている。ヒューズ膜Ｆ１０と接続用配線膜Ｃとには、２個の抵抗体膜Ｒの直列接続からなる抵抗単位体Ｒ２の一端および他端が接続されている。ヒューズ膜Ｆ１１と接続用配線膜Ｃとには、１個の抵抗体膜Ｒの直列接続からなる抵抗単位体Ｒ１の一端および他端が接続されている。ヒューズ膜Ｆ１２と接続用配線膜Ｃとには、２個の抵抗体膜Ｒの並列接続からなる抵抗単位体Ｒ／２の一端および他端が接続されている。ヒューズ膜Ｆ１３と接続用配線膜Ｃとには、４個の抵抗体膜Ｒの並列接続からなる抵抗単位体Ｒ／４の一端および他端が接続されている。ヒューズ膜Ｆ１４、Ｆ１５、Ｆ１６は電気的に接続されており、これらヒューズ膜Ｆ１４、Ｆ１５、Ｆ１６と接続用配線膜Ｃとには、８個の抵抗体膜Ｒの並列接続からなる抵抗単位体Ｒ／８の一端および他端が接続されている。ヒューズ膜Ｆ１７、Ｆ１８、Ｆ１９、Ｆ２０、Ｆ２１は電気的に接続されており、これらヒューズ膜Ｆ１７〜Ｆ２１と接続用配線膜Ｃとには、１６個の抵抗体膜Ｒの並列接続からなる抵抗単位体Ｒ／１６の一端および他端が接続されている。
【０１６６】
ヒューズ膜Ｆは、ヒューズ膜Ｆ１〜Ｆ２１の２１個備えられていて、これらは全て第２接続電極１３に接続されている。
かかる構成であるから、抵抗単位体の一端が接続されたいずれかのヒューズ膜Ｆが溶断されると、そのヒューズ膜Ｆに一端が接続された抵抗単位体は、抵抗回路網１４から電気的に切り離される。
【０１６７】
図３９の構成、すなわちチップ抵抗器３０に備えられた抵抗回路網１４の構成を、電気回路図で示すと図４０の通りである。全てのヒューズ膜Ｆが溶断されていない状態では、抵抗回路網１４は、第１接続電極１２および第２接続電極１３間に、基準抵抗単位体Ｒ８と、１２種類の抵抗単位体Ｒ／１６、Ｒ／８、Ｒ／４、Ｒ／２、Ｒ１、Ｒ２、Ｒ４、Ｒ８、Ｒ１６、Ｒ３２、Ｒ６４、Ｒ１２８の並列接続回路との直列接続回路を構成している。
【０１６８】
そして、基準抵抗単位体Ｒ／１６以外の１２種類の抵抗単位体には、それぞれ、ヒューズ膜Ｆが直列に接続されている。よって、この抵抗回路網１４を有するチップ抵抗器３０では、要求される抵抗値に応じて、ヒューズ膜Ｆを選択的に、たとえばレーザ光で溶断すれば、溶断されたヒューズ膜Ｆに対応する抵抗単位体（ヒューズ膜Ｆが直列に接続された抵抗単位体）は、抵抗回路網１４から電気的に分離され、チップ抵抗器１０の抵抗値を調整することができる。
【０１６９】
換言すれば、この実施形態に係るチップ抵抗器３０も、複数種類の抵抗単位体に対応して設けられたヒューズ膜を選択的に溶断することにより、複数種類の抵抗単位体を抵抗回路網から電気的に分離することができる。そして、複数種類の抵抗単位体は、それぞれ、その抵抗値が決まっているので、いわばデジタル的に抵抗回路網１４の抵抗値を調整して、要求される抵抗値を有するチップ抵抗器３０とすることができる。
【０１７０】
また、複数種類の抵抗単位体は、等しい抵抗値を有する抵抗体膜Ｒが、直列に１個、２個、４個、８個、１６個、３２個、６４個および１２８個と、等比数列的に抵抗体膜Ｒの個数が増加されて接続された複数種類の直列抵抗単位体ならびに等しい抵抗値の抵抗体膜Ｒが並列に２個、４個、８個、１６個と、等比数列的に抵抗体膜Ｒの個数が増加されて接続された複数種類の並列抵抗単位体を備えているから、ヒューズ膜Ｆを選択的に溶断することにより、抵抗回路網１４全体の抵抗値を、細かく、かつデジタル的に、任意の抵抗値に設定することができる。
【０１７１】
ところで、前述した図３２に示すチップ抵抗器１０においては、破線で囲ったＡの領域において、また、図３８に示すチップ抵抗器３０においては、破線で囲ったＢの領域において、配線膜と抵抗体膜Ｒとがいわゆる櫛歯形状の接続態様となっている。このように、接続用配線膜に櫛歯状に多数の抵抗体膜Ｒが並列に接続されると、抵抗体膜Ｒ全体の抵抗値が小さくなり、配線膜自体の抵抗値の影響を無視できなくなる。そこで、かかる領域においては、図４１に示すように、配線膜２１を積層２層構造（配線膜２１の上に配線膜２９を積層した構造）にし、その部分の配線膜２１，２９の抵抗値を減らして、その部分の配線膜２１、２９の抵抗値が抵抗回路網全体に対して影響等を与えない構成にすればよい。
【０１７２】
接続用配線膜の全体を積層２層構造とした場合は、ヒューズ膜Ｆの部分も２層構造となり、ヒューズ膜Ｆの厚みが増して、レーザによるヒューズ膜Ｆの溶断が困難になる恐れがある。そこで、少なくともヒューズ膜Ｆを除く接続用配線膜を、全領域で積層２層構造として、その抵抗値を下げるように構成してもよい。
ヒューズ膜Ｆの領域は、配線膜２１は単層構造であるから、製造プロセスとしては、抵抗体膜２０の上にアルミニウムの配線膜２１を積層し、フォトリソグラフィプロセスを用いて、配線膜２１および抵抗体膜２０を所定のパターンに構成した後、パターン化されたヒューズ膜Ｆを構成する領域をマスクして、スパッタリングにより配線膜２１上に２層目の金属配線膜を積層することにより形成できる。
【０１７３】
あるいは、抵抗回路網１４をパターニング形成した後、所望の領域（たとえば櫛歯形状部）の配線膜上にだけ、第２層目の導体膜（配線膜２９）が積層されるように構成してもよい。
なお、積層配線構造とする場合、第１層（下層）２１の配線材料を、たとえばＡｌとし、第２層（上層）２９の配線材料を、第１層２１と同じ配線材料Ａｌとしてもよいし、あるいは別の配線材料（たとえばＣｕ）としてもよい。
【０１７４】
ところで、図４０に示す電気回路においては、基準抵抗単位体Ｒ／１６および、並列接続された抵抗単位体のうち、抵抗値の小さな抵抗単位体には、過電流が流れる傾向があり、抵抗設定時に、抵抗に流せる定格電流を大きく設計しなければならない。
そこで、電流を分散させるために、図４０に示す電気回路を、図４２（Ａ）に示す電気回路構成となるように、抵抗回路網の接続構造を変更してもよい。すなわち、基準抵抗単位体Ｒ／１６を無くし、かつ、並列接続される抵抗単位体は、最小の抵抗値をｒとし、抵抗値ｒの抵抗単位体Ｒ１を複数組並列に接続した構成１４０を含む回路に変えるのである。図４２（Ｂ）は、具体的な抵抗値を示した電気回路図であり、８０Ωの抵抗単位体とヒューズ膜Ｆとの直列接続を複数組並列に接続した構成１４０を含む回路とするのである。これにより、流れる電流の分散を図ることができる。
【０１７５】
図４３は、第３発明のさらに他の実施形態に係るチップ抵抗器に備えられる抵抗回路網１４の回路構成を電気回路図で示した図である。図４３に示す抵抗回路網１４の特徴は、複数種類の抵抗単位体の直列接続と、複数種類の抵抗単位体の並列接続とが直列に接続された回路構成となっていることである。直列接続される複数種類の抵抗単位体には、先の実施形態と同様、各抵抗単位体に、並列にヒューズ膜Ｆが接続されていて、直列接続された複数種類の抵抗単位体は、全てヒューズ膜Ｆで短絡状態とされている。従って、ヒューズ膜Ｆを溶断すると、そのヒューズ膜Ｆで短絡されていた抵抗単位体が、抵抗回路網１４に電気的に組み込まれることになる。
【０１７６】
一方、並列接続された複数種類の抵抗単位体には、それぞれ、直列にヒューズ膜Ｆが接続されている。従って、ヒューズ膜Ｆを溶断することにより、ヒューズ膜Ｆが直列に接続されている抵抗単位体を、抵抗単位体の並列接続から電気的に切り離すことができる。
かかる構成とすれば、たとえば、１ｋΩ以下の小抵抗は並列接続側で作り、１ｋΩ以上の抵抗回路を直列接続側で作ることができる。よって、数Ωの小抵抗から数ＭΩの大抵抗までの広範な範囲の抵抗回路を、等しい基本設計で構成した抵抗回路網１４を用いて作ることができる。
【０１７７】
また、より精度良く抵抗値を設定する場合は、要求抵抗値に近い直列接続側抵抗回路のヒューズ膜を予めカットしておけば、細かな抵抗値の調整を並列接続側の抵抗回路のヒューズ膜を溶断することにより行うことができ、所望の抵抗値への合わせ込みの精度が向上する。
図４４は、１０Ω〜１ＭΩの抵抗値を有するチップ抵抗器における抵抗回路網１４の具体的な構成例を示す電気回路図である。
【０１７８】
図４４に示す抵抗回路網１４も、ヒューズ膜Ｆで短絡された複数種類の抵抗単位体の直列接続と、ヒューズ膜Ｆが直列接続された複数種類の抵抗単位体の並列接続とが直列に接続された回路構成となっている。
図４４の抵抗回路によれば、並列接続側において、１０〜１ｋΩの任意の抵抗値を、精度１％以内で設定できる。また、直列接続側の回路で、１ｋ〜１ＭΩの任意の抵抗値を、精度１％以内で設定できる。直列接続側の回路を使用する場合は、所望の抵抗値に近い抵抗単位体のヒューズ膜Ｆを予め溶断し、所望の抵抗値に合わせ込んでおくことで、より精度良く抵抗値を設定できるという利点がある。
【０１７９】
図４５は、上述したチップ抵抗器に他の回路を組み込んだ電子機器１の回路構成を示す図である。
電子機器１は、たとえば、ダイオード５５と抵抗回路網１４とを直列接続したものである。この電子機器１は、ダイオード５５を含むチップ型電子機器となっている。なお、この例のようなチップ型に限らず、上述した抵抗回路網１４を有する電子機器として第３発明は適用できる。
＜第４発明＞
（１）第４発明の特徴
たとえば、第４発明の特徴は、以下のＣ１〜Ｃ１１である。
（Ｃ１）素子形成面と、それに直交する複数の側面とを有する基板と、前記基板上に形成された回路素子と、前記基板上に形成された外部接続電極とを含み、前記基板は、平面視でチップ方向を表す非対称の外形を有する、チップ部品。
【０１８０】
この構成によれば、チップ部品における基板の外形を平面視で非対称とするだけで、チップ部品のチップ方向を認識することができる。つまり、標印工程なしでもチップ部品の外形によってチップ方向を認識できる。
（Ｃ２）前記非対称の外形が、前記側面のうちの一辺に前記チップ方向を表す凹部または凸部を有する、Ｃ１に記載のチップ部品。
【０１８１】
この構成によれば、凹部または凸部を有する一辺と、この一辺とは反対側の一辺とを結ぶ方向における凹部または凸部側をチップ方向とすることができる。
（Ｃ３）前記凹部または凸部が、前記一辺の中点からずれた位置に配置されている、Ｃ２に記載のチップ部品。
この構成によれば、当該一辺の延びる方向における凹部または凸部側もチップ方向とすることができる。
（Ｃ４）前記凹部または凸部は、矩形状またはＵ字状である、Ｃ２またはＣ３に記載のチップ部品。
【０１８２】
矩形状またはＵ字状といったシンプルな形状の凹部や凸部は、簡単に形成することができる。
（Ｃ５）前記素子形成面および複数の側面を覆う保護膜をさらに含む、Ｃ２〜Ｃ４のいずれか一項に記載のチップ部品。
（Ｃ６）前記保護膜は、前記側面において前記凹部または凸部が形成された部分も覆っている、Ｃ５に記載のチップ部品。
（Ｃ７）前記側面において前記凹部または凸部におけるコーナー部が面取りされている、Ｃ２〜Ｃ６のいずれか一項に記載のチップ部品。
【０１８３】
この構成によれば、コーナー部におけるチッピング（欠け）の発生を防止できる。
（Ｃ８）前記チップ方向が、前記外部接続電極の極性に対応する方向である、Ｃ１〜Ｃ７のいずれか一項に記載のチップ部品。
この構成によれば、チップ方向によって外部接続電極の極性を示すことができるので、チップ部品の外観によって当該極性を把握できる。
（Ｃ９）前記回路素子は、ダイオードまたはコンデンサーを含む、Ｃ８に記載のチップ部品。
（Ｃ１０）基板の素子形成面に回路素子を形成する工程と、プラズマエッチを用いて、前記基板において前記素子形成面に直交する複数の側面を形成するとともに、前記複数の側面のうちの一辺に、チップ方向を表す凹部または凸部を形成する工程とを含む、チップ部品の製造方法。
【０１８４】
この方法によれば、基板の外形を、凹部または凸部によってチップ方向を表す非対称にすることができるので、標印工程なしでもチップ方向を認識できるチップ部品を製造することができる。
（Ｃ１１）基板の素子形成面に回路素子を形成する工程と、前記基板において前記素子形成面に直交する複数の側面を形成するとともに、前記複数の側面のうちの一辺に、チップ方向を表す凹部または凸部を形成する工程とを含む、チップ部品の製造方法。
【０１８５】
この方法によれば、基板の外形を、凹部または凸部によってチップ方向を表す非対称にすることができるので、標印工程なしでもチップ方向を認識できるチップ部品を製造することができる。
（２）第４発明の実施形態
以下では、第４発明の実施の形態を、添付図面を参照して詳細に説明する。なお、図４７〜図６１で示した符号は、これらの図面でのみ有効であり、他の実施形態に使用されていても、当該他の実施形態の符号と同じ要素を示すものではない。
【０１８６】
図４７（ａ）は、第４発明の一実施形態に係る電子機器の構成を説明するための模式的な斜視図であり、図４７（ｂ）は、電子機器が回路基板に実装された状態を示す模式的な側面図である。
この電子機器１は、微小なチップ部品であり、図４７（ａ）に示すように、直方体形状をなしている。電子機器１の寸法に関し、長辺方向の長さＬが約０．３ｍｍであり、短辺方向の幅Ｗが約０．１５ｍｍであり、厚さＴが約０．１ｍｍである。
【０１８７】
この電子機器１は、ウエハ上に多数個の電子機器１を格子状に形成してからウエハを切断して個々の電子機器１に分離することによって得られる。
電子機器１は、基板２と、外部接続電極となる第１接続電極３および第２接続電極４と、素子５とを主に備えている。これらの第１接続電極３、第２接続電極４および素子５は、たとえば半導体製造プロセスを用いて基板２上に形成されたものである。したがって、基板２としては、シリコン基板（シリコンウエハ）等の半導体基板（半導体ウエハ）を用いることができる。なお、基板２は、絶縁基板等の他の種類の基板であってもよい。
【０１８８】
基板２は、略直方体のチップ形状である。基板２において、図４７（ａ）における上面は、素子形成面２Ａである。素子形成面２Ａは、基板２の表面であり、略長方形状である。基板２の厚さ方向において素子形成面２Ａとは反対側の面は、裏面２Ｂである。素子形成面２Ａと裏面２Ｂとは、ほぼ同形状である。また、基板２は、素子形成面２Ａおよび裏面２Ｂ以外に、これらの面と直交して延びる側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆを有している。
【０１８９】
側面２Ｃは、素子形成面２Ａおよび裏面２Ｂにおける長手方向一端縁（図４７（ａ）における左手前側の端縁）の間に架設されていて、側面２Ｄは、素子形成面２Ａおよび裏面２Ｂにおける長手方向他端縁（図４７（ａ）における右奥側の端縁）の間に架設されている。側面２Ｃおよび側面２Ｄは、当該長手方向における基板２の両端面である。側面２Ｅは、素子形成面２Ａおよび裏面２Ｂにおける短手方向一端縁（図４７（ａ）における左奥側の端縁）の間に架設されていて、側面２Ｆは、素子形成面２Ａおよび裏面２Ｂにおける短手方向他端縁（図４７（ａ）における右手前側の端縁）の間に架設されている。側面２Ｅおよび側面２Ｆは、当該短手方向における基板２の両端面である。
【０１９０】
基板２では、素子形成面２Ａ、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆが保護膜２３で覆われている。そのため、厳密には、図４７（ａ）では、素子形成面２Ａ、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆは、保護膜２３の内側（裏側）に位置していて、外部に露出されていない。さらに、素子形成面２Ａ上の保護膜２３は、樹脂膜２４で覆われている。樹脂膜２４は、素子形成面２Ａから、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆのそれぞれにおける素子形成面２Ａ側の端部（図４７（ａ）における上端部）まではみ出ている。保護膜２３および樹脂膜２４については、以降で詳説する。
【０１９１】
基板２では、略長方形の素子形成面２Ａの一辺Ａ（側面２Ｃ、２Ｄ、２Ｅおよび２Ｆのうちのいずれかであり、ここでは、後述するように側面２Ｃ）に相当する部分に、基板２を厚さ方向に切欠く凹部１０が形成されている。一辺Ａは、平面視における電子機器１の一辺でもある。図４７（ａ）における凹部１０は、側面２Ｃに形成されていて、基板２の厚さ方向に延びつつ側面２Ｄ側へ窪んでいる。凹部１０は、基板２を厚さ方向に貫通しており、当該厚さ方向における凹部１０の端部は、素子形成面２Ａおよび裏面２Ｂのそれぞれから露出されている。凹部１０は、側面２Ｃの延びる方向（前述した短手方向）において、側面２Ｃよりも小さい。基板２を厚さ方向（電子機器１の厚さ方向でもある）から見た平面視における凹部１０の形状は、前記短手方向に長手の長方形状（矩形状）である。なお、平面視における凹部１０の形状は、凹部１０が窪む方向（側面２Ｄ側）に向けて幅狭となる台形状であってもよいし、窪む方向に向けて細くなる三角形状であってもよいし、Ｕ字形状（Ｕ字に窪んだ形状）であってもよい。いずれにせよ、このようなシンプルな形状の凹部１０であれば、簡単に形成することができる。また、凹部１０は、ここでは側面２Ｃに形成されているが、側面２Ｃでなく、側面２Ｃ〜２Ｆのうちの少なくとも１つに形成されてもよい。
【０１９２】
凹部１０は、電子機器１を回路基板９（図４７（ｂ）参照）に実装するときにおける電子機器１の向き（チップ方向）を表すものである。平面視における電子機器１（厳密には、基板２）の輪郭は、その一辺Ａに凹部１０を有する矩形であるため、長手方向において非対称な外形を有している。つまり、当該非対称の外形が、側面２Ｃ、２Ｄ、２Ｅおよび２Ｆのうちのいずれか（一辺Ａ）に、チップ方向を表す凹部１０を有していて、電子機器１は、この非対称な外形によって、長手方向における凹部側がチップ方向であることを表している。このように、電子機器１における基板２の外形を平面視で非対称とするだけで、電子機器１のチップ方向を認識することができる。つまり、標印工程なしでも電子機器１の外形によってチップ方向を認識できる。特に、電子機器１における非対称の外形が、一辺Ａにチップ方向を表す凹部１０を有する矩形であるから、電子機器１では、一辺Ａと反対側の一辺Ｂとを結ぶ長手方向における凹部１０側をチップ方向とすることができる。そのため、たとえば、平面視において電子機器１の長手方向と左右方向とを一致させ、このとき一辺Ａが左端に位置しているときに電子機器１を回路基板９に正しく実装できるようにしておけば、実装の際に、平面視で一辺Ａが左端に位置するように電子機器１の向きを合わせなければならないことを、凹部１０によって電子機器１の外観から把握できる。
【０１９３】
そして、直方体の基板２では、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆにおいて隣り合うもの同士の境界をなすコーナー部（当該隣り合うもの同士が交差する部分）１１が、面取りされたラウンド形状に整形されている（丸められている）。また、基板２において、凹部１０と、凹部１０の周囲の側面２Ｃとの境界をなすコーナー部（側面２Ｃにおいて凹部１０におけるコーナー部）１２も、面取りされたラウンド形状に整形されている。ここで、コーナー部１２は、凹部１０とその周囲の側面２Ｃ（凹部１０以外の部分）との境界だけでなく、凹部１０の最深部側にも存在し、平面視において４箇所に存在する。
【０１９４】
このように、平面視における基板２の輪郭において、屈曲した部分（コーナー部１１，１２）がいずれもラウンド形状になっている。そのため、ラウンド形状におけるコーナー部１１，１２では、チッピングの発生を防止できる。これにより、電子機器１の製造において、歩留まり向上（生産性の向上）を図ることができる。
第１接続電極３および第２接続電極４は、基板２の素子形成面２Ａ上に形成されていて、樹脂膜２４から部分的に露出されている。第１接続電極３および第２接続電極４のそれぞれは、たとえば、Ｎｉ（ニッケル）、Ｐｄ（パラジウム）およびＡｕ（金）をこの順番で素子形成面２Ａ上に積層することによって構成されている。第１接続電極３および第２接続電極４は、素子形成面２Ａの長手方向に間隔を隔てて配置されており、素子形成面２Ａの短手方向において長手である。図４７（ａ）では、素子形成面２Ａにおいて、側面２Ｃ寄りの位置に第１接続電極３が設けられ、側面２Ｄ寄りの位置に第２接続電極４が設けられている。前述した側面２Ｃの凹部１０は、第１接続電極３に干渉しない程度の深さで窪んでいる。ただし、場合によっては、凹部１０に応じて第１接続電極３にも凹部（凹部１０の一部となる）を設けるようにしてもよい。
【０１９５】
素子５は、回路素子であって、基板２の素子形成面２Ａにおける第１接続電極３と第２接続電極４との間の領域に形成されていて、保護膜２３および樹脂膜２４によって上から被覆されている。この実施形態の素子５は、ＴｉＮ（窒化チタン）またはＴｉＯＮ（酸化窒化チタン）からなる複数の薄膜状の抵抗体（薄膜抵抗体）Ｒを素子形成面２Ａ上でマトリックス状に配列した回路網によって構成された抵抗５６である。素子５は、後述する配線膜２２に繋がっていて、配線膜２２を介して第１接続電極３と第２接続電極４とに接続されている。これにより、電子機器１では、第１接続電極３と第２接続電極４との間に、素子５による抵抗回路が形成されている。そのため、この実施形態における電子機器１は、チップ抵抗器となっている。
【０１９６】
図４７（ｂ）に示すように、第１接続電極３と第２接続電極４を回路基板９に対向させて、半田１３によって回路基板９の回路（図示せず）に対して電気的かつ機械的に接続することにより、電子機器１を回路基板９にフリップチップ接続することができる。なお、外部接続電極として機能する第１接続電極３および第２接続電極４は、半田濡れ性の向上および信頼性の向上のために、金（Ａｕ）で形成するか、または表面に金メッキを施すことが望ましい。
【０１９７】
図４８は、電子機器の平面図であり、第１接続電極、第２接続電極および素子の配置関係ならびに素子の平面視の構成を示す図である。
図４８を参照して、抵抗回路網となっている素子５は、一例として、行方向（基板２の長手方向）に沿って配列された８個の抵抗体Ｒと、列方向（基板２の幅方向）に沿って配列された４４個の抵抗体Ｒとで構成された合計３５２個の抵抗体Ｒを有している。それぞれの抵抗体Ｒは、等しい抵抗値を有している。
【０１９８】
これら多数個の抵抗体Ｒが１個〜６４個の所定個数毎にまとめられて電気的に接続されることによって、複数種類の抵抗単位体（単位抵抗）が形成されている。形成された複数種類の抵抗単位体は、接続用導体膜Ｃを介して所定の態様に接続されている。さらに、基板２の素子形成面２Ａには、抵抗単位体を素子５に対して電気的に組み込んだり、または、素子５から電気的に分離したりするために溶断可能な複数のヒューズ膜Ｆが設けられている。複数のヒューズ膜Ｆおよび接続用導体膜Ｃは、第２接続電極４の内側辺沿いに、配置領域が直線状になるように配列されている。より具体的には、複数のヒューズ膜Ｆおよび接続用導体膜Ｃが直線状に配置されている。
【０１９９】
図４９Ａは、図４８に示す素子の一部分を拡大して描いた平面図である。図４９Ｂは、素子における抵抗体の構成を説明するために描いた図４９ＡのＢ−Ｂに沿う長さ方向の縦断面図である。図４９Ｃは、素子における抵抗体の構成を説明するために描いた図４９ＡのＣ−Ｃに沿う幅方向の縦断面図である。
図４９Ａ、図４９Ｂおよび図４９Ｃを参照して、抵抗体Ｒの構成について説明をする。
【０２００】
電子機器１は、前述した配線膜２２、保護膜２３および樹脂膜２４の他に、絶縁膜２０と抵抗体膜２１とをさらに備えている（図４９Ｂおよび図４９Ｃ参照）。絶縁膜２０、抵抗体膜２１、配線膜２２、保護膜２３および樹脂膜２４は基板２（素子形成面２Ａ）上に形成されている。
絶縁膜２０は、ＳｉＯ２（酸化シリコン）からなる。絶縁膜２０は、基板２の素子形成面２Ａの全域を覆っている。絶縁膜２０の厚さは、約１００００Åである。
【０２０１】
抵抗体膜２１は、抵抗体Ｒを構成する。抵抗体膜２１は、ＴｉＮまたはＴｉＯＮからなり、絶縁膜２０の表面上に積層されている。抵抗体膜２１の厚さは、約２０００Åである。抵抗体膜２１は、第１接続電極３と第２接続電極４との間をライン状に延びる複数本のライン（以下「抵抗体膜ライン２１Ａ」という）を構成していて、抵抗体膜ライン２１Ａは、ライン方向に所定の位置で切断されている場合がある（図４９Ａ参照）。
【０２０２】
抵抗体膜ライン２１Ａ上には、配線膜２２が積層されている。配線膜２２は、Ａｌ（アルミニウム）またはアルミニウムとＣｕ（銅）との合金（ＡｌＣｕ合金）からなる。配線膜２２の厚さは、約８０００Åである。配線膜２２は、抵抗体膜ライン２１Ａ上に、ライン方向に一定間隔Ｒを開けて積層されている。
この構成の抵抗体膜ライン２１Ａおよび配線膜２２の電気的特徴を回路記号で示すと、図５０の通りである。すなわち、図５０（ａ）に示すように、所定間隔Ｒの領域の抵抗体膜ライン２１Ａ部分が、それぞれ、一定の抵抗値ｒを有する１つの抵抗体Ｒを形成している。
【０２０３】
そして、配線膜２２が積層された領域では、配線膜２２が隣り合う抵抗体Ｒ同士を電気的に接続することによって、当該配線膜２２で抵抗体膜ライン２１Ａが短絡されている。よって、図５０（ｂ）に示す抵抗ｒの抵抗体Ｒの直列接続からなる抵抗回路が形成されている。
また、隣接する抵抗体膜ライン２１Ａ同士は抵抗体膜２１および配線膜２２で接続されているから、図４９Ａに示す素子５の抵抗回路網は、図５０（ｃ）に示す（前述した抵抗体Ｒの単位抵抗からなる）抵抗回路を構成している。
【０２０４】
ここで、基板２上に作り込んだ同形同大の抵抗体膜２１は、ほぼ同値になるという特性に基づき、基板２上にマトリックス状に配列された多数個の抵抗体Ｒは、等しい抵抗値を有している。
また、抵抗体膜ライン２１Ａ上に積層された配線膜２２は、抵抗体Ｒを形成するとともに、複数個の抵抗体Ｒを接続して抵抗単位体を構成するための接続用配線膜の役目も果たしている。
【０２０５】
図５１（ａ）は、図４８に示す電子機器の平面図の一部分を拡大して描いたヒューズ膜を含む領域の部分拡大平面図であり、図５１（ｂ）は、図５１（ａ）のＢ−Ｂに沿う断面構造を示す図である。
図５１（ａ）および（ｂ）に示すように、前述したヒューズ膜Ｆおよび接続用導体膜Ｃも、抵抗体Ｒを形成する抵抗体膜２１上に積層された配線膜２２により形成されている。すなわち、抵抗体Ｒを形成する抵抗体膜ライン２１Ａ上に積層された配線膜２２と同じレイヤーに、配線膜２２と同じ金属材料であるＡｌまたはＡｌＣｕ合金によってヒューズ膜Ｆおよび接続用導体膜Ｃが形成されている。
【０２０６】
つまり、抵抗体膜２１上に積層された同一レイヤーにおいて、抵抗体Ｒを形成するための配線膜や、ヒューズ膜Ｆや、接続用導体膜Ｃや、さらには、素子５を第１接続電極３および第２接続電極４に接続するための配線膜が、配線膜２２として、同一の金属材料（ＡｌまたはＡｌＣｕ合金）を用いて、同じ製造プロセス（後述するスパッタリングおよびフォトリソグラフィプロセス）によって形成されている。
【０２０７】
なお、ヒューズ膜Ｆは、配線膜２２の一部だけでなく、抵抗体Ｒ（抵抗体膜２１）の一部と抵抗体膜２１上の配線膜２２の一部とのまとまり（ヒューズ素子）を指していてもよい。
また、ヒューズ膜Ｆは、接続用導体膜Ｃと同一のレイヤーを用いる場合のみを説明したが、接続用導体膜Ｃ部分は、その上に更に別の導体膜を積層するようにし、導体膜の抵抗値を下げるようにしてもよい。なお、この場合であっても、ヒューズ膜Ｆの上に導体膜を積層しなければ、ヒューズ膜Ｆの溶断性が悪くなることはない。
【０２０８】
図５２は、第４発明の実施形態に係る素子の電気回路図である。
図５２を参照して、素子５は、基準抵抗単位体Ｒ８と、抵抗単位体Ｒ６４、２つの抵抗単位体Ｒ３２、抵抗単位体Ｒ１６、抵抗単位体Ｒ８、抵抗単位体Ｒ４、抵抗単位体Ｒ２、抵抗単位体Ｒ１、抵抗単位体Ｒ／２、抵抗単位体Ｒ／４、抵抗単位体Ｒ／８、抵抗単位体Ｒ／１６、抵抗単位体Ｒ／３２とを第１接続電極３からこの順番で直列接続することによって構成されている。基準抵抗単位体Ｒ８および抵抗単位体Ｒ６４〜Ｒ２のそれぞれは、自身の末尾の数（Ｒ６４の場合には「６４」）と同数の抵抗体Ｒを直列接続することで構成されている。抵抗単位体Ｒ１は、１つの抵抗体Ｒで構成されている。抵抗単位体Ｒ／２〜Ｒ／３２のそれぞれは、自身の末尾の数（Ｒ／３２の場合には「３２」）と同数の抵抗体Ｒを並列接続することで構成されている。抵抗単位体の末尾の数の意味については、後述する図５３および図５４においても同じである。
【０２０９】
そして、基準抵抗単位体Ｒ８以外の抵抗単位体Ｒ６４〜抵抗単位体Ｒ／３２のそれぞれに対して、ヒューズ膜Ｆが１つずつ並列的に接続されている。ヒューズ膜Ｆ同士は、直接または接続用導体膜Ｃ（図５１（ａ）参照）を介して直列に接続されている。
図５２に示すように全てのヒューズ膜Ｆが溶断されていない状態では、素子５は、第１接続電極３および第２接続電極４間に設けられた８個の抵抗体Ｒの直列接続からなる基準抵抗単位体Ｒ８（抵抗値８ｒ）の抵抗回路を構成している。たとえば、１個の抵抗体Ｒの抵抗値ｒをｒ＝８０Ωとすれば、８ｒ＝６４Ωの抵抗回路により第１接続電極３および第２接続電極４が接続されたチップ抵抗器（電子機器１）が構成されている。
【０２１０】
また、全てのヒューズ膜Ｆが溶断されていない状態では、基準抵抗単位体Ｒ８以外の複数種類の抵抗単位体は、短絡された状態となっている。つまり、基準抵抗単位体Ｒ８には、１２種類１３個の抵抗単位体Ｒ６４〜Ｒ／３２が直列に接続されているが、各抵抗単位体は、それぞれ並列に接続されたヒューズ膜Ｆにより短絡されているので、電気的に見ると、各抵抗単位体は素子５に組み込まれてはいない。
【０２１１】
この実施形態に係る電子機器１では、要求される抵抗値に応じて、ヒューズ膜Ｆを選択的に、たとえばレーザ光で溶断する。それにより、並列的に接続されたヒューズ膜Ｆが溶断された抵抗単位体は、素子５に組み込まれることになる。よって、素子５の全体の抵抗値を、溶断されたヒューズ膜Ｆに対応する抵抗単位体が直列に接続されて組み込まれた抵抗値とすることができる。
【０２１２】
特に、複数種類の抵抗単位体は、等しい抵抗値を有する抵抗体Ｒが、直列に１個、２個、４個、８個、１６個、３２個…と、等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の直列抵抗単位体ならびに等しい抵抗値の抵抗体Ｒが並列に２個、４個、８個、１６個…と、等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の並列抵抗単位体を備えている。そのため、ヒューズ膜Ｆ（前述したヒューズ素子も含む）を選択的に溶断することにより、素子５（抵抗５６）全体の抵抗値を、細かく、かつデジタル的に、任意の抵抗値となるように調整して、電子機器１において所望の値の抵抗を発生させることができる。
【０２１３】
図５３は、第４発明の他の実施形態に係る素子の電気回路図である。
前述したように基準抵抗単位体Ｒ８および抵抗単位体Ｒ６４〜抵抗単位体Ｒ／３２を直列接続して素子５を構成する代わりに、図５３に示すように素子５を構成してもかまわない。詳しくは、第１接続電極３および第２接続電極４の間で、基準抵抗単位体Ｒ／１６と、１２種類の抵抗単位体Ｒ／１６、Ｒ／８、Ｒ／４、Ｒ／２、Ｒ１、Ｒ２、Ｒ４、Ｒ８、Ｒ１６、Ｒ３２、Ｒ６４、Ｒ１２８の並列接続回路との直列接続回路によって素子５を構成してもよい。
【０２１４】
この場合、基準抵抗単位体Ｒ／１６以外の１２種類の抵抗単位体には、それぞれ、ヒューズ膜Ｆが直列に接続されている。全てのヒューズ膜Ｆが溶断されていない状態では、各抵抗単位体は素子５に対して電気的に組み込まれている。要求される抵抗値に応じて、ヒューズ膜Ｆを選択的に、たとえばレーザ光で溶断すれば、溶断されたヒューズ膜Ｆに対応する抵抗単位体（ヒューズ膜Ｆが直列に接続された抵抗単位体）は、素子５から電気的に分離されるので、電子機器１全体の抵抗値を調整することができる。
【０２１５】
図５４は、第４発明のさらに他の実施形態に係る素子の電気回路図である。
図５４に示す素子５の特徴は、複数種類の抵抗単位体の直列接続と、複数種類の抵抗単位体の並列接続とが直列に接続された回路構成となっていることである。直列接続される複数種類の抵抗単位体には、先の実施形態と同様、抵抗単位体毎に、並列にヒューズ膜Ｆが接続されていて、直列接続された複数種類の抵抗単位体は、全てヒューズ膜Ｆで短絡状態とされている。従って、ヒューズ膜Ｆを溶断すると、その溶断されるヒューズ膜Ｆで短絡されていた抵抗単位体が、素子５に電気的に組み込まれることになる。
【０２１６】
一方、並列接続された複数種類の抵抗単位体には、それぞれ、直列にヒューズ膜Ｆが接続されている。従って、ヒューズ膜Ｆを溶断することにより、溶断されたヒューズ膜Ｆが直列に接続されている抵抗単位体を、抵抗単位体の並列接続から電気的に切り離すことができる。
かかる構成とすれば、たとえば、１ｋΩ以下の小抵抗は並列接続側で作り、１ｋΩ以上の抵抗回路を直列接続側で作れば、数Ωの小抵抗から数ＭΩの大抵抗までの広範な範囲の抵抗回路を、等しい基本設計で構成した抵抗の回路網を用いて作ることができる。
【０２１７】
図５５は、電子機器の模式的な断面図である。
次に、図５５を参照して、電子機器１についてさらに詳しく説明する。なお、説明の便宜上、図５５では、前述した素子５については簡略化して示しているとともに、基板２以外の各要素にはハッチングを付している。
ここでは、前述した保護膜２３および樹脂膜２４について説明する。
【０２１８】
保護膜２３は、たとえばＳｉＮ（窒化シリコン）からなり、その厚さは、約３０００Åである。保護膜２３は、素子形成面２Ａの全域に亘って設けられて抵抗体膜２１および抵抗体膜２１上の各配線膜２２（つまり、素子５）を表面（図５５の上側）から被覆する（つまり、素子５おける各抵抗体Ｒの上面を覆う）素子被覆部２３Ａと、基板２の４つの側面２Ｃ〜２Ｆ（図４７（ａ）参照）のそれぞれの全域を被覆する側面被覆部２３Ｂとを一体的に有している。素子被覆部２３Ａと側面被覆部２３Ｂとは、実際には、ほぼ同じ厚さであり、互いに連続している。そのため、保護膜２３全体は、抵抗体Ｒの上面および基板２の側面２Ｃ〜２Ｆを略同じ厚さで連続して覆っている。
【０２１９】
素子被覆部２３Ａによって、抵抗体Ｒ間における配線膜２２以外での短絡（隣り合う抵抗体膜ライン２１Ａ間における短絡）が防止されている。
側面被覆部２３Ｂは、側面２Ｃ〜２Ｆのそれぞれの全域だけでなく、絶縁膜２０において側面２Ｃ〜２Ｆに露出されている部分も被覆している。側面被覆部２３Ｂは、側面２Ｃでは、凹部１０が形成された部分を含んだ全域を被覆している（図４７（ａ）参照）。側面被覆部２３Ｂによって、各側面２Ｃ〜２Ｆにおける短絡（当該側面において短絡経路が発生すること）が防止されている。
【０２２０】
図４７（ａ）を参照して、保護膜２３は、基板２の素子形成面２Ａと、４つの側面２Ｃ〜２Ｆとを連続して被覆しているので、基板２のコーナー部１１および１２に沿ったラウンド形状のコーナー部２６を有している。この場合、素子５および配線膜２２を、保護膜２３によって保護できるとともに、保護膜２３のコーナー部２６におけるチッピングの発生を防止できる。
【０２２１】
図５５に戻り、樹脂膜２４は、保護膜２３とともに電子機器１を保護するものであり、ポリイミド等の樹脂からなる。樹脂膜２４の厚みは、約５μｍである。樹脂膜２４は、素子被覆部２３Ａの表面（保護膜２３の上面）を全域に亘って被覆しているとともに、基板２の４つの側面２Ｃ〜２Ｆ上の側面被覆部２３Ｂにおいて素子形成面２Ａ側の端部（図５５における上端部）を被覆している。つまり、樹脂膜２４は、４つの側面２Ｃ〜２Ｆ上の側面被覆部２３Ｂにおいて素子形成面２Ａとは反対側（図５５における下側）の部分を少なくとも露出させている。
【０２２２】
このような樹脂膜２４では、平面視で４つの側面２Ｃ〜２Ｆと一致する部分が、これらの側面上の側面被覆部２３Ｂよりも側方（外側）に張り出した円弧状の張出部２４Ａとなっている。つまり、樹脂膜２４（張出部２４Ａ）は、側面２Ｃ〜２Ｆで側面被覆部２３Ｂ（保護膜２３）よりもはみ出している。このような樹脂膜２４は、円弧状の張出部２４Ａにおいて側方に向かって凸のラウンド形状の側面２４Ｂを有している。張出部２４Ａは、素子形成面２Ａと側面２Ｃ〜２Ｆのそれぞれとの境界をなすコーナー部２７を覆っている。そのため、電子機器１が周囲のものに接触する際、張出部２４Ａが周囲のものに最初に接触して、接触による衝撃を緩和するので、衝撃が素子５等にまで及ぶことや前述したコーナー部２７でのチッピングを防止できる。特に、張出部２４Ａは、ラウンド形状の側面２４Ｂを有しているから、接触による衝撃を滑らかに緩和することができる。
【０２２３】
なお、樹脂膜２４が側面被覆部２３Ｂをまったく被覆していない構成（側面被覆部２３Ｂの全部を露出させた構成）もあり得る。
樹脂膜２４において、平面視で離れた２つの位置に開口２５が１つずつ形成されている。各開口２５は、樹脂膜２４および保護膜２３（素子被覆部２３Ａ）を、それぞれの厚さ方向において連続して貫通する貫通孔である。そのため、開口２５は、樹脂膜２４だけでなく保護膜２３にも形成されている。各開口２５からは、配線膜２２の一部が露出されている。配線膜２２において各開口２５から露出された部分は、外部接続用のパッド領域２２Ａとなっている。
【０２２４】
２つの開口２５のうち、一方の開口２５は、第１接続電極３によって埋め尽くされ、他方の開口２５は、第２接続電極４によって埋め尽くされている。そして、第１接続電極３および第２接続電極４のそれぞれの一部は、樹脂膜２４の表面において開口２５からはみ出している。第１接続電極３は、当該一方の開口２５を介して、この開口２５におけるパッド領域２２Ａにおいて配線膜２２に対して電気的に接続されている。第２接続電極４は、当該他方の開口２５を介して、この開口２５におけるパッド領域２２Ａにおいて配線膜２２に対して電気的に接続されている。これにより、第１接続電極３および第２接続電極４のそれぞれは、素子５に対して電気的に接続されている。ここで、配線膜２２は、抵抗体Ｒのまとまり（抵抗５６）、第１接続電極３および第２接続電極４のそれぞれに接続された配線を形成している。
【０２２５】
このように、開口２５が形成された樹脂膜２４および保護膜２３は、開口２５から第１接続電極３および第２接続電極４を露出させるように形成されている。そのため、樹脂膜２４の表面において開口２５からはみ出した第１接続電極３および第２接続電極４を介して、電子機器１と回路基板９との間における電気的接続を達成することができる（図４７（ｂ）参照）。
【０２２６】
図５６Ａ〜図５６Ｆは、図５５に示す電子機器の製造方法を示す図解的な断面図である。
まず、図５６Ａに示すように、Ｓｉからなるウエハ３０を用意する。ウエハ３０は、基板２の元となる。そのため、ウエハ３０の表面３０Ａは、基板２の素子形成面２Ａであり、ウエハ３０の裏面３０Ｂは、基板２の裏面２Ｂである。
【０２２７】
そして、ウエハ３０の表面３０Ａに、ＳｉＯ２等からなる絶縁膜２０を形成し、絶縁膜２０上に素子５（抵抗体Ｒおよび配線膜２２）を形成する。具体的には、スパッタリングにより、まず、絶縁膜２０の上にＴｉＮまたはＴｉＯＮの抵抗体膜２１を全面に形成し、さらに、抵抗体膜２１の上にアルミニウム（Ａｌ）の配線膜２２を積層する。その後、フォトリソグラフィプロセスを用い、たとえばドライエッチングにより抵抗体膜２１および配線膜２２を選択的に除去し、図４９Ａに示すように、平面視で、抵抗体膜２１が積層された一定幅の抵抗体膜ライン２１Ａが一定間隔をあけて列方向に配列される構成を得る。このとき、部分的に抵抗体膜ライン２１Ａおよび配線膜２２が切断された領域も形成される。続いて、抵抗体膜ライン２１Ａの上に積層された配線膜２２を選択的に除去する。この結果、抵抗体膜ライン２１Ａ上に一定間隔Ｒをあけて配線膜２２が積層された構成の素子５が得られる。
【０２２８】
図５６Ａを参照して、素子５は、１枚のウエハ３０に形成する電子機器１の数に応じて、ウエハ３０の表面３０Ａ上における多数の箇所に形成される。
次いで、図５６Ｂに示すように、絶縁膜２０上の素子５を全て覆うように、ウエハ３０の表面３０Ａの全域に亘ってレジストパターン４１を形成する。レジストパターン４１には、開口４２が形成されている。
【０２２９】
図５７は、図５６Ｂの工程において溝を形成するために用いられるレジストパターンの一部の模式的な平面図である。レジストパターン４１の開口４２は、多数の電子機器１を行列状（格子状でもある）に配置した場合において平面視で隣り合う電子機器１の輪郭の間の領域（図５７においてハッチングを付した部分）に一致している。そのため、開口４２の全体形状は、互いに直交する直線部分４２Ａおよび４２Ｂを複数有する格子状になっている。また、直線部分４２Ａおよび４２Ｂのいずれか（ここでは、直線部分４２Ａ）には、電子機器１の凹部１０（図４７（ａ）参照）に応じて、直線部分４２Ａから直交して突出する突出部分４２Ｃが連続して設けられている。
【０２３０】
ここで、電子機器１では、コーナー部１１，１２がラウンド形状になっている（図４７（ａ）参照）。これに応じて、開口４２において互いに直交する直線部分４２Ａおよび４２Ｂは、互いに湾曲しながらつながっている。また、互いに直交する直線部分４２Ａおよび突出部分４２Ｃも、互いに湾曲しながらつながっている。そのため、直線部分４２Ａおよび４２Ｂの交差部分４３Ａならびに直線部分４２Ａおよび突出部分４２Ｃの交差部分４３Ｂは、角の丸いラウンド形状となっている。また、突出部分４２Ｃにおいて交差部分４３Ｂ以外の部分における角も丸くなっている。
【０２３１】
図５６Ｂを参照して、レジストパターン４１をマスクとするプラズマエッチングにより、絶縁膜２０およびウエハ３０のそれぞれを選択的に除去する。これにより、平面視においてレジストパターン４１の開口４２と一致する位置には、絶縁膜２０を貫通してウエハ３０の厚さ途中まで到達する溝４４が形成される。溝４４は、互いに対向する側面４４Ａと、対向する側面４４Ａの下端（ウエハ３０の裏面３０Ｂ側の端）とを結ぶ底面４４Ｂとを有している。ウエハ３０の表面３０Ａを基準とした溝４４の深さは約１００μｍであり、溝４４の幅（対向する側面４４Ａの間隔）は約２０μｍである。
【０２３２】
図５８（ａ）は、図５６Ｂの工程において溝が形成された後のウエハの模式的な平面図であり、図５８（ｂ）は、図５８（ａ）における一部の拡大図である。
図５８（ｂ）を参照して、溝４４の全体形状は、平面視でレジストパターン４１の開口４２（図５７参照）と一致する格子状になっている。そして、ウエハ３０の表面３０Ａでは、各素子５が形成された領域のまわりを溝４４における矩形枠体部分が取り囲んでいる。ウエハ３０において素子５が形成された部分は、電子機器１の半製品５０である。ウエハ３０の表面３０Ａでは、溝４４に取り囲まれた領域に半製品５０が１つずつ位置していて、これらの半製品５０は、行列状に整列配置されている。
【０２３３】
また、溝４４は、レジストパターン４１の開口４２における突出部分４２Ｃ（図５７参照）に対応する部分において、半製品５０の一辺Ａの途中部分に食い込むように形成されており、これによって、半製品５０には、前述した凹部１０（図４７（ａ）参照）が形成されている。そして、レジストパターン４１の開口４２においてラウンド形状となった交差部分４３Ａおよび４３Ｂ（図５７参照）に応じて、平面視おける半製品５０のコーナー部６０（電子機器１のコーナー部１１，１２となる）は、ラウンド形状に整形されている。なお、このラウンド形状は、プラズマエッチを用いることにより形成されたものであるが、プラズマエッチの代わりにシリコンエッチ（薬液を用いた通常のエッチング）を用いても構わない。
【０２３４】
このようにウエハ３０をエッチングすることによって、半製品５０（換言すれば、最終的な電子機器１）の外形を任意に設定でき、この実施形態のように、コーナー部６０（コーナー部１１，１２）がラウンド形状であって一辺Ａに凹部１０を有する非対称の矩形にすることができる（図４７（ａ）も参照）。この場合、標印工程（チップ方向を示すマーク等をレーザ等でマーキングする工程）なしでもチップ方向を認識できる電子機器１を製造することができる。
【０２３５】
溝４４が形成された後、レジストパターン４１を除去し、図５６Ｃに示すように、素子５の表面に、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法によって、ＳｉＮからなる保護膜（ＳｉＮ膜）４５を形成する。ＳｉＮ膜４５は、約３０００Åの厚さを有している。ＳｉＮ膜４５は、素子５の表面全域だけでなく、溝４４の内面（側面４４Ａおよび底面４４Ｂ）も覆うように形成される。なお、ＳｉＮ膜４５は、側面４４Ａおよび底面４４Ｂ上に略一定の厚さに形成された薄膜であるので、溝４４を埋め尽くしていない。また、ＳｉＮ膜４５は、溝４４において、側面４４Ａの全域に形成されればよいので、底面４４Ｂに形成されなくてもよい。
【０２３６】
次いで、図５６Ｄに示すように、ポリイミドからなる感光性樹脂のシート４６を、ウエハ３０に対して、溝４４以外におけるＳｉＮ膜４５の上から貼着する。図５９（ａ）および（ｂ）は、図５６Ｄの工程においてポリイミドのシートをウエハに貼り付ける状態を示す図解的な斜視図である。
具体的には、図５９（ａ）に示すように、ウエハ３０（厳密にはウエハ３０上のＳｉＮ膜４５）に対して表面３０Ａ側からポリイミドのシート４６を被せた後に、図５９（ｂ）に示すように回転するローラ４７によってシート４６をウエハ３０に押し付ける。
【０２３７】
図５６Ｄに示すように、シート４６を溝４４以外におけるＳｉＮ膜４５の表面全域に貼り付けたとき、シート４６の一部が溝４４側に僅かに入り込んでいるものの、溝４４の側面４４Ａ上のＳｉＮ膜４５における素子５側（表面３０Ａ側）の一部を覆っているだけで、シート４６は、溝４４の底面４４Ｂまで届いていない。そのため、シート４６と溝４４の底面４４Ｂとの間の溝４４内には、溝４４とほぼ同じ大きさの空間Ｓが形成されている。このときのシート４６の厚さは、１０μｍ〜３０μｍである。
【０２３８】
次いで、シート４６に熱処理を施す。これにより、シート４６の厚みは、約５μｍまで熱収縮する。
次いで、図５６Ｅに示すように、シート４６をパターニングし、シート４６において平面視で溝４４および配線膜２２の各パッド領域２２Ａと一致する部分を選択的に除去する。具体的には、平面視で溝４４および各パッド領域２２Ａに整合（一致）するパターンの開口６１が形成されたマスク６２を用いて、シート４６を、当該パターンで露光して現像する。これにより、溝４４および各パッド領域２２Ａの上方でシート４６が分離されるととともに、シート４６において分離された縁部分が溝４４側へ少し垂れつつ溝４４の側面４４Ａ上のＳｉＮ膜４５に重なるので、当該縁部分に、前述した（ラウンド形状の側面２４Ｂを有する）張出部２４Ａが自然に形成される。
【０２３９】
次いで、このように分離されたシート４６をマスクとするエッチングによって、ＳｉＮ膜４５において平面視で各パッド領域２２Ａに一致する部分を除去する。これにより、開口２５が形成される。ここでは、ＳｉＮ膜４５が、各パッド領域２２Ａを露出させるように形成されたことになる。
次いで、無電解めっきによって、Ｎｉ、ＰｄおよびＡｕを積層することで構成されたＮｉ／Ｐｄ／Ａｕ積層膜を各開口２５におけるパッド領域２２Ａ上に形成する。このとき、Ｎｉ／Ｐｄ／Ａｕ積層膜を開口２５からシート４６の表面まではみ出るようにする。これにより、各開口２５内のＮｉ／Ｐｄ／Ａｕ積層膜が、図５６Ｆに示す第１接続電極３および第２接続電極４となる。
【０２４０】
次いで、第１接続電極３および第２接続電極４間での通電検査が行われた後に、ウエハ３０が裏面３０Ｂから研削される。ここで、ウエハ３０において溝４４の側面４４Ａをなす部分の全域がＳｉＮ膜４５によって被覆されているため、ウエハ３０の研削中に、当該部分に微小クラック等が発生することを防止するとともに、仮に微小クラックが発生しても当該微小クラックをＳｉＮ膜４５で埋めることによって当該微小クラックの拡大を抑制できる。
【０２４１】
そして、研削によって、溝４４の底面４４Ｂ（厳密には、底面４４Ｂ上のＳｉＮ膜４５）に達するまでウエハ３０が薄型化されると、隣り合う半製品５０を連結するものがなくなるので、溝４４を境界としてウエハ３０が分割され、半製品５０が電子機器１となって個別に分離する。これにより、電子機器１（図５５参照）が完成する。各電子機器１では、溝４４の側面４４Ａをなしていた部分が、基板２の側面２Ｃ〜２Ｆのいずれかとなる。そして、ＳｉＮ膜４５が保護膜２３となる。また、分離したシート４６が樹脂膜２４となる。
【０２４２】
電子機器１のチップサイズが小さくても、このように先に溝４４を形成しておいてからウエハ３０を裏面３０Ｂから研削することによって、電子機器１を個片にすることができる。そのため、従来のようにダイシングソーでウエハ３０をダイシングすることで電子機器１を個片にする場合と比べて、ダイシング工程省略によって、コスト低減や時間短縮を図り、歩留まり向上を達成できる。
【０２４３】
以上によれば、電子機器１を製造する際、表面３０Ａ（素子形成面２Ａ）に複数の素子５が形成されたウエハ３０において、電子機器１を１つずつ分割するための溝４４を、表面３０Ａにおける素子５の境界に形成すると、溝４４の側面４４Ａが、分割後の各電子機器１の側面２Ｃ〜２Ｆとなる。
電子機器１への分割に先立って、溝４４の側面４４Ａおよびウエハ３０の表面３０ＡにＳｉＮ膜４５（保護膜２３）を形成する。ここで、図５６Ｃに示すように、ＣＶＤ法によって抵抗体Ｒの上面および溝４４の内面（側面４４Ａおよび底面４４Ｂ）に、略同じ厚さのＣＶＤの保護膜（ＣＶＤ保護膜）２３を連続して形成している。この場合、ＣＶＤ保護膜２３（ＳｉＮ膜４５）の形成は、ＣＶＤの過程において減圧環境で行われることから、ＣＶＤ保護膜２３は、側面被覆部２３Ｂとして、基板２の側面２Ｃ〜２Ｆ（溝４４の側面４４Ａ）全域に付着することができる。そのため、電子機器１の製造時に、溝４４の側面４４Ａに均一に保護膜２３を形成することができる。
【０２４４】
そして、保護膜２３の形成後に、図５６Ｄに示すように、素子形成面２ＡのＳｉＮ膜４５（保護膜２３の素子被覆部２３Ａになる部分）を覆うシート４６によって樹脂膜２４を形成する。樹脂膜２４は、溝４４の側面４４ＡのＳｉＮ膜４５（保護膜２３の側面被覆部２３Ｂになる部分）において素子形成面２Ａとは反対側（溝４４の底面４４Ｂ側）を少なくとも露出させるので、樹脂膜２４の形成時（電子機器１の製造時）に溝４４が樹脂膜２４によって底面４４Ｂ側から埋まってしまうことを防止できる。
【０２４５】
具体的には、保護膜２３の上からシート４６を貼着することで、樹脂膜２４を形成する。この場合、シート４６によって溝４４が底面４４Ｂ側から埋まることはない。そのため、図５６Ｆに示すように基板２を溝４４の底面４４Ｂに達するまで薄型化すれば、基板２を溝４４において個々の電子機器１に分割することができる。
以上、第４発明の実施形態について説明したが、第４発明はさらに他の形態で実施することもできる。
【０２４６】
たとえば、ウエハ３０を個別の電子機器１に分割する際、ウエハ３０を裏面３０Ｂ側から溝４４の底面４４Ｂまで研削している（図５６Ｆ参照）。これに代え、ＳｉＮ膜４５において底面４４Ｂを被覆している部分と、ウエハ３０において平面視で溝４４と一致する部分とを選択的に裏面３０Ｂからエッチングして除去することで、ウエハ３０を個別の電子機器１に分割してもよい。
【０２４７】
図６０（ａ）は、電子機器の平面図であり、図６０（ｂ）は、第１の変形例に係る電子機器の平面図であり、図６０（ｃ）は、第２の変形例に係る電子機器の平面図である。なお、図６０（ａ）〜１４（ｃ）のそれぞれでは、説明の便宜上、素子５や保護膜２３や樹脂膜２４の図示を省略している。
また、前述した凹部１０は、図６０（ａ）に示すように電子機器１の一辺Ａにおいて、その一辺Ａの中点Ｐからずれた位置に設けられている。凹部１０が中点Ｐからずれている場合、一辺Ａの延びる方向において、凹部１０の中心１０Ａと中点Ｐとが一致していない。この構成によれば、当該一辺Ａと、この一辺Ａとは反対側の一辺Ｂとを結ぶ方向（長手方向）における凹部１０側だけでなく、当該一辺Ａの延びる方向（短手方向）における凹部１０側も、前述したチップ方向とすることができる。たとえば、素子形成面２Ａ側から見た平面視において電子機器１の短手方向と前後方向（図６０における上下方向）とを一致させるとともに電子機器１の長手方向と左右方向とを一致させ、このとき凹部１０が左前寄り（図６０における左上寄り）に位置しているときに電子機器１を回路基板９に正しく実装できるようにしておく。そうすれば、実装の際に、平面視で凹部１０が左前寄り（電子機器１を基板２の裏面２Ｂから見た場合は右前寄り）に位置するように電子機器１の向きを合わせなければならないことを、電子機器１の外観から把握できる。つまり、長手方向および短手方向の両方の方向における電子機器１の向きを合わせなければならないことを、電子機器１の外観から把握できる。
【０２４８】
もちろん、図６０（ｂ）に示すように、凹部１０を一辺Ａにおいて中点Ｐと一致する位置（凹部１０の中心１０Ａと中点Ｐとが短手方向で一致する位置）に設けてもよい。また、凹部１０の代わりに、図６０（ｃ）に示すように外方へ突出する凸部５１を設けてもよい。凸部５１は、平面視で矩形状であってもよいし、Ｕ字形状（Ｕ字に膨出する形状）や三角形状であってもよい。もちろん、側面２Ｃにおいて、凸部５１におけるコーナー部（凸部５１の先端側および根元側を含む平面視における４つの角の部分）５２も、他のコーナー部１１と同様に、面取りされたラウンド形状となっている。ここで、前述した側面被覆部２３Ｂ（図４７（ａ）参照）は、凹部１０の場合と同様に、側面２Ｃにおいて、凸部５１が形成された部分を含んだ全域を被覆している。また、凹部１０の深さや凸部５１の高さ（突出量）は、２０μｍ以下（第１接続電極３や第２接続電極４の幅の約５分の１以下）であることが好ましい。そして、コーナー部１１やコーナー部１２やコーナー部５２のそれぞれにおける面取り量は、一辺の距離が約２０μｍ以下であることが好ましい。
【０２４９】
図６１（ａ）は、電子機器における他の実施形態にかかる素子の回路構成を示す図であり、図６１（ｂ）は、電子機器におけるさらに他の実施形態にかかる素子の回路構成を示す図である。
前述した実施形態では、電子機器１をチップ抵抗器としたので、第１接続電極３および第２接続電極４間の素子５は、抵抗５６であったが、図６１（ａ）に示すダイオード５５であってもよいし、図６１（ｂ）に示すようにダイオード５５と抵抗５６とを直列接続したものであってもよい。電子機器１は、ダイオード５５を有することによってチップダイオードとなり、第１接続電極３および第２接続電極４には極性が存在するのだが、前述したチップ方向が極性に対応する方向となっている。これにより、チップ方向によって第１接続電極３および第２接続電極４の極性を示すことができるので、電子機器１の外観によって当該極性を把握できる。つまり、チップ方向におけるどちら側（つまり、第１接続電極３および第２接続電極４のどちら）が、正負のいずれの極側であるのかがわかる。そのため、前述した凹部１０や凸部５１（図６０参照）が設けられた側が、対応する極側にくるように、電子機器１を回路基板９（図４７（ｂ）参照）に正しく実装できるようにすることができる。
【０２５０】
もちろん、第４発明は、素子５においてダイオード５５の代わりにコンデンサーが用いられたチップコンデンサーや、チップインダクター等、様々な素子がチップサイズの基板２に作り込まれた素子デバイスに適用可能である。
＜第５発明＞
（１）第５発明の特徴
たとえば、第５発明の特徴は、以下のＤ１〜Ｄ９である。
（Ｄ１）窒素および酸素を供給しながら行う金属のスパッタリングによって、基板上に抵抗体膜を形成する工程と、前記抵抗体膜上に配線膜を形成する工程と、前記配線膜および抵抗体膜を同時にパターニングする工程と、前記配線膜だけをパターニングする工程と、を含むことを特徴とする、チップ部品の製造方法。
【０２５１】
この方法によれば、基板上に抵抗体膜を形成する際に、供給される窒素および酸素が抵抗体膜に不純物としてドープされるので、形成される抵抗体膜の抵抗値を所望の値（目標値）とすることができる。
また、抵抗体膜上に配線膜を積層し、抵抗体膜に積層された配線膜と抵抗体膜とを同時にパターニングするので、抵抗体膜および配線膜が等しい形状にパターニングされ、その後、パターニングされた抵抗体膜上の配線膜だけがパターニングにより選択的に除去されるから、所望の配線形態をした抵抗体膜からなる抵抗回路網を作ることができ、抵抗回路網の微細化、ひいてはチップ部品の微細化を達成できる。
（Ｄ２）前記抵抗体膜を形成する工程において、金属と同時にシリコンをスパッタリングして基板上に形成する金属の抵抗体膜にシリコンをドーピングすることを特徴とする、Ｄ１記載のチップ部品の製造方法。
【０２５２】
この方法によれば、抵抗体膜を形成する工程において、金属と同時にシリコンがスパッタリングされ、合わせて窒素および酸素が供給されるので、金属抵抗体膜にシリコン原子、窒素原子および酸素原子がドーピングされる。これにより、抵抗体膜の抵抗値を所望の抵抗値とすることができるとともに、抵抗温度係数（ＴＣＲ：Temperature Coeficient of Resistance)を所望の値に調整することができる。
（Ｄ３）前記抵抗体膜を形成する工程が、窒素の供給流量および酸素の供給流量を調整する工程を含むことを特徴とする、Ｄ１またはＤ２記載のチップ部品の製造方法。
【０２５３】
この方法によれば、窒素の供給流量および酸素の供給流量を調整することにより、金属の抵抗体膜にドーピングされる窒素原子および酸素原子の量を調整し、抵抗体膜の抵抗値を、たとえば１０Ω／□から１０００Ω／□という広範な範囲で調整可能である。
（Ｄ４）前記配線膜および抵抗体膜を同時にパターニングする工程は、前記配線膜が、外部接続用電極と、複数の薄膜抵抗体のうちの１個または複数個を電気的に接続して複数種類の抵抗単位体を形成する抵抗単位体形成配線膜と、前記複数種類の抵抗単位体を所定の態様に接続するための抵抗単位体接続用配線膜と、前記複数種類の抵抗単位体を抵抗回路網に電気的に組み込み、または抵抗回路網から電気的に分離するために溶断可能な複数のヒューズ膜とを含むようにパターニングすることを含み、前記配線膜だけをパターニングする工程は、パターニングされた配線膜および抵抗体膜から部分的に配線膜を選択除去して、その下層の抵抗体膜が複数の薄膜抵抗体として現れるようにパターニングすること、を含むことを特徴とする、Ｄ１〜Ｄ３のいずれかに記載のチップ部品の製造方法。
【０２５４】
この方法によれば、抵抗体膜上に配線膜が積層されており、この配線膜をパターニングすることによって外部接続用電極、抵抗単位体を形成する抵抗単位体形成配線膜、抵抗単位体接続用配線膜およびヒューズ膜を同一レイヤーに同時に形成することができ、プロセスの簡略化を図ることができる。
（Ｄ５）基板上にパターニングされた抵抗体膜と、部分的に前記抵抗体膜と重なるように形成された配線膜と、前記配線膜の上面に形成された保護膜とを有し、前記抵抗体膜および配線膜によって単位抵抗体による抵抗回路が形成されていることを特徴とする、チップ部品。
（Ｄ６）前記抵抗体膜がＴｉＯＮまたはＴｉＳｉＯＮからなることを特徴とする、Ｄ５記載のチップ部品。
（Ｄ７）前記抵抗体膜と前記配線膜とが一括してパターニングされていることを特徴とする、Ｄ５またはＤ６記載のチップ部品。
（Ｄ８）前記抵抗膜と重なるように形成された配線膜はヒューズ膜を含み、当該ヒューズ膜が溶断可能に形成されたチップ抵抗器を含むことを特徴とする、Ｄ５〜Ｄ７のいずれかに記載のチップ部品。
（Ｄ９）前記保護膜の上面が樹脂膜で覆われていることを特徴とする、Ｄ５〜Ｄ８のいずれかに記載のチップ部品。
【０２５５】
Ｄ５〜Ｄ９記載の構成によれば、小型で消耗の抵抗値を有する抵抗回路を備えたチップ部品やチップ抵抗器を提供することができる。
（２）第５発明の実施形態
以下には、第５発明の実施の形態を、添付図面を参照して詳細に説明する。なお、図６２〜図７６で示した符号は、これらの図面でのみ有効であり、他の実施形態に使用されていても、当該他の実施形態の符号と同じ要素を示すものではない。
【０２５６】
図６２（Ａ）は、第５発明の製造方法により作られた一実施形態に係るチップ抵抗器１０の外観構成を示す図解的な斜視図であり、図６２（Ｂ）は、チップ抵抗器１０が基板上に実装された状態を示す側面図である。
図６２（Ａ）を参照して、第５発明の一実施形態に係るチップ抵抗器１０は、基板としての基板１１上に形成された第１接続電極１２と、第２接続電極１３と、抵抗回路網１４とを備えている。基板１１は、平面視略長方形状の直方体形状で、一例として、長辺方向の長さＬ＝０．３ｍｍ、短辺方向の幅Ｗ＝０．１５ｍｍ、基板１１の厚みＴ＝０．１ｍｍ程度の大きさの微少なチップである。
【０２５７】
このチップ抵抗器１０は、図７６に示すように、ウエハ上に格子状に多数個のチップ抵抗器１０が形成され、ウエハが切断されて個々のチップ抵抗器１０に分離されることにより得られる。
基板１１上において、第１接続電極１２は基板１１の一方短辺１１１に沿って設けられ、短辺１１１方向に長手の矩形電極である。第２接続電極１３は、基板１１上の他方短辺１１２に沿って設けられ、短辺１１２方向に長手の矩形電極である。抵抗回路網１４は、基板１１上の第１接続電極１２と第２接続電極１３とで挟まれた中央領域に設けられている。そして、抵抗回路網１４の一端側は第１接続電極１２に電気的に接続されており、抵抗回路網１４の他端側は第２接続電極１３に電気的に接続されている。これら第１接続電極１２、第２接続電極１３および抵抗回路網１４は、後述するように、基板１１上に、たとえば半導体製造プロセスを用いて設けられたものである。したがって、基板１１としては、シリコン基板（シリコンウエハ）等の半導体基板（半導体ウエハ）を用いることができる。なお、基板１１は、絶縁基板等の他の種類の基板であってもよい。
【０２５８】
第１接続電極１２および第２接続電極１３は、それぞれ、外部接続電極（外部接続用パッド）として機能する。チップ抵抗器１０が回路基板１５に実装された状態においては、図６２（Ｂ）に示すように、第１接続電極１２および第２接続電極１３が、それぞれ、回路基板１５の回路（図示せず）と半田により電気的かつ機械的に接続される。なお、外部接続電極として機能する第１接続電極１２および第２接続電極１３は、半田濡れ性の向上および信頼性の向上のために、金（Ａｕ）で形成するか、または表面に金メッキを施すことが望ましい。
【０２５９】
図６３は、チップ抵抗器１０の平面図であり、第１接続電極１２、第２接続電極１３および抵抗回路網１４の配置関係ならびに抵抗回路網１４の平面視の構成が示されている。
図６３を参照して、チップ抵抗器１０は、基板上面の一方短辺１１１沿いに配置された幅方向に長手の平面視略矩形をした第１接続電極１２と、基板上面の他方短辺１１２沿いに配置された幅方向に長手の平面視略矩形をした第２接続電極１３と、第１接続電極１２および第２接続電極１３間の平面視矩形の領域に設けられた抵抗回路網１４とを含んでいる。
【０２６０】
抵抗回路網１４には、基板上にマトリックス状に配列された等しい抵抗値を有する多数個の抵抗体Ｒ（図６３の例では、行方向（基板の長手方向）に沿って８個の抵抗体Ｒが配列され、列方向（基板の幅方向）に沿って４４個の抵抗体が配列され、合計３５２個の抵抗体Ｒ構成）を有している。そして、これら多数個の抵抗体Ｒの１個〜６４個が電気的に接続されて、複数種類の抵抗単位体が形成されている。形成された複数種類の抵抗単位体は、回路網接続手段としての接続用配線膜で所定の態様に接続されている。さらに、抵抗単位体を抵抗回路網１４に電気的に組み込んだり、または、抵抗回路網１４から電気的に分離するために溶断可能な複数のヒューズ膜Ｆが設けられている。複数のヒューズ膜Ｆは、第２接続電極１３の内側辺沿いに、配置領域が直線状になるように配列されている。より具体的には、複数のヒューズ膜Ｆおよび接続用配線膜Ｃが直線状に配置されている。
【０２６１】
図６４Ａは図６３に示す抵抗回路網１４の一部分を拡大して描いた平面図であり、図６４Ｂ、図６４Ｃは、抵抗回路網１４における抵抗体Ｒの構造を説明するために描いた長さ方向の縦断面図および幅方向の縦断面図である。
図６４Ａ、図６４Ｂおよび図６４Ｃを参照して、抵抗体Ｒの構成について説明をする。
基板としての基板１１の上面には絶縁層（ＳｉＯ２）１９が形成され、絶縁層１９上に抵抗体Ｒを構成する抵抗体膜２０が配置されている。抵抗体膜２０は、ＴｉＮまたはＴｉＯＮにより形成されている。この抵抗体膜２０は、第１接続電極１２と第２接続電極１３との間をライン状に延びる複数本の抵抗体膜（以下「抵抗体膜ライン」という）とされており、抵抗体膜ライン２０は、ライン方向に所定の位置で切断されている場合がある。抵抗体膜ライン２０上には、配線膜２１としてのアルミニウム膜が積層されている。配線膜２１は、抵抗体膜ライン２０上に、ライン方向に一定間隔Ｒを開けて積層されている。
【０２６２】
この構成の抵抗体膜ライン２０および配線膜２１の電気的特徴を回路記号で示すと、図６５の通りである。すなわち、図６５（Ａ）に示すように、所定間隔Ｒの領域の抵抗体膜ライン２０部分が、それぞれ、一定の抵抗値ｒの抵抗体Ｒを形成している。配線膜２１が積層された領域は、当該配線膜２１で抵抗体膜ライン２０が短絡されている。よって、図６５（Ｂ）に示す抵抗ｒの抵抗体Ｒの直列接続からなる抵抗回路が形成されている。
【０２６３】
また、隣接する抵抗体膜ライン２０同士は抵抗体膜２０および配線膜２１で接続されているから、図６４Ａに示す抵抗回路網は、図６５（Ｃ）に示す抵抗回路を構成している。
ここで、抵抗回路網１４の製造プロセスを説明する。
（１）基板１１の表面を熱酸化し、絶縁層１９としての二酸化シリコン（ＳｉＯ２）層を形成する。
（２）そして、絶縁層１９の上にＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮの抵抗体膜２０を全面に形成する。（抵抗体膜を形成する工程）
抵抗体膜を形成する工程は、図６６に図解的に示すように、スパッタリングにより行われる。
【０２６４】
すなわち、一例として、図６６（Ａ）に図解的に示すように、高真空チャンバ内に絶縁層１９が形成された基板１１とターゲットとしての金属（この実施形態ではチタン（Ｔｉ）板２７が配置される。そして、アルゴン（Ａｒ）ガスが吹き込まれ、同時に、窒素（Ｎ２）および酸素（Ｏ２）が供給される。ターゲット２７にマイナスの高電圧を印加することにより、高電圧によりアルゴンガスはプラズマ状態となり、プラスイオン化してアルゴンイオンがターゲット２７に衝突する。これによりターゲット２７から材料の元素、すなわちチタン原子（Ｔｉ）が飛び出し、それが絶縁層１９上に堆積して抵抗体膜２０が形成される。その際、供給される窒素および酸素により、抵抗体膜２０に窒素原子（Ｎ）および酸素原子（Ｏ）がドーピングされ、抵抗体膜２０は、たとえばＴｉＯＮにより形成される。
【０２６５】
抵抗体膜を形成する工程は、図６６（Ｂ）に図解的に示すように、ターゲットとして、チタン（Ｔｉ）板２７と共に、シリコン（Ｓｉ）板２８を配置し、これらチタン板２７およびシリコン板２８にアルゴンイオンが衝突してスパッタリングが行われる構成としてもよい。この場合、窒素および酸素として、Ｏ２／Ｎ２ＯおよびＮ２／Ｎ２Ｏの混合ガスを供給する。その結果、絶縁層１９上に、抵抗体膜２０として、ＴｉＳｉＯＮの膜が堆積して形成される。
【０２６６】
図６６（Ａ）に示す抵抗体膜２０の形成工程では、窒素および酸素の供給流量を調整することにより、抵抗体膜２０の抵抗値を所望の抵抗値に調整することができる。
また、図６６（Ｂ）に示す抵抗体膜の形成工程では、窒素および酸素の供給量を調整することによって、抵抗体膜２０の抵抗値を所望の抵抗値に調整することができるとともに、抵抗体膜２０の抵抗温度係数（ＴＣＲ）も目標値になるように調整できる。
【０２６７】
従って、図６６（Ｂ）に示すように、窒素および酸素を供給しながら行うスパッタリングにおいて、金属であるチタンのスパッタリングと同時に、シリコンのスパッタリングを行うようにすれば、チタン抵抗体膜にシリコン、窒素および酸素がドーピングされ、抵抗体膜２０の抵抗値および抵抗温度係数（ＴＣＲ）の両方を所望の値にして、高精度の抵抗体膜の製造を行うことができる。
（３）次いで、抵抗体膜２０上に配線膜２１を形成する工程を行う。配線膜２１を形成する工程は、たとえばアルミニウム（Ａｌ）をスパッタリングすることにより行われる。
（４）その後、フォトリソグラフィプロセスを用い、たとえばドライエッチングにより配線膜２１および抵抗体膜２０を選択的に除去し、図６４（Ａ）に示すように、平面視で、一定幅の抵抗体膜ライン２０および配線膜２１が一定間隔をあけて列方向に配列される構成を得る。このとき、部分的に抵抗体膜ライン２０および配線膜２１が切断された領域も形成される。
（５）続いて、抵抗体膜ライン２０の上に積層された配線膜２１を選択的に除去する。この結果、抵抗体膜ライン２０上に一定間隔Ｒをあけて配線膜２１が積層された構成が得られる。
（６）その後、保護膜としてのＳｉＮ膜２２が堆積され、さらにその上に保護層であるポリイミド層２３が積層される。
【０２６８】
この実施形態では、基板１１上に形成された抵抗回路網１４に含まれる抵抗体Ｒは、抵抗体膜ライン２０と、抵抗体膜ライン２０上に、ライン方向に一定間隔をあけて積層された配線膜２１とを含み、配線膜２１が積層されていない一定間隔Ｒ部分の抵抗体膜ライン２０が、１個の抵抗体Ｒを構成している。抵抗体Ｒを構成している抵抗体膜ライン２０は、その形状および大きさが全て等しい。よって、基板上に作り込んだ同形同大の抵抗体膜は、ほぼ同値になるという特性に基づき、基板１１上にマトリックス状に配列された多数個の抵抗体Ｒは、等しい抵抗値を有している。
【０２６９】
抵抗体膜ライン２０上に積層された配線膜２１は、抵抗体Ｒを形成するとともに、複数個の抵抗体Ｒを接続して抵抗単位体を構成するための接続用配線膜の役目も果たしている。
図６７（Ａ）は、図６３に示すチップ抵抗器１０の平面図の一部分を拡大して描いたヒューズ膜Ｆを含む領域の部分拡大平面図であり、図６７（Ｂ）は、図６７（Ａ）のＢ−Ｂに沿う断面構造を示す図である。
【０２７０】
図６７（Ａ）（Ｂ）に示すように、ヒューズ膜Ｆも、抵抗体Ｒを形成する抵抗体膜２０上に積層された配線膜２１により形成されている。すなわち、抵抗体Ｒを形成する抵抗体膜ライン２０上に積層された配線膜２１と同じレイヤーに、配線膜２１と同じ金属材料であるアルミニウム（Ａｌ）により形成されている。なお、配線膜２１は、前述したように、抵抗単位体を形成するために、複数個の抵抗体Ｒを電気的に接続する接続用配線膜２１としても用いられている。
【０２７１】
つまり、抵抗体膜２０上に積層された同一レイヤーにおいて、抵抗体Ｒ形成用の配線膜、抵抗単位体を形成するための接続用配線膜、抵抗回路網１４を構成するための接続用配線膜、ヒューズ膜、ならびに抵抗回路網１４を第１接続電極１２および第２接続電極１３に接続するための配線膜が、同一の金属材料（たとえばアルミニウム）を用いて、同じ製造プロセス（スパッタリングおよびフォトリソグラフィプロセス）によって形成されている。これにより、このチップ抵抗器１０の製造プロセスが簡略化され、また、各種配線膜を共通のマスクを利用して同時に形成できる。さらに、抵抗体膜２０とのアライメント性も向上する。
【０２７２】
図６８は、図６３に示す抵抗回路網１４における複数種類の抵抗単位体を接続する接続用配線膜Ｃおよびヒューズ膜Ｆの配列関係と、その接続用配線膜Ｃおよびヒューズ膜Ｆに接続された複数種類の抵抗単位体との接続関係を図解的に示す図である。
図６８を参照して、第１接続電極１２には、抵抗回路網１４に含まれる基準抵抗単位体Ｒ８の一端が接続されている。基準抵抗単位体Ｒ８は、８個の抵抗体Ｒの直列接続からなり、その他端はヒューズ膜Ｆ１に接続されている。ヒューズ膜Ｆ１と接続用配線膜Ｃ２とには、６４個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ６４の一端および他端が接続されている。接続用配線膜Ｃ２とヒューズ膜Ｆ４とには、３２個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ３２の一端および他端が接続されている。ヒューズ膜Ｆ４と接続用配線膜Ｃ５とには、３２個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ３２の一端および他端が接続されている。接続用配線膜Ｃ５とヒューズ膜Ｆ６とには、１６個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ１６の一端および他端が接続されている。ヒューズ膜Ｆ７および接続用配線膜Ｃ９には、８個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ８の一端および他端が接続されている。接続用配線膜Ｃ９およびヒューズ膜Ｆ１０には、４個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ４の一端および他端が接続されている。ヒューズ膜Ｆ１１および接続用配線膜Ｃ１２には、２個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ２の一端および他端が接続されている。接続用配線膜Ｃ１２およびヒューズ膜Ｆ１３には、１個の抵抗体Ｒからなる抵抗単位体Ｒ１の一端および他端が接続されている。ヒューズ膜Ｆ１３および接続用配線膜Ｃ１５には、２個の抵抗体Ｒの並列接続からなる抵抗単位体Ｒ／２の一端および他端が接続されている。接続用配線膜Ｃ１５およびヒューズ膜Ｆ１６には、４個の抵抗体Ｒの並列接続からなる抵抗単位体Ｒ／４の一端および他端が接続されている。ヒューズ膜Ｆ１６および接続用配線膜Ｃ１８には、８個の抵抗体Ｒの並列接続からなる抵抗単位体Ｒ／８の一端および他端が接続されている。接続用配線膜Ｃ１８およびヒューズ膜Ｆ１９には、１６個の抵抗体Ｒの並列接続からなる抵抗単位体Ｒ／１６の一端および他端が接続されている。ヒューズ膜Ｆ１９および接続用配線膜Ｃ２２には、３２個の抵抗体Ｒの並列接続からなる抵抗単位体Ｒ／３２が接続されている。
【０２７３】
複数のヒューズ膜Ｆおよび接続用配線膜Ｃは、それぞれ、ヒューズ膜Ｆ１、接続用配線膜Ｃ２、ヒューズ膜Ｆ３、ヒューズ膜Ｆ４、接続用配線膜Ｃ５、ヒューズ膜Ｆ６、ヒューズ膜Ｆ７、接続用配線膜Ｃ８、接続用配線膜Ｃ９、ヒューズ膜Ｆ１０、ヒューズ膜Ｆ１１、接続用配線膜Ｃ１２、ヒューズ膜Ｆ１３、ヒューズ膜Ｆ１４、接続用配線膜Ｃ１５、ヒューズ膜Ｆ１６、ヒューズ膜Ｆ１７、接続用配線膜Ｃ１８、ヒューズ膜Ｆ１９、ヒューズ膜Ｆ２０、接続用配線膜Ｃ２１、接続用配線膜Ｃ２２が、直線状に配置されて直列に接続されている。各ヒューズ膜Ｆが溶断されると、ヒューズ膜Ｆに隣接接続された接続用配線膜Ｃとの間の電気的接続が遮断される構成である。
【０２７４】
この構成を、電気回路図で示すと図６９の通りである。すなわち、全てのヒューズ膜Ｆが溶断されていない状態では、抵抗回路網１４は、第１接続電極１２および第２接続電極１３間に設けられた８個の抵抗体Ｒの直列接続からなる基準抵抗単位体Ｒ８（抵抗値８ｒ）の抵抗回路を構成している。たとえば、１個の抵抗体Ｒの抵抗値ｒをｒ＝８０Ωとすれば、８ｒ＝６４０Ωの抵抗回路により、第１接続電極１２および第２接続電極１３が接続されたチップ抵抗器１０が構成されている。
【０２７５】
そして、基準抵抗単位体Ｒ８以外の複数種類の抵抗単位体には、それぞれ、ヒューズ膜Ｆが並列的に接続され、各ヒューズ膜Ｆによりこれら複数種類の抵抗単位体は短絡された状態となっている。つまり、基準抵抗単位体Ｒ８には、１２種類１３個の抵抗単位体Ｒ６４〜Ｒ／３２が直列に接続されているが、各抵抗単位体は、それぞれ並列に接続されたヒューズ膜Ｆにより短絡されているので、電気的にみると、各抵抗単位体は抵抗回路網１４に組み込まれてはいない。
【０２７６】
この実施形態に係るチップ抵抗器１０は、要求される抵抗値に応じて、ヒューズ膜Ｆを選択的に、たとえばレーザ光で溶断する。それにより、並列的に接続されたヒューズ膜Ｆが溶断された抵抗単位体は、抵抗回路網１４に組み込まれることになる。よって、抵抗回路網１４の全体の抵抗値を、溶断されたヒューズ膜Ｆに対応する抵抗単位体が直列に接続されて組み込まれた抵抗値を有する抵抗回路網とすることができる。
【０２７７】
換言すれば、この実施形態に係るチップ抵抗器１０は、複数種類の抵抗単位体に対応して設けられたヒューズ膜を選択的に溶断することにより、複数種類の抵抗単位体（たとえば、Ｆ１、Ｆ４、Ｆ１３が溶断されると、抵抗単位体Ｒ６４、Ｒ３２、Ｒ１の直列接続）を抵抗回路網に組み込むことができる。そして、複数種類の抵抗単位体は、それぞれ、その抵抗値が決まっているので、いわばデジタル的に抵抗回路網１４の抵抗値を調整して、要求される抵抗値を有するチップ抵抗器１０とすることができる。
【０２７８】
また、複数種類の抵抗単位体は、等しい抵抗値を有する抵抗体Ｒが、直列に１個、２個、４個、８個、１６個、３２個、および６４個と、等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の直列抵抗単位体ならびに等しい抵抗値の抵抗体Ｒが並列に２個、４個、８個、１６個、および３２個と、等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の並列抵抗単位体を備えており、これらがヒューズ膜Ｆで短絡された状態で直列に接続されているから、ヒューズ膜Ｆを選択的に溶断することにより、抵抗回路網１４全体の抵抗値を、小さな抵抗値から大きな抵抗値まで広範囲の間で任意の抵抗値に設定することができる。
【０２７９】
図７０は、他の実施形態に係るチップ抵抗器３０の平面図であり、第１接続電極１２、第２接続電極１３および抵抗回路網４の配置関係ならびに抵抗回路網１４の平面視の構成が示されている。チップ抵抗器３０が、前述したチップ抵抗器１０と異なるところは、抵抗回路網１４における抵抗体Ｒの接続態様である。すなわち、チップ抵抗器３０の抵抗回路網１４には、基板上にマトリックス状に配列された等しい抵抗値を有する多数個の抵抗体Ｒ（図７０の構成では、行方向（基板の長手方向）に沿って８個の抵抗体Ｒが配列され、列方向（基板の幅方向）に沿って４４個の抵抗体が配列され、合計３５２個の抵抗体Ｒ構成）を有している。そして、これら多数個の抵抗体Ｒの１個〜１２８個が電気的に接続されて、複数種類の抵抗単位体が形成されている。形成された複数種類の抵抗単位体は、回路網接続手段としての配線膜およびヒューズ膜Ｆにより並列態様で接続されている。複数のヒューズ膜Ｆは、第２接続電極１３の内側辺沿いに、配置領域が直線状になるように配列されており、ヒューズ膜Ｆが溶断されると、ヒューズ膜に接続された抵抗単位体が抵抗回路網１４から電気的に分離される構成である。
【０２８０】
なお、抵抗回路網１４を構成する多数個の抵抗体Ｒの構造や、接続用配線膜、ヒューズ膜Ｆの構造は、先に説明したチップ抵抗器１０における対応する部位の構造と同様であるから、ここでの説明については省略する。
図７１は、図７０に示す抵抗回路網における複数種類の抵抗単位体の接続態様と、それらを接続するヒューズ膜Ｆの配列関係ならびにヒューズ膜Ｆに接続された複数種類の抵抗単位体の接続関係を図解的に示す図である。
【０２８１】
図７１を参照して、第１接続電極１２には、抵抗回路網１４に含まれる基準抵抗単位体Ｒ／１６の一端が接続されている。基準抵抗単位体Ｒ／１６は、１６個の抵抗体Ｒの並列接続からなり、その他端は残りの抵抗単位体が接続される接続用配線膜Ｃに接続されている。ヒューズ膜Ｆ１と接続用配線膜Ｃとには、１２８個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ１２８の一端および他端が接続されている。ヒューズ膜Ｆ５と接続用配線膜Ｃとには、６４個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ６４の一端および他端が接続されている。ヒューズ膜Ｆ６と接続用配線膜Ｃとには、３２個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ３２の一端および他端が接続されている。ヒューズ膜Ｆ７と接続用配線膜Ｃとには、１６個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ１６の一端および他端が接続されている。ヒューズ膜Ｆ８と接続用配線膜Ｃとには、８個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ８の一端および他端が接続されている。ヒューズ膜Ｆ９と接続用配線膜Ｃとには、４個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ４の一端および他端が接続されている。ヒューズ膜Ｆ１０と接続用配線膜Ｃとには、２個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ２の一端および他端が接続されている。ヒューズ膜Ｆ１１と接続用配線膜Ｃとには、１個の抵抗体Ｒの直列接続からなる抵抗単位体Ｒ１の一端および他端が接続されている。ヒューズ膜Ｆ１２と接続用配線膜Ｃとには、２個の抵抗体Ｒの並列接続からなる抵抗単位体Ｒ／２の一端および他端が接続されている。ヒューズ膜Ｆ１３と接続用配線膜Ｃとには、４個の抵抗体Ｒの並列接続からなる抵抗単位体Ｒ／４の一端および他端が接続されている。ヒューズ膜Ｆ１４、Ｆ１５、Ｆ１６は電気的に接続されており、これらヒューズ膜Ｆ１４、Ｆ１５、Ｆ１６と接続用配線膜Ｃとには、８個の抵抗体Ｒの並列接続からなる抵抗単位体Ｒ／８の一端および他端が接続されている。ヒューズ膜Ｆ１７、Ｆ１８、Ｆ１９、Ｆ２０、Ｆ２１は電気的に接続されており、これらヒューズ膜Ｆ１７〜Ｆ２１と接続用配線膜Ｃとには、１６個の抵抗体Ｒの並列接続からなる抵抗単位体Ｒ／１６の一端および他端が接続されている。
【０２８２】
ヒューズ膜Ｆは、ヒューズ膜Ｆ１〜Ｆ２１の２１個備えられていて、これらは全て第２接続電極１３に接続されている。
かかる構成であるから、抵抗単位体の一端が接続されたいずれかのヒューズ膜Ｆが溶断されると、そのヒューズ膜Ｆに一端が接続された抵抗単位体は、抵抗回路網１４から電気的に切り離される。
【０２８３】
図７１の構成、すなわちチップ抵抗器３０に備えられた抵抗回路網１４の構成を、電気回路図で示すと図７２の通りである。全てのヒューズ膜Ｆが溶断されていない状態では、抵抗回路網１４は、第１接続電極１２および第２接続電極１３間に、基準抵抗単位体Ｒ８と、１２種類の抵抗単位体Ｒ／１６、Ｒ／８、Ｒ／４、Ｒ／２、Ｒ１、Ｒ２、Ｒ４、Ｒ８、Ｒ１６、Ｒ３２、Ｒ６４、Ｒ１２８の並列接続回路との直列接続回路を構成している。
【０２８４】
そして、基準抵抗単位体Ｒ／１６以外の１２種類の抵抗単位体には、それぞれ、ヒューズ膜Ｆが直列に接続されている。よって、この抵抗回路網１４を有するチップ抵抗器３０では、要求される抵抗値に応じて、ヒューズ膜Ｆを選択的に、たとえばレーザ光で溶断すれば、溶断されたヒューズ膜Ｆに対応する抵抗単位体（ヒューズ膜Ｆが直列に接続された抵抗単位体）は、抵抗回路網１４から電気的に分離され、チップ抵抗器１０の抵抗値を調整することができる。
【０２８５】
換言すれば、この実施形態に係るチップ抵抗器３０も、複数種類の抵抗単位体に対応して設けられたヒューズ膜を選択的に溶断することにより、複数種類の抵抗単位体を抵抗回路網から電気的に分離することができる。そして、複数種類の抵抗単位体は、それぞれ、その抵抗値が決まっているので、いわばデジタル的に抵抗回路網１４の抵抗値を調整して、要求される抵抗値を有するチップ抵抗器３０とすることができる。
【０２８６】
また、複数種類の抵抗単位体は、等しい抵抗値を有する抵抗体Ｒが、直列に１個、２個、４個、８個、１６個、３２個、６４個および１２８個と、等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の直列抵抗単位体ならびに等しい抵抗値の抵抗体Ｒが並列に２個、４個、８個、１６個と、等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の並列抵抗単位体を備えているから、ヒューズ膜Ｆを選択的に溶断することにより、抵抗回路網１４全体の抵抗値を、細かく、かつデジタル的に、任意の抵抗値に設定することができる。
【０２８７】
なお、図７２に示す電気回路においては、基準抵抗単位体Ｒ／１６および、並列接続された抵抗単位体のうち、抵抗値の小さな抵抗単位体には、過電流が流れる傾向があり、抵抗設定時に、抵抗に流せる定格電流を大きく設計しなければならない。
そこで、電流を分散させるために、図７２に示す電気回路を、図７３（Ａ）に示す電気回路構成となるように、抵抗回路網の接続構造を変更してもよい。すなわち、基準抵抗単位体Ｒ／１６を無くし、かつ、並列接続される抵抗単位体は、最小の抵抗値をｒとし、抵抗値ｒの抵抗単位体Ｒ１を複数組並列に接続した構成１４０を含む回路に変えるのである。図７３（Ｂ）は、具体的な抵抗値を示した電気回路図であり、８０Ωの抵抗単位体とヒューズ膜Ｆとの直列接続を複数組並列に接続した構成１４０を含む回路とするのである。これにより、流れる電流の分散を図ることができる。
【０２８８】
図７４は、さらに他の実施形態に係るチップ抵抗器に備えられる抵抗回路網１４の回路構成を電気回路図で示した図である。図７４に示す抵抗回路網１４の特徴は、複数種類の抵抗単位体の直列接続と、複数種類の抵抗単位体の並列接続とが直列に接続された回路構成となっていることである。直列接続される複数種類の抵抗単位体には、先の実施形態と同様、各抵抗単位体毎に、並列にヒューズ膜Ｆが接続されていて、直列接続された複数種類の抵抗単位体は、全てヒューズ膜Ｆで短絡状態とされている。従って、ヒューズ膜Ｆを溶断すると、そのヒューズ膜Ｆで短絡されていた抵抗単位体が、抵抗回路網１４に電気的に組み込まれることになる。
【０２８９】
一方、並列接続された複数種類の抵抗単位体には、それぞれ、直列にヒューズ膜Ｆが接続されている。従って、ヒューズ膜Ｆを溶断することにより、ヒューズ膜Ｆが直列に接続されている抵抗単位体を、抵抗単位体の並列接続から電気的に切り離すことができる。
かかる構成とすれば、たとえば、１ｋΩ以下の小抵抗は並列接続側で作り、１ｋΩ以上の抵抗回路を直列接続側で作ることができる。よって、数Ωの小抵抗から数ＭΩの大抵抗までの広範な範囲の抵抗回路を、等しい基本設計で構成した抵抗回路網１４を用いて作ることができる。
【０２９０】
また、より精度良く抵抗値を設定する場合は、要求抵抗値に近い直列接続側抵抗回路のヒューズ膜を予めカットしておけば、細かな抵抗値の調整を並列接続側の抵抗回路のヒューズ膜を溶断することにより行うことができ、所望の抵抗値への合わせ込みの精度が向上する。
図７５は、１０Ω〜１ＭΩの抵抗値を有するチップ抵抗器における抵抗回路網１４の具体的な構成例を示す電気回路図である。
【０２９１】
図７５に示す抵抗回路網１４も、ヒューズ膜Ｆで短絡された複数種類の抵抗単位体の直列接続と、ヒューズ膜Ｆが直列接続された複数種類の抵抗単位体の並列接続とが直列に接続された回路構成となっている。
図７５の抵抗回路によれば、並列接続側において、１０〜１ｋΩの任意の抵抗値を、精度１％以内で設定できる。また、直列接続側の回路で、１ｋ〜１ＭΩの任意の抵抗値を、精度１％以内で設定できる。直列接続側の回路を使用する場合は、所望の抵抗値に近い抵抗単位体のヒューズ膜Ｆを予め溶断し、所望の抵抗値に合わせ込んでおくことで、より精度良く抵抗値を設定できるという利点がある。
【０２９２】
以上の説明では、第５発明の製造方法により製造したチップ抵抗器について詳細に説明をした。しかし、第５発明の製造方法は、チップ抵抗器に限らず、ディスクリート部品としてのその他のチップ部品、および、抵抗体を含む複合素子や抵抗体を含む電子機器に対しても適用可能である。
＜第６発明＞
（１）第６発明の特徴
たとえば、第６発明の特徴は、以下のＥ１〜Ｅ１０である。
（Ｅ１）素子形成面および側面を有する基板と、前記基板の前記素子形成面に形成された素子と、前記素子を覆う素子被覆部および前記基板の側面を覆う側面被覆部を有する保護膜と、前記保護膜の前記側面被覆部の全部または当該側面被覆部において前記素子形成面とは反対側の一部を露出させた状態で、前記素子被覆部を覆う樹脂膜とを含む、電子機器。
【０２９３】
この構成によれば、電子機器を製造する際、素子形成面に複数の素子が形成されたウエハにおいて、電子機器を１つずつ分割するための溝を、素子形成面における素子の境界に形成すると、溝の側面が、分割後の各電子機器の側面となる。そして、電子機器への分割に先立って、溝の側面および素子形成面に保護膜を形成してから、素子形成面の保護膜（素子被覆部になる部分）を覆う樹脂膜を形成する。樹脂膜は、溝の側面の保護膜（側面被覆部になる部分）において素子形成面とは反対側（溝の底面側）を少なくとも露出させるので、樹脂膜の形成時（電子機器の製造時）に溝が樹脂膜によって底面側から埋まってしまうことを防止できる。
（Ｅ２）前記樹脂膜が、前記保護膜の側面被覆部よりも側方に張り出した張出部を有している、Ｅ１に記載の電子機器。
【０２９４】
この構成によれば、電子機器が周囲のものに接触する際、張出部が周囲のものに最初に接触して、接触による衝撃を緩和するので、衝撃が素子等にまで及ぶことを防止できる。
（Ｅ３）前記樹脂膜が、側方に向かって凸のラウンド形状の側面を有している、Ｅ１またはＥ２に記載の電子機器。
この構成によれば、張出部は、接触による衝撃を滑らかに緩和することができる。
（Ｅ４）前記基板の側面のコーナー部が、ラウンド形状になっていて、このラウンド形状は、プラズマエッチまたはシリコンエッチを用いることにより形成されたものである、Ｅ１〜Ｅ３のいずれか一項に記載の電子機器。
【０２９５】
この構成によれば、コーナー部におけるチッピング（欠け）の発生を防止できる。
（Ｅ５）前記素子が、単位抵抗からなる抵抗回路を含む、Ｅ１〜Ｅ４のいずれか一項に記載の電子機器。
（Ｅ６）前記素子形成面に形成され、前記素子に接続された配線膜と、前記樹脂膜および保護膜を貫通する貫通孔を介して前記配線膜に接続される外部接続電極とを含む、Ｅ１〜Ｅ５のいずれか一項に記載の電子機器。
（Ｅ７）前記樹脂膜が、感光性樹脂シートからなる、Ｅ１〜Ｅ６のいずれか一項に記載の電子機器。
（Ｅ８）基板の素子形成面に素子を形成する素子形成工程と、前記素子が形成された領域のまわりに溝を形成する工程と、前記素子の表面および前記溝の内面を覆う保護膜を形成する工程と、前記保護膜の上から樹脂シートを貼着し、前記樹脂シートと前記溝の底面との間の当該溝内に空間を形成する工程と、前記溝の上方で前記樹脂シートが分離されるように、当該樹脂シートをパターニングする工程と、前記基板を、前記素子形成面とは反対側の面から、前記溝の底面に達するまで薄型化することにより、前記溝において前記基板を分割する工程とを含む、電子機器の製造方法。
【０２９６】
この方法のように、保護膜の上から樹脂シートを貼着すれば、溝が底面側から埋まることはない。そのため、基板を溝の底面に達するまで薄型化すれば、基板を溝において個々の電子機器に分割することができる。
（Ｅ９）前記樹脂シートが感光性樹脂シートであり、前記樹脂シートをパターニングする工程が、前記感光性樹脂シートを前記溝に整合するパターンで露光して現像する工程を含む、Ｅ８に記載の電子機器の製造方法。
【０２９７】
この方法によれば、現像後の樹脂シートにおいて分離された縁部分に、前述した張出部を形成することができる。
（Ｅ１０）前記基板を分割する工程が、前記保護膜の前記溝の底面を被覆している部分を選択的にエッチングする工程を含む、Ｅ８またはＥ９に記載の電子機器の製造方法。
（２）第６発明の実施形態
以下では、第６発明の実施の形態を、添付図面を参照して詳細に説明する。なお、図７７〜図９１で示した符号は、これらの図面でのみ有効であり、他の実施形態に使用されていても、当該他の実施形態の符号と同じ要素を示すものではない。
【０２９８】
図７７（ａ）は、第６発明の一実施形態に係る電子機器の構成を説明するための模式的な斜視図であり、図７７（ｂ）は、電子機器が回路基板に実装された状態を示す模式的な側面図である。
この電子機器１は、微小なチップ部品であり、図７７（ａ）に示すように、直方体形状をなしている。電子機器１の寸法に関し、長辺方向の長さＬが約０．３ｍｍであり、短辺方向の幅Ｗが約０．１５ｍｍであり、厚さＴが約０．１ｍｍである。
【０２９９】
この電子機器１は、ウエハ（シリコンウエハ）上に多数個の電子機器１を格子状に形成してからウエハを切断して個々の電子機器１に分離することによって得られる。
電子機器１は、基板２と、外部接続電極となる第１接続電極３および第２接続電極４と、素子５とを主に備えている。これらの第１接続電極３、第２接続電極４および素子５は、半導体製造プロセスを用いて基板２上に形成されたものである。したがって、基板２としては、シリコン基板（シリコンウエハ）等の半導体基板（半導体ウエハ）を用いることができる。なお、基板２は、絶縁基板等の他の種類の基板であってもよい。
【０３００】
基板２は、略直方体のチップ形状である。基板２において、図７７（ａ）における上面は、素子形成面２Ａである。素子形成面２Ａは、基板２の表面であり、略長方形状である。基板２の厚さ方向において素子形成面２Ａとは反対側の面は、裏面２Ｂである。素子形成面２Ａと裏面２Ｂとは、ほぼ同形状である。また、基板２は、素子形成面２Ａおよび裏面２Ｂ以外に、これらの面と直交して延びる側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆを有している。
【０３０１】
側面２Ｃは、素子形成面２Ａおよび裏面２Ｂにおける長手方向一端縁（図７７（ａ）における左手前側の端縁）の間に架設されていて、側面２Ｄは、素子形成面２Ａおよび裏面２Ｂにおける長手方向他端縁（図７７（ａ）における右奥側の端縁）の間に架設されている。側面２Ｃおよび側面２Ｄは、当該長手方向における基板２の両端面である。側面２Ｅは、素子形成面２Ａおよび裏面２Ｂにおける短手方向一端縁（図７７（ａ）における左奥側の端縁）の間に架設されていて、側面２Ｆは、素子形成面２Ａおよび裏面２Ｂにおける短手方向他端縁（図７７（ａ）における右手前側の端縁）の間に架設されている。側面２Ｅおよび側面２Ｆは、当該短手方向における基板２の両端面である。
【０３０２】
基板２では、素子形成面２Ａ、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆが保護膜２３で覆われている。そのため、厳密には、図７７（ａ）では、素子形成面２Ａ、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆは、保護膜２３の内側（裏側）に位置していて、外部に露出されていない。さらに、素子形成面２Ａ上の保護膜２３は、樹脂膜２４で覆われている。樹脂膜２４は、素子形成面２Ａから、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆのそれぞれにおける素子形成面２Ａ側の端部（図７７（ａ）における上端部）まではみ出ている。保護膜２３および樹脂膜２４については、以降で詳説する。
【０３０３】
基板２では、略長方形の素子形成面２Ａの一辺Ａ（側面２Ｃ、２Ｄ、２Ｅおよび２Ｆのうちのいずれかであり、ここでは、後述するように側面２Ｃ）に相当する部分に、基板２を厚さ方向に切欠く凹部１０が形成されている。一辺Ａは、平面視における電子機器１の一辺でもある。図７７（ａ）における凹部１０は、側面２Ｃに形成されていて、基板２の厚さ方向に延びつつ側面２Ｄ側へ窪んでいる。凹部１０は、基板２を厚さ方向に貫通しており、当該厚さ方向における凹部１０の端部は、素子形成面２Ａおよび裏面２Ｂのそれぞれから露出されている。凹部１０は、側面２Ｃの延びる方向（前述した短手方向）において、側面２Ｃよりも小さい。基板２を厚さ方向（電子機器１の厚さ方向でもある）から見た平面視における凹部１０の形状は、前記短手方向に長手の長方形状（矩形状）である。なお、平面視における凹部１０の形状は、凹部１０が窪む方向（側面２Ｄ側）に向けて幅狭となる台形状であってもよいし、窪む方向に向けて細くなる三角形状であってもよいし、Ｕ字形状（Ｕ字に窪んだ形状）であってもよい。いずれにせよ、このようなシンプルな形状の凹部１０であれば、簡単に形成することができる。また、凹部１０は、ここでは側面２Ｃに形成されているが、側面２Ｃでなく、側面２Ｃ〜２Ｆのうちの少なくとも１つに形成されてもよい。
【０３０４】
凹部１０は、電子機器１を回路基板９（図７７（ｂ）参照）に実装するときにおける電子機器１の向き（チップ方向）を表すものである。平面視における電子機器１（厳密には、基板２）の輪郭は、その一辺Ａに凹部１０を有する矩形であるため、長手方向において非対称な外形を有している。つまり、当該非対称の外形が、側面２Ｃ、２Ｄ、２Ｅおよび２Ｆのうちのいずれか（一辺Ａ）に、チップ方向を表す凹部１０を有していて、電子機器１は、この非対称な外形によって、長手方向における凹部側がチップ方向であることを表している。このように、電子機器１における基板２の外形を平面視で非対称とするだけで、電子機器１のチップ方向を認識することができる。つまり、標印工程なしでも電子機器１の外形によってチップ方向を認識できる。特に、電子機器１における非対称の外形が、一辺Ａにチップ方向を表す凹部１０を有する矩形であるから、電子機器１では、一辺Ａと反対側の一辺Ｂとを結ぶ長手方向における凹部１０側をチップ方向とすることができる。そのため、たとえば、平面視において電子機器１の長手方向と左右方向とを一致させ、このとき一辺Ａが左端に位置しているときに電子機器１を回路基板９に正しく実装できるようにしておけば、実装の際に、平面視で一辺Ａが左端に位置するように電子機器１の向きを合わせなければならないことを、凹部１０によって電子機器１の外観から把握できる。
【０３０５】
そして、直方体の基板２では、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆにおいて隣り合うもの同士の境界をなすコーナー部（当該隣り合うもの同士が交差する部分）１１が、面取りされたラウンド形状に整形されている（丸められている）。また、基板２において、凹部１０と、凹部１０の周囲の側面２Ｃとの境界をなすコーナー部（側面２Ｃにおいて凹部１０におけるコーナー部）１２も、面取りされたラウンド形状に整形されている。ここで、コーナー部１２は、凹部１０とその周囲の側面２Ｃ（凹部１０以外の部分）との境界だけでなく、凹部１０の最深部側にも存在し、平面視において４箇所に存在する。
【０３０６】
このように、平面視における基板２の輪郭において、屈曲した部分（コーナー部１１，１２）がいずれもラウンド形状になっている。そのため、ラウンド形状におけるコーナー部１１，１２では、チッピングの発生を防止できる。これにより、電子機器１の製造において、歩留まり向上（生産性の向上）を図ることができる。
第１接続電極３および第２接続電極４は、基板２の素子形成面２Ａ上に形成されていて、樹脂膜２４から部分的に露出されている。第１接続電極３および第２接続電極４のそれぞれは、たとえば、Ｎｉ（ニッケル）、Ｐｄ（パラジウム）およびＡｕ（金）をこの順番で素子形成面２Ａ上に積層することによって構成されている。第１接続電極３および第２接続電極４は、素子形成面２Ａの長手方向に間隔を隔てて配置されており、素子形成面２Ａの短手方向において長手である。図７７（ａ）では、素子形成面２Ａにおいて、側面２Ｃ寄りの位置に第１接続電極３が設けられ、側面２Ｄ寄りの位置に第２接続電極４が設けられている。前述した側面２Ｃの凹部１０は、第１接続電極３に干渉しない程度の深さで窪んでいる。ただし、場合によっては、凹部１０に応じて第１接続電極３にも凹部（凹部１０の一部となる）を設けるようにしてもよい。
【０３０７】
素子５は、回路素子であって、基板２の素子形成面２Ａにおける第１接続電極３と第２接続電極４との間の領域に形成されていて、保護膜２３および樹脂膜２４によって上から被覆されている。この実施形態の素子５は、ＴｉＮ（窒化チタン）またはＴｉＯＮ（酸化窒化チタン）からなる複数の薄膜状の抵抗体（薄膜抵抗体）Ｒを素子形成面２Ａ上でマトリックス状に配列した回路網によって構成された抵抗５６である。素子５は、後述する配線膜２２に繋がっていて、配線膜２２を介して第１接続電極３と第２接続電極４とに接続されている。これにより、電子機器１では、第１接続電極３と第２接続電極４との間に、素子５による抵抗回路が形成されている。そのため、この実施形態における電子機器１は、チップ抵抗器となっている。
【０３０８】
図７７（ｂ）に示すように、第１接続電極３と第２接続電極４を回路基板９に対向させて、半田１３によって回路基板９の回路（図示せず）に対して電気的かつ機械的に接続することにより、電子機器１を回路基板９にフリップチップ接続することができる。なお、外部接続電極として機能する第１接続電極３および第２接続電極４は、半田濡れ性の向上および信頼性の向上のために、金（Ａｕ）で形成するか、または表面に金メッキを施すことが望ましい。
【０３０９】
図７８は、電子機器の平面図であり、第１接続電極、第２接続電極および素子の配置関係ならびに素子の平面視の構成を示す図である。
図７８を参照して、抵抗回路網となっている素子５は、一例として、行方向（基板２の長手方向）に沿って配列された８個の抵抗体Ｒと、列方向（基板２の幅方向）に沿って配列された４４個の抵抗体Ｒとで構成された合計３５２個の抵抗体Ｒを有している。それぞれの抵抗体Ｒは、等しい抵抗値を有している。
【０３１０】
これら多数個の抵抗体Ｒが１個〜６４個の所定個数毎にまとめられて電気的に接続されることによって、複数種類の抵抗単位体（単位抵抗）が形成されている。形成された複数種類の抵抗単位体は、接続用導体膜Ｃを介して所定の態様に接続されている。さらに、基板２の素子形成面２Ａには、抵抗単位体を素子５に対して電気的に組み込んだり、または、素子５から電気的に分離したりするために溶断可能な複数のヒューズ膜Ｆが設けられている。複数のヒューズ膜Ｆおよび接続用導体膜Ｃは、第２接続電極４の内側辺沿いに、配置領域が直線状になるように配列されている。より具体的には、複数のヒューズ膜Ｆおよび接続用導体膜Ｃが直線状に配置されている。
【０３１１】
図７９Ａは、図７８に示す素子の一部分を拡大して描いた平面図である。図７９Ｂは、素子における抵抗体の構成を説明するために描いた図７９ＡのＢ−Ｂに沿う長さ方向の縦断面図である。図７９Ｃは、素子における抵抗体の構成を説明するために描いた図７９ＡのＣ−Ｃに沿う幅方向の縦断面図である。
図７９Ａ、図７９Ｂおよび図７９Ｃを参照して、抵抗体Ｒの構成について説明をする。
【０３１２】
電子機器１は、前述した配線膜２２、保護膜２３および樹脂膜２４の他に、絶縁膜２０と抵抗体膜２１とをさらに備えている（図７９Ｂおよび図７９Ｃ参照）。絶縁膜２０、抵抗体膜２１、配線膜２２、保護膜２３および樹脂膜２４は基板２（素子形成面２Ａ）上に形成されている。
絶縁膜２０は、ＳｉＯ２（酸化シリコン）からなる。絶縁膜２０は、基板２の素子形成面２Ａの全域を覆っている。絶縁膜２０の厚さは、約１００００Åである。
【０３１３】
抵抗体膜２１は、抵抗体Ｒを構成する。抵抗体膜２１は、ＴｉＮまたはＴｉＯＮからなり、絶縁膜２０の表面上に積層されている。抵抗体膜２１の厚さは、約２０００Åである。抵抗体膜２１は、第１接続電極３と第２接続電極４との間をライン状に延びる複数本のライン（以下「抵抗体膜ライン２１Ａ」という）を構成していて、抵抗体膜ライン２１Ａは、ライン方向に所定の位置で切断されている場合がある（図７９Ａ参照）。
【０３１４】
抵抗体膜ライン２１Ａ上には、配線膜２２が積層されている。配線膜２２は、Ａｌ（アルミニウム）またはアルミニウムとＣｕ（銅）との合金（ＡｌＣｕ合金）からなる。配線膜２２の厚さは、約８０００Åである。配線膜２２は、抵抗体膜ライン２１Ａ上に、ライン方向に一定間隔Ｒを開けて積層されている。
この構成の抵抗体膜ライン２１Ａおよび配線膜２２の電気的特徴を回路記号で示すと、図８０の通りである。すなわち、図８０（ａ）に示すように、所定間隔Ｒの領域の抵抗体膜ライン２１Ａ部分が、それぞれ、一定の抵抗値ｒを有する１つの抵抗体Ｒを形成している。
【０３１５】
そして、配線膜２２が積層された領域では、配線膜２２が隣り合う抵抗体Ｒ同士を電気的に接続することによって、当該配線膜２２で抵抗体膜ライン２１Ａが短絡されている。よって、図８０（ｂ）に示す抵抗ｒの抵抗体Ｒの直列接続からなる抵抗回路が形成されている。
また、隣接する抵抗体膜ライン２１Ａ同士は抵抗体膜２１および配線膜２２で接続されているから、図７９Ａに示す素子５の抵抗回路網は、図８０（ｃ）に示す（前述した抵抗体Ｒの単位抵抗からなる）抵抗回路を構成している。
【０３１６】
ここで、基板２上に作り込んだ同形同大の抵抗体膜２１は、ほぼ同値になるという特性に基づき、基板２上にマトリックス状に配列された多数個の抵抗体Ｒは、等しい抵抗値を有している。
また、抵抗体膜ライン２１Ａ上に積層された配線膜２２は、抵抗体Ｒを形成するとともに、複数個の抵抗体Ｒを接続して抵抗単位体を構成するための接続用配線膜の役目も果たしている。
【０３１７】
図８１（ａ）は、図７８に示す電子機器の平面図の一部分を拡大して描いたヒューズ膜を含む領域の部分拡大平面図であり、図８１（ｂ）は、図８１（ａ）のＢ−Ｂに沿う断面構造を示す図である。
図８１（ａ）および（ｂ）に示すように、前述したヒューズ膜Ｆおよび接続用導体膜Ｃも、抵抗体Ｒを形成する抵抗体膜２１上に積層された配線膜２２により形成されている。すなわち、抵抗体Ｒを形成する抵抗体膜ライン２１Ａ上に積層された配線膜２２と同じレイヤーに、配線膜２２と同じ金属材料であるＡｌまたはＡｌＣｕ合金によってヒューズ膜Ｆおよび接続用導体膜Ｃが形成されている。
【０３１８】
つまり、抵抗体膜２１上に積層された同一レイヤーにおいて、抵抗体Ｒを形成するための配線膜や、ヒューズ膜Ｆや、接続用導体膜Ｃや、さらには、素子５を第１接続電極３および第２接続電極４に接続するための配線膜が、配線膜２２として、同一の金属材料（ＡｌまたはＡｌＣｕ合金）を用いて、同じ製造プロセス（後述するスパッタリングおよびフォトリソグラフィプロセス）によって形成されている。
【０３１９】
なお、ヒューズ膜Ｆは、配線膜２２の一部だけでなく、抵抗体Ｒ（抵抗体膜２１）の一部と抵抗体膜２１上の配線膜２２の一部とのまとまり（ヒューズ素子）を指していてもよい。
また、ヒューズ膜Ｆは、接続用導体膜Ｃと同一のレイヤーを用いる場合のみを説明したが、接続用導体膜Ｃ部分は、その上に更に別の導体膜を積層するようにし、導体膜の抵抗値を下げるようにしてもよい。なお、この場合であっても、ヒューズ膜Ｆの上に導体膜を積層しなければ、ヒューズ膜Ｆの溶断性が悪くなることはない。
【０３２０】
図８２は、第６発明の実施形態に係る素子の電気回路図である。
図８２を参照して、素子５は、基準抵抗単位体Ｒ８と、抵抗単位体Ｒ６４、２つの抵抗単位体Ｒ３２、抵抗単位体Ｒ１６、抵抗単位体Ｒ８、抵抗単位体Ｒ４、抵抗単位体Ｒ２、抵抗単位体Ｒ１、抵抗単位体Ｒ／２、抵抗単位体Ｒ／４、抵抗単位体Ｒ／８、抵抗単位体Ｒ／１６、抵抗単位体Ｒ／３２とを第１接続電極３からこの順番で直列接続することによって構成されている。基準抵抗単位体Ｒ８および抵抗単位体Ｒ６４〜Ｒ２のそれぞれは、自身の末尾の数（Ｒ６４の場合には「６４」）と同数の抵抗体Ｒを直列接続することで構成されている。抵抗単位体Ｒ１は、１つの抵抗体Ｒで構成されている。抵抗単位体Ｒ／２〜Ｒ／３２のそれぞれは、自身の末尾の数（Ｒ／３２の場合には「３２」）と同数の抵抗体Ｒを並列接続することで構成されている。抵抗単位体の末尾の数の意味については、後述する図８３および図８４においても同じである。
【０３２１】
そして、基準抵抗単位体Ｒ８以外の抵抗単位体Ｒ６４〜抵抗単位体Ｒ／３２のそれぞれに対して、ヒューズ膜Ｆが１つずつ並列的に接続されている。ヒューズ膜Ｆ同士は、直接または接続用導体膜Ｃ（図８１（ａ）参照）を介して直列に接続されている。
図８２に示すように全てのヒューズ膜Ｆが溶断されていない状態では、素子５は、第１接続電極３および第２接続電極４間に設けられた８個の抵抗体Ｒの直列接続からなる基準抵抗単位体Ｒ８（抵抗値８ｒ）の抵抗回路を構成している。たとえば、１個の抵抗体Ｒの抵抗値ｒをｒ＝８０Ωとすれば、８ｒ＝６４Ωの抵抗回路により第１接続電極３および第２接続電極４が接続されたチップ抵抗器（電子機器１）が構成されている。
【０３２２】
また、全てのヒューズ膜Ｆが溶断されていない状態では、基準抵抗単位体Ｒ８以外の複数種類の抵抗単位体は、短絡された状態となっている。つまり、基準抵抗単位体Ｒ８には、１２種類１３個の抵抗単位体Ｒ６４〜Ｒ／３２が直列に接続されているが、各抵抗単位体は、それぞれ並列に接続されたヒューズ膜Ｆにより短絡されているので、電気的に見ると、各抵抗単位体は素子５に組み込まれてはいない。
【０３２３】
この実施形態に係る電子機器１では、要求される抵抗値に応じて、ヒューズ膜Ｆを選択的に、たとえばレーザ光で溶断する。それにより、並列的に接続されたヒューズ膜Ｆが溶断された抵抗単位体は、素子５に組み込まれることになる。よって、素子５の全体の抵抗値を、溶断されたヒューズ膜Ｆに対応する抵抗単位体が直列に接続されて組み込まれた抵抗値とすることができる。
【０３２４】
特に、複数種類の抵抗単位体は、等しい抵抗値を有する抵抗体Ｒが、直列に１個、２個、４個、８個、１６個、３２個…と、等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の直列抵抗単位体ならびに等しい抵抗値の抵抗体Ｒが並列に２個、４個、８個、１６個…と、等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の並列抵抗単位体を備えている。そのため、ヒューズ膜Ｆ（前述したヒューズ素子も含む）を選択的に溶断することにより、素子５（抵抗５６）全体の抵抗値を、細かく、かつデジタル的に、任意の抵抗値となるように調整して、電子機器１において所望の値の抵抗を発生させることができる。
【０３２５】
図８３は、第６発明の他の実施形態に係る素子の電気回路図である。
前述したように基準抵抗単位体Ｒ８および抵抗単位体Ｒ６４〜抵抗単位体Ｒ／３２を直列接続して素子５を構成する代わりに、図８３に示すように素子５を構成してもかまわない。詳しくは、第１接続電極３および第２接続電極４の間で、基準抵抗単位体Ｒ／１６と、１２種類の抵抗単位体Ｒ／１６、Ｒ／８、Ｒ／４、Ｒ／２、Ｒ１、Ｒ２、Ｒ４、Ｒ８、Ｒ１６、Ｒ３２、Ｒ６４、Ｒ１２８の並列接続回路との直列接続回路によって素子５を構成してもよい。
【０３２６】
この場合、基準抵抗単位体Ｒ／１６以外の１２種類の抵抗単位体には、それぞれ、ヒューズ膜Ｆが直列に接続されている。全てのヒューズ膜Ｆが溶断されていない状態では、各抵抗単位体は素子５に対して電気的に組み込まれている。要求される抵抗値に応じて、ヒューズ膜Ｆを選択的に、たとえばレーザー光で溶断すれば、溶断されたヒューズ膜Ｆに対応する抵抗単位体（ヒューズ膜Ｆが直列に接続された抵抗単位体）は、素子５から電気的に分離されるので、電子機器１全体の抵抗値を調整することができる。
【０３２７】
図８４は、第６発明のさらに他の実施形態に係る素子の電気回路図である。
図８４に示す素子５の特徴は、複数種類の抵抗単位体の直列接続と、複数種類の抵抗単位体の並列接続とが直列に接続された回路構成となっていることである。直列接続される複数種類の抵抗単位体には、先の実施形態と同様、抵抗単位体毎に、並列にヒューズ膜Ｆが接続されていて、直列接続された複数種類の抵抗単位体は、全てヒューズ膜Ｆで短絡状態とされている。従って、ヒューズ膜Ｆを溶断すると、その溶断されるヒューズ膜Ｆで短絡されていた抵抗単位体が、素子５に電気的に組み込まれることになる。
【０３２８】
一方、並列接続された複数種類の抵抗単位体には、それぞれ、直列にヒューズ膜Ｆが接続されている。従って、ヒューズ膜Ｆを溶断することにより、溶断されたヒューズ膜Ｆが直列に接続されている抵抗単位体を、抵抗単位体の並列接続から電気的に切り離すことができる。
かかる構成とすれば、たとえば、１ｋΩ以下の小抵抗は並列接続側で作り、１ｋΩ以上の抵抗回路を直列接続側で作れば、数Ωの小抵抗から数ＭΩの大抵抗までの広範な範囲の抵抗回路を、等しい基本設計で構成した抵抗の回路網を用いて作ることができる。
【０３２９】
図８５は、電子機器の模式的な断面図である。
次に、図８５を参照して、電子機器１についてさらに詳しく説明する。なお、説明の便宜上、図８５では、前述した素子５については簡略化して示しているとともに、基板２以外の各要素にはハッチングを付している。
ここでは、前述した保護膜２３および樹脂膜２４について説明する。
【０３３０】
保護膜２３は、たとえばＳｉＮ（窒化シリコン）からなり、その厚さは、約３０００Åである。保護膜２３は、素子形成面２Ａの全域に亘って設けられて抵抗体膜２１および抵抗体膜２１上の各配線膜２２（つまり、素子５）を表面（図８５の上側）から被覆する（つまり、素子５おける各抵抗体Ｒの上面を覆う）素子被覆部２３Ａと、基板２の４つの側面２Ｃ〜２Ｆ（図７７（ａ）参照）のそれぞれの全域を被覆する側面被覆部２３Ｂとを一体的に有している。素子被覆部２３Ａと側面被覆部２３Ｂとは、実際には、ほぼ同じ厚さであり、互いに連続している。そのため、保護膜２３全体は、抵抗体Ｒの上面および基板２の側面２Ｃ〜２Ｆを略同じ厚さで連続して覆っている。
【０３３１】
素子被覆部２３Ａによって、抵抗体Ｒ間における配線膜２２以外での短絡（隣り合う抵抗体膜ライン２１Ａ間における短絡）が防止されている。
側面被覆部２３Ｂは、側面２Ｃ〜２Ｆのそれぞれの全域だけでなく、絶縁膜２０において側面２Ｃ〜２Ｆに露出されている部分も被覆している。側面被覆部２３Ｂは、側面２Ｃでは、凹部１０が形成された部分を含んだ全域を被覆している（図７７（ａ）参照）。側面被覆部２３Ｂによって、各側面２Ｃ〜２Ｆにおける短絡（当該側面において短絡経路が発生すること）が防止されている。
【０３３２】
図７７（ａ）を参照して、保護膜２３は、基板２の素子形成面２Ａと、４つの側面２Ｃ〜２Ｆとを連続して被覆しているので、基板２のコーナー部１１および１２に沿ったラウンド形状のコーナー部２６を有している。この場合、素子５および配線膜２２を、保護膜２３によって保護できるとともに、保護膜２３のコーナー部２６におけるチッピングの発生を防止できる。
【０３３３】
図８５に戻り、樹脂膜２４は、保護膜２３とともに電子機器１を保護するものであり、ポリイミド等の樹脂からなる。樹脂膜２４の厚みは、約５μｍである。樹脂膜２４は、素子被覆部２３Ａの表面（保護膜２３の上面）を全域に亘って被覆しているとともに、基板２の４つの側面２Ｃ〜２Ｆ上の側面被覆部２３Ｂにおいて素子形成面２Ａ側の端部（図８５における上端部）を被覆している。つまり、樹脂膜２４は、４つの側面２Ｃ〜２Ｆ上の側面被覆部２３Ｂにおいて素子形成面２Ａとは反対側（図８５における下側）の部分を少なくとも露出させている。
【０３３４】
このような樹脂膜２４では、平面視で４つの側面２Ｃ〜２Ｆと一致する部分が、これらの側面上の側面被覆部２３Ｂよりも側方（外側）に張り出した円弧状の張出部２４Ａとなっている。つまり、樹脂膜２４（張出部２４Ａ）は、側面２Ｃ〜２Ｆで側面被覆部２３Ｂ（保護膜２３）よりもはみ出している。このような樹脂膜２４は、円弧状の張出部２４Ａにおいて側方に向かって凸のラウンド形状の側面２４Ｂを有している。張出部２４Ａは、素子形成面２Ａと側面２Ｃ〜２Ｆのそれぞれとの境界をなすコーナー部２７を覆っている。そのため、電子機器１が周囲のものに接触する際、張出部２４Ａが周囲のものに最初に接触して、接触による衝撃を緩和するので、衝撃が素子５等にまで及ぶことや前述したコーナー部２７でのチッピングを防止できる。特に、張出部２４Ａは、ラウンド形状の側面２４Ｂを有しているから、接触による衝撃を滑らかに緩和することができる。
【０３３５】
なお、樹脂膜２４が側面被覆部２３Ｂをまったく被覆していない構成（側面被覆部２３Ｂの全部を露出させた構成）もあり得る。
樹脂膜２４において、平面視で離れた２つの位置に開口２５が１つずつ形成されている。各開口２５は、樹脂膜２４および保護膜２３（素子被覆部２３Ａ）を、それぞれの厚さ方向において連続して貫通する貫通孔である。そのため、開口２５は、樹脂膜２４だけでなく保護膜２３にも形成されている。各開口２５からは、配線膜２２の一部が露出されている。配線膜２２において各開口２５から露出された部分は、外部接続用のパッド領域２２Ａとなっている。
【０３３６】
２つの開口２５のうち、一方の開口２５は、第１接続電極３によって埋め尽くされ、他方の開口２５は、第２接続電極４によって埋め尽くされている。そして、第１接続電極３および第２接続電極４のそれぞれの一部は、樹脂膜２４の表面において開口２５からはみ出している。第１接続電極３は、当該一方の開口２５を介して、この開口２５におけるパッド領域２２Ａにおいて配線膜２２に対して電気的に接続されている。第２接続電極４は、当該他方の開口２５を介して、この開口２５におけるパッド領域２２Ａにおいて配線膜２２に対して電気的に接続されている。これにより、第１接続電極３および第２接続電極４のそれぞれは、素子５に対して電気的に接続されている。ここで、配線膜２２は、抵抗体Ｒのまとまり（抵抗５６）、第１接続電極３および第２接続電極４のそれぞれに接続された配線を形成している。
【０３３７】
このように、開口２５が形成された樹脂膜２４および保護膜２３は、開口２５から第１接続電極３および第２接続電極４を露出させるように形成されている。そのため、樹脂膜２４の表面において開口２５からはみ出した第１接続電極３および第２接続電極４を介して、電子機器１と回路基板９との間における電気的接続を達成することができる（図７７（ｂ）参照）。
【０３３８】
図８６Ａ〜図８６Ｆは、図８５に示す電子機器の製造方法を示す図解的な断面図である。
まず、図８６Ａに示すように、Ｓｉからなるウエハ３０を用意する。ウエハ３０は、基板２の元となる。そのため、ウエハ３０の表面３０Ａは、基板２の素子形成面２Ａであり、ウエハ３０の裏面３０Ｂは、基板２の裏面２Ｂである。
【０３３９】
そして、ウエハ３０の表面３０Ａに、ＳｉＯ２等からなる絶縁膜２０を形成し、絶縁膜２０上に素子５（抵抗体Ｒおよび配線膜２２）を形成する。具体的には、スパッタリングにより、まず、絶縁膜２０の上にＴｉＮまたはＴｉＯＮの抵抗体膜２１を全面に形成し、さらに、抵抗体膜２１の上にアルミニウム（Ａｌ）の配線膜２２を積層する。その後、フォトリソグラフィプロセスを用い、たとえばドライエッチングにより抵抗体膜２１および配線膜２２を選択的に除去し、図７９Ａに示すように、平面視で、抵抗体膜２１が積層された一定幅の抵抗体膜ライン２１Ａが一定間隔をあけて列方向に配列される構成を得る。このとき、部分的に抵抗体膜ライン２１Ａおよび配線膜２２が切断された領域も形成される。続いて、抵抗体膜ライン２１Ａの上に積層された配線膜２２を選択的に除去する。この結果、抵抗体膜ライン２１Ａ上に一定間隔Ｒをあけて配線膜２２が積層された構成の素子５が得られる。
【０３４０】
図８６Ａを参照して、素子５は、１枚のウエハ３０に形成する電子機器１の数に応じて、ウエハ３０の表面３０Ａ上における多数の箇所に形成される。
次いで、図８６Ｂに示すように、絶縁膜２０上の素子５を全て覆うように、ウエハ３０の表面３０Ａの全域に亘ってレジストパターン４１を形成する。レジストパターン４１には、開口４２が形成されている。
【０３４１】
図８７は、図８６Ｂの工程において溝を形成するために用いられるレジストパターンの一部の模式的な平面図である。レジストパターン４１の開口４２は、多数の電子機器１を行列状（格子状でもある）に配置した場合において平面視で隣り合う電子機器１の輪郭の間の領域（図８７においてハッチングを付した部分）に一致している。そのため、開口４２の全体形状は、互いに直交する直線部分４２Ａおよび４２Ｂを複数有する格子状になっている。また、直線部分４２Ａおよび４２Ｂのいずれか（ここでは、直線部分４２Ａ）には、電子機器１の凹部１０（図７７（ａ）参照）に応じて、直線部分４２Ａから直交して突出する突出部分４２Ｃが連続して設けられている。
【０３４２】
ここで、電子機器１では、コーナー部１１，１２がラウンド形状になっている（図７７（ａ）参照）。これに応じて、開口４２において互いに直交する直線部分４２Ａおよび４２Ｂは、互いに湾曲しながらつながっている。また、互いに直交する直線部分４２Ａおよび突出部分４２Ｃも、互いに湾曲しながらつながっている。そのため、直線部分４２Ａおよび４２Ｂの交差部分４３Ａならびに直線部分４２Ａおよび突出部分４２Ｃの交差部分４３Ｂは、角の丸いラウンド形状となっている。また、突出部分４２Ｃにおいて交差部分４３Ｂ以外の部分における角も丸くなっている。
【０３４３】
図８６Ｂを参照して、レジストパターン４１をマスクとするプラズマエッチングにより、絶縁膜２０およびウエハ３０のそれぞれを選択的に除去する。これにより、平面視においてレジストパターン４１の開口４２と一致する位置には、絶縁膜２０を貫通してウエハ３０の厚さ途中まで到達する溝４４が形成される。溝４４は、互いに対向する側面４４Ａと、対向する側面４４Ａの下端（ウエハ３０の裏面３０Ｂ側の端）とを結ぶ底面４４Ｂとを有している。ウエハ３０の表面３０Ａを基準とした溝４４の深さは約１００μｍであり、溝４４の幅（対向する側面４４Ａの間隔）は約２０μｍである。
【０３４４】
図８８（ａ）は、図８６Ｂの工程において溝が形成された後のウエハの模式的な平面図であり、図８８（ｂ）は、図８８（ａ）における一部の拡大図である。
図８８（ｂ）を参照して、溝４４の全体形状は、平面視でレジストパターン４１の開口４２（図８７参照）と一致する格子状になっている。そして、ウエハ３０の表面３０Ａでは、各素子５が形成された領域のまわりを溝４４における矩形枠体部分が取り囲んでいる。ウエハ３０において素子５が形成された部分は、電子機器１の半製品５０である。ウエハ３０の表面３０Ａでは、溝４４に取り囲まれた領域に半製品５０が１つずつ位置していて、これらの半製品５０は、行列状に整列配置されている。
【０３４５】
また、溝４４は、レジストパターン４１の開口４２における突出部分４２Ｃ（図８７参照）に対応する部分において、半製品５０の一辺Ａの途中部分に食い込むように形成されており、これによって、半製品５０には、前述した凹部１０（図７７（ａ）参照）が形成されている。そして、レジストパターン４１の開口４２においてラウンド形状となった交差部分４３Ａおよび４３Ｂ（図８７参照）に応じて、平面視おける半製品５０のコーナー部６０（電子機器１のコーナー部１１，１２となる）は、ラウンド形状に整形されている。なお、このラウンド形状は、プラズマエッチを用いることにより形成されたものであるが、プラズマエッチの代わりにシリコンエッチ（薬液を用いた通常のエッチング）を用いても構わない。
【０３４６】
このようにウエハ３０をエッチングすることによって、半製品５０（換言すれば、最終的な電子機器１）の外形を任意に設定でき、この実施形態のように、コーナー部６０（コーナー部１１，１２）がラウンド形状であって一辺Ａに凹部１０を有する非対称の矩形にすることができる（図７７（ａ）も参照）。この場合、標印工程（チップ方向を示すマーク等をレーザ等でマーキングする工程）なしでもチップ方向を認識できる電子機器１を製造することができる。
【０３４７】
溝４４が形成された後、レジストパターン４１を除去し、図８６Ｃに示すように、素子５の表面に、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法によって、ＳｉＮからなる保護膜（ＳｉＮ膜）４５を形成する。ＳｉＮ膜４５は、約３０００Åの厚さを有している。ＳｉＮ膜４５は、素子５の表面全域だけでなく、溝４４の内面（側面４４Ａおよび底面４４Ｂ）も覆うように形成される。なお、ＳｉＮ膜４５は、側面４４Ａおよび底面４４Ｂ上に略一定の厚さに形成された薄膜であるので、溝４４を埋め尽くしていない。また、ＳｉＮ膜４５は、溝４４において、側面４４Ａの全域に形成されればよいので、底面４４Ｂに形成されなくてもよい。
【０３４８】
次いで、図８６Ｄに示すように、ポリイミドからなる感光性樹脂のシート４６を、ウエハ３０に対して、溝４４以外におけるＳｉＮ膜４５の上から貼着する。図８９（ａ）および（ｂ）は、図８６Ｄの工程においてポリイミドのシートをウエハに貼り付ける状態を示す図解的な斜視図である。
具体的には、図８９（ａ）に示すように、ウエハ３０（厳密にはウエハ３０上のＳｉＮ膜４５）に対して表面３０Ａ側からポリイミドのシート４６を被せた後に、図８９（ｂ）に示すように回転するローラ４７によってシート４６をウエハ３０に押し付ける。
【０３４９】
図８６Ｄに示すように、シート４６を溝４４以外におけるＳｉＮ膜４５の表面全域に貼り付けたとき、シート４６の一部が溝４４側に僅かに入り込んでいるものの、溝４４の側面４４Ａ上のＳｉＮ膜４５における素子５側（表面３０Ａ側）の一部を覆っているだけで、シート４６は、溝４４の底面４４Ｂまで届いていない。そのため、シート４６と溝４４の底面４４Ｂとの間の溝４４内には、溝４４とほぼ同じ大きさの空間Ｓが形成されている。このときのシート４６の厚さは、１０μｍ〜３０μｍである。
【０３５０】
次いで、シート４６に熱処理を施す。これにより、シート４６の厚みは、約５μｍまで熱収縮する。
次いで、図８６Ｅに示すように、シート４６をパターニングし、シート４６において平面視で溝４４および配線膜２２の各パッド領域２２Ａと一致する部分を選択的に除去する。具体的には、平面視で溝４４および各パッド領域２２Ａに整合（一致）するパターンの開口６１が形成されたマスク６２を用いて、シート４６を、当該パターンで露光して現像する。これにより、溝４４および各パッド領域２２Ａの上方でシート４６が分離されるととともに、シート４６において分離された縁部分が溝４４側へ少し垂れつつ溝４４の側面４４Ａ上のＳｉＮ膜４５に重なるので、当該縁部分に、前述した（ラウンド形状の側面２４Ｂを有する）張出部２４Ａが自然に形成される。
【０３５１】
次いで、このように分離されたシート４６をマスクとするエッチングによって、ＳｉＮ膜４５において平面視で各パッド領域２２Ａに一致する部分を除去する。これにより、開口２５が形成される。ここでは、ＳｉＮ膜４５が、各パッド領域２２Ａを露出させるように形成されたことになる。
次いで、無電解めっきによって、Ｎｉ、ＰｄおよびＡｕを積層することで構成されたＮｉ／Ｐｄ／Ａｕ積層膜を各開口２５におけるパッド領域２２Ａ上に形成する。このとき、Ｎｉ／Ｐｄ／Ａｕ積層膜を開口２５からシート４６の表面まではみ出るようにする。これにより、各開口２５内のＮｉ／Ｐｄ／Ａｕ積層膜が、図８６Ｆに示す第１接続電極３および第２接続電極４となる。
【０３５２】
次いで、第１接続電極３および第２接続電極４間での通電検査が行われた後に、ウエハ３０が裏面３０Ｂから研削される。ここで、ウエハ３０において溝４４の側面４４Ａをなす部分の全域がＳｉＮ膜４５によって被覆されているため、ウエハ３０の研削中に、当該部分に微小クラック等が発生することを防止するとともに、仮に微小クラックが発生しても当該微小クラックをＳｉＮ膜４５で埋めることによって当該微小クラックの拡大を抑制できる。
【０３５３】
そして、研削によって、溝４４の底面４４Ｂ（厳密には、底面４４Ｂ上のＳｉＮ膜４５）に達するまでウエハ３０が薄型化されると、隣り合う半製品５０を連結するものがなくなるので、溝４４を境界としてウエハ３０が分割され、半製品５０が電子機器１となって個別に分離する。これにより、電子機器１（図８５参照）が完成する。各電子機器１では、溝４４の側面４４Ａをなしていた部分が、基板２の側面２Ｃ〜２Ｆのいずれかとなる。そして、ＳｉＮ膜４５が保護膜２３となる。また、分離したシート４６が樹脂膜２４となる。
【０３５４】
電子機器１のチップサイズが小さくても、このように先に溝４４を形成しておいてからウエハ３０を裏面３０Ｂから研削することによって、電子機器１を個片にすることができる。そのため、従来のようにダイシングソーでウエハ３０をダイシングすることで電子機器１を個片にする場合と比べて、ダイシング工程省略によって、コスト低減や時間短縮を図り、歩留まり向上を達成できる。
【０３５５】
以上によれば、電子機器１を製造する際、表面３０Ａ（素子形成面２Ａ）に複数の素子５が形成されたウエハ３０において、電子機器１を１つずつ分割するための溝４４を、表面３０Ａにおける素子５の境界に形成すると、溝４４の側面４４Ａが、分割後の各電子機器１の側面２Ｃ〜２Ｆとなる。
電子機器１への分割に先立って、溝４４の側面４４Ａおよびウエハ３０の表面３０ＡにＳｉＮ膜４５（保護膜２３）を形成する。ここで、図８６Ｃに示すように、ＣＶＤ法によって抵抗体Ｒの上面および溝４４の内面（側面４４Ａおよび底面４４Ｂ）に、略同じ厚さのＣＶＤの保護膜（ＣＶＤ保護膜）２３を連続して形成している。この場合、ＣＶＤ保護膜２３（ＳｉＮ膜４５）の形成は、ＣＶＤの過程において減圧環境で行われることから、ＣＶＤ保護膜２３は、側面被覆部２３Ｂとして、基板２の側面２Ｃ〜２Ｆ（溝４４の側面４４Ａ）全域に付着することができる。そのため、電子機器１の製造時に、溝４４の側面４４Ａに均一に保護膜２３を形成することができる。
【０３５６】
そして、保護膜２３の形成後に、図８６Ｄに示すように、素子形成面２ＡのＳｉＮ膜４５（保護膜２３の素子被覆部２３Ａになる部分）を覆うシート４６によって樹脂膜２４を形成する。樹脂膜２４は、溝４４の側面４４ＡのＳｉＮ膜４５（保護膜２３の側面被覆部２３Ｂになる部分）において素子形成面２Ａとは反対側（溝４４の底面４４Ｂ側）を少なくとも露出させるので、樹脂膜２４の形成時（電子機器１の製造時）に溝４４が樹脂膜２４によって底面４４Ｂ側から埋まってしまうことを防止できる。
【０３５７】
具体的には、保護膜２３の上からシート４６を貼着することで、樹脂膜２４を形成する。この場合、シート４６によって溝４４が底面４４Ｂ側から埋まることはない。そのため、図８６Ｆに示すように基板２を溝４４の底面４４Ｂに達するまで薄型化すれば、基板２を溝４４において個々の電子機器１に分割することができる。
以上、第６発明の実施形態について説明したが、第６発明はさらに他の形態で実施することもできる。
【０３５８】
たとえば、ウエハ３０を個別の電子機器１に分割する際、ウエハ３０を裏面３０Ｂ側から溝４４の底面４４Ｂまで研削している（図８６Ｆ参照）。これに代え、ＳｉＮ膜４５において底面４４Ｂを被覆している部分と、ウエハ３０において平面視で溝４４と一致する部分とを選択的に裏面３０Ｂからエッチングして除去することで、ウエハ３０を個別の電子機器１に分割してもよい。
【０３５９】
図９０（ａ）は、電子機器の平面図であり、図９０（ｂ）は、第１の変形例に係る電子機器の平面図であり、図９０（ｃ）は、第２の変形例に係る電子機器の平面図である。なお、図９０（ａ）〜１４（ｃ）のそれぞれでは、説明の便宜上、素子５や保護膜２３や樹脂膜２４の図示を省略している。
また、前述した凹部１０は、図９０（ａ）に示すように電子機器１の一辺Ａにおいて、その一辺Ａの中点Ｐからずれた位置に設けられている。凹部１０が中点Ｐからずれている場合、一辺Ａの延びる方向において、凹部１０の中心１０Ａと中点Ｐとが一致していない。この構成によれば、当該一辺Ａと、この一辺Ａとは反対側の一辺Ｂとを結ぶ方向（長手方向）における凹部１０側だけでなく、当該一辺Ａの延びる方向（短手方向）における凹部１０側も、前述したチップ方向とすることができる。たとえば、素子形成面２Ａ側から見た平面視において電子機器１の短手方向と前後方向（図９０における上下方向）とを一致させるとともに電子機器１の長手方向と左右方向とを一致させ、このとき凹部１０が左前寄り（図９０における左上寄り）に位置しているときに電子機器１を回路基板９に正しく実装できるようにしておく。そうすれば、実装の際に、平面視で凹部１０が左前寄り（電子機器１を基板２の裏面２Ｂから見た場合は右前寄り）に位置するように電子機器１の向きを合わせなければならないことを、電子機器１の外観から把握できる。つまり、長手方向および短手方向の両方の方向における電子機器１の向きを合わせなければならないことを、電子機器１の外観から把握できる。
【０３６０】
もちろん、図９０（ｂ）に示すように、凹部１０を一辺Ａにおいて中点Ｐと一致する位置（凹部１０の中心１０Ａと中点Ｐとが短手方向で一致する位置）に設けてもよい。また、凹部１０の代わりに、図９０（ｃ）に示すように外方へ突出する凸部５１を設けてもよい。凸部５１は、平面視で矩形状であってもよいし、Ｕ字形状（Ｕ字に膨出する形状）や三角形状であってもよい。もちろん、側面２Ｃにおいて、凸部５１におけるコーナー部（凸部５１の先端側および根元側を含む平面視における４つの角の部分）５２も、他のコーナー部１１と同様に、面取りされたラウンド形状となっている。ここで、前述した側面被覆部２３Ｂ（図７７（ａ）参照）は、凹部１０の場合と同様に、側面２Ｃにおいて、凸部５１が形成された部分を含んだ全域を被覆している。また、凹部１０の深さや凸部５１の高さ（突出量）は、２０μｍ以下（第１接続電極３や第２接続電極４の幅の約５分の１以下）であることが好ましい。そして、コーナー部１１やコーナー部１２やコーナー部５２のそれぞれにおける面取り量は、一辺の距離が約２０μｍ以下であることが好ましい。
【０３６１】
図９１（ａ）は、電子機器における他の実施形態にかかる素子の回路構成を示す図であり、図９１（ｂ）は、電子機器におけるさらに他の実施形態にかかる素子の回路構成を示す図である。
前述した実施形態では、電子機器１をチップ抵抗器としたので、第１接続電極３および第２接続電極４間の素子５は、抵抗５６であったが、図９１（ａ）に示すダイオード５５であってもよいし、図９１（ｂ）に示すようにダイオード５５と抵抗５６とを直列接続したものであってもよい。電子機器１は、ダイオード５５を有することによってチップダイオードとなり、第１接続電極３および第２接続電極４には極性が存在するのだが、前述したチップ方向が極性に対応する方向となっている。これにより、チップ方向によって第１接続電極３および第２接続電極４の極性を示すことができるので、電子機器１の外観によって当該極性を把握できる。つまり、チップ方向におけるどちら側（つまり、第１接続電極３および第２接続電極４のどちら）が、正負のいずれの極側であるのかがわかる。そのため、前述した凹部１０や凸部５１（図９０参照）が設けられた側が、対応する極側にくるように、電子機器１を回路基板９（図７７（ｂ）参照）に正しく実装できるようにすることができる。
【０３６２】
もちろん、第６発明は、素子５においてダイオード５５の代わりにコンデンサーが用いられたチップコンデンサーや、チップインダクター等、様々な素子がチップサイズの基板２に作り込まれた素子デバイスに適用可能である。
＜第７発明＞
（１）第７発明の特徴
たとえば、第７発明の特徴は、以下のＦ１〜Ｆ１０である。
（Ｆ１）素子形成面および側面を有する基板と、前記基板の前記素子形成面に形成された抵抗体と、前記抵抗体の上面および前記基板の側面を略同じ厚さで連続して覆う保護膜とを含む、電子機器。
【０３６３】
この構成によれば、電子機器を製造する際、素子形成面に複数の抵抗体が形成されたウエハにおいて、電子機器を１つずつ分割するための溝を、素子形成面において抵抗体が形成された領域の境界に形成すると、溝の側面が、分割後の各電子機器における基板の側面となる。そして、たとえばＣＶＤ法によって抵抗体の上面および溝の内面（側面および底面）に、略同じ厚さの保護膜を連続して形成すれば、この保護膜は、側面被覆部として、基板の側面全域に付着することができる。そのため、電子機器の製造時に、溝の側面に均一に保護膜を形成することができる。
（Ｆ２）複数の前記抵抗体が前記基板の素子形成面に形成されており、前記複数の抵抗体を電気的に接続する配線膜をさらに含み、前記保護膜が前記配線膜をさらに被覆するように形成されている、Ｆ１に記載の電子機器。
【０３６４】
この構成によれば、配線膜が保護膜によって被覆されているので、抵抗体間における配線膜以外での短絡を防止できる。
（Ｆ３）感光性樹脂シートからなり、前記保護膜を覆う樹脂膜をさらに含む、Ｆ２に記載の電子機器。
（Ｆ４）前記樹脂膜および保護膜を貫通する貫通孔を介して前記配線膜に接続される外部接続電極をさらに含む、Ｆ３に記載の電子機器。
（Ｆ５）前記樹脂膜および保護膜が、前記外部接続電極を露出させるように形成されている、Ｆ４に記載の電子機器。
【０３６５】
この構成によれば、外部接続電極を介して、電子機器と、電子機器が実装される配線基板との間における電気的接続を達成することができる。
（Ｆ６）前記抵抗体は、単位抵抗からなる抵抗回路を形成している、Ｆ１〜Ｆ５のいずれか一項に記載の電子機器。
（Ｆ７）前記基板の側面のコーナー部が、ラウンド形状になっている、Ｆ１〜Ｆ６のいずれか一項に記載の電子機器。
【０３６６】
この構成によれば、コーナー部におけるチッピング（欠け）の発生を防止できる。
（Ｆ８）基板の素子形成面に抵抗体を形成する抵抗体形成工程と、前記抵抗体が形成された領域のまわりに溝を形成する工程と、前記抵抗体の表面および前記溝の内面を覆う保護膜をＣＶＤ法によって形成する工程と、前記基板を、前記素子形成面とは反対側の面から、前記溝の底面に達するまで薄型化することにより、前記溝において前記基板を分割する工程とを含む、電子機器の製造方法。
【０３６７】
この方法によれば、ＣＶＤ法によって溝の内面（側面および底面）に保護膜を形成することによって、この保護膜は、側面被覆部として、基板の側面全域に付着することができる。そのため、電子機器の製造時に、溝の側面に均一に保護膜を形成することができる。
（Ｆ９）前記基板の素子形成面に抵抗体を電気的に接続するための配線膜を形成する工程をさらに含み、前記保護膜が前記配線膜をさらに覆うように形成される、Ｆ８に記載の電子機器の製造方法。
【０３６８】
この場合、完成した電子機器では、配線膜が保護膜によって被覆されているので、抵抗体間における配線膜以外での短絡を防止できる。
（Ｆ１０）前記保護膜が前記配線膜の外部接続用パッド領域を露出させるように形成される、Ｆ９に記載の電子機器の製造方法。
この場合、外部接続用パッド領域に接続された外部接続電極を介して、電子機器と、電子機器が実装される配線基板との間における電気的接続を達成することができる。
（２）第７発明の実施形態
以下では、第７発明の実施の形態を、添付図面を参照して詳細に説明する。なお、図９２〜図１０６で示した符号は、これらの図面でのみ有効であり、他の実施形態に使用されていても、当該他の実施形態の符号と同じ要素を示すものではない。
【０３６９】
図９２（ａ）は、第７発明の一実施形態に係る電子機器の構成を説明するための模式的な斜視図であり、図９２（ｂ）は、電子機器が回路基板に実装された状態を示す模式的な側面図である。
この電子機器１は、微小なチップ部品であり、図９２（ａ）に示すように、直方体形状をなしている。電子機器１の寸法に関し、長辺方向の長さＬが約０．３ｍｍであり、短辺方向の幅Ｗが約０．１５ｍｍであり、厚さＴが約０．１ｍｍである。
【０３７０】
この電子機器１は、ウエハ上に多数個の電子機器１を格子状に形成してからウエハを切断して個々の電子機器１に分離することによって得られる。
電子機器１は、基板２と、外部接続電極となる第１接続電極３および第２接続電極４と、素子５とを主に備えている。これらの第１接続電極３、第２接続電極４および素子５は、半導体製造プロセスを用いて基板２上に形成されたものである。したがって、基板２としては、シリコン基板（シリコンウエハ）等の半導体基板（半導体ウエハ）を用いることができる。なお、基板２は、絶縁基板等の他の種類の基板であってもよい。
【０３７１】
基板２は、略直方体のチップ形状である。基板２において、図９２（ａ）における上面は、素子形成面２Ａである。素子形成面２Ａは、基板２の表面であり、略長方形状である。基板２の厚さ方向において素子形成面２Ａとは反対側の面は、裏面２Ｂである。素子形成面２Ａと裏面２Ｂとは、ほぼ同形状である。また、基板２は、素子形成面２Ａおよび裏面２Ｂ以外に、これらの面と直交して延びる側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆを有している。
【０３７２】
側面２Ｃは、素子形成面２Ａおよび裏面２Ｂにおける長手方向一端縁（図９２（ａ）における左手前側の端縁）の間に架設されていて、側面２Ｄは、素子形成面２Ａおよび裏面２Ｂにおける長手方向他端縁（図９２（ａ）における右奥側の端縁）の間に架設されている。側面２Ｃおよび側面２Ｄは、当該長手方向における基板２の両端面である。側面２Ｅは、素子形成面２Ａおよび裏面２Ｂにおける短手方向一端縁（図９２（ａ）における左奥側の端縁）の間に架設されていて、側面２Ｆは、素子形成面２Ａおよび裏面２Ｂにおける短手方向他端縁（図９２（ａ）における右手前側の端縁）の間に架設されている。側面２Ｅおよび側面２Ｆは、当該短手方向における基板２の両端面である。
【０３７３】
基板２では、素子形成面２Ａ、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆが保護膜２３で覆われている。そのため、厳密には、図９２（ａ）では、素子形成面２Ａ、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆは、保護膜２３の内側（裏側）に位置していて、外部に露出されていない。さらに、素子形成面２Ａ上の保護膜２３は、樹脂膜２４で覆われている。樹脂膜２４は、素子形成面２Ａから、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆのそれぞれにおける素子形成面２Ａ側の端部（図９２（ａ）における上端部）まではみ出ている。保護膜２３および樹脂膜２４については、以降で詳説する。
【０３７４】
基板２では、略長方形の素子形成面２Ａの一辺Ａ（側面２Ｃ、２Ｄ、２Ｅおよび２Ｆのうちのいずれかであり、ここでは、後述するように側面２Ｃ）に相当する部分に、基板２を厚さ方向に切欠く凹部１０が形成されている。一辺Ａは、平面視における電子機器１の一辺でもある。図９２（ａ）における凹部１０は、側面２Ｃに形成されていて、基板２の厚さ方向に延びつつ側面２Ｄ側へ窪んでいる。凹部１０は、基板２を厚さ方向に貫通しており、当該厚さ方向における凹部１０の端部は、素子形成面２Ａおよび裏面２Ｂのそれぞれから露出されている。凹部１０は、側面２Ｃの延びる方向（前述した短手方向）において、側面２Ｃよりも小さい。基板２を厚さ方向（電子機器１の厚さ方向でもある）から見た平面視における凹部１０の形状は、前記短手方向に長手の長方形状（矩形状）である。なお、平面視における凹部１０の形状は、凹部１０が窪む方向（側面２Ｄ側）に向けて幅狭となる台形状であってもよいし、窪む方向に向けて細くなる三角形状であってもよいし、Ｕ字形状（Ｕ字に窪んだ形状）であってもよい。いずれにせよ、このようなシンプルな形状の凹部１０であれば、簡単に形成することができる。また、凹部１０は、ここでは側面２Ｃに形成されているが、側面２Ｃでなく、側面２Ｃ〜２Ｆのうちの少なくとも１つに形成されてもよい。
【０３７５】
凹部１０は、電子機器１を回路基板９（図９２（ｂ）参照）に実装するときにおける電子機器１の向き（チップ方向）を表すものである。平面視における電子機器１（厳密には、基板２）の輪郭は、その一辺Ａに凹部１０を有する矩形であるため、長手方向において非対称な外形を有している。つまり、当該非対称の外形が、側面２Ｃ、２Ｄ、２Ｅおよび２Ｆのうちのいずれか（一辺Ａ）に、チップ方向を表す凹部１０を有していて、電子機器１は、この非対称な外形によって、長手方向における凹部側がチップ方向であることを表している。このように、電子機器１における基板２の外形を平面視で非対称とするだけで、電子機器１のチップ方向を認識することができる。つまり、標印工程なしでも電子機器１の外形によってチップ方向を認識できる。特に、電子機器１における非対称の外形が、一辺Ａにチップ方向を表す凹部１０を有する矩形であるから、電子機器１では、一辺Ａと反対側の一辺Ｂとを結ぶ長手方向における凹部１０側をチップ方向とすることができる。そのため、たとえば、平面視において電子機器１の長手方向と左右方向とを一致させ、このとき一辺Ａが左端に位置しているときに電子機器１を回路基板９に正しく実装できるようにしておけば、実装の際に、平面視で一辺Ａが左端に位置するように電子機器１の向きを合わせなければならないことを、凹部１０によって電子機器１の外観から把握できる。
【０３７６】
そして、直方体の基板２では、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆにおいて隣り合うもの同士の境界をなすコーナー部（当該隣り合うもの同士が交差する部分）１１が、面取りされたラウンド形状に整形されている（丸められている）。また、基板２において、凹部１０と、凹部１０の周囲の側面２Ｃとの境界をなすコーナー部（側面２Ｃにおいて凹部１０におけるコーナー部）１２も、面取りされたラウンド形状に整形されている。ここで、コーナー部１２は、凹部１０とその周囲の側面２Ｃ（凹部１０以外の部分）との境界だけでなく、凹部１０の最深部側にも存在し、平面視において４箇所に存在する。
【０３７７】
このように、平面視における基板２の輪郭において、屈曲した部分（コーナー部１１，１２）がいずれもラウンド形状になっている。そのため、ラウンド形状におけるコーナー部１１，１２では、チッピングの発生を防止できる。これにより、電子機器１の製造において、歩留まり向上（生産性の向上）を図ることができる。
第１接続電極３および第２接続電極４は、基板２の素子形成面２Ａ上に形成されていて、樹脂膜２４から部分的に露出されている。第１接続電極３および第２接続電極４のそれぞれは、たとえば、Ｎｉ（ニッケル）、Ｐｄ（パラジウム）およびＡｕ（金）をこの順番で素子形成面２Ａ上に積層することによって構成されている。第１接続電極３および第２接続電極４は、素子形成面２Ａの長手方向に間隔を隔てて配置されており、素子形成面２Ａの短手方向において長手である。図９２（ａ）では、素子形成面２Ａにおいて、側面２Ｃ寄りの位置に第１接続電極３が設けられ、側面２Ｄ寄りの位置に第２接続電極４が設けられている。前述した側面２Ｃの凹部１０は、第１接続電極３に干渉しない程度の深さで窪んでいる。ただし、場合によっては、凹部１０に応じて第１接続電極３にも凹部（凹部１０の一部となる）を設けるようにしてもよい。
【０３７８】
素子５は、回路素子であって、基板２の素子形成面２Ａにおける第１接続電極３と第２接続電極４との間の領域に形成されていて、保護膜２３および樹脂膜２４によって上から被覆されている。この実施形態の素子５は、ＴｉＮ（窒化チタン）またはＴｉＯＮ（酸化窒化チタン）からなる複数の薄膜状の抵抗体（薄膜抵抗体）Ｒを素子形成面２Ａ上でマトリックス状に配列した回路網によって構成された抵抗５６である。素子５は、後述する配線膜２２に繋がっていて、配線膜２２を介して第１接続電極３と第２接続電極４とに接続されている。これにより、電子機器１では、第１接続電極３と第２接続電極４との間に、素子５による抵抗回路が形成されている。そのため、この実施形態における電子機器１は、チップ抵抗器となっている。
【０３７９】
図９２（ｂ）に示すように、第１接続電極３と第２接続電極４を回路基板９に対向させて、半田１３によって回路基板９の回路（図示せず）に対して電気的かつ機械的に接続することにより、電子機器１を回路基板９にフリップチップ接続することができる。なお、外部接続電極として機能する第１接続電極３および第２接続電極４は、半田濡れ性の向上および信頼性の向上のために、金（Ａｕ）で形成するか、または表面に金メッキを施すことが望ましい。
【０３８０】
図９３は、電子機器の平面図であり、第１接続電極、第２接続電極および素子の配置関係ならびに素子の平面視の構成を示す図である。
図９３を参照して、抵抗回路網となっている素子５は、一例として、行方向（基板２の長手方向）に沿って配列された８個の抵抗体Ｒと、列方向（基板２の幅方向）に沿って配列された４４個の抵抗体Ｒとで構成された合計３５２個の抵抗体Ｒを有している。それぞれの抵抗体Ｒは、等しい抵抗値を有している。
【０３８１】
これら多数個の抵抗体Ｒが１個〜６４個の所定個数毎にまとめられて電気的に接続されることによって、複数種類の抵抗単位体（単位抵抗）が形成されている。形成された複数種類の抵抗単位体は、接続用導体膜Ｃを介して所定の態様に接続されている。さらに、基板２の素子形成面２Ａには、抵抗単位体を素子５に対して電気的に組み込んだり、または、素子５から電気的に分離したりするために溶断可能な複数のヒューズ膜Ｆが設けられている。複数のヒューズ膜Ｆおよび接続用導体膜Ｃは、第２接続電極４の内側辺沿いに、配置領域が直線状になるように配列されている。より具体的には、複数のヒューズ膜Ｆおよび接続用導体膜Ｃが直線状に配置されている。
【０３８２】
図９４Ａは、図９３に示す素子の一部分を拡大して描いた平面図である。図９４Ｂは、素子における抵抗体の構成を説明するために描いた図９４ＡのＢ−Ｂに沿う長さ方向の縦断面図である。図９４Ｃは、素子における抵抗体の構成を説明するために描いた図９４ＡのＣ−Ｃに沿う幅方向の縦断面図である。
図９４Ａ、図９４Ｂおよび図９４Ｃを参照して、抵抗体Ｒの構成について説明をする。
【０３８３】
電子機器１は、前述した配線膜２２、保護膜２３および樹脂膜２４の他に、絶縁膜２０と抵抗体膜２１とをさらに備えている（図９４Ｂおよび図９４Ｃ参照）。絶縁膜２０、抵抗体膜２１、配線膜２２、保護膜２３および樹脂膜２４は基板２（素子形成面２Ａ）上に形成されている。
絶縁膜２０は、ＳｉＯ２（酸化シリコン）からなる。絶縁膜２０は、基板２の素子形成面２Ａの全域を覆っている。絶縁膜２０の厚さは、約１００００Åである。
【０３８４】
抵抗体膜２１は、抵抗体Ｒを構成する。抵抗体膜２１は、ＴｉＮまたはＴｉＯＮからなり、絶縁膜２０の表面上に積層されている。抵抗体膜２１の厚さは、約２０００Åである。抵抗体膜２１は、第１接続電極３と第２接続電極４との間をライン状に延びる複数本のライン（以下「抵抗体膜ライン２１Ａ」という）を構成していて、抵抗体膜ライン２１Ａは、ライン方向に所定の位置で切断されている場合がある（図９４Ａ参照）。
【０３８５】
抵抗体膜ライン２１Ａ上には、配線膜２２が積層されている。配線膜２２は、Ａｌ（アルミニウム）またはアルミニウムとＣｕ（銅）との合金（ＡｌＣｕ合金）からなる。配線膜２２の厚さは、約８０００Åである。配線膜２２は、抵抗体膜ライン２１Ａ上に、ライン方向に一定間隔Ｒを開けて積層されている。
この構成の抵抗体膜ライン２１Ａおよび配線膜２２の電気的特徴を回路記号で示すと、図９５の通りである。すなわち、図９５（ａ）に示すように、所定間隔Ｒの領域の抵抗体膜ライン２１Ａ部分が、それぞれ、一定の抵抗値ｒを有する１つの抵抗体Ｒを形成している。
【０３８６】
そして、配線膜２２が積層された領域では、配線膜２２が隣り合う抵抗体Ｒ同士を電気的に接続することによって、当該配線膜２２で抵抗体膜ライン２１Ａが短絡されている。よって、図９５（ｂ）に示す抵抗ｒの抵抗体Ｒの直列接続からなる抵抗回路が形成されている。
また、隣接する抵抗体膜ライン２１Ａ同士は抵抗体膜２１および配線膜２２で接続されているから、図９４Ａに示す素子５の抵抗回路網は、図９５（ｃ）に示す（前述した抵抗体Ｒの単位抵抗からなる）抵抗回路を構成している。
【０３８７】
ここで、基板２上に作り込んだ同形同大の抵抗体膜２１は、ほぼ同値になるという特性に基づき、基板２上にマトリックス状に配列された多数個の抵抗体Ｒは、等しい抵抗値を有している。
また、抵抗体膜ライン２１Ａ上に積層された配線膜２２は、抵抗体Ｒを形成するとともに、複数個の抵抗体Ｒを接続して抵抗単位体を構成するための接続用配線膜の役目も果たしている。
【０３８８】
図９６（ａ）は、図９３に示す電子機器の平面図の一部分を拡大して描いたヒューズ膜を含む領域の部分拡大平面図であり、図９６（ｂ）は、図９６（ａ）のＢ−Ｂに沿う断面構造を示す図である。
図９６（ａ）および（ｂ）に示すように、前述したヒューズ膜Ｆおよび接続用導体膜Ｃも、抵抗体Ｒを形成する抵抗体膜２１上に積層された配線膜２２により形成されている。すなわち、抵抗体Ｒを形成する抵抗体膜ライン２１Ａ上に積層された配線膜２２と同じレイヤーに、配線膜２２と同じ金属材料であるＡｌまたはＡｌＣｕ合金によってヒューズ膜Ｆおよび接続用導体膜Ｃが形成されている。
【０３８９】
つまり、抵抗体膜２１上に積層された同一レイヤーにおいて、抵抗体Ｒを形成するための配線膜や、ヒューズ膜Ｆや、接続用導体膜Ｃや、さらには、素子５を第１接続電極３および第２接続電極４に接続するための配線膜が、配線膜２２として、同一の金属材料（ＡｌまたはＡｌＣｕ合金）を用いて、同じ製造プロセス（後述するスパッタリングおよびフォトリソグラフィプロセス）によって形成されている。
【０３９０】
なお、ヒューズ膜Ｆは、配線膜２２の一部だけでなく、抵抗体Ｒ（抵抗体膜２１）の一部と抵抗体膜２１上の配線膜２２の一部とのまとまり（ヒューズ素子）を指していてもよい。
また、ヒューズ膜Ｆは、接続用導体膜Ｃと同一のレイヤーを用いる場合のみを説明したが、接続用導体膜Ｃ部分は、その上に更に別の導体膜を積層するようにし、導体膜の抵抗値を下げるようにしてもよい。なお、この場合であっても、ヒューズ膜Ｆの上に導体膜を積層しなければ、ヒューズ膜Ｆの溶断性が悪くなることはない。
【０３９１】
図９７は、第７発明の実施形態に係る素子の電気回路図である。
図９７を参照して、素子５は、基準抵抗単位体Ｒ８と、抵抗単位体Ｒ６４、２つの抵抗単位体Ｒ３２、抵抗単位体Ｒ１６、抵抗単位体Ｒ８、抵抗単位体Ｒ４、抵抗単位体Ｒ２、抵抗単位体Ｒ１、抵抗単位体Ｒ／２、抵抗単位体Ｒ／４、抵抗単位体Ｒ／８、抵抗単位体Ｒ／１６、抵抗単位体Ｒ／３２とを第１接続電極３からこの順番で直列接続することによって構成されている。基準抵抗単位体Ｒ８および抵抗単位体Ｒ６４〜Ｒ２のそれぞれは、自身の末尾の数（Ｒ６４の場合には「６４」）と同数の抵抗体Ｒを直列接続することで構成されている。抵抗単位体Ｒ１は、１つの抵抗体Ｒで構成されている。抵抗単位体Ｒ／２〜Ｒ／３２のそれぞれは、自身の末尾の数（Ｒ／３２の場合には「３２」）と同数の抵抗体Ｒを並列接続することで構成されている。抵抗単位体の末尾の数の意味については、後述する図９８および図９９においても同じである。
【０３９２】
そして、基準抵抗単位体Ｒ８以外の抵抗単位体Ｒ６４〜抵抗単位体Ｒ／３２のそれぞれに対して、ヒューズ膜Ｆが１つずつ並列的に接続されている。ヒューズ膜Ｆ同士は、直接または接続用導体膜Ｃ（図９６（ａ）参照）を介して直列に接続されている。
図９７に示すように全てのヒューズ膜Ｆが溶断されていない状態では、素子５は、第１接続電極３および第２接続電極４間に設けられた８個の抵抗体Ｒの直列接続からなる基準抵抗単位体Ｒ８（抵抗値８ｒ）の抵抗回路を構成している。たとえば、１個の抵抗体Ｒの抵抗値ｒをｒ＝８０Ωとすれば、８ｒ＝６４Ωの抵抗回路により第１接続電極３および第２接続電極４が接続されたチップ抵抗器（電子機器１）が構成されている。
【０３９３】
また、全てのヒューズ膜Ｆが溶断されていない状態では、基準抵抗単位体Ｒ８以外の複数種類の抵抗単位体は、短絡された状態となっている。つまり、基準抵抗単位体Ｒ８には、１２種類１３個の抵抗単位体Ｒ６４〜Ｒ／３２が直列に接続されているが、各抵抗単位体は、それぞれ並列に接続されたヒューズ膜Ｆにより短絡されているので、電気的に見ると、各抵抗単位体は素子５に組み込まれてはいない。
【０３９４】
この実施形態に係る電子機器１では、要求される抵抗値に応じて、ヒューズ膜Ｆを選択的に、たとえばレーザ光で溶断する。それにより、並列的に接続されたヒューズ膜Ｆが溶断された抵抗単位体は、素子５に組み込まれることになる。よって、素子５の全体の抵抗値を、溶断されたヒューズ膜Ｆに対応する抵抗単位体が直列に接続されて組み込まれた抵抗値とすることができる。
【０３９５】
特に、複数種類の抵抗単位体は、等しい抵抗値を有する抵抗体Ｒが、直列に１個、２個、４個、８個、１６個、３２個…と、等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の直列抵抗単位体ならびに等しい抵抗値の抵抗体Ｒが並列に２個、４個、８個、１６個…と、等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の並列抵抗単位体を備えている。そのため、ヒューズ膜Ｆ（前述したヒューズ素子も含む）を選択的に溶断することにより、素子５（抵抗５６）全体の抵抗値を、細かく、かつデジタル的に、任意の抵抗値となるように調整して、電子機器１において所望の値の抵抗を発生させることができる。
【０３９６】
図９８は、第７発明の他の実施形態に係る素子の電気回路図である。
前述したように基準抵抗単位体Ｒ８および抵抗単位体Ｒ６４〜抵抗単位体Ｒ／３２を直列接続して素子５を構成する代わりに、図９８に示すように素子５を構成してもかまわない。詳しくは、第１接続電極３および第２接続電極４の間で、基準抵抗単位体Ｒ／１６と、１２種類の抵抗単位体Ｒ／１６、Ｒ／８、Ｒ／４、Ｒ／２、Ｒ１、Ｒ２、Ｒ４、Ｒ８、Ｒ１６、Ｒ３２、Ｒ６４、Ｒ１２８の並列接続回路との直列接続回路によって素子５を構成してもよい。
【０３９７】
この場合、基準抵抗単位体Ｒ／１６以外の１２種類の抵抗単位体には、それぞれ、ヒューズ膜Ｆが直列に接続されている。全てのヒューズ膜Ｆが溶断されていない状態では、各抵抗単位体は素子５に対して電気的に組み込まれている。要求される抵抗値に応じて、ヒューズ膜Ｆを選択的に、たとえばレーザ光で溶断すれば、溶断されたヒューズ膜Ｆに対応する抵抗単位体（ヒューズ膜Ｆが直列に接続された抵抗単位体）は、素子５から電気的に分離されるので、電子機器１全体の抵抗値を調整することができる。
【０３９８】
図９９は、第７発明のさらに他の実施形態に係る素子の電気回路図である。
図９９に示す素子５の特徴は、複数種類の抵抗単位体の直列接続と、複数種類の抵抗単位体の並列接続とが直列に接続された回路構成となっていることである。直列接続される複数種類の抵抗単位体には、先の実施形態と同様、抵抗単位体毎に、並列にヒューズ膜Ｆが接続されていて、直列接続された複数種類の抵抗単位体は、全てヒューズ膜Ｆで短絡状態とされている。従って、ヒューズ膜Ｆを溶断すると、その溶断されるヒューズ膜Ｆで短絡されていた抵抗単位体が、素子５に電気的に組み込まれることになる。
【０３９９】
一方、並列接続された複数種類の抵抗単位体には、それぞれ、直列にヒューズ膜Ｆが接続されている。従って、ヒューズ膜Ｆを溶断することにより、溶断されたヒューズ膜Ｆが直列に接続されている抵抗単位体を、抵抗単位体の並列接続から電気的に切り離すことができる。
かかる構成とすれば、たとえば、１ｋΩ以下の小抵抗は並列接続側で作り、１ｋΩ以上の抵抗回路を直列接続側で作れば、数Ωの小抵抗から数ＭΩの大抵抗までの広範な範囲の抵抗回路を、等しい基本設計で構成した抵抗の回路網を用いて作ることができる。
【０４００】
図１００は、電子機器の模式的な断面図である。
次に、図１００を参照して、電子機器１についてさらに詳しく説明する。なお、説明の便宜上、図１００では、前述した素子５については簡略化して示しているとともに、基板２以外の各要素にはハッチングを付している。
ここでは、前述した保護膜２３および樹脂膜２４について説明する。
【０４０１】
保護膜２３は、たとえばＳｉＮ（窒化シリコン）からなり、その厚さは、約３０００Åである。保護膜２３は、素子形成面２Ａの全域に亘って設けられて抵抗体膜２１および抵抗体膜２１上の各配線膜２２（つまり、素子５）を表面（図１００の上側）から被覆する（つまり、素子５おける各抵抗体Ｒの上面を覆う）素子被覆部２３Ａと、基板２の４つの側面２Ｃ〜２Ｆ（図９２（ａ）参照）のそれぞれの全域を被覆する側面被覆部２３Ｂとを一体的に有している。素子被覆部２３Ａと側面被覆部２３Ｂとは、実際には、ほぼ同じ厚さであり、互いに連続している。そのため、保護膜２３全体は、抵抗体Ｒの上面および基板２の側面２Ｃ〜２Ｆを略同じ厚さで連続して覆っている。
【０４０２】
素子被覆部２３Ａによって、抵抗体Ｒ間における配線膜２２以外での短絡（隣り合う抵抗体膜ライン２１Ａ間における短絡）が防止されている。
側面被覆部２３Ｂは、側面２Ｃ〜２Ｆのそれぞれの全域だけでなく、絶縁膜２０において側面２Ｃ〜２Ｆに露出されている部分も被覆している。側面被覆部２３Ｂは、側面２Ｃでは、凹部１０が形成された部分を含んだ全域を被覆している（図９２（ａ）参照）。側面被覆部２３Ｂによって、各側面２Ｃ〜２Ｆにおける短絡（当該側面において短絡経路が発生すること）が防止されている。
【０４０３】
図９２（ａ）を参照して、保護膜２３は、基板２の素子形成面２Ａと、４つの側面２Ｃ〜２Ｆとを連続して被覆しているので、基板２のコーナー部１１および１２に沿ったラウンド形状のコーナー部２６を有している。この場合、素子５および配線膜２２を、保護膜２３によって保護できるとともに、保護膜２３のコーナー部２６におけるチッピングの発生を防止できる。
【０４０４】
図１００に戻り、樹脂膜２４は、保護膜２３とともに電子機器１を保護するものであり、ポリイミド等の樹脂からなる。樹脂膜２４の厚みは、約５μｍである。樹脂膜２４は、素子被覆部２３Ａの表面（保護膜２３の上面）を全域に亘って被覆しているとともに、基板２の４つの側面２Ｃ〜２Ｆ上の側面被覆部２３Ｂにおいて素子形成面２Ａ側の端部（図１００における上端部）を被覆している。つまり、樹脂膜２４は、４つの側面２Ｃ〜２Ｆ上の側面被覆部２３Ｂにおいて素子形成面２Ａとは反対側（図１００における下側）の部分を少なくとも露出させている。
【０４０５】
このような樹脂膜２４では、平面視で４つの側面２Ｃ〜２Ｆと一致する部分が、これらの側面上の側面被覆部２３Ｂよりも側方（外側）に張り出した円弧状の張出部２４Ａとなっている。つまり、樹脂膜２４（張出部２４Ａ）は、側面２Ｃ〜２Ｆで側面被覆部２３Ｂ（保護膜２３）よりもはみ出している。このような樹脂膜２４は、円弧状の張出部２４Ａにおいて側方に向かって凸のラウンド形状の側面２４Ｂを有している。張出部２４Ａは、素子形成面２Ａと側面２Ｃ〜２Ｆのそれぞれとの境界をなすコーナー部２７を覆っている。そのため、電子機器１が周囲のものに接触する際、張出部２４Ａが周囲のものに最初に接触して、接触による衝撃を緩和するので、衝撃が素子５等にまで及ぶことや前述したコーナー部２７でのチッピングを防止できる。特に、張出部２４Ａは、ラウンド形状の側面２４Ｂを有しているから、接触による衝撃を滑らかに緩和することができる。
【０４０６】
なお、樹脂膜２４が側面被覆部２３Ｂをまったく被覆していない構成（側面被覆部２３Ｂの全部を露出させた構成）もあり得る。
樹脂膜２４において、平面視で離れた２つの位置に開口２５が１つずつ形成されている。各開口２５は、樹脂膜２４および保護膜２３（素子被覆部２３Ａ）を、それぞれの厚さ方向において連続して貫通する貫通孔である。そのため、開口２５は、樹脂膜２４だけでなく保護膜２３にも形成されている。各開口２５からは、配線膜２２の一部が露出されている。配線膜２２において各開口２５から露出された部分は、外部接続用のパッド領域２２Ａとなっている。
【０４０７】
２つの開口２５のうち、一方の開口２５は、第１接続電極３によって埋め尽くされ、他方の開口２５は、第２接続電極４によって埋め尽くされている。そして、第１接続電極３および第２接続電極４のそれぞれの一部は、樹脂膜２４の表面において開口２５からはみ出している。第１接続電極３は、当該一方の開口２５を介して、この開口２５におけるパッド領域２２Ａにおいて配線膜２２に対して電気的に接続されている。第２接続電極４は、当該他方の開口２５を介して、この開口２５におけるパッド領域２２Ａにおいて配線膜２２に対して電気的に接続されている。これにより、第１接続電極３および第２接続電極４のそれぞれは、素子５に対して電気的に接続されている。ここで、配線膜２２は、抵抗体Ｒのまとまり（抵抗５６）、第１接続電極３および第２接続電極４のそれぞれに接続された配線を形成している。
【０４０８】
このように、開口２５が形成された樹脂膜２４および保護膜２３は、開口２５から第１接続電極３および第２接続電極４を露出させるように形成されている。そのため、樹脂膜２４の表面において開口２５からはみ出した第１接続電極３および第２接続電極４を介して、電子機器１と回路基板９との間における電気的接続を達成することができる（図９２（ｂ）参照）。
【０４０９】
図１０１Ａ〜図１０１Ｆは、図１００に示す電子機器の製造方法を示す図解的な断面図である。
まず、図１０１Ａに示すように、ウエハ３０を用意する。ウエハ３０は、基板２の元となる。そのため、ウエハ３０の表面３０Ａは、基板２の素子形成面２Ａであり、ウエハ３０の裏面３０Ｂは、基板２の裏面２Ｂである。
【０４１０】
そして、ウエハ３０の表面３０Ａに、ＳｉＯ２等からなる絶縁膜２０を形成し、絶縁膜２０上に素子５（抵抗体Ｒおよび配線膜２２）を形成する。具体的には、スパッタリングにより、まず、絶縁膜２０の上にＴｉＮまたはＴｉＯＮの抵抗体膜２１を全面に形成し、さらに、抵抗体膜２１の上にアルミニウム（Ａｌ）の配線膜２２を積層する。その後、フォトリソグラフィプロセスを用い、たとえばドライエッチングにより抵抗体膜２１および配線膜２２を選択的に除去し、図９４Ａに示すように、平面視で、抵抗体膜２１が積層された一定幅の抵抗体膜ライン２１Ａが一定間隔をあけて列方向に配列される構成を得る。このとき、部分的に抵抗体膜ライン２１Ａおよび配線膜２２が切断された領域も形成される。続いて、抵抗体膜ライン２１Ａの上に積層された配線膜２２を選択的に除去する。この結果、抵抗体膜ライン２１Ａ上に一定間隔Ｒをあけて配線膜２２が積層された構成の素子５が得られる。
【０４１１】
図１０１Ａを参照して、素子５は、１枚のウエハ３０に形成する電子機器１の数に応じて、ウエハ３０の表面３０Ａ上における多数の箇所に形成される。
次いで、図１０１Ｂに示すように、絶縁膜２０上の素子５を全て覆うように、ウエハ３０の表面３０Ａの全域に亘ってレジストパターン４１を形成する。レジストパターン４１には、開口４２が形成されている。
【０４１２】
図１０２は、図１０１Ｂの工程において溝を形成するために用いられるレジストパターンの一部の模式的な平面図である。レジストパターン４１の開口４２は、多数の電子機器１を行列状（格子状でもある）に配置した場合において平面視で隣り合う電子機器１の輪郭の間の領域（図１０２においてハッチングを付した部分）に一致している。そのため、開口４２の全体形状は、互いに直交する直線部分４２Ａおよび４２Ｂを複数有する格子状になっている。また、直線部分４２Ａおよび４２Ｂのいずれか（ここでは、直線部分４２Ａ）には、電子機器１の凹部１０（図９２（ａ）参照）に応じて、直線部分４２Ａから直交して突出する突出部分４２Ｃが連続して設けられている。
【０４１３】
ここで、電子機器１では、コーナー部１１，１２がラウンド形状になっている（図９２（ａ）参照）。これに応じて、開口４２において互いに直交する直線部分４２Ａおよび４２Ｂは、互いに湾曲しながらつながっている。また、互いに直交する直線部分４２Ａおよび突出部分４２Ｃも、互いに湾曲しながらつながっている。そのため、直線部分４２Ａおよび４２Ｂの交差部分４３Ａならびに直線部分４２Ａおよび突出部分４２Ｃの交差部分４３Ｂは、角の丸いラウンド形状となっている。また、突出部分４２Ｃにおいて交差部分４３Ｂ以外の部分における角も丸くなっている。
【０４１４】
図１０１Ｂを参照して、レジストパターン４１をマスクとするプラズマエッチングにより、絶縁膜２０およびウエハ３０のそれぞれを選択的に除去する。これにより、平面視においてレジストパターン４１の開口４２と一致する位置には、絶縁膜２０を貫通してウエハ３０の厚さ途中まで到達する溝４４が形成される。溝４４は、互いに対向する側面４４Ａと、対向する側面４４Ａの下端（ウエハ３０の裏面３０Ｂ側の端）とを結ぶ底面４４Ｂとを有している。ウエハ３０の表面３０Ａを基準とした溝４４の深さは約１００μｍであり、溝４４の幅（対向する側面４４Ａの間隔）は約２０μｍである。
【０４１５】
図１０３（ａ）は、図１０１Ｂの工程において溝が形成された後のウエハの模式的な平面図であり、図１０３（ｂ）は、図１０３（ａ）における一部の拡大図である。
図１０３（ｂ）を参照して、溝４４の全体形状は、平面視でレジストパターン４１の開口４２（図１０２参照）と一致する格子状になっている。そして、ウエハ３０の表面３０Ａでは、各素子５が形成された領域のまわりを溝４４における矩形枠体部分が取り囲んでいる。ウエハ３０において素子５が形成された部分は、電子機器１の半製品５０である。ウエハ３０の表面３０Ａでは、溝４４に取り囲まれた領域に半製品５０が１つずつ位置していて、これらの半製品５０は、行列状に整列配置されている。
【０４１６】
また、溝４４は、レジストパターン４１の開口４２における突出部分４２Ｃ（図１０２参照）に対応する部分において、半製品５０の一辺Ａの途中部分に食い込むように形成されており、これによって、半製品５０には、前述した凹部１０（図９２（ａ）参照）が形成されている。そして、レジストパターン４１の開口４２においてラウンド形状となった交差部分４３Ａおよび４３Ｂ（図１０２参照）に応じて、平面視おける半製品５０のコーナー部６０（電子機器１のコーナー部１１，１２となる）は、ラウンド形状に整形されている。なお、このラウンド形状は、プラズマエッチを用いることにより形成されたものであるが、プラズマエッチの代わりにシリコンエッチ（薬液を用いた通常のエッチング）を用いても構わない。
【０４１７】
このようにウエハ３０をエッチングすることによって、半製品５０（換言すれば、最終的な電子機器１）の外形を任意に設定でき、この実施形態のように、コーナー部６０（コーナー部１１，１２）がラウンド形状であって一辺Ａに凹部１０を有する非対称の矩形にすることができる（図９２（ａ）も参照）。この場合、標印工程（チップ方向を示すマーク等をレーザ等でマーキングする工程）なしでもチップ方向を認識できる電子機器１を製造することができる。
【０４１８】
溝４４が形成された後、レジストパターン４１を除去し、図１０１Ｃに示すように、素子５の表面に、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法によって、ＳｉＮからなる保護膜（ＳｉＮ膜）４５を形成する。ＳｉＮ膜４５は、約３０００Åの厚さを有している。ＳｉＮ膜４５は、素子５の表面全域だけでなく、溝４４の内面（側面４４Ａおよび底面４４Ｂ）も覆うように形成される。なお、ＳｉＮ膜４５は、側面４４Ａおよび底面４４Ｂ上に略一定の厚さに形成された薄膜であるので、溝４４を埋め尽くしていない。また、ＳｉＮ膜４５は、溝４４において、側面４４Ａの全域に形成されればよいので、底面４４Ｂに形成されなくてもよい。
【０４１９】
次いで、図１０１Ｄに示すように、ポリイミドからなる感光性樹脂のシート４６を、ウエハ３０に対して、溝４４以外におけるＳｉＮ膜４５の上から貼着する。図１０４（ａ）および（ｂ）は、図１０１Ｄの工程においてポリイミドのシートをウエハに貼り付ける状態を示す図解的な斜視図である。
具体的には、図１０４（ａ）に示すように、ウエハ３０（厳密にはウエハ３０上のＳｉＮ膜４５）に対して表面３０Ａ側からポリイミドのシート４６を被せた後に、図１０４（ｂ）に示すように回転するローラ４７によってシート４６をウエハ３０に押し付ける。
【０４２０】
図１０１Ｄに示すように、シート４６を溝４４以外におけるＳｉＮ膜４５の表面全域に貼り付けたとき、シート４６の一部が溝４４側に僅かに入り込んでいるものの、溝４４の側面４４Ａ上のＳｉＮ膜４５における素子５側（表面３０Ａ側）の一部を覆っているだけで、シート４６は、溝４４の底面４４Ｂまで届いていない。そのため、シート４６と溝４４の底面４４Ｂとの間の溝４４内には、溝４４とほぼ同じ大きさの空間Ｓが形成されている。このときのシート４６の厚さは、１０μｍ〜３０μｍである。
【０４２１】
次いで、シート４６に熱処理を施す。これにより、シート４６の厚みは、約５μｍまで熱収縮する。
次いで、図１０１Ｅに示すように、シート４６をパターニングし、シート４６において平面視で溝４４および配線膜２２の各パッド領域２２Ａと一致する部分を選択的に除去する。具体的には、平面視で溝４４および各パッド領域２２Ａに整合（一致）するパターンの開口６１が形成されたマスク６２を用いて、シート４６を、当該パターンで露光して現像する。これにより、溝４４および各パッド領域２２Ａの上方でシート４６が分離されるととともに、シート４６において分離された縁部分が溝４４側へ少し垂れつつ溝４４の側面４４Ａ上のＳｉＮ膜４５に重なるので、当該縁部分に、前述した（ラウンド形状の側面２４Ｂを有する）張出部２４Ａが自然に形成される。
【０４２２】
次いで、このように分離されたシート４６をマスクとするエッチングによって、ＳｉＮ膜４５において平面視で各パッド領域２２Ａに一致する部分を除去する。これにより、開口２５が形成される。ここでは、ＳｉＮ膜４５が、各パッド領域２２Ａを露出させるように形成されたことになる。
次いで、無電解めっきによって、Ｎｉ、ＰｄおよびＡｕを積層することで構成されたＮｉ／Ｐｄ／Ａｕ積層膜を各開口２５におけるパッド領域２２Ａ上に形成する。このとき、Ｎｉ／Ｐｄ／Ａｕ積層膜を開口２５からシート４６の表面まではみ出るようにする。これにより、各開口２５内のＮｉ／Ｐｄ／Ａｕ積層膜が、図１０１Ｆに示す第１接続電極３および第２接続電極４となる。
【０４２３】
次いで、第１接続電極３および第２接続電極４間での通電検査が行われた後に、ウエハ３０が裏面３０Ｂから研削される。ここで、ウエハ３０において溝４４の側面４４Ａをなす部分の全域がＳｉＮ膜４５によって被覆されているため、ウエハ３０の研削中に、当該部分に微小クラック等が発生することを防止するとともに、仮に微小クラックが発生しても当該微小クラックをＳｉＮ膜４５で埋めることによって当該微小クラックの拡大を抑制できる。
【０４２４】
そして、研削によって、溝４４の底面４４Ｂ（厳密には、底面４４Ｂ上のＳｉＮ膜４５）に達するまでウエハ３０が薄型化されると、隣り合う半製品５０を連結するものがなくなるので、溝４４を境界としてウエハ３０が分割され、半製品５０が電子機器１となって個別に分離する。これにより、電子機器１（図１００参照）が完成する。各電子機器１では、溝４４の側面４４Ａをなしていた部分が、基板２の側面２Ｃ〜２Ｆのいずれかとなる。そして、ＳｉＮ膜４５が保護膜２３となる。また、分離したシート４６が樹脂膜２４となる。
【０４２５】
電子機器１のチップサイズが小さくても、このように先に溝４４を形成しておいてからウエハ３０を裏面３０Ｂから研削することによって、電子機器１を個片にすることができる。そのため、従来のようにダイシングソーでウエハ３０をダイシングすることで電子機器１を個片にする場合と比べて、ダイシング工程省略によって、コスト低減や時間短縮を図り、歩留まり向上を達成できる。
【０４２６】
以上によれば、電子機器１を製造する際、表面３０Ａ（素子形成面２Ａ）に複数の素子５が形成されたウエハ３０において、電子機器１を１つずつ分割するための溝４４を、表面３０Ａにおける素子５の境界に形成すると、溝４４の側面４４Ａが、分割後の各電子機器１の側面２Ｃ〜２Ｆとなる。
電子機器１への分割に先立って、溝４４の側面４４Ａおよびウエハ３０の表面３０ＡにＳｉＮ膜４５（保護膜２３）を形成する。ここで、図１０１Ｃに示すように、ＣＶＤ法によって抵抗体Ｒの上面および溝４４の内面（側面４４Ａおよび底面４４Ｂ）に、略同じ厚さのＣＶＤの保護膜（ＣＶＤ保護膜）２３を連続して形成している。この場合、ＣＶＤ保護膜２３（ＳｉＮ膜４５）の形成は、ＣＶＤの過程において減圧環境で行われることから、ＣＶＤ保護膜２３は、側面被覆部２３Ｂとして、基板２の側面２Ｃ〜２Ｆ（溝４４の側面４４Ａ）全域に付着することができる。そのため、電子機器１の製造時に、溝４４の側面４４Ａに均一に保護膜２３を形成することができる。
【０４２７】
そして、保護膜２３の形成後に、図１０１Ｄに示すように、素子形成面２ＡのＳｉＮ膜４５（保護膜２３の素子被覆部２３Ａになる部分）を覆うシート４６によって樹脂膜２４を形成する。樹脂膜２４は、溝４４の側面４４ＡのＳｉＮ膜４５（保護膜２３の側面被覆部２３Ｂになる部分）において素子形成面２Ａとは反対側（溝４４の底面４４Ｂ側）を少なくとも露出させるので、樹脂膜２４の形成時（電子機器１の製造時）に溝４４が樹脂膜２４によって底面４４Ｂ側から埋まってしまうことを防止できる。
【０４２８】
具体的には、保護膜２３の上からシート４６を貼着することで、樹脂膜２４を形成する。この場合、シート４６によって溝４４が底面４４Ｂ側から埋まることはない。そのため、図１０１Ｆに示すように基板２を溝４４の底面４４Ｂに達するまで薄型化すれば、基板２を溝４４において個々の電子機器１に分割することができる。
以上、第７発明の実施形態について説明したが、第７発明はさらに他の形態で実施することもできる。
【０４２９】
たとえば、ウエハ３０を個別の電子機器１に分割する際、ウエハ３０を裏面３０Ｂ側から溝４４の底面４４Ｂまで研削している（図１０１Ｆ参照）。これに代え、ＳｉＮ膜４５において底面４４Ｂを被覆している部分と、ウエハ３０において平面視で溝４４と一致する部分とを選択的に裏面３０Ｂからエッチングして除去することで、ウエハ３０を個別の電子機器１に分割してもよい。
【０４３０】
図１０５（ａ）は、電子機器の平面図であり、図１０５（ｂ）は、第１の変形例に係る電子機器の平面図であり、図１０５（ｃ）は、第２の変形例に係る電子機器の平面図である。なお、図１０５（ａ）〜１４（ｃ）のそれぞれでは、説明の便宜上、素子５や保護膜２３や樹脂膜２４の図示を省略している。
また、前述した凹部１０は、図１０５（ａ）に示すように電子機器１の一辺Ａにおいて、その一辺Ａの中点Ｐからずれた位置に設けられている。凹部１０が中点Ｐからずれている場合、一辺Ａの延びる方向において、凹部１０の中心１０Ａと中点Ｐとが一致していない。この構成によれば、当該一辺Ａと、この一辺Ａとは反対側の一辺Ｂとを結ぶ方向（長手方向）における凹部１０側だけでなく、当該一辺Ａの延びる方向（短手方向）における凹部１０側も、前述したチップ方向とすることができる。たとえば、素子形成面２Ａ側から見た平面視において電子機器１の短手方向と前後方向（図１０５における上下方向）とを一致させるとともに電子機器１の長手方向と左右方向とを一致させ、このとき凹部１０が左前寄り（図１０５における左上寄り）に位置しているときに電子機器１を回路基板９に正しく実装できるようにしておく。そうすれば、実装の際に、平面視で凹部１０が左前寄り（電子機器１を基板２の裏面２Ｂから見た場合は右前寄り）に位置するように電子機器１の向きを合わせなければならないことを、電子機器１の外観から把握できる。つまり、長手方向および短手方向の両方の方向における電子機器１の向きを合わせなければならないことを、電子機器１の外観から把握できる。
【０４３１】
もちろん、図１０５（ｂ）に示すように、凹部１０を一辺Ａにおいて中点Ｐと一致する位置（凹部１０の中心１０Ａと中点Ｐとが短手方向で一致する位置）に設けてもよい。また、凹部１０の代わりに、図１０５（ｃ）に示すように外方へ突出する凸部５１を設けてもよい。凸部５１は、平面視で矩形状であってもよいし、Ｕ字形状（Ｕ字に膨出する形状）や三角形状であってもよい。もちろん、側面２Ｃにおいて、凸部５１におけるコーナー部（凸部５１の先端側および根元側を含む平面視における４つの角の部分）５２も、他のコーナー部１１と同様に、面取りされたラウンド形状となっている。ここで、前述した側面被覆部２３Ｂ（図９２（ａ）参照）は、凹部１０の場合と同様に、側面２Ｃにおいて、凸部５１が形成された部分を含んだ全域を被覆している。また、凹部１０の深さや凸部５１の高さ（突出量）は、２０μｍ以下（第１接続電極３や第２接続電極４の幅の約５分の１以下）であることが好ましい。そして、コーナー部１１やコーナー部１２やコーナー部５２のそれぞれにおける面取り量は、一辺の距離が約２０μｍ以下であることが好ましい。
【０４３２】
図１０６（ａ）は、電子機器における他の実施形態にかかる素子の回路構成を示す図であり、図１０６（ｂ）は、電子機器におけるさらに他の実施形態にかかる素子の回路構成を示す図である。
前述した実施形態では、電子機器１をチップ抵抗器としたので、第１接続電極３および第２接続電極４間の素子５は、抵抗５６であったが、図１０６（ａ）に示すダイオード５５であってもよいし、図１０６（ｂ）に示すようにダイオード５５と抵抗５６とを直列接続したものであってもよい。電子機器１は、ダイオード５５を有することによってチップダイオードとなり、第１接続電極３および第２接続電極４には極性が存在するのだが、前述したチップ方向が極性に対応する方向となっている。これにより、チップ方向によって第１接続電極３および第２接続電極４の極性を示すことができるので、電子機器１の外観によって当該極性を把握できる。つまり、チップ方向におけるどちら側（つまり、第１接続電極３および第２接続電極４のどちら）が、正負のいずれの極側であるのかがわかる。そのため、前述した凹部１０や凸部５１（図１０５参照）が設けられた側が、対応する極側にくるように、電子機器１を回路基板９（図９２（ｂ）参照）に正しく実装できるようにすることができる。
【０４３３】
もちろん、第７発明は、素子５においてダイオード５５の代わりにコンデンサーが用いられたチップコンデンサーや、チップインダクター等、様々な素子がチップサイズの基板２に作り込まれた素子デバイスに適用可能である。
＜第８発明＞
（１）第８発明の特徴
たとえば、第８発明の特徴は、以下のＧ１〜Ｇ１８である。
（Ｇ１）素子形成面を有する基板と、前記素子形成面に形成された抵抗体と、前記抵抗体に接続され、トリミング対象領域を有する配線膜と、前記トリミング対象領域において前記配線膜を覆うように形成された絶縁膜とを含み、前記絶縁膜が化学的気相成長法によって形成されたＣＶＤ絶縁膜である、チップ抵抗器。
【０４３４】
この構成によれば、トリミング対象領域の配線膜をレーザトリミングするために当該領域の配線膜に対してレーザ光を照射すると、レーザ光は、当該領域の配線膜上の絶縁膜を透過してから配線膜に到達する。この場合、レーザ光のエネルギーが配線膜に集中し易くなるので、配線膜の確実なトリミングを実現できる。特に、この絶縁膜がＣＶＤ絶縁膜であるので、トリミング対象領域の全域における絶縁膜の膜質を安定させることができるから、当該領域のどの部分においても、配線膜の確実なトリミングを実現できる。
【０４３５】
また、配線膜が絶縁膜によって覆われているので、レーザトリミングによって破片が生じても、当該破片が異物となって配線膜に接触して短絡を引き起こすことはない。つまり、トリミングに起因する短絡を防止できる。
（Ｇ２）前記絶縁膜が、１０００Å〜５０００Åの厚さを有している、Ｇ１に記載のチップ抵抗器。
【０４３６】
この構成によれば、効率よくレーザ光のエネルギーを配線膜に集中させることができるので、配線膜の確実なトリミングを効果的に実現できる。なお、絶縁膜が１０００Åよりも薄いと、レーザ光のエネルギーを効率よく配線膜に集中させる効果が減ってしまい、逆に、絶縁膜が５０００Åよりも厚いと、レーザ光によって絶縁膜を切断することが困難になることによって配線膜をトリミングしにくくなる。
（Ｇ３）前記絶縁膜がＣＶＤにより形成されたＳｉＮ膜である、Ｇ２に記載のチップ抵抗器。
（Ｇ４）前記抵抗体が、同じ抵抗値を有する複数の抵抗体から形成され、前記トリミング対象領域において、前記複数の抵抗体の接続状態が変更可能である、Ｇ１〜Ｇ３のいずれか一項に記載のチップ抵抗器。
（Ｇ５）前記トリミング対象領域の配線膜の下方に前記抵抗体が形成されている、Ｇ１〜Ｇ３のいずれか一項に記載のチップ抵抗器。
（Ｇ６）前記絶縁膜が、前記素子形成面を覆う保護膜を兼ねている、Ｇ１〜Ｇ５のいずれか一項に記載のチップ抵抗器。
【０４３７】
この構成によれば、絶縁膜によって、配線膜の確実なトリミングを実現できるとともに、トリミングに起因する短絡を防止できるだけでなく、素子形成面を保護することもできる。
（Ｇ７）前記配線膜が、前記トリミング対象領域において、溶断された部分を有している、Ｇ１〜Ｇ６のいずれか一項に記載のチップ抵抗器。
【０４３８】
この構成によれば、チップ抵抗器では、溶断された部分に応じて、抵抗値を調整できる。
（Ｇ８）前記基板と前記抵抗体との間に、前記絶縁膜とは異なる絶縁層を有する、Ｇ７に記載のチップ抵抗器。
（Ｇ９）前記配線膜が溶断された場所では、前記配線膜とともに前記絶縁層の一部が削られている、Ｇ８に記載のチップ抵抗器。
（Ｇ１０）前記配線膜が、前記トリミング対象領域に配置され、前記トリミング対象領域以外の部分よりも配線間距離が大きい配線を含む、Ｇ１〜Ｇ９のいずれか一項に記載のチップ抵抗器。
【０４３９】
この構成によれば、この配線をトリミング（溶断）することによって、チップ抵抗器の抵抗値を調整できる。
（Ｇ１１）前記配線膜は、アルミニウムを含み、前記絶縁膜は、窒化シリコンを含む、Ｇ１〜Ｇ１０のいずれか一項に記載のチップ抵抗器。
この構成によれば、ＣＶＤ時における絶縁膜の窒化シリコンの生成温度は、配線膜のアルミニウムの溶融温度よりも低いので、配線膜を溶融させることなく、絶縁膜を配線膜上に形成することができる。
（Ｇ１２）基板の素子形成面に抵抗体を形成する工程と、前記素子形成面に、前記抵抗体に接続された配線膜を形成する工程と、前記配線膜のトリミング対象領域を覆うように絶縁膜を形成する工程とを含む、チップ抵抗器の製造方法。
【０４４０】
この方法によれば、トリミング対象領域の配線膜をレーザトリミングするために当該領域の配線膜に対してレーザ光を照射すると、レーザ光は、当該領域の配線膜上の絶縁膜を透過してから配線膜に到達する。この場合、レーザ光のエネルギーが配線膜に集中し易くなるので、配線膜の確実なトリミングを実現できる。
また、配線膜が絶縁膜によって覆われているので、レーザトリミングによって破片が生じても、当該破片が異物となって配線膜に接触して短絡を引き起こすことはない。つまり、トリミングに起因する短絡を防止できる。
（Ｇ１３）前記絶縁膜を形成する工程が、化学的気相成長法によって当該絶縁膜を形成する工程を含む、Ｇ１２に記載のチップ抵抗器の製造方法。
【０４４１】
これにより、トリミング対象領域の全域における絶縁膜の膜質を安定させることができるから、当該領域のどの部分においても、配線膜の確実なトリミングを実現できる。
（Ｇ１４）前記絶縁膜が、１０００Å〜５０００Åの厚さに形成される、Ｇ１２またはＧ１３に記載のチップ抵抗器の製造方法。
これにより、効率よくレーザ光のエネルギーを配線膜に集中させることができるので、配線膜の確実なトリミングを効果的に実現できる。なお、絶縁膜が１０００Åよりも薄いと、レーザ光のエネルギーを効率よく配線膜に集中させる効果が減ってしまい、逆に、絶縁膜が５０００Åよりも厚いと、レーザ光によって絶縁膜を切断することが困難になることによって配線膜をトリミングしにくくなる。
（Ｇ１５）前記トリミング対象領域の配線膜の下方に前記抵抗体が形成される、Ｇ１２〜Ｇ１４のいずれか一項に記載のチップ抵抗器の製造方法。
（Ｇ１６）前記絶縁膜が、前記素子形成面において、前記トリミング対象領域以外の領域にまで延びて形成され、前記素子形成面を保護する保護膜を兼ねる、Ｇ１２〜Ｇ１５のいずれか一項に記載のチップ抵抗器の製造方法。
【０４４２】
これにより、絶縁膜によって、配線膜の確実なトリミングを実現できるとともに、トリミングに起因する短絡を防止できるだけでなく、素子形成面を保護することもできる。
（Ｇ１７）前記トリミング対象領域において、前記配線膜を必要な抵抗値となるようにレーザ光で溶断する工程をさらに含む、Ｇ１２〜Ｇ１６のいずれか一項に記載のチップ抵抗器の製造方法。
【０４４３】
これにより、チップ抵抗器の抵抗値を調整できる。
（Ｇ１８）前記配線膜を形成する工程が、前記トリミング対象領域にヒューズを形成する工程を含む、Ｇ１２〜Ｇ１７のいずれか一項に記載のチップ抵抗器の製造方法。
これにより、ヒューズをトリミングすることによって、チップ抵抗器の抵抗値を調整できる。
（２）第８発明の実施形態
以下では、第８発明の実施の形態を、添付図面を参照して詳細に説明する。なお、図１０７〜図１２３で示した符号は、これらの図面でのみ有効であり、他の実施形態に使用されていても、当該他の実施形態の符号と同じ要素を示すものではない。
【０４４４】
図１０７（ａ）は、第８発明の一実施形態に係るチップ抵抗器の構成を説明するための模式的な斜視図であり、図１０７（ｂ）は、チップ抵抗器が回路基板に実装された状態を示す模式的な側面図である。
このチップ抵抗器１は、微小なチップ部品であり、図１０７（ａ）に示すように、直方体形状をなしている。チップ抵抗器１の寸法に関し、長辺方向の長さＬが約０．３ｍｍであり、短辺方向の幅Ｗが約０．１５ｍｍであり、厚さＴが約０．１ｍｍである。
【０４４５】
このチップ抵抗器１は、基板上に多数個のチップ抵抗器１を格子状に形成してから当該基板に溝を形成した後、裏面研磨（または当該基板を溝で分断）して個々のチップ抵抗器１に分離することによって得られる。
チップ抵抗器１は、基板２と、外部接続電極となる第１接続電極３および第２接続電極４と、素子５とを主に備えている。
【０４４６】
基板２は、略直方体のチップ形状である。基板２において、図１０７（ａ）における上面は、素子形成面２Ａである。素子形成面２Ａは、基板２の表面であり、略長方形状である。基板２の厚さ方向において素子形成面２Ａとは反対側の面は、裏面２Ｂである。素子形成面２Ａと裏面２Ｂとは、ほぼ同形状である。また、基板２は、素子形成面２Ａおよび裏面２Ｂ以外に、これらの面に直交して延びてこれらの面の間を繋ぐ側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆを有している。
【０４４７】
側面２Ｃは、素子形成面２Ａおよび裏面２Ｂにおける長手方向一端縁（図１０７（ａ）における左手前側の端縁）の間に架設されていて、側面２Ｄは、素子形成面２Ａおよび裏面２Ｂにおける長手方向他端縁（図１０７（ａ）における右奥側の端縁）の間に架設されている。側面２Ｃおよび側面２Ｄは、当該長手方向における基板２の両端面である。側面２Ｅは、素子形成面２Ａおよび裏面２Ｂにおける短手方向一端縁（図１０７（ａ）における左奥側の端縁）の間に架設されていて、側面２Ｆは、素子形成面２Ａおよび裏面２Ｂにおける短手方向他端縁（図１０７（ａ）における右手前側の端縁）の間に架設されている。側面２Ｅおよび側面２Ｆは、当該短手方向における基板２の両端面である。側面２Ｃおよび側面２Ｄのそれぞれは、側面２Ｅおよび側面２Ｆのそれぞれと交差（厳密には直交）している。
【０４４８】
基板２では、素子形成面２Ａの全域が絶縁膜２３で覆われている。そのため、厳密には、図１０７（ａ）では、素子形成面２Ａの全域は、絶縁膜２３の内側（裏側）に位置していて、外部に露出されていない。さらに、素子形成面２Ａ上の絶縁膜２３は、樹脂膜２４で覆われている。樹脂膜２４は、素子形成面２Ａから、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆのそれぞれにおける素子形成面２Ａ側の端部（図１０７（ａ）における上端部）まではみ出ている。絶縁膜２３および樹脂膜２４については、以降で詳説する。
【０４４９】
そして、直方体の基板２では、裏面２Ｂ、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆにおいて隣り合うもの同士が交差する交差部１１（当該隣り合うもの同士の境界をなすコーナー部）１１が、面取りされたラウンド形状に整形されていて、丸められている。ここで、各交差部１１では、ラウンド形状の曲率半径が２０μｍ以下であることが好ましい。
【０４５０】
このように、平面視（底面視）および側面視のそれぞれにおける基板２の輪郭において、屈曲した部分（交差部１１）がいずれもラウンド形状になっている。そのため、交差部１１を掴んだチップ抵抗器１のハンドリングや搬送の際、ラウンド形状の各交差部１１（コーナー部）では、チッピングの発生を防止できる。これにより、チップ抵抗器１の製造において、歩留まり向上（生産性の向上）を図ることができる。
【０４５１】
第１接続電極３および第２接続電極４は、基板２の素子形成面２Ａ上に形成されていて、樹脂膜２４から部分的に露出されている。第１接続電極３および第２接続電極４のそれぞれは、たとえば、Ｎｉ（ニッケル）、Ｐｄ（パラジウム）およびＡｕ（金）をこの順番で素子形成面２Ａ上に積層することによって構成されている。第１接続電極３および第２接続電極４は、素子形成面２Ａの長手方向に間隔を隔てて配置されており、素子形成面２Ａの短手方向において長手である。図１０７（ａ）では、素子形成面２Ａにおいて、側面２Ｃ寄りの位置に第１接続電極３が設けられ、側面２Ｄ寄りの位置に第２接続電極４が設けられている。
【０４５２】
素子５は、回路素子であって、基板２の素子形成面２Ａにおける第１接続電極３と第２接続電極４との間の領域に形成されていて、絶縁膜２３および樹脂膜２４によって上から被覆されている。この実施形態の素子５は、ＴｉＮ（窒化チタン）またはＴｉＯＮ（酸化窒化チタン）からなる複数の薄膜状の抵抗体（薄膜抵抗体）Ｒを素子形成面２Ａ上でマトリックス状に配列した回路網によって構成された抵抗５６である。素子５（抵抗体Ｒ）は、後述する配線膜２２に電気的に接続されていて、配線膜２２を介して第１接続電極３と第２接続電極４とに電気的に接続されている。これにより、チップ抵抗器１では、第１接続電極３と第２接続電極４との間に、素子５による抵抗回路が形成されている。
【０４５３】
図１０７（ｂ）に示すように、第１接続電極３と第２接続電極４を回路基板９に対向させて、半田１３によって回路基板９の回路（図示せず）に対して電気的かつ機械的に接続することにより、チップ抵抗器１を回路基板９に実装（フリップチップ接続）することができる。なお、外部接続電極として機能する第１接続電極３および第２接続電極４は、半田濡れ性の向上および信頼性の向上のために、金（Ａｕ）で形成するか、または表面に金メッキを施すことが望ましい。
【０４５４】
図１０８は、チップ抵抗器の平面図であり、第１接続電極、第２接続電極および素子の配置関係ならびに素子の平面視の構成を示す図である。
図１０８を参照して、抵抗回路網となっている素子５は、一例として、行方向（基板２の長手方向）に沿って配列された８個の抵抗体Ｒと、列方向（基板２の幅方向）に沿って配列された４４個の抵抗体Ｒとで構成された合計３５２個の抵抗体Ｒを有している。それぞれの抵抗体Ｒは、等しい抵抗値を有している。つまり、抵抗体Ｒのまとまり（素子５、抵抗５６）は、同じ抵抗値を有する複数の抵抗体Ｒから形成されている。
【０４５５】
これら多数個の抵抗体Ｒが１個〜６４個の所定個数毎にまとめられて電気的に接続されることによって、複数種類の抵抗単位体（単位抵抗）が形成されている。形成された複数種類の抵抗単位体は、接続用導体膜Ｃを介して所定の態様に接続されている。さらに、基板２の素子形成面２Ａには、抵抗単位体を素子５に対して電気的に組み込んだり、または、素子５から電気的に分離したりするために溶断可能な複数のヒューズ膜（ヒューズ）Ｆが設けられている。複数のヒューズ膜Ｆおよび接続用導体膜Ｃは、第２接続電極４の内側辺沿いに、配置領域が直線状になるように配列されている。より具体的には、複数のヒューズ膜Ｆおよび接続用導体膜Ｃが直線状に配置されている。
【０４５６】
図１０９Ａは、図１０８に示す素子の一部分を拡大して描いた平面図である。図１０９Ｂは、素子における抵抗体の構成を説明するために描いた図１０９ＡのＢ−Ｂに沿う長さ方向の縦断面図である。図１０９Ｃは、素子における抵抗体の構成を説明するために描いた図１０９ＡのＣ−Ｃに沿う幅方向の縦断面図である。
図１０９Ａ、図１０９Ｂおよび図１０９Ｃを参照して、抵抗体Ｒの構成について説明をする。
【０４５７】
チップ抵抗器１は、前述した配線膜２２、絶縁膜２３および樹脂膜２４の他に、絶縁層２０と抵抗体膜２１とをさらに備えている（図１０９Ｂおよび図１０９Ｃ参照）。絶縁層２０、抵抗体膜２１、配線膜２２、絶縁膜２３および樹脂膜２４は、基板２（素子形成面２Ａ）上に形成されている。
絶縁層２０は、ＳｉＯ２（酸化シリコン）からなる。絶縁層２０は、基板２の素子形成面２Ａの全域を覆っている。絶縁層２０の厚さは、約１００００Åである。絶縁層２０と絶縁膜２３とは異なった別物である。
【０４５８】
抵抗体膜２１は、抵抗体Ｒを構成する。抵抗体膜２１は、ＴｉＮまたはＴｉＯＮからなり、絶縁層２０の表面上に積層されている。抵抗体膜２１の厚さは、約２０００Åである。抵抗体膜２１は、第１接続電極３と第２接続電極４との間をライン状に延びる複数本のライン（以下「抵抗体膜ライン２１Ａ」という）を構成していて、抵抗体膜ライン２１Ａは、ライン方向に所定の位置で切断されている場合がある（図１０９Ａ参照）。
【０４５９】
抵抗体膜ライン２１Ａ上には、配線膜２２が積層されている。配線膜２２は、Ａｌ（アルミニウム）またはアルミニウムとＣｕ（銅）との合金（ＡｌＣｕ合金）からなる。配線膜２２の厚さは、約８０００Åである。配線膜２２は、抵抗体膜ライン２１Ａ上に、ライン方向に一定間隔Ｒを開けて積層されている。
この構成の抵抗体膜ライン２１Ａおよび配線膜２２の電気的特徴を回路記号で示すと、図１１０の通りである。すなわち、図１１０（ａ）に示すように、所定間隔Ｒの領域の抵抗体膜ライン２１Ａ部分が、それぞれ、一定の抵抗値ｒを有する１つの抵抗体Ｒを形成している。
【０４６０】
そして、配線膜２２が積層された領域では、配線膜２２が隣り合う抵抗体Ｒ同士を電気的に接続することによって、当該配線膜２２で抵抗体膜ライン２１Ａが短絡されている。よって、図１１０（ｂ）に示す抵抗ｒの抵抗体Ｒの直列接続からなる抵抗回路が形成されている。
また、隣接する抵抗体膜ライン２１Ａ同士は抵抗体膜２１および配線膜２２で接続されているから、図１０９Ａに示す素子５の抵抗回路網は、図１１０（ｃ）に示す（前述した抵抗体Ｒの単位抵抗からなる）抵抗回路を構成している。このように、抵抗体膜２１および配線膜２２は、素子５を構成している。
【０４６１】
ここで、基板２上に作り込んだ同形同大の抵抗体膜２１は、ほぼ同値になるという特性に基づき、基板２上にマトリックス状に配列された多数個の抵抗体Ｒは、等しい抵抗値を有している。
また、抵抗体膜ライン２１Ａ上に積層された配線膜２２は、抵抗体Ｒを形成するとともに、複数個の抵抗体Ｒを接続して抵抗単位体を構成するための接続用配線膜の役目も果たしている。
【０４６２】
図１１１（ａ）は、図１０８に示すチップ抵抗器の平面図の一部分を拡大して描いたヒューズ膜を含む領域の部分拡大平面図であり、図１１１（ｂ）は、図１１１（ａ）のＢ−Ｂに沿う断面構造を示す図である。
図１１１（ａ）および（ｂ）に示すように、前述したヒューズ膜Ｆおよび接続用導体膜Ｃも、抵抗体Ｒを形成する抵抗体膜２１上に積層された配線膜２２により形成されている。すなわち、抵抗体Ｒを形成する抵抗体膜ライン２１Ａ上に積層された配線膜２２と同じレイヤーに、配線膜２２と同じ金属材料であるＡｌまたはＡｌＣｕ合金によってヒューズ膜Ｆおよび接続用導体膜Ｃが形成されている。
【０４６３】
つまり、抵抗体膜２１上に積層された同一レイヤーにおいて、抵抗体Ｒを形成するための配線膜や、ヒューズ膜Ｆや、接続用導体膜Ｃや、さらには、素子５を第１接続電極３および第２接続電極４に接続するための配線膜が、配線膜２２として、同一の金属材料（ＡｌまたはＡｌＣｕ合金）を用いて形成されている。なお、ヒューズ膜Ｆを配線膜２２と異ならせている（区別している）のは、ヒューズ膜Ｆが切断しやすいように細く形成されていること、および、ヒューズ膜Ｆの周囲に他の回路要素が存在しないように配置されていることによるからである。
【０４６４】
ここで、配線膜２２において、ヒューズ膜Ｆが配置された領域を、トリミング対象領域Ｘということにする（図１０８および図１１１（ａ）参照）。トリミング対象領域Ｘは、第２接続電極４の内側辺沿いの直線状領域であって、トリミング対象領域Ｘには、ヒューズ膜Ｆだけでなく、接続用導体膜Ｃも配置されている。また、トリミング対象領域Ｘの配線膜２２の下方に抵抗体膜２１が形成されている（図１１１（ｂ）参照）。そして、ヒューズ膜Ｆは、配線膜２２において、トリミング対象領域Ｘ以外の部分よりも配線間距離が大きい（周囲から離された）配線である。
【０４６５】
なお、ヒューズ膜Ｆは、配線膜２２の一部だけでなく、抵抗体Ｒ（抵抗体膜２１）の一部と抵抗体膜２１上の配線膜２２の一部とのまとまり（ヒューズ素子）を指していてもよい。
また、ヒューズ膜Ｆは、接続用導体膜Ｃと同一のレイヤーを用いる場合のみを説明したが、接続用導体膜Ｃ部分は、その上に更に別の導体膜を積層するようにし、導体膜の抵抗値を下げるようにしてもよい。なお、この場合であっても、ヒューズ膜Ｆの上に導体膜を積層しなければ、ヒューズ膜Ｆの溶断性が悪くなることはない。
【０４６６】
図１１２は、第８発明の実施形態に係る素子の電気回路図である。
図１１２を参照して、素子５は、基準抵抗単位体Ｒ８と、抵抗単位体Ｒ６４、２つの抵抗単位体Ｒ３２、抵抗単位体Ｒ１６、抵抗単位体Ｒ８、抵抗単位体Ｒ４、抵抗単位体Ｒ２、抵抗単位体Ｒ１、抵抗単位体Ｒ／２、抵抗単位体Ｒ／４、抵抗単位体Ｒ／８、抵抗単位体Ｒ／１６、抵抗単位体Ｒ／３２とを第１接続電極３からこの順番で直列接続することによって構成されている。基準抵抗単位体Ｒ８および抵抗単位体Ｒ６４〜Ｒ２のそれぞれは、自身の末尾の数（Ｒ６４の場合には「６４」）と同数の抵抗体Ｒを直列接続することで構成されている。抵抗単位体Ｒ１は、１つの抵抗体Ｒで構成されている。抵抗単位体Ｒ／２〜Ｒ／３２のそれぞれは、自身の末尾の数（Ｒ／３２の場合には「３２」）と同数の抵抗体Ｒを並列接続することで構成されている。抵抗単位体の末尾の数の意味については、後述する図１１３および図１１４においても同じである。
【０４６７】
そして、基準抵抗単位体Ｒ８以外の抵抗単位体Ｒ６４〜抵抗単位体Ｒ／３２のそれぞれに対して、ヒューズ膜Ｆが１つずつ並列的に接続されている。ヒューズ膜Ｆ同士は、直接または接続用導体膜Ｃ（図１１１（ａ）参照）を介して直列に接続されている。
図１１２に示すように全てのヒューズ膜Ｆが溶断されていない状態では、素子５は、第１接続電極３および第２接続電極４間に設けられた８個の抵抗体Ｒの直列接続からなる基準抵抗単位体Ｒ８（抵抗値８ｒ）の抵抗回路を構成している。たとえば、１個の抵抗体Ｒの抵抗値ｒをｒ＝８Ωとすれば、８ｒ＝６４Ωの抵抗回路により第１接続電極３および第２接続電極４が接続されたチップ抵抗器１が構成されている。
【０４６８】
また、全てのヒューズ膜Ｆが溶断されていない状態では、基準抵抗単位体Ｒ８以外の複数種類の抵抗単位体は、短絡された状態となっている。つまり、基準抵抗単位体Ｒ８には、１２種類１３個の抵抗単位体Ｒ６４〜Ｒ／３２が直列に接続されているが、各抵抗単位体は、それぞれ並列に接続されたヒューズ膜Ｆにより短絡されているので、電気的に見ると、各抵抗単位体は素子５に組み込まれてはいない。
【０４６９】
この実施形態に係るチップ抵抗器１では、要求される抵抗値に応じて、ヒューズ膜Ｆを選択的に、たとえばレーザ光で溶断する。それにより、並列的に接続されたヒューズ膜Ｆが溶断された抵抗単位体は、素子５に組み込まれることになる。よって、素子５の全体の抵抗値を、溶断されたヒューズ膜Ｆに対応する抵抗単位体が直列に接続されて組み込まれた抵抗値とすることができる。
【０４７０】
特に、複数種類の抵抗単位体は、等しい抵抗値を有する抵抗体Ｒが、直列に１個、２個、４個、８個、１６個、３２個…と、等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の直列抵抗単位体ならびに等しい抵抗値の抵抗体Ｒが並列に２個、４個、８個、１６個…と、等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の並列抵抗単位体を備えている。そのため、ヒューズ膜Ｆ（前述したヒューズ素子も含む）を選択的に溶断することにより、素子５（抵抗５６）全体の抵抗値を、細かく、かつデジタル的に、任意の抵抗値となるように調整して、チップ抵抗器１において所望の値の抵抗を発生させることができる。
【０４７１】
図１１３は、第８発明の他の実施形態に係る素子の電気回路図である。
前述したように基準抵抗単位体Ｒ／１６および抵抗単位体Ｒ６４〜抵抗単位体Ｒ／３２を直列接続して素子５を構成する代わりに、図１１３に示すように素子５を構成してもかまわない。詳しくは、第１接続電極３および第２接続電極４の間で、基準抵抗単位体Ｒ／１６と、１２種類の抵抗単位体Ｒ／１６、Ｒ／８、Ｒ／４、Ｒ／２、Ｒ１、Ｒ２、Ｒ４、Ｒ８、Ｒ１６、Ｒ３２、Ｒ６４、Ｒ１２８の並列接続回路との直列接続回路によって素子５を構成してもよい。
【０４７２】
この場合、基準抵抗単位体Ｒ／１６以外の１２種類の抵抗単位体には、それぞれ、ヒューズ膜Ｆが直列に接続されている。全てのヒューズ膜Ｆが溶断されていない状態では、各抵抗単位体は素子５に対して電気的に組み込まれている。要求される抵抗値に応じて、ヒューズ膜Ｆを選択的に、たとえばレーザ光で溶断すれば、溶断されたヒューズ膜Ｆに対応する抵抗単位体（ヒューズ膜Ｆが直列に接続された抵抗単位体）は、素子５から電気的に分離されるので、チップ抵抗器１全体の抵抗値を調整することができる。
【０４７３】
図１１４は、第８発明のさらに他の実施形態に係る素子の電気回路図である。
図１１４に示す素子５の特徴は、複数種類の抵抗単位体の直列接続と、複数種類の抵抗単位体の並列接続とが直列に接続された回路構成となっていることである。直列接続される複数種類の抵抗単位体には、先の実施形態と同様、抵抗単位体毎に、並列にヒューズ膜Ｆが接続されていて、直列接続された複数種類の抵抗単位体は、全てヒューズ膜Ｆで短絡状態とされている。従って、ヒューズ膜Ｆを溶断すると、その溶断されるヒューズ膜Ｆで短絡されていた抵抗単位体が、素子５に電気的に組み込まれることになる。
【０４７４】
一方、並列接続された複数種類の抵抗単位体には、それぞれ、直列にヒューズ膜Ｆが接続されている。従って、ヒューズ膜Ｆを溶断することにより、溶断されたヒューズ膜Ｆが直列に接続されている抵抗単位体を、抵抗単位体の並列接続から電気的に切り離すことができる。
かかる構成とすれば、たとえば、１ｋΩ以下の小抵抗は並列接続側で作り、１ｋΩ以上の抵抗回路を直列接続側で作れば、数Ωの小抵抗から数ＭΩの大抵抗までの広範な範囲の抵抗回路を、等しい基本設計で構成した抵抗の回路網を用いて作ることができる。
【０４７５】
以上のように、このチップ抵抗器１では、トリミング対象領域Ｘにおいて、複数の抵抗体Ｒ（抵抗単位体）の接続状態が変更可能である。
図１１５は、チップ抵抗器の模式的な断面図である。
次に、図１１５を参照して、チップ抵抗器１についてさらに詳しく説明する。なお、説明の便宜上、図１１５では、前述した素子５については簡略化して示しているとともに、基板２以外の各要素にはハッチングを付している。
【０４７６】
ここでは、前述した絶縁膜２３および樹脂膜２４について説明する。
絶縁膜２３は、たとえばＳｉＮ（窒化シリコン）からなる膜であり、その厚さは、１０００Å〜５０００Å（ここでは、約３０００Å）である。絶縁膜２３は、素子形成面２Ａの全域に亘って設けられて、抵抗体膜２１および抵抗体膜２１上の各配線膜２２（つまり、素子５）を表面（図１１５の上側）から被覆していて、素子５における各抵抗体Ｒの上面を覆っている。そのため、絶縁膜２３は、前述したトリミング対象領域Ｘにおける配線膜２２も覆っている（図１１１（ｂ）参照）。また、絶縁膜２３は、素子５（配線膜２２および抵抗体膜２１）に接しており、抵抗体膜２１以外の領域では絶縁層２０にも接している。これにより、絶縁膜２３は、素子形成面２Ａ全域を覆って素子５および絶縁層２０を保護する保護膜として機能している。
【０４７７】
また、絶縁膜２３によって、抵抗体Ｒ間における配線膜２２以外での短絡（隣り合う抵抗体膜ライン２１Ａ間における短絡）が防止されている。
なお、絶縁膜２３において素子形成面２Ａの端縁に位置する端部２３Ａの表面は、側方（素子形成面２Ａに沿う方向におけるチップ抵抗器１（基板２）の外方）へ向けて膨出するように湾曲している。
【０４７８】
図示していないが、絶縁膜２３は、素子形成面２Ａからはみ出して、側面２Ｃ〜２Ｆのそれぞれにおける素子形成面２Ａとの境界部分や、絶縁層２０において側面２Ｃ〜２Ｆに露出されている部分を被覆していてもよい。
樹脂膜２４は、絶縁膜２３とともにチップ抵抗器１の素子形成面２Ａを保護するものであり、ポリイミド等の樹脂からなる。樹脂膜２４の厚みは、約５μｍである。樹脂膜２４は、絶縁膜２３の表面（絶縁膜２３に被覆された抵抗体膜２１および配線膜２２も含む）を全域に亘って被覆しているとともに、側面２Ｃ〜２Ｆのそれぞれにおける素子形成面２Ａとの境界部分（図１１５における上端部）や、絶縁層２０において側面２Ｃ〜２Ｆに露出されている部分を被覆している。そのため、４つの側面２Ｃ〜２Ｆにおいて素子形成面２Ａとは反対側（図１１５における下側）の部分は、チップ抵抗器１の外表面として外部に露出している。
【０４７９】
このように、絶縁膜２３が抵抗体膜２１（薄膜抵抗体Ｒ）および配線膜２２を覆うとともに、樹脂膜２４が絶縁膜２３の表面を覆っているから、薄膜抵抗体Ｒおよび配線膜２２（素子形成面２Ａ）を、絶縁膜２３および樹脂膜２４によって二重に保護できる。さらに、絶縁膜２３および樹脂膜２４によって、異物が薄膜抵抗体Ｒおよび配線膜２２に付着することが防止されているので、薄膜抵抗体Ｒおよび配線膜２２における短絡を防止できる。
【０４８０】
樹脂膜２４では、平面視で４つの側面２Ｃ〜２Ｆと一致する部分が、これらの側面よりも基板２の側方（外方）へ膨出した円弧状の膨出部２４Ａとなっている。つまり、樹脂膜２４（膨出部２４Ａ）は、側面２Ｃ〜２Ｆにおいて側面２Ｃ〜２Ｆ（対応する側面）よりもはみ出している。このような樹脂膜２４は、円弧状の膨出部２４Ａにおいて側方に向かって凸のラウンド形状の側面２４Ｂを有している。
【０４８１】
ここで、素子形成面２Ａと側面２Ｃ〜２Ｆのそれぞれとの境界をなす交差部２７において、素子形成面２Ａと側面２Ｃ〜２Ｆのそれぞれとが交差しているのだが、交差部２７は、前記ラウンド形状（交差部１１のラウンド形状）とは異なる角張った形状である。そこで、膨出部２４Ａは、各交差部２７を覆っている。この場合、交差部２７におけるチッピングの発生を樹脂膜２４によって防止できる。また、膨出部２４Ａが交差部２７において側面２Ｃ〜２Ｆよりも外方（素子形成面２Ａに沿う方向における基板２の外方）へ膨出しているので、チップ抵抗器１が周囲のものに接触する際、膨出部２４Ａが周囲のものに最初に接触して、接触による衝撃を緩和するので、衝撃が素子５等にまで及ぶことを防止できる。特に、膨出部２４Ａは、ラウンド形状の側面２４Ｂを有しているから、接触による衝撃を滑らかに緩和することができる。
【０４８２】
また、樹脂膜２４は、側面２Ｃ〜２Ｆにおいて、交差部２７側（裏面２Ｂから素子形成面２Ａ側）へ離れた領域に設けられている。しかし、樹脂膜２４が側面２Ｃ〜２Ｆをまったく被覆していない構成（側面２Ｃ〜２Ｆの全部を露出させた構成）もあり得る。
樹脂膜２４において、平面視で離れた２つの位置に開口２５が１つずつ形成されている。各開口２５は、樹脂膜２４および絶縁膜２３を、それぞれの厚さ方向において連続して貫通する貫通孔である。そのため、開口２５は、樹脂膜２４だけでなく絶縁膜２３にも形成されている。各開口２５からは、配線膜２２の一部が露出されている。配線膜２２において各開口２５から露出された部分は、外部接続用のパッド領域２２Ａとなっている。
【０４８３】
２つの開口２５のうち、一方の開口２５は、第１接続電極３によって埋め尽くされ、他方の開口２５は、第２接続電極４によって埋め尽くされている。そして、第１接続電極３および第２接続電極４のそれぞれの一部は、樹脂膜２４の表面において開口２５からはみ出している。第１接続電極３は、当該一方の開口２５を介して、この開口２５におけるパッド領域２２Ａにおいて配線膜２２に対して電気的に接続されている。第２接続電極４は、当該他方の開口２５を介して、この開口２５におけるパッド領域２２Ａにおいて配線膜２２に対して電気的に接続されている。これにより、第１接続電極３および第２接続電極４のそれぞれは、素子５に対して電気的に接続されている。ここで、配線膜２２は、抵抗体Ｒのまとまり（抵抗５６）、第１接続電極３および第２接続電極４のそれぞれに接続された配線を形成している。
【０４８４】
このように、開口２５が形成された樹脂膜２４および絶縁膜２３は、開口２５から第１接続電極３および第２接続電極４を露出させた状態で素子形成面２Ａを覆っている。そのため、樹脂膜２４の表面において開口２５からはみ出した第１接続電極３および第２接続電極４を介して、チップ抵抗器１と回路基板９との間における電気的接続を達成することができる（図１０７（ｂ）参照）。
【０４８５】
図１１６Ａ〜図１１６Ｇは、図１１５に示すチップ抵抗器の製造方法を示す図解的な断面図である。
まず、図１１６Ａに示すように、基板２の元となる基板３０を用意する。この場合、基板３０の表面３０Ａは、基板２の素子形成面２Ａであり、基板３０の裏面３０Ｂは、基板２の裏面２Ｂである。
【０４８６】
そして、基板３０の表面３０Ａに、ＳｉＯ２等からなる絶縁層２０を形成し、絶縁層２０上に素子５（抵抗体Ｒおよび抵抗体Ｒに接続された配線膜２２）を形成する。具体的には、スパッタリングにより、まず、絶縁層２０の上にＴｉＮまたはＴｉＯＮの抵抗体膜２１を全面に形成し、さらに、抵抗体膜２１の上にアルミニウム（Ａｌ）の配線膜２２を積層する。その後、フォトリソグラフィプロセスを用い、たとえばドライエッチングにより抵抗体膜２１および配線膜２２を選択的に除去し、図１０９Ａに示すように、平面視で、抵抗体膜２１が積層された一定幅の抵抗体膜ライン２１Ａが一定間隔をあけて列方向に配列される構成を得る。このとき、部分的に抵抗体膜ライン２１Ａおよび配線膜２２が切断された領域も形成されるとともに、前述したトリミング対象領域Ｘにおいてヒューズ膜Ｆおよび接続用導体膜Ｃが形成される（図１０８参照）。続いて、抵抗体膜ライン２１Ａの上に積層された配線膜２２を選択的に除去する。この結果、抵抗体膜ライン２１Ａ上に一定間隔Ｒをあけて配線膜２２が積層された構成の素子５が得られる。
【０４８７】
図１１６Ａを参照して、素子５は、１枚の基板３０に形成するチップ抵抗器１の数に応じて、基板３０の表面３０Ａ上における多数の箇所に形成される。基板３０において素子５（前述した抵抗５６）が形成された１つの領域をチップ抵抗器領域Ｙというと、基板３０の表面３０Ａには、抵抗５６をそれぞれ有する複数のチップ抵抗器領域Ｙ（つまり、素子５）が形成される。基板３０の表面３０Ａにおいて、隣り合うチップ抵抗器領域Ｙの間の領域を、境界領域Ｚということにする。
【０４８８】
次いで、図１１６Ａに示すように、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法によって、ＳｉＮからなる絶縁膜（ＣＶＤ絶縁膜）４５を、基板３０の表面３０Ａの全域に亘って形成する。形成後のＣＶＤ絶縁膜４５は、１０００Å〜５０００Å（ここでは、約３０００Å）の厚さを有している。ＣＶＤ絶縁膜４５は、絶縁層２０および絶縁層２０上の素子５（抵抗体膜２１や配線膜２２）を全て覆っていて、これらに接している。そのため、ＣＶＤ絶縁膜４５は、前述したトリミング対象領域Ｘ（図１０８参照）における配線膜２２も覆っている。また、ＣＶＤ絶縁膜４５は、基板３０の表面３０Ａにおいて全域に亘って形成されることから、表面３０Ａにおいて、トリミング対象領域Ｘ以外の領域にまで延びて形成される。これにより、ＣＶＤ絶縁膜４５は、表面３０Ａ（表面３０Ａ上の素子５も含む）全域を保護する保護膜となる。
【０４８９】
次いで、図１１６Ｂに示すように、ＣＶＤ絶縁膜４５を全て覆うように、基板３０の表面３０Ａの全域に亘ってレジストパターン４１を形成する。レジストパターン４１には、開口４２が形成されている。
図１１７は、図１１６Ｂの工程において溝を形成するために用いられるレジストパターンの一部の模式的な平面図である。
【０４９０】
図１１７を参照して、レジストパターン４１の開口４２は、多数のチップ抵抗器１（換言すれば、前述したチップ抵抗器領域Ｙ）を行列状（格子状でもある）に配置した場合において平面視で隣り合うチップ抵抗器１の輪郭の間の領域（図１１７においてハッチングを付した部分であり、換言すれば、境界領域Ｚ）に一致している。そのため、開口４２の全体形状は、互いに直交する直線部分４２Ａおよび４２Ｂを複数有する格子状になっている。
【０４９１】
レジストパターン４１では、開口４２において互いに直交する直線部分４２Ａおよび４２Ｂは、互いに直交した状態を保ちながら（湾曲することなく）つながっている。そのため、直線部分４２Ａおよび４２Ｂの交差部分４３は、平面視で略９０°をなすように尖っている。
図１１６Ｂを参照して、レジストパターン４１をマスクとするプラズマエッチングにより、ＣＶＤ絶縁膜４５、絶縁層２０および基板３０のそれぞれを選択的に除去する。これにより、隣り合う素子５（チップ抵抗器領域Ｙ）の間の境界領域Ｚにおいて基板３０の材料が除去される。その結果、平面視においてレジストパターン４１の開口４２と一致する位置（境界領域Ｚ）には、ＣＶＤ絶縁膜４５および絶縁層２０を貫通して基板３０の厚さ途中まで到達する溝４４が形成される。溝４４は、互いに対向する側面４４Ａと、対向する側面４４Ａの下端（基板３０の裏面３０Ｂ側の端）とを結ぶ底面４４Ｂとを有している。基板３０の表面３０Ａを基準とした溝４４の深さは約１００μｍであり、溝４４の幅（対向する側面４４Ａの間隔）は約２０μｍである。
【０４９２】
図１１８（ａ）は、図１１６Ｂの工程において溝が形成された後の基板の模式的な平面図であり、図１１８（ｂ）は、図１１８（ａ）における一部の拡大図である。
図１１８（ｂ）を参照して、溝４４の全体形状は、平面視でレジストパターン４１の開口４２（図１１７参照）と一致する格子状になっている。そして、基板３０の表面３０Ａでは、各素子５が形成されたチップ抵抗器領域Ｙのまわりを溝４４における矩形枠体部分（境界領域Ｚ）が取り囲んでいる。基板３０において素子５が形成された部分は、チップ抵抗器１の半製品５０である。基板３０の表面３０Ａでは、溝４４に取り囲まれたチップ抵抗器領域Ｙに半製品５０が１つずつ位置していて、これらの半製品５０は、行列状に整列配置されている。
【０４９３】
そして、レジストパターン４１の開口４２において尖った交差部分４３（図１１７参照）に応じて、平面視おける半製品５０のコーナー部６０（チップ抵抗器１の交差部１１に相当する）は、略直角に尖っている。
図１１６Ｂに示すように溝４４が形成された後、レジストパターン４１を除去し、図１１６Ｃに示すようにマスク６５を用いたエッチングによって、ＣＶＤ絶縁膜４５を選択的に除去する。マスク６５では、ＣＶＤ絶縁膜４５において平面視で各パッド領域２２Ａ（図１１５参照）に一致する部分に、開口６６が形成されている。これにより、エッチングによって、ＣＶＤ絶縁膜４５において開口６６と一致する部分が除去され、当該部分には、開口２５が形成される。これにより、ＣＶＤ絶縁膜４５は、開口２５において各パッド領域２２Ａを露出させるように形成されたことになる。１つの半製品５０につき、開口２５は２つ形成される。
【０４９４】
図１１９Ａは、第８発明の一実施形態に係るチップ抵抗器の製造途中における模式的な断面図である。図１１９Ｂは、比較例に係るチップ抵抗器の製造途中における模式的な断面図である。
各半製品５０において、図１１６Ｃに示すようにＣＶＤ絶縁膜４５に２つの開口２５を形成した後に、抵抗測定装置（図示せず）のプローブ７０を各開口２５のパッド領域２２Ａに接触させて、素子５の全体の抵抗値を検出する。そして、図１１９Ａに示すように、ＣＶＤ絶縁膜４５越しにレーザ光Ｌを任意のヒューズ膜Ｆに照射することによって、前述したトリミング対象領域Ｘの配線膜２２をレーザ光Ｌでトリミングして、当該ヒューズ膜Ｆを溶断する。溶断されたヒューズ膜Ｆは、前述したトリミング対象領域Ｘの配線膜２２においてトリミング（溶断）された部分である。このように必要な抵抗値となるようにヒューズ膜Ｆを溶断（トリミング）することによって、前述したように、半製品５０（換言すれば、チップ抵抗器１）全体の抵抗値を調整できる。
【０４９５】
この実施形態におけるレーザ光Ｌのパワー（エネルギー）は、１．２μＪ〜２．７μＪであり、レーザ光Ｌのスポット径は、３μｍ〜５μｍである。また、レーザ光ＬがＣＶＤ絶縁膜４５を透過する際に、ＣＶＤ絶縁膜４５においてレーザ光Ｌが透過した部分は切断され、配線膜２２が溶断された場所では、抵抗体膜２１も溶断され、配線膜２２とともに絶縁層２０の一部が削られている。
【０４９６】
前述したように、ヒューズ膜Ｆを構成する配線膜２２の全体がＣＶＤ絶縁膜４５によって覆われている。そのため、トリミング対象領域Ｘの配線膜２２に照射されたレーザ光Ｌは、トリミング対象領域ＸのＣＶＤ絶縁膜４５を透過してから配線膜２２（ヒューズ膜Ｆ）に到達する。このようにすれば、レーザ光Ｌのエネルギーが効率よくヒューズ膜Ｆに集中（蓄積）し易くなるので、ヒューズ膜Ｆをレーザ光Ｌによって確実かつ迅速に溶断（レーザトリミング）できる。また、ＣＶＤ絶縁膜４５が配線膜２２に接していることによって、配線膜２２がＣＶＤ絶縁膜４５によって確実に覆われることから、効率よくレーザ光のエネルギーを配線膜２２に集中させることができるので、配線膜２２の確実なトリミングを効果的に実現できる。
【０４９７】
また、配線膜２２がＣＶＤ絶縁膜４５によって覆われているので、レーザトリミングによって破片が生じても、当該破片が異物６８となって配線膜２２（素子５）に接触して短絡を引き起こすことはない。つまり、トリミングに起因する短絡を防止できる。
以上により、ヒューズ膜Ｆの溶断（換言すれば、ヒューズ膜Ｆにおける配線膜２２のトリミング）に関して、溶断性が向上するとともに、歩留まりが向上するので、チップ抵抗器１の生産性の向上を図ることができる。
【０４９８】
ここで、ＣＶＤ絶縁膜４５は、ＣＶＤ法によって成膜されることから、ＣＶＤ絶縁膜４５と同じ材料が配線膜２２上にペーストされて成膜される場合に比べて、ＣＶＤ絶縁膜４５（特にトリミング対象領域Ｘの全域におけるＣＶＤ絶縁膜４５）の膜質を安定させることができる。これにより、配線膜２２をＣＶＤ絶縁膜４５によって漏れなく覆うことができる。よって、トリミング対象領域Ｘのどの部分においても、配線膜２２の確実なトリミングを実現できる。つまり、このようなＣＶＤ絶縁膜４５を用いることによって、ヒューズ膜Ｆの溶断性の向上や歩留まりの向上を確実に図ることができる。
【０４９９】
また、ＣＶＤ絶縁膜４５は、前述したように１０００Å〜５０００Åの厚さを有していることが望ましい。この場合、効率よくレーザ光のエネルギーを配線膜２２に集中させることができるので、配線膜２２の確実なトリミングを効果的に実現できる。なお、ＣＶＤ絶縁膜４５が１０００Åよりも薄いと、レーザ光Ｌのエネルギーを効率よくヒューズ膜Ｆに集中させる効果が減ってしまう。逆に、ＣＶＤ絶縁膜４５が５０００Åよりも厚いと、レーザ光ＬによってＣＶＤ絶縁膜４５を切断することが困難になることによってヒューズ膜Ｆを溶断（トリミング）しにくくなる。
【０５００】
また、ＣＶＤ時におけるＣＶＤ絶縁膜４５のＳｉＮの生成温度は、配線膜２２のＡｌまたはＡｌＣｕ合金の溶融温度よりも低いので、配線膜２２を溶融させることなく、ＣＶＤ絶縁膜４５を配線膜２２上に形成することができる。逆に、ＣＶＤ絶縁膜４５がＳｉＯ２（酸化シリコン）であると、ＳｉＯ２の生成温度がＡｌまたはＡｌＣｕ合金の溶融温度よりも高いことから、ＳｉＯ２からなるＣＶＤ絶縁膜４５の生成時に配線膜２２が溶融してしまい、ＣＶＤ絶縁膜４５を配線膜２２上に形成することができない。
【０５０１】
そして、以上のような第８発明とは異なり、図１１９Ｂに示すように、配線膜２２がＣＶＤ絶縁膜４５によって覆われずに露出されている比較例の場合、レーザ光Ｌのエネルギーは、ヒューズ膜Ｆに集中（蓄積）できずに、ヒューズ膜Ｆの周りで分散してしまう。詳しくは、レーザ光Ｌのエネルギーは、配線膜２２の表面で反射したり、配線膜２２内で分散したり、抵抗体膜２１や絶縁層２０に吸収されてしまう。そのため、ヒューズ膜Ｆをレーザ光Ｌによって確実に溶断することが困難であるとともに溶断するのに時間がかかる。さらに、配線膜２２（素子５）がむき出しになっているので、前述した異物６８が素子５に付着して、素子５で短絡が発生する虞もある。
【０５０２】
そして、前述したように半製品５０全体の抵抗値を調整した後、図１１６Ｄに示すように、ポリイミドからなる感光性樹脂のシート４６を、基板３０に対して、ＣＶＤ絶縁膜４５の上から貼着する。
図１２０（ａ）および（ｂ）は、図１１６Ｄの工程においてポリイミドのシートを基板に貼り付ける状態を示す図解的な斜視図である。
【０５０３】
具体的には、図１２０（ａ）に示すように、基板３０（厳密には基板３０上のＣＶＤ絶縁膜４５）に対して表面３０Ａ側からポリイミドのシート４６を被せた後に、図１２０（ｂ）に示すように回転するローラ４７によってシート４６を基板３０に押し付ける。
図１１６Ｄに示すように、シート４６をＣＶＤ絶縁膜４５の表面全域に貼り付けたとき、シート４６の一部が溝４４側に僅かに入り込んでいるものの、溝４４の側面４４Ａにおける素子５側（表面３０Ａ側）の一部を覆っているだけで、シート４６は、溝４４の底面４４Ｂまで届いていない。そのため、シート４６と溝４４の底面４４Ｂとの間の溝４４内には、溝４４とほぼ同じ大きさの空間Ｓが形成されている。このときのシート４６の厚さは、１０μｍ〜３０μｍである。また、シート４６の一部は、ＣＶＤ絶縁膜４５の各開口２５に入り込んで開口２５を塞いでいる。
【０５０４】
次いで、シート４６に熱処理を施す。これにより、シート４６の厚みは、約５μｍまで熱収縮する。
次いで、図１１６Ｅに示すように、シート４６をパターニングし、シート４６において平面視で溝４４および配線膜２２の各パッド領域２２Ａ（開口２５）と一致する部分を選択的に除去する。具体的には、平面視で溝４４および各パッド領域２２Ａに整合（一致）するパターンの開口６１が形成されたマスク６２を用いて、シート４６を、当該パターンで露光して現像する。これにより、溝４４および各パッド領域２２Ａの上方でシート４６が分離されるとともに、シート４６において分離された縁部分が溝４４側へ少し垂れつつ溝４４の側面４４Ａに重なるので、当該縁部分に、前述した（ラウンド形状の側面２４Ｂを有する）膨出部２４Ａが自然に形成される。膨出部２４Ａが形成されることにより、前述した交差部２７がシート４６で覆われたことになる。
【０５０５】
また、このとき、シート４６においてＣＶＤ絶縁膜４５の各開口２５に入り込んでいた部分も除去されるので、開口２５が開放される。
次いで、無電解めっきによって、Ｎｉ、ＰｄおよびＡｕを積層することで構成されたＮｉ／Ｐｄ／Ａｕ積層膜を各開口２５におけるパッド領域２２Ａ上に形成する。このとき、Ｎｉ／Ｐｄ／Ａｕ積層膜を開口２５からシート４６の表面まではみ出るようにする。これにより、各開口２５内のＮｉ／Ｐｄ／Ａｕ積層膜が、図１１６Ｆに示す第１接続電極３および第２接続電極４となる。
【０５０６】
次いで、第１接続電極３および第２接続電極４間での通電検査が行われた後に、基板３０が裏面３０Ｂから研削される。
具体的には、溝４４を形成した後に、図１１６Ｇに示すように、ＰＥＴ（ポリエチレンテレフタレート）からなる薄板状の支持基材７１が、接着剤７２を介して、各半製品５０における第１接続電極３および第２接続電極４側（つまり、素子形成面２Ａ）に貼着されるこれにより、各半製品５０が支持基材７１に支持される。ここで、接着剤７２が一体となった支持基材７１として、たとえば、ラミネートシートを用いることができる。
【０５０７】
各半製品５０が支持基材７１に支持された状態で、基板３０を裏面３０Ｂ側から研削する。研削によって、溝４４の底面４４Ｂ（図１１６Ｆ参照）に達するまで基板３０が薄型化されると、隣り合う半製品５０を連結するものがなくなるので、溝４４を境界として基板３０が分割され、半製品５０が個別に分離する。つまり、溝４４（換言すれば、境界領域Ｚ）において基板３０が切断（分断）され、これによって、個々の半製品５０が切り出される。
【０５０８】
その後、各半製品５０における基板３０の裏面３０Ｂを研磨して鏡面化する。
各半製品５０では、溝４４の側面４４Ａをなしていた部分が、チップ抵抗器１における基板２の側面２Ｃ〜２Ｆのいずれかとなり、裏面３０Ｂが裏面２Ｂとなる。つまり、前述した溝４４を形成する工程（図１１６Ｂ参照）は、側面２Ｃ〜２Ｆを形成する工程に含まれる。そして、ＣＶＤ絶縁膜４５が絶縁膜２３となる。また、分離したシート４６が樹脂膜２４となる。
【０５０９】
チップ抵抗器１のチップサイズが小さくても、このように先に溝４４を形成しておいてから基板３０を裏面３０Ｂから研削することによって、半製品５０（チップ抵抗器１）を個片化することができる。そのため、従来のようにダイシングソーで基板３０をダイシングすることでチップ抵抗器１を個片にする場合と比べて、ダイシング工程省略によって、コスト低減や時間短縮を図り、歩留まり向上を達成できる。
【０５１０】
図１２１は、図１１６Ｇの工程直後におけるチップ抵抗器の半製品を示す図解的な斜視図である。
そして、半製品５０を個別に分離した直後の状態では、各半製品５０は、図１２１に示すように、引き続き支持基材７１にくっついていて、支持基材７１によって支持されている。このとき、各半製品５０では、裏面３０Ｂ（裏面２Ｂ）側が支持基材７１から露出されている。図１２１において破線円で囲まれた部分の拡大図で示すように、半製品５０では、裏面２Ｂ、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆにおいて隣り合うもの同士の交差部１１が、略直角に尖っている。
【０５１１】
図１２２は、図１１６Ｇの次の工程を示す第１の模式図である。図１２３は、図１１６Ｇの次の工程を示す第２の模式図である。
図１２２を参照して、前述したように裏面３０Ｂから研削することによって半製品５０を個別に分離した後、支持基材７１において半製品５０が付着した側とは反対側の側面（図１２２における下側面）の重心位置に対して、回転軸７５が連結される。回転軸７５は、図示しないモータ（図示せず）からの駆動力を受けることによって、軸線周りに、時計方向ＣＷと、反時計方向ＣＣＷとの両方向に回転可能である。半製品５０を支持した状態にある支持基材７１は、半製品５０の裏面３０Ｂに沿う平面内で、回転軸７５と共回り（一体回転）する。
【０５１２】
そして、支持基材７１において半製品５０が付着した側を臨むように、エッチングノズル７６が配置される。エッチングノズル７６は、たとえば支持基材７１と平行に延びる管状であって、半製品５０を臨む位置に供給口７７が形成されている。エッチングノズル７６は、薬液等が詰まったタンク（図示せず）につながっている。図１２３を参照して、エッチングノズル７６は、支持基材７１と平行な状態で、破線矢印で示すように、供給口７７側とは反対側を支点Ｐとして揺動可能である。回転軸７５およびエッチングノズル７６は、スピンエッチャー８０の一部を構成している。
【０５１３】
半製品５０を個別に分離して裏面３０Ｂを研磨した後、支持基材７１が、時計方向ＣＷおよび反時計方向ＣＣＷの一方または両方に所定パターンで回転するとともに、エッチングノズル７６が揺動する。この状態で、エッチングノズル７６の供給口７７から、支持基材７１によって支持された各半製品５０の裏面２Ｂ側に対して、エッチング剤（エッチング液）が満遍なく噴射される。これにより、支持基材７１によって支持された各半製品５０は、裏面２Ｂ側から等方的にケミカルエッチング（ウェットエッチング）される。特に、各半製品５０では、裏面２Ｂ、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆにおいて隣り合うもの同士の交差部１１が、等方エッチングされる。エッチング前の交差部１１が尖っていた場合には（図１２１参照）、エッチングに伴う結晶欠陥等によって各交差部１１の角が削れやすくなるので、各交差部１１は、等方エッチングによって、最終的には、ラウンド形状に整形される（図１２３において破線円で囲んだ拡大部分を参照）。また、等方エッチングが、支持基材７１を回転させた状態で実行されることにより、各半製品５０の交差部１１に対してエッチング剤が満遍なく浴びせられるので、各半製品５０の交差部１１を、均一に、ラウンド状に整形することができる。さらに、等方エッチングが、支持基材７１によって支持された複数の半製品５０（チップ抵抗器１）に対して実行される。これにより、複数の半製品５０において、一度に、各半製品５０の交差部１１をラウンド状に整形することができる。
【０５１４】
また、等方エッチングの際、エッチング液は、霧状となって、各半製品５０の裏面２Ｂ側に向けて吐出される（スプレー噴霧）されるのが好ましい。エッチング液が液状のままだと、交差部１１だけでなく、裏面２Ｂ、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆもエッチングされてしまうが、エッチング液が霧状になった状態で半製品５０に吐出される場合には、霧状のエッチング液が交差部１１に付着し易くなって交差部１１が優先的にエッチングされるので、裏面２Ｂ、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆのエッチングを抑えつつ、各交差部１１をラウンド状に整形することができる。
【０５１５】
各交差部１１がラウンド状になると、エッチング処理が終了し、チップ抵抗器１（図１１５参照）が完成する。その後、エッチングノズル７６からリンス液（水）がチップ抵抗器１に浴びせられ、チップ抵抗器１の洗浄が行われる。このとき、支持基材７１が回転していたり、エッチングノズル７６が揺動したりしていてもよい。チップ抵抗器１は、洗浄後、支持基材７１から剥離され、たとえば、前述した回路基板９（図１０７（ｂ）参照）に実装される。
【０５１６】
ここで、エッチング液は、酸性またはアルカリ性のいずれでもよいが、交差部１１を等方エッチングする場合には、酸性のエッチング液を用いるのが好ましい。アルカリ性のエッチング液を用いる場合、交差部１１は異方性エッチングされるので、酸性のエッチング液を用いる場合に比べて、各交差部１１をラウンド状にするまでに時間がかかる。酸性のエッチング液の一例として、ＨＦ（フッ化水素）およびＨＮＯ３（硝酸）のベース液に対してＨ２ＳＯ４（硫酸）とＣＨ３ＣＯＯＨ（酢酸）とを混合したものが用いられる。このエッチング液では、粘度が硫酸によって調整され、エッチングレートが酢酸によって調整されている。
【０５１７】
以上、第８発明の実施形態について説明したが、第８発明はさらに他の形態で実施することもできる。
たとえば、基板３０を個別のチップ抵抗器１に分割する際、基板３０を裏面３０Ｂ側から溝４４の底面４４Ｂまで研削している（図１１６Ｆ参照）。これに代え、基板３０において平面視で溝４４と一致する部分を選択的に裏面３０Ｂからエッチングして除去することで、基板３０を個別のチップ抵抗器１に分割してもよい。また、ダイシングブレード（図示せず）によって基板３０をダイシングして、個別のチップ抵抗器１に分割しても構わない。
【０５１８】
また、チップ抵抗器１（第１接続電極３、第２接続電極４および素子５等）は、半導体製造プロセスを用いて基板２上に形成されてもよく、その場合、基板２や基板３０は、Ｓｉ（シリコン）からなる基板であってもよい。
【符号の説明】
【０５１９】
１０、３０    チップ抵抗器
１１    基板
１２    第１接続電極
１３    第２接続電極
１４    抵抗回路網
２０    抵抗体膜
２１    導体膜（配線膜）
Ｒ    抵抗体
Ｆ    ヒューズ膜
Ｃ    接続用導体膜
【図１】
2018056599.tif 000003
【図２】
2018056599.tif 000004
【図３Ａ】
2018056599.tif 000005
【図３Ｂ】
2018056599.tif 000006
【図３Ｃ】
2018056599.tif 000007
【図４】
2018056599.tif 000008
【図５】
2018056599.tif 000009
【図６】
2018056599.tif 000010
【図７】
2018056599.tif 000011
【図８】
2018056599.tif 000012
【図９】
2018056599.tif 000013
【図１０】
2018056599.tif 000014
【図１１】
2018056599.tif 000015
【図１２】
2018056599.tif 000016
【図１３】
2018056599.tif 000017
【図１４】
2018056599.tif 000018
【図１５】
2018056599.tif 000019
【図１６】
2018056599.tif 000020
【図１７】
2018056599.tif 000021
【図１８Ａ】
2018056599.tif 000022
【図１８Ｂ】
2018056599.tif 000023
【図１８Ｃ】
2018056599.tif 000024
【図１９】
2018056599.tif 000025
【図２０】
2018056599.tif 000026
【図２１】
2018056599.tif 000027
【図２２】
2018056599.tif 000028
【図２３】
2018056599.tif 000029
【図２４】
2018056599.tif 000030
【図２５Ａ】
2018056599.tif 000031
【図２５Ｂ】
2018056599.tif 000032
【図２５Ｃ】
2018056599.tif 000033
【図２５Ｄ】
2018056599.tif 000034
【図２５Ｅ】
2018056599.tif 000035
【図２５Ｆ】
2018056599.tif 000036
【図２６】
2018056599.tif 000037
【図２７】
2018056599.tif 000038
【図２８】
2018056599.tif 000039
【図２９】
2018056599.tif 000040
【図３０】
2018056599.tif 000041
【図３１】
2018056599.tif 000042
【図３２】
2018056599.tif 000043
【図３３Ａ】
2018056599.tif 000044
【図３３Ｂ】
2018056599.tif 000045
【図３３Ｃ】
2018056599.tif 000046
【図３４】
2018056599.tif 000047
【図３５】
2018056599.tif 000048
【図３６】
2018056599.tif 000049
【図３７】
2018056599.tif 000050
【図３８】
2018056599.tif 000051
【図３９】
2018056599.tif 000052
【図４０】
2018056599.tif 000053
【図４１】
2018056599.tif 000054
【図４２】
2018056599.tif 000055
【図４３】
2018056599.tif 000056
【図４４】
2018056599.tif 000057
【図４５】
2018056599.tif 000058
【図４６】
2018056599.tif 000059
【図４７】
2018056599.tif 000060
【図４８】
2018056599.tif 000061
【図４９Ａ】
2018056599.tif 000062
【図４９Ｂ】
2018056599.tif 000063
【図４９Ｃ】
2018056599.tif 000064
【図５０】
2018056599.tif 000065
【図５１】
2018056599.tif 000066
【図５２】
2018056599.tif 000067
【図５３】
2018056599.tif 000068
【図５４】
2018056599.tif 000069
【図５５】
2018056599.tif 000070
【図５６Ａ】
2018056599.tif 000071
【図５６Ｂ】
2018056599.tif 000072
【図５６Ｃ】
2018056599.tif 000073
【図５６Ｄ】
2018056599.tif 000074
【図５６Ｅ】
2018056599.tif 000075
【図５６Ｆ】
2018056599.tif 000076
【図５７】
2018056599.tif 000077
【図５８】
2018056599.tif 000078
【図５９】
2018056599.tif 000079
【図６０】
2018056599.tif 000080
【図６１】
2018056599.tif 000081
【図６２】
2018056599.tif 000082
【図６３】
2018056599.tif 000083
【図６４Ａ】
2018056599.tif 000084
【図６４Ｂ】
2018056599.tif 000085
【図６４Ｃ】
2018056599.tif 000086
【図６５】
2018056599.tif 000087
【図６６】
2018056599.tif 000088
【図６７】
2018056599.tif 000089
【図６８】
2018056599.tif 000090
【図６９】
2018056599.tif 000091
【図７０】
2018056599.tif 000092
【図７１】
2018056599.tif 000093
【図７２】
2018056599.tif 000094
【図７３】
2018056599.tif 000095
【図７４】
2018056599.tif 000096
【図７５】
2018056599.tif 000097
【図７６】
2018056599.tif 000098
【図７７】
2018056599.tif 000099
【図７８】
2018056599.tif 000100
【図７９Ａ】
2018056599.tif 000101
【図７９Ｂ】
2018056599.tif 000102
【図７９Ｃ】
2018056599.tif 000103
【図８０】
2018056599.tif 000104
【図８１】
2018056599.tif 000105
【図８２】
2018056599.tif 000106
【図８３】
2018056599.tif 000107
【図８４】
2018056599.tif 000108
【図８５】
2018056599.tif 000109
【図８６Ａ】
2018056599.tif 000110
【図８６Ｂ】
2018056599.tif 000111
【図８６Ｃ】
2018056599.tif 000112
【図８６Ｄ】
2018056599.tif 000113
【図８６Ｅ】
2018056599.tif 000114
【図８６Ｆ】
2018056599.tif 000115
【図８７】
2018056599.tif 000116
【図８８】
2018056599.tif 000117
【図８９】
2018056599.tif 000118
【図９０】
2018056599.tif 000119
【図９１】
2018056599.tif 000120
【図９２】
2018056599.tif 000121
【図９３】
2018056599.tif 000122
【図９４Ａ】
2018056599.tif 000123
【図９４Ｂ】
2018056599.tif 000124
【図９４Ｃ】
2018056599.tif 000125
【図９５】
2018056599.tif 000126
【図９６】
2018056599.tif 000127
【図９７】
2018056599.tif 000128
【図９８】
2018056599.tif 000129
【図９９】
2018056599.tif 000130
【図１００】
2018056599.tif 000131
【図１０１Ａ】
2018056599.tif 000132
【図１０１Ｂ】
2018056599.tif 000133
【図１０１Ｃ】
2018056599.tif 000134
【図１０１Ｄ】
2018056599.tif 000135
【図１０１Ｅ】
2018056599.tif 000136
【図１０１Ｆ】
2018056599.tif 000137
【図１０２】
2018056599.tif 000138
【図１０３】
2018056599.tif 000139
【図１０４】
2018056599.tif 000140
【図１０５】
2018056599.tif 000141
【図１０６】
2018056599.tif 000142
【図１０７】
2018056599.tif 000143
【図１０８】
2018056599.tif 000144
【図１０９Ａ】
2018056599.tif 000145
【図１０９Ｂ】
2018056599.tif 000146
【図１０９Ｃ】
2018056599.tif 000147
【図１１０】
2018056599.tif 000148
【図１１１】
2018056599.tif 000149
【図１１２】
2018056599.tif 000150
【図１１３】
2018056599.tif 000151
【図１１４】
2018056599.tif 000152
【図１１５】
2018056599.tif 000153
【図１１６Ａ】
2018056599.tif 000154
【図１１６Ｂ】
2018056599.tif 000155
【図１１６Ｃ】
2018056599.tif 000156
【図１１６Ｄ】
2018056599.tif 000157
【図１１６Ｅ】
2018056599.tif 000158
【図１１６Ｆ】
2018056599.tif 000159
【図１１６Ｇ】
2018056599.tif 000160
【図１１７】
2018056599.tif 000161
【図１１８】
2018056599.tif 000162
【図１１９Ａ】
2018056599.tif 000163
【図１１９Ｂ】
2018056599.tif 000164
【図１２０】
2018056599.tif 000165
【図１２１】
2018056599.tif 000166
【図１２２】
2018056599.tif 000167
【図１２３】
2018056599.tif 000168