(57)【要約】【課題】電極と半導体層との剥離を抑制する。【解決手段】電極の表面に形成されてＣｕ（ＩｎｘＧａ1-ｘ）Ｓｅ2（０≦ｘ≦１）で示されるＣＩＧＳ系半導体を含む第１層と、前記第１層の表面に形成されてＣｕ（ＩｎｘＧａ1-ｘ）Ｓｅ2（０≦ｘ≦１）で示されるＣＩＧＳ系半導体を含み、１３族元素の原子数に対する１１族元素の原子数の原子数比が前記第１層よりも小さい第２層とを有する光電変換素子。【選択図】図３
2018107234.tif 000002
【特許請求の範囲】
【請求項１】
電極の表面に形成されてＣｕ（ＩｎｘＧａ1-ｘ）Ｓｅ2（０≦ｘ≦１）で示されるＣＩＧＳ系半導体を含む第１層と、
前記第１層の表面に形成されてＣｕ（ＩｎｘＧａ1-ｘ）Ｓｅ2（０≦ｘ≦１）で示されるＣＩＧＳ系半導体を含み、１３族元素の原子数に対する１１族元素の原子数の原子数比が前記第１層よりも小さい第２層と
を有する光電変換素子。
【請求項２】
前記第１層の前記原子数比は１．０以上１．２以下である
請求項１の光電変換素子。
【請求項３】
前記第２層の前記原子数比は０．８より大きく１．０より小さい
請求項１または請求項２の光電変換素子。
【請求項４】
前記電極は、Ｍｏである
請求項１から請求項３の何れかの光電変換素子。
【請求項５】
請求項１から請求項４の何れかの光電変換素子を具備する光電変換装置。
【請求項６】
前記光電変換素子は、７００ｎｍ以上１６００ｎｍ以下の波長帯域の光を光電変換する
請求項５の光電変換装置。
【請求項７】
Ｃｕ（ＩｎｘＧａ1-ｘ）Ｓｅ2（０≦ｘ≦１）で示されるＣＩＧＳ系半導体を含む第１層を電極の表面に形成する程と、
Ｃｕ（ＩｎｘＧａ1-ｘ）Ｓｅ2（０≦ｘ≦１）で示されるＣＩＧＳ系半導体を含み、１３族元素の原子数に対する１１族元素の原子数の原子数比が前記第１層よりも小さい第２層を前記第１層の表面に形成する工程と
を含む光電変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カルコパイライト型半導体を利用した光電変換技術に関する。
【背景技術】
【０００２】
カルコパイライト型の半導体を利用した光電変換技術が従来から提案されている。例えば特許文献１には、ＣＩＳ膜やＣＩＧＳ膜から成るカルコパイライト構造を有する半導体膜を電極上に備える光電変換装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−５６４８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術では、銅（Ｃｕ）とインジウム（Ｉｎ）とを含むプリカーサ膜を電極上に形成してから、プリカーサ膜に対して１６族元素を含む雰囲気中でアニールを実行することで、カルコパイライト構造を有する半導体膜を電極上に形成する。しかし、アニールの過程で電極と半導体膜との間にボイドが発生して、半導体膜と電極との密着性が低く剥離しやすいという問題がある。以上の事情を考慮して、本発明は、電極と半導体層との剥離を抑制することを目的とする。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために、本発明の光電変換素子は、電極の表面に形成されてＣｕ（ＩｎｘＧａ1-ｘ）Ｓｅ2（０≦ｘ≦１）で示されるＣＩＧＳ系半導体を含む第１層と、第１層の表面に形成されてＣｕ（ＩｎｘＧａ1-ｘ）Ｓｅ2（０≦ｘ≦１）で示されるＣＩＧＳ系半導体を含み、１３族元素の原子数に対する１１族元素の原子数の原子数比が第１層よりも小さい第２層とを有する。以上の構成では、電極の表面に形成されてＣｕ（ＩｎｘＧａ1-ｘ）Ｓｅ2（０≦ｘ≦１）で示されるＣＩＧＳ系半導体を含む第１層と、第１層の表面に形成されてＣｕ（ＩｎｘＧａ1-ｘ）Ｓｅ2（０≦ｘ≦１）で示されるＣＩＧＳ系半導体を含み、１３族元素の原子数に対する１１族元素の原子数の原子数比が第１層よりも小さい第２層とを有する。したがって、例えば第２層のみで半導体層を形成する構成と比較して、電極の表面に密着した半導体層を形成でき、電極と半導体層（第１層）との間の剥離を抑制することが可能である。
【０００６】
本発明に係る光電変換素子の好適例において、第１層の原子数比は１．０以上１．２以下である。以上の構成では、第１層において１３族元素の原子数に対する１１族元素の原子数の原子数比は１．０以上１．２以下である。したがって、第１層の原子数比が１．０より小さい、または、１．２より大きい構成と比較して、電極と半導体層（第１層）との間の剥離をより抑制するとともに、平坦かつ均質な第１層を形成することが可能である。
【０００７】
本発明に係る光電変換素子の好適例において、第２層の原子数比は０．８より大きく１．０より小さい。以上の構成では、第２層において１３族元素の原子数に対する１１族元素の原子数の原子数比は０．８より大きく１．０より小さい。したがって、第２層の原子数比が０．８以下または１．０以上の構成と比較して、光電変換素子の光電変換効率をより向上することが可能である。
【０００８】
本発明に係る光電変換素子の好適例において、電極は、Ｍｏである。以上の構成では、Ｍｏで形成される電極を有する。したがって、Ｍｏ以外の材料で電極が形成される方法と比較して、半導体層に対してオーミック接触しやすいという利点がある。
【０００９】
本発明に係る光電変換装置は、上記課題を解決するために、上述した各種の光電変換素子を具備する。
【００１０】
本発明に係る光電変換装置の好適例において、光電変換素子は、７００ｎｍ以上１６００ｎｍ以下の波長帯域の光を光電変換する。
【００１１】
本発明に係る光電変換素子の製造方法は、Ｃｕ（ＩｎｘＧａ1-ｘ）Ｓｅ2（０≦ｘ≦１）で示されるＣＩＧＳ系半導体を含む第１層を電極の表面に形成する程と、Ｃｕ（ＩｎｘＧａ1-ｘ）Ｓｅ2（０≦ｘ≦１）で示されるＣＩＧＳ系半導体を含み、１３族元素の原子数に対する１１族元素の原子数の原子数比が第１層よりも小さい第２層を第１層の表面に形成する工程とを含む。以上の方法では、電極の表面に形成されてＣｕ（ＩｎｘＧａ1-ｘ）Ｓｅ2（０≦ｘ≦１）で示されるＣＩＧＳ系半導体を含む第１層と、第１層の表面に形成されてＣｕ（ＩｎｘＧａ1-ｘ）Ｓｅ2（０≦ｘ≦１）で示されるＣＩＧＳ系半導体を含み、１３族元素の原子数に対する１１族元素の原子数の原子数比が第１層よりも小さい第２層とが形成される。したがって、例えば第２層のみで半導体層を形成する方法と比較して、電極の表面に密着した半導体層を形成でき、電極と半導体層（第１層）との間の剥離を抑制することが可能である。
【図面の簡単な説明】
【００１２】
【図１】本発明の好適な実施形態に係る光電変換装置の模式図である。
【図２】単位素子Ｕの模式図である。
【図３】光電変換装置のうち１個の単位素子に対応する部分の断面図である。
【図４】下部電極を形成する工程の説明図である。
【図５】第１金属膜を形成する工程の説明図である。
【図６】第２金属膜を形成する工程の説明図である。
【図７】第１層を形成する工程の説明図である。
【図８】第１金属膜を形成する工程の説明図である。
【図９】第２金属膜を形成する工程の説明図である。
【図１０】第２層を形成する工程の説明図である。
【図１１】ｎ型バッファ層を形成する工程の説明図である。
【図１２】ｎ型導電層を形成する工程の説明図である。
【図１３】絶縁層を形成する工程の説明図である。
【図１４】変形例に係る第１金属膜を形成する工程の説明図である。
【図１５】変形例に係る第２金属膜を形成する工程の説明図である。
【図１６】変形例に係るｐ型半導体層を形成する工程の説明図である。
【発明を実施するための形態】
【００１３】
＜光電変換装置１００の構成＞
図１は、本発明の好適な形態に係る光電変換装置１００の模式図である。光電変換装置１００は、例えば生体認証のために生体の静脈像を撮像する撮像装置（静脈センサー）であり、図１に示すように基板１０と複数の単位素子Ｕとを具備する。基板１０は、ガラス基板や石英基板等の板状部材である。複数の単位素子Ｕは、基板１０の面上に行列状に配列される。
【００１４】
１個の単位素子Ｕについて図２で代表的に図示した通り、各単位素子Ｕは、定電位線１１２と検出線１１４との交差に対応して配置され、トランジスター１２とトランジスター１３２とトランジスター１３４と光電変換素子１４とを含んで構成される。光電変換素子１４は、受光量に応じた電荷を発生する。本実施形態の光電変換素子１４は、近赤外光（波長帯域７００ｎｍ以上１６００ｎｍ以下）を光電変換する。定電位線１１２と検出線１１４との間にトランジスター１２とトランジスター１３４とが直列に接続される。トランジスター１２のゲート電極は光電変換素子１４に接続され、トランジスター１３２はトランジスター１２のゲート電極と定電位線１１２との間に接続される。
【００１５】
トランジスター１２のゲート電極の電位は、トランジスター１３２がオン状態に制御されることで定電位線１１２の電位に初期化されてから光電変換素子１４の受光量に応じた電位に変化する。したがって、トランジスター１３４がオン状態に制御されると、光電変換素子１４の受光量（トランジスター１２のゲート電極の電位）に応じた電流値の検出信号が定電位線１１２からトランジスター１２とトランジスター１３４とを経由して検出線１１４に出力される。すなわち、単位素子Ｕ内の各トランジスター（１２，１３２，１３４）は、検出信号の入出力の制御（光電変換素子１４の駆動）に使用される半導体素子である。なお、単位素子Ｕの具体的な構成は任意である。
【００１６】
図３は、光電変換装置１００のうち１個の単位素子Ｕに対応する部分の断面図である。図３に示すように、光電変換装置１００は、回路層２０と絶縁層３０と受光層４０とを基板１０の面上に積層した構造である。回路層２０は基板１０と絶縁層３０との間に介在し、絶縁層３０は回路層２０と受光層４０との間に介在する。
【００１７】
回路層２０は、下地層２２と単位素子Ｕ内の各トランジスター（１２，１３２，１３４）と層間絶縁膜２４とを含んで構成される。下地層２２は、トランジスター１２を形成する下地として好適な薄膜であり、例えば窒化珪素（ＳｉＮx）で基板１０の表面に形成された第１下地層２２１と、例えば酸化珪素（ＳｉＯx）で第１下地層２２１の表面に形成された第２下地層２２３との積層で構成される。なお、下地層２２を省略することも可能である。
【００１８】
単位素子Ｕ内の各トランジスター（１２，１３２，１３４）は同様の構成の薄膜トランジスターである。図３にはトランジスター１２のみが代表的に例示されている。トランジスター１２は、半導体層５１とゲート絶縁膜５２とゲート電極５３と第１電極５４（ソース電極およびドレイン電極の一方）と第２電極５５（ソース電極およびドレイン電極の他方）とを含む薄膜トランジスターである。半導体層５１は、例えばポリシリコン等の半導体材料で下地層２２の面上に島状に形成される。ゲート電極５３は、ゲート絶縁膜５２を挟んで半導体層５１のチャネル領域に対向する。層間絶縁膜２４は、半導体層５１とゲート電極５３とを覆う絶縁性の膜体であり、基板１０の全域にわたり略一定の膜厚に形成される。層間絶縁膜２４は、半導体層５１とゲート電極５３とを覆うように基板１０の全域に形成される。第１電極５４および第２電極５５の各々は、層間絶縁膜２４の面上に形成され、層間絶縁膜２４およびゲート絶縁膜５２を貫通する導通孔を介して半導体層５１に導通する。
【００１９】
絶縁層３０は、絶縁膜３２と絶縁膜３４とから構成される。絶縁膜３２は、絶縁性の膜体であり、回路層２０（層間絶縁膜２４）を覆うように基板１０の全域に形成される。絶縁膜３２は、例えば窒化珪素（ＳｉＮx）で形成される。絶縁膜３４は、絶縁膜３２を覆う絶縁性の膜体であり、絶縁膜３２の表面を平坦にする平坦化膜として機能する。絶縁膜３４は、例えば酸化珪素（ＳｉＯx）で形成される。
【００２０】
図３の受光層４０は、図２の光電変換素子１４を含む。光電変換素子１４は、下部電極４１と上部電極４２との間に光電変換層４３を介在させた受光素子である。下部電極４１は、例えばモリブデン（Ｍｏ）等の低抵抗な導電材料で単位素子Ｕ毎に個別に形成され、絶縁層３０と層間絶縁膜２４とを貫通する導通孔（図示略）を介してトランジスター１２のゲート電極５３に導通する。
【００２１】
図３の光電変換層４３は、光を吸収しやすいカルコパイライト型半導体を含んで形成され、受光量に応じた電荷を発生させる。具体的には、光電変換層４３は、ｐ型半導体層４３２とｎ型バッファ層４３４とｎ型導電層４３６とを下部電極４１側からこの順番に積層した構造である。ｐ型半導体層４３２は、入射光を吸収する光吸収層であり、第１層６１と第２層６３との積層で構成される。本実施形態において、第１層６１は、カルコパイライト型半導体を含み、下部電極４１の表面に形成される。第２層６３は、第１層６１と同様のカルコパイライト型半導体を含み、第１層６１の表面に形成される。カルコパイライト型半導体としては、Ｃｕｙ（ＩｎｘＧａ１−ｘ）Ｓｅ２（０≦ｙ≦１，０≦ｘ≦１）で示されるＣＩＧＳ系半導体が好適である。ＣＩＧＳ系半導体とは、例えばＣｕＩｎＳｅ2やＣｕ(Ｉｎ，Ｇａ)Ｓｅ2である。本実施形態では、第１層６１と第２層６３とをＣｕＩｎＳｅ2で形成した場合を例示する。
【００２２】
第２層６３において１３族元素（Ｉｎ）の原子数に対する１１族元素（Ｃｕ）の原子数の比（以下「原子数比」という）Ｃｕ/Ｉｎは、第１層６１よりも小さい。具体的には、第１層６１の原子数比（組成比）Ｃｕ/Ｉｎは１．０以上１．２以下であり、第２層６３の原子数比Ｃｕ/Ｉｎは０．８より大きく１．０より小さい。第２層６３は第１層６１よりも厚い。具体的には、第１層６１の膜厚は、例えば１００ｎｍ以下であり、第２層６３の膜厚は、５００ｎｍ以上である。第１層６１および第２層６３の結晶粒径は、原子数比Ｃｕ/Ｉｎが大きいほど大きく、原子数比Ｃｕ/Ｉｎが小さいほど小さい。したがって、第２層６３の結晶粒径は、第１層６１の結晶粒径よりも小さい。結晶粒径とは、第１層６１と第２層６３の各々を構成する結晶粒（多結晶）の平均粒径である。
【００２３】
ｎ型バッファ層４３４は、例えば硫化カドミウム（ＣｄＳ）でｐ型半導体層４３２上に形成される。ｎ型導電層４３６は、例えば酸化亜鉛（ＺｎＯ）でｎ型バッファ層４３４上に形成される。
【００２４】
下部電極４１および光電変換層４３が形成された絶縁膜３４の表面は絶縁層４５で覆われる。絶縁層４５は、例えば窒化珪素（ＳｉＮx）で形成される。上部電極４２は、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）等の光透過性の導電材料で絶縁層４５の面上に形成されて複数の単位素子Ｕにわたって連続する。上部電極４２は、絶縁層４５に形成された開口部４６を介して光電変換層４３に接触する。受光時に光電変換層４３に発生した電荷に応じた検出信号が光電変換素子１４毎に検出線１１４から外部装置に出力される。
【００２５】
＜光電変換素子１４の製造方法＞
図４から図１３は、以上に説明した光電変換装置１００のうち光電変換素子１４の製造工程の説明図である。最初の工程Ｐ1は、基板１０の面上に回路層２０と絶縁層３０とを積層した状態で開始される。図４に例示される通り、工程Ｐ1では、絶縁層３０の面上に下部電極４１が形成される。下部電極４１は、例えばモリブデンで形成される。下部電極４１の形成には、公知の成膜技術（例えばスパッタリングや真空蒸着等）が採用され得る。
【００２６】
工程Ｐ1で下部電極４１を形成すると、以下に詳述する通り、ＣｕＩｎＳｅ2を含む第１層６１を下部電極４１の表面に形成する工程（工程Ｐ2〜工程Ｐ4）が実行される。本実施形態では、原子数比Ｃｕ/Ｉｎが１．０以上１．２以下となるように第１層６１を形成する。
【００２７】
工程Ｐ1の実行後に、金属膜６１０（プリカーサ膜）を下部電極４１の表面に形成する工程（工程Ｐ2および工程Ｐ3）が実行される。本実施形態では、金属膜６１０は、銅とインジウムとを含み、第１金属膜６１２と第２金属膜６１４との積層で構成される。具体的には、図５に例示される通り、工程Ｐ2では、銅を含む第１金属膜６１２が下部電極４１の表面に形成される。図６に例示される通り、工程Ｐ2の実行後の工程Ｐ3では、インジウムを含む第２金属膜６１４が第１金属膜６１２を覆うように形成される。第１金属膜６１２と第２金属膜６１４との形成には、公知の成膜技術（例えばスパッタリングや真空蒸着等）が採用され得る。第１層６１の原子数比Ｃｕ/Ｉｎは、第１金属膜６１２に対する第２金属膜６１４の膜厚比により制御することが可能である。具体的には、原子数比Ｃｕ/Ｉｎが１．０以上１．２以下となるように第１金属膜６１２に対する第２金属膜６１４の膜厚比を選定する。第１金属膜６１２の膜厚は、例えば２０ｎｍ程度である。第２金属膜６１４の膜厚は、例えば４０ｎｍ程度である。
【００２８】
図７に例示される通り、工程Ｐ3の実行後の工程Ｐ4では、１６族元素を含む雰囲気中で金属膜６１０を加熱することでカルコパイライト型半導体の第１層６１が形成される。本実施形態では、１６族元素はセレン（Ｓｅ）である。具体的には、工程Ｐ4では、セレン系ガス（例えばＨ２Ｓｅ）の雰囲気中で金属膜６１０（第１金属膜６１２および第２金属膜６１４）を加熱することで、ＣｕＩｎＳｅ2を含む第１層６１が形成される。第１層６１の膜厚は、例えば１００ｎｍ以下である。なお、実際には金属膜６１０の膜厚は加熱により大きくなるが、図面では便宜的に加熱前の金属膜６１０と同じ膜厚で図示している。
【００２９】
工程Ｐ2から工程Ｐ4で第１層６１を形成すると、以下に詳述する通り、ＣｕＩｎＳｅ2を含み原子数比Ｃｕ/Ｉｎが第１層６１よりも小さい（つまり結晶粒径が第１層６１よりも小さい）第２層６３を第１層６１の表面に形成する工程（工程Ｐ5〜工程Ｐ7）が実行される。本実施形態では、原子数比Ｃｕ/Ｉｎが０．８より大きく１．０より小さくなるように第２層６３を形成する。
【００３０】
工程Ｐ4の実行後に、金属膜６３０（プリカーサ膜）を第１層６１の表面に形成する工程（工程Ｐ5および工程Ｐ6）が実行される。本実施形態では、金属膜６３０は、銅とインジウムとを含み、第１金属膜６３２と第２金属膜６３４との積層で構成される。具体的には、図８に例示される通り、工程Ｐ5では、銅を含む第１金属膜６３２が第１層６１の表面に形成される。図９に例示される通り、工程Ｐ5の実行後の工程Ｐ6では、インジウムを含む第２金属膜６３４が第１金属膜６３２を覆うように形成される。第１金属膜６３２と第２金属膜６３４との形成には、公知の成膜技術（例えばスパッタリングや真空蒸着等）が採用され得る。第２層６３の原子数比Ｃｕ/Ｉｎは、第１金属膜６３２に対する第２金属膜６３４の膜厚比により制御することが可能である。具体的には、原子数比Ｃｕ/Ｉｎが０．８より大きく１．０より小さくなるように第１金属膜６３２に対する第２金属膜６３４の膜厚比を選定する。第１金属膜６３２の膜厚は、例えば１００ｎｍ程度である。第２金属膜６３４の膜厚は、例えば４００ｎｍ程度である。
【００３１】
図１０に例示される通り、工程Ｐ6の実行後の工程Ｐ7では、１６族元素を含む雰囲気中で金属膜６３０を加熱することでカルコパイライト型半導体の第２層６３が形成される。本実施形態では、１６族元素はセレン（Ｓｅ）である。具体的には、工程Ｐ7では、セレン系ガス（例えばＨ２Ｓｅ）の雰囲気中で金属膜６３０（第１金属膜６３２および第２金属膜６３４）を加熱することで、ＣｕＩｎＳｅ2を含む第２層６３が形成される。第２層６３の膜厚は、例えば５００ｎｍ以上である。なお、実際には金属膜６３０の膜厚は加熱により大きくなるが、図面では便宜的に加熱前の金属膜６３０と同じ膜厚で図示している。以上に例示した工程Ｐ2から工程Ｐ7により、第１層６１と第２層６３との積層で構成されるｐ型半導体層４３２が形成される。なお、第１層６１と第２層６３とは、両者ともＣＩＧＳ系半導体（ＣｕＩｎＳｅ2）から形成されているため、両者間の密着性は高い。
【００３２】
図１１に例示される通り、工程Ｐ7の実行後の工程Ｐ8では、ｎ型バッファ層４３４がｐ型半導体層４３２上に形成される。ｎ型バッファ層４３４は、例えば硫化カドミウム（ＣｄＳ）である。ｎ型バッファ層４３４の形成には、例えば化学浴析出法（ＣＢＤ：Chemical Bath Deposition）等の公知の成膜技術が採用され得る。図１２に例示される通り、工程Ｐ8の実行後の工程Ｐ9では、ｎ型導電層４３６がｎ型バッファ層４３４上に形成される。ｎ型導電層４３６は、例えば酸化亜鉛（ＺｎＯ）である。ｎ型導電層４３６の形成には、例えばスパッタリングや有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）等の公知の成膜技術が採用され得る。
【００３３】
図１３に例示される通り、工程Ｐ9の実行後の工程Ｐ10では、下部電極４１および光電変換層４３が形成された絶縁膜３４の表面を覆うように絶縁層４５が形成される。絶縁層４５は、例えば窒化珪素（ＳｉＮx）で形成される。絶縁層４５は、例えば化学気相成長（ＣＶＤ：Chemical Vapor Deposition）等の公知の成膜技術により窒化珪素（ＳｉＮx）を堆積した後に、例えばフォトリソグラフィやエッチングにより表面を選択的に除去することで形成される。
【００３４】
工程Ｐ10における絶縁層４５の形成後に上部電極４２を形成することで、図３の光電変換素子１４が製造される。上部電極４２は、ＩＴＯやＩＺＯ等の光透過性の導電材料で形成される。上部電極４２の形成には、公知の成膜技術（例えばスパッタリングや真空蒸着等）が採用される。
【００３５】
ところで、ｐ型半導体層４３２を第２層のみで形成した場合（以下「対比例」という）、下部電極４１とｐ型半導体層４３２との剥離が発生しやすいという問題がある。図１４から図１６は、対比例におけるｐ型半導体層４３２を形成する工程（工程ＰB-1〜工程ＰB-3）の説明図である。対比例では、全体にわたり原子数比Ｃｕ/Ｉｎが０．８より大きく１．０より小さくなるようにｐ型半導体層４３２を形成する。図１４に例示される通り、最初の工程ＰB-1では、銅を含む第１金属膜６３２が例えばスパッタリングで下部電極４１の表面に形成される。図１５に例示される通り、工程ＰB-1の実行後の工程ＰB-2では、第１金属膜６３２を覆うインジウムの第２金属膜６３４が例えばスパッタリングで形成される。そして、図１６に例示される通り、工程ＰB-2の実行後の工程ＰB-3において、セレン系ガスの雰囲気中で金属膜６３０（第１金属膜６３２および第２金属膜６３４）を加熱することで、ＣｕＩｎＳｅ2を含むｐ型半導体層４３２が形成される。
【００３６】
ここで、下部電極４１とｐ型半導体層４３２との密着性には、ｐ型半導体層４３２の原子数比Ｃｕ/Ｉｎが影響する。具体的には、ｐ型半導体層４３２の原子数比Ｃｕ/Ｉｎが大きいほど、下部電極４１とｐ型半導体層４３２との間でのボイドの発生を低減でき、下部電極４１とｐ型半導体層４３２との密着性が高いという知見が得られた。ボイドとは、セレン系ガスと金属膜（プリカーサ膜）とが熱処理により反応（セレン化アニール）する際に、下部電極４１と金属膜との間に発生する空隙のことである。全体にわたり原子数比Ｃｕ/Ｉｎが０．８より大きく１．０より小さくなるようにｐ型半導体層４３２を形成する対比例の場合、下部電極４１とｐ型半導体層４３２との間にボイド４が発生し、両者間の密着性が弱まり剥離しやすくなるという問題がある。
【００３７】
対比例とは対照的に、本実施形態の製造方法によれば、カルコパイライト型半導体を含むｐ型半導体層４３２のうち下部電極４１に密接している第１層６１は、対比例のｐ型半導体層４３２の原子数比Ｃｕ/Ｉｎよりも大きい。本実施形態の第１層６１の原子数比Ｃｕ/Ｉｎは、上述した通り、１．０以上１．２以下である。したがって、本実施形態では、対比例と比較して下部電極４１とｐ型半導体層４３２（第１層６１）との密着性は高い。ただし、全体にわたり原子数比Ｃｕ/Ｉｎが大きいｐ型半導体層４３２を形成した場合、下部電極４１とｐ型半導体層４３２との密着性は高いものの、光電変換効率が低下するといった問題がある。そこで、本実施形態のｐ型半導体層４３２では、原子数比Ｃｕ/Ｉｎが第１層６１よりも小さい第２層６３を第１層６１の表面に形成することで、充分に高い光電変換効率を実現することが可能である。
【００３８】
以上に説明した通り、本実施形態では、下部電極４１との密着性が高い第１層６１と、原子数比Ｃｕ/Ｉｎが第１層６１よりも小さい第２層６３とを積層したｐ型半導体層４３２が形成される。したがって、下部電極４１とｐ型半導体層４３２（第１層６１）との間の剥離を抑制するとともに、光電変換効率が高いｐ型半導体層４３２を形成することが可能である。つまり、下部電極４１とｐ型半導体層４３２（第１層６１）との間の剥離の抑制と光電変換効率の確保とを両立できる。
【００３９】
＜変形例＞
以上に例示した形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様を適宜に併合することも可能である。
【００４０】
（１）前述の形態では、第１層６１の原子数比Ｃｕ/Ｉｎは１．０以上１．２以下である構成を例示したが、第２層６３の原子数比Ｃｕ/Ｉｎよりも大きければ第１層６１の原子数比Ｃｕ/Ｉｎは任意である。ただし、第１層６１の原子数比Ｃｕ/Ｉｎが１．２より大きい場合、工程Ｐ4のセレン化アニールにより不純物（ＣｕＳｅ）の発生が増加し、平坦かつ均質な第１層６１が形成されないといった問題がある。また、第１層６１の原子数比Ｃｕ/Ｉｎが１．０より小さい場合は、上述した通り、第１層６１と下部電極４１の間にボイドが発生しやすいといった問題がある。したがって、第１層６１の原子数比Ｃｕ/Ｉｎを１．０以上１．２以下とする構成によれば、下部電極４１とｐ型半導体層４３２（第１層６１）との間の剥離をより抑制するとともに、平坦かつ均質な第１層６１を形成することが可能である。
【００４１】
（２）前述の形態では、第２層６３の原子数比Ｃｕ/Ｉｎが０．８より大きく１．０より小さい構成を例示したが、第１層６１の原子数比Ｃｕ/Ｉｎよりも小さければ第２層６３の原子数比Ｃｕ/Ｉｎは任意である。ただし、第２層６３の原子数比Ｃｕ/Ｉｎが１．０以上の場合、上述した通り、光電変換効率が低下するといった問題がある。また、第２層６３の原子数比Ｃｕ/Ｉｎが０．８以下の場合にも、光電変換効率が低下するといった問題がある。したがって、第２層６３の原子数比Ｃｕ/Ｉｎが０．８より大きく１．０より小さい構成によれば、充分な光電変換効率を実現することが可能である。
【００４２】
（３）前述の形態では、第１層６１の表面に密着するように第２層６３を形成したが、ｐ型半導体層４３２の積層構造は以上の例示に限定されない。具体的には、下部電極４１とｐ型半導体層４３２との密着性および充分な光電変化効率の確保ができれば、第１層６１と第２層６３との間に他の導電層を介在させることも可能である。
【００４３】
（４）前述の形態では、ＣｕＩｎＳｅ2をＣＩＧＳ系半導体として含む第１層６１と第２層６３とを形成したが、ＣＩＧＳ系半導体はＣｕＩｎＳｅ2に限定されない。例えば、Ｃｕ(Ｉｎ，Ｇａ)Ｓｅ2をＣＩＧＳ系半導体として含む第１層６１と第２層６３とを形成することや、第１層６１および第２層６３のいずれか一方をＣｕ(Ｉｎ，Ｇａ)Ｓｅ2で形成し、他方をＣｕＩｎＳｅ2で形成することも可能である。第１層６１をＣｕ(Ｉｎ，Ｇａ)Ｓｅ2で形成する場合、銅とガリウム（Ｇａ）とを含む第１金属膜６１２を形成し（工程Ｐ2）、第１金属膜６１２の表面にインジウムを含む第２金属膜６１４を形成する（工程Ｐ3）。工程Ｐ3の実施後に、金属膜６１０をセレン化アニールする（工程Ｐ4）。第２層６３をＣｕ(Ｉｎ，Ｇａ)Ｓｅ2で形成する場合も、第１層６１をＣｕ(Ｉｎ，Ｇａ)Ｓｅ2で形成する場合と同様の方法である。なお、ＣＩＧＳ系半導体をＣｕ(Ｉｎ，Ｇａ)Ｓｅ2とする場合、原子数比は、１３族元素（ＩｎおよびＧａ）の原子数に対する１１族元素の原子数比Ｃｕ/(Ｉｎ＋Ｇａ)で表現される。
【００４４】
（５）前述の形態では、モリブデンで下部電極４１を形成する構成を例示したが、下部電極４１の材料はモリブデンに限定されない。例えばチタン（Ｔｉ）、クロム（Ｃｒ）またはバナジウム（Ｖ）等で下部電極４１を形成することも可能である。ただし、モリブデンで下部電極４１を形成する前述の形態によれば、モリブデン以外の材料で下部電極４１を形成する構成と比較して、下部電極４１とｐ型半導体層４３２とがオーミック接触しやすいという利点がある。
【００４５】
（６）前述の形態では、銅を含む第１金属膜（６１２，６３２）とインジウムを含む第２金属膜（６１４，６３４）とを積層した金属膜（６１，６３）を形成したが、金属膜の形成は以上の方法に限定されない。例えば、銅とインジウムとを含む合金で金属膜を形成する方法や、インジウムを含む膜の表面に銅を含む膜を積層した金属膜を形成する方法も採用され得る。ただし、インジウムのような低融点金属には凝集が発生しやすいという傾向があるから、インジウムの金属膜の表面には凹凸が発生し得る。したがって、当該金属膜の表面に銅を成膜する方法では、銅の金属膜を平坦かつ均質に形成することが困難である。他方、前述の実施形態のように、銅を含む第１金属膜（６１２，６３２）の表面にインジウムを成膜する方法によれば、第１金属膜（６１２，６３２）が平坦かつ均質に形成される。したがって、インジウムの凝集の影響を低減した平坦かつ均質な金属膜を形成できるという利点がある。
【００４６】
（７）前述の各形態では、工程Ｐ4および工程Ｐ7では、１６族元素をセレンとしてセレン系ガスを含む雰囲気中で金属膜（６１０，６３０）を加熱したが、金属膜の加熱に利用される１６族元素は以上の例示に限定されない。例えば、１６族元素を硫黄（Ｓ）として硫黄系ガス（例えばＨ２Ｓ）を含む雰囲気中で金属膜（６１０，６３０）を加熱（硫化アニール）することも可能である。前述の対比例において図１６の工程ＰB-3で硫化アニールを実行した場合にも、セレン化アニールの場合と同様に、下部電極４１とｐ型半導体層４３２との間にボイド４が発生し得るから、ボイド４の発生を抑制し得る前述の形態は有効である。
【００４７】
（８）前述の各形態では、トランジスター１２のゲート電極５３に光電変換素子１４（下部電極４１）を接続したが、光電変換素子１４の接続先は適宜に変更される。例えば、トランジスター１２の第１電極５４や第２電極５５に光電変換素子１４を接続した構成も採用され得る。もっとも、回路層２０に形成される半導体素子はトランジスター１２に限定されない。例えばダイオード等の半導体素子を回路層２０に形成した構成にも本発明は適用される。また、前述の各形態では、基板１０の表面に形成されたトランジスター１２（薄膜トランジスター）を例示したが、半導体基板を基板１０として利用した構成では、トランジスター１２を基板１０に直接的に形成することが可能である。
【００４８】
（９）前述の各形態では、生体認証用の静脈像を撮像する光電変換装置１００（静脈センサー）を例示したが、本発明の用途は任意である。例えば、静脈像のほか指紋や虹彩を含む生体情報の取得に光電変換装置１００を利用することも可能である。また、例えば、光電変換装置１００が撮像した生体の静脈像から血中アルコール濃度を推定するアルコール検出装置や、光電変換装置１００が撮像した生体の静脈像から血糖値を推定する血糖値推定装置等の医療機器にも本発明は適用され得る。撮像結果を利用した血中アルコール濃度の推定には公知の技術が任意に採用され得る。また、印刷物から画像を読取る画像読取装置に本発明を適用することも可能である。なお、画像読取装置に本発明を適用する場合には可視光が撮像光として好適に利用される。光電変換素子１４の用途は撮像に限定されない。例えば、太陽光を電気エネルギーに変換および蓄積する太陽電池に前述の各形態に係る光電変換素子１４を利用することも可能である。
【符号の説明】
【００４９】
１０…基板、１００…光電変換装置、１１２…定電位線、１１４…検出線、１２，１３２，１３４…トランジスター、１４…光電変換素子、２０…回路層、２２…下地層、２２１…第１下地層、２２３…第２下地層、２４…層間絶縁膜、３０…絶縁層、３２，３４…絶縁膜、４…ボイド、４０…受光層、４１…下部電極、４２…上部電極、４３…光電変換層、４３２…ｐ型半導体層、４３４…ｎ型バッファ層、４３６…ｎ型導電層、４５…絶縁層、４６…開口部、５１…半導体層、５２…ゲート絶縁膜、５３…ゲート電極、５４…第１電極、５５…第２電極、６１０，６３０…金属膜、６１２，６３２…第１金属膜、６１４，６３４…第２金属膜。
【図１】
2018107234.tif 000003
【図２】
2018107234.tif 000004
【図３】
2018107234.tif 000005
【図４】
2018107234.tif 000006
【図５】
2018107234.tif 000007
【図６】
2018107234.tif 000008
【図７】
2018107234.tif 000009
【図８】
2018107234.tif 000010
【図９】
2018107234.tif 000011
【図１０】
2018107234.tif 000012
【図１１】
2018107234.tif 000013
【図１２】
2018107234.tif 000014
【図１３】
2018107234.tif 000015
【図１４】
2018107234.tif 000016
【図１５】
2018107234.tif 000017
【図１６】
2018107234.tif 000018