(57)【要約】      （修正有）【課題】寸法精度の高い外部電極を積層体の底面に低コストで形成できる積層型電子部品の製造方法を提供する。【解決手段】積層型電子部品の製造方法は、複数のセラミック層を含む積層体１０を形成する工程と、積層体の底面に外部電極導体層３０を形成する工程と、外部電極導体層３０を形成した後に、外部電極導体層３０の一部および積層体１０の底面の一部のうちの少なくとも外部電極導体層３０の一部を除去して溝１５を形成する工程と、個片化用ダイサーブレード５２で、積層体１０を複数のチップ領域に分割して個片化する工程とを有する。【選択図】図２Ｃ
2018107412.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層を含む積層体を形成する工程と、
前記積層体の底面に外部電極導体層を形成する工程と、
前記外部電極導体層を形成した後に、前記外部電極導体層の一部および前記積層体の底面の一部のうちの少なくとも前記外部電極導体層の一部を除去して溝を形成する工程と、
前記積層体を複数のチップ領域に分割して個片化する工程と
を備える、積層型電子部品の製造方法。
【請求項２】
前記溝を形成する工程において、ダイサーブレードを用いて、前記溝を形成する、請求項１に記載の積層型電子部品の製造方法。
【請求項３】
前記個片化する工程において、ダイサーブレードを用いて、個片化する、請求項２に記載の積層型電子部品の製造方法。
【請求項４】
前記溝を形成する工程に用いるダイサーブレードと前記個片化する工程に用いるダイサーブレードとを同時に走査する、請求項１から３の何れか一つに記載の積層型電子部品の製造方法。
【請求項５】
前記溝を形成する工程を前記個片化する工程よりも前に行う、請求項１から３の何れか一つに記載の積層型電子部品の製造方法。
【請求項６】
前記溝を形成する工程において、前記外部電極導体層の一部および前記積層体の底面の一部を除去して溝を形成する、請求項１から５の何れか一つに記載の積層型電子部品の製造方法。
【請求項７】
前記個片化する工程に用いるダイサーブレードの走査方向は、２つの方向を含み、
前記２つの方向のうちの１つの方向は、前記溝を形成する工程に用いるダイサーブレードの走査方向と同じ方向である、請求項３に記載の積層型電子部品の製造方法。
【請求項８】
前記溝を形成する工程に用いるダイサーブレードと前記個片化する工程に用いるダイサーブレードとを、前記積層体に設けられた同じカットマークを基準として位置決めし、走査する、請求項３に記載の積層型電子部品の製造方法。
【請求項９】
前記個片化する工程において、前記積層体を分割して前記積層体に分割面を形成し、
前記外部電極導体層を形成する工程の後に、前記積層体の底面と前記積層体の分割面との交差する角部に、切欠溝を形成する工程を有する、請求項１から８の何れか一つに記載の積層型電子部品の製造方法。
【請求項１０】
前記個片化する工程に用いるダイサーブレードの幅Ｗ２は、前記溝を形成する工程に用いるダイサーブレードの幅Ｗ１よりも小さい、請求項３に記載の積層型電子部品の製造方法。
【請求項１１】
前記溝を形成する工程に用いるダイサーブレードの幅Ｗ１と前記個片化する工程に用いるダイサーブレードの幅Ｗ２とは、同じである、請求項３に記載の積層型電子部品の製造方法。
【請求項１２】
複数のセラミック層を含む積層体と、
前記積層体に設けられた外部電極と
を備え、
前記積層体の底面には、溝が設けられ、
前記外部電極は、前記積層体の前記底面に、設けられている、積層型電子部品。
【請求項１３】
前記溝の内面は、底面と、側面と、前記底面と前記側面との間の凹曲面の接続部分とを含む、請求項１２に記載の積層型電子部品。
【請求項１４】
前記積層体は、前記複数のセラミック層の間に設けられた複数のコイルパターンを有し、
前記複数のコイルパターンは、互いに電気的に接続されて、螺旋状のコイルを構成する、請求項１２または１３に記載の積層型電子部品。
【請求項１５】
前記複数のセラミック層の積層方向は、前記積層体の前記底面と直交する方向であり、
前記螺旋状のコイルの軸は、前記積層体の前記底面と直交する、請求項１４に記載の積層型電子部品。
【請求項１６】
前記複数のセラミック層の積層方向は、前記積層体の前記底面と直交する方向であり、
前記螺旋状のコイルの軸は、前記積層体の前記底面と平行である、請求項１４に記載の積層型電子部品。
【請求項１７】
前記積層体の底面と前記積層体の外面との交差する角部に、切欠溝が設けられている、請求項１２から１６の何れか一つに記載の積層型電子部品。
【請求項１８】
前記溝の底面には、前記溝の延在方向に沿って延在する複数の凹部を有する、請求項１２から１７の何れか一つに記載の積層型電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型電子部品の製造方法および積層型電子部品に関する。
【背景技術】
【０００２】
従来、積層型電子部品としては、特許第３３５１７３８号公報（特許文献１）に記載されたものがある。この積層型電子部品は、積層体と、積層体内に設けられたコイルと、積層体に設けられコイルに電気的に接続された外部電極とを有する。外部電極とコイルとの間に発生する浮遊容量を抑制するために、所定形状の外部電極を積層体の底面の一部に設けている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３３５１７３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、前記従来の積層型電子部品を製造しようとすると、外部電極の形成時に、積層体の上面側を保持し、ディップ法により外部電極を形成することが考えられる。ディップ法は、最も容易で低コストである。しかしながら、ディップ法では、積層体の底面の一部に寸法精度の高い外部電極を形成することは困難であるという問題がある。
【０００５】
そこで、本発明の課題は、寸法精度の高い外部電極を積層体の底面に低コストで形成できる積層型電子部品の製造方法および積層型電子部品を提供することにある。
【課題を解決するための手段】
【０００６】
前記課題を解決するため、本発明の積層型電子部品の製造方法は、
複数のセラミック層を含む積層体を形成する工程と、
前記積層体の底面に外部電極導体層を形成する工程と、
前記外部電極導体層を形成した後に、前記外部電極導体層の一部および前記積層体の底面の一部のうちの少なくとも前記外部電極導体層の一部を除去して溝を形成する工程と、
前記積層体を複数のチップ領域に分割して個片化する工程と
を備える。
【０００７】
本発明の積層型電子部品の製造方法によれば、外部電極導体層の一部および積層体の底面の一部のうちの少なくとも外部電極導体層の一部を除去して溝を形成し、積層体を複数のチップ領域に分割して個片化するので、所定形状の外部電極を形成できる。これにより、寸法精度の高い外部電極を積層体の底面に低コストで形成できる。
【０００８】
また、積層型電子部品の製造方法の一実施形態では、前記溝を形成する工程において、ダイサーブレードを用いて、前記溝を形成する。
【０００９】
前記実施形態によれば、ダイサーブレードを用いることにより、容易に溝を形成することができる。
【００１０】
また、積層型電子部品の製造方法の一実施形態では、前記個片化する工程において、ダイサーブレードを用いて、個片化する。
【００１１】
前記実施形態によれば、個片化する工程では、溝を形成する工程と同様のダイサーブレードを用いることができ、製法を単純化できる。
【００１２】
また、積層型電子部品の製造方法の一実施形態では、前記溝を形成する工程に用いるダイサーブレードと前記個片化する工程に用いるダイサーブレードとを同時に走査する。
【００１３】
前記実施形態によれば、溝形成工程に用いるダイサーブレードと個片化工程に用いるダイサーブレードとを同時に走査するので、製造時間を短縮化できる。
【００１４】
また、積層型電子部品の製造方法の一実施形態では、前記溝を形成する工程を前記個片化する工程よりも前に行う。
【００１５】
前記実施形態によれば、溝を形成する工程を個片化する工程よりも前に行うので、積層体を安定した状態で保持したまま溝を形成することができ、溝を正確な位置に形成することができる。
【００１６】
また、積層型電子部品の製造方法の一実施形態では、前記溝を形成する工程において、前記外部電極導体層の一部および前記積層体の底面の一部を除去して溝を形成する。
【００１７】
前記実施形態によれば、積層体の底面の一部を除去して溝を形成するので、積層型電子部品を実装基板に実装する際、積層型電子部品の外部電極をはんだにより実装基板に接合すると、はんだが積層体の溝の内面を濡れ上がることができる。これにより、積層型電子部品の接合強度が向上し、積層型電子部品の姿勢が安定する。
【００１８】
また、積層型電子部品の製造方法の一実施形態では、
前記個片化する工程に用いるダイサーブレードの走査方向は、２つの方向を含み、
前記２つの方向のうちの１つの方向は、前記溝を形成する工程に用いるダイサーブレードの走査方向と同じ方向である。
【００１９】
前記実施形態によれば、個片化工程におけるダイサーブレードの走査方向の１つの方向は、溝形成工程におけるダイサーブレードの走査方向と同じ方向であるので、積層体の方向を変えることなく、個片化と溝形成とを行うことができる。
【００２０】
また、積層型電子部品の製造方法の一実施形態では、前記溝を形成する工程に用いるダイサーブレードと前記個片化する工程に用いるダイサーブレードとを、前記積層体に設けられた同じカットマークを基準として位置決めし、走査する。
【００２１】
前記実施形態によれば、溝を形成する工程と個片化する工程において、同じカットマークを用いて、ダイサーカットを行うので、カットの位置合わせが容易となる。
【００２２】
また、積層型電子部品の製造方法の一実施形態では、
前記個片化する工程において、前記積層体を分割して前記積層体に分割面を形成し、
前記外部電極導体層を形成する工程の後に、前記積層体の底面と前記積層体の分割面との交差する角部に、切欠溝を形成する工程を有する。
【００２３】
前記実施形態によれば、積層体の底面と積層体の外面（分割面）との交差する角部に切欠溝が形成された積層型電子部品を製造することができる。したがって、積層型電子部品を実装基板に実装する際、積層型電子部品の外部電極をはんだにより実装基板に接合すると、はんだが切欠溝を濡れ上がり、はんだが積層体の外面よりも外側にはみ出ることを低減できる。これにより、積層型電子部品の実装面積を低減できる。
【００２４】
また、積層型電子部品の製造方法の一実施形態では、前記個片化する工程に用いるダイサーブレードの幅Ｗ２は、前記溝を形成する工程に用いるダイサーブレードの幅Ｗ１よりも小さい。
【００２５】
前記実施形態によれば、個片化する工程に用いるダイサーブレードの幅Ｗ２は、溝を形成する工程に用いるダイサーブレードの幅Ｗ１よりも小さいので、個片化の幅を小さくできて、歩留まりを向上できる。
【００２６】
また、積層型電子部品の製造方法の一実施形態では、前記溝を形成する工程に用いるダイサーブレードの幅Ｗ１と前記個片化する工程に用いるダイサーブレードの幅Ｗ２とは、同じである。
【００２７】
前記実施形態によれば、溝を形成する工程に用いるダイサーブレードの幅Ｗ１と個片化する工程に用いるダイサーブレードの幅Ｗ２とは、同じであるので、溝形成工程と個片化工程においてダイサーブレードを共通化できる。
【００２８】
また、積層型電子部品の一実施形態では、
複数のセラミック層を含む積層体と、
前記積層体に設けられた外部電極と
を備え、
前記積層体の底面には、溝が設けられ、
前記外部電極は、前記積層体の前記底面に、設けられている。
【００２９】
前記実施形態によれば、外部電極は、積層体の底面に、設けられているので、積層型電子部品を実装基板に実装する際、積層型電子部品の外部電極をはんだにより実装基板に接合すると、はんだが溝の内面を濡れ上がって、積層型電子部品の接合強度が向上し、積層型電子部品の姿勢が安定する。
【００３０】
また、積層型電子部品の一実施形態では、前記溝の内面は、底面と、側面と、前記底面と前記側面との間の凹曲面の接続部分とを含む。
【００３１】
前記実施形態によれば、接続部分は、凹曲面に形成されているので、接続部分における応力集中を分散して、強度を向上できる。
【００３２】
また、積層型電子部品の一実施形態では、
前記積層体は、前記複数のセラミック層の間に設けられた複数のコイルパターンを有し、
前記複数のコイルパターンは、互いに電気的に接続されて、螺旋状のコイルを構成する。
【００３３】
前記実施形態によれば、積層型電子部品として、インダクタ部品に適用できる。
【００３４】
また、積層型電子部品の一実施形態では、
前記複数のセラミック層の積層方向は、前記積層体の前記底面と直交する方向であり、
前記螺旋状のコイルの軸は、前記積層体の前記底面と直交する。
【００３５】
前記実施形態によれば、積層型電子部品として、いわゆる、縦積層で縦巻きのインダクタ部品に適用できる。
【００３６】
また、積層型電子部品の一実施形態では、
前記複数のセラミック層の積層方向は、前記積層体の前記底面と直交する方向であり、
前記螺旋状のコイルの軸は、前記積層体の前記底面と平行である。
【００３７】
前記実施形態によれば、積層型電子部品として、いわゆる、縦積層で横巻きのインダクタ部品に適用できる。
【００３８】
また、積層型電子部品の一実施形態では、前記積層体の底面と前記積層体の外面との交差する角部に、切欠溝が設けられている。
【００３９】
前記実施形態によれば、積層型電子部品を実装基板に実装する際、積層型電子部品の外部電極をはんだにより実装基板に接合すると、はんだが切欠溝を濡れ上がり、はんだが積層体の外面よりも外側にはみ出ることを低減できる。これにより、積層型電子部品の実装面積を低減できる。
【００４０】
また、積層型電子部品の一実施形態では、前記溝の底面には、前記溝の延在方向に沿って延在する複数の凹部を有する。
【００４１】
前記実施形態によれば、積層型電子部品を製造する際に、溝の形成に用いるダイサーブレードの幅を溝幅よりも小さくして、このダイサーブレードにより複数の凹部を形成することで、溝を形成することができる。したがって、幅の小さなダイサーブレードを用いることができる。
【発明の効果】
【００４２】
本発明の積層型電子部品の製造方法によれば、外部電極導体層の一部および積層体の底面の一部のうちの少なくとも外部電極導体層の一部を除去して溝を設け、積層体を複数のチップ領域に分割して個片化するので、所定形状の外部電極を形成できる。これにより、寸法精度の高い外部電極を積層体の底面に低コストで形成できる。
【００４３】
本発明の積層型電子部品によれば、外部電極は、積層体の底面に、設けられているので、積層型電子部品を実装基板に実装する際、積層型電子部品の外部電極をはんだにより実装基板に接合すると、はんだが溝の内面を濡れ上がって、積層型電子部品の接合強度が向上し、積層型電子部品の姿勢が安定する。
【図面の簡単な説明】
【００４４】
【図１】本発明の積層型電子部品の第１実施形態を示す断面図である。
【図２Ａ】本発明の積層型電子部品の製造方法の第１実施形態を示す斜視図である。
【図２Ｂ】本発明の積層型電子部品の製造方法の第１実施形態を示す断面図である。
【図２Ｃ】本発明の積層型電子部品の製造方法の第１実施形態を示す断面図である。
【図２Ｄ】本発明の積層型電子部品の製造方法の第１実施形態を示す平面図である。
【図３】本発明の積層型電子部品の第２実施形態を示す断面図である。
【図４Ａ】本発明の積層型電子部品の製造方法の第２実施形態を示す斜視図である。
【図４Ｂ】本発明の積層型電子部品の製造方法の第２実施形態を示す断面図である。
【図５Ａ】本発明の積層型電子部品の第３実施形態を示す底面図である。
【図５Ｂ】本発明の積層型電子部品の第３実施形態を示す側面図である。
【図６Ａ】積層型電子部品の溝の他の形状を示す断面図である。
【図６Ｂ】積層型電子部品の溝の他の形状を示す断面図である。
【図６Ｃ】積層型電子部品の溝の他の形状を示す断面図である。
【発明を実施するための形態】
【００４５】
以下、本発明を図示の実施の形態により詳細に説明する。
【００４６】
（第１実施形態）
図１は、本発明の積層型電子部品の第１実施形態を示す断面図である。図１に示すように、積層型電子部品１は、積層体１０と、積層体１０に設けられた外部電極３１，３２とを有する。積層体１０は、その内部に、螺旋状のコイル２０を有する。外部電極３１，３２は、コイル２０に電気的に接続されている。積層型電子部品１は、インダクタ部品である。
【００４７】
積層型電子部品１は、外部電極３１，３２を介して、図示しない回路基板の配線に電気的に接続される。積層型電子部品１は、例えば、ノイズ除去フィルタとして用いられ、パソコン、ＤＶＤプレーヤー、デジカメ、ＴＶ、携帯電話、カーエレクトロニクスなどの電子機器に用いられる。
【００４８】
積層体１０は、複数のセラミック層１１を積層して構成される。セラミック層１１は、例えば、フェライトなどの磁性体からなる。積層体１０は、略直方体状に形成されている。複数のセラミック層１１の積層方向Ａは、積層体１０の底面１０ａと直交する方向である。積層体１０の底面１０ａとは、積層型電子部品１を実装基板に実装する面である。図１において、紙面の手前から奥の方向を積層体１０の幅方向とし、紙面の左右方向を積層体１０の長さ方向とする。
【００４９】
積層体１０の底面１０ａには、溝１５が設けられている。溝１５は、積層体１０の幅方向に延在し、積層体１０の長さ方向の中央部に設けられている。底面１０ａは、溝１５を挟んで、幅方向の両側に分断されている。言い換えると、積層体１０は、幅方向の両側のそれぞれに、脚部を有する。
【００５０】
溝１５の内面は、底面１５ａと、側面１５ｂと、底面１５ａと側面１５ｂとの間の接続部分１５ｃとを含む。溝１５の内面の形状は、略矩形状に形成される。底面１５ａおよび側面１５ｂは、それぞれ、平坦に形成されている。接続部分１５ｃは、凹曲面に形成されている。凹曲面の接続部分１５ｃにより、接続部分１５ｃにおける応力集中を分散して、強度を向上できる。
【００５１】
外部電極３１，３２は、積層体１０の底面１０ａに、設けられている。つまり、第１外部電極３１は、幅方向の一方側の底面１０ａ（脚部）に設けられ、第２外部電極３２は、幅方向の他方側の底面１０ａ（脚部）に設けられている。
【００５２】
コイル２０は、複数のセラミック層１１の間に設けられた複数のコイルパターン２３を有する。複数のコイルパターン２３は、図示しないビア導体を介して、互いに電気的に接続されて、螺旋状のコイル２０を構成する。コイル２０の軸は、底面１０ａと直交し、セラミック層１１の積層方向と一致する。つまり、積層型電子部品１は、いわゆる、縦積層で縦巻きのインダクタ部品である。
【００５３】
コイル２０の両端のそれぞれには、第１引出導体２１と第２引出導体２２が設けられている。第１引出導体２１は、幅方向の一方側の底面１０ａから露出して第１外部電極３１に接触している。第２引出導体２２は、幅方向の他方側の底面１０ａから露出して第２外部電極３２に接触している。
【００５４】
前記積層型電子部品１によれば、外部電極３１，３２は、積層体１０の底面１０ａに、設けられているので、積層型電子部品１を図示しない実装基板に実装する際、積層型電子部品１の外部電極３１，３２をはんだにより実装基板に接合すると、はんだが溝１５の内面を濡れ上がって、積層型電子部品１の接合強度が向上し、積層型電子部品１の姿勢が安定する。
【００５５】
次に、積層型電子部品１の製造方法について説明する。
【００５６】
図２Ａに示すように、複数のセラミック層１１を含む積層体１０を形成する。具体的に述べると、所定のセラミック層となるグリーンシート１１上に、スクリーン印刷などを用いて、コイルパターン２３を形成する。また、所定のセラミック層１１となるグリーンシートに、レーザーなどを用いてスルーホールを形成し、コイルパターン２３と同時に、第１引出導体層２５および第２引出導体層２６をスルーホールに形成する。第１引出導体層２５は、第１引出導体２１を構成し、第２引出導体層２６は、第２引出導体２２を構成する。図２Ａでは、コイルパターン２３、第１引出導体層２５および第２引出導体層２６をハッチングにて示す。
【００５７】
そして、全てのセラミック層１１となるグリーンシートを積層方向Ａに積層して圧着し、未焼成の積層体１０を形成する。図２Ａでは、積層体１０の底面１０ａを下側にして示している。図２Ａでは、分かりやすくするため、単体のチップのみを示すが、実際は、図２Ｂに示すように単体のチップが隣接して複数のチップを構成している。
【００５８】
その後、図２Ｂに示すように、積層体１０の底面１０ａに、スクリーン印刷などを用いて、外部電極導体層３０を形成する。外部電極導体層３０は、外部電極３１，３２を構成する。外部電極導体層３０を、底面１０ａの全面に塗布しているが、底面１０ａの一部に塗布してもよい。図２Ｂでは、積層体１０の底面１０ａを上側にして示している。
【００５９】
そして、図２Ｃに示すように、外部電極導体層３０を形成した後に、外部電極導体層３０の一部および積層体１０の底面１０ａの一部を除去して溝１５を形成する（以下、溝形成工程という）。つまり、溝１５は、外部電極導体層３０の一部と、外部電極導体層３０の一部の直下の積層体１０の底面１０ａの一部とに、連続して設けられる。また、積層体１０を複数のチップ領域に分割して個片化する（以下、個片化工程という）。これにより、図２Ｄの平面図に示すように、所定形状の外部電極３１，３２を有する複数の積層型電子部品１を形成する。
【００６０】
具体的に述べると、積層体１０の底面１０ａの反対側の面に保持シート５０を貼り付けて、複数のチップに個片化する際に、複数のチップがばらばらにならないように固定する。保持シート５０は、例えば、後述の焼成工程などにおいて取り除かれる。
【００６１】
そして、溝形成工程において、溝用ダイサーブレード５１を用いて、溝１５を形成する。個片化工程において、個片化用ダイサーブレード５２を用いて、個片化する。個片化用ダイサーブレード５２の幅Ｗ２は、溝用ダイサーブレード５１の幅Ｗ１よりも小さい。溝用ダイサーブレード５１と個片化用ダイサーブレード５２とを同時に走査する。個片化用ダイサーブレード５２にて除去された領域を、図２Ｄにおいて、除去領域Ｚ１，Ｚ２とする。
【００６２】
このとき、個片化用ダイサーブレード５２の走査方向は、積層体１０の底面１０ａに沿った２つの方向を含む。この実施形態では、２つの方向は、各積層型電子部品１における積層体１０の幅方向Ｗと長さ方向Ｌである。個片化用ダイサーブレード５２の幅方向Ｗの走査によって、第１除去領域Ｚ１が形成される。個片化用ダイサーブレード５２の長さ方向Ｌの走査によって、第２除去領域Ｚ２が形成される。
【００６３】
個片化用ダイサーブレード５２の２つの走査方向のうちの１つの幅方向Ｗは、溝用ダイサーブレード５１の走査方向と同じ方向である。つまり、個片化用ダイサーブレード５２を幅方向Ｗに走査しながら、溝用ダイサーブレード５１を幅方向Ｗに走査する。これにより、積層体１０の方向を変えることなく、溝形成と個片化とを行うことができる。なお、個片化用ダイサーブレード５２を、幅方向Ｗに走査した後に、長さ方向Ｌに走査するが、長さ方向Ｌに走査した後に、幅方向Ｗに走査するようにしてもよい。
【００６４】
溝形成工程と個片化工程において、溝用ダイサーブレード５１と個片化用ダイサーブレード５２とを、積層体に設けられた同じカットマークを基準として位置決めし、走査するようにしてもよい。これにより、カットの位置合わせが容易となる。カットマークは、例えば、スクリーン印刷などを用いて、積層体の底面に形成される。これにより、カットマークを容易に認識することができる。なお、カットマークを積層体の側面や積層体の内部に形成するようにしてもよい。
【００６５】
その後、個片化された複数のチップを焼成して、複数の積層型電子部品１を製造する。なお、焼成工程を溝形成工程や個片化工程の前に行ってもよい。
【００６６】
前記積層型電子部品１の製造方法によれば、外部電極導体層３０の一部および積層体１０の底面１０ａの一部を除去して溝１５を形成し、積層体１０を複数のチップ領域に分割して個片化するので、溝１５の形成や個片化を精度よく容易に行うことができ、所定形状の外部電極３１，３２を形成できる。図２Ｄでは、外部電極３１，３２をハッチングにて示している。これにより、寸法精度の高い外部電極３１，３２を積層体１０の底面１０ａに低コストで形成できる。
【００６７】
また、積層体１０の底面１０ａの一部を除去して溝１５を形成するので、積層型電子部品１を実装基板に実装する際、積層型電子部品１の外部電極３１，３２をはんだにより実装基板に接合すると、はんだが積層体１０の溝１５の内面を濡れ上がることができる。これにより、積層型電子部品１の接合強度が向上し、積層型電子部品１の姿勢が安定する。
【００６８】
また、溝形成工程において、溝用ダイサーブレード５１を用いて、溝１５を形成するので、容易に溝１５を形成することができる。また、個片化工程において、個片化用ダイサーブレード５２を用いて、個片化するので、溝形成工程と同様のダイサーブレードを用いることができ、製法を単純化できる。
【００６９】
また、溝用ダイサーブレード５１と個片化用ダイサーブレード５２とを同時に走査するので、製造時間を短縮化できる。また、個片化用ダイサーブレードの幅Ｗ２は、溝用ダイサーブレードの幅Ｗ１よりも小さいので、個片化の幅を小さくでき、歩留まりを向上できる。
【００７０】
なお、溝形成工程を個片化工程よりも前に行ってもよく、積層体を安定した状態で保持したまま溝を形成することができ、溝を正確な位置に形成することができる。また、溝形成工程を個片化工程よりも後に行ってもよい。
【００７１】
また、個片化用ダイサーブレードの走査方向は、積層体の底面に沿った２つの方向を含むようにしてもよく、このとき、２つの方向のうちの１つの方向は、溝を形成する工程に用いるダイサーブレードの走査方向と同じ方向である。２つの方向は、互いに直交していなくてもよい。
【００７２】
また、溝用ダイサーブレードと個片化用ダイサーブレードを、全ての溝と除去領域に対応させて設けるようにしてもよく、または、溝用ダイサーブレードと個片化用ダイサーブレードを少なくとも１組設けて、順に移動させるようにしてもよい。
【００７３】
また、個片化工程において、押し切り加工を用いて、個片化するようにしてもよい。
【００７４】
また、積層型電子部品として、いわゆる、縦積層で横巻きのインダクタ部品に適用してもよい。具体的に述べると、複数のセラミック層の積層方向は、底面と直交する方向であり、螺旋状のコイルの軸は、底面と平行である。縦積層で横巻きのインダクタ部品は、例えば、特開２００６−１３０７２４号公報に開示されている。
【００７５】
また、外部電極導体層を、スクリーン印刷でなくディップ方式を用いて、積層体の底面に塗布して形成するようにしてもよい。
【００７６】
（第２実施形態）
図３は、本発明の積層型電子部品の第２実施形態を示す断面図である。第２実施形態は、第１実施形態とは、切欠溝が設けられた点が相違する。この相違する構成を以下に説明する。なお、第２実施形態において、第１実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。
【００７７】
図３に示すように、この積層型電子部品１Ａでは、積層体１０の底面１０ａと積層体１０の外面１０ｂとの交差する角部に、切欠溝１６が設けられている。切欠溝１６の深さは、溝１５の深さと略同じである。
【００７８】
前記積層型電子部品１Ａによれば、積層型電子部品１Ａを実装基板に実装する際、積層型電子部品１Ａの外部電極３１，３２をはんだにより実装基板に接合すると、はんだが切欠溝１６を濡れ上がり、はんだが積層体１０の外面１０ｂよりも外側にはみ出ることを低減できる。これにより、積層型電子部品１Ａの実装面積を低減できる。
【００７９】
次に、積層型電子部品１Ａの製造方法について説明する。
【００８０】
第１実施形態の製造方法とは、切欠溝１６を形成する工程（以下、切欠溝形成工程という）が追加されている点が相違する。なお、その他の工程は、第１実施形態の製造方法と同じであるため、その説明を省略する。
【００８１】
図４Ａに示すように、溝形成工程と個片化工程と切欠溝形成工程とを行い、図４Ｂの平面図に示すように、複数の積層型電子部品１Ａを形成する。
【００８２】
具体的に述べると、個片化工程において、一体の積層体１０を分割して個々の積層体１０に分割面１０ｃを形成する。分割面１０ｃは、積層型電子部品１Ａの積層体１０の外面１０ｂに一致する。切欠溝形成工程において、積層体１０の底面１０ａと積層体１０の分割面１０ｃとの交差する角部に、切欠溝１６を形成する。
【００８３】
溝形成工程、個片化工程および切欠溝形成工程においてダイサーブレードを用いる。溝形成工程に溝用ダイサーブレード５１を用い、個片化工程および切欠溝形成工程に個片化・切欠溝用ダイサーブレード５３を用いる。個片化・切欠溝用ダイサーブレード５３は、個片化用刃部５３ａと切欠溝用刃部５３ｂとを含む。
【００８４】
溝用ダイサーブレード５１と個片化・切欠溝用ダイサーブレード５３とを同時に走査する。つまり、溝用ダイサーブレード５１を用いて溝１５を形成しながら、個片化用刃部５３ａを用いて個片化して分割面１０ｃを形成し、かつ、切欠溝用刃部５３ｂを用いて切欠溝１６を形成する。個片化用刃部５３ａにて除去された領域を、図４Ｂにおいて、除去領域Ｚ１，Ｚ２とする。
【００８５】
切欠溝１６は、除去領域Ｚ１，Ｚ２（分割面１０ｃ）に沿って形成される。切欠溝用刃部５３ｂの積層体１０に対する切れ込み深さは、溝用ダイサーブレード５１の積層体１０に対する切れ込み深さと略同じである。個片化用刃部５３ａの幅Ｗ２は、溝用ダイサーブレード５１の幅Ｗ１よりも小さい。図４Ｂでは、底面１０ａをハッチングにて示している。
【００８６】
前記積層型電子部品１Ａの製造方法によれば、積層体１０の底面１０ａと積層体１０の外面１０ｂ（分割面）との交差する角部に切欠溝１６が形成された積層型電子部品１Ａを製造することができる。したがって、積層型電子部品１Ａを実装基板に実装する際、積層型電子部品１Ａの外部電極３１，３２をはんだにより実装基板に接合すると、はんだが切欠溝１６を濡れ上がり、はんだが積層体１０の外面１０ｂよりも外側にはみ出ることを低減できる。これにより、積層型電子部品１Ａの実装面積を低減できる。
【００８７】
なお、切欠溝形成工程と個片化工程とを別々に行ってもよい。つまり、切欠溝形成工程を個片化工程の前または後に行うようにする。このとき、切欠溝形成工程に用いるダイサーブレードと個片化工程に用いるダイサーブレードとを異ならせることができる。
【００８８】
（第３実施形態）
図５Ａは、本発明の積層型電子部品の第３実施形態を示す底面図である。図５Ｂは、本発明の積層型電子部品の第３実施形態を示す側面図である。第３実施形態は、第１実施形態とは、積層体の溝の底面の形状が相違する。この相違する構成を以下に説明する。なお、第３実施形態において、第１実施形態と同一の符号は、第１実施形態と同じ構成であるため、その説明を省略する。
【００８９】
図５Ａと図５Ｂに示すように、この積層型電子部品１Ｂでは、積層体１０の溝１５Ｂの底面１５ａには、溝１５Ｂの延在方向に沿って延在する複数の凹部１７を有する。複数の凹部１７は、溝１５Ｂの幅方向に並んでいる。言い換えると、溝１５Ｂの底面１５ａには、隣り合う凹部１７の間に、溝１５Ｂの延在方向に沿って延在する線状の突起部を有する。図５Ａと図５Ｂでは、外部電極３１，３２をハッチングにて示している。
【００９０】
前記積層型電子部品１Ｂによれば、積層型電子部品１Ｂを製造する際に、溝１５Ｂの形成に用いるダイサーブレードの幅を溝１５Ｂの幅よりも小さくして、このダイサーブレードにより複数の凹部１７を形成することで、溝１５Ｂを形成することができる。したがって、幅の小さなダイサーブレードを用いることができる。
【００９１】
前記積層型電子部品１Ｂの製造方法において、溝形成工程に用いるダイサーブレードの幅Ｗ１と個片化工程に用いるダイサーブレードの幅Ｗ２とは、同じであってもよい。これにより、溝形成工程と個片化工程においてダイサーブレードを共通化できる。
【００９２】
なお、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で設計変更可能である。例えば、第１から第３実施形態のそれぞれの特徴点を様々に組み合わせてもよい。
【００９３】
前記実施形態では、積層型電子部品を、インダクタ部品としているが、コンデンサ部品や抵抗部品としてもよい。また、積層体は、コイルを含んでいるが、セラミック層のみ含むようにしてもよい。
【００９４】
前記実施形態では、溝形成工程において、外部電極導体層の一部および積層体の底面の一部を除去して溝を形成しているが、外部電極導体層の一部のみを除去して溝を形成するようにしてもよい。このとき、積層体に溝は形成されない。
【００９５】
前記実施形態では、積層体の溝の内面の形状は、略矩形状に形成されているが、この形状に限定されない。例えば、図６Ａに示すように、積層型電子部品１Ｃの溝１５Ｃの形状は、連続して湾曲する凹曲面に形成されていてもよい。つまり、溝用ダイサーブレード５１Ｃの先端形状は、連続して湾曲する凸曲面に形成されている。また、図６Ｂに示すように、積層型電子部品１Ｄの溝１５Ｄの形状は、Ｖ字状に形成されていてもよい。つまり、溝用ダイサーブレード５１Ｄの先端形状は、Ｖ字状に形成されている。図６Ｃに示すように、積層型電子部品１Ｅの溝１５Ｅの形状は、逆台形に形成されていてもよい。つまり、溝用ダイサーブレード５１Ｅの先端形状は、逆台形に形成されている。
【００９６】
前記実施形態では、積層型電子部品の外部電極は、２つであるが、溝を複数形成して、４つ以上の外部電極を設けるようにしてもよい。
【符号の説明】
【００９７】
１，１Ａ〜１Ｅ  積層型電子部品
１０  積層体
１０ａ  底面
１０ｂ  外面
１０ｃ  分割面
１１  セラミック層
１５，１５Ｂ〜１５Ｅ  溝
１５ａ  底面
１５ｂ  側面
１５ｃ  接続部分
１６  切欠溝
１７  凹部
２０  コイル
２３  コイルパターン
３０  外部電極導体層
３１  第１外部電極
３２  第２外部電極
５１，５１Ｃ〜５１Ｅ  溝用ダイサーブレード
５２  個片化用ダイサーブレード
５３  個片化・切欠溝用ダイサーブレード
５３ａ  個片化用刃部
５３ｂ  切欠溝用刃部
Ａ  セラミック層の積層方向
Ｗ１  溝用ダイサーブレードの幅
Ｗ２  個片化用ダイサーブレードの幅
Ｚ１  第１除去領域
Ｚ２  第２除去領域
【図１】
2018107412.tif 000003
【図２Ａ】
2018107412.tif 000004
【図２Ｂ】
2018107412.tif 000005
【図２Ｃ】
2018107412.tif 000006
【図２Ｄ】
2018107412.tif 000007
【図３】
2018107412.tif 000008
【図４Ａ】
2018107412.tif 000009
【図４Ｂ】
2018107412.tif 000010
【図５Ａ】
2018107412.tif 000011
【図５Ｂ】
2018107412.tif 000012
【図６Ａ】
2018107412.tif 000013
【図６Ｂ】
2018107412.tif 000014
【図６Ｃ】
2018107412.tif 000015