(57)【要約】【課題】高低温環境下においてもガラス上の配線層と絶縁層との剥離の発生を抑制するガラス配線板、半導体パッケージ基板、半導体装置、及び半導体装置の製造方法を提供する。【解決手段】実施形態にかかるガラス配線板は、貫通孔を有するガラス板と、前記ガラス板直上に設けられた１種類以上の金属層と無電解ニッケルめっき層と電解銅めっき層とが順次積層された配線層を有し、前記金属層の配線幅が前記無電解ニッケルめっき層および前記電解銅めっき層の配線幅よりも短い、配線パターンと、前記貫通孔内の壁に設けられた無電解ニッケルめっき層と前記貫通孔内の前記無電解ニッケルめっき層上に形成された電解銅めっき層と、を備える。【選択図】    図９
2018107256.tif 000002
【特許請求の範囲】
【請求項１】
貫通孔を有するガラス板と、
前記ガラス板直上に設けられた１種類以上の金属層と無電解ニッケルめっき層と電解銅めっき層とが順次積層された配線層を有し、前記金属層の配線幅が前記無電解ニッケルめっき層および前記電解銅めっき層の配線幅よりも短い、配線パターンと、
前記貫通孔内の壁に設けられた無電解ニッケルめっき層と前記貫通孔内の前記無電解ニッケルめっき層上に形成された電解銅めっき層と、を備えるガラス配線板。
【請求項２】
前記配線層は前記ガラス板の表裏面の直上に設けられ、
前記配線層上に誘電体層と金属層、もしくは金属層と誘電体層と金属層とが積層されてなるＭＩＭ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ）構造を備える、請求項１記載のガラス配線板。
【請求項３】
前記ガラス板上に設けられた１種類以上の前記金属層が、チタンと銅の積層された金属層である請求項１または２に記載のガラス配線板。
【請求項４】
前記貫通孔が前記電解銅めっき、もしくは樹脂で充填されている請求項１乃至３のいずれかに記載のガラス配線板。
【請求項５】
前記誘電体層がアルミニウムオキサイド、もしくはシリコンナイトライドである請求項２に記載のガラス配線板。
【請求項６】
請求項１乃至５のいずれかに記載のガラス配線板と、
前記ガラス配線板のコアに積層される少なくとも２層以上の絶縁樹脂と、
前記絶縁樹脂の間または該絶縁樹脂の表面に形成される配線パターンと、
前記配線パターンの少なくとも一部と接続する電極パッドと、
前記絶縁樹脂の内、前記ガラス板から最も離れている該絶縁樹脂に積層され、かつ少なくとも電極パッドが露出する開口部を有するソルダーレジストと、
を含む半導体パッケージ基板。
【請求項７】
請求項６の前記半導体パッケージ基板と、
前記電極パッドを介して、前記半導体パッケージ基板と接続している半導体素子とを含む、半導体装置。
【請求項８】
貫通孔を有するガラス板上に１種類以上の金属層と無電解ニッケルめっき層と電解銅めっき層とを順次積層して、前記ガラス板上に前記金属層、前記無電解ニッケルめっき層及び前記電解銅めっき層を有する配線層を形成するとともに、前記貫通孔の内壁に前記無電解ニッケルめっき層及び前記電解銅めっき層を積層して形成することと、
前記配線層をエッチングすることにより、前記金属層の配線幅が前記無電解ニッケルめっき層と電解銅めっき層の配線幅よりも短い配線パターンを形成することと、
を備える、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、貫通孔を有するガラス配線板、半導体パッケージ基板、半導体装置、及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体チップとマザーボード間の電気的接続のために半導体パッケージ基板が使用されている。また、半導体パッケージ基板には半導体チップと半導体パッケージが実装されるプリント配線板との熱膨張係数の相違の橋渡しを行い、システムの実装の接合信頼性を高める役割もある。このような役割から半導体パッケージ基板は、インターポーザ基板などと呼ばれる。
また、半導体パッケージ基板は、基板内の配線幅、ピッチを各層で変化させることで、半導体チップ、マザーボード相互の線幅、ピッチに変換し電気的接続を得ている。
【０００３】
また、近年では高性能なシステムを短期間で開発するために従来のＳｏＣ（Ｓｙｓｔｅｍ  ｏｎ  ａ  Ｃｈｉｐ）だけでなく、１つのパッケージ上で大規模なシステムを構築するＳｉＰ（Ｓｙｓｔｅｍ  ｉｎ  Ｐａｃｋａｇｅ）が用いられている。例えば、ＣＰＵ・ＧＰＵと大容量メモリ等の複数の半導体チップを１つのパッケージ基板上に隣同士に配置する場合やチップ同士をスタックし、３次元に配置する形態もある。
【０００４】
また、２、３次元に複数の半導体チップを配置する形態においては、半導体パッケージ基板には数μｍ幅の微細配線や数十μｍピッチのマイクロバンプの形成が求められている。これらの細い配線幅や狭い実装ピッチを実現するために、コア部の平坦性が高く、寸法安定性が高い材料を用いたインターポーザが提案されている。例えば、基板のコア部に高い絶縁性を有し、半導体チップと線膨張係数が近いガラス材料を用いた配線基板（以下、ガラス配線板という。）が提案されている。
【０００５】
貫通孔を有するガラス配線板上に配線層を形成する場合、ガラス直上はスパッタと無電解ニッケルめっき処理によって、また、貫通孔内は無電解ニッケルめっき処理にて、それぞれ電解銅めっき用のシード層を設け、電解銅めっきをした後、無電解ニッケルめっき層とスパッタ皮膜とを順次エッチングすることで独立した配線を形成している。
【０００６】
しかしながら、ガラス配線板を作製後に高温環境下および低温環境下（以下、「高低温環境下」という。）においてガラス上の配線パターンと絶縁層との界面の応力の方向や大きさが変化することで、これら配線パターンと絶縁層の間に剥離が発生する可能性がある。剥がれがさらに進展した場合には配線層の絶縁信頼性が大きく低下するおそれがあり、ガラス配線板の歩留まりに大きく影響する。よって、ガラス上の配線パターンと絶縁層の間の剥離の発生を抑制することが必要になる。
【０００７】
これらの問題の解決案として、無機酸および銅の酸化剤からなる主剤と、アゾール類およびエッチング抑制剤からなる助剤とを含む水溶液である銅または銅合金のマイクロエッチング剤により、銅表面を粗化することにより、配線層と絶縁層との密着性を向上させている（例えば、特許文献１参照。）。しかしながら、この方法では、銅または銅合金の表面は粗化されるが、無電解ニッケルなどの耐食性を有する金属膜やの厚さが数百ｎｍと薄いシード層の表面は十分に粗化されず、無電解ニッケルめっき層およびシード層と絶縁層の密着性が不足して、シード層と絶縁層界面付近が剥離するおそれがある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０００−２８２２６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、以上の事情の下になされ、ガラス上の配線層の各金属層に対して異なるエッチングレートを有するエッチング液を使用し、各金属層の配線幅がそれぞれ異なる構造を設けることで配線層と絶縁層の剥離の発生を抑制するガラス配線板、半導体パッケージ基板、及び半導体パッケージの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一態様は、貫通孔を有するガラス板と、前記ガラス板直上に設けられた１種類以上の金属層と無電解ニッケルめっき層と電解銅めっき層とが順次積層された配線層を有し、前記金属層の配線幅が前記無電解ニッケルめっき層および前記電解銅めっき層の配線幅よりも短い、配線パターンと、前記貫通孔内の壁に設けられた無電解ニッケルめっき層と前記貫通孔内の前記無電解ニッケルめっき層上に形成された電解銅めっき層と、を備えるガラス配線板である。
【００１１】
また、本発明の別の一態様は、前記ガラス配線板と、前記ガラス配線板のコアに積層される少なくとも２層以上の絶縁樹脂と、前記絶縁樹脂の間または該絶縁樹脂の表面に形成される配線パターンと、前記配線パターンの少なくとも一部と接続する電極パッドと、前記絶縁樹脂の内、前記コア基材から最も離れている該絶縁樹脂に積層され、かつ少なくとも電極パッドが露出する開口部を有するソルダーレジストと、を含む半導体パッケージ基板である。
【発明の効果】
【００１２】
本発明によると、ガラス上の配線層の各金属層に対して異なるエッチングレートを有するエッチング液を使用し、各金属層の配線幅がそれぞれ異なる構造を設けることで配線パターンと絶縁樹脂の密着面積が増加し、配線層と絶縁層の剥離の発生を抑制するガラス配線板、半導体パッケージ基板、半導体装置、および半導体パッケージ基板の製造方法を実現できる。
【図面の簡単な説明】
【００１３】
【図１】第一の実施形態に係るガラス配線板のコアの一部を示す平面概略図である。
【図２】図１のガラス配線板のコアをＦ−Ｆ破線で切断した状態を示す断面図である。
【図３】図１のガラス配線板の第一の変形例を示す断面図である。
【図４】図１のガラス配線板の第二の変形例を示す断面図である。
【図５】図１のガラス配線板の第三の変形例を示す断面図である。
【図６】第一の半導体装置の例を示す断面図である。
【図７】第二の半導体装置の例を示す断面図である。
【図８Ａ】第一の実施形態の一例にかかるガラス配線板の製造方法を示す説明図である。
【図８Ｂ】第一の実施形態の一例にかかるガラス配線板の製造方法を示す説明図である。
【図８Ｃ】第一の実施形態の一例にかかるガラス配線板の製造方法を示す説明図である。
【図９】図３のガラス板上の配線層部の拡大断面図である。
【図１０】第二の実施形態に係るＭＩＭ構造を具備したガラス配線板のコアの一部を示す平面概略図である。
【図１１】図１０のＭＩＭ構造を具備したガラス配線板のコアをＦ−Ｆ線で切断した状態を示す断面図である。
【図１２】図１１のガラス配線板の第一の変形例を示す断面図である。
【図１３】図１１のガラス配線板の第二の変形例を示す断面図である。
【図１４】図１１のガラス配線板の第三の変形例を示す断面図である。
【図１５】第一の半導体装置の例を示す断面図である。
【図１６】第二の半導体装置の例を示す断面図である。
【図１７Ａ】第二の実施形態の一例にかかるガラス配線板の製造方法を示す説明図である。
【図１７Ｂ】第二の実施形態の一例にかかるガラス配線板の製造方法を示す説明図である。
【図１７Ｃ】第二の実施形態の一例にかかるガラス配線板の製造方法を示す説明図である。
【発明を実施するための形態】
【００１４】
以下に本発明によるガラス配線板の製造方法を、その実施の形態に基づいて説明するが、本発明はこれに限定されるわけではない。
［第一の実施形態］
図１は、第一の実施形態に係るガラス板直上に１層の配線層を形成してなるガラスコア１の一部を拡大して示す平面概略図である。図２は、図１のガラスコア１をＦ−Ｆ線で切断した状態を示す断面図である。図３は図２に示した貫通孔の中空部を電解銅めっきによって充填した得られたガラスコア２であり、図４は図２に示した貫通孔の中空部１１に対し樹脂を含んでなる化合物によって充填したガラスコア３である。図５は図４記載のガラスコア３を用いた多層配線基板４の一例である。
【００１５】
本実施形態において、ガラス配線板はガラス板直上に配線を形成したものを指し、ガラス配線板に絶縁層および配線層を積層し、最表面に電極等を設けたものを半導体パッケージ基板という。なお、半導体パッケージ基板において、ガラス配線板に相当する構造部分をガラスコアと呼ぶ。
【００１６】
図１に示すように、ガラスコア１はガラス配線板の一部であり、ガラス基材１０と、ガラス基材１０の表面に形成され配線パターンを構成する導体層２００と、を備える。ガラスコア１は、中空部１１と、ガラス露出部１３と、を有する。
【００１７】
図２に示すように、導体層２００は、金属層２０と無電解ニッケルめっき層２３と電解銅めっき層２４とからなる。
【００１８】
また、図３に示すようにガラスコア２は、ガラス基材１０の貫通孔１０ａで構成される中空部１１が電解銅めっき層２４によって充填される。図４に示すガラスコア３は、中空部１１が樹脂４１によって充填される。
【００１９】
ガラス基材１０は、光透過性を有する透明のガラス材料である。ガラスの成分またはガラスに含有される各成分の配合比率、更にガラスの製造方法は特に限定されない。例えば、ガラスとしては、無アルカリガラス、アルカリガラス、ホウ珪酸ガラス、石英ガラス、サファイアガラス、感光性ガラスなどが挙げられるが、ケイ酸塩を主成分とするいずれのガラス材料を用いてもよい。さらに、その他のいわゆるガラス材料を用いても良い。ただし、本発明にかかる半導体用途では、無アルカリガラスを用いるのが望ましい。また、ガラス基材１０の厚みは１ｍｍ以下が好ましいが、ガラスの貫通孔形成プロセスの容易性や製造時のハンドリング性を考慮して、より好ましくは０．１ｍｍ以上０．８ｍｍ以下である。
【００２０】
ガラス基材１０の製造方法としては、フロート法、ダウンドロー法、フュージョン法、アップドロー法、ロールアウト法などが挙げられるが、いずれの方法によって作製されたガラス材料を用いてもよい。ガラスの線膨張係数は、例えば−１×１０-6／ｋ以上１５．０×１０-6／ｋ以下、又は０．５×１０-6／ｋ以上８．０×１０-6／ｋ以下、更には１．０×１０-6／ｋ以上４．０×１０-6／ｋ以下である。
【００２１】
また、ガラス基材１０にはあらかじめ反射防止膜またはＩＲカットフィルター等の機能膜が形成されていてもよい。また、強度付与、帯電防止付与、着色、テクスチャー制御などの機能が付与されても良い。これら機能膜の例として、強度付与にはハードコート膜、帯電防止付与については、帯電防止膜、着色については、光学フィルター膜、テクスチャー制御においては、アンチグレア、光散乱膜などが挙げられるが、この限りではない。これら機能膜の形成方法としては、蒸着、スパッタ法、ウエット方式などの表面処理技術が用いられる。
【００２２】
ガラス基材１０に設けられる貫通孔の断面形状や径は問わない。例えばＸシェイプのような貫通孔のトップ径とボトム径よりも中央部の径が狭くなるような形状でもよく、また、トップ径に対しボトム径が小さい形状などでもよい。更に、貫通孔のトップ径とボトム径よりも中央部の径が広くなるような形状でもよい。
【００２３】
ガラス基材１０の直上に設けられる金属層２０は、例えば、スパッタ法、またはＣＶＤ法によって形成され、例えば、Ｃｕ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＺｎＯ、ＰＺＴ、ＴｉＮ、Ｃｕ３Ｎ４、Ｃｕ合金単体もしくは複数組み合わせたものを適用することができる。本発明では、電気特性、製造の容易性の観点およびコスト面を考慮して、複数の金属層は、ガラス側からガラスと密着が良好なチタンと無電解ニッケルめっき層２３と密着が良好な銅を順次積層したチタン／銅のスパッタ被膜を用いるのが好ましい。また、スパッタ工程のタクト短縮のため、チタンと銅の合計膜厚は１μｍ以下とするのが望ましい。なお、これらの前記金属皮膜は、ガラスの貫通孔の側壁１２の一部に設けられていてもよい。
【００２４】
ガラス基材１０の貫通孔の側壁１２上に設ける無電解ニッケルめっき層２３は、耐食性を高めるためリンを含有するものが望ましく、そのニッケルに対するリン含有率は０．１ｗｔ％以上５ｗｔ％以下であるものが望ましく、酸系薬液によるエッチング性及びエッチング時のアンダーカット抑制の観点から、より望ましくは１ｗｔ％以上３ｗｔ％以下である。また、ガラス基材１０上の無電解ニッケルめっき層２３の膜厚は、１μｍより厚くなるとガラスとの密着性が低下するため、膜厚は１μｍ以下が望ましく、より望ましくは０．３μｍ以下、更に望ましくは０．１μｍ以下である。膜厚を薄くすることで前記金属層２０上の無電解ニッケルめっきの成膜にかかる時間とエッチングにかかる時間を短縮でき、タクトの面で有利となる。
また、無電解ニッケルめっき層２３には還元剤に由来する共析物であるリン以外にも、無電解ニッケルめっき液中に含まれる硫黄や鉛やビスマスなどが含まれていてもよい。
【００２５】
ガラス露出部１３は、前記金属層２０と無電解ニッケルめっき層２３をエッチングした後に形成される。なお、図４においては、ガラス露出部１３上には樹脂４１との密着性の向上を図るため、シランカップリング剤処理が施されていてもよい。なお、シランカップリング剤種や塗工方法は問わない。
【００２６】
金属層２０と無電解ニッケルめっき層２３をエッチングする溶液はアルカリ系および酸系のエッチング液が使用される。例えばアルカリ系のエッチング液にはキレート剤と酸化剤および水酸化ナトリウムの混合物などが使用され、酸系のエッチング液には硫酸と過酸化水素水の混合物などが使用される。また、エッチング液は金属層２０および無電解ニッケルめっき層２３に対してそれぞれ異なるエッチングレートを有している。このようにすることで図９に示すように、エッチング後の各金属層の配線幅がそれぞれ異なる構造が作製されることで配線パターンと絶縁樹脂の密着面積が増加し、配線層と絶縁層の剥離の発生を抑制する。なお、金属層２０がガラス側からチタンと銅を積層したものである場合、銅と無電解ニッケルめっき層２３は一括してエッチングできるため、生産性が向上する。
【００２７】
また、エッチング後の各金属の層の配線幅は図９に示すようにガラスに近い層の方が配線幅が小さい。すなわち、ガラス基材１０上に形成された金属層２０の配線幅は金属層２０上に形成された無電解ニッケルめっき層２３の配線幅よりも小さい。また、無電解ニッケルめっき層２３の配線幅は電解銅めっき層２４の配線幅よりも小さい。こうすることにより、絶縁樹脂が配線層下部に潜り込むように形成されるため、配線層と絶縁層の剥離抑制効果を高めることができる。さらに、エッチング後の金属層２０と無電解ニッケルめっき層２３および電解銅めっき層２４の配線幅の最短部と最長部の差は設計した配線幅によっても異なるが０．１μｍ〜５．０μｍになることが好ましい。こうすることにより、ガラスや配線部付近にボイドの発生なく、絶縁層を形成することができる。
【００２８】
なお、金属層２０が複層の場合にはエッチング液は１種類である必要はなく、金属層２０および無電解ニッケルめっき層２３それぞれをエッチングできる溶液を使用してもよく、全ての金属層および無電解ニッケルめっき層がエッチングされた時点で、各金属層の配線幅がそれぞれ異なる構造を有していればよい。
【００２９】
また、金属層２０と無電解ニッケルめっき層２３の間には、無電解ニッケルめっき成膜時に触媒となるパラジウム層や、また金属層２０と無電解ニッケルめっき層２３と前記パラジウム層間の金属間化合物層が形成されていてもよい。電解銅めっき層２４の厚みは問わない。
【００３０】
図２に示された貫通孔内の中空部１１は、図３、図４にそれぞれ示すように、電解銅めっき層２４もしくは樹脂４１によって充填されていてもよい。
【００３１】
図３に示すガラスコア２は、図２に示すガラスコア１の中空部１１内が電解銅めっき層２４で充填されている。
【００３２】
図４に示すガラスコア３は、図２に示すガラスコア１に樹脂層４１が積層され、樹脂層４１が中空部１１内に充填されている。すなわち、ガラスコア３は、ガラス基材１０と、導体層２００と、樹脂層４１と、を備える。導体層２００は、金属層２０、と無電解めっき層２３と電解銅めっき層２４との積層構造であり、ガラス基材１０の表面の所定領域と、中空部１１内壁を覆う。樹脂層４１は、ガラス露出部１３及び導体層２００を含むガラス基材１０の表面を覆うとともに、中空部１１に充填されている。
【００３３】
図５は多層配線基板４の一例を示している。多層配線基板４は、ガラス基材１０と、導体層２００と、樹脂層４１、４２，４３と、導体層２００に電気的に接続された配線層２０１，２０２と、配線層２０２に接続された接続部材であるはんだ８１，８２と、を備える。言い換えれば、多層配線基板４は、図４に示すガラスコア３と、ガラスコア３の樹脂層４１上に積層して形成された樹脂層４２及び樹脂層４３と、電極パッドである配線層２０１，２０２と、接続部材であるはんだ８１，８２と、を備える。
【００３４】
樹脂層４１や樹脂層４２を形成する樹脂はエポキシ樹脂、ポリイミド、マレイミド樹脂、ポリエチレンテレフタラート、ポリフェニレンオキシド、液晶ポリマー及びこれらの複合材料、もしくは導電性ペーストや導電性樹脂を用いてもよいが、電気特性や製造容易性の観点からフィラーを含有したエポキシ樹脂を使用するのが望ましい。
【００３５】
なお、図３記載の電解銅めっき層２４上に別途樹脂層を設ける場合や、図４のように電解銅めっき層２４上に樹脂層４１を設ける場合は、樹脂層４１との密着性をさらに向上を図るため、電解銅めっき層２４の表層を粗化する、もしくは密着層を設けるなどの処理をしてもよい。
【００３６】
図５に示すように、樹脂４１、樹脂４２はその後、配線層２０１と配線層２０２を形成するため、レーザー加工やフォトリソグラフィーによって、ビアを形成してもよい。樹脂４１と樹脂４２には異種材料を用いてもよいが、電気特性及び製造容易性の観点から同一エポキシ材料を用いるのが望ましく、この場合レーザー加工を行うのが望ましい。樹脂４１、樹脂４２に対するビア加工後はビア内のスミア除去と樹脂表層を粗化するため、デスミア処理を行うのが望ましい。デスミア処理後、その後の配線層２０１と配線層２０２を形成するため、金属シード層を設ける。シード層の成膜方法はスパッタ法や無電解めっき法のいずれを用いてもよいが、ビア内への付き回り性を考慮して無電解めっき法を用いるのが望ましい。また、これらのシード層や配線層２０１と配線層２０２には電気伝導率の観点から銅を用いるのが望ましい。
なお、図５では樹脂層と配線層を片側３層ずつ設けているが、樹脂層と配線層の数は、これより少なくてもよく、また多くてもよい。更に、ガラス基材に対し、樹脂層と配線層は同じ構成である必要はない。樹脂層４３は、エポキシ樹脂、ポリイミド、マレイミド樹脂、ポリエチレンテレフタラート、ポリフェニレンオキシド、液晶ポリマー及びこれらの複合材料が用いられるが、望ましくはソルダーレジスト、もしくはポリイミドであり、より望ましくはソルダーレジストである。ソルダーレジストを用いることで、はんだバンプ間でのブリッジなどの不具合を抑制できる。ソルダーレジスト層を設ける方法は、ラミネーターや塗工などいずれの工法を用いてもよい。また、液状であってもよく、フィルム状でもよい。
【００３７】
配線層２０２上には、表面処理を行ってもよい。表面処理を行うことではんだ８１、８２との接合性が向上する。表面処理層２９には、スズやスズの合金めっき皮膜、無電解Ｎｉ−Ｐ／無電解Ｐｄ−Ｐ／Ａｕめっき皮膜、もしくは無電解Ｎｉ−Ｐ／Ａｕめっき皮膜などを成膜することができる。または、プレソルダー処理、または、ＯＳＰ（Ｏｒｇａｎｉｃ  Ｓｏｌｄｅｒａｂｉｌｉｔｙ  Ｐｒｅｓｅｒｖａｔｉｖｅ）等の有機皮膜処理が施されてもよい。はんだ８１とはんだ８２は、スクリーン印刷法、半田ボール振込み搭載法、電解めっき法等によって形成することができる。はんだ８１とはんだ８２の組成はスズ、銀、銅、ビスマス、鉛、亜鉛、インジウム、アンチモンなど一種、もしくは複数種を混合したものを用いることができ、これら金属材料の混合比は問わない。はんだの代わりにワイヤーボンディング用のパッドを設けてもよい。
【００３８】
図６と図７は、ガラスコア１，２，３，４を有する配線基板を用いた半導体装置の一例である。図６は本発明に係るガラスコアを有する配線基板９０をインターポーザとして用い、片側に部品９１を、もう片側にマザーボード９２をそれぞれ接続部材８０を介して接続した半導体装置（半導体パッケージ）である。図７は、本発明に係るガラスコアを有する配線基板９０を電子部品として用い、接続部材８０を介してマザーボード９２に接続したものである。接続部材８０にははんだを用いることができ、またガラスコアを有する配線基板９０にボンディングパッドを設けることでワイヤーボンディングにより半導体素子である部品９１などと接続することができる。また、接続部材は例えば柱状の金属層でもよく、例えば銅ポストなどを用いてもよく、該銅ポスト上には表面処理層やはんだ層が設けられていてもよい。
【００３９】
部品９１は、例えば半導体基板表面に形成されるトランジスタ又はダイオード等を有する集積回路（ＩＣ又はＬＳＩ）であり、略直方体形状を有している。半導体基板には、例えばシリコン基板（Ｓｉ基板）、窒化ガリウム基板（ＧａＮ基板）、又は炭化ケイ素基板（ＳｉＣ基板）等の無機物を主成分とした基板が用いられる。本実施形態では、半導体基板としてシリコン基板が用いられる。シリコン基板を用いて形成される部品７０の線膨張係数（ＣＴＥ：Ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  Ｔｈｅｒｍａｌ  Ｅｘｐａｎｓｉｏｎ）は、約２〜４×１０-6／ｋ（例えば３×１０-6／ｋ）である。本実施形態における線膨張係数は、例えば２０℃〜２６０℃の温度範囲内における温度の上昇に対応して変化する長さとする。また、部品９１は、例えばＣＭＯＳセンサーやＣＣＤセンサーなどの固体撮像素子でもよい。
［第二の実施形態］
図１０は、第二の実施形態に係るガラス板直上に１層の配線層を形成してなるガラスコア５の一部を拡大して示す平面概略図である。図１１は、図１０のガラスコア５をＦ−Ｆで切断した状態を示す断面図である。図１２は図１１に示した貫通孔の中空部を電解銅めっきによって充填した得られたガラスコア６であり、図１３は図１１に示した貫通孔の中空部１１に対し樹脂を含んでなる化合物によって充填したガラスコア７である。図１４は図１１記載のガラスコア５を用いた多層配線基板８の一例である。
【００４０】
図１０に示すように、ガラスコア５は、ガラス基材１０と、導体層２００と、ＭＩＭ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ）構造１４と、を備える。ガラス基材１０は、ガラス露出部１３及び中空部１１を有する。図１１に示すように、ＭＩＭ構造１４は、金属層５０、誘電体層５１、及び金属層５２からなる。また、図１２に示すようにガラスコア６は、中空部１１が電解銅めっき層２４によって充填され、更に、図１３に示すようにガラスコア７は、中空部１１が樹脂４１によって充填される。
【００４１】
金属層５０と金属層５２はそれぞれ複数の層からなってもよい。金属層５０と金属層５２はめっき法、スパッタ法、またはＣＶＤ法によって形成され、例えば、Ｃｕ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＺｎＯ、ＰＺＴ、ＴｉＮ、Ｃｕ３Ｎ４、Ｃｕ合金単体もしくは複数組み合わせたものを適用することができる。また、金属層５２上には上記金属皮膜上に電解めっき層が施されたものを用いてもよい。また、金属層５０は形成しなくてもよく、直接電解銅めっき層２４上に設けてもよい。
【００４２】
誘電体層５１は、スパッタ法、またはＣＶＤ法などの真空プロセスによって形成され、アルミニウム、チタン、タンタル、クロム、ランタン、サマリウム、イッテルビウム、イットリウム、ガドリニウム、ジルコニウム、ニオブ、ハフニウム、ガリウム、セリウム、シリコンなどの窒化物や酸化物から選択することができる。誘電体層３０は誘電率が低く絶縁性に優れたシリコンナイトライドや酸化アルミ二ウム（アルミニウムオキサイド）を用いるのが望ましい。
【００４３】
金属層５０、金属層５２及び誘電体層５１のエッチング方法は溶液中あるいは真空中のいずれでもよい。
【００４４】
図１５と図１６は、ガラスコア５、６、７、８を有する配線基板を用いた半導体装置の一例である。図１５は本発明に係るガラスコアを有する配線基板９０をインターポーザとして用い、片側に部品９１を、もう片側にマザーボード９２をそれぞれ接続部材８０を介して接続した半導体装置である。図１６は、本発明に係るガラスコアを有する配線基板９０を電子部品として用い、接続部材８０を介してマザーボード９２に接続したものである。接続部材８０にははんだを用いることができ、またガラスコアを有する配線基板９０にボンディングパッドを設けることでワイヤーボンディングにより部品９１などと接続することができる。また、接続部材は例えば柱状の金属層でもよく、例えば銅ポストなどを用いてもよく、該銅ポスト上には表面処理層やはんだ層が設けられていてもよい。
【００４５】
部品９１は、例えば半導体基板表面に形成されるトランジスタ又はダイオード等を有する集積回路（ＩＣ又はＬＳＩ）であり、略直方体形状を有している。半導体基板には、例えばシリコン基板（Ｓｉ基板）、窒化ガリウム基板（ＧａＮ基板）、又は炭化ケイ素基板（ＳｉＣ基板）等の無機物を主成分とした基板が用いられる。本実施形態では、半導体基板としてシリコン基板が用いられる。シリコン基板を用いて形成される部品７０の線膨張係数（ＣＴＥ：Ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  Ｔｈｅｒｍａｌ  Ｅｘｐａｎｓｉｏｎ）は、約２〜４×１０-6／ｋ（例えば３×１０-6／ｋ）である。本実施形態における線膨張係数は、例えば２０℃〜２６０℃の温度範囲内における温度の上昇に対応して変化する長さとする。また、部品９１は、例えばＣＭＯＳセンサーやＣＣＤセンサーなどの固体撮像素子でもよい。
【実施例１】
【００４６】
以下に本発明にかかるガラス配線板の製造方法一実施例を説明するが、本発明はこれに限定されるわけではない。
【００４７】
図８Ａ〜図８Ｃは、第一の実施形態の一例にかかるガラス配線板の製造方法を示す説明図である。
【００４８】
まず、図８Ａ〜８Ｃの（ａ）に示すように、ガラス基材１０の表裏面に金属層２１としてチタンを、金属層２２として銅をスパッタによって積層した。本実施形態ではチタンを５０ｎｍ、銅を３００ｎｍ成膜した。なお、ガラス基材１０には、中空部１１を構成する貫通孔の径がトップでφ８０μｍ、ボトムでφ６０μｍのガラス（ＯＡ−１０Ｇ（日本電気硝子株式会社製）、０．５ｍｍ厚）を使用した。次に、図８Ａ〜８Ｃの（ｂ）に示すように、金属層２２上と、中空部１１の側壁１２上にリン含有率が１ｗｔ％で、０．１μｍ厚みの無電解ニッケルめっき層２３を形成した。次に、図８Ａ〜８Ｃの（ｃ）に示すように、樹脂層３１として２５μｍ厚みの感光性ドライフィルムレジストをガラス表層の無電解ニッケルめっき層２３上にロールラミネートによって設け、フォトリソグラフィーによって開口部３１Ａと３１Ｂを設けた。次に、図８Ａ〜８Ｃの（ｄ）に示すように開口部３１Ａと３１Ｂ内に樹脂層３１上で１０μｍ厚みとなるように電解銅めっき層２４を設け、樹脂層３１をアルカリ溶液中で剥離することにより図８Ａ〜８Ｃの（ｅ）に示すような基板を得た。
【００４９】
次に、図８Ａ〜８Ｃの（ｆ）に示すように無電解ニッケルめっき層２３と金属層２２の銅スパッタ層を順次、硫酸と過酸化水素水の混合溶液中でエッチングした。この時、銅スパッタ層および電解銅めっき層と無電解ニッケルめっき層のエッチングレートに差があり、銅の方がニッケルよりも多くエッチングされ、各金属層の配線幅がそれぞれ異なる構造を有していることを確認した。次に、金属層２１のチタンを弱アルカリ溶液中でエッチングした。次に、図８Ａ〜８Ｃの（ｇ）に示すように電解銅めっき層２４上と中空部１１内とガラス露出部１３上に樹脂層４１を設けた。本実施形態では、樹脂層４１は、２５μｍ厚みのエポキシ樹脂を真空ラミネート法によって形成した。次に、図８Ａ〜８Ｃの（ｈ）に示すように樹脂層４１にφ６０μｍの開口部４１Ａと４１ＢをＵＶ−ＹＡＧレーザーによって形成した。また、ビア内のスミア除去と樹脂表層を粗化するため、デスミア処理を行った。次に、図８Ａ〜８Ｃの（ｉ）に示すように、樹脂層４１の表層と、開口部４１Ａと４１Ｂ内に無電解めっき法により、配線層２０１を構成する金属層２５として、１．０μｍ厚の無電解銅めっき層を設けた。
【００５０】
次に、図８Ａ〜８Ｃの（ｊ）〜（ｋ）に示すように、配線を形成するための樹脂層３３として２５μｍ厚みの感光性ドライフィルムレジストを設け、フォトリソグラフィーにより、開口部３３Ａと３３Ｂを設け、樹脂層３３上で１０μｍ厚みとなるように配線層２０１を構成する電解銅めっき層２６を設けた。次に、図８Ａ〜８Ｃの（ｌ）に示したように、樹脂層３３をアルカリ溶液中で剥離し、無電解銅めっきからなる金属層２５をエッチング除去した。以上により金属層２５と電解銅めっき層２６の積層構造である配線層２０１が形成された。次に図８Ａ〜８Ｃの（ｇ）から（ｌ）の工程を繰り返すことで、厚みが１．０μｍの無電解銅めっき層からなる金属層２７と電解銅めっき層２８を具備した図８Ａ〜８Ｃの（ｍ）の基板を得た。以上により金属層２７と電解銅めっき層２８の積層構造である配線層２０２が形成された。
【００５１】
次に、図８Ａ〜８Ｃの（ｎ）に示すように、樹脂層４３として、２５μｍ厚みの感光性のソルダーレジスト層を設けた後、フォトリソグラフィーによってそれぞれφ５００μｍの開口部４３Ａとφ１００μｍの開口部４３Ｂを形成した。次に図８Ａ〜８Ｃの（ｏ）に示すように、開口部５１Ａ及び開口部５１Ｂ内に表面処理層２９として無電解Ｎｉ−Ｐ／Ａｕめっきをそれぞれ３、０．０５μｍとなるように形成後、φ５５０μｍのはんだ８１とφ９０μｍのはんだ８２を搭載してガラス配線基板を得た。はんだにはＳｎ−Ａｇ−Ｃｕはんだを用いた。
【００５２】
本方法で作製したガラス配線板に熱冷衝撃試験機を用いて−５５〜１２５℃の範囲で温度を交互に変動させ、１０００サイクル行った後、ガラス配線板側面を研磨してガラス上の配線パターンと絶縁層の間の剥離の有無を観察した。観察の結果、剥離は見られなかった。
【実施例２】
【００５３】
図１７Ａ〜１７Ｃは、第２の実施形態の一例にかかるガラス配線板の製造方法を示す説明図である。まず、図１７Ａ〜１７Ｃの（ａ）に示すように、ガラス基材１０上の所定領域に、金属層２１，２２の積層構造である金属層２０を形成する。具体的には、ガラス基材１０の表裏面に金属層２１としてチタンを、金属層２２として銅をスパッタによって積層した。本実施形態ではチタンを５０ｎｍ、銅を３００ｎｍ成膜した。なお、ガラス基材１０には、中空部１１となる貫通孔の径がトップでφ８０μｍ、ボトムでφ６０μｍのガラス（ＯＡ−１０Ｇ（日本電気硝子株式会社製）、０．５ｍｍ厚）を使用した。次に、図１７Ａ〜１７Ｃの（ｂ）に示すように、金属層２２上と、貫通孔の側壁１２上にリン含有率が１ｗｔ％で、０．１μｍ厚みの無電解ニッケルめっき層２３を形成した。次に、図１７Ａ〜１７Ｃの（ｃ）に示すように、樹脂層３１として２５μｍ厚みの感光性ドライフィルムレジストをガラス表層の無電解ニッケルめっき層２３上にロールラミネートによって設け、フォトリソグラフィーによって開口部３１Ａと３１Ｂを設けた。次に、図１７Ａ〜１７Ｃの（ｄ）に示すように開口部３１Ａと３１Ｂ内に樹脂層３１上で１０μｍ厚みとなるように電解銅めっき層２４を設け、樹脂層３１をアルカリ溶液中で剥離することにより図１７Ａ〜１７Ｃの（ｅ）に示すような中空部１１を具備した基板を得た。
【００５４】
次に、図１７Ａ〜１７Ｃの（ｆ）に示すように、ガラス片面の無電解ニッケルめっき層２３上、及び電解銅めっき層２４上にチタンからなる金属層５０と酸化アルミニウムからなる誘電体層５１とチタンと銅を順次積層してなる金属層５２を設けた。次に、金属層上にロールラミネートによって２５μｍ厚みの感光性ドライフィルムレジスト層３２を設け、フォトリソグラフィーによって開口部３２Ａと３２Ｂを設けた。次に、開口部３２Ａと３２Ｂ内に電解銅めっき層２６０を設けた。次に、樹脂層３２をアルカリ溶液中で剥離し、図１７Ａ〜１７Ｃの（ｉ）に示すような基板を得た。次に、図１７Ａ〜１７Ｃの（ｊ）に示すように、金属層５２上の電解銅めっき層２６０とその対となるガラス面を覆うように、樹脂層３３として、ロールラミネートによって２５μｍ厚みの感光性ドライフィルムレジスト層を設けた。次に、金属層５２と誘電体層５１と金属層５０を順次ドライエッチングすることで図１７Ａ〜１７Ｃの（ｋ）に示すような基板を得た。次に、樹脂層３３をアルカリ溶液中で剥離することにより、図１７Ａ〜１７Ｃの（ｌ）に示すような基板を得た。次に図１７Ａ〜１７Ｃの（ｍ）に示すような、無電解ニッケルめっき層２４と銅からなる金属層２３を順次硫酸−過酸化水素水よりなる酸性のエッチング液でエッチングして図１７Ａ〜１７Ｃの（ｍ）に示す基板を得た。この時、銅スパッタ層および電解銅めっき層と無電解ニッケルめっき層のエッチングレートに差があり、銅の方がニッケルよりも多くエッチングされ、各金属層の配線幅がそれぞれ異なる構造を有していることを確認した。次に、図１７Ａ〜１７Ｃの（ｎ）に示すように、チタンよりなる金属層２０を常温の弱アルカリ溶液中でエッチングした。その後、図８Ａ〜８Ｃの（ｍ）から（ｏ）に示した工程と同様の工程を繰り返すことで樹脂層４１、樹脂層４２、樹脂層４３、金属層２５、電解銅めっき層２６、金属層２７、電解銅めっき層２８、表面処理層２９、はんだ層８１、はんだ層８２を備えた図１７Ａ〜１７Ｃの（ｏ）に示す基板を得た。
【００５５】
本方法で作製したガラス配線板に熱冷衝撃試験機を用いて−５５〜１２５℃の範囲で温度を交互に変動させ、１０００サイクル行った後、ガラス配線板側面を研磨してガラス上の配線パターンと絶縁層の間の剥離の有無を観察した。観察の結果、剥離は見られなかった。
【００５６】
上記実施形態によれば、各金属層の配線幅がそれぞれ異なる構造を設けることで配線層と絶縁層の剥離の発生を抑制することができる。したがって、高低温環境下においてもガラス上の配線層と絶縁層との剥離の発生を抑制するガラスコアを有するガラス配線板とこのガラス配線板を備える半導体パッケージ基板及び半導体装置と、その製造方法を提供することが可能となる。また、ガラス板上の配線層の各金属層に対して異なるエッチングレートを有するエッチング液を使用することで、比較的少ない工程数で配線幅の異なる構造を実現できる。
【００５７】
なお、本発明は上述の実施形態及び変形例に限定されるものではない。この他、本発明の要旨を逸脱しない範囲で種々変形実施可能であるのは勿論である。
【産業上の利用可能性】
【００５８】
本発明に係る半導体パッケージ基板、半導体パッケージ、およびその製造方法は、半導体装置の製造に利用可能である。
【符号の説明】
【００５９】
１、２、３、５、６、７・・・ガラスコア（ガラス配線板）
４、８・・・多層配線基板（半導体パッケージ基板）
１０・・・ガラス基材（ガラス板）
１１・・・中空部
１２・・・貫通孔内の側壁
１３・・・ガラス露出部
１４・・・ＭＩＭ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ）
２０、２１、２２・・・金属層
２３・・・無電解ニッケルめっき層
２４・・・電解銅めっき層
２５・・・金属層
２６・・・電解銅めっき層
２７・・・金属層
２８・・・電解銅めっき層
２９・・・表面処理層
３１、３２、３３・・・樹脂層
５０、５２・・・金属層
５１・・・誘電体層
２０１、２０２・・・配線層（電極パッド）
２６０・・・電解銅めっき層
４１、４２、４３・・・樹脂層
４１Ａ、４１Ｂ、４２Ａ、４２Ｂ、４３Ａ、４３Ｂ・・・開口部
８１、８２・・・はんだ層
９０・・・ガラスコアを有する配線基板
９１・・・部品
９２・・・マザーボード
【図１】
2018107256.tif 000003
【図２】
2018107256.tif 000004
【図３】
2018107256.tif 000005
【図４】
2018107256.tif 000006
【図５】
2018107256.tif 000007
【図６】
2018107256.tif 000008
【図７】
2018107256.tif 000009
【図８Ａ】
2018107256.tif 000010
【図８Ｂ】
2018107256.tif 000011
【図８Ｃ】
2018107256.tif 000012
【図９】
2018107256.tif 000013
【図１０】
2018107256.tif 000014
【図１１】
2018107256.tif 000015
【図１２】
2018107256.tif 000016
【図１３】
2018107256.tif 000017
【図１４】
2018107256.tif 000018
【図１５】
2018107256.tif 000019
【図１６】
2018107256.tif 000020
【図１７Ａ】
2018107256.tif 000021
【図１７Ｂ】
2018107256.tif 000022
【図１７Ｃ】
2018107256.tif 000023