(57)【要約】【課題】  本発明は、ＦＥＴ型ガスセンサ内部に蓄積された電荷を効率良く除去し、ＦＥＴにおける閾電圧の経時変化を低減することを目的とする。【解決手段】  上記課題を解決するために、代表的な本発明のガスセンサは、電界効果トランジスタ型ガスセンサであって、基板と、基板上の酸化膜と、酸化膜上のゲート電極と、基板に配置されるボディー電極と、ゲート電極に印加する電圧を変更する第一のスイッチと、ボディー電極に印加する電圧を変更する第二のスイッチと、を有し、ゲート電極と第一のスイッチは、電気的な配線にて接続されていることを特徴とする。【選択図】  図５
2018115888.tif 000002
【特許請求の範囲】
【請求項１】
電界効果トランジスタ型のガスセンサにおいて、
基板と、
前記基板上の酸化膜と、
前記酸化膜上のゲート電極と、
前記基板に配置されるボディー電極と、
前記ゲート電極に印加する電圧を変更する第一のスイッチと、
前記ボディー電極に印加する電圧を変更する第二のスイッチと、を有し、
前記ゲート電極と前記第一のスイッチは、電気的な配線にて接続されていることを特徴とするガスセンサ。
【請求項２】
請求項１におけるガスセンサにおいて、
複数の電圧を生成する電圧源を有し、
前記第一のスイッチは、前記電圧源により生成される複数の電圧と前記ガスセンサとの接続を切り替えることにより、前記ゲート電極に印加する電圧を変更することを特徴とするガスセンサ。
【請求項３】
請求項１におけるガスセンサにおいて、
複数の電圧を生成する電圧源を有し、
前記第二のスイッチは、前記電圧源により生成される複数の電圧と前記ガスセンサとの接続を切り替えることにより、前記ボディー電極に印加する電圧を変更することを特徴とするガスセンサ。
【請求項４】
請求項１におけるガスセンサにおいて、
前記第一のスイッチ及び前記第二のスイッチは、それぞれデューティー比又は位相を変更させることができ、
第一のクロックにより前記第一のスイッチを制御し、第二のクロックにより前記第二のスイッチを制御する制御部を有することを特徴とするガスセンサ。
【請求項５】
請求項１におけるガスセンサにおいて、
複数の電圧を生成する電圧源を有し、
前記第一のスイッチは、前記電圧源により生成される複数の電圧と前記ガスセンサとの接続を切り替えることにより、前記ゲート電極に印加する電圧を変更し、
前記第二のスイッチは、前記電圧源により生成される複数の電圧と前記ガスセンサとの接続を切り替えることにより、前記ボディー電極に印加する電圧を変更することを特徴とするガスセンサ。
【請求項６】
請求項１におけるガスセンサにおいて、
前記基板に配置されるソース電極及びドレイン電極と、
複数の電圧を生成する電圧源と、
複数の電流を生成する電流源と、
前記ソース電極と前記ドレイン電極に流れる電流の向きを変更するソースドレインスイッチと、を有することを特徴とするガスセンサ。
【請求項７】
請求項６におけるガスセンサにおいて、
前記ソースドレインスイッチは、前記ソース電極の第一のソース端子と前記電圧源を接続し、かつ、前記ドレイン電極の第一のドレイン端子と前記電流源を接続することと、前記ドレイン電極の第二のドレイン端子と前記電圧源を接続し、かつ、前記ソース電極の第二のソース端子と前記電流源を接続することを切り替えることによって、前記ソース電極と前記ドレイン電極に流れる電流の向きを変更することを特徴とするガスセンサ。
【請求項８】
請求項５におけるガスセンサにおいて、
前記第一のスイッチは、計測期間に前記ゲート電極に第一の電圧を印加し、リフレッシュ期間に前記ゲート電極に第二の電圧を印加し、
前記第二のスイッチは、計測期間に前記ボディー電極に第三の電圧を印加し、リフレッシュ期間に前記ボディー電極に第四の電圧を印加し、
前記第二の電圧は前記第一の電圧よりも大きく、前記第一の電圧は前記第三の電圧よりも大きく、かつ、前記第三の電圧は前記第四の電圧よりも大きいことを特徴とするガスセンサ。
【請求項９】
請求項５におけるガスセンサにおいて、
前記第一のスイッチは、計測期間に前記ゲート電極に第一の電圧を印加し、リフレッシュ期間に前記ゲート電極に第二の電圧を印加し、
前記第二のスイッチは、計測期間に前記ボディー電極に第三の電圧を印加し、リフレッシュ期間に前記ボディー電極に第四の電圧を印加し、
前記第一の電圧は前記第二の電圧よりも大きく、かつ、前記第四の電圧は前記第三の電圧よりも大きいことを特徴とするガスセンサ。
【請求項１０】
請求項１におけるガスセンサにおいて、
測定対象のガスが、水素であることを特徴とするガスセンサ。
【請求項１１】
基板と、前記基板上の酸化膜と、前記酸化膜上のゲート電極と、前記基板に配置されるボディー電極と、を有する電界効果トランジスタ型のガスセンサの制御値設定方法において、
前記ガスセンサが測定対象とするガスが所定の検出感度以下の濃度の状態にて、前記ガスセンサの一定時間経過後の出力の変化であるドリフト電圧を測定するステップと、
測定した前記ドリフト電圧の値に基づいて、前記ゲート電極に印加するゲート電圧及び前記ボディー電極に印加するボディー電圧を設定するステップと、を有するガスセンサの制御値設定方法。
【請求項１２】
請求項１１におけるガスセンサの制御値設定方法において、
前記測定したドリフト電圧の値に基づいて、前記ゲート電圧を変更する第一のスイッチ及び前記ボディー電圧を変更する第二のスイッチを制御するクロックのデューティー比を設定するステップと、を有するガスセンサの制御値設定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＥＴ型ガスセンサ及びガスセンサの制御方法に関する。
【背景技術】
【０００２】
ガスセンサは、雰囲気中のガス濃度に応じた信号を出力し、水素やメタンなどの可燃性ガスの爆発、及び、酸化窒素、硫化水素並びに一酸化炭素などの有毒ガスによる人体への悪影響を防止するためのガス濃度計や漏えい検知器などに利用されている。
【０００３】
例えば、地球環境保全の観点から、自動車のＣＯ２の排出量を抑制するため、燃焼しても水しか排出しない、水素を燃料とする燃料電池自動車（ＦＣＶ）の開発が進んでおり、ＦＣＶでは特に水素燃焼時の水素濃度制御、配管からの水素漏えい検知のための水素濃度計の搭載が必須である。また、原子力発電機用途でも水素検知器が利用されている。水素は、空気中の濃度が３．９％に達すると爆発することが知られているため、水素の漏えい検知用途では上記爆発限界濃度に達する前に水素濃度計によりアラートを発するといった安全対策が必要である。また、燃焼時の水素濃度を最適化することで燃費性能を向上できるため、燃焼条件にフィードバックをかける目的で水素濃度の監視が必要である。
【０００４】
ガスセンサの方式として、接触燃焼式、半導体式、気体熱伝導式など、いくつかの方式が知られているが、近年、ＦＥＴ型ガスセンサが低濃度のガスを精度良く検出可能で、半導体ウエハを用いたプロセスで製造を行えるため低コスト化、小型化、低消費電力化が実現出来るとして注目されている。特に、車載用途では環状シロキサン耐性が高いとして注目されている。環状シロキサンは、道路の舗装に用いるアスファルトやシリコン製品から環境雰囲気に放出され、高温では電気製品の接点の導通不良の原因になりうることが知られているが、ＦＥＴ型ガスセンサは環状シロキサン雰囲気中でも触媒活性がほとんど変化しない。
【０００５】
ＦＥＴ型ガスセンサでは、ガス濃度が一定にも関わらず、ＦＥＴのスイッチオン後に各々のＦＥＴにおける閾電圧に経時変化が起こるドリフトが生じることが知られている。
【０００６】
ＦＥＴ型ガスセンサのドリフト解消に関する技術として、特許文献１には、ガス感応性の電界効果トランジスタ素子内における電界の分布の変化に起因するドリフトを解消するために、電界効果トランジスタのゲート電極に準備電圧を印加し、その直後の検出期間中に、検出電圧をゲート電極に印加しながら、電界効果トランジスタのソース端子とドレイン端子との間で測定量を検出する方法が開示されている。
【０００７】
さらに、特許文献２には、イオン感応性電解効果トランジスタにおいて、感応膜等に電荷が捕捉されるために起こるドリフトをデータ処理の前にデバイス的に低減する方法が開示されている。この文献では、フローティング電極に蓄積された電荷を引き抜くために、ゲート酸化膜電圧が通常の動作中の電圧より十分高い電圧になるように基板電圧を印加する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１４−３２１９４号公報
【特許文献２】特開２０１４−１１５１２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１では、ＦＥＴ素子内における電界の分布を変更するために、ゲート電極に準備電圧と検出電圧の２種類の電圧を印加しているが、ゲート電極のみへの印加による素子内における電界の分布変更しか開示されておらず、酸化膜内に蓄積された電荷の除去に関しての記載は考慮されていない。仮に、電荷が除去されたとしても、特許文献１の構成では、ゲート電極のみの印加のため、酸化膜の上部の電子しか除去することが出来なかった。本願発明者は、より効率的にドリフトを解消するためには、酸化膜の下部の電子を除去する必要があるという新規な課題を発見した。
【００１０】
また、特許文献２に記載のイオン感応性ＦＥＴの場合、ＦＥＴ型ガスセンサのゲート電極に該当するのは溶液である。そのため、電荷の引き抜きは、フローティング電極と基板間のみで行うことが前提であり、溶液側から電荷を引き抜くことは検討されていない。一方、ＦＥＴ型ガスセンサの場合には酸化膜の膜厚があるため、より効率的に電荷を引き抜くためには、ゲート電極側からの電荷の引き抜きも必要になる。
【００１１】
そこで、本発明は、ＦＥＴ型ガスセンサ内部に蓄積された電荷を効率良く除去し、ＦＥＴにおける閾電圧の経時変化を低減することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するための手段のうち代表的なものを例示すれば、電界効果トランジスタ型のガスセンサであって、基板と、基板上の酸化膜と、酸化膜上のゲート電極と、基板に配置されるボディー電極と、ゲート電極に印加する電圧を変更する第一のスイッチと、ボディー電極に印加する電圧を変更する第二のスイッチと、を有し、ゲート電極と第一のスイッチは、電気的な配線にて接続されていることを特徴とするガスセンサが挙げられる。
【発明の効果】
【００１３】
本発明によれば、ゲート電極に印加する電圧とボディー電極に印加する電圧をスイッチングすることでＦＥＴ型ガスセンサ内部に蓄積された電荷を効率良く除去することが可能になる。例えば、酸化膜の上部及び下部に蓄積された電荷の両方を効率的に除去することが可能になる。この結果、ＦＥＴ型ガスセンサにおける閾電圧の経時変化を低減することができる。
【図面の簡単な説明】
【００１４】
【図１】参照ＦＥＴ及びセンサＦＥＴの断面図を示した図面。
【図２】参照ＦＥＴ及びセンサＦＥＴのＩＤＳ−ＶＧＳ特性を比較した図面。
【図３】ゲートソース間電圧ＶＧＳの経時変化を示した図面。
【図４】ＦＥＴ内部に蓄積する電荷を説明した図面。
【図５】計測フェーズ及びリフレッシュフェーズの電圧印加条件を示した図面。
【図６】ソース電極及びドレイン電極に流す電流の向きを変える回路構成を示した図面。
【図７】各クロック波形の関係の例を示した図面。
【図８】ゲート電位制御クロックの波形の例を示した図面。
【図９】ドリフト低減効果の実験結果を示した図面。
【図１０】システム全体構成の例を示した図面。
【図１１】バイアス条件を設定するフローを示した図面。
【図１２】配線層や保護層を含めたセンサチップ及び参照チップの断面を示した図面。
【図１３】センサＦＥＴ向けの回路の一例を示した図面
【図１４】参照ＦＥＴ向けの回路の一例を示した図面。
【発明を実施するための形態】
【実施例１】
【００１５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１６】
以下では、ＦＥＴ型ガスセンサの一例として、ＦＥＴ型水素センサをもとに説明を行うが、ＦＥＴ型ガスセンサでは、触媒金属の種類を変更することにより、様々なガス検知が可能であるため、以下の説明は水素に限定されるわけではない。また、以下では、Ｎチャネル型センサの例を示して説明を行うが、当然、Ｐチャネル型センサでは、印加電圧の向きを逆転するのみであるため、同様に適用可能である。
【００１７】
ＦＥＴ型水素センサの水素検知メカニズムを図１により説明する。図１（ａ）は参照ＦＥＴ、図１（ｂ）はセンサＦＥＴのデバイス断面の概略を示している。
【００１８】
参照ＦＥＴとセンサＦＥＴのデバイス断面構造は、サイズや膜構成を含めてほぼ同一に作製される。両者は同一のシリコン基板（ＳＵＢ）上に形成される。つまり、図１では（ａ）、（ｂ）と分離して記載しているが、実際は、シリコン基板はつながっており、同じシリコン基板上に参照ＦＥＴとセンサＦＥＴが隣接して形成される。シリコン基板上にウェル（ＷＥＬＬ）を設け、この中にＦＥＴデバイスを形成する。
【００１９】
触媒ゲート電極（ＣＡＴＧＡＴＥ）は、水素ガスに対して活性を持つ触媒ゲートである。例えば、Ｐｔ−Ｔｉ−Ｏの積層膜やＰｄ膜などが考えられる。
【００２０】
ゲート絶縁膜（ＯＸＩＤＥ）は、通常のＦＥＴと同様にＳｉＯ２で構成しても良いが、本願のＦＥＴ型水素センサはこれに限定するものではない。
【００２１】
図１の（ａ）のように、参照ＦＥＴは、触媒ゲート電極が検出対象遮断膜（ＰＡＳＳＩ）で覆われる。この検出対象遮断膜は、検出対象ガスの透過性が無い膜から構成され、例えば、ＦＥＴ型水素センサの場合には、水素透過性が無い膜を選択する。水素透過性が無いため、水素が触媒ゲート電極まで到達せず、参照ＦＥＴはセンサＦＥＴと同一の構造を持ちながらも水素感応性を持たない。
【００２２】
センサＦＥＴと参照ＦＥＴのバイアス条件について説明する。センサＦＥＴと参照ＦＥＴには同じドレインソース電圧（ＶＤＳ）がそれぞれのドレイン端子、ソース端子に印加される。参照ＦＥＴのドレイン端子はＤＲＥＦ、ソース端子はＳＲＥＦ、センサＦＥＴのドレイン端子はＤＳＥＮ、ソース端子はＳＳＥＮと示してある。この電圧の印加により、それぞれのドレイン端子とソース端子間には、チャネル電流（ＩＤＳ）が流れる。
【００２３】
さらに、両者の触媒ゲート電極には、同一のゲート電圧（ＶＧ）を印加する。ゲート電圧（ＶＧ）は接地電位を基準とするゲート電位であり、ソース電位に対するゲート電位ではない。
【００２４】
参照ＦＥＴのウェル端子（ＢＲＥＦ）と参照ＦＥＴのソース端子（ＳＲＥＦ）を接続し、センサＦＥＴのウェル端子（ＢＳＥＮ）とセンサＦＥＴのソース端子（ＳＳＥＮ）を接続して動作させる。これにより、ウェル端子とソース端子間の電位差が無くなり、その結果基板効果を除去することが出来る。ＶＲＥＦは、参照ＦＥＴの出力電圧であり、ＶＳＥＮは、センサＦＥＴの出力電圧である。
【００２５】
図１（ｂ）に示す通り、センサＦＥＴの触媒ゲート電極の触媒作用により水素ガスは、水素原子又は水素イオンに分解される。この分解された水素原子又は水素イオンは、触媒ゲート電極に吸蔵され、ゲート絶縁膜との界面付近に双極子（ＤＩＰＯＬＥ）を形成する。この双極子の作用により、センサＦＥＴには参照ＦＥＴと比較してΔＶの閾電圧変化が生じ、これを検出回路により検出することで水素濃度を同定する。
【００２６】
図２は、水素検知時の参照ＦＥＴとセンサＦＥＴのＩＤＳ−ＶＧＳ特性を比較した概略図である。実線がセンサＦＥＴの特性を示したものであり、点線が参照ＦＥＴの特性を示したものである。同一のＩＤＳが印加されているため動作電流は同一である。また、同一のＶＤＳが印加されているためＩＤＳ−ＶＧＳ曲線は参照ＦＥＴとセンサＦＥＴで同じ形となり、双極子に起因するΔＶだけセンサＦＥＴの曲線がＶＧＳの負側にシフトした形となる。このように閾電圧変化ΔＶが参照ＦＥＴにおけるゲートソース電圧Ｖｇｓ０とセンサＦＥＴにおけるゲートソース電圧Ｖｇｓの差分として現れる。前述の通りＶＧは参照ＦＥＴとセンサＦＥＴで同一なので、Ｖｇｓは、ゲート電圧（ＶＧ）とソース電圧（ＶＳ）の差分、つまり、Ｖｇｓ＝ＶＧ−ＶＳより、ΔＶは両者のソース電位の差分として最終的に検出される。
【００２７】
以上がＦＥＴ型水素センサの検出原理である。
【００２８】
本発明を適用した水素センサは、例えば、燃料電池自動車用途では、水素供給口付近、水素貯蔵タンクの出入口付近、動力装置の供給口付近、排気装置内又は車室内等に設置することが考えられる。また、原子力発電の原子炉用では、原子炉建屋内や原子炉補助建屋である制御室等の内部に設置することが考えられる。更に、水素インフラ一般の水素検知に利用が可能で、例えば、水素ステーションへの設置、水素ディスペンサの供給口付近に設置することもできる。
【００２９】
次に、図３にセンサＦＥＴを一定バイアス下で長時間放置した時のゲートソース間電圧ＶＧＳの経時変化を測定した実験結果を示す。図３（ａ）は測定時のバイアス条件を示している。センサＦＥＴを示すＦＥＴのドレイン電極Ｄには電流源ＩＤＳが接続され、ゲート電極Ｇには電圧源ＶＧが接続され、ソース電極Ｓおよびボディー電極Ｂは接地される。
【００３０】
図３（ｂ）は、水素１％雰囲気下におけるＶＧＳの経時変化を示した図面である。ＶＧＳの変化は既に説明した通り、通常、水素濃度の変化に対応して起こるが、本実験結果においてＶＧの値に応じて様々にＶＧＳの値が時間変化していく振る舞いが判明した。水素濃度が１％から変化していない以上、出力であるＶＧＳは一定の状態を保つ必要があるのに対して、ＶＧにより変化するということはセンサとして誤作動していることになる。また、ＶＧの値に応じてドリフトの方向が変化していることが分かった。つまりＶＧ＝０．０ＶではＶＧＳが時間と共に増大するのに対し、ＶＧＳ＝２．６Ｖと大きい場合にはＶＧＳは時間と共に減少した。中間的な電位であるＶＧ＝１．５ＶではＶＧＳの経時変化がほとんど起こらないことが分かった。
【００３１】
図３に示した実験結果から本発明者は、ＶＧＳの経時変化はセンサＦＥＴ内のどこかに電荷が蓄積され、この蓄積電荷がＦＥＴの閾電圧ＶＴＨを変化させる結果、センサＦＥＴの出力のＶＧＳが変化していると考えた。
【００３２】
具体的にどのような場所に電荷が蓄積されるか図４により説明する。図４は、本実施例を適用したＮチャネル型センサＦＥＴの断面図である。感応ゲートはＰｔ／Ｔｉで構成され、ゲート電極Ｇと接続する。このゲート電極Ｇに接続される電圧源は、後述の第一のスイッチ５０１を介して電気的に配線されて接続されている。Ｐ型基板（Ｐ−ＳＵＢ）上にＰ型ウェル（Ｐ−ｗｅｌｌ）を構成し、これにボディー電極Ｂ、ドレイン電極Ｄ、ソース電極Ｓを作る。Ｐ型ウェル（Ｐ−ｗｅｌｌ）とＰｔ／Ｔｉの感応ゲート間にはゲート絶縁膜（ＯＸＩＤＥ）が存在する。
【００３３】
センサＦＥＴを動作させている時に蓄積される電荷は３種類が考えられる。まず、ゲート電極Ｇから供給され（４０１）、Ｐｔ／Ｔｉゲートとゲート絶縁膜（ＯＸＩＤＥ）の界面付近に蓄積する電荷４０２が考えられる。また、ドレイン電極Ｄから供給され（４０３）、ゲート絶縁膜（ＯＸＩＤＥ）下部又はゲート絶縁膜（ＯＸＩＤＥ）とＰ型ウェル（Ｐ−ｗｅｌｌ）の界面に蓄積される電荷４０４が考えられる。更に、ソース電極Ｓから供給され（４０５）、ゲート絶縁膜（ＯＸＩＤＥ）下部又はゲート絶縁膜（ＯＸＩＤＥ）とＰ型ウェル（Ｐ−ｗｅｌｌ）の界面に蓄積される電荷４０４が考えられる。
【００３４】
本願発明者は、より効率的にドリフトを解消するためには、ゲート絶縁膜（ＯＸＩＤＥ）の上部の電荷４０２だけではなく、ゲート絶縁膜（ＯＸＩＤＥ）の下部の電荷４０３を除去する必要があると考えた。上述の特許文献１では、ゲート電極Ｇのみの印加しか記載されておらず、この構成ではゲート絶縁膜（ＯＸＩＤＥ）の下部の電荷の除去は困難である。
【００３５】
そこで、ゲート電極Ｇのみでなく、ゲート絶縁膜の下部の電荷の除去を行うためにボディー電極に対して複数の電圧を印加する構成を見出した。例えば、センサＦＥＴ及び参照ＦＥＴに対して、計測フェーズとリフレッシュフェーズの２つのフェーズを設け、それぞれゲート電極及びボディー電極に印加する電圧を変更することで上述の課題を解決する。以下で詳細に説明する。
【００３６】
図５を用いてセンサＦＥＴおよび参照ＦＥＴ（ＦＥＴ）のゲート電極及びボディー電極にどのように２種類以上の電圧を印加するか説明する。
【００３７】
図５（ａ）は、計測フェーズ、つまり、ガス濃度測定時の電圧印加条件である。測定時には測定時のゲート電圧（ＶＧ２）がゲート電位制御クロック（ＣＫ＿ＶＧ）により選択される。同時に測定時のボディー電圧（ＶＢ２）がボディー電位制御クロック（ＣＫ＿ＶＢ）により選択される。
【００３８】
図５（ｂ）は、リフレッシュフェーズ、つまり、蓄積電荷を除去するためのリフレッシュ動作における電圧印加条件である。リフレッシュ時のゲート電圧（ＶＧ１）がゲート電位制御クロック（ＣＫ＿ＶＧ）により選択される。同時にリフレッシュ時のボディー電圧（ＶＢ１）がボディー電位制御クロック（ＣＫ＿ＶＢ）により選択される。このように、本実施例では、複数のゲート電圧を印加するための第一のスイッチ５０１及び複数のボディー電圧を印加するための第二のスイッチ５０２を有している。第一のスイッチ５０１及び第二のスイッチ５０２は、それぞれ１つのスイッチから構成されても良いし、複数のスイッチにより構成されていても良い。
【００３９】
図５（ｂ）では図示していないが、ゲート電位制御クロック（ＣＫ＿ＶＧ）及びボディー電位制御クロック（ＣＫ＿ＶＢ）は、クロック生成回路により生成され、制御部（ＣＴＲＬ）は、ゲート電位制御クロック（ＣＫ＿ＶＧ）及びボディー電位制御クロック（ＣＫ＿ＶＢ）により、第一のスイッチ５０１及び第二のスイッチ５０２を制御する。
【００４０】
ＶＧ１、ＶＧ２、ＶＢ１及びＶＢ２は、デジタル制御電圧源により構成することでその出力電位をアナログ回路に供給される電源の範囲内である程度の確度を持って制御可能となる。また、ＶＧ及びＶＢを同一の制御電圧源により供給することで、制御回路の制御速度や制御電圧源の仕様によらず、高速動作を行うことが可能になり、制御電圧源の出力をクロックと同等の速度で変化させることができる。
【００４１】
また、ゲート電位制御クロック（ＣＫ＿ＶＧ）及びボディー電位制御クロック（ＣＫ＿ＶＢ）は、マイクロコンピュータなどの制御回路で生成することでそのデューティー比や位相を自在に変更及び制御可能であるから、ゲート電位（ＶＧ）およびボディー電位（ＶＢ）は、その電位及び時間変化パタンが自在に変更可能な構成を取ることができる。
【００４２】
このように、本実施例に係るガスセンサは、基板（ＳＵＢ）と、基板上の酸化膜（ＯＸＩＤＥ）と、酸化膜上のゲート電極（Ｇ）と、基板に配置されるボディー電極（Ｂ）と、ゲート電極に印加する電圧を変更する第一のスイッチ（５０１）と、ボディー電極に印加する電圧を変更する第二のスイッチ（５０２）と、を有し、ゲート電極に接続される電圧源は、電気的な配線にて接続されていることを特徴としている。
【００４３】
係る構成により、ゲート電極又はボディー電極に印加する電圧を変更することができ、計測フェーズとリフレッシュフェーズの２種類のフェーズを設けることが可能になる。その結果、ＦＥＴ内に蓄積された電荷をゲート電極から効率的に除去することができ、ＦＥＴにおける閾電圧の経時変化が低減される。
【００４４】
また、本実施例に係るガスセンサは、複数の電圧を生成する電圧源を有し、第一のスイッチ（５０１）は、電圧源により生成される複数の電圧（ＶＧ１、ＶＧ２）とガスセンサとの接続を切り替えることにより、ゲート電極（Ｇ）に印加する電圧を変更することを特徴としている。係る構成により、ゲート絶縁膜（ＯＸＩＤＥ）に蓄積された電荷をゲート電極（Ｇ）側から効率的に除去することが可能になる。
【００４５】
更に、本実施例に係るガスセンサは、複数の電圧を生成する電圧源を有し、第二のスイッチ（５０２）は、電圧源により生成される複数の電圧（ＶＢ１、ＶＢ２）とガスセンサとの接続を切り替えることにより、ボディー電極（Ｂ）に印加する電圧を変更することを特徴としている。係る構成により、ゲート絶縁膜（ＯＸＩＤＥ）の下部又はゲート絶縁膜（ＯＸＩＤＥ）と基板Ｐ型ウェルの界面に蓄積された電荷を基板側から効率的に除去することが可能になる。また、第一のスイッチと第二のスイッチの両方にてガスセンサとの接続を切り替えることで、ゲート電極及びボディー電極に印加する電圧を変更可能である。このような構成をとることで、様々な電荷の蓄積に対して、ゲート電極側又は基板側からの電荷の除去を満遍なく行うことが可能になり、より効率的かつ正確に電荷の除去をすることができ、ドリフト抑制が可能である。
【００４６】
また、ＶＧおよびＶＢをそれぞれ別々の単一電圧源から供給し、その出力電位を適時制御回路により変更するやり方も考えられる。この場合にはゲート電位制御クロック（ＣＫ＿ＶＧ）及びボディー電位制御クロック（ＣＫ＿ＶＢ）が不要となる。
【００４７】
図９は、本実施例におけるドリフト抑制を実施した場合と実施しない場合のドリフト量を実験的に比較したものである。本実施例の構成を適用することでドリフト量は７５％程度抑制されている。実験条件は、１１３℃にてＮ型ＦＥＴセンサにおいて行ったもので、計測フェーズのボディー電位（ＶＢ２）を１．２２Ｖ、ゲート電位（ＶＧ２）を４．８８Ｖとし、リフレッシュフェーズのボディー電位（ＶＢ１）を０Ｖ、ゲート電位（ＶＧ１）を５Ｖと設定したものである。本発明の適用によりドリフト量を抑制する効果が得られることはこのように実験的にも明らかとなっている。
【００４８】
＜ソース電極とドレイン電極間の電流の向きの制御に関する変形例＞
上記では、ゲート電極又はボディー電極に印加する電圧を変更し、計測フェーズの他にリフレッシュフェーズを設けることで、センサ内に蓄積された電荷を除去する構成を説明した。以下では、センサに流す電流の向きを変更し、より効率的にセンサに蓄積された電荷を除去する構成について説明する。特に、ゲート絶縁膜下部とＰ型ウェルとの界面又はＰ型ウェル内に形成されるチャネルに蓄積された電荷を効率的に除去する構成に関して説明する。
【００４９】
基本的な構成は図４と同様であるが、以下の点で相違する。
【００５０】
図６は、ＦＥＴセンサに流す電流の向きを変える機構の一例を示す。図６（ａ）はソース電極（Ｓ）からドレイン電極（Ｄ）に電流を流す場合の回路構成を示し、図６（ｂ）はドレイン電極（Ｄ）からソース電極（Ｓ）に電流を流す場合の回路構成を示している。
【００５１】
まず、図６（ａ）では、電流源（ＩＤＳ１）がドレイン端子１（Ｄ１）に接続され、電圧源によりＶＤＳ１を出力するドライバ回路（ＤＲＩＶＥＲ）がソース端子２（Ｓ２）に接続されるようにソースドレイン制御クロック（ＣＫ＿ＳＤ）が制御部（ＣＴＲＬ）によりソースドレインスイッチ６０１に印加される。
【００５２】
次に、図６（ｂ）では、電流値をＩＤＳ２に変更した電流源（ＩＤＳ２）がソース端子１（Ｄ２）に接続され、電圧源によりＶＤＳ２を出力するドライバ回路（ＤＲＩＶＥＲ）がドレイン端子２（Ｄ２）に接続されるようにソースドレイン制御クロック（ＣＫ＿ＳＤ）が制御部（ＣＴＲＬ）によりソースドレインスイッチ６０１に印加される。
【００５３】
これらの制御クロックは、クロック生成回路により生成されるものである。例えば、図６（ａ）は、ソースドレイン制御クロック（ＣＫ＿ＳＤ）＝Ｈの場合の回路構成を示しており、図６（ｂ）では、ソースドレイン制御クロック（ＣＫ＿ＳＤ）＝Ｌの場合の回路構成を示している。  ソースドレインスイッチ６０１は、例えば２つのスイッチから構成され、クロック入力に対してＨならばＨ入力端子を、ＬならばＬ入力端子を出力端子に接続しても良い。例えば、アナログレベルの信号をそのまま結合するスイッチの役割を持つ構成が考えられる。また、ソースドレインスイッチ６０１は上述の第一のスイッチ５０１又は第二のスイッチ５０２と同じものを適用して構成されていても良い。
【００５４】
図６（ａ）及び図６（ｂ）のそれぞれの場合において、電流源（ＩＤＳ）の出力電流は制御電流源により変更可能な構成を取ることができる。センサに流す電流の向き及び電流値を自由に変更することで、より効率的に蓄積電荷を除去することが可能となり、高効率なドリフト制御が可能となる。同様に、ＶＤＳを発生する電圧源にも制御電圧源を適用可能である。
【００５５】
上記のように、制御電圧源出力と制御電流源出力をソース端子１（Ｓ１）とドレイン端子２（Ｄ２）およびソース端子２（Ｓ２）とドレイン端子１（Ｄ１）にそれぞれ切り替えながら接続するような回路構成の場合、ソース電極からドレイン電極に電流を流す場合の出力電圧（ＶＤＳ）と出力電流（ＩＤＳ）がそれぞれ、ＶＤＳ１とＩＤＳ１になり、ドレイン電極からソース電極に電流を流す場合の出力電圧（ＶＤＳ）と出力電流（ＩＤＳ）がそれぞれ、ＶＤＳ２とＩＤＳ２になる。つまり、センサ動作時の対称性を崩すことが出来るため、蓄積電荷がチャネル付近又はゲート酸化膜とＰ型ウェルの界面付近に存在する場合に、一方向に同一の電流を流す場合と比べて、より効率的に蓄積電荷を除去することが可能となる。
【００５６】
一方で、ＶＤＳ１＝ＶＤＳ２、ＩＤＳ１＝ＩＤＳ２と設定することも可能であり、この場合にはＦＥＴセンサの動作が対称になることから電荷の蓄積が生じにくい状況を作りやすい。出力電圧（ＶＤＳ）および出力電流（ＩＤＳ）の値をどのように設定するかはセンサデバイスの特性ばらつきに応じてテスト時に判断することで高信頼のＦＥＴセンサを作成可能となる。
【００５７】
このように、本実施例に係るガスセンサは、基板に配置されるソース電極（Ｓ）及びドレイン電極（Ｄ）と、複数の電圧を生成する電圧源（ＤＲＩＶＥＲ）と、複数の電流を生成する電流源（ＩＤＳ）と、ソース電極とドレイン電極に流れる電流の向きを変更するソースドレインスイッチ（６０１）を有し、ソースドレインスイッチ（６０１）は、ソース電極の第一のソース端子（Ｓ２）と電圧源を接続し、かつ、ドレイン電極の第一のドレイン端子（Ｄ１）と電流源を接続することと、ドレイン電極の第二のドレイン端子（Ｄ２）と電圧源を接続し、かつ、ソース電極の第二のソース端子（Ｓ１）と電流源を接続することを切り替えることによって、ソース電極とドレイン電極に流れる電流の向きを変更することを特徴としている。係る構成により、ソース電極とドレイン電極に流れる電流の向きを変更することができ、Ｐ型ウェルに形成されるチャネル付近又はゲート酸化膜下部とＰ型ウェルとの界面付近に蓄積された電荷を効率的に除去することが可能になる。
【００５８】
図７は、ボディー電位制御クロック（ＣＫ＿ＶＢ）、ゲート電位制御クロック（ＣＫ＿ＶＧ）及びソースドレイン制御クロック（ＣＫ＿ＳＤ）の位相関係の一例を示した図面である。クロック波形であるからそれぞれの波形の電圧レベルは０Ｖから回路の電源電圧の間で変化する。リフレッシュ動作期間（Ｒ）、計測動作期間（Ｍ）の時間が同じであるときの例である。
【００５９】
図７（ａ）は、ソースドレイン制御クロック（ＣＫ＿ＳＤ）において、ソース電極からドレイン電極に電流を流す時間（ＴＳＤ）とドレイン電極からソース電極に電流を流す時間（ＴＤＳ）の長さが等しい場合の例である。一方、図７（ｂ）は、ＴＳＤ＞ＴＤＳと設定した例である。どちらの場合も、ＴＤＳおよびＴＳＤはゲート電位制御クロック（ＣＫ＿ＶＧ）およびボディー電位制御クロック（ＣＫ＿ＶＢ）の一周期の整数倍の長さを持つように設定した。このように、電流を流す時間を設定することにより、計測フェーズとリフレッシュフェーズを同じ回数だけ同じＩＤＳの向きの時に行うことができ、より高精度でドリフト抑制が出来ることが期待される。
【００６０】
図８は、ゲート電位制御クロック（ＣＫ＿ＶＧ）の波形例を示す。図８（ａ）は、リフレッシュ時間（ＴＲ）よりも計測時間（ＴＭ）が長い場合、図８（ｂ）はＴＲ＞ＴＭの場合の波形例である。図７と同様に波形の振幅はデジタル的に０Ｖから回路の電源電圧の間で変化する。リフレッシュ時間（ＴＲ）および計測時間（ＴＭ）は、例えば、マイクロコンピュータなどの制御回路により自由に設定できるよう構成することでより状況に応じたドリフト抑制が可能となる。
【００６１】
図１０は、本実施例のガスセンサにおけるシステム全体の構成例を示した図面である。マイクロコンピュータ等の制御回路（ＣＯＮＴＲＯＬ）と、制御電圧源（ＤＡＣ）がそれぞれセンサＦＥＴのフロントエンド回路（ＳＥＮＳＯＲＦＥＣ）および参照ＦＥＴのフロントエンド回路（ＲＥＦＦＥＣ）に接続される。通信（ＤＡＣＣＯＭ）により、制御回路（ＣＯＮＴＲＯＬ）は制御電圧源（ＤＡＣ）を制御する。通信デバイス（ＴＲＡＮＳＦＥＲ）と制御回路は通信手段（ＣＯＭ１）で接続され、通信デバイスとＰＣは例えばＵＳＢで通信する。これにより、センサ出力を適切な演算を施した後にＰＣ等に送信し、ＰＣ等で出力及び更なる処理が可能となる。当然、通信デバイス（ＴＲＡＮＳＦＥＲ）を削除して直接ＰＣ等と制御回路（ＣＯＮＴＲＯＬ）が通信することも可能であるし、無線による通信を行ってもよい。通信手段はガスセンサが適用されるシステム要求に応じて適切に選択されれば良い。
【００６２】
図１３は、具体的なセンサＦＥＴのフロントエンド回路の構成の一例を示したものである。センサＦＥＴのフロントエンド回路（ＳＥＮＳＯＲＦＥＣ）は、例えば、ＶＴＨ検出回路（ＶＴＨＳＥＮＳＥ）、ソースドレインスイッチ（ＳＤＭＵＸ）、センサＦＥＴ（ＳＥＮＳＯＲ）、ゲート電極に印加する電圧を変更する第一のスイッチ（ＧＭＵＸ）、ボディー電極に印加する電圧を変更する第二のスイッチ（ＢＭＵＸ）、電圧制御電流源（ＶＣＣＳ）等から構成される。ＶＴＨ検出回路（ＶＴＨＳＥＮＳＥ）の前に、入力ローパスフィルタやＰチャネルＦＥＴ向けの入力とＮチャネルＦＥＴ向けの入力を切り替えるスイッチを構成しても良い。入力ローパスフィルタを構成することで、ドライバに使われるオペアンプの発振を抑えることが可能になる。また、ソースドレインスイッチ（ＳＤＭＵＸ）とセンサＦＥＴ（ＳＥＮＳＯＲ）との間に、出力ローパスフィルタを設けても良い。
【００６３】
センサＦＥＴ向けＶＤＳ設定電位（ＶＤＳ０Ｓ）、センサＦＥＴ向けＩＤＳ設定電位（ＩＤＳ０Ｓ）、センサＦＥＴ向けゲート電位（ＶＧ１Ｓ、ＶＧ２Ｓ）、センサＦＥＴ向けボディー電位（ＶＢ１Ｓ、ＶＢ２Ｓ）は制御電圧源（ＤＡＣ）により生成され、センサＦＥＴに印加される。センサＦＥＴ向けソースドレイン制御クロック（ＣＫ＿ＳＤＳ）、センサＦＥＴ向けゲート制御クロック（ＣＫ＿ＧＳ）、センサＦＥＴ向けボディー制御クロック（ＣＫ＿ＢＳ）の３種類のクロックは、制御回路からセンサＦＥＴのフロントエンド回路に入力される。センサＦＥＴの出力（ＡＤＣＳ）は、制御回路に入力される。例えば、マイクロコンピュータに内蔵のアナログデジタル変換に入力される。
【００６４】
ソースドレインスイッチ（ＳＤＭＵＸ）は、例えば、２つのスイッチから構成され、クロック入力に対してＨならばＨ入力端子を、ＬならばＬ入力端子を出力端子に接続する。アナログレベルの信号をそのまま結合するスイッチの役割を持つ。
【００６５】
第一のスイッチ（ＧＭＵＸ）は、例えば１つのスイッチから構成される。スイッチはソースドレインスイッチ（ＳＤＭＵＸ）と同じものを適用可能である。同様に、第二のスイッチ（ＢＭＵＸ）は、例えば、１つのスイッチから構成され、スイッチはソースドレインスイッチ（ＳＤＭＵＸ）と同じものを適用可能である。
【００６６】
電流制御電圧源（ＶＣＣＳ）は、例えば、オペアンプとＮＰＮトランジスタとフィードバック抵抗器（ＲＣＳ）により構成される。センサＦＥＴ向けＩＤＳ設定電位（ＩＤＳ０Ｓ）に対して、ＩＤＳ０Ｓ／ＲＣＳの出力電流を発生する。つまり、出力電流をセンサＦＥＴ向けＩＤＳ設定電位（ＩＤＳ０Ｓ）により調整可能である。
【００６７】
次に、参照ＦＥＴのフロントエンド回路（ＲＥＦＦＥＣ）について、図１４を用いて説明する。回路構成は、図１３のセンサＦＥＴのフロントエンド回路と同様だが、入出力が異なる。
【００６８】
参照ＦＥＴ向けＶＤＳ設定電位（ＶＤＳ０Ｒ）、参照ＦＥＴ向けＩＤＳ設定電位（ＩＤＳ０Ｒ）、参照ＦＥＴ向けゲート電位（ＶＧ１Ｒ、ＶＧ２Ｒ）、参照ＦＥＴ向けボディー電位（ＶＢ１Ｒ、ＶＢ２Ｒ）は制御電圧源（ＤＡＣ）により生成され、参照ＦＥＴに印加される。
【００６９】
参照ＦＥＴ向けソースドレイン制御クロック（ＣＫ＿ＳＤＲ）、参照ＦＥＴ向けゲート制御クロック（ＣＫ＿ＧＲ）、参照ＦＥＴ向けボディー制御クロック（ＣＫ＿ＢＲ）の３種類のクロックは、制御回路から参照ＦＥＴのフロントエンド回路に入力される。参照ＦＥＴの出力（ＡＤＣＲ）は制御回路に入力される。例えば、マイクロコンピュータに内蔵のアナログデジタル変換に入力される。
【００７０】
＜ドリフト抑制に用いる各パラメータの設定方法に関する変形例＞
図１１は、回路でドリフト抑制に用いられる上述したパラメータであるゲート電位（ＶＧ１、ＶＧ２）、ボディー電位（ＶＢ１、ＶＢ２）、リフレッシュ時間（ＴＲ）、測定時間（ＴＭ）及びドレイン電極とソース電極間に流す電流の時間（ＴＤＳ、ＴＳＤ）をどのように決定するかを示したフローの一例である。これらのパラメータは、例えば、ガスセンサの出荷調整時に決定してメモリに保存し、その値を使い続ける。また、図１１は、ＮチャネルＦＥＴのパラメータ設定方法を示しており、Ｐチャネル向けにはＶＧ及びＶＢの極性を反転する。
【００７１】
出荷調整は検出対象ガスが存在しない又は検出感度以下の状態で行う。まず、センサの初期出力（ＶＴＨ０）を計測する（１１０１）。次に、一定時間経過後の出力（ＶＴＨ１）を計測する（１１０２）。その後、ドリフト電圧（Ｖｄｒｉｆｔ１＝ＶＴＨ１−ＶＴＨ０）を求める（１１０３）。初期状態では、ＶＧ１＝ＶＧ２およびＶＢ１＝ＶＢ２と設定しておく。ここで、Ｖｄｒｉｆｔ１＝０の場合（１１０４）、ドリフトが無いことになるため電荷の蓄積がないと考えられ、ＶＧ１＝ＶＧ２およびＶＢ１＝ＶＢ２と設定を変えない（１１０５）。
【００７２】
Ｖｄｒｉｆｔ１＞０の時（１１０６）、出力が増大する方向にドリフトしたことになるので、負の電荷が反応ゲート付近に蓄積したことが考えられる。よって、ＶＧ１＞ＶＧ２＞ＶＢ２＞ＶＢ１のように電圧を設定する（１１０７）。このように電圧を設定することで、リフレッシュフェーズにおけるゲート電位をボディー電位と比較して相対的に最も大きくすることができ、これにより、蓄積された負の電荷をゲート電極側から効率的に除去することが可能になる。
【００７３】
一方で、Ｖｄｒｉｆｔ１＜０の時（１１０８）、出力が減少する方向にドリフトしたことになるので、正の電荷が反応ゲート付近に蓄積したことが考えられる。よって、ＶＧ１＜ＶＧ２、ＶＢ２＜ＶＢ１のように電圧を設定する（１１０９）。このように電圧を設定することで、リフレッシュフェーズにおけるボディー電位をゲート電位と比較して大きくすることができ、これにより、蓄積された正の電荷をゲート電極側から効率的に除去することが可能になる。また、ＶＢ１＞ＶＧ２＞ＶＢ２＞ＶＧ１のように、ゲートとボディーの電位を反転するような設定もＶｄｒｉｆｔ１の値が大きい場合には考えられる。
【００７４】
次に、ＴＲ＝ＴＳ、ＴＤＳ＝ＴＳＤとクロックのデューティーを５０％に設定し（１１１０）、Ｖｄｒｉｆｔ１＝０の場合には、調整終了（１１１１）となる。
【００７５】
Ｖｄｒｉｆｔ１≠０の時、再度ドリフトチェックのために一定時間経過後の出力（ＶＴＨ２）を取得し、ドリフト電圧（Ｖｄｒｉｆｔ２＝ＶＴＨ２−ＶＴＨ０）を算出する（１１１２）。
【００７６】
ここで、Ｖｄｒｉｆｔ２＝０の場合（１１１３）、調整終了となる（１１１１）。Ｖｄｒｉｆｔ２≠０の時（１１１４、１１１５）、ＴＲ＞ＴＭのように、クロックデューティーを変化させる（１１１６）。これは、リフレッシュ時間を計測時間に比して長くすることで、蓄積電荷の除去能力を高めることができるためである。ＴＤＳおよびＴＳＤのデューティー比については、更なるドリフト電圧測定によるドリフトチェックにより（１１１７、１１１８）、Ｖｄｒｉｆｔ３＝０になるように適切に調整する（１１１６〜１１１８）。また、Ｖｄｒｉｆｔ３≠０の時、再度ＶＴＨ１計測（１１０２）からやり直して条件を見つけることも考えられる。
【００７７】
図１２は、ＮチャネルＦＥＴで半導体素子を構成した場合の、断面構造図の一例である。基板（ＳＵＢ）に、Ｐ型ウェル（ＰＷＥＬＬ）を形成し、その中にＮ型ＦＥＴを形成する。センサＦＥＴ（ＮＣＨＳＥＮＳＯＲ）、参照ＦＥＴ（ＮＣＨＲＥＦＥＲＥＮＣＥ）ともに、触媒ゲート電極（ＳＣＡＴＧＡＴＥ，ＲＣＡＴＧＡＴＥ）を備えているが、センサＦＥＴの触媒ゲート電極（ＳＣＡＴＧＡＴＥ）が、遮断膜（ＰＡＳＳＩ）に形成されたスルーホールで露出しているのに対して、参照ＦＥＴの触媒ゲート電極（ＲＣＡＴＧＡＴＥ）は、遮断膜（ＰＡＳＳＩ）に覆われている。触媒ゲート電極下には、ゲート酸化膜（ＯＸＩＤＥ）が存在する。また、素子分離膜（ＯＸ１）、層間膜（ＯＸ２）がある。
【００７８】
参照ＦＥＴのドレイン端子（ＤＲＥＦ）はドレインパッド（ＤＲＡＩＮＰＡＤ）に、参照ＦＥＴのソース端子（ＳＲＥＦ）はソースパッド（ＳＲＥＦＰＡＤ）に、参照ＦＥＴのウェル端子（ＢＲＥＦ）はボディパッド（ＢＲＥＦＰＡＤ）に、触媒ゲート電極（ＲＣＡＴＧＡＴＥ）はゲートパッド（ＲＣＡＴＧＡＴＥＰＡＤ）に、基板（ＳＵＢ）は基板電位パッド（ＳＵＢＰＡＤ）に、それぞれ接続されており、信号を入出力することができる。
【００７９】
センサＦＥＴのドレイン端子（ＤＳＥＮ）はドレインパッド（ＤＲＡＩＮＰＡＤ）に、参照ＦＥＴのソース端子（ＳＳＥＮ）はソースパッド（ＳＳＥＮＰＡＤ）に、参照ＦＥＴのウェル端子（ＢＳＥＮ）はボディパッド（ＢＳＥＮＰＡＤ）に、触媒ゲート電極（ＳＣＡＴＧＡＴＥ）はゲートパッド（ＳＣＡＴＧＡＴＥＰＡＤ）に、それぞれ接続されており、信号を入出力することができる。
【００８０】
なお、センサＦＥＴ（ＰＣＨＳＥＮＳＯＲ）と参照ＦＥＴ（ＰＣＨＲＥＦＥＲＥＮＣＥ）は、対比説明のために図１２（ａ）と図１２（ｂ）に分けて示しているが、実際には、共通のＰ型基板（ＰＳＵＢ）上に形成されている。
【符号の説明】
【００８１】
ＦＥＴ  電界効果トランジスタ
ＶＤＳ  ドレインソース電圧
ＶＧ  接地電位を基準としたゲート電位
ＶＲＥＦ  参照ＦＥＴデバイス出力
ＰＡＳＳＩ  検出対象遮断膜
ＯＸＩＤＥ  ゲート酸化膜
ＣＡＴＧＡＴＥ  触媒金属ゲート
ＤＲＥＦ  参照ＦＥＴのドレイン端子
ＳＲＥＦ  参照ＦＥＴのソース端子
ＢＲＥＦ  参照ＦＥＴのウェル端子
ＩＤＳ  ドレインソース電流
ＷＥＬＬ  ウェル
ＳＵＢ  半導体基板
ＰＳＵＢ  Ｐ型半導体基板
ＶＳＥＮ  センサＦＥＴデバイス出力
ＤＩＰＯＬＥ  水素双極子
ＤＳＥＮ  センサＦＥＴのドレイン端子
ＳＳＥＮ  センサＦＥＴのソース端子
ＢＳＥＮ  センサＦＥＴのウェル端子
ＶＢＳ  基板電圧
ＶＧＳ  ゲートソース電圧
ＶＴＨ  しきい電圧
ＧＡＴＥ  非触媒ゲート
【図１】
2018115888.tif 000003
【図２】
2018115888.tif 000004
【図３】
2018115888.tif 000005
【図４】
2018115888.tif 000006
【図５】
2018115888.tif 000007
【図６】
2018115888.tif 000008
【図７】
2018115888.tif 000009
【図８】
2018115888.tif 000010
【図９】
2018115888.tif 000011
【図１０】
2018115888.tif 000012
【図１１】
2018115888.tif 000013
【図１２】
2018115888.tif 000014
【図１３】
2018115888.tif 000015
【図１４】
2018115888.tif 000016