(57)【要約】      （修正有）【課題】回路規模を増加させることなく、シリアルデータのアイパターンの開口を評価する。【解決手段】受信回路１００は、通信部１０１、調整部１０２、クロック出力部１０３、検出部１０４、制御部１１０を含み構成される。信号を受信する通信部１０１が受信した信号は、設定パラメータに基づいて調整する調整部１０２により第１のクロックＣＬＫ＿Ａを出力する。クロック出力部１０３は、ＣＬＫ＿Ａと周波数が異なる第２の検査クロックＣＬＫ＿Ｂとを切り替えて出力する。検出部１０４は、ＣＬＫ＿Ａと検査クロックＣＬＫ＿Ｂにより指定されたタイミングにおける信号の値を基に制御部１１０に伝達する。制御部１１０は、設定パラメータを出力し、の調整部１０２を制御する。【選択図】図４
2018107525.tif 000002
【特許請求の範囲】
【請求項１】
信号を受信する受信手段と、
設定値に基づいて前記受信手段からの信号の波形を調整する調整手段と、
前記調整手段により調整された前記信号に基づく第１クロックと、前記第１クロックと異なる所定の周波数の第２クロックとを切り替えて出力することが可能なクロック出力手段と、
前記クロック出力手段が出力したクロックで指定されたタイミングにおける前記調整手段により調整された前記信号の値を取得する検出手段と、
前記検出手段が前記第２クロックで指定されたタイミングで取得した前記信号の値に基づいて、前記設定値を制御する制御手段と、
を備えることを特徴とする信号処理装置。
【請求項２】
前記検出手段が前記第２クロックで指定されたタイミングで取得した値と予め定められた期待値とが同一であるか否かを判定する判定手段をさらに有し、
前記制御手段は、前記判定手段の判定結果に応じて、前記設定値を制御することを特徴とする請求項１に記載の信号処理装置。
【請求項３】
前記判定手段が、前記検出手段が前記第２クロックで指定されたタイミングで取得した値と前記期待値とが同一でないと判定した回数をカウントするカウント手段をさらに有し、
前記制御手段は、前記カウント手段のカウント結果に応じて、前記設定値を制御することを特徴とする請求項２に記載の信号処理装置。
【請求項４】
前記判定手段は、複数の設定値に対して、前記カウント手段から前記回数を取得し、前記複数の設定値のうち、前記回数がもっとも小さい設定値を前記調整手段に設定することを特徴とする請求項３に記載の信号処理装置。
【請求項５】
前記信号は、予め定められた検査データから生成された信号であり、
前記期待値は、前記検査データを示す値であることを特徴とする請求項２乃至請求項４のいずれか１項に記載の信号処理装置。
【請求項６】
前記検査データは、１と０とが交互に並ぶシリアルデータであることを特徴とする請求項５に記載の信号処理装置。
【請求項７】
前記信号は、所定のテーブルに含まれる値から構成されるデータに基づいて生成された信号であり、
前記期待値は、前記所定のテーブルに含まれる値であることを特徴とする請求項２乃至請求項４のいずれか１項に記載の信号処理装置。
【請求項８】
前記所定のテーブルは、８ビットデータを１０ビットデータに変換する８ｂ１０ｂ変換に用いられるテーブルであることを特徴とする請求項７に記載の信号処理装置。
【請求項９】
前記信号は、クロックが埋め込まれたデータであり、
前記クロック出力手段は、前記信号と、基準クロックとを比較して、前記第１クロックを生成して出力することを特徴とする請求項１乃至請求項８のいずれか１項に記載の信号処理装置。
【請求項１０】
前記クロック出力手段は、前記第１クロックを示す情報を、前記信号を送信する送信回路から取得して、前記第１クロックを出力することを特徴とする請求項１乃至請求項９のいずれか１項に記載の信号処理装置。
【請求項１１】
前記所定の周波数は、前記第１クロックの周波数よりも高いことを特徴とする請求項１乃至請求項１０のいずれか１項に記載の信号処理装置。
【請求項１２】
前記信号は、差動伝送方式で伝送されたデータであることを特徴とする請求項１乃至請求項１１のいずれか１項に記載の信号処理装置。
【請求項１３】
前記調整手段は、差動伝送方式で伝送された前記信号の差分からなるシリアルデータに変換して出力する変換手段を含み、
前記設定値は、前記調整手段が、差分を取得するために用いるオフセット値を含むことを特徴とする請求項１２に記載の信号処理装置。
【請求項１４】
請求項１乃至請求項１３のいずれか１項に記載の前記信号処理装置と、
前記信号処理装置に前記信号を送信する送信回路と、
を備える伝送システム。
【請求項１５】
被写体を撮影して画像データを取得する撮像手段と、
請求項１乃至請求項１３のいずれか１項に記載の前記信号処理装置と、
前記画像データに基づいて前記信号を生成して、前記信号処理装置に送信する送信回路と、
を備える撮像装置。
【請求項１６】
信号を受信する受信手段と、設定値に基づいて前記受信手段からの信号の波形を調整する調整手段と、前記調整手段により調整された前記信号に基づく第１クロックと、前記第１クロックと異なる所定の周波数の第２クロックとを切り替えて出力することが可能なクロック出力手段と、を備える信号処理装置の制御方法であって、
前記クロック出力手段が出力したクロックで指定されたタイミングにおける前記調整手段により調整された前記信号の値を取得する検出工程と、
前記検出手段が前記第２クロックで指定されたタイミングで取得した前記信号の値に基づいて、前記設定値を制御する制御工程と、
を備えることを特徴とする信号処理装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理装置、およびその制御方法、信号処理装置を含む伝送システム、信号処理装置を含む撮像装置に関する。
【背景技術】
【０００２】
画像データ等をやり取りするモジュール間の通信において、高速にデータを送信するために送信側のモジュールがデータを差動信号で送信する差動伝送方式が知られている。受信側では、受信した差動信号から、再生クロックに従ってデータを取得する。
【０００３】
差動伝送方式では、伝送速度が上昇するにつれて伝送路等による波形品質の劣化の影響が大きくなる。例えば、伝送速度の上昇に応じて差動信号のアイパターンの開口が閉じてくることにより、正確にデータを取得することができない場合がある。このため、差動伝送方式で受信する受信回路では、受信した信号の波形を調整するイコライザや差動アンプ等の調整回路を備える。
【０００４】
特許文献１には、受信した信号の波形を、受信した信号から生成されたクロックに従って取得したデータの値と、受信した信号から生成されたクロックに対して、位相が異なるクロックに従って取得したデータの値と、を比較する伝送装置が開示されている。特許文献１の伝送装置（信号処理装置）は、比較した結果を用いて、調整回路が受信信号の波形を調整する設定値を制御する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１５−３９１５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に開示された伝送装置では、受信信号からクロックを生成する回路をモジュール内に複数設ける必要がある。したがって、モジュールや伝送装置の回路規模が増加する懸念がある。
【０００７】
本発明は、アイパターンの開口を評価するために、複数のクロックを同時に生成する回路を設けることなく、受信した差動信号の波形を制御することが可能な信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の信号処理装置は、信号を受信する受信手段と、設定値に基づいて前記受信手段からの信号の波形を調整する調整手段と、前記調整手段により調整された前記信号に基づく第１クロックと、前記第１クロックと異なる所定の周波数の第２クロックとを切り替えて出力することが可能なクロック出力手段と、前記クロック出力手段が出力したクロックで指定されたタイミングにおける前記調整手段により調整された前記信号の値を取得する検出手段と、前記検出手段が前記第２クロックで指定されたタイミングで取得した前記信号の値に基づいて、前記設定値を制御する制御手段と、を備えることを特徴とする信号処理装置。
【発明の効果】
【０００９】
本発明の信号処理装置によれば、複数のクロックを同時に生成する回路を設けることなく、受信した差動信号の波形を制御することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】撮像装置の装置構成図である。
【図２】送信回路の機能ブロックを示すブロック図である。
【図３】シリアルデータと、シリアルデータから生成された差動信号とを示す模式図である。
【図４】受信回路の機能ブロックを示すブロック図である。
【図５】調整部の機能ブロックを示すブロック図である。
【図６】イコライザの機能を示す模式図である。
【図７】差動アンプの機能ブロックを示すブロック図である。
【図８】差動信号、Ｉｏｕｔ、およびＶｏｕｔを示す第１の模式図である。
【図９】差動信号、Ｉｏｕｔ、およびＶｏｕｔを示す第２の模式図である。
【図１０】クロック生成部の機能ブロックを示すブロック図である。
【図１１】検出部を示す模式図である。
【図１２】検出部に入力される信号およびクロックと、検出部が出力する検出値を示した模式図である。
【図１３】アイパターンの開口の評価フローを示すフローチャートである。
【図１４】検査信号に対する判定部の判定結果を示す模式図である。
【図１５】アイパターンに対する検査クロックで決定される検出タイミングを示す模式図である。
【図１６】調整処理を示すフローチャートである。
【発明を実施するための形態】
【００１１】
［実施例１］
図１は、受信回路１００を含む、撮像装置１の装置構成図である。
【００１２】
撮像装置１は、光学系１０、撮像センサ１１、送信回路１２、受信回路１００、出力部１３、および記憶部１４を備える。
【００１３】
光学系１０は、光学レンズを備え、光学レンズを通して被写体から入力された入力光を撮像センサ１１に入力する。光学系１０は、光学レンズの他、光学レンズの焦点距離を操作する焦点調整機構、および光の入力を制御するシャッターを備える。
【００１４】
撮像センサ１１は、複数の画素に対応する複数の光電素子がマトリクス状に配置され、入力光を電気信号に変換した画像データを出力するセンサである。例えば、撮像センサ１１は、各画素の画素値を８ビットデータで表した画像データを出力するとする。したがって、光学系１０と撮像センサ１１とは、被写体を撮影して画像データを生成する。
【００１５】
送信回路１２は、撮像センサ１１から取得した画像データを、受信回路１００に出力する回路である。図２は、送信回路１２の機能ブロックを示すブロック図である。送信回路１２は、８ｂ１０ｂ変換部１２１、Ｐ／Ｓ変換部１２２、検査信号出力部１２３、セレクタ１２４、送信部１２５、制御部１２６、およびメモリ１２７を備える。
【００１６】
８ｂ１０ｂ変換部１２１は、受信した画像データの画素値に対して８ｂ１０ｂ変換を施す変換回路である。８ｂ１０ｂ変換は、変換後のデータにおいて、０もしくは１が連続せずに適度に含まれるように、もとの８ビットデータを変換するデータ信号の変換方法である。８ｂ１０ｂ変換部１２１は、予め定められた８ビットデータと１０ビットデータとの対応を示すテーブルに基づいて、８ビットデータを１０ビットデータに変換する。したがって、８ｂ１０ｂ変換部１２１が８ｂ１０ｂ変換で生成した１０ビットデータにおいて、テーブルに含まれないデータ値を取る可能性は、テーブルに含まれるデータ値を取る可能性よりも低い。
【００１７】
また、８ｂ１０ｂ変換が施されたデータをシリアルデータ形式に変換することによって、０もしくは１が連続して発生することを抑制し、０と１との切り替わりが頻繁に発生するシリアルデータが生成される。このようなシリアルデータでは、信号の立ち上がりと立下りが頻繁に現れる。したがって、後述の受信回路１００において、シリアルデータから対応するクロックを生成することが可能となる。言い換えると、８ｂ１０ｂ変換を施すことによって、クロックがデータに埋め込まれるともいえる。
【００１８】
Ｐ／Ｓ変換部１２２は、８ｂ１０ｂ変換部１２１から取得した画像データをパラレルシリアル変換してシリアルデータ形式に変換する変換回路である。Ｐ／Ｓ変換部１２２は、所定のクロック周波数で、０もしくは１の状態を示すように、画像データを変換する。
【００１９】
検査信号出力部１２３は、送信回路１２と受信回路１００との間の伝送状態を検査するために、予め設定された検査データを出力する出力回路である。検査信号は、例えば、１と０とが交互に出力されるシリアルデータ形式の検査信号であるとする。
【００２０】
セレクタ１２４は、制御部１２６の指示に応じて、通信部１２５を介して受信回路１００に出力するシリアルデータを選択する選択回路である。セレクタ１２４は、制御部１２６の指示に応じて、Ｐ／Ｓ変換部１２２および検査信号出力部１２３のいずれか一方から出力されたシリアルデータを通信部１２５に出力する。
【００２１】
通信部１２５は、受信回路１００との間で、差動伝送方式のシリアル通信を行う通信インターフェースである。通信部１２５は、セレクタ１２４から出力されたシリアルデータを差動伝送方式で、受信回路１００に送信する。本実施例の送信回路１２は、画像データを、クロックを埋め込んだシリアルデータを送信するエンベデッドクロック方式で、送信するとする。
【００２２】
ここで、差動伝送方式でシリアルデータを伝送する方法について説明する。
【００２３】
図３は、シリアルデータと、シリアルデータから生成された差動信号とを示す模式図である。差動伝送方式は、２つの信号線で互いに逆位相の関係の差動信号（Ｄ＋、Ｄ−）を用いてデータを伝送する伝送方式である。
【００２４】
図３（ａ）は、伝送するシリアルデータを示す模式図である。横軸は時間を示す。図２（ａ）に示すシリアルデータは、１と０とが交互に並んだデータである。
【００２５】
図３（ｂ）は、図３（ａ）に示したシリアルデータから生成された差動信号（Ｄ＋、Ｄ−）を示した模式図である。Ｄ＋およびＤ−の信号の差分が、変換元のシリアルデータに対応するように、各差動信号が生成される。Ｄ＋は、シリアルデータが１である場合に高電位の状態（Ｈｉｇｈ）となる信号である。Ｄ＋は、シリアルデータが０から１に変わるタイミングに対応して、低電位の状態（Ｌｏｗ）から高電位の状態に遷移する。Ｄ−は、シリアルデータが１である場合に低電位の状態（Ｌｏｗ）となる信号である。Ｄ−は、シリアルデータが０から１に変わるタイミングに対応して、高電位の状態から、低電位の状態に遷移する。差動信号（Ｄ＋、Ｄ−）が形成する波形形状をアイパターンと呼ぶ。また、アイパターンのうち、Ｄ＋とＤ−との差分が所定の値以上となる領域を開口と呼ぶ。
【００２６】
差動信号を受信した回路は、クロックで指定されたタイミングでＤ＋とＤ−との差分に対応する値を検出し、０または１のデータ値を取得する。したがって、クロックが指定するタイミングが、差動信号のアイパターンの開口に含まれるように、差動信号が調整されることで、よりデータ値の検出を高精度に実行することが可能となる。
【００２７】
図３（ｃ）は、図３（ｂ）に示した差動信号に対して、各信号の立ち上がり（立ち下がり）の期間が長い差動信号を示した模式図である。各信号の立ち上がり（立ち下がり）の期間は、トグル期間と呼ぶ。トグル期間が長いほど、各信号が高電位状態もしくは低電位状態を維持する期間が短くなる。したがって、アイパターンの開口が狭くなる。開口が狭い場合、開口が広い場合よりも、クロックの位相がずれた場合に、クロックのタイミングがアイパターンの開口に含まれなくなる可能性が高い。そのため、データが正常に取得されないことがある。
【００２８】
送信回路１２と受信回路１００とは、それぞれ異なる半導体集積回路（ＩＣ，チップ）に実装された回路である。チップを跨いでアナログ信号の送受信を実行する場合、差動伝送方式で信号を送受信することで、伝送路で発生するノイズの影響を抑制することが可能となる。
【００２９】
制御部１２６は、送信回路１２の各機能ブロックの制御を行う演算処理回路である。例えば、制御部１２６は、Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ（ＣＰＵ）であるとする。制御部１２６は、メモリ１２７に記憶されたプログラムを読み出して、実行することにより、各機能ブロックを制御する。制御部１２６は、受信回路１００の制御部１１０と通信して、制御部１１０からアイパターンの開口を検査する動作モードで動作することを指示する情報を受信する。制御部１２６は、制御部１１０からアイパターンの開口を検査する動作モードで動作することを指示する情報を受信したことに応じて、セレクタ１２４が検査信号出力部１２３から出力された信号を入力信号とするように、制御する。
【００３０】
メモリ１２７は、制御部１２６が用いるプログラムを記憶する記憶媒体である。なお、制御部１２６とメモリ１２７とは、送信回路１２の外部に設けられていてもよい。また、制御部１２６とメモリ１２７とは、受信回路１００の制御部１１０とメモリ１０８とそれぞれ共通の電子回路から成るものであってもよい。また、送信回路１２は、撮像センサ１１を含むものであってもよい。
【００３１】
受信回路１００は、送信回路１２から送信された１０ビットの画像データを受信し、出力部１３に出力する信号処理装置である。受信回路１００は、受信した画像データからクロックを生成する。そして、受信回路１００は、生成されたクロックを用いて、受信した１０ビットの画像データのシリアルパラレル変換処理を行う。さらに、受信回路１００は、シリアルパラレル変換処理を施された画像データに１０ｂ８ｂ変換処理を施して、８ビットの画像データを生成する。
【００３２】
また、受信回路１００は、受信した画像データから生成されたクロックを用いて、受信した差動信号のアイパターンの開口の評価を行う。受信回路１００は、受信したされた差動信号の波形を調整する調整部１０２を備え、受信した差動信号のアイパターンの開口の評価結果に応じて、調整部１０２が差動信号を調整するための調整パラメータを設定する。受信回路１００の動作の詳細は後述する。
【００３３】
送信回路１２と、受信回路１００とはそれぞれ異なるチップからなり、撮像センサ１１が取得した画像データを出力部１０３に伝送する伝送システムを構成する。
【００３４】
出力部１３は、受信回路１００から出力された画像データを、外部装置や、後述する記憶部１４に出力する。例えば、出力部１３は、受信回路１００と同チップに設けられた出力端子であるとする。外部装置は、例えば、画像データに基づいて画像を表示する表示装置や、画像データを記憶する記憶装置であるとする。なお、出力部１３は、画像データを出力する先の装置が使用可能なデータ形式に、画像データを変換するための変換回路を備えるものであってもよい。
【００３５】
記憶部１４は、出力部１３から出力された画像データを記憶する記憶媒体である。例えば、記憶部１４は、ハードディスク等の不揮発性の記憶媒体であるとする。
【００３６】
図４は、受信回路１００の機能ブロックを示すブロック図である。受信回路１００は、
通信部１０１、調整部１０２、クロック出力部１０３、検出部１０４、Ｓ／Ｐ変換部１０５、通信部１０６、判定部１０７、メモリ１０８、カウント部１０９、および制御部１１０を備える。
【００３７】
通信部１０１は、送信回路１２から送信された信号を受信する入力インターフェースである。通信部１０１により受信された信号は、送信回路１２が差動伝送方式で送信したシリアルデータである。通信部１０１は、受信した信号を、調整部１０２に出力する。
【００３８】
調整部１０２は、受信した信号を、設定された調整パラメータ（設定値）に基づいて調整する波形調整回路である。調整部１０２は、例えば、イコライザ１０２１、および差動アンプ１０２２を備えるとする。
【００３９】
図５は、調整部１０２の機能ブロックの一例を示すブロック図である。調整部１０２は、イコライザ１０２１、差動アンプ１０２２、および終端抵抗１０２３を備えるとする。
【００４０】
イコライザ１０２１は、通信部１０１により受信された信号の周波数特性を、設定された調整パラメータを用いて調整する回路である。具体的には、イコライザ１０２１は、送信回路１２から受信回路１００の調整部１０２までの伝送路のフィルタ特性により減衰する周波数成分を補い、受信された信号の波形を調整する。
【００４１】
図６は、イコライザ１０２１の機能を示す模式図である。図６（ａ）はイコライザ１０２１の構成を示す構成図である。イコライザ１０２１は、可変容量と可変抵抗とからなる第一のフィルタ１０２１ａおよび第二のフィルタ１０２１ｂと、を備える。
【００４２】
図６（ｂ）は、イコライザ１０２１の入力された信号の周波数帯域と対応するゲイン値との関係を示すフィルタ特性を示した模式図である。イコライザ１０２１は、各フィルタの可変抵抗の抵抗値および可変容量の容量を変更することにより、フィルタ特性を変更可能であるとする。フィルタ特性１は、第１周波数ｆａまでのゲイン値を一定とし、第１周波数ｆａ以上の周波数に対して、ゲイン値が減衰する特性である。また、フィルタ特性２は、第１周波数ｆａよりも小さい第２周波数ｆｂにおいて、フィルタ特性１よりも高いゲイン値を有する特性である。したがって、フィルタ特性２は、フィルタ特性１よりも第２周波数ｆｂの近傍の周波数帯域を強調する特性を有する。例えば、第２周波数ｆｂは、送信回路１２が生成する差動信号のトグル期間に対応する周波数であるとする。
【００４３】
イコライザ１０２１の調整パラメータは、第一のフィルタおよび第二のフィルタの可変抵抗の抵抗値および可変容量の容量値であるとする。イコライザ１０２１は、制御部１１０に設定された調整パラメータに応じて、第一のフィルタおよび第二のフィルタの可変抵抗の抵抗値および可変容量の容量値を変化させることにより、イコライザ１０２１のフィルタ特性を変化させる。なお、イコライザ１０２１の調整パラメータは、フィルタ特性を示す設定値であってもよい。この場合、イコライザ１０２１は、設定値に応じて予め定められた可変抵抗の抵抗値および可変容量の容量値を各フィルタに設定する。
【００４４】
送信回路１２から差動方式で送信された信号は、送信回路１２から受信回路１００の調整部１０２に入力されるまでに通過する伝送路において、特定の周波数成分が抑制されることがある。例えば、伝送路がローパスフィルタ特性を有する場合、高周波成分が抑制される。差動信号の高周波成分が抑制された場合、調整部１０２が取得した信号は、ＨｉｇｈからＬｏｗ（または、ＬｏｗからＨｉｇｈ）へ遷移するために必要な時間が長くなる。言い換えると、信号の波形が鈍る。例えば、０と１とが交互に繰り返すようなデータを送信する場合、一部の信号は遷移しきれずに、次の遷移状態に移ることがある。
【００４５】
図６（ｃ）は、伝送路で高周波成分が抑制された差動信号に対して差動信号のクロックをタイミングトリガとして取得した複数のアイパターンを重ねて示した模式図である。アイパターンの開口を評価する方法として、上述のように、複数のアイパターンを重ねて開口の大きさの安定性を評価することがある。なお、評価に用いる信号としては、図３に示したように１と０とが交互に並ぶ信号ではなく、複数の０ののちに、複数の１が送信される場合等、様々な遷移状態を含む信号であることが望ましい。さまざまな遷移状態におけるアイパターンを重ね合わせることにより、信号の送受信における開口の安定性を評価することが可能となる。
【００４６】
図６（ｃ）に示すように、高周波成分が抑制されたアイパターンを重ね合わせた場合、安定的に開口が存在する領域が小さくなる。これは、一部のアイパターンで、十分にＨｉｇｈとＬｏｗとの状態遷移が行われないことによる。
【００４７】
図６（ｄ）は、図６（ｃ）に示した差動信号に対して、イコライザ１０２１が波形を調整したのちの出力信号を示す模式図である。図６（ｂ）にあるように、高周波数ｆｂの近傍の周波数帯の周波数成分を高める処理を行うことにより、状態遷移が速やかに行われる。したがって、安定的にＨｉｇｈとＬｏｗとが切り替わり、開口の形状も安定して大きくなる。イコライザ１０２１は、波形を調整された信号を差動アンプ１０２２に出力する。
【００４８】
差動アンプ１０２２は、イコライザ１０２１が調整した差動信号の差分に基づいて、シリアルデータを出力する調整回路である。差動信号の差分を取ることにより、差動信号にともに重畳された同位相のノイズ成分を除去することが可能となる。
【００４９】
図７は、差動アンプ１０２２の機能ブロックを示すブロック図である。差動アンプ１０２２は、Ｖ／Ｉ変換部１０２２ａ、電流オフセット部１０２２ｂ、およびＩ／Ｖ変換部１０２２ｃを備える。
【００５０】
Ｖ／Ｉ変換部１０２２ａは、受信信号の２つの信号（Ｄ＋、Ｄ−）の差動電圧を電流に変換し、電流電圧変換部に電流Ｉｏとして出力する電圧電流変換回路である。なお、Ｖ／Ｉ変換部１０２２ａは、Ｄ＋信号がＨｉｇｈであり、かつＤ−信号がＬｏｗであるときに流れる電流値を正の電流値であるとする。
【００５１】
電流オフセット部１０２２ｂは、設定された設定パラメータに応じたオフセット値（オフセット電流Ｉｏｆｓ）を、電流Ｉｏに加えた出力電流Ｉｏｕｔを出力するオフセット回路である。電流オフセット部１０２２ｂが、オフセット電流Ｉｏｆｓを加える詳細は後述する。
【００５２】
Ｉ／Ｖ変換部１０２２ｃは、Ｉｏｕｔに応じて、電圧Ｖｏｕｔを出力する電流電圧変換回路である。例えば、Ｉ／Ｖ変換部１０２２ｃは、Ｉｏｕｔがソース閾値以上のソース電流の場合は出力電圧Ｖｏｕｔを０とし、Ｉｏｕｔがシンク閾値以下のシンク電流の場合は出力電圧Ｖｏｕｔを１とする。ここで、ソース電流は、０以上の正の電流値である電流であり、シンク電流は０より小さい負の電流値であるとする。ソース閾値、およびシンク閾値は、送信される電流値の範囲や、回路構成に応じて任意に設定可能である。また、Ｉｏｕｔがシンク閾値より大きく、かつソース閾値より小さい場合は、Ｉｏｕｔに応じたＶｏｕｔが出力される。
【００５３】
図８は、受信した２つの信号（Ｄ＋、Ｄ−）のバランスが理想的な場合の信号（Ｄ＋、Ｄ−）、Ｉｏｕｔ、およびＶｏｕｔを示す模式図である。受信した２つの信号（Ｄ＋、Ｄ−）のバランスが理想的な場合とは、２つの信号（Ｄ＋、Ｄ−）の電圧値が０Ｖに対して対称に推移することを示すとする。２つの信号（Ｄ＋、Ｄ−）は、所定の周期で、ＨｉｇｈとＬｏｗとを交互に遷移する信号であるとする。
【００５４】
図８（ｂ）は、Ｖ／Ｉ変換部１０２２ａが生成した電流Ｉｏを示す模式図である。Ｖ／Ｉ変換部１０２２ａは、２つの信号（Ｄ＋、Ｄ−）の差動電圧を電流Ｉｏに変換して出力する。したがって、２つの信号（Ｄ＋、Ｄ−）の電圧値が０Ｖに対して対称に推移する場合、電流Ｉｏは、所定の周期に対応するタイミングで０（Ａ）を通過する。
【００５５】
図８（ｃ）は、電流Ｉｏに基づいてＩ／Ｖ変換部１０２２ｃが出力した電圧Ｖｏｕｔを示す模式図である。電流Ｉｏは、所定の周期で正の電流値と負の電流値とを交互に繰り返すことから、電圧Ｖｏｕｔは、所定の周期で１と０とをくり返す。また、電圧Ｖｏｕｔが１である期間と、０である期間とは、同等程度の長さとなる。
【００５６】
送信回路１２や送信回路１２と差動アンプ１０２２との間の伝送路において、回路の製造ばらつきや温度変化により２つの信号の電圧値のバランスが崩れる場合がある。例えば、Ｄ＋信号の電圧レベルにオフセットが加算されることがある。差動アンプ１０２２は、２つの信号（Ｄ＋、Ｄ−）間のオフセットの影響を低減するように、電流Ｉｏに対してオフセット電流Ｉｏｆｓを加える。
【００５７】
図９は、２つの信号のうち、Ｄ−信号の電圧値にオフセットが生じている場合の、信号（Ｄ＋、Ｄ−）、Ｉｏｕｔ、およびＶｏｕｔを示す模式図である。図９（ａ）は、信号（Ｄ＋、Ｄ−）を示す。図９（ａ）に示すＤ＋信号の電圧値は、図８（ａ）に示したＤ−信号の電圧値よりもオフセットＶｏｆｓが加算された値であるとする。
【００５８】
図９（ｂ）は、図９（ａ）に示した信号（Ｄ＋、Ｄ−）に基づいて、Ｖ／Ｉ変換部１０２２ａが出力する電流Ｉｏと、電流オフセット部１０２２ｂがオフセット電流Ｉｏｆｓを加算した電流Ｉｏｕｔを示す模式図である。実線は、電流Ｉｏを示す。点線は、電流Ｉｏｕｔを示す。
【００５９】
図９（ｂ）の電流Ｉｏは、図８（ｂ）の電流Ｉｏに対して、正負の向きの切り替え点のずれを生じる。Ｄ−信号にオフセットが加算されていることから、２つの信号の差動電圧に対応する電流Ｉｏは、正方向にずれる。したがって、電流Ｉｏは、正の電流値となる期間が相対的に長くなり、負の電流値となる期間が相対的に短くなる。
【００６０】
図９（ｃ）は、図９（ｂ）の電流Ｉｏに基づいて、Ｉ／Ｖ変換部１０２２ｃが出力した電圧Ｖｏｕｔを示す模式図である。図９（ｃ）に示すように、電流Ｉｏに生じた正負の向きの切り替え点のずれは、Ｉ／Ｖ変換部１０２２ｃが出力する電圧Ｖｏｕｔにおいて１／０の時間方向のずれとして出力される。具体的には、電圧Ｖｏｕｔが０を維持する期間が、電圧Ｖｏｕｔが１を維持する期間よりも相対的に短くなる。
【００６１】
このように、１／０の時間方向のバランスが崩れた場合、アイパターンの開口幅が狭まったことと同様の効果を発揮する。後述する検出部１０４において、クロックに応じて正常にデータを取得できない場合がある。このような場合、通信品質の劣化を生じる。
【００６２】
電流オフセット部１０２２ｂは、上述のような電流Ｉｏのずれを補正するために、制御部１１０から設定された設定パラメータに応じたオフセット電流Ｉｏｆｓを電流Ｉｏに加算して電流Ｉｏｕｔを出力する。電流バランス調整部から出力される電流Ｉｏに、オフセット電圧を解消する方向の電流を加算して受信信号の２つの信号（Ｄ＋、Ｄ−）のバランスを補正する。図９（ｂ）に示すように、Ｉｏｆｓを加算することで、電流Ｉｏｕｔは、図８（ｂ）の電流Ｉｏと同程度の正負バランスに補正される。これにより、電流Ｉｏｕｔに基づいて出力されたＶｏｕｔは、図８（ｃ）に示したＶｏｕｔと同様に所定の周期で１と０との状態を遷移することが可能となる。したがって、通信品質が劣化することを抑制することが可能となる。
【００６３】
上述のように、調整部１０２は、差動伝送方式で送信され通信部１０１で受信した信号をシリアルデータの形式に変換して、クロック出力部１０３と、検出回路１０４とに出力する。
【００６４】
クロック出力部１０３は、受信した信号をキャプチャするためのクロックを生成して出力するクロック出力回路である。クロック出力部１０３は、いわゆるクロックデータリカバリ方式で、受信信号からクロックを再生することが可能なＣＤＲ回路である。この場合、クロック出力部１０３は、受信した信号に基づいて、基準クロックを逓倍して受信クロックＣＬＫ＿Ａを生成して出力する。また、クロック出力部１０３は、制御部１１０からの指示に応じて、任意の周波数のクロックを生成して出力することも可能である。
【００６５】
図１０は、クロック出力部１０３の機能ブロックを示すブロック図である。クロック出力部１０３は、位相比較部１０３１、チャージポンプ１０３２、ループフィルタ１０３３、ＶＣＯ部１０３４、およびセレクタ１０３５を備えるＶＣＯ制御ループを有する。クロック出力部１０３は、受信した信号のトグルするタイミングに同期したクロックを生成する回路である。ここで、ＶＣＯは、Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌａｔｏｒである。
【００６６】
位相比較部１０３１は、受信した信号の立ち上がりエッジと、ＶＣＯ部１０３４から出力されたクロックの立ち上がりエッジを比較して、チャージポンプ１０３２に出力する位相制御信号を出力する回路である。位相比較部１０３１は、受信した信号の立ち上がりエッジがＶＣＯ部１０３４から出力されたクロックの立ち上がりエッジよりも前に到来する場合、位相進み信号を出力する。位相比較部１０３１は、受信した信号の立ち上がりエッジがＶＣＯ部１０３４から出力されたクロックの立ち上がりエッジよりも後に到来する場合、位相遅れ信号を出力する。
【００６７】
チャージポンプ１０３２は、位相比較部１０３１から取得した位相制御信号に基づいて、ループフィルタ１０３３に電流を出力する回路である。チャージポンプ１０３２は、位相進み信号が入力された場合、ループフィルタ１０３３を充電するための電流を流す。チャージポンプ１０３２は、位相遅れ信号が入力された場合、ループフィルタ１０３３を放電するための電流を流す。
【００６８】
ループフィルタ１０３３は、チャージポンプ１０３２により入出力される電流を積分して、ＤＣ電圧に変換して出力するキャパシタを含む回路である。ループフィルタ１０３３は、ＤＣ電圧を、セレクタ１０３５を介してＶＣＯ部１０３４に出力する。
【００６９】
ＶＣＯ部１０３４は、入力された電圧に応じた周波数のクロック信号を出力する電圧制御発振器である。ＶＣＯ部１０３４は、位相比較部１０３１と検出部１０４とにクロックを出力する。
【００７０】
セレクタ１０３５は、制御部１１０から入力されたクロック再生制御信号に応じて、ＶＣＯ部１０３４に入力される電圧を選択する。例えば、クロック再生制御信号がオン信号である場合、セレクタ１０３５は、ループフィルタ１０３３から出力された電圧がＶＣＯ部１０３４に入力されるように、経路を切り替えるとする。クロック再生制御信号がオフ信号である場合、セレクタ１０３５は、制御部１１０から出力された電圧（ＶＣＯ制御信号）がＶＣＯ部１０３４に入力されるように、経路を切り替えるとする。
【００７１】
制御部１１０は、クロック出力部１０３が生成するクロックを、クロック再生制御信号を用いて切り替える。クロック再生制御信号がオンである場合、クロック出力部１０３は、受信した信号と周波数が揃い、かつ、受信した信号の中央に立ち上がりエッジが位置する受信クロックＣＬＫ＿Ａを出力する。一方、クロック再生制御信号がオフである場合、ＶＣＯ部１０３４は、制御部１１０から出力されたＶＣＯ制御信号に基づく所定の周波数の検査クロックＣＬＫ＿Ｂを出力する。
【００７２】
なお、クロック出力部１０３は、シリアル信号に同期した周波数の受信クロックＣＬＫ＿Ａと、任意の周波数の検査クロックＣＬＫ＿Ｂとを生成することができれば、上述の構成以外の構成でも構わない。
【００７３】
なお、クロック出力部１０３は、送信回路１２から、送信回路１２が送信する信号のクロック（リファレンスクロック）を示す情報を取得し、受信クロックＣＬＫ＿Ａを出力するものであってもよい。例えば、送信回路１２が受信回路１００に、ソースシンクロナス方式で、信号を送信する場合、送信回路１２は、リファレンスクロックを受信回路１００に出力するクロック出力部を備える。クロック出力部１０３は、送信回路１２から取得したリファレンスクロックを受信クロックＣＬＫ＿Ａとして出力し、受信クロックＣＬＫ＿Ａに対して任意の周波数差を有する検査クロックＣＬＫ＿Ｂを生成して出力するものであってもよい。
【００７４】
検出部１０４は、クロック出力部１０３から取得したクロックに同期したタイミングにおける受信した信号の値を検出して検出データＤＡＴＡ＿Ｂを出力する回路である。検出値は、０もしくは１のビットデータである。検出データＤＡＴＡ＿Ｂは、検出部１０４が検出値からなるシリアルデータである。
【００７５】
図１１は、検出部１０４を示す模式図である。例えば、検出部１０４は、Ｄ型フリップフロップ回路であるとする。検出部１０４は、クロック出力部１０３が出力したクロックが入力されるクロック端子と、シリアル信号が入力されるＤ端子とを備える。また、検出部１０４は、クロックとシリアル信号との入力に応じたＱ出力を出力する出力端子を備える。
【００７６】
図１２は、検出部１０４に入力されるシリアル信号（Ｄ）およびクロック（ＣＬＫ）と、検出部１０４が出力する検出値（Ｑ）を示した模式図である。図１２（ａ）は、検出部１０４に入力されるシリアル信号（Ｄ）を示す。図１２（ｂ）は、検出部１０４に入力されるクロック（ＣＬＫ）を示す。図１２（ｃ）は、検出部１０４が出力する検出値（Ｑ）を示す。検出部１０４は、はクロック端子にクロックの立ち上がりエッジが入力されたタイミングにおける、Ｄ端子に入力された信号の値を、出力端子から出力する。
【００７７】
Ｓ／Ｐ変換部１０５は、検出データＤＡＴＡ＿Ｂをパラレルデータに変換する処理を施して、１０ビットの画像データＤＡＴＡ＿Ｃを出力する。送信回路１２と、受信回路１００との間で、理想的にデータが伝送されている場合、送信回路１２が送信した画像データと画像データＤＡＴＡ＿Ｃとは同一の画像データである。
【００７８】
通信部１０６は、Ｓ／Ｐ変換部１０５が出力した画像データＤＡＴＡ＿Ｃを、出力回路１３に出力する通信インターフェースである。例えば、通信部１０６は、画像データＤＡＴＡ＿Ｃに１０ｂ８ｂ変換を施して８ビットの画像データを出力回路１３に出力するとする。
【００７９】
判定部１０７は、入力された信号が、メモリ１０８から読み出した期待値と異なる場合にエラーと判定する判定回路である。判定部１０７は、期待値と検出データＤＡＴＡ＿Ｂとが同一であるか否かを判定する。判定部１０７は、期待値と、検出データＤＡＴＡ＿Ｂとが同一でない場合、カウント部１０９にエラー信号を出力する。なお、判定部１０７は、期待値と、検出データＤＡＴＡ＿Ｂとが同一である場合に、サクセス信号を出力するものであってもよい。判定部１０７は、各クロックのタイミングで取得された値と、期待値をクロックごとに判定する。
【００８０】
メモリ１０８は、判定部１０７が使用する期待値を示すデータを記憶する記憶媒体である。例えば、アイパターンの開口を検査する動作モードで使用する検査信号が予め定められている場合、検査信号を示す情報がメモリ１０８に記憶される。例えば、検査信号が１と０とを交互に繰り返す２ビットデータである場合、同様の信号を示す情報がメモリ１０８に記憶されるとする。
【００８１】
カウント部１０９は、判定部１０７から出力された判定結果に基づいて、所定の期間において、エラーが判定された回数を計測するカウンタである。カウント部１０９は、エラーの回数をカウントした結果を示すカウント結果を制御部１１０に出力する。具体的には、カウント部１０９は、エラー信号の入力回数を計測する。カウント部１０９は、エラーの回数を制御部１１０に出力する。
【００８２】
カウント部１０９は、制御部１１０からリセット信号を受信したことに応じて、カウント数を０にリセットしてカウントを再開するとする。なお、判定部１０７の判定結果はエラーかそうでないかの２種類なので、カウント部１０９は、期待値と一致する回数（エラーでない）を計上してもよい。カウント部１０９は、所定の期間が経過した場合に、エラーのカウントを０にリセットしてもよい。
【００８３】
制御部１１０は、受信回路１００の各機能ブロックの制御を行う演算処理装置（プロセッサ）である。例えば、制御部１１０は、ＣＰＵであるとする。制御部１１０は、メモリ１０８に保存されたプログラムを実行して、各機能ブロックの制御し、受信回路１００が実行する処理を実現する。制御部１１０は、クロック出力部１０３に、クロック再生ループ制御信号およびＶＣＯ制御信号を出力する。また、制御部１１０は、カウント部１０９から取得したカウント結果応じて、調整部１０２の調整パラメータを設定する信号を出力する。
【００８４】
また、制御部１１０は、送信回路１２の制御部１２６に、アイパターンの開口を検査する動作モードで動作することを指示する情報を出力する。制御部１１０は、撮像装置１の電源が非図示の操作部によりオンとなってから、撮像センサ１１が画像データの出力を開始するまでに間に、後述する調整処理を実行するとする。
【００８５】
例えば、制御部１１０は、撮像装置１が起動されたことに応じて、アイパターンの開口を検査する動作モードで動作することを指示する情報を出力するとする。なお、制御部１１０は、上述の指示を、予め定められた期間が経過するごとに出力してもよい。また、制御部１１０は、所定の期間、撮像センサから画像データの出力がない場合に、上述の指示を出力するものであってもよい。
【００８６】
続いて、本実施例におけるアイパターンの開口の評価方法について説明する。図１３は、本実施例におけるアイパターンの開口の評価フローを示すフローチャートである。例えば、本フローは、撮像装置１の電源がオフの状態からオンになったことに応じて実行されるとする。
【００８７】
Ｓ６００で、制御部１１０は、制御部１２６にアイパターンの開口を検査する動作モードで動作することを指示する情報を出力する検査開始処理を実行する。
【００８８】
Ｓ６０１で、制御部１２６は、検査信号が出力されるように、セレクタ１２４を制御する処理を実行する。これにより、送信回路１２から検査信号に基づくシリアルデータが差動伝送方式で出力される。通信部１０１は、送信回路１２からさ送信された検査信号に基づくシリアルデータを受信する。なお、Ｓ６０１以降、送信回路１２は、検査信号に基づくシリアルデータを、受信回路１００に送信し続け、検査処理が終了したことに応じて、検査信号の出力を停止するものとする。
【００８９】
Ｓ６０２で、クロック出力部１０３は、受信信号に基づいて、受信クロックＣＬＫ＿Ａを生成する処理を実行する。クロック出力部１０３が生成した受信クロックＣＬＫ＿Ａは、検出部１０４に出力される。また、受信クロックＣＬＫ＿Ａは、メモリ１０８に記憶される。例えば、受信クロックＣＬＫ＿Ａの周波数ｆ１は、１ＧＨｚであるとする。
【００９０】
Ｓ６０３で、検出部１０４は、受信クロックＣＬＫ＿Ａで、検出データＤＡＴＡ＿Ｂａを取得する処理を実行する。
【００９１】
Ｓ６０４で、判定部１０７は、検出データＤＡＴＡ＿Ｂａと、期待値とが同一であるかを判定し、判定結果をカウント部１０９に出力する。なお、Ｓ６０３とＳ６０４との処理は、後述する所定の検査期間ごとに実行されてもよいし、検出部１０４が検出データＤＡＴＡ＿Ｂａを取得するごとに、判定部１０７が期待値と同一であるかを判定するものであってもよい。
【００９２】
Ｓ６０５で、カウント部１０９は、所定の検査期間におけるエラーデータの個数を計測し、制御部１１０に出力する。
【００９３】
図１４は、検査信号に対する判定部１０７の判定結果を示す模式図である。図１４（ａ）は、受信クロックＣＬＫ＿Ａに基づいて検出回路１０４が検出データＤＡＴＡ＿Ｂａを取得した場合の判定部１０７の判定結果を示す。受信した信号に位相変動がない場合、受信クロックＣＬＫ＿Ａは受信した信号と周波数が等しいことから、検査信号と同等の検出データＤＡＴＡ＿Ｂａが得られる。
【００９４】
なお、Ｓ６０３からＳ６０５までの処理は、開口評価処理開始時における送信回路１２と受信回路１００との間の伝送状態を確認するための処理であることから、予め伝送状態が分かっている場合は、省略することが可能である。
【００９５】
Ｓ６０６で、クロック出力部１０３は、検査クロックＣＬＫ＿Ｂを生成する処理を実行する。具体的には、制御部１１０が、クロック出力部１０３にクロック再生機能をオフにするためのクロック再生制御信号を出力する処理を実行する。そして、制御部１１０が、クロック出力部１０３に検査クロックＣＬＫ＿Ｂを生成するためのＶＣＯ制御信号を出力する。
【００９６】
上述の制御により、クロック出力部１０３は、検査クロックＣＬＫ＿Ｂを生成する。例えば、検査クロックＣＬＫ＿Ｂの周波数ｆ２は、１．０１ＧＨｚであるとする。クロック出力部１０３は、検査クロックＣＬＫ＿Ｂを生成して、検出部１０４に出力する。
【００９７】
Ｓ６０７で、検出部１０４は、検査クロックＣＬＫ＿Ｂで、検出データＤＡＴＡ＿Ｂｂを取得する処理を実行する。
【００９８】
Ｓ６０８で、判定部１０７は、検出データＤＡＴＡ＿Ｂｂと、期待値とが同一であるかを判定し、判定結果をカウント部１０９に出力する。
【００９９】
Ｓ６０９で、カウント部１０９は、所定の検査期間におけるエラーデータの個数を計測し、制御部１１０に出力する。
【０１００】
図１４（ｂ）は、検査クロックＣＬＫ＿Ｂに基づいて検出回路１０４が検出データＤＡＴＡ＿Ｂｂを取得した場合の判定部１０７の判定結果を示す。受信信号の周波数と、検査クロックＣＬＫ＿Ｂの周波数とが異なっていることから、検出部１０４が検出データＤＡＴＡ＿Ｂｂを取得するごとに、取得するタイミングが受信信号の位相に対してずれる。したがって、受信信号の開口でないタイミングで、検出データＤＡＴＡ＿Ｂｂを取得することが発生する。
【０１０１】
受信信号の開口でないタイミングで取得された検出データＤＡＴＡ＿Ｂｂは、検査信号とは異なる値をとることから、判定部１０７は、検出データＤＡＴＡ＿Ｂｂと期待値とが同一でない（エラーである）と判定する。
【０１０２】
カウント部１０９は、少なくともエラーが発生する１周期分の期間においてエラーを計測するように検査期間を定める。
【０１０３】
検出データＤＡＴＡ＿Ｂｂに対して、検出されたエラーの計測回数は、受信信号において、開口でない期間の長さに依存する。開口が狭い（開口でない期間が長い）ほど、エラーのカウント数は多くなる。
【０１０４】
制御部１１０は、計測した検出データＤＡＴＡ＿Ｂｂに対するエラーのカウント数をメモリ１０８に保存する。アイパターンの開口の評価フローは終了する。
【０１０５】
検査クロックＣＬＫ＿Ｂの周波数ｆ２の決定方法について、説明する。図１５は、調整部１０２で調整した信号のアイパターンと、検査クロックＣＬＫ＿Ｂで決定される検出タイミング（検出点）を示す模式図である。
【０１０６】
検査クロックＣＬＫ＿Ｂの周波数ｆ２が、受信クロックＣＬＫ＿Ａの周波数ｆ１と異なることから、受信した信号のアイパターンに対して、検査クロックＣＬＫ＿Ｂの立ち上がりのタイミングは、クロックごとに異なる。言い換えると、検査クロックＣＬＫ＿Ｂで決定される検出点は、それぞれ対応するアイパターンの異なる位相に対応すると言える。
【０１０７】
検査クロックＣＬＫ＿Ｂに基づく検出点は、受信した信号の１Ｕｎｉｔ  Ｉｎｔｅｒｖａｌ（ＵＩ）の間に、ΔＴ［ｓ］間隔をあけて複数できる。１ＵＩは、受信信号の周期であり、受信クロックＣＬＫ＿Ａの逆数である。ΔＴ［ｓ］は、式（１）を満たす。
【０１０８】
【数１】
2018107525.tif 000003
【０１０９】
１ＵＩに対する検査点の数Ｐは式（２）で求められる。
【０１１０】
【数２】
2018107525.tif 000004
【０１１１】
言い換えると、検査クロックＣＬＫ＿Ｂの立ち上がりのタイミングは、検査クロックＣＬＫ＿Ｂごとに、受信した信号のＵＩに対しΔＴ／１ＵＩずつ、位相がずれるともいえる。したがって、１ＵＩ／ΔＴ、すなわち数Ｐだけ、検査クロックＣＬＫ＿Ｂをくり返すことで、受信した信号の位相と、検査クロックＣＬＫ＿Ｂの位相とが再び一致する。受信した信号の位相と、検査クロックＣＬＫ＿Ｂの位相とが再び一致するまでに必要とする時間が、検査クロックＣＬＫ＿Ｂを用いてアイパターンの開口を１周期分、評価するために必要な時間Ｔ１となる。Ｔ１は、Ｐ／ｆ２である。
【０１１２】
速やかにデータの送信を進めるため、アイパターンの開口の評価にかかる時間Ｔ１は短いほうが望ましい。しかし、一方で検査点の数Ｐが多いほど、より細かい時間分解能でアイパターンの開口を評価することが可能となり、精度を高めることが可能となる。検査クロックＣＬＫ＿Ｂの周波数ｆ２は、上述の状況を考慮して、決定される。
【０１１３】
検査クロックＣＬＫ＿Ｂの周波数ｆ２は、検査点の数Ｐと、受信クロックＣＬＫ＿Ａの周波数ｆ１とから式（３）を満たす。
【０１１４】
【数３】
2018107525.tif 000005
【０１１５】
例えば、検査点の数Ｐとして１００点程度を確保するとする。例えば、ｆ１が１ＧＨｚの場合、Ｐを１００点、ｆ１＜ｆ２とすると、ｆ２は約１．０１ＧＨｚとなる。このとき、Ｔ１は、１００／１．０１［ＧＨｚ］≒０．９９［ｎｓ］程度である。より短い時間で、アイパターンの開口の評価を実施するためには、ｆ２は、ｆ１よりも大きい値であることが望ましい。
【０１１６】
また、開口の評価の精度を高めるためには、アイパターンの開口の評価を１０周期分カウントし、平均化することが望ましい。
【０１１７】
本実施例では、上述のアイパターンの開口の評価を用いて、アイパターンの開口が最大となるように、調整部１０２の備える差動アンプ１０２２の調整パラメータを調整する波形調整処理を実行する。具体的には、制御部１１０は、差動アンプ１０２２のオフセット電流Ｉｏｆｓが最適な値となるように、調整する。図１５は、本実施例における波形調整処理を示すフローチャートである。
【０１１８】
Ｓ８００で、制御部１１０は、差動アンプ１０２２のオフセット電流Ｉｏｆｓ（ｍ）を初期値（Ｉｏｆｓ（１）に設定する。例えば、オフセット電流Ｉｏｆｓは、ステップ状に変更することが可能なパラメータであるとする。Ｉｏｆｓ（ｍ）それぞれにおける電流値は、予めメモリ１０８に記憶されており、制御部１１０がメモリ１０８から読み出して、差動アンプ１０２２を制御するとする。
【０１１９】
Ｓ８０１で、図１３で示したアイパターンの開口評価処理を実行する。
【０１２０】
Ｓ８０２で、制御部１１０は、評価対象のオフセット電流Ｉｏｆｓに対して、開口評価処理が完了したか否かを判定する。具体的には、ｍが取り得る最大値ｍＭＡＸであるか否かを判定する。Ｓ８０２で、評価対象のオフセット電流Ｉｏｆｓに対して、開口評価処理が完了していない場合、処理はＳ８０３に進む。また、Ｓ８０２で、評価対象のオフセット電流Ｉｏｆｓに対して、開口評価処理が完了した場合、処理はＳ８０４に進む。
【０１２１】
Ｓ８０３で、制御部１１０は、オフセット電流Ｉｏｆｓを変更する。具体的には、制御部１１０は、ｍ＝ｍ＋１とする処理を実行する。処理は、Ｓ８０１に戻る。
【０１２２】
Ｓ８００からＳ８０３のループを実行することにより、全ての調整パラメータの組み合わせに対して、アイパターンの開口評価処理が実行される。
【０１２３】
Ｓ８０２で、評価対象のオフセット電流Ｉｏｆｓに対して、開口評価処理が完了したと判定された場合、Ｓ８０４で、評価対象のオフセット電流Ｉｏｆｓそれぞれに対して、アイパターンの開口の評価結果を取得することが可能となる。
【０１２４】
Ｓ８０５で、制御部１１０は、メモリ１０８に記憶されたアイパターンの開口の評価結果のうち、エラーの計測結果が最小となるオフセット電流Ｉｏｆｓを取得する処理を実行する。
【０１２５】
Ｓ８０６で、制御部１１０は、エラーの計測結果が最小となるオフセット電流Ｉｏｆｓを、差動アンプ１０２２に設定する処理を実行する。
【０１２６】
以上で、本実施例における波形調整処理が終了する。
【０１２７】
なお、上記のフローでは、差動アンプ１０２２のオフセット電流Ｉｏｆｓを波形調整のパラメータとしたが、調整するパラメータはこれらに限らない。例えば、イコライザ１０２１のフィルタ特性、可変抵抗の抵抗値、および可変容量の容量を調整するものであってもよい。また、差動伝送方式で伝送された受信信号の２つの信号（Ｄ＋、Ｄ−）のうち、一方の信号の遅延量を調整するものであってもよい。また、これらのパラメータのうち複数のパラメータに対して、調整処理を実行するものであってもよい。
【０１２８】
また、取り得る調整パラメータのうち、一部の調整パラメータの組み合わせについてアイパターンの開口の評価を実行して、調整パラメータの最適値を取得することも可能である。過去に実行した評価の結果を予め記憶しておき、最適なパラメータが存在すると思われるパラメータの組み合わせに対して、調整処理を実行してもよい。最適なパラメータが存在すると思われるパラメータの組み合わせは、例えば、前回の検査で最適なパラメータとされた値を中心として決定されるとする。
【０１２９】
本実施例では、１ビットごとに受信信号のアイパターンの開口を評価するために、０と１とが交互に繰り返す検査信号を用いたが、検査信号は上記に限らない、例えば、０と１とが２つおきに繰り返す信号を検査信号としてもよい。
【０１３０】
本実施例の信号処理装置では、クロックデータリカバリ方式でクロックを再生するためのＣＤＲ回路を用いて、取得したシリアルデータのアイパターンの開口を評価することが可能となる。したがって、アイパターンの開口を評価するための専用の回路を設けることなく、高精度にアイパターンの開口を評価することが可能となる。
【０１３１】
また、アイパターンの開口の評価結果に応じて、信号処理装置の入力信号に対する波形調整処理を実行することにより、好適な入力信号の波形を得ることが可能となる。
【０１３２】
［実施例２］
実施例２の信号処理装置は、伝送されるデータの形式に応じた期待値を用いて、検査クロックで検出された検出データを判定し、アイパターンの開口評価を行うことを特徴とする。
【０１３３】
実施例２の受信回路は、実施例１で説明した受信回路に対して、メモリ１０８に記憶された期待値と、判定部１０７が期待値と比較するデータが異なる。他の機能ブロックの機能は、実施例１と同様であることから、説明を省略する。
【０１３４】
実施例２の受信回路は、予め送信回路１２から出力されるデータの形式がメモリ１０８に記憶される。例えば、送信回路１２から出力されるデータが、８ｂ１０ｂ変換を施された画像データであるとする。
【０１３５】
８ｂ１０ｂ変換は、変換後のデータにおいて、０もしくは１が連続せずに適度に含まれるように、もとの８ビットデータを変換するデータ信号の変換方法である。８ｂ１０ｂ変換部１２１は、予め定められた８ビットデータと１０ビットデータとの対応を示すテーブルに基づいて、８ビットデータを１０ビットデータに変換する。したがって、８ｂ１０ｂ変換部１２１が８ｂ１０ｂ変換で生成した１０ビットデータは、テーブルに含まれないデータ値を取らない。
【０１３６】
メモリ１０８は、８ｂ１０ｂ変換に用いられるテーブルを、期待値を示す情報として記憶する。
【０１３７】
判定部１０７は、メモリ１０８に保持された期待値と、Ｓ／Ｐ変換部１０５から取得した画像データＤＡＴＡ＿Ｃとが同一であるか否かを判定する。判定部１０７は、メモリ１０８から期待値を取得し、画像データＤＡＴＡ＿Ｃと比較する。例えば、送信回路１２が送信した画像データＤＡＴＡ＿Ａが８ｂ１０ｂ変換で生成された１０ビットのデータである場合、画像データＤＡＴＡ＿Ｃが取り得る値は、８ｂ１０ｂ変換後のデータが取りうるテーブルに含まれる１０ビットデータの値である。
【０１３８】
したがって、画像データＤＡＴＡ＿Ｃが、テーブルに含まれないデータ値である場合、判定部１０７は、その画像データＤＡＴＡ＿Ｃが期待値と同一でない（エラーである）と判定する。判定部１０７は、判定結果をカウント部１０９に出力する。
【０１３９】
本実施例の信号処理装置によれば、送信回路１２にアイパターンの開口評価用の検査信号を出力する回路を設けることを必要としない。したがって、送信回路１２の回路規模を縮小することが可能となる。
【０１４０】
なお、検査時に送信回路１２が出力する信号は、任意の信号を８ｂ１０ｂ変換した信号であればよい。例えば、Ｐ／Ｓ変換部１２２が、１０ビットデータの区切り位置に配置するデータを、連続して送ることが可能である。
【符号の説明】
【０１４１】
１  撮像装置
１０  光学系
１１  撮像センサ
１２  送信回路
１３  出力部
１４  記憶部
１００  受信回路
１０１  通信部
１０２  調整部
１０３  クロック出力部
１０４  検出部
１０５  Ｓ／Ｐ変換部
１０６  通信部
１０７  判定部
１０８  メモリ
１０９  カウント部
１１０  制御部
【図１】
2018107525.tif 000006
【図２】
2018107525.tif 000007
【図３】
2018107525.tif 000008
【図４】
2018107525.tif 000009
【図５】
2018107525.tif 000010
【図６】
2018107525.tif 000011
【図７】
2018107525.tif 000012
【図８】
2018107525.tif 000013
【図９】
2018107525.tif 000014
【図１０】
2018107525.tif 000015
【図１１】
2018107525.tif 000016
【図１２】
2018107525.tif 000017
【図１３】
2018107525.tif 000018
【図１４】
2018107525.tif 000019
【図１５】
2018107525.tif 000020
【図１６】
2018107525.tif 000021