(57)【要約】【課題】半導体層を熱処理する際に、半導体層を覆う層にクラックが入らないようにする。【解決手段】半導体装置１００の製造方法であって、主としてIII族窒化物半導体からなる半導体層１１１の上に、主として窒化物で構成されるキャップ層Ｍｃ１の少なくとも一部Ｍｔ１１を形成する工程（Ｐ１０１）と、前記キャップ層Ｍｃ１の少なくとも一部Ｍｔ１１が形成された半導体層１１１にｐ型不純物をイオン注入する工程（Ｐ１０３）と、表層として、前記キャップ層Ｍｃ１よりも熱膨張係数が大きいブロック層Ｍｂ１を、前記キャップ層Ｍｃ１の上に形成する工程Ｐ１０６と、前記表層としての前記ブロック層Ｍｂ１が形成された半導体層１１１を加熱してｐ型不純物を活性化させる工程（Ｐ１０７）と、を備える。【選択図】図２
2018056257.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
主としてＩＩＩ族窒化物半導体からなる半導体層の上に、主として窒化物で構成されるキャップ層の少なくとも一部を形成する工程と、
前記キャップ層の少なくとも一部が形成された半導体層にｐ型不純物をイオン注入する工程と、
表層として、前記キャップ層よりも熱膨張係数が大きいブロック層を、前記キャップ層の上に形成する工程と、
前記表層としての前記ブロック層が形成された半導体層を加熱してｐ型不純物を活性化させる工程と、を含む、方法。
【請求項２】
請求項１記載の半導体装置の製造方法であって、
前記半導体層にｐ型不純物をイオン注入する工程において、前記キャップ層の少なくとも一部の厚さは、１．０ｎｍから５０ｎｍである、方法。
【請求項３】
請求項１または２記載の半導体装置の製造方法であって、
前記ブロック層を形成する工程において、
前記ブロック層の厚さは、前記半導体層の厚さよりも小さく、
前記ブロック層の熱膨張係数は、前記半導体層の熱膨張係数よりも大きい、方法。
【請求項４】
請求項１から３のいずれか１項に記載の半導体装置の製造方法であって、
前記半導体層を加熱する工程は、加圧された環境下で行われる、方法。
【請求項５】
請求項１から４のいずれか１項に記載の半導体装置の製造方法であって、さらに、
前記キャップ層の少なくとも一部を形成する工程に先だって、前記半導体層を成長させる工程を含み、
前記キャップ層の少なくとも一部を形成する工程は、前記半導体層を成長させる工程と連続して行われる、方法。
【請求項６】
請求項１から５のいずれか１項に記載の半導体装置の製造方法であって、
前記ブロック層は、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化ガリウム（ＧａＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、二酸化ジルコニウム（ＺｒＯ２）からなる群より選ばれた少なくとも一つを含む、方法。
【請求項７】
請求項１から６のいずれか１項に記載の半導体装置の製造方法であって、
前記ｐ型不純物は、マグネシウム（Ｍｇ）とベリリウム（Ｂｅ）の少なくとも一方である、方法。
【請求項８】
請求項１から７のいずれか１項に記載の半導体装置の製造方法であって、
前記イオン注入する工程は、２０℃から８００℃で行われる、方法。
【請求項９】
請求項１から８のいずれか１項に記載の半導体装置の製造方法であって、
前記半導体層を加熱する工程において、雰囲気ガスは、アンモニア（ＮＨ３）、窒素（Ｎ２）、水素（Ｈ２）からなる群より選ばれた少なくとも一つを含む、方法。
【請求項１０】
請求項１から９のいずれか１項に記載の半導体装置の製造方法であって、
前記半導体層を加熱する工程は、８００℃から１５００℃で行われる、方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法であって、
前記半導体層を加熱する工程は、１分から６０分の間、８００℃から１５００℃で行われる、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来、基板のＧａＮベースの半導体材料層の上に、ＡｌＧａＮ層であるキャップ・ブロックを備え、さらにその上に、非晶質シリコン、シリコン酸化物またはシリコン窒化物により構成される被覆層を備える構成が知られている（特許文献１）。
【０００３】
この技術においては、キャップ・ブロックの熱膨張係数は、基板の熱膨張係数と被覆層の熱膨張係数との間の値である。このため、イオン注入の後の熱処理の際の熱膨張に関して、キャップ・ブロックは、基板と被覆層の間の緩衝材として機能する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−７２６２９号公報
【特許文献２】特開２００６−３２５５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、サイズが１インチを越えるＧａＮ基板上に、上記キャップ・ブロックと被覆層とを構成した場合には、ＧａＮ基板の熱膨張係数と、キャップ・ブロックおよび被覆層の熱膨張係数との差、より具体的には熱膨張量の差に起因して、キャップ・ブロックおよび被覆層にクラックが生じることがある。その結果、熱処理時に、クラック部分においてＧａＮ基板の表面が保護されず、損傷してしまう。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００７】
（１）本発明の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は：主としてＩＩＩ族窒化物半導体からなる半導体層の上に、主として窒化物で構成されるキャップ層の少なくとも一部であるスルー膜を形成する工程と；前記キャップ層の少なくとも一部が形成された半導体層にｐ型不純物をイオン注入する工程と；表層として、前記キャップ層よりも熱膨張係数が大きいブロック層を、前記キャップ層の上に形成する工程と；前記表層としての前記ブロック層が形成された半導体層を加熱してｐ型不純物を活性化させる工程と、を含む。
主としてＩＩＩ族窒化物半導体からなる半導体層は、主として窒化物で構成されるキャップ層よりも、熱膨張係数が大きい。このため、ｐ型不純物を活性化させるための加熱工程において、キャップ層は、半導体層から、積層方向に垂直な方向にキャップ層を伸長させる力を受ける。しかし、キャップ層の上には、ブロック層が形成されている。そして、ブロック層の熱膨張係数は、キャップ層の熱膨張係数よりも大きい。その結果、表層のブロック層は、加熱工程において、キャップ層から、積層方向に垂直な方向にブロック層を縮ませる力を受ける。このため、加熱工程において、表層が、隣接する層から表層を伸長させる力を受ける態様に比べて、表層の表面から亀裂が発生する可能性が低い。加熱工程において各層を貫通する亀裂は、露出している表層の表面から発生し伸展する場合が多い。このため、上記態様によれば、加熱工程において、主としてＩＩＩ族窒化物半導体からなる半導体層の上に設けられた各層を貫通する亀裂が生じにくい。
【０００８】
なお、上記形態の半導体装置の製造方法であって、さらに、前記キャップ層と前記ブロック層を除去する工程と、前記半導体層に電極層を形成する工程と、前記半導体層に絶縁層を形成する工程と、を備える態様とすることも好ましい。
【０００９】
（２）上記形態の半導体装置の製造方法において、前記半導体層にｐ型不純物をイオン注入する工程において、前記キャップ層の少なくとも一部であるスルー膜の厚さは、１．０ｎｍから５０ｎｍである、態様とすることもできる。イオン注入においてスルー膜として機能するキャップ層の厚さを１．０ｎｍ以上とすることにより、スルー膜の厚さが１．０ｎｍ未満の態様に比べて、イオン注入する工程において、目的とするｐ型不純物以外の物質が半導体層に注入される可能性を、低減することができる。また、イオン注入においてスルー膜として機能するキャップ層の厚さを５０ｎｍ以下とすることにより、効率的に半導体層にｐ型不純物をイオン注入することができる。
【００１０】
（３）上記形態の半導体装置の製造方法であって；前記ブロック層を形成する工程において：前記ブロック層の厚さは、前記半導体層の厚さよりも小さく；前記ブロック層の熱膨張係数は、前記半導体層の熱膨張係数よりも大きい、態様とすることもできる。このような態様とすれば、ブロック層の厚さが半導体層の厚さよりも小さく、ブロック層の熱膨張係数が半導体層の熱膨張係数よりも小さい態様に比べて、キャップ層が両側のブロック層と半導体層から受ける伸長方向の引っ張り力の差を小さくすることができる。その結果、キャップ層のひずみの分布の偏りを小さくすることができ、キャップ層において亀裂が発生する可能性を低減することができる。
【００１１】
（４）上記形態の半導体装置の製造方法であって、前記半導体層を加熱する工程は、加圧された環境下で行われる、態様とすることもできる。このような態様とすれば、半導体層の熱処理時に加圧が行われない態様に比べて、熱処理時に、半導体層から窒素が離脱しにくい。
【００１２】
上記形態の半導体装置の製造方法であって；前記キャップ層の少なくとも一部を形成する工程は、前記キャップ層の一部であるスルー膜を形成する工程であり；前記半導体装置の製造方法は、さらに、前記半導体層にｐ型不純物をイオン注入する工程の後であって、前記半導体層を加熱する工程の前に、前記キャップ層の前記一部である前記スルー膜の上に、主として窒化物で構成される前記キャップ層の他の一部を形成する工程を含む、態様とすることもできる。このような態様とすれば、半導体層を熱処理する際に、ブロック層の熱膨張量と半導体層の熱膨張量との差を、キャップ層で十分吸収できるだけの厚みに、キャップ層を構成することができる。また、イオン注入の際には、キャップ層を、ｐ型不純物が十分通過できるだけの厚さ（薄さ）とすることができる。
【００１３】
（５）上記形態の半導体装置の製造方法であって、さらに；前記キャップ層の少なくとも一部を形成する工程に先だって、前記半導体層を成長させる工程を含み；前記キャップ層の少なくとも一部を形成する工程は、前記半導体層を成長させる工程と連続して行われる、態様とすることもできる。このような態様とすれば、半導体層の形成後、半導体層の表面上にＯやＳｉが存在することなく、引き続いてキャップ層の少なくとも一部が形成される。このため、半導体層とキャップ層との間にＯやＳｉが存在しない。よって、イオン注入において、そのようなＯやＳｉが、目的とするｐ型不純物とともに半導体層に注入されることがない。
【００１４】
（６）上記形態の半導体装置の製造方法であって、前記ブロック層は、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化ガリウム（ＧａＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、二酸化ジルコニウム（ＺｒＯ２）からなる群より選ばれた少なくとも一つを含む、態様とすることもできる。
【００１５】
（７）上記形態の半導体装置の製造方法であって、前記ｐ型不純物は、マグネシウム（Ｍｇ）とベリリウム（Ｂｅ）の少なくとも一方である、態様とすることもできる。
【００１６】
（８）上記形態の半導体装置の製造方法であって、前記イオン注入する工程は、２０℃から８００℃で行われる、態様とすることもできる。
【００１７】
（９）上記形態の半導体装置の製造方法であって、前記半導体層を加熱する工程において、雰囲気ガスは、アンモニア（ＮＨ３）、窒素（Ｎ２）、水素（Ｈ２）からなる群より選ばれた少なくとも一つを含む、態様とすることもできる。
【００１８】
（１０）上記形態の半導体装置の製造方法であって、前記半導体層を加熱する工程は、８００℃から１５００℃で行われる、態様とすることもできる。
【００１９】
（１１）上記形態の半導体装置の製造方法であって、前記半導体層を加熱する工程は、１分から６０分の間、８００℃から１５００℃で行われる、態様とすることもできる。
【００２０】
上述した本発明の各形態の有する複数の構成要素はすべてが必須のものではなく、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、適宜、前記複数の構成要素の一部の構成要素について、その変更、削除、新たな他の構成要素との差し替え、限定内容の一部削除を行うことが可能である。また、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、上述した本発明の一形態に含まれる技術的特徴の一部又は全部を上述した本発明の他の形態に含まれる技術的特徴の一部又は全部と組み合わせて、本発明の独立した一形態とすることも可能である。
【００２１】
本発明は、半導体装置の製造方法以外の種々の形態で実現することも可能であり、たとえば、上記形態の半導体装置が組み込まれた電気機器の製造方法、並びに、それらの半導体装置や電気機器を製造する製造装置、それらの装置の設計方法などの形態で実現できる。
【図面の簡単な説明】
【００２２】
【図１】第１実施形態における半導体装置１００の構成を模式的に示す断面図である。
【図２】第１実施形態における半導体装置１００の製造方法を示すフローチャートである。
【図３】工程Ｐ１０１の後の中間品Ｐｐ１０１を示す模式図である。
【図４】工程Ｐ１０２の後の中間品Ｐｐ１０２を示す模式図である。
【図５】工程Ｐ１０３の後の中間品Ｐｐ１０３を示す模式図である。
【図６】工程Ｐ１０４の後の中間品Ｐｐ１０４を示す模式図である。
【図７】工程Ｐ１０５の後の中間品Ｐｐ１０５を示す模式図である。
【図８】工程Ｐ１０６の後の中間品Ｐｐ１０６を示す模式図である。
【図９】工程Ｐ１０７の後の中間品Ｐｐ１０７を示す模式図である。
【図１０】工程Ｐ１０８の後の中間品Ｐｐ１０８を示す模式図である。
【図１１】工程Ｐ１０９の後の中間品Ｐｐ１０９を示す模式図である。
【図１２】工程Ｐ１１０の後の中間品Ｐｐ１１０を示す模式図である。
【図１３】工程Ｐ１１１の後の中間品Ｐｐ１１１を示す模式図である。
【図１４】工程Ｐ１１２の後の中間品Ｐｐ１１２を示す模式図である。
【図１５】第２実施形態における半導体装置２００の構成を模式的に示す断面図である。
【図１６】第２実施形態における半導体装置２００の製造方法を示すフローチャートである。
【図１７】工程Ｐ２０１の後の中間品Ｐｐ２０１を示す模式図である。
【図１８】工程Ｐ２０２の後の中間品Ｐｐ２０２を示す模式図である。
【図１９】工程Ｐ２０３の後の中間品Ｐｐ２０３を示す模式図である。
【図２０】工程Ｐ２０４の後の中間品Ｐｐ２０４を示す模式図である。
【図２１】工程Ｐ２０５の後の中間品Ｐｐ２０５を示す模式図である。
【図２２】工程Ｐ２０６の後の中間品Ｐｐ２０６を示す模式図である。
【図２３】工程Ｐ２０７の後の中間品Ｐｐ２０７を示す模式図である。
【図２４】工程Ｐ２０８の後の中間品Ｐｐ２０８を示す模式図である。
【図２５】工程Ｐ２０９の後の中間品Ｐｐ２０９を示す模式図である。
【図２６】工程Ｐ２１０の後の中間品Ｐｐ２１０を示す模式図である。
【図２７】工程Ｐ２１１の後の中間品Ｐｐ２１１を示す模式図である。
【発明を実施するための形態】
【００２３】
Ａ．第１実施形態：
Ａ１．半導体装置の構成：
図１は、第１実施形態における半導体装置１００の構成を模式的に示す断面図である。なお、図１に示す半導体装置１００の各部は、技術の理解を容易にするため、実際の寸法の割合とは異なる割合で描かれている。すなわち、図１に示す半導体装置１００の各部の寸法は、実際の寸法を反映するものではない。図３〜図１５ならびに図１７〜図２７についても同様である。
【００２４】
図１には、相互に直交するＸ軸、Ｙ軸およびＺ軸が図示されている。Ｘ軸は、図１の左から右に延びる軸である。Ｙ軸は、図１の紙面の手前から奥に延びる軸である。Ｚ軸は、図１の下から上に延びる軸である。他の図に示されたＸＹＺ軸は、図１のＸＹＺ軸に対応する。なお、本明細書において、Ｚ軸の＋方向を便宜的に「上」または「上方」と呼ぶことがある。この「上」または「上方」という呼称は、半導体装置１００の配置（向き）を限定するものではない。すなわち、半導体装置１００は、任意の向きに配置しうる。
【００２５】
半導体装置１００は、主として窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。半導体装置１００は、縦型トレンチＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。半導体装置１００は、電力制御に用いられ、パワーデバイスとも呼ばれる。
【００２６】
半導体装置１００は、基板１１０と、ｎ型半導体層１１２と、ｐ型半導体領域１１３と、ｐ型半導体層１１４と、ｎ型半導体層１１６と、を備える。なお、本明細書において「層」は、一体として形成される板状の領域に限られない。Ｚ軸方向についてほぼ同一の範囲に構成され互いに同じ成分を有する構成であれば、Ｘ軸方向またはＹ軸方向については互いに離間している複数の部分からなる構成であっても、それら複数の部分をまとめて「層」と呼ぶ。
【００２７】
半導体装置１００は、トレンチ１２２およびリセス１２４を有する。半導体装置１００は、さらに、絶縁膜１３０と、ゲート電極１４２と、ボディ電極１４４と、ソース電極１４６と、ドレイン電極１４８と、を備える。
【００２８】
基板１１０は、Ｘ軸およびＹ軸に沿って広がる板状の半導体である。基板１１０の厚さは、約３００μｍ（マイクロメートル）である。なお、各層の「厚さ」は、各層のＺ軸方向に沿って計測された長さを意味する。基板１１０を構成するＩＩＩ族窒化物半導体としては、Ｇａを含むものが好ましく、具体的には、ＧａＮのほか、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等が例示できる。なお、本実施形態では、基板１１０は、主としてＧａＮから構成されている。なお、本明細書の説明において、「主としてＸから構成（形成）されている」、「主にＸから構成（形成）されている」および「Ｘから主に構成（形成）されている」とは、モル分率においてＸを９０％以上含有することを意味する。基板１１０は、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体である。基板１１０に含まれるケイ素（Ｓｉ）濃度の平均値は、約５×１０１８ｃｍ−３である。
【００２９】
ｎ型半導体層１１２、ｐ型半導体領域１１３、ｐ型半導体層１１４およびｎ型半導体層１１６は、ＩＩＩ族窒化物半導体により形成されている。より具体的には、ｎ型半導体層１１２、ｐ型半導体領域１１３、ｐ型半導体層１１４およびｎ型半導体層１１６は、窒化ガリウム（ＧａＮ）から主に構成されている。
【００３０】
ｎ型半導体層１１２は、基板１１０のＺ軸方向の＋側に位置し、Ｘ軸およびＹ軸に沿って広がる層である。ｎ型半導体層１１２の厚さは、約１５μｍである。ｎ型半導体層１１２は、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体で構成される。ｎ型半導体層１１２に含まれるケイ素（Ｓｉ）濃度の平均値は、約１×１０１６ｃｍ−３である。
【００３１】
ｐ型半導体領域１１３は、ｎ型半導体層１１２の一部の領域にｐ型不純物イオンを注入することにより形成された領域である。ｐ型半導体領域１１３は、ｎ型半導体層１１２の表面からｎ型半導体層１１２の内部にかけての一部を占める。なお、本明細書において、ある層のＺ軸方向の＋側の面を、その層の「表面」と呼ぶ。ｐ型半導体領域１１３の深さは、ｎ型半導体層１１２の表面から約１．０μｍである。ｐ型半導体領域１１３は、半導体装置１００においてｎ型半導体層１１２の一部に達するように形成されるトレンチ１２２とは、Ｘ軸方向およびＹ軸方向に関して、離れた位置に形成される。ｐ型半導体領域１１３に含まれるｐ型不純物（アクセプタ）は、マグネシウム（Ｍｇ）である。ｐ型半導体領域１１３に含まれるマグネシウム（Ｍｇ）濃度の平均値は、約５×１０１９ｃｍ−３である。
【００３２】
ｐ型半導体層１１４は、ｎ型半導体層１１２およびｐ型半導体領域１１３のＺ軸方向の＋側に位置し、Ｘ軸およびＹ軸に沿って広がる層である。ｐ型半導体層１１４の厚さは、約０．５μｍである。ｐ型半導体層１１４は、マグネシウム（Ｍｇ）をアクセプタ元素として含有するｐ型半導体である。ｐ型半導体層１１４に含まれるマグネシウム（Ｍｇ）濃度の平均値は、約１．０×１０１８ｃｍ−３である。
【００３３】
ｎ型半導体層１１６は、ｐ型半導体層１１４のＺ軸方向の＋側の一部に位置し、Ｘ軸およびＹ軸に沿って広がる層である。ｎ型半導体層１１６の厚さは、約０．２μｍである。ｎ型半導体層１１６は、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体である。ｎ型半導体層１１６に含まれるケイ素（Ｓｉ）濃度の平均値は、約５．０×１０１８ｃｍ−３である。
【００３４】
トレンチ１２２は、Ｚ軸方向について、ｎ型半導体層１１６の表面からｐ型半導体層１１４を貫通してｎ型半導体層１１２に至る溝部である。トレンチ１２２は、Ｘ軸方向およびＹ軸方向について、ｎ型半導体層１１６と、ｐ型半導体層１１４と、ｎ型半導体層１１２と、の一部に形成されている。トレンチ１２２は、ｐ型半導体領域１１３が設けられている領域とは異なる領域に設けられている。
【００３５】
リセス１２４は、Ｚ軸方向について、ｎ型半導体層１１６の表面からｎ型半導体層１１６を貫通してｐ型半導体層１１４の表面に至る凹部である。リセス１２４は、Ｘ軸方向およびＹ軸方向について、ｎ型半導体層１１６の一部に形成されている。リセス１２４は、Ｘ軸方向およびＹ軸方向について、トレンチ１２２が設けられている領域とは異なる領域に設けられている。リセス１２４は、ｐ型半導体領域１１３が設けられている領域と重なる領域に設けられている。
【００３６】
絶縁膜１３０は、トレンチ１２２の内面と、トレンチ１２２の外縁を形成するｎ型半導体層１１６の表面の一部と、の上に連続的に形成されている。絶縁膜１３０は、電気絶縁性を有する膜である。より具体的には、絶縁膜１３０は、主に二酸化ケイ素（ＳｉＯ２）から構成されている。
【００３７】
ゲート電極１４２は、絶縁膜１３０で覆われたトレンチ１２２内、およびトレンチ１２２の外縁を形成するｎ型半導体層１１６上の絶縁膜１３０の上に形成されている。ゲート電極１４２は、主にアルミニウム（Ａｌ）から構成されている。
【００３８】
ボディ電極１４４は、リセス１２４内に形成されている。ボディ電極１４４は、パラジウム（Ｐｄ）から主に形成されている。ボディ電極１４４は、ｐ型半導体層１１４とオーミック接触する。「オーミック接触」とは、ショットキー接触とは異なり、印加される電圧の大きさによらず、抵抗値がほぼ一定の接触をいう。
【００３９】
ソース電極１４６は、ボディ電極１４４の上と、ボディ電極１４４の周囲の一部のｎ型半導体層１１６の上と、に連続的に設けられている。ソース電極１４６は、ボディ電極１４４およびｎ型半導体層１１６の側から順に、主にチタン（Ｔｉ）から構成されている層と、主にアルミニウム（Ａｌ）形成されている層と、を有する。ソース電極１４６は、ｎ型半導体層１１６とオーミック接触する。
【００４０】
ドレイン電極１４８は、基板１１０の裏面に形成されている。なお、本明細書において、ある層のＺ軸方向の−側の面を、その層の「裏面」と呼ぶ。ドレイン電極１４８は、基板１１０の側から順に、主にチタン（Ｔｉ）から構成されている層と、主にアルミニウム（Ａｌ）形成されている層と、を有する。ドレイン電極１４８は、基板１１０とオーミック接触する。
【００４１】
半導体装置１００において、ゲート電極１４２に電圧が印加された場合、ｐ型半導体層１１４のうちトレンチ１２２内の絶縁膜１３０近傍の部分に反転層が形成される。この反転層がチャネルとして機能することによって、ｎ型半導体層１１２とｎ型半導体層１１６とが導通され、その結果、ソース電極１４６からドレイン電極１４８に至る導通経路が形成される。
【００４２】
Ａ２．半導体装置の製造方法：
図２は、第１実施形態における半導体装置１００の製造方法を示すフローチャートである。以下では、第１実施形態における半導体装置１００の製造方法について説明する。
【００４３】
工程Ｐ１０１において、まず、製造者は、基板１１０を用意する。基板１１０は、主に窒化ガリウム（ＧａＮ）から構成されており、ドナー元素としてケイ素（Ｓｉ）を含有するｎ型半導体である。製造者は、基板１１０の上にｎ型半導体層１１２およびスルー膜Ｍｔ１１を、この順に、連続して形成する。ｎ型半導体層１１２およびスルー膜Ｍｔ１１は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）により形成される。
【００４４】
なお、本明細書において、二つの膜が「連続して」形成される、および、二つの膜の形成が「連続して」行われる、とは、二つの膜が、間に他の層の形成を行うことなく形成され、かつ、一つ目の膜が形成された処理チャンバから対象物が出されことなく、同じチャンバ内で二つ目の膜が形成されることを意味する。
【００４５】
このような処理を行うことにより、雰囲気中にＯやＳｉを存在させることなく、ｎ型半導体層１１２の上にスルー膜Ｍｔ１１を形成することができる。このため、ｎ型半導体層１１２とスルー膜Ｍｔ１１との間にＯやＳｉなどの不純物が介在する事態を防止することができる。
【００４６】
図３は、工程Ｐ１０１の後の中間品Ｐｐ１０１を示す模式図である。なお、いずれも主に窒化ガリウム（ＧａＮ）から構成される基板１１０およびｎ型半導体層１１２から構成される層を、「ＧａＮ層１１１」と呼ぶ。
【００４７】
ｎ型半導体層１１２は、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体で構成される。ｎ型半導体層１１２に含まれるケイ素（Ｓｉ）濃度の平均値は、約１×１０１６ｃｍ−３である。工程Ｐ１０１において、厚さが約１５μｍのｎ型半導体層１１２が形成される。
【００４８】
スルー膜Ｍｔ１１は、ＩＩＩ族窒化物系半導体であって、ドナーとなる元素を主成分としない元素からなる。より具体的には、スルー膜Ｍｔ１１は、主に窒化アルミニウム（ＡｌＮ）から構成される。スルー膜Ｍｔ１１は、３００℃以上１５００℃以下の所定の成長温度において、１００Ｔｏｒｒ以上７６０Ｔｏｒｒ以下の所定の成長圧力下で、形成される。工程Ｐ１０１において、厚さが約３０ｎｍのスルー膜Ｍｔ１１が形成される。
【００４９】
工程Ｐ１０２において、製造者は、スルー膜Ｍｔ１１の一部の上（Ｚ軸方向＋側）にイオン注入用マスクＭ１を形成する。より具体的には、スルー膜Ｍｔ１１の上にフォトレジストからなる層を形成し、フォトリソグラフィ技術によって、フォトレジスト層のうち、イオン注入を行う領域に相当する部分を除去し、スルー膜Ｍｔ１１が露出する開口を設ける。
【００５０】
図４は、工程Ｐ１０２の後の中間品Ｐｐ１０２を示す模式図である。中間品Ｐｐ１０２においては、スルー膜Ｍｔ１１の一部の上にイオン注入用マスクＭ１が形成されている。
なお、図４〜図１４においては、技術の理解を容易にするために、基板１１０に一つの半導体装置１００（図１参照）が形成される態様を示す。しかし、実際には、基板１１０上には、互いに間隔をあけて、複数の半導体装置１００が形成される。
【００５１】
図２の工程Ｐ１０３において、イオン注入を行って、ｎ型半導体層１１２の一部にｐ型不純物を注入する。より具体的には、２０℃以上８００℃以下の所定の温度下において、Ｚ軸方向＋側から中間品Ｐｐ１０２に対してマグネシウム原子（Ｍｇ）の注入が行われる。その結果、ｎ型半導体層１１２のうち、イオン注入用マスクＭ１が形成されていない領域に、マグネシウム原子（Ｍｇ）が注入され、ｎ型半導体層１１２の表面側の一部がｐ型半導体領域１１３ｐとなる。
【００５２】
厚さが１ｎｍ以上（本実施形態において約３０ｎｍ）のスルー膜Ｍｔ１１が形成されている状態で、ｎ型半導体層１１２を対象としてイオン注入が行われることにより、以下のような効果が得られる。すなわち、ＯやＳｉなどの不純物がｎ型半導体層１１２内に入り込む事態を防止することができる。
【００５３】
ｐ型半導体領域１１３のドナーとなる元素を主成分としない元素から構成されるスルー膜Ｍｔ１１が形成されている状態で、ｎ型半導体層１１２を対象としてイオン注入が行われることにより、以下のような効果が得られる。すなわち、スルー膜Ｍｔ１１に起因するドナー元素がｎ型半導体層１１２中に注入される事態（いわゆる「ノックオン」）を防止することができる。
【００５４】
厚さが５０ｎｍ以下（本実施形態において約３０ｎｍ）のスルー膜Ｍｔ１１が形成されている状態でｎ型半導体層１１２を対象としてイオン注入が行われることにより、以下のような効果が得られる。すなわち、ＯやＳｉがｎ型半導体層１１２内に入り込む事態を防止しつつ、マグネシウム原子（Ｍｇ）をｎ型半導体層１１２内に注入することができる。
【００５５】
スルー膜Ｍｔ１１が形成されている状態でｎ型半導体層１１２を対象としてイオン注入が行われることにより、ｎ型半導体層１１２に注入されるｐ型不純物（本実施形態においてマグネシウム（Ｍｇ））の濃度の分布を適切に調整することができる。イオン注入においては、注入された不純物の濃度は、深さ方向（Ｚ軸方向）について、ガウス分布に近い分布をする。すなわち、深さ方向（Ｚ軸方向）について、露出している表面から所定の距離にある位置において、注入された不純物の濃度が最も高くなり、そこから表面側および裏面側に離れるにつれて、不純物の濃度が低くなる。このため、ｎ型半導体層１１２内であってｎ型半導体層１１２の表面近傍の所定の位置において最もマグネシウム原子（Ｍｇ）の濃度が高くなるように設計されたスルー膜Ｍｔ１１を配した状態で、中間品Ｐｐ１０２に対してイオン注入を行い、後にスルー膜Ｍｔ１１を除去することにより、不純物の濃度のピークをｎ型半導体層１１２の表面近傍に設定することができる。
【００５６】
図５は、工程Ｐ１０３の後の中間品Ｐｐ１０３を示す模式図である。中間品Ｐｐ１０３においては、ｎ型半導体層１１２のうち、イオン注入用マスクＭ１が形成されていない領域に、ｐ型不純物としてのマグネシウム原子（Ｍｇ）を含むｐ型半導体領域１１３ｐが形成されている。ただし、ｐ型半導体領域１１３ｐに含まれているｐ型不純物としてのマグネシウム原子（Ｍｇ）は、この時点では、活性化されていない。
【００５７】
本明細書においては、ｐ型不純物が活性化される前のｐ型半導体領域を、「ｐ型半導体領域１１３ｐ」と記述し、ｐ型不純物が活性化された後のｐ型半導体領域１１３と区別する。なお、各層を主に構成する成分（ＧａＮ）に変更がないことから、本明細書においては、一部にｐ型半導体領域１１３ｐが形成された後のｎ型半導体層１１２と、基板１１０とから構成される層をも、「ＧａＮ層１１１」と呼ぶ（図５参照）。
【００５８】
図２の工程Ｐ１０４において、製造者は、イオン注入用マスクＭ１を除去する。より具体的には、フォトレジストマスクであるイオン注入用マスクＭ１が、有機溶剤によって除去される。
【００５９】
図６は、工程Ｐ１０４の後の中間品Ｐｐ１０４を示す模式図である。中間品Ｐｐ１０４においては、スルー膜Ｍｔ１１上からイオン注入用マスクＭ１が除去されている。
【００６０】
図２の工程Ｐ１０５において、製造者は、スルー膜Ｍｔ１１上にキャップ層Ｍｃ１２を形成する。キャップ層Ｍｃ１２は、主に窒化アルミニウム（ＡｌＮ）からなる。キャップ層Ｍｃ１２は、有機金属気相成長法（ＭＯＣＶＤ）により、３００℃以上１５００℃以下の所定の成長温度において、１００Ｔｏｒｒ以上７６０Ｔｏｒｒ以下の所定の成長圧力下で、形成される。工程Ｐ１０５において、厚さが約５００ｎｍのキャップ層Ｍｃ１２が形成される。
【００６１】
図７は、工程Ｐ１０５の後の中間品Ｐｐ１０５を示す模式図である。中間品Ｐｐ１０５においては、スルー膜Ｍｔ１１の上にキャップ層Ｍｃ１２が形成されている。なお、工程Ｐ１０１で形成されたスルー膜Ｍｔ１１は、後に行われる熱処理において、キャップ層としても機能する。キャップ層としてのスルー膜Ｍｔ１１を、「キャップ層Ｍｃ１１」と呼ぶ。また、キャップ層Ｍｃ１１と、工程Ｐ１０５で形成されるキャップ層Ｍｃ１２を、まとめて「キャップ層Ｍｃ１」と呼ぶ。
【００６２】
図２の工程Ｐ１０６において、製造者は、キャップ層Ｍｃ１（キャップ層Ｍｃ１２）上にブロック層Ｍｂ１を形成する。ブロック層Ｍｂ１は主に酸化アルミニウム（Ａｌ２Ｏ３）から構成される。ブロック層Ｍｂ１は原子層堆積法（ＡＬＤ：Atomic Layer Deposition）によって形成される。工程Ｐ１０６において、厚さが約５００ｎｍのブロック層Ｍｂ１が形成される。
【００６３】
図８は、工程Ｐ１０６の後の中間品Ｐｐ１０６を示す模式図である。中間品Ｐｐ１０６においては、キャップ層Ｍｃ１上にブロック層Ｍｂ１が形成されている。
【００６４】
図２の工程Ｐ１０７において、製造者は、中間品Ｐｐ１０６（図８参照）を加熱して、中間品Ｐｐ１０６に対して熱処理を行う。この段階において、中間品Ｐｐ１０６の表面は、表層としてのブロック層Ｍｂ１に覆われている。また、中間品Ｐｐ１０６の裏面は、基板１１０に覆われている。なお、本明細書において「表層」とは、他の層を覆っており、自身は雰囲気中に露出している層を意味する。
【００６５】
工程Ｐ１０７において、熱処理は、８００℃以上１５００℃以下の所定の温度（本実施形態において目標温度は１２５０℃）で行われる。熱処理は、窒素（Ｎ２）を含有する雰囲気ガス中で、１００Ｔｏｒｒ以上７６０Ｔｏｒｒ以下の所定の圧力（本実施形態において７６０Ｔｏｒｒ）下で行われる。熱処理は、１分以上６０分以下の所定の時間（本実施形態において３０分）、行われる。工程Ｐ１０７の熱処理の結果、ｐ型半導体領域１１３ｐ中に含まれるｐ型不純物としてのマグネシウム原子（Ｍｇ）が活性化される。
【００６６】
ｐ型半導体領域１１３ｐ中に含まれるｐ型不純物を活性化する処理を、加圧環境下で行うことにより、以下のような効果が得られる。すなわち、主に、窒化ガリウム（ＧａＮ）から構成されているＧａＮ層１１１（基板１１０、ｎ型半導体層１１２、およびｐ型半導体領域１１３）から、窒素（Ｎ）が離脱しにくくなる。
【００６７】
図９は、工程Ｐ１０７の後の中間品Ｐｐ１０７を示す模式図である。中間品Ｐｐ１０７においては、ｐ型不純物が活性化された後のｐ型半導体領域１１３が、ｎ型半導体層１１２の表面側の一部に形成されている。なお、各層を主に構成する成分（ＧａＮ）に変更がないことから、本明細書においては、一部にｐ型半導体領域１１３が形成されたｎ型半導体層１１２と、基板１１０とから構成される層をも、「ＧａＮ層１１１」と呼ぶ。
【００６８】
工程Ｐ１０７の熱処理において、中間品Ｐｐ１０６（図８参照）の各層は、熱膨張する。本実施形態において、キャップ層Ｍｃ１は、主に窒化アルミニウム（ＡｌＮ）からなるキャップ層Ｍｃ１１（スルー膜Ｍｔ１１）と、同じく、主に窒化アルミニウム（ＡｌＮ）からなるキャップ層Ｍｃ１２と、から構成されている。一方、基板１１０と、ｎ型半導体層１１２と、ｐ型半導体領域１１３とは、主に、窒化ガリウム（ＧａＮ）から構成されている。このため、キャップ層Ｍｃ１の熱膨張係数は、基板１１０、ｎ型半導体層１１２、およびｐ型半導体領域１１３の熱膨張係数よりも、小さい。なお、ＡｌＮ（キャップ層Ｍｃ１）の熱膨張係数は、４．６×１０−６／Ｋである。ＧａＮ（ＧａＮ層１１１）の熱膨張係数は、５．６×１０−６／Ｋである。
【００６９】
ブロック層Ｍｂ１は主に酸化アルミニウム（Ａｌ２Ｏ３）から構成される。このため、キャップ層Ｍｃ１の熱膨張係数は、ブロック層Ｍｂ１の熱膨張係数よりも、小さい。なお、ブロック層Ｍｂ１の熱膨張係数は、ＧａＮ層１１１の熱膨張係数よりも、大きい。ＡｌＮ（キャップ層Ｍｃ１）の熱膨張係数は、４．６×１０−６／Ｋである。ＧａＮ（ＧａＮ層１１１）の熱膨張係数は、５．６×１０−６／Ｋである。Ａｌ２Ｏ３（ブロック層Ｍｂ１）の熱膨張係数は、７．３×１０−６／Ｋである。
【００７０】
このような各層の熱膨張係数の差異に起因して、工程Ｐ１０７の熱処理において、以下のような事態が生じる。すなわち、キャップ層Ｍｃ１に対してＺ軸方向＋側で接しているブロック層Ｍｂ１が、最も大きく膨張しようとする。そして、キャップ層Ｍｃ１に対してＺ軸方向−側で接しているＧａＮ層１１１が、次に大きく膨張しようとする。そして、それらに対して、キャップ層Ｍｃ１の熱膨張量は小さい。
【００７１】
キャップ層Ｍｃ１は、工程Ｐ１０７の熱処理の際、裏面において接してるＧａＮ層１１１から、各層の積層方向に垂直な方向に伸長させる力（以下、このような力を「伸長方向の力」と呼ぶ）を受ける。なお、各層の積層方向は、図１ならびに図３〜図１４における上下方向である。各層の積層方向に垂直な方向は、図１ならびに図３〜図１４における左右方向である。
【００７２】
また、キャップ層Ｍｃ１は、工程Ｐ１０７の熱処理の際、表面において接しているブロック層Ｍｂ１からも、伸長方向の力を受ける。しかし、キャップ層Ｍｃ１は、表面および裏面を雰囲気中に露出していない（図９参照）。
【００７３】
一般に、クラックは、雰囲気中に露出している表面から発生し、表面に発生した微小クラックから伸展する。キャップ層Ｍｃ１は、表面および裏面を雰囲気中に露出していない。このため、キャップ層Ｍｃ１は、工程Ｐ１０７の熱処理の際、表面側および裏面側から、伸長方向の力を受けるが、キャップ層Ｍｃ１からクラックが発生する可能性は低い。
【００７４】
一方、ブロック層Ｍｂ１は、工程Ｐ１０７の熱処理の際、裏面（Ｚ軸方向−側）において接してるキャップ層Ｍｃ１から、各層の積層方向に垂直な方向に圧縮する力（以下、「圧縮方向の力」と呼ぶ）を受ける。しかし、圧縮方向の力は、伸長方向の力とは異なり、ブロック層Ｍｂ１にクラックを発生させるようには働かない。このため、ブロック層Ｍｂ１の露出している表面からクラックが発生する可能性は低い。
【００７５】
また、基板１１０とｎ型半導体層１１２とｐ型半導体領域１１３とから構成されるＧａＮ層１１１も、工程Ｐ１０７の熱処理の際、表面（Ｚ軸方向＋側）において接してるキャップ層Ｍｃ１から、圧縮方向の力を受ける。しかし、圧縮方向の力は、ＧａＮ層１１１、およびそのうち裏面に露出している基板１１０に、クラックを発生させるようには働かない。さらに、ＧａＮ層１１１および基板１１０は、キャップ層Ｍｃ１やブロック層Ｍｂ１に対して十分な厚みを有している。このため、基板１１０の露出している裏面からクラックが発生する可能性は低い。
【００７６】
なお、（ｉ）ブロック層Ｍｂ１の厚みは、約５００ｎｍである。（ｉｉ）キャップ層Ｍｃ１１（スルー膜Ｍｔ１１）の厚みは、約３０ｎｍである。キャップ層Ｍｃ１２の厚みは、約５００ｎｍである。その結果、キャップ層Ｍｃ１の厚みは、約５３０ｎｍである。（ｉｉｉ）これに対して、基板１１０の厚みは、約３００μｍである。ｎ型半導体層１１２の厚さは、約１５μｍである。その結果、ＧａＮ層１１１の厚みは、約３１５μｍである。すなわち、ＧａＮ層１１１の厚みは、ブロック層Ｍｂ１の厚みやキャップ層Ｍｃ１の厚みに対して、約６００倍である。
【００７７】
ブロック層Ｍｂ１の熱膨張係数は、ＧａＮ層１１１の熱膨張係数よりも大きい。一方、ブロック層Ｍｂ１の厚みは、ＧａＮ層１１１の厚みよりも小さい。このため、ブロック層Ｍｂ１の熱膨張係数がＧａＮ層１１１の熱膨張係数よりも小さい態様に比べて、本実施形態においては、キャップ層Ｍｃ１が表面と裏面から受ける伸長方向の力の大きさの差が、小さい。その結果、キャップ層Ｍｃ１におけるひずみの偏りも小さい。よって、この点からも、キャップ層Ｍｃ１において、最初のクラックが生じる可能性が低い。
【００７８】
工程Ｐ１０１において、スルー膜Ｍｔ１１（キャップ層Ｍｃ１１）が形成された後、工程Ｐ１０５において、主たる成分を同じくするキャップ層Ｍｃ１２が、スルー膜Ｍｔ１１（キャップ層Ｍｃ１１）上に形成される。その後、工程Ｐ１０７において、熱処理が行われる。このため、工程Ｐ１０１の後かつ工程Ｐ１０５の前に行われる工程Ｐ１０３においては、薄いスルー膜Ｍｔ１１（キャップ層Ｍｃ１１）を通して、マグネシウム原子（Ｍｇ）をｎ型半導体層１１２内に注入することができる。一方、工程Ｐ１０５の後に行われる工程Ｐ１０７においては、十分な厚みを有するキャップ層Ｍｃ１（キャップ層Ｍｃ１１およびキャップ層Ｍｃ１２）により、表面および裏面から受ける伸長力を吸収することができる。
【００７９】
以上のように、工程Ｐ１０７の熱処理において、中間品Ｐｐ１０６は、表面（ブロック層Ｍｂ１）からも、裏面（基板１１０）からも、中間層（キャップ層Ｍｃ１）からも、クラックが生じる可能性が低い。このため、中間品Ｐｐ１０６は、全体として、工程Ｐ１０７の熱処理において、クラックを発生させる可能性が低い。その結果、たとえば、基板１１０が直径１インチ以上の面積の基板である場合にも、ブロック層Ｍｂ１やキャップ層Ｍｃ１にクラックが発生して、そのクラックにより雰囲気中に露出するｎ型半導体層１１２やｐ型半導体領域１１３ｐの表面が損傷することがない。そして、ブロック層Ｍｂ１およびキャップ層Ｍｃ１により基板全面を保護して、基板の各部に配されるｐ型半導体領域１１３ｐをｐ型化（ｐ型不純物を活性化）できる。
【００８０】
図２の工程Ｐ１０８において、製造者は、ブロック層Ｍｂ１を除去する。具体的には、ブロック層Ｍｂ１は、フッ化水素の水溶液を用いて除去される。
【００８１】
図１０は、工程Ｐ１０８の後の中間品Ｐｐ１０８を示す模式図である。中間品Ｐｐ１０８においては、キャップ層Ｍｃ１上からブロック層Ｍｂ１が除去されている。
【００８２】
図２の工程Ｐ１０９において、製造者は、キャップ層Ｍｃ１を除去する。より具体的には、キャップ層Ｍｃ１は、ｐＨ１２のテトラメチルアンモニウム＝ヒドロキシド（ＴＭＡＨ：Tetramethylammonium hydroxide）を用いて、６５℃以上８５℃以下の所定の温度で、ウェットエッチングにより除去される。なお、工程Ｐ１０９においては、キャップ層Ｍｃ１を構成するキャップ層Ｍｃ１（スルー膜Ｍｔ１１）とキャップ層Ｍｃ１２のいずれもが除去される。
【００８３】
図１１は、工程Ｐ１０９の後の中間品Ｐｐ１０９を示す模式図である。中間品Ｐｐ１０９においては、ｎ型半導体層１１２およびｐ型半導体領域１１３上からキャップ層Ｍｃ１が除去されている。
【００８４】
図２の工程Ｐ１１０において、製造者は、ｎ型半導体層１１２およびｐ型半導体領域１１３の上に、ｐ型半導体層１１４を形成する。製造者は、さらに、ｐ型半導体層１１４の上にｎ型半導体層１１６を形成する。ｐ型半導体層１１４およびｎ型半導体層１１６は有機金属気相成長法（ＭＯＣＶＤ）により形成される。
【００８５】
図１２は、工程Ｐ１１０の後の中間品Ｐｐ１１０を示す模式図である。中間品Ｐｐ１１０においては、ｎ型半導体層１１２およびｐ型半導体領域１１３の上に、ｐ型半導体層１１４とｎ型半導体層１１６とが形成されている。
【００８６】
図２の工程Ｐ１１１において、製造者は、ドライエッチングによって、トレンチ１２２を形成する。また、製造者は、ドライエッチングによって、リセス１２４を形成する。
【００８７】
図１３は、工程Ｐ１１１の後の中間品Ｐｐ１１１を示す模式図である。中間品Ｐｐ１１１においては、Ｚ軸方向について、ｎ型半導体層１１６の表面からｐ型半導体層１１４を貫通してｎ型半導体層１１２に至るトレンチ１２２が形成されている。また、Ｚ軸方向について、ｎ型半導体層１１６の表面からｎ型半導体層１１６を貫通してｐ型半導体層１１４の表面に至るリセス１２４が形成されている。
【００８８】
図２の工程Ｐ１１２において、製造者は、絶縁膜１３０を形成する。より具体的には、絶縁膜１３０は、原子層堆積法（ＡＬＤ）により形成される。
【００８９】
図１４は、工程Ｐ１１２の後の中間品Ｐｐ１１２を示す模式図である。中間品Ｐｐ１１２においては、絶縁膜１３０が、トレンチ１２２の内面と、トレンチ１２２の外縁を形成するｎ型半導体層１１６の表面の一部と、の上に連続的に形成されている。
【００９０】
図２の工程Ｐ１１３において、製造者は、中間品Ｐｐ１１２（図１４参照）に、ゲート電極１４２、ボディ電極１４４、ソース電極１４６、ドレイン電極１４８を形成する。
【００９１】
工程Ｐ１１３が完了すると、図１に示す半導体装置１００が完成する。半導体装置１００において、ゲート電極１４２が、絶縁膜１３０で覆われたトレンチ１２２内、およびトレンチ１２２の外縁を形成するｎ型半導体層１１６上の絶縁膜１３０の上に、形成されている。ボディ電極１４４が、リセス１２４内に形成されている。ソース電極１４６が、ボディ電極１４４の上とｎ型半導体層１１６の一部の上とに連続的に設けられている。ドレイン電極１４８が、基板１１０の裏面に形成されている。
【００９２】
本実施形態のＧａＮ層１１１が、「課題を解決するための手段」の「半導体層」に対応する。キャップ層Ｍｃ１が「キャップ層」に対応する。キャップ層Ｍｃ１１（スルー膜Ｍｔ１１）が「キャップ層の少なくとも一部」に対応する。キャップ層Ｍｃ１２が「キャップ層の他の一部」に対応する。ブロック層Ｍｂ１が「ブロック層」に対応する。
【００９３】
本実施形態の工程Ｐ１０１におけるｎ型半導体層１１２の形成が、「課題を解決するための手段」における「前記半導体層を成長させる工程」に対応する。工程Ｐ１０１におけるスルー膜Ｍｔ１１の形成が、「キャップ層の少なくとも一部を形成する工程」に対応する。工程Ｐ１０３が「半導体層にｐ型不純物をイオン注入する工程」に対応する。工程Ｐ１０５が「キャップ層の他の一部を形成する工程」に対応する。工程Ｐ１０６が「ブロック層を、キャップ層の上に形成する工程」に対応する。工程Ｐ１０７が「半導体層を加熱してｐ型不純物を活性化させる工程」に対応する。
【００９４】
Ｂ．第２実施形態：
Ｂ１．半導体装置の構成：
図１５は、第２実施形態における半導体装置２００の構成を模式的に示す断面図である。半導体装置２００は、主として窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。半導体装置２００は、ショットキーバリアダイオードである。半導体装置２００は、電力制御に用いられ、パワーデバイスとも呼ばれる。
【００９５】
半導体装置２００は、基板２１０と、ｎ型半導体層２１２と、ｐ型半導体領域２１３と、を備える。半導体装置２００は、さらに、アノード電極２５１と、カソード電極２５２と、絶縁膜２５３と、を備える。
【００９６】
基板２１０は、Ｘ軸およびＹ軸に沿って広がる板状の半導体である。基板２１０の厚さは、約３００μｍである。基板２１０は、主としてＩＩＩ族窒化物半導体から構成されている。より具体的には、基板２１０は、主に窒化ガリウム（ＧａＮ）から構成されている。基板２１０は、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体である。基板２１０に含まれるケイ素（Ｓｉ）濃度の平均値は、約５×１０１８ｃｍ−３である。
【００９７】
ｎ型半導体層２１２およびｐ型半導体領域２１３は、ＩＩＩ族窒化物半導体により形成されている。より具体的には、ｎ型半導体層２１２およびｐ型半導体領域２１３は、窒化ガリウム（ＧａＮ）から主に構成されている。いずれも主に窒化ガリウム（ＧａＮ）から構成される基板２１０、ｎ型半導体層２１２、およびｐ型半導体領域２１３から構成される層を、以下では「ＧａＮ層２１１」と呼ぶ。
【００９８】
ｎ型半導体層２１２は、基板２１０のＺ軸方向の＋側に位置し、Ｘ軸およびＹ軸に沿って広がる層である。ｎ型半導体層２１２の厚さは、約１５μｍである。ｎ型半導体層２１２は、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体で構成される。ｎ型半導体層２１２に含まれるケイ素（Ｓｉ）濃度の平均値は、約１×１０１６ｃｍ−３である。
【００９９】
ｐ型半導体領域２１３は、ｎ型半導体層２１２のうちＺ軸方向＋側に突出した部分２１２ｍの両側に位置する。ｎ型半導体層２１２の突出部２１２ｍと、その両側のｐ型半導体領域２１３は、ＧａＮ層２１１において、Ｚ軸方向＋側に突出したメサ部２２２を形成する。
【０１００】
ｐ型半導体領域２１３は、ｎ型半導体層２１２の一部の領域にｐ型不純物イオンを注入することにより形成された領域である。ｐ型半導体領域２１３は、ｎ型半導体層２１２の表面からｎ型半導体層２１２の内部にかけての一部（Ｚ軸方向について、ｎ型半導体層１１２の突出部２１２ｍ以外の表面までの深さに相当する範囲）を占める。ｐ型半導体領域２１３の深さは、ｎ型半導体層２１２の表面から約０．４μｍである。ｐ型半導体領域２１３に含まれるｐ型不純物（アクセプタ）は、マグネシウム（Ｍｇ）である。ｐ型半導体領域２１３に含まれるマグネシウム（Ｍｇ）濃度の平均値は、約５×１０１９ｃｍ−３である。
【０１０１】
アノード電極２５１は、ｎ型半導体層２１２の突出部２１２ｍと、その両側のｐ型半導体領域２１３のうち突出部２１２ｍ近傍の一部と、の上に連続的に形成されている。アノード電極２５１は、主にニッケル（Ｎｉ）から構成されている。アノード電極２５１は、ｎ型半導体層２１２の突出部２１２ｍの表面とショットキー接合している。
【０１０２】
絶縁膜２５３は、ｎ型半導体層２１２のうちメサ部２２２ではない部分と、ｐ型半導体領域２１３のうちアノード電極２５１が形成されていない部分と、アノード電極２５１の一部と、の上に連続的に形成されている。絶縁膜２５３は、電気絶縁性を有する膜である。より具体的には、絶縁膜２５３は、主に二酸化ケイ素（ＳｉＯ２）から構成されている。
【０１０３】
カソード電極２５２は、基板２１０の裏面に形成されている。カソード電極２５２は、基板２１０の側から順に、主にチタン（Ｔｉ）から構成されている層と、主にアルミニウム（Ａｌ）形成されている層と、を有する。カソード電極２５２は、基板２１０とオーミック接触する。
【０１０４】
半導体装置２００において、アノード電極２５１に正の電圧が印加された場合、アノード電極２５１とｎ型半導体層２１２の突出部２１２ｍの表面との界面におけるショットキー障壁が低くなり、アノード電極２５１とカソード電極２５２が導通する。
【０１０５】
Ｂ２．半導体装置の製造方法：
図１６は、第２実施形態における半導体装置２００の製造方法を示すフローチャートである。以下では、第２実施形態における半導体装置２００の製造方法について説明する。
【０１０６】
工程Ｐ２０１において、まず、製造者は、基板２１０を用意する。基板２１０は、主に窒化ガリウム（ＧａＮ）から構成されており、ドナー元素としてケイ素（Ｓｉ）を含有するｎ型半導体である。製造者は、基板２１０の上にｎ型半導体層２１２およびスルー膜Ｍｔ２１を、この順に、連続して形成する。ｎ型半導体層２１２およびスルー膜Ｍｔ２１は、有機金属気相成長法（ＭＯＣＶＤ）により形成される。
【０１０７】
図１７は、工程Ｐ２０１の後の中間品Ｐｐ２０１を示す模式図である。中間品Ｐｐ２０１においては、基板２１０の上にｎ型半導体層２１２およびスルー膜Ｍｔ２１が形成されている。なお、半導体装置２００の完成に至るまで、各層を主に構成する成分（ＧａＮ）に変更がないことから、本明細書においては、いずれも主に窒化ガリウム（ＧａＮ）から構成される基板２１０およびｎ型半導体層２１２から構成される層をも、「ＧａＮ層２１１」と呼ぶ（図１５および図１７参照）。
【０１０８】
ｎ型半導体層２１２は、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体で構成される。ｎ型半導体層２１２に含まれるケイ素（Ｓｉ）濃度の平均値は、約１×１０１６ｃｍ−３である。工程Ｐ２０１において、厚さが約１５μｍのｎ型半導体層２１２が形成される。
【０１０９】
スルー膜Ｍｔ２１は、ＩＩＩ族窒化物系半導体であって、ドナーとなる元素を主成分としない元素からなる。より具体的には、スルー膜Ｍｔ２１は、主に窒化アルミニウム（ＡｌＮ）から構成される。スルー膜Ｍｔ２１は、３００℃以上１５００℃以下の所定の成長温度において、１００Ｔｏｒｒ以上７６０Ｔｏｒｒ以下の所定の成長圧力下で、形成される。工程Ｐ２０１において、厚さが約３０ｎｍのスルー膜Ｍｔ２１が形成される。
【０１１０】
図１６の工程Ｐ２０２において、製造者は、スルー膜Ｍｔ２１の一部の上（Ｚ軸方向＋側）にイオン注入用マスクＭ２を形成する。より具体的には、スルー膜Ｍｔ２１の上にフォトレジストからなる層を形成し、フォトリソグラフィ技術によって、フォトレジスト層のうち、イオン注入を行う領域に相当する部分を除去し、スルー膜Ｍｔ２１が露出する開口を設ける。
【０１１１】
図１８は、工程Ｐ２０２の後の中間品Ｐｐ２０２を示す模式図である。中間品Ｐｐ２０２においては、スルー膜Ｍｔ２１の一部の上にイオン注入用マスクＭ２が形成されている。なお、図１８〜図２７においては、技術の理解を容易にするために、基板２１０に一つの半導体装置２００（図１５参照）が形成される態様を示す。しかし、実際には、基板２１０上には、互いに間隔をあけて、複数の半導体装置２００が形成される。
【０１１２】
図１６の工程Ｐ２０３において、製造者は、中間品Ｐｐ２０２（図１８参照）に対してイオン注入を行って、ｎ型半導体層２１２の一部にｐ型不純物を注入する。より具体的には、２０℃以上８００℃以下の所定の温度下において、Ｚ軸方向＋側から中間品Ｐｐ２０２に対してマグネシウム原子（Ｍｇ）の注入が行われる。その結果、ｎ型半導体層２１２のうち、イオン注入用マスクＭ２が形成されていない領域に、マグネシウム原子（Ｍｇ）が注入され、ｎ型半導体層２１２の表面側の一部がｐ型半導体領域２１３ｐとなる。
【０１１３】
スルー膜Ｍｔ２１が形成されている状態で、ｎ型半導体層２１２を対象としてイオン注入が行われることにより、第１実施形態と同様の効果が奏される。すなわち、ＯやＳｉなどの不純物がｎ型半導体層２１２内に入り込む事態を防止することができる。スルー膜Ｍｔ２１に起因するドナー元素がｎ型半導体層２１２中に注入される事態（いわゆる「ノックオン」）を防止することができる。マグネシウム原子（Ｍｇ）をｎ型半導体層２１２内に注入することができる。ｎ型半導体層２１２に注入されるｐ型不純物（本実施形態においてマグネシウム（Ｍｇ））の濃度の分布を適切に調整することができる。
【０１１４】
図１９は、工程Ｐ２０３の後の中間品Ｐｐ２０３を示す模式図である。中間品Ｐｐ２０３においては、ｎ型半導体層２１２のうち、イオン注入用マスクＭ２が形成されていない領域に、ｐ型不純物としてのマグネシウム原子（Ｍｇ）を含むｐ型半導体領域２１３ｐが形成されている。ただし、ｐ型半導体領域２１３ｐに含まれているｐ型不純物としてのマグネシウム原子（Ｍｇ）は、この時点では、活性化されていない。
【０１１５】
本明細書においては、ｐ型不純物が活性化される前のｐ型半導体領域を、「ｐ型半導体領域２１３ｐ」と記述し、ｐ型不純物が活性化された後のｐ型半導体領域２１３と区別する。ｎ型半導体層２１２のうち、工程Ｐ２０３で形成される二つのｐ型半導体領域２１３ｐの間の部分が、突出部２１２ｍである。なお、各層を主に構成する成分（ＧａＮ）に変更がないことから、本明細書においては、一部にｐ型半導体領域２１３ｐが形成されたｎ型半導体層２１２と、基板２１０とから構成される層をも、「ＧａＮ層２１１」と呼ぶ。
【０１１６】
図１６の工程Ｐ２０４において、製造者は、イオン注入用マスクＭ２を除去する。より具体的には、フォトレジストマスクであるイオン注入用マスクＭ２が、有機溶剤によって除去される。
【０１１７】
図２０は、工程Ｐ２０４の後の中間品Ｐｐ２０４を示す模式図である。中間品Ｐｐ２０４においては、スルー膜Ｍｔ２１上からイオン注入用マスクＭ２が除去されている。
【０１１８】
図１６の工程Ｐ２０５において、製造者は、スルー膜Ｍｔ２１上にキャップ層Ｍｃ２２を形成する。キャップ層Ｍｃ２２は、主に窒化アルミニウム（ＡｌＮ）からなる。キャップ層Ｍｃ２２は、有機金属気相成長法（ＭＯＣＶＤ）により、３００℃以上１５００℃以下の所定の成長温度において、１００Ｔｏｒｒ以上７６０Ｔｏｒｒ以下の所定の成長圧力下で、形成される。工程Ｐ２０５において、厚さが約４００ｎｍのキャップ層Ｍｃ２２が形成される。
【０１１９】
図２１は、工程Ｐ２０５の後の中間品Ｐｐ２０５を示す模式図である。中間品Ｐｐ２０５においては、スルー膜Ｍｔ２１の上にキャップ層Ｍｃ２２が形成されている。なお、工程Ｐ２０１で形成されたスルー膜Ｍｔ２１は、後に行われる熱処理において、キャップ層としても機能する。キャップ層としてのスルー膜Ｍｔ２１を、「キャップ層Ｍｃ２１」と呼ぶ。また、キャップ層Ｍｃ２１と、工程Ｐ２０５で形成されるキャップ層Ｍｃ２２を、まとめて「キャップ層Ｍｃ２」と呼ぶ。
【０１２０】
図１６の工程Ｐ２０６において、製造者は、キャップ層Ｍｃ２（キャップ層Ｍｃ２２）上にブロック層Ｍｂ２を形成する。ブロック層Ｍｂ２は主に酸化アルミニウム（Ａｌ２Ｏ３）から構成される。ブロック層Ｍｂ２は原子層堆積法（ＡＬＤ）によって形成される。工程Ｐ２０６において、厚さが約４００ｎｍのブロック層Ｍｂ２が形成される。
【０１２１】
図２２は、工程Ｐ２０６の後の中間品Ｐｐ２０６を示す模式図である。中間品Ｐｐ２０６においては、キャップ層Ｍｃ２上にブロック層Ｍｂ２が形成されている。
【０１２２】
図１６の工程Ｐ２０７において、製造者は、中間品Ｐｐ２０６（図２２参照）を加熱して、中間品Ｐｐ２０６に対して熱処理を行う。この段階において、中間品Ｐｐ２０６の表面は、表層としてのブロック層Ｍｂ２に覆われている。また、中間品Ｐｐ２０６の裏面は、基板２１０に覆われている。熱処理は、８００℃以上１５００℃以下の所定の温度（本実施形態において１２５０℃）で行われる。
【０１２３】
工程Ｐ２０７において、熱処理は、窒素（Ｎ２）を含有する雰囲気ガス中で、１００Ｔｏｒｒ以上７６０Ｔｏｒｒ以下の所定の圧力（本実施形態において７６０Ｔｏｒｒ）下で行われる。熱処理は、１分以上６０分以下の所定の時間（本実施形態において３０分）、行われる。工程Ｐ２０７の熱処理の結果、ｐ型半導体領域２１３ｐ中に含まれるｐ型不純物としてのマグネシウム原子（Ｍｇ）が活性化される。
【０１２４】
ｐ型半導体領域２１３ｐ中に含まれるｐ型不純物を活性化する処理を、加圧環境下で行うことにより、ＧａＮ層２１１（基板２１０、ｎ型半導体層２１２、およびｐ型半導体領域２１３）から、窒素（Ｎ）が離脱しにくくなる。
【０１２５】
図２３は、工程Ｐ２０７の後の中間品Ｐｐ２０７を示す模式図である。中間品Ｐｐ２０７においては、ｐ型不純物が活性化された後のｐ型半導体領域２１３が、ｎ型半導体層２１２の表面側の一部に形成されている。なお、各層を主に構成する成分（ＧａＮ）に変更がないことから、本明細書においては、一部にｐ型半導体領域２１３が形成されたｎ型半導体層２１２と、基板２１０とから構成される層をも、「ＧａＮ層２１１」と呼ぶ。
【０１２６】
工程Ｐ２０７の熱処理において、中間品Ｐｐ２０６（図２２参照）の各層は、それぞれの熱膨張係数にしたがって異なる量の熱膨張をしようとする。キャップ層Ｍｃ２は、表面側および裏面側から伸長方向の力を受けるが、表面および裏面を雰囲気中に露出していないため、キャップ層Ｍｃ２からクラックが発生する可能性は低い。また、キャップ層Ｍｃ２から圧縮方向の力を受けるブロック層Ｍｂ２にクラックが発生する可能性は低い。同じくキャップ層Ｍｃ２から圧縮方向の力を受けるＧａＮ層２１１についても、基板２１０の露出している裏面からクラックが発生する可能性は低い。
【０１２７】
主に酸化アルミニウム（Ａｌ２Ｏ３）から構成されるブロック層Ｍｂ２の熱膨張係数は、ＧａＮ層２１１の熱膨張係数よりも大きい。一方、ブロック層Ｍｂ２の厚みは、ＧａＮ層２１１の厚みよりも小さい。このため、ブロック層Ｍｂ２の熱膨張係数がＧａＮ層２１１の熱膨張係数よりも小さい態様に比べて、本実施形態においては、キャップ層Ｍｃ２が表面と裏面から受ける伸長方向の力の大きさの差が、小さい。その結果、キャップ層Ｍｃ２におけるひずみの偏りも小さい。よって、この点からも、キャップ層Ｍｃ２において、最初のクラックが生じる可能性が低い。
【０１２８】
工程Ｐ２０１において、スルー膜Ｍｔ２１（キャップ層Ｍｃ２１）が形成された後、工程Ｐ２０５において、主たる成分を同じくするキャップ層Ｍｃ２２が、スルー膜Ｍｔ２１（キャップ層Ｍｃ２１）上に形成される。その後、工程Ｐ２０７において、熱処理が行われる。このため、工程Ｐ２０１の後かつ工程Ｐ２０５の前に行われる工程Ｐ２０３においては、薄いスルー膜Ｍｔ２１（キャップ層Ｍｃ２１）を通して、マグネシウム原子（Ｍｇ）をｎ型半導体層２１２内に注入することができる。一方、工程Ｐ２０５の後に行われる工程Ｐ２０７においては、十分な厚みを有するキャップ層Ｍｃ２（キャップ層Ｍｃ２１およびキャップ層Ｍｃ２２）により、表面および裏面から受ける伸長力を吸収することができる。
【０１２９】
以上のように、工程Ｐ２０７の熱処理において、中間品Ｐｐ２０６は、表面（ブロック層Ｍｂ２）からも、裏面（基板２１０）からも、中間層（キャップ層Ｍｃ２）からも、クラックが生じる可能性が低い。このため、中間品Ｐｐ２０６は、全体として、工程Ｐ２０７の熱処理において、クラックを発生させる可能性が低い。その結果、たとえば、基板２１０が直径１インチ以上の面積の基板である場合にも、ブロック層Ｍｂ２やキャップ層Ｍｃ２にクラックが発生して、そのクラックにより雰囲気中に露出するｎ型半導体層２１２やｐ型半導体領域２１３ｐの表面が損傷することがない。そして、ブロック層Ｍｂ２およびキャップ層Ｍｃ２により基板全面を保護して、基板の各部に配されるｐ型半導体領域２１３ｐをｐ型化できる。
【０１３０】
図１６の工程Ｐ２０８において、製造者は、ブロック層Ｍｂ２を除去する。具体的には、ブロック層Ｍｂ２は、フッ化水素の水溶液を用いて除去される。
【０１３１】
図２４は、工程Ｐ２０８の後の中間品Ｐｐ２０８を示す模式図である。中間品Ｐｐ２０８においては、キャップ層Ｍｃ２上からブロック層Ｍｂ２が除去されている。
【０１３２】
図１６の工程Ｐ２０９において、製造者は、キャップ層Ｍｃ２を除去する。より具体的には、キャップ層Ｍｃ２は、ｐＨ１２のテトラメチルアンモニウム＝ヒドロキシド（ＴＭＡＨ）を用いて、６５℃以上８５℃以下の所定の温度で、ウェットエッチングにより除去される。なお、工程Ｐ２０９においては、キャップ層Ｍｃ２を構成するキャップ層Ｍｃ２（スルー膜Ｍｔ２１）とキャップ層Ｍｃ２２のいずれもが除去される。
【０１３３】
図２５は、工程Ｐ２０９の後の中間品Ｐｐ２０９を示す模式図である。中間品Ｐｐ２０９においては、ｎ型半導体層２１２およびｐ型半導体領域２１３上からキャップ層Ｍｃ２が除去されている。
【０１３４】
図１６の工程Ｐ２１０において、製造者は、ｐ型半導体領域２１３の一部であって、ｎ型半導体層２１２の突出部２１２ｍに接していない部分の一部を除去して、メサ部２２２を形成する。ｐ型半導体領域２１３の一部の除去は、ドライエッチングにより行われる。
【０１３５】
図２６は、工程Ｐ２１０の後の中間品Ｐｐ２１０を示す模式図である。中間品Ｐｐ２１０においては、ＧａＮ層２１１において、Ｚ軸方向＋側に突出するメサ部２２２が形成されている。
【０１３６】
図１６の工程Ｐ２１１において、製造者は、中間品Ｐｐ２１０（図２６参照）に、アノード電極２５１とカソード電極２５２を形成する。
【０１３７】
図２７は、工程Ｐ２１１の後の中間品Ｐｐ２１１を示す模式図である。中間品Ｐｐ２１１においては、ｎ型半導体層２１２の突出部２１２ｍと、その両側のｐ型半導体領域２１３のうち突出部２１２ｍ近傍の一部と、の上に、アノード電極２５１が形成されている。基板２１０の裏面に、カソード電極２５２が形成されている。
【０１３８】
図１６の工程Ｐ２１２において、製造者は、絶縁膜２５３を形成する。より具体的には、絶縁膜２５３は、原子層堆積法（ＡＬＤ）により形成される。
【０１３９】
工程Ｐ２１２が完了すると、図１５に示す半導体装置２００が完成する。半導体装置２００において、ｎ型半導体層２１２のうちメサ部２２２ではない部分の表面と、ｐ型半導体領域２１３のうちアノード電極２５１が形成されていない部分と、アノード電極２５１の一部と、の上に連続的に形成されている。
【０１４０】
本実施形態のＧａＮ層２１１が、「課題を解決するための手段」の「半導体層」に対応する。キャップ層Ｍｃ２が「キャップ層」に対応する。キャップ層Ｍｃ２１（スルー膜Ｍｔ２１）が「キャップ層の少なくとも一部」に対応する。キャップ層Ｍｃ２２が「キャップ層の他の一部」に対応する。ブロック層Ｍｂ２が「ブロック層」に対応する。
【０１４１】
本実施形態の工程Ｐ２０１におけるｎ型半導体層２１２の形成が、「課題を解決するための手段」における「前記半導体層を成長させる工程」に対応する。工程Ｐ２０１におけるスルー膜Ｍｔ２１の形成が、「キャップ層の少なくとも一部を形成する工程」に対応する。工程Ｐ２０３が「半導体層にｐ型不純物をイオン注入する工程」に対応する。工程Ｐ２０５が「キャップ層の他の一部を形成する工程」に対応する。工程Ｐ２０６が「ブロック層を、キャップ層の上に形成する工程」に対応する。工程Ｐ２０７が「半導体層を加熱してｐ型不純物を活性化させる工程」に対応する。
【０１４２】
Ｃ．変形例：
Ｃ１．変形例１：
（１）上記第１実施形態においては、工程Ｐ１０１において、まず、基板１１０が準備され、その後、基板１１０の上にｎ型半導体層１１２が形成される。また、第２実施形態においては、工程Ｐ２０１において、まず、基板２１０が準備され、その後、基板２１０の上にｎ型半導体層２１２が形成される。しかし、半導体層として、あらかじめｎ型半導体層が形成された基板を準備し、その表面からＳｉ、Ｏなどの不純物を除去した後、主として窒化物で構成されるキャップ層の少なくとも一部を形成することもできる。
【０１４３】
（２）上記第１実施形態において、基板１１０の上にｎ型半導体層１１２とスルー膜Ｍｔ１１（キャップ層Ｍｃ１１）とが、この順に、連続して形成される。また、上記第２実施形態において、基板２１０の上にｎ型半導体層２１２とスルー膜Ｍｔ２１（キャップ層Ｍｃ１１）とが、この順に、連続して形成される。しかし、半導体層の成長と、キャップ層の少なくとも一部の形成は、連続して行われなくともよい。たとえば、半導体層を成長させた後、別の処理チャンバに移し、その表面からＳｉ、Ｏなどの不純物を除去した後に、キャップ層の少なくとも一部を形成することもできる。
【０１４４】
（３）上記実施形態において、窒化物で構成されるキャップ層としてのスルー膜Ｍｔ１１，Ｍｔ２１が形成される半導体層１１１，２１１は、主に窒化ガリウム（ＧａＮ）から構成される層である。しかし、キャップ層が形成される半導体層は、少なくとも一部がＡｌＧａＮなど、ＩＩＩ属窒化物を含む他の半導体で構成されていてもよい。
【０１４５】
（４）上記第１実施形態においては、厚さが約３０ｎｍのキャップ層Ｍｃ１１（スルー膜Ｍｔ１１）が形成される。上記第１実施形態においても、厚さが約３０ｎｍのキャップ層Ｍｃ２１（スルー膜Ｍｔ２１）が形成される。しかし、スルー層の厚みは、５ｎｍ、２００ｎｍなど、他の値とすることもできる。ただし、スルー層の厚みは、１ｎｍから５０ｎｍとすることが好ましい。
【０１４６】
スルー層の厚さを１ｎｍ以上とすることにより、スルー層の厚さが１ｎｍ未満の態様に比べて、イオン注入において、目的とするｐ型不純物以外の物質が半導体層に注入される可能性を、低減することができる。また、スルー層の厚さを５０ｎｍ以下とすることにより、スルー層を透過させて、効率的に半導体層にｐ型不純物をイオン注入することができる。
【０１４７】
なお、キャップ層の厚さは、以下の点で、１ｎｍより大きいことが好ましい。キャップ層の厚さを１ｎｍ以上とすることにより、キャップ層の厚さが１ｎｍ未満の態様に比べて、キャップ層を剥離する工程において、キャップ層が半導体層上に残存しているか否かを容易に確認することができる。
【０１４８】
Ｃ２．変形例２：
上記第１実施形態において、イオン注入用マスクＭ１は、フォトレジストからなる。また、第２実施形態においても、イオン注入用マスクＭ２は、フォトレジストからなる。しかし、ｎ型半導体層にイオン注入をするためのイオン注入用マスクは、絶縁膜、金属膜、さらには、絶縁膜と金属との積層構造など、他の構造とすることができる。
【０１４９】
Ｃ３．変形例３：
（１）上記第１実施形態においては、イオン注入（図２のＰ１０３参照）は、２０℃以上８００℃以下の所定の温度において、行われる。また、第２実施形態においても、イオン注入（図１６のＰ２０３参照）は、２０℃以上８００℃以下の所定の温度において、行われる。しかし、イオン注入は、１５℃、９５０℃など、他の温度において行われることもできる。
【０１５０】
（２）上記第１実施形態において、ｐ型半導体領域１１３に含まれるマグネシウム（Ｍｇ）濃度の平均値は、約５×１０１９ｃｍ−３である。また、第２実施形態においても、ｐ型半導体領域２１３に含まれるマグネシウム（Ｍｇ）濃度の平均値は、約５×１０１９ｃｍ−３である。しかし、ｎ型半導体層の一部に形成されるｐ型半導体領域のアクセプタ元素の濃度の平均値は、約１×１０１７ｃｍ−３、約１×１０２０ｃｍ−３など、他の値とすることもできる。ただし、ｎ型半導体層の一部に形成されるｐ型半導体領域のアクセプタ元素の濃度の平均値は、１×１０１９ｃｍ−３以上であることが好ましい。
【０１５１】
（３）上記第１実施形態において、ｐ型半導体領域１１３に含まれるｐ型不純物は、マグネシウム（Ｍｇ）である。また、第２実施形態においても、ｐ型半導体領域２１３に含まれるｐ型不純物は、マグネシウム（Ｍｇ）である。しかし、ｐ型半導体領域に含まれるｐ型不純物は、ベリリウム（Ｂｅ）、カルシウム（Ｃａ）など、他の元素とすることもできる。ｐ型半導体領域に含まれるｐ型不純物は、マグネシウム（Ｍｇ）とベリリウム（Ｂｅ）の少なくとも一方であることが好ましい。
【０１５２】
（４）上記第１実施形態において、ｐ型半導体領域１１３の深さは、ｎ型半導体層１１２の表面から約１．０μｍである。上記第２実施形態において、ｐ型半導体領域２１３は、ｎ型半導体層２１２の表面から、Ｚ軸方向について突出部２１２ｍ以外の表面までの深さに相当する範囲を占める。しかし、ｎ型半導体層に形成されるｐ型半導体領域の深さは、約０．１μｍ、約２．０μｍなど、他の値とすることもできる。ただし、ｎ型半導体層に形成されるｐ型半導体領域の深さは、０．２〜１．５μｍとすることが好ましい。
【０１５３】
Ｃ４．変形例４：
（１）上記第１実施形態において、キャップ層Ｍｃ１２は、主に窒化アルミニウム（ＡｌＮ）からなる。また、第２実施形態においても、キャップ層Ｍｃ２２は、主に窒化アルミニウム（ＡｌＮ）からなる。しかし、スルー層の上に形成されるキャップ層は、ＡｌＧａＮなど、ＩＩＩ窒化物半導体を含む他の構成とすることもできる。キャップ層は、熱処理において、半導体層を保護することができる素材であればよい。ただし、キャップ層の熱膨張係数が半導体層の熱膨張係数よりも小さい場合に、本願発明は特に有効である。
【０１５４】
（２）上記第１実施形態において、キャップ層Ｍｃ１２は、有機金属気相成長法（ＭＯＣＶＤ）により、形成される。また、第２実施形態においても、キャップ層Ｍｃ２２は、有機金属気相成長法（ＭＯＣＶＤ）により、形成される。しかし、スルー層の上に形成されるキャップ層は、スパッタ法など、他の方法で形成することもできる。
【０１５５】
（３）上記第１実施形態においては、厚さが約５００ｎｍのキャップ層Ｍｃ１２が形成される。また、第２実施形態においては、厚さが約４００ｎｍのキャップ層Ｍｃ２２が形成される。しかし、スルー層の上に形成されるキャップ層の厚みは、０．５ｎｍ、１１００ｎｍなど、他の値とすることもできる。ただし、スルー層の上に形成されるキャップ層の厚みは、１ｎｍから１０００ｎｍとすることが好ましい。
【０１５６】
（４）上記第１実施形態において、スルー膜Ｍｔ１１（キャップ層Ｍｃ１１）の上にキャップ層Ｍｃ１２が形成される（図２のＰ１０５、および図７参照）。また、第２実施形態においても、スルー膜Ｍｔ２１（キャップ層Ｍｃ２１）の上にキャップ層Ｍｃ２２が形成される（図１６のＰ２０５、および図２１参照）。しかし、キャップ層は、熱処理（図２のＰ１０７、および図１６のＰ２０７参照）の前に一度の処理で形成されることもできる。たとえば、キャップ層は、イオン注入（図２のＰ１０３、および図１６のＰ２０３参照）の前に形成され、その後、追加的に形成されない態様とすることもできる。
【０１５７】
Ｃ５．変形例５：
（１）上記第１実施形態においては、ブロック層Ｍｂ１は主に酸化アルミニウム（Ａｌ２Ｏ３）から構成される。また、第２実施形態においても、ブロック層Ｍｂ２は主に酸化アルミニウム（Ａｌ２Ｏ３）から構成される。しかし、ブロック層は、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化ガリウム（ＧａＮ）、二酸化ジルコニウム（ＺｒＯ２）など、他の素材で構成することもできる。ブロック層は、熱処理において、半導体層を保護することができる素材であればよい。ただし、ブロック層は、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化ガリウム（ＧａＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、二酸化ジルコニウム（ＺｒＯ２）からなる群より選ばれた少なくとも一つを含むことが好ましい。
【０１５８】
（２）上記第１実施形態においては、ブロック層Ｍｂ１の熱膨張係数は、ＧａＮ層１１１の熱膨張係数よりも、大きい。しかし、ブロック層の熱膨張係数が、半導体層の熱膨張係数よりも、小さい態様とすることもできる。
【０１５９】
（３）上記第１実施形態においては、ブロック層Ｍｂ１は原子層堆積法（ＡＬＤ）によって形成される。また、第２実施形態においても、ブロック層Ｍｂ２は原子層堆積法（ＡＬＤ）によって形成される。しかし、ブロック層は、スパッタなど、他の方法で形成することもできる。
【０１６０】
（４）上記第１実施形態においては、厚さが約５００ｎｍのブロック層Ｍｂ１が形成される。また、第２実施形態においては、厚さが約４００ｎｍのブロック層Ｍｂ２が形成される。しかし、ブロック層の厚さは、５ｎｍ、１１００ｎｍなど、他の値とすることもできる。ただし、ブロック層の厚さは、１０ｎｍから１０００ｎｍとすることが好ましい。
【０１６１】
Ｃ６．変形例６：
（１）上記第１および第２実施形態においては、熱処理は、窒素（Ｎ２）を含有する雰囲気ガス中で行われる。しかし、熱処理は、アンモニア（ＮＨ３）、水素（Ｈ２）など、主として他の物質を含有するガス中で行われることもできる。ただし、熱処理は、アンモニア（ＮＨ３）または窒素（Ｎ２）を含有するガス中で行われることが好ましい。
【０１６２】
（２）上記第１実施形態においては、熱処理（図２のＰ１０７参照）は、１２５０℃で行われる。また、第２実施形態においても、熱処理（図１６のＰ２０７参照）は、１２５０℃で行われる。しかし、半導体層の熱処理は、７００℃、１７００℃など、他の温度で行うこともできる。ただし、半導体層の熱処理は、８００℃以上１５００℃以下の温度で行われることが好ましい。
【０１６３】
また、上記第１実施形態においては、熱処理（図２のＰ１０７参照）は、１２５０℃で３０分間、行われる。また、第２実施形態においても、熱処理（図１６のＰ２０７参照）は、１２５０℃で３０分間、行われる。しかし、半導体層の熱処理は、目標温度に応じて、３０秒、４５分など、他の時間で行うこともできる。ただし、半導体層の熱処理は、１分以上６０分以下の時間、行われることが好ましい。
【０１６４】
（３）上記第１実施形態においては、熱処理（図２のＰ１０７参照）は、加圧環境下で行われる。また、第２実施形態においても、熱処理（図１６のＰ２０７参照）は、加圧環境下で行われる。しかし、熱処理は、大気圧環境下で行われることもでき、減圧環境下で行われることもできる。
【０１６５】
Ｃ７．変形例７：
上記第１実施形態において、ブロック層Ｍｂ１は、フッ化水素の水溶液を用いて除去される。また、第２実施形態においても、ブロック層Ｍｂ２は、フッ化水素の水溶液を用いて除去される。しかし、ブロック層は、フォトレジストで構成される場合には、フッ化水素アンモニウムとフッ化アンモニウムの混合水溶液など、他の水溶液で除去することもできる。ただし、ブロック層は、フォトレジストで構成される場合には、フッ化水素の水溶液、またはフッ化水素アンモニウムとフッ化アンモニウムの混合水溶液を使用して、除去することが好ましい。また、ブロック層は、金属を含んで構成される場合には、塩酸や、硝酸、王水を用いて除去することができる。
【０１６６】
また、ブロック層は、ドライエッチングによって除去することもできる。
【０１６７】
Ｃ８．変形例８：
上記第１実施形態においては、キャップ層Ｍｃ１は、ｐＨ１２のテトラメチルアンモニウム＝ヒドロキシド（ＴＭＡＨ）を用いて、ウェットエッチングにより除去される。また、第２実施形態においても、キャップ層Ｍｃ２は、ｐＨ１２のテトラメチルアンモニウム＝ヒドロキシド（ＴＭＡＨ）を用いて、ウェットエッチングにより除去される。しかし、キャップ層は、ドライエッチングなど、他の方法で除去することもできる。
【０１６８】
Ｃ９．その他の変形例：
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
【符号の説明】
【０１６９】
１００…半導体装置
１１０…基板
１１１…ＧａＮ層
１１２…ｎ型半導体層
１１３…ｐ型半導体領域
１１３ｐ…ｐ型不純物を活性化させる前のｐ型半導体領域
１１４…ｐ型半導体層
１１６…ｎ型半導体層
１２２…トレンチ
１２４…リセス
１３０…絶縁膜
１４２…ゲート電極
１４４…ボディ電極
１４６…ソース電極
１４８…ドレイン電極
２００…半導体装置
２１０…基板
２１１…ＧａＮ層
２１２…ｎ型半導体層
２１２ｍ…突出部
２１３…ｐ型半導体領域
２１３ｐ…ｐ型不純物を活性化させる前のｐ型半導体領域
２２２…メサ部
２５１…アノード電極
２５２…カソード電極
２５３…絶縁膜
Ｍ１，Ｍ２…イオン注入用マスク
Ｍｂ１，Ｍｂ２…ブロック層
Ｍｃ１，Ｍｃ２…キャップ層
Ｍｃ１１，Ｍｃ２１…キャップ層（スルー膜）
Ｍｃ１２，Ｍｃ２２…キャップ層
Ｍｔ１１，Ｍｔ２１…スルー膜（キャップ層）
Ｐｐ１０１〜Ｐｐ１１２…半導体装置１００の製造工程における中間品
Ｐｐ２０１〜Ｐｐ２１１…半導体装置１００の製造工程における中間品
【図１】
2018056257.tif 000003
【図２】
2018056257.tif 000004
【図３】
2018056257.tif 000005
【図４】
2018056257.tif 000006
【図５】
2018056257.tif 000007
【図６】
2018056257.tif 000008
【図７】
2018056257.tif 000009
【図８】
2018056257.tif 000010
【図９】
2018056257.tif 000011
【図１０】
2018056257.tif 000012
【図１１】
2018056257.tif 000013
【図１２】
2018056257.tif 000014
【図１３】
2018056257.tif 000015
【図１４】
2018056257.tif 000016
【図１５】
2018056257.tif 000017
【図１６】
2018056257.tif 000018
【図１７】
2018056257.tif 000019
【図１８】
2018056257.tif 000020
【図１９】
2018056257.tif 000021
【図２０】
2018056257.tif 000022
【図２１】
2018056257.tif 000023
【図２２】
2018056257.tif 000024
【図２３】
2018056257.tif 000025
【図２４】
2018056257.tif 000026
【図２５】
2018056257.tif 000027
【図２６】
2018056257.tif 000028
【図２７】
2018056257.tif 000029