(57)【要約】  【課題】  誘電特性に優れるとともに、セラミック層および内部電極層を多層化してもデラミネーションが発生する可能性を低減することのできる積層型電子部品を提供する。  【解決手段】  平面視したときの形状が矩形状のセラミック層５と該セラミック層５の主面内に配置され、セラミック層５の形状に対して相似形を成す内部電極層７とが交互に積層された電子部品本体１を備えており、内部電極層７は、該内部電極層７の中央領域７Ａに、金属膜による被覆率が高い高被覆部７ａを有するとともに、高被覆部７ａの周辺にあたる少なくとも２つの対向する辺の近傍部７Ｂに高被覆部７ａよりも金属膜による被覆率の低い低被覆部７Ｂを有しており、低被覆部７Ｂは、その端部７ｂｂが所定の層数毎にずれている。【選択図】  図２
2018056292.tif 000002
【特許請求の範囲】
【請求項１】
平面視したときの形状が矩形状のセラミック層と、該セラミック層の主面内に配置され、前記セラミック層の形状に対して相似形を成す内部電極層とが交互に積層された電子部品本体を備えており、前記内部電極層は、前記セラミック層の主面を金属膜で被覆した被覆部と、前記セラミック層の主面に前記金属膜が無い無金属部とを有しており、前記内部電極層の中央領域に、前記金属膜による被覆率が高い高被覆部を有するとともに、前記高被覆部の周辺にあたる少なくとも２つの対向する辺の近傍部に前記高被覆部よりも前記金属膜による被覆率の低い低被覆部を有しており、前記低被覆部は、その端部が所定の層数毎にずれていることを特徴とする積層型電子部品。
【請求項２】
前記低被覆部の端部が各層毎にずれていることを特徴とする請求項１に記載の積層型電子部品。
【請求項３】
前記高被覆部は、その両端が積層方向に揃うように配置されていることを特徴とする請求項１または２に記載の積層型電子部品。
【請求項４】
前記低被覆部は前記高被覆部よりも平均厚みが薄いことを特徴とする請求項１乃至３のうちいずれかに記載の積層型電子部品。
【請求項５】
前記低被覆部の先端が尖った形状を有していることを特徴とする請求項１乃至４のうちいずれかに記載の積層型電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型電子部品に関する。
【背景技術】
【０００２】
従来より、複数のセラミック層と複数の内部電極層とを交互に積み重ねた後、一体的に焼成して作製された積層型の電子部品が知られている（例えば、特許文献１を参照）。このような積層型電子部品において、例えば、コンデンサは、近年の携帯電話に代表される小型の電子機器への対応から、さらなる小型化および高容量化が要求されてきている。また、圧電素子においても低い電圧で大きな変位量が得られるように圧電体層の薄層化が求められている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１２９８４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところが、セラミック層および内部電極層の積層数が、例えば数百層にも及ぶ積層型電子部品においては、これらの双方が薄層化されているために、セラミック層の厚みに対する内部電極層の厚みの比率が大きくなっている。このような積層型電子部品は、セラミック層が内部電極層に起因する段差を吸収し難いことから、これらの層間にデラミネーションが発生しやすくなっている。
【０００５】
これは内部電極層とセラミック層とが例えば金属とセラミックスというように材質が全く異なるため接着し難いことや内部電極層とセラミック層との間の熱膨張係数が異なることが原因として考えられる。
【０００６】
従って、本発明の目的は、誘電特性に優れるとともに、セラミック層および内部電極層を多層化してもデラミネーションが発生する可能性を低減することのできる積層型電子部品を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の積層型電子部品は、平面視したときの形状が矩形状のセラミック層と、該セラミック層の主面内に配置され、前記セラミック層の形状に対して相似形を成す内部電極層とが交互に積層された電子部品本体を備えており、前記内部電極層は、前記セラミック層の主面を金属膜で被覆した被覆部と、前記セラミック層の主面に前記金属膜が無い無金属部とを有しており、前記内部電極層の中央領域に、前記金属膜による被覆率が高い高被覆部を有するとともに、前記高被覆部の周辺にあたる少なくとも２つの対向する辺の近傍部に前記高被覆部よりも前記金属膜による被覆率の低い低被覆部を有しており、前記低被覆部は、その端部が所定の層数毎にずれているものである。
【発明の効果】
【０００８】
本発明によれば、誘電特性に優れるとともに、セラミック層および内部電極層を多数積層しても、デラミネーションが発生する可能性を低減することのできる積層型電子部品を得ることができる。
【図面の簡単な説明】
【０００９】
【図１】（ａ）は本発明の積層型電子部品の一実施形態を示す外観斜視図であり、（ｂ）は（ａ）のＡ−Ａ線断面図、（ｃ）は（ａ）のＢ−Ｂ線断面図および（ｄ）は、（ａ）のＣ−Ｃ線断面図である。（ｅ）は内部電極層を構成する被覆部および無金属部とそれぞれの範囲を示す模式図である。
【図２】（ａ）（ｂ）は、図１（ｃ）の変形例として、低被覆部の端部が各層毎にずれている場合であり、（ａ）は、積層方向に隣接する内部電極層が所定の層数に渡って電子部品本体の一方の側面に向けてずれている場合であり、（ｂ）は、積層方向に隣接する内部電極層が電子部品本体の対向する２つの側面に向けて交互にずれている場合である。
【図３】（ａ）（ｂ）は、図１（ｃ）の変形例として、高被覆部の両端が積層方向に揃うように配置されている場合であり、（ａ）は、積層方向に隣接する低被覆部の電子部品本体の側面に向けた長さが交互に異なる場合、（ｂ）は、低被覆部の幅が高被覆部の両側で互いに異なる場合である。
【図４】本実施形態の積層型電子部品の製造に用いるスクリーンの一部を示す平面模式図である。
【図５】（ａ）（ｂ）は比較例となるコンデンサの断面図であり、（ａ）は、低被覆部および高被覆部が積層方向に揃っているもの、（ｂ）は、低被覆部を有しておらず、いわゆる高被覆部のみによって形成された内部電極層を所定の層毎に位置ずれさせているものである。
【発明を実施するための形態】
【００１０】
図１（ａ）は本発明の積層型電子部品の一実施形態を示す外観斜視図であり、（ｂ）は（ａ）のＡ−Ａ線断面図、（ｃ）は（ａ）のＢ−Ｂ線断面図および（ｄ）は、（ａ）のＣ−Ｃ線断面図である。（ｅ）は内部電極層を構成する被覆部および無金属部とそれぞれの範囲を示す模式図である。
【００１１】
本実施形態の積層型電子部品は、図１（ａ）に示すように、電子部品本体１の対向する両端部に外部電極３を有している。電子部品本体１は、図１（ｂ）に示すように、セラミック層５と内部電極層７とが交互に複数層に亘って積層された構成を成している。この電子部品本体１の形状は、外部電極３が設けられる２つの端面８ａと、その端面８ａに垂直な２つの側面８ｂと上面および下面とで構成される直方体状を成すものである。このため、セラミック層５は平面視したときの形状が矩形状である。また、その主面内に配置された内部電極層７もセラミック層５と同様に矩形状を成しており、その形状はセラミック層５の形状と相似形を成す関係にある。また、内部電極層７は、積層方向に交互に外部電極３側に延出されて外部電極３に接続されている。
【００１２】
この積層型電子部品では、内部電極層７は、セラミック層５の主面を金属膜で被覆した被覆部７Ｈと、セラミック層５の主面に金属膜が無い無金属部７Ｎとを有している。また、この内部電極層７は、その面内に金属膜による被覆率の異なる部位を有している。例えば、図１（ｃ）（ｄ）に示すように、この内部電極層７は、その内部電極層７の中央領域７Ａに金属膜による被覆率の高い高被覆部７ａを有している。ここで、中央領域７Ａとは、図１（ｄ）に示しているように、長方形状の内部電極層７の辺の中で長さの長い辺（ここでは、長辺７ａａとする。）の近傍部７Ｂを除く領域のことである。つまり、内部電極層７の中で、対向する２つの外部電極３の方向に位置する短辺付近である外部電極３との接続端７ｃｃおよび非接続端７ｄｄは、金属膜の被覆率が高い高被覆部７ａとなっている。
【００１３】
一方、近傍部７Ｂは金属膜の被覆率が高被覆部７ａよりも低くなっている。この部分を低被覆部７ｂとする。なお、高被覆部７ａおよび低被覆部７ｂは、内部電極層７の被覆部７Ｈおよび無金属部７Ｎの割合を後述する方法で測定したときに、中央部７Ａから近傍部７Ｂにかけて無金属部７Ｎの面積割合が５％以上の差を有している箇所を境に区別する。
【００１４】
ここで、低被覆部７ａは、その低被覆部７ａの端部７ｂｂが電子部品本体１の内部電極層７の積層方向の所定の層数毎にずれた状態にある。
【００１５】
本実施形態の積層型電子部品によれば、内部電極層７が、その中央領域７Ａに金属膜の被覆率の高い部位（高被覆部７ａ）を有していることから、小面積でも単位体積当たりに高い静電容量を発現する積層型電子部品（コンデンサ）を得ることができる。
【００１６】
また、内部電極層７を構成している高被覆部７ａの周囲に、高被覆部７ａよりも金属膜の被覆率の低い低被覆部７ｂが設けられていることから、内部電極層７の周縁部における内部電極層７とセラミック層５との間に生じる応力を小さくすることができる。
【００１７】
さらに、この積層型電子部品の場合には、低被覆部７ｂが所定の層数毎に電子部品本体１の対向する側面８ｂ間でずれた位置にあることから、低被覆部７ｂの端部７ｂｂが積層方向に重なり難くなっている。これにより内部電極層７の端部７ｂｂ付近において、応力の集中する箇所が電子部品本体１の対向する側面８ｂ間でずれた位置となるため、これによりデラミネーションの起点となる箇所を分散させることができる。こうして積層型電子部品にデラミネーションが発生するのを抑えることができる。
【００１８】
また、この積層型電子部品の場合、上記のように、セラミック層５と内部電極層７との間に発生する応力が分散された状態であるため、最大応力が小さくなり、これにより耐電圧を高めることもできる。この場合、低被覆部７ｂにおける金属膜の無い無金属部７Ｎは、面積（長さ）割合で６０％以上の箇所で、セラミック粒子などが存在しない空隙であるのが良い。また、低被覆部７ｂにおける金属膜の無い無金属部７Ｎの面積割合としては１５〜５０％であるのが良い。なお、高被覆部７ｂもセラミック層５との間の応力を小さくするという点から金属膜の無い無金属部７Ｎを有していても良い。その面積割合としては１〜１０％であるのが良い。
【００１９】
ここで、内部電極層７を構成する金属膜の被覆率は、例えば、図１（ｃ）に示すＡ部の領域を撮影した断面写真から以下の方法により求める。まず、図１（ｅ）に示すように、内部電極層７の無金属部７Ｎを含む全体の長さＬ０を求める。次に、内部電極層７の中で被覆部７Ｈの部分の長さＬ１および無金属部７Ｎの長さＬ２をそれぞれ求める。金属膜の被覆率はＬ１／Ｌ０から求める。また、無金属部７Ｎの比率はＬ２／Ｌ０から求める。このような測定を複数の層（１０〜２０層）について行い、平均値を求める。この場合、金属膜の被覆率（Ｌ１／Ｌ０）が内部電極層７に占める被覆部７Ｈの割合となる。
【００２０】
また、低被覆部７ｂの端部７ｂｂがずれているという指標は、以下の評価を行ったときに、ずれ幅のばらつき（標準偏差σ／平均値ｘ）が０．１以上ある場合とする。ずれ幅は、撮影した断面写真から、例えば、図１（ｃ）のＡ部に相当する領域を選定し、その写真上に見られる低被覆部７ｂを含む内部電極層７の長さ（Ｌ０）をそれぞれ測定する。次いで、それらの平均値（ｘ）および標準偏差（σ）を求め、標準偏差σ／平均値ｘをずれ幅のばらつきとする。なお、ずれ幅のばらつき（σ／ｘ）が０．０５以下である場合を低被覆部７ｂの端部７ｂｂがずれていない状態とする。高被覆部７ａにずれが見られない状態も同様の値以下とする。
【００２１】
また、本実施形態の積層型電子部品については、低被覆部７ｂの端部７ｂｂが積層方向に重なる頻度を低くする構造として、図２（ａ）（ｂ）に示す構造を挙げることができる。
【００２２】
図２（ａ）（ｂ）は、図１（ｃ）の変形例として、低被覆部の端部が各層毎にずれてい
る場合であり、（ａ）は、積層方向に隣接する内部電極層が所定の層数に渡って電子部品本体の一方の側面に向けてずれている場合であり、（ｂ）は、積層方向に隣接する内部電極層が電子部品本体の対向する２つの側面に向けて交互にずれている場合である。
【００２３】
図２（ａ）（ｂ）に示す積層型電子部品によれば、低被覆部７ａが各層毎に電子部品本体１の少なくとも一方の側面８ｂの方向にずれているため、電子部品本体１を積層方向に見たときに、低被覆部７ｂの端部７ｂｂは、金属膜が積層方向に重なりにくくなり、その重なる頻度がさらに低くなる。これによりセラミック層５と低被覆部７ｂとの間で応力が集中する箇所をさらに分散させることができる。こうして積層型電子部品の耐電圧をさらに高めることができる。また、積層型電子部品にデラミネーションが発生するのをさらに抑えることができる。
【００２４】
また、図２（ａ）の場合には、電子部品本体１の側面８ｂの形状が低被覆部７ｂの端部７ｂｂを積層方向に結んだ形状に並行となるような形状、つまり、電子部品本体１の側面８ｂを滑らかな凹凸を有する形状とすることで、セラミック層５の面積に対する内部電極層７の面積割合をより大きくすることができる。これにより耐電圧の向上およびデラミネーションの抑制に加えて単位体積当たりの静電容量の高いコンデンサを得ることができる。
【００２５】
一方、図２（ｂ）の場合には、低被覆部７ｂの端部７ｂｂにおける金属膜の重なる頻度が図１（ｃ）に示した構造の半分以下となる。言い換えると、電子部品本体１の一方の側面８ｂにおいて、低被覆部７ｂの部分を上下から挟んでいるセラミック層５の厚みが図１（ｃ）の構造の２倍以上となる。図２（ｂ）の構造の場合には、低被覆部７ｂがより大きい体積のセラミック層７によって挟まれることになるため、セラミック層５と内部電極層７との間に発生する応力をより小さくすることができる。このような構造においても積層型電子部品の耐電圧の低下とデラミネーションの発生を抑えることができる。
【００２６】
図３（ａ）（ｂ）は、図１（ｃ）の変形例として、高被覆部の全体が積層方向に重なっている場合であり、（ａ）は、積層方向に隣接する低被覆部の電子部品本体の側面に向けた長さが交互に異なる場合、（ｂ）は、低被覆部の幅が高被覆部の両側で互いに異なる場合である。
【００２７】
図３（ａ）（ｂ）に示した積層型電子部品においても、低被覆部７ｂの端部７ｂｂが所定の層数毎に電子部品本体１の対向する側面８ｂ間でずれた位置にあることから、デラミネーションの起点となる箇所を分散させることができ、その発生とともに、耐電圧の低下を抑えることができる。
【００２８】
図３（ａ）（ｂ）に示す積層型電子部品の場合には、高被覆部７ａが全層に渡って同じ幅Ｗを有し、高被覆部７ｂの全面が積層方向の全層にわたって重なっていることから、単位体積当たりの静電容量が高くかつばらつきの小さいコンデンサを得ることができる。
【００２９】
また、図３（ａ）の場合も、図２（ｂ）と同様、低被覆部７ｂの端部７ｂｂにおける金属膜の重なる頻度が、図１（ｃ）に示した構造の約半分程度になることから、低被覆部７ｂの体積に対するセラミック層５の体積の比率が大きい分、この場合も内部電極層７との間に発生する応力を小さくすることができる。そして、耐電圧の低下およびデラミネーションの発生を抑えることができる。
【００３０】
図３（ｂ）に示す積層型電子部品の場合には、低被覆部７ｂの端部７ｂｂが所定の層数毎に電子部品本体１の対向する側面８ｂ間でずれた位置にあり、これに加えて、低被覆部７ｂの幅Ｗ１が高被覆部７ａの両側で互いに異なることから、低被覆部７ｂに発生する応
力が高被覆部７ａの両側において互いに異なるようになる。これによりデラミネーションの起点となる箇所の分散性がさらに高まり、その結果、デラミネーションの発生および耐電圧の低下をさらに抑えることが可能になる。
【００３１】
また、図１、図２および図３に示した積層型電子部品に関して、低被覆部７ｂにおける金属膜の平均厚みを高被覆部７ａにおける金属膜の平均厚みよりも薄くすると、低被覆部７の金属膜の剛性が低くなるため、この部分の応力をさらに小さくすることができる。この場合、低被覆部７ｂにおける金属膜の平均厚みは高被覆部７ａにおける金属膜の平均厚みの２／３以下であるのが良い。
【００３２】
さらには、低被覆部７ｂの端部７ｂｂ側の先端を尖った形状にすると、低被覆部７ｂにおける金属膜の体積が電子部品本体１の側面８ｂに向けて次第に小さくなるため、低被覆部７ｂの中で応力の変化が生じ、これにより応力をさらに細かく分散させることができる。
その結果、デラミネーションの発生が抑えられ、かつ耐電圧をさらに高めることが可能になる。
【００３３】
本実施形態の積層型電子部品を構成する内部電極層７を形成するための金属粉末としては、ニッケル（１２．８×１０−６／℃）、銅（１６．８×１０−６／℃）、パラジウム（１１．８×１０−６／℃）および銀（１８．９×１０−６／℃）から選ばれる１種もしくはこれらの合金を適用するのが良い。外部電極３も同様の金属を適用するのが良い。
【００３４】
セラミック層５の材料としては、コンデンサ、アクチュエータ、インダクタ、フィルタなどに適用されるセラミック材料が好ましく、例えば、チタン酸バリウム、チタンジルコン酸鉛、フェライト、マグネシア，カルシア，五酸化ニオブおよび二酸化チタン等から選ばれる少なくとも２種の金属酸化物により構成される複合酸化物などが好ましい。これらの材料の熱膨張係数としては９×１０−６〜１１×１０−６／℃であることが好ましい。
【００３５】
また、上述した積層型電子部品の場合、セラミック層５の平均厚みは０．６〜３０μｍ、内部電極層７の平均厚みは０．３〜２０μｍであり、また、内部電極層７の積層数は２００層以上であることが望ましい。
【００３６】
次に、本実施形態の積層型電子部品を製造する方法についてコンデンサを例にして説明する。まず、セラミック層５の材料として、誘電体粉末を準備し、これに有機ビヒクルを加えてセラミックスラリを調製し、次いで、ドクターブレード法またはダイコータ法などのシート成形法を用いてセラミックグリーンシートを作製する。
【００３７】
図４は、本実施形態の積層型電子部品の製造に用いるスクリーンの一部を示す平面模式図である。図４に示す印刷用のスクリーン１１は、電極ペーストが通過する開口部１１ａとその周囲の電極ペーストが通過しないレジスト部１１ｂとで構成されている。
【００３８】
また、この開口部１１ａには、対向する２つの長辺１１ｃ、１１ｄ間に開口率の異なる領域１１Ａ、１１Ｂが形成されている。領域１１Ａは開口率の高い部位であり、領域１１Ｂは領域１１Ａよりも開口率の低い部位である。つまり、２つの長辺１１ａ、１１ｂ間の中央の部分が開口率の高い領域１１Ａであり、その両サイド（図４では上側および下側）が開口率の低い領域１１Ｂである。ここで、スクリーン１１の開口率は、スクリーン１１を形成している線材の直径および隣接する線材の間隔よって決まる。このようなスクリーン１１はめっき法によって作製する。
【００３９】
次に、上記した金属粉末を含む電極ペーストを用いてセラミックグリーンシートの主面
上に矩形状の内部電極パターンを形成し、パターンシートを形成する。このとき内部電極パターンの形成には図４に示したスクリーン１１を用いる。
【００４０】
スクリーン１１の中で、開口率の高い領域１１Ａと開口率の低い領域１１Ｂとは、電極ペーストの塗布量が異なってくる。このため開口率の低い領域１１Ｂに形成された内部電極パターンは開口率の高い領域１１Ａに形成された内部電極パターンに比べて、スクリーン１１の平面形状に依存した凹凸が形成されやすい。その結果、開口率の低い領域１１Ｂに形成された内部電極パターンから得られる内部電極層７（ここでは、低被覆部７ｂ）は開口率の高い領域１１Ａに形成された内部電極パターンから得られる高被覆部７ａよりも内部電極層７内に厚みの薄い部分が多く形成される。その結果、その後の焼成によって内部電極パターン内の厚みの薄い部分が空隙部７Ｎとなる。なお、この空隙部７Ｎの形状は内部電極層７を平面視した場合には円形状となる。
【００４１】
こうして、内部電極層７の中央領域に、金属膜の被覆率が高い高被覆部７ａを有し、高被覆部７ａの周辺にあたる近傍部７Ｂに高被覆部７ａよりも金属膜の被覆率の低い低被覆部７ｂを有する内部電極層７を得ることができる。
【００４２】
なお、図１（ｃ）（ｄ）、図２（ａ）（ｂ）に示す配置の内部電極層７を形成する場合には、開口部１１ａが縦横に複数配置されたスクリーン１１を用いるが、この場合には、隣接する開口部１１ａの間隔を変化させたものを用いる。図３（ａ）（ｂ）に示す配置の内部電極層７を形成する場合には、スクリーン１１として、開口率の低い領域１３Ｂの幅を変化させたものを用いる。
【００４３】
次に、パターンシートを複数層重ねてコア積層体を形成する。次に、このコア積層体の上下面に電極パターンを形成していないセラミックグリーンシートを所定の枚数だけ重ね、加圧加熱処理を行って電子部品本体１となる積層体を複数個有する母体積層体を形成する。
【００４４】
次に、この母体積層体を切断することにより積層体にする。次に、作製した積層体を所定の条件にて焼成することにより電子部品本体１を作製する。次に、焼成により得られた電子部品本体１の内部電極層７が露出した端面を含む端部に外部電極３を形成してコンデンサを完成させる。
【００４５】
こうして得られたコンデンサは、内部電極層７の中央領域７Ａに、金属膜の被覆率が高い高被覆部７ａを有するとともに、高被覆部７ａの周辺にあたる近傍部７Ｂに高被覆部７ａよりも金属膜の被覆率の低い低被覆部７ｂを有しており、低被覆部７ｂの端部７ｂｂが所定の層数毎に電子部品本体１の対向する側面８ｂ間でずれたものとなる。そして、このコンデンサはデラミネーションの発生が少なく、耐電圧の高いものとなる。
【００４６】
以上は、主にコンデンサを例にして説明したが、本発明はコンデンサに限らず、アクチュエータ、インダクタおよびフィルタなど、セラミック層５と内部電極層７とが多層に積層された他の積層型電子部品にも幅広く適用することができる。なお、アクチュエータ、インダクタおよびフィルタなどを製造する場合には、それぞれに好適なセラミック層５用の材料および内部電極層７の材料を適用する。
【実施例】
【００４７】
以下、具体的に積層型のコンデンサを作製して本発明の効果を確認した。まず、セラミック層用の材料として以下の誘電体粉末を調製した。誘電体粉末の原料粉末として、チタン酸バリウム粉末、ＭｇＯ粉末、Ｙ２Ｏ３粉末およびＭｎＣＯ３粉末を準備した。これらの各種粉末を、チタン酸バリウム粉末量を１００モルとしたときに、ＭｇＯ粉末を０．５
モル、Ｙ２Ｏ３粉末を１モル、ＭｎＣＯ３粉末を０．５モル添加し、さらに、チタン酸バリウム粉末１００質量部に対して、ガラス粉末（ＳｉＯ２＝５５，ＢａＯ＝２０，ＣａＯ＝１５，Ｌｉ２Ｏ＝１０（モル％））を１質量部添加して誘電体粉末を調製した。次いで、この誘電体粉末を直径５ｍｍのジルコニアボールを用いて、溶媒としてトルエンとアルコールとからなる混合溶媒を添加し湿式混合した。
【００４８】
次に、湿式混合した粉末を、ポリビニルブチラール樹脂を溶解させたトルエンおよびアルコールの混合溶媒中に投入し、直径５ｍｍのジルコニアボールを用いて湿式混合してセラミックスラリを調製し、ドクターブレード法により厚みが約１．７μｍのセラミックグリーンシートを作製した。
【００４９】
次に、このセラミックグリーンシートの上面に、開口部の位置および開口率を種々変化させた印刷用のスクリーンを用いて形成した内部電極パターンを形成した。内部電極パターンを形成するための電極ペーストとしては、Ｎｉ粉末４５質量％に対して、共材として、平均粒径が０．０５μｍのチタン酸バリウム粉末を２０質量％添加し、これにエチルセルロース５質量％およびオクチルアルコール９５質量％からなる有機ビヒクル３０質量％を加え、３本ロールで混練して調製したものを用いた。
【００５０】
次に、内部電極パターンを有するパターンシートを複数層重ね、次いで、この積層体の上下面にそれぞれ電極パターンを形成していないセラミックグリーンシートを重ね、加圧加熱処理を行って電子部品本体となる積層体を複数個有する母体積層体を形成した。この後、この母体積層体を、所定の寸法に切断して積層体を形成した。積層体における内部電極層の積層数は３００層とした。
【００５１】
次に、作製した積層体を大気中にて脱脂した後、水素−窒素の混合ガス雰囲気にて酸素分圧が１０−８Ｐａの条件にて焼成し、電子部品本体を作製した。最高温度は１２１０℃とした。最高温度での保持時間を２時間とした。作製した電子部品本体のサイズは１００５型に相当するものであり、そのサイズは、おおよそ０．９５ｍｍ×０．５０ｍｍ×０．５０ｍｍであった。また、セラミック層の平均厚みは１．２μｍ、積層部の中央に位置する内部電極層の１層の平均厚みは０．８μｍであった。
【００５２】
なお、作製した電子部品本体から得られる静電容量の設計値（セラミック層を挟んで内部電極層が上下で重なっている有効面積の領域に空隙が無い状態で発現する静電容量）は４．７μＦと見積もった。
【００５３】
次に、作製した電子部品本体に窒素雰囲気中（酸素分圧：１０−６Ｐａ）、９００〜１０００℃で５時間の熱処理を行った。
【００５４】
次に、作製した電子部品本体にバレル研磨処理を行い、電子部品本体の端面に内部電極層を十分に露出させた。
【００５５】
次に、バレル研磨した電子部品本体の端部に銅ペーストを塗布し、約８００℃、酸素分圧を１Ｐａ、最高温度の保持時間を０．２時間とする条件で加熱して外部電極を形成した。
【００５６】
次に、この外部電極の表面に、順に、電解めっき法によりＮｉメッキ膜およびＳｎメッキ膜を形成して積層型のコンデンサを作製した。
【００５７】
次に、作製した積層型のコンデンサについて以下の評価を行った。
【００５８】
内部電極層の構造は、研磨したコンデンサの研磨面（断面および平面）を走査型電子顕微鏡によって観察し、撮影した画像の写真を用いて評価した。この場合、積層型電子部品の積層方向の中段部分の１０層を抽出して評価した。このときコンデンサの断面の単位面積としては、積層方向に約２０μｍ、内部電極層の面の方向に約２５μｍの範囲とした。
【００５９】
作製したコンデンサはいずれも内部電極層が金属膜で被覆されている被覆部と金属膜の無い無金属部とで構成されたものであり、その中央領域に、金属膜の被覆率が高い高被覆部を有し、高被覆部の周辺にあたる近傍部に高被覆部よりも金属膜の被覆率の低い低被覆部を有しており、さらに、低被覆部はその端部が所定の層数毎に電子部品本体の対向する側面間でずれているものであった。また、無金属部は面積（長さ）割合で６０％以上が空隙となっていた。
【００６０】
また、同じ写真を用いて、図１（ｃ）のＡ部に相当する範囲を選定し、内部電極層のずれ幅のばらつき（σ／ｘ）を測定したところ、試料Ｎｏ．１〜７および９は、いずれも０．２〜０．３であった。また、試料Ｎｏ．８、９の高被覆部のずれ幅のばらつきは０．０４であった。
【００６１】
静電容量は、温度２５℃、周波数１．０ｋＨｚ、測定電圧を１Ｖｒｍｓとして測定し、その平均値（ｘ）を求めた。また、標準偏差（σ）を求めて、σ／ｘから静電容量のバラツキを求めた。試料数は各３０個とした。
【００６２】
耐電圧は、絶縁耐圧試験器を用いてリーク電流が０．５Ａに達したときの電圧から求めた。試料数は各試料１００個とした。
【００６３】
デラミネーションは、ΔＴ＝２８０℃（例えば、温度差が室温（２５℃）に対して、はんだ槽の温度が３０５℃）およびΔＴ＝３００（同３２５℃）の条件ではんだ槽に１秒間浸漬した熱衝撃試験後の外観を観察して評価した。試料数は各１００個とした。
【００６４】
表１に示した試料Ｎｏ．６は、低被覆部の平均厚みを高被覆部の平均厚みの２／３まで薄くしたものである。試料Ｎｏ．７は、低被覆部の厚みを高被覆部側から電子部品本体の側面側に向けて次第に薄くしたものである。
【００６５】
比較例として、図５（ａ）（ｂ）に示す内部電極層を有するコンデンサを上記と同様の製法により作製し評価を行った。図５（ａ）は、低被覆部および高被覆部が積層方向に揃っているもの（試料Ｎｏ．８）、図５（ｂ）は、低被覆部を有しておらず、いわゆる高被覆部のみによって形成された内部電極層を所定の層毎に位置ずれさせているもの（試料Ｎｏ．９）である。
【００６６】
【表１】
2018056292.tif 000003
【００６７】
表１の結果から明らかなように、低被覆部および高被覆部が積層方向に揃っている試料Ｎｏ．８および低被覆部を有しておらず、高被覆部のみによって形成された内部電極層を所定の層毎に位置ずれさせている試料Ｎｏ．９は、２８０℃での熱衝撃試験後にデラミネーションの発生が見られた。また、耐電圧が４５Ｖ以下であった。
【００６８】
これに対して、内部電極層の中央領域に、金属膜の被覆率が高い高被覆部を有するとともに、高被覆部の周辺にあたる少なくとも２つの対向する辺の近傍部に高被覆部よりも金属膜の被覆率の低い低被覆部を有しており、低被覆部の端部が所定の層数毎に電子部品本体の対向する側面間でずれている構成の試料Ｎｏ．１〜７は、２８０℃での熱衝撃試験後にデラミネーションの発生が無く、耐電圧が６２Ｖ以上であった。
【符号の説明】
【００６９】
１・・・電子部品本体
３・・・外部電極
５・・・セラミック層
７・・・内部電極層
７Ａ・・中央領域
７Ｂ・・近傍部
７Ｈ・・被覆部
７Ｎ・・無金属部
７ａ・・高被覆部
７ｂ・・低被覆部
７ｂｂ・（低被覆部の）端部
８ｂ・・（電子部品本体の）側面
【図１】
2018056292.tif 000004
【図２】
2018056292.tif 000005
【図３】
2018056292.tif 000006
【図４】
2018056292.tif 000007
【図５】
2018056292.tif 000008