(57)【要約】【課題】  発光素子の発光強度の変動が抑えられた発光装置とすること，また小型化された発光装置とすることである。【解決手段】  発光装置は、発光素子33aと、発光素子33aに供給する電源電流の供給、非供給を制御するｐチャネルＴＦＴ46aと、を有している発光装置であって、ｐチャネルＴＦＴ46aは、電源電流の供給時に、そのゲート電極に最小オン電圧を超え閾値オン電圧未満のオン電圧（ＶＤＤｍ）を入力するゲート電圧制御回路１が接続されている。これにより、ｐチャネルＴＦＴ46aのゲート電極のゲート電圧は中間的なオン電圧（ＶＤＤｍ）となり、ｐチャネルＴＦＴ46aのオン時のソース−ドレイン間電流（オン電流）は、駆動素子34aの電源電流（ＶＤＤ）よりも小さくなり、駆動素子34aの電源電流の変動による発光素子33aへの影響が抑えられる。【選択図】  図１
2018103556.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、
前記発光素子に供給する電源電流の供給、非供給を制御するｐチャネル薄膜トランジスタと、を有している発光装置であって、
前記ｐチャネル薄膜トランジスタは、前記電源電流の供給時に、そのゲート電極に最小オン電圧を超え閾値オン電圧未満のオン電圧を入力するゲート電圧制御回路が接続されている発光装置。
【請求項２】
前記ゲート電圧制御回路は、第１のＣＭＯＳインバータとそれに直列接続された第２のＣＭＯＳインバータを有しているとともに、前記第２のＣＭＯＳインバータの出力部が前記ｐチャネル薄膜トランジスタの前記ゲート電極に接続されており、
前記第２のＣＭＯＳインバータは、それを構成するｎチャネル薄膜トランジスタのソース電極に、前記オン電圧が入力される請求項１に記載の発光装置。
【請求項３】
前記電源電流の変動を検出する検出部と、
前記電源電流の変動に応じて前記オン電圧を制御するオン電圧制御部と、を有している請求項１または請求項２に記載の発光装置。
【請求項４】
前記ゲート電圧制御回路は、前記第１のＣＭＯＳインバータの入力部にラッチ回路が接続されている請求項２に記載の発光装置。
【請求項５】
前記ラッチ回路は、セット端子およびリセット端子のそれぞれにシフトレジスタが接続されている請求項４に記載の発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機エレクトロルミネッセンス（Organic  Electro  Luminescence：ＯＥＬ）素子あるいは有機ＬＥＤ（Organic  Light  Emitting  diode：ＯＬＥＤ)素子等の発光素子を備えた発光装置に関するものである。
【背景技術】
【０００２】
従来の発光装置の１例を図３に示す。図３（ａ）は発光装置の全体の平面図、（ｂ）は（ａ）のＡ部及びＩＣ，ＬＳＩ等から成る駆動素子３４を拡大して示す回路図である。この発光装置は、有機ＬＥＤプリンタヘッド（ＯＬＥＤＰＨ）に適用されるものであり、ガラス基板等から成る長板状の基板３１の一面に、複数の発光素子３３の発光（点灯）をそれぞれ駆動する複数の駆動回路ブロック３２と、基板３１の長手方向に沿って２列（２行または２段）に並べられて配置された複数の発光素子３３と、駆動回路ブロック３２を構成する配線及び駆動回路ブロック３２と発光素子３３を接続する配線とが、ＣＶＤ（Chemical  Vapor  Deposition）法等の薄膜形成法によって形成されている。複数の駆動回路ブロック３２は、複数の発光素子３３の列に沿って列状に並べられており、例えば１つの駆動回路ブロック３２が４００個の発光素子３３を駆動するものであり、その駆動回路ブロック３２が２０個並べられている。従って、発光素子３３は合計で８０００個ある。また、基板３１の一面の一端部には駆動回路ブロック３２及び発光素子３３を駆動し発光素子３３の発光を制御する駆動素子３４が、チップオングラス（Chip  On  Glass：ＣＯＧ）方式等の実装方法によって、設置されている。また、基板３１の一面における駆動素子３４設置部の近傍の縁部に、フレキシブル回路基板（Flexible  Printed  Circuit：ＦＰＣ）３５が設置されている。このＦＰＣ３５は、駆動素子３４との間で駆動信号、制御信号等を入出力する。なお、図３において、符号３７で示す部位は、駆動素子３４と駆動回路ブロック３２を接続するデータ配線等の配線である。
【０００３】
図３（ｂ）に示すように、２列を成す２個の発光素子33a,33bに対して１組の駆動回路が形成されており、１組の駆動回路は、シフトレジスタ４０、論理和否定（ＮＯＲ）回路４１、インバータ４２、ＣＭＯＳトランスファゲート素子43a,43b、薄膜トランジスタ（Thin  Film  Transistor：ＴＦＴ）44a,44bを有している。ＴＦＴ44a,44bの各ドレイン電極に有機ＬＥＤ素子等から成る発光素子33a,33bがそれぞれ接続されている。また、ＴＦＴ44a，44bのそれぞれは、ゲート電極とソース電極との間の接続線上に容量素子45a，45bが接続されている。
【０００４】
１組の駆動回路は、以下のように順次動作する。シフトレジスタ４０は、クロック端子（ＣＬＫ）にハイ（「１」）のクロック信号（ＣＬＫ）が入力されるとともに入力端子（ｉｎ）にハイの同期信号（Ｖｓｙｎｃ）が入力されたときに、出力端子（Ｑ）からハイ（Ｈ：「１」）の信号が出力されるとともに反転出力端子（ＸＱ）からロー（Ｌ：「０」）の信号が出力される。次に、ＮＯＲ回路４１は、反転出力端子（ＸＱ）からローの信号が入力されるとともに反転イネーブル信号（ＸＥＮＢ）であるローの信号が入力されて、ハイの信号を出力する。次に、インバータ４２はローの信号を出力する。次に、ＣＭＯＳトランスファゲート素子43aは、ｎ型ＭＯＳトランジスタのゲート電極にＮＯＲ回路４１からのハイの信号が入力されるとともにｐ型ＭＯＳトランジスタのゲート電極にインバータ４２からローの信号が入力されてオン状態となり、データ信号（ＤＡＴＡ１１）を出力する。次に、データ信号（ＤＡＴＡ１１）がＴＦＴ44aのゲート電極に入力されてＴＦＴ44aがオン状態となり、データ信号（ＤＡＴＡ１１）に応じた電源電圧（ＶＤＤ）による電源電流が発光素子33aに供給される。同時に、ＣＭＯＳトランスファゲート素子43bは、ｎ型ＭＯＳトランジスタのゲート電極部にＮＯＲ回路４１からのハイの信号が入力されるとともにｐ型ＭＯＳトランジスタのゲート電極部にインバータ４２からローの信号が入力されてオン状態となり、データ信号（ＤＡＴＡ１２）を出力する。次に、データ信号（ＤＡＴＡ１２）がＴＦＴ44bのゲート電極に入力されてＴＦＴ44bがオン状態となり、データ信号（ＤＡＴＡ１２）に応じた電源電圧（ＶＤＤ）による電源電流が発光素子33bに供給される。以上の一連の動作が、次段の駆動回路によって順次実行されていき、すべての発光素子３３が順次発光していく。
【０００５】
また図４は、他の従来例を示す図であり、基板３１の長手方向に沿って４列（４行または４段）に並べられて配置された複数の発光素子３３を有する構成を示す。この場合、上側２列の発光素子３３群に電源電流を供給する上側の駆動回路ブロック３２群と、下側２列の発光素子３３群に電源電流を供給する下側の駆動回路ブロック３２群と、を有している。
【０００６】
また、図３、図４に示すように、基板３１の発光素子搭載面の周縁部と、封止基板３６の基板３１に対向する面の周縁部とが、シール部材３８によって接着され封止されている。そして、シール部材３８の内側の空間には、アクリル樹脂等から成る絶縁層（図５の絶縁層５９に相当する）が、駆動回路ブロック３２、発光素子３３、配線３７等のほとんどを覆うように配置されている。
【０００７】
図５は、図４のＢ部を拡大して示す部分拡大平面図、図６は、図５のＣ１−Ｃ２線における断面図である。これらの図に示すように、発光装置は、ガラス基板等の透光性を有する基板５１上に形成されたＴＦＴ６２と、ＴＦＴ６２上にアクリル樹脂、窒化シリコン（ＳｉＮx）等から成る絶縁層５７を挟んで積層された有機発光体部７１、及び有機発光体部７１とＴＦＴ６２のドレイン電極56bとを導電接続するコンタクトホール７２を含んでいる。有機発光体部７１は、ＴＦＴ６２の側からコンタクトホール７２に電気的に接続された第１電極層５８、有機発光層６０、第２電極層６１が積層されており、絶縁層５７及び第１電極層５８上に有機発光層６０を囲むようにアクリル樹脂等から成る他の絶縁層５９が形成されている。
【０００８】
また、図５、図６において、符号33Lで示す部位は第１電極層５８及び第２電極層６１によって有機発光層６０に直接的に電界が印加されて発光する発光部である。発光素子３３は、平面視で、発光部33L、その周囲の第１電極層５８及び有機発光層６０を含む部位である。また、第１電極層５８が陽極であってインジウム錫酸化物（Indium  Tin  Oxide  ：ＩＴＯ）等の透明電極から成り、第２電極層６１が陰極であってＡｌ，Ａｌ−Ｌｉ合金，Ｍｇ−Ａｇ合金（Ａｇを５〜１０重量％程度含む），Ｍｇ−Ｃｕ合金（Ｃｕを５〜１０重量％程度含む）等の仕事関数が約４．０Ｖ以下と低く遮光性、光反射性を有する金属、合金から成る場合、有機発光層６０で発光した光は基板５１側から出射される。即ち、発光方向（図６の白抜き矢印で示す方向）が下方（底部方向）であるボトムエミッション型の発光装置となる。一方、第１電極層５８が陰極であって上記の遮光性、光反射性を有する金属またはそれらの合金から成り、第２電極層６１が陽極であって透明電極から成る場合、発光方向が上方（頂部方向）であるトップエミッション型の発光装置となる。
【０００９】
ＴＦＴ６２は、基板５１側から、ゲート電極５２、ゲート絶縁膜５３、チャネル部としてのポリシリコン膜５４及びポリシリコンに不純物をチャネル部よりも高濃度に含有させた高濃度不純物領域54aから成る半導体膜、窒化シリコン（ＳｉＮx），酸化シリコン（ＳｉＯ2）等から成る絶縁膜５５、ソース電極56a及びドレイン電極56bが、順次積層された構成を有している。なお、図５において、符号56aLで示す部位はソース電極56aにソース信号（電源電流）を伝達するソース信号線（電源配線）であり、符号52Lで示す部位はゲート電極５２にゲート信号を伝達するゲート信号線である。各ゲート信号線52Lに入力するゲート信号の電圧を制御することにより、各有機発光層６０の発光強度を制御することができる。すなわち、ソース信号線56aLは電源配線として機能する。
【００１０】
また、図７は図３（ｂ）のＤ部を拡大して示す回路図であり、駆動用のＴＦＴ44aと発光素子33aとの間の接続線上に発光制御用のＴＦＴ46aが配置されている構成を示す。この構成において、シフトレジスタ４０からの信号（Ｌ信号）及び反転イネーブル信号（ＸＥＮＢ：Ｌ信号）が入力されたＮＯＲ回路４１の出力信号（Ｈ信号）と、その出力信号を反転させるインバータ４２の出力信号（Ｌ信号）とによって、ＣＭＯＳトランスファゲート素子43aがオンし、駆動素子３４からのデータ信号（ＤＡＴＡ１２：Ｌ信号）がＣＭＯＳトランスファゲート素子43aを通ってＴＦＴ44aに入力される。このとき、ＴＦＴ44aのゲート電極とソース電極との間の接続線上に配置された容量素子45aは、ソース電極側のＶＤＤの電位（Ｈ信号の電位に相当する電位）とゲート電極側のＬ信号の電位によって充電される。またこのとき、発光制御用のＴＦＴ46aはオン状態であり、発光素子33aは発光する。引き続き発光素子33aの光量が所定の光量に達したら、発光制御用のＴＦＴ46aはオフ状態となり、発光素子33aの発光を止める。次のデータ信号（ＤＡＴＡ１２）の書き込みになると、同様にしてシフトレジスタ４０がオンし、例えば発光素子33aを発光させない場合、データ信号（ＤＡＴＡ１２）はＨ信号となる。このとき、容量素子45aは、ソース電極側のＶＤＤの電位（Ｈ信号の電位に相当する電位）とゲート電極側のＨ信号の電位によって放電される。
【００１１】
また、複数のＴＦＴ46aのそれぞれは、そのゲート電極が駆動素子３４の発光制御信号入力端子ＰＷＭ１〜ＰＷＭｎ（ＰＷＭ：Pulse  Width  Modulation）のそれぞれに、発光制御信号線37cを介して接続されている。そして、例えば、各ＴＦＴ46aのゲート電極は発光素子33aの発光時には０Ｖのオン電圧が入力され、発光素子33aの非発光時には１４Ｖのオフ電圧が入力される。すなわち、発光素子33aのオン、オフは発光制御信号線37cを介して行われる。
【００１２】
また他の従来例として、印字ヘッドに対し印字を行う為の駆動信号を出力する複数の駆動トランジスタと、複数の駆動トランジスタの各々をオンオフ制御する複数のインバータと、を有する印字駆動集積回路において、複数の駆動トランジスタをオンさせる、複数のインバータの構成素子のインピーダンスを大とした印字駆動集積回路が提案されている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２０００−１３９５５８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、図７に示す上記従来の発光装置においては、以下の問題点があった。すなわち、発光素子33aに駆動素子３４の電源端子（ＶＤＤ）から入力される電源電流は、温度変化等によって若干の変動が生じる。その場合、発光強度が電源電流の変動に敏感な発光素子33aの発光強度が大きく変動し、所望の発光強度からずれる場合があるという問題点があった。
【００１５】
また、発光制御信号入力端子ＰＷＭ１〜ＰＷＭｎおよび発光制御信号線37cは、発光素子33aのそれぞれに対応してあるために、駆動素子３４のサイズが大きくなるとともに、発光制御信号線37cの数が膨大になり、多数の発光制御信号線37cが配置される基板３１の領域の面積が大きくなっていた。その結果、発光装置を小型化することがむつかしくなるという問題点があった。
【００１６】
本発明は、上記の問題点に鑑みて完成されたものであり、その目的は、発光素子の発光強度の変動が抑えられた発光装置とすることである。また、小型化された発光装置とすることである。
【課題を解決するための手段】
【００１７】
本発明の発光装置は、発光素子と、前記発光素子に供給する電源電流の供給、非供給を制御するｐチャネル薄膜トランジスタと、を有している発光装置であって、前記ｐチャネル薄膜トランジスタは、前記電源電流の供給時に、そのゲート電極に最小オン電圧を超え閾値オン電圧未満のオン電圧を入力するゲート電圧制御回路が接続されている構成である。
【００１８】
本発明の発光装置は、好ましくは、前記ゲート電圧制御回路は、第１のＣＭＯＳインバータとそれに直列接続された第２のＣＭＯＳインバータを有しているとともに、前記第２のＣＭＯＳインバータの出力部が前記ｐチャネル薄膜トランジスタの前記ゲート電極に接続されており、前記第２のＣＭＯＳインバータは、それを構成するｎチャネル薄膜トランジスタのソース電極に、前記オン電圧が入力される。
【００１９】
また本発明の発光装置は、好ましくは、前記電源電流の変動を検出する検出部と、前記電源電流の変動に応じて前記オン電圧を制御するオン電圧制御部と、を有している。
【００２０】
また本発明の発光装置は、好ましくは、前記ゲート電圧制御回路は、前記第１のＣＭＯＳインバータの入力部にラッチ回路が接続されている。
【００２１】
また本発明の発光装置は、好ましくは、前記ラッチ回路は、セット端子およびリセット端子のそれぞれにシフトレジスタが接続されている。
【発明の効果】
【００２２】
本発明の発光装置は、発光素子と、前記発光素子に供給する電源電流の供給、非供給を制御するｐチャネル薄膜トランジスタと、を有している発光装置であって、前記ｐチャネル薄膜トランジスタは、前記電源電流の供給時に、そのゲート電極に最小オン電圧を超え閾値オン電圧未満のオン電圧を入力するゲート電圧制御回路が接続されている構成であることから、以下の効果を奏する。すなわち、ｐチャネル薄膜トランジスタのゲート電極のゲート電圧は、最小オン電圧を超え閾値オン電圧未満の中間的なオン電圧となる。その結果、ｐチャネル薄膜トランジスタのオン時のソース−ドレイン間電流（オン電流）は、駆動素子の電源電流（ＶＤＤ）よりも小さなものとなり、駆動素子の電源電流（ＶＤＤ）の変動による発光素子への影響が抑えられる。従って、発光素子に入力される電源電流が温度変化等によって変動したとしても、発光素子の発光強度が大きく変動して所望の発光強度からずれることを抑えることができる。
【００２３】
また、駆動素子と各発光素子との間の発光制御信号線上にゲート電圧制御回路が配置されるので、従来の駆動素子に設けられていた、ｐチャネル薄膜トランジスタのそれぞれにゲート電圧を入力するための発光制御信号入力端子を、なくすことができる。その結果、駆動素子のサイズを小さくすることができるとともに発光制御信号線の数を大幅に減少させることができる。従って、小型化された発光装置とすることができる。
【００２４】
本発明の発光装置は、前記ゲート電圧制御回路は、第１のＣＭＯＳインバータとそれに直列接続された第２のＣＭＯＳインバータを有しているとともに、前記第２のＣＭＯＳインバータの出力部が前記ｐチャネル薄膜トランジスタの前記ゲート電極に接続されており、前記第２のＣＭＯＳインバータは、それを構成するｎチャネル薄膜トランジスタのソース電極に、前記オン電圧が入力される場合、２つのＣＭＯＳインバータを備えた簡易な構成のゲート電圧制御回路とすることができる。その結果、発光装置の小型化に有利なものとなる。
【００２５】
また本発明の発光装置は、前記電源電流の変動を検出する検出部と、前記電源電流の変動に応じて前記オン電圧を制御するオン電圧制御部と、を有している場合、電源電流の変動による発光素子の発光強度の変動をより抑えることができる。例えば、電源電流が大きくなる方に変動した場合、ｐチャネル薄膜トランジスタのゲート電極に入力する中間的なオン電圧を小さくする方に制御する。また、電源電流が小さくなる方に変動した場合、ｐチャネル薄膜トランジスタのゲート電極に入力する中間的なオン電圧を大きくする方に制御する。
【００２６】
また本発明の発光装置は、前記ゲート電圧制御回路は、前記第１のＣＭＯＳインバータの入力部にラッチ回路が接続されている場合、常時バイアス電圧が印加されているラッチ回路の出力は安定しているので、その出力線である発光制御信号線の電圧（中間的なオン電圧）も外部要因によって変動しにくいものとなる。従って、中間的なオン電圧を制御する場合、高精度の制御が可能となる。
【００２７】
また本発明の発光装置は、前記ラッチ回路は、セット端子およびリセット端子のそれぞれにシフトレジスタが接続されている場合、常時バイアス電圧が印加されているシフトレジスタの出力は安定しているので、その出力線にラッチ回路を介して接続された発光制御信号線の電圧（中間的なオン電圧）も外部要因によって変動しにくいものとなる。従って、中間的なオン電圧を制御する場合、高精度の制御が可能となる。また、駆動素子は、従来の多数の発光制御信号入力端子に代えてラッチ回路およびシフトレジスタを制御するための端子を有していればよいので、駆動素子のサイズが大幅に小さくなるとともに、各発光制御信号入力端子から引き出されていた多数の発光制御信号線をなくすことができる。従って、発光装置を小型化することができる。
【図面の簡単な説明】
【００２８】
【図１】図１は、本発明の発光装置について実施の形態の１例を示す図であり、発光装置の駆動素子、発光素子およびその駆動回路の回路図である。
【図２】図２は、本発明の発光装置について実施の形態の他例を示す図であり、発光装置の駆動素子、発光素子およびその駆動回路の回路図である。
【図３】図３（ａ），（ｂ）は、従来の発光装置の１例を示すものであり、（ａ）は発光装置の平面図、（ｂ）は（ａ）のＡ部および駆動素子を拡大して示す回路図である。
【図４】図４は、従来の発光装置の他例を示すものであり、発光装置の平面図である。
【図５】図５は、図４のＢ部を拡大して示す部分拡大平面図である。
【図６】図６は、図５のＣ１−Ｃ２線における断面図である。
【図７】図３のＤ部を拡大して示す回路図である。
【発明を実施するための形態】
【００２９】
以下、本発明の発光装置の実施の形態について、図面を参照しながら説明する。但し、以下で参照する各図は、本発明の発光装置の実施の形態における構成部材のうち、本発明の発光装置を説明するための主要な構成部材を示している。従って、本発明の発光装置は、図に示されていない回路基板、配線導体、制御ＩＣ，ＬＳＩ等の周知の構成部材を備えていてもよい。なお、本発明の発光装置を示す図１、図２において、従来例を示す図３〜図７と同じ部位には同じ符号を付しており、それらの詳細な説明は省く。
【００３０】
図１は、本発明の発光装置について実施の形態の１例を示す図であり、発光装置の駆動素子、発光素子およびその駆動回路の回路図である。図１に示すように、本発明の発光装置は、発光素子33aと、発光素子33aに供給する電源電流の供給、非供給を制御するｐチャネルＴＦＴ46aと、を有している発光装置であって、ｐチャネルＴＦＴ46aは、電源電流の供給時に、そのゲート電極に最小オン電圧を超え閾値オン電圧未満のオン電圧（ＶＤＤｍ）を入力するゲート電圧制御回路１が接続されている構成である。この構成により、以下の効果を奏する。すなわち、ｐチャネルＴＦＴ46aのゲート電極のゲート電圧は、最小オン電圧を超え閾値オン電圧未満の中間的なオン電圧（ＶＤＤｍ）となる。その結果、ｐチャネルＴＦＴ46aのオン時のソース−ドレイン間電流（オン電流）は、駆動素子34aの電源電流（ＶＤＤ）よりも小さなものとなり、駆動素子34aの電源電流（ＶＤＤ）の変動による発光素子33aへの影響が抑えられる。従って、発光素子33aに入力される電源電流が温度変化等によって変動したとしても、発光素子33aの発光強度が大きく変動して所望の発光強度からずれることを抑えることができる。
【００３１】
また、駆動素子34aと各発光素子33aとの間の発光制御信号線１５上にゲート電圧制御回路１が配置されるので、従来の駆動素子に設けられていた、ｐチャネルＴＦＴ46aのそれぞれにゲート電圧を入力するための発光制御信号入力端子を、なくすことができる。その結果、駆動素子34aのサイズを小さくすることができるとともに発光制御信号線１５の数を大幅に減少させることができる。従って、小型化された発光装置とすることができる。
【００３２】
中間的なオン電圧は、例えば、固定値として通常使用するオン電圧が０Ｖであり、オフ電圧が１４Ｖである場合、最小オン電圧（例えば、０Ｖ）を超え閾値オン電圧（例えば、１３Ｖ）未満の範囲内のものとする。好ましくは、中間的なオン電圧は、６Ｖ乃至１０Ｖ程度がよい。６Ｖ未満では、発光素子33aの発光強度が強くなり電源電流の変動の影響を受けやすくなる傾向がある。１０Ｖを超えると、発光素子33aの発光強度が弱くなり印刷に必要な十分な強度が得られにくくなる傾向がある。
【００３３】
本発明の発光装置は、図１に示すように、ゲート電圧制御回路１は、第１のＣＭＯＳインバータ１１とそれに直列接続された第２のＣＭＯＳインバータ１２を有しているとともに、第２のＣＭＯＳインバータ１２の出力部がｐチャネルＴＦＴ46aのゲート電極に接続されており、第２のＣＭＯＳインバータ１２は、それを構成するｎチャネルＴＦＴ12nのソース電極に、オン電圧（ＶＤＤｍ）が入力されることが好ましい。この場合、２つのＣＭＯＳインバータ１１，１２を備えた簡易な構成のゲート電圧制御回路１とすることができる。その結果、発光装置の小型化に有利なものとなる。なお、第１のＣＭＯＳインバータ１１は、ｐチャネルＴＦＴ11pとｎチャネルＴＦＴ11nとから構成されており、第２のＣＭＯＳインバータ１２は、ｐチャネルＴＦＴ12pとｎチャネルＴＦＴ12nとから構成されている。
【００３４】
また本発明の発光装置は、図２に示すように、電源電流の変動を検出する電流計等の検出部５と、電源電流の変動に応じてオン電圧を制御するオン電圧制御部６と、を有していることが好ましい。この場合、電源電流の変動による発光素子33aの発光強度の変動をより抑えることができる。例えば、電源電流が大きくなる方に変動した場合、ｐチャネルＴＦＴ46aのゲート電極に入力する中間的なオン電圧を小さくする方に制御する。また、電源電流が小さくなる方に変動した場合、ｐチャネルＴＦＴ46aのゲート電極に入力する中間的なオン電圧を大きくする方に制御する。オン電圧制御部６は、例えば、駆動素子34a内のＲＯＭ，ＲＡＭ等に格納された制御プログラムであるが、駆動素子34aと別個に作製されたＩＣ、ＬＳＩ等であってもよく、基板３１上にＣＶＤ法等の薄膜形成法によって形成された、低温ポリシリコン（Low-Temperature  Poly  Silicon：ＬＴＰＳ）から構成された薄膜回路であってもよい。
【００３５】
また本発明の発光装置は、ゲート電圧制御回路１は、第１のＣＭＯＳインバータ１１の入力部にラッチ回路２が接続されていることが好ましい。この場合、常時バイアス電圧が印加されているラッチ回路２の出力は安定しているので、その出力線である発光制御信号線１５の電圧（中間的なオン電圧）も外部要因によって変動しにくいものとなる。従って、中間的なオン電圧を制御する場合、高精度の制御が可能となる。
【００３６】
また本発明の発光装置は、ラッチ回路２は、セット端子（Ｓ）およびリセット端子（Ｒ）のそれぞれにシフトレジスタ３，４が接続されていることが好ましい。この場合、常時バイアス電圧が印加されているシフトレジスタ３，４の出力は安定しているので、その出力線にラッチ回路２を介して接続された発光制御信号線１５の電圧（中間的なオン電圧）も外部要因によって変動しにくいものとなる。従って、中間的なオン電圧を制御する場合、高精度の制御が可能となる。また、駆動素子34aは、従来の多数の発光制御信号入力端子に代えてラッチ回路２およびシフトレジスタ３，４を制御するための端子（ＶＳＳ，Ｖｓｙｎｃ１，ＣＬＫ１，ＶＤＤ，ＶＳＳ，Ｖｓｙｎｃ２，ＣＬＫ２，ＶＤＤ）を有していればよいので、駆動素子34aのサイズが大幅に小さくなるとともに、各発光制御信号入力端子から引き出されていた多数の発光制御信号線をなくすことができる。従って、発光装置を小型化することができる。
【００３７】
なお、発光素子33aを発光させる場合、ラッチ回路２およびシフトレジスタ３，４は以下のように動作する。シフトレジスタ３は、クロック端子（ＣＬＫ１）にハイ（「１」）のクロック信号（ＣＬＫ１）が入力されるとともに入力端子（ｉｎ）にローの同期信号（Ｖｓｙｎｃ１）が入力されたときに、出力端子（Ｑ）からロー（Ｌ：「０」）の信号が出力されるとともに反転出力端子（ＸＱ）からハイ（Ｈ：「１」）の信号が出力される。一方、シフトレジスタ４は、クロック端子（ＣＬＫ２）にハイ（「１」）のクロック信号（ＣＬＫ２）が入力されるとともに入力端子（ｉｎ）にハイの同期信号（Ｖｓｙｎｃ１）が入力されたときに、出力端子（Ｑ）からハイ（Ｈ：「１」）の信号が出力されるとともに反転出力端子（ＸＱ）からロー（Ｌ：「０」）の信号が出力される。そうすると、ラッチ回路２のセット端子（Ｓ）にはロー信号、リセット端子（Ｒ）にはハイ信号が入力されて、ラッチ回路２の出力端子（Ｑ）からＬ信号が出力され、状態遷移が生じない限りその状態が維持される。そして、ラッチ回路２から発光制御信号線１５にＬ信号が出力され、ゲート電圧制御回路１はＬ信号を出力し、ｐチャネルＴＦＴ46aがオンされ、発光素子33aが発光する。
【００３８】
また、発光素子33aを非発光とする場合、ラッチ回路２およびシフトレジスタ３，４は以下のように動作する。シフトレジスタ３は、クロック端子（ＣＬＫ１）にハイ（「１」）のクロック信号（ＣＬＫ１）が入力されるとともに入力端子（ｉｎ）にハイの同期信号（Ｖｓｙｎｃ１）が入力されたときに、出力端子（Ｑ）からハイ（Ｈ：「１」）の信号が出力されるとともに反転出力端子（ＸＱ）からロー（Ｌ：「０」）の信号が出力される。一方、シフトレジスタ４は、クロック端子（ＣＬＫ２）にハイ（「１」）のクロック信号（ＣＬＫ２）が入力されるとともに入力端子（ｉｎ）にローの同期信号（Ｖｓｙｎｃ１）が入力されたときに、出力端子（Ｑ）からロー（Ｌ：「０」）の信号が出力されるとともに反転出力端子（ＸＱ）からハイ（Ｈ：「１」）の信号が出力される。そうすると、ラッチ回路２のセット端子（Ｓ）にはハイ信号、リセット端子（Ｒ）にはロー信号が入力されて、ラッチ回路２の出力端子（Ｑ）からＨ信号が出力され、状態遷移が生じない限りその状態が維持される。そして、ラッチ回路２から発光制御信号線１５にＨ信号が出力され、ゲート電圧制御回路１はＨ信号を出力し、ｐチャネルＴＦＴ46aがオフされ、発光素子33aが非発光となる。
【００３９】
本発明の発光装置は、例えばその発光素子33aの発光部が有機発光層を有するものであるが、発光部は、第１の電極層、有機発光層、第２の電極層が積層されて構成される。陽極である第１の電極層に用いられる透明電極は、インジウム錫酸化物（ＩＴＯ）、インイジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、リン，ボロンを含むシリコン（Ｓｉ）等の導電性材料であって透光性を有する材料から成る。陰極である第２の電極層は、Ａｌ，Ａｌ−Ｌｉ合金，Ｍｇ−Ａｇ合金（Ａｇを５〜１０重量％程度含む），Ｍｇ−Ｃｕ合金（Ｃｕを５〜１０重量％程度含む）等の仕事関数が約４．０Ｖ以下と低く遮光性、光反射性を有する金属、合金から成る。
【００４０】
有機発光層は、バックライトが不要な自発光型の有機電界発光性を有するものである。例えば有機発光層は数１００ｎｍ程度の厚みを有する積層構造体であり、陰極側から電子輸送層、発光層、正孔輸送層、正孔注入層、陽極を積層したものである。電極層間の各層の厚みは数ｎｍ〜数１００ｎｍ程度である。電極層を含む厚みは１μｍ程度である。有機発光層の発光層の発光材料としては、低分子蛍光色素材料、蛍光性の高分子材料、金属錯体材料等が採用し得る。
【００４１】
発光層に正孔を注入しやすくするためには発光層のイオン化エネルギーが６．０ｅＶ以下であることがよく、発光層に電子を注入しやすくするためには発光層の電子親和力が２．５ｅＶ以上であることがよい。発光層の発光材料としては、トリス（8-キノリノラト）アルミニウム錯体（Ａｌｑ）、ビス（ベンゾキノリノラト）ベリリウム錯体（ＢｅＢｑ）、トリ（ジベンゾイルメチル）フェナントロリンユーロピウム錯体（Ｅｕ（ＤＢＭ）3（Ｐｈｅｎ））、ジトルイルビニルビフェニル（ＤＴＶＢｉ）などがある。高分子材料としては、蛍光性のポリ（p−フェニレンビニレン）、ポリアルキルチオフェン等のπ共役高分子があり、これらの高分子材料は置換基の導入によってキャリア輸送性を制御することができる。電子輸送層の材料としては、アントラキノジメタン誘導体、ジフェニルキノン誘導体、オキサジアゾール誘導体、ペリレンテトラカルボン酸誘導体等が採用し得る。正孔輸送層の材料としては、1,1-ビス（4-ジ-p-アミノフェニル）シクロヘキサン、トリフェニルアミン誘導体、カルバゾール誘導体等が採用し得る。正孔輸送層に正孔を注入する正孔注入層の材料としては、銅フタロシアニン、無金属フタロシアニン、芳香族ジアミン等が採用し得る。
【００４２】
第１の電極層、有機発光層、第２の電極層は、蒸着法、スパッタリング法等の薄膜形成法等によって形成され得る。例えば、第１の電極層はスパッタリング法等によって形成でき、有機発光層は真空蒸着法、インクジェット法、スピンコート法、印刷法等によって形成でき、第２の電極層は電子ビーム（Electron  Beam：ＥＢ）蒸着法、スパッタリング法等によって形成できる。
【００４３】
発光素子33aを駆動制御等する各ＴＦＴは、基板側から、ゲート電極、ゲート絶縁膜、チャネル部としてのポリシリコン膜及びポリシリコンに不純物をチャネル部よりも高濃度に含有させた高濃度不純物領域から成る半導体膜、窒化シリコン（ＳｉＮx），酸化シリコン（ＳｉＯ2）等から成る絶縁膜、ソース電極及びドレイン電極が、順次積層された構成を有している。ＴＦＴを構成する半導体は低温ポリシリコン（Low-Temperature  Poly  Silicon：ＬＴＰＳ）、アモルファスシリコン、インジウムガリウム亜鉛酸化物（Indium  Gallium  Zinc  Oxide：ＩＧＺＯ）等の酸化物半導体などから成っていてもよい。またＴＦＴは、ゲート電極がチャネル部の下方にあるボトムゲート型のＴＦＴであるか、またはゲート電極がチャネル部の上方にあるトップゲート型のＴＦＴであってもよく、さらにゲート電極がチャネル部の下方及び上方の双方にあるダブルゲート型のＴＦＴであってもよい。トップゲート型のＴＦＴ、ダブルゲート型のＴＦＴは、一般に遮光性を有する金属等から成るゲート電極がチャネル部の上方にあるので、チャネル部に光が入り込むことをより抑えることができ好適である。
【００４４】
なお、本発明の発光装置は、上記実施の形態に限定されるものではなく、適宜の設計的な変更、改良が施されていてもよい。
【産業上の利用可能性】
【００４５】
本発明の発光装置は、例えば、長板状の基板の長手方向に複数の発光素子３３を列状に並ぶように形成することによって、有機ＬＥＤプリンタヘッド（ＯＬＥＤＰＨ）として構成し得る。また、基板が、複数の発光素子３３を２次元的（平面的）に並ぶように形成することによって有機ＥＬ表示装置として構成し得る。さらに本発明の発光装置を用いた有機ＥＬ表示装置は、各種の電子機器に適用できる。その電子機器としては、照明装置、自動車経路誘導システム（カーナビゲーションシステム）、船舶経路誘導システム、航空機経路誘導システム、自動車等の乗り物の計器用インジケータ、インスツルメントパネル、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント（ＰＤＡ）、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、医療用表示装置、デジタル表示式腕時計、スマートウォッチなどがある。
【符号の説明】
【００４６】
１  ゲート電圧制御回路
２  ラッチ回路
３  シフトレジスタ
４  シフトレジスタ
５  検出部
６  オン電圧制御部
１５  発光制御信号線
３３ａ  発光素子
４６ａ  ｐチャネルＴＦＴ
【図１】
2018103556.tif 000003
【図２】
2018103556.tif 000004
【図３】
2018103556.tif 000005
【図４】
2018103556.tif 000006
【図５】
2018103556.tif 000007
【図６】
2018103556.tif 000008
【図７】
2018103556.tif 000009