(57)【要約】【課題】ＰＳＲＲ特性を向上させることができる、半導体装置、電池監視システム、及び基準電圧生成方法を提供する。【解決手段】半導体装置１０では、ＬＰＦ１２を介して端子３０から電源電圧ＶＤＤが入力される。ＬＰＦ４２は、端子３８を介して接続可能な外部に設けられた容量素子４６と、内部に設けられた抵抗素子４４とを備え、抵抗素子４４と容量素子４６とが端子３８を介して接続された状態で、端子３０を介して入力された電源電圧ＶＤＤをフィルタリング処理する。基準電圧生成回路３２は、ＬＰＦ４２によりフィルタリング処理された信号に基づいて基準電圧ＶＲＥＦを生成し、生成した基準電圧ＶＲＥＦを端子４０を介して外部に出力する。【選択図】図１
2018173838.tif 000002
【特許請求の範囲】
【請求項１】
第１フィルタを介して入力端子から入力された電源電圧に応じた信号をフィルタリング処理する第２フィルタと、
前記第２フィルタによりフィルタリング処理された信号に基づいて基準電圧を生成し、生成した基準電圧に応じた信号を出力端子を介して外部に出力する基準電圧生成回路と、
を備えた半導体装置。
【請求項２】
前記第２フィルタは、抵抗素子と容量素子とを備えたローパスフィルタである、
請求項１に記載の半導体装置。
【請求項３】
接続端子を介して接続可能な外部に設けられた容量素子と、内部に設けられた抵抗素子とを備え、前記抵抗素子と前記容量素子とが前記接続端子を介して接続された状態で、第１フィルタを介して入力端子から入力された電源電圧に応じた信号をフィルタリング処理する第２フィルタと、
前記第２フィルタによりフィルタリング処理された信号に基づいて基準電圧を生成し、生成した基準電圧に応じた信号を出力端子を介して外部に出力する基準電圧生成回路と、
を備えた半導体装置。
【請求項４】
前記出力端子は、第１出力端子と、第２出力端子とを含み、
前記基準電圧生成回路は、前記第２フィルタによりフィルタリング処理された信号に基づいて第１基準電圧を生成し、生成し前記第１基準電圧を第１出力端子を介して出力する第１基準電圧生成回路と、前記第２フィルタによりフィルタリング処理された信号に基づいて第２基準電圧を生成し、生成した前記第２基準電圧を第２出力端子を介して出力する第２基準電圧生成回路とを含む、
請求項１から請求項３のいずれか１項に記載の半導体装置。
【請求項５】
前記入力端子には、第１電源電圧が入力され、前記第２フィルタは、前記第１フィルタを介して入力端子から入力された前記第１電源電圧を第２電源電圧に変換する変換回路により変換された前記第２電源電圧に応じた信号をフィルタリング処理する、
請求項１から請求項４のいずれか１項に記載の半導体装置。
【請求項６】
前記第１フィルタと前記第２フィルタとは時定数が異なる、
請求項１から請求項５のいずれか１項に記載の半導体装置。
【請求項７】
請求項１から請求項６のいずれか１項に記載の半導体装置と、
前記半導体装置から出力された基準電圧を駆動電圧として駆動し、直列に接続された複数の電池セルを備えたバッテリから測定対象となる電池セルの電池電圧の測定を制御する制御信号を出力する制御部と、
前記複数の電池セル各々の一端の電圧と他端の電圧とが入力され、入力された電圧から前記測定対象の電池セルに応じた電圧を前記制御信号に応じて選択し、選択した電圧に応じた信号を出力するセル選択部と、
前記半導体装置から出力された基準電圧を駆動電圧として駆動し、前記セル選択部から出力された電圧に応じた信号をデジタル信号に変換して前記制御部に出力するアナログデジタル変換器と、
を備えた電池監視システム。
【請求項８】
第１フィルタを介して入力端子から入力された電源電圧に応じた信号を第２フィルタによりフィルタリング処理し、
前記第２フィルタによりフィルタリング処理された信号に基づいて基準電圧を生成し、
生成した基準電圧に応じた信号を出力端子を介して外部に出力する、
基準電圧生成方法。
【請求項９】
接続端子を介して接続可能な外部に設けられた容量素子と、内部に設けられた抵抗素子とを備え、前記抵抗素子と前記容量素子とが前記接続端子を介して接続された状態で、第１フィルタを介して入力端子から入力された電源電圧に応じた信号を第２フィルタによりフィルタリング処理し、
前記第２フィルタによりフィルタリング処理された信号に基づいて基準電圧を生成し、
生成した基準電圧に応じた信号を出力端子を介して外部に出力する、
基準電圧生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、電池監視システム、及び基準電圧生成方法に関するものである。
【背景技術】
【０００２】
従来から、電源電圧ＶＤＤに応じた電気信号（以下、「電源電圧ＶＤＤ」という）から基準電圧に応じた電気信号（以下、「基準電圧ＶＲＥＦ」という）を生成する半導体装置として基準電圧生成回路が知られている。電源電圧ＶＤＤの変動や電源電圧ＶＤＤに重畳するノイズの影響を低減するために、ＰＳＲＲ（Power Supply Rejection Ratio：電源電圧除去比）を向上させる技術が知られている。
【０００３】
当該技術として、例えば、特許文献１及び２には、ＬＰＦを介して電源電圧ＶＤＤを基準電圧生成回路に入力させることにより、ＬＰＦにより、電源電圧ＶＤＤに重畳される高周波成分のノイズを除去する技術が記載されている。
【０００４】
また、このような基準電圧生成回路として、図８に示すように、ＢＧＲ（Bandgap reference）１３４及びＡＭＰ（Amplifier）１３６を備えた基準電圧生成回路１３２が知られている。図８に示した半導体装置１００が備える基準電圧生成回路１３２では、抵抗素子１２０及び容量素子１２２を含むＬＰＦ１１２を介して、端子１３０に電源電圧ＶＤＤが入力される。そして、端子１３０から電源電圧ＶＤＤが基準電圧生成回路１３２のＢＧＲ１３４に入力される。ＢＧＲ１３４で電源電圧ＶＤＤに基づいて生成された基準電圧ＶＲＥＦは、端子４０を介して外部に出力される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−１１８８０８号公報
【特許文献２】特開２００９−３０１５５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、図８に示した従来の基準電圧生成回路１３２では、ＢＧＲ１３４の帯域がＡＭＰ１３６に比べて狭い。そのため、ＢＧＲ１３４の帯域を拡大するための容量素子を、ＢＧＲ１３４とＡＭＰ１３６との間に接続することが行われている。図８に示した基準電圧生成回路１３２では、端子１４１を介して半導体装置１００の外部に設けられた容量素子１４７がＢＧＲ１３４の出力とＡＭＰ１３６の入力との間に接続されている。
【０００７】
図９には、図８に示した従来の半導体装置１００の基準電圧生成回路１３２におけるＰＳＲＲの周波数特性（以下、「ＰＳＲＲ特性」という）の一例を示す。なお、図９ではＰＳＲＲ特性の比較のために、図８に示した従来の半導体装置１００において容量素子１４７とＢＧＲ１３４とが接続されていない場合のＰＳＲＲ特性を比較例１として示す。
【０００８】
図９では、ゲインが低いほど、ＰＳＲＲ特性が良いことを示している。ＰＳＲＲ特性は、容量素子１４７の容量値が大きくなるほど向上し、例えば、図９に示したＰＳＲＲ特性では、容量素子１４７の容量値が大きくなるほど中間の周波数領域におけるゲインが低下する（矢印Ａ参照）。
【０００９】
しかしながら、このように容量素子１４７の容量値を大きくすると、コストの上昇を招いたり、全体の回路規模が大きくなったりする場合がある。そのため、容量素子１４７の容量値を制限すると、上述のように、ＰＳＲＲ特性を十分に向上するこができない場合があった。
【００１０】
このように容量素子の容量が大きくなることにより、全体の回路規模が増大したり、コストが上昇したりするのを抑制するためには、半導体装置（基準電圧生成回路）のＰＳＲＲ特性を向上させることが望まれている。
【００１１】
本発明は、ＰＳＲＲ特性を向上させることができる、半導体装置、電池監視システム、及び基準電圧生成方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明の半導体装置は、第１フィルタを介して入力端子から入力された電源電圧に応じた信号をフィルタリング処理する第２フィルタと、前記第２フィルタによりフィルタリング処理された信号に基づいて基準電圧を生成し、生成した基準電圧に応じた信号を出力端子を介して外部に出力する基準電圧生成回路と、を備える。
【００１３】
また、上記目的を達成するために、本発明の半導体装置は、接続端子を介して接続可能な外部に設けられた容量素子と、内部に設けられた抵抗素子とを備え、前記抵抗素子と前記容量素子とが前記接続端子を介して接続された状態で、第１フィルタを介して入力端子から入力された電源電圧に応じた信号をフィルタリング処理する第２フィルタと、前記第２フィルタによりフィルタリング処理された信号に基づいて基準電圧を生成し、生成した基準電圧に応じた信号を出力端子を介して外部に出力する基準電圧生成回路と、を備える。
【００１４】
さらに、上記目的を達成するために、本発明の電池監視システムは、本発明の半導体装置と、前記半導体装置から出力された基準電圧を駆動電圧として駆動し、直列に接続された複数の電池セルを備えたバッテリから測定対象となる電池セルの電池電圧の測定を制御する制御信号を出力する制御部と、前記複数の電池セル各々の一端の電圧と他端の電圧とが入力され、入力された電圧から前記測定対象の電池セルに応じた電圧を前記制御信号に応じて選択し、選択した電圧に応じた信号を出力するセル選択部と、前記半導体装置から出力された基準電圧を駆動電圧として駆動し、前記セル選択部から出力された電圧に応じた信号をデジタル信号に変換して前記制御部に出力するアナログデジタル変換器と、を備える。
【００１５】
さらに、上記目的を達成するために、本発明の基準電圧生成方法は、第１フィルタを介して入力端子から入力された電源電圧に応じた信号を第２フィルタによりフィルタリング処理し、前記第２フィルタによりフィルタリング処理された信号に基づいて基準電圧を生成し、生成した基準電圧に応じた信号を出力端子を介して外部に出力する処理を含む。
【００１６】
また、上記目的を達成するために、本発明の基準電圧生成方法は、接続端子を介して接続可能な外部に設けられた容量素子と、内部に設けられた抵抗素子とを備え、前記抵抗素子と前記容量素子とが前記接続端子を介して接続された状態で、第１フィルタを介して入力端子から入力された電源電圧に応じた信号を第２フィルタによりフィルタリング処理し、前記第２フィルタによりフィルタリング処理された信号に基づいて基準電圧を生成し、生成した基準電圧に応じた信号を出力端子を介して外部に出力する処理を含む。
【発明の効果】
【００１７】
本発明によれば、ＰＳＲＲ特性を向上させることができる、という効果を奏する。
【図面の簡単な説明】
【００１８】
【図１】第１実施形態における半導体装置の一例の概略を表す構成図である。
【図２】第１実施形態の半導体装置（基準電圧生成回路）のＰＳＲＲの周波数特性の一例を示す図である。
【図３】第２実施形態における半導体装置の一例の概略を表す構成図である。
【図４】第３実施形態における半導体装置の一例の概略を表す構成図である。
【図５】第３実施形態における半導体装置の他の例の概略を表す構成図である。
【図６】第４実施形態における電池監視システムの位置例の概略を表す構成図である。
【図７】第１実施形態における半導体装置の他の例の概略を表す構成図である。
【図８】比較例である半導体装置の一例の概略を表す構成図である。
【図９】比較例である半導体装置（基準電圧生成回路）のＰＳＲＲ特性の一例を示す図である。
【発明を実施するための形態】
【００１９】
以下では、図面を参照して、各実施形態を詳細に説明する。
【００２０】
［第１実施形態］
まず、本実施形態の半導体装置の構成について説明する。図１には、本実施形態の半導体装置１０の一例の概略を表す構成図を示す。
【００２１】
図１に示すように、本実施形態の半導体装置１０は、端子３０、基準電圧生成回路３２、端子３８、端子４０、及びＬＰＦ（Low Pass Filter）４２を備える。
【００２２】
端子３０には、半導体装置１０の外部に設けられたＬＰＦ１２を介して外部から電源電圧ＶＤＤに応じた電気信号（以下、「電源電圧ＶＤＤ」という）が入力される。ＬＰＦ１２は、抵抗素子２０及び容量素子２２を備えており、電源電圧ＶＤＤに重畳されている高周波成分の電源ノイズを除去するフィルタリング処理を行う。本実施形態の端子３０が本開示の入力端子の一例であり、本実施形態のＬＰＦ１２が本開示の第１フィルタの一例である。
【００２３】
端子３０に入力された電源電圧ＶＤＤは、ＬＰＦ４２を介して基準電圧生成回路３２に入力される。本実施形態のＬＰＦ４２は、抵抗素子４４及び容量素子４６を備えている。本実施形態のＬＰＦ４２は、ＬＰＦ１２を補助する機能を有しており、ＬＰＦ１２により電源ノイズが遮断（フィルタリング処理）された電源電圧ＶＤＤに対して、さらに電源ノイズを遮断（フィルタリング処理）を行う。そのため、本実施形態のＬＰＦ４２の時定数（遮断する周波数）は、ＬＰＦ１２と異なっている。
【００２４】
本実施形態のＬＰＦ４２の容量素子４６は、半導体装置１０の外部に設けられており、端子３８を介して容量素子４６と接続されている。すなわち、本実施形態の半導体装置１０では、端子３８を介して抵抗素子４４と容量素子４６とが接続されることにより、ＬＰＦ４２がローパスフィルタとして機能する。抵抗素子４４は、一端が端子３０に接続され、他端が基準電圧生成回路３２及び端子３８に接続されている。本実施形態のＬＰＦ４２が本開示の第２フィルタの一例であり、本実施形態の端子３８が本開示の接続端子の一例である。
【００２５】
基準電圧生成回路３２は、ＢＧＲ（Bandgap reference）回路（以下、「ＢＧＲ」という）３４及びアンプ回路（以下、「ＡＭＰ」という）３６を備えている。ＢＧＲ３４は、端子３０とＬＰＦ４２を介して接続されており、入力された電源電圧ＶＤＤから基準電圧ＶＲＥＦを生成する。ＡＭＰ３６には、端子３０及びＢＧＲ３４が接続されており、ＢＧＲ３４により生成された基準電圧ＶＲＥＦは、ＡＭＰ３６により増幅される。ＡＭＰ３６により増幅された基準電圧ＶＲＥＦは、端子４０を介して半導体装置１０の外部に出力される。本実施形態の端子４０が本開示の出力端子の一例である。
【００２６】
次に、本実施形態の半導体装置１０の基準電圧生成回路３２におけるＰＳＲＲの周波数特性（以下、「ＰＳＲＲ特性」という）について説明する。図２には、本実施形態の半導体装置１０の基準電圧生成回路３２におけるＰＳＲＲ特性の一例を示す。なお、図２には、本実施形態の半導体装置１０のＰＳＲＲ特性の他、比較のために、図１に示した半導体装置１０と異なり、ＬＰＦ１２を介さずに電源電圧ＶＤＤが入力され、かつＬＰＦ４２を備えていない場合の半導体装置のＰＳＲＲ特性を比較例Ａとして示す。また、図２には、比較のため、図１に示した半導体装置１０と異なり、ＬＰＦ４２を備えていない場合の半導体装置のＰＳＲＲ特性を比較例Ｂとして示す。
【００２７】
図２では、ゲインが低いほど、ＰＳＲＲ特性が良いことを示している。図２に示すように、比較例Ｂでは、ＬＰＦ１２により高周波成分が除去されているため、比較例Ａよりも比較例Ｂの方が、高周波領域におけるＰＳＲＲ特性が向上している。なお、ＬＰＦ１２における時定数、すなわち抵抗素子２０の抵抗値及び容量素子２２の容量値は、電源電圧ＶＤＤに重畳するノイズの状態、及びＬＰＦ１２を設けない場合のＰＳＳＲ特性（比較例Ａ参照）等に基づいて得られた値を用いることができ、また、これらの値は、実験的に得ておくことができる。
【００２８】
一方、図２に示すように、本実施形態と比較例Ｂとを比較すると、中間の周波数領域において本実施形態の半導体装置１０では、ＰＳＲＲ特性が向上していることがわかる。なお、ＬＰＦ４２における時定数、すなわち抵抗素子４４の抵抗値及び容量素子４６の容量値は、重畳するノイズの状態、ＬＰＦ４２を設けない場合のＰＳＳＲ特性（比較例Ａ及び比較例Ｂ参照）、及び特性を向上させたい中間の周波数領域等に基づいて得られた値を用いることができ、また、これらの値は、実験的に得ておくことができる。
【００２９】
このように、本実施形態の半導体装置１０では、ＬＰＦ１２を介して端子３０から電源電圧ＶＤＤが入力される。ＬＰＦ４２は、端子３８を介して接続可能な外部に設けられた容量素子４６と、内部に設けられた抵抗素子４４とを備え、抵抗素子４４と容量素子４６とが端子３８を介して接続された状態で、端子３０を介して入力された電源電圧ＶＤＤをフィルタリング処理する。基準電圧生成回路３２は、ＬＰＦ４２によりフィルタリング処理された信号に基づいて基準電圧ＶＲＥＦを生成し、生成した基準電圧ＶＲＥＦを端子４０を介して外部に出力する。また、ＬＰＦ１２とＬＰＦ４２とは時定数が異なる。
【００３０】
本実施形態の半導体装置１０によれば、電源電圧ＶＤＤが、ＬＰＦ１２とＬＰＦ４２という２つのＬＰＦを介して基準電圧生成回路３２に入力されるため、ＰＳＲＲ特性を向上させることができる。
【００３１】
［第２実施形態］
第１実施形態では、半導体装置１０が１つの基準電圧生成回路（基準電圧生成回路３２）を備える形態について説明した。これに対して、本実施形態では、半導体装置１０が複数の基準電圧生成回路を備える形態について説明する。なお、本実施形態の半導体装置１０は、第１実施形態の半導体装置１０と同様の構成を含むため、同様の構成については詳細な説明を省略する。
【００３２】
図３に、本実施形態の半導体装置１０の一例の概略を表す構成図を示す。図３に示すように本実施形態の半導体装置１０は、第１実施形態の半導体装置１０における基準電圧生成回路３２に替わり、基準電圧生成回路３２Ａと基準電圧生成回路３２Ｂとを備えている。
【００３３】
端子３０に入力された電源電圧ＶＤＤは、ＬＰＦ４２を介して第１基準電圧生成回路３２Ａ及び第２基準電圧生成回路３２Ｂに入力される。ＬＰＦ４２の抵抗素子４４は、ＢＧＲ３４Ａ及びＢＧＲ３４Ｂに接続されている。
【００３４】
第１基準電圧生成回路３２Ａは、ＢＧＲ３４Ａ及びＡＭＰ３６Ａを備えている。ＢＧＲ３４Ａは、端子３０とＬＰＦ４２を介して接続されており、入力された電源電圧ＶＤＤから基準電圧ＶＲＥＦ１を生成する。ＡＭＰ３６Ａは、端子３０及びＢＧＲ３４Ａに接続されており、ＢＧＲ３４Ａにより生成された基準電圧ＶＲＥＦ１は、ＡＭＰ３６Ａにより増幅される。ＡＭＰ３６Ａにより増幅された基準電圧ＶＲＥＦ１は、端子４０Ａを介して半導体装置１０の外部に出力される。この場合の端子４０Ａが本開示の第１出力端子の一例である。
【００３５】
一方、第２基準電圧生成回路３２Ｂは、ＢＧＲ３４Ｂ及びＡＭＰ３６Ｂを備えている。ＢＧＲ３４Ｂは、端子３０とＬＰＦ４２を介して接続されており、入力された電源電圧ＶＤＤから基準電圧ＶＲＥＦ２を生成する。ＡＭＰ３６Ｂは、端子３０及びＢＧＲ３４Ｂに接続されており、ＢＧＲ３４Ｂにより生成された基準電圧ＶＲＥＦ２は、ＡＭＰ３６Ｂにより増幅される。ＡＭＰ３６Ｂにより増幅された基準電圧ＶＲＥＦ２は、端子４０Ｂを介して半導体装置１０の外部に出力される。この場合の端子４０Ｂが本開示の第２出力端子の一例である。
【００３６】
本実施形態の半導体装置１０では、第１基準電圧生成回路３２Ａと第２基準電圧生成回路３２Ｂとは、同様の構成であり、ＢＧＲ３４ＡとＢＧＲ３４Ｂ、及びＡＭＰ３６ＡとＡＭＰ３６Ｂとは、各々同様の構成である。また、第１基準電圧生成回路３２Ａと第２基準電圧生成回路３２Ｂとは、端子３０及びＬＰＦ４２に対する接続関係が同様である。また、基準電圧ＶＲＥＦ１と基準電圧ＶＲＥＦ２とは、誤差を無視すると同様の値である。
【００３７】
このように、本実施形態の半導体装置１０における第１基準電圧生成回路３２Ａ及び第２基準電圧生成回路３２Ｂの各々は、第１実施形態の半導体装置１０における基準電圧生成回路３２と同様である。
【００３８】
従って、第１実施形態の半導体装置１０と同様に、本実施形態の半導体装置１０によれば、電源電圧ＶＤＤが、ＬＰＦ１２とＬＰＦ４２という２つのＬＰＦを介して第１基準電圧生成回路３２Ａ及び第２基準電圧生成回路３２Ｂの各々に入力されるため、基準電圧ＶＲＥＦ１及び基準電圧ＶＲＥＦ２の各々において、ＰＳＲＲ特性を向上させることができる。
【００３９】
なお、本実施形態と異なり、第１基準電圧生成回路３２Ａが生成する基準電圧ＶＲＥＦ１の電圧値と、第２基準電圧生成回路３２Ｂが生成する基準電圧ＶＲＥＦ２の電圧値とが異なっていてもよいことは言うまでもない。この場合、第１基準電圧生成回路３２Ａ及び第２基準電圧生成回路３２Ｂの各々は、生成する基準電圧ＶＲＥＦ１または基準電圧ＶＲＥＦ２の電圧値に応じたＢＧＲ３４Ａ及びＡＭＰ３６Ａ、またはＢＧＲ３４Ｂ及びＡＭＰ３６Ｂを備えていればよい。
【００４０】
しかしながら、例えば、自動車分野の機能安全規格であるＩＳＯ２６２６２の規定に準拠する場合等、同様の基準電圧ＶＲＥＦを生成する基準電圧生成回路を複数備えていることが必要となる場合がある。このような場合、本実施形態の半導体装置１０のように、基準電圧ＶＲＥＦ１を生成する第１基準電圧生成回路３２Ａと、基準電圧ＶＲＥＦ１と同様の電圧値である基準電圧ＶＲＥＦ２を生成する第２基準電圧生成回路３２Ｂとを備えることが好ましい。
【００４１】
また、本実施形態の半導体装置１０では、第１基準電圧生成回路３２Ａ及び第２基準電圧生成回路３２Ｂという２つの基準電圧生成回路を備える場合について説明したが、半導体装置１０が３つ以上の基準電圧生成回路を備えていてもよいことは言うまでもない。この場合、半導体装置１０が備える基準電圧生成回路の数にかかわらず、ＬＰＦ４２を設ける数は１つでよい。
【００４２】
［第３実施形態］
上記各実施形態では、外部から入力される電源電圧ＶＤＤに基づいて基準電圧（ＶＲＥＦ、または基準電圧ＶＲＥＦ１及び基準電圧ＶＲＥＦ２）を生成する半導体装置１０について説明した。これに対して本実施形態の半導体装置１０では、内部で電源電圧ＶＤＤを生成する場合について説明する。なお、本実施形態の半導体装置１０は、第１実施形態の半導体装置１０と同様の構成を含むため、同様の構成については詳細な説明を省略する。
【００４３】
図４に、本実施形態の半導体装置１０の一例の概略を表す構成図を示す。図４に示すように、本実施形態の半導体装置１０では、電源電圧ＶＤＤよりも高電圧である電源電圧ＶＣＣがＬＰＦ１２を介して端子３０に入力される。
【００４４】
また、本実施形態の半導体装置１０は、端子３０とＬＰＦ４２との間に、高耐圧のレギュレータ回路（以下、「ＲＥＧ」という）５０を備えている。ＲＥＧ５０は、端子３０から入力された電源電圧ＶＣＣを電源電圧ＶＤＤに変換（生成）して出力する。ＲＥＧ５０が生成した電源電圧ＶＤＤは、ＬＰＦ４２に供給されるとともに、端子５２を介して半導体装置１０の外部に出力される。本実施形態のＲＥＧ５０が本開示の変換回路の一例である。
【００４５】
このように、本実施形態の半導体装置１０にでは、ＬＰＦ４２がＲＥＧ５０に接続されており、端子３０に替わり、ＲＥＧ５０から電源電圧ＶＤＤが入力される他は、第１実施形態の半導体装置１０と同様である。
【００４６】
従って、第１実施形態の半導体装置１０と同様に、本実施形態の半導体装置１０によれば、電源電圧ＶＤＤが、ＬＰＦ１２とＬＰＦ４２という２つのＬＰＦを介して基準電圧生成回路３２に入力されるため、基準電圧ＶＲＥＦにおいて、ＰＳＲＲ特性を向上させることができる。
【００４７】
なお、図４に示した半導体装置１０では１つ基準電圧生成回路（基準電圧生成回路３２）を備える場合について説明したが、第２実施形態と同様に、複数の基準電圧生成回路を備えていてもよいことは言うまでもない。この場合の一例として、図５には、第１基準電圧生成回路３２Ａと第２基準電圧生成回路３２Ｂとを備えた場合の本実施形態の半導体装置１０の一例の概略を表す構成図を示す。図５に示した半導体装置１０は、図４に示した本実施形態の半導体装置１０と、上記第２実施形態の図３に示した半導体装置１０とを組み合わせたものである。
【００４８】
図５に示した半導体装置１０においても、上記図４に示した半導体装置１０と同様に、電源電圧ＶＤＤが、ＬＰＦ１２とＬＰＦ４２という２つのＬＰＦを介して第１基準電圧生成回路３２Ａ及び第２基準電圧生成回路３２Ｂの各々に入力されるため、基準電圧ＶＲＥＦ１及び基準電圧ＶＲＥＦ２の各々において、ＰＳＲＲ特性を向上させることができる。
【００４９】
［第４実施形態］
上記各実施形態の半導体装置１０は、電池セルの電池電圧を測定することにより電池電圧の監視を行う電池電圧監視システムに適用することが好ましい。特に、上述したように、自動車等に用いられる電池セルの電池電圧を監視するシステムに、上記第３実施形態において図５として示した半導体装置１０を適用することが好ましいため、本実施形態では、図５の半導体装置１０を適用した電池監視システムについて図６を参照して説明する。
【００５０】
図６に示した半導体装置１０を適用した電池監視システム６０は、直列に接続された複数の電池セルＶを備えたバッテリ６１の、電池セルＶ各々の電池電圧を測定する機能を有する。なお、一例として図６に示した電池監視システム６０では、バッテリ６１がｎ個（ｎ＝２）の電池セルＶ（Ｖｎ、Ｖｎ−１）を備えている場合を示しているが、バッテリ６１が備える電池セルＶの数は特に限定されるものではない。
【００５１】
電池セルＶｎの高電位側は端子７０ｎに接続され、端子７０ｎには、電池セルＶｎの高電位側の電圧が入力される。また、電池セルＶｎの低電位側、及び電池セルＶｎ−１の低電位側は端子７０ｎ−１に接続され、端子７０ｎ−１には、電池セルＶｎの低電位側の電圧（電池セルＶｎ−１の高電位側の電圧）が入力される。さらに、電池セルＶｎ−１の低電位側は端子７０ｎ−２接続され、端子７０ｎ−２には、電池セルＶｎ−１の低電位側の電圧が入力される。
【００５２】
図６に示すように、本実施形態の電池監視システム６０の端子３０には、ＬＰＦ１２を介して、電池セルＶｎの高電位側の電圧が電源電圧ＶＣＣとして入力される。端子３０に入力された電源電圧ＶＣＣは、ＲＥＧ５０により電源電圧ＶＤＤに変換される。電源電圧ＶＤＤは、端子５２から出力されるとともに、ＬＰＦ４２を介して、第１基準電圧生成回路３２Ａ及び第２基準電圧生成回路３２Ｂに入力される。
【００５３】
図６に示すように、本実施形態の電池監視システム６０は、第１基準電圧生成回路３２Ａを備えたセル電圧測定回路６２Ａ、及び第２基準電圧生成回路３２Ｂを備えたセル電圧測定回路６２Ｂを備えている。
【００５４】
セル電圧測定回路６２Ａは、電池セルＶｎ−１及びＶｎ各々の電池電圧を測定して測定結果を出力する。また、セル電圧測定回路６２Ｂは、電池セルＶｎ−１及びＶｎ各々の電池電圧を測定して測定結果を出力する。このように、本実施形態の電池監視システム６０では、各電池セルの電池電圧を測定するための測定経路を２つ備えている。
【００５５】
なお、本実施形態の電池監視システム６０では、外部に設けられたＭＣＵ（Microcontroller）８０の制御により測定対象の電池セルＶの電池電圧の測定を実行することにより、電池電圧の監視を行う。
【００５６】
セル電圧測定回路６２Ａは、さらにセル選択スイッチ（以下、「セル選択ＳＷ」という）６４Ａ、アナログレベルシフタ６６Ａ、アナログデジタル変換器（以下、「Ａ／Ｄ」という）６８Ａ、及び制御部６９Ａを備えている。また、セル電圧測定回路６２Ｂは、さらに、セル選択ＳＷ６４Ｂ、アナログレベルシフタ６６Ｂ、Ａ／Ｄ６８Ｂ、及び制御部６９Ｂを備えている。本実施形態のセル選択ＳＷ６４Ａ及びセル選択ＳＷ６４Ｂが、本開示のセル選択部の一例である。
【００５７】
このようにセル電圧測定回路６２Ａとセル電圧測定回路６２Ｂとは、備えている基準電圧生成回路が第１基準電圧生成回路３２Ａであるか第２基準電圧生成回路３２Ｂであるかのみが相違し、その他は同様であるため、以下では、セル電圧測定回路６２Ａについて構成及び動作を詳細に説明し、セル電圧測定回路６２Ｂの構成及び動作の詳細な説明を省略する。
【００５８】
本実施形態の制御部６９Ａは、セル電圧測定回路６２Ａから供給される電源電圧ＶＤＤにより駆動し、電池監視システム６０のＭＣＵ８０の制御に応じて、測定対象の電池電圧を測定するための制御信号を生成してセル選択ＳＷ６４Ａに出力する。なお、図６では、繁雑になるのを避けるため、制御部６９Ａとセル選択ＳＷ６４Ａとを接続する信号線の記載を省略している。また、本実施形態の制御部６９Ａは、Ａ／Ｄ６８Ａから入力された測定結果を図示を省略した通信部を介してＭＣＵ８０に送信する。
【００５９】
セル選択ＳＷ６４Ａは、端子７０ｎ−２〜７０ｎに接続されており、端子７０ｎ−２〜７０ｎの各々から電池セルＶｎ、Ｖｎ−１に応じた電圧が入力される。セル選択ＳＷ６４Ａは、制御部６９Ａから入力される制御信号に応じて、セル選択ＳＷ６４Ａにより測定対象の電池セルＶに応じた電圧を選択し、選択した電圧をアナログレベルシフタ６６Ｂに出力する。例えば、セル選択ＳＷ６４Ａは、測定対象の電池セルが電池セルＶｎの場合、端子７０ｎから入力される電圧と、端子７０ｎ−１から入力される電圧とを選択し、選択したこれらの電圧をアナログレベルシフタ６６Ａに出力する。
【００６０】
アナログレベルシフタ６６Ａは、セル選択ＳＷ６４Ａから入力された電池セルＶに応じた電圧の差分である差分電圧を、グランド電位を基準としたレベルで出力する。例えば、上記のように測定対象の電池セルが電池セルＶｎの場合、端子７０ｎから入力される電圧と、端子７０ｎ−１から入力される電圧との差分である差分電圧をグランド電位を基準としたレベルで出力する。
【００６１】
Ａ／Ｄ６８Ａは、第１基準電圧生成回路３２Ａから供給される基準電圧ＶＲＥＦ１を駆動電圧として駆動することにより、アナログレベルシフタ６６Ａから入力された差分電圧に応じたデジタル信号を生成して出力する。このデジタル信号が、測定対象の電池セルＶの電池電圧の測定結果として、制御部６９Ｂにより、図示を省略した通信部を介してＭＣＵ８０に出力される。
【００６２】
このように、上記各実施形態の半導体装置１０を電池監視システム６０に適用することによってコストの上昇や、電池監視システム６０全体の回路規模の増大を抑制しつつ、ＰＳＲＲ特性を向上させることができる。特に、上記ＩＳＯ２６２６２の規定に準拠する場合等、同様の基準電圧ＶＲＥＦを生成する基準電圧生成回路３２を備える場合、基準電圧生成回路３２の数にかかわらずＬＰＦ４２を１つ設ければよいため、コストの上昇や、電池監視システム６０全体の回路規模の増大をより抑制しつつ、ＰＳＲＲ特性を向上させることができる。
【００６３】
以上説明したように、上記各実施形態の半導体装置１０では、電源電圧ＶＤＤまたは電源電圧ＶＣＣから変換された電源電圧ＶＤＤが、ＬＰＦ１２とＬＰＦ４２という２つのＬＰＦを介して基準電圧生成回路３２に入力される。従って、上記各実施形態の半導体装置１０によれば、電源電圧ＶＤＤに重畳するノイズを２段階で遮断することができるため、ＰＳＲＲ特性、特に中間の周波数領域のＰＳＲＲ特性を向上させることができる。
【００６４】
上述した図８に示した従来技術の半導体装置１００では、中間の周波数領域のＰＳＲＲ特性を向上させるためには、外部に設けられた容量素子１４７の容量値を大きくしなくてはならなかった。一方、上記各実施形態の半導体装置１０では、ＬＰＦ４２の時定数に応じて、ＰＳＲＲ特性が向上する。ここで、ＬＰＦ４２の容量素子４６の容量値は、従来技術の半導体装置１００に接続される容量素子１４７の容量値よりも比較的小さくてよい。そのため、上記各実施形態の半導体装置１０によれば、従来技術の半導体装置１００に比べて、コストを抑制するとともに、回路全体の規模が増大するのを抑制することができる。
【００６５】
また、従来の半導体装置１００において、複数の基準電圧生成回路を備えようとする場合、基準電圧生成回路毎に容量素子１４７が必要となる。そのため、コスト及び回路全体の規模のいずれも、半導体装置１００が備える基準電圧生成回路の数に応じて上昇する。一方、上記第２の実施形態の図３に示した半導体装置１０や第３の実施形態の図５に示した半導体装置１０では、１つのＬＰＦ４２を備えることにより、複数の基準電圧生成回路（図３、及び図５では、第１基準電圧生成回路３２Ａ及び第２基準電圧生成回路３２Ｂの２つ）の各々に対してＰＳＲＲ特性を向上させることができる。そのため、上記各実施形態の半導体装置１０によれば、従来技術の半導体装置１００に比べて、飛躍的にコストを抑制するとともに、回路全体の規模が増大するのを抑制することができる。
【００６６】
また、上記各実施形態の半導体装置１０では、ＰＳＲＲ特性を向上させるために、ＬＰＦ４２の時定数を大きくする場合、抵抗素子４４の抵抗値及び容量素子４６の容量値の少なくとも一方を大きくすればよい。そのため、上記各実施形態の半導体装置１０では、抵抗素子４４の抵抗値及び容量素子４６の容量値のいずれを大きくするか、各々どのような値にするかは、抵抗素子４４による電源電圧ＶＤＤの電圧降下や、容量素子４６にかかるコスト、及び回路規模等に応じて適宜選択することができる。
【００６７】
なお、一般に、上記各実施形態の半導体装置１０と異なり、ＬＰＦ１２のみを用いてＰＳＲＲ特性を向上させようとした場合、ＬＰＦ１２の時定数を大きくすることになる。この場合、抵抗素子２０の抵抗値及び容量素子２２の容量値の少なくとも一方を大きくすることになる。抵抗素子２０の抵抗値を大きくした場合、電源電圧ＶＤＤの電圧降下が大きくなる。一方、容量素子２２の容量値を大きくした場合、一般的に、コストが比較的上昇する。従って、ＬＰＦ１２のみにより、半導体装置１０のＰＳＲＲ特性を向上させることはあまり好ましくない場合が多い。
【００６８】
これに対して上記各実施形態の半導体装置１０によれば、ＬＰＦ４２がＬＰＦ１２の補助として機能してＰＳＲＲ特性を向上させるため、上述した抵抗素子２０による電圧降下の問題や、容量素子２２によるコストの上昇等を抑制することができる。
【００６９】
なお、上記各実施形態では、ＬＰＦ４２の容量素子４６が半導体装置１０の外部に設けられており、内部に設けられた抵抗素子４４と端子３８を介して接続される場合について説明したが図７に示すように、容量素子４６を半導体装置１０内に設けてもよい。この場合、図７に示した半導体装置１０は、上記各実施形態の半導体装置１０と異なり端子３８を備えておらず、端子３８を介さずに抵抗素子４４と容量素子４６とが接続されている。
【００７０】
また、その他の上記各実施の形態で説明した半導体装置１０及び電池監視システム６０の構成及び動作は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることはいうまでもない。
【符号の説明】
【００７１】
１０  半導体装置
１２、４２  ＬＰＦ
２０、４４  抵抗素子
２２、４６  容量素子
３０、３８、４０、５２  端子
３２  基準電圧生成回路、３２Ａ  第１基準電圧生成回路、３２Ｂ  第２基準電圧生成回路
６０  電池監視システム
６１  バッテリ
６２Ａ、６２Ｂ  セル電圧測定回路
６４Ａ、６４Ｂ  セル選択ＳＷ
６８Ａ、６８Ｂ  Ａ／Ｄ（アナログデジタル変換器）
６９Ａ、６９Ｂ  制御部
Ｖｎ、Ｖｎ−１（Ｖ）  電池セル
【図１】
2018173838.tif 000003
【図２】
2018173838.tif 000004
【図３】
2018173838.tif 000005
【図４】
2018173838.tif 000006
【図５】
2018173838.tif 000007
【図６】
2018173838.tif 000008
【図７】
2018173838.tif 000009
【図８】
2018173838.tif 000010
【図９】
2018173838.tif 000011