(57)【要約】【課題】インダクタによるフィルタの減衰特性への影響を抑制する弾性波装置を提供する。【解決手段】多層基板１０は、複数の配線層１１１〜１１３を含む。第１および第２の弾性波フィルタチップ２２Ａ，２２Ｂは、多層基板１０の上にフリップチップ実装される。第１および第２のインダクタＬＡ，ＬＢは、第１および第２の弾性波フィルタチップ２２Ａ，２２Ｂのそれぞれに対応して設けられる。第１のインダクタＬＡは少なくとも一部が第１の弾性波フィルタチップ２２Ａ上に形成される。第２のインダクタはＬＢは少なくとも一部が多層基板１０に形成される。【選択図】図５
2018107509.tif 000002
【特許請求の範囲】
【請求項１】
複数の配線層を含む多層基板と、
前記多層基板の上にフリップチップ実装された少なくとも第１および第２の弾性波フィルタチップと、
前記第１および第２の弾性波フィルタチップのそれぞれに対応して設けられた第１および第２のインダクタとを備え、
前記第１のインダクタは少なくとも一部が前記第１の弾性波フィルタチップ上に形成され、
前記第２のインダクタは少なくとも一部が前記多層基板に形成される、弾性波装置。
【請求項２】
前記第２のインダクタの一部は前記第２の弾性波フィルタチップ上に形成される、請求項１に記載の弾性波装置。
【請求項３】
前記第２のインダクタはその全体が前記多層基板上に形成される、請求項１に記載の弾性波装置。
【請求項４】
前記第１のインダクタはその全体が前記第１の弾性波フィルタチップ上に形成される、請求項１〜３のいずれか１項に記載の弾性波装置。
【請求項５】
前記第１および第２の弾性波フィルタチップの周囲を覆う樹脂をさらに備え、
前記第１の弾性波フィルタチップと前記第２の弾性波フィルタチップとの間は、前記多層基板の表面まで前記樹脂が充填されている、請求項１〜４のいずれか１項に記載の弾性波装置。
【請求項６】
前記第１および第２の弾性波フィルタチップの周囲を覆う樹脂をさらに備え、
前記第１の弾性波フィルタチップと前記第２の弾性波フィルタチップとの間は、前記多層基板の表面まで前記樹脂が充填されていない、請求項１〜４のいずれか１項に記載の弾性波装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、弾性波装置に関し、特に、インダクタを有する弾性波装置に関する。
【背景技術】
【０００２】
無線機器等のフィルタとして、弾性表面波等の弾性波を用いる弾性波フィルタを備えた弾性波装置が従来から知られている。このような弾性波装置においては、多層基板の表面に、バンプ等を用いたフリップチップにより、弾性波フィルタが形成されるチップ（弾性波フィルタチップ）が実装され、当該弾性波フィルタチップの周囲が樹脂によりパッケージングされるものがある。この多層基板の表面および内部の配線層には、弾性波フィルタチップと電気的に接続された配線パターンが形成されている。これらの配線パターンには、たとえばインピーダンス調整のためのインダクタが含まれる。たとえば、特開２０１３−２５１８４８号公報（特許文献１）には、多層基板上にフリップチップ実装された複数の弾性波フィルタチップと、各々の弾性波フィルタチップに対応するインダクタとを備える弾性波デバイスが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２５１８４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、このように複数の弾性波フィルタチップおよび複数のインダクタを備える弾性波装置においては、装置の小型化に伴い、インダクタ間の距離が近くなる傾向がある。インダクタ間の距離が近くなると、インダクタ同士が容量結合しやすくなるため、フィルタの減衰特性が悪化するというおそれがあった。
【０００５】
この発明は、このような問題点を解決するためになされたものであって、この発明の目的は、インダクタによるフィルタの減衰特性への影響を抑制する弾性波装置を提供することである。
【課題を解決するための手段】
【０００６】
この発明のある局面に従えば、弾性波装置は、多層基板と、少なくとも第１および第２の弾性波フィルタチップと、第１および第２のインダクタとを備える。多層基板は、複数の配線層を含む。第１および第２の弾性波フィルタチップは、多層基板の上にフリップチップ実装される。第１および第２のインダクタは、第１および第２の弾性波フィルタチップのそれぞれに対応して設けられる。第１のインダクタは少なくとも一部が第１の弾性波フィルタチップ上に形成される。第２のインダクタは少なくとも一部が多層基板に形成される。
【０００７】
上記弾性波装置において好ましくは、第２のインダクタの一部は第２の弾性波フィルタチップ上に形成される。
【０００８】
上記弾性波装置においてより好ましくは、第２のインダクタはその全体が多層基板上に形成される。
【０００９】
上記弾性波装置においてより好ましくは、第１のインダクタはその全体が第１の弾性波フィルタチップ上に形成される。
【００１０】
上記弾性波装置においてより好ましくは、第１および第２の弾性波フィルタチップの周囲を覆う樹脂をさらに備える。第１の弾性波フィルタチップと第２の弾性波フィルタチップとの間は、多層基板の表面まで樹脂が充填されている。
【００１１】
上記弾性波装置においてより好ましくは、第１および第２の弾性波フィルタチップの周囲を覆う樹脂をさらに備える。第１の弾性波フィルタチップと第２の弾性波フィルタチップとの間は、多層基板の表面まで樹脂が充填されていない。
【発明の効果】
【００１２】
この発明によれば、インダクタによるフィルタの減衰特性への影響を抑制する弾性波装置を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１に係る弾性波装置の平面図である。
【図２】図１に示した弾性波装置の回路構成を模式的に示す図である。
【図３】比較例に係る弾性波装置の断面構成を模式的に示す図である。
【図４】比較例に係る弾性波装置の各配線層の平面図である。
【図５】本発明の実施の形態１に係る弾性波装置の断面構成を模式的に示す図である。
【図６】本発明の実施の形態２に係る弾性波装置の断面構成を模式的に示す図である。
【図７】本発明の実施の形態３に係る弾性波装置の断面構成を模式的に示す図である。
【図８】本発明の実施の形態４に係る弾性波装置の断面構成を模式的に示す図である。
【図９】本発明の実施の形態５に係る弾性波装置の断面構成を模式的に示す図である。
【図１０】本発明の実施の形態６に係る弾性波装置の断面構成を模式的に示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分には同一符号を付してその説明は繰返さない。
【００１５】
図１は、本発明の実施の形態１に係る弾性波装置の平面図である。図１を参照して、本実施の形態１に係る弾性波装置１００は、多層基板１０と、弾性波フィルタチップ（以下、単に「チップ」とも称する）２２Ａ〜２２Ｄとを備える。なお、ここでは、チップの数を４個としたが、これに限定されず、複数であればよい。
【００１６】
チップ２２Ａ〜２２Ｄの各々は、少なくとも一部に圧電性を有する基板上にＩＤＴ（Inter  Digital  Transducer）電極および反射器からなる弾性表面波共振子を形成したものである。チップ２２Ａ〜２２Ｄは、多層基板１０にバンプによりフリップチップ実装されている。なお、図示は省略するが、多層基板１０上には、チップ２２Ａ〜２２Ｄを覆うように、樹脂が形成されている。すなわち、本実施の形態１に係る弾性波装置１００は、ＣＳＰ（Chip  Size  Package）型の弾性波フィルタである。
【００１７】
図２は、図１に示した弾性波装置１００の回路構成を模式的に示す図である。図２を参照して、弾性波装置１００は、入力端子２０ｉ、出力端子２０Ａ〜２０Ｄ、弾性波表面波共振子（以下、単に「共振子」とも称する）２２１Ａ〜２２１Ｄ、およびインダクタ２１，ＬＡ〜ＬＤを備える。
【００１８】
共振子２２１Ａ〜２２１Ｄは、図１に示したチップ２２Ａ〜２２Ｄにそれぞれ形成されている。共振子２２１Ａは、入力端子２０ｉと出力端子２０Ａとの間に接続されている。共振子２２１Ｂは、入力端子２０ｉと出力端子２０Ｂとの間に接続されている。共振子２２１Ｃは、入力端子２０ｉと出力端子２０Ｃとの間に接続されている。共振子２２１Ｄは、入力端子２０ｉと出力端子２０Ｄとの間に接続されている。
【００１９】
インダクタ２１は、入力端子２０ｉと接地電位との間に接続されている。インダクタＬＡは、共振子２２１Ａと接地電位との間に接続されている。インダクタＬＢは、共振子２２１Ｂと接地電位との間に接続されている。インダクタＬＣは、共振子２２１Ｃと接地電位との間に接続されている。インダクタＬＤは、共振子２２１Ｄと接地電位との間に接続されている。
【００２０】
以下、比較例に係る弾性波装置と対比しながら、実施の形態１に係る弾性波装置１００におけるチップおよびインダクタの配置について詳細に説明する。
【００２１】
［比較例］
図３は、比較例に係る弾性波装置１の断面構成を模式的に示す図である。図３は、図１のチップ２２Ａとチップ２２Ｂを通る断面を図１の矢印方向から見た図である。
【００２２】
図３を参照して、比較例に係る弾性波装置１は、多層基板１０と、チップ２２Ａ，２２Ｂと、樹脂２４と、バンプ２６とを含む。
【００２３】
多層基板１０は、複数の基板１０１〜１０４が積層されて形成されている。多層基板１０の表面（チップが搭載された面）、裏面（チップが搭載された面と反対側の面）、および各基板１０１〜１０４の間は、配線パターンが形成可能な配線層となっている。
【００２４】
以下の説明では、基板１０１〜１０４の各々において、チップ側の面を「基板の上面」と称し、チップ側の面とは反対側の面を「基板の下面」とも称する。また、基板１０１〜１０３の上面をそれぞれ、配線層１１１〜１１３とも称する。また、チップ２２Ａ，２２Ｂの各々において、多層基板１０の表面と対向する面、すなわち、弾性表面波共振子が形成されている面を「チップの下面」と称し、多層基板１０の表面と対向する面とは反対側の面を「チップの上面」とも称する。
【００２５】
配線層１１１〜１１３には、それぞれ配線１２１〜１２３が形成されている。なお、積層可能な基板の枚数、配線層の数、および配線の数は、これに限定されるものではない。
【００２６】
チップ２２Ａ，２２Ｂの各々は、バンプ２６を介して配線層１１１にフリップチップ実装されている。チップ２２Ａ，２２Ｂの上面および側面は樹脂２４により覆われている。一方、チップ２２Ａ，２２Ｂの下面は、フリップチップ実装により形成された多層基板１０との間の空隙２８に対し、露出した状態となっている。すなわち、空隙２８は中空の空間である。
【００２７】
配線１２２Ａ，１２３Ａは、配線１２１Ａを介して、チップ２２Ａの共振子２２１Ａと電気的に接続される。比較例に係る弾性波装置１では、配線１２１Ａ〜１２３ＡがインダクタＬＡを形成している。インダクタＬＡは、磁束８０Ａを生成する。磁束８０Ａは、多層基板１０の積層方向に沿っている。
【００２８】
配線１２２Ｂ，１２３Ｂは、配線１２１Ｂを介して、チップ２２Ｂの共振子２２１Ｂと電気的に接続される。比較例に係る弾性波装置１では、配線１２１Ｂ〜１２３ＢがインダクタＬＢを形成している。インダクタＬＢは磁束８０Ｂを生成する。磁束８０Ｂは、多層基板１０の積層方向に沿っている。
【００２９】
図４は、比較例に係る弾性波装置１の各配線層の平面図である。図４は、弾性波装置１を多層基板１０の上面側から透過して見た図である。配線層１１１〜１１３とチップ２２Ａ〜２２Ｄとの位置関係は図１に示した通り、左上がチップ２２Ａ、左下がチップ２２Ｂ、右上がチップ２２Ｃ、右下がチップ２２Ｄに対応する。
【００３０】
配線層１１１〜１１３の各々において、チップ２２Ａに対応する部位（左上部）には、丸印で囲んだ配線１２１Ａ〜１２３Ａがそれぞれ形成されている。配線１２１Ａ〜１２３Ａが多層基板１０を貫通するビア配線により結合されることにより、インダクタＬＡ（図２）が形成される。その他の配線については詳細な説明を省略する。
【００３１】
配線層１１１〜１１３の各々において、チップ２２Ｂに対応する部位（左下部）には、丸印で囲んだ配線１２１Ｂ〜１２３Ｂがそれぞれ形成されている。配線１２１Ｂ〜１２３Ｂがビア配線により結合されることにより、インダクタＬＢ（図２）が形成される。その他の配線については詳細な説明を省略する。
【００３２】
図３および図４に示したように、比較例に係る弾性波装置１は、複数のチップ２２Ａ，２２Ｂと、該複数のチップ２２Ａ，２２Ｂにそれぞれ対応する複数のインダクタＬＡ，ＬＢとを備えている。そのため、弾性波装置の小型化および高密度化に伴ない、インダクタＬＡ，ＬＢ間の距離が近くなると、インダクタ間に静電浮遊容量が作られるため、インダクタ同士が容量結合しやすくなる。
【００３３】
インダクタ同士が容量結合すると、各インダクタと静電容量との間で自己共振現象が生じ得る。共振周波数ｆはインダクタンスＬおよび静電容量Ｃとを用いて、ｆ＝１／２π（ＬＣ）１／２で表わされる。共振周波数ｆよりも高い周波数では、インダクタは容量となり、インダクタとして機能しなくなる。また、インダクタ同士が容量結合することによってインダクタＬＡの磁束８０ＡとインダクタＬＢの磁束８０Ｂとが干渉しやすくなる。これにより、各インダクタのＱ値が劣化する可能性がある。この結果、比較例に係る弾性波装置１においては、フィルタの減衰特性が悪化してしまうおそれがある。
【００３４】
［実施の形態１］
以下の実施の形態１では、インダクタ同士の容量結合を抑制し、フィルタの減衰特性の悪化を抑制することが可能な弾性波装置について説明する。
【００３５】
図５は、本発明の実施の形態１に係る弾性波装置１００の断面構成を模式的に示す図である。図５は、図１のチップ２２Ａとチップ２２Ｂを通る断面を図１の矢印方向から見た図である。
【００３６】
図５および図３を比較して、本発明の実施の形態１に係る弾性波装置１００は、配線の位置およびそれに伴うインダクタの位置が、比較例に係る弾性波装置１とは異なっている。
【００３７】
図５に示すように、実施の形態１に係る弾性波装置１００では、インダクタＬＡ，ＬＢのうち、インダクタＬＡの少なくとも一部をチップ２２Ａ上に形成する。その一方で、インダクタＬＢを多層基板１０に形成する。インダクタＬＡは「第１のインダクタ」に対応し、インダクタＬＢは「第２のインダクタ」に対応する。
【００３８】
具体的には、チップ２２Ａの下面には、配線１２０Ａが形成される。配線１２０Ａは、チップ２２Ａの共振子２２１Ａ（図２参照）と電気的に接続されている。また、配線１２０Ａは、バンプ２６を介して、配線１２１Ａと電気的に接続されている。配線１２１Ａ，１２２Ａはビア配線により結合されている。
【００３９】
このように、配線１２０Ａ〜１２２Ａは、バンプ２６およびビア配線により結合されることにより、インダクタＬＡ（図２参照）を形成している。換言すれば、実施の形態１では、インダクタＬＡの一部がチップ２２Ａ上に形成されている。インダクタＬＡは磁束８０Ａ０を生成する。磁束８０Ａ０は、多層基板１０の積層方向に沿っている。
【００４０】
これに対して、配線１２１Ｂ〜１２３Ｂは、比較例に係る弾性波装置１と同様に、ビア配線により結合されることにより、インダクタＬＢ（図２参照）を形成している。すなわち、インダクタＬＢはその全体が多層基板１０に形成されている。インダクタＬＢは磁束８０Ｂを生成する。磁束８０Ｂは、多層基板１０の積層方向に沿っている。
【００４１】
実施の形態１に係る弾性波装置１００では、インダクタＬＡの一部をチップ２２Ａ上に形成したことにより、インダクタＬＡ，ＬＢ間に各チップの空隙２８（中空部分）が介在することになる。この中空部分は、真空または空気であるため、多層基板１０や樹脂２４に比べて誘電率が低くなっている。
【００４２】
ここで、ある空間に配置された２つの導電体において、導電体間に形成される静電容量Ｃと導電体間の絶縁体の誘電率εとの関係は、真空の誘電率をε０、各導電体の面積をＳ、導電体間の距離をｄとしたとき、次式（１）で表される。
【００４３】
Ｃ＝ε０×ε×Ｓ／ｄ      …（１）
上記式（１）によれば、静電容量Ｃは誘電率εが低いほど小さくなる。この関係を弾性波装置に当てはめた場合、インダクタＬＡ，ＬＢ間に形成される静電容量Ｃは、インダクタＬＡ，ＬＢ間の絶縁体の誘電率εが低いほど小さくなることが分かる。そのため、インダクタＬＡ，ＬＢは容量結合しにくくなる。
【００４４】
ここで、図３の比較例においては、インダクタＬＡとインダクタＬＢとの間には多層基板１０が介在するため、インダクタＬＡ，ＬＢ間に形成される静電容量Ｃは、多層基板１０の誘電率εで決まる。これに対して、図５に示したように、実施の形態１においては、インダクタＬＡとインダクタＬＢとの間には中空部分（空隙２８）が介在している。空気の誘電率εは、多層基板１０の誘電率εよりも十分に低い。その結果、比較例に比べて、実施の形態１では、インダクタＬＡ，ＬＢ間の誘電率εが低くなる。
【００４５】
上述のように、インダクタ間の絶縁体の誘電率εが低くなるほど、インダクタ同士は容量結合しにくくなる。したがって、実施の形態１に係る弾性波装置１００は、比較例に係る弾性波装置１に比べて、インダクタ同士の容量結合が起こりにくい構成を実現している。
【００４６】
以上説明したように、実施の形態１に係る弾性波装置１００によれば、第１のインダクタ（インダクタＬＡ）の一部を第１の弾性波フィルタチップ（チップ２２Ａ）上に形成し、かつ、第２のインダクタ（インダクタＬＢ）を多層基板１０に形成することにより、インダクタ同士の容量結合を抑制することができる。これにより、インダクタによるフィルタの減衰特性への影響を抑制することができる。
【００４７】
［実施の形態２］
図６は、本発明の実施の形態２に係る弾性波装置の断面構成を模式的に示す図である。図６は、図１のチップ２２Ａとチップ２２Ｂを通る断面を図１の矢印方向から見た図である。
【００４８】
図５および図６を比較して、実施の形態２に係る弾性波装置２００は、樹脂２４の形状が、実施の形態１に係る弾性波装置１００とは異なっている。
【００４９】
具体的には、図５に示すように、実施の形態１では、チップ２２Ａとチップ２２Ｂとの間は、多層基板１０の表面まで樹脂２４が充填されている。これに対して、実施の形態２では、チップ２２Ａとチップ２２Ｂとの間は、多層基板１０表面までは樹脂２４が充填されず、空隙２９が生じている。空隙２９は、空隙２８と同様に、中空の空間である。すなわち、実施の形態２に係る弾性波装置２００では、多層基板１０の表面まで樹脂２４を充填しないことにより、インダクタＬＡ，ＬＢ間には、各インダクタの空隙２８（中空部分）に加えて、空隙２９が介在することになる。これら中空部分は、真空または空気であるため、多層基板１０や樹脂２４に比べて誘電率が低くなっている。
【００５０】
そのため、実施の形態２では、実施の形態１に比べて、空隙２９を含む分、インダクタＬＡ，ＬＢ間の誘電率εが低くなる。よって、実施の形態２に係る弾性波装置２００は、実施の形態１に係る弾性波装置１００に比べて、インダクタＬＡとインダクタＬＢとの容量結合が起こりにくい構成となっている。
【００５１】
このように、実施の形態２に係る弾性波装置２００は、実施の形態１の作用効果をさらに高めることができる。
【００５２】
他の構成および作用効果については、実施の形態１と同様であるので説明をくり返さない。
【００５３】
［実施の形態３］
図７は、本発明の実施の形態３に係る弾性波装置の断面構成を模式的に示す図である。図７は、図１のチップ２２Ａとチップ２２Ｂを通る断面を図１の矢印方向から見た図である。
【００５４】
図５および図７を比較して、実施の形態３に係る弾性波装置３００は、配線の位置およびそれに伴うインダクタの位置が、実施の形態１に係る弾性波装置１００とは異なっている。
【００５５】
図７を参照して、チップ２２Ｂの下面には、配線１２０Ｂが形成されている。配線１２０Ｂは、チップ２２Ｂの共振子２２１Ｂ（図２参照）と電気的に接続されている。また、配線１２０Ｂは、バンプ２６を介して、配線１２１Ｂと電気的に接続されている。配線１２１Ｂ，１２２Ｂはビア配線により結合されている。
【００５６】
このように、配線１２０Ｂ〜１２２Ｂは、バンプ２６およびビア配線により結合されることにより、インダクタＬＢ（図２参照）を形成している。換言すれば、実施の形態３では、インダクタＬＢの一部がチップ２２Ｂ上に形成されている。インダクタＬＢは磁束８０Ｂ０を生成する。磁束８０Ｂ０は、多層基板１０の積層方向に沿っている。
【００５７】
実施の形態３に係る弾性波装置３００では、インダクタＬＡの一部をチップ２２Ａ上に形成するとともに、インダクタＬＢの一部をチップ２２Ｂ上に形成している。これにより、インダクタＬＡ，ＬＢ間に各インダクタの空隙２８（中空部分）が介在することになる。
【００５８】
実施の形態３においても、図５の実施の形態１と同様に、インダクタＬＡとインダクタＬＢとの間には中空部分（空隙２８）が介在するため、図３の比較例に比べて、インダクタＬＡ，ＬＢ間の誘電率εが低くなる。よって、実施の形態３に係る弾性波装置３００は、比較例に係る弾性波装置１に比べ、インダクタ同士の容量結合が起こりにくい構成を実現している。
【００５９】
したがって、実施の形態３に係る弾性波装置３００は、実施の形態１と同様の作用効果を有する。他の構成については、実施の形態１と同様であるので説明をくり返さない。
【００６０】
［実施の形態４］
図８は、本発明の実施の形態４に係る弾性波装置の断面構成を模式的に示す図である。図８は、図１のチップ２２Ａとチップ２２Ｂを通る断面を図１の矢印方向から見た図である。
【００６１】
図５および図８を比較して、実施の形態４に係る弾性波装置４００は、配線の位置およびそれに伴うインダクタの位置が、実施の形態１に係る弾性波装置１００とは異なっている。
【００６２】
図８を参照して、チップ２２Ａの下面において、配線１２０Ａが形成されている。実施の形態４では、配線１２０Ａ単体でインダクタＬＡ（図２参照）を形成している。すなわち、インダクタＬＡはその全体がチップ２２Ａ上に形成されている。インダクタＬＡは磁束８０Ａ１０を生成する。磁束８０Ａ１０は、多層基板１０の積層方向に沿っている。
【００６３】
実施の形態４においても、図５の実施の形態１と同様に、インダクタＬＡとインダクタＬＢとの間には中空部分（空隙２８）が介在するため、図３の比較例に比べて、インダクタＬＡ，ＬＢ間の誘電率εが低くなる。よって、実施の形態４に係る弾性波装置４００は、比較例に係る弾性波装置１に比べ、インダクタ同士の容量結合が起こりにくい構成を実現している。
【００６４】
したがって、実施の形態４に係る弾性波装置４００は、実施の形態１と同様の作用効果を奏する。他の構成については、実施の形態１と同様であるので説明をくり返さない。
【００６５】
［実施の形態５］
図９は、本発明の実施の形態５に係る弾性波装置の断面構成を模式的に示す図である。図９は、図１のチップ２２Ａとチップ２２Ｂを通る断面を図１の矢印方向から見た図である。
【００６６】
図８および図９を比較して、実施の形態５に係る弾性波装置５００は、配線の位置およびそれに伴うインダクタの位置が、実施の形態４に係る弾性波装置４００とは異なっている。
【００６７】
図９を参照して、実施の形態５では、実施の形態４と同様に、チップ２２Ａ上に設けられた配線１２０Ａ単体でインダクタＬＡ（図２参照）を形成している。すなわち、インダクタＬＡはその全体がチップ２２Ａ上に形成されている。インダクタＬＡは磁束８０Ａ１０を生成する。磁束８０Ａ１０は、多層基板１０の積層方向に沿っている。
【００６８】
実施の形態５では、さらに、チップ２２Ｂの下面に、配線１２０Ｂが形成されている。配線１２０Ｂは、チップ２２Ｂの共振子２２１Ｂ（図２参照）と電気的に接続されている。また、配線１２０Ｂは、バンプ２６を介して、配線１２１Ｂと電気的に接続されている。配線１２１Ｂ，１２２Ｂはビア配線により結合されている。
【００６９】
このように、配線１２０Ｂ〜１２２Ｂは、バンプ２６およびビア配線により結合されることにより、インダクタＬＢ（図２参照）を形成している。換言すれば、実施の形態５では、インダクタＬＢの一部がチップ２２Ｂ上に形成されている。インダクタＬＢは磁束８０Ｂ０を生成する。磁束８０Ｂ０は、多層基板１０の積層方向に沿っている。
【００７０】
実施の形態５においても、図５の実施の形態１と同様に、インダクタＬＡとインダクタＬＢとの間には中空部分（空隙２８）が介在するため、図３の比較例に比べて、インダクタＬＡ，ＬＢ間の誘電率εが低くなる。よって、実施の形態５に係る弾性波装置５００は、比較例に係る弾性波装置１に比べ、インダクタ同士の容量結合が起こりにくい構成を実現している。
【００７１】
したがって、本実施の形態５に係る弾性波装置５００は、実施の形態１と同様の作用効果を奏する。他の構成については、実施の形態１と同様であるので説明をくり返さない。
【００７２】
［実施の形態６］
図１０は、本発明の実施の形態６に係る弾性波装置の断面構成を模式的に示す図である。図１０は、図１のチップ２２Ａとチップ２２Ｂを通る断面を図１の矢印方向から見た図である。
【００７３】
図９および図１０を比較して、実施の形態６に係る弾性波装置６００は、配線の位置およびそれに伴うインダクタの位置が、実施の形態５に係る弾性波装置５００とは異なっている。
【００７４】
図１０を参照して、実施の形態６では、チップ２２Ａ上に設けられた配線１２０Ａ単体でインダクタＬＡ（図２参照）を形成している。すなわち、インダクタＬＡはその全体がチップ２２Ａ上に形成されている。インダクタＬＡは磁束８０Ａ１０を生成する。磁束８０Ａ１０は、多層基板１０の積層方向に沿っている。
【００７５】
実施の形態６では、さらに、チップ２２Ｂ上に設けられた配線１２０Ｂ単体でインダクタＬＢ（図２参照）を形成している。すなわち、インダクタＬＢはその全体がチップ２２Ｂ上に形成されている。インダクタＬＢは磁束８０Ｂ１０を生成する。磁束８０Ｂ１０は、多層基板１０の積層方向に沿っている。
【００７６】
実施の形態６においても、図５の実施の形態１と同様に、インダクタＬＡとインダクタＬＢとの間には中空部分（空隙２８）が介在するため、図３の比較例に比べて、インダクタＬＡ，ＬＢ間の誘電率εが低くなる。よって、実施の形態６に係る弾性波装置６００は、比較例に係る弾性波装置１に比べ、インダクタ同士の容量結合が起こりにくい構成を実現している。
【００７７】
したがって、実施の形態６に係る弾性波装置６００は、実施の形態１と同様の作用効果を奏する。他の構成については、実施の形態１と同様であるので説明をくり返さない。
【００７８】
上述した実施の形態１〜５に係る弾性波装置は、多層基板１０上にフリップチップ実装されたチップ２２Ａ（第１の弾性波フィルタチップ）およびチップ２２Ｂ（第２の弾性波フィルタチップ）と、チップ２２Ａ，２２Ｂにそれぞれ対応して設けられたインダクタＬＡ（第１のインダクタ）およびインダクタＬＢ（第２のインダクタ）とを備えている。そして、上記構成において、インダクタＬＡは少なくとも一部がチップ２２Ａ上に形成され、インダクタＬＢは多層基板１０に形成されている。
【００７９】
ここで、インダクタＬＡの少なくとも一部がチップ２２Ａ上に形成されるとは、インダクタＬＡの一部がチップ２２Ａ上に形成される構成（図５〜図７）と、インダクタＬＡの全部がチップ２２Ａ上に形成される構成（図８〜図１０）とを包含するものである。
【００８０】
また、インダクタＬＢが多層基板１０に形成されるとは、インダクタＬＢの全部が多層基板１０に形成される構成（図５，図６および図８）と、インダクタＬＢの一部がチップ２２Ｂ上に形成される構成（図７および図９）とを包含するものである。
【００８１】
このようにすると、いずれの実施の形態においても、インダクタＬＡ，ＬＢ間には空隙２８（中空部分）が介在することになる。これにより、インダクタＬＡ，ＬＢ同士の容量結合が起こりにくくなる。この結果、インダクタによるフィルタの減衰特性への影響を抑制することができる。
【００８２】
なお、上記の実施の形態３〜６の各々については、実施の形態２が適宜組み合わされてもよい。具体的には、実施の形態３〜６の各々において、チップ２２Ａとチップ２２Ｂとの間に多層基板１０表面まで樹脂２４を充填しないことで、空隙２９を形成することができる。これによると、インダクタ同士の容量結合をより効果的に抑制することができるため、フィルタの減衰特性への影響を抑制する効果をより一層高めることができる。
【００８３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００８４】
１，１００，２００，３００，４００，５００，６００  弾性波装置、１０  多層基板、２０ｉ  入力端子、２０Ａ〜２０Ｄ  出力端子、２２Ａ〜Ｄ  チップ、２４  樹脂、２６  バンプ、２８，２９  空隙、８０Ａ，８０Ａ０，８０Ａ１０，８０Ｂ，８０Ｂ０，８０Ｂ１０  磁束、１０１〜１０４  基板、１１１〜１１３  配線層、１２０Ａ〜１２３Ａ，１２０Ｂ〜１２３Ｂ  配線、２２１Ａ〜２２１Ｄ  共振子、２１，ＬＡ〜ＬＤ  インダクタ。
【図１】
2018107509.tif 000003
【図２】
2018107509.tif 000004
【図３】
2018107509.tif 000005
【図４】
2018107509.tif 000006
【図５】
2018107509.tif 000007
【図６】
2018107509.tif 000008
【図７】
2018107509.tif 000009
【図８】
2018107509.tif 000010
【図９】
2018107509.tif 000011
【図１０】
2018107509.tif 000012