(57)【要約】【課題】ソース側デバイスとシンク側デバイスとの間の動作タイミングがずれた場合でも、同期を高速かつ確実に取り直すことができる画像処理装置を提供する。【解決手段】画像処理装置では、カウント値比較部が、ソース側デバイスのＶＢＥ信号からソース側デバイスのカウント値をシンク側デバイスのカウント値に換算した第１のカウント値とシンク側デバイスの第２のカウント値とを比較し、比較の結果に応じて、ＶＢＥ生成用情報が受信されたフレームの次の１以上のフレームにわたってラインカウンタによるカウントを制御する制御信号を出力する。ラインカウンタが、制御信号に基づいて、カウントを一定期間停止する、または、カウントの初期値を設定して初期値からカウントを開始する。出力タイミング制御部が、カウント値に応じて垂直ブランキング期間の長さをライン数で調整することにより、画像データの出力タイミングを制御する。【選択図】  図１
2018173496.tif 000002
【特許請求の範囲】
【請求項１】
ソース側デバイスの垂直アクティブ期間における最初の水平ブランキング期間の終了タイミングを表すＶＢＥ生成用情報を受信し、前記ＶＢＥ生成用情報に基づいてＶＢＥ信号を生成するＶＢＥ生成用情報受信部と、
通常動作として、ピクセルクロックに同期して、１フレームの先頭ラインからライン数をカウントしてシンク側デバイスのカウント値を出力するラインカウンタと、
前記シンク側デバイスのカウント値に基づいて、１フレーム分の画像データを記憶する画像メモリから画像データを順次読み出す制御を行うメモリコントローラと、
前記ＶＢＥ信号に基づいて１フレームの先頭ラインから第１のラインまでのライン数を表す前記ソース側デバイスのカウント値を換算したシンク側デバイスのカウント値を第１のカウント値とし、１フレームの先頭ラインから第２のラインまでのライン数を表す前記シンク側デバイスのカウント値を第２のカウント値として、前記第１のカウント値と前記第２のカウント値とを比較し、前記比較の結果に応じて、前記ソース側デバイスと前記シンク側デバイスとの間の動作タイミングの同期が取れるように、前記ＶＢＥ生成用情報が受信されたフレームの次の１以上のフレームにわたって前記ラインカウンタによるカウントを制御する制御信号を出力するカウント値比較部と、
前記シンク側デバイスのカウント値に応じて前記シンク側デバイスにおける垂直ブランキング期間の長さをライン数で調整することにより、アクティブ期間に前記画像メモリから読み出される画像データの出力タイミングを制御する出力タイミング制御部とを備え、
前記ラインカウンタは、前記制御信号に基づいて、前記カウントを一定期間停止する、または、前記カウントの初期値を設定して前記初期値から前記カウントを開始する画像処理装置。
【請求項２】
前記カウント値比較部は、前記第１のカウント値と前記第２のカウント値とが一致する場合、前記制御信号として、垂直ブランキング期間の長さの調整量を０に設定し、前記第１のカウント値と前記第２のカウント値とが異なる場合、前記第１のカウント値と前記第２のカウント値との差を計算し、前記差に基づいて、前記制御信号として、前記垂直ブランキング期間の長さの調整量を設定し、
前記調整量が０の場合、前記ラインカウンタは、前記ＶＢＥ生成用情報が受信されたフレームの次のフレームにおいて前記通常動作し、前記出力タイミング制御部は、前記垂直ブランキング期間の長さを調整せず、前記画像データの出力タイミングを制御せず、
前記第２のラインの出力タイミングを遅くする方向に調整する場合、前記ラインカウンタは、前記ＶＢＥ生成用情報が受信されたフレームの次の１以上のフレームにわたって、前記垂直ブランキング期間の長さの調整量の期間、カウントを停止した後、１フレームの先頭ラインからカウントを開始し、前記出力タイミング制御部は、前記垂直ブランキング期間の長さの調整量の期間、前記垂直ブランキング期間の長さが長くなるように調整し、前記第２のラインの出力タイミングを遅くなる方向に制御し、
前記第２のラインの出力タイミングを早くする方向に調整する場合、前記ラインカウンタは、前記ＶＢＥ生成用情報が受信されたフレームの次の１以上のフレームにわたって、前記垂直ブランキング期間の長さの調整量を初期値として設定して前記初期値からカウントを開始し、前記出力タイミング制御部は、前記垂直ブランキング期間の長さの調整量の期間、前記垂直ブランキング期間の長さが短くなるように調整し、前記第２のラインの出力タイミングを早くなる方向に制御する請求項１に記載の画像処理装置。
【請求項３】
前記カウント値比較部は、前記差が前記調整量の最大値以下である場合、前記ＶＢＥ生成用情報が受信されたフレームの次のフレームにおける垂直ブランキング期間の長さの調整量を前記差に設定し、前記差が前記第２のラインの出力タイミングを調整する場合の調整量の最大値を超えている場合、前記ＶＢＥ生成用情報が受信されたフレームの次の１以上のフレームにわたって垂直ブランキング期間の長さの調整量を前記調整量の最大値に設定し、前記垂直ブランキング期間の長さの調整量を前記調整量の最大値に設定した最後のフレームの次のフレームにおいて前記差が前記調整量の最大値以下になった場合、前記垂直ブランキング期間の長さの調整量を前記差に設定する請求項２に記載の画像処理装置。
【請求項４】
ソース側デバイスの垂直アクティブ期間における最初の水平ブランキング期間の終了タイミングを表すＶＢＥ生成用情報を受信し、前記ＶＢＥ生成用情報に基づいてＶＢＥ信号を生成するＶＢＥ生成用情報受信部と、
内部クロックを生成する内部ロック生成部と、
前記内部クロックに基づいて、ピクセルクロックを生成して出力するクロック周波数調整部と、
通常動作として、前記ピクセルクロックに同期して、１フレームの先頭ラインからライン数をカウントしてシンク側デバイスのカウント値を出力するラインカウンタと、
前記シンク側デバイスのカウント値に基づいて、１フレーム分の画像データを記憶する画像メモリから画像データを順次読み出す制御を行うメモリコントローラと、
前記ＶＢＥ信号に基づいて１フレームの先頭ラインから第１のラインまでのライン数を表す前記ソース側デバイスのカウント値を換算したシンク側デバイスのカウント値を第１のカウント値とし、１フレームの先頭ラインから第２のラインまでのライン数を表す前記シンク側デバイスのカウント値を第２のカウント値として、前記第１のカウント値と前記第２のカウント値とを比較し、前記比較の結果に応じて、前記ソース側デバイスと前記シンク側デバイスとの間の動作タイミングの同期が取れるように、前記ＶＢＥ生成用情報が受信されたフレームの次の１以上のフレームにわたって前記ピクセルクロックの周波数を制御する制御信号を出力するカウント値比較部と、
前記シンク側デバイスのカウント値に応じて前記シンク側デバイスにおける単位ラインあたりの期間の長さを調整することにより、前記画像メモリから読み出される画像データの出力タイミングを制御する出力タイミング制御部とを備え、
前記クロック周波数調整部は、前記制御信号に基づいて、前記ピクセルクロックの周波数を調整する画像処理装置。
【請求項５】
前記カウント値比較部は、前記第１のカウント値と前記第２のカウント値とが一致する場合、前記制御信号として、前記ピクセルクロックの周波数の調整量を０に設定し、前記第１のカウント値と前記第２のカウント値とが異なる場合、前記第１のカウント値と前記第２のカウント値との差を計算し、前記制御信号として、前記調整量を前記差に対応する調整量に設定し、
前記調整量が０の場合、前記クロック周波数調整部は、前記ピクセルクロックの周波数を調整せず、前記ラインカウンタは、前記ＶＢＥ生成用情報が受信されたフレームの次のフレームにおいて前記通常動作し、前記出力タイミング制御部は、前記単位ラインあたりの期間の長さを調整せず、前記画像データの出力タイミングを制御せず、
前記第２のラインの出力タイミングを遅くする方向に調整する場合、前記クロック周波数調整部は、前記調整量に応じて前記ピクセルクロックの周波数を低下させ、前記ラインカウンタは、前記ＶＢＥ生成用情報が受信されたフレームの次の１以上のフレームにわたって、前記周波数が低下されたピクセルクロックに同期して動作し、前記出力タイミング制御部は、前記単位ラインあたりの期間の長さが長くなるように調整し、前記第２のラインの出力タイミングを遅くなる方向に制御し、
前記第２のラインの出力タイミングを早くする方向に調整する場合、前記クロック周波数調整部は、前記調整量に応じて前記ピクセルクロックの周波数を上昇させ、前記ラインカウンタは、前記ＶＢＥ生成用情報が受信されたフレームの次の１以上のフレームにわたって、前記周波数が上昇されたピクセルクロックに同期して動作し、前記出力タイミング制御部は、前記単位ラインあたりの期間の長さが短くなるように調整し、前記第２のラインの出力タイミングを早くなる方向に制御する請求項４に記載の画像処理装置。
【請求項６】
前記カウント値比較部は、前記調整量が前記ピクセルクロックの周波数の調整量の最大値以下である場合、前記ＶＢＥ生成用情報が受信されたフレームの次のフレームにおける前記調整量を前記差に対応する調整量に設定し、
前記調整量が前記ピクセルクロックの周波数の調整量の最大値を超えている場合、前記ＶＢＥ生成用情報が受信されたフレームの次の１以上のフレームにわたって、前記調整量を前記調整量の最大値に設定し、前記調整量を前記調整量の最大値に設定した最後のフレームの次のフレームにおいて前記調整量が前記調整量の最大値以下になった場合、前記調整量を前記差に対応する調整量に設定する請求項５に記載の画像処理装置。
【請求項７】
前記カウント値比較部は、前記第１のカウント値が前記第２のカウント値よりも大きいか小さいかによって、前記第２のラインの出力タイミングを遅くする方向に調整するか早くする方向に調整するかを決定する請求項１ないし６のいずれか一項に記載の画像処理装置。
【請求項８】
前記カウント値比較部は、前記第１のカウント値が、あらかじめ定義された境界値よりも大きいか小さいかによって、前記第２のラインの出力タイミングを遅くする方向に調整するか早くする方向に調整するかを決定する請求項１ないし６のいずれか一項に記載の画像処理装置。
【請求項９】
前記カウント値比較部は、前記第２のラインの出力タイミングを早くする方向に調整して前記同期を取り直すまでに必要となるフレーム数、および、前記第２のラインの出力タイミングを遅くする方向に調整して前記同期を取り直すまでに必要となるフレーム数を計算し、前記必要となるフレーム数が少ない方の調整の方向を採用することによって、前記第２のラインの出力タイミングを遅くする方向に調整するか早くする方向に調整するかを決定する請求項１ないし６のいずれか一項に記載の画像処理装置。
【請求項１０】
前記第１のラインは、前記ソース側デバイスにおける垂直アクティブ期間の最初のラインであり、前記第２のラインは、前記シンク側デバイスにおける垂直アクティブ期間の最初のラインよりも一定のライン数前の垂直ブランキング期間内のラインである請求項１ないし９のいずれか一項に記載の画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＳＲ（Panel Self-Refresh：パネルセルフリフレッシュ）を利用して、画像データに対応する画像を液晶パネル等の画像表示装置に表示する画像処理装置に関する。
【背景技術】
【０００２】
ｅＤＰ（embedded DisplayPort：エンベデッドディスプレイポート）等の画像インタフェイス規格を採用する画像表示装置において用いられる画像処理装置では、静止画を表示する場合に、この静止画の１フレーム（１画面）分の画像データを画像メモリに記憶しておき、画像メモリに記憶された画像データを用いて画面の表示を自己リフレッシュするＰＳＲという機能が実用化されている。
【０００３】
また、ｅＤＰの規格には、ＰＳＲによる画像の表示中に、画像データの送信側であるソース側デバイスが画像全体のうちの更新する領域のみの画像データを送信し直して選択アップデートを行う、ＰＳＲ２（Panel Self Refresh 2：パネルセルフリフレッシュ２）という機能がある。ＰＳＲ２を利用すると、ＰＳＲによる画像の表示中に一部の領域の画像データを更新して動画を表示することができる。
【０００４】
画像処理装置では、例えば、ソース側デバイスのデータ送信部となるＧＰＵ（Graphics Processing Unit：グラフィックスプロセッシングユニット）等からｅＤＰのメインリンクを介してシリアル転送されてくる画像データが、画像データの受信側であるシンク側デバイスのデータ受信部によって受信される。
【０００５】
動画を表示する場合、図１１Ａに示すように、ＧＰＵから受信された画像データに対応する動画が表示パネルに表示される。
【０００６】
一方、ＰＳＲによる画像の表示の開始の際に、図１１Ｂに示すように、１フレーム分の静止画に対応する画像データが画像メモリに記憶される。ＰＳＲによる静止画の表示中は、図１１Ｃに示すように、画像メモリから読み出された画像データに対応する静止画が表示パネルに表示される。ＰＳＲによる画像の表示中に、ソース側デバイスのデータ送信部およびシンク側デバイスのデータ受信部等のシリアル転送回路を休止状態にすることにより、消費電力を削減することができる。
【０００７】
シンク側デバイスは、通常動作において、受信した画像データからリカバリされたリカバリクロックに基づいて、ピクセルクロックを生成して使用する。一方、ＰＳＲによる画像の表示中にシリアル転送回路が休止状態になると、シンク側デバイスは、シンク側デバイスの内部クロックに基づいて生成されたピクセルクロックで動作するため、ソース側デバイスとシンク側デバイスとの動作タイミングがずれる場合がある。
【０００８】
これに対し、ｅＤＰの規格では、ＧＴＣ（Global Time Code：グローバルタイムコード）を用いて両者の同期を取ることが提案されている。
【０００９】
動作タイミングの同期は、図１２に示すように、ＰＳＲによる画像の表示中であってもｅＤＰの補助チャネルを通信可能にしておき、ソース側デバイスからシンク側デバイスに対して、ソース側デバイスの垂直アクティブ期間における最初の水平ブランキング期間の終了タイミング、即ち、ＶＢＥ（Virtual Blanking End：バーチャルブランキングエンド）のタイミングを表す情報（以後、ＶＢＥ生成用情報という）を１フレーム毎に１度ずつ送信し、シンク側デバイスにおいて、ＶＢＥ生成用情報を元にシンク側デバイスの垂直アクティブ期間における最初の水平ブランキング期間の終了タイミングとして用いるパルス状信号（以後、ＶＢＥ信号という）を生成し、ＶＢＥ信号に基づいて同期を取ることにより実現されている。
【００１０】
ところが、ｅＤＰの規格では、ソース側デバイスからの補助チャネルを介したＶＢＥ生成用情報の通信が一時的に途切れる等の異常が発生して、シンク側デバイスでＶＢＥ信号が生成できなくなることにより、同期が取れなくなった場合に、シンク側デバイスにおいて、同期を取り直すことが難しい場合がある。
【００１１】
液晶パネルは、画像の表示を正常に保つために、常に一定のレートでリフレッシュされる必要がある。そのため、補助チャネルの通信を介したＶＢＥ生成用情報の通信が途切れた場合に画像データの出力を止めると、液晶パネルにおける画像の表示に影響が出る。
【００１２】
従って、補助チャネルの通信を介したＶＢＥ生成用情報の通信が途切れる等の異常の発生時にも画像の表示に問題が出ないようにするために、シンク側デバイスは、独自の動作タイミングでＰＳＲによる画像の表示ができるように設計されている必要がある。また、動作タイミングが大幅にずれた場合にも、シンク側デバイスの動作タイミングをソース側デバイスの動作タイミングに同期させる手段を持っている必要がある。
【００１３】
これに対し、例えば、ＰＳＲによる画像の表示の開始の際に１フレーム分の画像データを画像メモリ記憶する場合に、入力画像データのブランキング期間の長さを測定する、あるいは、画像データの属性を表すＭＳＡ（Main Stream Attribute：メインストリームアトリビュート）情報に含まれるブランキング期間の長さの情報を使用して、これと同じ長さにＰＳＲ中のブランキング期間の長さを設定することにより、シンク側デバイスの動作タイミングをソース側デバイスの動作タイミングと同等にする努力をすることはできる。
【００１４】
しかし、シンク側デバイスは、ＰＳＲによる画像の表示中に画像データを受信できず、ピクセルクロックの生成手段として、画像データからリカバリされたリカバリクロックを使用することができなくなるため、前述のように、シンク側デバイスの内部クロックに基づいて動作する。つまり、シンク側デバイスでは、ソース側デバイスのピクセルクロックと正確に周波数が一致したピクセルクロックを使用することができないため、少しずつ動作タイミングがずれていく。
【００１５】
さらに、一般的にコストダウンのため、シンク側デバイスの内部クロックは、シンク側デバイスに内蔵されたオシレータ（ＯＳＣ：oscillator）を用いて生成されることが多い。一般的に、シンク側デバイスに内蔵されたオシレータは、外部の水晶およびＳｉ  ＭＥＭＳ（Si-based Micro Electro Mechanical Systems）タイミングデバイス等と比べて安定性が悪いため、内部クロックの周波数が徐々に変わって、徐々に意図したフレームレートとは異なる出力になる可能性がある。
【００１６】
具体的には、従来の画像処理装置では、例えば、同期を取り直す必要が生じた場合に、その後のＰＳＲによる画像の表示を再開する際に動作タイミングがずれる場合がある。
【００１７】
ソース側デバイスの種類によっては、例えば、ＰＳＲ２による選択アップデートが頻繁に発生する状況ではＶＢＥ生成用情報を送信するが、選択アップデートが発生しなくなると、ＶＢＥ生成用情報を送信しなくなり、その後、画像を更新する場合には、一旦、ＰＳＲによる画像の表示を終了して通常動作による画像の表示に戻ってから、ＰＳＲによる画像の表示を再開し、その後、選択アップデートを行うという挙動をするものがある。
【００１８】
しかし、ＶＢＥ生成用情報の送信の無い期間を経て、その後にＰＳＲによる画像の表示を終了し、ＰＳＲによる画像の表示を再開することになるため、ソース側デバイスとシンク側デバイスとの間の動作タイミングが同期できていない状況が発生する場合がある。
【００１９】
以下、動作タイミングを同期する場合および動作タイミングがずれる場合の具体例を挙げて説明する。
【００２０】
まず、図１３を参照して、ＶＢＥ信号に基づいて同期を取る場合の動作を説明する。
【００２１】
図１３に示すように、通常動作（Ｎｏｒｍａｌ）中は、シンク側デバイスにおいて、入力画像データである画像データＡ、Ｂが受信される。この場合、画像メモリは動作不要であり、画像メモリから画像データは読み出されない。入力画像データに基づいて画像データＡ、Ｂの出力タイミングが調整され、出力画像データとして出力される。
【００２２】
続いて、次のフレームのＰＳＲによる画像の表示の開始の際に（ＰＳＲ画像Ｃａｐｔｕｒｅ）、シンク側デバイスでは、入力画像データである画像データＣが受信される。この場合、画像データＣが画像メモリに記憶（Ｃａｐｔｕｒｅ）され、出力画像データとして出力される。
【００２３】
続いて、ＰＳＲによる画像の表示中（ＰＳＲ中）は、シリアル転送回路が休止状態となり、シンク側デバイスにおいて、画像データは受信されず、ＶＢＥ生成用情報だけが１フレーム毎に受信され、シンク側でＶＢＥ信号を生成する。この場合、画像メモリから画像データＰＳＲ（Ｃ）が読み出される。画像データＰＳＲ（Ｃ）は、画像メモリから読み出された画像データＣである。同様に、ＶＢＥ信号に基づいて画像データＰＳＲ（Ｃ）の出力タイミングが調整され、出力画像データとして繰り返し出力される。
【００２４】
このように、ＰＳＲによる画像の表示中であっても、ソース側デバイスからＶＢＥ生成用情報が送信される場合、シンク側デバイスで生成したＶＢＥ信号に基づいて、ソース側デバイスとシンク側デバイスとの間の動作タイミングの同期を取ることができる。
【００２５】
次に、図１４を参照して、図１３において、動作タイミングがずれる場合の動作を説明する。
【００２６】
シンク側デバイスは、ＰＳＲによる画像の表示中（ＰＳＲ中）は、画像データからリカバリクロックが生成できないため、シンク側デバイスの内部クロックに同期して動作し、デバイスによっては、ＶＢＥ生成用情報から生成したＶＢＥ信号を基準としてソース側デバイスとの同期を補正する。この場合、ＰＳＲによる画像の表示中にＶＢＥ生成用情報の送信が途切れると、シンク側デバイスにおいて、ＶＢＥ信号に基づいて、ソース側デバイスとシンク側デバイスとの間の動作タイミングの同期を取ることができなくなるため、図１４に破線で囲んで示すように、両者の動作タイミングは少しずつずれていく。
【００２７】
次に、図１５を参照して、動作タイミングがずれた後、ＶＢＥ信号を用いることなく、画像データに基づいて同期を取り直す場合の動作を説明する。
【００２８】
図１５に示すように、ＰＳＲによる画像の表示中（ＰＳＲ中）に、ＶＢＥ生成用情報を受信せず、ＶＢＥ生成用情報を用いて補正できないため、動作タイミングがずれている。この状態から直ちにＰＳＲによる画像の表示を終了して通常動作による画像の表示を開始すると、動作タイミングがずれるため、同期を取り直す必要がある。
【００２９】
ＰＳＲによる画像の表示を終了して同期を取り直す場合（ＰＳＲ  ｒｅｓｙｎｃ）、シンク側デバイスにおいて、入力画像データである画像データＤ、Ｅ、Ｆが受信される。この場合、画像データＤが画像メモリに記憶されるとともに、画像メモリから画像データＰＳＲ（Ｄ）が読み出される。続いて、画像データＤの入力タイミングに基づいて次のフレームの垂直ブランキング期間の長さが調整され、本例では垂直ブランキング期間を延ばす方向に調整され、これにより、画像データＰＳＲ（Ｄ）の出力タイミングが遅い方向に調整され、出力画像データとして出力される。画像データＥ、Ｆの場合も同様であり、これにより、画像データＰＳＲ（Ｅ）、ＰＳＲ（Ｆ）の出力タイミングが少しずつ調整され、画像データＧのタイミングで、同期を取り直すことができる。
【００３０】
同期が取り直された後、ＰＳＲによる画像の表示を終了し、通常動作（Ｎｏｒｍａｌ）による画像の表示に切り替えるため、正しく戻ることができる。
【００３１】
次に、図１６を参照して、ＰＳＲによる画像の表示を終了した後、直ちにＰＳＲによる画像の表示を再開するために、ＶＢＥ生成用情報で生成したＶＢＥ信号で同期を調整する場合の動作を説明する。
【００３２】
図１６に示すように、ＰＳＲによる画像の表示中（ＰＳＲ中）は、シンク側デバイスにおいて、ＶＢＥ信号に基づいて同期が取れている。
【００３３】
ＰＳＲによる画像の表示を終了する場合（ＰＳＲ  ｒｅｓｙｎｃ）、シンク側デバイスにおいて、入力画像データである画像データＤが受信され、同時に、画像データＰＳＲ（Ｃ）の出力タイミングが調整され、出力画像データとして出力された後、通常動作（Ｎｏｒｍａｌ）による画像の表示に切り替わる。
【００３４】
続いて、次のフレームにおいて直ちにＰＳＲによる画像の表示を再開する場合（ＰＳＲ画像Ｃａｐｔｕｒｅ）、シンク側デバイスでは、画像データＥが画像メモリに記憶され、出力画像データとして出力される。
【００３５】
続いて、ＰＳＲによる画像の表示中（ＰＳＲ中）は、シリアル転送回路が休止状態となり、シンク側デバイスにおいて、入力画像データは受信されず、ＶＢＥ生成用情報だけが１フレーム毎に受信される。この場合、画像メモリから画像データＰＳＲ（Ｅ）が読み出される。続いて、ＶＢＥ生成用情報に基づいて生成されたＶＢＥ信号に基づいて画像データＰＳＲ（Ｅ）の出力タイミングが調整され、出力画像データとして出力される。
【００３６】
このように、ＶＢＥ信号に基づいて同期を取ることができる場合には、ＰＳＲによる画像の表示を終了した後、直ちにＰＳＲによる画像の表示を正しく再開することができる。
【００３７】
次に、図１７を参照して、図１６において、動作タイミングがずれた場合の動作を説明する。
【００３８】
図１７に示すように、ＰＳＲによる画像の表示中（ＰＳＲ中）において、ＶＢＥ信号に基づいて同期は取られているが、回路の内部レイテンシ等によって動作タイミングの位相がずれているものとする。
【００３９】
次のフレームにおいてＰＳＲによる画像の表示を終了する場合（ＰＳＲ  ｒｅｓｙｎｃ）、シンク側デバイスにおいて、入力画像データである画像データＤが受信される。この場合、画像メモリの動作の同期は取れているが、出力画像データの位相がずれている。このため、ＰＳＲ  ｒｅｓｙｎｃ期間の最初の画像データＰＳＲ（Ｃ）の出力後、図１６のように通常動作（Ｎｏｒｍａｌ）による画像の表示に切り換えることはできず、本例では、垂直ブランキング期間を延ばす方向に調整を開始する。
【００４０】
続いて、次のフレームにおいて直ちにＰＳＲによる画像の表示を再開する場合（ＰＳＲ画像Ｃａｐｔｕｒｅ）、シンク側デバイスでは、入力画像データである画像データＥが受信される。この場合、画像データＥが画像メモリに記憶されるが、垂直ブランキング期間の長さが調整されたのちに画像メモリから、画像データＰＳＲ（Ｅ）が読み出されるため、図１７に破線で囲んで示すように、ソース側デバイスの動作タイミングからさらにずれたタイミングとなっている。
【００４１】
このように、ＰＳＲによる画像の表示を終了した後、直ちにＰＳＲによる画像の表示を再開すると、回路の内部レイテンシ等による位相のずれにより、動作タイミングがずれた状態でＰＳＲによる画像の表示が再開される場合がある。
【００４２】
次に、垂直ブランキング期間の長さの調整について例を挙げて説明する。
【００４３】
図１８は、同期を取り直す際の様子を表す一例の概念図である。図１８において、時間ｔは上側から下側に向かって経過する。図１８の右側は、ソース側デバイスにおけるフレームの出力タイミング、左側は、シンク側デバイスにおけるフレームの出力タイミングであり、ＰＳＲによる画像の表示が開始（ＰＳＲ開始）された後にソース側デバイスのフレームの出力が停止され、かつ、ＶＢＥ生成用情報の送信も停止された状態を表している。
【００４４】
ＰＳＲによる画像の表示中に、ＶＢＥ生成用情報の送信が途切れた場合であっても、図１８に示すように、ＰＳＲ２による選択アップデート等によってＶＢＥ生成用情報の送信が再開された場合に、シンク側デバイスのＶＢＥ信号の出力タイミングで垂直アクティブ期間の最初のラインの出力タイミングが一致するように、次のフレームにおけるシンク側デバイスの垂直ブランキング期間の長さを調整することにより、両者の同期を取り直すことができる場合がある。
【００４５】
次に、図１９は、同期を取り直す際の様子を表す別の例の概念図である。図１９は、ＶＢＥのタイミングが、シンク側デバイスのアクティブ期間中になった状態を表している。
【００４６】
図１９に示すように、ＶＢＥのタイミングがシンク側デバイスのアクティブ期間中になった場合、このフレームでは画像の一部が既に出力されているため、この時点で画像を先頭ラインから出力し直すことはできない。従って、このフレームにおいて、ＶＢＥ信号のタイミングとシンク側デバイスのアクティブ期間の開始タイミングとが一致するように、ＶＢＥ生成用情報に基づいて、シンク側デバイスの垂直ブランキング期間の長さを調整することはできない。
【００４７】
このように、ＶＢＥのタイミングに応じて、画像出力タイミングを調整することができない場合には次のフレームが開始されるまで待機させる必要があり、場合によっては、図１５で説明したように、複数フレームをかけて、同期を調整する必要がある。
【００４８】
また、ＶＢＥのタイミングがシンク側デバイスのアクティブ期間中になった場合だけが問題になるわけではない。例えば、シンク側デバイスが、液晶パネルを駆動するドライバ制御信号を生成する場合、アクティブ期間の数ライン前に、ドライバ制御信号を生成するための信号を出力する必要がある。また、画像メモリからの画像データの読み出しの準備は、アクティブ期間に間に合うように数ライン前に作動させる必要がある。しかし、アクティブ期間のタイミングがずれると、シンク側デバイスは画像の出力に関する制御以外の制御を垂直ブランキング期間中においても実施しているため、これらの制御にも影響が出る。
【００４９】
本発明に関連性のある先行技術文献として、例えば、特許文献１ないし５がある。
【先行技術文献】
【特許文献】
【００５０】
【特許文献１】特開２０１５−１９１０３９号公報
【特許文献２】特開２０１２−１８２７１号公報
【特許文献３】特開２００３−４４０１１号公報
【特許文献４】特開２００２−３２３８８１号公報
【特許文献５】特開２０１３−４２３５８号公報
【発明の概要】
【発明が解決しようとする課題】
【００５１】
本発明の目的は、ソース側デバイスとシンク側デバイスとの間の動作タイミングがずれた場合でも、同期を高速かつ確実に取り直すことができる画像処理装置を提供することにある。
【課題を解決するための手段】
【００５２】
上記目的を達成するために、本発明は、ソース側デバイスの垂直アクティブ期間における最初の水平ブランキング期間の終了タイミングを表すＶＢＥ生成用情報を受信し、前記ＶＢＥ生成用情報に基づいてＶＢＥ信号を生成するＶＢＥ生成用情報受信部と、
通常動作として、ピクセルクロックに同期して、１フレームの先頭ラインからライン数をカウントしてシンク側デバイスのカウント値を出力するラインカウンタと、
前記シンク側デバイスのカウント値に基づいて、１フレーム分の画像データを記憶する画像メモリから画像データを順次読み出す制御を行うメモリコントローラと、
前記ＶＢＥ信号に基づいて１フレームの先頭ラインから第１のラインまでのライン数を表す前記ソース側デバイスのカウント値を換算したシンク側デバイスのカウント値を第１のカウント値とし、１フレームの先頭ラインから第２のラインまでのライン数を表す前記シンク側デバイスのカウント値を第２のカウント値として、前記第１のカウント値と前記第２のカウント値とを比較し、前記比較の結果に応じて、前記ソース側デバイスと前記シンク側デバイスとの間の動作タイミングの同期が取れるように、前記ＶＢＥ生成用情報が受信されたフレームの次の１以上のフレームにわたって前記ラインカウンタによるカウントを制御する制御信号を出力するカウント値比較部と、
前記シンク側デバイスのカウント値に応じて前記シンク側デバイスにおける垂直ブランキング期間の長さをライン数で調整することにより、アクティブ期間に前記画像メモリから読み出される画像データの出力タイミングを制御する出力タイミング制御部とを備え、
前記ラインカウンタは、前記制御信号に基づいて、前記カウントを一定期間停止する、または、前記カウントの初期値を設定して前記初期値から前記カウントを開始する画像処理装置を提供する。
【００５３】
ここで、前記カウント値比較部は、前記第１のカウント値と前記第２のカウント値とが一致する場合、前記制御信号として、垂直ブランキング期間の長さの調整量を０に設定し、前記第１のカウント値と前記第２のカウント値とが異なる場合、前記第１のカウント値と前記第２のカウント値との差を計算し、前記差に基づいて、前記制御信号として、前記垂直ブランキング期間の長さの調整量を設定し、
前記調整量が０の場合、前記ラインカウンタは、前記ＶＢＥ生成用情報が受信されたフレームの次のフレームにおいて前記通常動作し、前記出力タイミング制御部は、前記垂直ブランキング期間の長さを調整せず、前記画像データの出力タイミングを制御せず、
前記第２のラインの出力タイミングを遅くする方向に調整する場合、前記ラインカウンタは、前記ＶＢＥ生成用情報が受信されたフレームの次の１以上のフレームにわたって、前記垂直ブランキング期間の長さの調整量の期間、カウントを停止した後、１フレームの先頭ラインからカウントを開始し、前記出力タイミング制御部は、前記垂直ブランキング期間の長さの調整量の期間、前記垂直ブランキング期間の長さが長くなるように調整し、前記第２のラインの出力タイミングを遅くなる方向に制御し、
前記第２のラインの出力タイミングを早くする方向に調整する場合、前記ラインカウンタは、前記ＶＢＥ生成用情報が受信されたフレームの次の１以上のフレームにわたって、前記垂直ブランキング期間の長さの調整量を初期値として設定して前記初期値からカウントを開始し、前記出力タイミング制御部は、前記垂直ブランキング期間の長さの調整量の期間、前記垂直ブランキング期間の長さが短くなるように調整し、前記第２のラインの出力タイミングを早くなる方向に制御することが好ましい。
【００５４】
また、前記カウント値比較部は、前記差が前記調整量の最大値以下である場合、前記ＶＢＥ生成用情報が受信されたフレームの次のフレームにおける垂直ブランキング期間の長さの調整量を前記差に設定し、前記差が前記第２のラインの出力タイミングを調整する場合の調整量の最大値を超えている場合、前記ＶＢＥ生成用情報が受信されたフレームの次の１以上のフレームにわたって垂直ブランキング期間の長さの調整量を前記調整量の最大値に設定し、前記垂直ブランキング期間の長さの調整量を前記調整量の最大値に設定した最後のフレームの次のフレームにおいて前記差が前記調整量の最大値以下になった場合、前記垂直ブランキング期間の長さの調整量を前記差に設定することが好ましい。
【００５５】
また、本発明は、ソース側デバイスの垂直アクティブ期間における最初の水平ブランキング期間の終了タイミングを表すＶＢＥ生成用情報を受信し、前記ＶＢＥ生成用情報に基づいてＶＢＥ信号を生成するＶＢＥ生成用情報受信部と、
内部クロックを生成する内部ロック生成部と、
前記内部クロックに基づいて、ピクセルクロックを生成して出力するクロック周波数調整部と、
通常動作として、前記ピクセルクロックに同期して、１フレームの先頭ラインからライン数をカウントしてシンク側デバイスのカウント値を出力するラインカウンタと、
前記シンク側デバイスのカウント値に基づいて、１フレーム分の画像データを記憶する画像メモリから画像データを順次読み出す制御を行うメモリコントローラと、
前記ＶＢＥ信号に基づいて１フレームの先頭ラインから第１のラインまでのライン数を表す前記ソース側デバイスのカウント値を換算したシンク側デバイスのカウント値を第１のカウント値とし、１フレームの先頭ラインから第２のラインまでのライン数を表す前記シンク側デバイスのカウント値を第２のカウント値として、前記第１のカウント値と前記第２のカウント値とを比較し、前記比較の結果に応じて、前記ソース側デバイスと前記シンク側デバイスとの間の動作タイミングの同期が取れるように、前記ＶＢＥ生成用情報が受信されたフレームの次の１以上のフレームにわたって前記ピクセルクロックの周波数を制御する制御信号を出力するカウント値比較部と、
前記シンク側デバイスのカウント値に応じて前記シンク側デバイスにおける単位ラインあたりの期間の長さを調整することにより、前記画像メモリから読み出される画像データの出力タイミングを制御する出力タイミング制御部とを備え、
前記クロック周波数調整部は、前記制御信号に基づいて、前記ピクセルクロックの周波数を調整する画像処理装置を提供する。
【００５６】
ここで、前記カウント値比較部は、前記第１のカウント値と前記第２のカウント値とが一致する場合、前記制御信号として、前記ピクセルクロックの周波数の調整量を０に設定し、前記第１のカウント値と前記第２のカウント値とが異なる場合、前記第１のカウント値と前記第２のカウント値との差を計算し、前記制御信号として、前記調整量を前記差に対応する調整量に設定し、
前記調整量が０の場合、前記クロック周波数調整部は、前記ピクセルクロックの周波数を調整せず、前記ラインカウンタは、前記ＶＢＥ生成用情報が受信されたフレームの次のフレームにおいて前記通常動作し、前記出力タイミング制御部は、前記単位ラインあたりの期間の長さを調整せず、前記画像データの出力タイミングを制御せず、
前記第２のラインの出力タイミングを遅くする方向に調整する場合、前記クロック周波数調整部は、前記調整量に応じて前記ピクセルクロックの周波数を低下させ、前記ラインカウンタは、前記ＶＢＥ生成用情報が受信されたフレームの次の１以上のフレームにわたって、前記周波数が低下されたピクセルクロックに同期して動作し、前記出力タイミング制御部は、前記単位ラインあたりの期間の長さが長くなるように調整し、前記第２のラインの出力タイミングを遅くなる方向に制御し、
前記第２のラインの出力タイミングを早くする方向に調整する場合、前記クロック周波数調整部は、前記調整量に応じて前記ピクセルクロックの周波数を上昇させ、前記ラインカウンタは、前記ＶＢＥ生成用情報が受信されたフレームの次の１以上のフレームにわたって、前記周波数が上昇されたピクセルクロックに同期して動作し、前記出力タイミング制御部は、前記単位ラインあたりの期間の長さが短くなるように調整し、前記第２のラインの出力タイミングを早くなる方向に制御することが好ましい。
【００５７】
また、前記カウント値比較部は、前記調整量が前記ピクセルクロックの周波数の調整量の最大値以下である場合、前記ＶＢＥ生成用情報が受信されたフレームの次のフレームにおける前記調整量を前記差に対応する調整量に設定し、
前記調整量が前記ピクセルクロックの周波数の調整量の最大値を超えている場合、前記ＶＢＥ生成用情報が受信されたフレームの次の１以上のフレームにわたって、前記調整量を前記調整量の最大値に設定し、前記調整量を前記調整量の最大値に設定した最後のフレームの次のフレームにおいて前記調整量が前記調整量の最大値以下になった場合、前記調整量を前記差に対応する調整量に設定することが好ましい。
【００５８】
また、前記カウント値比較部は、前記第１のカウント値が前記第２のカウント値よりも大きいか小さいかによって、前記第２のラインの出力タイミングを遅くする方向に調整するか早くする方向に調整するかを決定することが好ましい。
【００５９】
また、前記カウント値比較部は、前記第１のカウント値が、あらかじめ定義された境界値よりも大きいか小さいかによって、前記第２のラインの出力タイミングを遅くする方向に調整するか早くする方向に調整するかを決定することが好ましい。
【００６０】
また、前記カウント値比較部は、前記第２のラインの出力タイミングを早くする方向に調整して前記同期を取り直すまでに必要となるフレーム数、および、前記第２のラインの出力タイミングを遅くする方向に調整して前記同期を取り直すまでに必要となるフレーム数を計算し、前記必要となるフレーム数が少ない方の調整の方向を採用することによって、前記第２のラインの出力タイミングを遅くする方向に調整するか早くする方向に調整するかを決定することが好ましい。
【００６１】
また、前記第１のラインは、前記ソース側デバイスにおける垂直アクティブ期間の最初のラインであり、前記第２のラインは、前記シンク側デバイスにおける垂直アクティブ期間の最初のラインよりも一定のライン数前の垂直ブランキング期間内のラインであることが好ましい。
【発明の効果】
【００６２】
本発明によれば、一時的に補助チャネルの通信が途切れる等の異常が発生し、ソース側デバイスとシンク側デバイスとの間の動作タイミングがずれた場合であっても、液晶パネルにおける画像の表示に影響を何ら与えることなく、高速にかつ確実に同期を取り直すことができる。また、ソース側デバイスとシンク側デバイスとの間の動作タイミングが大幅にずれた場合であっても対応することができる。
【図面の簡単な説明】
【００６３】
【図１】本発明の画像処理装置の構成を表す第１の実施形態のブロック図である。
【図２】シンク側デバイスの、１フレームの期間とライン数のカウント値との関係を表す一実施形態の概念図である。
【図３】図１に示す画像処理装置の動作を表す一実施形態のフローチャートである。
【図４】同期を取り直す際の様子を表す第１の実施形態の概念図である。
【図５】同期を取り直す際の様子を表す第２の実施形態の概念図である。
【図６】同期を取り直す際の様子を表す第３の実施形態の概念図である。
【図７】同期を取り直す際の様子を表す第４の実施形態の概念図である。
【図８】本発明の画像処理装置の構成を表す第２の実施形態のブロック図である。
【図９】同期を取り直す際の様子を表す第５の実施形態の概念図である。
【図１０】同期を取り直す際の様子を表す第６の実施形態の概念図である。
【図１１Ａ】動画を表示する場合の画像処理装置の動作を表す一例の概念図である。
【図１１Ｂ】ＰＳＲによる画像の表示の開始の際の画像処理装置の動作を表す一例の概念図である。
【図１１Ｃ】ＰＳＲによる静止画の表示中の画像処理装置の動作を表す一例の概念図である。
【図１２】ＶＢＥ信号に基づいて同期を取る場合の画像処理装置の動作を表す一例の概念図である。
【図１３】ＶＢＥ信号に基づいて同期を取る場合の画像処理装置の動作を表す一例のタイミングチャートである。
【図１４】動作タイミングがずれる様子を表す一例のタイミングチャートである。
【図１５】画像データに基づいて同期を取る場合の画像処理装置の動作を表す一例のタイミングチャートである。
【図１６】ＰＳＲによる画像の表示を終了した後、直ちにＰＳＲによる画像の表示を再開する場合の動作を表す一例のタイミングチャートである。
【図１７】図１６において、動作タイミングがずれた場合の画像処理装置の動作を表す一例のタイミングチャートである。
【図１８】同期を取り直す際の様子を表す一例の概念図である。
【図１９】同期を取り直す際の様子を表す別の例の概念図である。
【発明を実施するための形態】
【００６４】
以下に、添付の図面に示す好適実施形態に基づいて、本発明の画像処理装置を詳細に説明する。
【００６５】
図１は、本発明の画像処理装置の構成を表す第１の実施形態のブロック図である。図１に示す画像処理装置１０は、ＰＳＲを利用して、画像データに対応する画像を液晶パネル等の画像表示装置に表示するものであり、シンク側デバイスを構成する、メインリンク受信部２８と、ＶＢＥ生成用情報受信部１２と、ラインカウンタ１４と、画像メモリ１６と、メモリ接続部１８と、メモリコントローラ２０と、カウント値比較部２２と、出力タイミング制御部２４と、セレクタ２６とを備えている。
【００６６】
メインリンク受信部２８、ＶＢＥ生成用情報受信部１２、ラインカウンタ１４、メモリコントローラ２０、カウント値比較部２２、出力タイミング制御部２４およびセレクタ２６は、液晶パネルのタイミングコントローラを構成する。また、ラインカウンタ１４およびカウント値比較部２２は、ＰＳＲによる画像の表示を制御するＰＳＲ制御部を構成する。
【００６７】
画像処理装置１０において、メインリンク受信部２８は、画像データ受信部４４と、リカバリクロック生成部４６と、内部クロック生成部５０と、クロック周波数調整部４８とを備えている。
【００６８】
画像データ受信部４４は、ソース側デバイスからメインリンクを介して送信されてくる画像データを受信する。
【００６９】
リカバリクロック生成部４６は、画像データ受信部４４によって受信された画像データに基づいて、画像データの位相に同期したリカバリクロックを生成する。
【００７０】
内部クロック生成部５０は、シンク側デバイスの内部クロックを生成する。
【００７１】
クロック周波数調整部４８は、ソース側デバイスからメインリンクを介して画像データが送信されてくる期間において、リカバリクロック生成部４６によってリカバリされたリカバリクロックに基づいて、ピクセルクロックを生成して出力する。また、ＰＳＲによる画像の表示中に、シリアル転送回路が休止状態になって画像データを受信することができなくなると、内部クロック生成部５０によって生成された内部クロックに基づいて、ピクセルクロックを生成して出力する。
【００７２】
シンク側デバイスは、通常動作において、画像データ受信部４４によって受信された画像データから、リカバリクロック生成部４６でリカバリされたリカバリクロックに基づいて、ピクセルクロックを生成して、動作する。一方、ＰＳＲによる画像の表示中にシリアル転送回路が休止状態になって画像データを受信することができなくなると、シンク側デバイスは、シンク側デバイスの内部で、内部クロック生成部５０で生成された内部クロックに基づいて、ピクセルクロックを生成して動作する。
【００７３】
続いて、ＶＢＥ生成用情報受信部１２は、ソース側デバイスから補助チャネルを介して送信されてくるＶＢＥ生成用情報を受信し、これに基づいてＶＢＥ信号を生成する。ＶＢＥ生成用情報が示すソース側デバイスのＶＢＥのタイミング位置、即ち第１のラインを、シンク側デバイスのタイミングとして、ラインカウンタ１４のカウント値としたものを、第１のカウント値とする。
【００７４】
第１のカウント値は、ＶＢＥ生成用情報に基づいて１フレームの先頭ラインから第１のラインまでのライン数を表すソース側デバイスのカウント値を、シンク側デバイスのカウント値に変換したものである。また、第１のラインは、本実施形態の場合、ソース側デバイスにおける垂直アクティブ期間の最初のラインである。つまり、第１のカウント値は、ソース側デバイスにおける垂直アクティブ期間の最初のラインの出力タイミングの時のシンク側デバイスのラインのカウント値を表す。
【００７５】
続いて、ラインカウンタ１４は、通常動作としては、動作しない。ＰＳＲによって動作する場合、シンク側デバイスのピクセルクロックに同期して、１フレームの先頭ラインからライン数をカウントしてシンク側デバイスのカウント値を出力する。また、ラインカウンタ１４は、カウント値比較部２２から入力される制御信号に基づいて、カウントを一定期間停止する、または、カウントの初期値を設定して初期値からカウントを開始する。
【００７６】
続いて、メモリ接続部１８は、画像メモリ１６とメモリコントローラ２０との間を物理的に接続する。
【００７７】
続いて、画像メモリ１６は、ＰＳＲによって画像を表示する場合に、メモリコントローラ２０の制御により、画像データ受信部４４によって受信された１フレーム（１画面）分の画像データを記憶する。ここで、ラインカウンタ１４は、記憶する画像の、１フレームの先頭ラインからのライン数をカウントする。
【００７８】
続いて、メモリコントローラ２０は、ＰＳＲによって画像を表示する場合に、ラインカウンタ１４でシンク側デバイスのカウント値に基づいてカウントし、画像データ受信部４４によって受信された１フレーム分の画像データを、メモリ接続部１８を介して画像メモリ１６に順次書き込み、ＰＳＲによる画像の表示中に、ラインカウンタ１４のカウント値に基づいて、画像メモリ１６からメモリ接続部１８を介して画像データを順次読み出す制御を行う。
【００７９】
続いて、カウント値比較部２２は、ＶＢＥ生成用情報受信部１２から入力されるＶＢＥ信号に基づいて生成した第１のカウント値と、ラインカウンタ１４から入力されるシンク側デバイスのカウント値である第２のカウント値とを比較し、比較の結果に応じて、第１のカウント値と第２のカウント値とが一致するように、つまり、ソース側デバイスとシンク側デバイスとの間の動作タイミングの同期が取れるように、ＶＢＥ生成用情報が受信されたフレームの次の１以上のフレームにわたってラインカウンタ１４によるカウントを制御する制御信号を出力する。
【００８０】
第２のカウント値は、１フレームの先頭ラインから第２のラインまでのライン数を表すシンク側デバイスのカウント値とする。また、第２のラインは、本実施形態の場合、シンク側デバイスにおける垂直アクティブ期間の最初のラインよりも一定のライン数前の垂直ブランキング期間内のラインである。つまり、第２のカウント値は、第２のラインの出力タイミングの時のシンク側デバイスのカウント値を表す。
【００８１】
第２のラインからブランキング期間の最後のラインまでの期間は、アクティブ期間の開始前に、シンク側デバイスが画像の出力に関する制御以外の制御を実施する時間を確保するための期間である。従って、第２のカウント値及び第２のラインは、表示パネルによって固有値となる値である。
【００８２】
続いて、出力タイミング制御部２４は、ラインカウンタ１４から入力されるカウント値に応じてシンク側デバイスにおける垂直ブランキング期間の長さをライン数で調整することにより、アクティブ期間に画像メモリ１６から読み出される画像データの出力タイミングを制御する。
【００８３】
続いて、セレクタ２６は、通常動作において画像データを受信することができる期間において、画像データ受信部４４によって受信された画像データを出力画像データとして出力する。また、ＰＳＲによる画像の表示中に、シリアル転送回路が休止状態になって画像データを受信することができなくなると、出力タイミング制御部２４によって出力タイミングが制御された画像データ、つまり、画像メモリ１６から読み出された画像データを出力画像データとして出力する。
【００８４】
次に、ライン数のカウント値について説明する。
【００８５】
図２は、シンク側デバイスの、１フレームの期間とライン数のカウント値との関係を表す一実施形態の概念図である。図２において、時間ｔは上側から下側に向かって経過する。本実施形態の場合、１フレームは、垂直ブランキング期間の先頭ラインから始まり、垂直ブランキング期間が終了した後にアクティブ期間の先頭ラインが始まり、アクティブ期間の最後のラインで終了する。また、アクティブ期間の各ラインは、水平ブランキング期間から始まり、水平ブランキング期間が終了した後に画像の表示期間が始まる。
【００８６】
フレームの先頭ラインの出力タイミングにおけるラインカウンタ１４のカウント値を０、垂直ブランキング期間中のライン数をＶｂ、アクティブ期間中のライン数をＶａとする。この場合、フレームの先頭ラインからアクティブ期間の先頭ラインまでのカウント値はＶｂ、フレームの先頭ラインからフレームの最後のラインまでのカウント値はＶｂ＋Ｖａとなり、次フレームの先頭ラインとして０となる。また、第２のラインの出力タイミングにおける第２のカウント値をＶｅ（０≦Ｖｅ＜Ｖｂ）とする。
【００８７】
次に、図１に戻って、画像処理装置１０の概略動作を説明する。
まず、ＰＳＲによって画像を表示する場合の画像処理装置１０の動作を説明する。
【００８８】
メモリコントローラ２０は、ＰＳＲによる画像の表示を開始する際に、シンク側デバイスのカウント値に対応するライン毎に、画像データ受信部４４によって受信された１フレーム分の画像データを画像メモリ１６に順次書き込む。また、メモリコントローラ２０は、ＰＳＲによる画像の表示中に、シンク側デバイスのカウント値に対応するライン毎に、画像メモリ１６から１フレーム分の画像データを順次読み出す。
【００８９】
本実施形態の場合、ＰＳＲによる画像の表示中に、補助チャネルの通信、即ち、ＶＢＥ生成用情報の送信が途切れるものとする。
【００９０】
この場合、ＶＢＥ生成用情報受信部１２はＶＢＥ生成用情報を受信しない。この場合、カウント値比較部２２は、第１のカウント値は生成できないが、第１のカウント値と第２のカウント値とが一致していることを表す制御信号を出力するものとする。これにより、ラインカウンタ１４は通常動作を続け、出力タイミング制御部２４は、垂直ブランキング期間の長さを調整せず、アクティブ期間に画像メモリ１６から読み出される画像データの出力タイミングを制御せずに出力する。
【００９１】
続いて、図３のフローチャートを参照して、ＰＳＲによる画像の表示中に動作タイミングがずれた後、同期を取り直す場合の画像処理装置１０の動作を説明する。
【００９２】
ソース側デバイスは、シンク側デバイスのラインカウンタ１４と同じように、ラインカウンタを備えてもよい。ソース側デバイスのラインカウンタは、ソース側デバイスのピクセルクロックに同期して、１フレームの先頭ラインからライン数をカウントしてソース側デバイスのＶＢＥ生成用情報を生成する。ソース側デバイスは、ＶＢＥ生成用情報を、補助チャネルを介してシンク側デバイスに送信し、シンク側デバイスは、ＶＢＥ信号を生成し、第１のカウント値も生成する。
【００９３】
同期を取り直す場合、カウント値比較部２２は、制御信号の初期値として、次のフレームの垂直ブランキング期間の長さの調整量を０に設定する（ステップＳ１）。
【００９４】
続いて、ＶＢＥ生成用情報受信部１２は、ソース側デバイスから送信されてくるＶＢＥ生成用情報を受信したか否かを確認する（ステップＳ２）。
【００９５】
その結果、ＶＢＥ生成用情報を受信していない場合（ステップＳ２においてＮ）、ステップＳ２へ戻り、ＶＢＥ生成用情報受信部１２は、ＶＢＥ生成用情報を受信するまで待機する。
【００９６】
一方、ＶＢＥ生成用情報を受信した場合（ステップＳ２においてＹ）、続いて、カウント値比較部２２は、第１のカウント値と第２のカウント値とを比較し、その比較の結果、両者が異なっているか否か、言い換えると、第１のラインと第２のラインとの間の出力タイミングがずれているか否か、つまり、ソース側デバイスとシンク側デバイスとの間の動作タイミングがずれているか同期が取れているかを判定する（ステップＳ３）。
【００９７】
その結果、第１のカウント値と第２のカウント値とが異なる場合（ステップＳ３においてＹ）、続いて、カウント値比較部２２は、垂直ブランキング期間の長さの調整量Ａとして、両者の差を計算する（ステップＳ４）。カウント値比較部２２は、本実施形態の場合、両者の差が正の値となるように、値が大きい方のカウント値から値が小さい方のカウント値を減算する。
【００９８】
続いて、カウント値比較部２２は、垂直ブランキング期間の長さを長くするか短くするかを、第１のカウント値と第２のカウント値のどちらが大きいかで決定してもよい。例えば、第２のカウント値が大きい場合、長くし、第１のカウント値が大きい場合、短くすることでも良い（ステップＳ５）。
【００９９】
その結果、垂直ブランキング期間の長さを長くする場合（ステップＳ５においてＹ）、続いて、カウント値比較部２２は、調整量Ａが、第２のラインの出力タイミングを遅くする方向に調整する場合の調整量の最大値Ｖａｄｄ＿ｍａｘを超えているか否かを判定する（ステップＳ６）。
【０１００】
その結果、調整量ＡがＶａｄｄ＿ｍａｘを超えている場合（ステップＳ６においてＹ）、カウント値比較部２２は、制御信号として、次のフレームにおける垂直ブランキング期間の長さの調整量をＶａｄｄ＿ｍａｘに設定した後、ステップＳ１３へ進む（ステップＳ７）。
【０１０１】
一方、調整量ＡがＶａｄｄ＿ｍａｘ以下である場合（ステップＳ６においてＮ）、カウント値比較部２２は、制御信号として、次のフレームにおける垂直ブランキング期間の長さの調整量をＡに設定した後、ステップＳ１３へ進む（ステップＳ８）。
【０１０２】
また、ステップＳ５において、垂直ブランキング期間の長さを短くする場合（ステップＳ５においてＮ）、続いて、カウント値比較部２２は、調整量Ａが、第２のラインの出力タイミングを早くする方向に調整する場合の調整量の最大値Ｖｄｅｌ＿ｍａｘを超えているか否かを判定する（ステップＳ９）。
【０１０３】
その結果、調整量がＶｄｅｌ＿ｍａｘを超えている場合（ステップＳ９においてＹ）、カウント値比較部２２は、制御信号として、次のフレームにおける垂直ブランキング期間の長さの調整量をＶｄｅｌ＿ｍａｘに設定した後、ステップＳ１３へ進む（ステップＳ１０）。
【０１０４】
一方、調整量がＶｄｅｌ＿ｍａｘ以下である場合（ステップＳ９においてＮ）、カウント値比較部２２は、制御信号として、次のフレームにおける垂直ブランキング期間の長さの調整量をＡに設定した後、ステップＳ１３へ進む（ステップＳ１１）。
【０１０５】
つまり、カウント値比較部２２は、調整量Ａが調整量の最大値Ｖａｄｄ＿ｍａｘまたはＶｄｅｌ＿ｍａｘ以下である場合、ＶＢＥ生成用情報が受信されたフレームの次のフレームにおける垂直ブランキング期間の長さの調整量を調整量Ａに設定する。
【０１０６】
また、カウント値比較部２２は、調整量Ａが第２のラインの出力タイミングを調整する場合の調整量の最大値を超えている場合、ＶＢＥ生成用情報が受信されたフレームの次の１以上のフレームにわたって垂直ブランキング期間の長さの調整量を調整量の最大値Ｖａｄｄ＿ｍａｘまたはＶｄｅｌ＿ｍａｘに設定する。続いて、垂直ブランキング期間の長さの調整量を調整量の最大値Ｖａｄｄ＿ｍａｘまたはＶｄｅｌ＿ｍａｘに設定した最後のフレームの次のフレームにおいて調整量Ａが調整量の最大値以下になった場合、垂直ブランキング期間の長さの調整量を調整量Ａに設定する。
【０１０７】
また、ステップＳ３において、第１のカウント値と第２のカウント値とが一致する場合（ステップＳ３においてＮ）、つまり、同期が取れている場合、カウント値比較部２２は、制御信号として、次のフレームの垂直ブランキング期間の長さの調整量を０に設定した後、ステップＳ１３へ進む（ステップＳ１２）。
【０１０８】
続いて、次のフレームが開始されるまで待機する（ステップＳ１３）。
【０１０９】
続いて、次のフレームが開始されると、制御信号つまり調整量に応じてラインカウンタ１４によるカウントが制御される。その結果、出力タイミング制御部２４は、ラインカウンタ１４のカウント値に応じて、垂直ブランキング期間の長さを調整することにより、アクティブ期間に画像メモリ１６から読み出される画像データの出力タイミングを調整する（ステップＳ１４）。
【０１１０】
例えば、ラインカウンタ１４は、調整量が０の場合、ＶＢＥ生成用情報が受信されたフレームの次のフレームにおいて通常動作する。従って、出力タイミング制御部２４は、垂直ブランキング期間の長さを調整せず、画像データの出力タイミングを調整しない。
【０１１１】
また、ラインカウンタ１４は、調整量がＶａｄｄ＿ｍａｘまたはＡであり、かつ、第２のラインの出力タイミングを遅くする方向に調整する場合、ＶＢＥ生成用情報が受信されたフレームの次の１以上のフレームにわたって、調整量Ｖａｄｄ＿ｍａｘまたはＡの期間、カウントを停止した後、１フレームの先頭ラインからカウントを開始する。従って、出力タイミング制御部２４は、調整量Ｖａｄｄ＿ｍａｘまたはＡの期間、垂直ブランキング期間の長さが長くなるように調整し、その結果、第２のラインの出力タイミングを遅くなる方向に調整する。
【０１１２】
ラインカウンタ１４は、調整量がＶｄｅｌ＿ｍａｘまたはＡであり、かつ、第２のラインの出力タイミングを早くする方向に調整する場合、ＶＢＥ生成用情報が受信されたフレームの次の１以上のフレームにわたって、調整量Ｖｄｅｌ＿ｍａｘまたはＡを初期値として設定して初期値からカウントを開始する。従って、出力タイミング制御部２４は、調整量Ｖｄｅｌ＿ｍａｘまたはＡの期間、垂直ブランキング期間の長さが短くなるように調整し、その結果、第２のラインの出力タイミングを早くなる方向に調整する。
【０１１３】
続いて、ステップＳ２へ戻り、上記の動作を繰り返す。
【０１１４】
次に、垂直ブランキング期間の長さの調整について具体例を挙げて説明する。
【０１１５】
図４は、同期を取り直す際の様子を表す第１の実施形態の概念図である。図４の右側は、ソース側デバイスにおけるフレームの出力タイミング、左側は、シンク側デバイスにおけるフレームの出力タイミングを表す。図４は、第２のラインの出力タイミングが第１のラインの出力タイミングよりも時間的に早い方向（＝図４で上方）にずれ、かつ、第１のカウント値と第２のカウント値との差が調整量の最大値Ｖａｄｄ＿ｍａｘ以下である場合に、第２のラインの出力タイミングを遅くする方向に調整して同期を取り直す際の様子を表す。
【０１１６】
まず、動作開始時にシンク側デバイスは、ＰＳＲによる画像の表示中であり、この期間、ソース側デバイスから画像データおよびＶＢＥ生成用情報は送信されておらず、ＰＳＲ２による選択アップデート等によってＶＢＥ生成用情報が送信され、それを元に第１のカウント値Ｖｅ’が生成されるものとする。また、シンク側デバイスが１つ目のＶＢＥ生成用情報を受信した後は、２つ目以降のＶＢＥ生成用情報が、ソース側デバイスの１フレーム毎に同じ出力タイミングで送信されてくるものとする。これ以後の説明においても同様である。シンク側デバイスでは、通常動作に従って、ラインカウンタが第２のカウント値Ｖｅをカウントしている。
【０１１７】
カウント値比較部２２は、第１のカウント値Ｖｅ’と第２のカウント値Ｖｅとを比較し、第１のカウント値Ｖｅ’が第２のカウント値Ｖｅよりも大きいことから、両者の差Ｖｅ’−Ｖｅを計算し、制御信号として、垂直ブランキング期間の長さの調整量を差Ｖｅ’−Ｖｅに設定して出力する。
【０１１８】
ラインカウンタ１４は、ＶＢＥ生成用情報が受信されたフレームの次のフレームにおいて、制御信号、つまり、調整量に基づいて、Ｖｅ’−Ｖｅの期間、カウントを停止した後、続いて、１フレームの先頭ラインからカウントを開始する。
【０１１９】
出力タイミング制御部２４は、垂直ブランキング期間の長さの調整量の期間、垂直ブランキング期間の長さが長くなるように調整し、第２のラインの出力タイミングを遅くなる方向に制御する。
【０１２０】
これにより、ＶＢＥ生成用情報が受信されたフレームの次のフレームにおいて、垂直ブランキング期間がＶｅ’−Ｖｅの期間だけ長くなり、第１のラインと第２のラインとの間の出力タイミングが一致する（Ｖｅ＋（Ｖｅ’−Ｖｅ）＝Ｖｅ’）。
【０１２１】
ラインカウンタ１４のカウントを停止するために、Ｖｅ’−Ｖｅの期間をカウントする別のカウンタを備えてもよいし、あるいは、ラインカウンタ１４がＶｅ’−Ｖｅの期間をカウントし、続いてリセットしてから、１フレームの先頭ラインからカウントを開始してもよい。
【０１２２】
図５は、同期を取り直す際の様子を表す第２の実施形態の概念図である。図５は、第２のラインの出力タイミングが第１のラインの出力タイミングよりも時間的に遅い方向（＝図５で下方）にずれ、かつ、第１のカウント値と第２のカウント値との差が調整量の最大値Ｖｄｅｌ＿ｍａｘ以下である場合に、第２のラインの出力タイミングを早くする方向に調整して同期を取り直す際の様子を表す。
【０１２３】
カウント値比較部２２は、同様に、第１のカウント値Ｖｅ’と第２のカウント値Ｖｅとを比較し、第２のカウント値Ｖｅが第１のカウント値Ｖｅ’よりも大きいことから、両者の差Ｖｅ−Ｖｅ’を計算し、制御信号として、垂直ブランキング期間の長さの調整量を差Ｖｅ−Ｖｅ’に設定して出力する。
【０１２４】
ラインカウンタ１４は、ＶＢＥ生成用情報が受信されたフレームの次のフレームにおいて、制御信号、つまり、調整量に基づいて、カウントの初期値を、Ｖｅ−Ｖｅ’に設定し、Ｖｅ−Ｖｅ’からカウントを開始する。
【０１２５】
出力タイミング制御部２４は、垂直ブランキング期間の長さの調整量の期間、垂直ブランキング期間の長さが短くなるように調整し、第２のラインの出力タイミングを早くなる方向に制御する。
【０１２６】
これにより、ＶＢＥ生成用情報が受信されたフレームの次のフレームにおいて、垂直ブランキング期間がＶｅ−Ｖｅ’の期間だけ短くなり、第１のライン第２のラインとの間の出力タイミングが一致する（Ｖｅ−（Ｖｅ−Ｖｅ’）＝Ｖｅ’）。
【０１２７】
このように、ＰＳＲによる画像の表示中に、第１のラインと第２のラインとの間の出力タイミングがずれた場合であっても、第１のカウント値と第２のカウント値の差分に基づいて垂直ブランキング期間の長さを調整することにより同期を高速かつ確実に取り直すことができる。
【０１２８】
１フレームにおいて垂直ブランキング期間の長さを大幅に変動させると、液晶パネル上での画像の表示に影響が現れる。従って、画像の表示に影響が出ない程度に１フレームにおける垂直ブランキング期間の長さの調整量を抑える必要がある。また、第２のラインの出力タイミングを遅くする方向に調整する場合の調整量には比較的余裕があるが、早くする方向に調整する場合、先頭ラインから第２のラインまでの期間を短くするため、調整量にはあまり余裕がない。
【０１２９】
調整量を決定する１つの要因は、液晶パネルの特性である。液晶パネルの特性に応じて、画像処理装置１０内のＰＳＲ制御部にレジスタを設けて、第２のラインの出力タイミングの調整量の最大値Ｖａｄｄ＿ｍａｘおよびＶｄｅｌ＿ｍａｘを定義して、１フレームにおける調整量を最大値に制限し、かつ、複数フレームにわたって調整することにより、画像の表示に影響が出ない程度に調整量を抑えることができる。
【０１３０】
図６は、同期を取り直す際の様子を表す第３の実施形態の概念図である。図６は、第２のラインの出力タイミングが第１のラインの出力タイミングよりも時間的に早い方向（＝図６で上方）にずれ、かつ、第１のカウント値と第２のカウント値との差が調整量の最大値Ｖａｄｄ＿ｍａｘを超えている場合に、第２のラインの出力タイミングを遅くする方向に調整して同期を取り直す際の様子を表す。
【０１３１】
カウント値比較部２２は、同様に、第１のカウント値Ｖｅ’と第２のカウント値Ｖｅとを比較してＶｅ’−Ｖｅを計算し、本実施形態の場合、Ｖｅ’−ＶｅがＶａｄｄ＿ｍａｘを超えていることから、制御信号として、Ｖａｄｄ＿ｍａｘを出力する。
【０１３２】
ラインカウンタ１４は、ＶＢＥ生成用情報が受信されたフレームの次のフレームにおいて、制御信号に基づいて、Ｖａｄｄ＿ｍａｘの期間、カウントを停止した後、続いて、１フレームの先頭ラインからカウントを開始する。これにより、ＶＢＥ生成用情報が受信されたフレームの次のフレームにおいて、垂直ブランキング期間がＶａｄｄ＿ｍａｘの期間だけ長くなる。
【０１３３】
続いて、カウント値比較部２２は、同様に、ＶＢＥ生成用情報が受信されたフレームの２フレーム後において、Ｖｅ’−Ｖｅを計算し、本実施形態の場合、Ｖｅ’−ＶｅがＶａｄｄ＿ｍａｘ以下であることから、制御信号として、Ｖｅ’−Ｖｅを出力する。
【０１３４】
ラインカウンタ１４は、ＶＢＥ生成用情報が受信されたフレームの２フレーム後において、制御信号に基づいて、Ｖｅ’−Ｖｅの期間、カウントを停止した後、続いて、１フレームの先頭ラインからカウントを開始する。これにより、ＶＢＥ生成用情報が受信されたフレームの２フレーム後において、垂直ブランキング期間がＶｅ’−Ｖｅの期間だけ長くなり、第１のラインの出力タイミングと第２のラインの出力タイミングとが一致する。
【０１３５】
図７は、同期を取り直す際の様子を表す第４の実施形態の概念図である。図７は、第２のラインの出力タイミングが第１のラインの出力タイミングよりも時間的に遅い方向（＝図７で下方）にずれ、かつ、第１のカウント値と第２のカウント値との差が調整量の最大値Ｖｄｅｌ＿ｍａｘを超えている場合に、第２のラインの出力タイミングを早くする方向に調整して同期を取り直す際の様子を表す。
【０１３６】
図７において、第２のラインの出力タイミングは、ＶＢＥ生成用情報が受信されたフレームの次のフレームにあると考えることができる。従って、ＶＢＥ生成用情報が受信されたフレームにおける第２のラインに対応する第２のカウント値をＶｅとすると、ＶＢＥ生成用情報が受信されたフレームの次のフレームにおける第２のラインに対応する第２のカウント値は、Ｖｅ＋（Ｖｂ＋Ｖａ）となる。
【０１３７】
カウント値比較部２２は、同様に、第１のカウント値Ｖｅ’と第２のカウント値Ｖｅ＋（Ｖｂ＋Ｖａ）とを比較し、第２のカウント値Ｖｅ＋（Ｖｂ＋Ｖａ）が第１のカウント値Ｖｅ’よりも大きいことから、Ｖｅ−Ｖｅ’＋（Ｖｂ＋Ｖａ）を計算する。つまり、Ｖｅ−Ｖｅ’＋（Ｖｂ＋Ｖａ）は、第１のカウント値Ｖｅ’と、ＶＢＥ生成用情報が受信されたフレームの次のフレームにおける第２のカウント値Ｖｅ＋（Ｖｂ＋Ｖａ）との間の差を表す。カウント値比較部２２は、本実施形態の場合、Ｖｅ−Ｖｅ’＋（Ｖｂ＋Ｖａ）がＶｄｅｌ＿ｍａｘを超えていることから、制御信号として、Ｖｄｅｌ＿ｍａｘを出力する。
【０１３８】
ラインカウンタ１４は、ＶＢＥ生成用情報が受信されたフレームの次のフレームにおいて、制御信号に基づいて、カウント値の初期値を、Ｖｄｅｌ＿ｍａｘに設定し、Ｖｄｅｌ＿ｍａｘからカウントを開始する。これにより、ＶＢＥ生成用情報が受信されたフレームの次のフレームにおいて、垂直ブランキング期間がＶｄｅｌ＿ｍａｘの期間だけ短くなる。また、第２のラインの出力タイミングは、Ｖｅ＋（Ｖｂ＋Ｖａ）からＶｄｅｌ＿ｍａｘの期間だけ短くなり、Ｖｅ＋（Ｖｂ＋Ｖａ）−Ｖｄｅｌ＿ｍａｘとなる。
【０１３９】
続いて、カウント値比較部２２は、同様に、ＶＢＥ生成用情報が受信されたフレームの２フレーム後において、第１のカウント値Ｖｅ’と第２のカウント値Ｖｅ＋（Ｖｂ＋Ｖａ）−Ｖｄｅｌ＿ｍａｘとを比較し、第２のカウント値Ｖｅ＋（Ｖｂ＋Ｖａ）−Ｖｄｅｌ＿ｍａｘが第１のカウント値Ｖｅ’よりも大きいことから、Ｖｅ−Ｖｅ’＋（Ｖｂ＋Ｖａ）−Ｖｄｅｌ＿ｍａｘを計算する。つまり、Ｖｅ＋（Ｖｂ＋Ｖａ）−Ｖｄｅｌ＿ｍａｘは、第１のカウント値Ｖｅ’と、ＶＢＥ生成用情報が受信されたフレームの２フレーム後の第２のカウント値Ｖｅとの間の差を表す。カウント値比較部２２は、本実施形態の場合、Ｖｅ−Ｖｅ’＋（Ｖｂ＋Ｖａ）がＶｄｅｌ＿ｍａｘ以下であることから、制御信号として、Ｖｅ−Ｖｅ’＋（Ｖｂ＋Ｖａ）−Ｖｄｅｌ＿ｍａｘを出力する。
【０１４０】
ラインカウンタ１４は、ＶＢＥ生成用情報が受信されたフレームの２フレーム後において、制御信号に基づいて、カウントの初期値を、Ｖｅ−Ｖｅ’＋（Ｖｂ＋Ｖａ）−Ｖｄｅｌ＿ｍａｘに設定し、Ｖｅ−Ｖｅ’＋（Ｖｂ＋Ｖａ）−Ｖｄｅｌ＿ｍａｘからカウントを開始する。これにより、ＶＢＥ生成用情報が受信されたフレームの２フレーム後において、垂直ブランキング期間がＶｅ−Ｖｅ’＋（Ｖｂ＋Ｖａ）−Ｖｄｅｌ＿ｍａｘの期間だけ短くなる。また、第２のラインの出力タイミングは、Ｖｅ＋（Ｖｂ＋Ｖａ）−Ｖｄｅｌ＿ｍａｘからＶｅ−Ｖｅ’＋（Ｖｂ＋Ｖａ）−Ｖｄｅｌ＿ｍａｘの期間だけ短くなってＶｅ’となり、第１のラインの出力タイミングと第２のラインの出力タイミングとが一致する。
【０１４１】
なお、制御信号として、Ｖａｄｄ＿ｍａｘまたはＶｄｅｌ＿ｍａｘを出力する回数は１回に限らない。同期を取り直すまでに必要となるフレーム数は、第１のカウント値Ｖｅ’と第２のカウント値Ｖｅとの差、および、調整量の最大値Ｖａｄｄ＿ｍａｘおよびＶｄｅｌ＿ｍａｘに応じて決定される。
【０１４２】
次に、図８は、本発明の画像処理装置の構成を表す第２の実施形態のブロック図である。図８に示す画像処理装置３０は、メインリンク受信部２８と、ＶＢＥ生成用情報受信部１２と、ラインカウンタ３４と、画像メモリ１６と、メモリ接続部１８と、メモリコントローラ２０と、カウント値比較部４２と、出力タイミング制御部２４と、セレクタ２６とを備えている。
【０１４３】
また、メインリンク受信部２８は、画像データ受信部４４と、リカバリクロック生成部４６と、内部クロック生成部５０と、クロック周波数調整部４８とを備えている。
【０１４４】
画像処理装置３０において、画像データ受信部４４、リカバリクロック生成部４６、内部クロック生成部５０、ＶＢＥ生成用情報受信部１２、画像メモリ１６、メモリ接続部１８、メモリコントローラ２０およびセレクタ２６は、図１に示すものと同じものであるから、同じ符号を付して繰り返しの説明を省略する。また、ラインカウンタ３４およびカウント値比較部４２は、ＰＳＲによる画像の表示を制御するＰＳＲ制御部を構成する。
【０１４５】
クロック周波数調整部４８は、図１に示すものと同様に動作し、さらに、カウント値比較部４２から入力される制御信号に基づいて、ピクセルクロックの周波数を調整する。
【０１４６】
シンク側デバイスは、ソース側デバイスからメインリンクを介して画像データが送信されてくる期間において、クロック周波数調整部４８によって周波数が調整されたピクセルクロックに基づいて動作する。
【０１４７】
クロック周波数調整部４８は、例えば、特許文献５等において提案されているように、小数点を含む逓倍率でクロックを逓倍するデジタル周波数シンセサイザを利用することができる。クロック周波数調整部４８は、デジタル周波数シンセサイザを用いて、ピクセルクロックの逓倍率を変更することによりピクセルクロックの周波数を動作中に調整することができる。
【０１４８】
続いて、ラインカウンタ３４は、ＰＳＲ動作中の通常動作として、クロック周波数調整部４８から入力されるピクセルクロックに同期して、１フレームの先頭ラインからライン数をカウントしてシンク側デバイスのカウント値を出力する。
【０１４９】
続いて、カウント値比較部４２は、ＶＢＥ生成用情報受信部１２に、ＶＢＥ生成用情報が入力され、ＶＢＥ信号を生成したときのシンク側デバイスのラインカウンタの値に換算した第１のカウント値と、ラインカウンタ３４から入力されるシンク側デバイスの第２のカウント値とを比較し、比較の結果に応じて、第１のカウント値と第２のカウント値とが一致するように、つまり、ソース側デバイスとシンク側デバイスとの間の動作タイミングの同期が取れるように、ＶＢＥ生成用情報が受信されたフレームの次の１以上のフレームにわたってクロック周波数調整部４８から出力されるピクセルクロックの周波数を制御する制御信号を出力する。本図のクロック周波数調整部４８において、ピクセルクロックは、画像データ受信期間中は、リカバリクロックに基づいて生成されているが、ＰＳＲ期間中は、データの送信が行われないため、シンク側デバイスの内部クロックに基づいて生成される。
【０１５０】
続いて、出力タイミング制御部２４は、ラインカウンタ３４から入力されるカウント値に応じてシンク側デバイスにおける単位ラインあたりの期間の長さを調整することにより、アクティブ期間に画像メモリ１６から読み出される画像データの出力タイミングを制御する。
【０１５１】
次に、垂直ブランキング期間の長さの調整について具体例を挙げて説明する。
【０１５２】
図９は、同期を取り直す際の様子を表す第５の実施形態の概念図である。図９は、第２のラインの出力タイミングが第１のラインの出力タイミングよりも時間的に早い方向にずれ、かつ、第１のカウント値と第２のカウント値との差に対応するピクセルクロックの周波数の調整量がピクセルクロックの周波数の調整量の最大値以下である場合に、第２のラインの出力タイミングを遅くする方向に調整して同期を取り直す際の様子を表す。
【０１５３】
カウント値比較部４２は、同様に、第１のカウント値Ｖｅ’と第２のカウント値Ｖｅとを比較して両者の差Ｖｅ’−Ｖｅを計算し、制御信号として、ピクセルクロックの周波数の調整量を差Ｖｅ’−Ｖｅに対応する調整量（Ｖａ＋Ｖｂ）／（Ｖａ＋Ｖｂ＋（Ｖｅ’−Ｖｅ））に設定して出力する。
【０１５４】
クロック周波数調整部４８は、ＶＢＥ生成用情報が受信されたフレームの次のフレームにおいて、制御信号、つまり、調整量に基づいて、ピクセルクロックの周波数を、（Ｖａ＋Ｖｂ）／（Ｖａ＋Ｖｂ＋（Ｖｅ’−Ｖｅ））倍に低下させる。
【０１５５】
ラインカウンタ３４は、ＶＢＥ生成用情報が受信されたフレームの次のフレームにおいて、周波数が（Ｖａ＋Ｖｂ）／（Ｖａ＋Ｖｂ＋（Ｖｅ’−Ｖｅ））倍に低下されたピクセルクロックに同期して動作する。
【０１５６】
出力タイミング制御部２４は、ラインカウンタ３４のカウント値に応じて単位ラインあたりの期間が長くなるように調整し、第２のラインの出力タイミングを遅くなる方向に制御する。
【０１５７】
ピクセルクロックの周波数が（Ｖａ＋Ｖｂ）／（Ｖａ＋Ｖｂ＋（Ｖｅ’−Ｖｅ））倍に低下されると、次のフレームの期間は、（Ｖａ＋Ｖｂ＋（Ｖｅ’−Ｖｅ））／（Ｖａ＋Ｖｂ）倍の（Ｖａ＋Ｖｂ＋（Ｖｅ’−Ｖｅ））になる。従って、ＶＢＥ生成用情報が受信されたフレームとその次のフレームとの期間の差は、（Ｖａ＋Ｖｂ＋（Ｖｅ’−Ｖｅ））−（Ｖａ＋Ｖｂ）＝Ｖｅ’−Ｖｅとなる。つまり、ＶＢＥ生成用情報が受信されたフレームの次のフレームにおいて、垂直ブランキング期間の長さがＶｅ’−Ｖｅの期間だけ長くなり、その次のフレームにおいて第１のカウント値Ｖｅ’と第２のカウント値Ｖｅとの間の出力タイミングが一致する。垂直ブランキング期間のライン数は変化しないが、単位ラインあたりの所要時間が、ピクセルクロックの周波数が低下することで、増加することによる。
【０１５８】
図１０は、同期を取り直す際の様子を表す第６の実施形態の概念図である。図１０は、第２のラインの出力タイミングが第１のラインの出力タイミングよりも時間的に遅い方向にずれ、かつ、第１のカウント値と第２のカウント値との差に対応するピクセルクロックの周波数の調整量がピクセルクロックの周波数の調整量の最大値以下である場合に、第２のラインの出力タイミングを早くする方向に調整して同期を取り直す際の様子を表す。
【０１５９】
カウント値比較部４２は、同様に、第１のカウント値Ｖｅ’と第２のカウント値Ｖｅとを比較して両者の差Ｖｅ−Ｖｅ’を計算し、制御信号として、ピクセルクロックの周波数の調整量を差Ｖｅ−Ｖｅ’に対応する調整量（Ｖａ＋Ｖｂ）／（Ｖａ＋Ｖｂ−（Ｖｅ−Ｖｅ’））に設定して出力する。
【０１６０】
クロック周波数調整部４８は、ＶＢＥ生成用情報が受信されたフレームの次のフレームにおいて、制御信号、つまり、調整量に基づいて、ピクセルクロックの周波数を、（Ｖａ＋Ｖｂ）／（Ｖａ＋Ｖｂ−（Ｖｅ−Ｖｅ’））倍に上昇させる。
【０１６１】
ラインカウンタ３４は、ＶＢＥ生成用情報が受信されたフレームの次のフレームにおいて、周波数が（Ｖａ＋Ｖｂ）／（Ｖａ＋Ｖｂ−（Ｖｅ−Ｖｅ’））倍に上昇されたピクセルクロックに同期して動作する。
【０１６２】
出力タイミング制御部２４は、ラインカウンタ３４のカウント値に応じて単位ラインあたりの期間が短くなるように調整し、第２のラインの出力タイミングを早くなる方向に制御する。
【０１６３】
ピクセルクロックの周波数が（Ｖａ＋Ｖｂ）／（Ｖａ＋Ｖｂ−（Ｖｅ−Ｖｅ’））倍に上昇されると、次のフレームの期間は、（Ｖａ＋Ｖｂ−（Ｖｅ−Ｖｅ’））／（Ｖａ＋Ｖｂ）倍の（Ｖａ＋Ｖｂ−（Ｖｅ−Ｖｅ’））になる。従って、ＶＢＥ生成用情報が受信されたフレームとその次のフレームとの期間の差は、（Ｖａ＋Ｖｂ−（Ｖｅ−Ｖｅ’））−（Ｖａ＋Ｖｂ）＝−（Ｖｅ−Ｖｅ’）となる。つまり、ＶＢＥ生成用情報が受信されたフレームの次のフレームにおいて、垂直ブランキング期間の長さがＶｅ−Ｖｅ’の期間だけ短くなり、その次のフレームにおいて第１のカウント値Ｖｅ‘と第２のカウント値Ｖｅとの間の出力タイミングが一致する。垂直ブランキング期間のライン数は変化しないが、単位ラインあたりの所要時間が、ピクセルクロックの周波数が上昇することで、短縮することによる。
【０１６４】
また、第１のカウント値と第２のカウント値とが一致する場合、カウント値比較部４２は、制御信号として、ピクセルクロックの周波数の調整量を０に設定して出力する。調整量が０の場合、クロック周波数調整部４８は、ピクセルクロックの周波数を調整しない。ラインカウンタ３４は、ＶＢＥ生成用情報が受信されたフレームの次のフレームにおいて通常動作する。出力タイミング制御部２４は、単位ラインあたりの期間を調整せず、第２のラインの出力タイミングを制御しない。
【０１６５】
また、調整量がピクセルクロックの周波数の調整量の最大値以下である場合、カウント値比較部４２は、ＶＢＥ生成用情報が受信されたフレームの次のフレームにおけるピクセルクロックの周波数の調整量を前述の差に対応する調整量に設定する。また、調整量がピクセルクロックの周波数の調整量の最大値を超えている場合、ＶＢＥ生成用情報が受信されたフレームの次の１以上のフレームにわたって、調整量を調整量の最大値に設定し、調整量を調整量の最大値に設定した最後のフレームの次のフレームにおいて調整量が調整量の最大値以下になった場合、調整量を差に対応する調整量に設定する。
【０１６６】
このように、ＰＳＲによる画像の表示中に、第１のラインと第２のラインとの間の出力タイミングがずれた場合であっても、ピクセルクロックの周波数を調整することにより同期を高速かつ確実に取り直すことができる。
【０１６７】
ピクセルクロックの周波数の調整量が許容範囲を超えているかどうかは、同様に、画像処理装置３０内のＰＳＲ制御部にレジスタを設けて、ピクセルクロックの周波数の調整量の最大値をあらかじめ定義しておき、１フレームにおける調整量を最大値に制限し、かつ、複数フレームにわたって調整することができる。
【０１６８】
また、第２のラインの出力タイミングが第１のラインの出力タイミングよりも時間的に早い方向にずれている場合でも、遅い方向にずれている場合でも、第２のラインの出力タイミングを遅くする方向に調整することも、早くする方向に調整することも可能である。つまり、画像処理装置１０においては、垂直ブランキング期間のライン数を変更することにより、垂直ブランキング期間の長さを長くすることも短くすることもできる。また、画像処理装置３０においては、ピクセルクロックの周波数を低下させたり上昇させることで、単位ラインあたりの所要時間を増減させることにより、フレームの期間を長くすることも短くすることもできる。
【０１６９】
カウント値比較部２２は、例えば、第１のカウント値Ｖｅ’が第２のカウント値Ｖｅよりも大きいか小さいかによって、第２のラインの出力タイミングを遅くする方向に調整するか早くする方向に調整するかを決定してもよい。例えば、第１のカウント値Ｖｅ’が第２のカウント値Ｖｅよりも小さい場合、第２のラインの出力タイミングを早くする方向に調整し、第１のカウント値Ｖｅ’が第２のカウント値Ｖｅよりも大きい場合、第２のラインの出力タイミングを遅くする方向に調整する。あるいは、この逆に調整してもよい。
【０１７０】
また、第１のカウント値Ｖｅ’が第２のカウント値Ｖｅよりも大きく、かつ、第１のラインの出力タイミングが、シンク側デバイスのアクティブ期間中にある場合でも、第１のカウント値Ｖｅ’と、ＶＢＥ生成用情報が受信されたフレームの第２のカウント値Ｖｅおよびその次のフレームの第２のカウント値Ｖｅとの差に応じて、第２のラインの出力タイミングを遅くする方向に調整するよりも早くする方向に調整した方が早く同期できる場合がある。
【０１７１】
従って、画像処理装置１０内のレジスタに境界値Ｖｂｏｒｄｅｒをあらかじめ定義しておき、カウント値比較部２２は、第１のカウント値Ｖｅ’が境界値Ｖｂｏｒｄｅｒよりも大きいか小さいかによって、第２のラインの出力タイミングを遅くする方向に調整するか早くする方向に調整するかを決定してもよい。例えば、第１のカウント値Ｖｅ’が境界値Ｖｂｏｒｄｅｒよりも小さい場合、第２のラインの出力タイミングを遅くする方向に調整し、第１のカウント値Ｖｅ’が境界値Ｖｂｏｒｄｅｒよりも大きい場合、第２のラインの出力タイミングを早くする方向に調整する。あるいは、この逆に調整してもよい。
【０１７２】
さらに、画像のサイズ情報、例えば、垂直ブランキング期間中のライン数Ｖｂおよびアクティブ期間中のライン数Ｖａが既知の状況である場合、カウント値比較部２２は、第２のラインの出力タイミングを早くする方向に調整して同期を取り直すまでに必要となるフレーム数、および、第２のラインの出力タイミングを遅くする方向に調整して同期を取り直すまでに必要となるフレーム数を計算することによって、どちらの方向に調整する方が早く同期を取り直すことができるのかを判定してもよい。
【０１７３】
垂直ブランキング期間の長さを調整する際に、（Ｖｅ’−Ｖｅ）＞０の場合、第２のラインの出力タイミングを早くする方向に調整して同期するまでに必要なフレーム数は、（Ｖｅ−Ｖｅ’＋Ｖａ＋Ｖｂ＋Ｖｄｅｌ＿ｍａｘ）／Ｖｄｅｌ＿ｍａｘである。一方、第２のラインの出力タイミングを遅くする方向に調整して同期するまでに必要なフレーム数は、（Ｖｅ’−Ｖｅ＋Ｖａｄｄ＿ｍａｘ）／Ｖａｄｄ＿ｍａｘである。
【０１７４】
また、（Ｖｅ’−Ｖｅ）＜０の場合、第２のラインの出力タイミングを早くする方向に調整して同期するまでに必要なフレーム数は、（Ｖｅ−Ｖｅ’＋Ｖｄｅｌ＿ｍａｘ）／Ｖｄｅｌ＿ｍａｘである。一方、第２のラインの出力タイミングを遅くする方向に調整して同期するまでに必要なフレーム数は、（Ｖｅ’−Ｖｅ＋Ｖａ＋Ｖｂ＋Ｖａｄｄ＿ｍａｘ）／Ｖａｄｄ＿ｍａｘである。
【０１７５】
カウント値比較部２２は、第２のラインの出力タイミングを早くする方向に調整して同期を取り直すまでに必要なフレーム数、および、遅くする方向に調整して同期するまでに必要なフレーム数のうち、必要となるフレーム数が少ない方の調整の方向を採用することができる。カウント値比較部４２が、ピクセルクロックの周波数を調整する場合も同様である。
【０１７６】
以上のように、画像処理装置１０および３０では、例えばソース側デバイスが異常状態になって一時的に補助チャネルの通信が途切れる等の異常が発生し、ソース側デバイスとシンク側デバイスとの間の動作タイミングがずれた場合であっても、液晶パネルにおける画像の表示に影響を何ら与えることなく、高速にかつ確実に同期を取り直すことができる。また、ソース側デバイスとシンク側デバイスとの間の動作タイミングが大幅にずれた場合であっても対応することができる。
【０１７７】
以上、本発明について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【符号の説明】
【０１７８】
１０、３０  画像処理装置
１２  ＶＢＥ生成用情報受信部
１４、３４  ラインカウンタ
１６  画像メモリ
１８  メモリ接続部
２０  メモリコントローラ
２２、４２  カウント値比較部
２４  出力タイミング制御部
２６  セレクタ
２８  メインリンク受信部
４４  画像データ受信部
４６  リカバリクロック生成部
４８  クロック周波数調整部
５０  内部クロック生成部
【図１】
2018173496.tif 000003
【図２】
2018173496.tif 000004
【図３】
2018173496.tif 000005
【図４】
2018173496.tif 000006
【図５】
2018173496.tif 000007
【図６】
2018173496.tif 000008
【図７】
2018173496.tif 000009
【図８】
2018173496.tif 000010
【図９】
2018173496.tif 000011
【図１０】
2018173496.tif 000012
【図１１Ａ】
2018173496.tif 000013
【図１１Ｂ】
2018173496.tif 000014
【図１１Ｃ】
2018173496.tif 000015
【図１２】
2018173496.tif 000016
【図１３】
2018173496.tif 000017
【図１４】
2018173496.tif 000018
【図１５】
2018173496.tif 000019
【図１６】
2018173496.tif 000020
【図１７】
2018173496.tif 000021
【図１８】
2018173496.tif 000022
【図１９】
2018173496.tif 000023