(57)【要約】【課題】バーストモードに移行することがないスイッチング電源を提供すること。【解決手段】スイッチング電源１は、制御ＩＣ５を備える。制御ＩＣ５は、電流検出抵抗Ｒ５とスイッチング素子４との間に接続されたセンス端子ＳＥＮＳＥに生じる電圧ＶＳＥＮＳＥと、フォトカプラ８に接続されたフィードバック端子ＦＢに生じる電圧ＶＦＢに基づく値ＶＣＯＭＰと、に基づいて、バーストモードと通常モードとに制御する。制御ＩＣ５は、電圧ＶＳＥＮＳＥが、値ＶＣＯＭＰに達するまで、スイッチング素子４をオンし、電圧ＶＳＥＮＳＥが、値ＶＣＯＭＰに達した場合に、スイッチング素子４をオフする。スイッチング電源１は、さらに、電圧ＶＳＥＮＳＥの傾きを変化させる変化回路９を備える。【選択図】図２
2018196317.tif 000002
【特許請求の範囲】
【請求項１】
フィードバック素子と、
前記フィードバック素子に二次側で接続され、スイッチング電源の出力電圧に応じて前記フィードバック素子に流れる電流を変化させる電圧検出素子と、
前記フィードバック素子に前記スイッチング電源の一次側で接続され、前記スイッチング素子を制御する制御回路と、
前記スイッチング素子に接続された電流検出抵抗と、を備え、
前記制御回路は、
前記電流検出抵抗と前記スイッチング素子との間に接続された第１端子に生じる電圧と、前記フィードバック素子に接続された第２端子に生じる電圧に基づく値と、に基づいて、バーストモードと通常モードとに制御し、
前記第１端子に生じる電圧が、前記第２端子に生じる電圧に基づく値に達するまで、前記スイッチング素子をオンし、前記第１端子に生じる電圧が、前記第２端子に生じる電圧に基づく値に達した場合に、前記スイッチング素子をオフし、
前記第１端子に生じる電圧の傾きを変化させる変化回路をさらに備えることを特徴とするスイッチング電源。
【請求項２】
前記変化回路は、
前記第１端子と前記電流検出抵抗との間にアノードが接続され、カソードが抵抗に接続されたダイオードと、
一端が前記カソードに接続され、他端が基準電位に接続された前記抵抗と、
を有することを特徴とする請求項１に記載のスイッチング電源。
【請求項３】
前記変化回路を動作させる第１モードと、前記変化回路を動作させない第２モードと、を切り替えるためのスイッチをさらに備えることを特徴とする請求項１又は２に記載のスイッチング電源。
【請求項４】
前記変化回路を動作させる第１モードと、前記変化回路を動作させない第２モードと、を切り替えるためのスイッチをさらに備え、
前記スイッチは、前記抵抗の他端と前記基準電位との間に接続されていることを特徴とする請求項１又は２に記載のスイッチング電源。
【請求項５】
前記スイッチは、前記第１モードの場合、オンとなり、前記第２モードの場合、オフとなることを特徴とする請求項４に記載のスイッチング電源。
【請求項６】
前記スイッチは、発光ダイオードと、ＭＯＳＦＥＴと、を有するフォトＭＯＳリレーであり、
制御部と、
コレクタが、前記発光ダイオードのカソードに接続され、
ベースが、前記制御部に接続され、
エミッタが、基準電位に接続された、ｎｐｎ型のバイポーラトランジスタと、をさらに備え、
前記発光ダイオードのアノードは、電流制限抵抗を介して、前記スイッチング電源の出力に接続され、
前記ＭＯＳＦＥＴは、前記抵抗の他端と前記基準電位との間に接続されていることを特徴とする請求項４又は５に記載のスイッチング電源。
【請求項７】
前記制御部は、前記第１モードの場合、前記ベースの電位をハイとすることで、前記スイッチをオンとし、前記第２モードの場合、前記ベースの電位をローとすることで、前記スイッチをオフとすることを特徴とする請求項６に記載のスイッチング電源。
【請求項８】
請求項１〜７のいずれか１項に記載のスイッチング電源と、
前記スイッチング電源からの出力電圧が供給される増幅器と、
を備えることを特徴とする増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フライバック方式のスイッチング電源、及び、増幅装置に関する。
【背景技術】
【０００２】
図６は、従来のフライバック方式のスイッチング電源を示す図である。スイッチング電源１０１は、ＥＭＩフィルター１０２と、整流回路１０３と、コンデンサＣ１０１と、スイッチング素子１０４と、制御ＩＣ１０５と、トランス１０６と、ダイオードＤ１０１と、コンデンサＣ１０２と、シャントレギュレーター１０７と、フォトカプラ１０８と、を備える。
【０００３】
ＥＭＩ（Electro Magnetic Interference）フィルター１０２は、交流電源から入力される交流電圧からノイズを除去する。整流回路１０３は、交流電圧を整流する。コンデンサＣ１０１は、整流回路３が整流した電圧を平滑する。平滑された電圧は、スイッチング素子１０４に供給される。制御ＩＣ１０５（制御回路）は、スイッチング素子１０４を制御する。制御ＩＣ１０５の電源端子ＶＤＤは、トランス１０６の補助巻線１６３に接続されている。制御ＩＣ１０５は、補助巻線１６３から出力された電圧を整流した電源電圧によって動作する。スイッチング素子１０４は、制御ＩＣ１０５により制御され、任意の周波数でスイッチングすることにより、任意の周波数の交流電圧をトランス１０６の一次巻線１６１に供給する。スイッチング素子１０４は、例えば、ｎ型のＭＯＳＦＥＴである。スイッチング素子１０４は、コンデンサＣ１０１からの電圧、又は、接地電位の電圧を一次巻線１６１に供給する。トランス１０６は、一次巻線１６１に供給された電圧を変圧して二次巻線１６２から出力する。ダイオードＤ１０１は、二次巻線１６２からの交流電圧を整流する。コンデンサＣ１０２は、ダイオードＤ１０１が整流した電圧を平滑する。コンデンサＣ１０２が平滑した電圧が、スイッチング電源１０１の出力電圧である。
【０００４】
シャントレギュレーター１０７は、スイッチング電源１０１の二次側でフォトカプラ１０８に接続されている。また、シャントレギュレーター１０７は、スイッチング電源１０１の出力電圧に応じて、フォトカプラ１０８に流れる電流を変化させる。シャントレギュレーター１０７のリファレンス端子は、抵抗Ｒ１０２と抵抗Ｒ１０３との間に接続されている。シャントレギュレーター１０７のカソードは、フォトカプラ１０８（発光ダイオードのカソード）に接続されている。シャントレギュレーター１０７のアノードは、接地電位に接続されている。
【０００５】
フォトカプラ１０８（フィードバック素子）は、発光ダイオードと、フォトトランジスタと、を有する。発光ダイオードのアノードには、抵抗Ｒ１０１を介して、スイッチング電源１０１の出力電圧が供給される。発光ダイオードのカソードは、シャントレギュレーター１０７に接続されている。フォトトランジスタのコレクタは、制御ＩＣ１０５のフィードバック端子ＦＢに接続されている。フォトトランジスタのエミッタは、接地電位に接続されている。抵抗Ｒ１０４の一端には、スイッチング電源１０１の出力電圧が供給される。抵抗Ｒ１０４の他端は、シャントレギュレーター１０７に接続されている。制御ＩＣ１０５は、フォトカプラ１０８にスイッチング電源１０１の一次側で接続されている。
【０００６】
シャントレギュレーター１０７は、リファレンス端子に入力される、スイッチング電源１０１の出力電圧の抵抗Ｒ１０２と抵抗Ｒ１０３とによる分圧に応じて、カソードの吸い込み電流が増減する。シャントレギュレーター１０７は、リファレンス端子の電圧が高いほど、カソードの吸い込み電流が増加する。また、シャントレギュレーター１０７は、リファレンス端子の電圧が低いほど、カソードの吸い込み電流が減少する。
【０００７】
フォトカプラ１０８においては、シャントレギュレーター１０７の吸い込み電流の増減に応じて、発光ダイオードの電流が増減する。フォトトランジスタの電流の増減は、制御ＩＣ１０５のフィードバック端子ＦＢの電圧を変化させる。ここで、制御ＩＣ１０５のフィードバック端子ＦＢには、抵抗を介して、電源が接続されている。このため、フォトトランジスタの電流が増加するほど、フィードバック端子ＦＢの電圧は、減少する。制御ＩＣ１０５は、フィードバック端子ＦＢの電圧に応じて、スイッチング素子１０４によるオン／オフのデューティーを変化させて、スイッチング電源１０１の出力電圧を調整する。
【０００８】
制御ＩＣは、スタンバイ、及び、軽負荷時に、消費電力を軽減するために、スイッチングを停止させるバーストモードを搭載している（バーストモードについては、特許文献１参照。）。クラスＤアンプのオーディオ等は、大信号時に、大きな電力を消費するが、小信号時に、ほとんど電力を消費しない。バーストモードを搭載した制御ＩＣを備えるスイッチング電源は、小信号時に、軽負荷のため、バーストモードに移行する。バーストモードは、可聴帯域内の周波数となる周期で起こるため、音質（品質レベル）で悪影響を与える。
【０００９】
バーストモードを終わらせるためには、以下の条件を満たす必要がある。
連続動作時の一次側から二次側へ伝送する電力≦二次側から出力される電力
すなわち、スイッチング電源がオーディオシステムに電力を供給している場合、オーディオシステムの定常消費電力が、連続動作時の一次側から二次側へ伝送する電力よりも少なければ、バーストモードとなる。
【００１０】
制御ＩＣは、フィードバック端子の電圧ＶＦＢによって、ＰＷＭの周波数を制御している。図７は、ＰＷＭの周波数とフィードバック端子の電圧ＶＦＢとの関係を示す図である。横軸は、電圧ＶＦＢ、縦軸は、周波数を示している。電圧ＶＦＢがＶＦＢ−Ｎ以上の場合、周波数は、６５ｋＨｚ固定となる。電圧ＶＦＢが、ＶＦＢ−ＮとＶＦＢ−Ｇとの間である場合、スイッチング素子のオフ時間が変化することで、周波数が、２３ｋＨｚから６５ｋＨｚまでの間で変化する。電圧ＶＦＢが、ＶＦＢ−ＧとＶＦＢ−ＺＤＣとの間である場合、周波数は、２３ｋＨｚである。電圧ＶＦＢが、ＶＦＢ−ＺＤＣよりも小さくなると、スイッチング素子は、オフとなる。電圧ＶＦＢが、ＶＦＢ−ＺＤＣＲとなると、スイッチング素子がオンし、周波数が、２３ｋＨｚとなる。
【００１１】
ここで、出力電力が大きいほど、ＶＦＢが高くなる。出力電力が小さいとき、ＶＦＢが、所定の閾値（上述のＶＦＢ−ＺＤＣ）よりも小さくなると、バースト（スイッチング停止）する。それによって、出力電圧が降下し、ＶＦＢが補正のために上昇する。ＶＦＢが所定の閾値（上述のＶＦＢ−ＺＤＣＲ）より大きくなると、スイッチングを開始する。この繰り返しがバーストモードである。
【００１２】
図８は、図６の一部を示す図である。スイッチング素子１０４のソースには、電流検出抵抗Ｒ１０５が接続されている。また、制御ＩＣ１０５のセンス端子ＳＥＮＳＥは、抵抗Ｒ１０６を介して、スイッチング素子１０５のソースと、電流検出抵抗Ｒ１０５と、の間に接続されている。
【００１３】
制御ＩＣ１０５は、電流リミット機能を備えている。具体的には、制御ＩＣ１０５は、センス端子ＳＥＮＳＥの電圧ＶＳＥＮＳＥが０．８Ｖに達すると、電流プロテクトのため、スイッチング素子１０４の動作を停止する。また、制御ＩＣ１０５は、上述のように、ＰＷＭのデューティーを制御する機能を有する。制御ＩＣ１０５は、ＶＳＥＮＳＥとＶＣＯＭＰとに基づいて、スイッチング素子のオン時間を決定している。ここで、ＶＣＯＭＰ＝（ＶＦＢ−０．６）／４である。制御ＩＣ１０５は、ＶＳＥＮＳＥがＶＣＯＭＰに達すると、スイッチング素子１０４を即座にオフする。スイッチング素子１０４のオン時間が短いほど、１スイッチングあたりの二次側へ伝送する電力が小さい。すなわち、連続動作開始時の電流が小さくなる。問題としては、最大電流（電流リミット値）を増やすと、電流検出抵抗Ｒ１０５の抵抗値を下げなくてはならない。この場合、図９に示すように、ＶＳＥＮＳＥがＶＣＯＭＰに達するまでの時間が伸びるので、スイッチング素子１０４のオン時間が伸びてしまう。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２０１０−２０６９４９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
スイッチング素子のオン時間が長いと、連続動作時の一次側から二次側へ伝送する電力が、二次側から出力される電力よりも大きくなり、バーストモードに移行するという問題がある。
【００１６】
本発明の目的は、バーストモードに移行することがないスイッチング電源を提供することである。
【課題を解決するための手段】
【００１７】
第１の発明のスイッチング電源は、フィードバック素子と、前記フィードバック素子に二次側で接続され、スイッチング電源の出力電圧に応じて前記フィードバック素子に流れる電流を変化させる電圧検出素子と、前記フィードバック素子に前記スイッチング電源の一次側で接続され、前記スイッチング素子を制御する制御回路と、前記スイッチング素子に接続された電流検出抵抗と、を備え、前記制御回路は、前記電流検出抵抗と前記スイッチング素子との間に接続された第１端子に生じる電圧と、前記フィードバック素子に接続された第２端子に生じる電圧に基づく値と、に基づいて、バーストモードと通常モードとに制御し、前記第１端子に生じる電圧が、前記第２端子に生じる電圧に基づく値に達するまで、前記スイッチング素子をオンし、前記第１端子に生じる電圧が、前記第２端子に生じる電圧に基づく値に達した場合に、前記スイッチング素子をオフし、前記第１端子に生じる電圧の傾きを変化させる変化回路をさらに備えることを特徴とする。
【００１８】
本発明では、変化回路は、電流検出抵抗とスイッチング素子との間に接続された制御回路の第１端子に生じる電圧の傾きを変化させる。ここで、制御回路は、第１端子に生じる電圧が、フィードバック素子に接続された第２端子に生じる電圧に基づく値に達するまで、スイッチング素子をオンする。また、制御回路は、第１端子に生じる電圧が、第２端子に生じる電圧に基づく値に達した場合に、スイッチング素子をオフする。変化回路により、第１端子に生じる電圧の傾きが変化するため、第１端子に生じる電圧の傾きが大きくなるように、電流検出抵抗の抵抗値を大きくすることができる。これにより、スイッチング素子のオン時間が短くなるため、スイッチング電源がバーストモードに移行することがない。
【００１９】
第２の発明のスイッチング電源は、第１の発明のスイッチング電源において、前記変化回路は、前記第１端子と前記電流検出抵抗との間にアノードが接続され、カソードが抵抗に接続されたダイオードと、一端が前記カソードに接続され、他端が基準電位に接続された前記抵抗と、を有することを特徴とする。
【００２０】
本発明では、変化回路は、ダイオードと抵抗とを有する。ダイオードのアノードは、第１端子と電流検出抵抗との間に接続されている。ダイオードのカソードは、抵抗に接続されている。また、抵抗の一端は、カソードに接続されている。抵抗の他端は、基準電位に接続されている。ここで、電流検出抵抗に発生する電圧が、ダイオードの順方向電圧より大きくなると、ダイオードに電流が流れる。これにより、第１端子に生じる電圧の傾きが小さくなる。
【００２１】
第３の発明のスイッチング電源は、第１又は第２の発明のスイッチング電源において、前記変化回路を動作させる第１モードと、前記変化回路を動作させない第２モードと、を切り替えるためのスイッチをさらに備えることを特徴とする。
【００２２】
バーストモードは、軽負荷時の消費電力を削減するという役割がある。このため、スイッチング電源と増幅器とを含む増幅装置において、音楽を再生（音声信号を増幅）していない場合（例えば、ネットワークスタンバイ時など）は、バーストモードにより、スイッチング頻度を減らすことが好ましい。本発明では、変化回路を動作させる第１モードと、変化回路を動作させない第２モードと、を切り替えるためのスイッチを備える。これにより、変化回路を動作させず、スイッチング電源をバーストモードに移行させ、省電力を実現することができる。
【００２３】
第４の発明のスイッチング電源は、第１又は第２の発明のスイッチング電源において、前記変化回路を動作させる第１モードと、前記変化回路を動作させない第２モードと、を切り替えるためのスイッチをさらに備え、前記スイッチは、前記抵抗の他端と前記基準電位との間に接続されていることを特徴とする。
【００２４】
第５の発明のスイッチング電源は、第４の発明のスイッチング電源において、前記スイッチは、前記第１モードの場合、オンとなり、前記第２モードの場合、オフとなることを特徴とする。
【００２５】
第６の発明のスイッチング電源は、第４又は第５の発明のスイッチング電源において、前記スイッチは、発光ダイオードと、ＭＯＳＦＥＴと、を有するフォトＭＯＳリレーであり、制御部と、コレクタが、前記発光ダイオードのカソードに接続され、ベースが、前記制御部に接続され、エミッタが、基準電位に接続された、ｎｐｎ型のバイポーラトランジスタと、をさらに備え、前記発光ダイオードのアノードは、電流制限抵抗を介して、前記スイッチング電源の出力に接続され、前記ＭＯＳＦＥＴは、前記抵抗の他端と前記基準電位との間に接続されていることを特徴とする。
【００２６】
第７の発明のスイッチング電源は、第６の発明のスイッチング電源において、前記制御部は、前記第１モードの場合、前記ベースの電位をハイとすることで、前記スイッチをオンとし、前記第２モードの場合、前記ベースの電位をローとすることで、前記スイッチをオフとすることを特徴とする。
【００２７】
本発明では、制御部は、第１モードの場合、バイポーラトランジスタのベースの電位をハイとする。これにより、ｎｐｎ型のバイポーラトランジスタがオンとなり、発光ダイオードが発光し、スイッチ（フォトＭＯＳリレー）がオンとなる。また、制御部は、第２モードの場合、バイポーラトランジスタのベースの電位をローとする。これにより、ｎｐｎ型のバイポーラトランジスタがオフとなり、発光ダイオードが発光せず、スイッチ（フォトＭＯＳリレー）がオフとなる。
【００２８】
第８の発明の増幅装置は、第１〜第７のいずれかの発明のスイッチング電源と、前記スイッチング電源からの出力電圧が供給される増幅器と、を備えることを特徴とする。
【００２９】
本発明では、増幅器にスイッチング電源からの出力電圧が供給される。スイッチング電源がバーストモードに移行することがないため、音質が良い。
【発明の効果】
【００３０】
本発明によれば、スイッチング電源がバーストモードに移行することがない。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施形態に係るスイッチング電源の回路構成を示す図である。
【図２】センス端子に生じる電圧を示す図である。
【図３】ノイズレベル等を示す表である。
【図４】変形例に係るスイッチング電源の一部を示す図である。
【図５】変形例に係るスイッチング電源の一部を示す図である。
【図６】従来のフライバック方式のスイッチング電源を示す図である。
【図７】ＰＷＭの周波数とフィードバック端子の電圧との関係を示す図である。
【図８】図６の一部を示す図である。
【図９】センス端子の電圧を示す図である。
【発明を実施するための形態】
【００３２】
以下、本発明の実施形態について説明する。図１は、本発明の実施形態に係るスイッチング電源の回路構成を示す図である。スイッチング電源１は、ＥＭＩフィルター２と、整流回路３と、コンデンサＣ１と、スイッチング素子４と、制御ＩＣ５と、トランス６と、ダイオードＤ１と、コンデンサＣ２と、シャントレギュレーター７と、フォトカプラ８と、を備える。
【００３３】
ＥＭＩ（Electro Magnetic Interference）フィルター２は、交流電源から入力される交流電圧からノイズを除去する。整流回路３は、交流電圧を整流する。コンデンサＣ１は、整流回路３が整流した電圧を平滑する。平滑された電圧は、スイッチング素子４に供給される。制御ＩＣ５（制御回路）は、スイッチング素子４を制御する。制御ＩＣ５の電源端子ＶＤＤは、トランス６の補助巻線６３に接続されている。制御ＩＣ５は、補助巻線６３から出力された電圧を整流した電源電圧によって動作する。スイッチング素子４は、制御ＩＣ５により制御され、任意の周波数でスイッチングすることにより、任意の周波数の交流電圧をトランス６の一次巻線６１に供給する。スイッチング素子４は、例えば、ｎ型のＭＯＳＦＥＴである。スイッチング素子４は、コンデンサＣ１からの電圧、又は、接地電位の電圧を一次巻線６１に供給する。トランス６は、一次巻線６１に供給された電圧を変圧して二次巻線６２から出力する。ダイオードＤ１は、二次巻線６２からの交流電圧を整流する。コンデンサＣ２は、ダイオードＤ１が整流した電圧を平滑する。コンデンサＣ２が平滑した電圧が、スイッチング電源１の出力電圧である。
【００３４】
スイッチング電源１からの出力電圧は、図示しない増幅器に供給される。スイッチング電源１と増幅器とで増幅装置が構成される。
【００３５】
シャントレギュレーター７（電圧検出素子）は、スイッチング電源１の二次側でフォトカプラ８に接続されている。また、シャントレギュレーター７は、スイッチング電源１の出力電圧に応じて、フォトカプラ８に流れる電流を変化させる。シャントレギュレーター７のリファレンス端子は、抵抗Ｒ２と抵抗Ｒ３との間に接続されている。シャントレギュレーター７のカソードは、フォトカプラ８（発光ダイオードのカソード）に接続されている。シャントレギュレーター７のアノードは、接地電位に接続されている。
【００３６】
フォトカプラ８（フィードバック素子）は、発光ダイオードと、フォトトランジスタと、を有する。発光ダイオードのアノードには、抵抗Ｒ１を介して、スイッチング電源１の出力電圧が供給される。発光ダイオードのカソードは、シャントレギュレーター７に接続されている。フォトトランジスタのコレクタは、制御ＩＣ５のフィードバック端子ＦＢに接続されている。フォトトランジスタのエミッタは、接地電位に接続されている。抵抗Ｒ４の一端には、スイッチング電源１の出力電圧が供給される。抵抗Ｒ４の他端は、シャントレギュレーター７に接続されている。制御ＩＣ５は、フォトカプラ８にスイッチング電源１の一次側で接続されている。
【００３７】
シャントレギュレーター７は、リファレンス端子に入力される、スイッチング電源１の出力電圧の抵抗Ｒ２と抵抗Ｒ３とによる分圧に応じて、カソードの吸い込み電流が増減する。シャントレギュレーター７は、リファレンス端子の電圧が高いほど、カソードの吸い込み電流が増加する。また、シャントレギュレーター７は、リファレンス端子の電圧が低いほど、カソードの吸い込み電流が減少する。
【００３８】
フォトカプラ８においては、シャントレギュレーター７の吸い込み電流の増減に応じて、発光ダイオードの電流が増減する。フォトトランジスタの電流の増減は、制御ＩＣ５のフィードバック端子ＦＢの電圧を変化させる。ここで、制御ＩＣ５のフィードバック端子ＦＢには、抵抗を介して、電源が接続されている。このため、フォトトランジスタの電流が増加するほど、フィードバック端子ＦＢの電圧は、減少する。制御ＩＣ５は、フィードバック端子ＦＢの電圧に応じて、スイッチング素子４によるオン／オフのデューティーを変化させて、スイッチング電源１の出力電圧を調整する。
【００３９】
スイッチング素子４のソースには、電流検出抵抗Ｒ５が接続されている。スイッチング電源１は、さらに、変化回路９を備える。変化回路９は、制御ＩＣ５のセンス端子ＳＥＮＳＥ（第１端子）に生じる電圧の傾きを変化させる。制御ＩＣ５のセンス端子ＳＥＮＳＥは、抵抗Ｒ６を介して、スイッチング素子４のソースと電流検出抵抗Ｒ５との間に接続されている。変化回路９は、ダイオードＤ２と、抵抗Ｒ７と、を備える。ダイオードＤ２は、ショットキーダイオードである。ダイオードＤ２のアノードは、センス端子ＳＥＮＳＥと電流検出抵抗Ｒ５との間に接続されている。ダイオードＤ２のカソードは、抵抗Ｒ７に接続されている。抵抗Ｒ７の一端は、ダイオードＤ２のカソードに接続されている。抵抗Ｒ７の他端は、接地電位（基準電位）に接続されている。
【００４０】
電流検出抵抗Ｒ５に発生する電圧が、ダイオードＤ２の順方向電圧より大きくなると、ダイオードＤ２に電流が流れる。これにより、センス端子ＳＥＮＳＥに生じる電圧ＶＳＥＮＳＥの傾きが小さくなる。
【００４１】
図２は、センス端子ＳＥＮＳＥに生じる電圧ＶＳＥＮＳＥを示す図である。横軸は、時間、縦軸は、電圧を示している。制御ＩＣ５は、センス端子ＳＥＮＳＥに生じる電圧が、０．８Ｖに達すると、電流プロテクトのため、スイッチング素子５の動作を停止する。また、制御ＩＣ５は、センス端子ＳＥＮＳＥに生じる電圧ＶＳＥＮＳＥと、フィードバック端子ＦＢ（第２端子）に生じる電圧ＶＦＢに基づく値ＶＣＯＭＰと、に基づいて、通常モードとバースモードとに制御する。制御ＩＣ５は、センス端子ＳＥＮＳＥに生じる電圧ＶＳＥＮＳＥが、フィードバック端子ＦＢに生じる電圧ＶＦＢに基づく値ＶＣＯＭＰに達するまで、スイッチング素子４をオンする。ここで、ＶＣＯＭＰ＝（ＶＦＢ−０．６）／４である。また、制御ＩＣ５は、ＶＳＥＮＳＥがＶＣＯＭＰに達した場合、スイッチング素子をオフする。
【００４２】
図２において、点線は、変化回路９がない場合のＶＳＥＮＳＥである。実線は、本実施形態におけるＶＳＥＮＳＥである。図２に示すように、本実施形態においては、二段階の傾きを設けている。そして、スイッチング素子５が連続動作を開始する電圧領域のみ、傾きを大きくすることで、軽負荷時のオン時間を短くすることができる。また、所定のポイントから傾きを小さくすることで、電流プロテクトまでの時間を伸ばすことができる。
【００４３】
図３は、ノイズレベル等を示す表である。図３（ａ）は、変化回路９がない場合の表である。図３（ｂ）は、変化回路           ９がある場合の表である。図示するように、２００ｍＡ、３００ｍＡでのノイズが著しく改善している。
【００４４】
以上説明したように、本実施形態では、変化回路９は、電流検出抵抗Ｒ５とスイッチング素子４との間に接続された制御ＩＣ５のセンス端子ＳＥＮＳＥに生じる電圧ＶＳＥＮＳＥの傾きを変化させる。ここで、制御ＩＣ５は、センス端子ＳＥＮＳＥに生じる電圧ＶＳＥＮＳＥが、フォトカプラ８に接続されたフィードバック端子ＦＢに生じる電圧ＶＦＢに基づく値ＶＣＯＭＰに達するまで、スイッチング素子４をオンする。また、制御ＩＣ５は、センス端子ＳＥＮＳＥに生じる電圧が、フィードバック端子ＦＢに生じる電圧ＶＦＢに基づく値ＶＣＯＭＰに達した場合に、スイッチング素子４をオフする。変化回路９により、センス端子ＳＥＮＳＥに生じる電圧ＶＳＥＮＳＥの傾きが変化するため、センス端子ＳＥＮＳＥに生じる電圧ＶＳＥＮＳＥの傾きが大きくなるように、電流検出抵抗Ｒ５の抵抗値を大きくすることができる。これにより、スイッチング素子４のオン時間が短くなるため、スイッチング電源１がバーストモードに移行することがない。
【００４５】
また、本実施形態では、変化回路９は、ダイオードＤ２と抵抗Ｒ７とを有する。ダイオードＤ２のアノードは、センス端子ＳＥＮＳＥと電流検出抵抗Ｒ５との間に接続されている。ダイオードＤ２のカソードは、抵抗Ｒ７に接続されている。また、抵抗Ｒ７の一端は、カソードに接続されている。抵抗Ｒ７の他端は、基準電位（接地電位）に接続されている。ここで、電流検出抵抗Ｒ５に発生する電圧が、ダイオードＤ２の順方向電圧より大きくなると、ダイオードＤ２に電流が流れる。これにより、センス端子ＳＥＮＳＥに生じる電圧ＶＳＥＮＳＥの傾きが小さくなる。
【００４６】
また、本実施形態では、増幅器にスイッチング電源１からの出力電圧が供給される。スイッチング電源１がバーストモードに移行することがないため、音質が良い。
【００４７】
以上、本発明の実施形態について説明したが、本発明を適用可能な形態は、上述の実施形態には限られるものではなく、以下に例示するように、本発明の趣旨を逸脱しない範囲で適宜変更を加えることが可能である。
【００４８】
上述の実施形態においては、変化回路９により、スイッチング電源１がバーストモードに移行することがない。しかしながら、バーストモードは、軽負荷時の消費電力を削減するという役割がある。このため、スイッチング電源１と増幅器とを含む増幅装置において、音楽を再生（音声信号を増幅）していない場合（例えば、ネットワークスタンバイ時など）は、バーストモードにより、スイッチング頻度を減らすことが好ましい。
【００４９】
図４は、変形例に係るスイッチング電源の一部を示す図である。スイッチング電源１は、さらに、スイッチ１０を備える。スイッチ１０は、変化回路９を動作させるバースト回避モード（第１モード）と、変化回路９を動作させないバースト非回避モード（第２モード）と、を切り替えるためのスイッチである。スイッチ１０は、抵抗Ｒ７の他端と基準電位との間に接続されている。音楽再生時、すなわち、出力がミュートされていない場合（ミュート：オフ）、スイッチ１０は、オンとなる。このため、変化回路９が動作し、スイッチング電源１がバーストモードに移行することがなく、音質がよい。
【００５０】
一方で、ネットワークスタンバイ時などの音楽再生停止時、すなわち、出力がミュートされている場合（ミュート：オン）、スイッチ１０は、オフとなる。このため、変化回路９が動作せず、スイッチング電源１がバーストモードに移行し、省電力となる。図２において、点線は、バースト非回避モード時である。実線は、バースト回避モード時である。点線で示すように、スイッチング素子４のオン時間が長くなるため、スイッチング電源１は、バーストモードに移行する。
【００５１】
スイッチ１０は、具体的には、図５に示すように、フォトＭＯＳリレーである。フォトＭＯＳリレー１０は、発光ダイオードと、ＭＯＳＦＥＴと、を有する。スイッチング電源１は、さらに、図示しないマイクロコンピューター（制御部）と、バイポーラトランジスタＱ１と、を備える。バイポーラトランジスタＱ１は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ１のベースは、抵抗Ｒ８を介して、マイクロコンピューターに接続されている。バイポーラトランジスタＱ１のコレクタは、発光ダイオードのカソードに接続されている。バイポーラトランジスタＱ１のエミッタは、基準電位に接続されている。抵抗Ｒ９の一端は、バイポーラトランジスタＱ１のベースと抵抗Ｒ８との間に接続されている。抵抗Ｒ９の他端は、基準電位に接続されている。
【００５２】
発光ダイオードのアノードは、電流制限抵抗Ｒ１０を介して、スイッチング電源１の出力に接続されている。ＭＯＳＦＥＴは、抵抗Ｒ７の他端と基準電位との間に接続されている。なお、スイッチング電源１の一次側と二次側とは、フォトＭＯＳリレー１０等により絶縁されている。
【００５３】
マイクロコンピューターは、バースト回避モードの場合、ベースの電位をハイとする。これにより、バイポーラトランジスタＱ１がオンの状態となり、発光ダイオードが発光するため、フォトＭＯＳリレー１０がオンとなる。また、マイクロコンピューターは、バースト非回避モードの場合、ベースの電位をローとする。これにより、バイポーラトランジスタＱ１がオフの状態であるため、発光ダイオードが発光せず、フォトＭＯＳリレー１０がオフとなる。
【００５４】
上述の実施形態においては、センス端子ＶＳＥＮＳＥに生じる電圧ＶＳＥＮＳＥの傾きが二段階で変化されている。これに限らず、三段階以上であってもよい。
【産業上の利用可能性】
【００５５】
本発明は、フライバック方式のスイッチング電源、及び、増幅装置に関する。
【符号の説明】
【００５６】
１  スイッチング電源
４  スイッチング素子
５  制御ＩＣ（制御回路）
７  シャントレギュレーター（電圧検出素子）
８  フォトカプラ（フィードバック素子）
９  変化回路
１０  スイッチ、フォトＭＯＳリレー
Ｄ２  ダイオード
Ｑ１  バイポーラトランジスタ
Ｒ５  電流検出抵抗
Ｒ７  抵抗
Ｒ１０  電流制限抵抗
【図１】
2018196317.tif 000003
【図２】
2018196317.tif 000004
【図３】
2018196317.tif 000005
【図４】
2018196317.tif 000006
【図５】
2018196317.tif 000007
【図６】
2018196317.tif 000008
【図７】
2018196317.tif 000009
【図８】
2018196317.tif 000010
【図９】
2018196317.tif 000011