(57)【要約】      （修正有）【課題】ＡＦ行及び通常行のそれぞれの黒レベル補正を適切に行う撮像装置を提供する。【解決手段】補正処理部６０２は、行方向に対して第１のグループに属し、合成された電荷に応じた信号を読み出す第１のモードと、行方向に対して第１のグループと異なる第２のグループに属し、少なくとも１つの電荷に応じた信号と、それぞれの電荷を合成して読み出す第２のモードと、第１のモードの信号の第１の補正値と、第２のモードの第２の補正値及び第３の補正値とをそれぞれ生成する補正値生成部１１０１と、第１の補正値と第２及び第３の補正値を保持する補正値保持部１１０２と、第１のグループの開始行及び終了行における第１の補正値を保持し、開始行から終了行に至る第１の補正値の変化量を算出する変化量算出部１１０３と、変化量算出部で算出した変化量に基づいて更新される第２及び第３の補正値を用いて、第２のモードの信号を補正する補正部１１０４を有する。【選択図】図１１
2018107555.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換部（３０２及び３０３）を含む複数の画素（２０２）が行列状に配置され、 
行方向に対して第１のグループに属し、
複数の光電変換部のそれぞれで発生した電荷を合成し、
合成された電荷に応じた信号を読み出す第１のモードと、
行方向に対して第１のグループと異なる第２のグループに属し、
複数の光電変換部の少なくとも１つで発生した電荷に応じた信号と、
複数の光電変換部のそれぞれで発生した電荷を合成し、
合成された電荷に応じた信号とを読み出す第２のモードと、
前記第１のモードで読み出される信号を補正する第１の補正値と、 
前記第２のモードで読み出される信号を補正する第２の補正値及び第３の補正値と
をそれぞれ生成する補正値生成部（１１０１）と、 
前記第１の補正値と前記第２及び第３の補正値を保持する補正値保持部（１１０２）と、
前記第１のグループの開始行及び終了行における第１の補正値を保持し、 
開始行から終了行に至る第１の補正値の変化量を算出する変化量算出部（１１０３）を備え、 
前記変化量算出部で算出した変化量に基づいて更新される前記第２及び第３の補正値を用いて、 
前記第２のモードで読み出される信号を補正する補正部（１１０４） 
を有することを特徴とする撮像装置。 
【請求項２】
請求項１に記載の撮像装置において、
前記第１の補正値と前記第３の補正値を共有して保持する補正値保持部（１１０２）と、
前記第１のグループの開始行及び終了行における第１の補正値を保持し、 
開始行から終了行に至る第１の補正値の変化量を算出する変化量算出部（１１０３）と、
前記変化量算出部で算出した変化量に基づいて更新される前記第２の補正値を用いて、 
前記第２のモードで読み出される信号を補正する補正部（１１０４） 
を有することを特徴とする。 
【請求項３】
請求項１または２に記載の撮像装置において、
変化量算出部（１１０３）は、
あらかじめ設定された所定の増幅率で増幅する増幅器
を有することを特徴とする。
【請求項４】
請求項１乃至３のいずれか１項の記載の撮像装置において、
行方向に対して第１のグループと異なる第２のグループに属し、
複数の光電変換部の少なくとも１つで発生した電荷に応じた信号を少なくとも２回以上読み出す第３のモード
を有することを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置における撮像素子の駆動に関し、特に撮像面で焦点検出を行うことが可能な撮像素子の駆動に関するものである。
【背景技術】
【０００２】
近年、撮像素子に位相差検出機能を組み込み、撮像素子を焦点検出素子として用い、撮影レンズのピントずれ量を直接求めることを可能にする技術が提案されている。例えば、特許文献１では、撮像素子中の１つのマイクロレンズに対応する画素にＡ画素、Ｂ画素という複数の光電変換素子を設け、Ａ画素出力とＢ画素出力に基づいて位相差検出を行い、Ａ画素とＢ画素を合わせたＡ＋Ｂ画素出力に基づいて画像を取得する方法が開示されている。
【０００３】
特許文献１に開示されている撮像面の全面においてＡ画素とＢ画素の出力を読み出す方法は、撮像面の全面において位相差検出を可能にする一方で、読み出し画素数が多くなることによりフレームレートが低下する問題がある。つまり、高速なフレームレートと位相差検出の分解能を両立することが困難である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−０８３４０７号公報
【特許文献２】特願２０１５−２２２１５２号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一方で、フレームレートと位相差検出の分解能を両立させる一手段として、位相差検出用のＡ画素信号及びＢ画素信号を所定行周期に間引いて読み出す方法が有効であると考えられる。しかしながら、この方法を用いる場合、所定行周期でＡ画素出力（もしくはＢ画素出力）とＡ＋Ｂ画素出力が読み出されるため、有効画素に隣接して配置されるＯＢ（ＯｐｔｉｃａｌＢｌａｃｋ）画素の出力信号に基づいて有効画素のオフセットレベルを順次補正する、いわゆる黒レベル補正を適切に行うことができない問題がある。
【０００６】
また、特許文献２では、上記問題を鑑みて、位相差検出が行われる行（以下ＡＦ行とする）と画像を生成するために使われる行（以下通常行とする）において、それぞれで読み出された出力信号に基づいて黒レベルを補正する方法が開示されている。しかしながら、画像を生成する通常行に対してＡＦ行は少ない割合で配置されるため、黒レベル補正に用いる行数が少なくなってしまう。つまり、演算精度において誤差を生じるため、ＡＦ行の黒レベルが変動する場合において十分な追従が出来なくなってしまう。
【０００７】
本発明の目的は、ＡＦ行が所定行周期で読み出される方法において、通常行及びＡＦ行のそれぞれの黒レベル補正を適切に行う撮像装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明は、
複数の光電変換部（３０２及び３０３）を含む複数の画素（２０２）が行列状に配置され、 
行方向に対して第１のグループに属し、
複数の光電変換部のそれぞれで発生した電荷を合成し、
合成された電荷に応じた信号を読み出す第１のモードと、
行方向に対して第１のグループと異なる第２のグループに属し、
複数の光電変換部の少なくとも１つで発生した電荷に応じた信号と、
複数の光電変換部のそれぞれで発生した電荷を合成し、
合成された電荷に応じた信号とを読み出す第２のモードと、
前記第１のモードで読み出される信号を補正する第１の補正値と、 
前記第２のモードで読み出される信号を補正する第２の補正値及び第３の補正値と
をそれぞれ生成する補正値生成部（１１０１）と、 
前記第１の補正値と前記第２及び第３の補正値を保持する補正値保持部（１１０２）と、
前記第１のグループの開始行及び終了行における第１の補正値を保持し、 
開始行から終了行に至る第１の補正値の変化量を算出する変化量算出部（１１０３）と、
前記変化量算出部で算出した変化量に基づいて更新される前記第２及び第３の補正値を用いて、 
前記第２のモードで読み出される信号を補正する補正部（１１０４） 
を有する撮像装置であることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、面内のオフセットレベル差が補正された画像および位相差検出用信号を提供することができるため、高速なフレームレートでありながら高分解能の位相差検出が可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明における撮像装置の回路ブロックを示す。
【図２】本発明における撮像素子の回路ブロックを示す。
【図３】本発明における撮像素子の画素の模式図を示す。
【図４】本発明における撮像素子の画素の回路構成を示す。
【図５】本発明における列回路の回路ブロックを示す。
【図６】本発明における信号処理部の回路ブロックを示す。
【図７】通常行に対する読み出し動作を示すタイミングチャートである。
【図８】ＡＦ行に対する読み出し動作を示すタイミングチャートである。
【図９】本発明における行方向の出力信号の概要を示す。
【図１０】本発明における画素出力の概要を示す。
【図１１】本発明における補正処理部の回路ブロックを示す。
【図１２（ａ）】本発明における補正処理部の回路ブロックの詳細を示す。
【図１２（ｂ）】本発明における補正処理部の回路ブロックの詳細を示す。
【図１２（ｃ）】本発明における補正処理部の回路ブロックの詳細を示す。
【図１２（ｄ）】本発明における補正処理部の回路ブロックの詳細を示す。
【図１２（ｅ）】本発明における補正処理部の回路ブロックの詳細を示す。
【図１３（ａ）】本発明における補正処理部の回路ブロックの詳細を示す。
【図１３（ｂ）】本発明における補正処理部の回路ブロックの詳細を示す。
【図１３（ｃ）】本発明における補正処理部の回路ブロックの詳細を示す。
【図１３（ｄ）】本発明における補正処理部の回路ブロックの詳細を示す。
【図１３（ｅ）】本発明における補正処理部の回路ブロックの詳細を示す。
【発明を実施するための形態】
【００１１】
以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。
［実施例１］
図１は、本発明の実施形態にかかわる撮像装置のブロック図である。撮像素子１０１は、撮像面に結像された光学像を画像信号に変換し、変換後の画像信号を画素配列から読み出して出力する。例えば、ＣＭＯＳイメージセンサである。撮像素子１０１の回路構成は図２で示され、詳細は後述する。
【００１２】
なお、本実施例において撮像素子１０１はデジタル出力型のＣＭＯＳイメージセンサを示しているが、アナログ出力型のＣＭＯＳイメージセンサとＡｎａｌｏｇＦｒｏｎｔＥｎｄ（ＡＦＥ）を組み合わせてもよい。ＤＳＰ１０２は、ＲＯＭ１０６、ＲＡＭ１０７のメモリアクセス処理、表示媒体１０８への各種表示処理、記録媒体１０９への画像データの書き込み処理を行う。
【００１３】
さらに、ＤＳＰ１０２は撮像素子１０１から得られた画像データの欠陥画素の検出やその補正処理、また画素出力に基づいたオートフォーカス（ＡＦ）情報を用いて演算を行うＡＦ演算ブロックを有するが、その詳細は後述する。撮像レンズ１０３は、被写体の光学像を撮像素子１０１の撮像面に結像させる。レンズ制御部１０４は、ＡＦ使用時に、ＣＰＵからの指示により撮像レンズ１０３を駆動させる。
【００１４】
ＣＰＵ１０５は、撮像素子１０１、ＤＳＰ１０２及びレンズ制御部１０４の制御を行う。また不図示の独立した位相差ＡＦを行う測距専用素子の出力を用いたＡＦや撮像素子１０１に組み込まれた画素の出力に基づくＡＦ情報を用いたオートフォーカス等のカメラ機能の制御を行う。また、ＣＰＵ１０５は電源スイッチ１１０、第１段目のシャッタスイッチＳＷ１（１１１）、第２段目のシャッタスイッチＳＷ２（１１２）、モードダイアル１１３が接続されており、これらのスイッチとダイアルの設定に応じた処理を実行する。
【００１５】
ＲＯＭ１０６は、撮像装置の制御プログラム、すなわち、ＣＰＵ１０５が実行するプロ
グラム、及び各種の補正用データを保持する。ＲＡＭ１０７は、ＤＳＰ１０２により処理される画像データ等を一時的に記憶するワークエリアとして使用される。表示媒体１０８は、カメラの撮影モードの情報やＩＳＯ感度等の撮影情報などのメニュー表示を行う。また、静止画像の再生表示やライブビュー表示、動画像の再生表示も行う。
【００１６】
記録媒体１０９は、撮影された画像データを保存するための着脱可能なメディアであり、例えばメモリカード等が用いられ、不図示のコネクタを介してＤＳＰ１０２に接続される。電源スイッチ１１０は、撮像装置を起動させる際にユーザにより操作される。第１段目のシャッタスイッチＳＷ１（１１１）がＯＮされた場合は、測光処理、測距処理等の撮影前処理が実行される。
【００１７】
第２段目のシャッタスイッチＳＷ２（１１２）がＯＮされた場合は、不図示のミラー及びシャッタを駆動し、撮像素子１０１により撮像した画像データをＤＳＰ１０２を介して記録媒体１０９に書込までの一連の撮像動作が開始される。モードダイアル１１３は、撮像装置の各種の動作モードを設定するために利用される。
【００１８】
以下、図２を参照して本発明の実施形態による撮像素子１０１の構成に関して詳細に説明する。画素領域２０１には、複数の光電変換部を含む画素２０２が、水平及び垂直方向に行列状態に配列されている。画素２０２について図３を用いて説明する。図３は画素２０２を撮像素子表面から俯瞰した図である。マイクロレンズ３０１は破線で示した画素ピッチに接するように形成されている。
【００１９】
マイクロレンズ３０１の下には、水平方向に分割された２つの光電変換部３０２及び３０３が配置されている。光電変換部３０２及び３０３はフォトダイオードで構成される。以下、便宜上光電変換部３０２をＡ画素、光電変換部３０３をＢ画素とする。Ａ画素とＢ画素は分割された瞳領域から被写体像を光電変換することになり、Ａ画素出力、Ｂ画素出力を読み出すことで位相差検出が可能となり、焦点検出動作が可能となる。
【００２０】
次に、図４を用いて画素２０２の制御について説明を行う。図４は撮像素子１０１の第ｎ行目の画素２０２の構成を示す。Ａ画素及びＢ画素で発生した電荷は転送トランジスタ４０１、４０２を介して蓄積容量４０３に転送される。転送トランジスタ４０１、４０２は垂直走査回路２０３より出力される制御信号ＰＴＸＡ＿ｎ、ＰＴＸＢ＿ｎでＯＮ／ＯＦＦを制御される。制御線４０４、４０５は転送トランジスタ４０１、４０２のゲートに接続される。
【００２１】
蓄積容量４０３は、リセットトランジスタ４０７を垂直走査回路２０３より出力される制御信号ＰＲＥＳ＿ｎでＯＮすることで電荷をリセットすることができる。制御線４０６はリセットトランジスタ４０７のゲートに接続される。また、転送トランジスタ４０１、４０２をＯＮして、リセットトランジスタ４０７をＯＮすることよりＡ画素及びＢ画素の電荷をリセットすることができる。
【００２２】
蓄積容量４０３は増幅トランジスタ４０８のゲートに接続され、行選択トランジスタ４０９は垂直走査回路２０３より出力される制御信号ＰＳＥＬ＿ｎでＯＮ／ＯＦＦが制御される。制御線４１０は、行選択トランジスタ４０９のゲートに接続される。行選択トランジスタ４０９がＯＮされると、増幅トランジスタ４０８の出力が垂直出力線４１１に接続される。垂直出力線４１１は不図示の定電流源と接続されており、増幅トランジスタ４０８は不図示の接続されることで、ソースフォロワアンプとして動作する。
【００２３】
説明を図２に戻す。画素領域２０１には画素２０２を行列状に４×４画素のみ配置させており、マイクロレンズ３０１とＡ画素及びＢ画素を含む画素を模式的に表している。実際の撮像素子は、このような画素が数千万画素配置されている。垂直出力線４１１には、垂直方向に複数の画素が接続されている。各垂直出力線４１１毎に列回路２０６が接続される。
【００２４】
列回路２０６の詳細を図５に示す。ＡＤ変換部５０１は、画素２０２から出力されるアナログ信号が垂直出力線４１１を介して入力されＡＤ変換される。不図示のコンパレータとカウンタとで構成される。ＡＤ変換部５０１は、画素２０２から入力されたアナログ信号と、不図示のランプ信号生成部から出力される時間経過に応じて出力が変化するランプ信号とを比較し、その大小関係が逆転するタイミングでコンパレータ出力が変化する。
【００２５】
ラッチ部５０２はコンパレータ出力が変化したタイミングにおけるカウント値をデジタル信号として保持する。ラッチ部５０２に保持されたデジタル信号は、後段のメモリ部５０３及び５０４に保持する。単位画素当たりにメモリ部を２つ設ける理由は、Ｎ信号とＳ信号を保持するためである。Ｎ信号は画素２０２のリセット状態における出力信号を表し、Ｓ信号は画素２０２の露光時の出力信号を表す。Ｎ信号及びＳ信号の読み出しに関する説明は後述する。
【００２６】
図２において、垂直出力線４１１と列回路２０６との間に増幅アンプを設けることで、アナログ信号段階でゲインをかけてからデジタル信号に変換してもよい。列回路２０６の２つの出力、つまりメモリ部５０３及び５０４に保持された各デジタル信号は、水平走査回路２０４によって順次選択され、水平方向の画素数に応じたデータ数が信号処理部２０７に入力される。タイミングジェネレータ（ＴＧ）２０５は、垂直走査回路２０３、水平走査回路２０４、列回路２０６、信号処理部２０７それぞれに対して生成した制御信号を供給する。
【００２７】
図６に信号処理部２０７のブロック図を示す。メモリ部５０３及び５０４に格納されたＮ信号及びＳ信号がそれぞれ減算処理部６０１に入力される。減算処理部６０１では、画素２０２から出力されたＳ信号とＮ信号との差分信号（以下Ｓ−Ｎ信号）を算出する。Ｓ信号とＮ信号との差分を取ることにより、固定パターンノイズが除去された良好な画像信号が取得可能になる。
【００２８】
減算処理部６０１で生成されたＳ−Ｎ信号は補正処理部６０２に入力される。補正処理部６０２では、Ｓ−Ｎ信号に対してオフセット補正及びデジタルゲイン補正を行い、後段のＤＳＰ１０２に出力する。ここで、図７及び図８のタイミングチャートに基づいて、画像生成用信号の読み出しとＡＦ用信号の読み出しについて説明を行う。それぞれの制御信号がＨｉｇｈレベル（以下“Ｈ”）で対応するスイッチがＯＮ状態、Ｌｏｗレベル（以下“Ｌ”）で対応するスイッチがＯＦＦ状態になるとする。
【００２９】
図７のタイミングチャートを参照して、撮像素子１０１のｎ行目の画像生成用信号を読み出すための駆動について説明する。時刻ｔ１０１で、水平同期信号ＨＤが“Ｌ”になり、ｎ行目の画素信号の読み出し動作が開始する。さらに、制御信号ＰＳＥＬ＿ｎが“Ｈ”になり、行選択スイッチ４０９がＯＮになる。このとき、ｎ行目の画素２０２が垂直出力線４１１に接続される。
【００３０】
時刻ｔ１０２で、制御信号ＰＲＥＳ＿ｎが“Ｈ”になる。このとき、リセットスイッチ４０７がＯＮになり、画素２０２の蓄積容量４０３の電荷がリセットされる。時刻ｔ１０３で、制御信号ＰＲＥＳ＿ｎが“Ｌ”になる。このとき、リセットスイッチ４０７がＯＦＦになり、画素２０２の蓄積容量４０３のリセット状態が解除される。
【００３１】
リセット解除後、増幅トランジスタ４０８のゲート電位に応じた出力信号が、垂直出力線４１１に出力される。つまり、画素２０２のリセット信号が垂直出力線４１１に出力されることになる。以下、便宜上リセット信号をＮ信号とする。時刻ｔ１０４で垂直出力線４１１に出力されたＮ信号に対して、ＡＤ変換部５０１でＡＤ変換を開始する。時刻ｔ１０５でＡＤ変換が完了し、Ｎ信号がデジタル信号に変換される。
【００３２】
続けて、時刻ｔ１０６で制御信号ＰＴＸＡ＿ｎ及びＰＴＸＢ＿ｎが“Ｈ”になる。このとき、転送スイッチ４０１及び４０２がＯＮになり、光電変換素子３０２及び３０３で時刻ｔ１０６以前から蓄積されていた電荷が蓄積容量４０３に転送される。時刻ｔ１０７で制御信号ＰＴＸＡ＿ｎ及びＰＴＸＢ＿ｎが“Ｌ”になる。このとき、転送スイッチ４０１及び４０２がＯＦＦになり、光電変換素子３０２及び３０３からの電荷転送が完了する。
【００３３】
つまり、画素２０２の信号が垂直出力線４１１に出力されることになる。画素信号は光電変換素子３０２及び３０３それぞれの電荷の足し合わせに応じた出力信号となる。
以下、便宜上光電変換素子３０２及び３０３からの電荷転送に応じた信号をＡ＋Ｂ信号とする。
【００３４】
時刻ｔ１０８で垂直出力線４１１に出力されたＡ＋Ｂ信号に対して、ＡＤ変換部５０１でＡＤ変換を開始する。時刻ｔ１０９でＡＤ変換が完了し、Ａ＋Ｂ信号がデジタル信号に変換される。信号レベルとしてはＮ信号に対してＡ＋Ｂ信号が大きくなるため、Ｎ信号のＡＤ変換期間（ｔ１０４〜ｔ１０５）に対して、Ａ＋Ｂ信号のＡＤ変換期間（ｔ１０８〜ｔ１０９）を長く設定する必要がある。
【００３５】
時刻ｔ１１０で、列回路２０６に対して水平走査回路２０４から制御信号ＨＳＣＡＮの出力が開始される。各列回路２０６のメモリ部５０３及び５０４が順次選択されて、１行分のＡ＋Ｂ信号とＮ信号が信号処理部２０７に出力される。時刻ｔ１１１で１行分のＡ＋Ｂ信号及びＮ信号の出力が完了する。ここまでで、１行分の画像生成用信号のＡＤ変換、水平転送動作が完了する。時刻ｔ１１２で制御信号ＰＳＥＬ＿ｎが“Ｌ”になり、行選択スイッチ４０９がＯＦＦになる。つまり、ｎ行目の選択が解除され、ｎ行目の読み出しの完了とする。
【００３６】
次に、図８のタイミングチャートを参照して、撮像素子１０１のｎ行目のＡＦ用信号を読み出すための駆動について説明する。時刻ｔ２０１で、水平同期信号ＨＤが“Ｌ”になり、ｎ行目のＡＦ用信号の読み出し動作が開始する。さらに、制御信号ＰＳＥＬ＿ｎが“Ｈ”になり、行選択スイッチ４０９がＯＮになる。このとき、ｎ行目の画素２０２が垂直出力線４１１に接続される。
【００３７】
時刻ｔ２０２で、制御信号ＰＲＥＳ＿ｎが“Ｈ”になる。このとき、リセットスイッチ４０７がＯＮになり、画素２０２の蓄積容量４０３がリセットされる。時刻ｔ２０３で、制御信号ＰＲＥＳ＿ｎが“Ｌ”になる。このとき、リセットスイッチ４０７がＯＦＦになり、画素２０２の蓄積容量４０３のリセットが解除される。増幅トランジスタ４０８のゲート電位に応じた出力信号が、垂直出力線４１１に出力される。
【００３８】
つまり、画素２０２のＮ信号が垂直出力線４１１に出力されることになる。時刻ｔ２０４で垂直出力線４１１に出力されたＮ信号に対して、ＡＤ変換部５０１でＡＤ変換を開始する。時刻ｔ２０５でＡＤ変換が完了し、Ｎ信号がデジタル信号に変換される。続けて、時刻ｔ２０６で制御信号ＰＴＸＡ＿ｎが“Ｈ”になる。このとき、転送スイッチ４０１がＯＮになり、光電変換素子３０２で時刻ｔ１０６以前から蓄積されていた電荷が蓄積容量４０３に転送される。
【００３９】
時刻ｔ２０７で制御信号ＰＴＸＡ＿ｎが“Ｌ”になり、転送スイッチ４０１がＯＦＦになる。このとき、光電変換素子３０２からの電荷転送が完了する。時刻ｔ２０８で垂直出力線４１１に出力されたＡ信号に対して、ＡＤ変換部５０１でＡＤ変換を開始する。時刻ｔ２０９でＡＤ変換が完了し、Ａ信号がデジタル信号に変換される。時刻ｔ２１０で、列回路２０６に対して水平走査回路２０４から制御信号ＨＳＣＡＮの出力が開始する。各列回路２０６のメモリ部５０３及び５０４が選択されて、保持されている１行分のＡ信号とＮ信号が信号処理部２０７に出力される。
【００４０】
時刻ｔ２１１で１行分のＡ信号及びＮ信号の出力が完了する。続けて、Ａ＋Ｂ信号の読み出しを開始させる。制御信号ＰＳＥＬ＿ｎが時刻ｔ２０１から“Ｈ”を維持しているため、行選択スイッチ４０９はＯＮを維持している。このとき、ｎ行目の画素２０２が垂直出力線４１１に接続されている状態は変わらない。
【００４１】
時刻ｔ２１２で制御信号ＰＴＸＡ＿ｎ及びＰＴＸＢ＿ｎが“Ｈ”になる。このとき、転送スイッチ４０１及び４０２がＯＮになり、光電変換素子３０２及び３０３で時刻ｔ２１２以前から蓄積されていた電荷が蓄積容量４０３に転送される。時刻ｔ２１３で制御信号ＰＴＸＡ＿ｎ及びＰＴＸＢ＿ｎが“Ｌ”になり、転送スイッチ４０１及び４０２がＯＦＦになる。このとき、光電変換素子３０２及び３０３からの電荷転送が完了する。
【００４２】
時刻ｔ２１４で垂直出力線４１１に出力されたＳ信号に対して、ＡＤ変換部５０１でＡＤ変換を開始する。時刻ｔ２１５でＡＤ変換が完了し、Ａ＋Ｂ信号がデジタル信号に変換される。時刻ｔ２１６で、列回路２０６に対して水平走査回路２０４から制御信号ＨＳＣＡＮの出力が開始される。各列回路２０６のメモリ部５０３及び５０４が選択されて、保持されている１行分のＡ＋Ｂ信号とＮ信号が信号処理部２０７に出力される。時刻ｔ２１７で１行分のＡ＋Ｂ信号及びＮ信号の出力が完了する。１行分のＡＦ用信号のＡＤ変換、水平転送動作が完了する。
【００４３】
さらに、時刻２２２で制御信号ＰＳＥＬ＿ｎが“Ｌ”になり、行選択スイッチ４０９がＯＦＦになる。つまり、ｎ行目の選択が解除され、ｎ行目の読み出しの完了とする。画像生成用信号（Ａ＋Ｂ信号）を読み出す場合と、ＡＦ用信号（Ａ信号とＢ信号）を読み出す場合の違いとして、１水平同期信号期間が異なっている。ＡＦ用信号は、後段のＤＳＰ１０２でＡ＋Ｂ信号からＡ信号を引くことで、Ｂ信号を生成して位相差検出に用いる２つの信号であるＡ信号とＢ信号となる。
【００４４】
よって、Ａ信号を読み出した後にＡ＋Ｂ信号を読み出す駆動が必要になるため、１水平同期信号期間を長くさせる必要がある。ここまで図７及び図８のタイミングチャートを用いて説明してきた撮像素子１０１の２つの駆動方法により、画像生成用信号（Ａ＋Ｂ信号）とＡＦ用信号（Ａ信号とＢ信号）を信号処理部２０７まで読み出すことができる。この２つの駆動方法を撮像面の所定行周期で繰り返すことで、画像生成用信号とＡＦ用信号をそれぞれ必要行数分読み出すことで、フレームレートを維持しながら位相差検出によるＡＦが実行できるようになる。
【００４５】
図９は撮像面のｎ行目から画像生成用信号を４行周期、ＡＦ用信号を２行周期で読み出す場合の画素出力例を示す。このとき、ｎ〜ｎ＋５行目まではＡ＋Ｂ信号が出力され、ｎ＋４行目及びｎ＋５行目にＡ信号が出力されることになる。この場合、Ａ信号が読み出される割合が６行毎に２行なので、Ｂ信号もその割合でしか生成され得ない。つまり、位相差検出に用いる行は全行数に対して１／３となる。
【００４６】
一方で、ＡＦ行からＡ信号とＢ信号を出力させることも可能であり、この場合に画像生成用のＡ＋Ｂ信号を生成する際は、信号処理部２０７やＤＳＰ１０２におけるデジタル信号処理で加算させてもよい。
【００４７】
次に、信号処理部２０７において実施する補正処理について説明を行う。図６に示すように、信号処理部２０７は、減算処理部６０１と補正処理部６０２を備えている。まず、列回路から出力された画素信号とＮ信号は減算処理部に入力される。減算処理部６０１では各画素に対応する画素信号とＮ信号の減算処理を行う。これにより、固定パターンノイズが除去された信号が得られる。続いて、減算処理部６０１から出力された信号は補正処理部６０２に入力される。補正処理部６０２では、黒レベル、つまりオフセットレベルを基準レベルに引き込む処理が行われる。図１０及び図１１を用いて、具体的な動作に関する説明を行う。
【００４８】
図１０は、撮像面の画素出力の概念図を示す。ＯＢ画素領域１００１と有効画素領域１００２の違いは、光電変換素子が遮光されているか否かの違いである。補正値取得領域１（１００３）及び補正値取得領域２（１００４）は、ＯＢ画素領域１００１に含まれており、これらの領域の出力信号からオフセットレベルの補正値を生成する。
【００４９】
補正値取得領域１（１００３）、補正値取得領域２（１００４）及び補正領域（１００５）は、ＴＧ２０５で管理される水平方向のカウント値（以下ＨＣＮＴ）と垂直方向のカウント値（以下ＶＣＮＴ）でそれぞれの領域が指定される。例えば、補正値取得領域１（１００３）の垂直方向は、ＶＣＮＴがあらかじめ設定されたＶＣＬＭＰ＿ＶＳＴＲ及びＶＣＬＭＰ＿ＶＥＮＤで指定される。さらに、補正値取得領域１（１００３）の水平方向は、ＨＣＮＴがあらかじめ設定されたＶＣＬＭＰ＿ＨＳＴＲ及びＶＣＬＭＰ＿ＨＥＮＤで指定される。
【００５０】
補正値取得領域２（１００４）の垂直方向は、ＶＣＮＴがあらかじめ設定されたＨＣＬＭＰ＿ＶＳＴＲ及びＨＣＬＭＰ＿ＶＥＮＤで指定される。さらに、補正値取得領域２（１００４）の水平方向は、ＨＣＮＴがあらかじめ設定されたＨＣＬＭＰ＿ＨＳＴＲ及びＨＣＬＭＰ＿ＨＥＮＤで指定される。補正領域１００５は、有効画素領域１１０２に含まれており、補正値取得領域１及び補正値取得領域２で生成された補正値を用いてオフセット補正がされる。
【００５１】
補正領域（１００５）の垂直方向は、ＶＣＮＴがあらかじめ設定されたＷＩＮ＿ＶＳＴＲ及びＷＩＮ＿ＶＥＮＤで指定される。また、補正領域（１００５）の水平方向は、ＨＣＮＴがあらかじめ設定されたＷＩＮ＿ＨＳＴＲ及びＷＩＮ＿ＨＥＮＤで指定される。補正処理部６０２では、補正値取得領域１及び２の出力信号と保持されている補正値との誤差を検出して補正値を順次更新する。初回は補正値が格納されていないため、任意の初期値で置き換えられる。以下、補正処理部６０２について詳細に説明を行う。
【００５２】
補正処理部６０２は、図１１に示す構成となっており、補正値生成部１１０１、補正値保持部１１０２、変化量算出部１１０３、補正部１１０４、選択部１１０５及び選択部１１０６で構成される。
【００５３】
まず、補正処理部６０２に入力された信号は選択部１１０５及び１１０６に入力される。選択部１１０５は、ＶＣＮＴ及びＨＣＮＴの値を見て、後段に出力するデータを選択する。入力データが補正値取得領域１及び補正値取得領域２に含まれる領域のデータであれば、後段の補正値生成部１１０１に入力データをそのままスルーで出力する。また、入力データが補正値取得領域１及び補正値取得領域２に含まれない領域のデータであれば、後段の補正値生成部１１０１に“０”を出力する。
【００５４】
選択部１１０６は、ＶＣＮＴ及びＨＣＮＴの値を見て、後段に出力するデータパスを選択する。入力データが補正領域１００５に含まれる領域のデータであれば、補正部１１０４に入力データをそのまま出力する。また、入力データが補正領域１００５に含まれない領域のデータであれば、補正部１１０４をバイパスして、入力データを補正処理部６０２の出力データとする。つまり、未補正で出力することを意味する。
【００５５】
図１２（ａ）〜図１２（ｅ）に補正処理部６０２の補正値生成部１１０１、補正値保持部１１０２及び変化量算出部１１０３の詳細な回路ブロックを示す。図１２（ａ）〜図１２（ｅ）は、ＶＣＮＴによって補正値生成部１１０１、補正値保持部１１０２及び変化量算出部１１０３内に含まれるセレクタの選択先が異なり、ＶＣＮＴに応じて図１２（ａ）〜図１２（ｅ）の５つの回路で動作する。まず、図１２（ａ）は通常行における開始行の補正処理部６０２の動作を示す。このときの垂直方向のカウント値をＶＣＮＴ＝ＶＣＮＴ（ｎｏｒｍａｌ＿ｓｔｒ）とする。
【００５６】
補正値生成部１１０１は、画像生成用信号と補正値保持部１１０２で保持された補正値との差を算出する。入力信号はＡ＋Ｂ信号であり、補正値保持部１１０２に保持されたＡ＋Ｂ信号の補正値との差を算出する。減算結果には、続いて所定ゲインα（０＜α＜１）があらかじめ設定されたゲインブロックでゲインがかけられる。所定ゲインαがかけられたうえで加算器に入力され、補正値保持部１１０２に格納されているＡ＋Ｂ信号の補正値が加算される。
【００５７】
本ゲインブロックは、入力信号の補正値への影響度合いをチューニングするために必要である。例えば、補正値取得領域１と補正値取得領域２を読み出す場合で、ゲインαの値を変えてもよい。加算器の出力は、補正値保持部１１０２に入力されて補正値が更新される。また、補正部１１０４で、補正処理部６０２の入力信号から更新された補正値を減算した結果が、補正処理部６０２における補正結果として出力される。変化量算出部１１０３では、ＶＣＮＴ＝ＶＣＮＴ（ｎｏｒｍａｌ＿ｓｔｒ）なので通常行における開始行の補正値が補正値保持部に保持されることになる。
【００５８】
次に、図１２（ｂ）は通常行における、開始行及び終了行以外の補正処理部６０２の動作を示す。このときの垂直方向のカウント値をＶＣＮＴ＝ＶＣＮＴ（ｎｏｒｍａｌ）とし、所定行周期の開始行及び終了行以外の行を読み出すタイミングとする。図１２（ｂ）の補正値生成部１１０１、補正値保持部１１０２及び補正部１１０４は図１２（ａ）と同じ動作である。図１２（ａ）に示す回路との違いは、補正を継続的に実施しながらも、変化量算出部１１０３では接続ＳＷをＯＦＦして、補正値保持部の値を更新しないようにしている点である。
【００５９】
次に、図１２（ｃ）は通常行における終了行の補正処理部６０２の動作を示す。このときの垂直方向のカウント値をＶＣＮＴ＝ＶＣＮＴ（ｎｏｒｍａｌ＿ｅｎｄ）とする。図１２（ｃ）の補正値生成部１１０１、補正値保持部１１０２及び補正部１１０４は図１２（ａ）及び図１２（ｂ）と同じ動作である。図１２（ａ）及び図１２（ｂ）との違いは、変化量算出部１１０３であり、変化量算出部１１０３では、ＶＣＮＴ＝ＶＣＮＴ（ｎｏｒｍａｌ＿ｅｎｄ）なので通常行における終了行の補正値が補正値保持部に保持されることになる。ここまでが通常行における補正処理部６０２の動作であり、ＶＣＮＴに応じて図１２（ａ）〜（ｃ）の３つの動作に分けられる。
【００６０】
次に、図１２（ｄ）及び（ｅ）はＡＦ行における補正処理部６０２の動作を示す。このときの垂直方向のカウント値をＶＣＮＴ＝ＶＣＮＴ（ａｆ）とする。図１２（ａ）〜図１２（ｃ）で示した通常行の補正と異なる部分は、ＡＦ行はＡ信号とＡ＋Ｂ信号が続けて読み出されるため、１水平同期信号期間内で補正値保持部１１０２の補正値保持部を切り換える必要が生じる。よって、ＴＧ２０５で管理される水平方向のカウント値（以下ＨＣＮＴ）に基づいて補正値保持部の切り換えを行う。Ａ信号を読み終えるタイミングをＨＣＮＴ（ａ）として、ＨＣＮＴ≦ＨＣＮＴ（ａ）の場合とＨＣＮＴ＞ＨＣＮＴ（ａ）の場合とで動作の切り換えを行う。
【００６１】
図１２（ｄ）は、ＨＣＮＴ≦ＨＣＮＴ（ａ）の場合を示す。補正値生成部１１０１は、ＡＦ用信号と補正値保持部１１０２で保持された補正値との差を算出する。入力信号はＡ信号であり、Ａ信号の補正値との差を算出する。減算結果には、続いて所定ゲインα（０＜α＜１）があらかじめ設定されたゲインブロックでゲインがかけられる。所定ゲインαがかけられたデータは加算器に入力される。
【００６２】
また、加算器の他方の入力には、変化量算出部１１０３の出力が接続され、先に読み出された通常行の変化量に応じた補正値に、あらかじめ設定された所定ゲインβ（０＜β＜１）がかけられたデータが入力される。加算器の出力は、補正値保持部１１０２に入力されて補正値が更新される。また、補正部１１０４で、補正処理部６０２の入力信号から更新された補正値を減算した結果が、補正処理部６０２における補正結果として出力される。
【００６３】
ＡＦ行の黒レベルの補正において、ＡＦ行の読み出しが離散的であるが故に、通常行に対して補正値が更新される頻度が少ない。ゆえに、撮像素子の特性で垂直方向に対して黒レベルが変化するような場合、補正誤差を生じやすくなってしまう。そこで、垂直方向に連続的に読み出される通常行の補正値の変化量をＡＦ行の補正値にフィードバックする、つまり、ＡＦ行の補正値に通常行の補正値の変化量を付加することで黒レベルの変化量を補うことができ、補正追従性を向上させることが可能になる。
【００６４】
次に、ＨＣＮＴ≦ＨＣＮＴ（ａ）となり、図１３（ｅ）に示す回路ブロック動作に移行する。補正処理部６０２の入力信号がＡ＋Ｂ信号に切り換わり、Ａ＋Ｂ信号の補正値との差を算出する。Ａ信号と同様に、ＡＦ行の補正値に通常行の補正値の変化量を付加することで黒レベルの変化量を補うことができ、補正追従性を向上させることが可能になる。
【００６５】
以上のような補正方法を用いて通常行及びＡＦ行の黒レベル補正をそれぞれ行うことにより、通常行とＡＦ行で適切な黒レベル補正を行うことができる。
【００６６】
［実施例２］
第２実施形態による撮像装置及びその撮像装置を用いた補正システムについて、図１３を用いて説明する。
【００６７】
第１実施形態においては、通常行のＡ＋Ｂ信号とＡＦ行のＡ＋Ｂ信号に対して、補正値保持部の１１０２で補正値保持部がそれぞれ別に設けられていた。これに対して、本実施形態では、共通の補正値保持部を設けるようにしている。なお、補正処理部６０２以外の構成に関しては、第１実施形態と同様であるため説明は省略する。
【００６８】
図１４は、ＴＧ２０５で管理される垂直方向のカウント値（以下ＶＣＮＴ）によって補正値生成部１１０１、補正値保持部１１０２及び変化量算出部１１０３に含まれるセレクタの選択先が異なり、ＶＣＮＴによって（ａ）〜（ｅ）の５つの動作を行う。図１３（ａ）〜図１３（ｄ）に関して、図１２（ａ）〜図１２（ｄ）と異なる点は、補正値保持部の１１０２における補正値保持部の数が１つ削除された点である。動作自体は、第１の実施形態と同様であるため、説明は省略する。
【００６９】
さらに、図１３（ｅ）に関して、図１２（ｅ）と異なる点は、補正値保持部の１１０２における補正値保持部の数が１つ削除された点である。これは通常行のＡ＋Ｂ信号とＡＦ行のＡ＋Ｂ信号で補正値を共用しているからである。さらに、補正値を共用することにより、ＡＦ行のＡ＋Ｂ信号の補正値に対して、通常行数行分の変化量をフィードバックさせる必要がなくなり、補正値生成部１１０１の加算器の入力には、補正値保持部１１０２の出力が接続されている。
【００７０】
加算器の出力は、補正値保持部１１０２に入力されて補正値が更新される。また、補正部１１０４で、補正処理部６０２の入力信号から更新された補正値を減算した結果が、補正処理部６０２における補正結果として出力される。
【００７１】
以上のような補正方法を用いて通常行及びＡＦ行の黒レベル補正をそれぞれ行うことにより、通常行とＡＦ行で適切な黒レベル補正を行うことができる。ただし、通常行とＡＦ行のＡ＋Ｂ信号で補正値を共用しているので、本実施形態における図１３（ａ）〜（ｅ）の構成をとるためには、通常行とＡＦ行のＡ＋Ｂ信号でオフセットレベル差が微小であることを前提条件とする。
【００７２】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
【符号の説明】
【００７３】
１０１  撮像素子
１０２  ＤＳＰ
１０３  光学レンズ
１０４  レンズ制御部
１０５  ＣＰＵ
１０６  ＲＯＭ
１０７  ＲＡＭ
１０８  表示媒体
１０９  記録媒体
１１０  電源ＳＷ
１１１  ＳＷ１
１１２  ＳＷ２
１１３  モードダイアル
【図１】
2018107555.tif 000003
【図２】
2018107555.tif 000004
【図３】
2018107555.tif 000005
【図４】
2018107555.tif 000006
【図５】
2018107555.tif 000007
【図６】
2018107555.tif 000008
【図７】
2018107555.tif 000009
【図８】
2018107555.tif 000010
【図９】
2018107555.tif 000011
【図１０】
2018107555.tif 000012
【図１１】
2018107555.tif 000013
【図１２（ａ）】
2018107555.tif 000014
【図１２（ｂ）】
2018107555.tif 000015
【図１２（ｃ）】
2018107555.tif 000016
【図１２（ｄ）】
2018107555.tif 000017
【図１２（ｅ）】
2018107555.tif 000018
【図１３（ａ）】
2018107555.tif 000019
【図１３（ｂ）】
2018107555.tif 000020
【図１３（ｃ）】
2018107555.tif 000021
【図１３（ｄ）】
2018107555.tif 000022
【図１３（ｅ）】
2018107555.tif 000023