(57)【要約】【課題】半導体装置において絶縁層の凹部の小型化を可能にする技術を提供する。【解決手段】半導体装置は、第１凹部を有する第１絶縁層と、ソース領域とドレイン領域とチャネル領域と該ソース領域と該チャネル領域の間に設けられた第１ＬＤＤ領域と該ドレイン領域と該チャネル領域の間に設けられた第２ＬＤＤ領域とを有し第１絶縁層と対向する位置に配置された半導体層と、チャネル領域を覆うゲート絶縁層と、ゲート絶縁層を介してチャネル領域と対向する位置に配置されたゲート電極と、含む。第１ＬＤＤ領域と第２ＬＤＤ領域のうちの一方とチャネル領域が、第１凹部に配置されている。【選択図】図４
2018056260.tif 000002
【特許請求の範囲】
【請求項１】
第１凹部を有する第１絶縁層と、
ソース領域と、ドレイン領域と、チャネル領域と、前記ソース領域と前記チャネル領域の間に設けられた第１ＬＤＤ領域と、前記ドレイン領域と前記チャネル領域の間に設けられた第２ＬＤＤ領域とを有し、前記第１絶縁層と対向する位置に配置された半導体層と、
前記チャネル領域を覆うゲート絶縁層と、
前記ゲート絶縁層を介して前記チャネル領域と対向する位置に配置されたゲート電極と、
を含み、
前記第１ＬＤＤ領域と前記第２ＬＤＤ領域のうちの一方と前記チャネル領域が、前記第１凹部に配置されていることを特徴とする半導体装置。
【請求項２】
前記第１凹部は、底面と側面とを有し、
前記一方の少なくとも一部は、前記側面に配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
第１方向に延びている第２凹部を有する第２絶縁層と、
前記第２凹部に配置されたゲート配線と、
前記ゲート配線と前記ゲート電極とを電気的に接続する接続部と、をさらに含み、
前記第１凹部は、前記第１方向に延びており、かつ、前記ゲート配線を介して前記第２凹部と対向する位置に配置され、
前記ソース領域と前記第１ＬＤＤ領域と前記チャネル領域と前記第２ＬＤＤ領域と前記ドレイン領域は、前記第１方向と交差する第２方向に並んでおり、
前記ゲート電極の前記第１方向の長さは、前記チャネル領域の前記第１方向の長さよりも長く、
前記接続部は、前記チャネル領域の前記第１方向の端部から前記第１方向にずれた位置であって前記ゲート電極と前記ゲート配線との間に前記半導体層が介在しない位置で、前記ゲート電極と前記ゲート配線とを電気的に接続することを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記ゲート配線は、前記半導体層と対向する前記第２絶縁層の領域にも配置され、かつ、遮光性を有することを特徴とする請求項３に記載の半導体装置。
【請求項５】
請求項１から４のいずれか１項に記載の半導体装置を含むことを特徴とする電気光学装置。
【請求項６】
走査線と、
前記走査線と交差するデータ線と、
前記走査線と前記データ線との交差に対応して設けられ前記走査線の選択時に前記データ線に供給されたデータ信号に応じた表示を実行する画素と、
前記画素を構成する画素電極と、を含み、
前記ソース領域は、前記データ線と電気的に接続し、
前記ドレイン領域は、前記画素電極と電気的に接続し、
前記ゲート線は、前記走査線と電気的に接続し、
前記一方は、前記第２ＬＤＤ領域であることを特徴とする請求項５に記載の電気光学装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および電気光学装置に関する。
【背景技術】
【０００２】
電気光学装置の一例として、トランジスターを備えたアクティブ駆動方式の液晶装置が知られている。例えば特許文献１には、絶縁層に設けられた凹部に、トランジスターのソース側ＬＤＤ（Lightly-Doped Drain）領域、チャネル領域およびドレイン側ＬＤＤ領域が配置された電気光学装置が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−３１８６２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電気光学装置は高精細化に伴い、電気光学装置が有するトランジスターについて小型化が求められている。このため、特許文献１に記載の電気光学装置のように、トランジスターが配置される領域に凹部を有する電気光学装置では、凹部の小型化が求められる。
しかしながら、特許文献１に記載の電気光学装置では、凹部に、ソース側ＬＤＤ領域、チャネル領域およびドレイン側ＬＤＤ領域が形成されるため、ソース側ＬＤＤ領域、チャネル領域およびドレイン側ＬＤＤ領域によって凹部の小型化が制限されてしまう。
【０００５】
本発明は上述した事情に鑑みてなされたものであり、トランジスターが配置される領域に存在する凹部の小型化を可能にする技術を提供することを解決課題とする。
【課題を解決するための手段】
【０００６】
本発明の半導体装置の一態様は、第１凹部を有する第１絶縁層と、ソース領域と、ドレイン領域と、チャネル領域と、前記ソース領域と前記チャネル領域の間に設けられた第１ＬＤＤ領域と、前記ドレイン領域と前記チャネル領域の間に設けられた第２ＬＤＤ領域とを有し、前記第１絶縁層と対向する位置に配置された半導体層と、前記チャネル領域を覆うゲート絶縁層と、前記ゲート絶縁層を介して前記チャネル領域と対向する位置に配置されたゲート電極と、を含み、前記第１ＬＤＤ領域と前記第２ＬＤＤ領域のうちの一方と前記チャネル領域が、前記第１凹部に配置されていることを特徴とする。
この態様によれば、第１ＬＤＤ領域と第２ＬＤＤ領域のうちの一方とチャネル領域とが第１凹部に配置されるので、第１ＬＤＤ領域と第２ＬＤＤ領域とチャネル領域とが第１凹部に配置される構成に比べて、第１凹部の小型化を図ることができる。
【０００７】
上述した半導体装置の一態様において、前記第１凹部は、底面と側面とを有し、前記一方の少なくとも一部は、前記側面に配置されていることが望ましい。
この態様によれば、当該一方の少なくとも一部が第１凹部の側面に配置されているので、当該一方の全てが第１凹部の底面に配置される場合に比べて、当該一方に光が照射され難くなり、当該一方での光リーク電流の発生を抑制できる。
【０００８】
上述した半導体装置の一態様において、第１方向に延びている第２凹部を有する第２絶縁層と、前記第２凹部に配置されたゲート配線と、前記ゲート配線と前記ゲート電極とを電気的に接続する接続部と、をさらに含み、前記第１凹部は、前記第１方向に延びており、かつ、前記ゲート配線を介して前記第２凹部と対向する位置に配置され、前記ソース領域と前記第１ＬＤＤ領域と前記チャネル領域と前記第２ＬＤＤ領域と前記ドレイン領域は、前記第１方向と交差する第２方向に並んでおり、前記ゲート電極の前記第１方向の長さは、前記チャネル領域の前記第１方向の長さよりも長く、前記接続部は、前記チャネル領域の前記第１方向の端部から前記第１方向にずれた位置であって前記ゲート電極と前記ゲート配線との間に前記半導体層が介在しない位置で、前記ゲート電極と前記ゲート配線とを電気的に接続することが望ましい。
この態様によれば、ゲート配線とゲート電極との電気的な接続を容易に行うことが可能になる。
【０００９】
上述した半導体装置の一態様において、前記ゲート配線は、前記半導体層と対向する前記第２絶縁層の領域にも配置され、かつ、遮光性を有することが望ましい。
この態様によれば、ゲート配線が、第２絶縁層側からの光が半導体層に照射することを抑制する遮光部材としても機能し、第２絶縁層側からの光が半導体層に照射することを抑制する専用の遮光部材が用いられる場合に比べて、構成の簡略化を図ることが可能になる。
【００１０】
本発明の電気光学装置の一態様は、上述した半導体装置を含むことを特徴とする。
この態様によれば、電気光学装置において半導体装置が有する凹部の小型化を図ることが可能になる。
【００１１】
上述した電気光学装置の一態様において、走査線と、前記走査線と交差するデータ線と、前記走査線と前記データ線との交差に対応して設けられ前記走査線の選択時に前記データ線に供給されたデータ信号に応じた表示を実行する画素と、前記画素を構成する画素電極と、を含み、前記ソース領域は、前記データ線と電気的に接続し、前記ドレイン領域は、前記画素電極と電気的に接続し、前記ゲート線は、前記走査線と電気的に接続し、前記一方は、前記第２ＬＤＤ領域であることが望ましい。
この態様によれば、第２ＬＤＤ領域（ドレイン側のＬＤＤ領域）が第１凹部の側面に配置されているため、第１ＬＤＤ領域（ソース側のＬＤＤ領域）よりも第２ＬＤＤ領域の方が、第１絶縁層側からの光が照射され難くなる。
第１ＬＤＤ領域よりも第２ＬＤＤ領域に光が照射され難い場合には、画素に対して極性が異なるデータ信号を交互に供給し、データ信号の極性を反転する前にプリチャージ信号を用いて極性のバランスを取る場合、第１ＬＤＤ領域よりも第２ＬＤＤ領域に光が照射されやすい場合に比べて、プリチャージ信号を用いた極性のバランスを取りやすくなり、表示品質を向上できる。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態の液晶装置１００の構成を示す模式平面図である。
【図２】図１に示す液晶装置１００のＨ−Ｈ’線に沿う模式断面図である。
【図３】液晶装置１００の電気的な構成を示す等価回路図である。
【図４】液晶装置１００とＴＦＴ３０の構造を示す模式断面図である。
【図５】ＴＦＴ３０を含む半導体装置の部分の模式平面図である。
【図６】液晶装置１００の製造方法を工程順に示すフローチャートである。
【図７】半導体装置の製造方法を示す模式断面図である。
【図８】半導体装置の製造方法を示す模式断面図である。
【図９】半導体装置の製造方法を示す模式断面図である。
【図１０】半導体装置の製造方法を示す模式断面図である。
【図１１】半導体装置の製造方法を示す模式断面図である。
【図１２】半導体装置の製造方法を示す模式断面図である。
【図１３】半導体装置の製造方法を示す模式断面図である。
【図１４】液晶装置１００を備えた投射型表示装置の構成を示す概略図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照しながら本発明に係る実施の形態を説明する。なお、図面において各部の寸法および縮尺は実際のものと適宜異なる。また、以下に記載する実施の形態は、本発明の好適な具体例である。このため、本実施形態には、技術的に好ましい種々の限定が付されている。しかしながら、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
【００１４】
なお、以下の説明において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、他の一部が他の構成物を介して配置される場合を表すものとする。
【００１５】
＜第１実施形態＞
本発明の第１実施形態に係る液晶装置として、薄膜トランジスター（ＴＦＴ：Thin Film Transistor）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を説明する。この液晶装置は、例えば、投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができる。この液晶装置は、電気光学装置の一例である。
【００１６】
＜液晶装置の構成＞
図１は、第１実施形態の液晶装置１００の構成を示す模式平面図である。図２は、図１に示す液晶装置１００のＨ−Ｈ’線に沿う模式断面図である。図３は、液晶装置１００の電気的な構成を示す等価回路図である。
【００１７】
以下、液晶装置１００の構成を、図１〜図３を参照しながら説明する。
図１および図２に示すように、液晶装置１００は、素子基板１０と液晶層１５と対向基板２０とを有する。
素子基板１０と対向基板２０は、互いに対向配置されている。液晶層１５は、素子基板１０と対向基板２０によって挟持されている。液晶層１５は、電気光学層の一例である。
【００１８】
素子基板１０を構成する第１基材１０ａと、対向基板２０を構成する第２基材２０ａは、例えば、ガラス基板または石英基板などの透明基板である。
素子基板１０は対向基板２０よりも大きい。素子基板１０と対向基板２０は、対向基板２０の外周に沿って配置されたシール材１４を介して接合されている。
素子基板１０と対向基板２０の間の領域のうち、平面視で環状に設けられたシール材１４の内側の部分には、正または負の誘電異方性を有する液晶が封入されている。この液晶により液晶層１５が構成される。
シール材１４としては、例えば、熱硬化性または紫外線硬化性を有するエポキシ樹脂などの接着剤が採用されている。シール材１４には、一対の基板（素子基板１０と対向基板２０）の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。
【００１９】
シール材１４の内側には、複数の画素Ｐが配列した表示領域Ｅが設けられている。
表示領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含んでもよい。図１および図２では図示を省略したが、表示領域Ｅにおいて複数の画素Ｐをそれぞれ平面的に区分する遮光膜（ブラックマトリックス：ＢＭ）が対向基板２０に設けられている。
【００２０】
素子基板１０（第１基材１０ａ）の１辺部１０１に沿ったシール材１４（以下「シール材１４ａ」と称する）と１辺部１０１との間に、データ線駆動回路２２が設けられている。１辺部１０１に対向する１辺部１０２に沿ったシール材１４（以下「シール材１４ｂ」と称する）と表示領域Ｅとの間に、検査回路２５が設けられている。１辺部１０１と直交し互いに対向する２つの１辺部１０３および１０４に沿ったシール材１４（以下「シール材１４ｃ」と「シール材１４ｄ」と称する）と表示領域Ｅとの間に走査線駆動回路２４が設けられている。シール材１４ｂと検査回路２５との間には、２つの走査線駆動回路２４を繋ぐ複数の配線２９が設けられている。
【００２１】
対向基板２０（第２基材２０ａ）において、環状に配置されたシール材１４と表示領域Ｅとの間には、見切り部とも称される遮光膜１８が環状に設けられている。遮光膜１８は、例えば、遮光性を有する金属あるいは金属酸化物などから構成される。遮光膜１８の内縁より内側の領域が、複数の画素Ｐを有する表示領域Ｅとなっている。
【００２２】
データ線駆動回路２２または走査線駆動回路２４に繋がる配線は、１辺部１０１に沿って配列された複数の外部接続用端子６５に接続されている。以降、１辺部１０１に沿った方向をＸ方向とし、１辺部１０３に沿った方向をＹ方向として説明する。
【００２３】
図２に示すように、第１基材１０ａの液晶層１５側の表面には、画素Ｐごとに設けられた透光性の画素電極２７およびスイッチング素子である薄膜トランジスター（以下「ＴＦＴ」と称する）３０と、信号配線（不図示）と、これらを覆う配向膜２８とが形成されている。
【００２４】
液晶装置１００では、ＴＦＴ３０における半導体層（活性層）に光が入射してスイッチング動作が不安定になることを抑制する遮光構造が採用されている。素子基板１０は、少なくとも画素電極２７とＴＦＴ３０と配向膜２８を含む。
【００２５】
対向基板２０の液晶層１５側の表面には、遮光膜１８と、遮光膜１８を覆うように成膜された平坦化層３３と、平坦化層３３を覆うように設けられた対向電極３１と、対向電極３１を覆う配向膜３２とが設けられている。対向基板２０は、少なくとも対向電極３１と配向膜３２を含む。
【００２６】
遮光膜１８は、図１に示すように、表示領域Ｅを取り囲むと共に、平面視において走査線駆動回路２４および検査回路２５と重なる位置に設けられている。
遮光膜１８は、対向基板２０側から、走査線駆動回路２４および検査回路２５を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを抑制する。また、遮光膜１８は、不必要な迷光が表示領域Ｅに入射することを抑制して、表示領域Ｅの表示において高いコントラストを確保する。
【００２７】
平坦化層３３は、例えば酸化シリコンなどの無機材料から構成される。平坦化層３３は、光透過性を有する。平坦化層３３は、遮光膜１８を覆うように設けられている。このような平坦化層３３の形成方法としては、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法などを用いて成膜する方法が挙げられる。
【００２８】
対向電極３１は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜から構成される。対向電極３１は、平坦化層３３を覆うと共に、図１に示すように対向基板２０の四隅に設けられた上下導通部２６によって素子基板１０側の配線に電気的に接続している。
【００２９】
画素電極２７を覆う配向膜２８と、対向電極３１を覆う配向膜３２とは、液晶装置１００の光学設計に基づいて選定される。例えば、気相成長法を用いてＳｉＯｘ（酸化シリコン）などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して垂直に近く配向させた無機配向膜が挙げられる。
【００３０】
液晶装置１００は透過型であって、電圧が印加されない時の画素Ｐの透過率が電圧印加時の透過率よりも大きいノーマリーホワイトモード、または、電圧が印加されない時の画素Ｐの透過率が電圧印加時の透過率よりも小さいノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子（例えば、無機偏光板）が光学設計に応じて配置されている。
【００３１】
図３に示すように、液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する複数（ｍ本）の走査線３ａおよび複数（ｎ本）のデータ線６ａと、共通電位配線としての容量線３ｂとを有する（ｎ、ｍは、自然数）。走査線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。
【００３２】
走査線３ａとデータ線６ａと容量線３ｂにより区分された領域に、画素電極２７と、ＴＦＴ３０と、蓄積容量１６とが設けられている。画素電極２７とＴＦＴ３０と蓄積容量１６が、画素Ｐの画素回路を構成している。
【００３３】
走査線３ａは、後述するゲート配線３ｃ（図４および図５参照）を介して、ＴＦＴ３０のゲートに電気的に接続されている。
データ線６ａは、ＴＦＴ３０のデータ線側ソースドレイン領域（以下「ソース領域」と称する）に電気的に接続されている。
画素電極２７は、ＴＦＴ３０の画素電極側ソースドレイン領域（以下「ドレイン領域」と称する）に電気的に接続されている。
【００３４】
各データ線６ａは、データ線駆動回路２２（図１参照）に接続されている。各データ線６ａは、データ線駆動回路２２から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。
走査線３ａは、走査線駆動回路２４（図１参照）に接続されている。各走査線３ａは、走査線駆動回路２４から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。
【００３５】
データ線駆動回路２２からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給されてもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給されてもよい。
走査線駆動回路２４は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングで供給する。
【００３６】
液晶装置１００では、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極２７に書き込まれる。
そして、画素電極２７を介して液晶層１５に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極２７と対向電極３１との間で一定期間保持される。
【００３７】
画素電極２７と対向電極３１との間で保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極２７と対向電極３１との間に形成される液晶容量と並列に蓄積容量１６が接続されている。
蓄積容量１６は、画素電極２７と接続されたＴＦＴ３０のドレイン領域と容量線３ｂとの間に設けられている。
【００３８】
＜液晶装置、半導体装置の構成＞
図４は、図２に示す液晶装置１００のＴＦＴ３０を含む部分の構造を示す模式断面図である。図５は、図４に示す液晶装置１００のうちＴＦＴ３０を含む半導体装置の部分を矢印Ａ方向から見た模式図であり、一部の構成要素を省略してある。
以下、液晶装置１００および半導体装置の構造を、図４および図５を参照しながら説明する。なお、図４および図５は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。
【００３９】
まず、ＴＦＴ３０について概要を説明する。
ＴＦＴ３０は、第１凹部１１ｂ１を有する第１絶縁層１１ｂの上に形成されている。第１絶縁層１１ｂは、シリコン酸化膜等からなる。第１絶縁層１１ｂは「第１層間絶縁層」とも称される。ＴＦＴ３０は、半導体層３０ａと、ゲート絶縁層１１ｇと、ゲート電極３０ｇと、を含む。
【００４０】
半導体層３０ａは、ポリシリコン等から構成されている。半導体層３０ａは、第１絶縁層１１ｂ上（第１絶縁層１１ｂと対向する位置）に配置されている。半導体層３０ａは、ソース領域３０ｓと、第１ＬＤＤ領域３０ｓ１と、チャネル領域３０ｃと、第２ＬＤＤ領域３０ｄ１と、ドレイン領域３０ｄと、を有する。
ソース領域３０ｓは、中継電極５１を介してデータ線６ａと電気的に接続されている。ドレイン領域３０ｄは、中継電極５２および５３等を介して、画素電極２７と電気的に接続されている。第１ＬＤＤ領域３０ｓ１は、ソース領域３０ｓとチャネル領域３０ｃの間に設けられている。第２ＬＤＤ領域３０ｄ１は、ドレイン領域３０ｄとチャネル領域３０ｃの間に設けられている。ゲート絶縁層１１ｇは、半導体層３０ａを覆っている。
ゲート電極３０ｇは、ゲート絶縁層１１ｇを介してチャネル領域３０ｃと対向する位置に配置されている。ゲート電極３０ｇは、ゲート配線３ｃを介して走査線３ａと接続されている。
【００４１】
そして、第２ＬＤＤ領域３０ｄ１とチャネル領域３０ｃが、第１凹部１１ｂ１に配置されている。このため、第１ＬＤＤ領域３０ｓ１と第２ＬＤＤ領域３０ｄ１とチャネル領域３０ｃとが第１凹部１１ｂ１に配置される構成に比べて、第１凹部１１ｂ１の小型化を図ることが可能になる。
【００４２】
例えば、特許文献１に記載されたように、第１ＬＤＤ領域３０ｓ１と第２ＬＤＤ領域３０ｄ１とチャネル領域３０ｃとが第１凹部１１ｂ１に配置される構成では、第１凹部１１ｂ１は、第１ＬＤＤ領域３０ｓ１と第２ＬＤＤ領域３０ｄ１とチャネル領域３０ｃの全てが配置されるだけの大きさを有する必要がある。
これに対して本実施形態では、第１凹部１１ｂ１には、第２ＬＤＤ領域３０ｄ１とチャネル領域３０ｃが配置されていればよく、第１ＬＤＤ領域３０ｓ１が第１凹部１１ｂ１に配置されないので、第１凹部１１ｂ１は、少なくとも、第２ＬＤＤ領域３０ｄ１とチャネル領域３０ｃのみが配置されるだけの大きさを有すればよい。このため、第１ＬＤＤ領域３０ｓ１と第２ＬＤＤ領域３０ｄ１とチャネル領域３０ｃとが第１凹部１１ｂ１に配置される構成に比べて、第１凹部１１ｂ１の小さくすることが可能になる。
【００４３】
次に、ＴＦＴ３０を含む半導体装置について詳細に説明する。
第１基材１０ａ上には、シリコン酸化膜等からなる第２絶縁層１１ａが設けられている。第２絶縁層１１ａは「下地絶縁層」とも称される。
第２絶縁層１１ａには、ＴＦＴ３０が設けられる領域の一部が第１基材１０ａ側に張り出す第２凹部１２が設けられている。第２凹部１２は、図５に示した第１方向Ｂ（ゲート配線３ｃの延伸方向）に延びている。第１方向Ｂに延びる第２凹部１２は、第２溝部と称することもできる。
以下、第２絶縁層１１ａの第１絶縁層１１ｂ側の面のうち、第２凹部１２を除く面を「第１面１２ａ」および「第２面１２ｂ」と称する。第２凹部１２の底面を「第３面１２ｃ」と称する。第１面１２ａと第３面１２ｃとの間の斜面（第２凹部１２の側面）を、「第４面１２ｄ」と称する。第２面１２ｂと第３面１２ｃとの間の斜面（第２凹部１２の側面）を「第５面１２ｅ」と称する。第２凹部１２では、第２絶縁層１１ａの第１基材１０ａ側の面１２ｆから第１面１２ａおよび第２面１２ｂまでの距離より、面１２ｆから第３面１２ｃまでの距離が短くなっている。
【００４４】
図４および図５に示すように、第２凹部１２上には、遮光性を有するゲート配線３ｃが形成されている。ゲート配線３ｃは、半導体層３０ａ（ソース領域３０ｓと第１ＬＤＤ領域３０ｓ１とチャネル領域３０ｃと第２ＬＤＤ領域３０ｄ１とドレイン領域３０ｄ）と対向する第２絶縁層１１ａの領域上にも配置されている。図４に示すように、ゲート配線３ｃは、第１絶縁層１１ｂによって覆われている。
【００４５】
第１絶縁層１１ｂの第１凹部１１ｂ１は、第２凹部１２と同様に第１方向Ｂに延びている。第１凹部１１ｂ１は、ゲート配線３ｃを介して第２凹部１２と対向する位置に配置されている。第１凹部１１ｂ１は、第４面１２ｄ側の側面１１ｂ１ｄと、第５面１２ｅ側の側面１１ｂ１ｅと、底面１１ｂ１ｃと、を有する。第１方向Ｂに延びる第１凹部１１ｂ１は、第１溝部と称することもできる。
第１絶縁層１１ｂ上には、半導体層３０ａが配置されている。
【００４６】
上述したように、半導体層３０ａは、チャネル領域３０ｃと、第１ＬＤＤ領域３０ｓ１と、ソース領域３０ｓと、第２ＬＤＤ領域３０ｄ１と、ドレイン領域３０ｄとを備えている。
【００４７】
チャネル領域３０ｃには、ボロン（Ｂ）イオン等のＰ型の不純物イオンがドープされている。ソース領域３０ｓと第１ＬＤＤ領域３０ｓ１とドレイン領域３０ｄと第２ＬＤＤ領域３０ｄ１には、リン（Ｐ）イオン等のＮ型の不純物イオンがドープされている。このため、ＴＦＴ３０は、Ｎ型のＴＦＴとして形成されている。
【００４８】
ソース領域３０ｓと第１ＬＤＤ領域３０ｓ１は、第１絶縁層１１ｂおよびゲート配線３ｃを介して第１面１２ａと対向する位置に配置されている。ドレイン領域３０ｄは、第１絶縁層１１ｂおよびゲート配線３ｃを介して第２面１２ｂと対向する位置に配置されている。
【００４９】
第２ＬＤＤ領域３０ｄ１は、第１絶縁層１１ｂおよびゲート配線３ｃを介して第５面１２ｅと対向する位置に配置されている。
図４に示した例では、第２ＬＤＤ領域３０ｄ１の一部が、第１絶縁層１１ｂおよびゲート配線３ｃを介して第５面１２ｅと対向する位置に配置され、第２ＬＤＤ領域３０ｄ１の残りの部分が、第１絶縁層１１ｂおよびゲート配線３ｃを介して第３面１２ｃと対向する位置に配置されている。
なお、第２ＬＤＤ領域３０ｄ１の全てが、第１絶縁層１１ｂおよびゲート配線３ｃを介して第５面１２ｅと対向する位置に配置されてもよい。
【００５０】
チャネル領域３０ｃは、第１絶縁層１１ｂおよびゲート配線３ｃを介して第３面１２ｃおよび第４面１２ｄと対向する位置に配置されている。
【００５１】
ソース領域３０ｓと第１ＬＤＤ領域３０ｓ１とチャネル領域３０ｃと第２ＬＤＤ領域３０ｄ１とドレイン領域３０ｄは、第１方向Ｂと直交する第２方向Ｃ（図５参照）に並んでいる。このため、半導体層３０ａは、第１方向Ｂに延びる第１凹部１１ｂ１を横切るように配置されている。
なお、第２方向Ｃは、第１方向Ｂと直交する方向に限らず、第１方向Ｂと交差する方向であればよい。
【００５２】
図５に示すように、ゲート電極３０ｇの第１方向Ｂの長さＷ１は、チャネル領域３０ｃの第１方向Ｂの長さＷ２よりも長い。なお、ゲート電極３０ｇのうち、トランジスターのゲート電極として実質機能するのは、チャネル領域３０ｃとの重なり部分であり、その他の領域はゲート電位の配線として機能する。
コンタクト用電極６０は、チャネル領域３０ｃの第１方向の端部（例えば、端部３０ｃ１）から第１方向Ｂにずれた位置であって、ゲート電極３０ｇとゲート配線３ｃとの間に半導体層３０ａが介在しない位置で、ゲート電極３０ｇとゲート配線３ｃとを電気的に接続している。コンタクト用電極６０は、接続部の一例である。
【００５３】
ゲート電極３０ｇおよびゲート絶縁層１１ｇ上には、シリコン酸化膜等からなる第３絶縁層１１ｃが形成されている。第３絶縁層１１ｃは「第２層間絶縁層」とも称される。
第３絶縁層１１ｃ上には、コンタクトホールＣＮＴ１を介してソース領域３０ｓに繋がる中継電極５１ならびにデータ線６ａと、コンタクトホールＣＮＴ２を介してドレイン領域３０ｄに繋がる中継電極５２が配置されている。
中継電極５１および５２とデータ線６ａは、ゲート電極３０ｇおよびゲート絶縁層１１ｇ上に、Ａｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、この導電膜をパターニングすることにより形成される。
【００５４】
次に、データ線６ａと、中継電極５１および５２と、第３絶縁層１１ｃを覆う第４絶縁層１１ｄが形成される。第４絶縁層１１ｄは「第３層間絶縁層」とも称される。
第４絶縁層１１ｄは、例えば、シリコンの酸化物または窒化物によって構成される。第４絶縁層１１ｄについては、ＴＦＴ３０が設けられた領域を覆うことによって生じる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的機械的研磨処理（Chemical Mechanical Polishing：ＣＭＰ処理）またはスピンコート処理などが挙げられる。その後、第４絶縁層１１ｄを貫通するコンタクトホールＣＮＴ３が形成される。
【００５５】
第４絶縁層１１ｄ上には、蓄積容量１６の一部を構成する容量線３ｂ（ＣＯＭ電位）が形成されている。容量線３ｂは、例えば、下層にアルミニウム（Ａｌ）膜が配置され、上層に窒化チタン（ＴｉＮ）膜が配置された積層構造になっている。
【００５６】
容量線３ｂ上には、容量線３ｂを覆うように、アルミナまたはシリコン窒化膜などからなる容量絶縁膜１６ｂが形成されている。また、容量絶縁膜１６ｂ上における、コンタクトホールＣＮＴ４の領域と平面視で重なる領域に、シリコン酸化膜などからなるストッパー膜１６ｃ１が形成されている。ストッパー膜１６ｃ１は、容量絶縁膜１６ｂの形成前、すなわち、容量線３ｂと容量絶縁膜１６ｂとの間に形成されてもよい。
【００５７】
ストッパー膜１６ｃ１、容量絶縁膜１６ｂ、および第４絶縁層１１ｄ上には、コンタクトホールＣＮＴ３を介してドレイン領域３０ｄに繋がる中継電極５３ならびに蓄積容量１６を構成する画素電極電位層の一例である容量電極１６ｃが形成されている。
中継電極５３と容量電極１６ｃは、コンタクトホールＣＮＴ３を埋めると共に、第４絶縁層１１ｄを覆うようにＡｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、この導電膜をパターニングすることにより形成される。なお、ストッパー膜１６ｃ１上において、隣り合う容量電極１６ｃと容量電極１６ｃとが分離するように、この導電膜についてパターニングされている。
【００５８】
容量電極１６ｃ上には、シリコン酸化膜などからなる第５絶縁層１１ｅが形成されている。第５絶縁層１１ｅは「第４層間絶縁層」とも称される。第５絶縁層１１ｅには、第５絶縁層１１ｅを貫通するコンタクトホールＣＮＴ４が形成されている。第５絶縁層１１ｅ上には、第４絶縁層１１ｄと同様に平坦化処理が施されてもよい。
【００５９】
第５絶縁層１１ｅを貫通するコンタクトホールＣＮＴ４は、例えば、ストッパー膜１６ｃ１と平面視で重なる容量電極１６ｃの一部に形成される。第５絶縁層１１ｅ上には、コンタクトホールＣＮＴ４を埋めるようにＩＴＯなどの透明導電膜が成膜される。そして、この透明導電膜をパターニングすることにより、コンタクトホールＣＮＴ４を介して容量電極１６ｃおよびドレイン領域３０ｄと繋がる画素電極２７が形成される。
つまり、容量電極１６ｃは、中継電極５３、コンタクトホールＣＮＴ３、中継電極５２、コンタクトホールＣＮＴ２を介して、ドレイン領域３０ｄと電気的に接続されると共に、コンタクトホールＣＮＴ４を介して画素電極２７と電気的に接続されている。
【００６０】
画素電極２７および第５絶縁層１１ｅ上には、酸化シリコン（ＳｉＯ２）などの無機材料を斜方蒸着した配向膜２８（図２参照）が設けられている。配向膜２８上には、シール材１４（図１および図２参照）により囲まれた空間に液晶等が封入された液晶層１５が設けられている。
【００６１】
一方、第２基材２０ａ上（液晶層１５側）には、その全面に渡って対向電極３１が設けられている（図２参照）。対向電極３１上には、酸化シリコン（ＳｉＯ２）などの無機材料を斜方蒸着した配向膜３２が設けられている。対向電極３１は、画素電極２７と同様に、例えばＩＴＯ膜等の透明導電性膜からなる。
【００６２】
液晶層１５は、画素電極２７と対向電極３１との間で電界が生じていない状態では、配向膜２８および３２によって所定の配向状態をとる。シール材１４は、素子基板１０および対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂または熱硬化性樹脂からなる接着剤である。シール材１４には、素子基板１０と対向基板２０との間の距離を所定値とするためのグラスファイバーあるいはガラスビーズ等のスペーサーが混入されている。
【００６３】
半導体層３０ａがポリシリコンで構成される薄膜トランジスター（ＴＦＴ３０）の場合、その膜質により、リーク電流等を抑制するため、ある程度の大きさのチャネル領域（チャネル長）とＬＤＤ領域（ＬＤＤ長）が必要であり、小型化に限界がある。しかし、この態様によれば、ＴＦＴ３０の性能を維持し、平面的なサイズの小型化が、容易に実現できる。
【００６４】
＜液晶装置、および半導体装置の製造方法＞
図６は、液晶装置１００の製造方法を工程順に示すフローチャートである。図７から図１３は、液晶装置１００の製造方法のうち半導体装置の製造方法を示す模式断面図である。以下、液晶装置１００の製造方法、および半導体装置の製造方法を、図６〜図１３を参照しながら説明する。
【００６５】
最初に、素子基板１０側の製造方法を説明する。
まず、ステップＳ１１では、石英基板などからなる第１基材１０ａ上に、ＴＦＴ３０を形成する。具体的には、図７に示すように、第１基材１０ａ上に、周知の成膜技術を用いて、シリコン酸化膜などからなる第２絶縁層１１ａを成膜する。
次に、フォトリソグラフィ技術およびエッチング技術を用いて、ＴＦＴ３０が形成される領域に第２凹部１２を形成する。なお、第２絶縁層１１ａに第２凹部１２を形成する方法は、フォトリソグラフィ技術およびエッチング技術を用いる方法に限定されず、例えば、マスクを用いることによって、第２凹部１２を有する第２絶縁層１１ａを積層（成膜）する方法が用いられてもよい。また、転写法または物理的な方法を用いて第２凹部１２が形成されてもよい。
【００６６】
詳述すると、第２絶縁層１１ａにおける第１基材１０ａ側の面を面１２ｆ、面１２ｆに対向する面を第１面１２ａおよび第２面１２ｂ、第２凹部１２の底面を第３面１２ｃ、第１面１２ａと第３面１２ｃとの間の斜面を第４面、第２面と第３面１２ｃとの間の斜面を第５面１２ｅとする第２凹部１２が形成される。
【００６７】
続いて、図８に示す工程では、第２絶縁層１１ａ上に、アルミニウムなどからなる下側遮光膜３ｃ１を成膜する。なお、下側遮光膜３ｃ１は、下層の第２絶縁層１１ａの起伏に倣って成膜される。下側遮光膜３ｃ１の厚みは、例えば、０．２μｍである。その後、下側遮光膜３ｃ１をパターニングして、ゲート配線３ｃを形成する。
【００６８】
続いて、図９に示す工程では、第１絶縁層１１ｂおよび半導体層３０ａを形成する。具体的には、まず、ゲート配線３ｃ上に、シリコン酸化膜などからなる第１絶縁層１１ｂを成膜する。
次に、第１絶縁層１１ｂ上に、周知の成膜技術、フォトグラフィ技術、およびエッチング技術を用いて、第１絶縁層１１ｂの上に、ポリシリコンなどからなる半導体層３０ａを形成する。
【００６９】
図１０に示す工程では、半導体層３０ａに不純物イオンを注入する。具体的には、Ｎ型のＴＦＴを形成する場合、チャネル領域３０ｃとなる領域には、ボロン（Ｂ）イオン等のＰ型の不純物イオンをドープする。ソース領域３０ｓとなる領域、ドレイン領域３０ｄとなる領域、第１ＬＤＤ領域３０ｓ１となる領域、および第２ＬＤＤ領域３０ｄ１となる領域に、リン（Ｐ）イオン等のＮ型の不純物イオンを、注入量を調整してドープする。なお、Ｎ領域は後述のゲート電極３０ｇ形成後にイオン注入を実施して形成してもよい。
【００７０】
これにより、ソース領域３０ｓおよび第１ＬＤＤ領域３０ｓ１が、ゲート配線３ｃおよび第１絶縁層１１ｂを介して第１面１２ａに対向する位置に形成される。また、ドレイン領域３０ｄが、ゲート配線３ｃおよび第１絶縁層１１ｂを介して第２面１２ｂに対向する位置に形成される。また、第２ＬＤＤ領域３０ｄ１の一部が、ゲート配線３ｃおよび第１絶縁層１１ｂを介して第５面１２ｅに対向する位置に形成され、第２ＬＤＤ領域３０ｄ１の残りの部分が、ゲート配線３ｃおよび第１絶縁層１１ｂを介して第３面１２ｃに対向する位置に形成される。また、チャネル領域３０ｃが、ゲート配線３ｃおよび第１絶縁層１１ｂを介して第３面１２ｃおよび第４面１２ｄに対向する位置に形成される。
【００７１】
図１１に示す工程では、ゲート電極３０ｇを形成する。具体的には、まず、半導体層３０ａおよび第１絶縁層１１ｂ上にゲート絶縁層１１ｇを形成する。
次に、チャネル領域３０ｃの第１方向Ｂの端部から第１方向Ｂにずれた位置であってゲート電極３０ｇとゲート配線３ｃとの間に半導体層３０ａが介在しない位置において、ゲート絶縁層１１ｇと第１絶縁層１１ｂに、フォトリソグラフィ技術およびエッチング技術を用いて、コンタクト用電極６０（図５参照）のためのコンタクトホール（不図示）を形成する。
次に、ゲート絶縁層１１ｇ上およびコンタクト用電極６０のためのコンタクトホールにポリシリコンを成膜し、このポリシリコンをパターニングすることにより、ゲート絶縁層１１ｇを介してチャネル領域３０ｃと対向する位置、およびその位置から第１方向Ｂに延びた位置にゲート電極３０ｇを形成するとともに、ゲート電極３０ｇとゲート配線３ｃとを電気的に接続するコンタクト用電極６０（図５参照）を形成する。
【００７２】
図１２に示す工程では、ゲート電極３０ｇおよびゲート絶縁層１１ｇ上に、シリコン酸化膜などからなる第３絶縁層１１ｃを形成する。
次に、第３絶縁層１１ｃおよびゲート絶縁層１１ｇに、フォトリソグラフィ技術およびエッチング技術を用いて、コンタクトホールＣＮＴ１およびＣＮＴ２を形成する。
【００７３】
図１３に示す工程では、第３絶縁層１１ｃ上に、データ線６ａと、中継電極５１および５２とを形成する。具体的には、コンタクトホールＣＮＴ１およびＣＮＴ２の中を埋めると共に、第３絶縁層１１ｃ上にアルミニウムなどの遮光性の導電部材を成膜し、この導電部材をパターニングする。これにより、第３絶縁層１１ｃ上には、コンタクトホールＣＮＴ１と電気的に接続された中継電極５１およびデータ線６ａと、コンタクトホールＣＮＴ２と電気的に接続された中継電極５２とが形成される。以上により、ＴＦＴ３０が形成される。
【００７４】
続いて、図６に戻って説明を続ける。
ステップＳ１２では、画素電極２７を形成する。具体的には、ＴＦＴ３０上に、周知の成膜技術、フォトリソグラフィ技術、およびエッチング技術を用いて、第３絶縁層１１ｃ、第４絶縁層１１ｄ、蓄積容量１６、第５絶縁層１１ｅを形成し、第５絶縁層１１ｅ上に画素電極２７を形成する。
【００７５】
ステップＳ１３では、配向膜２８を形成する。具体的には、画素電極２７が設けられた第５絶縁層１１ｅ上の全体に、酸化シリコンなどの無機材料を斜方蒸着することで、柱状構造物を有する配向膜２８を形成する。
【００７６】
次に、対向基板２０側の製造方法を説明する。
まず、ステップＳ２１では、石英基板等の透光性材料からなる第２基材２０ａ上に、周知の成膜技術を用いて対向電極３１を形成する。
【００７７】
続いて、ステップＳ２２では、対向電極３１上に配向膜３２を形成する。配向膜３２の製造方法としては、例えば、酸化シリコン（ＳｉＯ２）などの無機材料を斜方蒸着する斜方蒸着法が用いられる。以上により、対向基板２０が完成する。
【００７８】
次に、素子基板１０と対向基板２０とを貼り合わせる方法を説明する。
ステップＳ３１では、素子基板１０上にシール材１４を塗布する。具体的には、例えば、素子基板１０とディスペンサー（吐出装置でも可能）との相対的な位置関係を変化させて、素子基板１０における表示領域Ｅの周縁部に（表示領域Ｅを囲むように）シール材１４を塗布する。
【００７９】
ステップＳ３２では、素子基板１０と対向基板２０とを貼り合わせる。具体的には、素子基板１０に、塗布されたシール材１４を介して対向基板２０を貼り合わせる。
【００８０】
ステップＳ３３では、液晶注入口から構造体の内部に液晶を注入し、その後、液晶注入口を封止材で封止する。以上により、液晶装置１００が完成する。
【００８１】
この態様によれば、ＴＦＴ３０の性能を維持し、平面的なサイズの小型化が容易に実現できる。
【００８２】
＜電子機器の構成＞
次に、本実施形態の電子機器としての投射型表示装置について、図１４を参照しながら説明する。図１４は、上記した液晶装置１００を備えた投射型表示装置の構成を示す概略図である。
【００８３】
図１４に示すように、本実施形態の投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４および１１０５と、３つの反射ミラー１１０６、１１０７および１１０８と、５つのリレーレンズ１２０１、１２０２、１２０３、１２０４、および１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０、１２２０、および１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。
【００８４】
偏光照明装置１１００は、超高圧水銀灯またはハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
【００８５】
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【００８６】
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２および１２０３と２つの反射ミラー１１０７および１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
【００８７】
液晶ライトバルブ１２１０，１２２０および１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０および１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。
【００８８】
クロスダイクロイックプリズム１２０６は、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
【００８９】
液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子２００ａおよび２００ｂの間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０および１２３０も同様である。
【００９０】
変更素子２００ｂとして、例えば、無機偏光板が用いられる。無機偏光板は、有機偏光板に比べて光の反射率が高い。
このため、変更素子２００ｂで反射された光の一部は、第１基材１０ａ側からＴＦＴ３０に向かって進む。第１基材１０ａ側からＴＦＴ３０に向かって進む光の多くは、遮光層を兼ねるゲート配線３ｃを透過できないが、その一部はゲート配線３ｃを通過してしまう。
ここで、ＴＦＴ３０の第２ＬＤＤ領域３０ｄ２の少なくとも一部は、第１凹部１１ｂ１の側面１１ｂ１ｅ（つまり、底面１１ｂ１ｃに対して傾いた面）に配置されている。このため、第２ＬＤＤ領域３０ｄ２の全てが第２面１２ｂと対向する位置に配置された場合に比べて、第１基材１０ａ側からゲート配線３ｃを透過した光を受ける量が小さくなり、光リーク電流の発生を抑制できる。
なお、変更素子２００ｂとして、有機偏光板が用いられてもよい。また、偏光素子２００ａとして、無機偏光板が用いられてもよいし、有機偏光板が用いられてもよい。
【００９１】
また、液晶装置１００では、いわゆる焼き付きを防止するため、基準電位に対するデータ信号の電位の極性を、周期的（例えば垂直走査期間ごと）に順次に反転する。
この際、プリチャージ期間においてプリチャージ電圧をソース領域３０ｓに印加することによって、極性のバランスを取ることが行われる。
この極性バランスを取る制御は、画素電極２７に接続されたドレイン領域３０ｄ１に隣接する第２ＬＤＤ領域３０ｄ１に対する光の入射を、第１ＬＤＤ領域３０ｓ１に対する光の入射よりも抑えた方が容易になることを発明者は見出した。
上述したように本実施形態では、第２ＬＤＤ領域３０ｄ１の少なくとも一部は、第１凹部１１ｂ１の側面１１ｂ１ｅに配置され、第１ＬＤＤ領域３０ｓ１は、第２面１２ｂと対向する位置に配置されている。このため、第２ＬＤＤ領域３０ｄ１は、第１ＬＤＤ領域３０ｓ１に比べて、第１基材１０ａ側からゲート配線３ｃを透過した光を受ける量が小さくなる。よって、プリチャージ電圧を用いた極性バランスを取る制御が容易になる。
【００９２】
なお、液晶装置１００が搭載される電子機器としては、投射型表示装置１０００の他、ヘッドアップディスプレイ、スマートフォン、ＥＶＦ（Electrical View Finder）、モバイルミニプロジェクター、携帯電話、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置または照明機器など各種電子機器が挙げられる。
【００９３】
以上詳述したように、本実施形態によれば、以下に示す効果が得られる。
第２ＬＤＤ領域３０ｄ１とチャネル領域３０ｃとが第１凹部１１ｂ１に配置されるので、第１ＬＤＤ領域３０ｓ１と第２ＬＤＤ領域３０ｄ１とチャネル領域３０ｃとが第１凹部１１ｂ１に配置される構成に比べて、第１凹部１１ｂ１の小型化を図ることができる。
【００９４】
第２ＬＤＤ領域３０ｄ１の少なくとも一部が、第１凹部１１ｂ１の側面１１ｂ１ｅに配置されているので、第２ＬＤＤ領域３０ｄ１の全てが第１凹部１１ｂ１の底面１１ｂ１ｃに配置される場合に比べて、第１基材１０ａ側からの光の受光量を低減可能になり、第２ＬＤＤ領域３０ｄ１での光リーク電流の発生を抑制できる。
【００９５】
コンタクト用電極６０は、ゲート電極３０ｇとゲート配線３ｃとの間に半導体層３０ａが介在しない領域でゲート電極３０ｇとゲート配線３ｃとを電気的に接続している。このため、ゲート配線３ｃとゲート電極３０ｇとの電気的な接続を容易に行うことが可能になる。
【００９６】
ゲート配線３ｃが、第１基材１０ａ側からの光を遮光する遮光部材としても機能するので、第１基材１０ａ側からの光を遮光する専用の遮光部材が用いられる場合に比べて、構成の簡略化を図ることが可能になる。
【００９７】
第２ＬＤＤ領域３０ｄ１の少なくとも一部は、第１凹部１１ｂ１の側面１１ｂ１ｅに配置され、第１ＬＤＤ領域３０ｓ１は、第２面１２ｂと対向する位置に配置されている。このため、第２ＬＤＤ領域３０ｄ１は、第１ＬＤＤ領域３０ｓ１に比べて、第１基材１０ａ側からゲート配線３ｃを透過した光を受ける量が小さくなる。よって、プリチャージ電圧を用いた極性バランスを取る制御が容易になる。
【００９８】
＜変形例＞
本発明は、上述した実施形態に限定されるものではなく、例えば、次に述べるような各種の変形が可能である。また、次に述べる変形の態様の中から任意に選択された一または複数の変形を適宜組み合わせることもできる。
【００９９】
＜変形例１＞
第１基材１０ａに凹部を形成することによって、第２絶縁層１１ａおよび第１絶縁層１１ｂに凹部が形成されてもよい。
【０１００】
＜変形例２＞
上述した実施形態では、遮光部として機能するゲート配線３ｃを第２凹部１２に配置することによって、第１基材１０ａ側からの光の半導体層３０ａへの照射を抑制した。しかしながら、第２凹部１２にゲート配線３ｃを配置せずに、例えば面１２ｆに遮光部が設けられてもよい。
【０１０１】
＜変形例３＞
第２ＬＤＤ領域３０ｄ１ではなく第１ＬＤＤ領域３０ｓ１を第１凹部１１ｂ１に配置しても、第１凹部１１ｂ１の小型化を図ることができる。
なお、第１ＬＤＤ領域３０ｓ１ではなく第２ＬＤＤ領域３０ｓｄを第１凹部１１ｂ１に配置した方が、プリチャージ電圧を用いた極性バランスを取る制御が容易となるため好ましい。
【０１０２】
＜変形例４＞
電気光学装置は、液晶装置１００に限らず、例えば、有機ＥＬ（electro-luminescence）装置、プラズマディスプレイ、または電子ペーパー等に適用されてもよい。
【符号の説明】
【０１０３】
３ｂ…容量線、３ｃ…ゲート配線、１１ａ…第２絶縁層、１１ｂ…第１絶縁層、１１ｃ…第３絶縁層、１１ｄ…第４絶縁層、１１ｅ…第５絶縁層、１１ｇ…ゲート絶縁層、１６…蓄積容量、１６ｂ…容量絶縁膜、１６ｃ…容量電極、２７…画素電極、３０…ＴＦＴ、３０ａ…半導体層、３０ｓ…ソース領域、３０ｓ１…第１ＬＤＤ領域、３０ｃ…チャネル領域、３０ｄ１…第２ＬＤＤ領域、３０ｄ…ドレイン領域、３０ｇ…ゲート電極、５１〜５３…中継電極、１００…液晶装置、ＣＮＴ１〜ＣＮＴ４…コンタクトホール。
【図１】
2018056260.tif 000003
【図２】
2018056260.tif 000004
【図３】
2018056260.tif 000005
【図４】
2018056260.tif 000006
【図５】
2018056260.tif 000007
【図６】
2018056260.tif 000008
【図７】
2018056260.tif 000009
【図８】
2018056260.tif 000010
【図９】
2018056260.tif 000011
【図１０】
2018056260.tif 000012
【図１１】
2018056260.tif 000013
【図１２】
2018056260.tif 000014
【図１３】
2018056260.tif 000015
【図１４】
2018056260.tif 000016