(57)【要約】【課題】ＩＧＢＴなどのパワートランジスタを備えた半導体装置の性能向上を図る。【解決手段】半導体装置は、ＩＧＢＴモジュール１１０は、並列接続されたＩＧＢＴ素子ＳＷａ及びＳＷｂと、ＩＧＢＴ素子ＳＷａのゲート端子に接続された抵抗Ｒ１ａと、抵抗Ｒ１ａと並列接続され、ＩＧＢＴ素子ＳＷａのゲート端子へ向かう方向を順方向とするダイオードＤ１ａとを備える。これにより、ゲート発振の発生を抑えつつ、スイッチング特性を向上することができる。【選択図】図１３
2018107494.tif 000002
【特許請求の範囲】
【請求項１】
並列接続された第１及び第２のパワートランジスタと、
前記第１のパワートランジスタの制御端子に接続された第１の抵抗と、
前記第１の抵抗と並列接続され、前記第１のパワートランジスタの制御端子へ向かう方向を順方向とする第１のダイオードと、
を備える、半導体装置。
【請求項２】
前記第１及び第２のパワートランジスタの第１の端子または第２の端子が共通接続され、前記第１及び第２のパワートランジスタの制御端子が前記第１の抵抗及び前記第１のダイオードを介して共通接続されている、
請求項１に記載の半導体装置。
【請求項３】
前記第２のパワートランジスタの制御端子に接続された第２の抵抗と、
前記第２の抵抗と並列接続され、前記第２のパワートランジスタの制御端子へ向かう方向を順方向とする第２のダイオードと、を備える、
請求項１に記載の半導体装置。
【請求項４】
前記第１及び第２のパワートランジスタは、ＩＧＢＴ素子である、
請求項１に記載の半導体装置。
【請求項５】
前記ＩＧＢＴ素子は、チャネル領域の両側を挟んで第１及び第２のトレンチゲートが配置されたゲート‐ゲート構造である、
請求項４に記載の半導体装置。
【請求項６】
前記ＩＧＢＴ素子は、チャネル領域及びトレンチゲートの両側を挟んで第１及び第２のトレンチエミッタが配置されたエミッタ‐ゲート‐エミッタ構造である、
請求項４に記載の半導体装置。
【請求項７】
前記第１のパワートランジスタが形成された半導体チップを実装する第１の実装領域と、
前記第１のパワートランジスタと接続される前記第１の抵抗及び前記第１のダイオードを実装し、前記制御端子のための制御信号が供給される第２の実装領域と、を備える、
請求項１に記載の半導体装置。
【請求項８】
前記第１の抵抗は、面実装型のチップ抵抗である、
請求項７に記載の半導体装置。
【請求項９】
前記第１のパワートランジスタ、前記第１の抵抗及び前記第１のダイオードが形成された半導体チップを実装する第１の実装領域と、
前記第１の抵抗及び前記第１のダイオードと接続され、前記制御端子のための制御信号が供給される第２の実装領域と、を備える、
請求項１に記載の半導体装置。
【請求項１０】
前記第１のパワートランジスタ及び前記第１の抵抗が形成された半導体チップを実装する第１の実装領域と、
前記第１の抵抗と接続され、前記制御端子のための制御信号が供給される第２の実装領域と、
前記第１のパワートランジスタ及び前記第１の抵抗と接続され、前記第１のダイオードを実装する第３の実装領域と、を備える、
請求項１に記載の半導体装置。
【請求項１１】
直列接続された第１及び第２のパワートランジスタ回路を備えるインバータ回路と、
前記第１及び第２のパワートランジスタ回路を駆動する駆動回路と、を備え、
前記第１及び第２のパワートランジスタ回路は、
並列接続された複数のパワートランジスタと、
前記複数のパワートランジスタのそれぞれの制御端子に接続された複数の抵抗と、
前記複数の抵抗のそれぞれと並列接続され、前記複数のパワートランジスタのそれぞれの制御端子へ向かう方向を順方向とする複数のダイオードと、
を備える、インバータシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びインバータシステムに関し、例えば、パワートランジスタを備える半導体装置及びインバータシステムに関する。
【背景技術】
【０００２】
大電力でモータを駆動したり、エネルギー変換等を行うシステムでは、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）やパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのパワートランジスタ（３端子増幅素子）が広く利用されている。近年、このようなシステムの用途が広がっているため、より大電力で負荷を駆動する必要性が増している。
【０００３】
そこで、大電力でのスイッチングを可能とするため、複数のパワートランジスタを並列に接続する方法が知られている（例えば、非特許文献１及び２参照）。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】富士電機株式会社、“Ｐｒｉｍｅ ＰＡＣＫ（登録商標）  モジュール並列接続”、[online]、<URL : https://www.fujielectric.co.jp/products/semiconductor/model/igbt/application/box/doc/pdf/RH984b/Parallel%20connection_PP_J.pdf>
【非特許文献２】インターナショナル・レクティファイアー、“アプリケーション・ノート：ＡＮ-９４１  パワーＭＯＳＦＥＴの並列接続”、[online]、<URL ; http://www.infineon.com/dgdl/AN-941J.pdf?fileId=5546d46256fb43b301574c6033177c39>
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のように、出力の大電力化に伴い、パワートランジスタの並列接続数が増加傾向にある。しかしながら、関連する技術では、パワートランジスタを並列接続した場合に、性能が劣化する恐れがあることを、本発明者らは見出した。そこで、一実施の形態では、半導体装置の性能向上を図ることを一つの課題とする。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態によれば、半導体装置は、第１及び第２のパワートランジスタ、第１の抵抗、第１のダイオードを備える。第１及び第２のパワートランジスタは、並列接続されており、第１の抵抗は、第１のパワートランジスタの制御端子に接続されている。第１のダイオードは、第１の抵抗と並列接続され、第１のパワートランジスタの制御端子へ向かう方向を順方向とするものである。
【発明の効果】
【０００８】
前記一実施の形態によれば、半導体装置の性能向上を図ることができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１に係る風力発電システムの構成例を示す構成図である。
【図２】実施の形態１に係るＩＧＢＴ素子の一例を示す概略断面図である。
【図３】実施の形態１に係るＩＧＢＴ素子の等価回路の一例を示す回路図である。
【図４】実施の形態１に係るＩＧＢＴ素子の他の例を示す概略断面図である。
【図５】実施の形態１に係るＩＧＢＴ素子の等価回路の他の例を示す回路図である。
【図６】検討例のＩＧＢＴモジュールを含むドライブシステムの構成例を示す構成図である。
【図７】検討例のＩＧＢＴモジュールにおける負荷短絡時の信号を示す波形図である。
【図８】検討例のＩＧＢＴモジュールにおける共振ループの等価回路を含む構成図である。
【図９】検討例のＩＧＢＴモジュールにおける共振ループの等価回路の構成を示す回路図である。
【図１０】実施の形態１に係るＩＧＢＴモジュールを含むドライブシステムの構成例を示す構成図である。
【図１１】実施の形態１に係るＩＧＢＴモジュールにおける共振ループの等価回路を含む構成図である。
【図１２】実施の形態１に係るＩＧＢＴモジュールにおける共振ループの等価回路の構成を示す回路図である。
【図１３】実施の形態１に係るＩＧＢＴモジュールの他の構成例を示す構成図である。
【図１４】参考例のＩＧＢＴモジュールの実装例に対応する構成図である。
【図１５】参考例のＩＧＢＴモジュールの実装例を示す概略平面図である。
【図１６】実施の形態２に係るＩＧＢＴモジュールの実装例１に対応する構成図である。
【図１７】実施の形態２に係るＩＧＢＴモジュールの実装例１を示す概略平面図である。
【図１８】実施の形態２に係るＩＧＢＴモジュールの他の実装例を示す概略平面図である。
【図１９】実施の形態２に係るＩＧＢＴモジュールの実装例２に対応する構成図である。
【図２０】実施の形態２に係るＩＧＢＴモジュールの実装例２を示す概略平面図である。
【図２１】実施の形態２に係るＩＧＢＴモジュールの実装例３に対応する構成図である。
【図２２】実施の形態２に係るＩＧＢＴモジュールの実装例３を示す概略平面図である。
【発明を実施するための形態】
【００１０】
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００１１】
（実施の形態１）
以下、図面を参照して実施の形態１について説明する。
【００１２】
＜実施の形態１のシステムの構成＞
実施の形態１に係るシステムとして、ここでは風力発電システムについて説明する。なお、風力発電システムは、ＩＧＢＴ等のパワーデバイスを用いたシステム（インバータシステム）の一例であり、産業用モータ駆動システムや、他のエネルギー電力変換システム等でもよい。
【００１３】
図１は、本実施の形態に係る風力発電システムの構成例を示している。図１に示すように、本実施の形態に係る風力発電システム１は、風車１０１、ＡＣ入力部（ＡＣ生成部：AC Generator）１０２、整流部１０３、昇圧部１０４、インバータ１００、ＡＣ出力部１０５を備えている。さらに、インバータ１００を構成するＩＧＢＴ回路１１１ａ及び１１１ｂを駆動するドライバモジュール１１２、インバータ制御部（インバータ制御マイクロコンピュータ）１１３を備えている。
【００１４】
ＡＣ入力部１０２は、風車１０１の回転にしたがってＡＣ電力を生成する発電機である。例えば、ＡＣ入力部１０２は、３相のＡＣ電力を生成し整流部１０３へ供給する。整流部（整流回路）１０３は、ＡＣ電力を整流してＤＣ電力に変換するＡＣ／ＤＣ変換部である。整流部１０３は、ＡＣ入力部１０２が生成した３相のＡＣ電力をＤＣ電力に変換する。整流部１０３は、直列接続されたダイオード（例えばＦＲＤ：Fast Recovery Diode）Ｄ１０１及びＤ１０２を備えており、ダイオードＤ１０１及びＤ１０２のペアが複数並列に接続されている。この例では、３相のＡＣ電力に対し３相全波整流を行うため、ダイオードＤ１０１及びＤ１０２のペアが３つ並列接続され、各ダイオードＤ１０１及びＤ１０２の中間ノードにＡＣ電力が入力される。
【００１５】
昇圧部（昇圧チョッパ回路）１０４は、整流部１０３が生成したＤＣ電力を昇圧する。昇圧部１０４は、インダクタＬ１０１、ダイオードＤ１０３、コンデンサＣ１０１、ＩＧＢＴ回路１０６を備えている。整流部１０３（ダイオードＤ１０１のカソード側）とインバータ１００（ハイサイド側）の間に、インダクタＬ１０１、ダイオードＤ１０３が直列に接続されている。インダクタＬ１０１とダイオードＤ１０３（アノード側）の間に、ダイオードＤ１０１及びＤ１０２と並列で、ＩＧＢＴ回路１０６が接続されている。さらに、ダイオードＤ１０３（カソード側）とインバータ１００の間に、ＩＧＢＴ回路１０６と並列で、コンデンサＣ１０１が接続されている。昇圧用の制御回路（不図示）により、ＩＧＢＴ回路１０６のオン／オフを制御することで、昇圧を行う。
【００１６】
インバータ１００は、インバータ制御部１１３の制御にしたがって、昇圧されたＤＣ電力をＡＣ電力に変換するＤＣ／ＡＣ変換部である。インバータ１００では、ＩＧＢＴ回路（ハイサイド側スイッチ）１１１ａとＩＧＢＴ回路（ローサイド側スイッチ）１１１ｂが、ＩＧＢＴモジュール１１０を構成し、ＩＧＢＴモジュール１１０が複数並列に接続されている。この例では、３相のＡＣ電力を生成するため、ＩＧＢＴモジュール１１０が３つ並列接続され、各ＩＧＢＴ回路１１１ａ及び１１１ｂの中間ノードからＡＣ電力が出力される。後述のように、ＩＧＢＴ回路１１１ａ及び１１１ｂのそれぞれは、複数のＩＧＢＴ素子が並列接続されて構成されており、例えば、大電力用途のインバータでは、２〜１２個のＩＧＢＴ素子が並列接続されている。
【００１７】
ＩＧＢＴモジュール１１０単位で制御するため、ＩＧＢＴモジュールごとにドライバモジュール１１２を備えている。ドライバモジュール１１２は、インバータ制御部１１３の指示にしたがって、ＩＧＢＴ回路１１１ａ及び１１１ｂのオン／オフを制御することで、ＡＣ電力を生成する。例えば、ＩＧＢＴ回路１１１（１１１ａと１１１ｂのいずれか、または両方）とドライバモジュール１１２は、ドライブシステム（インバータシステム）１２０を構成する。インバータシステムに本実施の形態に係るＩＧＢＴモジュールを適用することで、高速動作が可能となり、効率よく電力を変換することができる。
【００１８】
ＡＣ出力部１０５は、ＡＣ電力の出力先の負荷であり、電力系統やモータ等である。ＡＣ出力部１０５は、インダクタＬ１０２とＡＣ負荷回路１０７を備えており、インダクタＬ１０２を介してＡＣ負荷回路１０７に３相ＡＣ電力が供給される。
【００１９】
＜実施の形態１のＩＧＢＴの構成＞
次に、本実施の形態に係るインバータ１００のＩＧＢＴ回路１１１に含まれるＩＧＢＴ素子の構成例について説明する。
【００２０】
図２は、一例として、ＩＧＢＴ素子ＳＷ１の概略断面を示しており、図３は、その等化回路の構成を示している。図２の例は、一般的なフローティング層を有するＩＧＢＴ構造であり、トレンチ電極がゲート−ゲートと並んで形成されるため、ＧＧ構造と呼ばれる。この構造により、大電力化に対応することができる。
【００２１】
図２に示すように、ＧＧ構造のＩＧＢＴ素子ＳＷ１は、コレクタ電極（不図示）の上にＮ−ドリフト層２０１が形成されている。Ｎ−ドリフト層２０１の上に所定間隔でＰ型フローティング層２０２が形成され、Ｐ型フローティング層２０２の間にＮ型ホールバリア層２０３が形成されている。Ｎ型ホールバリア層２０３の上に、Ｐ型チャネル領域２０５（コンタクト層）、Ｎ型エミッタ領域（エミッタ層）２０６が形成されている。
【００２２】
Ｎ型エミッタ領域２０６及びＰ型チャネル領域２０５を挟んだ両側に、それぞれゲート電極（トレンチゲート）２０４が形成されている。ゲート電極２０４は、Ｎ型エミッタ領域２０６及びＰ型チャネル領域２０５から、Ｎ型ホールバリア層２０３とＰ型フローティング層２０２の間に達するトレンチ内に形成されている。Ｐ型フローティング層２０２、ゲート電極２０４、Ｎ型エミッタ領域２０６を覆うように絶縁膜２０７が形成されている。絶縁膜２０７から、Ｎ型エミッタ領域２０６、Ｐ型チャネル領域２０５（コンタクト層）に達するトレンチに、エミッタ電極（不図示）が形成される。
【００２３】
図２のようなＧＧ構造のＩＧＢＴ素子ＳＷ１では、図３に示すような寄生容量が生じる。ＩＧＢＴ素子ＳＷ１では、各Ｐ型フローティング層２０２を介したフローティング容量Ｃｆｐｃ及びＣｇｆｐと、Ｎ型ホールバリア層２０３を介したゲート容量Ｃｇｄとが、コレクタ−ゲート間容量となる。
【００２４】
図４は、他の例として、ＩＧＢＴ素子ＳＷ２の概略断面を示しており、図５は、その等化回路の構成を示している。図４の例は、フローティング層を介する容量成分を低減したＩＧＢＴ構造であり、トレンチ電極がエミッタ−ゲート−エミッタと並んで形成されるため、ＥＧＥ構造と呼ばれる。この構造により、大電力化及び高速化に対応することができる。
【００２５】
図４に示すように、ＥＧＥ構造のＩＧＢＴ素子ＳＷ２は、図２のＩＧＢＴ素子ＳＷ１と比べて、トレンチ電極の構成が異なっている。すなわち、Ｐ型チャネル領域２０５（コンタクト層）上の中央にＮ型エミッタ領域（エミッタ層）２０６が形成され、Ｐ型チャネル領域２０５及びＮ型エミッタ領域２０６の中央にゲート電極（トレンチゲート）２０４が形成されている。ゲート電極２０４は、Ｎ型エミッタ領域２０６及びＰ型チャネル領域２０５から、Ｎ型ホールバリア層２０３に達するトレンチ内に形成されている。Ｐ型チャネル領域２０５を挟んだ両側に、それぞれエミッタ電極（トレンチエミッタ）２０８が形成されている。エミッタ電極２０８は、Ｐ型チャネル領域２０５から、Ｎ型ホールバリア層２０３とＰ型フローティング層２０２の間に達するトレンチ内に形成されている。
【００２６】
図４のようなＥＧＥ構造のＩＧＢＴ素子ＳＷ２では、図５のような寄生容量が生じる。ＩＧＢＴ素子ＳＷ２では、Ｐ型フローティング層２０２を介したフローティング容量Ｃｆｐｃ及びＣｇｆｐが、コレクタ−エミッタ間に接続されるため、コレクタ−ゲート間容量は、Ｎ型ホールバリア層２０３を介したゲート容量Ｃｇｄのみとなる。このため、ＥＧＥ構造では、ＧＧ構造に比べて帰還容量（Ｃｒｅｓ）を大幅に低減することができ、高速スイッチングが可能となる。
【００２７】
＜検討例のＩＧＢＴモジュールの構成＞
まず、本実施の形態適用前の検討例のＩＧＢＴモジュールについて説明する。図６は、検討例のＩＧＢＴモジュールを含むドライブシステムの構成を示している。
【００２８】
図６に示すように、検討例のＩＧＢＴモジュール９１０は、複数のＩＧＢＴ実装部（実装基板）９１１を備えている。複数のＩＧＢＴ実装部９１１が、図１のＩＧＢＴ回路１１１（１１１ａもしくは１１１ｂ）に相当する。この例では、２つのＩＧＢＴ実装部９１１ａ及び９１１ｂが並列接続されている。
【００２９】
ＩＧＢＴ実装部９１１ａ及び９１１ｂは、同じ構成であり、それぞれＩＧＢＴ素子ＳＷ（ＳＷａ、ＳＷｂ）、ダイオードＦＤ（ＦＤａ、ＦＤｂ：還流ダイオード（Free Wheeling Diode））、抵抗Ｒ１（Ｒ１ａ、Ｒ１ｂ）を備えている。ＩＧＢＴ素子ＳＷのコレクタ−エミッタ間にダイオードＦＤが接続され、ＩＧＢＴ素子ＳＷのゲートに抵抗Ｒ１（ダンピング抵抗）が接続されている。複数のＩＧＢＴ素子ＳＷのゲートが抵抗Ｒ１を介して共通接続され、コレクタも共通接続されている。なお、複数のＩＧＢＴ素子ＳＷのエミッタも共通接続されている（不図示）。ゲートの共通ノードにドライバモジュール１１２が接続され、ドライバモジュール１１２から制御電圧（ゲート電圧）が供給される。コレクタの共通ノードにＡＣ負荷回路１０７が接続され、この例では、コンデンサＣ１０２が接続されている。なお、ゲートを制御端子と称し、コレクタ及びエミッタ（ＭＯＳＦＥＴであればソース及びドレイン）のいずれかを第１の端子または第２の端子と称してもよい。
【００３０】
このような構成において、負荷が短絡（地絡）するとゲート発振が発生するという問題がある。図７は、負荷短絡時におけるＩＧＢＴ素子ＳＷの各信号波形を示している。図７に示すように、負荷が短絡すると、ゲート−エミッタ電圧ＶＧＥ及びコレクタ−エミッタ電圧ＶＣＥの変動は小さいものの、コレクタ電流Ｉｃが上昇し、飽和電流が流れ続ける。そして、温度特性等の影響により一定の発振条件（共振条件）が満たされると、ゲート−エミッタ電圧ＶＧＥが発振状態（ゲート発振）となる。
【００３１】
この発振は、負荷短絡時にＩＧＢＴの並列接続によって共振ループが形成されることに起因する。図８は、その共振ループの寄生成分を示しており、図９は、共振ループの等価回路を示している。図８に示すように、ＩＧＢＴ実装部９１１ａにゲート容量（コレクタ−ゲート）容量Ｃ０ａ、ＩＧＢＴ実装部９１１ｂにゲート容量（コレクタ−ゲート）容量Ｃ０ｂ、ＩＧＢＴ実装部９１１ａ及び９１１ｂのコレクタ間に寄生インダクタＬ０ａ、ＩＧＢＴ実装部９１１ａ及び９１１ｂのゲート間に寄生インダクタＬ０ｂが生じる。そうすると、図９に示すように、抵抗Ｒ１ａ、ゲート容量Ｃ０ａ、寄生インダクタＬ０ａ、ゲート容量Ｃ０ｂ、抵抗Ｒ１ｂ、寄生インダクタＬ０ｂを含む共振ループに回生電流が流れる。このため、共振ループ内の寄生インダクタ成分が大きい場合、又は各素子の帰還容量（ゲート容量）が小さい場合、負荷短絡中に図７のような発振が生じてしまい問題となる。
【００３２】
近年、出力大電力化に伴い、ＩＧＢＴの並列接続数が増加傾向であるため、寄生インダクタ成分が増加傾向にある。また、スイッチング損失を低減するために帰還容量の低減が求められている。このため、ノイズ・発振抑制に対するデバイス／モジュールの最適化設計が課題となってきている。
【００３３】
例えば、上記のＥＧＥ構造のＩＧＢＴ素子ＳＷ２の場合、ＧＧ構造のＩＧＢＴ素子ＳＷ１に対してスイッチング損失を大幅に低減することが可能であるが、一方で帰還容量が極端に小さいことにより、並列接続時に発振が発生してしまう。この発振対策のために、共振ループ内のゲート抵抗（Ｒ１ａ及びＲ１ｂ）の抵抗値を高く設定する方法も考えられる。しかし、ゲート抵抗の抵抗値を大きくすると高速スイッチングを行うことができない。そこで、本実施の形態では、次のようなＩＧＢＴモジュール構造とすることで、スイッチング特性への影響を抑えつつ、ゲート発振の発生を防ぐことを可能にする。
【００３４】
＜実施の形態１のＩＧＢＴモジュールの構成＞
図１０は、本実施の形態に係るＩＧＢＴモジュールの構成を示している。図１０に示すように、本実施の形態に係るＩＧＢＴモジュール１１０は、複数のＩＧＢＴ実装部（実装基板）１２１を備えている。複数のＩＧＢＴ実装部１２１が、図１のＩＧＢＴ回路１１１（１１１ｂもしくは１１１ａ）に相当する。
【００３５】
ＩＧＢＴ実装部１２１（１２１ａ、１２１ｂ）は、図６の検討例の構成に加えて、ダイオードＤ１（Ｄ１ａ、Ｄ１ｂ）を備えている。ダイオードＤ１（第１及び第２のダイオード）は、ＩＧＢＴ素子ＳＷのゲートに接続された抵抗Ｒ１（第１及び第２の抵抗）と並列に接続されている。ダイオードＤ１は、アノードがドライバモジュール１１２側（共通ノード側）に接続され、カソードがＩＧＢＴ素子ＳＷのゲート側に接続されており、ゲートへ向かう方向が順方向となっている。ダイオードＤ１及び抵抗Ｒ１は、ＩＧＢＴ実装部１２１（半導体チップ）の内部に形成されてもよいし、外付けの部品であってもよい。また、ダイオードはショットキーバリアダイオード（ＳＢＤ）等を用いてもよい。なお、ダイオードＤ１以外の構成は、図６と同様である。
【００３６】
図１１は、図１０の構成における共振ループの寄生成分を示しており、図１２は、その共振ループの等価回路を示している。図１１に示すように、図８と同様、ＩＧＢＴ実装部１２１ａにゲート容量Ｃ０ａ、ＩＧＢＴ実装部１２１ｂにゲート容量Ｃ０ｂ、ＩＧＢＴ実装部１２１ａ及び１２１ｂのコレクタ間に寄生インダクタＬ０ａ、ＩＧＢＴ実装部１２１ａ及び１２１ｂのゲート間に寄生インダクタＬ０ｂが生じる。そうすると、図１２に示すように、並列接続された抵抗Ｒ１ａ及びダイオードＤ１ａ、ゲート容量Ｃ０ａ、寄生インダクタＬ０ａ、ゲート容量Ｃ０ｂ、並列接続された抵抗Ｒ１ｂ及びダイオードＤ１ｂ、寄生インダクタＬ０ｂを含む共振ループとなる。
【００３７】
共振ループ内の回生電流は、ダイオードＤ１ａを流れるものの、ダイオードＤ１ｂは逆方向のため電流経路が遮断され、抵抗Ｒ１ｂを流れようとする。このため、抵抗Ｒ１ｂ（ダンピング抵抗）を高抵抗化することにより、発振を抑えることができる。また、ダイオードＤ１（Ｄ１ａ及びＤ１ｂ）は、ゲート方向が順方向であるため、ターンオン時のゲートチャージ経路のインピーダンスを低く確保できるため、スイッチングロスの増加も防ぐことができ、高速動作が可能となる。
【００３８】
なお、ＩＧＢＴが２並列の場合、共振ループが一つであるため、図１３に示すように、少なくとも一方のＩＧＢＴ素子ＳＷのゲートに、ダイオードＤ１及び抵抗Ｒ１の並列回路を挿入する構成でもよい。ＩＧＢＴが３並列以上の場合、共振ループが複数となるため、全てのＩＧＢＴ素子ＳＷのゲートに、ダイオードＤ１及び抵抗Ｒ１の並列回路を挿入することが好ましい。また、ＩＧＢＴ素子に限らず、パワーＭＯＳＦＥＴ等のパワートランジスタ（ゲート駆動の３端子増幅素子）でもよい。すなわち、図１３のように、ＩＧＢＴモジュール（半導体装置）１１０は、並列接続されたＩＧＢＴ素子ＳＷｂ（第１のパワートランジスタ）とＩＧＢＴ素子ＳＷａ（第２のパワートランジスタ）、ＩＧＢＴ素子ＳＷｂのゲート（制御端子）に接続された抵抗Ｒ１（第１の抵抗）、抵抗Ｒ１と並列接続され、ゲートへ向かう方向を順方向とするダイオードＤ１（第１のダイオード）を備えていてもよい。
【００３９】
以上のように、本実施の形態では、ＩＧＢＴを並列接続したドライブシステムにおいて、各ＩＧＢＴのゲート入力部に並列接続された順方向ダイオード及び抵抗を挿入することとした。これにより、スイッチング損失の増加を抑えつつ発振を抑制することができる。
【００４０】
上記検討例のように、発振対策として共振ループ内の抵抗値を上げてダンピング効果を高めることが有効であるが、個別ゲート抵抗値を増やせばデバイスの持つ高速スイッチングの特長を最大限に活かすことができない。発振抑制耐量とスイッチング特性のトレードオフという問題があった。このため、検討例では、ＥＧＥ構造のような高速のＩＧＢＴを使用しても十分にそのメリットを活かせなかったが、本実施の形態を適用したドライブシステムで使用することで、並列接続用途においても高速スイッチングの特長を活かすことが可能となる。さらに、デバイス／モジュールの最適化設計の自由度を増すことも可能となる。
【００４１】
（実施の形態２）
本実施の形態では、実施の形態１に係るＩＧＢＴモジュールの実装例について説明する。
【００４２】
＜参考例＞
図１４は、実施の形態適用前の参考例のＩＧＢＴモジュールの構成を示し、図１５は、その実装例を示している。この参考例は、上記検討例と同様に、ＩＧＢＴのゲートに抵抗のみを挿入した例である。
【００４３】
図１４に示すように、参考例のＩＧＢＴモジュール９２０は、ＩＧＢＴ実装部９２１ａ及び９２１ｂを備えている。ＩＧＢＴ実装部９２１ａ及び９２１ｂは、それぞれ、ＩＧＢＴ素子ＳＷａ及びＳＷｂ、ダイオードＦＤａ及びＦＤｂを備えており、抵抗Ｒ１ａ及びＲ１ｂがゲート端子に外付けされている。
【００４４】
図１５に示すように、参考例のＩＧＢＴモジュール９２０の実装例では、ゲート電位領域（パターン：第１の実装領域）３０１ａ及び３０１ｂ、コレクタ電位領域（パターン：第２の実装領域）３０２、エミッタ電位領域（パターン）３０３を備えている。各領域は、各素子を実装するための島であり、銅板で形成されたベースプレートである。この例では、ＩＧＢＴ素子（ＩＧＢＴチップ）ＳＷａ及びＳＷｂは、裏面側（不図示）にコレクタ端子（裏面端子）が形成され、表面側にエミッタ端子（パッド）ＴＥ及びゲート端子（パッド）ＴＧ（表面端子）が形成されている。
【００４５】
コレクタ電位領域３０２にＩＧＢＴ素子（ＩＧＢＴチップ）ＳＷａ及びＳＷｂが実装され、コレクタ電位領域３０２にＩＧＢＴ素子ＳＷａ及びＳＷｂの裏面端子（コレクタ端子）が電気的に接続される。コレクタ電位領域３０２にダイオード（ダイオードチップ）ＦＤａ及びＦＤｂが実装され、コレクタ電位領域３０２にダイオードＦＤａ及びＦＤｂの裏面端子（カソード端子）が電気的に接続される。
【００４６】
抵抗Ｒ１ａ及びＲ１ｂは、面実装タイプのチップ抵抗である。ゲート電位領域３０１ａに抵抗Ｒ１ａが実装されて、ゲート電位領域３０１ａに抵抗Ｒ１ａの裏面端子が電気的に接続される。ゲート電位領域３０１ｂに抵抗Ｒ１ｂが実装されて、ゲート電位領域３０１ｂに抵抗Ｒ１ｂの裏面端子が電気的に接続される。
【００４７】
ＩＧＢＴ素子ＳＷａ及びＳＷｂの表面の複数のエミッタ端子ＴＥが、それぞれ、ダイオードＦＤａ及びＦＤｂの表面端子（アノード端子）を介してエミッタ電位領域３０３に、ワイヤー配線により電気的に接続される。ＩＧＢＴ素子ＳＷａ及びＳＷｂの表面のゲート端子ＴＧが、それぞれ、抵抗Ｒ１ａ及びＲ１ｂの表面端子に、ワイヤー配線により電気的に接続される。ゲート電位領域３０１ａ及び３０１ｂは、ワイヤー配線により電気的に接続され、例えば、ゲート電位領域３０１ｂは、ドライバモジュール１１２と電気的に接続されて、ゲート信号が入力される。
【００４８】
＜実装例１＞
図１６は、実施の形態１に係るＩＧＢＴモジュールを実現する構成例を示し、図１７は、その実装例１を示している。
【００４９】
図１６に示すように、本実施の形態に係るＩＧＢＴモジュール１１０は、ＩＧＢＴ実装部１２１ａ及び１２１ｂを備えている。ＩＧＢＴ実装部１２１ａ及び１２１ｂは、参考例のＩＧＢＴ実装部９２１ａ及び９２１ｂと同じ構成であり、抵抗Ｒ１ａ及びダイオードＤ１ａ、抵抗Ｒ１ｂ及びダイオードＤ１ｂがゲート端子に外付けされている。
【００５０】
図１７に示すように、本実施の形態に係るＩＧＢＴモジュール１１０の実装例１では、ゲート電位領域３０１ａにダイオードＤ１ａが実装されて、ダイオードＤ１ａのアノード端子がゲート電位領域３０１ａに電気的に接続され、ダイオードＤ１ａのカソード端子が抵抗Ｒ１ａ（面実装タイプのチップ抵抗）の表面端子に電気的に接続されている。同様に、ゲート電位領域３０１ｂにダイオードＤ１ｂが実装されて、ダイオードＤ１ｂのアノード端子がゲート電位領域３０１ｂに電気的に接続され、ダイオードＤ１ｂのカソード端子が抵抗Ｒ１ｂの表面端子に電気的に接続されている。その他は、参考例と同様である。
【００５１】
また、図１８は、他の実装例を示している。図１８は、抵抗Ｒ１ａ及びＲ１ｂとしてリードタイプ抵抗を使用する例である。この場合、抵抗接続用の領域（パターン）３０４ａ及び３０４ｂ、ダイオード接続用の領域（パターン）３０５ａ及び３０５ｂが必要となる。すなわち、抵抗Ｒ１ａの一端が領域３０４ａに接続され、他端がゲート電位領域３０１ａに接続される。ダイオードＤ１ａのアノード端子がゲート電位領域３０１ａに接続され、ダイオードＤ１ａのカソード端子が領域３０４ａに電気的に接続される。同様に、抵抗Ｒ１ｂの一端が領域３０４ｂに接続され、他端がゲート電位領域３０１ｂに接続される。ダイオードＤ１ｂのアノード端子がゲート電位領域３０１ｂに接続され、ダイオードＤ１ｂのカソード端子が領域３０４ｂに電気的に接続される。
【００５２】
一般的にゲートノード基板は外付け抵抗の有無や仕様よって形状が決まる。面実装タイプの抵抗を使用する場合、図１５に示すような島（領域）構成で実現可能であり、一方でリードタイプの抵抗を使用する場合はゲートパッドと接続された独立した島が必要となる。
【００５３】
このためリードタイプ抵抗を用いて本実施の形態を実現する場合、図１８のように基板変更・配線追加が必要となりコストの面でデメリットが大きくなる。一方、面実装タイプの抵抗を使用する場合、図１７に示すように、図１５の構成から基板レイアウトの変更なく、ダイオードを１本（ＩＧＢＴ毎に）追加することで実現が可能となる。これにより基板の汎用性を保持出来ると共に、部材コスト・実装工程の増加を最小限に抑えることができる。
【００５４】
なお、図１８のように、ゲートパッドから２本のリード抵抗・リードダイオードを使用すれば同様な構成は実現可能であるが、パッド面積の制約を受ける可能性がある。
【００５５】
＜実装例２＞
図１９は、実施の形態１に係るＩＧＢＴモジュールを実現する他の構成例を示し、図２０は、その実装例２を示している。
【００５６】
図１９に示すように、本実施の形態に係るＩＧＢＴモジュール１１０は、ＩＧＢＴ実装部１２１ａ及び１２１ｂを備えている。ＩＧＢＴ実装部１２１ａ及び１２１ｂは、それぞれ、ＩＧＢＴ素子ＳＷａ及びＳＷｂ、ダイオードＦＤａ及びＦＤｂ、抵抗Ｒ１ａ及びＲ１ｂ、ダイオードＤ１ａ及びＤ１ｂを備えている。
【００５７】
図２０に示すように、本実施の形態に係るＩＧＢＴモジュール１１０の実装例２では、ＩＧＢＴ実装部１２１ａ及び１２１ｂ内に、抵抗Ｒ１ａ及びＲ１ｂ、ダイオードＤ１ａ及びＤ１ｂが形成されているため、ＩＧＢＴ素子ＳＷａ及びＳＷｂのゲート端子ＴＧを、それぞれゲート電位領域３０１ａ及び３０１ｂに接続するのみでよい。その他は、図１７と同様である。
【００５８】
このように、実装例２は、ゲート抵抗と並列ダイオードをＩＧＢＴチップ内に内蔵する例である。これにより、外付け部品構成を実施の形態適用前と変更することなく、本実施の形態を実現することが可能となる。
【００５９】
＜実装例３＞
図２１は、実施の形態１に係るＩＧＢＴモジュールを実現する他の構成例を示し、図２２は、その実装例３を示している。
【００６０】
図２１に示すように、本実施の形態に係るＩＧＢＴモジュール１１０は、ＩＧＢＴ実装部１２１ａ及び１２１ｂを備えている。ＩＧＢＴ実装部１２１ａ及び１２１ｂは、それぞれ、ＩＧＢＴ素子ＳＷａ及びＳＷｂ、ダイオードＦＤａ及びＦＤｂ、抵抗Ｒ１ａ及びＲ１ｂを備えており、ダイオードＤ１ａ及びＤ１ｂがゲート端子に外付けされている。
【００６１】
図２２に示すように、本実施の形態に係るＩＧＢＴモジュール１１０の実装例３では、ＩＧＢＴ実装部１２１ａ及び１２１ｂ内に抵抗Ｒ１ａ及びＲ１ｂが形成されているため、ＩＧＢＴ素子ＳＷａ及びＳＷｂの表面端子として、抵抗Ｒ１両端のゲート端子ＴＧ１及びＴＧ２を備える。また、ダイオード接続用の領域（パターン：第３の実装領域）３０６ａ及び３０６ｂを備える。
【００６２】
ＩＧＢＴ実装部１２１ａでは、ゲート端子ＴＧ１がゲート電位領域３０１ａに接続され、ゲート端子ＴＧ２が領域３０６ａに接続され、ダイオードＤ１ａが領域３０６ａとゲート電位領域３０１ａの間に接続される。ＩＧＢＴ実装部１２１ｂでは、ゲート端子ＴＧ１がゲート電位領域３０１ｂに接続され、ゲート端子ＴＧ２が領域３０６ｂに接続され、ダイオードＤ１ｂが領域３０６ｂとゲート電位領域３０１ｂの間に接続される。その他は、図１７と同様である。
【００６３】
このように、実装例３は、ＩＧＢＴチップ内にゲート抵抗のみ内蔵し、抵抗両端のパッドを設け、そこに並列ダイオードを接続する例である。これにより、外付けダイオード１つ（ＩＧＢＴ毎に）で本実施の形態を実現することが可能となる。
【００６４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【符号の説明】
【００６５】
１        風力発電システム
１００    インバータ
１０１    風車
１０２    ＡＣ入力部
１０３    整流部
１０４    昇圧部
１０５    ＡＣ出力部
１０６    ＩＧＢＴ回路
１０７    ＡＣ負荷回路
１１０    ＩＧＢＴモジュール
１１１、１１１ａ、１１１ｂ  ＩＧＢＴ回路
１１２    ドライバモジュール
１１３    インバータ制御部
１２０    ドライブシステム
１２１、１２１ａ、１２１ｂ  ＩＧＢＴ実装部
２０１    Ｎ−ドリフト層
２０２    Ｐ型フローティング層
２０３    Ｎ型ホールバリア層
２０４    ゲート電極
２０５    Ｐ型チャネル領域
２０６    Ｎ型エミッタ領域
２０７    絶縁膜
２０８    エミッタ電極
３０１ａ、３０１ｂ  ゲート電位領域
３０２    コレクタ電位領域
３０３    エミッタ電位領域
３０４ａ、３０４ｂ  領域
３０５ａ、３０５ｂ  領域
３０６ａ、３０６ｂ  領域
Ｃ０ａ、Ｃ０ｂ  ゲート容量
Ｃ１０１、Ｃ１０２  コンデンサ
Ｃｆｐｃ、Ｃｇｆｐ  フローティング容量
Ｃｇｄ    ゲート容量
Ｄ１、Ｄ１ａ、Ｄ１ｂ  ダイオード
Ｄ１０１、Ｄ１０２、Ｄ１０３  ダイオード
ＦＤ、ＦＤａ、ＦＤｂ  ダイオード
Ｌ０ａ、Ｌ０ｂ  寄生インダクタ
Ｌ１０１、Ｌ１０２  インダクタ
Ｒ１、Ｒ１ａ、Ｒ１ｂ  抵抗
ＳＷ、ＳＷａ、ＳＷｂ、ＳＷ１、ＳＷ２  ＩＧＢＴ素子
ＴＥ    エミッタ端子
ＴＧ、ＴＧ１、ＴＧ２  ゲート端子
【図１】
2018107494.tif 000003
【図２】
2018107494.tif 000004
【図３】
2018107494.tif 000005
【図４】
2018107494.tif 000006
【図５】
2018107494.tif 000007
【図６】
2018107494.tif 000008
【図７】
2018107494.tif 000009
【図８】
2018107494.tif 000010
【図９】
2018107494.tif 000011
【図１０】
2018107494.tif 000012
【図１１】
2018107494.tif 000013
【図１２】
2018107494.tif 000014
【図１３】
2018107494.tif 000015
【図１４】
2018107494.tif 000016
【図１５】
2018107494.tif 000017
【図１６】
2018107494.tif 000018
【図１７】
2018107494.tif 000019
【図１８】
2018107494.tif 000020
【図１９】
2018107494.tif 000021
【図２０】
2018107494.tif 000022
【図２１】
2018107494.tif 000023
【図２２】
2018107494.tif 000024