(57)【要約】      （修正有）【課題】絶縁膜の密着性を高めることが可能な半導体装置を提供する。【解決手段】基板１０と、基板１０の上に設けられた半導体層１１と、半導体層１１の上に設けられ、金により形成されたまたは金を含むドレインフィンガー、ソースフィンガーおよびゲートフィンガーと、半導体層１１の上に設けられ、ドレインフィンガーと電気的に接続され、金により形成されたまたは金を含むドレインパッド２０と、ドレインフィンガーの上面およびドレインパッド２０の上面に接して形成され、チタン、タンタルおよびアルミニウムのいずれかからなる金属層５０と、ドレインフィンガー、ドレインパッド２０および金属層５０の上に設けられ、金属層５０の上面に接触し、窒化シリコン、酸化シリコンおよび酸窒化シリコンのいずれかからなる絶縁膜１８と、を具備する。金属層５０は、ドレインパッド２０の上面の周囲からドレインフィンガーの上面まで連続して形成される。【選択図】図２Ａ
2018056246.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に設けられた半導体層と、
前記半導体層の上に設けられ、金により形成されたまたは金を含むドレインフィンガー、ソースフィンガーおよびゲートフィンガーと、
前記半導体層の上に設けられ、前記ドレインフィンガーと電気的に接続され、金により形成されたまたは金を含むドレインパッドと、
前記ドレインフィンガーの上面および前記ドレインパッドの上面に接して形成され、チタン、タンタルおよびアルミニウムのいずれかからなる金属層と、
前記ドレインフィンガー、前記ドレインパッドおよび前記金属層の上に設けられ、前記金属層の上面に接触し、窒化シリコン、酸化シリコンおよび酸窒化シリコンのいずれかからなる絶縁膜と、を具備し、
前記金属層は、前記ドレインパッドの上面の周囲から前記ドレインフィンガーの上面まで連続して形成されてなる半導体装置。
【請求項２】
前記ドレインフィンガーおよび前記ドレインパッドの上面は、それぞれ端部と中央部を有し、
前記端部の膜厚は、前記中央部に比べて前記基板の厚み方向に対し大きく、
前記金属層は前記中央部から前記端部に延在して形成され、かつ前記端部の一部は前記絶縁膜と接している請求項１記載の半導体装置。
【請求項３】
前記半導体層の上面に接してオーミック電極が形成され、
前記ドレインフィンガーおよび前記ソースフィンガーは前記オーミック電極に接して形成され、
前記ドレインパッドは前記半導体層の上面に接して形成されてなる請求項１記載の半導体装置。
【請求項４】
前記窒化シリコンの屈折率は２．３以上である請求項１に記載の半導体装置。
【請求項５】
前記ドレインフィンガーおよび前記ドレインパッドは、メッキで形成されてなり、その算術平均粗さは０．１μｍ以上０．３μｍ以下である、請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本件は半導体装置に関する。
【背景技術】
【０００２】
半導体装置には、電極等を水分から保護するため耐湿性を高めることが要求されている。特許文献１には付加電極パッドと内部領域配線とを下層金属配線層を経由して接続する技術が記載されている。また、半導体層、電極およびパッドを例えば窒化シリコン（ＳｉＮ）などで形成された絶縁層で被覆することもある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−１９０６２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、パッドや電極を形成する金属層と絶縁膜との密着性が低い。このため、パッドおよび電極から絶縁膜が剥離する恐れがある。
【０００５】
本願発明は、上記課題に鑑み、絶縁膜の密着性を高めることが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一形態は、基板と、前記基板の上に設けられた半導体層と、前記半導体層の上に設けられ、金により形成されたまたは金を含むドレインフィンガー、ソースフィンガーおよびゲートフィンガーと、前記半導体層の上に設けられ、前記ドレインフィンガーと電気的に接続され、金により形成されたまたは金を含むドレインパッドと、前記ドレインフィンガーの上面および前記ドレインパッドの上面に接して形成され、チタン、タンタルおよびアルミニウムのいずれかからなる金属層と、前記ドレインフィンガー、前記ドレインパッドおよび前記金属層の上に設けられ、前記金属層の上面に接触し、窒化シリコン、酸化シリコンおよび酸窒化シリコンのいずれかからなる絶縁膜と、を具備し、前記金属層は、前記ドレインパッドの上面の周囲から前記ドレインフィンガーの上面まで連続して形成されてなる半導体装置である。
【発明の効果】
【０００７】
上記発明によれば、絶縁膜の密着性を高めることが可能な半導体装置を提供することが可能となる。
【図面の簡単な説明】
【０００８】
【図１】図１は実施例１に係る半導体装置を例示する平面図である。
【図２Ａ】図２Ａは図１の線Ａ−Ａに沿った断面図である。
【図２Ｂ】図２Ｂは図１の線Ｂ−Ｂに沿った断面図である。
【図３Ａ】図３Ａは図１の線Ａ−Ａに沿った断面における半導体装置の製造方法を例示する断面図である。
【図３Ｂ】図３Ｂは図１の線Ｂ−Ｂに沿った断面における半導体装置の製造方法を例示する断面図である。
【図４Ａ】図４Ａは図１の線Ａ−Ａに沿った断面における半導体装置の製造方法を例示する断面図である。
【図４Ｂ】図４Ｂは図１の線Ｂ−Ｂに沿った断面における半導体装置の製造方法を例示する断面図である。
【図５Ａ】図５Ａは図１の線Ａ−Ａに沿った断面における半導体装置の製造方法を例示する断面図である。
【図５Ｂ】図５Ｂは図１の線Ｂ−Ｂに沿った断面における半導体装置の製造方法を例示する断面図である。
【図６Ａ】図６Ａは図１の線Ａ−Ａに沿った断面における半導体装置の製造方法を例示する断面図である。
【図６Ｂ】図６Ｂは図１の線Ｂ−Ｂに沿った断面における半導体装置の製造方法を例示する断面図である。
【図７Ａ】図７Ａは図１の線Ａ−Ａに沿った断面における半導体装置の製造方法を例示する断面図である。
【図７Ｂ】図７Ｂは図１の線Ｂ−Ｂに沿った断面における半導体装置の製造方法を例示する断面図である。
【図８Ａ】図８Ａは図１の線Ａ−Ａに沿った断面における半導体装置の製造方法を例示する断面図である。
【図８Ｂ】図８Ｂは図１の線Ｂ−Ｂに沿った断面における半導体装置の製造方法を例示する断面図である。
【図９Ａ】図９Ａは図１の線Ａ−Ａに沿った断面における半導体装置の製造方法を例示する断面図である。
【図９Ｂ】図９Ｂは図１の線Ｂ−Ｂに沿った断面における半導体装置の製造方法を例示する断面図である。
【図１０Ａ】図１０Ａは図１の線Ａ−Ａに沿った断面における半導体装置の製造方法を例示する断面図である。
【図１０Ｂ】図１０Ｂは図１の線Ｂ−Ｂに沿った断面における半導体装置の製造方法を例示する断面図である。
【図１１Ａ】図１１Ａは図１の線Ａ−Ａに沿った断面における半導体装置の製造方法を例示する断面図である。
【図１１Ｂ】図１１Ｂは図１の線Ｂ−Ｂに沿った断面における半導体装置の製造方法を例示する断面図である。
【図１２】図１２は実施例２に係る半導体装置を例示する平面図である。
【図１３】図１３は実施例３に係る半導体装置を例示する断面図である。
【発明を実施するための形態】
【０００９】
本発明の一形態は、（１）基板と、前記基板の上に設けられた半導体層と、前記半導体層の上に設けられ、金により形成されたまたは金を含むドレインフィンガー、ソースフィンガーおよびゲートフィンガーと、前記半導体層の上に設けられ、前記ドレインフィンガーと電気的に接続され、金により形成されたまたは金を含むドレインパッドと、前記ドレインフィンガーの上面および前記ドレインパッドの上面に接して形成され、チタン、タンタルおよびアルミニウムのいずれかからなる金属層と、前記ドレインフィンガー、前記ドレインパッドおよび前記金属層の上に設けられ、前記金属層の上面に接触し、窒化シリコン、酸化シリコンおよび酸窒化シリコンのいずれかからなる絶縁膜と、を具備し、前記金属層は、前記ドレインパッドの上面の周囲から前記ドレインフィンガーの上面まで連続して形成されてなる半導体装置である。金属層と絶縁膜との密着性が高いため、金属層を介してドレインパッドおよびドレインフィンガーと絶縁膜との密着性を高くすることができる。
（２）前記ドレインフィンガーおよび前記ドレインパッドの上面は、それぞれ端部と中央部を有し、前記端部の膜厚は、前記中央部に比べて前記基板の厚み方向に対し大きく、前記金属層は前記中央部から前記端部に延在して形成され、かつ前記端部の一部は前記絶縁膜と接してもよい。これにより、金属層を介してドレインパッドおよびドレインフィンガーと絶縁膜との密着性を高くすることができる。
（３）前記半導体層の上面に接してオーミック電極が形成され、前記ドレインフィンガーおよび前記ソースフィンガーは前記オーミック電極に接して形成され、前記ドレインパッドは前記半導体層の上面に接して形成されてもよい。これによりオーミック電極の共晶を抑制し、電気抵抗の上昇を抑制することができる。
（４）前記窒化シリコンの屈折率は２．３以上であることが好ましい。金属層の金属原子とシリコン原子とが結合しやすい。シリコンリッチの絶縁膜と金属層とが結合することにより金属層と絶縁膜との密着性を高めることができる。
（５）前記ドレインフィンガーおよび前記ドレインパッドは、メッキで形成されてなり、その算術平均粗さは０．１μｍ以上０．３μｍ以下とすることができる。これによりドレインフィンガーおよびドレインパッドと絶縁膜との接触面積が大きくなり、絶縁膜の密着性が向上する。
【００１０】
本発明の実施例について説明する。
【実施例１】
【００１１】
（半導体装置）
図１は実施例１に係る半導体装置１００を例示する平面図である。図１では絶縁膜を透視している。図２Ａは図１の線Ａ−Ａに沿った断面図である。図２Ｂは図１の線Ｂ−Ｂに沿った断面図である。
【００１２】
図１に示すように、半導体装置１００は、ドレインパッド２０、ソースパッド３０、ゲートパッド４０、ドレインフィンガー２２、ソースフィンガー３２およびゲートフィンガー４２を備える電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）である。
【００１３】
図２Ａおよび図２Ｂに示すように、半導体装置１００は例えば炭化シリコン（ＳｉＣ）などの絶縁体により形成された基板１０を備える。基板１０の上面には窒化ガリウム（ＧａＮ）のチャネル層、窒化アルミニウムガリウム（ＡｌＧａＮ）の電子供給層などを含む半導体層１１が形成されている。半導体層１１のパッドが形成される領域は不活性領域であり、ＦＥＴの形成される領域（ドレインフィンガー２２、ソースフィンガー３２およびゲートフィンガー４２が交差する領域）は不活性化処理をされず活性領域が残存している。
【００１４】
図１に示すように、ドレインパッド２０間を接続するバスライン２６からドレインフィンガー２２が延伸している。ソースパッド３０からバスライン３６を通じてソースフィンガー３２が延伸している。ゲートパッド４０からバスライン４６を通じてゲートフィンガー４２が延伸している。図２Ａおよび図２Ｂに示すように、半導体層１１の上面に接するオーミック電極２５が設けられている。オーミック電極２５は下部電極層２７および上部電極層２９を含む。下部電極層２７は、例えば半導体層１１側からタンタル（Ｔａ）、アルミニウム（Ａｌ）、Ｔａを積層した層である。上部電極層２９は下部電極層２７側からＴｉ（チタン）、窒化チタンタングステン（ＴｉＷＮ）、ＴｉＷを積層した層である。上部電極層２９は下部電極層２７の上面に接触している。
【００１５】
図２Ａに示すように、ドレインパッド２０はオーミック電極２５に接しており、シードメタル２１および配線層２３を含む。シードメタル２１はオーミック電極２５の上面に接触して設けられ、配線層２３はシードメタル２１の上面に接触して設けられている。ドレインパッド２０の上面のうち中央部２０ａに比べ、端部２０ｂは大きな厚さを有する。図２Ｂに示すように、ドレインフィンガー２２は、オーミック電極２５に接しており、シードメタル２１および配線層２４を含む。オーミック電極２５の上面にシードメタル２１が設けられ、シードメタル２１の上面に配線層２４が設けられている。
【００１６】
シードメタル２１は例えば金（Ａｕ）などの金属により形成された金属層であり、後述のメッキ法に用いられる。配線層２３および２４は同じ金属層であり、例えば厚さ３μｍのＡｕなどの金属により形成されている。ソースパッド３０およびゲートパッド４０はドレインパッド２０と同じ構成である。ソースフィンガー３２はドレインフィンガー２２と同じ構成である。各パッドは、例えば半導体装置１００への高周波信号の入力および出力のために用いられ、配線層には大きな電流が流れる。
【００１７】
図２Ａおよび図２Ｂに示すように、基板１０の上に絶縁膜１２、１４、１６および１８が設けられている。絶縁膜１２は例えば厚さ１００ｎｍ、好ましくは５０〜１５０ｎｍのＳｉＮにより形成されている。絶縁膜１４は例えば厚さ５００ｎｍ、好ましくは３００〜７００ｎｍのＳｉＮにより形成されている。絶縁膜１６は例えば厚さ３００ｎｍ、好ましくは１００〜５００ｎｍのＳｉＮにより形成されている。絶縁膜１８は例えば厚さ１０００ｎｍ、好ましくは５００〜１５００ｎｍのＳｉＮにより形成されている。絶縁膜１８の屈折率は例えば２．３以上である。
【００１８】
図２Ａおよび図２Ｂに示すように、絶縁膜１２は半導体層１１の上面に接触している。絶縁膜１４は絶縁膜１２の上面に接触し、また図２Ｂに示すようにゲートフィンガー４２を覆う。絶縁膜１４の上面であってゲートフィンガー４２とドレインフィンガー２２との間に、例えばＡｕなどの金属で形成されたフィールドプレート１５が設けられている。絶縁膜１６は絶縁膜１４の上面に接触し、フィールドプレート１５を覆う。図２Ａに示すように、絶縁膜１４および１６の開口部にドレインパッド２０のシードメタル２１および配線層２３が設けられている。図２Ｂに示すように、絶縁膜１４および１６の開口部にドレインフィンガー２２のシードメタル２１および配線層２４が設けられている。ソースパッド３０、ゲートパッド４０およびソースフィンガー３２の配線層も絶縁膜１４および１６の開口部に設けられている。
【００１９】
図２Ａおよび図２Ｂに示すように、絶縁膜１８は絶縁膜１６の上面に設けられている。図２Ａに示すように絶縁膜１８は配線層２３を覆い、図２Ｂに示すように絶縁膜１８は配線層２４を覆う。図１に示すように絶縁膜１８は開口部１８ａおよび１８ｂを有し、図１および図２Ａに示すように絶縁膜１８の開口部１８ａからドレインパッド２０の上面が露出する。図１に示すように、開口部１８ｂからソースパッド３０およびゲートパッド４０の上面が露出する。
【００２０】
図１に示すように、ドレインパッド２０、ソースパッド３０、ゲートパッド４０、ドレインフィンガー２２、ソースフィンガー３２、バスライン２６および３６の上面に、例えば厚さ５〜２０ｎｍのチタン（Ｔｉ）で形成された金属層５０が設けられている。絶縁膜１８は金属層５０を覆う。図１および図２Ａに示すように、金属層５０は、ドレインパッド２０、ソースパッド３０およびゲートパッド４０の上面の一部に接触し、かつ中央部および端部には設けられていない。図２Ａに示すように、金属層５０は絶縁膜１８の開口部１８ａを囲み、開口部１８ａにおいて絶縁膜１８の端部と金属層５０の端部とは連続し、面一である。金属層５０の開口部１８ａ側の端部から他方の端部までの長さＬ１は例えば４μｍである。絶縁膜１８の端部から金属層５０の端部までの長さＬ２は例えば２μｍである。
【００２１】
図１および図２Ｂに示すように、金属層５０はドレインフィンガー２２、ソースフィンガー３２、バスライン２６および３６の上面の幅方向（図１の上下方向）における中央部に接触しており、端部には設けられていない。また図２Ａおよび図２Ｂに示すように、金属層５０は各パッドおよびフィンガーの側面には設けられておらず、また図１に示すようにゲートフィンガー４２およびバスライン４６にも設けられていない。
【００２２】
（半導体装置の製造方法）
次に半導体装置１００の製造方法について説明する。図３Ａ、図４Ａ、図５Ａ、図６Ａ、図７Ａ、図８Ａ、図９Ａ、図１０Ａおよび図１１Ａは図１の線Ａ−Ａに沿った断面における半導体装置の製造方法を例示する断面図である。図３Ｂ、図４Ｂ、図５Ｂ、図６Ｂ、図７Ｂ、図８Ｂ、図９Ｂ、図１０Ｂおよび図１１Ｂは図１の線Ｂ−Ｂに沿った断面における半導体装置の製造方法を例示する断面図である。ここではドレインパッド２０およびドレインフィンガー２２付近における製造方法を説明するが、ソースパッド３０、ゲートパッド４０およびソースフィンガー３２付近においても同じ製造方法が適用される。
【００２３】
例えば有機金属気相成長（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）法などにより基板１０の上面に半導体層１１をエピタキシャル成長する。例えばイオン注入またはメサエッチングなどにより、パッドの設けられる領域における半導体層１１のチャネル層および電子供給層を不活性化する。図３Ａおよび図３Ｂに示すように、例えば蒸着・リフトオフ法によりオーミック電極２５を形成する。図３Ｂに示すＦＥＴの形成される領域にはゲートフィンガー４２を形成する。
【００２４】
図３Ａおよび図３Ｂに示すように、例えばスパッタリング法などにより半導体層１１の上に、オーミック電極２５を覆う絶縁膜１２および１４を形成する。図３Ｂに示すように、蒸着・リフトオフ法により、絶縁膜１４上であってゲートフィンガー４２と重なる位置にフィールドプレート１５を形成する。図３Ａおよび図３Ｂに示すように、スパッタリング法により絶縁膜１４上に絶縁膜１６を形成する。図３Ａに示すように例えばエッチングなどで絶縁膜１６の一部を除去し開口部１６ａを形成する。図３Ｂに示すように絶縁膜１６に開口部１６ｂを形成する。開口部１６ａおよび１６ｂからはオーミック電極２５の上面が露出する。
【００２５】
図４Ａおよび図４Ｂに示すように、絶縁膜１６の上面にレジスト５２を形成する。例えばスパッタリング法により、開口部１６ａおよび１６ｂから露出したオーミック電極２５の上部電極層２９の上面からレジスト５２の上面にかけて、シードメタル２１を形成する。
【００２６】
図５Ａおよび図５Ｂに示すように、開口部１６ａおよび１６ｂ内のシードメタル２１が露出するように、シードメタル２１上にレジスト５４を形成する。シードメタル２１に電流を流すことにより、無光沢メッキ処理を行う。これにより、図５Ａに示すように配線層２３を形成し、図５Ｂに示すように配線層２４を形成する。このメッキ処理により、ソースパッド３０およびゲートパッド４０の金属層、ソースフィンガー３２に含まれる配線層も形成する。図６Ａおよび図６Ｂに示すように、レジスト５４を除去する。ここで逆スパッタリング処理を行い、配線層２３および２４表面におけるメッキの析出物などを除去する。
【００２７】
図７Ａおよび図７Ｂに示すように、例えばスパッタリング法により、シードメタル２１、配線層２３および２４の上面に金属層５０を形成する。図８Ａに示すように、金属層５０の上面のうち、ドレインパッド２０の配線層２３上であって、配線層２３の幅方向における中央部と端部との間に、レジスト５６を形成する。図８Ｂに示すように、金属層５０の上面のうち、ドレインフィンガー２２の配線層２４の上であって、配線層２４の端部より内側にレジスト５６を形成する。配線層２３および２４の側面の金属層５０はレジスト５６から露出する。
【００２８】
図９Ａおよび図９Ｂに示すように、例えばエッチング処理により、レジスト５６から露出する金属層５０およびシードメタル２１を除去する。レジスト５６下の金属層５０、配線層２３下のシードメタル２１、および配線層２４下のシードメタル２１は残存する。図９Ａに示すように、ドレインパッド２０の上面の金属層５０は残存し、ドレインパッド２０の上面の中央部および端部は金属層５０から露出する。図９Ｂに示すように、ドレインフィンガー２２の上面の金属層５０は残存し、ドレインフィンガー２２の上面の端部は金属層５０から露出する。配線層２３および２４の側面から金属層５０は除去される。図１０Ａおよび図１０Ｂに示すようにレジスト５６を除去する。
【００２９】
ここで、図９Ａおよび図９Ｂに示すように金属層５０が形成される理由を説明する。金属層５０をドレインパッド２０の上面の周囲に形成することで、絶縁膜１８との密着性を高めることができ、水分の侵入を抑制することができる。密着性を考慮すれば、金属層５０はドレインパッド２０の上面にさえ設けられていればよい。しかし、この構造の場合には、ドレインフィンガー２２の上面（金属層５０なし）とドレインパッド２０の上面（金属層５０なし）とは、それぞれの表面状態が異なるため、エレクトロマイグレーションが発生しやすくなる。配線層２３はドレインパッド２０からドレインフィンガー２２への電流経路であり大きな電流が流れる。このため、上記のように表面状態が異なる場合、配線層２３の中で移動する電子と配線層２３の金属原子の間で運動量の交換が行われ、イオンが徐々に移動しやすくなるからである。その結果、配線層２３の形状に欠損が生じてしまう。このエレクトロマイグレーションを改善するためにも、金属層５０は、ドレインフィンガー２２の上面にも形成することが好ましい。したがって、本実施例では、図１に示すように、金属層５０は、ドレインパッド２０の上面の周囲からドレインフィンガー２２の上面に連続して形成されることが好ましい。なお金属層５０は、ドレインフィンガー２２の上面に形成されていればよいため、ドレインフィンガー２２の先端まで形成されてもよいし、されなくてもよい。
【００３０】
また、ドレインパッド２０の上面の端部２０ｂの一部は、絶縁膜１８と接して形成されることが好ましい。それは、ドレインパッド２０の上面は中央部２０ａ（平坦部）と、より膜厚の大きい端部２０ｂ（傾斜部）とを有する。中央部２０ａと端部２０ｂとではメッキの成長状態が異なるため、凹凸の状態が異なる。端部２０ｂの表面の凹凸は、中央部２０ａに比べて小さいため、絶縁膜１８との密着性が低下する。密着性向上のためには、金属層５０がドレインパッド２０の中央部２０ａから端部２０ｂまで連続して形成されていることが好ましい。しかし、ドレインパッド２０の端部２０ｂ上は絶縁膜１８のカバレッジが悪いため、端部２０ｂの一部には金属層５０を形成しないことが好ましい。これにより、端部２０ｂと金属層５０との間に段差が形成され、絶縁膜１８のカバレッジが良好になる。特に端部２０ｂの最も外側の部分が絶縁膜１８と接することが好ましい。ドレインフィンガー２２においても同様に、その中央部から端部にかけて金属層５０が形成され、ドレインフィンガー２２の端部の一部は絶縁膜１８と接触することが好ましい。
【００３１】
図１１Ａおよび図１１Ｂに示すように絶縁膜１６の上に絶縁膜１８を形成する。図１１Ａに示すように絶縁膜１８はドレインパッド２０を覆い、また図１１Ｂに示すようにドレインフィンガー２２を覆う。例えばエッチングにより、ドレインパッド２０上の絶縁膜１８に開口部１８ａおよび１８ｂを形成し、ドレインパッド２０を露出させる。以上の工程により半導体装置１００を形成する。
【００３２】
実施例１によれば、図２Ａおよび図２Ｂに示すように、金属層５０はドレインパッド２０、ソースパッド３０およびゲートパッド４０、ドレインフィンガー２２およびソースフィンガー３２の上面に接触している。金属層５０は、ドレインパッド２０の上面の周囲（端部）からドレインフィンガー２２の上面まで連続して形成されている。絶縁膜１８は金属層５０の上面に接触している。Ｔｉの金属層５０とＳｉＮの絶縁膜１８との密着性は、Ａｕのパッドおよびフィンガーと絶縁膜１８との密着性より高い。このため金属層５０を介在させることでパッドおよびフィンガーと絶縁膜１８との密着性が向上する。
【００３３】
絶縁膜１８の密着性の向上により、金属層５０と絶縁膜１８との間に隙間が生じにくくなり、水分の浸入が抑制される。特に図１および図２Ａに示すように、金属層５０は開口部１８ａを囲むため、開口部１８ａにおける絶縁膜１８の剥離を抑制することができ、水分の浸入を効果的に抑制することができる。また、例えば図２Ｂに示すドレインフィンガー２２からの絶縁膜１８の剥離を抑制することができる。また絶縁膜１８にクラックなどが生じた場合でも、金属層５０によりドレインフィンガー２２への水分の浸入を抑制することができる。この結果、半導体装置１００の耐湿性を高めることができる。水分の浸入により例えばフィンガー間などでイオンマイグレーションが発生する恐れがある。実施例１によれば、水分の浸入を抑制することで、イオンマイグレーションも抑制することができる。特に高電圧の印加されるドレインパッド２０からの水分の浸入を抑制するため、イオンマイグレーションを効果的に抑制することができる。
【００３４】
金属層５０を配線層２３および２４の上面だけでなく側面にも設けることで、絶縁膜１８との密着性をさらに高めることができる。しかし金属層５０のＴｉが、パッドおよびフィンガーを形成するＡｕに拡散することで、パッドやフィンガーの電気抵抗が上昇する恐れがある。実施例１によれば、金属層５０は、パッドおよびフィンガーの側面に設けられていない。このため、金属層５０とパッドおよびフィンガーとの接触面積が小さくなり、ＴｉのＡｕへの拡散を抑制し、電気抵抗の上昇を抑制することができる。また、絶縁膜１８の密着性を高めるためには、パッドおよびフィンガーの上面に金属層５０を設け、その上にさらに絶縁膜１８を設けることが好ましい。すなわち、拡散の抑制と密着性の向上とを両立させるため、金属層５０をパッドおよびフィンガーの上面に設け、かつ側面に設けないことが好ましい。
【００３５】
配線層２３および２４はＡｕにより形成されるか、またはＡｕを含む金属で形成されればよい。金属層５０は、絶縁膜１８への密着性が、パッドおよびフィンガーと絶縁膜１８との密着性が高い材料で形成されることが好ましい。例えば金属層５０はＴｉ以外に例えばタンタル（Ｔａ）またはアルミニウム（Ａｌ）などの金属により形成されていることが好ましい。これにより絶縁膜１８と金属層５０との密着性を高めることができる。また金属層５０の金属原子のパッドおよびフィンガーへの拡散を抑制することができる。絶縁膜１８の剥離を効果的に抑制するため、金属層５０は開口部１８ａおよび１８ｂを完全に囲むことが好ましい。
【００３６】
絶縁膜１２、１４、１６および１８はＳｉＮ以外に例えば酸化シリコン（ＳｉＯ２）または酸窒化シリコン（ＳｉＯＮ）などの絶縁体により形成してもよい。これらの絶縁体により形成された絶縁膜１８と金属層５０との密着性は、絶縁膜１８とパッドおよびフィンガーとの密着性より高い。このため剥離を効果的に高めることができる。特に絶縁膜１８は屈折率が２．３以上のＳｉＮ膜であることが好ましい。金属層５０のＴｉは酸化され酸化チタン（ＴｉＯ）が形成される。絶縁膜１８がＳｉリッチであることで、ＴｉＯの酸素（Ｏ）と絶縁膜１８のＳｉとの結合が多く形成される。この結果、金属層５０と絶縁膜１８との密着性がより高くなる。絶縁膜１８の屈折率は例えば２．０以上、２．１以上、２．２以上、２．４以上、２．５以上、およびアモルファスシリコンの屈折率以下とすることができる。
【００３７】
金属層５０が薄い場合、金属層５０と絶縁膜１８との結合が不十分になり、密着性が低下する。一方、金属層５０が厚い場合、金属層５０の金属原子の拡散により、パッドおよびフィンガーの電気抵抗が増大する。密着性および低い電気抵抗を両立させるため、金属層５０の厚さは５ｎｍ以上２０ｎｍ以下とすることが好ましい。金属層５０の厚さは例えば８ｎｍ以上、１０ｎｍ以上、１５ｎｍ以下、２５ｎｍ以下、３０ｎｍ以下などとしてもよい。
【００３８】
配線層２３および２４は電解メッキ法などのメッキ法で形成することが好ましく、特に無光沢メッキ法で形成することが好ましい。メッキ法では、シードメタルに流れる電流の電流密度、およびメッキ添加物などにより、配線層２３および２４の表面粗さを調整することが可能である。これにより配線層２３および２４の結晶性を低下させ、表面を粗くすることができる。無光沢メッキを用いた場合、Ｒａ（算術平均粗さ）は例えば０．２μｍなど、０．１μｍ以上０．３μｍ以下の範囲とすることができる。光沢メッキの場合、Ｒａは０．０５μｍなど、０．１μｍ未満である。このように無光沢メッキにより、配線層２３および２４の表面粗さを粗くすることができる。この結果、配線層２３および２４と絶縁膜１８との接触面積が大きくなり、絶縁膜１８の密着性が向上する。
【００３９】
図７Ａおよび図７Ｂに示した金属層５０の形成前に、逆スパッタリング処理を行うことが好ましい。これにより、配線層２３および２４表面のメッキの析出物を除去することができ、配線層２３および２４と金属層５０との密着性が向上する。レジスト５２、５４および５６はポジ型およびネガ型のどちらでもよい。ネガ型のレジストを用いると、配線層２３および２４が先細りのテーパ形状になり、絶縁膜１８による被覆性が向上する。
【実施例２】
【００４０】
図１２は実施例２に係る半導体装置２００を例示する平面図である。実施例１と同じ構成については説明を省略する。図１２に示すように、バスライン２６および３６に金属層５０は設けられていない。実施例２によれば、実施例１と同様に、絶縁膜１８の密着性を高めることができる。また金属層５０を設ける領域が実施例１よりも小さいため、ＴｉのＡｕへの拡散する量が少なくなり、電気抵抗の増大が抑制される。また工程が簡略化される。
【実施例３】
【００４１】
図１３は実施例３に係る半導体装置３００を例示する断面図である。実施例１と同じ構成については説明を省略する。図１３に示すように、ドレインパッド２０が半導体層１１の上面に接して設けられている。つまり、ドレインパッド２０の下には、オーミック電極が形成されていない。オーミック電極にはアルミニウムが含まれており、これが配線層２３のＡｕと共晶すると、オーミック電極の電気抵抗が高くなってしまうからである。実施例３によればドレインパッド２０がオーミック電極の上ではなく半導体層１１の上面に接しているため、共晶を抑制し、電気抵抗の上昇を抑制することができる。なお、ドレインフィンガー２２およびソースフィンガー３２は、実施例１と同様にオーミック電極の上に設けられている。
【００４２】
実施例１から３において、金属層５０は各パッド、ドレインフィンガー２２およびソースフィンガー３２の上面に設けられている。ただし金属層５０は少なくともドレインパッド２０およびドレインフィンガー２２の上面に設ければよい。これにより絶縁膜１８の密着性を高めることができる。またドレインパッド２０からの絶縁膜１８の剥離を抑制することで、ドレインパッド２０からの水分の浸入を抑制することができる。高電圧の印加されるドレインパッド２０の耐湿性が向上する。このため水分の侵入が抑制され、ドレインフィンガー２２とゲートフィンガー４２との間のイオンマイグレーションを効果的に抑制することができる。
【００４３】
図２Ａに示したように金属層５０の開口部１８ａ側の端部は絶縁膜１８の端部と一致しているとしたが、構成はこれに限定されない。例えば金属層５０の端部は絶縁膜１８の端部より開口部１８ａ側に突出してもよいし、絶縁膜１８の端部が金属層５０の端部よりも突出してもよい。またフィールドプレート１５は設けなくてもよい。
【００４４】
基板１０はＳｉＣ、シリコン（Ｓｉ）、サファイア、ＧａＮなどの絶縁体で形成される。基板１０上の半導体層１１は、例えば窒化物半導体または砒素系半導体などで形成された化合物半導体層である。窒化物半導体とは、窒素（Ｎ）を含む半導体であり、例えばＧａＮ、ＡｌＧａＮ、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、および窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などがある。砒素系半導体とはガリウム砒素（ＧａＡｓ）など砒素（Ａｓ）を含む半導体である。
【００４５】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００４６】
１０                                  基板
１１                                  半導体層
１２、１４、１６、１８                絶縁膜
１６ａ、１８ａ、１８ｂ                開口部
２０                                  ドレインパッド
２０ａ                                中央部
２０ｂ                                端部
２１                                  シードメタル
２２                                  ドレインフィンガー
２３、２４                            配線層
２５                                  オーミック電極
２６、３６、４６                      バスライン
２７                                  下部電極層
２９                                  上部電極層
３０                                  ソースパッド
３２                                  ソースフィンガー
４０                                  ゲートパッド
４２                                  ゲートフィンガー
５０                                  金属層
５２、５４、５６                      レジスト
１００、２００、３００                半導体装置
【図１】
2018056246.tif 000003
【図２Ａ】
2018056246.tif 000004
【図２Ｂ】
2018056246.tif 000005
【図３Ａ】
2018056246.tif 000006
【図３Ｂ】
2018056246.tif 000007
【図４Ａ】
2018056246.tif 000008
【図４Ｂ】
2018056246.tif 000009
【図５Ａ】
2018056246.tif 000010
【図５Ｂ】
2018056246.tif 000011
【図６Ａ】
2018056246.tif 000012
【図６Ｂ】
2018056246.tif 000013
【図７Ａ】
2018056246.tif 000014
【図７Ｂ】
2018056246.tif 000015
【図８Ａ】
2018056246.tif 000016
【図８Ｂ】
2018056246.tif 000017
【図９Ａ】
2018056246.tif 000018
【図９Ｂ】
2018056246.tif 000019
【図１０Ａ】
2018056246.tif 000020
【図１０Ｂ】
2018056246.tif 000021
【図１１Ａ】
2018056246.tif 000022
【図１１Ｂ】
2018056246.tif 000023
【図１２】
2018056246.tif 000024
【図１３】
2018056246.tif 000025