(57)【要約】【課題】多層回路基板におけるＥＭＩ（電磁波妨害）ノイズの抑制効果の向上を図る。【解決手段】負荷２１及びバイパスコンデンサ３１は、多層回路基板１の第一層１１に実装される。バイパスコンデンサ３１は、第一ランド４１及び第二ランド４２に電気的に接続配置される。第一接続配線５１及び第二接続配線５２は、負荷２１とバイパスコンデンサ３１とを電気的に接続する。第一貫通配線６１は、多層回路基板１を貫通した状態で第一接続配線５１の電源側電極端子７１を介して第一ランド４１に接続される。第二貫通配線６２は、第一貫通配線６１の近傍にて多層回路基板１を貫通した状態で第二接続配線５２の接地側電極端子７２を介して第二ランド４２に接続される。【選択図】図１
2018107221.tif 000002
【特許請求の範囲】
【請求項１】
多層回路基板に実装される負荷と、
前記多層回路基板に実装されるバイパスコンデンサと、
このバイパスコンデンサが電気的に接続配置される第一ランド及び第二ランドと、
前記負荷と前記バイパスコンデンサとを電気的に接続する第一接続配線及び第二接続配線と、
前記多層回路基板を貫通した状態で前記第一接続配線の電源側電極端子を介して前記第一ランドに接続される第一貫通配線と、
この第一貫通配線の近傍にて前記多層回路基板を貫通した状態で前記第二接続配線の接地側電極端子を介して前記第二ランドに接続される第二貫通配線と
を備えた多層回路基板。
【請求項２】
前記第一ランドと前記第二ランドとの間隔は、前記第一接続配線と前記第二接続配線の間隔よりも狭い請求項１に記載の多層回路基板。
【請求項３】
前記第一接続配線の幅は、前記電源側電極端子と前記第一ランドとの接続部分の幅よりも狭い請求項１または２に記載の多層回路基板。
【請求項４】
前記第二接続配線の幅は、前記接地側電極端子と前記第二ランドとの接続部分の幅よりも狭い請求項１から３のいずれか１項に記載の多層回路基板。
【請求項５】
前記第一貫通配線及び前記第二貫通配線は、導電材により埋め込み処理された請求項１から４のいずれか１項に記載の多層回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩ（large scale integrated circuit：大規模集積回路）等の集積回路を備えた多層回路基板において、特に、ＥＭＩ（electro-magnetic interference：電磁波妨害）の低減を図るものに関する。
【背景技術】
【０００２】
近年、電子機器の処理能力の向上等に伴う信号伝送速度の高速化により、ＥＭＩノイズ問題が顕在化している。ＥＭＩノイズは、集積回路内部の電源電圧変動である電源ノイズが集積回路を搭載する基板の電源配線に伝播し、基板の電源配線のアンテナとしての動きにより、電源ノイズが電磁波として空間に放射される現象を意味する。今後、さらなる集積回路の高速化、多ピン化、大電流化に伴い、電源ノイズはますます大きくなる傾向にあると推測されることから、ＥＭＩノイズの問題が重要視されている。ＥＭＩの一般的な対策として、基板においてバイパスコンデンサが配置される（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１４４２０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
バイパスコンデンサを単に電源ラインとＧＮＤ（接地）に繋ぐだけでは、ＥＭＩを低減できるとは限らない。電源ラインは周波数に依存するインピーダンス成分が含まれるため、高周波数帯域ではインピーダンス成分の影響を受けにくいバイパスコンデンサの配置が必要となる（特許文献１等）。
【０００５】
しかしながら、周波数帯域によってバイパスコンデンサの配置を変更するだけではＥＭＩの低減効果は限定的となる。
【０００６】
本発明は、上記の事情に鑑み、多層回路基板におけるＥＭＩノイズの抑制効果の向上を図ることを課題とする。
【課題を解決するための手段】
【０００７】
そこで、本発明の多層回路基板の一態様は、負荷及びバイパスコンデンサを実装する。前記バイパスコンデンサは第一ランド及び第二ランドに電気的に接続配置される。前記多層回路基板は、第一接続配線、第二接続配線、第一貫通配線及び第二貫通配線をさらに備える。第一接続配線及び第二接続配線は、前記負荷と前記バイパスコンデンサとを電気的に接続する。前記第一貫通配線は、前記多層回路基板を貫通した状態で前記第一接続配線の電源側電極端子を介して前記第一ランドに接続される。前記第二貫通配線は、前記第一貫通配線の近傍にて前記多層回路基板を貫通した状態で前記第二接続配線の接地側電極端子を介して前記第二ランドに接続される。
【０００８】
前記多層回路基板の一態様は、前記第一ランドと前記第二ランドとの間隔は、前記第一接続配線と前記第二接続配線の間隔よりも狭い。
【０００９】
前記多層回路基板の一態様は、前記第一接続配線の幅は前記電源側電極端子と前記第一ランドとの接続部分の幅よりも狭い。
【００１０】
前記多層回路基板の一態様は、前記第二接続配線の幅は前記接地側電極端子と前記第二ランドとの接続部分の幅よりも狭い。
【００１１】
前記多層回路基板の一態様は、前記第一貫通配線及び前記第二貫通配線は、導電材により埋め込み処理されている。
【発明の効果】
【００１２】
以上の本発明によれば、多層回路基板におけるＥＭＩノイズの抑制効果の向上を図ることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態である多層回路基板の平面図。
【図２】前記多層回路基板の斜視図。
【発明を実施するための形態】
【００１４】
以下に図面を参照しながら本発明の実施形態について説明する。
【００１５】
図１に示された本実施形態の多層回路基板１は、例えば、印加電圧が５Ｖ以下である仕様の多層回路基板の態様となっている。多層回路基板１には、負荷２１，バイパスコンデンサ３１が実装されている。
【００１６】
負荷２１としては、ＳＯＰ（Small Outline Package），ＱＦＰ（Quad Flat Package）等に例示される周知の表面実装型の集積回路が挙げられる。負荷２１は、例えば、多層回路基板１の第一層１１に実装される。
【００１７】
バイパスコンデンサ３１としては、例えば、１００５サイズ（１ｍｍ×０．５ｍｍ）の周知のバイパスコンデンサが挙げられる。バイパスコンデンサ３１は、例えば、多層回路基板１の第一層１１に実装される。
【００１８】
負荷２１とバイパスコンデンサ３１とは、第一接続配線５１と第二接続配線５２とにより電気的に接続される。第一接続配線５１と第二接続配線５２は略同じ長さとなっている。
【００１９】
第一接続配線５１はその一端が負荷２１に接続される一方でその他端は第一ランド４１に接続される。第一接続配線５１は、この第一接続配線５１の幅が電源側電極端子７１と第一ランド４１との接続部分の幅よりも狭くなるように構成される。尚、電源側電極端子７１と第一ランド４１との接続部分の幅は、第一ランド４１の幅と同等でもよい。
【００２０】
第二接続配線５２はその一端が負荷２１に接続される一方でその他端は第二ランド４２に接続される。第二接続配線５２は、この第二接続配線５２の幅が接地側電極端子７２と第二ランド４２との接続部分の幅よりも狭くなるように構成される。尚、接地側電極端子７２と第二ランド４２との接続部分の幅は、第二ランド４２の幅と同等でもよい。
【００２１】
第一ランド４１及び第二ランド４２には、バイパスコンデンサ３１が電気的に接続配置される。第一ランド４１は電源側電極端子７１を介して第一貫通配線６１に接続される。一方、第二ランド４２は接地側電極端子７２を介して第二貫通配線６２に接続される。
【００２２】
第一ランド４１，第二ランド４２は、第一ランド４１と第二ランド４２との間隔Ｌ１が第一接続配線５１と第二接続配線５２の間隔Ｌ２よりも狭くなるように、配置される。例えば、間隔Ｌ１は、第一ランド４１と第二ランド４２との間の容量結合を強くするために、０．１ｍｍ〜０．２ｍｍに設定される。
【００２３】
第一貫通配線６１は、図２に例示したように多層回路基板１を貫通して第一貫通配線６１の一端が第一層１１のスルーホール１１１から露出した状態で、第一接続配線５１の電源側電極端子７１を介して第一ランド４１に接続されている。一方、第一貫通配線６１の他端は、第一貫通配線６１が多層回路基板１の電源層（第一層１１から第Ｎ層１Ｎのいずれか）に電気的に接続された状態で、第Ｎ層１Ｎに接続されている（但し、Ｎは２以上の自然数）。
【００２４】
第二貫通配線６２は、第一貫通配線６１の近傍にて第一貫通配線６１と並列に多層回路基板１を貫通した状態で第二貫通配線６２の一端が第二接続配線５２の接地側電極端子７２を介して第二ランド４２に接続されている。一方、第二貫通配線６２の他端は、第Ｎ層１Ｎのスルーホール１Ｎ１から露出してＧＮＤに電気的に接続されている。
【００２５】
第一貫通配線６１と第二貫通配線６２は、多層回路基板１の積層方向に平行に配置される。第一貫通配線６１，第二貫通配線６２は、多層回路基板１を構成する層（第一層１１から第Ｎ層１Ｎ）の少なくとも２つ以上の層を電気的に接続させる。第一貫通配線６１，第二貫通配線６２の間隔は、例えば０．１０ｍｍ〜０．５０ｍｍに設定される。
【００２６】
第一貫通配線６１及び第二貫通配線６２は、導電材により多層回路基板１に埋め込み処理される。例えば、周知の導電材を用いた電解メッキ、無電解メッキ、フィリングメッキのいずれかまたは組合せにより第一貫通配線６１及び第二貫通配線６２が埋め込み処理される。
【００２７】
図１及び図２を参照しながら多層回路基板１の作用について説明する。図１において、黒実線矢印は“電荷の供給経路”を示す。黒破線矢印は“ＧＮＤへのデカップリング経路”を示す。白実線矢印は、“負荷からのノイズ伝播経路”を示す。白破線矢印は“外部へのノイズデカップリング経路”を示す。
【００２８】
多層回路基板１において、バイパスコンデンサ３１は第一貫通配線６１，第二貫通配線６２を介して電源とＧＮＤとに接続され、さらに、第一貫通配線６１と第二貫通配線６２は互いに近傍の位置にて多層回路基板１の積層方向に平行に配置されている。本態様によれば、第一貫通配線６１と第二貫通配線６２と間の逆磁束の相殺効果が発生するので、低インピーダンスの電源供給が可能となる。また、第一貫通配線６１と第二貫通配線６２との間において、電源ループの面積が小さくなることから、インダクタンスを低下させることができる。そして、過渡的な電荷の動作を阻止するインダクタンスの低下により、電荷（図１の黒実践矢印）の供給量及び供給速度が向上する。よって、バイパスコンデンサ３１の高周波領域におけるデカップリング効果（同図の白破線矢印）の向上が図れる。
【００２９】
特に、第一ランド４１と第二ランド４２との間隔Ｌ１が第一接続配線５１と第二接続配線５２の間隔Ｌ２よりも狭くなるような第一ランド４１，第二ランド４２の配置により、第一接続配線５１と第二接続配線５２のインダクタンス成分の低下が抑制される。そして、これにより、ノイズ（例えば、同図の白実践矢印で示した伝播経路のノイズ）の遮断性能（同図の黒破線矢印，白破線矢印）の低下を防止できる。
【００３０】
また、図１に示された第一ランド４１と第二ランド４２との間隔Ｌ１が例えば０．１ｍｍ〜０．２ｍｍ程度に設定されることにより、第一ランド４１，第二ランド４２間の容量結合が強くなり、実装状態に起因する寄生インダクタンス成分を低減できる。
【００３１】
さらに、第一接続配線５１の幅が電源側電極端子７１と第一ランド４１との接続部分の幅よりも狭くなるように第一接続配線５１が構成されると、インダクタンス成分の増加により負荷２１に侵入する高周波ノイズ成分が遮断される（同図の黒破線矢印）。
【００３２】
そして、第二接続配線５２の幅が接地側電極端子７２と第二ランド４２との接続部分の幅よりも狭くなるように第二接続配線５２が構成されると、同様に、前記高周波ノイズ成分が遮断される。
【００３３】
また、第一貫通配線６１及び第二貫通配線６２が、導電材により多層回路基板１に埋め込み処理されることにより、第一貫通配線６１，第二貫通配線６２由来の寄生インダクタンス成分を低減できる。よって、多層回路基板１におけるバイパスコンデンサ３１の高周波ノイズバイパス効果を増大させることができる。
【００３４】
以上のように多層回路基板１によれば、バイパスコンデンサ３１と第一貫通配線６１，第二貫通配線６２の配置及び導電パターンの態様が最適化されることにより、多層回路基板１におけるＥＭＩノイズの抑制効果の向上が図られる。
【符号の説明】
【００３５】
１…多層回路基板、１１…第一層、１Ｎ…第Ｎ層、１１１，１Ｎ１…スルーホール
２１…負荷
３１…バイパスコンデンサ
４１…第一ランド、４２…第二ランド
５１…第一接続配線、５２…第二接続配線
６１…第一貫通配線、６２…第二貫通配線
７１…電源側電極端子、７２…接地側電極端子
【図１】
2018107221.tif 000003
【図２】
2018107221.tif 000004