(57)【要約】【課題】DAC(Digital to Analog Converter)が出力する電圧のレンジを広レンジ化する。【解決手段】複数の第１のスイッチは、分圧用の抵抗の接続され、その分圧用の抵抗との接続点の電圧を、第１の電圧として出力する。複数の第２のスイッチは、分圧用の抵抗の接続され、その分圧用の抵抗との接続点の電圧を、第２の電圧として出力する。本技術は、例えば、DACが出力する電圧に応じた周波数の信号を発振するVCO(Voltage-Controlled Oscillator)等に適用できる。【選択図】図６
2018107745.tif 000002
【特許請求の範囲】
【請求項１】
分圧用の抵抗と、
前記分圧用の抵抗の接続され、前記分圧用の抵抗との接続点の電圧を、第１の電圧として出力する複数の第１のスイッチと、
前記分圧用の抵抗の接続され、前記分圧用の抵抗との接続点の電圧を、第２の電圧として出力する複数の第２のスイッチと
を備えるDAC。
【請求項２】
前記第１の電圧及び前記第２の電圧のうちの一方の電圧を固定し、他方の電圧を変化させるように、前記複数の第１のスイッチ及び前記複数の第２のスイッチが制御される
請求項１に記載のDAC。
【請求項３】
前記一方の電圧を、前記第１の電圧及び前記第２の電圧の最小電圧又は最大電圧に固定し、前記他方の電圧を変化させるように、前記複数の第１のスイッチ及び前記複数の第２のスイッチが制御される
請求項２に記載のDAC。
【請求項４】
前記第１の電圧及び前記第２の電圧のうちの一方の電圧を上昇させ、他方の電圧を下降させるように、前記複数の第１のスイッチ及び前記複数の第２のスイッチが制御される
請求項１に記載のDAC。
【請求項５】
前記分圧用の抵抗として、複数の抵抗を有し、
前記複数の抵抗は、直列に接続され、
前記第１のスイッチ及び前記第２のスイッチは、直列に接続された前記複数の抵抗それぞれの端子に接続されている
請求項１に記載のDAC。
【請求項６】
前記第１のスイッチが接続される前記分圧用の抵抗と、前記第２のスイッチが接続される前記分圧用の抵抗として、別個の抵抗を備える
請求項１に記載のDAC。
【請求項７】
前記分圧用の抵抗に電流を流す電流源をさらに備える
請求項１に記載のDAC。
【請求項８】
前記電流源は、カスコード接続されたトランジスタで構成される
請求項７に記載のDAC。
【請求項９】
前記電流源は、カレントミラーを利用して構成される
請求項７に記載のDAC。
【請求項１０】
前記電流源は、所定の基準電圧に応じて電流を流すトランジスタで構成される
請求項７に記載のDAC。
【請求項１１】
第１の電圧及び第２の電圧を出力するDACと、
前記第１の電圧と前記第２の電圧との差である差電圧に応じた周波数の信号を発振する発振器と
を備え、
前記DACは、
分圧用の抵抗と、
前記分圧用の抵抗の接続され、前記分圧用の抵抗との接続点の電圧を、前記第１の電圧として出力する複数の第１のスイッチと、
前記分圧用の抵抗の接続され、前記分圧用の抵抗との接続点の電圧を、前記第２の電圧として出力する複数の第２のスイッチと
を有する
発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、DAC(Digital to Analog Converter)及び発振回路に関し、特に、例えば、DACが出力する電圧のレンジを広レンジ化すること等ができるようにするDAC及び発振回路に関する。
【背景技術】
【０００２】
例えば、特許文献１には、DACが出力するアナログ信号を用いて、VCO(Voltage-Controlled Oscillator)をプリチューニングし、その後、基準信号を、VCOに入力して、VCOをロックするVCOの制御方法が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表2005-536095号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
VCOが発振によって出力する発振信号の周波数は、DACが出力するアナログ信号の電圧によって調整される。
【０００５】
したがって、発振信号の周波数のレンジを広レンジ化するためには、DACが出力する電圧のレンジを広レンジ化する必要がある。
【０００６】
本技術は、このような状況に鑑みてなされたものであり、DACが出力する電圧のレンジを広レンジ化することができるようにするものである。
【課題を解決するための手段】
【０００７】
本技術のDACは、分圧用の抵抗と、前記分圧用の抵抗の接続され、前記分圧用の抵抗との接続点の電圧を、第１の電圧として出力する複数の第１のスイッチと、前記分圧用の抵抗の接続され、前記分圧用の抵抗との接続点の電圧を、第２の電圧として出力する複数の第２のスイッチとを備えるDACである。
【０００８】
本技術の発振回路は、第１の電圧及び第２の電圧を出力するDACと、前記第１の電圧と前記第２の電圧との差である差電圧に応じた周波数の信号を発振する発振器とを備え、前記DACは、分圧用の抵抗と、前記分圧用の抵抗の接続され、前記分圧用の抵抗との接続点の電圧を、前記第１の電圧として出力する複数の第１のスイッチと、前記分圧用の抵抗の接続され、前記分圧用の抵抗との接続点の電圧を、前記第２の電圧として出力する複数の第２のスイッチとを有する発振回路である。
【０００９】
本技術のDAC及び発振回路においては、前記複数の第１のスイッチが、前記分圧用の抵抗の接続され、前記分圧用の抵抗との接続点の電圧を、第１の電圧として出力し、前記複数の第２のスイッチが、前記分圧用の抵抗の接続され、前記分圧用の抵抗との接続点の電圧を、第２の電圧として出力する。
【００１０】
なお、DACや発振回路は、独立した装置であっても良いし、１つの装置を構成している内部ブロックであっても良い。
【発明の効果】
【００１１】
本技術によれば、DACが出力する電圧のレンジを広レンジ化することができる。
【００１２】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１３】
【図１】本技術を適用した送信機の一実施の形態の構成例を示すブロック図である。
【図２】VCO１２の構成例を示すブロック図である。
【図３】DAC２２の第１の構成例を示す回路図である。
【図４】DAC２２の第２の構成例を示す回路図である。
【図５】電圧分圧方式並びに電流源方式についての電圧VA及びVBと、制御信号（スイッチSW#iのオン／オフ）との関係を示す図である。
【図６】DAC２２の第３の構成例を示す回路図である。
【図７】電圧可変方式のDAC２２の、制御信号によるスイッチSW1ないしSW5及びスイッチSW11ないしSW15の制御の例を説明する図である。
【図８】電圧可変方式についてのスイッチSW1ないしSW5及びスイッチSW11ないしSW15の制御の例を示す図である。
【図９】電圧可変方式についてのスイッチSW1ないしSW5及びスイッチSW11ないしSW15の制御の他の例を示す図である。
【図１０】電流源６１の第１の構成例を示す回路図である。
【図１１】電流源６１の第２の構成例を示す回路図である。
【図１２】電流源６１の第３の構成例を示す回路図である。
【図１３】DAC２２の第４の構成例を示す回路図である。
【図１４】電流源６２の構成例を示す回路図である。
【図１５】電圧分圧方式と電圧可変方式とについて行ったシミュレーションのシミュレーション結果を示す図である。
【発明を実施するための形態】
【００１４】
＜本技術を適用した送信機の一実施の形態＞
【００１５】
図１は、本技術を適用した送信機の一実施の形態の構成例を示すブロック図である。
【００１６】
図１において、送信機は、（ベースバンド）アンプ１１、VCO１２、ミキサ１３、及び、（パワー）アンプ１４を有し、例えば、送信対象の送信対象データを、ミリ波帯の信号に周波数変換（変調）して送信する。
【００１７】
ここで、ミリ波とは、周波数が30ないし300GHz程度、つまり、波長が、1ないし10mm程度の信号（電波）である。ミリ波帯の信号によれば、周波数が高いことから、高速のデータレートでのデータ伝送が可能であり、例えば、小さなアンテナで、無線通信（ワイヤレス伝送）を行うことができる。
【００１８】
アンプ１１には、ベースバンドの信号である送信対象データが供給される。アンプ１１は、そこに供給される送信対象データを増幅し、ミキサ１３に供給する。
【００１９】
VCO（発振回路）１２は、発振によって、例えば、57〜66GHz等のミリ波帯のキャリアとしての発振信号を発生し、ミキサ１３に供給する。
【００２０】
ミキサ１３は、送信対象データと、VCO１２からのキャリアとをミキシング（乗算）することにより、VCO１２からのキャリアを、送信対象データに従って変調し、その結果得られるミリ波の変調信号を、アンプ１４に供給する。
【００２１】
ミキサ１３において、送信対象データに従ってキャリアを変調する変調方式としては、例えば、振幅変調(ASK(Amplitude Shift Keying))やその他の任意の変調方式を採用することができる。
【００２２】
アンプ１４は、ミキサ１３からの変調信号を増幅して送信する。
【００２３】
＜VCO１２の構成例＞
【００２４】
図２は、図１のVCO１２の構成例を示すブロック図である。
【００２５】
VCO１２は、デコーダ２１、DAC２２、及び、発振器２３を有する。
【００２６】
デコーダ２１には、図示せぬ回路から、発振器２３が発振によって出力する発振信号の周波数（発振周波数）を調整するための周波数調整信号が供給される。
【００２７】
デコーダ２１は、そこに供給される周波数調整信号を、DAC２２を制御するディジタル信号の制御信号にデコードし、DAC２２に供給する。
【００２８】
DAC２２は、デコーダ２１からの制御信号を、DA変換の対象のDACコードとして、DA変換し、デコーダ２１からの制御信号に対応するアナログ信号の電圧VA（第１の電圧）及びVB（第２の電圧）を出力する。
【００２９】
DAC２２が出力する電圧VA及びVBは、発振器２３に供給される。
【００３０】
発振器２３は、例えば、DAC２２からの電圧VAとVBとの差である差電圧VA-VBに応じた周波数の発振信号を発振する。
【００３１】
発振器２３は、電流源３０、nチャネルのFET(Field-Effect Transistor)３１及び３２、コイル３３及び３４、コンデンサ３５及び３６、バラクタダイオード３７及び３８、抵抗３９，４０、及び、４１、並びに、コンデンサ５１及び５２を有する。
【００３２】
電流源３０は、FET３１及び３２のソースに接続されており、FET３１に流れる電流とFET３２に流れる電流とを加算した電流が一定電流になるように、グランド(ground)に電流を流す。
【００３３】
FET３１及び３２は、クロスカップル接続されている。
【００３４】
すなわち、FET３１のゲートとFET３２のドレインとが接続され、FET３１のドレインとFET３２のゲートとが接続されている。
【００３５】
FET３１及び３２のソースどうしは接続され、そのソースどうしの接続点は、電流源３０に接続されている。
【００３６】
以上の電流源３０、並びに、FET３１及び３２は、負性抵抗を構成する。
【００３７】
コイル３３及び３４の一端どうしは接続され、そのコイル３３と３４との接続点は、電源VDDに接続されている。
【００３８】
コイル３３の他端は、コンデンサ３５を介して、可変容量コンデンサとしてのバラクタダイオード３７の一端に接続され、コイル３４の他端は、コンデンサ３６を介して、可変容量コンデンサとしてのバラクタダイオード３８の一端に接続されている。
【００３９】
バラクタダイオード３７及び３８の他端どうしは、接続されている。
【００４０】
ここで、図２では、バラクタダイオード３７は、nチャネルのFETのソースとドレインとを接続することにより構成されており、FETのゲートが、バラクタダイオード３７の一端となり、FETのソースとドレインとの接続点が、バラクタダイオード３７の他端になっている。
【００４１】
同様に、バラクタダイオード３８は、nチャネルのFETのソースとドレインとを接続することにより構成されており、FETのゲートが、バラクタダイオード３８の一端となり、FETのソースとドレインとの接続点が、バラクタダイオード３８の他端になっている。
【００４２】
以上のコイル３３及び３４、コンデンサ３５及び３６、並びに、バラクタダイオード３７及び３８が、LC共振回路を構成する。LC共振回路及び負性抵抗によって発振が発生し、基本的に、LC共振回路の共振周波数が、VCO１２の発振周波数となる。
【００４３】
抵抗３９の一端は、バラクタダイオード３７及び３８の接続点に接続され、抵抗３９の他端には、DAC２２が出力する電圧VAが印加される。
【００４４】
抵抗４０の一端は、コンデンサ３５とバラクタダイオード３７との接続点に接続され、抵抗４０の他端には、DAC２２が出力する電圧VBが印加される。
【００４５】
抵抗４１の一端は、コンデンサ３６とバラクタダイオード３８との接続点に接続され、抵抗４１の他端には、DAC２２が出力する電圧VBが印加される。
【００４６】
したがって、バラクタダイオード３７には、抵抗３９及び４０を介して、差電圧VA-VBが印加され、バラクタダイオード３８には、抵抗３９及び４１を介して、差電圧VA-VBが印加される。
【００４７】
バラクタダイオード３７及び３８は、それぞれに印加される差電圧VA-VBに応じて、（バラクタ）容量を変化させる。バラクタダイオード３７及び３８の容量が変化することにより、LC共振回路の共振周波数が変化し、その結果、VCO１２の発振周波数が調整される。
【００４８】
コイル３３とコンデンサ３５との接続点は、負性抵抗を構成するFET３１のドレインに接続されている。さらに、FET３１のドレインには、コンデンサ５１の一端が接続されており、コンデンサ５１の他端からは、負性抵抗及びLC共振回路による発振により発生した発振信号が出力される。
【００４９】
コイル３４とコンデンサ３６との接続点は、負性抵抗を構成するFET３２のドレインに接続されている。さらに、FET３２のドレインには、コンデンサ５２の一端が接続されており、コンデンサ５２の他端からは、負性抵抗及びLC共振回路による発振により発生した発振信号が出力される。
【００５０】
以上のように、DAC２２が出力する電圧VA及びVBの差電圧VA-VBに応じて、バラクタダイオード３７及び３８の容量、ひいては、LC共振回路の共振周波数が変化し、VCO１２の発振信号の発振周波数が調整される。
【００５１】
したがって、発振信号の周波数のレンジを広レンジ化するためには、DAC２２が出力する電圧のレンジを広レンジ化する必要がある。
【００５２】
＜DAC２２の第１の構成例＞
【００５３】
図３は、図２のDAC２２の第１の構成例を示す回路図である。
【００５４】
図３では、DAC２２は、１個以上の分圧用の抵抗としての４個の抵抗R1，R2，R3、及び、R4、並びに、抵抗R1ないしR4に接続され、抵抗R1ないしR4との接続点の電圧を、電圧VAとして出力する複数としての５個のスイッチSW1，SW2，SW3，SW4、及び、SW5を有する。
【００５５】
なお、分圧用の抵抗の数は、４個に限定されず、１個や、４個以外の任意の複数個を採用することができる。分圧用の抵抗に接続されるスイッチの数も、５個に限定されず、２個から、分圧用の抵抗の数より１個だけ多い数までの範囲の任意の数を採用することができる。後述する他の構成例のDAC２２でも同様である。
【００５６】
抵抗R1ないしR4は、抵抗R1ないしR4の順で直列に接続されている。抵抗R1の、抵抗R2と接続されていない方の一端は、電源（電圧）VDDに接続され、抵抗R4の、抵抗R3と接続されていない方の一端は、グランドに接続されている（接地されている）。
【００５７】
スイッチSW#i（i=1,2,3,4,5)は、デコーダ２１（図２）から供給される制御信号に従ってオン／オフすることにより、端子aと端子bとの接続をオン／オフ（短絡／開放）にする。
【００５８】
スイッチSW1ないしSW4の端子aは、抵抗R1ないしR4の、電源VDD側の端子にそれぞれ接続され、スイッチSW5の端子aは、抵抗R4のグランド側の端子に接続されている。
【００５９】
スイッチSW1ないしSW5の端子bは、互いに接続されている。
【００６０】
以上のように構成されるDAC２２では、スイッチSW1ないしSW5の端子bの接続点の電圧が、電圧VAとして出力され、抵抗R2と抵抗R3との接続点の電圧が、電圧VBとして出力される。
【００６１】
デコーダ２１（図２）は、周波数調整信号に応じて、スイッチSW1ないしSW5のうちのいずれか１個のスイッチSW#iをオンにし、残りの4個のスイッチSW#j（i≠j）をオフにする制御信号を出力する。
【００６２】
いま、抵抗R1ないしR4の抵抗値が同一であるとすると、電圧VBは、（理論的には、）VDD/2となる。また、電圧VAは、スイッチSW1ないしSW5がオンであるときに、それぞれ、VDD，VDD×3/4，VDD×1/2，VDD×1/4，0になる。
【００６３】
したがって、図３のDAC２２によれば、-VDD/2ないし+VDD/2のレンジの差電圧VA-VBを出力することができる。
【００６４】
図３のDAC２２は、電源電圧VDDを、抵抗R1ないしR4で分圧することにより、差電圧VA-VB（となる電圧VA及びVB）を生成するので、図３のDAC２２が差電圧VA-VBを生成する、制御信号のDA変換方式を、電圧分圧方式ともいう。
【００６５】
なお、図３では、分圧用の４個の抵抗R1ないしR4の数より１個だけ多い数である５個のスイッチSW1ないしSW5が、直列に接続された４個の抵抗R1ないしR4それぞれの端子に接続されているが、スイッチSW#iは、必ずしも、分圧用の抵抗R1ないしR4のすべての端子に接続しなくてもよい。
【００６６】
すなわち、図３において、DAC２２は、例えば、スイッチSW2やSW4を設けずに構成することができる。
【００６７】
ところで、電圧分圧方式では、電圧VA及びVB、ひいては、差電圧VA-VBが、電源電圧VDDの変動の影響を直接的に受ける。そのため、差電圧VA-VBによって調整されるVCO１２（の発振器２３）の発振周波数は、電源電圧VDDの変動によって変動する。ミリ波のキャリアを生成（発生）するVCO１２では、電源電圧VDDの変動は、発振周波数の大きな変動として現れる。
【００６８】
＜DAC２２の第２の構成例＞
【００６９】
図４は、図２のDAC２２の第２の構成例を示す回路図である。
【００７０】
なお、図中、図３の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【００７１】
図４において、DAC２２は、分圧用の抵抗R1ないしR4、スイッチSW1ないしSW5、及び、電流源６１を有する。
【００７２】
したがって、図４のDAC２２は、抵抗R1ないしR4、及び、スイッチSW1ないしSW5を有する点で、図３の場合と共通する。
【００７３】
但し、図４のDAC２２は、電流源６１が新たに設けられている点で、図３の場合と相違する。
【００７４】
図４において、電流源６１は、電源VDDと抵抗R1との間に設けられており、直列に接続された抵抗R1ないしR4に一定電流を流す。したがって、抵抗R1ないしR4それぞれの電圧降下は、（理想的には、）電源電圧VDDの変動にかかわらず一定になり、電圧分圧方式のように、電源電圧VDDの変動によって、VCO１２の発振周波数が変動することを抑制することができる。
【００７５】
図４のDAC２２は、電流源６１の電流が抵抗R1ないしR4を流れることにより、差電圧VA-VBを生成するので、図４のDAC２２が差電圧VA-VBを生成する、制御信号のDA変換方式を、電流源方式ともいう。
【００７６】
図３の電圧分圧方式、及び、図４の電流源方式では、いずれも、電圧VAは、スイッチSW1がオンであるときに（かつ、スイッチSW2ないしSW5がオフであるときに）、最大電圧になる。
【００７７】
但し、図３の電圧分圧方式では、電圧VAの最大電圧は、電源電圧VDDであるが、図４の電流源方式では、電圧VAの最大電圧は、電源電圧VDDから電流源６１の電圧降下分だけ低い電圧になる。
【００７８】
したがって、電流源方式では、差電圧VA-VBのレンジが、電圧分圧方式と比較して狭くなり、ひいては、VCO１２の発振周波数のレンジも狭くなる。
【００７９】
図５は、電圧分圧方式並びに電流源方式についての電圧VA及びVBと、制御信号（スイッチSW#iのオン／オフ）との関係を示す図である。
【００８０】
図５において、横軸は、制御信号、ひいては、制御信号に従ってオンになるスイッチSW#iを表し、縦軸は、電圧を表す。
【００８１】
また、図５において、直線VA1及びVB1は、電圧分圧方式の電圧VA及びVBを表し、直線VA2及びVB2は、電流源方式の電圧VA及びVBを表す。
【００８２】
電圧分圧方式及び電流源方式では、いずれの方式でも、電圧VBは、抵抗R2とR3との接続点の電圧であるため、スイッチSW1ないしSW5のオン／オフにかかわらず、一定電圧になる。
【００８３】
但し、電流源方式の電圧VB(VB2)は、電圧分割方式の電圧VB(VB1)に比較して、電流源６１の電圧降下に対応する電圧だけ低い電圧になる。
【００８４】
電圧分圧方式及び電流源方式では、いずれの方式でも、スイッチSW1ないしSW5が、スイッチSW5ないしSW1の順で（１つずつ）オンになることで、電圧VAは、単調増加する。
【００８５】
但し、電流源方式の電圧VA(VA2)については、電圧分割方式の電圧VA(VA1)に比較して、変化の割合が、電流源６１の電圧降下に対応する分だけ小さく、最大電圧が、電流源６１の電圧降下だけ低い電圧になる。
【００８６】
＜DAC２２の第３の構成例＞
【００８７】
図６は、図２のDAC２２の第３の構成例を示す回路図である。
【００８８】
なお、図中、図３又は図４の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【００８９】
図６において、DAC２２は、分圧用の抵抗R1ないしR4、スイッチSW1ないしSW5、電流源６１、並びに、スイッチSW11，SW12，SW13，SW14、及び、SW15を有する。
【００９０】
したがって、図６のDAC２２は、抵抗R1ないしR4、スイッチSW1ないしSW5、及び、電流源６１を有する点で、図４の場合と共通する。
【００９１】
但し、図６のDAC２２は、スイッチSW11ないしSW15が新たに設けられている点で、図４の場合と相違する。
【００９２】
ここで、図６において、DAC２２は、図３の場合と同様に、電流源６１なしで構成することができる。
【００９３】
DAC２２を、図６のように、電流源６１を設けて構成する場合には、電流源６１での電圧降下がある分、差電圧VA-VBのレンジが狭くなるが、図４の電流源方式の場合と同様に、電源電圧VDDの変動に起因する、VCO１２の発振周波数の変動を抑制することができる。
【００９４】
一方、図６のDAC２２を、電流源６１なしで構成する場合には、図３の電圧分圧方式の場合と同様に、電源電圧VDDの変動によって、VCO１２の発振周波数が変動するが、電流源６１での電圧降下がない分、差電圧VA-VBのレンジを広レンジにすることができる。
【００９５】
図６のDAC２２では、スイッチSW11ないしSW15が設けられていることによって、図３の電圧分圧方式や、図４の電流源方式よりも、差電圧VA-VBのレンジを広レンジ化することができる。
【００９６】
図６において、スイッチSW11ないしSW15は、スイッチSW1ないしSW5と同様に、抵抗R1ないしR4に接続され、抵抗R1ないしR4との接続点の電圧を、電圧VBとして出力する。
【００９７】
すなわち、スイッチSW#i（i=11,12,13,14,15)は、デコーダ２１（図２）から供給される制御信号に従ってオン／オフすることにより、端子aと端子bとの接続をオン／オフにする。
【００９８】
スイッチSW11ないしSW14の端子aは、抵抗R1ないしR4の、電源VDD側の端子にそれぞれ接続され、スイッチSW15の端子aは、抵抗R4のグランド側の端子に接続されている。
【００９９】
スイッチSW11ないしSW15の端子bは、互いに接続されている。
【０１００】
以上のように構成されるDAC２２では、スイッチSW1ないしSW5の端子bの接続点の電圧が、電圧VAとして出力され、スイッチSW11ないしSW15の端子bの接続点の電圧が、電圧VBとして出力される。
【０１０１】
デコーダ２１（図２）は、周波数調整信号に応じて、スイッチSW1ないしSW5のうちのいずれか１個のスイッチSW#iをオンにするとともに、残りの4個のスイッチSW#j（i≠j）をオフにし、かつ、スイッチSW11ないしSW15のうちのいずれか１個のスイッチSW#i'をオンにするとともに、残りの4個のスイッチSW#j'（i'≠j'）をオフにする制御信号を出力する。
【０１０２】
いま、電流源６１と抵抗R1との接続点の電圧を、VDD'と表すとともに、抵抗R1ないしR4の抵抗値が同一であるとすると、電圧VAは、スイッチSW1ないしSW5がオンであるときに、それぞれ、VDD'，VDD'×3/4，VDD'×1/2，VDD'×1/4，0になる。同様に、電圧VBは、スイッチSW11ないしSW15がオンであるときに、それぞれ、VDD'，VDD'×3/4，VDD'×1/2，VDD'×1/4，0になる。
【０１０３】
以上のように、電圧VA及びVBについては、最大電圧がVDD'で、最小電圧が0であるから、図６のDAC２２によれば、-VDD'(=0-VDD')ないし+VDD'(=VDD'-0)のレンジの差電圧VA-VBを出力することができる。
【０１０４】
図６のDAC２２では、電圧VA及びVBのいずれもが可変であるので、図６のDAC２２が差電圧VA-VBを生成する、制御信号のDA変換方式を、電圧可変方式ともいう。
【０１０５】
図７は、図６の電圧可変方式のDAC２２の、制御信号によるスイッチSW1ないしSW5及びスイッチSW11ないしSW15の制御の例を説明する図である。
【０１０６】
電圧可変方式のDAC２２では、VCO１２の発振周波数の調整にあたり、例えば、電圧VA及びVBのうちの一方の電圧を固定し、他方の電圧を変化させるように、スイッチSW1ないしSW5及びスイッチSW11ないしSW15が制御される。
【０１０７】
例えば、差電圧VA-VBを単調増加するように変化させる場合、電圧VAを出力するためのスイッチSW1ないしSW5については、スイッチSW5だけがオンにされ、電圧VBを出力するためのスイッチSW11ないしSW15については、図７で点線の矢印で示すように、スイッチSW11ないしSW15の順で（１つずつ）オンにされる。
【０１０８】
この場合、電圧VAは、電圧VA及びVBの最小電圧である0に固定され、電圧VBは、VDD'から0に変化する。その結果、差電圧VA-VBは、-VDD'(=0-VDD')から0(=0-0)に単調増加する。
【０１０９】
その後、電圧VBを出力するためのスイッチSW11ないしSW15については、スイッチSW15だけがオンにされ、電圧VAを出力するためのスイッチSW1ないしSW5については、図７で点線の矢印で示すように、スイッチSW5ないしSW1の順でオンにされる。
【０１１０】
この場合、電圧VBは、電圧VA及びVBの最小電圧である0に固定され、電圧VAは、0からVDD'に変化する。その結果、差電圧VA-VBは、0(=0-0)から+VDD'(=VDD'-0)に単調増加する。
【０１１１】
図８は、電圧可変方式についてのスイッチSW1ないしSW5及びスイッチSW11ないしSW15の制御の例を示す図である。
【０１１２】
すなわち、図８は、電圧可変方式についての電圧VA及びVB並びに差電圧VA-VBと、制御信号（スイッチSW#iのオン／オフ）との関係を示している。
【０１１３】
図８において、横軸は、制御信号、ひいては、制御信号に従ってオンになるスイッチSW#iを表し、縦軸は、電圧を表す。
【０１１４】
図８のＡは、差電圧VA-VBを単調増加するように変化させる場合の電圧VA及びVBの例を示している。
【０１１５】
図８のＡでは、図７で説明したように、スイッチSW1ないしSW5については、スイッチSW5だけがオンにされ、スイッチSW11ないしSW15については、スイッチSW11ないしSW15の順でオンにされる。
【０１１６】
この場合、電圧VAは、電圧VA及びVBの最小電圧である0に固定され、電圧VBは、VDD'から0に変化する。
【０１１７】
スイッチSW15がオンにされることにより、電圧VBが0になった後、スイッチSW15をオンにしたまま、スイッチSW1ないしSW5については、スイッチSW5ないしSW1の順でオンにされる。
【０１１８】
この場合、電圧VBは、最小電圧である0に固定され、電圧VAは、0からVDD'に変化する。
【０１１９】
図８のＢは、単調増加する差電圧VA-VBの例を示している。
【０１２０】
図８のＡで説明したように、スイッチSW1ないしSW5及びスイッチSW11ないしSW15が制御されることにより、差電圧VA-VBは、図８のＢに示すように、-VDD'(=0-VDD')から+VDD'(=VDD'-0)に単調増加する。
【０１２１】
電圧可変方式のDAC２２が、図６に示したように、電流源６１を設けて構成される場合、差電圧VA-VBのレンジは、（理論的には、）図４の電流源方式の場合のレンジの2倍になる。また、電圧可変方式のDAC２２が、図６の電流源６１なしで構成される場合、差電圧VA-VBのレンジは、図３の電圧分圧方式の場合のレンジの2倍になる。
【０１２２】
したがって、電圧可変方式によれば、差電圧VA-VBのレンジを広レンジ化することができ、VCO１２の発振周波数を、広レンジの周波数に調整することができる。
【０１２３】
図９は、電圧可変方式についてのスイッチSW1ないしSW5及びスイッチSW11ないしSW15の制御の他の例を示す図である。
【０１２４】
図９において、横軸は、制御信号、ひいては、制御信号に従ってオンになるスイッチSW#iを表し、縦軸は、電圧を表す。
【０１２５】
ここで、図７及び図８では、VCO１２の発振周波数の調整にあたり、電圧VA及びVBのうちの一方の電圧を、電圧VA及びVBの最小電圧(0)に固定することとしたが、一方の電圧は、電圧VA及びVBの最小電圧ではなく、例えば、最大電圧(例えば、VDD')に固定することができる。
【０１２６】
図９のＡは、電圧VA及びVBのうちの一方の電圧を、最大電圧に固定し、他方の電圧を変化させる場合の、スイッチSW1ないしSW5及びスイッチSW11ないしSW15の制御の例を示している。
【０１２７】
例えば、差電圧VA-VBを単調減少するように変化させる場合、スイッチSW1ないしSW5については、スイッチSW1だけがオンにされ、スイッチSW11ないしSW15については、スイッチSW15ないしSW11の順でオンにされる。
【０１２８】
この場合、電圧VAは、電圧VA及びVBの最大電圧であるVDD'に固定され、電圧VBは、0からVDD'に変化する。その結果、差電圧VA-VBは、+VDD'(=VDD'-0)から0(=VDD'-VDD')に単調減少する。
【０１２９】
スイッチS11がオンにされることにより、電圧VBが、最大電圧VDD'になった後、そのスイッチSW11をオンにしたまま、スイッチSW1ないしSW5については、スイッチSW1ないしSW5の順でオンにされる。
【０１３０】
この場合、電圧VBは、最大電圧であるVDD'に固定され、電圧VAは、VDD'から0に変化する。その結果、差電圧VA-VBは、0(=VDD'-VDD')から-VDD'(=0-VDD')に単調減少する。
【０１３１】
以上においては、電圧VA及びVBのうちの一方の電圧を固定し、他方の電圧を変化させるように、スイッチSW1ないしSW5及びスイッチSW11ないしSW15の制御を行うこととしたが、スイッチSW1ないしSW5及びスイッチSW11ないしSW15の制御は、その他、例えば、電圧VA及びVBのうちの一方の電圧を上昇させ、他方の電圧を下降させるように行うことができる。
【０１３２】
図９のＢは、電圧VA及びVBのうちの一方の電圧を上昇させ、他方の電圧を下降させる場合の、スイッチSW1ないしSW5及びスイッチSW11ないしSW15の制御の例を示している。
【０１３３】
例えば、差電圧VA-VBを単調増加するように変化させる場合、スイッチSW1ないしSW5については、スイッチSW5ないしSW1の順でオンにされ、スイッチSW11ないしSW15については、スイッチSW11ないしSW15の順でオンにされる。
【０１３４】
この場合、電圧VAは、0からVDD'に変化し、電圧VBは、VDD'から0に変化する。その結果、差電圧VA-VBは、-VDD'(=0-VDD')から+VDD'(=VDD'-0)に単調増加する。
【０１３５】
なお、スイッチSW1ないしSW5及びスイッチSW11ないしSW15の制御の方法として、図７及び図８の方法、図９のＡの方法、及び、図９のＢの方法のうちのいずれを採用するかによって、デコーダ２１において、周波数調整信号を制御信号にデコードするデコードルールを設定する必要がある。
【０１３６】
また、図７及び図８の方法では、電圧VA又はVBが固定される電圧が0、すなわち、グランドであるので、電圧VA又はVBが固定される電圧がVDD'である図９のＡの場合や、（差電圧VA-VBが変化するときに）電圧VA及びVBが固定されない図９のＢの場合に比較して、差電圧VA-VBとして、いわば安定した0を出力することができる。
【０１３７】
＜電流源６１の構成例＞
【０１３８】
図１０は、図６の電流源６１の第１の構成例を示す回路図である。
【０１３９】
図１０において、電流源６１は、カスコード接続されたpチャネルのFET７１及び７２で構成される。
【０１４０】
すなわち、電流源６１において、FET７１のソースは、電源VDDに接続され、FET７１のドレインは、FET７２のソースと接続されている。そして、FET７２のドレインが、抵抗R1と接続されている。
【０１４１】
電流源６１を構成するFET７１及び７２のゲートには、電流源６１の外部から、所定の電圧が与えられる。
【０１４２】
すなわち、FET７１のゲートは、ソースが電源VDDに接続されたpチャネルのFET７６のゲートと、ソースがFET７６のドレインと接続されたpチャネルのFET７７のドレインとに接続されている。FET７１のゲート、FET７６のゲート、及び、FET７７のドレインの接続点は、一端が接地された電流源７８の他端に接続されている。
【０１４３】
FET７２のゲートは、FET７７のゲート、ソースが電源VDDに接続されたpチャネルのFET７３のゲート、並びに、ソースがFET７３のドレインと接続されたpチャネルのFET７４のゲート及びドレインに接続されている。FET７２のゲート、FET７７のゲート、FET７３のゲート、並びに、FET７４のゲート及びドレインの接続点は、一端が接地された電流源７５の他端に接続されている。
【０１４４】
カスコード接続されたFET７１及び７２のゲートには、FET７３，７４、及び、電流源７５、並びに、FET７６，７７、及び、電流源７８によって決まる電圧が印加され、その電圧に応じた電流が、電流源６１としてのFET７１及び７２を流れる。
【０１４５】
図１１は、図６の電流源６１の第２の構成例を示す回路図である。
【０１４６】
図１１では、電流源６１は、カレントミラーを利用して構成される。すなわち、電流源６１は、カレントミラーのミラー側のトランジスタであるpチャネルのFET８１で構成される。
【０１４７】
FET８１のソースは、電源VDDに接続され、FET８１のドレインは、抵抗R1に接続されている。
【０１４８】
FET８１のゲートは、カレントミラーのミラー元のトランジスタであるpチャネルのFET８２のゲート及びドレインに接続されている。
【０１４９】
FET８２のソースは、電源VDDに接続され、FET８１のゲート、並びに、FET８２のゲート及びドレインの接続点は、一端が接地された電流源８３の他端に接続されている。
【０１５０】
FET８１及び８２、並びに、電流源８３は、カレントミラーを構成しており、FET８１には、電流源８３が流す電流のミラー比倍の電流が流れる。
【０１５１】
図１２は、図６の電流源６１の第３の構成例を示す回路図である。
【０１５２】
図１２は、電流源６１は、所定の基準電圧に応じて電流を流すpチャンネルのFET９１で構成される。
【０１５３】
FET９１のソースは、電源VDDに接続され、FET９１のドレインは、抵抗R1に接続されている。
【０１５４】
FET９１のゲートは、オペアンプ９２の出力端子に接続され、オペアンプ９２の非反転入力端子(+)は、FET９１のドレインと抵抗R1との接続点に接続されている。
【０１５５】
そして、オペアンプ９２の反転入力端子(-)には、所定の基準電圧が印加される。
【０１５６】
電流源６１としてのFET９１には、オペアンプ９２の非反転入力端子(+)の電圧が、反転入力端子(-)に印加されている基準電圧に（ほぼ）等しくなるような電流が流れる。
【０１５７】
＜DAC２２の第４の構成例＞
【０１５８】
図１３は、図２のDAC２２の第４の構成例を示す回路図である。
【０１５９】
なお、図中、図６の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【０１６０】
図１３において、DAC２２は、分圧用の抵抗R1ないしR4、スイッチSW1ないしSW5、スイッチSW11ないしSW15、分圧用の抵抗R11ないしR14、電流源６１、及び、６２を有する。
【０１６１】
したがって、図１３のDAC２２は、分圧用の抵抗R1ないしR4、スイッチSW1ないしSW5、スイッチSW11ないしSW15、及び、電流源６１を有する点で、図６の場合と共通する。
【０１６２】
但し、図１３のDAC２２は、分圧用の抵抗R11ないしR14、及び、電流源６２が新たに設けられている点で、図６の場合と相違する。
【０１６３】
ここで、電流源６２については、図６で説明した電流源６１と同様に、電流源６２（及び電流源６１）を設けて、図１３のDAC２２を構成することもできるし、電流源６２なしで、図１３のDAC２２を構成することもできる。
【０１６４】
図６では、電圧VAを出力するためのスイッチSW1ないしSW5、及び、電圧VBを出力するためのスイッチSW11ないしSW15が、同一の分割用の抵抗としての抵抗R1ないしR4に接続されていたが、図１３では、スイッチSW1ないしSW5が接続される分圧用の抵抗と、スイッチSW11ないしSW15が接続される分割用の抵抗とが、別個の分割用の抵抗になっている。
【０１６５】
すなわち、図１３では、スイッチSW1ないしSW5は、図６の場合と同様に、分圧用の抵抗R1ないしR4に接続されている。一方、スイッチSW11ないしSW15は、分圧用の抵抗R1ないしR4とは別個の分圧用の抵抗R11ないしR14に接続されている。
【０１６６】
具体的には、分圧用の抵抗R11ないしR14は、その順で直列に接続されている。抵抗R11の、抵抗R12と接続されていない方の一端は、一端が電源VDDに接続された電流源６２の他端に接続され、抵抗R14の、抵抗R13と接続されていない方の一端は、接地されている。
【０１６７】
そして、スイッチSW11ないしSW14の端子aは、抵抗R11ないしR14の、電源VDD側の端子にそれぞれ接続され、スイッチSW15の端子aは、抵抗R14のグランド側の端子に接続されている。
【０１６８】
以上のように構成されるDAC２２では、図６の場合と同様に、スイッチSW1ないしSW5、及び、スイッチSW11ないしSW15が制御され、図６の場合と同様の広レンジの差電圧VA-VB（が得られる電圧VA及びVB）が出力される。
【０１６９】
図１４は、図１３の電流源６２の構成例を示す回路図である。
【０１７０】
図１４において、電流源６２は、図１０の電流源６１と同様に、カスコード接続されたトランジスタで構成される。
【０１７１】
すなわち、電流源６２は、カスコード接続されたpチャネルのFET１１１及び１１２で構成される。
【０１７２】
電流源６２において、FET１１１のソースは、電源VDDに接続され、FET１１１のドレインは、FET１１２のソースと接続されている。そして、FET１１２のドレインが、抵抗R11と接続されている。
【０１７３】
電流源６２を構成するFET１１１及び１１２のゲートには、電流源６２の外部から、図１０の電流源６１に与えられるのと同一の電圧が与えられる。
【０１７４】
すなわち、FET１１１及び１１２のゲートは、FET７１及び７２のゲートとそれぞれ接続されており、FET１１１及び１１２のゲートには、FET７１及び７２のゲートに印加されるのと同一の電圧が、それぞれ印加される。
【０１７５】
その結果、電流源６２としてのFET１１１及び１１２には、電流源６１としてのFET７１及び７２と同様の電流が流れる。
【０１７６】
なお、電流源６２は、その他、電流源６１と同様に、カレントミラーを利用して構成すること（図１０）や、所定の基準電圧に応じて電流を流すトランジスタで構成すること（図１１）等ができる。
【０１７７】
図１５は、図３の電圧分圧方式と、図６の電圧可変方式とについて行ったシミュレーションのシミュレーション結果を示す図である。
【０１７８】
図１５において、横軸は、差電圧VA-VBを表し、縦軸は、発振器２３が差電圧VA-VBに応じて出力する発振信号の周波数（発振周波数）を表す。
【０１７９】
図１５のＡは、電圧分圧方式の差電圧VA-VBと発振周波数との関係を示しており、図１５のＢは、電圧可変方式の差電圧VA-VBと発振周波数との関係を示している。
【０１８０】
電源電圧1.1Vの場合、電圧分圧方式では、差電圧VA-VBのレンジは、-0.55Vないし+0.55Vであるのに対して、電圧可変方式では、差電圧VA-VBのレンジは、-0.7Vないし+0.7Vになっている。
【０１８１】
シミュレーションに用いた電圧可変方式のDAC２２は、図６に示したように、電流源６１を設けて構成される。
【０１８２】
したがって、シミュレーションに用いた電圧可変方式では、電流源６１での電圧降下に起因して、図４の電流源方式と同様に、差電圧VA-VBのレンジが狭くなるが、それでも、差電圧VA-VBのレンジとして、電圧分割方式よりも広いレンジを確保することができる。
【０１８３】
なお、図１５のＡの電圧分圧方式では、差電圧VA-VBが、そのレンジの最小値-0.55Vである場合に、発振周波数は、最小値Fmin(old)になり、差電圧VA-VBが、そのレンジの最大値+0.55Vである場合に、発振周波数が、最大値Fmax(old)になっている。
【０１８４】
また、図１５のＢの電圧可変方式では、差電圧VA-VBが、そのレンジの最小値-0.7Vである場合に、発振周波数は、最小値Fmin(new)になり、差電圧VA-VBが、そのレンジの最大値+0.7Vである場合に、発振周波数が、最大値Fmax(new)になっている。
【０１８５】
電圧可変方式の最小値Fmin(new)は、電圧分圧方式の最小値Fmin(old)より小さくなっており、電圧可変方式の最大値Fmax(new)は、電圧分圧方式の最大値Fmax(old)より大きくなっている。
【０１８６】
したがって、電圧可変方式の発振周波数のレンジ（Fmin(new)ないしFmax(new)）は、電圧分圧方式の発振周波数のレンジ（Fmin(old)ないしFmax(old)）よりも広くなっている。
【０１８７】
図６の電圧可変方式では（図１３でも同様）、電流源６１が設けられているので、PSRR(Power Supply Rejection Ratio)を確保すること、すなわち、電源電圧VDDの変動が、DAC２２が出力する電圧VA及びVB（ひいては、差電圧VA-VB）に影響することを抑制することができ、その結果、電源電圧VDDの変動に起因するVCO１２の発振周波数の変動を抑制することができる。
【０１８８】
また、電流源６１が設けられている電流源方式（図４）では、電流源６１が設けられていない電圧分圧方式（図３）に比較して、差電圧VA-VBのレンジが、電流源６１で生じる電圧降下の分だけ狭くなるが、電圧可変方式では、電流源６１が設けられていても、差電圧VA-VBのレンジとして、電圧分圧方式のレンジ以上の広レンジを確保することができる。
【０１８９】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１９０】
さらに、本実施の形態では、本技術を、ミリ波のキャリアを生成するVCO１２に適用した場合について説明したが、本技術は、その他、発振周波数の調整が要求される技術、すなわち、例えば、PLL(Phase Lock Loop)を構成するVCO等に適用することができる。
【０１９１】
また、本明細書に記載された効果はあくまで例示であって限定されるものではなく、他の効果があってもよい。
【０１９２】
なお、本技術は、以下の構成をとることができる。
【０１９３】
＜１＞
分圧用の抵抗と、
前記分圧用の抵抗の接続され、前記分圧用の抵抗との接続点の電圧を、第１の電圧として出力する複数の第１のスイッチと、
前記分圧用の抵抗の接続され、前記分圧用の抵抗との接続点の電圧を、第２の電圧として出力する複数の第２のスイッチと
を備えるDAC。
＜２＞
前記第１の電圧及び前記第２の電圧のうちの一方の電圧を固定し、他方の電圧を変化させるように、前記複数の第１のスイッチ及び前記複数の第２のスイッチが制御される
＜１＞に記載のDAC。
＜３＞
前記一方の電圧を、前記第１の電圧及び前記第２の電圧の最小電圧又は最大電圧に固定し、前記他方の電圧を変化させるように、前記複数の第１のスイッチ及び前記複数の第２のスイッチが制御される
＜２＞に記載のDAC。
＜４＞
前記第１の電圧及び前記第２の電圧のうちの一方の電圧を上昇させ、他方の電圧を下降させるように、前記複数の第１のスイッチ及び前記複数の第２のスイッチが制御される
＜１＞に記載のDAC。
＜５＞
前記分圧用の抵抗として、複数の抵抗を有し、
前記複数の抵抗は、直列に接続され、
前記第１のスイッチ及び前記第２のスイッチは、直列に接続された前記複数の抵抗それぞれの端子に接続されている
＜１＞ないし＜４＞のいずれかに記載のDAC。
＜６＞
前記第１のスイッチが接続される前記分圧用の抵抗と、前記第２のスイッチが接続される前記分圧用の抵抗として、別個の抵抗を備える
＜１＞ないし＜５＞のいずれかに記載のDAC。
＜７＞
前記分圧用の抵抗に電流を流す電流源をさらに備える
＜１＞ないし＜６＞のいずれかに記載のDAC。
＜８＞
前記電流源は、カスコード接続されたトランジスタで構成される
＜７＞に記載のDAC。
＜９＞
前記電流源は、カレントミラーを利用して構成される
＜７＞に記載のDAC。
＜１０＞
前記電流源は、所定の基準電圧に応じて電流を流すトランジスタで構成される
＜７＞に記載のDAC。
＜１１＞
第１の電圧及び第２の電圧を出力するDACと、
前記第１の電圧と前記第２の電圧との差である差電圧に応じた周波数の信号を発振する発振器と
を備え、
前記DACは、
分圧用の抵抗と、
前記分圧用の抵抗の接続され、前記分圧用の抵抗との接続点の電圧を、前記第１の電圧として出力する複数の第１のスイッチと、
前記分圧用の抵抗の接続され、前記分圧用の抵抗との接続点の電圧を、前記第２の電圧として出力する複数の第２のスイッチと
を有する
発振回路。
【符号の説明】
【０１９４】
１１  アンプ，  １２  VCO，  １３  ミキサ，  １４  アンプ，  ２１  デコーダ，  ２２  DAC，  ２３  発振器，  ３０  電流源，  ３１，３２  FET，  ３３，３４  コイル，  ３５，３６  コンデンサ，  ３７，３８  バラクタダイオード，  ３９ないし４１  抵抗，  ５１，５２  コンデンサ，  ６１，６２  電流源，  ７１ないし７４  FET，  ７５  電流源，  ７６，７７  FET，  ７８  電流源，  ８１，８２  FET，  ８３  電流源，  ９１  FET，  ９２  オペアンプ，  １１１，１１２  FET
【図１】
2018107745.tif 000003
【図２】
2018107745.tif 000004
【図３】
2018107745.tif 000005
【図４】
2018107745.tif 000006
【図５】
2018107745.tif 000007
【図６】
2018107745.tif 000008
【図７】
2018107745.tif 000009
【図８】
2018107745.tif 000010
【図９】
2018107745.tif 000011
【図１０】
2018107745.tif 000012
【図１１】
2018107745.tif 000013
【図１２】
2018107745.tif 000014
【図１３】
2018107745.tif 000015
【図１４】
2018107745.tif 000016
【図１５】
2018107745.tif 000017