(57)【要約】【課題】圧接型半導体装置に含まれる半導体素子の短絡故障時に圧接型半導体装置の破損を防止すること。【解決手段】一観点によれば、並列に接続された複数の半導体素子８１〜８Ｎを含む圧接型半導体装置４ａ，４ｂの制御装置は、複数の半導体素子８１〜８Ｎのいずれかの短絡を検出すると、複数の半導体素子８１〜８Ｎの全てをオンにする制御装置３２を具備する。【選択図】      図２
2018107888.tif 000002
【特許請求の範囲】
【請求項１】
並列に接続された複数の半導体素子を含む圧接型半導体装置の制御装置であって、
前記複数の半導体素子のいずれかの短絡を検出する検出手段と、
前記検出手段が前記短絡を検出した場合、前記複数の半導体素子をオンにする制御手段と、
を具備する制御装置。
【請求項２】
前記制御手段は、前記複数の半導体素子の全てに、前記複数の半導体素子をオンにする第１駆動信号とオフにする第２駆動信号を交互に供給し、
前記検出手段は、前記制御手段が前記複数の半導体素子の全てに前記第２駆動信号を供給する期間に前記短絡を検出する請求項１記載の制御装置。
【請求項３】
前記制御手段は、前記検出手段が前記短絡を検出した場合、前記複数の半導体素子の全てに前記第２駆動信号に代えて前記第１駆動信号を供給する請求項２記載の制御装置。
【請求項４】
前記検出手段は、前記複数の半導体素子に流れる電流に基づいて前記短絡を検出する請求項１乃至請求項３のいずれか一項記載の制御装置。
【請求項５】
前記検出手段は、前記複数の半導体素子の電流経路の一巡インダクタンスに生じる電圧に基づいて前記短絡を検出する請求項１乃至請求項３のいずれか一項記載の制御装置。
【請求項６】
前記検出手段は、前記複数の半導体素子のオン電圧に基づいて前記短絡を検出する請求項１乃至請求項３のいずれか一項記載の制御装置。
【請求項７】
並列に接続された複数の半導体素子を含む圧接型半導体装置の制御方法であって、
前記複数の半導体素子のいずれかの短絡を検出することと、
前記短絡を検出した場合、前記複数の半導体素子をオンにすることと、
を具備する制御方法。
【請求項８】
それぞれが並列に接続されたスイッチング機能を有する複数の半導体素子からなり、直列に接続された２つの圧接型半導体装置と、直列に接続された前記２つの圧接型半導体装置と並列に接続されるコンデンサとからなる電力変換部と、
前記２つの圧接型半導体装置を交互にオンにする駆動手段と、
前記２つの圧接型半導体装置のいずれかの圧接型半導体装置の前記複数の半導体素子のいずれかの半導体素子の短絡を検出する検出手段と、
前記検出手段が前記短絡を検出した場合、前記短絡が検出された前記半導体素子を含む前記圧接型半導体装置の前記複数の半導体素子をオンにする制御手段と、
を具備する電力変換装置。
【請求項９】
前記２つの圧接型半導体装置のそれぞれは、並列に接続された複数のＩＧＢＴと、前記複数のＩＧＢＴに並列に接続された複数のダイオードとからなり、
前記駆動手段は、前記２つの圧接型半導体装置を交互にオン、オフにし、
前記検出手段は、前記駆動手段によりオフにされている前記２つの圧接型半導体装置のいずれかの圧接型半導体装置の前記複数の半導体素子のいずれかのＩＧＢＴの短絡を検出する請求項８記載の電力変換装置。
【請求項１０】
前記制御手段は、前記検出手段が前記短絡を検出した場合、前記２つの圧接型半導体装置のいずれかの圧接型半導体装置の前記複数のＩＧＢＴの全てをオンにする請求項９記載の電力変換装置。
【請求項１１】
前記検出手段は、前記複数の半導体素子に流れる電流、前記複数の半導体素子の電流経路の一巡インダクタンスに生じる電圧、前記複数の半導体素子のオン電圧、及び前記コンデンサに生じる電圧の少なくてとも１つに基づいて前記短絡を検出する請求項８乃至請求項１０のいずれか一項記載の電力変換装置。
【請求項１２】
前記２つの圧接型半導体装置はチョッパセルあるいは単相インバータ回路を構成する請求項８乃至請求項１１のいずれか一項記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の制御装置、方法及び電力変換装置に関する。
【背景技術】
【０００２】
電力変換装置のインバータ回路あるいはチョッパセル回路は、絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴ：Insulated Gate Bipolar Transistorと称する）等のスイッチング機能を有する半導体素子を含む。複数の半導体素子（例えばＩＧＢＴ）が１つのパッケージ内に収納されるマルチチップ半導体装置が知られている。マルチチップ半導体装置は、半田を用いて複数の半導体素子を接続し、全体を樹脂で固めたモジュール型と、２つの電極板を半導体素子の両面から圧接して複数の半導体素子を電気的に並列に接続するようにした圧接型を含む。圧接型のマルチチップ半導体装置（以下、単に圧接型半導体装置と称することもある）では、半導体素子が損傷すると、電極間が短絡した状態になる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２３６００４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
圧接型マルチチップ半導体装置を用いた電力変換装置では、通常動作時、圧接型半導体装置に含まれる複数の半導体素子は全てがオンあるいはオフにされるため、圧接型半導体装置を流れる電流は各半導体素子に均等に分散される。
【０００５】
しかし、圧接型半導体装置に含まれる半導体素子の少なくとも１つが故障し、電極間が短絡した状態になると、全てがオフにされる期間でも短絡故障した半導体素子はオフにならないため、短絡故障した半導体素子に電流が集中して流れる。このため、短絡故障した半導体素子の材料であるシリコンが昇華して気体となり、急激な内圧の増加を招き、圧接型半導体装置のパッケージが破損してしまうことがある。さらに、破損により発生する破片が電力変換装置内の他の周辺部品を破損することもある。この現象は、電力変換装置に適用される圧接型半導体装置に限らず、他の装置に適用される圧接型半導体装置にも同様に生じ得る。
【０００６】
本発明の目的は、圧接型半導体装置に含まれる半導体素子の短絡故障時に圧接型半導体装置の破損を防止することである。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、並列に接続された複数の半導体素子を含む圧接型半導体装置の制御装置は、複数の半導体素子のいずれかの短絡を検出する検出手段と、検出手段が短絡を検出した場合、複数の半導体素子の全てをオンにする制御手段とを具備する。
【発明の効果】
【０００８】
本発明によれば、並列に接続された複数の半導体素子のいずれかが短絡した場合、残りの半導体素子がオンになるので、短絡した半導体素子のみに電流が集中して流れ、半導体装置が破損することが防止される。
【図面の簡単な説明】
【０００９】
【図１】図１は実施形態に係る圧接型半導体装置の制御回路を含む電力変換装置の構成の一例を示す図である。
【図２】図２は実施形態における電力変換装置に備えられた変換器の構成の一例を示す図である。
【図３】図３は実施形態における圧接型半導体装置に含まれるＩＧＢＴ及びダイオードの接続状態の一例を説明する回路図である。
【図４】図４は実施形態における圧接型半導体装置において複数の半導体チップが配列された様子の一例を示す図である。
【図５】図５は実施形態における圧接型半導体装置同士の接続の一例を説明する側面図である。
【図６】図６は実施形態の変形例における変換器の構成の一例を示す図である。
【図７】図７は他の実施形態における変換器の構成の一例を示す図である。
【発明を実施するための形態】
【００１０】
以下図面を参照して、本発明の実施形態を説明する。
【００１１】
［電力変換装置の概要］  
図１は、本発明の実施形態に係る圧接型半導体装置の制御回路を含む電力変換装置３０の構成の一例を示す図である。  
実施形態は、電力変換装置としてＭＭＣ（Modular Multilevel Converter）を例に説明するが、実施形態の制御回路が適用できる電力変換装置は、ＭＭＣに限定されない。ＭＭＣは、高圧直流送電と既存の交流系統とを接続する直交変換器と交直変換器に利用される。
【００１２】
電力変換装置３０は、電力変換回路３１と制御装置３２とから構成される。
【００１３】
電力変換回路３１は、６つのアーム２１ｕｐ，２１ｕｍ，２１ｖｐ，２１ｖｍ，２１ｗｐ，２１ｗｍと、６つのバッファリアクトル２２ｕｐ，２２ｕｍ，２２ｖｐ，２２ｖｍ，２２ｗｐ，２２ｗｍとを備えている。
【００１４】
電力変換装置３０の交流側（図１の左側）は、変圧器２４を介して、交流電力系統と接続されている。電力変換装置３０の直流側（図１の右側）は、直流電力系統と接続されている。電力変換装置３０は、直流電力系統から供給される直流電力を三相交流電力に変換する。あるいは、電力変換装置３０は、交流電力系統から供給される三相交流電力を直流電力に変換する。
【００１５】
各アーム２１ｕｐ，２１ｕｍ，２１ｖｐ，２１ｖｍ，２１ｗｐ，２１ｗｍは、複数の変換器１が直列に接続された構成である。Ｕ相正極側アーム２１ｕｐとＵ相負極側アーム２１ｕｍは、三相交流のＵ相についての構成である。Ｖ相正極側アーム２１ｖｐとＶ相負極側アーム２１ｖｍは、三相交流のＶ相についての構成である。Ｗ相正極側アーム２１ｗｐとＷ相負極側アーム２１ｗｍは、三相交流のＷ相についての構成である。
【００１６】
バッファリアクトル２２ｕｐ，２２ｕｍ，２２ｖｐ，２２ｖｍ，２２ｗｐ，２２ｗｍは、短絡電流抑制のために、電力変換装置３０の回路に一定の直流電流を流すためのインピーダンスである。
【００１７】
Ｕ相正極側バッファリアクトル２２ｕｐとＵ相負極側バッファリアクトル２２ｕｍは、直列に接続されている。Ｕ相正極側バッファリアクトル２２ｕｐとＵ相負極側バッファリアクトル２２ｕｍとの接続点は、三相交流のＵ相と接続される。Ｕ相正極側バッファリアクトル２２ｕｐの正極側には、Ｕ相正極側アーム２１ｕｐが接続されている。Ｕ相負極側バッファリアクトル２２ｕｍの負極側には、Ｕ相負極側アーム２１ｕｍが接続されている。
【００１８】
Ｖ相正極側バッファリアクトル２２ｖｐとＶ相負極側バッファリアクトル２２ｖｍは、直列に接続されている。Ｖ相正極側バッファリアクトル２２ｖｐとＶ相負極側バッファリアクトル２２ｖｍとの接続点は、三相交流のＶ相と接続される。Ｖ相正極側バッファリアクトル２２ｖｐの正極側には、Ｖ相正極側アーム２１ｖｐが接続されている。Ｖ相負極側バッファリアクトル２２ｖｍの負極側には、Ｖ相負極側アーム２１ｖｍが接続されている。
【００１９】
Ｗ相正極側バッファリアクトル２２ｗｐとＷ相負極側バッファリアクトル２２ｗｍは、直列に接続されている。Ｗ相正極側バッファリアクトル２２ｗｐとＷ相負極側バッファリアクトル２２ｗｍとの接続点は、三相交流のＷ相と接続される。Ｗ相正極側バッファリアクトル２２ｗｐの正極側には、Ｗ相正極側アーム２１ｗｐが接続されている。Ｗ相負極側バッファリアクトル２２ｗｍの負極側には、Ｗ相負極側アーム２１ｗｍが接続されている。
【００２０】
制御装置３２は、電力変換回路３１と各種信号のやり取りをしており、電力変換回路３１で短絡故障が発生したことを検出したときに保護動作を実行する。詳細は後述する。
【００２１】
［チョッパセル回路］  
図２は、変換器１の構成の一例を示す図である。電力変換回路３１内の変換器１はすべて同様の構成をしている。
【００２２】
変換器１は、ゲートドライバ２ａ，２ｂと、チョッパセル回路３から構成される。チョッパセル回路３は、交互に導通する半導体装置４ａ，４ｂからなる。半導体装置４ａ，４ｂのそれぞれは、大電流化のために並列に接続された多数の半導体素子からなる圧接型半導体装置により実現される。
【００２３】
［圧接型半導体装置］  
図３は、圧接型半導体装置４ａの等価回路の一例を示す。圧接型半導体装置４ｂは圧接型半導体装置４ａと同じ構造なので、説明は省略する。圧接型半導体装置４ａは並列に接続されたスイッチング素子としてのＩＧＢＴ８1〜８Ｎと、ＩＧＢＴ８1〜８Ｎにそれぞれ逆並列に接続された還流ダイオード９1〜９Ｎからなる。Ｎは２以上の任意の正整数であり、例えば、４２である。圧接型半導体装置４ａにＩ[Ａ]の電流が流れるとすると、圧接型半導体装置４ａの各ＩＧＢＴ８１〜８ＮにはＩ／Ｎ[Ａ]の電流が流れる。ゲートドライバ２ａの出力がＩＧＢＴ８1〜８Ｎのゲートに供給される。このため、１つの圧接型半導体装置の全ＩＧＢＴは共通にオン／オフ制御される。
【００２４】
図４に圧接型半導体装置４ａ（４ｂも同様）のパッケージ内の構造の一例を示す。図４（ａ）は平面構造、図４（ｂ）は断面構造を示す。圧接型半導体素子４ａは、数センチメートル程度の高さの円柱状のパッケージ（図４（ａ）に輪郭のみ示すが、図４（ｂ）には図示せず）内に、それぞれがＩＧＢＴ８１〜８Ｎを構成するＮ個の半導体チップ１０１〜１０Ｎが同一平面上に隙間なく配置されてなる。ゲート端子板４０４がスプリングピン４０５を介して半導体チップ１０１〜１０Ｎに接続される。半導体チップ１０１〜１０Ｎは上下からそれぞれモリブデン板４０３を介してエミッタ銅電極４０１とコレクタ銅電極４０２により圧接される。半導体チップ１０１〜１０Ｎのコレクタとエミッタの電極は、モリブデン板４０３を介して、それぞれコレクタ銅電極４０２とエミッタ銅電極４０１に機械的圧接力で接触され、電気的接続と放熱が行われる。
【００２５】
図示しないが、ダイオード９１〜９Ｎを構成する半導体チップもパッケージ内に配置される。ダイオードを構成する半導体チップは、ＩＧＢＴを構成する半導体チップ１０からゲート端子板４０４とスプリングピン４０５を取り除いたものと同じである。
【００２６】
このように、両面放熱構造を採用することにより、コレクタ側、エミッタ側の両面冷却も可能である。図示しないが、不活性ガスがパッケージ内に気密封止され、電極表面の酸化による劣化が防止され、熱的に高い信頼性が実現される。このように、全ての電気的な接続が圧接により実現され、ボンディングによる接続は使用していないため、熱疲労に対する高い信頼性が期待できる。セラミックでパッケージを形成すれば、セラミックスと金属による気密封止構造により高い耐湿性を持ち、冷却液に直接浸漬させることもでき、効率のよい冷却が可能である。
【００２７】
図４では、１つのパッケージ内にＩＧＢＴを構成する半導体チップとダイオードを構成する半導体チップが混在して配置されると説明したが、ＩＧＢＴを構成する半導体チップとダイオードを構成する半導体チップとを別々にパッケージ化しても良い。
【００２８】
圧接型半導体装置４ａと圧接型半導体装置４ｂとは、直列に接続されている。図５に圧接型半導体装置４ａ，４ｂ同士の直列接続の様子の一例を示す。ここでは、圧接型半導体装置４ａ，４ｂも圧接により、直列に接続される。上から順に、冷却フィン７、圧接型半導体装置４ａ、冷却フィン７、圧接型半導体装置４ｂ、冷却フィン７となるように配置され、上下から冷却フィン７ともに圧接される。冷却フィン７が導体のため、圧接型半導体装置４ａ，４ｂは、配線なしで電気的に直列に接続される。以下では、圧接型半導体装置４ａと圧接型半導体装置４ｂとが直列に接続したものを直列接続体と呼ぶ。図４では２つの圧接型半導体装置を直列に接続する例としたが、３以上の複数個の圧接型半導体装置を直列に接続してもよい。
【００２９】
図２の説明に戻り、コンデンサ５は、直列接続体に並列に接続されている。電流検出器６は、当該直列接続体と、直流コンデンサ５との間に設けられている。電流検出器６は、当該直列接続体と、直流コンデンサ５とを繋ぐ配線に流れる電流を検出し、その検出結果である電流値を含む検出信号６０を制御装置３２に出力する。検出信号６０は、検出信号６０を出力した電流検出器６が含まれるチョッパセル回路３（あるいは変換器１）の識別情報も含む。
【００３０】
制御装置３２は、チョッパセル回路３が有する圧接型半導体装置４ａ，４ｂに含まれる全てのＩＧＢＴ８１〜８Ｎをオンにする指示を含むオン制御信号４０ａ，４０ｂと、オフにする指示を含むオフ制御信号４１ａ，４１ｂを電力変換回路３１の各変換器１が有するゲートドライバ２ａ，２ｂに出力する。制御装置３２は、電流検出器６からの検出信号６０に基づいて、圧接型半導体装置４ａ，４ｂに含まれるいずれかのＩＧＢＴに短絡故障が生じたことも検出する。さらに、制御装置３２は、短絡故障したＩＧＢＴを有する圧接型半導体装置を特定し、その結果に応じて、ゲートドライバ２ａ，２ｂにオン制御信号４０ａ，４０ｂ、オフ制御信号４１ａ，４１ｂを出力する。
【００３１】
ゲートドライバ２ａ，２ｂは、チョッパセル３が有する２つの圧接型半導体装置４ａ，４ｂに対応して設けられている。ゲートドライバ２ａ，２ｂは、制御装置３２からオン制御信号４０ａ，４０ｂあるいはオフ制御信号４１ａ，４１ｂを受けると、対応する圧接型半導体装置４ａ，４ｂのＩＧＢＴ８１〜８Ｎのゲートに、ＩＧＢＴ８１〜８Ｎをオン／オフにする駆動信号５０ａ，５０ｂを供給する。具体的には、ゲートドライバ２ａ，２ｂは、制御装置３２からオン制御信号４０ａ，４０ｂを受けた場合、ＩＧＢＴ８１〜８Ｎのゲートに閾値以上のゲート電圧を印加し、ＩＧＢＴ８１〜８Ｎをオンにする。また、ゲートドライバ２ａ，２ｂは、制御装置３２からオフ制御信号４１ａ，４１ｂを受けた場合、ＩＧＢＴ８１〜８Ｎに逆バイアスを印加し、ＩＧＢＴ８１〜８Ｎをオフにする。
【００３２】
次に、電力変換装置の動作例を説明する。
【００３３】
［通常動作］  
通常の電力変換時、制御装置３２は、１つのチョッパセル回路３が有するいずれか一方の圧接型半導体装置４ａ（あるいは４ｂ）に含まれるＩＧＢＴ８１〜８Ｎをオンにし、いずれか他方の圧接型半導体装置４ｂ（あるいは４ａ）に含まれるＩＧＢＴ８１〜８Ｎをオフにするように、ゲートドライバ２ａ，２ｂに対してオン制御信号あるいはオフ制御信号を出力する。また、制御装置３２は、圧接型半導体装置４ａ，４ｂに含まれるＩＧＢＴ８１〜８Ｎのオン／オフが交互に切り替わるようにゲートドライバ２ａ，２ｂへオン制御信号あるいはオフ制御信号を交互に出力する。
【００３４】
つまり、制御装置３２は、（１）ゲートドライバ２ａに対してオン制御信号４０ａを出力し、ゲートドライバ２ｂに対してオフ制御信号４１ｂを出力する。一定の時間後、制御装置３２は、（２）ゲートドライバ２ａに対してオフ制御信号４１ａを出力し、ゲートドライバ２ｂに対してオン制御信号４０ｂを出力する。制御装置３２は、（１）と（２）を交互に繰り返す。ＩＧＢＴがオンする期間を調整することにより、電圧値を調整することができる。
【００３５】
一方のゲートドライバ２ａ（あるいは２ｂ）は、オン制御信号４０ａ（あるいは４０ｂ）を受けると、圧接型半導体装置４ａ（あるいは４ｂ）に含まれるＩＧＢＴ８１〜８Ｎのゲートに閾値以上のゲート電圧を印加する。このとき、他方のゲートドライバ２ｂ（あるいは２ａ）は、オフ制御信号４１ａ（あるいは４１ｂ）を受け、ＩＧＢＴ８１〜８Ｎに逆バイアスを印加する。これにより、圧接型半導体装置４ａ（あるいは４ｂ）に含まれるＩＧＢＴ８１〜８Ｎはオフからオンになり、圧接型半導体装置４ｂ（あるいは４ａ）に含まれるＩＧＢＴ８１〜８Ｎはオンからオフとなる。ここで、圧接型半導体装置４ａ（あるいは４ｂ）にＩ[Ａ]の電流が流れるとすると、圧接型半導体装置４ａ（あるいは４ｂ）に含まれる各ＩＧＢＴ８１〜８ＮにはＩ／Ｎ[Ａ]の電流が流れる。
【００３６】
［短絡故障時の動作］  
次に、短絡故障時の電力変換装置３０の動作例を説明する。ある１つの変換器１が有する圧接型半導体装置４ａに含まれるいずれかのＩＧＢＴ、例えば８１が短絡故障したとする。
【００３７】
その変換器１において、一方のゲートドライバ、例えば２ｂはＩＧＢＴ８１〜８Ｎをオンにする駆動信号５０ａを出力する。このとき、他方のゲートドライバ２ａはＩＧＢＴ８１〜８Ｎをオフにする駆動信号５０ａを出力するが、圧接型半導体装置４ａに含まれるＩＧＢＴ８１が短絡故障しているので、ＩＧＢＴ８２〜８Ｎはオフとなるが、ＩＧＢＴ８１はオフとならない。このため、ＩＧＢＴ８１に短絡電流が流れる。通常時は圧接型半導体装置４ａ，４ｂにＩ[Ａ]の電流が流れるとすると、Ｉ[Ａ]の短絡電流がＩＧＢＴ８１に集中して流れる。ＩＧＢＴ８１に電流が集中すると、その材料であるシリコンが昇華して気体となり、急激な内圧の増加を招き、圧接型半導体装置が破損してしまう、さらには、破損した破片が電力変換装置内の他の周辺部品を破損する可能性がある。
【００３８】
このとき、圧接型半導体装置４ｂに含まれるＩＧＢＴ８１〜８Ｎはオンとなり、圧接型半導体装置４ａの短絡電流は圧接型半導体装置４ｂでは全てのＩＧＢＴに分散して流れる。
【００３９】
電流検出器６は、直流コンデンサ５と、圧接型半導体装置４ａ，４ｂからなる直列接続体とを繋ぐ配線に流れる電流（短絡電流）を検出し、電流値と電流検出器６が含まれるチョッパセル回路３（あるいは変換器１）の識別情報を含む検出信号６０を制御装置３２に出力する。
【００４０】
次に、電流検出器６から検出信号６０を受けた制御装置３２の動作を説明する。
【００４１】
制御装置３２は、電力変換回路３１内の各チョッパセル回路３の電流検出器６からの検出信号６０を受けると、当該検出信号６０に含まれる電流値と所定の閾値とを比較する。電流値が所定の閾値以上の場合、制御装置３２は、検出信号６０に含まれる識別情報が示すチョッパセル回路３が有する圧接型半導体装置４ａ，４ｂに含まれるＩＧＢＴ８１〜８Ｎのいずれかに短絡故障が生じ、短絡電流が流れたと判断する。
【００４２】
続いて、制御装置３２は、ゲートドライバ２ａ、２ｂにオン制御信号４０ａ、４０ｂを出力する。
【００４３】
これにより、オン制御信号４０ａを受けたゲートドライバ２ａ、２ｂは、対応する圧接型半導体装置４ａ、４ｂに含まれるＩＧＢＴ８１〜８Ｎに対してオンにする駆動信号５０ａ、５０ｂを出力する。このため、短絡故障が生じたＩＧＢＴ８１を含む圧接型半導体装置４ａに含まれる他のＩＧＢＴ８１〜８Ｎがオンあるいは短絡状態となり、短絡電流が短絡故障したＩＧＢＴ８１のみに流れることがなく、圧接型半導体装置４ａの全てのＩＧＢＴ８１〜８Ｎに分散して流れる。このため、短絡故障したＩＧＢＴ８１のシリコンが昇華して気体となり、内圧が急激に増加し、圧接型半導体装置が破損してしまう、あるいは、破損した破片が電力変換装置内の他の周辺部品を破損することが無い。
【００４４】
いずれかのＩＧＢＴが短絡故障した場合でも、電力変換装置３０は、短絡故障したＩＧＢＴを含む変換器以外の変換器１を使用して変換運転を継続できる。保守点検等の任意のタイミングで電力変換装置３０の変換運転が停止され、短絡故障した圧接型半導体装置４ａは交換される。
【００４５】
実施形態によれば、電力変換装置において、ある圧接型半導体装置に含まれるＩＧＢＴの短絡故障が検出されると、当該圧接型半導体装置に含まれる短絡故障したＩＧＢＴ以外のＩＧＢＴがオンにされ、短絡電流が複数のＩＧＢＴに分散して流れる。このため、短絡電流が短絡故障しているＩＧＢＴに集中して流れることが防止され、シリコンの昇華による内圧が急増することが無い。これにより、圧接型半導体装置の破損、及び圧接型半導体装置が適用された電力変換装置内のその他の周辺部品の破損や故障を防ぐことができる。また、部品交換の際の作業員の負担も軽減される。多数の圧接型半導体装置を含む装置、例えば電力変換装置では、短絡故障したＩＧＢＴを含まない他の全ての圧接型半導体装置のＩＧＢＴをオフにすることで、電力変換装置の電力変換動作を停止することができる。
【００４６】
図２の例では、チョッパセル回路３の圧接型半導体装置４ａ、４ｂの電流通路に電流検出器６を設け、電流検出器５の検出電流に基づいて短絡電流を検出することにより短絡故障が生じたと判断した。短絡検出の例はこれに限定されず、短絡故障の検出に関する変形例を以下に説明する。
【００４７】
［短絡検出の変形例１］  
本変形例では、コンデンサ５に生じる電圧の変化を検出することで、ＩＧＢＴの短絡を検出する。
【００４８】
本変形例における変換器１の構成の一例を図６（ａ）に示す。各変換器１のチョッパセル回路３には電圧検出器１２を設ける。電圧検出器１２は、コンデンサ５の電圧を検出し、その電圧値と、電圧検出器１２が含まれるチョッパセル回路３（あるいは変換器１）の識別情報を含む検出信号６０を制御装置３２に出力する。なお、電流検出器６の代わりに電圧検出器１２を設けたこと以外は図２と同様である。
【００４９】
制御装置３２は、各変換器１に含まれる電圧検出器１２からの検出信号６０に含まれる電圧値を監視する。短絡時は、コンデンサ５の電圧が急激に変化する。制御装置３２は、その電圧値の時間微分ｄｖ／ｄｔ、コンデンサ５の静電容量Ｃからチョッパセル回路３の電流ｉを、ｉ＝Ｃ・ｄｖ／ｄｔの式に従って計算する。制御装置３２は、コンデンサ５の電圧が急激に変化し、電流ｉが所定の閾値以上である場合、その電流ｉの計算に用いた電圧値を含む検出信号６０に含まれる識別情報が示すチョッパセル回路３に含まれる圧接型半導体装置４ａ，４ｂに含まれるいずれかのＩＧＢＴで短絡故障が生じたと判断する。
【００５０】
ある変換器１において、圧接型半導体装置４ａ，４ｂに含まれるＩＧＢＴのいずれかが短絡故障した場合、圧接型半導体装置４ａ，４ｂの両方がオンし、チョッパセル回路３に短絡電流が流れるため、当該短絡電流によってコンデンサ５の電圧が上昇する。ゆえに、当該電圧に急激な変化が生じた場合、当該変換器１が有する圧接型半導体装置４ａ，４ｂに含まれるいずれかのＩＧＢＴに短絡故障が生じたと判断できる。
【００５１】
上述したように、電圧検出器１２によりコンデンサ５の電圧を検出することによっても、ＩＧＢＴに短絡故障が生じたことを検出することができる。
【００５２】
［短絡検出の変形例２］  
本変形例では、変換器１が有する圧接型半導体装置４ａ，４ｂに含まれるＩＧＢＴ８１〜８Ｎがオンであるときの圧接型半導体装置４ａ，４ｂのオン電圧を検出することで、ＩＧＢＴに短絡が生じたことを検出する。オン期間中のオン電圧は電流に略比例するので、オン電圧が大きい場合、電流も大きいと判断できる。
【００５３】
本変形例における変換器１の構成の一例を図６（ｂ）に示す。各変換器１のチョッパセル回路３には電圧検出器１２ａ，１２ｂを設ける。電圧検出器１２ａ，１２ｂは、圧接型半導体装置４ａ，４ｂのオン期間にオン電圧をそれぞれ検出し、その電圧値と電圧検出器１２ａ，１２ｂが含まれるチョッパセル回路３（あるいは変換器１）の識別情報とを含む検出信号６０を制御装置３２に出力する。なお、電流検出器６の代わりに電圧検出器１２を設けたこと以外は図２と同様である。
【００５４】
チョッパ回路３に短絡電流が流れると、圧接型半導体装置４ａ，４ｂのオン電圧は短絡電流が流れない場合よりも大きくなる。制御装置３２は、各変換器１のオン期間の圧接型半導体装置４ａあるいは４ｂからの検出信号６０ａあるいは６０ｂに含まれるオン電圧値を監視し、オン電圧値が所定の閾値以上の場合、当該検出信号６０ａあるいは６０ｂに含まれる識別情報が示すチョッパセル回路３が有する圧接型半導体装置４ａあるいは４ｂに含まれるいずれかのＩＧＢＴで短絡故障が生じたと判断する。
【００５５】
上述したように、電圧検出器１２により圧接型半導体装置４ａ，４ｂのオン電圧を検出することによっても、ＩＧＢＴに短絡故障が生じたことを検出することができる。
【００５６】
［短絡検出の変形例３］  
本変形例では、コンデンサ５と圧接型半導体装置４ａ，４ｂとの間の導線に生じる一巡インダクタンス（寄生インダクタンスとも称する）による電圧を検出することで、ＩＧＢＴの短絡を検出する。
【００５７】
本変形例における変換器１の構成の一例を図６（ｃ）に示す。各変換器１のチョッパセル回路３には電圧検出器１２を設ける。電圧検出器１２は、圧接型半導体装置４ａ，４ｂの直列接続体とコンデンサ５とを繋ぐ配線に生じる一巡インダクタンスに発生する電圧を検出し、その電圧値と電圧検出器１２が含まれるチョッパセル回路３（あるいは変換器１）の識別情報とを含む検出信号６０を制御装置３２に出力する。なお、電流検出器６の代わりに電圧検出器１２を設けたこと以外は図２と同様である。
【００５８】
制御装置３２は、各変換器１からの検出信号６０に含まれる電圧値を監視し、電圧値が所定の閾値以上の場合、当該検出信号６０に含まれる識別情報が示すチョッパセル回路３が有する圧接型半導体装置４ａ，４ｂに含まれるいずれかのＩＧＢＴで短絡故障が生じたと判断する。
【００５９】
圧接型半導体装置４ａ，４ｂの直列接続体とコンデンサ５とを繋ぐ配線には、一巡インダクタンスＬ、電流ｉを用いて、Ｖ＝Ｌｄｉ／ｄｔで示される電圧Ｖが生じる。つまり、急激な電流（短絡電流）が流れた場合、コンデンサ５と圧接型半導体装置４ａ、４ｂとの間の配線に、所定の閾値以上の大きさの電圧が生じる。そのため、当該電圧を検出すれば短絡故障を検出できる。
【００６０】
上述したように、電圧検出器１２により直列接続体とコンデンサ５とを繋ぐ配線に生じる一巡インダクタンスによる電圧を検出することによっても、ＩＧＢＴに短絡故障が生じたことを検出することができる。
【００６１】
ＩＧＢＴの短絡故障の検出方法は、上述した実施形態及び変形例１〜３の方法に限定されない。他の同様な検出方法を用いても良い。また、２つ以上の検出方法を組み合わせて実施し、いずれかの方法で検出したら短絡検出としても良いし、全ての方法で検出した場合のみ短絡検出としても良い。
【００６２】
本実施形態は、直列接続体が複数個並列に接続した回路にも適用できる。例えば、単相インバータ回路や、三相インバータ回路にも適用可能である。一例として、単相インバータ回路の回路図を図７に示す。単相インバータ回路は、ブリッジ接続される４つの圧接型半導体装置６３１、６３２、６３３、６３４を含む。各圧接型半導体装置６３１、６３２、６３３、６３４は、図３に示すように、多数の並列に接続されたＩＧＢＴ６２と還流ダイオード６４とを含む。圧接型半導体装置６３１、６３２が直列に接続され、圧接型半導体装置６３３、６３４が直列に接続される。直列に接続された圧接型半導体装置６３１、６３２と、直列に接続された圧接型半導体装置６３３、６３４に、コンデンサ６１が並列に接続される。直流電源６６がコンデンサ６１に並列に接続される。圧接型半導体装置６３１、６３２の接続点と、圧接型半導体装置６３３、６３４の接続点が交流端子６８に接続される。このような単相インバータ回路においても、圧接型半導体装置６３１、６３２、６３３、６３４に含まれるいずれかのＩＧＢＴが短絡故障した場合、圧接型半導体装置の破損を防ぐことができる。
【００６３】
圧接型半導体装置であれば、当該装置に含まれる半導体素子は、ＩＧＢＴに限らず、スイッチング機能を有する半導体装置、例えば、ＩＥＧＴ（Injection Enhanced Gate Transistor）、ＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field-Effect Transistor)等でも良い。
【００６４】
以上説明した実施形態によれば、圧接型半導体装置に含まれる並列に接続された半導体素子のいずれかが短絡した場合、短絡故障した半導体素子に電流が集中して流れることが防止され、圧接型半導体装置の破損が防止される。
【００６５】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することを意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６６】
１…変換器、２ａ，２ｂ…ゲートドライバ、３…チョッパセル回路、４ａ，４ｂ…圧接型半導体装置、５…コンデンサ、６…電流検出器、７…冷却フィン、８１〜８Ｎ…ＩＧＢＴ、９１〜９Ｎ…ダイオード、１０１〜１０Ｎ…半導体チップ、１２…電圧検出器、３０…電力変換器、３１…電力変換回路、３２…制御装置、４０ａ，４０ｂ…オン制御信号、４１ａ，４１ｂ…オフ制御信号、５０ａ，５０ｂ…オン信号、６０…検出信号
【図１】
2018107888.tif 000003
【図２】
2018107888.tif 000004
【図３】
2018107888.tif 000005
【図４】
2018107888.tif 000006
【図５】
2018107888.tif 000007
【図６】
2018107888.tif 000008
【図７】
2018107888.tif 000009