(57)【要約】【課題】エピタキシャル成長の終了段階において、水素雰囲気によるエッチングの影響を受けないキャップ層を提供する。【解決手段】基板と、ＩＩＩ族窒化物の単一または複数の結晶層からなる窒化物結晶層と、キャップ層と、を有し、前記基板、前記窒化物結晶層および前記キャップ層が、前記基板、前記窒化物結晶層、前記キャップ層の順に位置し、前記キャップ層が、結晶性を有する窒化シリコン層であり、かつ、５ｎｍ以上の厚さを有する半導体基板を提供する。また、前記窒化物結晶層の前記キャップ層と接する層およびその近傍の層が、電界効果トランジスタの活性層として機能するものであり、前記キャップ層が、結晶性を有する窒化シリコン層であり、かつ、前記電界効果トランジスタのゲートを埋め込む厚さ以上の厚さを有する半導体基板を提供する。【選択図】図１
2018107290.tif 000002
【特許請求の範囲】
【請求項１】
基板と、ＩＩＩ族窒化物の単一または複数の結晶層からなる窒化物結晶層と、キャップ層と、を有し、
前記基板、前記窒化物結晶層および前記キャップ層が、前記基板、前記窒化物結晶層、前記キャップ層の順に位置し、
前記キャップ層が、結晶性を有する窒化シリコン層であり、かつ、５ｎｍ以上の厚さを有する
半導体基板。
【請求項２】
基板と、ＩＩＩ族窒化物の単一または複数の結晶層からなる窒化物結晶層と、キャップ層と、を有し、
前記基板、前記窒化物結晶層および前記キャップ層が、前記基板、前記窒化物結晶層、前記キャップ層の順に位置し、
前記窒化物結晶層の前記キャップ層と接する層およびその近傍の層が、電界効果トランジスタの活性層として機能するものであり、
前記キャップ層が、結晶性を有する窒化シリコン層であり、かつ、前記電界効果トランジスタのゲートを埋め込む厚さ以上の厚さを有する
半導体基板。
【請求項３】
前記窒化物結晶層が、前記キャップ層と接する素子形成層を有し、
前記素子形成層が、第１結晶層および前記第１結晶層よりバンドギャップが大きい第２結晶層を有し、
前記第１結晶層および前記第２結晶層のヘテロ界面近傍に２次元キャリアガスを生成する
請求項１または請求項２に記載の半導体基板。
【請求項４】
前記窒化物結晶層が、前記素子形成層より前記基板側に位置するバッファ層を有し、
前記バッファ層が、前記素子形成層と前記基板との間の応力を打ち消す応力を発生する
請求項３に記載の半導体基板。
【請求項５】
前記基板がシリコン基板であり、
前記窒化物結晶層が、シリコン原子とＩＩＩ族原子との反応を抑制する反応抑制層を有する
請求項４に記載の半導体基板。
【請求項６】
請求項１から請求項５の何れか一項に記載の半導体基板を用いた電子デバイスであって、
前記電子デバイスが、電界効果トランジスタのゲート構造または前記窒化物結晶層に接続される配線構造を有し、
前記ゲート構造または前記配線構造の高さが、前記キャップ層の厚さより小さい
電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板および電子デバイスに関する。
【背景技術】
【０００２】
たとえば、特許文献１には、窒化物系半導体層からの窒素抜けを防止しつつ高温で、安定してかつ効果的に熱処理を行うことを目的とする半導体装置の製造方法が開示されている。当該文献において、ｎ−ＧａＮ基板１１上にｎ−ＡｌｘＧａ１−ｘＮ層１２を形成した後、ｎ−ＡｌｘＧａ１−ｘＮ層１２に不純物をドープし、ＭＯＣＶＤ法により、ｎ−ＡｌｘＧａ１−ｘＮ層１２の表面に、エピタキシャル膜のＡｌｙＧａ１−ｙＮからなる第１キャップ層２ａおよびＡｌｚＧａ１−ｚＮからなる第２キャップ層２ｂを順次形成して、被処理基板２を形成することが記載されている。ただし、Ａｌ組成比ｙは、Ａｌ組成比ｘより大きく、かつ、Ａｌ組成比ｚよりも大きい。
【０００３】
たとえば、特許文献２には、高耐圧と高電流を両立した、優れた特性のヘテロ接合を有する半導体装置を得ることを目的とする半導体装置およびその製造方法が開示され、当該文献において、半導体装置は、ＧａＮからなる電子走行層３と、電子走行層３の上に設けられ、２ＤＥＧに電子を供給する、ＡｌＧａＮからなる電子供給層４と、電子供給層４上に設けられ、ゲート電極１１を囲むように開口した開口部を有する、アンドープ半導体からなる第一のキャップ層５と、第一のキャップ層５上のみに設けられ、２ＤＥＧの電子の走行方向において少なくともゲート電極よりも下流側で開口し、２ＤＥＧの電子の走行方向において前第一のキャップ層５の開口部よりも開口幅が大きい開口部を有する、ｎ型半導体からなる第二のキャップ層６と、を備えたものとされており、ＧａＮからなる電子走行層と、ＡｌＧａＮからなる電子供給層と、第一のキャップ層と、第二のキャップ層と、を連続したエピタキシャル成長工程により生成することが記載されている。
【０００４】
これら特許文献１、２においては、半導体装置の製造過程におけるアニール等により発生する欠陥の軽減、あるいは、半導体装置におけるバンドポテンシャルの調整のため、電子供給層（引用文献１におけるｎ−ＡｌｘＧａ１−ｘＮ層１２、引用文献２における電子供給層４）の上にＡｌＧａＮからなるキャップ層が形成されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１５−４６４４１号公報
【特許文献２】特開２０１３−２２５６２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記したキャップ層の存在は、特許文献１、２に記載の目的を超え、エピタキシャル成長過程におけるチャネル形成層（引用文献１におけるｎ−ＧａＮ基板１１およびｎ−ＡｌｘＧａ１−ｘＮ層１２、引用文献２におけるＧａＮからなる電子走行層３およびＡｌＧａＮからなる電子供給層４）の保護の寄与していることを本願発明者は認識している。
【０００７】
すなわち、ＧａＮ、ＡｌＧａＮ、ＡｌＮ等の３族窒化物結晶層は、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によりエピタキシャル成長される際、水素エッチングによる欠陥修復を伴って結晶成長されている。エピタキシャル成長の成長温度は通常１０００℃程度の高温であり、エピタキシャル成長の終了後、これを６００℃程度に降温する段階で、エピタキシャル成長表面が水素雰囲気に曝され、当該雰囲気によるエッチングにより、エピタキシャル基板に欠陥を発生する場合がある。このようなエッチングによる欠陥の発生を防止する観点から、エピタキシャル成長層の最表面にキャップ層を形成する意義がある。キャップ層がＧａＮやＡｌＧａＮである場合、エッチングにより減少する厚さを見込んで、予め所望の厚さより厚くキャップ層を形成しておく等の方策が考えられる。
【０００８】
ところが、キャップ層がＧａＮやＡｌＧａＮである場合、特許文献１等にも記載されているように、その厚さや組成がその後形成されるトランジスタ等半導体装置の特性に影響する。このため、キャップ層の厚さや組成等はでき得る限り精密に制御することが好ましい。しかし、エピタキシャル成長終了後のエッチングを見越して予め厚めにキャップ層を形成しておく方法では、キャップ層の精密な厚さの制御は困難になる。
【０００９】
また、キャップ層をトランジスタ等半導体装置におけるバンドポテンシャルの制御に用いるためには、その厚さの基板面内均一性は、半導体装置の歩留まりを高める重要な要素になる。
【００１０】
さらに、トランジスタ等半導体装置の開発においてはその設計自由度が高い方が好ましく、そのためには、多様なキャップ層が提供され、設計多様性の要請に応えることが望ましい。
【００１１】
本発明の目的は、エピタキシャル成長の終了段階において、水素雰囲気によるエッチングの影響を受けない、あるいは当該影響が軽微なキャップ層の技術を提供することにある。また、本発明の目的は、高い設計自由度の要請に応え得るキャップ層の技術を提供することにある。さらに、本発明の目的は、基板面内における高い膜厚均一性が実現可能なキャップ層の技術を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の第１の態様においては、基板と、ＩＩＩ族窒化物の単一または複数の結晶層からなる窒化物結晶層と、キャップ層と、を有し、前記基板、前記窒化物結晶層および前記キャップ層が、前記基板、前記窒化物結晶層、前記キャップ層の順に位置し、前記キャップ層が、結晶性を有する窒化シリコン層であり、かつ、５ｎｍ以上の厚さを有する半導体基板を提供する。
【００１３】
また、本発明の第２の態様においては、基板と、ＩＩＩ族窒化物の単一または複数の結晶層からなる窒化物結晶層と、キャップ層と、を有し、前記基板、前記窒化物結晶層および前記キャップ層が、前記基板、前記窒化物結晶層、前記キャップ層の順に位置し、前記窒化物結晶層の前記キャップ層と接する層およびその近傍の層が、電界効果トランジスタの活性層として機能するものであり、前記キャップ層が、結晶性を有する窒化シリコン層であり、かつ、前記電界効果トランジスタのゲートを埋め込む厚さ以上の厚さを有する半導体基板を提供する。
【００１４】
キャップ層の厚さは、５ｎｍ〜５５０ｎｍの範囲とすることができ、好ましくは１０ｎｍ以上、より好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上とすることができる．「結晶性を有する」の概念には、単結晶や多結晶のように、原子または分子が三次元空間において厳密な周期性を有する場合はもとより、厳密な周期性を有さない場合であっても、ある程度の周期性を示すような場合も含む。たとえば電子線回折像においてスポットパターン（空間構造の秩序化）が観察されるような場合を含む。逆に、電子線回折像においてハローパターンしか観察されないような、無秩序状態（アモルファス状態）は「結晶性を有する」の概念には含まれない。
【００１５】
前記窒化物結晶層が、前記キャップ層と接する素子形成層を有し、前記素子形成層が、第１結晶層および前記第１結晶層よりバンドギャップが大きい第２結晶層を有し、前記第１結晶層および前記第２結晶層のヘテロ界面近傍に２次元キャリアガスを生成するものとしても
良  い。前記窒化物結晶層が、前記素子形成層より前記基板側に位置するバッファ層を有し、前記バッファ層が、前記素子形成層と前記基板との間の応力を打ち消す応力を発生するものであっても良い。前記基板がシリコン基板であり、前記窒化物結晶層が、シリコン原子とＩＩＩ族原子との反応を抑制する反応抑制層を有しても良い。
【００１６】
本発明の第３の態様においては、前記した半導体基板を用いた電子デバイスであって、前記電子デバイスが、電界効果トランジスタのゲート構造または前記窒化物結晶層に接続される配線構造を有し、前記ゲート構造または前記配線構造の高さが、前記キャップ層の厚さより小さい電子デバイスを提供する。
【００１７】
前記した基板として、シリコン基板、サファイア基板、ＧａＡｓ基板等を挙げることができ、電子デバイスとして、ＨＥＭＴ（High Electron Mobility Transistor）、ＨＢＴ（Heterojunction Bipolar Transistor）、ＬＥＤ（Light Emitting Diode）等が例示できる。
【図面の簡単な説明】
【００１８】
【図１】半導体基板１００の断面図である。
【図２】電子デバイス２００の断面図である。
【図３】電子デバイス２００の製造工程を説明する断面図である。
【図４】電子デバイス２００の製造工程を説明する断面図である。
【図５】電子デバイス２００の製造工程を説明する断面図である。
【図６】基板面内におけるキャップ層１４０（ＳｉＮ膜）の膜厚分布を示す図である。
【図７】キャップ層１４０（ＳｉＮ膜）の電子線回折像を示す図である。
【発明を実施するための形態】
【００１９】
（実施の形態１）
図１は、本実施の形態の検査方法で用いる半導体基板１００の断面図である。半導体基板１００は、基板１０２と、窒化物結晶層１２０と、キャップ層１４０と、を有し、基板１０２、窒化物結晶層１２０およびキャップ層１４０が、基板１０２、窒化物結晶層１２０、キャップ層１４０の順に位置する。窒化物結晶層１２０は、ＩＩＩ族窒化物の単一または複数の結晶層からなる。窒化物結晶層１２０は、たとえば反応抑制層１０４、バッファ層１０６および素子形成層１０８を有する。
【００２０】
基板１０２は、窒化物結晶層１２０およびキャップ層１４０を支持する支持基板である。基板１０２の材料はシリコンとすることが好ましいが、これに限られない。基板１０２の材料として、サファイア、ＧａＡｓ結晶等を例示することができる。基板１０２としてシリコン基板を用いる場合い、材料価格を下げることができ、従来のシリコンプロセスで用いられている半導体製造装置を利用することができる。これにより、コスト競争力を高めることができる。さらに、基板１０２としてシリコン基板を用いることにより、直径１５０ｍｍ以上の大型の基板を安価にかつ工業的に利用することができるようになる。
【００２１】
反応抑制層１０４は、基板１０２がシリコン基板である場合、当該シリコン基板に含まれるシリコン原子とバッファ層１０６等に含まれるＩＩＩ族原子との反応を抑制する。反応抑制層１０４の上層にある窒化物結晶層が、ＡｌＧａＮ、ＧａＮ等のＧａＮ系半導体層である場合、当該ＧａＮ系半導体層に含まれるＧａ原子とシリコン原子との合金化を防止することができる。反応抑制層１０４として、ＡｌｚＧａ１−ｚＮ（０．９≦ｚ≦１）を挙げることができ、代表的にはＡｌＮ層を挙げることができる。反応抑制層１０４により、基板１０２の表面を保護し、上層の支持を確実にすることができる。また、反応抑制層１０４は、基板１０２上に形成される結晶層の初期核を形成することができる。反応抑制層１０４の厚さは、３０ｎｍ以上３００ｎｍ以下とすることができる。
【００２２】
バッファ層１０６は、素子形成層１０８より基板１０２側に位置し、素子形成層１０８と基板１０２との間の応力を打ち消す応力を発生する。バッファ層１０６は、たとえば第１層１０６ａおよび第２層１０６ｂからなる二層積層１０６ｃが繰り返し積層された多層積層構造を有する。このような多層積層構造により圧縮応力を発生し、その結果バッファ層１０６は、半導体基板１００全体の反りを低減する応力発生層として機能する。バッファ層１０６は、また、基板１０２と素子形成層１０８の間を電気的に絶縁する絶縁層としても機能する。
【００２３】
第１層１０６ａは、たとえばバルク結晶における格子定数がａ１である３族窒化物結晶からなり、第２層１０６ｂは、たとえばバルク結晶における格子定数がａ２（ａ１＜ａ２）である３族窒化物結晶からなる。二層積層１０６ｃの繰り返し数は、たとえば２〜５００とすることができる。二層積層１０６ｃを多数積層することにより、バッファ層１０６が発生する圧縮応力を大きくすることができる。また、二層積層１０６ｃの積層数によりバッファ層１０６が発生する圧縮応力の大きさを容易に制御することができる。さらに、二層積層１０６ｃを多数積層することで、第１層１０６ａによる耐電圧の向上をより高めることができる。
【００２４】
本実施の形態では、二層積層１０６ｃが複数繰り返して積層された構成のバッファ層１０６を例示しているが、二層積層１０６ｃは複数繰り返して積層されなくてもよく、この場合、単一の二層積層１０６ｃがバッファ層１０６を構成する。バッファ層１０６は、第１層１０６ａおよび第２層１０６ｂに加え、バルク結晶における格子定数がａ３（ａ２＜ａ３）である第３結晶層を含む三層積層からなる構造としてもよい。あるいは、バルク結晶における格子定数が、基板１０２の近くから遠ざかるに従い連続的またはステップ状に大きくなるグレーディッド結晶層としてもよい。さらに、三層積層またはグレーディッド結晶層が複数繰り返して積層された多層積層構造としてもよい。
【００２５】
第１層１０６ａとしてＡｌｑＧａ１−ｑＮ（０．９≦ｑ≦１）が例示でき、第２層１０６ｂとしてＡｌｐＧａ１−ｐＮ（０≦ｐ≦０．３）が例示できる。第１層１０６ａの厚さは、１ｎｍ以上２０ｎｍ以下、好ましくは５．０ｎｍを超え２０ｎｍ未満とすることができる。第２層１０６ｂの厚さは、５ｎｍ以上３００ｎｍ以下、好ましくは１０ｎｍ以上３００ｎｍ以下とすることができる。
【００２６】
素子形成層１０８は、キャップ層１４０と接するものであり、たとえば第１結晶層１１２および第２結晶層１１４を有する。素子形成層１０８には、トランジスタやＬＥＤ（light emitting diode）等任意のデバイスが形成できる。第２結晶層１１４のバンドギャップが、第１結晶層１１２のバンドギャップより大きくてもよく、この場合、第１結晶層１１２および第２結晶層１１４のヘテロ界面近傍には２次元キャリアガスが生成される。この場合当該ヘテロ界面の２次元キャリア（電子）ガスをチャネルとするＨＥＭＴ（High Electron Mobility Transistor）が形成できる。第２結晶層１１４は、第１結晶層１１２に接するとともに第１結晶層１１２に対し格子整合または擬格子整合してもよい。
【００２７】
第１結晶層１１２は、たとえばＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）層であり、具体的にはＧａＮ層が例示できる。第１結晶層１１２の厚さは、２００〜２０００ｎｍの範囲で選択することができ、たとえば８００ｎｍとすることができる。
【００２８】
第２結晶層１１４は、たとえばＡｌｙＧａ１−ｙＮ（０＜ｙ≦１、ｘ＜ｙ）層であり、具体的にはＡｌｙＧａ１−ｙＮ（０．１＜ｙ≦０．３）層、たとえばＡｌ０．２５Ｇａ０．７５Ｎが例示できる。第２結晶層１１４の厚さは、１０〜１００ｎｍの範囲で選択することができ、たとえば２５ｎｍとすることができる。
【００２９】
キャップ層１４０は、結晶性を有する窒化シリコン層であり、かつ、５ｎｍ以上の厚さを有する。キャップ層１４０の厚さは、５〜５５０ｎｍの範囲とすることができ、好ましくは１０ｎｍ以上、より好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上とすることができる。
【００３０】
キャップ層１４０を窒化シリコン層とすることにより、エピタキシャル成長の終了段階における水素雰囲気エッチングの影響を受けない、または、当該影響が軽微なものとすることができる。また、キャップ層１４０を窒化シリコン層とすることにより、ＧａＮ系のキャップ層に加えて多様なキャップ層を提供可能にし、デバイス設計の自由度を高めることができる。また、キャップ層１４０を、結晶性を有し、かつ、５ｎｍ以上の厚さを有するものとすることにより、キャップ層１４０の厚さの基板面内均一性を高めることができる。
【００３１】
なお、キャップ層１４０における結晶性の存在は、キャップ層１４０の結晶構造が秩序化していることを意味し、これは、キャップ層１４０の膜成長過程が熱平衡状態にあることを推認させる。熱平衡状態での膜成長は、熱非平衡状態で成長するアモルファス膜とは異なり、成長パラメータに鈍感であり、膜成長の均一性が保たれやすい。そのため、キャップ層１４０の厚さの面内均一性が高まり、結果としてデバイス作製における歩留まりを高める等好ましい効果が期待できる。
【００３２】
ここで、「結晶性を有する」の概念には、単結晶や多結晶のように、原子または分子が三次元空間において厳密な周期性を有する場合はもとより、厳密な周期性を有さない場合であっても、ある程度の周期性を示すような場合も含むものとする。たとえば電子線回折像においてスポットパターン（空間構造の秩序化）が観察されるような場合を含む。逆に、電子線回折像においてハローパターンしか観察されないような、無秩序状態（アモルファス状態）は「結晶性を有する」の概念には含まれない。
【００３３】
反応抑制層１０４、バッファ層１０６、素子形成層１０８等の窒化物結晶層１２０は、一般的なＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いて形成できる。たとえば、ＭＯＣＶＤ法により形成する層がＡｌＮ層、ＡｌＧａＮ層およびＧａＮ層である場合、ＩＩＩ族原料ガスとしてトリメチルアルミニウム（Ａｌ（ＣＨ３）３）およびトリメチルガリウム（Ｇａ（ＣＨ３）３）を用いることができ、窒素原料ガスとしてアンモニア（ＮＨ３）を用いることができる。成長温度は１１００℃〜１２６０℃の範囲で選択可能であり、ＩＩＩ族原料ガスに対するＶ族原料ガスの流量比Ｖ／ＩＩＩ比は、１６０〜５０００の範囲で選択可能である。形成する層の厚さは、たとえば予備実験で得た成長速度から設計厚さに対応する成長時間を算出し、成長時間により厚さを制御できる。
【００３４】
キャップ層１４０は、たとえば熱ＣＶＤ（Thermal Chemical Vapor Deposition）法を用いて形成できる。Ｓｉ原料ガスとして、たとえばシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を用いることができ、窒素原料ガスとしてアンモニア（ＮＨ３）を用いることができる。成長温度は１０００〜１２６０℃の範囲で選択可能である。形成する層の厚さは、たとえば予備実験で得た成長速度から設計厚さに対応する成長時間を算出し、成長時間により厚さを制御できる。上記したＭＯＣＶＤまたは熱ＣＶＤにおいて、原料ガスに加えてキャリアガスを用いることができ、キャリアガスとして水素ガス、窒素ガスを例示することができる。
【００３５】
キャップ層１４０に接する素子形成層１０８に電界効果トランジスタが形成される場合、すなわち、第１結晶層１１２および第２結晶層１１４のヘテロ界面に２次元キャリアガスが形成され、これら結晶層がトランジスタの活性層として機能する場合、キャップ層１４０は、結晶性を有する窒化シリコン層であり、かつ、電界効果トランジスタのゲートを埋め込む厚さ以上の厚さを有するものとすることができる。
【００３６】
（実施の形態２）
図２は、実施の形態１で説明した半導体基板１００に電界効果トランジスタを形成した電子デバイス２００の断面図である。電子デバイス２００は、基板１０２、バッファ層１０６、第１結晶層１１２、第２結晶層１１４およびキャップ層１４０を有する半導体基板に形成され、電界効果トランジスタのゲート構造または窒化物結晶層１２０（特に２次元電子ガス２０２が形成される第１結晶層１１２および第２結晶層１１４とその界面）に接続される配線構造を有し、ゲート構造または配線構造の高さが、キャップ層１４０の厚さより小さいものである。なお、接続は機械的接続、物理的接続のみならず電気的接続を含む。
【００３７】
すなわち、電子デバイス２００の電界効果トランジスタは、ゲート絶縁膜２０４、ゲート電極２０６、ゲートキャップ層２０８、サイドウォール２１０、ソース・ドレイン領域２１２を有し、ゲート構造であるゲート絶縁膜２０４およびゲート電極２０６の高さｈが、キャップ層１４０の厚さｄより小さい。これは、キャップ層１４０の厚さをゲート構造との対比で相対的に規定したものであり、実施の形態１と同様な効果を奏する。また、本実施の形態では、キャップ層１４０の厚さｄをゲート構造の高さｈ以上にすることで、キャップ層１４０を層間絶縁層として機能させ、かつ、トランジスタ形成後の層間膜の平坦化を容易にすることができる。この結果、上層に形成する配線層、第２層間絶縁層、第３配線層・・・等の形成が容易になる効果が期待できる。微細化が進んだ場合、その効果はより顕著なものとして重要度が増すと考えられる。
【００３８】
図３〜図５は、電子デバイス２００の製造工程を説明する断面図である。図３に示すように、実施の形態１で説明したと同様な方法で、基板１０２、バッファ層１０６、第１結晶層１１２、第２結晶層１１４およびキャップ層１４０を有する半導体基板を形成する。ここで、キャップ層１４０の厚さはｄとする。第１結晶層１１２と第２結晶層１１４の界面には、２次元電子ガス２０２が形成される。
【００３９】
図４に示すように、キャップ層１４０に溝３００を形成し、ゲート電極２０６およびゲートキャップ層２０８となる被膜を形成後、これをパターニングしてゲート電極２０６およびゲートキャップ層２０８を形成する。
【００４０】
図５に示すように、ゲートキャップ層２０８をマスクに用いて溝３００の底部のキャップ層１４０をエッチングし、サイドウォール２１０となる被膜を形成後、これを異方性エッチングし、サイドウォール２１０を形成する。
【００４１】
ゲートキャップ層２０８およびサイドウォール２１０をマスクに用い、たとえばイオン注入法により、溝３００の底部の第１結晶層１１２および第２結晶層１１４にソース・ドレイン領域２１２を形成する。以上のようにして、図２の電子デバイス２００が形成される。
【００４２】
（実施例）
基板１０２として（１１１）面を主面とする直径１５０ｍｍのＳｉウェハを用い、反応抑制層１０４、バッファ層１０６および素子形成層１０８を形成した。反応抑制層１０４として、設計厚さ１５０〜１６０ｎｍのＡｌＮ層を形成した。バッファ層１０６として、設計厚さ５ｎｍのＡｌＮ層（第１層１０６ａ）および設計厚さ２８ｎｍのＡｌＧａＮ層（第２層１０６ｂ）からなるＡｌＮ／ＡｌＧａＮ積層構造（二層積層１０６ｃ）を繰り返し積層して形成した。素子形成層１０８として、設計厚さ８００ｎｍのＧａＮ層（第１結晶層１１２）および設計厚さ２５ｎｍのＡｌＧａＮ層（第２結晶層１１４）を形成した。ＡｌＧａＮ層（第２結晶層１１４）のＡｌ組成は０．２５とした。さらに、キャップ層１４０として、厚さ１１０ｎｍのＳｉ３Ｎ４層を形成した。
【００４３】
反応抑制層１０４、バッファ層１０６および素子形成層１０８（ＡｌＮ層、ＡｌＧａＮ層およびＧａＮ層）の形成にはＭＯＣＶＤ法を用い、ＩＩＩ族原料ガスとしてトリメチルアルミニウムおよびトリメチルガリウムを用い、窒素原料ガスとしてアンモニアを用いた。成長温度は１１００〜１２６０℃の範囲とした。ＩＩＩ族原料ガスに対するＶ族原料ガスの流量比Ｖ／ＩＩＩ比は、１６０〜３７００の範囲で選択した。予備実験で得た成長速度から算出した成長時間により各層の厚さを制御したため、各層の実際の厚さと設計厚さとは異なる。
【００４４】
キャップ層１４０（Ｓｉ３Ｎ４層）の形成には熱ＣＶＤ法を用い、Ｓｉ原料ガスとしてシランを用い、窒素原料ガスとしてアンモニアを用いた。成長温度は１０００〜１２６０℃の範囲とした。
【００４５】
図６は、基板面内におけるキャップ層１４０の膜厚分布を示す図である。直径１５０ｍｍの基板全面に渡り、厚さが１０８．６±１０．９ｎｍの範囲にあり、膜厚均一性が良好であることがわかる。
【００４６】
図７は、キャップ層１４０の電子線回折像を示す図である。ハローパターンが観測されず、多数のスポット（明るい点）が観測されていることから、構造の周期性が見られ、秩序化が進んでいることが伺える。
【符号の説明】
【００４７】
１００…半導体基板、１０２…基板、１０４…反応抑制層、１０６…バッファ層、１０６ａ…第１層、１０６ｂ…第２層、１０６ｃ…二層積層、１０８…素子形成層、１１２…第１結晶層、１１４…第２結晶層、１２０…窒化物結晶層、１４０…キャップ層、２００…電子デバイス、２０２…２次元電子ガス、２０４…ゲート絶縁膜、２０６…ゲート電極、２０８…ゲートキャップ層、２１０…サイドウォール、２１２…ソース・ドレイン領域、３００…溝。
【図１】
2018107290.tif 000003
【図２】
2018107290.tif 000004
【図３】
2018107290.tif 000005
【図４】
2018107290.tif 000006
【図５】
2018107290.tif 000007
【図６】
2018107290.tif 000008
【図７】
2018107290.tif 000009