(57)【要約】【課題】本発明は、新規な工程を使用し、それに伴って新規な構造を有する電子素子及びその製造方法を提供する。【解決手段】本発明による電子素子は、複数の画素電極と、前記複数の画素電極上に配置される活性層と、前記活性層上に配置され、前記活性層の全面を覆っている対向電極と、前記対向電極上に配置される第１封止膜と、を有し、前記対向電極と前記第１封止膜は、同一の平面パターンを有する。【選択図】  図２
2018107443.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素電極と、
前記複数の画素電極上に配置される活性層と、
前記活性層上に配置され、前記活性層の全面を覆っている対向電極と、
前記対向電極上に配置される第１封止膜と、を有し、
前記対向電極と前記第１封止膜は、同一の平面パターンを有することを特徴とする電子素子。
【請求項２】
前記対向電極の面積は、前記活性層の面積より大きいことを特徴とする請求項１に記載の電子素子。
【請求項３】
前記対向電極の一角と前記活性層の一角との間隔は、１μｍ〜１００μｍであることを特徴とする請求項２に記載の電子素子。
【請求項４】
前記対向電極は、前記活性層の上部及び側面を覆っていることを特徴とする請求項２に記載の電子素子。
【請求項５】
前記第１封止膜は、酸化物、窒化物又は窒素酸化物を含むことを特徴とする請求項１に記載の電子素子。
【請求項６】
前記第１封止膜は、アルミニウム、チタン、ジルコニウム、ハフニウム、タンタル、及びケイ素の内の少なくとも一つを含む酸化物、窒化物、又は窒素酸化物を含むことを特徴とする請求項５に記載の電子素子。
【請求項７】
前記第１封止膜は、２ｎｍ〜３０ｎｍの厚さを有することを特徴とする請求項１に記載の電子素子。
【請求項８】
前記第１封止膜上に配置される第２封止膜をさらに有することを特徴とする請求項１に記載の電子素子。
【請求項９】
前記第２封止膜は、前記対向電極及び前記第１封止膜と同一の平面パターンを有することを特徴とする請求項８に記載の電子素子。
【請求項１０】
前記第２封止膜は、前記第１封止膜と同一の物質を含むことを特徴とする請求項８に記載の電子素子。
【請求項１１】
前記第１封止膜と前記第２封止膜は膜質が異なり、
前記膜質は、透過電子顕微鏡（ＴＥＭ）で観察されることを特徴とする請求項１０に記載の電子素子。
【請求項１２】
前記第２封止膜は、前記第１封止膜より膜密度が高いことを特徴とする請求項１１に記載の電子素子。
【請求項１３】
前記第２封止膜は、前記第１封止膜と異なる物質を含むことを特徴とする請求項８に記載の電子素子。
【請求項１４】
前記第１封止膜は、アルミニウム、チタン、ジルコニウム、ハフニウム、及びタンタルの内の少なくとも一つを含む酸化物、窒化物、又は窒素酸化物を含み、
前記第２封止膜は、ケイ素を含む酸化物、窒化物、又は窒素酸化物を含むことを特徴とする請求項１３に記載の電子素子。
【請求項１５】
前記第２封止膜は、前記第１封止膜より厚く、１０ｎｍ〜２００ｎｍの厚さを有することを特徴とする請求項８に記載の電子素子。
【請求項１６】
前記第２封止膜を覆う第３封止膜をさらに有することを特徴とする請求項８に記載の電子素子。
【請求項１７】
前記第３封止膜は、酸化物、窒化物、窒素酸化物、有機物、又は有機−無機複合体を含むことを特徴とする請求項１６に記載の電子素子。
【請求項１８】
前記活性層は、赤色波長領域、緑色波長領域、及び青色波長領域の内のいずれか一つの光を選択的に吸収する吸光層であることを特徴とする請求項１に記載の電子素子。
【請求項１９】
前記複数の画素電極の下部に配置される半導体基板をさらに有し、
前記半導体基板は、前記複数の画素電極と重畳する複数の光感知素子を含むことを特徴とする請求項１に記載の電子素子。
【請求項２０】
前記画素電極と前記半導体基板の間に配置される色フィルター層をさらに有することを特徴とする請求項１９に記載の電子素子。
【請求項２１】
画素電極を形成する段階と、
前記画素電極上に活性層を形成する段階と、
前記活性層上に対向電極用導電層を形成する段階と、
前記対向電極用導電層上に第１封止膜用薄膜を形成する段階と、
前記第１封止膜用薄膜と前記対向電極用導電層とを同時に、又は順次エッチングして同一の平面パターンを有する対向電極及び第１封止膜を形成する段階と、を有することを特徴とする電子素子の製造方法。
【請求項２２】
前記第１封止膜用薄膜と前記対向電極用導電層とをエッチングする段階は、光エッチング及び乾式エッチングの内の少なくとも一つによって行われることを特徴とする請求項２１に記載の電子素子の製造方法。
【請求項２３】
前記第１封止膜用薄膜を形成する段階後に、第２封止膜用薄膜を形成する段階をさらに有することを特徴とする請求項２１に記載の電子素子の製造方法。
【請求項２４】
前記第２封止膜用薄膜、前記第１封止膜用薄膜、及び前記対向電極用導電層を、同時に、又は順次にエッチングして同一の平面パターンを有する第２封止膜、第１封止膜、及び対向電極を形成することを特徴とする請求項２３に記載の電子素子の製造方法。
【請求項２５】
前記第２封止膜は、前記第１封止膜より高い温度で形成されることを特徴とする請求項２３に記載の電子素子の製造方法。
【請求項２６】
前記第１封止膜は１１０℃以下で形成され、前記第２封止膜は２２０℃以下で形成されることを特徴とする請求項２５に記載の電子素子の製造方法。
【請求項２７】
前記第２封止膜上に第３封止膜を形成する段階をさらに有することを特徴とする請求項２４に記載の電子素子の製造方法。
【請求項２８】
請求項１乃至２０のいずれか一項に記載の電子素子を含むことを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子素子及びその製造方法に関し、特に、新規な工程及び構造によって電子素子の性能低下を防止することができる電子素子及びその製造方法に関するものである。
【背景技術】
【０００２】
光電素子は、光と電気信号を変換する素子であって、光ダイオード及び光トランジスターなどを含み、イメージセンサー、太陽電池、有機発光素子などの電子素子に適用され得る。
電子素子は、日増しに小型化が要求されている。
【０００３】
近年、電子素子の小型化及びそれに伴う高集積化を実現するための課題として新たな工程及び構造が研究されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
そこで、本発明は上記従来の電子素子における問題点に鑑みてなされたものであって、本発明の目的は、新規な工程を使用し、それに伴って新規な構造を有する電子素子及びその製造方法を提供することにある。
また、本発明による電子素子を含む電子装置を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するためになされた本発明による電子素子は、複数の画素電極と、前記複数の画素電極上に配置される活性層と、前記活性層上に配置され、前記活性層の全面を覆っている対向電極と、前記対向電極上に配置される第１封止膜と、を有し、前記対向電極と前記第１封止膜は、同一の平面パターンを有することを特徴とする。
【０００６】
前記対向電極の面積は、前記活性層の面積より大きいことが好ましい。
前記対向電極の一角と前記活性層の一角との間隔は、１μｍ〜１００μｍであることが好ましい。
前記対向電極は、前記活性層の上部及び側面を覆っていることが好ましい。
前記第１封止膜は、酸化物、窒化物、又は窒素酸化物を含むことが好ましい。
前記第１封止膜は、アルミニウム、チタン、ジルコニウム、ハフニウム、タンタル、及びケイ素の内の少なくとも一つを含む酸化物、窒化物、又は窒素酸化物を含むことが好ましい。
前記第１封止膜は、２ｎｍ〜３０ｎｍの厚さを有することが好ましい。
前記第１封止膜上に配置される第２封止膜をさらに有することが好ましい。
前記第２封止膜は、前記対向電極及び前記第１封止膜と同一の平面パターンを有することが好ましい。
前記第２封止膜は、前記第１封止膜と同一の物質を含むことが好ましい。
前記第１封止膜と前記第２封止膜は膜質が異なり、前記膜質は、透過電子顕微鏡（ＴＥＭ）で観察されることが好ましい。
前記第２封止膜は、前記第１封止膜より膜密度が高いことが好ましい。
【０００７】
前記第２封止膜は、前記第１封止膜と異なる物質を含むことが好ましい。
前記第１封止膜は、アルミニウム、チタン、ジルコニウム、ハフニウム、及びタンタルの内の少なくとも一つを含む酸化物、窒化物、又は窒素酸化物を含み、前記第２封止膜は、ケイ素を含む酸化物、窒化物、又は窒素酸化物を含むことが好ましい。
前記第２封止膜は、前記第１封止膜より厚く、１０ｎｍ〜２００ｎｍの厚さを有することが好ましい。
前記第２封止膜を覆う第３封止膜をさらに有することが好ましい。
前記第３封止膜は、酸化物、窒化物、窒素酸化物、有機物、又は有機−無機複合体を含むことが好ましい。
【０００８】
前記活性層は、赤色波長領域、緑色波長領域、及び青色波長領域の内のいずれか一つの光を選択的に吸収する吸光層であることが好ましい。
前記複数の画素電極の下部に配置される半導体基板をさらに有し、前記半導体基板は、前記複数の画素電極と重畳する複数の光感知素子を含むことが好ましい。
前記画素電極と前記半導体基板との間に配置される色フィルター層をさらに有することが好ましい。
【０００９】
上記目的を達成するためになされた本発明による電子素子の製造方法は、画素電極を形成する段階と、前記画素電極上に活性層を形成する段階と、前記活性層上に対向電極用導電層を形成する段階と、前記対向電極用導電層上に第１封止膜用薄膜を形成する段階と、前記第１封止膜用薄膜と前記対向電極用導電層とを同時に、又は順次エッチングして同一の平面パターンを有する対向電極及び第１封止膜を形成する段階と、を有することを特徴とする。
【００１０】
前記第１封止膜用薄膜と前記対向電極用導電層とをエッチングする段階は、光エッチング及び乾式エッチングの内の少なくとも一つによって行われることが好ましい。
前記第１封止膜用薄膜を形成する段階後に、第２封止膜用薄膜を形成する段階をさらに有することが好ましい。
前記第２封止膜用薄膜、前記第１封止膜用薄膜、及び前記対向電極用導電層を、同時に、又は順次にエッチングして同一の平面パターンを有する第２封止膜、第１封止膜、及び対向電極を形成することが好ましい。
前記第２封止膜は、前記第１封止膜より高い温度で形成することが好ましい。
前記第１封止膜は１１０℃以下で形成され、前記第２封止膜は２２０℃以下で形成されることが好ましい。
前記第２封止膜上に第３封止膜を形成する段階をさらに有することが好ましい。
【００１１】
上記目的を達成するためになされた本発明による電子装置は、上記本発明による電子素子を含むことを特徴とする。
【発明の効果】
【００１２】
本発明に係る電子素子及びその製造方法並びに電子装置によれば、シャドーマスクを使用せずに対向電極を形成し、対向電極と下部封止膜を同時に又は順次にエッチングすることによって、活性層を効果的に保護して電子素子の性能低下を防止することができるという効果がある。
あるいは、活性層の形成段階と対向電極の形成段階を分離して行うことによって、シャドーマスク使用による活性層及び電子素子の性能低下を防止すると同時に、活性層及び対向電極各々の大きさ及び面積を自由に決めることができ、限定された空間に活性層及び対向電極を効果的に配置することができるという効果がある。
【００１３】
また、対向電極用導電層が活性層の上部及び側面を完全に覆うように形成されることによって、後続工程において活性層が、光及び／又は化学液に直接的に露出することを防止することができ、また、対向電極と下部封止膜を、同時に、又は順次にエッチングすることによって、追加工程なしに良好なパターンを形成することができるという効果がある。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態による電子素子を概略的に示す平面図である。
【図２】図１の電子素子をＩＩ−ＩＩ線に沿って切断した概略的な断面図である。
【図３】図１及び図２の電子素子の例示的な製造方法を説明するために順次に示す断面図である。
【図４】図１及び図２の電子素子の例示的な製造方法を説明するために順次に示す断面図である。
【図５】図１及び図２の電子素子の例示的な製造方法を説明するために順次に示す断面図である。
【図６】図１及び図２の電子素子の例示的な製造方法を説明するために順次に示す断面図である。
【図７】図１及び図２の電子素子の例示的な製造方法を説明するために順次に示す断面図である。
【図８】本発明の他の実施形態による電子素子を概略的に示す平面図である。
【図９】図８の電子素子をＩＸ−ＩＸ線に沿って切断した概略的な断面図である。
【図１０】図８及び図９の電子素子の例示的な製造方法を説明するために順次に示す断面図である。
【図１１】図８及び図９の電子素子の例示的な製造方法を説明するために順次に示す断面図である。
【図１２】図８及び図９の電子素子の例示的な製造方法を説明するために順次に示す断面図である。
【図１３】図８及び図９の電子素子の例示的な製造方法を説明するために順次に示す断面図である。
【図１４】図８及び図９の電子素子の例示的な製造方法を説明するために順次に示す断面図である。
【図１５】実施例１による電子素子の活性層のパーティクル分布を示す写真である。
【図１６】比較例１による電子素子の活性層のパーティクル分布を示す写真である。
【発明を実施するための形態】
【００１５】
次に、本発明に係る電子素子及びその製造方法並びに電子装置を実施するための形態の具体例を図面を参照しながら説明する。
【００１６】
実際に適用される構造は様々な相違する形態に実現でき、ここで説明する実施形態に限定されない。
図面では様々な層および領域を明確に表現するために厚さを拡大して示した。
明細書全体にわたって類似の部分については同一図面符号を付けた。
層、膜、領域、板などの部分が他の部分の“上に”あるというとき、これは他の部分の“直上に”ある場合だけでなく、その中間にまた他の部分がある場合も含む。逆に、ある部分が他の部分の“直上”にあるというときは、その中間に他の部分がないことを意味する。
【００１７】
以下、本発明の一実施形態による電子素子を説明する。
ここでは電子素子の一例としてイメージセンサーを説明するが、これは一例に過ぎず、これに限定されるものではない。
本発明の一実施形態による電子素子は、例えば積層型電子素子であってもよく、積層型イメージセンサーであってもよい。
一例として、積層型イメージセンサーは、下部構造体及び上部構造体が垂直方向に積層された構造を有することができ、例えば、互いに異なる波長領域の光を感知する第１光感知部、第２光感知部と第３光感知部のうちの少なくとも一つが上部構造体に配置された構造でありうる。
【００１８】
一例として、第１光感知部、第２光感知部、及び第３光感知部は、それぞれ赤色波長領域の光（以下、‘赤色光’という）、緑色波長領域の光（以下、‘緑色光’という）、及び青色波長領域の光（以下、‘青色光’という）のうちの一つを選択的に感知することができる。
一例として、第１光感知部、第２光感知部、及び第３光感知部は、それぞれ赤色光、青色光、及び緑色光を選択的に感知することができる。
あるいは、第１光感知部、第２光感知部、及び第３光感知部は、それぞれ青色光、緑色光、及び赤色光を選択的に感知することができる。
あるいは、第１光感知部、第２光感知部、及び第３光感知部は、それぞれ緑色光、赤色光、及び青色光を選択的に感知することができる。
【００１９】
一例として、積層型イメージセンサーは、第１光感知部及び第２光感知部を含む下部構造体と第３光感知部を含む上部構造体とからなることができる。
下部構造体は、第１光感知部を含む第１画素及び第２光感知部を含む第２画素が行及び／又は列に沿って交互に配置されており、配列順序及び配列方式は多様である。
一例として、下部構造体は、第１光感知部と第２光感知部が集積された基板を含むことができ、上部構造体は、第３光感知部を含む光電素子を含むことができる。
【００２０】
図１は、本発明の一実施形態による電子素子を概略的に示した平面図であり、図２は、図１の電子素子をＩＩ−ＩＩ線に沿って切断した概略的な断面図である。
図１及び図２を参照すると、本発明の一実施形態による電子素子は、基板１１０、下部絶縁膜６２、上部絶縁膜６４、色フィルター層７０、光電素子１０、封止膜５０、及びレンズ９０を含む。
【００２１】
基板１１０は、例えば半導体基板であってもよく、シリコン基板であってもよく、シリコンウエハーであってもよい。
基板１１０は、光感知素子（５２ａ、５２ｂ）、伝送トランジスタ（図示せず）、及び電荷貯蔵所５５が集積されており、ここで、光感知素子（５２ａ、５２ｂ）は光ダイオード（ｐｈｏｔｏｄｉｏｄｅ）でありうる。
光感知素子（５２ａ、５２ｂ）、伝送トランジスタ、及び電荷貯蔵所５５は、各画素ごとに集積されている。
光感知素子（５２ａ、５２ｂ）は、光をセンシングし、センシングされた情報は伝送トランジスタによって伝えられる。
電荷貯蔵所５５は、後述する光電素子１０と電気的に接続され、電荷貯蔵所５５の情報は伝送トランジスタによって伝えられる。
【００２２】
光感知素子（５２ａ、５２ｂ）の下部には、金属配線（図示せず）及びパッド（図示せず）が形成される。
金属配線及びパッドは、信号遅延を減らすために低い比抵抗を有する金属、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、及びこれらの合金で作られるが、これに限定されるものではない。
しかし、これに限定されず、金属配線（図示せず）及びパッド（図示せず）は多様な位置に配置されてもよく、一例として基板１１０の上部に配置されてもよい。
【００２３】
基板１１０の上には下部絶縁膜６２が形成される。
下部絶縁膜６２は、酸化ケイ素及び／又は窒化ケイ素のような無機絶縁物質、又はＳｉＣ、ＳｉＣＯＨ、ＳｉＣＯ、及びＳｉＯＦのような低誘電率（ｌｏｗ  Ｋ）物質で形成される。
下部絶縁膜６２の上には色フィルター層７０が形成される。
色フィルター層７０は、第１画素に形成されている第１色フィルター７０ａと、第２画素に形成されている第２色フィルター７０ｂとを含む。
一例として、赤色光を選択的に感知する赤色光感知部と青色光を選択的に感知する青色光感知部がそれぞれ第１画素及び第２画素に含まれる場合、第１色フィルター７０ａは赤色フィルターであり、第２色フィルター７０ｂは青色フィルターである。
色フィルター層７０は、場合によっては省略することもできる。
【００２４】
色フィルター層７０の上には、上部絶縁膜６４が形成される。
上部絶縁膜６４は、色フィルター層７０による段差を除去し平坦化する。
上部絶縁膜６４及び下部絶縁膜６２は、パッドを露出する接触孔（図示せず）と電荷貯蔵所５５を露出するトレンチ８５を有する。
トレンチ８５は充填材で満たされる。
【００２５】
上部絶縁膜６４の上には光電素子１０が形成される。
光電素子１０は複数の画素電極２０、活性層３０、及び対向電極４０を含む。
画素電極２０及び対向電極４０の内のいずれか一つはアノードであり、他の一つはカソードである。
画素電極２０と対向電極４０のうちの少なくとも一つは透光電極であり得、透光電極は、例えば、インジウムティンオキサイド（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ、ＩＴＯ）又はインジウム亜鉛オキサイド（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ、ＩＺＯ）のような透明導電体、又は薄い厚さの単一層又は複数層の金属薄膜で形成される。
一例として、画素電極２０および対向電極４０は、いずれも透光電極である。
画素電極２０は、各画素ごとに分離されて配列されており、活性領域Ａ内で、行及び／又は列に沿って配列される。
【００２６】
活性層３０は、活性領域Ａの全面を覆っており、単一層であってもよく、複数層であってもよい。
活性層３０は、赤色光、緑色光、及び青色光の内のいずれか一つを選択的に吸収する吸光層であり、ｐ型半導体とｎ型半導体が含まれてｐｎ接合を形成する光電変換層である。
活性層３０は、外部から流入する光を吸収してエキシトンを生成した後、生成されたエキシトンを正孔と電子に分離する。
活性層３０は、ｐｎ接合を形成するｐ型半導体及びｎ型半導体を含み、ｐ型半導体とｎ型半導体の内の少なくとも一つは、赤色光、青色光、又は緑色光を選択的に吸収する有機物を含む。
一例として、有機物は、例えば、５００ｎｍ〜６００ｎｍの間に最大吸収波長（λｍａｘ）を有し、約２．０〜２．５ｅＶのエネルギーバンドギャップを有することができる。
【００２７】
活性層３０は、ｐ型半導体とｎ型半導体を多様な比率で含み、例えば、ｐ型半導体とｎ型半導体を約１：９〜９：１の体積比で含むことが好ましく、前記範囲内で約２：８〜８：２の体積比で含むことがさらに好ましく、前記範囲内で約３：７〜７：３の体積比で含むことがさらに好ましく、前記範囲内で約４：６〜６：４の体積比で含むことがさらに好ましく、前記範囲内で約５：５の体積比で含むことがさらに好ましい。
【００２８】
一例として、活性層３０は、厚さ方向に沿ってｐ型半導体とｎ型半導体の組成比が異なる複数の領域を含む。
ここで、ｐ型半導体とｎ型半導体の組成比は、ｎ型半導体の体積（ｖｏｌｕｍｅ）に対するｐ型半導体の体積で定義され、ｐ／ｎに表示される。
一例として、活性層３０は、厚さ方向に沿ってｐ型半導体とｎ型半導体の組成比が異なる第１領域、第２領域、及び第３領域を含み、第２領域のｐ型半導体とｎ型半導体の組成比（ｐ２／ｎ２）は、第１領域のｐ型半導体とｎ型半導体の組成比（ｐ１／ｎ１）、及び第３領域のｐ型半導体とｎ型半導体の組成比（ｐ３／ｎ３）より大きくても小さくてもよい。
【００２９】
一例として、活性層３０は、厚さ方向に沿ってｐ型半導体とｎ型半導体の組成比が異なる第１領域と第２領域を含み、第１領域は、ｐ型半導体がｎ型半導体より多く含まれるｐ型リッチ層（ｐ−ｔｙｐｅ  ｒｉｃｈ  ｌａｙｅｒ）であり、第２領域は、第１領域よりｐ型半導体とｎ型半導体の組成比が小さい。
【００３０】
一例として、
上記範囲内で、第１領域のｐ型半導体とｎ型半導体の組成比（ｐ１／ｎ１）は１．０＜ｐ１／ｎ１≦３．５であり、
第２領域のｐ型半導体とｎ型半導体の組成比（ｐ２／ｎ２）は０．５≦ｐ２／ｎ２≦１．２であり、
あるいは、上記範囲内で第１領域のｐ型半導体とｎ型半導体の組成比（ｐ１／ｎ１）は１．２≦ｐ１／ｎ１≦３．５であり、第２領域のｐ型半導体とｎ型半導体の組成比（ｐ２／ｎ２）は０．８≦ｐ２／ｎ２＜１．２である。
活性層３０は、例えば、真性層（Ｉ層）、ｐ型層／Ｉ層、Ｉ層／ｎ型層、ｐ型層／Ｉ層／ｎ型層、ｐ型層／ｎ型層など多様な組み合わせからなり得る。
【００３１】
対向電極４０は、共通電極（ｃｏｍｍｏｎ  ｅｌｅｃｔｒｏｄｅ）である。
対向電極４０の面積は、活性層３０の面積より大きく、例えば図１に示したように、対向電極４０の横方向長さは活性層３０の横方向長さより長く、対向電極４０の縦方向長さは活性層３０の縦方向長さより長い。
一例として、対向電極４０の一角と活性層３０の一角との間隔「ｄ」は、１００μｍ以下であり、好ましくは１μｍ〜１００μｍであり、より好ましくは５μｍ〜８０μｍである。
【００３２】
このような構造により、対向電極４０は活性層３０の全面を覆っており、例えば活性層３０の上部及び側面を全て覆っている。
このように対向電極４０が活性層３０の上部及び側面を全て覆うことによって、後続工程で活性層３０が、光及び／又は化学液に直接露出することを防止して活性層３０に含まれている有機物の劣化を防止することができる。
対向電極４０は、対向電極接続層４０ａを通じてパッド及び配線と電気的に接続されている。
【００３３】
画素電極２０と活性層３０との間、及び／又は活性層３０と対向電極４０との間には電荷補助層（図示せず）をさらに含む。
電荷補助層は、活性層３０で分離された正孔と電子の移動を容易にして効率を高めることができる。
電荷補助層は、正孔の注入を容易にする正孔注入層（ｈｏｌｅ  ｉｎｊｅｃｔｉｎｇ  ｌａｙｅｒ、ＨＩＬ）、正孔の輸送を容易にする正孔輸送層（ｈｏｌｅ  ｔｒａｎｓｐｏｒｔｉｎｇ  ｌａｙｅｒ、ＨＴＬ）、電子の移動を阻止する電子遮断層（ｅｌｅｃｔｒｏｎ  ｂｌｏｃｋｉｎｇ  ｌａｙｅｒ、ＥＢＬ）、電子の注入を容易にする電子注入層（ｅｌｅｃｔｒｏｎ  ｉｎｊｅｃｔｉｎｇ  ｌａｙｅｒ、ＥＩＬ）、電子の輸送を容易にする電子輸送層（ｅｌｅｃｔｒｏｎ  ｔｒａｎｓｐｏｒｔｉｎｇ  ｌａｙｅｒ、ＥＴＬ）、及び正孔の移動を阻止する正孔遮断層（ｈｏｌｅ  ｂｌｏｃｋｉｎｇ  ｌａｙｅｒ、ＨＢＬ）から選択された少なくとも一つを含むことができるが、これに限定されるものではない。
電荷補助層は、例えば有機物、無機物、又は有機−無機物を含むことができる。
有機物は、正孔又は電子特性を有する有機化合物であり、無機物は、例えばモリブデン酸化物、タングステン酸化物、ニッケル酸化物のような金属酸化物である。
【００３４】
光電素子１０の上には、封止膜（ｅｎｃａｐｓｕｌａｔｉｏｎ  ｆｉｌｍ）５０が形成される。
封止膜５０は、光電素子１０の上部で光電素子１０を保護し、外部から酸素及び／又は水分の流入を効果的に遮断又は防止することができる。
封止膜５０は、下部封止膜５１及び上部封止膜５２を含む。
下部封止膜５１は、対向電極４０真上に位置し、対向電極４０と同一のパターンでエッチングされることによって、対向電極４０と実質的に同一の平面パターンを有することができる。
【００３５】
下部封止膜５１は、例えば酸化物、窒化物、又は窒素酸化物を含むことができ、例えばアルミニウム（Ａｌ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、及びケイ素（Ｓｉ）の内の少なくとも一つを含む酸化物、窒化物、又は窒素酸化物を含むことができる。
下部封止膜５１は、例えば、２ｎｍ〜３０ｎｍの厚さを有し、好ましくは、５ｎｍ〜２５ｎｍの厚さを有する。
上記範囲の薄い厚さを有することによって、下部封止膜５１と対向電極４０との密着性を高めることができるだけでなく、下部封止膜５１と対向電極４０の同時又は順次のエッチング工程での損傷を減らしたり防止することができる。
【００３６】
上部封止膜５２は、下部封止膜５１及び光電素子１０を上部及び側面から覆っている。
上部封止膜５２は、例えば、無機物、有機物、有機−無機物、又はこれらの組み合わせを含むことができ、例えば酸化物、窒化物、窒素酸化物、有機物、又は有機−無機複合体を含むことができ、例えばアルミニウム、チタン、ジルコニウム、ハフニウム、タンタル、及びケイ素の内の少なくとも一つを含む酸化物、窒化物、又は窒素酸化物を含むことができる。
【００３７】
封止膜５０の上には、集光レンズ９０が形成される。
集光レンズ９０は、入射光の方向を制御して光を一つの地点に集めることができ、画素領域Ａに配置される。
集光レンズ９０は、例えばシリンダー状又は半球状であることが好ましいが、これに限定されるものではない。
【００３８】
以下、図３〜図７を参照して、図１及び図２の電子素子の製造方法を例示的に説明する。
図３〜図７は、図１及び図２の電子素子の例示的な製造方法を説明するために順次に示す断面図である。
まず、図３を参照すると、光感知素子（５２ａ、５２ｂ）、伝送トランジスタ（図示せず）、及び電荷貯蔵所５５が集積された基板１１０を準備する。
基板１１０は、半導体基板であってもよく、シリコンウエハーであってもよい。
次いで、基板１１０の上に下部絶縁膜６２及び色フィルター層７０を順次形成する。
【００３９】
次に、図４を参照すると、色フィルター層７０の上に上部絶縁膜６４を形成し、上部絶縁膜６４と下部絶縁膜６２とを貫通する複数のトレンチ８５を形成する。
トレンチ８５は、充填材で満たす。
次いで、上部絶縁膜６４の表面に複数の画素電極２０を形成する。
画素電極２０は、例えばインジウムティンオキサイド（ＩＴＯ）又はインジウム亜鉛オキサイド（ＩＺＯ）のような透明導電体、又は薄い厚さの単一層又は複数層の金属薄膜で形成され、例えばスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）によって形成することができる。
【００４０】
次いで、複数の画素電極２０の上に活性層３０を形成する。
活性層３０は、活性領域Ａの全面を覆うように蒸着され、例えば、熱蒸着又は化学気相蒸着によって形成することができ、シャドーマスク（ｓｈａｄｏｗ  ｍａｓｋ）を用いた熱蒸着又は化学気相蒸着によって形成することもできる。
【００４１】
次に、図５を参照すると、活性層３０の上に対向電極用導電層４０’を形成する。
対向電極用導電層４０’は、インジウムティンオキサイド（ＩＴＯ）又はインジウム亜鉛オキサイド（ＩＺＯ）のような透明導電体、又は薄い厚さの単一層又は複数層の金属薄膜で形成される。
対向電極用導電層４０’は、例えば、熱蒸着、化学気相蒸着、原子層蒸着、又はスパッタリングによって形成することができ、別途のシャドーマスクを使用せず、活性層３０及び上部絶縁膜６４の上部に全面的に形成することができる。
【００４２】
次いで、対向電極用導電層４０’の上に下部封止膜用薄膜５１’を形成する。
下部封止膜用薄膜５１’は、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、及びケイ素（Ｓｉ）の内の少なくとも一つを含む酸化物、窒化物、又は窒素酸化物を含むことができる。
下部封止膜用薄膜５１’は、例えば、熱蒸着、化学気相蒸着、又は原子層蒸着によって形成することができ、別途のシャドーマスクを使用せず、対向電極用導電層４０’の上部に全面的に形成することができる。
【００４３】
次に、図６を参照すると、対向電極用導電層４０’と下部封止膜用薄膜５１’を同時に又は順次にエッチングする。
エッチングは、例えば光エッチング（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）及び／又は乾式エッチング（ｄｒｙ  ｅｔｃｈｉｎｇ）であることができるが、特に限定されるものではない。
エッチングは多様な方法で行うことができ、例えば、一つのエッチングマスクを使用して下部封止膜用薄膜５１’  及び対向電極用導電層４０’を一度にエッチングすることもでき、また、一つのエッチングマスクを使用して下部封止膜用薄膜５１’をエッチングして下部封止膜５１を形成した後、下部封止膜５１をマスクにして対向電極用導電層４０’をエッチングして対向電極４０を形成することができる。
このような方法により、対向電極用導電層４０’と下部封止膜用薄膜５１’を共にエッチングすることによって、実質的に同一の平面パターンを有する対向電極４０と下部封止膜５１を形成することができる。
【００４４】
次に、図７を参照すると、下部封止膜５１の上に上部封止膜用薄膜５２’を形成しパターニングして、上部封止膜５２を形成する。
上部封止膜用薄膜５２’は、例えば、酸化物、窒化物、窒素酸化物、有機物、又は有機−無機複合体を含むことができる。
上部封止膜用薄膜５２’は、例えば、熱蒸着又は化学気相蒸着によって形成することができるが、特に限定されるものではない。
上部封止膜５２は、下部封止膜５１の上部及び側面を覆うように形成する。
【００４５】
次に、再度、図２を参照すると、上部封止膜５２の上に集光レンズ９０を形成する。
【００４６】
上述のように、本発明の一実施形態による電子素子は、シャドーマスクを使用せずに対向電極４０を形成する一方、対向電極４０と下部封止膜５１を同時に、又は順次に、エッチングすることによって、活性層３０を効果的に保護して、電子素子の性能低下を防止することができる。
もしも、シャドーマスクを使用して活性層３０と対向電極４０を形成する既存の方法を用いる場合、シャドーマスクの反復使用によりシャドーマスクに付着している電極物質が活性層３０の形成時にパーティクル（ｐａｒｔｉｃｌｅ）形態で共に蒸着されて活性層３０の性能低下を起こす可能性がある。
また、シャドーマスクを使用する場合に発生する可能性があるシャドー効果（ｓｈａｄｏｗ  ｅｆｆｅｃｔ）によってパターンの中心部とエッジ部の均一度が減少して電子素子の性能低下を起こす可能性がある。
【００４７】
本実施形態では、活性層３０の形成段階と対向電極４０の形成段階を分離して行うことによって、シャドーマスク使用による活性層３０及び電子素子の性能低下を防止すると同時に、活性層３０及び対向電極４０各々の大きさ及び面積を自由に決めることができるので、限定された空間に活性層３０及び対向電極４０を効果的に配置することができる。
また、対向電極用導電層４０’が活性層３０の上部及び側面を完全に覆うように形成されることによって、後続工程において活性層３０が、光及び／又は化学液に直接的に露出することを防止することができる。
また、対向電極４０と下部封止膜５１を、同時に、又は順次にエッチングすることによって、追加工程なしに良好なパターンを形成することができる。
【００４８】
以下、図８及び図９を参照して、本発明の他の実施形態による電子素子を説明する。
図８は、本発明の他の実施形態による電子素子を概略的に示す平面図であり、図９は、図８の電子素子をＩＸ−ＩＸ線に沿って切断した概略的な断面図である。
図８及び図９を参照すると、本実施形態による電子素子は、前述した実施形態と同様に、光感知素子（５２ａ、５２ｂ）、伝送トランジスタ（図示せず）、及び電荷貯蔵所５５が集積されている基板１１０と、下部絶縁膜６２と、上部絶縁膜６４と、色フィルター層７０と、光電素子１０と、封止膜５０とを含む。
【００４９】
しかし、本実施形態による電子素子は、前述した実施形態による電子素子とは異なり、封止膜５０は、下部封止膜５１、中間封止膜５３、及び上部封止膜５２を含む。
下部封止膜５１と中間封止膜５３は、同一又は異なる物質を含んでもよい。
一例として、下部封止膜５１と中間封止膜５３は同一の物質を含むものとする。
一例として、下部封止膜５１と中間封止膜５３は同一の物質で異なる工程条件で形成することができる。
【００５０】
下部封止膜５１と中間封止膜５３は、例えば、酸化物、窒化物、又は窒素酸化物を含むことができ、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、及びケイ素（Ｓｉ）の内の少なくとも一つを含む酸化物、窒化物、又は窒素酸化物を含むことができる。
下部封止膜５１と中間封止膜５３は、互いに異なる工程温度で形成される。
一例として、下部封止膜５１は、活性層３０に含まれている有機物が劣化しない温度で蒸着され、例えば有機物のガラス転移温度（ｇｌａｓｓ  ｔｒａｎｓｉｔｉｏｎ  ｔｅｍｐｅｒａｔｕｒｅ、Ｔｇ）、又は熱分解温度（ｔｈｅｒｍａｌ  ｄｅｐｏｓｉｔｉｏｎ  ｔｅｍｐｅｒａｔｕｒｅ、Ｔｄ）より低い温度で蒸着することができる。
下部封止膜５１は、例えば、約１１０℃以下で蒸着され、好ましくは、前記範囲内で５０〜１１０℃の温度で蒸着される。
下部封止膜５１は、前記温度範囲で、例えば原子層蒸着法又は化学気相蒸着法で形成される。
【００５１】
中間封止膜５３は、下部封止膜５１の上部に形成されるので、活性層３０に含まれている有機物の劣化と関係なく工程温度を調節することができる。
したがって、中間封止膜５３の工程マージンを増やすことができ、工程温度の制約なしに良質の封止膜を形成することができる。
一例として、中間封止膜５３は、下部封止膜５１より高い温度で蒸着され、例えば約２２０℃以下で蒸着することができる。
中間封止膜５３は、前記範囲内で約８０〜２２０℃の温度で蒸着され、好ましくは、前記範囲内で約１００〜２００℃の温度で蒸着される。
このように中間封止膜５３を比較的に高い温度で蒸着することによって、所望する条件の薄膜に形成することができ、これによって、外部から水分及び酸素の流入を効果的に遮断することができる。
【００５２】
このように、下部封止膜５１と中間封止膜５３が異なる工程温度で蒸着されるので、異なる膜質を有する薄膜が形成される。
例えば、下部封止膜５１と中間封止膜５３は、膜密度（ｆｉｌｍ  ｄｅｎｓｉｔｙ）、粗度（ｒｏｕｇｈｎｅｓｓ）、及び／又は膜色相（ｆｉｌｍ  ｃｏｌｏｒ）などが異なり、このような膜質の差は透過電子顕微鏡（ｔｒａｎｓｍｉｓｓｉｏｎ  ｅｌｅｃｔｒｏｎ  ｍｉｃｒｏｓｃｏｐｅ、ＴＥＭ）を使って確認できる。
【００５３】
一例として、中間封止膜５３は、下部封止膜５１より高い膜密度を有することができる。
例えば、下部封止膜５１及び中間封止膜５３がアルミニウム酸化物で形成される場合、下部封止膜５１は、約２．５ｇ／ｃｍ３以上の膜密度を有することができ、中間封止膜５３は、約２．８ｇ／ｃｍ３以上の膜密度を有することができる。
しかし、膜密度は、工程条件により変化するので、これに限定されるものではない。一例として、中間封止膜５３は、下部封止膜５１より不純物が少なく含まれる。
【００５４】
このように光電素子１０の一面に比較的に低温のような強くない条件で下部封止膜５１が先に形成されることによって、後続工程によって発生する可能性がある活性層３０の劣化を防止すると同時に、後続工程において工程温度の制約なしに中間封止膜５３を形成することによって、外部から水分及び酸素の流入を効果的に遮断又は減少させることができる。
したがって、後続工程で活性層３０の劣化を防止すると同時に電子素子の封止性能を高めることができる。
【００５５】
下部封止膜５１は、例えば約２ｎｍ〜３０ｎｍの厚さを有することができる。
中間封止膜５３は、例えば下部封止膜５１より厚く形成され、例えば約１０ｎｍ〜２００ｎｍの厚さを有することができる。
下部封止膜５１及び中間封止膜５３は、対向電極４０と同一のパターンでエッチングされて形成されるので、したがって、下部封止膜５１、中間封止膜５３、及び対向電極４０は、実質的に同一の平面パターンを有することができる。
【００５６】
上部封止膜５２は、上述のように、下部封止膜５１、中間封止膜５３、及び光電素子１０を上部及び側面で覆っている。
上部封止膜５２は、例えば、無機物、有機物、有機−無機物、又はこれらの組み合わせを含むことができ、例えば、酸化物、窒化物、窒素酸化物、有機物、又は有機−無機複合体を含むことができ、例えばアルミニウム、チタン、ジルコニウム、ハフニウム、タンタル、及びケイ素の内の少なくとも一つを含む酸化物、窒化物、又は窒素酸化物を含むことができるが、これに限定されるものではない。
【００５７】
以下、図１０〜図１４を参照して、図８及び図９の電子素子の例示的な製造方法を説明する。
図１０〜図１４は、図８及び図９の電子素子の例示的な製造方法を説明するために順次に示す断面図である。
まず、図１０を参照すると、光感知素子（５２ａ、５２ｂ）、伝送トランジスタ（図示せず）、及び電荷貯蔵所５５が集積された基板１１０を準備する。
基板１１０は、半導体基板であってもよく、シリコンウエハーであってもよい。
次いで、基板１１０の上に下部絶縁膜６２及び色フィルター層７０を順次に形成する。
【００５８】
次に、図１１を参照すると、色フィルター層７０の上に上部絶縁膜６４を形成し、上部絶縁膜６４及び下部絶縁膜６２を貫通する複数のトレンチ８５を形成する。
トレンチ８５は、充填材で満たす。
次いで、上部絶縁膜６４の表面に複数の画素電極２０を形成する。
画素電極２０は、例えば、インジウムティンオキサイド（ＩＴＯ）又はインジウム亜鉛オキサイド（ＩＺＯ）のような透明導電体、又は薄い厚さの単一層、又は複数層の金属薄膜で形成し、例えばスパッタリングによって形成する。
次いで、複数の画素電極２０の上に活性層３０を形成する。
活性層３０は、活性領域Ａの全面を覆うように蒸着され、例えば、熱蒸着又は化学気相蒸着によって形成することができ、シャドーマスクを用いた熱蒸着又は化学気相蒸着によって形成することもできる。
【００５９】
次に、図１２を参照すると、活性層３０の上に対向電極用導電層４０’を形成する。
対向電極用導電層４０’は、インジウムティンオキサイド（ＩＴＯ）又はインジウム亜鉛オキサイド（ＩＺＯ）のような透明導電体、又は薄い厚さの単一層、又は複数層の金属薄膜で形成される。
対向電極用導電層４０’は、例えば熱蒸着、化学気相蒸着、原子層蒸着、又はスパッタリングによって形成することができ、別途のシャドーマスクを使用せず、活性層３０および上部絶縁膜６４の上部に全面的に形成することができる。
【００６０】
次いで、対向電極用導電層４０’の上に下部封止膜用薄膜５１’及び中間封止膜用薄膜５３’を順次に形成する。
下部封止膜用薄膜５１’及び中間封止膜用薄膜５３’は、例えば熱蒸着、化学気相蒸着、又は原子層蒸着によって形成することができ、別途のシャドーマスクを使用せず、対向電極用導電層４０’の上部に全面的に形成することができる。
一例として、下部封止膜用薄膜５１’及び中間封止膜用薄膜５３’は、同一の物質で形成したり異なる物質で形成することができる。
【００６１】
一例として、下部封止膜用薄膜５１’及び中間封止膜用薄膜５３’は、同一の物質で形成することができる。
一例として、下部封止膜用薄膜５１’及び中間封止膜用薄膜５３’は、同一の物質で、異なる工程によって形成することができる。
一例として、下部封止膜用薄膜５１’及び中間封止膜用薄膜５３’は、例えばアルミニウム（Ａｌ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、及びケイ素（Ｓｉ）の内の少なくとも一つを含む酸化物、窒化物、又は窒素酸化物を互いに異なる温度で蒸着して形成することができる。
一例として、下部封止膜用薄膜５１’は、約１１０℃以下で蒸着することができ、好ましくは、前記範囲内で、約５０〜１１０℃の温度で蒸着され得る。
下部封止膜用薄膜５１’は、前記温度範囲で、例えば原子層蒸着法又は化学気相蒸着法で形成することができるが、これに限定されるものではない。
【００６２】
中間封止膜用薄膜５３’は、下部封止膜用薄膜５１’より高い温度で蒸着することができ、例えば約２２０℃以下で蒸着することができる。
中間封止膜用薄膜５３’は、前記範囲内で、約８０〜２２０℃の温度で蒸着することができ、好ましくは、前記範囲内で、約１００〜２００℃の温度で蒸着され得る。
中間封止膜用薄膜５３’は、例えば原子層蒸着法又は化学気相蒸着法などで形成することができるが、これに限定されるものではない。
【００６３】
一例として、下部封止膜用薄膜５１’及び中間封止膜用薄膜５３’は、異なる物質で形成することができる。
一例として、下部封止膜用薄膜５１’は、アルミニウム、チタン、ジルコニウム、ハフニウム、及びタンタルの内の少なくとも一つを含む酸化物、窒化物、又は窒素酸化物を含むことができ、中間封止膜用薄膜５３’は、ケイ素を含む酸化物、窒化物、又は窒素酸化物を含むことができる。
一例として、下部封止膜用薄膜５１’は、アルミニウム酸化物を含むことができ、中間封止膜用薄膜５３’は、ＳｉＯ２、ＳｉＮｘ（１≦ｘ≦２）、又はＳｉＯＮを含むことができる。
【００６４】
次に、図１３を参照すると、対向電極用導電層４０’、下部封止膜用薄膜５１’、及び中間封止膜用薄膜５３’を同時に、又は順次にエッチングする。
エッチングは、例えば、光エッチング及び／又は乾式エッチングであってもよく特に限定されず、エッチングは多様な方法で行うことができる。
一例として、一つのエッチングマスクを使用して中間封止膜用薄膜５３’、下部封止膜用薄膜５１’、及び対向電極用導電層４０’を同時にエッチングすることもできる。
一例として、エッチングマスクを使用して中間封止膜用薄膜５３’をエッチングして中間封止膜５３を形成した後、中間封止膜５３をマスクにして下部封止膜用薄膜５１’及び対向電極用導電層４０’をエッチングして下部封止膜５１及び対向電極４０を形成することもできる。
一例として、エッチングマスクを使用して、中間封止膜用薄膜５３’及び下部封止膜用薄膜５１’をエッチングして、中間封止膜５３及び下部封止膜５１を形成した後、中間封止膜５３及び下部封止膜５１をマスクにして対向電極用導電層４０’をエッチングして対向電極４０を形成することもできる。
これらのような方法により、対向電極用導電層４０’、下部封止膜用薄膜５１’、及び中間封止膜用薄膜５３’がともにエッチングされることによって、実質的に同一の平面パターンを有する対向電極４０、下部封止膜５１、及び中間封止膜５３が形成される。
【００６５】
次に、図１４を参照すると、中間封止膜５３の上に上部封止膜用薄膜５２’を形成し、パターニングして上部封止膜５２を形成する。
上部封止膜用薄膜５２’は、例えば、酸化物、窒化物、窒素酸化物、有機物、又は有機−無機複合体を含むことができる。
上部封止膜用薄膜５２’は、例えば、熱蒸着又は化学気相蒸着によって形成されるが、特に限定されるものではない。
上部封止膜５２は、中間封止膜５３、下部封止膜５１、及び対向電極４０の上部及び側面を覆うように形成される。
【００６６】
次に、再度、図９を参照すると、上部封止膜５２の上に集光レンズ９０を形成する。
【００６７】
上述のように、本実施形態による電子素子は、シャドーマスクを使用せず、対向電極４０を形成する一方、対向電極４０、下部封止膜５１、及び中間封止膜５３を同時に、又は順次にエッチングすることによって、活性層３０を効果的に保護して電子素子の性能低下を防止することができる。
あるいは、シャドーマスクを使用して活性層３０と対向電極４０を形成する既存の方法を使用する場合、シャドーマスクの反復使用によりシャドーマスクに付着している電極物質が活性層３０の形成時にパーティクル（ｐａｒｔｉｃｌｅ）形態に共に蒸着されて活性層３０の性能低下を起こす可能性がある。また、シャドーマスクを使用する場合に発生する可能性があるシャドー効果（ｓｈａｄｏｗ  ｅｆｆｅｃｔ）によってパターンの中心部とエッジ部の均一度が減少して電子素子の性能低下を起こす可能性がある。
【００６８】
本実施形態では活性層３０の形成段階と対向電極４０の形成段階を分離して行うことによって、シャドーマスクの使用による活性層３０及び電子素子の性能低下を防止すると同時に、活性層３０及び対向電極４０各々の大きさ及び面積を自由に決めることができるので、限定された空間に活性層３０及び対向電極４０を効果的に配置することができる。
また、対向電極用導電層４０’が活性層３０の上部及び側面を完全に覆うように形成されることによって、後続工程において活性層３０が、光及び／又は化学液に直接的に露出することを防止することができる。
また、対向電極４０、下部封止膜５１、及び中間封止膜５３を同時に、又は順次にエッチングすることによって、追加工程なしに良好なパターンを形成することができる。
また、下部封止膜５１及び中間封止膜５３を形成することによって、封止性能をさらに改善することができる。
【００６９】
上記では電子素子の一例としてイメージセンサーを例示的に説明したが、これに限定されず、電極、活性層、及び封止膜を含むいかなる構造の電子素子にも同様に適用可能である。
例えば、電子素子は、光電素子、有機発光素子、太陽電池、光センサーなどであってもよいが、これに限定されない。
電子素子は、多様な電子装置に適用され、例えばモバイルフォン、デジタルカメラ、太陽電池モジュール、有機発光表示装置などに適用され得るが、これに限定されない。
以下、実施例を通じて上述した本発明の実施形態をより詳細に説明する。
ただし、下記の実施例は、単に説明の目的のためのものに過ぎず、本発明の範囲を制限するものではない。
【００７０】
≪実施例１≫
基板上にＩＴＯをスパッタリングで積層して１５０ｎｍ厚さの画素電極を形成する。
次いで、画素電極上にシャドーマスクを配置し、下記に示す化学式Ａで表される化合物を蒸着して５ｎｍ厚さの電荷補助層を形成し、次にｐ型半導体の下記に示す化学式Ｂで表される化合物とｎ型半導体のＣ６０を１：１の体積比になるように共蒸着して、１３０ｎｍ厚さの活性層を形成する。
次いで、シャドーマスクを除去し、活性層及び基板上にＩＴＯを全面蒸着して７ｎｍ厚さの対向電極用導電層を形成する。
次に、対向電極用導電層上にアルミニウム酸化物を原子層蒸着して、３０ｎｍ厚さの下部封止膜用薄膜を蒸着する。
次に、下部封止膜用薄膜の上にエッチングマスクを配置し、下部封止膜用薄膜及び対向電極用導電層を順次に乾式エッチングして対向電極及び下部封止膜を形成する。
乾式エッチングの条件は、電力（ｐｏｗｅｒ）２５０Ｗ、真空（ｖａｃｕｕｍ）７５ｍｔｏｒｒ、使用ガス及びガス流量（ｇａｓ  ｆｌｏｗ）ＢＣｌ３：Ｃｌ２：Ａｒ＝６５：２５：１５ｓｃｃｍ及びエッチング時間８５０秒である。
次いで、下部封止膜上に酸化窒化ケイ素（ＳｉＯＮ）を１６０℃で蒸着して、１４５ｎｍ厚さの上部保護膜を形成して電子素子を製作する。
【００７１】
【化１】
2018107443.tif 000003
【化２】
2018107443.tif 000004
【００７２】
≪実施例２≫
基板上にＩＴＯをスパッタリングで積層して１５０ｎｍ厚さの画素電極を形成する。
次いで、画素電極上にシャドーマスクを配置し、上記化学式Ａで表される化合物を蒸着して５ｎｍ厚さの電荷補助層を形成し、次にｐ型半導体の上記化学式Ｂで表される化合物とｎ型半導体のＣ６０を１：１の体積比になるように共蒸着して、１３０ｎｍ厚さの活性層を形成する。
次いで、シャドーマスクを除去し、活性層及び基板上にＩＴＯを全面蒸着して、７ｎｍ厚さの対向電極用導電層を形成する。
次いで、対向電極用導電層上にアルミニウム酸化物を原子層蒸着して３０ｎｍ厚さの下部封止膜用薄膜を蒸着し、その上に酸化窒化ケイ素（ＳｉＯＮ）を１６０℃で蒸着して、１４５ｎｍ厚さの中間封止膜用薄膜を蒸着する。
次に、中間封止膜用薄膜の上にエッチングマスクを配置し、中間封止膜用薄膜、下部封止膜用薄膜、及び対向電極用導電層を順次に乾式エッチングして、対向電極、下部封止膜、及び中間封止膜を形成する。
中間封止膜用薄膜の乾式エッチングの条件は、電力２５０Ｗ、真空８０ｍｔｏｒｒ、使用ガスＣＦ４、及びガス流量８０ｓｃｃｍ、及びエッチング時間２２０秒であり、下部封止膜用薄膜及び対向電極用導電層の乾式エッチングの条件は、電力２５０Ｗ、真空７５ｍｔｏｒｒ、使用ガス及びガス流量ＢＣｌ３：Ｃｌ２：Ａｒ＝６５：２５：１５ｓｃｃｍ、及びエッチング時間８５０秒である。
次いで、中間封止膜上に酸化窒化ケイ素（ＳｉＯＮ）を１６０℃で蒸着して、１４５ｎｍ厚さの上部保護膜を形成して電子素子を製作する。
【００７３】
≪比較例１≫
基板上にＩＴＯをスパッタリングで積層して１５０ｎｍ厚さの画素電極を形成する。
次いで、画素電極上にシャドーマスクを配置し、上記化学式Ａで表される化合物を蒸着して電荷補助層を形成し、その上にｐ型半導体の上記化学式Ｂで表される化合物とｎ型半導体のＣ６０を１：１の体積比になるように共蒸着して１３０ｎｍ厚さの活性層を形成し、その上にＩＴＯを蒸着して、７ｎｍ厚さの対向電極を形成する。
次いで、対向電極上にアルミニウム酸化物を原子層蒸着して３０ｎｍ厚さの下部封止膜用薄膜を蒸着し、その上に酸化窒化ケイ素（ＳｉＯＮ）を１６０℃で蒸着して、１４５ｎｍ厚さの中間封止膜用薄膜を蒸着する。
次に、中間封止膜用薄膜の上にエッチングマスクを配置し、中間封止膜用薄膜及び下部封止膜用薄膜を順次に乾式エッチングして、下部封止膜及び中間封止膜を形成する。
中間封止膜用薄膜の乾式エッチングの条件は、電力２５０Ｗ、真空８０ｍｔｏｒｒ、使用ガスＣＦ４、及びガス流量８０ｓｃｃｍ、及びエッチング時間２２０秒であり、下部封止膜用薄膜の乾式エッチングの条件は、電力２５０Ｗ、真空７５ｍｔｏｒｒ、使用ガス及びガス流量ＢＣｌ３：Ｃｌ２：Ａｒ＝６５：２５：１５ｓｃｃｍ、及びエッチング時間８５０秒である。
次いで、中間封止膜上に酸化窒化ケイ素（ＳｉＯＮ）を１６０℃で蒸着して、１４５ｎｍ厚さの上部保護膜を形成して電子素子を製作する。
【００７４】
≪評価≫
〈評価１〉
実施例１と比較例１とによる電子素子の比較で、活性層の汚染程度を評価する。
活性層の汚染程度は、ＡＩＴ  ＵＶ（登録商標）（ＫＬＡ−ＴＥＮＣＯＲ  Ｃｏｒｐｏｒａｔｉｏｎ）を使ってパーティクルカウンタ（Ｐａｒｔｉｃｌｅ  ｃｏｕｎｔｅｒ）方法で評価する。
その結果は、図１５及び図１６のとおりである。
【００７５】
図１５は、実施例１による電子素子の活性層のパーティクル分布を示す写真であり、図１６は、比較例１による電子素子の活性層のパーティクル分布を示す写真である。
図１５及び図１６を参照すると、対向電極の形成時にシャドーマスクを使用しない実施例１による電子素子は、対向電極の形成時にシャドーマスクを用いた比較例１による電子素子と比較して、パーティクルの個数が顕著に減少したことを確認できる。
ここで、パーティクルは約１μｍ以上の比較的大きいサイズのパーティクルだけを観察したもので、実施例１による電子素子では、単位面積当たり約８６個のパーティクルが観察される一方、比較例１による電子素子では、単位面積当たり約１１４４個のパーティクルが観察されることが確認できる。
このことから、シャドーマスクを使用しない実施例１による電子素子は、シャドーマスクを用いた比較例１による電子素子と比較して、活性層の汚染程度が大きく低いことを確認できる。
【００７６】
〈評価２〉
実施例１、２、及び比較例１による電子素子の外部量子効率（ＥＱＥ）及び漏洩電流を評価する。
外部量子効率（ＥＱＥ）は、３Ｖ及び４００ｎｍ〜７２０ｎｍの波長領域（λｍａｘ＝５５０ｎｍ）で、「Ｉｎｃｉｄｅｎｔ  Ｐｈｏｔｏｎ  ｔｏ  Ｃｕｒｒｅｎｔ  Ｅｆｆｉｃｉｅｎｃｙ（ＩＰＣＥ）」方法で評価する。
漏洩電流は、暗電流密度（ｄａｒｋ  ｃｕｒｒｅｎｔ  ｄｅｎｓｉｔｙ）から評価し、暗電流密度は−３Ｖ逆バイアス印加時に流れる電流から測定することができる。
【００７７】
その結果は、表１のとおりである。
【表１】
2018107443.tif 000005
【００７８】
表１を参照すると、実施例１、２による電子素子は、比較例１による電子素子と比較して同等な水準の外部量子効率を示す反面、漏洩電流は、約１／５に大きく減少したことを確認できる。
このことから、活性層の汚染程度が大きく低くなった実施例１、２による電子素子は、漏洩電流が大きく低くなると予想される。
【００７９】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【符号の説明】
【００８０】
１０    光電素子
２０    画素電極
３０    活性層
４０    対向電極
４０’    対向電極用導電層
４０ａ    対向電極接続層
５０    封止膜
５１    下部封止膜
５１’    下部封止膜用薄膜
５２    上部封止膜
５２ａ、５２ｂ    光感知素子
５３    中間封止膜
５３’    中間封止膜用薄膜
５５    電荷貯蔵所
６２    下部絶縁膜
６４    上部絶縁膜
７０    色フィルター層
７０ａ、７０ｂ、７０ｃ    （第１〜第３）色フィルター
８５    トレンチ
９０    集光レンズ
１１０    基板
Ａ    活性領域
【図１】
2018107443.tif 000006
【図２】
2018107443.tif 000007
【図３】
2018107443.tif 000008
【図４】
2018107443.tif 000009
【図５】
2018107443.tif 000010
【図６】
2018107443.tif 000011
【図７】
2018107443.tif 000012
【図８】
2018107443.tif 000013
【図９】
2018107443.tif 000014
【図１０】
2018107443.tif 000015
【図１１】
2018107443.tif 000016
【図１２】
2018107443.tif 000017
【図１３】
2018107443.tif 000018
【図１４】
2018107443.tif 000019
【図１５】
2018107443.tif 000020
【図１６】
2018107443.tif 000021