(57)【要約】      （修正有）【課題】簡素な構成で精度の良い周波数変調信号を出力可能とする。【解決手段】入力周波数信号と生成出力周波数信号の位相差及び周波数を検出する位相周波数比較回路１と、位相周波数比較回路１により検出された位相差に応じ充放電電流を発生するチャージポンプ回路２と、チャージポンプ回路２における充放電電流を平滑化し、平滑化電圧を生成するフィルタ６と、平滑化電圧を変調して変調波を生成する変調波発生回路５と、平滑化電圧と変調波発生回路５の出力とを電圧加算し、その加算電圧を、変調波に応じて電流値が変調された電流に変換、出力する電圧電流変換回路３と、電圧電流変換回路３の出力電流に応じて発振する周波数発振回路４と、を具備する。【選択図】図１
2018196006.tif 000002
【特許請求の範囲】
【請求項１】
入力周波数信号と生成出力周波数信号の位相差及び周波数を検出する位相周波数比較回路と、
前記位相周波数比較回路により検出された位相差に応じ充放電電流を発生するチャージポンプ回路と、
前記チャージポンプ回路において発生された充放電電流を平滑化し、平滑化電圧を生成するフィルタと、
前記平滑化電圧を変調して変調波を生成する変調波発生回路と、
前記平滑化電圧と前記変調波発生回路の出力とを電圧加算し、その加算電圧を、前記変調波に応じて変調された電流値に変換し、出力電流として出力する電圧電流変換回路と、
前記電圧電流変換回路の出力電流に応じて発振する周波数発振回路と、
を具備してなることを特徴とする周波数変調装置。
【請求項２】
前記変調波発生回路は、前記平滑化電圧を分圧する抵抗ラダー回路と、前記抵抗ラダー回路の分圧電圧を選択し、選択された分圧電圧を出力するスイッチ回路と、前記スイッチ回路における前記分圧電圧の選択動作を、前記入力周波数信号に応じて制御する出力コード発生回路とを有してなり、
前記電圧電流変換回路は、前記平滑化電圧をバッファ増幅する第１の増幅器と、前記変調波発生回路の出力電圧をバッファ増幅する第２の増幅器と、前記第１の増幅器の出力電圧と前記第２の増幅器の出力電圧の電圧加算と、その加算電圧の電流変換を可能に設けられた複数の抵抗器を用いてなる変換回路用抵抗ブロックと、を有してなることを特徴とする請求項１記載の周波数変調装置。
【請求項３】
前記変換回路用抵抗ブロックを構成する抵抗器の抵抗値の設定によって変調される周波数の変調の深さを設定可能とすることを特徴とする請求項２記載の周波数変調装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数変調装置に係り、特に、構成の簡素化、信号精度の向上等を図ったものに関する。
【背景技術】
【０００２】
周波数を変調する装置であるスペクトラム拡散クロック信号発生回路は、例えば、クロック信号によって生ずるＥＭＩ雑音を除去することができるため、ＥＭＩ雑音が問題とされる様々な装置等において用いられていることは、従来から良く知られている通りである（例えば、特許文献１等参照）。
【０００３】
例えば、図６には、従来のスペクトラム拡散クロック信号発生回路の回路構成例が示されており、以下、同図を参照しつつ、従来回路について説明する。
このスペクトラム拡散クロック信号発生回路は、入力クロック信号と出力クロック信号の位相比較を行う位相比較器６１と、位相比較器６１により得られた位相差に応じた電圧を生成するローパスフィルタ６２と、ローパスフィルタ６２の電圧出力を電流に変換する電圧電流変換回路６３と、電圧電流変換回路６３の出力電流に応じて発振する周波数発振回路６４とを有して構成されたものとなっている。
【０００４】
かかるスペクトラム拡散クロック信号発生回路において、出力周波数ｆoutは下記する式により求められる。
【０００５】
ｆout＝ｉ／２ＣＶ
【０００６】
ここで、ｉは周波数発振回路６４の終段のＭＯＳトランジスタ６４−１，６４−２に流れる電流、Ｃは周波数発振回路６４に設けられた発振用コンデンサ６４−３の容量値、Ｖは周波数発振回路６４に設けられたコンパレータ６４−４，６４−５に印加されるコンパレータ電圧である。
【０００７】
この従来のスペクトラム拡散クロック信号発生回路における周波数変調は、電圧Ｖに、変調波となる振幅ｄＶＲなる電圧を重畳することで行われるようになっている（図７参照）。
この場合、変調の深さや変調周期は、重畳する信号の振幅と周波数を適宜設定することで所望の値とすることが可能である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−２０７８４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述の従来回路においては、変調の深さ（変調度）が小さい場合、ｄＶＲが数μｖとなることがあり、重畳する電圧の十分な精度が確保できなくなる虞がある。重畳する電圧の十分な精度が確保できなくなると、所望の電圧生成が困難となるため、結局、所望の変調波を得ることができず、満足する周波数変調信号が得られなくなるという問題がある。
【００１０】
本発明は、上記実状に鑑みてなされたもので、生成する信号の精度を確保しつつ、簡素な構成で所望する周波数変調信号を得ることのできる周波数変調装置を提供するものである。
【課題を解決するための手段】
【００１１】
上記本発明の目的を達成するため、本発明に係る周波数変調装置は、
入力周波数信号と生成出力周波数信号の位相差及び周波数を検出する位相周波数比較回路と、
前記位相周波数比較回路により検出された位相差に応じ充放電電流を発生するチャージポンプ回路と、
前記チャージポンプ回路において発生された充放電電流を平滑化し、平滑化電圧を生成するフィルタと、
前記平滑化電圧を変調して変調波を生成する変調波発生回路と、
前記平滑化電圧と前記変調波発生回路の出力とを電圧加算し、その加算電圧を、前記変調波に応じて変調された電流値に変換し、出力電流として出力する電圧電流変換回路と、
前記電圧電流変換回路の出力電流に応じて発振する周波数発振回路と、
を具備してなるものである。
【発明の効果】
【００１２】
本発明によれば、簡素な構成で、従来と異なり、平滑化電圧と変調波発生回路の出力とを電圧加算するため変調度によって所望する信号精度が確保困難になるような事が確実に回避でき、所要の精度の周波数変調信号を得ることができるという効果を奏するものである。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態における周波数変調装置の基本構成例を示す構成図である。
【図２】本発明の実施の形態における周波数変調装置の具体回路構成例を示す回路図である。
【図３】図２に示された具体回路例における出力コード発生回路から出力される出力コードの変化特性を模式的に示す模式図である。
【図４】三角波の変調波を生成する概要を示すタイミングチャートである。
【図５】非線形の変調波を生成する概要を示すタイミングチャートである。
【図６】従来のスペクトラム拡散クロック信号発生回路の回路構成例を示す回路図である。
【図７】従来回路の変調特性を概略的に示す特性線図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、図１乃至図５を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における周波数変調装置の基本構成について、図１を参照しつつ説明する。
【００１５】
本発明の実施の形態における周波数変調装置は、位相周波比較回路１と、チャージポンプ回路２と、電圧電流変換回路３と、周波数発振回路４と、変調波発生回路５と、フィルタ６と、を有して構成されたものとなっている。
【００１６】
位相周波数比較回路１においては、入力信号の周波数と出力信号の周波数の位相差の検出が行われ、検出された位相差は、チャージポンプ回路２へ入力される。なお、以下の説明において、説明の便宜上、入力端子１１に入力される信号を「入力周波数信号」、出力端子１２に出力される出力信号を「生成出力周波数信号」と、それぞれ称することとする。
チャージポンプ回路２は、位相周波数比較回路１から入力された位相差に応じた充放電電流を発生する。
【００１７】
フィルタ６は、フィルタ用抵抗器６１とフィルタ用第１及び第２のコンデンサ６２，６３を有して構成されている。
フィルタ用抵抗器６１とフィルタ用第１のコンデンサ６２は、直列接続されて、チャージポンプ回路２の出力段とグランドとの間に、チャージポンプ回路２の出力段からフィルタ用抵抗器６１、フィルタ用第１のコンデンサ６２の順に設けられている。
【００１８】
また、フィルタ用第２のコンデンサ６３は、フィルタ用抵抗器６１とフィルタ用第１のコンデンサ６２に対して並列接続となるように、チャージポンプ回路２の出力段とグランドとの間に設けられている。
【００１９】
フィルタ６においては、チャージポンプ回路２から出力された電圧が平滑化されてほぼ直流電圧（以下、説明の便宜上「平滑化電圧」と称する）とされて、電圧電流変換回路３及び変調波発生回路５へ入力される。
変調波発生回路５においては、フィルタ６を通過した電圧が、入力信号の周波数を基にして分圧されて電圧電流変換回路３へ入力される。
【００２０】
電圧電流変換回路３においては、フィルタ６により得られた平滑化電圧Ｖｃに変調波発生回路５からの出力電圧Ｖｍが加算され、その加算結果に応じた電流が変調電流として出力されるようになっている。
周波数発振回路４においては、電圧電流変換回路３から入力された変調電流とコンデンサとで発振信号が生成される。
【００２１】
ここで、フィルタ６の時定数は、周波数変調周期に対して十分大きな値に設定する。このような設定をすることによって、周波数変調された出力周波数ｆOUTと入力周波数ｆINの比較により得られる平滑化電圧の変動に対して追従できないため、概ね入力周波数信号による電圧で平滑電圧が維持される。
なお、周波数変調周期は、出力コード発生回路５４において、変調出力コードが変化する周期である。
【００２２】
次に、上述した実施の形態における周波数変調装置のより具体的な回路構成例について、図２を参照しつつ説明する。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明は省略し、以下、異なる点を中心に説明することとする。
まず、位相周波数比較回路１、及び、チャージポンプ回路２は、従来から用いられている回路構成と基本的に同一であるので、その詳細な回路構成については図示を省略することとする。
【００２３】
変調波発生回路５は、発生回路用第１の演算増幅器（図２においては「ＺM1」と表記）５１と、抵抗ラダー回路５２と、スイッチ回路５３と、出力コード発生回路５４とに大別されて構成されたものとなっている。
発生回路用第１の演算増幅器５１は、非反転入力端子がチャージポンプ回路２の出力段に接続される一方、反転入力端子は出力端子と共に、抵抗ラダー回路５２の入力端側に位置するラダー用抵抗器５２−１の一端に接続されている。
【００２４】
抵抗ラダー回路５２は、複数のラダー用抵抗器５２−１〜５２−ｎを有して構成されている。
ラダー用抵抗器５２−１〜５２−ｎの数、すなわち、換言すれば、ビット数は、特定の数値に限定される必要はなく任意である。
【００２５】
ラダー用抵抗器５２−１〜５２−ｎは、発生回路用第１の演算増幅器５１の出力端子とグランドとの間に直列接続されて設けられている。
入力端側に位置するラダー用抵抗器５２−１の一端は、発生回路用第１の演算増幅器５１の出力端子に接続される一方、グランド側に位置するラダー用抵抗器５２−ｎの一端はグランドに接続されている。
【００２６】
また、抵抗ラダー回路５２においては、隣接するラダー用抵抗器５２−１〜５２−ｎとの接続点には、次述するスイッチ回路５３のそれぞれ対応する開閉スイッチ５３−１〜５３−ｎの一端が接続されている。
スイッチ回路５３は、抵抗ラダー回路５２に設けられたラダー用抵抗器５２−１〜５２−ｎの数と同数の開閉スイッチ５３−１〜５３−ｎを有して構成されている。かかるスイッチ回路５３は、後述するように、抵抗ラダー回路５２の分圧電圧を選択し、出力するものである。
【００２７】
開閉スイッチ５３−１〜５３−ｎは、例えば、トランジスタで代表される半導体スイッチが好適である。トランジスタを用いた場合、そのオン・オフ（導通・非導通）を制御することによりスイッチとしての機能を実現することができる。
出力コード発生回路５４は、開閉スイッチ５３−１〜５３−ｎのオン・オフ制御を行うものである。かかる出力コード発生回路５４は、入力周波数信号に基づいて、開閉スイッチ５３−１〜５３−ｎのオン・オフのための信号となる出力コードを生成、出力するようになっている（詳細は後述）。
【００２８】
開閉スイッチ５３−１〜５３−ｎは、それぞれ、２つの端子（ノード）間のオン・オフが制御されるようになっており、その２つの端子の内、一方は、対応するラダー用抵抗器５２−１〜５２−ｎの接続点に、他の一方は、共通に接続されると共に、次述する電圧電流変換回路３を構成する変換回路用第２の演算増幅器３２の非反転入力端子に接続されている。
【００２９】
電圧電流変換回路３は、変換回路用第１及び第２の演算増幅器（図２においては、それぞれ「ＺD1」、「ＺD2」と表記）３１，３２と、変換回路用第１乃至第３のＭＯＳトランジスタ（図２においては、それぞれ「ＱD1」、「ＱD2」、「ＱD3」と表記）３３〜３５と、変換回路用第１乃至第３の抵抗器（図２においては、それぞれ「ＲD1」、「ＲD2」、「ＲD3」と表記）３６〜３８とを有して構成されている。
【００３０】
なお、変換回路用第１及び第２のＭＯＳトランジスタ３３，３４には、ＰチャンネルＭＯＳトランジスタが、変換回路用第３のＭＯＳトランジスタ３５には、ＮチャンネルＭＯＳトランジスタが、それぞれ用いられている。
【００３１】
変換回路用第１の演算増幅器３１の出力端子は、変換回路用第１及び第２のＭＯＳトランジスタ３３，３４のゲートに接続され、変換回路用第１のＭＯＳトランジスタ３３のソースには、所要の電源電圧が印加されるようになっている。さらに、変換回路用第１のＭＯＳトランジスタ３３のドレインは、変換回路用第１の演算増幅器３１の非反転入力端子に接続されている。
なお、変換回路用第１の演算増幅器３１の反転入力端子には、フィルタ６により得られた平滑化電圧が印加されるようになっている。
【００３２】
変換回路用第１のＭＯＳトランジスタ３３のドレインとグランドとの間には、変換回路用第２及び第３の抵抗器３７，３８が、変換回路用第１のＭＯＳトランジスタ３３のドレイン側から変換回路用第２及の抵抗器３７、変換回路用第３の抵抗器３８の順に直列接続されて設けられている。
【００３３】
変換回路用第２及び第３の抵抗器３７，３８の相互の接続点は、変換回路用第１の抵抗器３６を介して変換回路用第２の演算増幅器３２の出力端子に接続されている。
変換回路用第２の演算増幅器３２の非反転入力端子には、先に述べたようにスイッチ回路５３の出力段が接続されて、スイッチ回路５３の出力電圧Ｖｍが印加される一方、反転入力端子は出力端子と接続されている。
上述のように設けられた変換回路用第１乃至第３の抵抗器３６〜３８は、変換回路用抵抗ブロック３９構成し、電圧加算用として用いられると共に、電流変換用として用いられる抵抗器となっている。
【００３４】
変換回路用第２のＭＯＳトランジスタ３４のソースには、所要の電源電圧が印加される一方、ドレインは、変換回路用第３のＭＯＳトランジスタ３５のドレイン及びゲートと接続されると共に、次述する周波数発振回路４の発振回路用第２及び第６のＭＯＳトランジスタ４５−２，４５−６のゲートに接続されている。
なお、変換回路用第３のＭＯＳトランジスタ３５のソースは、グランドに接続されている。
【００３５】
周波数発振回路４は、従来回路と同一の構成を有してなるものである。この図２に示された回路構成は、従来の回路構成の一つであり、勿論、これに限定される必要はなく、同様の動作、機能を果たすものであれば、他の回路構成のものを用いても良い。
【００３６】
しかして、図２に示された周波数発振回路４は、発振回路用第１乃至第６のＭＯＳトランジスタ（図２においては、それぞれ、「ＱF1」、「ＱF2」、「ＱF3」、「ＱF4」、「ＱF5」、「ＱF6」と表記）４５−１〜４５−６と、発振回路用第１及び第２のコンパレータ（図２においては、それぞれ「ＺF1」、「ＺF2」）４１，４２と、第１及び第２の否定論理和回路４３，４４とを主たる構成要素として構成されたものとなっている。
【００３７】
この回路構成例においては、発振回路用第１、第３，及び、第４の各ＭＯＳトランジスタ４５−１，４５−３，４５−５に、ＰチャンネルＭＯＳトランジスタが、発振回路用第２、第５、及び、第６の各ＭＯＳトランジスタ４５−２，４５−５，４５−６に、ＮチャンネルＭＯＳトランジスタが、それぞれ用いられている。
【００３８】
発振回路用第１のＭＯＳトランジスタ４５−１は、ソースに所要の電源電圧が印加される一方、ドレインはゲートと相互に接続されると共に、発振回路用第２のＭＯＳトランジスタ４５−２のドレイン及び発振回路用第３のＭＯＳトランジスタ４５−３のゲートに接続されている。
発振回路用第２のＭＯＳトランジスタ４５−２のソースは、グランドに接続されている。
【００３９】
発振回路用第３乃至第６のＭＯＳトランジスタ４５−３〜４５−６は、電源とグランドとの間に、電源側から発振回路用第３、第４、第５、及び、第６のＭＯＳトランジスタ４５−３、４５−４、４５−５、４５−６の順に直列接続されて設けられている。
【００４０】
すなわち、発振回路用第３のＭＯＳトランジスタ４５−３のソースには、所要の電源電圧が印加される一方、ドレインは、発振回路用第４のＭＯＳトランジスタ４５−４のソースに接続され、発振回路用第４のＭＯＳトランジスタ４５−４のドレインは、発振回路用第５のＭＯＳトランジスタ４５−５のドレインに接続されている。
【００４１】
そして、発振回路用第５のＭＯＳトランジスタ４５−５のソースは、発振回路用第６のＭＯＳトランジスタ４５−６のドレインに接続され、発振回路用第６のＭＯＳトランジスタ４５−６のソースは、グランドに接続されている。
発振回路用第４及び第５のＭＯＳトランジスタ４５−４，４５−５のドレインとグランドとの間には、発振用コンデンサ４６が接続されている。
【００４２】
また、発振回路用第４のＭＯＳトランジスタ４５−４のゲートと、発振回路用第５のＭＯＳトランジスタ４５−５のゲートは、相互に接続されて出力端子１２に接続されると共に、第１の否定論理和回路４３の出力端子及び第２の否定論理和回路４４の一方の入力端子に接続されている。
なお、出力端子１２は、位相周波数比較回路１の他方の入力段に接続されて、生成出力周波数信号がフィードバックされるようになっている。
【００４３】
発振回路用第１のコンパレータ４１の反転入力端子と発振回路用第２のコンパレータ４２の非反転入力端子は、相互に接続されると共に、発振回路用第４及び第５のＭＯＳトランジスタ４５−４，４５−５のドレインに接続される一方、発振回路用第１のコンパレータ４１の非反転入力端子と発振回路用第２のコンパレータ４２の反転入力端子間には、所定電圧Ｖが印加されるようになっている。
【００４４】
また、発振回路用第１のコンパレータ４１の出力端子は、第１の否定論理和回路４３の一方の入力端子に接続され、発振回路用第２のコンパレータ４２の出力端子は、第２の否定論理和回路４４の一方の入力端子に接続されている。
第１及び第２の否定論理和回路４３，４４は、上述のように接続されてラッチ回路を構成している。
【００４５】
次に、かかる構成における動作について説明する。
図１の基本回路構成例において説明したように、フィルタ６により直流電圧に平滑されたチャージポンプ回路２の出力電圧は、変調波発生回路５の発生回路用第１の演算増幅器５１にバッファ増幅されて抵抗ラダー回路５２へ印加される。
【００４６】
出力コード発生回路５４は、入力周波数信号の周波数ｆINに応じて、スイッチ回路５３の開閉スイッチ５３−１〜５３−ｎのオン・オフを制御し、抵抗ラダー回路５２からは、その開閉スイッチ５３−１〜５３−ｎのオン・オフに応じた電圧Ｖｍが、スイッチ回路５３を介して選択、出力される。
【００４７】
スイッチ回路５３を介して抵抗ラダー回路５２から出力された電圧Ｖｍは、電圧電流変換回路３の変換回路用第２の演算増幅器３２によりバッファ増幅され、変換回路用第１の抵抗器３６を介して変換回路用第２及び第３の抵抗器３７，３８の接続点に印加される。
【００４８】
一方、フィルタ６により得られた平滑化電圧Ｖｃは、変換回路用第１の演算増幅器３１にも入力され、バッファ増幅されて変換回路用第１及び第２のＭＯＳトランジスタ３３，３４のゲートに印加される。
【００４９】
その結果、平滑化電圧Ｖｃにより電圧電流変換され、かつ、変調された電流Ｉrが生成され、変換回路用第１のＭＯＳトランジスタ３３のドレインに流れることとなる。
このように、電圧電流変換回路３は、電圧電流変換により、電流値が変調波である平滑化電圧Ｖｃにより変調された電流Ｉrを出力する。
この電流Ｉrは、概ね下記する式１で求められる値となる。
【００５０】
Ｉr＝｛（１＋Ｒ１／Ｒ）Ｖｃ−Ｖｍ｝／（Ｒ＋２Ｒ１）・・・式１
【００５１】
ここで、Ｒ＝Ｒ２＝Ｒ３、Ｖｍは抵抗ラダー回路５２の出力電圧（以下、説明の便宜上「ラダー出力電圧」と称する）、Ｖｃは平滑化電圧である。また、Ｒ１は変換回路用第１の抵抗器３６の抵抗値、Ｒ２は変換回路用第２の抵抗器３７の抵抗値、Ｒ３は変換回路用第３の抵抗器３８の抵抗値である。
【００５２】
また、ラダー出力電圧Ｖｍは、平滑化電圧Ｖｃを抵抗ラダー回路５２で分圧した電圧であるので、抵抗ラダー回路５２の抵抗比をＮとすれば、上述の式１は、下記する式２に書き換えることができる。
【００５３】
Ｉr＝Ｖｃ×（１＋Ｒ１／Ｒ−Ｎ）／（Ｒ＋２Ｒ１）・・・式２
【００５４】
この電流Ｉrは、変換回路用第２のＭＯＳトランジスタ３４にミラーされ、周波数発振回路４の電流となる。
電流Ｉrは、変調された電流であるため、周波数発振回路４において発生せしめられる周波数信号は、変調された周波数信号として出力される。
この周波数発振回路４から出力される生成出力周波数信号の周波数は、下記する式３で求められるものとなる。
【００５５】
ｆOUT＝Ｉr／２ＣＶ・・・式３
【００５６】
ここで、Ｖは発振回路用第１のコンパレータ４１の非反転入力端子と発振回路用第２のコンパレータ４２の反転入力端子との間に印加される電圧、Ｃは発振用コンデンサ４６の容量値である。
【００５７】
先の式１より、ラダー出力電圧ＶｍがＶｍ’に変化した際に、電流ＩrがＩr’であるとすると、下記する式４が得られる。
【００５８】
Ｉr’＝｛（１＋Ｒ１／Ｒ）Ｖｃ−Ｖｍ’｝／（Ｒ＋２Ｒ１）・・・式４
【００５９】
ラダー出力電圧ＶｍがＶｍ＝０Ｖの時、Ｉr＝Ｉoと仮定し、式１と式４より下記する式５が得られる。
【００６０】
Ｒ１＝Ｒ｛（Ｖｍ’／Ｖｃ）／（１−Ｉr’／Ｉo）−１｝・・・式５
【００６１】
この式５において、変調の深さ（変調度）となるＩo、及び、Ｉr’、並びに、Ｖｃ、及び、Ｖｍ’に、所望の値を代入することにより、設定されるべきＲ１とＲの値を求めることができ、任意の変調の深さ（変調度）の設定が可能となる。
【００６２】
具体的な数値例を示せば、例えば、Ｖｃ＝２Ｖが平滑化電圧のセンター値（但し、Ｖｍ＝１Ｖ時）とし、Ｖｍ’＝１Ｖの時に電流変化量を３％とすると、式５より下記する式６が得られる（ラダー出力電圧Ｖｍが０Ｖから１Ｖへの変化で３％、１Ｖから２Ｖへの変化で３％の電流変化となり、その結果、変調の深さは±３％となる）。
【００６３】
Ｒ１＝Ｒ［１／｛２（１−１.０３）｝−１］・・・式６
【００６４】
さらに、この式６を整理すると下記する式７となる。
【００６５】
Ｒ１＝（９４／６）Ｒ・・・式７
【００６６】
結局、抵抗器の定数の設定ができることとなる。
【００６７】
次に、出力コード発生回路５４における変調波（出力コード）の生成動作について、図３乃至図５を参照しつつ説明する。
本発明の実施の形態における出力コード発生回路５４は、以下に説明するように、三角形の変調波と非線形の変調波が択一的に出力可能としたものとなっている。
【００６８】
最初に、三角波の変調波の生成、出力動作について説明する。
出力コード発生回路５４は、入力周波数信号の周期と抵抗ラダー回路５２のビット数に応じて入力周波数ｆINを分周し、その分周信号を基にアップ・ダウンカウンター（図示せず）によって出力コードが発生されるよう構成されたものとなっている。すなわち、出力コード発生回路５４は、入力周波数信号を基に所望の値に分周して変調周期を可変可能に構成されたものとなっている。
【００６９】
より具体的には、出力コード発生回路５４においては、入力周波数信号の周波数ｆINに対してアップ・ダウンカウンター（図示せず）のカウンター値を順次上げてゆき、最大ビットに達したところで、逆にダウンカウントしてゆきカウンター値を下げてゆく動作を繰り返すことで、図３において点線の特性線で示されたような三角形の変調波が出力されるものとなっている。
【００７０】
図４には、上述のカウンタ動作におけるタイミングチャートが示されており、以下、同図について説明する。
出力コード発生回路５４においては、内部において、入力クロックと出力コード生成クロックの２種類のクロックが生成されるようになっている。
【００７１】
入力クロックは、アップ・ダウンカウンター（図示せず）のカウンタ動作に必要とされるもので、全てのカウンタ動作の基本となるクロックである。
出力コード生成クロックは、上述の入力クロックを基に生成され、出力コードを生成、出力するタイミングを決定するクロックとして用いられるものである。  
【００７２】
すなわち、アップ・ダウンカウンター（図示せず）のアップカウント、ダウンカウント動作は、入力クロックに同期して行われる一方、出力コードは、出力コード生成クロックに同期して出力されるものとなっている。
この場合、アップ・ダウンカウンター（図示せず）から出力されるカウント値（カウンター出力コード）が１カウントづつアップ、又は、ダウンする毎に、最終的に得られる変調波のコード（変調出力コード）が変化するものとなっている（図４参照）。
【００７３】
また、出力コード発生回路５４においては、所定の動作切替設定を行うことで、アップ・ダウンカウンター（図示せず）のカウンター値に所望の重み付けが可能となっている。
この場合、出力コード発生回路５４において、アップ・ダウンカウンター（図示せず）は、そのカウンター値に所定の重み付けをしながらカウンター値を上げてゆき、最大ビットに達したところで、逆にダウンカウントしてゆき、カウンター値を下げてゆく動作を繰り返すこととなり、図３において実線の特性線で示されたような階段状の変化を示す所定の非線形の変調波を生成することも可能となっている。
【００７４】
なお、上述の出力コード発生回路５４におけるカウンタ動作での重み付けは、例えば、予め所定値を設定しておくことで、別途マイクロコンピュータやメモリーを要することなく実現可能であり、小規模な回路となる。
また、上述のように三角形と非線形の選択を可能とすることで、変調波の選択の幅を広げ、汎用性の高い回路が提供されることとなる。
【００７５】
この非線形の変調波を生成する場合、アップ・ダウンカウンター（図示せず）のアップカウント、ダウンカウント動作は、入力クロックに同期して行われる一方、出力コードは、出力コード生成クロックに同期して出力されるのは、先の三角形の変調波を生成する場合と同様である（図５参照）。
【００７６】
但し、アップ・ダウンカウンター（図示せず）から出力されるカウント値（カウンター出力コード）が１カウントづつのアップ、又は、ダウンに対する、変調出力コードの変化は、先の三角形の変調波の生成の場合と異なり、一律ではなく、上述した重み付けに対応して変化するものとなっている（図５参照）。
【産業上の利用可能性】
【００７７】
簡素な構成で精度の良好な周波数変調信号の出力が所望されるスペクトラム拡散クロック信号発生回路に適用できる他、通信用ＦＭ変調器にも適用可能である。
【符号の説明】
【００７８】
１…位相周波数比較回路
２…チャージポンプ回路
３…電圧電流変換回路
４…周波数発振回路
５…変調波発生回路
６…フィルタ
【図１】
2018196006.tif 000003
【図２】
2018196006.tif 000004
【図３】
2018196006.tif 000005
【図４】
2018196006.tif 000006
【図５】
2018196006.tif 000007
【図６】
2018196006.tif 000008
【図７】
2018196006.tif 000009