(57)【要約】【課題】炭化珪素半導体装置の界面準位密度を効果的に低減し、高いチャネル移動度を実現する。【解決手段】炭化珪素半導体装置は、第１導電型の炭化珪素半導体基板１と、前記炭化珪素半導体基板１のおもて面に設けられた、酸化膜、窒化膜または酸窒化膜のうち、いずれか１つまたは複数からなるゲート絶縁膜１２と、前記ゲート絶縁膜１２上に設けられた多結晶シリコンからなるゲート電極１３とを備える。また、前記炭化珪素半導体基板１との界面における前記ゲート絶縁膜１２のフッ素の濃度は、１×１０19ａｔｏｍｓ／ｃｍ3以上である。【選択図】図１
2018056353.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の炭化珪素半導体基板と、
前記炭化珪素半導体基板のおもて面に設けられた、酸化膜、窒化膜または酸窒化膜のうち、いずれか１つまたは複数からなるゲート絶縁膜と、
前記ゲート絶縁膜上に設けられた多結晶シリコンからなるゲート電極と、
を備え、
前記炭化珪素半導体基板との界面における前記ゲート絶縁膜のフッ素の濃度が、１×１０19ａｔｏｍｓ／ｃｍ3以上であることを特徴とする炭化珪素半導体装置。
【請求項２】
前記ゲート電極中のフッ素の濃度が、１×１０18ａｔｏｍｓ／ｃｍ3以下であることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項３】
炭化珪素半導体基板のおもて面に、酸化膜、窒化膜または酸窒化膜のうち、いずれか１つまたは複数からなるゲート絶縁膜を形成する第１工程と、
前記ゲート絶縁膜上に多結晶シリコンからなるゲート電極を形成する第２工程と、
前記ゲート電極にフッ素をイオン注入する第３工程と、
熱処理によって前記フッ素を前記ゲート絶縁膜、および前記ゲート絶縁膜と前記炭化珪素半導体基板との界面へ拡散させる第４工程と
を含むことを特徴とする炭化珪素半導体装置の製造方法。
【請求項４】
前記第２工程は、水蒸気または水素を含む環境下における酸化または熱処理を含むことを特徴とする請求項３に記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記第３工程において、前記イオン注入の加速エネルギーは２０ｋｅＶ〜５０ｋｅＶであり、前記フッ素のピーク濃度は１×１０19／ｃｍ3〜１×１０22／ｃｍ3であることを特徴とする請求項３または４に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）基板を用いた次世代半導体デバイスの研究開発が進められている。炭化珪素はシリコン（Ｓｉ）と同様に熱酸化で絶縁膜を形成可能であるが、結晶面や酸化方法によってＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）界面（ゲート絶縁膜と炭化珪素基板との界面）のチャネル移動度が異なるという特性がある。
【０００３】
炭化珪素の酸化方法には、酸化種として乾燥酸素（Ｏ2）を用いるドライ酸化、酸化種として水蒸気（Ｈ2Ｏ）を用いるウェット酸化等がある。また、炭化珪素基板の（０００−１）面、（１１−２０）面は、ウェット酸化すると（０００１）面に比べ高いチャネル移動度を示すとされている。本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数をあらわしている。なお、チャネル移動度を代替的に評価する指標として界面準位密度があり、一般的には、界面準位密度が小さい方がチャネル移動度は大きくなる傾向が知られている。
【０００４】
このような炭化珪素の熱酸化に関し、炭化珪素基板の酸素または加湿酸素中での熱酸化に続き、水素（Ｈ2）によりアニールする工程と、不活性ガスによりアニールする工程を有することを特徴とするヒステリシスおよびフラットバンドシフトを低減する炭化珪素基板上の炭化珪素の熱酸化膜の改善法がある（例えば、特許文献１参照）。
【０００５】
また、界面準位密度の低減に関し、炭化珪素基板の（０００−１）面をＨ2ＯガスとＯ2ガス、または、Ｈ2ＯガスとＯ2ガスと不活性ガスからなるウェット雰囲気で酸化した後、Ｈ2ガスを含んだ雰囲気で熱処理することにより界面準位密度を低減する方法がある（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平９−１９９４９７号公報
【特許文献２】特許第４３７４４３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
炭化珪素基板の（０００−１）面または（１１−２０）面をウェット雰囲気で酸化することで得られたＭＯＳ界面の界面準位密度は、後工程での熱処理で大きくなり、ＭＯＳ界面特性が劣化することが知られている。この熱処理には、例えばコンタクトメタルと炭化珪素の反応層を形成し、オーミックコンタクトを形成するための８００℃から１０００℃程度の熱処理がある。
【０００８】
ここで、ウェット雰囲気の酸化で界面準位密度が低減されるのは、水素あるいは水酸基（−ＯＨ）が界面準位を終端するためであるといわれている。このため、後工程の熱処理により、終端している水素あるいは水酸基が脱離することにより界面準位密度が大きくなり、ＭＯＳ界面特性が劣化するものと推測されている。
【０００９】
以上のように、従来技術では、炭化珪素基板の（０００−１）面または（１１−２０）面をウェット酸化しＭＯＳ界面の界面準位密度を低減しても、後工程での熱処理により界面準位密度が大きくなるため、チャネル移動度を高くすることは難しかった。
【００１０】
この発明は、上述した従来技術による問題点を解消するため、界面準位密度を効果的に低減し、高いチャネル移動度を実現する炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。第１導電型の炭化珪素半導体基板のおもて面に、酸化膜、窒化膜または酸窒化膜のうち、いずれか１つまたは複数からなるゲート絶縁膜が設けられる。前記ゲート絶縁膜上に多結晶シリコンからなるゲート電極が設けられる。また、前記炭化珪素半導体基板との界面における前記ゲート絶縁膜のフッ素の濃度が、１×１０19ａｔｏｍｓ／ｃｍ3以上である。
【００１２】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記ゲート電極中のフッ素の濃度が、１×１０18ａｔｏｍｓ／ｃｍ3以下であることを特徴とする。
【００１３】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、炭化珪素半導体基板のおもて面に、酸化膜、窒化膜または酸窒化膜のうち、いずれか１つまたは複数からなるゲート絶縁膜を形成する第１工程を行う。次に、前記ゲート絶縁膜上に多結晶シリコンからなるゲート電極を形成する第２工程を行う。次に、前記ゲート電極にフッ素をイオン注入する第３工程を行う。次に、熱処理によって前記フッ素を前記ゲート絶縁膜、および前記ゲート絶縁膜と前記炭化珪素半導体基板との界面へ拡散させる第４工程を行う。
【００１４】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第２工程は、水蒸気または水素を含む環境下における酸化または熱処理を含むことを特徴とする。
【００１５】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第３工程において、前記イオン注入の加速エネルギーは２０ｋｅＶ〜５０ｋｅＶであり、前記フッ素のピーク濃度は１×１０19／ｃｍ3〜１×１０22／ｃｍ3であることを特徴とする。
【００１６】
上述した発明によれば、ゲート電極にフッ素をイオン注入し、熱処理でゲート絶縁膜と炭化珪素半導体基体の界面へフッ素を拡散させる。これにより、界面準位を終端している水素あるいは水酸基を、より安定なフッ素で置き換えることができ、後工程の熱処理でＭＯＳ界面特性が劣化することを防止できる。このため、本発明にかかる炭化珪素半導体装置は、界面準位密度を効果的に低減し、高いチャネル移動度を実現することができる。
【００１７】
また、ゲート絶縁膜と炭化珪素半導体基体の界面におけるフッ素の濃度は１×１０19ａｔｏｍｓ／ｃｍ3以上である。このフッ素の濃度により、界面準位を終端している水素あるいは水酸基を十分にフッ素で置き換えることができる。
【００１８】
また、フッ素のイオン注入の加速エネルギーは２０ｋｅＶ〜５０ｋｅＶである。これにより、イオン注入時にフッ素がゲート電極を突き抜けないようにすることができる。また、イオン注入時のフッ素のピーク濃度は、１×１０19／ｃｍ3〜１×１０22／ｃｍ3である。これにより、熱処理でゲート絶縁膜と炭化珪素半導体基体の界面へフッ素を十分供給できる。
【発明の効果】
【００１９】
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、界面準位密度を効果的に低減し、高いチャネル移動度を実現するという効果を奏する。
【図面の簡単な説明】
【００２０】
【図１】実施の形態にかかるＭＯＳＦＥＴの構成を示す断面図である。
【図２】実施の形態にかかるＭＯＳＦＥＴの製造途中の状態を示す断面図である（その１）。
【図３】実施の形態にかかるＭＯＳＦＥＴの製造途中の状態を示す断面図である（その２）。
【図４】実施の形態にかかるＭＯＳＦＥＴの製造途中の状態を示す断面図である（その３）。
【図５】実施の形態にかかるＭＯＳＦＥＴの製造途中の状態を示す断面図である（その４）。
【図６】実施の形態にかかるＭＯＳＦＥＴの製造途中の状態を示す断面図である（その５）。
【図７】実施の形態にかかるＭＯＳＦＥＴの製造途中の状態を示す断面図である（その６）。
【図８】実施の形態にかかるＭＯＳＦＥＴの製造途中の状態を示す断面図である（その７）。
【図９】実施の形態にかかるＭＯＳＦＥＴの製造途中の状態を示す断面図である（その８）。
【図１０Ａ】実施の形態にかかるＭＯＳＦＥＴにおけるＰｏｌｙ−Ｓｉ／ＳｉＯ2／ＳｉＣ積層構造の２次イオン質量分析法による熱処理前のフッ素濃度測定結果を示すグラフである。
【図１０Ｂ】実施の形態にかかるＭＯＳＦＥＴにおけるＰｏｌｙ−Ｓｉ／ＳｉＯ2／ＳｉＣ積層構造の２次イオン質量分析法による熱処理後のフッ素濃度測定結果を示すグラフである。
【図１１】本発明にかかる複雑なＭＯＳゲート構造を有する半導体装置の一例を示す断面図である。
【発明を実施するための形態】
【００２１】
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。＋および−を含めたｎやｐの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００２２】
（実施の形態）
実施の形態においては、炭化珪素半導体装置について、ＭＯＳＦＥＴの構造を例に説明する。図１は、実施の形態にかかるＭＯＳＦＥＴの構成を示す断面図である。図１に示すように、実施の形態にかかるＭＯＳＦＥＴは、ｐ+型炭化珪素基板（第１導電型の炭化珪素半導体基板）１の第１主面（おもて面）、例えば（０００−１）面にｐ型エピタキシャル膜２が堆積されている。
【００２３】
ｐ+型炭化珪素基板１は、ｐ型の不純物がドーピングされた炭化珪素単結晶基板である。ｐ型エピタキシャル膜２は、ｐ+型炭化珪素基板１よりも低い不純物濃度で、ｐ型の不純物がドーピングされている低濃度ｐ型ドリフト層である。以下、ｐ+型炭化珪素基板１とｐ型エピタキシャル膜２とを併せて炭化珪素半導体基体とする。
【００２４】
ｐ型エピタキシャル膜２の、ｐ+型炭化珪素基板１に対して反対側の表面にｎ+型ドレイン領域７、ｎ+型ソース領域８およびｐ+型グラウンド領域９が選択的に設けられる。ｎ+型ソース領域８およびｐ+型グラウンド領域９は互いに接するように配置され、ｎ+型ドレイン領域７は、ｎ+型ソース領域８およびｐ+型グラウンド領域９と離れて設けられる。
【００２５】
ｎ+型ドレイン領域７とｎ+型ソース領域８との間のｐ型エピタキシャル膜２の表面、ｎ+型ドレイン領域７の表面、およびｎ+型ソース領域８の表面には、ゲート絶縁膜１２を介して、多結晶シリコン（Ｐｏｌｙ−Ｓｉ）からなるゲート電極１３が設けられる。ゲート絶縁膜１２は、酸化膜、窒化膜または酸窒化膜からなり、単層でもよいし、多層でもよい。
【００２６】
また、ｎ+型ドレイン領域７の表面にドレイン電極となる反応層１５が設けられ、ｎ+型ソース領域８の表面、およびｐ+型グラウンド領域９の表面には、ソース電極となる反応層１５が設けられる。
【００２７】
また、ゲート電極１３および反応層１５の表面にパッド電極１６が設けられ、反応層１５の外側（ゲート電極１３と反対側）には、フィールド酸化膜１０が設けられる。また、ｐ+型炭化珪素基板１の裏面には裏面電極１７が設けられる。
【００２８】
ゲート絶縁膜１２は、炭化珪素半導体基体との界面にフッ素（Ｆ2）がイオン注入により注入されている。フッ素の濃度は、例えば、１×１０19ａｔｏｍｓ／ｃｍ3以上である。これにより、炭化珪素半導体基体とゲート絶縁膜１２との良好な界面を形成した後、界面準位を終端している水素あるいは水酸基を、より安定なフッ素で置き換えることができる。このため、後工程の熱処理でのＭＯＳ界面特性が劣化することを防止できる。また、ゲート電極１３中のフッ素の濃度は、１×１０18ａｔｏｍｓ／ｃｍ3以下である。
【００２９】
（実施の形態にかかるＭＯＳＦＥＴの製造方法）
次に、実施の形態にかかるＭＯＳＦＥＴの製造方法について説明する。図２〜図９は、実施の形態にかかるＭＯＳＦＥＴの製造途中の状態を示す断面図である。図２〜図９は、炭化珪素（０００−１）面上へＭＯＳＦＥＴを製造する際の工程１〜９を説明するための工程毎の断面図である。
【００３０】
（１）工程１
まず、図２に示すように、ｐ+型４Ｈ−ＳｉＣ（０００−１）基板１（（０００−１）面から０〜８度オフ基板、好ましくは０〜４度オフ基板）上に、アクセプター密度１×１０16／ｃｍ3のｐ型エピタキシャル膜２を成長させる。
【００３１】
（２）工程２
次に、図３に示すように、ｐ型エピタキシャル膜２の表面上に減圧ＣＶＤ（化学気相蒸着：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により厚さ１μｍの二酸化珪素（ＳｉＯ2）膜を堆積し、フォトリソグラフィによりパターン加工してマスク３を形成する。その後、例えば、リン（Ｐ）イオン４を基板温度５００℃、加速エネルギー４０ｋｅＶ〜２５０ｋｅＶで、不純物濃度が２×１０20／ｃｍ3となるように多段イオン注入する。図３において、リンがイオン注入された領域はハッチングされた領域である。
【００３２】
（３）工程３
次に、図４に示すように、マスク３を除去し表面上に減圧ＣＶＤ法により、厚さ１μｍのＳｉＯ2膜を堆積し、フォトリソグラフィによりパターン加工してマスク５を形成する。その後、例えば、アルミニウム（Ａｌ）イオン６を基板温度５００℃、加速エネルギー４０ｋｅＶ〜２００ｋｅＶで、不純物濃度が２×１０20／ｃｍ3となるように多段イオン注入する。図４において、アルミニウムがイオン注入された領域は、リンがイオン注入された領域より薄くハッチングされた領域である。
【００３３】
（４）工程４
次に、図５に示すように、マスク５を除去しアルゴン雰囲気中にて１６００℃で５分間にわたる活性化アニールを行ってｎ+型ドレイン領域７、ｎ+型ソース領域８、およびｐ+型グラウンド領域９を形成する。
【００３４】
（５）工程５
次に、図６に示すように、減圧ＣＶＤ法により厚さ０．５μｍのフィールド酸化膜１０を堆積し、フォトリソグラフィとウェットエッチングによりフィールド酸化膜１０の一部を除去してアクティブ領域１１を形成する。
【００３５】
（６）工程６
次に、図７に示すように、１０００℃のウェット酸化を３０分間行い、厚さ１００ｎｍのゲート絶縁膜１２を形成する。ゲート絶縁膜１２形成後に水素あるいは水蒸気を含んだ雰囲気でＰＯＡ（Ｐｏｓｔ  Ｏｘｉｄａｔｉｏｎ  Ａｎｎｅａｌｉｎｇ）を実施してもよい。
【００３６】
ゲート絶縁膜１２は、水素あるいは水酸基で界面準位が終端されていればよく、ドライ酸化、亜酸化窒素（Ｎ2Ｏ）、一酸化窒素（ＮＯ）による熱酸窒化あるいは堆積膜に水素あるいは水蒸気を含んだ雰囲気でＰＯＡを実施したものでもよい。ゲート絶縁膜１２の堆積方法は、ＣＶＤ法によってシラン（ＳｉＨ4）やＴＥＯＳ（テトラエトキシシラン：Ｔｅｔｒａｅｔｈｙｌ  Ｏｒｔｈｏｓｉｌｉｃａｔｅ  Ｓｉ（ＯＣ2Ｈ5）4）を用いた方法があるが、特に限定されない。
【００３７】
その後、ゲート絶縁膜１２上には、減圧ＣＶＤ法によって多結晶シリコンを０．５μｍの厚さで堆積し、フォトリソグラフィによりパターン加工してゲート電極１３を形成する。その後、フッ素イオンを室温で、加速エネルギー３０ｋｅＶ、ピーク濃度が１×１０20／ｃｍ3になるようにイオン注入する。フッ素のイオン注入の加速エネルギーはゲート電極１３を突き抜けない条件であればよく２０ｋｅＶ〜５０ｋｅＶが好ましい。フッ素のピーク濃度は熱処理で十分にゲート絶縁膜１２と炭化珪素半導体基体の界面へフッ素が供給できる濃度であればよく、１×１０19／ｃｍ3〜１×１０22／ｃｍ3が好ましい。
【００３８】
フッ素を注入した後には、窒素（Ｎ2）雰囲気で１０００℃、１０分の熱処理を実施する。熱処理の雰囲気は不活性ガスであればよく、窒素、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）の何れでもよい。熱処理の温度と時間はゲート絶縁膜１２と炭化珪素半導体基体の界面へフッ素が拡散できればよく、温度は８００℃〜１２００℃が好ましく、時間は１分〜６０分が好ましい。このように、実施の形態では、ゲート電極１３にフッ素をイオン注入し、熱処理でゲート絶縁膜１２と炭化珪素半導体基体の界面へフッ素を拡散させる。
【００３９】
（７）工程７
次に、図８に示すように、フォトリソグラフィとフッ酸（ＨＦ）エッチングによりｎ+型ドレイン領域７、ｎ+型ソース領域８およびｐ+型グラウンド領域９上にコンタクトホールを形成し、その上から厚さ１０ｎｍのアルミニウムとさらに６０ｎｍのニッケル（Ｎｉ）を蒸着し、リフトオフによりパターン加工してコンタクトメタル１４を形成する。
【００４０】
（８）工程８
次に、図９に示すように、オーミックコンタクトアニールとして８００〜１０００℃、２〜５分間程度アニールし、コンタクトメタル１４と炭化珪素の反応層１５を形成する。
【００４１】
（９）工程９
次に、炭化珪素ＭＯＳＦＥＴの構成を示す断面図である図１に示すように、表面にアルミニウムを３００ｎｍ蒸着し、フォトリソグラフィとリン酸（Ｈ3ＰＯ4）エッチングによりゲート電極１３および反応層１５上にパッド電極１６を形成し、裏面にアルミニウムを１００ｎｍ蒸着し裏面電極１７を形成する。
【００４２】
ここで、図２〜図９に示した炭化珪素ＭＯＳＦＥＴの製造方法によって作製された炭化珪素ＭＯＳＦＥＴの特性を評価したところ、チャネル移動度は約６７ｃｍ2／Ｖｓと高い値を示した。チャネル移動度が高いため、界面準位密度が小さいと考えられる。
【００４３】
（比較例）
実施の形態における工程６において、フッ素のイオン注入とその後の熱処理を行わない以外は実施の形態と同様の製造方法で炭化珪素ＭＯＳＦＥＴを作製し、特性を評価したところ、チャネル移動度は約５８ｃｍ2／Ｖｓと低い値であった。このように、ゲート電極１３にフッ素をイオン注入し、熱処理することによって高いチャネル移動度が得られることがわかった。
【００４４】
次にフッ素のイオン注入とその後の熱処理によって、高いチャネル移動度が得られたＰｏｌｙ−Ｓｉ／ＳｉＯ2／ＳｉＣ積層構造（例えば、ゲート電極１３／ゲート絶縁膜１２／ｐ型エピタキシャル膜２）のフッ素濃度を２次イオン質量分析法（ＳＩＭＳ:Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）によって測定した結果を示す。
【００４５】
図１０Ａは、実施の形態にかかるＭＯＳＦＥＴにおけるＰｏｌｙ−Ｓｉ／ＳｉＯ2／ＳｉＣ積層構造の２次イオン質量分析法による熱処理前のフッ素濃度測定結果を示すグラフである。また、図１０Ｂは、実施の形態にかかるＭＯＳＦＥＴにおけるＰｏｌｙ−Ｓｉ／ＳｉＯ2／ＳｉＣ積層構造の２次イオン質量分析法による熱処理後のフッ素濃度測定結果を示すグラフである。具体的には、上記工程６に準じて（０００−１）面のｐ型炭化珪素基板１にウェット酸化によるゲート絶縁膜１２の形成、ゲート電極１３の形成、フッ素のイオン注入とその後の熱処理を実施することで形成した積層膜に対し、ＳＩＭＳ分析を行った結果である。
【００４６】
図１０Ａおよび図１０Ｂにおいて、左縦軸はフッ素濃度であり、単位は、ａｔｏｍｓ／ｃｍ3であり、右縦軸は、酸素の二次イオン強度であり、単位は、総計（ｃｏｕｎｔｓ）である。また、横軸は分析深さ（例えば、ゲート絶縁膜１２からの深さ）であり、単位はｎｍである。また、ＳＩＭＳの１次イオン種としては、セシウム（Ｃｓ）を用いた。
【００４７】
図１０Ａ、図１０Ｂにおいて、分析深さ５００ｎｍ〜６００ｎｍ付近がＯの２次イオン強度が高くＳｉＯ2の層であり、それより分析深さが浅い部分はＰｏｌｙ−Ｓｉの層であり、深い部分はＳｉＣの層である。図１０Ａに示すように熱処理前は、Ｐｏｌｙ−Ｓｉにイオン注入したＦのピーク濃度は１×１０20ａｔｏｍｓ／ｃｍ3程度である。これが熱処理によりＳｉＯ2中へ拡散することで図１０Ｂに示すようにＦのピーク濃度は１×１０18／ｃｍ3以下まで減少する。熱処理後のＳｉＯ2中のＦの濃度は１×１０19ａｔｏｍｓ／ｃｍ3以上であり、図１０ＢよりＳｉＯ2／ＳｉＣ界面にも高濃度のフッ素が存在していることが確認できた。
【００４８】
なお、ＳｉＯ2／ＳｉＣ界面のフッ素の濃度は１×１０19ａｔｏｍｓ／ｃｍ3以上であることが好ましい。１×１０19ａｔｏｍｓ／ｃｍ3より少なくては十分に界面準位を終端することができないからである。
【００４９】
また、上記の実施の形態では、結晶構造が４Ｈ−ＳｉＣの（０００−１）基板（０〜８度オフ基板）を使用したが、結晶構造が４Ｈ−ＳｉＣの（０００１）基板、（１１−２０）基板等の他の面方位の基板でも同傾向の効果が得られる。
【００５０】
このように、本発明は、炭化珪素ＭＯＳＦＥＴとしてｐ+型半導体基板１を用いた横型ＭＯＳＦＥＴの製造方法を例にして説明したが、これに限定されるものではなく、ｎ+型半導体基板を用いた縦型ＭＯＳＦＥＴなど高耐圧化構造を有する半導体装置、トレンチゲートや複雑なＭＯＳゲート構造を有する半導体装置にも適用可能であり、同様の効果を奏することができる。したがって、特許請求の範囲に記載された本発明を逸脱しない範囲で、種々の半導体装置の製造方法に適用可能である。
【００５１】
複雑なＭＯＳゲート構造とは、例えば、オン状態のときにＳｉＣエピタキシャル基板の表面近傍にチャネルを形成する素子構造である。図１１は、本発明にかかる複雑なＭＯＳゲート構造を有する半導体装置の一例を示す断面図である。図１１に示すように、縦型のＭＯＳＦＥＴにおいて、ｎ+型炭化珪素基板３１のおもて面にはｎ型エピタキシャル層３２が形成される。
【００５２】
ｎ型エピタキシャル層３２の不純物濃度は、ｎ+型炭化珪素基板３１の不純物濃度よりも低い。ｎ型エピタキシャル層３２の内部には、複数のｐ型領域３６が選択的に形成される。ｐ型領域３６は、ｎ型エピタキシャル層３２のｎ+型炭化珪素基板３１側に対して反対側の面に露出する。ｎ型エピタキシャル層３２およびｐ型領域３６の表面にわたってｐ型領域３６より低濃度のｐ型ＳｉＣ層３７が形成される。ｐ型領域３６が形成されていないｎ型エピタキシャル層３２上のｐ型ＳｉＣ層３７に、深さ方向にｐ型ＳｉＣ層３７を貫通しｎ型エピタキシャル層３２に達するｎ型領域３３が形成される。ｎ型エピタキシャル層３２およびｎ型領域３３は、ｎ型ドリフト領域である。ｎ型領域３３の不純物濃度は、ｎ型エピタキシャル層３２よりも高い方が望ましい。
【００５３】
ｐ型ＳｉＣ層３７の内部には、互いに接するようにｎ+型ソース領域３４およびｐ+型コンタクト領域３５が形成される。ｎ+型ソース領域３４およびｐ+型コンタクト領域３５は、ｐ型ＳｉＣ層３７のｐ型領域３６側に対して反対側の面に露出する。ｎ+型ソース領域３４は、ｎ型領域３３と離れて形成される。ｐ+型コンタクト領域３５は、ｎ+型ソース領域３４のｎ型領域３３側に対して反対側に位置する。ｐ+型コンタクト領域３５の不純物濃度は、ｐ型ＳｉＣ層３７の不純物濃度よりも高い。ｐ型ＳｉＣ層３７のｎ+型ソース領域３４、ｐ+型コンタクト領域３５およびｎ型領域３３を除く部分は、ｐ型領域３６と共にｐ型ベース領域となる。
【００５４】
ｎ+型ソース領域３４とｐ+型コンタクト領域３５との表面には、ソース電極３８が形成される。隣り合うｎ+型ソース領域３４の間のｐ型ＳｉＣ層３７とｎ型領域３３との表面には、ゲート絶縁膜１２を介してゲート電極１３が形成される。ゲート電極１３は、図示省略する層間絶縁膜によって、ソース電極３８と電気的に絶縁される。また、ｎ+型炭化珪素基板３１の裏面には、ｎ+型炭化珪素基板３１に接するドレイン電極３９が形成される。このゲート絶縁膜１２と炭化珪素半導体基体（ｎ+型炭化珪素基板３１とｎ型エピタキシャル層３２からなる基体）のフッ素の濃度を１×１０19ａｔｏｍｓ／ｃｍ3以上とすることで、界面準位密度を効果的に低減し、高いチャネル移動度を実現した複雑なＭＯＳゲート構造を有する半導体装置を作製することができる。
【００５５】
以上、説明したように、実施の形態にかかる炭化珪素半導体装置によれば、ゲート電極にフッ素をイオン注入し、熱処理でゲート絶縁膜と炭化珪素半導体基体の界面へフッ素を拡散させる。これにより、界面準位を終端している水素あるいは水酸基を、より安定なフッ素で置き換えることができ、後工程の熱処理でＭＯＳ界面特性が劣化することを防止できる。このため、実施の形態にかかる炭化珪素半導体装置は、界面準位密度を効果的に低減し、高いチャネル移動度を実現することができる。
【００５６】
また、ゲート絶縁膜と炭化珪素半導体基体の界面におけるフッ素の濃度は１×１０19ａｔｏｍｓ／ｃｍ3以上である。このフッ素の濃度により、界面準位を終端している水素あるいは水酸基を十分にフッ素で置き換えることができる。
【００５７】
また、フッ素のイオン注入の加速エネルギーは２０ｋｅＶ〜５０ｋｅＶである。これにより、イオン注入時にフッ素がゲート電極を突き抜けないようにすることができる。また、イオン注入時のフッ素のピーク濃度は、１×１０19／ｃｍ3〜１×１０22／ｃｍ3である。これにより、熱処理でゲート絶縁膜と炭化珪素半導体基体の界面へフッ素を十分供給できる。
【産業上の利用可能性】
【００５８】
以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置に有用である。
【符号の説明】
【００５９】
１  ｐ+型炭化珪素基板
２  ｐ型エピタキシャル膜
３  マスク
４  リンイオン
５  マスク
６  アルミニウムイオン
７  ｎ+型ドレイン領域
８  ｎ+型ソース領域
９  ｐ+型グラウンド領域
１０  フィールド酸化膜
１１  アクティブ領域
１２  ゲート絶縁膜
１３  ゲート電極
１４  コンタクトメタル
１５  反応層
１６  パッド電極
１７  裏面電極
３１  ｎ+型炭化珪素基板
３２  ｎ型エピタキシャル層
３３  ｎ型領域
３４  ｎ+型ソース領域
３５  ｐ+型コンタクト領域
３６  ｐ型領域
３７  ｐ型ＳｉＣ層
３８  ソース電極
３９  ドレイン電極
【図１】
2018056353.tif 000003
【図２】
2018056353.tif 000004
【図３】
2018056353.tif 000005
【図４】
2018056353.tif 000006
【図５】
2018056353.tif 000007
【図６】
2018056353.tif 000008
【図７】
2018056353.tif 000009
【図８】
2018056353.tif 000010
【図９】
2018056353.tif 000011
【図１０Ａ】
2018056353.tif 000012
【図１０Ｂ】
2018056353.tif 000013
【図１１】
2018056353.tif 000014