(57)【要約】【課題】寄生インダクタンスの影響を極力低減可能な電子回路装置を提供する。【解決手段】レギュレータを構成するスイッチング素子１１，１２を含む複数の回路素子がマウントされ、各回路素子を電気的に接続する配線パターンＷＰｇ、ＷＰｓが配された回路基板３と、前記回路基板３を保持する金属製の筐体４と、を備えた電子回路装置であって、前記回路基板３の主面のうち前記筐体４と対向する主面３Ａに、前記スイッチング素子１１，１２を含む回路素子がマウントされ、各回路素子を接続する配線パターンのうち接地側の配線パターンＷＰｇの一部が前記筐体３で代替されている。【選択図】図３Ａ
2018143010.tif 000002
【特許請求の範囲】
【請求項１】
レギュレータを構成するスイッチング素子を含む複数の回路素子がマウントされ、各回路素子を電気的に接続する配線パターンが配された回路基板と、前記回路基板を保持する金属製の筐体と、を備えた電子回路装置であって、
前記回路基板の主面のうち前記筐体と対向する主面に、前記スイッチング素子を含む回路素子がマウントされ、各回路素子を接続する配線パターンのうち接地側の配線パターンの一部が前記筐体で代替されている、電子回路装置。
【請求項２】
前記回路基板と前記筐体とをネジで締付固定する固定部が設けられ、前記固定部近傍で前記接地側の配線パターンと前記筐体を電気的に接続する接続部が設けられている、請求項１に記載の電子回路装置。
【請求項３】
前記接続部のうち前記接地側の配線パターンと前記筐体の何れかに凸部が形成されている、請求項２に記載の電子回路装置。
【請求項４】
前記筐体に凹部が形成され、前記回路基板にマウントされた回路素子が前記凹部に収容されている、請求項１から３の何れか１項に記載の電子回路装置。
【請求項５】
前記レギュレータは、ハイサイド側スイッチング素子及びローサイド側スイッチング素子の直列回路にコンデンサが並列接続された同期整流型降圧レギュレータであり、前記ローサイド側スイッチング素子と前記コンデンサの接地側の配線パターンが前記筐体で代替されている、請求項１から４の何れか１項に記載の電子回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板と回路基板を保持する筐体を備えた電子回路装置に関する。
【背景技術】
【０００２】
特許文献１には、簡単な構造で、電力回路を構成するバスバーを効率良く冷却することができる回路構成体が開示されている。当該回路構成体は、電力回路を構成する複数本のバスバーと、このバスバーを冷却するための放熱部材とを備え、この放熱部材は絶縁層がコーティングされたバスバー接着面を有し、このバスバー接着面上に前記複数本のバスバーが並べられた状態で当該バスバー接着面に各バスバーが直接接着されている。
【０００３】
そして、当該回路構成体は、例えば、複数枚のバスバー基板が積層された配電用回路と、配電用回路にブレーカ素子やスイッチ素子、さらには入力直流電圧を所望の出力電圧に電圧変換する直流レギュレータなどが組み込まれ、共通の車載電源から各電子ユニットに電力を分配する電気接続箱などに適用される。
【０００４】
特許文献２には、電気自動車やプラグインハイブリッド車に搭載され、高電圧蓄電池から低電圧蓄電池への電力変換または低電圧蓄電池から高電圧蓄電池への電力変換を行う電力変換装置（ＤＣＤＣコンバータ）であって、電力変換装置外に配置される電子機器等へ混入するノイズの低減のために、電力変換回路の入力側に入力フィルタ回路、電力変換回路の出力側に出力フィルタ回路などのフィルタ回路が接続された電子装置が開示されている。回路基板から空間伝播する電磁ノイズの影響を抑え、寄生インダクタンスを低減したフィルタ回路を備え、十分にノイズ低減された電圧を出力することができる電子装置である。
【０００５】
詳述すると、当該電子装置は、筐体と、筐体内に設けられた回路基板と、筐体に設けられた貫通孔を貫通し、回路基板の出力を外部に出力するまたは外部から回路基板に入力するための外部端子とを備え、フィルタコンデンサを有するフィルタ手段と、外部端子とフィルタ手段とを接続する第１の配線と、フィルタ手段よりも外部端子に近い位置で筐体に接続され、筐体とフィルタ手段とを接続する第２の配線と、を備えている。その結果、寄生インダクタンスや電磁誘導作用を低減して、フィルタ機能を確保することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−１６４０４０号公報
【特許文献２】特開２０１３−９９０５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１，２に開示された直流レギュレータなどの電力変換装置は、高密度実装のために、細幅の配線パターンやビアを介して各層にマウントされた回路素子が電気的に接続される両面基板や多層基板が用いられている。
【０００８】
この様な回路基板では、信号線の配線パターンとグラウンド線の配線パターン、各配線間、ビア、マウントされる回路素子との間でＬ，Ｃ，Ｒの分布定数回路が三次元的に形成され、寄生容量や寄生インダクタンスが内在する。
【０００９】
特に、寄生インダクタンスの値は、配線パターン幅に反比例し、配線長さに比例する傾向があり、回路基板の両面に形成された配線パターン同士を電気的に接続するためビアの内壁に形成される銅箔パターンは薄肉であるため、大きな値の寄生インダクタンスが発生する。
【００１０】
この様な寄生インダクタンスの影響を受けて、電力変換装置に組み込まれる半導体スイッチング素子にはスイッチング時に大きなサージ電圧が印加される虞があるため、高耐圧の半導体スイッチング素子を用いる必要があり、その結果、オン抵抗が大きくなり導通損失が増えるという問題や、スイッチング時間が長くなって電力損失が大きくなるという問題があった。
【００１１】
特許文献１に開示された回路構成体は、電力回路を構成する複数本のバスバーを放熱部材と接触させて冷却することが主目的であり、電力回路に生じる寄生インダクタンスによる弊害を解消するという観点で、さらなる改良の余地があった。
【００１２】
また、特許文献２に開示された電子装置は、フィルタ回路の配線に生じる寄生インダクタンスなどによるノイズの影響を低減することを目的としており、電力変換装置自体に生じる寄生インダクタンスの影響を低減するという観点で、同様にさらなる改良の余地があった。
【００１３】
本発明の目的は、上述した問題点に鑑み、寄生インダクタンスの影響を極力低減可能な電子回路装置を提供する点にある。
【課題を解決するための手段】
【００１４】
上述の目的を達成するため、本発明による電子回路装置は、直流レギュレータを構成するスイッチング素子を含む複数の回路素子がマウントされ、各回路素子を電気的に接続する配線パターンが配された回路基板と、前記回路基板を保持する金属製の筐体と、を備えた電子回路装置であって、前記回路基板の主面のうち前記筐体と対向する主面に、前記スイッチング素子を含む回路素子がマウントされ、各回路素子を接続する配線パターンのうち接地側の配線パターンの一部が前記筐体で代替されていることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、寄生インダクタンスの影響を極力低減可能な電子回路装置を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】電子回路装置の要部の断面図である。
【図２Ａ】直流レギュレータの回路図である。
【図２Ｂ】寄生インダクタンスが大きい場合のハイサイド側スイッチング素子のスイッチング波形の説明図である。
【図２Ｃ】寄生インダクタンスが小さい場合のハイサイド側スイッチング素子のスイッチング波形の説明図である。
【図３Ａ】本発明の電子回路装置の電流経路の説明図である。
【図３Ｂ】スイッチング素子の要部の等価回路の説明図である。
【図４】別実施形態を示す電子回路装置の要部の説明図である。
【図５Ａ】従来の電子回路装置の要部の断面図である。
【図５Ｂ】スイッチング素子の要部の等価回路の説明図である。
【発明を実施するための形態】
【００１７】
［発明の実施形態の説明］
最初に、本発明の実施形態の内容を列記して説明する。
（１）本実施形態に係る電子回路装置は、直流レギュレータを構成するスイッチング素子を含む複数の回路素子がマウントされ、各回路素子を電気的に接続する配線パターンが配された回路基板と、回路基板を保持する金属製の筐体と、を備えた電子回路装置であって、回路基板の主面のうち筐体と対向する主面に、スイッチング素子を含む回路素子がマウントされ、各回路素子を接続する配線パターンのうち接地側の配線パターンの一部が筐体で代替されている。
【００１８】
回路基板の主面のうち筐体と対向する主面に、スイッチング素子を含む回路素子がマウントされ、各回路素子を電気的に接続する配線パターンのうち接地側の配線パターンの一部が筐体を介して電気的に接続される。つまり、筐体で代替される配線部位は、実質的に広いパターン幅で最短の長さに構成できるので、寄生インダクタンスが大きく低減する。なお、回路基板の主面のうち筐体と対向する主面に、スイッチング素子を含む回路素子がマウントされるので、ビアを介在しなくても対応する回路素子同士を電気的に接続することが可能になり、より効果的に寄生インダクタンスを低減できる。
【００１９】
（２）電子回路装置には、回路基板と筐体とをネジで締付固定する固定部が設けられ、固定部近傍で接地側の配線パターンと筐体を電気的に接続する接続部が設けられていることが好ましい。ネジで締付固定される固定部の近傍では、接地側の配線パターンと筐体との間で高い接触圧が確保でき、良好なオーミックコンタクトが実現できる。
【００２０】
（３）接続部のうち接地側の配線パターンと筐体の何れかに凸部が形成されていることがさらに好ましく、凸部を介して確実且つ良好なオーミックコンタクトが実現できる。
【００２１】
（４）前記筐体に凹部が形成され、前記回路基板にマウントされた回路素子が前記凹部に収容されていることが好ましい。回路基板にマウントされた回路素子が筐体に形成された凹部に収容されることで、筐体に対して回路基板上の平坦な配線パターンを湾曲などの歪みが生じることなく正対させた状態で接触させることができ、さらには接地電位を安定させるとともに電磁シールド効果により耐ノイズ性能が向上するようになる。
【００２２】
（５）直流レギュレータは、ハイサイド側スイッチング素子及びローサイド側スイッチング素子の直列回路にコンデンサが並列接続された同期整流型降圧レギュレータであり、ローサイド側スイッチング素子とコンデンサの接地側の配線パターンが筐体で代替されていることが好ましい。
【００２３】
同期整流型降圧レギュレータは非同期整流型降圧レギュレータに比べて電力損失を大幅に低減できるという良さがあるが、寄生インダクタンスの値が大きいと、スイッチング損失が発生したり、デッドタイムの確保が困難になったり、ハイサイド側スイッチング素子に大きなサージ電圧が印加されて破損を招いたりする虞がある。
【００２４】
そのような場合でも、ローサイド側スイッチング素子とコンデンサの接地側の配線パターン、つまりスイッチングループの一部が筐体で代替されることにより、寄生インダクタンスの値が大きく低減されるようになり、スイッチング損失が低減されるとともに容易にデッドタイムを確保することができ、さらにはオン抵抗が小さく導通損失の少ない低耐圧のスイッチング素子を用いることができるようになる。
【００２５】
［発明の実施形態の詳細］
次に、本発明の実施形態について更に具体的に説明する。なお、本発明はこれらの例示に限定されるものではなく、添付の特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
【００２６】
図１には、同期整流型降圧レギュレータを採用した電子回路装置１の一例が示されている。
電子回路装置１は、車載用の電子回路装置１で、電圧変換回路を構成する回路基板３と、回路基板３を保持する金属製の筐体４、具体的にはアルミニウム製の筐体４を備えて構成されている。筐体４には、上述した回路基板３をネジ６で締付固定する固定部５が設けられ、筐体４そのものを車両のフレームなどに固定するネジ孔（図示されていない）が形成され、当該ネジ孔に螺合されるネジによって筐体４が車両のフレームに接地される。
【００２７】
回路基板３は、例えばガラスエポキシ樹脂製の両面基板で構成され、一方の主面３Ａに電圧変換回路の一例としての直流レギュレータ１０を構成するスイッチング素子１１，１２を含む複数の回路素子がマウントされ、各回路素子を電気的に接続する配線パターンＷＰが配されている。配線パターンＷＰには信号用配線パターンＷＰｓとグランド用配線パターンＷＰｇが含まれる。
【００２８】
図２Ａに示すように、当該直流レギュレータ１０は、リチウムイオン電池などのＤＣ４８Ｖの高圧の蓄電池の出力電圧を低圧のＤＣ１２Ｖに降圧して車載された各種の補機に給電し、或いは鉛蓄電池などの低圧の蓄電池を充電するために用いられる非絶縁の同期整流型降圧レギュレータである。
【００２９】
当該降圧レギュレータ１０は、入力端子Ｔ１，Ｔ２間に接続された電圧安定化のための電解コンデンサＣ１と、電解コンデンサＣ１に並列接続されたバイパス用のコンデンサＣ２と、コンデンサＣ１，Ｃ２に並列接続されたスイッチング回路ＳＣと、チョークコイルＬ１と平滑コンデンサＣ３とで構成されている。
【００３０】
スイッチング回路ＳＣは、ハイサイド側スイッチング素子１１とローサイド側スイッチング素子１２の直列回路で構成され、スイッチング素子１１，１２の接続部Ｎ１と出力端子Ｔ３との間にチョークコイルＬ１が接続され、出力端子Ｔ３，Ｔ４間に平滑コンデンサＣ３が接続されている。スイッチング素子としてＭＯＳ−ＦＥＴやＩＧＢＴが好適に用いられる。なお、符号ＩＬは絶縁被覆層を示す。
【００３１】
ハイサイド側スイッチング素子１１とローサイド側スイッチング素子１２は、双方がオフする一定のデッドタイムを挟んで、交互にオンするようにゲート電圧が制御される。ハイサイド側スイッチング素子１１がオンすると、入力端子Ｔ１からハイサイド側スイッチング素子１１及びチョークコイルＬ１を介して平滑コンデンサＣ３が充電される。このとき、チョークコイルＬ１にエネルギーが蓄積される。
【００３２】
その後、ハイサイド側スイッチング素子１１がオフされ、デッドタイムを挟んでローサイド側スイッチング素子１２がオンされると、チョークコイルＬ１に蓄積されたエネルギーが、ローサイド側スイッチング素子１２を含む閉ループに沿って開放されて平滑コンデンサＣ３が充電される。
【００３３】
ハイサイド側スイッチング素子１１とローサイド側スイッチング素子１２のスイッチング周期を調整することにより、出力端子Ｔ３，Ｔ４間に所望の直流電圧が出力されるようになる。図には示されていないが、降圧レギュレータ１０には、出力端子Ｔ３，Ｔ４間の電圧をモニタしてハイサイド側スイッチング素子１１とローサイド側スイッチング素子１２のゲート電圧を制御する制御回路がさらに設けられている。
【００３４】
図５Ａには、従来の電子回路装置１の構成が示されている。図２Ａに示す破線で囲まれた領域の回路部分に対応し、回路基板３の主面のうち筐体４とは反対の主面３ＢにコンデンサＣ２がマウントされ、筐体４と対向する主面３Ａにハイサイド側スイッチング素子１１とローサイド側スイッチング素子１２がマウントされている。
【００３５】
コンデンサＣ２の一端が配線パターンＷＰ１、ビアＶ１を経由してハイサイド側スイッチング素子１１のドレイン端子に接続され、コンデンサＣ２の他端が配線パターンＷＰ２、ビアＶ２を経由してローサイド側スイッチング素子１２のソース端子に接続され、さらにハイサイド側スイッチング素子１１のソース端子とローサイド側スイッチング素子１２のドレイン端子が配線パターンＷＰ３で接続されている。図中、破線の矢印で示すループは電流の流れを示している。なお、本実施形態では、ビアとの用語をスルーホールも含む概念として用いている。
【００３６】
そのため、図５Ｂに示すように、配線パターンＷＰ１，ＷＰ２，ＷＰ３及びビアＶ１，Ｖ２には大きな寄生インダクタンスＬ（ＷＰ１），Ｌ（ＷＰ２），Ｌ（ＷＰ３），Ｌ（Ｖ１），Ｌ（Ｖ２）が発生している。図中、インダクタンスＬ（ＷＰ１），Ｌ（ＷＰ２），Ｌ（ＷＰ３），Ｌ（Ｖ１），Ｌ（Ｖ２）を示す図形の大きさは、寄生インダクタンスの大きさを模しており、大きな図形は寄生インダクタンスの値が大きく、小さな図形は寄生インダクタンスの値が小さいことを示している。
【００３７】
図２Ｂには、図５Ａに示す電子回路装置１のハイサイド側スイッチング素子１１の両端の電圧波形Ｖｈ及び電流波形Ｉｈが示されている。時刻ｔ０でハイサイド側スイッチング素子１１がオン状態からオフ状態へ移行すると、ハイサイド側スイッチング素子１１のドレインに大きなサージ電圧が印加され、またドレイン電流の立下りが緩やかになっていることが確認される。
【００３８】
この様な大きなサージ電圧により素子が破損しないように、ハイサイド側スイッチング素子１１には耐圧の大きな高価なスイッチング素子を採用する必要がある。また、ハイサイド側スイッチング素子１１のオン状態からオフ状態への移行時に流れる電流が発熱ロスにつながるために、ローサイド側スイッチング素子に替えてダイオードを用いる非同期整流型降圧レギュレータよりも電力損失が少ないという利点が損なわれるという問題がある。
【００３９】
図３Ａに示すように、本発明による電子回路装置１では、回路基板３の主面のうち筐体４と対向する主面３Ａに、スイッチング素子を含む回路素子、つまりハイサイド側スイッチング素子１１及びローサイド側スイッチング素子１２とコンデンサＣ２がマウントされ、それら回路素子１１，１２、Ｃ２を接続する配線パターンのうち接地側の配線パターンＷＰｇの一部が筐体４で代替されている。
【００４０】
具体的には、回路基板３と筐体４とをネジ６で締付固定する固定部５が設けられ、固定部５近傍で接地側の配線パターンＷＰｇと筐体４を電気的に接続する接続部７（図中、破線の円で囲まれた領域）が設けられている。
【００４１】
ネジ６で締付固定することにより、回路基板３に形成された接地側の配線パターンＷＰｇと筐体４との間に良好なオーミックコンタクトが得られる。なお、図中、符号ＩＬは絶縁被覆層である。
【００４２】
さらに、筐体４に凹部４Ａが形成され、回路基板３にマウントされた回路素子Ｃ２，１１，１２などが当該凹部４Ａに収容されている。その結果、筐体４に対して回路基板３上の平坦な配線パターンを湾曲などの歪みが生じることなく正対させた状態で接触させることができ、さらには接地電位を安定させるとともに電磁シールド効果により耐ノイズ性能が向上するようになる。
【００４３】
図３Ｂには、このような電子回路装置１の寄生インダクタンスの特性が、従来の電子回路装置１に対する寄生インダクタンスの特性（図５Ｂ参照。）と対比できるように示されている。図３Ｂに示されているように、従来のビアに対応する寄生インダクタンスＬ（Ｖ１），Ｌ（Ｖ２）が無くなり、配線パターンＷＰ２に対応する寄生インダクタンスＬ（ＷＰ２）が極めて小さくなる。寄生インダクタンスＬ（ＷＰ２）に対応する配線パターンＷＰ２が筐体４で代替されるためである。
【００４４】
図２Ｃには、図３Ａに示す電子回路装置１に備えたハイサイド側スイッチング素子１１のスイッチング特性が示されている。時刻ｔ０でハイサイド側スイッチング素子１１がオン状態からオフ状態へ移行すると、ハイサイド側スイッチング素子１１のドレインには大きなサージ電圧が印加されることなく、またドレイン電流の立下りが速やかになっていることが確認される。つまり、スイッチング損失が大きく低減されるとともに、オン抵抗が小さいという利点のある低耐圧のスイッチング素子であっても十分に機能することが分かる。
【００４５】
回路基板３の主面３Ａには、図２Ａに示す電解コンデンサＣ１，チョークコイルＬ１，平滑コンデンサＣ３がマウントされ、さらに、出力端子Ｔ３，Ｔ４間の電圧をモニタする電圧検知回路や、ハイサイド側スイッチング素子１１とローサイド側スイッチング素子１２のゲート電圧を制御する制御回路や、スイッチング素子１１，１２を駆動するドライバ回路などがマウントされている。
【００４６】
なお、回路基板３の主面３Ｂには、コンデンサＣ２やスイッチング素子１１，１２以外の直流レギュレータに必要な他の回路素子がマウントされていてもよい。例えば、上述したドライバ回路を除いて、電圧検知回路や制御回路が主面３Ｂにマウントされていてもよい。この場合、ビアを介して主面３Ａ側にマウントされた回路素子と電気的に接続すればよい。回路基板３の主面３Ａにマウントする回路素子の数を制限することにより、筐体４に形成される凹部４Ａの形状がシンプルになり、そのための凹部４Ａの加工工程が簡素化できるようになる。
【００４７】
図４には、本発明による電子回路装置１の別実施形態が示されている。
本実施形態では、接地側の配線パターンＷＰｇと筐体４を電気的に接続する接続部７のうち筐体４の表面に凸部８が形成され（図４上段参照。）、ネジ６で回路基板３が筐体４に締付固定されることにより、凸部８と配線パターンＷＰｇとの間により確実なオーミックコンタクトが得られるようになる（図４下段参照。）。
【００４８】
なお、筐体４の表面に凸部８を形成するのに替えて、配線パターンＷＰｇ側、つまり回路基板３側に凸部８を形成してもよい。さらには、凸部として機能する任意の導電性スペーサを介在させてもよい。またさらには、接地側の配線パターンＷＰｇと筐体４の双方に凸部８を形成してもよい。
【００４９】
上述した実施形態では、直流レギュレータが同期整流型降圧レギュレータである場合を説明したが、本発明が適用可能な直流レギュレータは、非絶縁型の同期整流型降圧レギュレータに限らず、非同期整流型降圧レギュレータ、昇圧レギュレータ、昇降圧レギュレータにも適用可能であり、絶縁型の降圧レギュレータ、昇圧レギュレータ、昇降圧レギュレータにも適用可能であることはいうまでもない。
【００５０】
本発明は、直流レギュレータ以外に、スイッチング素子を用いる任意のレギュレータ回路に適用可能であり、例えばフルブリッジのインバータ回路、ハーフブリッジのインバータ回路にも広く応用できる。
【００５１】
上述した実施形態では、アルミニウム製の筐体を説明したが、筐体を構成する金属はアルミニウム製に限るものではなく、銅などの良導電性の金属であればよい。また、回路基板３の構成材料もガラスエポキシ樹脂製に限るものではなく、適宜公知の素材を用いればよい。
【００５２】
以上説明した実施形態は、本発明が適用される電子回路装置の一例に過ぎず、各部の具体的な回路構成、回路基板の配線パターンの構成は、本発明による作用効果が奏される範囲で適宜変更設計することも可能であることはいうまでもない。
【産業上の利用可能性】
【００５３】
本発明の電子回路装置は、寄生インダクタンスの影響を低減する必要のある様々な用途の電子回路装置に適用することができる。
【符号の説明】
【００５４】
１：電子回路装置
３：回路基板
４：筐体
５：固定部
６：ネジ
７：接続部
８：凸部
１０：直流レギュレータ（降圧レギュレータ）
１１：ハイサイド側スイッチング素子
１２：ローサイド側スイッチング素子
Ｃ１：電解コンデンサ
Ｃ２：コンデンサ
Ｃ３：平滑コンデンサ
Ｌ１：チョークコイル
【図１】
2018143010.tif 000003
【図２Ａ】
2018143010.tif 000004
【図２Ｂ】
2018143010.tif 000005
【図２Ｃ】
2018143010.tif 000006
【図３Ａ】
2018143010.tif 000007
【図３Ｂ】
2018143010.tif 000008
【図４】
2018143010.tif 000009
【図５Ａ】
2018143010.tif 000010
【図５Ｂ】
2018143010.tif 000011