(57)【要約】【課題】余計な工程を必要とせず、配線導体を保護しつつ封止樹脂の濡れ広がりを防止することが可能な配線基板を提供すること。【解決手段】上面中央部に半導体素子Ｓがフリップチップ接続により搭載される搭載部６Ａを有する絶縁基板１と、搭載部６Ａに配置されており、半導体素子Ｓの電極端子Ｔがフリップチップ接続により接続される複数の半導体素子接続パッド６と、搭載部６Ａ周囲の絶縁基板１上面に配置されたベタ状導体９と、絶縁基板１上にベタ状導体９を完全に被覆するように被着されており、ベタ状導体９上の一角に標識８が形成された標識領域８Ａを有するソルダーレジスト層３ａと、を具備して成る配線基板１０であって、ベタ状導体９は、搭載部６Ａと標識領域８Ａとの間を横切るスリット９Ｓを有しているとともに、ソルダーレジスト層３ａは、スリット９Ｓに追従する凹部３Ｒが搭載部６Ａと標識領域８Ａとの間を横切って形成されている。【選択図】図１
2018056217.tif 000002
【特許請求の範囲】
【請求項１】
上面中央部に半導体素子がフリップチップ接続により搭載される搭載部を有する絶縁基板と、前記搭載部に配置されており、前記半導体素子の電極端子がフリップチップ接続により接続される複数の半導体素子接続パッドと、前記搭載部周囲の前記絶縁基板上面に配置されたベタ状導体と、前記絶縁基板上に前記ベタ状導体を完全に被覆するように被着されており、前記ベタ状導体上の一角に標識が形成された標識領域を有するソルダーレジスト層と、を具備して成る配線基板であって、前記ベタ状導体は、前記搭載部と前記標識領域との間を横切るスリットを有しているとともに、前記ソルダーレジスト層は、前記スリット部に追従する凹部が前記搭載部と前記標識領域との間を横切って形成されていることを特徴とする配線基板。
【請求項２】
上面中央部に搭載部を有する絶縁基板の上面に、前記搭載部に配置された複数の半導体素子接続パッドおよび前記搭載部の周囲に配置されたベタ状導体を有する配線導体を形成する工程と、前記絶縁基板上および前記配線導体上にソルダーレジスト層用の感光性を有する未硬化の樹脂ペーストを全面塗布する工程と、前記樹脂ペーストを露光および現像した後、硬化させて前記半導体素子接続パッドを露出させるとともに前記ベタ状導体を完全に被覆するソルダーレジスト層を形成する工程と、前記ベタ状導体上の前記ソルダーレジスト層の一角に標識領域を設けるとともに該標識領域にレーザ加工により標識を形成する工程と、を行う配線基板の製造方法であって、前記配線導体を形成する工程において、前記ベタ状導体に前記搭載部と前記標識領域との間を横切るスリットを形成し、前記樹脂ペーストを塗布する工程において、前記樹脂ペーストを前記スリットに追従させて凹ませることにより、前記ソルダーレジスト層に前記搭載部と前記標識領域との間を横切る凹部を形成することを特徴とする配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を搭載するための配線基板およびその製造方法に関するものである。
【背景技術】
【０００２】
図７に、半導体素子Ｓを搭載するための従来の配線基板２０示す。配線基板２０は、主として絶縁基板１１と、配線導体１２と、ソルダーレジスト層１３とを備えている。
【０００３】
絶縁基板１１は、その上面中央部に半導体素子Ｓが搭載される搭載部１６Ａを有している。絶縁基板１１の下面は、外部電気回路基板（不図示）に接続するための接続面となっている。
【０００４】
絶縁基板１１は、コア絶縁層１１ｅの上下面に複数のビルドアップ絶縁層１１ａ〜１１ｄおよび１１ｆ〜１１ｉが積層されて成る。コア絶縁層１１ｅは、複数のスルーホール１４を有している。ビルドアップ絶縁層１１ａ〜１１ｄおよび１１ｆ〜１１ｉは、複数のビアホール１５を有している。
【０００５】
配線導体１２は、コア絶縁層１１ｅの上下面およびスルーホール１４内に被着されたコア配線導体１２ｅと、各ビルドアップ絶縁層１１ａ〜１１ｄ，１１ｆ〜１１ｉの表面およびビアホール１５内に被着されたビルドアップ配線導体１２ａ〜１２ｄおよび１２ｆ〜１２ｉとから成る。
【０００６】
配線導体１２のうち、最上層のビルドアップ配線導体１２ａの一部は、半導体素子接続パッド１６を形成している。半導体素子接続パッド１６は、搭載部１６Ａに例えば格子状の並びで配置されている。半導体素子接続パッド１６には、半導体素子Ｓの電極端子Ｔがフリップチップ接続される。なお、半導体素子接続パッド１６には、半導体素子Ｓの電極端子Ｔと接続するための半田バンプＢが形成されている。
【０００７】
配線導体１２のうち、最下層のビルドアップ配線導体１２ｉの一部は、外部接続パッド１７を形成している。外部接続パッド１７は、絶縁基板１１の下面に例えば格子状の並びに配置されている。外部接続パッド１７は、外部電気回路基板の配線導体に接続される。
【０００８】
ソルダーレジスト層１３は、最上層のビルドアップ絶縁層１１ａ上および最上層のビルドアップ配線導体１２ａ上に被着された上面側のソルダーレジスト層１３ａと、最下層のビルドアップ絶縁層１１ｉ上および最下層のビルドアップ配線導体１２ｉ上に被着された下面側のソルダーレジスト層１３ｂとを有している。
【０００９】
上面側のソルダーレジスト層１３ａは、半導体素子接続パッド１６を露出させる開口部を有している。下面側のソルダーレジスト層１３ｂは、外部接続パッド１７を露出させる開口部を有している。
【００１０】
さらに、上面側のソルダーレジスト層１３ａは、搭載部１６Ａの周囲の一角に標識領域１８Ａを有している。標識領域１８Ａには、標識１８が形成されている。標識１８は、例えばレーザ加工により形成された二次元バーコードである。レーザ加工は、ソルダーレジスト層１３ａにレーザ光を照射することにより行われる。レーザ光が照射された部分のソルダーレジスト層１３ａが熱により変色するとともに表面側から部分的に除去されて微小なドットが形成される。このドットによりバーコードが形成される。
【００１１】
標識領域１８Ａの直下のビルドアップ絶縁層１１ａ上には、最上層のビルドアップ配線導体１２ａから成るベタ状導体１９が配置されている。ベタ状導体１９は、標識１８とのコントラストを高くして標識１８に認識性を高める。
【００１２】
図８は、配線基板２０の上面を示している。標識領域１８Ａは、搭載部１６Ａから離間して設けられている。標識領域１８Ａは、例えば四角形の領域である。この標識領域１８Ａ内に標識１８が設けられている。標識１８は、微小なドットの集合体である。この集合体により二次元バーコードが形成されている。二次元バーコードには、配線基板２０の品番や製造ロット、製造者等の製造情報が入っている。この情報を読み取ることで配線基板２０の製造情報を知ることができる。
【００１３】
図９は、最上層のビルドアップ配線導体１２ａの上面を示している。最上層のビルドアップ配線導体１２ａは、搭載部１６Ａに対応する領域に複数の半導体素子接続パッド１６を含んでいる。また、搭載部１６Ａに対応する領域の周囲にベタ状導体１９を含んでいる。ベタ状導体１９は、搭載部１６Ａの外周部に対応する領域から標識領域１８Ａに対応する領域まで連続的に形成されている。
【００１４】
図１０は、従来の配線基板２０に半導体素子Ｓを搭載した状態を示している。半導体素子Ｓは、電極端子Ｔを半導体素子接続パッド１６にフリップチップ接続することにより配線基板２０に搭載されている。半導体素子Ｓと配線基板２０との間には、アンダーフィルと呼ばれる封止樹脂Ｕが充填される。これにより半導体素子Ｓが配線基板２０上に確実に固定されるとともに、半導体素子Ｓの電極端子Ｔと半導体素子接続パッド１６とのフリップチップ接続部が外部環境から保護されることとなる。封止樹脂Ｕは、未硬化の熱硬化性樹脂ペーストを半導体素子Ｓと配線基板２０との隙間に注入した後、熱硬化させることにより形成される。
【００１５】
しかしながら、この従来の配線基板２０によると、搭載された半導体素子Ｓとの間に封止樹脂Ｕを充填した際、図１１に示すように、封止樹脂Ｕの一部が標識領域１８Ａまで流入してしまい、標識１８の一部を覆ってしまうことがあった。このように、標識１８の一部が封止樹脂Ｕにより覆われてしまうと、標識１８を正確に認識することが困難となる。その結果、標識１８に入っている情報を読み取ることが不可となってしまうという問題があった。
【００１６】
そこで、搭載部１６Ａと標識領域１８Ａとの間に、ソルダーレジスト層３ａをスリット状に除去して形成した溝を設けたり、ソルダーレジスト層３ａ上にインクを印刷して形成したダムを設けたりすることにより標識領域１８Ａへの封止樹脂Ｕの流入を防止することが考えられる。しかしながら、ソルダーレジスト層３ａをスリット状に除去して溝を設ける場合、溝の底面に配線導体２が露出し、配線導体２への保護が不十分になる。また、ソルダーレジスト層３ａ上にインクによりダムを設ける場合、ダムを設けるために余計な工程が必要となり、配線基板の生産性が低下してしまうことになる。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００９−２０６２８６号公報
【特許文献２】特開２００４−１７９５７６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
本発明が解決しようとする課題は、余計な工程を必要とせず、配線導体を保護しつつ標識領域への封止樹脂の流入を防止することが可能な配線基板を提供することにある。
【課題を解決するための手段】
【００１９】
本発明の配線基板は、上面中央部に半導体素子がフリップチップ接続により搭載される搭載部を有する絶縁基板と、前記搭載部に配置されており、前記半導体素子の電極端子がフリップチップ接続により接続される複数の半導体素子接続パッドと、前記搭載部周囲の前記絶縁基板上面に配置されたベタ状導体と、前記絶縁基板上に前記ベタ状導体を完全に被覆するように被着されており、前記ベタ状導体上の一角に標識が形成された標識領域を有するソルダーレジスト層と、を具備して成る配線基板であって、前記ベタ状導体は、前記搭載部と前記標識領域との間を横切るスリットを有しているとともに、前記ソルダーレジスト層は、前記スリットに追従する凹部が前記搭載部と前記標識領域との間を横切って形成されていることを特徴とするものである。
【００２０】
本発明の配線基板の製造方法は、上面中央部に搭載部を有する絶縁基板の上面に、前記搭載部に配置された複数の半導体素子接続パッドおよび前記搭載部の周囲に配置されたベタ状導体を有する配線導体を形成する工程と、前記絶縁基板上および前記配線導体上にソルダーレジスト層用の感光性を有する未硬化の樹脂ペーストを全面塗布する工程と、前記樹脂ペーストを露光および現像した後、硬化させて前記半導体素子接続パッドを露出させるとともに前記ベタ状導体を完全に被覆するソルダーレジスト層を形成する工程と、前記ベタ状導体上の前記ソルダーレジスト層の一角に標識領域を設けるとともに該標識領域にレーザ加工により標識を形成する工程と、を行う配線基板の製造方法であって、前記配線導体を形成する工程において、前記ベタ状導体に前記搭載部と前記標識領域との間を横切るスリットを形成し、前記樹脂ペーストを塗布する工程において、前記樹脂ペーストを前記スリットに追従させて凹ませることにより、前記ソルダーレジスト層に前記搭載部と前記標識領域との間を横切る凹部を形成することを特徴とするものである。
【発明の効果】
【００２１】
本発明の配線基板によれば、ソルダーレジスト層がベタ状導体を完全に被覆していることから、ベタ状導体が露出することなく、配線導体がソルダーレジスト層により良好に保護される。また、ソルダーレジスト層には、搭載部と標識領域との間を横切って凹部が形成されていることから、この凹部により標識領域への封止樹脂の流入を有効に防止することができる。さらに、ソルダーレジスト層の凹部は、ベタ状導体に設けたスリットに追従して形成されていることから、凹部の形成に余計な工程を必要としない。
【００２２】
本発明の配線基板の製造方法によれば、ベタ状導体をソルダーレジスト層で完全に被覆することから、ベタ状導体が露出することがなく、配線導体がソルダーレジスト層により良好に保護された配線基板を提供できる。また、絶縁基板の上面に配線導体を形成する工程において、ベタ状導体に搭載部と標識領域との間を横切るスリットを形成し、次に樹脂ペーストを塗布する工程において、樹脂ペーストをベタ状導体のスリットに追従させて凹ませることにより、ソルダーレジスト層に搭載部と標識領域との間を横切る凹部を形成することから、凹部の形成に余計な工程を必要とすることなく、凹部により標識領域への封止樹脂の流入を有効に防止することが可能な配線基板を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】図１は、本発明の配線基板の実施形態例を示す概略断面図である。
【図２】図２は、本発明の配線基板の実施形態例を示す概略上面図である。
【図３】図３は、本発明の配線基板の実施形態例における最上層の配線導体を示す概略上面図である。
【図４】図４は、本発明の配線基板の実施形態例に半導体素子を搭載した状態を示す概略断面図である。
【図５】図５は、本発明の配線基板の実施形態例に半導体素子を搭載した状態を示す概略上面図である。
【図６】図６は、本発明の配線基板の製造方法の実施形態例を説明するための工程毎の概略断面図である。
【図７】図７は、従来の配線基板を示す概略断面図である。
【図８】図８は、従来の配線基板を示す概略上面図である。
【図９】図９は、従来の配線基板における最上層の配線導体を示す概略上面図である。
【図１０】図１０は、従来の配線基板に半導体素子を搭載した状態を示す概略断面図である。
【図１１】図１１は、従来の配線基板に半導体素子を搭載した状態を示す概略上面図である。
【発明を実施するための形態】
【００２４】
次に、本発明の配線基板の実施形態の一例を、図１〜図５を基にして詳細に説明する。図１は、本発明の実施形態例である配線基板１０を示す概略断面図である。配線基板１０は、主として絶縁基板１と、配線導体２と、ソルダーレジスト層３とを備えている。
【００２５】
絶縁基板１は、その上面中央部に半導体素子Ｓが搭載される搭載部６Ａを有している。絶縁基板１の下面は、外部電気回路基板（不図示）に接続するための接続面となっている。
【００２６】
絶縁基板１は、コア絶縁層１ｅの上下面に複数のビルドアップ絶縁層１ａ〜１ｄおよび１ｆ〜１ｉが積層されて成る。
【００２７】
コア絶縁層１ｅは、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る。絶縁層１ｅの厚みは、０．１〜１ｍｍ程度である。コア絶縁層１ｅには、その上面から下面にかけて多数のスルーホール４が形成されている。
【００２８】
ビルドアップ絶縁層１ａ〜１ｄ，１ｆ〜１ｉは、エポキシ樹脂等の熱硬化性樹脂から成る。ビルドアップ絶縁層１ａ〜１ｄ，１ｆ〜１ｉの厚みは、それぞれ２０〜６０μｍ程度である。ビルドアップ絶縁層１ａ〜１ｄ，１ｆ〜１ｉは、各層の上面から下面にかけて複数のビアホール５を有している。
【００２９】
配線導体２は、コア絶縁層１ｅの上下面およびスルーホール４内に被着されたコア配線導体２ｅと、各ビルドアップ絶縁層１ａ〜１ｄ，１ｆ〜１ｉの表面およびビアホール５内に被着されたビルドアップ配線導体２ａ〜２ｄおよび２ｆ〜２ｉとから成る。
【００３０】
コア配線導体２ｅは、コア絶縁層１ｅの上下面においては、例えば銅箔および銅めっきから成り、スルーホール４内においては、例えば銅めっきから成る。コア配線導体２ｅの厚みは１５〜３０μｍ程度である。コア配線導体２ｅは、例えば周知のサブトラクティブ法により形成される。なお、コア配線導体２ｅが被着されたスルーホール４内は、孔埋め樹脂４ａで充填されている。孔埋め樹脂４ａは、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る。
【００３１】
ビルドアップ配線導体２ａ〜２ｄ，２ｆ〜２ｉは、例えば銅めっきから成る。ビルドアップ配線導体２ａ〜２ｄ，２ｆ〜２ｉの厚みは、１５〜２５μｍ程度である。ビルドアップ配線導体２ａ〜２ｄ，２ｆ〜２ｉは、例えば周知のセミアディティブ法により形成される。
【００３２】
配線導体２のうち、最上層のビルドアップ配線導体２ａの一部は、半導体素子接続パッド６を形成している。半導体素子接続パッド６は、直径が５０〜１００μｍ程度の円形であり、搭載部６Ａに例えば格子状の並びで配置されている。半導体素子接続パッド６には、半導体素子Ｓの電極端子Ｔがフリップチップ接続される。なお、半導体素子接続パッド６には、半導体素子Ｓの電極端子Ｔと接続するための半田バンプＢが形成されている。
【００３３】
配線導体２のうち、最下層のビルドアップ配線導体２ｉの一部は、外部接続パッド７を形成している。外部接続パッド７は、直径が２５０〜１０００μｍ程度の円形であり、絶縁基板１の下面に例えば格子状の並びに配置されている。外部接続パッド７は、外部電気回路基板の配線導体に接続される。
【００３４】
ソルダーレジスト層３は、アクリル変性エポキシ樹脂等の熱硬化性樹脂から成る。ソルダーレジスト層３は、最上層のビルドアップ絶縁層１ａ上および最上層のビルドアップ配線導体２ａ上に被着された上面側のソルダーレジスト層３ａと、最下層のビルドアップ絶縁層１ｉ上および最下層のビルドアップ配線導体２ｉ上に被着された下面側のソルダーレジスト層３ｂとを有している。
【００３５】
上面側のソルダーレジスト層３ａは、半導体素子接続パッド６を露出させる開口部を有している。下面側のソルダーレジスト層３ｂは、外部接続パッド７を露出させる開口部を有している。ソルダーレジスト層３の形成は、感光性を有する熱硬化性樹脂のペーストを最上層のビルドアップ絶縁層１ａ上および最上層のビルドアップ配線導体２ａ上ならびに最下層のビルドアップ絶縁層１ｉ上および最下層のビルドアップ配線導体２ｉ上に印刷塗布するとともにフォトリソグラフィ技術を採用して露光および現像した後、硬化させることにより行われる。
【００３６】
また、上面側のソルダーレジスト層３ａは、搭載部６Ａの周囲の一角に標識領域８Ａを有している。標識領域８Ａには、標識８が形成されている。
【００３７】
図２は、配線基板１０の上面を示している。標識領域８Ａは、搭載部６Ａから離間して設けられている。標識領域８Ａは、例えば四角形の領域である。標識８は、例えばレーザ加工により形成されている。レーザ加工は、ソルダーレジスト層３ａにレーザ光を照射することにより行われる。レーザ光が照射された部分のソルダーレジスト層３ａが熱により変色するとともに表面側から部分的に除去されて微小なドットが形成される。このドットの集合体により例えば二次元バーコードとしての標識８が形成されている。二次元バーコードには、配線基板１０の品番や製造ロット、製造者等の製造情報が入っている。この情報を読み取ることで配線基板１０の製造情報を知ることができる。
【００３８】
さらに、ソルダーレジスト層３ａには、搭載部６Ａと標識領域８Ａとの間に凹部３Ｒが形成されている。凹部３Ｒは、搭載部６Ａと標識領域８Ａとの間を横切るとともに標識領域８Ａの両側に回り込んで延びている。これにより、標識領域８Ａは、搭載部６Ａ側の１辺と、それに隣接する２辺とを凹部３Ｒにより３方から囲まれている。凹部３Ｒの幅は、８０〜２００μｍ程度である。凹部３Ｒの深さは、１０〜１５μｍ程度である。
【００３９】
また、標識領域８Ａの直下のビルドアップ絶縁層１ａ上には、最上層のビルドアップ配線導体２ａから成るベタ状導体９が配置されている。ベタ状導体９は、標識８とのコントラストを高くして標識８に認識性を高める。なお、ベタ状導体９は、ソルダーレジスト層３ａにより完全に被覆されている。そのため、ベタ状導体９は、ソルダーレジスト層３ａにより良好に保護される。
【００４０】
図３は、最上層のビルドアップ配線導体２ａの上面を示している。最上層のビルドアップ配線導体２ａは、搭載部６Ａに対応する領域に複数の半導体素子接続パッド６を含んでいる。また、搭載部６Ａに対応する領域の周囲にベタ状導体９を含んでいる。ベタ状導体９は、搭載部６Ａの外周部に対応する領域から標識領域８Ａに対応する領域まで形成されている。
【００４１】
ベタ状導体９には、搭載部６Ａと標識領域８Ａとの間にスリット９Ｓが形成されている。スリット９Ｓは、凹部３Ｒと重なる位置に、凹部３Ｒよりも２０〜１００μｍ程度大き目の幅で形成されている。このスリット９Ｓに追従して凹部３Ｒが形成されている。スリット９Ｓの幅が１００μｍ以上である場合、ソルダーレジスト３用のペーストを印刷塗布した際に、ペーストがその流動性によりスリット９Ｓに追従して凹み、その結果、ベタ状導体９の厚みより若干浅い凹部３Ｒが形成される。
【００４２】
図４は、本例の配線基板１０に半導体素子Ｓを搭載した状態を示している。半導体素子Ｓは、電極端子Ｔを半導体素子接続パッド６にフリップチップ接続することにより配線基板１０に搭載されている。半導体素子Ｓと配線基板１０との間には、アンダーフィルと呼ばれる封止樹脂Ｕが充填される。これにより半導体素子Ｓが配線基板１０上に確実に固定されるとともに、半導体素子Ｓの電極端子Ｔと半導体素子接続パッド６とのフリップチップ接続部が外部環境から保護されることとなる。封止樹脂Ｕは、未硬化の熱硬化性樹脂ペーストを半導体素子Ｓと配線基板１０との隙間に注入した後、熱硬化させることにより形成される。
【００４３】
このとき、図５に上面図で示すように、搭載部６Ａと標識領域８Ａとの間には、凹部３Ｒが形成されていることから、この凹部３Ｒにより封止樹脂Ｕが標識領域８Ａに流入するのを有効に防止することができる。さらに、凹部３Ｒは、ベタ状導体９のスリット９Ｓに追従して形成されることから、凹部３Ｒの形成に余計な工程を必要としない。したがって、配線基板１０を生産性高く製造可能である。
【００４４】
次に、上述した配線基板１０における凹部３Ｒを本発明の配線基板の製造方法の実施形態例に従って形成する方法について説明する。
【００４５】
まず、図６（ａ）に示すように、絶縁基板１の上面に配線導体２ａを形成する。配線導体２ａは、搭載部６Ａに配置された複数の半導体素子接続パッド６を有しているとともに、搭載部６Ａの周囲に配置されたベタ状導体９を有している。ベタ状導体９には、搭載部６Ａと標識領域８Ａとの間を横切るスリット９Ｓを形成しておく。配線導体２ａの厚みは、１５〜２５μｍ程度である。スリット９Ｓの幅は、１００〜２５０μｍ程度である。配線導体２ａの形成は、周知のセミアディティブ法を用いて行う。
【００４６】
次に、図６（ｂ）に示すように、絶縁基板１上および配線導体２ａ上にソルダーレジスト層３ａ用の感光性を有する未硬化の樹脂ペースト３Ｐを全面塗布する。塗布には、スクリーン印刷法やロールコーター法を用いる。塗布により、樹脂ペースト３Ｐは、その下のベタ状導体９に設けられたスリット９Ｓに対応する部分がスリット９Ｓに追従して１０〜１５μｍ程度の深さで凹む。なお、スリット９Ｓの幅が１００μｍ未満であると、樹脂ペースト３Ｐがスリット９Ｓに追従して凹みにくくなり、２５０μｍを超えると、ベタ状導体９としての有効面積が十分に確保できなくなる危険性がある。
【００４７】
次に、図６（ｃ）に示すように、樹脂ペースト３Ｐを露光および現像した後、硬化させることにより、ソルダーレジスト層３を形成する。ソルダーレジスト層３は、半導体素子接続パッド６を露出させるとともにベタ状導体９を完全に被覆する。また、ソルダーレジスト層３には、搭載部６Ａと標識領域８Ａとの間を横切る凹部３Ｒが樹脂ペースト３Ｐの凹みに応じた深さおよび幅で形成される。
【００４８】
最後に、ソルダーレジスト層３ａの標識領域８Ａにレーザ加工により標識８を形成することにより、図１に示した配線基板１０が完成する。
【００４９】
かくして、本例の配線基板の製造方法によれば、ベタ状導体９をソルダーレジスト層３ａで完全に被覆することから、ベタ状導体９が露出することがなく、配線導体２ａがソルダーレジスト層３ａにより良好に保護された配線基板１０を提供できる。また、絶縁基板１の上面に配線導体２ａを形成する工程において、ベタ状導体９に搭載部６Ａと標識領域８Ａとの間を横切るスリット９Ｓを形成し、次に樹脂ペースト３Ｐを塗布する工程において、樹脂ペースト３Ｐをスリット９Ｓに追従させて凹ませることにより、ソルダーレジスト層３に搭載部６Ａと標識領域８Ａとの間を横切る凹部３Ｒを形成することから、凹部３Ｒの形成に余計な工程を必要とすることなく、凹部３Ｒにより標識領域８Ａへの封止樹脂Ｕの流入を有効に防止することが可能な配線基板１０を提供することができる。
【００５０】
なお、本発明は、上述の実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。例えば上述の実施形態例では、凹部３Ｒは、標識領域８Ａを、搭載部６Ａ側の１辺と、それに隣接する２辺とを３方から囲むように形成されていたが、搭載部６Ａと標識領域８Ａとの間を横切るように形成されていれば良く、必ずしも３方から囲む必要はない。
【符号の説明】
【００５１】
１・・・・・・絶縁基板
３・・・・・・ソルダーレジスト層
３Ｐ・・・・・樹脂ペースト
３Ｒ・・・・・凹部
６・・・・・・半導体素子接続パッド
６Ａ・・・・・搭載部
８・・・・・・標識
８Ａ・・・・・標識領域
９・・・・・・ベタ状導体
９Ｓ・・・・・スリット
１０・・・・・配線基板
【図１】
2018056217.tif 000003
【図２】
2018056217.tif 000004
【図３】
2018056217.tif 000005
【図４】
2018056217.tif 000006
【図５】
2018056217.tif 000007
【図６】
2018056217.tif 000008
【図７】
2018056217.tif 000009
【図８】
2018056217.tif 000010
【図９】
2018056217.tif 000011
【図１０】
2018056217.tif 000012
【図１１】
2018056217.tif 000013