(57)【要約】【課題】高周波動作中の耐圧の低下を十分に抑制することができる化合物半導体装置及びその製造方法等を提供する。【解決手段】化合物半導体装置１０には、ゲート電極Ｇ１１〜Ｇ１６、ソース電極Ｓ１１〜Ｓ１３及びドレイン電極Ｄ１１〜Ｄ１４を備えた複数のトランジスタＴ１１〜Ｔ１６が含まれ、複数のトランジスタＴ１１〜Ｔ１６のうちで、動作中に温度が高くなるトランジスタほど、温度が上昇する前の耐圧が高く構成されている。【選択図】図１
2018056295.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極、ソース電極及びドレイン電極を備えた複数のトランジスタを有し、
前記複数のトランジスタのうちで、動作中に温度が高くなるトランジスタほど、温度が上昇する前の耐圧が高く構成されていることを特徴とする化合物半導体装置。
【請求項２】
前記複数のトランジスタ間において、前記ゲート電極と前記ドレイン電極との間隔が、動作中に温度が高くなるトランジスタほど大きいことを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記複数のトランジスタは第１の方向に平行に配列しており、
前記第１の方向において中心に近く位置するトランジスタほど前記ゲート電極と前記ドレイン電極との間隔が大きいことを特徴とする請求項２に記載の化合物半導体装置。
【請求項４】
前記複数のトランジスタ毎に、前記ゲート電極は前記ドレイン電極側の第１のフィールドプレート部を有し、
前記複数のトランジスタ間において、前記第１のフィールドプレート部の長さが、動作中に温度が高くなるトランジスタほど大きいことを特徴とする請求項１乃至３のいずれか１項に記載の化合物半導体装置。
【請求項５】
前記複数のトランジスタは第１の方向に平行に配列しており、
前記第１の方向において中心に近く位置するトランジスタほど前記第１のフィールドプレート部の長さが大きいことを特徴とする請求項４に記載の化合物半導体装置。
【請求項６】
前記複数のトランジスタ毎に、前記ゲート電極から絶縁され、平面視で前記ゲート電極と前記ドレイン電極との間の第２のフィールドプレート部を有し、
前記複数のトランジスタ間において、前記第２のフィールドプレート部の長さが、動作中に温度が高くなるトランジスタほど大きいことを特徴とする請求項１乃至３のいずれか１項に記載の化合物半導体装置。
【請求項７】
前記複数のトランジスタは第１の方向に平行に配列しており、
前記第１の方向において中心に近く位置するトランジスタほど前記第２のフィールドプレート部の長さが大きいことを特徴とする請求項６に記載の化合物半導体装置。
【請求項８】
請求項１乃至７のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
【請求項９】
請求項１乃至７のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
【請求項１０】
ゲート電極、ソース電極及びドレイン電極を備えた複数のトランジスタを形成する工程を有し、
前記複数のトランジスタのうちで、動作中に温度が高くなるトランジスタほど、温度が上昇する前の耐圧が高く構成することを特徴とする化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法等に関する。
【背景技術】
【０００２】
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を有している。このため、これらの特性を利用して窒化物半導体を高耐圧及び高出力の半導体デバイスに適用することについて種々の検討が行われている。例えば、ＧａＮ系の窒化物半導体を含む高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）は、基地局等の無線通信用の設備に好適である。
【０００３】
しかしながら、ＨＥＭＴは高周波動作中に発熱し、その温度が高くなるほど耐圧が低下しやすい。これまでＨＥＭＴの放熱効率を向上させることを目的とした技術が提案されているものの、高周波動作中の発熱に伴う耐圧の低下の抑制は十分とはいえない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１５５１６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、高周波動作中の耐圧の低下を十分に抑制することができる化合物半導体装置及びその製造方法等を提供することにある。
【課題を解決するための手段】
【０００６】
化合物半導体装置の一態様には、ゲート電極、ソース電極及びドレイン電極を備えた複数のトランジスタが含まれ、前記複数のトランジスタのうちで、動作中に温度が高くなるトランジスタほど、温度が上昇する前の耐圧が高く構成されている。
【０００７】
化合物半導体装置の製造方法では、ゲート電極、ソース電極及びドレイン電極を備えた複数のトランジスタを形成し、前記複数のトランジスタのうちで、動作中に温度が高くなるトランジスタほど、温度が上昇する前の耐圧が高く構成する。
【発明の効果】
【０００８】
上記の化合物半導体装置等によれば、動作中に温度が高くなるトランジスタほど、温度が上昇する前の耐圧が高く構成されるため、高周波動作により温度が上昇したとしても、化合物半導体装置全体について十分な耐圧が得られ、優れた信頼性を得ることができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る化合物半導体装置における電極の位置関係を示す図である。
【図２】第１の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図３】動作中の温度の分布を示す図である。
【図４】耐圧の変化を示す図である。
【図５Ａ】第１の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【図５Ｂ】図５Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。
【図５Ｃ】図５Ｂに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。
【図６】第２の実施形態に係る化合物半導体装置における電極の位置関係を示す図である。
【図７】第２の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図８Ａ】第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【図８Ｂ】図８Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。
【図９】第３の実施形態に係る化合物半導体装置における電極の位置関係を示す図である。
【図１０】第３の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図１１】第４の実施形態に係る化合物半導体装置における電極の位置関係を示す図である。
【図１２】第４の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図１３】第５の実施形態に係る化合物半導体装置における電極の位置関係を示す図である。
【図１４】第６の実施形態に係る化合物半導体装置における電極の位置関係を示す図である。
【図１５】第７の実施形態に係る化合物半導体装置における電極の位置関係を示す図である。
【図１６】第８の実施形態に係る化合物半導体装置における電極の位置関係を示す図である。
【図１７】第９の実施形態に係るディスクリートパッケージを示す図である。
【図１８】第１０の実施形態に係るＰＦＣ回路を示す結線図である。
【図１９】第１１の実施形態に係る電源装置を示す結線図である。
【図２０】第１２の実施形態に係る増幅器を示す結線図である。
【発明を実施するための形態】
【００１０】
本願発明者は、従来のＨＥＭＴにおいて高周波動作中の発熱に伴う耐圧の低下を十分に抑制できない原因について検討を行った。この結果、ＨＥＭＴを含む半導体チップでは、中央部の温度が周縁部の温度より高くなっており、中央部の耐圧の低下が半導体チップの耐圧の低下を引き起こしていることが判明した。中央部の耐圧の低下は、特に、ゲート電極、ソース電極及びドレイン電極が櫛歯状に配列したフィンガーゲート型の半導体チップにおいて顕著であることも判明した。本願発明者は、これらの知見に基づいて以下に示す諸態様に相当した。
【００１１】
以下、実施形態について添付の図面を参照しながら具体的に説明する。
【００１２】
（第１の実施形態）
先ず、第１の実施形態について説明する。第１の実施形態はＨＥＭＴを備えた化合物半導体装置の一例に関する。図１は、第１の実施形態に係る化合物半導体装置における電極の位置関係を示す図であり、図２は、第１の実施形態に係る化合物半導体装置の構造を示す断面図である。図２は、図１中のＩ−Ｉ線に沿った断面を示す。
【００１３】
第１の実施形態に係る化合物半導体装置１０には、図１に示すように、ゲート電極Ｇ１１、Ｇ１２、Ｇ１３、Ｇ１４、Ｇ１５及びＧ１６、ソース電極Ｓ１１、Ｓ１２及びＳ１３、並びにドレイン電極Ｄ１１、Ｄ１２、Ｄ１３及びＤ１４が含まれる。ゲート電極Ｇ１１〜Ｇ１６は、ゲート結合部ＣＧ１に共通接続されており、ゲート結合部ＣＧ１から互いに平行に延びている。ソース電極Ｓ１１〜Ｓ１３は、ソース結合部ＣＳ１に共通接続され、ソース結合部ＣＳ１からゲート電極Ｇ１１〜Ｇ１６と平行に延びている。ドレイン電極Ｄ１１〜Ｄ１４は、ドレイン結合部ＣＤ１に共通接続され、ドレイン結合部ＣＤ１からゲート電極Ｇ１１〜Ｇ１６と平行に延びている。
【００１４】
ソース電極Ｓ１１はドレイン電極Ｄ１１とドレイン電極Ｄ１２との間にあり、ソース電極Ｓ１２はドレイン電極Ｄ１２とドレイン電極Ｄ１３との間にあり、ソース電極Ｓ１３はドレイン電極Ｄ１３とドレイン電極Ｄ１４との間にある。ゲート電極Ｇ１１はドレイン電極Ｄ１１とソース電極Ｓ１１との間にあり、ゲート電極Ｇ１２はソース電極Ｓ１１とドレイン電極Ｄ１２との間にあり、ゲート電極Ｇ１３はドレイン電極Ｄ１２とソース電極Ｓ１２との間にあり、ゲート電極Ｇ１４はソース電極Ｓ１２とドレイン電極Ｄ１３との間にあり、ゲート電極Ｇ１５はドレイン電極Ｄ１３とソース電極Ｓ１３との間にあり、ゲート電極Ｇ１６はソース電極Ｓ１３とドレイン電極Ｄ１４との間にある。つまり、ゲート電極Ｇ１３及びＧ１４がゲート電極Ｇ１２とゲート電極Ｇ１５との間にあり、ゲート電極Ｇ１２〜Ｇ１５がゲート電極Ｇ１１とゲート電極Ｇ１６との間にある。
【００１５】
ゲート電極Ｇ１１、ソース電極Ｓ１１及びドレイン電極Ｄ１１が一つのトランジスタ（ＨＥＭＴ）Ｔ１１に含まれ、ゲート電極Ｇ１２、ソース電極Ｓ１１及びドレイン電極Ｄ１２が一つのトランジスタ（ＨＥＭＴ）Ｔ１２に含まれ、ゲート電極Ｇ１３、ソース電極Ｓ１２及びドレイン電極Ｄ１２が一つのトランジスタ（ＨＥＭＴ）Ｔ１３に含まれ、ゲート電極Ｇ１４、ソース電極Ｓ１２及びドレイン電極Ｄ１３が一つのトランジスタ（ＨＥＭＴ）Ｔ１４に含まれ、ゲート電極Ｇ１５、ソース電極Ｓ１３及びドレイン電極Ｄ１３が一つのトランジスタ（ＨＥＭＴ）Ｔ１５に含まれ、ゲート電極Ｇ１６、ソース電極Ｓ１３及びドレイン電極Ｄ１４が一つのトランジスタ（ＨＥＭＴ）Ｔ１６に含まれる。トランジスタＴ１１〜Ｔ１６が第１の方向に平行に配列し、ゲート電極Ｇ１１〜Ｇ１６、ソース電極Ｓ１１〜Ｓ１３及びドレイン電極Ｄ１１〜Ｄ１４が第２の方向に平行に延びている。
【００１６】
ゲート電極Ｇ１１とドレイン電極Ｄ１１との間隔Ｌｇｄ１１は一定であり、ゲート電極Ｇ１２とドレイン電極Ｄ１２との間隔Ｌｇｄ１２は一定であり、ゲート電極Ｇ１３とドレイン電極Ｄ１２との間隔Ｌｇｄ１３は一定であり、ゲート電極Ｇ１４とドレイン電極Ｄ１３との間隔Ｌｇｄ１４は一定であり、ゲート電極Ｇ１５とドレイン電極Ｄ１３との間隔Ｌｇｄ１５は一定であり、ゲート電極Ｇ１６とドレイン電極Ｄ１４との間隔Ｌｇｄ１６は一定である。間隔Ｌｇｄ１２は間隔Ｌｇｄ１１より大きく、間隔Ｌｇｄ１３は間隔Ｌｇｄ１２より大きく、間隔Ｌｇｄ１４は間隔Ｌｇｄ１３と等しく、間隔Ｌｇｄ１５は間隔Ｌｇｄ１４より小さく、間隔Ｌｇｄ１６は間隔Ｌｇｄ１５より小さい。ゲート電極とドレイン電極との間隔とは、平面視で、ゲート電極の最下面（本実施形態では、キャップ層１０６と接する面）のドレイン電極側の端部とドレイン電極の最下面（本実施形態では、キャリア供給層１０５と接する面）のゲート電極側の端部との間の距離をいう。
【００１７】
化合物半導体装置１０には、図２に示すように、基板１０１、基板１０１上のバッファ層１０２、及びバッファ層１０２上のキャリア走行層１０３が含まれる。化合物半導体装置１０には、キャリア走行層１０３上のスペーサ層１０４、スペーサ層１０４上のキャリア供給層１０５、及びキャリア供給層１０５上のキャップ層１０６も含まれる。
【００１８】
基板１０１は、例えばＳｉＣ基板である。バッファ層１０２は、例えばＡｌＧａＮ層である。バッファ層１０２が超格子構造を備えていてもよい。キャリア走行層１０３は、例えば厚さが３μｍ程度で不純物の意図的なドーピングが行われていないＧａＮ層（ｉ−ＧａＮ層）である。スペーサ層１０４は、例えば厚さが５ｎｍ程度で不純物の意図的なドーピングが行われていないＡｌＧａＮ層（ｉ−ＡｌＧａＮ層）である。キャリア供給層１０５は、例えば厚さが３０ｎｍ程度のｎ型のＡｌＧａＮ層（ｎ−ＡｌＧａＮ層）である。キャップ層１０６は、例えば厚さが１０ｎｍ程度のｎ型のＧａＮ層（ｎ−ＧａＮ層）である。キャリア供給層１０５及びキャップ層１０６には、例えばＳｉが５×１０18ｃｍ-3程度の濃度でドーピングされている。
【００１９】
キャップ層１０６に、ソース電極用の開口部及びドレイン電極用の開口部が形成されており、ソース電極用の開口部内にソース電極Ｓ１１〜Ｓ１３が形成され、ドレイン電極用の開口部内にドレイン電極Ｄ１１〜Ｄ１４が形成されている。ソース電極Ｓ１１〜Ｓ１３及びドレイン電極Ｄ１１〜Ｄ１４を覆う絶縁膜１１１がキャップ層１０６上に形成されている。絶縁膜１１１には、ゲート電極用の開口部が形成されており、ゲート電極用の開口部を介してキャップ層１０６とショットキー接触するゲート電極Ｇ１１〜Ｇ１６が化合物半導体装置１０に含まれる。ゲート電極Ｇ１１〜Ｇ１６を覆う絶縁膜１１２が絶縁膜１１１上に形成されている。絶縁膜１１１及び絶縁膜１１２の材料は特に限定されず、例えばシリコン窒化膜が用いられる。
【００２０】
このような構成の第１の実施形態では、キャリア走行層１０３の表面近傍に２次元電子ガス（２ＤＥＧ）が生じる。そして、トランジスタＴ１１〜Ｔ１６は動作中に発熱し、トランジスタＴ１１で発生した熱はトランジスタＴ１２で発生した熱よりも外部へ放出されやすく、トランジスタＴ１２で発生した熱はトランジスタＴ１３で発生した熱よりも外部へ放出されやすい。同様に、トランジスタＴ１６で発生した熱はトランジスタＴ１５で発生した熱よりも外部へ放出されやすく、トランジスタＴ１５で発生した熱はトランジスタＴ１４で発生した熱よりも外部へ放出されやすい。従って、図３に示すように、動作中の温度は、ゲート電極Ｇ１３の周辺及びゲート電極Ｇ１４の周辺で最も高く、その次にゲート電極Ｇ１２の周辺及びゲート電極Ｇ１５の周辺で高い。
【００２１】
第１の実施形態では、間隔Ｌｇｄ１２が間隔Ｌｇｄ１１より大きく、間隔Ｌｇｄ１３が間隔Ｌｇｄ１２より大きく、間隔Ｌｇｄ１４が間隔Ｌｇｄ１５より大きく、間隔Ｌｇｄ１５が間隔Ｌｇｄ１６より大きい。従って、化合物半導体装置１０内の温度が均一であれば、トランジスタＴ１１〜Ｔ１６の間では、トランジスタＴ１３及びＴ１４の耐圧が最も高く、その次にトランジスタＴ１２及びＴ１５の耐圧が高い。つまり、第１の実施形態では、動作中に温度が高くなる部分ほど、ゲート電極とドレイン電極との間隔が大きい。このため、温度の相違に伴って耐圧の低下量に相違が生じても、トランジスタＴ１２〜Ｔ１５においてトランジスタＴ１１及びＴ１６とほぼ同等の耐圧を得ることができ、優れた信頼性を得ることができる。例えば、常温では図４（ａ）に示す特性が得られる場合、高周波動作に伴って温度が上昇して耐圧が低下したとしても、図４（ｂ）に示すように、トランジスタＴ１１〜Ｔ１６の耐圧は互いにほぼ同等のものとすることができる。仮に、間隔Ｌｇｄ１２〜Ｌｇｄ１５が間隔Ｌｇｄ１１及びＬｇｄ１６と等しい場合には、図４（ｃ）に示すように、温度の上昇に伴ってトランジスタＴ１２〜Ｔ１５、特にトランジスタＴ１３及びＴ１４の耐圧が著しく低くなる。
【００２２】
ゲート電極とドレイン電極との間隔の増加はチップ面積の増加につながる。ゲート電極とドレイン電極との間隔を動作中の温度が相対的に低くなる部分において、相対的に高くなる部分と同程度にしたとしても、そのことで化合物半導体装置１０の信頼性が更に向上するわけではない。従って、ゲート電極とドレイン電極との間隔を動作中の温度が相対的に低くなる部分において、相対的に高くなる部分と同程度にしたとしても、チップ面積が大きくなるだけである。
【００２３】
次に、第１の実施形態に係る化合物半導体装置の製造方法の一例について説明する。図５Ａ乃至図５Ｃは、第１の実施形態に係る化合物半導体装置の製造方法の一例を工程順に示す断面図である。
【００２４】
先ず、図５Ａ（ａ）に示すように、基板１０１上に、バッファ層１０２、キャリア走行層１０３、スペーサ層１０４、キャリア供給層１０５及びキャップ層１０６を形成する。バッファ層１０２、キャリア走行層１０３、スペーサ層１０４、キャリア供給層１０５及びキャップ層１０６は、例えば有機金属気相成長（metal organic vapor phase epitaxy：ＭＯＶＰＥ）法により形成することができる。これら化合物半導体層の形成に際しては、例えば、Ａｌ源であるトリメチルアルミニウム（ＴＭＡ）ガス、Ｇａ源であるトリメチルガリウム（ＴＭＧ）ガス、及びＮ源であるアンモニア（ＮＨ3）ガスの混合ガスを用いる。このとき、成長させる化合物半導体層の組成に応じて、トリメチルアルミニウムガス及びトリメチルガリウムガスの供給の有無及び流量を適宜設定する。各化合物半導体層に共通の原料であるアンモニアガスの流量は、例えば１００ｃｃｍ〜１０ＬＭ程度とする。また、例えば、成長圧力は５０Ｔｏｒｒ〜３００Ｔｏｒｒ程度、成長温度は１０００℃〜１２００℃程度とする。また、ｎ型の化合物半導体層（例えばキャリア供給層１０５及びキャップ層１０６）を成長させる際には、例えば、Ｓｉを含むＳｉＨ4ガスを所定の流量で混合ガスに添加し、化合物半導体層にＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18ｃｍ-3程度〜１×１０20ｃｍ-3程度、例えば５×１０18ｃｍ-3程度とする。
【００２５】
次いで、図５Ａ（ｂ）に示すように、フォトリソグラフィ技術を用いてキャップ層１０６にソース電極用の開口部及びドレイン電極用の開口部を形成し、ソース電極用の開口部内にソース電極Ｓ１１〜Ｓ１３を、ドレイン電極用の開口部内にドレイン電極Ｄ１１〜Ｄ１４を形成する。ソース電極Ｓ１１〜Ｓ１３及びドレイン電極Ｄ１１〜Ｄ１４は、例えばリフトオフ法により形成することができる。すなわち、ソース電極Ｓ１１〜Ｓ１３を形成する予定の領域及びドレイン電極Ｄ１１〜Ｄ１４を形成する予定の領域を露出し、他の領域を覆うフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、Ｔｉ膜を形成した後にＡｌ膜を形成する。その後、例えば、窒素雰囲気中にて４００℃〜９００℃（例えば５８０℃）で熱処理を行い、オーミック特性を確立する。
【００２６】
続いて、図５Ｂ（ｃ）に示すように、ソース電極Ｓ１１〜Ｓ１３及びドレイン電極Ｄ１１〜Ｄ１４を覆う絶縁膜１１１をキャップ層１０６上に形成する。絶縁膜１１１は、例えば化学気相成長（chemical vapor deposition：ＣＶＤ）法、原子層堆積（atomic layer deposition：ＡＬＤ）法、又はスパッタ法により形成することができる。次いで、フォトリソグラフィ技術を用いて絶縁膜１１１にゲート電極用の開口部を形成する。ソース電極用の開口部、ドレイン電極用の開口部及びゲート電極用の開口部は、間隔Ｌｇｄ１２が間隔Ｌｇｄ１１より大きく、間隔Ｌｇｄ１３が間隔Ｌｇｄ１２より大きく、間隔Ｌｇｄ１４が間隔Ｌｇｄ１３と等しく、間隔Ｌｇｄ１５が間隔Ｌｇｄ１４より小さく、間隔Ｌｇｄ１６が間隔Ｌｇｄ１５より小さくなるように形成する。
【００２７】
その後、図５Ｂ（ｄ）に示すように、ゲート電極用の開口部内にゲート電極Ｇ１１〜Ｇ１６を形成する。ゲート電極Ｇ１１〜Ｇ１６は、例えばリフトオフ法により形成することができる。すなわち、ゲート電極Ｇ１１〜Ｇ１６を形成する予定の領域を露出するフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、Ｎｉ膜を形成した後にＡｕ膜を形成する。
【００２８】
続いて、図５Ｃ（ｅ）に示すように、ゲート電極Ｇ１１〜Ｇ１６を覆う絶縁膜１１２を絶縁膜１１１上に形成する。絶縁膜１１２は、絶縁膜１１１と同様に、例えばＣＶＤ法、ＡＬＤ法又はスパッタ法により形成することができる。
【００２９】
そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置を完成させる。
【００３０】
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態はＨＥＭＴを備えた化合物半導体装置の一例に関する。図６は、第２の実施形態に係る化合物半導体装置における電極の位置関係を示す図であり、図７は、第２の実施形態に係る化合物半導体装置の構造を示す断面図である。図７は、図６中のＩ−Ｉ線に沿った断面を示す。
【００３１】
第２の実施形態に係る化合物半導体装置２０には、図６に示すように、ゲート電極Ｇ２１、Ｇ２２、Ｇ２３、Ｇ２４、Ｇ２５及びＧ２６、ソース電極Ｓ２１、Ｓ２２及びＳ２３、並びにドレイン電極Ｄ２１、Ｄ２２、Ｄ２３及びＤ２４が含まれる。ゲート電極Ｇ２１〜Ｇ２６は、ゲート結合部ＣＧ２に共通接続されており、ゲート結合部ＣＧ２から互いに平行に延びている。ソース電極Ｓ２１〜Ｓ２３は、ソース結合部ＣＳ２に共通接続され、ソース結合部ＣＳ２からゲート電極Ｇ２１〜Ｇ２６と平行に延びている。ドレイン電極Ｄ２１〜Ｄ２４は、ドレイン結合部ＣＤ２に共通接続され、ドレイン結合部ＣＤ２からゲート電極Ｇ２１〜Ｇ２６と平行に延びている。
【００３２】
ソース電極Ｓ２１はドレイン電極Ｄ２１とドレイン電極Ｄ２２との間にあり、ソース電極Ｓ２２はドレイン電極Ｄ２２とドレイン電極Ｄ２３との間にあり、ソース電極Ｓ２３はドレイン電極Ｄ２３とドレイン電極Ｄ２４との間にある。ゲート電極Ｇ２１はドレイン電極Ｄ２１とソース電極Ｓ２１との間にあり、ゲート電極Ｇ２２はソース電極Ｓ２１とドレイン電極Ｄ２２との間にあり、ゲート電極Ｇ２３はドレイン電極Ｄ２２とソース電極Ｓ２２との間にあり、ゲート電極Ｇ２４はソース電極Ｓ２２とドレイン電極Ｄ２３との間にあり、ゲート電極Ｇ２５はドレイン電極Ｄ２３とソース電極Ｓ２３との間にあり、ゲート電極Ｇ２６はソース電極Ｓ２３とドレイン電極Ｄ２４との間にある。つまり、ゲート電極Ｇ２３及びＧ２４がゲート電極Ｇ２２とゲート電極Ｇ２５との間にあり、ゲート電極Ｇ２２〜Ｇ２５がゲート電極Ｇ２１とゲート電極Ｇ２６との間にある。
【００３３】
ゲート電極Ｇ２１、ソース電極Ｓ２１及びドレイン電極Ｄ２１が一つのトランジスタ（ＨＥＭＴ）Ｔ２１に含まれ、ゲート電極Ｇ２２、ソース電極Ｓ２１及びドレイン電極Ｄ２２が一つのトランジスタ（ＨＥＭＴ）Ｔ２２に含まれ、ゲート電極Ｇ２３、ソース電極Ｓ２２及びドレイン電極Ｄ２２が一つのトランジスタ（ＨＥＭＴ）Ｔ２３に含まれ、ゲート電極Ｇ２４、ソース電極Ｓ２２及びドレイン電極Ｄ２３が一つのトランジスタ（ＨＥＭＴ）Ｔ２４に含まれ、ゲート電極Ｇ２５、ソース電極Ｓ２３及びドレイン電極Ｄ２３が一つのトランジスタ（ＨＥＭＴ）Ｔ２５に含まれ、ゲート電極Ｇ２６、ソース電極Ｓ２３及びドレイン電極Ｄ２４が一つのトランジスタ（ＨＥＭＴ）Ｔ２６に含まれる。トランジスタＴ２１〜Ｔ２６が第１の方向に平行に配列し、ゲート電極Ｇ２１〜Ｇ２６、ソース電極Ｓ２１〜Ｓ２３及びドレイン電極Ｄ２１〜Ｄ２４が第２の方向に平行に延びている。
【００３４】
ゲート電極Ｇ２１のドレイン電極Ｄ２１側のフィールドプレート部の長さＬｆｐ２１は一定であり、ゲート電極Ｇ２２のドレイン電極Ｄ２２側のフィールドプレート部の長さＬｆｐ２２は一定であり、ゲート電極Ｇ２３のドレイン電極Ｄ２２側のフィールドプレート部の長さＬｆｐ２３は一定であり、ゲート電極Ｇ２４のドレイン電極Ｄ２３側のフィールドプレート部の長さＬｆｐ２４は一定であり、ゲート電極Ｇ２５のドレイン電極Ｄ２３側のフィールドプレート部の長さＬｆｐ２５は一定であり、ゲート電極Ｇ２６のドレイン電極Ｄ２４側のフィールドプレート部の長さＬｆｐ２６は一定である。ゲート電極Ｇ２１〜Ｇ２６の各フィールドプレート部は第１のフィールドプレート部の一例である。図７に示すように、長さＬｆｐ２２は長さＬｆｐ２１より大きく、長さＬｆｐ２３は長さＬｆｐ２２より大きく、長さＬｆｐ２４は長さＬｆｐ２３と等しい。また、長さＬｆｐ２５は長さＬｆｐ２４より小さく、長さＬｆｐ２６は長さＬｆｐ２５より小さい。ゲート電極のドレイン電極側の第１のフィールドプレート部の長さとは、平面視で、ゲート電極のドレイン電極側で絶縁膜１１１と重なり合う部分のゲート長方向（第１の方向）の長さをいう。
【００３５】
化合物半導体装置２０には、図７に示すように、基板１０１、基板１０１上のバッファ層１０２、及びバッファ層１０２上のキャリア走行層１０３が含まれる。化合物半導体装置１０には、キャリア走行層１０３上のスペーサ層１０４、スペーサ層１０４上のキャリア供給層１０５、及びキャリア供給層１０５上のキャップ層１０６も含まれる。
【００３６】
キャップ層１０６に、ソース電極用の開口部及びドレイン電極用の開口部が形成されており、ソース電極用の開口部内にソース電極Ｓ２１〜Ｓ２３が形成され、ドレイン電極用の開口部内にドレイン電極Ｄ２１〜Ｄ２４が形成されている。ソース電極Ｓ２１〜Ｓ２３及びドレイン電極Ｄ２１〜Ｄ２４を覆う絶縁膜１１１がキャップ層１０６上に形成されている。絶縁膜１１１には、ゲート電極用の開口部が形成されており、ゲート電極用の開口部を介してキャップ層１０６とショットキー接触するゲート電極Ｇ２１〜Ｇ２６が化合物半導体装置２０に含まれる。ゲート電極Ｇ２１〜Ｇ２６を覆う絶縁膜１１２が絶縁膜１１１上に形成されている。
【００３７】
このような構成の第２の実施形態では、キャリア走行層１０３の表面近傍に２次元電子ガス（２ＤＥＧ）が生じる。そして、トランジスタＴ２１〜Ｔ２６は動作中に発熱し、トランジスタＴ２１で発生した熱はトランジスタＴ２２で発生した熱よりも外部へ放出されやすく、トランジスタＴ２２で発生した熱はトランジスタＴ２３で発生した熱よりも外部へ放出されやすい。同様に、トランジスタＴ２６で発生した熱はトランジスタＴ２５で発生した熱よりも外部へ放出されやすく、トランジスタＴ２５で発生した熱はトランジスタＴ２４で発生した熱よりも外部へ放出されやすい。従って、動作中の温度は、ゲート電極Ｇ２３の周辺及びゲート電極Ｇ２４の周辺で最も高く、その次にゲート電極Ｇ２２の周辺及びゲート電極Ｇ２５の周辺で高い。
【００３８】
第２の実施形態では、長さＬｆｐ２２が長さＬｆｐ２１より大きく、長さＬｆｐ２３が長さＬｆｐ２２より大きく、長さＬｆｐ２４が長さＬｆｐ２５より大きく、長さＬｆｐ２５が長さＬｆｐ２６より大きい。従って、化合物半導体装置２０内の温度が均一であれば、トランジスタＴ２１〜Ｔ２６の間では、トランジスタＴ２３及びＴ２４の耐圧が最も高く、その次にトランジスタＴ２２及びＴ２５の耐圧が高い。つまり、第２の実施形態では、動作中に温度が高くなる部分ほど、第１のフィールドプレート部が長い。このため、温度の相違に伴って耐圧の低下量に相違が生じても、トランジスタＴ２２〜Ｔ２５においてトランジスタＴ２１及びＴ２６とほぼ同等の耐圧を得ることができ、優れた信頼性を得ることができる。
【００３９】
なお、図６には、電極の位置関係を示してあるものの、フィールドプレート部の長さの相違は反映していない。
【００４０】
また、第１のフィールドプレート部の長さの増加はパワーの低下につながる。第１のフィールドプレート部の長さを動作中の温度が相対的に低くなる部分において、相対的に高くなる部分と同程度にしたとしても、そのことで化合物半導体装置２０の信頼性が更に向上するわけではない。従って、第１のフィールドプレート部の長さを動作中の温度が相対的に低くなる部分において、相対的に高くなる部分と同程度にしたとしても、パワーが低下するだけである。
【００４１】
次に、第２の実施形態に係る化合物半導体装置の製造方法の一例について説明する。図８Ａ乃至図８Ｂは、第２の実施形態に係る化合物半導体装置の製造方法の一例を工程順に示す断面図である。
【００４２】
先ず、図８Ａ（ａ）に示すように、第１の実施形態と同様にして、基板１０１上に、バッファ層１０２、キャリア走行層１０３、スペーサ層１０４、キャリア供給層１０５及びキャップ層１０６を形成する。次いで、フォトリソグラフィ技術を用いてキャップ層１０６にソース電極用の開口部及びドレイン電極用の開口部を形成し、ソース電極用の開口部内にソース電極Ｓ１１〜Ｓ１３を、ドレイン電極用の開口部内にドレイン電極Ｄ１１〜Ｄ１４を形成する。その後、例えば、窒素雰囲気中にて４００℃〜９００℃（例えば５８０℃）で熱処理を行い、オーミック特性を確立する。
【００４３】
続いて、図８Ａ（ｂ）に示すように、ソース電極Ｓ１１〜Ｓ１３及びドレイン電極Ｄ１１〜Ｄ１４を覆う絶縁膜１１１をキャップ層１０６上に形成する。次いで、フォトリソグラフィ技術を用いて絶縁膜１１１にゲート電極用の開口部を形成する。
【００４４】
その後、図８Ｂ（ｃ）に示すように、ゲート電極用の開口部内にゲート電極Ｇ２１〜Ｇ２６を形成する。ゲート電極Ｇ２１〜Ｇ２６は、長さＬｆｐ２２が長さＬｆｐ２１より大きく、長さＬｆｐ２３が長さＬｆｐ２２より大きく、長さＬｆｐ２４が長さＬｆｐ２３と等しく、長さＬｆｐ２５が長さＬｆｐ２４より小さく、長さＬｆｐ２６が長さＬｆｐ２５より小さくなるように形成する。
【００４５】
その後、図８Ｂ（ｄ）に示すように、ゲート電極Ｇ２１〜Ｇ２６を覆う絶縁膜１１２を絶縁膜１１１上に形成する。
【００４６】
そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置を完成させる。
【００４７】
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態はＨＥＭＴを備えた化合物半導体装置の一例に関する。図９は、第３の実施形態に係る化合物半導体装置における電極の位置関係を示す図であり、図１０は、第３の実施形態に係る化合物半導体装置の構造を示す断面図である。図１０は、図９中のＩ−Ｉ線に沿った断面を示す。
【００４８】
第３の実施形態に係る化合物半導体装置３０には、図９に示すように、ゲート電極Ｇ３１、Ｇ３２、Ｇ３３、Ｇ３４、Ｇ３５及びＧ３６、ソース電極Ｓ３１、Ｓ３２及びＳ３３、並びにドレイン電極Ｄ３１、Ｄ３２、Ｄ３３及びＤ３４が含まれる。ゲート電極Ｇ３１〜Ｇ３６は、ゲート結合部ＣＧ３に共通接続されており、ゲート結合部ＣＧ３から互いに平行に延びている。ソース電極Ｓ３１〜Ｓ３３は、ソース結合部ＣＳ３に共通接続され、ソース結合部ＣＳ３からゲート電極Ｇ３１〜Ｇ３６と平行に延びている。ドレイン電極Ｄ３１〜Ｄ３４は、ドレイン結合部ＣＤ３に共通接続され、ドレイン結合部ＣＤ３からゲート電極Ｇ３１〜Ｇ３６と平行に延びている。
【００４９】
ソース電極Ｓ３１はドレイン電極Ｄ３１とドレイン電極Ｄ３２との間にあり、ソース電極Ｓ３２はドレイン電極Ｄ３２とドレイン電極Ｄ３３との間にあり、ソース電極Ｓ３３はドレイン電極Ｄ３３とドレイン電極Ｄ３４との間にある。ゲート電極Ｇ３１はドレイン電極Ｄ３１とソース電極Ｓ３１との間にあり、ゲート電極Ｇ３２はソース電極Ｓ３１とドレイン電極Ｄ３２との間にあり、ゲート電極Ｇ３３はドレイン電極Ｄ３２とソース電極Ｓ３２との間にあり、ゲート電極Ｇ３４はソース電極Ｓ３２とドレイン電極Ｄ３３との間にあり、ゲート電極Ｇ３５はドレイン電極Ｄ３３とソース電極Ｓ３３との間にあり、ゲート電極Ｇ３６はソース電極Ｓ３３とドレイン電極Ｄ３４との間にある。つまり、ト電極Ｇ３２〜Ｇ３５がゲート電極Ｇ３１とゲート電極Ｇ３６との間にある。
【００５０】
ゲート電極Ｇ３１、ソース電極Ｓ３１及びドレイン電極Ｄ３１が一つのトランジスタ（ＨＥＭＴ）Ｔ３１に含まれ、ゲート電極Ｇ３２、ソース電極Ｓ３１及びドレイン電極Ｄ３２が一つのトランジスタ（ＨＥＭＴ）Ｔ３２に含まれ、ゲート電極Ｇ３３、ソース電極Ｓ３２及びドレイン電極Ｄ３２が一つのトランジスタ（ＨＥＭＴ）Ｔ３３に含まれ、ゲート電極Ｇ３４、ソース電極Ｓ３２及びドレイン電極Ｄ３３が一つのトランジスタ（ＨＥＭＴ）Ｔ３４に含まれ、ゲート電極Ｇ３５、ソース電極Ｓ３３及びドレイン電極Ｄ３３が一つのトランジスタ（ＨＥＭＴ）Ｔ３５に含まれ、ゲート電極Ｇ３６、ソース電極Ｓ３３及びドレイン電極Ｄ３４が一つのトランジスタ（ＨＥＭＴ）Ｔ３６に含まれる。トランジスタＴ２１〜Ｔ３６が第１の方向に平行に配列し、ゲート電極Ｇ３１〜Ｇ３６、ソース電極Ｓ３１〜Ｓ３３及びドレイン電極Ｄ３１〜Ｄ３４が第２の方向に平行に延びている。
【００５１】
ゲート電極Ｇ３１とドレイン電極Ｄ３１との間隔Ｌｇｄ３１は一定であり、ゲート電極Ｇ３２とドレイン電極Ｄ３２との間隔Ｌｇｄ３２は一定であり、ゲート電極Ｇ３３とドレイン電極Ｄ３２との間隔Ｌｇｄ３３は一定であり、ゲート電極Ｇ３４とドレイン電極Ｄ３３との間隔Ｌｇｄ３４は一定であり、ゲート電極Ｇ３５とドレイン電極Ｄ３３との間隔Ｌｇｄ３５は一定であり、ゲート電極Ｇ３６とドレイン電極Ｄ３４との間隔Ｌｇｄ３６は一定である。間隔Ｌｇｄ３２は間隔Ｌｇｄ３１より大きく、間隔Ｌｇｄ３３は間隔Ｌｇｄ３２より大きく、間隔Ｌｇｄ３４は間隔Ｌｇｄ３３と等しく、間隔Ｌｇｄ３５は間隔Ｌｇｄ３４より小さく、間隔Ｌｇｄ３６は間隔Ｌｇｄ３５より小さい。
【００５２】
ゲート電極Ｇ３１のドレイン電極Ｄ３１側のフィールドプレート部の長さＬｆｐ３１は一定であり、ゲート電極Ｇ３２のドレイン電極Ｄ３２側のフィールドプレート部の長さＬｆｐ３２は一定であり、ゲート電極Ｇ３３のドレイン電極Ｄ３２側のフィールドプレート部の長さＬｆｐ３３は一定であり、ゲート電極Ｇ３４のドレイン電極Ｄ３３側のフィールドプレート部の長さＬｆｐ３４は一定であり、ゲート電極Ｇ３５のドレイン電極Ｄ３３側のフィールドプレート部の長さＬｆｐ３５は一定であり、ゲート電極Ｇ３６のドレイン電極Ｄ３４側のフィールドプレート部の長さＬｆｐ３６は一定である。図１０に示すように、長さＬｆｐ３２は長さＬｆｐ３１より大きく、長さＬｆｐ３３は長さＬｆｐ３２より大きく、長さＬｆｐ３４は長さＬｆｐ３３と等しい。また、長さＬｆｐ３５は長さＬｆｐ３４より小さく、長さＬｆｐ３６は長さＬｆｐ３５より小さい。
【００５３】
化合物半導体装置３０には、図１０に示すように、基板１０１、基板１０１上のバッファ層１０２、及びバッファ層１０２上のキャリア走行層１０３が含まれる。化合物半導体装置１０には、キャリア走行層１０３上のスペーサ層１０４、スペーサ層１０４上のキャリア供給層１０５、及びキャリア供給層１０５上のキャップ層１０６も含まれる。
【００５４】
キャップ層１０６に、ソース電極用の開口部及びドレイン電極用の開口部が形成されており、ソース電極用の開口部内にソース電極Ｓ３１〜Ｓ３３が形成され、ドレイン電極用の開口部内にドレイン電極Ｄ３１〜Ｄ３４が形成されている。ソース電極Ｓ３１〜Ｓ３３及びドレイン電極Ｄ３１〜Ｄ３４を覆う絶縁膜１１１がキャップ層１０６上に形成されている。絶縁膜１１１には、ゲート電極用の開口部が形成されており、ゲート電極用の開口部を介してキャップ層１０６とショットキー接触するゲート電極Ｇ３１〜Ｇ３６が化合物半導体装置３０に含まれる。ゲート電極Ｇ３１〜Ｇ３６を覆う絶縁膜１１２が絶縁膜１１１上に形成されている。
【００５５】
このように、第３の実施形態は、第１の実施形態と第２の実施形態とを組み合わせた構成を備えている。従って、第１の実施形態及び第２の実施形態と同様に、動作中の温度の相違に伴って耐圧の低下量に相違が生じても、トランジスタＴ３２〜Ｔ３５においてトランジスタＴ３１及びＴ３６とほぼ同等の耐圧を得ることができ、優れた信頼性を得ることができる。
【００５６】
なお、図９には、電極の位置関係を示してあるものの、フィールドプレート部の長さの相違は反映していない。
【００５７】
第３の実施形態に係る化合物半導体装置３０を製造する際には、例えば、化合物半導体装置１０のレイアウトと化合物半導体装置２０のレイアウトとを組み合わせる。
【００５８】
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態はＨＥＭＴを備えた化合物半導体装置の一例に関する。図１１は、第４の実施形態に係る化合物半導体装置における電極の位置関係を示す図であり、図１２は、第４の実施形態に係る化合物半導体装置の構造を示す断面図である。図１２は、図１１中のＩ−Ｉ線に沿った断面を示す。
【００５９】
第４の実施形態に係る化合物半導体装置４０には、図１１に示すように、ゲート電極Ｇ４１、Ｇ４２、Ｇ４３、Ｇ４４、Ｇ４５及びＧ４６、ソース電極Ｓ４１、Ｓ４２及びＳ４３、並びにドレイン電極Ｄ４１、Ｄ４２、Ｄ４３及びＤ４４が含まれる。ゲート電極Ｇ４１〜Ｇ４６は、ゲート結合部ＣＧ４に共通接続されており、ゲート結合部ＣＧ４から互いに平行に延びている。ソース電極Ｓ４１〜Ｓ４３は、ソース結合部ＣＳ４に共通接続され、ソース結合部ＣＳ４からゲート電極Ｇ４１〜Ｇ４６と平行に延びている。ドレイン電極Ｄ４１〜Ｄ４４は、ドレイン結合部ＣＤ４に共通接続され、ドレイン結合部ＣＤ４からゲート電極Ｇ４１〜Ｇ４６と平行に延びている。
【００６０】
ソース電極Ｓ４１はドレイン電極Ｄ４１とドレイン電極Ｄ４２との間にあり、ソース電極Ｓ４２はドレイン電極Ｄ４２とドレイン電極Ｄ４３との間にあり、ソース電極Ｓ４３はドレイン電極Ｄ４３とドレイン電極Ｄ４４との間にある。ゲート電極Ｇ４１はドレイン電極Ｄ４１とソース電極Ｓ４１との間にあり、ゲート電極Ｇ４２はソース電極Ｓ４１とドレイン電極Ｄ４２との間にあり、ゲート電極Ｇ４３はドレイン電極Ｄ４２とソース電極Ｓ４２との間にあり、ゲート電極Ｇ４４はソース電極Ｓ４２とドレイン電極Ｄ４３との間にあり、ゲート電極Ｇ４５はドレイン電極Ｄ４３とソース電極Ｓ４３との間にあり、ゲート電極Ｇ４６はソース電極Ｓ４３とドレイン電極Ｄ４４との間にある。つまり、ゲート電極Ｇ４３及びＧ４４がゲート電極Ｇ４２とゲート電極Ｇ４５との間にあり、ゲート電極Ｇ４２〜Ｇ４５がゲート電極Ｇ４１とゲート電極Ｇ４６との間にある。
【００６１】
ゲート電極Ｇ４１、ソース電極Ｓ４１及びドレイン電極Ｄ４１が一つのトランジスタ（ＨＥＭＴ）Ｔ４１に含まれ、ゲート電極Ｇ４２、ソース電極Ｓ４１及びドレイン電極Ｄ４２が一つのトランジスタ（ＨＥＭＴ）Ｔ４２に含まれ、ゲート電極Ｇ４３、ソース電極Ｓ４２及びドレイン電極Ｄ４２が一つのトランジスタ（ＨＥＭＴ）Ｔ４３に含まれ、ゲート電極Ｇ４４、ソース電極Ｓ４２及びドレイン電極Ｄ４３が一つのトランジスタ（ＨＥＭＴ）Ｔ４４に含まれ、ゲート電極Ｇ４５、ソース電極Ｓ４３及びドレイン電極Ｄ４３が一つのトランジスタ（ＨＥＭＴ）Ｔ４５に含まれ、ゲート電極Ｇ４６、ソース電極Ｓ４３及びドレイン電極Ｄ４４が一つのトランジスタ（ＨＥＭＴ）Ｔ４６に含まれる。トランジスタＴ４１〜Ｔ４６が第１の方向に平行に配列し、ゲート電極Ｇ４１〜Ｇ４６、ソース電極Ｓ４１〜Ｓ４３及びドレイン電極Ｄ４１〜Ｄ４４が第２の方向に平行に延びている。
【００６２】
化合物半導体装置４０には、図１２に示すように、基板１０１、基板１０１上のバッファ層１０２、及びバッファ層１０２上のキャリア走行層１０３が含まれる。化合物半導体装置１０には、キャリア走行層１０３上のスペーサ層１０４、スペーサ層１０４上のキャリア供給層１０５、及びキャリア供給層１０５上のキャップ層１０６も含まれる。
【００６３】
キャップ層１０６に、ソース電極用の開口部及びドレイン電極用の開口部が形成されており、ソース電極用の開口部内にソース電極Ｓ４１〜Ｓ４３が形成され、ドレイン電極用の開口部内にドレイン電極Ｄ４１〜Ｄ４４が形成されている。ソース電極Ｓ４１〜Ｓ４３及びドレイン電極Ｄ４１〜Ｄ４４を覆う絶縁膜１１１がキャップ層１０６上に形成されている。絶縁膜１１１には、ゲート電極用の開口部が形成されており、ゲート電極用の開口部を介してキャップ層１０６とショットキー接触するゲート電極Ｇ４１〜Ｇ４６が化合物半導体装置４０に含まれる。ゲート電極Ｇ４１〜Ｇ４６を覆う絶縁膜１１２が絶縁膜１１１上に形成されている。
【００６４】
絶縁膜１１１上にフィールドプレート部Ｆ４１、Ｆ４２、Ｆ４３、Ｆ４４、Ｆ４５及びＦ４６が形成されている。フィールドプレート部Ｆ４１〜Ｆ４６は、絶縁膜１１１によりゲート電極Ｇ４１〜Ｇ４６から絶縁されている。平面視で、フィールドプレート部Ｆ４１はゲート電極Ｇ４１とドレイン電極Ｄ４１との間にあり、フィールドプレート部Ｆ４２はゲート電極Ｇ４２とドレイン電極Ｄ４２との間にあり、フィールドプレート部Ｆ４３はゲート電極Ｇ４３とドレイン電極Ｄ４２との間にあり、フィールドプレート部Ｆ４４はゲート電極Ｇ４４とドレイン電極Ｄ４３との間にあり、フィールドプレート部Ｆ４５はゲート電極Ｇ４５とドレイン電極Ｄ４３との間にあり、フィールドプレート部Ｆ４６はゲート電極Ｇ４６とドレイン電極Ｄ４４との間にある。フィールドプレート部Ｆ４１はトランジスタＴ４１に含まれ、フィールドプレート部Ｆ４２はトランジスタＴ４２に含まれ、フィールドプレート部Ｆ４３はトランジスタＴ４３に含まれ、フィールドプレート部Ｆ４４はトランジスタＴ４４に含まれ、フィールドプレート部Ｆ４５はトランジスタＴ４５に含まれ、フィールドプレート部Ｆ４６はトランジスタＴ４６に含まれる。フィールドプレート部Ｆ４１〜Ｆ４６は、例えば接地される。
【００６５】
フィールドプレート部Ｆ４１の長さＬｆｐ４１は一定であり、フィールドプレート部Ｆ４２の長さＬｆｐ４２は一定であり、フィールドプレート部Ｆ４３の長さＬｆｐ４３は一定であり、フィールドプレート部Ｆ４４の長さＬｆｐ４４は一定であり、フィールドプレート部Ｆ４５の長さＬｆｐ４５は一定であり、フィールドプレート部Ｆ４６の長さＬｆｐ４６は一定である。フィールドプレート部Ｆ４１〜Ｆ４６は第２のフィールドプレート部の一例である。図１２に示すように、長さＬｆｐ４２は長さＬｆｐ４１より大きく、長さＬｆｐ４３は長さＬｆｐ４２より大きく、長さＬｆｐ４４は長さＬｆｐ４３と等しい。また、長さＬｆｐ４５は長さＬｆｐ４４より小さく、長さＬｆｐ４６は長さＬｆｐ４５より小さい。第２のフィールドプレート部の長さとは、平面視で、第２のフィールドプレート部のゲート長方向（第１の方向）の長さをいう。
【００６６】
このような構成の第４の実施形態では、長さＬｆｐ４２が長さＬｆｐ４１より大きく、長さＬｆｐ４３が長さＬｆｐ４２より大きく、長さＬｆｐ４４が長さＬｆｐ４５より大きく、長さＬｆｐ４５が長さＬｆｐ４６より大きい。従って、化合物半導体装置４０内の温度が均一であれば、トランジスタＴ４１〜Ｔ４６の間では、トランジスタＴ４３及びＴ４４の耐圧が最も高く、その次にトランジスタＴ４２及びＴ４５の耐圧が高い。つまり、第４の実施形態では、動作中に温度が高くなる部分ほど、第２のフィールドプレート部が長い。このため、温度の相違に伴って耐圧の低下量に相違が生じても、トランジスタＴ４２〜Ｔ４５においてトランジスタＴ４１及びＴ４６とほぼ同等の耐圧を得ることができ、優れた信頼性を得ることができる。
【００６７】
なお、第２のフィールドプレート部の長さの増加はパワーの低下につながる。第２のフィールドプレート部の長さを動作中の温度が相対的に低くなる部分において、相対的に高くなる部分と同程度にしたとしても、そのことで化合物半導体装置４０の信頼性が更に向上するわけではない。従って、第２のフィールドプレート部の長さを動作中の温度が相対的に低くなる部分において、相対的に高くなる部分と同程度にしたとしても、パワーが低下するだけである。
【００６８】
第４の実施形態に係る化合物半導体装置４０を製造する際には、例えば、第１〜第３の実施形態に倣って絶縁膜１１２の形成までの処理を行った後にフィールドプレート部Ｆ４１〜Ｆ４６を形成する。
【００６９】
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態はＨＥＭＴを備えた化合物半導体装置の一例に関する。図１３は、第５の実施形態に係る化合物半導体装置における電極の位置関係を示す図である。
【００７０】
第５の実施形態に係る化合物半導体装置５０には、図１３に示すように、第１の実施形態におけるドレイン電極Ｄ１１〜Ｄ１４に代えてドレイン電極Ｄ５１〜Ｄ５４が含まれる。ドレイン電極Ｄ５１は、その長手方向（第２の方向）において、中心に近づくほどゲート電極Ｇ１１との間隔が大きくなる平面形状を有する。ドレイン電極Ｄ５２は、その長手方向（第２の方向）において、中心に近づくほどゲート電極Ｇ１２との間隔及びゲート電極Ｇ１３との間隔が大きくなる平面形状を有する。ドレイン電極Ｄ５３は、その長手方向（第２の方向）において、中心に近づくほどゲート電極Ｇ１４との間隔及びゲート電極Ｇ１５との間隔が大きくなる平面形状を有する。ドレイン電極Ｄ５４は、その長手方向（第２の方向）において、中心に近づくほどゲート電極Ｇ１６との間隔が大きくなる平面形状を有する。他の構成は第１の実施形態と同様である。
【００７１】
トランジスタＴ１１に着目すると、その両端で発生した熱は中心で発生した熱よりも外部へ放出されやすい。従って、動作中の温度は、ゲート幅方向（第２の方向）において、中心付近で最も高く、両端付近で最も低い。第５の実施形態では、ドレイン電極Ｄ５１がゲート幅方向において、中心に近づくほどゲート電極Ｇ１１との間隔が大きくなる平面形状を有する。このため、トランジスタＴ１１内で、動作中の温度の相違に伴って、耐圧の低下量に相違が生じても、中心付近と両端付近との間でほぼ同等の耐圧を得ることができる。トランジスタＴ１２〜Ｔ１６においても、各トランジスタ内でほぼ同等の耐圧を得ることができる。従って、より優れた信頼性を得ることができる。
【００７２】
（第６の実施形態）
次に、第６の実施形態について説明する。第６の実施形態はＨＥＭＴを備えた化合物半導体装置の一例に関する。図１４は、第６の実施形態に係る化合物半導体装置における電極の位置関係を示す図である。
【００７３】
第６の実施形態に係る化合物半導体装置６０には、図１４に示すように、第２の実施形態におけるドレイン電極Ｄ２１〜Ｄ２４に代えてドレイン電極Ｄ６１〜Ｄ６４が含まれる。ドレイン電極Ｄ６１は、その長手方向（第２の方向）において、中心に近づくほどゲート電極Ｇ２１との間隔が大きくなる平面形状を有する。ドレイン電極Ｄ６２は、その長手方向（第２の方向）において、中心に近づくほどゲート電極Ｇ２２との間隔及びゲート電極Ｇ２３との間隔が大きくなる平面形状を有する。ドレイン電極Ｄ６３は、その長手方向（第２の方向）において、中心に近づくほどゲート電極Ｇ２４との間隔及びゲート電極Ｇ２５との間隔が大きくなる平面形状を有する。ドレイン電極Ｄ６４は、その長手方向（第２の方向）において、中心に近づくほどゲート電極Ｇ２６との間隔が大きくなる平面形状を有する。他の構成は第２の実施形態と同様である。
【００７４】
トランジスタＴ２１に着目すると、その両端で発生した熱は中心で発生した熱よりも外部へ放出されやすい。従って、動作中の温度は、ゲート幅方向（第２の方向）において、中心付近で最も高く、両端付近で最も低い。第６の実施形態では、ドレイン電極Ｄ６１がゲート幅方向において、中心に近づくほどゲート電極Ｇ２１との間隔が大きくなる平面形状を有する。このため、トランジスタＴ２１内で、動作中の温度の相違に伴って、耐圧の低下量に相違が生じても、中心付近と両端付近との間でほぼ同等の耐圧を得ることができる。トランジスタＴ２２〜Ｔ２６においても、各トランジスタ内でほぼ同等の耐圧を得ることができる。従って、より優れた信頼性を得ることができる。
【００７５】
（第７の実施形態）
次に、第７の実施形態について説明する。第７の実施形態はＨＥＭＴを備えた化合物半導体装置の一例に関する。図１５は、第７の実施形態に係る化合物半導体装置における電極の位置関係を示す図である。
【００７６】
第７の実施形態に係る化合物半導体装置７０には、図１５に示すように、第３の実施形態におけるドレイン電極Ｄ３１〜Ｄ３４に代えてドレイン電極Ｄ７１〜Ｄ７４が含まれる。ドレイン電極Ｄ７１は、その長手方向（第２の方向）において、中心に近づくほどゲート電極Ｇ３１との間隔が大きくなる平面形状を有する。ドレイン電極Ｄ７２は、その長手方向（第２の方向）において、中心に近づくほどゲート電極Ｇ３２との間隔及びゲート電極Ｇ３３との間隔が大きくなる平面形状を有する。ドレイン電極Ｄ７３は、その長手方向（第２の方向）において、中心に近づくほどゲート電極Ｇ３４との間隔及びゲート電極Ｇ３５との間隔が大きくなる平面形状を有する。ドレイン電極Ｄ７４は、その長手方向（第２の方向）において、中心に近づくほどゲート電極Ｇ３６との間隔が大きくなる平面形状を有する。他の構成は第３の実施形態と同様である。
【００７７】
トランジスタＴ３１に着目すると、その両端で発生した熱は中心で発生した熱よりも外部へ放出されやすい。従って、動作中の温度は、ゲート幅方向（第２の方向）において、中心付近で最も高く、両端付近で最も低い。第７の実施形態では、ドレイン電極Ｄ７１がゲート幅方向において、中心に近づくほどゲート電極Ｇ３１との間隔が大きくなる平面形状を有する。このため、トランジスタＴ３１内で、動作中の温度の相違に伴って、耐圧の低下量に相違が生じても、中心付近と両端付近との間でほぼ同等の耐圧を得ることができる。トランジスタＴ３２〜Ｔ３６においても、各トランジスタ内でほぼ同等の耐圧を得ることができる。従って、より優れた信頼性を得ることができる。
【００７８】
（第８の実施形態）
次に、第８の実施形態について説明する。第８の実施形態はＨＥＭＴを備えた化合物半導体装置の一例に関する。図１６は、第８の実施形態に係る化合物半導体装置における電極の位置関係を示す図である。
【００７９】
第８の実施形態に係る化合物半導体装置８０には、図１６に示すように、第４の実施形態におけるドレイン電極Ｄ４１〜Ｄ４４に代えてドレイン電極Ｄ８１〜Ｄ８４が含まれる。ドレイン電極Ｄ８１は、その長手方向（第２の方向）において、中心に近づくほどゲート電極Ｇ４１との間隔が大きくなる平面形状を有する。ドレイン電極Ｄ８２は、その長手方向（第２の方向）において、中心に近づくほどゲート電極Ｇ４２との間隔及びゲート電極Ｇ４３との間隔が大きくなる平面形状を有する。ドレイン電極Ｄ８３は、その長手方向（第２の方向）において、中心に近づくほどゲート電極Ｇ４４との間隔及びゲート電極Ｇ４５との間隔が大きくなる平面形状を有する。ドレイン電極Ｄ８４は、その長手方向（第２の方向）において、中心に近づくほどゲート電極Ｇ４６との間隔が大きくなる平面形状を有する。他の構成は第４の実施形態と同様である。
【００８０】
トランジスタＴ４１に着目すると、その両端で発生した熱は中心で発生した熱よりも外部へ放出されやすい。従って、動作中の温度は、ゲート幅方向（第２の方向）において、中心付近で最も高く、両端付近で最も低い。第８の実施形態では、ドレイン電極Ｄ８１がゲート幅方向において、中心に近づくほどゲート電極Ｇ４１との間隔が大きくなる平面形状を有する。このため、トランジスタＴ４１内で、動作中の温度の相違に伴って、耐圧の低下量に相違が生じても、中心付近と両端付近との間でほぼ同等の耐圧を得ることができる。トランジスタＴ４２〜Ｔ４６においても、各トランジスタ内でほぼ同等の耐圧を得ることができる。従って、より優れた信頼性を得ることができる。
【００８１】
第５〜第８の実施形態においてゲート電極とドレイン電極との間隔が第２の方向において動作中に温度が高くなる部分ほど大きくなっているように、第２の実施形態又は第３の実施形態において、トランジスタの各々内で、第１のフィールドプレート部が第２の方向において動作中に温度が高くなる部分ほど大きくなっていてもよい。同様に、第４の実施形態において、トランジスタの各々内で、第２のフィールドプレート部が第２の方向において動作中に温度が高くなる部分ほど大きくなっていてもよい。また、フィールドプレート部Ｆ４１〜Ｆ４６が第１の実施形態に係る化合物半導体装置１０に含まれていてもよい。
【００８２】
（第９の実施形態）
次に、第９の実施形態について説明する。第９の実施形態は、ＨＥＭＴのディスクリートパッケージに関する。図１７は、第９の実施形態に係るディスクリートパッケージを示す図である。
【００８３】
第９の実施形態では、図１７に示すように、第１〜第８の実施形態のいずれかのＨＥＭＴのＨＥＭＴチップ１２１０の裏面がはんだ等のダイアタッチ剤１２３４を用いてランド（ダイパッド）１２３３に固定されている。また、ドレイン結合部ＣＤ１〜ＣＤ４のいずれかが接続されたドレインパッド１２２６ｄに、Ａｌワイヤ等のワイヤ１２３５ｄが接続され、ワイヤ１２３５ｄの他端が、ランド１２３３と一体化しているドレインリード１２３２ｄに接続されている。ソース結合部ＣＳ１〜ＣＳ４のいずれかに接続されたソースパッド１２２６ｓにＡｌワイヤ等のワイヤ１２３５ｓが接続され、ワイヤ１２３５ｓの他端がランド１２３３から独立したソースリード１２３２ｓに接続されている。ゲート結合部ＣＧ１〜ＣＧ４のいずれかに接続されたゲートパッド１２２６ｇにＡｌワイヤ等のワイヤ１２３５ｇが接続され、ワイヤ１２３５ｇの他端がランド１２３３から独立したゲートリード１２３２ｇに接続されている。そして、ゲートリード１２３２ｇの一部、ドレインリード１２３２ｄの一部及びソースリード１２３２ｓの一部が突出するようにして、ランド１２３３及びＨＥＭＴチップ１２１０等がモールド樹脂１２３１によりパッケージングされている。
【００８４】
このようなディスクリートパッケージは、例えば、次のようにして製造することができる。先ず、ＨＥＭＴチップ１２１０をはんだ等のダイアタッチ剤１２３４を用いてリードフレームのランド１２３３に固定する。次いで、ワイヤ１２３５ｇ、１２３５ｄ及び１２３５ｓを用いたボンディングにより、ゲートパッド１２２６ｇをリードフレームのゲートリード１２３２ｇに接続し、ドレインパッド１２２６ｄをリードフレームのドレインリード１２３２ｄに接続し、ソースパッド１２２６ｓをリードフレームのソースリード１２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂１２３１を用いた封止を行う。続いて、リードフレームを切り離す。
【００８５】
（第１０の実施形態）
次に、第１０の実施形態について説明する。第１０の実施形態は、ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路に関する。図１８は、第１０の実施形態に係るＰＦＣ回路を示す結線図である。
【００８６】
ＰＦＣ回路１２５０には、スイッチ素子（トランジスタ）１２５１、ダイオード１２５２、チョークコイル１２５３、コンデンサ１２５４及び１２５５、ダイオードブリッジ１２５６、並びに交流電源（ＡＣ）１２５７が設けられている。そして、スイッチ素子１２５１のドレイン電極と、ダイオード１２５２のアノード端子及びチョークコイル１２５３の一端子とが接続されている。スイッチ素子１２５１のソース電極と、コンデンサ１２５４の一端子及びコンデンサ１２５５の一端子とが接続されている。コンデンサ１２５４の他端子とチョークコイル１２５３の他端子とが接続されている。コンデンサ１２５５の他端子とダイオード１２５２のカソード端子とが接続されている。また、スイッチ素子１２５１のゲート電極にはゲートドライバが接続されている。コンデンサ１２５４の両端子間には、ダイオードブリッジ１２５６を介してＡＣ１２５７が接続される。コンデンサ１２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子１２５１に、第１〜第８の実施形態のいずれかのＨＥＭＴが用いられている。
【００８７】
ＰＦＣ回路１２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子１２５１をダイオード１２５２及びチョークコイル１２５３等に接続する。
【００８８】
（第１１の実施形態）
次に、第１１の実施形態について説明する。第１１の実施形態は、ＨＥＭＴを備えた電源装置に関する。図１９は、第１１の実施形態に係る電源装置を示す結線図である。
【００８９】
電源装置には、高圧の一次側回路１２６１及び低圧の二次側回路１２６２、並びに一次側回路１２６１と二次側回路１２６２との間に配設されるトランス１２６３が設けられている。
【００９０】
一次側回路１２６１には、第１０の実施形態に係るＰＦＣ回路１２５０、及びＰＦＣ回路１２５０のコンデンサ１２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路１２６０が設けられている。フルブリッジインバータ回路１２６０には、複数（ここでは４つ）のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄが設けられている。
【００９１】
二次側回路１２６２には、複数（ここでは３つ）のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃが設けられている。
【００９２】
本実施形態では、一次側回路１２６１を構成するＰＦＣ回路１２５０のスイッチ素子１２５１、並びにフルブリッジインバータ回路１２６０のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄに、第１〜第８の実施形態のいずれかのＨＥＭＴが用いられている。一方、二次側回路１２６２のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。
【００９３】
（第１２の実施形態）
次に、第１２の実施形態について説明する。第１２の実施形態は、ＨＥＭＴを備えた増幅器に関する。図２０は、第１２の実施形態に係る増幅器を示す結線図である。
【００９４】
増幅器には、ディジタル・プレディストーション回路１２７１、ミキサー１２７２ａ及び１２７２ｂ、並びにパワーアンプ１２７３が設けられている。
【００９５】
ディジタル・プレディストーション回路１２７１は、入力信号の非線形歪みを補償する。ミキサー１２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ１２７３は、第１〜第８の実施形態のいずれかのＨＥＭＴを備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー１２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路１２７１に送出できる。この増幅器は、高周波増幅器、高出力増幅器として使用することができる。
【００９６】
なお、化合物半導体積層構造に用いられる化合物半導体層の組成は特に限定されず、例えば、ＧａＮ、ＡｌＮ及びＩｎＮ等を用いることができる。また、これらの混晶を用いることもできる。
【００９７】
いずれの実施形態においても、基板として、炭化シリコン（ＳｉＣ）基板、サファイア基板、シリコン基板、ＧａＮ基板又はＧａＡｓ基板等を用いてもよい。基板が、導電性、半絶縁性又は絶縁性のいずれであってもよい。
【００９８】
ゲート電極、ソース電極及びドレイン電極の構造は上述の実施形態のものに限定されない。例えば、これらが単層から構成されていてもよい。また、これらの形成方法はリフトオフ法に限定されない。更に、オーミック特性が得られるのであれば、ソース電極及びドレイン電極の形成後の熱処理を省略してもよい。ゲート電極に、Ｎｉ及びＡｕの他にＰｄ及び／又はＰｔが含まれていてもよい。また、ゲート電極、ソース電極及びドレイン電極の数は上述の実施形態のものに限定されない。
【００９９】
以下、本発明の諸態様を付記としてまとめて記載する。
【０１００】
（付記１）
ゲート電極、ソース電極及びドレイン電極を備えた複数のトランジスタを有し、
前記複数のトランジスタのうちで、動作中に温度が高くなるトランジスタほど、温度が上昇する前の耐圧が高く構成されていることを特徴とする化合物半導体装置。
【０１０１】
（付記２）
前記複数のトランジスタ間において、前記ゲート電極と前記ドレイン電極との間隔が、動作中に温度が高くなるトランジスタほど大きいことを特徴とする付記１に記載の化合物半導体装置。
【０１０２】
（付記３）
前記複数のトランジスタは第１の方向に平行に配列しており、
前記第１の方向において中心に近く位置するトランジスタほど前記ゲート電極と前記ドレイン電極との間隔が大きいことを特徴とする付記２に記載の化合物半導体装置。
【０１０３】
（付記４）
前記複数のトランジスタの各々内で、前記ゲート電極と前記ドレイン電極との間隔が、前記第１の方向に直交する第２の方向において、動作中に温度が高くなる部分ほど大きいことを特徴とする付記２又は３に記載の化合物半導体装置。
【０１０４】
（付記５）
前記複数のトランジスタ毎に、前記ゲート電極は前記ドレイン電極側の第１のフィールドプレート部を有し、
前記複数のトランジスタ間において、前記第１のフィールドプレート部の長さが、動作中に温度が高くなるトランジスタほど大きいことを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体装置。
【０１０５】
（付記６）
前記複数のトランジスタは第１の方向に平行に配列しており、
前記第１の方向において中心に近く位置するトランジスタほど前記第１のフィールドプレート部の長さが大きいことを特徴とする付記５に記載の化合物半導体装置。
【０１０６】
（付記７）
前記複数のトランジスタの各々内で、前記第１のフィールドプレート部の長さが、前記第１の方向に直交する第２の方向において、動作中に温度が高くなる部分ほど大きいことを特徴とする付記５又は６に記載の化合物半導体装置。
【０１０７】
（付記８）
前記複数のトランジスタ毎に、前記ゲート電極から絶縁され、平面視で前記ゲート電極と前記ドレイン電極との間の第２のフィールドプレート部を有し、
前記複数のトランジスタ間において、前記第２のフィールドプレート部の長さが、動作中に温度が高くなるトランジスタほど大きいことを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体装置。
【０１０８】
（付記９）
前記複数のトランジスタは第１の方向に平行に配列しており、
前記第１の方向において中心に近く位置するトランジスタほど前記第２のフィールドプレート部の長さが大きいことを特徴とする付記８に記載の化合物半導体装置。
【０１０９】
（付記１０）
前記複数のトランジスタの各々内で、前記第２のフィールドプレート部の長さが、前記第１の方向に直交する第２の方向において、動作中に温度が高くなる部分ほど大きいことを特徴とする付記８又は９に記載の化合物半導体装置。
【０１１０】
（付記１１）
キャリア走行層、及び前記キャリア走行層の上方のキャリア供給層を有し、
前記ゲート電極、前記ソース電極及び前記ドレインドレイン電極は、前記キャリア供給層の上方に形成されていることを特徴とする付記１乃至１０のいずれか１項に記載の化合物半導体装置。
【０１１１】
（付記１２）
付記１乃至１１のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
【０１１２】
（付記１３）
付記１乃至１１のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
【０１１３】
（付記１４）
ゲート電極、ソース電極及びドレイン電極を備えた複数のトランジスタを形成する工程を有し、
前記複数のトランジスタのうちで、動作中に温度が高くなるトランジスタほど、温度が上昇する前の耐圧が高く構成することを特徴とする化合物半導体装置の製造方法。
【符号の説明】
【０１１４】
１０、２０、３０、４０、５０、６０、７０、８０：化合物半導体装置
Ｇ１１〜Ｇ１６、Ｇ２１〜Ｇ２６、Ｇ３１〜Ｇ３６、Ｇ４１〜Ｇ４６：ゲート電極
Ｓ１１〜Ｓ１３、Ｓ２１〜Ｓ２３、Ｓ３１〜Ｓ３３、Ｓ４１〜Ｓ４３：ソース電極
Ｄ１１〜Ｄ１４、Ｄ２１〜Ｄ２４、Ｄ３１〜Ｄ３４、Ｄ４１〜Ｄ４４、Ｄ５１〜Ｄ５４、Ｄ６１〜Ｄ６４、Ｄ７１〜Ｄ７４、Ｄ８１〜Ｄ８４：ドレイン電極
Ｆ４１〜Ｆ４４：フィールドプレート部
Ｔ１１〜Ｔ１６、Ｔ２１〜Ｔ２６、Ｔ３１〜Ｔ３６、Ｔ４１〜Ｔ４６：トランジスタ
【図１】
2018056295.tif 000003
【図２】
2018056295.tif 000004
【図３】
2018056295.tif 000005
【図４】
2018056295.tif 000006
【図５Ａ】
2018056295.tif 000007
【図５Ｂ】
2018056295.tif 000008
【図５Ｃ】
2018056295.tif 000009
【図６】
2018056295.tif 000010
【図７】
2018056295.tif 000011
【図８Ａ】
2018056295.tif 000012
【図８Ｂ】
2018056295.tif 000013
【図９】
2018056295.tif 000014
【図１０】
2018056295.tif 000015
【図１１】
2018056295.tif 000016
【図１２】
2018056295.tif 000017
【図１３】
2018056295.tif 000018
【図１４】
2018056295.tif 000019
【図１５】
2018056295.tif 000020
【図１６】
2018056295.tif 000021
【図１７】
2018056295.tif 000022
【図１８】
2018056295.tif 000023
【図１９】
2018056295.tif 000024
【図２０】
2018056295.tif 000025