(57)【要約】【課題】映像生成装置によって生成された映像ソースが複数に分割された映像信号を、それぞれに対応する独立した異なる系統を介して受信し、元の映像ソースに基づく映像を復元可能な映像表示装置及びその制御方法を提供する。【解決手段】映像表示装置は、第１の映像信号を受信する第１の受信手段と、第２の映像信号を受信する第２の受信手段と、前記第１の映像信号および前記第２の映像信号が同一の映像ソースから分割された信号であるか否かを判定する制御手段と、前記制御手段が前記第１の映像信号および前記第２の映像信号が同一の映像ソースから分割された信号であると判定した場合に、前記第１の映像信号および前記第２の映像信号から元の映像ソースに基づく映像を復元する復元手段と、を有することを特徴とする。【選択図】図１
2018164145.tif 000002
【特許請求の範囲】
【請求項１】
第１の映像信号を受信する第１の受信手段と、
第２の映像信号を受信する第２の受信手段と、
前記第１の映像信号および前記第２の映像信号が同一の映像ソースから分割された信号であるか否かを判定する制御手段と、
前記制御手段が前記第１の映像信号および前記第２の映像信号が同一の映像ソースから分割された信号であると判定した場合に、前記第１の映像信号および前記第２の映像信号から元の映像ソースに基づく映像を復元する復元手段と、
を有することを特徴とする映像表示装置。
【請求項２】
前記第１の映像信号および前記第２の映像信号は、ＳＤＩ通信の規格を満たすデータ構造を有するＳＤＩ信号である
ことを特徴とする請求項１に記載の映像表示装置。
【請求項３】
前記第１の映像信号および前記第２の映像信号は、前記映像ソースが４系統の３Ｇ−ＳＤＩ信号に分割され、さらに前記４系統の３Ｇ−ＳＤＩ信号が２系統ずつ統合されることによって生成された２系統の６Ｇ−ＳＤＩ信号である
ことを特徴とする請求項２に記載の映像表示装置。
【請求項４】
前記制御手段は、前記第１の映像信号および前記第２の映像信号に付加された補助データ、前記第１の映像信号および前記第２の映像信号のデータ構造、前記第１の映像信号および前記第２の映像信号の画素数の少なくともいずれかの条件に基づいて、前記第１の映像信号および前記第２の映像信号が同一の映像ソースから分割された信号であるか否かを判定する
ことを特徴とする請求項２または３に記載の映像表示装置。
【請求項５】
前記補助データは、ペイロードＩＤを含み、
同期信号に基づいて、前記第１の映像信号および前記第２の映像信号の水平画素数を検出する同期信号検出手段と、
前記データ構造の違いに基づいて、前記第１の映像信号および前記第２の映像信号がＬｅｖｅｌＡであるかＬｅｖｅｌＢであるかを検出するＳＡＶ／ＥＡＶ検出手段と、
前記第１の映像信号および前記第２の映像信号の前記ペイロードＩＤのＢｙｔｅ１、Ｂｙｔｅ２、Ｂｙｔｅ３を取得するペイロードＩＤ取得手段と、をさらに有し、
前記制御手段は、前記ＳＡＶ／ＥＡＶ検出手段、前記同期信号検出手段および前記ペイロードＩＤ取得手段の検出結果および取得結果が同一の場合に、前記第１の映像信号および前記第２の映像信号が同一の映像ソースから分割された信号であると判定する
ことを特徴とする請求項４に記載の映像表示装置。
【請求項６】
前記復元手段は、前記ＳＡＶ／ＥＡＶ検出手段が、前記第１の映像信号および前記第２の映像信号がＬｅｖｅｌＢであると検出した場合に、ＬｅｖｅｌＢからＬｅｖｅｌＡへデータ形式を変換する
ことを特徴とする請求項５に記載の映像表示装置。
【請求項７】
前記制御手段は、前記ペイロードＩＤのＢｙｔｅ１に基づいて、前記第１の映像信号および前記第２の映像信号がＳｑｕａｒｅ  Ｄｉｖｉｓｉｏｎ方式であるか、または２  Ｓａｍｐｌｅ  Ｉｎｔｅｒｌｅａｖｅ  Ｄｉｖｉｓｉｏｎ方式であるかを判別し、
前記復元手段は、前記制御手段が判別した方式に基づいて、前記第１の映像信号および前記第２の映像信号から元の映像ソースに基づく映像を復元する
ことを特徴とする請求項５または６に記載の映像表示装置。
【請求項８】
前記制御手段は、
前記ペイロードＩＤのＢｙｔｅ１が０ｘ９６、０ｘ９７、０ｘ９８、０ｘＣ１または０ｘＣ２の場合に、前記第１の映像信号および前記第２の映像信号が２  Ｓａｍｐｌｅ  Ｉｎｔｅｒｌｅａｖｅ  Ｄｉｖｉｓｉｏｎ方式であると判別し、
前記ペイロードＩＤのＢｙｔｅ１が０ｘ９６、０ｘ９７、０ｘ９８、０ｘＣ１または０ｘＣ２、以外である場合に、前記第１の映像信号および前記第２の映像信号がＳｑｕａｒｅ  Ｄｉｖｉｓｉｏｎ方式であると判別する
ことを特徴とする請求項７に記載の映像表示装置。
【請求項９】
前記同期信号検出手段は、前記同期信号に基づいて、前記第１の映像信号および前記第２の映像信号のフレームレートを検出し、
前記復元手段は、前記同期信号検出手段によって検出されたフレームレートに基づいて、元の映像ソースに設定されたフレームレートを算出する
ことを特徴とする請求項５から８のいずれか１項に記載の映像表示装置。
【請求項１０】
前記復元手段は、前記第１の映像信号および前記第２の映像信号のフレームレートが３０Ｈｚ、２５Ｈｚまたは２４Ｈｚである場合に、前記第１の映像信号および前記第２の映像信号から復元される元の映像ソースのフレームレートを６０Ｈｚ、５０Ｈｚまたは４８Ｈｚに設定する
ことを特徴とする請求項９に記載の映像表示装置。
【請求項１１】
前記補助データはタイムコードを含み、
前記第１の映像信号から第１のタイムコードを取得し、前記第２の映像信号から第２のタイムコードを取得するタイムコード取得手段をさらに有し、
前記制御手段は、前記第１のタイムコードと前記第２のタイムコードとの時間差が閾値以下の場合に、前記第１の映像信号および前記第２の映像信号が同一の映像ソースから分割された信号であると判定する
ことを特徴とする請求項４から１０のいずれか１項に記載の映像表示装置。
【請求項１２】
前記第１の映像信号および前記第２の映像信号を生成する映像生成装置と双方向通信可能な伝送路と接続された通信手段をさらに有し、
前記制御手段は、前記通信手段を介して前記映像生成装置に、ＬｅｖｅｌＡまたはＬｅｖｅｌＢのいずれかのデータ形式、Ｓｑｕａｒｅ  Ｄｉｖｉｓｉｏｎ方式または２ Ｓａ
ｍｐｌｅ  Ｉｎｔｅｒｌｅａｖｅ  Ｄｉｖｉｓｉｏｎ方式のいずれかの方式およびフレームレートを含む項目の中から、前記映像表示装置が元の映像ソースに基づく映像を復元可能な条件を送信する
ことを特徴とする請求項２から１１のいずれか１項に記載の映像表示装置。
【請求項１３】
第１の映像信号を受信する第１の受信ステップと、
第２の映像信号を受信する第２の受信ステップと、
前記第１の映像信号および前記第２の映像信号が同一の映像ソースから分割された信号であるか否かを判定する制御ステップと、
前記制御ステップにおいて前記第１の映像信号および前記第２の映像信号が同一の映像ソースから分割された信号であると判定された場合に、前記第１の映像信号および前記第２の映像信号から元の映像ソースに基づく映像を復元する復元ステップと、
を有することを特徴とする映像表示装置の制御方法。
【請求項１４】
前記第１の映像信号および前記第２の映像信号は、ＳＤＩ通信の規格を満たすデータ構造を有するＳＤＩ信号である
ことを特徴とする請求項１３に記載の映像表示装置の制御方法。
【請求項１５】
前記第１の映像信号および前記第２の映像信号は、前記映像ソースが４系統の３Ｇ−ＳＤＩ信号に分割され、さらに前記４系統の３Ｇ−ＳＤＩ信号が２系統ずつ統合されることによって生成された２系統の６Ｇ−ＳＤＩ信号である
ことを特徴とする請求項１４に記載の映像表示装置の制御方法。
【請求項１６】
前記制御ステップでは、前記第１の映像信号および前記第２の映像信号に付加された補助データ、前記第１の映像信号および前記第２の映像信号のデータ構造、前記第１の映像信号および前記第２の映像信号の画素数の少なくともいずれかの条件に基づいて、前記第１の映像信号および前記第２の映像信号が同一の映像ソースから分割された信号であるか否かが判定される
ことを特徴とする請求項１４または１５に記載の映像表示装置の制御方法。
【請求項１７】
前記補助データは、ペイロードＩＤを含み、
同期信号に基づいて、前記第１の映像信号および前記第２の映像信号の水平画素数を検出する同期信号検出ステップと、
前記データ構造の違いに基づいて、前記第１の映像信号および前記第２の映像信号がＬｅｖｅｌＡであるかＬｅｖｅｌＢであるかを検出するＳＡＶ／ＥＡＶ検出ステップと、
前記第１の映像信号および前記第２の映像信号の前記ペイロードＩＤのＢｙｔｅ１、Ｂｙｔｅ２、Ｂｙｔｅ３を取得するペイロードＩＤ取得ステップと、をさらに有し、
前記制御ステップでは、前記ＳＡＶ／ＥＡＶ検出ステップ、前記同期信号検出ステップおよび前記ペイロードＩＤ取得ステップにおける検出結果および取得結果が同一の場合に、前記第１の映像信号および前記第２の映像信号が同一の映像ソースから分割された信号であると判定される
ことを特徴とする請求項１６に記載の映像表示装置の制御方法。
【請求項１８】
前記復元ステップでは、前記ＳＡＶ／ＥＡＶ検出ステップにおいて、前記第１の映像信号および前記第２の映像信号がＬｅｖｅｌＢであると検出された場合に、ＬｅｖｅｌＢからＬｅｖｅｌＡへデータ形式が変換される
ことを特徴とする請求項１７に記載の映像表示装置の制御方法。
【請求項１９】
前記制御ステップでは、前記ペイロードＩＤのＢｙｔｅ１に基づいて、前記第１の映像信号および前記第２の映像信号がＳｑｕａｒｅ  Ｄｉｖｉｓｉｏｎ方式であるか、または２  Ｓａｍｐｌｅ  Ｉｎｔｅｒｌｅａｖｅ  Ｄｉｖｉｓｉｏｎ方式であるかが判別され、
前記復元ステップでは、前記制御ステップにおいて判別された方式に基づいて、前記第１の映像信号および前記第２の映像信号から元の映像ソースに基づく映像が復元される
ことを特徴とする請求項１７または１８に記載の映像表示装置の制御方法。
【請求項２０】
前記制御ステップでは、
前記ペイロードＩＤのＢｙｔｅ１が０ｘ９６、０ｘ９７、０ｘ９８、０ｘＣ１または０ｘＣ２の場合に、前記第１の映像信号および前記第２の映像信号が２  Ｓａｍｐｌｅ  Ｉｎｔｅｒｌｅａｖｅ  Ｄｉｖｉｓｉｏｎ方式であると判別され、
前記ペイロードＩＤのＢｙｔｅ１が０ｘ９６、０ｘ９７、０ｘ９８、０ｘＣ１または０ｘＣ２、以外である場合に、前記第１の映像信号および前記第２の映像信号がＳｑｕａｒｅ  Ｄｉｖｉｓｉｏｎ方式であると判別される
ことを特徴とする請求項１９に記載の映像表示装置の制御方法。
【請求項２１】
前記同期信号検出ステップでは、前記同期信号に基づいて、前記第１の映像信号および前記第２の映像信号のフレームレートが検出され、
前記復元ステップでは、前記同期信号検出ステップにおいて検出されたフレームレートに基づいて、元の映像ソースに設定されたフレームレートが算出される
ことを特徴とする請求項１７から２０のいずれか１項に記載の映像表示装置の制御方法。
【請求項２２】
前記復元ステップでは、前記第１の映像信号および前記第２の映像信号のフレームレートが３０Ｈｚ、２５Ｈｚまたは２４Ｈｚである場合に、前記第１の映像信号および前記第２の映像信号から復元される元の映像ソースのフレームレートが６０Ｈｚ、５０Ｈｚまたは４８Ｈｚに設定される
ことを特徴とする請求項２１に記載の映像表示装置の制御方法。
【請求項２３】
前記補助データはタイムコードを含み、
前記第１の映像信号から第１のタイムコードを取得し、前記第２の映像信号から第２のタイムコードを取得するタイムコード取得ステップをさらに有し、
前記制御ステップでは、前記第１のタイムコードと前記第２のタイムコードとの時間差が閾値以下の場合に、前記第１の映像信号および前記第２の映像信号が同一の映像ソースから分割された信号であると判定される
ことを特徴とする請求項１６から２２のいずれか１項に記載の映像表示装置の制御方法。
【請求項２４】
前記第１の映像信号および前記第２の映像信号を生成する映像生成装置と双方向通信可能な伝送路と接続された通信手段を有する映像表示装置の制御方法であって、
前記制御ステップでは、前記通信手段を介して前記映像生成装置に、ＬｅｖｅｌＡまたはＬｅｖｅｌＢのいずれかのデータ形式、Ｓｑｕａｒｅ  Ｄｉｖｉｓｉｏｎ方式または２
Ｓａｍｐｌｅ  Ｉｎｔｅｒｌｅａｖｅ  Ｄｉｖｉｓｉｏｎ方式のいずれかの方式およびフレームレートを含む項目の中から、前記映像表示装置が元の映像ソースに基づく映像を復元可能な条件が送信される
ことを特徴とする請求項１４から２３のいずれか１項に記載の映像表示装置の制御方法。
【請求項２５】
請求項１３から２４のいずれか１項に記載の映像表示装置の制御方法の各ステップをコンピュータに実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は映像表示装置およびその制御方法に関する。
【背景技術】
【０００２】
近年、６Ｇ−ＳＤＩの規格が制定され、対応する機器が普及しつつある。６Ｇ−ＳＤＩは、帯域が６Ｇｂｐｓであるため、画素数３８４０×２１６０または４０９６×２１６０、フレームレート３０Ｈｚまたは２５Ｈｚまたは２４Ｈｚ、プログレッシブ方式、ＹＣｂＣｒ４２２の映像信号を伝送可能である。尚、上述の映像信号は、（ＱＦＨＤ／４Ｋ＠３０ｐ／２５ｐ／２４ｐ  ４２２）とも表現される。
【０００３】
ところで、６Ｇ−ＳＤＩ対応機器として、２系統の３Ｇ−ＳＤＩを１系統の６Ｇ−ＳＤＩに変換する映像変換装置（コンバータ）も普及している。６Ｇ−ＳＤＩを２系統組み合わせて１２Ｇｂｐｓの帯域が伝送可能となる６Ｇ−ＳＤＩ  Ｄｕａｌの規格も制定さているが、こちらはあまり普及していない。一方、１２Ｇｂｐｓの帯域が必要な画素数３８４０×２１６０または４０９６×２１６０、フレームレート６０Ｈｚまたは５０Ｈｚまたは４８Ｈｚ、プログレッシブ方式、ＹＣｂＣｒ４２２の映像信号を伝送したい要望がある。
【０００４】
尚、６Ｇ−ＳＤＩの規格は、Ｓｏｃｉｅｔｙ  ｏｆ  Ｍｏｔｉｏｎ  Ｐｉｃｔｕｒｅ  ａｎｄ  Ｔｅｌｅｖｉｓｉｏｎ  ＥｎｇｉｎｅｅｒｓによりＳＭＰＴＥ−ＳＴ  ２０８１として制定されている。同じく、３Ｇ−ＳＤＩの規格は、ＳＭＰＴＥ−ＳＴ  ４２４およびＳＭＰＴＥ−ＳＴ  ４２５として制定されている。
【０００５】
また、従来より、１系統の映像信号を複数系統の映像信号に変換する技術（特許文献１参照）、複数系統の映像信号を１系統の映像信号に変換する技術（特許文献２参照）が知られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１４−３４９１号公報
【特許文献２】特開２００６−１３８３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
６Ｇ−ＳＤＩ  Ｄｕａｌがあまり普及していない中、（ＱＦＨＤ／４Ｋ＠６０ｐ／５０ｐ／４８ｐ  ４２２）の映像信号を伝送したいとの要望に応えるため、本発明者は次のような方法を検討している。例えば、２系統の３Ｇ−ＳＤＩを１系統の６Ｇ−ＳＤＩに変換する映像変換装置を用いて、映像生成装置から出力される４系統の３Ｇ−ＳＤＩを２系統の６Ｇ−ＳＤＩに変換してから伝送するという方法である。しかしながら、従来の技術では、映像変換装置により変換された２系統の６Ｇ−ＳＤＩの映像信号から元の映像ソースを復元し、元の映像を表示することができなかった。そこで、本発明は、映像生成装置によって生成された映像ソースが複数に分割された映像信号を、それぞれに対応する独立した異なる系統を介して受信し、元の映像ソースに基づく映像を復元可能な映像表示装置及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の態様は、
第１の映像信号を受信する第１の受信手段と、
第２の映像信号を受信する第２の受信手段と、
前記第１の映像信号および前記第２の映像信号が同一の映像ソースから分割された信号であるか否かを判定する制御手段と、
前記制御手段が前記第１の映像信号および前記第２の映像信号が同一の映像ソースから分割された信号であると判定した場合に、前記第１の映像信号および前記第２の映像信号から元の映像ソースに基づく映像を復元する復元手段と、
を有することを特徴とする映像表示装置である。
【０００９】
本発明の第２の態様は、
第１の映像信号を受信する第１の受信ステップと、
第２の映像信号を受信する第２の受信ステップと、
前記第１の映像信号および前記第２の映像信号が同一の映像ソースから分割された信号であるか否かを判定する制御ステップと、
前記制御ステップにおいて前記第１の映像信号および前記第２の映像信号が同一の映像ソースから分割された信号であると判定された場合に、前記第１の映像信号および前記第２の映像信号から元の映像ソースに基づく映像を復元する復元ステップと、
を有することを特徴とする映像表示装置の制御方法である。
【００１０】
本発明の第３の態様は、本発明に係る映像表示装置の制御方法の各ステップをコンピュータに実行させるためのプログラムである。
【発明の効果】
【００１１】
本発明は、映像生成装置によって生成された映像ソースが複数に分割された映像信号を、それぞれに対応する独立した異なる系統を介して受信し、元の映像ソースに基づく映像の復元を可能にする。
【図面の簡単な説明】
【００１２】
【図１】実施例１に係る映像表示装置の概略構成を示すブロック図
【図２】実施例１に係る映像表示装置と外部の装置との接続を示すブロック図
【図３】実施例１に係る映像表示装置における６Ｇ／３Ｇ変換の動作を示す図
【図４】実施例１におけるＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換前後の映像信号を示す図
【図５】実施例１に係る映像表示装置が映像を表示する手順を示すフローチャート
【図６】実施例１に係る映像表示装置の表示可能な入力信号と処理を示す表
【図７】実施例２に係る映像表示装置の概略構成を示すブロック図
【図８】実施例２に係る映像表示装置のフレームレート変換部７０１のブロック図
【図９】実施例２に係るフレームレート変換部７０１の読み書きタイミングの一例
【図１０】実施例２に係る映像表示装置映像を表示する手順を示すフローチャート
【図１１】実施例２に係る映像表示装置が表示可能な入力信号と処理と示す表
【図１２】実施例３に係る映像表示装置と外部の装置との接続を示すブロック図
【発明を実施するための形態】
【００１３】
＜実施例１＞
実施例１では、２系統の６Ｇ−ＳＤＩ信号により伝送される３通りの方式の（ＱＦＨＤ／４Ｋ＠６０ｐ／５０ｐ／４８ｐ  ４２２）の映像信号に基づく映像を表示する映像表示装置の例を説明する。図１に、実施例１における映像表示装置の概略構成を示す。本実施例に係る映像表示装置は、ＳＤＩレシーバ部１０１、１２１、６Ｇ／３Ｇ変換部１０２、１２２、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３、１１３、１２３、１３３、ＳＡＶ／ＥＡＶ検出部１０４、１１４、１２４、１３４を有する。映像表示装置はさらに、同期信号検出部１０５、１１５、１２５、１３５、ペイロードＩＤ取得部１０６、１１６、１２６、１３６、２ＳＩ／液晶パネル変換部１１７、Ｓｑｕａｒｅ／液晶パネル変換部１１８
を有する。また、映像表示装置は、液晶パネル部１１９、バックライト部１２０、制御部１５０を有する。尚、６Ｇ−ＳＤＩの通信速度は、略６Ｇｂｐｓである。
【００１４】
ＳＤＩレシーバ部１０１は、ＳＤＩ方式の入力信号１００を受信し、ＮＲＺ（Ｎｏｎ  Ｒｅｔｕｒｎ  ｔｏ  ＺＥＲＯ）変換、シリアル−パラレル変換などを施す。６Ｇ／３Ｇ変換部１０２は、入力信号１００が６Ｇ−ＳＤＩ方式であったときに、ＳＤＩレシーバ部１０１が出力した内部信号を６Ｇ−ＳＤＩ方式から、３Ｇ−ＳＤＩ方式２系統へ変換する。ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３は、入力信号１００がＬｅｖｅｌＢ方式であったときに、ＳＤＩレシーバ部１０１が出力した内部信号をＬｅｖｅｌＢ方式から、ＬｅｖｅｌＡ方式へ変換する。
【００１５】
ＳＡＶ／ＥＡＶ検出部１０４は、入力信号１００がＬｅｖｅｌＡ方式かＬｅｖｅｌＢ方式か判別する。ＳＡＶ／ＥＡＶ検出部１０４は、ＬｅｖｅｌＡ方式とＬｅｖｅｌＢ方式とで、ＳＡＶ（Ｓｔａｒｔ  ｏｆ  Ａｃｔｉｖｅ  Ｖｉｄｅｏ）／ＥＡＶ（Ｅｎｄ  ｏｆ  Ａｃｔｉｖｅ  Ｖｉｄｅｏ）の形式が異なることを利用して判別を行う。同期信号検出部１０５は、入力信号１００の同期信号を検出し水平総画素数、垂直総画素数、水平有効画素数、垂直有効画素数、走査方式（プログレッシブ方式またはインタレース方式）などを検出する。
【００１６】
ペイロードＩＤ取得部１０６は、ＳＭＰＴＥ  ＳＴ  ３５２に規定された方式で入力信号１００に重畳されたペイロードＩＤを取得する。２ＳＩ／液晶パネル変換部１１７は、２  Ｓａｍｐｌｅ  Ｉｎｔｅｒｌｅａｖｅ  Ｄｉｖｉｓｉｏｎ方式の映像信号を液晶パネル部１１９（後述）の駆動に適した方式に変換する。尚、２  Ｓａｍｐｌｅ  Ｉｎｔｅｒｌｅａｖｅ  Ｄｉｖｉｓｉｏｎ方式については、例えば、ＳＭＰＴＥ  ＳＴ  ２０８１−１１  ４．１  Ｍａｐｐｉｎｇを参照されたい。Ｓｑｕａｒｅ／液晶パネル変換部１１８は、Ｓｑｕａｒｅ  Ｄｉｖｉｓｉｏｎ方式の映像信号を液晶パネル部１１９の駆動に適した方式に変換する。尚、Ｓｑｕａｒｅ  Ｄｉｖｉｓｉｏｎ方式については、例えば、ＳＴＭＰＴＥ  ＳＴ  ４２５−５  Ａｎｎｅｘ  Ｂ  Ｓｑｕａｒｅ  Ｄｉｖｉｓｉｏｎ  ｏｆ
２１６０−Ｉｍａｇｅ  Ｆｏｒｍａｔｓを参照されたい。６Ｇ／３Ｇ変換部１０２、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３、２ＳＩ／液晶パネル変換部１１７やＳｑｕａｒｅ／液晶パネル変換部１１８は、映像生成装置によって生成された元の映像ソースを復元するものと考えることもできる。
【００１７】
液晶パネル部１１９は、透過型の固定画素表示パネルである。バックライト部１２０は、ＬＥＤなどで構成された光源である。バックライト部１２０が、背面側から液晶パネル部１１９を照らし、液晶パネル部１１９が映像信号に応じて各画素の透過率を変化させることにより、任意の画像を表示する。
【００１８】
尚、本実施例では映像表示装置の表示方式の一例として液晶パネルを用いて説明するが、表示方式はこれに限定されない。例えば、本実施例に係る映像表示装置は、反射型の液晶表示装置であってもよい。また、本実施例に係る映像表示装置は、液晶素子の代わりにＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）シャッターを用いたＭＥＭＳシャッター方式表示装置であってもよい。また、本実施例に係る映像表示装置は、自発光型の有機ＥＬ表示装置やプラズマ表示装置であってもよい。あるいは、本実施例に係る映像表示装置は、プロジェクタなどであってもよい。また、バックライト部１２０の光源は、例えばレーザーや冷陰極管など、ＬＥＤ以外の光源を用いても構わない。
【００１９】
ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１１３は、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３と同様の処理をする。ＳＡＶ／ＥＡＶ検出部１１４は、ＳＡＶ／ＥＡＶ検出部１０４と
同様の処理をする。同期信号検出部１１５は、同期信号検出部１０５と同様の処理をする。ペイロードＩＤ取得部１１６は、Ｐａｙｌａｏｄ取得部１０６と同様の処理をする。ただし、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１１３、ＳＡＶ／ＥＡＶ検出部１１４、同期信号検出部１１５、ペイロードＩＤ取得部１１６は、６Ｇ／３Ｇ変換部１０２の出力のうち、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３、ＳＡＶ／ＥＡＶ検出部１０４、同期信号検出部１０５、ペイロードＩＤ取得部１０６とは別系統の出力を処理する。
【００２０】
ＳＤＩレシーバ部１２１は、ＳＤＩレシーバ部１０１と同様の処理をする。６Ｇ／３Ｇ変換部１２２は、６Ｇ／３Ｇ変換部１０２と同様の処理をする。ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１２３およびＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１３３は、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３と同様の処理をする。ＳＡＶ／ＥＡＶ検出部１２４およびＳＡＶ／ＥＡＶ検出部１３４は、ＳＡＶ／ＥＡＶ検出部１０４と同様の処理をする。同期信号検出部１２５および同期信号検出部１２５は、同期信号検出部１０５と同様の処理をする。ペイロードＩＤ取得部１１６およびペイロードＩＤ取得部１２６は、Ｐａｙｌａｏｄ取得部１０６と同様の処理をする。尚、ＳＤＩレシーバ部１２１、６Ｇ／３Ｇ変換部１２２、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１２３、１３３、ＳＡＶ／ＥＡＶ検出部１２４、１３４、同期信号検出部１３５、１４５、ペイロードＩＤ取得部１２６、１３６は、入力信号１２０を処理の対象とする。
【００２１】
制御部１５０は、ＳＤＩレシーバ部１０１、１２１、６Ｇ／３Ｇ変換部１０２、１２２、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３、１１３、１２３、１３３、ＳＡＶ／ＥＡＶ検出部１０４、１１４、１２４、１３４を制御する。また、制御部１５０は、同期信号検出部１０５、１１５、１２５、１３５、ペイロードＩＤ取得部１０６、１１６、１２６、１３６を制御する。制御部１５０は、上述の各部位の取得結果や検出結果に基づき、入力信号１００および１２０が同一フォーマットであるか否かを判別する。
【００２２】
６Ｇ／３Ｇ変換部１０２、１２２、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３、１１３、１２３、１３３、ＳＡＶ／ＥＡＶ検出部１０４、１１４、１２４、１３４は、ＡＳＩＣやＦＰＧＡを用いて電子回路として構成される。また、同期信号検出部１０５、１１５、１２５、１３５、ペイロードＩＤ取得部１０６、１１６、１２６、１３６、２ＳＩ／液晶パネル変換部１１７、Ｓｑｕａｒｅ／液晶パネル変換部１１８は、ＡＳＩＣやＦＰＧＡを用いて電子回路として構成される。尚、ＡＳＩＣはＡｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔの略称であり、ＦＰＧＡはＦｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙの略称である。また、前記各部位は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）などから構成される制御部１５０により、制御されるものとする。例えば、制御部１５０は、ＲＯＭに格納されたプログラムがＲＡＭなどのワークメモリに展開され、これをＣＰＵが実行することにより実現される。
【００２３】
ここで、ＳＤＩ通信のデータ構造について概略を説明する。例えば１フレームの画像（１フレームが分割された画像でもよい）を送る場合のデータをパケットと呼ぶことにする。１パケットは、例えば画像データ（あるいは分割された画像の画像データ）、ＳＡＶ、ＥＡＶ、補助データにより構成される。ＳＡＶ、ＥＡＶは送信したい画像データの前後に配置され、それぞれ画像データが始まることまたは終了することを示す。また、補助データは画像データの特性などの情報を含み、例えばペイロードＩＤやタイムコードなどが埋め込まれる。
【００２４】
映像表示装置と外部の装置との接続を説明する。図２に、実施例１における映像表示装置と外部の装置との接続例を示す。映像生成装置２０１は、カメラなどの映像を生成する
装置である。映像変換装置２０２および映像変換装置２０３は、映像信号の方式を変換する装置であり、コンバータなどと呼称されることがある。映像表示装置２０４は、実施例１における映像表示装置である。実施例１では、映像生成装置２０１が４系統の３Ｇ−ＳＤＩ信号を出力し、そのうち２系統の３Ｇ−ＳＤＩ信号を映像変換装置２０２へ出力し、別の２系統の３Ｇ−ＳＤＩ信号を映像変換装置２０３へ出力するものとする。さらに、映像変換装置２０２は、２系統の３Ｇ−ＳＤＩ信号を１系統の６Ｇ−ＳＤＩ信号に統合し、映像表示装置２０４へ出力する。映像変換装置２０３も同様に、２系統の３Ｇ−ＳＤＩ信号を別の１系統の６Ｇ−ＳＤＩ信号に統合し、映像表示装置２０４へ出力するものとする。尚、図２には示していないが、映像生成装置２０１が、映像表示装置２０４へ、直接、２系統の６Ｇ−ＳＤＩを出力してもよい。また、映像表示装置２０４は、１系統の６Ｇ−ＳＤＩ信号を受信してもよいし、任意の系統数の３Ｇ−ＳＤＩ信号、任意の系統数のＨＤ−ＳＤＩ信号を受信してもよい。
【００２５】
以下、６Ｇ／３Ｇ変換部１０２および６Ｇ／３Ｇ変換部１２２の動作を説明する。ＳＭＰＴＥ  ＳＴ  ２０８１−１によると、６Ｇ−ＳＤＩ信号は、４個のｄａｔａ  ｓｔｒｅａｍ（ｄａｔａ  ｓｔｒｅａｍ  ｏｎｅ、ｔｗｏ、ｔｈｒｅｅ、ｆｏｕｒ）から構成される。ＳＭＰＴＥ  ＳＴ  ４２５−１によると、３Ｇ−ＳＤＩ信号は、２個のｄａｔａ  ｓｔｒｅａｍ（ｄａｔａ  ｓｔｒｅａｍ  ｏｎｅ、ｄａｔａ  ｓｔｒｅａｍ  ｔｗｏ）から構成される。
【００２６】
６Ｇ／３Ｇ変換部１０２および６Ｇ／３Ｇ変換部１２２は、４個のｄａｔａ  ｓｔｒｅａｍを２系統の２個のｄａｔａ  ｓｔｒｅａｍに変換する。図３Ａ〜図３Ｃに、６Ｇ／３Ｇ変換部１０２および６Ｇ／３Ｇ変換部１２２の動作を示す。図３Ａは、６Ｇ／３Ｇ変換部１０２および６Ｇ／３Ｇ変換部１２２への入力であり、４個のｄａｔａ  ｓｔｒｅａｍから構成される。図３Ｂは、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３およびＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１２３への出力であり、２個のｄａｔａ  ｓｔｒｅａｍから構成される。図３Ｃは、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１１３およびＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１３３への出力であり、２個のｄａｔａ  ｓｔｒｅａｍから構成される。入力されたｄａｔａ  ｓｔｒｅａｍのうち、ｄａｔａ  ｓｔｒｅａｍ  ｏｎｅおよびｄａｔａ  ｓｔｒｅａｍ  ｔｗｏが、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３およびＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１２３へ出力される。入力されたｄａｔａ  ｓｔｒｅａｍのうち、ｄａｔａ  ｓｔｒｅａｍ  ｔｈｒｅｅおよびｄａｔａ  ｓｔｒｅａｍ  ｆｏｕｒが、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１１３およびＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１３３へ出力される。尚、図３Ａ〜図３Ｃは、入力信号１００および入力信号１２０が、ＬｅｖｅｌＡ方式であり、カラーフォーマットがＹＣｂＣｒ４２２の場合を示す。また、入力信号１００および入力信号１２０が、３Ｇ−ＳＤＩ方式やＨＤ−ＳＤＩ方式のとき、６Ｇ／３Ｇ変換部１０２および６Ｇ／３Ｇ変換部１２２は、入力を変換せずに出力する。
【００２７】
ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３の動作を説明する。図４Ａ、図４Ｂに、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３の動作を示す。図４Ａに記載の信号は、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３への入力であり、図４Ｂに記載の信号は、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３からの出力である。尚、図４Ａおよび図４Ｂは、入力信号１００のカラーフォーマットがＹＣｂＣｒ４２２の場合を示す。図４Ａおよび図４Ｂに示す変換は、２ライン期間を１周期とする変換である。入力として、第１のラインと第２のラインが同時並行で入力される。出力として、第１のラインが出力され、その後、第２のラインが出力される。ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１１３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１２３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１３３の動作も、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３と同様である。
【００２８】
ＳＡＶ／ＥＡＶ検出部１０４の動作を説明する。ＳＭＰＴＥ  ＳＴ  ２０８１−１によ
ると、ＳＤＩ信号のデータ構造についてＴｙｐｅ  １およびＴｙｐｅ  ２の２種類の方式が規定されている。Ｔｙｐｅ  １およびＴｙｐｅ  ２は、ＳＡＶ／ＥＡＶのデータ構造の違いとして検出することができる。ＳＡＶ／ＥＡＶ検出部１０４は、Ｔｙｐｅ  １方式をＬｅｖｅｌＡ、Ｔｙｐｅ  ２方式をＬｅｖｅｌＢとして検出する。ＳＡＶ／ＥＡＶ検出部１１４、ＳＡＶ／ＥＡＶ検出部１２４、ＳＡＶ／ＥＡＶ検出部１３４も、ＳＡＶ／ＥＡＶ検出部１０４と同様である。
【００２９】
映像表示装置が、２系統の６Ｇ−ＳＤＩ信号により伝送される３通りの方式の（ＱＦＨＤ／４Ｋ＠６０ｐ／５０ｐ／４８ｐ  ４２２）信号、および従来の１系統の６Ｇ−ＳＤＩ信号、３Ｇ−ＳＤＩ信号、ＨＤ−ＳＤＩ信号に基づく映像を表示する手順を説明する。
【００３０】
図５は、実施例１における映像表示装置が、入力信号を判別し、映像を表示する手順を示すフローチャートである。図５を用いて、各ステップの処理を説明する。ステップＳ３０１では、制御部１５０が、入力信号１００および入力信号１２０（２系統の入力信号）が、同一フォーマットの６Ｇ−ＳＤＩ信号であるか否かを判別する。２系統の入力信号が同一フォーマットの６Ｇ−ＳＤＩ信号である場合、処理はステップＳ３０２へ進む。２系統の入力信号が同一フォーマットの６Ｇ−ＳＤＩ信号ではない場合、処理はステップＳ３０７へ進む。本実施例では、制御部１５０が、ＳＤＩ信号の方式を判別するものとするが、ＳＤＩレシーバ部１０１およびＳＤＩレシーバ部１２１が検出してもよい。例えばＳＡＶ／ＥＡＶ検出部１０４、１１４、１２４、１３４が検出した結果がすべて同一、かつ、同期信号検出部１０５、１１５、１２５、１３５が検出した水平総画素数がすべて同一のとき、制御部１５０は同一フォーマットの６Ｇ−ＳＤＩ信号と判別する。尚、ＳＡＶ／ＥＡＶ検出部１０４、１１４、１２４、１３４が検出した結果がすべて同一とは、２系統の入力信号がどちらもＬｅｖｅｌ  ＡまたはどちらもＬｅｖｅｌ  Ｂとなる場合である。
【００３１】
また、ペイロードＩＤ取得部１０６、１１６、１２６、１３６が取得した各ペイロードＩＤのＢｙｔｅ１、Ｂｙｔｅ２、Ｂｙｔｅ３が、それぞれ同一であるとき、制御部１５０は、同一フォーマットの６Ｇ−ＳＤＩ信号であると判別する。それ以外のとき、２系統の信号は、１系統の６Ｇ−ＳＤＩ信号、または、３Ｇ−ＳＤＩ信号、または、ＨＤ−ＳＤＩ信号として、処理される。
【００３２】
尚、本実施例では、同一フォーマットの判別の基準は、一例としてＬｅｖｅｌＡ／ＬｅｖｅｌＢ、水平画素数、ペイロードＩＤの各条件がすべて一致するか否か、とした。しかし、この判別方法は一例であり、上述の各条件の一部またはそれらの組み合わせを判別の基準にしてもよい。また、映像信号の補助データの構成や内容、画素数、データ構造を判別の条件にしてもよい。その場合、これらの条件の一部やそれらの組み合わせを判別の基準にしてもよい。
【００３３】
ステップＳ３０２では、制御部１５０が、入力信号１００および入力信号１２０は、２
Ｓａｍｐｌｅ  Ｉｎｔｅｒｌｅａｖｅ  Ｄｉｖｉｓｉｏｎ（以下、２ＳＩとも呼称する）方式か、Ｓｑｕａｒｅ  Ｄｉｖｉｓｉｏｎ方式か、判別する。入力信号１００および入力信号１２０が２ＳＩ方式である場合、処理はステップＳ３０３へ進む。入力信号１００および入力信号１２０がＳｑｕａｒｅ  Ｄｉｖｉｓｉｏｎ方式である場合、処理はステップＳ３０６へ進む。ペイロードＩＤ取得部１０６が取得したペイロードＩＤのＢｙｔｅ１が２ＳＩ方式を示す値であるとき、制御部１５０は、入力信号が２ＳＩ方式と判別し、それ以外のとき、Ｓｑｕａｒｅ  Ｄｉｖｉｓｉｏｎ方式と判別する。２ＳＩ方式を示す値は、例えば、０ｘ９７、０ｘ９８、０ｘＣ２である。０ｘ９７、０ｘ９８は、ＳＭＰＴＥ  ＳＴ  ４２５−５にて規定されたＱｕａｄ  Ｌｉｎｋ  ３Ｇ−ＳＤＩにて、２ＳＩ方式を伝送する場合のペイロードＩＤである。しかし、実施例１では、映像変換装置２０２および映像変換装置２０３が、２系統の３Ｇ−ＳＤＩ信号を１系統の６Ｇ−ＳＤＩ信号に変換
する際に、６Ｇ−ＳＤＩ信号に３Ｇ−ＳＤＩのペイロードＩＤを付加する場合が想定される。このため、ペイロードＩＤが０ｘ９７、０ｘ９８であっても、制御部１５０は入力信号が２ＳＩ方式と判別する。０ｘＣ２は、ＳＭＰＴＥ  ＳＴ  ２０８１−１１にて、Ｄｕａｌ  Ｌｉｎｋ  ６Ｇ−ＳＤＩにて、２ＳＩ方式を伝送する場合のペイロードＩＤである。尚、ペイロードＩＤ取得部１０６が取得したペイロードＩＤに代わり、ペイロードＩＤ取得部１１６、１２６、または１３６が取得したペイロードＩＤが判別に用いられてもよい。
【００３４】
ステップ３０３では、制御部１５０が、入力信号１００および入力信号１２０は、ＬｅｖｅｌＡ方式かＬｅｖｅｌＢ方式か判別する。入力信号１００および入力信号１２０がＬｅｖｅｌＡ方式である場合、処理はステップＳ３０４へ進む。入力信号１００および入力信号１２０がＬｅｖｅｌＢ方式である場合、処理はステップＳ３０５へ進む。制御部１５０は、ＳＡＶ／ＥＡＶ検出部１０４が検出した結果に基づき、ＬｅｖｅｌＡ方式かＬｅｖｅｌＢ方式か判別する。尚、ＳＡＶ／ＥＡＶ検出部１０４が検出した結果に代わり、ＳＡＶ／ＥＡＶ検出部１１４、または、ＳＡＶ／ＥＡＶ検出部１２４、または、ＳＡＶ／ＥＡＶ検出部１３４が検出した結果が判別に用いられてもよい。
【００３５】
ステップＳ３０４では、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１１３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１２３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１３３の処理が無効とされ、各入力がそのまま出力される。そして、２ＳＩ／液晶パネル変換部１１７の処理が有効とされる。また、Ｓｑｕａｒｅ／液晶パネル変換部１１８の処理が無効とされ、入力がそのまま出力される。
【００３６】
ステップＳ３０５では、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１１３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１２３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１３３の処理が有効とされる。そして、２ＳＩ／液晶パネル変換部１１７の処理が有効とされる。また、Ｓｑｕａｒｅ／液晶パネル変換部１１８の処理が無効とされ、入力がそのまま出力される。
【００３７】
ステップＳ３０６では、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１１３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１２３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１３３の処理が有効とされる。そして、２ＳＩ／液晶パネル変換部１１７の処理が無効とされ、入力がそのまま出力される。また、Ｓｑｕａｒｅ／液晶パネル変換部１１８の処理が有効とされる。
【００３８】
ステップＳ３０７では、２系統の入力信号が同一フォーマットの６Ｇ−ＳＤＩ信号ではない場合の処理が行われる。この場合の処理とは、例えば、入力信号が１系統の６Ｇ−ＳＤＩ信号、または、３Ｇ−ＳＤＩ信号、または、ＨＤ−ＳＤＩ信号である場合の処理である。
【００３９】
ＳＭＰＴＥ  ＳＴ  ２０８１−１１によれば、Ｄｕａｌ  Ｌｉｎｋ  ６Ｇ−ＳＤＩ信号では、ＬｅｖｅｌＡ方式と２ＳＩ方式が用いられる。この場合、ステップＳ３０４の処理により、映像の表示が可能である。１系統の６Ｇ−ＳＤＩ信号、または、３Ｇ−ＳＤＩ信号、または、ＨＤ−ＳＤＩ信号に関する処理は公知であるため、説明は省略する。
【００４０】
映像生成装置２０１および映像変換装置２０２および映像変換装置２０３の仕様によっては、ＬｅｖｅｌＢ方式と２Ｓｑｕａｒｅ  Ｄｉｖｉｓｉｏｎ方式による信号が映像表示装置に伝送される場合がある。前者は、ステップＳ３０５の処理により表示可能であり、後者は、ステップＳ３０６の処理により表示可能である。
【００４１】
図６に、映像表示装置が表示可能な入力信号と映像表示装置の処理との対応関係を示す。本実施例に係る映像表示装置は、映像生成装置によって生成された映像ソースが複数に分割された映像信号を、それぞれに対応する独立した異なる系統を介して受信し、元の映像ソースに基づく映像を復元可能である。より具体的には、本実施例に係る映像表示装置は、図６に示す、３通りの方式の２系統の６Ｇ−ＳＤＩ信号を、上述の３通りの方式に分類して対応する処理を施すことにより、元の映像ソースを復元し、映像を表示する。本実施例の映像表示装置によれば、４系統の３Ｇ−ＳＤＩ信号を変換して生成された２系統の６Ｇ−ＳＤＩ信号に基づく映像を表示することができる。さらに、本実施例の映像表示装置によれば、２系統の３Ｇ−ＳＤＩを１系統の６Ｇ−ＳＤＩに変換する映像変換装置を用いて、４系統の３Ｇ−ＳＤＩを２系統の６Ｇ−ＳＤＩに変換してから伝送した際に、その映像信号に基づく映像を表示することができる。
【００４２】
尚、ステップＳ３０１において、同一フォーマットの２系統の６Ｇ−ＳＤＩ信号としての処理と、１系統の６Ｇ−ＳＤＩ信号、または、３Ｇ−ＳＤＩ信号、または、ＨＤ−ＳＤＩ信号としての処理の切り換えを、映像表示装置が自動的に行う例を説明した。この切り換えは、Ｏｎ  Ｓｃｒｅｅｎ  Ｄｉｓｐｌａｙなどを介して、映像表示装置の使用者が行ってもよい。また、ステップＳ３０２において、入力信号１００および入力信号１２０が、２ＳＩ方式の場合の処理とＳｑｕａｒｅ  Ｄｉｖｉｓｉｏｎ方式の場合の処理の切り換えを、映像表示装置が自動的に行なう例を説明した。この切り換えは、Ｏｎ  Ｓｃｒｅｅｎ  Ｄｉｓｐｌａｙなどを介して、映像表示装置の使用者が行ってもよい。
【００４３】
＜実施例２＞
実施例２では、実施例１に加えて、入力信号に基づく映像および映像表示装置で復元される映像のフレームレートが考慮される。本実施例では、２系統の６Ｇ−ＳＤＩ信号により伝送される６通りの方式の（ＱＦＨＤ／４Ｋ＠６０ｐ／５０ｐ／４８ｐ  ４２２）信号を処理し、元の映像ソースに基づく映像を表示する映像表示装置の例を説明する。尚、６通りのうち、３通りの方式は実施例１にて説明した方式である。
【００４４】
以下、実施例１との差異を中心に、実施例２における映像表示装置の例を説明する。実施例１と同様の箇所は、説明を省略する。まず、映像表示装置の概略構成を説明する。図７に、実施例１における映像表示装置の概略構成を示す。フレームレート変換部７０１は、入力された映像信号から検出されたフレームレートに基づいて、元の映像ソースに設定されたフレームレートを算出する。例えば、入力信号１００および入力信号１２０が、３０Ｐ（フレームレート３０Ｈｚ、プログレッシブ、以下同）または２５Ｐまたは２４Ｐの映像信号であるとする。このとき、フレームレート変換部７０１は、入力される２系統の３０Ｐまたは２５Ｐまたは２４Ｐの映像信号を１系統の６０Ｐまたは５０Ｐまたは４８Ｐの映像信号に変換する。尚、ここで例示した変換前後のフレームレートは一例であり、本実施例はここで示したフレームレートに限定されない。尚、特に明記しなくとも、映像信号のフレームレートは、１０００／１０００系列と１０００／１００１系列の両方を含むものとする。他の構成要素は、実施例１における映像表示装置と同様である。また、映像表示装置と外部の装置との接続は、実施例１と同様である。
【００４５】
以下、フレームレート変換部７０１に関して、詳細を説明する。図８に、実施例２における映像表示装置のフレームレート変換部７０１の概略構成を示す。垂直同期信号抽出部８０１は、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３から入力された信号から、垂直同期信号を抽出する。垂直同期信号抽出部８０１の出力（抽出した垂直同期信号）は、３０／２５／２４Ｈｚである。水平同期信号抽出部８０２は、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３から入力された信号から、水平同期信号を抽出する。ライン数計測部８０３は抽出された水平同期信号及び垂直同期信号に基づいて、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３から入力された信号のライン数を計測する。１／２倍部８０４は、ライン数計測部
８０３が計測したライン数の１／２倍を計算する。ラインカウンタ部８０５は、水平同期信号抽出部８０２が抽出した水平同期信号を、１／２倍部８０４による計算によって、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３から入力された信号のライン数の１／２倍だけカウントする。これによって、ラインカウンタ部８０５は、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３から入力された信号の周波数の２倍（６０／３０／２４Ｈｚ）の垂直同期信号を生成する。
【００４６】
フレームメモリ部８０６は、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）などで構成され、内部にフレーム単位の映像を蓄積できる。フレームメモリ部８０６は、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３およびＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１１３から入力されたデータをその垂直同期周波数である３０Ｈｚ／２５Ｈｚ／２４Ｈｚで書き込む。さらに、フレームメモリ部８０６は、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１２３およびＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１３３から入力されたデータをその垂直同期周波数である３０Ｈｚ／２５Ｈｚ／２４Ｈｚで書き込む。フレームメモリ部８０６は、内部で生成した６０Ｈｚ／５０Ｈｚ／４８Ｈｚの垂直同期信号に従い、データを読み出し、２ＳＩ／液晶パネル変換部１１７へ出力する。書き込み速度が３０Ｈｚ／２５Ｈｚ／２４Ｈｚであり、読み出し速度が６０Ｈｚ／５０Ｈｚ／４８Ｈｚであるから、２系統の３０Ｈｚ／２５Ｈｚ／２４Ｈｚ信号が、１系統の６０Ｈｚ／５０Ｈｚ／４８Ｈｚ信号へ変換される。
【００４７】
図９に、実施例２における映像表示装置のフレームレート変換部７０１におけるフレームメモリの読み書きタイミング示す。フレームレート変換部７０１のメモリは、４フレームに対応する領域に分割されている。図９において、系統１は、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３およびＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１１３から入力された信号を表す。系統２は、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１２３およびＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１３３から入力された信号を表す。映像表示装置は、外部から入力された映像をフレームＮ−４、フレームＮ−３、フレームＮ−２、フレームＮ−１、フレームＮ、フレームＮ＋１、フレームＮ＋１、フレームＮ＋２、フレームＮ＋３の順で表示するものとする。
【００４８】
期間９１１における動作を説明する。制御部１５０は、領域９０１へ、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３およびＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１１３から入力されたデータ（表示装置がＮ番目に表示すべきフレーム）を書き込む。また、制御部１５０は、領域９０２へ、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１２３およびＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１３３から入力されたデータ（表示装置がＮ＋１番目に表示すべきフレーム）を書き込む。制御部１５０は、領域９０３から、データ（表示装置がＮ−２番目に表示すべきフレーム）を読み出し、２ＳＩ／液晶パネル変換部１１７へ出力する。さらに、図９に示すように、期間９１１、期間９１２、期間９１３、期間９１４と時間が進むにつれて、読み書き対象の領域が切り換わる。本実施例の場合、書き込みは３０Ｈｚ／２５Ｈｚ／２４Ｈｚで行われ、読出しは６０Ｈｚ／５０Ｈｚ／４８Ｈｚで行われる。
【００４９】
映像表示装置が、２系統の６Ｇ−ＳＤＩ信号により伝送される６通りの方式の（ＱＦＨＤ／４Ｋ＠６０ｐ／５０ｐ／４８ｐ  ４２２）信号、および、従来の１系統の６Ｇ−ＳＤＩ信号、３Ｇ−ＳＤＩ信号、ＨＤ−ＳＤＩ信号を表示する手順を説明する。図１０は、実施例２における映像表示装置が、入力信号を判別し、映像を表示する手順を示すフローチャートである。図１０を用いて、各ステップの処理を説明する。
【００５０】
ステップＳ３０１では、制御部１５０が、入力信号１００および入力信号１２０（２系統の入力信号）が、同一フォーマットの６Ｇ−ＳＤＩ信号であるか否かを判別する。ステップ３０１の処理は、実施例１と同様であるため、詳細な説明は省略する。
【００５１】
ステップＳ１００１では、制御部１５０が、入力信号１００および入力信号１２０が、２ＳＩ方式か、Ｓｑｕａｒｅ  Ｄｉｖｉｓｉｏｎ方式か、判別する。入力信号１００および入力信号１２０が２ＳＩ方式である場合、処理はステップＳ１００２へ進む。入力信号１００および入力信号１２０がＳｑｕａｒｅ  Ｄｉｖｉｓｉｏｎ方式である場合、処理はステップＳ１０１２へ進む。ペイロードＩＤ取得部１０６が取得したペイロードＩＤのＢｙｔｅ１が２ＳＩ方式を示す値であるとき、制御部１５０は、入力信号１００および入力信号１２０が２ＳＩ方式と判別し、それ以外のとき、Ｓｑｕａｒｅ  Ｄｉｖｉｓｉｏｎ方式と判別する。２ＳＩ方式を示す値は、例えば、０ｘ９６、０ｘ９７、０ｘ９８、０ｘＣ１、０ｘＣ２である。０ｘ９６は、ＳＭＰＴＥ  ＳＴ  ４２５−３にて規定されたＤｕａｌ  Ｌｉｎｋ  ３Ｇ−ＳＤＩにて、２ＳＩ方式を伝送する場合のペイロードＩＤである。しかし、実施例１では、映像変換装置２０２および映像変換装置２０３が、２系統の３Ｇ−ＳＤＩ信号を１系統の６Ｇ−ＳＤＩ信号に変換する際に、６Ｇ−ＳＤＩ信号に３Ｇ−ＳＤＩのペイロードＩＤを付加する場合が想定される。このため、ペイロードＩＤのＢｙｔｅ１が０ｘ９６であっても、通信方式は２ＳＩ方式と判別される。０ｘＣ１は、ＳＭＰＴＥ  ＳＴ  ２０８１−１０にて、Ｓｉｎｇｌｅ  Ｌｉｎｋ  ６Ｇ−ＳＤＩにて、２ＳＩ方式を伝送する場合のペイロードＩＤである。ステップＳ１００１における２ＳＩ方式に対応するペイロードＩＤは実施例１のステップＳ３０２と同様に、０ｘ９７、０ｘ９８、０ｘＣ２である。その他の動作は、実施例１のステップＳ３０２と同様であるため、詳細な説明は省略する。
【００５２】
ステップＳ１００２は、制御部１５０は、入力信号１００および入力信号１２０が、３０Ｐまたは２５Ｐまたは２４Ｐの映像信号か６０Ｐまたは５０Ｐまたは４８Ｐの映像信号であるか判別する。入力信号１００および入力信号１２０が、３０Ｐまたは２５Ｐまたは２４Ｐの映像信号である場合、処理は、ステップＳ１００５に進む。入力信号１００および入力信号１２０が、６０Ｐまたは５０Ｐまたは４８Ｐの映像信号である場合、処理は、ステップＳ３０３に進む。制御部１５０は、同期信号検出部１０５が入力信号１００および入力信号１２０について測定した垂直同期周波数に基づき、フレームレートを判別する。尚、同期信号検出部１０５に代わり、同期信号検出部１１５、または、同期信号検出部１２５、または、同期信号検出部１３５が測定した垂直同期周波数が判別に用いられてもよい。
【００５３】
ステップＳ３０３では、制御部１５０が、入力信号１００および入力信号１２０が、ＬｅｖｅｌＡ方式かＬｅｖｅｌＢ方式か判別する。入力信号１００および入力信号１２０がＬｅｖｅｌＡである場合、処理はステップＳ１００３に進み、入力信号１００および入力信号１２０がＬｅｖｅｌＢである場合、処理はステップＳ１００４に進む。ステップＳ３０３の処理は、実施例１と同様であるため、詳細な説明は省略する。
【００５４】
ステップＳ１０１２の処理は、ステップＳ１００２と同様であるため、詳細な説明は省略する。入力信号１００および入力信号１２０が３０Ｐまたは２５Ｐまたは２４Ｐの映像信号である場合、ステップＳ１００８へ進み、入力信号１００および入力信号１２０が６０Ｐまたは５０Ｐまたは４８Ｐの映像信号である場合、ステップＳ３１３へ進む。
【００５５】
ステップＳ３１３の処理は、ステップＳ３０３と同様であるため、詳細な説明は省略する。入力信号１００および入力信号１２０が、ＬｅｖｅｌＡ方式である場合、処理はステップＳ１００６へ進み、入力信号１００および入力信号１２０が、ＬｅｖｅｌＢ方式である場合、処理はステップＳ１００７へ進む。また、ステップＳ３０７の処理については、実施例１の図５同様なため、説明は省略する。
【００５６】
ステップＳ１００３では、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３、ＬｅｖｅｌＢ／Ｌ
ｅｖｅｌＡ変換部１１３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１２３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１３３の処理が無効とされ、各入力がそのまま出力される。そして、フレームレート変換部７０１が無効とされ、入力がそのまま出力される。また、２ＳＩ／液晶パネル変換部１１７の処理が有効とされる。さらに、Ｓｑｕａｒｅ／液晶パネル変換部１１８の処理が無効とされ、入力がそのまま出力される。
【００５７】
ステップＳ１００４では、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１１３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１２３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１３３の処理が有効とされる。そして、フレームレート変換部７０１が無効とされ、入力がそのまま出力される。また、２ＳＩ／液晶パネル変換部１１７の処理が有効とされる。さらに、Ｓｑｕａｒｅ／液晶パネル変換部１１８の処理が無効とされ、入力がそのまま出力される。
【００５８】
ステップＳ１００５では、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１１３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１２３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１３３の処理が有効とされる。そして、フレームレート変換部７０１が有効とされる。また、２ＳＩ／液晶パネル変換部１１７の処理が有効とされる。さらに、Ｓｑｕａｒｅ／液晶パネル変換部１１８の処理が無効とされ、入力がそのまま出力される。
【００５９】
ステップＳ１００６では、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１１３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１２３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１３３の処理が無効とされ、各入力がそのまま出力される。そして、フレームレート変換部７０１が無効とされ、入力がそのまま出力される。また、２ＳＩ／液晶パネル変換部１１７の処理が無効とされ、入力がそのまま出力される。さらに、Ｓｑｕａｒｅ／液晶パネル変換部１１８の処理が有効とされる。
【００６０】
ステップＳ１００７では、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１１３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１２３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１３３の処理が有効とされる。そして、フレームレート変換部７０１が無効とされ、入力がそのまま出力される。また、２ＳＩ／液晶パネル変換部１１７の処理が無効とされ、入力がそのまま出力される。さらに、Ｓｑｕａｒｅ／液晶パネル変換部１１８の処理が有効とされる。
【００６１】
ステップＳ１００８では、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１１３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１２３、ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１３３の処理が有効とされる。そして、フレームレート変換部７０１が有効とされる。また、２ＳＩ／液晶パネル変換部１１７の処理が無効とされ、入力がそのまま出力される。さらに、Ｓｑｕａｒｅ／液晶パネル変換部１１８の処理が有効とされる。
【００６２】
ＳＭＰＴＥ  ＳＴ  ２０８１−１１によれば、Ｄｕａｌ  Ｌｉｎｋ  ６Ｇ−ＳＤＩ信号では、ＬｅｖｅｌＡ方式と２ＳＩ方式が用いられるため、ステップＳ１００３の処理により、表示が可能となる。
【００６３】
映像生成装置２０１および映像変換装置２０２および映像変換装置２０３の仕様によっては、ＬｅｖｅｌＢ方式と２ＳＩ方式による６０Ｐまたは５０Ｐまたは４８Ｐ信号が、映像表示装置に伝送される場合がある。この信号に基づく映像は、ステップＳ１００４の処理により表示可能である。
【００６４】
映像生成装置２０１および映像変換装置２０２および映像変換装置２０３の仕様によっては、ＬｅｖｅｌＢ方式と２ＳＩ方式による３０Ｐまたは２５Ｐまたは２４Ｐの信号が、映像表示装置に伝送される場合がある。この信号に基づく映像は、ステップＳ１００５の処理により表示可能である。
【００６５】
映像生成装置２０１および映像変換装置２０２および映像変換装置２０３の仕様によっては、ＬｅｖｅｌＡ方式とＳｑｕａｒｅ  Ｄｉｖｉｓｉｏｎ方式による６０Ｐまたは５０Ｐまたは４８Ｐの信号が、映像表示装置に伝送される場合がある。この信号に基づく映像は、ステップＳ１００６の処理により表示可能である。
【００６６】
映像生成装置２０１および映像変換装置２０２および映像変換装置２０３の仕様によっては、ＬｅｖｅｌＢ方式とＳｑｕａｒｅ  Ｄｉｖｉｓｉｏｎ方式による６０Ｐまたは５０Ｐまたは４８Ｐの信号が、映像表示装置に伝送される場合がある。この信号に基づく映像は、ステップＳ１００７の処理により表示可能である。
【００６７】
映像生成装置２０１および映像変換装置２０２および映像変換装置２０３の仕様によっては、ＬｅｖｅｌＢ方式とＳｑｕａｒｅ  Ｄｉｖｉｓｉｏｎ方式による３０Ｐまたは２５Ｐまたは２４Ｐの信号が、映像表示装置に伝送される場合がある。この信号に基づく映像は、ステップＳ１００８の処理により表示可能である。
【００６８】
図１１に、本実施例に係る映像表示装置が表示可能な入力信号の方式と映像表示装置の処理との対応関係を示す。本実施例に係る映像表示装置は、映像生成装置によって生成された映像ソースが複数に分割された映像信号を、それぞれに対応する独立した異なる系統を介して受信し、元の映像ソースに基づく映像を復元可能である。より具体的には、本実施例に係る映像表示装置は、映像信号を図１１に記載の６通りの方式に分類し、各方式に必要な処理を施す。これによって、４系統の３Ｇ−ＳＤＩ信号を変換して生成された２系統の６Ｇ−ＳＤＩ信号から元の映像ソースを復元し、映像を表示することができる。さらに、本実施例の映像表示装置によれば、２系統の３Ｇ−ＳＤＩを１系統の６Ｇ−ＳＤＩに変換する映像変換装置を用いて、４系統の３Ｇ−ＳＤＩを２系統の６Ｇ−ＳＤＩに変換してから伝送した際に、その映像信号に基づく映像を表示することができる。
【００６９】
＜実施例３＞
実施例１または実施例２を以下の通り改変する。図１２に、実施例３における映像表示装置と外部の装置との接続例を示す。映像生成装置２０１と映像表示装置２０４を双方向通信可能な伝送路（例えば、ＬＡＮ：Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）で接続する。本実施例では、この伝送路を利用して、映像表示装置２０４が再生可能な映像信号の伝送方式を決定する。
【００７０】
伝送方式の決定方法の一例を説明する。映像生成装置２０１は、実施例１または実施例２で説明した６通りの方式のうち出力可能な方式を順次切り替える。そして、映像表示装置２０４は、入力信号１００および入力信号１２０が表示可能か、各方式について映像生成装置２０１へ伝える。６通りの方式の中に、映像表示装置２０４が表示可能な方式があれば、映像生成装置２０１は、その方式の中から任意の方式を選択する。これにより、映像生成装置２０１で生成された映像を、２系統の６Ｇ―ＳＤＩで伝送することにより映像表示装置２０４で再生できる。
【００７１】
また、映像表示装置２０４は映像生成装置２０１へ、映像表示装置２０４が対応可能な項目の情報を送信してもよい。映像表示装置２０４が対応可能な項目の情報とは、例えば、ＬｅｖｅｌＡまたはＬｅｖｅｌＢのいずれかのデータ形式、Ｓｑｕａｒｅ  Ｄｉｖｉｓｉｏｎ方式または２ＳＩ方式のいずれかの方式またはフレームレートなどの条件の情報で
ある。
【００７２】
本実施例に係る映像表示装置は、映像生成装置によって生成された映像ソースが複数に分割された映像信号を、それぞれに対応する独立した異なる系統を介して受信し、元の映像ソースに基づく映像を復元可能である。さらに、本実施例では、映像表示装置が対応可能な映像信号の条件を予め映像生成装置に通知した。これにより、通信条件を加味した上で、映像生成装置が生成した映像ソースを映像表示装置で表示可能か、表示可能な場合、どの方式が適切か、映像生成装置があらかじめ把握できる。
【００７３】
＜実施例４＞
実施例１または実施例２を以下の通り改変する。本実施例に係る映像表示装置は、６Ｇ／３Ｇ変換部１０２がＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３へ出力した信号のタイムコードを計測し、取得するタイムコード取得部（不図示）を有する。また、映像表示装置は、６Ｇ／３Ｇ変換部１２２がＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１３３へ出力した信号のタイムコードを計測し、取得するタイムコード取得部（不図示）を設ける。
【００７４】
ステップＳ３０１において、制御部１５０が、入力信号１００および入力信号１２０（２系統の入力信号）が同一フォーマットの６Ｇ−ＳＤＩ信号であるか否かを判別する際、同一フォーマットの判定にタイムコードが用いられる。例えば、制御部１５０は、６Ｇ／３Ｇ変換部１０２がＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１０３へ出力した信号のタイムコードと６Ｇ／３Ｇ変換部１２２がＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部１３３へ出力した信号のタイムコードの時間差を計算する。当該時間差が閾値以下のとき、制御部１５０は、入力信号１００と入力信号１２０とが同一フォーマットであると判別する。タイムコードの時間差の算出は比較的容易であり、またこれにより精度よく同一フォーマットであるか否かを判定できる。
【００７５】
（その他の実施例）
本発明は、上述の実施例の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【００７６】
尚、実施例１〜４はあくまで一例であり、本発明の要旨の範囲内で実施例１〜４の構成を適宜変形したり変更したりすることにより得られる構成も、本発明に含まれる。実施例１〜４の構成を適宜組み合わせて得られる構成も、本発明に含まれる。
【符号の説明】
【００７７】
１０１、１２１：ＳＤＩレシーバ部    １０３、１１３、１２３、１３３：ＬｅｖｅｌＢ／ＬｅｖｅｌＡ変換部    １１７：２ＳＩ／液晶パネル変換部    １１８：Ｓｑｕａｒｅ／液晶パネル変換部    １５０：制御部
【図１】
2018164145.tif 000003
【図２】
2018164145.tif 000004
【図３】
2018164145.tif 000005
【図４】
2018164145.tif 000006
【図５】
2018164145.tif 000007
【図６】
2018164145.tif 000008
【図７】
2018164145.tif 000009
【図８】
2018164145.tif 000010
【図９】
2018164145.tif 000011
【図１０】
2018164145.tif 000012
【図１１】
2018164145.tif 000013
【図１２】
2018164145.tif 000014