(57)【要約】【課題】ピン数を増やすこと無くスタンバイモードに設定可能な駆動回路を提供する。【解決手段】２つの制御入力ピンＩＮＡ，ＩＮＢは、外部からの２つの制御入力信号を受ける。ロジック回路１１０は、２つの制御入力信号ＩＮＡ，ＩＮＢに応じて、Ｈブリッジ回路１３０の状態を指示する内部信号ＳＩＮＴを生成する。プリドライバ１２０は、内部信号ＳＩＮＴにもとづいてＨブリッジ回路１３０を駆動する。スタンバイ回路１６０は、２つの制御入力信号ＩＮＡ，ＩＮＢが、所定の状態を所定の判定時間持続すると、駆動回路１００をスタンバイモードに移行させる。【選択図】図２
2018164253.tif 000002
【特許請求の範囲】
【請求項１】
負荷の駆動回路であって、
ブリッジ回路と、
外部から前記ブリッジ回路の状態を指示する１つの制御入力信号を受ける１個の制御入力ピンと、
前記１つの制御入力信号に応じて、前記ブリッジ回路を構成するトランジスタの状態を指示する内部信号を生成するロジック回路と、
前記内部信号にもとづいて前記ブリッジ回路を駆動するプリドライバと、
を備え、
前記１つの制御入力信号が、所定の状態を所定の判定時間持続すると、スタンバイモードに移行するよう構成されることを特徴とする駆動回路。
【請求項２】
負荷の駆動回路であって、
ブリッジ回路と、
外部から前記ブリッジ回路の状態を指示する２つの制御入力信号を受ける２個の制御入力ピンと、
前記２つの制御入力信号に応じて、前記ブリッジ回路を構成するトランジスタの状態を指示する内部信号を生成するロジック回路と、
前記内部信号にもとづいて前記ブリッジ回路を駆動するプリドライバと、
を備え、
前記２つの制御入力信号が、所定の状態を所定の判定時間持続すると、スタンバイモードに移行するよう構成されることを特徴とする駆動回路。
【請求項３】
前記所定の状態は、前記ブリッジ回路のハイインピーダンス状態に対応することを特徴とする請求項１または２に記載の駆動回路。
【請求項４】
前記所定の状態は、前記ブリッジ回路のショートブレーキ状態に対応することを特徴とする請求項１または２に記載の駆動回路。
【請求項５】
前記判定時間は５０μｓより長いことを特徴とする請求項１から４のいずれかに記載の駆動回路。
【請求項６】
前記負荷はモータであることを特徴とする請求項１から５のいずれかに記載の駆動回路。
【請求項７】
プロセッサと、
モータと、
前記プロセッサからの１つまたは２つの制御入力信号に応じて前記モータを駆動する請求項１から６のいずれかに記載の駆動回路と、
を備え、
前記プロセッサは、前記駆動回路をスタンバイモードに移行させる際に、前記１つまたは２つの制御入力信号を、所定の状態に、所定時間以上固定することを特徴とするシステム。
【請求項８】
モータと接続されるブリッジ回路を含む駆動回路の制御方法であって、
プロセッサが、前記モータを回転させるために、前記ブリッジ回路の状態を指定する１つまたは２つの制御入力信号を、所定の周期より短い時間で変化させるステップと、
前記１つまたは２つの制御入力信号に応じて前記ブリッジ回路を制御するステップと、
前記プロセッサが、駆動回路をスタンバイモードに移行させるために、前記１つまたは２つの制御入力信号を、所定時間にわたり所定の状態に固定するステップと、
前記駆動回路において、前記１つまたは２つの制御入力信号が前記所定時間にわたり前記所定の状態を維持したことが検出されると、前記駆動回路がスタンバイモードに遷移するステップと、
を備えることを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータなどの負荷を駆動する駆動回路に関する。
【背景技術】
【０００２】
図１は、ＤＣモータの駆動回路のブロック図である。駆動回路１００Ｒは、ロジック回路１１０、プリドライバ１２０、Ｈブリッジ回路１３０を備える。駆動回路１００Ｒの出力端子（ピン）ＯＵＴＡ，ＯＵＴＢには、駆動対象のモータ２０２が接続される。駆動回路１００Ｒは外部のコントローラ２０４から制御指令Ｓ１を受け、制御指令Ｓ１に応じてモータ２０２を駆動する。
【０００３】
この駆動回路１００Ｒにおいて、制御指令Ｓ１は、トルク指令や速度指令、位置指令などではなく、Ｈブリッジ回路１３０の状態を指示するデータを含む。
【０００４】
Ｈブリッジ回路１３０は、４つの状態φ１〜φ４を取り得る。Ｈはハイ電圧、Ｌはロー電圧、Ｚはハイインピーダンス状態を表す。
φ１  ＯＵＴＡ＝Ｚ，ＯＵＴＢ＝Ｚ
φ２  ＯＵＴＡ＝Ｈ，ＯＵＴＢ＝Ｌ
φ３  ＯＵＴＡ＝Ｌ，ＯＵＴＢ＝Ｈ
φ４  ＯＵＴＡ＝Ｌ，ＯＵＴＢ＝Ｌ
φ４はショートブレーキ状態であり、ＯＵＴＡ＝ＯＵＴＢ＝Ｈであってもよい。
【０００５】
たとえば駆動回路１００Ｒは、２つの出力ピンＯＵＴＡ，ＯＵＴＢに加えて、Ｈブリッジ回路１３０の電源ピンＶＭ、グランドピンＰＧＮＤ、前段の回路（１１０，１２０）用の電源ピンＶＣＣ、グランドピンＧＮＤを備える。駆動回路１００Ｒを８ピンのパッケージに収容したい場合、コントローラ２０４からの制御指令ＳＣＮＴの受信に、２個の制御ピンＩＮＡ，ＩＮＢを割り当てることができる。各制御ピンが、ハイ、ロー２状態で制御可能である場合、２本の制御ピンＩＮＡ，ＩＮＢを用いて４個の状態φ１〜φ４を切替えることが可能となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−２６３７３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
多くのＩＣ（Integrated Circuit）は、その低消費電力化のためにスタンバイモードが実装される。一般的なＩＣは、イネーブルピンを備え、イネーブルピンを所定の状態とすることで、スタンバイモードに移行するよう構成される。
【０００８】
ところがＩＣの小型化が優先されるアプリケーションでは、パッケージのピン数を増やすことが難しく、スタンバイモードを実装することができない。
【０００９】
本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ピン数を増やすこと無くスタンバイモードに設定可能な駆動回路の提供にある。
【課題を解決するための手段】
【００１０】
本発明のある態様は、負荷の駆動回路に関する。駆動回路は、Ｈブリッジ回路と、Ｈブリッジ回路の状態を指示する１つまたは２つの制御入力信号を外部から受ける１個または２個の制御入力ピンと、１つまたは２つの制御入力信号に応じて、Ｈブリッジ回路を構成するトランジスタの状態を指示する内部信号を生成するロジック回路と、内部信号にもとづいてＨブリッジ回路を駆動するプリドライバと、を備える。駆動回路は、１つまたは２つの制御入力信号が、所定の状態を所定の判定時間持続すると、スタンバイモードに移行する。
【００１１】
この態様によると、１個または２個の制御入力ピンを用いて、Ｈブリッジ回路の複数の状態と、スタンバイモードと、を切りかえることができる。
【００１２】
所定の状態は、Ｈブリッジ回路のハイインピーダンス状態に対応してもよい。
【００１３】
所定の状態は、Ｈブリッジ回路のショートブレーキ状態に対応してもよい。
【００１４】
判定時間は、５０μｓより長くてもよい。この駆動回路を利用してＰＷＭ駆動を行う場合、制御入力ピンの状態はＰＷＭ周期で変化する。あるいはステッピングモータを駆動する場合、制御入力ピンの状態は、回転速度を規定する制御パルスの頻度（周期）で変化する。可聴帯域のノイズを抑制するために、ＰＷＭ周波数や制御パルスの周波数（すなわち制御入力ピンの状態変化の周波数）はオーディオ帯域外、すなわち２０ｋＨｚ以上に設定される。したがって、判定時間を５０μｓより長く規定することにより、意図的なスタンバイ状態への遷移指示と、ＰＷＭ駆動あるいはステッピングモータの制御中の特定の状態とを区別することができる。
【００１５】
本発明の別の態様は、モータと接続されるＨブリッジ回路を含む駆動回路の制御方法に関する。制御方法は、プロセッサが、モータを回転させるために、Ｈブリッジ回路の状態を指定する１つまたは２つの制御入力信号を、所定の周期より短い時間で変化させるステップと、１つまたは２つの制御入力信号に応じてＨブリッジ回路を制御するステップと、プロセッサが、駆動回路をスタンバイモードに移行させるために、１つまたは２つの制御入力信号を、所定時間にわたり所定の状態に固定するステップと、駆動回路において、１つまたは２つの制御入力信号が所定時間にわたり前記所定の状態を維持したことが検出されると、駆動回路をスタンバイモードに遷移させるステップと、を備える。
【００１６】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１７】
本発明のある態様によれば、ピン数を増やすこと無くスタンバイモードに設定可能な駆動回路を提供できる。
【図面の簡単な説明】
【００１８】
【図１】ＤＣモータの駆動回路のブロック図である。
【図２】第１実施例に係る駆動回路を備えるシステムの回路図である。
【図３】図２の駆動回路における制御入力ピンＩＮＡ，ＩＮＢの状態と、駆動回路の内部および出力状態の対応の一例を示す図である。
【図４】図２の駆動回路の動作波形図である。
【図５】第２実施例に係る駆動回路を備えるシステムの回路図である。
【図６】第３実施例に係る駆動回路を備えるシステムの回路図である。
【図７】図７（ａ）〜（ｃ）は、図６の駆動回路における制御入力ピンＩＮの状態と、駆動回路の内部および出力状態の対応のいくつかの例を示す図である。
【図８】第４実施例に係るシステムの回路図である。
【図９】第５実施例に係る駆動回路を備えるシステムの回路図である。
【図１０】図９のシステムの動作の一例を示すタイムチャートである。
【図１１】変形例４に係る駆動回路の回路図である。
【図１２】変形例４に係る駆動回路の回路図である。
【図１３】変形例５に係る駆動回路を備えるシステムの回路図である。
【図１４】図１４（ａ）〜（ｈ）は、駆動回路のパッケージの外観を示す図である。
【発明を実施するための形態】
【００１９】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２０】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２１】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２２】
＜第１実施例＞
図２は、第１実施例に係る駆動回路１００を備えるシステム２００の回路図である。駆動回路１００は、２個の制御入力ピンＩＮＡ，ＩＮＢを備え、制御入力ピンＩＮＡ，ＩＮＢには、外部のコントローラ２０４から、２つの制御入力信号が供給される。駆動回路１００は、２つの制御入力信号ＩＮＡ，ＩＮＢに応じて、２個の出力端子ＯＵＴＡ，ＯＵＴＢに接続される負荷（たとえばモータ２０２）を駆動する。
【００２３】
駆動回路１００は、ロジック回路１１０、プリドライバ１２０、Ｈブリッジ回路１３０、ＢＧＲ（バンドギャップリファレンス）回路１４０、保護回路１５０、スタンバイ回路１６０を備え、ひとつのパッケージに収容されている。駆動回路１００は、ひとつの半導体基板に集積化された機能ＩＣであってもよい。あるいはＨブリッジ回路１３０は、その他のブロック（１１０，１２０，１４０，１５０，１６０）とは別のチップに集積化されてもよい。
【００２４】
Ｈブリッジ回路１３０は、制御入力ピンＩＮＡ，ＩＮＢに応じて、４つの状態φ１〜φ４を取り得る。
φ１  ＯＵＴＡ＝Ｚ，ＯＵＴＢ＝Ｚ
φ２  ＯＵＴＡ＝Ｈ，ＯＵＴＢ＝Ｌ
φ３  ＯＵＴＡ＝Ｌ，ＯＵＴＢ＝Ｈ
φ４  ＯＵＴＡ＝Ｌ，ＯＵＴＢ＝Ｌ
【００２５】
ロジック回路１１０は、制御入力ピンＩＮＡ，ＩＮＢの状態（制御入力信号）を監視し、状態φ１〜φ４のいずれであるかを判定する。そして判定した状態に応じた内部信号ＳＩＮＴを生成する。内部信号ＳＩＮＴは、Ｈブリッジ回路１３０を構成する４つのトランジスタＭ１〜Ｍ４それぞれのオン、オフを指示する信号であってもよい。プリドライバ１２０は内部信号ＳＩＮＴにもとづいてＨブリッジ回路１３０のトランジスタＭ１〜Ｍ４のゲート電圧を制御する。
【００２６】
ＢＧＲ回路１４０は、基準電圧を生成する。保護回路１５０は、サーマルシャットダウン（ＴＳＤ）回路や、低電圧ロックアウト（ＵＶＬＯ）回路などを含む。保護回路１５０は、電圧コンパレータを含んで構成される。
【００２７】
スタンバイ回路１６０は、２つの制御入力信号ＩＮＡ，ＩＮＢが、所定の状態φを所定の判定時間τ持続すると、駆動回路１００をスタンバイモードに移行させる。スタンバイモードでは、ロジック回路１１０を除く他の回路ブロックへのバイアス電流やバイアス電圧、電源電圧の供給が停止され、駆動回路１００の消費電流は数μＡのレベルまで低下する。なお図２において、スタンバイ回路１６０をロジック回路１１０の外部に示しているが、スタンバイ回路１６０の機能は、実際にはロジック回路１１０の一部として実装することができる。
【００２８】
図３は、制御入力ピンＩＮＡ，ＩＮＢの状態と、駆動回路１００の内部および出力状態の対応の一例を示す図である。
【００２９】
第１実施例において所定の状態φは、Ｈブリッジ回路１３０のハイインピーダンス状態φ１である。図２に戻る。スタンバイ回路１６０は、ロジック回路１１０がハイインピーダンス状態φ１を検出する時間を測定し、判定時間τに達すると、駆動回路１００をスタンバイモードに移行させる。判定時間τは、５０μｓより長く規定することが好ましく、たとえば５０〜５００μｓの間に設定される。
【００３０】
以上が駆動回路１００の構成である。続いてその動作を説明する。図４は、図２の駆動回路１００の動作波形図である。時刻ｔ０に電源電圧ＶＣＣおよびＶＭが立ち上がる。起動直後はスタンバイモードであり、動作電流ＩＣＣは非常に小さい。
【００３１】
時刻ｔ１に、制御入力信号ＩＮＡ，ＩＮＢが変化すると、通常モードに遷移する。通常モードでは、制御入力信号ＩＮＡ，ＩＮＢのレベルに応じた状態φ３，φ４，φ２に順に遷移する。時刻ｔ２に状態φ１に遷移すると、出力がハイインピーダンスとなる。時刻ｔ３に、状態φ４が判定時間τ持続すると、スタンバイモードに移行し、動作電流ＩＣＣが低下する。
【００３２】
時刻ｔ４に制御入力信号ＩＮＡ，ＩＮＢが変化すると、通常モードに遷移する。通常モードでは、制御入力信号ＩＮＡ，ＩＮＢのレベルに応じた状態φ２，φ３，φ２，φ３に順に遷移する。時刻ｔ５に電源電圧ＶＣＣがＵＶＬＯ回路のしきい値を下回ると、低電圧ロックアウト状態となり、Ｈブリッジ回路１３０の出力がハイインピーダンスとなる。
【００３３】
時刻ｔ６に電源電圧ＶＣＣがＵＶＬＯ回路のしきい値を超えると、低電圧ロックアウト状態が解除され、制御入力信号ＩＮＡ，ＩＮＢに応じてＨブリッジ回路１３０の状態が遷移していく。
【００３４】
以上が駆動回路１００の動作である。この駆動回路１００によれば、イネーブルピンを追加することなく、２つの制御入力ピンＩＮＡ，ＩＮＢのみを利用して、外部からＨブリッジ回路１３０の４状態を制御し、さらにスタンバイモードに移行させることができる。
【００３５】
トルク指令や速度指令が制御入力である駆動回路では、制御入力が、モータの停止を明示的に指示する状態が存在する。たとえばトルク指令（速度指令）がゼロは、明示的なモータの停止の指示として理解される。したがって、トルク指令（速度指令）がゼロとなってからモータが完全に停止するのに要する時間、待機した後に、スタンバイモードに遷移すればよい。
【００３６】
一方、本実施例における駆動回路１００のように、Ｈブリッジ回路１３０の状態を指示する制御入力信号ＩＮＡ，ＩＮＢを受ける形式では、明示的な停止指示が存在しない。なぜなら、ＰＷＭ駆動のアプリケーションでは、ハイインピーダンス状態は繰り返し発生するため、ハイインピーダンス状態の発生は、必ずしも停止指示とは限らないからである。ステッピングモータの制御においても同様である。
【００３７】
一般的にＤＣモータのＰＷＭ駆動やステッピングモータの駆動では、可聴帯域外の周波数が使用される。そこで判定時間τを、パルス周期（最長で５０μｓ）よりも長く設定することにより、ＤＣモータのＰＷＭ駆動中やステッピングモータの駆動中に発生するハイインピーダンス状態と、スタンバイへの移行指示とを区別することができる。裏を返せば、駆動回路１００は、判定時間τよりも短い周期のパルス駆動に対応していると言える。
【００３８】
さらにこのシステム２００によれば、コントローラ２０４によって、φ１とφ４を、判定時間τより短い周期で交互に切替えることにより、モータ２０２を停止させつつ、駆動回路１００をスタンバイモードに移行させずに、通常モードを維持し続けることも可能である。このような制御は、トルク指令や速度指令を受ける駆動回路では実現しえない。
【００３９】
スタンバイモードでは、バイアス回路などが停止するため、通常モードに復帰に復帰するまでに数μｓの時間を要する。一方、ＰＷＭ駆動では、Ｈブリッジ回路の出力電圧を数十ｎｓのスルーレートで変化させたい場合がある。ハイインピーダンスの制御入力が検出されると直ちにスタンバイに移行する制御を採用すると、ＰＷＭ駆動中のＨブリッジ回路の出力電圧の波形なまりが大きくなり、使用できるアプリケーションが限定されてしまう。実施の形態では、Ｈブリッジ回路の出力電圧の波形なまりも生じないため、広範なアプリケーションに適用できる。
【００４０】
＜第２実施例＞
図５は、第２実施例に係る駆動回路１００Ａを備えるシステム２００Ａの回路図である。駆動回路１００Ａは、モータへの通電区間の間、駆動信号をスイッチングするためのＰＷＭ（Pulse Width Modulation）回路１７０を備える。駆動電流の経路上、具体的にはＰＧＮＤピンと外部の接地の間には、シャント抵抗Ｒｓが設けられ、シャント抵抗Ｒｓには、モータ２０２に流れる駆動電流に応じた電圧降下（電流検出信号）Ｖｓが生ずる。シャント抵抗Ｒｓは、駆動回路１００Ａに内蔵されてもよい。
【００４１】
ＰＷＭ回路１７０は、パルスバイパルスの電流制限回路であり、電流検出信号Ｖｓにもとづいて、ＰＷＭ信号ＳＰＷＭを生成する。ＰＷＭ回路１７０は、オシレータ１７２が生成するクロックと同期して動作する。たとえばＰＷＭ回路１７０は、オシレータ１７２が生成するクロックＣＫのポジエッジに応答して、ＰＷＭ信号ＳＰＷＭを第１レベル（たとえばハイ）に遷移させる。またＰＷＭ回路１７０は、電流検出信号Ｖｓを、駆動電流の上限を規定するリミット値ＶＣＬと比較し、ＶＳ＞ＶＣＬを検出すると、すなわち駆動電流がリミット値に達すると、ＰＷＭ信号ＳＰＷＭを第２レベル（たとえはロー）に遷移させる。
【００４２】
ＰＷＭ信号ＳＰＷＭはプリドライバ１２０に供給される。プリドライバ１２０は、ＰＷＭ信号ＳＰＷＭを内部信号ＳＩＮＴと論理合成し、Ｈブリッジ回路１３０を制御する。論理合成の機能は、ロジック回路１１０に実装してもよい。
【００４３】
スタンバイ回路１６０は、スタンバイ状態においてＰＷＭ回路１７０を停止してもよい。具体的には、ＰＷＭ回路１７０に含まれるコンパレータの電流を遮断することで、消費電流を削減できる。また、スタンバイ状態においてクロックＣＫを生成するオシレータ１７２を停止してもよい。これによりさらに消費電流を削減できる。
【００４４】
＜第３実施例＞
図６は、第３実施例に係る駆動回路１００Ｂを備えるシステム２００Ｂの回路図である。駆動回路１００Ｂは、１個の制御ピンＩＮを備える。制御ピンＩＮには、ハイロー２値の制御入力信号ＩＮが入力される。ロジック回路１１０は、制御入力ピンＩＮの状態の遷移に応答して、ブリッジ回路１３０の状態を遷移させる。またスタンバイ回路１６０は、制御入力ピンＩＮが所定時間にわたり所定の状態を持続すると、駆動回路１００Ｂをスタンバイ状態に遷移させる。
【００４５】
図７（ａ）〜（ｃ）は、図６の駆動回路１００Ｂにおける制御入力ピンＩＮの状態と、駆動回路の内部および出力状態の対応のいくつかの例を示す図である。Ｈブリッジ回路１３０は、制御入力ピンＩＮに応じて、２つの状態φ１，φ２を取り得る。
φ１  ＯＵＴ１＝Ｌ，ＯＵＴ２＝Ｈ
φ２  ＯＵＴ１＝Ｈ，ＯＵＴ２＝Ｌ
【００４６】
ロジック回路１１０は、制御入力ピンＩＮの状態（制御入力信号）を監視し、状態φ１，φ２のいずれであるかを判定する。そして判定した状態に応じた内部信号ＳＩＮＴを生成する。
【００４７】
またスタンバイ回路１６０は、第１状態φ１（すなわちＩＮピンのロー）所定時間持続したときに、駆動回路１００Ｂをスタンバイモードに移行させる。スタンバイモードにおいてロジック回路１１０は、Ｈブリッジ回路１３０が第１状態φ１や第２状態φ３とは別の状態φｓ（ショートブレーキ状態）となるように、内部信号ＳＩＮＴを変化させる。これにより、スタンバイモードにおいてモータ２０２を固定できる。
【００４８】
図７（ａ）の例では、状態φｓは、出力ロー固定（ＯＵＴ１＝Ｌ，ＯＵＴ２＝Ｌ）のショートブレーキ状態であり、トランジスタＭ２，Ｍ４がオン、Ｍ１，Ｍ３がオフである。
【００４９】
図７（ｂ）の例では、状態φｓは、出力ハイ固定（ＯＵＴ１＝Ｈ，ＯＵＴ２＝Ｈ）のショートブレーキ状態であり、トランジスタＭ２，Ｍ４がオフ、Ｍ１，Ｍ３がオンである。
【００５０】
図７（ｃ）の例では、状態φｓは、ＯＵＴ１＝Ｚ，ＯＵＴ２＝Ｚのハイインピーダンス状態であり、トランジスタＭ１〜Ｍ４がオフである。
【００５１】
図７（ａ）〜（ｃ）において、第２状態φ２（ＩＮ＝Ｈ）の所定時間の継続を、スタンバイモードへの移行の条件としてもよい。
【００５２】
スタンバイモードにおける出力の状態φｓを、選択可能とすることも可能である。すなわち、第１状態φ１と第２状態φ２の一方が所定時間持続したときに、φｓをショートブレーキ状態とし、第１状態φ１と第２状態φ２の他方が所定時間持続したときに、φｓをハイインピーダンス状態としてもよい。
【００５３】
＜第４実施例＞
図６の駆動回路１００Ｂは、ステッピングモータの駆動に用いることができる。図８は、第４実施例に係るシステム２００Ｃの回路図である。システム２００Ｃは、図６の駆動回路１００Ｂを２個備える。一方の駆動回路１００Ｂ＿Ａの出力はステッピングモータ２０２Ｃの一方のコイルに接続され、他方の駆動回路１００Ｂ＿Ｂの出力はステッピングモータ２０２Ｃの他方のコイルに接続される。コントローラ２０４は、駆動回路１００Ｂ＿Ａに制御入力信号ＩＮＡを、駆動回路１００Ｂ＿Ｂに制御入力信号ＩＮＢを供給し、ステッピングモータ２０２Ｃを制御する。制御入力信号ＩＮＡ，ＩＮＢの波形は、ステッピングモータの駆動方式（１相例示、１−２相励磁、２相励磁など）に応じて選択される。
【００５４】
＜第５実施例＞
図９は、第５実施例に係る駆動回路１００Ｄを備えるシステム２００Ｄの回路図である。駆動回路１００Ｄは、図８の駆動回路１００Ｂ＿Ａ，１００Ｂ＿Ｂを統合した回路と把握できる。出力ＯＵＴＡ，ＯＵＴＢは、ＩＮＡ，ＩＮＢの組み合わせに応じて４つの状態φ１１〜φ１４を取り得る。
・φ１１  ＩＮＡ＝Ｌ，ＩＮＢ＝Ｌ
ＯＵＴＡ１＝Ｌ，ＯＵＴＡ２＝Ｈ，ＯＵＴＢ１＝Ｌ，ＯＵＴＢ２＝Ｈ
・φ１２  ＩＮＡ＝Ｈ，ＩＮＢ＝Ｌ
ＯＵＴＡ１＝Ｈ，ＯＵＴＡ２＝Ｌ，ＯＵＴＢ１＝Ｌ，ＯＵＴＢ２＝Ｈ
・φ１３  ＩＮＡ＝Ｌ，ＩＮＢ＝Ｈ
ＯＵＴＡ１＝Ｌ，ＯＵＴＡ２＝Ｈ，ＯＵＴＢ１＝Ｈ，ＯＵＴＢ２＝Ｌ
・φ１４  ＩＮＡ＝Ｈ，ＩＮＢ＝Ｈ
ＯＵＴＡ１＝Ｈ，ＯＵＴＡ２＝Ｌ，ＯＵＴＢ１＝Ｈ，ＯＵＴＢ２＝Ｌ
【００５５】
図１０は、図９のシステム２００Ｄの動作の一例を示すタイムチャートである。ここでは１−２相励磁を例とする。駆動回路１００Ｄのスタンバイ回路１６０は、２つの制御入力信号ＩＮＡ，ＩＮＢの全エッジを監視する。そしてエッジの間隔が所定の判定時間τを超えると、スタンバイモードに移行する。言い換えれば、４つの状態φ１１〜φ１４のいずれかを、所定時間持続したときに、スタンバイモードに移行する。スタンバイモードの間、ブリッジ回路１３０Ａ，１３０Ｂは、所定の状態φｓ（たとえばハイインピーダンス状態あるいはショートブレーキ状態）に固定される。あるいは所定状態φｓは、直前の状態（この図１０の例ではφ１３）であってもよい。
【００５６】
スタンバイモードにおいて、次のエッジが検出されると、スタンバイモードが解除され、その後、２つの制御入力ＩＮＡ，ＩＮＢに応じた状態φ１１,φ１２と遷移していく。
【００５７】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。
【００５８】
（変形例１）
実施の形態ではスタンバイ回路１６０が、ハイインピーダンス状態φ１がスタンバイモードへの移行のトリガであったがその限りではなく、ショートブレーキ状態φ４を、スタンバイモードへの移行のトリガとしてもよい。すなわちショートブレーキ状態φ４を指示する制御入力信号（ＩＮＡ＝ＩＮＢ＝Ｈ）が判定時間τ持続したときに、スタンバイモードに移行してもよい。
【００５９】
（変形例２）
実施の形態では、単相のＤＣモータを負荷としたがその限りではない。本発明は、三相インバータや、ステッピングモータの駆動回路にも適用可能である。
【００６０】
（変形例３）
さらに言えば、負荷はモータには限定されず、駆動回路１００は、フライバックコンバータやフォワードコンバータ、ＤＣ／ＤＣコンバータなどの一部であってもよい。
【００６１】
（変形例４）
実施の形態では、Ｈブリッジ回路１３０の電源・グランドが、ロジック回路１１０やプリドライバ１２０の電源・グランドと分離している構成を説明したが、それらは共通であってもよい。図１１は、変形例４に係る駆動回路１００Ｅの回路図である。この駆動回路１００Ｅは、図２の駆動回路１００の２個の電源ピンを共通化し、２個のグランドピンを共通化したものである。
【００６２】
図１２は、変形例４に係る駆動回路１００Ｆの回路図である。この駆動回路１００Ｆは、図６の駆動回路１００Ｂの２個の電源ピンを共通化し、２個のグランドピンを共通化したものである。
【００６３】
（変形例５）
図１３は、変形例５に係る駆動回路１００Ｇを備えるシステム２００Ｇの回路図である。駆動回路１００Ｇはその出力段に、Ｈブリッジ回路１３０に代えて、ハーフブリッジ回路１３０Ｇを備える。また制御入力ピンＩＮは１個である。ハーフブリッジ回路１３０Ｇの出力ピンは、モータ１３０Ｇ（コイル）の一端に接続され、モータ１３０Ｇの他端には所定電圧（電源電圧あるいは接地電圧）が印加される。
【００６４】
最後に駆動回路１００のパッケージの例を示す。図１４（ａ）〜（ｈ）は、駆動回路１００のパッケージの外観を示す図である。図１４（ａ）は８ピンのパッケージを示す。たとえば図２の駆動回路１００は、このパッケージに収容できる。図２の駆動回路１００の各ピンは、以下のように配置してもよい。
名称          ピン番号
ＶＭ          ２
ＰＧＮＤ      ８
ＶＣＣ        ４
ＧＮＤ        ５
ＩＮＡ        ３
ＩＮＢ        ６
ＯＵＴＡ      １
ＯＵＴＢ      ７
【００６５】
図１４（ｂ）は６ピンのパッケージを示す。たとえば図１１の駆動回路１００Ｅは、このパッケージに収容できる。図１１の駆動回路１００Ｅの各ピンは、以下のように配置してもよい。
名称          ピン番号
ＶＣＣ        ２
ＧＮＤ        ５
ＩＮＡ        ３
ＩＮＢ        ４
ＯＵＴＡ      １
ＯＵＴＢ      ６
【００６６】
図１４（ｃ）は５ピンのパッケージを示す。たとえば図１２の駆動回路１００Ｆは、このパッケージに収容できる。駆動回路１００Ｆの各ピンは、以下のように配置してもよい。
名称          ピン番号
ＶＭ          ５
ＰＧＮＤ      ２
ＩＮ          ４
ＯＵＴＡ      １
ＯＵＴＢ      ３
【００６７】
図１４（ｄ）は４ピンのパッケージを示す。たとえば図１３の駆動回路１００Ｇは、このパッケージに収容できる。駆動回路１００Ｇの各ピンは以下のように配置してもよい。
名称          ピン番号
ＶＣＣ        １
ＧＮＤ        ２
ＩＮ          ３
ＯＵＴ        ４
【００６８】
図１４（ｅ）〜（ｆ）は、８ピン、６ピン、５ピン、４ピンのＣＳＰ（Chip Size Package）を示す。
【００６９】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００７０】
１００…駆動回路、１１０…ロジック回路、１２０…プリドライバ、１３０…Ｈブリッジ回路、１４０…ＢＧＲ回路、１５０…保護回路、１６０…スタンバイ回路。
【図１】
2018164253.tif 000003
【図２】
2018164253.tif 000004
【図３】
2018164253.tif 000005
【図４】
2018164253.tif 000006
【図５】
2018164253.tif 000007
【図６】
2018164253.tif 000008
【図７】
2018164253.tif 000009
【図８】
2018164253.tif 000010
【図９】
2018164253.tif 000011
【図１０】
2018164253.tif 000012
【図１１】
2018164253.tif 000013
【図１２】
2018164253.tif 000014
【図１３】
2018164253.tif 000015
【図１４】
2018164253.tif 000016