(57)【要約】【課題】同一行に配置された複数の画素に対して信号が到達するタイミングの差を低減しつつ撮像装置の大型化を抑制するために有利な技術を提供する。【解決手段】撮像装置は、複数の行および複数の列を構成するように配列された複数の画素と、前記複数の行の１つに対して１つの制御線群が接続されるように、前記複数の行にそれぞれ割り当てられた複数の制御線群と、前記複数の制御線群を駆動する行駆動回路と、補助回路と、を備え、前記複数の制御線群の各々は、第１制御線および第２制御線を含み、前記行駆動回路は、前記第１制御線の一端に接続された第１駆動回路と、前記第２制御線の一端に接続された第２駆動回路と、を含み、前記補助回路は、前記第２制御線に供給される制御信号に従って前記第１制御線を駆動するように前記第１制御線の他端に接続された補助駆動回路を含む。【選択図】図１
2018164170.tif 000002
【特許請求の範囲】
【請求項１】
複数の行および複数の列を構成するように配列された複数の画素と、
前記複数の行の１つに対して１つの制御線群が接続されるように、前記複数の行にそれぞれ割り当てられた複数の制御線群と、
前記複数の制御線群を駆動する行駆動回路と、
補助回路と、を備え、
前記複数の制御線群の各々は、第１制御線および第２制御線を含み、
前記行駆動回路は、前記第１制御線の一端に接続された第１駆動回路と、前記第２制御線の一端に接続された第２駆動回路と、を含み、
前記補助回路は、前記第２制御線に供給される制御信号に従って前記第１制御線を駆動するように前記第１制御線の他端に接続された補助駆動回路を含む、
ことを特徴とする撮像装置。
【請求項２】
前記補助駆動回路は、前記第１駆動回路が前記第１制御線を第１電圧から第２電圧に駆動するときに、前記第１制御線を前記第１電圧から前記第２電圧に駆動する、
ことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記補助駆動回路は、前記第１制御線の他端と前記第２電圧を供給するノードとの間に接続されたトランジスタを含み、
前記補助駆動回路は、前記トランジスタをオンすることにより、前記第１制御線を駆動する、
ことを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記第１制御線を駆動する期間を規定する時間幅信号が前記行駆動回路に供給され、
前記補助回路は、前記制御信号、および、前記時間幅信号に従って前記第１制御線を駆動する、
ことを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
【請求項５】
前記第１駆動回路は、第１期間を規定する第１パルス信号を前記第１制御線に供給し、
前記第２駆動回路は、第２期間を規定する第２パルス信号を前記制御信号として前記第２制御線に供給し、
前記第１期間の全体が前記第２期間に属する、
ことを請求項４に記載の撮像装置。
【請求項６】
前記時間幅信号は、第３期間を規定する第３パルス信号である、
前記第３期間の全体が前記第２期間に属する、
ことを特徴とする請求項５に記載の撮像装置。
【請求項７】
前記第３期間は、前記第１期間と等しい、
ことを特徴とする請求項６に記載の撮像装置。
【請求項８】
前記複数の画素の各々は、光電変換部と、電荷電圧変換部と、前記光電変換部で生じた電荷を前記電荷電圧変換部に転送する転送部と、前記電荷電圧変換部の電圧をリセットするリセット部とを含み、
前記第１制御線は、前記リセット部を制御するように前記リセット部に接続されている、
ことを特徴とする請求項１乃至７のいずれか１項に記載の撮像装置。
【請求項９】
前記複数の画素の各々は、選択部を更に含み、前記選択部が活性化されることによって前記複数の画素のうち前記選択部を含む画素が選択され、
前記第２制御線は、前記選択部を制御するように前記選択部に接続されている、
ことを特徴とする請求項８に記載の撮像装置。
【請求項１０】
前記電荷電圧変換部は、電荷電圧変換ノードと、前記電荷電圧変換ノードの容量を変更するためのスイッチを含み、
前記複数の制御線群の各々は、前記複数の行のうち対応する行の画素の前記スイッチを制御するための第３制御線を更に含み、
前記行駆動回路は、複数の第３駆動回路を更に含み、前記複数の第３駆動回路の各々は、前記複数の制御線群のうち対応する制御線群の前記第３制御線を駆動するように前記第３制御線の一端に接続され、
前記補助回路は、複数の第２補助駆動回路を含み、前記複数の第２補助駆動回路の各々は、前記複数の制御線群のうち対応する制御線群の前記第３制御線を駆動するように前記第３制御線の他端に接続されている、
ことを特徴とする請求項８又は９に記載の撮像装置。
【請求項１１】
前記複数の第２補助駆動回路は、前記複数の第２補助駆動回路に対して共通に生成される制御信号に応答して前記複数の制御線群のそれぞれの前記第３制御線を駆動する、
ことを特徴とする請求項１０に記載の撮像装置。
【請求項１２】
前記複数の制御線群のそれぞれの前記第３制御線が前記複数の第２補助駆動回路によって同時に駆動される期間が存在する、
ことを特徴とする請求項１１に記載の撮像装置。
【請求項１３】
複数の行および複数の列を構成するように配列された複数の画素と、
前記複数の行の１つに対して１つの制御線群が接続されるように、前記複数の行にそれぞれ割り当てられた複数の制御線群と、
前記複数の制御線群を駆動する行駆動回路と、
補助回路と、を備え、
前記複数の画素の各々は、光電変換部と、電荷電圧変換部と、前記光電変換部で生じた電荷を前記電荷電圧変換部に転送する転送部と、前記電荷電圧変換部の電圧をリセットするリセット部とを含み、
前記電荷電圧変換部は、電荷電圧変換ノードと、前記電荷電圧変換ノードの容量を変更するためのスイッチを含み、
前記複数の制御線群の各々は、前記複数の行のち対応する行の画素の前記スイッチを制御するための制御線を含み、
前記行駆動回路は、複数の駆動回路を含み、前記複数の駆動回路の各々は、前記複数の制御線群のうち対応する制御線群の前記制御線を駆動するように前記制御線の一端に接続され、
前記補助回路は、複数の補助駆動回路を含み、前記複数の補助駆動回路の各々は、前記複数の制御線群のうち対応する制御線を駆動するように前記制御線の他端に接続されている、
ことを特徴とする撮像装置。
【請求項１４】
前記複数の補助駆動回路の各々は、前記複数の駆動回路のうち対応する駆動回路が複数の前記制御線のうち対応する制御線を第１電圧に駆動するときに、前記対応する制御線を前記第１電圧に駆動する、
ことを特徴とする請求項１３に記載の撮像装置。
【請求項１５】
前記複数の補助駆動回路の各々は、前記対応する制御線の他端と前記第１電圧を供給するノードとの間に接続されたトランジスタを含み、前記トランジスタがオンされることにより、前記対応する制御線が駆動される、
ことを特徴とする請求項１４に記載の撮像装置。
【請求項１６】
前記複数の補助駆動回路は、前記複数の補助駆動回路に対して共通に生成される制御信号に応答して前記複数の制御線群のそれぞれの前記制御線を駆動する、
ことを特徴とする請求項１３乃至１５のいずれか１項に記載の撮像装置。
【請求項１７】
前記複数の制御線群のそれぞれの前記制御線が前記複数の補助駆動回路によって同時に駆動される期間が存在する、
ことを特徴とする請求項１６に記載の撮像装置。
【請求項１８】
請求項１乃至１７のいずれか１項に記載の撮像装置と、
前記撮像装置から出力される信号を処理する集積回路と、
を備えることを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置および移動体に関する。
【背景技術】
【０００２】
特許文献１には、第１の基板と第２の基板とで構成された撮像装置が記載されている。第１の基板は、複数の画素を有する画素部を含む。第２の基板は、画素直下領域を挟むように配置された第１の垂直走査回路および第２の垂直走査回路と、画素直下領域に配置された第１のバッファおよび第２のバッファとを含む。画素部の同一行に配置された複数の画素のうちの第１のバッファに近い画素には、第１のバッファから出力される制御信号が供給される。画素部の同一行に配置された複数の画素のうちの第２のバッファに近い画素には、第２のバッファから出力される制御信号が供給される。画素部の同一行に配置された複数の画素のうちの中央に配置された画素には、第１のバッファおよび第２のバッファから出力される制御信号が供給される。特許文献１に記載された撮像装置では、以上のような構成によって同一行に配置された複数の画素に対する制御信号の供給タイミングのずれが小さくされる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−７０５９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載された撮像装置は、画素直下領域を挟むように第１および第２の垂直走査回路が配置されているので、全体の回路規模が大きくなるとともに撮像装置のサイズが大きくなる。
【０００５】
本発明は、同一行に配置された複数の画素に対して信号が到達するタイミングの差を低減しつつ撮像装置の大型化を抑制するために有利な技術を提供する。
【課題を解決するための手段】
【０００６】
本発明の１つの側面は、撮像装置に係り、前記撮像装置は、複数の行および複数の列を構成するように配列された複数の画素と、前記複数の行の１つに対して１つの制御線群が接続されるように、前記複数の行にそれぞれ割り当てられた複数の制御線群と、前記複数の制御線群を駆動する行駆動回路と、補助回路と、を備え、前記複数の制御線群の各々は、第１制御線および第２制御線を含み、前記行駆動回路は、前記第１制御線の一端に接続された第１駆動回路と、前記第２制御線の一端に接続された第２駆動回路と、を含み、前記補助回路は、前記第２制御線に供給される制御信号に従って前記第１制御線を駆動するように前記第１制御線の他端に接続された補助駆動回路を含む。
【発明の効果】
【０００７】
本発明によれば、同一行に配置された複数の画素に対して信号が到達するタイミングの差を低減しつつ撮像装置の大型化を抑制するために有利な技術が提供される。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態の撮像装置の構成を示す図。
【図２】本発明の第１実施形態における時間幅信号ＰＲＥＳＢ、選択制御信号ΦＳＥＬ、リセット制御信号ΦＲＥＳ、選択制御信号ΦＳＷを示す図。
【図３】本発明の第１実施形態における第１〜第ｎ行の感度制御信号ΦＦＤＩＮＣ［１］〜ΦＦＤＩＮＣ［ｎ］および制御信号ＥＮＢを示す図。
【図４】本発明の第２実施形態の撮像装置の構成を示す図。
【図５】本発明の第３実施形態の撮像装置の構成を示す図。
【図６】本発明の適用例としての移動体の構成を示す図。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照しながら本発明をその例示的な実施形態を通して説明する。
【００１０】
図１には、本発明の第１実施形態の撮像装置１の構成が示されている。撮像装置１は、画素アレイ１０、行駆動回路２０、補助回路３０、制御回路４０および読出回路５０を備えうる。画素アレイ１０は、複数の行および複数の列を構成するように配列された複数の画素１１を有する。画素１１は、光電変換部ＰＤと、電荷電圧変換部ＣＶＣと、光電変換部ＰＤで生じた電荷を電荷電圧変換部ＣＶＣに転送する転送部Ｔｒ１と、電荷電圧変換部ＣＶＣの電圧をリセットするリセット部Ｔｒ２とを含みうる。
【００１１】
光電変換部ＰＤは、例えば、フォトダイオードで構成されうる。電荷電圧変換部ＣＶＣは、電荷電圧変換ノードＦＤと、電荷電圧変換ノードＦＤの容量を変更するためのスイッチＴｒ５と、容量Ｃとを含みうる。スイッチＴｒ５がオンされると、容量Ｃが電荷電圧変換ノードＦＤに接続され、電荷電圧変換ノードＦＤの容量が増加する。つまり、スイッチＴｒ５がオンされると、画素１１が低感度モードに設定され、スイッチＴｒ５がオフされると、画素１１が高感度モードに設定される。電荷電圧変換ノードＦＤの容量は、電荷電圧変換ノードＦＤと所定電圧（例えば、接地電圧）との間の容量を意味する。
【００１２】
転送部Ｔｒ１は、光電変換部ＰＤと電荷電圧変換部ＣＶＣとの間の半導体領域にチャネルを形成するゲート電極で構成されうる。あるいは、転送部Ｔｒ１は、ＭＯＳトランジスタで構成されるものとしても理解されうる。転送部Ｔｒ１は、ゲート電極に供給される転送制御信号ΦＴＸ［ｉ］が活性化されることによって前記半導体領域にチャネルを形成し、このチャネルを通して光電変換部ＰＤで生じた電荷を電荷電圧変換部ＣＶＣに転送する。リセット部Ｔｒ２は、ＭＯＳトランジスタで構成されうる。リセット部Ｔｒ２は、そのＭＯＳトランジスタのゲート電極に供給されるリセット制御信号ΦＲＥＳ[ｉ]が活性化されることによって電荷電圧変換部ＣＶＣの電圧をリセットする。
【００１３】
また、各画素１１は、電荷電圧変換部ＣＶＣの電圧に応じた信号を列信号線１２に出力する増幅部Ｔｒ３と、画素１１を選択状態または非選択状態にするための選択部Ｔｒ４と含みうる。増幅部Ｔｒ３は、電荷電圧変換部ＣＶＣ（電荷電圧変換ノードＦＤ）にゲート電極が接続されたＭＯＳトランジスタで構成され、列信号線１２に接続された不図示の電流源とともにソースフォロア回路を構成しうる。選択部Ｔｒ４は、ＭＯＳトランジスタで構成されうる。選択部Ｔｒ４は、そのＭＯＳトランジスタのゲート電極に供給される選択制御線ΦＳＥＬ［ｉ］が活性化されることによって増幅部Ｔｒ３を動作状態（増幅部Ｔｒ３が列信号線１２を駆動可能な状態）にする。
【００１４】
行駆動回路２０は、画素アレイ１０の複数の行にそれぞれ割り当てられた複数の制御線群を駆動する。各行に割り当てられた制御線群は、例えば、リセット制御線ＲＥＳ［ｉ］、転送制御線ＴＸ［ｉ］、選択制御線ＳＥＬ［ｉ］、感度制御線ＦＤＩＮＣ［ｉ］を含みうる（ｉは行番号を示し、１〜ｎである）。行駆動回路２０は、複数の制御線群に供給すべき制御信号群を発生する。制御信号群は、例えば、リセット制御信号ΦＲＥＳ［ｉ］、転送制御信号ΦＴＸ［ｉ］、選択制御信号ΦＳＥＬ［ｉ］、感度制御信号ΦＦＤＩＮＣ［ｉ］を含みうる。リセット制御信号ΦＲＥＳ［ｉ］は、リセット制御線ＲＥＳ［ｉ］に供給される。転送制御信号ΦＴＸ［ｉ］は、転送制御線ＴＸ［ｉ］に供給される。選択制御信号ΦＳＥＬ［ｉ］は、選択制御線ＳＥＬ［ｉ］に供給される。感度制御信号ΦＦＤＩＮＣ［ｉ］は、感度制御線ＦＤＩＮＣ［ｉ］に供給される。
【００１５】
行駆動回路２０は、複数の制御信号群を発生する行選択回路２１（例えば、垂直走査回路）と、行選択回路２１が発生した複数の制御信号群をそれぞれバッファリングするバッファ回路群２２とを含みうる。なお、行選択回路２１から出力される複数の制御信号群とバッファ回路群２２から出力される複数の制御信号群とは、論理レベルが同じであるので、両者を同じ信号名称で示す。例えば、行選択回路２１から出力されるリセット制御信号およびバッファ回路群２２から出力されるリセット制御信号は、ともにΦＲＥＳ［ｉ］で示される。バッファ回路群２２は、複数のバッファ回路２２１を有する。１つのバッファ回路２２１は、１つの行に対応する。
【００１６】
バッファ回路群２２は、バッファ回路２２２、２２３、２２４、２２５を含む。バッファ回路２２２（第１駆動回路）は、リセット制御線ＲＥＳ［ｉ］（第１制御線）を駆動するようにリセット制御線ＲＥＳ［ｉ］の一端に接続されている。バッファ回路２２２（第１駆動回路）は、リセット制御信号ΦＲＥＳ［ｉ］を活性化させるときは、リセット制御信号ΦＲＥＳ［ｉ］を論理ハイレベルである第１電圧ＶＤＤ（電源電圧）にする。また、バッファ回路２２２（第１駆動回路）は、リセット制御信号ΦＲＥＳ［ｉ］を非活性化させるときは、リセット制御信号ΦＲＥＳ［ｉ］を論理ローレベルである第２電圧ＶＬ（第１電圧より低い電圧、例えば接地電圧）にする。
【００１７】
バッファ回路２２３は、転送制御線ＴＸ［ｉ］を駆動するように転送制御線ＴＸ［ｉ］の一端に接続されている。バッファ回路２２４（第２駆動回路）は、選択制御線ＳＥＬ［ｉ］（第２制御線）を駆動するように選択制御線ＳＥＬ［ｉ］の一端に接続されている。バッファ回路２２５（第３駆動回路）は、感度制御線ＦＤＩＮＣ［ｉ］（第３制御線）を駆動するように感度制御線ＦＤＩＮＣ［ｉ］の一端に接続されている。
【００１８】
補助回路３０は、第１〜第ｎ行にそれぞれ対応する複数の行補助回路３１を含む。各行補助回路３１は、補助駆動回路３４を含みうる。換言すると、補助回路３０は、第１行〜第ｎ行にそれぞれ対応する複数の補助駆動回路３４を含みうる。補助駆動回路３４は、選択制御線ＳＥＬ［ｉ］（第２制御線）に供給される選択制御信号ΦＳＥＬ［ｉ］（第２制御信号）に従ってリセット制御線ＲＥＳ［ｉ］（第１制御線）を駆動するようにリセット制御線ＲＥＳ［ｉ］の他端に接続されている。補助駆動回路３４は、画素アレイ１０の複数の行のそれぞれに対して（即ち、第１行〜第ｎ行）に対して設けられている。補助駆動回路３４は、選択制御信号ΦＳＥＬ［ｉ］（第２制御信号）の他、時間幅信号ＰＲＥＳＢに従ってリセット制御線ＲＥＳ［ｉ］（第１制御線）を駆動しうる。時間幅信号ＰＲＥＳＢは、補助駆動回路３４がリセット制御線ＲＥＳ［ｉ］（第１制御線）を駆動する期間を規定する信号である。補助駆動回路３４は、例えば、ＡＮＤ回路３２と、ＭＯＳトランジスタ３３とを含みうる。ＡＮＤ回路３２は、選択制御信号ΦＳＥＬ［ｉ］と時間幅信号ＰＲＥＳＢとの論理積を駆動信号ＳＷ［ｉ］として出力する。ＭＯＳトランジスタ３３は、ゲート電極に駆動信号ＳＷ［ｉ］が供給され、ソース電極に第２電圧ＶＬ（第２電圧ＶＬを供給するノード）が供給され、ドレイン電極がリセット制御線ＲＥＳ［ｉ］（第１制御線）に接続されている。補助駆動回路３４は、バッファ回路２２２（第１駆動回路）がリセット制御線ＲＥＳ［ｉ］（第１制御線）を第１電圧ＶＤＤから第２電圧ＶＬに駆動するときに、リセット制御線ＲＥＳ［ｉ］（第１制御線）を第１電圧ＶＤＤから第２電圧ＶＬに駆動する。
【００１９】
各行補助回路３１は、第２補助駆動回路３７を含みうる。換言すると、補助回路３０は、第１行〜第ｎ行にそれぞれ対応する複数の第２補助駆動回路３７を含みうる。複数の第２補助駆動回路３７の各々は、複数の駆動線群のうち対応する駆動線群の感度制御線ＦＤＩＮＣ[ｉ]（第３制御線）を駆動するように感度制御線ＦＤＩＮＣ[ｉ]の他端に接続されている。複数の第２補助駆動回路３７は、複数の第２補助駆動回路３７に対して共通に供給される制御信号ＥＮＢに応答して複数の駆動線群の感度制御線ＦＤＩＮＣ[ｉ]（第３制御線）を第１電圧ＶＤＤに駆動する。第２補助駆動回路３７は、例えば、制御信号ＥＮＢが供給されるインバータ３５と、インバータ３５によって駆動されるＭＯＳトランジスタ３６とを含みうる。ＭＯＳトランジスタ３６は、ゲート電極がインバータ３５の出力端子に接続され、ソース電極に第１電圧ＶＤＤが供給され、ドレイン電極が感度制御線ＦＤＩＮＣ[ｉ]に接続されている。第２補助駆動回路３７は、バッファ回路２２５（第３駆動回路）が感度制御線ＦＤＩＮＣ[ｉ]（第３制御線）を第２電圧ＶＬから第１電圧ＶＤＤに駆動するときに、感度制御線ＦＤＩＮＣ[ｉ]（第３制御線）を第２電圧ＶＬから第１電圧ＶＤＤに駆動する。
【００２０】
制御回路４０は、行駆動回路２０を制御するための制御信号を発生し行駆動回路２０に供給する他、前述の時間幅信号ＰＲＥＳＢおよび制御信号ＥＮＢを発生し補助回路３０に供給する。読出回路５０は、行駆動回路２０によって選択された行の複数の画素１１の信号を複数の列信号線１２を介して読み出す。読出回路５０は、例えば、複数の列信号線１２にそれぞれ対応する複数の列アンプと、該複数の列アンプによって読み出された複数の信号を保持する保持回路と、水平選択回路（列選択回路）等を含みうる。
【００２１】
図２には、画素アレイ１０の第（ｉ−１）行、第ｉ行および第（ｉ＋１）行の画素１１からの信号の読み出し時における時間幅信号ＰＲＥＳＢ、選択制御信号ΦＳＥＬ、リセット制御信号ΦＲＥＳおよび選択制御信号ΦＳＷが示されている。なお、転送制御信号ΦＴＸは省略されている。
【００２２】
画素アレイ１０の第ｉ行の画素１１から信号を読み出す場合、第ｉ行のバッファ回路２２４によって第ｉ行の選択制御信号ΦＳＥＬ［ｉ］（第２制御信号）が第２期間Ｔ２にわたって活性化される。選択制御信号ΦＳＥＬ［ｉ］は、第２期間Ｔ２を規定する第２パルス信号として理解されうる。第ｉ行の選択制御信号ΦＳＥＬ［ｉ］（第２制御信号）が活性化された後、第ｉ行のバッファ回路２２２によって第ｉ行のリセット制御信号ΦＲＥＳ［ｉ］（第１制御信号）が第１期間Ｔ１にわたって活性化される。リセット制御信号ΦＲＥＳ［ｉ］は、第１期間Ｔ１を規定する第１パルス信号として理解されうる。ここで、第１期間Ｔ１の全体が第２期間Ｔ２に属しうる。
【００２３】
時間幅信号ＰＲＥＳＢは、第１行〜第ｎ行のそれぞれにについて、第３期間Ｔ３にわたって活性化される信号でありうる。時間幅信号ＰＲＥＳＢは、第３期間Ｔ３を規定する第３パルス信号として理解されうる。第３期間Ｔ３の全体が第２期間Ｔ２に属しうる。第３期間Ｔ３は、第１期間Ｔ１と等しく設定されることが好ましい。換言すると、時間幅信号ＰＲＥＳＢは、ΦＲＥＳ［ｉ］（ｉ＝１〜ｎ）のそれぞれが活性化されるときに活性化されることが好ましい。
【００２４】
補助駆動回路３４のＡＮＤ回路３２は、選択制御信号ΦＳＥＬ［ｉ］と時間幅信号ＰＲＥＳＢとの論理積を駆動信号ＳＷ［ｉ］として出力する。第１期間Ｔ１において、駆動信号ＳＷ［ｉ］が活性化され、ＭＯＳトランジスタ３３がリセット制御線ＲＥＳ［ｉ］を第２電圧ＶＬに駆動する。したがって、画素アレイ１０の第ｉ行の画素１１から信号を読み出す場合、第ｉ行のリセット制御線ＲＥＳ［ｉ］は、第１期間Ｔ１において、第ｉ行のバッファ回路２２２および第ｉ行の補助駆動回路３４の双方によって第２電圧ＶＬに駆動される。これにより、第ｉ行（即ち、読出対象の行）の画素１１の電荷電圧変換部ＣＶＣをリセットするリセット部Ｔｒ２を高速に非活性化することができる。これは、第ｉ行（即ち、読出対象の行）の画素１１から信号を読み出すために要する時間を短縮するために有利である。また、第ｉ行のリセット制御線ＲＥＳ［ｉ］が第ｉ行のバッファ回路２２２および第ｉ行の補助駆動回路３４によって第２電圧ＶＬに駆動されることによって、第ｉ行の複数の画素１１間でのリセット解除のタイミングの差を低減することができる。また、このような駆動は、隣接する行間におけるクロストークの低減に有利である。
【００２５】
以上のような構成によれば、第ｉ行の補助駆動回路３４を第ｉ行の選択制御信号ΦＳＥＬ[ｉ]に従って動作させるので、複数の補助駆動回路３４のうち動作させるべき補助駆動回路３４を選択するためにデコーダを設ける必要がない。したがって、補助回路３０（補助駆動回路３４）を設けることによる撮像装置１の大型化を抑制することができる。
【００２６】
第ｉ行の画素１１からの信号の読み出しは、第ｉ行の選択制御信号ΦＳＥＬ[ｉ]が活性化され、第ｉ行のリセット制御信号ＲＥＳ［ｉ］が非活性化された後に、第ｉ行の転送制御信号ΦＴＸ［ｉ］を活性化することによってなされる。第ｉ行の転送制御信号ΦＴＸ［ｉ］が活性化されることによって、第ｉ行の各画素１１において、光電変換部ＰＤから電荷電圧変換部ＣＶＣに転送され、増幅部Ｔｒ３は、電荷電圧変換部ＣＶＣに転送された電荷に応じた信号を列信号線１２に出力する。列信号線１２に出力された信号は、読出回路５０によって読み出される。
【００２７】
以上の例では、補助駆動回路３４は、選択制御線ＳＥＬ［ｉ］（第２制御線）に供給される選択制御信号ΦＳＥＬ［ｉ］（第２制御信号）に従ってリセット制御線ＲＥＳ［ｉ］（第１制御線）を駆動するようにリセット制御線ＲＥＳ［ｉ］の他端に接続されている。これに代えて、補助駆動回路３４は、選択制御線ＳＥＬ［ｉ］（第２制御線）に供給される選択制御信号ΦＳＥＬ［ｉ］（第２制御信号）に従って転送制御線ＴＸ［ｉ］（第１制御線）を駆動するように転送制御線ＴＸ［ｉ］の他端に接続されている。この場合、補助駆動回路３４は、バッファ回路２２３が転送制御線ＴＸ［ｉ］を駆動するときに、その駆動を補助するように構成されうる。例えば、補助駆動回路３４は、バッファ回路２２３が転送制御線ＴＸ［ｉ］を論理ハイレベルに駆動するときに、その駆動を補助するように構成されうる。また、例えば、補助駆動回路３４は、バッファ回路２２３が転送制御線ＴＸ［ｉ］を論理ローレベルに駆動するときに、その駆動を補助するように構成されうる。
【００２８】
図３には、第１〜第ｎ行の感度制御信号ΦＦＤＩＮＣ［１］〜ΦＦＤＩＮＣ［ｎ］および制御信号ＥＮＢが示されている。感度制御信号ΦＦＤＩＮＣ［１］〜ΦＦＤＩＮＣ［ｎ］は、行駆動回路２０によって生成される。制御信号ＥＮＢは、制御回路４０によって第１〜第ｎ行に対して共通の信号として生成され補助回路３０（第２補助駆動回路３７）に供給される。これにより、第１行〜第ｎ行の感度制御線ＦＤＩＮＣ［１］〜ＦＤＩＮＣ［ｎ］は、第１行〜第ｎ行の第２補助駆動回路３７によって第２電圧ＶＬから第１電圧ＶＤＤに同時に駆動される。なお、このような駆動は一例に過ぎず、第１行〜第ｎ行の第２補助駆動回路３７によって第１行〜第ｎ行の感度制御線ＦＤＩＮＣ［１］〜ＦＤＩＮＣ［ｎ］が第２電圧ＶＬから第１電圧ＶＤＤに同時に駆動される期間が存在するように構成が変更されてもよい。
【００２９】
第１行〜第ｎ行の感度制御線ＦＤＩＮＣ［１］〜ＦＤＩＮＣ［ｎ］の各々を行駆動回路２０のバッファ回路２２５および補助回路３０の第２補助駆動回路３７によって駆動する構成は、クロストークおよびスミアの低減に有効である。
【００３０】
図４には、本発明の第２実施形態の撮像装置１の構成が示されている。第２実施形態の撮像装置１は、図１に示された第１実施形態の撮像装置１から第２補助駆動回路３７を取り除いた構成を有する。図５には、本発明の第３実施形態の撮像装置１の構成が示されている。第３実施形態の撮像装置１は、図１に示された第１実施形態の撮像装置１から補助駆動回路３４を取り除いた構成を有する。
【００３１】
以下、撮像装置１を移動体に適用した例を説明する。移動体は、例えば、車載カメラを備えた自動車である。図６（ａ）は、自動車２１００の外観と主な内部構造を模式的に示している。自動車２１００は、撮像装置２１０２、撮像システム用集積回路（ＡＳＩＣ：Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）２１０３、警報装置２１１２、主制御部２１１３を備える。
【００３２】
撮像装置２１０２には、上述の第１乃至第３実施形態に代表される撮像装置１が用いられる。警報装置２１１２は、撮像システム、車両センサ、制御ユニットなどから異常を示す信号を受けたときに、運転手へ向けて警告を行う。主制御部２１１３は、撮像システム、車両センサ、制御ユニットなどの動作を統括的に制御する。なお、自動車２１００が主制御部２１１３を備えていなくてもよい。この場合、撮像システム、車両センサ、制御ユニットが個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）。
【００３３】
図６（ｂ）は、自動車２１００のシステム構成を示すブロック図である。自動車２１００は、第１の撮像装置２１０２と第２の撮像装置２１０２を含む。つまり、本実施例の車載カメラはステレオカメラである。撮像装置２１０２には、光学部２１１４により被写体像が結像される。撮像装置２１０２から出力された画素信号は、画像前処理部２１１５によって処理され、そして、撮像システム用集積回路２１０３に伝達される。画像前処理部２１１５は、Ｓ−Ｎ演算や、同期信号付加などの処理を行う。
【００３４】
撮像システム用集積回路２１０３は、画像処理部２１０４、メモリ２１０５、光学測距部２１０６、視差演算部２１０７、物体認知部２１０８、異常検出部２１０９、および、外部インターフェース（Ｉ／Ｆ）部２１１６を備える。画像処理部２１０４は、画素信号を処理して画像信号を生成する。また、画像処理部２１０４は、画像信号の補正や異常画素の補完を行う。メモリ２１０５は、画像信号を一時的に保持する。また、メモリ２１０５は、既知の撮像装置２１０２の異常画素の位置を記憶していてもよい。光学測距部２１０６は、画像信号を用いて被写体の合焦または測距を行う。視差演算部２１０７は、視差画像の被写体照合（ステレオマッチング）を行う。物体認知部２１０８は、画像信号を解析して、自動車、人物、標識、道路などの被写体の認知を行う。異常検出部２１０９は、撮像装置２１０２の故障、あるいは、誤動作を検知する。異常検出部２１０９は、故障や誤動作を検知した場合には、主制御部２１１３へ異常を検知したことを示す信号を送る。外部Ｉ／Ｆ部２１１６は、撮像システム用集積回路２１０３の各部と、主制御部２１１３あるいは種々の制御ユニット等との間での情報の授受を仲介する。
【００３５】
自動車２１００は、車両情報取得部２１１０および運転支援部２１１１を含む。車両情報取得部２１１０は、速度・加速度センサ、角速度センサ、舵角センサ、測距レーダ、圧力センサなどの車両センサを含む。
【００３６】
運転支援部２１１１は、衝突判定部を含む。衝突判定部は、光学測距部２１０６、視差演算部２１０７、物体認知部２１０８からの情報に基づいて、物体との衝突可能性があるか否かを判定する。光学測距部２１０６や視差演算部２１０７は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。
【００３７】
運転支援部２１１１が他の物体と衝突しないように自動車２１００を制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。
【００３８】
自動車２１００は、さらに、エアバッグ、アクセル、ブレーキ、ステアリング、トランスミッション等の走行に用いられる駆動部を具備する。また、自動車２１００は、それらの制御ユニットを含む。制御ユニットは、主制御部２１１３の制御信号に基づいて、対応する駆動部を制御する。
【００３９】
本実施例に用いられた撮像システムは、自動車に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【００４０】
以上に説明した通り、自動車の実施例において、撮像装置２１０２には、上述の第１〜第３の実施形態のいずれかの撮像装置が用いられる。このような構成によれば、テストカバレッジ率を向上させることができる。
【符号の説明】
【００４１】
１：撮像装置、１０：画素アレイ、１１：画素、ＰＤ：光電変換部、Ｔｒ１：転送部、Ｔｒ２：リセット部、Ｔｒ３：増幅部、Ｔｒ４：選択部、Ｔｒ５：スイッチ、ＣＶＣ：電荷電圧変換部、ＦＤ：電荷電圧変換ノード、Ｃ：容量、２０：行駆動回路、２１：行選択回路、２２：バッファ回路群、２２１：バッファ回路、ＲＥＳ：リセット制御信号、ＴＸ：転送制御信号、ＳＥＬ：選択制御信号、ＦＤＩＮＣ；感度制御信号、３０：補助回路、３１：
【図１】
2018164170.tif 000003
【図２】
2018164170.tif 000004
【図３】
2018164170.tif 000005
【図４】
2018164170.tif 000006
【図５】
2018164170.tif 000007
【図６】
2018164170.tif 000008