(57)【要約】【課題】インダクタンスを増加できるインダクタ、及びこれを備えた半導体デバイスを提供する。【解決手段】インダクタ１は、複数のインダクタ用リード２１と、コア３と、複数のインダクタ用ボンディングワイヤ４１と、封止部材５と、を備えている。コア３は、複数のインダクタ用リード２１に配置されている。複数のインダクタ用ボンディングワイヤ４１は、コア３に跨るように設けられ、複数のインダクタ用リード２１を電気的に接続する。封止部材５は、コア３と複数のインダクタ用ボンディングワイヤ４１を封止する。複数のインダクタ用リード２１と複数のインダクタ用ボンディングワイヤ４１とで、コア３の周りに螺旋状の電路であるコイル部６が形成されている。【選択図】図１
2018164046.tif 000002
【特許請求の範囲】
【請求項１】
複数のリードと、
前記複数のリードに配置されたコアと、
前記コアに跨るように設けられ、前記複数のリードを電気的に接続する複数のボンディングワイヤと、
前記コアと前記複数のボンディングワイヤを封止する封止部材と、を備え、
前記複数のリードと前記複数のボンディングワイヤとで、前記コアの周りに螺旋状の電路を形成している
ことを特徴とするインダクタ。
【請求項２】
前記複数のリードのうち２つ以上のリードの各々は、前記コアが配置され前記封止部材に封止されたインナリード部と、前記封止部材から突出したアウタリード部と、を有する
ことを特徴とする請求項１に記載のインダクタ。
【請求項３】
前記コアの形状は、棒状である
ことを特徴とする請求項１又は２に記載のインダクタ。
【請求項４】
前記コアである第１コアとは別の第２コアを更に備え、
前記第１コアと前記第２コアとで閉磁路を形成している
ことを特徴とする請求項１〜３のいずれか１項に記載のインダクタ。
【請求項５】
前記複数のボンディングワイヤは、前記複数のリードのうち複数の第１リードを電気的に接続する複数の第１ボンディングワイヤと、前記複数のリードのうち前記複数の第１リードとは異なる複数の第２リードを電気的に接続する複数の第２ボンディングワイヤと、を含み、
前記複数の第１リードと前記複数の第１ボンディングワイヤとで、前記コアの周りに螺旋状の第１電路を形成し、
前記複数の第２リードと前記複数の第２ボンディングワイヤとで、前記コアの周りに螺旋状の第２電路を形成している
ことを特徴とする請求項１〜４のいずれか１項に記載のインダクタ。
【請求項６】
前記請求項１〜５のいずれか１項に記載のインダクタと、
前記封止部材に封止された半導体チップと、を備える
ことを特徴とする半導体デバイス。
【請求項７】
前記複数のリードのうち少なくとも１つのリードは、前記半導体チップと電気的に接続されている
ことを特徴とする請求項６記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般にインダクタ、半導体デバイスに関し、より詳細には封止部材で封止されたインダクタ、及びこれを備えた半導体デバイスに関する。
【背景技術】
【０００２】
従来、インダクタを備えた半導体パッケージ（半導体デバイス）が開示されている（例えば、特許文献１参照）。
【０００３】
特許文献１の半導体パッケージは、デカップリング用のインダクタを備えている。このインダクタは、半導体パッケージ上に配線を用いて形成されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−１８３２７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の半導体パッケージは、配線のみでインダクタを形成しているため、コアを設けることができず、インダクタンスを増加できないという問題があった。
【０００６】
本発明は、上記事由に鑑みてなされており、その目的は、インダクタンスを増加できるインダクタ、及びこれを備えた半導体デバイスを提供することにある。
【課題を解決するための手段】
【０００７】
本発明の第１態様に係るインダクタは、複数のリードと、コアと、複数のボンディングワイヤと、封止部材と、を備えている。前記コアは、前記複数のリードに配置されている。前記複数のボンディングワイヤは、前記コアに跨るように設けられ、前記複数のリードを電気的に接続する。前記封止部材は、前記コアと前記複数のボンディングワイヤを封止する。前記複数のリードと前記複数のボンディングワイヤとで、前記コアの周りに螺旋状の電路を形成している。
【０００８】
本発明の第２態様に係るインダクタでは、第１態様において、前記複数のリードのうち２つ以上のリードの各々は、インナリード部と、アウタリード部とを有する。前記インナリード部は、前記コアが配置され前記封止部材に封止されている。前記アウタリード部は、前記封止部材から突出している。
【０００９】
本発明の第３態様に係るインダクタでは、第１又は第２態様において、前記コアの形状は、棒状である。
【００１０】
本発明の第４態様に係るインダクタは、第１〜第３態様のいずれかにおいて、前記コアである第１コアとは別の第２コアを更に備えている。前記第１コアと前記第２コアとで閉磁路を形成している。
【００１１】
本発明の第５態様に係るインダクタでは、第１〜第４態様のいずれかにおいて、前記複数のボンディングワイヤは、複数の第１ボンディングワイヤと、複数の第２ボンディングワイヤと、を含んでいる。前記複数の第１ボンディングワイヤは、前記複数のリードのうち複数の第１リードを電気的に接続している。前記複数の第２ボンディングワイヤは、前記複数のリードのうち前記複数の第１リードとは異なる複数の第２リードを電気的に接続している。前記複数の第１リードと前記複数の第１ボンディングワイヤとで、前記コアの周りに螺旋状の第１電路を形成している。前記複数の第２リードと前記複数の第２ボンディングワイヤとで、前記コアの周りに螺旋状の第２電路を形成している。
【００１２】
本発明の第６態様に係る半導体デバイスは、第１〜第５態様のいずれかのインダクタと、前記封止部材に封止された半導体チップと、を備える。
【００１３】
本発明の第７態様に係る半導体デバイスでは、第６態様において、前記複数のリードのうち少なくとも１つのリードは、前記半導体チップと電気的に接続されている。
【発明の効果】
【００１４】
本発明のインダクタ、半導体デバイスでは、インダクタのインダクタンスを増加できるという効果がある。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の一実施形態に係る半導体デバイスの封止部材を一部破断した斜視図である。
【図２】図２Ａは、同上の半導体デバイスの平面図である。図２Ｂは、同上の半導体デバイスの要部を拡大した平面図である。
【図３】図３は、本発明の一実施形態の第１変形例に係るインダクタの平面図である。
【図４】図４Ａは、本発明の一実施形態の第２変形例に係るインダクタの正面図である。図４Ｂは、同上のインダクタの側面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態を図面に基づいて説明する。ただし、以下に説明する実施形態は、本発明の様々な実施形態の一つに過ぎない。下記の実施形態は、本発明の目的を達成できれば、設計等に応じて種々の変更が可能である。なお、以下の実施形態において説明する各図は、模式的な図であり、各構成要素の寸法比が必ずしも実際の寸法比を反映しているとは限らない。
【００１７】
＜概要＞
図１に、本実施形態の半導体デバイス１００の要部を拡大した斜視図、図２Ａに、半導体デバイス１００の平面図、図２Ｂに、半導体デバイス１００の要部を拡大した平面図を示す。図１では、封止部材５の一部を破断している。
【００１８】
本実施形態の半導体デバイス１００は、半導体パッケージの種類がＱＦＰ（Quad Flat Package）であり、矩形板状に形成された封止部材５の各側面から複数（本実施形態では、１６本）のリード２が突出している。半導体デバイス１００が有する半導体チップ１０は、矩形板状に形成されており、ダイパッド２０にダイボンドで固定されている。半導体チップ１０は、例えば、電力制御を行うパワー半導体デバイス、演算処理を実行するＣＰＵ（Central ProcessingUnit）、マイコン（マイクロコンピュータ）等である。なお、半導体チップ１０の種類は特に限定されず、他の種類（例えばディスクリート素子等）であってもよい。
【００１９】
本実施形態の半導体デバイス１００は、インダクタ１を更に備えている。インダクタ１は、複数のリード２（インダクタ用リード２１）と、コア３と、複数のボンディングワイヤ４（インダクタ用ボンディングワイヤ４１）と、封止部材５と、を備えている。コア３は、複数のインダクタ用リード２１上に配置されている。複数のインダクタ用ボンディングワイヤ４１は、コア３を跨ぎ、複数のインダクタ用リード２１を電気的に接続している。複数のインダクタ用リード２１と、複数のインダクタ用ボンディングワイヤ４１とで、コア３の周りに螺旋状の電路を形成している。つまり、複数のインダクタ用リード２１と、複数のインダクタ用ボンディングワイヤ４１とで、コイル部６を構成している。
【００２０】
インダクタ１は、例えばインピーダンスのマッチング調整、デカップリング等に用いることができる。なお、インダクタ１の用途は特に限定されず、他の用途で用いられてもよい。
【００２１】
＜詳細＞
以下に、本実施形態のインダクタ１、及び半導体デバイス１００の詳細な構成について説明する。以下の説明では、複数のインダクタ用リード２１が並ぶ方向をＸ軸方向（図２Ａでは左右方向）、インダクタ用リード２１の長手方向をＹ軸方向（図２Ａでは上下方向）、Ｘ軸方向及びＹ軸方向に直交する半導体チップ１０の厚さ方向をＺ軸方向として説明する。
【００２２】
半導体デバイス１００が有する複数（６４本）のリード２は、複数のデバイス用リード２２と、複数のインダクタ用リード２１に分けられる。インダクタ用リード２１は、半導体デバイス１００が有する複数のリード２のうち、コア３が配置されたリード２である。本実施形態では、半導体デバイス１００が有する複数（６４本）のリード２のうち６本のリード２がインダクタ用リード２１であり、残りの５８本のリード２がデバイス用リード２２である。デバイス用リード２２とインダクタ用リード２１とを区別しない場合、単にリード２という。
【００２３】
６本のインダクタ用リード２１は、一方向に連続して並ぶように設けられている。本実施形態では、６本のインダクタ用リード２１は、封止部材５の一側面５１（図１参照）から突出した１６本のリード２のうち、Ｘ軸方向の一端側（図２Ａ，２Ｂでは左側）から順にＸ軸方向に並ぶ６本のリード２である。
【００２４】
複数のリード２の各々は、矩形板状に形成されており、インナリード部２３とアウタリード部２４とを有する。インナリード部２３は、リード２における封止部材５に封止された部分である。アウタリード部２４は、リード２における封止部材５から突出した部分である。言い換えれば、封止部材５は、リード２におけるインナリード部２３のみを封止している。アウタリード部２４は、先端部が、半導体デバイス１００を実装する実装基板に沿うように略Ｌ字状に曲げ加工されている。なお、各リード２の形状は一例であり、例えば、アウタリード部２４が略Ｊ字状に形成されていてもよいし、複数のリード２でインナリード部２３の形状が互いに異なっていてもよい。
【００２５】
インダクタ用リード２１のインナリード部２３（以降、インダクタ用インナリード部２３１ともいう）には、コア３が配置されている。コア３は、例えばフェライト、圧粉磁心（ダストコア）等の磁性材料で構成されている。コア３は、Ｘ軸方向を長手方向とする棒状に形成されている。本実施形態では、コア３は、断面形状が四角形の角棒状に形成されている。コア３は、複数のインダクタ用リード２１のうちＸ軸方向の一端側に位置するインダクタ用リード２１から他端側に位置するインダクタ用リード２１にわたって配置されている。つまり、コア３は、６本のインダクタ用リード２１各々のインダクタ用インナリード部２３１の一面と接触するように配置されている。したがって、コア３は、複数のインダクタ用リード２１の各々と交差している。コア３は、接着剤等によりインダクタ用リード２１に固定されていることが好ましい。また、接着剤は、電気絶縁性を有し、コア３とインダクタ用リード２１とを電気的に絶縁していることが好ましい。コア３の断面形状は、四角形に限らず、円形、あるいは四角形以外の多角形（例えば六角形等）であってもよい。
【００２６】
また、各リード２のインナリード部２３にはボンディングワイヤ４が接続されている。ボンディングワイヤ４は、金、アルミニウム、銅等の線材で構成されており、ワイヤボンディング装置によりインナリード部２３と電気的及び機械的に接続されている。
【００２７】
具体的には、複数のインダクタ用インナリード部２３１には、複数のインダクタ用リード２１を電気的に接続する複数のボンディングワイヤ４（以降、インダクタ用ボンディングワイヤ４１ともいう）が接続されている。インダクタ用ボンディングワイヤ４１は、コア３をＹ軸方向に跨るようにして、Ｘ軸方向に隣り合う一対のインダクタ用リード２１同士を繋ぐように接続されている。インダクタ用インナリード部２３１は、インダクタ用ボンディングワイヤ４１が接続される部分である第１パッド部２５１、第２パッド部２５２を有している（図２Ｂ参照）。第１パッド部２５１は、コア３に対して半導体チップ１０側にあり、第２パッド部２５２がコア３に対してアウタリード部２４側にある。インダクタ用ボンディングワイヤ４１は、Ｘ軸方向に隣り合う一対のインダクタ用リード２１のうち、Ｘ軸方向の一方側（図２Ａ，２Ｂでは左側）のインダクタ用リード２１の第２パッド部２５２と、Ｘ軸方向の他方側（図２Ａ，２Ｂでは右側）のインダクタ用リード２１の第１パッド部２５１とを繋ぐように接続されている。複数（６本）のインダクタ用リード２１と複数（５本）のインダクタ用ボンディングワイヤ４１とで、コア３の周りに形成された螺旋状の電路であるコイル部６を構成している。
【００２８】
また、複数のインダクタ用リード２１のうち、Ｘ軸方向の一端側（図２Ａ，２Ｂでは左側）のインダクタ用リード２１には、インダクタ用ボンディングワイヤ４１とは別のボンディングワイヤ４（以降、接続用ボンディングワイヤ４３ともいう）が接続されている。接続用ボンディングワイヤ４３は、Ｘ軸方向の一端側に位置するインダクタ用リード２１と、半導体チップ１０の表面電極とを電気的に接続している。したがって、Ｘ軸方向の一端側に位置するインダクタ用リード２１のインダクタ用インナリード部２３１には、インダクタ用ボンディングワイヤ４１と接続用ボンディングワイヤ４３との２本のボンディングワイヤ４が接続されている。接続用ボンディングワイヤ４３により、インダクタ１（コイル部６）の一端が半導体チップ１０と電気的に接続されている。
【００２９】
また、複数のデバイス用リード２２それぞれのインナリード部２３には、デバイス用リード２２と半導体チップ１０の表面電極とを電気的に接続するボンディングワイヤ４（デバイス用ボンディングワイヤ４２）が接続されている。
【００３０】
封止部材５は、図１、図２Ａに示すように、複数のリード２のインナリード部２３、ダイパッド２０、半導体チップ１０、複数のボンディングワイヤ４、コア３を一体に封止している。つまり、封止部材５は、半導体チップ１０の封止と、インダクタ１（コイル部６）の封止とを兼用している。封止部材５は、電気絶縁性を有する樹脂（例えばエポキシ樹脂等）で構成されており、モールド成形により矩形板状に形成されている。
【００３１】
上述したように、本実施形態の半導体デバイス１００は、半導体パッケージにインダクタ１を内蔵した構成である。言い換えれば、本実施形態のインダクタ１のパッケージは、半導体パッケージで構成されている。
【００３２】
＜製造方法＞
次に、本実施形態の半導体デバイス１００の製造方法について説明する。本実施形態における半導体デバイス１００の製造方法は、準備工程、第１マウンティング工程、第１ワイヤボンディング工程、第２マウンティング工程、第２ワイヤボンディング工程、封止工程、及び切断工程を有する。
【００３３】
準備工程では、複数のリード２、及びダイパッド２０が枠部に連結されたリードフレームを準備する。リードフレームには、複数の半導体デバイス１００に対応するように、複数のリード２及びダイパッド２０の組が枠部に複数連結されている。
【００３４】
第１マウンティング工程は、コア３を配置する工程である。第１マウンティング工程では、例えばピックアップツールにより、リードフレームにおける複数のリード２のうち複数のインダクタ用リード２１にコア３を配置する。
【００３５】
第１ワイヤボンディング工程は、複数のインダクタ用ボンディングワイヤ４１を接続する工程である。第１ワイヤボンディング工程では、ワイヤボンディング装置により、複数のインダクタ用ボンディングワイヤ４１を、コア３に跨るように複数のインダクタ用リード２１に接続する。この第１ワイヤボンディング工程によりコイル部６が形成される。
【００３６】
第２マウンティング工程は、半導体チップ１０を配置する工程である。第２マウンティング工程では、例えばピックアップツールにより、リードフレームにおけるダイパッド２０に半導体チップ１０を配置する。
【００３７】
第２ワイヤボンディング工程では、接続用ボンディングワイヤ４３及び複数のデバイス用ボンディングワイヤ４２を接続する工程である。第２ワイヤボンディング工程では、ワイヤボンディング装置により、複数のインダクタ用リード２１のうち１本のインダクタ用リード２１と半導体チップ１０とを接続用ボンディングワイヤ４３で接続する。また、第２ワイヤボンディング工程では、ワイヤボンディング装置により、複数のデバイス用リード２２と半導体チップ１０とを複数のデバイス用ボンディングワイヤ４２で接続する。
【００３８】
封止工程は、封止部材５で半導体チップ１０及びコイル部６等を封止する工程である。封止工程では、モールド成形により複数のリード２のインナリード部２３、ダイパッド２０、半導体チップ１０、複数のボンディングワイヤ４、及びコア３を封止部材５で封止する。
【００３９】
切断工程は、リードフレームを切断する工程である。切断工程では、リードフレームにおけるリード２同士を連結している連結部（タイバー）等を切断する。これにより、リードフレームの枠部から個々の半導体デバイス１００が分離される。また、この切断工程において、各リード２のアウタリード部２４の曲げ加工が行われる。
【００４０】
このように、本実施形態の半導体デバイス１００の製造方法では、インダクタ１の製造工程である第１マウンティング工程、及び第１ワイヤボンディング工程を行った後に、半導体チップ１０を配置する第２マウンティング工程を行っている。なお、上述した工程の順序は一例であり、コア３及び半導体チップ１０を配置した後に、第１ワイヤボンディング工程と第２ワイヤボンディング工程を行ってもよい。
【００４１】
＜利点＞
次に、本実施形態の半導体デバイス１００、インダクタ１の利点について説明する。
【００４２】
上述したように、本実施形態のインダクタ１は、複数のインダクタ用リード２１にコア３が配置されている。そして、インダクタ１は、複数のインダクタ用リード２１と、複数のインダクタ用リード２１同士を接続する複数のインダクタ用ボンディングワイヤ４１とで、コア３の回りに螺旋状の電路であるコイル部６を構成している。
【００４３】
したがって、本実施形態のインダクタ１は、コア３の周りにおいて、複数のインダクタ用リード２１と複数のインダクタ用ボンディングワイヤ４１とでコイル部６を構成しているので、配線のみでコイル部が形成されコアを備えていない構成に比べてインダクタンスが増加する。
【００４４】
また、インダクタ１は、複数のインダクタ用リード２１を含んでコイル部６が構成されており、接続用ボンディングワイヤ４３で半導体チップ１０と電気的に接続されている。つまり、インダクタ１は、半導体チップ１０の近傍に形成されるので、インダクタ１と半導体チップ１０との間のインピーダンスが低減する。
【００４５】
また、インダクタ１のコイル部６は、半導体デバイス１００が一般的に備えているリード２と、ボンディングワイヤ４とを含んでいる。インダクタ１のコア３は、リードフレームのダイパッド２０上に配置（マウント）された半導体チップ１０と同様に、リードフレームの複数のリード２上に配置（マウント）されている。封止部材５は、半導体チップ１０の封止と、インダクタ１（コイル部６）の封止とを兼用している。したがって、インダクタ１は、半導体デバイス１００の製造設備と同様の設備（例えば、ピックアップツール、ワイヤボンディング装置、モールド装置等）で、製造することができる。一方、インダクタが例えばチップインダクタで構成されている場合、チップインダクタを半導体チップ上に実装するための装置が別途必要となる。
【００４６】
また、本実施形態の半導体デバイス１００は、半導体パッケージにインダクタ１を内蔵しているので、外付けのインダクタの数を低減することができ、実装基板の小型化を図ることができる。
【００４７】
また、螺旋状の電路であるコイル部６は、複数のインダクタ用リード２１を含んで構成されているので、インダクタ用リード２１の本数に応じて巻数が異なり、インダクタ用リード２１の本数が増えるにつれて巻数が増加する。つまり、複数のインダクタ用リード２１の各々と、半導体チップ１０との間におけるインダクタンスの大きさが互いに異なる。本実施形態では、複数のインダクタ用リード２１の各々が、実装基板上の構成要素と電気的に接続可能なアウタリード部２４を有している。複数のインダクタ用リード２１のうちいずれのインダクタ用リード２１を、実装基板上の構成要素と電気的に接続するかに応じて、当該構成要素と半導体チップ１０との間のインダクタンスの大きさが異なる。すなわち、本実施形態のインダクタ１は、インダクタンスの大きさを容易に調整することができる。なお、複数のインダクタ用リード２１のうち、２本以上のインダクタ用リード２１が、実装基板上の２つ以上の構成要素と電気的に接続されてもよい。
【００４８】
＜変形例＞
次に、本実施形態のインダクタ１の変形例について説明する。なお、上述の実施形態のインダクタ１と同様の構成には、同一符号を付して説明を省略する。
【００４９】
《第１変形例》
インダクタ１の第１変形例の平面図を図３に示す。
【００５０】
本変形例のインダクタ１は、コア３の周りに２つのコイル部６（第１コイル部６１、第２コイル部６２）を形成している点が、上述の実施形態のインダクタ１と異なる。
【００５１】
本変形例のインダクタ１は、１２本のインダクタ用リード２１を備えている。１２本のインダクタ用リード２１は、封止部材５の一側面５１から突出した１６本のリード２のうち、Ｘ軸方向の一端側（図３では左側）から順にＸ軸方向に並ぶ１２本のリード２である。また、１２本のインダクタ用リード２１のうち、Ｘ軸方向の一端側（図３では左側）の６本のインダクタ用リード２１が第１インダクタ用リード２１１、Ｘ軸方向の他端側（図３では右側）の６本のインダクタ用リード２１が第２インダクタ用リード２１２である。６本の第１インダクタ用リード２１１のうち、Ｘ軸方向の一端側（図３では左側）の第１インダクタ用リード２１１は、接続用ボンディングワイヤ４３で半導体チップ１０の表面電極と電気的に接続されている。６本の第２インダクタ用リード２１２のうち、Ｘ軸方向の一端側（図３では左側）の第２インダクタ用リード２１２は、接続用ボンディングワイヤ４３で半導体チップ１０の表面電極と電気的に接続されている。
【００５２】
コア３は、１２本のインダクタ用リード２１のインナリード部２３（インダクタ用インナリード部２３１）にわたって配置されている。
【００５３】
６本の第１インダクタ用リード２１１には、６本の第１インダクタ用リード２１１を電気的に接続する５本のインダクタ用ボンディングワイヤ４１（第１インダクタ用ボンディングワイヤ４１１）が接続されている。また、６本の第２インダクタ用リード２１２には、６本の第２インダクタ用リード２１２を電気的に接続する５本のインダクタ用ボンディングワイヤ４１（第２インダクタ用ボンディングワイヤ４１２）が接続されている。図３に示すように、第１インダクタ用リード２１１と第２インダクタ用リード２１２とは、ボンディングワイヤ４で接続されていない。これにより、コア３の周りに第１コイル部６１と第２コイル部６２とが形成される。第１コイル部６１は、６本の第１インダクタ用リード２１１と５本の第１インダクタ用ボンディングワイヤ４１１とで、コア３の周りに形成された螺旋状の電路（第１電路）である。第２コイル部６２は、６本の第２インダクタ用リード２１２と５本の第２インダクタ用ボンディングワイヤ４１２とで、コア３の周りに形成された螺旋状の電路（第２電路）である。第１コイル部６１と第２コイル部６２とは、共にコア３の周りに形成されており、互いに磁気的に結合されている。
【００５４】
このように、本変形例のインダクタ１では、コア３の周りに２つのコイル部６（第１コイル部６１、第２コイル部６２）を形成しており、第１コイル部６１と第２コイル部６２とを磁気的に結合することができる。
【００５５】
なお、本変形例では、コア３の周りに２つのコイル部６が形成されているが、３つ以上のコイル部６が形成されていてもよい。
【００５６】
《第２変形例》
次に、インダクタ１の第２変形例の正面図を図４Ａ、側面図を図４Ｂに示す。
【００５７】
本変形例のインダクタ１は、コア３（以降、第１コア３ともいう）とは別の第２コア３２を更に備えている点が、上述の実施形態のインダクタ１と異なる。
【００５８】
第２コア３２は、例えばフェライト、圧粉磁心（ダストコア）等の磁性材料で構成されている。第２コア３２は、Ｘ軸方向を長手方向とする棒状に形成されている。本変形例では、第２コア３２は、断面形状が四角形の角棒状に形成されている。第２コア３２は、６本のインダクタ用リード２１に対して第１コア３とは反対側に接着剤等で固定されている。つまり、第１コア３と第２コア３２とは６本のインダクタ用リード２１を介してＺ軸方向に対向している。第２コア３２は、封止部材５で封止されている。
【００５９】
このように、本変形例のインダクタ１では、インダクタ用リード２１に対して第１コア３とは反対側に第２コア３２が設けられており、第１コア３と第２コア３２とで閉磁路を形成している。これにより、インダクタ１のインダクタンスが増加する。
【００６０】
なお、本変形例では、第１コア３と第２コア３２とが同じ形状に形成されているが、互いに異なる形状であってもよい。また、第２コア３２が設けられる位置は、インダクタ用リード２１に対して第１コア３と反対側の位置に限らず、例えば第１コア３に対してＹ軸方向に並ぶように設けられていてもよい。この場合、インダクタ用リード２１における第１コア３と第２コア３２との間の部分にインダクタ用ボンディングワイヤ４１が接続されるパッド部がある。また、第２コア３２は、封止部材５から一部が露出するように設けられていてもよいし、封止部材５の外側に設けられていてもよい。
【００６１】
《その他の変形例》
次に、インダクタ１のその他の変形例について説明する。
【００６２】
上述した例では、一方向に並ぶ複数のインダクタ用リード２１のうち端に位置するインダクタ用リード２１のみが接続用ボンディングワイヤ４３で半導体チップ１０の表面電極と電気的に接続されているが、この構成に限らない。一方向に並ぶ複数のインダクタ用リード２１のうち、中間に位置するインダクタ用リード２１が接続用ボンディングワイヤ４３で半導体チップ１０と電気的に接続されていてもよい。また、複数のインダクタ用リード２１のうち、２本以上のインダクタ用リード２１が接続用ボンディングワイヤ４３で半導体チップ１０と電気的に接続されていてもよい。また、複数のインダクタ用リード２１のいずれもが、接続用ボンディングワイヤ４３で半導体チップ１０と電気的に接続されていなくてもよい。
【００６３】
また、上述した例では、複数のインダクタ用リード２１の各々が、封止部材５から突出したアウタリード部２４を有しているが、この構成に限らない。複数のインダクタ用リード２１の各々は、アウタリード部２４を有しておらず、インナリード部２３のみで構成されていてもよい。また、複数のインダクタ用リード２１は、インナリード部２３及びアウタリード部２４を有するインダクタ用リード２１と、インナリード部２３のみを有するインダクタ用リード２１との両方が含まれていてもよい。
【００６４】
また、上述した例では、コア３が棒状に形成されているが、この構成に限らない。例えば、コア３は、リング状に形成され、コア３の内側と外側とに跨るようにインダクタ用ボンディングワイヤ４１が接続されていてもよい。
【００６５】
また、上述した例では、半導体デバイス１００が１つのインダクタ１を備えているが、複数のインダクタ１を備えた構成であってもよい。
【００６６】
また、上述したインダクタ用リード２１の本数は、一例であって他の本数であってもよい。
【００６７】
また、半導体パッケージの種類は、ＱＦＰに限らず、例えばＱＦＮ（Quad Flat Non-leaded package）、ＳＯＰ（Small Outline Package）、ＤＩＰ（Dual In-line Package）等の他の種類の半導体パッケージであってもよい。
【００６８】
＜まとめ＞
本発明の第１態様に係るインダクタ（１）は、複数のリード（インダクタ用リード）（２１，２１１，２１２）と、コア（３）と、複数のボンディングワイヤ（インダクタ用ボンディングワイヤ）（４１，４１１，４１２）と、封止部材（５）と、を備えている。コア（３）は、複数のリード（２１，２１１，２１２）に配置されている。複数のボンディングワイヤ（４１，４１１，４１２）は、コア（３）に跨るように設けられ、複数のリード（２１，２１１，２１２）を電気的に接続する。封止部材（５）は、コア（３）と複数のボンディングワイヤ（４１，４１１，４１２）を封止する。複数のリード（２１，２１１，２１２）と複数のボンディングワイヤ（４１，４１１，４１２）とで、コア（３）の周りに螺旋状の電路（コイル部）（６，６１，６２）を形成している。
【００６９】
上記構成により、リード（２１，２１１，２１２）に配置されたコア（３）の周りに、複数のリード（２１，２１１，２１２）と複数のボンディングワイヤ（４１，４１１，４１２）とで螺旋状の電路（６，６１，６１２）が形成される。これにより、配線のみでコイル部が形成されコアを備えていない構成に比べてインダクタンスが増加する。
【００７０】
本発明の第２態様に係るインダクタ（１）では、第１態様において、複数のリード（２１，２１１，２１２）のうち２つ以上のリード（２１，２１１，２１２）の各々は、インナリード部（２３，２３１）と、アウタリード部（２４）とを有する。インナリード部（２３，２３１）は、コア（３）が配置され封止部材（５）に封止されている。アウタリード部（２４）は、封止部材（５）から突出している。
【００７１】
上記構成により、インダクタ（１）のインダクタンスの大きさを容易に調整することができる。
【００７２】
本発明の第３態様に係るインダクタ（１）では、第１又は第２態様において、コア（３）の形状は、棒状である。
【００７３】
上記構成により、コア（３）を跨ぐようにボンディングワイヤ（４１，４１１，４１２）を設けやすくなる。
【００７４】
本発明の第４態様に係るインダクタ（１）は、第１〜第３態様のいずれかにおいて、コア（第１コア）（３）とは別の第２コア（３２）を更に備えている。第１コア（３）と第２コア（３２）とで閉磁路を形成している。
【００７５】
上記構成により、インダクタ（１）のインダクタンスを増加することができる。
【００７６】
本発明の第５態様に係るインダクタ（１）では、第１〜第４態様のいずれかにおいて、複数のボンディングワイヤ（４１，４１１，４１２）は、複数の第１ボンディングワイヤ（４１１）と、複数の第２ボンディングワイヤ（４１２）と、を含んでいる。複数の第１ボンディングワイヤ（４１１）は、複数のリード（２１，２１１，２１２）のうち複数の第１リード（２１１）を電気的に接続している。複数の第２ボンディングワイヤ（４１２）は、複数のリード（２１，２１１，２１２）のうち複数の第１リード（２１１）とは異なる複数の第２リード（２１２）を電気的に接続している。複数の第１リード（２１１）と複数の第１ボンディングワイヤ（４１１）とで、コア（３）の周りに螺旋状の第１電路（６１）を形成している。複数の第２リード（２１２）と複数の第２ボンディングワイヤ（４１２）とで、コア（３）の周りに螺旋状の第２電路（６２）を形成している。
【００７７】
上記構成により、第１電路（６１）と第２電路（６２）とが磁気的に結合された磁気結合型のインダクタ（１）を構成することができる。
【００７８】
本発明の第６態様に係る半導体デバイス（１００）は、第１〜第５態様のいずれかのインダクタ（１）と、封止部材（５）に封止された半導体チップ（１０）と、を備える。
【００７９】
上記構成により、インダクタ（１）を半導体パッケージに内蔵した半導体デバイス（１００）を構成することができる。
【００８０】
本発明の第７態様に係る半導体デバイス（１００）では、第６態様において、複数のリード（２１，２１１，２１２）のうち少なくとも１つのリード（２１，２１１，２１２）は、半導体チップ（１０）と電気的に接続されている。
【００８１】
上記構成により、インダクタ（１）と半導体チップ（１０）との間のインピーダンスを低減させることができる。
【符号の説明】
【００８２】
１  インダクタ
１０  半導体チップ
１００  半導体デバイス
２１  インダクタ用リード（リード）
２１１  第１インダクタ用リード（第１リード）
２１２  第２インダクタ用リード（第２リード）
２３１  インダクタ用インナリード部（インナリード部）
２４  アウタリード部
３  コア（第１コア）
３２  第２コア
４１  インダクタ用ボンディングワイヤ（ボンディングワイヤ）
４１１  第１インダクタ用ボンディングワイヤ（第１ボンディングワイヤ）
４１２  第２インダクタ用ボンディングワイヤ（第２ボンディングワイヤ）
５  封止部材
６  コイル部（電路）
６１  第１コイル部（第１電路）
６２  第２コイル部（第２電路）
【図１】
2018164046.tif 000003
【図２】
2018164046.tif 000004
【図３】
2018164046.tif 000005
【図４】
2018164046.tif 000006