(57)【要約】【課題】消費電力の増加を抑制でき、高利得で安定した動作を行うことができる電力増幅回路の提供に資する。【解決手段】電力増幅回路は、ソースが第１電源に接続し、入力信号をゲートで受ける第１トランジスタと、第１端子と第２端子を有し、第１端子が第１トランジスタのドレインに接続するキャパシタと、第２端子と第１トランジスタのゲートとの間に接続し、第２端子から入力される第１信号を変換し、第１信号と異なる位相を有する第２信号を第１トランジスタのゲートへ出力するトランスと、を備え、第１トランジスタのドレインから出力信号を出力する。【選択図】図２
2018164148.tif 000002
【特許請求の範囲】
【請求項１】
ソースが第１電源に接続し、入力信号をゲートで受ける第１トランジスタと、
第１端子と第２端子を有し、前記第１端子が前記第１トランジスタのドレインに接続するキャパシタと、
前記第２端子と前記第１トランジスタのゲートとの間に接続し、前記第２端子から入力される第１信号を変換し、前記第１信号と異なる位相を有する第２信号を前記第１トランジスタのゲートへ出力するトランスと、
を備え、
前記第１トランジスタのドレインから出力信号を出力する、
電力増幅回路。
【請求項２】
前記トランスは、
前記第２端子に接続する第３端子と、第２電源に接続する第５端子とを有する第１インダクタと、
前記第１トランジスタのゲートに接続する第４端子と、第３電源に接続する第６端子とを有し、前記第１インダクタと磁界結合する第２インダクタと、
を備える、
請求項１に記載の電力増幅回路。
【請求項３】
前記第１インダクタのインダクタンス値は、前記第２インダクタのインダクタンス値と同程度である、
請求項２に記載の電力増幅回路。
【請求項４】
前記キャパシタは、前記第１インダクタのインダクタンス値と、前記第２インダクタのインダクタンス値と、前記トランスの結合係数と、前記第１トランジスタのゲートとドレインとの間の寄生容量の容量値によって決定される容量値を有する、
請求項２に記載の電力増幅回路。
【請求項５】
前記第２端子と前記第２電源との間に設けられ、前記第１インダクタと直列に接続する抵抗を有する、
請求項２に記載の電力増幅回路。
【請求項６】
ソースが前記第１トランジスタのドレインに接続され、ゲートが第４電源に接続され、ドレインから出力信号を出力する第２トランジスタを有する、
請求項１に記載の電力増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電力増幅回路に関する。
【背景技術】
【０００２】
近年、通信やレーダに代表される無線技術の利用増加に伴い、割当て可能な周波数帯域が逼迫している。周波数逼迫を緩和するために、例えば、ミリ波帯、テラヘルツ帯に代表される高周波帯が利用されている。例えば、６０ＧＨｚ帯はミリ波帯域での通信において、７９ＧＨｚ帯はミリ波レーダにおいて利用されている。今後、ミリ波帯、テラヘルツ帯で動作する無線ＩＣ（Integrated Circuit）は、広く普及することが予想されるため、無線ＩＣを安価に製造することが検討されている。
【０００３】
一般的な無線ＩＣは、半導体を材料とし、ＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）プロセスによって製造される。ＣＭＯＳプロセスは、安価で集積度の高い小型の無線ＩＣを製造できる。一方で、ＣＭＯＳプロセスで製造される無線ＩＣは、他のプロセスと比較して、高周波性能が低く、例えば、高周波において電力利得を得ることが難しい。安定的に無線ＩＣを動作させるために、電力増幅回路の動作の安定化、高利得化技術の開発が進められている。
【０００４】
例えば、非特許文献１には、トランジスタのゲートとドレインとの間の寄生容量の影響を打ち消すクロスカップリングキャパシタにより、電力増幅回路の動作の安定化、高利得化を実現できる電力増幅回路が開示されている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】“A 60 GHz CMOS Power Amplifier Using Capacitive Cross-Coupling Neutralization with 16% PAE”  European Microwave Conference. (EuMC), 2011
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、非特許文献１に開示される回路は、差動信号を入出力する構成のため、消費電力が増加する。
【０００７】
本開示の非限定的な実施例は、消費電力の増加を抑制でき、高利得で安定した動作を行うことができる電力増幅回路の提供に資する。
【課題を解決するための手段】
【０００８】
本開示の一態様に係る電力増幅回路は、ソースが第１電源に接続し、入力信号をゲートで受ける第１トランジスタと、第１端子と第２端子を有し、前記第１端子が前記第１トランジスタのドレインに接続するキャパシタと、前記第２端子と前記第１トランジスタのゲートとの間に接続し、前記第２端子から入力される第１信号を変換し、前記第１信号と異なる位相を有する第２信号を前記第１トランジスタのゲートへ出力するトランスと、を備え、前記第１トランジスタのドレインから出力信号を出力する。
【０００９】
なお、これらの包括的または具体的な態様は、システム、方法、集積回路、コンピュータプログラム、または、記録媒体で実現されてもよく、システム、装置、方法、集積回路、コンピュータプログラムおよび記録媒体の任意な組み合わせで実現されてもよい。
【発明の効果】
【００１０】
本開示の一態様によれば、消費電力の増加を抑制でき、高利得で安定した動作を行うことに資する。
【００１１】
本開示の一態様における更なる利点および効果は、明細書および図面から明らかにされる。かかる利点および／または効果は、いくつかの実施形態並びに明細書および図面に記載された特徴によってそれぞれ提供されるが、１つまたはそれ以上の同一の特徴を得るために必ずしも全てが提供される必要はない。
【図面の簡単な説明】
【００１２】
【図１】クロスカップルキャパシタを用いた差動増幅回路の構成を示す図
【図２】本開示の実施の形態１に係る電力増幅回路の構成例を示す図
【図３Ａ】本開示の実施の形態１に係る電力増幅回路のＭＡＧ特性を示す図
【図３Ｂ】本開示の実施の形態１に係る電力増幅回路のＫｆの特性を示す図
【図４Ａ】結合係数の異なるトランスを備える電力増幅回路のＭＡＧ特性を示す図
【図４Ｂ】結合係数の異なるトランスを備える電力増幅回路のＫｆの特性を示す図
【図５】本開示の実施の形態２に係る電力増幅回路の構成例を示す図
【図６Ａ】本開示の実施の形態２に係る電力増幅回路のＭＡＧ特性を示す図
【図６Ｂ】本開示の実施の形態２に係る電力増幅回路のＫｆの特性を示す図
【図７】本開示の実施の形態３に係る電力増幅回路の構成例を示す図
【図８Ａ】実施の形態３に係る電力増幅回路のＭＡＧ特性を示す図
【図８Ｂ】実施の形態３に係る電力増幅回路のＫｆの特性を示す図
【発明を実施するための形態】
【００１３】
電力増幅回路の高周波帯での性能（例えば、高利得化）を評価する指標として、最大有能利得（ＭＡＧ：Maximum Available Gain）と安定係数（Ｋｆ：K factor）がある。
【００１４】
ＭＡＧは、電力増幅回路の構成における理論上の最大増幅率を示す。Ｋｆは、電力増幅回路が発振するかどうかを定量的に示したものである。ＭＡＧとＫｆは、電力増幅回路のＹパラメータ（Ｙ１１、Ｙ１２、Ｙ２１、Ｙ２２）を用いて、式（１）、式（２）で表現される。
MAG=|Y21/Y12|*(Kf-(Kf^2-1)^(1/2))                       …（１）
Kf=(2Re[Y11]Re[Y22]-Re[Y12Y21])/|Y12Y21|                …（２）
【００１５】
ＭＡＧの値が大きい程、電力増幅回路の理論上の電力損失は少なく、信号を高効率で増幅できることを意味する。また、Ｋｆの値が大きいほど、電力増幅回路が発振することを抑制して、信号を安定して増幅できることを意味する。式（１）により、ＭＡＧを向上させるためには、Ｙ１２の値を低下させ、Ｙ２１の値を増加させれば良い。また、式（２）により、ＭＡＧの低下を抑えてＫｆを増加させるためには、Ｙ１２を低下させれば良い。
【００１６】
ミリ波帯の信号を高効率で増幅する構成として、クロスカップルキャパシタを用いた差動増幅回路がある。図１は、クロスカップルキャパシタを用いた差動増幅回路１００の構成を示す図である。
【００１７】
差動増幅回路１００は、入力回路１０１と、トランジスタ１０２と、トランジスタ１０３と、キャパシタ１０４と、キャパシタ１０５と、出力回路１０６とを有する。
【００１８】
入力回路１０１には、トランジスタ１０２とトランジスタ１０３に向けたゲート電位Ｖｂ１が供給される。入力回路１０１には、入力信号Ｖｉｎｐと入力信号Ｖｉｎｎとが入力される。入力信号Ｖｉｎｐの位相と入力信号Ｖｉｎｎの位相は、１８０°異なる。入力回路１０１は、コア部１０７と、入力信号Ｖｉｎｐ及び入力信号Ｖｉｎｎを生成した回路の端子（図示省略）と、の整合を調整するために、インピーダンス変換を行なう。
【００１９】
トランジスタ１０２のソース端子は、接地される。トランジスタ１０２のゲート端子は、入力回路１０１に接続される。トランジスタ１０２のゲート端子には、入力回路１０１を介して入力信号Ｖｉｎｐが入力される。
【００２０】
トランジスタ１０２のゲート端子とドレイン端子の間（以下、ゲート−ドレイン間と記載する）には、寄生容量１１０が存在する。寄生容量１１０は、容量値Ｃｇｄを有する。なお、寄生容量１１０は、実物の回路素子をゲート−ドレイン間に接続しているものでは無く、トランジスタ１０２に内在する（寄生する）容量を、図示したものである。
【００２１】
トランジスタ１０３のソース端子は、接地される。トランジスタ１０３のゲート端子は、入力回路１０１に接続する。トランジスタ１０３のゲート端子には、入力回路１０１を介して入力信号Ｖｉｎｎが入力される。
【００２２】
トランジスタ１０３のゲート−ドレイン間には、寄生容量１１１が存在する。寄生容量１１１は、容量値Ｃｇｄを有する。なお、寄生容量１１１は、実物の回路素子を接続しているものでは無く、トランジスタ１０３に内在する容量を、図示したものである。
【００２３】
キャパシタ１０４は、容量値Ｃｘを有し、トランジスタ１０２のドレイン端子と、トランジスタ１０３のゲート端子との間に接続する。キャパシタ１０５は、容量値Ｃｘを有し、トランジスタ１０３のドレイン端子と、トランジスタ１０２のゲート端子との間に接続する。
【００２４】
出力回路１０６は、トランジスタ１０２のドレイン端子とトランジスタ１０３のドレイン端子に接続する。出力回路１０６には、トランジスタ１０２とトランジスタ１０３に向けたドレイン電位Ｖｄｄが供給される。出力回路１０６は、出力信号Ｖｏｕｔｐと出力信号Ｖｏｕｔｎとを出力する。出力信号Ｖｏｕｔｐの位相と出力信号Ｖｏｕｔｎの位相は、１８０°異なる。また、出力回路１０６は、コア部１０７と、出力信号Ｖｏｕｔｐ及び出力信号Ｖｏｕｔｎを受ける回路の端子（図示省略）と、の整合を調整するために、インピーダンス変換を行なう。
【００２５】
この構成により、差動増幅回路１００は、トランジスタ１０２のゲート−ドレイン間の寄生容量１１０と、トランジスタ１０３のゲート−ドレイン間の寄生容量１１１の影響を打ち消す。
【００２６】
差動増幅回路１００のコア部１０７のＹパラメータＹ１２、Ｙ２１は、それぞれ、式（３）、（４）によって表される。
Y12=-jω(Cgd-Cx)                                        （３）
Y21＝gm-jω(Cgd-Cx)                                     （４）
【００２７】
ここで、ｇｍはトランジスタ１０２、トランジスタ１０３のトランスコンダクタンス値を表している。
【００２８】
式（３）、（４）において、寄生容量値Ｃｇｄが容量値Ｃｘによって打ち消されることにより、Ｙ１２、Ｙ２１を小さくできる。特に、Ｙ１２が小さくなることにより、式（１）に示すＭＡＧの値が大きくなり、差動増幅回路１００の理論上の最大増幅率が増加する。また、Ｙ１２が小さくなることにより、式（２）に示すＫｆの値が大きくなるため、差動増幅回路１００の安定性が向上する。つまり、Ｙ１２が小さくなることにより、差動増幅回路１００の増幅率と安定性が向上する。
【００２９】
しかしながら、図１に示す差動増幅回路１００は、差動信号を入出力する構成（差動構成）であるため、消費電力が増加する。
【００３０】
このような事情に鑑み、単相信号を入出力する電力増幅回路において、トランジスタの寄生容量の影響を抑制することにより、消費電力の増加を抑制でき、高利得で安定した動作を行うことができることに着目し、本開示に至った。
【００３１】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、以下に説明する実施の形態は一例であり、本開示は以下の実施の形態により限定されるものではない。
【００３２】
（実施の形態１）
図２は、本開示の実施の形態１に係る電力増幅回路２００の構成例を示す図である。
【００３３】
図２に示す電力増幅回路２００は、トランジスタ２０１と、キャパシタ２０２と、トランス２０３と、入力回路２０４と、出力回路２０５とを有する。
【００３４】
入力回路２０４は、トランジスタ２０１、キャパシタ２０２およびトランス２０３を含むコア部２０８と、入力信号Ｖｉｎを生成した回路の端子（図示省略）と、の整合を調整するために、インピーダンス変換を行う。
【００３５】
入力回路２０４を介した入力信号Ｖｉｎは、トランジスタ２０１のゲート端子に入力される。トランジスタ２０１のソース端子は、グランド（ＧＮＤ）に接続され、０［Ｖ］の電圧が供給される。なお、トランジスタ２０１のソース端子は、０［Ｖ］以外の電圧を供給するＤＣ電源と接続してもよい。トランジスタ２０１のドレイン端子は、出力回路２０５に接続される。
【００３６】
キャパシタ２０２は、端子Ｔ１と端子Ｔ２とを有する。キャパシタ２０２は、容量値ＣＦＢを有する。端子Ｔ１は、トランジスタ２０１のドレイン端子に接続される。
【００３７】
トランス２０３は、キャパシタ２０２の端子Ｔ２とトランジスタ２０１のゲート端子との間に接続される。トランス２０３は、端子Ｔ２から入力される信号を変換し、入力された信号と逆位相を有する信号をトランジスタ２０１のドレイン端子へ出力する。
【００３８】
トランス２０３は、インダクタ２０６とインダクタ２０７を有する。
【００３９】
インダクタ２０６は、端子Ｔ３と端子Ｔ５とを有する。インダクタ２０６は、インダクタンス値Ｌ１を有する。端子Ｔ３は、キャパシタ２０２の端子Ｔ２に接続される。端子Ｔ５は、グランド（ＧＮＤ）に接続され、０［Ｖ］の電圧が供給される。なお、端子Ｔ５は、０［Ｖ］以外の電圧を供給するＤＣ電源と接続してもよい。
【００４０】
インダクタ２０７は、端子Ｔ４と端子Ｔ６とを有する。インダクタ２０６は、インダクタンス値Ｌ２を有する。端子Ｔ４は、トランジスタ２０１のゲート端子に接続される。端子Ｔ６は、ＤＣ電源（図示せず）に接続され、Ｖｂ１［Ｖ］の電圧が供給される。Ｖｂ１は、後述するドレイン電位Ｖｄｄとは独立した値に設定される。Ｖｂ１は、トランジスタ２０１のソース端子に供給される電圧が０［Ｖ］である場合、例えば、０．４［Ｖ］〜０．７５［Ｖ］である。
【００４１】
インダクタ２０６とインダクタ２０７が磁界結合することにより、トランス２０３が構成される。インダクタ２０６とインダクタ２０７の結合係数は、ｋ１２である。
【００４２】
出力回路２０５には、トランジスタ２０１に入力されるドレイン電位Ｖｄｄが供給される。ドレイン電位Ｖｄｄは、トランジスタ２０１のソース端子に供給される電圧が０［Ｖ］である場合、例えば、０．９［Ｖ］である。出力回路２０５は、トランジスタ２０１のドレインから出力される信号を、出力信号Ｖｏｕｔとして出力する。また、出力回路２０５は、コア部２０８と、出力信号Ｖｏｕｔを受ける回路の端子（図示省略）と、の整合を調整するために、インピーダンス変換を行う。
【００４３】
なお、Ｖｂ１及びＶｄｄの値は、トランジスタ２０１のソース端子に供給される電圧に応じて変更される。
【００４４】
この構成により、図１に示した差動増幅回路１００と同等のＭＡＧ、Ｋｆを有する電力増幅回路を実現できる。以下では、電力増幅回路２００のＭＡＧ、Ｋｆについて説明する。
【００４５】
電力増幅回路２００のコア部２０８のＹパラメータは、式（５）、式（６）を用いて表される。
Y12=-jω[Cgd-(MCFB)/{L2-(ω^2)CFB(L1L2-M^2)}]           （５）
Y21=gm-jω[Cgd-(MCFB)/{L2-(ω^2)CFB(L1L2-M^2)}]         （６）
【００４６】
式（５）、式（６）における、Ｃｇｄは、トランジスタ２０１のゲート−ドレイン間の寄生容量の容量値である。Ｌ１は、インダクタ２０６のインダクタンス値である。Ｌ２は、インダクタ２０７のインダクタンス値である。ｇｍは、トランジスタ２０１のトランスコンダクタンス値である。Ｍは、トランス２０３の相互インダクタンス値である。Ｍは、トランス２０３の結合係数ｋ１２およびＬ１、Ｌ２を用いて、式（７）で表される。
M=k12(L1L2)^(1/2)                                       （７）
【００４７】
式（５）、式（６）より、式（８）を満たすように電力増幅回路２００の各パラメータ、例えば、トランス２０３の結合係数ｋ１２、インダクタ２０６のインダクタンス値Ｌ１、インダクタ２０７のインダクタンス値Ｌ２、キャパシタ２０２の容量値ＣＦＢ、を決定することによって、トランジスタ２０１のゲート−ドレイン間の寄生容量の影響を打ち消すことができる。
Cgd=(MCFB)/{L2-(ω^2)CFB(L1L2-M^2)}                     （８）
【００４８】
例えば、Ｌ１＝Ｌ２、ｋ１２＝１である場合、式（８）は、式（９）として表される。
Cgd=CFB                                                 （９）
つまり、電力増幅回路２００の各パラメータを、Ｌ１＝Ｌ２、ｋ１２＝１の場合、ＣＦＢ＝Ｃｇｄと決定することで、トランジスタ２０１のゲート−ドレイン間の寄生容量の影響を打ち消すことができる。
【００４９】
例として簡単のためにＬ１=Ｌ２、ｋ１２=１とし、本条件であればＣＦＢ＝Ｃｇｄが最適解となるが、条件次第で最適解は変わる。なお、Ｌ１=Ｌ２、ｋ１２=１である例を示したが、近似できる程度であれば完全に一致しなくてもよい。
【００５０】
例えば、Ｌ１＝Ｌ２、ｋ１２＝１である場合、式（５）、式（６）に示すＹパラメータは、それぞれ、式（１０）、式（１１）として表される。
Y12=-jω(Cgd-CFB)                                       （１０）
Y21=gm-jω（Cgd-CFB)                                    （１１）
【００５１】
式（１０）、式（１１）において、電力増幅回路２００の各パラメータを、Ｌ１＝Ｌ２、ｋ１２＝１、ＣＦＢ＝Ｃｇｄと決定することで、トランジスタ２０１のゲート−ドレイン間の寄生容量の影響が打ち消され、Ｙ１２は最小、Ｙ２１は最大となる。
【００５２】
次に、電力増幅回路２００のＭＡＧの特性およびＫｆの特性について、図３Ａ、図３Ｂを用いて説明する。
【００５３】
図３Ａは、本実施の形態１に係る電力増幅回路２００のＭＡＧ特性を示す図である。図３Ｂは、本実施の形態１に係る電力増幅回路２００のＫｆの特性を示す図である。図３Ａ、図３Ｂの「Proposed1」は、電力増幅回路２００の特性を示し、図３Ａ、図３Ｂの「Conventional」は、図１の差動増幅回路１００の特性を示す。図３Ａ、図３Ｂの横軸は、電力増幅回路に入出力される信号の周波数を示す。図３Ａの縦軸は、電力増幅回路２００のＭＡＧの最大値を用いて正規化したＭＡＧの値を示す。図３Ｂの縦軸は、電力増幅回路２００のＫｆの最大値を用いて正規化したＫｆの値を示す。
【００５４】
また、図３Ａ、図３Ｂにおける電力増幅回路２００のパラメータは、Ｌ１＝Ｌ２＝２００ｐＨ、ｋ１２＝１、ＣＦＢ＝Ｃｇｄに設定される。
【００５５】
図３Ａ、図３Ｂでは、電力増幅回路２００は、差動増幅回路１００と同等の特性を有する。単相構成である電力増幅回路２００の消費電力は、差動構成である差動増幅回路１００の消費電力の１／２程度である。つまり、電力増幅回路２００は、差動増幅回路１００の消費電力の１／２程度の消費電力で、差動増幅回路１００と同等の増幅率および安定性を得られる。
【００５６】
なお、上述では、トランス２０３の結合係数ｋ１２が１（ｋ１２＝１）である例について説明した。ｋ１２＝１の場合、Ｍ＝Ｌ１Ｌ２＾（１／２）であるため、Ｌ１Ｌ２−Ｍ＾２＝０が成立する。この場合、式（８）の右辺は、(ω^２)ＣＦＢ（Ｌ１Ｌ２−Ｍ＾２）＝０であるため、周波数の変化に依存しない。
【００５７】
トランス２０３の結合係数ｋ１２が１では無い（つまり、ｋ１２≠１）場合、式（８）の右辺は周波数の変化に依存して変化する。つまり、ｋ１２≠１の場合、(ω^２)ＣＦＢ（Ｌ１Ｌ２−Ｍ＾２）≠０であるため、式（８）の右辺は周波数特性を有する。ただし、ｋ１２≠１の場合であっても、Ｌ１、Ｌ２を小さく設定することによって、周波数の変化による特性の変動は抑制される。
【００５８】
例えば、Ｌ１＝Ｌ２＝Ｌとなる設定では、Ｙ１２が最小、Ｙ２１が最大となるＣＦＢの条件は、式（１２）となる。
CFB=Cgd/{k12+(ω^2)CgdL(1-k12^2)}                       （１２）
【００５９】
式（１２）に基づいて、式（１３)の条件を満たすようにＬを決定することで、キャパシタ２０２の容量値ＣＦＢは、式（１４）に示す値に設定される。
L<<k12/{(ω^2)Cgd(1-k12^2)}                            （１３）
CFB=Cgd/k12                                            （１４）
ここで、０＜ｋ１２≦１なので、ＣＦＢ≧Ｃｇｄの条件において、Ｙ１２は最小値に近い値をとり、Ｙ２１は最大値に近い値をとる。
【００６０】
次に、ｋ１２＝１の場合と、ｋ１２≠1の場合との特性の違いについて、図４Ａ、図４Ｂを用いて説明する。
【００６１】
図４Ａは、結合係数の異なるトランスを備える電力増幅回路２００のＭＡＧ特性を示す図である。図４Ｂは、結合係数の異なるトランスを備える電力増幅回路２００のＫｆの特性を示す図である。図４Ａ、図４Ｂの「Proposed1＠condition1」は、Ｌ１＝Ｌ２＝２００ｐＨ、ｋ１２＝１、ＣＦＢ＝Ｃｇｄというパラメータ設定を有する電力増幅回路２００の特性を示し、「Proposed1＠condition2」は、Ｌ１＝Ｌ２＝５０ｐＨ、ｋ１２＝０．７、ＣＦＢ＝Ｃｇｄ／０．７というパラメータ設定を有する電力増幅回路の特性を示す。図４Ａ、図４Ｂの横軸は、電力増幅回路に入出力される信号の周波数を示す。図４Ａの縦軸は、条件１の電力増幅回路２００のＭＡＧの最大値を用いて正規化したＭＡＧの値を示す。図４Ｂの縦軸は、条件１の電力増幅回路２００のＫｆの最大値を用いて正規化したＫｆの値を示す。
【００６２】
図４Ａ、図４Ｂでは、「Proposed1＠condition2」は、「Proposed1＠condition1」の特性と同等である。つまり、電力増幅回路２００は、トランス２０３の結合係数が１とは異なる値であっても、パラメータを適切に設定することにより、トランス２０３の結合係数が１の場合と同等の増幅率および安定性を得られる。結果として、結合係数が１でなくても、広帯域にわたり、高い利得及び高い安定性を実現することができる。
【００６３】
以上説明したように、本実施の形態１に係る電力増幅回路２００は、ソースが第１電源（例えば、ＧＮＤ）に接続し、入力信号をゲートで受けるトランジスタ２０１（第１トランジスタ）と、端子Ｔ１（第１端子）と端子Ｔ２（第２端子）を有し、端子Ｔ１がトランジスタ２０１のドレインに接続するキャパシタ２０２と、端子Ｔ２とトランジスタ２０１のゲートとの間に接続し、端子Ｔ２から入力される信号（第１信号）を変換し、入力される信号の逆位相を有する信号（第２信号）をトランジスタ２０１のゲートへ出力するトランス２０３と、を備え、トランジスタ２０１のドレインから出力信号を出力する。
【００６４】
この構成により、単相構成の電力増幅回路２００において、トランジスタ２０１のドレイン端子から出力される信号と異なる位相を有する信号を、トランジスタ２０１のゲート端子へ一定量帰還させることができるため、トランジスタ２０１のゲート−ドレイン間の寄生容量の影響を抑制できる。そのため、単相構成の電力増幅回路２００は、消費電力の増加を抑制でき、高利得で安定した動作を行うことができる。
【００６５】
なお、上述したトランス２０３は、トランジスタ２０１のゲート端子へ逆位相を有する信号を出力する例について説明したが、本開示はこれに限定されない。トランス２０３は、入力された信号と異なる位相を有する信号をトランジスタ２０１のゲート端子へ出力しても良い。この場合であっても、寄生容量の影響を抑制することができる。
【００６６】
また、上述したトランス２０３は、磁界結合する２つのインダクタにより構成される例について説明したが、本開示はこれに限定されない。トランス２０３は、磁界結合する２つのインダクタと同じ等価回路を有し、トランジスタ２０１のドレイン端子から端子Ｔ２を介して入力された信号と異なる位相を有する信号をトランジスタ２０１のゲート端子へ出力できる構成であれば良い。
【００６７】
（実施の形態２）
図５は、本実施の形態２に係る電力増幅回路３００の構成例を示す図である。なお、図５において、図２と同様の構成については、同一の符番を付し、説明を省略する。
【００６８】
電力増幅回路３００のコア部３０８では、図２の電力増幅回路２００のトランス２０３が、トランス３０３に置き換わっている。
【００６９】
トランス３０３は、インダクタ２０６とインダクタ２０７と抵抗３０１を有する。
【００７０】
抵抗３０１は、インダクタ２０６と直列に接続する。抵抗３０１は、抵抗値ＲＦＢを有する。抵抗３０１は、メタル抵抗であっても良いし、配線パターンの一部を利用する配線抵抗であっても良い。抵抗値ＲＦＢは、例えば、数［Ω］〜数十［Ω］程度である。
【００７１】
なお、図５では、抵抗３０１がキャパシタ２０２の端子Ｔ２とインダクタ２０６の端子Ｔ３の間に接続される例を示すが、抵抗３０１は、インダクタ２０６の端子Ｔ５とＧＮＤとの間に接続されても良い。あるいは、抵抗３０１は、キャパシタ２０２とＧＮＤの両方に、例えば、抵抗値ＲＦＢ／２を有する２つの抵抗に置き換えて接続されても良い。あるいは、抵抗３０１は、キャパシタ２０２とトランジスタ２０１のドレイン端子との間に接続されても良い。
【００７２】
次に、電力増幅回路３００のＭＡＧの特性およびＫｆの特性について、図６Ａ、図６Ｂを用いて説明する。
【００７３】
図６Ａは、本実施の形態２に係る電力増幅回路３００のＭＡＧ特性を示す図である。図６Ｂは、本実施の形態２に係る電力増幅回路３００のＫｆの特性を示す図である。図６Ａ、図６Ｂの「Proposed1」は、電力増幅回路２００の特性を示し、図６Ａ、図６Ｂの「Proposed2」は、電力増幅回路３００の特性を示す。図６Ａ、図６Ｂの横軸は、電力増幅回路に入出力される信号の周波数を示す。図６Ａの縦軸は、電力増幅回路２００のＭＡＧの最大値を用いて正規化したＭＡＧの値を示す。図６Ｂの縦軸は、電力増幅回路２００のＫｆの最大値を用いて正規化したＫｆの値を示す。
【００７４】
また、図６Ａ、図６Ｂにおける、電力増幅回路２００のパラメータは、Ｌ１＝Ｌ２＝２００ｐＨ、ｋ１２＝１、ＣＦＢ＝Ｃｇｄに設定され、電力増幅回路３００のパラメータは、Ｌ１＝Ｌ２＝２００ｐＨ、ｋ１２＝１、ＣＦＢ＝Ｃｇｄ、ＲＦＢ＝３４．４Ωに設定される。
【００７５】
図６Ａ、図６Ｂでは、電力増幅回路３００のＭＡＧの特性およびＫｆの特性は、特定の周波数において、電力増幅回路２００よりも更に改善する。
【００７６】
以上説明したように、本実施の形態２に係る電力増幅回路３００は、インダクタ２０６に直列接続する抵抗３０１を有する。この構成により、トランジスタ２０１の寄生容量以外の寄生素子の影響を抑制できるため、特定の周波数において、ＭＡＧの特性およびＫｆの特性が更に改善できる。
【００７７】
（実施の形態３）
図７は、本実施の形態３に係る電力増幅回路４００の構成例を示す図である。なお、図７において、図２と同様の構成については、同一の符番を付し、説明を省略する。
【００７８】
電力増幅回路４００のコア部４０８では、図２の電力増幅回路２００に対して、トランジスタ４０１が追加される。
【００７９】
トランジスタ４０１は、トランジスタ２０１に縦続接続（カスコード接続）するカスコードトランジスタである。トランジスタ４０１のゲート端子は、ＤＣ電源に接続され、Ｖｂ２［Ｖ］の電圧が供給される。Ｖｂ２は、Ｖｄｄとは独立して設定されるが、例えば、同一の値であり、例えば、０．９［Ｖ］〜１．８［Ｖ］である。また、Ｖｂ２は、Ｖｂ１とは独立した値に設定される。Ｖｂ２は、例えば、Ｖｂ１よりも大きい値である。トランジスタ４０１のソース端子は、トランジスタ２０１のドレイン端子に接続する。
【００８０】
トランジスタ４０１のドレイン端子は、出力回路２０５に接続する。出力回路２０５は、トランジスタ４０１のドレイン端子から出力される信号を、出力信号Ｖｏｕｔとして出力する。
【００８１】
なお、Ｖｂ２がＶｂ１よりも大きい例について説明したが、Ｖｂ２はＶｂ１と等しくてもよい。また、Ｖｂ２及びＶｄｄが、同一の値である例について説明したが、Ｖｂ２及びＶｄｄが、異なる値であってもよい。また、Ｖｂ１、Ｖｂ２及びＶｄｄの値は、トランジスタ２０１のソース端子に供給される電圧に応じて変更されても良い。
【００８２】
次に、電力増幅回路４００のＭＡＧの特性およびＫｆの特性について、図８Ａ、図８Ｂを用いて説明する。
【００８３】
図８Ａは、本実施の形態３に係る電力増幅回路４００のＭＡＧ特性を示す図である。図８Ｂは、本実施の形態３に係る電力増幅回路４００のＫｆの特性を示す図である。図８Ａ、図８Ｂの「Proposed1」は、電力増幅回路２００の特性を示し、図８Ａ、図８Ｂの「Proposed3」は、電力増幅回路４００の特性を示す。図８Ａ、図８Ｂの横軸は、電力増幅回路に入出力される信号の周波数を示す。図８Ａの縦軸は、電力増幅回路２００のＭＡＧの最大値を用いて正規化したＭＡＧの値を示す。図８Ｂの横軸は、電力増幅回路２００のＫｆの最大値を用いて正規化したＫｆの値を示す。
【００８４】
また、図８Ａ、図８Ｂにおける、電力増幅回路２００、電力増幅回路４００のパラメータは、Ｌ１＝Ｌ２＝２００ｐＨ、ｋ１２＝１、ＣＦＢ＝Ｃｇｄに設定される。
【００８５】
図８Ａ、図８Ｂでは、電力増幅回路４００のＭＡＧの特性およびＫｆの特性は、特定の周波数において、電力増幅回路２００よりも更に改善する。また、一部の周波数において、電力増幅回路４００のＫｆの特性は、電力増幅回路２００よりも低下するが、当該一部の周波数において、電力増幅回路４００のＭＡＧの特性は、電力増幅回路２００よりも改善している。
【００８６】
以上説明したように、本実施の形態３に係る電力増幅回路４００は、ソースがトランジスタ２０１（第１トランジスタ）のドレインに接続し、ゲートがＤＣ電源（第４電源）に接続し、ドレインから出力信号を出力するトランジスタ４０１（第２トランジスタ）を有する。この構成により、ＹパラメータのＹ１２を小さくすることができるため、特定の周波数において、ＭＡＧの特性およびＫｆの特性が更に改善できる。
【００８７】
なお、本実施の形態３では、トランジスタ２０１にカスコード接続するトランジスタが１つである例について説明したが、本開示はこれに限定されない。トランジスタ２０１にカスコード接続するトランジスタは、２つ以上であっても良い。
【００８８】
なお、本実施の形態３と上述した実施の形態２を組み合わせても良い。例えば、電力増幅回路４００において、インダクタ２０６に直列接続する抵抗を有していても良い。
【００８９】
以上、図面を参照しながら各種の実施の形態について説明したが、本開示はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本開示の技術的範囲に属するものと了解される。また、開示の趣旨を逸脱しない範囲において、上記実施の形態における各構成要素を任意に組み合わせてもよい。
【００９０】
＜本開示のまとめ＞
本開示の電力増幅回路は、ソースが第１電源に接続し、入力信号をゲートで受ける第１トランジスタと、第１端子と第２端子を有し、前記第１端子が前記第１トランジスタのドレインに接続するキャパシタと、前記第２端子と前記第１トランジスタのゲートとの間に接続し、前記第２端子から入力される第１信号を変換し、前記第１信号と異なる位相を有する第２信号を前記第１トランジスタのゲートへ出力するトランスと、を備え、前記第１トランジスタのドレインから出力信号を出力する。
【００９１】
本開示の電力増幅回路において、前記トランスは、前記第２端子に接続する第３端子と、第２電源に接続する第５端子とを有する第１インダクタと、前記第１トランジスタのゲートに接続する第４端子と、第３電源に接続する第６端子とを有し、前記第１インダクタと磁界結合する第２インダクタと、を備える。
【００９２】
本開示の電力増幅回路において、前記第１インダクタのインダクタンス値は、前記第２インダクタのインダクタンス値と同程度である。
【００９３】
本開示の電力増幅回路において、前記キャパシタは、前記第１インダクタのインダクタンス値と、前記第２インダクタのインダクタンス値と、前記トランスの結合係数と、前記第１トランジスタのゲートとドレインとの間の寄生容量の容量値によって決定される容量値を有する。
【００９４】
本開示の電力増幅回路において、前記第２端子と前記第２電源との間に設けられ、前記第１インダクタと直列に接続する抵抗を有する。
【００９５】
本開示の電力増幅回路において、ソースが前記第１トランジスタのドレインに接続され、ゲートが第４電源に接続され、ドレインから出力信号を出力する第２トランジスタを有する。
【産業上の利用可能性】
【００９６】
本開示に係る電力増幅回路は、高分解能レーダや高速通信に有用である。
【符号の説明】
【００９７】
１００  差動増幅回路
１０１、２０４  入力回路
１０２、１０３、２０１、４０１  トランジスタ
１０４、１０５、２０２  キャパシタ
１０６、２０５  出力回路
１０７、２０８、３０８、４０８  コア部
１１０、１１１  寄生容量
２００、３００、４００  電力増幅回路
２０３、３０３  トランス
２０６、２０７  インダクタ
３０１  抵抗
【図１】
2018164148.tif 000003
【図２】
2018164148.tif 000004
【図３Ａ】
2018164148.tif 000005
【図３Ｂ】
2018164148.tif 000006
【図４Ａ】
2018164148.tif 000007
【図４Ｂ】
2018164148.tif 000008
【図５】
2018164148.tif 000009
【図６Ａ】
2018164148.tif 000010
【図６Ｂ】
2018164148.tif 000011
【図７】
2018164148.tif 000012
【図８Ａ】
2018164148.tif 000013
【図８Ｂ】
2018164148.tif 000014