(57)【要約】【課題】リーク電流によるホールドコンデンサの充電電圧の変化率を小さくすることができるピークホールド回路を提供する。【解決手段】入力電圧ＶｉｎをホールドコンデンサＣ１に充電し、ホールドコンデンサに充電された電圧のピーク値を保持するピークホールド回路１であって、電源Ｖｃｃにドレインが接続されたスイッチング素子Ｑ１と、一端がスイッチング素子のソースに接続された第１抵抗Ｒ１と、一端が第１抵抗の他端に接続され、他端がグランドＧＮＤに接続された第２抵抗Ｒ２と、第１抵抗の他端及び第２抵抗の一端からの電圧と入力電圧との差電圧を増幅し、増幅された電圧をホールドコンデンサ及びスイッチング素子のゲートに出力するオペアンプＯＰ１とを備え、第１抵抗の他端及び第２抵抗の一端からピークホールド電圧Ｖｐｅａｋを取り出す。【選択図】図１
2018037128.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧をホールドコンデンサに充電し、前記ホールドコンデンサに充電された電圧のピーク値を保持するピークホールド回路であって、
電源に第１主端子が接続された第１スイッチング素子と、
一端が前記第１スイッチング素子の第２主端子に接続された第１抵抗と、
一端が前記第１抵抗の他端に接続され、他端が基準電位に接続された第２抵抗と、
前記第１抵抗の他端及び前記第２抵抗の一端からの電圧と前記入力電圧との差電圧を増幅し、増幅された電圧を前記ホールドコンデンサ及び前記第１スイッチング素子の制御端子に出力する増幅回路とを備え、
前記第１抵抗の他端及び前記第２抵抗の一端からピークホールド電圧を取り出すことを特徴とするピークホールド回路。
【請求項２】
前記電源の電圧値に応じて、前記ホールドコンデンサに印加される電圧を変化させる第１コンデンサ電圧変化回路を備えることを特徴とする請求項１記載のピークホールド回路。
【請求項３】
前記入力電圧の値に応じて、前記ホールドコンデンサに印加される電圧を変化させる第２コンデンサ電圧変化回路を備えることを特徴とする請求項１記載のピークホールド回路。
【請求項４】
前記第１コンデンサ電圧変化回路は、
前記第２抵抗の他端と前記基準電位との間に接続された第３抵抗と、
前記第３抵抗の両端に接続された第２スイッチング素子と、
前記電源の電圧と基準電圧とを比較し、前記電源の電圧が前記基準電圧以上の場合には前記第２スイッチング素子をオンさせ、前記電源の電圧が前記基準電圧未満の場合には前記第２スイッチング素子をオフさせるコンパレータと、
を備えることを特徴とする請求項２記載のピークホールド回路。
【請求項５】
前記第２コンデンサ電圧変化回路は、
前記第２抵抗の他端と前記基準電位との間に接続された第３抵抗と、
前記第３抵抗の両端に接続された第２スイッチング素子と、
前記第２スイッチング素子の制御端子に出力端子が接続されたインバータと、
前記第１抵抗と前記第２抵抗との接続点における電圧が基準電圧以上である場合にはＨレベルを前記インバータの入力端子に出力し、前記接続点における電圧が前記基準電圧未満の場合にはＬレベルを前記インバータの入力端子に出力するコンパレータと、
を備えることを特徴とする請求項３記載のピークホールド回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された電圧をホールドコンデンサに充電し、充電された電圧のピーク値を保持するピークホールド回路に関する。
【背景技術】
【０００２】
従来のピークホールド回路としては、特許文献１に記載されたピークホールド回路が知られている。このピークホールド回路は、入力信号と比較基準信号とを比較する比較器と、比較器の出力信号を抵抗分圧し、それらの共通接続点から比較基準信号を出力する第１抵抗及び第２抵抗と、比較器の出力端子に第１抵抗及び第２抵抗を直列に介して接続されたコンデンサとからなり、コンデンサの両端間から入力信号のピークホールド電圧を取り出すように構成したものである。  
【０００３】
このようなピークホールド回路において、ホールド時間を保障する場合には、ホールドコンデンサが集積回路（ＩＣ）の外部に接続されている。即ち、コンデンサが外付けとなっている。この場合には、ホールドコンデンサがＩＣの端子に接続されることになる。この端子には通常、静電気放電保護素子（ＥＳＤ保護素子）などが接続されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平４−１９１６６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このため、ジャンクション温度が高くなると、ＥＳＤ保護素子のリーク電流が大きくなり、コンデンサに充電された電荷が放電されてしまう。その結果、コンデンサに保持されている電圧が時間の経過とともに低下し、ホールド時間（保証時間）が短くなってしまう。このため、リーク電流によるホールドコンデンサの充電電圧の変化率を小さくすることが要望されていた。
【０００６】
本発明の課題は、ホールドコンデンサに充電される電圧を高くすることにより、リーク電流によるホールドコンデンサの充電電圧の変化率を小さくすることができるピークホールド回路を提供することである。
【課題を解決するための手段】
【０００７】
前記課題を解決するために、本発明のピークホールド回路は、入力電圧をホールドコンデンサに充電し、前記ホールドコンデンサに充電された電圧のピーク値を保持するピークホールド回路であって、電源に第１主端子が接続された第１スイッチング素子と、一端が前記第１スイッチング素子の第２主端子に接続された第１抵抗と、一端が前記第１抵抗の他端に接続され、他端が基準電位に接続された第２抵抗と、前記第１抵抗の他端及び前記第２抵抗の一端からの電圧と前記入力電圧との差電圧を増幅し、増幅された電圧を前記コンデンサ及び前記第１スイッチング素子の制御端子に出力する増幅回路とを備え、前記第１抵抗の他端及び前記第２抵抗の一端からピークホールド電圧を取り出すことをと特徴とする。
【発明の効果】
【０００８】
本発明によれば、増幅回路により、第１抵抗の他端及び第２抵抗の一端からの電圧と入力電圧との差電圧を増幅し、増幅された電圧をホールドコンデンサ及び第１スイッチング素子の制御端子に出力するので、ホールドコンデンサは、増幅された電圧により充電される。
【０００９】
また、第１スイッチング素子に流れる電流が増加して、第２抵抗の一端の電圧がより上昇する。このため、第１抵抗の他端及び第２抵抗の一端から取り出されるピークホールド電圧も上昇する。このとき、第１抵抗と第２抵抗との合成抵抗値を第２抵抗値で除算して得られた値にピークホールド電圧を乗算して得られた値と、第１スイッチング素子のしきい値電圧とを加算した電圧がホールドコンデンサに印加されることになる。
【００１０】
従って、ホールドコンデンサに充電される電圧を高くすることにより、リーク電流によるホールドコンデンサの充電電圧の変化率を小さくすることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施例１のピークホールド回路の回路構成図である。
【図２】本発明の実施例２のピークホールド回路の回路構成図である。
【図３】本発明の実施例３のピークホールド回路の回路構成図である。
【発明を実施するための形態】
【００１２】
以下、本発明のピークホールド回路のいくつかの実施の形態を、図面を参照しながら、詳細に説明する。
【００１３】
（実施例１）
図１は、本発明の実施例１のピークホールド回路の回路構成図である。図１に示すピークホールド回路１は、ＩＣからなり、入力電圧ＶｉｎをＩＣに対して外付けのホールドコンデンサＣ１に充電し、ホールドコンデンサＣ１に充電された電圧のピーク値を保持する。
【００１４】
ピークホールド回路１は、電源Ｖｃｃ、スイッチング素子Ｑ１、第１抵抗Ｒ１、第２抵抗Ｒ２、オペアンプ（増幅回路）ＯＰ１、ダイオードＤ１、抵抗Ｒ３を備えている。
【００１５】
スイッチング素子Ｑ１は、本発明の第１スイッチング素子に対応し、ＭＯＳＦＥＴからなり、電源Ｖｃｃにドレイン（第１主端子）が接続されている。第１抵抗Ｒ１は、一端がスイッチング素子Ｑ１のソースに接続されている。第２抵抗Ｒ２は、一端が第１抵抗Ｒ１の他端に接続され、他端が基準電位であるグランドＧＮＤに接続されている。
【００１６】
オペアンプＯＰ１は、第１抵抗Ｒ１の他端及び第２抵抗Ｒ２の一端からの電圧と入力電圧Ｖｉｎとの差電圧を増幅し、増幅された電圧をダイオードＤ１及び抵抗Ｒ３を介してホールドコンデンサＣ１の一端及びスイッチング素子Ｑ１のゲート（制御端子）に出力する。ホールドコンデンサＣ１の他端は、グランドＧＮＤに接続されている。
【００１７】
また、ホールドコンデンサＣ１の両端には、静電気放電保護用のツェナーダイオードＤ２が接続されている。さらに、第１抵抗Ｒ１の他端及び第２抵抗Ｒ２の一端からピークホールド電圧Ｖｐｅａｋを取り出すようになっている。ピークホールド電圧Ｖｐｅａｋは、入力電圧Ｖｉｎの最大値である。
【００１８】
このように実施例１のピークホールド回路によれば、オペアンプＯＰ１により、第１抵抗Ｒ１の他端及び第２抵抗Ｒ２の一端からの電圧と入力電圧Ｖｉｎとの差電圧を増幅し、増幅された電圧をホールドコンデンサＣ１及びスイッチング素子Ｑ１のゲートに出力するので、ホールドコンデンサＣ１は、増幅された電圧により充電される。
【００１９】
また、スイッチング素子Ｑ１に流れる電流が増加して、第２抵抗Ｒ２の一端の電圧がより上昇する。このため、第１抵抗Ｒ１の他端及び第２抵抗Ｒ２の一端から取り出されるピークホールド電圧Ｖｐｅａｋも上昇する。
【００２０】
このとき、第１抵抗Ｒ１と第２抵抗Ｒ２との合成抵抗値を第２抵抗値Ｒ２で除算して得られた値にピークホールド電圧Ｖｐｅａｋを乗算して得られた値と、スイッチング素子Ｑ１のしきい値電圧Ｖｔｈとを加算した電圧がホールドコンデンサＣ１に印加される電圧ＶＣ１となる。電圧ＶＣ１は、式（１）で表される。
【００２１】
電圧ＶＣ１＝Ｖｐｅａｋ×｛（Ｒ１＋Ｒ２）／Ｒ２｝＋Ｖｔｈ      …（１）
【００２２】
従って、ホールドコンデンサＣ１に充電される電圧を高くすることにより、リーク電流によるホールドコンデンサの充電電圧の変化率を小さくすることができる。例えば、ある時間が経過すると、−１０ｍＶの電圧変化が生じる場合、ホールドコンデンサＣ１の充電電圧Ｖｃ１が１００ｍＶでは、−１０%の変化率であるが、ホールドコンデンサＣ１の充電電圧Ｖｃ１が１０Ｖでは、−０．１%の変化率となる。即ち、ホールドコンデンサＣ１に充電される電圧は高ければ高いほど良く、オペアンプＯＰ１のゲインを可変して電源電圧Ｖｃｃの全範囲まで使用すると良い。
【００２３】
これにより、静電気保護素子等のリーク電流による電圧低下の影響を少なくすることができ、ホールド時間を同じにすれば、ホールドコンデンサＣ１の容量を小さくすることができる。
【００２４】
（実施例２）
図２は、本発明の実施例２のピークホールド回路の回路構成図である。図２に示す実施例２のピークホールド回路は、電源の電圧値に応じて、ホールドコンデンサＣ１に印加される電圧を変化させる第１コンデンサ電圧変化回路を備えることを特徴とする。第１コンデンサ電圧変化回路は、第３抵抗Ｒ４、第２スイッチング素子Ｑ２、コンパレータＣＰ１から構成される。
【００２５】
第３抵抗Ｒ４は、第２抵抗Ｒ２の他端とグランドＧＮＤとの間に接続されている。スイッチング素子Ｑ２は、本発明の第２スイッチング素子に対応し、ＭＯＳＦＥＴからなり、第３抵抗Ｒ４の両端に接続されている。コンパレータＣＰ１は、電源Ｖｃｃの電圧と基準電源Ｖ１の電圧とを比較し、電源Ｖｃｃの電圧が基準電源Ｖ１の電圧以上の場合にはスイッチング素子Ｑ２をオンさせ、電源Ｖｃｃの電圧が基準電源Ｖ１の電圧未満の場合にはスイッチング素子Ｑ２をオフさせる。
【００２６】
次にこのように構成された実施例２のピークホールド回路の動作を説明する。まず、電源Ｖｃｃの電圧が基準電源Ｖ１の電圧以上である場合には、コンパレータＣＰ１は、Ｈレベルを第２スイッチング素子Ｑ２のゲートに出力する。このため、第２スイッチング素子Ｑ２はオンするので、第２抵抗Ｒ２の他端がグランドＧＮＤに接続されるため、実施例１の回路と同じになる。
【００２７】
このため、第１抵抗Ｒ１と第２抵抗Ｒ２との合成抵抗値を第２抵抗値Ｒ２で除算して得られた値にピークホールド電圧Ｖｐｅａｋを乗算して得られた値と、スイッチング素子Ｑ１のしきい値電圧Ｖｔｈとを加算した電圧がホールドコンデンサＣ１に印加される電圧ＶＣ１となる。電圧ＶＣ１は、前述した式（１）で表される。
【００２８】
次に、電源Ｖｃｃの電圧が基準電源Ｖ１の電圧未満である場合には、コンパレータＣＰ１は、Ｌレベルを第２スイッチング素子Ｑ２のゲートに出力する。このため、第２スイッチング素子Ｑ２はオフする。このため、第２抵抗Ｒ２の他端とグランドＧＮＤとの間に第３抵抗Ｒ４が接続される。
【００２９】
このため、第１抵抗Ｒ１と第２抵抗Ｒ２と第３抵抗Ｒ４の合成抵抗値を第２抵抗値Ｒ２と第３抵抗Ｒ４の合成抵抗値で除算して得られた値にピークホールド電圧Ｖｐｅａｋを乗算して得られた値と、スイッチング素子Ｑ１のしきい値電圧Ｖｔｈとを加算した電圧がホールドコンデンサＣ１に印加される電圧ＶＣ１となる。
【００３０】
この場合には、電圧ＶＣ１は、式（２）で表される。
【００３１】
電圧ＶＣ１＝Ｖｐｅａｋ×｛（Ｒ１＋Ｒ２＋Ｒ４）／（Ｒ２＋Ｒ４）｝＋Ｖｔｈ    …（２）
【００３２】
このように、実施例２のピークホールド回路によれば、電源Ｖｃｃの電圧値に応じて、ホールドコンデンサＣ１に印加される電圧を変化させることができる。これにより、ホールドコンデンサＣ１に充電される電圧を最大にすることできる。
【００３３】
（実施例３）
図３は、本発明の実施例３のピークホールド回路の回路構成図である。図３に示す実施例３のピークホールド回路は、入力電圧Ｖｉｎの値に応じて、ホールドコンデンサＣ１に印加される電圧を変化させる第２コンデンサ電圧変化回路を備えることを特徴とする。第２コンデンサ電圧変化回路は、第３抵抗Ｒ４、第２スイッチング素子Ｑ２、コンパレータＣＰ２、ラッチ回路１０、インバータ１１から構成される。
【００３４】
第３抵抗Ｒ４及び第２スイッチング素子Ｑ２の接続は、図２に示すそれらの接続と同じであるので、その説明は、省略する。
【００３５】
コンパレータＣＰ２は、第１抵抗Ｒ１と第２抵抗Ｒ２との接続点における電圧と基準電源の電圧とを比較し、比較出力をラッチ回路１０に出力する。ラッチ回路１０は、コンパレータＣＰ２の比較出力をラッチするとともに、ラッチ出力はインバータ１１に入力される。インバータ１１の出力は、第２スイッチング素子Ｑ２のゲートに出力する。
【００３６】
次にこのように構成された実施例３のピークホールド回路の動作を説明する。まず、第１抵抗Ｒ１と第２抵抗Ｒ２との接続点における電圧、即ち、ピークホールド電圧Ｖｐｅａｋ（ピークホールド電圧Ｖｐｅａｋ＝入力電圧Ｖｉｎの最大値）が基準電源Ｖ１の電圧以上である場合には、コンパレータＣＰ２は、Ｈレベルをラッチ回路１０を介してインバータ１１に入力される。インバータ１１により、位相が反転されＬレベルを、第２スイッチング素子Ｑ２のゲートに出力する。このため、第２スイッチング素子Ｑ２はオフする。このため、第２抵抗Ｒ２の他端とグランドＧＮＤとの間に第３抵抗Ｒ４が接続される。
【００３７】
このため、第１抵抗Ｒ１と第２抵抗Ｒ２と第３抵抗Ｒ４の合成抵抗値を第２抵抗値Ｒ２と第３抵抗Ｒ４の合成抵抗値で除算して得られた値にピークホールド電圧Ｖｐｅａｋを乗算して得られた値と、スイッチング素子Ｑ１のしきい値電圧Ｖｔｈとを加算した電圧がホールドコンデンサＣ１に印加される電圧ＶＣ１となる。即ち、この場合には、電圧ＶＣ１は、前述した式（２）で表される。
【００３８】
次に、第１抵抗Ｒ１と第２抵抗Ｒ２との接続点における電圧、即ち、ピークホールド電圧Ｖｐｅａｋ（ピークホールド電圧Ｖｐｅａｋ＝入力電圧Ｖｉｎの最大値）が基準電源Ｖ１の電圧未満である場合には、コンパレータＣＰ２は、Ｌレベルをラッチ回路１０を介してインバータ１１に入力される。インバータ１１により、位相が反転されＨレベルを第２スイッチング素子Ｑ２のゲートに出力する。このため、第２スイッチング素子Ｑ２はオンするので、第２抵抗Ｒ２の他端がグランドＧＮＤに接続されるため、実施例１の回路と同じになる。
【００３９】
このため、第１抵抗Ｒ１と第２抵抗Ｒ２との合成抵抗値を第２抵抗値Ｒ２で除算して得られた値にピークホールド電圧Ｖｐｅａｋを乗算して得られた値と、スイッチング素子Ｑ１のしきい値電圧Ｖｔｈとを加算した電圧がホールドコンデンサＣ１に印加される電圧ＶＣ１となる。即ち、この場合には、電圧ＶＣ１は、前述した式（１）で表される。
【００４０】
このように、実施例３のピークホールド回路によれば、入力電圧Ｖｉｎの値に応じて、ホールドコンデンサＣ１に印加される電圧を変化させることができる。これにより、ホールドコンデンサＣ１に充電される電圧を最大にすることできる。
【符号の説明】
【００４１】
Ｖｃｃ  電源
Ｖｉｎ  入力電圧
Ｖ１  基準電圧
ＧＮＤ  グランド
Ｑ１，Ｑ２  スイッチング素子
Ｄ１  ダイオード
Ｄ２  ツェナーダイオード
Ｒ１〜Ｒ４  抵抗
Ｃ１  ホールドコンデンサ
ＯＰ１  オペアンプ
ＣＰ１，ＣＰ２  コンパレータ
１０  ラッチ回路
１１  インバータ
【図１】
2018037128.tif 000003
【図２】
2018037128.tif 000004
【図３】
2018037128.tif 000005