(57)【要約】【課題】酸化物半導体を用いたＴＦＴの信頼性を向上させる。【解決手段】複数の画素が形成された表示領域を有する基板を含む表示装置であって、前記画素は第１の酸化物半導体１２を用いた第１のＴＦＴを含み、前記第１の酸化物半導体１２の上には第１のゲート絶縁膜１３が形成され、前記第１のゲート絶縁膜１３は第１のシリコン酸化膜１３１と第１のアルミニウム酸化膜１３２の積層構造で形成され、前記第１のアルミニウム酸化膜１３１の上に第１のゲート電極１４が形成されていることを特徴とする表示装置。【選択図】図４
2018170324.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が形成された表示領域を有する基板を含む表示装置であって、
前記画素は第１の酸化物半導体を用いた第１のＴＦＴを含み、
前記第１の酸化物半導体の上には第１のゲート絶縁膜が形成され、
前記第１のゲート絶縁膜は第１のシリコン酸化膜と第１のアルミニウム酸化膜の積層構造で形成され、
前記第１のアルミニウム酸化膜の上に第１のゲート電極が形成されていることを特徴とする表示装置。
【請求項２】
前記第１のゲート電極は第２の酸化物半導体とその上に形成された金属の積層構造で構成されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１のゲート絶縁膜と前記第１のゲート電極を覆って層間絶縁膜が形成され、前記第１のシリコン酸化膜の欠陥密度は前記層間絶縁膜の欠陥密度より低く、ＥＳＲ分析で、１×１０１８（ｓｐｉｎｓ/ｃｍ３）以下であることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記第１のシリコン酸化膜は、ＴＤＳ分析で、Ｍ/ｚ＝３２において、酸素（Ｏ２）放出量が１００℃乃至２５０℃で１×１０１５（ｍｏｌｅｃ．/ｃｍ２）以上であることを特徴とする請求項３に記載の表示装置。
【請求項５】
前記第１のシリコン酸化膜は、ＴＤＳ分析で、Ｍ/ｚ＝４４において、Ｎ２Ｏの放出量が１００℃乃至４００℃で８×１０１３（ｍｏｌｅｃ．/ｃｍ２）以下であることを特徴とする請求項３に記載の表示装置。
【請求項６】
前記第１の酸化物半導体は、第２のシリコン酸化膜の上に形成され、前記第２のシリコン酸化膜の欠陥密度は、ＥＳＲ分析で、１×１０１８（ｓｐｉｎｓ/ｃｍ３）以下であることを特徴とする請求項１に記載の表示装置。
【請求項７】
前記第１の酸化物半導体は、第２のアルミニウム酸化膜の上に形成されていることを特徴とする請求項１に記載の表示装置。
【請求項８】
前記第１のアルミニウム酸化膜の厚さは１乃至２０ｎｍであることを特徴とする請求項１に記載の表示装置。
【請求項９】
前記第２の酸化物半導体の厚さは前記第１の酸化物半導体厚さよりも小さいことを特徴とする請求項２に記載の表示装置。
【請求項１０】
前記第１のゲート絶縁膜は、前記第１のゲート電極の下にのみ形成されていることを特徴とする請求項１に記載の表示装置。
【請求項１１】
前記第１の酸化物半導体は、ドレイン電極と接続するドレイン領域と、ソース電極と接続するソース領域を有し、前記ドレイン電極と前記ドレイン領域の間、及び、前記ソース電極と前記ソース領域の間には金属または合金よる保護層が形成されていることを特徴とする請求項１に記載の表示装置。
【請求項１２】
前記保護層は、映像信号線と同じ材料で形成されていることを特徴とする請求項１１に記載の表示装置。
【請求項１３】
前記基板は、Ｐｏｌｙ−Ｓｉを用いた第２のＴＦＴを有し、前記Ｐｏｌｙ−Ｓｉと前記基板の距離は、前記第１の酸化物半導体と前記基板の距離よりも小さいことを特徴とする請求項１に記載の表示装置。
【請求項１４】
前記基板は、Ｐｏｌｙ−Ｓｉを用いた第２のＴＦＴを有し、前記Ｐｏｌｙ−Ｓｉと前記基板の距離は、前記第１の酸化物半導体と前記基板の距離よりも小さいことを特徴とする請求項１１に記載の表示装置。
【請求項１５】
前記第１の酸化物半導体の下には、第３のシリコン酸化膜を含む第２のゲート絶縁膜が形成され、前記第２のゲート絶縁膜の下には第２のゲート電極が形成され、
前記第１の酸化物半導体は前記第３のシリコン酸化膜の上に形成されていることを特徴とする請求項１に記載の表示装置。
【請求項１６】
前記第２のゲート絶縁膜は第３のシリコン酸化膜と第３のアルミニウム酸化膜の積層膜で形成され、前記第２のゲート電極は前記第３のアルミニウム酸化膜と接していることを特徴とする請求項１５に記載の表示装置。
【請求項１７】
前記第２のゲート電極は金属と第３の酸化物半導体の積層膜で形成され、前記第３の酸化物半導体は前記第２のゲート絶縁膜と接していることを特徴とする請求項１５に記載の表示装置。
【請求項１８】
前記第１の酸化物半導体は、ドレイン電極と接続するドレイン領域と、ソース電極と接続するソース領域を有し、前記ドレイン電極と前記ドレイン領域の間、及び、前記ソース電極と前記ソース領域の間には金属または合金よる保護層が形成されていることを特徴とする請求項１５に記載の表示装置。
【請求項１９】
前記基板は、Ｐｏｌｙ−Ｓｉを用いた第２のＴＦＴを有し、前記Ｐｏｌｙ−Ｓｉと前記基板の距離は、前記第２のゲート電極と前記基板の距離よりも小さいことを特徴とする請求項１５に記載の表示装置。
【請求項２０】
前記基板は、Ｐｏｌｙ−Ｓｉを用いた第２のＴＦＴを有し、前記Ｐｏｌｙ−Ｓｉと前記基板の距離は、前記第２のゲート電極と前記基板の距離よりも小さいことを特徴とする請求項１８に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、特に酸化物半導体を用いたＴＦＴを有する表示装置に関する。
【背景技術】
【０００２】
液晶表示装置や有機ＥＬ表示装置では各画素のスイッチング素子や駆動回路に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を用いている。ＴＦＴには、ａ-Ｓｉ（非晶質シリコン）、Ｐｏｌｙ−Ｓｉ（Ｐｏｌｙ  Ｓｌｉｃｉｏｎ）、あるいは酸化物半導体等が用いられている。
【０００３】
ａ-Ｓｉは移動度が小さいので、これを用いたＴＦＴを周辺駆動回路に使用することには問題がある。Ｐｏｌｙ−Ｓｉは移動度が大きく、これを用いたＴＦＴを周辺駆動回路に使用することが出来るが、画素のスイッチング素子として用いる場合は、リーク電流が大きいという問題がある。酸化物半導体は移動度がａ-Ｓｉよりも大きく、また、リーク電流も小さいが、膜欠陥の制御に関連する信頼性に課題がある。
【０００４】
特許文献１には、ゲート電極を含み酸化物半導体で形成されたＴＦＴ全体を無機絶縁膜、例えば酸化アルミニウム膜、酸化チタン膜、または酸化インジウム膜で覆う構成が記載されている。
【０００５】
特許文献２には、酸化物半導体を用いたＴＦＴの性能を向上させるためにゲート絶縁膜を薄くする場合のトンネル効果によるゲートリークを抑える構成が記載されている。ゲート絶縁膜として、誘電率の高い酸化ハフニウム、酸化タンタル等の高誘電率材料を用いるが、これと積層して、酸化シリコン、窒化シリコン、酸化アルミニウムなどを含む膜を積層することが記載されている。
【０００６】
特許文献３には、酸化物半導体を用いたＴＦＴの特性を安定化するために、酸化物半導体をチャネル部において、無機絶縁膜でサンドイッチする構成が記載されている。この場合の無機絶縁膜として、酸化アルミニウム、酸化チタン、酸化インジウム等が例示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１２−１５４３６号公報
【特許文献２】特開２０１５−９２６３８号公報
【特許文献３】ＷＯ２０１０/０４１６８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
酸化物半導体としては、ＩＧＺＯ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ  Ｏｘｉｄｅ  Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｏｘｉｄｅ）等がある。これらの酸化物半導体は透明であることから、ＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ  Ａｍｏｒｐｈｏｕｓ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ばれることもある。なお、例えばＩＧＺＯ等はＩｎ：Ｇａ：Ｚｎ＝１：１：１の場合が多いが、本明細書ではこの割合からずれた場合も含まれるものとする。
【０００９】
酸化物半導体を用いたＴＦＴは酸化物半導体中の酸素量、あるいは、酸化物半導体と接触する絶縁膜中の酸素量で初期特性を調整することができるが、信頼性の制御が難しい。特に、絶縁膜の酸素量を増やすと絶縁膜中の欠陥が増加する。したがって、初期特性と信頼性がトレードオフの関係になっていた。
【００１０】
また、初期において酸化物半導体中の酸素の量を制御しても、この酸素が動作寿命中に徐々に抜けていき、ＴＦＴの特性の変動をきたすという問題が生じていた。
【００１１】
本発明の課題は、酸化物半導体を用いたＴＦＴの初期特性と動作寿命中の信頼性の両方を確保し、初期特性と、信頼性の優れた表示装置を実現することである。
【課題を解決するための手段】
【００１２】
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
【００１３】
（１）複数の画素が形成された表示領域を有する基板を含む表示装置であって、前記画素は第１の酸化物半導体を用いた第１のＴＦＴを含み、前記第１の酸化物半導体の上には第１のゲート絶縁膜が形成され、前記第１のゲート絶縁膜は第１のシリコン酸化膜と第１のアルミニウム酸化膜の積層構造で形成され、前記第１のアルミニウム酸化膜の上に第１のゲート電極が形成されていることを特徴とする表示装置。
【００１４】
（２）前記第１のゲート電極は第２の酸化物半導体とその上に形成された金属の積層構造で構成されていることを特徴とする（１）に記載の表示装置。
【００１５】
（３）前記第１のシリコン酸化膜の欠陥密度は、ＥＳＲ分析で、１×１０１８（ｓｐｉｎｓ/ｃｍ３）以下であることを特徴とする（１）に記載の表示装置。
【００１６】
（４）前記第１のシリコン酸化膜は、ＴＤＳ分析で、Ｍ/ｚ＝３２において、酸素（Ｏ２）放出量が１００℃乃至２５０℃で１×１０１５（ｍｏｌｅｃ．/ｃｍ２）以上であることを特徴とする（３）に記載の表示装置。
【図面の簡単な説明】
【００１７】
【図１】液晶表示装置の平面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】液晶表示装置の表示領域の断面図である。
【図４】実施例１を示す断面図である。
【図５】実施例１の第２の態様を示す断面図である。
【図６】実施例１の第３の態様を示す断面図である。
【図７】実施例２を示す断面図である。
【図８】実施例３を示す断面図である。
【図９】実施例４を示す断面図である。
【図１０】実施例４の第２の態様を示す断面図である。
【図１１】実施例４の第３の態様を示す断面図である。
【図１２】実施例４の第４の態様を示す断面図である。
【図１３】実施例５を示す断面図である。
【図１４】実施例５の第２の態様を示す断面図である。
【図１５】有機ＥＬ表示装置の断面図である。
【発明を実施するための形態】
【００１８】
以下、実施例によって本発明の内容を詳細に説明する。
【実施例１】
【００１９】
図１は、本発明が適用される一例としての携帯電話等に使用される液晶表示装置の平面図である。図１において、複数の画素９３が形成されたＴＦＴ基板１０と対向基板４０とがシール材８０によって接着している。ＴＦＴ基板１０と対向基板４０の間に液晶が挟持されている。シール材８０の内側が表示領域９０となっている。表示領域９０において、走査線９１が横方向に延在し、縦方向に配列している。また、映像信号線９２が縦方向に延在し、横方向に配列している。
【００２０】
走査線９１と映像信号線９２とに囲まれた領域に画素９３が形成されている。各画素９３には画素電極や、画素電極に供給される信号を制御するＴＦＴが形成されている。ＴＦＴ基板１０は対向基板４０よりも大きく形成され、ＴＦＴ基板１０が対向基板４０と重なっていない部分が端子領域となっている。端子領域には、信号を制御するドライバＩＣ９５が搭載されている。また、端子領域には、液晶表示装置に信号や電源を供給するためのフレキシブル配線基板９６が接続している。
【００２１】
図２は図１のＡ−Ａ断面図である。図２において、ＴＦＴ基板１０と対向基板４０が積層されている。液晶層はＴＦＴ基板１０や対向基板４０の厚さに比べてはるかに小さいので、図２では省略されている。ＴＦＴ基板１０が対向基板４０と重なっていない部分が端子領域となっており、この部分にドライバＩＣ９５が搭載され、フレキシブル配線基板９６が接続している。
【００２２】
液晶は、自らは発光しないので、ＴＦＴ基板１０の背面にバックライト１０００が配置している。バックライト１０００からの光を画素毎に制御することによって画像を形成している。液晶は偏光光のみを制御できるので、ＴＦＴ基板１０の下側に下偏光板５１０、対向基板４０の上側に上偏光板５２０が貼り付けられている。
【００２３】
図３は、液晶表示装置の表示領域の断面図である。図３において、ＴＦＴ基板１０はガラスあるいは樹脂で形成されている。ＴＦＴ基板１０の上には、ガラスあるいは樹脂からの不純物が半導体層を汚染することを防止するために下地膜１１が形成されている。下地膜１１はシリコン酸化膜（以後ＳｉＯともいう）、シリコン窒化膜（以後ＳｉＮともいう）の積層膜で形成されるが、アルミニウム酸化膜（以後ＡｌＯともいう）等が積層される場合もある。
【００２４】
下地膜１１の上に例えばＩＧＺＯによる酸化物半導体１２が形成される。酸化物半導体１２を覆ってゲート絶縁膜１３が形成される。本発明では、後で説明するように、ゲート絶縁膜１３の構成が、シリコン酸化膜の上にアルミニウム酸化膜が積層された構成となっている。ゲート絶縁膜１３の上にゲート電極１４が形成される。本発明の実施態様では、後で説明するように、ゲート電極１４が第２の酸化物半導体と金属膜の積層構造となっている。金属膜は、Ｍｏ、Ｗあるいはこれらの合金が好適である。
【００２５】
図３において、ゲート電極１４を形成後、ゲート電極１４をマスクにしてイオンを打ち込むことによって、酸化物半導体１２に欠陥を形成して導電性を付与し、酸化物半導体１２にドレイン領域１２１、ソース領域１２２を形成する。ゲート電極１４及びゲート絶縁膜１３を覆って層間絶縁膜１５が形成されている。層間絶縁膜１５は、シリコン酸化膜により形成されるが、シリコン窒化膜、あるいはシリコン酸化膜とシリコン窒化膜の積層膜でもよい。層間絶縁膜１５およびゲート絶縁膜１３にスルーホールを形成し、ドレイン電極１６あるいはソース電極１７を形成する。ドレイン電極１６は映像信号線と接続し、ソース電極１７はスルーホール２３を介して画素電極２１と接続する。
【００２６】
層間絶縁膜１５、ドレイン電極１６、ソース電極１７等を覆って有機パッシベーション膜１８が形成されている。有機パッシベーション膜１８は平坦化膜を兼ねているので、２乃至４μｍというように厚く形成される。画素電極２１とＴＦＴのソース電極１７を接続するために、有機パッシベーション膜１８にスルーホール２３を形成する。
【００２７】
有機パッシベーション膜１８の上に、平面状にコモン電極１９を形成する。コモン電極１９を覆ってＳｉＮによって容量絶縁膜２０が形成され、容量絶縁膜２０の上に画素電極２１が形成される。コモン電極１９を覆う絶縁膜は画素電極との間に画素容量を形成するので容量絶縁膜２０と呼ばれる。画素電極２１を覆って、液晶を初期配向させるための配向膜２２が形成されている。画素電極２１は平面で視てストライプ状あるいは櫛歯状に形成され、画素電極２１に電圧が印加されると、図３の矢印で示すような電気力線が発生し、これによって液晶分子３０１が回転し、画素におけるバックライトからの光の透過率が制御される。
【００２８】
図３において、液晶層３００を挟んで対向基板４０が配置されている。対向基板４０において、画素電極に対応してカラーフィルタ４１が形成され、カラー画像を形成可能としている。また、カラーフィルタ４１とカラーフィルタ４１の間にブラックマトリクス４２が形成され、画像のコントラストを向上させる。カラーフィルタ４１およびブラックマトリクス４２を覆ってオーバーコート膜４３が形成されている。オーバーコート膜４３は、カラーフィルタ４１を構成する色素が液晶層３００中に溶け出すのを防止する。オーバーコート膜４３を覆って配向膜４４が形成されている。
【００２９】
図４は、本発明の実施例１を示す断面図である。図４において、下地膜１１を構成するＳｉＯとＳｉＮの積層膜の上に例えばＩＧＺＯで形成された第１の酸化物半導体１２が形成されている。第１の酸化物半導体１２の厚さは１０ｎｍ乃至７０ｎｍである。第１の酸化物半導体１２を覆ってゲート絶縁膜１３が形成されている。ゲート絶縁膜１３はシリコン酸化膜１３１と第１のアルミニウム酸化膜１３２の２層構成となっている。ゲート絶縁膜１３を構成するシリコン酸化膜１３１の厚さは例えば５０ｎｍ乃至２００ｎｍであり、これを覆うアルミニウム酸化膜１３２の厚さは例えば１ｎｍ乃至２０ｎｍである。
【００３０】
図４において、第１のアルミニウム酸化膜１３２の上にゲート電極１４が形成されているが、図４におけるゲート電極１４は、第２の酸化物半導体１４１と金属層１４２の２層構造となっている。金属層１４２は例えば、Ｍｏ、Ｗあるいはこれらの合金である。第２の酸化物半導体１４１は例えばＩＧＺＯで形成されている。第２の酸化物半導体１４１と第１の酸化物半導体１２は、同じ材料でなくともよいが、同じ材料であればプロセスが簡単になる。第２の酸化物半導体１４１の厚さは１乃至３０ｎｍである。
【００３１】
酸化物半導体１２を用いたＴＦＴは、ゲート絶縁膜１３から酸素を酸化物半導体１２に供給することによって特性が維持されている。ゲート絶縁膜１３から酸素を酸化物半導体１２に供給するためには、ゲート絶縁膜１３に欠陥を多くしておく必要がある。しかし、欠陥の多いゲート絶縁膜１３には、プロセスで用いたガス等が吸収されやすく、酸化物半導体１２の信頼性を損ねる。
【００３２】
本発明の特徴は、ゲート絶縁膜１３として欠陥の少ないシリコン酸化膜１３１を用い、シリコン酸化膜１３１の上にアルミニウム酸化膜１３２を形成していることである。このような構成とすることによって、アルミニウム酸化膜１３２からシリコン酸化膜１３１を通して酸化物半導体１２に酸素が供給されるので、酸化物半導体１２の特性を安定して維持することが出来る。
【００３３】
本実施例では、さらに、ゲート電極１４を構成する下層に第２の酸化物半導体１４１を用いることによって、第２の酸化物半導体１４１からＴＦＴを構成する第１の酸化物半導体１２に酸素が供給される。また、第２の酸化物半導体１４１を形成する時に基板のアニールを行うが、この時にアルミニウム酸化膜１３２から放出される酸素がＴＦＴを構成する第１の酸化物半導体１２に供給されることになる。したがって、本発明によれば、ゲート絶縁膜１３として欠陥の少ないシリコン酸化膜１３１を用いても、酸化物半導体１２の特性を維持することが出来るので、酸化物半導体１２を用いたＴＦＴの信頼性を向上させることが出来る。
【００３４】
本発明におけるゲート絶縁膜１３を構成するシリコン酸化膜１３１の特性は次のとおりである。第１に欠陥密度が小さいことであり、具体的にはＥＳＲ（Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎ  Ｒｅｓｏｎａｎｃｅ）分析で、１×１０１８（ｓｐｉｎｓ/ｃｍ３）以下である。ＥＳＲの測定条件は、測定温度：85K.、μ波パワー：10[mW]、磁場の向き：膜面と平行、磁場範囲：317±25[mT]、変調幅：0.5[mT]、変調周波数：100[kHz]、時定数：0.03[s]で行った。第２に、酸素の供給量は酸化物半導体の特性を維持するのに十分な量でなければならない。具体的には、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析で、Ｍ/ｚ＝３２において、酸素（Ｏ２）放出量が１００℃乃至２５０℃で１×１０１５（ｍｏｌｅｃ．/ｃｍ２）以上である。第１の特性と第２の特性を同時に満足する構成は従来では実現することができなかった。
【００３５】
第３に、酸素以外のガスの放出が小さいことである。ＴＦＴ基板は色々なプロセスを通過するが、膜欠陥が多いと、この欠陥にプロセスガスが含まれてしまい、このガスが酸化物半導体の特性に悪影響を及ぼし、信頼性を低下させる。したがって、膜欠陥の小さいシリコン酸化膜１３１を用いることによって、酸化物半導体１２を用いたＴＦＴの信頼性を向上させることが出来る。
【００３６】
具体的には、プロセスにおいて晒されるガスのうち、Ｎ２Ｏを例にとって評価すると、次のとおりである。ＴＤＳでＭ/ｚ＝４４において、Ｎ２Ｏの放出量が１００℃乃至４００℃で８×１０１３（ｍｏｌｅｃ．/ｃｍ２）以下である。
【００３７】
以上の特性は、表示装置が完成した状態におけるシリコン酸化膜１３１の特性である。完成品におけるシリコン酸化膜１３１の特性を測定するには、図４において、ゲート絶縁膜１３を構成するシリコン酸化膜１３１よりも上側の層を除去してＥＳＲ分析やＴＤＳ分析を行えばよい。
【００３８】
図４において、下地膜１１はＳｉＮ、ＳｉＯの２層となっている。最下層はＳｉＮ、上層はＳｉＯである。ＳｉＮは特に水分に対するブロック性に優れているので、必須の層であるが、酸化物半導体１２を還元する水素の供給源になる。このために、ＳｉＮの上にＳｉＯを積層している。ＳｉＯ、ＳｉＮの積層膜は、ＣＶＤを用いて連続して行うことが出来る。
【００３９】
この上層のシリコン酸化膜（ＳｉＯ）は酸化物半導体１２と直接接触するので、特性を制御する必要がある。具体的な特性は、ゲート絶縁膜１３におけるＳｉＯと同じである。第１に欠陥密度が小さいことであり、具体的にはＥＳＲ（Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎ  Ｒｅｓｏｎａｎｃｅ）分析で、１×１０１８（ｓｐｉｎｓ/ｃｍ３）以下である。なお、層間絶縁膜１５の欠陥密度はＥＳＲ（Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎ  Ｒｅｓｏｎａｎｃｅ）分析で、１×１０１８（ｓｐｉｎｓ/ｃｍ３）以上であった。第２に、酸素の供給量は酸化物半導体の特性を維持するのに十分な量でなければならない。具体的には、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析で、Ｍ/ｚ＝３２において、酸素（Ｏ２）放出量が１００℃乃至２５０℃で１×１０１５（ｍｏｌｅｃ．/ｃｍ２）以上である。第３に酸素以外のガスの放出が小さいことであり、Ｎ２Ｏを例にとった場合、ＴＤＳ分析で、Ｍ/ｚ＝４４において、Ｎ２Ｏの放出量が１００℃乃至４００℃で８×１０１３（ｍｏｌｅｃ．/ｃｍ２）以下である。
【００４０】
下地膜１１におけるシリコン酸化膜（ＳｉＯ）に対する測定方法も、ゲート絶縁膜１３におけるシリコン酸化膜（ＳｉＯ）に対する測定方法と同じであって、測定するシリコン酸化膜（ＳｉＯ）より上の層を除去し、露出したシリコン酸化膜（ＳｉＯ）に対してＥＲＳ分析やＴＤＳ分析を行えばよい。
【００４１】
図５は本実施例における第２の態様を示す断面図である。図５が図４と異なる点は、下地膜１１に第２のアルミニウム酸化膜１１２が追加されていることである。第２のアルミニウム酸化膜１１２の膜厚も１ｎｍ乃至２０ｎｍでよい。図５において、下地膜はＳｉＯ、ＳｉＮの積層膜１１１の上に第２のアルミニウム酸化膜１１２が形成されている。ＳｉＯとＳｉＮの積層膜がＳｉＯ/ＳｉＮ/ＳｉＯの３層構造の場合、最上層のＳｉＯの上にアルミニウム酸化膜１１２を積層してもよいし、最上層のＳｉＯに替えてアルミニウム酸化膜１１２を形成してもよい。
【００４２】
アルミニウム酸化膜は水分やガスに対するブロック性能がすぐれている上に、酸化物半導体１２に対する酸素の供給源となる。したがって、酸化物半導体１２に対する下地膜としては好適である。一方、アルミニウム酸化膜はシリコン酸化膜等に比べて膜欠陥が多い。したがって、この欠陥部分に吸収されたガス等が酸化物半導体１２に対して悪影響を及ぼす危険がある。しかし、ＴＦＴの動作は、酸化物半導体１２における第１ゲート絶縁膜１３側の特性が支配的になるので、ＴＦＴとして大きな問題になることはない。
【００４３】
図６は、本実施例の第３の形態を示す断面図である。図６が図４と異なる点は、酸化物半導体１２がドレイン電極１６およびソース電極１７と接続する部分において、金属で形成された保護層５０が形成されていることである。ドレイン電極１６およびソース電極１７は層間絶縁膜１５およびゲート絶縁膜１３に形成されたスルーホールに形成されている。スルーホールの形成はドライエッチング等で行われる。酸化物半導体１２の厚さは１０ｎｍ乃至７０ｎｍというように、非常に薄いので、層間絶縁膜１５やゲート絶縁膜１３をエッチングしたときに、同時に除去されてしまう危険がある。
【００４４】
図６では、酸化物半導体１２がドレイン電極１６あるいはソース電極１７と導通する部分に金属で形成された保護層５０を形成し、酸化物半導体１２がエッチングによって除去されることを防止している。保護層５０を構成する金属は、映像信号線９２を形成する金属と同じ構成でよい。例えば、Ａｌ合金をＴｉ等でサンドイッチした構成である。図６のような構成とすることによって、信頼性の高い、酸化物半導体を用いたＴＦＴを製造することが出来る。
【実施例２】
【００４５】
図７は本発明の実施例２を示す断面図である。図７が図４と異なる点は、ゲート絶縁膜１３がゲート電極１４の下にのみ形成されていることである。図７において、酸化物半導体１２の上にゲート絶縁膜１３を構成するシリコン酸化膜１３１が形成され、その上にアルミニウム酸化膜１３２が形成されている。シリコン酸化膜１３１およびアルミニウム酸化膜１３２の膜厚は実施例１と同様である。
【００４６】
図７において、シリコン酸化膜１３１およびアルミニウム酸化膜１３２はゲート電極１３の下以外の部分では除去されている。図７のメリットは次のとおりである。酸化物半導体１２は、チャネル部以外の領域は導電性を持つ必要がある。このために、図４の構成では、ゲート電極１４をマスクとしてイオンインプランテーションを行って結晶欠陥を形成して導電性を付与する必要がある。
【００４７】
図７の構成によれば、ゲート絶縁膜１３がゲート電極１４の下以外において除去された後は、酸化物半導体１２が露出した状態になる。この状態において、例えばシラン（ＳｉＨ４）を通すことによって、酸化物半導体１２を還元し、導電性を付与することが出来る。あるいは、酸化物半導体１２が露出した状態において、ＡｒプラズマあるいはＮ２プラズマにさらすことによって、酸化物半導体１２に欠陥を与え、導電性を付与することが出来る。したがって、本実施例の構成によればイオンインプランテーションを用いなくとも、酸化物半導体１２に必要な特性を与えることが出来る。
【００４８】
図７において、酸化物半導体１２の必要な部分に導電性を付与した後、従来と同様に層間絶縁膜間１５をＳｉＯまたはＳｉＮ、あるいはＳｉＯおよびＳｉＮの積層膜によって形成する。下地膜１１に第２のアルミニウム酸化膜を用いてもよいこと、酸化物半導体１２のドレイン領域、ソース領域に金属による保護層を用いてもよいことは実施例１と同様である。酸化物半導体を用いたＴＦＴの性能は実施例１と同様である。
【実施例３】
【００４９】
図８は実施例３を示す断面図である。図８が実施例１の図４と異なる点は、ゲート電極１４が金属のみで形成されており、第２の酸化物半導体は存在していないことである。この場合は、第２のアルミニウム酸化膜１３２が酸化物半導体１２に対する酸素の供給源となる。したがって、ゲート絶縁膜１３を構成するシリコン酸化膜１３１も欠陥の少ない膜とすることが出来る。
【００５０】
すなわち、アルミニウム酸化膜１３２は酸化物半導体１２に対する酸素の供給源になると同時に酸化物半導体１２側に酸素を閉じ込める作用もあるので、多くの場合、酸化物半導体１２の特性と信頼性を維持することが出来る。
【００５１】
本実施例においても、下地膜１１に第２のアルミニウム酸化膜を用いてもよいこと、酸化物半導体１２のドレイン領域、ソース領域に金属による保護層を用いてもよいことは実施例１と同様である。また、実施例２の構成も併用することが出来る。
【実施例４】
【００５２】
図９は実施例４を示す断面図である。酸化物半導体１２を用いたＴＦＴのＯＮ電流は、ａ−Ｓｉを用いたＴＦＴのＯＮ電流の１０倍程度とすることが出来る。しかし、Ｐｏｌｙ−Ｓｉを用いたＴＦＴのＯＮ電流には及ばない。酸化物半導体１２を用いたＴＦＴのＯＮ電流を増やす方法としてデュアルゲート方式を用いることが出来る。
【００５３】
図９はその構成を示す断面図である。図９において、ＴＦＴ基板１０の上に第２ゲート電極６０が形成され、第２ゲート電極６０を覆って第２ゲート絶縁膜６１が形成されている。第２ゲート絶縁膜６１の上にＴＦＴを構成する第１の酸化物半導体１２が形成されている。第１の酸化物半導体１２よりも上の層は実施例１における図４と同様である。
【００５４】
図９の構成によれば、酸化物半導体１２の上側と下側において電流を流すことが出来るので、ＯＮ電流を増大することが出来る。図９において、第２ゲート絶縁膜６１はシリコン酸化膜であり、第２ゲート電極６０は金属であり、例えばＭｏまたはＷ、あるいは、これらの合金である。第２ゲート絶縁膜６１はシリコン窒化膜とシリコン酸化膜との積層でもよい。その場合はシリコン窒化膜が下層、シリコン酸化膜が上層となる。
【００５５】
図１０は、図９の構造に対して、酸化物半導体１２のドレイン領域およびソース領域に保護層５０を形成したものである。層間絶縁膜１５およびゲート絶縁膜１３にスルーホールを形成する時に酸化物半導体１２が消失することを防止するという効果は実施例１の図６で説明したのと同様である。
【００５６】
図１１は、本実施例における他の態様を示す断面図である。図１１は、酸化物半導体１２の第２ゲート電極６０側においても、信頼性を向上したＴＦＴとするめに、第２ゲート絶縁膜６１をシリコン酸化膜６１２と第３アルミニウム酸化膜６１１の２層構成とし、第２ゲート電極６０を金属６０１と第３酸化物半導体６０２の２層構成としたものである。
【００５７】
すなわち、図１１において、第２ゲート電極６０を覆って第３アルミニウム酸化膜６１１が形成され、その上にシリコン酸化膜６１２が形成されている。また、第２ゲート電極は、ＭｏＷ等の金属６０１の上に酸化物半導体６０３が形成されている構成である。各層の膜厚等は第１ゲート電極側と同様である。
【００５８】
図１２は、図１１の構成において、第２ゲート電極６０から酸化物半導体６０２を省略した構成である。この構成の作用効果は実施例３で説明したのと同様である。図１１および図１２の構成によれば、さらに信頼性を向上させたデュアルゲート方式の酸化物半導体ＴＦＴを実現することが出来る。なお、図１１および図１２においても、図１０で示したように、酸化物半導体１２のドレイン領域、ソース領域に保護層５０を設け、酸化物半導体の消失を防止する構成とすることが出来る。
【実施例５】
【００５９】
Ｐｏｌｙ−Ｓｉはキャリアの移動度が高いので、ＴＦＴを高速動作させることが出来る。一方、酸化物半導体はリーク電流が小さいので、これを用いたＴＦＴはスイッチング素子として好適である。したがって、Ｐｏｌｙ−ＳｉＴＦＴと酸化物半導体ＴＦＴを併用することによって、性能の高い表示装置を実現することが出来る。例えば、Ｐｏｌｙ−ＳｉＴＦＴを駆動回路に用い、酸化物半導体ＴＦＴを画素におけるスイッチングＴＦＴとして用いることが出来る。
【００６０】
図１３は、Ｐｏｌｙ−ＳｉによるＴＦＴと酸化物半導体によるＴＦＴが併存している、本発明の実施例５を示す断面図である。このような構成をハイブリッド構成と呼ぶ。図１３に示す酸化物半導体ＴＦＴはデュアルゲート方式である。図１３において、ＴＦＴ基板１０の上に下地膜１１が形成されている。下地膜１１の構成は実施例１で説明したと同じ構成を用いることが出来る。
【００６１】
下地膜１１の上にまず、Ｐｏｌｙ−Ｓｉ７０が形成される。Ｐｏｌｙ−Ｓｉ７０は、まず、ａ−Ｓｉ膜を形成し、これにエキシマレーザを照射してＰｏｌｙ−Ｓｉに変換し、パターニングしたものである。Ｐｏｌｙ−Ｓｉ７０を覆って第３ゲート絶縁膜７１が形成される。第３ゲート絶縁膜７１は、例えば、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ  ｏｒｔｈｏｓｉｌｉｃａｔｅ）を材料としたＣＶＤで形成することが出来る。
【００６２】
第３ゲート絶縁膜７１の上に酸化物半導体ＴＦＴの第２ゲート電極６０を形成する。同時にＰｏｌｙ−Ｓｉを用いたＴＦＴのゲート電極（第３ゲート電極）７２も形成する。その後、第２ゲート電極６０および第３ゲート電極７２を覆って、酸化物半導体１２の第２ゲート絶縁膜となるシリコン酸化膜６１を形成する。その上に酸化物半導体１２を形成する。
【００６３】
酸化物半導体１２を覆ってシリコン酸化膜１３１とアルミニウム酸化膜１３２で構成されるゲート絶縁膜１３を形成し、その上に第２酸化物半導体１４１と金属１４２で構成されるゲート電極１４を形成することは実施例１で説明したとおりである。なお、実施例１で説明したように、第１ゲート絶縁膜１３を第１ゲート電極１４の下にのみ形成することが出来る。また、第１ゲート電極１４から第２酸化物半導体１４１を省略することが出来る点も実施例１で説明したとおりである。
【００６４】
図１３において、ドレイン電極１６とソース電極１７は酸化物半導体ＴＦＴとＰｏｌｙ−ＳｉＴＦＴで同時に形成される。つまり、ドレイン電極１６、ソース電極１７が形成されるスルーホールは酸化物半導体ＴＦＴ側とＰｏｌｙ−ＳｉＴＦＴ側とで同時に形成される。
【００６５】
図１３に示すように、Ｐｏｌｙ−Ｓｉ７０側ではスルーホールは５層の絶縁膜に対して形成されるのに対して、酸化物半導体１２側ではスルーホールは３層の絶縁膜に対して形成される。したがって、酸化物半導体ＴＦＴ側においては、酸化物半導体１２がエッチング液にさらされる時間が長くなるので、酸化物半導体１２が消失しやすい。
【００６６】
加えて、Ｐｏｌｙ−Ｓｉ７０側においては、スルーホールを形成した後、弗酸ＨＦで洗浄する必要がある。この時、酸化物半導体１２も弗酸ＨＦにさらされる。酸化物半導体１２は弗酸ＨＦにさらされると容易に消失する。
【００６７】
図１４は、この問題を対策したハイブリッド方式のＴＦＴである。図１４が図１３と異なる点は、酸化物半導体１２のドレイン領域とソース領域に金属による保護層５０が形成されていることである。酸化物半導体１２側のＴＦＴのこの構成は、実施例４における図１２と同じ構成である。
【００６８】
図１３および図１４の構成は、酸化物半導体を用いたＴＦＴはデュアルゲート方式であるが、これに限らず、酸化物半導体を用いたＴＦＴが図４乃至図８に示すようなシングルゲートの場合であっても、本発明を適用することが出来る。このように、本実施例によれば、特性がすぐれ、かつ、信頼性の高いハイブリッドタイプのＴＦＴを実現することが出来る。
【実施例６】
【００６９】
実施例１乃至５では図１乃至３に示すような液晶表示装置について説明した。しかし、本発明は、液晶表示装置に限らず、有機ＥＬ表示装置についても同様に適用することが出来る。図１５は、有機ＥＬ表示装置の表示領域の断面図である。図１５において、ＴＦＴ基板１０の上にＴＦＴが形成され、その上に有機パッシベーション膜１８が形成され、有機パッシベーション膜１８にスルーホールが形成されるまでは液晶表示装置における図３と同様である。
【００７０】
したがって、実施例１乃至５において説明した酸化物半導体ＴＦＴの構成はそのまま有機ＥＬ表示装置について適用することが出来る。
【００７１】
図１５において、有機パッシベーション膜１８の上に反射電極３０が形成され、その上にアノード３１となるＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等による酸化物導電膜が形成されている。アノード３１や有機パッシベーション膜１８を覆ってアクリル等の有機材料によるバンク３２が形成されている。バンク３２のホール部分において、アノード３１の上に発光層としての有機ＥＬ層３３が形成されている、有機ＥＬ層３３は複数の層から形成されているが、全部合わせても数百ｎｍであり、非常に薄い。バンク３２は有機ＥＬ層３３がアノード３１や反射電極３０によって段切れを生ずることを防止する。
【００７２】
図１５において、有機ＥＬ層３３を覆ってカソード３４となる上部電極がＩＴＯやＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）等の酸化物導電膜あるいは薄い金属膜によって形成される。有機ＥＬ層３３は水分によって分解するので、主に、水分の侵入を防止するために、ＳｉＮ等によって保護膜３５が形成される。
【００７３】
有機ＥＬ表示装置は反射電極３０を用いているので、外光が反射電極３０によって反射する。そうすると、画面が見づらくなる。これを防止するために、円偏光板３７を表示面に接着材３６等によって貼り付けている。
【００７４】
このように、有機ＥＬ表示装置であっても、酸化物半導体１２のドレイン電極１６およびソース電極１７を形成するまでは液晶表示装置の場合と同じ構成とすることが出来るので、実施例１乃至５で説明した構成をそのまま適用することが出来る。
【符号の説明】
【００７５】
１０…ＴＦＴ基板、  １１…下地膜、  １２…第１酸化物半導体、  １３…第１ゲート絶縁膜、  １４…第１ゲート電極、  １５…層間絶縁膜、  １６…ドレイン電極、  １７…ソース電極、  １８…有機パッシベーション膜、  １９…コモン電極、  ２０…容量絶縁膜、  ２１…画素電極、  ２２…配向膜、  ２３…スルーホール、  ３０…反射電極、  ３１…アノード、  ３２…バンク、  ３３…有機ＥＬ層、  ３４…カソード、  ３５…保護膜、  ３６…接着材、  ３７…円偏光板、  ４０…対向基板、  ４１…カラーフィルタ、  ４２…ブラックマトリクス、  ４３…オーバーコート膜、  ４４…配向膜、  ５０…保護層、  ６０…第２ゲート電極、  ６１…第２ゲート絶縁膜、  ７０…Ｐｏｌｙ−Ｓｉ、  ７１…第３ゲート絶縁膜、  ７２…第３ゲート電極、  ８０…シール材、  ９０…表示領域、  ９１…走査線  、９２…映像信号線、  ９３…画素、  ９５…ドライバＩＣ、  ９６…フレキシブル配線基板、  １１１…ＳｉＯ/ＳｉＮの積層膜、  １１２…第２アルミニウム酸化膜、  １２１…ドレイン領域、  １２２…ソース領域、  １３１…シリコン酸化膜、  １３２…アルミニウム酸化膜、  １４１…第２酸化物半導体、  １４２…金属、  ３００…液晶層、  ３０１…液晶、  ５１０…下偏光板、  ５２０…上偏光板、  ６０１…第３酸化物半導体、  ６０２…金属、  ６１１…第３アルミニウム酸化膜、  ６１２…第２シリコン酸化膜、  １０００…バックライト
【図１】
2018170324.tif 000003
【図２】
2018170324.tif 000004
【図３】
2018170324.tif 000005
【図４】
2018170324.tif 000006
【図５】
2018170324.tif 000007
【図６】
2018170324.tif 000008
【図７】
2018170324.tif 000009
【図８】
2018170324.tif 000010
【図９】
2018170324.tif 000011
【図１０】
2018170324.tif 000012
【図１１】
2018170324.tif 000013
【図１２】
2018170324.tif 000014
【図１３】
2018170324.tif 000015
【図１４】
2018170324.tif 000016
【図１５】
2018170324.tif 000017