(57)【要約】      （修正有）【課題】半導体特性、特に耐圧性および放熱性に優れた半導体装置を提供する。【解決手段】ｎ型半導体層１０１ａ、１０１ｂ、ｎ型半導体層とは異なる組成のｐ型半導体層１０２および電極１０５ａ、１０５ｂを備えている半導体装置であって、ｎ型半導体層が、コランダム構造を有する結晶性酸化物半導体を主成分として含み、ｐ型半導体層が、六方晶の結晶構造を有する無機化合物（ＳｉＣ、ＧａＮまたはデラフォサイト、酸化ロジウムもしくはオキシカルコゲナイドまたは金属硫化物など）を主成分として含む。【選択図】図１
2018170509.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、ｎ型半導体層、ｐ型半導体層および電極を備えている半導体装置であって、ｎ型半導体層が、コランダム構造を有する結晶性酸化物半導体膜からなり、ｎ型半導体層上に、直接または他の層を介して、ｐ型半導体層が積層されていることを特徴とする半導体装置。
【請求項２】
ｎ型半導体層上に、直接または他の層を介して、ｐ型半導体層が積層されてなる半導体層の表裏両面側にそれぞれ電極を有している請求項１記載の半導体装置。
【請求項３】
結晶性酸化物半導体膜が、ｎ型ドーパントを含む請求項１または２に記載の半導体装置。
【請求項４】
結晶性酸化物半導体膜中のｎ型ドーパント濃度が、１×１０１６／ｃｍ３〜１×１０２２／ｃｍ３である請求項３記載の半導体装置。
【請求項５】
結晶性酸化物半導体膜が、インジウム、アルミニウムおよびガリウムから選ばれる１種または２種以上の元素を含有する請求項１〜４のいずれかに記載の半導体装置。
【請求項６】
ｎ型半導体層に含まれる金属元素中のガリウムの原子比が０．５以上である請求項１〜５のいずれかに記載の半導体装置。
【請求項７】
ｐ型半導体層が、ｎ型半導体層とは異なる組成である請求項１〜６のいずれかに記載の半導体装置。
【請求項８】
ｐ型半導体層が、金属酸化物を主成分として含む請求項１〜７のいずれかに記載の半導体装置。
【請求項９】
金属酸化物が、銅（Ｃｕ）、ロジウム（Ｒｈ）、スズ（Ｓｎ）、ニッケル（Ｎｉ）、銀（Ａｇ）、アンチモン（Ｓｂ）、バナジウム（Ｖ）およびチタン（Ｔｉ）から選ばれる１種または２種以上の金属を含有する金属酸化物である請求項８記載の半導体装置。
【請求項１０】
金属酸化物が、デラフォサイト、酸化ロジウムまたはオキシカルコゲナイドである請求項８または９に記載の半導体装置。
【請求項１１】
パワーデバイスである請求項１〜１０のいずれかに記載の半導体装置。
【請求項１２】
ショットキーバリアダイオード（ＳＢＤ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または発光ダイオード（ＬＥＤ）である請求項１〜１１のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ｎ型半導体層とｐ型半導体層と電極とを備えている半導体装置に関する。
【背景技術】
【０００２】
高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム（Ｇａ２Ｏ３）を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。当該酸化ガリウムは、非特許文献１によれば、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶とすることにより、バンドギャップを制御することが可能であり、中でも、ＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５〜２．５）で表されるＩｎＡｌＧａＯ系半導体は、極めて魅力的な材料である。
なお、窒化ガリウムもスイッチング素子として期待されているが、ノーマリーオンになりやすい特性があり、スイッチング素子には適しておらず、また、例えば、オフ時にリーク電流が発生しやすい問題や電流コラプスが起きてしまう問題などがあった。また、ＳｉＣも、ＧａＮなどに比べ、絶縁破壊特性が悪いなどの問題があり、ＩｎＡｌＧａＯ系半導体を用いた半導体装置が待ち望まれていた。
【０００３】
特許文献１には、ＩｎＡｌＧａＢＯ系半導体層とｐ型半導体層との組合せが記載されており、ｐ型半導体として、ＣｕおよびＡｇから選ばれる少なくとも一つの元素と、Ｉｎ及びＧａから選ばれる少なくとも一つの元素と、Ｓｅ及びＳから選ばれる少なくとも一つの元素とを含むｐ型の化合物半導体又はＣｄＴｅを用いることが記載されている。しかしながら、特許文献１記載の方法では、ピニングが生じたり、電流が流れなかったりし、また、流れたとしてもリーク電流により、電気的に安定せず、とても使い物にならない状態であった。
【０００４】
特許文献２には、ＡｌＧａＯ系半導体が記載されており、そのｎ型層とｐ型層との組合せも記載されている。しかしながら、特許文献２に記載の方法では、ドーパントをイオン注入によって含有させているため、注入ダメージを回復させる必要があり、イオン注入後に８００℃以上の温度で３０分以上の条件にてアニール処理を施さなければならなかった。ここで、α−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶薄膜がＧａを主成分とする場合には、８００℃以上の温度で３０分以上のアニール処理を行うと、コランダム構造が壊れ、最安定相のβガリア構造に変わってしまうなどの問題があった。また、そもそもイオン注入によっても、注入部分のコランダム構造が壊れ、最安定相のβガリア構造に変わってしまったり、アモルファス化してしまったりする等の問題もあった。
【０００５】
特許文献３には、ガリウム又はインジウムの臭化物又はヨウ化物を用いて、ミストＣＶＤ法により、α−Ａｌ２Ｏ３基板上に酸化物結晶薄膜を製造する方法が記載されている。
特許文献４〜６には、コランダム型結晶構造を有する下地基板上に、コランダム型結晶構造を有する半導体層と、コランダム型結晶構造を有する絶縁膜とが積層された多層構造体が記載されている。
なお、特許文献３〜６はいずれも本出願人による特許または特許出願に関する公報である。
【０００６】
また、本発明者らは、ｐ型半導体層の検討を行ったが、特許文献２記載の方法では、ｐ型半導体層を得ることはできなかった。またさらに、本発明者らは、今まで培った知見から、他の方法も検討したが、今のところ、ｐ型のＡｌＧａＯ系半導体層を得ることはできておらず、ＡｌＧａＯ系半導体のｐ型半導体層は、実際には作製困難であった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−３０５９７５号公報
【特許文献２】特開２０１３−０５８６３７号公報
【特許文献３】特許第５３９７７９４号
【特許文献４】特許第５３４３２２４号
【特許文献５】特許第５３９７７９５号
【特許文献６】特開２０１４−７２５３３号公報
【非特許文献】
【０００８】
【非特許文献１】金子健太郎、「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学博士論文、平成２５年３月
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、半導体特性、特に耐圧性に優れ、リーク電流の少ない新規な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明者らは、上記目的を達成すべく鋭意検討した結果、コランダム構造を有する結晶性酸化物半導体を主成分として含むｎ型半導体層と、六方晶の結晶構造を有する無機化合物を主成分として含むｐ型半導体層とを積層すれば、耐圧性に優れ、リーク電流の少ない新規な半導体装置を提供することができることを知見し、この積層構造体を含む前記半導体装置が、上記した従来の課題を一挙に解決できるものであることを見出した。
【発明の効果】
【００１１】
本発明の半導体装置は、耐圧性に優れ、リーク電流が少なく、半導体特性に優れている。
【図面の簡単な説明】
【００１２】
【図１】本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。
【図２】本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。
【図３】本発明の高電子移動度トランジスタ（ＨＥＭＴ）の好適な一例を模式的に示す図である。
【図４】本発明の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を模式的に示す図である。
【図５】本発明の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の一例を模式的に示す図である。
【図６】本発明の接合電界効果トランジスタ（ＪＦＥＴ）の好適な一例を模式的に示す図である。
【図７】本発明の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を模式的に示す図である。
【図８】本発明の発光素子（ＬＥＤ）の好適な一例を模式的に示す図である。
【図９】本発明の発光素子（ＬＥＤ）の好適な一例を模式的に示す図である。
【図１０】本発明の実施例で用いたミストＣＶＤ装置の構成図である。
【図１１】本発明の実施例での液中ドーパント含有率と、膜中ゲルマニウム含有量との関係を示すグラフである。
【図１２】六方晶のＳｉＣ基板上にα相の酸化物半導体結晶が形成されたことを示すＸＲＤパターンである。
【図１３】実施例において、α−Ｇａ２Ｏ３膜上にα−Ｒｈ２Ｏ３膜が形成されたことを示すＸＲＤパターンである。
【発明を実施するための形態】
【００１３】
本発明の半導体装置は、少なくとも、ｎ型半導体層、前記ｎ型半導体層とは異なる組成のｐ型半導体層および電極を備えており、ｎ型半導体層が、コランダム構造を有する結晶性酸化物半導体を主成分として含み、ｐ型半導体層が、六方晶の結晶構造を有する無機化合物を主成分として含んでさえいれば、特に限定されない。
【００１４】
、
なお、「主成分」とは、ｎ型半導体層の場合には、原子比で、ｎ型半導体層の全成分に対し、前記のコランダム構造を有する結晶性酸化物半導体が、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。また、ｐ型半導体層の場合には、原子比で、ｐ型半導体層の全成分に対し、前記の六方晶を有する無機化合物が、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。
【００１５】
ｎ型半導体層は、コランダム構造を有する結晶性酸化物半導体を主成分として含んでいれば特に限定されない。本発明においては、前記結晶性酸化物半導体が、インジウム、アルミニウムおよびガリウムから選ばれる１種または２種以上の元素を含有するのが好ましい。前記結晶性酸化物半導体層は、単結晶で構成されていてもよく、多結晶で構成されていてもよいが、本発明においては、結晶性酸化物半導体層が、多結晶が含まれていてもよい単結晶層であるのが好ましい。
【００１６】
また、前記酸化物半導体には、本発明の目的を阻害しない限り、金属や金属酸化物などが含まれていてもよい。前記金属およびその金属酸化物としては、例えば、Ｆｅ、Ｃｒ、Ｖ、Ｔｉ、Ｒｈ、ＮｉおよびＣｏ等から選ばれる１種または２種以上の金属およびその金属酸化物などが挙げられる。
【００１７】
本発明においては、前記のコランダム構造を有する結晶性酸化物半導体が、α型ＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５〜２．５であり、０＜Ｘ又は０＜Ｚである。）であるのが好ましく、ガリウムを含むのがより好ましい。前記結晶性酸化物半導体がα型ＩｎＸＡｌＹＧａＺＯ３である場合の好ましい組成は、前記ｎ型半導体層に含まれる金属元素中のガリウム、インジウムおよびアルミニウムの合計の原子比が０．５以上であり、より好ましくは０．８以上である。また、前記結晶性酸化物半導体がガリウムを含む場合の好ましい組成は、前記ｎ型半導体層に含まれる金属元素中のガリウムの原子比が０．５以上であることが好ましく、０．８以上であるのがより好ましい。また、前記ｎ型半導体層の厚さは、特に限定されず、１μｍ以下であってもよいし、１μｍ以上であってもよいが、好ましくは、約５０ｎｍ〜５ｍｍであり、より好ましくは、０．１μｍ〜１００μｍである。
【００１８】
前記ｎ型半導体層は、通常、前記ｎ型ドーパントをドナーとしての有効成分とするために、結晶の格子点位置に、ｎ型ドーパントを含有している。前記ｎ型半導体層に用いられるｎ型ドーパントとしては、ｎ型半導体を形成できるものであれば特に限定されないが、例えば、ゲルマニウム、ケイ素、チタン、ジルコニウム、スズ、バナジウムまたはニオブなどが挙げられる。本発明においては、前記ｎ型ドーパントが、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブであるのが好ましく、ゲルマニウムであるのがより好ましい。前記ｎ型半導体層中に、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブを含ませることで、Ｓｎをドーパントとして用いたときよりも、電気特性に優れたｎ型半導体とすることができる。また、前記ｎ型半導体層にゲルマニウムを用いると、ドーピングによる導電性の制御容易性、結晶構造耐熱性、電気的熱耐性において、より優れたものとなる。
【００１９】
前記ｎ型半導体層中のｎ型ドーパントの濃度は、通常、約１×１０１６／ｃｍ３〜１×１０２２／ｃｍ３であるが、本発明によれば、前記ｎ型半導体層中のｎ型ドーパントの濃度を例えば約１×１０１７／ｃｍ３以下の低濃度にして、ｎ−型半導体とすることができる。また、本発明によれば、前記ｎ型ドーパントを約１×１０２０／ｃｍ３以上の高濃度で含有させて、ｎ＋型半導体とすることもできる。本発明においては、ｎ−型半導体層を形成する場合、前記ｎ型半導体層中のｎ型ドーパントの濃度を、約１×１０１３〜１×１０１７／ｃｍ３にすることが好ましく、約１×１０１５〜１×１０１７／ｃｍ３にすることがより好ましい。また、本発明においては、ｎ＋型半導体層を形成する場合には、前記ｎ型半導体層中のｎ型ドーパントの濃度を、約１×１０２０／ｃｍ３〜１×１０２３／ｃｍ３にすることが好ましく、約１×１０２１／ｃｍ３〜１×１０２２／ｃｍ３にすることがより好ましい。
【００２０】
前記ｐ型半導体層は、前記ｎ型半導体層とは異なる組成のｐ型半導体層であって、六方晶の結晶構造を有する無機化合物を主成分として含んでさえいれば特に限定されない。「ｎ型半導体層とは異なる組成」は、通常、ｐ型半導体層の主成分である無機化合物が、ｎ型半導体層の主成分とは異なる組成であることを意味し、より具体的には、ｎ型半導体層の主成分である前記結晶性酸化物半導体と組成式が同一ではないことを意味する。前記無機化合物は、六方晶の結晶構造を有していれば特に限定されず、公知のものであってもよい。なお、本発明では、「六方晶」は、歪を有していてもよい。前記無機化合物の種類としては、例えば、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）または金属化合物などが挙げられるが、とりわけ、金属化合物が好ましい。前記金属化合物の種類としては、例えば、金属酸化物、金属硫化物、金属窒化物、金属ハロゲン化物、金属セレン化物、金属テルル化物などが挙げられるが、本発明においては、金属酸化物または金属硫化物であるのが、耐圧性向上とリーク電流抑制の観点から好ましい。
【００２１】
前記金属酸化物は、六方晶の結晶構造を有する金属酸化物であれば特に限定されない。前記金属酸化物としては、例えば、銅（Ｃｕ）、ロジウム（Ｒｈ）、スズ（Ｓｎ）、ニッケル（Ｎｉ）、銀（Ａｇ）、アンチモン（Ｓｂ）、バナジウム（Ｖ）およびチタン（Ｔｉ）から選ばれる１種または２種以上の金属を含有する金属酸化物などが挙げられる。本発明においては、前記金属酸化物が、デラフォサイト（Delafossite）、酸化ロジウムまたはオキシカルコゲナイド（Oxycalcogenide）であるのが好ましい。
前記デラフォサイトとしては、例えば、Ａ、Ｂ、Ａ’およびＢ’をそれぞれ任意の元素記号としたとき、ＡＢＯ２（Ａは、Ｃｕ、Ｐｄ、Ａｇ、ＰｔまたはＨｇであり、Ｂは、Ａｌ、Ｆｅ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｂ、Ｇａ、Ｃｒ、ＩｎまたはＴｌ、またはＣｏもしくはＲｈにＴｉ、Ｚｒ、Ｈｆ、Ｓｉ、Ｇｅ、ＳｎもしくはＰｂを添加したものである。）などが挙げられるが、中でもＡ’Ｂ’Ｏ２（Ａ’は、ＣｕまたはＡｇであり、Ｂ’は、Ａｌ、Ｇａ、Ｉｎ、Ｓｃ、ＹまたはＬａである。）が好ましい。
前記酸化ロジウムとしては、例えば、α−Ｒｈ２Ｏ３またはＺｎＲｈ２Ｏ４などが挙げられる。
前記オキシカルコゲナイドとしては、例えば、ＬａＣｕＯＣｈ（Ｃｈとしては、例えばＳ、ＳｅまたはＴｅ等）などが挙げられる。
なお、その他好ましい金属酸化物としては、例えば、ＳｒＣｕ２Ｏ２、ＰｂＣｕ２Ｏ２、ＳｎＯ、Ｃｕ２Ｏ、ＺｎＯ、ＮｉＯまたはＡｇ２Ｏなどが挙げられる。
【００２２】
前記金属硫化物は、六方晶の結晶構造を有する金属硫化物であれば特に限定されない。前記金属硫化物としては、例えば、亜鉛（Ｚｎ）または／およびアルミニウム（Ａｌ）を含有する金属硫化物などが挙げられる。本発明においては、前記金属硫化物が、ＺｎＳまたはＣｕＡｌＳ２であるのが好ましい。
【００２３】
本発明においては、前記ｎ型半導体層を、例えば、ミスト・エピタキシー法やミストＣＶＤ法にて、下地基板上に、コランダム構造を有する結晶性酸化物半導体膜を成膜することにより形成することができる。より具体的には、原料溶液を微粒子化して生成される原料微粒子をキャリアガスによって成膜室に供給し、前記成膜室内に配置された下地基板上に結晶性酸化物半導体膜を形成する際に、前記ｎ型ドーパントを用いて、ドーピング処理を行うことで前記ｎ型半導体層を製造することができる。
【００２４】
下地基板は、前記の結晶性酸化物半導体膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、導電性基板であってもよいが、前記下地基板が、絶縁体基板であるのが好ましく、表面に金属膜を有する基板であるのも好ましい。また、前記下地基板が、コランダム構造を有する結晶物を主成分として含む基板、またはβ−ガリア構造を有する結晶物を主成分として含む基板であるのも好ましい。コランダム構造を有する結晶物を主成分として含む基板は、基板中の組成比で、コランダム構造を有する結晶物を５０％以上含むものであれば、特に限定されないが、本発明においては、７０％以上含むものであるのが好ましく、９０％以上であるのがより好ましい。コランダム構造を有する結晶を主成分とする基板としては、例えば、サファイア基板（例：ｃ面サファイア基板）や、α型酸化ガリウム基板などが挙げられる。β−ガリア構造を有する結晶物を主成分とする基板は、質量比で、β−ガリア構造を有する結晶物を５０％以上含むものであれば、特に限定されないが、本発明においては、７０％以上含むものであるのが好ましく、９０％以上であるのがより好ましい。β−ガリア構造を有する結晶物を主成分とする基板としては、例えばβ−Ｇａ２Ｏ３基板、又はＧａ２Ｏ３とＡｌ２Ｏ３とを含み、さらにＡｌ２Ｏ３が０質量％より多くかつ６０質量％以下である混晶体基板などが挙げられる。その他の下地基板の例としては、六方晶構造を有する基板（例：前記無機化合物基板）などが挙げられる。六方晶構造を有する基板上には、直接または別の層（例：緩衝層）を介して、前記結晶性酸化物半導体の膜を形成するのが好ましい。下地基板の厚さは、本発明においては特に限定されないが、好ましくは、５０〜２０００μｍであり、より好ましくは２００〜８００μｍである。
【００２５】
前記下地基板が、表面に金属膜を有する基板である場合には、前記金属膜は、基板表面の一部または全部に設けられていてもよく、メッシュ状やドット状の金属膜が設けられていてもよい。また、前記金属膜の厚さは、特に限定されないが、好ましくは、１０〜１０００ｎｍであり、より好ましくは１０〜５００ｎｍである。前記金属膜の構成材料としては、例えば、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、クロム（Ｃｒ）、銅（Ｃｕ）、鉄（Ｆｅ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、マンガン（Ｍｎ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）もしくはハフニウム（Ｈｆ）等の金属またはこれらの合金などが挙げられる。なお、前記金属は、一軸に配向しているのが好ましい。一軸に配向している金属は、膜厚方向及び膜面内方向、もしくは膜厚方向などの一定の方向に単一の結晶方位をもつ金属であればそれでよく、一軸に優先配向している金属も含む。本発明においては、膜厚方向に一軸に配向しているのが好ましい。配向については、一軸に配向しているのか否かをＸ線回折法により確認することができる。例えば、一軸に配向している結晶面に由来するピークとその他の結晶面に由来するピークとの積分強度比と、ランダムに配向した同一結晶粉末の一軸に配向している結晶面に由来するピークとその他の結晶面に由来するピークとの積分強度比と比較して、大きい場合（好ましくは倍以上大きい場合、より好ましくは一桁以上大きい場合）に、一軸に配向していると判断することができる。
【００２６】
本発明においては、前記下地基板が、サファイア基板（例：ｃ面サファイア基板）、α型酸化ガリウム基板もしくはβ−Ｇａ２Ｏ３基板またはＧａ２Ｏ３とＡｌ２Ｏ３とを含みさらにＡｌ２Ｏ３が０質量％より多くかつ６０質量％以下である混晶体基板、または表面に金属膜が形成されているこれらの基板であるのが好ましい。このような好ましい下地基板を用いることで、前記結晶性酸化物半導体膜の不純物のカーボン含有率、キャリア濃度および半値幅が、他の下地基板を用いた場合に比べてさらに低減することができる。
【００２７】
結晶性酸化物半導体膜の成膜手段は、本発明の目的を阻害しない限り、特に限定されないが、例えば、ミストＣＶＤ法により、ガリウム化合物、インジウム化合物またはアルミニウム化合物等を結晶性酸化物半導体膜の組成に合わせて組み合わせた原料化合物を反応させることによって形成可能である。これによって、下地基板上に、下地基板側から結晶性酸化物半導体膜を結晶成長させることができる。ガリウム化合物としては、ガリウム金属を出発材料として成膜直前にガリウム化合物に変化させたものであってもよい。ガリウム化合物としては、例えば、ガリウムの有機金属錯体（例：アセチルアセトナート錯体等）やハロゲン化物（例：フッ化、塩化、臭化又はヨウ化物等）などが挙げられるが、本発明においては、ハロゲン化物（例：フッ化、塩化、臭化又はヨウ化物等）を用いることが好ましい。原料化合物にハロゲン化物を用いてミストＣＶＤで成膜することで、前記結晶性酸化物半導体膜に炭素を実質的に含まないようにすることができる。
【００２８】
より具体的には、結晶性酸化物半導体膜は、原料化合物が溶解した原料溶液から生成された原料微粒子を成膜室に供給して、前記成膜室内で前記原料化合物を反応させることによって形成することができる。原料溶液の溶媒は、特に限定されないが、水、過酸化水素水または有機溶媒であることが好ましい。本発明においては、通常、ドーパント原料の存在下で、上記原料化合物を反応させる。なお、ドーパント原料は、好ましくは、原料溶液に含められて、原料化合物と共に又は別々に微粒子化される。原料化合物にハロゲン化物を用いて、ドーパント原料を原料溶液に含めて、ミストＣＶＤで成膜することで、前記結晶性酸化物半導体膜に含まれる炭素が、ドーパントよりも少なくなり、好ましくは、前記結晶性酸化物半導体膜に炭素を実質的に含まないようにすることができる。
【００２９】
前記ドーパント原料としては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブの金属単体又は化合物（例：ハロゲン化物、酸化物等）などが挙げられる。なお、ドーピング量は、本発明の目的を阻害しない限り、特に限定されないが、原料溶液中、モル比で、０．０１〜１０％であるのが好ましく、０．１〜５％であるのがより好ましい。
【００３０】
また、本発明においては、ドーピング処理を、前記原料溶液に異常粒抑制剤を含めて行うのが好ましい。前記原料溶液に異常粒抑制剤を含めてドーピング処理を行うことで、結晶性酸化物半導体膜の表面粗さを抑制することができる。
異常粒抑制剤は、成膜過程で副生する粒子の発生を抑制する効果を有するものをいい、結晶性酸化物半導体膜の表面粗さを０．１μｍ以下とすることができれば特に限定されないが、本発明においては、ＢｒおよびＩから選択される少なくとも１種からなる異常粒抑制剤であるのが好ましい。安定的に膜形成をするために異常粒抑制剤として、ＢｒやＩを膜中に導入すると異常粒成長による表面粗さの悪化を抑制することができる。また、本発明においては、異常粒抑制剤として、Ｂｒを用いることが最も好ましく、Ｂｒを使用することにより、特にα−Ｇａ２Ｏ３を主成分として含む結晶性酸化物半導体膜の表面を非常に平滑にすることができる。異常粒抑制剤の添加量は、異常粒を抑制できれば特に限定されないが、原料溶液中、体積比で５０％以下であることが好ましく、３０％以下であることがより好ましく、１０〜２０％の範囲内であることが最も好ましい。このような好ましい範囲で異常粒抑制剤を使用することにより、異常粒抑制剤として機能させることができるので、結晶性酸化物半導体膜の異常粒の成長を抑制して表面を平滑にすることができる。
【００３１】
本発明においては、成膜後、アニール処理を行ってもよい。アニール処理の温度は、特に限定されないが、６００℃以下が好ましく、５５０℃以下がより好ましい。このような好ましい温度でアニール処理を行うことにより、より好適に前記結晶性酸化物半導体膜のキャリア濃度を調節することができる。アニール処理の処理時間は、本発明の目的を阻害しない限り、特に限定されないが、１０秒〜１０時間であるのが好ましく、１０秒〜１時間であるのがより好ましい。
【００３２】
前記結晶性酸化物半導体膜は、下地基板上に直接形成してもよく、別の層を介して形成してもよい。別の層としては、別の組成のコランダム構造結晶膜、コランダム構造以外の結晶膜、又はアモルファス膜などが挙げられる。構造としては、単層構造であってもよく、複数層構造であってもよい。また、同一の層内に２相以上の結晶相が混じっていてもよい。複数層構造の場合、結晶性酸化物半導体膜は、例えば、絶縁性薄膜と導電性薄膜が積層されて構成されるが、本発明においては、これに限定されるものではない。なお、絶縁性薄膜と導電性薄膜とが積層されて複数層構造が構成される場合、絶縁性薄膜と導電性薄膜の組成は、同じであっても互いに異なっていてもよい。絶縁性薄膜と導電性薄膜の厚さの比は、特に限定されないが、例えば、（導電性薄膜の厚さ）／（絶縁性薄膜の厚さ）の比が０．００１〜１００であるのが好ましく、０．１〜５がさらに好ましい。このさらに好ましい比は、具体的には例えば、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１、１．１、１．２、１．３、１．４、１．５、１．６、１．７、１．８、１．９、２，３、４、５であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。
本発明においては、下地基板上に形成した結晶性酸化物半導体膜を、そのまま又は所望により、下地基板と結晶性酸化物半導体膜とを剥離してｎ型半導体層として用いることができる。
【００３３】
本発明においては、前記ｎ型半導体層上に、直接または他の層を介して、前記ｐ型半導体層を積層するのが好ましく、前記ｐ型半導体層上に、直接または他の層を介して、前記ｎ型半導体層を積層するのも好ましい。積層手段は、公知の手段であってよく、例えば、前記無機化合物の結晶性膜や結晶性基板を用いて、前記ｎ型半導体層に貼り合わせることにより積層してもよいし、スパッタリング法、真空蒸着法、ＣＶＤ法などの公知の手段を用いて、前記ｎ型半導体層上にまたは前記ｐ型半導体層上に成膜することにより積層してもよい。なお、貼り合わせる場合には、公知の接着剤を用いてもよく、導電性接着剤、絶縁性接着剤または半導体接着剤などを適宜用いることもできる。
【００３４】
本発明においては、例えばミストＣＶＤなどのミスト・エピタキシー法を用いて、ｐ型半導体層またはｎ型半導体層を形成するのが好ましい。ミスト・エピタキシー法を用いて、ｎ型半導体層またはｐ型半導体層の主成分を結晶成長させることにより、半導体層がより良好に形成され、耐圧性により優れたものとなる。例えば、ｎ型半導体層を結晶成長により形成する場合には、六方晶の結晶構造を有する無機化合物からなる基板上に、コランダム構造を有する結晶性酸化物半導体膜を結晶成長させる手段などが挙げられる。また、例えば、ｐ型半導体層を結晶成長により形成する場合には、コランダム構造を有する結晶性酸化物半導体からなる基板上に、六方晶の結晶構造を有する無機化合物膜を結晶成長させる手段などが挙げられる。
また、本発明においては、ｐ型半導体層上に、ｎ型半導体層を形成するのが好ましく、六方晶の結晶構造を有する無機化合物からなる基板上に、コランダム構造を有する結晶性酸化物半導体膜を結晶成長させて、ｎ型半導体層をｐ型半導体層に積層するのがより好ましい。
【００３５】
本発明においては、上記のようにして得られたｎ型半導体層とｐ型半導体層との結晶性積層構造体を半導体装置に用いることができる。なお、前記結晶性積層構造体を半導体装置に用いる場合には、前記結晶性積層構造体をそのまま半導体装置に用いてもよいし、さらに他の層（例えば絶縁体層、半絶縁体層、導体層、半導体層、緩衝層またはその他中間層等）などを形成してもよい。
【００３６】
前記結晶性積層構造体を半導体装置に用いると、特に耐圧性が向上し、リーク電流が抑制されるので、様々な半導体装置に好適であり、とりわけ、パワーデバイスに有用である。また、半導体装置は、電極が半導体層の片面側に形成された横型の素子（横型デバイス）と、半導体層の表裏両面側にそれぞれ電極を有する縦型の素子（縦型デバイス）とに分類することができ、本発明においては、前記結晶性積層構造体を横型デバイスにも縦型デバイスにも好適に用いることができるが、中でも、縦型デバイスに用いることが好ましい。前記半導体装置としては、例えば、ショットキーバリアダイオード（ＳＢＤ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または発光ダイオードなどが挙げられる。
【実施例】
【００３７】
以下、前記半導体装置の好適な例を、図面を用いて具体的に説明するが、本発明は、これらの例に限定されるものではない。なお、以下に例示する半導体装置において、本発明の目的を阻害しない限り、さらに他の層（例えば絶縁体層、半絶縁体層、導体層、半導体層、緩衝層またはその他中間層等）などが含まれていてもよい。
【００３８】
図１は、本発明に係るショットキーバリアダイオード（ＳＢＤ）の一例を示している。図１のＳＢＤは、ｎ−型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、ｐ型半導体層１０２、絶縁体層１０４、ショットキー電極１０５ａおよびオーミック電極１０５ｂを備えている。
【００３９】
絶縁体層１０４の材料としては、例えば、ＧａＯ、ＡｌＧａＯ、ＩｎＡｌＧａＯ、ＡｌＩｎＺｎＧａＯ４、ＡｌＮ、Ｈｆ２Ｏ３、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３、ＭｇＯ、ＧｄＯ、ＳｉＯ２またはＳｉ３Ｎ４などが挙げられるが、本発明においては、コランダム構造を有するものであるのが好ましい。コランダム構造を有する絶縁体を絶縁体層に用いることで、界面における半導体特性の機能を良好に発現させることができる。絶縁体層１０４は、ｎ−型半導体層１０１とショットキー電極１０５ａとの間に設けられている。絶縁体層の形成は、例えば、スパッタリング法、真空蒸着法またはＣＶＤ法などの公知の手段により行うことができる。
【００４０】
ショットキー電極およびオーミック電極の材料は、公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。
【００４１】
ショットキー電極およびオーミック電極の形成は、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。より具体的に例えば、ショットキー電極を形成する場合、Ｍｏからなる層とＡｌからなる層を積層させ、Ｍｏからなる層およびＡｌからなる層に対して、フォトリソグラフィの手法を利用したパターニングを施すことにより行うことができる。
【００４２】
図１のＳＢＤに逆バイアスが印加された場合には、空乏層（図示せず）がｎ型半導体層１０１ａの中に広がるため、高耐圧のＳＢＤとなる。また、順バイアスが印加された場合には、オーミック電極１０５ｂからショットキー電極１０５ａへ電子が流れる。このようにして前記半導体構造を用いたＳＢＤは、高耐圧・大電流用に優れており、さらに、絶縁特性にも優れており、より高い電流制御性を有し、スイッチング速度も速く、耐圧性・信頼性にも優れている。
【００４３】
図２は、本発明に係るショットキーバリアダイオード（ＳＢＤ）の一例を示している。図２のＳＢＤは、図１のＳＢＤの構成とは、トレンチ構造を有している点で大きく異なっている。図２のＳＢＤは、ｎ−型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、ｐ型半導体層１０２、ショットキー電極１０５ａおよびオーミック電極１０５ｂを備えており、耐圧性を維持したまま、リーク電流を大幅に低減することができ、大幅な低オン抵抗化も可能となる。
【００４４】
図２に示されるＳＢＤのトレンチ構造の形成は、反応性イオンエッチング法等により異方性エッチングを行って、トレンチ溝を形成し、次いで、熱酸化法、真空蒸着法、スパッタリング法、ＣＶＤ法等の公知の手段を用いて、前記トレンチ溝の側面及び底面に、例えば５０ｎｍ〜１μｍ厚のｐ型半導体層を形成した後、真空蒸着法、スパッタリング法等の公知の手段を用いて、電極を形成することにより行うことができる。なお、ショットキー電極およびオーミック電極の材料については、図１で説明したショットキー電極およびオーミック電極の材料の場合と同様である。
【００４５】
図３は、本発明に係る光電子移動度トランジスタ（ＨＥＭＴ）の一例を示している。図３のＨＥＭＴは、バンドギャップの広いｎ型半導体層１２１ａ、バンドギャップの狭いｎ型半導体層１２１ｂ、ｎ＋型半導体層１２１ｃ、ｐ型半導体層１２３、ゲート電極１２５ａ、ソース電極１２５ｂおよびドレイン電極１２５ｃを備えている。
【００４６】
ゲート電極、ドレイン電極およびソース電極の材料は、それぞれ公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。ゲート電極、ドレイン電極およびソース電極の形成は、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。
【００４７】
なお、ゲート電極下のｎ型半導体層は、少なくともバンドギャップの広い層１２１ａと狭い層１２１ｂとで構成されている。
図３のＨＥＭＴでは、ゲート電極下に良好な空乏層が形成されるので、ドレイン電極からソース電極に流れる電流を効率よく制御することができる。また、本発明においては、さらにリセス構造とすることで、ノーマリーオフを発現することができる。
【００４８】
本発明の半導体装置がＭＯＳＦＥＴである場合の一例を図４に示す。図４のＭＯＳＦＥＴは、トレンチ型のＭＯＳＦＥＴであり、ｎ−型半導体層１３１ａ、ｎ＋型半導体層１３１ｂ、ｎ＋型半導体層１３１ｃ、ｐ型半導体層１３２、ゲート絶縁膜１３４、ゲート電極１３５ａ、ソース電極１３５ｂおよびドレイン電極１３５ｃを備えている。
【００４９】
ドレイン電極１３５ｃ上には、例えば厚さ１００ｎｍ〜１００μｍのｎ＋型半導体層１３１ｂが形成されており、前記ｎ＋型半導体層１３１ｂ上には、例えば厚さ１００ｎｍ〜１００μｍのｎ−型半導体層１３１ａが形成されている。そして、さらに、前記ｎ−型半導体層１３１ａ上には、ｐ型半導体層１３２が形成されており、前記ｐ型半導体層１３２上には、ソース電極１３５ｂが形成されている。
【００５０】
また、前記ｎ−型半導体層１３１ａ及び前記ｐ型半導体層１３２内には、前記ｐ型半導体層１３２を貫通し、前記ｎ−型半導体層１３１ａの途中まで達する深さの複数のトレンチ溝が形成されている。前記トレンチ溝内には、例えば、１０ｎｍ〜１μｍの厚みのゲート絶縁膜１３４を介してゲート電極１３５ａが埋め込み形成されている。
【００５１】
図４のＭＯＳＦＥＴのオン状態では、前記ソース電極１３５ｂと前記ドレイン電極１３５ｃとの間に電圧を印可し、前記ゲート電極１３５ａに前記ソース電極１３５ｂに対して正の電圧を与えると、前記ｎ−型半導体層１３１ａの側面にチャネル層が形成され、電子が前記ｎ−型半導体層に注入され、ターンオンする。オフ状態は、前記ゲート電極の電圧を０Ｖにすることにより、チャネル層ができなくなり、ｎ−型半導体層が空乏層で満たされた状態になり、ターンオフとなる。
【００５２】
図４に示されるＭＯＳＦＥＴのトレンチ構造の形成は、反応性イオンエッチング法等により異方性エッチングを行って、トレンチ溝を形成し、次いで、熱酸化法、真空蒸着法、スパッタリング法、ＣＶＤ法等の公知の手段を用いて、前記トレンチ溝の側面及び底面に、例えば５０ｎｍ〜１μｍ厚のゲート絶縁膜１３４を形成した後、ＣＶＤ法、真空蒸着法、スパッタリング法等を用いて、前記トレンチ溝に、例えばポリシリコン等のゲート電極材料をｎ−型半導体層の厚み以下に形成することにより行うことができる。
【００５３】
なお、ソース電極およびドレイン電極の電極材料は、それぞれ公知の電極材料であってもよく、前記電極材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。
【００５４】
このようにして得られたＭＯＳＦＥＴは、従来のトレンチ型ＭＯＳＦＥＴに比べて、さらに耐圧性に優れたものとなる。なお、図４では、トレンチ型の縦型ＭＯＳＦＥＴの例を示したが、本発明においては、これに限定されず、種々のＭＯＳＦＥＴの形態に適用可能である。例えば、図４のトレンチ溝の深さをｎ−型半導体層１３１ａの底面まで達する深さまで掘り下げて、シリーズ抵抗を低減させるようにしてもよい。なお、横型のＭＯＳＦＥＴの場合の一例を図５に示す。図５のＭＯＳＦＥＴは、ｎ型半導体層１３１、ｎ＋型半導体層１３１ｂ、ｐ型半導体層１３２、ゲート絶縁膜１３４、ゲート電極１３５ａ、ソース電極１３５ｂ、ドレイン電極１３５ｃおよび基板１３９を備えている。図５に示すように、ｎ＋型半導体層をｎ−型半導体層に埋め込むことで、他の横型のＭＯＳＦＥＴに比べ、より良好に電流を流すことができる。
【００５５】
図６は、ｎ−型半導体層１４１ａ、第１のｎ＋型半導体層１４１ｂ、第２のｎ＋型半導体層１４１ｃ、ｐ型半導体層１４２、ゲート電極１４５ａ、ソース電極１４５ｂおよびドレイン電極１４５ｃを備えている接合電界効果トランジスタ（ＪＦＥＴ）の好適な一例を示す。
【００５６】
ドレイン電極１４５ｃ上には、例えば厚さ１００ｎｍ〜１００μｍのｎ＋型半導体層１４１ｃが形成されており、前記ｎ＋型半導体層１４１ｃ上には、例えば厚さ１００ｎｍ〜１００μｍのｎ−型半導体層１４１ａが形成されている。そして、さらに、前記ｎ−型半導体層１４１ａ上には、ｎ＋型半導体層１４１ｂが形成されており、前記ｎ＋型半導体層１４１ｂ上には、ソース電極１４５ｂが形成されている。
【００５７】
また、前記ｎ−型半導体層１４１ａ内には、前記ｎ＋半導体層１４１ｂを貫通し、前記ｎ−半導体層１４１ａの途中の深さまで達する深さの複数のトレンチ溝が形成されている。前記トレンチ溝内のｎ−型半導体層上には、ｐ型半導体層１４２が形成されており、前記ｐ型半導体層１４２上にゲート電極１４５ａが形成されている。
図６のＪＦＥＴのオン状態では、前記ソース電極１４５ｂと前記ドレイン電極１４５ｃとの間に電圧を印可し、前記ゲート電極１４５ａに前記ソース電極１４５ｂに対して正の電圧を与えると、前記ｎ−型半導体層１４１ａ内にチャネル層が形成され、電子が前記ｎ−型半導体層に注入され、ターンオンする。オフ状態は、前記ゲート電極の電圧を０Ｖにすることにより、チャネル層ができなくなり、ｎ−型半導体層が空乏層で満たされた状態になり、ターンオフとなる。
【００５８】
図７は、ｎ型半導体層１５１、ｎ−型半導体層１５１ａ、ｎ＋型半導体層１５１ｂ、ｐ型半導体層１５２、ゲート絶縁膜１５４、ゲート電極１５５ａ、エミッタ電極１５５ｂおよびコレクタ電極１５５ｃを備えている絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を示す。
【００５９】
図７に示されるＩＧＢＴは、ｎ−型半導体層１５１ａにトレンチ溝が設けられ、トレンチ溝のｎ−型半導体層上には、ｐ型半導体層１５２が設けられている。さらに、前記ｐ型半導体層１５２上には、ｎ＋型半導体層１５１ｂが設けられている。
【００６０】
本発明の半導体装置が発光ダイオード（ＬＥＤ）である場合の一例を図８に示す。図８の半導体発光素子は、第２の電極１６５ｂ上にｎ型半導体層１６１を備えており、ｎ型半導体層１６１上には、発光層１６３が積層されている。そして、発光層１６３上には、ｐ型半導体層１６２が積層されている。ｐ型半導体層１６２上には、発光層１６３が発生する光を透過する透光性電極１６７を備えており、透光性電極１６７上には、第１の電極１６５ａが積層されている。なお、図８の半導体発光素子は、電極部分を除いて保護層で覆われていてもよい。
【００６１】
透光性電極の材料としては、インジウム（Ｉｎ）またはチタン（Ｔｉ）を含む酸化物の導電性材料などが挙げられる。より具体的には、例えば、Ｉｎ２Ｏ３、ＺｎＯ、ＳｎＯ２、Ｇａ２Ｏ３、ＴｉＯ２、ＣｅＯ２またはこれらの２以上の混晶またはこれらにドーピングされたものなどが挙げられる。これらの材料を、スパッタリング等の公知の手段で設けることによって、透光性電極を形成できる。また、透光性電極を形成した後に、透光性電極の透明化を目的とした熱アニールを施してもよい。
【００６２】
図８の半導体発光素子によれば、第１の電極１６５ａを正極、第２の電極１６５ｂを負極とし、両者を介してｐ型半導体層１６２、発光層１６３およびｎ型半導体層１６１に電流を流すことで、発光層１６３が発光するようになっている。
【００６３】
第１の電極１６５ａ及び第２の電極１６５ｂの材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。電極の形成法は特に限定されることはなく、印刷方式、スプレー法、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。
【００６４】
なお、発光素子の別の態様を図９に示す。図９の発光素子では、基板１６９上にｎ型半導体層１６１が積層されており、ｐ型半導体層１６２、発光層１６３およびｎ型半導体層１６１の一部を切り欠くことによって露出したｎ型半導体層１６１の半導体層露出面上の一部に第２の電極１６５ｂが積層されている。
【００６５】
図１０は、本実施例で用いられる成膜装置の一例を示す。図１０に示される成膜装置は、ミストＣＶＤ装置１９である。ミストＣＶＤ装置１９は、基板２０を載置するサセプタ２１と、キャリアガスを供給するキャリアガス供給手段２２と、キャリアガス供給手段２２から送り出されるキャリアガスの流量を調節するための流量調節弁２３と、原料溶液２４ａが収容されるミスト発生源２４と、水２５ａが入れられる容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、内径４０ｍｍの石英管からなる供給管２７と、供給管２７の周辺部に設置されたヒーター２８とを備えている。図１０の成膜装置では、供給管２７が成膜室もかねている。サセプタ２１は、石英からなり、基板２０を載置する面が水平面から傾斜している。供給管２７とサセプタ２１をどちらも石英で作製することにより、基板２０上に形成される膜内に装置由来の不純物が混入することを抑制している。
【００６６】
原料溶液は、臭化ガリウムと酸化ゲルマニウムをガリウムに対するゲルマニウムの原子比が１：０．０５となるように水溶液を調整する。この際、４８％臭化水素酸溶液を体積比で１０％を含有させる。酸化ゲルマニウムの濃度は、５．０×１０−３ｍｏｌ／Ｌとする。この原料溶液２４ａをミスト発生源２４内に収容する。
【００６７】
次に、基板２０として、１辺が１０ｍｍの正方形で厚さ６００μｍの基板をサセプタ２１上に設置させ、ヒーター２８を作動させて供給管２７内の温度を５００℃にまで昇温させる。次に、流量調節弁２３を開いてキャリアガス源２２からキャリアガスを供給管２７内に供給し、供給管２７の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を５Ｌ／ｍｉｎに調節する。キャリアガスとしては、酸素ガスまたは窒素ガスを用いる。基板としては、ＣｕＡｌ２Ｏ２、ＣｕＧａＯ２、ＣｕＩｎＯ２、α−Ｒｈ２Ｏ３、ＬａＣｕＯＳ、ＺｎＳ、ＣｕＡｌＳ２またはα−Ａｌ２Ｏ３を用いる。
【００６８】
次に、超音波振動子２６を２．４ＭＨｚで振動させ、その振動を、水２５ａを通じて原料溶液２４ａに伝播させることによって、原料溶液２４ａを微粒子化させて、原料微粒子を生成する。
この原料微粒子が、キャリアガスによって成膜室２７内に導入され、成膜室２７内で反応して、基板２０の成膜面でのＣＶＤ反応によって基板２０上に膜を形成する。
【００６９】
次に、結晶膜の相を同定する。同定は、ＸＲＤ回折装置を用いて、１５度から９５度の角度で２θ／ωスキャンを行うことによって行う。測定は、ＣｕＫα線を用いて行う。得られた膜がα−Ｇａ２０３であることを確認する。
【００７０】
また、ｎ型半導体層上にｐ型半導体層を積層する場合には、上記実施例に準じて、α−Ｇａ２Ｏ３膜上に、ＣｕＡｌ２Ｏ２、ＣｕＧａＯ２、ＣｕＩｎＯ２、α−Ｒｈ２Ｏ３、ＬａＣｕＯＳ、ＺｎＳ、ＣｕＡｌＳ２の膜を成膜する。
【００７１】
（実験例）
なお、α−Ｇａ２Ｏ３膜は、ｎ型半導体層としてはあまり知られておらず、α−Ｇａ２Ｏ３膜をｎ型半導体層として用いるために、あらかじめドーピング濃度を制御できるようにしておく。まず、臭化ガリウムと酸化ゲルマニウムをガリウムに対するゲルマニウムの原子比が１Ｅ−７、１Ｅ−６、８Ｅ−５、４Ｅ−４、２Ｅ−３、１Ｅ−２、２Ｅ−１、８Ｅ−１となるようにそれぞれ原料溶液を調整する。この際、４８％臭化水素酸溶液を体積比で１０％を含有させる。上記実施例と同様の成膜条件で成膜を行い、ＳＩＭＳを用いて、入射イオン種は酸素、出力３ｋＶ、２００ｎＡで不純物濃度の定量分析を行う。分析結果を図１１に示す。図１１に示すように、液中ドーパント含有割合と、結晶膜中のドーピング量とが相関関係を有している。このようにして、液中ドーパント含有割合を調整することによって、形成される膜中のドーピング濃度を制御する。
【００７２】
（実施例１）
基板としてｃ面サファイア基板を用い、上記と同様にして、α−Ｇａ２Ｏ３を成膜した。ついで、α−Ｇａ２Ｏ３膜が成膜されたサファイア基板を用いたこと、原料溶液として、ロジウム（ＩＩＩ）アセチルアセトナートのメタノール−水混合溶液（メタノール：水＝９５：５）（ロジウムアセチルアセトナートの濃度０．０５ｍｏｌ／Ｌ）を用いたこと、および成膜温度を４００℃としたこと以外は、上記と同様にして、α−Ｇａ２Ｏ３上に、α−Ｒｈ２Ｏ３膜を成膜した。得られた積層体につき、ＸＲＤパターンを測定した。その結果を図１３に示す。図１３から、準安定相であるコランダム構造を有するα−Ｇａ２Ｏ３膜上に、六方晶の結晶構造を有するα−Ｒｈ２Ｏ３膜が形成されていることが分かる。得られた積層体につき、両側にチタン電極をつけて、ダイオードを作製した。
【００７３】
（実施例２）
市販のＳｉＣ基板を用いたこと、成膜温度を３００℃としたこと、および成膜時間を３０秒間行ったこと以外は、実施例１と同様にして、六方晶の結晶構造を有するＳｉＣ基板上にα−Ｇａ２Ｏ３を成膜した。得られた膜につき、ＸＲＤパターンを測定した。その結果を図１２に示す。図１２から、六方晶の結晶構造を有する基板上に、準安定相であるコランダム構造を有するα−Ｇａ２Ｏ３膜を成膜できたことが分かる。
ついで、得られた膜と基板につき、ＳｉＣ側の表面にインジウム電極を、α―Ｇａ２Ｏ３側の表面にタングステン電極をつけて、ＳＢＤを作製した。
【産業上の利用可能性】
【００７４】
本発明の結晶性積層構造体は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、半導体特性に優れているため、特に、半導体装置に有用である。
【符号の説明】
【００７５】
１９    ミストＣＶＤ装置
２０    基板
２１    サセプタ
２２    キャリアガス源
２３    流量調節弁
２４    ミスト発生源
２４ａ  原料溶液
２５    容器
２５ａ  水
２６    超音波振動子
２７    供給管
２８    ヒーター
１０１ａ  ｎ−型半導体層
１０１ｂ  ｎ＋型半導体層
１０２    ｐ型半導体層
１０４    絶縁体層
１０５ａ  ショットキー電極
１０５ｂ  オーミック電極
１２１ａ  バンドギャップの広いｎ型半導体層
１２１ｂ  バンドギャップの狭いｎ型半導体層
１２１ｃ  ｎ＋型半導体層
１２２    ｐ型半導体層
１２５ａ  ゲート電極
１２５ｂ  ソース電極
１２５ｃ  ドレイン電極
１２９    基板
１３１ａ  ｎ−型半導体層
１３１ｂ  第１のｎ＋型半導体層
１３１ｃ  第２のｎ＋型半導体層
１３２    ｐ型半導体層
１３４    ゲート絶縁膜
１３５ａ  ゲート電極
１３５ｂ  ソース電極
１３５ｃ  ドレイン電極
１３９    基板
１４１ａ  ｎ−型半導体層
１４１ｂ  第１のｎ＋型半導体層
１４１ｃ  第２のｎ＋型半導体層
１４２    ｐ型半導体層
１４５ａ  ゲート電極
１４５ｂ  ソース電極
１４５ｃ  ドレイン電極
１５１    ｎ型半導体層
１５１ａ  ｎ−型半導体層
１５１ｂ  ｎ＋型半導体層
１５２    ｐ型半導体層
１５４    ゲート絶縁膜
１５５ａ  ゲート電極
１５５ｂ  エミッタ電極
１５５ｃ  コレクタ電極
１６１    ｎ型半導体層
１６２    ｐ型半導体層
１６３    発光層
１６５ａ  第１の電極
１６５ｂ  第２の電極
１６７    透光性電極
１６９    基板
【図１】
2018170509.tif 000003
【図２】
2018170509.tif 000004
【図３】
2018170509.tif 000005
【図４】
2018170509.tif 000006
【図５】
2018170509.tif 000007
【図６】
2018170509.tif 000008
【図７】
2018170509.tif 000009
【図８】
2018170509.tif 000010
【図９】
2018170509.tif 000011
【図１０】
2018170509.tif 000012
【図１１】
2018170509.tif 000013
【図１２】
2018170509.tif 000014
【図１３】
2018170509.tif 000015