(57)【要約】【課題】発振信号に含まれるノイズを低減する。【解決手段】発振器１は、発振信号を発生させる発振回路４と、外部からの設定に基づく周波数のクロック信号を出力するマイクロコントローラ２と、マイクロコントローラ２から出力されたクロック信号に基づいて発振回路４に印加する電圧を生成するＤＣ／ＤＣコンバータ３と、を備える。発振器１は、発振信号の周波数が受け付け、クロック信号の周波数として使用可能な複数の周波数のうち、受け付けた周波数の発振信号に含まれるノイズが相対的に小さくなる周波数を選択し、選択された周波数のクロック信号を出力する。【選択図】図１
2018037977.tif 000002
【特許請求の範囲】
【請求項１】
発振信号を発生させる発振回路と、
外部からの設定に基づく周波数のクロック信号を出力する制御部と、
前記制御部から出力された前記クロック信号に基づいて前記発振回路に印加する電圧を生成するＤＣ／ＤＣコンバータと、
を備える発振器。
【請求項２】
第１ＤＣ／ＤＣコンバータと、第２ＤＣ／ＤＣコンバータとを備え、
前記制御部は、前記第１ＤＣ／ＤＣコンバータに前記クロック信号を出力するとともに、前記第２ＤＣ／ＤＣコンバータに、前記クロック信号の位相と逆相のクロック信号を出力する、
請求項１に記載の発振器。
【請求項３】
前記制御部は、前記発振信号の周波数を受け付け、前記クロック信号の周波数として使用可能な複数の周波数のうち、受け付けた周波数の前記発振信号に含まれるノイズが相対的に小さくなる周波数を選択し、選択された周波数のクロック信号を出力する、
請求項１又は２に記載の発振器。
【請求項４】
前記制御部は、前記発振信号の周波数と、前記発振信号に含まれるノイズが相対的に小さくなる前記クロック信号の周波数とを関連付けて記憶する記憶部を参照し、受け付けられた前記発振信号の周波数に対応する周波数の前記クロック信号を出力する、
請求項３に記載の発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータを有する発振器に関する。
【背景技術】
【０００２】
従来、指定された周波数の信号を出力する位相ロック発振器（PLO：Phase Locked Oscillator）が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３４０９７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
発振器には、電源電圧を変換するためにスイッチング方式のＤＣ／ＤＣコンバータが設けられることがある。しかしながら、スイッチング方式のＤＣ／ＤＣコンバータを用いると、スイッチング素子の動作に伴うノイズが発生するという問題がある。
【０００５】
そこで、本発明はこれらの点に鑑みてなされたものであり、発振信号に含まれるノイズを低減することができる発振器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る発振器は、発振信号を発生させる発振回路と、外部からの設定に基づく周波数のクロック信号を出力する制御部と、前記制御部から出力された前記クロック信号に基づいて前記発振回路に印加する電圧を生成するＤＣ／ＤＣコンバータと、を備える。
【０００７】
前記発振器は、第１ＤＣ／ＤＣコンバータと、第２ＤＣ／ＤＣコンバータとを備え、前記制御部は、前記第１ＤＣ／ＤＣコンバータに前記クロック信号を出力するとともに、前記第２ＤＣ／ＤＣコンバータに、前記クロック信号の位相と逆相のクロック信号を出力してもよい。
【０００８】
前記制御部は、前記発振信号の周波数を受け付け、前記クロック信号の周波数として使用可能な複数の周波数のうち、受け付けた周波数の前記発振信号に含まれるノイズが相対的に小さくなる周波数を選択し、選択された周波数のクロック信号を出力してもよい。
【０００９】
前記制御部は、前記発振信号の周波数と、前記発振信号に含まれるノイズが相対的に小さくなる前記クロック信号の周波数とを関連付けて記憶する記憶部を参照し、受け付けられた前記発振信号の周波数に対応する周波数の前記クロック信号を出力してもよい。
【発明の効果】
【００１０】
本発明によれば、発振信号に含まれるノイズを低減することができるという効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態に係る発振器の構成を示す図である。
【図２】発振信号の周波数と、スプリアスノイズの周波数との関係を示す図である。
【図３】第２実施形態に係る発振器の構成を示す図である。
【発明を実施するための形態】
【００１２】
＜第１実施形態＞
図１は、第１実施形態に係る発振器１の構成を示す図である。発振器１は、マイクロコントローラ２と、ＤＣ／ＤＣコンバータ３と、発振回路４とを備える。
【００１３】
マイクロコントローラ２は、ＣＰＵを含む制御部と、ＲＯＭやＲＡＭを含む記憶部とを備える。マイクロコントローラ２は、発振器１に設けられている端子Ｔ１を介して、外部から周波数の設定を受け付ける。マイクロコントローラ２は、外部からの設定に基づく周波数のクロック信号をＤＣ／ＤＣコンバータ３に出力する。クロック信号の周波数は、例えば、約２ＭＨｚである。
【００１４】
ＤＣ／ＤＣコンバータ３は、マイクロコントローラ２から出力されたクロック信号に基づいて、発振回路４に印加する電圧を生成する。具体的には、ＤＣ／ＤＣコンバータ３は、スイッチング素子を備えており、マイクロコントローラ２から出力されたクロック信号に基づいてスイッチング素子のオン／オフを制御することにより、発振器１の端子Ｔ２から入力された電源電圧を所定の電圧値の内部電圧に変換する。ＤＣ／ＤＣコンバータ３は、内部電圧を発振回路４に印加することにより、発振回路４に電力を供給する内部電源として動作する。
【００１５】
ここで、内部電圧にはスイッチング素子がオン／オフすることによって発生するスイッチングノイズが含まれる。スイッチングノイズの周波数は、主に、スイッチング素子がオン／オフする周波数の整数倍の周波数である。クロック信号の周波数によって、スイッチング素子がオン／オフするタイミングが異なることから、内部電圧に含まれるスイッチングノイズの周波数は、クロック信号の周波数によって変化する。
【００１６】
発振回路４は、ＤＣ／ＤＣコンバータ３から内部電圧が印加されることによって動作する。発振回路４は、一の周波数の発振信号を発生させて端子Ｔ３に出力する。発振回路４は、基準信号発振回路４１と、ＰＬＬ回路４２と、増幅器４３とを備える。
【００１７】
基準信号発振回路４１は、例えば、恒温槽型水晶発振器（OCXO: Oven-Controlled Crystal Oscillator）等の水晶発振器であり、基準信号を生成する。基準信号発振回路４１は、基準信号をＰＬＬ回路４２に出力する。
【００１８】
ＰＬＬ回路４２は、自身が出力する発振信号と、基準信号発振回路４１から出力された基準信号との位相差が一定になるようにフィードバック制御を行うことにより、所定周波数の発振信号を出力する。
増幅器４３は、ＰＬＬ回路４２から出力された発振信号を増幅して出力する。
【００１９】
ここで、図２に示すように、発振回路４から出力される周波数ｆの発振信号には、内部電圧に含まれるスイッチングノイズに起因するスプリアスノイズが含まれている。スプリアスノイズの周波数ｆｓは、スイッチングノイズの周波数に対応している。したがって、マイクロコントローラ２が出力するクロック信号の周波数を変化させてスイッチングノイズの周波数を変化させることにより、スプリアスノイズの周波数ｆｓも変化させることができる。例えば、クロック信号の周波数を変化させることにより、図２に示すようにスプリアスノイズの周波数ｆｓをｆｓ’に変化させて、発振信号の周波数ｆから遠ざけるとともに、スプリアスノイズの信号レベルを低減させることができる。
【００２０】
［第１実施形態の効果］
以上のとおり、第１実施形態に係る発振器１では、マイクロコントローラ２が外部から設定された周波数のクロック信号を出力し、ＤＣ／ＤＣコンバータ３が、マイクロコントローラ２から出力されたクロック信号に基づいて発振回路４に印加する電圧を生成する。このようにすることで、発振回路４から出力される発振信号に含まれるスプリアスノイズの周波数を発振信号の周波数から遠ざけて、スプリアスノイズの信号レベルを低減させることができる。
【００２１】
＜第２実施形態＞
続いて、第２実施形態について説明する。第２実施形態に係る発振器１は、２つのＤＣ／ＤＣコンバータを備える点で第１実施形態と異なり、その他の構成は第１実施形態と同じである。以下、第１実施形態と異なる部分について説明を行う。第１実施形態と同じ部分については適宜説明を省略する。
【００２２】
図３は、第２実施形態に係る発振器１の構成を示す図である。図３に示すように、第２実施形態に係る発振器１は、第１ＤＣ／ＤＣコンバータ３Ａと、第２ＤＣ／ＤＣコンバータ３Ｂとを備える。
【００２３】
マイクロコントローラ２は、第１ＤＣ／ＤＣコンバータ３Ａに第１クロック信号を出力するとともに、第２ＤＣ／ＤＣコンバータ３Ｂに、第１クロック信号と同じ周波数であって、第１クロック信号の位相と逆相の第２クロック信号を出力する。第１ＤＣ／ＤＣコンバータ３Ａに入力される第１クロック信号の位相と、第２ＤＣ／ＤＣコンバータ３Ｂに入力される第２クロック信号の位相とが互いに逆相である場合、第１クロック信号の立ち上がりタイミングと第２クロック信号の立ち上がりタイミングとが異なる。したがって、第１クロック信号の立ち上がりタイミングにおいて第１ＤＣ／ＤＣコンバータ３Ａが有するスイッチング素子から出力されるスイッチングノイズに、第２クロック信号の立ち上がりタイミングにおいて第２ＤＣ／ＤＣコンバータ３Ｂが有するスイッチング素子から出力されるスイッチングノイズが重畳されない。これにより、発振器１は、第１ＤＣ／ＤＣコンバータ３Ａ及び第２ＤＣ／ＤＣコンバータ３Ｂにおいて同じタイミングでスイッチングノイズが発生することを抑制することができるので、スプリアスノイズの信号レベルを更に低減させることができる。
【００２４】
さらに、第１クロック信号と第２クロック信号とが逆相である場合、第１クロック信号の立ち上がりタイミングにおいて、第２クロック信号が立ち下がる。したがって、第２ＤＣ／ＤＣコンバータ３Ｂが有するスイッチング素子から出力されるスイッチングノイズにより、第１ＤＣ／ＤＣコンバータ３Ａが有するスイッチング素子から出力されるスイッチングノイズの一部の成分が打ち消される。その結果、発振器１から出力されるスイッチングノイズを低減させることができる。
【００２５】
ＤＣ／ＤＣコンバータ３Ａは、マイクロコントローラ２から出力された第１クロック信号に基づいて、発振回路４に印加する第１内部電圧を生成する。ＤＣ／ＤＣコンバータ３Ａは、生成した第１内部電圧を基準信号発振回路４１に印加する。
【００２６】
ＤＣ／ＤＣコンバータ３Ｂは、マイクロコントローラ２から出力された第２クロック信号に基づいて、発振回路４に印加する第２内部電圧を生成する。ここで、第１内部電圧と第２内部電圧の電圧値は異なるものとする。ＤＣ／ＤＣコンバータ３Ｂは、生成した第２内部電圧をＰＬＬ回路４２と増幅器４３とに印加する。
【００２７】
なお、第１ＤＣ／ＤＣコンバータ３Ａが生成した第１内部電圧が基準信号発振回路４１に印加され、第２ＤＣ／ＤＣコンバータ３Ｂが生成した第２内部電圧がＰＬＬ回路４２及び増幅器４３に印加されることとしたが、これに限らない。第１ＤＣ／ＤＣコンバータ３Ａが生成した内部電圧が、発振回路４を構成する部品の一部に印加され、第２ＤＣ／ＤＣコンバータ３Ｂが生成した内部電圧が、発振回路４を構成する他の部品に印加されるものであればよい。
【００２８】
［第２実施形態の効果］
以上のとおり、第２実施形態に係る発振器１では、マイクロコントローラ２が、第１ＤＣ／ＤＣコンバータ３Ａに第１クロック信号を出力するとともに、第２ＤＣ／ＤＣコンバータ３Ｂに、第１クロック信号の位相と逆相の第２クロック信号を出力する。このようにすることで、第１ＤＣ／ＤＣコンバータ３Ａ及び第２ＤＣ／ＤＣコンバータ３Ｂにおけるスイッチング素子のスイッチングタイミングを異ならせて、スイッチングノイズが発生するタイミングを分散させることができる。これにより、発振器１は、一のタイミングに集中してスイッチングノイズが発生することを抑制することができるので、スプリアスノイズの信号レベルを更に低減させることができる。
【００２９】
＜第３実施形態＞
続いて、第３実施形態について説明する。第３実施形態に係る発振器１は、外部から発振信号の周波数を受け付けると、当該周波数の発振信号に含まれるノイズが相対的に小さくなるクロック信号の周波数を選択する点で第１実施形態と異なる。
【００３０】
具体的には、マイクロコントローラ２は、発振器１に設けられている端子Ｔ１を介して、外部から発振信号の周波数を受け付ける。マイクロコントローラ２は、発振信号の周波数を受け付けると、クロック信号の周波数として使用可能な複数の周波数のうち、受け付けた周波数の発振信号に含まれるノイズが相対的に小さくなる周波数を選択し、選択された周波数のクロック信号を出力する。
【００３１】
より具体的には、マイクロコントローラ２に設けられている記憶部には、発振信号の周波数と、当該周波数の発振信号に含まれるスプリアスノイズが相対的に小さくなるクロック信号の周波数とが関連付けられて記憶されている。発振信号の周波数に対して、スプリアスノイズが相対的に小さくなるクロック信号の周波数は、同じ構成の発振器における測定結果に基づいて予め特定されている。そして、例えば、発振器１の製造時に、発振信号の周波数と、スプリアスノイズが相対的に小さくなるクロック信号の周波数とが関連付けて記憶部に記憶される。なお、発振信号の周波数と、スプリアスノイズが相対的に小さくなるクロック信号の周波数とは、端子Ｔ１を介して新たに記憶されたり更新されたりしてもよい。マイクロコントローラ２は、当該記憶部を参照し、受け付けられた発振信号の周波数に対応する周波数のクロック信号を出力する。
【００３２】
［第３実施形態の効果］
以上のとおり、第３実施形態に係る発振器１では、マイクロコントローラ２が、発振信号の周波数を受け付けると、クロック信号の周波数として使用可能な複数の周波数のうち、受け付けた周波数の発振信号に含まれるノイズが相対的に小さくなる周波数を選択し、選択された周波数のクロック信号を出力する。このようにすることで、発振器１は、発振信号の周波数を任意の周波数に設定したときの、当該発振信号に含まれるスプリアスノイズを低減させることができる。
【００３３】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００３４】
１・・・発振器、２・・・マイクロコントローラ、３・・・ＤＣ／ＤＣコンバータ、３Ａ・・・第１ＤＣ／ＤＣコンバータ、３Ｂ・・・第２ＤＣ／ＤＣコンバータ、４・・・発振回路、４１・・・基準信号発振回路、４２・・・ＰＬＬ回路、４３・・・増幅器
【図１】
2018037977.tif 000003
【図２】
2018037977.tif 000004
【図３】
2018037977.tif 000005