(57)【要約】【目的】製造上のバラツキが生じていても確実に内部回路に対してパワーオンリセットを施すことができるパワーオンリセット信号を生成することが可能な半導体装置、及びパワーオンリセット装置を提供することを目的とする。【構成】基準電圧を受け、電源投入に応じて基準電圧に対応した電圧値を有する定電源電圧を生成するレギュレータと、基準電圧及び定電源電圧に基づき、電源投入時点から所定期間に亘りリセットを促す第１の電圧値を有し、前記電源投入時点から所定期間の経過後にリセット解除を促す第２の電圧値に遷移するパワーオンリセット信号を生成するパワーオンリセット回路と、を有し、パワーオンリセット回路は、駆動ノードと、基準電圧の電圧値に対応した第１の電流を駆動ノードに供給すると共に、定電源電圧に対応した第２の電流を駆動ノードから引き抜く電流差取得部と、駆動ノードの電圧値と所定閾値との大きさの比較結果に基づきパワーオンリセット信号を得るコンパレータと、を含む。【選択図】図３
2018170689.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧を受け、電源投入に応じて前記基準電圧に対応した電圧値を有する定電源電圧を生成するレギュレータと、
前記基準電圧及び前記定電源電圧に基づき、電源投入時点から所定期間に亘りリセットを促す第１の電圧値を有し、前記電源投入時点から前記所定期間の経過後にリセット解除を促す第２の電圧値に遷移するパワーオンリセット信号を生成するパワーオンリセット回路と、を有し、
前記パワーオンリセット回路は、
駆動ノードと、
前記基準電圧の電圧値に対応した第１の電流を前記駆動ノードに供給すると共に、前記定電源電圧に対応した第２の電流を前記駆動ノードから引き抜く電流差取得部と、
前記駆動ノードの電圧値と所定閾値との大きさの比較結果に基づき前記パワーオンリセット信号を得るコンパレータと、を含むことを特徴とする半導体装置。
【請求項２】
前記レギュレータは、
前記定電源電圧を分圧した分圧電圧を得る分圧回路と、
前記基準電圧に対応した電流を第１ノードに流すと共に前記分圧電圧に対応した電流を第２ノードに流す差動対と、
前記第２ノードに流れた電流に対応した電流を第３ノードに供給するカレントミラー回路と、を含み、
前記電流差取得部は、
制御端が前記第１ノードに接続されており、前記第１のノードの電圧に対応した電流を前記第１の電流として前記駆動ノードに供給する第１のトランジスタと、
制御端が前記第３ノードに接続されており、前記第３ノードの電圧に対応した電流を前記第２の電流として前記駆動ノードから引き抜く第２のトランジスタと、を含み、
前記コンパレータは、
前記駆動ノードの電圧が前記閾値電圧より大きい場合には前記第１の電圧値として接地電位を有する前記パワーオンリセット信号を出力し、前記駆動ノードの電圧が前記閾値電圧以下である場合には前記第２の電圧値として前記定電源電圧を有する前記パワーオンリセット信号を出力することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記駆動ノードから所定の第１の調整電流を引き抜く第１の調整部を含むことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１の調整部は、
所定の定電流を生成する電流源と、
前記定電流に対応した電流を前記第１の調整電流として生成するカレントミラー回路と、を含むことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記パワーオンリセット信号が前記第２の電圧値を有する場合に前記駆動ノードから所定の第２の調整電流を引き抜く第２の調整部を含むことを特徴とする請求項３又は４に記載の半導体装置。
【請求項６】
前記第２の調整部は、
前記定電流に対応した電流を前記第２の調整電流として生成する第３のトランジスタと、  前記パワーオンリセット信号が前記第２の電圧値を有する場合にオン状態となって前記第３のトランジスタで生成された前記第２の調整電流を前記駆動ノードから引き抜く第４のトランジスタと、を含むことを特徴とする請求項５に記載の半導体装置。
【請求項７】
電源投入に応じて前記基準電圧を生成する基準電圧生成部を含むことを特徴とする請求項１〜６のいずれか１に記載の半導体装置。
【請求項８】
電源投入時点から所定期間に亘りリセットを促す第１の電圧値を有し、前記電源投入時点から所定期間の経過後にリセット解除を促す第２の電圧値に遷移するパワーオンリセット信号を生成するパワーオンリセット装置であって、
基準電圧を受け、電源投入に応じて前記基準電圧に対応した電圧値を有する定電源電圧を生成するレギュレータと、
駆動ノードと、
前記基準電圧の電圧値に対応した第１の電流を前記駆動ノードに供給すると共に、前記定電源電圧に対応した第２の電流を前記駆動ノードから引き抜く電流差取得部と、
前記駆動ノードの電圧値と所定閾値との大きさの比較結果に基づき前記パワーオンリセット信号を得るコンパレータと、を含むことを特徴とするパワーオンリセット装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特に電源投入に応じて内部回路をリセットするパワーオンリセット回路を含む半導体装置、及びパワーオンリセット装置に関する。
【背景技術】
【０００２】
半導体装置には、電源投入時に内部回路の状態を初期化するパワーオンリセット回路が設けられている。このようなパワーオンリセット回路として、電源電圧を分圧した比較用電圧と、レギュレータが生成した被監視電圧と、の比較結果に基づき、電源投入直後にリセットを促す電圧値を有し、引き続きリセット解除を促す電圧値に遷移する電圧を生成するものが提案されている（例えば、特許文献１参照）。
【０００３】
このパワーオンリセット回路は、上記した比較用電圧及び被監視電圧を受ける差動対と、当該被監視電圧によって差動対に流れる電流に基づき上記したリセット又はリセット解除を促す電圧を出力する出力回路と、これら差動対及び出力回路に流すバイアス電流を生成する生成回路と、を含む。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−１２７４８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記した構成では、製造上のバラツキに伴い、差動対を構成するトランジスタの閾値電圧Ｖｔが変動する場合があった。この際、リセットを促す電圧値（又はリセット解除を促す電圧値）を所望の電圧値に設定することが困難となり、内部回路に対してパワーオンリセット（又はリセット解除）を施すことができない場合があった。
【０００６】
そこで、本発明は、製造上のバラツキが生じていても確実に内部回路に対してパワーオンリセットを施すことが可能なパワーオンリセット回路を含む半導体装置、及びパワーオンリセット装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置は、基準電圧を受け、電源投入に応じて前記基準電圧に対応した電圧値を有する定電源電圧を生成するレギュレータと、前記基準電圧及び前記定電源電圧に基づき、電源投入時点から所定期間に亘りリセットを促す第１の電圧値を有し、前記電源投入時点から所定期間の経過後にリセット解除を促す第２の電圧値に遷移するパワーオンリセット信号を生成するパワーオンリセット回路と、を有し、前記パワーオンリセット回路は、駆動ノードと、前記基準電圧の電圧値に対応した第１の電流を前記駆動ノードに供給すると共に、前記定電源電圧に対応した第２の電流を前記駆動ノードから引き抜く電流差取得部と、前記駆動ノードの電圧値と所定閾値との大きさの比較結果に基づき前記パワーオンリセット信号を得るコンパレータと、を含む。
【０００８】
本発明に係るパワーオンリセット装置は、電源投入時点から所定期間に亘りリセットを促す第１の電圧値を有し、前記電源投入時点から所定期間の経過後にリセット解除を促す第２の電圧値に遷移するパワーオンリセット信号を生成するパワーオンリセット装置であって、基準電圧を受け、電源投入に応じて前記基準電圧に対応した電圧値を有する定電源電圧を生成するレギュレータと、駆動ノードと、前記基準電圧の電圧値に対応した第１の電流を前記駆動ノードに供給すると共に、前記定電源電圧に対応した第２の電流を前記駆動ノードから引き抜く電流差取得部と、前記駆動ノードの電圧値と所定閾値との大きさの比較結果に基づき前記パワーオンリセット信号を得るコンパレータと、を含む。
【発明の効果】
【０００９】
本発明では、電源投入に応じて基準電圧に対応した電圧値を有する定電源電圧を生成するレギュレータが受ける上記基準電圧に対応した第１の電流と、定電源電圧に対応した第２の電流と、を生成する。そして、基準電圧に対応した第１の電流から定電源電圧に対応した第２の電流を差し引いた電流の差分に基づきパワーオンリセット信号を生成する。このような電流の差分によれば、第１の電流及び第２の電流に生じている製造上のバラツキに伴う変動分が相殺されるので、当該バラツキが生じていても、リセットを促す電圧値の状態からリセット解除を促す電圧値の状態に遷移するパワーオンリセット信号を確実に得ることが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明に係る半導体装置１００の構成を示すブロック図である。
【図２】レギュレータ１２及びパワーオンリセット回路１３の内部構成の一例を示す回路図である。
【図３】電源投入時における定電源電圧ＶＤＣ及びパワーオンリセット信号ＰＯＲの波形の一例を示すタイムチャートである。
【図４】レギュレータ１２及びパワーオンリセット回路１３の内部構成の他の一例を示す回路図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
【００１２】
図１は、本発明に係る半導体装置１００の構成を示すブロック図である。図１に示すように、半導体装置１００は、当該半導体装置としての主機能を担う内部回路１０、基準電圧生成部１１、レギュレータ１２及びパワーオンリセット回路１３を含む。
【００１３】
基準電圧生成部１１は、電源電位ＶＤＤに基づき所定の一定電圧値を有する基準電圧ＶＲを生成しこれをレギュレータ１２に供給する。
【００１４】
レギュレータ１２は、電源電位ＶＤＤに基づき、内部回路１０に形成されている回路素子（図示せず）を動作させる電源電圧として、基準電圧ＶＲの電圧値に対応した電圧値を有する定電源電圧ＶＤＣを生成する。レギュレータ１２は、定電源電圧ＶＤＣを、内部回路１０及びパワーオンリセット回路１３に供給する。
【００１５】
更に、レギュレータ１２は、基準電圧ＶＲの電圧値を表す基準電圧信号Ｓ１、及び定電源電圧ＶＤＣの電圧値を表す定電源電圧信号Ｓ２を生成し、パワーオンリセット回路１３に供給する。
【００１６】
パワーオンリセット回路１３は、上記した基準電圧信号Ｓ１、定電源電圧信号Ｓ２、定電源電圧ＶＤＣ及び電源電位ＶＤＤに基づき、以下のパワーオンリセット信号ＰＯＲを生成する。すなわち、パワーオンリセット回路１３は、電源電位ＶＤＤの投入時点から所定期間経過するまでの間はリセットを促す低電圧値（例えばゼロボルト）を有し、所定期間経過後はリセット解除を促す所定の高電圧値を有するパワーオンリセット信号ＰＯＲを生成する。
【００１７】
パワーオンリセット回路１３は、当該パワーオンリセット信号ＰＯＲを内部回路１０に供給する。内部回路１０に含まれるフリップフロップ等の回路素子、及び機能モジュールは、当該パワーオンリセット信号ＰＯＲが低電圧値の状態にある間に亘りリセット状態に設定される。その後、パワーオンリセット信号ＰＯＲが低電圧値から所定の高電圧値に遷移すると、当該回路素子及び機能モジュールのリセット状態が解除される。
【００１８】
図２は、レギュレータ１２及びパワーオンリセット回路１３の内部構成の一例を示す回路図である。
【００１９】
図２に示すように、レギュレータ１２は、ｐチャネルＭＯＳ（metal oxide semiconductor）型のトランジスタＭ３、Ｍ５〜Ｍ７と、ｎチャネルＭＯＳ型のトランジスタＭ４、Ｍ９〜Ｍ１３、Ｍｎａと、抵抗Ｒ１及びＲ２と、電流源Ｇ１と、を含む、いわゆる誤差増幅器からなる。
【００２０】
電流源Ｇ１は電源電位ＶＤＤに基づき所定の一定電流を生成し、これをトランジスタＭ９のゲート端及びドレイン端と、トランジスタＭ１１のゲート端とに供給する。トランジスタＭ９及びＭ１１のソース端には接地電位ＶＳＳが印加されている。
【００２１】
差動対としてのトランジスタＭ１２及びＭ１３各々のソース端は、トランジスタＭ１１のドレイン端に接続されている。
【００２２】
上記した差動対における一方のトランジスタとしてのトランジスタＭ１３のゲート端には、基準電圧生成部１１で生成された基準電圧ＶＲが印加されている。トランジスタＭ１３のドレイン端は、ノードＬ１を介して第１のカレントミラー回路ＣＭ１の一次側のトランジスタＭ６のドレイン端及びゲート端と、二次側のトランジスタＭ５のゲート端とに接続されている。トランジスタＭ５及びＭ６各々のソース端には電源電位ＶＤＤが印加されている。トランジスタＭ５のドレイン端は、ノードＬａを介してトランジスタＭｎａのゲート端、及びトランジスタＭ４のドレイン端に接続されている。
【００２３】
ここで、上記したノードＬ１に生じた電圧が基準電圧信号Ｓ１としてパワーオンリセット回路１３に供給される
トランジスタＭｎａのドレイン端には電源電位ＶＤＤが印加されており、そのソース端は、出力ノードＬ０を介して抵抗Ｒ１の一端に接続されている。抵抗Ｒ１の他端には抵抗Ｒ２の一端及びトランジスタＭ１２のゲート端が接続されている。抵抗Ｒ２の他端には接地電位ＶＳＳが印加されている。
【００２４】
ここで、トランジスタＭｎａから出力ノードＬ０及び抵抗Ｒ１に送出された電流によって、これら抵抗Ｒ１の一端及び出力ノードＬ０に発生した電圧が定電源電圧ＶＤＣとして、内部回路１０及びパワーオンリセット回路１３に供給される。更に、当該定電源電圧ＶＤＣを抵抗Ｒ１及びＲ２を含む分圧回路によって分圧した電圧が分圧電圧ＩＮＮとしてトランジスタＭ１２のゲート端に供給される。
【００２５】
尚、抵抗Ｒ１及びＲ２は、定電源電圧ＶＤＣの電圧値が定常状態にある際に得られた分圧電圧ＩＮＮの電圧値が、定常状態時の基準電圧ＶＲの電圧値と等しくなるような抵抗値を有する。
【００２６】
差動対における他方のトランジスタとしてのトランジスタＭ１２のドレイン端は、ノードＬ２を介して第２のカレントミラー回路ＣＭ２の一次側のトランジスタＭ３のドレイン端及びゲート端と、二次側のトランジスタＭ７のゲート端と、に接続されている。トランジスタＭ３及びＭ７各々のソース端には電源電位ＶＤＤが印加されている。トランジスタＭ７のドレイン端は、ノードＬｂを介してトランジスタＭ１０のゲート端及びドレイン端と、トランジスタＭ４のゲート端と、に接続されている。トランジスタＭ４及びＭ１０各々のソース端には接地電位ＶＳＳが印加されている。
【００２７】
ここで、電流ＩｂによってノードＬｂに生じた電圧が定電源電圧信号Ｓ２としてパワーオンリセット回路１３に供給される。
【００２８】
パワーオンリセット回路１３は、ｐチャネルＭＯＳ型のトランジスタＭ３１及びＭ３２と、ｎチャネルＭＯＳ型のトランジスタＭ０、Ｍ２０〜Ｍ２２と、電流源Ｇ２と、を含む。
【００２９】
トランジスタＭ３１のソース端には電源電位ＶＤＤが印加されており、ゲート端には上記した基準電圧信号Ｓ１が供給されている。トランジスタＭ３１のドレイン端は、駆動ノードＬＱを介してトランジスタＭ０のドレイン端と、トランジスタＭ２０のドレイン端と、トランジスタＭ２２及びＭ３２各々のゲート端と、に接続されている。
【００３０】
トランジスタＭ０のゲート端には、上記した定電源電圧信号Ｓ２が供給されており、そのソース端には接地電位ＶＳＳが印加されている。
【００３１】
第１のオフセット調整部ＣＴ１を構成するトランジスタＭ２０及びＭ２１各々のソース端には接地電位ＶＳＳが印加されている。トランジスタＭ２０のドレイン端は駆動ノードＬＱに接続されている。電流源Ｇ２は、電源電位ＶＤＤに基づき所定の一定電流を生成し、これをトランジスタＭ２１のゲート端及びドレイン端と、トランジスタＭ２０のゲート端と、に供給する。
【００３２】
かかる構成により、オフセット調整部ＣＴ１は、電流源Ｇ２が生成した一定電流に対応した電流値を有する調整電流Ｉｏ１を、トランジスタＭ２０を介して駆動ノードＬＱから引き抜く。
【００３３】
トランジスタＭ３２のソース端には、出力ノードＬ０を介して、レギュレータ１２で生成された定電源電圧ＶＤＣが印加されており、そのドレイン端は、出力ノードＬｒを介してトランジスタＭ２２のドレイン端に接続されている。トランジスタＭ２２のソース端には接地電位ＶＳＳが印加されている。
【００３４】
これらトランジスタＭ２２及びＭ３２によって構成されるインバータは、駆動ノードＬＱの電圧値が自身の閾値電圧より高い場合には、接地電位ＶＳＳに対応した低電圧値ＶＬを有するパワーオンリセット信号ＰＯＲを、出力ノードＬｒを介して出力する。また、当該インバータは、駆動ノードＬＱの電圧値が閾値電圧以下の場合には、定電源電圧ＶＤＣに対応した高電圧値ＶＨを有するパワーオンリセット信号ＰＯＲを、出力ノードＬｒを介して出力する。
【００３５】
ところで、トランジスタＭ２２及びＭ３２によって構成されるインバータは、自身の閾値電圧を利用して、駆動ノードの電圧値と所定閾値との大きさの比較を行う、いわゆるコンパレータとして機能する。そこで、以降、当該トランジスタＭ２２及びＭ３２からなるインバータを、コンパレータ（Ｍ２２、Ｍ３２）と称して説明を行う。
【００３６】
以下に、図２に示す構成による定電源電圧ＶＤＣの生成動作と、パワーオンリセット信号ＰＯＲの生成動作について、図３に示すタイムチャートを参照しつつ説明する。
【００３７】
［定電源電圧ＶＤＣの生成動作］
先ず、電源投入前の時点では、電源電位ＶＤＤはゼロボルトの状態にあるので、定電源電圧ＶＤＣも、図３に示すようなゼロボルトの低電圧値ＶＬの状態にある。
【００３８】
そして、電源投入に応じて、電源電位ＶＤＤが増加し、その電位が所定電位を超えると、基準電圧生成部１１で生成された基準電圧ＶＲの電圧値が、電源電位ＶＤＤの増加に追従して増加する。
【００３９】
これにより、レギュレータ１２のトランジスタＭ１３は、増加中の基準電圧ＶＲの電圧値に対応した電流Ｉ１をノードＬ１に流す。すると、カレントミラー回路ＣＭ１は、当該ノードＬ１の電流Ｉ１に対応した電流ＩａをノードＬａに送出し、このノードＬａの電圧値を増加させる。この際、トランジスタＭｎａは、ノードＬａの電圧値に対応した電流を出力ノードＬ０に送出する。これにより、出力ノードＬ０の電圧、つまり定電源電圧ＶＤＣの電圧値が図３に示すように増加する。
【００４０】
また、この間、定電源電圧ＶＤＣを分圧した分圧電圧ＩＮＮがトランジスタＭ１２のゲート端に供給される。トランジスタＭ１２は、当該分圧電圧ＩＮＮに対応した電流Ｉ２をノードＬ２に流す。すると、カレントミラー回路ＣＭ２は、当該ノードＬ２の電流Ｉ２に対応した電流ＩｂをノードＬｂに送出し、このノードＬｂの電圧を増加させる。この際、トランジスタＭ４は、ノードＬａから、ノードＬｂの電圧値に対応した電流Ｉｃを引き抜く。それに伴いノードＬａには、電流（Ｉａ−Ｉｃ）に対応した電圧が生成される。
【００４１】
従って、トランジスタＭｎａは、電流（Ｉａ−Ｉｃ）に対応した電圧値に対応した電流を出力ノードＬ０に送出することにより、前述したように定電源電圧ＶＤＣを生成する。
【００４２】
ところで、当該基準電圧ＶＲの電圧値が定電源電圧ＶＤＣに反映されるまでには遅延が生じる。よって、電源投入直後における基準電圧ＶＲの増加期間中は、基準電圧ＶＲの電圧値は、定電源電圧ＶＤＣの分圧電圧である分圧電圧ＩＮＮの電圧値よりも高くなる。よって、この間、基準電圧ＶＲの電圧値に対応した電流Ｉａは、分圧電圧ＩＮＮの電圧値に対応した電流Ｉｃよりも大となる。よって、電流（Ｉａ−Ｉｃ）はゼロより大となるので、トランジスタＭｎａは、電流（Ｉａ−Ｉｃ）を送出することにより、図３に示すように定電源電圧ＶＤＣの電圧値を増加させる。
【００４３】
その後、図３に示すように電源電位ＶＤＤが所定の一定電位となる定常状態に到り、それに伴い、基準電圧ＶＲの電圧値も定常状態に到達すると、基準電圧ＶＲの電圧値と、分圧電圧ＩＮＮの電圧値とが等しくなる。これにより、基準電圧ＶＲの電圧値に対応した電流Ｉａは、分圧電圧ＩＮＮの電圧値に対応した電流Ｉｃと等しくなり、電流（Ｉａ−Ｉｃ）はゼロとなる。よって、ノードＬａの電圧が低電圧値となり、トランジスタＭｎａはオフ状態となる。従って、図３に示すように、時点ｔ１にて定電源電圧ＶＤＣの増加が停止し、定常状態時における電圧値である高電圧値ＶＨに維持される。
【００４４】
［パワーオンリセット信号ＰＯＲの生成動作］
パワーオンリセット回路１３のトランジスタＭ３１のゲート端には、レギュレータ１２のノードＬ１の電圧値、すなわち基準電圧ＶＲの電圧値を表す基準電圧信号Ｓ１が供給されている。更に、当該パワーオンリセット回路１３のトランジスタＭ０のゲート端には、レギュレータ１２のノードＬｂの電圧値、つまり定電源電圧ＶＤＣに対応した分圧電圧ＩＮＮの電圧値を表す定電源電圧信号Ｓ２が供給されている。
【００４５】
これにより、トランジスタＭ３１は、基準電圧ＶＲに対応した電流Ｉｒを駆動ノードＬＱに供給し、トランジスタＭ０は、当該駆動ノードＬＱから、定電源電圧ＶＤＣに対応した電流Ｉｐを引き抜く。更に、パワーオンリセット回路１３に含まれるオフセット調整部ＣＴ１が、所定の一定電流値を有する調整電流Ｉｏ１を駆動ノードＬＱから引き抜く。
【００４６】
よって、以下の数式で表される駆動電流Ｉｓｕｂが、コンパレータを構成するトランジスタＭ２２及びＭ３２各々のゲート端に供給される。
【００４７】
Ｉｓｕｂ＝Ｉｒ−Ｉｐ−Ｉｏ１
ここで、前述したように、電源投入時点から、定電源電圧ＶＤＣの電圧値が定常状態の高電圧値ＶＨに到る時点ｔ１までの期間中は、基準電圧ＶＲの電圧値が分圧電圧ＩＮＮの電圧値よりも高い。よって、この間、基準電圧ＶＲの電圧値に対応した電流Ｉｒは、分圧電圧ＩＮＮに対応した電流Ｉｐよりも大きくなり、駆動電流Ｉｓｕｂの電流値がゼロよりも大となる。当該駆動電流Ｉｓｕｂにより、駆動ノードＬＱの電圧（以降、リセット駆動電圧ＰＷＢと称する）が増加する。
【００４８】
すなわち、図３に示す電源投入時点から時点ｔ１までのリセット期間に亘り、リセット駆動電圧ＰＷＢの電圧値がコンパレータ（Ｍ２２、Ｍ３２）の閾値電圧より高い状態に維持される。よって、この間、トランジスタＭ３２がオフ状態、トランジスタＭ２２がオン状態となり、当該コンパレータは、図３に示すように、低電圧値ＶＬを有するパワーオンリセット信号ＰＯＲを生成する。
【００４９】
その後、図３に示すように定電源電圧ＶＤＣの電圧値が高電圧値ＶＨに到ると、基準電圧ＶＲの電圧値が分圧電圧ＩＮＮの電圧値とほぼ等しくなる。よって、この間、基準電圧ＶＲの電圧値に対応した電流Ｉｒは、分圧電圧ＩＮＮに対応した電流Ｉｐとほぼ等しくなる。
【００５０】
これにより、図３に示す時点ｔ１以降、駆動ノードＬＱへの電流供給が停止するので、当該駆動ノードＬＱの電圧、つまりリセット駆動電圧ＰＷＢの電圧値がコンパレータ（Ｍ２２、Ｍ３２）の閾値電圧より低い低電圧値ＶＬに遷移する。よって、図３に示す時点ｔ１以降、トランジスタＭ２２がオフ状態、トランジスタＭ３２がオン状態となり、コンパレータ（Ｍ２２、Ｍ３２）は、リセット解除を促す電圧値として高電圧値ＶＨを有するパワーオンリセット信号ＰＯＲを生成する。
【００５１】
以上のように、パワーオンリセット回路１３では、トランジスタＭ０及びＭ３１を含む電流差取得部により、基準電圧ＶＲの電圧値に対応した電流Ｉｒを駆動ノードＬＱに供給すると共に、定電源電圧ＶＤＣに対応した電流Ｉｐを駆動ノードＬＱから引き抜く。コンパレータ（Ｍ２２、Ｍ３２）は、電流（Ｉｒ−Ｉｐ）によって駆動ノードＬＱに生じた電圧値と所定閾値との大きさの比較結果に基づき、パワーオンリセット信号ＰＯＲを生成する。
【００５２】
よって、上記した電流の差分によれば、製造上のバラツキに伴う各トランジスタの閾値電圧の変動分が相殺される。従って、例え製造上のバラツキが生じていても、リセットを促す低電圧値ＶＬの状態からリセット解除を促す高電圧値ＶＨの状態に遷移するパワーオンリセット信号ＰＯＲを確実に生成することが可能となる。
【００５３】
更に、パワーオンリセット回路１３には、コンパレータ（Ｍ２２、Ｍ３２）の閾値電圧を調整するオフセット調整部ＣＴ１が設けられている。
【００５４】
オフセット調整部ＣＴ１は、電流源Ｇ２が生成した定電流に対応した調整電流Ｉｏ１を駆動ノードＬＱから引き抜くことにより、その分だけコンパレータ（Ｍ２２、Ｍ３２）の閾値電圧を相対的に高くする。すなわち、電流源Ｇ２で生成する定電流の電流量により、コンパレータ（Ｍ２２、Ｍ３２）の閾値電圧を調整するのである。
【００５５】
かかるオフセット調整部ＣＴ１による調整によれば、例えばリセット解除後、トランジスタＭ３２を確実にオン状態に維持させておくことが可能となる。よって、図３に示す時点ｔ１以降、パワーオンリセット信号ＰＯＲの電圧値を、確実にリセット解除を促す高電圧値ＶＨの状態に維持されるようになる。
【００５６】
図４は、レギュレータ１２及びパワーオンリセット回路１３の内部構成の他の一例を示す回路図である。尚、図４においては、パワーオンリセット回路１３に、第２のオフセット調整部ＣＴ２を新たに設けた点を除く他の構成は図２に示すものと同一である。
【００５７】
よって、以下にオフセット調整部ＣＴ２を中心に構成及び動作について説明する。
【００５８】
図４に示すように、オフセット調整部ＣＴ２は、ｎチャネルＭＯＳ型のトランジスタＭ３４及びＭ３５を有する。トランジスタＭ３４のドレイン端は駆動ノードＬＱに接続されている。トランジスタＭ３４のゲート端には、オフセット調整部ＣＴ１のトランジスタＭ２０及びＭ２１のゲート端と同様に、電流源Ｇ２で生成された一定電流が供給される。トランジスタＭ３４のソース端は、トランジスタＭ３５のドレイン端に接続されている。トランジスタＭ３５のソース端には接地電位ＶＳＳが印加されており、そのゲート端にはパワーオンリセット信号ＰＯＲが供給されている。
【００５９】
かかる構成により、オフセット調整部ＣＴ２では、パワーオンリセット信号ＰＯＲが低電圧値ＶＬの状態にある場合、つまり図３に示すリセット期間中はトランジスタＭ３５がオフ状態となる。よって、この間、オフセット調整部ＣＴ２は非活性化状態に設定され、パワーオンリセット回路１３は、実質的に図２に示す構成と等価な回路となる。
【００６０】
また、パワーオンリセット信号ＰＯＲが高電圧値ＶＨの状態にある場合、つまり図３に示す時点ｔ１以降においては、オフセット調整部ＣＴ２のトランジスタＭ３５がオン状態となる。これにより、電流源Ｇ２が生成した定電流に対応した電流量の調整電流Ｉｏ２がトランジスタＭ３４及びＭ３５を介して駆動ノードＬＱから引き抜かれる。
【００６１】
すなわち、オフセット調整部ＣＴ２は、リセット期間中は動作を停止しているもののリセット期間の終了直後から動作を開始し、調整電流Ｉｏ２によってコンパレータ（Ｍ２２、Ｍ３２）の閾値電圧を変更する。
【００６２】
よって、オフセット調整部ＣＴ２によれば、パワーオンリセット回路１３にヒステリシスを持たせることが可能となる。
【００６３】
また、リセット期間の終了後は、オフセット調整部ＣＴ１による調整電流Ｉｏ１と、オフセット調整部ＣＴ２による調整電流Ｉｏ２と、によってコンパレータ（Ｍ２２、Ｍ３２）の閾値電圧の調整が行われる。すなわち、オフセット調整部ＣＴ１だけでコンパレータ（Ｍ２２、Ｍ３２）の閾値電圧の調整を行う場合に比べて 、その調整幅を大きくすることが可能となる。
【００６４】
尚、図４に示す実施例では、 パワーオンリセット回路１３に２つのオフセット調整部ＣＴ１及びＣＴ２を設けているが、ＣＴ１及びＣＴ２のうちのオフセット調整部ＣＴ２だけをパワーオンリセット回路１３に設けるようにしても良い。この際、オフセット調整部ＣＴ２に、オフセット調整部ＣＴ１の電流源Ｇ２を設ける。
【００６５】
また、オフセット調整部ＣＴ１及びＣＴ２を用いることなく、確実に、図３に示すように低電圧値ＶＬの状態から高電圧値ＶＨの状態に遷移するパワーオンリセット信号ＰＯＲを生成できるのであれば、オフセット調整部ＣＴ１及びＣＴ２を設けなくても良い。
【００６６】
また、図２又は図４に示す実施例では、レギュレータ１２の差動対（Ｍ１２、Ｍ１３）として、ｎチャネルＭＯＳ型のトランジスタを採用しているが、ｐチャネルＭＯＳ型のトランジスタを採用しても良い。
【００６７】
また、パワーオンリセット回路１３では、レギュレータ１２のノードＬ１の電圧を、基準電圧ＶＲの電圧値を表す基準電圧信号Ｓ１として受けると共に、レギュレータ１２のノードＬｂの電圧を、定電源電圧ＶＤＣの電圧値を表す定電源電圧信号Ｓ２として受けている。
【００６８】
しかしながら、パワーオンリセット回路１３としては、基準電圧ＶＲ及び定電源電圧ＶＤＣを直接受けるような構成を採用しても良い。
【００６９】
要するに、半導体装置１００としては、以下のレギュレータ及びパワーオンリセット回路を含むものであれば良い。
【００７０】
すなわち、レギュレータ（１２）は、基準電圧（ＶＲ）を受け、電源投入に応じて当該基準電圧に対応した電圧値を有する定電源電圧（ＶＤＣ）を生成する。パワーオンリセット回路（１３）は、基準電圧及び定電源電圧に基づき、電源投入時点から所定期間に亘りリセットを促す第１の電圧値（ＶＬ）を有し、電源投入時点から所定期間経過後にリセット解除を促す第２の電圧値（ＶＨ）に遷移するパワーオンリセット信号（ＰＯＲ）を生成する。尚、パワーオンリセット回路（１３）は、以下の電流差取得部及びコンパレータを含む。電流差取得部（Ｍ０、Ｍ３１）は、基準電圧の電圧値に対応した第１の電流（Ｉｒ）を駆動ノード（ＬＱ）に供給すると共に、定電源電圧に対応した第２の電流（Ｉｐ）を駆動ノードから引き抜く。コンパレータ（Ｍ２２、Ｍ３２）は、駆動ノード（ＬＱ）の電圧値と閾値電圧との大きさの比較結果に基づきパワーオンリセット信号（ＰＯＲ）を得る。
【符号の説明】
【００７１】
１０      内部回路
１１      基準電圧生成部
１２      レギュレータ
１３      パワーオンリセット回路
１００    半導体装置
【図１】
2018170689.tif 000003
【図２】
2018170689.tif 000004
【図３】
2018170689.tif 000005
【図４】
2018170689.tif 000006