(57)【要約】【課題】トランジスタの閾値電圧をフレキシブルに調整することができる半導体装置を提供する。【解決手段】チャネル領域１０１ａ、並びにチャネル領域１０１ａを間に挟むソース領域１０３ｓ及びドレイン領域１０３ｄと、チャネル領域１０１ａ上のゲート絶縁膜１０４ａと、ゲート絶縁膜１０４ａ上のグラフェン膜１１１と、グラフェン膜１１１をドーピングするグラフェン膜１１１上のドーピング層１１２と、が含まれる。【選択図】図１
2018026428.tif 000002
【特許請求の範囲】
【請求項１】
チャネル領域、並びに前記チャネル領域を間に挟むソース領域及びドレイン領域と、
前記チャネル領域上のゲート絶縁膜と、
前記ゲート絶縁膜上のグラフェン膜と、
前記グラフェン膜をドーピングする前記グラフェン膜上のドーピング層と、
を有することを特徴とする半導体装置。
【請求項２】
前記ドーピング層を覆う保護膜を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ドーピング層は、２，３，５，６−テトラフルオロ−７，７，８，８−テトラシアノキノジメタン、３，６−ジフルオロ−２，５，７，７，８，８−ヘキサシアノキノジメタン、テトラシアノキノジメタン、２，５−ジフルオロ−テトラシアノキノジメタン、二酸化窒素、フッ化ペンタセン、ジアゾニウム塩、ベンジルビオロゲン若しくは塩化鉄若しくはこれらの任意の組み合わせ、又はポリエーテルイミド、フェロセン、コバルトセン若しくはテトラチアフルバレン若しくはこれらの任意の組み合わせを含むことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記ドーピング層は、前記グラフェン膜に接する官能基を備えた自己組織化単分子層を含むことを特徴とする請求項１又は２に記載の半導体装置。
【請求項５】
前記ドーピング層は、金属を含むことを特徴とする請求項１又は２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
大規模集積回路（large scale integrated circuit：ＬＳＩ）等の半導体装置の特性は、半導体装置に含まれるトランジスタの閾値電圧の影響を受ける。不純物を多量に含むポリシリコンゲートを含むトランジスタの閾値電圧は、チャネル領域のドーパントの濃度の制御により調整することができる。
【０００３】
しかし、ポリシリコンゲートは近年のトランジスタの微細化の要請に十分に対応できない。例えば、トランジスタが微細になるほど、ポリシリコンゲートの空乏化及び抵抗の高さが顕著になる。そこで、近年では、ポリシリコンゲートに代えて金属ゲートが用いられることがある。
【０００４】
しかしながら、金属ゲートを含む微細なトランジスタでは、チャネル領域のドーパントの濃度のゆらぎによる特性のばらつきが生じやすい。ドーパントの濃度を低くすることで上記の特性のばらつきを抑制することが可能である。しかし、ドーパントの濃度が低い場合、トランジスタの閾値電圧は主に金属ゲートの仕事関数に依存する。このため、閾値電圧をフレキシブルに調整することができない。また、閾値電圧が相違する複数のトランジスタを形成する場合、それらの間で金属ゲートの材料を異ならせる必要がある。例えば、ｎチャネルトランジスタの金属ゲート及びｐチャネルトランジスタの金属ゲートに同じ材料を用いることができない。更に、金属ゲートには、ゲート絶縁膜との界面での界面準位の形成及びゲート絶縁膜中への金属原子の拡散等の懸念がある。これらはトランジスタの特性に影響を及ぼし得るため、仮に所望の閾値電圧が得られるとしても、金属ゲートに用いることができない材料もある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−１５２９６９号公報
【特許文献２】国際公開第２０１５／０６８６５１号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、トランジスタの閾値電圧をフレキシブルに調整することができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
半導体装置の一態様には、チャネル領域、並びに前記チャネル領域を間に挟むソース領域及びドレイン領域と、前記チャネル領域上のゲート絶縁膜と、前記ゲート絶縁膜上のグラフェン膜と、前記グラフェン膜をドーピングする前記グラフェン膜上のドーピング層と、が含まれる。ここで、グラフェン膜とは、１又は２以上のグラフェンの単位層からなる膜をいう。
【発明の効果】
【０００８】
上記の半導体装置等によれば、適切なドーピング層が含まれているため、トランジスタの閾値電圧をフレキシブルに調整することができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る半導体装置を示す図である。
【図２】グラフェンの特性を示す図である。
【図３Ａ】第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３Ｂ】図３Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図４】第１の実施形態に係る半導体装置の製造方法を工程順に示す平面図である。
【図５】第１の実施形態におけるゲート電圧とドレイン電流との関係を示す図である。
【図６】第２の実施形態に係る半導体装置を示す図である。
【図７】第２の実施形態におけるゲート電圧とドレイン電流との関係を示す図である。
【図８】第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図９】自己組織化単分子層を含むドーピング層を準備する方法を工程順に示す模式図である。
【図１０】第３の実施形態に係る半導体装置を示す断面図である。
【図１１】第３の実施形態におけるゲート電圧とドレイン電流との関係を示す図である。
【図１２】第４の実施形態に係る半導体装置を示す断面図である。
【図１３】第５の実施形態に係る半導体装置を示す断面図である。
【発明を実施するための形態】
【００１０】
以下、実施形態について添付の図面を参照しながら具体的に説明する。
【００１１】
（第１の実施形態）
先ず、第１の実施形態について説明する。第１の実施形態は、電界効果トランジスタを含む半導体装置に関する。図１は、第１の実施形態に係る半導体装置を示す図である。図１（ａ）は断面図であり、図１（ｂ）は図１（ａ）中の一部の要素を示す平面図である。図１（ａ）は図１（ｂ）のＩ−Ｉ線に沿った断面を示す。
【００１２】
第１の実施形態に係る半導体装置１００では、図１（ａ）に示すように、第１導電型の半導体基板１０１に素子領域を区画する素子分離領域１０２が形成され、素子領域内に第２導電型のソース領域１０３ｓ及びドレイン領域１０３ｄが形成されている。半導体基板１０１のソース領域１０３ｓ及びドレイン領域１０３ｄの間の部分がチャネル領域１０１ａである。例えば、半導体基板１０１の導電型はｐ型であり、ソース領域１０３ｓ及びドレイン領域１０３ｄの導電型はｎ型である。半導体基板１０１上に絶縁膜１０４が形成されている。絶縁膜１０４にソース領域１０３ｓ上の開口部１０４ｓ及びドレイン領域１０３ｄ上の開口部１０４ｄが形成されている。絶縁膜１０４上にチャネル領域１０１ａ上方のグラフェン膜１１１が形成されている。グラフェン膜１１１は、１又は２以上のグラフェンの単位層からなる。絶縁膜１０４のチャネル領域１０１ａ及びグラフェン膜１１１に挟まれた部分がゲート絶縁膜１０４ａである。半導体基板１０１の導電型がｎ型、ソース領域１０３ｓ及びドレイン領域１０３ｄの導電型がｐ型であってもよい。
【００１３】
グラフェン膜１１１をドーピングするドーピング層１１２がグラフェン膜１１１上に形成されている。ドーピング層１１２は、例えば、２，３，５，６−テトラフルオロ−７，７，８，８−テトラシアノキノジメタン（Ｆ４−ＴＣＮＱ）、３，６−ジフルオロ−２，５，７，７，８，８−ヘキサシアノキノジメタン（Ｆ２-ＨＣＮＱ）、テトラシアノキノジメタン（ＴＣＮＱ）、２，５−ジフルオロ−テトラシアノキノジメタン（Ｆ２−ＴＣＮＱ）、二酸化窒素（ＮＯ2）、フッ化ペンタセン、ジアゾニウム塩、ベンジルビオロゲン若しくは塩化鉄又はこれらの任意の組み合わせを含む。ジアゾニウム塩として、４−（Ｎ，Ｎ−ジメチルアミノ）ベンゼンジアゾニウムテトラフルオロボラート（4-(N,N-Dimethylamino)benzenediazonium Tetrafluoroborate）及び４−ブロモベンゼンジアゾニウムテトラフルオロボラート（4-Bromobenzenediazonium Tetrafluoroborate）が例示される。ドーピング層１１２が、ポリエーテルイミド（ＰＥＩ）、フェロセン、コバルトセン若しくはテトラチアフルバレン（ＴＴＦ）又はこれらの任意の組み合わせを含んでいてもよい。
【００１４】
図１（ａ）及び（ｂ）に示すように、絶縁膜１０４上に開口部１０４ｓを通じてソース領域１０３ｓと接する金属膜１０５ｓ及び開口部１０４ｄを通じてドレイン領域１０３ｄと接する金属膜１０５ｄが形成されている。グラフェン膜１１１の上面は素子分離領域１０２上方でドーピング層１１２から露出している。そして、素子分離領域１０２上方で、グラフェン膜１１１に接する金属膜１０５ｇがグラフェン膜１１１上に形成されている。ドーピング層１１２を覆う保護膜１１３が半導体装置１００に含まれる。保護膜１１３は、例えばアルミナ膜である。金属膜１０５ｓの少なくとも一部、金属膜１０５ｄの少なくとも一部及び金属膜１０５ｇの少なくとも一部が保護膜１１３から露出している。金属膜１０５ｓ、金属膜１０５ｄ、金属膜１０５ｇは、それぞれソースコンタクト電極、ドレインコンタクト電極、ゲートコンタクト電極として用いられる。
【００１５】
ここで、グラフェンの特性について説明する。グラフェンが金属的な性質を示す一方で、図２に示すように、グラフェンの状態密度はフェルミ準位付近で小さい。このため、グラフェンをドーピングすることにより仕事関数の値を自由に変化させることができる。グラフェンの状態密度とディラック点からのエネルギー差との関係は以下の式で与えられる。ここで、Ｅはエネルギー、ｖFはフェルミ速度（１×１０6ｍ／ｓ）、ｈはプランク定数、ＥDiracはディラック点の位置である。
【００１６】
【数１】
2018026428.tif 000003
【００１７】
例えば、この式から、フェルミ準位が丁度ディラック点にある場合、１０12ｃｍ-2の電子でグラフェンをドーピングすることで仕事関数が１２０ｍｅＶ程度変化することが算出される。
【００１８】
第１の実施形態では、ドーピング層１１２が、それが含有する材料及び量に応じてグラフェン膜１１１をドーピングする。従って、グラフェン膜１１１の仕事関数を自由に変化させ、トランジスタの閾値電圧をフレキシブルに調整することができる。また、ゲート絶縁膜１０４ａにグラフェン膜１１１が接するため、金属ゲートが用いられた場合に懸念される界面準位の形成を回避できる。また、グラフェン膜１１１はドーピング層１１２に含まれる原子のゲート絶縁膜１０４ａへの拡散を防止する。従って、このような拡散に伴うゲート絶縁膜１０４ａの特性の変動を回避できる。
【００１９】
次に、第１の実施形態に係る半導体装置１００の製造方法について説明する。図３Ａ乃至図３Ｂは、第１の実施形態に係る半導体装置１００の製造方法を工程順に示す断面図であり、図４は、第１の実施形態に係る半導体装置１００の製造方法を工程順に示す平面図である。
【００２０】
先ず、図３Ａ（ａ）に示すように、半導体基板１０１にｐ型不純物をイオン注入して半導体基板１０１の導電型をｐ型とし、素子分離領域１０２を形成し、素子領域内にｎ型不純物をイオン注入してソース領域１０３ｓ及びドレイン領域１０３ｄを形成する。次いで、半導体基板１０１の表面に絶縁膜１０４を形成する。絶縁膜１０４は、例えば熱酸化により形成することができる。
【００２１】
その後、図３Ａ（ｂ）に示すように、絶縁膜１０４上にグラフェン膜１１１を設ける。グラフェン膜１１１は、例えば成長基板上へのグラフェン膜の成長及び絶縁膜１０４上への転写により設けることができる。
【００２２】
続いて、図３Ａ（ｃ）及び図４（ａ）に示すように、グラフェン膜１１１をパターニングする。グラフェン膜１１１は、例えばフォトリソグラフィ技術及びエッチング技術によりパターニングすることできる。エッチング技術としては、例えば酸素プラズマを用いたリアクティブイオンエッチング（reactive ion etching：ＲＩＥ）が挙げられる。
【００２３】
次いで、図３Ａ（ｄ）に示すように、絶縁膜１０４をパターニングして開口部１０４ｓ及び開口部１０４ｄを形成する。絶縁膜１０４は、例えばフォトリソグラフィ技術及びエッチング技術によりパターニングすることできる。
【００２４】
その後、図３Ｂ（ｅ）及び図４（ｂ）に示すように、開口部１０４ｓを通じてソース領域１０３ｓと接する金属膜１０５ｓ、開口部１０４ｄを通じてドレイン領域１０３ｄと接する金属膜１０５ｄ、及び素子分離領域１０２上方でグラフェン膜１１１に接する金属膜１０５ｇを形成する。金属膜１０５ｓ、金属膜１０５ｄ及び金属膜１０５ｇの形成では、例えば、これらを形成する予定の領域を露出するマスクを形成し、真空蒸着法により金属膜を形成し、マスクをその上の金属膜と共に除去する。すなわち、金属膜１０５ｓ、金属膜１０５ｄ及び金属膜１０５ｇはリフトオフ法により形成することができる。金属膜の形成では、例えば、厚さがのＴｉ膜を形成し、その上に厚さが２００ｎｍのＡｕ膜を形成する。
【００２５】
続いて、図３Ｂ（ｆ）及び図４（ｃ）に示すように、グラフェン膜１１１上にドーピング層１１２を形成する。ドーピング層１１２の形成では、例えば、Ｆ４−ＴＣＮＱを真空蒸着する。トルエン等の溶媒にＦ４−ＴＣＮＱを溶解させたＦ４−ＴＣＮＱ溶液をスピンコートすることによりドーピング層１１２を形成してもよい。Ｆ４−ＴＣＮＱ溶液を滴下することによりドーピング層１１２を形成してもよい。トランジスタの閾値電圧に応じてドーピング層１１２の厚さを調整する。
【００２６】
次いで、図３Ｂ（ｇ）に示すように、ドーピング層１１２を覆う保護膜１１３を形成し、保護膜１１３に、金属膜１０５ｓの少なくとも一部、金属膜１０５ｄの少なくとも一部及び金属膜１０５ｇの少なくとも一部を露出する開口部を形成する。保護膜としては、例えば原子層堆積（atomic layer deposition：ＡＬＤ）法により形成することができる。
【００２７】
このようにして第１の実施形態に係る半導体装置１００を製造することができる。
【００２８】
ここで、本願発明者が行った実験について説明する。この実験では、ドーピング層１１２の厚さを異ならせた３種類の半導体装置１００を製造した。ドーピング層１１２の形成では、トルエンを溶媒とし濃度が０．０５ｍＭのＦ４−ＴＣＮＱ溶液を準備し、このＦ４−ＴＣＮＱ溶液を面積が約１ｃｍ2の領域に面積に滴下し、Ｆ４−ＴＣＮＱ溶液を乾燥させた。この際に、Ｆ４−ＴＣＮＱ溶液の滴下量（１０μｌ、４０μｌ、７０μｌ）でドーピング層１１２の厚さを調整した。参考のために、ドーピング層１１２を形成しない参考例の半導体装置も製造した。そして、これら半導体装置のゲート電圧とドレイン電流との関係を求めた。この結果を図５に示す。図５に示すように、ドーピング層１１２を含む半導体装置１００の閾値電圧は、参考例の半導体装置の閾値電圧から約３００ｍｅＶ変化していた。また、Ｆ４−ＴＣＮＱ溶液の滴下量に応じて、つまりドーピング層１１２の厚さに応じて閾値電圧が変化した。本実験では１０μｌの滴下量でもＦ４−ＴＣＮＱが十分堆積されていたため、閾値電圧の滴下量に応じた変化は比較的小さかった。しかし、滴下量をさらに小さくなる方向に変化させれば、様々な閾値のトランジスタが実現可能である。
【００２９】
ドーピング層１１２が、Ｆ４−ＴＣＮＱ、Ｆ２-ＨＣＮＱ、ＴＣＮＱ、Ｆ２−ＴＣＮＱ、ＮＯ2、フッ化ペンタセン、ジアゾニウム塩、ベンジルビオロゲン若しくは塩化鉄又はこれらの任意の組み合わせを含む場合、半導体装置１００の閾値電圧は、ドーピング層１１２を含まない参考例の閾値電圧から正側にシフトする。一方、ドーピング層１１２が、ＰＥＩ、フェロセン、コバルトセン若しくはＴＴＦ又はこれらの任意の組み合わせを含む場合、半導体装置１００の閾値電圧は、ドーピング層１１２を含まない参考例の閾値電圧から負側にシフトする。
【００３０】
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態は、電界効果トランジスタを含む半導体装置に関する。図６は、第２の実施形態に係る半導体装置を示す図である。図６（ａ）は断面図であり、図６（ｂ）は図６（ａ）中の一部の要素を示す模式図である。
【００３１】
図６（ａ）に示すように、第２の実施形態に係る半導体装置２００には、第１の実施形態におけるドーピング層１１２に代えて、基部２２０及び自己組織化単分子層（self-assembled monolayer：ＳＡＭ）２３０を含むドーピング層２１２が含まれる。自己組織化単分子層２３０には、図６（ｂ）に示すように、骨格部２３１及び官能基２３２が含まれており、官能基２３２がグラフェン膜１１１に接するようにドーピング層２１２が配置されている。官能基２３２は、例えばＮＨ2基、ＮＨ（ＣＨ3）基、Ｎ（ＣＨ3）2基、ＣＦ3基又はＣＯＯＨ基である。基部２２０は、例えばアルミナからなる。そして、ドーピング層２１２が保護膜１１３に覆われている。他の構成は第１の実施形態と同様である。
【００３２】
第２の実施形態では、グラフェン膜１１１に官能基２３２が接しているため、グラフェン膜１１１中に電荷が発生する。つまり、ドーピング層２１２によりグラフェン膜１１１がドーピングされる。官能基２３２がＮＨ2基、ＮＨ（ＣＨ3）基又はＮ（ＣＨ3）2基である場合、グラフェン膜１１１中に電子が発生し、官能基２３２がＣＦ3基又はＣＯＯＨ基である場合、グラフェン膜１１１中に正孔が発生する。従って、第１の実施形態と同様に、グラフェン膜１１１の仕事関数を自由に変化させ、トランジスタの閾値電圧をフレキシブルに調整することができる。また、界面準位の形成及びゲート絶縁膜１０４ａへの異物の拡散を回避することもできる。
【００３３】
図７は、第２の実施形態におけるゲート電圧とドレイン電流との関係を示す図である。官能基２３２がＮ（ＣＨ3）2基である場合、グラフェン膜１１１中に電子が発生するため、ドーピング層２１２を含まない参考例よりも閾値電圧が負側にシフトする。
【００３４】
次に、第２の実施形態に係る半導体装置２００の製造方法について説明する。図８は、第２の実施形態に係る半導体装置２００の製造方法を工程順に示す断面図である。
【００３５】
先ず、図８（ａ）に示すように、第１の実施形態と同様にして、金属膜１０５ｓ、金属膜１０５ｄ及び金属膜１０５ｇの形成までの処理を行う。また、ドーピング層２１２を準備する。図９は、ドーピング層２１２を準備する方法を工程順に示す模式図である。
【００３６】
ドーピング層２１２の準備では、先ず、図９（ａ）に示すように、支持基板２４０上にアルミナの基部２２０を形成する。支持基板２４０として、ニッケル箔、銅箔、ニッケル膜及び銅膜が例示される。表面にシリコン酸化膜が形成されたシリコン基板を準備し、シリコン酸化膜上に厚さが２００ｎｍ程度のアルミニウム膜を形成したものを支持基板２４０として用いてもよい。アルミナの基部２２０は、例えば前駆体としてのトリメチルアルミニウム（ＴＭＡ）及び水を用いたＡＬＤ法により形成することができる。基部２２０の厚さは、例えば２０ｎｍ程度とする。
【００３７】
基部２２０の形成後、図９（ｂ）に示すように、基部２２０上に自己組織化単分子層２３０を形成する。自己組織化単分子層２３０の形成では、自己組織化単分子層２３０の前駆体を入れた開放容器並びに支持基板２４０及び基部２２０の積層体を、グローブボックス内の密閉容器中に大気圧下で封入する。封入後、密閉容器を電気炉内に置いて加熱する。例えば、加熱時間は数時間とし、加熱温度は１００℃程度とする。この加熱により、自己組織化単分子層２３０が形成される。加熱後、密閉容器を開封し、自己組織化単分子層２３０が形成された積層体の洗浄を行う。この洗浄では、エタノールを用いた洗浄、トルエンを用いた洗浄、水酸化カリウムを用いた洗浄及び硝酸を用いた洗浄を、それぞれ１０分間程度行い、更に純水を用いた洗浄を行う。洗浄後、窒素（Ｎ2）ブロー処理を行う。このようにして、ドーピング層２１２を準備することができる。
【００３８】
金属膜１０５ｓ、金属膜１０５ｄ及び金属膜１０５ｇの形成並びにドーピング層２１２の準備の完了後、図８（ｂ）に示すように、官能基２３２がグラフェン膜１１１に接するようにして、支持基板２４０及びドーピング層２１２の積層体をグラフェン膜１１１上に設ける。
【００３９】
次いで、図８（ｃ）に示すように、支持基板２４０を除去する。支持基板２４０としてニッケル箔が用いられている場合、支持基板２４０は塩酸で除去することができる。
【００４０】
その後、第１の実施形態と同様にして、保護膜１１３の形成以降の処理を行う。このようにして第２の実施形態に係る半導体装置２００を製造することができる。
【００４１】
自己組織化単分子層２３０の前駆体としては、例えば、Ｎ−ジメチル−３−アミノプロピルメトキシシラン、３−アミノプロピルトリメトキシ（エトキシ）シラン、Ｎ−メチル−３−アミノプロピルメトキシシラン、フッ化アルキルシラン、又はカルボン酸アルキルシランが用いられる。フッ化アルキルシランとして、トリメトキシ（１Ｈ，１Ｈ，２Ｈ，２Ｈ−ヘプタデカフルオロデシル）シラン（heptadecafluoro-1,1,2,2-tetrahydro-decyl-1-trimethoxysilane）及びトリエトキシトリデカフルオロオクチルシランが例示される。Ｎ−ジメチル−３−アミノプロピルメトキシシランが用いられた場合、官能基２３２はＮ（ＣＨ3）2基となり、３−アミノプロピルトリメトキシ（エトキシ）シランが用いられた場合、官能基２３２はＮＨ2基となり、Ｎ−メチル−３−アミノプロピルメトキシシランが用いられた場合、官能基２３２はＮＨ（ＣＨ3）基となる。フッ化アルキルシランが用いられた場合、官能基２３２はＣＦ3基となり、カルボン酸アルキルシランが用いられた場合、官能基２３２はＣＯＯＨ基となる。自己組織化単分子層の形成方法は、例えば「H. Sugimura et al., Surf. Interf. Anal. 34, 550 (2002)」に詳しく説明されている。
【００４２】
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態は、電界効果トランジスタを含む半導体装置に関する。図１０は、第３の実施形態に係る半導体装置を示す断面図である。
【００４３】
図１０に示すように、第３の実施形態に係る半導体装置３００には、第１の実施形態におけるドーピング層１１２に代えて、ドーピング層３１２が含まれる。ドーピング層３１２は、例えば、白金、金、銀、銅、スカンジウム、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、亜鉛、アルミニウム、イットリウム、ジルコニウム、ニオブ、モリブデン、ルテニウム、ロジウム、パラジウム、ハフニウム、タンタル、タングステン、オスニウム、イリジウム等の金属を含む。ドーピング層３１２は、金属単体の１又は２以上の膜を含んでいてもよく、合金の１又は２以上の膜を含んでいてもよく、これらの両方を含んでいてもよい。他の構成は第１の実施形態と同様である。
【００４４】
第３の実施形態では、グラフェン膜１１１に金属を含むドーピング層３１２が接しているため、金属の仕事関数に応じた電荷の移動が生じる。つまり、ドーピング層３１２によりグラフェン膜１１１がドーピングされる。従って、第１の実施形態と同様に、グラフェン膜１１１の仕事関数を自由に変化させ、トランジスタの閾値電圧をフレキシブルに調整することができる。また、ゲート絶縁膜１０４ａとドーピング層３１２との間にグラフェン膜１１１が介在するため、界面準位の状態はほとんど変化せず、ドーピング層３１２からゲート絶縁膜１０４ａへの金属原子の拡散を回避することもできる。
【００４５】
図１１は、第３の実施形態におけるゲート電圧とドレイン電流との関係を示す図である。ドーピング層３１２が白金膜である場合、グラフェン膜１１１中に正孔が発生するため、ドーピング層３１２を含まない参考例よりも閾値電圧が正側にシフトする。
【００４６】
第３の実施形態では、金属膜１０５ｇを省略して、ドーピング層３１２の一部をゲートコンタクト電極として用いてもよい。金属膜１０５ｇにバルク状の膜が用いられてもよく、金属ナノ粒子の集合体が用いられてもよい。
【００４７】
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態は、電界効果トランジスタを含む半導体装置に関する。図１２は、第４の実施形態に係る半導体装置を示す断面図である。
【００４８】
図１２に示すように、第４の実施形態に係る半導体装置４００には、第１の実施形態におけるドーピング層１１２に代えて、開口部４１２ａが形成されたドーピング層４１２が含まれる。そして、保護膜１１３の一部が開口部４１２ａを通じてグラフェン膜１１１に接している。ドーピング層４１２には、例えば、ドーピング層１１２、２１２又は３１２と同様の材料が用いられる。他の構成は第１の実施形態と同様である。
【００４９】
第４の実施形態によっても、ドーピング層４１２の材料に応じて第１、第２又は第３の実施形態と同様の効果が得られる。第４の実施形態では、ドーピング層４１２に開口部４１２ａが形成されているため、開口部４１２ａが形成されていない場合とは異なる閾値電圧が得られる。つまり、ドーピング層４１２の材料が共通していても、ドーピング層４１２の面密度を変化させることで閾値電圧を調整できる。
【００５０】
開口部４１２ａは、例えばエッチングにより形成することができる。ドーピング層４１２にドーピング層２１２のように自己組織化単分子層が含まれる場合、自己組織化単分子層の成長サイトを制御することで開口部４１２ａを形成することもできる。ドーピング層４１２に金属ナノ粒子が用いられる場合、金属ナノ粒子の個数密度が低ければ金属ナノ粒子同士の隙間が開口部４１２ａに相当し得る。
【００５１】
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態は、電界効果トランジスタを含む半導体装置に関する。図１３は、第５の実施形態に係る半導体装置を示す断面図である。
【００５２】
図１３に示すように、第５の実施形態に係る半導体装置５００には、第１の実施形態におけるドーピング層１１２に代えて、ドーピング層５１２が含まれ、このドーピング層５１２の上にグラフェン膜１１１及びドーピング層５１２の組が設けられている。つまり、半導体装置５００には、グラフェン膜１１１及びドーピング層５１２が２組含まれる。ドーピング層５１２には、例えば、ドーピング層１１２、２１２又は３１２と同様の材料が用いられる。他の構成は第１の実施形態と同様である。
【００５３】
第５の実施形態によっても、ドーピング層５１２の材料に応じて第１、第２又は第３の実施形態と同様の効果が得られる。第５の実施形態では、２つのドーピング層５１２のうちチャネルに近いドーピング層５１２がグラフェン膜１１１に挟まれているため、ドーパントが不安定であっても、当該ドーパントの変成及び離脱を抑制しやすい。また、２つのグラフェン膜１１１が含まれているため、グラフェン膜１１１の数が１つの場合よりもゲート抵抗を低減することができる。更に、グラフェン膜１１１及びドーピング層５１２が２組含まれるため、１組のみ含まれる場合とは異なる閾値電圧が得られることがある。グラフェン膜１１１及びドーピング層５１２の組の数は限定されず、３組以上であってもよい。ドーピング層５１２の材料が共通していても、グラフェン膜１１１及びドーピング層５１２の組の数を変化させることで閾値電圧を調整できる場合がある。
【００５４】
チャネル領域、ソース領域及びドレイン領域の材料はバルク半導体でなくてもよい。例えば、二次元半導体材料がチャネル領域、ソース領域及びドレイン領域に用いられてもよい。チャネル領域、ソース領域及びドレイン領域が薄膜トランジスタ（thin film transistor：ＴＦＴ）に含まれていてもよい。
【００５５】
いずれの実施形態においても、グラフェン膜に含まれる単位層数は限定されない。
【００５６】
以下、本発明の諸態様を付記としてまとめて記載する。
【００５７】
（付記１）
チャネル領域、並びに前記チャネル領域を間に挟むソース領域及びドレイン領域と、
前記チャネル領域上のゲート絶縁膜と、
前記ゲート絶縁膜上のグラフェン膜と、
前記グラフェン膜をドーピングする前記グラフェン膜上のドーピング層と、
を有することを特徴とする半導体装置。
【００５８】
（付記２）
前記ドーピング層を覆う保護膜を有することを特徴とする付記１に記載の半導体装置。
【００５９】
（付記３）
前記ドーピング層は、２，３，５，６−テトラフルオロ−７，７，８，８−テトラシアノキノジメタン、３，６−ジフルオロ−２，５，７，７，８，８−ヘキサシアノキノジメタン、テトラシアノキノジメタン、２，５−ジフルオロ−テトラシアノキノジメタン、二酸化窒素、フッ化ペンタセン、ジアゾニウム塩、ベンジルビオロゲン若しくは塩化鉄若しくはこれらの任意の組み合わせ、又はポリエーテルイミド、フェロセン、コバルトセン若しくはテトラチアフルバレン若しくはこれらの任意の組み合わせを含むことを特徴とする付記１又は２に記載の半導体装置。
【００６０】
（付記４）
前記ドーピング層は、前記グラフェン膜に接する官能基を備えた自己組織化単分子層を含むことを特徴とする付記１又は２に記載の半導体装置。
【００６１】
（付記５）
前記官能基は、ＮＨ2基、ＮＨ（ＣＨ3）基、Ｎ（ＣＨ3）2基、ＣＦ3基又はＣＯＯＨ基であることを特徴とする付記４に記載の半導体装置。
【００６２】
（付記６）
前記ドーピング層は、金属を含むことを特徴とする付記１又は２に記載の半導体装置。
【００６３】
（付記７）
前記ドーピング層は、白金、金、銀、銅、スカンジウム、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、亜鉛、アルミニウム、イットリウム、ジルコニウム、ニオブ、モリブデン、ルテニウム、ロジウム、パラジウム、ハフニウム、タンタル、タングステン、オスニウム若しくはイリジウム又はこれらの任意の組み合わせを含むことを特徴とする付記６に記載の半導体装置。
【００６４】
（付記８）
前記ドーピング層に開口部が形成され、
前記保護膜は前記開口部を通じて前記グラフェン膜に接していることを特徴とする付記２乃至７のいずれか１項に記載の半導体装置。
【００６５】
（付記９）
前記グラフェン膜はグラフェンの１つの単位層から構成されることを特徴とする付記１乃至８のいずれか１項に記載の半導体装置。
【００６６】
（付記１０）
前記ドーピング層上の第２のグラフェン膜と、
前記第２のグラフェン膜上の第２のドーピング層と、
を有することを特徴とする付記１乃至９のいずれか１項に記載の半導体装置。
【符号の説明】
【００６７】
１００、２００、３００、４００、５００：半導体装置
１０１ａ：チャネル領域
１０３ｓ：ソース領域
１０３ｄ：ドレイン領域
１０４ａ：ゲート絶縁膜
１１１：グラフェン膜
１１２、２１２、３１２、４１２、５１２：グラフェン膜
【図１】
2018026428.tif 000004
【図２】
2018026428.tif 000005
【図３Ａ】
2018026428.tif 000006
【図３Ｂ】
2018026428.tif 000007
【図４】
2018026428.tif 000008
【図５】
2018026428.tif 000009
【図６】
2018026428.tif 000010
【図７】
2018026428.tif 000011
【図８】
2018026428.tif 000012
【図９】
2018026428.tif 000013
【図１０】
2018026428.tif 000014
【図１１】
2018026428.tif 000015
【図１２】
2018026428.tif 000016
【図１３】
2018026428.tif 000017