(57)【要約】【課題】画素領域の部分読み出しが可能な光電変換装置において、読み出し領域の設定の自由度及び読み出し領域毎の読み出しの制御性を向上しうる光電変換装置及びその駆動方法を提供する。【解決手段】複数の画素が複数行及び複数列に渡って配された画素領域と、対応する行の画素に接続された複数の制御線と、対応する列の画素に接続された複数の出力線と、複数の制御線に画素を制御する制御信号を供給する画素制御部と、複数の出力線に出力された信号を選択して出力する信号処理部とを有し、画素領域は、行及び列が連続するブロックによって各々が構成される複数の読み出し領域を含み、少なくとも１つの行に、複数の読み出し領域のうちの第１の読み出し領域を構成するブロックの画素及び第２の読み出し領域を構成するブロックの画素の両方が含まれ、画素制御部及び信号処理部は、読み出し領域毎に画素の信号を順次読み出すように構成されている。【選択図】図４
2018191041.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部をそれぞれ含む複数の画素が複数行及び複数列に渡って配された画素領域と、
それぞれが対応する行に配された前記画素に接続された複数の制御線と、
それぞれが対応する列に配された前記画素に接続された複数の出力線と、
前記複数の制御線に接続され、前記複数の制御線に前記画素を制御する制御信号を供給する画素制御部と、
前記複数の出力線に接続され、前記複数の出力線に出力された信号を選択して出力する信号処理部と、を有し、
前記画素領域は、行及び列が連続するブロックによって各々が構成される複数の読み出し領域を含み、
前記複数行のうちの少なくとも１つの行に、前記複数の読み出し領域のうちの第１の読み出し領域を構成するブロックの画素、および、前記複数の読み出し領域のうちの第２の読み出し領域を構成するブロックの画素の両方が含まれ、
前記画素制御部及び前記信号処理部は、前記読み出し領域毎に前記画素の信号を順次読み出すように構成されている
ことを特徴とする光電変換装置。
【請求項２】
前記画素制御部及び前記信号処理部は、前記少なくとも１つの行に含まれる前記第１の読み出し領域を構成するブロックの画素の信号の読み出し動作と、前記少なくとも１つの行に含まれる前記第２の読み出し領域を構成するブロックの画素の信号の読み出し動作との間に、前記少なくとも１つの行とは別の行であって、前記第１の読み出し領域を構成するブロックの画素の信号を読み出す
ことを特徴とする請求項１記載の光電変換装置。
【請求項３】
前記画素制御部及び前記信号処理部は、前記複数の読み出し領域の読み出し順序を切り替え可能に構成されている
ことを特徴とする請求項１又は２記載の光電変換装置。
【請求項４】
前記複数の読み出し領域のうち最初に読み出される読み出し領域は、前記画素領域の中央部を含む読み出し領域である
ことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
【請求項５】
前記複数の読み出し領域は、前記画素領域の中央部を含む第１読み出し領域と、前記画素領域の前記中央部に対して対称の位置に配された第２読み出し領域及び第３読み出し領域とを含む
ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
【請求項６】
前記第１読み出し領域は、前記第２読み出し領域及び前記第３読み出し領域よりも広い
ことを特徴とする請求項５記載の光電変換装置。
【請求項７】
前記第１読み出し領域と、前記第２読み出し領域及び前記第３読み出し領域との境界は、隣接している
ことを特徴とする請求項５又は６記載の光電変換装置。
【請求項８】
各行に、前記読み出し領域の数に応じた数の前記制御線が配されている
ことを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。
【請求項９】
前記画素制御部は、前記複数の読み出し領域の各々に対応した複数の第１走査回路を含む
ことを特徴とする請求項１乃至８のいずれか１項に記載の光電変換装置。
【請求項１０】
前記信号処理部は、前記複数の読み出し領域の各々に対応した複数の第２走査回路を含む
ことを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
【請求項１１】
複数行及び複数列に渡って配され、各々が光電変換部を含む複数の画素と、前記複数行の各々に設けられ、対応する行に配された前記画素に接続された複数の制御線と、前記複数列の各々に設けられ、対応する列に配された前記画素に接続された複数の出力線と、を有する画素領域を有し、前記画素領域に、行及び列が連続するブロックによって各々が構成される複数の読み出し領域であって、前記複数行のうちの少なくとも１つの行に２つ以上の前記読み出し領域が配された複数の読み出し領域が定義された光電変換装置の駆動方法であって、
前記読み出し領域毎に、それぞれの前記読み出し領域に対応する前記制御線及び前記出力線を走査し、前記画素の信号を順次読み出す
ことを特徴とする光電変換装置の駆動方法。
【請求項１２】
前記複数の読み出し領域は、前記画素領域の中央部を含む第１読み出し領域と、前記画素領域の前記中央部に対して対称の位置に配された第２読み出し領域及び第３読み出し領域とを含み、
前記複数の読み出し領域のうち最初に読み出される読み出し領域は、前記第１読み出し領域である
ことを特徴とする請求項１１記載の光電変換装置の駆動方法。
【請求項１３】
請求項１乃至１０のいずれか１項に記載の光電変換装置と、
被写体の光学像を画像信号として出力する固体撮像装置と、
前記光電変換装置の出力信号に基づき、前記被写体までの距離を算出する演算部と、
前記演算部で算出された前記距離に基づき、前記被写体の前記光学像が前記固体撮像装置の撮像面に合焦するように光学系を制御する制御信号を出力する制御部と
を有することを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置及びその駆動方法に関する。
【背景技術】
【０００２】
光電変換素子を２次元に配列したＸ―Ｙアドレス型の光電変換装置は、一眼レフデジタルカメラやビデオカメラの撮像素子として広く使用されている。特に、ＣＭＯＳ型の光電変換装置は、高集積化や高機能化に向いているため、撮像以外の用途にも用いられている。一例としては、自動焦点検出や自動露出検出に適した信号読み出しを行う光電変換装置が知られている。
【０００３】
特許文献１には、ＡＥ（Automatic Exposure：自動露光）やＡＦ（Automatic Focus：自動焦点）のために必要な領域の光電変換素子からの信号を選択的に読み出すことが可能な固体撮像装置が記載されている。また、特許文献２には、読み出す画素を複数のグループに分け、グループ毎に読み出しを行う撮像装置が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−２０９５０９号公報
【特許文献２】特開２０１２−１２４８００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の固体撮像装置では、複数の領域の光電変換素子からの信号を読み出す場合において、これら領域が行を共有する場合、行の選択と読み出しは同時に行われるため、特定の領域を高速に読み出すには限界があった。また、領域毎に光電変換素子の蓄積制御を行うことはできなかった。また、特許文献２に記載の撮像装置では、分割したグループ毎に読み出しを行っているが、これらグループが行を共有する場合については考慮されていなかった。
【０００６】
本発明の目的は、画素領域内における読み出し領域の設定の自由度及び読み出し領域毎の読み出しの制御性を向上しうる光電変換装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、光電変換部をそれぞれ含む複数の画素が複数行及び複数列に渡って配された画素領域と、それぞれが対応する行に配された前記画素に接続された複数の制御線と、それぞれが対応する列に配された前記画素に接続された複数の出力線と、前記複数の制御線に接続され、前記複数の制御線に前記画素を制御する制御信号を供給する画素制御部と、前記複数の出力線に接続され、前記複数の出力線に出力された信号を選択して出力する信号処理部と、を有し、前記画素領域は、行及び列が連続するブロックによって各々が構成される複数の読み出し領域を含み、前記複数行のうちの少なくとも１つの行に、前記複数の読み出し領域のうちの第１の読み出し領域を構成するブロックの画素、および、前記複数の読み出し領域のうちの第２の読み出し領域を構成するブロックの画素の両方が含まれ、前記画素制御部及び前記信号処理部は、前記読み出し領域毎に前記画素の信号を順次読み出すように構成されている光電変換装置が提供される。
【０００８】
また、本発明の他の一観点によれば、複数行及び複数列に渡って配され、各々が光電変換部を含む複数の画素と、前記複数行の各々に設けられ、対応する行に配された前記画素に接続された複数の制御線と、前記複数列の各々に設けられ、対応する列に配された前記画素に接続された複数の出力線と、を有する画素領域を有し、前記画素領域に、行及び列が連続するブロックによって各々が規定される複数の読み出し領域であって、前記複数行のうちの少なくとも１つの行に２つ以上の前記読み出し領域が配された複数の読み出し領域が定義された光電変換装置の駆動方法であって、前記読み出し領域毎に、それぞれの前記読み出し領域に対応する前記制御線及び前記出力線を走査し、前記画素の信号を順次読み出す光電変換装置の駆動方法が提供される。
【発明の効果】
【０００９】
本発明によれば、画素領域内における読み出し領域の設定の自由度及び読み出し領域毎の読み出しの制御性を向上し、特定の読み出し領域の画素を高速に読み出すことができる。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態による光電換装置の概略構成を示すブロック図である。
【図２】第１実施形態による光電変換装置の画素の構成例を示す回路図である。
【図３】第１実施形態による光電変換装置の駆動方法を示す概略図である。
【図４】第２実施形態による光電変換装置及びその駆動方法を示す概略図である。
【図５】第２実施形態による光電変換装置の各部の構成例を示すブロック図である。
【図６】第２実施形態による光電変換装置の画素領域の構成例を示す図である。
【図７】第３実施形態による撮像システムの概略構成を示すブロック図である。
【発明を実施するための形態】
【００１１】
［第１実施形態］
本発明の第１実施形態による光電変換装置及びその駆動方法について、図１乃至図３を用いて説明する。
【００１２】
図１は、本実施形態による光電換装置の概略構成を示すブロック図である。図２は、本実施形態による光電変換装置の画素の構成例を示す回路図である。図３は、本実施形態による光電変換装置の駆動方法を示す概略図である。
【００１３】
本実施形態による光電変換装置１００は、図１に示すように、画素領域１０と、行選択回路２０と、読み出し回路３０と、列選択回路４０と、出力回路５０と、制御回路６０とを有している。
【００１４】
画素領域１０には、複数行及び複数列に渡って行列状に配された複数の画素Ｐが設けられている。それぞれの画素Ｐは、入射光をその光量に応じた電荷に変換する光電変換素子を含む。画素領域１０に配される画素アレイの行数及び列数は、特に限定されるものではない。
【００１５】
画素領域１０の画素アレイの各行には、行方向（図１において横方向）に延在して、制御線１４が配されている。制御線１４は、行方向に並ぶ画素Ｐに接続され、これら画素Ｐに共通の信号線をなしている。また、画素領域１０の画素アレイの各列には、列方向（図１において縦方向）に延在して、出力線１６が配されている。出力線１６は、列方向に並ぶ画素Ｐにそれぞれ接続され、これら画素Ｐに共通の信号線をなしている。
【００１６】
各行の制御線１４は、行選択回路２０に接続されている。行選択回路２０は、それぞれの画素Ｐから信号を読み出す際に画素Ｐ内の読み出し回路を駆動するための制御信号を、画素アレイの行毎に設けられた制御線１４を介して画素Ｐに供給する駆動回路である。行選択回路２０は、シフトレジスタやアドレスデコーダを用いて構成することができる。画素Ｐから読み出された信号は、画素アレイの列毎に設けられた出力線１６を介して読み出し回路３０に入力される。
【００１７】
読み出し回路３０は、画素Ｐから読み出された信号に対して所定の処理、例えば、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）処理や、増幅処理等の信号処理を実施する回路部である。読み出し回路３０は、信号保持部、ＣＤＳ回路、列アンプ等を含み得る。
【００１８】
列選択回路４０は、読み出し回路３０において処理された信号を列単位で順次、出力回路５０に転送するための制御信号を、読み出し回路３０に供給する回路部である。列選択回路４０は、シフトレジスタやアドレスデコーダを用いて構成することができる。出力回路５０は、バッファアンプや差動増幅器などから構成され、列選択回路４０によって選択された列の信号を増幅して出力するための回路部である。
【００１９】
なお、本明細書では、行選択回路２０をその機能面に着目して、画素制御部と呼ぶことがある。また、読み出し回路３０、列選択回路４０及び出力回路５０を包括して信号処理部と呼ぶことがある。
【００２０】
制御回路６０は、行選択回路２０、読み出し回路３０及び列選択回路４０に、それらの動作やタイミングを制御する制御信号を供給するための回路部である。行選択回路２０、読み出し回路３０及び列選択回路４０に供給する制御信号の一部又は総ては、光電変換装置１００の外部から供給してもよい。
【００２１】
図２は、画素領域１０を構成する画素回路の一例を示す回路図である。図２には、画素領域１０を構成する画素Ｐのうち、３行×３列に配列された９個の画素Ｐを示しているが、画素領域１０を構成する画素Ｐの数は、特に限定されるものではない。
【００２２】
複数の画素Ｐの各々は、光電変換部ＰＤと、転送トランジスタＭ１，Ｍ２と、リセットトランジスタＭ３と、増幅トランジスタＭ４と、選択トランジスタＭ５と、オーバーフロートランジスタＭ６を含む。光電変換部ＰＤは、例えばフォトダイオードである。光電変換部ＰＤのフォトダイオードは、アノードが接地電圧線に接続され、カソードが転送トランジスタＭ１のソース及びオーバーフロートランジスタＭ６のソースに接続されている。転送トランジスタＭ１のドレインは、転送トランジスタＭ２のソースに接続されている。転送トランジスタＭ１のドレインと転送トランジスタＭ２のソースとの接続ノードは、容量成分を含み、電荷の保持部Ｃ１を構成する。図２には、保持部Ｃ１を、当該ノードに一方の端子が接続された容量素子で表している。保持部Ｃ１を構成する容量素子の他方の端子は、接地されている。
【００２３】
転送トランジスタＭ２のドレインは、リセットトランジスタＭ３のソース及び増幅トランジスタＭ４のゲートに接続されている。転送トランジスタＭ２のドレイン、リセットトランジスタＭ３のソース及び増幅トランジスタＭ４のゲートの接続ノードは、いわゆる浮遊拡散（フローティングディフュージョン：ＦＤ）部である。ＦＤ部は、容量成分（浮遊拡散容量）を含み、電荷の保持部Ｃ２を構成する。図２には、保持部Ｃ２を、ＦＤ部に一方の端子が接続された容量素子で表している。保持部Ｃ２を構成する容量素子の他方の端子は、接地されている。
【００２４】
リセットトランジスタＭ３のドレイン、増幅トランジスタＭ４のドレイン及びオーバーフロートランジスタＭ６のドレインは、電源電圧線（ＶＤＤ）に接続されている。なお、リセットトランジスタＭ３のドレインに供給される電圧、増幅トランジスタＭ４のドレインに供給される電圧、オーバーフロートランジスタＭ６のドレインに供給される電圧は、何れか２つ又は３つが同じであってもよいし、総て異なっていてもよい。増幅トランジスタＭ４のソースは、選択トランジスタＭ５のドレインに接続されている。選択トランジスタＭ５のソースは、出力線１６に接続されている。
【００２５】
図２の画素構成の場合、画素領域１０に配されたそれぞれの制御線１４は、信号線ＴＸ１，ＴＸ２，ＯＦＧ，ＲＥＳ，ＳＥＬを含む。信号線ＴＸ１は、対応する行に属する画素Ｐの転送トランジスタＭ１のゲートに接続され、これら画素Ｐに共通の信号線をなしている。信号線ＴＸ２は、対応する行に属する画素Ｐの転送トランジスタＭ２のゲートに接続され、これら画素Ｐに共通の信号線をなしている。信号線ＲＥＳは、対応する行に属する画素ＰのリセットトランジスタＭ３のゲートに接続され、これら画素Ｐに共通の信号線をなしている。信号線ＳＥＬは、対応する行に属する画素Ｐの選択トランジスタＭ５のゲートに接続され、これら画素Ｐに共通の信号線をなしている。信号線ＯＦＧは、対応する行に属する画素ＰのオーバーフロートランジスタＭ６のゲートに接続され、これら画素Ｐに共通の信号線をなしている。なお、図２には、各制御線の名称に、対応する行番号をそれぞれ付記している（例えば、ＴＸ１（ｎ−１），ＴＸ１（ｎ），ＴＸ１（ｎ＋１））。
【００２６】
信号線ＴＸ１には、行選択回路２０から、転送トランジスタＭ１を制御するための駆動パルスである制御信号が出力される。信号線ＴＸ２には、行選択回路２０から、転送トランジスタＭ２を制御するための駆動パルスである制御信号が出力される。信号線ＲＥＳには、行選択回路２０から、リセットトランジスタＭ３を制御するための駆動パルスである制御信号が出力される。信号線ＳＥＬには、行選択回路２０から、選択トランジスタＭ５を制御するための駆動パルスである制御信号が出力される。信号線ＯＦＧには、行選択回路２０から、オーバーフロートランジスタＭ６を制御するための駆動パルスである制御信号が出力される。各トランジスタがＮ型トランジスタで構成される場合、行選択回路２０からハイレベルの制御信号が供給されると対応するトランジスタがオンとなる。また、行選択回路２０からローレベルの制御信号が供給されると対応するトランジスタがオフとなる。
【００２７】
画素領域１０の各列に配された出力線１６は、列方向に並ぶ画素Ｐの選択トランジスタＭ５のソースにそれぞれ接続され、これら画素Ｐに共通の信号線をなしている。なお、画素Ｐの選択トランジスタＭ５は、省略してもよい。この場合、出力線１６は、増幅トランジスタＭ４のソースに接続される。出力線１６には、電流源１８が接続されている。
【００２８】
光電変換部ＰＤは、入射光をその光量に応じた量の電荷に変換（光電変換）するとともに、生じた電荷を蓄積する。オーバーフロートランジスタＭ６は、光電変換部ＰＤを電源電圧線の電圧に応じた所定の電位にリセットする。転送トランジスタＭ１は、光電変換部ＰＤが保持する電荷を保持部Ｃ１に転送する。保持部Ｃ１は、光電変換部ＰＤで生成された電荷を、光電変換部ＰＤとは異なる場所で保持する。転送トランジスタＭ２は、保持部Ｃ１が保持する電荷を保持部Ｃ２に転送する。保持部Ｃ２は、保持部Ｃ１から転送された電荷を保持するとともに、増幅部の入力ノード（増幅トランジスタＭ４のゲート）でもあるＦＤ部の電圧を、保持部Ｃ２の容量と転送された電荷の量とに応じた電圧に設定する。リセットトランジスタＭ３は保持部Ｃ２を、電源電圧線ＶＤＤの電圧に応じた所定の電位にリセットするリセット部である。選択トランジスタＭ５は、出力線１６に信号を出力する画素Ｐを選択する。増幅トランジスタＭ４は、ドレインに電源電圧が供給され、ソースに選択トランジスタＭ５を介して電流源１８からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより増幅トランジスタＭ４は、入射光によって生じた電荷に基づく信号ＶＯＵＴを、出力線１６に出力する。なお、図３には、信号ＶＯＵＴに、対応する列番号をそれぞれ付記している（Ｖｏｕｔ（ｍ−１），Ｖｏｕｔ（ｍ），Ｖｏｕｔ（ｍ＋１））。
【００２９】
図２に示す画素構成によれば、保持部Ｃ１が電荷を保持している間に光電変換部ＰＤで生じた電荷は、光電変換部ＰＤに蓄積することができる。これにより、複数の画素Ｐの間で露光期間が一致するような撮像動作、いわゆるグローバル電子シャッタ動作を行うことが可能となる。なお、電子シャッタとは、入射光によって生じた電荷の蓄積を電気的に制御することである。
【００３０】
次に、本実施形態による光電変換装置の駆動方法について、図３を用いて説明する。
図３（ａ）は、本実施形態による光電変換装置の画素領域１０の構成例を示す図である。ここでは一例として、画素領域１０が５行×８列の行列状に配された複数の画素Ｐにより構成されている場合を例にして説明するが、画素領域１０を構成する画素Ｐの数は、特に限定されるものではない。図３（ａ）では、画素Ｐを、符号Ｐに行番号と列番号とを付記した符号で表している。例えば、１行１列目に配された画素をＰ１１、３行１列目の画素をＰ３１、５行８列目の画素をＰ５８のように表している。なお、図３（ａ）では、図面の簡略化のため、読み出し回路３０、出力回路５０、制御回路６０等の図示は省略している。
【００３１】
本実施形態による光電変換装置の駆動方法では、図３（ａ）に示すように、画素領域１０内に定義された２つの読み出し領域（第１読み出し領域７２及び第２読み出し領域７４）から別々に画素信号の読み出しを行う。第１読み出し領域７２及び第２読み出し領域７４はいずれも、行及び列が連続する画素アレイからなるブロックで構成されている。図３（ａ）には一例として、第１読み出し領域７２及び第２読み出し領域７４が３行×２列の画素アレイからなるブロックで構成されている場合を示している。
【００３２】
第１読み出し領域７２は、第２行から第４行の第４列から第５列の領域である。ここで、第１読み出し領域７２の垂直方向の位置に対応する第２行から第４行を第１垂直領域と定義し、第１読み出し領域７２の水平方向の位置に対応する第４列から第５列を第１水平領域と定義するものとする。また、第２読み出し領域７４は、第１行から第３行の第７列から第８列の領域である。ここで、第２読み出し領域７４の垂直方向の位置に対応する第１行から第３行を第２垂直領域と定義し、第２読み出し領域７４の水平方向の位置に対応する第７列から第８列を第２水平領域と定義するものとする。
【００３３】
図３（ａ）に示すように、第１水平領域と第２水平領域とに重複する部分は存在しないが、第１垂直領域と第２垂直領域とには重複する部分が存在する。すなわち、第１読み出し領域７２及び第２読み出し領域７４は、ともに第２行及び第３行を含んでいる。換言すると、画素領域１０を構成する複数行のうちの少なくとも１つの行に、２つ以上の読み出し領域が配されている。或いは、画素領域１０を構成する複数行のうちの少なくとも１つの行に、複数の読み出し領域のうちの第１の読み出し領域を構成するブロックの画素、および、複数の読み出し領域のうちの第２の読み出し領域を構成するブロックの画素の両方が含まれている。
【００３４】
行選択回路２０及び列選択回路４０は、第１読み出し領域７２に属する画素Ｐの画素信号及び第２読み出し領域７４に属する画素Ｐの画素信号を選択的に読み出すことができるように構成されている。
【００３５】
例えば、デコーダを用いて行選択回路２０を構成した場合には、入力されたアドレス情報に応じて、第１読み出し領域７２及び第２読み出し領域７４のいずれかに対応する行の制御線１４を選択的に駆動することができる。また、シフトレジスタを用いて行選択回路２０を構成する場合には、第１読み出し領域７２に対応した行選択回路と第２読み出し領域７４に対応した行選択回路とを設ければよい。いずれの場合も、少なくとも第１読み出し領域７２及び第２読み出し領域７４の双方に属する行（第２行及び第３行）には、第１読み出し領域７２の画素Ｐに接続される制御線１４と、第２読み出し領域７４の画素Ｐに接続される制御線１４とを配置する。
【００３６】
同様に、デコーダを用いて列選択回路４０を構成した場合には、入力されたアドレス情報に応じて、第１読み出し領域７２及び第２読み出し領域７４のいずれかに対応する列の信号を選択的に出力することができる。また、シフトレジスタを用いて列選択回路４０を構成する場合には、第１読み出し領域７２に対応した列選択回路と第２読み出し領域７４に対応した列選択回路とを設ければよい。第１水平領域と第２水平領域とに重複する部分が存在する場合には、制御線１４の場合と同様、重複する列に２つの出力線１６を配置してもよい。
【００３７】
このように行選択回路２０及び列選択回路４０を構成することで、第１読み出し領域７２に属する画素Ｐと第２読み出し領域７４に属する画素Ｐとにおいて、独立して露光期間の制御や画素信号の読み出し動作を制御することができる。また、第１読み出し領域７２に属する画素Ｐの画素信号と第２読み出し領域７４に属する画素Ｐの画素信号とを、それぞれ別々に出力することができる。また、第１読み出し領域７２に属する画素Ｐの画素信号の読み出しと、第２読み出し領域７４に属する画素Ｐの画素信号の読み出し動作とを実行する順序は、任意に設定することができる。
【００３８】
図３（ｂ）及び図３（ｃ）は、光電変換装置１００から出力される出力信号ＳＯＵＴの順序を時系列的に示した概念図である。図において、Ｓ２４，Ｓ２５，Ｓ３４，…は、各々１つの画素Ｐから出力された出力信号ＳＯＵＴを示している。例えば、出力信号Ｓ２４は画素Ｐ２４から出力された出力信号ＳＯＵＴであり、出力信号Ｓ２５は画素Ｐ２５から出力された出力信号ＳＯＵＴであり、出力信号Ｓ３４は画素Ｐ３４から出力された出力信号ＳＯＵＴである。
【００３９】
図３（ｂ）は、まず第１読み出し領域７２の画素Ｐの画素信号を選択的に読み出し、次に第２読み出し領域７４の画素Ｐの画素信号を選択的に読み出した場合を示している。第１読み出し領域７２及び第２読み出し領域７４では、それぞれ行毎に順次読み出しが実行され、出力信号Ｓ２４，Ｓ２５，Ｓ３４，Ｓ３５，Ｓ４４，Ｓ４５，Ｓ１７，Ｓ１８，Ｓ２７，Ｓ２８，Ｓ３７，Ｓ３８が、この順番で光電変換装置１００から出力される。
【００４０】
図３（ｃ）は、図３（ｂ）とは逆に、まず第２読み出し領域７４の画素Ｐの画素信号を選択的に読み出し、次に第１読み出し領域７２の画素Ｐの画素信号を選択的に読み出した場合を示している。この場合には、出力信号Ｓ１７，Ｓ１８，Ｓ２７，Ｓ２８，Ｓ３７，Ｓ３８，Ｓ２４，Ｓ２５，Ｓ３４，Ｓ３５，Ｓ４４，Ｓ４５が、この順番で光電変換装置１００から出力される。
【００４１】
本実施形態において、行選択回路２０及び列選択回路４０は、画素領域１０内の指定された読み出し領域の画素Ｐの画素信号を選択的に読み出し、且つ、読み出し領域毎に時系列的に光電変換装置１００から出力できるように構成されている。したがって、第１読み出し領域７２及び第２読み出し領域７４の第１垂直領域及び第２垂直領域のように、読み出し領域の垂直領域が重なっている場合にも、読み出し領域毎に画素信号を出力することが可能となる。これにより、例えば自動焦点検出のように、読み出し領域毎に出力信号の演算処理を必要とする用途では、行を共有する複数の読み出し領域の信号出力を時分割的に行う場合と比較して、演算処理を高速化することが可能となる。
【００４２】
また、行選択回路２０及び列選択回路４０は、図３（ｂ）及び図３（ｃ）に示すように、読み出し領域の読み出し順序を切り替えられるように構成されている。これにより、出力信号の演算処理を優先的に行いたい読み出し領域を最初に読み出すことが可能となるため、演算処理を高速化することが可能となる。
【００４３】
このように、本実施形態によれば、画素領域内における読み出し領域の設定の自由度及び読み出し領域毎の読み出しの制御性を向上し、特定の読み出し領域の画素を高速に読み出すことができる。
【００４４】
［第２実施形態］
本発明の第２実施形態による光電変換装置及びその駆動方法について、図４乃至図６を用いて説明する。図１乃至図３に示す第１実施形態による光電変換装置及びその駆動方法と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図４は、本実施形態による光電変換装置及びその駆動方法を示す概略図である。図５は、本実施形態による光電変換装置の各部の構成例を示すブロック図である。図６は、本実施形態による光電変換装置の画素領域の構成例を示す図である。
【００４５】
本実施形態では、第１実施形態による光電変換装置の他の駆動方法を説明する。本実施形態による光電変換装置の駆動方法では、図４（ａ）に示すように、画素領域１０内に定義された３つの読み出し領域（第１読み出し領域７２、第２読み出し領域７４及び第３読み出し領域７６）から別々に画素信号の読み出しを行う。第１読み出し領域７２、第２読み出し領域７４及び第３読み出し領域７６はいずれも、行及び列が連続する画素アレイからなるブロックで構成されている。図４（ａ）には一例として、第１読み出し領域７２が５行×４列の画素アレイからなるブロックで構成され、第２読み出し領域７４及び第３読み出し領域７６が３行×２列の画素アレイからなるブロックで構成されている場合を示している。
【００４６】
第１読み出し領域７２は、第１行から第５行の第３列から第６列の領域である。ここで、第１読み出し領域７２の垂直方向の位置に対応する第１行から第５行を第１垂直領域と定義し、第１読み出し領域７２の水平方向の位置に対応する第３列から第６列を第１水平領域と定義するものとする。
【００４７】
第２読み出し領域７４は、第２行から第４行の第７列から第８列の領域である。ここで、第２読み出し領域７４の垂直方向の位置に対応する第２行から第４行を第２垂直領域と定義し、第２読み出し領域７４の水平方向の位置に対応する第７列から第８列を第２水平領域と定義するものとする。
【００４８】
第３読み出し領域７６は、第２行から第４行の第１列から第２列の領域である。ここで、第３読み出し領域７６の水平方向の位置に対応する第１列から第２列を第３水平領域と定義するものとする。第３読み出し領域７６の垂直方向の位置に対応する第２行から第４行は、第２読み出し領域７４の第２垂直領域と同じである。
【００４９】
図４（ａ）に示すように、第１水平領域、第２水平領域及び第３水平領域には重複する部分は存在しないが、第１垂直領域及び第２垂直領域には重複する部分が存在する。すなわち、第１読み出し領域７２、第２読み出し領域７４及び第３読み出し領域７６は、ともに第２行から第４行を含んでいる。
【００５０】
図４（ｂ）は、画素領域１０における第１読み出し領域７２、第２読み出し領域７４及び第３読み出し領域７６の位置関係を説明する図である。第１読み出し領域７２は、その中央部と画素領域１０の中央部とが一致するように配置されている。第１読み出し領域７２は、第２読み出し領域７４及び第３読み出し領域７６よりも大きい。また、第２読み出し領域７４及び第３読み出し領域７６は、画素領域１０の中央部を通る垂直方向（図において縦方向）の線に対して線対称となるように配置されている。第１読み出し領域７２は、第２読み出し領域７４と第３読み出し領域７６とに隣接している。
【００５１】
図４（ｃ）は、光電変換装置１００から出力される出力信号ＳＯＵＴの順序を時系列的に示した概念図である。この例では、まず第１読み出し領域７２の画素Ｐの画素信号を選択的に読み出し、次に第２読み出し領域７４の画素Ｐの画素信号を選択的に読み出し、次に第３読み出し領域７６の画素Ｐの画素信号を選択的に読み出している。この場合、出力信号Ｓ１３，Ｓ１４，…，Ｓ１６，Ｓ２３，…，Ｓ５６，Ｓ２７，Ｓ２８，Ｓ３７，…，Ｓ４８，Ｓ２１，Ｓ３１，…，Ｓ４２の順番で、光電変換装置１００から出力される。
【００５２】
図５は、図４の駆動方法を実現するための光電変換装置１００の構成例を示すブロック図である。図５では、画素領域１０における画素Ｐの記載は省略し、第１読み出し領域７２、第２読み出し領域７４及び第３読み出し領域７６のみを示している。行選択回路２０は、第１行選択回路２２、第２行選択回路２４及び第３行選択回路２６を有する。第１行選択回路２２、第２行選択回路２４及び第３行選択回路２６のそれぞれは、垂直走査回路としての機能を備える。また、列選択回路４０は、第１列選択回路４２、第２列選択回路４４及び第３列選択回路４６を有する。第１列選択回路４２、第２列選択回路４４及び第３列選択回路４６のそれぞれは、水平走査回路としての機能を備える。
【００５３】
第１行選択回路２２は、第１読み出し領域７２に属する画素Ｐの露光期間の制御や画素信号の読み出し動作を行毎に制御する画素制御部である。第２行選択回路２４は、第２読み出し領域７４に属する画素Ｐの露光期間の制御や画素信号の読み出し動作を行毎に制御する画素制御部である。第３行選択回路２６は、第３読み出し領域７６に属する画素Ｐの露光期間の制御や画素信号の読み出し動作を行毎に制御する画素制御部である。
【００５４】
第１列選択回路４２は、第１読み出し領域７２に属する列を順次選択して画素信号を出力するための信号処理部である。第２列選択回路４４は、第２読み出し領域７４に属する列を順次選択して画素信号を出力するための信号処理部である。第３列選択回路４６は、第３読み出し領域７６に属する列を順次選択して画素信号を出力するための信号処理部である。
【００５５】
図６は、行選択回路２０と画素Ｐとの接続関係の一例を示す概略図である。図６に示すように、各行の制御線１４は、読み出し領域の数に対応する３組の制御線１４１，１４２，１４３を含む。制御線１４１は、第１読み出し領域７２に属する画素Ｐに接続される制御線１４である。制御線１４１は、第１行選択回路２２に接続されており、画素Ｐを駆動するための各種制御信号が第１行選択回路２２から供給される。制御線１４２は、第２読み出し領域７４に属する画素Ｐに接続される制御線１４である。制御線１４２は、第２行選択回路２４に接続されており、画素Ｐを駆動するための各種制御信号が第２行選択回路２４から供給される。制御線１４３は、第３読み出し領域７６に属する画素Ｐに接続される制御線１４である。制御線１４３は、第３行選択回路２６に接続されており、画素Ｐを駆動するための各種制御信号が第３行選択回路２６から供給される。
【００５６】
このように行選択回路２０及び列選択回路４０を構成することで、第１読み出し領域７２に属する画素Ｐ、第２読み出し領域７４に属する画素Ｐ及び第３読み出し領域７６に属する画素Ｐを独立して制御することができる。また、第１読み出し領域７２に属する画素Ｐの画素信号、第２読み出し領域７４に属する画素Ｐの画素信号及び第３読み出し領域７６に属する画素Ｐの画素信号を、それぞれ別々に出力することができる。これにより、出力信号の演算処理を優先的に行いたい読み出し領域を最初に読み出すことが可能となるため、演算処理を高速化することが可能となる。
【００５７】
また、本実施形態による光電変換装置を用いて焦点検出装置を構成すれば、焦点検出精度を向上しつつ焦点検出速度を高速化することが可能となる。例えば、複数の読み出し領域のうちのいずれかに、視差情報を含む焦点検出信号を出力する少なくとも一対の焦点検出領域を配置する。この読み出し領域を他の読み出し領域よりも先に読み出すことにより、総ての画素Ｐを行順次で読み出す場合と比較して、焦点検出用信号の読み出し完了までの時間を短くすることができ、焦点検出演算をより早い時期に開始することができる。これにより、撮影レンズの自動焦点調節等に迅速にフィードバックすることができる。
【００５８】
なお、図５の例では、シフトレジスタを用いて行選択回路２０及び列選択回路４０を構成する場合を想定してそれぞれ３つの回路で構成する例を示したが、デコーダを用いてこれらをそれぞれ１つの回路で構成するようにしてもよい。
【００５９】
本実施形態において、行選択回路２０及び列選択回路４０は、画素領域１０内の指定された３つの読み出し領域の画素Ｐの画素信号を選択的に読み出し、且つ、読み出し領域毎に時系列的に光電変換装置１００から出力できるように構成されている。一般的に、撮像装置ではフレームの中央付近で撮像対象を捉える頻度が多いことから、上述したような第１読み出し領域７２、第２読み出し領域７４及び第３読み出し領域７６の配置は、電子ズーム等の信号処理に適している。また、第２読み出し領域７４と第３読み出し領域７６との対称性は、例えば自動焦点検出や自動露出検出の信号処理に適している。また、各々の読み出し領域の境界は互いに隣接していることから、列選択回路４０にダミー等の回路やレイアウト領域を必要とせず、構成を簡略にすることが可能となる。
【００６０】
このように、本実施形態によれば、画素領域内における読み出し領域の設定の自由度及び読み出し領域毎の読み出しの制御性を向上し、特定の読み出し領域の画素を高速に読み出すことができる。
【００６１】
［第３実施形態］
本発明の第３実施形態による撮像システムについて、図７を用いて説明する。図１乃至図６に示す第１及び第２実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図７は、本実施形態による撮像システムの構成例を示すブロック図である。
【００６２】
本実施形態による撮像システム２００は、図７に示すように、バリア２０１と、レンズ２０２と、絞り２０３と、固体撮像装置２０４と、ＡＦセンサ２０５とを有している。レンズ２０２は、被写体の光学像を結像するための光学系である。バリア２０１は、レンズ２０２のプロテクトを行うものである。絞り２０３は、レンズ２０２を通過する光の光量を調整するためのものである。固体撮像装置２０４は、レンズ２０２で結像された被写体の光学像を画像信号として取得するためのものである。ＡＦセンサ２０５は、第２実施形態で説明した光電変換装置１００を用いて構成された焦点検出装置である。
【００６３】
また、撮像システム２００は、アナログ信号処理装置２０６、Ａ／Ｄ変換器２０７、デジタル信号処理部２０８を更に有している。アナログ信号処理装置２０６は、固体撮像装置２０４やＡＦセンサ２０５から出力された信号を処理するためのものである。Ａ／Ｄ変換器２０７は、アナログ信号処理装置２０６から出力された信号をアナログデジタル変換するためのものである。デジタル信号処理部２０８は、Ａ／Ｄ変換器２０７から出力された画像データに対して各種の補正を行い或いはデータを圧縮する処理を行うためのものである。
【００６４】
また、撮像システム２００は、メモリ部２０９、外部Ｉ／Ｆ回路２１０、タイミング発生部２１１、全体制御・演算部２１２、記録媒体制御Ｉ／Ｆ部２１３を更に有している。メモリ部２０９は、画像データを一時記憶するためのものである。外部Ｉ／Ｆ回路２１０は、外部コンピュータ２１５などの外部機器と通信するためのものである。タイミング発生部２１１は、デジタル信号処理部２０８などに各種タイミング信号を出力するためのものである。全体制御・演算部２１２は、各種演算とカメラ全体を制御するためのものである。記録媒体制御Ｉ／Ｆ部２１３は、取得した画像データを記録し、又は画像データの読み出しを行うための半導体メモリなどの着脱可能な記録媒体２１４との間でデータのやりとりを行うためのものである。
【００６５】
バリア２０１がオープンされると、被写体からの光学像がレンズ２０２及び絞り２０３を介してＡＦセンサ２０５に入射される。全体制御・演算部２１２は、ＡＦセンサ２０５からの出力信号をもとに、前記した位相差検出の手法により被写体までの距離を算出する。その後、全体制御・演算部２１２は、演算結果に基づいてレンズ２０２を駆動し、再び撮像面に合焦しているか否かを判断し、合焦していないと判断したときには、再びレンズ２０２を駆動するオートフォーカス制御を行う。
【００６６】
次いで、合焦が確認された後に、固体撮像装置２０４による電荷蓄積動作が開始される。固体撮像装置２０４の電荷蓄積動作が終了すると、固体撮像装置２０４から出力された画像信号は、アナログ信号処理装置２０６で所定の処理が行われた後、Ａ／Ｄ変換器２０７でアナログデジタル変換される。アナログデジタル変換された画像信号は、デジタル信号処理部２０８を介して全体制御・演算部２１２によってメモリ部２０９に書き込まれる。
【００６７】
その後、メモリ部２０９に蓄積されたデータは、全体制御・演算部２１２の制御により記録媒体制御Ｉ／Ｆ部２１３を介して記録媒体２１４に記録される。或いは、メモリ部２０９に蓄積されたデータは、外部Ｉ／Ｆ回路２１０を介して、直接に外部コンピュータ２１５などに入力してもよい。
【００６８】
第１及び第２実施形態において説明したように、これまでの実施形態に示した光電変換装置１００を用いてＡＦセンサ２０５を構成することにより、焦点検出精度を向上しつつ焦点検出速度を高速化することができる。したがって、このＡＦセンサ２０５を用いた本実施形態の撮像システムによれば、より高精細な画像を迅速に取得することが可能となる。
【００６９】
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
【００７０】
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
【００７１】
また、第１及び第２実施形態の光電変換装置１００において、画素Ｐを構成する画素回路は、図２に示すものに限定されるものではない。例えば、画素Ｐは、必ずしもグローバル電子シャッタ動作に対応した構成を有する必要はなく、転送トランジスタＭ２及びオーバーフロートランジスタＭ６はなくてもよい。この場合、光電変換部ＰＤに蓄積された電荷は、転送トランジスタＭ１によりＦＤ部（保持部Ｃ２）へと転送される。
【００７２】
また、上記第１及び第２実施形態では、２つ又は３つの読み出し領域が画素領域１０内に定義された光電変換装置の例を説明したが、画素領域１０内に定義される読み出し領域の数は、特に限定されるものではない。
【００７３】
また、上記第３実施形態に示した撮像システムは、本発明の光電変換装置を適用しうる撮像システム例を示したものであり、本発明の焦点検出装置を適用可能な撮像システムは図７に示した構成に限定されるものではない。光電変換装置の使用目的も、ＡＦセンサに限定されるものではなく、ＡＥセンサ等に適用することも可能である。
【００７４】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００７５】
Ｐ…画素
１０…画素領域
１４，１４１，１４２，１４３…制御線
１６…出力線
２０，２２，２４，２６…行選択回路
３０…読み出し回路
４０，４２，４４，４６…列選択回路
５０…出力回路
６０…制御回路
７２，７４，７６…読み出し領域
１００…光電変換装置
【図１】
2018191041.tif 000003
【図２】
2018191041.tif 000004
【図３】
2018191041.tif 000005
【図４】
2018191041.tif 000006
【図５】
2018191041.tif 000007
【図６】
2018191041.tif 000008
【図７】
2018191041.tif 000009