(57)【要約】【課題】複数の出力線の間の短絡を検出することが可能な撮像装置を提供する。【解決手段】入射光に応じた信号を生成する画素が複数の行及び複数の列をなすように配された画素アレイと、前記画素アレイの各列に対応して配され、対応する１つの列に配された複数の前記画素から出力される信号を伝送する第１の出力線及び第２の出力線と、１つの列の異なる行に設けられた複数の画素から前記第１の出力線及び前記第２の出力線に信号を出力させるように前記画素アレイを駆動する走査部と、テストモードにおいて、前記第１の出力線及び前記第２の出力線に互いに異なる電位を与えるよう制御する出力線制御部と、を有することを特徴とする撮像装置。【選択図】図１
2018191176.tif 000002
【特許請求の範囲】
【請求項１】
入射光に応じた信号を生成する画素が複数の行及び複数の列をなすように配された画素アレイと、
前記画素アレイの各列に対応して配され、対応する１つの列に配された複数の前記画素から出力される信号を伝送する第１の出力線及び第２の出力線と、
１つの列の異なる行に設けられた複数の画素から前記第１の出力線及び前記第２の出力線に信号を出力させるように前記画素アレイを駆動する走査部と、
テストモードにおいて、前記第１の出力線及び前記第２の出力線に互いに異なる電位を与えるよう制御する出力線制御部と、
を有することを特徴とする撮像装置。
【請求項２】
前記出力線制御部は、前記テストモードにおいて、前記第１の出力線に前記画素で入射光に応じて生成された電荷に基づく信号を出力させ、前記第２の出力線に前記画素のリセット状態に基づく信号を出力させるように前記走査部を制御することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記画素アレイに含まれる複数の画素の各々は、
光電変換により入射光に応じた電荷を生成する光電変換素子と、
前記光電変換素子で生成された電荷を転送する転送トランジスタと、
前記転送トランジスタにより前記光電変換素子から電荷が転送される入力ノードを有し、前記入力ノードの電位に応じた信号を出力する増幅トランジスタと、
前記入力ノードの電位をリセットするリセットトランジスタと、
を含み、
前記出力線制御部は、前記テストモードにおいて、前記第１の出力線に信号を出力する画素の前記リセットトランジスタをオフにし、前記第２の出力線に信号を出力する画素の前記リセットトランジスタをオンに維持して前記入力ノードをリセットした状態で前記画素から信号を出力させるように前記走査部を制御することを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
前記画素アレイに含まれる複数の画素の各々は、
光電変換により入射光に応じた電荷を生成する光電変換素子と、
前記光電変換素子で生成された電荷を転送する転送トランジスタと、
前記転送トランジスタにより前記光電変換素子から電荷が転送される入力ノードを有し、前記入力ノードの電位に応じた信号を出力する増幅トランジスタと、
前記入力ノードの電位をリセットするリセットトランジスタと、
を含み、
前記出力線制御部は、前記テストモードにおいて、前記第１の出力線に信号を出力する画素の前記転送トランジスタをオンにして電荷を転送させ、前記第２の出力線に信号を出力する画素の前記転送トランジスタをオフに維持して前記入力ノードをリセット状態に維持した状態で前記画素から信号を出力させるように前記走査部を制御することを特徴とする請求項１又は２に記載の撮像装置。
【請求項５】
前記出力線制御部は、前記テストモードにおいて、前記第１の出力線及び前記第２の出力線のいずれか一方のみに前記画素から信号を出力させるように前記走査部を制御することを特徴とする請求項１に記載の撮像装置。
【請求項６】
前記画素アレイに含まれる複数の画素の各々は、
前記第１の出力線に接続された第１の選択トランジスタと、
前記第２の出力線に接続された第２の選択トランジスタと、
を含み、
前記出力線制御部は、前記テストモードにおいて、前記第１の選択トランジスタをオンにし、前記第２の選択トランジスタをオフにした状態で前記画素から信号を出力させるように前記走査部を制御することを特徴とする請求項１又は５に記載の撮像装置。
【請求項７】
前記出力線制御部は、前記テストモードにおいて、前記第１の出力線及び前記第２の出力線の少なくとも一方の電位を所定の電位でクリップさせるように制御することを特徴とする請求項１に記載の撮像装置。
【請求項８】
前記画素アレイに含まれる複数の画素の各々は、光電変換により入射光に応じた電荷を生成する第１の光電変換素子及び第２の光電変換素子を含み、
前記出力線制御部は、前記テストモードにおいて、前記第１の出力線に前記第１の光電変換素子で生成された電荷に基づく信号を出力させ、前記第２の出力線に前記第２の光電変換素子で生成された電荷に基づく信号を出力させるように前記走査部を制御し、
前記第１の光電変換素子で生成される電荷の量と、前記第２の光電変換素子で生成される電荷の量とは互いに異なることを特徴とする請求項１に記載の撮像装置。
【請求項９】
前記第１の光電変換素子に入射する光を通過させる第１の色の色フィルタと、
前記第２の光電変換素子に入射する光を通過させる、前記第１の色とは異なる第２の色の色フィルタと、
を更に有することを特徴とする請求項８に記載の撮像装置。
【請求項１０】
前記第１の光電変換素子と、前記第２の光電変換素子とは、入射光を受光する面積が互いに異なることを特徴とする請求項８に記載の撮像装置。
【請求項１１】
前記第１の光電変換素子及び前記第２の光電変換素子のいずれか一方は、入射光を遮光する遮光部を更に有することを特徴とする請求項８に記載の撮像装置。
【請求項１２】
前記画素アレイは、第１の固定電位及び第２の固定電位を出力可能なダミー画素を更に含み、
前記出力線制御部は、前記テストモードにおいて、前記ダミー画素から前記第１の出力線に前記第１の固定電位を供給させ、前記ダミー画素から前記第２の出力線に前記第２の固定電位を供給させるよう前記走査部を制御することを特徴とする請求項１に記載の撮像装置。
【請求項１３】
前記第１の出力線の電位及び前記第２の出力線の電位の少なくとも１つに基づいて、前記第１の出力線と前記第２の出力線との短絡を検出する短絡検出部を更に有することを特徴とする請求項１乃至１２のいずれか１項に記載の撮像装置。
【請求項１４】
前記短絡検出部は、前記第１の出力線の電位又は前記第２の出力線の電位を所定の閾値と比較することにより短絡の検出を行うことを特徴とする請求項１３に記載の撮像装置。
【請求項１５】
前記短絡検出部が行った短絡の検出結果に基づいて、短絡の発生の有無を示す信号を出力する信号出力部を更に備えることを特徴とする請求項１３又は１４に記載の撮像装置。
【請求項１６】
前記短絡検出部が行った短絡の検出結果に基づいて、短絡の発生の個数を示す信号を出力する信号出力部を更に備えることを特徴とする請求項１３又は１４に記載の撮像装置。
【請求項１７】
前記短絡検出部は、１フレーム分の信号を読み出す処理と次の１フレーム分の信号を読み出す処理との間の垂直ブランキング期間に短絡の検出を行うことを特徴とする請求項１３乃至１６のいずれか１項に記載の撮像装置。
【請求項１８】
請求項１乃至１７のいずれか１項に記載の撮像装置と、
前記撮像装置から出力される信号を処理する信号処理部と
を備えることを特徴とする撮像システム。
【請求項１９】
前記信号処理部は、前記テストモードにおいて前記第１の出力線及び前記第２の出力線に互いに異なる電位が与えられていることを検知することを特徴とする請求項１８に記載の撮像システム。
【請求項２０】
移動体であって、
請求項１乃至１７のいずれか１項に記載の撮像装置と、
前記撮像装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する移動体制御手段と
を備えることを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、撮像システム及び移動体に関する。
【背景技術】
【０００２】
特許文献１には、複数の列をなして設けられた信号線を有する撮像装置が開示されている。各信号線にはバッファが設けられており、バッファから各信号線を介して信号受信部に同じ信号を供給することで、回路のテストを行うことができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１９９９１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載のテスト手法では、複数の信号線が同じ電位となるため、信号線同士が短絡している場合の検出が困難となり得る。そこで、本発明は、複数の出力線の間の短絡を検出することが可能な撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、入射光に応じた信号を生成する画素が複数の行及び複数の列をなすように配された画素アレイと、前記画素アレイの各列に対応して配され、対応する１つの列に配された複数の前記画素から出力される信号を伝送する第１の出力線及び第２の出力線と、１つの列の異なる行に設けられた複数の画素から前記第１の出力線及び前記第２の出力線に信号を出力させるように前記画素アレイを駆動する走査部と、テストモードにおいて、前記第１の出力線及び前記第２の出力線に互いに異なる電位を与えるよう制御する出力線制御部と、を有することを特徴とする撮像装置が提供される。
【発明の効果】
【０００６】
複数の出力線の間の短絡を検出することが可能な撮像装置を提供することができる。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態に係る撮像装置のブロック図である。
【図２】第１実施形態に係る画素の回路構成を示す図である。
【図３】第１実施形態に係る垂直走査部及び垂直出力線制御部の回路構成を示す図である。
【図４】第１実施形態に係る撮像装置の動作の概要を示す図である。
【図５】第１実施形態に係る撮像装置のアドレス設定期間の動作を示す図である。
【図６Ａ】第１実施形態に係る撮像装置の通常駆動モードにおける動作及び垂直出力線の電位を示す図である。
【図６Ｂ】第１実施形態に係る撮像装置のテストモードにおける動作及び垂直出力線の電位を示す図である。
【図６Ｃ】第１実施形態に係る撮像装置の短絡発生時の動作及び垂直出力線の電位を示す図である。
【図７】第１実施形態の変形例に係る垂直走査部の回路構成を示す図である。
【図８Ａ】第１実施形態の変形例に係る撮像装置の通常駆動モードにおける動作及び垂直出力線の電位を示す図である。
【図８Ｂ】第１実施形態の変形例に係る撮像装置のテストモードにおける動作及び垂直出力線の電位を示す図である。
【図９】第２実施形態に係る垂直走査部及び垂直出力線制御部の回路構成を示す図である。
【図１０】第２実施形態に係る撮像装置のテストモードにおける動作及び垂直出力線の電位を示す図である。
【図１１】第２実施形態の変形例に係る垂直走査部の回路構成を示す図である。
【図１２Ａ】第２実施形態の変形例に係る撮像装置の通常駆動モードにおける動作及び垂直出力線の電位を示す図である。
【図１２Ｂ】第２実施形態の変形例に係る撮像装置のテストモードにおける動作及び垂直出力線の電位を示す図である。
【図１３】第３実施形態に係る垂直走査部及び垂直出力線制御部の回路構成を示す図である。
【図１４】第３実施形態に係る撮像装置の動作の概要を示す図である。
【図１５】第４実施形態に係る撮像装置のブロック図である。
【図１６】第４実施形態に係る垂直出力線制御部の回路構成を示す図である。
【図１７】第４実施形態の変形例に係る垂直出力線制御部の回路構成を示す図である。
【図１８】第５実施形態に係る画素の構成及び駆動方法の概要を示す図である。
【図１９】第５実施形態に係る垂直走査部及び垂直出力線制御部の回路構成を示す図である。
【図２０】第５実施形態に係る撮像装置の動作を示す図である。
【図２１】第６実施形態に係る画素の構成の概要を示す図である。
【図２２】第６実施形態に係る撮像装置の動作を示す図である。
【図２３】第７実施形態に係る画素及びダミー画素の構成の概要を示す図である。
【図２４】第７実施形態に係る撮像装置の動作を示す図である。
【図２５】第８実施形態に係る撮像装置のブロック図である。
【図２６】第８実施形態に係る撮像装置のブロック図である。
【図２７】第８実施形態に係る短絡検出部の処理を示すフローチャートである。
【図２８】第９実施形態に係る短絡検出部の処理を示すフローチャートである。
【図２９】第１０実施形態に係る撮像システムのブロック図である。
【図３０】第１１実施形態に係る撮像システム及び移動体のブロック図である。
【発明を実施するための形態】
【０００８】
以下に、本発明の好ましい実施形態を、添付の図面に基づいて説明する。複数の図面にわたって対応する要素には共通の符号を付し、その説明を省略又は簡略化することがある。
【０００９】
（第１実施形態）
図１は、第１実施形態に係る撮像装置１００の構成例を示すブロック図である。撮像装置１００は、画素アレイ１、垂直走査部２、タイミング生成部３、列回路部４、水平走査部５及び信号出力部６を有する。画素アレイ１は、複数の行及び複数の列をなすように２次元状に配された複数の画素１０を含む。画素１０は、光電変換により入射光に応じた信号を生成する。垂直走査部２は、水平方向（図１の左右方向）に並ぶ複数の画素１０に対し、行ごとに配された制御線（不図示）を介して同時に制御信号を供給する。この制御信号の供給を各行について順次行うことで、垂直方向（図１の上下方向）の走査が行われる。垂直走査部２からの制御信号に応じて、画素１０から出力される画素信号は、画素アレイ１の各列に対応して２本ずつ配された垂直出力線により伝送され、列回路部４に入力される。
【００１０】
列回路部４は、画素１０から出力された画素信号に対し増幅等の処理を行い、一時的に列回路部４内のメモリに保持する。列回路部４に保持された画素信号は、水平走査部５から出力される列アドレス信号に応じて水平走査部５内の水平出力線を介して順次信号出力部６に出力される。信号出力部６は、画素信号を外部のプロトコルに準拠した信号に変換して撮像装置１００の外部に出力する。
【００１１】
タイミング生成部３には、撮像装置１００の外部から、撮像装置１００の駆動の基準となる信号及び撮像装置１００の設定に関する信号を受信する。タイミング生成部３は、これらの信号に基づいて、垂直走査部２に対して、垂直アドレス信号及び制御タイミングに関する信号を出力する。これらに基づいて、垂直走査部２は、画素アレイ１の駆動タイミングを制御する。また、タイミング生成部３は、列回路部４に対して制御タイミングに関する信号を出力し、更に、水平走査部５に対して水平アドレス信号及び制御タイミングに関する信号を出力する。
【００１２】
垂直走査部２は、垂直出力線制御部７を含む。垂直出力線制御部７は、タイミング生成部３からの信号に応じて、画素アレイ１の２本の垂直出力線に互いに異なる電位を与えるよう制御する。これは、撮像装置１００のテストモードにおける制御であり、具体的な内容については後述する。
【００１３】
図２は、画素１０の回路構成例を示す図である。図２には、画素アレイ１を構成する複数の画素１０のうち、同じ列に配された２つの画素１０が抜き出して示されている。図２の上方に配された画素１０は０行目の画素１０であるものとし、下方に配された画素１０は１行目の画素１０であるものとする。２つの画素１０は、同様の構成を有するため、以下では主として０行目の画素１０について説明し、１行目の画素１０については一部の説明を省略又は簡略化する。
【００１４】
０行目の画素１０は、光電変換素子１０１、１０２、転送トランジスタ１０５、１０６、増幅トランジスタ１０７、リセットトランジスタ１０８及び選択トランジスタ１０９、１１０を有する。１行目の画素１０も同様の構成を有するが、区別のため、光電変換素子１０３、１０４については０行目と異なる符号が付されている。光電変換素子１０１、１０２、１０３、１０４は、例えば、光電変換により入射光に応じた電荷を生成するフォトダイオードである。各トランジスタは、例えば、ｎ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタである。
【００１５】
光電変換素子１０１のアノードは接地されており、光電変換素子１０１のカソードは転送トランジスタ１０５のソースに接続されている。また、光電変換素子１０２のアノードは接地されており、光電変換素子１０２のカソードは転送トランジスタ１０６のソースに接続されている。転送トランジスタ１０５のドレイン及び転送トランジスタ１０６のドレインは、リセットトランジスタ１０８のソース及び増幅トランジスタ１０７のゲートに接続されている。転送トランジスタ１０５のドレイン、転送トランジスタ１０６のドレイン、リセットトランジスタ１０８のソース及び増幅トランジスタ１０７のゲートの接続ノードは、フローティングディフュージョンＦＤを構成する。このように、光電変換素子１０１、１０２で生成された電荷が増幅トランジスタ１０７の入力ノードであるフローティングディフュージョンＦＤに転送され得る構成となっている。
【００１６】
リセットトランジスタ１０８のドレイン及び増幅トランジスタ１０７のドレインは、電源電位ＶＤＤを供給する電源電位線に接続されている。増幅トランジスタ１０７のソースは、選択トランジスタ１０９のドレイン及び選択トランジスタ１１０のドレインに接続されている。
【００１７】
なお、トランジスタのソースとドレインの呼称は、トランジスタの導電型や着目する機能等に応じて異なることがあり、上述のソースとドレインとは逆の名称で呼ばれることもある。
【００１８】
画素アレイ１の各列には、列方向に延在する２つの垂直出力線１１１、１１２がそれぞれ配されている。垂直出力線１１１（第１の出力線）は、列方向に並ぶ複数の画素１０の選択トランジスタ１０９のソースに接続されており、垂直出力線１１２（第２の出力線）は、列方向に並ぶ複数の画素１０の選択トランジスタ１１０のソースに接続されている。このように、垂直出力線１１１、１１２は同一列の画素１０に対し共通の信号線をなしている。垂直出力線１１１、１１２の各々には、不図示の電流源が接続されている。これにより、増幅トランジスタ１０７及び電流源は、フローティングディフュージョンＦＤの電位に応じた電位を垂直出力線１１１又は垂直出力線１１２に出力させるソースフォロワ回路を構成する。
【００１９】
また、０行目の画素１０には、垂直走査部２から制御信号ｒｅｓ［０］、ｔｘ１［０］、ｔｘ２［０］、ｓｅｌ１［０］、ｓｅｌ２［０］が入力される。ここで、各制御信号に付された添字は行番号を示している。制御信号ｒｅｓ［０］はリセットトランジスタ１０８のゲートに入力され、リセットトランジスタ１０８をオン状態（導通状態）又はオフ状態（非導通状態）に制御する。リセットトランジスタ１０８がオン状態になると、フローティングディフュージョンＦＤの電位がリセットされる。
【００２０】
制御信号ｔｘ１［０］、ｔｘ２［０］は、それぞれ、転送トランジスタ１０５、１０６のゲートに入力され、転送トランジスタ１０５、１０６をオン状態又はオフ状態に制御する。転送トランジスタ１０５がオン状態になると、光電変換素子１０１に蓄積された電荷がフローティングディフュージョンＦＤに転送される。転送トランジスタ１０６がオン状態になると、光電変換素子１０２に蓄積された電荷がフローティングディフュージョンＦＤに転送される。
【００２１】
制御信号ｓｅｌ１［０］、ｓｅｌ２［０］は、それぞれ、選択トランジスタ１０９、１１０のゲートに入力され、選択トランジスタ１０９、１１０をオン状態又はオフ状態に制御する。選択トランジスタ１０９がオン状態になると、増幅トランジスタ１０７のソースが垂直出力線１１１に接続され、フローティングディフュージョンＦＤの電位に応じた電位が垂直出力線１１１に出力される。選択トランジスタ１１０がオン状態になると、増幅トランジスタ１０７のソースが垂直出力線１１２に接続され、フローティングディフュージョンＦＤの電位に応じた電位が垂直出力線１１２に出力される。なお、各トランジスタは、入力される制御信号がハイレベルのときにオン状態になるものとする。
【００２２】
本実施形態では、画素アレイ１の各列に２つの垂直出力線１１１、１１２が設けられている。そのため、例えば、０行目の画素１０からの信号を垂直出力線１１１に出力し、１行目の画素１０からの信号を垂直出力線１１２に出力することにより、同一の列の異なる行に設けられた複数の画素１０からの画素信号を同時刻に出力することができる。
【００２３】
図３は、垂直走査部２及び垂直出力線制御部７の回路構成例を示す図である。垂直走査部２は、垂直出力線制御部７及び行ごとに設けられた行駆動回路２００を含む。垂直走査部２は、タイミング生成部３から入力される垂直アドレス信号を不図示のデコーダによりデコードし、行アドレス信号ｖａｄｄｒ［ｋ］を生成し、対応する行の行駆動回路２００に入力させる。行アドレス信号ｖａｄｄｒ［ｋ］は、ハイレベルのときにその行が指定されていることを示す。行アドレス信号により指定された行の行駆動回路２００は、対応する行の画素１０の駆動に用いられる制御信号の生成を行う。具体的には、ｋ行目の行駆動回路２００は、行アドレス信号ｖａｄｄｒ［ｋ］に基づいて、制御信号ｓｅｌ１［ｋ］、ｓｅｌ２［ｋ］、ｒｅｓ［ｋ］、ｔｘ１［ｋ］、ｔｘ２［ｋ］を生成する。添字のｋは画素アレイ１を構成する画素１０の任意の行の行番号を表している。図３では、２行目以降の行駆動回路２００の図示を省略又は簡略化している。また、偶数番目の行と奇数番目の行とで、接続関係が異なる配線については、太線で示されている。
【００２４】
また、垂直走査部２には、タイミング生成部３から制御信号Ｐ＿ＬＡＴＲＤ１、Ｐ＿ＬＡＴＲＤ２、Ｐ＿ＬＡＴＳＨ、Ｐ＿ＬＡＴＲＤ＿ＲＥＳ、Ｐ＿ＬＡＴＳＨ＿ＲＥＳ、Ｐ＿ＬＡＴＲＤＤ、Ｐ＿ＬＡＴＳＨＤが入力される。これらの制御信号は、指定する行を示す行アドレス信号ｖａｄｄｒ［ｋ］を一旦保持するための制御に用いられる。
【００２５】
また、垂直走査部２には、タイミング生成部３から制御信号Ｐ＿ＳＥＬ、Ｐ＿ＴＸ１＿ＲＤ、Ｐ＿ＴＸ２＿ＲＤ、Ｐ＿ＴＸ１＿ＳＨ、Ｐ＿ＴＸ２＿ＳＨ、Ｐ＿ＦＤＲＥＳ＿ＲＤ＿Ｂ、Ｒ＿ＶＬＩＮＥ＿ＴＳＴが入力される。これらは画素１０の駆動に用いられる制御信号の生成に用いられる。
【００２６】
以下では、主として、行アドレス信号ｖａｄｄｒ［０］が入力される０行目の行駆動回路２００について説明する。１行目の行駆動回路２００については、０行目の行駆動回路２００と異なる点のみを説明する。２行目以降の行駆動回路２００は、０行目又は１行目の行駆動回路２００と同様の構成であるため説明を省略する。
【００２７】
０行目の行駆動回路２００は、ＡＮＤ回路２０１、２０２、２０７、２０８、２１２、２１５、２１６、２１８、２１９、ＳＲラッチ２０３、２０４、２１３、Ｄラッチ２０５、２０６、２１４、ＯＲ回路２０９、２１７、２２０及びＮＡＮＤ回路２１０を含む。また、１行目の行駆動回路２００は、ＮＡＮＤ回路２１０に代えてＮＡＮＤ回路２１１を含む。垂直出力線制御部７は、ＡＮＤ回路７０１を含む。
【００２８】
０行目の行駆動回路２００について説明する。行アドレス信号ｖａｄｄｒ［０］は、ＡＮＤ回路２０１、２０２、２１２の一方の入力端子に入力される。ＡＮＤ回路２０１の他方の入力端子には、制御信号Ｐ＿ＬＡＴＲＤ１が入力される。ＡＮＤ回路２０１は、行アドレス信号ｖａｄｄｒ［０］と制御信号Ｐ＿ＬＡＴＲＤ１の論理積をＳＲラッチ２０３のセット端子Ｓに出力し、ＳＲラッチ２０３に保持させる。ＡＮＤ回路２０２の他方の入力端子には、制御信号Ｐ＿ＬＡＴＲＤ２が入力される。ＡＮＤ回路２０２は、行アドレス信号ｖａｄｄｒ［０］と制御信号Ｐ＿ＬＡＴＲＤ２の論理積をＳＲラッチ２０４のセット端子Ｓに出力し、ＳＲラッチ２０４に保持させる。ＡＮＤ回路２１２の他方の入力端子には、制御信号Ｐ＿ＬＡＴＳＨが入力される。ＡＮＤ回路２１２は、行アドレス信号ｖａｄｄｒ［０］と制御信号Ｐ＿ＬＡＴＳＨの論理積をＳＲラッチ２１３のセット端子Ｓに出力し、ＳＲラッチ２１３に保持させる。
【００２９】
ＳＲラッチ２０３のリセット端子Ｒ及びＳＲラッチ２０４のリセット端子Ｒには、制御信号Ｐ＿ＬＡＴＲＤ＿ＲＥＳが入力される。ＳＲラッチ２１３のリセット端子Ｒには、制御信号Ｐ＿ＬＡＴＳＨ＿ＲＥＳが入力される。
【００３０】
ＳＲラッチ２０３、２０４、２１３の出力端子Ｑからの出力信号は、それぞれ、Ｄラッチ２０５、２０６、２１４のデータ入力端子Ｄに入力される。Ｄラッチ２０５のゲート入力端子Ｇ及びＤラッチ２０６のゲート入力端子Ｇには、制御信号Ｐ＿ＬＡＴＲＤＤが入力される。Ｄラッチ２０５、２０６は、それぞれ、制御信号Ｐ＿ＬＡＴＲＤＤをクロックとして、ＳＲラッチ２０３、２０４から出力される信号を制御信号Ｐ＿ＬＡＴＲＤＤに基づくタイミングで保持する。Ｄラッチ２１４のゲート入力端子Ｇには、制御信号Ｐ＿ＬＡＴＳＨＤが入力される。Ｄラッチ２１４は、制御信号Ｐ＿ＬＡＴＳＨＤをクロックとして、ＳＲラッチ２１３から出力される信号を制御信号Ｐ＿ＬＡＴＳＨＤに基づくタイミングで保持する。制御信号Ｐ＿ＬＡＴＲＤＤ、Ｐ＿ＬＡＴＳＨＤはすべての行に入力されるため、複数行の画素１０に対して同時刻に読み出し等の駆動を行うことができる。
【００３１】
Ｄラッチ２０５、２０６に保持された信号は出力端子Ｑから出力され、ＡＮＤ回路２０７、２０８の一方の入力端子にそれぞれ入力される。ＡＮＤ回路２０７、２０８の他方の入力端子には、制御信号Ｐ＿ＳＥＬが入力される。ＡＮＤ回路２０７は、Ｄラッチ２０５の出力と、制御信号Ｐ＿ＳＥＬの論理積を制御信号ｓｅｌ１［０］として、０行目の画素１０に出力する。また、ＡＮＤ回路２０８は、Ｄラッチ２０６の出力と、制御信号Ｐ＿ＳＥＬの論理積を制御信号ｓｅｌ２［０］として、０行目の画素１０に出力する。
【００３２】
また、Ｄラッチ２０５の出力信号はＯＲ回路２０９の一方の入力端子に入力され、Ｄラッチ２０６の出力信号はＯＲ回路２０９の他方の入力端子に入力される。ＯＲ回路２０９は、Ｄラッチ２０５の出力とＤラッチ２０６の出力との論理和を、ＮＡＮＤ回路２１０の一方の入力端子、ＡＮＤ回路２１５の一方の入力端子、ＡＮＤ回路２１８の一方の入力端子に出力する。
【００３３】
ＮＡＮＤ回路２１０の他方の入力端子には、制御信号Ｐ＿ＦＤＲＥＳ＿ＲＤ＿Ｂが入力される。ＮＡＮＤ回路２１０は、ＯＲ回路２０９の出力と、制御信号Ｐ＿ＦＤＲＥＳ＿ＲＤ＿Ｂの論理積の反転値を制御信号ｒｅｓ［０］として、０行目の画素１０に出力する。
【００３４】
ＡＮＤ回路２１５の他方の入力端子には、制御信号Ｐ＿ＴＸ１＿ＲＤが入力される。ＡＮＤ回路２１５は、ＯＲ回路２０９の出力と、制御信号Ｐ＿ＴＸ１＿ＲＤの論理積をＯＲ回路２１７の一方の入力端子に出力する。Ｄラッチ２１４に保持された信号は出力端子Ｑから出力され、ＡＮＤ回路２１６、２１９の一方の入力端子に入力される。ＡＮＤ回路２１６の他方の入力端子には、制御信号Ｐ＿ＴＸ１＿ＳＨが入力される。ＡＮＤ回路２１６は、Ｄラッチ２１４の出力と、制御信号Ｐ＿ＴＸ１＿ＳＨの論理積をＯＲ回路２１７の他方の入力端子に出力する。ＯＲ回路２１７は、ＡＮＤ回路２１５の出力と、ＡＮＤ回路２１６の出力との論理和を制御信号ｔｘ１［０］として、０行目の画素１０に出力する。
【００３５】
ＡＮＤ回路２１８の他方の入力端子には、制御信号Ｐ＿ＴＸ２＿ＲＤが入力される。ＡＮＤ回路２１８は、ＯＲ回路２０９の出力と、制御信号Ｐ＿ＴＸ２＿ＲＤの論理積をＯＲ回路２２０の一方の入力端子に出力する。ＡＮＤ回路２１９の他方の入力端子には、制御信号Ｐ＿ＴＸ２＿ＳＨが入力される。ＡＮＤ回路２１９は、Ｄラッチ２１４の出力と、制御信号Ｐ＿ＴＸ２＿ＳＨの論理積をＯＲ回路２２０の他方の入力端子に出力する。ＯＲ回路２２０は、ＡＮＤ回路２１８の出力と、ＡＮＤ回路２１９の出力との論理和を制御信号ｔｘ２［０］として、０行目の画素１０に出力する。
【００３６】
上述のように、ＳＲラッチ２０３、Ｄラッチ２０５は、０行目の画素１０から垂直出力線１１１に信号を出力させる読み出し動作を行う行を指定する信号をラッチする。ＳＲラッチ２０４、Ｄラッチ２０６は、０行目の画素１０から垂直出力線１１２に信号を出力させる読み出し動作を行う行を指定する信号をラッチする。ＳＲラッチ２１３、Ｄラッチ２１４は、０行目の画素１０の光電変換素子１０１、１０２及びフローティングディフュージョンＦＤに蓄積された電荷をリセットし、その後リセットを解除することによる電子シャッタ動作を行う行を指定する信号をラッチする。
【００３７】
次に１行目の行駆動回路２００及び垂直出力線制御部７について説明する。１行目の行駆動回路２００は、ＮＡＮＤ回路２１０に代えてＮＡＮＤ回路２１１を含む。ＮＡＮＤ回路２１１の一方の入力端子には、ＯＲ回路２０９の出力信号が入力される。垂直出力線制御部７はＡＮＤ回路７０１を含む。ＡＮＤ回路７０１の一方の入力端子には制御信号Ｐ＿ＦＤＲＥＳ＿ＲＤ＿Ｂが入力され、他方の入力端子には制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴの反転値が入力される。ＡＮＤ回路７０１は、制御信号Ｐ＿ＦＤＲＥＳ＿ＲＤ＿Ｂと制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴの反転値との論理積を奇数番目の行（１行目、３行目、…）のＮＡＮＤ回路２１１の他方の入力端子に出力する。ＮＡＮＤ回路２１１は、ＯＲ回路２０９の出力と、ＡＮＤ回路７０１の出力の論理積の反転値を制御信号ｒｅｓ［１］として、１行目の画素１０に出力する。
【００３８】
２行目、４行目等の偶数番目の行の行駆動回路２００の構成は０行目の行駆動回路２００と同様であり、３行目、５行目等の奇数番目の行の行駆動回路２００の構成は１行目の行駆動回路２００と同様である。
【００３９】
制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴは通常の画素信号を出力する通常駆動モードと撮像装置１００の不具合を検出するテストモードとを切り替える信号である。通常駆動モードにおいては、制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴはローレベルであり、ＡＮＤ回路７０１の出力は制御信号Ｐ＿ＦＤＲＥＳ＿ＲＤ＿Ｂと一致する。したがって、偶数番目の行のＮＡＮＤ回路２１０と奇数番目の行のＮＡＮＤ回路２１１は同じ動作を行う。テストモードにおいては、制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴはハイレベルであり、ＡＮＤ回路７０１の出力はローレベルである。したがって、奇数番目の行のＮＡＮＤ回路２１１の出力はハイレベルとなり、奇数番目の制御信号ｒｅｓ［１］、ｒｅｓ［３］、…は、ハイレベルに維持される。
【００４０】
次に、図４、図５、図６Ａ、図６Ｂ及び図６Ｃを用いて撮像装置１００の動作を説明する。図４は、撮像装置１００の動作の概要を示すタイミングチャートである。図５は、撮像装置１００のアドレス設定期間の動作を示すタイミングチャートである。図６Ａは、撮像装置１００の通常駆動モードにおける動作タイミング及び垂直出力線１１１、１１２の電位を示す図である。図６Ｂは、撮像装置１００のテストモードにおける動作タイミング及び垂直出力線１１１、１１２の電位を示す図である。図６Ｃは、テストモードにおいて、垂直出力線１１１と垂直出力線１１２の間に短絡が発生している場合の動作タイミング及び垂直出力線１１１、１１２の電位を示す図である。
【００４１】
図４には、垂直同期信号ＶＤ及び水平同期信号ＨＤのタイミングが示されている。垂直同期信号ＶＤ及び水平同期信号ＨＤは撮像装置１００の駆動のために入力される基準タイミング信号である。水平同期信号ＨＤのパルス間隔を１ＨＤ期間とする。１ＨＤ期間内において、１行分の画素１０の駆動が行われ、撮像装置１００から１行分の画素信号の出力が行われる。垂直同期信号ＶＤのパルス間隔を１ＶＤ期間（不図示）とする。１ＶＤ期間は、１フレーム分の画素信号を出力する期間に相当する。１ＨＤ期間は、駆動を行う行アドレスを設定するアドレス設定期間（図中の（１））と、画素１０の駆動を行う画素駆動期間（図中の（２））とを含む。
【００４２】
図５には、アドレス設定期間（図４の（１））における動作がより詳細に示されている。図５に示されるＶＤＥＣＣＮＴはタイミング生成部３から出力される垂直アドレス信号を示している。垂直アドレス信号ＶＤＥＣＣＥＮＴをデコードすることにより、各行の行駆動回路２００に入力される行アドレス信号が生成される。図５の垂直アドレス信号ＶＤＥＣＣＥＮＴに示されている値の行番号の行アドレス信号はハイレベルとなり、それ以外の行番号の行アドレス信号はローレベルとなる。
【００４３】
時刻ｔ１において、水平同期信号ＨＤが入力され、１ＨＤ期間が開始するとともに、アドレス設定期間も開始する。時刻ｔ２において、制御信号Ｐ＿ＬＡＴＲＤ＿ＲＥＳ、Ｐ＿ＬＡＴＳＨ＿ＲＥＳがハイレベルになる。これによりＳＲラッチ２０３、２０４、２１３がリセットされる。
【００４４】
次に、読み出し動作用のアドレス設定が行われる。時刻ｔ３において、タイミング生成部３から出力される垂直アドレス信号ＶＤＥＣＣＮＴの値が０にセットされる。これにより、垂直アドレス信号ＶＤＥＣＣＮＴをデコードして得られる０行目の行アドレス信号ｖａｄｄｒ［０］がハイレベルになる。時刻ｔ４において、制御信号Ｐ＿ＬＡＴＲＤ１がハイレベルになり、０行目のＡＮＤ回路２０１の出力がハイレベルになり、この信号がＳＲラッチ２０３にセットされる。
【００４５】
時刻ｔ５において、垂直アドレス信号ＶＤＥＣＣＮＴの値が１にセットされる。これにより、１行目の行アドレス信号ｖａｄｄｒ［１］がハイレベルになる。時刻ｔ６において、制御信号Ｐ＿ＬＡＴＲＤ２がハイレベルになり、１行目のＡＮＤ回路２０２の出力がハイレベルになり、この信号がＳＲラッチ２０４にセットされる。
【００４６】
次に、シャッタ動作用のアドレス設定が行われる。時刻ｔ７において、垂直アドレス信号ＶＤＥＣＣＮＴの値がｎにセットされる。これにより、ｎ行目の行アドレス信号ｖａｄｄｒ［ｎ］がハイレベルになる。時刻ｔ８において、制御信号Ｐ＿ＬＡＴＳＨがハイレベルになり、ｎ行目のＡＮＤ回路２１２の出力がハイレベルになり、この信号がｎ行目のＳＲラッチ２１３にセットされる。次に、時刻ｔ９において、垂直アドレス信号ＶＤＥＣＣＮＴの値がｎ＋１にセットされる。これにより、ｎ＋１行目の行アドレス信号ｖａｄｄｒ［ｎ＋１］がハイレベルになる。時刻ｔ１０において、制御信号Ｐ＿ＬＡＴＳＨがハイレベルになり、ｎ＋１行目のＡＮＤ回路２１２の出力がハイレベルになり、この信号がｎ＋１行目のＳＲラッチ２１３にセットされる。なお、以下の説明ではｎは偶数であるものとする。
【００４７】
以上の動作により、０行目と１行目の行駆動回路２００が読み出し動作を行う行（読み出し行）としてセットされ、ｎ行目とｎ＋１行目の行駆動回路２００がシャッタ動作を行う行（シャッタ行）としてセットされる。
【００４８】
ｔ１１において、制御信号Ｐ＿ＬＡＴＲＤＤ、Ｐ＿ＬＡＴＳＨＤがハイレベルになる。これにより、０行目のＤラッチ２０５、１行目のＤラッチ２０６、ｎ行目とｎ＋１行目のＤラッチ２１４の出力がハイレベルになる。
【００４９】
図６Ａには、通常駆動モードにおける画素駆動期間（図４の（２））における動作及び垂直出力線の電位が示されている。図６Ａでは、アドレス設定期間において設定された読み出し行の行アドレス信号をｖａｄｄｒ（ｒｅａｄ−ｒｏｗ）と表記し、アドレス設定期間において設定されたシャッタ行の行アドレス信号をｖａｄｄｒ（ｓｈｕｔｔｅｒ−ｒｏｗ）と表記している。なお、図６Ａにおいて、垂直走査部２から出力され画素１０に入力される制御信号は読み出し行である０行目と１行目のみが図示されており、その他の行については不図示である。しかしながら、必要に応じてシャッタ行（ｎ行目とｎ＋１行目）の制御信号についても説明することがある。
【００５０】
以下、図６Ａを参照して通常駆動モードにおける読み出し動作及びシャッタ動作について説明する。通常駆動モードであるため、制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴはローレベルに維持されている。
【００５１】
時刻ｔ１は、図５を参照して上述したように、１ＨＤ期間の開始のタイミングである。時刻ｔ１から時刻ｔ２０までのアドレス設定期間において、図５で述べたアドレス設定が行われる。したがって、ｖａｄｄｒ（ｒｅａｄ−ｒｏｗ）は０及び１、すなわち、読み出し行は０行目と１行目であり、ｖａｄｄｒ（ｓｈｕｔｔｅｒ−ｒｏｗ）はｎ及びｎ＋１、すなわち、シャッタ行はｎ行目とｎ＋１行目である。
【００５２】
時刻ｔ２０において、制御信号Ｐ＿ＳＥＬがハイレベルになる。これにより、０行目のＡＮＤ回路２０７の出力である制御信号ｓｅｌ１［０］と、１行目のＡＮＤ回路２０８の出力である制御信号ｓｅｌ２［１］とがハイレベルになる。したがって、０行目の選択トランジスタ１０９と１行目の選択トランジスタ１１０がオン状態になる。
【００５３】
時刻ｔ２１において、制御信号Ｐ＿ＦＤＲＥＳ＿ＲＤ＿Ｂがハイレベルになる。また、制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴはローレベルであるため、ＡＮＤ回路７０１の出力は、ハイレベルである。このとき、０行目のＮＡＮＤ回路２１０の出力である制御信号ｒｅｓ［０］と、１行目のＮＡＮＤ回路２１１の出力である制御信号ｒｅｓ［１］とがローレベルになる。したがって、０行目と１行目のリセットトランジスタ１０８がオフ状態になる。一方、シャッタ行においては、ＯＲ回路２０９の出力がローレベルであるため、ＮＡＮＤ回路２１０、２１１の出力はハイレベルのままであり、制御信号ｒｅｓ［ｎ］、ｒｅｓ［ｎ＋１］はハイレベルを維持する。したがって、ｎ行目とｎ＋１行目のリセットトランジスタ１０８がオン状態のままである。
【００５４】
時刻ｔ２２において、制御信号Ｐ＿ＴＸ１＿ＲＤ、Ｐ＿ＴＸ１＿ＳＨがハイレベルになる。これにより、読み出し行である０行目、１行目と、シャッタ行であるｎ行目、ｎ＋１行目のＯＲ回路２１７の出力、すなわち、制御信号ｔｘ１［０］、ｔｘ１［１］、ｔｘ１［ｎ］、ｔｘ１［ｎ＋１］がハイレベルになる。したがって、０行目、１行目、ｎ行目、ｎ＋１行目の転送トランジスタ１０５がオン状態になる。
【００５５】
以上により、０行目の画素１０において、リセットトランジスタ１０８がオフ状態、転送トランジスタ１０５がオン状態、選択トランジスタ１０９がオン状態となるため、垂直出力線１１１には、光電変換素子１０１で生成された電荷に基づく電位が出力される。また、１行目の画素１０において、リセットトランジスタ１０８がオフ状態、転送トランジスタ１０５がオン状態、選択トランジスタ１１０がオン状態となるため、垂直出力線１１２には、光電変換素子１０３で生成された電荷に基づく電位が出力される。図６Ａには、垂直出力線１１１、１１２に与えられる電位が図示されており、例えば、垂直出力線１１１の「ＰＤ（１０１）レベル」は、垂直出力線１１１の電位が、光電変換素子１０１で生成された電荷に基づくレベルとなっていることを示す。
【００５６】
また、ｎ行目の画素１０において、リセットトランジスタ１０８がオン状態、転送トランジスタ１０５がオン状態となるので、光電変換素子１０１がリセットされる。同様に、ｎ＋１行目の画素１０において、リセットトランジスタ１０８がオン状態、転送トランジスタ１０５がオン状態となるので、光電変換素子１０３もリセットされる。
【００５７】
時刻ｔ２３において、制御信号Ｐ＿ＴＸ１＿ＲＤ、Ｐ＿ＴＸ１＿ＳＨがローレベルになり、制御信号ｔｘ１［０］、ｔｘ１［１］、ｔｘ１［ｎ］、ｔｘ［ｎ＋１］がローレベルになる。これにより、０行目、１行目、ｎ行目、ｎ＋１行目の転送トランジスタ１０５がオフ状態になる。
【００５８】
時刻ｔ２４において、制御信号Ｐ＿ＦＤＲＥＳ＿ＲＤ＿Ｂがローレベルになり、制御信号ｒｅｓ［０］、ｒｅｓ［１］がハイレベルになる。これにより、０行目、１行目のリセットトランジスタ１０８がオン状態になり、フローティングディフュージョンＦＤがリセットされる。
【００５９】
時刻ｔ２５において、制御信号Ｐ＿ＳＥＬがローレベルになり、制御信号ｓｅｌ１［０］、制御信号ｓｅｌ２［１］がローレベルになる。０行目の選択トランジスタ１０９と１行目の選択トランジスタ１１０がオフ状態になる。時刻ｔ２０から時刻ｔ２５までの制御信号Ｐ＿ＳＥＬがハイレベルとなる期間が画素駆動期間である。
【００６０】
これ以降の期間については、上述と同様の動作については説明を省略する。時刻ｔ２６において、制御信号Ｐ＿ＴＸ２＿ＲＤ、Ｐ＿ＴＸ２＿ＳＨがハイレベルになる。これにより、読み出し行である０行目、１行目と、シャッタ行であるｎ行目、ｎ＋１行目のＯＲ回路２２０の出力、すなわち、制御信号ｔｘ２［０］、ｔｘ２［１］、ｔｘ２［ｎ］、ｔｘ２［ｎ＋１］がハイレベルになる。したがって、０行目、１行目、ｎ行目、ｎ＋１行目の転送トランジスタ１０６がオン状態になる。
【００６１】
以上により、０行目の画素１０において、リセットトランジスタ１０８がオフ状態、転送トランジスタ１０６がオン状態、選択トランジスタ１０９がオン状態となるため、垂直出力線１１１には、光電変換素子１０２で生成された電荷に基づく電位が出力される。また、１行目の画素１０において、リセットトランジスタ１０８がオフ状態、転送トランジスタ１０６がオン状態、選択トランジスタ１１０がオン状態となるため、垂直出力線１１２には、光電変換素子１０４で生成された電荷に基づく電位が出力される。
【００６２】
また、ｎ行目の画素１０において、リセットトランジスタ１０８がオン状態、転送トランジスタ１０６がオン状態となるので、光電変換素子１０２がリセットされる。同様に、ｎ＋１行目の画素１０において、リセットトランジスタ１０８がオン状態、転送トランジスタ１０６がオン状態となるので、光電変換素子１０４もリセットされる。
【００６３】
以上のようにして、通常駆動モードにおける、０行目、１行目の画素１０からの読み出し動作と、ｎ行目、ｎ＋１行目の画素１０のシャッタ動作とが行われる。
【００６４】
次に、図６Ｂを参照してテストモードにおける読み出し動作及びシャッタ動作について説明する。テストモードであるため、制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴはハイレベルに維持されている。図６Ａと同様の動作については説明を省略する。
【００６５】
時刻ｔ２７において、制御信号Ｐ＿ＦＤＲＥＳ＿ＲＤ＿Ｂがハイレベルになる。また、制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴはハイレベルであるため、ＡＮＤ回路７０１の出力は、制御信号Ｐ＿ＦＤＲＥＳ＿ＲＤ＿Ｂのレベルに関わらずローレベルとなる。このため、０行目のＮＡＮＤ回路２１０の出力である制御信号ｒｅｓ［０］はローレベルになるが、１行目のＮＡＮＤ回路２１１の出力である制御信号ｒｅｓ［１］はハイレベルのままになる。したがって、０行目のリセットトランジスタ１０８はオフ状態となり、１行目のリセットトランジスタ１０８はオン状態のまま維持される。すなわち、１行目の画素１０のフローティングディフュージョンＦＤはリセット状態に維持されている。
【００６６】
時刻ｔ２８において、通常駆動モードと同様の動作が行われ、０行目、１行目、ｎ行目、ｎ＋１行目の転送トランジスタ１０５がオン状態になる。
【００６７】
以上により、０行目の画素１０においては、通常駆動モードと同様の動作が行われ、垂直出力線１１１には、光電変換素子１０１で生成された電荷に基づくレベルの電位が出力される。また、１行目の画素１０においては、リセットトランジスタ１０８がオン状態であるため、垂直出力線１１２には、リセットレベルの電位が出力される。このように、垂直出力線１１１には通常の画素信号が出力され、垂直出力線１１２には、リセット状態の画素信号が出力される。なお、シャッタ行の動作は垂直出力線１１１、１１２の電位に影響しない。
【００６８】
図６Ｂに示されている垂直出力線１１１、１１２の電位は、垂直出力線１１１と垂直出力線１１２の間が短絡しておらず、撮像装置１００が正常に動作している場合を前提としたものである。これに対し、垂直出力線１１１と垂直出力線１１２の間が短絡している場合の垂直出力線の電位について図６Ｃを参照して説明する。
【００６９】
図６Ｃは、図６Ｂに示したテストモードにおいて、垂直出力線１１１と垂直出力線１１２の間が短絡した場合の動作及び垂直出力線１１１、１１２の電位を示している。各制御信号の動作タイミングは図６Ｂと同様であるため説明を省略する。垂直出力線１１１と垂直出力線１１２の間が短絡している場合、両者の電位が同電位となる。そのため、垂直出力線１１１及び垂直出力線１１２の電位は、短絡がない場合とは異なる電位となる。具体的には、垂直出力線１１１及び垂直出力線１１２に出力される信号のレベルは、図６Ｃに示されるように、光電変換素子で生じた電荷に基づく信号レベルと、リセット状態に基づく信号レベルとの加算平均等の中間的なレベルとなる。あるいは、一方の画素の増幅トランジスタ１０７が飽和領域で動作している状態ではなくなることで、他方の画素の信号（例えば、リセット状態に基づく信号レベル）が垂直出力線１１１と垂直出力線１１２の両方に出力されうる。
【００７０】
以上のように、本実施形態の撮像装置１００は制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴをハイレベルにすることによりテストモードでの動作が可能である。テストモードにおいて、垂直出力線１１１と垂直出力線１１２には互いに異なる電位が与えられる。これにより、本実施形態の撮像装置１００は、垂直出力線１１１と垂直出力線１１２の間の短絡がある場合とない場合とで異なるレベルの信号を出力できる。したがって、撮像装置１００の内部又は外部において、テストモードの出力信号に基づいて短絡の検出を行うことが可能となる。以上のように、本実施形態によれば、複数の出力線の間の短絡を検出することが可能な撮像装置１００を提供することができる。
【００７１】
（第１実施形態の変形例）
次に、第１実施形態の変形例を説明する。本変形例では、垂直出力線制御部７の機能が垂直走査部２内ではなく、タイミング生成部３内に設けられている。以下では、主として上述の第１実施形態の説明と異なる点について説明し、共通する部分の説明は省略又は簡略化する。
【００７２】
図７は、第１実施形態の変形例に係る垂直走査部２の回路構成例を示す図である。図７において、図３と異なる点は、垂直走査部２内に垂直出力線制御部７が設けられておらず、制御信号Ｐ＿ＦＤＲＥＳ＿ＲＤ１＿Ｂ、Ｐ＿ＦＤＲＥＳ＿ＲＤ２＿Ｂがタイミング生成部３から入力されている点である。すなわち、垂直出力線制御部７の機能は、タイミング生成部３内に設けられている（不図示）。偶数番目の行のＮＡＮＤ回路２１０には、制御信号Ｐ＿ＦＤＲＥＳ＿ＲＤ１＿Ｂが入力され、奇数番目の行のＮＡＮＤ回路２１１にはＰ＿ＦＤＲＥＳ＿ＲＤ２＿Ｂが入力される。
【００７３】
図８Ａは、撮像装置１００の通常駆動モードにおける動作タイミング及び垂直出力線１１１、１１２の電位を示す図である。図６Ａと異なる点は、時刻ｔ２１から時刻ｔ２４の期間において制御信号Ｐ＿ＦＤＲＥＳ＿ＲＤ１＿Ｂ、Ｐ＿ＦＤＲＥＳ＿ＲＤ２＿Ｂがハイレベルになっている点である。図８Ｂは、撮像装置１００のテストモードにおける動作タイミング及び垂直出力線の電位を示す図である。図６Ｂと異なる点は、制御信号Ｐ＿ＦＤＲＥＳ＿ＲＤ１＿Ｂが時刻ｔ２８、ｔ２９においてハイレベルであり、制御信号Ｐ＿ＦＤＲＥＳ＿ＲＤ２＿Ｂはローレベルに維持されている点である。
【００７４】
図８Ａ及び図８Ｂに示す駆動方法によれば、ＮＡＮＤ回路２１０、２１１に入力される信号のレベルは、それぞれ図６Ａ及び図６Ｂの駆動方法の場合と同様である。したがって、制御信号ｒｅｓ［０］、ｒｅｓ［１］は、図６Ａ及び図６Ｂと同様となる。その他の制御信号についても同様である。したがって、垂直出力線１１１、垂直出力線１１２のレベルも図６Ａ及び図６Ｂの場合と同様となる。そのため、垂直出力線１１１と垂直出力線１１２の間が短絡した場合の電位は図６Ｃと同様となる（図示は省略）。
【００７５】
以上のように、垂直出力線制御部７の機能が垂直走査部２内ではなく、タイミング生成部３内に設けられている場合においても、同様にして複数の出力線の間の短絡を検出することが可能な撮像装置１００を提供することができる。
【００７６】
なお、テストモードにおいて、制御信号Ｐ＿ＦＤＲＥＳ＿ＲＤ２＿Ｂが時刻ｔ２８にハイレベルとなり、制御信号Ｐ＿ＦＤＲＥＳ＿ＲＤ１＿Ｂはローレベルに維持されるように構成してもよい。この場合も垂直出力線１１１と垂直出力線１１２に互いに異なる電位が与えられるため、同様に短絡の検出が可能である。
【００７７】
（第２実施形態）
次に、第２実施形態を説明する。本実施形態では、制御信号ｔｘ１［０］、ｔｘ１［１］、…と制御信号ｔｘ２［０］、ｔｘ２［１］、…との動作を偶数番目の行と奇数番目の行とで異ならせることにより、垂直出力線１１１と垂直出力線１１２には互いに異なる電位が与えられる。以下では、主として上述の第１実施形態の説明と異なる点について説明し、共通する部分の説明は省略又は簡略化する。
【００７８】
図９は、垂直走査部２及び垂直出力線制御部７の回路構成例を示す図である。本実施形態では、第１実施形態とは異なり、いずれの行の行駆動回路２００にも、ＮＡＮＤ回路２１０が設けられており、ＮＡＮＤ回路２１０には、制御信号Ｐ＿ＦＤＲＥＳ＿ＲＤ＿Ｂが入力される。
【００７９】
０行目の行駆動回路２００は、ＡＮＤ回路２１５、２１８を含む。ＡＮＤ回路２１５の一方の入力端子には、ＯＲ回路２０９の出力信号が入力される。ＡＮＤ回路２１５の他方の入力端子には、制御信号Ｐ＿ＴＸ１＿ＲＤが入力される。ＡＮＤ回路２１５は、ＯＲ回路２０９の出力と、制御信号Ｐ＿ＴＸ１＿ＲＤの論理積をＯＲ回路２１７の一方の入力端子に出力する。ＡＮＤ回路２１８の一方の入力端子には、ＯＲ回路２０９の出力信号が入力される。ＡＮＤ回路２１８の他方の入力端子には、制御信号Ｐ＿ＴＸ２＿ＲＤが入力される。ＡＮＤ回路２１８は、ＯＲ回路２０９の出力と、制御信号Ｐ＿ＴＸ２＿ＲＤの論理積をＯＲ回路２２０の一方の入力端子に出力する。他の偶数番目の行（２行目、４行目、…）の行駆動回路２００についても同様である。
【００８０】
１行目の行駆動回路２００は、ＡＮＤ回路２１５、２１８に代えてＡＮＤ回路２２１、２２２を含む。ＡＮＤ回路２２１、２２２の一方の入力端子には、ＯＲ回路２０９の出力信号が入力される。垂直出力線制御部７は、ＡＮＤ回路７０２、７０３を含む。ＡＮＤ回路７０３の一方の入力端子には制御信号Ｐ＿ＴＸ１＿ＲＤが入力され、他方の入力端子には制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴの反転値が入力される。ＡＮＤ回路７０３は、制御信号Ｐ＿ＴＸ１＿ＲＤと制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴの反転値との論理積を奇数番目の行（１行目、３行目、…）のＡＮＤ回路２２１の他方の入力端子に出力する。ＡＮＤ回路２２１は、ＯＲ回路２０９の出力と、ＡＮＤ回路７０３の出力の論理積をＯＲ回路２１７の一方の入力端子に出力する。他の奇数番目の行（３行目、５行目、…）の行駆動回路２００についても同様である。
【００８１】
ＡＮＤ回路７０２の一方の入力端子には制御信号Ｐ＿ＴＸ２＿ＲＤが入力され、他方の入力端子には制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴの反転値が入力される。ＡＮＤ回路７０２は、制御信号Ｐ＿ＴＸ２＿ＲＤと制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴの反転値との論理積を奇数番目の行（１行目、３行目、…）のＡＮＤ回路２２２の他方の入力端子に出力する。ＡＮＤ回路２２２は、ＯＲ回路２０９の出力と、ＡＮＤ回路７０２の出力の論理積をＯＲ回路２２０の一方の入力端子に出力する。
【００８２】
通常駆動モードにおいては、制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴはローレベルであり、ＡＮＤ回路７０３の出力は制御信号Ｐ＿ＴＸ１＿ＲＤと一致し、ＡＮＤ回路７０２の出力は制御信号Ｐ＿ＴＸ２＿ＲＤと一致する。したがって、偶数番目の行のＡＮＤ回路２１５、２１８と奇数番目の行のＡＮＤ回路２２１、２２２は同じ動作を行う。テストモードにおいては、制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴはハイレベルであり、ＡＮＤ回路７０２、７０３の出力はローレベルである。したがって、奇数番目の行のＡＮＤ回路２２１、２２２の出力はローレベルとなり、ＡＮＤ回路２１６、２１９の出力がローレベルの場合には、奇数番目の制御信号ｔｘ１［１］、ｔｘ１［３］、…及びｔｘ２［１］、ｔｘ２［３］、…は、ローレベルとなる。
【００８３】
図１０は、撮像装置１００のテストモードにおける動作タイミング及び垂直出力線１１１、１１２の電位を示す図である。図１０を用いて、制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴがハイレベルとなるテストモードにおける撮像装置１００の動作を説明する。なお、通常駆動モードの動作等については、説明を省略する。
【００８４】
時刻ｔ３１から時刻ｔ３２の期間において、制御信号Ｐ＿ＴＸ１＿ＲＤ、Ｐ＿ＴＸ１＿ＳＨがハイレベルになる。一方、制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴはハイレベルであるため、ＡＮＤ回路７０２、７０３の出力は、ローレベルとなる。このため、０行目の制御信号ｔｘ１［０］はハイレベルになるが、１行目の制御信号ｔｘ１［１］はローレベルのままになる。したがって、０行目の転送トランジスタ１０５はオン状態となり、１行目の転送トランジスタ１０５はオフ状態のまま維持される。したがって、１行目のフローティングディフュージョンＦＤには、シャッタ動作時に設定されたリセットレベルの電位が維持されている。
【００８５】
以上により、０行目の画素１０においては、通常駆動モードと同様の動作が行われ、垂直出力線１１１には、光電変換素子１０１で生成された電荷に基づくレベルの電位が出力される。また、１行目の画素１０においては、転送トランジスタ１０５がオフ状態のままであるため、垂直出力線１１２には、シャッタ動作時に設定されたリセットレベルの電位が出力される。
【００８６】
時刻ｔ３３から時刻ｔ３４の期間において、制御信号Ｐ＿ＴＸ２＿ＲＤ、Ｐ＿ＴＸ２＿ＳＨがハイレベルになる。上述と同様に、０行目の制御信号ｔｘ２［０］はハイレベルになるが、１行目の制御信号ｔｘ２［１］はローレベルのままになる。したがって、０行目の転送トランジスタ１０６はオン状態となり、１行目の転送トランジスタ１０６はオフ状態のまま維持される。したがって、垂直出力線１１１には、光電変換素子１０２で生成された電荷に基づくレベルの電位が出力され、垂直出力線１１２には、シャッタ動作時に設定されたリセットレベルの電位が出力される。このように、垂直出力線１１１には通常の画素信号が出力され、垂直出力線１１２には、リセット状態の画素信号が出力される。
【００８７】
以上のように、制御信号ｔｘ１［０］、ｔｘ１［１］、…と制御信号ｔｘ２［０］、ｔｘ２［１］、…との動作を偶数番目の行と奇数番目の行とで異ならせることにより、垂直出力線１１１と垂直出力線１１２には互いに異なる電位が与えられる。したがって、本実施形態においても第１実施形態と同様に、複数の出力線の間の短絡を検出することが可能な撮像装置１００を提供することができる。
【００８８】
（第２実施形態の変形例）
次に、第２実施形態の変形例を説明する。本変形例では、垂直出力線制御部７の機能が垂直走査部２内ではなく、タイミング生成部３内に設けられている。以下では、主として上述の第２実施形態の説明と異なる点について説明し、共通する部分の説明は省略又は簡略化する。
【００８９】
図１１は、第２実施形態の変形例に係る垂直走査部２の回路構成例を示す図である。図１１において、図９と異なる点は、垂直走査部２内に垂直出力線制御部７が設けられておらず、制御信号Ｐ＿ＴＸ１１＿ＲＤ、Ｐ＿ＴＸ１２＿ＲＤ、Ｐ＿ＴＸ２１＿ＲＤ、Ｐ＿ＴＸ２２＿ＲＤがタイミング生成部３から入力されている点である。すなわち、垂直出力線制御部７の機能は、タイミング生成部３内に設けられている（不図示）。偶数番目の行のＡＮＤ回路２１５には、制御信号Ｐ＿ＴＸ１１＿ＲＤが入力され、偶数番目の行のＡＮＤ回路２１８には、制御信号Ｐ＿ＴＸ２１＿ＲＤが入力される。奇数番目の行のＡＮＤ回路２２１には、制御信号Ｐ＿ＴＸ１２＿ＲＤが入力され、奇数番目の行のＡＮＤ回路２２２には、制御信号Ｐ＿ＴＸ２２＿ＲＤが入力される。
【００９０】
図１２Ａは、撮像装置１００の通常駆動モードにおける動作タイミング及び垂直出力線１１１、１１２の電位を示す図である。図１０と異なる点は、時刻ｔ２２から時刻ｔ２３の期間において制御信号Ｐ＿ＴＸ１１＿ＲＤ、Ｐ＿ＴＸ１２＿ＲＤがハイレベルになっている点である。図１２Ｂは、撮像装置１００のテストモードにおける動作タイミング及び垂直出力線の電位を示す図である。図１０と異なる点は、制御信号Ｐ＿ＴＸ１１＿ＲＤ、Ｐ＿ＴＸ１２＿ＲＤ、Ｐ＿ＴＸ２１＿ＲＤ、Ｐ＿ＴＸ２２＿ＲＤの動作である。すなわち、制御信号Ｐ＿ＴＸ１１＿ＲＤは時刻ｔ３１から時刻ｔ３２の期間においてハイレベルであり、制御信号Ｐ＿ＴＸ２１＿ＲＤが時刻ｔ３３から時刻ｔ３４の期間においてハイレベルである。これに対し、制御信号Ｐ＿ＴＸ１２＿ＲＤ、Ｐ＿ＴＸ２２＿ＲＤはローレベルに維持されている。
【００９１】
図１２Ｂに示すテストモードにおける駆動方法によれば、ＡＮＤ回路２１５、２１８、２２１、２２２に入力される信号のレベルは、それぞれ図１０の駆動方法の場合と同様である。したがって、制御信号ｔｘ１［０］、ｔｘ１［１］と制御信号ｔｘ２［０］、ｔｘ２［１］は、図１０と同様となり、垂直出力線１１１、垂直出力線１１２のレベルも図１０の場合と同様となる。そのため、垂直出力線１１１と垂直出力線１１２の間が短絡した場合の検出を同様に行うことができる。
【００９２】
以上のように、垂直出力線制御部７の機能が垂直走査部２内ではなく、タイミング生成部３内に設けられている場合においても、同様にして複数の出力線の間の短絡を検出することが可能な撮像装置１００を提供することができる。
【００９３】
（第３実施形態）
次に、第３実施形態を説明する。本実施形態では、制御信号ｓｅｌ１［０］、ｓｅｌ１［１］、…と制御信号ｓｅｌ２［０］、ｓｅｌ２［１］、…との動作を偶数番目の行と奇数番目の行とで異ならせることにより、垂直出力線１１１と垂直出力線１１２には互いに異なる電位が与えられる。以下では、主として上述の第１実施形態の説明と異なる点について説明し、共通する部分の説明は省略又は簡略化する。
【００９４】
図１３は、垂直走査部２及び垂直出力線制御部７の回路構成例を示す図である。本実施形態では、第１実施形態とは異なり、いずれの行の行駆動回路２００にも、ＮＡＮＤ回路２１０が設けられており、ＮＡＮＤ回路２１０には、制御信号Ｐ＿ＦＤＲＥＳ＿ＲＤ＿Ｂが入力される。垂直出力線制御部７は、ＡＮＤ回路７０４を含む。
【００９５】
０行目の行駆動回路２００において、ＡＮＤ回路２０２の一方の入力端子には、行アドレス信号ｖａｄｄｒ［０］が入力される。ＡＮＤ回路２０２の他方の入力端子には、制御信号Ｐ＿ＬＡＴＲＤ２が入力される。ＡＮＤ回路２０２は、行アドレス信号ｖａｄｄｒ［０］と、制御信号Ｐ＿ＬＡＴＲＤ２の論理積をＳＲラッチ２０４のセット端子Ｓに出力し、ＳＲラッチ２０４に保持させる。他の偶数番目の行（２行目、４行目、…）の行駆動回路２００についても同様である。
【００９６】
１行目の行駆動回路２００において、ＡＮＤ回路２０２の一方の入力端子には、行アドレス信号ｖａｄｄｒ［１］が入力される。ＡＮＤ回路７０４の一方の入力端子には制御信号Ｐ＿ＬＡＴＲＤ２が入力され、他方の入力端子には制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴの反転値が入力される。ＡＮＤ回路７０４は、制御信号Ｐ＿ＬＡＴＲＤ２と制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴの反転値との論理積を奇数番目の行（１行目、３行目、…）のＡＮＤ回路２０２の他方の入力端子に出力する。ＡＮＤ回路２０２は、行アドレス信号ｖａｄｄｒ［１］の出力と、ＡＮＤ回路２０２の出力の論理積をＳＲラッチ２０４のセット端子Ｓに出力し、ＳＲラッチ２０４に保持させる。他の奇数番目の行（３行目、５行目、…）の行駆動回路２００についても同様である。
【００９７】
通常駆動モードにおいては、制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴはローレベルであり、ＡＮＤ回路７０４の出力は制御信号Ｐ＿ＬＡＴＲＤ２と一致する。したがって、偶数番目の行のＡＮＤ回路２０２と奇数番目の行のＡＮＤ回路２０２は同じ動作を行う。テストモードにおいては、制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴはハイレベルであり、ＡＮＤ回路７０４の出力はローレベルである。したがって、奇数番目の行のＡＮＤ回路２０２の出力はローレベルとなる。
【００９８】
図１４は、テストモードにおける撮像装置１００の動作の概要を示す図である。図１４を用いて、制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴがハイレベルとなるテストモードにおける撮像装置１００の動作を説明する。なお、通常駆動モードの動作の説明は省略する。また、図５と重複する説明等については省略又は簡略化することがある。
【００９９】
時刻ｔ３において、タイミング生成部３から出力される垂直アドレス信号ＶＤＥＣＣＮＴの値が０にセットされる。これにより、０行目の行アドレス信号ｖａｄｄｒ［０］がハイレベルになる。時刻ｔ４において、制御信号Ｐ＿ＬＡＴＲＤ１がハイレベルになり、０行目のＡＮＤ回路２０１の出力がハイレベルになり、この信号がＳＲラッチ２０３にセットされる。
【０１００】
時刻ｔ５において、垂直アドレス信号ＶＤＥＣＣＮＴの値が１にセットされる。これにより、１行目の行アドレス信号ｖａｄｄｒ［１］がハイレベルになる。時刻ｔ６において、制御信号Ｐ＿ＬＡＴＲＤ２がハイレベルになる。このとき、制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴはハイレベルであるため、ＡＮＤ回路７０４の出力はローレベルとなる。そのため時刻ｔ６において１行目のＳＲラッチ２０４からの出力はローレベルのままとなる。これを言い換えると、垂直出力線１１２に接続される画素１０の制御を行う制御信号Ｐ＿ＬＡＴＲＤ２が実質的に無効となっている。したがって、垂直出力線１１１に接続される選択トランジスタ１０９（第１の選択トランジスタ）はオン状態になるが、垂直出力線１１２に接続される選択トランジスタ１１０（第２の選択トランジスタ）はオフ状態のままとなる。そのため、画素１０は、垂直出力線１１１のみに信号を出力する。これにより、垂直出力線１１２の電位を画素信号が出力される垂直出力線１１１の電位と異ならせることができる。したがって、本実施形態においても第１実施形態と同様に、複数の出力線の間の短絡を検出することが可能な撮像装置１００を提供することができる。
【０１０１】
なお、垂直出力線１１２には、どの行の画素１０からも信号が出力されないため、フローティング状態となる。そこで、垂直出力線１１２がフローティングとなることによるノイズ等の影響を低減するため、垂直出力線１１２を所定の電位に固定する回路構成としてもよい。
【０１０２】
また、テストモードにおける垂直出力線１１１と垂直出力線１１２の電位の関係は逆であってもよい。すなわち、垂直出力線１１１に接続される画素１０の制御を行う制御信号Ｐ＿ＬＡＴＲＤ１が実質的に無効となるように回路構成を変更し、画素１０は、垂直出力線１１２のみに信号を出力する構成としてもよい。
【０１０３】
（第４実施形態）
次に、第４実施形態を説明する。本実施形態では、垂直出力線制御部７が、直接、垂直出力線１１１と垂直出力線１１２の少なくとも一方の電位を所定の電位でクリップさせて、互いに異なる電位を与える構成となっている。以下では、主として上述の第１実施形態の説明と異なる点について説明し、共通する部分の説明は省略又は簡略化する。
【０１０４】
図１５は、第４実施形態に係る撮像装置１００の構成例を示すブロック図である。本実施形態において、垂直出力線制御部７は画素アレイ１内に設けられている。垂直出力線制御部７は、タイミング生成部３からの制御信号に応じて、２本の垂直出力線１１１、１１２に互いに異なる電位を与える。なお、垂直出力線制御部７は、画素アレイ１とは別個に設けられていてもよい。例えば、垂直出力線１１１、１１２が画素アレイ１から列回路部４に延在している場合には、垂直出力線制御部７は、画素アレイ１と列回路部４との間に設けられていてもよい。
【０１０５】
図１６は、第４実施形態に係る垂直出力線制御部７の回路構成を示す図である。垂直出力線制御部７は、トランジスタ７１１、７１２、７１３、７１４を含む。各トランジスタは、ｎ型のＭＯＳトランジスタである。トランジスタ７１１、７１２のゲートは、クリップ電位Ｖｃｌｉｐを供給するクリップ電位線に接続されている。トランジスタ７１１、７１２のドレインは、電源電位ＶＤＤを供給する電源電位線に接続されている。トランジスタ７１１のソースは垂直出力線１１１に接続されており、トランジスタ７１２のソースは垂直出力線１１２に接続されている。
【０１０６】
画素１０から垂直出力線１１１、１１２に出力される電位がクリップ電位Ｖｃｌｉｐよりも十分に高い場合には、トランジスタ７１１、７１２のＶｇｓは小さいため、オン状態にならない。したがって、トランジスタ７１１、７１２は、垂直出力線１１１、１１２の電位に影響を与えない。しかしながら、画素１０から垂直出力線１１１、１１２に出力される電位がクリップ電位Ｖｃｌｉｐよりも十分に低い場合には、トランジスタ７１１、７１２のＶｇｓが大きくなり、オン状態になる。このとき、垂直出力線１１１、１１２の電位は（Ｖｃｌｉｐ−Ｖｇｓ）になる。このように、トランジスタ７１１、７１２は、垂直出力線１１１、１１２の電位を所定のレベルでクリップする機能を有する。
【０１０７】
トランジスタ７１３のゲートには、タイミング生成部３から出力される制御信号ｐ＿ｖｌｉｎｅ＿ｔｓｔ［０］が入力される。トランジスタ７１４のゲートには、タイミング生成部３から出力される制御信号ｐ＿ｖｌｉｎｅ＿ｔｓｔ［１］が入力される。トランジスタ７１３、７１４のドレインは、電源電位ＶＤＤを供給する電源電位線に接続されている。トランジスタ７１３のソースは垂直出力線１１１に接続されており、トランジスタ７１４のソースは垂直出力線１１２に接続されている。
【０１０８】
テストモードにおいて、制御信号ｐ＿ｖｌｉｎｅ＿ｔｓｔ［０］はローレベルであり、制御信号ｐ＿ｖｌｉｎｅ＿ｔｓｔ［１］はハイレベルである。ここで、ハイレベルの電位は、画素１０から出力される画素信号に対して、トランジスタ７１４がオン状態になるように設定される。このとき、垂直出力線１１１の電位には通常の画素信号が出力されるが、垂直出力線１１２の電位は（Ｖｃｌｉｐ−Ｖｇｓ）にクリップされる。
【０１０９】
以上のように、垂直出力線１１２の電位を（Ｖｃｌｉｐ−Ｖｇｓ）にクリップすることにより、垂直出力線１１１と垂直出力線１１２には互いに異なる電位が与えられる。したがって、本実施形態においても第１実施形態と同様に、複数の出力線の間の短絡を検出することが可能な撮像装置１００を提供することができる。
【０１１０】
なお、テストモードにおいて、制御信号ｐ＿ｖｌｉｎｅ＿ｔｓｔ［０］はハイレベルとし、制御信号ｐ＿ｖｌｉｎｅ＿ｔｓｔ［１］はローレベルとしてもよい。この場合、垂直出力線１１１の電位が（Ｖｃｌｉｐ−Ｖｇｓ）にクリップされ、垂直出力線１１１と垂直出力線１１２には互いに異なる電位が与えられるため、同様の効果が得られる。
【０１１１】
（第４実施形態の変形例）
次に、第４実施形態の変形例を説明する。本変形例では、トランジスタ７１３、７１４が省略されている。以下では、主として上述の第４実施形態の説明と異なる点について説明し、共通する部分の説明は省略又は簡略化する。
【０１１２】
図１７は、第４実施形態の変形例に係る垂直出力線制御部７の回路構成を示す図である。垂直出力線制御部７は、トランジスタ７１１、７１２及び選択回路７１５、７１６を含む。
選択回路７１５の制御端子には、制御信号ｐ＿ｖｌｉｎｅ＿ｔｓｔ［０］が入力される。選択回路７１５は、制御信号ｐ＿ｖｌｉｎｅ＿ｔｓｔ［０］がハイレベルの場合に、電源電位ＶＤＤをトランジスタ７１１のゲートに出力し、ローレベルの場合に、クリップ電位Ｖｃｌｉｐをトランジスタ７１１のゲートに出力する。選択回路７１６の制御端子には、制御信号ｐ＿ｖｌｉｎｅ＿ｔｓｔ［１］が入力される。選択回路７１６は、制御信号ｐ＿ｖｌｉｎｅ＿ｔｓｔ［１］がハイレベルの場合に、電源電位ＶＤＤをトランジスタ７１２のゲートに出力し、ローレベルの場合に、クリップ電位Ｖｃｌｉｐをトランジスタ７１２のゲートに出力する。トランジスタ７１１のソースは垂直出力線１１１に接続されており、トランジスタ７１２のソースは垂直出力線１１２に接続されている。
【０１１３】
テストモードにおいて、制御信号ｐ＿ｖｌｉｎｅ＿ｔｓｔ［０］はローレベルであり、制御信号ｐ＿ｖｌｉｎｅ＿ｔｓｔ［１］はハイレベルである。このとき、垂直出力線１１１の電位は（ＶＤＤ−Ｖｇｓ）に固定され、垂直出力線１１２の電位は（Ｖｃｌｉｐ−Ｖｇｓ）に固定される。したがって、垂直出力線１１１と垂直出力線１１２には互いに異なる電位が与えられるため、複数の出力線の間の短絡を検出することが可能な撮像装置１００を提供することができる。
【０１１４】
（第５実施形態）
次に、第５実施形態を説明する。本実施形態では、光電変換素子で発生する電荷の量の差に基づいて垂直出力線１１１と垂直出力線１１２には互いに異なる電位が与えられる。以下では、主として上述の第１実施形態の説明と異なる点について説明し、共通する部分の説明は省略又は簡略化する。
【０１１５】
図１８（ａ）、図１８（ｂ）及び図１８（ｃ）は、図２を参照して説明した画素１０の構成をより簡略化し、各トランジスタにおけるオン状態又はオフ状態の接続関係をスイッチで示した概念図である。図１８（ａ）は、通常駆動モードにおける第１のＨＤ期間（１ＨＤ目）における接続関係を示す図である。図１８（ｂ）は、通常駆動モードにおける第２のＨＤ期間（２ＨＤ目）における接続関係を示す図である。図１８（ｃ）は、テストモードにおける接続関係を示す図である。
【０１１６】
０行目の画素１０は、光電変換素子１１５、１１６を含む。図中の光電変換素子１１５に付された「Ｒ」は、光電変換素子１１５に赤色（第１の色）の光を透過する色フィルタが設けられていることを示している。図中の光電変換素子１１６に付された「Ｇ」は、光電変換素子１１６に緑色（第２の色）の光を透過する色フィルタが設けられていることを示している。光電変換素子１１５は図２における光電変換素子１０１に対応し、光電変換素子１１６は図２における光電変換素子１０２に対応する。また、スイッチ１２１は、図２における転送トランジスタ１０５に対応し、スイッチ１２２は、図２における転送トランジスタ１０６に対応する。また、スイッチ１２３は、図２における選択トランジスタ１０９に対応し、スイッチ１２４は、図２における選択トランジスタ１１０に対応する。
【０１１７】
１行目の画素１０は、赤色の光を透過する色フィルタが設けられた光電変換素子１１７と、緑色の光を透過する色フィルタが設けられた光電変換素子１１８とを含む。光電変換素子１１７は図２における光電変換素子１０３に対応し、光電変換素子１１８は図２における光電変換素子１０４に対応する。
【０１１８】
まず、通常駆動モードの動作を説明する。図１８（ａ）に示す１ＨＤ目において、制御信号ｔｘ１［０］はハイレベルであり、制御信号ｔｘ２［０］はローレベルであり、制御信号ｓｅｌ１［０］はハイレベルであり、制御信号ｓｅｌ２［０］はローレベルである。また、制御信号ｔｘ１［１］はハイレベルであり、制御信号ｔｘ２［１］はローレベルであり、制御信号ｓｅｌ１［１］はローレベルであり、制御信号ｓｅｌ２［１］はハイレベルである。これにより、図１８（ａ）に示す接続関係となる。すなわち、光電変換素子１１５で生成された電荷に基づく電位が垂直出力線１１１に出力され、光電変換素子１１７で生成された電荷に基づく電位が垂直出力線１１２に出力される。
【０１１９】
図１８（ｂ）に示す２ＨＤ目において、制御信号ｔｘ１［０］はローレベルであり、制御信号ｔｘ２［０］はハイレベルであり、制御信号ｓｅｌ１［０］はハイレベルであり、制御信号ｓｅｌ２［０］はローレベルである。また、制御信号ｔｘ１［１］はローレベルであり、制御信号ｔｘ２［１］はハイレベルであり、制御信号ｓｅｌ１［１］はローレベルであり、制御信号ｓｅｌ２［１］はハイレベルである。これにより、図１８（ｂ）に示す接続関係となる。すなわち、光電変換素子１１６で生成された電荷に基づく電位が垂直出力線１１１に出力され、光電変換素子１１８で生成された電荷に基づく電位が垂直出力線１１２に出力される。
【０１２０】
以上のように、通常駆動モードにおいて、１ＨＤ目には垂直出力線１１１と垂直出力線１１２の両方に赤色の色フィルタが設けられた光電変換素子からの信号が出力される。２ＨＤ目には、垂直出力線１１１と垂直出力線１１２の両方に緑色の色フィルタが設けられた光電変換素子からの信号が出力される。同じ色かつ近接する光電変換素子で生成される電荷は同程度であることが多いため、垂直出力線１１１にも垂直出力線１１２は同程度の電位となることが多い。したがって、通常駆動モードでの出力信号に基づいて垂直出力線間の短絡を検出することは困難である。
【０１２１】
次に、テストモードの動作を説明する。図１８（ｃ）において、制御信号ｔｘ１［０］はハイレベルであり、制御信号ｔｘ２［０］はローレベルであり、制御信号ｓｅｌ１［０］はハイレベルであり、制御信号ｓｅｌ２［０］はローレベルである。また、制御信号ｔｘ１［１］はローレベルであり、制御信号ｔｘ２［１］はハイレベルであり、制御信号ｓｅｌ１［１］はローレベルであり、制御信号ｓｅｌ２［１］はハイレベルである。これにより、図１８（ｃ）に示す接続関係となる。すなわち、光電変換素子１１５（第１の光電変換素子）で生成された電荷に基づく電位が垂直出力線１１１に出力され、光電変換素子１１８（第２の光電変換素子）で生成された電荷に基づく電位が垂直出力線１１２に出力される。
【０１２２】
以上のように、テストモードにおいて、垂直出力線１１１には赤色の色フィルタが設けられた光電変換素子からの信号が出力され、垂直出力線１１２には緑色の色フィルタが設けられた光電変換素子からの信号が出力される。色フィルタの色が異なる光電変換素子に同じ入射光が入射された場合には、多くの場合、異なる量の電荷が生成される。したがって、垂直出力線１１１と垂直出力線１１２は異なる電位になると想定されるため、テストモードにおいて短絡の検出を行うことが可能となる。したがって、本実施形態によれば、複数の出力線の間の短絡を検出することが可能な撮像装置１００を提供することができる。
【０１２３】
図１９は、垂直走査部２及び垂直出力線制御部７の回路構成例を示す図である。本実施形態の垂直走査部２は、図１８（ａ）、図１８（ｂ）、図１８（ｃ）の通常駆動モード及びテストモードの動作が可能である。
【０１２４】
各行の行駆動回路２００の構成は同様であるため、０行目の行駆動回路２００について、図３と異なる点を説明する。垂直出力線制御部７は、ＡＮＤ回路７２１、７２２及びＯＲ回路７２３、７２４を含む。
【０１２５】
Ｄラッチ２０５の出力信号はＯＲ回路２０９の一方の入力端子に入力され、Ｄラッチ２０６の出力信号はＯＲ回路２０９の他方の入力端子に入力される。ＯＲ回路２０９は、Ｄラッチ２０５の出力とＤラッチ２０６の出力との論理和を、ＮＡＮＤ回路２１０の一方の入力端子に出力する。
【０１２６】
ＡＮＤ回路７２１の一方の入力端子には制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴの反転値が入力され、ＡＮＤ回路７２１の他方の入力端子にはＤラッチ２０５の出力信号が入力される。ＡＮＤ回路７２１は、制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴの反転値とＤラッチ２０５の出力との論理積をＯＲ回路７２３の一方の入力端子に出力する。
【０１２７】
ＯＲ回路７２３の他方の入力端子には、Ｄラッチ２０６の出力信号が入力される。ＯＲ回路７２３は、ＡＮＤ回路７２１の出力とＤラッチ２０６の出力との論理和をＡＮＤ回路２１８の一方の入力端子に出力する。
【０１２８】
ＡＮＤ回路７２２の一方の入力端子には制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴの反転値が入力され、ＡＮＤ回路７２２の他方の入力端子にはＤラッチ２０６の出力信号が入力される。ＡＮＤ回路７２２は、制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴの反転値とＤラッチ２０６の出力との論理積をＯＲ回路７２４の一方の入力端子に出力する。
【０１２９】
ＯＲ回路７２４の他方の入力端子には、Ｄラッチ２０５の出力信号が入力される。ＯＲ回路７２４は、ＡＮＤ回路７２２の出力とＤラッチ２０５の出力との論理和をＡＮＤ回路２１５の一方の入力端子に出力する。
【０１３０】
通常駆動モードにおいて、制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴはローレベルであり、ＡＮＤ回路７２１の出力のレベルはＤラッチ２０５の出力のレベルと一致する。また、ＡＮＤ回路７２２の出力のレベルはＤラッチ２０６の出力のレベルと一致する。したがって、ＯＲ回路７２３、７２４は、いずれもＤラッチ２０５の出力とＤラッチ２０６の出力の論理和を出力する。
【０１３１】
一方、テストモードにおいて、制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴはハイレベルであり、ＡＮＤ回路７２１、７２２の出力のレベルはローレベルとなる。したがって、ＯＲ回路７２３の出力のレベルは、Ｄラッチ２０６の出力のレベルと一致し、ＯＲ回路７２４の出力のレベルは、Ｄラッチ２０５の出力のレベルと一致する。
【０１３２】
図２０（ａ）及び図２０（ｂ）は、図１８、図１９に示す撮像装置１００の動作の概要を示すタイミングチャートである。図２０（ａ）は制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴがローレベルである通常駆動モードにおける動作タイミングである。図５及び図６と概ね同様であるため簡略化して説明する。
【０１３３】
１ＨＤ目には、０行目のＤラッチ２０５の出力がハイレベルになり、ＯＲ回路７２３、７２４からの出力がいずれもハイレベルになる。２ＨＤ目には、０行目のＤラッチ２０６の出力がハイレベルになり、この場合もＯＲ回路７２３、７２４からの出力がいずれもハイレベルになる。１ＨＤ目の時刻ｔ２２において制御信号Ｐ＿ＴＸ１＿ＲＤがハイレベルになっており、制御信号ｔｘ１［０］がハイレベルになる。２ＨＤ目の時刻ｔ２６において制御信号Ｐ＿ＴＸ２＿ＲＤがハイレベルになっており、制御信号ｔｘ２［０］がハイレベルになる。このようにして、図１８（ａ）、図１８（ｂ）に示すような動作が行われる。
【０１３４】
図２０（ｂ）は制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴがハイレベルであるテストモードにおける動作タイミングである。１ＨＤ目の時刻ｔ２２において制御信号Ｐ＿ＴＸ１＿ＲＤ、Ｐ＿ＴＸ２＿ＲＤの両方がハイレベルになる。また２ＨＤ目の時刻ｔ２６においても同様に制御信号Ｐ＿ＴＸ１＿ＲＤ、Ｐ＿ＴＸ２＿ＲＤがハイレベルになる。
【０１３５】
１ＨＤ目において、０行目のＤラッチ２０５の出力がハイレベルになる。これにより、０行目のＯＲ回路７２４の出力はハイレベルになるが、０行目のＯＲ回路７２３の出力はローレベルのままとなる。また、１行目のＤラッチ２０６の出力がハイレベルになる。これにより、１行目のＯＲ回路７２３の出力はハイレベルになるが、１行目のＯＲ回路７２４の出力はローレベルのままとなる。これにより、制御信号ｔｘ１［０］はハイレベル、制御信号ｔｘ２［０］はローレベル、制御信号ｔｘ１［１］はローレベル、制御信号ｔｘ２［１］はハイレベルとなり、図１８（ｃ）に示すような動作が行われる。
【０１３６】
以上のように、本実施形態では、テストモードにおいて、色フィルタの色が異なる光電変換素子から出力された電位が、垂直出力線１１１と垂直出力線１１２に供給され、これらが異なる電位となり得る駆動方法となっている。そのため、テストモードにおいて短絡の検出を行うことが可能となる。したがって、本実施形態によれば、複数の出力線の間の短絡を検出することが可能な撮像装置１００を提供することができる。
【０１３７】
なお、上述の例では、光電変換素子１１５、１１６の色フィルタの色を異ならせることにより、垂直出力線１１１、１１２に異なる電位を供給可能にしているが、光電変換素子１１５、１１６で生成される電荷の量が異なっていれば同様の効果が得られる。例えば、光電変換素子１１５、１１６の受光部の面積を異ならせることで生成される電荷の量を異ならせてもよい。また、光電変換素子１１５、１１６を半導体基板の異なる深さに形成することにより色分離を行う素子構成であっても色フィルタを設けた場合と同様に生成される電荷を異ならせることができる。
【０１３８】
（第６実施形態）
次に、第６実施形態を説明する。本実施形態では、光電変換素子で発生する電荷の量の差に基づいて垂直出力線１１１と垂直出力線１１２には互いに異なる電位が与えられる点は第５実施形態と同様である。しかしながら、遮光膜を設けて光電変換素子を遮光することにより、電荷の差を生じさせている点が第５実施形態と異なる。以下では、主として上述の第５実施形態の説明と異なる点について説明し、共通する部分の説明は省略又は簡略化する。
【０１３９】
図２１は、本実施形態に係る画素１０の構成を示す図である。本実施形態では、画素アレイ１の０行目、１行目の全体と、２行目の上半分に光電変換素子への入射光を遮光する遮光部として機能する遮光膜が光電変換素子を覆うように設けられている。図２１では、遮光されている領域が「遮光領域」として示されており、遮光されていない領域が「有効領域」として示されている。図中の光電変換素子１１９に付された「Ｄ」は、遮光されていることを示している。遮光されている光電変換素子から垂直出力線に出力される電位は、ダークレベル（黒レベル）となる。２行目の画素１０は、遮光されている光電変換素子１１９（第１の光電変換素子）と、緑色の光を透過する色フィルタが設けられた光電変換素子１１６（第２の光電変換素子）とを含む。したがって、２行目の画素１０は、スイッチを適宜切り替えることにより、例えば、垂直出力線１１１にはダークレベルの電位を出力し、垂直出力線１１２には入射光の緑色の成分に基づく電位を出力することができる。この場合、垂直出力線１１１と垂直出力線１１２は異なる電位になるため、テストモードにおいて短絡の検出を行うことが可能となる。
【０１４０】
図２２（ａ）及び図２２（ｂ）は、図２１に示す撮像装置１００の動作の概要を示すタイミングチャートである。図２２（ａ）は制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴがローレベルである通常駆動モードにおける動作タイミングである。図５及び図６と概ね同様であるため簡略化して説明する。
【０１４１】
垂直アドレス信号ＶＤＥＣＣＮＴの値は、１ＨＤ目には０及び１にセットされ、２ＨＤ目にも０及び１にセットされる。これにより、１ＨＤ目及び２ＨＤ目には０行目と１行目の画素１０から信号が読み出される。また、垂直アドレス信号ＶＤＥＣＣＮＴの値は、３ＨＤ目には３及び４にセットされ、４ＨＤ目にも３及び４にセットされる。これにより、３ＨＤ目及び４ＨＤ目には３行目と４行目の画素１０から信号が読み出される。このように、通常駆動モードでは、画素１０の一部が遮光された２行目の画素１０を読み出さないように撮像装置１００が駆動される。
【０１４２】
図２２（ｂ）は制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴがハイレベルであるテストモードにおける動作タイミングである。テストモードにおいて、垂直アドレス信号ＶＤＥＣＣＮＴの値は、３ＨＤ目には２及び３にセットされ、４ＨＤ目にも２及び３にセットされる。これにより、３ＨＤ目及び４ＨＤ目には２行目と３行目の画素１０から信号が読み出される。このように、テストモードでは、画素１０の一部が遮光された２行目の画素１０を読み出す駆動が行われる。したがって、図２２（ｂ）の駆動方法では、２行目の読み出し時に上述のように垂直出力線１１１にはダークレベルの電位が出力され、垂直出力線１１２には入射光の緑色の成分に基づく電位を出力される。
【０１４３】
以上のように、本実施形態においても第５実施形態と同様に光電変換素子１１９、１１６で生成される電荷の量が異なることにより垂直出力線１１１と垂直出力線１１２が異なる電位となる。そのため、テストモードにおいて短絡の検出を行うことが可能となる。したがって、本実施形態によれば、複数の出力線の間の短絡を検出することが可能な撮像装置１００を提供することができる。
【０１４４】
（第７実施形態）
次に、第７実施形態を説明する。本実施形態では、画素アレイ１が、通常の画素１０とは異なる電位を垂直出力線１１１、１１２に出力することにより、垂直出力線１１１と垂直出力線１１２には互いに異なる電位を与える構成となっている。以下では、主として上述の第５実施形態の説明と異なる点について説明し、共通する部分の説明は省略又は簡略化する。
【０１４５】
図２３は、第７実施形態に係る画素１０及びダミー画素１１の構成の概要を示す図である。本実施形態では、０行目と１行目には、画素１０に代えてダミー画素１１が設けられている。０行目のダミー画素１１は、光電変換素子１１５、１１６に代えてダミー素子１３１、１３２を含む。１行目のダミー画素１１は、光電変換素子１１７、１１８に代えてダミー素子１３３、１３４を含む。ダミー素子１３１、１３４は、電源電位ＶＤＤ（第１の固定電位）を供給する電源電位線である。ダミー素子１３２、１３３は、接地電位ＧＮＤ（第２の固定電位）を供給する接地電位線である。したがって、ダミー画素１１は、電源電位ＶＤＤ又は接地電位ＧＮＤを垂直出力線１１１、１１２に出力可能である。
【０１４６】
図２４（ａ）は、撮像装置１００の通常駆動モードにおける動作タイミング及び垂直出力線１１１、１１２の電位を示す図であり、図２４（ｂ）は、撮像装置１００のテストモードにおける動作タイミング及び垂直出力線１１１、１１２の電位を示す図である。図５及び図６と概ね同様であるため簡略化して説明する。
【０１４７】
図２４（ａ）に示す通常駆動モードにおいて、垂直アドレス信号ＶＤＥＣＣＮＴの値は、１ＨＤ目には２及び３にセットされ、２ＨＤ目にも２及び３にセットされる。これにより、１ＨＤ目及び２ＨＤ目には２行目と３行目の画素１０から信号が読み出される。したがって、垂直出力線１１１の電位は、１ＨＤ目には光電変換素子１１５で生成された電荷に基づくレベルとなり、２ＨＤ目には光電変換素子１１６で生成された電荷に基づくレベルとなる。垂直出力線１１２の電位は、１ＨＤ目には光電変換素子１１７で生成された電荷に基づくレベルとなり、２ＨＤ目には光電変換素子１１８で生成された電荷に基づくレベルとなる。また、垂直アドレス信号ＶＤＥＣＣＮＴの値は、３ＨＤ目には４及び５にセットされ、４ＨＤ目にも４及び５にセットされる。これにより、３ＨＤ目及び４ＨＤ目には４行目と５行目の画素１０から信号が読み出される。このように、通常駆動モードでは、０行目及び１行目のダミー画素１１を読み出さないように撮像装置１００が駆動される。
【０１４８】
図２４（ｂ）に示すテストモードにおいて、垂直アドレス信号ＶＤＥＣＣＮＴの値は、１ＨＤ目には０及び１にセットされ、２ＨＤ目にも０及び１にセットされる。これにより、１ＨＤ目及び２ＨＤ目には０行目と１行目のダミー画素１１から信号が読み出される。垂直出力線１１１の電位は、１ＨＤ目には電源電位ＶＤＤに基づくレベルとなり、２ＨＤ目には接地電位ＧＮＤに基づくレベルとなる。垂直出力線１１２の電位は、１ＨＤ目には接地電位ＧＮＤに基づくレベルとなり、２ＨＤ目には電源電位ＶＤＤに基づくレベルとなる。３ＨＤ目以降は、通常駆動モードの１ＨＤ目以降と同様であるため説明を省略する。
【０１４９】
以上のように、テストモードにおいて、垂直出力線１１１と垂直出力線１１２の一方が電源電位ＶＤＤに基づく電位となり、他方が接地電位ＧＮＤに基づく電位となる。そのため、テストモードにおいて短絡の検出を行うことが可能となる。したがって、本実施形態によれば、複数の出力線の間の短絡を検出することが可能な撮像装置１００を提供することができる。また、本実施形態ではテストモードにおいて、入射光に依存しない出力が得られるため、光量が小さい撮影環境においても精度を低下させずにテストを行うことができる。
【０１５０】
本実施形態では、ダミー画素１１を０行目及び１行目に配置しているため、テストモードにおいては、垂直同期信号ＶＤの入力後すぐにダミー画素１１からのデータが出力される構成となっている。しかしながら、例えば、ダミー画素１１の読み出しを垂直同期信号ＶＤ１１の入力の直前に読み出される行アドレスに設定してもよい。この場合、映像出力期間ではない期間、すなわち、１フレーム分の信号を読み出す処理と次の１フレーム分の信号を読み出す処理との間の垂直ブランキング期間に、ダミー画素１１からのデータを出力することができる。
【０１５１】
（第８実施形態）
次に、第８実施形態を説明する。本実施形態では、図１の撮像装置１００の構成に加えて、短絡検出部８が更に設けられている。以下では、主として上述の第１実施形態の説明と異なる点について説明し、共通する部分の説明は省略又は簡略化する。
【０１５２】
図２５は、第８実施形態に係る撮像装置１００の構成例を示すブロック図である。図１の撮像装置１００に加えて、本実施形態の撮像装置１００には、更に短絡検出部８が設けられている。短絡検出部８は、水平走査部５から出力される画素信号に対して信号処理を行い、結果を信号出力部６に出力する。また短絡検出部８は、タイミング生成部３からの信号に応じて垂直出力線間の短絡を検出し、信号出力部６を介して短絡の検出結果をエラー出力として外部に出力する。
【０１５３】
図２６は、図２５に示した撮像装置１００のより詳細な構成を示すブロック図である。画素アレイ１内の画素１０の構成は、図１８と同様であるため説明を省略する。列回路部４には、増幅回路４０１、列ＡＤＣ（Analog-to-Digital Conversion）回路４０２及びメモリ４０３が各垂直出力線に対応して配されている。水平走査部５は、デコーダ５０１及び水平出力線５０２、５０３、５０４、５０５を含む。信号出力部６は複数のバッファ６０１を含む。
【０１５４】
垂直出力線１１１、１１２を介して列回路部４に入力される画素信号は、増幅回路４０１において増幅される。増幅回路４０１で増幅された画素信号は、列ＡＤＣ回路４０２においてアナログ信号からデジタル信号に変換される。デジタル化された画素信号はメモリ４０３に一次的に保持される。
【０１５５】
デコーダ５０１は、タイミング生成部３からの水平アドレス信号に基づき列アドレス信号ｈａｄｄｒ［０］、ｈａｄｄｒ［１］、…を生成する。列アドレス信号ｈａｄｄｒ［０］は１列目から４列目までの４つのメモリ４０３に入力される。列アドレス信号ｈａｄｄｒ［１］は５列目から８列目までの４つのメモリ４０３に入力される。列アドレス信号が入力されると、４つのメモリ４０３に保持された画素信号は、水平出力線５０２、５０３、５０４、５０５を介して短絡検出部８の４つの入力端子ｃｈ１、ｃｈ２、ｃｈ３、ｃｈ４にそれぞれ出力される。短絡検出部８は、入力された画素信号の少なくとも１つに基づいて垂直出力線１１１と垂直出力線１１２の短絡の検出を行い、画素信号及びエラーフラグｅｒｒ＿ｆｌｇを信号出力部６に出力する。エラーフラグｅｒｒ＿ｆｌｇは、短絡の発生の有無を示す信号である。信号出力部６は、入力された画素信号及びエラーフラグｅｒｒ＿ｆｌｇを、バッファ６０１を介して撮像装置１００の外部に出力する。
【０１５６】
ここで、図２６に示されているように、垂直出力線１１１を経由した信号は、短絡検出部８の入力端子ｃｈ１、ｃｈ２に入力され、垂直出力線１１２を経由した信号は、短絡検出部８の入力端子ｃｈ３、ｃｈ４に入力される。したがって、短絡検出部８は、入力端子の番号に基づいて、入力された信号が垂直出力線１１１と垂直出力線１１２のどちらを経由したものであるかを把握することができる。
【０１５７】
図２７は、短絡検出部８での短絡の検出処理を示すフローチャートである。本実施形態の処理フローは、第１実施形態等の説明で述べたような、制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴのレベルに基づいて通常駆動モードとテストモードとを切り替えることが可能な構成を前提としている。また、本実施形態のテストモードでは、第１実施形態で述べた図６Ｂのように垂直出力線１１１は通常の画素信号が出力され、垂直出力線１１２ではリセットレベルの信号が出力されるものとする。
【０１５８】
ステップＳ１０１において、短絡検出部８は、制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴの値が１（ハイレベル）であるか否かを判定する。制御信号Ｒ＿ＶＬＩＮＥ＿ＴＳＴの値が１となったとき（ステップＳ１０１においてＹＥＳ）、処理はステップＳ１０２に移行する。
【０１５９】
ステップＳ１０２において、短絡検出部８は、垂直出力線１１２を経由したリセットレベルの信号が入力される入力端子ｃｈ３、ｃｈ４を、判断を行う信号の入力端子として選択する。ステップＳ１０３においてエラーフラグｅｒｒ＿ｆｌｇの値を０（ローレベル）に初期化する。
【０１６０】
ステップＳ１０４において、短絡検出部８は、入力されたデータの個数が、設定されたデータの個数以上であるか否かを判定する。これは入力端子ｃｈ３、ｃｈ４に入力されるデータの個数をカウントすることにより、設定された垂直出力線１１２の本数分のテストが完了したかどうかを判定するための処理である。入力されたデータの個数が、設定されたデータの個数よりも少ない場合（ステップＳ１０４においてＮＯ）、テストが完了していないので、処理はステップＳ１０５に移行する。入力されたデータの個数が、設定されたデータの個数以上である場合（ステップＳ１０４においてＹＥＳ）、処理はステップＳ１０７に移行する。なお、データの個数の設定は、あらかじめ撮像装置１００の外部より入力され、タイミング生成部３を介して短絡検出部８のレジスタに記憶される。
【０１６１】
ステップＳ１０５において、短絡検出部８は、入力端子ｃｈ３、ｃｈ４に入力された信号のレベルが閾値ｒ＿ｔｈｒｅｓ以上であるか否かを判定する。閾値ｒ＿ｔｈｒｅｓのレベルは、リセットレベルより大きく、かつ、図６Ｃに示されたＰＤレベルとリセットレベルの加算平均レベルよりも小さい値に設定されている。入力された信号のレベルが閾値ｒ＿ｔｈｒｅｓ以上である場合（ステップＳ１０５においてＹＥＳ）、垂直出力線の間に短絡があると判断し、ステップＳ１０６においてエラーフラグｅｒｒ＿ｆｌｇの値を１にセットする。その後処理はステップＳ１０４に移行する。一方、入力された信号のレベルが閾値ｒ＿ｔｈｒｅｓよりも小さい場合（ステップＳ１０５においてＮＯ）、垂直出力線の間に短絡は起こっていないと判断し、再びＳ１０４に戻る。なお、閾値ｒ＿ｔｈｒｅｓは、あらかじめ撮像装置１００の外部より入力され、タイミング生成部３を介して短絡検出部８のレジスタに記憶される。
【０１６２】
なお、リセットレベルの方が、ＰＤレベルとリセットレベルの加算平均レベルより大きい場合にはステップＳ１０５の判定の大小関係を逆にすることで同様に判定を行うことができる。
【０１６３】
ステップＳ１０７において、短絡の検出を行った行数が設定された行数以上であるか否かを判定する。本実施形態の短絡の検出は複数の行の画素１０に対し共通に設けられた垂直出力線１１１、１１２に対して行われるものであるため、本来は１回の水平走査により入力される信号に対してのみテストすればよく、本ステップは必須ではない。しかしながら、入力信号が複数の回路を通過する際に生じるノイズに起因する誤検出を抑制するため、複数行分の信号をテストできるようにステップＳ１０７が設けられている。設定された行数以上の短絡の検出が行われた場合（ステップＳ１０７においてＹＥＳ）、本処理は終了する。短絡の検出を行った行数が設定された行数よりも少ない場合（ステップＳ１０７においてＮＯ）、処理はステップＳ１０４に移行し、短絡の検出処理が継続される。
【０１６４】
以上により、本実施形態によれば、テストモードにおいて、撮像装置１００内に設けられた短絡検出部８において、垂直出力線１１１又は垂直出力線１１２の電位に基づいて垂直出力線１１１と垂直出力線１１２の間の短絡を検出することができる。また、撮像装置１００は、短絡の検出結果をエラーフラグｅｒｒ＿ｆｌｇとして撮像装置１００の外部に出力することができる。
【０１６５】
（第９実施形態）
次に、第９実施形態を説明する。本実施形態は、第７実施形態のダミー画素１１を有する撮像装置１００について、第８実施形態と同様に短絡検出部８を適用した実施形態である。本実施形態ではテストモードにおいて、垂直ブランキング期間中にダミー画素１１からの信号を出力するものとする。
【０１６６】
図２８は、短絡検出部８での短絡の検出処理を示すフローチャートである。ステップＳ２０１において、短絡検出部８は、フラグｆｌｇ＿ｄｕｍｍｙの値が１であるか否かを判定する。フラグｆｌｇ＿ｄｕｍｍｙは、垂直ブランキング期間中にダミー画素１１から信号を出力するような行アドレス信号が指定された場合に値が１となるフラグである。フラグｆｌｇ＿ｄｕｍｍｙの値が１となったとき（ステップＳ２０１においてＹＥＳ）、処理はステップＳ２０２に移行する。ステップＳ２０２において、垂直出力線１１１、１１２の短絡を示すエラーの個数をカウントするカウント値ｅｒｒ＿ｃｏｕｎｔを０に初期化する。なお、本実施形態の撮像装置１００は、カウント値ｅｒｒ＿ｃｏｕｎｔを短絡の発生の個数を示す信号として撮像装置１００の外部に出力することができる。
【０１６７】
ステップＳ２０３において、短絡検出部８は、カウント値ｄｕｍ＿ｈｄｃｎｔの値が０であるか否かを判定する。カウント値ｄｕｍ＿ｈｄｃｎｔは、２行分設けられたダミー画素１１を２ＨＤ期間にわたって出力する際に、１ＨＤ目であるか２ＨＤ目であるかを示す値である。１ＨＤ目の場合カウント値ｄｕｍ＿ｈｄｃｎｔは０であり、２ＨＤ目の場合カウント値ｄｕｍ＿ｈｄｃｎｔは１である。カウント値ｄｕｍ＿ｈｄｃｎｔが０の場合（ステップＳ２０３においてＹＥＳ）、処理はステップＳ２０４に移行し、カウント値ｄｕｍ＿ｈｄｃｎｔが１の場合（ステップＳ２０３においてＮＯ）、処理はステップＳ２０５に移行する。
【０１６８】
１ＨＤ目である場合、すなわちカウント値ｄｕｍ＿ｈｄｃｎｔが０である場合、ステップＳ２０４において、短絡検出部８は、短絡の検出対象とするデータが入力される入力端子がｃｈ１又はｃｈ２であるか否かを判定する。検出対象のデータが入力される入力端子がｃｈ１又はｃｈ２である場合（ステップＳ２０４においてＹＥＳ）、処理はステップＳ２０６に移行する。検出対象データが入力される入力端子がｃｈ１及びｃｈ２のいずれでもない場合（ステップＳ２０４においてＮＯ）、すなわち、ｃｈ３又はｃｈ４である場合、処理はステップＳ２０７に移行する。
【０１６９】
図２４（ｂ）に示されるように、垂直出力線１１１の電位はＶＤＤレベルであり、垂直出力線１１２の電位はＧＮＤレベルとなる。すなわち、入力端子ｃｈ１及び入力端子ｃｈ２に入力されるデータがＶＤＤレベルとなり、入力端子ｃｈ３及び入力端子ｃｈ４に入力されるデータがＧＮＤレベルとなる。
【０１７０】
そこで、ステップＳ２０６において、短絡検出部８は、入力端子ｃｈ１又は入力端子ｃｈ２に入力されたデータがＶＤＤレベルであるか否かを判定する。入力端子ｃｈ１又は入力端子ｃｈ２に入力されたデータがＶＤＤレベルである場合（ステップＳ２０６においてＹＥＳ）、処理はステップＳ２０９に移行する。入力端子ｃｈ１又は入力端子ｃｈ２に入力されたデータがＶＤＤレベルでない場合（ステップＳ２０６においてＮＯ）、処理はステップＳ２０８に移行する。また、ステップＳ２０７において、短絡検出部８は、入力端子ｃｈ３又は入力端子ｃｈ４に入力されたデータがＧＮＤレベルであるか否かを判定する。入力端子ｃｈ３又は入力端子ｃｈ４に入力されたデータがＧＮＤレベルである場合（ステップＳ２０７においてＹＥＳ）、処理はステップＳ２０９に移行する。入力端子ｃｈ１又は入力端子ｃｈ２に入力されたデータがＧＮＤレベルでない場合（ステップＳ２０７においてＮＯ）、処理はステップＳ２０８に移行する。
【０１７１】
２ＨＤ目である場合、すなわちカウント値ｄｕｍ＿ｈｄｃｎｔが１である場合、ステップＳ２０５において、短絡検出部８は、短絡の検出対象とするデータが入力される入力端子がｃｈ３又はｃｈ４であるか否かを判定する。検出対象のデータが入力される入力端子がｃｈ３又はｃｈ４である場合（ステップＳ２０５においてＹＥＳ）、処理はステップＳ２０７に移行する。検出対象データが入力される入力端子がｃｈ３及びｃｈ４のいずれでもない場合（ステップＳ２０５においてＮＯ）、すなわち、ｃｈ１又はｃｈ２である場合、処理はステップＳ２０６に移行する。以後の処理は１ＨＤ目の場合と同様である。
【０１７２】
なお、上述のＶＤＤレベル又はＧＮＤレベルの判定基準とする値は、あらかじめ撮像装置１００の外部より入力され、タイミング生成部３を介して短絡検出部８のレジスタに記憶させておくことができる。また、これらの判定は入力された電位が所定の範囲にあるか否かを判定するものであってもよく、所定の閾値との比較に基づいて判定するものであってもよい。
【０１７３】
処理がステップＳ２０８に移行した場合、垂直出力線１１１又は垂直出力線１１２の電位に異常が生じており、垂直出力線１１１と垂直出力線１１２の間に短絡が生じていると判断される。そこで、短絡検出部８は、カウント値ｅｒｒ＿ｃｏｕｎｔの値をインクリメントする。その後、処理はステップＳ２０９に移行する。
【０１７４】
ステップＳ２０９において、短絡検出部８は、短絡の検出を行った個数が、設定された個数より大きいか否かを判定する。これは設定された垂直出力線１１１及び垂直出力線１１２の本数分のテストが完了したかどうかを判定するものである。短絡の検出を行った個数が、設定された個数より少ない場合（ステップＳ２０９においてＮＯ）、テストが完了していないため処理はステップＳ２０３に移行する。短絡の検出を行った個数が、設定された個数より多い場合（ステップＳ２０９においてＹＥＳ）、処理は終了する。
【０１７５】
以上により、本実施形態によれば、第７実施形態の構成の撮像装置１００において垂直ブランキング期間内にテストを行うことができる。またテストモードにおいて、垂直出力線１１１と垂直出力線１１２の間の短絡を検出し、その短絡の発生数を撮像装置１００の外部に出力することができる。
【０１７６】
（第１０実施形態）
次に、第１０実施形態を説明する。図２９は第１乃至第９実施形態の撮像装置１００を適用することができる撮像システムの構成例を示すブロック図である。撮像システムは、撮像装置１００、信号処理部２０００、ＣＰＵ３０００、外部入力部４０００、光学系５０００、映像表示部６０００、記録部７０００及び駆動部８０００を有する。撮像装置１００には、第１乃至第９実施形態の撮像装置１００が適用される。なお、撮像装置１００は複数個設けられていてもよい。
【０１７７】
ＣＰＵ３０００は、撮像システム全体の各部の動作を統括的に制御するとともにこれに必要な演算処理を行う。映像表示部６０００は、撮影した画像等を表示する表示装置である。記録部７０００は、撮影した画像データ等を記憶する記憶媒体である。
【０１７８】
光学系５０００は、被写体からの入射光を撮像装置１００に導くものであり、レンズ、絞り等を含み得る。撮像装置１００は、入射光に応じたアナログ信号を生成し、デジタル信号に変換して信号処理部２０００に出力する。信号処理部２０００は、入力されたデジタル信号に対し、映像表示部６０００での表示又は記録部７０００への記録のため、画像補正等の所定の信号処理を行う。また、信号処理部２０００は、テストモードにおいて垂直出力線１１１、１１２に互いに異なる電位が与えられていることを検知する機能を備え得る。
【０１７９】
外部入力部４０００は、外部からの操作を受け付けるインターフェースであり、例えば、外部入力部４０００は通常駆動モードとテストモードの切り替えの操作を受け付けることができる。外部入力部４０００における通常駆動モードとテストモードの切り替えの操作に基づき、ＣＰＵ３０００は、撮像装置１００に通常駆動モード又はテストモードの状態を示す制御信号を送信する。テストモードとなった場合には、撮像装置１００は、垂直出力線の間の短絡を検出する処理を行う。撮像装置１００は、検出結果を映像表示部６０００に出力するとともに、記録部７０００に記録する。また、検出結果に基づいて、ＣＰＵ３０００は、駆動部８０００を動作させることにより、テスト済みの撮像装置１００を別の撮像装置１００に切り替える。この一連の動作を順次行うことで複数の撮像装置１００のテストを行うことができる。
【０１８０】
第１０実施形態の撮像システムにおいて、第７実施形態の撮像装置１００が適用され、垂直ブランキング期間にテストモードでの動作を行う場合の制御方法について説明する。本例において、撮像システムは、垂直出力線の間に短絡が発生した場合において、短絡の影響を軽減する制御を行う。具体例としては、ＣＰＵ３０００は、短絡の検出結果に基づき、光学系５０００を制御して短絡が検出された垂直出力線が接続された画素１０が入射光の照射範囲とならないように制御することで短絡の影響を軽減することができる。別の例としては、ＣＰＵ３０００は、撮像装置１００に対して水平走査範囲を変更する制御を行うことで短絡の影響を軽減することができる。このとき、信号処理部２０００は、水平走査範囲が変更されても画像に含まれる視覚範囲が変化しないように、解像度を落とす補正を行った画像データを映像表示部６０００及び記録部７０００に出力することもできる。
【０１８１】
（第１１実施形態）
図３０（ａ）及び図３０（ｂ）は、本実施形態による撮像システム９００及び移動体の構成を示す図である。図３０（ａ）は、車載カメラに関する撮像システム９００の一例を示したものである。撮像システム９００は、上述の第１乃至第９実施形態のいずれかに記載の撮像装置１００を有する。撮像システム９００は、撮像装置１００により取得された複数の画像データに対し、画像処理を行う画像処理部９１２と、撮像システム９００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部９１４を有する。また、撮像システム９００は、算出された視差に基づいて対象物までの距離を算出する距離計測部９１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部９１８と、を有する。ここで、視差算出部９１４や距離計測部９１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部９１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
【０１８２】
撮像システム９００は、車両情報取得装置９２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム９００には、衝突判定部９１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ９３０が接続されている。すなわち、制御ＥＣＵ９３０は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム９００は、衝突判定部９１８での判定結果に基づいて、ドライバーへ警報を発する警報装置９４０とも接続されている。例えば、衝突判定部９１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ９３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置９４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【０１８３】
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム９００で撮像する。図３０（ｂ）に、車両前方（撮像範囲９５０）を撮像する場合の撮像システム９００を示した。車両情報取得装置９２０は、撮像システム９００を動作させ撮像を実行させるように指示を送る。第１乃至第９実施形態による撮像装置１００を含む本実施形態の撮像システム９００は、垂直出力線間の短絡に起因する不具合を検出することができる。
【０１８４】
以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【０１８５】
（その他の実施形態）
なお、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、いずれかの実施形態の一部の構成を、他の実施形態に追加した実施形態、あるいは他の実施形態の一部の構成と置換した実施形態も本発明を適用し得る実施形態であると理解されるべきである。
【０１８６】
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【符号の説明】
【０１８７】
１              画素アレイ
２              垂直走査部
７              垂直出力線制御部
１０            画素
１００          撮像装置
１１１、１１２  垂直出力線
【図１】
2018191176.tif 000003
【図２】
2018191176.tif 000004
【図３】
2018191176.tif 000005
【図４】
2018191176.tif 000006
【図５】
2018191176.tif 000007
【図６Ａ】
2018191176.tif 000008
【図６Ｂ】
2018191176.tif 000009
【図６Ｃ】
2018191176.tif 000010
【図７】
2018191176.tif 000011
【図８Ａ】
2018191176.tif 000012
【図８Ｂ】
2018191176.tif 000013
【図９】
2018191176.tif 000014
【図１０】
2018191176.tif 000015
【図１１】
2018191176.tif 000016
【図１２Ａ】
2018191176.tif 000017
【図１２Ｂ】
2018191176.tif 000018
【図１３】
2018191176.tif 000019
【図１４】
2018191176.tif 000020
【図１５】
2018191176.tif 000021
【図１６】
2018191176.tif 000022
【図１７】
2018191176.tif 000023
【図１８】
2018191176.tif 000024
【図１９】
2018191176.tif 000025
【図２０】
2018191176.tif 000026
【図２１】
2018191176.tif 000027
【図２２】
2018191176.tif 000028
【図２３】
2018191176.tif 000029
【図２４】
2018191176.tif 000030
【図２５】
2018191176.tif 000031
【図２６】
2018191176.tif 000032
【図２７】
2018191176.tif 000033
【図２８】
2018191176.tif 000034
【図２９】
2018191176.tif 000035
【図３０】
2018191176.tif 000036