(57)【要約】【課題】電源供給用の電源ビアの配線インダクタンスを低減すると共に、配線層における配線インピーダンスの増加を抑制する。【解決手段】プリント配線基板１は、コア層１０の両面に第１配線層１１〜第６配線層１６が形成される。電源ビア２０は第１配線層１１から第６配線層１６まで複数貫通形性し、ＧＮＤビア３０は、配線インダクタンスへの影響が高いコア層１０を含む第３配線層１３から第４配線層１４までを貫通形性することで、電源ビア２０の配線インダクタンスが低減される。また、第５配線層１５に形性された電源配線２５をＧＮＤビア３０が貫通しないので、ＧＮＤビアによる電源配線２５の面積減少を抑えることができ、その結果配線インピーダンスが増加することが抑制される。【選択図】図２
2018170402.tif 000002
【特許請求の範囲】
【請求項１】
コア層と、
前記コア層の一方の面側に形成された第１配線層から第ｍ配線層と、
前記コア層の他方の面側に形成された第ｍ＋１配線層から第ｎ配線層と、
前記第１配線層に形成された、電源供給元回路が接続される第１電源配線と、
前記第１配線層に形成された、電源供給先回路が接続される第２電源配線と、
前記第２配線層から第ｎ配線層のうちのいずれかの配線層に形成され、前記第１電源配線の投影領域と前記第２電源配線の投影領域を含み、両投影領域を接続する第３電源配線と、
前記第１電源配線から、少なくとも前記コア層を貫通し、前記第ｎ配線層側に位置する、前記第ｍ配線層又は前記第３電源配線まで貫通する複数の第１電源ビアと、
前記第２電源配線から、少なくとも前記コア層を貫通し、前記第ｎ配線層側に位置する、前記第ｍ配線層又は前記第３電源配線まで貫通する複数の第２電源ビアと、
前記コア層を貫通する複数の第１ＧＮＤビアと、
前記コア層を貫通する複数の第２ＧＮＤビアと、
前記第１電源配線の投影領域を含む領域に対応して、前記第１ＧＮＤビアの両端が位置する配線層に形成された第１ＧＮＤ配線、第２ＧＮＤ配線と、
前記第２電源配線の投影領域を含む領域に対応して、前記第２ＧＮＤビアの両端が位置する配線層に形成された第３ＧＮＤ配線、第４ＧＮＤ配線と、
を備え、
前記第１電源ビアと前記第１ＧＮＤビア、及び、前記第２電源ビアと前記第２ＧＮＤビアは、少なくとも前記コア層を含む第ｍ配線層と第ｍ＋１配線層間において近接配置され、他の配線層間において隔離配置されている、
ことを特徴とするプリント配線基板。
【請求項２】
前記第１電源ビアと前記第１ＧＮＤビアとは、交互に並んで近接配置され、
前記第２電源ビアと前記第２ＧＮＤビアとは、交互に並んで近接配置されている、
ことを特徴とする請求項１に記載のプリント配線基板。
【請求項３】
前記第３電源配線は、第ｑ配線層（ｍ＋３≦ｑ≦ｎ）に形成され、
前記第１ＧＮＤビアと、前記第２ＧＮＤビアは、前記コア層から第ｑ−１配線層まで延長して形成されている、
ことを特徴とする請求項１又は請求項２に記載のプリント配線基板。
【請求項４】
前記第３電源配線は、第ｑ配線層（２≦ｑ≦ｍ−２）に形成され、
前記第１ＧＮＤビアと、前記第２ＧＮＤビアは、前記コア層から前記第ｑ＋１配線層まで形成されている、
ことを特徴とする請求項１又は請求項２に記載のプリント配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント配線基板に係り、例えば、コア層の両面側に配線用の各層が配置されたプリント基板に関する。
【背景技術】
【０００２】
電子機器の普及に伴い、回路を構成する電子部品同士を接続する配線や、各電子部品に信号を伝送する配線や、電力を供給する配線が配設されたプリント配線基板が広く使用されている。
このプリント配線基板では、プリント配線基板上に配置する他の回路配線との干渉を避けるために、配線層を多層化することで配線層を変更している。異なる層に形成された配線を電気的に接続する場合には、ビア接続が使用されている。
例えば、多層化したプリント配線基板において、電源生成回路と電源供給先回路とを、各層を貫通する電源ビアとグランドビアで接続する技術が提案されている（特許文献１参照）。
【０００３】
図４は、従来のプリント配線基板における電源ビアとグランドビアの配置状態を表した説明図である。
図４（ａ）は、プリント配線基板１００の断面を、（ｂ）は第５層目の電源配線の平面を表したものである。
プリント配線基板１００は、コア層１１０の両側面に第１から第３層の配線層１１１〜１１３と、第４から第６層の配線層１１４〜１１６が形成され、第１配線層１１１には電源供給元回路１５０と電源供給先回路１６０とが配置されている。また第５配線層１１５には、干渉回避のために配線層を変更した電源配線１２５が配置されている。
【０００４】
図４（ａ）に示すように、プリント配線基板１００には、電源供給元回路１５０側と電源供給先回路１６０側に、第１配線層１１１から第６配線層１１６までを貫通する電源ビア１２０が形成され、電源ビア１２０は第５配線層１１５の電源配線１２５と接続されている。図４（ａ）では示されていないが、各電源ビア１２０は複数形成されている。
また、基板全体を貫通する複数のグランドビア（以下ＧＮＤビアという）１３０が、電源ビア１２０に対し交互に並べて近接配置されている。
このように、電源ビア１２０とＧＮＤビア１３０とを、全層にわたって交互に並べて近接配置しているので、点線領域Ａで示すように、電源ビア１２０とＧＮＤビア１３０とを流れる電流が並走し、これにより電源供給用の電源ビア１２０の配線インダクタンスを低減させることができる。
【０００５】
しかし、電源ビア１２０とＧＮＤビア１３０とを全層並べて近接配置しているため、図４（ｂ）に示すように、配線層における電源配線１２５にもＧＮＤビア１３０用の貫通孔（ビア孔）が形成されることになる。その結果、電源供給用の配線面積（パターン領域の面積）が減少することになり、配線インピーダンスが増加するという問題がある。
また、図示しないが、第３配線層や第４配線層以外の層に設けられるＧＮＤ配線においてもＧＮＤビア１３０が電源ビア１２０と交互に配置されて貫通する。ＧＮＤビア１３０はビア孔の内周面をめっきにより形成されている。このため、電源ビア１２０とＧＮＤビア１３０が交互に配置された領域において、複数のＧＮＤビア１３０の内側の面積分が減少することになり、ＧＮＤ配線での配線インピーダンスも増加している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−４８３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、電源供給用の電源ビアの配線インダクタンスを低減すると共に、配線層における配線インピーダンスの増加を抑制することを目的とする。
【課題を解決するための手段】
【０００８】
（１）請求項１に記載の発明では、コア層と、前記コア層の一方の面側に形成された第１配線層から第ｍ配線層と、前記コア層の他方の面側に形成された第ｍ＋１配線層から第ｎ配線層と、前記第１配線層に形成された、電源供給元回路が接続される第１電源配線と、前記第１配線層に形成された、電源供給先回路が接続される第２電源配線と、前記第２配線層から第ｎ配線層のうちのいずれかの配線層に形成され、前記第１電源配線の投影領域と前記第２電源配線の投影領域を含み、両投影領域を接続する第３電源配線と、前記第１電源配線から、少なくとも前記コア層を貫通し、前記第ｎ配線層側に位置する、前記第ｍ配線層又は前記第３電源配線まで貫通する複数の第１電源ビアと、前記第２電源配線から、少なくとも前記コア層を貫通し、前記第ｎ配線層側に位置する、前記第ｍ配線層又は前記第３電源配線まで貫通する複数の第２電源ビアと、前記コア層を貫通する複数の第１ＧＮＤビアと、前記コア層を貫通する複数の第２ＧＮＤビアと、前記第１電源配線の投影領域を含む領域に対応して、前記第１ＧＮＤビアの両端が位置する配線層に形成された第１ＧＮＤ配線、第２ＧＮＤ配線と、前記第２電源配線の投影領域を含む領域に対応して、前記第２ＧＮＤビアの両端が位置する配線層に形成された第３ＧＮＤ配線、第４ＧＮＤ配線と、を備え、前記第１電源ビアと前記第１ＧＮＤビア、及び、前記第２電源ビアと前記第２ＧＮＤビアは、少なくとも前記コア層を含む第ｍ配線層と第ｍ＋１配線層間において近接配置され、他の配線層間において隔離配置されている、ことを特徴とするプリント配線基板を提供する。
（２）請求項２に記載の発明では、前記第１電源ビアと前記第１ＧＮＤビアとは、交互に並んで近接配置され、前記第２電源ビアと前記第２ＧＮＤビアとは、交互に並んで近接配置されている、ことを特徴とする請求項１に記載のプリント配線基板を提供する。
（３）請求項３に記載の発明では、前記第３電源配線は、第ｑ配線層（ｍ＋３≦ｑ≦ｎ）に形成され、前記第１ＧＮＤビアと、前記第２ＧＮＤビアは、前記コア層から第ｑ−１配線層まで延長して形成されている、ことを特徴とする請求項１又は請求項２に記載のプリント配線基板を提供する。
（４）請求項４に記載の発明では、前記第３電源配線は、第ｑ配線層（２≦ｑ≦ｍ−２）に形成され、前記第１ＧＮＤビアと、前記第２ＧＮＤビアは、前記コア層から前記第ｑ＋１配線層まで形成されている、ことを特徴とする請求項１又は請求項２に記載のプリント配線基板を提供する。
【発明の効果】
【０００９】
本発明によれば、第１電源ビアと第１ＧＮＤビア、及び、第２電源ビアと第２ＧＮＤビアは、少なくともコア層を含む第ｍ配線層と第ｍ＋１配線層間において近接配置されているので、電源供給用の電源ビアの配線インダクタンスを低減し、他の配線層間において隔離配置されているので、配線層における配線インピーダンスの増加を抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】本実施形態において配置される各回路の状態を表したプリント配線基板全体の平面図である。
【図２】本実施形態のプリント配線基板における電源ビアとＧＮＤビアの配置状態を表した断面図と平面図である。
【図３】本実施形態におけるプリント配線基板の一部における各層を分解して表した斜視図である。
【図４】従来のプリント配線基板における電源ビアとグランドビアの配置状態を表した断面図と平面図である。
【発明を実施するための形態】
【００１１】
以下、本発明のプリント配線基板における好適な実施の形態について、図１から図３を参照して詳細に説明する。
（１）実施形態の概要
本実施形態のプリント配線基板は、コア層の一方の面側に第１配線層〜第ｍ配線層が、他方の面側に第ｍ＋１配線層〜第ｎ配線層が配置される。
コア層の両面に配置される第ｍ配線層と第ｍ＋１配線層間において、複数の電源ビアとＧＮＤビアを近接配置する。複数の電源ビアとＧＮＤビアの近接配置は、両者を交互に並立させることが好ましい。ここで近接配置とは、両ビア間の距離（中心間ではなく、外周面間の距離をいう、以下同じ）が１ｍｍ以下、好ましくは０．８ｍｍ以下であることをいう。
【００１２】
そして、第ｍ−１配線層と第ｍ配線層間、及び、第ｍ配線層と第ｍ＋１配線層間において、電源ビアは、コア層から他の配線層まで同軸上に延長形成されている。
一方、ＧＮＤビアは、電源配線及び／又はＧＮＤ配線（第ｍ配線と第ｍ＋１配線を除く）が形成された配線層までは、コア層のＧＮＤビアが同軸上に延長されることはない。すなわち、ＧＮＤビアについては、電源配線、ＧＮＤ配線が形成されている配線層の１つ内側（コア層側）の配線層まで、コア層のＧＮＤビアと同軸上に延長形成することが可能である。ただし、本実施形態のＧＮＤビアは第ｍ配線層と第ｍ＋１配線層間だけに形成されている。
第１配線層〜第ｍ配線層と、第ｍ＋１配線層〜第ｎ配線層の各配線層間のうち、コア層を貫通するＧＮＤビアが形成されていない、当該各配線層間に対し、ＧＮＤビアは電源ビアと近接配置せずに、離れた位置に隔離配置して形成される。
ここで、隔離配置とは両ビア間の距離がビア孔の径をｓｍｍとした場合、径を１０×ｓｍｍ以上離れている場合、又は、２ｍｍ以上離れている場合の少なくとも一方を満たす場合をいう。
なお、電源ビアについては、第１配線層から第ｎ配線層まで貫通形成されることが好ましい。
【００１３】
本実施形態によれば、電源ビアに対し、ＧＮＤビアを、コア層を含む第ｍ配線層と第ｍ＋１配線層間のみで近接配置することで、配線インダクタンスを抑えつつ、配線層の配線インピーダンスを低減することができる。
【００１４】
（２）実施形態の詳細
図１は本実施形態において配置される各回路の状態を表したプリント配線基板１全体の平面図である。
図１はプリント配線基板の１例であり、プリント配線基板が使用される各種電子機器を構成する、ＤＲＡＭ、Ｆｌａｓｈメモリなどの他、ＵＳＢ等の外部接続端子などの各種素子が配置されている。プリント配線基板には、後述する配線層（図示しない）が絶縁体を介して複数層配設され、各配線層に形成された配線によって各素子間が接続されている。
またプリント配線基板１には、電源供給元回路５０と、電源供給先回路６０が配置されている。
本実施形態では、電源供給元回路５０から電源供給先回路６０に電力を供給するための電源ビアとＧＮＤビアの配置に特徴がある。そのため、以下の説明では、図１において電源供給元回路５０と電源供給先回路６０を含む、点線領域Ｐを中心に説明する。
【００１５】
図２は、本実施形態のプリント配線基板１における電源ビア２０とＧＮＤビア３０の配置状態を表した断面図（ａ）と、平面を表した説明図（ｂ）である。
図２（ａ）に示すように、プリント配線基板１の最上層である第１配線層１１には電源供給元回路５０と電源供給先回路６０が配設されている。
本実施形態のプリント配線基板１は、コア層１０を挟んでその一方の面側に第１配線層１１〜第３配線層１３が形成され、他方の面側に第４配線層１４〜第６配線層１６が形成されている。すなわち、本実施形態では第ｍ配線層として第３配線層１３が形成され、第ｎ配線層として第６配線層１６が形成されている。
【００１６】
コア層１０は、プリント配線基板１内でコア材を使用している層であり、本実施形態ではガラス・エポキシ樹脂（ＦＲ−４）が使用されているが、グリーンシート（セラミック基板）等の各種公知の材料を使用することができる。
本実施形態のコア層の一方の面には第３配線層が形成され、他方の面には第４配線層が形成されている。
【００１７】
第１配線層１１から第３配線層１３の各層間、及び、第４配線層１４から第６配線層１６の各層間には、絶縁材が配設されている。絶縁材としては、多層基板かビルドアップ基板かにより、プリプレグという接着シートを使用する等の各製造方法に応じた絶縁材が使用される。
第１配線層１１〜第６配線層１６には各素子を接続するための配線が形成されている。配線は銅箔で形成されている。
【００１８】
本実施形態は、プリント配線基板１を構成する各層の中で配線インダクタンスへの影響度が高いのがコア層１０である点に着目して電源ビア２０とＧＮＤビア３０を配設している。
すなわち、図２（ａ）に示すように、本実施形態のプリント配線基板１には、第１配線層１１から第６配線層１６までを貫通する、電源供給元回路５０側の電源ビア２０（第１電源ビア）と、電源供給先回路６０側の電源ビア２０（第２電源ビア）が形成されている。また、コア層１０を含む第３配線層１３と第４配線層１４とを貫通する、電源供給元回路５０側のＧＮＤビア３０（第１ＧＮＤビア）と、電源供給先回路６０側のＧＮＤビア３０（第２ＧＮＤビア）が形成されている。電源ビア２０とＧＮＤビア３０はともに、銅メッキにより形成されている。
なお、図２（ａ）では、電源ビア２０とＧＮＤビア３０が１本ずつ表示されているが、実際は後述するように、複数の電源ビア２０と複数のＧＮＤビア３０が交互に並べて近接配置されている。
【００１９】
一方詳細は後述するが、第３配線層１３と第４配線層１４間以外の他の配線層間では、ＧＮＤビア３０を、電源ビア２０と交互に並べて近接配置せず、電源ビア２０から所定距離だけ離れた位置に隔離配置して形成している。
【００２０】
また、図２に示すように、電源供給元回路５０側の電源ビア２０と、電源供給先回路６０側の電源ビア２０とを接続する電源配線２５（第３電源配線）が、第５配線層１５に形成されている。これにより、電源供給元回路５０と電源供給先回路６０とが、両側の電源ビア２０と第５配線層１５の電源配線２５を介して接続され、図中に矢印で示すように電流Ｉが流れる。
【００２１】
本実施形態によれば、複数の電源ビア２０に対し、複数のＧＮＤビア３０を、コア層１０を挟む第３配線層１３と第４配線層１４の間で近接配置することで、配線インダクタンスを従来と同様に抑制することができる。配線インダクタンスへの影響が高いコア層１０において、点線領域Ａで示すように、電源ビア２０とＧＮＤビア３０とを流れる電流が並走し、これにより電源供給用の電源ビア２０の配線インダクタンスが低減されるためである。
【００２２】
さらに、他の配線層である第１配線層１１、第２配線層１２、第５配線層１５、第６配線層１６には、電源ビア２０の近傍にはＧＮＤビア３０が配置されていないので、ＧＮＤビア３０用のビア孔が存在しないため、配線面積の減少による配線インピーダンスの増加を抑制することができる。
すなわち、図２（ｂ）に示されるように、第５配線層１５に形成された電源配線２５には、ＧＮＤビア３０による面積減少がないため、図４（ｂ）に示した従来の電源配線１２５に比べて配線インピーダンスを低減することができる。また、ＧＮＤビア３０が形成されないため、配線インピーダンスの低減効果に代えて、電源配線２５の形成面積を小さくすることも可能である。
なお、ＧＮＤビア３０による面積減少としては、各ＧＮＤビア３０には電源配線２５との短絡を回避するために、ビア径よりも大きな径のクリアランス２９（後述する）が形成されているため、クリアランス２９の面積分である。
【００２３】
図３はプリント配線基板１の一部における各層を分解して表した斜視図である。
なお、図３では電源ビア２０とＧＮＤビア３０を複数配置した場合について示しているが、１例であり実際の数は、供給する電力によって設計される。また、第１〜第６の配線層１１〜１６及びコア層１０を示す領域は、図１で示した点線領域Ｐに対応した範囲を切り取って表したもので、実際にはより大きな広がりをもって形成されている。
第２配線層１２には、図３に示した領域内において、配線は形成されていない。
【００２４】
最初に各配線層に形成される配線について説明する。
第１配線層１１には、電源供給元回路５０に接続された電源配線２１（第１電源配線）と、電源供給先回路６０に接続された電源配線２２（第２電源配線）が形成されている。
【００２５】
第３配線層１３と第４配線層１４のそれぞれには、電源供給元回路５０側にＧＮＤ配線３２（第１ＧＮＤ配線）とＧＮＤ配線３４（第２ＧＮＤ配線）が形成され、電源供給先回路６０側にＧＮＤ配線３３（第３ＧＮＤ配線）とＧＮＤ配線３５（第４ＧＮＤ配線）が形成されている。
各ＧＮＤ配線３２〜３５は、同一サイズに形成されると共に、矢印ｍで示すように、図３に示す領域外まで延長形成されている。但し、図３では同一方向に延長する場合について示しているが、実際には他の配線との関係で別々の方向に形成される場合もある。
各ＧＮＤ配線３２〜３５は、後述するようにコア層１０を貫通する電源ビア２０とＧＮＤビア３０が形成されるので、当該ビアの形成領域よりも広く形成されている。
【００２６】
第５配線層１５には、図２（ａ）でも説明した電源配線２５が、電源ビア２０側からＧＮＤビア３０側にわたって形成されている。
この電源配線２５は、電源供給元回路５０側の電源配線２１を第５配線層１５に投影した投影領域と、電源供給先回路６０側の電源配線２２を第５配線層１５に投影した投影領域の両投影領域以上の領域を含み、両投影領域を接続する配線である。
なお、電源配線２５は、図３の表示領域内に形成されているが、この領域外に電力供給対象が存在する場合には、当該領域外まで延長形成するようにしてもよい。
本実施形態の第６配線層１６には、図３に示した領域内において配線は形成されていない。
【００２７】
図３に示すように、複数の電源ビア２０は、電源配線２１と電源配線２２のそれぞれから、第６配線層１６まで貫通して形成されている。
なお、電源ビア２０は、第３配線層１３と第４配線層１４に形成された各グランド配線３２〜３５を貫通するが、両者が短絡しないようにするためのクリアランス２９が設けられている。
クリアランス２９は、ビア孔の直径がＲ（例えば０．３ｍｍ）である場合に、これよりも僅かに大きい直径Ｒ＋α（例えば０．５ｍｍ）の無配線領域がＧＮＤ配線３２〜３５に形成される。
無配線領域は、例えば第３配線層１３のＧＮＤ配線３２、３３について説明すると次のように形成される。すなわち、ＧＮＤ配線３２、３３の対象領域外の領域と、対象領域内で各電源ビア２０に対応する直径Ｒ＋αの円形領域にマスクパターンを形成した後、銅めっきにより配線を形成する。その後、マスクパターンをリフトアップすることで、ＧＮＤ配線３２、３３とクリアランス２９が形成される。
【００２８】
一方、複数のＧＮＤビア３０は、第３層のＧＮＤ配線３２とＧＮＤ配線３３のそれぞれから、コア層１０を貫通して第４層のＧＮＤ配線３４とＧＮＤ配線３５まで貫通して形成されている。
図３に示すように、複数のＧＮＤビア３０のそれぞれは、複数の電源ビア２０に対して交互に並べて近接配置されている。
【００２９】
本実施形態のプリント配線基板１によれば、電源供給元回路５０からの電流Ｉは、電源配線２１から電源ビア２０を通り、第５配線層１５に形成された電源配線２５を経由して、電源ビア２０を通り、電源配線２２から電源供給先回路６０に供給される。
この電流Ｉの流れにおいて、コア層１０を挟む第３配線層１３と第４配線層１４の間で電源ビア２０とＧＮＤビア３０が近接配置されることで、図２で説明したように、配線インダクタンスが低減される。
また、ＧＮＤビア３０の形成がコア層１０を含む（挟む）第３配線層１３と第４配線層１４間に限定されているので、第５層の電源配線２５の面積が狭くならず、その結果配線インピーダンスを下げることができる。なお、配線インピーダンスをそのままとし、その代わりに電源配線の面積を小さくすることで、他の配線用の領域を広く確保するようにしてもよい。
【００３０】
以上本実施形態のプリント配線基板１について説明したが、本発明は本実施形態に限定されず各種変形することが可能である。
例えば、説明した実施形態では、配線層を６層としたが、８層としてもよい。すなわち、第１配線層から第ｍ配線層と、第ｍ＋１から第ｎ配線層において、ｍ＝３、ｎ＝６としたが、ｍ＝４、ｎ＝８としてもよく、それ以上であってもよい。層数ｎとｍの関係については、ビルドアップ法によるプリント配線基板である場合にはｍ＝ｎ／２であるが、配線が形成された絶縁層をプリプレグで接着することで配線を積層したプリント配線基板の場合には、ｍ≠ｎ／２であってもよい。
【００３１】
また説明した実施形態では、第５配線層１５に電源配線２５を形成する場合を一例として説明したが、これらの配線は、第１配線層１１、第３配線層１３と第４配線層１４を除く他の配線層に配置するようにしてもよい。
【００３２】
また、説明した実施形態では、コア層１０を挟む第３配線層１３と第４配線層１４の間で電源ビア２０とＧＮＤビア３０を近接配置し、他の配線層間では隔離配置される場合について説明した。
これに対して、コア層１０に形成したＧＮＤビア３０を、同軸上で更に、第３配線層１３、第４配線層１４以外の配線層まで延長形成するようにしてもよい。この場合、ＧＮＤビア３０を延長形成するための条件としては、延長した途中や端部の配線層において、電源ビア２０とＧＮＤビア３０が形成される領域内に、他のＧＮＤ配線や電源配線が存在しないことが条件である。
すなわち、第ｑ配線層（２≦ｑ≦ｍ−２、又は、ｍ＋２≦ｑ≦ｎ）に電源配線又はＧＮＤ配線が形成されている場合、第ｑ＋１（ｑ≦ｍ−２の場合）配線層まで、又は、第ｑ−１（ｍ＋３≦ｑの場合）配線層まで、ＧＮＤビア３０を延長形成する。そして、ＧＮＤビア３０用のＧＮＤ配線を、第ｍ配線層、第ｍ＋１配線層ではなく、延長形成したＧＮＤビア３０の両端が位置する配線層（第ｑ＋１配線層、又は／及び、第ｑ−１配線層）に形成する。
これにより、電源配線やＧＮＤ配線の配線インピーダンスを下げると共に、配線インダクタンスをより下げることができる。
【００３３】
例えば、図３において、電源配線２５を、第５配線層１５ではなく第６配線層１６に形成した場合（ｑ＝６の場合）、ＧＮＤビア３０を第３配線層１３から第５配線層（＝ｑ−１配線層）１５まで貫通形成する。すなわち、ＧＮＤビア３０を、第４配線層１４から第５配線層１５まで延長形成する。
そして、第４配線層に形成したＧＮＤ配線３４、３５を延長先の第５配線層１５に形成する。
これにより、電源配線２５の配線インピーダンスを実施形態と同様に下げると共に、配線インダクタンスを実施形態よりも下げることができる。
【００３４】
また、図３において、第１配線層１１に電源配線２１が形成され、第２配線層１２には配線（電源配線、ＧＮＤ配線を含む）が形成されていないので、ＧＮＤビア３０を第３配線層１３から第２配線層１２まで延長形成するようにしてもよい。
そして、ＧＮＤ配線３２、３３を第３配線層１３ではなく、第２配線層１２に形成する。
この場合にも、電源配線２５の配線インピーダンスを実施形態と同様に下げると共に、配線インダクタンスを実施形態よりも下げることができる。
【符号の説明】
【００３５】
１  プリント配線基板
１０  コア層
１１〜１６  第１配線層〜第６配線層
２０  電源ビア
２１、２２、２５  電源配線
２９  クリアランス
３０  ＧＮＤビア
３２〜３５  ＧＮＤ配線
５０  電源供給元回路
６０  電源供給先回路
【図１】
2018170402.tif 000003
【図２】
2018170402.tif 000004
【図３】
2018170402.tif 000005
【図４】
2018170402.tif 000006