(57)【要約】【課題】本発明は、インダクタ、特に高周波用インダクタに関するものである。【解決手段】本発明の一実施形態は、複数のコイル層、及び上記複数のコイル層の上部及び下部に配置された高剛性絶縁層を含む本体と、上記本体の外側に配置され、上記コイル層と接続された外部電極と、を含み、上記高剛性絶縁層の間には、上記コイル層を覆うように、ビルドアップ絶縁層が配置され、上記高剛性絶縁層は、上記ビルドアップ絶縁層よりもヤング率（Ｙｏｕｎｇ'ｓ  Ｍｏｄｕｌｕｓ）がさらに大きいインダクタ及びその製造方法を提供する。【選択図】図２
2018037652.tif 000002
【特許請求の範囲】
【請求項１】
ベース基板上に高剛性絶縁材を塗布して第１高剛性絶縁層を形成する段階と、
前記高剛性絶縁層上にコイルパターンを形成する段階と、
前記高剛性絶縁層及びコイルパターンを覆うように、ビルドアップ絶縁材を塗布してビルドアップ絶縁層を形成する段階と、
前記ビルドアップ絶縁層の内部に形成されたコイルパターンの上面に接続するようにビアを形成し、前記ビルドアップ絶縁層上にコイルパターンを形成する段階と、
前記コイルパターン、ビルドアップ絶縁層、及びビアを形成する工程を繰り返し行って積層体を形成する段階と、
前記積層体の上部に高剛性絶縁材を塗布して第２高剛性絶縁層を形成する段階と、を含む、インダクタの製造方法。
【請求項２】
前記ビアを形成し、前記ビルドアップ絶縁層上にコイルパターンを形成する段階において、上部コイルパターンと下部コイルパターンが前記ビアを介して接続される、請求項１に記載のインダクタの製造方法。
【請求項３】
ベース基板上に高剛性絶縁材を塗布して第１高剛性絶縁層を形成する段階の前に、前記ベース基板上に、切断するための内層回路層（Ｄｉｃｉｎｇ  ｋｅｙ）パターンを形成する段階をさらに含む、請求項１または２に記載のインダクタの製造方法。
【請求項４】
前記第１高剛性絶縁層上にコイルパターンを形成する段階の前に、前記第１高剛性絶縁層の表面に粗さを形成するためのデスミア（Ｄｅｓｍｅａｒ）処理を行う段階をさらに含む、請求項１から３の何れか１項に記載のインダクタの製造方法。
【請求項５】
前記第１高剛性絶縁層及びコイルパターンを覆うように、ビルドアップ絶縁材を塗布してビルドアップ絶縁層を形成する段階の後に、前記ビルドアップ絶縁層の表面に粗さを形成するためのデスミア処理を行う段階をさらに含む、請求項１から４の何れか１項に記載のインダクタの製造方法。
【請求項６】
前記積層体の上部に高剛性絶縁材を塗布して第２高剛性絶縁層を形成する段階の後に、前記積層体を前記ベース基板から分離する段階をさらに含む、請求項１から５の何れか１項に記載のインダクタの製造方法。
【請求項７】
前記第１高剛性絶縁層上にコイルパターンを形成する段階の前に、前記第１高剛性絶縁層上にビルドアップ絶縁材を塗布してプライマー層を形成する段階をさらに含む、請求項１から６の何れか１項に記載のインダクタの製造方法。
【請求項８】
前記第１及び第２高剛性絶縁層は、ヤング率（Ｙｏｕｎｇ'ｓ  Ｍｏｄｕｌｕｓ）が７ＧＰａ以上である、請求項１から７の何れか１項に記載のインダクタの製造方法。
【請求項９】
前記第１及び第２高剛性絶縁層は、全体の含有量に対して６０〜９０％の含有量のフィラーを含む、請求項１から８の何れか１項に記載のインダクタの製造方法。
【請求項１０】
前記ビルドアップ絶縁層は、ヤング率が前記高剛性絶縁層のヤング率の８０％以下である、請求項１から９の何れか１項に記載のインダクタの製造方法。
【請求項１１】
前記ビルドアップ絶縁層は、熱硬化性樹脂または感光性材料で形成される、請求項１から１０の何れか１項に記載のインダクタの製造方法。
【請求項１２】
前記第１及び第２高剛性絶縁層は、熱硬化性樹脂または感光性材料で形成される、請求項１から１１の何れか１項に記載のインダクタの製造方法。
【請求項１３】
複数のコイル層、及び前記複数のコイル層の上部及び下部に配置された高剛性絶縁層を含む本体と、前記本体の外側に配置され、前記コイル層と接続された外部電極と、を含み、
前記高剛性絶縁層の間には、前記コイル層を覆うように、ビルドアップ絶縁層が配置され、前記高剛性絶縁層は、前記ビルドアップ絶縁層よりもヤング率がさらに大きい、インダクタ。
【請求項１４】
前記第１及び第２高剛性絶縁層は、ヤング率が７ＧＰａ以上である、請求項１３に記載のインダクタ。
【請求項１５】
前記高剛性絶縁層は、全体の含有量に対して６０〜９０％の含有量のフィラーを含む、請求項１３または１４に記載のインダクタ。
【請求項１６】
前記ビルドアップ絶縁層は、ヤング率が前記高剛性絶縁層のヤング率の８０％以下である、請求項１３から１５の何れか１項に記載のインダクタ。
【請求項１７】
互いに交互に積層された複数のコイル層及び複数のビルドアップ絶縁層を含み、且つ前記複数のコイル層が複数のビルドアップ絶縁層内に配置されるビアを介して互いに接続され、
前記複数のコイル層、及び複数のビルドアップ絶縁層が積層された積層体の向かい合う側面上に配置される前記第１及び第２高剛性絶縁層を含み、
前記第１及び第２高剛性絶縁層は、複数のビルドアップ絶縁層よりも剛性がさらに大きく、
複数のビルドアップ絶縁層のうち一つと前記第１及び第２高剛性絶縁層のうち一つとの界面には複数の凹凸が形成される、インダクタ。
【請求項１８】
前記第１及び第２高剛性絶縁層は、ヤング率が７ＧＰａ以上である、請求項１７に記載のインダクタ。
【請求項１９】
前記第１及び第２高剛性絶縁層は、全体の含有量に対して６０〜９０％の含有量のフィラーを含む、請求項１７または１８に記載のインダクタ。
【請求項２０】
前記ビルドアップ絶縁層は、ヤング率が前記第１及び第２高剛性絶縁層のヤング率の８０％以下である、請求項１７から１９の何れか１項に記載のインダクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実装型（ＳＭＤ  Ｔｙｐｅ）インダクタ、その中でも特に１００ＭＨｚ以上の高周波帯域で用いられるインダクタの製造方法に関するものである。
【背景技術】
【０００２】
電子製品の小型化、薄板化、高密度化、パッケージ（Ｐａｃｋａｇｅ）化、及び個人携帯化による軽薄短小化に伴い、設計が複雑となり微細化している。これにより、素子の特性も複雑となるため、製作に高度技術が求められている。
【０００３】
かかる素子に新しい工法を適用して、新しい構造を有するようにする。また、性能及び機能を向上させる一方でコストは逆に減少しなければならない。そして、製作時間の短縮も重要イシューとなっている。
【０００４】
特に、素子が次第に小型化するにつれて、機械的特性（Ｙｏｕｎｇ'ｓ  Ｍｏｄｕｌｕｓ）をさらに向上させることが求められている。
【０００５】
チップインダクタとは、回路基板に実装されるＳＭＤ（Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｄｅｖｉｃｅ）型のインダクタ部品のことである。
【０００６】
その中で、高周波用インダクタは、１００ＭＨｚ以上の高周波で用いられる製品を指す。
【０００７】
高周波インダクタの製作工法は薄膜型、巻線型、及び積層型に分けられる。薄膜型の場合は、感光性ペーストを用いてフォトリソグラフィ工程を適用することでコイルを形成するため小型化に有利である。
【０００８】
しかし、巻線型の場合は、コイルワイヤを巻いて製作するため、小さいサイズの素子製作には限界を有するという短所がある。
【０００９】
また、積層型の場合は、シートにペーストを印刷して、印刷と積層を繰り返す工程を用いるため、小型化には有利であるが特性が相対的に低いという問題がある。
【００１０】
最近、薄膜型インダクタを製作するにあたり、基板工法及び基板用材料を適用して、ＳＡＰ（Ｓｅｍｉ  Ａｄｄｉｔｉｖｅ  Ｐｒｏｃｅｓｓ）工法でコイルを形成し、ビルドアップフィルム（Ｂｕｉｌｄ−ｕｐ  Ｆｉｌｍ）を用いて絶縁層を順次積層することによりインダクタを製造する方法が知られている。
【００１１】
しかし、基板工法を適用する場合、セラミック誘電体で製作されたチップに比べて相対的に剛性が足りないため、これを改善するための新しい方法が必要な実情である。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００１−２１７５５０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明は、インダクタ、特に高周波用インダクタに関するものである。
【００１４】
上述のとおり、従来の基板工法を適用してインダクタを製造すると、セラミック誘電体で製作されたチップに比べて剛性が足りなくなる。
【００１５】
本発明は、基板工法を適用して薄膜型インダクタを製作するにあたり、剛性の不足を補完して機械的特性に優れたチップインダクタ、特に高周波用チップインダクタを提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明で提案するいくつかの解決手段の一つは、複数のコイルパターンがビアを介して接続されて形成されたコイルを内部に配置し、且つコイルの上部及び下部の少なくとも一方に高剛性を有する高剛性絶縁層を挿入した本体を含むインダクタを提供することである。
【発明の効果】
【００１７】
本発明の一実施形態によるインダクタは、本体内に挿入し、且つコイルの上部及び下部の少なくとも一方に高剛性を有するカバー層を含ませることにより、高い機械的特性を有するようにすることができる。
【図面の簡単な説明】
【００１８】
【図１ａ】本発明の一実施形態によるインダクタの製造方法を説明するための概略的な工程断面図を示すものである。
【図１ｂ】本発明の一実施形態によるインダクタの製造方法を説明するための概略的な工程断面図を示すものである。
【図１ｃ】本発明の一実施形態によるインダクタの製造方法を説明するための概略的な工程断面図を示すものである。
【図１ｄ】本発明の一実施形態によるインダクタの製造方法を説明するための概略的な工程断面図を示すものである。
【図１ｅ】本発明の一実施形態によるインダクタの製造方法を説明するための概略的な工程断面図を示すものである。
【図１ｆ】本発明の一実施形態によるインダクタの製造方法を説明するための概略的な工程断面図を示すものである。
【図１ｇ】本発明の一実施形態によるインダクタの製造方法を説明するための概略的な工程断面図を示すものである。
【図１ｈ】本発明の一実施形態によるインダクタの製造方法を説明するための概略的な工程断面図を示すものである。
【図１ｉ】本発明の一実施形態によるインダクタの製造方法を説明するための概略的な工程断面図を示すものである。
【図１ｊ】本発明の一実施形態によるインダクタの製造方法を説明するための概略的な工程断面図を示すものである。
【図１ｋ】本発明の一実施形態によるインダクタの製造方法を説明するための概略的な工程断面図を示すものである。
【図１ｌ】本発明の一実施形態によるインダクタの製造方法を説明するための概略的な工程断面図を示すものである。
【図２】本発明の一実施形態によるインダクタを切断した面を概略的に示す断面図である。
【図３】本発明の他の実施形態によるインダクタを切断した面を概略的に示す断面図である。
【発明を実施するための形態】
【００１９】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。
【００２０】
以下、本発明の一実施形態によるインダクタを製作する実施形態について説明する。しかし、本発明はかかる実施形態に限定されるものではない。
【００２１】
図１ａ〜図１ｌは、本発明の一実施形態によるインダクタの製造工程図である。
【００２２】
インダクタの製造方法
本発明の一実施形態によると、複数のコイルパターンがビアを介して接続されて形成されたコイルを内部に配置し、且つコイルの上部及び下部の少なくとも一方に高剛性を有するカバー層を挿入した本体を含むインダクタの製造方法を提供する。
【００２３】
以下、各段階を詳しく説明する。
【００２４】
１．取り外し可能なベース基板を設ける段階
図１ａを参照すると、取り外し可能なベース基板１０を設ける。上記ベース基板１０は、中心部１０ａを熱硬化性樹脂で形成し、シード銅層（Ｓｅｅｄ  Ｃｕ  ｌａｙｅｒ）１０ｂを外側に露出するように構成する。
【００２５】
また、１８μｍ以上のキャリア銅箔を含む形態のＣＣＬ（Ｃｏｐｐｅｒ  Ｃｌａｄ  Ｌａｍｉｎａｔｅ）を用いる。
【００２６】
積層体を製作するにあたり、工程完了後に１８μｍ以上の厚さを有する銅箔と厚さ２〜５μｍの銅箔を分離して、互いに離れている２つのシード銅層１０ｂを有する積層体を設ける。
【００２７】
２．切断のための内層回路層（Ｄｉｃｉｎｇ  ｋｅｙ）パターンを製作する段階
図１ｂを参照すると、切断のための内層回路層パターン１１を製作する。
【００２８】
ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ  Ｓｅｍｉ  Ａｄｄｉｔｉｖｅ  Ｐｒｏｃｅｓｓ）工法を用いて、積層体を切断する際の切断位置を表示する内層回路層パターン１１を形成する。
【００２９】
シード銅層１０ｂ上にＤＦＲ（Ｄｒｙ  Ｆｉｌｍ  Ｒｅｓｉｓｔ）をラミネートしてから露光及び現像し、電気めっきを行ってダイシングキーパターンを形成した後、ＤＦＲを剥離することで所望の厚さ及び高さを有する内層回路層パターン１１を実現する。
【００３０】
３．ラミネート工法で高剛性絶縁層を塗布し硬化する段階
図１ｃを参照すると、内層回路層パターン１１が形成されたベース基板１０の表面をＣｚ処理により前処理して銅（Ｃｕ）からなる内層回路層パターン１１の表面に厚さ０．１〜２．０μｍの粗さを形成した後、その上に高剛性絶縁材料としての熱硬化性材料または感光性材料を厚さ１０〜８０μｍとなるように、真空ラミネーターで塗布して高剛性絶縁層２０を形成する。
【００３１】
次に、コンベクションオーブン（ｃｏｎｖｅｃｔｉｏｎ  ｏｖｅｎ）で熱硬化を行う。または、感光性絶縁材の場合はＵＶ照射またはオーブンを用いた熱硬化工程など２種類以上の複合工程を行ってもよい。
【００３２】
上記高剛性絶縁材料は、目的に応じて、金属またはセラミックフィラーを含有した材料を用いることができる。
【００３３】
また、熱硬化性絶縁材と感光性絶縁材を２種以上混合して用いることもできる。
【００３４】
一方、本発明の他の実施形態によると、上記高剛性絶縁材料の場合、化学銅めっきとの密着力が悪いため、高剛性絶縁層２０上に一般のビルドアップ（Ｂｕｉｌｄ−ｕｐ）絶縁材を再び厚さ３〜１０μｍを有するように塗布してプライマー（Ｐｒｉｍｅｒ）層を形成した後、上記３．の工程であるラミネート工法で高剛性絶縁層を塗布し硬化する段階を繰り返すことで回路を形成することができる。
【００３５】
４．デスミア（Ｄｅｓｍｅａｒ）処理により、絶縁層の粗さを形成し化学銅めっきを行う段階
図１ｄを参照すると、高剛性絶縁層２０またはプライマー層が形成された積層体をデスミア処理して、上記高剛性絶縁層２０またはプライマー層の表面に厚さ０．１〜３．０μｍの粗さを形成する。
【００３６】
５．ＳＡＰ工法を用いてコイルパターンを形成する段階
図１ｅを参照すると、ＳＡＰ工法を用いてパターンを形成する。まず、化学銅で約１μｍの厚さとなるように上記積層体の全体面をめっき形成した後、ドライフィルムをラミネートして露光及び現像工程を用いてコイルパターン３０を形成する。
【００３７】
次に、電気めっきを行ってパターン内にコイル回路を形成し、ドライフィルムを剥離した後、パターンの間に残っている化学銅めっき層をフラッシュエッチング（Ｆｌａｓｈ  Ｅｔｃｈｉｎｇ）処理して除去すると、高剛性絶縁層２０またはプライマー層上にコイルを形成することができるようになる。
【００３８】
６．上記コイルパターン上にビルドアップ絶縁層を形成する段階
図１ｆを参照すると、上記コイルパターン３０を形成した後、再びＣｚを用いて前処理し、銅（Ｃｕ）からなるコイルパターンの表面に粗さを形成し、その上にビルドアップ絶縁層４０を真空ラミネーターを用いて塗布する。
【００３９】
次に、熱硬化性材料の場合は熱硬化工程を行い、感光性絶縁材の場合は露光を介して現像されるビア（Ｖｉａ）パターンＶを形成する。
【００４０】
７．レーザーまたはフォトリソグラフィー工程によりビアホールを形成する段階
図１ｇを参照すると、ビルドアップ絶縁層４０が熱硬化材料で形成される場合は、ＣＯ２レーザーを用いてビアホールＶを形成し、感光性材料で形成される場合は、現像によりビアホールＶを現像した後、ＵＶ硬化及び追加熱硬化などを行って材料を完全に硬化させる。
【００４１】
８．ビルドアップ絶縁層をデスミア処理する段階
図１ｈを参照すると、ビアホールを形成する工程を行った後、ビアホールＶ内の残渣を除去し、化学銅との密着力を確保するために、ビルドアップ絶縁層４０の表面に粗さを形成し、上記ビルドアップ絶縁層４０の表面粗さを形成するためにデスミア工程を行う。
【００４２】
９．ＳＡＰ工法を用いてビア及びコイルパターンを形成する段階
図１ｉを参照すると、上記５．の工程と同一に、ＳＡＰ工法を用いてコイルパターン３０を形成し、ビアＶを形成する。
【００４３】
１０．所望の層数となるまで、上記６．の工程から上記９．の工程を繰り返す段階
図１ｊを参照すると、上記６．の工程から上記９．の工程により、コイルパターン３０及びビアＶを形成し、所望の層数を得るために、上記６．の工程から上記９．の工程を繰り返し行う。
【００４４】
１１．上記１０．の工程により製作された積層体の最外層に高剛性絶縁材をラミネートする段階
図１ｋを参照すると、上記の１０．の工程により製作された積層体の最外層に高剛性絶縁材をラミネートして硬化し、高剛性絶縁層２０を形成した後、順次積層することで工程を完了する。
【００４５】
１２．ベース基板から順次積層された基板を分離する段階
図１ｌを参照すると、上記ベース基板１０の上下両面に形成された積層体１００を分離し、シード銅層１０ｂをエッチングして除去する。
【００４６】
インダクタ
本発明の他の実施形態によるインダクタは、コイル層を含む本体１００と、上記本体１００の外側に配置された外部電極（図示せず）と、を含む。
【００４７】
インダクタの本体１００は、ガラスセラミック（Ｇｌａｓｓ  Ｃｅｒａｍｉｃ）、Ａｌ２Ｏ３、フェライト（Ｆｅｒｒｉｔｅ）などのセラミック材料で形成される。但し、これに限定されるものではなく、有機成分を含むこともできる。
【００４８】
上記コイルパターン３０及び導電性ビアＶは、銀（Ａｇ）からなることができる。
【００４９】
一方、上記コイル層３０は、インダクタの実装面に平行した形で配置されることができるが、必ずしもこれに制限されるものではない。
【００５０】
図２は、本発明の一実施形態によるインダクタを切断した面を概略的に示す断面図である。
【００５１】
図２を参照すると、上記本体は、コイル層３０及び高剛性絶縁層２０が配置される構造であって、全体の層数は２層〜１２層であり、本体内部のコイル層３０は、コイル部と電極部に分けられる。
【００５２】
高剛性絶縁層２０は、６０〜９０％の含有量を有するフィラーをさらに含み、ヤング率（Ｙｏｕｎｇ'ｓ  Ｍｏｄｕｌｕｓ）が１２ＧＰａ以上の熱硬化性または感光性絶縁膜を用いて製作する。厚さは約１０〜５０μｍとすることができる。
【００５３】
コイル層３０は、熱硬化性または感光性絶縁材で覆われており、コイル部及び電極部の回路が銅（Ｃｕ）で形成された構造を有する。
【００５４】
設計に応じて、各層のコイル部及び電極部は、両方存在してもよく、選択的に１つだけ存在してもよい。
【００５５】
本発明の一実施形態において、ビルドアップ絶縁層４０のヤング率は、上記高剛性絶縁層２０のヤング率の８０％以下であり、例えば、５ＧＰａ程度であってもよい。また、フィラーの含有量は約４２％以下程度である。
【００５６】
一方、コイル層３０の上部及び下部に配置される高剛性絶縁層２０は、ヤング率が１２ＧＰａ程度であり、約７ＧＰａ以上であってもよい。また、フィラーの含有量は、６０〜９０％程度である。
【００５７】
一般の有機材料で積層した基板には剛性が足りなくなるという問題がある。しかし、高剛性材料だけで積層すると、剛性はよくなるが、銅（Ｃｕ）と絶縁材料の密着力が低下して熱衝撃が弱くなり、その結果、信頼性に問題が生じる可能性がある。
【００５８】
本発明の一実施形態によると、高剛性材料を有する高剛性絶縁層２０を、製品の最外層にのみ導入して、目的の強度を確保するとともに製品の信頼性を確保することができるという効果を奏する。
【００５９】
図３は、本発明の他の実施形態によるインダクタを切断した面を概略的に示す断面図である。
【００６０】
図３を参照すると、本発明の他の実施形態によるインダクタは、下部の高剛性絶縁層の表面にコイルパターンを直接形成せずに、めっき密着力に優れたビルドアップ絶縁材を、３〜２０μｍの厚さとなるように下部の高剛性絶縁層２０の表面に形成したプライマー層４０'を有するようにして、上記プライマー層４０'の上部にコイルパターン３０を形成した構造を有する。
【００６１】
下部の高剛性絶縁層２０とコイルパターン３０の間にめっき密着力に優れたビルドアップ絶縁材としてのプライマー層４０'を挿入することにより、コイル層３０と高剛性絶縁層２０の間の接着力を優れるようにすることができる。
【００６２】
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【００６３】
１００  積層体（本体）
１０  ベース基板
１１  内層回路層パターン
２０  高剛性絶縁層
３０  コイルパターン（コイル層）
４０  ビルドアップ絶縁層
４０'  プライマー層
【図１ａ】
2018037652.tif 000003
【図１ｂ】
2018037652.tif 000004
【図１ｃ】
2018037652.tif 000005
【図１ｄ】
2018037652.tif 000006
【図１ｅ】
2018037652.tif 000007
【図１ｆ】
2018037652.tif 000008
【図１ｇ】
2018037652.tif 000009
【図１ｈ】
2018037652.tif 000010
【図１ｉ】
2018037652.tif 000011
【図１ｊ】
2018037652.tif 000012
【図１ｋ】
2018037652.tif 000013
【図１ｌ】
2018037652.tif 000014
【図２】
2018037652.tif 000015
【図３】
2018037652.tif 000016