(57)【要約】【課題】平滑回路から二次側コイルに逆流する電流を適正に抑制することができる整流器を提供する。【解決手段】駆動回路２２は、フルブリッジ整流回路２１と平滑回路３０との間に流れる電流を入力するＦＥＴＭ１を駆動する。逆流防止回路２３は、比較回路２３１と、論理回路２３２とを備え、比較回路２３１は、ＦＥＴＭ１のドレイン端子ｄ１とソース端子ｓ１との間に生じる電位差Ｖｃ、及び、予め定められた第一閾値Ｖ１ｔｈに基づいて比較結果を出力する。論理回路２３２は、二次側コイル１０から出力される入力電圧Vpls、及び、比較回路２３１から出力される比較結果に基づいて駆動回路２２を制御する。例えば、論理回路２３２は、二次側コイル１０から入力電圧Vplsが出力され、かつ、電位差Ｖｃが第一閾値Ｖ１ｔｈ以下である場合、ＦＥＴＭ１をオフするように駆動回路２２を制御する。【選択図】図１
2018191466.tif 000002
【特許請求の範囲】
【請求項１】
一次側コイル及び二次側コイルにより無線伝送された交流電力を直流電力に整流する整流用スイッチング素子を有する整流回路と、
前記整流回路と当該整流回路の後段に設けられる平滑回路との間に流れる電流を入力する入力端子、前記入力端子から入力した前記電流を出力する出力端子、及び、前記入力端子から前記出力端子に流れる前記電流を制御する制御端子を有する遮断用スイッチング素子、又は、前記整流用スイッチング素子を逆流防止用スイッチング素子として駆動する駆動回路と、
前記駆動回路を制御する制御回路と、を備え、
前記制御回路は、
前記逆流防止用スイッチング素子の前記入力端子と前記出力端子との間に生じる電位差、及び、予め定められた第一閾値に基づいて比較結果を出力する比較回路と、
前記二次側コイルから出力される電圧、及び、前記比較回路から出力される前記比較結果に基づいて前記駆動回路を制御する判定回路と、を有し、
前記判定回路は、
前記二次側コイルから前記電圧が出力され、かつ、前記電位差が前記第一閾値以下である場合、前記逆流防止用スイッチング素子をオフするように前記駆動回路を制御することを特徴とする整流器。
【請求項２】
前記比較回路は、
前記電位差が前記第一閾値以下の場合、ローレベル信号を出力し、前記電位差が前記第一閾値を超える場合、ハイレベル信号を出力し、
前記判定回路は、
前記二次側コイルから前記電圧が出力され、かつ、前記比較回路から前記ローレベル信号が出力された場合、前記逆流防止用スイッチング素子をオフし、
前記二次側コイルから前記電圧が出力され、かつ、前記比較回路から前記ハイレベル信号が出力された場合、前記逆流防止用スイッチング素子をオンする請求項１に記載の整流器。
【請求項３】
前記判定回路は、前記二次側コイルから出力される前記電圧が予め定められた第二閾値以上であるときに前記駆動回路を制御して前記逆流防止用スイッチング素子をオフした場合、前記二次側コイルから出力される前記電圧が前記第二閾値未満になり再度前記第二閾値以上になるまで、前記逆流防止用スイッチング素子のオフを維持するように前記駆動回路を制御する請求項１又は２に記載の整流器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、整流器に関する。
【背景技術】
【０００２】
従来、一次側から二次側に無線で電力を供給する無線給電装置がある。この無線給電装置は、例えば、一次側コイルから送電された電力を二次側コイルで受電し、受電した電力を二次側の負荷部に供給している。この場合、無線給電装置は、極性が周期的に変化する波形が二次側に入力されるので、整流器により当該波形を直流に変換し、変換した直流を平滑回路により平滑している（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−３３２６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、従来の整流器は、例えば、ＭＯＳＦＥＴ等のスイッチング素子を用いて全波整流を行っている場合がある。このため、従来の整流器は、二次側コイルの電圧が低下した場合、平滑回路のコンデンサからスイッチング素子を介して二次側コイルに電流が逆流する可能性があり、この点で更なる改善の余地がある。
【０００５】
そこで、本発明は、上記に鑑みてなされたものであって、平滑回路から二次側コイルに逆流する電流を適正に抑制することができる整流器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明に係る整流器は、一次側コイル及び二次側コイルにより無線伝送された交流電力を直流電力に整流する整流用スイッチング素子を有する整流回路と、前記整流回路と当該整流回路の後段に設けられる平滑回路との間に流れる電流を入力する入力端子、前記入力端子から入力した前記電流を出力する出力端子、及び、前記入力端子から前記出力端子に流れる前記電流を制御する制御端子を有する遮断用スイッチング素子、又は、前記整流用スイッチング素子を逆流防止用スイッチング素子として駆動する駆動回路と、前記駆動回路を制御する制御回路と、を備え、前記制御回路は、前記逆流防止用スイッチング素子の前記入力端子と前記出力端子との間に生じる電位差、及び、予め定められた第一閾値に基づいて比較結果を出力する比較回路と、前記二次側コイルから出力される電圧、及び、前記比較回路から出力される前記比較結果に基づいて前記駆動回路を制御する判定回路と、を有し、前記判定回路は、前記二次側コイルから前記電圧が出力され、かつ、前記電位差が前記第一閾値以下である場合、前記逆流防止用スイッチング素子をオフするように前記駆動回路を制御することを特徴とする。
【０００７】
また、上記整流器において、前記比較回路は、前記電位差が前記第一閾値以下の場合、ローレベル信号を出力し、前記電位差が前記第一閾値を超える場合、ハイレベル信号を出力し、前記判定回路は、前記二次側コイルから前記電圧が出力され、かつ、前記比較回路から前記ローレベル信号が出力された場合、前記逆流防止用スイッチング素子をオフし、前記二次側コイルから前記電圧が出力され、かつ、前記比較回路から前記ハイレベル信号が出力された場合、前記逆流防止用スイッチング素子をオンすることが好ましい。
【０００８】
また、上記整流器において、前記判定回路は、前記二次側コイルから出力される前記電圧が予め定められた第二閾値以上であるときに前記駆動回路を制御して前記逆流防止用スイッチング素子をオフした場合、前記二次側コイルから出力される前記電圧が前記第二閾値未満になり再度前記第二閾値以上になるまで、前記逆流防止用スイッチング素子のオフを維持するように前記駆動回路を制御することが好ましい。
【発明の効果】
【０００９】
本発明に係る整流器は、二次側コイルから電圧が出力され、かつ、逆流防止用スイッチング素子の両側に生じる電位差が第一閾値以下である場合、逆流防止用スイッチング素子をオフする。これにより、整流器は、二次側コイルから電圧が出力されている状態において任意のタイミングで逆流防止用スイッチング素子をオフすることができるので、平滑回路から二次側コイルに逆流する電流を適正に抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施形態１に係る整流器の構成例を示す回路図である。
【図２】図２は、実施形態１に係る整流器の動作例を示すタイミングチャートである。
【図３】図３は、実施形態１の変形例に係る整流器の構成例を示す回路図である。
【図４】図４は、実施形態２に係る整流器の構成例を示す回路図である。
【図５】図５は、実施形態２に係る整流器の動作例を示すタイミングチャートである。
【図６】図６は、実施形態２に係る動作例を示すフローチャートである。
【図７】図７は、実施形態２の変形例に係る整流器の構成例を示す回路図である。
【発明を実施するための形態】
【００１１】
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
【００１２】
〔実施形態１〕
実施形態１に係る無線給電装置１００について説明する。無線給電装置１００は、一次側から二次側に無線で電力を供給する装置である。無線給電装置１００は、例えば、一次回路（図示せず）と、二次回路１とを備えている。二次回路１は、一次回路の一次側コイルに対向して設置される二次側コイル１０と、二次側コイル１０に接続され当該二次側コイル１０から出力される交流電力を直流電力に整流する整流器２０と、整流器２０に接続され当該整流器２０から出力される直流電流を平滑化する平滑回路３０とを備えている。一次側コイル及び二次側コイル１０は無線給電部２を構成している。無線給電装置１００は、直流電源から供給される直流電力を一次回路のスイッチング回路により交流電力に変換し、変換した交流電力を無線給電部２により無線給電し、無線給電された交流電力を整流器２０により直流電力に整流し、整流器２０により整流された直流電力を平滑回路３０により平滑化して負荷部３に供給する。以下、整流器２０について詳細に説明する。
【００１３】
整流器２０は、交流を直流に整流する回路である。整流器２０は、図１に示すように、二次側コイル１０に接続され、当該二次側コイル１０から出力される交流電力を直流電力に整流する。整流器２０は、例えば、全波整流を行う回路であり、整流回路としてのフルブリッジ整流回路２１と、逆流防止用スイッチング素子（遮断用スイッチング素子）としてのＦＥＴＭ１と、駆動回路２２と、制御回路としての逆流防止回路２３とを備えている。
【００１４】
フルブリッジ整流回路２１は、無線給電部２により無線給電された交流電力を直流電力に整流する整流回路である。フルブリッジ整流回路２１は、整流用スイッチング素子としての４つのＦＥＴＱ１〜Ｑ４と、各ＦＥＴＱ１〜Ｑ４を駆動するドライブ回路２１ａ〜２１ｄとを備えている。ＦＥＴＱ１〜Ｑ４は、例えば、Ｎチャネル型のＭＯＳＦＥＴ（Ｍｅｔａｌ-Ｏｘｉｄｅ-Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ-Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）である。フルブリッジ整流回路２１は、ＦＥＴＱ１のソース端子とＦＥＴＱ３のドレイン端子とが接続され、ＦＥＴＱ２のソース端子とＦＥＴＱ４のドレイン端子とが接続されている。また、フルブリッジ整流回路２１は、ＦＥＴＱ１のドレイン端子及びＦＥＴＱ２のドレイン端子が平滑回路３０に接続され、ＦＥＴＱ３のソース端子及びＦＥＴＱ４のソース端子が平滑回路３０に接続されている。また、フルブリッジ整流回路２１は、二次側コイル１０のコイル端子１１ａがＦＥＴＱ１のソース端子とＦＥＴＱ３のドレイン端子との間に接続され、二次側コイル１０のコイル端子１１ｂがＦＥＴＱ２のソース端子とＦＥＴＱ４のドレイン端子との間に接続されている。
【００１５】
各ドライブ回路２１ａ〜２１ｄは、二次側コイル１０に印加されるパルス信号に同期して、各ＦＥＴＱ１〜Ｑ４をオン・オフ制御する。例えば、フルブリッジ整流回路２１は、ドライブ回路２１ａによりＦＥＴＱ１をオンしてドライブ回路２１ｄによりＦＥＴＱ４をオンすることにより、二次側コイル１０のコイル端子１１ａから流れる電流を平滑回路３０を介して負荷部３に供給する。また、フルブリッジ整流回路２１は、ドライブ回路２１ｂによりＦＥＴＱ２をオンしてドライブ回路２１ｃによりＦＥＴＱ３をオンすることにより、二次側コイル１０のコイル端子１１ｂから流れる電流を平滑回路３０を介して負荷部３に供給する。
【００１６】
ＦＥＴＭ１は、電流を通電又は遮断するスイッチング素子であり、平滑回路３０の平滑コンデンサＣから逆流する電流を遮断する。ＦＥＴＭ１は、フルブリッジ整流回路２１と平滑回路３０の平滑コンデンサＣのプラス極との間に設けられている。ＦＥＴＭ１は、例えば、Ｐチャネル型のＭＯＳＦＥＴであり、フルブリッジ整流回路２１から負荷部３に流れる電流を入力する入力端子としてのドレイン端子ｄ１、ドレイン端子ｄ１から入力した電流を出力する出力端子としてのソース端子ｓ１、及び、ドレイン端子ｄ１からソース端子ｓ１に流れる電流を制御する制御端子としてのゲート端子ｇ１を有する。ＦＥＴＭ１は、例えば、フルブリッジ整流回路２１と負荷部３との間に流れる電流を通電し、平滑コンデンサＣからフルブリッジ整流回路２１に流れる逆電流を遮断する。なお、ＦＥＴＭ１には、ダイオードＤ１が並列接続されているが、このダイオードＤ１は、ＦＥＴＭ１のボディダイオード（寄生ダイオード）を利用してもよい。
【００１７】
駆動回路２２は、ＦＥＴＭ１を駆動する回路である。駆動回路２２は、トランジスタＱ５と、抵抗Ｒ１、Ｒ２とを備えている。トランジスタＱ５は、例えば、ｎｐｎバイポーラトランジスタであり、コレクタ端子が抵抗Ｒ１を介してＦＥＴＭ１のゲート端子ｇ１に接続され、エミッタ端子が抵抗Ｒ２を介してグランドに接続され、ゲート端子が逆流防止回路２３に接続されている。駆動回路２２は、例えば、ＦＥＴＭ１のゲート端子ｇ１にマイナス電圧を印加してＦＥＴＭ１をオンする。
【００１８】
逆流防止回路２３は、平滑回路３０の平滑コンデンサＣから逆流する電流を遮断するように駆動回路２２を制御する回路である。逆流防止回路２３は、比較回路２３１と、判定回路としての論理回路２３２と、抵抗Ｒ３、Ｒ４と、ダイオードＤ２、Ｄ３とを備えている。比較回路２３１は、入力端子Vin+がＦＥＴＭ１のドレイン端子ｄ１に接続され、入力端子Vin-がＦＥＴＭ１のソース端子ｓ１に接続され、出力端子Voutが論理回路２３２に接続されている。比較回路２３１は、例えば、フルブリッジ整流回路２１の接続ライン間を接続する接続線Ｌ１において、入力端子Vin+が抵抗Ｒ３を介してＦＥＴＭ１のドレイン端子ｄ１に接続されている。また、比較回路２３１は、フルブリッジ整流回路２１の接続ライン間を接続する接続線Ｌ２において、入力端子Vin-が抵抗Ｒ６を介してＦＥＴＭ１のソース端子ｓ１に接続されている。比較回路２３１は、入力端子Vin+からＦＥＴＭ１のドレイン端子ｄ１にかかる電圧Ｖａを入力し、入力端子Vin-からＦＥＴＭ１のソース端子ｓ１にかかる電圧Ｖｂを入力し、ＦＥＴＭ１のドレイン端子ｄ１とソース端子ｓ１とに生じる電位差（電圧降下）Ｖｃを検出する。比較回路２３１は、検出した電位差Ｖｃ、及び、予め定められた第一閾値Ｖ１ｔｈに基づいてハイレベル信号又はローレベル信号を論理回路２３２に出力する。
【００１９】
論理回路２３２は、論理積（ＡＮＤ）を演算する回路である。論理回路２３２は、入力端子２３２ａがダイオードＤ２を介して二次側コイル１０のコイル端子１１ａに接続され、かつ、入力端子２３２ａがダイオードＤ３を介して二次側コイル１０のコイル端子１１ｂに接続されている。また、論理回路２３２は、入力端子２３２ｂが比較回路２３１の出力端子Voutに接続され、出力端子２３２ｃがトランジスタＱ５のゲート端子に接続されている。論理回路２３２は、二次側コイル１０のコイル端子１１ａ、１１ｂから出力される電圧、及び、比較回路２３１から出力される比較結果とに基づいて、駆動回路２２を制御する。例えば、論理回路２３２は、二次側コイル１０から電圧が出力され、かつ、電位差Ｖｃが第一閾値Ｖ１ｔｈ以下である場合、ＦＥＴＭ１をオフするように駆動回路２２を制御する。また、論理回路２３２は、二次側コイル１０から電圧が出力され、かつ、電位差Ｖｃが第一閾値Ｖ１ｔｈを超える場合、ＦＥＴＭ１をオンするように駆動回路２２を制御する。また、論理回路２３２は、二次側コイル１０から電圧が出力されない場合、例えば、二次側コイル１０からの電圧が５Ｖ未満の場合、電位差Ｖｃに関わらずＦＥＴＭ１をオフするように駆動回路２２を制御する。この制御は、二次側コイル１０からの電圧（入力電圧Vpls）が十分に高くある程度電流が流れる場合に、ＦＥＴＭ１を通じて電流を流して通電損失を低減させることを意図しているため、基本的に入力電圧Vplsが低いときはＦＥＴＭ１をオフするためである。また、平滑コンデンサＣの電圧Ｖｂが入力電圧Vplsより低い場合でも、入力電圧Vplsが周期的に変化するために入力電圧Vplsが平滑コンデンサＣの電圧Ｖｂより低下する状態が存在する。このときに、ＦＥＴＭ１がオンしている場合、平滑コンデンサＣから二次側コイル１０に逆流が発生し、逆流により電荷が抜けるために電圧が上昇しない（電圧が低下する）状況が発生する。このため、論理回路２３２は、二次側コイル１０から電圧が出力されない場合（入力電圧Vplsが第二閾値Ｖ２ｔｈ（５Ｖ程度）未満の場合）、電位差Ｖｃに関わらずＦＥＴＭ１をオフする。なお、第二閾値Ｖ２ｔｈを５Ｖ程度に設定している理由は、図示しないマイクロコンピュータの動作を継続するという意図もある。
【００２０】
平滑回路３０は、直流電流を平滑化する回路であり、平滑コンデンサＣを備えている。平滑コンデンサＣは、整流器２０に並列に接続され、整流器２０から出力される直流電流（脈流）を平滑化し、平滑化した直流電力を負荷部３に供給する。
【００２１】
次に、図２を参照して、整流器２０の具体的な動作について説明する。整流器２０は、二次側コイル１０から電力が供給された場合、供給された電力の入力を開始した初期段階では入力電圧Vplsが低い。このため、逆流防止回路２３は、入力電圧Vplsがローレベル（Ｌｏ）であり、かつ、整流器２０に電流が流れていないためＦＥＴＭ１の電位差Ｖｃが０Ｖであり、比較回路２３１の出力（ＣＭＰ）もローレベル（Ｌｏ）となる。この状態では、逆流防止回路２３は、ＦＥＴＭ１をオンすることができないため、ＦＥＴＭ１に並列に接続したダイオードＤ１を通じて電流が整流器２０から平滑回路３０に流れる。
【００２２】
逆流防止回路２３は、入力電圧Vplsが予め定められた第二閾値Ｖ２ｔｈ以上になると、入力電圧Vplsがハイレベル（Ｈｉ）となる。そして、整流器２０は、電流がダイオードＤ１を通じて流れるのでダイオードＤ１の順方向電圧が生じる。順方向電圧は、一般的な整流ダイオードでは０．７Ｖ程度であり、ショットキーバリアダイオードでも０．３Ｖ程度であり、比較回路２３１の予め定められた第一閾値Ｖ１ｔｈ（数１０ｍＶ程度）を超える。これにより、比較回路２３１は、電位差Ｖｃを検出してハイレベル信号を論理回路２３２に出力する。論理回路２３２は、比較回路２３１から出力されたハイレベル信号と二次側コイル１０から出力された入力電圧Vplsとの論理積により、ハイレベル信号を駆動回路２２のトランジスタＱ５のゲート端子に出力する。駆動回路２２は、論理回路２３２から出力されたハイレベル信号に基づいてＦＥＴＭ１をオンして整流器２０から平滑回路３０にＦＥＴＭ１を通じて電流を流す。
【００２３】
整流器２０は、通過電流が低下すると、ＦＥＴＭ１の電位差Ｖｃも合わせて低下する。そして、比較回路２３１は、ＦＥＴＭ１の電位差Ｖｃが第一閾値Ｖ１ｔｈ以下の場合、ローレベル信号を論理回路２３２に出力する。論理回路２３２は、比較回路２３１から出力されたローレベル信号と二次側コイル１０から出力された入力電圧Vplsとの論理積により、ローレベル信号を駆動回路２２のトランジスタＱ５のゲート端子に出力する。駆動回路２２は、論理回路２３２から出力されたローレベル信号に基づいてＦＥＴＭ１をオフして整流器２０から平滑回路３０にダイオードＤ１を通じて電流を流す。この後は、入力電圧Vplsが第二閾値Ｖ２ｔｈ以上に上昇し、かつ、第一閾値Ｖ１ｔｈ以上の電位差Ｖｃが生じてハイレベル（Ｈｉ）になるまで、ＦＥＴＭ１がオンしないため、ＦＥＴＭ１のドレイン端子ｄ１側の電圧Ｖａが平滑コンデンサＣの電圧Ｖｂより低下しても電流の逆流が生じない。
【００２４】
以上のように、実施形態１に係る整流器２０は、フルブリッジ整流回路２１と、駆動回路２２と、逆流防止回路２３とを備えている。フルブリッジ整流回路２１は、一次側コイル及び二次側コイル１０により無線伝送された交流電力を直流電力に整流するＦＥＴＱ１〜Ｑ４を有する。駆動回路２２は、フルブリッジ整流回路２１と当該フルブリッジ整流回路２１の後段に設けられる平滑回路３０との間に流れる電流を入力するドレイン端子ｄ１、ドレイン端子ｄ１から入力した電流を出力するソース端子ｓ１、及び、ドレイン端子ｄ１からソース端子ｓ１に流れる電流を制御するゲート端子ｇ１を有するＦＥＴＭ１を駆動する。逆流防止回路２３は、比較回路２３１と、論理回路２３２とを備えている。比較回路２３１は、ＦＥＴＭ１のドレイン端子ｄ１とソース端子ｓ１との間に生じる電位差Ｖｃ、及び、予め定められた第一閾値Ｖ１ｔｈに基づいて比較結果を出力する。論理回路２３２は、二次側コイル１０から出力される入力電圧Vpls、及び、比較回路２３１から出力される比較結果に基づいて駆動回路２２を制御する。例えば、論理回路２３２は、二次側コイル１０から入力電圧Vplsが出力され、かつ、電位差Ｖｃが第一閾値Ｖ１ｔｈ以下である場合、ＦＥＴＭ１をオフするように駆動回路２２を制御する。
【００２５】
これにより、フルブリッジ整流回路２１は、ＦＥＴＱ１〜Ｑ４により整流することができ、電力損失を抑制することができる。また、逆流防止回路２３は、二次側コイル１０から入力電圧Vplsが出力されている状態において任意のタイミングでＦＥＴＭ１をオフすることができる。これにより、逆流防止回路２３は、平滑コンデンサＣから二次側コイル１０に電流が流れる逆流現象が生じる前に、ＦＥＴＭ１をオフすることができる。従って、逆流防止回路２３は、平滑回路３０から二次側コイル１０に逆流する電流を適正に抑制することができる。電流の逆流が生じると、二次側コイル１０にも逆向きの電流が流れてしまい無線給電部２の送電を妨げるが、逆流を抑制することで無線給電部２の送電の効率が低下することを抑制することができ、無線給電装置１００の変換効率が低下することを抑制できる。
【００２６】
また、上記整流器２０において、比較回路２３１は、電位差Ｖｃが第一閾値Ｖ１ｔｈ以下の場合、ローレベル信号を出力し、電位差Ｖｃが第一閾値Ｖ１ｔｈを超える場合、ハイレベル信号を出力する。論理回路２３２は、二次側コイル１０から入力電圧Vplsが出力され、かつ、比較回路２３１からローレベル信号が出力された場合、ＦＥＴＭ１をオフする。また、論理回路２３２は、二次側コイル１０から入力電圧Vplsが出力され、かつ、比較回路２３１からハイレベル信号が出力された場合、ＦＥＴＭ１をオンする。
【００２７】
これにより、逆流防止回路２３は、電位差Ｖｃが減少を開始したタイミングでＦＥＴＭ１をオフすることができる。また、逆流防止回路２３は、入力電圧Vplsが第二閾値Ｖ２ｔｈ以上に上昇し、かつ、第一閾値Ｖ１ｔｈ以上の電位差Ｖｃが生じてハイレベル（Ｈｉ）になるまでＦＥＴＭ１をオンしないので、入力電圧Vplsがローレベル（Ｌｏ）のときにＦＥＴＭ１のドレイン端子ｄ１側の電圧Ｖａが平滑コンデンサＣの電圧Ｖｂより低下しても電流の逆流が生じない。
【００２８】
〔実施形態１の変形例〕
次に、実施形態１の変形例について説明する。実施形態１は、整流器２０と平滑回路３０との間にＦＥＴＭ１を設け、逆流防止回路２３によりＦＥＴＭ１を制御することによって、平滑回路３０の平滑コンデンサＣから整流器２０に電流が逆流することを抑制する例について説明したが、これに限定されない。例えば、図３に示す整流器２０Ａのように、ＦＥＴＭ１を設けずに、ＦＥＴＱ１、Ｑ２にそれぞれ逆流防止回路２３Ａ、２３Ｂを設けてもよい。この場合、ＦＥＴＱ１、Ｑ２は、逆流防止用スイッチング素子としても機能する。逆流防止回路２３Ａの比較回路２３１は、入力端子Vin+がＦＥＴＱ１のソース端子に接続され、入力端子Vin-がＦＥＴＱ１のドレイン端子に接続され、出力端子Voutが論理回路２３２に接続されている。論理回路２３２は、入力端子２３２ａが二次側コイル１０のコイル端子１１ａに接続され、入力端子２３２ｂが逆流防止回路２３Ａの比較回路２３１の出力端子Voutに接続され、出力端子２３２ｃがドライブ回路２１ａに接続されている。逆流防止回路２３Ａは、入力端子Vin+からＦＥＴＱ１のソース端子にかかる電圧を入力し、入力端子Vin-からＦＥＴＱ１のドレイン端子にかかる電圧を入力し、ＦＥＴＱ１のドレイン端子とソース端子とに生じる電位差Ｖｃを検出する。比較回路２３１は、検出した電位差Ｖｃに基づいてハイレベル信号又はローレベル信号を論理回路２３２に出力する。論理回路２３２は、二次側コイル１０のコイル端子１１ａから出力される電圧と、比較回路２３１から出力される検出結果とに基づいて、ドライブ回路２１ａを制御する。
【００２９】
逆流防止回路２３Ｂの比較回路２３１は、入力端子Vin+がＦＥＴＱ２のソース端子に接続され、入力端子Vin-がＦＥＴＱ２のドレイン端子に接続され、出力端子Voutが論理回路２３２に接続されている。論理回路２３２は、入力端子２３２ａが二次側コイル１０のコイル端子１１ｂに接続され、入力端子２３２ｂが比較回路２３１の出力端子Voutに接続され、出力端子２３２ｃがＦＥＴＱ２のドライブ回路２１ｂに接続されている。逆流防止回路２３Ｂは、入力端子Vin+からＦＥＴＱ２のソース端子にかかる電圧を入力し、入力端子Vin-からＦＥＴＱ２のドレイン端子にかかる電圧を入力し、ＦＥＴＱ２のドレイン端子とソース端子とに生じる電位差Ｖｃを検出する。比較回路２３１は、検出した電位差Ｖｃに基づいてハイレベル信号又はローレベル信号を論理回路２３２に出力する。論理回路２３２は、二次側コイル１０のコイル端子１１ｂから出力される電圧と、比較回路２３１から出力される検出結果とに基づいて、ドライブ回路２１ｂを制御する。このように、変形例に係る整流器２０Ａは、ＦＥＴＱ１、Ｑ２にそれぞれ逆流防止回路２３Ａ、２３Ｂを設けてもよい。これにより、変形例に係る整流器２０Ａは、スイッチング素子の個数を減らすことができる。
【００３０】
〔実施形態２〕
次に、実施形態２に係る整流器２０Ｂについて説明する。実施形態２は、電流が相対的に小さい場合にＦＥＴＭ１がオン・オフを繰り返すことを抑制する機能を備える点で実施形態１と異なる。なお、実施形態２は、実施形態１と同一の構成要素には同じ符号を付し、その詳細な説明を省略する。ここで、実施形態２に係る整流器２０Ｂは、オン抵抗が相対的に小さいＦＥＴＭ１を使用した場合、ＦＥＴＭ１の通電時に当該ＦＥＴＭ１の電位差Ｖｃを検出できない場合がある。特に、整流器２０Ｂの後段に複数の負荷部３が選択可能に接続され、電流値の小さな負荷部３が選択されて接続された場合、ＦＥＴＭ１の電位差Ｖｃを検出できないことがある。この場合、逆流防止回路２３は、ＦＥＴＭ１に電流が流れているにもかかわらず、ＦＥＴＭ１をオフするように駆動回路２２を制御する。そして、逆流防止回路２３は、電流がＦＥＴＭ１に並列接続されたダイオードＤ１を流れるのでダイオードＤ１の順方向電圧によりＦＥＴＭ１の電位差Ｖｃを検出し、ＦＥＴＭ１をオンするように駆動回路２２を制御する。逆流防止回路２３は、ＦＥＴＭ１に電流が流れていてもＦＥＴＭ１の電位差Ｖｃを検出できないので、再びＦＥＴＭ１をオフにする。このように、逆流防止回路２３は、使用するＦＥＴＭ１のオン抵抗や負荷部３に流れる電流値によっては、ＦＥＴＭ１のオン・オフを繰り返す現象を生じることがある。
【００３１】
そこで、実施形態２に係る整流器２０Ｂの逆流防止回路２３Ｃは、図４に示すように、逆流防止用制御部２３３を備え、ＦＥＴＭ１のオン・オフを繰り返す現象を抑制している。逆流防止用制御部２３３は、例えば、ＣＰＵ、記憶部を構成するＲＯＭ、ＲＡＭ及びインターフェースを含む周知のマイクロコンピュータを主体とする電子回路を含んで構成される。逆流防止用制御部２３３は、二次側コイル１０のコイル端子１１ａ、１１ｂ、比較回路２３１の出力端子Vout、及び、駆動回路２２のトランジスタＱ５のゲート端子に接続されている。逆流防止用制御部２３３は、二次側コイル１０のコイル端子１１ａ、１１ｂから出力される入力電圧Vplsと、比較回路２３１から出力される検出結果とに基づいて、駆動回路２２を制御する。
【００３２】
次に、図５を参照して、実施形態２に係る整流器２０Ｂの動作例について説明する。整流器２０Ｂは、二次側コイル１０から電力が供給された場合、供給された電力の入力を開始した初期段階では電圧が低い。このため、整流器２０Ｂの逆流防止回路２３Ｃは、入力電圧Vplsがローレベル（Ｌｏ）であり、かつ、整流器２０Ｂに電流が流れていないためＦＥＴＭ１の電位差Ｖｃが０Ｖであり、比較回路２３１の出力（ＣＭＰ）もローレベル（Ｌｏ）となる。この状態では、逆流防止回路２３Ｃは、ＦＥＴＭ１をオンすることができないため、ＦＥＴＭ１に並列に接続したダイオードＤ１を通じて電流が整流器２０Ｂから平滑回路３０に流れる。なお、後述する立ち下り記録（Flag）は、ローレベル（Ｌｏ）に初期化されている。
【００３３】
逆流防止回路２３Ｃは、入力電圧Vplsが予め定められた第二閾値Ｖ２ｔｈ以上になると、入力電圧Vplsがハイレベル（Ｈｉ）となる。そして、整流器２０Ｂは、電流がダイオードＤ１を通じて流れるのでダイオードＤ１の順方向電圧が生じる。これにより、比較回路２３１は、電位差Ｖｃを検出してハイレベル信号を逆流防止用制御部２３３に出力する。
【００３４】
逆流防止用制御部２３３は、比較回路２３１から出力されたハイレベル信号と二次側コイル１０から出力された入力電圧Vplsとの論理積により、ハイレベル信号を駆動回路２２のトランジスタＱ５のゲート端子に出力する。駆動回路２２は、論理回路２３２から出力されたハイレベル信号に基づいてＦＥＴＭ１をオンして整流器２０Ｂから平滑回路３０にＦＥＴＭ１を通じて電流を流す。つまり、逆流防止用制御部２３３は、この時点では、立ち下り記録（Flag）がローレベル（Ｌｏ）であるので、ＦＥＴＭ１の電圧制御値（Vctrl）がハイレベル（Ｈｉ）となりＦＥＴＭ１をオンする。
【００３５】
ここで、比較回路２３１は、電流がＦＥＴＭ１に流れると、ＦＥＴＭ１のオン抵抗が小さいためＦＥＴＭ１の電位差Ｖｃが第一閾値Ｖ１ｔｈ以下になり、ローレベル信号を逆流防止用制御部２３３に出力する。逆流防止用制御部２３３は、比較回路２３１からローレベル信号が出力された場合、立ち下り記録（Flag）をハイレベル（Ｈｉ）に設定し、ＦＥＴＭ１の電圧制御値（Vctrl）をローレベル（Ｌｏ）としてＦＥＴＭ１をオフする。
【００３６】
そして、比較回路２３１は、電流がダイオードＤ１を流れるのでＦＥＴＭ１の電位差Ｖｃを検出し、ハイレベル信号を逆流防止用制御部２３３に出力する。逆流防止用制御部２３３は、比較回路２３１からハイレベル信号が出力されても、立ち下り記録（Flag）がハイレベル（Ｈｉ）に設定されているため、ＦＥＴＭ１の電圧制御値（Vctrl）のローレベル（Ｌｏ）を維持してＦＥＴＭ１のオフを維持し、ダイオードＤ１から電流を流し続ける。これにより、ＦＥＴＭ１がオン・オフを繰り返すことを抑制することができる。逆流防止用制御部２３３は、入力電圧Vplsが第二閾値Ｖ２ｔｈ未満になり再度第二閾値Ｖ２ｔｈ以上になるまで、立ち下り記録（Flag）をハイレベル（Ｈｉ）で維持することでＦＥＴＭ１のオフを維持する。そして、逆流防止用制御部２３３は、入力電圧Vplsが第二閾値Ｖ２ｔｈ以上になると、立ち下り記録（Flag）を初期化（ローレベル（Ｌｏ）に設定）する。
【００３７】
次に、図６を参照して、実施形態２に係る整流器２０Ｂの内部変数に基づく動作例について説明する。逆流防止用制御部２３３は、内部変数を初期化する（ステップＳ１）。例えば、逆流防止用制御部２３３は、初期化処理として、電位差Vcomp_old、電圧制御値Vctrl、及び、立ち下り記録Flagをローレベル（Ｌｏ）に設定する。次に、逆流防止用制御部２３３は、入力電圧Vpls_now及び電位差Vcomp_nowを現在の状態に更新する（ステップＳ２）。例えば、逆流防止用制御部２３３は、入力電圧Vpls_nowに入力電圧Vplsを設定し、電位差Vcomp_nowにＦＥＴＭ１の電位差Vcompを設定する。次に、逆流防止用制御部２３３は、入力電圧Vpls_nowがハイレベル（Ｈｉ）か否かを判定する（ステップＳ３）。逆流防止用制御部２３３は、入力電圧Vpls_nowがハイレベル（Ｈｉ）の場合（ステップＳ３；Ｙｅｓ）、立ち下り記録Flagがローレベル（Ｌｏ）か否かを判定する（ステップＳ４）。逆流防止用制御部２３３は、立ち下り記録Flagがローレベル（Ｌｏ）である場合（ステップＳ４；Ｙｅｓ）、電位差Vcomp_nowが第一閾値Ｖ１ｔｈを超えるか否かを判定する（ステップＳ５）。逆流防止用制御部２３３は、電位差Vcomp_nowが第一閾値Ｖ１ｔｈを超える場合（ステップＳ５；Ｙｅｓ）、電圧制御値Vctrlにハイレベル（Ｈｉ）を設定し、駆動回路２２を駆動する（ステップＳ６）。次に、逆流防止用制御部２３３は、入力電圧Vpls_oldに入力電圧Vpls_nowを設定し、現在の状態を保存し（ステップＳ７）、終了するか否かを判定する（ステップＳ８）。逆流防止用制御部２３３は、終了する場合（ステップＳ８；Ｙｅｓ）、逆流抑制処理を終了し、終了しない場合（ステップＳ８；Ｎｏ）、上述のステップＳ２に戻る。
【００３８】
なお、上述のステップＳ５で、逆流防止用制御部２３３は、電位差Vcomp_nowが第一閾値Ｖ１ｔｈ以下である場合（ステップＳ５；Ｎｏ）、電位差Vcompが立ち下りか否かを判定する（ステップＳ９）。逆流防止用制御部２３３は、電位差Vcompが立ち下りである場合、つまり、電位差Vcomp_now≠電位差Vcomp_oldである場合（ステップＳ９；Ｙｅｓ）、立ち下り記録Flagにハイレベル（Ｈｉ）を設定し電位差が小さくなったことを記録する（ステップＳ１０）。これにより、逆流防止用制御部２３３は、ＦＥＴＭ１がオン・オフを繰り返すことを抑制できる。次に、逆流防止用制御部２３３は、電圧制御値Vctrlにローレベル（Ｌｏ）を設定して駆動回路２２を停止し（ステップＳ１１）、上述のステップＳ７に移行する。
【００３９】
また、上述のステップＳ４で、逆流防止用制御部２３３は、立ち下り記録Flagがハイレベル（Ｈｉ）である場合（ステップＳ４；Ｎｏ）、上述のステップＳ１１に移行する。また、上述のステップＳ３で、逆流防止用制御部２３３は、入力電圧Vpls_nowがローレベル（Ｌｏ）の場合（ステップＳ３；Ｎｏ）、立ち下り記録Flagにローレベル（Ｌｏ）を設定して初期化する（ステップＳ１２）。
【００４０】
以上のように、実施形態２に係る整流器２０Ｂにおいて、逆流防止用制御部２３３は、二次側コイル１０から出力される入力電圧Vplsが予め定められた第二閾値Ｖ２ｔｈ以上であるときに駆動回路２２を制御してＦＥＴＭ１をオフした場合、二次側コイル１０から出力される入力電圧Vplsが第二閾値Ｖ２ｔｈ未満になり再度第二閾値Ｖ２ｔｈ以上になるまで、ＦＥＴＭ１のオフを維持するように駆動回路２２を制御する。
【００４１】
これにより、実施形態２に係る整流器２０Ｂは、ＦＥＴＭ１がオン・オフを繰り返す現象を抑制することができ、ノイズが生じることを抑制することができる。また、整流器２０Ｂは、スイッチング損失により電力損失が生じることを抑制できる。
【００４２】
〔実施形態２の変形例〕
整流器２０Ｃの逆流防止回路２３Ｄは、図７に示すように、Ｄフリップフロップ回路２３４及び論理回路２３２により構成してもよい。Ｄフリップフロップ回路２３４は、例えば、クロック信号が出力されるＣＬＫ端子と、ハイレベルにプルアップされているＤ端子と、初期化用のＣＬＲ端子と、Ｄ端子の値を出力するＱ端子と、Ｑ端子の値を反転するＱ_ｖａｒ端子とを備えている。
【００４３】
Ｄフリップフロップ回路２３４は、例えば、ＣＬＫ端子が比較回路２３１の出力端子Voutに接続され、ＣＬＲ端子が二次側コイル１０のコイル端子１１ａ、１１ｂに接続され、Ｑ_ｖａｒ端子が論理回路２３２の入力端子２３２ｂに接続されている。Ｄフリップフロップ回路２３４は、ＣＬＫ端子から入力した信号が立ち下がるとＤ端子の値がＱ端子から出力される。
【００４４】
Ｄフリップフロップ回路２３４は、例えば、ＣＬＫ端子に出力されたクロックが立ち下がるとＤ端子の値がＱ端子から出力され、Ｑ_ｖａｒ端子からＱ端子の反転された値が出力される。Ｄフリップフロップ回路２３４は、ＣＬＲ端子が初期化（ローレベルが設定）された場合、Ｑ端子の値をローレベルとし、Ｑ_ｖａｒ端子の値をハイレベルとして開始する。Ｄフリップフロップ回路２３４は、入力電圧VplsをＣＬＲ端子に入力しているので、二次側コイル１０の入力波形の周期毎に立ち下り記録（Flag）が初期化される。
【００４５】
Ｄフリップフロップ回路２３４は、比較回路２３１の出力結果をＣＬＫ端子に入力しているため、ＦＥＴＭ１の電位差Ｖｃが小さくなると、ローレベル信号がＣＬＫ端子に入力される。Ｄ端子はハイレベルにプルアップされているので電位差Ｖｃの立ち下り時にＱ_ｖａｒ端子からの出力がローレベルに変化する。これは、立ち下り記録（Flag）がハイレベル（Ｈｉ）となることに相当する。論理回路２３２は、Ｄフリップフロップ回路２３４から出力されたローレベル信号と二次側コイル１０から出力された入力電圧Vplsとの論理積により、ローレベル信号を駆動回路２２に出力してＦＥＴＭ１をオフする。電位差Ｖｃに変化があっても初期化されるまでＱ_ｖａｒ端子からの出力がローレベルであるので、ＦＥＴＭ１がオン・オフを繰り返すことを抑制することができる。
【００４６】
なお、無線給電装置１００の整流器について説明したが、これに限定されず、ＤＣＤＣコンバータの２次側に設けられる整流器に適用してもよい。
【符号の説明】
【００４７】
２  無線給電部
１０  二次側コイル
２０、２０Ａ〜２０Ｃ  整流器
２１  フルブリッジ整流回路（整流回路）
２２  駆動回路
２３、２３Ａ〜２３Ｄ  逆流防止回路（制御回路）
２３１  比較回路
２３２  論理回路（判定回路）
２３３  逆流防止用制御部（判定回路）
２３４  Ｄフリップフロップ回路（判定回路）
３０  平滑回路
Ｑ１〜Ｑ４  ＦＥＴ（整流用スイッチング素子、逆流防止用スイッチング素子）
Ｍ１  ＦＥＴ（遮断用スイッチング素子、逆流防止用スイッチング素子）
ｓ１  ソース端子（出力端子）
ｄ１  ドレイン端子（入力端子）
ｇ１  ゲート端子（制御端子）
Ｖ１ｔｈ  第一閾値
Ｖ２ｔｈ  第二閾値
Vpls  入力電圧（電圧）
【図１】
2018191466.tif 000003
【図２】
2018191466.tif 000004
【図３】
2018191466.tif 000005
【図４】
2018191466.tif 000006
【図５】
2018191466.tif 000007
【図６】
2018191466.tif 000008
【図７】
2018191466.tif 000009