(57)【要約】【課題】欠陥の発生を抑制することが可能なＴＳＶを有する半導体装置及び半導体装置の製造方法を提供する。【解決手段】実施形態にかかる半導体装置は、第１面から前記第１面とは反対側の第２面まで貫通する貫通孔が設けられた半導体基板と、前記貫通孔の内部に形成された金属部と、前記半導体基板と金属部との間に設けられ、１μｍ以下の厚さを有する絶縁膜を有する半導体装置。また、実施形態の半導体装置の製造方法は、半導体基板を貫通し、開口する貫通孔を形成する工程と、前記半導体基板の第１面上及び前記貫通孔の内部に１μｍ以下の厚さを有する絶縁膜を１５０℃以下で成膜する工程と、前記貫通孔の内部に金属部を形成する工程と、を含む。【選択図】図１
2018170364.tif 000002
【特許請求の範囲】
【請求項１】
第１面から前記第１面とは反対側の第２面まで貫通する貫通孔が設けられた半導体基板
と、
前記貫通孔の内部に形成された前記金属部と、
前記半導体基板と金属部との間に設けられ、１μｍ以下の厚さを有する絶縁膜と、
を有する半導体装置。
【請求項２】
前記絶縁膜中におけるＳｉ−ＯＨ/Ｓｉ−Ｏの結合比が１５%以下である請求項１に記載
の半導体装置。
【請求項３】
前記絶縁膜はＳｉＯである請求項１又は２に記載の半導体装置。
【請求項４】
半導体基板を貫通し、開口する貫通孔を形成する工程と、
前記半導体基板の第１面上及び前記貫通孔の内部に１μｍ以下の厚さを有する絶縁膜を
１５０℃以下で成膜する工程と、 
前記貫通孔の内部に金属部を形成する工程と、 
を含む半導体装置の製造方法。
【請求項５】
前記絶縁膜を形成後、前記金属部を形成前に、所定時間熱処理し、前記絶縁膜中におけ
るＳｉ−ＯＨ/Ｓｉ−Ｏの結合比が１５%以下とする請求項４に記載の半導体装置の製造方
法。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
ＴＳＶ（Through -Silicon Via）を用いた半導体装置の作製方法において、半導体基板
上にデバイス（半導体回路等）を作製した後に、Siを薄膜化してＴＳＶを形成する方法（
Ｖｉａ  Ｌａｓｔ構造）がある。デバイスは微細化が進むのに対し、デバイスの外側から
ＴＳＶにて接続するためにテクノロジーノードによらず、微細化の必要性が低い。また、
製造難易度が高くなっていく微細デバイスの形成後にTSVを形成するため、デバイス歩留
りに影響しにくい。
【０００３】
しかしながら、半導体基板を支持基板に再剥離可能な接着剤で貼り合わせ、薄Si化しな
がらＴＳＶを形成する必要がある。ＴＳＶを作成する際、低温で作成する必要がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−７４２７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実施形態は、欠陥の発生を抑制することが可能なＴＳＶを有する半導体装置及び半導体
装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施形態によれば、実施形態の半導体装置は、第１面から前記第１面とは反対側の第２
面まで貫通する貫通孔が設けられた半導体基板と、前記貫通孔の内部に形成された金属部
と、前記半導体基板と金属部との間に設けられ、１μｍ以下の厚さを有する絶縁膜を有す
る。 また、実施形態の半導体装置の製造方法は、半導体基板を貫通し、開口する貫通孔
を形成する工程と、前記半導体基板の第１面上及び前記貫通孔の内部に１μｍ以下の厚さ
を有する絶縁膜を１５０℃以下で成膜する工程と、前記貫通孔の内部に金属部を形成する
工程と、を含む。
【図面の簡単な説明】
【０００７】
【図１】図１は、実施形態にかかる半導体装置の概略構成例を示す断面図である。
【図２】図２は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である。
【図３】図３は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である。
【図４】図４は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である。
【図５】図５は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である。
【図６】図６は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である。
【図７】図７は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である。
【図８】図８は、実施形態にかかる半導体装置の製造方法を示すプロセス断面図である。
【図９】図９は、各温度で熱処理した際のシリコン酸化膜の測定結果を示す図である。
【図１０】図１０は、１５０℃で成膜したシリコン酸化膜の膜厚増加後の膜厚と、膨潤による膜厚の増加量及び膨潤率との関係を示す図である。
【図１１】図１１は、シリコン酸化膜成膜後の熱処理時間におけるＳｉ−ＯＨ/Ｓｉ−Ｏ比との関係を示した図である。
【発明を実施するための形態】
【０００８】
（第１実施形態)
以下に添付図面を参照して、実施形態にかかる半導体装置および半導体装置の製造方法
を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。また、
以下の説明では、素子形成対象の半導体基板における素子形成面を第１面とし、この第１
面と反対側の面を第２面としている。
【０００９】
図１は、実施形態にかかる半導体装置の概略構成例を示す断面図である。図１に示すよ
うに、半導体装置１は、半導体基板１０と、絶縁層１１と、ＳＴＩ１２と、絶縁層１３と
、第１貫通電極１４と、絶縁層１７と、第２貫通電極１８と、接合材（バンプ）１９とを
備えている。
【００１０】
半導体基板１０は、たとえばシリコン基板である。この半導体基板１０は、５０μｍ（
マイクロメートル）以下、たとえば３０±５μｍ程度まで薄厚化されていてもよい。
【００１１】
半導体基板１０の第１面には、半導体素子を形成するアクティブエリアとアクティブエ
リア間を電気的に分離するＳＴＩ（Shallow Trench Isolation）１２とを有する。アクテ
ィブエリアには、メモリセルアレイ、トランジスタ、抵抗素子、キャパシタ素子等の半導
体素子（図示せず）が形成されている。ＳＴＩ１２には、例えば、シリコン酸化膜等の絶
縁膜が用いられている。ＳＴＩ上１２には、半導体素子を第２貫通電極１９に電気的に接
続する第１貫通電極１４や配線構造３５が設けられている。配線構造３５は、ＳＴＩ１２
上に設けられており、半導体基板１０の第１面上に設けられた半導体素子（例えば、トラ
ンジスタ）に電気的に接続されている。半導体素子および配線構造３５は、絶縁層１１、
１３によって被覆される。半導体基板１０の第２面には、第２貫通電極１８に電気的に接
続される接合材１９等が設けられている。
【００１２】
絶縁層１３は、配線構造３５を保護する目的で、配線構造３５を覆っている。この絶縁
層１３には、デバイス層１２をカバーするパッシベーションと、パッシベーション上を覆
う有機層とが含まれてもよい。パッシベーションは、シリコン窒化膜（ＳｉＮ）、シリコ
ン酸化膜（ＳｉＯ２）または酸化窒化シリコン膜（ＳｉＯＮ）の単層膜、もしくは、それ
らのうち２つ以上の積層膜であってよい。有機層には、感光性ポリイミドなどの樹脂材料
が用いられてもよい。
【００１３】
第１貫通電極１４は、配線構造３５と接触している。第１貫通電極１４は、少なくとも
貫通孔内表面を覆うバリアメタル層１４１と、バリアメタル層１４１上のシードメタル層
１４２と、シードメタル層１４２上の貫通電極１４３とを含んでもよい。バリアメタル層
１４１は省略されてもよい。貫通電極１４３上には、半導体装置１の縦方向への集積化の
際に機能する材料膜１４４が設けられていてもよい。
【００１４】
バリアメタル層１４１には、チタン（Ｔｉ）、タンタル（Ｔａ）、ルテニウム（Ｒｕ）
などが用いられてもよい。シードメタル層１４２には、銅（Ｃｕ）やニッケルと銅との積
層膜（Ｎｉ／Ｃｕ）などが用いられてもよい。貫通電極１４３には、ニッケル（Ｎｉ）な
どが用いられてもよい。材料膜１４４には、金（Ａｕ）、錫（Ｓｎ）、銅（Ｃｕ）、錫−
銅（ＳｎＣｕ）、錫−金（ＳｎＡｕ）、錫−銀（ＳｎＡｇ）などが用いられてもよい。た
だし、第１貫通電極１４の層構造および材料は、目的に応じて適宜変更可能である。たと
えば貫通電極１４３に用いる導電性材料や形成方法に応じてバリアメタル層１４１／シー
ドメタル層１４２または材料膜１４４の層構造や材料が適宜変更されてよい。
【００１５】
第２貫通電極１８は、配線構造３５と接触することで、配線構造３５を半導体基板１０
の第２面上まで電気的に引き出している。
【００１６】
第２貫通電極１８は、少なくとも貫通孔内表面を覆うバリアメタル層（第１メタル層）
１８１と、バリアメタル層１８１上のシードメタル層（第２メタル層）１８２と、シード
メタル層１８２上の貫通電極（第３メタル層）１８３とを含んでもよい。それぞれに用い
られる金属材料は、第１貫通電極１４のバリアメタル層１４１、シードメタル層１４２お
よび貫通電極１４３と同様であってよい。貫通電極１８３の内部には、空隙が形成されて
いてもよい。また、貫通電極１８３上には、複数の半導体装置１を縦方向（半導体基板１
０の厚さ方向）へ集積する際に半導体装置１間を接合するための接合材１９が設けられて
もよい。この接合材１９には、錫（Ｓｎ）、銅（Ｃｕ）、錫−銅（ＳｎＣｕ）、錫−金（
ＳｎＡｕ）、錫−銀（ＳｎＡｇ）などのはんだが用いられてもよい。
【００１７】
半導体基板１０に形成された貫通孔内の内側面から半導体基板１０の第２面には、第２
貫通電極１８と半導体基板１０との短絡を防止するための絶縁層１７が設けられている。
絶縁層１７は、例えばシリコン酸化膜を含む。本実施形態において、絶縁層１７の厚さは
１μm以下である。なお、本実施形態において、絶縁層１７はシリコン酸化膜の単層膜で
あるが、必ずしも単層膜でなくてもよい。例えば、絶縁層１７、シリコン酸化膜とシリコ
ン窒化膜の積層膜でも良い。
【００１８】
つづいて、実施形態にかかる半導体装置１の製造方法について、以下に図面を参照して
詳細に説明する。図２〜図９は、実施形態にかかる半導体装置の製造方法を示すプロセス
断面図である。なお、図２〜図９では、図１と同様の断面を用いて説明する。ただし、図
２では、説明の都合上、断面の上下関係が図１および図３〜図９までの上下関係とは反転
している。
【００１９】
まず、図２に示すように、半導体基板１０の第１面上にＳＴＩ１２を形成し、アクティ
ブエリアを決める。半導体基板１０は、例えば、シリコン基板である。ＳＴＩ１２は、例
えば、シリコン酸化膜である。次に、アクティブエリアに半導体素子（図示せず）を形成
する。半導体素子は、例えば、メモリセルアレイ、トランジスタ、抵抗素子、キャパシタ
素子等でよい。半導体素子の形成の際に、ＳＴＩ１２上には、例えば、配線構造３５が形
成される。半導体素子および配線構造３５は、絶縁層１１、１３によって被覆される。な
お、絶縁層１３には、配線構造３５をカバーするパッシベーションと、パッシベーション
上を覆う有機層とが含まれてもよい。有機層には、感光性ポリイミドなどが用いられ、こ
の有機層に第１貫通電極１４を形成するための開口パターンが転写される。開口パターン
の開口径は、たとえば１０μｍ程度であってもよい。
【００２０】
つぎに、たとえば有機層をマスクとして絶縁層１３のパッシベーションおよび絶縁層１
２をエッチングすることで、配線構造３５を露出させる。パッシベーションおよび絶縁層
１２のエッチングには、反応性イオンエッチング（ＲＩＥ）などが用いられてよい。つづ
いて、貫通孔内部を含む絶縁層１３上全体にチタン（Ｔｉ）を用いたバリアメタル層と銅
（Ｃｕ）を用いたシードメタル層とを順次積層する。バリアメタル層とシードメタル層と
の成膜には、それぞれスパッタリング法や化学気相成長（ＣＶＤ）法などが用いられても
よい。シードメタル層の膜厚はたとえば５００ｎｍ程度であってよい。
【００２１】
つぎに、シードメタル層上に貫通電極１４３を形成するためのマスクをたとえばＰＥＰ
（Photo Engraving Process）技術を用いて形成する。このマスクの絶縁層１３に形成さ
れた貫通孔に対応する位置には、開口が形成されている。つづいて、マスクの開口から露
出するシードメタル層上にニッケル（Ｎｉ）を用いた貫通電極１４３を形成する。貫通電
極１４３の形成にはコンフォーマルめっきなどが用いられてもよい。
【００２２】
つぎに、マスクを除去した後、露出したシードメタル層とバリアメタル層とが除去され
る。これにより、貫通電極１４３下のシードメタル層１４２とバリアメタル層１４１とが
パターニングされる。なお、シードメタル層１４２とバリアメタル層１４１とのパターニ
ングには、ウエットエッチングが用いられてよい。
【００２３】
つぎに、形成された貫通電極１４３の上面上に、金（Ａｕ）を用いた材料膜１４４を形
成する。材料膜１４４の形成には、リフトオフなどの形成方法が用いられてもよい。その
結果、図２に示すように、半導体基板１０の素子形成面（第１面）側に、配線構造３５を
絶縁層１３上まで引き出す第１貫通電極１４が形成される。
【００２４】
つぎに、図３に示すように、第１貫通電極１４が形成された絶縁層１３上に接着剤を塗
布し、この接着剤に支持基板１６を貼り合わせることで、図３に示すように、半導体装置
１の素子形成面側に支持基板１６を接着する。つづいて、支持基板１６をステージに固定
した状態で半導体基板１０を素子形成面（第１面）とは反対側の第２面からグラインドす
ることで、半導体基板１０をたとえば３０±５μｍ程度に薄厚化する。
【００２５】
つぎに、図４に示すように、半導体基板１０上に感光性フォトレジスト１８０Ｍが塗布
され、このフォトレジスト１８０Ｍに第２貫通電極１８を形成するための開口パターンが
転写される。なお、開口パターンの開口径は、たとえば１０μｍ程度であってもよい。つ
づいて、開口パターンが転写されたフォトレジスト１８０Ｍをマスクとして半導体基板１
０を第２面側から彫り込むことで、配線構造３５まで達する貫通孔（ＴＳＶ）１８０Ｈを
形成する。半導体基板１０の彫り込みには、高いアスペクト比が得られる異方性ドライエ
ッチングなどが用いられてもよい。
【００２６】
つぎに、図５に示すように、貫通孔（ＴＳＶ）１８０Ｈの内部を含む半導体基板１０の
第２面上全体に絶縁層１７を成膜する。絶縁層１７の成膜には、例えば、ＣＶＤ法などが
用いられる。絶縁層１７は、例えば、１５０℃以下の条件で成膜するものとする。１５０
℃よりも高い温度条件で絶縁層１７を成膜した場合、接着剤１５が劣化することにより、
支持基板１６が第１貫通電極１４および絶縁層１３から剥がれるおそれがあるからである
。
【００２７】
ここで、発明者は、それぞれ１５０℃および４００℃で絶縁層１７を形成した場合にお
ける膜中Ｓｉ−Ｏの結合量に対するＳｉ−ＯＨの結合量について調べた。
【００２８】
図９（ａ）は、各温度で熱処理した際の絶縁層の測定結果を示す。図９（ｂ）は、図９
（ａ）をもとに得られた解析結果を示す。図９（ｂ）の解析結果は、図９（ａ）における
絶縁層中のシリコン酸化膜が含むＳｉ−ＯＨ結合及びＳｉ−Ｏ結合のピーク強度比から得
られる。図９（ａ）に示すように、１５０℃で成膜したシリコン酸化膜（Ａ）のＳｉ−Ｏ
Ｈ結合のピーク強度は、４００℃で成膜したシリコン酸化膜（Ａ）のＳｉ−ＯＨ結合のピ
ーク強度と比較して大きい。図９（ｂ）に示すように、４００℃で成膜したシリコン酸化
膜（Ｂ）におけるＳｉ−ＯＨ/Ｓｉ−Ｏの結合量比は、２．３％であるのに対し、１５０
℃で成膜したシリコン酸化膜（Ａ）におけるＳｉ−ＯＨ/Ｓｉ−Ｏの結合量比は、１１．
１％である。このため、１５０℃で成膜したシリコン酸化膜（Ａ）は、４００℃で成膜し
たシリコン酸化膜（Ｂ）よりもＳｉ−ＯＨ結合を多く含む。１５０℃下で成膜したシリコ
ン酸化膜（Ｂ）は、４００℃下で成膜したシリコン酸化膜（Ａ）と比較して水をより多く
含みやすい。例えば、Ｓｉ−ＯＨはＨ原子と水素結合しやすいからである。この場合、１
５０℃で成膜したシリコン酸化膜（Ｂ）は、水を含むことにより膨潤しやすい。
【００２９】
また、発明者らは、シリコン酸化膜の膜厚と膜の膨潤量との関係について調査したとこ
ろ、膨潤量が１５０ｎｍを超えると内部応力により膜にクラックが生じることを発見した
。ここで膨潤量とは、膨潤による膜厚の増加量のことをいう。
【００３０】
発明者らは、シリコン酸化膜と膜の膨潤量との関係についてさらなる調査を行った。図
１０（ａ）は、１５０℃で成膜したシリコン酸化膜（Ｂ）のの膜厚と、膨潤による膜厚の
増加量との関係を示す。図１０（ｂ）は、１５０℃で成膜したシリコン酸化膜（Ｂ）の膜
厚と膨潤率との関係を示す。図において、膜厚の増加量及び膨潤率は一定の誤差を含むも
のとする。図に示す結果から、発明者らは、シリコン酸化膜の膜厚は、膜厚の増加に従い
、ほぼ一定の割合で膨潤により増加することが判った。また発明者らは、図１０（ａ）の
関係に基づいて算出した膜の膨潤率は１１５%程度である結果を得た。ここで、膨潤率と
は、膨潤後の厚膜と膨潤前の膜厚との比をいう。つまり、膨潤による膜の増加量は１５パ
ーセント程度と見積もることができる。
【００３１】
上記の見積もった膜の増加量によれば、成膜時のシリコン酸化膜の膜厚が１μｍの場合
、膜の膨潤量は１５０ｎｍであると見積もることができる。シリコン酸化膜の膜厚が１μ
ｍよりも大きい場合、上記の実験結果から膜にクラックが生じることが予想される。すな
わち、見積もった膜の膨潤量と上記の実験結果から、クラックを抑制するためには１μｍ
以下膜厚の膜を成膜する必要がある。
【００３２】
つぎに、ＳＴＩ１２をエッチバックすることで、貫通孔（ＴＳＶ）１８０Ｈの底部に形
成されたＳＴＩ１２を除去する。このエッチバックは、ＳＴＩ１２が除去されて配線構造
３５が露出されるまで行われる。その結果、図６に示すように、半導体基板１０の第２面
上に絶縁層１７が形成され、貫通孔（ＴＳＶ）１８０Ｈの内側面が絶縁層１７により覆わ
れるとともに、貫通孔（ＴＳＶ）１８０Ｈの底部に配線構造３５が露出される。
【００３３】
つぎに、図７に示すように、貫通孔内部を含む絶縁層１７上全体にチタン（Ｔｉ）を用
いたバリアメタル層１８１Ａと銅（Ｃｕ）を用いたシードメタル層１８２Ａとを順次積層
する。バリアメタル層１８１Ａおよびシードメタル層１８２Ａは、単にメタル層と称され
る場合がある。シードメタル層１８２Ａの膜厚は、シードメタル層１４２Ａより厚くても
よい。
【００３４】
つぎに、シードメタル層１８２Ａ上に貫通電極１８３を形成するためのマスク１８３Ｍ
を、たとえばＰＥＰ技術を用いて形成する。このマスク１８３Ｍの半導体基板１０に形成
された貫通孔（ＴＳＶ）１８０Ｈに対応する位置には、開口が形成されている。つづいて
、図８に示すように、マスク１８３Ｍの開口から露出するシードメタル層１８２Ａ上にニ
ッケル（Ｎｉ）の貫通電極１８３を形成する。貫通電極１８３の形成には、コンフォーマ
ルめっきなどが用いられてもよい。
【００３５】
つぎに、マスク１８３Ｍを除去した後、露出したシードメタル層１８２Ａとバリアメタ
ル層１８１Ａとが除去される。シードメタル層１８２Ａとバリアメタル層１８１Ａとの除
去には、ウエットエッチングが用いられてよい。
【００３６】
つぎに、絶縁層１７から突出する貫通電極１８３の上面上に、接合材１９を付着する。
接合材１９の形成には、電解めっき法や無電解めっき法などが用いられてもよい。以上の
工程を経ることで、半導体基板１０の第２面側に配線構造３５を絶縁層１７上まで引き出
す第２貫通電極１８が形成され、図１に示す断面構造を備えた半導体装置１が製造される
。
【００３７】
以上、実施形態によれば、１μｍ以下の絶縁層１７を形成するので、１５０℃で絶縁層
１７を形成しても膜厚の増加量（膜内の応力）を小さくすることができる。これにより、
絶縁層１７にクラックが発生することを抑えることができる。絶縁層１７内のクラックの
発生を抑えることにより、半導体装置に動作不良が発生するのを抑制することができる。
【００３８】
（変形例）
実施形態の変形例に係る半導体装置においては、成膜し絶縁層１７に対し、熱処理によ
りデガスを行う。これにより、Ｓｉ−ＯＨ/Ｓｉ−Ｏの結合比を１５%以下に抑えることが
できる。つまり、熱処理することにより、絶縁層１７中の水分を除去することができる。
【００３９】
熱処理は、絶縁層１７の成膜後、貫通電極１８３の形成前に行うものとする。貫通電極
１８３の形成後に熱処理すると、ＴＳＶ電極１８３によりシリコン酸化膜１７１の表面が
密閉されているため、水分を含む絶縁層１７の内圧が増加するからである。絶縁層１７の
内圧が増加すると、内部応力が増加し絶縁層１７に欠陥が生じる恐れがある。
【００４０】
図１１は、絶縁層１７を熱処理した時のＳｉ−ＯＨ/Ｓｉ−Ｏの結合比と熱処理時間と
の関係を示した図である。本実施形態において、熱処理は１００℃以上で効果が出るが、
１５０℃以上であることが望ましい。図１２示すように、１５０℃で１８０秒未満の熱処
理をした場合、Ｓｉ−ＯＨ/Ｓｉ−Ｏの結合比は単調に減少した。一方、１５０℃で１８
０秒以上の熱処理をした場合、Ｓｉ−ＯＨ/Ｓｉ−Ｏの結合比の変動は飽和する結果が得
られた。
【００４１】
なお、以上の説明では、絶縁層１７としてはシリコン酸化膜の単層膜を例示したがこれ
に限らない。この場合、絶縁層は、例えばシリコン酸化膜とシリコン窒化膜の積層膜であ
ってもよい。
【００４２】
本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明
の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で
実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、
変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとと
もに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４３】
１…半導体装置、１０…半導体基板、１１…絶縁層、１２…ＳＴＩ、１３…絶縁層、１４
…第２貫通電極、１５…接着剤、１６…支持基板、１７…絶縁層、１８…第１貫通電極、
１９…接合材、１８１…バリアメタル層、１８２…シードメタル層、１８３…貫通電極
【図１】
2018170364.tif 000003
【図２】
2018170364.tif 000004
【図３】
2018170364.tif 000005
【図４】
2018170364.tif 000006
【図５】
2018170364.tif 000007
【図６】
2018170364.tif 000008
【図７】
2018170364.tif 000009
【図８】
2018170364.tif 000010
【図９】
2018170364.tif 000011
【図１０】
2018170364.tif 000012
【図１１】
2018170364.tif 000013