(57)【要約】【課題】イオン注入領域における結晶性の悪化を回復させる技術を提供する。【解決手段】半導体装置の製造方法は、ｎ型不純物を含有するｎ型半導体層に、積算ドーズ量Ｄでｐ型不純物をイオン注入するイオン注入工程と、前記ｐ型不純物がイオン注入されたイオン注入領域を、窒素を含有する雰囲気下において、温度Ｔ及び時間ｔで熱処理を行う熱処理工程と、を備え、積算ドーズ量Ｄと温度Ｔ及び時間ｔとは所定の関係を満たす。【選択図】図２
2018170335.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
ｎ型不純物を含有するｎ型半導体層に、積算ドーズ量Ｄでｐ型不純物をイオン注入するイオン注入工程と、
前記ｐ型不純物がイオン注入されたイオン注入領域を、窒素を含有する雰囲気下において、温度Ｔ及び時間ｔで熱処理を行う熱処理工程と、を備え、
前記積算ドーズ量Ｄと、前記温度Ｔと、前記時間ｔとは、下記（１）式を満たす、半導体装置の製造方法。
【数１】
2018170335.tif 000008
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記イオン注入工程において、前記ｐ型不純物は、マグネシウムと、ベリリウムと、カルシウムとからなる群より選ばれる少なくとも一つを含む、半導体装置の製造方法。
【請求項３】
請求項１又は請求項２に記載の半導体装置の製造方法であって、
前記イオン注入工程における注入温度は、２０℃以上９００℃以下である、半導体装置の製造方法。
【請求項４】
請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法であって、
前記イオン注入工程における注入角度は、０°以上１５°以下である、半導体装置の製造方法。
【請求項５】
請求項１から請求項４のいずれか１項に記載の半導体装置の製造方法であって、
前記熱処理工程における窒素源として、窒素と、アンモニアと、ヒドラジンとからなる群より選ばれる少なくとも一つを用いる、半導体装置の製造方法。
【請求項６】
請求項１から請求項５のいずれか１項に記載の半導体装置の製造方法であって、
前記熱処理工程における圧力は、１０ｋＰａ以上１１０ｋＰａ以下である、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来から、窒化ガリウム（ＧａＮ）などのＩＩＩ族窒化物半導体にイオン注入によりｐ型半導体領域を形成する技術が知られている。特許文献１から３において、ｐ型半導体領域を形成する方法として、半導体層にｐ型不純物をイオン注入した後、イオン注入がされた領域における結晶性を回復させるために熱処理を行う方法が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３５６２５７号公報
【特許文献２】特開２０１６−１８１５８０号公報
【特許文献３】特許第５３５８９５５号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、一般に、イオン注入による結晶性の悪化は激しく、従来の方法では、熱処理後においても、イオン注入領域における結晶性の悪化を十分に回復できていない虞があった。また、イオン注入領域における結晶性の悪化を十分に回復できていない場合、半導体装置のリーク電流が増加するという課題があった。このため、イオン注入領域における結晶性の悪化を十分に回復させる方法が望まれていた。
【課題を解決するための手段】
【０００５】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
【０００６】
（１）本発明の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、ｎ型不純物を含有するｎ型半導体層に、積算ドーズ量Ｄでｐ型不純物をイオン注入するイオン注入工程と、前記ｐ型不純物がイオン注入されたイオン注入領域を、窒素を含有する雰囲気下において、温度Ｔ及び時間ｔで熱処理を行う熱処理工程と、を備え、前記積算ドーズ量Ｄと、前記温度Ｔと、前記時間ｔとは、下記（１）式を満たす。この形態の半導体装置の製造方法によれば、イオン注入領域における結晶性の悪化を回復させることができる。
【数１】
2018170335.tif 000003
【０００７】
（２）上述の製造方法において、前記イオン注入工程において、前記ｐ型不純物は、マグネシウムと、ベリリウムと、カルシウムとからなる群より選ばれる少なくとも一つを含んでいてもよい。
【０００８】
（３）上述の製造方法において、前記イオン注入工程における注入温度は、２０℃以上９００℃以下であってもよい。
【０００９】
（４）上述の製造方法において、前記イオン注入工程における注入角度は、０°以上１５°以下であってもよい。
【００１０】
（５）上述の製造方法において、前記熱処理工程における窒素源として、窒素と、アンモニアと、ヒドラジンとからなる群より選ばれる少なくとも一つを用いてもよい。
【００１１】
（６）上述の製造方法において、前記熱処理工程における圧力は、１０ｋＰａ以上１１０ｋＰａ以下であってもよい。
【００１２】
本発明は、半導体装置の製造方法以外の種々の形態で実現することも可能である。例えば、上述の製造方法を用いて製造された半導体装置や、上述の製造方法を用いて半導体装置を製造する装置などの形態で実現することができる。
【発明の効果】
【００１３】
本願発明の半導体装置の製造方法によれば、イオン注入領域における結晶性の悪化を回復させることができる。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態における半導体装置の構成を模式的に示す断面図。
【図２】第１実施形態における半導体装置の製造方法を示す工程図。
【図３】キャップ層が形成された後の状態を示す模式図。
【図４】評価試験の結果を示す図。
【図５】熱処理工程における時間と、半値幅との関係を示す図。
【図６】熱処理工程における時間と、半値幅との関係を示す図。
【図７】熱処理工程における温度と、熱処理工程における時間との関係を示す図。
【図８】ｐ型半導体領域への積算ドーズ量と、ホール濃度との関係を示す図。
【図９】第２実施形態における半導体装置の構成を模式的に示す断面図。
【図１０】第３実施形態における半導体装置の構成を模式的に示す断面図。
【発明を実施するための形態】
【００１５】
Ａ．第１実施形態
Ａ−１．半導体装置の構成
図１は、第１実施形態における半導体装置１００の構成を模式的に示す断面図である。図１には、相互に直交するＸＹＺ軸が図示されている。図１のＸＹＺ軸のうち、Ｘ軸は、図１の紙面左から紙面右に向かう軸である。＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図１のＸＹＺ軸のうち、Ｙ軸は、図１の紙面手前から紙面奥に向かう軸である。＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図１のＸＹＺ軸のうち、Ｚ軸は、図１の紙面下から紙面上に向かう軸である。＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。図１のＸＹＺ軸は、他の図のＸＹＺ軸に対応する。
【００１６】
本実施形態では、半導体装置１００は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１００は、縦型ｐｎ接合ダイオードである。本実施形態では、半導体装置１００は、電力制御に用いられる。
【００１７】
半導体装置１００は、基板１１０と、ｎ型半導体層１１２と、ｐ型半導体領域１１３ととを備える。半導体装置１００は、これらの半導体層に形成された構造として、凹部１２４を有する。半導体装置１００は、更に、絶縁膜１３０と、アノード電極１４２と、カソード電極１４４とを備える。
【００１８】
半導体装置１００の基板１１０、ｎ型半導体層１１２、及びｐ型半導体領域１１３は、Ｘ軸及びＹ軸に沿って広がる板状の半導体である。本実施形態では、基板１１０、ｎ型半導体層１１２、及びｐ型半導体領域１１３は、ＩＩＩ族窒化物半導体から形成されている。ＩＩＩ族窒化物半導体としては、例えば、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）などが例示できる。なお、電力制御用の半導体装置に用いる観点から、ＩＩＩ族窒化物半導体としては、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）が好ましい。本実施形態では、ＩＩＩ族窒化物半導体として、窒化ガリウム（ＧａＮ）を用いる。なお、本実施形態の効果を奏する範囲において、窒化ガリウム（ＧａＮ）の一部をアルミニウム（Ａｌ）やインジウム（Ｉｎ）などの他のＩＩＩ族元素に置換してもよく、他の不純物を含んでいてもよい。
【００１９】
半導体装置１００の基板１１０は、ｎ型の特性を有する半導体である。本実施形態では、基板１１０に含まれるケイ素（Ｓｉ）濃度は、１×１０１８ｃｍ−３以上である。本実施形態において、基板１１０の厚さ（Ｚ軸方向の長さ）は、１００μｍ以上５００μｍ以下である。
【００２０】
半導体装置１００のｎ型半導体層１１２は、ｎ型の特性を有する半導体である。本実施形態では、ｎ型半導体層１１２は、基板１１０の＋Ｚ軸方向側に位置する。本実施形態では、ｎ型半導体層１１２に含まれるケイ素（Ｓｉ）濃度は、１×１０１６ｃｍ−３である。本実施形態では、ｎ型半導体層１１２の厚さ（Ｚ軸方向の長さ）は、１０μｍ以上２０μｍ以下である。
【００２１】
半導体装置１００のｐ型半導体領域１１３は、ｎ型半導体層１１２の表面（＋Ｚ軸方向側の面）に対するイオン注入によって形成された領域である。ｐ型半導体領域１１３をイオン注入領域１１３とも呼ぶ。ｐ型半導体領域１１３における半導体は、ｐ型の特性を有する。本実施形態では、ｐ型半導体領域１１３は、マグネシウム（Ｍｇ）をアクセプタ元素（ｐ型不純物）として含有する。本実施形態では、ｐ型半導体領域１１３におけるマグネシウム（Ｍｇ）の濃度は、１×１０１８ｃｍ−３以上５×１０１９ｃｍ−３以下である。本実施形態では、ｐ型半導体領域１１３の厚さ（Ｚ軸方向の長さ）は、０．１μｍ以上１．０μｍ以下である。
【００２２】
ｐ型半導体領域１１３では、Ｘ線回折測定によるオメガ（ω）角度スキャンにおいて（０００２）面の回折ピークの半値幅は、１００ａｒｃｓｅｃ以下であり、好ましくは６０ａｒｃｓｅｃ以下である。
【００２３】
半導体装置１００の凹部１２４は、ｐ型半導体領域１１３の表面（＋Ｚ軸方向側の面）からｐ型半導体領域１１３を貫通し、ｎ型半導体層１１２にまで落ち込んだ溝部である。本実施形態では、凹部１２４は、ｐ型半導体領域１１３及びｎ型半導体層１１２に対するドライエッチングによって形成されている。凹部１２４により、ｐ型半導体領域１１３は、表面と側面とを有する台地状の形状となっている。
【００２４】
半導体装置１００のアノード電極１４２は、ｐ型半導体領域１１３の上に形成されている。アノード電極１４２は、ｐ型半導体領域１１３に対してオーミック接触する電極である。本実施形態では、アノード電極１４２は、パラジウム（Ｐｄ）から形成された層に熱処理が加えられることにより形成された電極である。
【００２５】
半導体装置１００の絶縁膜１３０は、ｎ型半導体層１１２及びアノード電極１４２の上に形成され、電気絶縁性を有する膜である。本実施形態では、絶縁膜１３０は、ｎ型半導体層１１２の表面及びアノード電極１４２の表面の一部と接するとともに、ｐ型半導体領域１１３の側面及びアノード電極１４２の側面と接している。本実施形態では、絶縁膜１３０は、二酸化ケイ素（ＳｉＯ２）から形成されている。
【００２６】
半導体装置１００のカソード電極１４４は、基板１１０の−Ｚ軸方向側の裏面に対してオーミック接触する電極である。本実施形態では、カソード電極１４４は、チタン（Ｔｉ）から形成された層に、アルミニウム（Ａｌ）から形成された層を積層した後に熱処理が加えられることによって形成された電極である。
【００２７】
Ａ−２．半導体装置の製造方法
図２は、第１実施形態における半導体装置１００の製造方法を示す工程図である。まず、工程Ｐ１０１において、製造者は、基板１１０を用意した後、基板１１０の上にｎ型半導体層１１２およびスルー膜を、この順に、連続して形成する。スルー膜は、後述するイオン注入工程において、ｎ型半導体層１１２に注入されるｐ型不純物の濃度分布を調整するために用いられる。ｎ型半導体層１１２およびスルー膜は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）により形成される。ｎ型半導体層１１２およびスルー膜を、連続して形成することにより、ｎ型半導体層１１２とスルー膜との間における不純物汚染を防止できる。スルー膜は、ＩＩＩ族窒化物系半導体においてドナーとなる元素を主成分としない元素から形成されている。このようにすることにより、後述するイオン注入工程において、スルー膜の成分元素がｎ型半導体層１１２に注入されることを防止できる。本実施形態では、スルー膜は、非晶質窒化アルミニウム（ＡｌＮ）から形成され、スルー膜の厚さは３０ｎｍである。
【００２８】
次に、工程Ｐ１０３において、製造者は、ｎ型不純物を含有するｎ型半導体層１１２に、下記（１）式を満たす積算ドーズ量Ｄ（ｃｍ−２）でｐ型不純物をイオン注入する。なお、工程Ｐ１０３を、イオン注入工程とも呼ぶ。
【数１】
2018170335.tif 000004
ここで、Ｔは、後述する熱処理工程における温度（℃）であり、ｔは、熱処理工程における時間（分）である。例えば、まず、温度Ｔを１２５０℃と設定し、時間ｔを０．１分（６秒）と設定した場合、（１）式の右辺は４．６×１０１４となる。このため、温度Tが１２５０℃であり、時間ｔが０．１分（６秒）である場合、積算ドーズ量Ｄは４．６×１０１４ｃｍ−２以下となる。これとは反対に、まず、所望のホール濃度から必要な積算ドーズ量Ｄを設定した後、（１）式を満たすように温度Ｔと時間ｔとを設定してもよい。
【００２９】
製造者は、イオン注入工程において注入されるｐ型不純物の量を、積算ドーズ量により制御する。積算ドーズ量が小さいほど、Ｘ線回折測定によるオメガ（ω）角度スキャンにおいて（０００２）面の回折ピークの半値幅は小さくなる。つまり、積算ドーズ量が小さいほど、イオン注入に起因するイオン注入領域１１３の結晶の欠陥が小さくなる。
【００３０】
イオン注入に用いるｐ型不純物は、マグネシウム（Ｍｇ）と、ベリリウム（Ｂｅ）と、カルシウム（Ｃａ）とからなる群より選ばれる少なくとも一つを含むことが好ましい。本実施形態では、ｐ型不純物として、マグネシウム（Ｍｇ）を用いる。ｎ型半導体層１１２の表面側（＋Ｚ軸方向側の面）の一部の領域であって、ｐ型不純物が注入された領域が後述する熱処理を経ることにより、ｐ型半導体領域１１３となる。
【００３１】
積算ドーズ量は、１．０×１０１４ｃｍ−２以上１．０×１０１５ｃｍ−２以下が好ましい。本実施形態では、積算ドーズ量は、１．０×１０１４ｃｍ−２である。イオン注入工程における注入温度は、２０℃以上９００℃以下が好ましい。また、イオン注入工程における注入角度は、０°以上１５°以下が好ましい。
【００３２】
スルー膜が形成されている状態でｎ型半導体層１１２を対象としてイオン注入が行われることにより、ｎ型半導体層１１２に注入されるｐ型不純物の濃度の分布を適切に調整することができる。イオン注入された領域において、注入された不純物の濃度分布は、深さ方向（Ｚ軸方向）について、正規分布を二つ以上合算させた分布となっている。ここで、濃度分布が正規分布となっているとは、深さ方向（Ｚ軸方向）について、露出している表面から所定の距離にある位置において、注入された不純物の濃度が最も高くなり、そこから表面側および裏面側に離れるにつれて、不純物の濃度が低くなることをいう。ｎ型半導体層１１２内であってｎ型半導体層１１２の表面近傍の所定の位置において最もマグネシウム原子（Ｍｇ）の濃度が高くなるように設計されたスルー膜を配した状態で、イオン注入を行うことにより、不純物の濃度のピークをｎ型半導体層１１２の表面近傍に設定することができる。
【００３３】
工程Ｐ１０５において、製造者は、スルー膜上にキャップ層を形成する。
【００３４】
図３は、キャップ層が形成された後の状態を示す模式図である。図３において、スルー膜１５２の上に形成されたキャップ層１５４は、本実施形態では、非晶質窒化アルミニウム（ＡｌＮ）により形成されている。本実施形態では、キャップ層１５４は、有機金属気相成長法（ＭＯＣＶＤ）により形成されているが、スパッタ法により形成されてもよい。
【００３５】
スルー膜１５２及びキャップ層１５４は、後述する熱処理工程において、イオン注入領域１１３を被覆する被覆層１５０である。本実施形態において、被覆層１５０は非晶質窒化アルミニウム（ＡｌＮ）により形成されている。本実施形態では、キャップ層１５４の厚さは、１ｎｍ以上１０００ｎｍ以下である。なお、キャップ層１５４は、例えば、（ｉ）窒化アルミニウムガリウム（ＡｌＧａＮ）により形成されていてもよく、（ｉｉ）スパッタ法により、窒化アルミニウム（ＡｌＮ）の層と、窒化アルミニウムガリウム（ＡｌＧａＮ）の層とをこの順に積層したものを用いてもよい。
【００３６】
次に、工程Ｐ１０７（図２参照）において、製造者は、ｐ型不純物がイオン注入されたイオン注入領域１１３を、窒素（Ｎ）を含有する雰囲気下で熱処理する。工程Ｐ１０７を熱処理工程とも呼ぶ。なお、図３に示す状態において、熱処理工程が実施される。また、本実施形態では、ｐ型半導体領域１１３を被覆した状態において熱処理が行われているが、ｐ型半導体領域１１３を露出した状態において熱処理が行われてもよい。
【００３７】
熱処理工程における温度Ｔは、上述の（１）式を満たす温度とする。熱処理工程における温度Ｔは、８００℃以上１５００℃以下が好ましい。本実施形態では、熱処理工程における温度Ｔは、１２５０℃である。また、熱処理工程における時間ｔは、１秒以上１０分以下が好ましく、１秒以上１分未満がさらに好ましい。本実施形態では、熱処理工程における時間ｔは、３０秒（０．５分）である。また、熱処理工程における圧力は、１０ｋＰａ以上１１０ｋＰａ以下が好ましい。本実施形態では、熱処理工程における圧力は１００ｋＰａである。
【００３８】
また、熱処理工程における窒素源として、窒素（Ｎ２）と、アンモニア（ＮＨ３）と、ヒドラジン（Ｎ２Ｈ４）とからなる群より選ばれる少なくとも一つを用いることが好ましい。熱処理工程を経ることによって、イオン注入領域１１３におけるｐ型不純物が活性化されて、高いホール濃度が得られる。
【００３９】
次に、工程Ｐ１０９（図２参照）において、製造者は、被覆層１５０を除去する。本実施形態では、製造者は、６５℃以上８５℃以下でありｐＨ１２の水酸化テトラメチルアンモニウム（ＴＭＡＨ）を用いて、ウェットエッチングを行う。なお、ウェットエッチングに代えて、ドライエッチングを用いてもよい。
【００４０】
工程Ｐ１１１において、製造者は、ドライエッチングにより凹部１２４を形成する。その後、工程Ｐ１１３において、製造者は、イオン注入領域１１３の上に、蒸着法とスパッタ法との少なくとも一方により、電極を形成する。本実施形態では、製造者は、イオン注入領域１１３の上に、蒸着法によりアノード電極１４２およびカソード電極１４４を形成する。
【００４１】
そして、工程Ｐ１１５において、製造者は、ｎ型半導体層１１２及びアノード電極１４２の上に、スパッタ法と原子層堆積法（ＡＬＤ：Atomic Layer Deposition）との少なくとも一方により、二酸化ケイ素（ＳｉＯ２）と、酸化アルミニウム（Ａｌ２Ｏ３）と、窒化ケイ素（Ｓｉ３Ｎ４）とからなる群より選ばれる少なくとも一つから絶縁膜１３０を形成する。本実施形態では、製造者は、原子層堆積法によって二酸化ケイ素（ＳｉＯ２）から絶縁膜１３０を形成する。これらの工程を経て、半導体装置１００が完成する。
【００４２】
Ａ−３．効果
以上説明した第１実施形態の製造方法によれば、イオン注入工程（工程Ｐ１０３）と、熱処理工程（工程Ｐ１０７）を備え、かつ、積算ドーズ量Ｄ（ｃｍ−２）と、熱処理工程における温度Ｔ（℃）と、熱処理工程における時間（分）とが下記（１）式を満たすことにより、イオン注入領域における結晶性の悪化を回復させることができる。このような効果が得られることを裏付ける評価試験の結果を示す。
【数１】
2018170335.tif 000005
【００４３】
Ａ−４．試験結果
Ａ−４−１．第１試験結果
図４は、評価試験の結果を示す図である。試験者は、Ｘ線回折測定によるオメガ（ω）角度スキャンにおいてＧａＮ（０００２）回折ピークの半値幅（以下、単に「半値幅」とも呼ぶ）が、それぞれ、１５０，１００，６０，５０ａｒｃｓｅｃであるｐ型半導体領域１１３を有する縦型ｐｎ接合ダイオードを、上述の製造方法に沿って作製した。図４は、これらの縦型ｐｎ接合ダイオードに電圧を印加した場合のリーク電流を測定した結果を示す。図４において、横軸が電圧（Ｖ）であり、縦軸がリーク電流（Ａ）である。ここで、図４において、縦軸を対数で示す。
【００４４】
図４の結果から、以下のことが分かった。つまり、半値幅が１５０ａｒｃｓｅｃの縦型ｐｎ接合ダイオードのリーク電流は、理論特性と比べて非常に高いのに対して、半値幅が小さくなるほど、縦型ｐｎ接合ダイオードのリーク電流が小さくなることが分かった。また、半値幅が６０ａｒｃｓｅｃ以下の縦型ｐｎ接合ダイオードのリーク電流は、理論特性とほぼ一致することが分かった。
【００４５】
図５は、熱処理工程における温度Ｔを変化させた場合における、熱処理工程における時間ｔと、半値幅との関係を示す図である。図５において、横軸が熱処理工程における時間ｔ（分）であり、縦軸が半値幅（ａｒｃｓｅｃ）である。図５において、横軸を対数で示す。図５において、熱処理工程における温度Ｔを１２５０℃とした結果と、１３００℃とした結果を示す。ここで、積算ドーズ量は、２．３×１０１５ｃｍ−２とした。図５から、以下のことが分かった。つまり、熱処理工程における時間ｔが増加するほど、半値幅が指数関数的に減少していることが分かった。また、図５において、熱処理工程における時間ｔと半値幅とは一次関数で表すことができ、熱処理工程における温度Ｔを変化させると、この一次関数の傾きはほぼ変化することなく、この一次関数の切片のみが変化することが分かった。
【００４６】
図６は、積算ドーズ量を変化させた場合における、熱処理工程における時間ｔと、半値幅との関係を示す図である。図６において、横軸が熱処理工程における時間ｔ（分）であり、縦軸が半値幅（ａｒｃｓｅｃ）である。図６において、横軸を対数で示す。図６において、積算ドーズ量を（ｉ）２．３×１０１５ｃｍ−２とした結果と、（ｉｉ）１．１５×１０１５ｃｍ−２とした結果と、（ｉｉｉ）４．６×１０１４ｃｍ−２とした結果とを示す。ここで、熱処理工程における温度Ｔは、１２５０℃とした。
【００４７】
図６から、以下のことが分かった。つまり、熱処理工程における時間ｔが増加するほど、半値幅が指数関数的に減少していることが分かった。また、図６において、熱処理工程における時間ｔと半値幅とは一次関数で表すことができ、積算ドーズ量を変化させると、この一次関数の傾きはほぼ変化することなく、この一次関数の切片のみが変化することが分かった。
【００４８】
上記結果から、積算ドーズ量Ｄ（ｃｍ−２）と、熱処理工程における時間ｔ（分）と、熱処理工程における温度Ｔ（℃）とは、下記の式（２）の関係を満たすことが分かった。
【数２】
2018170335.tif 000006
【００４９】
図７は、熱処理工程における温度Ｔと、熱処理工程における時間ｔとの関係を示す図である。図７において、横軸が熱処理工程における温度Ｔ（℃）であり、縦軸が熱処理工程における時間ｔ（分）である。図７において、縦軸を対数で示す。図７では、積算ドーズ量を２．３×１０１５ｃｍ−２とした結果を示す。図７において、上記式（２）の関係式を直線Ｌで示されている。また、図７において、半値幅が６０ａｒｃｓｅｃ以下となった温度Ｔと時間ｔとの熱処理条件での試験結果を「□（白四角）」で示し、半値幅が６０ａｒｃｓｅｃより大きくなった温度Ｔと時間ｔとの熱処理条件での試験結果を「■（黒四角）」で示す。この結果から、上記式（２）の関係式を表す直線Ｌが、「□」で示された熱処理条件と「■」で示された熱処理条件との境界線となることが分かり、また、下記式（１）の関係式が満たされる場合に、半値幅が６０ａｒｃｓｅｃ以下となることが分かった。
【数１】
2018170335.tif 000007
【００５０】
Ａ−４−２．第２試験結果
図８は、ｐ型半導体領域１１３への積算ドーズ量と、イオン注入領域１１３における熱処理工程後のホール濃度との関係を示す図である。図８において、横軸がｐ型半導体領域１１３への積算ドーズ量（ｃｍ−２）であり、縦軸がホール濃度（ｃｍ−３）である。図８において、縦軸及び横軸を対数で示す。
【００５１】
一般に、積算ドーズ量が大きいほど、イオン注入によるｐ型半導体領域１１３の結晶劣化が大きくなる。このため、ｐ型半導体領域１１３における結晶性を回復するために、熱処理工程における時間を長くする必要があり、また、熱処理工程における温度を高くする必要がある。一方、積算ドーズ量が小さいほど、イオン注入によるｐ型半導体領域１１３の結晶劣化が小さくなる。このため、熱処理工程における時間を短くでき、また、熱処理工程における温度を低くできるが、必要なホール濃度が得られない虞がある。
【００５２】
図８から、積算ドーズ量が大きすぎる場合においても小さすぎる場合においても、ホール濃度は大きくならないことが分かり、また、特定の積算ドーズ量にすることによりホール濃度が最も高くなることが分かった。
【００５３】
ここで、ｐｎ接合ダイオードの耐圧を６００Ｖ以上とするためには、熱処理工程後のイオン注入領域１１３におけるホール濃度を、１×１０１６ｃｍ−３以上とする必要がある。図８において、積算ドーズ量は、１．０×１０１４ｃｍ−２以上１．０×１０１５ｃｍ−２以下の場合に、熱処理工程後のイオン注入領域１１３におけるホール濃度が１×１０１６ｃｍ−３以上となる。このため、積算ドーズ量は、１．０×１０１４ｃｍ−２以上１．０×１０１５ｃｍ−２以下とすることが好ましい。
【００５４】
また、一般に、Ｘ線回折測定によるオメガ（ω）角度スキャンにおいて（０００２）面の回折ピークの半値幅が小さくなるほど、イオン注入領域の結晶の欠陥が小さくなる。エピタキシャル成長により半値幅が１５０ａｒｃｓｅｃ以下とした報告があるが（例えば、特開２００５−１６７２７５号公報参照）、イオン注入がなされた領域において、半値幅が６０ａｒｃｓｅｃ以下となる報告は未だなされていない。このため、本実施形態における製造方法によれば、イオン注入領域における結晶性の悪化を十分に回復させていることが分かる。
【００５５】
Ｂ．第２実施形態
図９は、第２実施形態における半導体装置２００の構成を模式的に示す断面図である。本実施形態では、半導体装置２００は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置であり、縦型ショットキーバリアダイオードである。本実施形態では、半導体装置２００は、電力制御に用いられる。
【００５６】
半導体装置２００は、基板２１０と、ｎ型半導体層２１２と、ｐ型半導体領域２１３とを備える。半導体装置２００は、これらの半導体層に形成された構造として、凹部２２２を有する。半導体装置１００は、更に、絶縁膜２５３と、アノード電極２５１と、カソード電極２５２とを備える。
【００５７】
本実施形態の半導体装置２００の製造方法においても、第１実施形態と同様に、（ｉ）ｎ型不純物を含有するｎ型半導体層２１２に、上述した（１）式を満たす積算ドーズ量Ｄでｐ型不純物をイオン注入するイオン注入工程と、（ｉｉ）ｐ型不純物がイオン注入されたイオン注入領域であるｐ型半導体領域２１３を、窒素を含有する雰囲気下において、上述した（１）式を満たす温度Ｔ及び時間ｔで熱処理を行う熱処理工程と、を備える。このため、本実施形態の半導体装置２００の製造方法においても、イオン注入領域における結晶性の悪化を回復させることができる。
【００５８】
なお、本実施形態の半導体装置２００の製造方法では、熱処理工程の後、ｎ型半導体層２１２の上及びイオン注入領域であるｐ型半導体領域２１３の上に、スパッタ法と原子層堆積法との少なくとも一方により、二酸化ケイ素と、酸化アルミニウムと、窒化ケイ素とからなる群より選ばれる少なくとも一つから絶縁膜２５３を形成する工程を備える。ｐ型半導体領域２１３は、熱処理工程によって結晶性が回復しているため、絶縁膜２５３との界面などでのリーク電流を防止できるため、本実施形態の半導体装置２００の製造方法では、良好な半導体装置を得ることができる。
【００５９】
Ｃ．第３実施形態
図１０は、第３実施形態における半導体装置３００の構成を模式的に示す断面図である。本実施形態では、半導体装置３００は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置であり、縦型トレンチＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。本実施形態では、半導体装置３００は、電力制御に用いられる。
【００６０】
半導体装置３００は、基板３１０と、ｎ型半導体層３１２と、ｐ型半導体領域３１３と、ｐ型半導体層３１４と、ｎ型半導体層３１６とを備える。半導体装置３００は、これらの半導体層に形成された構造として、トレンチ３２２とリセス３２４とを有する。半導体装置３００は、更に、絶縁膜３３０と、ゲート電極３４２と、ボディ電極３４４と、ソース電極３４６と、ドレイン電極３４８とを備える。
【００６１】
本実施形態の半導体装置３００の製造方法においても、第１実施形態と同様に、（ｉ）ｎ型不純物を含有するｎ型半導体層３１２に、上述した（１）式を満たす積算ドーズ量Ｄでｐ型不純物をイオン注入するイオン注入工程と、（ｉｉ）ｐ型不純物がイオン注入されたイオン注入領域であるｐ型半導体領域３１３を、窒素を含有する雰囲気下において、上述した（１）式を満たす温度Ｔ及び時間ｔで熱処理を行う熱処理工程と、を備える。このため、本実施形態の半導体装置３００の製造方法においても、イオン注入領域における結晶性の悪化を回復させることができる。
【００６２】
なお、本実施形態の半導体装置３００の製造方法では、熱処理工程の後、イオン注入領域であるｐ型半導体領域３１３の上に、有機金属気相成長法と分子線エピタキシー法との少なくとも一方により、ｐ型不純物を含有するｐ型半導体層３１４を形成する工程を備える。ｐ型半導体領域３１３の結晶性が回復しているため、ｐ型半導体領域３１３の平坦な表面上に形成されたｐ型半導体層３１４の結晶性が向上する。このため、本実施形態の半導体装置３００の製造方法では、良好な半導体装置を得ることができる。
【００６３】
Ｄ．その他の実施形態
本発明は、上述の実施形態に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
【００６４】
上述の実施形態において、半導体層の材料は、窒化ガリウム（ＧａＮ）に限らず、窒化アルミニウム（ＡｌＮ）などの他のＩＩＩ族窒化物半導体や、例えば、ケイ素（Ｓｉ）、炭化ケイ素（ＳｉＣ）、酸化ガリウム（Ｇａ２Ｏ３）、ガリウム砒素（ＧａＡｓ）、ダイヤモンド（Ｃ）などであってもよい。基板の材料は、上記の半導体層の材料に加え、例えば、サファイア（Ａｌ２Ｏ３）であってもよい。
【符号の説明】
【００６５】
１００…半導体装置
１１０…基板
１１２…ｎ型半導体層
１１３…ｐ型半導体領域（イオン注入領域）
１２４…凹部
１３０…絶縁膜
１４２…アノード電極
１４４…カソード電極
１５０…被覆層
１５２…スルー膜
１５４…キャップ層
２００…半導体装置
２１０…基板
２１２…ｎ型半導体層
２１３…ｐ型半導体領域
２２２…凹部
２５１…アノード電極
２５２…カソード電極
２５３…絶縁膜
３００…半導体装置
３１０…基板
３１２…ｎ型半導体層
３１３…ｐ型半導体領域
３１４…ｐ型半導体層
３１６…ｎ型半導体層
３２２…トレンチ
３２４…リセス
３３０…絶縁膜
３４２…ゲート電極
３４４…ボディ電極
３４６…ソース電極
３４８…ドレイン電極
Ｄ…積算ドーズ量
Ｔ…温度
ｔ…時間
【図１】
2018170335.tif 000009
【図２】
2018170335.tif 000010
【図３】
2018170335.tif 000011
【図４】
2018170335.tif 000012
【図５】
2018170335.tif 000013
【図６】
2018170335.tif 000014
【図７】
2018170335.tif 000015
【図８】
2018170335.tif 000016
【図９】
2018170335.tif 000017
【図１０】
2018170335.tif 000018