(57)【要約】【課題】、優れた高周波特性を備えながら小型化された駆動回路を提供する。【解決手段】増幅セル１２Ａは、入力側伝送線路に接続された入力端子Ｉｎ１と、入力側伝送線路に接続された入力端子Ｉｎ２と、ベースが入力端子Ｉｎ１に接続され、コレクタが出力側伝送線路に接続されたトランジスタＴｒ１と、ベースが入力端子Ｉｎ２に接続され、コレクタが出力側伝送線路に接続されたトランジスタＴｒ２と、トランジスタＴｒ１，Ｔｒ２のエミッタに接続された電流源Ｉ２と、一端がトランジスタＴｒ２のコレクタに接続され、他端がトランジスタＴｒ１のベースに接続され、キャパシタＣａ１および抵抗Ｒ３とを含む直列回路ＳＣ１と、一端がトランジスタＴｒ１のコレクタに接続され、他端がトランジスタＴｒ２のベースに接続され、キャパシタＣａ２および抵抗Ｒ４とを含む直列回路ＳＣ２を有する。【選択図】図５
2018170705.tif 000002
【特許請求の範囲】
【請求項１】
互いに位相が逆の２つの相補入力信号を増幅して互いに位相が逆の２つの相補出力信号を出力する駆動回路であって、
前記２つの相補入力信号のうち一方の相補入力信号を伝送する第１の入力側伝送線路、
前記２つの相補入力信号のうち他方の相補入力信号を伝送する第２の入力側伝送線路、
前記２つの相補出力信号のうち一方の相補出力信号を伝送する第１の出力側伝送線路、
前記２つの相補出力信号のうち他方の相補出力信号を伝送する第２の出力側伝送線路、及び
前記第1の入力側伝送線路に電気的に接続された第１の入力端子と、
前記第２の入力側伝送線路に電気的に接続された第２の入力端子と、
制御端子、第1の電流端子、及び第２の電流端子を有し、前記制御端子が前記第１の入力端子に電気的に接続され、前記第２の電流端子が前記第２の出力側伝送線路に電気的に接続された第１のトランジスタと、
制御端子、第1の電流端子、及び第２の電流端子を有し、前記制御端子が前記第２の入力端子に電気的に接続され、前記第２の電流端子が前記第１の出力側伝送線路に電気的に接続された第２のトランジスタと、
前記第１のトランジスタの前記第1の電流端子及び前記第２のトランジスタの前記第１の電流端子に電気的に接続された電流源と、
一端が前記第２のトランジスタの前記第２の電流端子に電気的に接続され、他端が前記第１の入力端子に電気的に接続され、第１のキャパシタおよび第１の帰還抵抗素子を含む第１の直列回路と、
一端が前記第１のトランジスタの前記第２の電流端子に電気的に接続され、他端が前記第２の入力端子に電気的に接続され、第２のキャパシタおよび第２の帰還抵抗素子を含む第２の直列回路と、
を有する差動増幅回路
を備える駆動回路。
【請求項２】
前記差動増幅回路は、第１の抵抗素子と第２の抵抗素子とをさらに有し、
前記第１のトランジスタの前記第１の電流端子と前記電流源の一端とが前記第１の抵抗素子を介して電気的に接続され、
前記第２のトランジスタの前記第１の電流端子と前記電流源の一端とが前記第２の抵抗素子を介して接続されている、
請求項１記載の駆動回路。
【請求項３】
前記差動増幅回路が、第１のエミッタフォロワ回路と、第２のエミッタフォロワ回路と、をさらに有し、
前記第１の入力端子と前記第１のトランジスタの前記制御端子とが前記第１のエミッタフォロワ回路を介して接続され、
前記第２の入力端子と前記第２のトランジスタの前記制御端子とが前記第２のエミッタフォロワ回路を介して接続されている、
請求項１又は２に記載の駆動回路。
【請求項４】
前記第１の直列回路の他端が、前記第１の入力端子に代えて前記第１のトランジスタの制御端子に接続され、
前記第２の直列回路の他端が、前記第２の入力端子に代えて前記第２のトランジスタの制御端子に接続されている、
請求項３に記載の駆動回路。
【請求項５】
前記差動増幅回路を少なくとも２個備え、
前記差動増幅回路のそれぞれの前記第１の入力端子の入力容量が、前記第１の入力側伝送線路のインダクタンス成分及び容量成分と共に分布定数回路を形成し、
前記差動増幅回路のそれぞれの前記第２の入力端子の入力容量が、前記第２の入力側伝送線路のインダクタンス成分及び容量成分と共に分布定数回路を形成する、
請求項１〜４のいずれか一項に記載の駆動回路。
【請求項６】
前記差動増幅回路は、前記第１の入力端子の入力容量及び前記第２の入力端子の入力容量が前記第１のトランジスタの前記第２の電流端子の出力容量及び前記第２のトランジスタの前記第２の電流端子の出力容量よりも大きくなるように構成されている、
請求項１〜５のいずれか一項に記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号を増幅する駆動回路に関するものである。
【背景技術】
【０００２】
光通信において使用される光送信器（Optical Transmitter）は、通常、レーザーダイオード等の光源と、その光源から出力されたＣＷ(Continuous  Wave)光を変調するための電界吸収型光変調器（ＥＡＭ：Electro  Absorption  Modulator）やマッハ・ツェンダ変調器（ＭＺＭ：Mach-Zehnder  Modulator）等の光変調器と、光変調器に駆動信号を供給する光変調器駆動回路とで構成される。
【０００３】
例えば２８Ｇｂｐｓや４０Ｇｂｐｓの高速データ通信で使用される光送信器では、光送信器から出力される光出力信号のアイパターンにおいて、１０ｐｓ以下の立下り時間及び立上り時間による高速の信号遷移が要求される。加えて、２０ＧＨｚ程度の周波数まで、光変調器駆動回路の入力及び出力の反射係数（Ｓパラメータ、Ｓ１１及びＳ２２）が小さいことが求められる。そのため、光変調器駆動回路には、高速動作が可能であり、かつ、高周波域まで小さい反射係数を得ることが可能な、進行波型増幅器（ＴＷＡ：Traveling  Wave  Amplifier）が用いられる（下記特許文献１及び２参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−１３０１７０号公報
【特許文献２】特開２０１０−２７２９１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、光送信器の用途として、従来のような光信号強度の０レベル（消光状態）と１レベル（発光状態）とによる２値変調によるものだけでなく、４値パルス振幅変調（ＰＡＭ４：4-level  Pulse-Amplitude  Modulation）や、１６値直交振幅変調（１６ＱＡＭ：16-level  Quadrature  Amplitude  Modulation）等の多値変調方式に対応することが要求されている。
【０００６】
光送信器が多値変調送信に用いられる場合、内部の光変調器駆動回路には、入力電圧信号と出力電圧信号（駆動信号）との間の線形性を保つこと、つまり線形増幅動作を行うことが要求される。例えば、３２Ｇｂａｕｄの多値変調を行う駆動回路では、２０ＧＨｚ程度の高い周波数までの良好な特性（利得の低下が小さいこと、及び入力の反射係数が小さいこと）が求められる。一般に、進行波型増幅器を採用した駆動回路において、高周波帯域での特性を良くするためには、進行波型増幅器に含まれる伝送線路の長さを長くする必要があり、その結果、駆動回路のサイズが大きくなる傾向にある。
【０００７】
そこで、本発明は、かかる課題に鑑みてなされたものであり、優れた高周波特性を備えながら、小型化された駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の一側面に係る駆動回路は、互いに位相が逆の２つの相補入力信号を増幅して互いに位相が逆の２つの相補出力信号を出力する駆動回路であって、２つの相補入力信号のうち一方の相補入力信号を伝送する第１の入力側伝送線路、２つの相補入力信号のうち他方の相補入力信号を伝送する第２の入力側伝送線路、２つの相補出力信号のうち一方の相補出力信号を伝送する第１の出力側伝送線路、２つの相補出力信号のうち他方の相補出力信号を伝送する第２の出力側伝送線路、及び第1の入力側伝送線路に電気的に接続された第１の入力端子と、第２の入力側伝送線路に電気的に接続された第２の入力端子と、制御端子、第1の電流端子、及び第２の電流端子を有し、制御端子が第１の入力端子に電気的に接続され、第２の電流端子が第２の出力側伝送線路に電気的に接続された第１のトランジスタと、制御端子、第1の電流端子、及び第２の電流端子を有し、制御端子が第２の入力端子に電気的に接続され、第２の電流端子が第１の出力側伝送線路に電気的に接続された第２のトランジスタと、第１のトランジスタの第1の電流端子及び第２のトランジスタの第１の電流端子に電気的に接続された電流源と、一端が第２のトランジスタの第２の電流端子に電気的に接続され、他端が第１の入力端子に電気的に接続され、第１のキャパシタおよび第１の帰還抵抗素子を含む第１の直列回路と、一端が第１のトランジスタの第２の電流端子に電気的に接続され、他端が第２の入力端子に電気的に接続され、第２のキャパシタおよび第２の帰還抵抗素子を含む第２の直列回路と、を有する差動増幅回路を備える。
【発明の効果】
【０００９】
本発明によれば、優れた高周波特性を備えながら、小型化された駆動回路を実現できる。
【図面の簡単な説明】
【００１０】
【図１】実施形態に係る駆動回路が内蔵される光送信器の構成を示すブロック図である。
【図２】第一実施形態に係る進行波型増幅器の詳細構成を示す回路図である。
【図３】図２の入力側伝送線路Ｌｉｎ１１の構造の一例を示す図である。
【図４】図２の入力側伝送線路Ｌｉｎ１１〜１４の等価回路図である。
【図５】図２の増幅セルの構成の一例を示す回路図である。
【図６】図５の増幅セルの入力容量の等価回路を示す図である。
【図７】図５の増幅セルを図２の進行波型増幅器に組み込んだ場合の１セルあたりの入力側伝送線路の線路長と入力インピーダンスとの関係を示すグラフである。
【図８】第一実施形態に係る進行波型増幅器の差動利得の周波数特性を示すグラフである。
【図９】第一実施形態に係る進行波型増幅器の反射係数の周波数特性を示すグラフである。
【図１０】第二実施形態に係る増幅セルの構成を示す回路図である。
【図１１】第三実施形態に係る増幅セルの構成を示す回路図である。
【図１２】比較例にかかる増幅セルの構成を示す回路図である。
【図１３】図１２の増幅セルの入力端子側から見た等価回路を示す図である。
【図１４】図１２の増幅セルを図２と同一の構成の進行波型増幅器に組み込んだ場合の１セルあたりの入力側伝送線路の線路長と入力インピーダンスとの関係を示すグラフである。
【発明を実施するための形態】
【００１１】
本発明の一側面に係る駆動回路は、互いに位相が逆の２つの相補入力信号を増幅して互いに位相が逆の２つの相補出力信号を出力する駆動回路であって、２つの相補入力信号のうち一方の相補入力信号を伝送する第１の入力側伝送線路、２つの相補入力信号のうち他方の相補入力信号を伝送する第２の入力側伝送線路、２つの相補出力信号のうち一方の相補出力信号を伝送する第１の出力側伝送線路、２つの相補出力信号のうち他方の相補出力信号を伝送する第２の出力側伝送線路、及び第1の入力側伝送線路に電気的に接続された第１の入力端子と、第２の入力側伝送線路に電気的に接続された第２の入力端子と、制御端子、第1の電流端子、及び第２の電流端子を有し、制御端子が第１の入力端子に電気的に接続され、第２の電流端子が第２の出力側伝送線路に電気的に接続された第１のトランジスタと、制御端子、第1の電流端子、及び第２の電流端子を有し、制御端子が第２の入力端子に電気的に接続され、第２の電流端子が第１の出力側伝送線路に電気的に接続された第２のトランジスタと、第１のトランジスタの第1の電流端子及び第２のトランジスタの第１の電流端子に電気的に接続された電流源と、一端が第２のトランジスタの第２の電流端子に電気的に接続され、他端が第１の入力端子に電気的に接続され、第１のキャパシタおよび第１の帰還抵抗素子を含む第１の直列回路と、一端が第１のトランジスタの第２の電流端子に電気的に接続され、他端が第２の入力端子に電気的に接続され、第２のキャパシタおよび第２の帰還抵抗素子を含む第２の直列回路と、を有する差動増幅回路を備える。
【００１２】
このような駆動回路によれば、第１及び第２の入力側伝送線路のそれぞれを伝送された２つの相補入力信号が差動増幅回路によって増幅されることによって、差動増幅回路において２つの相補出力信号が生成され、これらの２つの相補出力信号のそれぞれが第１及び第２の出力側伝送線路を伝送されて出力される。ここで、差動増幅回路を構成する第１及び第２のトランジスタにおいては、一方のトランジスタの相補入力信号の入力用の制御端子と他方のトランジスタの相補出力信号の出力用の第２の電流端子との間に、キャパシタと抵抗素子とを含む直列回路が接続されている。これにより、差動増幅回路の利得を保ちつつ差動増幅回路の入力容量を小さくすることができる。その結果、第１及び第２の入力側伝送線路の長さを短くしながら、高周波信号の損失および反射を低減することができ、優れた高周波特性を有する小型化された駆動回路を実現できる。
【００１３】
上述した駆動回路においては、差動増幅回路は、第１の抵抗素子と第２の抵抗素子とをさらに有し、第１のトランジスタの第１の電流端子と電流源の一端とが第１の抵抗素子を介して電気的に接続され、第２のトランジスタの第１の電流端子と電流源の一端とが第２の抵抗素子を介して接続されている、ことが好適である。
【００１４】
また、差動増幅回路が、第１のエミッタフォロワ回路と、第２のエミッタフォロワ回路と、をさらに有し、第１の入力端子と第１のトランジスタの制御端子とが第１のエミッタフォロワ回路を介して接続され、第２の入力端子と第２のトランジスタの制御端子とが第２のエミッタフォロワ回路を介して接続されている、ことも好適である。こうすれば、入力信号の損失をさらに低減することができ、優れた高周波特性を有する駆動回路を容易に実現できる。
【００１５】
さらに、第１の直列回路の他端が、第１の入力端子に代えて第１のトランジスタの制御端子に接続され、第２の直列回路の他端が、第２の入力端子に代えて第２のトランジスタの制御端子に接続されている、ことも好適である。
【００１６】
またさらに、差動増幅回路を少なくとも２個備え、差動増幅回路のそれぞれの第１の入力端子の入力容量が、第１の入力側伝送線路のインダクタンス成分及び容量成分と共に分布定数回路を形成し、差動増幅回路のそれぞれの第２の入力端子の入力容量が、第２の入力側伝送線路のインダクタンス成分及び容量成分と共に分布定数回路を形成する、ことも好適である。
【００１７】
さらにまた、差動増幅回路は、第１の入力端子の入力容量及び第２の入力端子の入力容量が第１のトランジスタの第２の電流端子の出力容量及び第２のトランジスタの第２の電流端子の出力容量よりも大きくなるように構成されている、ことも好適である。
【００１８】
以下、本発明の実施形態について、図面を参照しながら説明する。なお、図面の説明において同一要素には同一符号を付し、重複する説明は省略する。
【００１９】
図１は、実施形態に係る駆動回路が内蔵される光送信器の構成を示すブロック図である。図１に示すように、光送信器１は、進行波型増幅器１０と、光源２０と、光変調器３０とを備える。光送信器１は、例えば光通信装置で使用される。光源２０は、例えばレーザダイオードである。光変調器３０は、例えばＥＡＭやＭＺＭである。進行波型増幅器１０は、例えば光変調器３０の駆動用の駆動回路である。
【００２０】
光送信器１は、上述のＰＡＭ４や、１６ＱＡＭ等の多値変調に対応することが想定されている。これにより、光送信器１は、例えば２値変調に対応した従来のモジュールよりも、高速・大容量の通信を行うことができる。
【００２１】
具体的に、例えば、光送信器１は、２８Ｇｂｐｓや４０Ｇｂｐｓの高速データ通信で使用することが想定されている。この場合、光変調器３０の駆動回路としての進行波型増幅器１０は、例えば２０ＧＨｚ程度の高周波帯までの電気信号を増幅する必要がある。そのため、多値変調方式に対応した光送信器１においては、高周波帯まで進行波型増幅器１０の良好な特性、すなわち、利得の低下が小さいことと、入力の反射係数が小さいことが求められる。例えば、３２Ｇｂａｕｄの多値変調で使用される進行波型増幅器１０では２０ＧＨｚ程度までの良好な特性が求められる。
［第一実施形態］
【００２２】
図２は、第一実施形態に係る進行波型増幅器１０Ａの詳細構成を示す回路図である。この進行波型増幅器１０Ａは、進行波型増幅器１０（図１）として用いることができる。
【００２３】
図２に示すように、進行波型増幅器１０Ａは、入力端子Ｔｉｎ１，Ｔｉｎ２と、入力側伝送線路（第１の入力側伝送線路）Ｌｉｎ１１〜Ｌｉｎ１４と、入力側伝送線路（第２の入力側伝送線路）Ｌｉｎ２１〜Ｌｉｎ２４と、増幅セル１２ａ〜１２ｄと、出力側伝送線路（第１の出力側伝送線路）Ｌｏｕｔ１１〜Ｌｏｕｔ１４と、出力側伝送線路（第２の出力側伝送線路）Ｌｏｕｔ２１〜Ｌｏｕｔ２４と、出力端子Ｔｏｕｔ１，Ｔｏｕｔ２と、終端抵抗Ｒ１１〜Ｒ１４と、キャパシタＣａ１１と、制御回路１１（利得調整回路）とを備えている。図２に示す例では、増幅セルの数は４個（１２ａ〜１２ｄ）であるが、増幅セルの数は２個以上の任意の数であればよく、特に限定されるものではない。例えば増幅セルの数は５個以上であってもよい。増幅セルの数に応じて、入力側伝送線路（Ｌｉｎ１１等）、出力側伝送線路（Ｌｏｕｔ１１等）等の数は適宜変更することができる。
【００２４】
入力端子Ｔｉｎ１，Ｔｉｎ２は、進行波型増幅器１０Ａによって増幅する信号（２つの相補入力信号）を外部から受けるための端子（入力側伝送線路の入力ポート）である。２つの相補入力信号は、互いに逆の位相を有する。すなわち、２つの相補入力信号の一方は、２つの相補入力信号の他方の位相と逆の位相を有する。２つの相補入力信号は、１つの差動入力信号として扱うことができる。例えば、差動入力信号の電圧振幅は、２つの相補入力信号の一方の電位と２つの相補入力信号の他方の電位との差に相当する。進行波型増幅器１０Ａによって増幅する信号は、例えばパルス波形電圧であり、例えば２０ＧＨｚ程度まで周波数成分を含んで構成される。入力端子Ｔｉｎ１は、増幅セル１２ａ〜１２ｄの入力側（例えば差動増幅回路の正相入力端子としての入力端子Ｉｎ１）に電気的に接続されている。この「電気的に接続」とは、入力端子Ｔｉｎ１と増幅セル１２ａ〜１２ｄが直接接続されていてもよいし、入力側伝送線路Ｌｉｎ１１等のような伝送線路あるいは電気回路等を介して接続されていてもよいことを意味する。入力端子Ｔｉｎ２は、増幅セル１２ａ〜１２ｄの入力側（例えば差動増幅回路の逆相入力端子としての入力端子Ｉｎ２）に接続されている。
【００２５】
入力側伝送線路（第１の入力側伝送線路）Ｌｉｎ１１〜Ｌｉｎ１４、および入力側伝送線路（第２の入力側伝送線路）Ｌｉｎ２１〜Ｌｉｎ２４は、入力端子Ｔｉｎ１，Ｔｉｎ２に入力された信号をそれぞれ伝送する。入力側伝送線路Ｌｉｎ１１等は、例えばコプレーナ線路やマイクロストリップ線路等によって構成することができる。ただし、線路の種類は特に限定されるものではない。入力側伝送線路Ｌｉｎ１１〜Ｌｉｎ１４およびＬｉｎ２１〜Ｌｉｎ２４は、それぞれ所定の特性インピーダンスを有するように構成される。入力側伝送線路Ｌｉｎ１１〜Ｌｉｎ１４の特性インピーダンスは、入力側伝送線路Ｌｉｎ２１〜Ｌｉｎ２４の特性インピーダンスと同じ値に設定されていてもよい。入力側伝送線路Ｌｉｎ１１〜Ｌｉｎ１４の形状は、入力側伝送線路Ｌｉｎ２１〜Ｌｉｎ２４の形状と類似して構成されていてもよい。なお、以後、入力側伝送線路Ｌｉｎ１１〜Ｌｉｎ１４，Ｌｉｎ２１〜Ｌｉｎ２４をまとめて、単に「入力側伝送線路Ｌｉｎ１１等」という場合がある。
【００２６】
入力端子Ｔｉｎ１，Ｔｉｎ２は、増幅セル１２ａの入力側（例えば、正相入力端子および逆相入力端子）に直接接続されている。なお、入力端子Ｔｉｎ１，Ｔｉｎ２は、入力側伝送線路Ｌｉｎ１１やＬｉｎ２１と同じ構成の伝送線路を介して増幅セル１２ａの入力側に接続されていてもよい。
【００２７】
入力側伝送線路Ｌｉｎ１１の一方端は入力端子Ｔｉｎ１に接続され、入力側伝送線路Ｌｉｎ１１の他方端は増幅セル１２ｂの入力側（例えば、正相入力端子）に接続されている。入力側伝送線路Ｌｉｎ２１の一方端は入力端子Ｔｉｎ２に接続され、入力側伝送線路Ｌｉｎ２１の他方端は増幅セル１２ｂの入力側（例えば、逆相入力端子）に接続されている。
【００２８】
入力側伝送線路Ｌｉｎ１２の一方端は入力側伝送線路Ｌｉｎ１１の他方端に接続され、入力側伝送線路Ｌｉｎ１２の他方端は増幅セル１２ｃの入力側（例えば、正相入力端子）に接続されている。入力側伝送線路Ｌｉｎ２２の一方端は入力側伝送線路Ｌｉｎ２１の他方端に接続され、入力側伝送線路Ｌｉｎ２２の他方端は増幅セル１２ｃの入力側（例えば、逆相入力端子）に接続されている。
【００２９】
入力側伝送線路Ｌｉｎ１３の一方端は入力側伝送線路Ｌｉｎ１２の他方端に接続され、入力側伝送線路Ｌｉｎ１３の他方端は増幅セル１２ｄの入力側（例えば、正相入力端子）に接続されている。入力側伝送線路Ｌｉｎ２３の一方端は入力側伝送線路Ｌｉｎ２２の他方端に接続され、入力側伝送線路Ｌｉｎ２３の他方端は増幅セル１２ｄの入力側（例えば、逆相入力端子）に接続されている。
【００３０】
入力側伝送線路Ｌｉｎ１４の一方端は入力側伝送線路Ｌｉｎ１３の他方端に接続され、入力側伝送線路Ｌｉｎ１４の他方端は終端抵抗Ｒ１３の一方端に接続されている。入力側伝送線路Ｌｉｎ２４の一方端は入力側伝送線路Ｌｉｎ２３の他方端に接続され、入力側伝送線路Ｌｉｎ２４の他方端は終端抵抗Ｒ１４の一方端に接続されている。終端抵抗Ｒ１３及びＲ１４の他方端は、電源線Ｖｃｃ１に接続されている。電源線Ｖｃｃ１は、増幅セル１２ａ〜１２ｄのＤＣの入力電圧を有する。電源線Ｖｃｃ１は、入力信号に対して、高周波的には、グランド（接地電位）と等価とみなすことができる。
【００３１】
増幅セル１２ａ〜１２ｄは、入力端子Ｔｉｎ１，Ｔｉｎ２からの入力信号を、それぞれ異なる遅延時間で受ける。増幅セル１２ａ〜１２ｄは、入力側に入力された信号をそれぞれ増幅する。これらの増幅セル１２ａ〜１２ｄには、制御回路１１（利得調整回路）が接続され、増幅セル１２ａ〜１２ｄと制御回路１１との間の配線とグランド（ＧＮＤ）との間には、例えば容量が１０ｐＦ程度のキャパシタＣａ１１が接続されている。この制御回路１１には、外部から入力端子Ｖｃｏｎを経由して制御信号が入力され、制御回路１１は、この制御信号を基に増幅セル１２ａ〜１２ｄの利得を調整する制御信号Ｖｃｏｎ１（利得調整信号）を増幅セル１２ａ〜１２ｄに供給する。増幅セル１２ａ〜１２ｄの詳細については、後に図５以降を参照して説明する。
【００３２】
出力端子Ｔｏｕｔ１，Ｔｏｕｔ２は、増幅セル１２ａ〜１２ｄによってそれぞれ入力信号を増幅することによって生成された出力信号（２つの相補出力信号）を出力するための端子である。出力端子Ｔｏｕｔ１は、増幅セル１２ａ〜１２ｄの出力側（例えば差動増幅回路の正相出力端子としての出力端子Ｏｕｔ１）に接続されている。出力端子Ｔｏｕｔ２は、増幅セル１２ａ〜１２ｄの出力側（例えば差動増幅回路の逆相出力端子としての出力端子Ｏｕｔ２）に接続されている。
【００３３】
出力側伝送線路（第１の出力側伝送線路）Ｌｏｕｔ１１〜Ｌｏｕｔ１４、および出力側伝送線路（第２の出力側伝送線路）Ｌｏｕｔ２１〜Ｌｏｕｔ２４は、増幅セル１２ａ〜１２ｄから出力された出力信号を伝送する。出力側伝送線路Ｌｏｕｔ１１〜Ｌｏｕｔ１４，Ｌｏｕｔ２１〜Ｌｏｕｔ２４は、例えば、入力側伝送線路Ｌｉｎ１１等と同様にコプレーナ線路やマイクロストリップ線路によって構成することができる。ただし、線路の種類は特に限定されるものではない。出力側伝送線路Ｌｏｕｔ１１〜Ｌｏｕｔ１４およびＬｏｕｔ２１〜Ｌｏｕｔ２４は、それぞれ所定の特性インピーダンスを有するように構成される。出力側伝送線路Ｌｏｕｔ１１〜Ｌｏｕｔ１４の特性インピーダンスは、出力側伝送線路Ｌｏｕｔ２１〜Ｌｏｕｔ２４の特性インピーダンスと同じ値に設定されていてもよい。出力側伝送線路Ｌｏｕｔ１１〜Ｌｏｕｔ１４の形状は、入力側伝送線路Ｌｏｕｔ２１〜Ｌｏｕｔ２４の形状と類似して構成されていてもよい。
【００３４】
出力側伝送線路Ｌｏｕｔ１１の一方端は終端抵抗Ｒ１２の一方端に接続され、出力側伝送線路Ｌｏｕｔ１１の他方端は増幅セル１２ａの出力側（例えば、正相出力端子）に接続されている。出力側伝送線路Ｌｏｕｔ２１の一方端は終端抵抗Ｒ１１の一方端に接続され、出力側伝送線路Ｌｏｕｔ２１の他方端は増幅セル１２ａの出力側（例えば、逆相出力端子）に接続されている。終端抵抗Ｒ１１及びＲ１２の他方端は、電源線Ｖｃｃ２に接続されている。電源線Ｖｃｃ２は、増幅セル１２ａ〜１２ｄの電源電圧を有する。電源線Ｖｃｃ２は、出力信号に対して、高周波的には、グランド（接地電位）と等価とみなすことができる。
【００３５】
出力側伝送線路Ｌｏｕｔ１２の一方端は増幅セル１２ａの出力側（例えば、正相出力端子）に接続され、出力側伝送線路Ｌｏｕｔ１２の他方端は出力側伝送線路Ｌｏｕｔ１３の一方端に接続されている。出力側伝送線路Ｌｏｕｔ２２の一方端は増幅セル１２ａの出力側（例えば、逆相出力端子）に接続され、出力側伝送線路Ｌｏｕｔ２２の他方端は出力側伝送線路Ｌｏｕｔ２３の一方端に接続されている。
【００３６】
出力側伝送線路Ｌｏｕｔ１３の一方端は増幅セル１２ｂの出力側（例えば、正相出力端子）に接続され、出力側伝送線路Ｌｏｕｔ１３の他方端は出力側伝送線路Ｌｏｕｔ１４の一方端に接続されている。出力側伝送線路Ｌｏｕｔ２３の一方端は増幅セル１２ｂの出力側（例えば、逆相出力端子）に接続され、出力側伝送線路Ｌｏｕｔ２３の他方端は出力側伝送線路Ｌｏｕｔ２４の一方端に接続されている。
【００３７】
出力側伝送線路Ｌｏｕｔ１４の一方端は増幅セル１２ｃの出力側（例えば、正相出力端子）に接続され、出力側伝送線路Ｌｏｕｔ１４の他方端は出力端子Ｔｏｕｔ１に接続されている。出力側伝送線路Ｌｏｕｔ２４の一方端は増幅セル１２ｃの出力側（例えば、逆相出力端子）に接続され、出力側伝送線路Ｌｏｕｔ２４の他方端は出力端子Ｔｏｕｔ２に接続されている。
【００３８】
出力端子Ｔｏｕｔ１，Ｔｏｕｔ２は、増幅セル１２ｄの出力側（例えば、正相出力端子および逆相出力端子）に直接接続されている。なお、出力端子Ｔｏｕｔ１，Ｔｏｕｔ２は、出力側伝送線路Ｌｏｕｔ１１やＬｏｕｔ２１と同じ構成の伝送線路を介して増幅セル１２ｄの出力側に接続されていてもよい。
【００３９】
ここで、図３に入力側伝送線路Ｌｉｎ１１の構造の一例を示す。図３（ａ）は入力側伝送線路Ｌｉｎ１１の平面図、図３（ｂ）は、図３（ａ）の破線ＡＡ’における入力側伝送線路Ｌｉｎ１１の断面図である。これらの図に示すように、入力側伝送線路Ｌｉｎ１１は、基板１８ａ、下部金属膜１８ｂ、上部金属膜１８ｃ、及び配線１８ｄによって構成されている。基板１８ａは、酸化ケイ素やＢＣＢ膜等の絶縁体、あるいはＩｎＰ、ＧａＡｓ、Ｓｉ等の半導体基板からなり、下部金属膜１８ｂは基板１８ａの一方の面を覆うように形成されている。上部金属膜１８ｃは、基板１８ａの他方の面を帯状の領域を除いて覆うように形成されており、基板１８ａの他方の面上の露出面の中央には直線状に配線１８ｄが形成されている。この金属膜１８ｂ，１８ｃはグランド接続用の配線（接地配線）であり、配線１８ｄは、入力端子Ｔｉｎ１側の配線との接続用の配線である。金属膜１８ｃと配線１８ｄとは、基板１８ａの他方の面の上にて距離Ｗを隔てて隣接するように形成されている。このような構造の入力側伝送線路Ｌｉｎ１１は、基板１８ａの厚さＨ、配線１８ｄの幅Ｓ、あるいは上部金属膜１８ｃと配線１８ｄとの距離Ｗを調整することにより、その伝送線路の特性インピーダンス、及び伝送線路における遅延時間を調整することが可能とされる。例えば、幅Ｓ＝３μｍ、距離Ｗ＝１０μｍ、厚さＨ＝１００μｍ、基板１８ａの比誘電率ε＝１２．８とした場合、特性インピーダンスが７８Ω、単位長さあたりの遅延時間が８．７６ｐｓ／ｍｍに設定される。入力側伝送線路Ｌｉｎ１２〜１４，Ｌｉｎ２１〜２４、および出力側伝送線路Ｌｏｕｔ１１〜１４，Ｌｏｕｔ２１〜２４も同様な構造を採用することができる。なお、ここで示した構造および特性インピーダンスは一例であって、本発明の実施形態を限定するものではない。
【００４０】
また、図４には、上述した構造の入力側伝送線路Ｌｉｎ１１〜１４の等価回路が示されている。このように、入力側伝送線路Ｌｉｎ１１〜１４は、それぞれ、図３に示した配線のインダクタンス成分および容量成分と増幅セル１２ａ〜１２ｄの入力端子Ｉｎ１の入力容量（およそ２０〜２００ｆＦ）とで形成される遅延伝送線路（分布定数回路）を構成する。図４にて、入力側伝送線路Ｌｉｎ１１〜１４の個々の配線の容量成分と増幅セル１２ａ〜１２ｄの個々の入力容量とは、足し合わされて一つのキャパシタによって表されている。同様に、入力側伝送線路Ｌｉｎ２１〜２４は、それぞれ、配線のインダクタンス成分および容量成分と増幅セル１２ａ〜１２ｄの入力端子Ｉｎ２の入力容量とで形成される遅延伝送線路（分布定数回路）を構成し、出力側伝送線路Ｌｏｕｔ１１〜１４，Ｌｏｕｔ２１〜２４は、それぞれ、配線のインダクタンス成分および容量成分と増幅セル１２ａ〜１２ｄの出力端子Ｏｕｔ１，Ｏｕｔ２の出力容量（およそ２０ｆＦ）とで形成される遅延伝送線路（分布定数回路）を構成する。
【００４１】
上述した進行波型増幅器１０Ａは、入力端子Ｔｉｎ１，Ｔｉｎ２のそれぞれから入力された２つの相補入力信号（上述したように１つの差動入力信号として扱うことができる）が、各増幅セル１２ａ〜１２ｄによって増幅され、２つの相補出力信号（上述したように１つの差動出力信号として扱うことができる）として出力端子Ｔｏｕｔ１，Ｔｏｕｔ２のそれぞれに出力される際に、入力端子Ｔｉｎ１，Ｔｉｎ２におけるそれぞれの相補入力信号の位相差が出力端子Ｔｏｕｔ１，Ｔｏｕｔ２におけるそれぞれの相補出力信号の位相差と一致するように設計されている。具体的には、各増幅セル１２ａ〜１２ｄにおける遅延時間が等しくなるように設計され、かつ、入力側伝送線路と出力側伝送線路との対応する部分の遅延時間が等しくなるように設計されている。より具体的には、入力側伝送線路Ｌｉｎ１１，Ｌｉｎ２１、及び出力側伝送線路Ｌｏｕｔ１２，Ｌｏｕｔ２２のそれぞれの遅延時間が等しくされ、入力側伝送線路Ｌｉｎ１２，Ｌｉｎ２２、及び出力側伝送線路Ｌｏｕｔ１３，Ｌｏｕｔ２３のそれぞれの遅延時間が等しくされ、入力側伝送線路Ｌｉｎ１３，Ｌｉｎ２３、及び出力側伝送線路Ｌｏｕｔ１４，Ｌｏｕｔ２４のそれぞれの遅延時間が等しくされている。このような設計により、各増幅セル１２ａ〜１２ｄを通って増幅された信号が、出力端子Ｔｏｕｔ１，Ｔｏｕｔ２において位相が揃った状態で重ね合わせられる。ここで、位相が揃った状態というのは、例えば、増幅セル１２ａから出力された信号（正相出力信号）の０レベルから１レベルへの遷移と、増幅セル１２ｂから出力された信号（正相出力信号）の０レベルから１レベルへの遷移と、増幅セル１２ｃから出力された信号（正相出力信号）の０レベルから１レベルへの遷移と、増幅セル１２ｄから出力された信号（正相出力信号）の０レベルから１レベルへの遷移と、がそれぞれ出力端子Ｔｏｕｔ１，Ｔｏｕｔ２において全てほぼ同時刻で生じることを意味する。
【００４２】
次に、図２に示す進行波型増幅器１０Ａの動作について説明する。或る局面において、外部より入力される信号は例えば差動信号（差動入力信号）であり、進行波型増幅器１０Ａを進行波型差動増幅器とすることができる。この場合、例えば、入力端子Ｔｉｎ１に正相入力信号が入力され、入力端子Ｔｉｎ２には正相入力信号の位相と逆の位相を有する逆相入力信号が入力される。例えば、正相入力信号が入力端子Ｔｉｎ１に入力されるときに０レベルから１レベルに遷移する場合、逆相入力信号が入力端子Ｔｉｎ２に入力されるときに１レベルから０レベルに遷移する。このように、正相入力信号と逆相入力信号とは、互いに相補的に変化する。そのため、増幅セル１２Ａ（図５）の入力信号は、互いに位相が逆の２つの相補入力信号を含む差動信号となる。差動信号の電圧振幅は、正相入力信号の電圧値と逆相入力信号の電圧値との差に相当する。
【００４３】
外部より入力された信号は、入力側伝送線路Ｌｉｎ１１等を介する（あるいは介さない）異なる経路を通り、それぞれ異なる遅延時間（位相）で増幅セル１２ａ〜１２ｄに到達する（伝送される）。この遅延時間は、例えば入力側伝送線路Ｌｉｎ１１等の電気長を変えること等によって調節することができる。なお外部より入力された信号のうち増幅セル１２ａ〜１２ｄのいずれにも入力されなかった信号成分は、終端抵抗Ｒ１３及びＲ１４によって終端される。
【００４４】
増幅セル１２ａ〜１２ｄの入力信号は、それぞれ増幅セル１２ａ〜１２ｄによって増幅されて出力信号とされる。出力信号は、出力側伝送線路Ｌｏｕｔ１１等を介して異なる経路を通り、それぞれ異なる遅延時間で出力端子Ｔｏｕｔ１，Ｔｏｕｔ２に到達する（伝送される）。増幅セル１２ａ〜１２ｄは、それぞれ異なる位相で入力信号を受けて増幅するので、増幅セル１２ａ〜１２ｄの出力信号もそれぞれ位相が異なる。そこで、増幅セル１２ａ〜１２ｄからのそれぞれの出力信号の位相が、出力端子Ｔｏｕｔ１，Ｔｏｕｔ２で揃うように、遅延時間が調節される。この遅延時間は、例えば出力側伝送線路Ｌｏｕｔ１１等の電気長を変えること等によって調節することができる。
【００４５】
以上のような動作によって、進行波型増幅器１０Ａは、入力端子Ｔｉｎ１及びＴｉｎ２に入力された信号（１つの差動入力信号）を増幅して、出力端子Ｔｏｕｔ１及びＴｏｕｔ２から互いに位相が逆の２つの信号（相補出力信号）、すなわちそれら２つの信号によって構成される１つの差動出力信号を出力することができる。
【００４６】
次に、図５を参照して、増幅セル１２ａ〜１２ｄの構成について説明する。図５は、増幅セルの構成の一例を示す図である。本実施形態では、差動型の増幅セル１２Ａが採用される。
【００４７】
図５に示すように、増幅セル１２Ａは、入力部から入力された差動信号を増幅する差動増幅器である。増幅セル１２Ａは、増幅した差動信号を差動信号（差動出力信号）として出力する。具体的には、増幅セル１２Ａは、入力端子Ｉｎ１，Ｉｎ２と、直列回路ＳＣ１，ＳＣ２と、増幅回路部１３と、出力端子Ｏｕｔ１，Ｏｕｔ２とを備えている。
【００４８】
入力端子Ｉｎ１は、正相入力信号（差動入力信号の正相成分）を受けるための端子であり、入力端子Ｉｎ２は、逆相入力信号（差動入力信号の逆相成分）を受けるための端子である。
【００４９】
増幅回路部１３は、入力端子Ｉｎ１（第1の入力端子）、入力端子Ｉｎ２（第２の入力端子）、トランジスタ（第１のトランジスタ）Ｔｒ１と、トランジスタ（第２のトランジスタ）Ｔｒ２と、抵抗（第１の抵抗素子）Ｒ１と、抵抗（第２の抵抗素子）Ｒ２と、電流源Ｉ２とを備えている。増幅回路部１３は、入力された差動信号（差動入力信号）を増幅して、増幅された差動信号（差動出力信号）を出力する差動型増幅回路として機能する。なお、抵抗Ｒ１および抵抗Ｒ２は、増幅セル１２Ａが線形増幅動作を行うために必要となる場合があるが、線形増幅動作が不必要な場合には省くことができる。トランジスタＴｒ１、Ｔｒ２は、それぞれ制御端子、第１の電流端子、第２の電流端子を有する。制御端子に印加される信号に応じて第１の電流端子及び第２の電流端子を流れる電流の大きさが変化する。例えば、トランジスタＴｒ１、Ｔｒ２は、ＮＰＮ型バイポーラトランジスタであって、制御端子はベース、第１の電流端子はエミッタ、第２の電流端子はコレクタでもよい。また、トランジスタＴｒ１、Ｔｒ２は、ｎ型ＦＥＴ（Field  Effect  Transistor）で、制御端子はゲート、第１の電流端子はソース、第２の電流端子はドレインであってもよい。また、トランジスタＴｒ１、Ｔｒ２はシリコン半導体だけでなく、ＳｉＧｅやＩｎＰなどの化合物半導体によって構成されてもよい。
【００５０】
トランジスタＴｒ１のベース端子（制御端子）は、入力端子Ｉｎ１に接続され、入力端子Ｉｎ１を経由して入力側伝送線路Ｌｉｎ１１〜１４に接続されている。入力端子Ｉｎ１の入力容量は、トランジスタＴｒ１のベース端子の入力容量にほぼ等しい。トランジスタＴｒ１のエミッタ端子（第１の電流端子）は、抵抗Ｒ１の一方端に接続されている。抵抗Ｒ１の他方端は、電流源Ｉ２に接続されている。電流源Ｉ２は、トランジスタＴｒ１のエミッタ端子から抵抗Ｒ１を介してグランドに向かって電流を供給するように、抵抗Ｒ１とグランド（ＧＮＤ）との間に接続されている。つまり、電流源Ｉ２は、抵抗Ｒ１を介してトランジスタＴｒ１のエミッタ端子（第１の電流端子）に接続されている。電流源Ｉ２が供給する電流のうち、トランジスタＴｒ１のエミッタ端子から電流源Ｉ２へ流れる電流の割合は、入力端子Ｉｎ１に印加されている電圧値に応じて変化する。また、電流源Ｉ２は外部から受けた制御信号Ｖｃｏｎ１を基に制御回路１１によってその電流値を調整可能に構成されている。
【００５１】
トランジスタＴｒ２のベース端子（制御端子）は、入力端子Ｉｎ２に接続され、入力端子Ｉｎ２を経由して入力側伝送線路Ｌｉｎ２１〜２４に接続されている。入力端子Ｉｎ２の入力容量は、トランジスタＴｒ２のベース端子の入力容量にほぼ等しい。トランジスタＴｒ２のエミッタ端子（第１の電流端子）は、抵抗Ｒ２の一方端に接続されている。抵抗Ｒ２の他方端は、電流源Ｉ２に接続されている。電流源Ｉ２は、トランジスタＴｒ２のエミッタ端子から抵抗Ｒ２を介してグランドに向かって電流を供給するように、抵抗Ｒ２とグランド（ＧＮＤ）との間にも接続されている。つまり、電流源Ｉ２は、抵抗Ｒ２を介してトランジスタＴｒ２のエミッタ端子（第１の電流端子）にも接続されている。電流源Ｉ２が供給する電流のうち、トランジスタＴｒ２のエミッタ端子から電流源Ｉ２へ流れる電流の割合は、入力端子Ｉｎ２に印加されている電圧値に応じて変化する。
【００５２】
出力端子Ｏｕｔ１は、相補出力信号の１つである正相出力信号（差動出力信号の正相成分）を出力するための端子である。出力端子Ｏｕｔ１は、トランジスタＴｒ２のコレクタ端子（第２の電流端子）に接続される。出力端子Ｏｕｔ２は、相補出力信号の１つである逆相出力信号（差動出力信号の逆相成分）を出力するための端子である。出力端子Ｏｕｔ２は、トランジスタＴｒ１のコレクタ端子（第２の電流端子）に接続される。つまり、トランジスタＴｒ２のコレクタ端子は、出力端子Ｏｕｔ１を経由して出力側伝送線路Ｌｏｕｔ１１〜１４に接続されており、トランジスタＴｒ１のコレクタ端子は、出力端子Ｏｕｔ２を経由して出力側伝送線路Ｌｏｕｔ２１〜２４に接続されている。出力端子Ｏｕｔ１の出力容量は、トランジスタＴｒ２のコレクタ端子の出力容量にほぼ等しい。出力端子Ｏｕｔ２の出力容量は、トランジスタＴｒ１のコレクタ端子の出力容量にほぼ等しい。
【００５３】
直列回路（第１の直列回路）ＳＣ１は、トランジスタＴｒ１のベース端子とトランジスタＴｒ２のコレクタ端子との間に接続され、出力端子Ｏｕｔ１で発生した信号を入力端子Ｉｎ１に正帰還させるための回路である。直列回路ＳＣ１は、キャパシタ（第１のキャパシタ）Ｃａ１と抵抗（第１の帰還抵抗素子）Ｒ３とが直列に接続された回路であり、その直列回路の一端がトランジスタＴｒ２のコレクタ端子に接続され、その他端が入力端子Ｉｎ１に接続される。キャパシタＣａ１は正帰還用の容量であり、抵抗Ｒ３は、正帰還が増幅回路部１３の増幅動作を不安定にすること（例えば、発振現象等）を抑制するためのダンピング抵抗である。直列回路（第２の直列回路）ＳＣ２は、トランジスタＴｒ２のベース端子とトランジスタＴｒ１のコレクタ端子との間に接続され、出力端子Ｏｕｔ２で発生した信号を入力端子Ｉｎ２に正帰還させるための回路である。直列回路ＳＣ２は、キャパシタ（第２のキャパシタ）Ｃａ２と抵抗（第２の帰還抵抗素子）Ｒ４とが直列に接続された回路であり、その直列回路の一端がトランジスタＴｒ１のコレクタ端子に接続され、その他端が入力端子Ｉｎ２に接続される。。キャパシタＣａ２は正帰還用の容量であり、抵抗Ｒ４は、正帰還が増幅回路部１３の増幅動作を不安定にすることを抑制するためのダンピング抵抗である。キャパシタＣａ１，Ｃａ２の容量値は例えば２０ｆＦであり、抵抗Ｒ３，Ｒ４の抵抗値は例えば５０Ωである。なお、直列回路ＳＣ１において、キャパシタＣａ１と抵抗Ｒ３は互いに入れ替えて配置されていても良い。同様に、直列回路ＳＣ２において、キャパシタＣａ２と抵抗Ｒ４は互いに入れ替えて配置されていても良い。また、直列回路ＳＣ１，ＳＣ２は図５に示される構成に限定されず、例えば、２つの抵抗の間にキャパシタが挿入された直列回路であっても良い。キャパシタＣａ１、Ｃａ２は、例えばＭＩＭ（Metal-Insulator-Metal）構造によって形成されていてもよい。
【００５４】
次に、図５に示す増幅セル１２Ａの動作について説明する。例えば、増幅セル１２Ａが増幅セル１２ａ〜１２ｄ（図２）として用いられる場合には、入力側伝送線路Ｌｉｎ１１等（図２）からの正相入力信号が、入力端子Ｉｎ１に入力される。入力側伝送線路Ｌｉｎ２１等（図２）からの逆相入力信号が、入力端子Ｉｎ２に入力される。
【００５５】
入力端子Ｉｎ１，Ｉｎ２からのそれぞれの相補入力信号によって、トランジスタＴｒ１，Ｔｒ２が駆動され、トランジスタＴｒ１，Ｔｒ２によって差動入力信号が増幅される。増幅された差動入力信号は、差動出力信号として、出力端子Ｏｕｔ１，Ｏｕｔ２に出力される。すなわち、正相入力信号の電圧が逆相入力信号の電圧よりも高いとき、トランジスタＴｒ２が遮断されてオフ状態となり、トランジスタＴｒ１が導通してオン状態となり、例えば特性インピーダンス５０Ωの遅延伝送線路である出力側伝送線路Ｌｏｕｔ２１〜２４から抵抗Ｒ１を経由して電流が流れる。また、正相入力信号の電圧が逆相入力信号の電圧よりも低いとき、トランジスタＴｒ１が遮断されてオフ状態となり、トランジスタＴｒ２が導通してオン状態となり、例えば特性インピーダンス５０Ωの遅延伝送線路である出力側伝送線路Ｌｏｕｔ１１〜１４から抵抗Ｒ２を経由して電流が流れる。その結果、出力端子Ｏｕｔ２には、正相入力信号に対して位相が逆の逆相出力信号が生成され、出力端子Ｏｕｔ１には、逆相入力信号に対して位相が逆の正相出力信号が生成される。差動入力信号は、正相入力信号と逆相入力信号との電圧における差に相当し、差動出力信号は、正相出力信号と逆相出力信号との電圧における差に相当する。増幅回路部１３の差動電圧利得は、差動入力信号の電圧振幅に対する差動出力信号の電圧振幅の比として定義することができる。
【００５６】
以上のような動作によって、増幅セル１２Ａは、入力端子Ｉｎ１，Ｉｎ２に入力された差動信号（差動入力信号）を増幅して、増幅した差動信号（差動出力信号）を出力端子Ｏｕｔ１，Ｏｕｔ２に出力することができる。
【００５７】
次に、第一実施形態において増幅セル１２Ａを採用することによる作用・効果について、比較例と比較しつつ説明する。
【００５８】
図１２は、比較例にかかる増幅セル９１２の構成を示す図である。この比較例においては、直列回路ＳＣ１，ＳＣ２を含まない点で本実施形態の増幅セル１２Ａと異なっている。
【００５９】
図１３は、増幅セル９１２の入力端子Ｉｎ１側から見た等価回路を示している。ここでは、増幅セル９１２の回路構成が、２つの入力端子Ｉｎ１、Ｉｎ２に関して対称性を持つため、１つの入力端子に関する単相のみの等価回路を示している。図１３（ａ）には、入力端子Ｉｎ１側から見た小信号高周波等価回路を示しており、図１３（ｂ）には、（ａ）の等価回路のうち容量成分のみを示している。図１３（ａ）に示すように、増幅セル９１２の単相の等価回路は、トランジスタＴｒ１のベース−エミッタ間容量Ｃｂｅ、ベース−コレクタ間容量Ｃｂｃ、電圧−電流利得Ｇｍ、及びエミッタ側抵抗Ｒｅから構成される。図中、ＶｂはトランジスタＴｒ１のベース電圧、ＶｃはトランジスタＴｒ１のコレクタ電圧、ＶｅはトランジスタＴｒ１のエミッタ電圧、ＩｅはトランジスタＴｒ１のエミッタ電流を示している。ここで、エミッタ側抵抗Ｒｅには、トランジスタＴｒ１自体のエミッタ抵抗と、外部に接続された抵抗Ｒ１の抵抗値とを含んでいる。トランジスタＴｒ１におけるベース電位からコレクタ電位の電圧利得Ａｃ＝ΔＶｃ／ΔＶｂは、進行波型増幅器全体の電圧利得の設定値に依存するが通常−３．０程度である（電圧利得が負値なのは、トランジスタＴｒ１の動作が、入力信号の増加に対して出力信号が減少する反転増幅回路として作用することによる）。従って、ベース端子にベース電圧Ｖｂが印加された場合のコレクタ電圧Ｖｃの値は下記式；
Ｖｃ＝Ａｃ×Ｖｂ
で表され、容量Ｃｂｃの両端に印加されるベース・コレクタ間電圧Ｖｂｃは、下記式；
Ｖｂｃ＝Ｖｂ−Ｖｃ＝Ｖｂ−Ａｃ×Ｖｂ＝Ｖｂ×（１−Ａｃ）
で表される。このため、ベースから見た容量Ｃｂｃの値は、等価的にＣｂｃ×（１−Ａｃ）で表される。また、トランジスタＴｒ１におけるベース電位からエミッタ電位の電圧利得Ａｅ＝ΔＶｅ／ΔＶｂは、抵抗Ｒｅに依存するが通常０．５〜０．８程度である。同様に考えると、ベースから見た容量Ｃｂｅの値は、等価的にＣｂｅ×（１−Ａｅ）で表される。これより、図１３（ａ）の等価回路から入力容量のみを抽出すると、図１３（ｂ）に示すように、容量値Ｃｂｃ×（１−Ａｃ）の容量と、容量値Ｃｂｅ×（１−Ａｅ）の容量とが入力端子Ｉｎ１とグランドとの間に並列に接続された形態となる。例えば、Ｃｂｅ＝１５０ｆＦ、Ａｅ＝０．６、Ｃｂｃ＝５ｆＦ、Ａｃ＝−３．０の場合、増幅セル９１２の入力容量Ｃｉｎは、Ｃｉｎ＝８０ｆＦと計算される。これに対して、増幅セル９１２の出力容量Ｃｏｕｔは、Ｃｏｕｔ＝Ｃｂｃ＝５ｆＦとなる。
【００６０】
ここで、比較例の増幅セル９１２を図２と同一の構成の進行波型増幅器に組み込んだ場合の必要な伝送線路の線路長について考察する。図１４には、比較例の増幅セル９１２を図２と同一の構成の進行波型増幅器に組み込んだ場合の１セルあたりの入力側伝送線路の線路長と入力インピーダンスＺｉｎとの関係を示している。この関係は、入力側伝送線路を構成する容量成分Ｃとインダクタンス成分Ｌと、入力側伝送線路の特性インピーダンスＺ及び遅延時間Ｔｄとの関係が、下記式；
Ｚ＝（Ｌ／Ｃ）１／２，  Ｔｄ＝（Ｌ・Ｃ）１／２
で表されることから導かれる。なお、この容量成分Ｃは、上述したように、線路自体の容量成分に増幅セルの入力容量Ｃｉｎが加わった値となる。この関係より、例えば進行波型増幅器の入力インピーダンスを５０Ω整合させる目的でＺｉｎを小さくても４５Ω以上に設定したい場合は、３５０μｍ程度の入力側伝送線路の線路長が要求される。従って、６セルの進行波型増幅器においては、信号を伝送する方向に増幅セル６個分の長さの伝送線路を形成するので、２．１ｍｍの入力側伝送線路の線路長が必要となる。電圧利得Ａｅを増加（抵抗Ｒｅの値を増加）させたり電圧利得Ａｃを低減させたりすることで、増幅セル９１２の入力容量Ｃｉｎを低減させることにより入力側伝送線路の線路長を短くすることはできる。しかし、この場合は進行波型増幅器の利得が低下し、駆動回路として必要な利得が確保できなくなる。また、出力側伝送線路にも、入力側伝送線路と遅延時間を一致させる必要があるため、入力側伝送線路の線路長と同等な長さが要求される。なお、その場合に、増幅セル９１２の出力容量に合わせて出力側伝送線路の形状（例えば、幅Ｓ，距離Ｗ，幅Ｗｇなど）を入力側伝送線路の形状と変えることで、出力側伝送線路が所定の特性インピーダンス（例えば５０Ω）を持つように形成することができる。
【００６１】
上記のように見積もられた線路長を有する６セルの進行波型増幅器における伝送線路のレイアウト面積を見積もる。図３に示した構成において、幅Ｓ＝３μｍ、距離Ｗ＝１０μｍ、厚さＨ＝１００μｍとし、上部金属膜１８ｃの幅Ｗｇを配線１８ｄの幅Ｓの２倍とした場合、線路幅３５μｍ、線路長２．１ｍｍの伝送線路が入力側２本と出力側２本で合計４本必要となるので、伝送線路の合計のレイアウト面積は０．２９４［ｍｍ２］となる。例えばＨＢＴの素子１つのサイズは７μｍ×３μｍであり、トランジスタＴｒ１，Ｔｒ２と電流源Ｉ２を構成するトランジスタとの３つのトランジスタを有するセルの６つ分の回路面積は、０．０００４［ｍｍ２］である。このことから、伝送線路が回路全体のレイアウトのほとんどを占めることとなり、伝送線路のサイズが駆動回路の面積を決定してしまう。また、駆動回路のサイズは、コストと実装面積の観点から、例えば、１．０ｍｍ×０．８ｍｍのサイズに収めることが望ましく、ワイヤボンディングパッド用の幅（例えば、片側２００μｍ）を除くと０．２４［ｍｍ２］のサイズに収めることが望ましい。比較例の増幅セル９１２を組み込んだ進行波型増幅器では、線路のレイアウト面積が駆動回路のサイズに収まらない。
【００６２】
図６は、本実施形態の増幅セル１２Ａの入力端子Ｉｎ１側から見た容量成分の等価回路を示している。ここでは、図５に示す増幅セル１２Ａの回路構成が入力端子Ｉｎ１，Ｉｎ２に関して対称性をもつことから、図１３（ｂ）と同様に、単相のみの等価回路を示している（ここで、回路の対称性は、２つの入力端子に入力する信号を互いに入れ替えた場合に、回路から出力される信号が２つの信号を入れ替えない場合と比較してほぼ同じ電気的特性を示すことと考えても良い）。このように、増幅セル１２Ａにおいては、増幅セル９１２と異なり、トランジスタＴｒ１のベースから見て、直列回路ＳＣ１に含まれる容量値ＣｆのキャパシタＣａ１による容量成分が現れる。なお、直列回路ＳＣ１に含まれる抵抗Ｒ３は、高い周波数（２０ＧＨｚ以上）では容量成分のダンピング効果を示すが、２０ＧＨｚ以下の周波数ではその影響は無視できる。トランジスタＴｒ１のベースから見た容量値は、Ｃｆ×（１＋Ａｃ）となる。例えば、Ｃｆ＝２０ｆＦ、Ａｃ＝−３．０の場合、Ｃｆ×（１＋Ａｃ）＝−４０ｆＦと計算され、増幅セル１２Ａの入力容量Ｃｉｎは、Ｃｉｎ＝４０ｆＦに低減される。一方、増幅セル１２Ａの出力容量Ｃｏｕｔ＝Ｃｂｃ＋Ｃｆ＝２５ｆＦと増加するが、線路の遅延時間は容量の大きい入力側伝送線路で決まるため、線路の遅延時間に対する出力容量の増加の影響は無視できる。より詳細には、増幅セル１２Ａの出力容量は出力セル１２Ａの入力容量よりも小さいので、出力側伝送線路の長さを入力側伝送線路の長さに合わせても、出力側伝送線路の形状（例えば、幅Ｓ，距離Ｗ，幅Ｗｇなど）を入力側伝送線路の形状と変えることで、出力側伝線路が入力側伝送線路と同じ遅延時間を持つように形成することができる（例えば、出力側伝送線路の対地容量成分を増やせばよい）。また、特性インピーダンスについても同様に、出力側伝送線路が所望の値をもつように形成することができる。すなわち、増幅セル１２Ａの入力容量が出力容量よりも大きいときに、入力側伝送線路の長さが進行型増増幅器１０Ａの長さを短縮する場合の制約要因となり、増幅セルの入力容量を小さくすることで入力側伝送線路の長さを短くすることができる。出力側伝送線路については、伝送線路の形状を増幅セルの出力容量に合わせて適宜形状を変えることで入力側伝送線路と同じ長さで所定の遅延時間と特性インピーダンスを持つように形成することができる。
【００６３】
本実施形態の増幅セル１２Ａを含む進行波型増幅器１０Ａに必要な伝送線路の線路長について考察する。図７には、増幅セル１２Ａを進行波型増幅器に組み込んだ場合の１セルあたりの入力側伝送線路の線路長と入力インピーダンスＺｉｎとの関係を示している。この関係より、入力インピーダンスを小さくても４５Ω以上に設定したい場合でも、入力側伝送線路の線路長を約１８０μｍ程度に短縮化することができる。従って、６セルの進行波型増幅器においては、伝送線路の線路長が１．０８ｍｍでインピーダンス整合させることができ、比較例に比較して５１．４％の長さで実現することができる。その結果、全体の伝送線路の占めるレイアウト面積も０．２９４［ｍｍ２］から０．１５１［ｍｍ２］に低減できる。
【００６４】
図８及び図９を参照して、第一実施形態に係る進行波型増幅器のシミュレーション結果を示す。図８は、進行波型増幅器の差動利得の周波数特性を示すグラフであり、図９は、進行波型増幅器の差動入力信号に係る反射係数Ｓｄｄ１１の周波数特性を示すグラフである。図８及び図９において、曲線Ｇ１１，Ｇ２１は、本実施形態の６セルの進行波型増幅器であって、キャパシタＣａ１，Ｃａ２の容量値Ｃｆ＝２０ｆＦ、抵抗Ｒ３，Ｒ４の抵抗値が５０Ω、１セルあたりの伝送路の線路長が１８０μｍの場合の特性を示し、曲線Ｇ１２，Ｇ２２は、１セルあたりの伝送路の線路長が３５０μｍの比較例の進行波型増幅器の特性を示し、曲線Ｇ１３，Ｇ２３は、１セルあたりの伝送路の線路長が１８０μｍの比較例の進行波型増幅器の特性を示している。この結果から、１セルあたりの伝送路の線路長１８０μｍにおける周波数２０ＧＨｚの差動利得で比較すると、比較例における３．５ｄＢの損失が本実施形態では０．８ｄＢ程度にまで低減され、１セルあたりの伝送路の線路長３５０μｍの比較例と同等の損失量に低減できていることがわかる。また、２０ＧＨｚまでの差動反射を比較すると、１セルあたりの伝送路の線路長が１８０μｍの場合、比較例が−８ｄＢに対して本実施形態では−１０ｄＢにまで低減できている。このように、本実施形態の回路では周波数特性を維持しながら進行波型増幅器のレイアウト面積を半減することが可能である。
【００６５】
以上説明した本実施形態の進行波型増幅器１０Ａによれば、入力側伝送線路Ｌｉｎ１１〜１４，Ｌｉｎ２１〜２４のそれぞれを伝送された２つの相補入力信号が増幅セル１２ａ〜１２ｄによって増幅されることによって、増幅セル１２ａ〜１２ｄにおいて２つの相補出力信号が生成され、これらの２つの相補出力信号のそれぞれが出力側伝送線路Ｌｏｕｔ１１〜１４，Ｌｏｕｔ２１〜２４を伝送されて出力される。ここで、増幅セル１２ａ〜１２ｄを構成するトランジスタＴｒ１，Ｔｒ２においては、一方のトランジスタの相補入力信号の入力用のベース端子と他方のトランジスタの相補出力信号の出力用のコレクタ端子との間に、キャパシタＣａ１と抵抗Ｒ３とを含む直列回路ＳＣ１が接続されており、他方のトランジスタの相補入力信号の入力用のベース端子と一方のトランジスタの相補出力信号の出力用のコレクタ端子との間に、キャパシタＣａ２と抵抗Ｒ４とを含む直列回路ＳＣ２が接続されている。これにより、増幅セル１２ａ〜１２ｄの利得を保ちつつ増幅セル１２ａ〜１２ｄの入力容量を小さくすることができる。その結果、入力側伝送線路Ｌｉｎ１１〜１４，Ｌｉｎ２１〜２４の長さを短くしながら、高周波信号の損失および反射を低減することができ、優れた高周波特性を有する小型化された駆動回路を実現できる。
［第二実施形態］
【００６６】
次に、第二実施形態に係る増幅セルの構成について説明する。図１０は、第二実施形態に係る増幅セル１２Ｂの構成を示している。この増幅セル１２Ｂの第一実施形態との相違点は、入力端子Ｉｎ１，Ｉｎ２とトランジスタＴｒ１，Ｔｒ２のベース端子との間に、それぞれ、エミッタフォロア回路が備えられている点である。詳細には、入力端子Ｉｎ１とトランジスタＴｒ１との間には、トランジスタＴｒ３と抵抗Ｒ５によって構成されるエミッタフォロア回路（第１のエミッタフォロア回路）が設けられている。つまり、入力端子Ｉｎ１とトランジスタＴｒ１のベース端子とがエミッタフォロア回路を介して接続されている。トランジスタＴｒ３のベース端子に入力端子Ｉｎ１が接続され、トランジスタＴｒ３のコレクタ端子は電源線Ｖｃｃ２に接続され、トランジスタＴｒ３のエミッタ端子は抵抗Ｒ５を介してグランド（ＧＮＤ）に接続されている。また、入力端子Ｉｎ２とトランジスタＴｒ２との間には、トランジスタＴｒ４と抵抗Ｒ６によって構成されるエミッタフォロア回路（第２のエミッタフォロア回路）が設けられている。つまり、入力端子Ｉｎ２とトランジスタＴｒ２のベース端子とがエミッタフォロア回路を介して接続されている。トランジスタＴｒ４のベース端子に入力端子Ｉｎ２が接続され、トランジスタＴｒ４のコレクタ端子は電源線Ｖｃｃ２に接続され、トランジスタＴｒ４のエミッタ端子は抵抗Ｒ６を介してグランド（ＧＮＤ）に接続されている。上記構成では、第一実施形態と異なり、直列回路ＳＣ１の他端が、入力端子Ｉｎ１に代えてトランジスタＴｒ１のベース端子に接続され、直列回路ＳＣ２の他端が、入力端子Ｉｎ２に代えてトランジスタＴｒ２のベース端子に接続されることになる。このような第二実施形態においても、エミッタフォロワ回路のインピーダンス変換作用によってエミッタフォロワ回路がトランジスタＴｒ１、Ｔｒ２を駆動するための出力インピーダンスをエミッタフォロワ回路の入力インピーダンスよりも小さくできることによって、増幅セル１２Ｂの入力容量が低減できる結果、伝送線路の線路長を短縮化できる。加えて、入力信号の損失をさらに低減することができ、優れた高周波特性を有する駆動回路を容易に実現できる。増幅セル１２Ｂの入力端子Ｉｎ１の入力容量及び入力端子Ｉｎ２の入力容量は、入力端子Ｉｎ１，Ｉｎ２のそれぞれに接続されているエミッタフォロワ回路の入力容量にほぼ等しい。上述したように、増幅セル１２Ｂの入力容量は、増幅セル１２Ａの入力容量よりも小さくすることができる。
［第三実施形態］
【００６７】
次に、第三実施形態に係る増幅セルの構成について説明する。図１１は、第三実施形態に係る増幅セル１２Ｃの構成を示している。この増幅セル１２Ｃの第二実施形態との相違点は、直列回路ＳＣ１，ＳＣ２が、出力端子Ｏｕｔ１、Ｏｕｔ２とエミッタフォロア回路の入力との間に接続されている点である。すなわち、直列回路ＳＣ１は、トランジスタＴｒ２のコレクタ端子と、トランジスタＴｒ３のベース端子との間に接続されており、直列回路ＳＣ２は、トランジスタＴｒ１のコレクタ端子と、トランジスタＴｒ４のベース端子との間に接続されている。このような第三実施形態においても、入力容量が低減できる結果、伝送線路の線路長を短縮化できる。
【００６８】
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【符号の説明】
【００６９】
１０，１０Ａ…進行波型増幅器（駆動回路）、Ｌｉｎ１１〜Ｌｉｎ１４…入力側伝送線路（第１の入力側伝送線路）、Ｌｉｎ２１〜Ｌｉｎ２４…入力側伝送線路（第２の入力側伝送線路）、Ｌｏｕｔ１１〜Ｌｏｕｔ１４…出力側伝送線路（第１の出力側伝送線路）、Ｌｏｕｔ２１〜Ｌｏｕｔ２４…出力側伝送線路（第２の出力側伝送線路）、１２ａ〜１２ｄ，１２Ａ〜１２Ｃ…増幅セル（差動増幅回路）、ＳＣ１…直列回路（第１の直列回路）、ＳＣ２…直列回路（第２の直列回路）、Ｃａ１，Ｃａ２…キャパシタ（第１及び第２のキャパシタ）、Ｔｒ１，Ｔｒ２…トランジスタ（第１及び第２のトランジスタ）、Ｒ１，Ｒ２…抵抗（第１及び第２の抵抗素子）、Ｒ３，Ｒ４…抵抗（第1及び第２の帰還抵抗素子）、Ｉ２…電流源、Ｉｎ１，Ｉｎ２…入力端子（第１及び第２の入力端子）、Ｏｕｔ１，Ｏｕｔ２…出力端子。
【図１】
2018170705.tif 000003
【図２】
2018170705.tif 000004
【図３】
2018170705.tif 000005
【図４】
2018170705.tif 000006
【図５】
2018170705.tif 000007
【図６】
2018170705.tif 000008
【図７】
2018170705.tif 000009
【図８】
2018170705.tif 000010
【図９】
2018170705.tif 000011
【図１０】
2018170705.tif 000012
【図１１】
2018170705.tif 000013
【図１２】
2018170705.tif 000014
【図１３】
2018170705.tif 000015
【図１４】
2018170705.tif 000016