(57)【要約】【課題】貫通電極部分の寄生容量低減が可能な半導体装置及びその製造方法を提供する。【解決手段】第２チップは、第１チップの第１配線層側に積層されている。第２チップは、第１配線層に対向した第２回路面と、第２回路面の反対側の第２裏面とを有する第２半導体層と、第２回路面に設けられ第１チップの第１配線層と接続された第２配線層と、第２半導体層を貫通して設けられ、第２配線層に接続された第２貫通電極と、を有する。第３チップは、第２チップの第２裏面側に積層されている。第３チップは、第３回路面と、第２チップに対向した第３裏面とを有する第３半導体層と、第３回路面に設けられた第３配線層と、第３半導体層を貫通して設けられ、第３配線層に接続されるとともに第２チップの第２貫通電極に接続された第３貫通電極とを有する。第１チップと第２チップとの距離は、第２チップと第３チップとの距離よりも短い。【選択図】図１
2018037687.tif 000002
【特許請求の範囲】
【請求項１】
第１回路面と、前記第１回路面の反対側の第１裏面とを有する第１半導体層と、前記第１回路面に設けられた第１配線層と、前記第１裏面に設けられた第１裏面電極と、前記第１半導体層を貫通して設けられ、前記第１配線層と前記第１裏面電極に接続された第１貫通電極と、前記第１配線層の前記第１回路面とは反対の面に向かって前記第１配線層に接続され銅を主成分とする第１接合金属を有する第１チップと、
前記第１チップの前記第１配線層側に積層された第２チップであって、前記第１配線層に対向した第２回路面と、前記第２回路面の反対側の第２裏面とを有する第２半導体層と、前記第２回路面に設けられ、前記第１チップの前記第１配線層と接続された第２配線層と、前記第２裏面に設けられた第２裏面電極と、前記第２半導体層を貫通して設けられ、前記第２配線層と前記第２裏面電極に接続された第２貫通電極と、前記第２配線層の前記第２回路面とは反対の面に向かって前記第２配線層に接続された銅を主成分とし前記第１接合金属と接合されている第２接合金属と、を有する第２チップと、
前記第２チップの前記第２裏面側に積層された第３チップであって、第３回路面と、前記第３回路面の反対側に位置し、前記第２チップに対向した第３裏面とを有する第３半導体層と、前記第３回路面に設けられた第３配線層と、前記第３裏面に設けられた第３裏面電極と、前記第３半導体層を貫通して設けられ、前記第３配線層と前記第３裏面電極に接続されるとともに、前記第２チップの前記第２貫通電極と接続された第３貫通電極と、前記第３配線層の前記第３回路面とは反対の面に向かって前記第３配線層に接続され銅を主成分とする第３接合金属を有する第３チップと、
前記第２裏面電極と前記第３裏面電極の間に設けられ前記第２裏面電極と前記第３裏面電極とに接続された第１のはんだと、
を備え、前記第１チップと前記第２チップとの距離は、前記第２チップと前記第３チップとの距離よりも短い半導体装置。
【請求項２】
前記第３チップの前記第３配線層側に積層された第４チップであって、前記第３配線層に対向した第４回路面と、前記第４回路面の反対側の第４裏面とを有する第４半導体層と、前記第４回路面に設けられ、前記第３チップの前記第３配線層と接続された第４配線層と、前記第４裏面に設けられた第４裏面電極と、前記第４半導体層を貫通して設けられ、前記第４配線層と前記第４裏面電極に接続された第４貫通電極と、前記第４配線層の前記第４回路面とは反対の面に向かって前記第４配線層に接続された銅を主成分とし前記第３接合金属と接合されている第４接合金属と、を有する第４チップと、
前記第４チップの前記第４裏面側に積層された第５チップであって、第５回路面と、前記第５回路面の反対側に位置し、前記第４チップに対向した第５裏面とを有する第５半導体層と、前記第５回路面に設けられた第５配線層と、前記第５裏面に設けられた第５裏面電極と、前記第５半導体層を貫通して設けられ、前記第５配線層と前記第５裏面電極に接続されるとともに、前記第４チップの前記第４貫通電極と接続された第５貫通電極と、前記第５配線層の前記第５回路面とは反対の面に向かって前記第５配線層に接続され銅を主成分とする第５接合金属を有する第５チップと、
前記第４裏面電極と前記第５裏面電極の間に設けられ前記第４裏面電極と前記第５裏面電極とに接続された第２のはんだと、
をさらに備え、前記第３チップと前記第４チップとの距離は、前記第４チップと前記第５チップとの距離よりも短く、前記第２チップと前記第３チップとの距離よりも短い請求項１に記載の半導体装置。
【請求項３】
前記第１チップの前記第１裏面側に設けられ、前記第１貫通電極に接続され、前記第１チップ、前記第２チップおよび前記第３チップを制御するロジックチップをさらに備えた請求項１または２に記載の半導体装置。
【請求項４】
前記第１チップと前記第２チップとの積層体は、連続した側面を有する直方体形状であり、前記第３チップと前記第４チップとの積層体は、連続した側面を有する直方体形状である請求項２に記載の半導体装置。
【請求項５】
前記第２チップと前記第３チップとの間に充填された第１の樹脂と、前記第４チップと前記第５チップとの間に充填された第２の樹脂と、をさらに備え、
前記第１チップは、前記第１配線層の前記第１回路面とは反対側の面に設けられた第１の樹脂層をさらに備え、
前記第１接合金属は、前記第１の樹脂層を貫通して設けられ、
前記第２チップは、前記第２配線層の前記第２回路面とは反対側の面に設けられた第２の樹脂層をさらに備え、
前記第２接合金属は、前記第２の樹脂層を貫通して設けられ、
前記第３チップは、前記第３配線層の前記第３回路面とは反対側の面に設けられた第３の樹脂層をさらに備え、
前記第３接合金属は、前記第３の樹脂層を貫通して設けられ、
前記第４チップは、前記第４配線層の前記第４回路面とは反対側の面に設けられた第４の樹脂層をさらに備え、
前記第４接合金属は、前記第４の樹脂層を貫通して設けられ、
前記第５チップは、前記第５配線層の前記第５回路面とは反対側の面に設けられた第５の樹脂層をさらに備え、
前記第５接合金属は、前記第５の樹脂層を貫通して設けられ、
前記第１乃至第５の樹脂層のフィラー含有量は、前記第１または第２の樹脂のフィラー含有量よりも少ない請求項２に記載の半導体装置。
【請求項６】
前記第１チップの前記第１裏面に設けられた再配線層と、
前記再配線層を介して前記第１チップの第１配線層と接続された実装基板と、をさらに備え
前記再配線層はバンプを介して前記実装基板に接続されている請求項１〜５のいずれか１つに記載の半導体装置。
【請求項７】
前記実装基板のバンプ形成面と反対側の面に、前記第１チップと対向する位置よりも外側に設けられている外部端子を、さらに有する請求項６に記載の半導体装置。
【請求項８】
第１回路面と前記第１回路面の反対側の第１裏面とを有する第１基板と、前記第１回路面に設けられた第１配線層と、前記第１配線層上に設けられ、前記第１配線層と接続された銅を主成分とする第１接合金属と、を有する第１ウェーハの前記第１回路面と、
第２回路面と前記第２回路面の反対側の第２裏面とを有する第２基板と、前記第２回路面に設けられた第２配線層と、前記第２配線層上に設けられ、前記第２配線層と接続された銅を主成分とする第２接合金属と、を有する第２ウェーハの前記第２回路面と、
を対向させ、前記第１接合金属と前記第２接合金属どうしを加圧及び加熱下で接合させて、前記第１ウェーハと前記第２ウェーハとを貼り合わせ、
前記第１ウェーハと前記第２ウェーハとが貼り合わされた状態で、前記第１基板を前記第１裏面側から研削し、
前記研削により薄化された前記第１基板に、前記第１基板を貫通して前記第１配線層に達する第１貫通電極を形成し、
前記第１裏面に前記第１貫通電極と接続した第１裏面電極を形成し、
前記第１裏面側に支持体を貼り付けた状態で、前記第２基板を前記第２裏面側から研削し、
前記研削により薄化された前記第２基板に、前記第２基板を貫通して前記第２配線層に達する第２貫通電極を形成し、
前記第２裏面に前記第２貫通電極と接続した第２裏面電極を形成し、
前記第２裏面電極にはんだを形成し、
前記第２裏面電極を形成した後、前記支持体を除去、および前記第１ウェーハと前記第２ウェーハとの接合体を複数のチップに個片化し、
前記個片化された複数のチップのうち第１のチップの前記第１ウェーハの前記第１裏面と前記個片化された複数のチップのうち第２のチップの前記第２ウェーハの前記第２裏面が対向するように前記第１チップを前記第２チップへ前記はんだを介して積層する
半導体装置の製造方法であって、
前記第１のチップの前記第１基板と前記第１のチップの前記第２基板との距離は、前記第１のチップの前記第２基板と前記第２のチップの前記第１基板との距離よりも短い半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ＴＳＶ（Through-Silicon Via）を使った構造において、チップの積層数が多くなるなどＴＳＶの数が増えると、ＴＳＶとシリコン基板との間の寄生容量の増大をまねく。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第７１１９４２８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、貫通電極部分の寄生容量低減が可能な半導体装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００５】
実施形態によれば、半導体装置は、第１チップと、第２チップと、第３チップと、を備えている。前記第１チップは、第１回路面と、前記第１回路面の反対側の第１裏面とを有する第１半導体層と、前記第１回路面に設けられた第１配線層と、前記第１裏面に設けられた第１裏面電極と、前記第１半導体層を貫通して設けられ、前記第１配線層と前記第１裏面電極に接続された第１貫通電極と、前記第１配線層の前記第１回路面とは反対の面に向かって前記第１配線層に接続され銅を主成分とする第１接合金属を有する。前記第２チップは、前記第１チップの前記第１配線層側に積層されている。前記第２チップは、前記第１配線層に対向した第２回路面と、前記第２回路面の反対側の第２裏面とを有する第２半導体層と、前記第２回路面に設けられ、前記第１チップの前記第１配線層と接続された第２配線層と、前記第２裏面に設けられた第２裏面電極と、前記第２半導体層を貫通して設けられ、前記第２配線層と前記第２裏面電極に接続された第２貫通電極と、前記第２配線層の前記第２回路面とは反対の面に向かって前記第２配線層に接続された銅を主成分とし前記第１接合金属と接合されている第２接合金属と、を有する。前記第３チップは、前記第２チップの前記第２裏面側に積層されている。前記第３チップは、第３回路面と、前記第３回路面の反対側に位置し、前記第２チップに対向した第３裏面とを有する第３半導体層と、前記第３回路面に設けられた第３配線層と、前記第３裏面に設けられた第３裏面電極と、前記第３半導体層を貫通して設けられ、前記第３配線層と前記第３裏面電極に接続されるとともに、前記第２チップの前記第２貫通電極と接続された第３貫通電極と、前記第３配線層の前記第３回路面とは反対の面に向かって前記第３配線層に接続され銅を主成分とする第３接合金属を有する。前記第１のはんだは、前記第２裏面電極と前記第３裏面電極の間に設けられ前記第２裏面電極と前記第３裏面電極とに接続される。前記第１チップと前記第２チップとの距離は、前記第２チップと前記第３チップとの距離よりも短い。
【図面の簡単な説明】
【０００６】
【図１】実施形態の半導体装置の模式断面図。
【図２】実施形態の半導体装置の模式断面図。
【図３】実施形態の半導体装置の模式断面図。
【図４】実施形態の半導体装置の製造方法を示す模式断面図。
【図５】実施形態の半導体装置の製造方法を示す模式断面図。
【図６】実施形態の半導体装置の製造方法を示す模式断面図。
【図７】実施形態の半導体装置の製造方法を示す模式断面図。
【図８】実施形態の半導体装置の製造方法を示す模式断面図。
【図９】実施形態の半導体装置の製造方法を示す模式断面図。
【図１０】実施形態の半導体装置における複数のチップの接続関係を示す模式図。
【図１１】実施形態の半導体装置の模式断面図。
【発明を実施するための形態】
【０００７】
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
【０００８】
図１（ａ）は、実施形態の半導体装置の模式断面図である。
【０００９】
実施形態の半導体装置は、複数の半導体チップ（以下、単にチップともいう）１１の積層体が、実装基板（インターポーザ）５１上に実装され、封止樹脂８０に覆われている。
【００１０】
図１（ａ）には、例えば８個のチップ１１が積層された構造を例示するが、チップ１１の積層数は任意である。複数のチップ１１は、厚さ、平面サイズ、厚み方向の層構造および材料などが同じ、例えばメモリチップである。
【００１１】
実施形態によれば、２つのチップ１１が回路面１２ａどうしをフェイストゥフェイスで対向させてボンディングされた構成の２チップ積層体１０が複数積層されている。
【００１２】
２チップ積層体１０における１対のチップ１１は、後述するようにウェーハトゥウェーハボンディングにより接合される。複数の２チップ積層体１０どうしは、バンプ接続している。
【００１３】
図１（ｂ）は、図１におけるＡ部の拡大模式断面図であり、２チップ積層体１０の部分断面を表す。
【００１４】
それぞれのチップ１１は、半導体層１２と、配線層１３と、貫通電極１８と、接合金属（または中間電極）２１とを有する。
【００１５】
半導体層１２には、例えばシリコン基板を用いる。あるいは、半導体層１２には、ＳＯＩ（Silicon On Insulator）構造におけるシリコン層を用いる。また、半導体層１２には、シリコン以外の例えばＳｉＣ、ＧａＮなどの層（基板）を用いてもよい。以下の説明では、半導体層１２をシリコン基板として説明する。
【００１６】
シリコン基板１２は、回路面１２ａとその反対側の裏面１２ｂとを有する。ここでの裏面１２ｂとは、回路面１２ａに対する裏面を表す。
【００１７】
回路面１２ａには、図示しないトランジスタなどを含む半導体集積回路が形成されている。例えば、メモリチップの場合、回路面１２ａ上に電荷蓄積層、制御電極などが形成されている。
【００１８】
回路面１２ａ上には、半導体集積回路、制御電極と接続された配線層１３が設けられている。図には、多層配線を例示するが、配線層１３は単層であってもよい。配線層１３と回路面１２ａとの間、配線層１３どうしの間、および最上層の配線層１３の上には、層間絶縁層１４が設けられている。
【００１９】
層間絶縁層１４は、例えば、酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、炭化窒化シリコン（ＳｉＣＮ）、酸化炭化シリコン（ＳｉＯＣ）の少なくともいずれかを含む。
【００２０】
配線層１３は、いわゆるオンチップ配線層であり、樹脂中に設けられた再配線層（RDL:Redistribution Layer）とは異なる。
【００２１】
層間絶縁層１４の表面上には、樹脂層１５が設けられている。樹脂層１５には、例えばベンゾシクロブテン（ＢＣＢ）樹脂を用いる。あるいは、樹脂層１５には、ポリイミド樹脂、またはエポキシ樹脂を用いる。
【００２２】
シリコン基板１２には貫通電極１８が設けられている。また、シリコン基板１２の裏面１２ｂには、裏面電極１９が設けられている。貫通電極１８は、裏面電極１９が形成された位置でシリコン基板１２を貫通し、裏面電極１９と配線層１３とを接続している。貫通電極１８は、例えば、銅を主成分として含む金属を用いる。
【００２３】
貫通電極１８とシリコン基板１２との間には、貫通電極１８とシリコン基板１２との直接的な導通を防ぐ絶縁膜１７が設けられている。絶縁膜１７には、例えば、シリコン酸化膜、シリコン窒化膜、またはシリコン酸窒化膜を用いる。
【００２４】
樹脂層１５には、接合金属（または中間電極）２１が埋め込まれている。接合金属２１は、樹脂層１５、および層間絶縁層１４の一部を貫通して、配線層１３に接続している。接合金属２１には、例えば銅を主成分として含む金属を用いる。
【００２５】
以上説明した構造を有するチップ１１どうしが回路面１２ａ（配線層１３）側を対向させて接合され、２チップ積層体１０が形成されている。
【００２６】
互いのチップ１１の接合金属２１どうしが接合され、且つ樹脂層１５どうしが接合（接着）されている。
【００２７】
図１（ａ）において、例えば最下層の２チップ積層体１０における上側のチップ１１の裏面電極１９と、その上の２チップ積層体１０における下側のチップ１１の裏面電極１９との間にはバンプ３１が設けられている。バンプ３１は、例えば、はんだボール、または金属バンプであり、上下のチップ１１の裏面電極１９どうしを接続している。すなわち、複数の２チップ積層体１０どうしはバンプ接続されている。
【００２８】
図１（ａ）において、最下層の２チップ積層体１０における下側のチップ１１の裏面１２ｂには、再配線層４１が設けられている。最下層のチップ１１の裏面電極１９は、再配線層４１と接続されている。再配線層４１は、樹脂中に設けられ、チップ１１の配線層（オンチップ配線層）１３と、実装基板５１の配線層との接続を担う。
【００２９】
再配線層４１の下面にはバンプ（例えば、はんだボール、金属バンプ）３２が設けられ、そのバンプ３２を介して複数のチップ１１を含む積層体は、実装基板５１上にマウントされている。実装基板５１の裏面には、外部端子（例えば、はんだボール、金属バンプ）５２が設けられている。
【００３０】
実装基板５１上の積層体は、封止樹脂８０で覆われている。また、樹脂８５が、２チップ積層体１０と２チップ積層体１０との間に充填されている。すなわち、バンプ３１の接合部は樹脂８５で覆われ保護されている。
【００３１】
２チップ積層体１０における回路面１２ａどうしを対向させて接合された２つのチップ１１間の樹脂層１５のフィラー含有量は、バンプ３１を介して接続された２つのチップ１１間の樹脂８５のフィラー含有量よりも少ない。あるいは、樹脂層１５はフィラーを含まない。ウェーハ同士の接合では、バンプを介した接合に比較してチップ間の距離が短く、樹脂の熱膨張による信頼性への影響が小さいため、熱膨張を抑制するフィラー量は樹脂８５よりも少なくてもよい（あるいはフィラーが無くてもよい）。
【００３２】
複数のチップ１１のそれぞれの半導体集積回路（メモリ素子も含む）は、配線層１３、接合金属２１、貫通電極１８、裏面電極１９、バンプ３１、再配線層４１、およびバンプ３２を介して、実装基板５１の配線層と電気的に接続されている。そして、実装基板５１の配線層は、外部端子５２を介して、外部回路と接続される。
【００３３】
複数のチップ１１は、メモリチップであり、図１０に示すように、共通のデータ入出力端子９０に対して並列接続（バス接続）される。
【００３４】
すなわち、貫通電極１８、接合金属２１およびバンプ３１によってチップ積層方向に形成される共通のデータバス９１に対して、複数のチップ１１のデータ入出力線が並列接続している。
【００３５】
図１１は、図１（ａ）に示す半導体装置から、複数のチップ１１（複数の２チップ積層体１０）の積層体を抽出した模式断面図である。
【００３６】
図１１に示すように、互いの回路面１２ａどうしを対向させて積層された２つのチップ１１の回路面間ピッチをａ、互いの裏面どうしを対向させて積層された２つのチップ１１の回路面間ピッチをｂとすると、ａ＜ｂであり、また、ピッチａとピッチｂが複数チップの積層方向に交互に周期的に繰り返されている。
【００３７】
次に、図４〜図９を参照して、２チップ積層体１０の製造方法について説明する。図４〜図９に示す工程はウェーハ状態で進められ、図４〜図９にはウェーハＷ１、Ｗ２の一部断面を示している。
【００３８】
まず、ウェーハプロセスで、シリコン基板１２上に、前述した要素を形成する。そして、２枚のウェーハＷ１、Ｗ２を回路面１２ａ側を対向させて貼り合わせる。
【００３９】
図４には、貼り合わせ前の第１ウェーハＷ１と第２ウェーハＷ２を示す。第１ウェーハＷ１と第２ウェーハＷ２は、構造は同じで、貼り合わせ面を挟んで各要素が鏡像対称になっている。
【００４０】
第１ウェーハＷ１と第２ウェーハＷ２は、互いの対応する接合金属２１の位置を合わせて、図５に示すように貼り合わされる。加圧及び加熱下で２枚のウェーハＷ１、Ｗ２は貼り合わされ、接合金属２１どうしが接合されるとともに、樹脂層１５どうしが接着（ウェーハボンディング）される。
【００４１】
ウェーハボンディング後、図６に示すように、第１ウェーハＷ１のシリコン基板１２を裏面１２ｂ側から研削して薄化する。第１ウェーハＷ１のシリコン基板１２が薄くなっても、第２ウェーハＷ２のシリコン基板１２が支持体となる。あるいは、第１ウェーハＷ１のシリコン基板１２を支持体にして、先に第２ウェーハＷ２のシリコン基板１２を研削して薄化してもよい。
【００４２】
研削前のシリコン基板１２は例えば７００μｍ以上であり、研削により、シリコン基板１２は、貫通電極を形成する場合は例えば３０〜５０μｍ程度に、貫通電極を形成しない場合は例えば１００〜５００μｍ程度に薄化される。
【００４３】
第１ウェーハＷ１のシリコン基板１２を薄化した後、図６に示すように、シリコン基板１２を貫通して第１ウェーハＷ１の配線層１３に達するビア１６を形成する。例えば、ＲＩＥ（Reactive Ion Etching）などのエッチングによりビア１６が形成される。
【００４４】
図７に示すように、ビア１６の内壁、およびビア１６周囲のシリコン基板１２の裏面１２ｂには絶縁膜１７が形成される。そして、絶縁膜１７を介してビア１６内に貫通電極１８が埋め込まれる。また、シリコン基板１２の裏面１２ｂには貫通電極１８と接続した裏面電極１９が形成される。裏面電極１９とシリコン基板１２の裏面１２ｂとの間にも絶縁膜１７が介在される。
【００４５】
次に、図８に示すように、貫通電極１８が形成された第１ウェーハＷ１のシリコン基板１２の裏面１２ｂ側に支持体１００を貼り付ける。図８において、図７と上下を逆にして第１ウェーハＷ１及び第２ウェーハＷ２を示している。
【００４６】
支持体１００は、例えばガラス基板などの剛体である。支持体１００は接着層１０１を介して第１ウェーハＷ１のシリコン基板１２に貼り付けられる。
【００４７】
支持体１００によって第１ウェーハＷ１および第２ウェーハＷ２が支持された状態で、第２ウェーハＷ２のシリコン基板１２を裏面１２ｂ側から研削して薄化する。
【００４８】
第２ウェーハＷ２のシリコン基板１２を薄化した後、第１ウェーハＷ１に対するプロセスと同様に、シリコン基板１２を貫通して第２ウェーハＷ２の配線層１３に達するビアを形成する。
【００４９】
そして、図９に示すように、第２ウェーハＷ２のビア１６の内壁、およびビア１６周囲のシリコン基板１２の裏面１２ｂに絶縁膜１７が形成される。そして、絶縁膜１７を介してビア１６内に貫通電極１８が埋め込まれる。また、シリコン基板１２の裏面１２ｂには貫通電極１８と接続した裏面電極１９が形成される。裏面電極１９とシリコン基板１２の裏面１２ｂとの間にも絶縁膜１７が介在される。また、必要に応じて、裏面電極１９上にバンプ３１が形成される。
【００５０】
その後、第１ウェーハＷ１および第２ウェーハＷ２の接合体をダイシングし、支持体１００を除去（剥離）することで、個片化された２チップ積層体１０が得られる。
【００５１】
例えば、支持体１００がダイシングテープに貼り付けられた状態で、第２ウェーハＷ２および第１ウェーハＷ１がダイシングされる。あるいは、支持体１００を剥離してから第１ウェーハＷ１および第２ウェーハＷ２をダイシングしてもよい。
【００５２】
実施形態の２チップ積層体１０は、個片化した２チップのチップトゥチップボンディングではなく、ウェーハトゥウェーハボンディングの後のダイシングにより得られる。したがって、２チップ積層体１０は、連続した側面を有する直方体形状に形成される。
【００５３】
個片化された複数の２チップ積層体１０は、図１（ａ）に示すように、実装基板５１上に積層され、複数の２チップ積層体１０どうしの間には樹脂８５が充填される。あるいは、複数の２チップ積層体１０を、樹脂フィルムを介して貼り合わせて積層してもよい。
【００５４】
また、図２（ａ）、図２（ｂ）、図３（ａ）に示すように、２チップ積層体１０に対して、１つのチップ１１がバンプ３１を介して積層された構造でもよい。
【００５５】
ＴＳＶ（Through-Silicon Via）構造において、基板を薄くすれば貫通電極の表面積が小さくなり、絶縁膜を挟んで対向する貫通電極と基板との間の寄生容量を低減できる。しかしながら、基板が薄くなると、チップどうしのボンディング、チップと実装基板とのボンディングなどの組み立てプロセスにおいてハンドリングが困難になる問題が生じる。
【００５６】
そこで、以上説明した実施形態によれば、２枚のウェーハＷ１、Ｗ２を回路面１２ａ側を対向させてウェーハトゥウェーハボンディングした後、一方のウェーハＷ２のシリコン基板１２を支持体として、他方のウェーハＷ１のシリコン基板１２を薄化して貫通電極１８を形成する。その後、一方のウェーハＷ１のシリコン基板１２側に支持体（剛体）１００を貼り付けた後、他方のウェーハＷ２のシリコン基板１２を薄化して、ウェーハＷ２にも貫通電極１８を形成する。
【００５７】
そのため、ハンドリングの困難性をきたすことなく、２チップ積層体１０のそれぞれの基板１２を薄化した上でＴＳＶ構造を形成することができる。参照例として、チップトゥチップで２チップを積層した構造に比べて、実施形態の２チップ積層体１０によれば基板１２の厚さを約１／２にすることができる。
【００５８】
したがって、絶縁膜１７を挟んでシリコン基板１２に対向する貫通電極１８の表面積を参照例に比べて約１／２にすることが可能となり、貫通電極１８と基板１２間の寄生容量を約１／２に低減することができる。
【００５９】
特に、記憶容量の大容量化にともないチップ１１の積層数が増大すると、ＴＳＶの数も増え、その寄生容量の影響も大きくなる傾向にあるが、実施形態によれば、基板１２の薄化によりＴＳＶの寄生容量を低減することで、結果として消費電力の低減を図れる。
【００６０】
また、２チップ積層体１０は、接合面を挟んで断面構造が鏡像対称にある同じチップ１１どうしがボンディングされた構造であるため、それぞれのチップ１１に発生する反りが相殺されて、２チップ積層体１０としては反りの小さいものが得られる。
【００６１】
図１（ａ）には、例えば、４組の２チップ積層体１０の積層構造を例示したが、２組または３組の２チップ積層体１０の積層構造でもよく、また、５組以上の２チップ積層体１０を積層させてもよい。
【００６２】
また、図２（ａ）に示すように、再配線層４１を上に向けて複数チップ１１の積層体を実装基板５１にボンディングし、最上層の再配線層４１と、実装基板５１とをワイヤ６１によってボンディングしてもよい。
【００６３】
また、図２（ｂ）に示すように、実装基板５１を用いずに、複数のチップ１１の積層体を再配線層４１を介して直接外部端子５２に接続させてもよい。
【００６４】
また、図３（ａ）に示すように、最下層のチップ１１の下の再配線層４１の下にロジックチップ７１を搭載してもよい。ロジックチップ７１はバンプ（例えば、はんだボール、金属バンプ）７２を介して再配線層４１に接合している。ロジックチップ７１は、再配線層４１を介して、例えば最下層のチップ１１（貫通電極、配線層）に電気的に接続している。
【００６５】
ロジックチップ７１は、各メモリチップ１１を制御するＩＦ（interface）／コントローラチップである。
【００６６】
また、図３（ｂ）に示すように、貫通電極１８がないチップ１１と、貫通電極１８を持つチップ１１とが接合金属２１及び樹脂層１５を介して接合された２チップ積層体１０’が含まれていてもよい。
【００６７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６８】
１０…２チップ積層体、１１…チップ、１２…シリコン基板、１２ａ…回路面、１２ｂ…裏面、１３…配線層、１５…樹脂層、１６…ビア、１７…絶縁膜、１８…貫通電極、１９…裏面電極、２１…接合金属、３１…バンプ、５１…実装基板、７１…ロジックチップ、８０…樹脂、１００…支持体
【図１】
2018037687.tif 000003
【図２】
2018037687.tif 000004
【図３】
2018037687.tif 000005
【図４】
2018037687.tif 000006
【図５】
2018037687.tif 000007
【図６】
2018037687.tif 000008
【図７】
2018037687.tif 000009
【図８】
2018037687.tif 000010
【図９】
2018037687.tif 000011
【図１０】
2018037687.tif 000012
【図１１】
2018037687.tif 000013