(57)【要約】【課題】小規模な回路構成で、アナログ信号とデジタル信号とを混在させて一つの端子から出力することができる信号処理回路を提供する。【解決手段】アナログ信号１０１、１０２が入力されるアナログ入力端子Ｔｉｎ１、Ｔｉｎ２と、デジタル信号１０３が入力されるデジタル入力端子Ｔｉｎ３とを有する信号処理回路１であって、アナログ入力端子Ｔｉｎ１、Ｔｉｎ２から入力されたアナログ信号１０１、１０２のいずれかをパルス幅変調してＰＷＭ信号１０６に変換するＰＷＭ信号変換部５と、デジタル入力端子Ｔｉｎ３から入力され、シリアルに変換されたデジタル信号１０７、もしくはＰＷＭ信号変換部５によって変換されたＰＷＭ信号１０６のいずれかを出力信号として選択して一つの出力端子Ｔｏｕｔから出力させる出力信号選択部であるマルチプレクサ３２とを備えている。【選択図】図１
2018037931.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号が入力されるアナログ入力端子と、デジタル信号が入力されるデジタル入力端子とを有する信号処理回路であって、
前記アナログ入力端子から入力された前記アナログ信号をパルス幅変調してＰＷＭ信号に変換するＰＷＭ信号変換部と、
前記デジタル入力端子から入力された前記デジタル信号、もしくは前記ＰＷＭ信号変換部によって変換された前記ＰＷＭ信号のいずれかを出力信号として選択して一つの出力端子から出力させる出力信号選択部とを具備することを特徴とする信号処理回路。
【請求項２】
後続して出力する前記出力信号の入力元を通知する入力通知信号を生成する入力通知信号生成部を具備し、
前記出力信号選択部は、前記入力通知信号生成部によって生成された前記入力通知信号を前記出力信号として選択した後、前記デジタル信号もしくは前記ＰＷＭ信号のいずれかを出力信号として選択することを特徴とする請求項１記載の信号処理回路。
【請求項３】
前記出力信号として出力する信号を選択する出力選択信号を生成する選択信号生成部を具備し、
前記入力通知信号生成部は、前記出力選択信号に基づいて前記入力通知信号を生成すると共に、前記入力通知信号の出力を指示する入力通知選択信号を生成し、
前記出力信号選択部は、前記出力選択信号及び前記入力通知選択信号に基づいて、前記デジタル信号、前記ＰＷＭ信号もしくは前記入力通知信号のいずれかを前記出力信号として選択することを特徴とする請求項２記載の信号処理回路。
【請求項４】
前記選択信号生成部は、設定された順序及び間隔で前記出力信号として出力する信号を切り換える前記出力選択信号を生成することを特徴とする請求項３記載の信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号とデジタル信号とを混在させて一つの端子から出力する信号処理回路に関する。
【背景技術】
【０００２】
外部から入力したアナログ信号をデジタル信号に変換し、その変換後のデジタル信号と、外部から直接入力したデジタル信号とを、ビット数ｍを１フレームとする信号形式で外部へ順次出力する信号処理回路が提案されている（例えば、特許文献１参照）。特許文献１において、シリアル出力とした場合には、デジタル信号に変換したアナログ信号と、直接入力されたデジタル信号とを混在させて一つの端子から出力することが可能となり、各種入力信号を効率よくＣＰＵ（中央処理部）に取り込むことができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭６２−２９６２０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来技術では、アナログ信号をビット数ｎのデジタル信号に変換するために、Ａ／Ｄコンバータ及びバッファ回路を用いる必要があり、回路規模が大きくなるという問題点があった。
【０００５】
本発明の目的は、従来技術の上記課題を解決し、小規模な回路構成で、アナログ信号とデジタル信号とを混在させて一つの端子から出力することができる信号処理回路を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の信号処理回路は、アナログ信号が入力されるアナログ入力端子と、デジタル信号が入力されるデジタル入力端子とを有する信号処理回路であって、前記アナログ入力端子から入力された前記アナログ信号をパルス幅変調してＰＷＭ信号に変換するＰＷＭ信号変換部と、前記デジタル入力端子から入力された前記デジタル信号、もしくは前記ＰＷＭ信号変換部によって変換された前記ＰＷＭ信号のいずれかを出力信号として選択して一つの出力端子から出力させる出力信号選択部とを具備することを特徴とする。
さらに、本発明の信号処理回路において、後続して出力する前記出力信号の入力元を通知する入力通知信号を生成する入力通知信号生成部を具備し、前記出力信号選択部は、前記入力通知信号生成部によって生成された前記入力通知信号を前記出力信号として選択した後、前記デジタル信号もしくは前記ＰＷＭ信号のいずれかを出力信号として選択しても良い。
さらに、本発明の信号処理回路において、前記出力信号として出力する信号を選択する出力選択信号を生成する選択信号生成部を具備し、前記入力通知信号生成部は、前記出力選択信号に基づいて前記入力通知信号を生成すると共に、前記入力通知信号の出力を指示する入力通知選択信号を生成し、前記出力信号選択部は、前記出力選択信号及び前記入力通知選択信号に基づいて、前記デジタル信号、前記ＰＷＭ信号もしくは前記入力通知信号のいずれかを前記出力信号として選択しても良い。
さらに、本発明の信号処理回路において、前記選択信号生成部は、設定された順序及び間隔で前記出力信号として出力する信号を切り換える前記出力選択信号を生成しても良い。
【発明の効果】
【０００７】
本発明によれば、アナログ入力端子から入力されたアナログ信号をＰＷＭ信号１０６としてデジタル信号とを混在させて一つの出力端子から出力することができ、小規模な回路構成で、アナログ信号とデジタル信号とを混在させて一つの出力端子Ｔｏｕｔから出力することができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】本発明に係る信号処理回路の第１の実施の形態の回路構成を示す回路構成図である。
【図２】図１に示す信号処理回路の各部の信号波形、及び動作波形を示す波形図である。
【図３】本発明に係る信号処理回路の第２の実施の形態の回路構成を示す回路構成図である。
【図４】図３に示す信号処理回路の各部の信号波形、及び動作波形を示す波形図である。
【図５】本発明に係る信号処理回路の第３の実施の形態の回路構成を示す回路構成図である。
【発明を実施するための形態】
【０００９】
次に、本発明の実施の形態を、図面を参照して具体的に説明する。
【００１０】
（第１の実施の形態）
第１の実施の形態の信号処理回路１は、図１を参照すると、検出回路１１、１２からアナログ入力端子Ｔｉｎ１、Ｔｉｎ２にそれぞれ入力されるアナログ信号１０１、１０２と、検出回路１３からデジタル入力端子Ｔｉｎ３に入力されるデジタル信号１０３とを混在させて一つの出力端子Ｔｏｕｔから出力する
【００１１】
検出回路１１、１２は、例えば、検出結果をアナログ信号として出力する各種センサーである。なお、本実施の形態の検出回路１１、１２は、図示しない磁石の動きに伴い変動磁界を検出する磁界検出回路であり、複数の磁界検出素子Ｓ１〜Ｓ４のブリッジ回路により構成されている。磁石が動くと、磁界検出素子Ｓ１〜Ｓ４の電気特性が変化し、検出回路１１、１２から磁界検出信号としてアナログ信号１０１、１０２が出力される。
【００１２】
検出回路１３は、例えば、検出結果をデジタル信号として出力する各種センサーである。なお、本実施の形態の検出回路１３は、４本の信号線によってパラレルのデジタル信号１０３を出力する。
【００１３】
信号処理回路１は、オペアンプ２１、２２と、マルチプレクサ３１、３２と、三角波生成部４と、ＰＷＭ信号変換部５と、デジタル信号入力部６と、出力シフトレジスタ７とを備えている。
【００１４】
オペアンプ２１、２２は、アナログ入力端子Ｔｉｎ１に入力されたアナログ信号１０１と、アナログ入力端子Ｔｉｎ２に入力されたアナログ信号１０２を所定の電圧増幅率で増幅してマルチプレクサ３１に送出する。
【００１５】
マルチプレクサ３１は、外部から入力されるアナログ入力選択信号１０４を受けて、アナログ信号１０１と、アナログ信号１０２とのいずれかを選択してＰＷＭ信号変換部５に送出する。本実施の形態おいて、マルチプレクサ３１は、アナログ入力選択信号１０４がハイレベルでアナログ信号１０１を選択し、アナログ入力選択信号１０４がローレベルでアナログ信号１０２を選択する。
【００１６】
ＰＷＭ信号変換部５は、マルチプレクサ３１によって選択されたアナログ信号１０１、１０２のいずれかと、三角波生成部４で生成された三角波１０５との高低を比較することで、ＰＷＭ（パルス幅変調）信号１０６に変換してマルチプレクサ３２に送出する。ＰＷＭ信号変換部５によって変換されるＰＷＭ信号１０６は、アナログ信号１０１、１０２が三角波１０５よりも低いとハイレベルに、アナログ信号１０１、１０２が三角波１０５よりも高いとローレベルになる。そして、アナログ信号１０１、１０２が三角波１０５の振幅の中心電圧である場合、ＰＷＭ信号変換部５において、５０％デューティのＰＷＭ信号１０６に変換される。
【００１７】
デジタル信号入力部６は、検出回路１３からパラレルのデジタル信号１０３を受け入れ、ノイズ除去等の処理を行った後、バス６１経由で出力シフトレジスタ７に出力する。
【００１８】
出力シフトレジスタ７は、並列入力直列出力形のシフトレジスタであり、デジタル入力端子Ｔｉｎ３に入力されたパラレルのデジタル信号１０３をシリアルのデジタル信号１０７に変換してマルチプレクサ３２に送出する。なお、デジタル信号入力部６において、外部からシリアルのデジタル信号１０７を受け入れ、デジタル信号入力部６からマルチプレクサ３２に直接送出するように構成しても良い。
【００１９】
マルチプレクサ３２は、外部から入力される出力選択信号１０８を受けて、ＰＷＭ信号１０６と、デジタル信号１０７とのいずれかを選択して出力端子Ｔｏｕｔから出力する。本実施の形態おいて、マルチプレクサ３１は、出力選択信号１０８がハイレベルでＰＷＭ信号１０６を選択し、出力選択信号１０８がローレベルでデジタル信号１０７を選択する。
【００２０】
次に、信号処理回路１の動作について図２を参照して詳細に説明する。
出力選択信号１０８がローレベルの場合（時刻ｔ１までの期間）、マルチプレクサ３２は、デジタル信号１０７を選択し、デジタル信号１０７を出力信号として出力端子Ｔｏｕｔから出力する。
【００２１】
時刻ｔ１で出力選択信号１０８がハイレベルに切り換わると、マルチプレクサ３２は、ＰＷＭ信号１０６を選択し、ＰＷＭ信号１０６を出力信号として出力端子Ｔｏｕｔから出力する。ここで、アナログ入力選択信号１０４がローレベルの場合（時刻ｔ２までの期間）、マルチプレクサ３１は、アナログ信号１０２を選択してＰＷＭ信号変換部５に送出する。従って、時刻ｔ１〜時刻ｔ２までの期間は、アナログ信号１０２をパルス幅変調したＰＷＭ信号１０６が出力端子Ｔｏｕｔから出力される。
【００２２】
時刻ｔ２でアナログ入力選択信号１０４がハイレベルに切り換わると、マルチプレクサ３１は、アナログ信号１０１を選択してＰＷＭ信号変換部５に送出する。これにより、時刻ｔ２からの期間は、アナログ信号１０１をパルス幅変調したＰＷＭ信号１０６が出力端子Ｔｏｕｔから出力される。
【００２３】
以上のように、第１の実施の形態によれば、アナログ信号１０１、１０２が入力されるアナログ入力端子Ｔｉｎ１、Ｔｉｎ２と、デジタル信号１０３が入力されるデジタル入力端子Ｔｉｎ３とを有する信号処理回路１であって、アナログ入力端子Ｔｉｎ１、Ｔｉｎ２から入力されたアナログ信号１０１、１０２のいずれかをパルス幅変調してＰＷＭ信号１０６に変換するＰＷＭ信号変換部５と、デジタル入力端子Ｔｉｎ３から入力され、シリアルに変換されたデジタル信号１０７、もしくはＰＷＭ信号変換部５によって変換されたＰＷＭ信号１０６のいずれかを出力信号として選択して一つの出力端子Ｔｏｕｔから出力させる出力信号選択部であるマルチプレクサ３２とを備えている。
この構成により、アナログ入力端子Ｔｉｎ１、Ｔｉｎ２から入力されたアナログ信号１０１、１０２をＰＷＭ信号１０６としてデジタル信号１０７とを混在させて一つの出力端子Ｔｏｕｔから出力することができ、アナログ信号をデジタル信号に変換する大規模な回路を用いることなく、小規模な回路構成で、アナログ信号とデジタル信号とを混在させて一つの出力端子Ｔｏｕｔから出力することができる。
【００２４】
（第２の実施の形態）
第２の実施の形態の信号処理回路１ａは、図３を参照すると、第１の実施の形態の信号処理回路１の構成に加えて、入力通知信号１０９と、入力通知選択信号１１０とを生成する入力通知信号生成部８を設けられている。そして、マルチプレクサ３２ａは、出力選択信号１０８と、入力通知選択信号１１０とを受けて、ＰＷＭ信号１０６と、デジタル信号１０７と、入力通知信号１０９とのいずれかを選択して出力端子Ｔｏｕｔから出力する。
【００２５】
マルチプレクサ３２ａは、入力通知選択信号１１０がハイレベルで入力通知信号１０９を選択して出力端子Ｔｏｕｔから出力し、入力通知選択信号１１０がローレベル且つ出力選択信号１０８がハイレベルでＰＷＭ信号１０６を選択して出力端子Ｔｏｕｔから出力し、入力通知選択信号１１０がローレベル且つ出力選択信号１０８がローレベルでデジタル信号１０７を選択して出力端子Ｔｏｕｔから出力する。
【００２６】
入力通知信号１０９は、後続して出力する出力信号の入力元である入力端子（アナログ入力端子Ｔｉｎ１、Ｔｉｎ２、デジタル入力端子Ｔｉｎ３のいずれか）を通知する信号である。入力通知信号生成部８には、アナログ入力選択信号１０４及び出力選択信号１０８が入力される。
【００２７】
図４の時刻ｔ１で出力選択信号１０８がローレベルからハイレベルに切り換わると、入力通知信号生成部８は、後続して出力する出力信号（アナログ入力選択信号１０４がローレベルなのでアナログ信号１０２をパルス幅変調したＰＷＭ信号１０６）の入力端子として、アナログ入力端子Ｔｉｎ２を特定する入力通知信号１０９（例えば、「0000100」）を生成すると共に、入力通知選択信号１１０を予め設定された入力通知期間ハイレベルにする。これにより、マルチプレクサ３２ａは、アナログ入力端子Ｔｉｎ２を特定する入力通知信号１０９を選択して出力端子Ｔｏｕｔから出力した後、入力通知選択信号１１０がローレベルになると、アナログ信号１０２をパルス幅変調したＰＷＭ信号１０６を選択して出力端子Ｔｏｕｔから出力する。
【００２８】
次に、時刻ｔ２でアナログ入力選択信号１０４がローレベルからハイレベルに切り換わると、入力通知信号生成部８は、後続して出力する出力信号（アナログ入力選択信号１０４がハイレベルなのでアナログ信号１０１をパルス幅変調したＰＷＭ信号１０６）の入力端子として、アナログ入力端子Ｔｉｎ１を特定する入力通知信号１０９（例えば、「0000101」）を生成すると共に、入力通知選択信号１１０を予め設定された入力通知期間ハイレベルにする。これにより、マルチプレクサ３２ａは、アナログ入力端子Ｔｉｎ１を特定する入力通知信号１０９を選択して出力端子Ｔｏｕｔから出力した後、入力通知選択信号１１０がローレベルになると、アナログ信号１０１をパルス幅変調したＰＷＭ信号１０６を選択して出力端子Ｔｏｕｔから出力する。
【００２９】
また、図４に図示されていないが出力選択信号１０８がハイレベルからローレベルに切り換わると、入力通知信号生成部８は、後続して出力する出力信号（デジタル信号１０７）の入力端子として、デジタル入力端子Ｔｉｎ３を特定する入力通知信号１０９（例えば、「0000110」）を生成すると共に、入力通知選択信号１１０を予め設定された入力通知期間ハイレベルにする。これにより、マルチプレクサ３２ａは、デジタル入力端子Ｔｉｎ３を特定する入力通知信号１０９を選択して出力端子Ｔｏｕｔから出力した後、入力通知選択信号１１０がローレベルになると、デジタル信号１０７を選択して出力端子Ｔｏｕｔから出力する。
【００３０】
以上のように、第２の実施の形態によれば、後続して出力する出力信号の入力元（アナログ入力端子Ｔｉｎ１、Ｔｉｎ２、デジタル入力端子Ｔｉｎ３のいずれか）を通知する入力通知信号１０９を生成する入力通知信号生成部８を具備し、マルチプレクサ３２は、入力通知信号生成部８によって生成された入力通知信号１０９を出力信号として選択した後、デジタル信号１０７もしくはＰＷＭ信号１０６のいずれかを出力信号として選択する。
この構成により、第１の実施の形態の効果に加え、出力端子Ｔｏｕｔから出力する出力信号によって、出力信号の入力元（アナログ入力端子Ｔｉｎ１、Ｔｉｎ２、デジタル入力端子Ｔｉｎ３のいずれか）を通知することができ、受信側では、信号処理回路１ａからの出力信号を受信するだけで入力元を把握することができる。
【００３１】
（第３の実施の形態）
第３の実施の形態の信号処理回路１ｂは、図５を参照すると、第２の実施の形態の信号処理回路１ａに加え、アナログ入力選択信号１０４及び出力選択信号１０８を入力するのではなく、アナログ入力選択信号１０４及び出力選択信号１０８を生成する選択信号生成部９を備えている。
【００３２】
選択信号生成部９は、ユーザによって設定されたタイミングでアナログ入力選択信号１０４及び出力選択信号１０８を切り換えることで、設定された順序及び間隔で出力信号を切り換えて出力端子Ｔｏｕｔから出力させる。
【００３３】
以上のように、第３の実施の形態によれば、出力信号として出力する信号を選択する出力選択信号１０８を生成する選択信号生成部９を具備し、入力通知信号生成部８は、出力選択信号１０８に基づいて入力通知信号１０９を生成すると共に、入力通知信号１０９の出力を指示する入力通知選択信号１１０を生成し、マルチプレクサ３２は、出力選択信号１０８及び入力通知選択信号１１０に基づいて、デジタル信号１０７、ＰＷＭ信号１０６もしくは入力通知信号１０９のいずれかを出力信号として選択する。
この構成により、第２の実施の形態の効果に加え、外部からの指示を必要とすることなく、信号処理回路１ｂ自体で、一つの出力端子Ｔｏｕｔから出力する出力信号を切り換えることができる。
【００３４】
さらに、第３の実施の形態によれば、選択信号生成部９は、設定された順序及び間隔で出力信号として出力する信号を切り換える出力選択信号１０８を生成する。
【００３５】
以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでも無い。
【符号の説明】
【００３６】
１、１ａ、１ｂ  信号処理回路
４  三角波生成部
５  ＰＷＭ信号変換部
６  デジタル信号入力部
７  出力シフトレジスタ
８  入力通知信号生成部
９  選択信号生成部
１１、１２、１３  検出回路
２１、２２  オペアンプ
３１、３２、３２ａ  マルチプレクサ
６１  バス
１０１、１０２  アナログ信号
１０３  デジタル信号
１０４  アナログ入力選択信号
１０５  三角波
１０６  ＰＷＭ信号
１０７  デジタル信号
１０８  出力選択信号
１０９  入力通知信号
１１０  入力通知選択信号
Ｓ１〜Ｓ４  磁界検出素子
Ｔｉｎ１、Ｔｉｎ２  アナログ入力端子
Ｔｉｎ３  デジタル入力端子
Ｔｏｕｔ  出力端子
【図１】
2018037931.tif 000003
【図２】
2018037931.tif 000004
【図３】
2018037931.tif 000005
【図４】
2018037931.tif 000006
【図５】
2018037931.tif 000007