(57)【要約】【課題】酸化層を形成した後もスパッタリング不良が生じることなく、ボイド等の欠陥の無い導電路を形成することができる半導体装置の製造方法を提供する。【解決手段】シリコン基板４０にその厚さ方向に導通路を形成するに際して、まず表面からボッシュプロセスにより第１孔４２を作製し、次に該第１孔４２の底から更に通常のエッチングプロセスにより第２孔４３を作製する。その後、これら第１孔４２及び第２孔４３の内壁に絶縁層４５を作製し、該絶縁層４５の表面にスパッタリングによりシードメタル層４６を作製する。そして、該シードメタル層４６を電極として電解により前記第１孔及び第２孔の内部に金属４７を充填し、導電孔を作製する。【選択図】図６
2018170356.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板にその厚さ方向に導通路を形成して半導体装置を製造する方法において、
a) 表面からボッシュプロセスにより第１孔を作製する工程と、
b) 該第１孔の底から更に通常のエッチングプロセスにより第２孔を作製する工程と、
c) 前記第１孔及び第２孔の内壁に絶縁層を作製する工程と、
d) 該絶縁層の表面にスパッタリングにより金属電極層を作製する工程と、
e) 該金属電極層を電極として電解により前記第１孔及び第２孔の内部に金属を充填する工程と
を含むことを特徴とする半導体装置製造方法。
【請求項２】
前記第２孔の径を前記第１孔の径の100〜70%とすることを特徴とする請求項１に記載の半導体装置製造方法。
【請求項３】
前記第２孔の深さを該第２孔の径の5倍以下とすることを特徴とする請求項１又は２に記載の半導体装置製造方法。
【請求項４】
前記通常のエッチングプロセスにおいて、前記半導体基板をエッチングするガスに成膜ガスを混合させることを特徴とする請求項１〜３のいずれかに記載の半導体装置製造方法。
【請求項５】
前記成膜ガスの混合割合を、ガス全体の40%以下とすることを特徴とする請求項４に記載の半導体装置製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に電子回路が形成された半導体装置の製造方法に関する。特に、該基板の上面と下面を貫通する導電路を形成する方法に関する。
【背景技術】
【０００２】
半導体装置の集積度を上げるために、複数の半導体基板を重ね、それらの上下面を貫通する導電路を形成することが行われる。半導体基板がシリコンである場合、そのような導電路はTSV（Through Si Via）と呼ばれている。
【０００３】
半導体基板にTSVを設ける場合、通常、次のような工程で行われる。まず、半導体基板に、裏面まで貫通しない孔（不貫通孔）を開ける。この不貫通孔の内面に絶縁層としての酸化層を形成し、その表面にスパッタリングにより金属膜（これをシードメタルと呼ぶ。）を形成する。このシードメタルを電極として、電解により孔内に導電体たる金属を充填する。最後に、基板の裏面側（不貫通孔の底部側）を研削し、導電体を裏面に露出させることにより、導電路が形成される。この金属としては、通常、銅（Cu）が用いられる。
【０００４】
半導体装置を使用した機器の高機能化、小型化の要請に伴い、その集積度を更に上げることが望まれているが、そのためにはTSV同士の間隔を小さくするとともに、その径も小さくしなければならない。現在では、TSVの径は10μm程度、最小隣接間隔（ピッチ）も同程度となっている。一方、半導体基板の厚さは、半導体装置の製造工程における制約から、最も薄いものでも50μm程度となっている。従って、TSVは、その径と深さの比（これをアスペクト比と呼ぶ）が5以上となる。このような大きなアスペクト比の孔は、通常のエッチングで開けることは難しく、ボッシュプロセスと呼ばれる方法が用いられる（特許文献１、２）。ボッシュプロセスは、図１に示すように、SF6ガス等のエッチングガスを用いて基板８１に穴８２を形成するプラズマエッチングの工程(a)と、C4F8ガス等の堆積ガスを用いてフロロカーボン系ポリマーを保護層８３として穴８２の内壁面に堆積させるプラズマデポジションの工程(b)を交互に繰り返すプロセス（交番プロセス）により穴を掘り進めていく(c)(d)方法であり、アスペクト比100以上の縦穴構造や柱構造を形成することができる(e)。
【０００５】
ところが、ボッシュプロセスで孔を形成した場合、図１(d)に示すように、その側壁には前記両工程の繰り返しに対応した、断面が貝殻状の凹凸（これをスキャロップと呼ぶ）が生じる。図２(a)に示すように、この凹凸により、前記スパッタリングによるシードメタル形成工程において、シードメタルが付着しにくい部分９１が生じる。この現象は特に孔の深い部分において顕著となり、孔の最深部では側壁の表面にシードメタルが形成されない部分９２が生じる（図２(b)）。これにより、その次の電解充填工程において空洞（ボイド）９３が生じてしまうという問題がある（図２(c)）。
【０００６】
特許文献３では、このような問題に対処するため、ボッシュプロセスで孔を形成する際、途中から条件を変え、深い方の部分では浅い方の部分よりもスキャロップ幅とノッチ深さを共に小さくするようにしている（特許文献３の図５）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開2007-311584号公報
【特許文献２】国際公開第2008/75715号
【特許文献３】特開2013-165100号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献３に記載の方法では、孔の深い方において浅い方よりもスキャロップ幅及びノッチ深さを共に小さくすることにより、側壁表面が形状的には平坦に近づくが、その表面に酸化層を形成した場合、スキャロップ形状の凹凸が強調され、凹凸が大きくなる傾向がある。そのため、酸化層を形成した後のスパッタリングでは、シードメタル形成の不良を十分に低減することができないという問題がある。
【０００９】
本発明はこのような課題を解決するために成されたものであり、その目的とするところは、酸化層を形成した後もスパッタリング不良が生じることなく、ボイド等の欠陥の無い導電路を形成することができる半導体装置の製造方法を提供するものである。
【課題を解決するための手段】
【００１０】
上記課題を解決するために成された本発明は、半導体基板にその厚さ方向に導通路を形成して半導体装置を製造する方法において、
a) 表面からボッシュプロセスにより第１孔を作製する工程と、
b) 該第１孔の底から更に通常のエッチングプロセスにより第２孔を作製する工程と、
c) 前記第１孔及び第２孔の内壁に絶縁層を作製する工程と、
d) 該絶縁層の表面にスパッタリングにより金属電極層を作製する工程と、
e) 該金属電極層を電極として電解により前記第１孔及び第２孔の内部に金属を充填する工程と
を含むことを特徴とする。
【００１１】
ここで、第２孔の径は第１孔の径とほぼ同じとしておくことが望ましいが、多少小さくても（例えば、30%程度小さくても）構わない。また、第２孔の深さ（長さ）は、その径の5倍程度以下としておくことが望ましい。第２孔の深さ（長さ）がこれよりも大きくなると、通常のエッチングプロセスによっては第２孔の底の方で径が小さくなったり、第１孔の入り口に近い部分の径が大きくなってしまう可能性がある。
【００１２】
上記シードメタル及び第１孔、第２孔の内部に充填する金属は共に銅であることが好ましいが、シードメタルは必ずしも充填金属と同じでなくてもよい。
【００１３】
前記第２孔作製工程の通常のエッチングプロセスとは、ボッシュプロセスのようなエッチングと堆積の繰り返しを行う工程ではなく、単純にエッチングを行う工程（プロセス）のことをいう。通常のエッチングプロセスにおいて使用するガスには、半導体基板をエッチングする作用を有するエッチングガスの他に、成膜作用を有する成膜ガスを混合させておくことができる。これにより第２孔作製工程においても側壁に保護膜を形成し、縦方向のみにエッチングが進む異方性エッチングを行うことができる。
【００１４】
半導体基板の材料がシリコン（Si）である場合、エッチングガスとしてはSF6（六フッ化硫黄）、成膜ガスとしてはC4F8（パーフルオロシクロブタン）を使用することが望ましい。その他に、エッチングガスとしてCxFy(x=1〜4のいずれかの整数、y=4〜10のいずれかの整数)で表されるフロロカーボン系ドライエッチング剤、成膜ガスとしてCxHyFz(x=1〜4のいずれかの整数、y=1〜2のいずれかの整数、z=3〜9のいずれかの整数)で表されるフロロハイドロカーボン系ドライエッチング剤を用いることができる。
【発明の効果】
【００１５】
本発明に係る半導体装置製造方法では、半導体基板の両面を貫通する導電孔を作製するに際し、まず表面からボッシュプロセスにより第１孔を作製し、その底から更に通常のエッチングプロセスにより第２孔を作製することにより、底の方のスキャロップ形状の無い孔を作製する。これにより、該孔の内壁に絶縁層を作製した後のスパッタリングによるシードメタル作製の際にシードメタル形成不良が生じることなくなる。その結果、それに基づく電解による金属充填によりボイド等の欠陥の無い導電路を作製することができる。
【図面の簡単な説明】
【００１６】
【図１】ボッシュプロセスよる孔作製の手順を示す説明図。
【図２】ボッシュプロセスより作製した孔にシードメタル層を形成する場合の問題点を示す説明図。
【図３】本発明の一実施例で孔を作製するために用いるプラズマ処理装置の概略構成を示す断面図。
【図４】実施例においてシリコン基板に貫通導通孔を作製する手順を示すフローチャート。
【図５】第２孔作製工程におけるプラズマガスの混合比（SF6/(SF6 + C4F8)と、その後Cuを充填してCu導電体を作製したときの、各条件による該Cu導電体の深さを測定した結果を示すグラフ。
【図６】シリコン基板に貫通導電孔（TSV）を作製する工程の概略説明図。
【図７】シリコン基板に形成した不貫通孔の断面写真(a)、そのうちの第１孔の断面写真(b)、第１孔下部と第２孔の部分の断面写真(c)。
【図８】ボッシュプロセスによる第１孔のみを作製してシードメタル層を作製した場合の、スパッタによりシードメタル層を作製した後の不貫通孔断面の電子顕微鏡観察写真(a)(c)及びEDS分析によるCu分布図(b)(d)。
【図９】その後に通常エッチングプロセスにより第２孔を作製してシードメタル層を作製した場合の不貫通孔断面の電子顕微鏡観察写真(a)(c)及びCu分布図(b)(d)。
【図１０】不貫通孔に電解によりCu導電体を充填した後の断面の光学顕微鏡写真であり、(a)がボッシュプロセスによる第１孔のみを作製してシードメタル層を作製し、Cu電解充填を行った場合、(b)が第１孔の後に通常エッチングプロセスにより第２孔を作製してシードメタル層を作製し、Cu電解充填を行った場合の写真。
【図１１】第２孔作製工程におけるプラズマガスの混合比（SF6/(SF6 + C4F8)を0.5とした場合(a)(b)、0.6とした場合(c)(d)、0.7とした場合(e)(f)、0.8とした場合(g)(h)の第１孔及び第２孔の電子顕微鏡写真。
【発明を実施するための形態】
【００１７】
以下、本発明の一実施例を図３〜図９を用いて説明する。まず、図３に示すようなプラズマ処理装置１０を用いて、処理対象であるシリコン基板にTSVの下孔となる不貫通孔を設ける。本実施例で用いたプラズマ処理装置１０は誘導結合型反応性イオンエッチング装置であり、内部下方に被処理基板Ｓを載置する下部電極（カソード）１２が設けられた処理室１１の上方には、誘電体窓１３を介して渦巻状の高周波コイル２１が備えられている。高周波コイル２１の一端は整合器２２を介して高周波コイル電源２３に接続されており、他端は直接、高周波コイル電源２３に接続されている。また、下部電極１２にもブロッキングコンデンサ２４、整合器２５を介して下部高周波電源２６が接続されている。下部電極１２には、ヘリウムガスを流通させる冷却ガス流路（図示せず）が設けられている。
【００１８】
処理室１１の側壁には処理室１１内にエッチングガスを導入するガス導入口１４及び処理室１１を排気するためのガス排出口１５が設けられている。ガス導入口１４には処理ガスを切り替えるガス切替器１６が設けられており、各処理段階に応じたガスを処理室１１に送出する。ガス排出口１５には真空ポンプ１７が接続されている。ガス切替器１６、真空ポンプ１７、高周波コイル電源２３、下部高周波電源２６等、プラズマ処理装置１０の全体の動作は制御部３０により制御される。
ガス導入口１４から処理ガスを導入した状態で高周波コイル２１に高周波コイル電源２３から高周波電力を供給すると、処理ガスのプラズマが生成される。この状態で下部電極１２に下部高周波電源２６から高周波電力を供給すると、プラズマ中の電子は高周波により形成される電場の変動に追従して下部電極１２に飛び込む。下部電極１２にはブロッキングコンデンサ２４が接続されているため、電子が飛び込むと下部電極１２に負のバイアス電圧（自己バイアス）が印加され、下部電極１２に向かってイオンが加速されるようになる。これにより、処理ガスの種類に応じて被処理基板Ｓにエッチング又は成膜が行われる。
【００１９】
次に、シリコン基板に貫通導電孔（TSV）を作製する工程を図４のフローチャート及び図６により説明する。まず、処理対象である厚さ720μmのシリコン基板４０に、設けようとするTSVのパターンのマスク４１を形成する（ステップS1）。各TSVの径は10μmである。次に、図３に示すプラズマ処理装置１０を用いて、最初はボッシュプロセスにより、深さ55μmの第１孔４２を作製する（ステップS2）。その後、処理ガスを切り替え、通常のエッチングプロセスにより第１孔４２の底部から更に第２孔４３を作製する（ステップS3、図６(a)）。第２孔４３の深さは3μmである。
【００２０】
この段階でシリコン基板４０をプラズマ処理装置１０の処理室１１から取り出し、ＣＶＤ装置（図示せず）を用いて、この第１孔４２と第２孔４３を合わせた不貫通孔４４の表面に絶縁層となる厚さ0.5μmの酸化層４５を作製する（ステップS4、図６(b)）。シリコン基板４０をＣＶＤ装置から取り出し、スパッタリング装置（図示せず）の処理室内に装入する。このスパッタリング装置により、不貫通孔４４の酸化層４５の表面にCu（銅）によるシードメタル層４６を作製する（ステップS5、図６(c)）。本実施例の場合、不貫通孔４４の上部（第１孔４２）はボッシュプロセスによるため側壁には凹凸（スキャロップ）が生じているものの、下部（第２孔４３）にはそのような凹凸が無いため、側壁にはシードメタル層４６が被覆されない部分が生じない。その後、このシリコン基板４０を真空中で脱気された水の中に入れ、不貫通孔４４の内部の空気を除去した後、シードメタル層４６を電極とした電解により不貫通孔４４の内部にCuを充填する（ステップS6、図６(d)）。図６(d)において、充填されたCu導電体を４７とする。最後に、シリコン基板４０の底面（第２孔４３側の底面）を研削し、シリコン基板４０を貫通する導電孔を作製する（ステップS7、図６(e)）。
【００２１】
上記各段階における各部の電子顕微鏡写真を図７〜図１０に示す。図７(a)は、図６(a)の段階におけるシリコン基板４０の断面写真であり、図７(b)はそのボッシュプロセスによる第１孔４２の断面、図７(c)は第１孔４２下部と通常エッチングプロセスによる第２孔４３の部分の断面である。図７(c)に示されるように、第２孔４３においては側壁に横方向の凹凸が形成されていない。
【００２２】
図８及び図９は、スパッタによりシードメタル層を作製した後の不貫通孔断面の電子顕微鏡観察及びEDS分析の結果を対比したものであり、図８がボッシュプロセスによる第１孔のみを作製してシードメタル層を作製した場合の電子顕微鏡写真(a)(c)及びCu分布写真(b)(d)であり、図９がその後に通常エッチングプロセスにより第２孔を作製してシードメタル層を作製した場合の電子顕微鏡写真(a)(c)及びCu分布写真(b)(d)である。いずれも、(c)及び(d)は孔の底の部分を拡大したものである。図８(b)及び(d)と比較すると図９(b)及び(d)ではCu分布のばらつきが低減されていることが明らかとなっている。なお、図９(b)では下方においてCu分布が少ないように見えるが、これは撮像の際の全体のコントラストが低くなったためである。
【００２３】
図１０は、不貫通孔に電解によりCu導電体を充填した後の断面の光学顕微鏡写真であり、(a)がボッシュプロセスによる第１孔のみを作製してシードメタル層を作製し、Cu電解充填を行った場合、(b)が第１孔の後に通常エッチングプロセスにより第２孔を作製してシードメタル層を作製し、Cu電解充填を行った場合の写真である。(a)においては不貫通孔の下方にボイドが生じているのが見え、(b)ではそれがなく、孔の底まで完全にCu導電体が形成されている。
【００２４】
前述のとおり、前記第２孔を作製するエッチング工程において、処理室１１に導入する処理ガスとして、エッチングする作用を有するエッチングガスの他に、成膜作用を有する成膜ガスを混合させておくことができる。エッチングガスとしてSF6、成膜ガスとしてC4F8を使用した場合に、混合ガス中のエッチングガスの比（SF6/(SF6 + C4F8)を0.4から0.9の間で変化させて第２孔を作製し、その後Cuを充填してCu導電体を作製したときの、各条件による該Cu導電体の深さを測定した結果を図５に示す。エッチングガスの比（SF6/(SF6 + C4F8)が0.6以上のときにCu導電体の深さが50μm以上となり、十分な導電孔の作製が可能となる。
また、各混合比条件での第１孔及び第２孔の電子顕微鏡写真を図１１に示す。混合比（SF6/(SF6 + C4F8)が大きくなるにつれて第１孔の表面も凹凸が減少していることがわかる。
【符号の説明】
【００２５】
１０…プラズマ処理装置
１１…処理室
１２…下部電極
１３…誘電体窓
１４…ガス導入口
１５…ガス排出口
１６…ガス切替器
１７…真空ポンプ
２１…高周波コイル
２２、２５…整合器
２３…高周波コイル電源
２４…ブロッキングコンデンサ
２６…下部高周波電源
３０…制御部
４０…シリコン基板
４１…マスク
４１…不貫通孔
４２…第１孔
４３…第２孔
４４…不貫通孔
４５…酸化層
４６…シードメタル層
４７…Cu導電体
【図１】
2018170356.tif 000003
【図２】
2018170356.tif 000004
【図３】
2018170356.tif 000005
【図４】
2018170356.tif 000006
【図５】
2018170356.tif 000007
【図６】
2018170356.tif 000008
【図７】
2018170356.tif 000009
【図８】
2018170356.tif 000010
【図９】
2018170356.tif 000011
【図１０】
2018170356.tif 000012
【図１１】
2018170356.tif 000013