(57)【要約】【課題】消費電流を増加させたり製造プロセスを複雑にすることなく、差動増幅回路のオフセット電圧を所望の値に設定することが可能な半導体装置を提供する。【解決手段】この半導体装置は、差動対を構成する第１の入力トランジスター及び第２の入力トランジスターを含む差動入力回路と、第１又は第２の入力トランジスターを構成するために複数のトランジスターの接続状態を設定することにより、第１又は第２の入力トランジスターのサイズを変更可能とする設定回路とを備える。【選択図】図１
2018037924.tif 000002
【特許請求の範囲】
【請求項１】
差動対を構成する第１の入力トランジスター及び第２の入力トランジスターを含む差動入力回路と、
前記第１又は第２の入力トランジスターを構成するために複数のトランジスターの接続状態を設定することにより、前記第１又は第２の入力トランジスターのサイズを変更可能とする設定回路と、
を備える半導体装置。
【請求項２】
前記設定回路が、前記第１又は第２の入力トランジスターを構成するために前記複数のトランジスターの内で並列接続されるトランジスターを設定する、請求項１記載の半導体装置。
【請求項３】
前記設定回路が、前記第１又は第２の入力トランジスターを構成するトランジスターとして、サイズが異なる複数のトランジスターの内の少なくとも１つを設定する、請求項１記載の半導体装置。
【請求項４】
前記設定回路が、前記複数のトランジスターの内の少なくとも１つと直列に接続されている、請求項１〜３のいずれか１項記載の半導体装置。
【請求項５】
前記設定回路が、制御信号に従ってオン又はオフするスイッチ回路を含む、請求項１〜４のいずれか１項記載の半導体装置。
【請求項６】
前記設定回路が、切断されていないか又は切断されたヒューズを含む、請求項１〜４のいずれか１項記載の半導体装置。
【請求項７】
前記差動入力回路の出力信号を増幅する増幅回路をさらに備える、請求項１〜６のいずれか１項記載の半導体装置。
【請求項８】
前記第１の入力トランジスターを構成する第１群のトランジスターと前記第２の入力トランジスターを構成する第２群のトランジスターとが、コモンセントロイド・レイアウトで配列されている、請求項１〜７のいずれか１項記載の半導体装置。
【請求項９】
請求項１〜８のいずれか１項記載の半導体装置を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンパレーター又はオペアンプ等の差動増幅回路を内蔵した半導体装置に関する。さらに、本発明は、そのような半導体装置を用いた電子機器等に関する。
【背景技術】
【０００２】
一般に、差動増幅回路においては、差動対を構成する２つのトランジスターの閾値電圧のばらつき等に起因して、オフセット電圧が発生する。トランジスターの閾値電圧がばらつく要因としては、トランジスターの不純物領域を形成する際の不純物の打込み量や表面準位のばらつきが挙げられる。トランジスターの閾値電圧のばらつきを低減することは容易ではないので、回路的な工夫によってオフセット電圧をキャンセルすることが提案されている。
【０００３】
関連する技術として、特許文献１には、差動段で発生するオフセット電圧を零にすると共に、ＧＮＤ付近の入力電圧に対しても安定な動作を確実にする差動増幅回路が開示されている。この差動増幅回路においては、トリミングによって電流値を可変することのできる定電流源と、デプレッション型のＰチャネルＭＯＳトランジスターによるドレイン接地回路が、従来の差動増幅回路のそれぞれの入力に付加されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−２７２７８６号公報（要約書、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１によれば、従来の差動増幅回路のそれぞれの入力に定電流源が付加されるので、差動増幅回路の消費電流が増加してしまう。また、デプレッション型のＰチャネルＭＯＳトランジスターを形成するために、製造プロセスが複雑になってしまう。さらに、製品完成後にオフセット電圧をデジタル的に調整することができない。
【０００６】
また、２つの入力電圧の差が所定の値よりも大きいか否かを検出する場合には、例えば、オペアンプと複数の抵抗とを組み合わせて正確な差動増幅率を有する差電圧アンプを構成し、差電圧アンプの出力電圧が参照電圧よりも大きいか否かを判定することが行われている。しかしながら、差電圧アンプを用いる場合には、回路規模が大きくなるので、コストが上昇したり、高速動作が困難であるという問題があった。
【０００７】
そこで、本発明の第１の目的は、消費電流を増加させたり製造プロセスを複雑にすることなく、差動増幅回路のオフセット電圧を所望の値に設定することが可能な半導体装置を提供することである。また、本発明の第２の目的は、製品完成後に差動増幅回路のオフセット電圧をデジタル的に調整することが可能な半導体装置を提供することである。さらに、本発明の第３の目的は、そのような半導体装置を用いた電子機器等を提供することである。
【課題を解決するための手段】
【０００８】
以上の課題の少なくとも一部を解決するため、本発明の第１の観点に係る半導体装置は、差動対を構成する第１の入力トランジスター及び第２の入力トランジスターを含む差動入力回路と、第１又は第２の入力トランジスターを構成するために複数のトランジスターの接続状態を設定することにより、第１又は第２の入力トランジスターのサイズを変更可能とする設定回路とを備える。
【０００９】
本発明の第１の観点によれば、複数のトランジスターの接続状態に基づいて第１又は第２の入力トランジスターのサイズを変更することにより、消費電流を増加させたり製造プロセスを複雑にすることなく、差動増幅回路のオフセット電圧を所望の値に設定することが可能な半導体装置を提供することができる。
【００１０】
ここで、設定回路が、第１又は第２の入力トランジスターを構成するために複数のトランジスターの内で並列接続されるトランジスターを設定するようにしても良い。その場合には、第１又は第２の入力トランジスターを構成するトランジスターの並列接続数を変更することにより、差動増幅回路のオフセット電圧を所望の値に設定することができる。
【００１１】
あるいは、設定回路が、第１又は第２の入力トランジスターを構成するトランジスターとして、サイズが異なる複数のトランジスターの内の少なくとも１つを設定するようにしても良い。その場合には、第１又は第２の入力トランジスターを構成するトランジスターのサイズを変更することにより、差動増幅回路のオフセット電圧を所望の値に設定することができる。
【００１２】
また、設定回路が、複数のトランジスターの内の少なくとも１つと直列に接続されているようにしても良い。それにより、複数のトランジスターの内の少なくとも１つを、第１又は第２の入力トランジスターを構成するために選択することができる。
【００１３】
以上において、設定回路が、制御信号に従ってオン又はオフするスイッチ回路を含むようにしても良い。その場合には、半導体装置の完成後に差動増幅回路のオフセット電圧をデジタル的に調整することが可能となる。
【００１４】
あるいは、設定回路が、切断されていないか又は切断されたヒューズを含むようにしても良い。その場合には、半導体装置の検査工程等において、トリミングによって差動増幅回路のオフセット電圧を調整することができる。
【００１５】
この半導体装置は、差動入力回路の出力信号を増幅する増幅回路をさらに備えても良い。それにより、差動入力回路の増幅率が低くても、十分な振幅を有する出力信号を生成することができる。
【００１６】
また、第１の入力トランジスターを構成する第１群のトランジスターと第２の入力トランジスターを構成する第２群のトランジスターとが、コモンセントロイド・レイアウトで配列されていても良い。それにより、差動入力回路の差動対を構成する第１及び第２の入力トランジスターの素子特性を互いにマッチングさせて、オフセット電圧のばらつきを低減することができる。
【００１７】
本発明の第２の観点に係る電子機器は、上記いずれかの半導体装置を備える。本発明の第２の観点によれば、消費電流を増加させたり製造プロセスを複雑にすることなく差動増幅回路のオフセット電圧が所望の値に設定された半導体装置が電子機器に搭載されるので、消費電力が少なく信頼性が高い電子機器を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施形態における差動増幅回路の構成例を示す回路図。
【図２】トランジスターの並列接続数に対するオフセット電圧の変化の例を示す図。
【図３】図１に示す第１及び第２の入力トランジスターのレイアウト例を示す平面図。
【図４】本発明の第２の実施形態における差動増幅回路の構成例を示す回路図。
【図５】本発明の第３の実施形態における差動増幅回路の構成例を示す回路図。
【図６】本発明の第４の実施形態における差動増幅回路の構成例を示す回路図。
【図７】本発明の第５の実施形態における差動増幅回路の構成例を示す回路図。
【図８】本発明の一実施形態に係る電子機器の構成例を示すブロック図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る半導体装置に内蔵された差動増幅回路の構成例を示す回路図である。図１に示すように、この差動増幅回路は、バイアス電圧生成回路１０と、差動入力回路２０と、設定回路３０と、増幅回路４０と、制御回路５０とを含み、高電位側の電源電位ＶＤＤ及び低電位側の電源電位ＶＳＳが供給されて動作する。以下においては、電源電位ＶＳＳが接地電位０Ｖであるものとする。
【００２０】
バイアス電圧生成回路１０は、バイアス電圧ＶＢ１及びＶＢ２を生成して差動入力回路２０に供給する。差動入力回路２０は、差動対を構成する第１の入力トランジスターＱＰ１及び第２の入力トランジスターＱＰ２を含み、第１の入力端子Ｐ１に供給される第１の入力電圧ＶＩＮ１と第２の入力端子Ｐ２に供給される第２の入力電圧ＶＩＮ２との差を増幅して、ノードＮ１において出力信号ＶＤ１を生成すると共に、ノードＮ２において出力信号ＶＤ２を生成する。
【００２１】
例えば、差動入力回路２０は、ＰチャネルＭＯＳトランジスターＱＰ０と、第１の入力トランジスターＱＰ１を構成するために使用可能な複数のＰチャネルＭＯＳトランジスターＱＰ１（１）〜ＱＰ１（Ｍ）と、第２の入力トランジスターＱＰ２を構成するために使用可能な複数のＰチャネルＭＯＳトランジスターＱＰ２（１）〜ＱＰ２（Ｎ）と、ＮチャネルＭＯＳトランジスターＱＮ４及びＱＮ５とを含んでいる。ここで、括弧内のＭ及びＮは自然数である。
【００２２】
トランジスターＱＰ０は、電源電位ＶＤＤの配線に接続されたソースと、バイアス電圧ＶＢ１が印加されるゲートと、ノードＮ０に接続されたドレインとを有し、ノードＮ０に定電流を供給する定電流源を構成している。トランジスターＱＰ１（１）〜ＱＰ１（Ｍ）は、第１の入力端子Ｐ１に接続されたゲートを有しており、トランジスターＱＰ２（１）〜ＱＰ２（Ｎ）は、第２の入力端子Ｐ２に接続されたゲートを有している。
【００２３】
設定回路３０は、第１の入力トランジスターＱＰ１又は第２の入力トランジスターＱＰ２を構成するために複数のトランジスターＱＰ１（１）〜ＱＰ１（Ｍ）又はＱＰ２（１）〜ＱＰ２（Ｎ）の接続状態を設定することにより、第１の入力トランジスターＱＰ１又は第２の入力トランジスターＱＰ２のサイズ（チャネル幅又はチャネル長）を変更可能とする。
【００２４】
第１の実施形態においては、設定回路３０が、複数のトランジスターＱＰ１（１）〜ＱＰ１（Ｍ）又はＱＰ２（１）〜ＱＰ２（Ｎ）の内の少なくとも１つと直列に接続されている。それにより、複数のトランジスターＱＰ１（１）〜ＱＰ１（Ｍ）又はＱＰ２（１）〜ＱＰ２（Ｎ）の内の少なくとも１つを、第１の入力トランジスターＱＰ１又は第２の入力トランジスターＱＰ２を構成するために選択することができる。
【００２５】
例えば、設定回路３０は、ノードＮ０とトランジスターＱＰ１（１）〜ＱＰ１（Ｍ）のソースとの間にそれぞれ接続され、制御信号Ｓ１（１）〜Ｓ１（Ｍ）に従ってオン又はオフするスイッチ回路ＳＷ１（１）〜ＳＷ１（Ｍ）を含んでいる。また、設定回路３０は、ノードＮ０とトランジスターＱＰ２（１）〜ＱＰ２（Ｎ）のソースとの間にそれぞれ接続され、制御信号Ｓ２（１）〜Ｓ２（Ｎ）に従ってオン又はオフするスイッチ回路ＳＷ２（１）〜ＳＷ２（Ｎ）を含んでいる。各々のスイッチ回路は、例えば、ＰチャネルＭＯＳトランジスター又はアナログスイッチ等で構成される。
【００２６】
ここで、スイッチ回路ＳＷ１（１）〜ＳＷ１（Ｍ）の内の第ｉ番目のスイッチ回路ＳＷ１（ｉ）がオンすることにより、トランジスターＱＰ１（ｉ）のソースがノードＮ０に接続されて、トランジスターＱＰ１（ｉ）が第１の入力トランジスターＱＰ１を構成する。なお、スイッチ回路ＳＷ１（１）〜ＳＷ１（Ｍ）の内の複数のスイッチ回路がオンしても良い。
【００２７】
また、スイッチ回路ＳＷ２（１）〜ＳＷ２（Ｎ）の内の第ｊ番目のスイッチ回路ＳＷ２（ｊ）がオンすることにより、トランジスターＱＰ２（ｊ）のソースがノードＮ０に接続されて、トランジスターＱＰ２（ｊ）が第２の入力トランジスターＱＰ２を構成する。なお、スイッチ回路ＳＷ２（１）〜ＳＷ２（Ｎ）の内の複数のスイッチ回路がオンしても良い。
【００２８】
あるいは、トランジスターＱＰ１（１）〜ＱＰ１（Ｍ）の内の少なくとも１つのトランジスターのソースが、スイッチ回路を介さずにノードＮ０に接続されても良いし、トランジスターＱＰ２（１）〜ＱＰ２（Ｎ）の内の少なくとも１つのトランジスターのソースが、スイッチ回路を介さずにノードＮ０に接続されても良い。また、スイッチ回路ＳＷ１（１）〜ＳＷ１（Ｍ）とスイッチ回路ＳＷ２（１）〜ＳＷ２（Ｎ）との内の一方のみを設けて、第１の入力トランジスターＱＰ１と第２の入力トランジスターＱＰ２との内の一方のサイズを変更可能とし、他方のサイズを固定としても良い。
【００２９】
このように、設定回路３０は、第１の入力トランジスターＱＰ１又は第２の入力トランジスターＱＰ２を構成するために、複数のトランジスターＱＰ１（１）〜ＱＰ１（Ｍ）又はＱＰ２（１）〜ＱＰ２（Ｎ）の接続状態を設定することができる。それにより、第１の入力トランジスターＱＰ１又は第２の入力トランジスターＱＰ２のサイズが設定され、差動増幅回路のオフセット電圧も設定されるので、半導体装置の完成後に差動増幅回路のオフセット電圧をデジタル的に調整することが可能となる。
【００３０】
第１の入力トランジスターＱＰ１は、ノードＮ０に接続されたソースと、第１の入力端子Ｐ１に接続されたゲートと、ノードＮ１に接続されたドレインとを有しており、第２の入力トランジスターＱＰ２は、ノードＮ０に接続されたソースと、第２の入力端子Ｐ２に接続されたゲートと、ノードＮ２に接続されたドレインとを有している。また、トランジスターＱＮ４は、ノードＮ１に接続されたドレイン及びゲートと、電源電位ＶＳＳの配線に接続されたソースとを有しており、トランジスターＱＮ５は、ノードＮ２に接続されたドレイン及びゲートと、電源電位ＶＳＳの配線に接続されたソースとを有している。
【００３１】
それにより、第１の入力トランジスターＱＰ１のドレイン電流ＩＤ１がトランジスターＱＮ４に流れ、第２の入力トランジスターＱＰ２のドレイン電流ＩＤ２がトランジスターＱＮ５に流れて、ノードＮ１及びＮ２において、差動入力回路２０の出力信号ＶＤ１及びＶＤ２がそれぞれ生成される。
【００３２】
増幅回路４０は、差動入力回路２０の出力信号を増幅して、差動増幅回路の出力信号ＶＯＵＴを生成する。例えば、増幅回路４０は、ＰチャネルＭＯＳトランジスターＱＰ３と、ＮチャネルＭＯＳトランジスターＱＮ６とを含んでいる。トランジスターＱＰ３は、電源電位ＶＤＤの配線に接続されたソースと、バイアス電圧ＶＢ２が印加されるゲートと、差動増幅回路の出力端子Ｐ３に接続されたドレインとを有している。トランジスターＱＮ６は、差動増幅回路の出力端子Ｐ３に接続されたドレインと、ノードＮ１に接続されたゲートと、電源電位ＶＳＳの配線に接続されたソースとを有している。
【００３３】
その場合に、増幅回路４０は、ノードＮ１における差動入力回路２０の出力信号ＶＤ１を反転増幅して、差動増幅回路の出力信号ＶＯＵＴを生成する。第１の入力電圧ＶＩＮ１が第２の入力電圧ＶＩＮ２よりも上昇すると、第１の入力トランジスターＱＰ１に流れるドレイン電流ＩＤ１が減少して、トランジスターＱＮ４及びＱＮ６に流れるドレイン電流も減少し、出力端子Ｐ３の電位が電源電位ＶＤＤに向けて上昇する。一方、第１の入力電圧ＶＩＮ１が第２の入力電圧ＶＩＮ２よりも下降すると、第１の入力トランジスターＱＰ１に流れるドレイン電流ＩＤ１が増加して、トランジスターＱＮ４及びＱＮ６に流れるドレイン電流も増加し、出力端子Ｐ３の電位が電源電位ＶＳＳに向けて下降する。
【００３４】
制御回路５０は、半導体装置の外部又は内部の不揮発性メモリー等から供給される設定データに従って、制御信号Ｓ１（１）〜Ｓ１（Ｍ）又はＳ２（１）〜Ｓ２（Ｎ）を設定回路３０に供給することにより、複数のトランジスターＱＰ１（１）〜ＱＰ１（Ｍ）又はＱＰ２（１）〜ＱＰ２（Ｎ）の接続状態を設定するように設定回路３０を制御する。
【００３５】
＜オフセット電圧＞
次に、図１に示す差動増幅回路のオフセット電圧を調整する原理について説明する。以下においては、第１の入力トランジスターＱＰ１のゲート・ソース間電圧（絶対値）をＶＧＳ１とし、第２の入力トランジスターＱＰ２のゲート・ソース間電圧（絶対値）をＶＧＳ２とする。
【００３６】
第１の入力トランジスターＱＰ１のドレイン電流ＩＤ１、及び、第２の入力トランジスターＱＰ２のドレイン電流ＩＤ２は、ＭＯＳトランジスターの飽和領域において、次式（１）及び（２）でそれぞれ表される。
ＩＤ１＝β１（ＶＧＳ１−ＶＴＨ１）２／２  ・・・（１）
ＩＤ２＝β２（ＶＧＳ２−ＶＴＨ２）２／２  ・・・（２）
ここで、β１及びβ２は、それぞれ第１の入力トランジスターＱＰ１及び第２の入力トランジスターＱＰ２の利得係数である。また、ＶＴＨ１及びＶＴＨ２は、それぞれ第１の入力トランジスターＱＰ１及び第２の入力トランジスターＱＰ２の閾値電圧（絶対値）である。
【００３７】
第１の入力トランジスターＱＰ１のドレイン電流ＩＤ１及び第２の入力トランジスターＱＰ２のドレイン電流ＩＤ２によって、差動入力回路２０の出力信号ＶＤ１及びＶＤ２の電圧が決定される。出力信号ＶＤ１及びＶＤ２の電圧が一致するのは、次式（３）で表されるように、第１の入力トランジスターＱＰ１のドレイン電流ＩＤ１と第２の入力トランジスターＱＰ２のドレイン電流ＩＤ２とが等しい場合である。
β１（ＶＧＳ１−ＶＴＨ１）２／２＝β２（ＶＧＳ２−ＶＴＨ２）２／２  ・・・（３）
【００３８】
差動入力回路２０にオフセット電圧（入力換算値）ΔＶＴＨを設定した場合には、差動対の動作をバランスさせる際に、第１の入力トランジスターＱＰ１のゲート・ソース間電圧ＶＧＳ１と第２の入力トランジスターＱＰ２のゲート・ソース間電圧ＶＧＳ２との差をオフセット電圧ΔＶＴＨだけ増加させる必要があると考えて、式（３）における電圧の関係が、次式（４）で表される。
ＶＧＳ１−ＶＴＨ１−ΔＶＴＨ＝ＶＧＳ２−ＶＴＨ２  ・・・（４）
式（３）及び式（４）から、オフセット電圧ΔＶＴＨは、次式（５）で表される。
ΔＶＴＨ＝｛（β２／β１）１／２−１｝（ＶＧＳ２−ＶＴＨ２）  ・・・（５）
【００３９】
また、第１の入力トランジスターＱＰ１の利得係数β１、及び、第２の入力トランジスターＱＰ２の利得係数β２は、次式（６）及び（７）でそれぞれ表される。
β１＝ＣＰμＰＷ１／Ｌ１  ・・・（６）
β２＝ＣＰμＰＷ２／Ｌ２  ・・・（７）
ここで、ＣＰは、第１の入力トランジスターＱＰ１及び第２の入力トランジスターＱＰ２における単位面積当りのゲート絶縁膜の容量であり、μＰは、正孔易動度である。また、Ｗ１及びＷ２は、それぞれ第１の入力トランジスターＱＰ１及び第２の入力トランジスターＱＰ２のチャネル幅であり、Ｌ１及びＬ２は、それぞれ第１の入力トランジスターＱＰ１及び第２の入力トランジスターＱＰ２のチャネル長である。
【００４０】
式（６）及び式（７）を式（５）に代入すると、オフセット電圧ΔＶＴＨは、次式（８）で表される。
ΔＶＴＨ＝｛（Ｗ２Ｌ１／Ｗ１Ｌ２）１／２−１｝（ＶＧＳ２−ＶＴＨ２）  ・・・（８）
特に、Ｌ１＝Ｌ２の場合には、オフセット電圧ΔＶＴＨは、次式（９）で表される。
ΔＶＴＨ＝｛（Ｗ２／Ｗ１）１／２−１｝（ＶＧＳ２−ＶＴＨ２）  ・・・（９）
【００４１】
式（８）又は式（９）から、第１の入力トランジスターＱＰ１又は第２の入力トランジスターＱＰ２のサイズ（チャネル幅Ｗ又はチャネル長Ｌ）を変更することによって、差動増幅回路のオフセット電圧ΔＶＴＨを調整できることが分かる。また、トランジスターの閾値電圧ＶＴＨの標準偏差σは（ＷＬ）−１／２に比例するので、トランジスターのサイズを大きくすることによって、入力トランジスターＱＰ１及び第２の入力トランジスターＱＰ２の閾値電圧ＶＴＨのばらつきに起因して発生するオフセット電圧ΔＶＴＨのばらつきを低減することも可能である。
【００４２】
図１に示す差動増幅回路のオフセット電圧を調整するための第１の手法として、設定回路３０は、第１の入力トランジスターＱＰ１又は第２の入力トランジスターＱＰ２を構成するために複数のトランジスターＱＰ１（１）〜ＱＰ１（Ｍ）又はＱＰ２（１）〜ＱＰ２（Ｎ）の内で並列接続されるトランジスターを設定する。その場合には、第１の入力トランジスターＱＰ１又は第２の入力トランジスターＱＰ２を構成するトランジスターの並列接続数を変更することにより、差動増幅回路のオフセット電圧を所望の値に設定することができる。
【００４３】
ここで、複数のトランジスターＱＰ１（１）〜ＱＰ１（Ｍ）又はＱＰ２（１）〜ＱＰ２（Ｎ）のサイズは、同一でも良いし、異なっていても良い。例えば、サイズが等しいＫ個のトランジスターを並列接続することにより、１つのトランジスターのチャネル幅ＷをＫ倍にしたのと等価な利得係数βが得られる。
【００４４】
図１に示す差動増幅回路のオフセット電圧を調整するための第２の手法として、設定回路３０は、第１の入力トランジスターＱＰ１又は第２の入力トランジスターＱＰ２を構成するトランジスターとして、サイズ（チャネル幅Ｗ又はチャネル長Ｌ）が異なる複数のトランジスターの内の少なくとも１つを設定する。その場合には、第１の入力トランジスターＱＰ１又は第２の入力トランジスターＱＰ２を構成するトランジスターのサイズを変更することにより、差動増幅回路のオフセット電圧を所望の値に設定することができる。
【００４５】
上記の第１の手法又は第２の手法によれば、差動入力回路２０の差動対を構成する第１の入力トランジスターＱＰ１及び第２の入力トランジスターＱＰ２の閾値電圧ＶＴＨのばらつきに起因して発生するオフセット電圧ΔＶＴＨを低減することができる。
【００４６】
あるいは、第１の入力電圧ＶＩＮ１と第２の入力電圧ＶＩＮ２との差が所定の値（例えば、０．４Ｖ）よりも大きいか否かを検出する場合に、差動増幅回路のオフセット電圧ΔＶＴＨを所定の値（例えば、０．４Ｖ）に設定すれば、正確な差動増幅率を有する差電圧アンプを用いる必要がなくなり、コストを低減すると共に、高速動作を可能にすることができる。
【００４７】
その場合に、第１の入力トランジスターＱＰ１を構成するトランジスターの閾値電圧と第２の入力トランジスターＱＰ２を構成するトランジスターの閾値電圧とを、異なる値に設定しても良い。さらに、第１の入力トランジスターＱＰ１又は第２の入力トランジスターＱＰ２のサイズを変更することにより、差動増幅回路のオフセット電圧を微調整することができる。
【００４８】
図２は、トランジスターの並列接続数に対するオフセット電圧の変化の例のシミュレーション結果を示す図である。図２において、横軸は、図１に示す第１の入力トランジスターＱＰ１を構成する同一サイズのトランジスターの並列接続数ｍを表し、縦軸は、オフセット電圧ΔＶＴＨ（Ｖ）を表している。ここで、図１に示す第２の入力トランジスターＱＰ２を構成する同一サイズのトランジスターの並列接続数は８個となっている。
【００４９】
第１の入力トランジスターＱＰ１を構成する複数のトランジスターと第２の入力トランジスターＱＰ２を構成する複数のトランジスターとの間で閾値電圧等の特性が等しければ、図２に示すように、ｍ＝８の場合にオフセット電圧ΔＶＴＨが０Ｖになる。また、並列接続数ｍが８個よりも小さければオフセット電圧ΔＶＴＨがプラス側に増加し、並列接続数ｍが８個よりも大きければオフセット電圧ΔＶＴＨがマイナス側に減少する。
【００５０】
本実施形態によれば、複数のトランジスターＱＰ１（１）〜ＱＰ１（Ｍ）又はＱＰ２（１）〜ＱＰ２（Ｎ）の接続状態に基づいて第１の入力トランジスターＱＰ１又は第２の入力トランジスターＱＰ２のサイズを変更することにより、消費電流を増加させたり製造プロセスを複雑にすることなく、差動増幅回路のオフセット電圧を所望の値に設定することが可能な半導体装置を提供することができる。
【００５１】
＜レイアウト＞
図１に示す差動入力回路２０において、第１の入力トランジスターＱＰ１を構成する第１群のトランジスターと第２の入力トランジスターＱＰ２を構成する第２群のトランジスターとが、コモンセントロイド・レイアウトで配列されても良い。コモンセントロイド・レイアウトとは、一対のトランジスター等の素子を、それらの図形的な重心の位置が一致するように配置することをいう。
【００５２】
図３は、図１に示す差動入力回路の差動対を構成する第１及び第２の入力トランジスターのレイアウト例を示す平面図である。図３に示す例においては、第１の入力トランジスターＱＰ１が、第１群のトランジスターＱＰ１（１）及びＱＰ１（２）で構成され、第２の入力トランジスターＱＰ２が、第２群のトランジスターＱＰ２（１）及びＱＰ２（２）で構成されている。各々のトランジスターは、ソース（Ｓ）とドレイン（Ｄ）とゲート（Ｇ）とを有している。
【００５３】
ここで、トランジスターＱＰ１（１）及びＱＰ１（２）と、トランジスターＱＰ２（１）及びＱＰ２（２）とは、図形的に共通の重心を有するように対称的に配置されている。それにより、差動入力回路２０の差動対を構成する第１の入力トランジスターＱＰ１及び第２の入力トランジスターＱＰ２の素子特性を互いにマッチングさせて、オフセット電圧のばらつきを低減することができる。
【００５４】
＜第２の実施形態＞
図４は、本発明の第２の実施形態に係る半導体装置に内蔵された差動増幅回路の構成例を示す回路図である。第２の実施形態においては、図１に示すスイッチ回路ＳＷ１（１）〜ＳＷ１（Ｍ）及びＳＷ２（１）〜ＳＷ２（Ｎ）の替りにヒューズが設けられている。また、図１に示す制御回路５０を省略しても良い。その他の点に関しては、第２の実施形態は、第１の実施形態と同様でも良い。
【００５５】
図４に示すように、設定回路３０は、ノードＮ０とトランジスターＱＰ１（１）〜ＱＰ１（Ｍ）のソースとの間にそれぞれ接続されたヒューズＦ１（１）〜Ｆ１（Ｍ）と、ノードＮ０とトランジスターＱＰ２（１）〜ＱＰ２（Ｎ）のソースとの間にそれぞれ接続されたヒューズＦ２（１）〜Ｆ２（Ｎ）とを含んでいる。各々のヒューズは、切断されていなくても良いし、トリミング技術を使用することによって、幾つかのヒューズが切断されていても良い。
【００５６】
あるいは、トランジスターＱＰ１（１）〜ＱＰ１（Ｍ）の内の少なくとも１つのトランジスターのソースが、ヒューズを介さずにノードＮ０に接続されても良いし、トランジスターＱＰ２（１）〜ＱＰ２（Ｎ）の内の少なくとも１つのトランジスターのソースが、ヒューズを介さずにノードＮ０に接続されても良い。また、ヒューズＦ１（１）〜Ｆ１（Ｍ）とヒューズＦ２（１）〜Ｆ２（Ｎ）との内の一方のみを設けて、第１の入力トランジスターＱＰ１と第２の入力トランジスターＱＰ２との内の一方のサイズを変更可能とし、他方のサイズを固定としても良い。
【００５７】
第２の実施形態によれば、ヒューズＦ１（１）〜Ｆ１（Ｍ）又はＦ２（１）〜Ｆ２（Ｎ）を切断するか切断しないかによって、第１の入力トランジスターＱＰ１又は第２の入力トランジスターＱＰ２を構成するために、複数のトランジスターＱＰ１（１）〜ＱＰ１（Ｍ）又はＱＰ２（１）〜ＱＰ２（Ｎ）の接続状態を設定することができる。それにより、第１の入力トランジスターＱＰ１又は第２の入力トランジスターＱＰ２のサイズが設定され、差動増幅回路のオフセット電圧も設定されるので、半導体装置の検査工程等において、トリミングによって差動増幅回路のオフセット電圧を調整することができる。
【００５８】
＜第３の実施形態＞
図５は、本発明の第３の実施形態に係る半導体装置に内蔵された差動増幅回路の構成例を示す回路図である。第３の実施形態においては、トランジスターＱＰ１（１）〜ＱＰ１（Ｍ）が、ノードＮ０とノードＮ１との間に直列接続されており、第１の入力端子Ｐ１に接続されたゲートを有している。また、トランジスターＱＰ２（１）〜ＱＰ２（Ｎ）が、ノードＮ０とノードＮ２との間に直列接続されており、第２の入力端子Ｐ２に接続されたゲートを有している。設定回路３０は、複数のトランジスターＱＰ１（１）〜ＱＰ１（Ｍ）又はＱＰ２（１）〜ＱＰ２（Ｎ）の内の少なくとも１つと並列に接続されている。
【００５９】
例えば、設定回路３０は、トランジスターＱＰ１（１）〜ＱＰ１（Ｍ）のソースとドレインとの間にそれぞれ接続され、制御信号Ｓ１（１）〜Ｓ１（Ｍ）に従ってオン又はオフするスイッチ回路ＳＷ１（１）〜ＳＷ１（Ｍ）を含んでいる。また、設定回路３０は、トランジスターＱＰ２（１）〜ＱＰ２（Ｎ）のソースとドレインとの間にそれぞれ接続され、制御信号Ｓ２（１）〜Ｓ２（Ｎ）に従ってオン又はオフするスイッチ回路ＳＷ２（１）〜ＳＷ２（Ｎ）を含んでいる。その他の点に関しては、第３の実施形態は、第１の実施形態と同様でも良い。
【００６０】
ここで、スイッチ回路ＳＷ１（１）〜ＳＷ１（Ｍ）の内の第ｉ番目のスイッチ回路ＳＷ１（ｉ）がオフし、他のスイッチ回路がオンすることにより、トランジスターＱＰ１（ｉ）が第１の入力トランジスターＱＰ１を構成する。なお、スイッチ回路ＳＷ１（１）〜ＳＷ１（Ｍ）の内の複数のスイッチ回路がオフしても良い。
【００６１】
また、スイッチ回路ＳＷ２（１）〜ＳＷ２（Ｎ）の内の第ｊ番目のスイッチ回路ＳＷ２（ｊ）がオフし、他のスイッチ回路がオンすることにより、トランジスターＱＰ２（ｊ）が第２の入力トランジスターＱＰ２を構成する。なお、スイッチ回路ＳＷ２（１）〜ＳＷ２（Ｎ）の内の複数のスイッチ回路がオフしても良い。
【００６２】
あるいは、スイッチ回路ＳＷ１（１）〜ＳＷ１（Ｍ）とスイッチ回路ＳＷ２（１）〜ＳＷ２（Ｎ）との内の一方のみを設けて、第１の入力トランジスターＱＰ１と第２の入力トランジスターＱＰ２との内の一方の接続状態を変更可能とし、他方の接続状態を固定としても良い。
【００６３】
このように、設定回路３０は、差動対を構成する第１の入力トランジスターＱＰ１又は第２の入力トランジスターＱＰ２を構成するために、複数のトランジスターＱＰ１（１）〜ＱＰ１（Ｍ）又はＱＰ２（１）〜ＱＰ２（Ｎ）の接続状態を設定することができる。それにより、差動増幅回路のオフセット電圧が設定されるので、半導体装置の完成後に差動増幅回路のオフセット電圧をデジタル的に調整することが可能となる。
【００６４】
図５に示す差動増幅回路のオフセット電圧を調整するための第１の手法として、設定回路３０は、第１の入力トランジスターＱＰ１又は第２の入力トランジスターＱＰ２を構成するために複数のトランジスターＱＰ１（１）〜ＱＰ１（Ｍ）又はＱＰ２（１）〜ＱＰ２（Ｎ）の内で直列接続されるトランジスターを設定する。その場合には、第１の入力トランジスターＱＰ１又は第２の入力トランジスターＱＰ２を構成するトランジスターの直列接続数を変更することにより、差動増幅回路のオフセット電圧を所望の値に設定することができる。ここで、複数のトランジスターＱＰ１（１）〜ＱＰ１（Ｍ）又はＱＰ２（１）〜ＱＰ２（Ｎ）のサイズは、同一でも良いし、異なっていても良い。
【００６５】
即ち、第１の入力トランジスターＱＰ１を構成するトランジスターの直列接続数が多くなると、第１の入力トランジスターＱＰ１のドレイン電流が減少する一方、第２の入力トランジスターＱＰ２のドレイン電流が増加して、式（８）又は式（９）に示すオフセット電圧ΔＶＴＨがプラス側に増加する。また、第２の入力トランジスターＱＰ２を構成するトランジスターの直列接続数が多くなると、第２の入力トランジスターＱＰ２のドレイン電流が減少して、式（８）又は式（９）に示すオフセット電圧ΔＶＴＨがマイナス側に減少する。
【００６６】
図５に示す差動増幅回路のオフセット電圧を調整するための第２の手法として、設定回路３０は、第１の入力トランジスターＱＰ１又は第２の入力トランジスターＱＰ２を構成するトランジスターとして、サイズ（チャネル幅Ｗ又はチャネル長Ｌ）が異なる複数のトランジスターの内の少なくとも１つを設定する。その場合には、第１の入力トランジスターＱＰ１又は第２の入力トランジスターＱＰ２を構成するトランジスターのサイズを変更することにより、差動増幅回路のオフセット電圧を所望の値に設定することができる。
【００６７】
第３の実施形態においても、設定回路３０が、複数のトランジスターＱＰ１（１）〜ＱＰ１（Ｍ）又はＱＰ２（１）〜ＱＰ２（Ｎ）の接続状態を変更することにより、差動増幅回路のオフセット電圧を所望の値に設定することができる。また、第２の実施形態と同様に、スイッチ回路ＳＷ１（１）〜ＳＷ１（Ｍ）又はＳＷ２（１）〜ＳＷ２（Ｎ）の替りにヒューズを設けても良い。
【００６８】
＜第４の実施形態＞
図６は、本発明の第４の実施形態に係る半導体装置に内蔵された差動増幅回路の構成例を示す回路図である。第４の実施形態においては、差動入力回路２０におけるＮチャネルＭＯＳトランジスターＱＮ４及びＱＮ５の接続が変更されている。その他の点に関しては、第４の実施形態は、第１の実施形態と同様でも良い。
【００６９】
図６に示すように、トランジスターＱＮ４は、ノードＮ１に接続されたドレイン及びゲートと、電源電位ＶＳＳの配線に接続されたソースとを有している。また、トランジスターＱＮ５は、ノードＮ２に接続されたドレインと、トランジスターＱＮ４のドレイン及びゲートに接続されたゲートと、電源電位ＶＳＳの配線に接続されたソースとを有している。トランジスターＱＮ４及びＱＮ５は、カレントミラー回路を構成しており、ノードＮ２において、差動入力回路２０の出力信号ＶＤ２が生成される。
【００７０】
増幅回路４０は、ノードＮ２における差動入力回路２０の出力信号ＶＤ２を反転増幅して、差動増幅回路の出力信号ＶＯＵＴを生成する。第１の入力電圧ＶＩＮ１が第２の入力電圧ＶＩＮ２よりも上昇すると、第１の入力トランジスターＱＰ１に流れるドレイン電流ＩＤ１が減少して、トランジスターＱＮ４及びＱＮ５に流れるドレイン電流も減少する。それにより、差動入力回路２０の出力信号ＶＤ２の電位が上昇し、出力端子Ｐ３の電位が電源電位ＶＳＳに向けて下降する。一方、第１の入力電圧ＶＩＮ１が第２の入力電圧ＶＩＮ２よりも下降すると、第１の入力トランジスターＱＰ１に流れるドレイン電流ＩＤ１が増加して、トランジスターＱＮ４及びＱＮ５に流れるドレイン電流も増加する。それにより、差動入力回路２０の出力信号ＶＤ２の電位が下降し、出力端子Ｐ３の電位が電源電位ＶＤＤに向けて上昇する。
【００７１】
第４の実施形態においても、設定回路３０が、複数のトランジスターＱＰ１（１）〜ＱＰ１（Ｍ）又はＱＰ２（１）〜ＱＰ２（Ｎ）の接続状態を変更することにより、差動増幅回路のオフセット電圧を所望の値に設定することができる。また、第２の実施形態と同様に、スイッチ回路ＳＷ１（１）〜ＳＷ１（Ｍ）又はＳＷ２（１）〜ＳＷ２（Ｎ）の替りにヒューズを設けても良い。
【００７２】
＜第５の実施形態＞
図７は、本発明の第５の実施形態に係る半導体装置に内蔵された差動増幅回路の構成例を示す回路図である。第１の実施形態〜第４の実施形態において、ＰチャネルＭＯＳトランジスターとＮチャネルＭＯＳトランジスターとを入れ替えて、それに応じて電源電位ＶＤＤ及びＶＳＳの接続を変更しても良い。以下においては、一例として、第１の実施形態においてＰチャネルＭＯＳトランジスターとＮチャネルＭＯＳトランジスターとを入れ替えた構成について説明する。
【００７３】
差動入力回路２０は、差動対を構成する第１の入力トランジスターＱＮ１及び第２の入力トランジスターＱＮ２を含み、第１の入力端子Ｐ１に供給される第１の入力電圧ＶＩＮ１と第２の入力端子Ｐ２に供給される第２の入力電圧ＶＩＮ２との差を増幅して、ノードＮ１において出力信号ＶＤ１を生成すると共に、ノードＮ２において出力信号ＶＤ２を生成する。
【００７４】
例えば、差動入力回路２０は、ＮチャネルＭＯＳトランジスターＱＮ０と、第１の入力トランジスターＱＮ１を構成するために使用可能な複数のＮチャネルＭＯＳトランジスターＱＮ１（１）〜ＱＮ１（Ｍ）と、第２の入力トランジスターＱＮ２を構成するために使用可能な複数のＮチャネルＭＯＳトランジスターＱＮ２（１）〜ＱＮ２（Ｎ）と、ＰチャネルＭＯＳトランジスターＱＰ４及びＱＰ５とを含んでいる。ここで、括弧内のＭ及びＮは自然数である。
【００７５】
トランジスターＱＮ０は、電源電位ＶＳＳの配線に接続されたソースと、バイアス電圧ＶＢ１が印加されるゲートと、ノードＮ０に接続されたドレインとを有し、ノードＮ０に定電流を供給する定電流源を構成している。トランジスターＱＮ１（１）〜ＱＮ１（Ｍ）は、第１の入力端子Ｐ１に接続されたゲートを有しており、トランジスターＱＮ２（１）〜ＱＮ２（Ｎ）は、第２の入力端子Ｐ２に接続されたゲートを有している。
【００７６】
設定回路３０は、第１の入力トランジスターＱＮ１又は第２の入力トランジスターＱＮ２を構成するために複数のトランジスターＱＮ１（１）〜ＱＮ１（Ｍ）又はＱＮ２（１）〜ＱＮ２（Ｎ）の接続状態を設定することにより、第１の入力トランジスターＱＮ１又は第２の入力トランジスターＱＮ２のサイズ（チャネル幅又はチャネル長）を変更可能とする。
【００７７】
第５の実施形態においては、設定回路３０が、複数のトランジスターＱＮ１（１）〜ＱＮ１（Ｍ）又はＱＮ２（１）〜ＱＮ２（Ｎ）の内の少なくとも１つと直列に接続されている。それにより、複数のトランジスターＱＮ１（１）〜ＱＮ１（Ｍ）又はＱＮ２（１）〜ＱＮ２（Ｎ）の内の少なくとも１つを、第１の入力トランジスターＱＮ１又は第２の入力トランジスターＱＮ２を構成するために選択することができる。
【００７８】
例えば、設定回路３０は、ノードＮ０とトランジスターＱＮ１（１）〜ＱＮ１（Ｍ）のソースとの間にそれぞれ接続され、制御信号Ｓ１（１）〜Ｓ１（Ｍ）に従ってオン又はオフするスイッチ回路ＳＷ１（１）〜ＳＷ１（Ｍ）を含んでいる。また、設定回路３０は、ノードＮ０とトランジスターＱＮ２（１）〜ＱＮ２（Ｎ）のソースとの間にそれぞれ接続され、制御信号Ｓ２（１）〜Ｓ２（Ｎ）に従ってオン又はオフするスイッチ回路ＳＷ２（１）〜ＳＷ２（Ｎ）を含んでいる。各々のスイッチ回路は、例えば、ＮチャネルＭＯＳトランジスター又はアナログスイッチ等で構成される。
【００７９】
ここで、スイッチ回路ＳＷ１（１）〜ＳＷ１（Ｍ）の内の第ｉ番目のスイッチ回路ＳＷ１（ｉ）がオンすることにより、トランジスターＱＮ１（ｉ）のソースがノードＮ０に接続されて、トランジスターＱＮ１（ｉ）が第１の入力トランジスターＱＮ１を構成する。なお、スイッチ回路ＳＷ１（１）〜ＳＷ１（Ｍ）の内の複数のスイッチ回路がオンしても良い。
【００８０】
また、スイッチ回路ＳＷ２（１）〜ＳＷ２（Ｎ）の内の第ｊ番目のスイッチ回路ＳＷ２（ｊ）がオンすることにより、トランジスターＱＮ２（ｊ）のソースがノードＮ０に接続されて、トランジスターＱＮ２（ｊ）が第２の入力トランジスターＱＮ２を構成する。なお、スイッチ回路ＳＷ２（１）〜ＳＷ２（Ｎ）の内の複数のスイッチ回路がオンしても良い。
【００８１】
あるいは、トランジスターＱＮ１（１）〜ＱＮ１（Ｍ）の内の少なくとも１つのトランジスターのソースが、スイッチ回路を介さずにノードＮ０に接続されても良いし、トランジスターＱＮ２（１）〜ＱＮ２（Ｎ）の内の少なくとも１つのトランジスターのソースが、スイッチ回路を介さずにノードＮ０に接続されても良い。また、スイッチ回路ＳＷ１（１）〜ＳＷ１（Ｍ）とスイッチ回路ＳＷ２（１）〜ＳＷ２（Ｎ）との内の一方のみを設けて、第１の入力トランジスターＱＮ１と第２の入力トランジスターＱＮ２との内の一方のサイズを変更可能とし、他方のサイズを固定としても良い。
【００８２】
このように、設定回路３０は、第１の入力トランジスターＱＮ１又は第２の入力トランジスターＱＮ２を構成するために、複数のトランジスターＱＮ１（１）〜ＱＮ１（Ｍ）又はＱＮ２（１）〜ＱＮ２（Ｎ）の接続状態を設定することができる。それにより、第１の入力トランジスターＱＮ１又は第２の入力トランジスターＱＮ２のサイズが設定されるので、半導体装置の完成後に差動増幅回路のオフセット電圧をデジタル的に調整することが可能となる。
【００８３】
第１の入力トランジスターＱＮ１は、ノードＮ０に接続されたソースと、第１の入力端子Ｐ１に接続されたゲートと、ノードＮ１に接続されたドレインとを有しており、第２の入力トランジスターＱＮ２は、ノードＮ０に接続されたソースと、第２の入力端子Ｐ２に接続されたゲートと、ノードＮ２に接続されたドレインとを有している。また、トランジスターＱＰ４は、ノードＮ１に接続されたドレイン及びゲートと、電源電位ＶＤＤの配線に接続されたソースとを有しており、トランジスターＱＰ５は、ノードＮ２に接続されたドレイン及びゲートと、電源電位ＶＤＤの配線に接続されたソースとを有している。
【００８４】
それにより、第１の入力トランジスターＱＮ１のドレイン電流ＩＤ１がトランジスターＱＰ４に流れ、第２の入力トランジスターＱＮ２のドレイン電流ＩＤ２がトランジスターＱＰ５に流れて、ノードＮ１及びＮ２において、差動入力回路２０の出力信号ＶＤ１及びＶＤ２がそれぞれ生成される。
【００８５】
増幅回路４０は、差動入力回路２０の出力信号を増幅して、差動増幅回路の出力信号ＶＯＵＴを生成する。例えば、増幅回路４０は、ＰチャネルＭＯＳトランジスターＱＰ６と、ＮチャネルＭＯＳトランジスターＱＮ３とを含んでいる。トランジスターＱＮ３は、電源電位ＶＳＳの配線に接続されたソースと、バイアス電圧ＶＢ２が印加されるゲートと、差動増幅回路の出力端子Ｐ３に接続されたドレインとを有している。トランジスターＱＰ６は、差動増幅回路の出力端子Ｐ３に接続されたドレインと、ノードＮ１に接続されたゲートと、電源電位ＶＤＤの配線に接続されたソースとを有している。
【００８６】
その場合に、増幅回路４０は、ノードＮ１における差動入力回路２０の出力信号ＶＤ１を反転増幅して、差動増幅回路の出力信号ＶＯＵＴを生成する。第１の入力電圧ＶＩＮ１が第２の入力電圧ＶＩＮ２よりも上昇すると、第１の入力トランジスターＱＮ１に流れるドレイン電流ＩＤ１が増加して、トランジスターＱＰ４及びＱＰ６に流れるドレイン電流も増加し、出力端子Ｐ３の電位が電源電位ＶＤＤに向けて上昇する。一方、第１の入力電圧ＶＩＮ１が第２の入力電圧ＶＩＮ２よりも下降すると、第１の入力トランジスターＱＮ１に流れるドレイン電流ＩＤ１が減少して、トランジスターＱＰ４及びＱＰ６に流れるドレイン電流も減少し、出力端子Ｐ３の電位が電源電位ＶＳＳに向けて下降する。
【００８７】
制御回路５０は、半導体装置の外部又は内部の不揮発性メモリー等から供給される設定データに従って、制御信号Ｓ１（１）〜Ｓ１（Ｍ）又はＳ２（１）〜Ｓ２（Ｎ）を設定回路３０に供給することにより、複数のトランジスターＱＮ１（１）〜ＱＮ１（Ｍ）又はＱＮ２（１）〜ＱＮ２（Ｎ）の接続状態を設定するように設定回路３０を制御する。その他の点に関しては、第５の実施形態は、第１の実施形態と同様でも良い。
【００８８】
第５の実施形態においても、設定回路３０が、複数のトランジスターＱＮ１（１）〜ＱＮ１（Ｍ）又はＱＮ２（１）〜ＱＮ２（Ｎ）の接続状態を変更することにより、差動増幅回路のオフセット電圧を所望の値に設定することができる。また、第２の実施形態と同様に、スイッチ回路ＳＷ１（１）〜ＳＷ１（Ｍ）又はＳＷ２（１）〜ＳＷ２（Ｎ）の替りにヒューズを設けても良い。
【００８９】
以上説明した第１〜第５の実施形態においては、差動入力回路２０の出力信号の振幅を拡大するために増幅回路４０を設けているが、増幅回路４０を省略して、差動入力回路２０の出力信号を差動増幅回路の出力信号ＶＯＵＴとしても良い。
【００９０】
＜電子機器＞
次に、本発明の一実施形態に係る電子機器について説明する。
図８は、本発明の一実施形態に係る電子機器の構成例を示すブロック図である。図８に示すように、電子機器１００は、制御部１１０と、操作部１２０と、格納部１３０と、通信部１４０と、表示部１５０と、音声出力部１６０とを含んでいる。なお、図８に示す構成要素の一部を省略又は変更しても良いし、あるいは、図８に示す構成要素に他の構成要素を付加しても良い。
【００９１】
制御部１１０は、例えば、ＣＰＵを含み、プログラムに従って各種の信号処理や制御処理を実行する。例えば、制御部１１０は、操作部１２０から供給される操作信号に応じて各種の信号処理を行ったり、外部機器との間でデータ通信を行うために通信部１４０を制御する。あるいは、制御部１１０は、表示部１５０に各種の画像を表示させるための画像信号を生成したり、音声出力部１６０に各種の音声を発生させるための音声信号を生成する。
【００９２】
操作部１２０は、例えば、操作キーやボタンスイッチ等を含む入力装置であり、ユーザーによる操作に応じた操作信号を制御部１１０に出力する。格納部１３０は、例えば、ハードディスク又は各種のメモリー等で構成され、制御部１１０が動作するために用いられるプログラム等を格納する。
【００９３】
通信部１４０は、本発明のいずれかの実施形態に係る半導体装置を用いて構成されるＵＳＢインターフェースを含み、外部装置との間でデータ通信を行う。ＵＳＢインターフェースの接続状態検出回路は、ＵＳＢコネクターのデータ端子Ｄ＋の電圧とデータ端子Ｄ−の電圧とを比較して、それらの電圧の差が所定の値よりも大きいか否かを検出するコンパレーターを含み、検出結果に基づいて、ＵＳＢコネクターに機器が接続されているか否かを判定する。
【００９４】
このコンパレーターは、図１及び図４〜図７のいずれかに示すような差動増幅回路であって、第１の入力端子Ｐ１に供給されるデータ端子Ｄ＋の電圧と第２の入力端子Ｐ２に供給されるデータ端子Ｄ−の電圧との差を増幅して、出力信号ＶＯＵＴを生成する。データ端子Ｄ＋の電圧とデータ端子Ｄ−の電圧との差が所定の値（例えば、０．５Ｖ）よりも大きいか否かを検出するために、差動増幅回路のオフセット電圧が所定の値（例えば、０．５Ｖ）に設定される。
【００９５】
表示部１５０は、例えば、ＬＣＤ（液晶表示装置）等を含み、制御部１１０から供給される画像信号に基づいて各種の情報を表示する。また、音声出力部１６０は、例えば、スピーカー等を含み、制御部１１０から供給される音声信号に基づいて音声を発生する。
【００９６】
電子機器１００としては、例えば、置時計等の時計、タイマー、携帯電話機や携帯情報端末等の携帯機器、オーディオ機器、デジタルスチルカメラ、デジタルムービー、テレビ、テレビ電話、防犯用テレビモニター、ヘッドマウント・ディスプレイ、パーソナルコンピューター、プリンター、ネットワーク機器、複合機、車載装置（ナビゲーション装置等）、電卓、電子辞書、電子ゲーム機器、ロボット、測定機器、及び、医療機器（例えば、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、及び、電子内視鏡）等が該当する。
【００９７】
本実施形態によれば、消費電流を増加させたり製造プロセスを複雑にすることなく差動増幅回路のオフセット電圧が所望の値に設定された半導体装置が電子機器１００に搭載されるので、消費電力が少なく信頼性が高い電子機器１００を提供することができる。
【００９８】
本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
【符号の説明】
【００９９】
１０…バイアス電圧生成回路、２０…差動入力回路、３０…設定回路、４０…増幅回路、５０…制御回路、１００…電子機器、１１０…制御部、１２０…操作部、１３０…格納部、１４０…通信部、１５０…表示部、１６０…音声出力部、ＱＰ１…第１の入力トランジスター、ＱＰ２…第２の入力トランジスター、ＱＰ０、ＱＰ１（１）〜ＱＰ１（Ｍ）、ＱＰ２（１）〜ＱＰ２（Ｎ）、ＱＰ３〜ＱＰ６…ＰチャネルＭＯＳトランジスター、ＱＮ１…第１の入力トランジスター、ＱＮ２…第２の入力トランジスター、ＱＮ０、ＱＮ１（１）〜ＱＮ１（Ｍ）、ＱＮ２（１）〜ＱＮ２（Ｎ）、ＱＮ３〜ＱＮ６…ＮチャネルＭＯＳトランジスター、ＳＷ１（１）〜ＳＷ１（Ｍ）、ＳＷ２（１）〜ＳＷ２（Ｎ）…スイッチ回路、Ｆ１（１）〜Ｆ１（Ｍ）、Ｆ２（１）〜Ｆ２（Ｎ）…ヒューズ、Ｐ１…第１の入力端子、Ｐ２…第２の入力端子、Ｐ３…出力端子
【図１】
2018037924.tif 000003
【図２】
2018037924.tif 000004
【図３】
2018037924.tif 000005
【図４】
2018037924.tif 000006
【図５】
2018037924.tif 000007
【図６】
2018037924.tif 000008
【図７】
2018037924.tif 000009
【図８】
2018037924.tif 000010