(57)【要約】【課題】半導体装置の信頼性を向上させる。【解決手段】樹脂封止型の半導体装置において、導電性のダイパッドＤＰ上に、絶縁性を有する接合材ＢＤ２を介して半導体チップＣＰ２が搭載され、かつ、導電性を有する接合材ＢＤ１を介して半導体チップＣＰ１が搭載されている。半導体チップＣＰ２の第１側面と第２側面とが交差して形成される第１の辺における、接合材ＢＤ２で覆われた部分の第１の長さは、半導体チップＣＰ１の第３側面と第４側面とが交差して形成される第２の辺における、接合材ＢＤ１で覆われた部分の第２の長さよりも大きい。【選択図】図６
2018170522.tif 000002
【特許請求の範囲】
【請求項１】
導電性を有するチップ搭載部と、
前記チップ搭載部上に、絶縁性を有する第１接合材を介して搭載された第１半導体チップと、
前記チップ搭載部上に、導電性を有する第２接合材を介して搭載された第２半導体チップと、
複数のリードと、
複数のワイヤと、
前記第１半導体チップ、前記第２半導体チップ、前記複数のリードのそれぞれの一部、前記複数のワイヤ、および前記チップ搭載部の少なくとも一部を封止する封止体と、
を備える半導体装置であって、
前記第２半導体チップは、パワートランジスタを含み、
前記第１半導体チップは、前記第２半導体チップを制御し、
前記第２半導体チップは、裏面電極を有し、
前記第２半導体チップの前記裏面電極が、前記第２接合材を介して前記チップ搭載部と電気的に接続され、
前記第１半導体チップの第１側面と第２側面とが交差して形成される第１の辺における、前記第１接合材で覆われた部分の第１の長さは、前記第２半導体チップの第３側面と第４側面とが交差して形成される第２の辺における、前記第２接合材で覆われた部分の第２の長さよりも大きく、
前記複数のワイヤは、
前記第１半導体チップの複数の第１パッド電極と前記複数のリードのうちの複数の第１リードとを電気的に接続する複数の第１ワイヤと、
前記第２半導体チップの複数の第２パッド電極と前記複数のリードのうちの複数の第２リードとを電気的に接続する複数の第２ワイヤと、
を含み、
前記複数の第２パッド電極は、前記パワートランジスタのソース電極に接続される複数のソース用パッド電極を含み、
前記複数の第２ワイヤは、前記複数のソース用パッド電極と接続される複数の第３ワイヤを含み、
前記複数の第３ワイヤは、当該複数の第３ワイヤ以外のワイヤに比べ、その太さが大きい、半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１の長さは、前記第１半導体チップの厚みの１／２以上である、半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記第２の長さは、前記第２半導体チップの厚みの１／２未満である、半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記第２の長さは、前記第２半導体チップの厚みの１／４以下である、半導体装置。
【請求項５】
請求項１記載の半導体装置において
前記第１接合材の耐圧は、前記封止体の耐圧よりも大きい、半導体装置。
【請求項６】
請求項１記載の半導体装置において
前記第１接合材は、絶縁性ペースト型接合材である、半導体装置。
【請求項７】
請求項６記載の半導体装置において
前記第２接合材は、導電性ペースト型接合材である、半導体装置。
【請求項８】
請求項１記載の半導体装置において、
前記チップ搭載部の上面の一部に銀メッキ層が形成され、
前記第２半導体チップは、前記チップ搭載部の前記銀メッキ層上に、前記第２接合材を介して搭載され、
前記第１半導体チップは、前記銀メッキ層が形成されていない領域の前記チップ搭載部上に、前記第１接合材を介して搭載されている、半導体装置。
【請求項９】
請求項１記載の半導体装置において、
前記複数のワイヤのうち、前記複数の第３ワイヤは、それぞれ銅ワイヤであり、前記複数の第３ワイヤ以外のワイヤは、それぞれ金ワイヤである、半導体装置。
【請求項１０】
請求項１記載の半導体装置において、
前記複数のワイヤは、いずれも銅ワイヤである、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、例えば、複数の半導体チップを並べて配置してパッケージ化した半導体装置およびその製造方法に好適に利用できるものである。
【背景技術】
【０００２】
ダイパッド上に半導体チップを搭載し、半導体チップのパッド電極とリードとをワイヤを介して電気的に接続し、それらを樹脂封止することにより、半導体パッケージ形態の半導体装置を製造することができる。
【０００３】
国際公開ＷＯ２００３／０３４４９５号（特許文献１）には、パワー半導体チップとロジックチップを基板に搭載したマルチチップパッケージに関する技術が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開ＷＯ２００３／０３４４９５号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
複数の半導体チップを並べて配置してパッケージ化した半導体装置においても、できるだけ信頼性を向上させることが望まれる。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態によれば、半導体装置は、導電性のチップ搭載部上に、絶縁性を有する第１接合材を介して第１半導体チップを搭載し、かつ、導電性を有する第２接合材を介して第２半導体チップを搭載した、樹脂封止型の半導体装置である。そして、前記第１半導体チップの第１側面と第２側面とが交差して形成される第１の辺における、前記第１接合材で覆われた部分の第１の長さは、前記第２半導体チップの第３側面と第４側面とが交差して形成される第２の辺における、前記第２接合材で覆われた部分の第２の長さよりも大きい。
【０００８】
また、一実施の形態によれば、半導体装置の製造方法は、（ａ）導電性を有するチップ搭載部上に、絶縁性を有する第１接合材を介して第１半導体チップを搭載し、導電性を有する第２接合材を介して第２半導体チップを搭載する工程、（ｂ）前記第１半導体チップ、前記第２半導体チップ、および前記チップ搭載部の少なくとも一部を封止する封止体を形成する工程、を有している。そして、前記第１半導体チップの第１側面と第２側面とが交差して形成される第１の辺における、前記第１接合材で覆われた部分の第１の長さは、前記第２半導体チップの第３側面と第４側面とが交差して形成される第２の辺における、前記第２接合材で覆われた部分の第２の長さよりも大きい。
【発明の効果】
【０００９】
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】一実施の形態である半導体装置の上面図である。
【図２】一実施の形態である半導体装置の平面透視図である。
【図３】一実施の形態である半導体装置の平面透視図である。
【図４】一実施の形態である半導体装置の平面透視図である。
【図５】一実施の形態である半導体装置の下面図である。
【図６】一実施の形態である半導体装置の断面図である。
【図７】一実施の形態である半導体装置の断面図である。
【図８】一実施の形態である半導体装置の断面図である。
【図９】一実施の形態である半導体装置の部分拡大平面透視図である。
【図１０】一実施の形態である半導体装置の製造工程を示すプロセスフロー図である。
【図１１】一実施の形態である半導体装置の製造工程中の断面図である。
【図１２】図１１に続く半導体装置の製造工程中の断面図である。
【図１３】図１２に続く半導体装置の製造工程中の断面図である。
【図１４】図１３に続く半導体装置の製造工程中の断面図である。
【図１５】図１４に続く半導体装置の製造工程中の断面図である。
【図１６】ダイボンディング工程の詳細を示すプロセスフロー図である。
【図１７】ダイボンディング工程の詳細を示すプロセスフロー図である。
【図１８】ダイボンディング工程の詳細を示すプロセスフロー図である。
【図１９】ダイボンディング工程の詳細を示すプロセスフロー図である。
【図２０】一実施の形態である半導体装置の製造工程中の平面図である。
【図２１】図２０に続く半導体装置の製造工程中の平面図である。
【図２２】図２１と同じ半導体装置の製造工程中の断面図である。
【図２３】図２１に続く半導体装置の製造工程中の平面図である。
【図２４】図２３と同じ半導体装置の製造工程中の断面図である。
【図２５】図２３に続く半導体装置の製造工程中の平面図である。
【図２６】図２５と同じ半導体装置の製造工程中の断面図である。
【図２７】図２５に続く半導体装置の製造工程中の平面図である。
【図２８】図２７と同じ半導体装置の製造工程中の断面図である。
【図２９】一実施の形態である半導体装置の製造工程中の平面図である。
【図３０】図２９に続く半導体装置の製造工程中の平面図である。
【図３１】一実施の形態である半導体装置の回路図である。
【図３２】一実施の形態である半導体装置に用いられる半導体チップの要部断面図である。
【図３３】検討例の半導体装置の断面図である。
【図３４】一実施の形態である半導体装置の一部を拡大して示す平面透視図である。
【図３５】一実施の形態である半導体装置の一部を拡大して示す平面透視図である。
【図３６】一実施の形態である半導体装置の一部を拡大して示す斜視図である。
【図３７】一実施の形態である半導体装置の一部を拡大して示す斜視図である。
【図３８】一実施の形態である半導体装置の一部を拡大して示す断面図である。
【図３９】一実施の形態である半導体装置の一部を拡大して示す断面図である。
【図４０】一本実施の形態の効果の一例を示す表である。
【発明を実施するための形態】
【００１１】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１２】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１３】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００１４】
（実施の形態１）
本発明の一実施の形態の半導体装置を図面を参照して説明する。
【００１５】
＜半導体装置（半導体パッケージ）の構造について＞
図１は、本発明の一実施の形態である半導体装置ＰＫＧの上面図であり、図２〜図４は、半導体装置ＰＫＧの平面透視図であり、図５は、半導体装置ＰＫＧの下面図（裏面図）であり、図６〜図８は、半導体装置ＰＫＧの断面図である。図２には、封止部ＭＲを透視したときの半導体装置ＰＫＧの上面側の平面透視図が示されている。また、図３は、図２において、更にワイヤＢＷを透視（省略）したときの半導体装置ＰＫＧの上面側の平面透視図が示されている。また、図４は、図３において、更に半導体チップＣＰ１，ＣＰ２を透視（省略）したときの半導体装置ＰＫＧの上面側の平面透視図が示されている。なお、図１〜図４では、半導体装置ＰＫＧの向きは同じである。また、図２〜図４では、封止部ＭＲの外周の位置を点線で示してある。また、図１、図２および図５のＡ−Ａ線の位置での半導体装置ＰＫＧの断面が、図６にほぼ対応し、図１、図２および図５のＢ−Ｂ線の位置での半導体装置ＰＫＧの断面が、図７にほぼ対応し、図１、図２および図５のＣ−Ｃ線の位置での半導体装置ＰＫＧの断面が、図８にほぼ対応している。また、図９は、図２の一部を拡大した部分拡大平面透視図である。
【００１６】
図１〜図９に示される本実施の形態の半導体装置（半導体パッケージ）ＰＫＧは、樹脂封止型の半導体パッケージ形態の半導体装置であり、ここではＱＦＰ（Quad Flat Package）形態の半導体装置である。以下、図１〜図９を参照しながら、半導体装置ＰＫＧの構成について説明する。
【００１７】
図１〜図９に示される本実施の形態の半導体装置ＰＫＧは、半導体チップＣＰ１，ＣＰ２と、半導体チップＣＰ１，ＣＰ２を搭載するダイパッドＤＰと、導電体によって形成された複数のリードＬＤと、半導体チップＣＰ１，ＣＰ２の複数のパッド電極Ｐ１，Ｐ２と複数のリードＬＤとを電気的に接続する複数のワイヤＢＷと、これらを封止する封止部ＭＲとを有している。
【００１８】
封止体としての封止部（封止樹脂部、封止体）ＭＲは、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止部ＭＲを形成することができる。エポキシ系の樹脂以外にも、低応力化を図る等の理由から、例えばフェノール系硬化剤、シリコーンゴムおよびフィラー等が添加されたビフェニール系の熱硬化性樹脂を、封止部ＭＲの材料として用いても良い。
【００１９】
封止部ＭＲは、一方の主面である上面（表面）ＭＲａと、上面ＭＲａの反対側の主面である下面（裏面、底面）ＭＲｂと、上面ＭＲａおよび下面ＭＲｂに交差する側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４と、を有している（図１および図５〜図８参照）。すなわち、封止部ＭＲの外観は、上面ＭＲａ、下面ＭＲｂおよび側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４で囲まれた薄板状とされている。なお、平面視において、封止部ＭＲの各側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４は、封止部ＭＲの辺とみなすこともできる。
【００２０】
封止部ＭＲの上面ＭＲａおよび下面ＭＲｂの平面形状は、例えば矩形状に形成されており、この矩形（平面矩形）の角に丸みを帯びさせることもできる。また、この矩形（平面矩形）の４つの角のうち、任意の角を落とすこともできる。封止部ＭＲの上面ＭＲａおよび下面ＭＲｂの平面形状を矩形とした場合には、封止部ＭＲは、その厚さと交差する平面形状（外形形状）が矩形（四角形）となる。封止部ＭＲの側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４のうち、側面ＭＲｃ１と側面ＭＲｃ３とが互いに対向し、側面ＭＲｃ２と側面ＭＲｃ４とが互いに対向し、側面ＭＲｃ１と側面ＭＲｃ２，ＭＲｃ４とが互いに交差し、側面ＭＲｃ３と側面ＭＲｃ２，ＭＲｃ４とが互いに交差している。
【００２１】
複数のリード（リード部）ＬＤは、導電体で構成されており、好ましくは銅（Ｃｕ）または銅合金などの金属材料からなる。複数のリードＬＤのそれぞれは、一部が封止部ＭＲ内に封止され、他の一部が封止部ＭＲの側面から封止部ＭＲの外部に突出している。以下では、リードＬＤのうちの封止部ＭＲ内に位置する部分をインナリード部と呼び、リードＬＤのうちの封止部ＭＲ外に位置する部分をアウタリード部と呼ぶものとする。
【００２２】
なお、本実施の形態の半導体装置ＰＫＧは、各リードＬＤの一部（アウタリード部）が封止部ＭＲの側面から突出した構造であり、以下ではこの構造に基づいて説明するが、この構造に限定されるものではなく、例えば、封止部ＭＲの側面から各リードＬＤがほとんど突出せず、かつ封止部ＭＲの下面ＭＲｂで各リードＬＤの一部が露出した構成（ＱＦＮ型の構成）などを採用することもできる。
【００２３】
複数のリードＬＤは、封止部ＭＲの側面ＭＲｃ１側に配置された複数のリードＬＤと、封止部ＭＲの側面ＭＲｃ２側に配置された複数のリードＬＤと、封止部ＭＲの側面ＭＲｃ３側に配置された複数のリードＬＤと、封止部ＭＲの側面ＭＲｃ４側に配置された複数のリードＬＤとで構成されている。
【００２４】
封止部ＭＲの側面ＭＲｃ１側に配置された複数のリードＬＤの各アウタリード部は、封止部ＭＲの側面ＭＲｃ１から封止部ＭＲ外に突出している。また、封止部ＭＲの側面ＭＲｃ２側に配置された複数のリードＬＤの各アウタリード部は、封止部ＭＲの側面ＭＲｃ２から封止部ＭＲ外に突出している。また、封止部ＭＲの側面ＭＲｃ３側に配置された複数のリードＬＤの各アウタリード部は、封止部ＭＲの側面ＭＲｃ３から封止部ＭＲ外に突出している。また、封止部ＭＲの側面ＭＲｃ４側に配置された複数のリードＬＤの各アウタリード部は、封止部ＭＲの側面ＭＲｃ４から封止部ＭＲ外に突出している。
【００２５】
各リードＬＤのアウタリード部は、アウタリード部の端部近傍の下面が封止部ＭＲの下面ＭＲｂとほぼ同一平面上に位置するように、折り曲げ加工されている。リードＬＤのアウタリード部は、半導体装置ＰＫＧの外部接続用端子部（外部端子）として機能する。
【００２６】
ダイパッド（チップ搭載部、タブ）ＤＰは、半導体チップＣＰ１および半導体チップＣＰ２を搭載するチップ搭載部である。ダイパッドＤＰの平面形状は、例えば矩形状に形成されている。半導体チップＣＰ１と半導体チップＣＰ２とは、ダイパッドＤＰ上に並んで配置され、封止部ＭＲは、ダイパッドＤＰの一部を封止し、複数のリードＬＤは、ダイパッドＤＰの周囲に配置されている。
【００２７】
ダイパッドＤＰは、側面ＭＲｃ１側の辺（側面）ＤＰ１と、側面ＭＲｃ２側の辺（側面）ＤＰ２と、側面ＭＲｃ３側の辺（側面）ＤＰ３と、側面ＭＲｃ４側の辺（側面）ＤＰ４と、を有している（図１、図３および図４参照）。ダイパッドＤＰの辺（側面）ＤＰ１は、封止部ＭＲの側面ＭＲｃ１に沿った辺（側面）であり、ダイパッドＤＰの辺（側面）ＤＰ２は、封止部ＭＲの側面ＭＲｃ２に沿った辺（側面）であり、ダイパッドＤＰの辺（側面）ＤＰ３は、封止部ＭＲの側面ＭＲｃ３に沿った辺（側面）であり、ダイパッドＤＰの辺（側面）ＤＰ４は、封止部ＭＲの側面ＭＲｃ４に沿った辺（側面）である。
【００２８】
封止部ＭＲの側面ＭＲｃ１側に配置された複数のリードＬＤは、ダイパッドＤＰの辺ＤＰ１に沿って配置（配列）され、封止部ＭＲの側面ＭＲｃ２側に配置された複数のリードＬＤは、ダイパッドＤＰの辺ＤＰ２に沿って配置（配列）されている。また、封止部ＭＲの側面ＭＲｃ３側に配置された複数のリードＬＤは、ダイパッドＤＰの辺ＤＰ３に沿って配置（配列）され、封止部ＭＲの側面ＭＲｃ４側に配置された複数のリードＬＤは、ダイパッドＤＰの辺ＤＰ４に沿って配置（配列）されている。
【００２９】
すなわち、ダイパッドＤＰの辺ＤＰ１と封止部ＭＲの側面ＭＲｃ１との間に、封止部ＭＲの側面ＭＲｃ１に沿って、複数のリードＬＤ（のインナリード部）が配置（配列）され、ダイパッドＤＰの辺ＤＰ２と封止部ＭＲの側面ＭＲｃ２との間に、封止部ＭＲの側面ＭＲｃ２に沿って、複数のリードＬＤ（のインナリード部）が配置（配列）されている。また、ダイパッドＤＰの辺ＤＰ３と封止部ＭＲの側面ＭＲｃ３との間に、封止部ＭＲの側面ＭＲｃ３に沿って、複数のリードＬＤ（のインナリード部）が配置（配列）され、ダイパッドＤＰの辺ＤＰ４と封止部ＭＲの側面ＭＲｃ４との間に、封止部ＭＲの側面ＭＲｃ４に沿って、複数のリードＬＤ（のインナリード部）が配置（配列）されている。
【００３０】
封止部ＭＲの下面ＭＲｂでは、ダイパッドＤＰの下面（裏面）が露出されている。封止部ＭＲの上面ＭＲａでは、ダイパッドＤＰは露出されていない。
【００３１】
ダイパッドＤＰは導電体で構成されており、好ましくは銅（Ｃｕ）または銅合金などの金属材料からなる。半導体装置ＰＫＧを構成するダイパッドＤＰおよび複数のリードＬＤが同じ材料（同じ金属材料）で形成されていれば、より好ましい。これにより、ダイパッドＤＰおよび複数のリードＬＤが連結されたリードフレームを作製しやすくなり、リードフレームを用いた半導体装置ＰＫＧの製造が容易になる。
【００３２】
ダイパッドＤＰの平面形状を構成する矩形の四隅には、それぞれ吊りリードＴＬが一体的に形成されている。各吊りリードＴＬは、ダイパッドＤＰと同じ材料によりダイパッドＤＰと一体的に形成されている。ダイパッドＤＰの外縁の四隅のそれぞれに、吊りリードＴＬが一体的に形成され、各吊りリードＴＬのダイパッドＤＰに接続されている側とは反対側の端部が平面矩形状の封止部ＭＲの四隅（角部）側面に達するまで、封止部ＭＲ内を延在している。吊りリードＴＬは、封止部ＭＲの形成後に封止部ＭＲから突出する部分が切断されており、吊りリードＴＬの切断により生じた切断面（端面）が封止部ＭＲの四隅側面で露出している。
【００３３】
ダイパッドＤＰの上面（主面）上には、半導体チップＣＰ１が、その表面（主面、上面）を上に向け、かつ、その裏面（下面）をダイパッドＤＰに向けた状態で搭載されている（図２、図３、図６、図７および図９参照）。また、ダイパッドＤＰの上面（主面）上には、半導体チップＣＰ２が、その表面（主面、上面）を上に向け、かつ、その裏面（下面）をダイパッドＤＰに向けた状態で搭載されている（図２、図３、図６、図８および図９参照）。ダイパッドＤＰの上面において、半導体チップＣＰ１が搭載された領域と半導体チップＣＰ２が搭載された領域とは、互いに離間しており、従って、半導体チップＣＰ１と半導体チップＣＰ２とは、平面視において、互いに離間している。
【００３４】
すなわち、半導体チップＣＰ１と半導体チップＣＰ２とは、ダイパッドＤＰの上面上に並んで配置されている。つまり、半導体チップＣＰ１と半導体チップＣＰ２とは、互いに積み重ねられてはおらず、ダイパッドＤＰの上面上に互いに離間して並んで配置されている。ダイパッドＤＰの平面寸法（平面積）は、半導体チップＣＰ１，ＣＰ２の各平面寸法（平面積）よりも大きく、平面視において、半導体チップＣＰ１および半導体チップＣＰ２は、ダイパッドＤＰの上面に内包されているが、半導体チップＣＰ１と半導体チップＣＰ２とは重なってはいない。
【００３５】
半導体チップＣＰ１の裏面は、接合材（接合材層、接着層）ＢＤ１を介してダイパッドＤＰの上面に接着（接合）されて固定され、半導体チップＣＰ２の裏面は、接合材（接合材層、接着層）ＢＤ２を介してダイパッドＤＰの上面に接着（接合）されて固定されている（図６〜図８参照）。半導体チップＣＰ１，ＣＰ２は、封止部ＭＲ内に封止されており、封止部ＭＲから露出されない。
【００３６】
半導体チップＣＰ１は、その裏面（ダイパッドＤＰに接着される側の主面）に裏面電極ＢＥが形成されている（図６および図７参照）。このため、半導体チップＣＰ１を接着するための接合材ＢＤ１は導電性を有しており、この導電性の接合材ＢＤ１を介して、半導体チップＣＰ１の裏面電極ＢＥがダイパッドＤＰに接合されて固定されるとともに、電気的に接続されている。このため、ダイパッドＤＰから導電性の接合材ＢＤ１を介して半導体チップＣＰ１の裏面電極ＢＥに、所望の電位を供給することができる。半導体チップＣＰ１の裏面電極ＢＥは、半導体チップＣＰ１内に形成されたパワーＭＯＳＦＥＴ（後述のパワーＭＯＳＦＥＴＱ１に対応）のドレインに電気的に接続されている。接合材ＢＤ１としては、例えば銀（Ａｇ）ペーストなどの導電性ペースト型の接合材（接着材）を好適に用いることができる。また、接合材ＢＤ１用の導電性ペースト型接合材としては、熱硬化型の接合材を好適に用いることができるが、製造された半導体装置ＰＫＧにおいては、接合材ＢＤ１は既に硬化している。
【００３７】
ダイパッドＤＰの上面のうち、半導体チップＣＰ１が搭載されている領域には、銀（Ａｇ）メッキ層ＧＭが形成されている。銀メッキ層ＧＭは、ダイパッドＤＰの上面の一部に形成されており、平面視において、半導体チップＣＰ１は、銀メッキ層ＧＭに内包されている。半導体チップＣＰ１は、ダイパッドＤＰの上面の銀メッキ層ＧＭ上に、導電性の接合材ＢＤ１を介して搭載されて接合されている。すなわち、半導体チップＣＰ１の裏面電極ＢＥが、導電性の接合材ＢＤ１を介して、ダイパッドＤＰの上面の銀メッキ層ＧＭに接合されて固定されるとともに、電気的に接続されている。従って、半導体チップＣＰ１の裏面電極ＢＥは、導電性の接合材ＢＤ１と銀メッキ層ＧＭを介して、ダイパッドＤＰに電気的に接続されていることになる。
【００３８】
銀メッキ層ＧＭは、省略することも可能であり、銀メッキ層ＧＭを設けなかった場合は、銅（Ｃｕ）または銅（Ｃｕ）合金などからなるダイパッドＤＰ上に、接合材ＢＤ１を介して半導体チップＣＰ１が搭載されることになる。しかしながら、ダイパッドＤＰの上面の一部に銀メッキ層ＧＭを設けて、その銀メッキ層ＧＭ上に接合材ＢＤ１を介して半導体チップＣＰ１を搭載することが、より好ましい。銅（Ｃｕ）または銅（Ｃｕ）合金などからなるダイパッドＤＰの上面に酸化物層が形成され、その酸化物層が形成された領域上に半導体チップＣＰ１が接合材ＢＤ１を介して搭載されると、半導体チップＣＰ１の裏面電極ＢＥとダイパッドＤＰとの間を電気的に接続できても、その間の接続抵抗が高くなる虞がある。それに対して、銀メッキ層ＧＭの表面はダイパッドＤＰの表面に比べて酸化されにくいため、ダイパッドＤＰの上面に銀メッキ層ＧＭを設けて、その銀メッキ層ＧＭ上に接合材ＢＤ１を介して半導体チップＣＰ１を搭載すれば、半導体チップＣＰ１の裏面電極ＢＥとダイパッドＤＰとの間を、低抵抗で的確に電気的に接続することができるようになる。
【００３９】
一方、半導体チップＣＰ２の裏面には裏面電極は形成されていない（図６および図８参照）。半導体チップＣＰ２を接着するための接合材ＢＤ２は、導電性を有しておらず、絶縁性を有している。すなわち、接合材ＢＤ２は、絶縁性の接合材からなる。これにより、ダイパッドＤＰと半導体チップＣＰ２とは、絶縁性の接合材ＢＤ２を介して絶縁され、ダイパッドＤＰから導電性の接合材ＢＤ１を介して半導体チップＣＰ１の裏面電極ＢＥに供給する電位は、半導体チップＣＰ２の裏面には供給されなくなる。接合材ＢＤ２としては、絶縁性ペースト型の接合材（接着材）を好適に用いることができる。また、接合材ＢＤ２用の絶縁性ペースト型接合材としては、熱硬化型の接合材を好適に用いることができるが、製造された半導体装置ＰＫＧにおいては、接合材ＢＤ２は既に硬化している。
【００４０】
また、ダイパッドＤＰの上面のうち、半導体チップＣＰ２が搭載されている領域には、銀メッキ層ＧＭは形成されていない。このため、半導体チップＣＰ２は、銀メッキ層ＧＭが形成されていない領域のダイパッドＤＰの上面上に、絶縁性の接合材ＢＤ２を介して搭載されて接合されている。
【００４１】
ダイパッドＤＰの上面において、半導体チップＣＰ２を搭載する領域にも銀メッキ層ＧＭのような銀メッキ層を設けて、その銀メッキ層上に接合材ＢＤ２を介して半導体チップＣＰ２を搭載することも可能である。しかしながら、ダイパッドＤＰの上面において、半導体チップＣＰ２を搭載する領域には銀メッキ層ＧＭのような銀メッキ層は設けずに、銀メッキ層が形成されていない領域のダイパッドＤＰの上面上に接合材ＢＤ２を介して半導体チップＣＰ２を搭載することが、より好ましい。すなわち、銅または銅合金からなるダイパッドＤＰの露出面上に接合材ＢＤ２を介して半導体チップＣＰ２を搭載することが、より好ましい。なぜなら、銀メッキ層ＧＭと封止部ＭＲとの密着性（密着強度）よりも、封止部ＭＲとダイパッドＤＰとの密着性（密着強度）の方が、高いからである。ダイパッドＤＰと電気的に接続する必要が無い半導体チップＣＰ２については、その搭載領域に銀メッキ層ＧＭを設けないことで、封止部ＭＲとダイパッドＤＰとの高い密着性を確保することができる。一方、ダイパッドＤＰと電気的に接続する必要がある半導体チップＣＰ１については、その搭載領域に銀メッキ層ＧＭを設けることで、半導体チップＣＰ１の裏面電極ＢＥとダイパッドＤＰとの間の電気的接続の信頼性を向上させることができる。
【００４２】
ダイパッドＤＰは、半導体チップＣＰ１で発生した熱を放散するためのヒートシンクとしての機能も有することができる。半導体チップＣＰ１で発生した熱は、接合材ＢＤ１を介してダイパッドＤＰに伝導され、封止部ＭＲから露出されるダイパッドＤＰの下面（裏面）から、半導体装置ＰＫＧの外部に放散することができる。半導体チップＣＰ１とダイパッドＤＰとの間に介在する接合材ＢＤ１は、導電性を有しているため、半導体チップＣＰ２とダイパッドＤＰとの間に介在する絶縁性の接合材ＢＤ２に比べて、熱伝導率が高くなる。半導体チップＣＰ１とダイパッドＤＰとの間に介在する接合材ＢＤ１の熱伝導率が高いことは、半導体チップＣＰ１で発生した熱を、接合材ＢＤ１およびダイパッドＤＰを介して半導体装置ＰＫＧの外部に放散させる上では、有利に作用する。
【００４３】
一方、半導体チップＣＰ２の発熱量は、半導体チップＣＰ１の発熱量よりも小さい。これは、後述のように、半導体チップＣＰ１は大電流が流れるパワートランジスタを内蔵しているのに対して、半導体チップＣＰ２は、そのようなパワートランジスタを内蔵しておらず、半導体チップＣＰ１に流れる電流に比べて、半導体チップＣＰ２に流れる電流が小さいためである。このため、半導体チップＣＰ２とダイパッドＤＰとの間に介在する接合材ＢＤ２が、絶縁性を有することで熱伝導率が低くなったとしても、半導体チップＣＰ２の発熱に関連した問題は生じにくい。
【００４４】
半導体チップＣＰ１，ＣＰ２は、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）の主面に種々の半導体素子または半導体集積回路を形成した後、ダイシングなどにより半導体基板を各半導体チップに分離して製造したものである。半導体チップＣＰ１，ＣＰ２は、その厚さと交差する平面形状が矩形（四角形）である。
【００４５】
半導体チップＣＰ１は、ＩＰＤ（Intelligent Power Device）チップである。このため、詳細は後述するが、半導体チップＣＰ１は、パワートランジスタ（後述のパワーＭＯＳＦＥＴＱ１に対応）と、そのパワートランジスタを制御する制御回路（後述の制御回路ＣＬＣに対応）とを有している。半導体チップＣＰ２は、マイコンチップである。このため、半導体チップＣＰ２は、半導体チップＣＰ１（特に半導体チップＣＰ１の制御回路ＣＬＣ）を制御する回路を有しており、例えば演算回路（ＣＰＵ）やメモリ回路などを有している。半導体チップＣＰ２は、半導体チップＣＰ１を制御する制御用チップ（制御用の半導体チップ）として用いることができる。すなわち、半導体チップＣＰ２は、半導体チップＣＰ１を制御するための半導体チップである。
【００４６】
半導体チップＣＰ１は半導体チップＣＰ２よりも平面積が大きいが、この平面積の違いは、以下の理由からである。すなわち、半導体チップＣＰ２は、半導体装置ＰＫＧ全体の寸法を考慮して、できるだけ外形サイズを小さくしたい。これに対し、半導体チップＣＰ１は、パワートランジスタが形成されているが、このパワートランジスタでは、トランジスタ内に生じるオン抵抗をできるだけ低減したい。オン抵抗の低減は、パワートランジスタを構成する複数の単位トランジスタセルのチャネル幅を広げることで実現できる。このため、半導体チップＣＰ１の外形サイズは、半導体チップＣＰ２の外形サイズよりも大きくなっている。
【００４７】
半導体チップＣＰ１の表面（主面、上面）には、複数のパッド電極（パッド、ボンディングパッド、端子）Ｐ１が形成されている（図２、図３、図６、図７および図９参照）。また、半導体チップＣＰ２の表面（主面、上面）には、複数のパッド電極（パッド、ボンディングパッド、端子）Ｐ２が形成されている（図２、図３、図６、図８および図９参照）。なお、以下では、「パッド電極」を単に「パッド」と称する場合もある。
【００４８】
ここで、半導体チップＣＰ１において、互いに反対側に位置する２つの主面のうち、複数のパッド電極Ｐ１が形成されている側の主面を半導体チップＣＰ１の表面と呼び、この表面とは反対側でかつダイパッドＤＰに対向する側の主面を半導体チップＣＰ１の裏面と呼ぶものとする。同様に、半導体チップＣＰ２において、互いに反対側に位置する２つの主面のうち、複数のパッド電極Ｐ２が形成されている側の主面を半導体チップＣＰ２の表面と呼び、この表面とは反対側でかつダイパッドＤＰに対向する側の主面を半導体チップＣＰ２の裏面と呼ぶものとする。
【００４９】
半導体チップＣＰ１の表面は、矩形状の平面形状を有している（図３および図９参照）。このため、半導体チップＣＰ１は、半導体チップＣＰ１の表面と半導体チップＣＰ１の裏面とを連結する４つの側面ＳＭ１，ＳＭ２，ＳＭ３，ＳＭ４を有している。すなわち、半導体チップＣＰ１は、一方の主面である表面と、表面とは反対側の主面である裏面と、表面および裏面に交差する側面ＳＭ１，ＳＭ２，ＳＭ３，ＳＭ４と、を有している。ここで、半導体チップＣＰ１において、側面ＳＭ１と側面ＳＭ３とは互いに反対側に位置し、側面ＳＭ２と側面ＳＭ４とは互いに反対側に位置し、側面ＳＭ１と側面ＳＭ３とは互いに平行で、側面ＳＭ２と側面ＳＭ４とは互いに平行で、側面ＳＭ１は側面ＳＭ２，ＳＭ４と直交し、側面ＳＭ３は側面ＳＭ２，ＳＭ４と直交している。なお、平面視において、半導体チップＣＰ１の各側面ＳＭ１，ＳＭ２，ＳＭ３，ＳＭ４は、半導体チップＣＰ１の辺とみなすこともできる。
【００５０】
また、半導体チップＣＰ２の表面は、矩形状の平面形状を有している（図３および図９参照）。このため、半導体チップＣＰ２は、半導体チップＣＰ２の表面と半導体チップＣＰ２の裏面とを連結する４つの側面ＳＭ５，ＳＭ６，ＳＭ７，ＳＭ８を有している。すなわち、半導体チップＣＰ２は、一方の主面である表面と、表面とは反対側の主面である裏面と、表面および裏面に交差する側面ＳＭ５，ＳＭ６，ＳＭ７，ＳＭ８と、を有している。ここで、半導体チップＣＰ２において、側面ＳＭ５と側面ＳＭ７とは互いに反対側に位置し、側面ＳＭ６と側面ＳＭ８とは互いに反対側に位置し、側面ＳＭ５と側面ＳＭ７とは互いに平行で、側面ＳＭ６と側面ＳＭ８とは互いに平行で、側面ＳＭ５は側面ＳＭ６，ＳＭ８と直交し、側面ＳＭ７は側面ＳＭ６，ＳＭ８と直交している。なお、平面視において、半導体チップＣＰ２の各側面ＳＭ５，ＳＭ６，ＳＭ７，ＳＭ８は、半導体チップＣＰ２の辺とみなすこともできる。
【００５１】
半導体チップＣＰ１および半導体チップＣＰ２は、半導体チップＣＰ１の側面ＳＭ３と半導体チップＣＰ２の側面ＳＭ５とが対向するように、ダイパッドＤＰの上面上に搭載されている（図３および図９参照）。半導体チップＣＰ１の側面ＳＭ３と半導体チップＣＰ２の側面ＳＭ５とが対向しているが、半導体チップＣＰ１の側面ＳＭ３と半導体チップＣＰ２の側面ＳＭ５とは、略平行とすることができる。
【００５２】
半導体チップＣＰ１において、側面ＳＭ１は、封止部ＭＲの側面ＭＲｃ１やダイパッドＤＰの辺ＤＰ１に沿った側面であり、側面ＳＭ２は、封止部ＭＲの側面ＭＲｃ２やダイパッドＤＰの辺ＤＰ２に沿った側面である。また、半導体チップＣＰ１において、側面ＳＭ３は、封止部ＭＲの側面ＭＲｃ３やダイパッドＤＰの辺ＤＰ３に沿った側面であり、側面ＳＭ４は、封止部ＭＲの側面ＭＲｃ４やダイパッドＤＰの辺ＤＰ４に沿った側面である。また、半導体チップＣＰ２において、側面ＳＭ５は、封止部ＭＲの側面ＭＲｃ１やダイパッドＤＰの辺ＤＰ１に沿った側面であり、側面ＳＭ６は、封止部ＭＲの側面ＭＲｃ２やダイパッドＤＰの辺ＤＰ２に沿った側面である。また、半導体チップＣＰ２において、側面ＳＭ７は、封止部ＭＲの側面ＭＲｃ３やダイパッドＤＰの辺ＤＰ３に沿った側面であり、側面ＳＭ８は、封止部ＭＲの側面ＭＲｃ４やダイパッドＤＰの辺ＤＰ４に沿った側面である。
【００５３】
ダイパッドＤＰの上面上において、半導体チップＣＰ１，ＣＰ２のうち、半導体チップＣＰ１が封止部ＭＲの側面ＭＲｃ１に近い側に配置され、半導体チップＣＰ２が封止部ＭＲの側面ＭＲｃ３に近い側に配置されている。すなわち、ダイパッドＤＰの上面上において、半導体チップＣＰ１，ＣＰ２のうち、半導体チップＣＰ１がダイパッドＤＰの辺ＤＰ１に近い側に配置され、半導体チップＣＰ２がダイパッドＤＰの辺ＤＰ３に近い側に配置されている。
【００５４】
平面視において、半導体チップＣＰ１の側面ＳＭ１は、封止部ＭＲの側面ＭＲｃ１側に配置された複数のリードＬＤのインナリード部と対向し、半導体チップＣＰ１の側面ＳＭ２は、封止部ＭＲの側面ＭＲｃ２側に配置された複数のリードＬＤのインナリード部と対向している。また、半導体チップＣＰ１の側面ＳＭ３は、半導体チップＣＰ２の側面ＳＭ５と対向し、半導体チップＣＰ１の側面ＳＭ４は、封止部ＭＲの側面ＭＲｃ４側に配置された複数のリードＬＤのインナリード部と対向している。また、平面視において、半導体チップＣＰ２の側面ＳＭ５は、半導体チップＣＰ１の側面ＳＭ３と対向し、半導体チップＣＰ２の側面ＳＭ６は、封止部ＭＲの側面ＭＲｃ２側に配置された複数のリードＬＤのインナリード部と対向している。また、半導体チップＣＰ２の側面ＳＭ７は、封止部ＭＲの側面ＭＲｃ３側に配置された複数のリードＬＤのインナリード部と対向し、半導体チップＣＰ２の側面ＳＭ８は、封止部ＭＲの側面ＭＲｃ４側に配置された複数のリードＬＤのインナリード部と対向している。
【００５５】
半導体チップＣＰ１，ＣＰ２の複数のパッド電極Ｐ１，Ｐ２と、複数のリードＬＤと、が複数のワイヤ（ボンディングワイヤ）ＢＷを介してそれぞれ電気的に接続され、また、半導体チップＣＰ１の複数のパッド電極Ｐ１と半導体チップＣＰ２の複数のパッド電極Ｐ２とが、複数のワイヤＢＷを介してそれぞれ電気的に接続されている。
【００５６】
つまり、半導体チップＣＰ１の複数のパッド電極Ｐ１は、ワイヤＢＷを介してリードＬＤに電気的に接続されたパッド電極Ｐ１と、ワイヤＢＷを介して半導体チップＣＰ２のパッド電極Ｐ２に電気的に接続されたパッド電極Ｐ１とからなる。また、半導体チップＣＰ２の複数のパッド電極Ｐ２は、ワイヤＢＷを介してリードＬＤに電気的に接続されたパッド電極Ｐ２と、ワイヤＢＷを介して半導体チップＣＰ１のパッド電極Ｐ１に電気的に接続されたパッド電極Ｐ２とからなる。また、半導体装置ＰＫＧは、複数のワイヤＢＷを有しているが、それら複数のワイヤＢＷは、半導体チップＣＰ１のパッド電極Ｐ１とリードＬＤとを電気的に接続するワイヤＢＷと、半導体チップＣＰ２のパッド電極Ｐ２とリードＬＤとを電気的に接続するワイヤＢＷと、半導体チップＣＰ１のパッド電極Ｐ１と半導体チップＣＰ２のパッド電極Ｐ２とを電気的に接続するワイヤＢＷとからなる。
【００５７】
なお、半導体チップＣＰ１の表面に形成された複数のパッド電極Ｐ１のうち、側面ＳＭ１に沿って配置された複数のパッド電極Ｐ１は、封止部ＭＲの側面ＭＲｃ１側に配置された複数のリードＬＤに、複数のワイヤＢＷを介してそれぞれ電気的に接続されている。また、半導体チップＣＰ１の表面に形成された複数のパッド電極Ｐ１のうち、側面ＳＭ２に沿って配置された複数のパッド電極Ｐ１は、封止部ＭＲの側面ＭＲｃ２側に配置された複数のリードＬＤに、複数のワイヤＢＷを介してそれぞれ電気的に接続されている。また、半導体チップＣＰ１の表面に形成された複数のパッド電極Ｐ１のうち、側面ＳＭ４に沿って配置された複数のパッド電極Ｐ１は、封止部ＭＲの側面ＭＲｃ４側に配置された複数のリードＬＤに、複数のワイヤＢＷを介してそれぞれ電気的に接続されている。また、半導体チップＣＰ２の表面に形成された複数のパッド電極Ｐ２のうち、側面ＳＭ６に沿って配置された複数のパッド電極Ｐ２は、封止部ＭＲの側面ＭＲｃ２側に配置された複数のリードＬＤに、複数のワイヤＢＷを介してそれぞれ電気的に接続されている。また、半導体チップＣＰ２の表面に形成された複数のパッド電極Ｐ２のうち、側面ＳＭ７に沿って配置された複数のパッド電極Ｐ２は、封止部ＭＲの側面ＭＲｃ３側に配置された複数のリードＬＤに、複数のワイヤＢＷを介してそれぞれ電気的に接続されている。また、半導体チップＣＰ２の表面に形成された複数のパッド電極Ｐ２のうち、側面ＳＭ８に沿って配置された複数のパッド電極Ｐ２は、封止部ＭＲの側面ＭＲｃ４側に配置された複数のリードＬＤに、複数のワイヤＢＷを介してそれぞれ電気的に接続されている。また、半導体チップＣＰ１の表面に形成された複数のパッド電極Ｐ１のうちの側面ＳＭ３に沿って配置された複数のパッド電極Ｐ１と、半導体チップＣＰ２の表面に形成された複数のパッド電極Ｐ２のうちの側面ＳＭ５に沿って配置された複数のパッド電極Ｐ２とは、複数のワイヤＢＷを介してそれぞれ電気的に接続されている。
【００５８】
また、半導体チップＣＰ１の表面に形成された複数のパッド電極Ｐ１は、複数のソース用パッド電極Ｐ１Ｓを含んでいる（図９参照）。半導体チップＣＰ１の表面において、ソース用パッド電極Ｐ１Ｓは、側面ＳＭ１に沿って複数配置されており、それぞれ、封止部ＭＲの側面ＭＲｃ１側に配置されたリードＬＤにワイヤＢＷを介して電気的に接続されている。このため、ソース用パッド電極Ｐ１Ｓは、ワイヤＢＷを介してリードＬＤに電気的に接続されたパッド電極Ｐ１に含まれている。ソース用パッド電極Ｐ１Ｓは、ソース用のパッド電極（パッド、ボンディングパッド）であり、半導体チップＣＰ１内に形成されたパワートランジスタ（後述のパワーＭＯＳＦＥＴＱ１に対応）のソースに電気的に接続されている。ソース用パッド電極Ｐ１Ｓは、半導体チップＣＰ１の表面において、側面ＳＭ１に沿って複数配置することができるが、側面ＳＭ１からある程度離間して配置することもできる。
【００５９】
ワイヤ（ボンディングワイヤ）ＢＷは、導電性の接続部材であり、より特定的には導電性のワイヤである。ワイヤＢＷは、金属からなるため、金属線（金属細線）とみなすこともできる。ワイヤＢＷは、封止部ＭＲ内に封止されており、封止部ＭＲから露出されない。各リードＬＤにおいて、ワイヤＢＷの接続箇所は、封止部ＭＲ内に位置するインナリード部である。
【００６０】
半導体装置ＰＫＧが有する複数のワイヤＢＷ（図２に示されるワイヤＢＷに対応）において、全てのワイヤＢＷを同じ太さ（直径）にすることもできる。しかしながら、半導体装置ＰＫＧが有する複数のワイヤＢＷ（図２に示されるワイヤＢＷに対応）において、半導体チップＣＰ１のソース用パッド電極Ｐ１ＳとリードＬＤとを接続するワイヤＢＷの太さ（直径）を、他のワイヤＢＷの太さ（直径）よりも大きくすれば、より好ましい。すなわち、半導体装置ＰＫＧが有する複数のワイヤＢＷ（図２に示されるワイヤＢＷに対応）のうち、ソース用パッド電極Ｐ１Ｓに接続されたワイヤＢＷの太さ（直径）を、ソース用パッド電極Ｐ１Ｓ以外のパッド電極Ｐ１，Ｐ２に接続されたワイヤＢＷの太さ（直径）よりも大きくすれば、より好ましい。そうする理由は、次のようなものである。
【００６１】
すなわち、半導体チップＣＰ１のソース用パッド電極Ｐ１ＳとリードＬＤとを接続するワイヤＢＷは、他のワイヤＢＷに比べて大きな電流が流れるため、太さ（直径）を大きくすることで、抵抗を低減して損失を少なくすることができる。一方、半導体チップＣＰ１のソース用パッド電極Ｐ１ＳとリードＬＤとを接続するワイヤＢＷ以外のワイヤＢＷについては、それほど大きな電流は流れないため、ワイヤＢＷの太さ（直径）を小さくすることで、そのワイヤＢＷに接続されるパッド電極Ｐ１，Ｐ２の寸法を小さくすることが可能になり、半導体チップＣＰ１，ＣＰ２の小型化に有利となる。一例を挙げれば、ソース用パッド電極Ｐ１Ｓに接続されたワイヤＢＷの直径を３５μｍ程度とし、ソース用パッド電極Ｐ１Ｓ以外のパッド電極Ｐ１，Ｐ２に接続されたワイヤＢＷの直径は、２０μｍ程度とすることができる。
【００６２】
ワイヤＢＷとしては、金（Ａｕ）ワイヤ、銅（Ｃｕ）ワイヤ、あるいはアルミニウム（Ａｌ）ワイヤなどを好適に用いることができる。
【００６３】
また、上述のように、ソース用パッド電極Ｐ１Ｓに接続されたワイヤＢＷについては、太さ（直径）を大きくするとともに銅ワイヤを使用し、ソース用パッド電極Ｐ１Ｓ以外のパッド電極Ｐ１，Ｐ２に接続されたワイヤＢＷについては、太さ（直径）を小さくするとともに金ワイヤを使用することもできる。つまり、ソース用パッド電極Ｐ１Ｓに接続されたワイヤＢＷと、ソース用パッド電極Ｐ１Ｓ以外のパッド電極Ｐ１，Ｐ２に接続されたワイヤＢＷとで材料を異ならせ、前者については、直径が大きな銅（Ｃｕ）ワイヤを使用し、後者については直径が小さな金（Ａｕ）ワイヤを使用することができる。直径が大きなワイヤＢＷ（すなわちソース用パッド電極Ｐ１Ｓに接続されたワイヤＢＷ）には、銅（Ｃｕ）ワイヤを使用することで、半導体装置ＰＫＧの製造コストを抑制することができる。また、直径が小さなワイヤＢＷ（すなわちソース用パッド電極Ｐ１Ｓ以外のパッド電極Ｐ１，Ｐ２に接続されたワイヤＢＷ）には、金（Ａｕ）ワイヤを使用することで、そのワイヤＢＷを接続するパッド電極Ｐ１，Ｐ２の寸法を小さくしたとしても、小さなパッド電極Ｐ１，Ｐ２に対してワイヤＢＷを容易かつ的確に接続することができるようになる。これは、小さなパッドに対しては、銅ワイヤよりも金ワイヤの方が接続しやすいためである。これにより、製造コストを抑制しながら、ワイヤＢＷの接続信頼性の向上を図ることができる。
【００６４】
また、パッド電極Ｐ１，Ｐ２の寸法などの面で、パッド電極Ｐ１，Ｐ２に対して銅ワイヤを接続することに問題がなければ、ソース用パッド電極Ｐ１Ｓに接続されたワイヤＢＷだけでなく、ソース用パッド電極Ｐ１Ｓ以外のパッド電極Ｐ１，Ｐ２に接続されたワイヤＢＷについても銅（Ｃｕ）ワイヤを使用することができる。すなわち、半導体装置ＰＫＧが有する全てのワイヤＢＷについて、銅（Ｃｕ）ワイヤを使用することもできる。これにより、半導体装置ＰＫＧの製造コストを更に抑制することができる。
【００６５】
＜半導体装置の製造工程について＞
次に、上記図１〜図９に示される半導体装置ＰＫＧの製造工程について説明する。図１０は、上記図１〜図９に示される半導体装置ＰＫＧの製造工程を示すプロセスフロー図である。図１１〜図１５は、半導体装置ＰＫＧの製造工程中の断面図である。なお、図１１〜図１５には、上記図６に相当する断面が示されている。
【００６６】
半導体装置ＰＫＧを製造するには、まず、リードフレームＬＦおよび半導体チップＣＰ１，ＣＰ２を準備する（図１０のステップＳ１）。
【００６７】
図１１に示されるように、リードフレームＬＦは、フレーム枠（図示せず）と、フレーム枠に連結された複数のリードＬＤと、フレーム枠に複数の吊りリードＴＬを介して連結されたダイパッドＤＰとを、一体的に有している。
【００６８】
ステップＳ１では、リードフレームＬＦの準備と、半導体チップＣＰ１の準備と、半導体チップＣＰ２の準備とは、いずれの順序で行ってもよく、また、同時に行ってもよい。
【００６９】
次に、図１２に示されるように、半導体チップＣＰ１，ＣＰ２のダイボンディング工程を行って、リードフレームのダイパッドＤＰ上に半導体チップＣＰ１を導電性の接合材ＢＤ１を介して搭載して接合し、かつ、リードフレームのダイパッドＤＰ上に半導体チップＣＰ２を絶縁性の接合材ＢＤ２を介して搭載して接合する（図１０のステップＳ２）。半導体チップＣＰ１の裏面には裏面電極ＢＥが形成されているため、ステップＳ２では、半導体チップＣＰ１の裏面電極ＢＥが、導電性の接合材ＢＤ１を介してダイパッドＤＰに接合される。ステップＳ２については、後でより詳細に説明する。
【００７０】
ステップＳ２のダイボンディング工程が行われた後、図１３に示されるように、ワイヤボンディング工程を行う（図１０のステップＳ３）。
【００７１】
このステップＳ３では、半導体チップＣＰ１の複数のパッド電極Ｐ１とリードフレームＬＦの複数のリードＬＤとの間、半導体チップＣＰ２の複数のパッド電極Ｐ２とリードフレームＬＦの複数のリードＬＤとの間、および、半導体チップＣＰ１の複数のパッド電極Ｐ１と半導体チップＣＰ２の複数のパッド電極Ｐ２との間を、複数のワイヤＢＷを介してそれぞれ電気的に接続する。
【００７２】
上述のように、半導体チップＣＰ１のソース用パッド電極Ｐ１ＳとリードＬＤとを接続するワイヤＢＷの太さ（直径）を、他のワイヤＢＷの太さ（直径）よりも大きくする場合は、ステップＳ３では、ワイヤボンディング工程を２段階で行うことが好ましい。すなわち、まず１段階目として、直径が大きなワイヤＢＷを用いるワイヤボンディングを行ってから、２段階目として、直径が小さなワイヤＢＷを用いるワイヤボンディングを行う。
【００７３】
具体的には、まず１段階目として、上記図１０に示されるワイヤＢＷについてのワイヤボンディングを行う。これにより、半導体チップＣＰ１の複数のソース用パッド電極Ｐ１Ｓと複数のリードＬＤとの間を、直径が大きなワイヤＢＷを介してそれぞれ電気的に接続する。その後、上記図１１に示されるワイヤＢＷについてのワイヤボンディングを行う。これにより、ソース用パッド電極Ｐ１Ｓ以外の半導体チップＣＰ１の複数のパッド電極Ｐ１と複数のリードＬＤとの間、半導体チップＣＰ２の複数のパッド電極Ｐ２と複数のリードＬＤとの間、および、半導体チップＣＰ１の複数のパッド電極Ｐ１と半導体チップＣＰ２の複数のパッド電極Ｐ２との間を、直径が小さなワイヤＢＷを介してそれぞれ電気的に接続する。
【００７４】
直径が大きなワイヤよりも直径が小さなワイヤの方が変形しやすい。このため、ステップＳ３において、先に、直径が大きなワイヤＢＷを用いるワイヤボンディングを行ってから、その後で、直径が小さなワイヤＢＷを用いるワイヤボンディングを行うことにより、ステップＳ３のワイヤボンディング工程でワイヤＢＷが変形する可能性を低減することができる。
【００７５】
次に、モールド工程（樹脂成形工程）による樹脂封止を行って、図１４に示されるように、半導体チップＣＰ１，ＣＰ２およびそれに接続された複数のワイヤＢＷを封止部ＭＲによって封止する（図１０のステップＳ４）。このステップＳ４のモールド工程によって、半導体チップＣＰ１，ＣＰ２、ダイパッドＤＰ、複数のリードＬＤのインナリード部、複数のワイヤＢＷおよび吊りリードＴＬを封止する封止部ＭＲが形成される。
【００７６】
次に、封止部ＭＲから露出しているリードＬＤのアウタリード部に必要に応じてめっき処理を施してから、封止部ＭＲの外部において、リードＬＤおよび吊りリードＴＬを所定の位置で切断して、リードフレームＬＦのフレーム枠から分離する（図１０のステップＳ５）。
【００７７】
次に、図１５に示されるように、封止部ＭＲから突出するリードＬＤのアウタリード部を折り曲げ加工（リード加工、リード成形）する（図１０のステップＳ６）。
【００７８】
このようにして、上記図１〜図９に示されるような半導体装置ＰＫＧが製造される。
【００７９】
＜ダイボンディング工程について＞
上記ステップＳ２のダイボンディング工程の詳細について、図面を参照して説明する。図１６〜図１９は、上記図１０のプロセスフローのうち、ステップＳ２のダイボンディング工程の詳細を示すプロセスフロー図である。また、図２０〜図３０は、半導体装置ＰＫＧの製造工程中の平面図または断面図である。図２０〜図３０のうち、図２０、図２１、図２３、図２５、図２７、図２９および図３０は、平面図であり、図２２、図２４、図２６および図２８は、上記図６に相当する断面が示されている。なお、図２０のＡ１−Ａ１線の断面図が、上記図１１に対応し、図２１のＡ１−Ａ１線の断面図が、図２２に対応し、図２３のＡ１−Ａ１線の断面図が、図２４に対応し、図２５のＡ１−Ａ１線の断面図が、図２６に対応し、図２７のＡ１−Ａ１線の断面図が、図２８に対応している。
【００８０】
図２０は、ステップＳ２のダイボンディング工程を行う前の段階のリードフレームＬＦの平面図が示されており、そこから１つの半導体装置ＰＫＧが取得される領域の平面図が示されている。図２１、図２３、図２５、図２７、図２９および図３０は、図２０と同じ平面領域が示されている。
【００８１】
ステップＳ２は、具体的には、図１６のようにして行うことができる。
【００８２】
すなわち、まず、図２１および図２２に示されるように、ダイパッドＤＰの上面の半導体チップＣＰ２搭載予定領域に絶縁性の接合材ＢＤ２を供給する（図１６のステップＳ２ａ）。
【００８３】
それから、図２３および図２４に示されるように、ダイパッドＤＰの上面上に接合材ＢＤ２を介して半導体チップＣＰ２を搭載する（図１６のステップＳ２ｂ）。
【００８４】
接合材ＢＤ２は、好ましくは、絶縁性ペースト型の接合材（接着材）からなる。ステップＳ２ａ，Ｓ２ｂでは、接合材ＢＤ２はまだ硬化しておらず、粘性を有するペースト状である。
【００８５】
接合材ＢＤ２として、絶縁性スペーサ（絶縁性粒子、絶縁性スペーサ粒子）を含有する絶縁性ペースト型の接合材（接着材）を用いれば、更に好ましい。接合材ＢＤ２中に含まれる絶縁性スペーサが半導体チップＣＰ２とダイパッドＤＰとの間に介在することによって、半導体チップＣＰ２とダイパッドＤＰとの間の間隔を確保することができる。すなわち、半導体チップＣＰ２とダイパッドＤＰとの間の間隔は、接合材ＢＤ２中に含まれる絶縁性スペーサの大きさ（直径）と同程度になる。これにより、半導体チップＣＰ２とダイパッドＤＰとの間に介在する接合材ＢＤ２の厚みが薄くなるのを防止することができ、半導体チップＣＰ２とダイパッドＤＰとの間に、所望の厚みの接合材ＢＤ２を介在させることができる。このため、半導体チップＣＰ２とダイパッドＤＰとの間に介在する接合材ＢＤ２の厚みが薄くなって半導体チップＣＰ２とダイパッドＤＰとの間の耐圧が低下してしまうのを防止することができる。
【００８６】
接合材ＢＤ２中に含まれる絶縁性スペーサは、例えばメタクリル酸エステル共重合物などからなり、その大きさ（平均粒径）は、例えば１０〜４０μｍ程度とすることができる。これにより、半導体チップＣＰ２とダイパッドＤＰとの間に介在する接合材ＢＤ２の厚みは、例えば１０〜４０μｍ程度とすることができる。
【００８７】
それから、図２５および図２６に示されるように、ダイパッドＤＰの上面の半導体チップＣＰ１搭載予定領域に導電性の接合材ＢＤ１を供給する（図１６のステップＳ２ｃ）。
【００８８】
それから、図２７および図２８に示されるように、ダイパッドＤＰの上面上に接合材ＢＤ１を介して半導体チップＣＰ１を搭載する（図１６のステップＳ２ｄ）。
【００８９】
接合材ＢＤ１は、好ましくは、銀（Ａｇ）ペーストなどの導電性ペースト型の接合材（接着材）からなる。ステップＳ２ｃ，Ｓ２ｄでは、接合材ＢＤ１はまだ硬化しておらず、粘性を有するペースト状である。
【００９０】
接合材ＢＤ１として、絶縁性スペーサ（絶縁性粒子、絶縁性スペーサ粒子）を含有する導電性ペースト型の接合材（接着材）を用いれば、更に好ましい。接合材ＢＤ１中に含まれる絶縁性スペーサが半導体チップＣＰ１とダイパッドＤＰとの間に介在することによって、半導体チップＣＰ１とダイパッドＤＰとの間の間隔を確保することができる。すなわち、半導体チップＣＰ１とダイパッドＤＰとの間の間隔は、接合材ＢＤ１中に含まれる絶縁性スペーサの大きさ（直径）と同程度になる。これにより、半導体チップＣＰ１とダイパッドＤＰとの間に介在する接合材ＢＤ１の厚みが薄くなるのを防止することができ、半導体チップＣＰ１とダイパッドＤＰとの間に、所望の厚みの接合材ＢＤ１を介在させることができる。半導体チップＣＰ１とダイパッドＤＰとの間に介在する接合材ＢＤ１の厚みが薄くなると、半導体チップＣＰ１とダイパッドＤＰとの間の接合材ＢＤ１に熱ストレスなどに起因したクラックが発生しやすくなる懸念があるが、接合材ＢＤ１中に絶縁性スペーサを介在させることで、そのような懸念を解消することができる。
【００９１】
接合材ＢＤ１中に含まれる絶縁性スペーサの大きさ（平均粒径）は、例えば１０〜２０μｍ程度とすることができる。これにより、半導体チップＣＰ１とダイパッドＤＰとの間に介在する接合材ＢＤ１の厚みは、例えば１０〜２０μｍ程度とすることができる。
【００９２】
その後、熱処理（ベーク処理）を行って、接合材ＢＤ１および接合材ＢＤ２を硬化させる（図１６のステップＳ２ｅ）。ステップＳ２ａで供給する接合材ＢＤ２とステップＳ２ｃで供給する接合材ＢＤ１とを、いずれも熱硬化型の接合材にしておけば、ステップＳ２ｅにおいて、熱処理を行うことにより接合材ＢＤ１，ＢＤ２を硬化させることができる。
【００９３】
これにより、半導体チップＣＰ１は、リードフレームのダイパッドＤＰ上に接合材ＢＤ１を介して搭載されて固定され、半導体チップＣＰ２は、リードフレームのダイパッドＤＰ上に接合材ＢＤ２を介して搭載されて固定される。
【００９４】
このようにして、ステップＳ２のダイボンディング工程を行うことができる。
【００９５】
ステップＳ２は、図１７のようにして行うこともできる。
【００９６】
すなわち、まず、図２１および図２２に示されるように、ダイパッドＤＰの上面の半導体チップＣＰ２搭載予定領域に絶縁性の接合材ＢＤ２を供給する（図１７のステップＳ２ａ）。接合材ＢＤ２の材料については、図２１〜図２４の場合に説明したのと同様である。
【００９７】
それから、図２３および図２４に示されるように、ダイパッドＤＰの上面上に接合材ＢＤ２を介して半導体チップＣＰ２を搭載する（図１７のステップＳ２ｂ）。
【００９８】
それから、熱処理（ベーク処理）を行って、接合材ＢＤ２を硬化させる（図１７のステップＳ２ｅ１）。ステップＳ２ａで供給する接合材ＢＤ２を熱硬化型の接合材にしておけば、ステップＳ２ｅ１において、熱処理を行うことにより接合材ＢＤ２を硬化させることができる。
【００９９】
これにより、半導体チップＣＰ２は、リードフレームのダイパッドＤＰ上に接合材ＢＤ２を介して搭載されて固定される。
【０１００】
それから、図２５および図２６に示されるように、ダイパッドＤＰの上面の半導体チップＣＰ１搭載予定領域に導電性の接合材ＢＤ１を供給する（図１６のステップＳ２ｃ）。接合材ＢＤ１の材料については、図２５〜図２８の場合に説明したのと同様である。
【０１０１】
それから、図２７および図２８に示されるように、ダイパッドＤＰの上面上に接合材ＢＤ１を介して半導体チップＣＰ１を搭載する（図１７のステップＳ２ｄ）。
【０１０２】
その後、熱処理（ベーク処理）を行って、接合材ＢＤ１を硬化させる（図１７のステップＳ２ｅ２）。ステップＳ２ｃで供給する接合材ＢＤ１を熱硬化型の接合材にしておけば、ステップＳ２ｅ２において、熱処理を行うことにより接合材ＢＤ１を硬化させることができる。
【０１０３】
これにより、半導体チップＣＰ１は、リードフレームのダイパッドＤＰ上に接合材ＢＤ１を介して搭載されて固定される。
【０１０４】
このようにして、ステップＳ２のダイボンディング工程を行うことができる。
【０１０５】
図２１および図２２には、ステップＳ２ａにおいてノズル（接合材ＢＤ２供給用のノズル）から接合材ＢＤ２をダイパッドＤＰ上に供給した場合が図示され、図２５および図２６には、ステップＳ２ｃにおいてノズル（接合材ＢＤ１供給用のノズル）から接合材ＢＤ１をダイパッドＤＰ上に供給した場合が図示されている。他の形態として、ステップＳ２ａにおいて、印刷法により接合材ＢＤ２をダイパッドＤＰ上に供給（印刷）することもでき、その場合が図２９に示されている。また、ステップＳ２ｃにおいて、印刷法により接合材ＢＤ１をダイパッドＤＰ上に供給（印刷）することもでき、その場合が図３０に示されている。
【０１０６】
なお、図２１および図２９は、平面図であるが、図面を見やすくするために、ダイパッドＤＰ上に供給された接合材ＢＤ２にハッチングを付し、また、図２５および図３０も、平面図であるが、図面を見やすくするために、ダイパッドＤＰ上に供給された接合材ＢＤ１にハッチングを付してある。また、図２１および図２９において、ステップＳ２ｂで半導体チップＣＰ２が搭載される位置（半導体チップＣＰ２の搭載予定位置）を点線で示してある。また、図２５および図３０において、ステップＳ２ｄで半導体チップＣＰ１が搭載される位置（半導体チップＣＰ１の搭載予定位置）を点線で示してある。
【０１０７】
図１６のプロセスフローと図１７のプロセスフローが相違しているのは、図１６のプロセスフローの場合は、接合材ＢＤ１の硬化と接合材ＢＤ２の硬化とを、同じ工程（同じ熱処理工程）で行っているのに対して、図１７プロセスフローの場合は、接合材ＢＤ１の硬化と接合材ＢＤ２の硬化とを、別工程で行っていることである。すなわち、図１６のプロセスフローの場合は、接合材ＢＤ１の硬化と接合材ＢＤ２の硬化とを、ステップＳ２ｅの熱処理によって行い、一方、図１７プロセスフローの場合は、接合材ＢＤ１の硬化はステップＳ２ｅ２の熱処理により行い、接合材ＢＤ２の硬化はステップＳ２ｅ１の熱処理により行う。
【０１０８】
図１６のプロセスフローと図１７のプロセスフローとで共通しているのは、先に、ステップＳ２ａ，Ｓ２ｂを行って、ダイパッドＤＰの上面上に接合材ＢＤ２を介して半導体チップＣＰ２を搭載した後で、ステップＳ２ｃ，Ｓ２ｄを行って、ダイパッドＤＰの上面上に接合材ＢＤ１を介して半導体チップＣＰ１を搭載していることである。
【０１０９】
図１８は、図１６のプロセスフローにおいて、ステップＳ２ａ，Ｓ２ｂとステップＳ２ｃ，Ｓ２ｄとの順番を入れ替え、ステップＳ２ｃおよびステップＳ２ｄを先に行ってから、ステップＳ２ａおよびステップＳ２ｂを行う場合に対応している。また、図１９は、図１７のプロセスフローにおいて、ステップＳ２ａ，Ｓ２ｂ，Ｓ２ｅ１とステップＳ２ｃ，Ｓ２ｄ，Ｓ２ｅ２との順番を入れ替え、ステップＳ２ｃ、ステップＳ２ｄおよびステップＳ２ｅ２を先に行ってから、ステップＳ２ａ、ステップＳ２ｂおよびステップＳ２ｅ１を行う場合に対応している。
【０１１０】
ステップＳ２のダイボンディング工程として、図１６のプロセスフロー、図１７のプロセスフロー、図１８のプロセスフロー、および図１９のプロセスフローのいずれを用いることも可能である。
【０１１１】
しかしながら、ステップＳ２のダイボンディング工程として、図１８のプロセスフローや図１９のプロセスフローではなく、図１６のプロセスフローおよび図１７のプロセスフローのどちらかを採用することが好ましい。すなわち、図１６のプロセスフローまたは図１７のプロセスフローに示された順番で、各ステップを行うことが好ましく、従って、ステップＳ２ａおよびステップＳ２ｂを先に行ってから、ステップＳ２ｃおよびステップＳ２ｄを行うことが好ましい。その理由は、次のようなものである。
【０１１２】
すなわち、半導体チップＣＰ１は、裏面電極ＢＥを有しており、その裏面電極ＢＥをダイパッドＤＰに電気的に接続する必要がある。一方、半導体チップＣＰ２は、裏面電極を有しておらず、ダイパッドＤＰに電気的に接続せずに、電気的に絶縁する必要がある。このため、半導体チップＣＰ１用のダイボンディング材（ここでは接合材ＢＤ１）は導電性を有し、半導体チップＣＰ２用のダイボンディング材（ここでは接合材ＢＤ２）は絶縁性を有するものとなる。しかしながら、導電性を有するダイボンディング材（ここでは接合材ＢＤ１）の一部が、ダイパッドＤＰにおける半導体チップＣＰ２搭載予定領域に付着し、その上に半導体チップＣＰ２を搭載してしまうと、半導体チップＣＰ２とダイパッドＤＰとの間の絶縁を阻害し、半導体チップＣＰ２とダイパッドＤＰとの間が電気的に接続（短絡）してしまう虞がある。半導体チップＣＰ２とダイパッドＤＰとの間が電気的に接続（短絡）された場合は、製造後の検査工程で、そのような現象が生じた半導体装置を取り除くことになるため、半導体装置の製造歩留まりを低下させ、半導体装置の製造コストの増加につながってしまう。このため、ダイパッドＤＰにおける半導体チップＣＰ２搭載予定領域に導電性を有するダイボンディング材（ここでは接合材ＢＤ１）が付着することは、できるだけ防ぐ必要がある。
【０１１３】
それに対して、図１６のプロセスフローの場合や図１７のプロセスフローの場合には、先にステップＳ２ａおよびステップＳ２ｂを行って半導体チップＣＰ２をダイパッドＤＰの上面上に絶縁性の接合材ＢＤ２を介して搭載した後で、ステップＳ２ｃおよびステップＳ２ｄを行って半導体チップＣＰ１をダイパッドＤＰの上面上に導電性の接合材ＢＤ１を介して搭載している。このため、既にダイパッドＤＰの上面上に半導体チップＣＰ２が絶縁性の接合材ＢＤ２を介して搭載された状態で、ステップＳ２ｃでダイパッドＤＰの上面上に導電性のダイボンディング材（ここでは接合材ＢＤ１）を供給することになる。このため、ダイパッドＤＰにおける半導体チップＣＰ２搭載予定領域に導電性を有するダイボンディング材（ここでは接合材ＢＤ１）が付着してしまうのを防止しやすくなり、従って、半導体チップＣＰ２とダイパッドＤＰとの間が導電性のダイボンディング材を介して電気的に接続（短絡）されてしまうのを防止しやすくなる。このため、半導体装置の製造歩留まりを向上させることができ、また、半導体装置の製造コストを低減することができる。従って、ステップＳ２のダイボンディング工程は、図１６のプロセスフローまたは図１７のプロセスフローに示される順番で、各ステップを行うことが好ましく、すなわち、ステップＳ２ａおよびステップＳ２ｂを先に行ってから、ステップＳ２ｃおよびステップＳ２ｄを行うことが好ましい。
【０１１４】
また、半導体チップＣＰ１の裏面電極ＢＥを導電性の接合材ＢＤ１を介してダイパッドＤＰに電気的に接続させる必要があるため、導電性の接合材ＢＤ１を介した半導体チップＣＰ１とダイパッドＤＰとの接合状態を良好にすることは、重要である。しかしながら、ダイパッドＤＰ上に接合材ＢＤ１を供給した後、接合材ＢＤ１の硬化工程を行う前に、接合材ＢＤ１中の溶剤が揮発してしまうと、接合材ＢＤ１の接合性が低下する虞がある。このため、ダイパッドＤＰ上に接合材ＢＤ１を供給した後、接合材ＢＤ１の硬化工程を行うまでに要する時間は、ある程度短くすることが好ましく、それにより、接合材ＢＤ１の硬化工程を行う前に接合材ＢＤ１中の溶剤が揮発してしまうのを抑制または防止することができる。この観点でも、図１６のプロセスフローおよび図１７のプロセスフローは好ましい。
【０１１５】
すなわち、図１８のプロセスフローおよび図１９のプロセスフローに比べて、図１６のプロセスフローおよび図１７のプロセスフローは、半導体チップＣＰ１の搭載工程（ステップＳ２ｄ）から接合材ＢＤ１の硬化工程（ステップＳ２ｅ，Ｓ２ｅ２）までの間の時間を短くすることができる。図１６のプロセスフローおよび図１７のプロセスフローは、ステップＳ２ｃでダイパッドＤＰ上に接合材ＢＤ１を供給した後、接合材ＢＤ１の硬化工程（ステップＳ２ｅ，Ｓ２ｅ２）の前に接合材ＢＤ１中の溶剤が揮発してしまうのを抑制または防止することができるため、接合材ＢＤ１中の溶剤が揮発することによる接合材ＢＤ１の接合性の低下を抑制または防止することができる。このため、接合材ＢＤ１の接合性を向上させ、導電性の接合材ＢＤ１を介した半導体チップＣＰ１とダイパッドＤＰとの接合状態を良好にすることができる。
【０１１６】
このように、図１８のプロセスフローおよび図１９のプロセスフローに比べて、図１６のプロセスフローおよび図１７のプロセスフローが好ましい。
【０１１７】
また、図１６のプロセスフローと図１７のプロセスフローとを比べると、図１６のプロセスフローは、次のような利点を有している。
【０１１８】
すなわち、図１７のプロセスフローの場合は、接合材ＢＤ２の硬化工程（ステップＳ２ｅ１）と接合材ＢＤ１の硬化工程（ステップＳ２ｅ２）とを、別々に行っているが、図１６のプロセスフローの場合は、接合材ＢＤ２の硬化工程と接合材ＢＤ１の硬化工程とを、同工程（ステップＳ２ｅ）で行っている。このため、図１７のプロセスフローに比べて、図１６のプロセスフローの方が、半導体装置ＰＫＧの製造工程数を低減することができる。従って、半導体装置ＰＫＧの製造コストを抑制することができる。また、半導体装置ＰＫＧのスループットを向上させることができる。
【０１１９】
また、図１６のプロセスフローと図１７のプロセスフローとを比べると、図１７のプロセスフローは、次のような利点を有している。
【０１２０】
すなわち、図１６のプロセスフローは、ステップＳ２ｅで接合材ＢＤ１と接合材ＢＤ２の両方を硬化させるため、接合材ＢＤ１を硬化させるための熱処理温度と、接合材ＢＤ２を硬化させるための熱処理温度とが同じになる。それに対して、図１７のプロセスフローは、接合材ＢＤ２の硬化工程（ステップＳ２ｅ１）と接合材ＢＤ１の硬化工程（ステップＳ２ｅ２）とを別々に行っているため、接合材ＢＤ１を硬化させるための熱処理温度（ステップＳ２ｅ２の熱処理温度）と、接合材ＢＤ２を硬化させるための熱処理温度（ステップＳ２ｅ１の熱処理温度）とを、異ならせることができる。このため、図１７のプロセスフローの場合は、ステップＳ２ｅ１において接合材ＢＤ２を硬化させるのに最適な熱処理温度で接合材ＢＤ２を硬化させることができ、また、ステップＳ２ｅ２において接合材ＢＤ１を硬化させるのに最適な熱処理温度で接合材ＢＤ１を硬化させることができる。
【０１２１】
＜半導体装置の回路構成について＞
次に、図３１を参照しながら、半導体装置ＰＫＧの回路構成について説明する。図３１は、半導体装置ＰＫＧの回路図（回路ブロック図）である。
【０１２２】
上述のように、本実施の形態の半導体装置ＰＫＧは、半導体チップＣＰ１，ＣＰ２を内蔵している。半導体チップＣＰ１内には、パワートランジスタとしてのパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）Ｑ１と、パワーＭＯＳＦＥＴＱ１に流れる電流を検知するためのセンスＭＯＳＦＥＴＱ２と、制御回路ＣＬＣとが形成されている。パワーＭＯＳＦＥＴＱ１は、スイッチ用のパワートランジスタとして機能することができる。
【０１２３】
なお、本願において、ＭＯＳＦＥＴというときは、ゲート絶縁膜に酸化膜（酸化シリコン膜）を用いたＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor：ＭＩＳ型電界効果トランジスタ）だけでなく、酸化膜（酸化シリコン膜）以外の絶縁膜をゲート絶縁膜に用いたＭＩＳＦＥＴも含むものとする。
【０１２４】
制御回路ＣＬＣは、パワーＭＯＳＦＥＴＱ１およびセンスＭＯＳＦＥＴＱ２を駆動するドライバ回路（駆動回路）を含んでいる。このため、制御回路ＣＬＣは、半導体チップＣＰ１の外部から制御回路ＣＬＣに供給された信号に応じて、パワーＭＯＳＦＥＴＱ１のゲート（後述のゲート電極８に対応）の電位を制御し、パワーＭＯＳＦＥＴＱ１の動作を制御することができる。すなわち、パワーＭＯＳＦＥＴＱ１のゲートは、制御回路ＣＬＣに接続されており、制御回路ＣＬＣからパワーＭＯＳＦＥＴＱ１のゲートにオン信号（パワーＭＯＳＦＥＴＱ１をオン状態とするゲート電圧）を供給することで、パワーＭＯＳＦＥＴＱ１をオン状態とすることができるようになっている。
【０１２５】
制御回路ＣＬＣからパワーＭＯＳＦＥＴＱ１のゲートにオン信号を供給することでパワーＭＯＳＦＥＴＱ１がオン状態になると、電源ＢＡＴの電圧がパワーＭＯＳＦＥＴＱ１から出力されて負荷ＬＯＤに供給される。制御回路ＣＬＣからパワーＭＯＳＦＥＴＱ１のゲートにオフ信号を供給する（あるいはオン信号の供給を停止する）ことでパワーＭＯＳＦＥＴＱ１がオフ状態になると、電源ＢＡＴから負荷ＬＯＤへの電圧の供給が停止される。このような半導体チップＣＰ１のパワーＭＯＳＦＥＴＱ１のオン／オフの制御は、半導体チップＣＰ１の制御回路ＣＬＣによって行われる。
【０１２６】
このように、半導体装置ＰＫＧは、電源ＢＡＴから負荷ＬＯＤへの電圧の印加のオン・オフの切換を行う、スイッチ用の半導体装置として機能することができる。また、半導体チップＣＰ１のパワーＭＯＳＦＥＴＱ１はスイッチング素子として機能することができる。また、パワーＭＯＳＦＥＴＱ１の出力が負荷ＬＯＤに供給されるため、パワーＭＯＳＦＥＴＱ１は出力回路とみなすこともできる。また、負荷ＬＯＤとしては、スイッチ用の半導体装置ＰＫＧを介して電源ＢＡＴに接続することが望まれる任意の電子装置または電子部品を適用することができる。例えば、モータ、ランプあるいはヒータなどを、負荷ＬＯＤとして用いることができる。
【０１２７】
また、半導体装置ＰＫＧの半導体チップＣＰ１内には、電流検知用のセンスＭＯＳＦＥＴＱ２が設けられている。パワーＭＯＳＦＥＴＱ１に流れる電流はセンスＭＯＳＦＥＴＱ２により検知され、センスＭＯＳＦＥＴＱ２を流れる電流に応じて、パワーＭＯＳＦＥＴＱ１が制御される。例えば、センスＭＯＳＦＥＴＱ２を流れる電流により、パワーＭＯＳＦＥＴＱ１に過剰な電流（規定値以上の電流）が流れていると判断（検知）したときには、制御回路ＣＬＣは、パワーＭＯＳＦＥＴＱ１のゲート電圧を制御して、パワーＭＯＳＦＥＴＱ１の電流を所定値以下に制限したり、あるいは、パワーＭＯＳＦＥＴＱ１を強制的にオフしたりする。これにより、パワーＭＯＳＦＥＴＱ１に過剰な電流が流れるのを防止することができ、半導体装置ＰＫＧおよびそれを用いた電子装置を保護することができる。
【０１２８】
センスＭＯＳＦＥＴＱ２は、ドレインおよびゲートがパワーＭＯＳＦＥＴＱ１と共通とされている。すなわち、半導体チップＣＰ１内に形成されたパワーＭＯＳＦＥＴＱ１のドレインとセンスＭＯＳＦＥＴＱ２のドレインとは、いずれも半導体チップＣＰ１の上記裏面電極ＢＥに電気的に接続されているため、互いに電気的に接続されている。このため、半導体チップＣＰ１の上記裏面電極ＢＥは、パワーＭＯＳＦＥＴＱ１およびセンスＭＯＳＦＥＴＱ２のドレイン用の裏面電極である。
【０１２９】
パワーＭＯＳＦＥＴＱ１およびセンスＭＯＳＦＥＴＱ２のドレインが接続された半導体チップＣＰ１の裏面電極ＢＥは、半導体装置ＰＫＧの端子ＴＥ１に接続されている。上記ダイパッドＤＰがこの端子ＴＥ１に対応している。半導体装置ＰＫＧの端子ＴＥ１（すなわちダイパッドＤＰ）から、上記接合材ＢＤ１および半導体チップＣＰ１の裏面電極ＢＥを介して、センスＭＯＳＦＥＴＱ２のドレインおよびパワーＭＯＳＦＥＴＱ１のドレインに同じ電位が供給されるようになっている。端子ＴＥ１（ダイパッドＤＰ）は、半導体装置ＰＫＧの外部に配置された電源（バッテリ）ＢＡＴと接続されているため、電源ＢＡＴの電圧が、半導体装置ＰＫＧの端子ＴＥ１（すなわちダイパッドＤＰ）から、上記接合材ＢＤ１および半導体チップＣＰ１の裏面電極ＢＥを介して、パワーＭＯＳＦＥＴＱ１のドレインおよびセンスＭＯＳＦＥＴＱ２のドレインに供給される。
【０１３０】
また、センスＭＯＳＦＥＴＱ２とパワーＭＯＳＦＥＴＱ１とは、ゲート同士が電気的に接続されて共通とされており、この共通ゲートが制御回路ＣＬＣに接続されて、制御回路ＣＬＣからセンスＭＯＳＦＥＴＱ２のゲートおよびパワーＭＯＳＦＥＴＱ１のゲートに同じゲート信号（ゲート電圧）が入力されるようになっている。具体的には、半導体チップＣＰ１内に形成されたセンスＭＯＳＦＥＴＱ２のゲート（ゲート電極）とパワーＭＯＳＦＥＴＱ１のゲート（ゲート電極）は、半導体チップＣＰ１の内部配線を介して、半導体チップＣＰ１内の制御回路ＣＬＣに電気的に接続されている。
【０１３１】
一方、センスＭＯＳＦＥＴＱ２のソースはパワーＭＯＳＦＥＴＱ１のソースと共通ではなく、パワーＭＯＳＦＥＴＱ１のソースとセンスＭＯＳＦＥＴＱ２のソースとの間は短絡されていない。
【０１３２】
パワーＭＯＳＦＥＴＱ１のソースは、半導体装置ＰＫＧの端子ＴＥ２に接続され、この端子ＴＥ２には、半導体装置ＰＫＧの外部に配置された負荷ＬＯＤに接続されている。すなわち、パワーＭＯＳＦＥＴＱ１のソースは、負荷ＬＯＤに接続されている。半導体装置ＰＫＧが有する複数のリードＬＤのうち、半導体チップＣＰ１のソース用パッド電極Ｐ１ＳにワイヤＢＷを介して電気的に接続されたリードＬＤが、この端子ＴＥ２に対応している。具体的には、半導体チップＣＰ１内に形成されたパワーＭＯＳＦＥＴＱ１のソースは、半導体チップＣＰ１の内部配線を介して、半導体チップＣＰ１のソース用パッド電極Ｐ１Ｓに電気的に接続され、このソース用パッド電極Ｐ１Ｓは、ワイヤＢＷを介して端子ＴＥ２（リードＬＤ）に電気的に接続され、この端子ＴＥ２（リードＬＤ）に、負荷ＬＯＤが接続されている。このため、制御回路ＣＬＣからパワーＭＯＳＦＥＴＱ１のゲートにオン信号を供給することでパワーＭＯＳＦＥＴＱ１がオン状態（導通状態）になると、電源ＢＡＴの電圧が、オン状態のパワーＭＯＳＦＥＴＱ１を介して、負荷ＬＯＤに供給されることになる。
【０１３３】
一方、センスＭＯＳＦＥＴＱ２のソースは、制御回路ＣＬＣに接続されている。具体的には、半導体チップＣＰ１内に形成されたセンスＭＯＳＦＥＴＱ２のソースは、半導体チップＣＰ１の内部配線を介して、半導体チップＣＰ１内の制御回路ＣＬＣに電気的に接続されている。
【０１３４】
なお、図３１において、符号のＤ１はパワーＭＯＳＦＥＴＱ１のドレインを示し、符号のＳ１はパワーＭＯＳＦＥＴＱ１のソースを示し、符号のＤ２はセンスＭＯＳＦＥＴＱ２のドレインを示し、符号のＳ２はセンスＭＯＳＦＥＴＱ２のソースを示している。
【０１３５】
センスＭＯＳＦＥＴＱ２は、パワーＭＯＳＦＥＴＱ１とともに、半導体チップＣＰ１内に形成されており、このセンスＭＯＳＦＥＴＱ２は、半導体チップＣＰ１内でパワーＭＯＳＦＥＴＱ１とカレントミラー回路を構成するように形成され、例えば、パワーＭＯＳＦＥＴＱ１の１／２００００のサイズを備えている。このサイズ比は必要に応じて変更可能である。
【０１３６】
また、半導体チップＣＰ１内に形成された制御回路ＣＬＣは、半導体チップＣＰ１の内部配線を介して、半導体チップＣＰ１の複数のパッド電極Ｐ１のうちのいくつかのパッド電極Ｐ１に電気的に接続されている。半導体チップＣＰ１の複数のパッド電極Ｐ１は、入力用のパッド電極、出力用のパッド電極およびグランド用のパッド電極を含んでおり、これらのパッド電極Ｐ１から、制御回路ＣＬＣに信号（入力信号）やグランド電位が入力または供給され、また、制御回路ＣＬＣから出力された信号（出力信号）が、これらのパッド電極Ｐ１から出力される。
【０１３７】
半導体チップＣＰ１の各パッド電極Ｐ１は、ワイヤＢＷを介して、リードＬＤまたは半導体チップＣＰ２のパッド電極Ｐ２に電気的にされている。すなわち、半導体チップＣＰ１のパッド電極Ｐ１には、ワイヤＢＷを介してリードＬＤに電気的にされたパッド電極Ｐ１と、ワイヤＢＷを介して半導体チップＣＰ２のパッド電極Ｐ２に電気的にされたパッド電極Ｐ１とがある。
【０１３８】
半導体チップＣＰ２は、マイコンチップ（制御用チップ）であり、半導体チップＣＰ１の動作を制御する制御用の半導体チップとして機能することができる。
【０１３９】
図３１では、半導体チップＣＰ２内の回路は示していないが、実際には、半導体チップＣＰ２内には、半導体チップＣＰ１（半導体チップＣＰ１内の回路）を制御する回路が形成されている。すなわち、半導体チップＣＰ１内に形成された制御回路ＣＬＣを制御する回路が、半導体チップＣＰ２内に形成されている。
【０１４０】
半導体チップＣＰ２の内部回路は、半導体チップＣＰ２の内部配線を介して、半導体チップＣＰ２の複数のパッド電極Ｐ２に電気的に接続されている。半導体チップＣＰ２の各パッド電極Ｐ２は、ワイヤＢＷを介して、リードＬＤまたは半導体チップＣＰ１のパッド電極Ｐ１に電気的にされている。すなわち、半導体チップＣＰ２のパッド電極Ｐ２には、ワイヤＢＷを介してリードＬＤに電気的にされたパッド電極Ｐ２と、ワイヤＢＷを介して半導体チップＣＰ１のパッド電極Ｐ１に電気的にされたパッド電極Ｐ２とがある。
【０１４１】
半導体チップＣＰ２にワイヤＢＷを介して接続された複数のリードＬＤは、入力用のリード、出力用のリードおよびグランド用のリードを含んでおり、これらのリードＬＤから、半導体チップＣＰ２の内部回路に信号（入力信号）やグランド電位が入力または供給され、また、半導体チップＣＰ２の内部回路から出力された信号（出力信号）が、これらのリードＬＤから出力される。
【０１４２】
半導体チップＣＰ２にワイヤＢＷを介して接続された複数のリードＬＤのいずれかは、半導体装置ＰＫＧの外部に配置された電源ＢＡＴにレギュレータＲＥＧを介して接続されている。電源ＢＡＴの電圧は、レギュレータＲＥＧで半導体チップＣＰ２の電源電圧として相応しい電圧に変換されてから、レギュレータＲＥＧが接続されたリードＬＤに供給され、そのリードＬＤに接続されたワイヤＢＷを介して半導体チップＣＰ２に供給されるようになっている。
【０１４３】
半導体チップＣＰ２の複数のパッド電極Ｐ２のうちのいくつかのパッド電極Ｐ２は、半導体チップＣＰ１の複数のパッド電極Ｐ１のうちのいくつかのパッド電極Ｐ１と、それぞれワイヤＢＷを介して電気的に接続されている。半導体チップＣＰ２の内部回路を、半導体チップＣＰ２のパッド電極Ｐ２、ワイヤＢＷ（パッド電極Ｐ１，Ｐ２間を接続するワイヤＢＷ）および半導体チップＣＰ１のパッド電極Ｐ１を介して、半導体チップＣＰ１の内部回路（例えば制御回路ＣＬＣ）に電気的に接続することができる。
【０１４４】
また、半導体チップＣＰ２に電気的に接続されたリードＬＤと、半導体チップＣＰ１に電気的に接続されたリードＬＤとを、半導体装置ＰＫＧの外部において電気的に接続することも可能である。例えば、半導体装置ＰＫＧを配線基板（実装基板）に実装し、この配線基板において、半導体チップＣＰ２に電気的に接続されたリードＬＤと、半導体チップＣＰ１に電気的に接続されたリードＬＤとを、その配線基板の配線などを介して電気的に接続することができる。これにより、半導体チップＣＰ２の内部回路を、半導体装置ＰＫＧの外部の配線（例えば半導体装置ＰＫＧを実装した配線基板の配線）などを経由して、半導体チップＣＰ１の内部回路（例えば制御回路ＣＬＣ）に電気的に接続することもできる。
【０１４５】
ここで、半導体チップＣＰ１の内部回路とは、半導体チップＣＰ１内に形成された回路に対応し、半導体チップＣＰ２の内部回路とは、半導体チップＣＰ２内に形成された回路に対応する。半導体チップＣＰ１の内部配線とは、半導体チップＣＰ１内に形成された配線に対応し、半導体チップＣＰ２の内部配線とは、半導体チップＣＰ２内に形成された配線に対応する。
【０１４６】
＜半導体チップの構造について＞
次に、半導体チップＣＰ１の構造について説明する。
【０１４７】
図３２は、半導体チップＣＰ１の要部断面図であり、半導体チップＣＰ１において、上記パワーＭＯＳＦＥＴＱ１を構成するトランジスタが形成されている領域（パワーＭＯＳＦＥＴ形成領域）の要部断面図が示されている。
【０１４８】
ここで、半導体チップＣＰ１において、上記パワーＭＯＳＦＥＴＱ１を構成するトランジスタが形成されている領域（平面領域）を、パワーＭＯＳＦＥＴ形成領域と称することとする。また、半導体チップＣＰ１において、上記センスＭＯＳＦＥＴＱ２を構成するトランジスタが形成されている領域（平面領域）を、センスＭＯＳＦＥＴ形成領域と称することとする。また、半導体チップＣＰ１において、上記制御回路ＣＬＣが形成されている領域（平面領域）を、制御回路形成領域と称することとする。半導体チップＣＰ１，ＣＰ２は、半導体チップＣＰ１のパワーＭＯＳＦＥＴ形成領域よりも半導体チップＣＰ１の制御回路形成領域が半導体チップＣＰ２に近くなるように、上記ダイパッドＤＰ上に並んで配置されている。
【０１４９】
半導体チップＣＰ１において、上記パワーＭＯＳＦＥＴＱ１を構成するトランジスタが形成されている領域（パワーＭＯＳＦＥＴ形成領域）の構造について、図３２を参照して説明する。なお、図３２は、パワーＭＯＳＦＥＴ形成領域の断面構造を図示しているが、センスＭＯＳＦＥＴ形成領域の断面構造も、図３２の構造と基本的には同じであるが、センスＭＯＳＦＥＴ形成領域では、後述のソース配線Ｍ２Ｓは、保護膜１３で覆われており、露出されていない。
【０１５０】
上記パワーＭＯＳＦＥＴＱ１は、半導体チップＣＰ１を構成する半導体基板１の主面に形成されている。
【０１５１】
図３２に示されるように、半導体チップＣＰ１を構成する半導体基板１は、例えばヒ素（Ａｓ）などのｎ型の不純物が導入されたｎ型の単結晶シリコンなどからなる。半導体基板１として、ｎ型の単結晶シリコン基板からなる基板本体上にそれよりも低不純物濃度のｎ−型の単結晶シリコンからなるエピタキシャル層（半導体層）を形成した半導体基板（いわゆるエピタキシャルウエハ）を用いることも可能である。
【０１５２】
半導体基板１の主面には、例えば酸化シリコンなどからなるフィールド絶縁膜（図示せず）が形成されている。
【０１５３】
パワーＭＯＳＦＥＴ形成領域において、フィールド絶縁膜で囲まれた活性領域に、パワーＭＯＳＦＥＴＱ１を構成する複数の単位トランジスタセルが形成されており、パワーＭＯＳＦＥＴＱ１は、パワーＭＯＳＦＥＴ形成領域に設けられたこれら複数の単位トランジスタセルが並列に接続されることで形成されている。また、センスＭＯＳＦＥＴ形成領域において、フィールド絶縁膜で囲まれた活性領域に、センスＭＯＳＦＥＴＱ２を構成する複数の単位トランジスタセルが形成されており、センスＭＯＳＦＥＴＱ２は、センスＭＯＳＦＥＴ形成領域に設けられたこれら複数の単位トランジスタセルが並列に接続されることで形成されている。
【０１５４】
パワーＭＯＳＦＥＴ形成領域に形成される個々の単位トランジスタセルと、センスＭＯＳＦＥＴ形成領域に形成される個々の単位トランジスタセルとは、基本的には同じ構造（構成）を有しているが、パワーＭＯＳＦＥＴ形成領域とセンスＭＯＳＦＥＴ形成領域とは、その面積が相違しており、センスＭＯＳＦＥＴ形成領域の面積はパワーＭＯＳＦＥＴ形成領域の面積よりも小さい。このため、単位トランジスタセルの接続数は、パワーＭＯＳＦＥＴＱ１とセンスＭＯＳＦＥＴＱ２とで異なり、センスＭＯＳＦＥＴＱ２を構成する並列接続された単位トランジスタセルの数は、パワーＭＯＳＦＥＴＱ１を構成する並列接続された単位トランジスタセルの数よりも少ない。このため、センスＭＯＳＦＥＴＱ２とパワーＭＯＳＦＥＴＱ１とでソース電位が同じであれば、センスＭＯＳＦＥＴＱ２には、パワーＭＯＳＦＥＴＱ１に流れる電流よりも小さな電流が流れるようになっている。パワーＭＯＳＦＥＴ形成領域およびセンスＭＯＳＦＥＴ形成領域の各単位トランジスタセルは、例えばトレンチゲート構造のｎチャネル型のＭＯＳＦＥＴで形成されている。
【０１５５】
半導体基板１は、上記単位トランジスタセルのドレイン領域としての機能を有している。半導体基板１（半導体チップＣＰ１）の裏面全体に、ドレイン用の裏面電極（裏面ドレイン電極、ドレイン電極）ＢＥが形成されている。この裏面電極ＢＥは、例えば半導体基板１の裏面から順にチタン（Ｔｉ）層、ニッケル（Ｎｉ）層および金（Ａｕ）層を積み重ねて形成されている。上記半導体装置ＰＫＧにおいては、半導体チップＣＰ１のこの裏面電極ＢＥは、上記接合材ＢＤ１を介して上記ダイパッドＤＰに接合されて電気的に接続される。
【０１５６】
また、パワーＭＯＳＦＥＴ形成領域およびセンスＭＯＳＦＥＴ形成領域において、半導体基板１中に形成されたｐ型の半導体領域３は、上記単位トランジスタセルのチャネル形成領域としての機能を有している。さらに、そのｐ型の半導体領域３の上部に形成されたｎ＋型の半導体領域４は、上記単位トランジスタセルのソース領域としての機能を有している。従って、半導体領域４はソース用の半導体領域である。また、ｐ型の半導体領域３の上部であってｎ＋型の半導体領域４の隣接間に、ｐ＋型の半導体領域５が形成されている。このｐ＋型の半導体領域５の不純物濃度は、ｐ型の半導体領域３の不純物濃度よりも高い。
【０１５７】
また、パワーＭＯＳＦＥＴ形成領域およびセンスＭＯＳＦＥＴ形成領域において、半導体基板１には、その主面から半導体基板１の厚さ方向に延びる溝（トレンチ）６が形成されている。溝６は、ｎ＋型の半導体領域４の上面からｎ＋型の半導体領域４およびｐ型の半導体領域３を貫通し、その下層の半導体基板１中で終端するように形成されている。この溝６の底面および側面には、酸化シリコンなどからなるゲート絶縁膜７が形成されている。また、溝６内には、ゲート絶縁膜７を介して、ドープトポリシリコンなどからなるゲート電極８が埋め込まれている。ゲート電極８は、上記単位トランジスタセルのゲート電極としての機能を有している。
【０１５８】
半導体基板１の主面上には、ゲート電極８を覆うように、層間絶縁膜９が形成されている。層間絶縁膜９には、コンタクトホール（貫通孔）が形成され、層間絶縁膜９に形成された各コンタクトホールには、導電性のプラグ（ビア部）１０が埋め込まれている。
【０１５９】
プラグ１０が埋めこまれた層間絶縁膜９上には、配線Ｍ１が形成されている。配線Ｍ１は、第１層目の配線層の配線である。
【０１６０】
層間絶縁膜９上には、配線Ｍ１を覆うように、層間絶縁膜１１が形成されている。層間絶縁膜１１には、スルーホール（貫通孔）が形成され、層間絶縁膜１１に形成された各スルーホールには、導電性のプラグ（ビア部）１２が埋め込まれている。
【０１６１】
プラグ１２が埋めこまれた層間絶縁膜１１上には、配線Ｍ２およびパッド電極（ボンディングパッド）Ｐ１が形成されている。配線Ｍ２は、第２層目の配線層の配線である。
【０１６２】
配線Ｍ１は、導電膜からなるが、具体的には金属膜からなり、好ましくはアルミニウム膜またはアルミニウム合金膜からなる。同様に、配線Ｍ２およびパッド電極Ｐ１は、導電膜からなるが、具体的には金属膜からり、好ましくはアルミニウム膜またはアルミニウム合金膜からなる。
【０１６３】
配線Ｍ１は、ゲート配線（図示せず）とソース配線Ｍ１Ｓとを含んでいる。配線Ｍ２は、ゲート配線（図示せず）とソース配線Ｍ２Ｓとを含んでいる。
【０１６４】
ソース用のｎ＋型の半導体領域４は、半導体領域４上に配置されたプラグ１０を介して、ソース配線Ｍ１Ｓに電気的に接続され、そのソース配線Ｍ１Ｓに、ｐ＋型の半導体領域５が、半導体領域５上に配置されたプラグ１０を介して電気的に接続されている。すなわち、互いに隣り合う半導体領域４と半導体領域５とは、それぞれプラグ１０を介して共通のソース配線Ｍ１Ｓに電気的に接続されている。そして、このソース配線Ｍ１Ｓは、ソース配線Ｍ１Ｓとソース配線Ｍ２Ｓとの間に配置されたプラグ１２を介して、ソース配線Ｍ２Ｓと電気的に接続されている。
【０１６５】
ｐ＋型の半導体領域５は、ｐ型の半導体領域３と同じ導電型でかつｐ型の半導体領域３と接しているため、ｐ＋型の半導体領域５はｐ型の半導体領域３と電気的に接続されている。このため、ソース配線Ｍ２Ｓは、プラグ１２、ソース配線Ｍ１Ｓおよびプラグ１０を通じて、ソース用のｎ＋型の半導体領域４と電気的に接続されるとともに、チャネル形成用のｐ型の半導体領域３にも電気的に接続されている。
【０１６６】
パワーＭＯＳＦＥＴＱ１のソース（パワーＭＯＳＦＥＴ形成領域の半導体領域４）に電気的に接続されたソース配線Ｍ２Ｓは、パワーＭＯＳＦＥＴ形成領域のほぼ全体に形成されており、一部が保護膜１３の開口部１４から露出され、そのソース配線Ｍ２Ｓの露出部によって上記ソース用パッド電極Ｐ１Ｓが形成されている。
【０１６７】
また、センスＭＯＳＦＥＴＱ２のソース（センスＭＯＳＦＥＴ形成領域の半導体領域４）に電気的に接続されたソース配線Ｍ２Ｓは、センスＭＯＳＦＥＴ形成領域のほぼ全体に形成されており、保護膜１３によって覆われているため、露出されない。センスＭＯＳＦＥＴＱ２のソースに電気的に接続されたソース配線Ｍ１Ｓ，Ｍ２Ｓは、半導体チップＣＰ１内に形成された制御回路ＣＬＣに電気的に接続されている。パワーＭＯＳＦＥＴＱ１のソースに電気的に接続されたソース配線Ｍ１Ｓ，Ｍ２Ｓと、センスＭＯＳＦＥＴＱ２のソースに電気的に接続されたソース配線Ｍ１Ｓ，Ｍ２Ｓとは、電気的に接続されておらず、分離されている。
【０１６８】
また、パワーＭＯＳＦＥＴ形成領域およびセンスＭＯＳＦＥＴ形成領域に形成されている複数のゲート電極８は、互いに電気的に接続されるとともに、プラグ１０、配線Ｍ１のうちのゲート配線（図示せず）、プラグ１２、および配線Ｍ２のうちのゲート配線（図示せず）を介して、半導体チップＣＰ１内に形成された制御回路ＣＬＣに電気的に接続されている。
【０１６９】
層間絶縁膜１１上に、配線Ｍ２およびパッド電極を覆うように、絶縁性の保護膜（絶縁膜）１３が形成されている。保護膜１３は、例えば、ポリイミド樹脂などの樹脂膜からなる。この保護膜１３は、半導体チップＣＰ１の最上層の膜である。保護膜１３には複数の開口部１４が形成されており、各開口部１４からは、パッド電極Ｐ１を構成する導体パターンの一部あるいはソース配線Ｍ２Ｓの一部が露出されている。但し、上記ソース用パッド電極Ｐ１Ｓは、保護膜１３の開口部１４から露出するソース配線Ｍ２Ｓによって形成され、上記ソース用パッド電極Ｐ１Ｓ以外のパッド電極Ｐ１は、配線Ｍ２と同層に形成された導体パターン（パッド電極Ｐ１電極用の導体パターン）によって形成されている。上記ソース用パッド電極Ｐ１Ｓ以外のパッド電極Ｐ１を構成する導体パターン（図３２では図示されない）は、配線Ｍ２と同層に同工程で形成されており、例えば矩形状の平面形状を有している。開口部１４から露出するパッド電極Ｐ１（ソース用パッド電極Ｐ１Ｓも含む）の表面には、メッキ法などで金属層（図示せず）を形成する場合もある。
【０１７０】
また、上記図９において、上記パワーＭＯＳＦＥＴＱ１のソース用のパッド電極である複数のソース用パッド電極Ｐ１Ｓは、最上層の保護膜１３によって互いに分離されているが、ソース配線Ｍ２Ｓやソース配線Ｍ１Ｓを通じて互いに電気的に接続されている。
【０１７１】
このような構成の半導体チップＣＰ１においては、上記パワーＭＯＳＦＥＴＱ１およびセンスＭＯＳＦＥＴＱ２の単位トランジスタの動作電流は、ドレイン用のｎ型の半導体基板１とソース用のｎ＋型の半導体領域４との間をゲート電極８の側面（すなわち、溝６の側面）に沿って半導体基板１の厚さ方向に流れるようになっている。すなわち、チャネルが半導体チップＣＰ１の厚さ方向に沿って形成される。
【０１７２】
このように、半導体チップＣＰ１は、トレンチ型ゲート構造を有する縦型のＭＯＳＦＥＴが形成された半導体チップであり、上記パワーＭＯＳＦＥＴＱ１およびセンスＭＯＳＦＥＴＱ２は、それぞれ、トレンチゲート型ＭＩＳＦＥＴによって形成されている。ここで、縦型のＭＯＳＦＥＴとは、ソース・ドレイン間の電流が、半導体基板の厚さ方向（半導体基板の主面に略垂直な方向）に流れるＭＯＳＦＥＴに対応する。
【０１７３】
また、半導体チップＣＰ１において、制御回路形成領域には、上記制御回路ＣＬＣを構成する複数のトランジスタや配線Ｍ１，Ｍ２が形成されているが、ここではその図示および説明は省略する。
【０１７４】
また、半導体チップＣＰ１は、上記パワーＭＯＳＦＥＴＱ１を複数内蔵することもできる。
【０１７５】
＜検討例について＞
図３３は、本発明者が検討した検討例の半導体装置（半導体パッケージ）ＰＫＧ１０１の断面図であり、上記図６に相当する断面図が示されている。
【０１７６】
図３３に示される検討例の半導体装置ＰＫＧ１０１は、主として以下の点が、本実施の形態の半導体装置ＰＫＧと相違している。
【０１７７】
すなわち、図３３に示される検討例の半導体装置ＰＫＧ１０１は、２つのダイパッドＤＰ１０１，ＤＰ１０２を有しており、そのうちの一方のダイパッドＤＰ１０１上に半導体チップＣＰ１が接合材ＢＤ１０１を介して搭載され、他方のダイパッドＤＰ１０２上に半導体チップＣＰ２が接合材ＢＤ１０２を介して搭載されている。ダイパッドＤＰ１０１とダイパッドＤＰ１０２とは、一体的に形成されたものではなく、電気的に分離されている。すなわち、ダイパッドＤＰ１０１，ＤＰ１０２は、封止部ＭＲに封止されているが、ダイパッドＤＰ１０１とダイパッドＤＰ１０２とは、間に封止部ＭＲの一部が介在することで、電気的に分離されている。また、封止部ＭＲの裏面では、ダイパッドＤＰ１０１，ＤＰ１０２の各下面が露出されている。
【０１７８】
半導体チップＣＰ１の裏面には裏面電極ＢＥが形成されており、接合材ＢＤ１０１は、導電性を有している。このため、半導体チップＣＰ１の裏面電極ＢＥは、導電性の接合材ＢＤ１０１を介してダイパッドＤＰ１０１と電気的に接続されている。
【０１７９】
一方、半導体チップＣＰ２の裏面には裏面電極は形成されておらず、また、半導体チップＣＰ２を搭載するダイパッドＤＰ１０２と半導体チップＣＰ１を搭載するダイパッドＤＰ１０１とは、電気的に分離されている。このため、接合材ＢＤ１０２は、導電性を有していても、絶縁性を有していてもよい。
【０１８０】
ダイパッドＤＰ１０２とダイパッドＤＰ１０１とは電気的に分離されているため、ダイパッドＤＰ１０１から導電性の接合材ＢＤ１０１を介して半導体チップＣＰ１の裏面電極ＢＥに供給する電圧が、ダイパッドＤＰ１０２に供給されることはない。このため、接合材ＢＤ１０２が導電性を有することで、半導体チップＣＰ２の裏面がダイパッドＤＰ１０２に電気的に接続されても、半導体チップＣＰ１の裏面電極ＢＥに供給する電圧が、半導体チップＣＰ２の裏面に供給されずに済むため、半導体チップＣＰ２の動作に不具合が生じずに済む。
【０１８１】
しかしながら、このような検討例の半導体装置ＰＫＧ１０１においては、次のような課題が生じてしまう。
【０１８２】
すなわち、半導体チップＣＰ１搭載用のダイパッドＤＰ１０１と、半導体チップＣＰ２搭載用のダイパッドＤＰ１０２とがそれぞれ必要になり、ダイパッドＤＰ１０１とダイパッドＤＰ１０２とを封止部ＭＲによって離間させる必要があるため、半導体装置ＰＫＧ１０１の平面寸法が大きくなる。このため、半導体装置ＰＫＧ１０１の小型化に不利となる。
【０１８３】
また、ダイパッドＤＰ１０１用の吊りリードと、ダイパッドＤＰ１０２用の吊りリードとが、封止部ＭＲ内に存在することになるため、吊りリードの数が多い分、リードＬＤの数が減少してしまう。このため、半導体装置ＰＫＧ１０１のピン数（リードＬＤの数）の増加に不利である。また、吊りリードの数が多くなることも、半導体装置ＰＫＧ１０１の平面寸法の増大を招いてしまう。
【０１８４】
また、ダイパッドＤＰ１０１とダイパッドＤＰ１０２との間に挟まれた部分の封止部ＭＲに応力が発生してクラックが生じる虞がある。これは、半導体装置ＰＫＧ１０１の信頼性の低下を招いてしまう。
【０１８５】
また、半導体チップＣＰ１，ＣＰ２のそれぞれの寸法に合わせてダイパッドＤＰ１０１，ＤＰ１０２を設計する必要が生じるため、半導体装置ＰＫＧ１０１を製造するのに使用するリードフレームの汎用性が低くなり、半導体装置ＰＫＧ１０１の製造コストの増加を招いてしまう。
【０１８６】
＜ダイパッドの共通化とダイボンディング材について＞
そこで、本実施の形態の半導体装置ＰＫＧでは、半導体チップＣＰ１と半導体チップＣＰ２とを共通のダイパッドＤＰ上に搭載している。
【０１８７】
これにより、図３３に示される検討例の半導体装置ＰＫＧ１０１に比べて、本実施の形態の半導体装置ＰＫＧの平面寸法を小さくすることができるため、半導体装置ＰＫＧの小型化を図ることができる。また、図３３に示される検討例の半導体装置ＰＫＧ１０１に比べて、本実施の形態の半導体装置ＰＫＧでは、吊りリードの数を少なくすることができる。このため、半導体装置ＰＫＧのピン数（リードＬＤの数）を増加させることができる。また、図３３に示される検討例の半導体装置ＰＫＧ１０１で生じ得る、ダイパッドＤＰ１０１とダイパッドＤＰ１０２との間に挟まれた部分の封止部ＭＲにクラックが発生する懸念が、本実施の形態の半導体装置ＰＫＧでは無くなるので、半導体装置ＰＫＧの信頼性を向上させることができる。また、本実施の形態の半導体装置ＰＫＧでは、半導体チップＣＰ１，ＣＰ２のそれぞれの寸法に合わせてダイパッドＤＰ１０１，ＤＰ１０２を設計せずに済むため、半導体装置ＰＫＧを製造するのに使用するリードフレームの汎用性が高くなり、半導体装置ＰＫＧの製造コストを低減することができる。また、半導体装置ＰＫＧの寸法を大きくしなくとも、ダイパッドＤＰの寸法を、上記ダイパッドＤＰ１０１の寸法よりも大きくすることができるため、半導体チップＣＰ１で発生した熱を、ダイパッドＤＰから半導体装置ＰＫＧの外部に放出しやすくなり、半導体装置ＰＫＧの放熱特性を向上させることができる。
【０１８８】
上述のように、本実施の形態の半導体装置ＰＫＧにおいては、導電性を有するダイパッド上に、半導体チップＣＰ１と半導体チップＣＰ２とが並んで配置されており、半導体チップＣＰ１，ＣＰ２のうち、半導体チップＣＰ１は、導電性を有する接合材ＢＤ１を介してダイパッドＤＰ上に搭載され、半導体チップＣＰ２は、絶縁性を有する接合材ＢＤ２を介してダイパッドＤＰ上に搭載されている。
【０１８９】
半導体チップＣＰ１は、裏面電極ＢＥを有しており、半導体チップＣＰ１の裏面電極ＢＥを接合材ＢＤ１を介してダイパッドＤＰに電気的に接続する必要がある。このため、半導体チップＣＰ１用のダイボンディング材である接合材ＢＤ１は、導電性を有している必要がある。半導体チップＣＰ１の裏面電極ＢＥには、ダイパッドＤＰおよび接合材ＢＤ１を介して、所望の電圧（例えば上記電源ＢＡＴの電圧）を供給することができる。
【０１９０】
一方、半導体チップＣＰ２は、裏面電極を有していない。そして、半導体チップＣＰ２を的確に動作させるためには、ダイパッドＤＰおよび接合材ＢＤ１を介して半導体チップＣＰ１の裏面電極ＢＥに供給する電圧が、半導体チップＣＰ２に供給されないようにすることが望ましい。このため、半導体チップＣＰ２とダイパッドＤＰとは電気的に絶縁させることが望ましい。従って、半導体チップＣＰ２用のダイボンディング材である接合材ＢＤ２は、導電性を有さずに、絶縁性を有している必要がある。
【０１９１】
このため、ダイパッドＤＰ上に半導体チップＣＰ１，ＣＰ２を搭載し、半導体チップＣＰ１用のダイボンディング材に導電性の接合材ＢＤ１を用い、半導体チップＣＰ２用のダイボンディング材に絶縁性の接合材ＢＤ２を用いている。これにより、半導体チップＣＰ１の裏面電極ＢＥには、ダイパッドＤＰおよび接合材ＢＤ１を介して、所望の電圧（例えば上記電源ＢＡＴの電圧）を供給することができるとともに、その電圧が半導体チップＣＰ２の裏面には供給されないようにすることができるため、半導体チップＣＰ１と半導体チップＣＰ２の両方を的確に動作させることができるようになる。
【０１９２】
＜静電破壊について＞
半導体チップＣＰ２とダイパッドＤＰとの間には、絶縁性の接合材ＢＤ２が介在しており、電気的に絶縁されているが、半導体装置ＰＫＧの信頼性を高めるためには、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧を高めることが望ましい。例えば、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧が低いと、半導体チップＣＰ２とダイパッドＤＰとの間で、静電気放電（ＥＳＤ：Electro-Static Discharge）による破壊である静電破壊が生じる可能性がある。静電破壊が生じないようにするためには、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧をできるだけ高めることが望ましい。なお、耐圧とは、絶縁耐圧を意味する。
【０１９３】
上記図３３に示される検討例の半導体装置ＰＫＧ１０１では、半導体チップＣＰ２用のダイボンディング材（上記接合材ＢＤ１０２）に絶縁性の接合材を用いた場合は、半導体チップＣＰ２とダイパッドＤＰ１０２との間で静電破壊が発生する可能性がある。しかしながら、上記図３３に示される検討例の半導体装置ＰＫＧ１０１の場合は、半導体チップＣＰ１を搭載したダイパッドＤＰ１０１と、半導体チップＣＰ２を搭載したダイパッドＤＰ１０２とが分離されているため、半導体チップＣＰ２は導電性のダイボンディング材（上記接合材ＢＤ１０２）を介してダイパッドＤＰ１０２上に搭載することができる。この場合、半導体チップＣＰ２とダイパッドＤＰ１０２とは導電性のダイボンディング材（上記接合材ＢＤ１０２）を介して導通しているため、半導体チップＣＰ２とダイパッドＤＰ１０２との接合部に電荷がチャージされることはなく、半導体チップＣＰ２とダイパッドＤＰ１０２との間で静電気放電は発生せず、従って静電破壊は発生しない。このため、上記図３３に示される検討例の半導体装置ＰＫＧ１０１では、半導体チップＣＰ２とダイパッドＤＰ１０２との間の耐圧を気にしないで済む。
【０１９４】
また、本実施の形態とは異なり、半導体装置ＰＫＧが半導体チップＣＰ１を有しておらず、ダイパッドＤＰ上に半導体チップＣＰ１が搭載されずに半導体チップＣＰ２のみが搭載されている場合を仮定する。この場合は、半導体チップＣＰ２は、絶縁性の接合材ＢＤ２の代わりに、導電性のダイボンディング材（例えば銀ペースト）を介してダイパッドＤＰ上に搭載することができる。この場合、半導体チップＣＰ２とダイパッドＤＰとは導電性のダイボンディング材を介して導通しているため、半導体チップＣＰ２とダイパッドＤＰとの接合部に電荷がチャージされることはなく、半導体チップＣＰ２とダイパッドＤＰとの間で静電気放電は発生せず、従って静電破壊は発生しない。このため、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧を気にしないで済む。
【０１９５】
しかしながら、本実施の形態の場合は、裏面電極ＢＥを有する半導体チップＣＰ１を、半導体チップＣＰ２とともに、共通のダイパッドＤＰ上に並んで搭載している。このため、半導体チップＣＰ１の裏面電極ＢＥに電気的に接続されたダイパッドＤＰ上に半導体チップＣＰ２を搭載することになるため、半導体チップＣＰ２用のダイボンディング材（ここでは接合材ＢＤ２）は、導電性を有さずに、絶縁性を有している必要がある。この場合、半導体チップＣＰ２とダイパッドＤＰとは絶縁性のダイボンディング材（ここでは接合材ＢＤ２）を介して絶縁されているため、半導体チップＣＰ２とダイパッドＤＰとの接合部に電荷がチャージされる虞があり、半導体チップＣＰ２とダイパッドＤＰとの間で静電気放電が生じて静電破壊が発生する虞がある。
【０１９６】
つまり、導電性のダイパッド上に導電性のダイボンディング材を介して半導体チップを搭載した場合は、その半導体チップとダイパッドとの間で静電破壊が生じる懸念は無いが、導電性のダイパッド上に絶縁性のダイボンディング材を介して半導体チップを搭載した場合は、その半導体チップとダイパッドとの間で静電破壊が生じるリスクがある。しかしながら、上述したように、半導体チップＣＰ２は、絶縁性のダイボンディング材を介して導電性のダイパッドＤＰ上に搭載せざるを得ない。
【０１９７】
このため、半導体装置ＰＫＧの信頼性を向上させるためには、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧をできるだけ高めて、半導体チップＣＰ２とダイパッドＤＰとの間で静電破壊が発生しないようにすることが望ましい。従って、半導体チップＣＰ２とダイパッドＤＰとの間の静電破壊を防止するために、半導体装置ＰＫＧの正常動作時に半導体チップＣＰ１の裏面電極ＢＥに供給される電圧（例えば数十Ｖ程度）よりもかなり高い電圧（例えば２０００Ｖ以上）が半導体チップＣＰ２とダイパッドＤＰとの間に印加されても、半導体チップＣＰ２とダイパッドＤＰとの間が絶縁破壊しないようにすることが望まれる。
【０１９８】
＜半導体チップＣＰ２と接合材ＢＤ２について＞
図３４および図３５は、半導体装置ＰＫＧの一部を拡大して示す平面透視図である。図３４には、ダイパッドＤＰ上に接合材ＢＤ２を介して搭載された半導体チップＣＰ２が拡大して示され、また、図３５には、ダイパッドＤＰ上に接合材ＢＤ１を介して搭載された半導体チップＣＰ１が拡大して示されている。但し、図３４および図３５では、上記図３と同様に、封止部ＭＲおよびワイヤＢＷを透視している。このため、図３４では、半導体チップＣＰ２と接合材ＢＤ２が図示され、図３５では、半導体チップＣＰ１と接合材ＢＤ１が図示されている。
【０１９９】
図３６および図３７は、半導体装置ＰＫＧの一部を拡大して示す斜視図であるが、封止部ＭＲは透視してある。ここで、図３６は、図３４の矢印Ｆ１，Ｆ２，Ｆ３，Ｆ４のいずれかの方向から半導体チップＣＰ２を見たときの斜視図に対応し、図３７は、図３５の矢印Ｈ１，Ｈ２，Ｈ３，Ｈ４のいずれかの方向から半導体チップＣＰ１を見たときの斜視図に対応している。このため、図３６は、半導体チップＣＰ２の辺ＳＤ２を正面に見た斜視図が示され、図３７は、半導体チップＣＰ１の辺ＳＤ１を正面に見た斜視図が示されている。
【０２００】
図３８および図３９は、半導体装置ＰＫＧの一部を拡大して示す断面図である。図３８は、図３４のＥ１−Ｅ１線、Ｅ２−Ｅ２線、Ｅ３−Ｅ３線およびＥ４−Ｅ４線のいずれかの断面図に対応し、図３９は、図３５のＧ１−Ｇ１線、Ｇ２−Ｇ２線、Ｇ３−Ｇ３線およびＧ４−Ｇ４線のいずれかの断面図に対応している。このため、図３８は、半導体チップＣＰ２の辺ＳＤ２に沿った断面が示され、図３９は、半導体チップＣＰ１の辺ＳＤ１に沿った断面が示されている。
【０２０１】
本発明者は、共通のダイパッドＤＰ上に半導体チップＣＰ１と半導体チップＣＰ２とを搭載した場合には、半導体チップＣＰ２用のダイボンディング材に絶縁性のダイボンディング材を用いる必要があることに起因して、半導体チップＣＰ２とダイパッドＤＰとの間で静電破壊が生じるリスクがあることから、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧を高めることを検討した。その結果、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧を高めるためには、半導体チップＣＰ２の辺ＳＤ２を、絶縁性の接合材ＢＤ２でできるだけ覆うようにすることが有効であることを見出した。
【０２０２】
ここで、半導体チップＣＰ２の辺（角）ＳＤ２は、半導体チップＣＰ２の２つの側面が交差して形成される辺（角）に対応している（図３４、図３６および図３８参照）。半導体チップＣＰ２は、４つの側面ＳＭ５，ＳＭ６，ＳＭ７，ＳＭ８を有しているため、隣り合う側面（ＳＭ５，ＳＭ６，ＳＭ７，ＳＭ８）同士が交差して形成される辺ＳＤ２も４つある。すなわち、半導体チップＣＰ２の辺ＳＤ２には、側面ＳＭ５と側面ＳＭ６とが交差して形成される辺ＳＤ２（ＳＤ２ａ）と、側面ＳＭ６と側面ＳＭ７とが交差して形成される辺ＳＤ２（ＳＤ２ｂ）と、側面ＳＭ７と側面ＳＭ８とが交差して形成される辺ＳＤ２（ＳＤ２ｃ）と、側面ＳＭ８と側面ＳＭ５とが交差して形成される辺ＳＤ２（ＳＤ２ｄ）とがある。
【０２０３】
ここで、半導体チップＣＰ２において、側面ＳＭ５と側面ＳＭ６とが交差して形成される辺ＳＤ２を、符号ＳＤ２ａを付して辺ＳＤ２ａと称し、側面ＳＭ６と側面ＳＭ７とが交差して形成される辺ＳＤ２を、符号ＳＤ２ｂを付して辺ＳＤ２ｂと称することとする。また、半導体チップＣＰ２において、側面ＳＭ７と側面ＳＭ８とが交差して形成される辺ＳＤ２を、符号ＳＤ２ｃを付して辺ＳＤ２ｃと称し、側面ＳＭ８と側面ＳＭ５とが交差して形成される辺ＳＤ２を、符号ＳＤ２ｄを付して辺ＳＤ２ｄと称することとする。辺ＳＤ２ａは、側面ＳＭ５と側面ＳＭ６との間に存在し、辺ＳＤ２ｂは、側面ＳＭ６と側面ＳＭ７との間に存在し、辺ＳＤ２ｃは、側面ＳＭ７と側面ＳＭ８との間に存在し、辺ＳＤ２ｄは、側面ＳＭ８と側面ＳＭ５との間に存在する。
【０２０４】
また、半導体チップＣＰ１の辺（角）ＳＤ１は、半導体チップＣＰ１の２つの側面が交差して形成される辺（角）に対応している（図３５、図３７および図３９参照）。半導体チップＣＰ１は、４つの側面ＳＭ１、ＳＭ２，ＳＭ３，ＳＭ４を有しているため、隣り合う側面（ＳＭ１，ＳＭ２，ＳＭ３，ＳＭ４）同士が交差して形成される辺ＳＤ１も４つある。すなわち、半導体チップＣＰ１の辺ＳＤ１には、側面ＳＭ１と側面ＳＭ２とが交差して形成される辺ＳＤ１（ＳＤ１ａ）と、側面ＳＭ２と側面ＳＭ３とが交差して形成される辺ＳＤ１（ＳＤ１ｂ）と、側面ＳＭ３と側面ＳＭ４とが交差して形成される辺ＳＤ１（ＳＤ１ｃ）と、側面ＳＭ４と側面ＳＭ１とが交差して形成される辺ＳＤ１（ＳＤ１ｄ）とがある。
【０２０５】
ここで、半導体チップＣＰ１において、側面ＳＭ１と側面ＳＭ２とが交差して形成される辺ＳＤ１を、符号ＳＤ１ａを付して辺ＳＤ１ａと称し、側面ＳＭ２と側面ＳＭ３とが交差して形成される辺ＳＤ１を、符号ＳＤ１ｂを付して辺ＳＤ１ｂと称することとする。また、半導体チップＣＰ１において、側面ＳＭ３と側面ＳＭ４とが交差して形成される辺ＳＤ１を、符号ＳＤ１ｃを付して辺ＳＤ１ｃと称し、側面ＳＭ４と側面ＳＭ１とが交差して形成される辺ＳＤ１を、符号ＳＤ１ｄを付して辺ＳＤ１ｄと称することとする。辺ＳＤ１ａは、側面ＳＭ１と側面ＳＭ２との間に存在し、辺ＳＤ１ｂは、側面ＳＭ２と側面ＳＭ３との間に存在し、辺ＳＤ１ｃは、側面ＳＭ３と側面ＳＭ４との間に存在し、辺ＳＤ１ｄは、側面ＳＭ４と側面ＳＭ１との間に存在する。
【０２０６】
本発明者の検討によれば、半導体チップＣＰ２とダイパッドＤＰとの間で静電破壊のような絶縁破壊が発生する経路は、接合材ＢＤ２中ではなく、主として接合材ＢＤ２と封止部ＭＲとの間の界面（境界面）ＫＭであることが分かった。すなわち、図３８において、半導体チップＣＰ２とダイパッドＤＰとの間のリークパスは、接合材ＢＤ２と封止部ＭＲとの間の界面ＫＭであり、半導体チップＣＰ２とダイパッドＤＰとの間に挟まれた接合材ＢＤ２の内部は、リークパスとはなりにくい。このため、半導体チップＣＰ２とダイパッドＤＰとの間に高電圧が印加されると、接合材ＢＤ２と封止部ＭＲとの間の界面ＫＭがリークパスとなって、静電破壊のような絶縁破壊が発生しやすい。
【０２０７】
また、半導体チップＣＰ２とダイパッドＤＰとの間に高電圧が印加された際に、半導体チップＣＰ２において電界が集中しやすいのは、半導体チップＣＰ２における尖った部分（角部）であり、具体的には、半導体チップＣＰ２の辺ＳＤ２で電界が集中しやすく、特に、半導体チップＣＰ２の辺ＳＤ２の下端ＬＥで電界が集中しやすい。ここで、半導体チップＣＰ２の辺ＳＤ２の下端ＬＥは、図３６および図３８に示されており、半導体チップＣＰ２において、辺ＳＤ２を介して隣り合う２つの側面と裏面とが交差する点（角部）に対応している。すなわち、半導体チップＣＰ２の辺ＳＤ２の下端ＬＥは、半導体チップＣＰ２の裏面の四隅角部の先端に対応している。
【０２０８】
これらの知見から、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧を高めるためには、半導体チップＣＰ２の辺ＳＤ２を、絶縁性の接合材ＢＤ２でできるだけ覆うようにすることが有効であることを見出した。すなわち、半導体チップＣＰ２の辺ＳＤ２における接合材ＢＤ２で覆われた部分の長さＬ２を大きくすることが、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧を高めるために有効であることが分かった。以下、その理由について、より詳細に説明する。
【０２０９】
すなわち、上述のように、半導体チップＣＰ２とダイパッドＤＰとの間に高電圧が印加された際には、半導体チップＣＰ２の辺ＳＤ２の下端ＬＥに特に電界が集中する。また、接合材ＢＤ２と封止部ＭＲとの間の界面ＫＭは、リークパスとなりやすい。このため、もしも、電界集中する下端ＬＥが、リークパスになりやすい界面ＫＭに近ければ、半導体チップＣＰ２の辺ＳＤ２の下端ＬＥとダイパッドＤＰとの間で、接合材ＢＤ２と封止部ＭＲとの間の界面ＫＭを経由してリークしてしまい、静電破壊のような絶縁破壊が発生しやすくなる。このため、電界が集中しやすい半導体チップＣＰ２の辺ＳＤ２の下端ＬＥから、リークパスとなりやすい界面ＫＭを遠ざけることが、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧を高めるため有効となる。
【０２１０】
それに対して、半導体チップＣＰ２の辺ＳＤ２における接合材ＢＤ２で覆われた部分の長さＬ２を大きくすれば、半導体チップＣＰ２の辺ＳＤ２の下端ＬＥから、接合材ＢＤ２と封止部ＭＲとの間の界面ＫＭまでの距離を大きくすることができる。これにより、半導体チップＣＰ２とダイパッドＤＰとの間に高電圧が印加された際に、半導体チップＣＰ２の辺ＳＤ２の下端ＬＥとダイパッドＤＰとの間で、接合材ＢＤ２と封止部ＭＲとの間の界面ＫＭを経由して静電破壊のような絶縁破壊が発生するのを、抑制または防止することができる。このため、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧を向上させることができる。従って、半導体装置ＰＫＧの信頼性を向上させることができる。
【０２１１】
また、上述のように、半導体チップＣＰ２とダイパッドＤＰとの間に高電圧が印加されると、接合材ＢＤ２と封止部ＭＲとの間の界面ＫＭがリークパスとなって、静電破壊のような絶縁破壊が発生しやすい。このため、接合材ＢＤ２と封止部ＭＲとの間の界面ＫＭに沿った半導体チップＣＰ２の辺ＳＤ２からダイパッドＤＰまでの距離Ｌ３を大きくすることも、接合材ＢＤ２と封止部ＭＲとの間の界面ＫＭに沿って絶縁破壊が生じるのを抑制し、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧を高めるために有効である。
【０２１２】
それに対して、半導体チップＣＰ２の辺ＳＤ２における接合材ＢＤ２で覆われた部分の長さＬ２を大きくすれば、接合材ＢＤ２と封止部ＭＲとの間の界面ＫＭに沿った半導体チップＣＰ２の辺ＳＤ２からダイパッドＤＰまでの距離Ｌ３を大きくすることができる。すなわち、半導体チップＣＰ２の辺ＳＤ２における接合材ＢＤ２で覆われた部分の長さＬ２を変えても、界面ＫＭとダイパッドＤＰの上面とが成す角度θはあまり変化しない。このため、接合材ＢＤ２と封止部ＭＲとの間の界面ＫＭに沿った半導体チップＣＰ２の辺ＳＤ２からダイパッドＤＰまでの距離Ｌ３を大きくするには、半導体チップＣＰ２の辺ＳＤ２における接合材ＢＤ２で覆われた部分の長さＬ２を大きくする必要がある。つまり、長さＬ２を大きくすれば、界面ＫＭに沿った半導体チップＣＰ２の辺ＳＤ２からダイパッドＤＰまでの距離Ｌ３を大きくすることができるため、半導体チップＣＰ２とダイパッドＤＰとの間に高電圧が印加された際に、半導体チップＣＰ２とダイパッドＤＰとの間で、界面ＫＭを経由して静電破壊のような絶縁破壊が発生するのを、抑制または防止することができる。このため、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧を向上させることができる。従って、半導体装置ＰＫＧの信頼性を向上させることができる。
【０２１３】
また、上述のように、半導体チップＣＰ２とダイパッドＤＰとの間に高電圧が印加された際には、半導体チップＣＰ２の辺ＳＤ２で電界が集中しやすい。また、封止部ＭＲを構成する材料の耐圧（単位距離当たりの絶縁耐圧）に比べて、接合材ＢＤ２を構成する材料の耐圧（単位距離当たりの絶縁耐圧）の方が高い。なぜなら、封止部ＭＲについては、封止工程（モールド工程）での封止部ＭＲの形成しやすさを考慮して材料選択する必要があり、耐圧を考慮して封止部ＭＲの材料を変更することは難しく、一方、接合材ＢＤ２については、封止体ではないため、接合材ＢＤ２の材料を工夫しやすく、耐圧が高い材料を選択することが可能だからである。このため、電界集中しやすい半導体チップＣＰ２の辺ＳＤ２は、耐圧が低い封止部ＭＲで覆うよりも、耐圧が高い接合材ＢＤ２で覆った方が、半導体チップＣＰ２とダイパッドＤＰとの間に高電圧が印加された際に、半導体チップＣＰ２とダイパッドＤＰとの間で静電破壊のような絶縁破壊が発生するのを、抑制しやすくなる。
【０２１４】
それに対して、半導体チップＣＰ２の辺ＳＤ２における接合材ＢＤ２で覆われた部分の長さＬ２を大きくすれば、電界集中しやすい半導体チップＣＰ２の辺ＳＤ２のうち、耐圧が高い接合材ＢＤ２で覆われた部分の比率を大きくすることができる。これにより、半導体チップＣＰ２とダイパッドＤＰとの間に高電圧が印加された際に、半導体チップＣＰ２とダイパッドＤＰとの間で静電破壊のような絶縁破壊が発生するのを、抑制または防止することができる。このため、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧を向上させることができる。従って、半導体装置ＰＫＧの信頼性を向上させることができる。
【０２１５】
このように、半導体チップＣＰ２の辺ＳＤ２における接合材ＢＤ２で覆われた部分の長さＬ２を大きくすることが、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧を高めるために有効である。
【０２１６】
＜半導体チップＣＰ１と接合材ＢＤ１について＞
一方、半導体チップＣＰ１については、導電性の接合材ＢＤ１を介してダイパッドＤＰ上に搭載されているため、半導体チップＣＰ１の裏面電極ＢＥとダイパッドＤＰとは、導電性の接合材ＢＤ１を介して導通しており、半導体チップＣＰ１とダイパッドＤＰとの間で静電破壊のような絶縁破壊が生じることはない。このため、半導体チップＣＰ１とダイパッドＤＰとの間の耐圧を気にする必要はない。従って、半導体チップＣＰ１の辺ＳＤ１における接合材ＢＤ１で覆われた部分の長さＬ１を大きくする必要はない。
【０２１７】
また、半導体チップＣＰ１用のダイボンディング材である接合材ＢＤ１は、導電性を有している。半導体チップＣＰ１の表面に、導電性のダイボンディング材の一部が付着してしまうと、半導体チップＣＰ１のパッド電極Ｐ１同士の短絡などを招く虞がある。これは、半導体装置ＰＫＧの信頼性を低下させ、また、半導体装置ＰＫＧの製造歩留まりを低減させてしまう。このため、半導体チップＣＰ１の表面に導電性のダイボンディング材が付着することは、できるだけ防止することが必要である。
【０２１８】
そこで、半導体チップＣＰ１の辺ＳＤ１における接合材ＢＤ１で覆われた部分の長さＬ１は、小さくすることが好ましい。なぜなら、半導体チップＣＰ１の辺ＳＤ１における接合材ＢＤ１で覆われた部分の長さＬ１が大きくするほど、半導体チップＣＰ１の表面に導電性の接合材ＢＤ１の一部が付着してしまう可能性が高くなるからである。このため、半導体チップＣＰ１の辺ＳＤ１における接合材ＢＤ１で覆われた部分の長さＬ１を小さくすることにより、半導体チップＣＰ１の表面に導電性の接合材ＢＤ１の一部が付着してしまう可能性を低くすることができる。これにより、半導体チップＣＰ１の表面に導電性の接合材ＢＤ１の一部が付着してしまうのを抑制または防止することができるため、半導体装置ＰＫＧの信頼性を向上させることができる。また、半導体装置ＰＫＧの製造歩留まりを向上させることができる。
【０２１９】
一方、半導体チップＣＰ２については、絶縁性のダイボンディング材を用いている。このため、たとえ半導体チップＣＰ２の表面にダイボンディング材（ここでは接合材ＢＤ２）の一部が付着したとしても、そのダイボンディング材は絶縁性のため、パッド電極Ｐ２同士の電気的な短絡にはつながらない。このため、半導体チップＣＰ２の表面に絶縁性のダイボンディング材の一部が付着することは、半導体チップＣＰ１の表面に導電性のダイボンディング材の一部が付着することに比べると、問題は生じにくい。
【０２２０】
＜主要な特徴と効果について＞
そこで、本実施の形態では、主要な特徴のうちの一つとして、半導体チップＣＰ１の辺ＳＤ１における接合材ＢＤ１で覆われた部分の長さＬ１よりも、半導体チップＣＰ２の辺ＳＤ２における接合材ＢＤ２で覆われた部分の長さＬ２を大きくしている（すなわちＬ２＞Ｌ１）。
【０２２１】
すなわち、本実施の形態の半導体装置ＰＫＧは、導電性を有するダイパッドＤＰ（チップ搭載部）と、ダイパッドＤＰ上に、絶縁性を有する接合材ＢＤ２（第１接合材）を介して搭載された半導体チップＣＰ２（第１半導体チップ）と、ダイパッドＤＰ上に、導電性を有する接合材ＢＤ１（第２接合材）を介して搭載された半導体チップＣＰ１（第２半導体チップ）と、を備えている。半導体装置ＰＫＧは、更に、半導体チップＣＰ１、半導体チップＣＰ２、およびダイパッドＤＰの少なくとも一部を封止する封止部ＭＲ（封止体）を備えている。半導体チップＣＰ１は、裏面電極ＢＥを有し、半導体チップＣＰ１の裏面電極ＢＥが、接合材ＢＤ１を介してダイパッドＤＰと電気的に接続されている。そして、半導体チップＣＰ２の第１側面と第２側面とが交差して形成される辺ＳＤ２（第１の辺）における、接合材ＢＤ２で覆われた部分の長さＬ２（第１の長さ）は、半導体チップＣＰ１の第３側面と第４側面とが交差して形成される辺ＳＤ１（第２の辺）における、接合材ＢＤ１で覆われた部分の長さＬ１（第２の長さ）よりも大きい（Ｌ２＞Ｌ１）。
【０２２２】
本実施の形態では、共通のダイパッドＤＰ上に搭載した半導体チップＣＰ１，ＣＰ２のうち、絶縁性の接合材ＢＤ２で搭載した半導体チップＣＰ２については、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧を高めるために、長さＬ２を長さＬ１よりも大きくしている。そして、共通のダイパッドＤＰ上に搭載した半導体チップＣＰ１，ＣＰ２のうち、導電性の接合材ＢＤ１で搭載した半導体チップＣＰ１については、半導体チップＣＰ１の表面に導電性の接合材ＢＤ１の一部が付着するのを防止するために、長さＬ１を長さＬ２よりも小さくしている。これにより、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧を向上させることができるため、半導体チップＣＰ２とダイパッドＤＰとの間で静電破壊のような絶縁破壊が生じるのを抑制または防止することができ、また、半導体チップＣＰ１の表面に導電性の接合材ＢＤ１の一部が付着してしまうのを抑制または防止することができる。従って、半導体装置ＰＫＧの総合的な信頼性を向上させることができる。
【０２２３】
つまり、半導体チップＣＰ１，ＣＰ２のうち、半導体チップＣＰ２については、絶縁性のダイボンディング材を用いているため、ダイパッドＤＰとの間の耐圧を向上させることが重要であり、半導体チップＣＰ１については、導電性のダイボンディング材を用いているため、半導体チップＣＰ１の表面に導電性のダイボンディング材が付着しないようにすることが重要である。本実施の形態では、半導体チップＣＰ１の辺ＳＤ１における接合材ＢＤ１で覆われた部分の長さＬ１よりも、半導体チップＣＰ２の辺ＳＤ２における接合材ＢＤ２で覆われた部分の長さＬ２を大きく（Ｌ２＞Ｌ１）することにより、半導体チップＣＰ１，ＣＰ２のそれぞれに対する上述した異なる要求を満足させることができ、半導体装置ＰＫＧの総合的な信頼性を向上させることができる。
【０２２４】
ここで、共通のダイパッドＤＰ上に半導体チップＣＰ１を導電性のダイボンディング材で搭載し、かつ、半導体チップＣＰ２を絶縁性のダイボンディング材で搭載する場合、もしも半導体チップＣＰ２とダイパッドＤＰとの間の静電破壊の課題に気付かなければ、上述したＬ２＞Ｌ１の関係にすべきであるという本実施の形態の技術思想に至ることはできない。なぜなら、半導体チップの表面にダイボンディング材が付着することは、そのダイボンディング材が導電性であろうと絶縁性であろうと、避けるのが一般的な考え方だからである。このため、半導体チップＣＰ２とダイパッドＤＰとの間の静電破壊の課題に気付かなければ、半導体チップＣＰ２においても、辺ＳＤ２における接合材ＢＤ２で覆われた部分の長さＬ２をできるだけ小さくするのが、順当な考え方である。
【０２２５】
しかしながら、本発明者は、共通のダイパッドＤＰ上に半導体チップＣＰ１を導電性のダイボンディング材で搭載し、かつ、半導体チップＣＰ２を絶縁性のダイボンディング材で搭載する場合、半導体チップＣＰ２とダイパッドＤＰとの間の静電破壊の課題が発生することに気付き、それに対処するために、上記長さＬ２を大きくしている。一方、半導体チップＣＰ１とダイパッドＤＰとの間では静電破壊が発生しないことを考慮し、更に、半導体チップの表面に絶縁性のダイボンディング材が付着することに比べて、半導体チップの表面に導電性のダイボンディング材が付着した場合は、パッド電極Ｐ１間の短絡などの大きな問題が生じ得ることを考慮し、上記長さＬ１を小さくしている。
【０２２６】
従って、半導体チップＣＰ２を含まずに半導体チップＣＰ１のみを含む半導体パッケージと、半導体チップＣＰ１を含まずに半導体チップＣＰ２のみを含む半導体パッケージとを、別々に用意するような状況からは、本願の課題を認識できないため、本実施の形態の技術思想に至ることはできないものと言える。また、共通のダイパッドＤＰ上に半導体チップＣＰ１を導電性のダイボンディング材で搭載し、かつ、半導体チップＣＰ２を絶縁性のダイボンディング材で搭載する場合においても、半導体チップＣＰ２とダイパッドＤＰとの間の静電破壊の課題に気付かなければ、本実施の形態の技術思想に至ることはできないものと言える。つまり、共通のダイパッドＤＰ上に、半導体チップＣＰ１を導電性のダイボンディング材で搭載し、かつ、半導体チップＣＰ２を絶縁性のダイボンディング材で搭載する場合について検討し、半導体チップＣＰ２とダイパッドＤＰとの間の静電破壊の課題に気付いたからこそ、本実施の形態の技術思想に至ることができたと言える。
【０２２７】
また、半導体チップＣＰ２の辺ＳＤ２には、４つの辺ＳＤ２ａ，ＳＤ２ｂ，ＳＤ２ｃ，ＳＤ２ｄがあり、半導体チップＣＰ１の辺ＳＤ１には、４つの辺ＳＤ１ａ，ＳＤ１ｂ，ＳＤ１ｃ，ＳＤ１ｄがある。
【０２２８】
半導体チップＣＰ２の４つの辺ＳＤ２ａ，ＳＤ２ｂ，ＳＤ２ｃ，ＳＤ２ｄにおいて、接合材ＢＤ２で覆われた部分の長さＬ２が小さな辺があると、その辺とダイパッドＤＰとの間で、耐圧が低くなってしまう。このため、半導体チップＣＰ２の４つの辺ＳＤ２ａ，ＳＤ２ｂ，ＳＤ２ｃ，ＳＤ２ｄのいずれにおいても、接合材ＢＤ２で覆われた部分の長さＬ２が大きいことが望ましく、これにより、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧を的確に高めることができるようになる。
【０２２９】
また、半導体チップＣＰ１の４つの辺ＳＤ１ａ，ＳＤ１ｂ，ＳＤ１ｃ，ＳＤ１ｄにおいて、接合材ＢＤ１で覆われた部分の長さＬ１が大きな辺があると、それに起因して、半導体チップＣＰ１の表面に導電性の接合材ＢＤ１の一部が付着してしまう虞がある。このため、半導体チップＣＰ１の４つの辺ＳＤ１ａ，ＳＤ１ｂ，ＳＤ１ｃ，ＳＤ１ｄのいずれにおいても、接合材ＢＤ１で覆われた部分の長さＬ１が小さいことが望ましく、これにより、半導体チップＣＰ１の表面に導電性の接合材ＢＤ１の一部が付着してしまうのを的確に防止することができる。
【０２３０】
従って、半導体チップＣＰ２の４つの辺ＳＤ２ａ，ＳＤ２ｂ，ＳＤ２ｃ，ＳＤ２ｄのうちの任意の辺ＳＤ２と、半導体チップＣＰ１の４つの辺ＳＤ１ａ，ＳＤ１ｂ，ＳＤ１ｃ，ＳＤ１ｄのうちの任意の辺ＳＤ１とを比べる場合を仮定する。そのとき、いずれの辺ＳＤ１，ＳＤ２を選択したとしても、その任意の辺ＳＤ２における接合材ＢＤ２で覆われた部分の長さＬ２と、任意の辺ＳＤ１における接合材ＢＤ１で覆われた部分の長さＬ１とは、Ｌ２＞Ｌ１の関係が必ず成り立つことが好ましい。つまり、Ｌ２＞Ｌ１の関係は、半導体チップＣＰ２の４つの辺ＳＤ２ａ，ＳＤ２ｂ，ＳＤ２ｃ，ＳＤ２ｄと、半導体チップＣＰ１の４つの辺ＳＤ１ａ，ＳＤ１ｂ，ＳＤ１ｃ，ＳＤ１ｄとの、いずれの組み合わせでも成り立つことが好ましい。
【０２３１】
ここで、半導体チップＣＰ２において、辺ＳＤ２ａにおける接合材ＢＤ２で覆われた部分の長さＬ２と、辺ＳＤ２ｂにおける接合材ＢＤ２で覆われた部分の長さＬ２と、辺ＳＤ２ｃにおける接合材ＢＤ２で覆われた部分の長さＬ２と、辺ＳＤ２ｄにおける接合材ＢＤ２で覆われた部分の長さＬ２とのうち、最も小さな値を、最小値Ｌ２ｍｉｎと称することとする。また、半導体チップＣＰ１において、辺ＳＤ１ａにおける接合材ＢＤ１で覆われた部分の長さＬ１と、辺ＳＤ１ｂにおける接合材ＢＤ１で覆われた部分の長さＬ１と、辺ＳＤ１ｃにおける接合材ＢＤ１で覆われた部分の長さＬ１と、辺ＳＤ１ｄにおける接合材ＢＤ１で覆われた部分の長さＬ１とのうち、最も大きな値を、最大値Ｌ１ｍａｘと称することとする。このとき、最小値Ｌ２ｍｉｎは、最大値Ｌ１ｍａｘよりも大きいことが好ましい（すなわちＬ２ｍｉｎ＞Ｌ１ｍａｘ）。つまり、半導体チップＣＰ２の辺ＳＤ２ａ，ＳＤ２ｂ，ＳＤ２ｃ，ＳＤ２ｄにおける接合材ＢＤ２で覆われた部分の長さＬ２の最小値Ｌ２ｍｉｎは、半導体チップＣＰ１の辺ＳＤ１ａ，ＳＤ１ｂ，ＳＤ１ｃ，ＳＤ１ｄにおける接合材ＢＤ１で覆われた部分の長さＬ１の最大値Ｌ１ｍａｘよりも大きい（Ｌ２ｍｉｎ＞Ｌ１ｍａｘ）ことが好ましい。
【０２３２】
これにより、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧を的確に向上させることができるとともに、半導体チップＣＰ１の表面に導電性の接合材ＢＤ１の一部が付着してしまうのを的確に抑制または防止することができる。従って、半導体装置ＰＫＧの総合的な信頼性を的確に向上させることができる。
【０２３３】
また、上述のように、半導体チップＣＰ２の辺ＳＤ２における接合材ＢＤ２で覆われた部分の長さＬ２を大きくすることで、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧を向上させることができる。この耐圧向上効果を的確に得るためには、半導体チップＣＰ２の辺ＳＤ２における接合材ＢＤ２で覆われた部分の長さＬ２は、半導体チップＣＰ２の厚みＴ２の１／２以上（すなわちＬ２≧Ｔ２×１／２）であることが好ましい（図３８参照）。また、半導体チップＣＰ２の４つの辺ＳＤ２ａ，ＳＤ２ｂ，ＳＤ２ｃ，ＳＤ２ｄのいずれにおいても、接合材ＢＤ２で覆われた部分の長さＬ２が、半導体チップＣＰ２の厚みＴ２の１／２以上（すなわちＬ２≧Ｔ２×１／２）であれば、更に好ましい。つまり、上記最小値Ｌ２ｍｉｎが半導体チップＣＰ２の厚みＴ２の１／２以上（すなわちＬ２ｍｉｎ≧Ｔ２×１／２）であれば、更に好ましい。これにより、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧をより的確に向上させることができるため、半導体チップＣＰ２とダイパッドＤＰとの間で静電破壊のような絶縁破壊が生じるのをより的確に抑制または防止することができる。従って、半導体装置ＰＫＧの信頼性をより的確に向上させることができる。
【０２３４】
また、上述のように、半導体チップＣＰ１の辺ＳＤ１における接合材ＢＤ１で覆われた部分の長さＬ１を小さくすることにより、半導体チップＣＰ１の表面に導電性の接合材ＢＤ１の一部が付着してしまう可能性を低くすることができる。このため、半導体チップＣＰ１の辺ＳＤ１における接合材ＢＤ１で覆われた部分の長さＬ１は、半導体チップＣＰ１の厚みＴ１の１／２未満（すなわちＬ１＜Ｔ１×１／２）であることが好ましく、半導体チップＣＰ１の厚みＴ１の１／４以下（すなわちＬ１≦Ｔ１×１／４）であれば更に好ましい（図３９参照）。また、半導体チップＣＰ１の４つの辺ＳＤ１ａ，ＳＤ１ｂ，ＳＤ１ｃ，ＳＤ１ｄのいずれにおいても、接合材ＢＤ１で覆われた部分の長さＬ１が、半導体チップＣＰ１の厚みＴ１の１／２未満（すなわちＬ１＜Ｔ１×１／２）であれば、より好ましく、半導体チップＣＰ１の厚みＴ１の１／４以下（すなわちＬ１≦Ｔ１×１／４）であれば、更に好ましい。つまり、上記最大値Ｌ１ｍａｘが、半導体チップＣＰ１の厚みＴ１の１／２未満（すなわちＬ１ｍａｘ＜Ｔ１×１／２）であれば、より好ましく、半導体チップＣＰ１の厚みＴ１の１／４以下（すなわちＬ１ｍａｘ≦Ｔ１×１／４）であれば、更に好ましい。これにより、半導体チップＣＰ１の表面に導電性の接合材ＢＤ１の一部が付着してしまうのをより的確に抑制または防止することができる。従って、半導体装置ＰＫＧの信頼性をより的確に向上させることができる。また、半導体装置ＰＫＧの製造歩留まりをより的確に向上させることができる。なお、半導体チップＣＰ１は、裏面電極ＢＥを有しているため、半導体チップＣＰ１の厚みＴ１は、裏面電極ＢＥの厚みも含んでいる。
【０２３５】
なお、半導体チップＣＰ１の辺ＳＤ１における接合材ＢＤ１で覆われた部分の長さＬ１は、ゼロ（すなわちＬ１＝０）であってもよい。Ｌ１＝０の場合は、半導体チップＣＰ１の辺ＳＤ１は、接合材ＢＤ１で覆われていない。
【０２３６】
また、本実施の形態は、接合材ＢＤ２の耐圧（単位距離当たりの耐圧）が、封止部ＭＲの耐圧（単位距離当たりの耐圧）よりも大きい場合に適用すれば、その効果は極めて大きい。言い換えると、本実施の形態は、封止部ＭＲの耐圧（単位距離当たりの耐圧）が、接合材ＢＤ２の耐圧（単位距離当たりの耐圧）よりも小さい場合に適用すれば、その効果は極めて大きい。
【０２３７】
封止部ＭＲについては、封止工程（モールド工程）での封止部ＭＲの形成しやすさを考慮して材料選択する必要があり、耐圧を考慮して封止部ＭＲの材料を変更することは難しく、一方、接合材ＢＤ２については、封止体ではないため、接合材ＢＤ２の材料を工夫しやすく、耐圧が高い材料を選択することが可能である。このため、半導体装置ＰＫＧの各部材の耐圧に着目すると、封止部ＭＲの耐圧（単位距離当たりの耐圧）は、接合材ＢＤ２の耐圧（単位距離当たりの耐圧）よりも小さくなることが想定される。封止部ＭＲの耐圧（単位距離当たりの耐圧）は、例えば１０〜３０ｋＶ／ｍｍ程度であり、接合材ＢＤ２の耐圧（単位距離当たりの耐圧）は、例えば８０〜１５０ｋＶ／ｍｍ程度である。
【０２３８】
封止部ＭＲの耐圧（単位距離当たりの耐圧）が、接合材ＢＤ２の耐圧（単位距離当たりの耐圧）よりも小さいと、接合材ＢＤ２と封止部ＭＲとの間の界面ＫＭで静電破壊のような絶縁破壊が発生しやすくなる。それに対して、本実施の形態では、上述のように半導体チップＣＰ２の辺ＳＤ２における接合材ＢＤ２で覆われた部分の長さＬ２を大きくすることにより、接合材ＢＤ２と封止部ＭＲとの間の界面ＫＭがリークパスとなって、静電破壊のような絶縁破壊が発生するのを抑制または防止することができる。このため、たとえ封止部ＭＲの耐圧が、接合材ＢＤ２の耐圧よりも小さくとも、半導体チップＣＰ２とダイパッドＤＰとの間で静電破壊のような絶縁破壊が発生するのを抑制または防止することができ、半導体装置ＰＫＧの信頼性を向上させることができる。従って、封止部ＭＲの耐圧（単位距離当たりの耐圧）が、接合材ＢＤ２の耐圧（単位距離当たりの耐圧）よりも小さい場合に本実施の形態を適用すれば、その効果は極めて大きい。
【０２３９】
図４０は、本実施の形態の効果の一例を示す表が示されている。図４０に示されるサンプルＡとサンプルＢは、半導体装置ＰＫＧにおいて、接合材ＢＤ２の状態を変えた場合に対応している。すなわち、サンプルＡとサンプルＢは、ともに半導体チップＣＰ２の厚みＴ２は約４００μｍである。そして、サンプルＡの場合は、半導体チップＣＰ２の辺ＳＤ２における接合材ＢＤ２で覆われた部分の長さＬ２が約６０μｍであり、長さＬ２が小さいことを反映して、上記距離Ｌ３も小さく、上記距離Ｌ３は約８５μｍである。また、サンプルＢの場合は、半導体チップＣＰ２の辺ＳＤ２における接合材ＢＤ２で覆われた部分の長さＬ２が２５０μｍであり、長さＬ２が大きいことを反映して上記距離Ｌ３も大きく、上記距離Ｌ３は約３２０μｍである。
【０２４０】
サンプルＡの場合は、半導体チップＣＰ２とダイパッドＤＰとの間の絶縁耐圧は約１３００Ｖであったが、サンプルＢの場合は、５０００Ｖが印加されても、半導体チップＣＰ２とダイパッドＤＰとの間で絶縁破壊は発生せず、半導体チップＣＰ２とダイパッドＤＰとの間の絶縁耐圧は５０００Ｖ以上であった。
【０２４１】
サンプルＢのように、半導体チップＣＰ２の辺ＳＤ２における接合材ＢＤ２で覆われた部分の長さＬ２を大きくすることにより、好ましくは半導体チップＣＰ２の厚みＴ２の１／２以上（Ｌ２≧Ｔ２×１／２）にすることにより、半導体チップＣＰ２とダイパッドＤＰとの間の絶縁耐圧を向上させることができ、半導体装置の信頼性を向上させることができる。
【０２４２】
また、半導体チップＣＰ２とダイパッドＤＰとの間の要求耐圧（ＥＳＤ規格）をＶ１とし、封止部ＭＲの単位距離当たりの耐圧をＶ２とし、接合材ＢＤ２の単位距離当たりの耐圧をＶ３とし、半導体チップＣＰ２とダイパッドＤＰとの間の距離（間隔）をＬ４としたときには、次の式（１）
Ｖ２×Ｌ３≧Ｖ１          ・・・式（１）
と、次の式（２）
Ｖ３×Ｌ４≧Ｖ１          ・・・式（２）
とが成り立つことが好ましい。なお、半導体チップＣＰ２とダイパッドＤＰとの間の距離（間隔）Ｌ４は、ダイパッドＤＰと半導体チップＣＰ２との間に介在する部分の接合材ＢＤ２の厚みにも対応している。
【０２４３】
例えば、要求耐圧Ｖ１が２０００Ｖで、封止部ＭＲの単位距離当たりの耐圧Ｖ２が約１４ｋＶ／ｍｍの場合は、距離Ｌ３を約１５０μｍ以上とすることが好ましい。つまり、距離Ｌ３が約１５０μｍ以上となるまで、上記長さＬ２を大きくすればよい。これにより、上記式（１）を満足するため、半導体チップＣＰ２とダイパッドＤＰとの間の界面ＫＭを介した半導体チップＣＰ２とダイパッドＤＰとの間の耐圧を、要求耐圧Ｖ１以上にすることができる。
【０２４４】
また、例えば、要求耐圧Ｖ１が２０００Ｖで、接合材ＢＤ２の単位距離当たりの耐圧Ｖ３が約９０ｋＶ／ｍｍの場合は、距離Ｌ４を約２３μｍ以上とすることが好ましい。つまり、ダイパッドＤＰと半導体チップＣＰ２との間に介在する部分の接合材ＢＤ２の厚みを、約２３μｍ以上とすることが好ましい。これにより、上記式（２）を満足するため、半導体チップＣＰ２とダイパッドＤＰとの間の接合材ＢＤ２を介した半導体チップＣＰ２とダイパッドＤＰとの間の耐圧を、要求耐圧Ｖ１以上にすることができる。
【０２４５】
従って、式（１）と式（２）との両方を満足するように、距離Ｌ３と距離Ｌ４とを設定すれば、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧を、要求耐圧Ｖ１以上にすることができる。
【０２４６】
また、本実施の形態では、半導体チップＣＰ１の辺ＳＤ１における接合材ＢＤ１で覆われた部分の長さＬ１よりも、半導体チップＣＰ２の辺ＳＤ２における接合材ＢＤ２で覆われた部分の長さＬ２を大きく（Ｌ２＞Ｌ１）しているが、これを的確に実現できるように、半導体装置ＰＫＧの製造工程を工夫している。これについて、以下に説明する。
【０２４７】
上記ステップＳ２ａでダイパッドＤＰ上に絶縁性の接合材ＢＤ２を供給してから、上記ステップＳ２ｂでダイパッドＤＰ上に接合材ＢＤ２を介して半導体チップＣＰ２を搭載する。ここで特徴的なのは、このステップＳ２ａでは、ステップＳ２ｂでダイパッドＤＰ上に半導体チップＣＰ２を搭載した際に平面視において半導体チップＣＰ２の四隅が重なる位置にも、接合材ＢＤ２が供給されることである（図２１および図２９参照）。
【０２４８】
上記図２１および図２９には、ステップＳ２ａを行った直後の状態が示されており、従ってステップＳ２ｂはまだ行われていない。なお、上記図２１の場合は、接合材供給用のノズルからダイパッドＤＰ上に接合材ＢＤ２を供給した場合が示され、上記図２９の場合は、印刷法によりダイパッドＤＰ上に接合材ＢＤ２を供給した場合が示されている。また、図２１および図２９においては、ステップＳ２ｂで半導体チップＣＰ２が搭載される位置を点線で示してある。
【０２４９】
図２１の場合は、ステップＳ２ａにおいて、ノズルから接合材ＢＤ２をダイパッドＤＰ上に供給しているため、接合材ＢＤ２は、ダイパッドＤＰの上面上に局所的に配置されることになる。このため、ノズルから接合材ＢＤ２を供給する場合は、ダイパッドＤＰの上面上において、複数箇所に接合材ＢＤ２を供給（配置）することが好ましく、図２１の場合は、ダイパッドＤＰの上面上において、９か所に接合材ＢＤ２を供給（配置）している。このとき、ステップＳ２ｂで半導体チップＣＰ２が搭載される予定の領域（半導体チップＣＰ２搭載予定領域）から、接合材ＢＤ２の一部がはみ出しており、平面視において後で搭載する半導体チップＣＰ２の四隅が重なる位置にも、ステップＳ２ａで接合材ＢＤ２が供給（配置）されている。
【０２５０】
ここで、半導体チップＣＰ２搭載予定領域とは、ステップＳ２ｂでダイパッドＤＰ上に半導体チップＣＰ２を搭載した際に平面視において半導体チップＣＰ２に重なる領域に対応しており、図２１および図２９において、点線で囲まれた領域に対応している。
【０２５１】
図２９の場合は、ステップＳ２ａにおいて、印刷法により接合材ＢＤ２をダイパッドＤＰ上に供給しているため、接合材ＢＤ２は、ダイパッドＤＰの上面上に局所的に配置されるのではなく、比較的広い面積にわたって配置される。図２９の場合は、平面視において、接合材ＢＤ２が供給（配置）されている領域は、ステップＳ２ｂで半導体チップＣＰ２が搭載される予定の領域（半導体チップＣＰ２搭載予定領域）を内包している。このため、半導体チップＣＰ２搭載予定領域から、接合材ＢＤ２の一部がはみ出しており、平面視において後で搭載する半導体チップＣＰ２の四隅が重なる位置にも、ステップＳ２ａで接合材ＢＤ２が供給（配置）されている。
【０２５２】
図２１と図２９とで共通しているのは、平面視において、点線で示される半導体チップＣＰ２搭載予定領域の四隅が、ステップＳ２ａでダイパッドＤＰ上に供給された接合材ＢＤ２に重なっていることである。そして、ステップＳ２ｂにおいては、図２１および図２９にて、点線で示される位置に半導体チップＣＰ２が搭載される。このため、ステップＳ２ｂでは、平面視において半導体チップＣＰ２の四隅と重なる位置に既に接合材ＢＤ２が配置されている状態で、半導体チップＣＰ２をダイパッドＤＰ上に搭載することになる。つまり、ステップＳ２ｂでダイパッドＤＰ上に半導体チップＣＰ２を搭載した際に平面視において半導体チップＣＰ２の四隅が重なる位置にも、ステップＳ２ａで接合材ＢＤ２を予め供給しておくのである。
【０２５３】
これにより、ステップＳ２ｂで半導体チップＣＰ２をダイパッドＤＰ上に搭載すると、半導体チップＣＰ２の４つの辺ＳＤ２ａ，ＳＤ２ｂ，ＳＤ２ｃ，ＳＤ２ｄの各下端ＬＥがダイパッドＤＰ上に配置されている接合材ＢＤ２内に埋まることになる。そして、半導体チップＣＰ２の４つの辺ＳＤ２ａ，ＳＤ２ｂ，ＳＤ２ｃ，ＳＤ２ｄのそれぞれの下部が、接合材ＢＤ２内に埋まって、その接合材ＢＤ２で覆われることになるため、半導体チップＣＰ２の辺ＳＤ２ａ，ＳＤ２ｂ，ＳＤ２ｃ，ＳＤ２ｄのそれぞれにおける接合材ＢＤ２で覆われた部分の長さＬ２を大きくすることができる。従って、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧を向上させることができ、半導体チップＣＰ２とダイパッドＤＰとの間で静電破壊のような絶縁破壊が発生するのを抑制または防止することができる。
【０２５４】
また、上記ステップＳ２ｃでダイパッドＤＰ上に導電性の接合材ＢＤ１を供給してから、上記ステップＳ２ｄでダイパッドＤＰ上に接合材ＢＤ１を介して半導体チップＣＰ１を搭載する。ここで特徴的なのは、このステップＳ２ｃでは、ステップＳ２ｄでダイパッドＤＰ上に半導体チップＣＰ１を搭載した際に平面視において半導体チップＣＰ１の四隅が重なる位置には、接合材ＢＤ１が供給されないことである（図２５および図３０参照）。
【０２５５】
上記図２５および図３０には、ステップＳ２ｃを行った直後の状態が示されており、従ってステップＳ２ｄはまだ行われていない。なお、上記図２５の場合は、接合材供給用のノズルからダイパッドＤＰ上に接合材ＢＤ１を供給した場合が示され、上記図３０の場合は、印刷法によりダイパッドＤＰ上に接合材ＢＤ１を供給した場合が示されている。また、図２５および図３０においては、ステップＳ２ｄで半導体チップＣＰ１が搭載される位置を点線で示してある。
【０２５６】
図２５の場合は、ステップＳ２ｃにおいて、ノズルから接合材ＢＤ１をダイパッドＤＰ上に供給しているため、接合材ＢＤ１は、ダイパッドＤＰの上面上に局所的に配置されることになる。このため、ノズルから接合材ＢＤ１を供給する場合は、ダイパッドＤＰの上面上において、複数箇所に接合材ＢＤ１を供給（配置）することが好ましく、図２５の場合は、ダイパッドＤＰの上面上において、５か所に接合材ＢＤ１を供給（配置）している。このとき、ステップＳ２ｄで半導体チップＣＰ１が搭載される予定の領域（半導体チップＣＰ１搭載予定領域）から、接合材ＢＤ１がはみ出さないようにしている。すなわち、平面視において、接合材ＢＤ１が供給（配置）されている領域は、半導体チップＣＰ１搭載予定領域に内包されている。言い換えると、ステップＳ２ｃにおいて、半導体チップＣＰ１搭載予定領域の内側に接合材ＢＤ１が供給（配置）され、半導体チップＣＰ１搭載予定領域の外周部には接合材ＢＤ１は供給（配置）されない。このため、図２５の場合は、平面視において後で搭載する半導体チップＣＰ１の四隅が重なる位置には、ステップＳ２ｃで接合材ＢＤ１が供給（配置）されていない。
【０２５７】
ここで、半導体チップＣＰ１搭載予定領域とは、ステップＳ２ｄでダイパッドＤＰ上に半導体チップＣＰ１を搭載した際に平面視において半導体チップＣＰ１に重なる領域に対応しており、図２５および図３０において、点線で囲まれた領域に対応している。
【０２５８】
図３０の場合は、ステップＳ２ｃにおいて、印刷法により接合材ＢＤ１をダイパッドＤＰ上に供給しているため、接合材ＢＤ１は、ダイパッドＤＰの上面上に局所的に配置されるのではなく、比較的広い面積にわたって配置される。ステップＳ２ｃで接合材ＢＤ１をダイパッドＤＰ上に印刷法で供給（配置）する際には、ステップＳ２ｄで半導体チップＣＰ１が搭載される予定の領域（半導体チップＣＰ１搭載予定領域）から、接合材ＢＤ１がはみ出さないようにしている。すなわち、平面視において、接合材ＢＤ１が供給（配置）されている領域は、半導体チップＣＰ１搭載予定領域に内包されている。言い換えると、ステップＳ２ｃにおいて、半導体チップＣＰ１搭載予定領域の内側に接合材ＢＤ１が供給（配置）され、半導体チップＣＰ１搭載予定領域の外周部には接合材ＢＤ１は供給（配置）されない。このため、図３０の場合も、平面視において後で搭載する半導体チップＣＰ１の四隅が重なる位置には、ステップＳ２ｃで接合材ＢＤ１が供給（配置）されていない。
【０２５９】
図２５と図３０とで共通しているのは、平面視において、点線で示される半導体チップＣＰ１搭載予定領域の四隅が、ステップＳ２ｃでダイパッドＤＰ上に供給された接合材ＢＤ１に重なっていないことである。そして、ステップＳ２ｄにおいては、図２５および図３０で点線で示される位置に半導体チップＣＰ１が搭載される。このため、ステップＳ２ｄでは、平面視において半導体チップＣＰ１の四隅と重なる位置には接合材ＢＤ１が配置されていない状態で、半導体チップＣＰ１をダイパッドＤＰ上に搭載することになる。つまり、ステップＳ２ｄでダイパッドＤＰ上に半導体チップＣＰ１を搭載した際に平面視において半導体チップＣＰ１の四隅が重なる位置には、ステップＳ２ｃで接合材ＢＤ１を供給しないでおくのである。そして、ステップＳ２ｃでダイパッドＤＰ上において接合材ＢＤ１が供給（配置）された領域は、半導体チップＣＰ１搭載予定領域に内包されるようにしておけば、更に好ましい。
【０２６０】
これにより、ステップＳ２ｄで半導体チップＣＰ１をダイパッドＤＰ上に搭載すると、接合材ＢＤ１は、半導体チップＣＰ１の側面ＳＭ１，ＳＭ２，ＳＭ３，ＳＭ４や辺ＳＤ１ａ，ＳＤ１ｂ，ＳＤ１ｃ，ＳＤ１ｄを濡れ上がりにくく、半導体チップＣＰ１の側面ＳＭ１，ＳＭ２，ＳＭ３，ＳＭ４や辺ＳＤ１ａ，ＳＤ１ｂ，ＳＤ１ｃ，ＳＤ１ｄは、接合材ＢＤ１で覆われにくくなる。従って、半導体チップＣＰ１の辺ＳＤ１ａ，ＳＤ１ｂ，ＳＤ１ｃ，ＳＤ１ｄのそれぞれにおける接合材ＢＤ１で覆われた部分の長さＬ１を小さくすることができ、半導体チップＣＰ１の表面に導電性の接合材ＢＤ１の一部が付着してしまうのを抑制または防止することができる。
【０２６１】
このように、本実施の形態では、ステップＳ２ｂでダイパッドＤＰ上に半導体チップＣＰ２を搭載した際に平面視において半導体チップＣＰ２の四隅が重なる位置にも、ステップＳ２ａで接合材ＢＤ２が供給されるようにしている。これにより、半導体チップＣＰ２の辺ＳＤ２ａ，ＳＤ２ｂ，ＳＤ２ｃ，ＳＤ２ｄのそれぞれにおける接合材ＢＤ２で覆われた部分の長さＬ２を大きくすることができる。また、ステップＳ２ｄでダイパッドＤＰ上に半導体チップＣＰ１を搭載した際に平面視において半導体チップＣＰ１の四隅が重なる位置には、ステップＳ２ｃで接合材ＢＤ１が供給されないようにしている。ステップＳ２ｃでダイパッドＤＰ上において接合材ＢＤ１が供給（配置）された領域は、ステップＳ２ｄでダイパッドＤＰ上に半導体チップＣＰ１を搭載した際に平面視において半導体チップＣＰ１に重なる領域（すなわち半導体チップＣＰ１搭載予定領域）に内包されるようにしておけば、更に好ましい。これにより、半導体チップＣＰ１の辺ＳＤ１ａ，ＳＤ１ｂ，ＳＤ１ｃ，ＳＤ１ｄのそれぞれにおける接合材ＢＤ１で覆われた部分の長さＬ１を小さくすることができる。従って、半導体チップＣＰ１の辺ＳＤ１における接合材ＢＤ１で覆われた部分の長さＬ１よりも、半導体チップＣＰ２の辺ＳＤ２における接合材ＢＤ２で覆われた部分の長さＬ２が大きい（Ｌ２＞Ｌ１）構造を、容易かつ的確に実現することができる。
【０２６２】
また、本実施の形態は、接合材ＢＤ１と接合材ＢＤ２との両方にペースト型接合材を用いる場合に、特に効果が大きい。すなわち、導電性の接合材ＢＤ１として導電性ペースト型接合材を用い、かつ、絶縁性の接合材ＢＤ２として絶縁性ペースト型接合材を用いる場合に、特に効果が大きい。
【０２６３】
すなわち、接合材ＢＤ１，ＢＤ２のいずれもがペースト型接合材の場合は、接合材ＢＤ１，ＢＤ２は、どちらも半導体チップの側面を塗れ上がりやすい性質を有することになる。このため、本実施の形態とは異なり、半導体装置の製造工程に何も工夫しなければ、接合材ＢＤ１の塗れ上がり量と接合材ＢＤ２の塗れ上がり量とは、同程度になるため、上記長さＬ１と上記長さＬ２とは同じ（すなわちＬ１＝Ｌ２）になってしまう。本実施の形態とは異なり、Ｌ１＝Ｌ２の場合は、長さＬ１，Ｌ２の両方が小さい状態か、あるいは、長さＬ１，Ｌ２の両方が大きい状態になる。長さＬ１，Ｌ２の両方が小さいと、上述したように、長さＬ２が小さいことで、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧が低くなり、半導体チップＣＰ２とダイパッドＤＰとの間の静電破壊が懸念され、一方、長さＬ１，Ｌ２の両方が大きいと、上述したように、長さＬ１が大きいことで、半導体チップＣＰ１の表面に導電性の接合材ＢＤ１の一部が付着することが懸念される。これらは、半導体装置の総合的な信頼性を低下させる。
【０２６４】
それに対して、本実施の形態では、接合材ＢＤ１，ＢＤ２のいずれもがペースト型接合材の場合に、接合材ＢＤ１，ＢＤ２は、どちらも半導体チップの側面を塗れ上がりやすい性質を有するが、製造工程を工夫することで、絶縁性の接合材ＢＤ２については、塗れ上がり量を大きくし、導電性の接合材ＢＤ１については、塗れ上がりを抑制して、塗れ上がり量を小さくしている。これにより、上記長さＬ２を上記長さＬ１よりも大きく（Ｌ２＞Ｌ１）している。このため、上記長さＬ２を大きくし、かつ、上記長さＬ１を小さくすることができる。半導体チップＣＰ２については、好ましくは、上記長さＬ２を、半導体チップＣＰ２の厚みＴ２の１／２以上にすることができ、半導体チップＣＰ１については、好ましくは、上記長さＬ１を半導体チップＣＰ１の厚みＴ１の１／２未満にすることができ、更に好ましくは、上記長さＬ１を半導体チップＣＰ１の厚みＴ１の１／４以下にすることができる。これにより、上述したように、長さＬ２が大きいことで、半導体チップＣＰ２とダイパッドＤＰとの間の耐圧が高くなり、半導体チップＣＰ２とダイパッドＤＰとの間の静電破壊を抑制または防止することができ、一方、長さＬ１が小さいことで、半導体チップＣＰ１の表面に導電性の接合材ＢＤ１の一部が付着することを抑制または防止することができる。従って、半導体装置の総合的な信頼性を向上させることができる。
【０２６５】
このように、半導体チップの側面を塗れ上がりやすいペースト型接合材を接合材ＢＤ１，ＢＤ２として用いる場合に、本実施の形態を適用する効果は、極めて大きい。
【０２６６】
また、導電性の接合材ＢＤ１が銀（Ａｇ）ペーストなどの導電性ペースト型接合材の場合は、半導体チップＣＰ１の側面ＳＭ１，ＳＭ２，ＳＭ３，ＳＭ４や辺ＳＤ１ａ，ＳＤ１ｂ，ＳＤ１ｃ，ＳＤ１ｄ上を接合材ＢＤ１が濡れ上がりやすいため、半導体チップＣＰ１の表面に導電性の接合材ＢＤ１の一部が付着してしまう可能性がある。このため、導電性の接合材ＢＤ１が、銀（Ａｇ）ペーストなどの導電性ペースト型接合材の場合は、半導体チップＣＰ１の側面ＳＭ１，ＳＭ２，ＳＭ３，ＳＭ４や辺ＳＤ１ａ，ＳＤ１ｂ，ＳＤ１ｃ，ＳＤ１ｄ上を接合材ＢＤ１が濡れ上がるのを抑制することが特に重要である。従って、接合材ＢＤ１が導電性ペースト型接合材の場合は、ステップＳ２ｄでダイパッドＤＰ上に半導体チップＣＰ１を搭載した際に、平面視において半導体チップＣＰ１の四隅が重なる位置には、ステップＳ２ｃで接合材ＢＤ１が供給されないようにすることが極めて重要である。また、ステップＳ２ｃでダイパッドＤＰ上に接合材ＢＤ１を供給する際に、半導体チップＣＰ１搭載予定領域から接合材ＢＤ１がはみ出さないようにし、接合材ＢＤ１が供給（配置）された領域が、半導体チップＣＰ１搭載予定領域に内包されるようにすることが好ましい。そうすることにより、接合材ＢＤ１が、半導体チップＣＰ１の側面を濡れ上がりやすい導電性ペースト型接合材であっても、その接合材ＢＤ１が半導体チップＣＰ１の側面ＳＭ１，ＳＭ２，ＳＭ３，ＳＭ４や辺ＳＤ１ａ，ＳＤ１ｂ，ＳＤ１ｃ，ＳＤ１ｄ上を濡れ上がるのを抑制することができる。これにより、半導体チップＣＰ１の表面に導電性の接合材ＢＤ１の一部が付着してしまうのを的確に抑制または防止することができる。
【０２６７】
なお、導電性の接合材ＢＤ１として、半田材を用いる考え方もある。但し、半田材を用いた場合、半田リフロー後のフラックス洗浄工程を設ける必要性が生じる。このことは、組立工程数（製造工程数）の増加を意味する。また、半導体装置ＰＫＧの耐リフロー性を確保するために、実装時のリフロー温度よりも融点が高い鉛リッチの高融点半田を採用する必要性も生じる。このことは、半導体装置ＰＫＧの鉛フリー化に対して逆行することを意味する。
【０２６８】
これらのことを考慮すると、導電性の接合材ＢＤ１として、半田材よりも銀（Ａｇ）ペーストなどの導電性ペースト型接合材を用いることが好ましい。銀（Ａｇ）ペーストなどの導電性ペースト型接合材を用いることにより、半田材を用いる場合に比べて、組立工程数（製造工程数）も抑えられ、環境にも優しい半導体装置ＰＫＧを実現することができる。
【０２６９】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【０２７０】
１  半導体基板
３  ｐ型の半導体領域
４  ｎ＋型の半導体領域
５  ｐ＋型の半導体領域
６  溝
７  ゲート絶縁膜
８  ゲート電極
９，１１  層間絶縁膜
１０，１２  プラグ
１３  保護膜
１４  開口部
ＢＡＴ  電源
ＢＤ１，ＢＤ２  接合材
ＢＥ  裏面電極
ＢＷ  ワイヤ
ＣＬＣ  制御回路
ＣＰ１，ＣＰ２  半導体チップ
ＤＰ  ダイパッド
ＧＭ  銀メッキ層
ＫＭ  界面
ＬＤ  リード
ＬＥ  下端
ＬＦ  リードフレーム
ＬＯＤ  負荷
Ｍ１，Ｍ２  配線
Ｍ１Ｓ，Ｍ２Ｓ  ソース配線
ＭＲ  封止部
ＭＲａ  上面
ＭＲｂ  下面
ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４  側面
Ｐ１，Ｐ２  パッド電極
Ｐ１Ｓ  ソース用パッド電極
ＰＫＧ  半導体装置
Ｑ１  パワーＭＯＳＦＥＴ
Ｑ２  センスＭＯＳＦＥＴ
ＲＥＧ  レギュレータ
ＳＭ１，ＳＭ２，ＳＭ３，ＳＭ４，ＳＭ５，ＳＭ６，ＳＭ７，ＳＭ８  側面
ＳＤ１，ＳＤ１ａ，ＳＤ１ｂ，ＳＤ１ｃ，ＳＤ１ｄ  辺
ＳＤ２，ＳＤ２ａ，ＳＤ２ｂ，ＳＤ２ｃ，ＳＤ２ｄ  辺
ＴＬ  吊りリード
【図１】
2018170522.tif 000003
【図２】
2018170522.tif 000004
【図３】
2018170522.tif 000005
【図４】
2018170522.tif 000006
【図５】
2018170522.tif 000007
【図６】
2018170522.tif 000008
【図７】
2018170522.tif 000009
【図８】
2018170522.tif 000010
【図９】
2018170522.tif 000011
【図１０】
2018170522.tif 000012
【図１１】
2018170522.tif 000013
【図１２】
2018170522.tif 000014
【図１３】
2018170522.tif 000015
【図１４】
2018170522.tif 000016
【図１５】
2018170522.tif 000017
【図１６】
2018170522.tif 000018
【図１７】
2018170522.tif 000019
【図１８】
2018170522.tif 000020
【図１９】
2018170522.tif 000021
【図２０】
2018170522.tif 000022
【図２１】
2018170522.tif 000023
【図２２】
2018170522.tif 000024
【図２３】
2018170522.tif 000025
【図２４】
2018170522.tif 000026
【図２５】
2018170522.tif 000027
【図２６】
2018170522.tif 000028
【図２７】
2018170522.tif 000029
【図２８】
2018170522.tif 000030
【図２９】
2018170522.tif 000031
【図３０】
2018170522.tif 000032
【図３１】
2018170522.tif 000033
【図３２】
2018170522.tif 000034
【図３３】
2018170522.tif 000035
【図３４】
2018170522.tif 000036
【図３５】
2018170522.tif 000037
【図３６】
2018170522.tif 000038
【図３７】
2018170522.tif 000039
【図３８】
2018170522.tif 000040
【図３９】
2018170522.tif 000041
【図４０】
2018170522.tif 000042