(57)【要約】【課題】複数段の増幅器を備える電力増幅回路をエンベロープトラッキング方式により制御する場合において、歪み特性の劣化を抑制する。【解決手段】電力増幅回路は、第１信号を増幅して第２信号を出力する第１増幅器と、第２信号を増幅して第３信号を出力する第２増幅器と、第１信号の振幅に応じて変動する電源電圧が供給される電源端子と、電源端子から第１増幅器に電源電圧を供給する第１電源ラインと、電源端子から第２増幅器に電源電圧を供給する第２電源ラインと、第２電源ラインに設けられた第１遅延回路と、を備える。【選択図】図５
2018037839.tif 000002
【特許請求の範囲】
【請求項１】
第１信号を増幅して第２信号を出力する第１増幅器と、
前記第２信号を増幅して第３信号を出力する第２増幅器と、
前記第１信号の振幅に応じて変動する電源電圧が供給される電源端子と、
前記電源端子から前記第１増幅器に前記電源電圧を供給する第１電源ラインと、
前記電源端子から前記第２増幅器に前記電源電圧を供給する第２電源ラインと、
前記第２電源ラインに設けられた第１遅延回路と、
を備える電力増幅回路。
【請求項２】
請求項１に記載の電力増幅回路であって、
前記第１電源ラインに設けられた第２遅延回路をさらに備え、
前記第１遅延回路による前記電源電圧の遅延時間は、前記第２遅延回路による前記電源電圧の遅延時間より大きい、
電力増幅回路。
【請求項３】
請求項１に記載の電力増幅回路であって、
前記第１遅延回路は、第１低域通過フィルタを含む、
電力増幅回路。
【請求項４】
請求項２に記載の電力増幅回路であって、
前記第２遅延回路は、第２低域通過フィルタを含む、
電力増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅回路に関する。
【背景技術】
【０００２】
携帯電話等の移動体通信機においては、基地局へ送信する信号の電力を増幅するために電力増幅回路が用いられる。近年、携帯電話においては、高速なデータ通信の規格である、ＨＳＵＰＡ（High Speed Uplink Packet Access）やＬＴＥ（Long Term Evolution）、ＬＴＥ−Ａｄｖａｎｃｅｄなどの変調方式が採用されてきている。このような通信規格では、通信速度を向上させるために、位相や振幅のずれを小さくすることが重要となる。すなわち、電力増幅回路に高い線形性が求められる。また、このような通信規格では、通信速度を向上させるために、信号の振幅が変化する範囲（ダイナミックレンジ）が広くなることが多い。そして、ダイナミックレンジが大きい場合においても線形性を高くするためには、高い電源電圧が必要となり、電力増幅回路における消費電力が大きくなる傾向にある。
【０００３】
一方、携帯電話においては、通話や通信の可能時間を長くするために、消費電力を低減させることが求められる。例えば、特許文献１には、入力される無線周波数（ＲＦ：Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号の振幅レベルに応じて電力増幅回路の電源電圧を制御することによって電力効率の向上を図る、エンベロープトラッキング方式が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−４８２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、電力増幅回路は、所望の電力を得るために、複数段の増幅器を備えることがある。例えば、ドライブ段の増幅器及びパワー段の増幅器を備える電力増幅回路において、ドライブ段及びパワー段に供給される電源電圧をエンベロープトラッキング方式により制御する構成が考えられる。ここで、ドライブ段に供給されるＲＦ信号の位相に合わせて電源電圧を変化させた場合、ドライブ段からパワー段への信号伝搬遅延により、パワー段においてはＲＦ信号の位相と電源電圧の位相とがずれてしまう。そのため、電力増幅回路の歪み特性の劣化を招くこととなる。
【０００６】
本発明はこのような事情に鑑みてなされたものであり、複数段の増幅器を備える電力増幅回路をエンベロープトラッキング方式により制御する場合において、歪み特性の劣化を抑制することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面に係る電力増幅回路は、第１信号を増幅して第２信号を出力する第１増幅器と、第２信号を増幅して第３信号を出力する第２増幅器と、第１信号の振幅に応じて変動する電源電圧が供給される電源端子と、電源端子から第１増幅器に電源電圧を供給する第１電源ラインと、電源端子から第２増幅器に電源電圧を供給する第２電源ラインと、第２電源ラインに設けられた第１遅延回路と、を備える。
【発明の効果】
【０００８】
本発明によれば、複数段の増幅器を備える電力増幅回路をエンベロープトラッキング方式により制御する場合において、歪み特性の劣化を抑制することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態である電力増幅回路を含む送信ユニットの構成例を示す図である。
【図２】ＲＦ部１２０の構成の一例を示す図である。
【図３】固定の電源電圧を用いて電力増幅を行った場合の電力損失の一例を示す図である。
【図４】エンベロープトラッキングによる可変の電源電圧を用いて電力増幅を行った場合の電力損失の一例を示す図である。
【図５】電力増幅回路１４０の一例である電力増幅回路１４０Ａの構成を示す図である。
【図６Ａ】遅延回路５５０における遅延時間のシミュレーション結果を示す図である（Ｌ１：３．９ｎＨ、Ｃ１：１００ｐＦ）。
【図６Ｂ】遅延回路５５０における伝達特性のシミュレーション結果を示す図である（Ｌ１：３．９ｎＨ、Ｃ１：１００ｐＦ）。
【図７Ａ】遅延回路５５０における遅延時間のシミュレーション結果を示す図である（Ｌ１：３．９ｎＨ、Ｃ１：８２ｐＦ）。
【図７Ｂ】遅延回路５５０における伝達特性のシミュレーション結果を示す図である（Ｌ１：３．９ｎＨ、Ｃ１：８２ｐＦ）。
【図８Ａ】遅延回路５５０における遅延時間のシミュレーション結果を示す図である（Ｌ１：３．９ｎＨ、Ｃ１：５６ｐＦ）。
【図８Ｂ】遅延回路５５０における伝達特性のシミュレーション結果を示す図である（Ｌ１：３．９ｎＨ、Ｃ１：５６ｐＦ）。
【図９Ａ】遅延回路５５０における遅延時間のシミュレーション結果を示す図である（Ｌ１：３．９ｎＨ、Ｃ１：３９ｐＦ）。
【図９Ｂ】遅延回路５５０における伝達特性のシミュレーション結果を示す図である（Ｌ１：３．９ｎＨ、Ｃ１：３９ｐＦ）。
【図１０】シミュレーション結果における、キャパシタンスと遅延時間との関係を示した図である。
【図１１】電力増幅回路１４０の他の一例である電力増幅回路１４０Ｂの構成を示す図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して本発明の一実施形態について説明する。図１は、本発明の一実施形態である電力増幅回路を含む送信ユニットの構成例を示す図である。送信ユニット１００は、例えば、携帯電話等の移動体通信機において、音声やデータなどの各種信号を基地局へ送信するために用いられる。なお、移動体通信機は基地局から信号を受信するための受信ユニットも備えるが、ここでは説明を省略する。
【００１１】
図１に示すように、送信ユニット１００は、ベースバンド部１１０、ＲＦ部１２０、電源部１３０、電力増幅回路１４０、フロントエンド部１５０、及びアンテナ１６０を備える。
【００１２】
ベースバンド部１１０は、ＨＳＵＰＡやＬＴＥ等の変調方式に基づいて、音声やデータなどの入力信号を変調し、変調信号を出力する。本実施形態では、ベースバンド部１１０から出力される変調信号は、振幅および位相をＩＱ平面上で表したＩＱ信号（Ｉ信号及びＱ信号）として出力される。ＩＱ信号の周波数は、例えば、数ＭＨｚから数１０ＭＨｚ程度である。
【００１３】
ＲＦ部１２０は、ベースバンド部１１０から出力されるＩＱ信号から、無線送信を行うためのＲＦ信号を生成する。ＲＦ信号は、例えば、数百ＭＨｚから数ＧＨｚ程度である。また、ＲＦ部１２０は、ＩＱ信号に基づいて変調信号の振幅レベルを検出し、電力増幅回路１４０に印加される電源電圧ＶｃｃがＲＦ信号の振幅レベルに応じたレベルとなるように、電源部１３０に対して電源制御信号を出力する。つまり、ＲＦ部１２０は、エンベロープトラッキングを行うために電源制御信号を出力する。
【００１４】
なお、ＲＦ部１２０において、ＩＱ信号からＲＦ信号へのダイレクトコンバージョンが行われるのではなく、ＩＱ信号が中間周波数（ＩＦ：Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ）信号に変換され、ＩＦ信号からＲＦ信号が生成されることとしてもよい。
【００１５】
電源部１３０は、ＲＦ部１２０から出力される電源制御信号に応じたレベルの電源電圧Ｖｃｃを生成し、電力増幅回路１４０に供給する。電源部１３０は、例えば、電源制御信号に応じたレベルの電源電圧Ｖｃｃを入力電圧から生成するＤＣ−ＤＣコンバータにより構成することができる。
【００１６】
電力増幅回路１４０は、ＲＦ部１２０から出力されるＲＦ信号（ＲＦｉｎ）の電力を、基地局に送信するために必要なレベルまで増幅し、増幅信号（ＲＦｏｕｔ）を出力する。
【００１７】
フロントエンド部１５０は、増幅信号に対するフィルタリングや、基地局から受信する受信信号とのスイッチングなどを行う。フロントエンド部１５０から出力される増幅信号は、アンテナ１６０を通じて基地局に送信される。
【００１８】
図２は、ＲＦ部１２０の構成の一例を示す図である。図２に示すように、ＲＦ部１２０は、遅延回路２００，２１０、ＲＦ変調部２２０、振幅レベル検出部２３０、歪み補償部２４０、及びデジタル−アナログ変換器（ＤＡＣ：Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）２５０を備える。
【００１９】
遅延回路２００，２１０は、ＲＦ信号が電力増幅回路１４０に入力されるタイミングと、ＲＦ信号の振幅レベルに応じた電源電圧Ｖｃｃが電力増幅回路１４０に供給されるタイミングとを合わせるために、ＩＱ信号を所定時間遅延させる回路である。
【００２０】
ＲＦ変調部２２０は、ＩＱ信号からＲＦ信号を生成して出力する。具体的には、ＲＦ変調部２２０は、例えば、Ｉ信号と搬送波信号とを乗算器で合成するとともに、Ｑ信号と、９０度位相をずらした搬送波信号とを乗算器で合成し、これらの合成信号を減算器で合成することにより、ＲＦ信号を得ることができる。
【００２１】
振幅レベル検出部２３０は、ＩＱ信号に基づいて変調信号の振幅レベルを検出する。ここで検出される振幅レベルは、ＲＦ変調部２２０から出力されるＲＦ信号の振幅レベルに応じたものとなる。
【００２２】
歪み補償部２４０は、エンベロープトラッキングを行う際に増幅信号に振幅歪みが発生しないように、電源電圧Ｖｃｃのレベルを調整する。電力増幅回路１４０に用いられるトランジスタは、電源電圧Ｖｃｃによってゲイン特性が変化することがある。そのため、電力増幅回路１４０において線形性を保つためには、ゲインが一定となるように電源電圧Ｖｃｃを制御する必要がある。歪み補償部２４０は、例えば、トランジスタのゲイン特性に基づいた、ＲＦ信号の振幅レベルと電源電圧Ｖｃｃのレベルとの対応関係を示すテーブルを記憶しておくことができる。そして、歪み補償部２４０は、このテーブルに基づいて、電源電圧ＶｃｃをＲＦ信号の振幅レベルに応じたレベルとするための電源制御信号を出力することができる。
【００２３】
ＤＡＣ２５０は、歪み補償部２４０から出力される電源制御信号をアナログ信号に変換して出力する。
【００２４】
図３及び図４を参照して、エンベロープトラッキングによる電源電圧制御の一例を説明する。図３には、固定の電源電圧を用いて電力増幅を行った場合の電力損失の一例が示されている。図３に示すように、ＲＦ信号の振幅レベルが大きく変化する場合、ＲＦ信号の振幅の最大レベルに合わせた固定の電源電圧を採用すると、ＲＦ信号の振幅レベルが小さい区間における電力損失は大きなものとなる。
【００２５】
図４には、エンベロープトラッキングによる可変の電源電圧を用いて電力増幅を行った場合の電力損失の一例が示されている。図４に示すように、ＲＦ信号の振幅レベルに応じて電源電圧を変動させることにより、電力損失を低減させることができる。
【００２６】
本実施形態では、電源部１３０は、ＲＦ部１２０から出力される電源制御信号に基づいて、電力増幅回路１４０に供給される電源電圧Ｖｃｃを、ＲＦ信号の振幅レベルに応じたレベルに制御する。
【００２７】
図５は、電力増幅回路１４０の一例である電力増幅回路１４０Ａの構成を示す図である。電力増幅回路１４０Ａは、増幅器５００，５１０、電源端子５２０、電源ライン５３０，５４０、及び遅延回路５５０を備える。
【００２８】
増幅器５００（第１増幅器）は、ドライブ段（１段目）の増幅器である。増幅器５００は、ＲＦ信号（ＲＦｉｎ：第１信号）を増幅し、増幅信号（ＲＦｏｕｔ１：第２信号）を出力する。増幅器５１０（第２増幅器）は、パワー段（２段目）の増幅器である。増幅器５１０は、増幅器５００から出力される増幅信号（ＲＦｉｎ１：第２信号）を増幅し、増幅信号（ＲＦｏｕｔ：第３信号）を出力する。なお、電力増幅回路１４０が備える増幅器の段数は２段に限られず、３段以上であってもよい。
【００２９】
電源端子５２０には、電源部１３０から電源電圧Ｖｃｃが供給される。電源ライン５３０（第１電源ライン）は、電源端子５２０から増幅器５００に電源電圧Ｖｃｃを供給する。また、電源ライン５４０（第２電源ライン）は、電源端子５２０から増幅器５１０に電源電圧Ｖｃｃを供給する。なお、電源端子５２０に供給される電源電圧Ｖｃｃの位相は、増幅器５００に供給されるＲＦ信号（ＲＦｉｎ）の位相に合わせられている。
【００３０】
遅延回路５５０（第１遅延回路）は、電源ライン５４０に設けられている。遅延回路５５０は、インダクタＬ１及びキャパシタＣ１を含む。インダクタＬ１は、一端が電源端子５２０に接続され、他端が増幅器５１０に接続されている。キャパシタＣ１は、一端が電源端子５２０とインダクタＬ１との間に接続され、他端が接地されている。インダクタＬ１及びキャパシタＣ１は、低域通過フィルタ（第１低域通過フィルタ）を構成する。なお、遅延回路５５０を分布定数回路で構成してもよい。
【００３１】
遅延回路５５０が設けられていない場合、増幅器５１０では、ＲＦ信号（ＲＦｉｎ１）の位相と電源電圧Ｖｃｃの位相とがずれてしまう。電力増幅回路１４０では、遅延回路５５０が設けられていることにより、増幅器５１０に供給される電源電圧Ｖｃｃの位相を、増幅器５１０に供給されるＲＦ信号（ＲＦｉｎ１）の位相に合わせることができる。これにより、電力増幅回路１４０Ａにおける歪み特性の劣化が抑制される。
【００３２】
なお、３段以上の増幅器を備える構成においては、後段ほど遅延時間が大きくなるように遅延回路を設けることにより、各段において電源電圧とＲＦ信号のタイミングを調整し、歪み特性の劣化を抑制することができる。
【００３３】
また、遅延回路５５０は、電源電圧Ｖｃｃの増幅器５１０への供給を遅延させる構成であれば、低域通過フィルタに限定されない。ただし、遅延回路５５０を低域通過フィルタで構成することにより、電源部１３０からのノイズが増幅器５１０で増幅されて増幅信号ＲＦｏｕｔに重畳されることを抑制することができる。特に、増幅器５１０は、増幅器５００と比較してゲインが大きいため、遅延回路５５０を低域通過フィルタとすることにより、電源部１３０からのノイズを除去することが好ましい。
【００３４】
遅延回路５５０をインダクタＬ１及びキャパシタＣ１を含む低域通過フィルタで構成する場合、インダクタＬ１のインダクタンス、又は、キャパシタＣ１のキャパシタンスを変更することにより、遅延時間を変更することができる。この点について、シミュレーション結果に基づいて説明する。
【００３５】
図６Ａ及び図６Ｂは、インダクタＬ１のインダクタンスを３．９ｎＨ、キャパシタＣ１のキャパシタンスを１００ｐＦとした場合のシミュレーション結果である。図６Ａは、横軸が周波数（Ｈｚ）、縦軸が遅延時間（秒）を表している。図６Ａに示すように、１〜１０ＭＨｚの範囲において、遅延時間は約２．５ｎｓとなっている。図６Ｂは、横軸が周波数（Ｈｚ）、縦軸が伝達特性（ｄＢ）を表している。図６Ｂに示すように、遅延回路５５０の挿入損失は、周波数１０ＭＨｚ以下で約０．１ｄＢ以下と非常に小さく、周波数３２．９ＭＨｚ付近から急激に大きくなる。
【００３６】
図７Ａ及び図７Ｂは、インダクタＬ１のインダクタンスを３．９ｎＨ、キャパシタＣ１のキャパシタンスを８２ｐＦとした場合のシミュレーション結果である。図７Ａは、横軸が周波数（Ｈｚ）、縦軸が遅延時間（秒）を表している。図７Ａに示すように、１〜１０ＭＨｚの範囲において、遅延時間は約２．１ｎｓとなっている。図７Ｂは、横軸が周波数（Ｈｚ）、縦軸が伝達特性（ｄＢ）を表している。図７Ｂに示すように、遅延回路５５０の挿入損失は、周波数１０ＭＨｚ以下で約０．０７ｄＢ以下と非常に小さく、周波数４１．０ＭＨｚ付近から急激に大きくなる。
【００３７】
図８Ａ及び図８Ｂは、インダクタＬ１のインダクタンスを３．９ｎＨ、キャパシタＣ１のキャパシタンスを５６ｐＦとした場合のシミュレーション結果である。図８Ａは、横軸が周波数（Ｈｚ）、縦軸が遅延時間（秒）を表している。図８Ａに示すように、１〜１０ＭＨｚの範囲において、遅延時間は約１．４ｎｓとなっている。図８Ｂは、横軸が周波数（Ｈｚ）、縦軸が伝達特性（ｄＢ）を表している。図８Ｂに示すように、遅延回路５５０の挿入損失は、周波数１０ＭＨｚ以下で約０．０３ｄＢ以下と非常に小さく、周波数５９．８ＭＨｚ付近から急激に大きくなる。
【００３８】
図９Ａ及び図９Ｂは、インダクタＬ１のインダクタンスを３．９ｎＨ、キャパシタＣ１のキャパシタンスを３９ｐＦとした場合のシミュレーション結果である。図９Ａは、横軸が周波数（Ｈｚ）、縦軸が遅延時間（秒）を表している。図９Ａに示すように、１〜１０ＭＨｚの範囲において、遅延時間は約１．０ｎｓとなっている。図９Ｂは、横軸が周波数（Ｈｚ）、縦軸が伝達特性（ｄＢ）を表している。図９Ｂに示すように、遅延回路５５０の挿入損失は、周波数１０ＭＨｚ以下で約０．０２ｄＢ以下と非常に小さく、周波数８７．３ＭＨｚ付近から急激に大きくなる。
【００３９】
図１０は、シミュレーション結果における、キャパシタンスと遅延時間との関係を示した図である。図１０は、横軸がキャパシタＣ１のキャパシタンス（ｐＦ）、縦軸が遅延時間（ｎｓ）を表している。図１０に示すように、キャパシタＣ１のキャパシタンスを変更することにより、遅延回路５５０による遅延時間を変更可能であることがわかる。なお、遅延時間を調整するために、インダクタＬ１のインダクタンスを変更してもよい。また、シミュレーション結果によれば、周波数１０ＭＨｚ以下における挿入損失は非常に小さい。したがって、エンベロープトラッキング方式の効果を維持したまま、電源電圧Ｖｃｃに重畳されたノイズを除去可能であることがわかる。なお、ＲＦ信号の周波数は、１０ＭＨｚ以下に限定されず、１０ＭＨｚより大きくてもよい。
【００４０】
図１１は、電力増幅回路１４０の他の一例である電力増幅回路１４０Ｂの構成を示す図である。なお、図５に示した電力増幅回路１４０Ａと同一の要素には同一の符号を付して詳細な説明を省略する。図１１に示すように、電力増幅回路１４０Ｂは、電力増幅回路１４０Ａが備える要素に加えて、遅延回路１１００及びインダクタＬ３を備える。
【００４１】
遅延回路１１００（第２遅延回路）は、電源ライン５３０に設けられている。遅延回路１１００は、インダクタＬ２及びキャパシタＣ２を含む。インダクタＬ２は、一端がインダクタＬ３に接続され、他端が増幅器５００に接続されている。キャパシタＣ２は、一端がインダクタＬ３とインダクタＬ２との間に接続され、他端が接地されている。インダクタＬ２及びキャパシタＣ２は、低域通過フィルタ（第２低域通過フィルタ）を構成する。なお、遅延回路１１００を分布定数回路で構成してもよい。
【００４２】
インダクタＬ３は、インダクタＬ１及びキャパシタＣ１と、インダクタＬ２及びキャパシタＣ２とを分離するためのアイソレーション素子である。インダクタＬ３は、一端がインダクタＬ１及びキャパシタＣ１の接続点に接続され、他端がインダクタＬ２及びキャパシタＣ２の接続点に接続されている。なお、アイソレーション素子はインダクタに限られず、抵抗器やフェライトビーズ等の他の素子であってもよい。
【００４３】
電力増幅回路１４０Ｂでは、遅延回路５５０による電源電圧Ｖｃｃの遅延時間は、遅延回路１１００による電源電圧Ｖｃｃの遅延時間より大きい。例えば、インダクタＬ１，Ｌ２のインダクタンスが同じ場合、キャパシタＣ１のキャパシタンスをキャパシタＣ２のキャパシタンスより大きくすることができる。電力増幅回路１４０Ｂでは、遅延回路５５０の遅延時間と遅延回路１１００の遅延時間との差によって、増幅器５１０に供給される電源電圧Ｖｃｃの位相を、増幅器５１０に供給されるＲＦ信号（ＲＦｉｎ１）の位相に合わせることができる。これにより、電力増幅回路１４０Ｂにおける歪み特性の劣化が抑制される。また、電力増幅回路１４０Ｂでは、遅延回路１１００が設けられていることにより、電源部１３０からのノイズが増幅器５００で増幅されて増幅信号ＲＦｏｕｔに重畳されることを抑制することができる。
【００４４】
以上、本発明の例示的な実施形態について説明した。電力増幅回路１４０Ａ，１４０Ｂによれば、パワー段の増幅器５１０への電源ライン５４０に遅延回路５５０が設けられている。したがって、増幅器５１０に供給される電源電圧Ｖｃｃの位相を、増幅器５１０に供給されるＲＦ信号（ＲＦｉｎ１）の位相に合わせることができる。これにより、電力増幅回路１４０Ａ，１４０Ｂにおける歪み特性の劣化が抑制される。
【００４５】
また、電力増幅回路１４０Ａ，１４０Ｂによれば、遅延回路５５０が低域通過フィルタにより構成されている。これにより、電源部１３０からのノイズが増幅器５１０で増幅されて増幅信号ＲＦｏｕｔに重畳されることを抑制することができる。
【００４６】
また、電力増幅回路１４０Ｂによれば、ドライブ段の増幅器５００への電源ライン５３０に低域通過フィルタとして機能する遅延回路１１００が設けられている。これにより、電源部１３０からのノイズが増幅器５００で増幅されて増幅信号ＲＦｏｕｔに重畳されることを抑制することができる。
【００４７】
以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
【符号の説明】
【００４８】
１００  送信ユニット
１１０  ベースバンド部
１２０  ＲＦ部
１３０  電源部
１４０，１４０Ａ，１４０Ｂ  電力増幅回路
１５０  フロントエンド部
１６０  アンテナ
２００，２１０，５５０，１１００  遅延回路
２２０  ＲＦ変調部
２３０  振幅レベル検出部
２４０  歪み補償部
２５０  デジタル−アナログ変換器
５００，５１０  増幅器
５２０  電源端子
５３０，５４０  電源ライン
Ｌ１，Ｌ２，Ｌ３  インダクタ
Ｃ１，Ｃ２  キャパシタ
【図１】
2018037839.tif 000003
【図２】
2018037839.tif 000004
【図３】
2018037839.tif 000005
【図４】
2018037839.tif 000006
【図５】
2018037839.tif 000007
【図６Ａ】
2018037839.tif 000008
【図６Ｂ】
2018037839.tif 000009
【図７Ａ】
2018037839.tif 000010
【図７Ｂ】
2018037839.tif 000011
【図８Ａ】
2018037839.tif 000012
【図８Ｂ】
2018037839.tif 000013
【図９Ａ】
2018037839.tif 000014
【図９Ｂ】
2018037839.tif 000015
【図１０】
2018037839.tif 000016
【図１１】
2018037839.tif 000017