(57)【要約】【課題】多重出力の多重インピーダンスストリングデジタル−アナログ変換器（ＤＡＣ）回路は、第１のデジタル入力信号に応答して第１の解像度を有する第１の出力と、第２のデジタル入力信号に応答して第２の解像度を有する第２の出力とを提供することができる。【解決手段】主インピーダンスストリングおよび２次インピーダンスストリングは、第１のＤＡＣ出力を提供するスイッチングネットワークを用いて結合することができる。追加のスイッチを主インピーダンスストリングに結合すること、および主インピーダンスストリングを共有することによって、第２のＤＡＣ出力を実現することができる。【選択図】図３
2018191291.tif 000002
【特許請求の範囲】
【請求項１】
異なる解像度の少なくとも２つのアナログ出力信号を提供する多重出力デジタル−アナログ変換器（ＤＡＣ）回路であって、
第１のインピーダンス要素の第１のストリングと、
第２のインピーダンス要素の第２のストリングと、
第１のデジタル入力信号に応答して、前記第１のインピーダンス要素のうちの少なくとも１つを横切って生成された電圧を、前記第２のストリングを横切って第１の出力ノードに結合する第１のスイッチングネットワークであって、前記第１のデジタル入力信号が最上位ビット（ＭＳＢ）および最下位ビット（ＬＳＢ）を有する第１のデジタルビットストリームを含み、前記第２のインピーダンス要素が、前記第１のデジタル入力信号に対応する第１のアナログ信号を生成するように構成された、第１のスイッチングネットワークと、
第２のデジタル入力信号に応答して、前記第１のインピーダンス要素のうちの少なくとも１つを横切って生成された電圧を、第２の出力ノードに結合する第２のスイッチングネットワークであって、前記第１のインピーダンス要素が前記第２のデジタル入力信号に応答する第２のアナログ信号を生成するように構成された、第２のスイッチングネットワークと、
を含み、
前記第１の出力ノードおよび前記第２の出力ノードは多重出力を形成する、
多重出力ＤＡＣ回路。
【請求項２】
前記第１および第２のインピーダンス要素のうちの一方のプルアップまたはプルダウンを選択的に調整して前記第１および第２のインピーダンス要素のうちの他方による負荷を補償する負荷補償回路を
含む、請求項１に記載のＤＡＣ回路。
【請求項３】
前記負荷補償回路が、
１つ以上の耐クロストークインピーダンス要素と、
前記１つ以上の耐クロストークインピーダンス要素を前記第２のインピーダンス要素のうちの少なくとも１つに並列に結合する第３のスイッチングネットワークと、
を含む、請求項２に記載のＤＡＣ回路。
【請求項４】
前記負荷補償回路が、
少なくとも１つの電流源と、
前記少なくとも１つの電流源を前記第２のストリングに結合する第３のスイッチングネットワークと、
を含む、請求項２に記載のＤＡＣ回路。
【請求項５】
前記第１のデジタル入力信号のＭＳＢと前記第２のデジタル入力信号のＭＳＢとの間の比較を用いて、前記負荷補償回路を制御するように構成された制御回路を含む、請求項２に記載のＤＡＣ回路。
【請求項６】
第１の入力および第２の入力を有する第１のマルチプレクサと、
第１の入力および第２の入力を有する第２のマルチプレクサと、
を含み、
前記第１のマルチプレクサの前記第１の入力が、前記第１の出力ノードに結合され、かつ前記第１のアナログ信号を受信するように構成され、
前記第２のマルチプレクサの前記第１の入力が、前記第２の出力ノードに結合され、かつ前記第２のアナログ信号を受信するように構成され、
前記第１のマルチプレクサの前記第１の入力が、前記第２のマルチプレクサの前記第２の入力に結合され、
前記第２のマルチプレクサの前記第１の入力が、前記第１のマルチプレクサの前記第２の入力に結合されている、請求項１に記載のＤＡＣ回路。
【請求項７】
前記第１のインピーダンス要素が、それぞれ第１の抵抗を有する第１の抵抗器を含み、前記第２のインピーダンス要素が、それぞれ第２の抵抗を有する第２の抵抗器を含む、請求項１に記載のＤＡＣ回路。
【請求項８】
前記第２のインピーダンス要素のうちの少なくとも１つを前記第１の出力ノードに結合する第４のスイッチングネットワークを含む、請求項１に記載のＤＡＣ回路。
【請求項９】
前記第１の出力ノードが第１のＤＡＣの出力ノードであり、前記第２の出力ノードが第２のＤＡＣの出力ノードであり、前記第１のＤＡＣおよび前記第２のＤＡＣが前記第１のストリングを共有する、請求項１に記載のＤＡＣ回路。
【請求項１０】
第１のデジタル入力ストリングを第１の解像度を有する対応する第１のアナログ信号に変換し、第２のデジタル入力ストリングを第２の解像度を有する対応する第２のアナログ信号に変換する方法であって、
第１のインピーダンス要素の第１のストリングおよび第２のインピーダンス要素の第２のストリングを含む多重出力デジタル−アナログ変換器（ＤＡＣ）回路を提供することと、
第１のデジタル入力信号に応答して、第１のスイッチングネットワークが、前記第１のインピーダンス要素のうちの少なくとも１つを横切って生成された電圧を、前記第２のストリングを横切って第１の出力ノードに結合するように制御することであって、前記第１のデジタル入力信号が最上位ビット（ＭＳＢ）および最下位ビット（ＬＳＢ）を有する第１のデジタルビットストリームを含み、前記第２のインピーダンス要素が前記第１のデジタル入力信号に対応する第１のアナログ信号を生成するように構成されている、制御することと、
第２のデジタル入力信号に応答して、第２のスイッチングネットワークが、第１のインピーダンス要素のうちの少なくとも１つを横切って生成された電圧を、第２の出力ノードに結合するように制御することであって、前記第１のインピーダンス要素が前記第２のデジタル入力信号に対応する第２のアナログ信号を生成するように構成されている、制御することと、
を含み、
前記第１の出力ノードおよび前記第２の出力ノードが多重出力を形成する、方法。
【請求項１１】
前記第１および第２のインピーダンス要素のうちの一方のプルアップまたはプルダウンを選択的に調整して、前記第１および第２のインピーダンス要素のうちの他方による負荷を補償する負荷補償回路を制御することをさらに含む、請求項１０に記載の方法。
【請求項１２】
前記負荷補償回路を制御することが、
１つ以上の耐クロストークインピーダンス要素を提供することと、
第３のスイッチングネットワークを制御して前記１つ以上の耐クロストークインピーダンス要素を前記第２のインピーダンス要素のうちの少なくとも１つに並列に結合することと、を含む、請求項１１に記載の方法。
【請求項１３】
前記負荷補償回路を制御することが、
少なくとも１つの電流源を提供することと、
第３のスイッチングネットワークを制御して前記少なくとも１つの電流源を前記第２のストリングに結合することと、
を含む、請求項１１に記載の方法。
【請求項１４】
前記負荷補償回路を制御することが、
前記第１のデジタル入力信号の前記ＭＳＢと前記第２のデジタル入力信号の前記ＭＳＢとの間の比較を用いて前記負荷補償回路を制御することを含む、請求項１１に記載の方法。
【請求項１５】
第４のスイッチングネットワークを制御して前記第２のインピーダンス要素のうちの少なくとも１つを前記第１の出力ノードに結合することを含む、請求項１０に記載の方法。
【請求項１６】
第１の入力および第２の入力を有する第１のマルチプレクサを提供することと、
第１の入力および第２の入力を有する第２のマルチプレクサを提供することであって、
前記第１のマルチプレクサの前記第１の入力が、前記第１の出力ノードに結合され、前記第１のアナログ信号を受信するように構成され、
前記第２のマルチプレクサの前記第１の入力が、前記第２の出力ノードに結合され、前記第２のアナログ信号を受信するように構成され、
前記第１のマルチプレクサの前記第１の入力が、前記第２のマルチプレクサの前記第２の入力に結合され、
前記第２のマルチプレクサの前記第１の入力が、前記第１のマルチプレクサの前記第２の入力に結合される、第２のマルチプレクサを提供することと、
前記第１および第２のマルチプレクサを制御して一対の信号を出力することと、を含む、請求項１０に記載の方法。
【請求項１７】
電気化学検知回路であって、
異なる解像度の少なくとも２つのアナログ出力信号を提供する多重出力デジタル−アナログ変換器（ＤＡＣ）回路であって、
第１のインピーダンス要素の第１のストリングと、
第２のインピーダンス要素の第２のストリングと、
第１のデジタル入力信号に応答して、前記第１のインピーダンス要素のうちの少なくとも１つを横切って生成された電圧を、前記第２のストリングを横切って第１の出力ノードに結合する第１のスイッチングネットワークであって、前記第１のデジタル入力信号が、最上位ビット（ＭＳＢ）および最下位ビット（ＬＳＢ）を有する第１のデジタルビットストリームを含み、前記第２のインピーダンス要素が前記第１のデジタル入力信号に対応する第１のアナログ信号を生成するように構成されている、第１のスイッチングネットワークと、
第２のデジタル入力信号に応答して、前記第１のインピーダンス要素のうちの少なくとも１つを横切って生成された電圧を第２の出力ノードに結合する第２のスイッチングネットワークであって、前記第１のインピーダンス要素が前記第２のデジタル入力信号に対応する第２のアナログ信号を生成するように構成されている、第２のスイッチングネットワークと、
を含み、
前記第１の出力ノードおよび前記第２の出力ノードが多重出力を形成する、ＤＡＣ回路と、
前記第１の出力ノードおよび前記第２の出力ノードのうちの少なくとも１つに結合された電気化学センサと、を含む、電気化学検知回路。
【請求項１８】
前記ＤＡＣ回路が、
前記第１および第２のインピーダンス要素のうちの一方のプルアップまたはプルダウンを選択的に調整して、前記第１および第２のインピーダンス要素のうちの他方による負荷を補償する負荷補償回路を含む、請求項１７に記載の電気化学検知回路。
【請求項１９】
前記負荷補償回路が、
１つ以上の耐クロストークインピーダンス要素と、
前記１つ以上の耐クロストークインピーダンス要素を前記第２のインピーダンス要素のうちの少なくとも１つに並列に結合する第３のスイッチングネットワークと、を含む、請求項１８に記載の電気化学検知回路。
【請求項２０】
前記負荷補償回路が、
少なくとも１つの電流源と、
前記少なくとも１つの電流源を前記第２のストリングに結合する第３のスイッチングネットワークと、を含む、請求項１８に記載の電気化学検知回路。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本特許出願は、本出願と同日に出願された以下の特許出願：２０１７年５月４日に出願された「ＳＥＮＳＯＲ  ＢＩＡＳ  ＣＩＲＣＵＩＴ  ＦＯＲ  ＩＭＰＲＯＶＥＤ  ＮＯＩＳＥ  ＰＥＲＦＯＲＭＡＮＣＥ」という名称の米国特許出願第＿＿＿＿＿号（代理人整理番号３８６７．１６４ＵＳ２）、２０１７年５月４日に出願された「ＤＩＡＧＮＯＳＴＩＣ  ＷＡＶＥＦＯＲＭ  ＧＥＮＥＲＡＴＯＲ  ＦＯＲ  Ａ  ＳＥＮＳＯＲ」という名称の米国特許出願第＿＿＿＿＿号（代理人整理番号３８６７．１７４ＵＳ２）、２０１７年５月４日に出願された「ＤＩＧＩＴＡＬ−ＴＯ−ＡＮＡＬＯＧ  ＣＯＮＶＥＲＴＥＲ  （ＤＡＣ）  ＴＥＲＭＩＮＡＴＩＯＮ」という名称の米国特許仮出願第＿＿＿＿＿号（代理人整理番号３８６７．４０３ＰＲＶ）、２０１７年５月４日に出願された「ＳＹＳＴＥＭＳ  ＡＮＤ  ＭＥＴＨＯＤＳ  ＦＯＲ  ＤＥＴＥＲＭＩＮＩＮＧ  ＴＨＥ  ＣＯＮＤＩＴＩＯＮ  ＯＦ  Ａ  ＧＡＳ  ＳＥＮＳＯＲ」という名称の米国特許出願第−−号（代理人整理番号３８６７．４０５ＵＳ１）、２０１７年５月４日に出願された「ＩＭＰＥＤＡＮＣＥ  ＣＨＡＲＡＣＴＥＲＩＳＴＩＣ  ＣＩＲＣＵＩＴ  ＦＯＲ  ＥＬＥＣＴＲＯＣＨＥＭＩＣＡＬ  ＳＥＮＳＯＲ」という名称の米国特許出願第＿＿＿＿＿号（代理人整理番号３８６７．４０６ＵＳ１）、２０１７年５月４日に出願された「ＩＮＴＥＲＮＡＬ  ＩＮＴＥＧＲＡＴＥＤ  ＣＩＲＣＵＩＴ  ＲＥＳＩＳＴＡＮＣＥ  ＣＡＬＩＢＲＡＴＩＯＮ」という名称の米国特許出願第＿＿＿＿＿号（代理人整理番号３８６７．４０７ＵＳ１）に関する。
【０００２】
本願は、一般に、デジタル−アナログ変換器（ＤＡＣ）に関し、より具体的には、限定するものではないが、インピーダンスストリング型のＤＡＣに関する。
【背景技術】
【０００３】
温度、圧力、音、または画像などの実在のアナログ信号は、現代のデジタルシステムで容易に処理できるデジタル表現に日常的に変換される。多くのシステムでは、このデジタル情報はいくつかの実在の機能を行うためにアナログ形態に逆変換される。このステップを行う回路は、デジタル−アナログ変換器（ＤＡＣ）であって、それらの出力は様々な装置を駆動するために用いられる。拡声器、ビデオディスプレイ、モータ、機械的なサーボ、無線周波数（ＲＦ）トランスミッタ、および温度調整器は、数少ない多様な例である。ＤＡＣは、しばしば、実在の信号がアナログ−デジタル変換器（ＡＤＣ）によってデジタル化され、処理され、次いで、ＤＡＣによってアナログ形態に逆変換されるデジタルシステムに組み込まれている。
【０００４】
ＤＡＣは、二進デジタル入力コードに応答して、量子化されたまたは離散的ステップのアナログ出力を生成し、そして、アナログ出力は、一般に、電圧または電流である。出力を生成するために、基準量またはレベル（通常は、上記の電圧または電流）が、一般に、二進小数および／または線形分数に分割される。次いで、デジタル入力は、これらの適切な数の分数を結合して出力を生成するスイッチを駆動する。分数の数およびサイズは、変換器の解像度または入力コードのビット数（ｎ）の関数である可能なデジタル入力コードの数を反映する。
【発明の概要】
【課題を解決するための手段】
【０００５】
電気化学センサは、その周囲の環境の、酸素、一酸化炭素などの１つまたは複数の構成ガスの存在を検知するためなどの様々な用途に用いることができる。本発明者らは、解決すべき１つの課題は、センサに、例えば、媒体高分解で低電力のデジタル−アナログ変換器（ＤＡＣ）回路を提供することであることを認識した。例えば、センサのＤＡＣの分解能を向上させて量子化ノイズを低減させ精度を向上させることは望ましものになることができる。しかし、ＤＡＣ解像度の向上は、より多くのスイッチの使用につながり、したがって、特に、高温で、例えば、漏洩電流による電力消費が多くなる結果につながり得る。センサが電池式の場合は、電力消費がより低いことが望ましい。本発明者らは、抵抗器ストリングなどの共有されたインピーダンスストリングを用いて異なる解像度を有する多重出力、例えば、２つのデジタル入力信号からの１２ビットの第１の出力および６ビットの第２の出力、を生成する多重出力ＤＡＣ回路を提供することによって、この課題を解決した。共有されたインピーダンスストリングは、回路の複雑さを低減させることができ、それによって、ＤＡＣ回路のコストおよびサイズだけでなく漏洩電流が低減される。次いで、これは、電力消費をさらに低減させるために用いることができる。
【０００６】
いくつかの態様では、本開示は、異なる解像度の少なくとも２つのアナログ出力信号を提供する多重出力デジタル−アナログ変換器（ＤＡＣ）回路を対象とする。ＤＡＣ回路は、第１のインピーダンス要素の第１のストリングと、第２のインピーダンス要素の第２のストリングと、第１のデジタル入力信号に応答して、第１のインピーダンス要素のうちの少なくとも１つを横切って生成された電圧を、第２のストリングを横切って第１の出力ノードに結合する第１のスイッチングネットワークであって、第１のデジタル入力信号が最上位ビット（ＭＳＢ）および最下位ビット（ＬＳＢ）を有するデジタルビットストリームを含み、第２のインピーダンス要素が第１のデジタル入力信号に対応する第１のアナログ信号を生成するように構成された、第１のスイッチングネットワークと、第２のデジタル入力信号に応答して、第１のインピーダンス要素のうちの少なくとも１つを横切って生成された電圧を、第２の出力ノードに結合する第２のスイッチングネットワークであって、第１のインピーダンス要素が、第２のデジタル入力信号に対応する第２のアナログ信号を生成するように構成された、第２のスイッチングネットワークと、を含み、第１の出力ノードおよび第２の出力ノードが多重出力を形成する。
【０００７】
いくつかの態様では、本開示は、第１のデジタル入力ストリングを第１の解像度を有する対応する第１のアナログ信号に変換し、第２のデジタル入力ストリングを第２の解像度を有する対応する第２のアナログ信号に変換する方法を対象とする。本方法は、第１のインピーダンス要素の第１のストリングおよび第２のインピーダンス要素の第２のストリングを含む多重出力デジタル−アナログ変換器（ＤＡＣ）回路を提供することと、第１のデジタル入力信号に応答して、第１のスイッチングネットワークが、第１のインピーダンス要素のうちの少なくとも１つを横切って生成された電圧を、第２のストリングを横切って第１の出力ノードに結合するように制御することであって、第１のデジタル入力信号が最上位ビット（ＭＳＢ）および最下位ビット（ＬＳＢ）を有する第１のデジタルビットストリームを含み、第２のインピーダンス要素が第１のデジタル入力信号に対応する第１のアナログ信号を生成するように構成されている、制御することと、第２のデジタル入力信号に応答して、第２のスイッチングネットワークが、第１のインピーダンス要素のうちの少なくとも１つを横切って生成された電圧を、第２の出力ノードに結合するように制御することであって、第１のインピーダンス要素が第２のデジタル入力信号に対応する第２のアナログ信号を生成するように構成されている制御することと、を含み、第１の出力ノードおよび第２の出力ノードが多重出力を形成する。
【０００８】
いくつかの態様では、本開示は、異なる解像度の少なくとも２つのアナログ出力信号を提供する多重出力デジタル−アナログ変換器（ＤＡＣ）回路を含む、電気化学検知回路を対象とする。ＤＡＣ回路は、第１のインピーダンス要素の第１のストリングと、第２のインピーダンス要素の第２のストリングと、第１のデジタル入力信号に応答して、第１のインピーダンス要素のうちの少なくとも１つを横切って生成された電圧を、第２のストリングを横切って第１の出力ノードに結合する第１のスイッチングネットワークであって、第１のデジタル入力信号が、最上位ビット（ＭＳＢ）および最下位ビット（ＬＳＢ）を有する第１のデジタルビットストリームを含み、第２のインピーダンス要素が第１のデジタル入力信号に対応する第１のアナログ信号を生成するように構成されている、第１のスイッチングネットワークと、第２のデジタル入力信号に応答して、第１のインピーダンス要素のうちの少なくとも１つを横切って生成された電圧を、第２の出力ノードに結合する第２のスイッチングネットワークであって、前記第１のインピーダンス要素が前記第２のデジタル入力信号に対応する第２のアナログ信号を生成するように構成されている、第２のスイッチングネットワークと、を含み、第１の出力ノードおよび第２の出力ノードは多重出力を形成する。
【０００９】
この概説では、本特許出願の主題の概説を提供することが意図されている。本発明の排他的または徹底的な説明を提供することは意図されていない。詳細な説明は、本特許出願に関するさらなる情報を提供するために含まれている。
【図面の簡単な説明】
【００１０】
【図１】図１は、二重ストリングデジタル−アナログ変換器の実施例を示す。
【図２】図２は、図１の二重ストリングデジタル−アナログ変換器の実施例の概略図を示す。
【図３】図３は、本開示の様々な技法による多重ストリングの多重出力デジタル−アナログ変換器回路の実施例を示す概略図である。
【図４】図４は、本開示の様々な技法によるマルチプレクサ回路構成の実施例を示す概略図である。
【図５】図５は、本開示の様々な技法による、２つのＤＡＣ間にクロストークがある多重ストリングの多重出力デジタル−アナログ変換器回路の実施例を示す概略図である。
【図６】図６は、本開示の様々な技法による、２つのＤＡＣ間にクロストークがある多重ストリングの多重出力デジタル−アナログ変換器回路の別の実施例を示す概略図である。
【図７】図７は、２つのＤＡＣ間のクロストークを低減させるためのインピーダンス切り替え型ソリューションの実施例を示す概略図である。
【図８】図８は、２つのＤＡＣ間のクロストークを低減させるためのスイッチ電流ソリューションの実施例を示す概略図である。
【図９】図９は、本開示の様々な技法による、図３の多重ストリングの多重出力ＤＡＣ回路の用途の実施例を示す概略図である。
【図１０】図１０は、本開示の様々な技法による、第１のデジタル入力ストリングを第１の解像度を有する対応する第１のアナログ信号に変換し、第２のデジタル入力ストリングを第２の解像度を有する対応する第２のアナログ信号に変換する方法のフロー図の実施例である。
【発明を実施するための形態】
【００１１】
図面では、必ずしも原寸に比例して描かれる必要はないが、類似の数字で異なる図の類似した構成要素を説明してよい。異なる接尾辞を有する類似の数字は、類似の構成要素の異なる例を表してよい。図面は、一般に、本文書で論じられる様々な実施形態を限定するものではなく、例として示す。
【００１２】
本文書は、とりわけ、多重出力の多重インピーダンスストリング、例えば、抵抗器ストリング、および、第１の解像度（例えば、１２ビットの解像度）を有する第１の出力、および第２の解像度（例えば、６ビットの解像度）を有する第２の出力を提供することができるデジタル−アナログ変換器（ＤＡＣ）回路を説明する。以下に図１および２を参照して説明するように、主インピーダンスストリングおよび二次インピーダンスストリングが、単一ＤＡＣ出力を提供するためのスイッチングネットワークを用いて結合することができる。本開示の様々な技法を用い、追加のスイッチを主インピーダンスストリングに結合することによって、図３に見られるように、追加のインピーダンスストリングを用いることなく追加のＤＡＣ出力を実現することができる。このようにして、インピーダンスストリングを共有することによって多重出力ＤＡＣ回路を形成することができる。
【００１３】
上記で述べたように、電気化学（ＥＣ）センサは、その周囲の環境の、酸素、一酸化炭素などの１つ以上の構成ガスの存在を検知するためなどの様々な用途に用いることができる。具体的な実施例として、３リードＥＣセンサの場合、その基準電極と検知電極との間のバイアス電圧要件は多様になることができ、このことは、同相電圧および差動電圧の両方に柔軟性を要求し得る。かかる用途では、低ノイズおよび低電力の２つの独立したＤＡＣが望ましい。
【００１４】
本発明者らは、解決すべき１つの課題は、例えば、高解像度および低電力の両方を備えるデジタル・アナログ変換器（ＤＡＣ）回路を有したセンサソリューションシステムを提供することであると認識した。例えば、量子化ノイズを低減してより滑らかな信号を生成するため、および精度を向上させるために、センサ制御システムのＤＡＣの解像度を向上させることが望ましくなり得る。しかし、ＤＡＣ解像度の向上は、制御するためのより多くのスイッチの使用につながり、したがって、特に、より高温で、例えば、漏洩電流による電力消費が多くなる結果につながり得る。センサが電池式の場合は、電力消費がより低いことが望ましくなり得る。本発明者らは、この課題を、異なる解像度、例えば、第１の出力で１２ビット解像度、第２の出力で６ビット解像度を有する多重出力を生成するために、抵抗器ストリングなどの共有されたインピーダンスストリングを用いる多重出力ＤＡＣ回路を提供することによって解決した。共有されたインピーダンスストリングを用いることで、両方の出力間に固有の相関関係を形成することができ、電力を節約することもできる。出力解像度、例えば、１２ビットおよび６ビット解像度、の非対称性は、例えば、より低い電力、面積の低減、増加した速度、およびより高温での動作のために全体の回路を最少にするように１つの出力上で追加の対称性を用いる結果である。これらの技法は、回路の複雑さを低減することができ、したがって、ＤＡＣ回路のコストおよびサイズを低減するだけでなく、電力消費を低減することができる漏洩電流を低減する。
【００１５】
図１は、二重ストリングＤＡＣ１００のブロック図を示す。二重ストリングＤＡＣ１００は、最上位ビット（ＭＳＢ）ストリング１２０および最下位ビット（ＬＳＢ）ストリング１３０を含み、どちらも、抵抗器ストリングなどの直列に結合されたインピーダンスストリングを含む。デジタル信号プロセッサ（ＤＳＰ）１４０は、デジタル入力信号Ｄｉｎ、ならびに、ＭＳＢストリング１２０を制御するための出力制御信号Ｃ０−ＣＮおよびＬＳＢストリング１３０を制御するための制御信号Ｄ０−ＤＭを受信する。ＭＳＢストリング１２０は、一般に、デジタルワードの最上位ビット（ＭＳＢ）を変換し、その出力が、デジタルワードの最下位ビット（ＬＳＢ）を変換するＬＳＢストリング１３０に結合される。ＶＯＵＴは、変換されたアナログ信号を表す。
【００１６】
図２は、図１の二重出力デジタル−アナログ変換器１００の概略図の実施例を示す。図示するように、各ストリング１２０、１３０は、デジタルワードに基づく制御信号Ｃ０−ＣＮおよびＤ０−ＤＭに従って動作される、それぞれのスイッチの組１２２．０−１２２．Ｎ、１３２．０−１３２．Ｍに結合された抵抗ストリング１２１．１−１２１．Ｎ、１３１．１−１３１．Ｍを含む。スイッチの組１２２．０−１２２．Ｎ、１３２．０−１３２．Ｍのスイッチは、一般に、２つの状態−ｏｎまたはｏｆｆ、のみを含む。しかし、二重ストリングＤＡＣ１００は、単一チャネルＤＡＣである。多重チャネルストリングＤＡＣは、同一出願人による米国特許第９，１２４，２９６号に開示されており、その全内容は本明細書に参照援用されている。多重ストリングＤＡＣは、同一出願人による米国特許第９，１００，０４５号に開示されており、その全内容は本明細書に参照援用されている。本開示の技法を実施するのに使用することができる多重ストリングＤＡＣの別の実施例は、同一出願人による米国特許第５，９６９，６５７号に開示されており、その全内容は本明細書に参照援用されている。
【００１７】
多重ストリングＤＡＣは、少なくとも２つのステージがインピーダンス要素のストリングを含むことができる多重ステージＤＡＣとみなすこともできることが理解されるであろう。かかる多重ストリング変換器では、第１のステージが、Ｎビットデジタルワードを変換する（例えば、粗変換する）第１のストリングを用い、第２のステージが、Ｎビットデジタルワードをさらに復号する（例えば、より微細な変換をする）第２のストリングを用いる。当業者が本教示による配置の特徴および利益を理解するのに役立つために提供された以下の文脈内で、ストリングのそれぞれが、抵抗器を用いる例示的な実装形態を参照して説明されるであろう。抵抗器は、用いてよいインピーダンス要素のタイプの例であり、本教示を、抵抗器がインピーダンス要素として排他的に用いられる実装形態に限定することは意図されていない。この関連で、抵抗器は、特に、変換器の基準端末に結合されたストリングなどのストリングを横切る電圧が高い状況で、好ましいタイプのインピーダンス要素であってよいことを理解すべきである。電圧が相対的に低い他のストリングでは、アクチィブＭＯＳなどの他の要素を使用してもよい。それゆえ、本教示は、多重抵抗器ストリングＤＡＣに限定されると解釈すべきではない。
【００１８】
図３は、本開示の様々な技法による多重ストリングの多重出力デジタル−アナログ変換器回路の実施例を示す概略図である。ＤＡＣ回路２００は、複数の第１のインピーダンス要素２０４（例えば、抵抗器）を含む第１のインピーダンスストリング２０２（例えば、抵抗器ストリング）、および複数の第２のインピーダンス要素２０８（例えば、抵抗器）を含む第２のインピーダンスストリング２０６（例えば、抵抗器ストリング）を含むことができる。第１のインピーダンス要素のそれぞれは、第１のインピーダンスＲ１（例えば、抵抗）を有することができる。第２のインピーダンス要素のそれぞれは、第２のインピーダンスＲ２（例えば、抵抗）を有することができる。いくつかの例示の実装形態では、インピーダンスＲ１は、インピーダンスＲ２と異なることができる。
【００１９】
図３のＤＡＣ回路２００は、第１のインピーダンスストリング２０２に結合された複数の第１のスイッチ２１２を含む第１のスイッチングネットワークＲＳＷ１（２１０）および第２のインピーダンスストリング２０６に結合された複数の第２のスイッチ２１６を含む第２のスイッチングネットワークＲＳＷ２（２１４）を含むことができる。第２のスイッチングネットワークＲＳＷ２は、第２のインピーダンス要素のうちの少なくとも１つを、第１の出力ノード２１８に結合することができる。
【００２０】
図３の例示構成に見られるように、第１のスイッチングネットワークＲＳＷ１の他の全てのスイッチ２１２は、互いに結合することができる。図３に示す例示構成では、第１のスイッチングネットワークＲＳＷ１のスイッチは、ＤＣ電流運搬スイッチとなることができる。第２のスイッチングネットワークＲＳＷ１のスイッチは、通常動作でＤＣ電流をほぼ伝導させないことができ、したがって、低漏洩スイッチ（または、電流非運搬スイッチ）となることができる。
【００２１】
第１のインピーダンスストリング２０２（例えば、主インピーダンスストリング）および第２のインピーダンスストリング２０６（例えば、二次インピーダンスストリング）は、第１のデジタル入力信号に対応する第１の出力ノード２１８で第１のアナログ信号ＶＯＵＴ１を生成することができる。第１のアナログ信号ＶＯＵＴ１は、第１の解像度（例えば、１２ビットの解像度）を有することができ、この場合、第１のデジタル入力信号のＭＳＢを変換するために第１のインピーダンスストリング２０２を用いることができ、第１のデジタル入力信号のＬＳＢを変換するために第２のインピーダンスストリング２０６を用いることができる。２２０にグループ化された回路構成要素は、第１のＤＡＣを表すと考えることができる。
【００２２】
いくつかの例示構成では、第１のインピーダンスストリング２０２は、追加のインピーダンス要素２２２、２２４（例えば、抵抗器）を介して、ＤＡＣ基準端末およびアースに結合することができる。これらの追加のインピーダンス要素２２２、２２４は、帯域チューニングおよび閾値以下に漏洩を低減する低電力および極低電力の用途に有用となることができる。
【００２３】
図１および２に関して上記で説明されたことに類似して、制御回路２２６（例えば、ＤＳＰ）は、第１のデジタル入力信号、ならびに、ＭＳＢストリング２０２およびＬＳＢストリング２０６を制御して第１のアナログ信号ＶＯＵＴ１を生成するためのそれぞれのスイッチングネットワーク２１０、２１４を制御する出力制御信号を受信することができる。より、具体的には、ＤＳＰは、第１のスイッチングネットワーク２１０を制御して、第１のインピーダンス要素２０４のうちの少なくとも１つを横切って生成される電圧を、第１のデジタル入力信号に応答して、第２のインピーダンスストリング２０６を横切って第１のデジタル入力信号に結合することができ、デジタル入力信号はＭＳＢおよびＬＳＢを有するデジタルビットストリーム（例えば、デジタルワード）を含む。
【００２４】
第２のインピーダンスストリング２０６のインピーダンス要素は、第１のストリング２０２から第１のスイッチングネットワーク２１０を通って第２のストリング２０６まで通過する電流に応答して電圧を生成するように構成されて、第１の出力ノード２１８への、デジタル入力信号に対応するアナログ信号ＶＯＵＴ１を生成する。言い換えれば、第１および第２のインピーダンス要素は、第１の出力ノード２１８への、第１のデジタル入力信号に対応する第１のアナログ信号ＶＯＵＴ１を生成するように構成される。
【００２５】
このようにして、ＤＡＣ回路２００は、第１のデジタル入力信号に応答して、第１の出力ノード２１８で第１の解像度を有する第１のアナログ出力ＶＯＵＴ１（例えば、第１のＤＡＣ出力）を提供することができる。図３に見られるように、第１の出力ノード２１８は、オプションのスイッチ２２８に結合することができる。
【００２６】
上記で述べたように、本開示は、共有されたストリング（例えば、第１のインピーダンスストリング２０２）を用いて、第２の出力ノード２３０で第２の解像度を有する第２のデジタル入力信号に応答して、第２のアナログ出力ＶＯＵＴ２（例えば、第２のＤＡＣ出力）を提供する技法を説明する。共有されたインピーダンスストリング２０２は、異なる解像度（例えば、１２ビットの解像度の第１のＤＡＣ出力ＶＯＵＴ１および６ビットの解像度の第２のＤＡＣ出力ＶＯＵＴ２）を有する多重出力を生成するために用いることができる。２３４にグループ化された回路の構成要素は、第２のＤＡＣを表すと考えることができる。
【００２７】
図３に示す例示構成では、制御回路２２６（例えば，ＤＳＰ）は、第２のデジタル入力信号（例えば、６ビットのデジタル入力信号）に応答して、第３のスイッチングネットワークＲＳＷ３（２３２）を制御して、第１のインピーダンス要素２０４のうちの少なくとも１つを横切って生成された電圧を結合することができる。このようにして、第１のインピーダンス要素２０４は、第２の出力ノード２３０への第２のデジタル入力信号に対応する第２のアナログ信号ＶＯＵＴ２を生成するように構成することができる。言い換えれば、図３に示した例示構成では、第１のアナログ信号ＶＯＵＴ１は、第１の出力ノード２１８で第１のデジタル入力信号のＭＳＢおよびＬＳＢに対応することができ、第２のアナログ信号ＶＯＵＴ２は、第２の出力ノード２３０で第２のデジタル入力信号に対応することができる。このように、図３のＤＡＣ回路２００は、第１の解像度（例えば、１２ビットの解像度）を有する第１のＤＡＣ２２０、および第２の解像度（例えば、６ビットの解像度）を有する第２のＤＡＣ２３４を含み、第１の出力ノード２１８および第２の出力ノード２３０が、多重ＤＡＣ出力を形成する、と考えることができる。
【００２８】
図３に見られるように、第２の出力ノード２３０はオプションのスイッチ２３６に結合することができる。いくつかの例示構成では、ＶＯＵＴ１およびＶＯＵＴ２の解像度は、図３におけるように、異なっている。
【００２９】
いくつかの例示実装形態では、第１のアナログ信号ＶＯＵＴ１および第２のアナログ信号ＶＯＵＴ２は、シングルエンドで用いることができる。いくつかの例示実装形態では、以下により詳細に説明するように、第１のアナログ信号ＶＯＵＴ１および第２のアナログ信号ＶＯＵＴ２は、擬似微分的に用いることができる。擬似微分実装形態は、解像度が異なるため、完全微分実装形態ほど完全に対称ではない。
【００３０】
本開示で説明されたスイッチングネットワークのスイッチは、限定はされないが、金属酸化物半動体（ＭＯＳ）ＦＥＴ、ＦｉｎＦＥＴ、ゲートオールアラウンド（ＧＡＡ）ＦＥＴなどの電界効果トランジスタ（ＦＥＴ）を含むトランジスタを用いて実装することができる。本開示で説明されたスイッチングネットワークのスイッチは、微小電気機械システム（ＭＥＭＳ）またはナノ電気機械システム（ＮＥＭＳ）を用いて実装することができる。本開示で説明された回路は、集積回路に一体化することができる。
【００３１】
図３の構成は２つの出力を描いているが、本開示はかかる構成に限定されないことに留意すべきである。それどころか、図３の回路２００は、３つ以上の出力を提供するように構成することができる。
【００３２】
多重ストリングＤＡＣの動作に関する追加の情報は、同一出願人による米国特許第９，１２４，２９６号および同第９，１００，０４５号に見ることができ、それぞれの全内容が本明細書に参照援用される。
【００３３】
図４は、本開示の様々な技法によるマルチプレクサ回路構成の実施例を示す概略図である。図４では、ＤＡＣ回路２００（例えば、図３の）の２つのＤＡＣ出力、すなわち、第１のアナログ信号ＶＯＵＴ１および第２のアナログ信号ＶＯＵＴ２を出力することができる。示した実施例では、２つのＤＡＣ出力ＶＯＵＴ１およびＶＯＵＴ２のそれぞれは、例えば、オプションのスイッチ２３８、２４０を介して、第１および第２のマルチプレクサ２４２、２４４の両方に結合することができる。第１および第２のマルチプレクサ２４２、２４４の内部構成は、２つのＤＡＣ出力ＶＯＵＴ１およびＶＯＵＴ２が多重化され、交換され、削られるようにすることができる。制御回路は、図４の第１および第２のマルチプレクサ２４２、２４４を制御して、例えば、ＶＯＵＴ１／ＶＯＵＴ１、ＶＯＵＴ２／ＶＯＵＴ２、ＶＯＵＴ１／ＶＯＵＴ２、ＶＯＵＴ２／ＶＯＵＴ１を含む一対の信号を生成することができる。
【００３４】
いくつかの例示構成では、図４の回路２４６は、例えば、電力低下のために、このシングルエンドの例示構成のＶＲＥＦ端末に結合されたスイッチ２４８を含むことができる。図４は、簡単化された機能表示であることに留意すべきである。いくつかの例示構成では、サンプルホールド（Ｓ／Ｈ）回路、追加のローパスフィルタ回路を組み込むこと、ならびに相互接続回路および負荷回路の両方の寄生負荷を考慮することが望ましくなり得る。オプションのスイッチ２３８、２４０は、図示したような明示的なサンプルホールドの目的のために使用することができ、ＤＡＣコアの設置活動を切り離すことができる。同様な機能性は、自らのスイッチングネットワークＲＳＷ２およびＲＳＷ３を介して、デジタルスイッチ制御を合併することによって、切り離さずに、達成することができる。いくつかの実施例では、オプションのスイッチ２３８、２４０は、ＤＡＣコアのサブブロックの内部または外部の明示的なスイッチであることができる。いくつかの実施例では、オプションのスイッチ２３８、２４０は、サンプルホールド機能またはメークビフォーブレーク（ＢＢＭ）スイッチング機能のために使用することができる。
【００３５】
本発明者らは、追加の分離した、例えば、解像度がより低いＤＡＣ出力を生成するために、共通のインピーダンスストリング用いることによって、解決すべき課題の１つは、ＤＡＣ２２０に緩衝作用を及ぼすバッファが用いられていないときに、２つのＤＡＣ出力（またはチャネル）の間の相互作用メカニズム（すなわち、「クロストーク」）であることを認識した。図５および６は、解決すべきクロストークの問題を図示する概略図を示す。本発明者らは、共通のインピーダンスストリング２０２を共有することは、ＤＡＣ２２０に緩衝作用を及ぼすバッファが用いられていないときに、２つのＤＡＣ２２０、２３４の間に相互作用、すなわち、クロストークが生じることを認識した。第２のインピーダンスストリング２０６が第１のインピーダンスストリング２０２のインピーダンス要素のうちの任意の１つに並列になっているときに、第２のインピーダンスストリング２０６は、第１のストリング２０２上の負荷のため、２つＤＡＣ出力ＶＯＵＴ１およびＶＯＵＴ２の間の相対位置に依存して、第２のＤＡＣの出力ＶＯＵＴ２（例えば、６ビットの出力）を、引き上げまたは引き下げようとすることができる。ＤＡＣ出力間のクロストークは、図５および６に関して、以下に説明される。
【００３６】
図５は、本開示の様々な技法による、２つのＤＡＣ間にクロストークがある、多重ストリングの多重出力デジタル−アナログ変換器回路の実施例を示す概略図である。より具体的には、図５は、図３の第１のＤＡＣ２２０のインピーダンス要素のネットワークが、図３の第２のＤＡＣ２３４のインピーダンス要素のネットワークの上部にある第１の構成の、図３の簡略版である。
【００３７】
図５で、図３の第１のインピーダンスストリング２０２および第２のインピーダンスストリング２０６によって形成される第１のＤＡＣ２２０は、第１のストリング２０２に負荷をかける。第１のＤＡＣ２２０が第２のＤＡＣ２３４のインピーダンス要素のネットワークの上方にあるこの構成では、第１のＤＡＣ２２０が、第２のＤＡＣの出力ＶＯＵＴ２を＋ΔＶ１の量だけ引き上げることができる。
【００３８】
図６は、本開示の様々な技法による、２つのＤＡＣ間にクロストークがある、多重ストリングの多重出力デジタル−アナログ変換器回路の別の実施例を示す概略図である。より具体的には、図６は、図３の第１のＤＡＣ２２０のインピーダンス要素のネットワークが、図３の第２のＤＡＣ２３４のインピーダンス要素のネットワークの下部にある第１の構成の、図３の簡略版である。
【００３９】
図６で、図３の第１のインピーダンスストリング２０２および第２のインピーダンスストリング２０６によって形成される第１のＤＡＣ２２０は、第１のストリング２０２に負荷をかける。第１のＤＡＣ２２０が第２のＤＡＣ２３４のインピーダンス要素のネットワークの下方にあるこの構成では、第１のＤＡＣ２２０が、第２のＤＡＣの出力ＶＯＵＴ２を−ΔＶ２の量だけ引き下げることができる。
【００４０】
本発明者らは、第１および第２のインピーダンス要素のうちの一方の引き上げまたは引き下げを選択的に調整して、第１および第２のインピーダンス要素のうちの他方による負荷を補償する負荷補償回路を含むことによって、クロストークの課題を解決し、ほぼ相殺した。ＤＡＣのアーキテクチャおよび設計の既知の詳細は、負荷の効果を決定することができる。ＤＡＣのデジタル入力が、第１のインピーダンスストリング上のＤＡＣの位置および負荷に対応することができるとすれば、第１および第２のＤＡＣ２２０、２３４の相対的な位置を、デジタル的に検出することができる。本発明者らは、ＤＡＣの比較的コード依存性で、設計依存性の、上側のクロスオーバ閾値と下側クロスオーバ閾値との相互作用を実質的に相殺するために用いることができる切り替え型負荷補償回路ソリューションを用いて課題を解決した。
【００４１】
制御回路（例えば、ＤＳＰ）は、２つのＤＡＣの互いの関係、例えば、第１のＤＡＣ２２０が第２のＤＡＣ２３４の上方にあるか、または下方にあるかをデジタル的に決定することができる。第１のＤＡＣ２２０が第２のＤＡＣ２３４の上方にある場合は、制御回路（例えば、図３の制御回路２２６）は、回路をわずかに引き下げるように制御し、第１のＤＡＣ２２０が第２のＤＡＣ２３４の下方にある場合は、制御回路は、回路をわずかに引き上げるように制御して、負荷効果を補償することができる。
【００４２】
図７は、２つのＤＡＣ間のクロストークを低減させる切り替え型インピーダンスソリューションの実施例を示す概略図である。図７で、制御回路（例えば、図３の制御回路２２６）は、図３の第１および第２のスイッチングネットワークＲＳＷ１（２１０）、ＲＳＷ２（２１４）の様々なスイッチを制御して閉じ、その結果、図示した例示構成が生じる。図７の負荷補償回路２５０は、追加のスイッチＳＷ１〜ＳＷ４、ならびに追加のインピーダンス要素２５２、２５４、および２５６を含むことができる。負荷補償回路２５０は、ＤＡＣインピーダンスストリングの上方または下方でＤＡＣストリング端末と基準端末（Ｖｒｅｆ＋およびアース）との間の（図３）のインピーダンス内に結合されて示される。
【００４３】
上記で述べたように、第１のインピーダンスストリング２０２は、図３の追加のインピーダンス要素２２２、２２４（例えば、抵抗器）を介して、ＤＡＣ基準端末およびアースに結合することができる。制御回路は、スイッチＳＷ１〜ＳＷ４を制御して上側インピーダンス要素２２２または下側インピーダンス要素２２４を追加して負荷効果を相殺することができる。
【００４４】
図７に示す例示構成では、第１および第２のインピーダンス要素２０４、２０８のどちらか一方の１つ以上を、４つのスイッチＳＷ１〜ＳＷ４を制御して他方の第１および第２のインピーダンス要素２０４、２０８による負荷を補償することによって、上側抵抗器分割器２５８または下側抵抗器分割器２６０に並列に載置することができる。いくつかの例示実装形態では、例えば、アールを節約するために、非単位元を用いてよい。図７に示す非限定的で具体的な例示実装形態では、第２のインピーダンス要素Ｒ２を、スイッチＳＷ１〜ＳＷ４を用いて、上側抵抗器分割器２５８または下側抵抗器分割器２６０に並列に載置することができる。このようにして、図７の負荷補償回路は、クロストークの課題の受動的なソリューションになることができる。
【００４５】
１２ビットの解像度を有する第１の出力および６ビットの解像度を有する第２の出力を備える多重出力ＤＡＣ回路を具体的に参照して、上側抵抗器ストリングと下側抵抗器ストリングの負荷効果が同じであることを確認するための、第１のデジタル信号（１２ビット［１１：０］）の１２ビットの入力コードと第２のデジタル信号（６ビット［５：０］）の６ビットの入力コードとの６つのＭＳＢの動的な比較結果、からスイッチ制御信号を生成することができる。以下の例示の制御ロジックは、かかる構成のスイッチを制御するために用いることができる。
・ＤＡＣ１２ビット［１１：６］が、ＤＡＣ６ビット［５：０］以上である場合は、ＳＷＩおよびＳＷ２がＯＦＦになり、ＳＷ３およびＳＷ４がＯＮになる。
・ＤＡＣ１２ビット［１１：０］は、ＤＡＣ１２ビット［１１：０］＋１に等しい。
・ＤＡＣ１２ビット［１１：０］が最大値に等しい場合は、その値を保持する。
・ＤＡＣ１２ビット［１１：６］が、ＤＡＣ６ビット［５：０］未満である場合は、ＳＷＩおよびＳＷ２がＯＮになり、ＳＷ３およびＳＷ４がＯＦＦになる。
・ＤＡＣ１２ビット［１１：０］は、ＤＡＣ１２ビット［１１：０］−１に等しい。
・ＤＡＣ１２ビット［１１：０］が最小値に等しい場合は、その値を保持する。
【００４６】
上記でわかるように、１２ビットのＤＡＣは、耐クロストーク機能が働いた後で、１を加算または減算してその元の値を維持することができる。加えて、デジタルは、１２ビットの最大および最少のコードのために何をすべきかを知る必要がある。概して、１つ以上のストリング抵抗器が追加された後で１２ビットのＤＡＣはその原寸で２ＬＳＢレベルシフトされる。本開示は、１２ビットおよび６ビットのデジタル入力信号に限定されない。
【００４７】
いくつかの例示構成では、メークビフォーブレーク（ＢＢＭ）スイッチングは、さもなくば、信号経路の遅延の差異だけでなくオンオフ回数の有限かつ可変の転換のため、ＳＷ１〜ＳＷ４のデータが変化するときに発生し得る任意のシュートスルー電流を避けるために用いることができる。インピーダンス要素２５２、２５６は、ＶＲＥＦの近くからアースまでノードＡを放電するとき、および、アースの近くからＶＲＥＦまでノードＢを充電するときの電流を制限するために用いることができる。
【００４８】
図８は、２つのＤＡＣ間のクロストークを低減する電流切り替え型ソリューションの実施例を示す概略図である。図７に示す受動的な構成とは対照的に、図８の負荷補償回路２７０は、クロストークの課題に対する能動的なソリューションとなることができる。特に、電流切り替え型ソリューションは、図７のインピーダンス切り替え型ソリューションに類似した耐クロストーク変調を生じる電流を生成するために用いることができる。負荷補償回路２７０は、ＤＡＣインピーダンスストリングの上方または下方でＤＡＣストリング端末と基準端末（Ｖｒｅｆ＋およびアース）との間の（図３の）インピーダンス内に結合されて示される。
【００４９】
電流源および電流シンクは、当業者には、電流ミラーまたは電流レプリケータとして知られている。電流源および電流シンクは、一般に、一極性であり、電流ミラーは、必要な場合、共通モードレベルを用いる電流を反映して、１つの電流源／シンク変化の極性を作るために用いることができる。代わりに、図８の例示の負荷補償回路２７０に示すように、同じ機能を実現するために、別個の電流源２７２および電流シンク２７４を、スイッチ２７６および２７８を有するスイッチングネットワークを用いて切り替えることができる。
【００５０】
いくつかの例示実装形態では、電流源または電流シンクのサブブロックは、ＤＡＣネットワークと同じ電圧基準レベルおよび同じインピーダンス材料を用い、または単位抵抗器を用いて、基準レベルおよびインピーダンス値（例えば、抵抗器の値）での追跡、プロセスおよび温度などの変化での追跡をできるようにしてよい。
【００５１】
図８に示すように、負荷補償を提供するために（例えば、回路を引き上げまたは引き下げるために）、切り替え型電流シンク２７４を、上側抵抗器分割器２５８でＤＡＣの上で結合することができ、切り替え型電流源２７２を、下側抵抗器分割器２６０でＤＡＣの下で結合することができる。他の例示構成では、切り替え型電流シンク２７４および切り替え型電流源２７２は、ＤＡＣ内で１つ以上のノードに結合することができる。いくつかの例示構成では、図７および８の負荷補償回路の両方の態様（例えば、インピーダンス切り替え型ソリューションおよび電流切り替え型ソリューションの両方）を含むことができる。
【００５２】
当業者なら、電流源は、正または負の電流を出力して源またはシンクの機能を行うことができることを理解するであろう。このように、一般に、正または負の電流を出力する高インピーダンス電流出力を説明するために電流源を用いることができることが理解されるであろう。
【００５３】
図９は、本開示の様々な技法による図３の多重ストリングの多重出力ＤＡＣ回路２００の用途の実施例を示す概略図である。（図３の）ＤＡＣ回路２００は、デジタル制御ユニット２８０からのデジタル入力信号を受信することができる。例えば、ＤＡＣ回路２８０は、第１のデジタル入力信号（例えば、１２ビットのデジタル入力信号ＤＩＮ１２ｂ［１１：０］）および第２のデジタル入力信号（例えば、６ビットのデジタル入力信号ＤＩＮ６ｂ［５：０］）を受信し、第１および第２の解像度を有するそれぞれのアナログ出力信号ＶＯＵＴ１およびＶＯＵＴ２を出力する。第１のアナログ出力信号ＶＯＵＴ１は増幅器２８２の非反転入力に提供することができ、増幅器の出力は、励起信号をセンサ２８４の第１の電極、例えば、対向電極（ＣＥ）に提供することができる。増幅器２８２の反転入力は、センサ２８４の第２の電極、例えば、基準電極ＲＥに、結合することができる。センサ２８４は、例えば、１つ以上の、酸素、一酸化炭素などの構成ガスの存在をその周囲の環境で検知するためなどの様々な用途に用いられる電気化学センサであることができる。
【００５４】
第２のアナログ出力信号ＶＯＵＴ２は、トランスインピーダンス増幅器２８６の非反転入力に提供することができる。トランスインピーダンス増幅器２８６の反転入力は、センサ２８４の検知電極（ＳＥ）の出力電流を受信することができる。トランスインピーダンス増幅器２８６の反転入力は、例えば、負荷抵抗器ＲＬＯＡＤによって、または他の方法で、センサ２８４の検知電極（ＳＥ）に結合することができる。トランスインピーダンス増幅器２８６は、トランスインピーダンス増幅器２８６の出力とトランスインピーダンス増幅器２８６の反転入力との間のフィードバック経路内のフィードバック抵抗器ＲＴＩＡで構成することができる。トランスインピーダンス増幅器２８６の出力およびトランスインピーダンス増幅器２８６の反転端末への入力は、アナログ−デジタル変換器（ＡＤＣ）（図示せず）に結合することができる。
【００５５】
図１０は、本開示による、第１のデジタル入力ストリングを第１の解像度を有する対応する第１のアナログ信号に変換し、第２のデジタル入力ストリングを第２の解像度を有する対応する第２のアナログ信号に変換する方法３００のフロー図の実施例である。ブロック３０２で、方法３００は、第１のインピーダンス要素の第１のストリング（例えば、図３のストリング２０２）および第２のインピーダンス要素の第２のストリング（例えば、図３のストリング２０６）を含む、多重出力デジタル−アナログ変換器（ＤＡＣ）回路を提供することを含むことができる。
【００５６】
ブロック３０４で、方法３００は、第１のデジタル入力信号に応答して、第１のスイッチングネットワークを第１のインピーダンス要素のうちの少なくとも１つを横切って生成された電圧を、第２のストリングを横切って第１の出力ノードに結合するように制御することであって、第１のデジタル入力信号が最上位ビット（ＭＳＢ）および最下位ビット（ＬＳＢ）を有する第１のデジタルビットストリームを含み、第２のインピーダンス要素が第１のデジタル入力信号に対応する第１のアナログ信号を生成するように構成されている、制御することを含むことができる。例えば、制御回路（例えば、図３の制御回路２２６）は、第１のデジタル入力信号（例えば、１２ビットの信号）に応答して、第１のスイッチングネットワーク２１０を、第１のストリング２０２の第１のインピーダンス要素のうちの少なくとも１つを横切って生成された電圧を第２のストリング２０６を横切って結合するように制御することができる。第１のストリング２０２および第２のストリング２０６のインピーダンス要素は、第１のデジタル入力信号に対応する第１のアナログ信号ＶＯＵＴ１を生成することができる。
【００５７】
ブロック３０４で、方法３００は、第２のデジタル入力信号に応答して、第２のスイッチングネットワークを第１のインピーダンス要素のうちの少なくとも１つを横切って生成された電圧を、第２の出力ノードに結合するように制御することであって、第１のインピーダンス要素が第２のデジタル入力信号に対応する第２のアナログ信号を生成するように構成されており、第１の出力ノードおよび第２の出力ノードが多重出力を形成する、制御することを含むことができる。例えば、制御回路（例えば、図３の制御回路２２６）は、第２のデジタル入力信号（例えば、６ビットの信号）に応答して、第２のスイッチングネットワーク２３２を、第１のストリング２０２の第１のインピーダンス要素のうちの少なくとも１つを横切って生成された電圧を第２の出力ノード２３０に結合するように制御することができる。
【００５８】
図１０の方法３００は、任意選択で、第１および第２のインピーダンス要素の一方の引き上げまたは引き下げを選択的に調節する負荷補償回路を制御して、第１および第２のインピーダンス要素の他方による負荷を補償することをさらに含むことができる。いくつかの例示実装形態では、負荷補償回路を制御することは、１つ以上の耐クロストークインピーダンス要素を提供することと、第３のスイッチングネットワークを制御して１つ以上の耐クロストークインピーダンス要素を第２のインピーダンス要素のうちの少なくとも１つと並列に結合することとを、含むことができる。他の例示実装形態では、負荷補償回路を制御することは、少なくとも１つの電流源を提供することと、第３のスイッチングネットワークを制御して少なくとも１つの電流源を第２のストリングに結合することと、を含むことができる。いくつかの例示実装形態では、負荷補償回路を制御することは、第１のデジタル入力信号のＭＳＢと第２のデジタル入力信号のＭＳＢとの間の比較を用いて負荷補償回路を制御することを、含むことができる。
【００５９】
図１０の方法３００は、任意選択で、第４のスイッチングネットワーク（例えば、図３のスイッチングネットワークＲＳＷ２）を制御して少なくとも１つの第２のインピーダンス要素を第１の出力ノードに結合することをさらに含むことができる。
【００６０】
図１０の方法３００は、任意選択で、第１の入力および第２の入力を有する第１のマルチプレクサを提供することと、第１の入力および第２の入力を有する第２のマルチプレクサを提供することであって、第１のマルチプレクサの第１の入力が、第１の出力ノードに結合され、かつ第１のアナログ信号を受信するように構成され、第２のマルチプレクサの第１の入力が、第２の出力ノードに結合され、かつ第２のアナログ信号を受信するように構成され、第１のマルチプレクサの第１の入力が、第２のマルチプレクサの第２の入力に結合され、第２のマルチプレクサの第１の入力が、第１のマルチプレクサの第２の入力に結合されている、第２のマルチプレクサを提供することと、第１および第２のマルチプレクサを制御して信号の対を出力することとを、さらに含むことができる。
【００６１】
様々な注記
本明細書で説明した非限定的な態様または実施例のそれぞれは、独立していてよく、または、１つ以上の他の実施例との様々な並べ替えもしくは組み合わせで組み合わせてよい。
【００６２】
上記の説明は、詳細な説明の一部を形成する添付の図面への参照を含む。図面は、説明のために、本発明が実施されることができる具体的な実施形態を示す。図面は、説明のために、本発明が実施されることができる具体的な実施形態を示す。これらの実施形態は、本明細書で「態様」および「実施例」とも呼ばれる。しかし、本発明者らは、示されまたは説明されたこれらの要素のみが提供される実施例も熟慮検討する。さらに本発明者らは、示されもしくは説明されたこれらの要素の任意の組み合わせもしくは並べ替え（または、それらの１つもしくは複数の態様）を用いた実施例を、本明細書で示されもしくは説明されたある特別な実施例（またはその１つもしくは複数の態様）、もしくは他の実施例（またはそれらの１つもしくは複数の態様）のいずれかに関して熟慮検討する。
【００６３】
本文書とこれまで参照援用してきた任意の文書との間で使用法が矛盾する場合には、本文書の使用法が支配する。
【００６４】
本文書で、用語「ａ（１つの）」または「ａｎ（１つの）」は特許文書に見られるように、「１つの」または「１つを超える」を含むように使用され、「少なくとも１つの」または「１つもしくは複数の」の他の実例もしくは使用法のどんなものとも無関係である。本文書で、用語「または」は、別段の指示がない限り、「ＡまたはＢ」が、「ＡだがＢではない」、「ＢだがＡではない」、ならびに「ＡおよびＢ」を含むような非排他的な「または」を指すように用いられる。本文書で用語「ｉｎｃｌｕｄｉｎｇ」および「ｉｎ  ｗｈｉｃｈ」は、用語「ｃｏｍｐｒｉｓｉｎｇ」および「ｗｈｅｒｅｉｎ」それぞれの単純な英語の同等物として用いられる。また、以下の特許請求の範囲で用語「ｉｎｃｌｕｄｉｎｇ」および「ｃｏｍｐｒｉｓｉｎｇ」は、開放型である。すなわち、システム、装置、物品、組成物、構築、またはプロセスであって、請求項内でかかる用語の後に挙げられた要素に加えて要素を含むシステム、装置、物品、組成物、構築、またはプロセスは、依然としてこの請求項の範囲に該当するとみなされる。さらに、以下の特許請求の範囲で、用語「第１の」、「第２の」、および「第３の」等は、単にラベルとして用いられ、それらの対象物に数的な要件を課すことは意図されていない。
【００６５】
本明細書で説明された方法実施例は、少なくとも部分的に、機械またはコンピュータによって実施することができる。いくつかの実施例は、電子装置が上記の実施例で説明されたような方法を行うように構成する動作可能な命令でコード化されたコンピュータ可読媒体または機械可読媒体を含むことができる。かかる方法の実施は、マイクロコード、アセンブリ言語コード、高水準言語コードなどのコード含むことができる。かかるコードは、様々な方法を行うためのコンピュータ可読命令を含むことができる。コードはコンピュータプログラム製品の部分を形成してよい。さらに、実施例では、コードは、例えば、実行の間、またはそれ以外のときに、１つまたは複数の揮発性、持続性、または非揮発性の有形のコンピュータ可読媒体に具体的に格納することができる。これらの具体的なコンピュータ可読媒体の例は、限定はされないが、ハードディスク、取り外し可能な磁気ディスク、取り外し可能な光ディスク（例えば、コンパクトディスクおよびデジタルビデオディスク）、磁気カセット、メモリカードまたはスティック、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）等を含むことができる。
【００６６】
上記の説明は例示的なものであり、制限するものではないことが意図されている。例えば、上記で説明した実施例（または、それらの１つもしくは複数の態様）は、互いに組み合わせて用いてよい。他の実施形態は、上記の説明を検討する際に、例えば、当業者が用いることができる。要約書は、３７  Ｕ．Ｆ．Ｒ．§１．７２（ｂ）に適合するために提供され、読者が技術的な開示の性質を速やかに確認できるようにする。要約書は、特許請求の範囲の範囲または意味を解釈または限定するために用いられないとの理解で提出されている。また、上記の詳細な説明で、様々な特徴をグループ化して開示を簡素化してよい。これは、未請求の開示された特徴はどんな請求項にとっても本質的なものであることを意図していると解釈されるべきではない。そうではなく、発明の主題事項は、開示された特別な実施形態の全ての特徴よりも少ない特徴にあってよい。したがって、以下の特許請求の範囲は、各請求項がそれ自体別個の実施形態として自立して、詳細な説明に実施例および実施形態として本明細書によって組み込まれており、かかる実施形態は、様々な組み合わせまたは並べ替えで互いに結合することができることが熟慮検討された。本発明の範囲は、かかる特許請求の範囲が権利を与えた均等物の全範囲と同時に添付の特許請求の範囲を参照して決定されるべきである。
【図１】
2018191291.tif 000003
【図２】
2018191291.tif 000004
【図３】
2018191291.tif 000005
【図４】
2018191291.tif 000006
【図５】
2018191291.tif 000007
【図６】
2018191291.tif 000008
【図７】
2018191291.tif 000009
【図８】
2018191291.tif 000010
【図９】
2018191291.tif 000011
【図１０】
2018191291.tif 000012
【外国語明細書】
2018191291000001.pdf