(57)【要約】【課題】溝を有した半導体装置について、素子性能を向上させつつ耐圧性能を向上させること。【解決手段】トレンチ１９は、半導体層２０の所定位置に形成された溝であり、第２のｎ層１３、ｐ層１２を貫通し、第１のｎ層１１に達する深さの溝である。第１絶縁膜１４Ａは、ＳｉＯ２からなり、トレンチ１９の角部１９ｃに露出する第１のｎ層１１に接して位置している。第１絶縁膜１４Ａはトレンチ１９の側面１９ｂのｐ層１２に接しない高さに形成されている。第２絶縁膜１４Ｂは、Ａｌ２Ｏ３からなり、トレンチ１９の底面１９ａ、第１絶縁膜１４Ａ上、トレンチ１９の側面１９ｂ、第２のｎ層１３表面に連続して膜状に設けられている。【選択図】図１
2018170441.tif 000002
【特許請求の範囲】
【請求項１】
ボディ層を有した半導体層に、そのボディ層を貫通する溝が設けられ、前記溝の側面の一部にボディ層が露出する半導体装置において、
前記溝の角部に接して設けられ、前記溝の側面に露出する前記ボディ層には接しない第１絶縁膜と、
前記溝の側面に露出する前記ボディ層、および前記第１絶縁膜上を連続して覆うように設けられた第２絶縁膜と、
を有し、
前記第１絶縁膜の絶縁破壊強度は、前記第２絶縁膜の絶縁破壊強度よりも高く、
前記第２絶縁膜の比誘電率は、前記第１絶縁膜の比誘電率よりも高い、
ことを特徴とする半導体装置。
【請求項２】
前記溝は、トレンチ溝であり、
前記第２絶縁膜上に、前記溝の底面および側面に沿ってゲート電極が設けられている、
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記溝は、前記半導体装置の終端部に設けられたメサ溝である、ことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第１絶縁膜の幅に対する前記第１絶縁膜の高さの比は、０．２〜０．５である、ことを特徴とする請求項１ないし請求項３のいずれか１項に記載の半導体装置。
【請求項５】
第１絶縁膜は、ＳｉＯ２からなり、第２絶縁膜は、Ａｌ２Ｏ３、ＺｒＯＮ、ＡｌＯＮ、ＺｒＯ２、ＨｆＯ２またはＨｆＯＮである、ことを特徴とする請求項１ないし請求項４のいずれか１項に記載の半導体装置。
【請求項６】
前記半導体層の主面に垂直方向に導通を取る縦型構造である、ことを特徴とする請求項１ないし請求項５のいずれか１項に記載の半導体装置。
【請求項７】
前記半導体層は、III族窒化物半導体からなることを特徴とする請求項１ない請求項６のいずれか１項に記載の半導体装置。
【請求項８】
ボディ層を有した半導体層に、そのボディ層を貫通する溝が設けられ、前記溝の側面の一部にボディ層が露出する半導体装置の製造方法において、
前記溝の底面、側面、および前記半導体層の表面に連続して膜状に第１絶縁膜を形成する第１工程と、
前記第１工程後、エッチングによって、溝側面の前記ボディ層には接しないように前記溝の角部の前記第１絶縁膜を残し、他の領域の第１絶縁膜は除去する第２工程と、
前記第２工程後、前記溝の側面に露出する前記ボディ層、および前記第１絶縁膜上を連続して覆うようにして第２絶縁膜を形成する第３工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項９】
前記第１工程において、前記第１絶縁膜は、前記溝の側面の領域の厚さが、前記溝の底面および前記半導体層の表面の領域の厚さに比べて薄くなるように形成する、ことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第２工程において、エッチングは異方性ドライエッチングである、ことを特徴とする請求項８または請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記第３工程において、前記第２絶縁膜は、ＡＬＤ法によって形成する、ことを特徴とする請求項８ないし請求項１０のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、溝を有した半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
ＦＥＴなどの半導体装置において、単位セルの面積を小さくし、オン抵抗を低減することが可能なトレンチゲート構造が開発されている。トレンチゲート構造の半導体装置では、トレンチの角部に電界が集中しやすく、耐圧性能を十分に向上できない問題がある。そこで、ゲート耐圧を向上させるための各種技術が開発されている。
【０００３】
特許文献１には、トレンチ側面および底面を覆うゲート絶縁膜のうち、トレンチ側面のｐｎ界面の領域およびトレンチ底面の部分の厚さを他の部分の厚さよりも厚くすることが記載されている。
【０００４】
特許文献２には、トレンチ側面および底面を覆うようにして第１絶縁膜を形成し、そのゲート絶縁膜よりも誘電率の高い材料からなる第２絶縁膜を、第１絶縁膜上であってトレンチの角部にのみ形成することが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−２１６６７５号公報
【特許文献２】特開２０１６−１６４９０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、従来のトレンチゲート構造では、ゲート耐圧は向上するものの、オン抵抗やｇｍ（相互コンダクタンス）などの導通時の特性は不十分であるか、もしくは返って悪化させてしまうことがあった。
【０００７】
そこで本発明の目的は、素子性能を向上させつつ、ゲート耐圧性能を向上させることである。
【課題を解決するための手段】
【０００８】
本発明は、ボディ層を有した半導体層に、そのボディ層を貫通する溝が設けられ、溝の側面の一部にボディ層が露出する半導体装置において、溝の角部に接して設けられ、溝のボディ層には接しない第１絶縁膜と、溝の側面に露出するボディ層、および第１絶縁膜上を連続して覆うように設けられた第２絶縁膜と、を有し、第１絶縁膜の絶縁破壊強度は、第２絶縁膜の絶縁破壊強度よりも高く、第２絶縁膜の比誘電率は、第１絶縁膜の比誘電率よりも高い、ことを特徴とする半導体装置である。
【０００９】
溝は、任意の目的のものであってよく、ゲートトレンチ構造のためのトレンチ溝であってもよく、終端構造のためのメサ溝であってよい。ゲートトレンチ構造の場合、本発明における溝はトレンチ溝であり、第２絶縁膜上に、溝の底面および側面に沿ってゲート電極が設けられた構造である。終端構造の場合、本発明における溝は、半導体装置の終端部に設けられたメサ溝である。
【００１０】
第１絶縁膜の幅に対する第１絶縁膜の高さの比は、０．２〜０．５であることが望ましい。比をこの範囲とすることで、素子性能と耐圧性能をより向上させることができる。より望ましくは０．２０〜０．３０、さらに望ましくは０．２０〜０．２５である。
【００１１】
第１絶縁膜および第２絶縁膜の材料は、第１絶縁膜の絶縁破壊強度が第２絶縁膜の絶縁破壊強度よりも高く、第２絶縁膜の比誘電率が第１絶縁膜の比誘電率よりも高いのであれば、任意の材料の組み合わせでよい。たとえば、第１絶縁膜は、ＳｉＯ２、第２絶縁膜は、Ａｌ２Ｏ３、ＺｒＯＮ、ＡｌＯＮ、ＺｒＯ２、ＨｆＯ２またはＨｆＯＮを用いることができる。
【００１２】
本発明の半導体装置としては従来知られる種々の構造のものを採用できるが、半導体層主面に垂直方向に導通を取る縦型構造に本発明は好適である。また、本発明の半導体層の材料は、任意の半導体材料でよいが、高耐圧なIII族窒化物半導体やＳｉＣを用いる場合に本発明は好適であり、特にIII族窒化物半導体に好適である。
【００１３】
また、本発明は、ボディ層を有した半導体層に、そのボディ層を貫通する溝が設けられ、溝の側面の一部にボディ層が露出する半導体装置の製造方法において、溝の底面、側面、および半導体層の表面に連続して膜状に第１絶縁膜を形成する第１工程と、第１工程後、エッチングによって、溝側面のボディ層には接しないように溝の角部の第１絶縁膜を残し、他の領域の第１絶縁膜は除去する第２工程と、第２工程後、溝の側面に露出するボディ層、および第１絶縁膜上を連続して覆うようにして第２絶縁膜を形成する第３工程と、を有することを特徴とする半導体装置の製造方法である。
【００１４】
第１工程において、第１絶縁膜は、溝の側面の領域の厚さが、溝の底面および半導体層の表面の領域の厚さに比べて薄くなるように形成するとよい。第２工程において、溝の角部に第１絶縁膜を残すようにエッチングすることが容易となる。
【００１５】
第２工程において、エッチングは異方性ドライエッチングを用いるとよい。溝の角部に第１絶縁膜を残すことが容易となる。
【００１６】
第３工程において、第２絶縁膜は、ＡＬＤ法によって形成するとよい。段差被覆性に優れ、均一な厚さで均質なアモルファス膜を得ることができるので、素子性能と耐圧性能をより向上させることができる。
【発明の効果】
【００１７】
本発明によれば、溝の角部に接する第１絶縁膜を設けているため、第２絶縁膜の屈曲部の電界集中を緩和でき、また、第１絶縁膜は高い絶縁破壊強度であるため、耐圧性能を向上させることができる。また、溝側面に露出するボディ層は、比誘電率の高い第２絶縁膜に覆われるため、素子性能を向上させることができる。このように、本発明によれば、素子性能の向上と耐圧性能の向上を両立させることができる。
【図面の簡単な説明】
【００１８】
【図１】実施例１の半導体装置の構成について示した図。
【図２】実施例１の半導体装置の平面パターンを示した図。
【図３】トレンチ１９の角部１９ｃを拡大して示した図。
【図４】第１絶縁膜１４Ａの形状の変形例を示した図。
【図５．Ａ】実施例１の半導体装置の製造工程を示した図。
【図５．Ｂ】実施例１の半導体装置の製造工程を示した図。
【図５．Ｃ】実施例１の半導体装置の製造工程を示した図。
【図５．Ｄ】実施例１の半導体装置の製造工程を示した図。
【図５．Ｅ】実施例１の半導体装置の製造工程を示した図。
【図５．Ｆ】実施例１の半導体装置の製造工程を示した図。
【図６】比較例１〜３のトレンチ１９角部１９ｃの構造を示した図。
【図７】実施例１、比較例１〜３の電界強度比を示したグラフ。
【図８】ドレイン電流−ゲート電圧特性を示したグラフ。
【図９】幅Ｗに対する高さＨの比と、電界強度との関係を示したグラフ。
【図１０】幅Ｗに対する高さＨの比と、電界強度との関係を示したグラフ。
【図１１】半導体装置の終端構造を示した図。
【発明を実施するための形態】
【００１９】
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。
【実施例１】
【００２０】
図１は、実施例１のIII族窒化物半導体からなる半導体装置の構成を示した図である。実施例１の半導体装置は、基板主面に垂直な方向に導通を取る縦型構造である。また、ゲートがトレンチゲート構造のＦＥＴである。図１のように、実施例１の半導体装置は、基板１０と、基板１０上に位置する半導体層２０と、第１絶縁膜１４Ａ、第２絶縁膜１４Ｂと、ゲート電極１５と、ソース電極１７と、ドレイン電極１８と、ｐボディ電極２１と、トレンチ１９と、リセス２２と、によって構成されている。また、半導体層２０は、第１のｎ層１１、ｐ層１２、第２のｎ層１３が順に積層された構造である。以下、各構成について説明する。
【００２１】
図１では半導体装置の単位セル分の構造における断面を示しており、装置全体としては、正六角形状の単位セルがハニカム状に配列されて並列接続された構造となっている。より具体的には、図２に示す通りであり、正六角形のｐボディ電極２１を中心として、そのｐボディ電極２１を囲うように同心円状に正六角形のソース電極１７、ゲート電極１５、トレンチ１９が配置されたパターンとなっている。もちろん、単位セルのパターン、単位セルの配列パターンはこれに限るものではなく、任意のパターンでよいが、上記のようなハニカム状パターンとすれば、平面充填の効率性やオン抵抗の低減などの点で有利である。
【００２２】
基板１０は、Ｓｉドープのｃ面ｎ−ＧａＮからなる厚さ３００μｍの平板状の基板である。Ｓｉ濃度は、１×１０１８／ｃｍ３である。ｎ−ＧａＮ以外にも、導電性を有し、III 族窒化物半導体の成長基板となる任意の材料の基板を用いることができる。たとえば、ＺｎＯ、Ｓｉなどを用いることも可能である。ただし、格子整合性の点から、本実施例のようにＧａＮ基板を用いることが望ましい。
【００２３】
第１のｎ層（ドリフト層）１１は、基板１０上に積層された厚さ１０μｍのＳｉドープのｎ−ＧａＮ層である。Ｓｉ濃度は、１×１０１６／ｃｍ３である。
【００２４】
ｐ層１２（ｐボディ層）は、ｎ層１１上に積層された厚さ１．０μｍのＭｇドープのｐ−ＧａＮ層である。Ｍｇ濃度は、２×１０１８／ｃｍ３である。
【００２５】
第２のｎ層（オーミック層）１３は、ｐ層１２上に積層された厚さ０．３μｍのＳｉドープのｎ−ＧａＮ層である。Ｓｉ濃度は、１×１０１８／ｃｍ３である。
【００２６】
トレンチ１９は、半導体層２０の所定位置に形成された溝であり、第２のｎ層１３、ｐ層１２を貫通し、第１のｎ層１１に達する深さの溝である。トレンチ１９の底面１９ａには第１のｎ層１１が露出し、トレンチ１９の側面１９ｂには第１のｎ層１１、ｐ層１２、第２のｎ層１３が露出する。このトレンチ１９の側面１９ｂに露出するｐ層１２の側面が、実施例１のＦＥＴのチャネルとして動作する領域である。
【００２７】
トレンチ１９の断面形状は任意であるが、トレンチ１９の側面１９ｂは、ＧａＮのｍ面となるようにするのが望ましい。ドライエッチングでトレンチ１９を形成する際、ＧａＮへのダメージが少なくなり、ゲートリークを低減することができる。また、トレンチ１９の側面１９ｂは、基板１０主面に対して垂直である必要はなく、傾斜していてもよい。
【００２８】
第１絶縁膜１４Ａは、ＳｉＯ２からなり、トレンチ１９の角部１９ｃに露出する第１のｎ層１１に接して位置している。第１絶縁膜１４Ａは、図３のように、断面形状が三角形である。その三角形は、トレンチ１９の角部１９ｃからトレンチ１９の底面１９ａに沿って長さＷの辺（底辺１４０）、角部１９ｃからトレンチ１９の側面１９ｂに沿って長さＨの辺（側辺１４１）、底辺１４０の角部１９ｃ側とは反対側の一端Ｐと、側辺１４１の角部１９ｃ側とは反対側の一端Ｑとを結ぶ傾斜した辺（斜辺１４２）の三辺で構成される。以下、Ｈを第１絶縁膜１４Ａの高さ、Ｗを第１絶縁膜１４Ａの幅と呼ぶこととする。
【００２９】
トレンチ１９の底面１９ａから、第１のｎ層１１とｐ層１２との接合界面（ｐｎ界面２３）までの高さをＨ０として、第１絶縁膜１４Ａの高さＨは、Ｈ０よりも低く設定されていれば任意の値でよい。つまり、第１絶縁膜１４Ａはトレンチ１９の側面１９ｂのｐ層１２に接しない高さに形成されていればよい。
【００３０】
また、実施例１では、第１絶縁膜１４Ａの断面形状は三角形状であるが、角部１９ｃに接して位置するのであれば任意の形状でよい。たとえば、台形、１／４円、１／４楕円、矩形などの形状であってもよい（図４（ａ）〜（ｄ）参照）。ただし、耐圧向上の点から実施例１のように三角形状とすることが望ましい。
【００３１】
第１絶縁膜１４Ａの幅Ｗに対する高さＨの比は、０．２〜０．５とすることが望ましい。この範囲とすることで、素子性能を向上させつつ、より耐圧を向上させることができる。より望ましくは０．２３〜０．５、さらに望ましくは０．２３〜０．３である。
【００３２】
第２絶縁膜１４Ｂは、Ａｌ２Ｏ３からなり、トレンチ１９の底面１９ａ、第１絶縁膜１４Ａ上、トレンチ１９の側面１９ｂ、第２のｎ層１３表面に連続して膜状に設けられている。第２絶縁膜１４Ｂは、ゲート絶縁膜として機能する。第２絶縁膜１４Ｂの厚さは、トレンチ１９の底面１９ａの部分、トレンチ１９の側面１９ｂの部分、第１絶縁膜１４Ａ上の部分（トレンチ１９の角部１９ｃの部分）のいずれも等しく、均一な厚さである。その厚さｔは１００ｎｍである。
【００３３】
第２絶縁膜１４Ｂは、厚さのばらつきが少ないことが望ましい。より素子性能を向上させることができ、耐圧も向上させることができる。より望ましくは、膜厚分布がピーク値に対して２％以下となるようにすることである。
【００３４】
また、第１絶縁膜１４Ａの高さＨ、幅Ｗ、および第２絶縁膜１４Ｂの厚さｔは、次のように設定することが望ましい。図３のように、第２絶縁膜１４Ｂは第１絶縁膜１４Ａ上に形成されるため、トレンチ１９角部１９ｃにおいて第１絶縁膜１４Ａの一端Ｐ近傍と、第１絶縁膜１４Ａの上端Ｑ近傍の２箇所で屈曲する。この屈曲部での第２絶縁膜１４Ｂ表面のうち、上端Ｑ近傍の屈曲点をＲ、下端Ｐ近傍の屈曲点をＳ、とする。つまり、第２絶縁膜１４Ｂのうち第１絶縁膜１４Ａ上に位置する領域の傾斜した表面１４４と、第２絶縁膜１４Ｂのうちトレンチ１９側面１９ｂに沿う領域の表面１４５との交点をＲ、第２絶縁膜１４Ｂのうちトレンチ１９底面１９ａに沿う領域の表面１４６との交点をＳとする。このとき、トレンチ１９底面１９ａから交点Ｒまでの高さＨ１として、Ｈ１がｐｎ界面２３までの高さＨ０よりも小さくなるようにする。このように第１絶縁膜１４Ａの高さＨ、幅Ｗ、および第２絶縁膜１４Ｂの厚さｔを設定することにより、素子性能および耐圧性能をより向上させることができる。具体的には、Ｈ１＝（Ｗ２＋Ｈ２）１／２・ｔ／Ｗ＋Ｈであり、Ｈ０＞Ｈ１となるようにＷ、Ｈ、ｔを設定すればよい。
【００３５】
なお、実施例１では第１絶縁膜１４ＡとしてＳｉＯ２、第２絶縁膜１４ＢとしてＡｌ２Ｏ３を用いているが、第１絶縁膜１４Ａの絶縁破壊強度が第２絶縁膜１４Ｂよりも高く、かつ第２絶縁膜１４Ｂの比誘電率が第１絶縁膜１４Ａの比誘電率よりも高いのであれば、任意の材料の組み合わせでよい。成膜方法によるが、ＳＩＯ２は、比誘電率が４、絶縁破壊強度が１０ＭＶ／ｃｍ、Ａｌ２Ｏ３は比誘電率が８、絶縁破壊強度が５ＭＶ／ｃｍであるから、確かにこの条件を満たしている。
【００３６】
具体的な材料は、たとえば、第１絶縁膜１４Ａとして、ＳｉＯ２以外にも、Ａｌ２Ｏ３、ＳｉＮ、ＳｉＯＮ、ＡｌＮ、ＡｌＯＮ、などを用いることができる。また、第２絶縁膜１４Ｂとして、Ａｌ２Ｏ３以外にも、ＺｒＯＮ、ＳｉＮ、ＳｉＯＮ、ＨｆＯ２、ＡｌＮ、ＡｌＯＮ、ＳｉＯ２、ＺｒＯ２などを用いることができる。
【００３７】
第１絶縁膜１４Ａの絶縁破壊強度に対する第２絶縁膜１４Ｂの絶縁破壊強度の比は、１．１〜５．０倍であることが望ましい。この範囲とすることで、実施例１の半導体装置の素子性能と耐圧性能をより向上させることができる。より望ましくは１．２〜３．０倍、さらに望ましくは１．５〜２．０倍である。また、第１絶縁膜１４Ａの絶縁破壊強度は５ＭＶ／ｃｍ以上であることが望ましく、１０ＭＶ／ｃｍ以上であることがより望ましい。
【００３８】
第２絶縁膜１４Ｂの比誘電率と第１絶縁膜１４Ａの比誘電率との差は、１〜３０であることが望ましい。この範囲とすることで、実施例１の半導体装置の素子性能と耐圧性能をより向上させることができる。より望ましくは２〜２０、さらに望ましくは３〜１５である。また、第２絶縁膜１４Ｂの比誘電率は６以上であることが望ましく、８以上であることがより望ましい。
【００３９】
また、第１絶縁膜１４Ａや第２絶縁膜１４Ｂは単層に限らず、積層であってもよい。積層の場合、全体としての実効的な絶縁破壊強度や比誘電率が、上述の条件を満たすように設定されていればよい。
【００４０】
また、第２絶縁膜１４Ｂが第２のｎ層１３表面を覆うようにして設けられており、第２のｎ層１３表面での電流リークを防止するパッシベーション膜として機能させているが、別途パッシベーション膜を設けてもよい。その場合、第２絶縁膜１４Ｂは、少なくともトレンチ１９の底面１９ａ、第１絶縁膜１４Ａ上、トレンチ１９の側面１９ｂのｐ層１２露出領域に連続して設けられていればよく、トレンチ１９の側面１９ｂの他の領域や、第２のｎ層１３表面には設けられていなくともよい。また、第２絶縁膜１４Ｂはトレンチ１９の底面１９ａには設けられていなくともよく、その場合、底面１９ａを第１絶縁膜１４Ａで覆うようにしてもよい。結局、第２絶縁膜１４Ｂは、少なくとも、トレンチ１９の角部１９ｃの第１絶縁膜１４Ａ上と、トレンチ１９の側面１９ｂのチャネル領域とを覆うように形成されていればよい、ということになる。
【００４１】
以上のように第１絶縁膜１４Ａおよび第２絶縁膜１４Ｂを設けることにより、オン抵抗やｇｍなどの素子性能を向上させつつ、耐圧性能を向上させることができる。
【００４２】
その理由は、第１に、トレンチ１９の角部１９ｃにおいて、第１絶縁膜１４Ａと第２絶縁膜１４Ｂが重なって設けられているため、その角部１９ｃにおける絶縁膜全体が厚くなる。その結果、第２絶縁膜１４Ｂの屈曲点Ｒ及び屈曲点Ｓでの電界集中が緩和され、耐圧性能が向上する。
【００４３】
第２に、第１絶縁膜１４Ａは第２絶縁膜１４Ｂよりも比誘電率が低いため、第１絶縁膜１４Ａに電界集中が分散されて第２絶縁膜１４Ｂの屈曲点Ｒ及び屈曲点Ｓの電界集中が緩和される。また、第１絶縁膜１４Ａに電界集中が発生しても、第１絶縁膜１４Ａの絶縁破壊強度が第２絶縁膜１４Ｂよりも高いため、第２絶縁膜１４Ｂと第１絶縁膜１４Ａとの絶縁破壊強度が同じ場合よりも耐圧が高くなり、第２絶縁膜１４Ｂの屈曲点Ｒ及び屈曲点Ｓの電界緩和による耐圧向上の効果を十分に得ることができる。その結果、耐圧性能はより向上する。
【００４４】
第３に、トレンチ１９の側面１９ｂに露出するｐ層１２の露出面全てが、第２絶縁膜１４Ｂによって接して覆われている。そのため、ゲート電極１５は、第２絶縁膜１４Ｂを介して、チャネル領域であるトレンチ１９の側面１９ｂのｐ層１２と対向する。ここで、比誘電率は第１絶縁膜１４Ａよりも第２絶縁膜１４Ｂの方が高いため、ゲート電極１５とチャネル領域間に第１絶縁膜１４Ａが介在する場合よりもゲート容量が大きくなり、オン抵抗やｇｍなどの素子性能が向上する。
【００４５】
ゲート電極１５は、第２絶縁膜１４Ｂを介して、トレンチ１９の底面１９ａ、トレンチ１９の側面１９ｂ、トレンチ１９の上面に連続して膜状に設けられている。トレンチ１９の上面とは、第２のｎ層１３表面であってトレンチ１９の側面１９ｂ近傍の領域である。ゲート電極１５は、Ａｌからなる。
【００４６】
ｐボディ電極２１は、第２のｎ層１３の一部領域上、リセス２２によって露出したｐ層１２上に連続して設けられている。ｐボディ電極２１は、Ｐｄからなる。
【００４７】
ソース電極１７は、ｐボディ電極２１上、および第２のｎ層１３上の一部領域上にわたって連続して設けられている。ソース電極１７は、第２のｎ層１３に対してオーミックコンタクトする導電性材料であり、Ｔｉ／Ａｌからなる。Ｔｉ／Ａｌ／Ｎｉ／Ａｕ、ＴｉＮ／Ａｌ、Ｐｄ／Ｔｉ／Ａｌ、Ｔｉ／Ａｌ／Ｐｄなども用いることができる。
【００４８】
ドレイン電極１８は、基板１０裏面（第１のｎ層１１が設けられている側とは反対側の面）に接して設けられている。ドレイン電極１８の材料は、基板１０に対してオーミックコンタクトする導電性材料であり、ソース電極１７と同一の材料である。もちろん、オーミックコンタクトする材料であれば、ソース電極１７とドレイン電極１８とで別材料を用いてもよい。
【００４９】
以上、実施例１の半導体装置では、第１絶縁膜１４Ａ、第２絶縁膜１４Ｂを上記のように設けたことで、素子性能を向上させつつ、耐圧を向上させることができる。
【００５０】
次に、実施例１の半導体装置の製造方法について、図５を参照に説明する。
【００５１】
まず、基板１０上に、ＭＯＣＶＤ法によって、第１のｎ層１１、ｐ層１２、第２のｎ層１３を順に積層して半導体層２０を形成する（図５．Ａ参照）。ＭＯＣＶＤ法において、窒素源は、アンモニア、Ｇａ源は、トリメチルガリウム（Ｇａ（ＣＨ３）３：ＴＭＧ）、Ｉｎ源は、トリメチルインジウム（Ｉｎ（ＣＨ３）３：ＴＭＩ）、Ａｌ源は、トリメチルアルミニウム（Ａｌ（ＣＨ３）３：ＴＭＡ）である。また、ｎ型ドーパントガスは、シラン（ＳｉＨ４）、ｐ型ドーパントガスは、シクロペンタジエニルマグネシウム（Ｍｇ（Ｃ５Ｈ５）２：ＣＰ２Ｍｇ）である。キャリアガスは水素や窒素である。その後、窒素雰囲気で加熱することにより、ｐ層１２のｐ型化を行う。
【００５２】
次に、半導体層２０の所定位置をドライエッチングすることにより、トレンチ１９およびリセス２２を形成する（図５．Ｂ参照）。トレンチ１９は、第２のｎ層１３、ｐ層１２を貫通して第１のｎ層１１が露出するまで行う。また、リセス２２は、ｐ層１２が露出するまで行う。トレンチ１９とリセス２２のどちらを先に作製してもよい。このドライエッチングによってトレンチ１９側面１９ｂやリセス２２の側面にダメージ層が形成されるため、ウェットエッチングによりダメージ層を除去してもよい。その側面を介した電流リークを低減することができる。この場合、ウェットエッチング液としてＴＭＡＨ（水酸化テトラメチルアンモニウム）などを用いることができる。
【００５３】
次に、半導体層２０上の全面に、ＳｉＯ２からなる第１絶縁膜１４Ａをスパッタ法を用いて形成する（図５．Ｃ参照）。つまり、トレンチ１９の底面１９ａ、側面１９ｂ、第２のｎ層１３表面、リセス２２の側面および底面に連続して膜状に第１絶縁膜１４Ａを形成する。スパッタ法以外にも、ＣＶＤ法などを用いることができる。ここで、トレンチ１９の側面１９ｂおよびリセス２２の側面に形成される第１絶縁膜１４Ａが、トレンチ１９の底面１９ａや第２のｎ層１３表面に形成される第１絶縁膜１４Ａよりも薄くなるように形成するとよい。次工程において、トレンチ１９の角部１９ｃにのみ第１絶縁膜１４Ａを残すことが容易となる。このような厚さの差は、第１絶縁膜１４Ａの成膜方法や成膜条件の選択によって容易に設定できる。特にスパッタ法により形成すれば、容易にこのような厚さとすることができる。
【００５４】
次に、フッ素系ガスを用いて第１絶縁膜１４Ａをドライエッチングする。ここで、トレンチ１９の角部１９ｃにはエッチングガスが届きにくい。したがって、エッチング時間、エッチングレートなどエッチング条件を調整することにより、トレンチ１９の角部１９ｃのみに、第１絶縁膜１４Ａがｐ層１２に接触しないようにして、第１絶縁膜１４Ａを残すことができる（図５．Ｄ参照）。なお、第１絶縁膜１４Ａのエッチングはドライエッチングでなくともよいが、ドライエッチングを用いれば第１絶縁膜１４Ａをこのように残すことが容易となる。特に、異方性ドライエッチングを用いることが望ましく、実施例１のようにフッ素系ガスを用いた異方性ドライエッチングが好適である。
【００５５】
次に、半導体層２０上のうち、ソース電極１７とｐボディ電極２１を形成する領域を除いて、ＡＬＤ法によってＡｌ２Ｏ３からなる第２絶縁膜１４Ｂを形成する（図５．Ｅ参照）。第２絶縁膜１４Ｂはエッチングによりパターニングする。これにより、トレンチ１９の底面１９ａ、角部１９ｃの第１絶縁膜１４Ａ上、側面１９ｂ、第２のｎ層１３表面（ソース電極１７形成領域を除く）に連続して膜状に第２絶縁膜１４Ｂを形成する。なお、ＡＬＤ法において酸素源には、オゾンや酸素プラズマを用いるとよい。より低温で第２絶縁膜１４Ｂを成長させることができ、また膜厚の均一さや膜質も向上させることができる。また、ＡＬＤ法ではなく、ＣＶＤ法やスパッタなどによって第２絶縁膜１４Ｂを形成してもよい。
【００５６】
次に、リフトオフ法を用いてゲート電極１５、ｐボディ電極２１、ソース電極１７を順に形成する。さらに基板１０裏面にリフトオフ法を用いてドレイン電極１８を形成する（図５．Ｆ参照）。なお、これら電極の形成順序はこの順に限らず、任意の順に形成してよい。
【００５７】
次に、素子上面全体を覆うようにして保護膜（図示しない）を形成し、保護膜のうち、ソース電極１７の上部に当たる領域をドライエッチングしてコンタクトホールを形成し、ソース電極１７と接続する配線電極（図示しない）を形成する。以上によって実施例１の半導体装置が製造される。
【００５８】
次に、実施例１の半導体装置に関するシミュレーション結果について説明する。
【００５９】
実施例１、比較例１〜３の半導体装置について、ドレイン・ソース間電圧を５００Ｖとして、第２絶縁膜１４Ｂの屈曲点に印加される電界強度をシミュレーションにより算出した。比較例１は、実施例１の半導体装置において、第１絶縁膜１４Ａを設けずにＡｌ２Ｏ３からなる第２絶縁膜１４Ｂのみとしたものである。第２絶縁膜１４Ｂ表面には１つの屈曲点が存在し、第２絶縁膜１４Ｂのうちトレンチ１９側面１９ｂに沿う領域の表面１４５とトレンチ１９底面１９ａに沿う領域の表面１４６との交点が屈曲点Ｔである（図６（ａ）参照）。比較例２は、実施例１の半導体装置において、第１絶縁膜１４ＡをＳｉＯ２ではなくＡｌ２Ｏ３に替えて、第２絶縁膜１４Ｂと同一材料としたものである（図６（ｂ）参照）。比較例３は、実施例１の半導体装置において、第１絶縁膜１４Ａを第１のｎ層１１上ではなくトレンチ１９の角部１９ｃの第２絶縁膜１４Ｂ上に設けたものである（図６（ｃ）参照）。比較例３では、第２絶縁膜１４Ｂのうちトレンチ１９側面１９ｂに沿う領域の表面１４５と、第１絶縁膜１４Ａの斜辺との交点をＲ、トレンチ１９底面１９ａに沿う領域の表面１４６と、第１絶縁膜１４Ａの斜辺との交点をＳとする。実施例１、比較例１〜３において、トレンチ１９底面１９ａからｐｎ界面２３までの高さＨ０は３００ｎｍとし、第２絶縁膜１４ＢのＡｌ２Ｏ３膜の厚さは１００ｎｍとした。また、実施例１、比較例２、３において、第１絶縁膜１４Ａの高さＨは５０ｎｍ、幅Ｗは２００ｎｍとした。
【００６０】
図７は、比較例１における第２の絶縁膜１４Ｂの屈曲点Ｔに印加される電界強度、実施例１及び比較例２、３の半導体装置における第２絶縁膜１４Ｂの屈曲点Ｒ及び屈曲点Ｓに印加される電界強度のうち、高い方の電界強度を示したグラフである。電界強度は、比較例１の屈曲点Ｔの電界強度を１とした比で表した。
【００６１】
図７のように、比較例１に比べて比較例２、実施例１では電界強度が低下しており、電界が緩和されていることがわかった。一方、比較例３では、比較例１よりも電界強度が増加してしまうことがわかった。また、比較例２では電界が緩和されているものの、比較例１に比べて６％の電界強度低下であり、十分に電界が緩和されているとは言い難い。また、実施例１では、比較例１に比べて１２％の電界強度低下であり、十分に電界が緩和されていることがわかった。
【００６２】
また、別途図７の条件で実施例１の第１絶縁膜１４Ａ内部の最大電界強度を計算した結果では、図７の比較例１の屈曲点Ｔの電界強度よりもおよそ８％低いだけであった。このため、第１絶縁膜１４Ａと第２の絶縁膜１４Ｂとの絶縁破壊強度が同じであれば電界緩和の効果を十分に得られない。しかし、実施例１では第１絶縁膜１４Ａの絶縁破壊強度が第２の絶縁膜１４Ｂよりも十分に高いため、第２の絶縁膜１４Ｂの屈曲点Ｒ及び屈曲点Ｓの電界緩和の効果を十分に得ることが可能である。
【００６３】
次に、比較例１〜３、実施例１の半導体装置について、ドレイン・ソース間電圧を０．５Ｖとし、ゲート電圧を変化させて各ゲート電圧でのドレイン電流を算出した。図８は、実施例１、比較例１〜３の半導体装置のドレイン電流−ゲート電圧特性を示したグラフである。
【００６４】
図８のように、実施例１の半導体装置は、オン抵抗やｇｍに顕著な劣化は見られないことがわかった。
【００６５】
以上の結果から、実施例１の半導体装置では、オン抵抗やｇｍといった素子性能を向上させつつ、ゲート耐圧を向上できていることがわかった。
【００６６】
次に、実施例１の半導体装置について、第１絶縁膜１４Ａの高さＨ、幅Ｗを変更して第２絶縁膜１４Ｂの屈曲点Ｒ及び屈曲点Ｓに印加される電界強度を調べた。トレンチ１９底面１９ａからｐｎ界面２３までの高さＨ０は７００ｎｍとし、第２絶縁膜１４ＢであるＡｌ２Ｏ３膜の厚さは１００ｎｍとした。ドレイン・ソース間電圧は５００Ｖとした。
【００６７】
まず、高さＨを２００ｎｍで固定し、幅Ｗを変化させて、幅Ｗに対する高さＨの比（Ｈ／Ｗ）を０．２０、０．２５、０．５０、１．００、２．００に変化させた。その結果、第２の絶縁膜１４Ｂの屈曲点Ｒ及び屈曲点Ｓに印加される電界強度のうち、高い方の電界強度は図９のようになった。図９において、電界強度は、比較例１の屈曲点Ｔの電界強度を１とした比で表した。
【００６８】
図９のように、幅Ｗに対する高さＨの比が０．２０、０．２５の場合には、比較例１に比べて電界強度がおよそ１５％低下しており、電界が緩和されていることがわかった。幅Ｗに対する高さＨの比が０．５０では、比較例１に比べて電界強度はおよそ５％の低下であり、電界がやや緩和されていることがわかった。一方、幅Ｗに対する高さＨの比が１．００の場合には、比較例１に比べて電界強度が増加し、２．００の場合には、比較例１の電界強度とほぼ等しく、電界が緩和されないことがわかった。
【００６９】
また、幅Ｗを２００ｎｍで固定し、高さＨを変化させて、幅Ｗに対する高さＨの比（Ｈ／Ｗ）を０．２０、０．２５、０．５０、１．００、２．００に変化させた。その結果、図１０のように、幅Ｗに対する高さＨの比が０．２０の場合は、比較例１に比べて電界強度がおよそ２０％低下、比が０．２５の場合ではおよそ１５％低下、比が０．５０の場合はおよそ２５％低下しており、電界が緩和されていることがわかった。また、幅Ｗに対する高さＨの比が１．００、２．００の場合には、比較例１に比べて電界強度が増加し、電界が緩和されないことがわかった。
【００７０】
以上の結果から、幅Ｗに対する高さＨの比は、０．２〜０．５とすることが望ましく、より望ましくは０．２〜０．２５であることがわかった。
【００７１】
（各種変形例）
なお、本発明は、トレンチゲート構造だけでなく、側面の一部にボディ層が露出する溝であれば適用することができ、メサ溝にも適用できる。たとえば、素子外周にメサ溝が設けられた終端構造に対しても適用することができる。終端構造に適用する場合、第２絶縁膜はパッシベーション膜や保護膜として機能するものである。図１１は、実施例１の半導体装置において、終端構造としてメサ溝３０を有した構成を例示したものである。メサ溝３０は、第１のｎ層１１、ｐ層１２、第２のｎ層１３が台地状となるように、素子領域の外周を第１のｎ層１１に達するまでエッチングした溝である。このメサ溝３０の角部３０ｃに、実施例１の第１絶縁膜１４Ａと同様に、第１絶縁膜３４Ａが設けられている。また、メサ溝３０の底面３０ａ、第１絶縁膜３４Ａ、メサ溝３０の側面３０ｂ、第２のｎ層１３表面に連続して膜状に、第２絶縁膜１４Ｂと同様な第２絶縁膜３４Ｂが設けられている。このような終端構造とすることで、素子性能を向上させつつ、耐圧性能を向上させることができる。
【００７２】
実施例の半導体装置はＭＩＳＦＥＴであったが、本発明はこれに限るものではなく、半導体層に溝を有し、その溝の側面にボディ層が露出する構造であれば任意の半導体装置に適用可能である。たとえば、ＩＧＢＴ、ＨＦＥＴ、などの半導体装置に適用することができる。また、実施例１の半導体装置において、伝導型を反転させた構造とした場合にも本発明は有効である。また、実施例１は基板垂直方向に導通を取る縦型の半導体装置であったが、本発明は基板水平方向に導通を取る横型の半導体装置に対しても適用することができる。
【００７３】
実施例１の半導体装置は、半導体層としてIII族窒化物半導体を用いているが、本発明はこれに限るものではなく、任意の半導体材料を用いた半導体装置に適用できる。たとえば、ＳｉＣ、Ｓｉ、ＳｉＧｅ、III−Ｖ族半導体などにも適用することができる。本発明は、高耐圧な半導体材料であるIII族窒化物半導体やＳｉＣを用いた場合に好適であり、特にIII族窒化物半導体を用いた場合に好適である。
【産業上の利用可能性】
【００７４】
本発明の半導体装置は、パワーデバイスなどに利用することができる。
【符号の説明】
【００７５】
１０：基板
１１：第１のｎ層
１２：ｐ層
１３：第２のｎ層
１４Ａ：第１絶縁膜
１４Ｂ：第２絶縁膜
１５：ゲート電極
１６：パッシベーション膜
１７：ソース電極
１８：ドレイン電極
１９：トレンチ
２０：半導体層
２１：ｐボディ電極
【図１】
2018170441.tif 000003
【図２】
2018170441.tif 000004
【図３】
2018170441.tif 000005
【図４】
2018170441.tif 000006
【図５．Ａ】
2018170441.tif 000007
【図５．Ｂ】
2018170441.tif 000008
【図５．Ｃ】
2018170441.tif 000009
【図５．Ｄ】
2018170441.tif 000010
【図５．Ｅ】
2018170441.tif 000011
【図５．Ｆ】
2018170441.tif 000012
【図６】
2018170441.tif 000013
【図７】
2018170441.tif 000014
【図８】
2018170441.tif 000015
【図９】
2018170441.tif 000016
【図１０】
2018170441.tif 000017
【図１１】
2018170441.tif 000018