(57)【要約】【課題】本体領域と電流検出領域とを分離しつつ、耐圧低下を抑制する。【解決手段】半導体基板と、半導体基板の内部に形成された１以上の動作用セルを含む本体領域と、半導体基板の内部に形成された１以上の電流検出用セルを含む電流検出領域と、本体領域と電流検出領域との間において、半導体基板の内部に形成された中間領域と、本体領域の少なくとも一部の領域の上方に形成された上面側電極と、電流検出領域の少なくとも一部の領域の上方に形成され、上面側電極と分離している電流検出用電極と、中間領域の少なくとも一部の領域の上方に形成され、上面側電極および電流検出用電極の一方に接続された追加電極とを備える半導体装置を提供する。【選択図】図２
2018026472.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の内部に形成された１以上の動作用セルを含む本体領域と、
前記半導体基板の内部に形成された１以上の電流検出用セルを含む電流検出領域と、
前記本体領域と前記電流検出領域との間において、前記半導体基板の内部に形成された中間領域と、
前記本体領域の少なくとも一部の領域の上方に形成された上面側電極と、
前記電流検出領域の少なくとも一部の領域の上方に形成され、前記上面側電極と分離している電流検出用電極と、
前記中間領域の少なくとも一部の領域の上方に形成され、前記上面側電極および前記電流検出用電極の一方に接続された追加電極と
を備える半導体装置。
【請求項２】
前記動作用セルおよび前記電流検出用セルは、前記半導体基板の深さ方向に電流を流すトランジスタとして機能し、
前記中間領域は、前記半導体基板の深さ方向に電流を流すダイオードとして機能する中間セルを含む
請求項１に記載の半導体装置。
【請求項３】
前記追加電極は、前記上面側電極および前記電流検出用電極よりも薄く形成された
請求項２に記載の半導体装置。
【請求項４】
前記動作用セル、前記電流検出用セルおよび前記中間セルが同一の間隔で形成された
請求項２または３に記載の半導体装置。
【請求項５】
前記半導体基板の内部には、
第１導電型のベース領域と、
前記ベース領域の下方に形成された第２導電型のドリフト領域と、
前記半導体基板の上面から前記ベース領域の下側まで延伸して形成され、同一の間隔で配置された複数のトレンチ部と
が形成され、
それぞれのトレンチ部の間の領域が、前記動作用セル、前記電流検出用セルおよび前記中間セルのいずれかとして機能し、
前記動作用セルおよび前記電流検出用セルには、前記ベース領域の上方に第２導電型の高濃度領域が形成され、
前記中間セルには、前記ベース領域の上方に前記高濃度領域が形成されていない
請求項２から４のいずれか一項に記載の半導体装置。
【請求項６】
前記電流検出用電極が、一部の前記中間セルの上方にも形成されている
請求項２から５のいずれか一項に記載の半導体装置。
【請求項７】
前記上面側電極が、一部の前記中間セルの上方にも形成されている
請求項２から６のいずれか一項に記載の半導体装置。
【請求項８】
前記電流検出用電極の下方に形成された前記中間セルの数が、前記上面側電極の下方に形成された前記中間セルの数以上である
請求項７に記載の半導体装置。
【請求項９】
前記追加電極は、前記電流検出用電極に接続されており、
前記追加電極は、前記電流検出用電極の全体の下方に形成される
請求項１から８のいずれか一項に記載の半導体装置。
【請求項１０】
前記追加電極は、前記上面側電極に接続されており、
前記追加電極は、前記上面側電極の一部の下方に形成される
請求項１から８のいずれか一項に記載の半導体装置。
【請求項１１】
前記追加電極は、開口部を有する
請求項１から１０のいずれか一項に記載の半導体装置。
【請求項１２】
前記半導体基板の内部には、
第１導電型のベース領域と、
前記ベース領域の下方に形成された第２導電型のドリフト領域と、
前記半導体基板の上面から前記ベース領域の下側まで延伸して形成され、同一の間隔で配置された複数のトレンチ部と、
前記ドリフト領域内に交互に配置された第１導電型のカラムおよび第２導電型のカラムと
が形成されている
請求項１から１１のいずれか一項に記載の半導体装置。
【請求項１３】
半導体基板と、
前記半導体基板の内部に形成された１以上の動作用セルを含む本体領域と、
前記半導体基板の内部に形成された１以上の電流検出用セルを含む電流検出領域と、
前記本体領域と前記電流検出領域との間において、前記半導体基板の内部に形成された１以上の中間セルを含む中間領域と、
前記本体領域の少なくとも一部の領域の上方に形成された上面側電極と、
前記電流検出領域の少なくとも一部の領域の上方に形成され、前記上面側電極と分離している電流検出用電極と
を備え、
前記動作用セル、前記電流検出用セルおよび前記中間セルは同一の間隔で配置され、
前記動作用セルおよび前記電流検出用セルは前記半導体基板の深さ方向に電流を流すトランジスタとして機能し、
前記中間セルは、前記半導体基板の深さ方向に電流を流すダイオードとして機能する
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
従来、パワーＭＯＳＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等の半導体装置において、素子として駆動する本体領域と、電流を検出するための電流検出領域とを有する構造が知られている（例えば、特許文献１参照）。
特許文献１  特開２０１０−２１９２５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本体領域と電流検出領域とを分離するために、本体領域と電流検出領域との間に分離領域を設けると、半導体装置の耐圧が低下する場合がある。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の内部に形成された１以上の動作用セルを含む本体領域を備えてよい。半導体装置は、半導体基板の内部に形成された１以上の電流検出用セルを含む電流検出領域を備えてよい。半導体装置は、本体領域と電流検出領域との間において、半導体基板の内部に形成された中間領域を備えてよい。半導体装置は、本体領域の少なくとも一部の領域の上方に形成された上面側電極を備えてよい。半導体装置は、電流検出領域の少なくとも一部の領域の上方に形成され、上面側電極と分離している電流検出用電極を備えてよい。半導体装置は、中間領域の少なくとも一部の領域の上方に形成され、上面側電極および電流検出用電極の一方に接続された追加電極を備えてよい。
【０００５】
動作用セルおよび電流検出用セルは、半導体基板の深さ方向に電流を流すトランジスタであってよい。中間領域は、半導体基板の深さ方向に電流を流すダイオードとして機能する中間セルを含んでよい。
【０００６】
追加電極は、上面側電極および電流検出用電極よりも薄く形成されてよい。動作用セル、電流検出用セルおよび中間セルが同一の間隔で形成されてよい。
【０００７】
半導体基板の内部には、第１導電型のベース領域と、ベース領域の下方に形成された第２導電型のドリフト領域とが形成されてよい。半導体基板の内部には、半導体基板の上面からベース領域の下側まで延伸して形成され、同一の間隔で配置された複数のトレンチ部が形成されてよい。それぞれのトレンチ部の間の領域が、動作用セル、電流検出用セルおよび中間セルのいずれかとして機能してよい。動作用セルおよび電流検出用セルには、ベース領域の上方に第２導電型の高濃度領域が形成されてよい。中間セルには、ベース領域の上方に高濃度領域が形成されていなくてよい。
【０００８】
電流検出用電極が、一部の中間セルの上方にも形成されていてよい。上面側電極が、一部の中間セルの上方にも形成されていてよい。電流検出用電極の下方に形成された中間セルの数が、上面側電極の下方に形成された中間セルの数以上であってよい。
【０００９】
追加電極は、電流検出用電極に接続されてよい。追加電極は、電流検出用電極の全体の下方に形成されてよい。追加電極は、上面側電極に接続されてよい。追加電極は、上面側電極の一部の下方に形成されてよい。追加電極は、開口部を有してよい。
【００１０】
半導体基板の内部には、第１導電型のベース領域と、ベース領域の下方に形成された第２導電型のドリフト領域とが形成されてよい。半導体基板の内部には、半導体基板の上面からベース領域の下側まで延伸して形成され、同一の間隔で配置された複数のトレンチ部が形成されてよい。半導体基板の内部には、ドリフト領域内に交互に配置された第１導電型のカラムおよび第２導電型のカラムが形成されてよい。
【００１１】
本発明の第２の態様においては、半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の内部に形成された１以上の動作用セルを含む本体領域を備えてよい。半導体装置は、半導体基板の内部に形成された１以上の電流検出用セルを含む電流検出領域を備えてよい。半導体装置は、本体領域と電流検出領域との間において、半導体基板の内部に形成された１以上の中間セルを含む中間領域を備えてよい。半導体装置は、本体領域の少なくとも一部の領域の上方に形成された上面側電極を備えてよい。電流検出領域の少なくとも一部の領域の上方に形成され、上面側電極と分離している電流検出用電極を備えてよい。動作用セル、電流検出用セルおよび中間セルは同一の間隔で配置されてよい。動作用セルおよび電流検出用セルは半導体基板の深さ方向に電流を流すトランジスタであってよい。中間セルは、半導体基板の深さ方向に電流を流すダイオードであってよい。
【００１２】
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に係る半導体装置１００の上面の模式図である。
【図２】図１におけるＡ−Ａ'断面の第１実施形態を示す図である。
【図３】図１におけるＡ−Ａ'断面の他の例を示す図である。
【図４】図１におけるＡ−Ａ'断面の他の例を示す図である。
【図５】図１におけるＡ−Ａ'断面の他の例を示す図である。
【図６】図１におけるＡ−Ａ'断面の他の例を示す図である。
【図７】図１におけるＡ−Ａ'断面の他の例を示す図である。
【図８】図１におけるＡ−Ａ'断面の他の例を示す図である。
【図９】図１におけるＡ−Ａ'断面の他の例を示す図である。
【図１０】図１におけるＡ−Ａ'断面の第２実施形態を示す図である。
【図１１】図１におけるＡ−Ａ'断面の他の例を示す図である。
【図１２】図１におけるＡ−Ａ'断面の他の例を示す図である。
【図１３】図１におけるＡ−Ａ'断面の他の例を示す図である。
【図１４】図１におけるＡ−Ａ'断面の他の例を示す図である。
【図１５】追加電極５０の形状の一例を示す上面図である。
【図１６】図１における、電流検出用電極１２の角部の近傍Ｂ部を拡大した模式図である。
【図１７】図１における、電流検出用電極１２の角部の近傍Ｂ部を拡大した模式図である。
【発明を実施するための形態】
【００１４】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１５】
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向に限定されない。
【００１６】
本明細書においては「ソース」、「ドレイン」の用語を用いているが、半導体装置はＭＯＳＦＥＴに限定されない。ＩＧＢＴ等のバイポーラトランジスタにおける「エミッタ」および「コレクタ」も、本明細書における「ソース」および「ドレイン」の用語の範囲に含まれ得る。
【００１７】
各実施例においては、第１導電型をｐ型、第２導電型をｎ型とした例を示しているが、基板、層、領域等の導電型は、それぞれ逆の極性であってもよい。
【００１８】
図１は、本発明の実施形態に係る半導体装置１００の上面の模式図である。半導体装置１００は、半導体基板３０を備える。半導体基板３０は、シリコン基板であってよく、窒化物半導体または炭化珪素等の化合物半導体基板であってもよい。半導体基板３０の上面の上方には、ソース電極１１および電流検出用電極１２が形成されている。ソース電極１１は上面側電極の一例である。半導体基板３０の上面の上方には、ゲート電極１３が更に形成されてよい。
【００１９】
一例としてソース電極１１、電流検出用電極１２およびゲート電極１３は、アルミニウムを含む金属等の金属材料で形成される。ソース電極１１、電流検出用電極１２およびゲート電極１３は互いに分離して設けられる。本例の半導体装置１００は、半導体基板３０の深さ方向に主電流が流れる縦型デバイスである。本例の半導体基板３０の下面には、図２に示すようなドレイン領域３３とドレイン電極１４が形成される。
【００２０】
半導体基板３０の内部には、本体領域２１、電流検出領域２２および中間領域２４が形成される。本体領域２１は、半導体装置１００の主電流が流れる領域である。本体領域２１に流れる主電流は、ソース電極１１を介して外部に流れる。ソース電極１１は、本体領域２１の少なくとも一部の領域の上方に形成される。
【００２１】
電流検出領域２２は、被検出電流が流れる領域である。被検出電流は、電流検出用電極１２を介して外部の電流検出装置に流れる。電流検出用電極１２は、電流検出領域２２の少なくとも一部の領域の上方に形成される。半導体基板３０の上面において、電流検出用電極１２が覆う面積は、ソース電極１１が覆う面積よりも小さい。
【００２２】
電流検出装置は、被検出電流の電流値を検出する。電流検出装置は、検出した電流値に基づいて、半導体装置１００を制御してよい。例えば電流検出装置は、検出した電流値が所定の閾値を超えた場合に、半導体装置１００をオフ状態に制御する。
【００２３】
中間領域２４は、本体領域２１および電流検出領域２２の間の領域である。中間領域２４を設けることで、本体領域２１および電流検出領域２２を分離する。中間領域２４は、本体領域２１および電流検出領域２２とは異なるように動作してよい。一例として本体領域２１および電流検出領域２２は、ゲート電極１３に印加される電圧によって制御されるトランジスタを有するのに対して、中間領域２４は、ゲート電極１３に印加される電圧によって制御されない。
【００２４】
半導体基板３０の外周に沿って、耐圧構造領域２３が形成される。耐圧構造領域２３は、本体領域２１、電流検出領域２２および中間領域２４の外側に形成される。耐圧構造領域２３には、ガードリングまたはフィールドプレート等の耐圧構造が形成される。
【００２５】
（第１実施形態）
図２は、図１におけるＡ−Ａ'断面の第１実施形態を示す図である。図２に示す各構成は、図２の紙面と垂直な方向に延伸して形成されてよい。図２においては、一例として、半導体装置１００の下面側においては、ｎ+型の不純物がドープされたドレイン領域３３が形成され、ドレイン領域３３の下面側にドレイン電極１４が形成されている。なお、その他の例としては、ｐ+若しくはｐ−型の不純物がドープされたコレクタ領域が形成され、コレクタ領域の下面側にコレクタ電極が形成されてもよい。また、半導体装置１００の下面側にｎ型の不純物がドープされたｎ型領域を形成し、さらにｎ型領域の下面側にｐ型の不純物がドープされたｐ型領域が形成されたコレクタ領域が形成され、コレクタ領域の下面側にコレクタ電極が形成されてもよい。また、逆導通型の絶縁ゲートバイポーラトランジスタ（Reverse Conducting Insulated Gate Bipolar Transistor）のような半導体装置１００の下面側にｐ型の不純物がドープされたｐ型領域と、ｎ型の不純物がドープされたｎ型領域の両方を備えたコレクタ領域を形成し、コレクタ領域の下面側にコレクタ電極が形成されてもよい。
【００２６】
本体領域２１には、主電流が流れる１以上の動作用セル５２が形成されている。電流検出領域２２には、被検出電流が流れる１以上の電流検出用セル５４が形成されている。本例の動作用セル５２および電流検出用セル５４は、半導体基板３０の深さ方向に電流を流すか否かを切り替えるトランジスタの一部として機能する。動作用セル５２および電流検出用セル５４は、同一の構造、同一の不純物濃度を有することが好ましい。
【００２７】
半導体基板３０の上面において、電流検出領域２２が占める面積は、本体領域２１が占める面積よりも小さい。電流検出領域２２が占める面積は、本体領域２１が占める面積の１０分の１以下であってよく、１００分の１以下であってもよい。
【００２８】
中間領域２４は、本体領域２１および電流検出領域２２の間において、半導体基板３０の内部に形成される。中間領域２４には、動作用セル５２および電流検出用セル５４が形成されていない。本例では、中間領域２４には、トランジスタとして動作する領域が形成されていない。本例の中間領域２４には、半導体基板３０の深さ方向に電流を流すダイオードとして機能する中間セル５６が形成されている。
【００２９】
本例の半導体基板３０には、本体領域２１、電流検出領域２２および中間領域２４において、下面側から順番にｎ+型のドレイン領域３３およびｎ−型のドリフト領域３２が形成されている。また、ドリフト領域３２の表面層にはｐ型のベース領域が形成されている。また、本体領域２１、電流検出領域２２および中間領域２４には、ベース領域３４を貫通して、半導体基板３０の上面からベース領域３４の下側まで延伸してドリフト領域３２に達するトレンチ部４０が形成されている。
【００３０】
それぞれのトレンチ部４０に挟まれるメサ領域が、動作用セル５２、電流検出用セル５４および中間セル５６のいずれかとして機能する。本例ではトレンチ部４０の短手方向の幅の中心をそれぞれのセルの境界とする。本例の動作用セル５２および電流検出用セル５４においては、ベース領域３４の上方にｎ＋型のソース領域３８が形成される。ソース領域３８には、ドリフト領域３２よりも高濃度に不純物がドープされている。ソース領域３８は高濃度領域の一例である。これにより動作用セル５２および電流検出用セル５４はトランジスタとして機能する。本例では、トランジスタとして機能するセルのうち、ソース電極１１の下方に形成されるセルを動作用セル５２とし、電流検出用電極１２の下方に形成されるセルを電流検出用セル５４とする。
【００３１】
これに対して本例の中間セル５６には、ベース領域３４の上方にソース領域３８が形成されない。中間セル５６は、ベース領域３４およびドリフト領域３２のｐｎ接合ダイオードとして機能する。中間領域２４により、本体領域２１と電流検出領域２２とを分離して、被検出電流を精度よく検出できる。
【００３２】
また、動作用セル５２、電流検出用セル５４および中間セル５６においては、半導体基板３０の上面に露出する領域にｐ＋型のｐ＋領域３６が形成されてもよい。ｐ＋領域３６には、ベース領域３４よりも不純物が高濃度にドープされている。これにより、各セルと、ソース電極１１等の電極との接触抵抗を低減し、トランジスタセル内の寄生バイポーラトランジスタの動作を抑制できる。
【００３３】
中間領域２４の少なくとも一部の領域の上方には、ソース電極１１および電流検出用電極１２の一方に電気的に接続された追加電極５０が形成されている。図２の例では、追加電極５０は電流検出用電極１２と接続されている。追加電極５０は、中間領域２４における中間セル５６と電気的に接続する。追加電極５０は、不純物が添加されたポリシリコン、または、高融点金属等の導電材料で形成される。より具体的な例では、追加電極５０は、タングステン、モリブデン、タンタル、チタン等の導電材料で形成される。
【００３４】
本例の追加電極５０は、中間領域２４における全ての中間セル５６と電気的に接続することが好ましい。他の例における追加電極５０は、中間領域２４における一部の中間セル５６と電気的に接続してもよい。一例として追加電極５０は、電流検出領域２２側の中間セル５６と電気的に接続し、本体領域２１に隣接する１以上の中間セル５６と電気的に接続していなくともよい。
【００３５】
中間領域２４においても、半導体基板３０の下面側（ドレイン側）から上面側（ソース側）に電流が流れる。中間セル５６にソース電極１１、電流検出用電極１２または追加電極５０が接続されていない場合、中間領域２４の下方側から流れる電流は、本体領域２１および電流検出領域２２に流れる。
【００３６】
電流検出領域２２の面積は、本体領域２１の面積よりも非常に小さい。また、中間領域２４の面積は、電流検出領域２２の面積に対して無視できない程度の大きさを有する。このため、中間領域２４の下方側からの電流が電流検出領域２２に流れてしまうと、電流検出領域２２の単位面積当たりにおける電流の増加量が大きくなってしまう。これにより、電流検出領域２２が破壊されやすくなり、耐圧が低下してしまう。
【００３７】
ソース電極１１または電流検出用電極１２を中間セル５６に接続して、中間領域２４の電流を、中間セル５６を介してソース電極１１または電流検出用電極１２に流すことも考えられる。しかし、ソース電極１１および電流検出用電極１２は、ワイヤーボンディング等の処理のために比較的に厚い金属で形成されており、微細な加工が比較的に困難な場合がある。このため、半導体装置１００を微細化してセルピッチが小さくなると、ソース電極１１または電流検出用電極１２を分離しつつ、いずれかの電極を中間セル５６に接続することが困難になる。
【００３８】
これに対して半導体装置１００では、追加電極５０を中間セル５６に接続する。追加電極５０は、ソース電極１１および電流検出用電極１２よりも微細な加工が容易な材質または厚みを有する。例えば追加電極５０はポリシリコンで形成され、ソース電極１１および電流検出用電極１２は金属で形成される。また、追加電極５０は、ソース電極１１および電流検出用電極１２よりも薄く形成されてよい。
【００３９】
追加電極５０を中間セル５６に接続することで、中間領域２４の電流を、中間セル５６を介して追加電極５０に流すことができる。このため、中間領域２４の電流が、電流検出用セル５４に流れることを抑制して、耐圧を維持することができる。また、追加電極５０をポリシリコン等で形成することで、半導体装置１００を微細化しても、追加電極５０を容易に加工することができる。
【００４０】
追加電極５０は、電流検出用電極１２の全体の下方に形成されてよい。これにより、中間領域２４の電流を、電流検出用電極１２の全体に分散して流すことができる。また、電流検出用電極１２の全体の下方に設けた追加電極５０の抵抗値を調整することで、被検出電流が流れる経路の抵抗値を調整できる。追加電極５０と電流検出用電極１２の間における一部の領域には、層間絶縁膜２６が設けられていてよい。
【００４１】
本例のトレンチ部４０は、半導体基板３０の上面からドリフト領域３２まで達するトレンチと、トレンチの内壁に形成されたゲート絶縁膜４２と、トレンチ内に設けられゲート絶縁膜４２に覆われる電極部４４とを有する。
【００４２】
一例としてゲート絶縁膜４２は、トレンチの内壁に露出する半導体基板３０を熱酸化した酸化膜である。一例として電極部４４は、不純物がドープされたポリシリコン等で形成される。本例の電極部４４は、図１に示したゲート電極１３と電気的に接続される。電極部４４に印加されるゲート電圧に応じて、電極部４４と対向するベース領域３４にチャネルが形成される。これにより、動作用セル５２および電流検出用セル５４におけるソース領域３８と、ドリフト領域３２との間で電流が流れる。
【００４３】
半導体装置１００がＩＧＢＴを含む場合、一部の電極部４４は、ソース電極１１（ＩＧＢＴにおけるエミッタ電極）と電気的に接続されてもよい。ソース電極１１に接続されたトレンチ部４０は、ダミートレンチとして機能する。これにより、キャリアの注入促進効果（ＩＥ効果）が生じてオン電圧を低減できる。
【００４４】
それぞれのトレンチ部４０は、当該断面において同一の間隔で配置されている。つまり、動作用セル５２、電流検出用セル５４および中間セル５６が同一の間隔で形成されている。複数のトレンチ部４０は、当該断面と垂直な方向にストライプ状に延伸して形成されてよい。
【００４５】
本例の半導体装置１００には、本体領域２１、電流検出領域２２および中間領域２４において各セルが同一の間隔で配置される。また、本例の半導体装置１００では、中間領域２４にフィールドプレート等の耐圧構造を設けずに、ダイオードとして機能する中間セル５６により本体領域２１および電流検出領域２２を分離している。このため、無効な領域を無くし、または、小さくして、より大きな電流を流すことが可能になる。
【００４６】
半導体基板３０の上面には、ゲート絶縁膜４２の一部が形成されている。ただし、それぞれのセルにおけるｐ＋領域３６およびソース領域３８は、少なくとも部分的にゲート絶縁膜４２に覆われていない。
【００４７】
本例の追加電極５０は、中間領域２４および電流検出領域２２において、半導体基板３０の上面、および、ゲート絶縁膜４２の上面に形成されている。追加電極５０は、各セルにおけるｐ＋領域３６およびソース領域３８と電気的に接続する。
【００４８】
半導体基板３０の上面、ゲート絶縁膜４２および追加電極５０の上面には、層間絶縁膜２６が形成される。ただし、各セルにおけるｐ＋領域３６およびソース領域３８が露出するように、層間絶縁膜２６には開口が形成されている。また、追加電極５０と電流検出用電極１２との間の層間絶縁膜２６には、追加電極５０を露出するように開口が形成される。一例として、中間セル５６および電流検出用セル５４の上方に、当該開口が形成される。これらの開口内には、ソース電極１１または電流検出用電極１２が充填される。
【００４９】
また、ソース電極１１の端部の下方から、対向する電流検出用電極１２の端部の下方まで、層間絶縁膜２６が連続して形成されることが好ましい。追加電極５０は、連続して形成された層間絶縁膜２６の下方で終端する。これにより、追加電極５０に対して、ソース電極１１および電流検出用電極１２の双方が接続してしまうことを防止できる。
【００５０】
図３は、図１におけるＡ−Ａ'断面の他の例を示す図である。本例では、電流検出用電極１２が、中間領域２４において本体領域２１と隣接する中間セル５６の上方まで延伸している。追加電極５０も、本体領域２１と隣接する中間セル５６の上方まで延伸している。また、本体領域２１と隣接する中間セル５６の上方において、層間絶縁膜２６に開口が形成されている。
【００５１】
ソース電極１１および電流検出用電極１２に対して微細な加工が可能であれば、本例のような構造としてもよい。当該構造においても追加電極５０を設けることで、電流検出用電極１２の端部位置にバラツキが生じて、接続すべき中間セル５６と電流検出用電極１２とが分離してしまった場合でも、追加電極５０により、中間セル５６から電流を引き抜くことができる。
【００５２】
図４は、図１におけるＡ−Ａ'断面の他の例を示す図である。本例では、ソース電極１１が、一部の中間セル５６の上方にも形成されている。図４の例では、本体領域２１に隣接する一つの中間セル５６に、ソース電極１１が接続している。同様に、電流検出用電極１２が、一部の中間セル５６の上方にも形成されている。図４の例では、電流検出領域２２に隣接する一つの中間セル５６に、電流検出用電極１２が接続している。
【００５３】
ソース電極１１または電流検出用電極１２の下方にも中間セル５６を形成することで、中間セル５６の個数を増加させて、本体領域２１と電流検出領域２２とをより分離することができる。また、各電極の下方に形成した中間セル５６を各電極に接続することで、中間セル５６から電流を引き抜くことができる。
【００５４】
電流検出用電極１２の下方に形成された中間セル５６の数が、ソース電極１１の下方に形成された中間セル５６の数と同一か、または、より多くてもよい。これにより、ソース電極１１の下方に、より多くの動作用セル５２を形成することができる。
【００５５】
図５は、図１におけるＡ−Ａ'断面の他の例を示す図である。本例では、全ての中間セル５６が、ソース電極１１および電流検出用電極１２のいずれかの下方に配置される。ただし、電流検出用電極１２の下方に形成された中間セル５６の数が、ソース電極１１の下方に形成された中間セル５６の数よりも多い。他の構造は、図４の例における半導体装置１００と同一であってよい。
【００５６】
図６は、図１におけるＡ−Ａ'断面の他の例を示す図である。本例では、複数の電流検出用セル５４に渡って、層間絶縁膜２６が連続して形成されている。ただし、いずれかの電流検出用セル５４の上方では、層間絶縁膜２６に開口が形成されていてもよい。このように、層間絶縁膜２６の形状を調整することで、電流検出用電極１２と、追加電極５０との接触面積を調整し、被検出電流が流れる経路の抵抗値を調整できる。
【００５７】
従って、被検出電流を、外部の処理回路へ入力するのに適した電流値に調整できる。また、ソース電極１１に流れる主電流と、電流検出用電極１２に流れる被検出電流との電流比を調整することができる。
【００５８】
図７は、図１におけるＡ−Ａ'断面の他の例を示す図である。本例では、図６の例と同様に、複数の電流検出用セル５４に渡って、層間絶縁膜２６が連続して形成されている。また、図３または図５の例と同様に、電流検出用電極１２が、ソース電極１１の近傍まで延伸している。
【００５９】
図８は、図１におけるＡ−Ａ'断面の他の例を示す図である。本例の半導体装置１００は、図１から図７において説明したいずれかの構造に加え、ｐ型のカラム６０およびｎ型のカラム６２を更に備える。図８では、図２に示した構造に、カラム６０およびカラム６２を追加した構造を示している。
【００６０】
カラム６０およびカラム６２は、ドリフト領域３２内において交互に配置される。カラム６０およびカラム６２は超接合が形成できるように、不純物濃度および幅が調節されている。このような構造により、カラム６０およびカラム６２の境界から空乏層が横方向に広がるので、ｎ型領域（ｎ型のカラム６２）の不純物濃度を高くしてオン抵抗を下げても、高耐圧を維持することができる。
【００６１】
本例では、カラム６０は、各セルのベース領域３４の下面から下側に突出して形成される。カラム６０の間のドリフト領域３２がカラム６２として機能する。それぞれのカラム６０の間隔は、各セルの間隔と同一である。カラム６０は、動作用セル５２、電流検出用セル５４および中間セル５６のそれぞれに対して形成される。半導体装置１００においては、本体領域２１、電流検出領域２２および中間領域２４に、同一の間隔でセルが配置されている。このため、本体領域２１、電流検出領域２２および中間領域２４に同一構造の超接合が形成できる。本体領域２１、電流検出領域２２および中間領域２４におけるカラムの不純物濃度は同一である。
【００６２】
このような構造により、本体領域２１および電流検出領域２２を分離する中間領域２４を設けつつ、超接合のカラム６０およびカラム６２を均等な間隔で配置することができる。このため、超接合におけるｐ型およびｎ型カラムの不純物のチャージバランスを保ちやすく、耐圧を維持することができる。
【００６３】
図９は、図１におけるＡ−Ａ'断面の他の例を示す図である。本例の半導体装置１００は、図６に示した構造に、カラム６０およびカラム６２を追加した構造である。このような構造によっても、本体領域２１および電流検出領域２２を分離しつつ、超接合におけるｐ型およびｎ型カラムの不純物のチャージバランスを保つことができる。
【００６４】
（第２実施形態）
図１０は、図１におけるＡ−Ａ'断面の第２実施形態を示す図である。本実施形態の半導体装置１００は、図１から図９に示したいずれかの構造から、追加電極５０を削除した構造を有する。図１０では、図４に示した構造から、追加電極５０を削除した構造を示している。
【００６５】
本例の半導体装置１００は、動作用セル５２、電流検出用セル５４および中間セル５６が等間隔に配置されている。また、中間セル５６の少なくとも一部は、ソース電極１１および電流検出用電極１２のいずれかに接続されている。図１０の例では、ソース電極１１および電流検出用電極１２のいずれも、１以上の中間セル５６に接続されている。
【００６６】
本例の半導体装置１００によれば、無効領域を設けずに本体領域２１および電流検出領域２２を分離しつつ、中間領域２４に流れる電流を、中間セル５６を介して引き抜くことができる。このため、電流検出領域２２における耐圧低下を抑制できる。
【００６７】
図１１は、図１におけるＡ−Ａ'断面の他の例を示す図である。本例の半導体装置１００は、図５に示した構造から、追加電極５０を削除した構造を有する。このような構造によっても、無効領域を設けずに本体領域２１および電流検出領域２２を分離しつつ、中間領域２４に流れる電流を、中間セル５６を介して引き抜くことができる。
【００６８】
図１２は、図１におけるＡ−Ａ'断面の他の例を示す図である。本例の半導体装置１００は、図１０に示した構造に、カラム６０およびカラム６２を追加した構造である。このような構造によっても、本体領域２１および電流検出領域２２を分離しつつ、超接合におけるｐ型およびｎ型カラムの不純物のチャージバランスを保つことができる。
【００６９】
図１３は、図１におけるＡ−Ａ'断面の他の例を示す図である。本例の半導体装置１００は、図１１に示した構造に、カラム６０およびカラム６２を追加した構造である。このような構造によっても、本体領域２１および電流検出領域２２を分離しつつ、超接合におけるｐ型およびｎ型カラムの不純物のチャージバランスを保つことができる。
【００７０】
図１４は、図１におけるＡ−Ａ'断面の他の例を示す図である。本例の半導体装置１００は、追加電極５０の位置以外は、図１から図９に示したいずれかの半導体装置１００の構造と同一である。
【００７１】
本例における追加電極５０は、ソース電極１１に電気的に接続されている。この場合、中間領域２４に流れる電流は、中間セル５６および追加電極５０を介して、ソース電極１１に流れる。このような構成によっても、中間領域２４の電流が電流検出領域２２に流れることを抑制して、耐圧を向上させることができる。
【００７２】
追加電極５０は、ソース電極１１の一部の下方に形成されてよい。例えば追加電極５０は、ソース電極１１の下方の中間セル５６まで延伸して形成され、動作用セル５２までは延伸していなくともよい。また、追加電極５０は、ソース電極１１の全体の下方に形成されてもよい。
【００７３】
図１５は、追加電極５０の形状の一例を示す上面図である。図１５では、追加電極５０の端部近傍を部分的に示している。本例の追加電極５０は、上面から下面まで貫通する１以上の開口部５１を有する。開口部５１は、追加電極５０のうち電流検出用電極１２（またはソース電極１１）と重なる領域に形成される。開口部５１の内部には、層間絶縁膜２６が充填されてよい。
【００７４】
追加電極５０に開口部５１を設けることで、追加電極５０の断面積が部分的に減少する。これにより、半導体基板３０の上面と平行な方向、および、半導体基板３０の上面と垂直な方向における追加電極５０の電気抵抗を調整することができる。このため、外部に流す被検出電流の電流値を調整することができる。開口部５１は、追加電極５０の上面に均等な間隔で配置されてよい。また、開口部５１は、トレンチ部４０の上方に配置されてもよい。
【００７５】
図１６は、図１に示す半導体装置１００の上面における、電流検出用電極１２の角部の近傍Ｂ部を拡大した模式図である。図１６は、図２に示した構造に対応している。図１６は、トレンチ部４０、ベース領域３４、ソース領域３８、ｐ＋領域３６、追加電極５０、ソース電極１１および電流検出用電極１２を示しており、他の構造を省略している。
【００７６】
なお、追加電極５０は、ソース電極１１と半導体基板３０との間にも延伸しているが、図１６ではソース電極１１に重なる部分は省略している。また、図１０から図１３に示した追加電極５０を設けない実施形態においても、追加電極５０以外の構造は図１６の例と同様である。
【００７７】
複数のトレンチ部４０は、本体領域２１、電流検出領域２２および中間領域２４において、所定の配列方向に沿って一定の間隔で配置されている。それぞれのトレンチ部４０は、所定の延伸方向に沿って延伸して設けられる。一例として、延伸方向において本体領域２１、電流検出領域２２および中間領域２４が存在する場合、トレンチ部４０は、本体領域２１、電流検出領域２２および中間領域２４に渡って連続して形成される。
【００７８】
それぞれのトレンチ部４０の間におけるメサ領域には、ベース領域３４が形成されている。ただし、本体領域２１および電流検出領域２２においては、半導体基板３０の上面において、ソース領域３８およびｐ＋領域３６が延伸方向に沿ってストライプ状に延伸して形成されている。これに代えて、ソース領域３８およびｐ＋領域３６が、延伸方向に沿って交互に形成されていてもよい。
【００７９】
中間領域２４は、延伸方向および配列方向の双方において、本体領域２１および電流検出領域２２の間に設けられる。中間領域２４の一部の領域においては、ｐ＋領域３６が設けられていなくともよい。例えば、延伸方向において本体領域２１、電流検出領域２２および中間領域２４が存在するメサ領域では、中間領域２４の延伸方向における一部の領域においてｐ＋領域３６が設けられていない。これにより、本体領域２１と電流検出領域２２のｐ＋領域３６を分離している。
【００８０】
また、中間領域２４には、ソース領域３８が形成されていない。これにより、延伸方向において本体領域２１、電流検出領域２２および中間領域２４が存在するメサ領域において、本体領域２１および電流検出領域２２のソース領域３８を分離している。本体領域２１、電流検出領域２２および中間領域２４が存在するメサ領域において、電流検出用電極１２の下側に形成される中間領域２４の長さＬ１は、ソース電極１１の下側に形成される中間領域２４の長さＬ２よりも大きくてよい。これにより、ソース電極１１に下側に形成される中間領域２４の面積を小さくすることができる。
【００８１】
図１６の例では、延伸方向において、電流検出領域２２のｐ＋領域３６の端部位置は、ソース領域３８の端部位置と一致している。他の例では、延伸方向において、電流検出領域２２のｐ＋領域３６は、ソース領域３８よりも中間領域２４側に突出していてもよい。例えばｐ＋領域３６は、電流検出用電極１２よりも中間領域２４側に突出して形成されてよく、追加電極５０の端部まで延伸して形成されていてもよい。
【００８２】
また、配列方向において本体領域２１および電流検出領域２２の間に設けられた中間領域２４においても、ｐ＋領域３６は、電流検出用電極１２よりも中間領域２４側に突出して形成されてよく、追加電極５０の端部まで延伸して形成されていてもよい。ただし、これらのｐ＋領域３６は、本体領域２１におけるｐ＋領域３６とは分離している。このような構造により、中間領域２４における電流を、追加電極５０を介して効率よく引き抜くことができる。
図１７は、図１に示す半導体装置１００の上面における、電流検出用電極１２の角部の近傍Ｂ部を拡大した模式図である。図１７は、図１６と同様に図２に示した構造に対応している。図１７は、トレンチ部４０、ベース領域３４、ソース領域３８、ｐ＋領域３６、追加電極５０、ソース電極１１および電流検出用電極１２を示しており、他の構造を省略している。図１７は、中間領域２４にｐ＋領域３６を形成している点が図１６と異なる。図１７の例も図１６の例と同様な効果を得ることができる。
【００８３】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００８４】
なお、本発明の実施の形態は、トレンチの内壁に形成されたゲート絶縁膜４２と、トレンチ部４０内に設けられゲート絶縁膜４２に覆われる電極部４４とを有するトレンチゲート構造について記載しているが、半導体基板の表面層に選択的に配置されたベース領域と、ベース領域内に選択的に配置されたソース領域とを備え、半導体基板の表面にゲート絶縁膜を配置してゲート絶縁膜上に電極部を備えたプレーナーゲート構造としてもよい。
【００８５】
また、ベース領域３４およびトレンチ部４０は図１６、図１７に示すように平面における形状をストライプ状としたが、ベース領域３４の平面形状を島状にし、トレンチ部４０の平面形状をベース領域３４の島状の間に配置する格子状とし、電極部４４を格子状としてもよい。上述したプレーナーゲート構造においても同様にベース領域の平面形状を島状とし、電極部の平面形状をベース領域の島状の間を跨ぐように配置された格子状としてもよい。なお、ベース領域を島状に形成する場合は、ｐ型のコラムも平面形状が島状に配置される。
【符号の説明】
【００８６】
１１・・・ソース電極、１２・・・電流検出用電極、１３・・・ゲート電極、１４・・・ドレイン電極、２１・・・本体領域、２２・・・電流検出領域、２３・・・耐圧構造領域、２４・・・中間領域、２６・・・層間絶縁膜、３０・・・半導体基板、３２・・・ドリフト領域、３３・・・ドレイン領域、３４・・・ベース領域、３６・・・ｐ＋領域、３８・・・ソース領域、４０・・・トレンチ部、４２・・・ゲート絶縁膜、４４・・・電極部、５０・・・追加電極、５１・・・開口部、５２・・・動作用セル、５４・・・電流検出用セル、５６・・・中間セル、６０・・・カラム、６２・・・カラム、１００・・・半導体装置
【図１】
2018026472.tif 000003
【図２】
2018026472.tif 000004
【図３】
2018026472.tif 000005
【図４】
2018026472.tif 000006
【図５】
2018026472.tif 000007
【図６】
2018026472.tif 000008
【図７】
2018026472.tif 000009
【図８】
2018026472.tif 000010
【図９】
2018026472.tif 000011
【図１０】
2018026472.tif 000012
【図１１】
2018026472.tif 000013
【図１２】
2018026472.tif 000014
【図１３】
2018026472.tif 000015
【図１４】
2018026472.tif 000016
【図１５】
2018026472.tif 000017
【図１６】
2018026472.tif 000018
【図１７】
2018026472.tif 000019
【手続補正書】
【提出日】平成29年7月3日(2017.7.3)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2018026472.tif 000020
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
2018026472.tif 000021
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正の内容】
【図１０】
2018026472.tif 000022
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】変更
【補正の内容】
【図１１】
2018026472.tif 000023
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正の内容】
【図１２】
2018026472.tif 000024
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正の内容】
【図１３】
2018026472.tif 000025
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図１４
【補正方法】変更
【補正の内容】
【図１４】
2018026472.tif 000026
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
中間領域２４においても、半導体基板３０の下面側（ドレイン側）から上面側（ソース側）に電流が流れる。中間セル５６にソース電極１１、電流検出用電極１２および追加電極５０のどれも接続されていない場合、中間領域２４の下方側から流れる電流は、本体領域２１および電流検出領域２２に流れる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正の内容】
【００８０】
また、中間領域２４には、ソース領域３８が形成されていない。これにより、延伸方向において本体領域２１、電流検出領域２２および中間領域２４が存在するメサ領域において、本体領域２１および電流検出領域２２のソース領域３８を分離している。本体領域２１、電流検出領域２２および中間領域２４が存在するメサ領域において、電流検出用電極１２の下側に形成される中間領域２４の長さＬ１は、ソース電極１１の下側に形成される中間領域２４の長さＬ２よりも大きくてよい。これにより、ソース電極１１の下側に形成される中間領域２４の面積を小さくすることができる。