(57)【要約】【課題】増幅効率を改善し、かつ、出力信号の歪を抑制する。【解決手段】増幅装置は、入力信号から分離される２つの信号を増幅して合成する増幅装置である。増幅装置は、第１調整部と、第２調整部とを有する。第１調整部は、２つの信号が合成されて得られる出力信号の電力を用いて、２つの信号の間の位相差を調整する。第２調整部は、第１調整部により調整された位相差を固定したまま、入力信号の電力に対する出力信号の位相の関係を示すＡＭ−ＰＭ特性を用いて、２つの信号の位相を調整する。【選択図】図１
2018026690.tif 000002
【特許請求の範囲】
【請求項１】
入力信号から分離される２つの信号を増幅して合成する増幅装置であって、
前記２つの信号が合成されて得られる出力信号の電力を用いて、前記２つの信号の間の位相差を調整する第１調整部と、
前記第１調整部により調整された位相差を固定したまま、前記入力信号の電力に対する前記出力信号の位相の関係を示すＡＭ−ＰＭ特性を用いて、前記２つの信号の位相を調整する第２調整部と
を有することを特徴とする増幅装置。
【請求項２】
前記第２調整部は、
前記ＡＭ−ＰＭ特性における前記出力信号の位相が所定値に近づくように、前記２つの信号の位相を調整することを特徴とする請求項１に記載の増幅装置。
【請求項３】
前記第２調整部は、
前記ＡＭ−ＰＭ特性において前記入力信号の電力が相対的に低い第１の領域に存在する２つの点を通過する補間関数を生成し、
前記ＡＭ−ＰＭ特性において前記入力信号の電力が相対的に高い第２の領域に関して、当該第２の領域に存在する点に応じた前記出力信号の位相が前記補間関数に基づく前記出力信号の位相に近づくように、前記２つの信号の位相を調整することを特徴とする請求項１に記載の増幅装置。
【請求項４】
前記第２調整部は、
前記入力信号の電力に対する前記出力信号の位相の平均値の関係を示すＡＭ−ＰＭ特性を用いて、前記２つの信号の位相を調整することを特徴とする請求項１〜３のいずれか一つに記載の増幅装置。
【請求項５】
前記第２調整部は、
前記第１調整部により調整された位相差を固定したまま、前記出力信号の隣接チャネル漏洩電力比を用いて、前記２つの信号の位相を調整することを特徴とする請求項１〜４のいずれか一つに記載の増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅装置に関する。
【背景技術】
【０００２】
従来、移動通信システムの基地局を始めとする種々の電子機器において、送信電力を増幅する増幅装置が用いられている。特に近年では、通信の高速化に伴い、消費電力の抑制等の観点から、より高い効率で送信電力を増幅することが期待されている。増幅装置の効率は、出力飽和状態（非線形状態）において、最も高いことが知られており、これに対応した増幅装置として、ドハティ型の増幅装置（以下、「ドハティ増幅装置」と記す。）が提案されている。
【０００３】
ドハティ増幅装置は、並列に接続されたキャリア増幅器（ＣＡ：Carrier  Amplifier）とピーク増幅器（ＰＡ：Peak  Amplifier）とを有し、ＣＡ及びＰＡは、入力電力の増加に伴って順次動作する。そして、ドハティ増幅装置は、入力信号を２つの信号に分離し、２つの信号をＣＡ及びＰＡによってそれぞれ増幅し、増幅した２つの信号を合成する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−１２４８４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ここで、ドハティ増幅装置の増幅効率は、入力信号から分離された２つの信号間の位相差、すなわち、ＣＡ及びＰＡに入力される２つの信号間の位相差に応じて変化することが知られている。
【０００６】
そこで、ドハティ増幅装置の増幅効率を改善するために、２つの信号が合成されて得られるドハティ増幅装置の出力信号の電力を用いて、当該出力信号の電力が最大となるように、ＣＡ及びＰＡに入力される２つの信号間の位相差を調整することが考えられる。しかしながら、ＣＡ及びＰＡに入力される２つの信号間の位相差が調整される場合、入力信号の電力に対する出力信号の位相の関係を示すＡＭ（Amplitude  Modulation）−ＰＭ（Phase  Modulation）特性の非線形性が増大し、出力信号に歪が発生してしまう。
【０００７】
開示の技術は、上記に鑑みてなされたものであって、増幅効率を改善し、かつ、出力信号の歪を抑制することができる増幅装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本願の開示する増幅装置は、一つの態様において、入力信号から分離される２つの信号を増幅して合成する増幅装置である。前記増幅装置は、第１調整部と、第２調整部とを有する。前記第１調整部は、前記２つの信号が合成されて得られる出力信号の電力を用いて、前記２つの信号の間の位相差を調整する。前記第２調整部は、前記第１調整部により調整された位相差を固定したまま、前記入力信号の電力に対する前記出力信号の位相の関係を示すＡＭ−ＰＭ特性を用いて、前記２つの信号の位相を調整する。
【発明の効果】
【０００９】
本願の開示する増幅装置の一つの態様によれば、増幅効率を改善し、かつ、位相調整に伴う出力信号の歪を抑制することができるという効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施例１の増幅装置の構成を示すブロック図である。
【図２】図２は、実施例１のメモリに記憶された第１調整テーブルの一例を示す図である。
【図３】図３は、実施例１のメモリに記憶された第２調整テーブルの一例を示す図である。
【図４】図４は、実施例１における第１位相調整処理及び第２位相調整処理の一例を示す図である。
【図５】図５は、実施例１における第２位相調整処理の具体例を示す図である。
【図６】図６は、実施例１における第２位相調整処理が行われた後の第２調整テーブルの一例を示す図である。
【図７】図７は、実施例１の第１位相調整処理の一例を示すフローチャートである。
【図８】図８は、実施例１の第２位相調整処理の一例を示すフローチャートである。
【図９】図９は、実施例２における第２位相調整処理の具体例を示す図である。
【図１０】図１０は、実施例２における第２位相調整処理が行われた後の第２調整テーブルの一例を示す図である。
【図１１】図１１は、実施例２の第２位相調整処理の一例を示すフローチャートである。
【図１２】図１２は、実施例３における第２位相調整処理の具体例を示す図である。
【図１３】図１３は、実施例４の増幅装置の構成を示すブロック図である。
【図１４】図１４は、実施例４の第２位相調整処理の一例を示すフローチャートである。
【図１５】図１５は、変形例の増幅装置の構成を示すブロック図である。
【発明を実施するための形態】
【００１１】
以下に、本願の開示する増幅装置の実施例を図面に基づいて詳細に説明する。なお、この実施例により開示技術が限定されるものではない。また、実施例において同一の機能を有する構成には同一の符号を付し、重複する説明は省略される。
【実施例１】
【００１２】
図１は、実施例１の増幅装置１０の構成を示すブロック図である。図１に示すように、増幅装置１０は、電力算出部１１、歪補償部１２、信号分離部１３、移相器１４，１５、デジタルアナログ変換部（ＤＡＣ）１６，１７、周波数変換部１８，１９、増幅部２０，２１、及び合成部２２を有する。また、増幅装置１０は、基準搬送波生成部２３、周波数変換部２４、アナログデジタル変換部（ＡＤＣ）２５、メモリ２６、及び制御部２７を有する。なお、増幅装置１０は、ドハティ型の増幅装置である。
【００１３】
電力算出部１１は、入力端子から入力される入力信号の電力を算出し、算出した入力信号の電力を歪補償部１２及び制御部２７へ出力する。
【００１４】
歪補償部１２は、入力信号に歪補償処理を施す。例えば、歪補償部１２は、歪補償係数を記憶するルックアップテーブル（ＬＵＴ：Look  Up  Table）を保持し、入力信号の電力をアドレスとして歪補償係数をＬＵＴから読み出し、読み出した歪補償係数を入力信号に乗算し、歪補償処理後の入力信号を出力する。
【００１５】
信号分離部１３は、歪補償部１２から入力される入力信号を２つの信号に分離し、２つの信号の一方を増幅部２０の系へ出力し、他方を増幅部２１の系へ出力する。以下では、信号分離部１３から増幅部２０の系へ出力される信号を「第１信号」と呼び、信号分離部１３から増幅部２１の系を出力される信号を「第２信号」と呼ぶ。
【００１６】
移相器１４は、制御部２７による制御に従って、第１信号の位相を調整する。移相器１５は、制御部２７による制御に従って、第２信号の位相を調整する。
【００１７】
ＤＡＣ１６は、第１信号をデジタルアナログ変換し、得られたアナログの第１信号を周波数変換部１８へ出力する。ＤＡＣ１７は、第２信号をデジタルアナログ変換し、得られたアナログの第２信号を周波数変換部１９へ出力する。
【００１８】
周波数変換部１８は、基準搬送波生成部２３により生成された基準搬送波を用いて、第１信号を周波数変換し、周波数変換後の第１信号を増幅部２０へ出力する。周波数変換部１９は、基準搬送波生成部２３により生成された基準搬送波を用いて、第２信号を周波数変換し、周波数変換後の第２信号を増幅部２１へ出力する。
【００１９】
増幅部２０は、ＣＡ３１及びλ／４線路３２を有する。ＣＡ３１は、入力電力が所定値よりも小さい場合における線形性を備えたアンプであり、第１信号を増幅する。λ／４線路３２は、ＣＡ３１の出力端に接続され、ＣＡ３１の出力側インピーダンスを変換する。
【００２０】
増幅部２１は、λ／４線路３３及びＰＡ３４を有する。λ／４線路３３は、ＣＡ３１の出力端に接続されたλ／４線路３２に起因した、ＣＡ３１とＰＡ３４との位相差を補償するための線路である。ＰＡ３４は、入力電力が所定値以上である場合にのみオンとなるアンプであり、第２信号を増幅する。
【００２１】
合成部２２は、増幅部２０から出力される信号と、増幅部２１から出力される信号とを合成し、合成により得られた出力信号を出力端子へ出力する。また、合成部２２から出力端子へ出力される出力信号の一部は、フィードバック信号として周波数変換部２４へフィードバックされる。
【００２２】
基準搬送波生成部２３は、基準搬送波を生成し、生成した基準搬送波を周波数変換部１８、周波数変換部１９及び周波数変換部２４へ出力する。
【００２３】
周波数変換部２４は、基準搬送波生成部２３により生成された基準搬送波を用いて、合成部２２からフィードバック信号としてフィードバックされる出力信号を周波数変換し、周波数変換後の出力信号をＡＤＣ２５へ出力する。
【００２４】
ＡＤＣ２５は、周波数変換部２４から入力される出力信号をアナログデジタル変換し、得られたデジタルの出力信号を制御部２７へ出力する。
【００２５】
メモリ２６は、第１信号と第２信号との間の位相差を調整する「第１位相調整処理」に用いられる第１調整テーブルと、第１信号及び第２信号の位相を調整する「第２位相調整処理」に用いられる第２調整テーブルとを記憶する。以下では、第１信号の位相を「ＣＡ位相」と呼び、第２信号の位相を「ＰＡ位相」と呼ぶ。
【００２６】
図２は、実施例１のメモリ２６に記憶された第１調整テーブルの一例を示す図である。図２に示す第１調整テーブル５０には、入力信号の電力５１に対応付けて、出力信号の電力５２と、ＰＡ位相５３とが格納されている。入力信号の電力５１は、正規化された値である。
【００２７】
図３は、実施例１のメモリ２６に記憶された第２調整テーブルの一例を示す図である。図３に示す第２調整テーブル６０には、入力信号の電力６１に対応付けて、出力信号の位相６２と、ＰＡ位相６３と、ＣＡ位相６４とが格納されている。入力信号の電力６１に対する出力信号の位相６２との関係は、増幅装置１０のＡＭ（Amplitude  Modulation）−ＰＭ（Phase  Modulation）特性に相当する。入力信号の電力６１は、正規化された値である。ＰＡ位相６３は、第１調整テーブル５０のＰＡ位相５３に対応している。
【００２８】
制御部２７は、第１調整部３５及び第２調整部３６を有する。
【００２９】
第１調整部３５は、移相器１５を制御して第１位相調整処理を行う。すなわち、第１調整部３５は、ＡＤＣ２５から入力される出力信号の電力を算出し、算出した出力信号の電力を用いて、第１信号及び第２信号の間の位相差を調整する。例えば、第１調整部３５は、メモリ２６内の第１調整テーブルを参照して、入力信号の電力に対する出力信号の電力が最大となるように、ＰＡ位相を変更することによって、第１信号及び第２信号の間の位相差を調整する。
【００３０】
第２調整部３６は、第１位相調整処理が行われた後に、移相器１４及び移相器１５を制御して第２位相調整処理を行う。すなわち、第２調整部３６は、第１調整部３５により調整された、第１信号と第２信号との間の位相差を固定したまま、入力信号の電力に対する出力信号の位相の関係を示すＡＭ−ＰＭ特性を用いて、第１信号及び第２信号の位相を調整する。例えば、第２調整部３６は、メモリ２６内の第２調整テーブルを参照して、ＡＭ−ＰＭ特性における出力信号の位相が所定値に近づくように、ＣＡ位相及びＰＡ位相を調整する。
【００３１】
図４は、実施例１における第１位相調整処理及び第２位相調整処理の一例を示す図である。例えば、第１調整部３５は、図４の左側に示すように、入力信号の電力に対する出力信号の電力が最大となるように、第１信号と第２信号との間の位相差θを調整する。そして、第２調整部３６は、図４の右側に示すように、第１調整部３５により調整された位相差θを固定したまま、ＡＭ−ＰＭ特性における出力信号の位相が所定値に近づくように、第１信号及び第２信号の位相φを調整する。
【００３２】
図５は、実施例１における第２位相調整処理の具体例を示す図である。図５では、入力信号の電力に対する出力信号の位相の関係を示すＡＭ−ＰＭ特性が曲線７１によって表されている。図５に示すように、第２調整部３６は、例えば、ＡＭ−ＰＭ特性における出力信号の位相が所定値である「０」に近づくように、第１信号及び第２信号の位相φを調整する。なお、所定値は、「０」に限定されず、「０」以外の他の値であっても良い。
【００３３】
図６は、実施例１における第２位相調整処理が行われた後の第２調整テーブルの一例を示す図である。ここでは、第１位相調整処理が行われることによって、各入力信号の電力に対してＰＡ位相がθｐ１〜θｐ６へ変更されたものとする（図３参照）。言い換えると、第１位相調整処理が行われることによって、各入力信号の電力に対する出力信号の電力が最大となるように、第１信号と第２信号との間の位相差がθｐ１〜θｐ６へ変更される。このような第１位相調整処理が行われた後に第２位相調整処理が行われる。すなわち、第１信号と第２信号との間の位相差がθｐ１〜θｐ６に固定された状態で、ＡＭ−ＰＭ特性における出力信号の位相が所定値である「０」に近づくように、第１信号及び第２信号の位相が調整される。これにより、図６に示すように、第１信号と第２信号との間の位相差がθｐ１〜θｐ６に固定された状態で、各入力信号の電力に対してＰＡ位相及びＣＡ位相がφ１〜φ６だけ調整される。
【００３４】
次に、上記のように構成された増幅装置１０における第１位相調整処理及び第２位相調整処理について、図７及び図８を参照しながら、具体的に例を挙げて説明する。図７は、実施例１の第１位相調整処理の一例を示すフローチャートである。図７に示す第１位相調整処理は、主として第１調整部３５によって実行される。
【００３５】
図７に示すように、ＰＡ位相を変更（調整）するためのパラメータθに初期値θ０が設定される（Ｓ１０１）。初期値θ０は、例えば、ＰＡ位相が所定範囲に存在する複数の変更値に変更される場合、複数の変更値のうち最も小さい変更値である。第１調整部３５は、移相器１５を制御して、パラメータθを第２信号の位相に設定する（Ｓ１０２）。
【００３６】
増幅装置１０に対して時刻ｔ＝０の入力信号が入力されると（Ｓ１０３）、電力算出部１１によって入力信号の電力Ｐｉｎが算出され（Ｓ１０４）、第１調整部３５によって出力信号の電力Ｐｏｕｔが算出される（Ｓ１０５）。
【００３７】
第１調整部３５は、メモリ２６内の第１調整テーブルを参照して、入力信号の電力Ｐｉｎに応じた出力信号の電力Ｐｍを取得する。メモリ２６内の第１調整テーブルには、予め定められた出力信号の電力の初期値、又は、他のパラメータθについて第１調整部３５によって算出された出力信号の電力が出力信号の電力Ｐｍとして格納されている。第１調整部３５は、現在のパラメータθについて算出された出力信号の電力（つまり、ステップＳ１０５で算出された出力信号の電力Ｐｏｕｔ）が、メモリ２６内の第１調整テーブルから取得された出力信号の電力Ｐｍよりも大きいか否かを判定する（Ｓ１０６）。
【００３８】
第１調整部３５は、ステップＳ１０５で算出された出力信号の電力Ｐｏｕｔが、メモリ２６内の第１調整テーブルから取得された出力信号の電力Ｐｍよりも大きい場合（Ｓ１０６Ｙｅｓ）、メモリ２６内の第１調整テーブルを参照する。そして、第１調整部３５は、入力信号の電力Ｐｉｎに応じたＰＡ位相をパラメータθに更新し、入力信号の電力Ｐｉｎに応じた出力信号の電力Ｐｍを、ステップＳ１０５で算出された出力信号の電力Ｐｏｕｔに更新する（Ｓ１０７）。
【００３９】
一方、第１調整部３５は、ステップＳ１０５で算出された出力信号の電力Ｐｏｕｔが、メモリ２６内の第１調整テーブルから取得された出力信号の電力Ｐｍ以下である場合（Ｓ１０６Ｎｏ）、メモリ２６内の第１調整テーブルを更新することなく、処理をステップＳ１０８へ進める。
【００４０】
増幅装置１０に対して時刻ｔ＝ｔｍａｘの入力信号が入力されていない場合（Ｓ１０８Ｎｏ）、時刻ｔが１インクリメントされ（Ｓ１０９）、上記ステップＳ１０４〜ステップＳ１０８の各処理が繰り返し実行される。ここで、ｔｍａｘは、予め定められた時刻ｔの最大値である。
【００４１】
増幅装置１０に対して時刻ｔ＝ｔｍａｘの入力信号が入力された場合（Ｓ１０８Ｙｅｓ）、第１調整部３５によって、パラメータθが予め定められたパラメータθの最大値θｍａｘに到達したか否かが判定される（Ｓ１１０）。パラメータθの最大値θｍａｘは、パラメータθが所定範囲に存在する複数の変更値に変更される場合、複数の変更値のうち、最も大きい変更値である。
【００４２】
第１調整部３５は、パラメータθが最大値θｍａｘに到達していない場合（Ｓ１１０Ｎｏ）、パラメータθを変更幅αだけ増加させ（Ｓ１１１）、処理をステップＳ１０２に戻す。これにより、ステップＳ１０２において、第１調整部３５によって第２信号の位相が所定の範囲に存在する複数の変更値に順次変更される。そして、パラメータθが最大値θｍａｘに到達するまで、ステップＳ１０３〜Ｓ１１０の各処理が繰り返し実行される。これにより、入力信号の電力Ｐｉｎに対する出力信号の電力Ｐｏｕｔが最大となるように、ＰＡ位相が変更され、第１信号及び第２信号の間の位相差が調整される。
【００４３】
第１調整部３５は、パラメータθが最大値θｍａｘに到達した場合（Ｓ１１０Ｙｅｓ）、第１位相調整処理を終了する。
【００４４】
図８は、実施例１の第２位相調整処理の一例を示すフローチャートである。図８に示す第２位相調整処理は、図７に示す第１位相調整処理が行われた後に、主として第２調整部３６によって実行される。なお、図７に示す第１位相調整処理が行われることによって、入力信号の電力Ｐｉｎに対する出力信号の電力Ｐｏｕｔが最大となる場合の出力信号の位相及びＰＡ位相がメモリ２６内の第２調整テーブルに格納されるものとする。
【００４５】
図８に示すように、増幅装置１０に対して時刻ｔ＝０の入力信号が入力されると（Ｓ１２１）、電力算出部１１によって入力信号の電力Ｐｉｎが算出される（Ｓ１２２）。
【００４６】
第２調整部３６は、メモリ２６内の第２調整テーブルを参照して、入力信号の電力Ｐｉｎに応じた出力信号の位相ＰＭ０を取得する（Ｓ１２３）。メモリ２６内の第２調整テーブルには、入力信号の電力Ｐｉｎに対する出力信号の電力Ｐｏｕｔが最大となる場合の出力信号の位相が出力信号の位相ＰＭ０として予め格納されている。
【００４７】
第２調整部３６は、第１調整部３５により調整された、第１信号と第２信号との間の位相差を固定したまま、移相器１４及び移相器１５を制御して、第１信号及び第２信号の位相を変更する（Ｓ１２４）。第２調整部３６は、入力信号およびフィードバック信号から、入力信号の電力Ｐｉｎにおける出力信号の位相ＰＭｔを算出する（Ｓ１２５）。
【００４８】
第２調整部３６は、ステップＳ１２５で算出された出力信号の位相ＰＭｔの絶対値｜ＰＭｔ｜と、メモリ２６内の第２調整テーブルから取得された出力信号の位相ＰＭ０の絶対値｜ＰＭ０｜とを比較する（Ｓ１２６）。この比較において、｜ＰＭｔ｜が｜ＰＭ０｜よりも小さい場合に、ＡＭ−ＰＭ特性における出力信号の位相が０に近づいたと判定され、｜ＰＭｔ｜が｜ＰＭ０｜以上である場合に、ＡＭ−ＰＭ特性における出力信号の位相が０に近づいていないと判定される。
【００４９】
第２調整部３６は、ＡＭ−ＰＭ特性における出力信号の位相が０に近づいた場合（Ｓ１２６Ｙｅｓ）、メモリ２６内の第２調整テーブルを参照する。そして、第２調整部３６は、入力信号の電力Ｐｉｎに応じた出力信号の位相ＰＭ０を、ステップＳ１２５で算出された出力信号の位相ＰＭｔに更新する。さらに、第２調整部３６は、入力信号の電力Ｐｉｎに応じたＰＡ位相及びＣＡ位相を、ステップＳ１２４で変更した第１信号及び第２信号の位相に更新する（Ｓ１２７）。
【００５０】
一方、第２調整部３６は、ＡＭ−ＰＭ特性における出力信号の位相が０に近づいていない場合（Ｓ１２６Ｎｏ）、メモリ２６内の第２調整テーブルを更新することなく、処理をステップＳ１２８へ進める。
【００５１】
増幅装置１０に対して時刻ｔ＝ｔｍａｘの入力信号が入力されていない場合（Ｓ１２８Ｎｏ）、時刻ｔが１インクリメントされ（Ｓ１２９）、上記ステップＳ１２２〜ステップＳ１２８の各処理が繰り返し実行される。ここで、ｔｍａｘは、予め定められた時刻ｔの最大値である。
【００５２】
増幅装置１０に対して時刻ｔ＝ｔｍａｘの入力信号が入力された場合（Ｓ１２８Ｙｅｓ）、第２調整部３６は、第２位相調整処理を終了する。
【００５３】
以上のように本実施例によれば、増幅装置１０は、入力信号から分離される２つの信号（つまり、第１信号及び第２信号）を増幅して合成するドハティ型の増幅装置である。そして、増幅装置１０において、第１調整部３５は、２つの信号が合成されて得られる出力信号の電力を用いて、２つの信号の間の位相差を調整する。そして、第２調整部３６は、第１調整部３５により調整された位相差を固定したまま、入力信号の電力に対する出力信号の位相の関係を示すＡＭ−ＰＭ特性を用いて、２つの信号の位相を調整する。
【００５４】
この増幅装置１０の構成により、入力信号から分離される２つの信号の間の位相差を適切に調整し、かつ、ドハティ型の増幅装置全体に関してＡＭ−ＰＭ特性の非線形性を低減することができる。結果として、２つの信号の間の位相差に応じて変化するドハティ型の増幅装置の増幅効率を改善し、かつ、出力信号の歪を抑制することができる。
【００５５】
また、増幅装置１０において、第２調整部３６は、ＡＭ−ＰＭ特性における出力信号の位相が所定値（つまり、０）に近づくように、２つの信号の位相（つまり、第１信号及び第２信号の位相）を調整する。
【００５６】
この増幅装置１０の構成により、ＡＭ−ＰＭ特性を平坦化することができるので、出力信号の歪をより抑制することができる。
【実施例２】
【００５７】
実施例２は、第２位相調整処理のバリエーションに関する。なお、実施例２の増幅装置１０の基本構成は、実施例１の増幅装置１０と同様であるので、図１を参照して説明する。
【００５８】
実施例２の増幅装置１０において、第２調整部３６は、第１位相調整処理が行われた後に、移相器１４及び移相器１５を制御して第２位相調整処理を行う。すなわち、第２調整部３６は、第１調整部３５により調整された、第１信号と第２信号との間の位相差を固定したまま、入力信号の電力に対する出力信号の位相の関係を示すＡＭ−ＰＭ特性を用いて、第１信号及び第２信号の位相を調整する。例えば、第２調整部３６は、メモリ２６内の第２調整テーブルを参照して、ＡＭ−ＰＭ特性において入力信号の電力が相対的に低い領域（以下「低電力領域」という）に存在する２つの点を通過する一次補間関数を生成する。第２調整部３６は、ＡＭ−ＰＭ特性において入力信号の電力が相対的に高い領域（以下「高電力領域」という）に関して、高電力領域に存在する点に応じた出力信号の位相が一次補間関数に基づく出力信号の位相に近づくように、ＣＡ位相及びＰＡ位相を調整する。
【００５９】
図９は、実施例２における第２位相調整処理の具体例を示す図である。図９では、入力信号の電力に対する出力信号の位相の関係を示すＡＭ−ＰＭ特性が曲線８１によって表されている。また、図９では、ＡＭ−ＰＭ特性の低電力領域に存在する２つの点を通過する一次補間関数が直線８２によって表されている。ここで、ＡＭ−ＰＭ特性の低電力領域に存在する２つの点は、ＡＭ−ＰＭ特性の勾配の符号が反転する点である第１点と、ＡＭ−ＰＭ特性において第１点よりも入力信号の電力が低い点である第２点である。図９に示すように、第２調整部３６は、例えば、ＡＭ−ＰＭ特性の低電力領域に存在する第１点及び第２点を通過する一次補間関数（直線８２）を生成する。一次補間関数は、例えば、下記の式（１）により生成される。
【００６０】
ｙ＝｛（ＰＭｂ−ＰＭａ）／（Ｐｂ−Ｐａ）｝・（ｘ−Ｐａ）＋ＰＭａ  …  （１）
ただし、ｘ：入力信号の電力、ｙ：出力信号の位相、Ｐａ：第１点に応じた入力信号の電力、Ｐｂ：第２点に応じた入力信号の電力、ＰＭａ：第１点に応じた出力信号の位相、ＰＭｂ：第２点に応じた出力信号の位相
【００６１】
そして、第２調整部３６は、ＡＭ−ＰＭ特性の高電力領域に関して、当該高電力領域に存在する第３点に応じた出力信号の位相が一次補間関数（直線８２）に基づく出力信号の位相ＰＭｃに近づくように、第１信号及び第２信号の位相を調整する。
【００６２】
図１０は、実施例２における第２位相調整処理が行われた後の第２調整テーブルの一例を示す図である。ここでは、第１位相調整処理が行われることによって、各入力信号の電力に対してＰＡ位相がθｐ１〜θｐ６へ変更されたものとする（図３参照）。言い換えると、第１位相調整処理が行われることによって、各入力信号の電力に対する出力信号の電力が最大となるように、第１信号と第２信号との間の位相差がθｐ１〜θｐ６へ変更される。このような第１位相調整処理が行われた後に第２位相調整処理が行われる。すなわち、第１信号と第２信号との間の位相差がθｐ１〜θｐ６に固定された状態で、ＡＭ−ＰＭ特性の高電力領域に存在する点に応じた出力信号の位相が一次補間関数に基づく出力信号の位相に近づくように、第１信号及び第２信号の位相が調整される。ここでは、ＡＭ−ＰＭ特性の高電力領域に、入力信号の電力０．８の点と、入力信号の電力１．０の点との２点が存在するものとする。すると、図１０に示すように、第１信号と第２信号との位相差がθｐ５、θｐ６に固定された状態で、入力信号の電力０．８に対してＰＡ位相及びＣＡ位相がφ５だけ調整され、入力信号の電力１．０に対してＰＡ位相及びＣＡ位相がφ６だけ調整される。
【００６３】
次に、上記のように構成された増幅装置１０における第２位相調整処理について、図１１を参照しながら、具体的に例を挙げて説明する。なお、実施例２の第１位相調整処理は、図７に示す第１位相調整処理と同様であるので、ここではその説明を省略する。
【００６４】
図１１は、実施例２の第２位相調整処理の一例を示すフローチャートである。図１１に示す第２位相調整処理は、図７に示す第１位相調整処理が行われた後に、主として第２調整部３６によって実行される。なお、図７に示す第１位相調整処理が行われることによって、入力信号の電力Ｐｉｎに対する出力信号の電力Ｐｏｕｔが最大となる場合の出力信号の位相及びＰＡ位相がメモリ２６内の第２調整テーブルに格納されているものとする。
【００６５】
図１１に示すように、増幅装置１０に対して時刻ｔ＝０の入力信号が入力されると（Ｓ１４１）、第２調整部３６は、メモリ２６内の第２調整テーブルを参照して、ＡＭ−ＰＭ特性の低電力領域に存在する２つの点を通過する一次補間関数を生成する（Ｓ１４２）。第２調整部３６は、ＡＭ−ＰＭ特性の高電力領域に関して、一次補間関数に基づく出力信号の位相（以下「補間位相」という）を算出する（Ｓ１４３）。ここで、ＡＭ−ＰＭ特性の低電力領域に存在する２つの点は、ＡＭ−ＰＭ特性の勾配の符号が反転する点である第１点と、ＡＭ−ＰＭ特性において第１点よりも入力信号の電力が低い点である第２点である。第２調整部３６により算出された補間位相は、高電力領域に存在する入力信号の電力に応じた出力信号の位相ＰＭ０として、メモリ２６内の第２調整テーブルに格納される。
【００６６】
補間位相が算出されると、電力算出部１１によって入力信号の電力Ｐｉｎが算出される（Ｓ１４４）。
【００６７】
第２調整部３６は、入力信号の電力Ｐｉｎが高電力領域に存在するか否かを判定する（Ｓ１４５）。すなわち、第２調整部３６は、入力信号の電力Ｐｉｎが第１点に応じた入力信号の電力よりも大きい場合に、入力信号の電力Ｐｉｎが高電力領域に存在すると判定する。第２調整部３６は、入力信号の電力Ｐｉｎが高電力領域に存在しない場合（Ｓ１４５Ｎｏ）、処理をステップＳ１５１に進める。
【００６８】
一方、第２調整部３６は、入力信号の電力Ｐｉｎが高電力領域に存在する場合（Ｓ１４５Ｙｅｓ）、メモリ２６内の第２調整テーブルを参照して、入力信号の電力Ｐｉｎに応じた出力信号の位相ＰＭ０を取得する（Ｓ１４６）。入力信号の電力Ｐｉｎが高電力領域に存在するので、メモリ２６内の第２調整テーブルには、ステップＳ１４３で算出された補間位相が、出力信号の位相ＰＭ０として格納されている。
【００６９】
第２調整部３６は、第１調整部３５により調整された、第１信号と第２信号との間の位相差を固定したまま、移相器１４及び移相器１５を制御して、第１信号及び第２信号の位相を変更する（Ｓ１４７）。第２調整部３６は、入力信号およびフィードバック信号から、入力信号の電力Ｐｉｎにおける出力信号の位相ＰＭｔを算出する（Ｓ１４８）。
【００７０】
第２調整部３６は、ＰＭｔとＰＭ０との差の絶対値｜ＰＭｔ−ＰＭ０｜が予め定められた閾値ＰＭｔｈよりも小さいか否かを判定する（Ｓ１４９）。ここで、絶対値｜ＰＭｔ−ＰＭ０｜が閾値ＰＭｔｈよりも小さい場合に、出力信号の位相ＰＭｔが出力信号の位相ＰＭ０（つまり、補間位相）に近づいたと判定される。一方、絶対値｜ＰＭｔ−ＰＭ０｜が閾値ＰＭｔｈ以上である場合に、出力信号の位相ＰＭｔが出力信号の位相ＰＭ０（つまり、補間位相）に近づいていないと判定される。
【００７１】
第２調整部３６は、出力信号の位相ＰＭｔが出力信号の位相ＰＭ０（つまり、補間位相）に近づいた場合（Ｓ１４９Ｙｅｓ）、メモリ２６内の第２調整テーブルを参照する。そして、第２調整部３６は、入力信号の電力Ｐｉｎに応じたＰＡ位相及びＣＡ位相を、ステップＳ１４７で変更した第１信号及び第２信号の位相に更新する（Ｓ１５０）。
【００７２】
一方、第２調整部３６は、出力信号の位相ＰＭｔが出力信号の位相ＰＭ０（つまり、補間位相）に近づいていない場合（Ｓ１４９Ｎｏ）、メモリ２６内の第２調整テーブルを更新することなく、処理をステップＳ１５１へ進める。
【００７３】
増幅装置１０に対して時刻ｔ＝ｔｍａｘの入力信号が入力されていない場合（Ｓ１５１Ｎｏ）、時刻ｔが１インクリメントされ（Ｓ１５２）、上記ステップＳ１４４〜Ｓ１５０の各処理が繰り返し実行される。ここで、ｔｍａｘは、予め定められた時刻ｔの最大値である。
【００７４】
増幅装置１０に対して時刻ｔ＝ｔｍａｘの入力信号が入力された場合（Ｓ１５１Ｙｅｓ）、第２調整部３６は、第２位相調整処理を終了する。
【００７５】
以上のように本実施例によれば、増幅装置１０において、第２調整部３６は、ＡＭ−ＰＭ特性の低電力領域に存在する２つの点を通過する一次補間関数を生成する。そして、第２調整部３６は、ＡＭ−ＰＭ特性の高電力領域に関して、当該高電力領域に存在する点に応じた出力信号の位相が一次補間関数に基づく出力信号の位相に近づくように、２つの信号の位相（つまり、第１信号及び第２信号の位相）を調整する。
【００７６】
この増幅装置１０の構成により、ＡＭ−ＰＭ特性の高電力領域の線形性を向上することができるので、出力信号の歪をより抑制することができる。また、ＡＭ−ＰＭ特性の高電力領域のみに関して位相調整が行われるので、位相調整に伴う処理量を低減することができる。
【実施例３】
【００７７】
実施例３は、第２位相調整処理のバリエーションに関する。なお、実施例３の増幅装置１０の基本構成は、実施例１の増幅装置１０と同様であるので、図１を参照して説明する。
【００７８】
実施例３の増幅装置１０において、第２調整部３６は、第１位相調整処理が行われた後に、移相器１４及び移相器１５を制御して第２位相調整処理を行う。すなわち、第２調整部３６は、第１調整部３５により調整された、第１信号と第２信号との間の位相差を固定したまま、入力信号の電力に対する出力信号の位相の平均値の関係を示すＡＭ−ＰＭ特性を用いて、第１信号及び第２信号の位相を調整する。
【００７９】
図１２は、実施例３における第２位相調整処理の具体例を示す図である。図１２では、入力信号の電力に対する出力信号の位相の関係がプロット群９１によって表されている。入力信号の電力に対する出力信号の位相は、増幅装置１０におけるメモリ効果や雑音の影響により、プロット群９１に示すように、ばらつくことがある。入力信号の電力に対する出力信号の位相がばらつく場合、第２調整部３６は、入力信号の電力毎に出力信号の位相の平均値を求めることによって、入力信号の電力に対する出力信号の位相の平均値の関係を示すＡＭ−ＰＭ特性（曲線９２）を算出する。そして、第２調整部３６は、第１信号と第２信号との間の位相差を固定したまま、ＡＭ−ＰＭ特性（曲線９２）を用いて、第１信号及び第２信号の位相を調整する。
【００８０】
以上のように本実施例によれば、増幅装置１０において、第２調整部３６は、入力信号の電力に対する出力信号の位相の平均値の関係を示すＡＭ−ＰＭ特性を用いて、第１信号及び第２信号の位相を調整する。
【００８１】
この増幅装置１０の構成により、増幅装置１０におけるメモリ効果や雑音の影響により出力信号の位相がばらつく場合であっても、ドハティ型の増幅装置の増幅効率を改善し、かつ、出力信号の歪を抑制することができる。
【実施例４】
【００８２】
実施例４は、第２位相調整処理のバリエーションに関する。
【００８３】
図１３は、実施例４の増幅装置１００の構成を示すブロック図である。図１３に示すように、増幅装置１００は、隣接チャネル漏洩電力比（ＡＣＬＲ：Adjacent  Channel  Leakage  Ratio）算出部１０１及び制御部１２７を有する。制御部１２７は、第１調整部３５及び第２調整部１３６を有する。
【００８４】
ＡＣＬＲ算出部１０１は、ＡＤＣ２５から制御部１２７へ出力される出力信号のＡＣＬＲを算出する。出力信号のＡＣＬＲの算出には、例えば、ＦＦＴ（Fast  Fourier  Transform）が用いられる。ＡＣＬＲ算出部１０１は、算出した出力信号のＡＣＬＲを制御部１２７へ出力する。
【００８５】
第２調整部１３６は、第１位相調整処理が行われた後に、移相器１４及び移相器１５を制御して第２位相調整処理を行う。すなわち、第２調整部１３６は、第１調整部３５により調整された、第１信号と第２信号との間の位相差を固定したまま、出力信号のＡＣＬＲを用いて、第１信号及び第２信号の位相を調整する。
【００８６】
次に、上記のように構成された増幅装置１００における第２位相調整処理について、図１４を参照しながら、具体的に例を挙げて説明する。なお、実施例４の第１位相調整処理は、図７に示す第１位相調整処理と同様であるので、ここではその説明を省略する。
【００８７】
図１４は、実施例４の第２位相調整処理の一例を示すフローチャートである。図１４に示す第２位相調整処理は、図７に示す第１位相調整処理が行われた後に、主として第２調整部１３６によって実行される。なお、図７に示す第１位相調整処理が行われることによって、入力信号の電力Ｐｉｎに対する出力信号の電力Ｐｏｕｔが最大となる場合の出力信号の位相及びＰＡ位相がメモリ２６内の第２調整テーブルに格納されているものとする。
【００８８】
図１４に示すように、増幅装置１００に対して時刻ｔ＝０の入力信号が入力されると（Ｓ１６１）、ＡＣＬＲ算出部１０１によって出力信号のＡＣＬＲの初期値が算出され（Ｓ１６２）、電力算出部１１によって入力信号の電力Ｐｉｎが算出される（Ｓ１６３）。
【００８９】
第２調整部１３６は、第１調整部３５により調整された、第１信号と第２信号との間の位相差を固定したまま、移相器１４及び移相器１５を制御して、第１信号及び第２信号の位相を変更する（Ｓ１６４）。第１信号及び第２信号の位相が変更されると、ＡＣＬＲ算出部１０１によって出力信号のＡＣＬＲが算出される（Ｓ１６５）。
【００９０】
第２調整部１３６は、ステップＳ１６５で今回算出された出力信号のＡＣＬＲが、前回算出された出力信号のＡＣＬＲよりも小さいか否かを判定する（Ｓ１６６）。ここで、前回算出された出力信号のＡＣＬＲは、ステップＳ１６５で前回算出された出力信号のＡＣＬＲ又はステップＳ１６２で算出された出力信号のＡＣＬＲの初期値である。
【００９１】
第２調整部１３６は、今回算出された出力信号のＡＣＬＲが、前回算出された出力信号のＡＣＬＲよりも小さい場合（Ｓ１６６Ｙｅｓ）、メモリ２６内の第２調整テーブルを参照する。そして、第２調整部１３６は、入力信号の電力Ｐｉｎに応じたＰＡ位相及びＣＡ位相を、ステップＳ１６４で変更した第１信号及び第２信号の位相に更新する（Ｓ１６７）。
【００９２】
一方、第２調整部１３６は、今回算出された出力信号のＡＣＬＲが、前回算出された出力信号のＡＣＬＲ以上である場合（Ｓ１６６Ｎｏ）、メモリ２６内の第２調整テーブルを更新することなく、処理をステップＳ１６８へ進める。
【００９３】
増幅装置１００に対して時刻ｔ＝ｔｍａｘの入力信号が入力されていない場合（Ｓ１６８Ｎｏ）、時刻ｔが１インクリメントされ（Ｓ１６９）、上記ステップＳ１６３〜Ｓ１６７の各処理が繰り返し実行される。ここで、ｔｍａｘは、予め定められた時刻ｔの最大値である。
【００９４】
増幅装置１００に対して時刻ｔ＝ｔｍａｘの入力信号が入力された場合（Ｓ１６８Ｙｅｓ）、第２調整部１３６は、第２位相調整処理を終了する。
【００９５】
以上のように本実施例によれば、増幅装置１００において、第２調整部１３６は、第１調整部３５により調整された位相差を固定したまま、出力信号のＡＣＬＲを用いて、２つの信号の位相（つまり、第１信号及び第２信号の位相）を調整する。
【００９６】
この増幅装置１００の構成により、出力信号のＡＣＬＲを改善することができるので、出力信号の歪をより抑制することができる。
【００９７】
［他の実施例］
（１）上記実施例１では、第２調整部３６が、増幅部２０の系に設けられた移相器１４と、増幅部２１の系に設けられた移相器１５とを制御して第２位相調整処理を行う例を説明したが、開示技術はこれに限定されない。例えば、第２調整部３６は、図１５に示すように、歪補償部１２と信号分離部１３との間に設けられた移相器１１４を制御して第２位相調整処理を行っても良い。この場合、移相器１４は省略され、増幅部２１の系に設けられた移相器１５は、第１位相調整処理に適用される。なお、図１５は、変形例の増幅装置１０の構成を示すブロック図である。
【００９８】
（２）電力算出部１１、歪補償部１２、制御部２７、第１調整部３５、第２調整部３６、ＡＣＬＲ算出部１０１、制御部１２７、及び第２調整部１３６は、ハードウェアとして、例えばプロセッサにより実現される。プロセッサの一例としては、ＣＰＵ（Central  Processing  Unit）、ＤＳＰ（Digital  Signal  Processor）、ＦＰＧＡ（Field  Programmable  Gate  Array）等が挙げられる。また、メモリ２６は、ハードウェアとして、例えば、ＳＤＲＡＭ（Synchronous  Dynamic  Random  Access  Memory）等のＲＡＭ（Random  Access  Memory）、ＲＯＭ（Read  Only  Memory）、又はフラッシュメモリにより実現される。また、信号分離部１３、移相器１４，１５、ＤＡＣ１６，１７、周波数変換部１８，１９，２４、増幅部２０，２１、合成部２２、及びＡＤＣ２５は、例えば、アナログ回路により実現される。
【符号の説明】
【００９９】
１０、１００  増幅装置
１１  電力算出部
１２  歪補償部
１３  信号分離部
１４、１５  移相器
１６、１７  ＤＡＣ
１８、１９、２４  周波数変換部
２０、２１  増幅部
２２  合成部
２３  基準搬送波生成部
２５  ＡＤＣ
２６  メモリ
２７、１２７  制御部
３１  ＣＡ
３２、３３  λ／４線路
３４  ＰＡ
３５  第１調整部
３６、１３６  第２調整部
１０１  ＡＣＬＲ算出部
【図１】
2018026690.tif 000003
【図２】
2018026690.tif 000004
【図３】
2018026690.tif 000005
【図４】
2018026690.tif 000006
【図５】
2018026690.tif 000007
【図６】
2018026690.tif 000008
【図７】
2018026690.tif 000009
【図８】
2018026690.tif 000010
【図９】
2018026690.tif 000011
【図１０】
2018026690.tif 000012
【図１１】
2018026690.tif 000013
【図１２】
2018026690.tif 000014
【図１３】
2018026690.tif 000015
【図１４】
2018026690.tif 000016
【図１５】
2018026690.tif 000017