(57)【要約】【課題】静的な入力信号だけでなく動的な入力信号に対してもリーク電流を補償した半導体装置を提供する。【解決手段】第１リーク電流補償回路１０Ａ１は、非反転入力端子が入力ノード１２に接続される第２演算増幅回路１１と、該第２演算増幅回路１１の出力端子と高電位電源端子１及び低電位電源端子４との間に接続されるＥＳＤ保護回路１４と、第２演算増幅回路１１の反転入力端子に一端が接続され出力端子に他端が接続される第１アンチパラレルダイオードＤ３，Ｄ４と、出力ノード１３に一端が接続され第２演算増幅回路１１の出力端子に他端が接続され且つ第１アンチパラレルダイオードＤ３，Ｄ４と同一特性の第２アンチパラレルダイオードＤ５，Ｄ６と、一端が第２演算増幅回路１１の反転入力端子に接続され他端が出力端子に接続されるキャパシタＣ１と、一端が出力ノード１３に接続され他端が出力端子に接続される第１キャパシタＣ１と同一特性のキャパシタＣ２とを備える。【選択図】図１
2018191163.tif 000002
【特許請求の範囲】
【請求項１】
反転入力端子と非反転入力端子を備え前記反転入力端子と出力端子との間に帰還回路が接続される第１演算増幅回路と、該第１演算増幅回路の前記反転入力端子と前記非反転入力端子の一方に入力ノードが接続され他方に出力ノードが接続されるリーク電流補償回路と、を備える半導体装置において、
前記リーク電流補償回路は、非反転入力端子が前記入力ノードに接続される第２演算増幅回路と、該第２演算増幅回路の出力端子と高電位電源端子及び低電位電源端子との間に接続されるＥＳＤ保護回路と、前記第２演算増幅回路の反転入力端子に一端が接続され前記第２演算増幅回路の前記出力端子に他端が接続される第１アンチパラレルダイオードと、前記出力ノードに一端が接続され前記第２演算増幅回路の前記出力端子に他端が接続され且つ前記第１アンチパラレルダイオードと同一特性の第２アンチパラレルダイオードと、一端が前記第２演算増幅回路の前記反転入力端子に接続され他端が前記第２演算増幅回路の前記出力端子に接続される第１キャパシタと、一端が前記出力ノードに接続され他端が前記第２演算増幅回路の前記出力端子に接続され前記第１キャパシタと同一特性の第２キャパシタと、を備え
前記ＥＳＤ保護回路は、カソードが前記高電位電源端子に接続される第１ダイオードと、アノードが前記低電位電源端子に接続される第２ダイオードとからなり、前記第１ダイオードのアノードと前記第２ダイオードのカソードの共通接続点が前記第２演算増幅回路の前記出力端子に接続されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１キャパシタは前記一端が第１抵抗を介して前記第２演算増幅回路の前記反転入力端子に接続され、前記第２キャパシタは前記一端が第２抵抗を介して前記出力ノードに接続されていることを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記第１キャパシタは前記他端が第３抵抗を介して前記第２演算増幅回路の前記出力端子に接続され、前記第２キャパシタは前記他端が第４抵抗を介して前記第２演算増幅回路の前記出力端子に接続されていることを特徴とする半導体装置。
【請求項４】
請求項２に記載の半導体装置において、
前記第２演算増幅回路の前記出力端子と前記ＥＳＤ保護回路の前記共通接続点との間に第５抵抗が挿入接続され、前記第１アンチパラレルダイオードの前記他端と前記第２アンチパラレルダイオードの前記他端が前記ＥＳＤ保護回路の前記共通接続点に接続され、前記第１キャパシタの前記他端と前記第２キャパシタの前記他端が前記第２演算増幅回路の前記出力端子に接続されていることを特徴とする半導体装置。
【請求項５】
請求項１乃至４の何れか１つに記載の半導体装置において、
前記リーク電流補償回路は、前記入力ノードが前記第１演算増幅回路の前記非反転入力端子に接続され、前記出力ノードが前記第１演算増幅回路の前記反転入力端子に接続されていることを特徴とする半導体装置。
【請求項６】
請求項１乃至４の何れか１つに記載の半導体装置において、
前記リーク電流補償回路は、前記入力ノードが前記第１演算増幅回路の前記反転入力端子に接続され、前記出力ノードが前記第１演算増幅回路の前記非反転入力端子に接続されていることを特徴とする半導体装置。
【請求項７】
請求項１乃至４の何れか１つに記載の半導体装置において、
前記リーク電流補償回路として、前記入力ノードが前記第１演算増幅回路の前記非反転入力端子に接続され、前記出力ノードが前記第１演算増幅回路の前記反転入力端子に接続されている第１リーク電流補償回路と、前記入力ノードが前記第１演算増幅回路の前記反転入力端子に接続され、前記出力ノードが前記第１演算増幅回路の前記非反転入力端子に接続されている第２リーク電流補償回路が用いられていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＥＳＤ保護回路が接続された増幅回路を有する半導体装置に関する。
【背景技術】
【０００２】
演算増幅回路の特性に影響を与える要素として入力バイアス電流がある。入力バイアス電流は演算増幅回路の入力端子に流れる電流であり、入力端子に入力する信号を増幅する場合の誤差要因の１つとなる。通常、入力バイアス電流の小さな演算増幅回路が要求されるときは、ＭＯＳ型半導体装置が使用される。ＭＯＳ型半導体装置はゲ一トが絶縁体で構成されており、ゲ一トには電流が流れないためである。
【０００３】
しかし、ＭＯＳ型半導体装置で演算増幅回路を構成しても、入力バイアス電流をゼロにすることはできない。通常では、入力端子にはＥＳＤ破壊を防ぐためのＥＳＤ保護回路が接続されており、このＥＳＤ保護回路の２個のダイオードのリーク電流の差分がその入力端子に流れるためである。このリーク電流は温度に依存して高温になるほど指数関数的に大きくなる。そこで、ＥＳＤ保護回路に流れるリーク電流の影響を受けないようにする手法が提案されている。
【０００４】
図９に従来のリーク電流補償回路を備えた半導体装置を示す。この半導体装置は、最高電位ＶＤＤが印加する高電位電源端子１と、最低電位ＶＳＳが印加する低電位電源端子４と、反転入力端子２に印加される電圧と非反転入力端子３に印加される電圧の差分を増幅して出力端子５に出力する第１演算増幅回路６と、第１、第２リーク電流補償回路１０Ｅ１、１０Ｅ２を有する。第１演算増幅回路６の反転入力端子２と出力端子５の間には帰還回路７が接続されている。
【０００５】
第１リーク電流補償回路１０Ｅ１は、入力ノード１２が非反転入力端子３に接続され出力ノード１３が反転入力端子２に接続され、内部のＥＳＤ保護回路１４により反転入力端子２に印加するＥＳＤを吸収すると共に、その反転入力端子２にリーク電流が流れないようにしている。第２リーク電流補償回路１０Ｅ２は、第１リーク電流補償回路１０Ｅ１と同一構成であり、入力ノード１２が反転入力端子２に接続され出力ノード１３が非反転入力端子３に接続されている。
【０００６】
このように、第１、第２リーク電流補償回路１０Ｅ１，１０Ｅ２によって、反転入力端子２と非反転入力端子３をＥＳＤから保護すると共に、そこにリーク電流が流れないようにしている。
【０００７】
第１リーク電流補償回路１０Ｅ１は、非反転入力端子が入力ノード１２に接続された第２演算増幅回路１１を有する。その第２演算増幅回路１１の出力端子と高電位電源端子１との間に接続されたダイオードＤ１及び低電位電源端子４との間に接続されたダイオードＤ２により、ＥＳＤ回路１４が構成されている。また、第２演算増幅回路１１の反転入力端子と出力端子の間に第１アンチパラレルダイオードＤ３，Ｄ４が接続され、第２演算増幅回路１１の出力端子と出力ノード１３の間に第２アンチパラレルダイオードＤ５，Ｄ６が接続されている。ダイオードＤ３とダイオードＤ５、ダイオードＤ４とダイオードＤ６はそれぞれ同一特性である。出力ノード１３に印加される静電気は、第２アンチパラレルダイオードＤ５，Ｄ６を介してＥＳＤ保護回路１４によって電源端子１，４へ放出される。第２リーク電流補償回路１０Ｅ２も同じ構成であり、同様に動作する。
【０００８】
図１０は図９の第１リーク電流補償回路１０Ｅ１をＰ型半導体基板上に作成したときの等価回路である。この場合、Ｐ型半導体基板が低電位電源端子４に接続されるので、ダイオードＤ４のカソードとＰ型半導体基板との間に寄生ダイオーＤａが生成され、ダイオードＤ６のカソードとＰ型半導体基板との間にも寄生ダイオードＤｂが生成される。なお、キャパシタＣａは寄生素子で、ダイオードＤ４のカソードとＰ型半導体基板との間に生成される空乏層容量や、第２演算増幅回路１１の入力容量及び配線容量で生成される。また、キャパシタＣｂも寄生素子で、ダイオードＤ６のカソードとＰ型半導体基板との間に生成される空乏層容量や配線容量、出力ノード１３に接続される容量等で生成される。第２リーク電流補償回路１０Ｅ２も同じＰ型半導体基板上に作成されるので、同様である。
【０００９】
第１演算増幅回路６は、反転入力端子２と出力端子５との間に帰還回路７が接続されるので、負帰還作用によってその反転入力端子２と非反転入力端子３は同電位となる。また、第２演算増幅回路１１は、出力端子と反転入力端子の間に第１アンチパラレルダイオードＤ３，Ｄ４が接続されているので、同様に、負帰還作用によってその反転入力端子と非反転入力端子は同電位となる。以上から、第１演算増幅回路６の反転入力端子２、非反転入力端子３、第２演算増幅回路１１の反転入力端子、非反転入力端子はすべて同電位となる。
【００１０】
このため、出力ノード１３に接続される第２寄生ダイオードＤｂに印加される電圧と、第２演算増幅回路１１の反転入力端子に接続される第１寄生ダイオードＤａに印加される電圧は等しくなる。
【００１１】
第１寄生ダイオードＤａで発生するリーク電流は、第１アンチパラレルダイオードＤ３，Ｄ４を介して供給される。このとき、第１アンチパラレルダイオードＤ３，Ｄ４の両端に発生する電圧と等しい電圧が、第２アンチパラレルダイオードＤ５，Ｄ６の両端に印加される。このため、第１寄生ダイオードＤａに流れるリーク電流と等しい電流が、第２アンチパラレルダイオードＤ５，Ｄ６を介して第２寄生ダイオードＤｂへ供給される。
【００１２】
図１０に示すように、ダイオードＤ３の逆方向電流をＩａ１、ダイオードＤ４の順方向電流をＩａ２、寄生ダイオードＤａの逆方向電流をＩａ３、寄生キャパシタＣａの電流をＩａ４とすると、ダイオードＤ３のアノードのノードの電流は、キルヒホッフの法則によって、
Ｉａ１＋Ｉａ２＋Ｉａ３＋Ｉａ４＝０                    （１）
となる。
【００１３】
また、ダイオードＤ５の逆方向電流をＩｂ１、ダイオードＤ６の順方向電流をＩｂ２、寄生ダイオードＤｂの逆方向電流をＩｂ３、寄生キャパシタＣｂの電流をＩｂ４とし、出力ノード１３に流れるリーク電流をＩｒとすると、ダイオードＤ５のアノードのノードの電流は、キルヒホッフの法則によって、
Ｉｂ１＋Ｉｂ２＋Ｉｂ３＋Ｉｂ４＋Ｉｒ＝０              （２）
となる。
【００１４】
ダイオードＤ３〜Ｄ６，Ｄａ，Ｄｂは同一特性、つまりＤ３＝Ｄ５、Ｄ４＝Ｄ６、Ｄａ＝Ｄｂであるので、Ｉａ１＝Ｉｂ１、Ｉａ２＝Ｉｂ２、Ｉａ３＝Ｉｂ３、Ｉａ４＝Ｉｂ４であり、この結果リーク電流Ｉｒ＝０となり、出力ノード１３に流れるリーク電流を０にすることができる。なお、ＥＳＤ保護回路１４のダイオードＤ１に付随する図示しない寄生ダイオードによりリーク電流が流れるが、このリーク電流は第２演算増幅回路１１の出力端子で吸収され出力ノード１３には影響を与えない。
【００１５】
ところで、図９の構成では、第１リーク電流補償回路１０Ｅ１において第２演算増幅回路１１に第１アンチパラレルダイオードＤ３，Ｄ４で構成される負帰還ループが形成され、第２演算増幅回路１１の出力信号の位相が第１アンチパラレルダイオードＤ３，Ｄ４と反転入力端子の寄生容量Ｃａによって遅らされ、この遅れた信号が反転入力端子に帰還されるので、負帰還ループシステムの安定性が悪化して発振するおそれがあった。第２リーク電流補償回路１０Ｅ２においても同様であった。
【００１６】
この安定性の悪化は、図１１に示すように、第１リーク電流補償回路１０Ｅ１の第１アンチパラレルダイオードＤ３，Ｄ４に並列に第１キャパシタＣ１を接続した第１リーク電流補償回路１０Ｆによって解決することができる。第２リーク電流補償回路１０Ｅ２についても同様にして解決することができる。
【００１７】
このように第１キャパシタＣ１を接続した場合は、出力ノード１３に静的な電圧が入力されたときは、第２演算増幅回路１１の出力端子の電圧も静的で、第１キャパシタＣ１に電流は流れないため、第１アンチパラレルダイオードＤ３，Ｄ４と同一構造の第２アンチパラレルダイオードＤ５，Ｄ６により、出力ノード１３のリーク電流Ｉｒを０に補償することができる。
【発明の概要】
【発明が解決しようとする課題】
【００１８】
しかしながら、矩形波等の動的な電圧が出力ノード１３に入力する場合は、リーク電流Ｉｒを０に補償することができない問題があった。それは、第２演算増幅回路１１の出力電圧が動的になるため、図１２に示すように、キャパシタＣ１に流れる電流Ｉａ５が動的な電流となるためである。この電流Ｉａ５は補償されないため、リーク電流Ｉｒが動的に増加する。矩形波電圧が入力された時の動的なリーク電流Ｉｒは次に示す手順により導くことができる。
【００１９】
ダイオードＤ３のアノードのノードの電流は、キルヒホッフの法則によって、
Ｉａ１＋Ｉａ２＋Ｉａ３＋Ｉａ４＋Ｉａ５＝０            （３）
となる。
【００２０】
出力ノード１３に入力する矩形電圧の非連続点（時刻ｔ＝０）後の直流信号として扱うことができる時刻において、第２演算増幅回路１１の反転入力端子の寄生キャパシタＣａ及び出力ノード１３の寄生キャパシタＣｂには電流が流れないため、式（２）と式（３）を引算すると、Ｉａ５＝｜−Ｉｒ｜であり、電流の方向に注意して、リーク電流Ｉｒは、
Ｉａ５＝Ｉｒ                                          （４）
となる。
【００２１】
このリーク電流Ｉｒを求めるには、電流Ｉａ５を求めればよく、時刻ｔ＞０において電流Ｉａ５は、各ダイオードの飽和電流Ｉｓを用いて、以下のように表される。Ｉｓ１はダイオードＤ３の飽和電流、Ｉｓ２はダイオードＤ４の飽和電流、Ｉｓ４は寄生ダイオードＤａの飽和電流である。
Ｉａ５＋Ｉｓ２・ｅｘｐ[（ｑ／ｋＴ）×（１／Ｃ１）∫Ｉａ５・ｄｔ−１]
＝−（Ｉｓ１＋Ｉｓ４）                                （５）
【００２２】
この式（５）の解であるＩａ５が位相補償用キャパシタＣ１に流れる電流である。式（４）によりリーク電流Ｉｒの動的な変化を表している。図１３は図１２の出力ノード１３に矩形波電圧を入力した時のリーク電流Ｉｒの動的な変化のシミュレーション結果である。式（４）で示した通り、リーク電流Ｉｒと位相補償用キャパシタＣ１の電流Ｉａ５は一致しており、式（５）で示された電流の変化の様子を表している。
【００２３】
以上のように、図１１に示したような位相補償用キャパシタＣ１を接続したリーク電流補償回路１０Ｆでは、出力ノード１３に入力する信号が動的な電圧であるときに、リーク電流が動的に変動する問題点があった。
【００２４】
本発明の目的はこのような問題点を解消し、静的な入力電圧だけでなく動的な入力電圧に対してもリーク電流を補償した半導体装置を提供することである。
【課題を解決するための手段】
【００２５】
上記目的を達成するために、請求項１にかかる発明は、反転入力端子と非反転入力端子を備え前記反転入力端子と出力端子との間に帰還回路が接続される第１演算増幅回路と、該第１演算増幅回路の前記反転入力端子と前記非反転入力端子の一方に入力ノードが接続され他方に出力ノードが接続されるリーク電流補償回路と、を備える半導体装置において、前記リーク電流補償回路は、非反転入力端子が前記入力ノードに接続される第２演算増幅回路と、該第２演算増幅回路の出力端子と高電位電源端子及び低電位電源端子との間に接続されるＥＳＤ保護回路と、前記第２演算増幅回路の反転入力端子に一端が接続され前記第２演算増幅回路の前記出力端子に他端が接続される第１アンチパラレルダイオードと、前記出力ノードに一端が接続され前記第２演算増幅回路の前記出力端子に他端が接続され且つ前記第１アンチパラレルダイオードと同一特性の第２アンチパラレルダイオードと、一端が前記第２演算増幅回路の前記反転入力端子に接続され他端が前記第２演算増幅回路の前記出力端子に接続される第１キャパシタと、一端が前記出力ノードに接続され他端が前記第２演算増幅回路の前記出力端子に接続され前記第１キャパシタと同一特性の第２キャパシタと、を備え、前記ＥＳＤ保護回路は、カソードが前記高電位電源端子に接続される第１ダイオードと、アノードが前記低電位電源端子に接続される第２ダイオードとからなり、前記第１ダイオードのアノードと前記第２ダイオードのカソードの共通接続点が前記第２演算増幅回路の前記出力端子に接続されていることを特徴とする。
請求項２にかかる発明は、請求項１に記載の半導体装置において、前記第１キャパシタは前記一端が第１抵抗を介して前記第２演算増幅回路の前記反転入力端子に接続され、前記第２キャパシタは前記一端が第２抵抗を介して前記出力ノードに接続されていることを特徴とする。
請求項３にかかる発明は、請求項２に記載の半導体装置において、前記第１キャパシタは前記他端が第３抵抗を介して前記第２演算増幅回路の前記出力端子に接続され、前記第２キャパシタは前記他端が第４抵抗を介して前記第２演算増幅回路の前記出力端子に接続されていることを特徴とする。
請求項４にかかる発明は、請求項２に記載の半導体装置において、前記第２演算増幅回路の前記出力端子と前記ＥＳＤ保護回路の前記共通接続点との間に第５抵抗が挿入接続され、前記第１アンチパラレルダイオードの前記他端と前記第２アンチパラレルダイオードの前記他端が前記ＥＳＤ保護回路の前記共通接続点に接続され、前記第１キャパシタの前記他端と前記第２キャパシタの前記他端が前記第２演算増幅回路の前記出力端子に接続されていることを特徴とする。
請求項５にかかる発明は、請求項１乃至４の何れか１つに記載の半導体装置において、前記リーク電流補償回路は、前記入力ノードが前記第１演算増幅回路の前記非反転入力端子に接続され、前記出力ノードが前記第１演算増幅回路の前記反転入力端子に接続されていることを特徴とする。
請求項６にかかる発明は、請求項１乃至４の何れか１つに記載の半導体装置において、前記リーク電流補償回路は、前記入力ノードが前記第１演算増幅回路の前記反転入力端子に接続され、前記出力ノードが前記第１演算増幅回路の前記非反転入力端子に接続されていることを特徴とする。
請求項７は、請求項１乃至４の何れか１つに記載の半導体装置において、前記リーク電流補償回路として、前記入力ノードが前記第１演算増幅回路の前記非反転入力端子に接続され、前記出力ノードが前記第１演算増幅回路の前記反転入力端子に接続されている第１リーク電流補償回路と、前記入力ノードが前記第１演算増幅回路の前記反転入力端子に接続され、前記出力ノードが前記第１演算増幅回路の前記非反転入力端子に接続されている第２リーク電流補償回路が用いられていることを特徴とする。
【発明の効果】
【００２６】
本発明によれば、第１キャパシタと第２キャパシタに同一電流が流れるので、出力ノードに入力する電圧が静的な電圧ばかりでなく動的な電圧であっても、そこに流れるリーク電流を補償することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１実施例の半導体装置の回路図である。
【図２】図１の半導体装置のリーク電流補償回路の詳細回路図である。
【図３】図２のリーク電流補償回路のリーク電流とキャパシタの電流の特性図である。
【図４】本発明の第２実施例のリーク電流補償回路の回路図である。
【図５】本発明の第３実施例のリーク電流補償回路の回路図である。
【図６】本発明の第４実施例のリーク電流補償回路の回路図である。
【図７】本発明の第５実施例の半導体装置の回路図である。
【図８】本発明の第６の実施例の半導体装置の回路図である。
【図９】従来例の半導体装置の回路図である。
【図１０】図９の半導体装置のリーク電流補償回路の詳細回路図である。
【図１１】別の従来例のリーク電流補償回路の回路図である。
【図１２】図１１の半導体装置のリーク電流補償回路の詳細回路図である。
【図１３】図１２のリーク電流補償回路のリーク電流とキャパシタの電流の特性図である。
【発明を実施するための形態】
【００２８】
＜第１実施例＞
図１は本発明の第１実施例の第１リーク電流補償回路１０Ａ１と第２リーク電流補償回路１０Ａ２を有する半導体装置を示す回路図である。第１リーク電流補償回路１０Ａ１は、最高電位ＶＤＤが印加する高電位電源端子１と、最低電位ＶＳＳが印加する低電位電源端子４と、非反転入力端子が入力ノード１２に接続された第２演算増幅回路１１と、その第２演算増幅回路１１の反転入力端子と出力端子の間に接続された第１アンチパラレルダイオードＤ３，Ｄ４と、第２演算増幅回路１１の出力端子と出力ノード１３の間に接続された第２アンチパラレルダイオードＤ５，Ｄ６と、第２演算増幅回路１１の出力端子と高電位電源端子１との間に接続されたダイオードＤ１及び第２演算増幅回路１１の出力端子と低電位電源端子４との間に接続されたダイオードＤ２により構成されるＥＳＤ保護回路１４とを備える。ダイオードＤ３とダイオードＤ５、ダイオードＤ４とダイオードＤ６はそれぞれ同一特性である。さらに、第１アンチパラレルダイオードＤ３，Ｄ４には並列に位相補償用キャパシタＣ１が接続され、第２アンチパラレルダイオードＤ５，Ｄ６には並列にリーク電流補償用キャパシタＣ２が接続されている。リーク電流補償用キャパシタＣ２は位相補償用キャパシタＣ１と同一特性、つまり同一構造同一容量である。第１リーク電流補償回路１０Ａ２も第１リーク電流補償回路１０Ａ１と同じ構成である。
【００２９】
第１リーク電流補償回路１０Ａ１の入力ノード１２は非反転入力端子３に接続され、出力ノード１３は反転入力端子２に接続される。また、第２リーク電流補償回路１０Ａ２の入力ノード１２は反転入力端子２に接続され、出力ノード１３は非反転入力端子３に接続される。反転入力端子２に印加されるＥＳＤは、第１リーク電流補償回路１０Ａ１の出力ノード１３と第１リーク電流補償回路１０Ａ１の第２アンチパラレルダイオードＤ５，Ｄ６を介してＥＳＤ保護回路１４によって電源端子１，４へ放出される。非反転入力端子３に印加されるＥＳＤは、第２リーク電流補償回路１０Ａ２の出力ノード１３と第２リーク電流補償回路１０Ａ２の第２アンチパラレルダイオードＤ５，Ｄ６を介してＥＳＤ保護回路１４によって電源端子１，４へ放出される。
【００３０】
図２は図１の半導体装置の第１リーク電流補償回路１０Ａ１をＰ型半導体基板上に作成したときの等価回路である。このとき、ダイオードＤ４とＰ型半導体基板との間に寄生ダイオーＤａが生成され、ダイオードＤ６とＰ型半導体基板との間に寄生ダイオードＤｂが生成される。なお、キャパシタＣａは寄生素子で、ダイオードＤ４のカソードとＰ型半導体基板との間に生成される空乏層容量や、第２演算増幅回路１１の入力容量及び配線容量で生成される。また、キャパシタＣｂも寄生素子で、ダイオードＤ６のカソードとＰ型半導体基板との間に生成される空乏層容量や配線容量、出力ノード１３に接続される容量等で生成される。第２リーク電流補償回路１０Ａ２も同様であるので、以下では第１リーク電流補償回路１０Ａ１を代表して説明する。
【００３１】
入力ノード１２には、そこに前記した第１演算増幅回路６の反転入力端子２が接続され、出力ノード１３には非反転入力端子３が接続されているので、その第１演算増幅回路６の負帰還作用によってその入力ノード１２と出力ノード１３は同電位となる。また、第２演算増幅回路１１は、出力端子と反転入力端子の間に第２アンチパラレルダイオードＤ３，Ｄ４が接続されているので、同様に、負帰還作用によってその第２演算増幅回路１１の反転入力端子と非反転入力端子も同電位となる。
【００３２】
このため、第１演算増幅回路６の反転入力端子２に接続される第２寄生ダイオードＤｂに印加される電圧と第２演算増幅回路１１の反転入力端子に接続される第１寄生ダイオードＤａに印加される電圧は等しくなる。
【００３３】
第１寄生ダイオードＤａで発生するリーク電流は、第１アンチパラレルダイオードＤ３，Ｄ４を介して供給される。このとき、第１アンチパラレルダイオードＤ３，Ｄ４の両端に発生する電圧と等しい電圧が、第２アンチパラレルダイオードＤ５，Ｄ６の両端に印加される。このため、第１寄生ダイオードＤａに流れるリーク電流と等しい電流が、第２アンチパラレルダイオードＤ５，Ｄ６を介して第２寄生ダイオードＤｂへ供給される。
【００３４】
ここで、図２に示すように、ダイオードＤ３の逆方向電流をＩａ１，ダイオードＤ４の順方向電流をＩａ２、寄生ダイオードＤａの逆方向電流をＩａ３、寄生キャパシタＣａの電流をＩａ４、キャパシタＣ１の電流をＩａ５とする。また、ダイオードＤ５の逆方向電流をＩｂ１、ダイオードＤ６の順方向電流をＩｂ２、寄生ダイオードＤｂの逆方向電流をＩｂ３、寄生キャパシタＣｂの電流をＩｂ４、キャパシタＣ２に流れる電流をＩｂ５とし、出力ノード１３に流れるリーク電流をＩｒとする。
【００３５】
これによって、ダイオードＤ３のアノードのノードの電流は、キルヒホッフの法則によって、
Ｉａ１＋Ｉａ２＋Ｉａ３＋Ｉａ４＋Ｉａ５＝０                    （６）
となり、ダイオードＤ５のアノードのノードの電流は、キルヒホッフの法則によって、
Ｉｂ１＋Ｉｂ２＋Ｉｂ３＋Ｉｂ４＋Ｉｂ５＋Ｉｒ＝０              （７）
となる。ダイオードＤ３〜Ｄ６、Ｄａ，Ｄｂは同一特性であり、Ｉａ１＝Ｉｂ１、Ｉａ２＝Ｉｂ２、Ｉａ３＝Ｉｂ３、Ｉａ４＝Ｉｂ４、Ｉａ５＝Ｉｂ５であるので、リーク電流Ｉｒ＝０となり、出力ノード１３から反転入力端子２に流れるリーク電流をキャンセルすることができる。
【００３６】
出力ノード１３で発生する動的なリーク電流は、第１アンチパラレルダイオードＤ３，Ｄ４及びキャパシタＣ１に動的に流れる電流と、第２アンチパラレルダイオードＤ５，Ｄ６及びキャパシタＣ２に動的に流れる電流の差により発生するが、その差をなくすことでリーク電流を補償できる。
【００３７】
静的および動的な電圧に対して、第２演算増幅回路１１の反転入力端子に接続される位相補償用キャパシタＣ１とリーク電流補償回路１０Ａ１の出力ノード１３に接続されるリーク電流補償キャパシタＣ２の両端電圧が等しくなる。キャパシタＣ１とキャパシタＣ２が同一構造であれば、キャパシタＣ１に流れる過渡電流Ｉａ５とキャパシタＣ２に流れる過渡電流Ｉｂ５は等しくなる。
【００３８】
図３に入力信号として矩形波電圧を入力したときのリーク電流ＩｒとキャパシタＣ１，Ｃ２の電流Ｉａ５，Ｉｂ５の波形を示す。リーク電流Ｉｒ＝０となり、キャパシタＣ１に流れる電流Ｉａ５とキャパシタＣ２に流れる電流Ｉｂ５は同じである。
【００３９】
以上のことから、図１の第１リーク電流補償回路１０Ａ１を持つ半導体装置は、同一構造の位相補償用のキャパシタＣ１とリーク電流補償用のキャパシタＣ２を備えることによって、静的な電圧だけでなく、動的な電圧に対しても反転入力端子２のリーク電流を補償できる。第２リーク電流補償回路１０Ａ２も同様に動作して、非反転入力端子３のリーク電流を補償できる。
【００４０】
なお、Ｎ型基板上に半導体装置を構成した場合は、高電位電源端子１をカソードとする寄生ダイオードがダイオードＤ３，Ｄ５のアノード側にそれぞれ生成される。しかしこの場合でも、入力ノード１２、出力ノード１３、第２演算増幅回路１１の反転入力端子と非反転入力端子は同一電位に制御されるので、ダイオードＤ３のアノード側の寄生ダイオードと、ダイオードＤ５のアノード側の寄生ダイオードに同じリーク電流が流れ、Ｐ型基板上に半導体装置を構成した場合と同様に、出力ノード１３のリーク電流を補償できる。
【００４１】
＜第２実施例＞
図４は第２実施例のリーク電流補償回路１０Ｂを示す。本実施例では、位相補償用キャパシタＣ１と第２演算増幅回路１１の反転入力端子との間に保護抵抗Ｒ１を挿入し、リーク電流補償用キャパシタＣ２と出力ノード１３との間に保護抵抗Ｒ２を挿入している。保護抵抗Ｒ１，Ｒ２は同一構造同一抵抗値である。このように保護抵抗Ｒ１，Ｒ２を挿入接続することにより、ＥＳＤ印加によるキャパシタＣ１，Ｃ２の絶縁破壊や容量変動を防ぐことができる。
【００４２】
このリーク電流補償回路１０Ｂも、図１の半導体装置に適用するときは、入力ノード１２を非反転入力端子３に接続し、出力ノード１３を反転入力端子２に接続する第１リーク電流補償回路と、入力ノード１２を反転入力端子２に接続し、出力ノード１３を非反転入力端子２に接続する第２リーク電流補償回路として使用することができる。
【００４３】
＜第３実施例＞
図５は第３実施例のリーク電流補償回路１０Ｃを示す。本実施例では、位相補償用キャパシタＣ１の両側に直列に保護抵抗Ｒ１，Ｒ３を挿入し、リーク電流補償用キャパシタＣ２の両側に直列に保護抵抗Ｒ２，Ｒ４を挿入している。保護抵抗Ｒ１，Ｒ２は同一構造同一抵抗値である。また、保護抵抗Ｒ３，Ｒ４も同一構造同一抵抗値である。
【００４４】
このように保護抵抗Ｒ１〜Ｒ４を挿入接続することにより、ＥＳＤ印加によるキャパシタＣ１，Ｃ２の絶縁破壊や容量変動をより効果的に防ぐことができる。本実施例では、キャパシタＣ１，Ｃ２のＥＳＤ耐性を第２実施例よりも高めることができる。
【００４５】
このリーク電流補償回路１０Ｃも、図１の半導体装置に適用するときは、入力ノード１２を非反転入力端子３に接続し、出力ノード１３を反転入力端子２に接続する第１リーク電流補償回路と、入力ノード１２を反転入力端子２に接続し、出力ノード１３を非反転入力端子２に接続する第２リーク電流補償回路として使用することができる。
【００４６】
＜第４実施例＞
図６は第４実施例のリーク電流補償回路１０Ｄを示す。本実施例では、図４で説明したリーク電流補償回路１０Ｂにおいて、演算増幅回路１１の出力端子とＥＳＤ保護回路１４の間に直列に保護抵抗Ｒ５を挿入接続する。また、位相補償用キャパシタＣ１とリーク電流補償用キャパシタＣ２の共通接続点を、抵抗Ｒ５と第２演算増幅回路１１の出力端子の共通接続点に接続する。さらに、第１及び第２アンチパラレルダイオードＤ３〜Ｄ６の共通接続点を、抵抗Ｒ５とＥＳＤ保護回路１４との共通接続点に接続する。
【００４７】
本実施例によれば、ＥＳＤ印加による第２演算増幅回路１１の出力トランジスタの破壊および特性変動を防ぐことができる。また、図５のリーク電流補償回路１０Ｃにおける保護抵抗Ｒ３，Ｒ４を保護抵抗Ｒ５によって共通化できるので、素子数を削減して回路面積を小さくすることができる。
【００４８】
このリーク電流補償回路１０Ｄも、図１の半導体装置に適用するときは、入力ノード１２を非反転入力端子３に接続し、出力ノード１３を反転入力端子２に接続する第１リーク電流補償回路と、入力ノード１２を反転入力端子２に接続し、出力ノード１３を非反転入力端子２に接続する第２リーク電流補償回路として使用することができる。
【００４９】
＜第５実施例＞
図７は第５実施例の半導体装置を示す。本実施例は、反転入力端子２のＥＳＤ保護を第１リーク電流補償回路１０Ａ１内のＥＳＤ保護回路１４によって行い、非反転入力端子３のＥＳＤ保護はＥＳＤ保護回路８によって行うようにしたものである。ＥＳＤ保護回路８は、カソードが高電位電源端子１に接続されアノードが非反転入力端子３に接続されたダイオードＤ７と、カソードが非反転入力端子３に接続されアノードが低電位電源端子４に接続されたダイオードＤ８とで構成されている。
【００５０】
本実施例は、非反転入力端子３のリーク電流補償が不要な場合に適用できる。なお、リーク電流補償回路１０Ａ１に代えて、図４のリーク電流補償回路１０Ｂ、図５のリーク電流補償回路１０Ｃ、図６のリーク電流補償回路１０Ｄを使用することもできる。
【００５１】
＜第６実施例＞
図８は第６実施例の半導体装置を示す。本実施例は、非反転入力端子３のＥＳＤ保護を第２リーク電流補償回路１０Ａ２内のＥＳＤ保護回路１４によって行い、反転入力端子２のＥＳＤ保護はＥＳＤ保護回路９によって行うようにしたものである。ＥＳＤ保護回路９は、カソードが高電位電源端子１に接続されアノードが反転入力端子２に接続されたダイオードＤ９と、カソードが反転入力端子２に接続されアノードが低電位電源端子４に接続されたダイオードＤ１０とで構成されている。
【００５２】
本実施例は、反転入力端子２のリーク電流補償が不要な場合に適用できる。なお、リーク電流補償回路１０Ａ２に代えて、図４のリーク電流補償回路１０Ｂ、図５のリーク電流補償回路１０Ｃ、図６のリーク電流補償回路１０Ｄを使用することもできる。
【符号の説明】
【００５３】
１：高電位電源端子、２：反転入力端子、３：非反転入力端子、４：低電位電源端子、５：出力端子、６：演算増幅回路、７：帰還回路、８，９：ＥＳＤ保護回路
１０Ａ〜１０Ｆ：リーク電流補償回路、１１：演算増幅回路、１２：入力ノード、１３：出力ノード、１４：ＥＳＤ保護回路
【図１】
2018191163.tif 000003
【図２】
2018191163.tif 000004
【図３】
2018191163.tif 000005
【図４】
2018191163.tif 000006
【図５】
2018191163.tif 000007
【図６】
2018191163.tif 000008
【図７】
2018191163.tif 000009
【図８】
2018191163.tif 000010
【図９】
2018191163.tif 000011
【図１０】
2018191163.tif 000012
【図１１】
2018191163.tif 000013
【図１２】
2018191163.tif 000014
【図１３】
2018191163.tif 000015