(57)【要約】【課題】高効率なΔΣ型スイッチングアンプを提供する。【解決手段】ΔΣ型スイッチングアンプ１のスイッチング回路３にコイル３５を接続し、スイッチング素子３１、３２の寄生容量とともに直列共振回路を構成する。この直列共振回路は、スイッチング素子３１、３２がオフ時に共振動作する準共振動作を行い、スイッチング素子３１、３２の寄生容量に蓄積された電荷をコイル３５との間で交互に移動して有効に利用するので、ΔΣ型スイッチングアンプ１の効率が向上する。【選択図】図１
2018170547.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を矩形波の離散信号に変換するΔΣ変調器と、
前記離散信号に基づいてスイッチング動作を行うことによって前記離散信号を増幅するスイッチング素子を備えたスイッチング回路と、
前記スイッチング素子の寄生容量を利用して共振回路を形成し、前記スイッチング素子を準共振させるコイルと、
を備えることを特徴とするΔΣ型スイッチングアンプ。
【請求項２】
前記共振回路の共振周期は、前記ΔΣ変調器のスイッチング周期の１／ｎ（ｎは整数）倍である、
ことを特徴とする請求項１に記載のΔΣ型スイッチングアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ΔΣ変調器を用いたΔΣ型スイッチングアンプに関する。
【背景技術】
【０００２】
高効率動作が可能な非線形アンプを用いて線形信号を表現する技術として、位相制御型（ＬＩＮＣ：Ｌｉｎｅａｒ  Ａｍｐｌｉｆｉｃａｔｉｏｎ  ｗｉｔｈ  Ｎｏｎｌｉｎｅａｒ  Ｃｏｍｐｏｎｅｎｔｓ等）、電源電圧制御型（Ｅｎｖｅｌｏｐｅ  Ｔｒａｃｋｉｎｇ，ＥＥＲ等）、ＰＡ多段制御型（Ｄｏｈｅｒｔｙ等）、およびパルス制御型（ＰＷＭ、ΔΣ等）のような制御方式等がある。この中で、位相制御型や電源電圧制御型は、複数のアンプやＤ／Ａコンバータ等によって回路規模が大きくなるという課題があった。また、位相制御型や電源電圧制御型、ＰＡ多段制御型に共通の課題として、広帯域に対応できないというものがある。これは、送信周波数でスイッチングするため、送信周波数を大きく変えた場合にＬＰＦ（Ｌｏｗ  Ｐａｔｈ  Ｆｉｌｔｅｒ）を切り替える必要があるためである。
【０００３】
位相制御型や電源電圧制御型、ＰＡ多段制御型のような制御方式の課題が解決可能なスイッチングアンプとして、ΔΣ変調器を用いたスイッチングアンプが発明されている（例えば、特許文献１参照）。図５に示すように、ΔΣ型スイッチングアンプ６は、アナログ信号を時間軸方向に拡張してパルス密度変調された矩形波に変換するΔΣ変調器７と、変換された矩形波を増幅するスイッチング回路８と、増幅された矩形波から希望するアナログ信号のみ取り出すフィルタ９と、出力用の負荷１０とを備える。スイッチング回路８には、ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などのスイッチング素子８１が用いられる。
【０００４】
図６（Ｂ）、（Ｃ）は、図５に示す従来のΔΣ型スイッチングアンプ６の２つのスイッチング素子８１をスイッチＳＷ１、ＳＷ２と、寄生容量に相当するコンデンサＣ１、Ｃ２とによって抽象化して表したものである。スイッチＳＷ１、ＳＷ２は、図６（Ａ）に示すΔΣ変調器７からの離散信号に応じてオン／オフされる。コンデンサＣ１は、ＳＷ２がオンし、ＳＷ１がオフしているときに電荷を蓄積し、ＳＷ２がオフし、ＳＷ１がオンしているときに電荷を放電する。同様に、コンデンサＣ２は、ＳＷ１がオンし、ＳＷ２がオフしているときに電荷を蓄積し、ＳＷ１がオフし、ＳＷ２がオンしているときに電荷を放電する。
【０００５】
このΔΣ型スイッチングアンプ６によれば、Ｄ／Ａコンバータが不要なので回路規模を小さくすることができる。また、理想的にスイッチングを行えば、歪み補償を省略することができ、サンプリング周波数を速くすれば広帯域にも対応可能となる。さらに、出力フィルタをＬＰＦまたはＢＰＦ（Ｂａｎｄ  Ｐａｔｈ  Ｆｉｌｔｅｒ）に切り替えるだけで、ＬＰ型とＢＰ型の変調器を構成することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−０３９３５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図７は、スイッチング素子８１に寄生容量がある場合とない場合のドレイン効率を表したものであり、スイッチング素子８１に寄生容量がない場合には、高いドレイン効率を維持できるのに対し、寄生容量がある場合には、ドレイン効率が著しく低下することが分かる。すなわち、従来のΔΣ型スイッチングアンプ６は、スイッチング素子８１のスイッチング回数分だけ寄生容量として蓄積された電荷が無駄に放電されることにより、効率が低下してしまうという問題があった。なお、特許文献１には、ΔΣ型スイッチングアンプの高効率化に関する構成は開示されていない。
【０００８】
本発明は、上記課題を解決して高効率なΔΣ型スイッチングアンプを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、請求項１に記載の発明は、入力信号を矩形波の離散信号に変換するΔΣ変調器と、前記離散信号に基づいてスイッチング動作を行うことにより前記離散信号を増幅するスイッチング素子を備えたスイッチング回路と、前記スイッチング素子の寄生容量を利用して共振回路を形成し、前記スイッチング素子を準共振させるコイルと、を備えることを特徴とするΔΣ型スイッチングアンプである。
【００１０】
請求項１に記載の発明によれば、スイッチング素子の寄生容量とコイルとによって直列共振回路が構成され、スイッチング素子は、スイッチングのときにのみ共振動作する準共振動作を行うようになる。
【００１１】
請求項２に記載の発明は、請求項１に記載のΔΣ型スイッチングアンプであって、前記共振回路の共振周期は、前記ΔΣ変調器のスイッチング周期の１／ｎ（ｎは整数）倍である、ことを特徴とする。
【発明の効果】
【００１２】
請求項１に記載の発明によれば、スイッチング素子の準共振動作により、寄生容量に蓄積された電荷は、寄生容量とコイルとの間を交互に移動して無駄に放電されることなく有効に利用されるようになるので、ΔΣ型スイッチングアンプを高効率に動作させることができる。
【００１３】
また、請求項２に記載の発明によれば、共振回路の共振周期をΔΣ変調器のスイッチング周期の１／ｎ（ｎは整数）倍にしたので、スイッチング素子がオンするタイミングで寄生容量の電圧が「０」になるように、すなわち寄生容量の電荷が放電されずにコイルに戻されるので、高いドレイン効率が得られる。
【図面の簡単な説明】
【００１４】
【図１】この発明の実施の形態に係るΔΣ型スイッチングアンプの構成を示すブロック図である。
【図２】直列共振回路の動作を説明する説明図である。
【図３】図１に示すΔΣ型スイッチングアンプを抽象化した構成を示す回路図である。
【図４】図１に示すスイッチング回路の各部の電圧および電流を示すグラフである。
【図５】従来のΔΣ型スイッチングアンプの構成を示すブロック図である。
【図６】従来のΔΣ型スイッチングアンプを抽象化した構成を示す回路図である。
【図７】スイッチング素子の寄生容量に基づくドレイン効率を示すグラフである。
【発明を実施するための形態】
【００１５】
以下、この発明を図示の実施の形態に基づいて説明する。
【００１６】
図１は、本発明を実施したΔΣ型スイッチングアンプ１の概略的な構成を示すブロック図である。ΔΣ型スイッチングアンプ１は、アナログの入力信号を時間軸方向に拡張して矩形波の離散信号に変換するΔΣ変調器２と、変換された離散信号を増幅するスイッチング回路３と、スイッチング回路３に接続されたコイル３５と、増幅された離散信号をアナログの出力信号に変換するフィルタ４と、出力用の負荷５とを備える。ΔΣ型スイッチングアンプ１は、入力信号をΔΣ変調器２によって離散信号に変調し、その離散信号をスイッチング回路３によって増幅する。ΔΣ型スイッチングアンプ１は、例えば無線機（送信機）に搭載され、データ信号をアンテナから送信する際に増幅するために利用される。
【００１７】
ΔΣ変調器２は、周知のように、量子化器、積分器および減算器を有する（図示せず）。量子化器は、入力信号の連続的な振幅値を複数個の出力値に量子化する。その出力値は、入力信号に対して量子化ノイズを含むものとなる。積分器は、量子化器の前段で、入力信号を積分する。これにより、減算器は、量子化器の出力値を入力信号へ帰還させることによって、ループを構成する。このループ構成と積分器のフィルタ処理によって、ノイズシェーピングの伝達特性を実現する。
【００１８】
スイッチング回路３は、ΔΣ変調器２の出力に対して並列に接続された２つのスイッチング素子３１、３２と、スイッチング素子３１、３２を駆動する２つのゲートドライバ３３、３４とを備える。スイッチング素子３１、３２には、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）が用いられている。本実施の形態のΔΣ型スイッチングアンプ１は、コイル３５を備える点で、図５に示す従来のΔΣ型スイッチングアンプ６と相違する。
【００１９】
フィルタ４は、スイッチング回路３のΔΣ出力に対して直列に接続されたコンデンサ４１、コイル４２を備えており、スイッチング回路３で増幅された離散信号をアナログの出力信号に変換する。
【００２０】
コイル３５は、スイッチング素子３１、３２の寄生容量を利用して共振回路を形成し、スイッチング素子３１、３２に準共振動作させるために設けられている。上述したように、従来のΔΣ型スイッチングアンプ６では、スイッチング素子の寄生容量に蓄積された電荷が無駄に放電されることによってドレイン効率が低下していた。本発明は、この点に着目し、コイル３５とスイッチング素子３１、３２の寄生容量とによって形成した共振回路により、寄生容量に蓄積された電荷を無駄に放電させずに有効利用して高効率化を図るものである。
【００２１】
図２は、ΔΣ型スイッチングアンプ１の共振回路を、コイルＬとコンデンサＣを備える直列共振回路１１によって模式的に表し、この直列共振回路１１に正弦波の電圧Ｖｃを加えた場合の共振動作を説明する説明図である。直列共振回路１１に電圧Ｖｃが印加されることにより発生する共振電流Ｉｃにより、区間ＡではコンデンサＣに電荷が蓄積される。また、区間Ｂでは、コンデンサＣに蓄積された電荷は放電されずにコイルＬに移動する。すなわち、直列共振回路１１により、コンデンサＣに蓄積された電荷は、コイルＬとの間で交互に移動するので、無駄に放電せずに有効利用することができる。
【００２２】
図３（Ａ）、（Ｂ）は、図１に示す本実施の形態のΔΣ型スイッチングアンプ１の２つのスイッチング素子３１、３２をスイッチＳＷ１、ＳＷ２と、寄生容量に相当するコンデンサＣ１、Ｃ２とによって抽象化して表したものである。スイッチＳＷ１、ＳＷ２は、ΔΣ変調器２からの離散信号に応じてオン／オフし、オフ時に共振動作する準共振動作を行う。
【００２３】
図４は、スイッチＳＷ１の準共振動作を表しており、スイッチＳＷ１のオフ時（図３（Ｂ）参照）にエネルギー（電荷）がコンデンサＣ１とコイル３５との間を交互に移動する。なお、詳しくは図示しないが、スイッチＳＷ２（図３（Ａ）参照）のオフ時にはエネルギーがコンデンサＣ２とコイル３５との間を交互に移動する。また、ΔΣ型スイッチングアンプのスイッチング周期が、サンプリング周期Ｔｓの整数倍となることに着目し（例えば、Ｔ２、Ｔ３およびＴ４は、Ｔｓの２倍、３倍および４倍）、スイッチがオンするタイミングでコンデンサＣ１、Ｃ２の電圧が「０」になるように、すなわちコンデンサＣ１、Ｃ２のエネルギーがコイル３５に戻るように、コンデンサＣ１、Ｃ２とコイル３５との共振周期をΔΣのスイッチング周期の（１／ｎ）倍（ｎは整数）に設定している。
【００２４】
これにより、スイッチング素子３１の寄生容量に蓄積された電荷は、スイッチング素子３１がオフしてスイッチング素子３２がオンしているときには、スイッチング素子３１とコイル３５との間を交互に移動して無駄に放電されず、同様に、スイッチング素子３２の寄生容量に蓄積された電荷は、スイッチング素子３２がオフしてスイッチング素子３１がオンしているときには、スイッチング素子３２とコイル３５との間を交互に移動して無駄に放電されない。したがって、寄生容量の電荷を無駄に放電せずに有効利用することができるので、図７に示す寄生容量がない場合と同様に、高いドレイン効率を維持することが可能となる。
【００２５】
以上で説明したように、スイッチング素子３１、３２の準共振動作により、寄生容量に蓄積された電荷が放電されることなく有効に利用されるようになるので、ΔΣ型スイッチングアンプ１を高効率に動作させることができる。
【００２６】
以上、この発明の実施の形態について説明したが、具体的な構成は、上記の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても、この発明に含まれる。なお、ＦＥＴなどのスイッチング素子を使用するスイッチングアンプとして、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）を用いるものがあるが、ＰＷＭではパルス幅の変化により周波数が変化するので、共振回路は使用できない。したがって、共振動作あるいは準共振動作によって高効率化が可能となるのは、ΔΣ型スイッチングアンプのみとなる。
【符号の説明】
【００２７】
１、６              ΔΣ型スイッチングアンプ
２、７              ΔΣ変調器
３、８              スイッチング回路
４、９              フィルタ
３１、３２、８１    スイッチング素子
３５                コイル
【図１】
2018170547.tif 000003
【図２】
2018170547.tif 000004
【図３】
2018170547.tif 000005
【図４】
2018170547.tif 000006
【図５】
2018170547.tif 000007
【図６】
2018170547.tif 000008
【図７】
2018170547.tif 000009