(57)【要約】【課題】  セルフアライン式マルチパターニングのためのその場スペーサ再整形の方法及びシステムが開示される。【解決手段】  一実施形態において、基板上にスペーサパターンを形成する方法は、基板にスペーサを設けることを含み得る。当該方法はまた、パッシベーション処理を実行してスペーサ上にパッシベーション層を形成することを含み得る。さらに、当該方法は、スペーサリシェイピング処理を実行してスペーサを整形し直すことを含み得る。当該方法はまた、スペーサ形成目標を達成するためにパッシベーション処理及びスペーサリシェイピング処理を制御することを含み得る。【選択図】図９
2018037656.tif 000002
【特許請求の範囲】
【請求項１】
基板上にスペーサパターンを形成する方法であって、
スペーサを備えた基板を用意することと、
パッシベーション処理を実行して前記スペーサ上にパッシベーション層を形成することと、
スペーサリシェイピング処理を実行して前記スペーサを整形し直すことと、
スペーサ形成目標を達成するために前記パッシベーション処理及び前記スペーサリシェイピング処理を制御することと、
を有する方法。
【請求項２】
前記パッシベーション層は酸化物材料を有する、請求項１に記載の方法。
【請求項３】
前記スペーサは窒化物材料を有する、請求項２に記載の方法。
【請求項４】
前記パッシベーション層は窒化物材料を有する、請求項１に記載の方法。
【請求項５】
前記スペーサは酸化物材料を有する、請求項４に記載の方法。
【請求項６】
前記パッシベーション処理を実行することは、化学気相成長プロセスを実行することを有する、請求項１に記載の方法。
【請求項７】
前記化学気相成長プロセスはプラズマアシストされる、請求項６に記載の方法。
【請求項８】
前記パッシベーション処理は、Ｎ２、Ｏ２、ＣＯ、ＣＯ２、Ｈ２、ＣｘＨｙ、ＣｘＨｙＦｚ、Ａｒ、及びＨｅからなる群から選択されるガスを有するプラズマガスケミストリを用いて実行される、請求項７に記載の方法。
【請求項９】
前記スペーサリシェイピング処理を実行することは、プラズマエッチングを実行することを有する、請求項１に記載の方法。
【請求項１０】
前記プラズマエッチングは、前記パッシベーション層の材料よりも速く前記スペーサの材料をエッチングするように選択されたプラズマエッチングガスケミストリを用いて実行される、請求項９に記載の方法。
【請求項１１】
前記プラズマエッチングは、Ｎ２、Ｏ２、ＣＯ、ＣＯ２、Ｈ２、ＨＢｒ、Ｃｌ２、ＣｘＨｙ、Ａｒ、Ｈｅ、ＣｘＨｙＦｚ、及びＣｘＦｙからなる群から選択されるプラズマエッチングガスを有するプラズマエッチングガスケミストリを用いて実行される、請求項９に記載の方法。
【請求項１２】
前記プラズマエッチングは、ＣＨＦ３、Ｏ２、及びＡｒの混合物を用いて実行される、請求項１１に記載の方法。
【請求項１３】
前記スペーサリシェイピング処理は更に、前記基板に対して遠位にある前記スペーサの端部を平らにすることを有する、請求項１に記載の方法。
【請求項１４】
前記スペーサは、ハードマスク層に近接して形成される、請求項１に記載の方法。
【請求項１５】
前記スペーサによって画成されるパターンで前記ハードマスク層をエッチングすること、を更に有する請求項１４に記載の方法。
【請求項１６】
前記ハードマスク層をエッチングすることは、Ｎ２、Ｏ２、ＣＯ、ＣＯ２、Ｈ２、ＨＢｒ、Ｃｌ２、ＣｘＨｙ、Ａｒ、Ｈｅ、ＣｘＨｙＦｚ、及びＣｘＦｙからなる群から選択されるプラズマエッチングガスを有するプラズマエッチングガスケミストリを用いて実行される、請求項１５に記載の方法。
【請求項１７】
前記基板内に物理的構造を形成するために、前記ハードマスク層によって画成されるパターンで前記基板をエッチングすること、を更に有する請求項１６に記載の方法。
【請求項１８】
前記基板をエッチングすることは、Ｎ２、Ｏ２、ＣＯ、ＣＯ２、Ｈ２、ＨＢｒ、Ｃｌ２、ＣｘＨｙ、Ａｒ、Ｈｅ、ＣｘＨｙＦｚ、及びＣｘＦｙからなる群から選択されるプラズマエッチングガスを有するプラズマエッチングガスケミストリを用いて実行される、請求項１７に記載の方法。
【請求項１９】
前記スペーサパターンを形成することは、フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）構造を形成するセルフアライン式マルチパターニング（ＳＡＭＰ）技術を有する、請求項１に記載の方法。
【請求項２０】
前記ＦｉｎＦＥＴは、サブ２２ｎｍトランジスタアーキテクチャを有する、請求項１９に記載の方法。
【請求項２１】
基板上にスペーサパターンを形成するシステムであって、
イオンエッチングチャンバであり、
スペーサを備えた基板を受け取り、
パッシベーション処理を実行して前記スペーサ上にパッシベーション層を形成し、且つ
スペーサリシェイピング処理を実行して前記スペーサを整形し直す、
ように構成されたイオンエッチングチャンバと、
前記イオンエッチングチャンバに結合されたコントローラであり、スペーサ形成目標を達成するために前記パッシベーション処理及び前記スペーサリシェイピング処理を制御するように構成されたコントローラと、
を有するシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板処理のためのシステム及び方法に関し、より具体的には、セルフアライン式マルチパターニングのためのその場（ｉｎ−ｓｉｔｕ）スペーサ再整形（リシェイピング）方法及びシステムに関する。
【０００２】
本出願は、２０１６年８月３１日に出願された米国仮出願第６２／３８２１１０号に関係するとともにその優先権を主張するものであり、その内容全体をここに援用する。
【背景技術】
【０００３】
フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）デバイスのコンポーネント及びそれに類するものの形成のために、セルフアライン式マルチパターニング（ＳＡＭＰ）技術が使用されてきた。寸法縮小は、集積回路処理の開発における原動力のうちの１つである。サイズ寸法を縮小させることにより、コスト便益及びデバイス性能の引き上げを得ることができる。このスケーラビリティは、特にパターニング技術について、プロセスフローに不可避の複雑さをもたらす。ＳＡＭＰ技術は、サブ２２ｎｍのＦｉｎＦＥＴアーキテクチャに広く適応されており、ピッチ縮小要求を達成するために追加のスペーサエッチング工程を使用する。従来のＳＡＭＰフローは、コアエッチング、スペーサ堆積、スペーサエッチング、及びコアプルを含む幾つかの工程を有する。このアプローチにおいて、最終的なフィーチャ（造形）のクリティカルディメンション（ＣＤ）は、スペーサ堆積厚さと、例えばラインエッジラフネス（ＬＥＲ）及びライン幅ラフネス（ＬＷＲ）などのスペーサ物理形状とによって統制される。
【０００４】
従来のＳＡＭＰアプローチでは、スペーサエッチングは、しばしば、例えばスペーサファセット及びＣＤ損失などの最終的なスペーサプロファイルの歪みを受ける。しかしながら、スペーサプロファイルは、最終構造についてのピッチウォーキング効果、マスクバジェット及びＣＤ目標に実質的な影響を及ぼすので、スペーサプロファイル及びＣＤを維持することが重要である。
【０００５】
従来の処理技術に伴う更なる問題は、不均一なエッチングによるスペーサ高さの損失、及びゲートコア材料とスペーサ材料との間の選択性の欠如を含む。また、スペーサ材料の不十分なエッチングは、スペーサ足場部（フッティング）、コア−スペーサ間の段差高低差、及びこれらに類するものを生じさせ得る。このような製造上の欠陥は、更なるデバイス欠陥を引き起こし、製品生産速度を低下させ、製造可能なデバイスのスケールを制限し、等々してしまい得る。
【発明の概要】
【０００６】
セルフアライン式マルチパターニングのためのその場スペーサ再整形の方法及びシステムが記述される。一実施形態において、基板上にスペーサパターンを形成する方法は、スペーサを備えた基板を用意することを含み得る。当該方法はまた、パッシベーション処理を実行してスペーサ上にパッシベーション層を形成することを含み得る。さらに、当該方法は、スペーサリシェイピング処理を実行してスペーサを整形し直すことを含み得る。当該方法はまた、スペーサ形成目標を達成するためにパッシベーション処理及びスペーサリシェイピング処理を制御することを含み得る。
【０００７】
基板上にスペーサパターンを形成するシステムは、イオンエッチングチャンバを含むことができ、該イオンエッチングチャンバは、スペーサを備えた基板を受け取り、パッシベーション処理を実行してスペーサ上にパッシベーション層を形成し、且つスペーサリシェイピング処理を実行してスペーサを整形し直すように構成され得る。更に、当該システムは、イオンエッチングチャンバに結合されたコントローラを含むことができ、該コントローラは、スペーサ形成目標を達成するためにパッシベーション処理及びスペーサリシェイピング処理を制御するように構成され得る。
【図面の簡単な説明】
【０００８】
本明細書に組み込まれて本明細書の一部を構成する添付の図面は、本発明の実施形態を例示しており、以上にて与えられた本発明の概略説明及び以下にて与えられる詳細な説明とともに、本発明を記述する役割を果たす。
【図１】セルフアライン式マルチパターニングのためのその場スペーサ再整形方法及びシステムに合わせて構成されたプラズマエッチングシステムの一実施形態を示す模式的なブロック図である。
【図２Ａ】スペーサ形成に関するワークピースの一実施形態を示す模式的な断面図である。
【図２Ｂ】スペーサ形成に関するワークピースの一実施形態を示す模式的な断面図である。
【図２Ｃ】スペーサ形成に関するワークピースの一実施形態を示す模式的な断面図である。
【図２Ｄ】スペーサ形成に関するワークピースの一実施形態の断面ｘ線像である。
【図３Ａ】基板内のフィーチャの形成に関するワークピースの一実施形態を示す模式的な断面図である。
【図３Ｂ】基板内のフィーチャの形成に関するワークピースの一実施形態を示す模式的な断面図である。
【図３Ｃ】基板内のフィーチャの形成に関するワークピースの一実施形態の断面ｘ線像である。
【図３Ｄ】基板内のフィーチャの形成に関するワークピースの一実施形態の断面ｘ線像である。
【図４Ａ】基板内のフィーチャの改良形成に関するプロセスの一実施形態を示す模式的な断面図である。
【図４Ｂ】基板内のフィーチャの改良形成に関するワークピースの一実施形態の断面ｘ線像である。
【図５Ａ】基板内のフィーチャの改良形成に関するワークピースの一実施形態を示す模式的な断面図である。
【図５Ｂ】基板内のフィーチャの改良形成に関するワークピースの一実施形態を示す模式的な断面図である。
【図５Ｃ】基板内のフィーチャの改良形成に関するワークピースの一実施形態の断面ｘ線像である。
【図５Ｄ】基板内のフィーチャの改良形成に関するワークピースの一実施形態の断面ｘ線像である。
【図６Ａ】基板内のフィーチャの改良形成に関するパッシベーションプロセスの一実施形態を示すワークピースの一実施形態を示す模式的な断面図である。
【図６Ｂ】基板内のフィーチャの改良形成に関するパッシベーションプロセスの一実施形態を示すワークピースの一実施形態を示す模式的な断面図である。
【図７Ａ】基板内のフィーチャの改良形成に関するスペーサリシェイピングプロセスの一実施形態を示すワークピースの一実施形態を示す模式的な断面図である。
【図７Ｂ】基板内のフィーチャの改良形成に関するスペーサリシェイピングプロセスの一実施形態を示すワークピースの一実施形態を示す模式的な断面図である。
【図８Ａ】基板内のフィーチャの改良形成に関するスペーサリシェイピングプロセスの一実施形態を示すワークピースの一実施形態を示す模式的な断面図である。
【図８Ｂ】基板内のフィーチャの改良形成に関するスペーサリシェイピングプロセスの一実施形態を示すワークピースの一実施形態を示す模式的な断面図である。
【図８Ｃ】基板内のフィーチャの改良形成に関するスペーサリシェイピングプロセスの一実施形態を示すワークピースの一実施形態を示す模式的な断面図である。
【図９】セルフアライン式マルチパターニングのためのその場スペーサ再整形の方法の一実施形態を示す概略的なフローチャートである。
【図１０】セルフアライン式マルチパターニングのためのその場スペーサ再整形の方法によって形成されるデバイスを有するシステムの一実施形態を示す切断図である。
【発明を実施するための形態】
【０００９】
セルフアライン式マルチパターニングのためのその場（ｉｎ−ｓｉｔｕ）スペーサ再整形（リシェイピング）の方法及びシステムが記述される。しかしながら、当業者が認識するように、これら様々な実施形態は、これらの具体的詳細事項のうちの１つ以上を用いずに実施されてもよいし、あるいは、他の置換、及び／又は更なる方法、材料、若しくはコンポーネントを用いて実施されてもよい。また、周知の構造、材料、又は処理については、本発明の様々な実施形態の態様を不明瞭にすることがないよう、詳細に示したり説明したりしていない。
【００１０】
同様に、説明の目的で、本発明の完全なる理解を提供するために、具体的な数、材料、及び構成が記載される。そうはいっても、本発明は、具体的詳細事項を用いずに実施されてもよい。また、理解されるように、図面に示された様々な実施形態は例示的に表現したものであり、必ずしも縮尺通りに描かれていない。図面を参照する際に、全体を通して同様の参照番号は同様の部分を指す。
【００１１】
本明細書全体を通しての“一実施形態”若しくは“或る実施形態”又はこれらの変形への言及は、その実施形態に関連して記載される特定の機構、構造、材料又は特性が、本発明の少なくとも１つの実施形態に含まれることを意味しているのであって、それらが全ての実施形態に存在することを示すものではない。故に、本明細書を通して様々な箇所に例えば“一実施形態において”又は“或る実施形態において”などの言い回しが現れることは、必ずしも発明の同じ実施形態について言及しているわけではない。また、それら特定の機構、構造、材料、又は特性は、１つ以上の実施形態において好適なように組み合わされ得る。様々な追加の層及び／又は構造が含められてもよく、且つ／或いは、記述される特徴が他の実施形態では省略されてもよい。
【００１２】
さらに、理解されるべきことには、“ａ”又は“ａｎ”は、別のことが明記されない限り、“１つ以上”を意味し得る。
【００１３】
様々な処理が、本発明を理解する上で最も役立つやり方で、複数の別個の処理として順に説明される。しかしながら、記載の順序は、これらの処理が必ず順序依存であることを暗示するように解釈されるべきでない。特に、これらの処理は、提示の順序で実行される必要はない。記載される処理は、記載される実施形態とは異なる順序で実行されてもよい。様々な追加の処理が実行されてもよく、且つ／或いは、記載される処理が更なる実施形態では省略されてもよい。
【００１４】
ここで使用されるとき、用語“基板”は、その上に材料が形成される基材又はベース構造を意味し、それを含む。理解されるように、基板は、単一の材料、異なる材料の複数の層、異なる材料又は異なる構造の領域をその中に有する１つ以上の層などを含み得る。これらの材料は、半導体、絶縁体、導電体、又はこれらの組合せを含み得る。例えば、基板は、半導体基板、支持構造上のベース半導体層、１つ以上の層、構造若しくは領域がその上に形成された金属電極又は半導体基板であり得る。基板は、従来のシリコン基板、又は半導電性材料の層を有するその他のバルク基板であってもよい。ここで使用されるとき、用語“バルク基板”は、シリコンウエハだけでなく、例えばシリコン・オン・サファイア（“ＳＯＳ”）基板及びシリコン・オン・ガラス（“ＳＯＧ”）基板などのシリコン・オン・インシュレータ（“ＳＯＩ”）基板、ベース半導体基盤上のシリコンのエピタキシャル層、及び、例えばシリコンゲルマニウム、ゲルマニウム、ガリウム砒素、窒化ガリウム、及びインジウム燐などのその他の半導体又はオプトエレクトロニクス材料を意味し、それを含む。基板は、ドープされていてもよいし、ドープされていなくてもよい。
【００１５】
以下、幾つかの図を通して同様の参照符号が同一又は対応する部分を指し示す図面を参照する。
【００１６】
図１は、セルフアライン式マルチパターニングのためのその場スペーサ再整形に関するシステム１００の一実施形態である。更なる一実施形態において、システムは、図２Ａ−図９を参照して記述されるセルフアライン式マルチパターニングのためのその場スペーサ再整形を実行するように構成され得る。上で特定されたプロセス条件を実行するように構成されたエッチング及びポスト熱処理システム１００が、処理チャンバ１１０と、処理されるべきウエハ１２５が上に固定される基板ホルダ１２０と、真空ポンプシステム１５０とを有して図１に示されている。ウエハ１２５は、半導体基板、ウエハ、フラットパネルディスプレイ、又は液晶ディスプレイとし得る。処理チャンバ１１０は、ウエハ１２５の表面近傍の処理領域１４５をエッチングすることを支援するように構成されることができる。イオン化ガス又は複数のプロセスガスの混合物が、ガス分配システム１４０を介して導入される。プロセスガスの所与の流れのため、真空ポンプシステム１５０を用いてプロセス圧力が調節される。
【００１７】
ウエハ１２５は、例えば機械的なクランプシステム又は電気的なクランプシステム（例えば、静電クランプシステム）などのクランプシステム（図示せず）を介して、基板ホルダ１２０に固定されることができる。また、基板ホルダ１２０は、基板ホルダ１２０及びウエハ１２５の温度を調節及び／又は制御するように構成された加熱システム（図示せず）又は冷却システム（図示せず）を含むことができる。加熱システム又は冷却システムは、冷却時に基板ホルダ１２０から熱を受け取って熱交換器システム（図示せず）に熱を伝達する、又は加熱時に熱交換器システムから基板ホルダ１２０に熱を伝達する熱伝達流体の再循環流を有し得る。他の実施形態では、例えば抵抗加熱素子又は熱電ヒータ／クーラなどの加熱／冷却素子が、基板ホルダ１２０、並びに処理チャンバ１１０のチャンバ壁及びシステム１００内のその他のコンポーネントの中に含められ得る。
【００１８】
さらに、ウエハ１２５と基板ホルダ１２０との間でのガスギャップの熱伝導率を改善するために、裏面側ガス供給システム１２６を介して、ウエハ１２５の裏面側に熱伝達ガスが送達され得る。このようなシステムは、上昇温度又は下降温度でのウエハ１２５の温度制御が要求されるときに利用され得る。例えば、裏面側ガス供給システムは、ウエハ１２５の中心とエッジとの間でヘリウムガスギャップ圧力を独立に変化させられ得る２区画（２ゾーン）ガス分配システムを有し得る。
【００１９】
図１に示す実施形態において、基板ホルダ１２０は、それを介してＲＦ電力が処理領域１４５に結合される電極１２２を有し得る。例えば、基板ホルダ１２０は、ＲＦ発生器１３０からインピーダンス整合回路１３２を介して基板ホルダ１２０へのＲＦ電力の伝送を介して、或るＲＦ電圧に電気バイアスされ得る。ＲＦ電気バイアスは、電子を加熱してプラズマを形成及び維持するように作用することができる。この構成において、システム１００は、反応性イオンエッチング（ＲＩＥ）リアクタとして動作することができ、チャンバ及び上部ガス注入電極がグランド面としての役割を果たす。
【００２０】
また、ＲＦ電圧での電極１２２の電気バイアスは、パルスバイアス信号コントローラ１３１を用いてパルス化されてもよい。ＲＦ発生器１３０からのＲＦ電力出力が、例えば、オフ状態とオン状態との間でパルス化され得る。他の例では、ＲＦ電力が、複数の周波数で基板ホルダ電極に印加される。さらに、インピーダンス整合回路１３２は、反射される電力を低減させることによって、プラズマ処理チャンバ１１０内のプラズマへのＲＦ電力の伝達を改善させることができる。整合回路トポロジー（例えば、Ｌ型、π型、Ｔ型など）及び自動制御方法は、当業者に周知である。
【００２１】
ガス分配システム１４０は、プロセスガスの混合物を導入するためのシャワーヘッド設計を有し得る。他の例では、ガス分配システム１４０は、プロセスガスの混合物を導入するとともにウエハ１２５の上方におけるプロセスガスの混合物の分布を調整するための多区画（マルチゾーン）シャワーヘッド設計を有し得る。例えば、多区画シャワーヘッド設計は、ウエハ１２５の上方の実質的に周縁の領域へのプロセスガスの流れ又は組成を、ウエハ１２５の上方の実質的に中心の領域へのプロセスガスの流れ又は組成の量に対して調節するように構成され得る。このような実施形態では、複数のガスが、処理チャンバ１１０の中に高度に均一なプラズマを形成するのに適した組み合わせでディスペンスされ得る。
【００２２】
真空ポンプシステム１５０は、最大で毎秒約８０００リットル（及びそれ以上）のポンプ速度が可能なターボ分子真空ポンプ（ＴＭＰ）と、チャンバ圧力を絞るための仕切り弁とを含むことができる。ドライプラズマエッチングに利用される従来のプラズマ処理装置では、毎秒８００から３０００リットルが使用され得る。典型的に約５０ｍＴｏｒｒよりも低いものである低圧処理には、ＴＭＰが有用である。高圧処理（すなわち、約８０ｍＴｏｒｒより高い）には、機械的なブースターポンプ及び乾式粗引きポンプを使用することができる。また、チャンバ圧力を監視する装置（図示せず）をプラズマ処理チャンバ１１０に結合することができる。
【００２３】
一実施形態において、ソースコントローラ１５５は、マイクロプロセッサ、メモリ、及び、システム１００からの出力を監視するとともにシステム１００への入力を伝達し且つアクティブにするのに十分な制御電圧を生成可能なデジタルＩ／Ｏポートを有し得る。さらに、ソースコントローラ１５５は、ＲＦ発生器１３０、パルスバイアス信号コントローラ１３１、インピーダンス整合回路１３２、ガス分配システム１４０、ガス供給源１９０、真空ポンプシステム１５０、及び基板加熱／冷却システム（図示せず）、裏面側ガス供給システム１２６、及び／又は静電クランプシステム１２８と結合されて、それらと情報を交換することができる。例えば、ウエハ上での例えばプラズマエッチングプロセス又はポスト熱処理プロセスなどのプラズマ支援プロセスを実行するために、プロセスレシピに従ってシステム１００の上述のコンポーネントへの入力をアクティブにするように、メモリ内に格納されたプログラムが使用され得る。
【００２４】
加えて、システム１００は更に、オプションのインピーダンス整合回路１７４を介してＲＦ発生器１７２からＲＦ電力を結合させ得る上部電極１７０を有することができる。上部電極へのＲＦ電力の印加に関する周波数は、一実施形態において、約０．１ＭＨｚから約２００ＭＨｚまでの範囲とし得る。他の例では、本実施形態は、誘導結合プラズマ（ＩＣＰ）源、容量結合プラズマ（ＣＣＰ）源、ＧＨｚ周波数レンジで動作するように構成されたラジアルラインスロットアンテナ（ＲＬＳＡ）源、サブＧＨｚからＧＨｚのレンジで動作するように構成された電子サイクロトロン共鳴（ＥＣＲ）源、及びその他とともに使用されてもよい。また、下部電極への電力の印加に関する周波数は、約０．１ＭＨｚから約８０ＭＨｚまでの範囲とし得る。さらに、上部電極１７０へのＲＦ電力の印加を制御するために、ソースコントローラ１５５がＲＦ発生器１７２及びインピーダンス整合回路１７４に結合される。上部電極の設計及び実装は、当業者に周知である。上部電極１７０及びガス分配システム１４０は、図示のように、同一のチャンバアセンブリの中で設計されることができる。他の例では、上部電極１７０は、ウエハ１２５の上方のプラズマに結合されるＲＦ電力分布を調節するための多区画電極設計を有し得る。例えば、上部電極１７０は、中心電極とエッジ電極とに分割され得る。
【００２５】
用途に応じて、例えばセンサ又は計測デバイスなどの追加デバイスを処理チャンバ１１０及びソースコントローラ１５５に結合し、リアルタイムデータを収集してそれらリアルタイムデータを使用することで、統合スキームの、堆積プロセス、ＲＩＥプロセス、プルプロセス、プロファイル改良プロセス、加熱処理プロセス、及び／又はパターン転写プロセスを含む２つ以上の工程において、２つ以上の選択された統合動作変数を同時に制御することができる。また、同じデータを用いて、ポスト熱処理の完了、パターニング均一性（均一性）、構造プルダウン（プルダウン）、構造スリミング（スリミング）、構造アスペクト比（アスペクト比）、線幅ラフネス、基板スループット、所有コスト、及びこれらに類するものを含め、統合ターゲットを保証することでできる。
【００２６】
典型的にはパルス周波数及びデューティ比の変更によって印加電力を変調することにより、連続波（ＣＷ）で生成されるプラズマ特性とは著しく異なるプラズマ特性を得ることが可能である。結果として、電極のＲＦ電力変調は、時間平均されたイオン束及びイオンエネルギーに対する制御を提供することができる。
【００２７】
スペーサエッチングプロセスの一実施形態が、図２Ａ−２Ｃに記載されている。一実施形態において、ワークピースは、その上にハードマスク２０２が形成された基板２００を含み、ハードマスク２０２は、１つ以上のスペーサコア２０４と、その上に形成されたスペーサ材料のコンフォーマル（共形）層２０６とを有する。一実施形態において、コンフォーマル層２０６は、スペーサコア２０４の上に配置された１つ以上のエッチング表面２０８を含み得る。一実施形態において、コンフォーマル層２０６は、エッチング方向２１０にエッチングされ得る。１つのそのような実施形態において、ウエハ１２５は基板２００を有し得る。ハードマスク２０２は、基板２００を覆う例えば窒化物層などの材料を有することができ、それが、図３Ａ−３Ｂ及び図５Ａ−５Ｂに示すように、スペーサ２１６を用いてパターニング及びエッチングされ得る。
【００２８】
一実施形態において、基板２００は、シリコン又はガリウム砒素を有する材料から形成され得る。ハードマスク層２０２は、酸化物、窒化物、金属酸化物、及び金属窒化物を含む材料で形成され得る。スペーサコア２０４は、シリコン、アモルファスカーボン、フォトレジスト、酸化物、窒化物、及びこれらに類するものを含む材料を有し得る。コンフォーマル層２０６は、酸化物、窒化物、シリコン、金属酸化物、及び金属窒化物を含む材料を有し得る。
【００２９】
図２Ｂの工程にて、コンフォーマル層２０６及びスペーサコア２０４が、反応性イオンエッチングプロセスを用いてエッチングされ得る。反応性イオンエッチングプロセスでは、１つ以上の反応性イオン２１４を有するプラズマ場２１２がワークピースを覆って形成され得る。そのような一実施形態において、反応性イオン２１４は、エッチング表面２０８を開いて、スペーサコア２０４を選択的にエッチングし得る。反応性イオンエッチングプロセスの後、図２Ｃのワークピースが形成され得る。
【００３０】
図２Ｃの実施形態にて、複数のスペーサ２１６が形成され得る。各スペーサ２１６は、重イオンエッチングのために元のスペーサの高さから有意に低減された高さ２２０を有し得る。不十分なエッチング選択性の結果としてスペーサ２１６の間のトレンチ内に付加的なスペーサ足場部（フッティング）が残ることがある。また、基板２０２の中へのコア−スペーサ間高低差２１８は、イオンエッチングプロセスの結果であり得る。一実施形態において、コア−スペーサ間高低差２１８は、スペーサコア２０４をエッチングするのに必要な時間に関連付けられ得る。図２Ｄは、図２Ｃに示したスペーサエッチングプロセスの一実施形態の断面ｘ線像である。
【００３１】
図３Ａは、基板内のフィーチャの形成に関するワークピースの一実施形態を示す模式的な断面図である。図３Ａの実施形態では、ハードマスク層２０２の一部がエッチングされて、パターニングされたマスク３０２を形成し得る。様々な実施形態において、基板をエッチングすることは、Ｎ２、Ｏ２、ＣＯ、ＣＯ２、Ｈ２、ＨＢｒ、Ｃｌ２、ＣｘＨｙ、Ａｒ、Ｈｅ、ＣｘＨｙＦｚ、及びＣｘＦｙのうちの１つ以上を含み得るプラズマエッチングガスケミストリを用いて実行される。
【００３２】
図３Ａに例示するように、パターニングされたマスク３０２は、上述のスペーサ形成における欠陥に起因する欠陥を含むことがあり、スペーサ２１６は、ハードマスク層２０２に近接して形成されている。例えば、スペーサ形状は、スペーサ間の小さい空間のため、パターン転写に重大な影響を有し得る。実験において、コアサイトとスペースサイトとの間にハードマスクプロファイル変形が見出されている。このようなハードマスク変形は、“ピッチウォーキング”とも呼ばれるＣＤシフト、基板プロファイルシフト、及び図３Ｂに示されるような深さローディング３０８を引き起こし得る。
【００３３】
図３Ａ−３Ｂの例では、図３Ｃの断面ｘ線像に示されるように、基板エッチング後における変形が明らかである。図示されるように、このプロセスは、基板２００内に物理的フィーチャ３０６を形成するために、ハードマスク層２０２のパターニングされたマスク３０２によって画成されたパターンで基板２００をエッチングすることを含み得る。一実施形態において、この物理的構造は、ｆｉｎＦＥＴデバイス用のフィンとし得る。一実施形態において、基板をエッチングすることは、Ｎ２、Ｏ２、ＣＯ、ＣＯ２、Ｈ２、ＨＢｒ、Ｃｌ２、ＣｘＨｙ、Ａｒ、Ｈｅ、ＣｘＨｙＦｚ、及びＣｘＦｙのうちの１つ以上を含むプラズマエッチングガスケミストリを用いて実行される。図３Ｄは、図３Ｂに示されたプロセスの結果の一実施形態を例示する断面ｘ線像である。
【００３４】
図４Ａは、基板２００内の物理的フィーチャ３０６の改良形成に関するスペーサ処理プロセス４０２の一実施形態を示す模式的な断面図である。一実施形態において、スペーサ処理プロセス４０２は、パッシベーション処理４０４とスペーサリシェイピング処理４０６とを含む。パッシベーション処理４０４にて、スペーサ２１６がパッシベーション層４０８で覆われる。一実施形態において、パッシベーション層４０８は、酸化物層又は窒化物層とし得る。一実施形態においてスペーサ材料が窒化物材料である場合、パッシベーション層４０８は酸化物材料とし得る。それに代えて、スペーサ材料が酸化物材料である場合、パッシベーション層４０８は窒化物材料とし得る。一部の実施形態において、パッシベーション層４０８は、化学気相成長（ＣＶＤ）によって形成され得る。更なる一実施形態において、ＣＶＤプロセスは、プラズマアシストによるＣＶＤとし得る。そのような一実施形態において、パッシベーション処理は、Ｎ２、Ｏ２、ＣＯ、ＣＯ２、Ｈ２、ＣｘＨｙ、ＣｘＨｙＦｚ、Ａｒ、Ｈｅ、及びその他の好適ガスのうちの１つ以上を含むプラズマガスケミストリを用いて実行される。
【００３５】
一実施形態において、スペーサリシェイピング処理４０６は、プラズマエッチングを用いて実行される。スペーサリシェイピング処理４０６では、スペーサ材料をパッシベーション材料よりも速くエッチングするようにエッチングガスケミストリが選択される。例えば、プラズマエッチングは、Ｎ２、Ｏ２、ＣＯ、ＣＯ２、Ｈ２、ＨＢｒ、Ｃｌ２、ＣｘＨｙ、Ａｒ、Ｈｅ、ＣｘＨｙＦｚ、ＣｘＦｙ、及びその他の好適ガスを含むプラズマエッチングガスケミストリを用いて実行される。故に、スペーサ２１６は、所定の再整形プロファイルに従って整形し直され得る。一実施形態において、スペーサ処理は、基板２００に対して遠位にあるスペーサ２１６の端部４１０を平らにすることを含む。本実施形態を、ＣＨＦ３、Ｏ２、及びＡｒの混合物を用いて具体的に試験したところ、図３Ａ−３Ｂに示した結果と比較して好ましい結果を生じた。
【００３６】
ここに記載される様々なガスに関する流量範囲を表１に列挙する。表１中の全ての流量はスタンダード立方センチメートル毎分（ｓｃｃｍ）で測定されている。
【００３７】
【表１】
2018037656.tif 000003
一実施形態において、表１におけるガスのチャンバ圧力の範囲は、３ｍＴ−３００ｍＴとし得る。一実施形態において、ＲＦ発生器１７２によって作り出される高周波電力は０Ｗ−１５００Ｗの範囲内とされることができ、電源１３０によって生成される低周波電力は、０Ｗ−１０００Ｗの範囲内とされることができる。一実施形態において、処理チャンバ１１０内の温度は、−１０℃−１１０℃の範囲内とし得る。図４Ｂは、スペーサ処理プロセス４０２の一実施形態の結果の断面ｘ線像である。
【００３８】
図５Ａ−５Ｂは、基板内のフィーチャの改良形成に関するワークピースの一実施形態を示す模式的な断面図を示している。図５Ａ−５Ｂの実施形態は、図４Ａに示したスペーサ処理プロセス４０２に応じた形成プロセスの結果を例示している。成形し直されたスペーサ２１６及びパッシベーション層４０８が、図３Ａに記載したようにパターニングされたマスク３０２を形成するための、パターニングされた層を提供し得る。しかしながら、図５Ａの実施形態においては、図３Ａの結果と比較すると、ハードマスクのプロファイル５０２が大いに改善されている。図５Ｃの断面ｘ線像は、図５Ａに示したプロセスの結果を裏付けている。従って、ＣＤピッチウォーキング問題が実質的に解決される。同様に、基板２００内に形成される物理的フィーチャ３０６が、図３Ｂの結果と比較して、ピッチウォーキング、基板プロファイルシフト、及び深さローディングに関して有意に改善され得る。これらの結果は、図５Ｂの図示に対応するものである図５Ｄに示すｘ線像によって裏付けられている。
【００３９】
パッシベーション処理４０４の更なる詳細を、図６Ａ−６Ｂに例示する。図６Ａに示すように、ワークピースは、図２Ｂに記載したエッチング及びコアプルプロセスによって作り出された１つ以上のスペーサ２１６を含み得る。図６Ｂに示すように、ワークピースに近接してプラズマ場６０２が形成され得る。様々な実施形態において、プラズマ場６０２は、スペーサ材料の組成に応じて、Ｎ２又はＯ２ガスで形成されることができ、それにより、スペーサ２１６に近接する領域に窒素又は酸素イオン６０４が導入される。故に、窒化物又は酸化物パッシベーション層４０８がスペーサ２１６上に形成され得る。
【００４０】
図７Ａ−７Ｂは、スペーサラジカル要素７０６の更なる詳細を例示している。図７Ａに示すように、ワークピースに近接する領域にプラズマ場７０２が形成され得る。プラズマ場７０２は、イオン要素７０４とラジカル要素７０６とを含み得る。イオン要素７０４は、スペーサ２１６に衝突して、パッシベーション層４０８の先端を突き破ってスペーサ材料に入り得る。このような一実施形態において、スペーサ材料は、ボックス７０８内のワークピースの部分について図８Ａ−８Ｃに更に例示するように、パッシベーション材料よりも速くエッチングされ得る。図７Ｂは、図７Ａに示したリシェイピングプロセスの再整形後の結果を例示している。図示されるように、スペーサ２１６は、整形し直された領域４１０を有し得る。例えば、一実施形態において、整形し直された領域４１０は、図７Ｂの図の向きで、スペーサ２１６の頂部の、平らにされた部分であり得る。
【００４１】
図８Ａ−８Ｃは、図４に示したリシェイピング処理４０６の一実施形態の機構の更なる詳細を例示している。図示されるように、プラズマ場７０２のイオン要素７０４が、図７に示されるような様々な位置でスペーサ２１６に衝突し得る。スペーサ２１６の傾斜された又は角度付けられた領域とし得る第１の位置８０２に衝突するイオン要素７０４は、図示されるように単にスペーサから跳ね返り得る。しかしながら、例えばスペーサ２１６の先端のような第２の領域８０４に衝突するイオン要素７０４は、パッシベーション層４０８を貫通してスペーサ材料をエッチングし始め得る。図８Ｂに示すように、選択されたエッチングガスケミストリにより、スペーサ材料はパッシベーション材料よりも速くエッチングされ得る。この結果は、図８Ｃに示すように、実質的に平らにされた遠位端を有するスペーサ２１６であり得る。
【００４２】
図９は、セルフアライン式マルチパターニングのためのその場スペーサ再整形の方法９００の一実施形態を示す概略的なフローチャートである。一実施形態において、基板上にスペーサパターンを形成する方法９００は、ブロック９０２に示すように、スペーサを備えた基板を用意することを含み得る。ブロック９０４にて、方法９００はまた、パッシベーション処理を実行してスペーサ上にパッシベーション層を形成することを含み得る。さらに、方法９００は、ブロック９０６に示すように、スペーサリシェイピング処理を実行してスペーサを整形し直すことを含み得る。方法９００はまた、ブロック９０８に示すように、スペーサ形成目標を達成するためにパッシベーション処理及びスペーサリシェイピング処理を制御することを含み得る。
【００４３】
ここに記載されたプロセス及び方法の実施形態は、市販製品に含めるための半導体ベースのプロダクトを製造するための商業プロセスで使用され得る。例えば、図１０は、プリント回路基板（ＰＣＢ）を有する電気機器１００２を例示している。電気機器１００２は、例えば、コンピュータ、コンピュータモニタ、テレビジョン、オーディオアンプ、カメラ、スマートフォン及び携帯情報端末、タブレットコンピューティング装置、スマートウォッチ、特定用途向け処理装置、センサ装置、医療機器などを含め、幾つの商業的に入手可能な製品のうちの１つとし得る。当業者が認識するように、本実施形態に従って製造される装置は、特定の分野に限定されるものではない。
【００４４】
電気機器１００２は、例えばチップパッケージ１００６といった１つ以上の半導体ベースの電気部品を有した、１つ以上のＰＣＢ１００４を含み得る。チップパッケージ１００６は、例えば図２Ａ−図９に記載されたプロセスに従って製造されたＦｉｎＦＥＴデバイスなどの１つ以上のフィーチャが上に配置された、セグメント化されたウエハのチップを含み得る。チップは、例えば基板２００を有し得る。チップは、その上に配置されたフィーチャの保護のために耐久性のあるパッケージ内にパッケージングされ得る。チップパッケージ１００６は更に、チップ上の特定の接点への外部アクセスを提供するように構成された１つ以上のコンタクトピンを含み得る。
【００４５】
有利なことに、パッシベーション処理４０４及びスペーサリシェイピング処理４０６の使用が、以前の方法よりも、高い分解能での半導体デバイスのパターニングを可能にするので、チップパッケージ１００６内のチップ上に配置されるフィーチャのサイズ及び密度が、他の技術で製造されるデバイスに対して小さくなり得る。
【００４６】
当業者には直ちに、更なる利点及び変更が明らかになるであろう。故に、そのいっそう広範な態様における本発明は、特定の詳細や、代表的な装置及び方法や、図示及び記述された例示的な例に限定されるものではない。従って、全体的発明概念の範囲から逸脱することなく、このような詳細からの逸脱が為され得る。
【図１】
2018037656.tif 000004
【図２Ａ】
2018037656.tif 000005
【図２Ｂ】
2018037656.tif 000006
【図２Ｃ】
2018037656.tif 000007
【図２Ｄ】
2018037656.tif 000008
【図３Ａ】
2018037656.tif 000009
【図３Ｂ】
2018037656.tif 000010
【図３Ｃ】
2018037656.tif 000011
【図３Ｄ】
2018037656.tif 000012
【図４Ａ】
2018037656.tif 000013
【図４Ｂ】
2018037656.tif 000014
【図５Ａ】
2018037656.tif 000015
【図５Ｂ】
2018037656.tif 000016
【図５Ｃ】
2018037656.tif 000017
【図５Ｄ】
2018037656.tif 000018
【図６Ａ】
2018037656.tif 000019
【図６Ｂ】
2018037656.tif 000020
【図７Ａ】
2018037656.tif 000021
【図７Ｂ】
2018037656.tif 000022
【図８Ａ】
2018037656.tif 000023
【図８Ｂ】
2018037656.tif 000024
【図８Ｃ】
2018037656.tif 000025
【図９】
2018037656.tif 000026
【図１０】
2018037656.tif 000027
【外国語明細書】
2018037656000001.pdf