(57)【要約】      （修正有）【課題】低雑音化や周波数帯域維持と安定動作を両立させ低雑音で動作が安定した増幅器を提供する。【解決手段】増幅回路２は、入力信号を増幅する増幅部４と電流源６とを備える。電流源は、容量素子６６を含み、増幅部の出力部４４から入力部４３に流れる帰還電流ｉCpを低減または相殺する相殺電流ｉCfを生成する。【選択図】図１
2018170694.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅する増幅部と、
容量素子を含み、前記増幅部の出力部から入力部に流れる帰還電流を低減または相殺する相殺電流を生成する電流源と、
を備えることを特徴とする増幅回路。
【請求項２】
前記電流源はさらに相殺増幅部を含み、
前記容量素子は、前記相殺増幅部の出力部と、該出力部とは極性の反転した前記相殺増幅部の入力部に接続し、
前記相殺増幅部の入力部に前記入力信号に対応する信号が入力されることを特徴とする請求項１記載の増幅回路。
【請求項３】
前記増幅部は、出力インピーダンスがそれぞれ付加された複数の増幅器を含み、前記出力インピーダンスがそれぞれ付加された複数の増幅器が並列接続されることを特徴とする請求項１または請求項２記載の増幅回路。
【請求項４】
前記増幅部が非反転増幅部であり、
前記相殺増幅部が反転増幅部であることを特徴とする請求項１ないし請求項３の何れか一項に記載の増幅回路。
【請求項５】
前記増幅部および前記相殺増幅部が差動入力部を含むことを特徴とする請求項１ないし請求項４の何れか一項に記載の増幅回路。
【請求項６】
前記増幅部および前記相殺増幅部が差動出力部を含むことを特徴とする請求項５記載の増幅回路。
【請求項７】
前記相殺増幅部がディスクリート増幅素子を含む回路で構成された増幅回路、演算増幅器または計装増幅器であることを特徴とする請求項１ないし請求項６の何れか一項に記載の増幅回路。
【請求項８】
前記増幅部がディスクリート増幅素子を含む回路で構成された増幅回路、演算増幅器または計装増幅器であることを特徴とする請求項１ないし請求項７の何れか一項に記載の増幅回路。
【請求項９】
前記増幅部の入力部の前段に抵抗を直列に接続したことを特徴とする請求項１ないし請求項８の何れか一項に記載の増幅回路。
【請求項１０】
前記抵抗に並列にインダクタを接続したことを特徴とする請求項９記載の増幅回路。
【請求項１１】
請求項１ないし請求項１０の何れか一項に記載の増幅回路を備えることを特徴とする増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、入力信号を増幅する増幅回路および増幅装置に関するものである。
【背景技術】
【０００２】
物理現象を電気信号として検出するセンサの出力電圧は、非常に小さい電圧（例えば数マイクロボルト（μＶ））である場合がある。このような微小信号計測の分野では、電気信号の検出および解析において、可能な限り雑音を増加させることなく、センサで検出した微小信号を増幅する必要がある。
【０００３】
従来、増幅回路の低雑音技術に関し、増幅回路を並列に接続して雑音成分を平均化することによる低雑音化技術が知られている（特許文献１）。
【０００４】
また、低雑音・低歪み計装増幅器（Ｌｏｗ−Ｎｏｉｓｅ，Ｌｏｗ−Ｄｉｓｔｏｒｔｉｏｎ  Ｉｎｓｔｒｕｍｅｎｔａｔｉｏｎ  Ａｍｐｌｉｆｉｅｒ）が知られている（非特許文献１）。この低雑音・低歪み計装増幅器は、熱雑音の発生を抑制するため、抵抗などの回路素子を極力削減した構成になっており、低雑音の特徴はあるが発振しやすいというデメリットも有している。この低雑音・低歪み計装増幅器の例では、１０Ω未満の低ソースインピーダンスにおいて動作が不安定になりやすく発振しやすい。このような低雑音・低歪み計装増幅器の動作を安定させるため、非特許文献１の図２（ＦＩＧＵＲＥ  ２）に示すように、抵抗とインダクタを並列に接続したインピーダンスが外部入力（ＶIN+、ＶIN-）と低雑音・低歪み計装増幅器の入力部の間に配置される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−１２１９７７号公報
【非特許文献】
【０００６】
【非特許文献１】「Ｌｏｗ−Ｎｏｉｓｅ，Ｌｏｗ−Ｄｉｓｔｏｒｔｉｏｎ  ＩＮＳＴＲＵＭＥＮＴＡＴＩＯＮ  ＡＭＰＬＩＦＩＥＲ」（ＩＮＡ１６３  データシート）、［online］、２００５年５月、Ｔｅｘａｓ  Ｉｎｓｔｒｕｍｅｎｔｓ  Ｉｎｃｏｒｐｏｒａｔｅｄ、［２０１７年３月９日検索］、インターネット＜URL：http://www.tij.co.jp/jp/lit/ds/symlink/ina163.pdf＞
【発明の概要】
【発明が解決しようとする課題】
【０００７】
雑音成分を平均化するため増幅回路の並列接続数を増加させると、各増幅回路の入力部−出力部間の静電容量の並列接続数が増幅回路の並列接続数の増加につれて増加する。入力部−出力部間の静電容量の並列接続数が増加すると、増幅回路全体の入力部−出力部間の静電容量が増加する。このため、増幅回路の雑音低減を図ろうとすると、入力部−出力部間の静電容量が増加する。この静電容量は、増幅回路の動作の安定性を低下させる。このため、増幅回路の並列接続数が制限される。
【０００８】
増幅器の動作を安定させるために、抵抗とインダクタを並列に接続したインピーダンスを外部入力と低雑音・低歪み計装増幅器の入力部の間に配置すると、インピーダンスに含まれる抵抗が熱雑音を発生し、雑音が増加する。
また、増幅回路の動作の安定性を確保するために、増幅回路の入力部と共通電位間に静電容量を追加すると、増幅回路の周波数帯域が劣化する。
【０００９】
つまり、従来の低雑音技術では、増幅回路の低雑音化や周波数帯域維持と安定動作を両立させることが困難であるという課題がある。
【００１０】
本発明の目的は、低雑音で周波数帯域を維持し、動作が安定した増幅を行うことにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明の増幅回路の一側面によれば、入力信号を増幅する増幅部と電流源とを備え、電流源は、容量素子を含み、前記増幅部の出力部から入力部に流れる帰還電流を低減または相殺する相殺電流を生成すればよい。
【００１２】
上記増幅回路において、前記電流源はさらに相殺増幅部を含み、前記容量素子は、前記相殺増幅部の出力部と、該出力部とは極性の反転した前記相殺増幅部の入力部に接続し、前記相殺増幅部の入力部に前記入力信号に対応する信号が入力されてもよい。
【００１３】
上記増幅回路において、前記増幅部は、出力インピーダンスがそれぞれ付加された複数の増幅器を含み、前記出力インピーダンスがそれぞれ付加された複数の増幅器が並列接続されてもよい。
【００１４】
上記増幅回路において、前記増幅部が非反転増幅部であり、前記相殺増幅部が反転増幅部であってもよい。
【００１５】
上記増幅回路において、前記増幅部および前記相殺増幅部が差動入力部を含んでもよい。
【００１６】
上記増幅回路において、前記増幅部および前記相殺増幅部が差動出力部を含んでもよい。
【００１７】
上記増幅回路において、前記相殺増幅部がディスクリート増幅素子を含む回路で構成された増幅回路、演算増幅器または計装増幅器であってもよい。
【００１８】
上記増幅回路において、前記増幅部がディスクリート増幅素子を含む回路で構成された増幅回路、演算増幅器または計装増幅器であってもよい。
【００１９】
上記増幅回路において、前記増幅部の入力部の前段に抵抗を直列に接続してもよい。
【００２０】
上記増幅回路において、前記抵抗に並列にインダクタを接続してもよい。
【００２１】
上記目的を達成するため、本発明の増幅装置の一側面によれば、上記増幅回路を備えてもよい。
【発明の効果】
【００２２】
本発明によれば、次のいずれかの効果が得られる。
【００２３】
（１）本発明の増幅回路および増幅装置によれば、低雑音を保持しつつ動作の安定性を高くすることができる。
【００２４】
（２）本発明の増幅回路および増幅装置によれば、周波数帯域を維持しつつ、低雑音を保持し、動作の安定性を高くすることができる。
【００２５】
そして、本発明の他の目的、特徴および利点は、添付図面および各実施の形態を参照することにより、一層明確になるであろう。
【図面の簡単な説明】
【００２６】
【図１】図１は、第１の実施の形態に係る増幅回路の一例を示す図である。
【図２】図２は、増幅器の一例を示す図である。
【図３】図３は、増幅器の周波数特性の一例を示す図である。
【図４】図４は、増幅器に入力インピーダンスを接続した増幅回路の一例を示す図である。
【図５】図５は、増幅回路のループ一巡利得測定回路の一例を示す図である。
【図６】図６は、ループ一巡利得と位相のシミュレーション結果の一例を示す図である。
【図７】図７は、第１の実施の形態に係る増幅回路のシミュレーション結果の一例を示す図である。
【図８】図８は、電流源の増幅器の一例を示す図である。
【図９】図９は、第２の実施の形態に係る増幅回路の一例を示す図である。
【図１０】図１０は、第３の実施の形態に係る増幅回路の一例を示す図である。
【図１１】図１１は、第３の実施の形態に係る増幅回路の他の例を示す図である。
【図１２】図１２は、第４の実施の形態に係る増幅回路の一例を示す図である。
【図１３】図１３は、第５の実施の形態に係る増幅回路の一例を示す図である。
【発明を実施するための形態】
【００２７】
以下、本発明の実施の形態について説明する。
〔第１の実施の形態〕
【００２８】
図１は、第１の実施の形態に係る増幅回路の一例を示している。図１において、破線で示した容量は、浮遊容量を表し、実線で表された容量素子とは区別されている。図１において、増幅器４２、６２を除く三角形は、共通電位を表している。増幅回路２は、増幅部４と、増幅部４に接続した電流源６と、入力インピーダンス８を含み、入力信号を増幅する。
【００２９】
増幅部４は、静電容量（例えば浮遊容量）による帰還を含む増幅部であって、例えば、増幅部４の正の出力部から正の入力部に帰還する正帰還を含む正帰還増幅部である。増幅部４は、増幅器４２、入力−出力間容量４６および出力インピーダンス４８によって構成され、入力信号を増幅する。
【００３０】
増幅器４２は、低雑音性を有する増幅器であって、少なくとも１つの入力部４３および少なくとも１つの出力部４４を含み、入力信号の増幅作用を備えている。この増幅器４２は、例えば演算増幅器と負帰還回路により構成した回路、計装増幅器や、ディスクリート増幅素子と受動素子の組み合わせで構成した回路である。この増幅器４２は、入力部４３と出力部４４の極性が同じである非反転増幅器である。増幅器４２の入力部４３は、増幅部４の入力部を兼ね、増幅器４２の出力部４４は、増幅部４の出力部を兼ねている。増幅器４２の低雑音性により、低雑音性を有する増幅部４が得られる。
【００３１】
入力−出力間容量４６は、入力部４３と出力部４４との間の静電容量であり、例えば増幅器４２の浮遊容量である。つまり、入力−出力間容量４６は、コンデンサなどの部品としての容量素子を含まず、入力部４３と出力部４４間に存在する端子間容量を示している。この入力−出力間容量４６は、コンデンサなどの部品としての容量素子を含んでもよい。この入力−出力間容量４６は、正の入力部４３と正の出力部４４間に存在する正入力−正出力間容量である。入力−出力間容量４６により、増幅器４２の出力部４４から入力部４３に帰還電流ｉCpが流れる。つまり、増幅部４では、出力部４４から入力部４３に帰還電流ｉCpが流れる。
【００３２】
出力インピーダンス４８は、例えば抵抗を含み、増幅回路２の出力インピーダンス値をこの抵抗によって決定される値（例えば５０Ω）に調整する。この出力インピーダンス４８は、省略してもよい。
【００３３】
電流源６は、増幅器６２と容量素子６６を含み、増幅部４の帰還電流ｉCpを低減または相殺する相殺電流ｉCfを生成する。つまり、電流源６は、帰還電流ｉCpを低減または相殺する電流相殺部の一例である。ここで、電流の相殺は、帰還電流ｉCpの一部または全部が相殺電流ｉCfにより差し引かれることを表すものとし、この電流の相殺には、正電荷および負電荷の一部または全部が一つになって一部または全体において電荷を喪失する電荷の中和が含まれるものとする。つまり、電流源６は、正帰還による帰還電流ｉCpの一部または全部を相殺電流ｉCfにより中和する電流中和部の一例でもある。
【００３４】
増幅器６２は、相殺電流ｉCfの生成に用いられる相殺増幅部の一例であり、増幅器４２とは反対の出力状態を作り出す増幅器である。つまり、増幅器４２は非反転増幅器であり、増幅器６２は、入力信号を反転して増幅する反転増幅器である。増幅器６２は、少なくとも１つの入力部６３および少なくとも１つの出力部６４を含み、入力信号の増幅作用を備えている。この増幅器６２は、例えば演算増幅器と負帰還回路により構成した回路、計装増幅器や、ディスクリート増幅素子と受動素子の組み合わせで構成した回路である。
【００３５】
容量素子６６は、例えばコンデンサであり、増幅器６２の入力−出力間容量を形成する。容量素子６６は、増幅器６２の入力部６３および出力部６４に接続する。増幅器６２は入力信号を反転させるので、容量素子６６は、出力部６４およびこの出力部６４とは極性が反転した入力部６３に接続することになる。増幅回路２では、容量素子６６を用いているが、例えば増幅器６２の浮遊容量を用いたり容量素子を併用してもよい。
【００３６】
電流源６は、増幅部４の入力部４３に接続される。この接続により、増幅部４に入力される入力信号に対応したまたは入力信号と同じ信号が電流源６の増幅器６２に入力される。増幅器６２の出力部６４からは、増幅および反転された入力信号が出力される。この増幅器６２の出力は、容量素子６６を介して入力部６３に帰還され、相殺電流ｉCfが生成される。この相殺電流ｉCfが増幅部４の入力部４３に供給され、増幅部４の帰還電流ｉCpを低減または相殺する。言い換えると、帰還電流ｉCpが電流源６の入力部６３に相殺電流ｉCfとして流れ込むことで帰還電流ｉCpが電流源６に吸収され、正帰還による帰還電流ｉCpの一部または全部が中和される。
【００３７】
入力インピーダンス８は、増幅部４の入力部４３および共通電位に接続する入力抵抗８２および入力容量８４を含み、増幅回路２の入力インピーダンスを調整する。この入力インピーダンス８は、例えば増幅回路２の正の入力側のインピーダンスを調整する正入力インピーダンスであり、入力抵抗８２および入力容量８４はそれぞれ正入力抵抗および正入力容量である。入力抵抗８２および入力容量８４は、以下の（１）、（２）、（３）または（４）を想定した抵抗成分および容量成分からなる合成インピーダンスである。
（１）  入力インピーダンスを調整するために、増幅部４の入力部４３に意図的に配置された電気部品としての抵抗やコンデンサ、または抵抗や回路の浮遊容量。
（２）  増幅部４の入力部４３に接続された信号ケーブルの静電容量。
（３）  増幅部４の入力部４３に接続される信号センサの出力インピーダンス。
（４）  増幅部４自身の入力インピーダンス。
【００３８】
この入力インピーダンス８は省略してもよい。
【００３９】
〔増幅器１０１の特性〕
図２は、増幅器の一例を示している。図２に示す増幅器１０１は、例えば、増幅部４の増幅器４２として用いることができる。この増幅器１０１は、少なくとも１つの入力部１０２および少なくとも１つの出力部１０３を有し、直流利得がＡｏ、帯域幅がｆｃの増幅作用を有している。この増幅器１０１は、例えば演算増幅器と負帰還回路により構成した回路、計装増幅器や、ディスクリート増幅素子と受動素子の組み合わせで構成した回路である。
【００４０】
この増幅器１０１に他の回路を組み合わせることによって、増幅回路が形成される。増幅回路の伝達関数Ａ（ｆ）は、式１のように表わせる。
【数１】
2018170694.tif 000003
・・・・式１
【００４１】
例えば、増幅器１０１の直流利得Ａｏを４０ｄＢ（＝１００倍）、帯域幅ｆｃを１ＭＨｚとしたときの利得−周波数特性は、例えば図３の（Ａ）のように表され、位相−周波数特性は、例えば図３の（Ｂ）のように表される。図３の（Ａ）に示す利得−周波数特性および図３の（Ｂ）に示す位相−周波数特性を持つ増幅器１０１は、以下のような特性を示す。
（１）  １ＭＨｚより十分低い周波数では４０ｄＢの利得を持つ。
（２）  周波数１ＭＨｚにおける利得が、周波数が変化しても利得が変化しない平坦部の利得（例えば４０ｄＢ）から−３ｄＢの利得（例えば３７ｄＢ）であり、周波数１ＭＨｚにおける出力信号の位相が、入力信号を基準として−４５ｄｅｇ（ｄｅｇｒｅｅ）である。
（３）  帯域幅ｆｃの周波数よりも十分高い周波数では、利得−周波数特性が−２０ｄＢ／ｄｅｃの傾きを持ち、位相が−９０ｄｅｇに漸近する。
【００４２】
〔増幅器１０１に入力インピーダンス８を接続した増幅回路の動作〕
図４の（Ａ）に示す増幅回路では、既述の周波数特性を持つ増幅器１０１に対して、増幅器１０１に入力−出力間容量１０４（例えば正入力−正出力間容量）、入力抵抗８２および入力容量８４が接続されている。入力−出力間容量１０４は、増幅器１０１の入力部１０２と出力部１０３との間の静電容量であり、例えば増幅器１０１の浮遊容量である。つまり、入力−出力間容量１０４は、部品としての容量素子を含まず、入力部１０２と出力部１０３間に存在する端子間容量を表わしている。この入力−出力間容量１０４は、部品としての容量素子を併用してもよい。
【００４３】
図４の（Ｂ）に示す増幅回路は、図４の（Ａ）に示す増幅回路の各部品の配置を等価的に変更した回路である。つまり、図４の（Ｂ）に示す増幅回路は、図４の（Ａ）に示す増幅回路の等価回路である。図４の（Ａ）および図４の（Ｂ）の増幅回路では、等価的に、入力−出力間容量１０４と入力インピーダンス８により形成される分圧回路を含む正帰還回路が形成されている。図４の（Ａ）および図４の（Ｂ）の増幅回路の出力部１０３の出力信号は、この分圧回路で分圧され、入力部１０２に正帰還される。
【００４４】
〔ループ一巡利得および位相の周波数特性〕
図５は、図４の（Ａ）および図４の（Ｂ）に示す増幅回路の安定性を評価するための評価モデルの一例であって、増幅回路のループ一巡利得測定回路の一例を示している。図５に示す評価モデルは、増幅回路の帰還系統の安定性を評価するため、出力部１０３と入力−出力間容量１０４の間に発振器１０５を含んでいる。この図５に示す評価モデルを用いて、既述の正帰還回路および増幅器１０１により形成されるループを一巡して得られる利得（ループ一巡利得）の周波数特性および位相の周波数特性をシミュレーションで評価する。
【００４５】
図６の（Ａ）は、第１のシミュレーションに係るループ一巡利得の周波数特性を示し、図６の（Ｂ）は、第１のシミュレーションに係る位相の周波数特性を示し、図６の（Ｃ）は第２のシミュレーションに係るループ一巡利得の周波数特性を示し、図６の（Ｄ）は第２のシミュレーションに係る位相の周波数特性を示している。図６の（Ａ）において、上段の数値は、入力容量８４の容量を表し、中段の数値は、位相０ｄｅｇ時の周波数を表し、下段の数値は、ループ一巡利得を表す。図６の（Ｃ）において、上段の数値は、入力−出力間容量１０４の容量を表し、下段の数値は、ループ一巡利得を表す。
【００４６】
第１のシミュレーションの条件は以下の通りである。
入力−出力間容量１０４の容量値：  ０．３５ｐＦ
入力抵抗８２の抵抗値：  １００ｋΩ
入力容量８４の容量値：  １０ｐＦ、３０ｐＦ、１００ｐＦ
【００４７】
第２のシミュレーションの条件は以下の通りである。
入力−出力間容量１０４の容量値：  ０．１ｐＦ、０．３５ｐＦ、１ｐＦ
入力抵抗８２の抵抗値：  １００ｋΩ
入力容量８４の容量値：  ３０ｐＦ
【００４８】
図５の評価モデルにおいて、ループ一巡利得は、発振器１０５と入力−出力間容量１０４との接続部の電圧Ｖｏｏを基準にした、出力部１０３の電圧Ｖｏの比で得ることができる。電圧Ｖｏｏおよび電圧Ｖｏはそれぞれ方向成分を有するベクトルとして表され、ループ一巡利得は、電圧Ｖｏｏを基準にした電圧Ｖｏのベクトル比で表される。位相−周波数特性において位相が０ｄｅｇになる周波数でのループ一巡利得が０ｄＢ（＝１倍）以上となる範囲では、増幅回路の動作は不安定であり、帰還電流が増幅器１０１で増幅され、増幅回路が発振状態になる。一方、位相が０ｄｅｇになる周波数でのループ一巡利得が、おおむね１／２（≒−６ｄＢ）程度以下であれば、増幅回路の動作は安定する。
【００４９】
図６の（Ａ）では、入力容量８４が１００ｐＦである場合、ループ一巡利得が−９．３ｄＢとなり、増幅回路が発振せず、動作が安定する。一方、入力容量８４が１０ｐＦまたは３０ｐＦである場合、ループ一巡利得が０ｄＢを超え、増幅回路が発振する。つまり、入力−出力間容量１０４が一定である場合、入力容量８４が小さいほど増幅回路は発振しやすい。
【００５０】
図６の（Ｃ）では、入力−出力間容量１０４が０．１ｐＦである場合、ループ一巡利得が−１０．０ｄＢとなり、増幅回路が発振せず、動作が安定する。一方、入力−出力間容量１０４が０．３５ｐＦまたは１ｐＦである場合、ループ一巡利得が０ｄＢを超え、増幅回路が発振する。つまり、入力容量８４が一定である場合、入力−出力間容量１０４が大きいほど増幅回路は発振しやすい。なお、図６の（Ｄ）では、入力−出力間容量１０４によらず、位相−周波数特性はほぼ一定になる。
【００５１】
以上のシミュレーション結果をまとめると、入力−出力間容量１０４と入力容量８４に着目して発振しにくい増幅回路を構成するためには、以下の（１）および（２）の対応が有効である。
（１）  入力−出力間容量１０４の容量値を小さくする。
（２）  入力容量８４の容量値を大きくする。
【００５２】
信号源の出力抵抗と入力容量８４は時定数を形成するので、入力容量８４が大きいとそれに反比例して増幅回路の周波数帯域が減少する。このため、入力容量８４の容量値は、使用するうえで必要な帯域を確保する観点から小さいことが好ましく、増幅回路の安定性とは相反する条件となる。また、低雑音増幅回路は、回路素子の削減により、図４の（Ａ）および図４の（Ｂ）に示す増幅回路の回路構成では、動作が不安定になりやすく発振しやすい。そこで、増幅回路２では、電流源６が相殺電流ｉCfを生成し、この相殺電流ｉCfにより低雑音性を有する増幅器４２および増幅部４の動作を安定させる。
【００５３】
〔帰還電流ｉCpおよび相殺電流ｉCf〕
増幅部４の入力部４３の電圧をＶi、出力部４４の電圧をＶop、入力−出力間容量４６の静電容量をＣｐ、入力−出力間容量４６に流れる帰還電流をｉCpとする。このとき、帰還電流ｉCpは式２のように表わせる。
【数２】
2018170694.tif 000004
・・・・式２
【００５４】
同様に増幅器６２の出力部６４の電圧をＶon、増幅器６２に接続した容量素子６６の静電容量をＣｆとすると、増幅器６２の出力部６４から容量素子６６に流れる相殺電流ｉCfは式３のように表わせる。
【数３】
2018170694.tif 000005
・・・・式３
【００５５】
帰還電流ｉCpおよび相殺電流ｉCfの正負の符号が逆であるとき、帰還電流ｉCpと相殺電流ｉCfとが打ち消しあう。つまり、帰還電流ｉCpが低減または相殺されるので、増幅器４２に流れ込む帰還電流ｉCpの量が抑制され、増幅器４２による帰還電流ｉCpの増幅および増幅部４の発振が抑制される。つまり、増幅回路２の動作が安定する。また、帰還電流ｉCpおよび相殺電流ｉCfの正負の符号が逆であり、帰還電流ｉCpおよび相殺電流ｉCfの絶対値が近い値であるほど安定方向に向かい、等しいときに最も安定する。つまり
ｉCp／ｉCf＝−１                                            ・・・・式４
となるように調整された電流源６を備えることで、正帰還による発振が起こらない最も安定した動作の増幅回路２を得ることができる。
【００５６】
増幅部４の増幅器４２の利得がＡｐ（≧１）であり、電流源６の増幅器６２の利得がＡｎ（＞０、ただし増幅器６２の出力は反転する）であるとき、式４の条件を充足させるためには、増幅部４の入力−出力間容量４６の静電容量Ｃｐと電流源６の容量素子６６の静電容量Ｃｆとの間の関係は、式２および式３より式５のようになる。
【数４】
2018170694.tif 000006
・・・・式５
例えば、増幅器４２および増幅器６２の利得がともに４０ｄＢ（＝１００倍）の場合は、容量素子６６の静電容量Ｃｆを、入力−出力間容量４６の静電容量Ｃｐのおよそ０．９８倍、つまりほぼ同じ静電容量にすればよい。静電容量Ｃｆを静電容量Ｃｐとほぼ同じ値に調整することで、式４の条件を充足させることができ、電流源６は増幅部４を流れる帰還電流ｉCpを相殺することができる。
【００５７】
図７は、図１の回路において増幅器４２の入力−出力間容量４６による帰還電流ｉCpが電流源６により相殺されることを確認するためのシミュレーションの結果を示している。このシミュレーションでは、入力抵抗８２の値を１００ｋΩ、入力容量の値を３０ｐＦ、静電容量Ｃｐを０．３５ｐＦ、増幅器４２の利得および増幅器６２の利得を４０ｄＢとしている。図７の（Ａ）において、上段の数値は、容量素子６６の静電容量Ｃｆの容量を表し、下段の数値は、ループ一巡利得を表す。図７中の静電容量Ｃｆ＝０．３５ｐＦのシミュレーション結果では、Ｃｆ＝Ｃｐに設定している。Ｃｆ＝Ｃｐであるとき、ｉCp≒−ｉCfとなり、帰還電流ｉCpおよび相殺電流ｉCfが相殺され、正帰還による影響が緩和される。言い換えると、帰還電流ｉCpが電流源６の入力部６３にほぼそのまま相殺電流ｉCfとして流れ込むことで帰還電流ｉCpが吸収され、正帰還による帰還電流ｉCpが中和される。図７中の静電容量Ｃｆ＝０．３５ｐＦのシミュレーションでは、ループ一巡利得は、位相が０ｄｅｇとなる周波数２２７ｋＨｚにおいて、−６ｄＢ（≒１／２倍）に近い負のｄＢ値を示し、増幅回路２は安定状態となる。
【００５８】
一方、図７中の静電容量Ｃｆ＝０．００１ｐＦのシミュレーション結果は、静電容量Ｃｆが非常に小さい値に設定され、相殺電流ｉCfがほぼ生成されない場合のループ一巡利得を示している。図７中の静電容量Ｃｆ＝０．００１ｐＦのシミュレーションでは、ループ一巡利得は、位相が０ｄｅｇとなる周波数２２７ｋＨｚにおいて、０．８ｄＢ（≒１．１倍）となり、増幅回路２は発振する。
つまり、電流源６の接続により増幅回路２のループ一巡利得が０ｄＢ以上の状態から０ｄＢ未満に低下され、増幅回路２の安定状態が維持される。
【００５９】
増幅器４２および増幅器６２の利得は異なっていてもよい。例えば、増幅器４２の利得Ａｐがおよそ４０．１ｄＢ（＝１０１倍）であり、増幅器６２の利得Ａｎがおよそ１９．１ｄＢ（＝９倍）である場合、式４の条件を充足させるためには、Ｃｆ＝１０Ｃｐとなる。つまり、増幅器６２の利得Ａｎを増幅器４２の利得Ａｐよりも小さくすることにより、正帰還を相殺、吸収または中和するための容量素子６６の静電容量Ｃｆは、入力−出力間容量４６の静電容量Ｃｐよりも大きくすることができる。
【００６０】
増幅器６２の利得Ａｎがおよそ１９．１ｄＢ（＝９倍）である場合、増幅器６２は９倍の利得で入力インピーダンスがハイインピーダンスとなる反転増幅器である。増幅器６２として、例えば計装増幅器の反転入力を共通電位に接続したものを用いることが可能である。この増幅器６２の他の具体例として、図８のような、入力段にバッファＢｕを配置し、抵抗Ｒｆの抵抗値が抵抗Ｒｉの抵抗値の９倍とした反転増幅器ＩＡをバッファＢｕの後段に配置した回路構成が挙げられる。
【００６１】
図８では、バッファＢｕとして演算増幅器によるボルテージフォロアを例示しているが、無帰還のバッファ回路やバッファ用ＩＣ、ソースフォロア、エミッタフォロアなども適用可能である。またバッファＢｕの利得が１以外の場合、抵抗Ｒｉや抵抗Ｒｆの値を変更することによって反転増幅器ＩＡの利得を調整し、バッファＢｕと反転増幅器ＩＡ全体の利得を９倍にすればよい。（例えばソースフォロアの増幅率は、１に近いが１より小さい。）
バッファＢｕを用いない場合は、反転増幅器ＩＡの入力インピーダンスは抵抗Ｒｉに等しくなるので、これを入力抵抗８２の代わりとして用いたり、入力抵抗８２の一部として使用することもできる。
【００６２】
増幅器６２の利得を増幅器４２の利得よりも小さくすれば、容量素子６６の静電容量Ｃｆを、市場において容易に入手可能な容量素子の静電容量、例えばピコファラド（ｐＦ）オーダ以上の静電容量に設定し、この容量素子６６の静電容量Ｃｆに応じて増幅器６２の利得Ａｎを設定することが可能である。例えば演算増幅器の端子間の浮遊容量などで考えられる１ｐＦより小さいオーダの静電容量値ではなく、市場において容易に入手可能なコンデンサの値で電流源６を構成可能であり、増幅回路２は実用上非常に有用である。
【００６３】
〔第１の実施の形態の効果〕
（１）  増幅部４が低雑音の増幅器４２を含むので、増幅回路２の雑音を抑制することができ、電流源６の相殺電流ｉCfにより帰還電流ｉCpを低減または相殺するので、増幅部４の動作が安定する。つまり低雑音を保持しつつ動作の安定性が高い増幅回路２を得ることができる。
【００６４】
（２）  相殺電流ｉCfが帰還電流ｉCpを低減または相殺するので、入力容量８４を小さくすることが可能となり、増幅回路２の周波数帯域を維持することができる。
【００６５】
〔第１の実施の形態の変形例〕
増幅部４や電流源６は、演算増幅器や計装増幅器を使用した構成のほか、ディスクリート増幅素子を使用した増幅回路でもよい。
〔第２の実施の形態〕
【００６６】
図９は、第２の実施の形態に係る増幅回路の一例を示している。図９において、増幅器４２ａ、６２ａを除く三角形は、共通電位を表している。図９において図１と同一部分には同一符号を付してある。
【００６７】
第２の実施の形態の増幅回路２ａは、入力部４３ａが差動入力部である増幅部４ａを備えている。第１の実施の形態の増幅回路２では、増幅部４の入力部４３が１入力であるのに対して、第２の実施の形態の増幅回路２ａでは、１入力を差動入力に置き換えて増幅部４ａが形成される。この差動入力への置き換えに対応して、増幅回路２ａの電流源６ａ内の増幅器６２ａも差動入力に置き換えられる。つまり、増幅器６２ａの入力部６３ａが差動入力部を形成している。また、第１の実施の形態の増幅回路２では、増幅部４の入力部４３に入力インピーダンス８を接続しているのに対して、第２の実施の形態の増幅回路２ａでは、増幅部４ａの二つの入力部に入力インピーダンス８、９をそれぞれ接続している。入力インピーダンス８は、増幅部４ａの非反転入力部と共通電位に接続し、入力インピーダンス９は、増幅部４ａの反転入力部と共通電位に接続している。入力インピーダンス８、９は、例えば同一またはほぼ同一のインピーダンスを有している。
【００６８】
増幅回路２ａでは、差動入力部を形成する入力部４３ａの二つの入力部、つまり反転入力部（負側の入力部）と非反転入力部（正側の入力部）の差が増幅部４ａの入力信号となり、正帰還の経路が増幅器４２ａの出力部４４と非反転入力部との間に形成される。差動入力部を形成する入力部６３ａの二つの入力部、つまり反転入力部と非反転入力部の差が電流源６ａの入力信号となり、増幅および反転された入力信号が増幅器６２ａから出力される。この増幅器６２ａの出力は、容量素子６６を介して入力部６３ａの反転入力部に帰還される。電流源６ａの反転入力部が増幅部４ａの非反転入力部に接続するとともに電流源６ａの非反転入力部が増幅部４ａの反転入力部に接続し、増幅器６２ａが増幅器４２ａとは反対の出力状態を作り出している。その他、図９に示すように構成すれば、増幅回路２ａの動作は第１の実施の形態の増幅回路２と同様に考えることができる。
【００６９】
図９に示す増幅回路２ａにおいて、増幅部４ａの反転入力部を増幅回路２ａの共通電位に短絡すると、増幅部４ａが等価的に１入力の正帰還増幅部を構成し、電流源６ａが等価的に１入力の反転増幅部を構成する。つまり、増幅部４ａの反転入力部を増幅回路２ａの共通電位に短絡すると、増幅部４ａの反転入力部および電流源６ａの非反転入力部に対する入力信号が０となり、等価的に図１に示す第１の実施の形態の増幅回路２と同じ構成になる。差動入力部を有する増幅器４２ａ、６２ａは、例えば演算増幅器により構成した回路、計装増幅器や、ディスクリート増幅素子と受動素子の組み合わせで構成した回路である。
【００７０】
この増幅回路２ａは、第１の実施の形態の増幅回路２と同様に動作させることができ、電流源６ａの接続により帰還電流ｉCpを低減または相殺するので、増幅部４ａの動作が安定する。つまり低雑音を保持しつつ動作の安定性が高く、かつ周波数帯域が維持された増幅回路２ａを得ることができる。
〔第３の実施の形態〕
【００７１】
図１０は、第３の実施の形態に係る増幅回路の一例を示している。図１０において、増幅器４２ｂ、６２ｂを除く三角形は、共通電位を表している。図１０において図１および図９と同一部分には同一符号を付してある。
【００７２】
第３の実施の形態の増幅回路２ｂ−１は、入力部４３ａが差動入力部であるとともに出力部４４ａが差動出力部である増幅部４ｂを備えている。第２の実施の形態の増幅回路２ａでは、増幅部４ａの出力部４４が１出力であるのに対して、第３の実施の形態の増幅回路２ｂ−１では、増幅部４ｂの出力部４４ａが差動出力である。増幅部４ｂが差動出力となったことに伴い、正帰還の経路として、既述の入力−出力間容量４６の他に負側の入力−出力間容量４７を介した経路が加わる。入力−出力間容量４７は、入力部４３ａの反転入力部と出力部４４ａの反転出力部との間の静電容量であり、例えば増幅器４２ｂの浮遊容量である。この入力−出力間容量４７は、例えば負の入力部（反転入力部）と負の出力部（反転出力部）間に存在する負入力−負出力間容量である。入力−出力間容量４７により、第１の実施の形態で既述した帰還電流ｉCp（第１の帰還電流）とは異なる第２の帰還電流が増幅器４２ｂの反転出力部から反転入力部に流れる。
【００７３】
第２の帰還電流による正帰還の相殺のため、電流源６ｂに容量素子６７が備えられる。容量素子６７は、増幅器６２ｂの反転出力部および非反転入力部に接続する。増幅器６２ｂの反転出力部から出力される反転側出力が容量素子６７を介して増幅器６２ｂの非反転入力部に帰還され、第１の実施の形態で既述した相殺電流ｉCf（第１の相殺電流）とは異なる第２の相殺電流が生成される。この第２の相殺電流が第２の帰還電流を低減または相殺する。
【００７４】
増幅回路２ｂ−１は、差動出力を有し、非反転の出力では、第１の相殺電流が第１の帰還電流を低減または相殺し、反転側出力では、第２の相殺電流が第２の帰還電流を低減または相殺する。差動出力の両方で増幅部４ｂの動作が安定する。つまり低雑音を保持しつつ動作の安定性が高く、かつ周波数帯域が維持された二出力の増幅回路２ｂ−１を得ることができる。
【００７５】
〔変形例〕
図１０に示す増幅回路２ｂ−１では、電流源６ｂの反転入力部を増幅部４ｂの非反転入力部に接続し、電流源６ｂの非反転入力部を増幅部４ｂの反転入力部に接続しているが、図１１に示す増幅回路２ｂ−２に示すように、これらを逆に接続してもよい。図１１に示す増幅回路２ｂ−２では、容量素子６６を介して増幅器６２ｂの反転入力部に帰還される第１の相殺電流で、入力−出力間容量４７を介した経路に対する第２の帰還電流を低減または相殺し、容量素子６７を介して増幅器６２ｂの非反転入力部に帰還される第２の相殺電流で、入力−出力間容量４６を介した経路に対する第１の帰還電流を低減または相殺する。斯かる構成であっても、差動出力の両方で増幅部４ｂの動作が安定し、低雑音を保持しつつ動作の安定性が高く、かつ周波数帯域が維持された二出力の増幅回路２ｂ−２を得ることができる。
〔第４の実施の形態〕
【００７６】
第１の実施の形態の増幅回路２の増幅部４は、一つの増幅部４で構成したが、この第４の実施の形態の増幅回路２ｃの増幅部４ｃは、並列に接続された自然数Ｎ個の増幅部４ｃ−１、４ｃ−２、・・・、４ｃ−Ｎで構成される。第２の実施の形態の増幅回路２ａの増幅部４ａは、一つの増幅部４ａで構成したが、この第４の実施の形態の増幅回路２ｄの増幅部４ｄは、並列に接続された自然数Ｎ個の増幅部４ｄ−１、４ｄ−２、・・・、４ｄ−Ｎで構成される。第３の実施の形態の増幅回路２ｂ−１、２ｂ−２の増幅部４ｂは、一つの増幅部４ｂで構成したが、この第４の実施の形態の増幅回路２ｅの増幅部４ｅは、並列に接続された自然数Ｎ個の増幅部４ｅ−１、４ｅ−２、・・・、４ｅ−Ｎで構成される。このような構成により、背景技術で既述した特許文献１にあるような、出力の平均化による低雑音化を図ることができる。
【００７７】
図１２の（Ａ）に示す増幅回路２ｃでは、増幅部４ｃが並列に接続された自然数Ｎ個の増幅部４ｃ−１、４ｃ−２、・・・、４ｃ−Ｎで構成されている。各増幅部４ｃ−１、４ｃ−２、・・・、４ｃ−Ｎは、第１の実施の形態で既述した増幅部４と同様の構成を有している。なお、各増幅部４ｃ−１、４ｃ−２、・・・、４ｃ−Ｎ中の利得Ａｐ、出力電圧Ｖo、出力インピーダンスＲo、静電容量Ｃｐには、増幅部４ｃ−１、４ｃ−２、・・・、４ｃ−Ｎと同様に、ハイフン（−）および通し番号が付されている。通し番号付きのパラメータは、変数ｋを用いて例えば利得Ａｐ−ｋ、出力電圧Ｖo-k、出力インピーダンスＲo-k、静電容量Ｃｐ−ｋ（ｋ＝１〜Ｎ）のように表される。
【００７８】
増幅部４ｃを外部から見ると、増幅部４ｃの出力インピーダンスの値Ｒoは、式６で表され、入力−出力間容量の静電容量Ｃｐは、式７で表され、出力電圧Ｖoは、式８で表される。つまり増幅部４ｃは、第１の実施の形態の増幅部４と等価な構成で表わすことができ、第１の実施の形態と同様の構成として扱うことができる。
【数５】
2018170694.tif 000007
・・・・式６
【数６】
2018170694.tif 000008
・・・・式７
【数７】
2018170694.tif 000009
・・・・式８
【００７９】
増幅部４ｃ−１、４ｃ−２、・・・、４ｃ−Ｎが同一の特性を有する場合、増幅部４ｃは、式９で表される出力インピーダンスＲo、式１０で表される入力−出力間容量の静電容量Ｃｐおよび式１１で表される出力電圧Ｖoを有する単体の増幅部に等価的に置き換えられる。
Ｒo＝Ｒo-1／Ｎ                                              ・・・・式９
Ｃｐ＝Ｎ・Ｃｐ−１                                          ・・・・式１０
Ｖo＝Ｖo-1                                                  ・・・・式１１
【００８０】
増幅部４ｃ−１、４ｃ−２、・・・、４ｃ−Ｎが並列に接続しているので、並列接続による平均化により、各増幅部４ｃ−１、４ｃ−２、・・・、４ｃ−Ｎが有する雑音電圧に対して、増幅部４ｃの雑音電圧がＮの平方根の逆数（ルートＮ分の１）倍となる。つまり、増幅部４ｃ−１、４ｃ−２、・・・、４ｃ−Ｎの並列接続により、増幅部４ｃの雑音を低下させることができる。
【００８１】
式１０によれば、並列化に伴い静電容量Ｃｐが大きくなる。第１の実施の形態中の「ループ一巡利得および位相の周波数特性」にて示した通り、この静電容量Ｃｐが大きくなることは、増幅回路の安定性が損なわれやすくなる要因となる。しかしながら、増幅部４ｃは等価的に単体の増幅部に置き換えられるので、第１の実施の形態と同様に電流源６を設定すればよい。増幅回路２ｃは、増幅部４ｃの正帰還による帰還電流を電流源６の相殺電流により低減または相殺することができ、増幅回路２ｃのように増幅部の並列接続により静電容量Ｃｐが大きくなっても動作を安定させつつ、低雑音化をはかれ、かつ周波数帯域を維持することができる。
【００８２】
図１２の（Ｂ）に示す増幅回路２ｄでは、増幅部４ｄが並列に接続された自然数Ｎ個の増幅部４ｄ−１、４ｄ−２、・・・、４ｄ−Ｎで構成されている。各増幅部４ｄ−１、４ｄ−２、・・・、４ｄ−Ｎは、第２の実施の形態で既述した増幅部４ａと同様の構成を有している。この増幅部４ｄは、第２の実施の形態の増幅部４ａと等価な構成で表わすことができ、第２の実施の形態と同様の構成として扱うことができる。増幅部４ｄ−１、４ｄ−２、・・・、４ｄ−Ｎを並列に接続しているので、並列接続による平均化により、各増幅部４ｄ−１、４ｄ−２、・・・、４ｄ−Ｎが有する雑音電圧に対して、増幅部４ｄの雑音電圧がＮの平方根の逆数倍となる。つまり、増幅部４ｄ−１、４ｄ−２、・・・、４ｄ−Ｎの並列接続により、増幅部４ｄの雑音を低下させることができる。
【００８３】
増幅部４ｄは等価的に単体の増幅部に置き換えられるので、第２の実施の形態と同様に電流源６ａを設定すればよい。増幅回路２ｄは、増幅部４ｄの正帰還による帰還電流を電流源６ａの相殺電流により低減または相殺することができ、増幅回路２ｄのように増幅部の並列接続により静電容量Ｃｐが大きくなっても動作を安定させつつ、低雑音化をはかれ、かつ周波数帯域を維持することができる。
【００８４】
図１２の（Ｃ）に示す増幅回路２ｅでは、増幅部４ｅが並列に接続された自然数Ｎ個の増幅部４ｅ−１、４ｅ−２、・・・、４ｅ−Ｎで構成されている。各増幅部４ｅ−１、４ｅ−２、・・・、４ｅ−Ｎは、第３の実施の形態で既述した増幅部４ｂと同様の構成を有している。この増幅部４ｅは、第３の実施の形態の増幅部４ｂと等価な構成で表わすことができ、第３の実施の形態と同様の構成として扱うことができる。増幅部４ｅ−１、４ｅ−２、・・・、４ｅ−Ｎを並列に接続しているので、並列接続による平均化により、各増幅部４ｅ−１、４ｅ−２、・・・、４ｅ−Ｎが有する雑音電圧に対して、増幅部４ｅの雑音電圧がＮの平方根の逆数倍となる。つまり、増幅部４ｅ−１、４ｅ−２、・・・、４ｅ−Ｎの並列接続により、増幅部４ｅの雑音を低下させることができる。
【００８５】
増幅部４ｅは等価的に単体の増幅部に置き換えられるので、第３の実施の形態と同様に電流源６ｂを設定すればよい。増幅回路２ｅは、増幅部４ｅの正帰還による帰還電流を電流源６ｂの相殺電流により低減または相殺することができ、増幅回路２ｅのように増幅部の並列接続により静電容量ＣｐａおよびＣｐｂが大きくなっても動作を安定させつつ、低雑音化をはかれ、かつ周波数帯域を維持することができる。
〔第５の実施の形態〕
【００８６】
図１３は、第５の実施の形態に係る増幅回路を示している。図１３において図９と同一部分には同一符号を付してある。
【００８７】
第５の実施の形態の増幅回路２ｆでは、第２の実施の形態の増幅回路２ａの正負それぞれの入力部４３ａに、抵抗１０、１１が接続されている。増幅回路２ａの入力部４３ａの非反転入力部に、抵抗１０が接続され、入力部４３ａの反転入力部に、抵抗１１が接続されている。
【００８８】
増幅回路２ａが発振している状態では、増幅器４２ａから発振周波数の大きな信号が出力されるとともに、その信号の大きさと増幅器４２ａの発振周波数における利得に応じて入力側も電圧的に振動している状態となる。この増幅器４２ａの入力側の電圧的な振動が、図９の増幅回路２ａに入力している信号の振幅よりも大きいとき、増幅回路２ａに信号を供給する信号源の電圧が正の時に信号源側に電流が流れ込み、電圧が負の時に信号源から電流が吐き出される、という状況となる。この状況は、信号源から増幅器４２ａを抵抗としてみた場合、印加した電圧と流れる電流の符号が逆の状態であり、信号源から見て等価的に負の値の抵抗、つまり負性抵抗と見なせる状態になる。
【００８９】
この負性抵抗を打ち消すため、増幅部４ａの入力部４３ａに、図１３に示す抵抗１０、１１が接続される。この信号源側から見たインピーダンスは、ネットワークアナライザで増幅器４２ａの入力側のＳパラメータの周波数特性の測定を行うことにより求めることができる。
【００９０】
第１の実施の形態で既述したループ一巡利得および位相の周波数特性（図６）において、位相が０ｄｅｇとなる周波数を含む周波数領域で、ネットワークアナライザで測定される抵抗値があまり大きくない程度の正の値、例えば１０Ωから１００Ωになるように、抵抗１０、１１の抵抗値を決めればよい。
【００９１】
増幅回路２ａの入力部側に抵抗１０、１１を備えることで、増幅回路２ａの動作の安定性がより高められる。抵抗１０、１１は、電流源６ａの補助として用いられるので、抵抗１０、１１の抵抗値は小さく、抵抗１０、１１で発生する熱雑音の量が抑制され、増幅回路２ｆの低雑音が維持される。
【００９２】
抵抗１０、１１に対して並列にインダクタ１２、１３を接続してもよい。抵抗１０、１１とインダクタ１２、１３との並列接続による合成インピーダンスは、抵抗値とインダクタによるリアクタンス値が等しくなる周波数ｆｄを境にして、低周波領域では短絡に近く、高周波領域で抵抗に漸近する周波数特性を示す。既述のループ一巡利得および位相の周波数特性において位相が０ｄｅｇとなる周波数を含む高い周波数領域では、この合成インピーダンスは抵抗となる。一方、低周波領域では十分小さい入力インピーダンスになるように、抵抗に応じてインダクタ１２、１３のインダクタンスを設定する。このようなインダクタンスの設定により、抵抗１０、１１とインダクタ１２、１３との並列接続による合成インピーダンスは、増幅回路２ｆの入力部が、低周波領域では抵抗１０、１１による熱雑音の重畳の影響を受けないようにすることができる。
【００９３】
電流源６ａの補助として用いられる抵抗１０、１１の抵抗値が小さくなったことに伴い、インダクタ１２、１３のインダクタンス値も、周波数ｆｄが同じであれば小さいインダクタンス値とすることができる。そのため、インダクタ１２、１３としては、より小さいインダクタンス値のインダクタとすることができ、コスト面で有利となる。
【００９４】
なお、この実施の形態では、第２の実施の形態の正負それぞれの入力部に抵抗１０、１１を接続し、または抵抗１０、１１とインダクタ１２、１３との並列接続による合成インピーダンスを接続したが、他の実施の形態の増幅回路２、２ｂ−１、２ｂ−２、２ｃ〜２ｅの入力部に抵抗１０、１１を接続し、または合成インピーダンスを接続しても、同様の効果を得ることができる。
【００９５】
上記した実施の形態について、変形例等を列挙する。
【００９６】
（１）上記実施の形態では、増幅回路の例について説明したが、本発明は増幅回路に限定されるものではなく、例えば、既述の増幅回路を備える増幅装置であってもよい。増幅回路を伴うことにより、増幅装置は、増幅回路と同様の効果を得ることができる。
【００９７】
（２）上記実施の形態では、電流源６、６ａが容量素子６６を備え、電流源６ｂが容量素子６６、６７を備え、電流源６ｃが容量素子６６ａを備えているが、電流源６の増幅器６２、電流源６ａの増幅器６２ａ、電流源６ｂの増幅器６２ｂ、電流源６ｃの増幅器４２ａの入力−出力間容量を容量素子として用いてもよい。
【００９８】
（３）上記実施の形態では、増幅器４２、４２ａの入力−出力間容量４６および増幅器４２ｂの入力−出力間容量４６、４７が浮遊容量である例を示したが、これらの入力−出力間容量４６、４７がコンデンサなどの部品としての容量素子を含んでいてもよい。
【００９９】
以上説明したように、本発明の最も好ましい実施形態等について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、または明細書に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能であることは勿論であり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。
【産業上の利用可能性】
【０１００】
本発明の低雑音増幅回路は、センサで検出する微小信号計測の他、様々な用途に利用できる。例えば以下（１）〜（３）に示すような用途に広く利用可能である。
（１）  物理学・工学分野における測定
量子コンピュータにおける超電導デバイスの信号増幅、赤外線検出用のＭＣＴ（Ｍｅｒｃｕｒｙ  Ｃａｄｍｉｕｍ  Ｔｅｌｌｕｒｉｕｍ）センサ、微少磁気検出用のＳＱＵＩＤ（Ｓｕｐｅｒｃｏｎｄｕｃｔｉｎｇ  Ｑｕａｎｔｕｍ  Ｉｎｔｅｒｆｅｒｅｎｃｅ  Ｄｅｖｉｃｅ）センサ、マイクロ波検出用の高温超電導ジョセフソン素子、光電子増倍管、フォトトランジスタなどの光検出素子。
（２）  生物分野における生体信号測定
ＣＴ（コンピュータ断層撮影）スキャナ、ＭＲＩ（Ｍａｇｎｅｔｉｃ  Ｒｅｓｏｎａｎｃｅ  Ｉｍａｇｉｎｇ）用の電磁波センサ。
（３）  その他
各種センサ、素子、分析機器等の低雑音・高速応答が要求される分野。
ロックインアンプの感度向上やコモンモードノイズの除去。
【符号の説明】
【０１０１】
２  増幅回路
４  増幅部
６  電流源
８、９  入力インピーダンス
１０、１１  抵抗
１２、１３  インダクタ
４２  増幅器
４３  入力部
４４  出力部
４６、４７  入力−出力間容量
４８  出力インピーダンス
６２  増幅器
６３  入力部
６４  出力部
６６、６７  容量素子
８２  入力抵抗
８４  入力容量
【図１】
2018170694.tif 000010
【図２】
2018170694.tif 000011
【図３】
2018170694.tif 000012
【図４】
2018170694.tif 000013
【図５】
2018170694.tif 000014
【図６】
2018170694.tif 000015
【図７】
2018170694.tif 000016
【図８】
2018170694.tif 000017
【図９】
2018170694.tif 000018
【図１０】
2018170694.tif 000019
【図１１】
2018170694.tif 000020
【図１２】
2018170694.tif 000021
【図１３】
2018170694.tif 000022