(57)【要約】      （修正有）【課題】シリコン・金属置換反応を利用して、改良された置換金属ゲートトランジスタ形成を得る。【解決手段】ダミーゲートの除去後、ゲート誘電体２２および仕事関数金属２４が堆積される。仕事関数金属２４は、Ｐチャネルトランジスタの厚さがＮチャネルトランジスタの厚さと異なるように堆積される。次に、シリコン層２６、続いてシリコンと置換反応が可能なアルミニウムなどの金属を含む金属層３０が形成され、アニールにより、シリコンとアルミニウムなどの金属との置換が行われる。【選択図】図１０
2018026578.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板を準備する工程；
前記半導体基板上に第１ゲート誘電体層を形成する工程；
前記第１ゲート誘電体層上に第１ゲート電極を形成する工程；
前記第１ゲート電極の側壁を覆うように、前記半導体基板上に一対のサイドウォールを形成する工程；
前記第１ゲート電極を除去することで、前記半導体基板および前記一対のサイドウォールで囲まれた空間からなるトレンチを形成する工程；
前記トレンチ内に、シリコン層を形成する工程；
前記シリコン層と接するように、前記シリコン層上に、シリコンと置換反応が可能な金属を含む第１金属層を形成する工程；および
前記シリコン層および前記第１金属層をアニールして、前記シリコン層に含まれるシリコンと、前記第１金属層に含まれる金属とを置換反応させる工程；
を含む半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記置換反応させる工程では、前記アニールによって、前記シリコンを前記トレンチ外に移動させる、半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法であって、
前記トレンチを形成する工程と、前記シリコン層を形成する工程との間において、
前記トレンチ内に、第２ゲート誘電体層を形成する工程と、
前記第２ゲート誘電体層上にバリア導電層を形成する工程と、
をさらに含み、
前記シリコン層を形成する工程では、前記バリア導電層上に前記シリコン層を形成する、
半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法であって、
前記第１金属層を形成する工程と、前記置換反応させる工程との間において、シリコンとシリサイドを形成可能な金属を含む第２金属層を前記第１金属層上に形成する工程をさらに含み、
前記置換反応させる工程では、前記シリコン、前記第１金属層および前記第２金属層をアニールして、前記シリコン層に含まれるシリコンと、前記第１金属層に含まれる金属とを置換反応させるとともに、前記シリコン層に含まれるシリコンと、前記第２金属層に含まれる金属とのシリサイドを形成する、
半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法であって、
前記第２金属層に含まれる金属は、チタンである、半導体装置の製造方法。
【請求項６】
請求項１に記載の半導体装置の製造方法であって、
前記シリコン層上に前記第１金属層を形成する前に、前記シリコン層の上面が前記サイドウォールの上面から凹設されるように前記シリコン層をエッチングする工程をさらに含む、半導体装置の製造方法。
【請求項７】
請求項３に記載の半導体装置の製造方法であって、
前記バリア導電層は、窒素含有膜である、半導体装置の製造方法。
【請求項８】
請求項１に記載の半導体装置の製造方法であって、
前記アニールする工程において、アニール温度は、４００℃〜５００℃である、半導体装置の製造方法。
【請求項９】
請求項１に記載の半導体装置の製造方法であって、
前記置換反応の後、前記シリコン層に含まれるシリコンが、前記第１金属層に含まれる金属と置換反応することより形成される層は、０．１〜１０原子％のシリコンを含有する、半導体装置の製造方法。
【請求項１０】
請求項１に記載の半導体装置の製造方法であって、
前記第１金属層に含まれる金属は、Ａｌ、Ｃｕ、Ａｇ、ＰｔおよびＷの少なくとも１つである、半導体装置の製造方法。
【請求項１１】
請求項１に記載の半導体装置の製造方法であって、
前記一対のサイドウォールの間隔は、２０ｎｍ以下である、半導体装置の製造方法。
【請求項１２】
請求項１１に記載の半導体装置の製造方法であって、
前記一対のサイドウォールの間隔は、１０〜２０ｎｍである、半導体装置の製造方法。
【請求項１３】
請求項１に記載の半導体装置の製造方法であって、
前記トレンチの深さは、６０ｎｍ以下である、半導体装置の製造方法。
【請求項１４】
請求項１３に記載の方法であって、
前記トレンチの深さは、４０〜６０ｎｍ以下である、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、置換金属ゲートトランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
置換金属ゲートトランジスタは、エッチングによってトランジスタからポリシリコンのダミーゲートを除去し、ゲートトレンチを露出して製造される。そしてゲートトレンチには、完成した装置のゲートを構成することになる金属が充填される。置換金属ゲート（ＲＭＧ）プロセスにより、５０ｎｍ以下のＭＯＳＦＥＴデバイスに要求されるｈｉｇｈ−ｋゲート誘電体／金属ゲートトランジスタが作成しやすくなる。
【０００３】
しかしながら、エッチングによってダミーポリＳｉゲートが除去されたゲートトレンチに金属ゲート材料が堆積される場合、ボイドが存在しないようにトレンチを完全に充填することが難しいことがある。従来、以上のプロセスに加えて以下のプロセスが用いられている。例えば、ゲートトレンチがＰＶＤチタンで「ウェット」された後に、ウェットしたトレンチを薄いＣＶＤアルミニウム層で「シーディング」し、最後に、トレンチがリフローＰＶＤ法によってアルミニウムで充填されるプロセスである。しかしながら、これらの手法では、合金化による抵抗性の増大や付着性の低下の点でギャップ充填特性が不十分な結果になる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このようにＲＭＧ形成の従来の手法では、置換金属ゲートとゲートトレンチとの間にボイドをなくす際に、十分に効果的であるとはいえないプロセス工程がさらに必要になる。結果的に、プロセス時間、デバイスの歩留まりおよびデバイスの信頼性に悪影響が及んでいる。
【課題を解決するための手段】
【０００５】
本願発明者は、置換金属ゲートを形成するためのシリコン・金属置換反応を利用することによって、置換金属ゲートのギャップ充填が改善された置換金属ゲートトランジスタが、低コストで、抵抗性の損失なしに得られることを発見した。さらに、金属でのシリコンの置換は、チタン捕捉層の使用により、促進させることができる。さらに、犠牲ポリシリコンゲートの形成前に堆積されるバリア導電層（ｂａｒｒｉｅｒ  ｃｏｎｄｕｃｔｉｖｅ  ｌａｙｅｒ）は、Ｎチャネル領域とＰチャネル領域とで厚さが異なるように堆積され、シリコン・金属置換反応の間にストッパ層として作用するとともに、完成した装置において異なるゲートしきい値電圧が得られるように調整可能な仕事関数金属として作用する。
【０００６】
このように、本発明は、１つの態様において、半導体基板と、半導体基板上に形成されたＮチャネルトランジスタおよびＰチャネルトランジスタと、を備える半導体装置に関する。ＮチャネルトランジスタおよびＰチャネルトランジスタの各々は、基板上にわたるゲート誘電体膜と、ゲート誘電体膜上にわたるゲート電極と、を有している。ゲート電極は、金属置換層（ｍｅｔａｌ  ｓｕｂｓｔｉｔｕｔｅｄ  ｌａｙｅｒ）と、ゲート誘電体膜と金属置換層との間に位置するバリア導電層と、を備えている。Ｎチャネルトランジスタのバリア導電層の厚さは、Ｐチャネルトランジスタのバリア導電層の厚さと異なっている。
【０００７】
本発明による半導体装置の好ましい実施形態において、バリア導電層は窒素を含む。
【０００８】
本発明による半導体装置の好ましい実施形態において、金属置換層は、０．１〜１０原子％のシリコン含有量を有する。
【０００９】
本発明による半導体装置の好ましい実施形態において、金属置換層は、Ａｌ、Ｃｕ、Ａｇ、ＰｔおよびＷからなる群から選択された少なくとも１つの金属を含む。
【００１０】
本発明による半導体装置の好ましい実施形態において、ＮチャネルトランジスタおよびＰチャネルトランジスタの各々は、２０ｎｍ以下のゲート長を有する。
【００１１】
本発明による半導体装置の好ましい実施形態において、ＮチャネルトランジスタおよびＰチャネルトランジスタの各々は、１０〜２０ｎｍのゲート長を有する。
【００１２】
本発明による半導体装置の好ましい実施形態において、ＮチャネルトランジスタおよびＰチャネルトランジスタの各々は、６０ｎｍ以下のゲート高さを有する。
【００１３】
本発明による半導体装置の好ましい実施形態において、ＮチャネルトランジスタおよびＰチャネルトランジスタの各々は、４０〜６０ｎｍのゲート高さを有する。
【００１４】
本発明による半導体装置の好ましい実施形態において、保護誘電体層は窒化シリコンを含む。
【００１５】
本発明による半導体装置の好ましい実施形態において、保護誘電体層は、トランジスタのチャネル領域に応力を与える。
【００１６】
別の態様において、本発明は、Ｎチャネル領域およびＰチャネル領域を有する半導体基板上にあるダミーゲート電極上に誘電体層を形成する工程と、ダミーゲート電極の上面を露出する工程と、ダミーゲート電極を除去して、トレンチを形成する工程と、を含む半導体装置の製造方法に関する。次に、トレンチに、ゲート誘電体層、バリア導電層およびシリコン層が形成される。Ｎチャネル領域上のトレンチにあるバリア導電層の厚さは、Ｐチャネル領域上のトレンチにあるバリア導電層の厚さと異なる。次に、シリコン層上に、シリコンと置換反応が可能な第１の金属が堆積される。次に、第１の金属は、シリコン層を第１の金属で置換するようにアニールされた後、置換によって第１の金属上にわたって形成されたシリコン含有層を除去する。
【００１７】
本発明による方法の好ましい実施形態において、アニール工程の実行前に、堆積工程によって堆積された第１の金属上に、シリサイドを形成可能な第２の金属層が形成される。
【００１８】
本発明による方法の好ましい実施形態において、第２の金属はチタンである。
【００１９】
本発明による方法の好ましい実施形態において、ダミーゲート電極は、サイドウォール対のそれぞれの間に配置され、トレンチは、サイドウォール対のそれぞれの間に形成される。
【００２０】
本発明による方法の好ましい実施形態において、シリコン層上に金属を堆積する前に、シリコン層の上面がサイドウォールの上面から凹設されるようにシリコン層がエッチングされる。
【００２１】
本発明による方法の好ましい実施形態において、バリア導電層は窒素含有膜である。
【００２２】
本発明による方法の好ましい実施形態において、アニールは、４００℃〜５００℃の温度で行われる。
【００２３】
本発明による方法の好ましい実施形態において、第１の金属は、アニール工程後、０．１〜１０原子％のシリコン含有量を有する。
【００２４】
本発明による方法の好ましい実施形態において、第１の金属は、Ａｌ、Ｃｕ、Ａｇ、ＰｔおよびＷの少なくとも１つである。
【００２５】
本発明による方法の好ましい実施形態において、サイドウォールは、２０ｎｍ以下の長さだけ互いに間隔を空けて設けられる。
【００２６】
本発明による方法の好ましい実施形態において、サイドウォールは、１０〜２０ｎｍの長さだけ互いに間隔を空けて設けられる。
【００２７】
本発明による方法の好ましい実施形態において、トレンチは、６０ｎｍ以下の深さを有する。
【００２８】
本発明による方法の好ましい実施形態において、トレンチは、４０〜６０ｎｍ以下の深さを有する。
【００２９】
本発明は、添付の図面を参照しながら、本発明のさまざまな非限定的な実施例の以下の詳細な説明からさらに深く理解されるであろう。
【図面の簡単な説明】
【００３０】
【図１】本発明の一の実施形態による半導体装置および本発明の一の実施形態による方法の第１の処理段階を示す。
【図２】本発明の一の実施形態による半導体装置および本発明の一の実施形態による方法の後続する処理段階を示す。
【図３】本発明の一の実施形態による半導体装置および本発明の一の実施形態による方法の後続する処理段階を示す。
【図４】本発明の一の実施形態による半導体装置および本発明の一の実施形態による方法の後続する処理段階を示す。
【図５】本発明の一の実施形態による半導体装置および本発明の一の実施形態による方法の後続する処理段階を示す。
【図６】本発明の一の実施形態による半導体装置および本発明の一の実施形態による方法の後続する処理段階を示す。
【図７】本発明の一の実施形態による半導体装置および本発明の一の実施形態による方法の後続する処理段階を示す。
【図８】本発明の一の実施形態による半導体装置および本発明の一の実施形態による方法の後続する処理段階を示す。
【図９】本発明の一の実施形態による半導体装置および本発明の一の実施形態による方法の後続する処理段階を示す。
【図１０】本発明の一の実施形態による半導体装置および本発明の一の実施形態による方法の後続する処理段階を示す。
【図１１】本発明の一の実施形態による半導体装置および本発明の一の実施形態による方法の後続する処理段階を示す。
【図１２】本発明の一の実施形態による装置を示す。
【発明を実施するための形態】
【００３１】
図１では、Ｐチャネル領域およびＮチャネル領域を有する半導体基板１０上に、ダミーゲート誘電体層１１およびダミーゲート電極１３が形成されている。次に、図２に示されるように、ダミーゲート電極の両側で、基板１０上に一対のサイドウォールスペーサ（ｓｉｄｅ  ｗａｌｌ  ｓｐａｃｅｒ）１２が形成される。
【００３２】
サイドウォールスペーサ１２は、この目的のために既知の材料、例えば、窒化シリコンから形成されてもよい。次に、図３に示されるように、拡散によって基板１０にソース領域１４およびドレイン領域１６が形成される。この実施形態において、ソース・ドレイン領域１４、１６は、基板１０内に凹設されているが、本発明の他の実施形態において、基板１０に対して高い位置に設けられてもよい。
【００３３】
誘電体層１８、例えば、二酸化シリコンが、ダミーゲート電極１３、サイドウォール（ｓｉｄｅ  ｗａｌｌ）１２、ソース・ドレイン領域１４、１６上にわたって形成される。次に、ダミーゲート電極の上面が、図４に示されるように、誘電体層１８を通して露出され、ダミーゲート電極およびダミーゲート誘電体層は、図５に示されるように、サイドウォール１２の間にトレンチ２０が形成されるように除去される。当業者に知られているように、トレンチ２０は、通常、図５の紙面に垂直な方向に延伸しており、このトレンチに形成されるゲートは、トレンチに沿って整列された複数のトランジスタの働きをする。
【００３４】
次に、図６に示されるように、ゲート誘電体層２２が形成され、ゲート誘電体層２２は、トレンチ２０を覆い、すなわち、サイドウォール１２の内面と、サイドウォール１２の間に露出された基板１０の表面とを覆う。また、形成されたゲート誘電体層２２は、誘電体膜１８も覆う。ゲート誘電体層２２は、現世代および次世代のデバイス寸法に適したｈｉｇｈ−ｋ（ＨＫ）材料であることが好ましい。適切なｈｉｇｈ−ｋゲート誘電体の例は、ケイ酸ハフニウム材料および異なる化学組成を有する材料層で構成された誘電体を含むハフニウム系のゲート誘電体である。ゲート誘電体層２２は、原子層成長法（ＡＬＤ）によって、０．１〜１０ｎｍの範囲の厚さまで堆積されることが好ましい。
【００３５】
次に、図７に示されるように、ゲート誘電体層２２上に、バリア導電層（ｂａｒｒｉｅｒ  ｃｏｎｄｕｃｔｉｖｅ  ｌａｙｅｒ）２４が形成される。バリア導電層２４は、窒化チタン（ＴｉＮ）などの仕事関数金属であることが好ましい。バリア導電層２４は、以下に記載する金属・シリコン置換反応中にストッパとして作用する。また、バリア導電層により、トランジスタのしきい値電圧の調節が可能になる。特に、バリア導電層２４の厚さは、基板１０のＮチャネル領域とＰチャネル領域とで異なり、この場合、ＮＭＯＳデバイスよりＰＭＯＳデバイスの厚さのほうが厚い。これにより、ＰＭＯＳデバイスおよびＮＭＯＳデバイスに必要な異なるしきい値電圧が、必ずしも組成を変更することなく、バリア導電層の厚さを変更するだけで達成可能になる。
【００３６】
バリア導電層２４は、例えば、化学気相成長法（ＣＶＤ）または原子層成長法（ＡＬＤ）によって形成されてもよく、０．１〜１０ｎｍの範囲の厚さまで形成されることが好ましい。
【００３７】
次に、図８に示されるように、トレンチ２０にポリシリコン２６が充填される。ポリシリコン２６は、例えば、ＣＶＤによって堆積される。そして、余分なポリシリコン２６は、例えば、化学機械研磨法（ＣＭＰ）によって、層２２および２４の余分な部分とともに、誘電体層１８およびサイドウォール１２の上面から除去される。このようにして、ポリシリコン層２６と、層２２および２４とが、図９に示されるように、トレンチ２０内にのみ留り、トレンチ２０は、これらの層によって充填された状態になる。
【００３８】
トレンチ２０を充填するポリシリコン２６は、以下に記載する金属・シリコン置換反応のために、さらなるダミーゲートまたは犠牲ゲートとして働く。ポリシリコンは、アルミニウムなどの金属より著しく良好なステップカバレッジおよびギャップ充填特性を有するため、これらの犠牲ポリシリコンゲート２６は、従来の置換金属ゲートよりボイドの発生がより低い傾向にある。さらに、犠牲ポリシリコンゲート２６にボイドが発生したとしても、以下に記載する後続のシリコン・金属置換反応において金属によってボイドが充填される。
【００３９】
この時点で、ポリシリコン層２６の上部が部分的に除去されてもよく、凹型金属ゲートを形成することが望ましければ、残りのポリシリコンは、サイドウォール１２と、サイドウォールの内面を覆う層２２および２４に対して凹設される。このようなポリシリコン２６の任意の部分的除去は、反応性イオンエッチング（ＲＩＥ）によって実行されることが好ましい。当業者であれば分かるように、ポリシリコンは、例えば、アルミニウムと対照的に、ＲＩＥによって比較的除去しやすく、このように除去しやすい点は、本発明の好ましい実施形態による装置および方法の別の重要な利点である。
【００４０】
次に、図１０に示されるように、第１の金属３０が、犠牲ポリシリコンゲート２６、ならびに層２２および２４の露出領域、誘電体層１８およびサイドウォール１２を覆うように、例えば、スパッタリングまたはＣＶＤによって堆積される。第１の金属３０は、熱の影響下で、シリコン、特に、ポリシリコンと置換反応することが可能な金属である。このような材料の例は、アルミニウム、銅、銀、白金およびタングステンを含む。このような金属の混合物が使用されてもよい。アルミニウムは、このような金属の中で現時点で最も好ましい。
【００４１】
次に、この実施形態において、第１の金属３０上に第２の金属層３１が形成されるが、この工程は任意である。第２の金属は、置換反応中、ポリシリコン２６とシリサイドを形成する金属である。第２の金属の例は、チタン、コバルトおよびニッケルであり、チタンが好ましい。第２の金属層を使用する利点は、第２の金属層がポリシリコン２６を第１の金属３０で置換するのを促す捕捉層として作用することで、低プロセス温度および／または短いプロセス時間で取り扱いが可能になる点である。したがって、所要時間が短縮化され、低コスト化されたＲＭＧトランジスタの製造を得ることができる。
【００４２】
次に、図１０に示される構造体に対して、４００℃〜５００℃の範囲の温度、より好ましくは、４００℃〜４５０℃の範囲の温度でアニールが施される。例えば、Ｆｕｋｕｄａ  ｅｔ．ａｌ．の  “Ａ  Ｎｅｗ  Ａｌｕｍｉｎｕｍ  Ｐａｔｔｅｒｎ  Ｆｏｒｍａｔｉｏｎ  Ｕｓｉｎｇ  Ｓｕｂｓｔｉｔｕｔｉｏｎ  Ｒｅａｃｔｉｏｎ  ｏｆ  Ａｌｕｍｉｎｕｍ  ｆｏｒ  Ｐｏｌｙｓｉｌｉｃｏｎ  ａｎｄ  Ｉｔｓ  Ａｐｐｌｉｃａｔｉｏｎ  ｔｏ  ＭＯＳ  Ｄｅｖｉｃｅ  Ｆａｂｒｉｃａｔｉｏｎ”，  ＩＥＥＥ  Ｔｒａｎｓ．  Ｅｌｅｃｔｒ．  Ｄｅｖ．，  ｖｏｌ．  ＥＤ−３１，  ｎｏ．  ６，  ｐｐ．  ８２８−８３２  （Ｊｕｎｅ  １９８４）に記載されているように、このようなアニール処理により、ゲートの上方のアルミニウム３０およびポリシリコン２６が置換反応する。
【００４３】
ポリシリコン２６が第１の金属３０の高さまで上向きに移動して、ポリシリコン２６は、第２の金属３１によって捕捉されるとともに、反応し、シリサイド３３、この場合、ケイ化チタンを形成する。
【００４４】
ポリシリコンをアルミニウムで置換すること、およびその逆は、このような置換反応でほぼ完了するが、少量の残留シリコンが下地のアルミニウム層に留まり、置換反応が行われたことの法鑑定指標となりうる。特に、金属層３０は、置換反応によって再配置された後、０．１〜１０原子％の範囲のシリコン濃度を有することが好ましい。
【００４５】
次に、図１２に示されるように、残留層３０、３１およびシリサイド領域３３が除去されて最終トランジスタ構造が形成されることになり、その後、コンタクト形成のプロセスへ進むことができる。
【００４６】
上述したように、本明細書に記述した実施形態および実施例は非限定的であり、上述したもの以外の種々の構成も採用可能である。
【００４７】
例えば、ポリシリコンの代わりにアモルファスシリコンが使用されてもよい。アモルファスシリコンは、ポリシリコンより低温で形成されうるため、特定の応用には有益であり、より良好なギャップ充填特性を与え、および／または、トランジスタのしきい値電圧が変動するおそれを防止しうる。
【００４８】
さらに、本発明は、添付の特許請求の範囲に示されているように、本発明の範囲および趣旨から逸脱されることなく種々に修正されてもよいことが明らかである。
【図１】
2018026578.tif 000003
【図２】
2018026578.tif 000004
【図３】
2018026578.tif 000005
【図４】
2018026578.tif 000006
【図５】
2018026578.tif 000007
【図６】
2018026578.tif 000008
【図７】
2018026578.tif 000009
【図８】
2018026578.tif 000010
【図９】
2018026578.tif 000011
【図１０】
2018026578.tif 000012
【図１１】
2018026578.tif 000013
【図１２】
2018026578.tif 000014