(57)【要約】【課題】  本発明は、抵抗素子及び抵抗素子アセンブリに関する。【解決手段】  本発明の一実施形態による抵抗素子は、互いに対向する第１面及び第２面を有するベース基材と、上記ベース基材の第１面に配置された抵抗層と、上記ベース基材の両端部にそれぞれ配置され、上記抵抗層の両側にそれぞれ電気的に連結された第１端子及び第２端子と、上記ベース基材の第２面において上記第１端子と上記第２端子との間に配置され、上記第１端子及び上記第２端子から離隔した第３端子と、上記第１端子と上記第３端子とを電気的に連結し、上記第２端子と上記第３端子とを電気的に連結するＥＳＤ防止部材と、を含む。【選択図】図３
2018037634.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する第１面及び第２面を有するベース基材と、
前記ベース基材の第１面に配置された抵抗層と、
前記ベース基材の両端部にそれぞれ配置され、前記抵抗層の両側にそれぞれ電気的に連結された第１端子及び第２端子と、
前記ベース基材の第２面において前記第１端子と前記第２端子との間に配置され、前記第１端子及び前記第２端子から離隔した第３端子と、
前記第１端子と前記第３端子とを電気的に連結し、前記第２端子と前記第３端子とを電気的に連結するＥＳＤ防止部材と、を含む、抵抗素子。
【請求項２】
前記ＥＳＤ防止部材は、前記第１端子と前記第３端子との間、及び前記第２端子と前記第３端子との間の間隙を満たす、請求項１に記載の抵抗素子。
【請求項３】
前記ＥＳＤ防止部材は、
前記第１端子の一端部及び第３端子の一端部を覆う第１ＥＳＤ防止部材と、
前記第１ＥＳＤ防止部材から離隔し、前記第２端子の一端部及び第３端子の他端部を覆う第２ＥＳＤ防止部材と、を含む、請求項１または請求項２に記載の抵抗素子。
【請求項４】
前記第３端子は、前記第１ＥＳＤ防止部材と前記第２ＥＳＤ防止部材が互いに離隔した空間に露出して形成される、請求項３に記載の抵抗素子。
【請求項５】
前記第１ＥＳＤ防止部材及び前記第２ＥＳＤ防止部材上にそれぞれ配置されるコーティング層をさらに含む、請求項３または請求項４に記載の抵抗素子。
【請求項６】
前記抵抗層上に配置され、ガラス（ｇｌａｓｓ）材料を含む第１保護層と、
前記第１保護層上に配置され、ポリマー（ｐｏｌｙｍｅｒ）材料を含む第２保護層と、をさらに含む、請求項１から請求項５の何れか一項に記載の抵抗素子。
【請求項７】
前記ＥＳＤ防止部材が満たされる前記第１端子と第３端子との間、及び前記第２端子と第３端子との間の間隙の幅は１０μｍ以上である、請求項２から請求項６の何れか一項に記載の抵抗素子。
【請求項８】
前記ＥＳＤ防止部材は、伝導性粒子、絶縁性材料、及び絶縁性充填剤が混合されて形成される、請求項１から請求項７の何れか一項に記載の抵抗素子。
【請求項９】
前記第１〜第３端子はそれぞれ、前記ベース基材上に配置された内部電極と、前記内部電極上に配置された外部電極と、を含む、請求項１から請求項８の何れか一項に記載の抵抗素子。
【請求項１０】
前記ＥＳＤ防止部材は、スクリーン印刷方式及びディスペンシング方式のうち１つにより塗布される、請求項１から請求項９の何れか一項に記載の抵抗素子。
【請求項１１】
前記第１〜第３端子はそれぞれ、前記ベース基材の第２面に配置された内部電極を含み、
前記内部電極はそれぞれスクリーン印刷方式により形成される、請求項１から請求項１０の何れか一項に記載の抵抗素子。
【請求項１２】
前記第１〜第３端子はそれぞれ、前記ベース基材の第２面に配置された内部電極を含み、
前記間隙は、前記内部電極をレーザーカッティング方式により形成することで前記内部電極の間に形成される、請求項２から請求項１１の何れか一項に記載の抵抗素子。
【請求項１３】
複数の電極パッドを有する回路基板と、
前記回路基板に配置されて前記複数の電極パッドに電気的に連結された抵抗素子と、を含み、
前記抵抗素子は、互いに対向する第１面及び第２面を有するベース基材と、前記ベース基材の第１面に配置された抵抗層と、前記ベース基材の両端部に配置され、前記抵抗層の両側にそれぞれ電気的に連結された第１端子及び第２端子と、前記ベース基材の第２面において前記第１端子と第２端子との間に配置され、前記第１端子及び第２端子から離隔した第３端子と、前記第１端子と第３端子とを電気的に連結し、前記第２端子と第３端子とを電気的に連結するＥＳＤ防止部材と、を含む、抵抗素子アセンブリ。
【請求項１４】
前記ＥＳＤ防止部材は、前記第１端子と前記第３端子との間、及び前記第２端子と前記第３端子との間の間隙を満たす、請求項１３に記載の抵抗素子アセンブリ。
【請求項１５】
前記第１〜第３端子はそれぞれ、前記ベース基材上に配置された第１〜第３内部電極と、前記第１〜第３内部電極上に配置された第１〜第３外部電極と、を含む、請求項１３または請求項１４に記載の抵抗素子アセンブリ。
【請求項１６】
前記第３端子は接地に電気的に連結され、前記ＥＳＤ防止部材は前記第３端子を介して接地に電気的に連結される、請求項１３から請求項１５の何れか一項に記載の抵抗素子アセンブリ。
【請求項１７】
抵抗層と、
前記抵抗層の両側に電気的に連結される第１端子及び第２端子と、
前記第１端子及び前記第２端子から離隔した第３端子と、
前記第１端子を前記第３端子に結合（ｃｏｕｐｌｉｎｇ）する第１ＥＳＤ防止部材と、
前記第２端子を前記第３端子に結合（ｃｏｕｐｌｉｎｇ）する第２ＥＳＤ防止部材と、を含み、
前記第１及び第２ＥＳＤ防止部材は、それぞれ一定の電圧よりも低い電圧が印加されると電気の流れを絶縁し、前記一定の電圧よりも高い電圧が印加されると電気の流れを許容する、抵抗素子。
【請求項１８】
前記第１及び第２ＥＳＤ防止部材は、伝導性粒子、絶縁性材料、及び絶縁性充填剤が混合されて形成される、請求項１７に記載の抵抗素子。
【請求項１９】
前記第１〜第３端子と前記第１及び第２ＥＳＤ防止部材はすべて前記抵抗素子の実装面に配置され、
前記第１〜第３端子は、前記抵抗素子の前記実装面から遠くなる方向に突出する、請求項１７または請求項１８に記載の抵抗素子。
【請求項２０】
前記第３端子は、前記第１及び第２端子の間で前記第１及び第２端子からそれぞれの間隙だけ離隔し、
前記第１ＥＳＤ防止部材は、第１〜第３端子の間で前記間隙を満たす、請求項１７から請求項１９の何れか一項に記載の抵抗素子。
【請求項２１】
前記第１ＥＳＤ防止部材上に配置された第１コーティング層と、
前記第２ＥＳＤ防止部材上に配置された第２コーティング層と、をさらに含む、請求項２０に記載の抵抗素子。
【請求項２２】
前記第１及び第２コーティング層は、それぞれ前記第１及び第２ＥＳＤ防止部材が外部に露出しないように配置され、
前記第１コーティング層は、前記第１端子の一部及び前記第３端子の一部に配置され、
前記第２コーティング層は、前記第２端子の一部及び前記第３端子の一部に配置される、請求項２１に記載の抵抗素子。
【請求項２３】
前記抵抗層上に配置され、ガラス（ｇｌａｓｓ）材料を含む第１保護層と、
前記第１保護層上に配置され、ポリマー（ｐｏｌｙｍｅｒ）材料を含む第２保護層と、をさらに含む、請求項１７から請求項２２の何れか一項に記載の抵抗素子。
【請求項２４】
上面、前記上面に対向する下面、前記上面と下面が連結される第１端面、及び前記上面と下面が連結され、前記第１端面に対向する第２端面を有するベース基材と、
前記上面に配置され、前記第１及び第２端面と離隔した抵抗層と、
前記下面に配置され、前記第１及び第２端面と離隔した第３端子と、
前記第１端面に配置され、前記第１端面から前記抵抗層と連結されるように前記上面に延長され、前記第１端面から前記第３端子と第１間隙だけ離隔した位置まで前記下面に延長される第１端子と、
前記第２端面に配置され、前記第２端面から前記抵抗層と連結されるように前記上面に延長され、前記第２端面から前記第３端子と第２間隙だけ離隔した位置まで前記下面に延長される第２端子と、
前記第１間隙において前記第１端子と前記第３端子が連結される第１ＥＳＤ防止部材と、
前記第２間隙において前記第２端子と前記第３端子が連結される第２ＥＳＤ防止部材と、を含む、抵抗素子。
【請求項２５】
前記第１端子は、
前記第１端面から前記抵抗層と連結されるように前記上面に延長される第１裏面電極と、
前記第１端面から前記第３端子と前記第１間隙だけ離隔した位置まで前記下面に延長される第１シード電極と、
前記第１端面に配置され、前記第１裏面電極と前記第１シード電極とを連結する第１側面電極と、を含み、
前記第２端子は、
前記第２端面から前記抵抗層と連結されるように前記上面に延長される第２裏面電極と、
前記第２端面から前記第３端子と前記第２間隙だけ離隔した位置まで前記下面に延長される第２シード電極と、
前記第２端面に配置され、前記第２裏面電極と前記第２シード電極とを連結する第２側面電極と、を含む、請求項２４に記載の抵抗素子。
【請求項２６】
保護層と、
前記第１ＥＳＤ防止部材上に配置された第１コーティング層と、
前記第２ＥＳＤ防止部材上に配置された第２コーティング層と、
をさらに含み、
前記保護層は、前記抵抗層上に配置され、ガラス（ｇｌａｓｓ）材料を含む第１保護層と、前記第１保護層上に配置され、ポリマー（ｐｏｌｙｍｅｒ）材料を含む第２保護層と、を含む、請求項２５に記載の抵抗素子。
【請求項２７】
前記第１端子は、前記第１裏面電極、前記第１シード電極、及び前記第１側面電極上に配置された第１外部電極をさらに含み、
前記第２端子は、前記第２裏面電極、前記第２シード電極、及び前記第２側面電極上に配置された第２外部電極をさらに含む、請求項２６に記載の抵抗素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗素子及び抵抗素子アセンブリに関する。
【背景技術】
【０００２】
デジタル化及び高速化している電子機器は外部からの刺激に敏感であるため、外部ノイズによる信号歪みが発生する恐れがあり、回路が破損することもある。
【０００３】
特に、スマートフォン、タブレットＰＣなどの携帯用電子機器は、随時静電気放電（ＥＳＤ：Ｅｌｅｃｔｒｏｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）や電磁波などの外部からの衝撃に曝された状態で用いられる。
【０００４】
一方、チップ形状の抵抗素子は精密抵抗の実現に適したものであって、回路内で電流を調節し、電圧を降下させる役割を果たすことができる。
【０００５】
抵抗素子を用いた回路設計において、抵抗がＥＳＤなどの異常な過電圧によって破損（短絡）する場合、電源からのすべての電流がＩＣに流れ、回路が二次被害を受ける場合が発生し得る。
【０００６】
このような現象を防止するためには、回路を設計する時に、複数の抵抗を用いて回路を設計する場合が考えられる。しかし、このような回路設計では、基板上で抵抗素子を実装するための実装空間使用量が増加してしまうという問題点がある。
【０００７】
特に、益々小型化及び精密化している携帯用電子機器の場合、上述のように、回路の安定性のために用いられる抵抗の基板上における実装空間使用量が増加することは好ましくないため、複数の抵抗を用いて回路を設計することなく、過電圧による抵抗の破損を効果的に防止する対策が必要である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】韓国特許登録第１０−１００４７２４号公報
【特許文献２】日本特許第５２９２７２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の一実施形態によると、耐サージ（ａｎｔｉ−ｓｕｒｇｅ）性能、すなわち、過電圧に対する耐久性が改善された抵抗素子及び抵抗素子アセンブリを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一実施形態による抵抗素子は、互いに対向する第１面及び第２面を有するベース基材と、上記ベース基材の第１面に配置された抵抗層と、上記ベース基材の両端部にそれぞれ配置され、上記抵抗層の両側にそれぞれ電気的に連結された第１端子及び第２端子と、上記ベース基材の第２面において上記第１端子と上記第２端子との間に配置され、上記第１端子及び上記第２端子から離隔した第３端子と、上記第１端子と上記第３端子とを電気的に連結し、上記第２端子と上記第３端子とを電気的に連結するＥＳＤ防止部材と、を含む。
【００１１】
また、本発明の一実施形態による抵抗素子アセンブリは、上記回路基板に配置されて上記複数の電極パッドに電気的に連結された抵抗素子を含み、上記抵抗素子は、互いに対向する第１面及び第２面を有するベース基材と、上記ベース基材の第１面に配置された抵抗層と、上記ベース基材の両端部に配置され、上記抵抗層の両側にそれぞれ電気的に連結された第１端子及び第２端子と、上記ベース基材の第２面において上記第１端子と第２端子との間に配置され、上記第１端子及び第２端子から離隔した第３端子と、上記第１端子と第３端子とを電気的に連結し、上記第２端子と第３端子とを電気的に連結するＥＳＤ防止部材と、を含む。
【発明の効果】
【００１２】
本発明の一実施形態による抵抗素子及び抵抗素子アセンブリは、過電圧による電気エネルギーを、低抗体、すなわち、抵抗層が連結された端子ではなく別の端子に迂回させることで、抵抗素子自体の疲労累積が最小限に抑えられるという効果を有する。
【００１３】
また、抵抗素子を介して回路に伝達される過電圧による電気エネルギーが最小限に抑えられるという効果を有する。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態による抵抗素子を示す斜視図である。
【図２】図１の抵抗素子を他の方向からみた斜視図である。
【図３】図１の抵抗素子を線Ｉ−Ｉ'に沿って切開した断面図である。
【図４】本発明の他の実施形態による抵抗素子を示す断面図である。
【図５】図３の領域Ｓを示す拡大図及びＥＳＤ防止部材を電子顕微鏡で撮影した写真である。
【図６】本発明の一実施形態による抵抗素子の実装基板を示す斜視図である。
【図７】図６の抵抗素子を線ＩＩ−ＩＩ'に沿って切開した断面図である。
【発明を実施するための形態】
【００１５】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがある。
【００１６】
本明細書において、「上に」形成されるということは、直接接触して形成されることを意味するだけでなく、間に他の構成要素をさらに含むことができることも意味する。また、本明細書において、「上部」、「上面」、「下部」、「下面」、「側面」などの用語は添付の図面における方向を基準にしたものであって、実際は素子が配置される方向によって異なる。
【００１７】
図１は本発明の一実施形態による抵抗素子を示す斜視図であり、図２は、図１に示す抵抗素子の他の方向からみた斜視図であり、図３は、図１に示す抵抗素子を線Ｉ−Ｉ'に沿って切開した断面図である。
【００１８】
図１から図３を参照すると、本発明の一実施形態による抵抗素子１００は、ベース基材１１０と、抵抗層１２０と、第１〜第３端子１３１、１３２、１３３と、ＥＳＤ（ｅｌｅｃｔｒｏｓｔａｔｉｃ  ｄｉｓｃｈａｒｇｅ）防止部材１４１、１４２と、を含む。
【００１９】
上記ベース基材１１０は、抵抗層１２０を支持し、抵抗素子１００の強度を確保する支持部材として用いることができる。これに制限されるものではないが、上記ベース基材１１０は、所定の厚さを有し、互いに対向する第１面及び第２面を有して各面の形状が長方形である薄い板状からなることができる。
【００２０】
また、ベース基材１１０は、熱伝導度に優れた材質で形成されることができ、これによって、抵抗素子を使用する時に抵抗層１２０で生成された熱を外部に効果的に放出させることができるようになる。
【００２１】
例えば、上記ベース基材１１０は、アルミナ（Ａｌ２Ｏ３）のようなセラミックまたはポリマー基材であることができる。特定の例として、上記ベース基材１１０は、薄い板状のアルミニウムの表面をアノダイジング（ａｎｏｄｉｚｉｎｇ）処理して得られたアルミナ基板であることができる。
【００２２】
抵抗層１２０は、上記ベース基材１１０の一面に配置される。上記抵抗層１２０は、互いに離隔した第１端子１３１と第２端子１３２との間に配置され、上記第１及び第２端子１３１、１３２と連結されて抵抗要素として用いられることができる。
【００２３】
図１に示されたように、上記第１及び第２端子１３１、１３２は、上記ベース基材１１０の両端部に配置されて上記抵抗層１２０の両側に電気的に連結されることができる。
【００２４】
例えば、抵抗層１２０としては、種々の金属または合金や、酸化物のような化合物が用いられることができる。例えば、Ｃｕ−Ｎｉ系合金、Ｎｉ−Ｃｒ系合金、Ｒｕ酸化物、Ｓｉ酸化物、Ｍｎ及びＭｎ系合金のうち少なくとも１つを含むことができる。
【００２５】
また、上記抵抗層１２０は、トリミング（ｔｒｉｍｍｉｎｇ）工程により抵抗値が決定されることができる。トリミング工程とは、抵抗層を形成した後に回路設計に必要な抵抗値を得るために行われる微細カッティング（ｃｕｔｔｉｎｇ）などによる部分的除去工程を意味する。
【００２６】
図１に示されたように、抵抗層１２０は、トリミング工程により除去された領域１２１を含むことができる。
【００２７】
一方、抵抗層１２０の表面には保護層１５０を配置することができる。上記保護層１５０は、上記第１端子１３１と第２端子１３２との間に配置され、抵抗層１２０が外部に露出しないようにして抵抗層１２０を外部衝撃から保護することができる。例えば、上記保護層１５０は、シリコン（ＳｉＯ２）やガラス（ｇｌａｓｓ）またはポリマー（ｐｏｌｙｍｅｒ）材料を含むことができる。
【００２８】
特定の例として、上記保護層１５０は、ガラスの第１保護層１５１と、ポリマーの第２保護層１５２と、からなることができる。必要に応じて、第１保護層１５１は、トリミング工程前に形成され、トリミング工程時に抵抗層１２０にクラック（ｃｌａｃｋ）が発生することを防止することができ、第２保護層１５２は、トリミング工程後に形成され、上記抵抗層１２０を保護することができる。
【００２９】
上記保護層１５０が抵抗層１２０上に配置されても、第１及び第２端子１３１、１３２が保護層１５０よりも突出した形状を有することで、基板に実装時に第１及び第２端子１３１、１３２と回路基板に配置された電極パッドとの接触を容易にすることができる。
【００３０】
図２に示されたように、第３端子１３３は、抵抗層１２０が配置されたベース基材の第１面と対向する第２面上に配置される。第３端子１３３は、第１及び第２端子１３１、１３２の間において第１及び第２端子１３１、１３２から離隔して配置される。
【００３１】
すなわち、第１〜第３端子１３１、１３２、１３３は、ベース基材１１０の第２面側からみて、互いに分離した形態を有するように配置される。
【００３２】
図３に示されたように、ＥＳＤ防止部材は、第１ＥＳＤ防止部材１４１及び第２ＥＳＤ防止部材１４２を含み、上記第１ＥＳＤ防止部材１４１及び第２ＥＳＤ防止部材１４２は、互いに離隔して配置することができる。この際、第１ＥＳＤ防止部材１４１と第２ＥＳＤ防止部材１４２を離隔することによりこれらのＥＳＤ防止部材間に形成された空間に上記第３端子１３３が露出するように形成される。
【００３３】
また、上記ＥＳＤ防止部材は、第１〜第３端子１３１、１３２、１３３を互いに電気的に連結するように配置される。すなわち、第１ＥＳＤ防止部材１４１は第１端子１３１と第３端子１３３とを互いに電気的に連結し、第２ＥＳＤ防止部材１４２は第２端子１３２と第３端子１３３とを互いに電気的に連結する。
【００３４】
例えば、上記ＥＳＤ防止部材１４１、１４２は、第１〜第３端子１３１、１３２、１３３の間の間隙Ｇ１、Ｇ２を満たすように配置されることができる。すなわち、第１ＥＳＤ防止部材１４１は、第１端子１３１と第３端子１３３との間の間隙Ｇ１を満たし、第１端子１３１と第３端子１３３とを互いに電気的に連結することができる。また、第２ＥＳＤ防止部材１４２は、第２端子１３２と第３端子１３３との間の間隙Ｇ２を満たし、第２端子１３２と第３端子１３３とを互いに電気的に連結することができる。
【００３５】
例えば、上記第１ＥＳＤ防止部材１４１は、上記第１端子１３１の一端部及び第３端子１３３の一端部を覆うことができる。また、上記第２ＥＳＤ防止部材１４２は、第２端子１３２の一端部及び第３端子１３３の他端部を覆うことができる。
【００３６】
上記第１ＥＳＤ防止部材１４１及び第２ＥＳＤ防止部材１４２は、普段は絶縁性を有する。しかしながら、抵抗層１２０の両側にそれぞれ電気的に連結された第１端子１３１及び第２端子１３２の間に静電気放電のような異常な過電圧が印加されると、上記第１ＥＳＤ防止部材１４１及び第２ＥＳＤ防止部材１４２を通って第３端子１３３に過電圧による電気エネルギーが流れるようにすることができる。それにより、過電圧による電気エネルギーを抵抗層１２０に流すことなく、当該電気エネルギーを第３端子１３３に放出することができる。
【００３７】
これにより、本発明の一実施形態による抵抗素子１００は、第１端子１３１または第２端子１３２に印加された過電圧による電気エネルギーを、第１ＥＳＤ防止部材１４１及び第２ＥＳＤ防止部材１４２を介して第３端子１３３に迂回して伝達することができる。
【００３８】
一方、上記第１及び第２ＥＳＤ防止部材１４１、１４２の表面にはコーティング層１６０が配置されることができる。上記コーティング層１６０は、上記第１及び第２ＥＳＤ防止部材１４１、１４２が外部に露出しないようにし、第１及び第２ＥＳＤ防止部材１４１、１４２を外部衝撃から保護する。
【００３９】
例えば、上記コーティング層１６０は、上記保護層１５０と同様に、シリコン（ＳｉＯ２）やガラス（ｇｌａｓｓ）またはポリマー（ｐｏｌｙｍｅｒ）材料を含むことができる。
【００４０】
上記コーティング層１６０が第１及び第２ＥＳＤ防止部材１４１、１４２上に配置されても、第１〜第３端子１３１、１３２、１３３がコーティング層１６０よりも突出した形状を有することで、基板に実装時に第１〜第３端子１３１、１３２、１３３と回路基板に配置された電極パッドとの接触を容易にすることができる。
【００４１】
以下、上記第１〜第３端子１３１、１３２、１３３の実施形態を具体的に説明する。
【００４２】
例えば、上記第１端子１３１は、第１内部電極１３１ａ及び第１外部電極１３１ｂを含む。同様に、第２端子１３２は第２内部電極１３２ａ及び第２外部電極１３２ｂを含み、第３端子１３３は第３内部電極１３３ａ及び第３外部電極１３３ｂを含むことができる。
【００４３】
上記第１内部電極１３１ａ及び第２内部電極１３２ａは、ベース基材１１０の両端部に配置される。また、第３内部電極１３３ａは、抵抗層１２０が配置されたベース基材１１０の第１面と対向し、ベース基材１１０の第２面に配置される。
【００４４】
また、上記第１〜第３外部電極１３１ｂ、１３２ｂ、１３３ｂは、上記第１〜第３内部電極１３１ａ、１３２ａ、１３３ａ上にそれぞれ配置することができる。すなわち、第１〜第３外部電極１３１ｂ、１３２ｂ、１３３ｂは、上記第１〜第３内部電極１３１ａ、１３２ａ、１３３ａの表面の少なくとも一部の領域をそれぞれ覆う。
【００４５】
例えば、上記第１内部電極１３１ａは、第１シード電極１３１ａ１及び第１裏面電極１３１ａ２を含む。同様に、上記第２内部電極１３２ａは、第２シード電極１３２ａ１及び第２裏面電極１３２ａ２を含む。
【００４６】
上記第１シード電極１３１ａ１及び第２シード電極１３２ａ１は、ベース基材１１０の第１面に配置され、第１裏面電極１３１ａ２及び第２裏面電極１３２ａ２は、ベース基材１１０の第１面と対向する第２面に配置される。この際、上記第１シード電極１３１ａ１は上記第１裏面電極１３１ａ２と対向し、上記第２シード電極１３２ａ１は上記第２裏面電極１３２ａ２と対向することができる。
【００４７】
また、上記第１内部電極１３１ａは、第１側面電極１３１ａ３をさらに含むことができ、第２内部電極１３２ａは第２側面電極１３２ａ３をさらに含むことができる。
【００４８】
上記第１及び第２側面電極１３１ａ３、１３２ａ３は、ベース基材１１０、抵抗層１２０、第１及び第２シード電極１３１ａ１、１３２ａ１、及び第１及び第２裏面電極１３１ａ２、１３２ａ２が配置されて形成された積層体の両端面に配置されることができる。
【００４９】
すなわち、上記第１側面電極１３１ａ３は、第１シード電極１３１ａ１及び第１裏面電極１３１ａ２と連結されるように配置され、第２側面電極１３２ａ３は、第２シード電極１３２ａ１及び第２裏面電極１３２ａ２と連結されるように配置されることができる。上記第１内部電極１３１ａが第１側面電極１３１ａ３を含み、第２内部電極１３２ａが第２側面電極１３２ａ３を含む場合、上記第１及び第２側面電極１３１ａ３、１３２ａ３上にもそれぞれ第１及び第２外部電極１３１ｂ、１３２ｂを形成することができる。
【００５０】
一方、第１端子１３１と第３端子１３３との間の間隙Ｇ１は、第１シード電極１３１ａ１と第３内部電極１３３ａが互いに離隔して両電極間に生じた空間に形成することができ、第２端子１３２と第３端子１３３との間の間隙Ｇ２は、第２シード電極１３２ａ１と第３内部電極１３３ａが互いに離隔して両電極間に生じた空間に形成されることができる。
【００５１】
例えば、上記間隙Ｇ１、Ｇ２は、上記第１シード電極１３１ａ１、第２シード電極１３２ａ１、及び第３内部電極１３３ａのうち少なくとも１つをレーザーカッティング方式により加工することで形成されることができる。この場合、上記間隙Ｇ１、Ｇ２の幅がより正確に形成されることができる。
【００５２】
上記第１〜第３内部電極１３１ａ、１３２ａ、１３３ａは、導電性ペーストを用いた印刷工程（印刷後焼成）または蒸着工程により形成されることができる。上記第１〜第３内部電極１３１ａ、１３２ａ、１３３ａは、第１〜第３外部電極１３１ｂ、１３２ｂ、１３３ｂのためのめっき工程でシード（ｓｅｅｄ）として作用することができる。例えば、上記内部電極は、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）のうち少なくとも１つを含むことができる。
【００５３】
また、第１〜第３外部電極１３１ｂ、１３２ｂ、１３３ｂは、上記第１〜第３内部電極１３１ａ、１３２ａ、１３３ａ上にめっき工程により形成されることができる。一方、第１〜第３外部電極１３１ｂ、１３２ｂ、１３３ｂは、保護層１５０及びコーティング層１６０を形成した後に形成することができる。
【００５４】
上記第１〜第３外部電極１３１ｂ、１３２ｂ、１３３ｂは、ニッケル（Ｎｉ）、スズ（Ｓｎ）、銅（Ｃｕ）、クロム（Ｃｒ）のうち少なくとも１つを含むことができる。例えば、上記第１〜第３外部電極１３１ｂ、１３２ｂ、１３３ｂは、Ｎｉめっき層とＳｎめっき層の二重層を含むことができ、Ｃｕめっき層をさらに有することができる。Ｎｉめっき層は、素子の実装時に内部電極の成分（例えば、Ａｇ）が半田成分の中に浸出（ｌｅａｃｈｉｎｇ）することを防止することができ、Ｓｎめっき層は、素子の実装時に半田成分との接合が容易となるように提供されることができる。Ｃｕめっき層は、上記内部電極の伝導性を改善することができる。
【００５５】
図４は本発明の他の実施形態による抵抗素子を示す断面図である。
【００５６】
図３に示した抵抗素子１００に比べて、図４に示した抵抗素子１００'は、第１補強層１３１ａ４及び第２補強層１３２ａ４をさらに含む。また、第３内部電極１３３ａが第３シード電極１３３ａ１及び第３補強層１３３ａ２を含む。
【００５７】
第１補強層１３１ａ４は、第１シード電極１３１ａ１上に配置されて第１端子１３１の厚さを補強し、第２補強層１３２ａ４は、第２シード電極１３２ａ１上に配置されて第２端子１３２の厚さを補強し、第３補強層１３３ａ２は第３シード電極１３３ａ１上に配置されて第３端子１３３の厚さを補強することができる。
【００５８】
また、コーティング層１６０'は、第１〜第３外部電極１３１ｂ、１３２ｂ、１３３ｂから露出するＥＳＤ防止部材１４１、１４２の表面に配置することができる。
【００５９】
これにより、第１〜第３端子１３１、１３２、１３３の充分な厚さが確保されるため、回路基板に配置された電極パッドとの接触がさらに容易になる。また、第１〜第３端子１３１、１３２、１３３の表面積を広くすることができ、実装工程時に半田との充分な接合面積が確保され、固着強度を向上させることができる。
【００６０】
図５は図３の領域Ｓを示す拡大図及びＥＳＤ防止部材を電子顕微鏡で撮影した写真である。
【００６１】
図５を参照すると、第２ＥＳＤ防止部材１４２は、第２シード電極１３２ａ１と第３内部電極１３３ａとの間の間隙Ｇ２を満たし、且つ上記第２シード電極１３２ａ１の一端部及び第３内部電極１３３ａの一端部を覆う。また、コーティング層１６０は、上記第２ＥＳＤ防止部材１４２上に配置され、第２ＥＳＤ防止部材１４２が外部に露出しないように形成されることができる。例えば、上記第２ＥＳＤ防止部材１４２が満たされる上記間隙Ｇ２の幅Ｗ１は１０μｍ以上であることができる。
【００６２】
間隙の幅Ｗ１が１０μｍより狭いと、抵抗素子に印加された電圧が異常過電圧ではない場合にも、第３内部電極１３３ａを含む第３端子に電気エネルギーが迂回されることができる。
【００６３】
第２ＥＳＤ防止部材１４２を撮影した電子顕微鏡写真を参照すると、第２ＥＳＤ防止部材１４２は、伝導性粒子１４０ａと、絶縁性材料１４０ｂと、絶縁性充填剤１４０ｃと、を含むことができる。例えば、第２ＥＳＤ防止部材１４２は、伝導性粒子１４０ａが絶縁性材料１４０ｂに分散されたものであって、伝導性粒子１４０ａは、Ｃｕ、Ａｇ、Ｎｉ、Ａｕ、Ｔｉ、Ｃｒなどの導電性金属であり、絶縁性材料１４０ｂはポリマー樹脂であることができる。また、絶縁性充填剤１４０ｃとしては、Ａｌ２Ｏ３、ＺｎＯなどのセラミック材料が用いられることができる。
【００６４】
第２ＥＳＤ防止部材１４２は、普段は不導体として動作するが、静電気放電のような過電圧が、例えば、第２シード電極１３２ａ１を介して印加されると、伝導性粒子１４０ａを介して通電されることがある。
【００６５】
一方、ＥＳＤ防止部材が通電される基準電圧である限界電圧は、ＥＳＤ防止部材に含まれる伝導性粒子１４０ａ及び絶縁性材料１４０ｂの含量によって調節されることができる。また、意図された限界電圧のために、伝導性粒子１４０ａ及び絶縁性材料１４０ｂの含量及び間隙の幅が調節されることができる。
【００６６】
例えば、第２ＥＳＤ防止部材１４２は、混合されたペーストの形態で塗布されることができる。また、第２ＥＳＤ防止部材１４２は、スクリーン印刷方式またはディスペンシング方式により塗布されることができる。上記スクリーン印刷方式により塗布される場合、第２ＥＳＤ防止部材１４２が形成されるべき位置に対応して開口部が形成されたマスク（ｍａｓｋ）を第２シード電極１３２ａ１及び第３内部電極１３３ａ上に配置させた後、開口部内に第２ＥＳＤ防止部材１４２が塗布されることができる。一方、第２ＥＳＤ防止部材は、印刷後に高温で硬化されることができる。
【００６７】
上述の説明は、第１シード電極１３１ａ１（図３）と第３内部電極１３３ａ（図３）との間の間隙Ｇ１（図３）、及び上記間隙Ｇ１に満たされる第１ＥＳＤ防止部材１４１（図３）に同様に適用されることができるため、重複説明は省略する。
【００６８】
図６は本発明の一実施形態による抵抗素子の実装基板を示す斜視図である。
【００６９】
図７は図６のＩＩ−ＩＩ'に沿って切開した断面図である。
【００７０】
図６及び図７を参照すると、本実施形態による抵抗素子アセンブリ１０は、図１に示された抵抗素子１００と、上記抵抗素子１００が実装された回路基板１１と、を含む。
【００７１】
上記回路基板１１は、抵抗素子の実装領域に第１〜第３電極パッド１２、１３、１４を含む。上記第１〜第３電極パッド１２、１３、１４とは、上記回路基板１１に実現された回路パターンに連結され、素子の実装のために提供されるランドパターンのことである。
【００７２】
上記抵抗素子１００は、ベース基材１１０と、上記ベース基材１１０の第１面に配置された抵抗層１２０と、ベース基材１１０の両端部に配置され、上記抵抗層１２０の両側にそれぞれ電気的に連結された第１及び第２端子１３１、１３２と、上記ベース基材１１０の第２面において上記第１端子１３１と第２端子１３２との間に配置され、上記第１端子及び第２端子から離隔した第３端子１３３と、上記第１端子１３１と第３端子１３３とを電気的に連結し、上記第２端子１３２と第３端子１３３とを電気的に連結するＥＳＤ防止部材と、を含む。
【００７３】
上記抵抗素子１００は、図１〜図３を参照して説明した抵抗素子から理解されることができるため、重複説明は省略する。
【００７４】
回路基板１１は電子回路が形成される部分であり、電子機器の特定の作動または制御のための集積回路（ＩＣ）などが形成され、別の電源から供給される電流が流れることができる。
【００７５】
この際、回路基板１１は、様々な配線ラインを含んでもよく、またはトランジスターなどのような他の種類の半導体素子をさらに含んでもよい。また、回路基板１１は、導電層または誘電層を含むなど、必要に応じて多様に構成されることができる。
【００７６】
第１〜第３電極パッド１２、１３、１４は、回路基板１１上に互いに離隔して配置されるものであって、半田１５を介して抵抗素子１００の第１〜第３端子１３１、１３２、１３３とそれぞれ電気的に連結されることができる。ここで、第３端子１３３と電気的に連結される第３電極パッド１４は、接地（ＧＮＤ）配線に電気的に連結されることができる。
【００７７】
図６及び図７では、第１電極パッド１２が第１端子１３１と連結され、第２電極パッド１３が第２端子１３２と連結されるように示したが、設計に応じて、第１電極パッド１２が第２端子１３２と連結され、第２電極パッド１３が第１端子１３１と連結されてもよい。
【００７８】
上述のように、第１端子及び第２端子１３１、１３２は、ＥＳＤ防止部材を介して第３端子１３３に過電圧による電気エネルギーを放出することができる。
【００７９】
したがって、本発明の一実施形態による抵抗素子アセンブリは、耐サージ性能、すなわち、過電圧に対する耐久性が改善される効果を有する。
【００８０】
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【００８１】
１００、１００'  抵抗素子
１１０  ベース基材
１２０  抵抗層
１３１、１３２、１３３  第１〜第３端子
１４１、１４２  ＥＳＤ防止部材
１５０  保護層
１６０  コーティング層
１０  抵抗素子アセンブリ
１１  回路基板
１２、１３、１４  第１〜第３電極パッド
１５  半田
【図１】
2018037634.tif 000003
【図２】
2018037634.tif 000004
【図３】
2018037634.tif 000005
【図４】
2018037634.tif 000006
【図５】
2018037634.tif 000007
【図６】
2018037634.tif 000008
【図７】
2018037634.tif 000009