(57)【要約】【課題】消費電力の低減を図ること。【解決手段】送信装置１１０は、処理部１１１と、送信部１１２と、を備える。処理部１１１は、入力されたパケットを含むフレームを生成し、パケットに有意なデータが含まれているか否かに応じた誤り訂正に関する符号化処理をフレームに対して行う。送信部１１２は、処理部１１１によって符号化処理が行われたフレームを送信する。受信装置１２０は、受信部１２１と、処理部１２２と、を備える。受信部１２１は、送信装置１１０により送信されたフレームを受信する。処理部１２２は、受信部１２１により受信されたフレームからパケットを取得する。【選択図】図１
2018191166.tif 000002
【特許請求の範囲】
【請求項１】
入力されたパケットを含むフレームを生成し、前記パケットに有意なデータが含まれているか否かに応じた誤り訂正に関する符号化処理を前記フレームに対して行う処理部と、
前記処理部によって前記符号化処理が行われた前記フレームを送信する送信部と、
を備えることを特徴とする送信装置。
【請求項２】
前記処理部は、前記フレームに対して行う前記符号化処理を示す情報を前記フレームのヘッダに格納することを特徴とする請求項１に記載の送信装置。
【請求項３】
前記処理部は、前記符号化処理を示す情報を前記ヘッダの複数の領域のそれぞれに格納することを特徴とする請求項２に記載の送信装置。
【請求項４】
前記処理部は、前記パケットに有意なデータが含まれている場合は、誤り訂正演算により算出した冗長ビットを付与する第１の符号化処理を前記フレームに対して行い、前記パケットに有意なデータが含まれていない場合は、前記第１の符号化処理より消費電力が小さい第２の符号化処理を前記フレームに対して行うことを特徴とする請求項１〜３のいずれか一つに記載の送信装置。
【請求項５】
入力されたパケットを含むフレームを生成し、前記パケットに有意なデータが含まれているか否かに応じた誤り訂正に関する符号化処理を行った前記フレームを送信する送信装置であって、前記フレームに対して行う前記符号化処理を示す情報を前記フレームのヘッダに格納する送信装置によって送信された前記フレームを受信する受信部と、
前記受信部によって受信された前記フレームのヘッダに含まれる前記情報に基づいて、前記送信装置が行った前記符号化処理に対応する復号処理を前記フレームに対して行い、前記復号処理を行った前記フレームから前記パケットを取得する処理部と、
を備えることを特徴とする受信装置。
【請求項６】
送信装置が、
入力されたパケットを含むフレームを生成し、
前記パケットに有意なデータが含まれているか否かに応じた誤り訂正に関する符号化処理を前記フレームに対して行い、
前記符号化処理を行った前記フレームを送信する
ことを特徴とする送信方法。
【請求項７】
受信装置が、
入力されたパケットを含むフレームを生成し、前記パケットに有意なデータが含まれているか否かに応じた誤り訂正に関する符号化処理を行った前記フレームを送信する送信装置であって、前記フレームに対して行う前記符号化処理を示す情報を前記フレームのヘッダに格納する送信装置から前記フレームを受信し、
受信した前記フレームのヘッダに含まれる前記情報に基づいて、前記送信装置が行った前記符号化処理に対応する復号処理を前記フレームに対して行い、
前記復号処理を行った前記フレームから前記パケットを取得する
ことを特徴とする受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信装置、受信装置、送信方法および受信方法に関する。
【背景技術】
【０００２】
従来、ＯＴＮなどの光通信システムが知られている。ＯＴＮはＯｐｔｉｃａｌ  Ｔｒａｎｓｐｏｒｔ  Ｎｅｔｗｏｒｋ（光伝達網）の略である。また、データ転送における誤りを検出したり訂正したりする技術が知られている（たとえば、下記特許文献１，２参照。）。データ転送における誤り訂正技術として、たとえばＦＥＣがある。ＦＥＣはＦｏｒｗａｒｄ  Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｏｎ（前方誤り訂正）の略である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−３３２９２０号公報
【特許文献２】特表２００８−５２７９４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来技術では、たとえば定期的に伝送される各フレームに対して誤り訂正演算が行われる。このため、誤り訂正演算による消費電力が大きいという問題がある。
【０００５】
１つの側面では、本発明は、消費電力の低減を図ることができる送信装置、受信装置、送信方法および受信方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するため、１つの実施態様では、入力されたパケットを含むフレームを生成し、前記パケットに有意なデータが含まれているか否かに応じた誤り訂正に関する符号化処理を前記フレームに対して行い、前記符号化処理を行った前記フレームを送信する送信装置および送信方法が提案される。
【０００７】
また、別の１つの実施態様では、受信装置が、入力されたパケットを含むフレームを生成し、前記パケットに有意なデータが含まれているか否かに応じた誤り訂正に関する符号化処理を行った前記フレームを送信する送信装置であって、前記フレームに対して行う前記符号化処理を示す情報を前記フレームのヘッダに格納する送信装置から前記フレームを受信し、受信した前記フレームのヘッダに含まれる前記情報に基づいて、前記送信装置が行った前記符号化処理に対応する復号処理を前記フレームに対して行い、前記復号処理を行った前記フレームから前記パケットを取得する受信装置および受信方法が提案される。
【発明の効果】
【０００８】
本発明の一側面によれば、消費電力の低減を図ることができるという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施の形態にかかる通信システムの一例を示す図である。
【図２】図２は、実施の形態にかかる通信システムを適用したネットワークの一例を示す図である。
【図３】図３は、実施の形態にかかるノード装置の一例を示す図である。
【図４】図４は、実施の形態にかかる通信装置の一例を示す図である。
【図５】図５は、実施の形態にかかる通信装置の送信側の構成の一例を示す図である。
【図６】図６は、実施の形態にかかる通信装置の受信側の構成の一例を示す図である。
【図７】図７は、実施の形態にかかるＯＴＮフレームの一例を示す図である。
【図８】図８は、実施の形態にかかるＦＥＣ演算回路選択情報の設定の一例を示すシーケンス図である。
【図９】図９は、実施の形態にかかる送信側の通信装置におけるイーサパケット（有意パケット）の受信時の処理の一例を示すシーケンス図である。
【図１０】図１０は、実施の形態にかかる送信側の通信装置におけるイーサパケット（アイドルパケット）の受信時の処理の一例を示すシーケンス図である。
【図１１】図１１は、実施の形態にかかる送信側の通信装置におけるイーサパケットの非受信時の処理の一例を示すシーケンス図である。
【図１２】図１２は、実施の形態にかかる受信側の通信装置における正常なＯＴＮフレーム（有意パケット）の受信時の処理の一例を示すシーケンス図である。
【図１３】図１３は、実施の形態にかかる受信側の通信装置における異常なＯＴＮフレーム（有意パケット）の受信時の処理の一例を示すシーケンス図である。
【図１４】図１４は、実施の形態にかかる送信側の通信装置におけるイーサパケットの受信時の処理の一例を示すフローチャートである。
【図１５】図１５は、実施の形態にかかる送信側の通信装置におけるイーサパケットの非受信時の処理の一例を示すフローチャートである。
【図１６】図１６は、実施の形態にかかる受信側の通信装置におけるＯＴＮフレームの受信時の処理の一例を示すフローチャートである。
【発明を実施するための形態】
【００１０】
以下に図面を参照して、本発明にかかる送信装置、受信装置、送信方法および受信方法の実施の形態を詳細に説明する。
【００１１】
（実施の形態）
（実施の形態にかかる通信システム）
図１は、実施の形態にかかる通信システムの一例を示す図である。図１に示すように、実施の形態にかかる通信システム１００は、送信装置１１０と、受信装置１２０と、を含む。送信装置１１０は、たとえば光伝送路を介して受信装置１２０へ光信号を送信する装置である。
【００１２】
送信装置１１０は、たとえば、処理部１１１と、送信部１１２と、を備える。処理部１１１には、受信装置１２０へ送信するためのパケットが入力される。このパケットは、たとえば不定期に処理部１１１へ入力される。このパケットは、一例としては、イーサネットに対応するイーサパケットである。ただし、このパケットは、イーサパケットに限らず各種のパケットとすることができる。
【００１３】
処理部１１１は、入力されたパケットを含むフレームを生成する。このフレームは、たとえば、送信部１１２によって定期的に送信されるフレームである。一例としては、このフレームは、ＯＴＮ（Ｏｐｔｉｃａｌ  Ｔｒａｎｓｐｏｒｔ  Ｎｅｔｗｏｒｋ：光伝達網）に対応するＯＴＮフレームである。ただし、フレームはＯＴＮフレームに限らず各種のフレームとすることができる。
【００１４】
また、処理部１１１は、生成したフレームに格納したパケットに有意なデータが含まれているか否かに応じた誤り訂正に関する符号化処理をそのフレームに対して行う。有意なデータは、一例としてはユーザデータである。有意なデータが含まれていないパケットは、たとえばアイドルパケットである。
【００１５】
たとえば、処理部１１１は、生成したフレームに格納したパケットに有意なデータが含まれている場合は、誤り訂正演算により算出した冗長ビットを付与する第１の符号化処理をそのフレームに対して行う。誤り訂正演算は、たとえば生成したフレームに基づく演算である。
【００１６】
また、処理部１１１は、生成したフレームに格納したパケットに有意なデータが含まれていない場合は、第１の符号化処理より消費電力が小さい第２の符号化処理をそのフレームに対して行う。第２の符号化処理は、一例としては、誤り訂正演算を行わずにフレームに所定の冗長ビットを付与する処理である。ただし、第２の符号化処理は、このような処理に限らず、第１の符号化処理より消費電力が小さい各種の処理とすることができる。たとえば、第２の符号化処理は、第１の符号化処理の誤り訂正演算より消費電力が小さい誤り訂正演算により算出した冗長ビットを付与する処理であってもよい。
【００１７】
また、処理部１１１は、パケットが入力されない場合は、たとえば所定のアイドルパケットを生成し、生成したアイドルパケットを含むフレームを生成してもよい。この場合に、処理部１１１は、生成したフレームに対して第２の符号化処理を行う。
【００１８】
また、処理部１１１は、符号化処理を行ったフレームを送信部１１２へ出力する。送信部１１２は、処理部１１１から出力されたフレームを、たとえば光伝送路により受信装置１２０へ送信する。
【００１９】
受信装置１２０は、たとえば、受信部１２１と、処理部１２２と、を備える。受信部１２１は、送信装置１１０によって送信されたフレームを受信する。そして、受信部１２１は、受信したフレームを処理部１２２へ出力する。処理部１２２は、受信部１２１によって受信されたフレームに対して復号処理を行う。そして、処理部１２２は、復号処理を行ったフレームからパケットを取得し、取得したパケットを出力する。
【００２０】
このように、送信装置１１０によれば、フレームに格納したパケットに有意なデータが含まれているか否かに応じた誤り訂正に関する符号化処理をそのフレームに対して行い、符号化処理を行ったフレームを受信装置１２０へ送信することができる。これにより、たとえば有意なデータが含まれないフレームについては消費電力が小さい誤り訂正に関する符号化処理を行うことが可能になり、消費電力の低減を図ることができる。
【００２１】
また、送信装置１１０の処理部１１１は、生成したフレームに対して行う符号化処理を示す情報を、そのフレームのヘッダに格納してもよい。これにより、受信装置１２０は、送信装置１１０から受信したフレームのヘッダに含まれる情報に基づいて、送信装置１１０が行った符号化処理に対応する復号処理をそのフレームに対して行うことができる。
【００２２】
このとき、処理部１１１は、符号化処理を示す情報を、フレームのヘッダの複数の領域のそれぞれに格納してもよい。これにより、符号化処理を示す情報を冗長に受信装置１２０へ送信することができる。たとえば、受信装置１２０は、送信装置１１０から受信したフレームのヘッダの複数の領域のそれぞれに格納された情報の同一性を判定することにより、符号化処理を示す情報を送信装置１１０から正常に受信できたか否かを判定することができる。
【００２３】
（実施の形態にかかる通信システムを適用したネットワーク）
図２は、実施の形態にかかる通信システムを適用したネットワークの一例を示す図である。図１に示した通信システム１００は、たとえば図２に示したネットワーク２００に適用することができる。ネットワーク２００は、ノード２１１〜２１４，２３１〜２３４と、イーサ伝送路２２１〜２２４，２４１〜２４４と、ＯＴＮ伝送路２６１を含む。
【００２４】
ノード２１１〜２１４（Ｎｏｄｅ  Ａ〜Ｄ）は、イーサ伝送路２２１〜２２４によりリング上に接続されている。ノード２３１〜２３４（Ｎｏｄｅ  Ｗ〜Ｚ）は、イーサ伝送路２４１〜２４４によりリング上に接続されている。また、ノード２１４，２３２はＯＴＮ伝送路２６１により互いに接続されている。また、ノード２１３にはイーサ伝送路２２５を介してユーザ端末２５１が接続されている。また、ノード２３１にはイーサ伝送路２４５を介してユーザ端末２５２が接続されている。
【００２５】
イーサ伝送路２２１〜２２４，２４１〜２４４は、イーサネット通信に対応する伝送路である。イーサネット（Ｅｈｅｒｎｅｔ）は登録商標である。ＯＴＮ伝送路２６１は、ＯＴＮ通信に対応する伝送路である。イーサ伝送路２２１は、ノード２１１，２１２の間の伝送路である。イーサ伝送路２２２は、ノード２１２，２１３の間の伝送路である。イーサ伝送路２２３は、ノード２１３，２１４の間の伝送路である。イーサ伝送路２２４は、ノード２１４，２１１の間の伝送路である。イーサ伝送路２４１は、ノード２３１，２３２の間の伝送路である。イーサ伝送路２４２は、ノード２３２，２３３の間の伝送路である。イーサ伝送路２４３は、ノード２３３，２３４の間の伝送路である。イーサ伝送路２４４は、ノード２３４，２３１の間の伝送路である。
【００２６】
図２に示す例では、ユーザ端末２５１がユーザ端末２５２を宛先とするパケット２０１（パケットレイヤ）を送信する。パケット２０１は、イーサ伝送路２２５、ノード２１３およびイーサ伝送路２２３を介してノード２１４へ送信され、ノード２１４によってＯＴＮフレーム２０２（光レイヤ）に変換される。変換されたＯＴＮフレーム２０２は、ＯＴＮ伝送路２６１を介してノード２３２へ送信される。ノード２３２へ送信されたＯＴＮフレーム２０２は、ノード２３２によって元のパケット２０１に変換され、イーサ伝送路２４１、ノード２３１およびイーサ伝送路２４５を介してユーザ端末２５２へ送信される。
【００２７】
図１に示した送信装置１１０は、一例としては、ノード２１４における送信部であって、ＯＴＮ伝送路２６１を介してノード２３２へＯＴＮフレーム２０２を送信する送信部に適用することができる。図１に示した受信装置１２０は、一例としては、ノード２３２における受信部であって、ＯＴＮ伝送路２６１を介してノード２１４からＯＴＮフレーム２０２を受信する受信部に適用することができる。
【００２８】
（実施の形態にかかるノード装置）
図３は、実施の形態にかかるノード装置の一例を示す図である。図２に示したノード２１１〜２１４，２３１〜２３４のそれぞれは、たとえば図３に示すノード装置３００により実現することができる。ノード装置３００は、ＭＣＵ３１１，３１２と、ＳＷＦユニット３２１，３２２と、ＬＩＵ３３１〜３５４と、ファンユニット３６１〜３６４（ＦＡＮ）と、を備える。ＭＣＵはＭｏｎｉｔｏｒｉｎｇ  ａｎｄ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ（監視制御ユニット）の略である。ＳＷＦはＳＷｉｔｃｈ  Ｆａｂｒｉｃ（スイッチファブリック）の略である。ＬＩＵはＬｉｎｅ  Ｉｎｔｅｒｆａｃｅ  Ｕｎｉｔ（ラインインタフェースユニット）の略である。
【００２９】
ＭＣＵ３１１，３１２は、それぞれノード装置３００の全体の監視および制御を行うユニットである。ＳＷＦユニット３２１，３２２は、それぞれノード装置３００の各構成を相互に接続するクロスコネクト機能を有するユニットである。ＬＩＵ３３１〜３５４は、それぞれ主信号の送受信を行う通信ユニットである。ファンユニット３６１〜３６４はノード装置３００を冷却するユニットである。
【００３０】
図２に示したノード２１４をノード装置３００に適用する場合について説明する。この場合に、ＬＩＵ３３１〜３５４には、ノード２１３からパケット２０１を受信し、受信したパケット２０１をＯＴＮフレーム２０２に変換し、ＯＴＮフレーム２０２をＯＴＮ伝送路２６１によりノード２３２へ送信するＬＩＵが含まれる。
【００３１】
図２に示したノード２３２をノード装置３００に適用する場合について説明する。この場合に、ＬＩＵ３３１〜３５４には、ＯＴＮ伝送路２６１を介してノード２１４からＯＴＮフレーム２０２を受信し、受信したＯＴＮフレーム２０２をパケット２０１に変換し、変換したパケット２０１をノード２３１へ送信するＬＩＵが含まれる。
【００３２】
（実施の形態にかかる通信装置）
図４は、実施の形態にかかる通信装置の一例を示す図である。図４において、両矢印はソフトウェア制御を示し、片矢印は光レイヤまたはパケットレイヤの主信号の流れを示す。図３に示したＬＩＵ３３１〜３５４のうち、パケットレイヤ（イーサ）および光レイヤ（ＯＴＮ）をサポートするＬＩＵは、たとえば図４に示す通信装置４００により実現することができる。通信装置４００は、ＸＦＰ４０１と、パケットレイヤ送受信部４０２と、フレーマ／デフレーマ４０３と、誤り訂正符号／復号化処理部４０４と、光レイヤ送受信部４０５と、ＣＦＰ４０６と、を備える。また、通信装置４００は、ＣＰＵ４０７と、ＲＡＭ４０８と、フラッシュメモリ４０９（ＦＬＡＳＨ  ＭＥＭ）と、通信インタフェース４１０と、を備える。また、通信装置４００のこれらの各構成はデータバス４１１により互いに接続されている。
【００３３】
ＸＦＰは１０  Ｇｉｇａｂｉｔ  Ｓｍａｌｌ  Ｆｏｒｍ−Ｆａｃｔｏｒ  Ｐｌｕｇｇａｂｌｅの略である。ＣＦＰはＣｅｎｔｕｍ  ｇｉｇａｂｉｔ  Ｆｏｒｍ−Ｆａｃｔｏｒ  Ｐｌｕｇｇａｂｌｅの略である。ＣＰＵはＣｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ（中央処理装置）の略である。ＲＡＭはＲａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ（ランダムアクセスメモリ）の略である。
【００３４】
パケットレイヤ送受信部４０２、フレーマ／デフレーマ４０３、誤り訂正符号／復号化処理部４０４および光レイヤ送受信部４０５は、たとえばＦＰＧＡやＬＳＩなどのデジタル回路により実現することができる。ＦＰＧＡはＦｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙの略である。ＬＳＩはＬａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ（大規模集積回路）の略である。
【００３５】
ＸＦＰ４０１は、パケットレイヤに対応する通信インタフェースである。たとえば、ＸＦＰ４０１は、パケットレイヤの伝送路からイーサパケット（主信号）を受信し、受信したイーサパケットをパケットレイヤ送受信部４０２へ出力する。また、ＸＦＰ４０１は、パケットレイヤ送受信部４０２から出力されたイーサパケットをパケットレイヤへ送信する。ただし、パケットレイヤに対応する通信インタフェースは、ＸＦＰに限らず、たとえばＱＳＦＰやＳＦＰ＋等に対応する他の通信インタフェースとしてもよい。ＱＳＦＰはＱｕａｄ  Ｓｍａｌｌ  Ｆｏｒｍ−Ｆａｃｔｏｒ  Ｐｌｕｇｇａｂｌｅの略である。ＳＦＰ＋はＳｍａｌｌ  Ｆｏｒｍ−Ｆａｃｔｏｒ  Ｐｌｕｇｇａｂｌｅ  Ｐｌｕｓの略である。
【００３６】
パケットレイヤ送受信部４０２は、ＸＦＰ４０１から出力されたイーサパケットに対するパケットレイヤの受信処理を行い、受信処理を行ったイーサパケットをフレーマ／デフレーマ４０３へ出力する。また、パケットレイヤ送受信部４０２は、フレーマ／デフレーマ４０３から出力されたイーサパケットに対するパケットレイヤの送信処理を行い、送信処理を行ったイーサパケットをＸＦＰ４０１へ出力する。
【００３７】
フレーマ／デフレーマ４０３は、パケットレイヤ送受信部４０２から出力されたイーサパケットをＯＴＮフレームに変換（フレーム化）し、変換したＯＴＮフレームを誤り訂正符号／復号化処理部４０４へ出力する。また、フレーマ／デフレーマ４０３は、誤り訂正符号／復号化処理部４０４から出力されたＯＴＮフレームをイーサパケットに変換（デフレーム）し、変換したイーサパケットをパケットレイヤ送受信部４０２へ出力する。
【００３８】
誤り訂正符号／復号化処理部４０４は、フレーマ／デフレーマ４０３から出力されたＯＴＮフレームに対して誤り訂正符号化を行い、誤り訂正符号を行ったＯＴＮフレームを光レイヤ送受信部４０５へ出力する。また、誤り訂正符号／復号化処理部４０４は、光レイヤ送受信部４０５から出力されたＯＴＮフレームに対して誤り訂正復号による誤り訂正を行い、誤り訂正を行ったＯＴＮフレームをフレーマ／デフレーマ４０３へ出力する。
【００３９】
光レイヤ送受信部４０５は、誤り訂正符号／復号化処理部４０４から出力されたＯＴＮフレームに対する光レイヤの送信処理を行い、送信処理を行ったＯＴＮフレームをＣＦＰ４０６へ出力する。また、光レイヤ送受信部４０５は、ＣＦＰ４０６から出力されたＯＴＮフレームに対する光レイヤの受信処理を行い、受信処理を行ったＯＴＮフレームを誤り訂正符号／復号化処理部４０４へ出力する。
【００４０】
ＣＦＰ４０６は、光レイヤに対応する通信インタフェースである。たとえば、ＣＦＰ４０６は、光レイヤ送受信部４０５から出力されたＯＴＮフレームを光レイヤ（ＯＴＮ）の伝送路へ送信する。また、ＣＦＰ４０６は、光レイヤの伝送路からＯＴＮフレーム（主信号）を受信し、受信したＯＴＮフレームを光レイヤ送受信部４０５へ出力する。ただし、光レイヤに対応する通信インタフェースは、ＣＦＰに限らず、たとえばＣＦＰ２などに対応する他の通信インタフェースとしてもよい。
【００４１】
ＣＰＵ４０７は、たとえば通信装置４００の全体の制御を司るプロセッサである。ＲＡＭ４０８は、ＣＰＵ４０７のワークエリアとして使用される。フラッシュメモリ４０９は、補助メモリとして用いられる不揮発性メモリである。フラッシュメモリ４０９には、通信装置４００を動作させる各種のプログラムが記憶される。フラッシュメモリ４０９に記憶されたプログラムは、ＲＡＭ４０８にロードされてＣＰＵ４０７により実行される。
【００４２】
通信インタフェース４１０は、主信号の伝送とは別に、通信装置４００が外部の装置（たとえばＭＣＵ３１１，３１２）との間で通信を行う通信インタフェースである。通信インタフェース４１０による通信は、たとえばＣＰＵ４０７により制御される。
【００４３】
（実施の形態にかかる通信装置の送信側の構成）
図５は、実施の形態にかかる通信装置の送信側の構成の一例を示す図である。図５において、実線矢印は主信号の流れを示し、破線矢印は制御信号の流れを示し、点線矢印はデータアクセス示す。図４に示した通信装置４００は、たとえば、図５に示すように、ＸＦＰ５０１と、イーサ受信部５０２と、フレーマ５０３と、誤り訂正回路５０４と、ＯＴＮ送信部５０５と、ＣＦＰ５０６と、を備える。また、通信装置４００は、ＦＥＣ演算回路制御部５１１と、アイドルステート情報記憶部５１２と、ＦＥＣ設定管理部５３１と、ＦＥＣ演算回路選択情報記憶部５３２と、を備える。
【００４４】
ＦＥＣ演算回路制御部５１１は、たとえば図４に示したＣＰＵ４０７により実現することができる。アイドルステート情報記憶部５１２およびＦＥＣ演算回路選択情報記憶部５３２は、たとえば図４に示したＲＡＭ４０８やフラッシュメモリ４０９により実現することができる。ＦＥＣ設定管理部５３１は、たとえば図４に示したＣＰＵ４０７および通信インタフェース４１０により実現することができる。
【００４５】
ＸＦＰ５０１は、たとえば図４に示したＸＦＰ４０１に含まれる。たとえば、ＸＦＰ５０１は、パケットレイヤの伝送路からイーサパケット（主信号）を光信号から電気信号に変換し、電気信号に変換したイーサパケットをイーサ受信部５０２へ出力する。
【００４６】
イーサ受信部５０２は、たとえば図４に示したパケットレイヤ送受信部４０２に含まれる。たとえば、イーサ受信部５０２は、ＸＦＰ５０１から出力されたイーサパケットに対するパケットレイヤの受信処理を行い、受信処理を行ったイーサパケットをフレーマ５０３へ出力する。また、イーサ受信部５０２は、受信処理を行ったイーサパケットが有意パケットおよびアイドルパケットのいずれであるかを判定する。そして、イーサ受信部５０２は、受信処理を行ったイーサパケットが有意パケットであると判定した場合は、有意なイーサパケットを受信したことを通知するイーサパケット受信通知をＦＥＣ演算回路制御部５１１へ出力する。
【００４７】
フレーマ５０３は、たとえば図４に示したフレーマ／デフレーマ４０３に含まれる。たとえば、フレーマ５０３は、イーサ受信部５０２から出力されたイーサパケットをＯＴＮフレームに変換し、変換したＯＴＮフレームを誤り訂正回路５０４へ出力する。
【００４８】
また、フレーマ５０３は、定期的なＯＴＮフレームの作成タイミングにおいて、ＦＥＣ演算回路制御部５１１へフレーム作成確認を出力する。ＯＴＮフレームの作成タイミングは、たとえば定期的なＯＴＮフレームの送信タイミングに応じた、ＯＴＮフレームの作成を開始すべき定期的なタイミングである。また、フレーマ５０３は、出力したフレーム作成確認に対してＦＥＣ演算回路制御部５１１から誤り訂正回路切替通知が出力されると、誤り訂正回路切替通知により通知された誤り訂正回路を通知する誤り訂正回路選択通知を誤り訂正回路５０４へ出力する。
【００４９】
誤り訂正回路５０４は、たとえば図４に示した誤り訂正符号／復号化処理部４０４に含まれる。たとえば、誤り訂正回路５０４は、セレクタ５２１（ＳＥＬ）と、ＮｏＦＥＣ回路５２２と、ＥＦＥＣ演算回路５２３と、ＵＦＥＣ演算回路５２４と、送信タイミング調整回路５２５と、を備える。ＥＦＥＣはＥｎｈａｎｃｅｄ  Ｆｏｒｗａｒｄ  Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｏｎ（拡張前方誤り訂正）の略である。ＵＦＥＣはＵｌｔｒａ  Ｆｏｒｗａｒｄ  Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｏｎ（超前方誤り訂正）の略である。
【００５０】
セレクタ５２１は、フレーマ５０３から出力されたＯＴＮフレームを処理する誤り訂正回路５０４を切り替える。たとえば、セレクタ５２１は、フレーマ５０３からのＯＴＮフレームを、ＮｏＦＥＣ回路５２２、ＥＦＥＣ演算回路５２３およびＵＦＥＣ演算回路５２４のうち、フレーマ５０３から出力された誤り訂正回路選択通知により通知された誤り訂正回路へ出力する。
【００５１】
ＮｏＦＥＣ回路５２２は、セレクタ５２１から出力されたＯＴＮフレームに対して、ＦＥＣ演算を行わず、誤り訂正演算を行わない場合の所定の冗長ビットを付与する。そして、ＮｏＦＥＣ回路５２２は、冗長ビットを付与したＯＴＮフレームを送信タイミング調整回路５２５へ出力する。
【００５２】
ＥＦＥＣ演算回路５２３は、セレクタ５２１から出力されたＯＴＮフレームに対して、ＥＦＥＣの演算を行い、ＥＦＥＣの演算により得られた冗長ビットを付与する。そして、ＥＦＥＣ演算回路５２３は、冗長ビットを付与したＯＴＮフレームを送信タイミング調整回路５２５へ出力する。
【００５３】
ＵＦＥＣ演算回路５２４は、セレクタ５２１から出力されたＯＴＮフレームに対して、ＵＦＥＣの演算を行い、ＵＦＥＣの演算により得られた冗長ビットを付与する。そして、ＵＦＥＣ演算回路５２４は、冗長ビットを付与したＯＴＮフレームを送信タイミング調整回路５２５へ出力する。
【００５４】
送信タイミング調整回路５２５は、ＮｏＦＥＣ回路５２２、ＥＦＥＣ演算回路５２３またはＵＦＥＣ演算回路５２４から出力されたＯＴＮフレームをＯＴＮ送信部５０５へ出力する。また、送信タイミング調整回路５２５は、ＯＴＮフレームをＯＴＮ送信部５０５へ出力するタイミングを調整することで、通信装置４００によるＯＴＮフレームの送信タイミングを調整する。たとえば、送信タイミング調整回路５２５は、ＮｏＦＥＣ回路５２２、ＥＦＥＣ演算回路５２３またはＵＦＥＣ演算回路５２４において発生する遅延時間を調整するように送信タイミングを調整する。これにより、誤り訂正回路の切り替えの際の瞬断等を抑制することができる。
【００５５】
ＯＴＮ送信部５０５は、たとえば図４に示した光レイヤ送受信部４０５に含まれる。たとえば、ＯＴＮ送信部５０５は、誤り訂正回路５０４から出力されたＯＴＮフレームに対する光レイヤの送信処理を行い、送信処理を行ったＯＴＮフレームをＣＦＰ５０６へ出力する。
【００５６】
ＣＦＰ５０６は、たとえば図４に示したＣＦＰ４０６に含まれる。たとえば、ＣＦＰ５０６は、ＯＴＮ送信部５０５から出力されたＯＴＮフレームを電気信号から光信号に変換し、光信号に変換したＯＴＮフレームを光レイヤ（ＯＴＮ）の伝送路へ送信する。
【００５７】
ＦＥＣ演算回路制御部５１１は、イーサパケット受信通知がイーサ受信部５０２から出力されると、アイドルステート情報記憶部５１２に記憶されたアイドルステート情報に、受信データがあることを示す“１”を設定する。
【００５８】
また、ＦＥＣ演算回路制御部５１１は、フレーマ５０３からフレーム作成確認が出力されると、アイドルステート情報記憶部５１２に記憶されたアイドルステート情報を読み出す。また、ＦＥＣ演算回路制御部５１１は、読み出したアイドルステート情報が“１”である場合は、ＦＥＣ演算回路選択情報記憶部５３２に記憶されたＦＥＣ演算回路選択情報を読み出す。そして、ＦＥＣ演算回路制御部５１１は、読み出したＦＥＣ演算回路選択情報が示す誤り訂正回路を通知する誤り訂正回路切替通知をフレーマ５０３へ出力する。
【００５９】
また、ＦＥＣ演算回路制御部５１１は、読み出したアイドルステート情報が“０”である場合は、Ｎｏ  ＦＥＣを通知する誤り訂正回路切替通知をフレーマ５０３へ出力する。また、ＦＥＣ演算回路制御部５１１は、ＦＥＣ演算回路選択情報記憶部５３２に記憶されたＦＥＣ演算回路選択情報を読み出すと、ＦＥＣ演算回路選択情報記憶部５３２に記憶されたＦＥＣ演算回路選択情報を初期化（たとえば“０”に）する。
【００６０】
アイドルステート情報記憶部５１２は、アイドルステート情報を記憶する。アイドルステート情報は、たとえば“０”および“１”のいずれかの値をとり得る情報である。たとえば、アイドルステート情報が“０”である場合は受信データ（有意パケット）がないことを示す。また、アイドルステート情報が“１”である場合は受信データ（有意パケット）があることを示す。
【００６１】
ＦＥＣ設定管理部５３１は、たとえばオペレータが図３に示したＭＣＵ３１１，３１２を介して通信装置４００へ入力したコマンド信号にしたがって、ＦＥＣ演算回路選択情報記憶部５３２にＦＥＣ演算回路選択情報を記憶させる。ＦＥＣ演算回路選択情報は、たとえば誤り訂正回路５０４において誤り訂正演算を行う各誤り訂正回路（たとえばＥＦＥＣ演算回路５２３およびＵＦＥＣ演算回路５２４）のうち、オペレータが選択した誤り訂正回路を示す情報である。
【００６２】
図１に示した送信装置１１０の処理部１１１は、たとえばフレーマ５０３、誤り訂正回路５０４およびＦＥＣ演算回路制御部５１１により実現することができる。図１に示した送信装置１１０の送信部１１２は、たとえばＯＴＮ送信部５０５およびＣＦＰ５０６により実現することができる。
【００６３】
（実施の形態にかかる通信装置の受信側の構成）
図６は、実施の形態にかかる通信装置の受信側の構成の一例を示す図である。図６において、実線矢印は主信号の流れを示し、破線矢印は制御信号の流れを示し、点線矢印はデータアクセス示す。図４に示した通信装置４００は、たとえば、図６に示すように、ＸＦＰ６０１と、イーサ送信部６０２と、デフレーマ６０３と、誤り訂正回路６０４と、ＯＴＮ受信部６０５と、ＣＦＰ６０６と、を備える。また、通信装置４００は、ＦＥＣ演算回路制御部６１１と、ＦＥＣ設定管理部６３１と、ＦＥＣ演算回路選択情報記憶部６３２と、を備える。
【００６４】
ＦＥＣ演算回路制御部６１１は、たとえば図４に示したＣＰＵ４０７により実現することができる。ＦＥＣ演算回路選択情報記憶部６３２は、たとえば図４に示したＲＡＭ４０８やフラッシュメモリ４０９により実現することができる。ＦＥＣ設定管理部６３１は、たとえば図４に示したＣＰＵ４０７および通信インタフェース４１０により実現することができる。
【００６５】
ＣＦＰ６０６は、たとえば図４に示したＣＦＰ４０６に含まれる。たとえば、ＣＦＰ６０６は、光レイヤの伝送路からＯＴＮフレーム（主信号）を受信し、受信したＯＴＮフレームをＯＴＮ受信部６０５へ出力する。
【００６６】
ＯＴＮ受信部６０５は、たとえば図４に示した光レイヤ送受信部４０５に含まれる。たとえば、ＯＴＮ受信部６０５は、ＣＦＰ６０６から出力されたＯＴＮフレームに対する光レイヤの受信処理を行い、受信処理を行ったＯＴＮフレームのＯＨ（オーバヘッド）から誤り訂正回路選定情報を読み出す。
【００６７】
そして、ＯＴＮ受信部６０５は、読み出した誤り訂正回路選定情報が示す誤り訂正回路を通知する誤り訂正モード通知をＦＥＣ演算回路制御部６１１へ出力する。また、ＯＴＮ受信部６０５は、読み出した誤り訂正回路選定情報に異常を検出した場合は、誤り訂正回路選定情報の受信に失敗したことを通知する失敗通知をＦＥＣ演算回路制御部６１１へ出力する。また、ＯＴＮ受信部６０５は、誤り訂正モード通知または失敗通知を出力した後に、ＦＥＣ演算回路制御部６１１から誤り訂正回路切替完了通知が出力されると、受信処理を行ったＯＴＮフレームを誤り訂正回路６０４へ出力する。
【００６８】
誤り訂正回路６０４は、たとえば図４に示した誤り訂正符号／復号化処理部４０４に含まれる。たとえば、誤り訂正回路６０４は、セレクタ６２１と、ＮｏＦＥＣ回路６２２と、ＥＦＥＣ演算回路６２３と、ＵＦＥＣ演算回路６２４と、送信タイミング調整回路６２５と、を備える。
【００６９】
セレクタ６２１は、ＯＴＮ受信部６０５から出力されたＯＴＮフレームを処理する誤り訂正回路６０４を切り替える。たとえば、セレクタ６２１は、ＯＴＮ受信部６０５からのＯＴＮフレームを、ＮｏＦＥＣ回路６２２、ＥＦＥＣ演算回路６２３およびＵＦＥＣ演算回路６２４のうち、ＦＥＣ演算回路制御部６１１からの誤り訂正回路選択通知により通知された回路へ出力する。
【００７０】
ＮｏＦＥＣ回路６２２は、セレクタ６２１から出力されたＯＴＮフレームに対して、送信側で誤り訂正演算が行われない場合に付与される所定の冗長ビットを除去する処理を行う。そして、ＮｏＦＥＣ回路６２２は、冗長ビットを除去したＯＴＮフレームを送信タイミング調整回路６２５へ出力する。
【００７１】
ＥＦＥＣ演算回路６２３は、セレクタ６２１から出力されたＯＴＮフレームに対して、ＥＦＥＣの誤り訂正を行う。そして、ＥＦＥＣ演算回路６２３は、ＥＦＥＣの誤り訂正を行ったＯＴＮフレームを送信タイミング調整回路６２５へ出力する。ＵＦＥＣ演算回路６２４は、セレクタ６２１から出力されたＯＴＮフレームに対して、ＵＦＥＣの誤り訂正を行う。そして、ＵＦＥＣ演算回路６２４は、ＵＦＥＣの誤り訂正を行ったＯＴＮフレームを送信タイミング調整回路６２５へ出力する。
【００７２】
送信タイミング調整回路６２５は、ＮｏＦＥＣ回路６２２、ＥＦＥＣ演算回路６２３またはＵＦＥＣ演算回路６２４から出力されたＯＴＮフレームをイーサ送信部６０２へ出力する。また、送信タイミング調整回路６２５は、ＯＴＮフレームをイーサ送信部６０２へ出力するタイミングを調整することで、通信装置４００によるイーサフレームの送信タイミングを調整する。たとえば、送信タイミング調整回路６２５は、ＮｏＦＥＣ回路６２２、ＥＦＥＣ演算回路６２３またはＵＦＥＣ演算回路６２４において発生する遅延時間を調整するように送信タイミングを調整する。これにより、誤り訂正回路の切り替えの際の瞬断等を抑制することができる。
【００７３】
デフレーマ６０３は、たとえば図４に示したフレーマ／デフレーマ４０３に含まれる。たとえば、デフレーマ６０３は、誤り訂正回路６０４から出力されたＯＴＮフレームをイーサパケットに変換（デフレーム）し、変換したイーサパケットをイーサ送信部６０２へ出力する。
【００７４】
イーサ送信部６０２は、たとえば図４に示したパケットレイヤ送受信部４０２に含まれる。たとえば、イーサ送信部６０２は、デフレーマ６０３から出力されたイーサパケットに対するパケットレイヤの送信処理を行い、送信処理を行ったイーサパケットをＸＦＰ６０１へ出力する。ＸＦＰ６０１は、たとえば図４に示したＸＦＰ４０１に含まれる。たとえば、ＸＦＰ６０１は、イーサ送信部６０２から出力されたイーサパケットをパケットレイヤへ送信する。
【００７５】
ＦＥＣ演算回路制御部６１１は、誤り訂正モード通知がＯＴＮ受信部６０５から出力されると、その誤り訂正モード通知により通知された誤り訂正回路を通知する誤り訂正回路選択通知を誤り訂正回路６０４へ出力する。
【００７６】
また、ＦＥＣ演算回路制御部６１１は、ＯＴＮ受信部６０５から失敗通知が出力された場合は、ＦＥＣ演算回路選択情報記憶部６３２に記憶されたＦＥＣ演算回路選択情報を読み出す。そして、ＦＥＣ演算回路制御部６１１は、読み出したＦＥＣ演算回路選択情報が示す誤り訂正回路を通知する誤り訂正回路選択通知を誤り訂正回路６０４へ出力する。
【００７７】
また、ＦＥＣ演算回路制御部６１１は、誤り訂正回路選択通知を誤り訂正回路６０４へ出力すると、誤り訂正回路６０４における誤り訂正回路を切り替えたことを通知する誤り訂正回路切替完了通知をＯＴＮ受信部６０５へ出力する。
【００７８】
ＦＥＣ設定管理部６３１およびＦＥＣ演算回路選択情報記憶部６３２は、たとえば図５に示したＦＥＣ設定管理部５３１およびＦＥＣ演算回路選択情報記憶部５３２と同様である。また、ＦＥＣ演算回路選択情報記憶部６３２には、たとえば図５に示したＦＥＣ演算回路選択情報記憶部５３２と同じＦＥＣ演算回路選択情報が記憶される。
【００７９】
図１に示した受信装置１２０の受信部１２１は、たとえばＣＦＰ６０６およびＯＴＮ受信部６０５により実現することができる。図１に示した受信装置１２０の処理部１２２は、たとえば誤り訂正回路６０４、デフレーマ６０３およびＦＥＣ演算回路制御部６１１により実現することができる。
【００８０】
（実施の形態にかかるＯＴＮフレーム）
図７は、実施の形態にかかるＯＴＮフレームの一例を示す図である。たとえば、図２に示した例において、ノード２１４は、ノード２３２に対して図７に示すＯＴＮフレーム７００を送信する。ＯＴＮフレーム７００は、ＯＨ７１０と、パケット領域７２０と、誤り訂正領域７３０と、を含む。
【００８１】
ＯＨ７１０は、ＯＴＮフレーム７００の宛先や送信元等を示すオーバヘッドである。また、ＯＨ７１０には、上述した誤り訂正回路選定情報が含まれる。たとえば、ＯＨ７１０には、領域７１１〜７１３（ＦＥＣ  ＴＹＰＥ  １〜３）が含まれる。領域７１１〜７１３は、たとえばＩＴＵ−ＴのＧ．７９８においてＲｅｓｅｒｖｅ領域（ＲＥＳ）として規定された領域であり、それぞれ３［ｂｉｔ］の領域である。ＩＴＵ−ＴはＩｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｕｎｉｏｎ−Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ  ｓｅｃｔｏｒ（国際電信電話諮問委員会）の略である。
【００８２】
たとえば、ノード２１４は、ノード２３２へ送信するＯＨ７１０の領域７１１〜７１３のそれぞれに、誤り訂正回路選定情報として３［ｂｉｔ］の情報を格納する。一例としては、ノード２１４は、誤り訂正回路としてＮｏＦＥＣを選択した場合は、ＮｏＦＥＣを示す誤り訂正回路選定情報として“０００”を領域７１１〜７１３のそれぞれに格納する。また、ノード２１４は、誤り訂正回路としてＥＦＥＣを選択した場合は、ＥＦＥＣを示す誤り訂正回路選定情報として“００１”を領域７１１〜７１３のそれぞれに格納する。また、ノード２１４は、誤り訂正回路としてＵＦＥＣを選択した場合は、ＵＦＥＣを示す誤り訂正回路選定情報として“０１０”を領域７１１〜７１３のそれぞれに格納する。
【００８３】
このように、送信側のノード２１４は、同一の誤り訂正回路選定情報をＯＨ７１０の複数の領域（たとえば領域７１１〜７１３）のそれぞれに格納する。これにより、受信側のノード２３２は、受信したＯＴＮフレーム７００のＯＨ７１０の複数の領域に格納された各誤り訂正回路選定情報が同一であるか否かを判定することにより、受信した誤り訂正回路選定情報に誤りがあるか否かを確認することができる。
【００８４】
パケット領域７２０は、たとえばイーサパケットが格納される領域である。誤り訂正領域７３０は、たとえば図５に示した誤り訂正回路５０４によってＯＴＮフレームに付与された冗長ビットが格納される領域である。
【００８５】
（実施の形態にかかるＦＥＣ演算回路選択情報の設定）
図８は、実施の形態にかかるＦＥＣ演算回路選択情報の設定の一例を示すシーケンス図である。図８に示す例では、図５に示した送信側の通信装置４００に対して、オペレータが図３に示したＭＣＵ３１１を介してコマンド信号を入力することによりＦＥＣ演算回路選択情報を設定する場合について説明する。
【００８６】
まず、ＭＣＵ３１１が、オペレータからコマンド信号を受け付ける（ステップＳ８０１）。このコマンド信号は、たとえば誤り訂正回路５０４において誤り訂正演算を行う各誤り訂正回路（たとえばＥＦＥＣ演算回路５２３およびＵＦＥＣ演算回路５２４）のいずれかを指定する信号である。つぎに、ＭＣＵ３１１が、ステップＳ８０１によって受け付けたコマンド信号を通信装置４００のＦＥＣ設定管理部５３１へ出力する（ステップＳ８０２）。
【００８７】
つぎに、ＦＥＣ設定管理部５３１が、ステップＳ８０２によって出力されたコマンド信号によって指定された誤り訂正回路を示すＦＥＣ演算回路選択情報をＦＥＣ演算回路選択情報記憶部５３２へ出力する（ステップＳ８０３）。つぎに、ＦＥＣ演算回路選択情報記憶部５３２が、ステップＳ８０３によって出力されたＦＥＣ演算回路選択情報を記憶し（ステップＳ８０４）、一連の処理を終了する。
【００８８】
送信側の通信装置４００のＦＥＣ演算回路選択情報記憶部５３２にＦＥＣ演算回路選択情報を設定する処理について説明したが、受信側の通信装置４００のＦＥＣ演算回路選択情報記憶部６３２にＦＥＣ演算回路選択情報を設定する処理についても同様である。
【００８９】
（実施の形態にかかる送信側の通信装置におけるイーサパケット（有意パケット）の受信時の処理）
図９は、実施の形態にかかる送信側の通信装置におけるイーサパケット（有意パケット）の受信時の処理の一例を示すシーケンス図である。図９においては、一例として、通信装置４００を図２に示したノード２１４に適用し、ノード２１４がイーサネット側（たとえばノード２１３）から有意パケットを受信する場合について説明する。この場合に、図５に示した通信装置４００の送信側の各構成において、たとえば図９に示す各ステップが実行される。
【００９０】
まず、イーサ受信部５０２が、ＸＦＰ５０１を介してイーサパケットを受信したとする（ステップＳ９０１）。ステップＳ９０１により受信されるイーサパケットは、有意なデータを含む有意パケットである。つぎに、イーサ受信部５０２が、受信したイーサパケットがデータを含む有意パケットであるため、有意なイーサパケットを受信したことを通知するイーサパケット受信通知をＦＥＣ演算回路制御部５１１へ出力する（ステップＳ９０２）。
【００９１】
つぎに、ＦＥＣ演算回路制御部５１１が、ステップＳ９０２によりイーサ受信部５０２からイーサパケット受信通知が出力されたため、ステップＳ９０３へ移行する。すなわち、ＦＥＣ演算回路制御部５１１は、アイドルステート情報記憶部５１２のアイドルステート情報に、受信データがあることを示す“１”を設定する（ステップＳ９０３）。また、イーサ受信部５０２が、ステップＳ９０１により受信したイーサパケットをフレーマ５０３へ出力する（ステップＳ９０４）。
【００９２】
つぎに、フレーマ５０３が、定期的なＯＴＮフレームの作成タイミングになると、ＯＴＮフレームの作成を確認するフレーム作成確認をＦＥＣ演算回路制御部５１１へ出力する（ステップＳ９０５）。
【００９３】
つぎに、ＦＥＣ演算回路制御部５１１が、ステップＳ９０５によりフレーマ５０３からフレーム作成確認が出力されたため、アイドルステート情報記憶部５１２からアイドルステート情報を読み出す（ステップＳ９０６）。ステップＳ９０６により読み出されるアイドルステート情報には、ステップＳ９０３により、受信データがあることを示す“１”が設定されている。
【００９４】
つぎに、ＦＥＣ演算回路制御部５１１が、アイドルステート情報記憶部５１２のアイドルステート情報を初期化する（ステップＳ９０７）。たとえば、ＦＥＣ演算回路制御部５１１は、アイドルステート情報記憶部５１２のアイドルステート情報に、受信データがないアイドル（ＩＤＬＥ）状態であることを示す“０”を設定する。
【００９５】
つぎに、ＦＥＣ演算回路制御部５１１が、ステップＳ９０６により読み出したアイドルステート情報に“１”が設定されていたため、ＦＥＣ演算回路選択情報記憶部５３２からＦＥＣ演算回路選択情報を読み出す（ステップＳ９０８）。ＦＥＣ演算回路選択情報は、たとえばオペレータが設定した情報であり、たとえばＥＦＥＣおよびＵＦＥＣのいずれかを示す情報である。
【００９６】
つぎに、ＦＥＣ演算回路制御部５１１が、ステップＳ９０８により読み出したＦＥＣ演算回路選択情報が示す誤り訂正回路を通知する誤り訂正回路切替通知をフレーマ５０３へ出力する（ステップＳ９０９）。つぎに、フレーマ５０３が、ステップＳ９０９によりＦＥＣ演算回路制御部５１１から出力された誤り訂正回路切替通知により通知された誤り訂正回路を示す誤り訂正回路選定情報を設定したＯＴＮフレームのＯＨを作成する（ステップＳ９１０）。たとえば、フレーマ５０３は、図７に示したように、複数の領域に誤り訂正回路選定情報を格納したＯＨ７１０を作成する。
【００９７】
つぎに、フレーマ５０３は、ステップＳ９１０により作成したＯＨを含み、ステップＳ９０４によりイーサ受信部５０２から出力されたイーサパケットをマッピングしたＯＴＮフレームを作成する（ステップＳ９１１）。つぎに、フレーマ５０３は、ステップＳ９１１により作成したＯＴＮフレームを誤り訂正回路５０４へ出力する（ステップＳ９１２）。また、フレーマ５０３は、ステップＳ９１２において、ステップＳ９０９により出力された誤り訂正回路切替通知により通知された誤り訂正回路を通知する誤り訂正回路選択通知を誤り訂正回路５０４へ出力する。
【００９８】
つぎに、誤り訂正回路５０４が、ステップＳ９１２により出力された誤り訂正回路選択通知に基づいて、ＯＴＮフレームを処理する誤り訂正回路を切り替える（ステップＳ９１３）。たとえば、誤り訂正回路５０４は、ＥＦＥＣ演算回路５２３およびＵＦＥＣ演算回路５２４のうちの誤り訂正回路選択通知が示す誤り訂正回路へＯＴＮフレームが出力されるようにセレクタ５２１を切り替える。
【００９９】
つぎに、誤り訂正回路５０４が、ステップＳ９１２により出力されたＯＴＮフレームに対して、ステップＳ９１３により切り替えた誤り訂正回路による誤り訂正計算を行い、誤り訂正計算の結果（冗長ビット）をそのＯＴＮフレームに付与する（ステップＳ９１４）。つぎに、誤り訂正回路５０４は、通信装置４００によるＯＴＮフレームの送信タイミングにおいて、ステップＳ９１４により誤り訂正計算の結果を付与したＯＴＮフレームをＯＴＮ送信部５０５へ出力する（ステップＳ９１５）。
【０１００】
つぎに、ＯＴＮ送信部５０５が、ステップＳ９１５により出力されたＯＴＮフレームを、ＣＦＰ５０６を介して対向装置（たとえばノード２３２）へ送信し（ステップＳ９１６）、イーサパケット（有意パケット）を受信した場合の一連の処理を終了する。
【０１０１】
（実施の形態にかかる送信側の通信装置におけるイーサパケット（アイドルパケット）の受信時の処理）
図１０は、実施の形態にかかる送信側の通信装置におけるイーサパケット（アイドルパケット）の受信時の処理の一例を示すシーケンス図である。図１０においては、一例として、通信装置４００を図２に示したノード２１４に適用し、ノード２１４がイーサネット側（たとえばノード２１３）からアイドルパケットを受信する場合について説明する。この場合に、図５に示した通信装置４００の送信側の各構成において、たとえば図１０に示す各ステップが実行される。
【０１０２】
まず、イーサ受信部５０２が、ＸＦＰ５０１を介してイーサパケットを受信したとする（ステップＳ１００１）。ステップＳ１００１により受信されるイーサパケットは、有意なデータを含まないアイドルパケットである。この場合に、イーサ受信部５０２は、受信したイーサパケットがデータを含まないアイドルパケットであるため、上述したイーサパケット受信通知をＦＥＣ演算回路制御部５１１へ出力しない。つぎに、イーサ受信部５０２が、ステップＳ１００１により受信したイーサパケットをフレーマ５０３へ出力する（ステップＳ１００２）。
【０１０３】
つぎに、フレーマ５０３が、通信装置４００によるＯＴＮフレームの送信タイミングになると、ＯＴＮフレームの作成を確認するフレーム作成確認をＦＥＣ演算回路制御部５１１へ出力する（ステップＳ１００３）。つぎに、ＦＥＣ演算回路制御部５１１が、ステップＳ１００３によりフレーマ５０３からフレーム作成確認が出力されたため、アイドルステート情報記憶部５１２からアイドルステート情報を読み出す（ステップＳ１００４）。ステップＳ１００４により読み出されるアイドルステート情報には、受信データがないことを示す“０”が設定されている。
【０１０４】
つぎに、ＦＥＣ演算回路制御部５１１が、アイドルステート情報記憶部５１２のアイドルステート情報を初期化する（ステップＳ１００５）。たとえば、ＦＥＣ演算回路制御部５１１は、アイドルステート情報記憶部５１２のアイドルステート情報に、受信データがないアイドル（ＩＤＬＥ）状態であることを示す“０”を設定する。なお、図１０に示す例ではステップＳ１００５を省いた処理としてもよい。
【０１０５】
つぎに、ＦＥＣ演算回路制御部５１１が、ＦＥＣ演算回路選択情報記憶部５３２からＦＥＣ演算回路選択情報を読み出す（ステップＳ１００６）。つぎに、ＦＥＣ演算回路制御部５１１が、ステップＳ１００４により読み出したアイドルステート情報に“０”が設定されていたため、誤り訂正回路としてＮｏＦＥＣを通知する誤り訂正回路切替通知をフレーマ５０３へ出力する（ステップＳ１００７）。
【０１０６】
図１０に示すステップＳ１００８〜Ｓ１０１４は、それぞれ図９に示したステップＳ９１０〜Ｓ９１６と同様である。ただし、ステップＳ１０１１において、誤り訂正回路５０４は、ＮｏＦＥＣ回路５２２へＯＴＮフレームが出力されるようにセレクタ５２１を切り替える。また、ステップＳ１０１２において、誤り訂正回路５０４は、誤り訂正計算は行わず、誤り訂正演算が行われない場合に付与される所定の冗長ビットをＯＴＮフレームに付与する。図１０に示した各ステップにより、通信装置４００が受信したアイドルパケットがマッピングされたＯＴＮフレームであって、誤り訂正計算が行われていないＯＴＮフレームが対向装置へ送信される。
【０１０７】
（実施の形態にかかる送信側の通信装置におけるイーサパケットの非受信時の処理）
図１１は、実施の形態にかかる送信側の通信装置におけるイーサパケットの非受信時の処理の一例を示すシーケンス図である。図１１においては、一例として、通信装置４００を図２に示したノード２１４に適用し、ノード２１４がイーサネット側からイーサパケットを一定時間受信しない場合について説明する。
【０１０８】
ＯＴＮフレームの送信は定期的に行われるため、この場合でも通信装置４００はＯＴＮフレームを定期的に作成する。この場合に、図５に示した通信装置４００の送信側の各構成において、たとえば図１１に示す各ステップが実行される。
【０１０９】
まず、フレーマ５０３が、イーサパケットを受信していなくても、定期的なＯＴＮフレームの作成タイミングになると、ＯＴＮフレームの作成を確認するフレーム作成確認をＦＥＣ演算回路制御部５１１へ出力する（ステップＳ１１０１）。図１１に示すステップＳ１１０２〜Ｓ１１１２は、図１０に示したステップＳ１００４〜Ｓ１０１４と同様である。ただし、ステップＳ１１０７において、フレーマ５０３は、所定のアイドルパケット（イーサパケット）をマッピングしたＯＴＮフレームを作成する。図１１に示した各ステップにより、アイドルパケットがマッピングされたＯＴＮフレームであって、誤り訂正計算が行われていないＯＴＮフレームが対向装置へ送信される。
【０１１０】
（実施の形態にかかる受信側の通信装置における正常なＯＴＮフレーム（有意パケット）の受信時の処理）
図１２は、実施の形態にかかる受信側の通信装置における正常なＯＴＮフレーム（有意パケット）の受信時の処理の一例を示すシーケンス図である。図１２においては、一例として、通信装置４００を図２に示したノード２３２に適用し、ノード２３２がＯＴＮ側（ノード２１４）からＯＴＮフレームを受信する場合について説明する。また、このＯＴＮフレームには有意パケットがマッピングされており、このＯＴＮフレームのＯＨは正常に受信されたとする。この場合に、図６に示した通信装置４００の受信側の各構成において、たとえば図１２に示す各ステップが実行される。
【０１１１】
まず、ＯＴＮ受信部６０５が、ＣＦＰ６０６を介して、送信側の通信装置から送信されたＯＴＮフレームを受信する（ステップＳ１２０１）。ステップＳ１２０１により受信されるＯＴＮフレームは、たとえば有意パケットがマッピングされたＯＴＮフレームである。つぎに、ＯＴＮ受信部６０５が、ステップＳ１２０１により受信したＯＴＮフレームのＯＨから誤り訂正回路選定情報を読み出す（ステップＳ１２０２）。
【０１１２】
図１２に示す例では、ＯＴＮフレームのＯＨの複数の領域（たとえば図７に示した領域７１１〜７１３）に格納された誤り訂正回路選定情報が同一である。このため、ＯＴＮフレームのＯＨの誤り訂正回路選定情報が正常に受信されたと判断することができる。この場合に、ＯＴＮ受信部６０５が、ステップＳ１２０２により読み出した誤り訂正回路選定情報が示す誤り訂正回路を通知する誤り訂正モード通知をＦＥＣ演算回路制御部６１１へ出力する（ステップＳ１２０３）。
【０１１３】
つぎに、ＦＥＣ演算回路制御部６１１が、ステップＳ１２０３により出力された誤り訂正モード通知により通知された誤り訂正回路を通知する誤り訂正回路選択通知を誤り訂正回路６０４へ出力する（ステップＳ１２０４）。
【０１１４】
つぎに、誤り訂正回路６０４が、ステップＳ１２０４により出力された誤り訂正回路選択通知に基づいて、ＯＴＮフレームを処理する誤り訂正回路を切り替える（ステップＳ１２０５）。たとえば、誤り訂正回路６０４は、ＮｏＦＥＣ回路６２２、ＥＦＥＣ演算回路６２３およびＵＦＥＣ演算回路６２４のうちの誤り訂正回路選択通知が示す誤り訂正回路へＯＴＮフレームが出力されるようにセレクタ６２１を切り替える。
【０１１５】
また、ＦＥＣ演算回路制御部６１１が、誤り訂正回路６０４における誤り訂正回路を切り替えたことを通知する誤り訂正回路切替完了通知をＯＴＮ受信部６０５へ出力する（ステップＳ１２０６）。
【０１１６】
つぎに、ＯＴＮ受信部６０５が、ステップＳ１２０６により誤り訂正回路切替完了通知が出力されたため、ステップＳ１２０１により受信したＯＴＮフレームを誤り訂正回路６０４へ出力する（ステップＳ１２０７）。このように、ＯＴＮ受信部６０５は、受信したＯＴＮフレームを、誤り訂正回路６０４における誤り訂正回路が切り替わるのを待ってから誤り訂正回路６０４へ出力する。
【０１１７】
つぎに、誤り訂正回路６０４が、ステップＳ１２０７により出力されたＯＴＮフレームを、ステップＳ１２０５により切り替えた誤り訂正回路により処理する（ステップＳ１２０８）。これにより、ＯＴＮフレームの誤り訂正が行われる。つぎに、誤り訂正回路６０４が、ステップＳ１２０８により処理したＯＴＮフレームをデフレーマ６０３へ出力する（ステップＳ１２０９）。
【０１１８】
つぎに、デフレーマ６０３が、ステップＳ１２０９により出力されたＯＴＮフレームからイーサパケットを取り出す（ステップＳ１２１０）。つぎに、デフレーマ６０３が、ステップＳ１２１０により取り出したイーサパケットをイーサ送信部６０２へ出力する（ステップＳ１２１１）。つぎに、イーサ送信部６０２が、ステップＳ１２１１により出力されたイーサパケットを、ＸＦＰ６０１を介してイーサネット側へ送信し（ステップＳ１２１２）、有意パケットがマッピングされたＯＴＮフレームを受信した場合の一連の処理を終了する。ステップＳ１２１２において、イーサ送信部６０２は、たとえば図２に示したノード２３１へイーサパケットを送信する。
【０１１９】
図１２に示した各ステップにより、ＯＴＮフレームにマッピングされた有意パケット（イーサパケット）が取り出されてイーサネット側へ送信される。有意パケットがマッピングされたＯＴＮフレームを受信した場合の処理について説明したが、アイドルパケットがマッピングされたＯＴＮフレームを受信した場合の処理についても同様である。この場合はＯＴＮフレームにマッピングされたアイドルパケット（イーサパケット）が取り出されてイーサネット側へ送信される。
【０１２０】
（実施の形態にかかる受信側の通信装置における異常なＯＴＮフレーム（有意パケット）の受信時の処理）
図１３は、実施の形態にかかる受信側の通信装置における異常なＯＴＮフレーム（有意パケット）の受信時の処理の一例を示すシーケンス図である。図１３においては、一例として、通信装置４００を図２に示したノード２３２に適用し、ノード２３２がＯＴＮ側（ノード２１４）からＯＴＮフレームを受信する場合について説明する。また、このＯＴＮフレームには有意パケットがマッピングされており、このＯＴＮフレームのＯＨは正常に受信されなかったとする。この場合に、図６に示した通信装置４００の受信側の各構成において、たとえば図１３に示す各ステップが実行される。
【０１２１】
図１３に示すステップＳ１３０１〜Ｓ１３０３は、図１２に示したステップＳ１２０１〜Ｓ１２０３と同様である。ただし、図１３に示す例では、ステップＳ１３０２において読み出されたＯＨの複数の領域に格納された誤り訂正回路選定情報が同一でなかったとする。この場合は、ＯＴＮフレームのＯＨに誤りが発生し、誤り訂正回路選定情報が正常に受信されなかったと判断することができる。この場合に、ＯＴＮ受信部６０５は、ステップＳ１３０３において、誤り訂正回路選定情報の受信に失敗したことを通知する失敗通知をＦＥＣ演算回路制御部６１１へ出力する。
【０１２２】
ステップＳ１３０３のつぎに、ＦＥＣ演算回路制御部６１１が、ステップＳ１３０３において失敗通知が出力されたため、ＦＥＣ演算回路選択情報記憶部６３２からＦＥＣ演算回路選択情報を読み出す（ステップＳ１３０４）。
【０１２３】
つぎに、ＦＥＣ演算回路制御部６１１が、ステップＳ１３０４により読み出したＦＥＣ演算回路選択情報が示す誤り訂正回路を通知する誤り訂正回路選択通知を誤り訂正回路６０４へ出力する（ステップＳ１３０５）。図１３に示すステップＳ１３０６〜Ｓ１３１３は、図１２に示したステップＳ１２０５〜Ｓ１２１２と同様である。
【０１２４】
図１３に示した各ステップにより、誤り訂正回路選定情報の受信に失敗した場合は、ＦＥＣ演算回路選択情報記憶部６３２に記憶されたＦＥＣ演算回路選択情報が示す誤り訂正回路を用いて誤り訂正を行うことができる。これにより、受信したＯＴＮフレームに有意パケットがマッピングされていた場合は、送信側で使用された誤り訂正回路に対応する誤り訂正回路を用いて誤り訂正を行い、有意パケットを正常に取り出すことができる。
【０１２５】
一方、受信したＯＴＮフレームにアイドルパケットがマッピングされていた場合は、送信側で誤り訂正計算を行っていないにも関わらず誤り訂正を行うことになる。このため、誤り訂正においてアイドルパケットの取り出しに失敗するが、アイドルパケットの取り出しに失敗してもイーサネット側への影響はない。なお、この場合は、たとえば図１３に示したステップＳ１３１１においてイーサパケット（アイドルパケット）の取り出しに失敗するため、ステップＳ１３１２へは移行しない。
【０１２６】
（実施の形態にかかる送信側の通信装置におけるイーサパケットの受信時の処理）
図１４は、実施の形態にかかる送信側の通信装置におけるイーサパケットの受信時の処理の一例を示すフローチャートである。図１４においては、一例として、通信装置４００を図２に示したノード２１４に適用し、ノード２１４がイーサネット側からイーサパケット（有意パケットまたはアイドルパケット）を受信する場合について説明する。この場合に、通信装置４００は、たとえば図１４に示す各ステップを繰り返し実行する。
【０１２７】
まず、通信装置４００は、イーサネット側からのイーサパケットを受信する（ステップＳ１４０１）。ステップＳ１４０１は、たとえば図５に示したＸＦＰ５０１およびイーサ受信部５０２により実行される。つぎに、通信装置４００は、ステップＳ１４０１により受信したイーサパケットに有意データが含まれているか否かを判断する（ステップＳ１４０２）。ステップＳ１４０２は、たとえば図５に示したイーサ受信部５０２により実行される。
【０１２８】
ステップＳ１４０２において、イーサパケットに有意データが含まれていない場合（ステップＳ１４０２：Ｎｏ）は、通信装置４００は、ステップＳ１４０４へ移行する。イーサパケットに有意データが含まれている場合（ステップＳ１４０２：Ｙｅｓ）は、通信装置４００は、アイドルステート情報に、受信データがあることを示す“１”を設定する（ステップＳ１４０３）。ステップＳ１４０３は、たとえば図５に示したＦＥＣ演算回路制御部５１１により実行される。
【０１２９】
つぎに、通信装置４００は、ＯＴＮフレームの作成タイミングまで待機する（ステップＳ１４０４）。ステップＳ１４０４は、たとえば図５に示したフレーマ５０３により実行される。つぎに、通信装置４００は、アイドルステート情報記憶部５１２からアイドルステート情報を読み出す（ステップＳ１４０５）。ステップＳ１４０５は、たとえば図５に示したＦＥＣ演算回路制御部５１１により実行される。
【０１３０】
つぎに、通信装置４００は、アイドルステート情報記憶部５１２のアイドルステート情報を初期化する（ステップＳ１４０６）。ステップＳ１４０６は、たとえば図５に示したＦＥＣ演算回路制御部５１１により実行される。つぎに、通信装置４００は、ステップＳ１４０５により読み出したアイドルステート情報が、データがあることを示す“１”であるか否かを判断する（ステップＳ１４０７）。ステップＳ１４０７は、たとえば図５に示したＦＥＣ演算回路制御部５１１により実行される。
【０１３１】
ステップＳ１４０７において、アイドルステート情報が“１”である場合（ステップＳ１４０７：Ｙｅｓ）は、通信装置４００は、ＦＥＣ演算回路選択情報記憶部５３２からＦＥＣ演算回路選択情報を読み出す（ステップＳ１４０８）。ステップＳ１４０８は、たとえば図５に示したＦＥＣ演算回路制御部５１１により実行される。つぎに、通信装置４００は、ステップＳ１４０８により読み出したＦＥＣ演算回路選択情報が示す誤り訂正回路を選択し（ステップＳ１４０９）、ステップＳ１４１１へ移行する。ステップＳ１４０９は、たとえば図５に示したＦＥＣ演算回路制御部５１１により実行される。
【０１３２】
ステップＳ１４０７において、アイドルステート情報が“１”でない場合（ステップＳ１４０７：Ｎｏ）は、通信装置４００は、ＮｏＦＥＣを選択する（ステップＳ１４１０）。つぎに、通信装置４００は、ステップＳ１４０９またはステップＳ１４１０により選択した誤り訂正回路を示す誤り訂正回路選定情報を設定したＯＴＮフレームのＯＨを作成する（ステップＳ１４１１）。ステップＳ１４１１は、たとえば図５に示したフレーマ５０３により実行される。
【０１３３】
つぎに、通信装置４００は、ステップＳ１４１１により作成したＯＨを含み、ステップＳ１４０１により受信したイーサパケットをマッピングしたＯＴＮフレームを作成する（ステップＳ１４１２）。ステップＳ１４１２は、たとえば図５に示したフレーマ５０３により実行される。
【０１３４】
つぎに、通信装置４００は、ステップＳ１４１２により作成したＯＴＮフレームを、ステップＳ１４０９またはステップＳ１４１０により選択した誤り訂正回路により処理する（ステップＳ１４１３）。ステップＳ１４１３は、たとえば図５に示した誤り訂正回路５０４により実行される。
【０１３５】
つぎに、通信装置４００は、ステップＳ１４１３により処理したＯＴＮフレームを、対向装置（たとえばノード２３２）へ送信し（ステップＳ１４１４）、イーサパケットを受信した場合の一連の処理を終了する。ステップＳ１４１４は、たとえばＯＴＮ送信部５０５およびＣＦＰ５０６により実行される。
【０１３６】
（実施の形態にかかる送信側の通信装置におけるイーサパケットの非受信時の処理）
図１５は、実施の形態にかかる送信側の通信装置におけるイーサパケットの非受信時の処理の一例を示すフローチャートである。図１５においては、一例として、通信装置４００を図２に示したノード２１４に適用し、ノード２１４がイーサネット側からイーサパケットを一定時間受信しない場合について説明する。この場合に、通信装置４００は、たとえば、図１４に示した各ステップとともに図１５に示す各ステップを繰り返し実行する。
【０１３７】
まず、通信装置４００は、イーサネット側からのイーサパケットを受信しない状態が一定時間以上継続したか否かを判断し（ステップＳ１５０１）、イーサパケットを受信しない状態が一定時間以上継続するまで待つ（ステップＳ１５０１：Ｎｏのループ）。ステップＳ１５０１は、たとえばフレーマ５０３により実行される。
【０１３８】
ステップＳ１５０１において、イーサパケットを受信しない状態が一定時間以上継続すると（ステップＳ１５０１：Ｙｅｓ）、通信装置４００は、ステップＳ１５０２へ移行する。図１５に示すステップＳ１５０２〜Ｓ１５１１は、図１４に示したステップＳ１４０５〜Ｓ１４１４と同様である。
【０１３９】
ただし、図１５に示す例においてはステップＳ１５０２〜Ｓ１５０６を省き、ステップＳ１５０１からステップＳ１５０７へ移行する処理としてもよい。また、図１５に示す例では、ステップＳ１５０１において、イーサネット側からのイーサパケットを受信しない状態が一定時間以上継続したか否かを判断する処理について説明したが、このような処理に限らない。たとえば、ステップＳ１５０１において、ＯＴＮフレームの作成タイミングになったか否かを判断する処理としてもよい。
【０１４０】
（実施の形態にかかる受信側の通信装置におけるＯＴＮフレームの受信時の処理）
図１６は、実施の形態にかかる受信側の通信装置におけるＯＴＮフレームの受信時の処理の一例を示すフローチャートである。図１６においては、一例として、通信装置４００を図２に示したノード２３２に適用し、ノード２３２がＯＴＮ側（ノード２１４）からＯＴＮフレームを受信する場合について説明する。この場合に、通信装置４００は、たとえば図１６に示す各ステップを繰り返し実行する。
【０１４１】
まず、通信装置４００は、対向装置（たとえばノード２１４）からのＯＴＮフレームを受信する（ステップＳ１６０１）。ステップＳ１６０１は、たとえば図６に示したＣＦＰ６０６およびＯＴＮ受信部６０５により実行される。つぎに、通信装置４００は、ステップＳ１６０１により受信したＯＴＮフレームのＯＨから誤り訂正回路選定情報を読み出す（ステップＳ１６０２）。ステップＳ１６０２は、たとえば図６に示したＯＴＮ受信部６０５により実行される。
【０１４２】
つぎに、通信装置４００は、ステップＳ１６０２により読み出した誤り訂正回路選定情報が正常か否かを判断する（ステップＳ１６０３）。ステップＳ１６０３は、たとえば図６に示したＯＴＮ受信部６０５が、ＯＴＮフレームのＯＨの複数の領域に格納された誤り訂正回路選定情報が同一であるか否かを判断することにより実行される。
【０１４３】
ステップＳ１６０３において、読み出した誤り訂正回路選定情報が正常である場合（ステップＳ１６０３：Ｙｅｓ）は、通信装置４００は、ステップＳ１６０４へ移行する。すなわち、通信装置４００は、その誤り訂正回路選定情報が示す誤り訂正回路により、ステップＳ１６０１により受信したＯＴＮフレームを処理し（ステップＳ１６０４）、ステップＳ１６０７へ移行する。ステップＳ１６０４は、たとえば図６に示した誤り訂正回路６０４により実行される。
【０１４４】
ステップＳ１６０３において、読み出した誤り訂正回路選定情報が正常でない場合（ステップＳ１６０３：Ｎｏ）は、通信装置４００は、ＦＥＣ演算回路選択情報記憶部６３２からＦＥＣ演算回路選択情報を読み出す（ステップＳ１６０５）。ステップＳ１６０５は、たとえば図６に示したＦＥＣ演算回路制御部６１１により実行される。
【０１４５】
つぎに、通信装置４００は、ステップＳ１６０５により読み出したＦＥＣ演算回路選択情報が示す誤り訂正回路により、ステップＳ１６０１により受信したＯＴＮフレームを処理する（ステップＳ１６０６）。ステップＳ１６０６は、たとえば図６に示した誤り訂正回路６０４により実行される。
【０１４６】
つぎに、通信装置４００は、ステップＳ１６０４またはステップＳ１６０６により処理したＯＴＮフレームからイーサパケットを取り出す（ステップＳ１６０７）。ステップＳ１６０７は、たとえば図６に示したデフレーマ６０３により実行される。
【０１４７】
つぎに、通信装置４００は、ステップＳ１６０７により取り出したイーサパケットを、イーサネット側（たとえば図２に示したノード２３１）へ送信し（ステップＳ１６０８）、ＯＴＮフレームを受信した場合の一連の処理を終了する。
【０１４８】
このように、実施の形態にかかる通信装置４００によれば、ＯＴＮフレームに格納したイーサパケットに有意なデータが含まれているか否かに応じた誤り訂正に関する符号化処理をそのＯＴＮフレームに対して行うことができる。これにより、たとえば有意なデータが含まれないＯＴＮフレームについては消費電力が小さい誤り訂正に関する符号化処理（たとえばＮｏＦＥＣ）を行うことが可能になり、消費電力の低減を図ることができる。
【０１４９】
以上説明したように、送信装置、受信装置、送信方法および受信方法によれば、消費電力の低減を図ることができる。
【０１５０】
たとえば、近年、光伝送技術およびパケット伝送技術の進歩により、異なる複数のネットワーク階層（以下、レイヤ）の伝送をサポートする伝送装置が実用化されている。このような伝送装置は、たとえば、光レイヤからパケットレイヤ、またはパケットレイヤから光レイヤへのレイヤ変換機能と誤り訂正機能を備える。
【０１５１】
長距離のデータ転送は、たとえば、ＯＴＮなどの光レイヤを用いることにより実現される。パケットレイヤは、光レイヤよりも上位に位置する。このような伝送装置または伝送システムを使用することにより、安定した大容量かつ長距離のデータ転送サービスが提供される。
【０１５２】
光レイヤを用いた大容量かつ長距離のデータ転送を実現させるためには、データの誤り訂正機能が不可欠である。ただし、光レイヤを用いた伝送装置または伝送システム間で転送されるデータの全てにユーザデータ（パケットレイヤから受信したデータ）が含まれているわけではない。
【０１５３】
しかしながら、従来の技術では、光レイヤから送信される信号内のユーザデータの有無に関わらず、光レイヤが持つ誤り訂正機能を常時稼働させているため、装置およびシステムが無駄な電力を消費しているという問題がある。
【０１５４】
これに対して、上述した実施の形態によれば、装置およびシステムの運用中に、ユーザデータの有無を監視することにより、最適な誤り訂正回路を選択することができる。また、光レイヤ送信側の誤り訂正回路を変更した後に、対向側の光レイヤ受信側も連動して自動的に同じ誤り訂正回路の選択に変更することができる。また、装置およびシステムの運用中に誤り訂正回路を変更することで、光レイヤの信号断が発生しないようにすることができる。
【０１５５】
このように、装置およびシステムが運用している状態でユーザデータの有無を判定して最適な誤り訂正回路が選択できるようになる。このため、伝送装置または伝送システムの消費電力を削減することができる。また、装置およびシステムの送信側と受信側において、自動的に同じ誤り訂正回路が選択されるようにすることができる。また、装置およびシステムが運用中に誤り訂正回路を変更しても光レイヤの信号断が発生しないようにすることができる。
【０１５６】
上述した実施の形態に関し、さらに以下の付記を開示する。
【０１５７】
（付記１）入力されたパケットを含むフレームを生成し、前記パケットに有意なデータが含まれているか否かに応じた誤り訂正に関する符号化処理を前記フレームに対して行う処理部と、
前記処理部によって前記符号化処理が行われた前記フレームを送信する送信部と、
を備えることを特徴とする送信装置。
【０１５８】
（付記２）前記処理部は、前記フレームに対して行う前記符号化処理を示す情報を前記フレームのヘッダに格納することを特徴とする付記１に記載の送信装置。
【０１５９】
（付記３）前記処理部は、前記符号化処理を示す情報を前記ヘッダの複数の領域のそれぞれに格納することを特徴とする付記２に記載の送信装置。
【０１６０】
（付記４）前記処理部は、前記パケットに有意なデータが含まれている場合は、誤り訂正演算により算出した冗長ビットを付与する第１の符号化処理を前記フレームに対して行い、前記パケットに有意なデータが含まれていない場合は、前記第１の符号化処理より消費電力が小さい第２の符号化処理を前記フレームに対して行うことを特徴とする付記１〜３のいずれか一つに記載の送信装置。
【０１６１】
（付記５）前記第２の符号化処理は、誤り訂正演算を行わずに前記フレームに所定の冗長ビットを付与する処理であることを特徴とする付記４に記載の送信装置。
【０１６２】
（付記６）前記処理部は、前記パケットが入力されない場合はアイドルパケットを含むフレームを生成し、前記第２の符号化処理を前記フレームに対して行うことを特徴とする付記４または５に記載の送信装置。
【０１６３】
（付記７）前記パケットは不定期に入力されるパケットであり、
前記処理部は、前記送信部によって定期的に送信される前記フレームを生成する
ことを特徴とする付記６に記載の送信装置。
【０１６４】
（付記８）前記フレームはＯＴＮ（Ｏｐｔｉｃａｌ  Ｔｒａｎｓｐｏｒｔ  Ｎｅｔｗｏｒｋ：光伝達網）フレームであることを特徴とする付記１〜７のいずれか一つに記載の送信装置。
【０１６５】
（付記９）入力されたパケットを含むフレームを生成し、前記パケットに有意なデータが含まれているか否かに応じた誤り訂正に関する符号化処理を行った前記フレームを送信する送信装置であって、前記フレームに対して行う前記符号化処理を示す情報を前記フレームのヘッダに格納する送信装置によって送信された前記フレームを受信する受信部と、
前記受信部によって受信された前記フレームのヘッダに含まれる前記情報に基づいて、前記送信装置が行った前記符号化処理に対応する復号処理を前記フレームに対して行い、前記復号処理を行った前記フレームから前記パケットを取得する処理部と、
を備えることを特徴とする受信装置。
【０１６６】
（付記１０）送信装置が、
入力されたパケットを含むフレームを生成し、
前記パケットに有意なデータが含まれているか否かに応じた誤り訂正に関する符号化処理を前記フレームに対して行い、
前記符号化処理を行った前記フレームを送信する
ことを特徴とする送信方法。
【０１６７】
（付記１１）受信装置が、
入力されたパケットを含むフレームを生成し、前記パケットに有意なデータが含まれているか否かに応じた誤り訂正に関する符号化処理を行った前記フレームを送信する送信装置であって、前記フレームに対して行う前記符号化処理を示す情報を前記フレームのヘッダに格納する送信装置から前記フレームを受信し、
受信した前記フレームのヘッダに含まれる前記情報に基づいて、前記送信装置が行った前記符号化処理に対応する復号処理を前記フレームに対して行い、
前記復号処理を行った前記フレームから前記パケットを取得する
ことを特徴とする受信方法。
【符号の説明】
【０１６８】
１００  通信システム
１１０  送信装置
１１１，１２２  処理部
１１２  送信部
１２０  受信装置
１２１  受信部
２００  ネットワーク
２０１  パケット
２０２  ＯＴＮフレーム
２１１〜２１４，２３１〜２３４  ノード
２２１〜２２５，２４１〜２４５  イーサ伝送路
２５１，２５２  ユーザ端末
２６１  ＯＴＮ伝送路
３００  ノード装置
３１１，３１２  ＭＣＵ
３２１，３２２  ＳＷＦユニット
３３１〜３５４  ＬＩＵ
３６１〜３６４  ファンユニット
４００  通信装置
４０１，５０１，６０１  ＸＦＰ
４０２  パケットレイヤ送受信部
４０３  フレーマ／デフレーマ
４０４  誤り訂正符号／復号化処理部
４０５  光レイヤ送受信部
４０６，５０６，６０６  ＣＦＰ
４０７  ＣＰＵ
４０８  ＲＡＭ
４０９  フラッシュメモリ
４１０  通信インタフェース
４１１  データバス
５０２  イーサ受信部
５０３  フレーマ
５０４，６０４  誤り訂正回路
５０５  ＯＴＮ送信部
５１１，６１１  ＦＥＣ演算回路制御部
５１２  アイドルステート情報記憶部
５２１，６２１  セレクタ
５２２，６２２  ＮｏＦＥＣ回路
５２３，６２３  ＥＦＥＣ演算回路
５２４，６２４  ＵＦＥＣ演算回路
５２５，６２５  送信タイミング調整回路
５３１，６３１  ＦＥＣ設定管理部
５３２，６３２  ＦＥＣ演算回路選択情報記憶部
６０２  イーサ送信部
６０３  デフレーマ
６０５  ＯＴＮ受信部
７００  ＯＴＮフレーム
７１０  ＯＨ
７１１〜７１３  領域
７２０  パケット領域
７３０  誤り訂正領域
【図１】
2018191166.tif 000003
【図２】
2018191166.tif 000004
【図３】
2018191166.tif 000005
【図４】
2018191166.tif 000006
【図５】
2018191166.tif 000007
【図６】
2018191166.tif 000008
【図７】
2018191166.tif 000009
【図８】
2018191166.tif 000010
【図９】
2018191166.tif 000011
【図１０】
2018191166.tif 000012
【図１１】
2018191166.tif 000013
【図１２】
2018191166.tif 000014
【図１３】
2018191166.tif 000015
【図１４】
2018191166.tif 000016
【図１５】
2018191166.tif 000017
【図１６】
2018191166.tif 000018