(57)【要約】【課題】同一情報を一つの通信フレームで複数の受信局宛てに送信可能とする。【解決手段】送信局となるシリアル通信装置１は、情報を情報部に格納し、該情報の送信先となる受信局のアドレスをアドレス部に格納したシリアル送信データを生成するシリアル送信データ生成部１１を備え、シリアル送信データ生成部１１は、同一の情報を複数の受信局に送信する場合には、複数の受信局のアドレスを複数のアドレス部にそれぞれ格納する。受信局となるシリアル通信装置２は、受信した通信フレームの複数のアドレス部に自局のアドレスが含まれる場合には該通信フレームのデータを取得し、自局のアドレスが含まれない場合には該通信フレームのデータを破棄するアドレス比較部２３を備える。【選択図】図２
2018037878.tif 000002
【特許請求の範囲】
【請求項１】
複数のアドレス部を有する通信フレームを送信するシリアル通信装置であって、
情報を情報部に格納し、該情報の送信先となる受信局のアドレスをアドレス部に格納したシリアル送信データを生成するシリアル送信データ生成部を備え、
前記シリアル送信データ生成部は、同一の情報を複数の受信局に同時に送信する場合には、前記複数の受信局のアドレスを複数のアドレス部にそれぞれ格納することを特徴とするシリアル通信装置。
【請求項２】
複数のアドレス部を有する通信フレームを受信するシリアル通信装置であって、
受信した通信フレームの複数のアドレス部に自局のアドレスが含まれる場合には該通信フレームのデータを取得し、自局のアドレスが含まれない場合には該通信フレームのデータを破棄するアドレス比較部
を備えることを特徴とするシリアル通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所定の手順に基づいて通信を行うシリアル通信装置に関する。
【背景技術】
【０００２】
ＨＤＬＣ（High-Level Data Link Control）手順では、２進数表記で“０１１１１１１０”という８ビット長の固定されたパターンのビット列（以下、「フラグ」と記す。）が通信フレームの先頭及び末尾に付加され、これを利用して通信フレームの開始及び終了を判別することができる（例えば、特許文献１参照）。
【０００３】
図３はＨＤＬＣ手順の通信フレーム構造を示す図である。通信フレームは、先頭のフラグと、アドレス部と、制御部と、情報部と、フレーム検査シーケンス（ＦＣＳ； HYPERLINK "https://ja.wikipedia.org/wiki/Frame#Check#Sequence" \o "Frame Check Sequence" Frame Check Sequence）と、末尾のフラグと、を有する。フラグは通信フレームの先頭と末尾に１オクテットずつ付加してもよいし、数オクテットずつ付加してもよい。アドレス部、制御部、情報部、及びフレーム検査シーケンスにおいては、フラグと同一のビットパターンが含まれないようにするために、“１”が５ビット連続したときには直後に“０”が強制的に挿入される。受信局ではこの挿入された“０”を取り除いて元のデータに戻すという処理が行われる。
【０００４】
アドレス部は８ビット長で表された送信先の通信局のアドレスとして使用するものとする。例えば、非特許文献１に示される通信手順におけるマスタ局が送信する通信フレームでは、アドレス部にスレーブ局のアドレスが指定される。この場合、０から２５５までのどれか一つのアドレスを割り当てられた通信局の１つに対して通信フレームを送信することになる。
【０００５】
各通信局の通信伝送路が、全局にわたって電線によって電気的に接続された形態である場合、一つの局が送信した通信フレームを全通信局が同時に受信することになる。各通信局は該通信フレームのアドレス部と自局に割り当てられたアドレスとを比較し、一致する場合は該通信フレームを自局に宛てて送信されたものとして取り込む。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−１３５３５５号公報
【非特許文献】
【０００７】
【非特許文献１】「プログラマブルコントローラ−フィールドネットワーク標準（レベル１）  ＪＩＳ  Ｂ  ３５１１：１９９９（ＪＥＭ−Ｆ  ３００８：１９９９）」、日本規格協会、１９９９年１２月２０日
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来のＨＤＬＣ手順では、制御部及び情報部が同一である通信フレームを複数の通信局に対して送信する場合、アドレス部及びＦＣＳのみが異なる複数の通信フレームをそれぞれの通信局（受信局）に対して送信することとなり、冗長である。
【０００９】
かかる事情に鑑みてなされた本発明の目的は、同一情報を一つの通信フレームで複数の受信局宛てに送信することが可能なシリアル通信装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明に係るシリアル通信装置は、複数のアドレス部を有する通信フレームを送信するシリアル通信装置であって、情報を情報部に格納し、該情報の送信先となる受信局のアドレスをアドレス部に格納したシリアル送信データを生成するシリアル送信データ生成部を備え、前記シリアル送信データ生成部は、同一の情報を複数の受信局に同時に送信する場合には、前記複数の受信局のアドレスを複数のアドレス部にそれぞれ格納することを特徴とする。
【００１１】
また、上記課題を解決するため、本発明に係るシリアル通信装置は、複数のアドレス部を有する通信フレームを受信するシリアル通信装置であって、受信した通信フレームの複数のアドレス部に自局のアドレスが含まれる場合には該通信フレームのデータを取得し、自局のアドレスが含まれない場合には該通信フレームのデータを破棄するアドレス比較部を備えることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、簡単な手順の拡張で同一情報を一つの通信フレームで複数の受信局宛てに送信することができ、通信手順の簡略化、ひいては通信装置の省電力化を実現することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係るシリアル通信装置におけるシリアル通信手順の通信フレーム構造を示す図である。
【図２】本発明の一実施形態に係るシリアル通信装置の構成例を示す図である。
【図３】従来のＨＤＬＣ手順の通信フレーム構造を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明によるシリアル通信装置の実施形態について、図面を参照して詳細に説明する。
【００１５】
図１は、本発明に係るシリアル通信装置におけるシリアル通信手順の通信フレーム構造を示す図である。同図に示すように、通信フレームは、先頭のフラグと、第１アドレス部と、第２アドレス部と、制御部と、情報部と、フレーム検査シーケンスと、末尾のフラグとを有する。先頭のフラグと制御部との間に、複数のアドレス部を有する点が、図３に示した従来のＨＤＬＣ手順の通信フレーム構造と異なる。本実施形態では通信フレームが２つのアドレス部を有するものとして、以下説明する。
【００１６】
フラグＦは、“０１１１１１１０”という８ビット長の固定されたパターンのビット列であり、通信フレームの先頭及び末尾に付加される。
【００１７】
第１アドレス部Ａ1には、通信フレームがコマンドフレームである場合には、通信フレームの送信先となる第１の受信局のアドレスが格納される。通信フレームがレスポンスフレームである場合には、該通信フレームを送信した送信局のアドレスが格納される。
【００１８】
第２アドレス部Ａ2には、通信フレームがコマンドフレームであり、第１の受信局とは別に、同一の通信フレームの送信先となる第２の受信局が存在する場合には、第２の受信局のアドレスが挿入される。第２の受信局が存在しない場合には、第１アドレス部Ａ1と同一のアドレス、又はゼロが格納される。通信フレームがレスポンスフレームである場合には、該フレームを送信した送信局のアドレス（すなわち、第１アドレス部Ａ1と同一のアドレス）、又はゼロが格納される。
【００１９】
制御部Ｃには、通信フレームの役割を指定する制御情報が格納される。
【００２０】
情報部Ｉには、伝送すべき任意の情報が格納される。
【００２１】
フレーム検査シーケンスＦＣＳには、巡回冗長検査（ＣＲＣ；Cyclic Redundancy Check）方式によるチェック結果が格納される。
【００２２】
０挿入は、第１アドレス部Ａ1と、第２アドレス部Ａ2と、制御部Ｃと、情報部Ｉと、フレーム検査シーケンスＦＣＳに対して行われる。
【００２３】
図２は、本発明の一実施形態に係るシリアル通信装置の構成例を示すブロック図である。シリアル通信装置１は、上述の複数のアドレス部を有する通信フレームを生成して送信する送信局である。シリアル通信装置２は、上述の複数のアドレス部を有する通信フレームを受信し、シリアル受信データを生成するとともに、誤り検出を行う受信局である。ここでは送信局の機能を有するシリアル通信装置１と、受信局の機能を有するシリアル通信装置２とを区別して記載しているが、１つのシリアル通信装置が受信局及び送信局の機能を備えてもよい。
【００２４】
図２に示すシリアル通信装置１（送信局）は、シリアル送信データ生成部１１と、ＦＣＳ生成部１２と、０挿入部１３と、フラグ生成部１４とを備える。シリアル通信装置１により、シリアル通信手順の送信手順を実施することができる。
【００２５】
シリアル送信データ生成部１１は、第１アドレス部、第２アドレス部、制御部、及び情報部にデータを格納したシリアル送信データを生成する。シリアル送信データ生成部１１は、同一の情報を複数（本実施形態では２つ）の受信局に同時に送信する場合には、複数の受信局のアドレスを複数のアドレス部（本実施形態では第１アドレス部及び第２アドレス部）にそれぞれ格納する。情報を１つの受信局にのみ送信する場合には、受信局の同一のアドレスを全てのアドレス部にそれぞれ格納してもよいし、１つのアドレス部に受信局のアドレスを格納して残りのアドレス部にはゼロを格納してもよい。
【００２６】
ＦＣＳ生成部１２は、第１アドレス部、第２アドレス部、制御部、及び情報部からなるシリアル送信データを入力し、シリアル送信データの誤り検出を可能とするためにＣＲＣチェックを行う。具体的には、シリアル送信データから生成した高次の多項式を所定の生成多項式で割った剰余を検査用の符号とし、シリアル送信データに該剰余を付加したシリアルデータを０挿入部１３に出力する。
【００２７】
０挿入部１３は、ＦＣＳ生成部１２から入力されたシリアルデータに対し、所定のビットパターンの直後に“０”を挿入した０挿入データを生成し、フラグ生成部１４に出力する。具体的には、“１”が５ビット連続すると直後に“０”を挿入して“１”が６ビット以上連続しないようにする。
【００２８】
フラグ生成部１４は、０挿入部１３から入力された０挿入データの先頭及び末尾にフラグ“０１１１１１１０”を付加し、通信フレームとしてシリアル通信装置２に送信する。
【００２９】
図２に示すシリアル通信装置２（受信局）は、フラグ削除部２１と、０削除部２２と、アドレス比較部２３と、ＦＣＳ異常検出部２４とを備える。シリアル通信装置２により、シリアル通信手順の受信手順を実施することができる。
【００３０】
フラグ削除部２１は、受信した通信フレームから先頭及び末尾のフラグ“０１１１１１１０”を削除し、０削除部２２に出力する。
【００３１】
０削除部２２は、フラグ削除部２１から入力されたシリアルデータに対して、所定のビットパターンの直後に挿入された“０”を削除したシリアル受信データを生成し、アドレス比較部２３に出力する。具体的には、５ビット連続する“１”の直後の“０”を削除する。
【００３２】
アドレス比較部２３は、０削除部２２から入力されたシリアル受信データに含まれる複数（本実施形態では２つ）のアドレス部のいずれかに自局のアドレスが含まれる場合にはシリアル受信データを取得し、自局のアドレスが含まれない場合にはシリアル受信データを破棄する。つまり、複数のアドレス部（本実施形態では第１アドレス部及び第２アドレス部）に格納されたアドレスと自局のアドレスとを比較し、いずれかのアドレスが自局に割り当てられたアドレスと一致する場合はシリアル受信データをＦＣＳ異常検出部２４及び外部に出力し、不一致の場合はシリアル受信データを破棄する。
【００３３】
ＦＣＳ異常検出部２４は、アドレス比較部２３から入力されたシリアル受信データに対してＦＣＳチェックを行い、異常を検出した場合にはＦＣＳ異常信号を外部に出力する。
【００３４】
上述したように、送信局となるシリアル通信装置１は、同一の情報を複数の受信局に送信する場合には、複数の受信局のアドレスを複数のアドレス部にそれぞれ格納する。受信局となるシリアル通信装置２は、受信した通信フレームの複数のアドレス部に自局のアドレスが含まれる場合には該通信フレームのデータを取得し、自局のアドレスが含まれない場合には該通信フレームのデータを破棄する。かかる構成により、簡単な手順の拡張で同一情報を一つの通信フレームで複数の受信局宛てに送信することができるようになり、通信手順の簡略化、ひいては通信装置の省電力化を実現することが可能となる。
【００３５】
上述の実施形態は、代表的な例として説明したが、本発明の趣旨及び範囲内で、多くの変更及び置換ができることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。例えば、実施形態に記載の複数の構成ブロックを１つに組み合わせたり、あるいは１つの構成ブロックを分割したりすることが可能である。
【産業上の利用可能性】
【００３６】
本発明は、簡単な手順の拡張で同一情報を一つの通信フレームで複数の受信局宛てに送信することができるため、シリアル通信を行う任意の用途に有用である。
【符号の説明】
【００３７】
１    シリアル通信装置（送信局）
２    シリアル通信装置（受信局）
１１  シリアル送信データ生成部
１２  ＦＣＳ生成部
１３  ０挿入部
１４  フラグ生成部
２１  フラグ削除部
２２  ０削除部
２３  アドレス比較部
２４  ＦＣＳ異常検出部
【図１】
2018037878.tif 000003
【図２】
2018037878.tif 000004
【図３】
2018037878.tif 000005