(57)【要約】      （修正有）【課題】膜厚のばらつき、チャンバの不均一性、および／または、磁場によって引き起こされた不均一性を補償しうる基板支持体アセンブリの構成要素を提供する。【解決手段】基板支持体アセンブリ１００の構成要素（基板支持体またはエッジリングなど）が、基板支持体および／またはエッジリングに組み込まれた複数の電流ループを備える。電流ループは、横方向に離間され、基板支持体またはエッジリングの周囲の半分未満に伸びており、電流ループの各々は、基板のプラズマ処理中に基板支持体に支持された基板の上方に、２０ガウス未満の磁場強度の局所ＤＣ磁場を誘導するよう動作可能である。ＤＣ電力を供給されると、電流ループは、プラズマに局所的に影響を与えて、基板にわたるプラズマ処理の不均一性を補償するために、半導体基板上に局所ＤＣ磁場を生成する。【選択図】図１
2018037662.tif 000002
【特許請求の範囲】
【請求項１】
プラズマ処理を受ける個々の半導体基板を支持するための基板支持体アセンブリの構成要素であって、
前記プラズマ処理中に前記半導体基板を支持することができる基板支持体、および／または、前記半導体基板を囲むエッジリングと、
前記基板支持体および／または前記エッジリングに組み込まれた複数の電流ループと、
を備え、
前記電流ループは、横方向に離間され、前記基板支持体または前記エッジリングの周囲の半分未満に伸びており、前記電流ループの各々は、前記基板のプラズマ処理中に前記基板支持体に支持された基板の上方に、２０ガウス未満の磁場強度の局所ＤＣ磁場を誘導するよう動作可能である、構成要素。
【請求項２】
請求項１に記載の構成要素であって、前記基板支持体は、ベースプレートと、前記ベースプレート上方の断熱層と、前記断熱層上方の静電チャック電極を埋め込まれたセラミックプレートと、を備え、
前記電流ループは、前記半導体基板の上面と平行な平面内に実質的に存在するように、前記ベースプレートまたは前記セラミックプレート内に埋め込まれている、構成要素。
【請求項３】
請求項１に記載の構成要素であって、前記電流ループは、前記半導体基板の上面と平行な平面内に実質的に存在するように、前記エッジリング内に埋め込まれている、構成要素。
【請求項４】
請求項１に記載の構成要素であって、２００個以下の同じサイズで円形の電流ループが、前記基板支持体または前記エッジリング内に埋め込まれている、構成要素。
【請求項５】
請求項１に記載の構成要素であって、前記電流ループの各々は、円形、半円形、楕円形、半楕円形、正方形、長方形、台形、三角形、または、多角形の形状を有する、構成要素。
【請求項６】
請求項１に記載の構成要素であって、前記複数の電流ループに含まれる各電流ループは、約０．５〜１０ｍｍの直径を有するループに形成されたワイヤである、構成要素。
【請求項７】
請求項１に記載の構成要素であって、前記複数の電流ループに含まれる各電流ループの周囲は、隣接する電流ループから横方向にオフセットされている、構成要素。
【請求項８】
請求項１に記載の構成要素を組み込んだプラズマ処理チャンバであって、前記基板支持体は、前記基板支持体にわたって横方向に分布する複数のヒータを有してクリティカルディメンション（ＣＤ）制御のために空間的温度プロファイルを調節するよう動作可能であるヒータ層を備え、前記基板支持体は、前記基板支持体にわたって横方向に分布する少なくとも９つの電流ループを備え、前記半導体基板の処理中に局所的な不均一性を補償するよう動作可能である、プラズマ処理チャンバ。
【請求項９】
請求項８に記載のプラズマ処理チャンバであって、前記プラズマ処理チャンバは、プラズマエッチングチャンバである、プラズマ処理チャンバ。
【請求項１０】
請求項８に記載のプラズマ処理チャンバであって、前記電流ループは、同じまたは異なる電力レベルのＤＣ電力を同じまたは異なる時に供給されうるように、コントローラによって制御された１または複数のＤＣ電源に接続され、前記電流ループを流れる電流は、同じ方向または異なる方向である、プラズマ処理チャンバ。
【請求項１１】
請求項８に記載のプラズマ処理チャンバ内で処理を受ける半導体基板のプラズマ処理中に磁場パターンを制御および／または調整する方法であって、
ａ）前記基板支持体上に半導体基板を支持する工程と、
ｂ）前記半導体基板をプラズマ処理する工程と、
ｃ）処理の局所的な不均一性を補償するために、前記電流ループの少なくとも１つにＤＣ電力を供給して、前記半導体基板の上方の領域に局所ＤＣ磁場を生成する工程と、
を備える、方法。
【請求項１２】
請求項１１に記載の方法であって、前記電流ループは、異なる大きさのＤＣ電力を供給され、前記電流ループの各々に時計回り方向の電流が流れる、方法。
【請求項１３】
請求項１１に記載の方法であって、前記電流ループは、異なる大きさのＤＣ電力を供給され、前記電流ループのいくつかに異なる方向の電流が流れる、方法。
【請求項１４】
請求項１１に記載の方法であって、前記電流ループの各々は、前記半導体基板の上方に、１ガウス未満の磁場強度を有する局所磁場を生成する、方法。
【請求項１５】
請求項１４に記載の方法であって、前記磁場強度は、０．５ガウス未満である、方法。
【請求項１６】
請求項１１に記載の方法であって、前記基板支持体は、少なくとも２つの電流ループを有するエッジリングによって囲まれ、前記電流ループの各々は、前記エッジリングの反対側に配置される、方法。
【請求項１７】
請求項１６に記載の方法であって、前記エッジリングは、少なくとも４つの電流ループを有し、前記電流ループの各々は、前記電流ループの内の別の１つと直径方向反対側に配置され、前記電流ループの各々は、円形、半円形、楕円形、半楕円形、正方形、長方形、台形、三角形、または、多角形の形状を有する、方法。
【請求項１８】
請求項１１に記載の方法であって、前記プラズマ処理は、プラズマエッチングであり、前記方法は、さらに、工程ａ）およびｂ）の後、かつ、工程ｃ）の前に、
前記半導体基板を前記チャンバから取り出す工程と、
前記半導体基板上のエッチング速度パターンにおけるエッチング速度の不均一性を検出する工程と、
膜厚によって引き起こされたエッチング速度の不均一性、エッチングチャンバによって引き起こされたエッチング速度の不均一性、または、プラズマによって引き起こされたエッチング速度の不均一性を補償するように、工程ｃ）を修正する工程と、
を備える、方法。
【請求項１９】
請求項１１に記載の方法であって、前記ＤＣ電力は、多重電力スキームを含む少なくとも１つのＤＣ電源から供給される、方法。
【請求項２０】
請求項１１に記載の方法であって、前記基板支持体は、少なくとも約２００ｍｍ、少なくとも約３００ｍｍ、または、少なくとも約４５０ｍｍの直径を有する基板を支持するよう適合される、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書では、小さい磁場を生成して、基板支持体アセンブリ上に支持された半導体基板のプラズマ処理中のばらつきを補償するよう適合された複数の電流ループを有する基板支持体アセンブリの構成要素が開示されている。その構成要素は、クリティカルディメンション（ＣＤ）の均一性の制御の向上を可能にするエッジリングまたは基板支持体（調節可能静電チャック（ＥＳＣ）など）であってよく、その方法および利用法も開示されている。
【背景技術】
【０００２】
文書、法令、または、知識が参照または議論されている本明細書において、この参照または議論は、文書、法令、または、知識、もしくは、それらの任意の組み合わせが、優先日に、公表されていた、周知されていた、共通の一般知識の一部であった、または、適用される法令の条項のもとで従来技術を構成する、すなわち、本明細書が関係する任意の問題の解決の試みに関連することが知られていることを認めるものではない。
【０００３】
本願の権利者が所有する米国特許第６，９２１，７２４号は、ウエハを保持するためのＥＳＣと、ウエハの温度を検知する温度センサとを備えたウエハエッチング用のエッチング処理装置を開示している。選択可能な設定点温度にＥＳＣの温度を維持するために、チャックは、温度管理システムによって制御されるヒータを備え、温度センサは、温度管理システムに動作可能に接続されている。第１の設定点温度および第２の設定点温度が選択される。ウエハは、チャック上に載置され、第１の設定点温度に設定される。次いで、ウエハは、第１の設定点温度で第１の期間中、そして、第２の設定点温度で第２期間中、処理される。
【０００４】
本願の権利者が所有する米国特許第６，８４７，０１４号は、温度管理されたベース、断熱材、平坦な支持体、および、ヒータを備えたプラズマ処理装置用のＥＳＣを開示している。温度制御されたベースは、基板の所望の温度未満の温度を有する。断熱材は、温度制御されたベース上に配置される。平坦な支持体は、断熱材上に配置されており、基板を保持する。ヒータは、平坦な支持体に埋め込みおよび／または平坦な支持体の下側に配置されており、複数の対応する加熱領域を加熱する複数の加熱素子を備える。各加熱素子の供給電力および／または温度は、独立して制御される。
【０００５】
本願の権利者が所有する米国特許公開第２０１１／００９２０７２号は、拡大縮小可能な多重化レイアウトで配置された複数の独立制御可能な平面ヒータ領域と、平面加熱領域に対して独立的な制御および電力供給を行うための電子機器とを備えた半導体プラズマ処理装置内の基板支持体アセンブリ用の加熱プレートを開示している。
【０００６】
したがって、膜厚のばらつき、エッチングチャンバによって引き起こされるエッチング速度の不均一性、および、（プラズマ生成による）大きい磁場で引き起こされる不均一性を補正するために、方位角方向のプラズマ処理速度の不均一性を空間的に補正および／または調整することができる基板支持体アセンブリ（ＥＳＣまたはエッジリングを備えた基板支持体アセンブリなど）の構成要素が求められている。
【０００７】
従来技術の特定の態様が、本発明の開示を容易にするために議論されているが、出願人は、これらの技術的態様を全く放棄せず、請求された発明は、本明細書に議論された従来技術の態様の１または複数を網羅または含みうるよう意図されている。
【発明の概要】
【０００８】
少なくとも１つの半導体基板のプラズマ処理中にプラズマ内に小さい磁場を生成する複数の電流ループを組み込んだエッジリングまたは基板支持体を備える基板支持体アセンブリの構成要素が開示されている。構成要素は、永久磁石も鉄心も必要なしに局所磁場を生成する。磁場は、半導体基板上で処理を受ける回路への損傷を避けるのに十分小さいが、プラズマエッチング中にエッチング速度などの局所的なプラズマ処理を増減させるようにプラズマに影響を与えるのに十分な強さを有する。局所的なプラズマ処理速度の空間的な調整は、膜厚のばらつき、チャンバの不均一性、および／または、磁場によって引き起こされた不均一性を補償しうる。
【０００９】
エッチングなどのプラズマ処理中、電流ループは、膜厚のばらつき、チャンバの不均一性、および／または、磁場によって引き起こされた不均一性を補正するために、プラズマを操作して、方位角方向のプラズマへの空間的な調整を行うように電力供給されうる。
【図面の簡単な説明】
【００１０】
【図１】ＥＳＣを備えた基板支持体アセンブリを示す断面図。
【００１１】
【図２Ａ】一実施形態に従って、基板支持体アセンブリの構成要素を示す上面図。
【図２Ｂ】関連する垂直な印加磁場を示す断面図。
【００１２】
【図３】一実施形態に従って、基板支持体アセンブリの構成要素を示す斜視図。
【００１３】
【図４】別の実施形態に従って、基板支持体アセンブリの構成要素を示す上面図。
【００１４】
【図５】さらに別の実施形態に従って、基板支持体アセンブリの構成要素を示す上面図。
【００１５】
【図６】さらなる実施形態に従って、基板支持体アセンブリの構成要素を示す上面図。
【００１６】
【図７】基板支持体を囲む一実施形態の構成要素を示す上面図。
【００１７】
【図８】基板支持体を囲む一実施形態の構成要素を示す斜視図。
【００１８】
【図９】基板支持体を囲む別の実施形態の構成要素を示す上面図。
【００１９】
【図１０】一実施形態による基板支持体の構成要素と、一実施形態による基板支持体を囲む構成要素とを示す上面図。
【００２０】
【図１１】別の実施形態による基板支持体の構成要素と、別の実施形態による基板支持体を囲む構成要素とを示す上面図。
【００２１】
【図１２】さらに別の実施形態による基板支持体の構成要素と、さらに別の実施形態による基板支持体を囲む構成要素とを示す上面図。
【００２２】
【図１３】基板の部分エッチング後のエッチング速度パターンを示す上面図。
【００２３】
【図１４】基板の最終エッチング後のエッチング速度パターンを示す上面図。
【発明を実施するための形態】
【００２４】
基板温度に対する方位角方向の小さい（例えば、＜５℃）補正によって基板において正確な方位角方向のＣＤ制御を行うことで、基板温度に敏感な（例えば、１ｎｍ／℃ほどの高さ）ＣＤ均一性に対処できる。例えば、方位角方向に対称なエッチングチャンバ設計を用いても、より薄い薄膜を有する基板の領域では、基板上の他の領域よりも速く薄膜が除去されるので、膜厚の不均一性により、方位角方向のエッチング速度の不均一性が生じうる。ハードウェアの小さいばらつきも、方位角方向のエッチング速度の不均一性に寄与する（例えば、＜１％）。プラズマ生成に用いられる磁場など、大きい印加ＤＣ磁場（例えば、＞２０ガウス）が、プラズマエッチングにおけるエッチング速度の不均一性の原因になりうる。かかる磁場は、プラズマ内の電子に作用するＦ＝Ｅ×Ｂ（Ｅはプラズマ内の電場、Ｂは磁場）で定義される力Ｆを引き起こし、その力Ｆは、プラズマエッチング中のプラズマに方位角方向の不均一性を生じさせ、プラズマにおけるかかる不均一性が、エッチング速度の不均一性につながりうる。
【００２５】
図１は、基板７０と、調節可能なＥＳＣを備えた基板支持体アセンブリ１００とを示す断面図である。調節可能なＥＳＣは、冷却流体路２０が貫通したベースプレート１０を備える。断熱層３０が、ベースプレート１０上に配置されている。加熱プレート４０が、断熱層３０上に配置されており、基板支持体にわたって横方向に分布する離散的な加熱領域５０の列を備え、ＣＤ制御のために空間的温度プロファイルを調節するよう動作可能である。セラミックプレート６０が、加熱プレート４０上に配置されている。基板７０は、セラミックプレート６０の上に載置され、セラミックプレートに埋め込まれた静電チャック電極（図示せず）によってＥＳＣに電気的にクランプされる。基板支持体１００は、調節可能なＥＳＣの代わりに標準的すなわち調節不可能なＥＳＣを備えてもよいことに注意されたい。基板支持体アセンブリは、少なくとも約２００ｍｍの直径、または、少なくとも約３００ｍｍの直径、または、少なくとも約４５０ｍｍの直径の基板を支持するよう適合されている。構成要素の材料には、特に制限はない。ベースプレート１０は、アルミニウムまたはステンレス鋼など、適切な熱導体から製造されることが好ましい。セラミックプレート６０は、酸化アルミニウム（Ａｌ２Ｏ３）または窒化アルミニウム（ＡｌＮ）など、適切なセラミック材料から製造されることが好ましい。断熱層３０は、シリコーン材料を含むことが好ましく、かかる材料は、ベースプレート１０を加熱プレート４０に接着する。加熱プレート４０をセラミックプレート６０に接着するために、エポキシ、シリコーン、または、金属結合が用いられることが好ましい。
【００２６】
動作条件（例えば、プラズマエッチング）下で、プラズマ生成に用いられるＤＣ磁場は、エッチング速度の不均一性の周知の原因である。例えば、プラズマ領域において処理を受ける基板の平面に平行な磁場が、方位角方向のエッチング速度パターンの不均一性を引き起こすと予測され、印加磁場の１ガウス当たり約５％のエッチング速度の不均一性を引き起こす。薄膜厚のばらつきおよびエッチングチャンバハードウェアのばらつきも、方位角方向のエッチング速度の不均一性に寄与することが知られている。
【００２７】
引き起こされた不均一性は、印加ＤＣ磁場を用いて方位角方向のエッチング速度パターンの調整を行うために利用することができる。これらの印加磁場は、比較的小さく（例えば、＜２０ガウスまたは＜１０ガウス、好ましくは、≦１ガウスまたは≦１／２ガウス）、他のエッチングパラメータ（例えば、ＣＤ均一性、基板温度）に大きい影響を与えることなしに、プラズマ処理に対する局所的な補正（エッチング速度の補正など）を行うことを可能にする。例えば、比較的小さい印加磁場は、エッチングされる基板上の回路に対する潜在的な損傷も最小化する。したがって、膜厚のばらつき、エッチングチャンバハードウェア、および、プラズマの磁場によって引き起こされた不均一性など、方位角方向のエッチング速度の不均一性がエッチング処理において検出された時、基板支持体から基板の上に生成された局所磁場を用いて、方位角方向のエッチング速度パターンの調整を行うことができる。プラズマ支援蒸着など、他のプラズマ処理でも、同様の結果を得ることができる。
【００２８】
かかる局所磁場を印加するために、少なくとも１つの通電導体（電流ループ）に電力供給されてよい。図２は、基板支持体アセンブリ１００の構成要素に埋め込まれた通電導体１５０を示す（図２Ａ）。ＤＣ電流が通電導体１５０を流れると、磁場が、主に基板支持体アセンブリ１００および基板７０に垂直な方向に生成される（図２Ｂ）。動作条件（例えば、プラズマエッチング）下で、導体１５０は、基板支持体アセンブリ１００の他の要素（ベースプレート１０へのＲＦおよび加熱プレート４０への電力およびＥＳＣへの電圧など）と独立して動作される。導体１５０は、ＤＣ電力が構成要素の本体を通る導線によって導体１５０に供給された時に、ＤＣ磁場を生成するよう適合されている。
【００２９】
小規模磁場を生成するために、複数の導体１５０は、エッチング速度パターンなどのプラズマ処理に対する補正および／または調整を行うのに効果的な印加磁場を生成するのに適した位置で、基板支持体および／またはエッジリングにわたって横方向に離間されている。導体１５０は、ＥＳＣセラミック（セラミックプレート６０など）のような構成要素内に配置されてよい。導体１５０は、ベースプレート１０など別の構成要素内に配置されてもよい。導体１５０は、基板支持体に隣接するハードウェア（エッジリングなど）に配置されてもよい。通電導体１５０は、導体内の電流によって生成される任意の熱が基板温度を実質的に変化させないように、ベースプレート１０の内部に配置されることが好ましい。ベースプレート１０に組み込まれる場合、導体１５０は、電気絶縁被覆を備えたワイヤであることが好ましい。
【００３０】
好ましくは、通電導体１５０は、印加ＤＣ電流が導体内部にのみ流れ、導体１５０が埋め込まれた基板支持体の構成要素には流れないことを保証するために、周囲から電気的に絶縁されたワイヤ、ケーブル、または、導電トレースを含んでよい。電気的な絶縁は、通電導体１５０を囲む１または複数の薄い絶縁層を提供することによって実現されうる。例えば、通電導体１５０が、導電性の構成要素内に配置される場合、絶縁材料または被覆の１または複数の薄層が、電気的絶縁のために導体周囲に配置される。絶縁材料は、カプトン膜、エポキシ膜、シリコーン膜、および、それらの組み合わせを含んでよい。通電導体１５０が、導電性でない構成要素内に配置される場合、絶縁材料または被覆の薄層を電気的絶縁のために設ける必要はない。導体１５０の材料は、銅を含むことが好ましいが、適切な導電性を有するその他の材料で構成されてもよい。
【００３１】
導体１５０は、電流ループ１５０を形成するように、基板支持体の構成要素内に配置されてよい。電流ループ１５０は、基板７０の上面の平面を基準として、構成要素内で任意の所望の形状に形成されてよく、円形または半円形が好ましい。その他の形状としては、楕円形、半楕円形、正方形、長方形、台形、三角形、または、その他の多角形であってもよい。セラミックプレート６０に組み込まれる導体１５０としてワイヤが選択された場合、ワイヤは、構成要素の粉末出発原料を入れた鋳型内の所望の位置に配置されうる。次いで、成形された構成要素は焼成されて、構成要素を形成する。導電トレースが導体１５０として選択された場合、トレースの粉末出発原料が、粉末成形でパターンに形成され、その後、成形品が焼成されて、構成要素を形成しうる。導電トレースが導体１５０として選択され、構成要素の外面上に配置される場合、金属またはその他の材料が、構成要素上にメッキされ、その後に、金属またはその他の材料のエッチングを行って、構成要素上に電流ループを形成しうる。個々のワイヤが導体１５０として選択され、構成要素の上面に形成される場合、ワイヤを受け入れるのに適切な寸法で表面上に溝が機械加工されてよく、絶縁されたワイヤが適切な接着剤で溝内に取り付けられうる。
【００３２】
電流ループ１５０は、それに接続された導線によってＤＣ電力を供給されうる。図３は、電力供給（上向き矢印）および電力帰還（下向き矢印）のための導線１３０と共に電流ループ１５０を備える基板支持体アセンブリ１００を示す斜視図である。電流ループ１５０は、ベースプレート１０の中または上に配置される。導線は、磁場が導線上に生成されるように数ｍｍ離間されており、特に電流ループ１５０に近い磁場は、互いに打ち消しあい、エッチングされる基板７０（図２Ａ）上の磁場に干渉しない。
【００３３】
電流ループは、巻数が１回であってよい。ただし、複数の巻数でコイル（またはコイル様）構造を形成する１または複数の電流ループも想到される。コイル（またはコイル様）構造は、エッチング処理中に印加される磁場を生成するために必要なＤＣ電流を低減しうる。１または複数の電流ループの実施形態は、基板と平行な平面に配置されることが好ましい。ただし、１または複数の電流ループは、望ましければ、基板に平行でない平面に配置されてもよい。
【００３４】
通電導体１５０の寸法は、方位角方向のエッチング速度パターンなどの均一な処理を達成するためにプラズマを補正および／または調整するのに効果的な印加磁場を提供する限り、特に制限されない。通電導体１５０の長さは、対応する電流ループ１５０を所望の形状に形成できるように選択されうる。例えば、３００ｍｍ直径のウエハがエッチングされる場合、各局所磁場は、約１〜１５０ｍｍの間、好ましくは約１〜７５ｍｍの間のループ直径を有するよう形成された単一の円形電流ループによって生成されうる。基板支持体における電流ループの形状および電流ループの所望の数に応じて、個々の電流ループの長さは、構成要素が最大２００の電流ループを備える場合などに、５〜１０００ｍｍ（例えば、５〜５０ｍｍまたは５０〜１０００ｍｍ）であってよい。通電導体１５０自体の直径も、特に限定されず、適切な印加局所磁場を形成する任意の直径または寸法であってよい。例えば、３００ｍｍ直径のウエハがエッチングされる場合、電流ループは、約０．５ｍｍ〜１０ｍｍの間、好ましくは約０．５ｍｍ〜５ｍｍの間の直径を有するワイヤであってよい。導電トレースを電流ループ１５０にする場合、トレースは、約０．５ｍｍ〜１０ｍｍの間、好ましくは約０．５ｍｍ〜５ｍｍの間の厚さと、約０．５ｍｍ〜１０ｍｍの間、好ましくは約０．５ｍｍ〜５ｍｍの間の幅とを有する長方形に形成されてよい。電流ループを流れる電流の方向は、特に限定されず、時計回りでも反時計回りでもよい。電流ループ１５０を流れる電流は、必要に応じて電流の方向を切り替えることによって印加ＤＣ磁場の方向を切り替えるために、逆転可能であるよう適合されている。
【００３５】
説明のために、図２は、単一の電流ループ１５０を備えた基板支持体アセンブリ１００の構成要素の一実施形態を示す。ただし、局所磁場を提供するために、基板支持体に複数の電流ループ１５０を有することが望ましい。複数の電流ループ１５０が、基板上の局所磁場強度に必要なＤＣ電流の削減を可能にする。複数の電流ループ１５０の利点は、各電流ループに様々な電力レベルを供給して、より効率的に処理の不均一性を補正および／または調節できるように、各ループを互いに独立して動作させられることである。複数の電流ループに含まれる各電流ループ１５０が独立して動作可能である場合、基板上の印加磁場をさらに細かく調整することができる。複数の電流ループ１５０は、同じまたは異なる電力レベルの電力が同じまたは異なる時に供給されうるように、コントローラによって制御された１または複数のＤＣ電源に接続されることが好ましい。１または複数のＤＣ電源は、多重電力供給スキームを含み、各ループを時分割多重化によって個別に調整できるように各電流ループ１５０に電力を供給できることが好ましい。複数の電力ループに含まれる各電力ループ１５０の周囲は、重複が起こらないように隣接する電流ループの周囲から横方向にオフセットされることが好ましい。複数の電流ループ１５０は、ループが配置された構成要素の中心と垂直に交わる平面が、構成要素の各半分の実質的な鏡像を生み出すように、横方向に対称または等距離に配置されることが好ましい。構成要素内の電流ループ１５０は、規定されたパターン、例えば、長方形格子、六角形格子、環状配列、または、任意の所望のパターンで配置されることが好ましい。
【００３６】
図４は、基板支持体１００が複数の電流ループ１５０を備える基板支持体アセンブリ１００の構成要素の好ましい実施形態を示す図である。図４は、互いに対向するまっすぐなレッグを有するＤ字形の２つの別個の電流ループ１５０を有する好ましい実施形態を示す。電流ループ１５０は、同じサイズであってもよいし、異なるサイズであってもよい。電流ループ１５０の各々は、支持体またはエッジリング周囲の約半分未満に伸びていることが好ましい。図によると、電流ループ１５０は、基板支持体の構成要素の周辺領域に向かって配置されているが、所望の任意の半径方向の位置に配置されてもよい。これらの２つのループの電流が同じ方向（例えば、両方とも時計回りまたは両方とも反時計回り）に印加された時、図２Ａに示したのと同様の磁場が生成される。２つのループの電流が反対方向（例えば、一方が時計回りでもう一方が反時計回り）に印加された時、印加磁場の特定の部分が、基板の中央上で相殺される。
【００３７】
図５は、基板支持体１００が複数の電流ループ１５０を備える基板支持体アセンブリ１００の構成要素の好ましい実施形態を示す図である。図５は、Ｄ型であり、内向きのまっすぐなレッグを有するＤ字形の４つの別個の電流ループ１５０を有する好ましい実施形態を示す。図４と同様に、電流ループ１５０は、基板支持体の構成要素の周辺領域に向かって配置されているが、所望の任意の半径方向の位置に配置されてもよい。４つの電流ループ１５０は、図４の２つの別個のループによって生成される印加磁場と同様に、４つのループ１５０の各々の電流の方向に応じて、基板上で様々な方向に印加磁場を生成することができる。
【００３８】
図６は、円形電流ループを有する基板支持体アセンブリ１００の構成要素の一実施形態を示しており、様々な電流ループ１５０における電流の方向を制御することで、より複雑な磁場パターンを基板上に生成できる。図６の実施形態は、９つの別個の電流ループ１５０を備えており、８つの外側の電流ループが中央の電流ループを囲んでいる。必要に応じて、電流ループ１５０の総数は、９より大幅に多くてもよく、約２００個でもよい。電流ループ１５０が多くなるほど、基板上の印加磁場をより細かく調整できる。
【００３９】
図７は、基板支持体１００を囲むよう適合された構成要素が少なくとも１つの電流ループ１５０を備え、基板支持体１００が電流ループを備えない基板支持体アセンブリ１００の一実施形態を示す。構成要素からの磁場の生成は、基板７０の最外エッジにおける不均一性を補償する。図７は、エッジリング１１０が、基板７０の上面と実質的に平行な平面に配置された２つの電流ループ１５０を備える一実施形態を示す。電流ループ１５０は、基板支持体１００を実質的に囲むブロック半円弧形状に形成され、エッジリング１１０の両側に配置される。ループは、２つの磁場を生成することができるように、互いに対して独立的に動作される。電流ループの主要なレッグは、同じまたは異なる平面上にあってよい。図８は、エッジリング１１０内に配置された電流ループ１５０を示す斜視図である。ループは、電力供給（上向き矢印）および電力帰還（下向き矢印）のための導線１３０と、垂直にオフセットされた主要なレッグとを備える。導線は、磁場が導線上に生成されるように数ｍｍ離間されており、特に電流ループ１５０に近い磁場は、互いに打ち消しあい、エッチングされる基板７０（図２Ａ）上の磁場に干渉しない。必要に応じて、エッジリング１１０は、３以上の電流ループ１５０を備えてもよい。図９は、エッジリング１１０が４つの電流ループ１５０を備え、基板支持体１００が電流ループを全く備えない一実施形態を示す。４つの電流ループ１５０の各々は、別のループ１５０の直径方向反対側に配置されている。
【００４０】
図１０は、基板支持体１００および基板支持体を囲む構成要素１１０の両方が少なくとも１つの電流ループ１５０を備える基板支持体アセンブリ１００の構成要素の一実施形態を示す。かかるハードウェア（基板支持体１００を囲むエッジリング１１０など）に少なくとも１つの電流ループ１５０を追加すると、基板上の印加磁場の影響が基板７０の最外エッジにまで拡大される。図１０の実施形態において、基板支持体１００およびエッジリング１１０は、それぞれ、２つの電流ループ１５０を備える。基板支持体に組み込まれた電流ループは、互いに対向するまっすぐなレッグを備えたＤ字形である。エッジリングに組み込まれた電流ループは、基板支持体の電流ループに対して９０°だけオフセットされている。基板支持体１００およびエッジリング１１０内の電流ループ１５０は、互いに対してまたは基板表面に対して同一平面上にあってもよいし、なくてもよい。エッジリング１１０内の電流ループ１５０は、エッジリング１１０の周囲の大部分の周りに伸びることが好ましい。
【００４１】
基板支持体アセンブリ１００が備える電流ループ１５０の数は、基板支持体１００およびエッジリング１１０が共に４つの電流ループ１５０を備える図１１に示すように、２より多くてもよい。図１２は、支持体が９つの電流ループ１５０を備え、エッジリング１１０が１２個の電流ループ１５０を備える基板支持体アセンブリ１００の一実施形態を示す。基板支持体またはエッジリングに備えられた電流ループ１５０は、横方向に対称に分布されている。
【００４２】
電流ループは、静電クランプ装置、加熱装置、および／または、温度制御されたベースプレートを含んでも含まなくてもよい任意のタイプの基板支持体に組み込むことができる。電流ループを組み込んだ基板支持体を用いて、エッチング速度パターンを制御および／または調整する好ましい方法においては：ベースプレート、ベースプレート上に配置された断熱層、断熱層上に配置された加熱プレート、断熱層上に配置されたセラミックプレート、および、電流ループを備えた基板支持体上に、基板が支持され；基板支持体上に配置された基板がエッチングされ、エッチングが開始された後に、エッチング速度の不均一性（方位角方向のエッチング速度の不均一性など）が検出され；エッチング速度の不均一性を補正および／または調整する局所ＤＣ磁場を生成するために電流ループの内の１または複数にＤＣ電力が供給される。
【００４３】
方位角方向のエッチング速度の不均一性は、以下のように検出されてよい。処理される薄膜（例えば、半導体基板の場合には、ポリシリコン薄膜）を含む基板が、標準的な干渉法技術を用いて基板の様々な位置で薄膜の厚さを決定するために検査される。次いで、基板は、プラズマエッチングまたは部分エッチングを受ける。エッチングまたは部分エッチング後、薄膜の厚さが、標準的な干渉法技術を用いて測定される。２つの薄膜の厚さの測定値の差が、適切なアルゴリズムによって決定され、そのアルゴリズムは、基板表面上のエッチングパターンを生成することもできる。エッチング速度パターンから、基板上に残った膜厚の平均深さが、標準偏差ならびに全体の最大および最小深さなど、他のパラメータと共に決定される。これらのパラメータは、同じエッチング処理を受けるウエハのバッチの次のエッチング中に方位角方向のエッチング速度の不均一性を補正および／または調整するために磁場の選択的印加を適用できる場所を決定するために用いられる。
【００４４】
あるいは、後続の基板のウエハ厚を測定して、均一なエッチングを提供するためのＢ磁場パターンを決定し、基板のバッチのエッチングを実行することもできる。別の方法では、基板をエッチングして、エッチングのための方位角方向のパターンを決定することが可能であり、磁場の補償を決定して、磁場の補償を適用しつつ、さらなる基板をエッチングする。エッチング速度またはその他のパラメータは、プラズマエッチング中に監視可能であり、電流ループは、プラズマエッチング処理中の局所的なエッチング速度のばらつきを補償するように電力供給されうる。
【００４５】
例１
表面上の１μｍ厚の酸化シリコン膜を約４００ｎｍの深さまでエッチングされるシリコンウエハが、供給トレースおよび帰還トレースが非平面状である図７の構成と同様の２つの電流ループを備えたエッジリングによって囲まれる。エッチングが、フルオロカーボンエッチングガスを用いて実行されうる。基板は、プラズマエッチング真空チャンバ内にロードされ、約２００ｎｍの深さまで部分エッチングされ、その後チャンバから取り出される。干渉法技術を用いて、部分エッチング前後に基板上の膜厚プロファイルを測定することによってエッチング速度の不均一性を決定する。これらの測定値から、アルゴリズムを用いて、エッチング速度パターンを生成する。パターンの分析後、方位角方向のエッチング速度の不均一性に対して実行される補正および／または調整を決定するために用いられるパラメータを決定する。部分エッチングは、１９．２ｎｍ（１０％）の３σ標準偏差で、１９２．４ｎｍの平均深さまで膜をエッチングしたと決定される。全体の最大値および最小値の間の差は、３１．９ｎｍ（１６．６％）である。エッチング速度パターンの分析について、図１３に示す。基板７０上の領域１９０（黒）が、領域１８０（灰色）よりも速いエッチング速度でエッチングされることが示されている。
【００４６】
次いで、基板７０上の膜の残りの部分のエッチングが実行される。後続エッチング中、ＤＣ電力が、エッジリング１１０内に配置された電流ループ１５０に供給される。ＤＣ電力は、３ガウスの磁場がループ１５０によって生成されるように供給される。エッチング完了後、エッチング速度パターンが、上述のように決定される。このエッチングでは、平均１８９．５ｎｍの膜厚が除去され、３σ標準偏差は１３．９ｎｍ（７．３％）である。全体の最大値および最小値の間の差は、２５．２ｎｍ（１３．３％）である。エッチング速度パターンの分析について、図１４に示す。基板７０上の領域１９０（灰色）が、領域１８０（黒）よりも遅いエッチング速度でエッチングされることが示されている。
【００４７】
したがって、印加ＤＣ磁場の存在下で基板をエッチングすることで、エッチング速度の不均一性を補償して、より均一なエッチング速度を提供できる。エッジリング内の電流ループから生成された約３ガウスの印加磁場により、方位角方向のエッチング速度の不均一性は、約３．３％（部分エッチング後の範囲−最終エッチング後範囲）減少し、３σ標準偏差は約２．７％（部分エッチング後の偏差−最終エッチング後の偏差）減少しうる。  さらに、３ガウスの磁場の印加は、部分エッチング中により速いエッチング速度でエッチングされた領域を、最終エッチング工程中により遅いエッチング速度でエッチングして、方位角方向のエッチング速度の不均一性を補正できることを示す。同様に、３ガウスの磁場の印加は、部分エッチング中により遅いエッチング速度でエッチングされた領域を、最終エッチング工程中により速いエッチング速度でエッチングして、方位角方向のエッチング速度の不均一性を補正できることを示す。
【００４８】
例２
エッチング速度のばらつきを補償するための処理スキームにおいて：
ａ．ウエハが部分エッチングされ、エッチング速度の不均一性が測定される；
ｂ．（過去の知識に基づいて）ウエハ上方のプラズマに磁場パターンを印加する；
ｃ．別のウエハをエッチングして、印加磁場が既知であるので、印加磁場パターンに対するエッチングパターンの感受性を決定する；
ｄ．最適磁場パターンを決定するために、任意選択的に工程ａ〜ｃを繰り返す。
【００４９】
例３
後続ウエハの厚さのばらつきを補償する処理スキームにおいて：
ａ．後続ウエハの厚さのばらつきを測定する；
ｂ．（過去の知識に基づいて）磁場パターンを印加する；
ｃ．ウエハをエッチングして、印加磁場が既知であるので、印加磁場パターンに対するエッチングパターンの感受性を決定する；
ｄ．任意選択的に工程ａ〜ｃを繰り返し、必要に応じて印加磁場パターンを調整する。
【００５０】
上述の引用はすべて、参照によって全体が本明細書に組み込まれることを各々の引用について具体的かつ個々に示したかのように、参照によって同程度まで全体が本明細書に組み込まれる。
【００５１】
好ましい実施形態を参照しつつ本発明について説明したが、当業者にとって明らかであるように、バリエーションおよび変形例を用いてもよいことを理解されたい。かかるバリエーションおよび変形例は、添付の特許請求の範囲に規定される本発明の範囲内にあると見なされるべきである。
【図１】
2018037662.tif 000003
【図２Ａ】
2018037662.tif 000004
【図２Ｂ】
2018037662.tif 000005
【図３】
2018037662.tif 000006
【図４】
2018037662.tif 000007
【図５】
2018037662.tif 000008
【図６】
2018037662.tif 000009
【図７】
2018037662.tif 000010
【図８】
2018037662.tif 000011
【図９】
2018037662.tif 000012
【図１０】
2018037662.tif 000013
【図１１】
2018037662.tif 000014
【図１２】
2018037662.tif 000015
【図１３】
2018037662.tif 000016
【図１４】
2018037662.tif 000017
【手続補正書】
【提出日】平成29年10月3日(2017.10.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
プラズマ処理チャンバ内で処理を受ける半導体基板のプラズマ処理中に磁場パターンを制御および／または調整する方法であって、
前記プラズマ処理チャンバは、前記プラズマ処理を受ける個々の半導体基板を支持するための基板支持体アセンブリの構成要素が組み込まれており
前記構成要素は、
前記プラズマ処理中に前記半導体基板を支持することができる基板支持体、および／または、前記半導体基板を囲むエッジリングと、
前記基板支持体および／または前記エッジリングに組み込まれた複数の電流ループと、を備え、
前記電流ループは、横方向に離間され、前記基板支持体または前記エッジリングの周囲の半分未満に伸びており、前記電流ループの各々は、前記基板のプラズマ処理中に前記基板支持体に支持された基板の上方に、２０ガウス未満の磁場強度の局所ＤＣ磁場を誘導するよう動作可能であり、
前記電流ループは、前記半導体基板の上面と平行な平面内に実質的に存在するように、前記エッジリング内に埋め込まれており、
前記方法は、
ａ）前記基板支持体上に半導体基板を支持する工程と、
ｂ）前記半導体基板をプラズマ処理する工程と、
ｃ）処理の局所的な不均一性を補償するために、前記電流ループの少なくとも１つにＤＣ電力を供給して、前記半導体基板の上方の領域に局所ＤＣ磁場を生成する工程と、
を備える、方法。
【請求項２】
請求項１に記載の方法であって、前記電流ループは、異なる大きさのＤＣ電力を供給され、前記電流ループの各々に時計回り方向の電流が流れる、方法。
【請求項３】
請求項１に記載の方法であって、前記電流ループは、異なる大きさのＤＣ電力を供給され、前記電流ループのいくつかに異なる方向の電流が流れる、方法。
【請求項４】
請求項１に記載の方法であって、前記電流ループの各々は、前記半導体基板の上方に、１ガウス未満の磁場強度を有する局所磁場を生成する、方法。
【請求項５】
請求項４に記載の方法であって、前記磁場強度は、０．５ガウス未満である、方法。
【請求項６】
請求項１に記載の方法であって、前記基板支持体は、少なくとも２つの電流ループを有する前記エッジリングによって囲まれ、前記電流ループの各々は、前記エッジリングの反対側に配置される、方法。
【請求項７】
請求項６に記載の方法であって、前記エッジリングは、少なくとも４つの電流ループを有し、前記電流ループの各々は、前記電流ループの内の別の１つと直径方向反対側に配置され、前記電流ループの各々は、円形、半円形、楕円形、半楕円形、正方形、長方形、台形、三角形、または、多角形の形状を有する、方法。
【請求項８】
請求項１に記載の方法であって、前記プラズマ処理は、プラズマエッチングであり、前記方法は、さらに、工程ａ）およびｂ）の後、かつ、工程ｃ）の前に、
前記半導体基板を前記チャンバから取り出す工程と、
前記半導体基板上のエッチング速度パターンにおけるエッチング速度の不均一性を検出する工程と、
膜厚によって引き起こされたエッチング速度の不均一性、エッチングチャンバによって引き起こされたエッチング速度の不均一性、または、プラズマによって引き起こされたエッチング速度の不均一性を補償するように、工程ｃ）を修正する工程と、
を備える、方法。
【請求項９】
請求項１に記載の方法であって、前記ＤＣ電力は、多重電力スキームを含む少なくとも１つのＤＣ電源から供給される、方法。
【請求項１０】
請求項１に記載の方法であって、前記基板支持体は、少なくとも約２００ｍｍ、少なくとも約３００ｍｍ、または、少なくとも約４５０ｍｍの直径を有する基板を支持するよう適合される、方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
好ましい実施形態を参照しつつ本発明について説明したが、当業者にとって明らかであるように、バリエーションおよび変形例を用いてもよいことを理解されたい。かかるバリエーションおよび変形例は、添付の特許請求の範囲に規定される本発明の範囲内にあると見なされるべきである。
本発明は、たとえば、以下のような態様で実現することもできる。
適用例１：
プラズマ処理を受ける個々の半導体基板を支持するための基板支持体アセンブリの構成要素であって、
前記プラズマ処理中に前記半導体基板を支持することができる基板支持体、および／または、前記半導体基板を囲むエッジリングと、
前記基板支持体および／または前記エッジリングに組み込まれた複数の電流ループと、
を備え、
前記電流ループは、横方向に離間され、前記基板支持体または前記エッジリングの周囲の半分未満に伸びており、前記電流ループの各々は、前記基板のプラズマ処理中に前記基板支持体に支持された基板の上方に、２０ガウス未満の磁場強度の局所ＤＣ磁場を誘導するよう動作可能である、構成要素。
適用例２：
適用例１の構成要素であって、前記基板支持体は、ベースプレートと、前記ベースプレート上方の断熱層と、前記断熱層上方の静電チャック電極を埋め込まれたセラミックプレートと、を備え、
前記電流ループは、前記半導体基板の上面と平行な平面内に実質的に存在するように、前記ベースプレートまたは前記セラミックプレート内に埋め込まれている、構成要素。
適用例３：
適用例１の構成要素であって、前記電流ループは、前記半導体基板の上面と平行な平面内に実質的に存在するように、前記エッジリング内に埋め込まれている、構成要素。
適用例４：
適用例１の構成要素であって、２００個以下の同じサイズで円形の電流ループが、前記基板支持体または前記エッジリング内に埋め込まれている、構成要素。
適用例５：
適用例１の構成要素であって、前記電流ループの各々は、円形、半円形、楕円形、半楕円形、正方形、長方形、台形、三角形、または、多角形の形状を有する、構成要素。
適用例６：
適用例１の構成要素であって、前記複数の電流ループに含まれる各電流ループは、約０．５〜１０ｍｍの直径を有するループに形成されたワイヤである、構成要素。
適用例７：
適用例１の構成要素であって、前記複数の電流ループに含まれる各電流ループの周囲は、隣接する電流ループから横方向にオフセットされている、構成要素。
適用例８：
適用例１の構成要素を組み込んだプラズマ処理チャンバであって、前記基板支持体は、前記基板支持体にわたって横方向に分布する複数のヒータを有してクリティカルディメンション（ＣＤ）制御のために空間的温度プロファイルを調節するよう動作可能であるヒータ層を備え、前記基板支持体は、前記基板支持体にわたって横方向に分布する少なくとも９つの電流ループを備え、前記半導体基板の処理中に局所的な不均一性を補償するよう動作可能である、プラズマ処理チャンバ。
適用例９：
適用例８のプラズマ処理チャンバであって、前記プラズマ処理チャンバは、プラズマエッチングチャンバである、プラズマ処理チャンバ。
適用例１０：
適用例８のプラズマ処理チャンバであって、前記電流ループは、同じまたは異なる電力レベルのＤＣ電力を同じまたは異なる時に供給されうるように、コントローラによって制御された１または複数のＤＣ電源に接続され、前記電流ループを流れる電流は、同じ方向または異なる方向である、プラズマ処理チャンバ。
適用例１１：
適用例８のプラズマ処理チャンバ内で処理を受ける半導体基板のプラズマ処理中に磁場パターンを制御および／または調整する方法であって、
ａ）前記基板支持体上に半導体基板を支持する工程と、
ｂ）前記半導体基板をプラズマ処理する工程と、
ｃ）処理の局所的な不均一性を補償するために、前記電流ループの少なくとも１つにＤＣ電力を供給して、前記半導体基板の上方の領域に局所ＤＣ磁場を生成する工程と、
を備える、方法。
適用例１２：
適用例１１の方法であって、前記電流ループは、異なる大きさのＤＣ電力を供給され、前記電流ループの各々に時計回り方向の電流が流れる、方法。
適用例１３：
適用例１１の方法であって、前記電流ループは、異なる大きさのＤＣ電力を供給され、前記電流ループのいくつかに異なる方向の電流が流れる、方法。
適用例１４：
適用例１１の方法であって、前記電流ループの各々は、前記半導体基板の上方に、１ガウス未満の磁場強度を有する局所磁場を生成する、方法。
適用例１５：
適用例１４の方法であって、前記磁場強度は、０．５ガウス未満である、方法。
適用例１６：
適用例１１の方法であって、前記基板支持体は、少なくとも２つの電流ループを有するエッジリングによって囲まれ、前記電流ループの各々は、前記エッジリングの反対側に配置される、方法。
適用例１７：
適用例１６の方法であって、前記エッジリングは、少なくとも４つの電流ループを有し、前記電流ループの各々は、前記電流ループの内の別の１つと直径方向反対側に配置され、前記電流ループの各々は、円形、半円形、楕円形、半楕円形、正方形、長方形、台形、三角形、または、多角形の形状を有する、方法。
適用例１８：
適用例１１の方法であって、前記プラズマ処理は、プラズマエッチングであり、前記方法は、さらに、工程ａ）およびｂ）の後、かつ、工程ｃ）の前に、
前記半導体基板を前記チャンバから取り出す工程と、
前記半導体基板上のエッチング速度パターンにおけるエッチング速度の不均一性を検出する工程と、
膜厚によって引き起こされたエッチング速度の不均一性、エッチングチャンバによって引き起こされたエッチング速度の不均一性、または、プラズマによって引き起こされたエッチング速度の不均一性を補償するように、工程ｃ）を修正する工程と、
を備える、方法。
適用例１９：
適用例１１の方法であって、前記ＤＣ電力は、多重電力スキームを含む少なくとも１つのＤＣ電源から供給される、方法。
適用例２０：
適用例１１の方法であって、前記基板支持体は、少なくとも約２００ｍｍ、少なくとも約３００ｍｍ、または、少なくとも約４５０ｍｍの直径を有する基板を支持するよう適合される、方法。
【外国語明細書】
2018037662000001.pdf
2018037662000002.pdf
2018037662000003.pdf
2018037662000004.pdf