(57)【要約】【課題】超再生検波方式を用いた、比較的簡単な構成で、高感度及び低消費電力化が可能な無線受信回路を提供する。【解決手段】本発明の無線受信回路１００は、クロック信号を生成するパルス生成回路２と、デジタル変調された無線信号ＶＩＮを受信し、パルス生成回路２からのクロック信号ＣＬＫに応じて断続した発振信号ＶＯを出力する超再生回路３と、超再生回路３からの発振信号ＶＯを受けて、発振信号ＶＯの包絡線を検波して包絡線信号ＶＥを生成するためのフィルタ回路４と、フィルタ回路４からの包絡線信号ＶＥを所定の閾値ＶＲＥＦと比較して、クロック信号ＣＬＫに同期して復調したデジタル信号ＯＵＴを生成する比較回路５と、を備える。【選択図】図１
2018026609.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号を生成するパルス生成回路と、
デジタル変調された無線信号を受信し、パルス生成回路からのクロック信号に応じて断続した発振信号を出力する超再生回路と、
超再生回路からの発振信号を受けて、発振信号の包絡線を検波して包絡線信号を生成するためのフィルタ回路と、
フィルタ回路からの包絡線信号を所定の閾値と比較して、クロック信号に同期して復調したデジタル信号を生成する比較回路と、を備える無線受信回路。
【請求項２】
前記超再生回路は、前記無線信号を受けて発振するコルピッツ発振器と、前記クロック信号に応じてコルピッツ発振器の発振を断続させるためのスイッチとを含む、請求項１に記載の無線受信回路。
【請求項３】
前記コルピッツ発振器は、前記クロック信号による前記スイッチの動作開始から前記クロック信号のパルス幅に対応した時間の経過時に発振する、請求項２に記載の無線受信回路。
【請求項４】
前記無線信号は振幅変調信号を含み、前記パルス生成回路は、前記クロック信号のパルス幅を前記振幅変調信号の振幅に応じて設定する、請求項３に記載の無線受信回路。
【請求項５】
前記パルス生成回路は、前記クロック信号の周期を前記無線信号の受信がない間長くする、あるいは前記クロック信号のパルス幅を前記無線信号の受信がある間短くする、のいずれか一方または双方をおこなう、請求項３または４に記載の無線受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線受信回路に関し、より具体的には、デジタル変調された無線信号を受信し、復調したデジタル信号を出力する無線受信回路に関する。
【背景技術】
【０００２】
無線信号のデジタル変調方式には、搬送波の振幅の違いで“1”と“0”を表す振幅変調、搬送波の周波数の違いで“1”と“0”を表す周波数変調、搬送波の位相の違いで“1”と“0”を表す位相変調などがある。デジタル変調された無線信号は、その変調の形態に応じて、ETC、キーレスエントリー、RFIDタグ、無線ＬＡＮなどの近距離通信から携帯電話等の移動体通信、衛星デジタル放送などの遠距離通信まで幅広く利用されている。このうち、振幅変調を用いた無線信号は、ETC、キーレスエントリー、RFIDタグ、無線ＬＡＮなどの近距離通信に利用されている。
【０００３】
デジタル変調された無線信号からそのデジタル情報（信号）を検出するためには、デジタル変調された無線信号を受信し、復調したデジタル信号を出力する無線受信回路が必要となる。振幅偏移変調を用いた無線信号を受信し復調する無線受信回路として、超再生検波方式を用いた無線受信回路がある。非特許文献１は、ＣＭＯＳ集積回路を用いた超再生検波方式の無線受信回路を開示する。また、特許文献１は、コルピッツ発振器を用いた超再生検波方式の無線受信回路を開示する。
【０００４】
一方、各種電気デバイスの低消費電力化、今後予想される太陽電池や熱発電素子等の環境発電素子を備えるＩｏＴ向けの低消費電力デバイスの普及において、室内等で利用されるこれらのデバイスの近距離での無線通信のために低消費電力で高受信感度な無線受信回路が必要となっていく。非特許文献１や特許文献１に開示されるような従来の超再生検波方式の無線受信回路では、この低消費電力デバイス（ＩｏＴデバイス）向けの低消費電力で高受信感度な要求を満たすことができない恐れがある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２１１６０３号公報
【非特許文献】
【０００６】
【非特許文献１】J. Bohorquez, et al., “A 350 mW CMOS MSK Transmitter and 400 mW OOK Super-Regenerative Receiver for Medical Implant Communications,” IEEE J. Solid-State Circuits, vol. 44, no. 4, pp. 1248-1259, Apr. 2009
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、ＩｏＴデバイス等の低消費電力デバイスを対象とした比較的近距離でのデジタル変調方式を用いた無線通信のための無線受信回路を提供することである。
【課題を解決するための手段】
【０００８】
本発明の無線受信回路は、クロック信号を生成するパルス生成回路と、デジタル変調された無線信号を受信し、パルス生成回路からのクロック信号に応じて断続した発振信号を出力する超再生回路と、超再生回路からの発振信号を受けて、発振信号の包絡線を検波して包絡線信号を生成するためのフィルタ回路と、フィルタ回路からの包絡線信号を所定の閾値と比較して、クロック信号に同期して復調したデジタル信号を生成する比較回路と、を備える。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態の無線受信回路の構成を示す図である。
【図２】本発明の一実施形態の超再生回路の構成を示す図である。
【図３】本発明の一実施形態の超再生回路の構成を示す図である。
【図４】本発明の一実施形態のパルス生成回路の構成を示す図である。
【図５】本発明の一実施形態のフィルタ回路の構成を示す図である。
【図６】本発明の一実施形態の比較回路の構成を示す図である。
【図７】本発明の一実施形態の超再生回路の動作を説明するための図である。
【図８】本発明の一実施形態の無線受信回路の動作のタイミングチャートを示す図である。
【図９】本発明の一実施形態の無線受信回路の構成及び動作を示す図である。
【図１０】本発明の一実施形態の無線受信回路の構成及び動作を示す図である。
【発明を実施するための形態】
【００１０】
図面を参照しながら本発明の実施形態について説明する。図１は、本発明の一実施形態の無線受信回路の構成を示す図である。図１の無線受信回路１００は、クロック用発振器１と、パルス生成回路２と、超再生回路３と、フィルタ回路４と、比較回路（同期式比較器）５を含む。図１の無線受信回路１００では、アンテナを介して受信したデジタル変調された入力信号ＶＩＮ（図１では振幅変調の一つであるOn-Off-Keying（ＯＯＫ）変調された無線信号）を超再生回路３が検波し、パルス生成回路２からのクロック信号ＣＬＫに応じて断続した発振信号ＶＯとして出力する。フィルタ回路４は、その断続した発振信号出力ＶＯの包絡線を検波して包絡線信号ＶＥとして出力する。同期式比較器５は、クロック信号ＣＬＫに同期してその包絡線信号ＶＥを所定のしきい値電圧ＶＲＥＦと比較して、復調したデジタル信号ＯＵＴを出力する。図１の無線受信回路１００の動作についてはさらに後述する。
【００１１】
図２は、本発明の一実施形態の超再生回路３の構成を示す図である。超再生回路３は、コルピッツ発振器をＣＭＯＳ回路（の一部）として構成している。具体的には、超再生回路３は、図２に示されるように、キャパシタＣ１、Ｃ２、インダクタＬ１、ＮＭＯＳトランジスタＭ１、Ｍ２、及びＰＭＯＳトランジスタＭ３とから構成される。ＮＭＯＳトランジスタＭ１のゲートにデジタル変調された入力信号ＶＩＮが入力される。パルス生成回路２は、クロック用発振器１からの周期ＴＣＬＫのクロック信号からパルス幅ＴＨのクロック信号ＣＬＫを生成して、ＮＭＯＳトランジスタＭ２のゲートとＰＭＯＳトランジスタＭ３のゲートへ出力する。
【００１２】
クロック信号ＣＬＫのパルス幅ＴＨは以下に示すように受信可能な最小信号強度（振幅）を決定する。図７は、本発明の一実施形態の超再生回路の動作を説明するための図である。図７（ａ）において、超再生回路３の出力信号（発振信号）ＶＯは、クロック信号ＣＬＫの立ち上がり時刻から所定期間ＴＳＴＡＲＴ後から発振を開始する。この所定期間ＴＳＴＡＲＴは、（ｂ）に示すように、入力信号ＶＩＮの強度（振幅）に依存して変化する。言い換えれば、入力信号ＶＩＮの強度（振幅）に対して一義的な（一対一の）関係を有する。したがって、クロック信号ＣＬＫのパルス幅ＴＨを選択することにより、受信可能な最小信号強度（振幅）を設定することができる。すなわち、パルス幅ＴＨに対応した最小信号強度（振幅）以上の強度（振幅）を持つ無線信号が入力した場合に、その無線信号を検波し復調することができる。
【００１３】
図２の本発明の一実施形態の超再生回路３はまとめると以下の特徴を有する。
（ｉ）従来のコルピッツ発振器は常時発振するだけであるのに対して、本発明の超再生回路３は受信機として使用する為、発振を断続する必要がある。そのためクロック用発振器１及びパルス生成回路２を利用する。
（ｉｉ）ＮＭＯＳトランジスタＭ２をスイッチとして利用して発振の断続を可能にする。
（ｉｉｉ）ＰＭＯＳトランジスタＭ３を追加して発振を急速に停止可能にする(通信の高速化)。
（ｉｖ）増幅器なしで入力信号（無線信号）を受信するアンテナと発振器を分離するので不要な輻射が無い。
（ｖ）入力信号がシングルエンド入力の簡素な発振器で非常に簡素な構造であり、低コスト、低電力化を実現することが可能である。
（ｖｉ）クロック信号ＣＬＫのパルス幅ＴＨを選択することにより、受信可能な最小信号強度（振幅）を設定することができる。
【００１４】
図３は、本発明の他の一実施形態の超再生回路の構成を示す図である。（ａ）は、適切なバイアス電圧ＶＢを入力信号ＶＩＮに与える回路３２を追加した例である。回路３２は、入力信号ＶＩＮを受けるキャパシタＣ３とバイアス電圧ＶＢに接続する抵抗Ｒを含む。入力信号ＶＩＮのＤＣオフセット電圧をバイアス電圧ＶＢに設定することができる。（ｂ）は、クロック信号ＣＬＫを逆相（反転）させた例である。入力信号ＶＩＮを受けるトランジスタをＰＭＯＳトランジスタＭ１とし、さらにインバータ３４、３６を追加して、ＮＭＯＳトランジスタＭ３のゲートとＰＭＯＳトランジスタＭ２のゲートに入力するクロック信号ＣＬＫを反転させている。
【００１５】
図４は、本発明の一実施形態のパルス生成回路２の構成を示す図である。パルス生成回路２は、クロック用発振器１からのクロック信号を受けてパルス幅ＴＨの分だけ遅延させた遅延クロック信号を作る遅延回路２２と、その出力を反転させて出力するインバータ２４と、インバータ２４からの反転した遅延クロック信号とクロック用発振器１からのクロック信号を受けてパルス幅ＴＨのクロック信号ＣＬＫを出力するＡＮＤゲート２６を含む。なお、図示はしていないが、クロック用発振器１としては、従来からある水晶発振器、ＲＣ発振器、ＬＣ発振器、あるいはリング発振器などを用いることができる。
【００１６】
図５は、本発明の一実施形態のフィルタ回路４の構成を示す図である。フィルタ回路４は、いわゆる包絡線検波回路として構成することができ、ＭＯＳダイオード４２とキャパシタ４４を含む。上述したように、フィルタ回路４は入力される超再生回路３の出力信号（発振信号）ＶＯの包絡線を検波して包絡線信号ＶＥを出力する。
【００１７】
図６は、本発明の一実施形態の比較回路５の構成を示す図である。比較回路５は、いわゆる差動増幅器（コンパレータ）として構成することができ、クロック信号ＣＬＫに同期して包絡線信号ＶＥを所定のしきい値電圧ＶＲＥＦと比較して、ＶＥ＞ＶＲＥＦの場合にデジタル信号ＯＵＴ（Ｈｉｇｈ）を出力する。デジタル信号ＯＵＴは、無線受信回路に入力されたデジタル変調された無線信号ＶＩＮを復調したデジタル情報に相当する。
【００１８】
図８は、本発明の一実施形態の無線受信回路の動作のタイミングチャートを示す図である。デジタル変調された無線信号ＶＩＮに対して、クロック信号ＣＬＫのパルス幅ＴＨ後に超再生回路３の出力信号（発振信号）ＶＯが発信し、その発振信号ＶＯの包絡線信号ＶＥが検波され、包絡線信号ＶＥが所定のしきい値電圧ＶＲＥＦよりも大きくなった時に、デジタル信号ＤＡＴＡ（Ｈｉｇｈ）を出力する。デジタル信号ＤＡＴＡは、検波された包絡線信号ＶＥに含まれるデジタル情報を復調している。
【００１９】
本発明の一実施形態の無線受信回路１００の消費電力ＰＲＸは、クロック信号ＣＬＫの周期ＴＣＬＫとパルス幅ＴＨを用いて、
ＰＲＸ  ∝（ＴＨ−ＴＳＷ）／ＴＣＬＫ
で与えられる関係がある。ただし、ＴＳＷは図２の超再生回路３のトランジスタＭ２とＭ３がスイッチングするのに要する時間に、フィルタ回路４での信号遅延時間を加えた時間である。したがって、無線信号を受信していない時にクロック信号ＣＬＫの周期ＴＣＬＫを大きくし、また、可能な限りパルス幅ＴＨを小さくする（ＴＨを小さくすると信号感度が低下する)ことにより、消費電力の削減が可能となる。ただし、これを実現するには、これから無線信号を送るという情報（合図、プリアンブル）を無線受信回路１００に知らせる必要がある。
【００２０】
図９は、これから無線信号を送るというプリアンブルを検知して、無線信号を受信していない時はクロック信号ＣＬＫの周期ＴＣＬＫを長くするための構成を追加した無線受信回路１００の実施形態を示す。（ａ）において、信号検知回路６０と、Ｎ分周器６２、マルチプレクサ６３が新たに追加されている。クロック用発振器６１とパルス生成回路６４は、図１のクロック用発振器１とパルス生成回路２と同じである。なお、図９（ａ）では、説明のために便宜上、クロック用発振器６１とパルス生成回路６４が無線受信回路１００の外部にあるように示されているが、実際には、図１に例示されるように、無線受信回路１００の一部として構成することができる。
【００２１】
信号検知回路６０は、（ｂ）のタイミングチャートに示すように、無線受信回路１００の出力であるデジタル信号からプリアンブルの有無を検知して、ＭＯＤＥ信号（有り：１、無し：０）を出力する。Ｎ分周器６２は、クロック用発振器６１からのクロック信号の周期ＴＣＬＫをＮ倍にした周期ＮＴＣＬＫをもつクロック信号を生成してマルチプレクサ６３に入力する。マルチプレクサ６３は、信号検知回路６０からのＭＯＤＥ信号に応じて、Ｎ分周器６２からの周期ＮＴＣＬＫのクロック信号またはクロック用発振器６１からの周期ＴＣＬＫのいずれかをパルス生成回路６４へ出力する。パルス生成回路６４は、（ｂ）のタイミングチャートに示すように、ＭＯＤＥ信号が０の場合は周期ＮＴＣＬＫでパルス幅ＴＨのクロック信号ＣＬＫを出力し、ＭＯＤＥ信号が１の場合は周期ＴＣＬＫでパルス幅ＴＨのクロック信号ＣＬＫを出力する。
【００２２】
図１０は、これから無線信号を送るというプリアンブルを検知して、無線信号を受信している間クロック信号ＣＬＫのパルス幅ＴＨを短くする（必要最小限にする）ための構成を追加した無線受信回路１００の実施形態を示す。（ａ）において、信号検知回路６０は、無線受信回路１００の出力であるデジタル信号からプリアンブルの有無を検知して、クロック信号ＣＬＫのパルス幅ＴＨを長くするＵＰ信号、または短くするＤＮ信号のいずれかをパルス生成回路６５へ出力する。パルス生成回路６５は、図４に例示した遅延回路２２を用いて、図１０（ｂ）のタイミングチャートに示すように、ＵＰ信号またはＤＮ信号に応じて、クロック信号ＣＬＫのパルス幅ＴＨを長くまたは短くする。
【実施例】
【００２３】
図２の本発明の一実施形態の超再生回路３を含む無線受信回路１００を２５０ｎｍのＣＭＯＳプロセスを用いてＳｉチップ上に試作した。試作した無線受信回路１００のサイズは８０×８０μｍ２である。超音波（４１ｋＨｚ）発振をファンクションジェネレータを用いてデジタル変調（ＯＯＫ変調）させて無線信号とし、通信距離６．３ｍでその無線信号の受信確認を行った。その結果、電源電圧０．３Ｖの超低電圧動作で無線信号の受信及び復調を行うことができた。これは、従来の同種の無線受信回路に比べて消費電力を約８０％削減することができることを意味する。
【００２４】
本発明の実施形態について、図を参照しながら説明をした。しかし、本発明はこれらの実施形態に限られるものではない。さらに、本発明はその趣旨を逸脱しない範囲で当業者の知識に基づき種々なる改良、修正、変形を加えた態様で実施できるものである。
【産業上の利用可能性】
【００２５】
本発明の無線受信回路は、ＩｏＴ向けの低消費電力デバイス等において、デジタル変調方式の無線信号の受信回路として利用することができる。
【符号の説明】
【００２６】
１、６１：クロック用発振器
２、６４、６５：パルス生成回路
３：超再生回路
４：フィルタ回路
５：比較回路（同期式比較器）
２２：遅延回路
２４、３４、３６：インバータ
２６：ＡＮＤゲート
３２：バイアス電圧ＶＢを入力信号ＶＩＮに与える回路
４２：ＭＯＳダイオード
４４：キャパシタ
６０：信号検知回路
６２：Ｎ分周器
６３：マルチプレクサ
１００：無線受信回路
【図１】
2018026609.tif 000003
【図２】
2018026609.tif 000004
【図３】
2018026609.tif 000005
【図４】
2018026609.tif 000006
【図５】
2018026609.tif 000007
【図６】
2018026609.tif 000008
【図７】
2018026609.tif 000009
【図８】
2018026609.tif 000010
【図９】
2018026609.tif 000011
【図１０】
2018026609.tif 000012