(57)【要約】【課題】新規な半導体装置の提供。又は、過充電の防止が可能な半導体装置の提供。【解決手段】受電部は、充電が完了している状態において、給電部から送信される無線信号を打ち消す信号を発する機能を有する。具体的には、受電部のバッテリーの残量がフル、又は所定の基準値以上である場合、受電部は給電部から送信された電磁波を打ち消す電磁波を発する機能を有する。これにより、給電部が発する電磁波によって形成された磁界を打ち消す磁界が形成され、受電部の過電流を抑制することができる。【選択図】図１
2018191499.tif 000002
【特許請求の範囲】
【請求項１】
送受信回路と、バッテリーと、を有し、
前記送受信回路は、給電部から送信された第１の電磁波を受信して前記バッテリーに電力を供給する機能と、前記バッテリーの電力を用いて第２の電磁波を生成する機能と、を有し、
前記第２の電磁波は、前記バッテリーの充電が完了しているとき、前記バッテリーの電力を用いて生成され、
前記第２の電磁波は、前記第１の電磁波を打ち消す機能を有する半導体装置。
【請求項２】
請求項１において、
前記送受信回路は、アンテナ回路と、制御回路と、を有し、
前記アンテナ回路は、前記第１の電磁波を受信する機能と、前記第２の電磁波を送信する機能と、を有し、
前記制御回路は、過充電に関する情報に基づいて、前記第２の電磁波を生成するか否かを判定する機能と、前記第２の電磁波を生成すべきと判定した際、前記アンテナ回路に前記第２の電磁波を生成するための交流信号を供給する機能と、を有する半導体装置。
【請求項３】
請求項１において、
前記送受信回路は、アンテナ回路と、制御回路と、を有し、
前記制御回路は、判定回路と、信号生成回路と、を有し、
前記アンテナ回路は、前記第１の電磁波を受信する機能と、前記第２の電磁波を送信する機能と、を有し、
前記判定回路は、過充電に関する情報に基づいて、前記第２の電磁波を生成するか否かを判定する機能を有し、
前記信号生成回路は、前記第１の電磁波に基づいて生成された第１の交流信号と、前記バッテリーから供給される電力を用いて、前記アンテナ回路に前記第２の電磁波を生成するための第２の交流信号を供給する機能を有する半導体装置。
【請求項４】
請求項２又は３において、
前記過充電に関する情報には、センサによって計測された温度の情報、又は、前記第１の電磁波の受信時間の情報が含まれる半導体装置。
【請求項５】
請求項２乃至４のいずれか一項において、
前記送受信回路は、ニューラルネットワークを有し、
前記ニューラルネットワークの入力層には、前記過充電に関する情報に対応するデータが入力され、
前記ニューラルネットワークの出力層から、前記第２の電磁波を生成するか否かの判定結果に対応するデータが出力される半導体装置。
【請求項６】
請求項１乃至５のいずれか一項において、
前記バッテリーの充電が完了しているとき、前記第１の電磁波を強める第３の電磁波を発する機能を有する半導体装置。
【請求項７】
請求項１乃至６のいずれか一項に記載の半導体装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置及び電子機器に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、蓄電システム、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。
【０００３】
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、表示装置、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。
【背景技術】
【０００４】
近年、スマートフォンなどに代表される携帯情報端末、電動工具、電気自動車等、様々な電子機器にバッテリーが搭載されている。バッテリーとして、リチウムイオンバッテリーなど、充電を行うことで電気を蓄え、繰り返し使用することが可能な二次電池が広く用いられている。バッテリーが搭載された電子機器を給電装置と接続することにより、バッテリーを充電することができる。
【０００５】
また、バッテリーが搭載された電子機器に、給電装置から無線により電力を供給することにより、給電装置と物理的に接続しなくてもバッテリーを充電することができる。例えば特許文献１には、電磁誘導式及び磁界共鳴式による給電方法が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−１２５１１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一態様は、新規な半導体装置の提供を課題とする。又は、本発明の一態様は、過充電の防止が可能な半導体装置の提供を課題とする。又は、本発明の一態様は、信頼性が高い半導体装置の提供を課題とする。又は、本発明の一態様は、充電速度の向上が可能な半導体装置の提供を課題とする。又は、本発明の一態様は、汎用性が高い半導体装置の提供を課題とする。又は、本発明の一態様は、消費電力が低い半導体装置の提供を課題とする。又は、本発明の一態様は、面積が小さい半導体装置の提供を課題とする。
【０００８】
なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【０００９】
本発明の一態様に係る半導体装置は、送受信回路と、バッテリーと、を有し、送受信回路は、給電部から送信された第１の電磁波を受信してバッテリーに電力を供給する機能と、バッテリーの電力を用いて第２の電磁波を生成する機能と、を有し、第２の電磁波は、バッテリーの充電が完了しているとき、バッテリーの電力を用いて生成され、第２の電磁波は、第１の電磁波を打ち消す機能を有する半導体装置である。
【００１０】
また、本発明の一態様に係る半導体装置において、送受信回路は、アンテナ回路と、制御回路と、を有し、アンテナ回路は、第１の電磁波を受信する機能と、第２の電磁波を送信する機能と、を有し、制御回路は、過充電に関する情報に基づいて、第２の電磁波を生成するか否かを判定する機能と、第２の電磁波を生成すべきと判定した際、アンテナ回路に第２の電磁波を生成するための交流信号を供給する機能と、を有していてもよい。
【００１１】
また、本発明の一態様に係る半導体装置において、送受信回路は、アンテナ回路と、制御回路と、を有し、制御回路は、判定回路と、信号生成回路と、を有し、アンテナ回路は、第１の電磁波を受信する機能と、第２の電磁波を送信する機能と、を有し、判定回路は、過充電に関する情報に基づいて、第２の電磁波を生成するか否かを判定する機能を有し、信号生成回路は、第１の電磁波に基づいて生成された第１の交流信号と、バッテリーから供給される電力を用いて、アンテナ回路に第２の電磁波を生成するための第２の交流信号を供給する機能を有していてもよい。
【００１２】
また、本発明の一態様に係る半導体装置において、過充電に関する情報には、センサによって計測された温度の情報、又は、第１の電磁波の受信時間の情報が含まれていてもよい。
【００１３】
また、本発明の一態様に係る半導体装置において、送受信回路は、ニューラルネットワークを有し、ニューラルネットワークの入力層には、過充電に関する情報に対応するデータが入力され、ニューラルネットワークの出力層から、第２の電磁波を生成するか否かの判定結果に対応するデータが出力されてもよい。
【００１４】
また、本発明の一態様に係る半導体装置は、バッテリーの充電が完了しているとき、第１の電磁波を強める第３の電磁波を発する機能を有していてもよい。
【００１５】
また、本発明の一態様にかかる電子機器は、上記の半導体装置を有する電子機器である。
【発明の効果】
【００１６】
本発明の一態様により、新規な半導体装置を提供することができる。又は、本発明の一態様により、過充電の防止が可能な半導体装置を提供することができる。又は、本発明の一態様により、信頼性が高い半導体装置を提供することができる。又は、本発明の一態様により、充電速度の向上が可能な半導体装置を提供することができる。又は、本発明の一態様により、汎用性が高い半導体装置を提供することができる。又は、本発明の一態様により、消費電力が低い半導体装置を提供することができる。又は、本発明の一態様により、面積が小さい半導体装置を提供することができる。
【００１７】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００１８】
【図１】給電システムの構成例を示す図。
【図２】受電部の構成例を示す図。
【図３】アンテナ回路の構成例を示す図。
【図４】整流回路及び充電回路の構成例を示す図。
【図５】制御回路の構成例を示す図。
【図６】フローチャート。
【図７】フローチャート。
【図８】給電システムの構成例を示す図。
【図９】受電部の構成例を示す図。
【図１０】遅延回路及びアンテナ回路の構成例を示す図。
【図１１】制御回路の構成例を示す図。
【図１２】ニューラルネットワークの構成例を示す図。
【図１３】半導体装置の構成例を示す図。
【図１４】記憶回路の構成例を示す図。
【図１５】メモリセルの構成例を示す図。
【図１６】回路の構成例を示す図。
【図１７】タイミングチャート。
【図１８】トランジスタの構成例を示す図。
【図１９】エネルギーバンド構造を示す図。
【図２０】半導体装置の構成例を示す図。
【図２１】電子機器の構成例を示す図。
【図２２】電子機器の構成例を示す図。
【図２３】電子機器の構成例を示す図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２０】
また、本明細書等において、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタのチャネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。以下、チャネル形成領域に金属酸化物を含むトランジスタを、ＯＳトランジスタとも表記する。
【００２１】
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。金属酸化物の詳細については後述する。
【００２２】
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に記載されているものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００２３】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【００２４】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、オン状態、又は、オフ状態になり、電流を流すか流さないかを制御する機能を有している。又は、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【００２５】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【００２６】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【００２７】
また、図面上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００２８】
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置及び給電システムについて説明する。
【００２９】
＜給電システムの構成例＞
図１（Ａ）に、給電システム１０の構成例を示す。給電システム１０は、給電部１１及び受電部１２を有する。給電システム１０は、給電部１１から送信される無線信号によって受電部１２の充電を行う機能を有する。以下、無線信号を用いた給電を、無線給電又はＲＦ給電（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）ともいう。
【００３０】
なお、給電部１１及び受電部１２は半導体装置によって構成することができる。よって、給電部１１及び受電部１２は半導体装置と呼ぶこともできる。
【００３１】
給電部１１は、無線信号により受電部１２に電力を供給する機能を有する。具体的には、給電部１１は、受電部１２の充電に用いられる電磁波Ｗｆを発する機能を有する。給電部１１としては、例えば非接触で受電部１２に無線給電を行う給電器や、給電パッド上に置かれた受電部１２に無線給電を行う給電器などを用いることができる。
【００３２】
受電部１２は、給電部１１から送信された無線信号によって充電を行う機能を有する。具体的には、受電部１２はバッテリーを有し、給電部１１から受信した電磁波Ｗｆを利用して生成された電力をバッテリーに供給することによって、バッテリーの充電を行う機能を有する。受電部１２としては、例えば、携帯情報端末（携帯電話、スマートフォン、タブレット、ノート型コンピュータ、電子ブックなど）、デジタルカメラ、携帯型ゲーム機、携帯型音楽プレイヤー、電動工具、家電製品、医療機器などの電子機器、車両などを用いることができる。
【００３３】
給電部１１と受電部１２間の電磁波Ｗｆの伝送方式は、仕様などに応じて適宜設定することができる。例えば、伝送方式として、電磁結合方式、電磁誘導方式、又はマイクロ波方式などを用いることができる。また、給電部１１が発する電磁波Ｗｆの周波数は特に限定されない。例えば、サブミリ波である３００ＧＨｚ以上３ＴＨｚ未満、ミリ波である３０ＧＨｚ以上３００ＧＨｚ未満、マイクロ波である３ＧＨｚ以上３０ＧＨｚ未満、極超短波である３００ＭＨｚ以上３ＧＨｚ未満、超短波である３０ＭＨｚ以上３００ＭＨｚ未満、短波である３ＭＨｚ以上３０ＭＨｚ未満、中波である３００ｋＨｚ以上３ＭＨｚ未満、長波である３０ｋＨｚ以上３００ｋＨｚ未満、及び超長波である３ｋＨｚ以上３０ｋＨｚ未満のいずれの周波数を用いてもよい。
【００３４】
図１（Ａ）に示すように、給電部１１は複数の受電部１２に電磁波Ｗｆを送信することができる。これにより、複数の受電部１２の充電を同時に行うことができる。
【００３５】
しかしながら、複数の受電部１２の充電が完了するタイミングは必ずしも一致しない。そのため、図１（Ｂ−１）に示すように、充電が完了した受電部１２（図中、ハッチングが付された受電部１２）と、充電が未完了の受電部１２が混在し得る。そして、給電部１１は充電が未完了の受電部１２が存在する限り電磁波Ｗｆを送信し続ける。そのため、充電が完了した受電部１２は引き続き電磁波Ｗｆにさらされて過充電の状態となり、受電部１２において過電流が生じる。これにより、受電部１２に含まれる金属部分などに発熱が生じ、受電部１２に含まれる部品（素子やバッテリーなど）の劣化や発火が生じ得る。また、バッテリーは残量がフルの状態であると、温度の上昇による劣化が特に顕著になる傾向がある。そのため、充電が完了している状態で受電部１２が電磁波Ｗｆを受信し続けると、発熱によるバッテリーの劣化がより生じやすくなる。
【００３６】
ここで、本発明の一態様に係る受電部１２は、充電が完了している状態において、給電部１１から送信される無線信号を打ち消す信号を発する機能を有する。具体的には、受電部１２のバッテリーの残量がフル、又は所定の基準値以上である場合、図１（Ｂ−２）に示すように、受電部１２は給電部１１から送信された電磁波Ｗｆを打ち消す電磁波Ｗｃを発する機能を有する。これにより、図１（Ｃ）に示すように、給電部１１が発する電磁波Ｗｆによって形成された磁界Ｈｆを打ち消す磁界Ｈｃが形成され、受電部１２の過電流を抑制することができる。よって、受電部１２の劣化や発火を防止することができ、受電部１２の信頼性を向上させることができる。
【００３７】
なお、電磁波Ｗｃは、電磁波Ｗｆを打ち消すことが可能であればどのような電磁波であってもよい。例えば電磁波Ｗｃとして、給電部１１に向けて発せられる、周波数が電磁波Ｗｆと同期された電磁波を用いることができる。具体的には、電磁波Ｗｃの周波数を、電磁波Ｗｆの周波数の整数倍に設定すればよい。
【００３８】
さらに、本発明の一態様に係る受電部１２は、充電が完了したバッテリーに蓄積された電力を用いて電磁波Ｗｃを生成する機能を有する。これにより、バッテリーの残量を１００％未満（例えば９５％程度）の状態に維持することが可能となり、温度の変化によるバッテリーの劣化を抑制することができる。
【００３９】
なお、本明細書等において「電磁波Ｗｆを打ち消す」とは、受電部１２に受信される電磁波Ｗｆを完全に打ち消す態様だけでなく、受電部１２に受信される電磁波Ｗｆを弱める態様も含まれる。すなわち、本発明の一態様には、電磁波Ｗｃによって受電部１２に電磁波Ｗｆを受信させない態様の他、電磁波Ｗｃによって受電部１２が受信する電磁波Ｗｆを弱める態様も含まれる。
【００４０】
＜受電部の構成例＞
上記の機能を備えた受電部１２の具体的な構成例を、図２に示す。図２に示す受電部１２は、送受信回路２０、バッテリー３０、センサ４０、及びタイマー５０を有する。
【００４１】
送受信回路２０は、電磁波Ｗｆを受信してバッテリー３０に電力を供給する機能と、バッテリー３０の電力を用いて電磁波Ｗｃを生成する機能を有する。送受信回路２０は、アンテナ回路２１、整流回路２２、充電回路２３、制御回路２４を有する。
【００４２】
アンテナ回路２１は、給電部１１が発する電磁波Ｗｆを受信して交流信号に変換し、整流回路２２及び制御回路２４に供給する機能を有する。また、アンテナ回路２１は、制御回路２４から供給された交流信号を電磁波Ｗｃに変換し、受電部１２の外部に送信する機能を有する。
【００４３】
電磁波Ｗｆの受信及び電磁波Ｗｃの送信にはアンテナを用いることができる。アンテナの形状は、伝送方式に応じて決定することができる。例えば、電磁結合方式又は電磁誘導方式（例えば、１３．５６ＭＨｚ帯）を用いる場合には、電界密度の変化による電磁誘導を利用するため、アンテナとして輪状の導電膜（例えば、ループアンテナ）、又はらせん状の導電膜（例えば、スパイラルアンテナ）などを用いることが好ましい。また、マイクロ波方式（例えば、ＵＨＦ帯（８６０乃至９６０ＭＨｚ帯）、２．４５ＧＨｚ帯）を用いる場合には、電磁波の波長を考慮してアンテナとして機能する導電膜の長さや形状を適宜設定すればよい。例えば、アンテナとして線状の導電膜（例えば、ダイポールアンテナ）又は平坦形状の導電膜（例えば、パッチアンテナ）などを用いることができる。なお、アンテナとして機能する導電膜の形状はこれらに限られない。例えば、電磁波の波長を考慮して、曲線状若しくは蛇行形状、又はこれらを組み合わせた形状などを用いてもよい。また、複数の形状を組み合わせ、複数の周波数帯の電磁波の受信に対応したアンテナを用いることもできる。
【００４４】
図３に、アンテナ回路２１の構成例を示す。アンテナ回路２１は、受信回路１０１及び送信回路１０２を有する。受信回路１０１は、電磁波Ｗｆを交流信号に変換し、整流回路２２及び制御回路２４に供給する機能を有する。また、送信回路１０２は、制御回路２４から供給された交流信号を電磁波Ｗｃに変換し、外部に送信する機能を有する。
【００４５】
受信回路１０１は、アンテナコイル１１１、容量素子１１２を有する。容量素子１１２は共振容量としての機能を有する。容量素子１１２として可変容量を用いることにより、容量値を制御し、受信する電磁波の周波数を制御することができる。また、送信回路１０２は、アンテナコイル１１３、容量素子１１４を有する。容量素子１１４は共振容量としての機能を有する。送信回路１０２によって生成される電磁波Ｗｃの周波数は、制御回路２４から入力される交流信号の周波数によって制御することができる。なお、受信回路１０１及び送信回路１０２として、共振回路を用いることが好ましい。
【００４６】
なお、図３では受信回路１０１と送信回路１０２が個別に設けられているが、これらの回路は共有されていてもよい。例えば、図３において送信回路１０２が省略され、受信回路１０１が送信回路１０２の機能を有していてもよい。
【００４７】
整流回路２２は、アンテナ回路２１から供給された交流信号を整流化し、直流信号に変換する機能を有する。図４（Ａ−１）に、整流回路２２の構成例を示す。整流回路２２は、ダイオード１２１、容量素子１２２、及びダイオード１２３を有する。容量素子１２２は平滑容量としての機能を有する。整流回路２２によって生成された直流信号は、充電回路２３に供給される。
【００４８】
なお、ダイオード１２１及びダイオード１２３は、トランジスタをダイオード接続することにより構成してもよい。ダイオード１２１及びダイオード１２３としてトランジスタを用いた場合の構成例を図４（Ａ−２）に示す。
【００４９】
ここで、電流の逆流を防止するため、ダイオード１２１及びダイオード１２３として用いられるトランジスタのオフ電流は極めて低いことが望ましい。このようなトランジスタとして、ＯＳトランジスタは好適である。ＯＳトランジスタは、チャネル幅で規格化したＯＳトランジスタのオフ電流を、ソースドレイン間電圧が１０Ｖ、室温（２５℃程度）の状態で１０×１０−２１Ａ／μｍ（１０ゼプトＡ／μｍ）以下とすることが可能である。そのため、電流の逆流を効果的に防止することができる。ＯＳトランジスタの詳細については、実施の形態５で詳述する。
【００５０】
充電回路２３は、整流回路２２から供給された直流信号の電圧レベルを制御して、バッテリー３０に供給する機能を有する。これにより、バッテリー３０に所定の電圧が印加され、充電を行うことができる。
【００５１】
図４（Ｂ−１）に、充電回路２３の構成例を示す。充電回路２３は、レギュレータ１３１及びスイッチ１３２を有する。レギュレータ１３１は、整流回路２２から入力された電圧を制御する機能を有する。レギュレータ１３１によって変換された電圧は、スイッチ１３２を介してバッテリー３０に供給される。
【００５２】
スイッチ１３２は、バッテリー３０に電力を供給するか否かを制御する機能を有する。バッテリー３０の充電を行う期間はスイッチ１３２がオン状態となり、バッテリー３０の充電を行わない期間はスイッチ１３２がオフ状態となる。
【００５３】
なお、図４（Ｂ−２）に示すように、スイッチ１３２としてトランジスタを用いることができる。この場合、トランジスタのゲート電圧を制御することにより、スイッチ１３２の導通状態を制御することができる。また、スイッチ１３２としてトランジスタを用いる場合、トランジスタにはバックゲートを設けてもよい。
【００５４】
また、バッテリー３０からの電力の漏洩を防止するため、スイッチ１３２として用いられるトランジスタのオフ電流は小さいことが好ましい。よって、スイッチ１３２としてＯＳトランジスタを用いることが好ましい。
【００５５】
バッテリー３０は、受電部１２に含まれる他の回路に電力を供給する機能を有する。なお、バッテリー３０の種類は特に限定されない。バッテリー３０としては例えば、リチウムイオンバッテリー、鉛蓄電池、リチウムイオンポリマー二次電池、ニッケル水素蓄電池、ニッケルカドミウム蓄電池、ニッケル鉄蓄電池、ニッケル・亜鉛蓄電池、酸化銀・亜鉛蓄電池等の二次電池、レドックス・フロー電池、亜鉛・塩素電池、亜鉛臭素電池等の液循環型の二次電池、アルミニウム・空気電池、空気亜鉛電池、空気・鉄電池等のメカニカルチャージ型の二次電池、ナトリウム・硫黄電池、リチウム・硫化鉄電池等の高温動作型の二次電池などを用いることができる。
【００５６】
制御回路２４は、電磁波Ｗｃの発生を制御する機能を有する。具体的には、制御回路２４は、外部から入力された過充電に関する情報（以下、過充電情報ともいう）に基づいて電磁波Ｗｃを生成するか否かを判定し、電磁波Ｗｃを生成する場合はアンテナ回路２１に交流信号を供給する機能を有する。図２では一例として、センサ４０及びタイマー５０から制御回路２４に過充電情報が入力される構成例を示している。
【００５７】
センサ４０は、受電部１２の温度を計測する機能を有する。なお、温度を計測する場所は特に限定されない。例えばセンサ４０は、受電部１２が電子機器である場合、電子機器の筐体の温度を計測してもよいし、電子機器の内部の任意の場所の温度を計測してもよい。また、センサ４０はバッテリー３０の表面の温度を計測してもよい。そして、センサ４０によって計測された温度は信号に変換され、制御回路２４に入力される。
【００５８】
タイマー５０は、無線給電の時間を計測する機能を有する。例えばタイマー５０は、受電部１２が電磁波Ｗｆを連続して受信した総時間や、バッテリー３０の充電完了後に受電部１２が電磁波Ｗｆを連続して受信した時間などを計測することができる。そして、タイマー５０によって計測された時間は信号に変換され、制御回路２４に入力される。
【００５９】
そして、制御回路２４には過充電情報として、センサ４０によって取得された温度の情報、及びタイマー５０によって取得された無線給電の時間の情報が供給される。そして制御回路２４は、これらの過充電情報に基づいて、電磁波Ｗｃを発するか否かを選択する機能を有する。例えば、受電部１２の温度が所定の規定値以上になった場合や、受電部１２が電磁波Ｗｆを連続して受信した総時間が所定の規定値以上になった場合などに、制御回路２４は電磁波Ｗｃを発生させ、無線給電を停止することができる。
【００６０】
なお、ここではセンサ４０及びタイマー５０が設けられた構成例を示しているが、センサ４０とタイマー５０の一方を省略することもできる。また、センサ４０とタイマー５０の一方又は双方に代えて、他の過充電情報（給電部１１と受電部１２の距離、磁束密度、バッテリーの残量など）を計測する回路を設けることもできる。
【００６１】
次に、図５（Ａ）に、制御回路２４の構成例を示す。制御回路２４は、判定回路１４１、信号生成回路１４２、及びスイッチ回路１４３を有する。センサ４０及びタイマー５０などから出力された過充電情報は、判定回路１４１に入力される。
【００６２】
判定回路１４１は、過充電情報に基づいて、電磁波Ｗｃを生成するか否かを判定する機能を有する。例えば判定回路１４１は、受電部１２の温度が基準値以上である場合、又は、受電部１２が電磁波Ｗｆを連続して受信した総時間が基準値以上である場合などに、電磁波Ｗｃを生成すべきと判定することができる。そして、電磁波Ｗｃを生成すべきと判定した場合、判定回路１４１は電磁波Ｗｃの生成を指示する信号を信号生成回路１４２に供給する機能を有する。
【００６３】
また、判定回路１４１は、判定結果に応じた制御信号をスイッチ回路１４３に出力する機能を有する。具体的には、判定回路１４１は、電磁波Ｗｃを生成すべきと判定した際、バッテリー３０から信号生成回路１４２に電力が供給されるように、スイッチ回路１４３の導通状態を制御する機能を有する。これにより、信号生成回路１４２はバッテリー３０の電力を用いて電磁波Ｗｃを生成することができる。
【００６４】
信号生成回路１４２は、判定回路１４１による判定の結果に基づいて、電磁波Ｗｃを生成するための信号を生成する機能を有する。具体的には、判定回路１４１が電磁波Ｗｃを生成すべきと判定した際、信号生成回路１４２は、アンテナ回路２１から供給される交流信号、及び、バッテリー３０から供給される電力を用いて、交流信号を生成する機能を有する。一方、判定回路１４１が電磁波Ｗｃの生成を不要と判定した場合は、信号生成回路１４２にはバッテリー３０から電力は供給されず、信号生成回路１４２は交流信号を生成しない。
【００６５】
図５（Ｂ）に、信号生成回路１４２の構成例を示す。信号生成回路１４２はバッファ回路１５０を有する。バッファ回路１５０は、判定回路１４１から入力される信号に基づいて、アンテナ回路２１から入力された交流信号の出力を制御する機能を有する。具体的には、アンテナ回路２１が給電部１１から受信した電磁波Ｗｆに基づいて生成した交流信号が、バッファ回路１５０に入力される。また、判定回路１４１からバッファ回路１５０に、電磁波Ｗｃの生成の要否に対応する信号が入力される。そして、バッファ回路１５０は、判定回路１４１が電磁波Ｗｃを生成すべきと判定した場合に、交流信号をアンテナ回路２１に出力する。これにより、電磁波Ｗｆと周波数が同期された交流信号がアンテナ回路２１に供給される。そして、アンテナ回路２１は信号生成回路１４２から供給された交流信号を電磁波Ｗｃに変換して、外部に送信する。
【００６６】
図５（Ｃ）に、バッファ回路１５０の具体的な構成例を示す。バッファ回路１５０は、トランジスタ１５１乃至１５６、インバータ１５７を有する。トランジスタ１５１乃至１５４によって第１のインバータが構成され、トランジスタ１５５、１５６によって第２のインバータが構成されている。なお、第１のインバータは、トランジスタ１５３、１５４に入力される信号により動作状態を制御することができる。
【００６７】
トランジスタ１５１、１５２のゲートには、アンテナ回路２１から出力された交流信号が入力される。トランジスタ１５１、１５２のソース又はドレインの一方は、トランジスタ１５５、１５６のゲートと接続されている。トランジスタ１５５、１５６のソース又はドレインの一方は、アンテナ回路２１と接続されている。
【００６８】
トランジスタ１５３のゲートには、判定回路１４１から電磁波Ｗｃの生成の要否に対応する信号が入力される。また、トランジスタ１５４のゲートには、判定回路１４１から入力された信号をインバータ１５７によって反転させた信号が入力される。また、トランジスタ１５３、１５５には高電源電位ＶＤＤが供給され、トランジスタ１５４、１５６には低電源電位ＶＳＳが供給される。なお、高電源電位ＶＤＤ又は低電源電位ＶＳＳは、バッテリー３０からスイッチ回路１４３を介してバッファ回路１５０に供給することができる。
【００６９】
電磁波Ｗｃを生成する場合は、判定回路１４１から供給される信号により、トランジスタ１５３、１５４がオン状態となる。これにより、電磁波Ｗｆと周波数が同期された交流信号が、トランジスタ１５５、１５６のソース又はドレインの一方からアンテナ回路２１に供給される。一方、電磁波Ｗｃを生成しない場合は、判定回路１４１から供給される信号により、トランジスタ１５３、１５４がオフ状態となる。これにより、バッファ回路１５０による交流信号の生成は停止される。
【００７０】
以上の通り、本発明の一態様に係る受電部１２は、充電状況に応じて電磁波Ｗｃを発することにより、受電部１２の給電を制御することができる。なお、図２に示すように、給電部１１は受電部１２にバッテリー３０の充電が完了しているか否かの情報、バッテリー３０の残量の情報、又は充電時間の情報などを要求する信号Ｓｒを出力する機能を有していてもよい。給電部１１から信号Ｓｒが出力されると、受電部１２は、要求された情報に対応する信号Ｓｑを給電部１１に出力する。これにより、給電部１１は受電部１２の充電状況を認識することができ、電磁波Ｗｆを発するか否かを選択することができる。
【００７１】
＜給電システムの動作例＞
次に、給電システム１０の動作例を、図６を用いて説明する。図６は、給電システム１０の動作例を示すフローチャートである。なお、ここでは給電部１１から送信される電磁波Ｗｆによって、複数の受電部１２の充電が行われる場合について説明する。また、ここでは過充電情報として受電部１２の温度が用いられ、受電部１２の温度によって電磁波Ｗｃの生成の要否が判断される場合について説明する。
【００７２】
まず、受電部１２が無線充電可能な位置に配置されると、給電部１１は受電部１２に電磁波Ｗｆを送信する（ステップＳ１）。そして、電磁波Ｗｆはアンテナ回路２１、整流回路２２、及び充電回路２３を介してバッテリー３０に供給され、バッテリー３０の充電が開始される（ステップＳ２）。
【００７３】
バッテリー３０の充電が完了すると（ステップＳ３でＹＥＳ）、他の全ての受電部１２で充電が完了しているか否かが確認される（ステップＳ４）。この確認は、給電部１１が全ての受電部１２に対して信号Ｓｒを送信し、受電部１２からそれぞれ信号Ｓｑを受信することにより行うことができる（図２参照）。そして、全ての受電部１２で充電が完了している場合は（ステップＳ４でＹＥＳ）、給電部１１は電磁波Ｗｆの送信を停止する（ステップＳ５）。
【００７４】
なお、バッテリー３０の充電完了の基準は自由に設定することができる。例えば、バッテリーの残量が所定の値（例えば１００％）に達しているか否かを基準にすることができる。また、給電部１１は所定の頻度で信号Ｓｒを送信することにより、受電部１２の充電状況をモニタすることができる。
【００７５】
一方、充電が完了していない受電部１２がある場合は（ステップＳ４でＮＯ）、電磁波Ｗｆの送信は継続される。そして、充電が完了している受電部１２の温度がセンサ４０によって計測される。受電部１２の温度が基準値以上の場合は（ステップＳ６でＹＥＳ）、バッテリー３０の放電により制御回路２４に電力が供給され（ステップＳ７）、電磁波Ｗｃが発生する（ステップＳ８）。これにより電磁波Ｗｆが打ち消されて受電部１２の充電が停止し、過充電が防止される。また、バッテリー３０の残量が放電により１００％未満となり、バッテリー３０の劣化が抑制される。
【００７６】
その後、バッテリー３０の残量が基準値以上を維持している場合は（ステップＳ９でＮＯ）、ステップＳ６乃至Ｓ８の動作が繰り返される。なお、受電部１２の温度が基準値未満の場合は、受電部１２は発熱の影響が小さいと判断して電磁波Ｗｃの生成を行わなくてもよい（ステップＳ６でＮＯ）。
【００７７】
一方、電磁波Ｗｃの生成によってバッテリー３０の残量が基準値未満となった場合は（ステップＳ９でＹＥＳ）、バッテリー３０の充電が再開される（ステップＳ２）。そして、ステップＳ３以降の動作が、全ての受電部１２の充電が完了するまで行われる。
【００７８】
以上の動作により、過充電を抑えつつ全ての受電部１２を充電することができる。なお、ステップＳ６における温度の基準値、及びステップＳ９におけるバッテリー３０の残量の基準値は、バッテリー３０の特性などに応じて、自由に設定することができる。例えば、バッテリー３０の最高許容温度がＴ℃である場合、温度の基準値として、（Ｔ−２０）℃以上Ｔ℃以下、（Ｔ−１５）℃以上Ｔ℃以下、（Ｔ−１０）℃以上Ｔ℃以下、又は（Ｔ−５）℃以上Ｔ℃以下などの温度に設定することができる。また、バッテリー３０の残量の基準値として、９５％、９０％、８５％、８０％などの残量を用いることができる。
【００７９】
［追加動作１］
給電システム１０の動作は図６に限定されず、その他の動作を適宜追加することもできる。例えば、図６においては、充電が完了した受電部１２について受電部１２の温度の計測を行っているが（ステップＳ６）、受電部１２の充電中であっても、発熱を抑制するため、受電部１２の温度が基準値以上となった場合に充電を停止することができる。図７（Ａ）に、受電部１２の温度に応じて充電を一時的に停止する動作例を示す。
【００８０】
まず、受電部１２の温度が基準値以上であることが検出されると（ステップＳ２１）、バッテリー３０の充電が完了しているか否かに関わらず、充電が停止される（ステップＳ２２）。その後、充電停止状態が維持され、受電部１２の温度が基準値未満にまで下がると（ステップＳ２３でＹＥＳ）、バッテリー３０の充電が再開される（ステップＳ２４）。このような動作により、充電中の発熱を抑制することができる。
【００８１】
［追加動作２］
図６、図７（Ａ）においては、受電部１２の温度に基づいて充電の停止を決定する動作について説明したが、充電の停止は他の過充電情報に基づいて決定してもよい。図７（Ｂ）に、電磁波Ｗｆの受信時間に応じて充電を一時的に停止する動作例を示す。
【００８２】
まず、受電部１２が電磁波を連続して受信している期間が基準値を超えたことが検出されると、（ステップＳ３１）、バッテリー３０の充電が完了しているか否かに関わらず、充電が停止される（ステップＳ３２）。そして、充電を停止した状態で一定期間が経過すると（ステップＳ３３でＹＥＳ）、バッテリー３０の充電が再開される（ステップＳ３４）。このような動作により、受電部１２の発熱を未然に防ぐことができる。
【００８３】
なお、ステップＳ２２及びステップＳ３２における充電停止の方法は特に限定されない。例えば、電磁波Ｗｃを発生させる、又は、図４（Ｂ−１）、（Ｂ−２）に示すスイッチ１３２をオフ状態にするなどの方法により、充電を停止することができる。
【００８４】
図７（Ａ）、（Ｂ）に示す動作は、割り込み動作として図６に示す動作に適宜追加することができる。
【００８５】
以上の通り、本発明の一態様においては、バッテリー３０の残量が一定以上である場合に、給電部１１が発する電磁波を打ち消すことにより、受電部１２の劣化や発火を防止することができる。また、電磁波の打ち消しにバッテリー３０の電力を用いることにより、バッテリー３０の残量を所定の基準値以上１００％未満の状態に維持することができ、バッテリーの劣化を防止することができる。
【００８６】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【００８７】
（実施の形態２）
本実施の形態では、上記実施の形態で説明した給電システムの変形例について説明する。
【００８８】
図８（Ａ）に、給電システム１０の他の構成例を示す。図８（Ａ）に示す給電システム１０は、受電部１２が電磁波Ｗｅを発する機能を有している点において、図１と相違する。その他の構成については、実施の形態１の説明を参酌することができる。
【００８９】
図８（Ａ）に示すように、充電が完了している受電部１２（図中、ハッチングが付された受電部１２）は、電磁波Ｗｆを用いて、充電が完了していない他の受電部１２に向けて電磁波Ｗｅを送信する機能を有する。ここで、電磁波Ｗｅは、充電が完了していない受電部１２が受信する電磁波Ｗｆを強める電磁波である。図８（Ｂ）に示すように、電磁波Ｗｅによって形成される磁界Ｈｅによって、電磁波Ｗｆによって形成される磁界Ｈｆが強められ、充電が完了していない受電部１２が受信する電磁波Ｗｆが強められる。これにより、充電が完了していない受電部１２の充電の効率を上げ、充電速度を向上させることができる。
【００９０】
電磁波Ｗｅは、電磁波Ｗｆを強めること可能であればどのような電磁波であってもよい。例えば電磁波Ｗｅとして、周波数及び位相が電磁波Ｗｆと同期された電磁波を用いることができる。なお、電磁波Ｗｆと電磁波Ｗｅの位相は必ずしも完全に同一である必要はなく、充電が完了していない受電部１２の充電を促進することが可能な程度に整合していればよい。
【００９１】
なお、受電部１２は電磁波Ｗｅに加えて、実施の形態１で説明した電磁波Ｗｆを発する機能を有していてもよい。
【００９２】
図９に、電磁波Ｗｅを発する機能を有する受電部１２の具体的な構成例を示す。図９に示す受電部１２は、スイッチ回路２５、遅延回路２６及びアンテナ回路２７を有する点において、図２と相違する。その他の構成については、図２の説明を参酌することができる。
【００９３】
スイッチ回路２５は、アンテナ回路２１から供給された交流信号の、遅延回路２６への供給を制御する機能を有する。電磁波Ｗｅが生成される際は、スイッチ回路２５が導通状態となり、アンテナ回路２１から遅延回路２６に交流信号が供給される。
【００９４】
アンテナ回路２１から遅延回路２６に交流信号が供給される条件は、自由に設定することができる。例えば、バッテリー３０の充電が完了していることを条件とすることができる。
【００９５】
遅延回路２６は、アンテナ回路２１からスイッチ回路２５を介して供給された交流信号を遅延させる機能を有する。これにより、電磁波Ｗｆに基づいて生成された交流信号の位相がシフトされ、アンテナ回路２７に供給される。このように、遅延回路２６によってアンテナ回路２７に供給される交流信号の位相を制御することができる。
【００９６】
図１０（Ａ）に、遅延回路２６の構成例を示す。遅延回路２６は、複数のインバータ１６１を有する。複数のインバータ１６１を直列に接続することにより、整流回路２２から出力された信号に遅延を生じさせ、位相をずらすことができる。なお、直列に接続されるインバータ１６１の数は特に限定されず、所望の位相のシフト量に応じて適宜選択することができる。また、インバータ１６１間には、抵抗素子や容量素子を適宜設けることができる。
【００９７】
なお、遅延回路２６にはバッテリー３０の電力が用いられてもよい。この場合、電磁波Ｗｅが生成される期間において、バッテリー３０の電力が遅延回路２６に供給される。
【００９８】
アンテナ回路２７は、遅延回路２６によって生成された信号を電磁波Ｗｅに変換し、外部に出力する機能を有する。図１０（Ｂ）に、アンテナ回路２７の構成例を示す。アンテナ回路２７は、アンテナコイル１７１、容量素子１７２を有する。容量素子１７２は共振容量としての機能を有する。なお、アンテナ回路２７として、共振回路を用いることが好ましい。
【００９９】
なお、ここではアンテナ回路２７がアンテナ回路２１と別途設けられた構成を示しているが、アンテナ回路２１がアンテナ回路２７の機能を有することにより、アンテナ回路２７を省略することもできる。
【０１００】
上記のように、充電が完了している受電部１２が、充電が未完了の受電部１２に向けて電磁波Ｗｅを発することにより、充電が未完了の受電部１２の充電の効率を上げ、充電の速度を向上させることができる。
【０１０１】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０１０２】
（実施の形態３）
本実施の形態では、上記実施の形態で説明した給電システムに人工知能（ＡＩ：Ａｒｔｉｆｉｃｉａｌ  Ｉｎｔｅｌｌｉｇｅｎｃｅ）を用いた構成例について説明する。
【０１０３】
なお、人工知能とは、人間の知能を模した計算機の総称である。本明細書等において、人工知能には人工ニューラルネットワーク（ＡＮＮ：Ａｒｔｉｆｉｃｉａｌ  Ｎｅｕｒａｌ  Ｎｅｔｗｏｒｋ）が含まれる。人工ニューラルネットワークは、ニューロンとシナプスで構成される神経網を模した回路である。本明細書等において「ニューラルネットワーク」と記載する場合、特に人工ニューラルネットワークを指す。
【０１０４】
＜制御回路の構成例＞
図１１に、制御回路２４の構成例を示す。図１１に示す制御回路２４は、判定回路１４１がニューラルネットワークＮＮを有する点において、図５（Ａ）と相違する。その他の構成については、図５（Ａ）の説明を参酌することができる。
【０１０５】
ニューラルネットワークＮＮは、入力層ＩＬ、出力層ＯＬ、及び隠れ層（中間層）ＨＬを有する。入力層ＩＬには、センサ４０及びタイマー５０などによって取得された過充電情報に対応するデータが入力される。
【０１０６】
出力層ＯＬ、入力層ＩＬ、隠れ層ＨＬはそれぞれ、一又は複数のユニット（ニューロン回路）を有し、各ユニットの出力は、重み（結合強度）を介して異なる層に設けられたユニットに供給される。なお、各層のユニット数は任意に設定することができる。また、ニューラルネットワークＮＮは、隠れ層ＨＬを複数有するネットワーク（ＤＮＮ：ディープニューラルネットワーク）であってもよい。ディープニューラルネットワークの学習を深層学習と呼ぶことがある。
【０１０７】
ニューラルネットワークＮＮには、過充電情報（例えば、センサ４０によって取得された温度、タイマー５０によって取得された時間など）に基づいて電磁波Ｗｃの発生の要否を選択する機能が、学習によって付加されている。そして、ニューラルネットワークＮＮの入力層に、過充電情報に対応するデータが入力されると、各層において演算処理が行われる。各層における演算処理は、前層のユニットの出力と重み係数との積和演算などにより実行される。なお、層間の結合は全てのユニット同士が結合された全結合としてもよいし、一部のユニット同士が結合された部分結合としてもよい。そして、電磁波Ｗｃを生成するか否かの判定結果に対応するデータが出力層ＯＬから出力される。
【０１０８】
このように、判定回路１４１にニューラルネットワークＮＮを用いることにより、過充電に関する様々な情報に基づいて、電磁波Ｗｃの発生の要否を適切に判定することができる。そのため、制御回路２４の汎用性を向上させることができる。
【０１０９】
＜ニューラルネットワークの構成例＞
次に、ニューラルネットワークＮＮのより具体的な構成例について説明する。ニューラルネットワークの構成例を図１２に示す。ニューラルネットワークは、ニューロン回路ＮＣと、ニューロン回路間に設けられたシナプス回路ＳＣによって構成されている。
【０１１０】
図１２（Ａ）に、ニューロン回路ＮＣとシナプス回路ＳＣの構成例を示す。シナプス回路ＳＣには、入力データｘ１乃至ｘＬ（Ｌは自然数）が入力される。また、シナプス回路ＳＣは、重み係数ｗｋ（ｋは１以上Ｌ以下の整数）を記憶する機能を有する。重み係数ｗｋは、ニューロン回路ＮＣ間の結合の強さに対応する。
【０１１１】
シナプス回路ＳＣに入力データｘ１乃至ｘＬが入力されると、ニューロン回路ＮＣには、シナプス回路ＳＣに入力された入力データｘｋと、シナプス回路ＳＣに記憶された重み係数ｗｋとの積（ｘｋｗｋ）を、ｋ＝１乃至Ｌについて足し合わせた値（ｘ１ｗ１＋ｘ２ｗ２＋…＋ｘＬｗＬ）、すなわち、ｘｋとｗｋを用いた積和演算によって得られた値が供給される。この値がニューロン回路ＮＣの閾値θを超えた場合、ニューロン回路ＮＣはハイレベルの信号ｙを出力する。この現象を、ニューロン回路ＮＣの発火と呼ぶ。
【０１１２】
上記のニューロン回路ＮＣとシナプス回路ＳＣを用いた階層型ニューラルネットワークのモデルを図１２（Ｂ）に示す。ニューラルネットワークは、入力層ＩＬ、隠れ層ＨＬ、出力層ＯＬを有する。入力層ＩＬは、入力ニューロン回路ＩＮを有する。隠れ層ＨＬは、隠れシナプス回路ＨＳ及び隠れニューロン回路ＨＮを有する。出力層ＯＬは、出力シナプス回路ＯＳ及び出力ニューロン回路ＯＮを有する。また、入力ニューロン回路ＩＮ、隠れニューロン回路ＨＮ、出力ニューロン回路ＯＮの閾値θを、それぞれθＩ、θＨ、θＯと表記する。
【０１１３】
入力層ＩＬには、過充電情報に対応するデータｘ１乃至ｘｉ（ｉは自然数）が供給され、入力層ＩＬの出力は隠れ層ＨＬに供給される。そして、隠れニューロン回路ＨＮには、入力層ＩＬの出力データと、隠れシナプス回路ＨＳに保持された重み係数ｗと、を用いた積和演算によって得られた値が供給される。そして、出力ニューロン回路ＯＮには、隠れニューロン回路ＨＮの出力と、出力シナプス回路ＯＳに保持された重み係数ｗを用いた積和演算によって得られた値が供給される。そして、出力ニューロン回路ＯＮから電磁波Ｗｃの生成の要否に対応するデータｙが出力される。
【０１１４】
このように、図１２（Ｂ）に示すニューラルネットワークは、過充電情報に基づいて電磁波Ｗｃの生成の要否を判定する機能を有する。
【０１１５】
また、ニューラルネットワークの学習には勾配降下法などを用いることができ、勾配の算出には誤差逆伝播法を用いることができる。図１２（Ｃ）に、誤差逆伝播法を利用して教師あり学習を行うニューラルネットワークのモデルを示す。
【０１１６】
誤差逆伝播法は、ニューラルネットワークの出力データと教師データの誤差が小さくなるように、シナプス回路の重み係数を変更する方式の一つである。具体的には、出力データ（データｙ）と教師データ（データｔ）に基づいて決定される誤差δＯに応じて、隠れシナプス回路ＨＳの重み係数ｗが変更される。また、隠れシナプス回路ＨＳの重み係数ｗの変更量に応じて、さらに前段のシナプス回路ＳＣの重み係数ｗが変更される。このように、教師データに基づいてシナプス回路ＳＣの重み係数を順次変更することにより、ニューラルネットワークＮＮの学習を行うことができる。
【０１１７】
なお、図１２（Ｂ）、（Ｃ）には１層の隠れ層ＨＬを示しているが、隠れ層ＨＬの層数を２以上としてもよい。これにより、深層学習を行うことができる。
【０１１８】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０１１９】
（実施の形態４）
本実施の形態では、上記実施の形態で説明したニューラルネットワークに用いることができる半導体装置の構成例について説明する。
【０１２０】
ニューラルネットワークがハードウェアによって構成される場合、ニューラルネットワークにおける積和演算は、積和演算素子を用いて行うことができる。本実施の形態では、ニューラルネットワークＮＮの積和演算素子として用いることができる半導体装置の構成例について説明する。
【０１２１】
＜半導体装置の構成例＞
半導体装置２００の構成の一例を図１３に示す。図１３に示す半導体装置２００は、記憶回路２１０（ＭＥＭ）と、参照用記憶回路２２０（ＲＭＥＭ）と、回路２３０と、回路２４０と、を有する。半導体装置２００は、さらに電流源回路２５０（ＣＲＥＦ）を有していても良い。
【０１２２】
記憶回路２１０（ＭＥＭ）は、メモリセルＭＣ［ｐ、ｑ］、メモリセルＭＣ［ｐ＋１、ｑ］で例示されるメモリセルＭＣを有する。また、各メモリセルＭＣは、入力された電位を電流に変換する機能を有する素子を有する。上記機能を有する素子として、例えばトランジスタなどの能動素子を用いることができる。図１３では、各メモリセルＭＣがトランジスタＴｒ１１を有する場合を例示している。
【０１２３】
そして、メモリセルＭＣには、配線ＷＤ［ｑ］で例示される配線ＷＤから第１のアナログ電位が入力される。第１のアナログ電位は第１のアナログデータに対応する。そして、メモリセルＭＣは、第１のアナログ電位に応じた第１のアナログ電流を生成する機能を有する。具体的には、トランジスタＴｒ１１のゲートに第１のアナログ電位を供給したときに得られるトランジスタＴｒ１１のドレイン電流を、第１のアナログ電流とすることができる。なお、以下、メモリセルＭＣ［ｐ、ｑ］に流れる電流をＩ［ｐ、ｑ］とし、メモリセルＭＣ［ｐ＋１、ｑ］に流れる電流をＩ［ｐ＋１、ｑ］とする。
【０１２４】
なお、トランジスタＴｒ１１が飽和領域で動作する場合、そのドレイン電流はソースとドレイン間の電圧に依存せず、ゲート電圧と閾値電圧の差分によって制御される。よって、トランジスタＴｒ１１は飽和領域で動作させることが望ましい。トランジスタＴｒ１１を飽和領域で動作させるために、そのゲート電圧、ソースとドレイン間の電圧は、飽和領域で動作する範囲の電圧に適切に設定されているものとする。
【０１２５】
具体的に、図１３に示す半導体装置２００では、メモリセルＭＣ［ｐ、ｑ］に配線ＷＤ［ｑ］から第１のアナログ電位Ｖｘ［ｐ、ｑ］または第１のアナログ電位Ｖｘ［ｐ、ｑ］に応じた電位が入力される。メモリセルＭＣ［ｐ、ｑ］は、第１のアナログ電位Ｖｘ［ｐ、ｑ］に応じた第１のアナログ電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣ［ｐ、ｑ］の電流Ｉ［ｐ、ｑ］は、第１のアナログ電流に相当する。
【０１２６】
また、具体的に、図１３に示す半導体装置２００では、メモリセルＭＣ［ｐ＋１、ｑ］に配線ＷＤ［ｑ］から第１のアナログ電位Ｖｘ［ｐ＋１、ｑ］または第１のアナログ電位Ｖｘ［ｐ＋１、ｑ］に応じた電位が入力される。メモリセルＭＣ［ｐ＋１、ｑ］は、第１のアナログ電位Ｖｘ［ｐ＋１、ｑ］に応じた第１のアナログ電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣ［ｐ＋１、ｑ］の電流Ｉ［ｐ＋１、ｑ］は、第１のアナログ電流に相当する。
【０１２７】
そして、メモリセルＭＣは、第１のアナログ電位を保持する機能を有する。すなわち、メモリセルＭＣは、第１のアナログ電位を保持することで、第１のアナログ電位に応じた第１のアナログ電流を保持する機能を有すると言える。
【０１２８】
また、メモリセルＭＣには、配線ＲＷ［ｐ］、配線ＲＷ［ｐ＋１］で例示される配線ＲＷから第２のアナログ電位が入力される。第２のアナログ電位は第２のアナログデータに対応する。メモリセルＭＣは、既に保持されている第１のアナログ電位に、第２のアナログ電位或いは第２のアナログ電位に応じた電位を加算する機能と、加算することで得られる第３のアナログ電位を保持する機能とを有する。そして、メモリセルＭＣは、第３のアナログ電位に応じた第２のアナログ電流を生成する機能を有する。すなわち、メモリセルＭＣは、第３のアナログ電位を保持することで、第３のアナログ電位に応じた第２のアナログ電流を保持する機能を有すると言える。
【０１２９】
具体的に、図１３に示す半導体装置２００では、メモリセルＭＣ［ｐ、ｑ］に配線ＲＷ［ｐ］から第２のアナログ電位Ｖｗ［ｐ、ｑ］が入力される。そして、メモリセルＭＣ［ｐ、ｑ］は、第１のアナログ電位Ｖｘ［ｐ、ｑ］及び第２のアナログ電位Ｖｗ［ｐ、ｑ］に応じた第３のアナログ電位を保持する機能を有する。そして、メモリセルＭＣ［ｐ、ｑ］は、第３のアナログ電位に応じた第２のアナログ電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣ［ｐ、ｑ］の電流Ｉ［ｐ、ｑ］は、第２のアナログ電流に相当する。
【０１３０】
また、図１３に示す半導体装置２００では、メモリセルＭＣ［ｐ＋１、ｑ］に配線ＲＷ［ｐ＋１］から第２のアナログ電位Ｖｗ［ｐ＋１、ｑ］が入力される。そして、メモリセルＭＣ［ｐ＋１、ｑ］は、第１のアナログ電位Ｖｘ［ｐ＋１、ｑ］及び第２のアナログ電位Ｖｗ［ｐ＋１、ｑ］に応じた第３のアナログ電位を保持する機能を有する。そして、メモリセルＭＣ［ｐ＋１、ｑ］は、第３のアナログ電位に応じた第２のアナログ電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣ［ｐ＋１、ｑ］の電流Ｉ［ｐ＋１、ｑ］は、第２のアナログ電流に相当する。
【０１３１】
そして、電流Ｉ［ｐ、ｑ］は、メモリセルＭＣ［ｐ、ｑ］を介して配線ＢＬ［ｑ］と配線ＶＲ［ｑ］の間を流れる。電流Ｉ［ｐ＋１、ｑ］は、メモリセルＭＣ［ｐ＋１、ｑ］を介して配線ＢＬ［ｑ］と配線ＶＲ［ｑ］の間を流れる。よって、電流Ｉ［ｐ、ｑ］と電流Ｉ［ｐ＋１、ｑ］との和に相当する電流Ｉ［ｑ］が、メモリセルＭＣ［ｐ、ｑ］及びメモリセルＭＣ［ｐ＋１、ｑ］を介して配線ＢＬ［ｑ］と配線ＶＲ［ｑ］の間を流れることとなる。
【０１３２】
参照用記憶回路２２０（ＲＭＥＭ）は、メモリセルＭＣＲ［ｐ］、メモリセルＭＣＲ［ｐ＋１］で例示されるメモリセルＭＣＲを有する。メモリセルＭＣＲには、配線ＷＤＲＥＦから第１の参照電位ＶＰＲが入力される。そして、メモリセルＭＣＲは、第１の参照電位ＶＰＲに応じた第１の参照電流を生成する機能を有する。なお、以下、メモリセルＭＣＲ［ｐ］に流れる電流をＩＲＥＦ［ｐ］とし、メモリセルＭＣＲ［ｐ＋１］に流れる電流をＩＲＥＦ［ｐ＋１］とする。
【０１３３】
そして、具体的に、図１３に示す半導体装置２００では、メモリセルＭＣＲ［ｐ］に配線ＷＤＲＥＦから第１の参照電位ＶＰＲが入力される。メモリセルＭＣＲ［ｐ］は、第１の参照電位ＶＰＲに応じた第１の参照電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣＲ［ｐ］の電流ＩＲＥＦ［ｐ］は、第１の参照電流に相当する。
【０１３４】
また、図１３に示す半導体装置２００では、メモリセルＭＣＲ［ｐ＋１］に配線ＷＤＲＥＦから第１の参照電位ＶＰＲが入力される。メモリセルＭＣＲ［ｐ＋１］は、第１の参照電位ＶＰＲに応じた第１の参照電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣＲ［ｐ＋１］の電流ＩＲＥＦ［ｐ＋１］は、第１の参照電流に相当する。
【０１３５】
そして、メモリセルＭＣＲは、第１の参照電位ＶＰＲを保持する機能を有する。すなわち、メモリセルＭＣＲは、第１の参照電位ＶＰＲを保持することで、第１の参照電位ＶＰＲに応じた第１の参照電流を保持する機能を有すると言える。
【０１３６】
また、メモリセルＭＣＲには、配線ＲＷ［ｐ］、配線ＲＷ［ｐ＋１］で例示される配線ＲＷから第２のアナログ電位が入力される。メモリセルＭＣＲは、既に保持されている第１の参照電位ＶＰＲに、第２のアナログ電位或いは第２のアナログ電位に応じた電位を加算する機能と、加算することで得られる第２の参照電位を保持する機能を有する。そして、メモリセルＭＣＲは、第２の参照電位に応じた第２の参照電流を生成する機能を有する。すなわち、メモリセルＭＣＲは、第２の参照電位を保持することで、第２の参照電位に応じた第２の参照電流を保持する機能を有すると言える。
【０１３７】
具体的に、図１３に示す半導体装置２００では、メモリセルＭＣＲ［ｐ］に配線ＲＷ［ｐ］から第２のアナログ電位Ｖｗ［ｐ、ｑ］が入力される。そして、メモリセルＭＣＲ［ｐ］は、第１の参照電位ＶＰＲ及び第２のアナログ電位Ｖｗ［ｐ、ｑ］に応じた第２の参照電位を保持する機能を有する。そして、メモリセルＭＣＲ［ｐ］は、第２の参照電位に応じた第２の参照電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣＲ［ｐ］の電流ＩＲＥＦ［ｐ］は、第２の参照電流に相当する。
【０１３８】
また、図１３に示す半導体装置２００では、メモリセルＭＣＲ［ｐ＋１］に配線ＲＷ［ｐ＋１］から第２のアナログ電位Ｖｗ［ｐ＋１、ｑ］が入力される。そして、メモリセルＭＣＲ［ｐ＋１］は、第１の参照電位ＶＰＲ及び第２のアナログ電位Ｖｗ［ｐ＋１、ｑ］に応じた第２の参照電位を保持する機能を有する。そして、メモリセルＭＣＲ［ｐ＋１］は、第２の参照電位に応じた第２の参照電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣＲ［ｐ＋１］の電流ＩＲＥＦ［ｐ＋１］は、第２の参照電流に相当する。
【０１３９】
そして、電流ＩＲＥＦ［ｐ］は、メモリセルＭＣＲ［ｐ］を介して配線ＢＬＲＥＦと配線ＶＲＲＥＦの間を流れる。電流ＩＲＥＦ［ｐ＋１］は、メモリセルＭＣＲ［ｐ＋１］を介して配線ＢＬＲＥＦと配線ＶＲＲＥＦの間を流れる。よって、電流ＩＲＥＦ［ｐ］と電流ＩＲＥＦ［ｐ＋１］との和に相当する電流ＩＲＥＦが、メモリセルＭＣＲ［ｐ］及びメモリセルＭＣＲ［ｐ＋１］を介して配線ＢＬＲＥＦと配線ＶＲＲＥＦの間を流れることとなる。
【０１４０】
電流源回路２５０は、配線ＢＬＲＥＦに流れる電流ＩＲＥＦと同じ値の電流、もしくは電流ＩＲＥＦに対応する電流を、配線ＢＬに供給する機能を有する。そして、後述するオフセットの電流を設定する際には、メモリセルＭＣ［ｐ、ｑ］及びメモリセルＭＣ［ｐ＋１、ｑ］を介して配線ＢＬ［ｑ］と配線ＶＲ［ｑ］の間を流れる電流Ｉ［ｑ］が、メモリセルＭＣＲ［ｐ］及びメモリセルＭＣＲ［ｐ＋１］を介して配線ＢＬＲＥＦと配線ＶＲＲＥＦの間を流れる電流ＩＲＥＦと異なる場合、差分の電流は回路２３０または回路２４０に流れる。回路２３０は電流ソース回路としての機能を有し、回路２４０は電流シンク回路としての機能を有する。
【０１４１】
具体的に、電流Ｉ［ｑ］が電流ＩＲＥＦよりも大きい場合、回路２３０は、電流Ｉ［ｑ］と電流ＩＲＥＦの差分に相当する電流ΔＩ［ｑ］を生成する機能を有する。また、回路２３０は、生成した電流ΔＩ［ｑ］を配線ＢＬ［ｑ］に供給する機能を有する。すなわち、回路２３０は、電流ΔＩ［ｑ］を保持する機能を有すると言える。
【０１４２】
また、電流Ｉ［ｑ］が電流ＩＲＥＦよりも小さい場合、回路２４０は、電流Ｉ［ｑ］と電流ＩＲＥＦの差分に相当する電流ΔＩ［ｑ］を生成する機能を有する。また、回路２４０は、生成した電流ΔＩ［ｑ］を配線ＢＬ［ｑ］から引き込む機能を有する。すなわち、回路２４０は、電流ΔＩ［ｑ］を保持する機能を有すると言える。
【０１４３】
次いで、図１３に示す半導体装置２００の動作の一例について説明する。
【０１４４】
まず、メモリセルＭＣ［ｐ、ｑ］に第１のアナログ電位に応じた電位を格納する。具体的には、第１の参照電位ＶＰＲから第１のアナログ電位Ｖｘ［ｐ、ｑ］を差し引いた電位ＶＰＲ−Ｖｘ［ｐ、ｑ］が、配線ＷＤ［ｑ］を介してメモリセルＭＣ［ｐ、ｑ］に入力される。メモリセルＭＣ［ｐ、ｑ］では、電位ＶＰＲ−Ｖｘ［ｐ、ｑ］が保持される。また、メモリセルＭＣ［ｐ、ｑ］では、電位ＶＰＲ−Ｖｘ［ｐ、ｑ］に応じた電流Ｉ［ｐ、ｑ］が生成される。例えば第１の参照電位ＶＰＲは、接地電位よりも高い電位とする。具体的には、接地電位よりも高く、電流源回路２５０に供給されるハイレベルの電位ＶＤＤと同程度か、それ以下の電位であることが望ましい。
【０１４５】
また、メモリセルＭＣＲ［ｐ］に第１の参照電位ＶＰＲを格納する。具体的には、第１の参照電位ＶＰＲが、配線ＷＤＲＥＦを介してメモリセルＭＣＲ［ｐ］に入力される。メモリセルＭＣＲ［ｐ］では、第１の参照電位ＶＰＲが保持される。また、メモリセルＭＣＲ［ｐ］では、第１の参照電位ＶＰＲに応じた電流ＩＲＥＦ［ｐ］が生成される。
【０１４６】
また、メモリセルＭＣ［ｐ＋１、ｑ］に第１のアナログ電位に応じた電位を格納する。具体的には、第１の参照電位ＶＰＲから第１のアナログ電位Ｖｘ［ｐ＋１、ｑ］を差し引いた電位ＶＰＲ−Ｖｘ［ｐ＋１、ｑ］が、配線ＷＤ［ｑ］を介してメモリセルＭＣ［ｐ＋１、ｑ］に入力される。メモリセルＭＣ［ｐ＋１、ｑ］では、電位ＶＰＲ−Ｖｘ［ｐ＋１、ｑ］が保持される。また、メモリセルＭＣ［ｐ＋１、ｑ］では、電位ＶＰＲ−Ｖｘ［ｐ＋１、ｑ］に応じた電流Ｉ［ｐ＋１、ｑ］が生成される。
【０１４７】
また、メモリセルＭＣＲ［ｐ＋１］に第１の参照電位ＶＰＲを格納する。具体的には、第１の参照電位ＶＰＲが、配線ＷＤＲＥＦを介してメモリセルＭＣＲ［ｐ＋１］に入力される。メモリセルＭＣＲ［ｐ＋１］では、第１の参照電位ＶＰＲが保持される。また、メモリセルＭＣＲ［ｐ＋１］では、第１の参照電位ＶＰＲに応じた電流ＩＲＥＦ［ｐ＋１］が生成される。
【０１４８】
上記動作において、配線ＲＷ［ｐ］及び配線ＲＷ［ｐ＋１］は基準電位とする。例えば、基準電位として接地電位、接地電位よりも低いローレベルの電位ＶＳＳなどを用いることができる。或いは、基準電位として電位ＶＳＳと電位ＶＤＤの間の電位を用いると、第２のアナログ電位Ｖｗを正負にしても、配線ＲＷの電位を接地電位よりも高くできるので信号の生成を容易にすることができ、正負のアナログデータに対する積演算が可能になるので好ましい。
【０１４９】
上記動作により、配線ＢＬ［ｑ］には、配線ＢＬ［ｑ］に接続されたメモリセルＭＣにおいてそれぞれ生成される電流を合わせた電流が、流れることとなる。具体的に図１３では、メモリセルＭＣ［ｐ、ｑ］で生成される電流Ｉ［ｐ、ｑ］と、メモリセルＭＣ［ｐ＋１、ｑ］で生成される電流Ｉ［ｐ＋１、ｑ］とを合わせた電流Ｉ［ｑ］が流れる。また、上記動作により、配線ＢＬＲＥＦには、配線ＢＬＲＥＦに接続されたメモリセルＭＣＲにおいてそれぞれ生成される電流を合わせた電流が、流れることとなる。具体的に図１３では、メモリセルＭＣＲ［ｐ］で生成される電流ＩＲＥＦ［ｐ］と、メモリセルＭＣＲ［ｐ＋１］で生成される電流ＩＲＥＦ［ｐ＋１］とを合わせた電流ＩＲＥＦが流れる。
【０１５０】
次いで、配線ＲＷ［ｐ］及び配線ＲＷ［ｐ＋１］の電位を基準電位としたまま、第１のアナログ電位を入力することによって得られる電流Ｉ［ｑ］と第１の参照電位を入力することによって得られる電流ＩＲＥＦとの差分から得られるオフセットの電流Ｉｏｆｆｓｅｔ［ｑ］を、回路２３０または回路２４０において保持する。
【０１５１】
具体的に、電流Ｉ［ｑ］が電流ＩＲＥＦよりも大きい場合、回路２３０は電流Ｉｏｆｆｓｅｔ［ｑ］を配線ＢＬ［ｑ］に供給する。すなわち、回路２３０に流れる電流ＩＣＭ［ｑ］は電流Ｉｏｆｆｓｅｔ［ｑ］に相当することとなる。そして、当該電流ＩＣＭ［ｑ］の値は回路２３０において保持される。また、電流Ｉ［ｑ］が電流ＩＲＥＦよりも小さい場合、回路２４０は電流Ｉｏｆｆｓｅｔ［ｑ］を配線ＢＬ［ｑ］から引き込む。すなわち、回路２４０に流れる電流ＩＣＰ［ｑ］は電流Ｉｏｆｆｓｅｔ［ｑ］に相当することとなる。そして、当該電流ＩＣＰ［ｑ］の値は回路２４０において保持される。
【０１５２】
次いで、既にメモリセルＭＣ［ｐ、ｑ］において保持されている第１のアナログ電位または第１のアナログ電位に応じた電位に加算するように、第２のアナログ電位または第２のアナログ電位に応じた電位をメモリセルＭＣ［ｐ、ｑ］に格納する。具体的には、配線ＲＷ［ｐ］の電位を基準電位に対してＶｗ［ｐ］だけ高い電位とすることで、第２のアナログ電位Ｖｗ［ｐ］が、配線ＲＷ［ｐ］を介してメモリセルＭＣ［ｐ、ｑ］に入力される。メモリセルＭＣ［ｐ、ｑ］では、電位ＶＰＲ−Ｖｘ［ｐ、ｑ］＋Ｖｗ［ｐ］が保持される。また、メモリセルＭＣ［ｐ、ｑ］では、電位ＶＰＲ−Ｖｘ［ｐ、ｑ］＋Ｖｗ［ｐ］に応じた電流Ｉ［ｐ、ｑ］が生成される。
【０１５３】
また、既にメモリセルＭＣ［ｐ＋１、ｑ］において保持されている第１のアナログ電位または第１のアナログ電位に応じた電位に加算するように、第２のアナログ電位または第２のアナログ電位に応じた電位をメモリセルＭＣ［ｐ＋１、ｑ］に格納する。具体的には、配線ＲＷ［ｐ＋１］の電位を基準電位に対してＶｗ［ｐ＋１］だけ高い電位とすることで、第２のアナログ電位Ｖｗ［ｐ＋１］が、配線ＲＷ［ｐ＋１］を介してメモリセルＭＣ［ｐ＋１、ｑ］に入力される。メモリセルＭＣ［ｐ＋１、ｑ］では、電位ＶＰＲ−Ｖｘ［ｐ＋１、ｑ］＋Ｖｗ［ｐ＋１］が保持される。また、メモリセルＭＣ［ｐ＋１、ｑ］では、電位ＶＰＲ−Ｖｘ［ｐ＋１、ｑ］＋Ｖｗ［ｐ＋１］に応じた電流Ｉ［ｐ＋１、ｑ］が生成される。
【０１５４】
なお、電位を電流に変換する素子として飽和領域で動作するトランジスタＴｒ１１を用いる場合、配線ＲＷ［ｐ］の電位がＶｗ［ｐ］であり、配線ＲＷ［ｐ＋１］の電位がＶｗ［ｐ＋１］であると仮定すると、メモリセルＭＣ［ｐ、ｑ］が有するトランジスタＴｒ１１のドレイン電流が電流Ｉ［ｐ、ｑ］に相当するので、第２のアナログ電流は以下の式１で表される。なお、ｋは係数、ＶｔｈはトランジスタＴｒ１１の閾値電圧である。
【０１５５】
Ｉ［ｐ、ｑ］＝ｋ（Ｖｗ［ｐ］−Ｖｔｈ＋ＶＰＲ−Ｖｘ［ｐ、ｑ］）２      （式１）
【０１５６】
また、メモリセルＭＣＲ［ｐ］が有するトランジスタＴｒ１１のドレイン電流が電流ＩＲＥＦ［ｐ］に相当するので、第２の参照電流は以下の式２で表される。
【０１５７】
ＩＲＥＦ［ｐ］＝ｋ（Ｖｗ［ｐ］−Ｖｔｈ＋ＶＰＲ）２      （式２）
【０１５８】
そして、メモリセルＭＣ［ｐ、ｑ］に流れる電流Ｉ［ｐ、ｑ］と、メモリセルＭＣ［ｐ＋１、ｑ］に流れる電流Ｉ［ｐ＋１、ｑ］の和に相当する電流Ｉ［ｑ］は、Ｉ［ｑ］＝ΣｉＩ［ｐ、ｑ］であり、メモリセルＭＣＲ［ｐ］に流れる電流ＩＲＥＦ［ｐ］と、メモリセルＭＣＲ［ｐ＋１］に流れる電流ＩＲＥＦ［ｐ＋１］の和に相当する電流ＩＲＥＦは、ＩＲＥＦ＝ΣｉＩＲＥＦ［ｐ］となり、その差分に相当する電流ΔＩ［ｑ］は以下の式３で表される。
【０１５９】
ΔＩ［ｑ］＝ＩＲＥＦ−Ｉ［ｑ］＝ΣｉＩＲＥＦ［ｐ］−ΣｉＩ［ｐ、ｑ］      （式３）
【０１６０】
式１、式２、式３から、電流ΔＩ［ｑ］は以下の式４のように導き出される。
【０１６１】
ΔＩ［ｑ］
＝Σｉ｛ｋ（Ｖｗ［ｐ］−Ｖｔｈ＋ＶＰＲ）２−ｋ（Ｖｗ［ｐ］−Ｖｔｈ＋ＶＰＲ−Ｖｘ［ｐ、ｑ］）２｝
＝２ｋΣｉ（Ｖｗ［ｐ］・Ｖｘ［ｐ、ｑ］）−２ｋΣｉ（Ｖｔｈ−ＶＰＲ）・Ｖｘ［ｐ、ｑ］−ｋΣｉＶｘ［ｐ、ｑ］２      （式４）
【０１６２】
式４において、２ｋΣｉ（Ｖｗ［ｐ］・Ｖｘ［ｐ、ｑ］）で示される項は、第１のアナログ電位Ｖｘ［ｐ、ｑ］及び第２のアナログ電位Ｖｗ［ｐ］の積と、第１のアナログ電位Ｖｘ［ｐ＋１、ｑ］及び第２のアナログ電位Ｖｗ［ｐ＋１］の積と、の和に相当する。
【０１６３】
また、電流Ｉｏｆｆｓｅｔ［ｑ］は、配線ＲＷ［ｐ］の電位を全て基準電位としたとき、すなわち第２のアナログ電位Ｖｗ［ｐ］を０、第２のアナログ電位Ｖｗ［ｐ＋１］を０としたときの電流ΔＩ［ｑ］とすると、式４から、以下の式５が導き出される。
【０１６４】
Ｉｏｆｆｓｅｔ［ｑ］＝−２ｋΣｉ（Ｖｔｈ−ＶＰＲ）・Ｖｘ［ｐ、ｑ］−ｋΣｉＶｘ［ｐ、ｑ］２      （式５）
【０１６５】
したがって、式３乃至式５から、第１のアナログデータと第２のアナログデータの積和値に相当する２ｋΣｉ（Ｖｗ［ｐ］・Ｖｘ［ｐ、ｑ］）は、以下の式６で表されることが分かる。
【０１６６】
２ｋΣｉ（Ｖｗ［ｐ］・Ｖｘ［ｐ、ｑ］）＝ＩＲＥＦ−Ｉ［ｑ］−Ｉｏｆｆｓｅｔ［ｑ］      （式６）
【０１６７】
そして、メモリセルＭＣに流れる電流の和を電流Ｉ［ｑ］、メモリセルＭＣＲに流れる電流の和を電流ＩＲＥＦ、回路２３０または回路２４０に流れる電流を電流Ｉｏｆｆｓｅｔ［ｑ］とすると、配線ＲＷ［ｐ］の電位をＶｗ［ｐ］、配線ＲＷ［ｐ＋１］の電位をＶｗ［ｐ＋１］としたときに配線ＢＬ［ｑ］から流れ出る電流Ｉｏｕｔ［ｑ］は、ＩＲＥＦ−Ｉ［ｑ］−Ｉｏｆｆｓｅｔ［ｑ］で表される。式６から、電流Ｉｏｕｔ［ｑ］は、２ｋΣｉ（Ｖｗ［ｐ］・Ｖｘ［ｐ、ｑ］）であり、第１のアナログ電位Ｖｘ［ｐ、ｑ］及び第２のアナログ電位Ｖｗ［ｐ］の積と、第１のアナログ電位Ｖｘ［ｐ＋１、ｑ］及び第２のアナログ電位Ｖｗ［ｐ＋１］の積と、の和に相当することが分かる。
【０１６８】
なお、トランジスタＴｒ１１は飽和領域で動作させることが望ましいが、トランジスタＴｒ１１の動作領域が理想的な飽和領域と異なっていたとしても、第１のアナログ電位Ｖｘ［ｐ、ｑ］及び第２のアナログ電位Ｖｗ［ｐ］の積と、第１のアナログ電位Ｖｘ［ｐ＋１、ｑ］及び第２のアナログ電位Ｖｗ［ｐ＋１］の積との和に相当する電流を、所望の範囲内の精度で問題なく得ることができる場合は、トランジスタＴｒ１１は飽和領域で動作しているものとみなせる。
【０１６９】
本発明の一態様により、アナログデータの演算処理をデジタルデータに変換せずとも実行することができるので、半導体装置の回路規模を小さく抑えることができる。或いは、本発明の一態様により、アナログデータの演算処理をデジタルデータに変換せずとも実行することができるので、アナログデータの演算処理に要する時間を抑えることができる。或いは、本発明の一態様により、アナログデータの演算処理に要する時間を抑えつつ、半導体装置の低消費電力化を実現することができる。
【０１７０】
＜記憶回路の構成例＞
次いで、記憶回路２１０（ＭＥＭ）と、参照用記憶回路２２０（ＲＭＥＭ）の具体的な構成の一例について、図１４を用いて説明する。
【０１７１】
図１４では、記憶回路２１０（ＭＥＭ）がｙ行ｘ列（ｘ、ｙは自然数）の複数のメモリセルＭＣを有し、参照用記憶回路２２０（ＲＭＥＭ）がｙ行１列の複数のメモリセルＭＣＲを有する場合を例示している。
【０１７２】
なお、本明細書等において、トランジスタのソースとは、チャネル形成領域として機能する半導体層の一部であるソース領域や、当該半導体層と接続されたソース電極などを意味する。同様に、トランジスタのドレインとは、当該半導体層の一部であるドレイン領域や、当該半導体層と接続されたドレイン電極などを意味する。また、ゲートとは、ゲート電極などを意味する。
【０１７３】
また、トランジスタが有するソースとドレインは、トランジスタの導電型及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係にしたがってソースとドレインの呼び方が入れ替わる。
【０１７４】
記憶回路２１０は、配線ＲＷと、配線ＷＷと、配線ＷＤと、配線ＶＲと、配線ＢＬとに接続されている。図１４では、配線ＲＷ［１］乃至配線ＲＷ［ｙ］が各行のメモリセルＭＣにそれぞれ接続され、配線ＷＷ［１］乃至配線ＷＷ［ｙ］が各行のメモリセルＭＣにそれぞれ接続され、配線ＷＤ［１］乃至配線ＷＤ［ｘ］が各列のメモリセルＭＣにそれぞれ接続されて、配線ＢＬ［１］乃至配線ＢＬ［ｘ］が各列のメモリセルＭＣにそれぞれ接続されている場合を例示している。また、図１４では、配線ＶＲ［１］乃至配線ＶＲ［ｘ］が各列のメモリセルＭＣにそれぞれ接続されている場合を例示している。なお、配線ＶＲ［１］乃至配線ＶＲ［ｘ］は、互いに接続されていても良い。
【０１７５】
そして、参照用記憶回路２２０は、配線ＲＷと、配線ＷＷと、配線ＷＤＲＥＦと、配線ＶＲＲＥＦと、配線ＢＬＲＥＦとに接続されている。図１４では、配線ＲＷ［１］乃至配線ＲＷ［ｙ］が各行のメモリセルＭＣＲにそれぞれ接続され、配線ＷＷ［１］乃至配線ＷＷ［ｙ］が各行のメモリセルＭＣＲにそれぞれ接続され、配線ＷＤＲＥＦが一列のメモリセルＭＣＲにそれぞれ接続され、配線ＢＬＲＥＦが一列のメモリセルＭＣＲにそれぞれ接続され、配線ＶＲＲＥＦが一列のメモリセルＭＣＲにそれぞれ接続されている場合を例示している。なお、配線ＶＲＲＥＦは、配線ＶＲ［１］乃至配線ＶＲ［ｘ］に接続されていても良い。
【０１７６】
次いで、図１４に示した複数のメモリセルＭＣのうち、任意の２行２列のメモリセルＭＣと、図１４に示した複数のメモリセルＭＣＲのうち、任意の２行１列のメモリセルＭＣＲとの、具体的な回路構成と接続関係とを、一例として図１５に示す。
【０１７７】
具体的に図１５では、ｐ行ｑ列目のメモリセルＭＣ［ｐ、ｑ］と、ｐ＋１行ｑ列目のメモリセルＭＣ［ｐ＋１、ｑ］と、ｐ行ｑ＋１列目のメモリセルＭＣ［ｐ、ｑ＋１］と、ｐ＋１行ｑ＋１列目のメモリセルＭＣ［ｐ＋１、ｑ＋１］とを図示している。また、具体的に図１５では、ｐ行目のメモリセルＭＣＲ［ｐ］と、ｐ＋１行目のメモリセルＭＣＲ［ｐ＋１］とを図示している。なお、ｐとｐ＋１はそれぞれ１からｙまでの任意の数で、ｑとｑ＋１はそれぞれ１からｘまでの任意の数とする。
【０１７８】
ｐ行目のメモリセルＭＣ［ｐ、ｑ］と、メモリセルＭＣ［ｐ、ｑ＋１］と、メモリセルＭＣＲ［ｐ］とは、配線ＲＷ［ｐ］及び配線ＷＷ［ｐ］に接続されている。また、ｐ＋１行目のメモリセルＭＣ［ｐ＋１、ｑ］と、メモリセルＭＣ［ｐ＋１、ｑ＋１］と、メモリセルＭＣＲ［ｐ＋１］とは、配線ＲＷ［ｐ＋１］及び配線ＷＷ［ｐ＋１］に接続されている。
【０１７９】
ｑ列目のメモリセルＭＣ［ｐ、ｑ］と、メモリセルＭＣ［ｐ＋１、ｑ］とは、配線ＷＤ［ｑ］、配線ＶＲ［ｑ］、及び配線ＢＬ［ｑ］に接続されている。また、ｑ＋１列目のメモリセルＭＣ［ｐ、ｑ＋１］と、メモリセルＭＣ［ｐ＋１、ｑ＋１］とは、配線ＷＤ［ｑ＋１］、配線ＶＲ［ｑ＋１］、及び配線ＢＬ［ｑ＋１］に接続されている。また、ｐ行目のメモリセルＭＣＲ［ｐ］と、ｐ＋１行目のメモリセルＭＣＲ［ｐ＋１］とは、配線ＷＤＲＥＦ、配線ＶＲＲＥＦ、及び配線ＢＬＲＥＦに接続されている。
【０１８０】
そして、各メモリセルＭＣと各メモリセルＭＣＲとは、トランジスタＴｒ１１と、トランジスタＴｒ１２と、容量素子Ｃ１１と、を有する。トランジスタＴｒ１２は、メモリセルＭＣまたはメモリセルＭＣＲへの第１のアナログ電位の入力を制御する機能を有する。トランジスタＴｒ１１は、ゲートに入力された電位に従って、アナログ電流を生成する機能を有する。容量素子Ｃ１１は、メモリセルＭＣまたはメモリセルＭＣＲにおいて保持されている第１のアナログ電位または第１のアナログ電位に応じた電位に、第２のアナログ電位或いは第２のアナログ電位に応じた電位を加算する機能を有する。
【０１８１】
具体的に、図１５に示すメモリセルＭＣでは、トランジスタＴｒ１２は、ゲートが配線ＷＷに接続され、ソース又はドレインの一方が配線ＷＤに接続され、ソース又はドレインの他方がトランジスタＴｒ１１のゲートに接続されている。また、トランジスタＴｒ１１は、ソース又はドレインの一方が配線ＶＲに接続され、ソース又はドレインの他方が配線ＢＬに接続されている。容量素子Ｃ１１は、第１の電極が配線ＲＷに接続され、第２の電極がトランジスタＴｒ１１のゲートに接続されている。
【０１８２】
また、図１５に示すメモリセルＭＣＲでは、トランジスタＴｒ１２は、ゲートが配線ＷＷに接続され、ソース又はドレインの一方が配線ＷＤＲＥＦに接続され、ソース又はドレインの他方がトランジスタＴｒ１１のゲートに接続されている。また、トランジスタＴｒ１１は、ソース又はドレインの一方が配線ＶＲＲＥＦに接続され、ソース又はドレインの他方が配線ＢＬＲＥＦに接続されている。容量素子Ｃ１１は、第１の電極が配線ＲＷに接続され、第２の電極がトランジスタＴｒ１１のゲートに接続されている。
【０１８３】
メモリセルＭＣにおいてトランジスタＴｒ１１のゲートをノードＮとすると、メモリセルＭＣでは、トランジスタＴｒ１２を介してノードＮに第１のアナログ電位が入力され、次いでトランジスタＴｒ１２がオフになるとノードＮが浮遊状態になり、ノードＮにおいて第１のアナログ電位または第１のアナログ電位に応じた電位が保持される。また、メモリセルＭＣでは、ノードＮが浮遊状態になると、容量素子Ｃ１１の第１の電極に入力された第２のアナログ電位がノードＮに与えられる。上記動作により、ノードＮは、第１のアナログ電位または第１のアナログ電位に応じた電位に、第２のアナログ電位または第２のアナログ電位に応じた電位が加算されることで得られる電位となる。
【０１８４】
なお、容量素子Ｃ１１の第１の電極の電位は容量素子Ｃ１１を介してノードＮに与えられるため、実際には、第１の電極の電位の変化量がそのままノードＮの電位の変化量に反映されるわけではない。具体的には、容量素子Ｃ１１の容量値と、トランジスタＴｒ１１のゲート容量の容量値と、寄生容量の容量値とから一意に決まる結合係数を、第１の電極の電位の変化量に乗ずることで、ノードＮの電位の変化量を正確に算出することができる。以下、説明を分かり易くするために、第１の電極の電位の変化量がほぼノードＮの電位の変化量に反映されるものとして説明を行う。
【０１８５】
トランジスタＴｒ１１は、ノードＮの電位にしたがってそのドレイン電流が定まる。よって、トランジスタＴｒ１２がオフになることでノードＮの電位が保持されると、トランジスタＴｒ１１のドレイン電流の値も保持される。上記ドレイン電流には第１のアナログ電位と第２のアナログ電位が反映されている。
【０１８６】
また、メモリセルＭＣＲにおいてトランジスタＴｒ１１のゲートをノードＮＲＥＦとすると、メモリセルＭＣＲでは、トランジスタＴｒ１２を介してノードＮＲＥＦに第１の参照電位または第１の参照電位に応じた電位が入力され、次いでトランジスタＴｒ１２がオフになるとノードＮＲＥＦが浮遊状態になり、ノードＮＲＥＦにおいて第１の参照電位または第１の参照電位に応じた電位が保持される。また、メモリセルＭＣＲでは、ノードＮＲＥＦが浮遊状態になると、容量素子Ｃ１１の第１の電極に入力された第２のアナログ電位がノードＮＲＥＦに与えられる。上記動作により、ノードＮＲＥＦは、第１の参照電位または第１の参照電位に応じた電位に、第２のアナログ電位または第２のアナログ電位に応じた電位が加算されることで得られる電位となる。
【０１８７】
トランジスタＴｒ１１は、ノードＮＲＥＦの電位にしたがってそのドレイン電流が定まる。よって、トランジスタＴｒ１２がオフになることでノードＮＲＥＦの電位が保持されると、トランジスタＴｒ１１のドレイン電流の値も保持される。上記ドレイン電流には第１の参照電位と第２のアナログ電位が反映されている。
【０１８８】
メモリセルＭＣ［ｐ、ｑ］のトランジスタＴｒ１１に流れるドレイン電流を電流Ｉ［ｐ、ｑ］とし、メモリセルＭＣ［ｐ＋１、ｑ］のトランジスタＴｒ１１に流れるドレイン電流を電流Ｉ［ｐ＋１、ｑ］とすると、配線ＢＬ［ｑ］からメモリセルＭＣ［ｐ、ｑ］及びメモリセルＭＣ［ｐ＋１、ｑ］に供給される電流の和は、電流Ｉ［ｑ］となる。また、メモリセルＭＣ［ｐ、ｑ＋１］のトランジスタＴｒ１１に流れるドレイン電流を電流Ｉ［ｐ、ｑ＋１］とし、メモリセルＭＣ［ｐ＋１、ｑ＋１］のトランジスタＴｒ１１に流れるドレイン電流を電流Ｉ［ｐ＋１、ｑ＋１］とすると、配線ＢＬ［ｑ＋１］からメモリセルＭＣ［ｐ、ｑ＋１］及びメモリセルＭＣ［ｐ＋１、ｑ＋１］に供給される電流の和は、電流Ｉ［ｑ＋１］となる。また、メモリセルＭＣＲ［ｐ］のトランジスタＴｒ１１に流れるドレイン電流を電流ＩＲＥＦ［ｐ］とし、メモリセルＭＣＲ［ｐ＋１］のトランジスタＴｒ１１に流れるドレイン電流を電流ＩＲＥＦ［ｐ＋１］とすると、配線ＢＬＲＥＦからメモリセルＭＣＲ［ｐ］及びメモリセルＭＣＲ［ｐ＋１］に供給される電流の和は、電流ＩＲＥＦとなる。
【０１８９】
＜回路２３０・回路２４０・電流源回路の構成例＞
次いで、回路２３０と、回路２４０と、電流源回路２５０（ＣＲＥＦ）の具体的な構成の一例について、図１６を用いて説明する。
【０１９０】
図１６では、図１５に示すメモリセルＭＣとメモリセルＭＣＲに対応した、回路２３０、回路２４０、電流源回路２５０の構成の一例を示している。具体的に、図１６に示す回路２３０は、ｑ列目のメモリセルＭＣに対応した回路２３０［ｑ］と、ｑ＋１列目のメモリセルＭＣに対応した回路２３０［ｑ＋１］とを有する。また、図１６に示す回路２４０は、ｑ列目のメモリセルＭＣに対応した回路２４０［ｑ］と、ｑ＋１列目のメモリセルＭＣに対応した回路２４０［ｑ＋１］とを有する。
【０１９１】
そして、回路２３０［ｑ］及び回路２４０［ｑ］は、配線ＢＬ［ｑ］に接続されている。また、回路２３０［ｑ＋１］及び回路２４０［ｑ＋１］は、配線ＢＬ［ｑ＋１］に接続されている。
【０１９２】
電流源回路２５０は、配線ＢＬ［ｑ］、配線ＢＬ［ｑ＋１］、配線ＢＬＲＥＦに接続されている。そして、電流源回路２５０は、配線ＢＬＲＥＦに電流ＩＲＥＦを供給する機能と、電流ＩＲＥＦと同じ電流または電流ＩＲＥＦに応じた電流を、配線ＢＬ［ｑ］及び配線ＢＬ［ｑ＋１］のそれぞれに供給する機能を有する。
【０１９３】
具体的に、回路２３０［ｑ］及び回路２３０［ｑ＋１］は、トランジスタＴｒ２４乃至Ｔｒ２６と、容量素子Ｃ２２とをそれぞれ有する。オフセットの電流を設定する際に、回路２３０［ｑ］において、トランジスタＴｒ２４は、電流Ｉ［ｑ］が電流ＩＲＥＦよりも大きい場合に、電流Ｉ［ｑ］と電流ＩＲＥＦの差分に相当する電流ＩＣＭ［ｑ］を生成する機能を有する。また、回路２３０［ｑ＋１］において、トランジスタＴｒ２４は、電流Ｉ［ｑ＋１］が電流ＩＲＥＦよりも大きい場合に、電流Ｉ［ｑ＋１］と電流ＩＲＥＦの差分に相当する電流ＩＣＭ［ｑ＋１］を生成する機能を有する。電流ＩＣＭ［ｑ］及び電流ＩＣＭ［ｑ＋１］は、回路２３０［ｑ］及び回路２３０［ｑ＋１］から配線ＢＬ［ｑ］及び配線ＢＬ［ｑ＋１］に供給される。
【０１９４】
そして、回路２３０［ｑ］及び回路２３０［ｑ＋１］において、トランジスタＴｒ２４は、ソース又はドレインの一方が対応する配線ＢＬに接続されており、ソース又はドレインの他方が所定の電位が供給される配線に接続されている。トランジスタＴｒ２５は、ソース又はドレインの一方が配線ＢＬに接続されており、ソース又はドレインの他方がトランジスタＴｒ２４のゲートに接続されている。トランジスタＴｒ２６は、ソース又はドレインの一方がトランジスタＴｒ２４のゲートに接続されており、ソース又はドレインの他方が所定の電位が供給される配線に接続されている。容量素子Ｃ２２は、第１の電極がトランジスタＴｒ２４のゲートに接続されており、第２の電極が所定の電位が供給される配線に接続されている。
【０１９５】
トランジスタＴｒ２５のゲートは配線ＯＳＭに接続されており、トランジスタＴｒ２６のゲートは配線ＯＲＭに接続されている。
【０１９６】
なお、図１６では、トランジスタＴｒ２４がｐチャネル型であり、トランジスタＴｒ２５及びＴｒ２６がｎチャネル型である場合を例示している。
【０１９７】
また、回路２４０［ｑ］及び回路２４０［ｑ＋１］は、トランジスタＴｒ２１乃至Ｔｒ２３と、容量素子Ｃ２１とをそれぞれ有する。オフセットの電流を設定する際に、回路２４０［ｑ］において、トランジスタＴｒ２１は、電流Ｉ［ｑ］が電流ＩＲＥＦよりも小さい場合に、電流Ｉ［ｑ］と電流ＩＲＥＦの差分に相当する電流ＩＣＰ［ｑ］を生成する機能を有する。また、回路２４０［ｑ＋１］において、トランジスタＴｒ２１は、電流Ｉ［ｑ＋１］が電流ＩＲＥＦよりも小さい場合に、電流Ｉ［ｑ＋１］と電流ＩＲＥＦの差分に相当する電流ＩＣＰ［ｑ＋１］を生成する機能を有する。電流ＩＣＰ［ｑ］及び電流ＩＣＰ［ｑ＋１］は、配線ＢＬ［ｑ］及び配線ＢＬ［ｑ＋１］から回路２４０［ｑ］及び回路２４０［ｑ＋１］に引き込まれる。
【０１９８】
なお、電流ＩＣＭ［ｑ］と電流ＩＣＰ［ｑ］とが、電流Ｉｏｆｆｓｅｔ［ｑ］に相当する。また、なお、電流ＩＣＭ［ｑ＋１］と電流ＩＣＰ［ｑ＋１］とが、電流Ｉｏｆｆｓｅｔ［ｑ＋１］に相当する。
【０１９９】
そして、回路２４０［ｑ］及び回路２４０［ｑ＋１］において、トランジスタＴｒ２１は、ソース又はドレインの一方が対応する配線ＢＬに接続されており、ソース又はドレインの他方が所定の電位が供給される配線に接続されている。トランジスタＴｒ２２は、ソース又はドレインの一方が配線ＢＬに接続されており、ソース又はドレインの他方がトランジスタＴｒ２１のゲートに接続されている。トランジスタＴｒ２３は、ソース又はドレインの一方がトランジスタＴｒ２１のゲートに接続されており、ソース又はドレインの他方が所定の電位が供給される配線に接続されている。容量素子Ｃ２１は、第１の電極がトランジスタＴｒ２１のゲートに接続されており、第２の電極が所定の電位が供給される配線に接続されている。
【０２００】
トランジスタＴｒ２２のゲートは配線ＯＳＰに接続されており、トランジスタＴｒ２３のゲートは配線ＯＲＰに接続されている。
【０２０１】
なお、図１６では、トランジスタＴｒ２１乃至Ｔｒ２３がｎチャネル型である場合を例示している。
【０２０２】
また、電流源回路２５０は、配線ＢＬに対応したトランジスタＴｒ２７と、配線ＢＬＲＥＦに対応したトランジスタＴｒ２８とを有する。具体的に、図１６に示す電流源回路２５０は、トランジスタＴｒ２７として、配線ＢＬ［ｑ］に対応したトランジスタＴｒ２７［ｑ］と、配線ＢＬ［ｑ＋１］に対応したトランジスタＴｒ２７［ｑ＋１］とを有する場合を例示している。
【０２０３】
そして、トランジスタＴｒ２７のゲートは、トランジスタＴｒ２８のゲートに接続されている。また、トランジスタＴｒ２７は、ソース又はドレインの一方が対応する配線ＢＬに接続されており、ソース又はドレインの他方が所定の電位が供給される配線に接続されている。トランジスタＴｒ２８は、ソース又はドレインの一方が配線ＢＬＲＥＦに接続されており、ソース又はドレインの他方が所定の電位が供給される配線に接続されている。
【０２０４】
トランジスタＴｒ２７とトランジスタＴｒ２８とは、同じ極性を有している。図１６では、トランジスタＴｒ２７とトランジスタＴｒ２８とが、共にｐチャネル型を有する場合を例示している。
【０２０５】
トランジスタＴｒ２８のドレイン電流は電流ＩＲＥＦに相当する。そして、トランジスタＴｒ２７とトランジスタＴｒ２８とはカレントミラー回路としての機能を有するため、トランジスタＴｒ２７のドレイン電流は、トランジスタＴｒ２８のドレイン電流とほぼ同じ値、またはトランジスタＴｒ２８のドレイン電流に応じた値となる。
【０２０６】
＜半導体装置の動作例＞
次いで、図１５乃至図１７を用いて、本発明の一態様に係る半導体装置２００の具体的な動作の一例について説明する。
【０２０７】
図１７は、図１５に示すメモリセルＭＣ、メモリセルＭＣＲと、図１６に示す回路２３０、回路２４０、電流源回路２５０の動作を示すタイミングチャートの一例に相当する。図１７では、時刻Ｔ０１乃至時刻Ｔ０４において、メモリセルＭＣ及びメモリセルＭＣＲに第１のアナログデータを格納する動作が行われる。時刻Ｔ０５乃至時刻Ｔ１０において、回路２３０及び回路２４０に流れるオフセットの電流Ｉｏｆｆｓｅｔを設定する動作が行われる。時刻Ｔ１１乃至時刻Ｔ１６において、第１のアナログデータと第２のアナログデータとの積和値に対応したデータを取得する動作が行われる。
【０２０８】
なお、配線ＶＲ［ｑ］及び配線ＶＲ［ｑ＋１］にはローレベルの電位が供給されるものとする。また、回路２３０に接続される所定の電位を有する配線は、全てハイレベルの電位ＶＤＤが供給されるものとする。また、回路２４０に接続される所定の電位を有する配線は、全てローレベルの電位ＶＳＳが供給されるものとする。また、電流源回路２５０に接続される所定の電位を有する配線は、全てハイレベルの電位ＶＤＤが供給されるものとする。
【０２０９】
また、トランジスタＴｒ１１、Ｔｒ２１、Ｔｒ２４、Ｔｒ２７［ｑ］、Ｔｒ２７［ｑ＋１］、Ｔｒ２８は飽和領域で動作するものとする。
【０２１０】
まず、時刻Ｔ０１乃至時刻Ｔ０２において、配線ＷＷ［ｐ］にハイレベルの電位が与えられ、配線ＷＷ［ｐ＋１］にローレベルの電位が与えられる。上記動作により、図１５に示すメモリセルＭＣ［ｐ、ｑ］、メモリセルＭＣ［ｐ、ｑ＋１］、メモリセルＭＣＲ［ｐ］においてトランジスタＴｒ１２がオンになる。また、メモリセルＭＣ［ｐ＋１、ｑ］、メモリセルＭＣ［ｐ＋１、ｑ＋１］、メモリセルＭＣＲ［ｐ＋１］においてトランジスタＴｒ１２がオフの状態を維持する。
【０２１１】
また、時刻Ｔ０１乃至時刻Ｔ０２では、図１５に示す配線ＷＤ［ｑ］と配線ＷＤ［ｑ＋１］とに、第１の参照電位ＶＰＲから第１のアナログ電位を差し引いた電位がそれぞれ与えられる。具体的に、配線ＷＤ［ｑ］には電位ＶＰＲ−Ｖｘ［ｐ、ｑ］が与えられ、配線ＷＤ［ｑ＋１］には電位ＶＰＲ−Ｖｘ［ｐ、ｑ＋１］が与えられる。また、配線ＷＤＲＥＦには第１の参照電位ＶＰＲが与えられ、配線ＲＷ［ｐ］及び配線ＲＷ［ｐ＋１］には基準電位として電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。
【０２１２】
よって、図１５に示すメモリセルＭＣ［ｐ、ｑ］のノードＮ［ｐ、ｑ］にはトランジスタＴｒ１２を介して電位ＶＰＲ−Ｖｘ［ｐ、ｑ］が与えられ、メモリセルＭＣ［ｐ、ｑ＋１］のノードＮ［ｐ、ｑ＋１］にはトランジスタＴｒ１２を介して電位ＶＰＲ−Ｖｘ［ｐ、ｑ＋１］が与えられ、メモリセルＭＣＲ［ｐ］のノードＮＲＥＦ［ｐ］にはトランジスタＴｒ１２を介して第１の参照電位ＶＰＲが与えられる。
【０２１３】
時刻Ｔ０２が終了すると、図１５に示す配線ＷＷ［ｐ］に与えられる電位はハイレベルからローレベルに変化し、メモリセルＭＣ［ｐ、ｑ］、メモリセルＭＣ［ｐ、ｑ＋１］、メモリセルＭＣＲ［ｐ］においてトランジスタＴｒ１２がオフになる。上記動作により、ノードＮ［ｐ、ｑ］には電位ＶＰＲ−Ｖｘ［ｐ、ｑ］が保持され、ノードＮ［ｐ、ｑ＋１］には電位ＶＰＲ−Ｖｘ［ｐ、ｑ＋１］が保持され、ノードＮＲＥＦ［ｐ］には第１の参照電位ＶＰＲが保持される。
【０２１４】
次いで、時刻Ｔ０３乃至時刻Ｔ０４において、図１５に示す配線ＷＷ［ｐ］の電位はローレベルに維持され、配線ＷＷ［ｐ＋１］にハイレベルの電位が与えられる。上記動作により、図１５に示すメモリセルＭＣ［ｐ＋１、ｑ］、メモリセルＭＣ［ｐ＋１、ｑ＋１］、メモリセルＭＣＲ［ｐ＋１］においてトランジスタＴｒ１２がオンになる。また、メモリセルＭＣ［ｐ、ｑ］、メモリセルＭＣ［ｐ、ｑ＋１］、メモリセルＭＣＲ［ｐ］においてトランジスタＴｒ１２がオフの状態を維持する。
【０２１５】
また、時刻Ｔ０３乃至時刻Ｔ０４では、図１５に示す配線ＷＤ［ｑ］と配線ＷＤ［ｑ＋１］とに、第１の参照電位ＶＰＲから第１のアナログ電位を差し引いた電位がそれぞれ与えられる。具体的に、配線ＷＤ［ｑ］には電位ＶＰＲ−Ｖｘ［ｐ＋１、ｑ］が与えられ、配線ＷＤ［ｑ＋１］には電位ＶＰＲ−Ｖｘ［ｐ＋１、ｑ＋１］が与えられる。また、配線ＷＤＲＥＦには第１の参照電位ＶＰＲが与えられ、配線ＲＷ［ｐ］及び配線ＲＷ［ｐ＋１］には基準電位として電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。
【０２１６】
よって、図１５に示すメモリセルＭＣ［ｐ＋１、ｑ］のノードＮ［ｐ＋１、ｑ］にはトランジスタＴｒ１２を介して電位ＶＰＲ−Ｖｘ［ｐ＋１、ｑ］が与えられ、メモリセルＭＣ［ｐ＋１、ｑ＋１］のノードＮ［ｐ＋１、ｑ＋１］にはトランジスタＴｒ１２を介して電位ＶＰＲ−Ｖｘ［ｐ＋１、ｑ＋１］が与えられ、メモリセルＭＣＲ［ｐ＋１］のノードＮＲＥＦ［ｐ＋１］にはトランジスタＴｒ１２を介して第１の参照電位ＶＰＲが与えられる。
【０２１７】
時刻Ｔ０４が終了すると、図１５に示す配線ＷＷ［ｐ＋１］に与えられる電位はハイレベルからローレベルに変化し、メモリセルＭＣ［ｐ＋１、ｑ］、メモリセルＭＣ［ｐ＋１、ｑ＋１］、メモリセルＭＣＲ［ｐ＋１］においてトランジスタＴｒ１２がオフになる。上記動作により、ノードＮ［ｐ＋１、ｑ］には電位ＶＰＲ−Ｖｘ［ｐ＋１、ｑ］が保持され、ノードＮ［ｐ＋１、ｑ＋１］には電位ＶＰＲ−Ｖｘ［ｐ＋１、ｑ＋１］が保持され、ノードＮＲＥＦ［ｐ＋１］には第１の参照電位ＶＰＲが保持される。
【０２１８】
次いで、時刻Ｔ０５乃至時刻Ｔ０６において、図１６に示す配線ＯＲＰ及び配線ＯＲＭにハイレベルの電位が与えられる。図１６に示す回路２３０［ｑ］及び回路２３０［ｑ＋１］では、配線ＯＲＭにハイレベルの電位が与えられることで、トランジスタＴｒ２６がオンになり、トランジスタＴｒ２４のゲートは電位ＶＤＤが与えられることでリセットされる。また、図１６に示す回路２４０［ｑ］及び回路２４０［ｑ＋１］では、配線ＯＲＰにハイレベルの電位が与えられることで、トランジスタＴｒ２３がオンになり、トランジスタＴｒ２１のゲートは電位ＶＳＳが与えられることでリセットされる。
【０２１９】
時刻Ｔ０６が終了すると、図１５に示す配線ＯＲＰ及び配線ＯＲＭに与えられる電位はハイレベルからローレベルに変化し、回路２３０［ｑ］及び回路２３０［ｑ＋１］においてトランジスタＴｒ２６がオフになり、回路２４０［ｑ］及び回路２４０［ｑ＋１］においてトランジスタＴｒ２３がオフになる。上記動作により、回路２３０［ｑ］及び回路２３０［ｑ＋１］においてトランジスタＴｒ２４のゲートに電位ＶＤＤが保持され、回路２４０［ｑ］及び回路２４０［ｑ＋１］においてトランジスタＴｒ２１のゲートに電位ＶＳＳが保持される。
【０２２０】
次いで、時刻Ｔ０７乃至時刻Ｔ０８において、図１６に示す配線ＯＳＰにハイレベルの電位が与えられる。また、図１５に示す配線ＲＷ［ｐ］及び配線ＲＷ［ｐ＋１］には基準電位として電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。配線ＯＳＰにハイレベルの電位が与えられることにより、回路２４０［ｑ］及び回路２４０［ｑ＋１］においてトランジスタＴｒ２２がオンになる。
【０２２１】
配線ＢＬ［ｑ］に流れる電流Ｉ［ｑ］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも小さい場合、すなわち電流ΔＩ［ｑ］が正の場合、図１５に示すメモリセルＭＣ［ｐ、ｑ］のトランジスタＴｒ２８が引き込むことのできる電流と、メモリセルＭＣ［ｐ＋１、ｑ］のトランジスタＴｒ２８が引き込むことのできる電流との和が、トランジスタＴｒ２７［ｑ］のドレイン電流より小さいことを意味する。よって、電流ΔＩ［ｑ］が正の場合、回路２４０［ｑ］においてトランジスタＴｒ２２がオンになると、トランジスタＴｒ２７［ｑ］のドレイン電流の一部がトランジスタＴｒ２１のゲートに流れ込み、当該ゲートの電位が上昇し始める。そして、トランジスタＴｒ２１のドレイン電流が電流ΔＩ［ｑ］とほぼ等しくなると、トランジスタＴｒ２１のゲートの電位は所定の値に収束する。このときのトランジスタＴｒ２１のゲートの電位は、トランジスタＴｒ２１のドレイン電流が電流ΔＩ［ｑ］、すなわち電流Ｉｏｆｆｓｅｔ［ｑ］（＝ＩＣＰ［ｑ］）となるような電位に相当する。つまり、回路２４０［ｑ］のトランジスタＴｒ２１は、電流ＩＣＰ［ｑ］を流し得る電流源に設定された状態であると言える。
【０２２２】
同様に、配線ＢＬ［ｑ＋１］に流れる電流Ｉ［ｑ＋１］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも小さい場合、つまり電流ΔＩ［ｑ＋１］が正の場合、回路２４０［ｑ＋１］においてトランジスタＴｒ２２がオンになると、トランジスタＴｒ２７［ｑ＋１］のドレイン電流の一部がトランジスタＴｒ２１のゲートに流れ込み、当該ゲートの電位が上昇し始める。そして、トランジスタＴｒ２１のドレイン電流が電流ΔＩ［ｑ＋１］とほぼ等しくなると、トランジスタＴｒ２１のゲートの電位は所定の値に収束する。このときのトランジスタＴｒ２１のゲートの電位は、トランジスタＴｒ２１のドレイン電流が電流ΔＩ［ｑ＋１］、すなわち電流Ｉｏｆｆｓｅｔ［ｑ＋１］（＝ＩＣＰ［ｑ＋１］）となるような電位に相当する。つまり、回路２４０［ｑ＋１］のトランジスタＴｒ２１は、電流ＩＣＰ［ｑ＋１］を流し得る電流源に設定された状態であると言える。
【０２２３】
時刻Ｔ０８が終了すると、図１６に示す配線ＯＳＰに与えられる電位はハイレベルからローレベルに変化し、回路２４０［ｑ］及び回路２４０［ｑ＋１］においてトランジスタＴｒ２２がオフになる。上記動作により、トランジスタＴｒ２１のゲートの電位は保持される。よって、回路２４０［ｑ］は電流ＩＣＰ［ｑ］を流し得る電流源に設定された状態を維持し、回路２４０［ｑ＋１］は電流ＩＣＰ［ｑ＋１］を流し得る電流源に設定された状態を維持する。
【０２２４】
次いで、時刻Ｔ０９乃至時刻Ｔ１０において、図１６に示す配線ＯＳＭにハイレベルの電位が与えられる。また、図１５に示す配線ＲＷ［ｐ］及び配線ＲＷ［ｐ＋１］には基準電位として電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。配線ＯＳＭにハイレベルの電位が与えられることにより、回路２３０［ｑ］及び回路２３０［ｑ＋１］においてトランジスタＴｒ２５がオンになる。
【０２２５】
配線ＢＬ［ｑ］に流れる電流Ｉ［ｑ］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも大きい場合、すなわち電流ΔＩ［ｑ］が負の場合、図１５に示すメモリセルＭＣ［ｐ、ｑ］のトランジスタＴｒ２８が引き込むことのできる電流と、メモリセルＭＣ［ｐ＋１、ｑ］のトランジスタＴｒ２８が引き込むことのできる電流との和が、トランジスタＴｒ２７［ｑ］のドレイン電流より大きいことを意味する。よって、電流ΔＩ［ｑ］が負の場合、回路２３０［ｑ］においてトランジスタＴｒ２５がオンになると、トランジスタＴｒ２４のゲートから配線ＢＬ［ｑ］に電流が流れ出し、当該ゲートの電位が下降し始める。そして、トランジスタＴｒ２４のドレイン電流が電流ΔＩ［ｑ］とほぼ等しくなると、トランジスタＴｒ２４のゲートの電位は所定の値に収束する。このときのトランジスタＴｒ２４のゲートの電位は、トランジスタＴｒ２４のドレイン電流が電流ΔＩ［ｑ］、すなわち電流Ｉｏｆｆｓｅｔ［ｑ］（＝ＩＣＭ［ｑ］）となるような電位に相当する。つまり、回路２３０［ｑ］のトランジスタＴｒ２４は、電流ＩＣＭ［ｑ］を流し得る電流源に設定された状態であると言える。
【０２２６】
同様に、配線ＢＬ［ｑ＋１］に流れる電流Ｉ［ｑ＋１］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも大きい場合、つまり電流ΔＩ［ｑ＋１］が負の場合、回路２３０［ｑ＋１］においてトランジスタＴｒ２５がオンになると、トランジスタＴｒ２４のゲートから配線ＢＬ［ｑ＋１］に電流が流れ出し、当該ゲートの電位が下降し始める。そして、トランジスタＴｒ２４のドレイン電流が電流ΔＩ［ｑ＋１］の絶対値とほぼ等しくなると、トランジスタＴｒ２４のゲートの電位は所定の値に収束する。このときのトランジスタＴｒ２４のゲートの電位は、トランジスタＴｒ２４のドレイン電流が電流ΔＩ［ｑ＋１］、すなわち電流Ｉｏｆｆｓｅｔ［ｑ＋１］（＝ＩＣＭ［ｑ＋１］）の絶対値に等しくなるような電位に相当する。つまり、回路２３０［ｑ＋１］のトランジスタＴｒ２４は、電流ＩＣＭ［ｑ＋１］を流し得る電流源に設定された状態であると言える。
【０２２７】
時刻Ｔ０８が終了すると、図１６に示す配線ＯＳＭに与えられる電位はハイレベルからローレベルに変化し、回路２３０［ｑ］及び回路２３０［ｑ＋１］においてトランジスタＴｒ２５がオフになる。上記動作により、トランジスタＴｒ２４のゲートの電位は保持される。よって、回路２３０［ｑ］は電流ＩＣＭ［ｑ］を流し得る電流源に設定された状態を維持し、回路２３０［ｑ＋１］は電流ＩＣＭ［ｑ＋１］を流し得る電流源に設定された状態を維持する。
【０２２８】
なお、回路２４０［ｑ］及び回路２４０［ｑ＋１］において、トランジスタＴｒ２１は電流を引き込む機能を有する。そのため、時刻Ｔ０７乃至時刻Ｔ０８において配線ＢＬ［ｑ］に流れる電流Ｉ［ｑ］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも大きく電流ΔＩ［ｑ］が負の場合、或いは、配線ＢＬ［ｑ＋１］に流れる電流Ｉ［ｑ＋１］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも大きく電流ΔＩ［ｑ＋１］が負の場合、回路２４０［ｑ］または回路２４０［ｑ＋１］から過不足なく配線ＢＬ［ｑ］または配線ＢＬ［ｑ＋１］に電流を供給するのが難しくなる恐れがある。この場合、配線ＢＬ［ｑ］または配線ＢＬ［ｑ＋１］に流れる電流と、配線ＢＬＲＥＦに流れる電流とのバランスを取るために、メモリセルＭＣのトランジスタＴｒ１１と、回路２４０［ｑ］または回路２４０［ｑ＋１］のトランジスタＴｒ２１と、トランジスタＴｒ２７［ｑ］またはＴｒ２７［ｑ＋１］とが、共に飽和領域で動作することが困難になる可能性がある。
【０２２９】
時刻Ｔ０７乃至時刻Ｔ０８において電流ΔＩ［ｑ］が負の場合でも、トランジスタＴｒ１１、Ｔｒ２１、Ｔｒ２７［ｑ］またはＴｒ２７［ｑ＋１］における飽和領域での動作を確保するために、時刻Ｔ０５乃至時刻Ｔ０６において、トランジスタＴｒ２４のゲートを電位ＶＤＤにリセットするのではなく、トランジスタＴｒ２４のゲートの電位を所定のドレイン電流が得られる程度の高さに設定しておいても良い。上記構成により、トランジスタＴｒ２７［ｑ］またはＴｒ２７［ｑ＋１］のドレイン電流に加えてトランジスタＴｒ２４から電流が供給されるため、トランジスタＴｒ１１において引き込めない分の電流を、トランジスタＴｒ２１においてある程度引き込むことができるため、トランジスタＴｒ１１、Ｔｒ２１、Ｔｒ２７［ｑ］またはＴｒ２７［ｑ＋１］における飽和領域での動作を確保することができる。
【０２３０】
なお、時刻Ｔ０９乃至時刻Ｔ１０において、配線ＢＬ［ｑ］に流れる電流Ｉ［ｑ］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも小さい場合、すなわち電流ΔＩ［ｑ］が正の場合、時刻Ｔ０７乃至時刻Ｔ０８において回路２４０［ｑ］が電流ＩＣＰ［ｑ］を流し得る電流源に既に設定されているため、回路２３０［ｑ］においてトランジスタＴｒ２４のゲートの電位はほぼ電位ＶＤＤのままとなる。同様に、配線ＢＬ［ｑ＋１］に流れる電流Ｉ［ｑ＋１］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも小さい場合、すなわち電流ΔＩ［ｑ＋１］が正の場合、時刻Ｔ０７乃至時刻Ｔ０８において回路２４０［ｑ＋１］が電流ＩＣＰ［ｑ＋１］を流し得る電流源に既に設定されているため、回路２３０［ｑ＋１］においてトランジスタＴｒ２４のゲートの電位はほぼ電位ＶＤＤのままとなる。
【０２３１】
次いで、時刻Ｔ１１乃至時刻Ｔ１２において、図１５に示す配線ＲＷ［ｐ］に第２のアナログ電位Ｖｗ［ｐ］が与えられる。また、配線ＲＷ［ｐ＋１］には、基準電位として電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられたままである。具体的に、配線ＲＷ［ｐ］の電位は、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２に対して電位差Ｖｗ［ｐ］だけ高い電位となるが、以下説明を分かり易くするために、配線ＲＷ［ｐ］の電位は第２のアナログ電位Ｖｗ［ｐ］であると仮定する。
【０２３２】
配線ＲＷ［ｐ］が第２のアナログ電位Ｖｗ［ｐ］になると、容量素子Ｃ１１の第１の電極の電位の変化量がほぼノードＮの電位の変化量に反映されるものと仮定すると、図１５に示すメモリセルＭＣ［ｐ、ｑ］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｐ、ｑ］＋Ｖｗ［ｐ］となり、メモリセルＭＣ［ｐ、ｑ＋１］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｐ、ｑ＋１］＋Ｖｗ［ｐ］となる。そして、上記の式６から、メモリセルＭＣ［ｐ、ｑ］に対応する第１のアナログデータと第２のアナログデータの積和値は、電流ΔＩ［ｑ］から電流Ｉｏｆｆｓｅｔ［ｑ］を差し引いた電流、すなわち、配線ＢＬ［ｑ］から流れ出る電流Ｉｏｕｔ［ｑ］に反映されることが分かる。また、メモリセルＭＣ［ｐ、ｑ＋１］に対応する第１のアナログデータと第２のアナログデータの積和値は、電流ΔＩ［ｑ＋１］から電流Ｉｏｆｆｓｅｔ［ｑ＋１］を差し引いた電流、すなわち、配線ＢＬ［ｑ＋１］から流れ出る電流Ｉｏｕｔ［ｑ＋１］に反映されることが分かる。
【０２３３】
時刻Ｔ１２が終了すると、配線ＲＷ［ｐ］には、再度、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。
【０２３４】
次いで、時刻Ｔ１３乃至時刻Ｔ１４において、図１５に示す配線ＲＷ［ｐ＋１］に第２のアナログ電位Ｖｗ［ｐ＋１］が与えられる。また、配線ＲＷ［ｐ］には、基準電位として電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられたままである。具体的に、配線ＲＷ［ｐ＋１］の電位は、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２に対して電位差Ｖｗ［ｐ＋１］だけ高い電位となるが、以下説明を分かり易くするために、配線ＲＷ［ｐ＋１］の電位は第２のアナログ電位Ｖｗ［ｐ＋１］であると仮定する。
【０２３５】
配線ＲＷ［ｐ＋１］が第２のアナログ電位Ｖｗ［ｐ＋１］になると、容量素子Ｃ１１の第１の電極の電位の変化量がほぼノードＮの電位の変化量に反映されるものと仮定すると、図１５に示すメモリセルＭＣ［ｐ＋１、ｑ］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｐ＋１、ｑ］＋Ｖｗ［ｐ＋１］となり、メモリセルＭＣ［ｐ＋１、ｑ＋１］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｐ＋１、ｑ＋１］＋Ｖｗ［ｐ＋１］となる。そして、上記の式６から、メモリセルＭＣ［ｐ＋１、ｑ］に対応する第１のアナログデータと第２のアナログデータの積和値は、電流ΔＩ［ｑ］から電流Ｉｏｆｆｓｅｔ［ｑ］を差し引いた電流、すなわち、電流Ｉｏｕｔ［ｑ］に反映されることが分かる。また、メモリセルＭＣ［ｐ＋１、ｑ＋１］に対応する第１のアナログデータと第２のアナログデータの積和値は、電流ΔＩ［ｑ＋１］から電流Ｉｏｆｆｓｅｔ［ｑ＋１］を差し引いた電流、すなわち、電流Ｉｏｕｔ［ｑ＋１］に反映されることが分かる。
【０２３６】
時刻Ｔ１２が終了すると、配線ＲＷ［ｐ＋１］には、再度、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。
【０２３７】
次いで、時刻Ｔ１５乃至時刻Ｔ１６において、図１５に示す配線ＲＷ［ｐ］に第２のアナログ電位Ｖｗ［ｐ］が与えられ、配線ＲＷ［ｐ＋１］に第２のアナログ電位Ｖｗ［ｐ＋１］が与えられる。具体的に、配線ＲＷ［ｐ］の電位は、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２に対して電位差Ｖｗ［ｐ］だけ高い電位となり、配線ＲＷ［ｐ＋１］の電位は、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２に対して電位差Ｖｗ［ｐ＋１］だけ高い電位となるが、以下説明を分かり易くするために、配線ＲＷ［ｐ］の電位は第２のアナログ電位Ｖｗ［ｐ］であり、配線ＲＷ［ｐ＋１］の電位は第２のアナログ電位Ｖｗ［ｐ＋１］であると仮定する。
【０２３８】
配線ＲＷ［ｐ］が第２のアナログ電位Ｖｗ［ｐ］になると、容量素子Ｃ１１の第１の電極の電位の変化量がほぼノードＮの電位の変化量に反映されるものと仮定すると、図１５に示すメモリセルＭＣ［ｐ、ｑ］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｐ、ｑ］＋Ｖｗ［ｐ］となり、メモリセルＭＣ［ｐ、ｑ＋１］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｐ、ｑ＋１］＋Ｖｗ［ｐ］となる。また、配線ＲＷ［ｐ＋１］が第２のアナログ電位Ｖｗ［ｐ＋１］になると、容量素子Ｃ１１の第１の電極の電位の変化量がほぼノードＮの電位の変化量に反映されるものと仮定すると、図１５に示すメモリセルＭＣ［ｐ＋１、ｑ］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｐ＋１、ｑ］＋Ｖｗ［ｐ＋１］となり、メモリセルＭＣ［ｐ＋１、ｑ＋１］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｐ＋１、ｑ＋１］＋Ｖｗ［ｐ＋１］となる。
【０２３９】
そして、上記の式６から、メモリセルＭＣ［ｐ、ｑ］とメモリセルＭＣ［ｐ＋１、ｑ］とに対応する第１のアナログデータと第２のアナログデータの積和値は、電流ΔＩ［ｑ］から電流Ｉｏｆｆｓｅｔ［ｑ］を差し引いた電流、すなわち、電流Ｉｏｕｔ［ｑ］に反映されることが分かる。また、メモリセルＭＣ［ｐ、ｑ＋１］とメモリセルＭＣ［ｐ＋１、ｑ＋１］とに対応する第１のアナログデータと第２のアナログデータの積和値は、電流ΔＩ［ｑ＋１］から電流Ｉｏｆｆｓｅｔ［ｑ＋１］を差し引いた電流、すなわち、電流Ｉｏｕｔ［ｑ＋１］に反映されることが分かる。
【０２４０】
時刻Ｔ１６が終了すると、配線ＲＷ［ｐ］及び配線ＲＷ［ｐ＋１］には、再度、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。
【０２４１】
上記構成により、積和演算を小さな回路規模で行うことができる。また、上記構成により、積和演算を高速で行うことができる。また、上記構成により、低消費電力で積和演算を行うことができる。
【０２４２】
なお、トランジスタＴｒ１２、Ｔｒ２２、Ｔｒ２３、Ｔｒ２５、またはＴｒ２６は、オフ電流が極めて低いトランジスタを用いることが望ましい。トランジスタＴｒ１２にオフ電流が極めて低いトランジスタを用いることにより、ノードＮの電位の保持を長時間に渡って行うことができる。また、トランジスタＴｒ２２及びＴｒ２３にオフ電流が極めて低いトランジスタを用いることにより、トランジスタＴｒ２１のゲートの電位の保持を、長時間に渡って行うことができる。また、トランジスタＴｒ２５及びＴｒ２６にオフ電流が極めて低いトランジスタを用いることにより、トランジスタＴｒ２４のゲートの電位の保持を、長時間に渡って行うことができる。
【０２４３】
オフ電流が極めて低いトランジスタとしてＯＳトランジスタを用いればよい。チャネル幅で規格化したＯＳトランジスタのオフ電流は、ソースドレイン間電圧が１０Ｖ、室温（２５℃程度）の状態で１０×１０−２１Ａ／μｍ（１０ゼプトＡ／μｍ）以下とすることが可能である。
【０２４４】
以上説明した半導体装置を用いることにより、ニューラルネットワークＮＮにおける積和演算を行うことができる。
【０２４５】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０２４６】
（実施の形態５）
本実施の形態では、上記実施の形態において用いることができるＯＳトランジスタの構成例について説明する。
【０２４７】
＜トランジスタの構成例＞
図１８（Ａ）は、トランジスタの構成例を示す上面図である。図１８（Ｂ）は、図１８（Ａ）のＸ１−Ｘ２線断面図であり、図１８（Ｃ）はＹ１−Ｙ２線断面図である。ここでは、Ｘ１−Ｘ２線の方向をチャネル長方向と、Ｙ１−Ｙ２線方向をチャネル幅方向と呼称する場合がある。図１８（Ｂ）は、トランジスタのチャネル長方向の断面構造を示す図であり、図１８（Ｃ）は、トランジスタのチャネル幅方向の断面構造を示す図である。なお、デバイス構造を明確にするため、図１８（Ａ）では、一部の構成要素が省略されている。
【０２４８】
本発明の一態様に係る半導体装置は、絶縁層８１２乃至８２０、金属酸化物膜８２１乃至８２４、導電層８５０乃至８５３を有する。トランジスタ８０１は絶縁表面に形成される。図１８では、トランジスタ８０１が絶縁層８１１上に形成される場合を例示している。トランジスタ８０１は絶縁層８１８及び絶縁層８１９で覆われている。
【０２４９】
なお、トランジスタ８０１を構成している絶縁層、金属酸化物膜、導電層等は、単層であっても、複数の膜が積層されたものであってもよい。これらの作製には、スパッタリング法、分子線エピタキシー法（ＭＢＥ法）、パルスレーザアブレーション法（ＰＬＡ法）、ＣＶＤ法、原子層堆積法（ＡＬＤ法）などの各種の成膜方法を用いることができる。なお、ＣＶＤ法は、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属ＣＶＤ法などがある。
【０２５０】
導電層８５０は、トランジスタ８０１のゲート電極として機能する領域を有する。導電層８５１、導電層８５２は、ソース電極又はドレイン電極として機能する領域を有する。導電層８５３は、バックゲート電極として機能する領域を有する。絶縁層８１７は、ゲート電極（フロントゲート電極）側のゲート絶縁層として機能する領域を有し、絶縁層８１４乃至絶縁層８１６の積層で構成される絶縁層は、バックゲート電極側のゲート絶縁層として機能する領域を有する。絶縁層８１８は層間絶縁層としての機能を有する。絶縁層８１９はバリア層としての機能を有する。
【０２５１】
金属酸化物膜８２１乃至８２４をまとめて酸化物層８３０と呼ぶ。図１８（Ｂ）、図１８（Ｃ）に示すように、酸化物層８３０は、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８２４が順に積層されている領域を有する。また、一対の金属酸化物膜８２３は、それぞれ導電層８５１、導電層８５２上に位置する。トランジスタ８０１がオン状態のとき、チャネル形成領域は酸化物層８３０のうち主に金属酸化物膜８２２に形成される。
【０２５２】
金属酸化物膜８２４は、金属酸化物膜８２１乃至８２３、導電層８５１、導電層８５２を覆っている。絶縁層８１７は金属酸化物膜８２３と導電層８５０との間に位置する。導電層８５１、導電層８５２はそれぞれ、金属酸化物膜８２３、金属酸化物膜８２４、絶縁層８１７を介して、導電層８５０と重なる領域を有する。
【０２５３】
導電層８５１及び導電層８５２は、金属酸化物膜８２１及び金属酸化物膜８２２を形成するためのハードマスクから作製されている。そのため、導電層８５１及び導電層８５２は、金属酸化物膜８２１および金属酸化物膜８２２の側面に接する領域を有していない。例えば、次のような工程を経て、金属酸化物膜８２１、８２２、導電層８５１、導電層８５２を作製することができる。まず、積層された２層の金属酸化物膜上に導電膜を形成する。この導電膜を所望の形状に加工（エッチング）して、ハードマスクを形成する。ハードマスクを用いて、２層の金属酸化物膜の形状を加工し、積層された金属酸化物膜８２１及び金属酸化物膜８２２を形成する。次に、ハードマスクを所望の形状に加工して、導電層８５１及び導電層８５２を形成する。
【０２５４】
絶縁層８１１乃至８１８に用いられる絶縁材料には、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどがある。絶縁層８１１乃至８１８はこれらの絶縁材料でなる単層、又は積層で構成される。絶縁層８１１乃至８１８を構成する層は、複数の絶縁材料を含んでいてもよい。
【０２５５】
なお、本明細書等において、酸化窒化物とは、酸素の含有量が窒素よりも多い化合物であり、窒化酸化物とは、窒素の含有量が酸素よりも多い化合物のことを意味する。
【０２５６】
酸化物層８３０の酸素欠損の増加を抑制するため、絶縁層８１６乃至絶縁層８１８は、酸素を含む絶縁層であることが好ましい。絶縁層８１６乃至絶縁層８１８は、加熱により酸素が放出される絶縁膜（以下、「過剰酸素を含む絶縁膜」ともいう）で形成されることがより好ましい。過剰酸素を含む絶縁膜から酸化物層８３０に酸素を供給することで、酸化物層８３０の酸素欠損を補償することができる。トランジスタ８０１の信頼性および電気的特性を向上することができる。
【０２５７】
過剰酸素を含む絶縁層とは、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）において、膜の表面温度が１００℃以上７００℃以下、又は１００℃以上５００℃以下の範囲における酸素分子の放出量が１．０×１０１８分子／ｃｍ３以上である膜とする。酸素分子の放出量は、３．０×１０２０分子／ｃｍ３以上であることがより好ましい。
【０２５８】
過剰酸素を含む絶縁膜は、絶縁膜に酸素を添加する処理を行って形成することができる。酸素を添加する処理は、酸素雰囲気下による熱処理や、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、又はプラズマ処理などを用いて行うことができる。酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガス又はオゾンガスなどを用いることができる。
【０２５９】
酸化物層８３０の水素濃度の増加を防ぐために、絶縁層８１２乃至８１９中の水素濃度を低減することが好ましい。特に絶縁層８１３乃至８１８の水素濃度を低減することが好ましい。具体的には、水素濃度は、２×１０２０ａｔｏｍｓ／ｃｍ３以下であり、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０１９ａｔｏｍｓ／ｃｍ３以下がより好ましく、５×１０１８ａｔｏｍｓ／ｃｍ３以下がさらに好ましい。
【０２６０】
上掲の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定された値である。
【０２６１】
トランジスタ８０１において、酸素および水素に対してバリア性をもつ絶縁層（以下、バリア層ともいう）によって酸化物層８３０が包み込まれる構造であることが好ましい。このような構造であることで、酸化物層８３０から酸素が放出されること、酸化物層８３０に水素が侵入することを抑えることができる。トランジスタ８０１の信頼性、電気的特性を向上できる。
【０２６２】
例えば、絶縁層８１９をバリア層として機能させ、かつ絶縁層８１１、８１２、８１４の少なくとも１つをバリア層として機能させればよい。バリア層は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの材料で形成することができる。
【０２６３】
絶縁層８１１乃至８１８の構成例を記す。この例では、絶縁層８１１、８１２、８１５、８１９は、それぞれ、バリア層として機能する。絶縁層８１６乃至８１８は過剰酸素を含む酸化物層である。絶縁層８１１は窒化シリコンであり、絶縁層８１２は酸化アルミニウムであり、絶縁層８１３は酸化窒化シリコンである。バックゲート電極側のゲート絶縁層としての機能を有する絶縁層８１４乃至８１６は、酸化シリコン、酸化アルミニウム、酸化シリコンの積層である。フロントゲート側のゲート絶縁層としての機能を有する絶縁層８１７は、酸化窒化シリコンである。層間絶縁層としての機能を有する絶縁層８１８は、酸化シリコンである。絶縁層８１９は酸化アルミニウムである。
【０２６４】
導電層８５０乃至８５３に用いられる導電性材料には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属、又は上述した金属を成分とする金属窒化物（窒化タンタル、窒化チタン、窒化モリブデン、窒化タングステン）等がある。インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を用いることができる。
【０２６５】
導電層８５０乃至８５３の構成例を記す。導電層８５０は窒化タンタル、又はタングステン単層である。あるいは、導電層８５０は窒化タンタル、タンタルおよび窒化タンタルでなる積層である。導電層８５１は、窒化タンタル単層、又は窒化タンタルとタングステンとの積層である。導電層８５２の構成は導電層８５１と同じである。導電層８５３は窒化タンタルの単層、又は窒化タンタルとタングステンとの積層である。
【０２６６】
トランジスタ８０１のオフ電流の低減のために、金属酸化物膜８２２は、例えば、エネルギーギャップが大きいことが好ましい。金属酸化物膜８２２のエネルギーギャップは、２．５ｅＶ以上４．２ｅＶ以下であり、２．８ｅＶ以上３．８ｅＶ以下が好ましく、３ｅＶ以上３．５ｅＶ以下がさらに好ましい。
【０２６７】
酸化物層８３０は、結晶性を有することが好ましい。少なくとも、金属酸化物膜８２２は結晶性を有することが好ましい。上記構成により、信頼性、および電気的特性の良いトランジスタ８０１を実現できる。
【０２６８】
金属酸化物膜８２２に適用できる酸化物は、例えば、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）である。金属酸化物膜８２２は、インジウムを含む酸化物層に限定されない。金属酸化物膜８２２は、例えば、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物、Ｚｎ−Ｍｇ酸化物等で形成することができる。金属酸化物膜８２１、８２３、８２４も、金属酸化物膜８２２と同様の酸化物で形成することができる。特に、金属酸化物膜８２１、８２３、８２４は、それぞれ、Ｇａ酸化物で形成することができる。
【０２６９】
金属酸化物膜８２２と金属酸化物膜８２１の界面に界面準位が形成されると、界面近傍の領域にもチャネル形成領域が形成されるために、トランジスタ８０１の閾値電圧が変動してしまう。そのため、金属酸化物膜８２１は、構成要素として、金属酸化物膜８２２を構成する金属元素の少なくとも１つを含むことが好ましい。これにより、金属酸化物膜８２２と金属酸化物膜８２１の界面には、界面準位が形成されにくくなり、トランジスタ８０１の閾値電圧等の電気的特性のばらつきを低減することができる。
【０２７０】
金属酸化物膜８２４は、構成要素として、金属酸化物膜８２２を構成する金属元素の少なくとも１つを含むことが好ましい。これにより、金属酸化物膜８２２と金属酸化物膜８２４との界面では、界面散乱が起こりにくくなり、キャリアの動きが阻害されにくくなるので、トランジスタ８０１の電界効果移動度を高くすることができる。
【０２７１】
金属酸化物膜８２１乃至８２４のうち、金属酸化物膜８２２のキャリア移動度が最も高いことが好ましい。これにより、絶縁層８１６、８１７から離れた位置に設けられた金属酸化物膜８２２にチャネルを形成することができる。
【０２７２】
例えば、Ｉｎ−Ｍ−Ｚｎ酸化物等のＩｎ含有金属酸化物は、Ｉｎの含有率を高めることで、キャリア移動度を高めることができる。Ｉｎ−Ｍ−Ｚｎ酸化物では主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を多くすることにより、より多くのｓ軌道が重なるため、インジウムの含有率が多い酸化物はインジウムの含有率が少ない酸化物と比較して移動度が高くなる。そのため、金属酸化物膜にインジウムの含有量が多い酸化物を用いることで、キャリア移動度を高めることができる。
【０２７３】
そのため、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物で金属酸化物膜８２２を形成し、Ｇａ酸化物で金属酸化物膜８２１、８２３を形成する。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物で、金属酸化物膜８２１乃至８２３を形成する場合、金属酸化物膜８２２のＩｎの含有率を金属酸化物膜８２１、８２３のＩｎの含有率よりも高くする。Ｉｎ−Ｍ−Ｚｎ酸化物をスパッタリング法で形成する場合、ターゲットの金属元素の原子数比を変えることで、Ｉｎ含有率を変化させることができる。
【０２７４】
例えば、金属酸化物膜８２２の成膜に用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：Ｚｎは、１：１：１、３：１：２、又は４：２：４．１が好ましい。例えば、金属酸化物膜８２１、８２３の成膜に用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：Ｚｎは、１：３：２、又は１：３：４が好ましい。Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１のターゲットで成膜したＩｎ−Ｍ−Ｚｎ酸化物の原子数比は、およそＩｎ：Ｍ：Ｚｎ＝４：２：３である。
【０２７５】
トランジスタ８０１に安定した電気的特性を付与するには、酸化物層８３０の不純物濃度を低減することが好ましい。金属酸化物において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンおよび炭素は金属酸化物中で不純物準位の形成に寄与する。不純物準位はトラップとなり、トランジスタの電気的特性を劣化させることがある。
【０２７６】
例えば、酸化物層８３０は、シリコン濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは、２×１０１７ａｔｏｍｓ／ｃｍ３以下の領域を有する。酸化物層８３０の炭素濃度も同様である。
【０２７７】
酸化物層８３０は、アルカリ金属濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以下の、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下の領域を有する。酸化物層８３０のアルカリ土類金属の濃度についても同様である。
【０２７８】
酸化物層８３０は、水素濃度が１×１０２０ａｔｏｍｓ／ｃｍ３未満の、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満の、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満の、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満の領域を有する。
【０２７９】
上掲した酸化物層８３０の不純物濃度は、ＳＩＭＳにより得られる値である。
【０２８０】
金属酸化物膜８２２が酸素欠損を有する場合、酸素欠損のサイトに水素が入り込むことでドナー準位を形成することがある。その結果、トランジスタ８０１のオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよりも酸素が入る方が安定する。したがって、金属酸化物膜８２２中の酸素欠損を低減することで、トランジスタ８０１のオン電流を大きくすることができる場合がある。よって、金属酸化物膜８２２の水素を低減することで、酸素欠損のサイトに水素が入りこまないようにすることが、オン電流特性に有効である。
【０２８１】
金属酸化物に含まれる水素は、金属原子に結合している酸素と反応して水になるため、酸素欠損を形成することがある。酸素欠損に水素が入ることで、キャリアである電子が生成されることがある。また、水素の一部が金属原子に結合している酸素と結合して、キャリアである電子を生成することがある。金属酸化物膜８２２にチャネル形成領域が設けられるので、金属酸化物膜８２２に水素が含まれていると、トランジスタ８０１はノーマリーオン特性となりやすい。このため、金属酸化物膜８２２中の水素はできる限り低減されていることが好ましい。
【０２８２】
なお、金属酸化物膜８２２は、導電層８５１又は導電層８５２と接する領域においては、ｎ型化された領域８２２ｎを有していてもよい。領域８２２ｎは、金属酸化物膜８２２中の酸素が導電層８５１又は導電層８５２に引き抜かれる、又は、導電層８５１又は導電層８５２に含まれる導電性材料が金属酸化物膜８２２中の元素と結合する、などの現象によって形成される。領域８２２ｎが形成されることにより、導電層８５１又は導電層８５２と金属酸化物膜８２２との接触抵抗を低減することができる。
【０２８３】
図１８は、酸化物層８３０が４層構造の例であるが、これに限定されない。例えば、酸化物層８３０を金属酸化物膜８２１又は金属酸化物膜８２３のない３層構造とすることができる。又は、酸化物層８３０の任意の層の間、酸化物層８３０の上、酸化物層８３０の下のいずれか二箇所以上に、金属酸化物膜８２１乃至８２４と同様の金属酸化物膜を１層又は複数を設けることができる。
【０２８４】
図１９を参照して、金属酸化物膜８２１、８２２、８２４の積層によって得られる効果を説明する。図１９は、トランジスタ８０１のチャネル形成領域のエネルギーバンド構造の模式図である。
【０２８５】
図１９中、Ｅｃ８１６ｅ、Ｅｃ８２１ｅ、Ｅｃ８２２ｅ、Ｅｃ８２４ｅ、Ｅｃ８１７ｅは、それぞれ、絶縁層８１６、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８２４、絶縁層８１７の伝導帯下端のエネルギーを示している。
【０２８６】
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ  ＪＯＢＩＮ  ＹＶＯＮ社  ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社  ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
【０２８７】
絶縁層８１６、８１７は絶縁体であるため、Ｅｃ８１６ｅとＥｃ８１７ｅは、Ｅｃ８２１ｅ、Ｅｃ８２２ｅ、およびＥｃ８２４ｅよりも真空準位に近い（電子親和力が小さい）。
【０２８８】
金属酸化物膜８２２は、金属酸化物膜８２１、８２４よりも電子親和力が大きい。例えば、金属酸化物膜８２２と金属酸化物膜８２１との電子親和力の差、および金属酸化物膜８２２と金属酸化物膜８２４との電子親和力の差は、それぞれ、０．０７ｅＶ以上１．３ｅＶ以下である。電子親和力の差は、０．１ｅＶ以上０．７ｅＶ以下が好ましく、０．１５ｅＶ以上０．４ｅＶ以下がさらに好ましい。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
【０２８９】
トランジスタ８０１のゲート電極（導電層８５０）に電圧を印加すると、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８２４のうち、電子親和力が大きい金属酸化物膜８２２に主にチャネルが形成される。
【０２９０】
インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、金属酸化物膜８２４がインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
【０２９１】
また、金属酸化物膜８２１と金属酸化物膜８２２との間には金属酸化物膜８２１と金属酸化物膜８２２の混合領域が存在する場合がある。また、金属酸化物膜８２４と金属酸化物膜８２２との間には金属酸化物膜８２４と金属酸化物膜８２２の混合領域が存在する場合がある。混合領域は、界面準位密度が低くなるため、金属酸化物膜８２１、８２２、８２４の積層されている領域は、それぞれの界面近傍においてエネルギーが連続的に変化する（連続接合ともいう）バンド構造となる。
【０２９２】
このようなエネルギーバンド構造を有する酸化物層８３０において、電子は主に金属酸化物膜８２２を移動することになる。そのため、金属酸化物膜８２１と絶縁層８１６との界面に、又は、金属酸化物膜８２４と絶縁層８１７との界面に準位が存在したとしても、これらの界面準位により、酸化物層８３０中を移動する電子の移動が阻害されにくくなるため、トランジスタ８０１のオン電流を高くすることができる。
【０２９３】
また、図１９に示すように、金属酸化物膜８２１と絶縁層８１６の界面近傍、および金属酸化物膜８２４と絶縁層８１７の界面近傍には、それぞれ、不純物や欠陥に起因したトラップ準位Ｅｔ８２６ｅ、Ｅｔ８２７ｅが形成され得るものの、金属酸化物膜８２１、８２４があることにより、金属酸化物膜８２２をトラップ準位Ｅｔ８２６ｅ、Ｅｔ８２７ｅから遠ざけることができる。
【０２９４】
なお、Ｅｃ８２１ｅとＥｃ８２２ｅとの差が小さい場合、金属酸化物膜８２２の電子が該エネルギー差を越えてトラップ準位Ｅｔ８２６ｅに達することがある。トラップ準位Ｅｔ８２６ｅに電子が捕獲されることで、絶縁膜の界面にマイナスの固定電荷が生じ、トランジスタの閾値電圧はプラス方向にシフトしてしまう。Ｅｃ８２２ｅとＥｃ８２４ｅとのエネルギー差が小さい場合も同様である。
【０２９５】
トランジスタ８０１の閾値電圧の変動が低減され、トランジスタ８０１の電気的特性を良好なものとするため、Ｅｃ８２１ｅとＥｃ８２２ｅとの差、Ｅｃ８２４ｅとＥｃ８２２ｅと差を、それぞれ０．１ｅＶ以上とすることが好ましく、０．１５ｅＶ以上とすることがより好ましい。
【０２９６】
なお、トランジスタ８０１はバックゲート電極を有さない構造とすることもできる。
【０２９７】
＜積層構造の例＞
次に、ＯＳトランジスタと他のトランジスタの積層によって構成される半導体装置の構造について説明する。
【０２９８】
図２０に、ＳｉトランジスタであるトランジスタＴｒ１００と、ＯＳトランジスタであるＴｒ２００と、容量素子Ｃ１００と、が積層された半導体装置８６０の積層構造の例を示す。
【０２９９】
半導体装置８６０は、ＣＭＯＳ層８７１、配線層Ｗ１乃至Ｗ５、トランジスタ層８７２、配線層Ｗ６、Ｗ７の積層で構成されている。
【０３００】
ＣＭＯＳ層８７１には、トランジスタＴｒ１００が設けられている。トランジスタＴｒ１００のチャネル形成領域は、単結晶シリコンウエハ８７０に設けられている。トランジスタＴｒ１００のゲート電極８７３は、配線層Ｗ１乃至Ｗ５を介して、容量素子Ｃ１００の一方の電極８７５と接続されている。
【０３０１】
トランジスタ層８７２には、トランジスタＴｒ２００が設けられている。図２０では、トランジスタＴｒ２００がトランジスタ８０１（図１８）と同様の構造を有する。トランジスタＴｒ２００のソース又はドレインの一方に相当する電極８７４は、容量素子Ｃ１００の一方の電極８７５と接続されている。なお、図２０には、トランジスタＴｒ２００がバックゲート電極を配線層Ｗ５に有する場合を例示している。また、配線層Ｗ６には、容量素子Ｃ１００が設けられている。
【０３０２】
以上のように、ＯＳトランジスタとその他の素子を積層することにより、回路の面積を縮小することができる。
【０３０３】
上記の構造は、実施の形態３において説明した半導体装置２００などに適用することができる。例えば、図１５におけるトランジスタＴｒ１１としてトランジスタＴｒ１００を用い、トランジスタＴｒ１２としてトランジスタＴｒ２００を用い、容量素子Ｃ１１として容量素子Ｃ１００を用いることができる。また、図１６におけるトランジスタＴｒ２１又はＴｒ２４としてトランジスタＴｒ１００を用い、トランジスタＴｒ２２、Ｔｒ２３、Ｔｒ２５、又はＴｒ２６としてトランジスタＴｒ２００を用い、容量素子Ｃ２１又はＣ２２として容量素子Ｃ１００を用いることができる。
【０３０４】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０３０５】
（実施の形態６）
本実施の形態では、上記実施の形態で説明したＯＳトランジスタに用いることができる、金属酸化物について説明する。以下では特に、金属酸化物とＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）の詳細について説明する。
【０３０６】
ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタのチャネル形成領域に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【０３０７】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【０３０８】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【０３０９】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
【０３１０】
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【０３１１】
ＣＡＣ−ＯＳは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
【０３１２】
なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０３１３】
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
【０３１４】
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
【０３１５】
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
【０３１６】
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
【０３１７】
一方、ＣＡＣ−ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
【０３１８】
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
【０３１９】
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
【０３２０】
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
【０３２１】
ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
【０３２２】
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ  ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
【０３２３】
またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
【０３２４】
また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
【０３２５】
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
【０３２６】
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
【０３２７】
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、オフ電流を抑制し、良好なスイッチング動作を実現できる。
【０３２８】
従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
【０３２９】
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、さまざまな半導体装置に最適である。
【０３３０】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０３３１】
（実施の形態７）
本実施の形態では、上記実施の形態で説明した受電部に用いることが可能な電子機器について説明する。
【０３３２】
図２１（Ａ）乃至図２１（Ｆ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。
【０３３３】
図２１（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図２１（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図２１（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図２１（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図２１（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図２１（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。
【０３３４】
図２１（Ａ）乃至図２１（Ｆ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図２１（Ａ）乃至図２１（Ｆ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
【０３３５】
本実施の形態において述べた電子機器はバッテリーを内蔵し、上記実施の形態で説明した無線給電を行うことができる。
【０３３６】
また、図２２（Ａ）及び図２２（Ｂ）に電子機器の使用例について説明する。
【０３３７】
図２２（Ａ）は、車などの移動体の車内で情報端末を操作している例を示す。
【０３３８】
５１０３はハンドルであり、内部にアンテナを有している。ハンドル５１０３内部のアンテナから電子機器５１００に電力供給できるようにする。電子機器５１００はバッテリーを有しており、無線給電によって充電される。ハンドル５１０３に電子機器５１００を固定できるような治具を設けてもよい。ハンドル５１０３に電子機器５１００を固定すれば、ハンドフリーで電話、またはテレビ電話をかけることもできる。また、電子機器５１００に設けたマイクで音声認証し、操縦者の音声によって車を操縦することもできる。
【０３３９】
例えば、電子機器５１００を停車中に操作して位置情報を表示部５１０２に表示させることができる。また、車の表示部５１０１に表示していない情報、例えばエンジン回転数、ハンドル角度、温度、タイヤ空気圧などを表示部５１０２に表示させてもよい。表示部５１０２はタッチ入力機能を有する。また、車外を撮影する１つまたは複数のカメラを用いて車外の様子を表示部５１０２に表示させることもでき、例えばバックモニターとしても用いることができる。また、居眠り運転を防止するために、車から走行速度などの情報を無線で受信し、走行速度をモニタリングしながら走行時は、電子機器５１００から運転手を撮影し、目を閉じている状態が長いと電子機器５１００を振動させる、または、警告音や、音楽が流れるようにする設定などを運転手が適宜選択できる。また、車の停止時には運転手の撮影を停止して省電力を図り、さらに停止中には無線で電子機器５１００のバッテリーを充電することができるようにしてもよい。
【０３４０】
車などの移動体においては、上述したように様々な利用が考えられ、電子機器５１００は、そのいろいろな機能を持たせるために多くのセンサや、複数のアンテナが内蔵されることが望まれる。車などの移動体は、電源を有しているが制限があり、移動体を駆動させる電力などを考慮すると、電子機器５１００に使用する電力はなるべく少なく抑えることが好ましく、特に電気自動車などは電子機器５１００が使用する消費電力によって走行距離が短くなる恐れがある。電子機器５１００にいろいろな機能を持たせても同時に全ての機能を使用することは少なく、必要に応じて１つの機能または２つの機能だけ使用することが多い。機能ごとにバッテリーを用意し、複数のバッテリーを有する電子機器５１００にいろいろな機能を持たせる場合、使用したい機能だけをオン状態としてそれぞれの機能に対応するバッテリーから電力を供給することで省電力化が図れる。さらに、複数のバッテリーのうち、停止している機能に対応するバッテリーは、車に設けたアンテナから無線充電することができる。
【０３４１】
また、図２２（Ｂ）は、飛行機などの機内で情報端末を操作している例を示す。飛行機などの機内においては個人の情報端末を使用できる時間などが制限されることもあり、長時間のフライトである場合には飛行機に備え付けの情報端末が使用できることが望まれる。
【０３４２】
電子機器５２００は、映画やゲームや宣伝などの映像を表示する表示部５２０２を有しており、通信機能により現在の飛行位置や、残りの到着時間などをリアルタイムに取得できる情報端末である。また、表示部５２０２はタッチ入力機能を有する。
【０３４３】
また、シート５２０１に設けられた凹部に電子機器５２００をはめこみ、電子機器５２００と重なる位置にアンテナ設置部５２０３を設け、はめ込んでいる間は無線給電できるようにする。また、電子機器５２００は、使用者が体調不良などを乗務員に連絡したい場合の電話や連絡ツールとしても機能させることができる。電子機器５２００に翻訳機能などを持たせておけば、乗務員とは言語の異なる乗員であっても電子機器５２００の表示部５２０２を用いてコミュニケーションをとることができる。また、隣り合った言語の異なる乗員同士でも電子機器５２００の表示部５２０２を用いてコミュニケーションをとることができる。また、例えば、乗員が寝ている間、表示部５２０２に「起こさないでください」と英語表示させ続ける、など伝言板としても機能させることもできる。
【０３４４】
電子機器５２００は、機能ごとにバッテリーを複数有していてもよく、使用したい機能だけをオン状態とし、使用していない機能をオフ状態とすることにより、省電力化が図れる。さらに、複数のバッテリーのうち、停止している機能に対応するバッテリーは、アンテナ設置部５２０３から無線給電することができる。
【０３４５】
また、飛行機の電力系統の異常があった場合、複数のシートにそれぞれある電子機器５２００のバッテリーを非常用に使用できるように設計してもよい。複数のシートにそれぞれある電子機器５２００は全て同じ製品であり、同じ設計であるため、非常用電源として直列接続できるようにシステムを構築してもよい。
【０３４６】
電子機器５２００が有する複数の小型バッテリーとしては、リチウムポリマー電池などのリチウムイオン二次電池、リチウムイオンキャパシタ、電気二重層キャパシタ、レドックスキャパシタのいずれか一、または複数種用いることができる。
【０３４７】
次に、上記実施の形態で説明した受電部に用いることが可能な電子機器の他の例として、人工臓器について説明する。図２３は、ペースメーカの一例を示す断面模式図である。
【０３４８】
ペースメーカ本体５３００は、バッテリー５３０１ａ、５３０１ｂと、レギュレータと、制御回路と、アンテナ５３０４と、右心房へのワイヤ５３０２、右心室へのワイヤ５３０３とを少なくとも有している。
【０３４９】
ペースメーカ本体５３００は手術により体内に設置され、二本のワイヤは、人体の鎖骨下静脈５３０５及び上大静脈５３０６を通過させて一方のワイヤ先端が右心室、もう一方のワイヤ先端が右心房に設置されるようにする。
【０３５０】
また、アンテナ５３０４で電力が受信でき、その電力はバッテリー５３０１ａ、５３０１ｂに充電され、ペースメーカの交換頻度を少なくすることができる。ペースメーカ本体５３００は複数のバッテリーを有しているため、安全性が高く、一方が故障したとしてももう一方が機能させることができるため、補助電源としても機能する。また、ペースメーカに設けるバッテリーをさらに複数に分けて薄型のバッテリーとすれば、ＣＰＵなどを含む制御回路が設けられているプリント基板に搭載し、ペースメーカ本体５３００の小型化や、ペースメーカ本体５３００の厚さを薄くすることができる。
【０３５１】
また、電力を受信できるアンテナ５３０４とは別に、生理信号を送信できるアンテナを有していてもよく、例えば、脈拍、呼吸数、心拍数、体温などの生理信号を外部のモニタ装置で確認できるような心臓活動を監視するシステムを構成してもよい。
【０３５２】
なお、このペースメーカの設置方法も一例であって、心臓疾患に合わせて様々な形態となる場合がある。
【０３５３】
また、本実施の形態は、ペースメーカに限定されない。ペースメーカよりも普及している人工臓器として人工内耳がある。人工内耳は音を電気信号に変え、蝸牛の中に入れた刺激装置で聴神経を直接刺激する装置である。
【０３５４】
人工内耳は手術で耳の奥などに埋め込む第１の装置と、音をマイクで拾って埋め込んだ第１の装置へ送る第２の装置とで構成される。第１の装置と第２の装置は電気的には接続されておらず、ワイヤレスで送受信するシステムである。第１の装置は、音を変換した電気信号を受信するアンテナと、蝸牛に達するワイヤとを少なくとも有している。また、第２の装置は、音を電気信号に変換するための音声処理部と、その電気信号を第１の装置に送信する送信回路とを少なくとも有している。
【０３５５】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【符号の説明】
【０３５６】
１０    給電システム
１１    給電部
１２    受電部
２０    送受信回路
２１    アンテナ回路
２２    整流回路
２３    充電回路
２４    制御回路
２５    スイッチ回路
２６    遅延回路
２７    アンテナ回路
３０    バッテリー
４０    センサ
５０    タイマー
１０１    受信回路
１０２    送信回路
１１１    アンテナコイル
１１２    容量素子
１１３    アンテナコイル
１１４    容量素子
１２１    ダイオード
１２２    容量素子
１２３    ダイオード
１３１    レギュレータ
１３２    スイッチ
１４１    判定回路
１４２    信号生成回路
１４３    スイッチ回路
１５０    バッファ回路
１５１    トランジスタ
１５２    トランジスタ
１５３    トランジスタ
１５４    トランジスタ
１５５    トランジスタ
１５６    トランジスタ
１５７    インバータ
１６１    インバータ
１７１    アンテナコイル
１７２    容量素子
２００    半導体装置
２１０    記憶回路
２２０    参照用記憶回路
２３０    回路
２４０    回路
２５０    電流源回路
８０１    トランジスタ
８１１    絶縁層
８１２    絶縁層
８１３    絶縁層
８１４    絶縁層
８１５    絶縁層
８１６    絶縁層
８１７    絶縁層
８１８    絶縁層
８１９    絶縁層
８２０    絶縁層
８２１    金属酸化物膜
８２２    金属酸化物膜
８２２ｎ    領域
８２３    金属酸化物膜
８２４    金属酸化物膜
８３０    酸化物層
８５０    導電層
８５１    導電層
８５２    導電層
８５３    導電層
８６０    半導体装置
８７０    単結晶シリコンウエハ
８７１    ＣＭＯＳ層
８７２    トランジスタ層
８７３    ゲート電極
８７４    電極
８７５    電極
５０００    筐体
５００１    表示部
５００２    表示部
５００３    スピーカ
５００４    ＬＥＤランプ
５００５    操作キー
５００６    接続端子
５００７    センサ
５００８    マイクロフォン
５００９    スイッチ
５０１０    赤外線ポート
５０１１    記録媒体読込部
５０１２    支持部
５０１３    イヤホン
５０１４    アンテナ
５０１５    シャッターボタン
５０１６    受像部
５１００    電子機器
５１０１    表示部
５１０２    表示部
５１０３    ハンドル
５２００    電子機器
５２０１    シート
５２０２    表示部
５２０３    アンテナ設置部
５３００    ペースメーカ本体
５３０１ａ    バッテリー
５３０１ｂ    バッテリー
５３０２    ワイヤ
５３０３    ワイヤ
５３０４    アンテナ
５３０５    鎖骨下静脈
５３０６    上大静脈
【図１】
2018191499.tif 000003
【図２】
2018191499.tif 000004
【図３】
2018191499.tif 000005
【図４】
2018191499.tif 000006
【図５】
2018191499.tif 000007
【図６】
2018191499.tif 000008
【図７】
2018191499.tif 000009
【図８】
2018191499.tif 000010
【図９】
2018191499.tif 000011
【図１０】
2018191499.tif 000012
【図１１】
2018191499.tif 000013
【図１２】
2018191499.tif 000014
【図１３】
2018191499.tif 000015
【図１４】
2018191499.tif 000016
【図１５】
2018191499.tif 000017
【図１６】
2018191499.tif 000018
【図１７】
2018191499.tif 000019
【図１８】
2018191499.tif 000020
【図１９】
2018191499.tif 000021
【図２０】
2018191499.tif 000022
【図２１】
2018191499.tif 000023
【図２２】
2018191499.tif 000024
【図２３】
2018191499.tif 000025