(57)【要約】【課題】  マイクロコントローラの誤動作等を防止できるようにする。【解決手段】  電子機器（１）は、電源電圧が第１のしきい値を超えてから第１の遅延時間が経過した後に、所定の電圧を出力する電圧変換手段と、前記電源電圧が第２のしきい値以下である場合は、出力ポートをグランドに対してショート状態とし、前記電源電圧が第２のしきい値を超えてから第２の遅延時間が経過した後に、前記出力ポートをハイインピーダンスとするリセット手段と、前記電圧変換手段から出力される所定の電圧が供給される電源端子と、前記出力ポートと接続されたリセット端子とを有するマイクロコントローラと、前記リセット端子を前記電源端子にプルアップするための抵抗（８）であって、前記電圧変換手段と前記電源端子とを接続する経路とは異なる経路を経由して前記第１の遅延時間が経過するまでの間に前記電源端子に発生した漏れ電圧を除去するための前記抵抗とを有する。【選択図】  図１
2018026063.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧が第１のしきい値を超えてから第１の遅延時間が経過した後に、所定の電圧を出力する電圧変換手段と、
前記電源電圧が第２のしきい値以下である場合は、出力ポートをグランドに対してショート状態とし、前記電源電圧が第２のしきい値を超えてから第２の遅延時間が経過した後に、前記出力ポートをハイインピーダンスとするリセット手段と、
前記電圧変換手段から出力される所定の電圧が供給される電源端子と、前記出力ポートと接続されたリセット端子とを有するマイクロコントローラと、
前記リセット端子を前記電源端子にプルアップするための抵抗であって、前記電圧変換手段と前記電源端子とを接続する経路とは異なる経路を経由して前記第１の遅延時間が経過するまでの間に前記電源端子に発生した漏れ電圧を除去するための前記抵抗と
を有することを特徴とする電子機器。
【請求項２】
前記第１の遅延時間は、前記抵抗の値と、前記電源端子に接続されたバイパスコンデンサの容量とに基づいて計算される時定数よりも長いことを特徴とする請求項１に記載の電子機器。
【請求項３】
前記第２の遅延時間は、前記第１の遅延時間よりも長いことを特徴とする請求項１または２に記載の電子機器。
【請求項４】
前記出力ポートは、オープンドレイン形式の出力ポートであることを特徴とする請求項１から３のいずれか１項に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロコントローラの電源端子に発生する漏れ電圧（或いは回り込み電圧）または残電圧を排除することができる電子機器に関する。
【背景技術】
【０００２】
電子機器に内蔵されるマイクロコントローラ等には電源端子があるが、電子機器の電源端子からマイクロコントローラの電源端子に電圧が供給されるよりも前に、マイクロコントローラの入力ポートに電圧が供給されることがある。例えば、電源端子の電圧を監視するために入力ポートがつながれている場合、電源が投入され、抵抗、コンデンサ等の遅延回路を経由してポートに供給される。
【０００３】
この場合、マイクロコントローラの電源端子が投入されるまでにはマイクロコントローラ用の電源回路の電源出力遅延があり、その遅延量が入力ポートに電圧が供給される時間よりも長ければ、電源端子よりも先に入力ポートに電圧が供給される。
【０００４】
このように、マイクロコントローラの電源端子に電圧が供給されるよりも前に入力ポート等に電圧が供給された場合、ポートの保護ダイオード経由で電源端子に電圧が漏れ込むことがある。そして、その電圧によりマイクロコントローラ内部のトランジスタが不定な状態となり正常にパワーオンリセットされないことがある。
【０００５】
また、電子機器が動作している状態から電源を抜かれた場合、マイクロコントローラの電源端子に残電圧が残ることがある。
【０００６】
マイクロコントローラの電源端子に残電圧がある状態で、再度、電子機器の電源端子に電源電圧が入力された場合であっても、その残電圧のレベルによっては内部のトランジスタが不定な状態となることがある。その結果、マイクロコントローラは、正常にパワーオンリセットされないことがある。
【０００７】
このような誤動作を回避するため、電源端子よりも早く電圧が供給される可能性のあるポートに対しては、ポートまでの経路にスイッチを挿入し、電源端子に電圧が供給され、パワーオンリセットがなされた後にスイッチをオンにする方法が考えられる。
【０００８】
特許文献１には、電源のチャタリングや緩慢にオンまたはオフされた場合であっても、電源がハイレベルからローレベルに下降する時に、判定回路のコンデンサの電荷を強制的に除去することが記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−１１０４１４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述のような例では、スイッチの追加や、電荷を強制的に抜くための専用回路の追加によりコストが上がり、部品面積が大きくなるという課題がある。
【００１１】
また、ポートが接続された他のデバイスがポートをＬに安定させてから起動する場合は、マイクロコントローラを起動させるために必要な時間が長くなるという課題もある。
【００１２】
また、放電回路付きの回路の追加によっては通常電力の増加、もしくは回路規模の増加といった課題もある。
【００１３】
そこで、本発明は、マイクロコントローラの電源端子に発生する漏れ電圧（或いは回り込み電圧）または残電圧を排除できるようにし、マイクロコントローラの誤動作等を防止できるようにすることを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明に係る電子機器は、電源電圧が第１のしきい値を超えてから第１の遅延時間が経過した後に、所定の電圧を出力する電圧変換手段と、前記電源電圧が第２のしきい値以下である場合は、出力ポートをグランドに対してショート状態とし、前記電源電圧が第２のしきい値を超えてから第２の遅延時間が経過した後に、前記出力ポートをハイインピーダンスとするリセット手段と、前記電圧変換手段から出力される所定の電圧が供給される電源端子と、前記出力ポートと接続されたリセット端子とを有するマイクロコントローラと、前記リセット端子を前記電源端子にプルアップするための抵抗であって、前記電圧変換手段と前記電源端子とを接続する経路とは異なる経路を経由して前記第１の遅延時間が経過するまでの間に前記電源端子に発生した漏れ電圧を除去するための前記抵抗とを有することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、マイクロコントローラの電源端子に発生する漏れ電圧（或いは回り込み電圧）または残電圧を除去することができ、マイクロコントローラの誤動作等を防止することができる。
【図面の簡単な説明】
【００１６】
【図１】実施形態１における電子機器１の構成の一例を説明するためのブロック図である。
【図２】第２の電源端子５に漏れ電圧が発生する場合のタイムチャートである。
【図３】第２の電源端子５に発生する漏れ電圧を除去する場合のタイムチャートである。
【図４】第２の電源端子５に残電圧が発生する場合のタイムチャートである。
【図５】第２の電源端子５に発生する残電圧を除去する場合のタイムチャートである。
【発明を実施するための形態】
【００１７】
以下、図面を参照して本発明の実施形態を説明する。ただし、本発明は以下の実施形態に限定されるものではない。
【００１８】
［実施形態１］
図１は、実施形態１における電子機器１の構成の一例を説明するためのブロック図である。
【００１９】
電子機器１は、外部電源を接続するための第１の電源端子２を有する。第１の電源端子２から入力された電源電圧は、電圧変換部３によって所定の電圧に定電圧化され、マイクロコントローラ４の第２の電源端子５へ入力される。第２の電源端子５には、バイパスコンデンサ９が接続されている。
【００２０】
マイクロコントローラ４は、パワーオンリセット解除の前にパワーオフである状態として、第２の電源端子５の電圧を、パワーオフ電圧Ｖｏｆｆ以下、パワーオフ時間Ｔｏｆｆ保持しなければならない。
【００２１】
電圧変換部３は、電源電圧が入力され、第１のしきい値を超えてから所定の電圧を出力するまでに第１の遅延時間Ｔ１の遅延時間を有する。
【００２２】
リセット回路１０の出力ポートは、オープンドレイン形式の出力ポートである。第１の電源端子２から入力された電圧が第２のしきい値以下である場合、リセット回路１０は、出力ポートをグランド（以下、ＧＮＤ）に対してショート状態とする。
【００２３】
さらに、リセット回路１０は、第１の電源端子２から入力された電圧が上昇し、第２のしきい値を超えると第２の遅延時間Ｔ２を経過したのち、出力ポートをハイインピーダンスとする。このとき、第２のしきい値の電圧は第１のしきい値の電圧より高い電圧である。
【００２４】
リセット回路１０の出力ポートは、マイクロコントローラ４のハードリセット端子６に接続されると共に、プルアップ抵抗８を介してマイクロコントローラの第２の電源端子５にプルアップされている。
【００２５】
マイクロコントローラ４は、第１の電源端子２から入力された電圧を分圧回路１１によって分圧された電圧を入力ポート７に入力し電圧をモニターしている。実施形態１においては、入力ポート７は、入力電圧をＡ／Ｄ変換するＡ／Ｄポートとして機能する。
【００２６】
図２は、電子機器１において、マイクロコントローラ４の第２の電源端子５に漏れ電圧或いは回り込み電圧が発生する場合のタイムチャートである。以下、第２の電源端子５に発生する漏れ電圧或いは回り込み電圧を単に「漏れ電圧」と呼ぶ。
【００２７】
第１の電源端子２に電源電圧が入力されると、分圧回路１１を介して入力ポート７に電圧が入力される。
【００２８】
この時点においては、電圧変換部３は第１の電源端子２の電源電圧が第１のしきい値を超えていたとしても、第１の遅延時間Ｔ１が経過するまで所定の電圧を出力していない。
【００２９】
そのため、入力ポート７に供給された電圧が、マイクロコントローラ４の内部の保護回路１２経由で第２の電源端子５に漏れ電圧として現れる。
【００３０】
この時の漏れ電圧がマイクロコントローラ４の誤動作を引き起こす中間電位にある場合、パワーオンリセット回路１３は正常に動作できない。その結果、マイクロコントローラ４は、内部レギュレータ１５及びＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１６の初期化および起動ができないことになる。
【００３１】
内部レギュレータ１５が起動していない状態においては、電圧変換部３が所定の電圧を出力し、リセット回路１０がハードリセット端子６に解除信号（ハイインピーダンス）を出力してもハードリセット回路１４はＣＰＵ１６を起動することができない。
【００３２】
図３は、第２の電源端子５に発生する漏れ電圧を除去する場合のタイムチャートである。
【００３３】
第２の電源端子５に発生する漏れ電圧は、分圧回路１１の入力側の抵抗値とマイクロコントローラ４内部の保護回路１２を経由する漏れ電圧発生経路のインピーダンスに依存する。
【００３４】
この場合、第１の電源端子２に入力された電圧をＶｉｎ、分圧回路１１の入力側の抵抗値をＲ１、分圧回路１１のＧＮＤ側の抵抗値をＲ２、保護回路１２から第２の電源端子５への漏れ電圧発生経路の電圧ドロップをＶｆ、プルアップ抵抗８の値をＲ３とする。
【００３５】
Ｒ２はＲ３に対して十分大きく、Ｒ３を経由してＧＮＤに電流が流れている時は、Ｒ２に流れている電流は無視できるものとする。
【００３６】
このとき、リセット回路１０が第２の遅延時間Ｔ２の期間中にハードリセット端子６をＧＮＤとショートしている時の漏れ電圧Ｖｌは式１より求めることができる。
Ｖｌ＝（Ｖｉｎ−Ｖｆ）×Ｒ３／（Ｒ１＋Ｒ３）・・・（式１）
【００３７】
Ｒ１およびＲ３の値で求められるＶｌをパワーオフ電圧Ｖｏｆｆ以下となるように設計する。
Ｖｌ≦Ｖｏｆｆ・・・（式２）
【００３８】
ここで、第２の電源端子５には、バイパスコンデンサ９が接続されている。そのため、第２の電源端子５に発生した漏れ電圧をプルアップ抵抗８経由でＧＮＤレベルに下げるためには、プルアップ抵抗８の値とバイパスコンデンサ９の容量Ｃｂの時定数とによって計算される時間が必要となる。
τ＝Ｒ３×Ｃｂ・・・（式３）
【００３９】
実施形態１における、電圧変換部３が電圧を出力するまでの第１の遅延時間Ｔ１は、式３より得られた時定数よりも長い時間となるように設計し、且つ、マイクロコントローラ４のパワーオフ時間Ｔｏｆｆよりも長く設計する。
Ｔ１＞τ＝Ｒ３×Ｃｂ ・・・（式４）
Ｔ１＞Ｔｏｆｆ       ・・・（式５）
【００４０】
実施形態１では、リセット回路１０がハードリセット端子６をハイインピーダンスにする第２の遅延時間Ｔ２は第１の遅延時間Ｔ１以上に長い時間とするように設計する。
Ｔ２＞Ｔ１・・・（式６）
【００４１】
このように、実施形態１によれば、漏れ電圧発生経路のインピーダンスと、バイパスコンデンサ９の容量と、プルアップ抵抗８の値とを、式２、式３および式４を満たす適切な値にすることができる。さらに、電圧変換部３が電圧を出力するまでの第１の遅延時間Ｔ１と、ハードリセット端子６がハイインピーダンスを出力するまでの第２の遅延時間Ｔ２とを、式４、式５および式６を満たす適切な値にすることができる。これにより、第２の電源端子５に発生した漏れ電圧をプルアップ抵抗８経由でＧＮＤレベルに下げることができるため、その漏れ電圧を除去することができる。その結果、起動前のパワーオフである状態を保持可能となり、漏れ電圧による起動不良を回避することができる。
【００４２】
また、一般的な電子機器において、電源端子から外部電源を抜かれた際に、マイクロコントローラ等の電源端子に電荷が残る場合があり、残電圧と呼ばれている。
【００４３】
図４は、マイクロコントローラ４の第２の電源端子５に残電圧が発生しているタイムチャートである。
【００４４】
図５は、第２の電源端子５に発生する残電圧を除去する場合のタイムチャートである。図５のタイムチャートは、式１で得られたＲ１およびＲ３の値によって設計された場合を例示する。
【００４５】
第１の電源端子２の電圧が、第３のしきい値を下回りリセット回路１０がハードリセット端子６をＧＮＤに対してショート状態になると、プルアップ抵抗８経由で第１の電源端子２の電圧はＧＮＤレベルに下げることができ、残電圧は除去される。
【００４６】
以上説明したように、実施形態１によれば、電子機器１から外部電源が抜かれた場合に第２の電源端子５に残電圧が発生しても、その残電圧を除去することができる。
【００４７】
なお、本発明は上述の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲で様々な変更または変形が可能である。
【符号の説明】
【００４８】
１  電子機器
２  第１の電源端子
３  電圧変換部
４  マイクロコントローラ
５  第２の電源端子
６  ハードリセット端子
７  入力ポート
８  プルアップ抵抗
９  バイパスコンデンサ
１０  リセット回路
１１  分圧回路
１２  保護回路
１３  パワーオンリセット回路
１４  ハードリセット回路
１５  内部レギュレータ
１６  ＣＰＵ
【図１】
2018026063.tif 000003
【図２】
2018026063.tif 000004
【図３】
2018026063.tif 000005
【図４】
2018026063.tif 000006
【図５】
2018026063.tif 000007