(57)【要約】      （修正有）【課題】入力信号に基づいて出力信号を生成するための新規なレベルシフタを提供する。【解決手段】出力信号を高い電圧にセットするために出力端子２０５を第１の供給電圧ＶＤＤＨに接続するための第１の制御スイッチ２０７、および出力信号を低いにセットするために出力端子を信号用アースＧＮＤに接続するための第２の制御スイッチ２０８を備える。また、出力端子を第１の供給電圧に接続するためのプリチャージスイッチ２１０、および第２の制御スイッチを制御するために入力信号の能力を制御するための入力ゲート回路２１１を備える。更に、出力信号に基づいて第１の制御スイッチを制御するためのキーパー回路２１２を備える。第１の制御スイッチは、出力信号が低いときには第１の供給電圧によって制御され、そして出力信号が高いときには第１の供給電圧と信号用アースとの間にある第２の供給電圧によって制御される。【選択図】図２
2018026802.tif 000002
【特許請求の範囲】
【請求項１】
入力信号（ＩＮ）に基づいて出力信号（ＯＵＴ）を生成するためのレベルシフタ（１０１〜１０３）であって、前記レベルシフタは、
−前記入力信号を受け入れるための入力端子（２０４）、および前記出力信号を出力するための出力端子（２０５）、
−前記出力信号を第１の論理値にセットするように前記出力端子を第１の供給電圧（ＶＤＤＨ）に接続するための第１の制御スイッチ（２０７）、および前記出力信号を第２の論理値にセットするように前記出力端子を信号用アース（ＧＮＤ）に接続するための第２の制御スイッチ（２０８）、を備えるレベルシフト回路（２０６）、
−前記出力端子を前記第１の供給電圧に接続するためのプリチャージスイッチ（２１０）、および前記第２の制御スイッチを制御するために前記入力信号の能力を制御するための入力ゲート回路（２１１）、を備えるプリチャージ回路（２０９）、および、
−前記出力信号が前記第２の論理値を有するときに前記第１の制御スイッチを非導通に保つように、前記出力信号に応答して、前記第１の供給電圧を前記第１の制御スイッチの制御端子（２１３）に接続するためのキーパー回路（２１２）、
を備え、
前記キーパー回路は、前記出力信号が前記第１の論理値を有するときに前記第１の制御スイッチを導通に保つように、前記第２の供給電圧（ＶＤＤＬ）を前記第１の制御スイッチの前記制御端子に接続するように構成されることを特徴とする、
レベルシフタ。
【請求項２】
前記第１の制御スイッチ（２０７）は、ｐチャネルの金属酸化物半導体電界効果トランジスタであり、前記第２の制御スイッチ（２０８）は、ｎチャネルの金属酸化物半導体電界効果トランジスタである、請求項１に記載のレベルシフタ。
【請求項３】
前記プリチャージスイッチ（２１０）は、ｐチャネルの金属酸化物半導体電界効果トランジスタである、請求項１または２に記載のレベルシフタ。
【請求項４】
前記入力ゲート回路（２１１）は、前記入力信号（ＩＮ）およびプリチャージ制御信号（ＰＲＥ）のＮＯＲ機能を形成するための、そして前記ＮＯＲ機能を前記第２の制御スイッチ（２０８）の制御端子に供給するための、ＮＯＲゲートを備える、請求項１〜３のいずれか１項に記載のレベルシフタ。
【請求項５】
その入力が前記出力信号（ＯＵＴ）を受け入れるように構成され、そしてその出力が前記第１の制御スイッチの前記制御端子に接続しているインバータであって、前記出力信号が前記第２の論理値を有するときに前記インバータの出力は前記第１の供給電圧（ＶＤＤＨ）に接続していて、前記出力信号が前記第１の論理値を有するときに前記インバータの出力は前記第２の供給電圧（ＶＤＤＬ）に接続している、インバータを備える、請求項１〜４のいずれか１項に記載のレベルシフタ。
【請求項６】
前記第２の供給電圧の電位が前記第１の供給電圧の電位と前記信号用アースの電位との間にあるように、前記第１の供給電圧および前記第２の供給電圧を生成するように構成される電圧供給回路（２２２）を備える、請求項１〜５のいずれか１項に記載のレベルシフタ。
【請求項７】
電子デバイスであって、
−第１の機能部（１２０）および第２の機能部（１２１）を備え、
さらに、
−請求項１〜６のいずれか１項に記載の１つ以上のレベルシフタ（１０１〜１０３）であって、前記第１の機能部から１つ以上の入力信号（ＩＮ）を受け入れ、前記１つ以上の入力信号に基づいて１つ以上の出力信号（ＯＵＴ）を生成し、そして前記１つ以上の出力信号を前記第２の機能部に供給する、ように構成される、レベルシフタ、および、
−前記第１の供給電圧（ＶＤＤＨ）および前記第２の供給電圧（ＶＤＤＬ）を生成し、そして前記第１および第２の供給電圧を前記１つ以上のレベルシフタに供給するように構成される電圧供給回路（１２２）であって、前記第２の供給電圧の電位は、前記第１の供給電圧の電位と前記信号用アース（ＧＮＤ）の電位との間にある、電圧供給回路、
を備えることを特徴とする、電子デバイス。
【請求項８】
以下を備えるレベルシフタを制御する方法であって、
−入力信号を受け入れるための入力端子、および出力信号を出力するための出力端子、
−前記出力信号を第１の論理値にセットするように前記出力端子を第１の供給電圧に接続するための第１の制御スイッチ、および前記出力信号を第２の論理値にセットするように前記出力端子を信号用アースに接続するための第２の制御スイッチ、を備えるレベルシフト回路、および、
−前記出力端子を前記第１の供給電圧に接続するためのプリチャージスイッチ、および前記第２の制御スイッチを制御するために前記入力信号の能力を制御するための入力ゲート回路、を備えるプリチャージ回路、
前記方法は、以下を含み、
−前記出力信号が前記第２の論理値を有するときに前記第１の制御スイッチを非導通に保つように、前記第１の供給電圧を前記第１の制御スイッチの制御端子に接続すること（４０１）、
前記方法は、前記出力信号が前記第１の論理値を有し、前記第２の供給電圧の電位が前記第１の供給電圧の電位と前記信号用アースの電位との間にあるときに前記第１の制御スイッチを導通に保つように、前記第２の供給電圧を前記第１の制御スイッチの前記制御端子に接続すること（４０２）を含むことを特徴とする、方法。
【請求項９】
その入力が前記出力信号を受け入れて、その出力が前記第１の制御スイッチの前記制御端子に接続しているインバータであって、前記出力信号が前記第２の論理値を有するときに前記インバータの出力は前記第１の供給電圧に接続していて、前記出力信号が前記第１の論理値を有するときに前記インバータの出力は前記第２の供給電圧に接続している、インバータによって、前記第１の制御スイッチは制御される、請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、入力信号に基づいて出力信号を生成するためのレベルシフタに関する。本開示は、１つ以上のレベルシフタを備える電子デバイスにも関する。さらに、本開示は、レベルシフタを制御するための方法に関する。
【背景技術】
【０００２】
電子デバイス（例えばデジタルプロセッサ）のエネルギー消費量は、多くの場合に重大な問題である。例えば、モノのインターネット「ＩｏＴ」、インダストリアルインターネット「ＩＩ」、およびインターネットオブエブリシング「ＩｏＥ」のような技術は、大きい進展の出発点にあり、そして進展の背後の主要なドライバは、遍在するワイヤレス処理ノードである。しかしながら、所与の距離にわたってビットを伝送するエネルギー消費量は、ワイヤレスノードの範囲内のデジタルプロセシングほど都合よくムーアの法則に比例しない。したがって、デジタルプロセシングと比較されるときに、ワイヤレス伝送のエネルギーコストは比例して成長する。エネルギー効率を向上させることは、ワイヤレスデータ伝送を最小化するために内部ノード処理の量を増加させることをこのように必要とする。したがって、プロセッサおよびデジタル信号プロセシング「ＤＳＰ」は、最適化される最も重要なパーツの１つになる。これは、ワイヤレスノードの増加の相関性（例えばマシンラーニング、ビデオ、など）によって増す。
【０００３】
エネルギー効率を向上させることは、電子デバイスの異なるセクションが異なる供給電圧によって動作する設計に結果としてなる場合がある。例えば、超低電力プロセッサ・シナリオにおいて、メモリブロックは、プロセッサの供給電圧よりも高い供給電圧を必要としてもよい。このように、プロセッサが電子デバイスのより低い電圧領域に属するのに対して、メモリブロックは、電子デバイスのより高い電圧領域に属する。若干のケースでは、そして特に中央演算処理装置「ＣＰＵ」と連動して、プロセッサの供給電圧は、コア電圧としばしば呼ばれる。
【０００４】
１つ以上のレベルシフタは、より低い電圧で動作するより低い電圧領域からより高い電圧で動作するより高い電圧領域へとデジタルデータを移すために、概して必要とされる。例えば、幅広いデータバスがレベルシフティングのために必要である場合、レベルシフタのエネルギー消費量は、最小化されることを必要として、特に重要である。
【０００５】
レベルシフタのエネルギー消費量を減らす既知の方法は、より低い電圧領域からより高い電圧領域へとデジタルデータを移す前に、レベルシフタがより高い電圧領域の電圧にプリチャージされるプリチャージを使用することである。プリチャージは、プリチャージフェーズと概して呼ばれる。そして、デジタルデータの転送は、評価フェーズと概して呼ばれる。プリチャージが用いられるレベルシフタは、例えば、特許文献１および特許文献２に示される。特許文献１および特許文献２に記載されたレベルシフタでは、２つの十字連結ｐチャネル金属酸化物半導体「ＰＭＯＳ」トランジスタが利用され、そしてこのように、２つの別々の放出分岐が必要である。特許文献３は、１つだけのプリチャージされる分岐および１つだけの放出パスが必要であり、そしてレベルシフタのプリチャージされる出力端子がキーパー回路を用いて高い論理値に保たれるレベルシフタを記載する。しかしながら、キーパー回路は、遅延を伴う別のレベルシフタからのゲーティング情報を必要とする。そしてこの配置は、エネルギー消費量ならびにレイアウト領域を増加させる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第ＵＳ８８６０４８８号
【特許文献２】米国特許出願公開第ＵＳ２０１５０２０７５０６号
【特許文献３】国際公開第ＷＯ２０１１０９７６２８号
【発明の概要】
【課題を解決するための手段】
【０００７】
さまざまな発明実施形態の若干の態様の基本的理解を提供するために、以下は、簡略化した概要を示す。この概要は、本発明の広範囲な概要ではない。本発明の鍵または重要な要素を識別することも、本発明の範囲を詳細に描写することも、意図しない。以下の概要は、単に、本発明の例示的実施形態のより詳細な説明の前兆として、若干の概念を簡略化した形式で示すだけである。
【０００８】
本発明によれば、入力信号に基づいて出力信号を生成するための新規なレベルシフタが提供される。本発明によるレベルシフタは、以下を備える：
−入力信号を受け入れるための入力端子、および出力信号を出力するための出力端子、
−出力信号を第１の論理値にセットするように出力端子を第１の供給電圧に接続するための第１の制御スイッチ、および出力信号を第２の論理値にセットするように出力端子を信号用アースに接続するための第２の制御スイッチ、を備えるレベルシフト回路、
−出力端子を第１の供給電圧に接続するためのプリチャージスイッチ、および第２の制御スイッチを制御するために入力信号の能力を制御するための入力ゲート回路、を備えるプリチャージ回路、および、
−出力信号が第２の論理値を有するときに第１の制御スイッチを非導通に保つように、出力信号に応答して、第１の供給電圧を第１の制御スイッチの制御端子に接続するための、そして、出力信号が第１の論理値を有するときに第１の制御スイッチを導通に保つように、第２の供給電圧を第１の制御スイッチの制御端子に接続するための、キーパー回路。
【０００９】
プリチャージフェーズの間、出力端子は、プリチャージスイッチを介して第１の供給電圧に充電される。そして、第２の制御スイッチを制御することから入力信号を無効にするために、入力ゲート回路は制御される。次の評価フェーズの間、プリチャージスイッチは、非導通である。そして、入力ゲート回路は、入力信号が第２の制御スイッチを制御することを可能にする。
【００１０】
上記したように、出力信号がその第１の論理値を有するときに、第１の制御スイッチの制御端子は、第２の供給電圧に接続している。第２の供給電圧の適切な値については、入力信号が第２の論理値に対応して、第２の制御スイッチを制御するときに、第２の制御スイッチが出力信号を第２の論理値まで引くために十分に強いように、出力信号を第１の論理値に保つ第１の制御スイッチの能力は十分に弱い。入力信号が第２の論理値に対応して、第２の制御スイッチを制御するときに、出力信号を第２の論理値まで引く第２の制御スイッチの能力に比べて、第２の供給電圧によって制御されるときに、出力信号を第１の論理値に保つ第１の制御スイッチの能力が十分に弱いように、第１および第２の制御スイッチの電気的性質（例えば、金属酸化物半導体「ＭＯＳ」電界効果トランジスタの場合にチャネルインピーダンス）を選択することもできる。
【００１１】
上記のレベルシフタでは、十字連結スイッチのための、そして２つの別々の放出分岐のための必要がない。さらに、動作することが可能なために、上記のレベルシフタは、別のレベルシフタからのゲーティング情報を必要としない。
【００１２】
本発明によれば、上記の種類のレベルシフタを制御するための新規な方法も提供される。本発明による方法は、以下を含む：
−出力信号が第２の論理値を有するときに第１の制御スイッチを非導通に保つように、第１の供給電圧を第１の制御スイッチの制御端子に接続すること、そして、
−出力信号が第１の論理値を有し、第２の供給電圧の電位が第１の供給電圧の電位と信号用アースの電位との間にあるときに第１の制御スイッチを導通に保つように、第２の供給電圧を第１の制御スイッチの制御端子に接続すること。
【００１３】
本発明によれば、以下を備える新規な電子デバイスも提供される：
−第１の機能部および第２の機能部、
−本発明による１つ以上のレベルシフタであって、第１の機能部から１つ以上の入力信号を受け入れ、１つ以上の入力信号に基づいて１つ以上の出力信号を生成し、そして１つ以上の出力信号を第２の機能部に供給する、ように構成される、レベルシフタ、および、
−第１の供給電圧および第２の供給電圧を生成し、そして第１および第２の供給電圧を１つ以上のレベルシフタに供給するように構成される電圧供給回路であって、第２の供給電圧の電位は、第１の供給電圧の電位と信号用アースの電位との間にある、電圧供給回路。
【００１４】
第１の機能部の供給電圧は、例えば、第２の供給電圧でありえる。第２の機能部の供給電圧は、例えば、第１の供給電圧でありえる。第１の機能部は、例えば、１つ以上のデジタルプロセッサから成ってよい。第２の機能部は、例えば、１つ以上のメモリ回路から成ってよい。
【００１５】
本発明の多くの例示するそして非限定的な実施形態は、伴われた従属クレームに記載されている。
【００１６】
そのさらなる目的および利点と共に、構造および動作方法の両方に関する本発明のさまざまな例示するそして非限定的な実施形態は、添付図面に関連して読み込まれるときに、特定の例示的実施形態の以下の説明から最もよく理解される。
【００１７】
動詞「備える」および「含む」は、詳述されない特徴の存在も除外もしなくて必要ともしない開放した制限として、この文書において使われる。
【００１８】
明示的に述べられない限り、伴われた従属クレームにおいて詳述される特徴は、相互に自由に組み合わせ可能である。さらに、この文書の全体にわたる「１」または「１つ」（すなわち単数形）の使用は、複数を除外しないことを理解すべきである。
【００１９】
本発明の例示するそして非限定的な実施形態およびそれらの利点は、添付図面に関して以下にさらに詳細に説明される。
【図面の簡単な説明】
【００２０】
【図１】図１は、本発明の例示するそして非限定的な実施形態によるレベルシフタを備える電子デバイスのハイレベルブロック図を示す。
【図２】図２は、本発明の例示するそして非限定的な実施形態によるレベルシフタの回路図を示す。
【図３】図３は、図２に示されるレベルシフタの動作を例示する。
【図４】図４は、レベルシフタを制御するための本発明の例示するそして非限定的な実施形態による方法のフローチャートを示す。
【発明を実施するための形態】
【００２１】
以下の説明において提供される具体例は、伴われたクレームの範囲および／または適用可能性を制限するものとして解釈されてはならない。明示的に述べられない限り、以下の説明において提供される具体例のリストおよびグループは、余すところないわけではない。
【００２２】
図１は、本発明の例示するそして非限定的な実施形態によるレベルシフタを備える電子デバイスのハイレベルブロック図を示す。３つのレベルシフタは、参照番号１０１、１０２および１０３で示される。電子デバイスは、第１の機能部１２０および第２の機能部１２１を備える。レベルシフタは、第１の機能部１２０から入力信号ＩＮ（１）…ＩＮ（Ｎ）を受け入れるように構成される。レベルシフタは、入力信号に基づく出力信号ＯＵＴ（１）…ＯＵＴ（Ｎ）を生成して、その出力信号を第２の機能部１２１に供給するように構成される。この例示するケースにおいて、第２の供給電圧ＶＤＤＬの電位が第１の供給電圧ＶＤＤＨの電位と信号用アースＧＮＤの電位との間にあるように、電子デバイスは、第１の供給電圧ＶＤＤＨおよび第２の供給電圧ＶＤＤＬを生成するように構成される電圧供給回路１２２を備える。概して、信号用アースＧＮＤの電位は、ゼロであると考えられる。第１の機能部１２０は、例えば、それらの供給電圧が第２の供給電圧ＶＤＤＬである１つ以上のデジタルプロセッサを備えてよい。そして、第２の機能部１２１は、例えば、それらの供給電圧が第１の供給電圧ＶＤＤＨである１つ以上のメモリ回路を備えてよい。
【００２３】
プリチャージフェーズの間、入力信号ＩＮ（１）…ＩＮ（Ｎ）は、出力信号ＯＵＴ（１）…ＯＵＴ（Ｎ）を制御することができない。そして、レベルシフタの出力端子は、第１の供給電圧ＶＤＤＨにプリチャージされる。この例示するケースにおいて、第１の供給電圧ＶＤＤＨは、信号用アースＧＮＤに関して正であると仮定される。このように、第１の供給電圧ＶＤＤＨは、出力信号ＯＵＴ（１）…ＯＵＴ（Ｎ）のより高い論理値を表す。そして、信号用アースＧＮＤは、出力信号のより低い論理値を表す。プリチャージフェーズの後の評価フェーズの間、そのより低い論理値を有する各入力信号は、出力信号のそれぞれの１つをそのより低い論理値に制御する。入力信号ＩＮ（１）…ＩＮ（Ｎ）のより低い論理値は、信号用アースＧＮＤでありえる。そして、入力信号のより高い論理値は、第２の供給電圧ＶＤＤＬでありえる。例えば、第１のプリチャージ制御信号ＰＲＥがそのより高い論理値を有するときに、第１のプリチャージ制御信号ＰＲＥが出力信号ＯＵＴ（１）…ＯＵＴ（Ｎ）を制御することから入力信号ＩＮ（１）…ＩＮ（Ｎ）を無効にするように、そして、第２のプリチャージ制御信号ＰＲＥＢがそのより低い論理値を有するときに、第１の供給電圧ＶＤＤＨにそれらの出力端子をプリチャージするために第２のプリチャージ制御信号ＰＲＥＢがレベルシフタを制御するように、第２の機能部１２１は、上述のプリチャージおよび評価フェーズを制御するように構成されることができる。第１のプリチャージ制御信号ＰＲＥがそのより低い論理値に変化された、そして第２のプリチャージ制御信号ＰＲＥＢがそのより高い論理値に変化されたときに、評価フェーズは開始する。都合のよいことに、第１および第２のプリチャージ制御信号ＰＲＥおよびＰＲＥＢは、同時に変化されるか、または、第２のプリチャージ制御信号ＰＲＥＢは、第１のプリチャージ制御信号ＰＲＥの変化に先立って変化される（すなわち、プリチャージが起こるときに、入力信号ＩＮ（１）…ＩＮ（Ｎ）は、出力信号ＯＵＴ（１）…ＯＵＴ（Ｎ）を制御することができない。）。例えば、第１および第２のプリチャージ制御信号ＰＲＥおよびＰＲＥＢのより高い論理値は、第１の供給電圧ＶＤＤＨでありえる。そして、第１および第２のプリチャージ制御信号のより低い論理値は、信号用アースＧＮＤでありえる。概して、第２の機能部１２１がプリチャージ制御信号ＰＲＥおよびＰＲＥＢを制御する上記の動作は、タイミング情報が機能部１２０から機能部１２１に伝えられるように、機能部１２０と１２１との間の同期を必要とする。この同期は、適切な既知の方法によって実施されることができる。第１のプリチャージ制御信号ＰＲＥが第２の機能部１２１の代わりに第１の機能部１２０から来ることも可能である。いずれの場合も、レベルシフタのプルアップおよびプルダウン・パスが導電状態に同時にある状況を回避するために、プリチャージ制御信号ＰＲＥおよびＰＲＥＢは、互いに同期することを必要とする。
【００２４】
図２は、図１に示されるレベルシフタ１０１の回路図を示す。図１に示される他のレベルシフタは、レベルシフタ１０１と同様でありえる。レベルシフタ１０１は、入力信号ＩＮを受け入れるための入力端子２０４、および出力信号ＯＵＴを出力するための出力端子２０５を備える。レベルシフタ１０１は、レベルシフト回路２０６、プリチャージ回路２０９、およびキーパー回路２１２を備える。レベルシフト回路２０６は、出力信号ＯＵＴをその第１の論理値にセットするように出力端子２０５を第１の供給電圧ＶＤＤＨに接続するための第１の制御スイッチ２０７、および出力信号ＯＵＴをその第２の論理値にセットするように出力端子２０５を信号用アースＧＮＤに接続するための第２の制御スイッチ２０８を備える。この例示するケースにおいて、出力信号の第１の論理値を表す第１の供給電圧ＶＤＤＨは、出力信号の第２の論理値を表す信号用アースＧＮＤに関して正であると仮定される。このように、出力信号ＯＵＴの第１の論理値は、出力信号のより高い論理値である。そして、出力信号ＯＵＴの第２の論理値は、出力信号のより低い論理値である。第１の制御スイッチ２０７は、例えば、ｐチャネルの金属酸化物半導体電界効果トランジスタ「ＰＭＯＳ」でありえる。そして、第２の制御スイッチ２０８は、例えば、ｎチャネルの金属酸化物半導体電界効果トランジスタ「ＮＭＯＳ」でありえる。
【００２５】
プリチャージ回路２０９は、出力端子を第１の供給電圧ＶＤＤＨに接続するためのプリチャージスイッチ２１０を備える。プリチャージスイッチ２１０は、第２のプリチャージ制御信号ＰＲＥＢを用いて制御される。プリチャージスイッチ２１０は、例えば、ｐチャネルの金属酸化物半導体電界効果トランジスタ「ＰＭＯＳ」でありえる。この例示するケースにおいて、プリチャージスイッチ２１０は、第２のプリチャージ制御信号ＰＲＥＢがそのより低い論理値を有するときに導通し、そして第２のプリチャージ制御信号ＰＲＥＢがそのより高い論理値を有するときに非導通である。プリチャージ回路２０９は、第２の制御スイッチ２０８を制御するために入力信号ＩＮの能力を制御するための入力ゲート回路２１１をさらに備える。この例示するケースにおいて、入力ゲート回路２１１は、反転ＯＲゲート（すなわち、入力信号ＩＮおよび第１のプリチャージ制御信号ＰＲＥのＮＯＲ機能を形成するためのＮＯＲゲート）を備える。ＮＯＲゲートの出力は、第２の制御スイッチ２０８の制御端子に接続している。第１のプリチャージ制御信号ＰＲＥがそのより高い論理値を有するときに、ＮＯＲゲートの出力は、入力信号ＩＮに無関係の信号用アースＧＮＤである。第１のプリチャージ制御信号ＰＲＥがそのより低い論理値を有する、そして入力信号ＩＮがそのより高い論理値を有するときに、ＮＯＲゲートの出力は、信号用アースＧＮＤである。第１のプリチャージ制御信号ＰＲＥがそのより低い論理値を有する、そして入力信号ＩＮがそのより低い論理値を有するときに、ＮＯＲゲートの出力は、第２の供給電圧ＶＤＤＬである。ＮＯＲゲートの出力が第２の供給電圧ＶＤＤＬであるときに、第２の制御スイッチ２０８は導通する。そして、ＮＯＲゲートの出力が信号用アースＧＮＤであるときに、第２の制御スイッチ２０８は非導通である。
【００２６】
出力信号ＯＵＴがそのより低い論理値（すなわち信号用アースＧＮＤ）を有するときに第１の制御スイッチ２０７を非導通に保つように、キーパー回路２１２は、出力信号ＯＵＴに応答して、第１の供給電圧ＶＤＤＨを第１の制御スイッチ２０７の制御端子２１３に接続する。出力信号ＯＵＴがより高い論理値（すなわち第１の供給電圧ＶＤＤＨ）を有するときに第１の制御スイッチ２０７を導通に保つように、キーパー回路２１２は、第２の供給電圧ＶＤＤＬを第１の制御スイッチ２０７の制御端子２１３に接続する。この例示するケースにおいて、キーパー回路２１２は、その入力が出力信号ＯＵＴを受け入れるように構成され、そしてその出力が第１の制御スイッチの制御端子２１３に接続しているインバータを備える。インバータのより高い出力値は、第１の供給電圧ＶＤＤＨである。そしてインバータのより低い出力値は、第２の供給電圧ＶＤＤＬである。
【００２７】
本発明の例示するそして非限定的な実施形態によるレベルシフタは、第２の供給電圧ＶＤＤＬの電位が第１の供給電圧ＶＤＤＨの電位と信号用アースＧＮＤの電位との間にあるように、第１の供給電圧ＶＤＤＨおよび第２の供給電圧ＶＤＤＬを生成するように構成される電圧供給回路２２２を備える。例えば、電圧供給回路２２２は、ＶＤＤＨおよびＶＤＤＬを制御するためのリニアレギュレータを備えてよい。図１に示したように、しかしながら、本発明の例示するそして非限定的な実施形態によるレベルシフタは、レベルシフタの外部のソースから第１および第２の供給電圧ＶＤＤＨおよびＶＤＤＬを受け入れることも可能である。
【００２８】
図３は、レベルシフタ１０１の動作を示す例示するケースを示す。第１の例示するケースにおいて、プリチャージフェーズは、時刻ｔ１とｔ２との間に起こる。プリチャージフェーズの間、第１のプリチャージ制御信号ＰＲＥは、そのより高い論理値を有し、そして、第２のプリチャージ制御信号ＰＲＥＢは、そのより低い論理値を有する。プリチャージスイッチ２１０は導通し、そして、入力ゲート回路２１１は、第２の制御スイッチ２０８を非導通に保つ。プリチャージフェーズの間、入力信号ＩＮがそのより低い論理値からそのより高い論理値に変化すると仮定される。しかしながら、入力信号ＩＮのこの変化は、プリチャージフェーズの間、効果を有しない。第２のプリチャージ制御信号ＰＲＥＢがそのより高い論理値に変化され、そして、第１のプリチャージ制御信号ＰＲＥがそのより低い論理値に変化される時刻ｔ２で、プリチャージフェーズは終了し、そして次の評価フェーズは開始する。そのより高い論理値へのＰＲＥＢの変化は、プリチャージスイッチ２１０を非導通状態に転換し、そしてその後、第２の供給電圧ＶＤＤＬによって制御される第１の制御スイッチ２０７だけが、出力信号ＯＵＴをそのより高い論理値に保っている。そのより低い論理値へのＰＲＥの変化は、入力信号ＩＮが第２の制御スイッチ２０８を制御することを可能にする。評価フェーズの間、入力信号ＩＮがそのより高い論理値を有するにつれて、第２の制御スイッチ２０８は、非導通のままである。そしてこのように、出力信号は、そのより高い論理値のままである。
【００２９】
図３に示される第２の例示するケースにおいて、プリチャージフェーズは、時刻ｔ３とｔ４との間に起こる。プリチャージフェーズの間、第１のプリチャージ制御信号ＰＲＥは、そのより高い論理値を有し、そして、第２のプリチャージ制御信号ＰＲＥＢは、そのより低い論理値を有する。プリチャージスイッチ２１０は導通し、そして、入力ゲート回路２１１は、第２の制御スイッチ２０８を非導通に保つ。プリチャージフェーズの間、入力信号ＩＮがそのより低い論理値からそのより高い論理値に変化すると仮定される。しかしながら、入力信号ＩＮのこの変化は、プリチャージフェーズの間、効果を有しない。第２のプリチャージ制御信号ＰＲＥＢがそのより高い論理値に変化され、そして、第１のプリチャージ制御信号ＰＲＥがそのより低い論理値に変化される時刻ｔ４で、プリチャージフェーズは終了し、そして次の評価フェーズは開始する。そのより高い論理値へのＰＲＥＢの変化は、プリチャージスイッチ２１０を非導通状態に転換し、そしてその後、第２の供給電圧ＶＤＤＬによって制御される第１の制御スイッチ２０７だけが、出力信号ＯＵＴをそのより高い論理値に保つ傾向がある。そのより低い論理値へのＰＲＥの変化は、入力信号ＩＮが第２の制御スイッチ２０８を制御することを可能にする。評価フェーズの間、入力信号ＩＮがそのより低い論理値を有するにつれて、第２の供給電圧ＶＤＤＬは、第２の制御スイッチ２０８の制御端子に導通され、そしてこのように、第２の制御スイッチ２０８は導通する。出力信号ＯＵＴがそのより高い論理値を有するときに、第１の制御スイッチ２０７の制御端子２１３は、第２の供給電圧ＶＤＤＬに接続している。第２の供給電圧ＶＤＤＬの適切な値については、入力信号ＩＮがそのより低い論理値を有して、第２の制御スイッチ２０８を制御することができるときに、第２の制御スイッチ２０８が出力信号ＯＵＴをそのより低い論理値まで引くために十分に強いように、出力信号ＯＵＴをそのより高い論理値に保つ第１の制御スイッチ２０７の能力は弱い。入力信号ＩＮがそのより低い論理値を有して、第２の制御スイッチ２０８を制御することができるときに、出力信号ＯＵＴをそのより低い論理値まで引く第２の制御スイッチ２０８の能力に比べて、第２の供給電圧ＶＤＤＬによって制御されるときに出力信号ＯＵＴをそのより高い論理値に保つ第１の制御スイッチ２０７の能力が十分に弱いように、第１および第２の制御スイッチ２０７および２０８の電気的性質（例えば、ＭＯＳトランジスタのチャンネルインピーダンス）を選択することもできる。第２の制御スイッチ２０８が出力信号ＯＵＴをそのより低い論理値まで引いた後、キーパー回路２１２は、第１の供給電圧ＶＤＤＨを第１の制御スイッチ２０７の制御端子２１３に接続し、そしてこのように、第１の制御スイッチ２０７は非導通になる。
【００３０】
図４は、以下を備えるレベルシフタを制御するための本発明の例示するそして非限定的な実施形態による方法のフローチャートを示す：
−入力信号ＩＮを受け入れるための入力端子、および出力信号ＯＵＴを出力するための出力端子、
−出力信号ＯＵＴを第１の論理値にセットするように出力端子を第１の供給電圧ＶＤＤＨに接続するための第１の制御スイッチ、および出力信号ＯＵＴを第２の論理値にセットするように出力端子を信号用アースＧＮＤに接続するための第２の制御スイッチを備えるレベルシフト回路、および、
−出力端子を第１の供給電圧ＶＤＤＨに接続するためのプリチャージスイッチ、および第２の制御スイッチを制御するために入力信号ＩＮの能力を制御するための入力ゲート回路。
【００３１】
以下を含む方法：
−出力信号ＯＵＴが第２の論理値を有するときに第１の制御スイッチを非導通に保つように、出力端子と第１の供給電圧ＶＤＤＨとの間にある第１の制御スイッチの制御端子に第１の供給電圧ＶＤＤＨを接続する、アクション４０１、そして、
−出力信号ＯＵＴが第１の論理値を有し、第２の供給電圧ＶＤＤＬの電位が第１の供給電圧ＶＤＤＨの電位と信号用アースＧＮＤの電位との間にあるときに第１の制御スイッチを導通に保つように、第２の供給電圧ＶＤＤＬを第１の制御スイッチの制御端子に接続する、アクション４０２。
【００３２】
本発明の例示するそして非限定的な実施形態による方法において、第１の制御スイッチは、その入力が出力信号ＯＵＴを受け入れる、そしてその出力が上述の第１の制御スイッチの制御端子に接続しているインバータで制御される。出力信号ＯＵＴが第２の論理値を有するときに、インバータの出力は第１の供給電圧ＶＤＤＨに接続し、そして、出力信号ＯＵＴが第１の論理値を有するときに、インバータの出力は第２の供給電圧ＶＤＤＬに接続している。
【００３３】
上で与えられる説明に示される具体例は、添付のクレームの範囲および／または適用可能性を制限するものとして解釈されてはならない。明示的に述べられない限り、上で与えられる説明に示される具体例のリストおよびグループは、余すところないわけではない。
【図１】
2018026802.tif 000003
【図２】
2018026802.tif 000004
【図３】
2018026802.tif 000005
【図４】
2018026802.tif 000006
【外国語明細書】
2018026802000001.pdf