(57)【要約】【課題】スイッチング電源の出力電圧を変更する制御を行う際に、オーバーシュートやアンダーシュートを防止するとともに、スイッチング素子に貫通電流が流れることを防止すること。【解決手段】制御部１０１は、切替え報知部１１８により第１の電圧モードから第２の電圧モードに切り替えられることが報知された場合には、ＦＥＴ１のオンデューティを徐々に大きくするように制御する切替え制御モード１に移行し、フィードバック部１１６により出力される信号のレベルがＶｔｈ２４未満となってから第２の電圧モードに移行し、切替え報知部１１８により第２の電圧モードから第１の電圧モードに切り替えられることが報知された場合には、ＦＥＴ１のオンデューティを徐々に小さくするように制御する第２の切替え状態に移行し、フィードバック部１１６により出力される信号のレベルがＶｔｈ５以上となってから第１の電圧モードに移行する。【選択図】図１
2018191390.tif 000002
【特許請求の範囲】
【請求項１】
１次巻線及び２次巻線を有するトランスと、
前記トランスの前記１次巻線に直列に接続された第１のスイッチング素子と、
前記トランスの前記１次巻線に並列に接続された第２のスイッチング素子と、
前記第２のスイッチング素子に直列に接続され、前記第２のスイッチング素子とともに前記トランスの前記１次巻線に並列に接続されたコンデンサと、
前記トランスの前記２次巻線に誘起された電圧を整流平滑する整流平滑手段と、
前記整流平滑手段により整流平滑された電圧に応じた信号を出力するフィードバック手段と、
前記フィードバック手段から出力された前記信号に基づいて、前記整流平滑手段により整流平滑された電圧が所定の電圧となるように前記第１のスイッチング素子及び前記第２のスイッチング素子のオン又はオフを制御する制御手段と、
を備え、前記所定の電圧が第１の電圧となるように制御される第１の電圧状態と、前記所定の電圧が前記第１の電圧よりも大きい第２の電圧となるように制御される第２の電圧状態とで動作することが可能な電源装置であって、
前記第１の電圧状態と前記第２の電圧状態との切替えを前記制御手段に報知する報知手段を備え、
前記制御手段は、
前記報知手段により前記第１の電圧状態から前記第２の電圧状態に切り替えられることが報知された場合には、前記第１のスイッチング素子のオンデューティを徐々に大きくするように制御する第１の切替え状態に移行し、前記フィードバック手段により出力される前記信号のレベルが第１の値以下となってから前記第２の電圧状態に移行し、
前記報知手段により前記第２の電圧状態から前記第１の電圧状態に切り替えられることが報知された場合には、前記第１のスイッチング素子のオンデューティを徐々に小さくするように制御する第２の切替え状態に移行し、前記フィードバック手段により出力される前記信号のレベルが第２の値以上となってから前記第１の電圧状態に移行する、
又は、
前記報知手段により前記第１の電圧状態から前記第２の電圧状態に切り替えられることが報知された場合には、前記第１のスイッチング素子のオンデューティを徐々に大きくするように制御する第１の切替え状態に移行し、前記フィードバック手段により出力される前記信号のレベルが前記第１の値以上となってから前記第２の電圧状態に移行し、
前記報知手段により前記第２の電圧状態から前記第１の電圧状態に切り替えられることが報知された場合には、前記第１のスイッチング素子のオンデューティを徐々に小さくするように制御する前記第２の切替え状態に移行し、前記フィードバック手段により出力される前記信号のレベルが前記第２の値以下となってから前記第１の電圧状態に移行することを特徴とする電源装置。
【請求項２】
前記制御手段は、前記第１の切替え状態に移行した後、前記報知手段により前記第１の電圧状態に切り替えられることが報知された場合には、前記第２の電圧状態に移行する前に前記第２の切替え状態に移行してから前記第１の電圧状態に移行することを特徴とする請求項１に記載の電源装置。
【請求項３】
前記制御手段は、前記第２の切替え状態に移行した後、前記報知手段により前記第２の電圧状態に切り替えられることが報知された場合には、前記第１の電圧状態に移行する前に前記第１の切替え状態に移行してから前記第２の電圧状態に移行することを特徴とする請求項１に記載の電源装置。
【請求項４】
前記整流平滑手段により整流平滑された電圧が供給される負荷の状態を検出する検出手段を備え、
前記制御手段は、
前記第１の電圧状態において、前記検出手段により検出された負荷の状態に応じて、前記第１のスイッチング素子と前記第２のスイッチング素子をともにオフさせるデッドタイムを挟んで前記第１のスイッチング素子と前記第２のスイッチング素子を交互にオン又はオフさせるスイッチング動作を行う第１の期間と、前記スイッチング動作を停止させる第２の期間と、を繰り返す間欠動作を制御することが可能であり、
前記報知手段により前記第２の電圧状態から前記第１の電圧状態に切り替えられることが報知された場合には、前記間欠動作を禁止してから前記第２の切替え状態に移行し、前記第２の切替え状態から前記第１の電圧状態に移行した後に前記間欠動作を許可することを特徴とする請求項１から請求項３のいずれか１項に記載の電源装置。
【請求項５】
前記制御手段は、前記第２の切替え状態において、前記第１のスイッチング素子のオンデューティが所定のオンデューティ以下となった場合には、前記第１の電圧状態に移行することを特徴とする請求項４に記載の電源装置。
【請求項６】
前記制御手段は、
前記第２の電圧状態において、前記第１の期間を繰り返す連続動作を行い、
前記第１の切替え状態において、前記第１のスイッチング素子のオン時間を徐々に長くすることで前記スイッチング動作の周期を徐々に長くする第１の制御を行い、その後、前記第２のスイッチング素子のオン時間を徐々に短くすることで前記周期を徐々に短くする第２の制御を行うことを特徴とする請求項４又は請求項５に記載の電源装置。
【請求項７】
前記制御手段は、前記第１の制御を行っているときに前記第１のスイッチング素子のオン時間が所定の時間以上となった後に、前記第２の制御を行うことを特徴とする請求項６に記載の電源装置。
【請求項８】
前記制御手段は、前記第１の電圧状態において、前記信号のレベルが第１のレベルより低くなった場合に前記間欠動作を行い、前記信号のレベルが第２のレベルより高くなった場合に前記連続動作を行うことを特徴とする請求項６又は請求項７に記載の電源装置。
【請求項９】
前記制御手段は、前記検出手段により検出された前記負荷の状態に基づいて、前記第１の切替え状態、若しくは、前記第２の切替え状態における前記第１のスイッチング素子のオンデューティを変更する速度を可変にすることを特徴とする請求項４から請求項８のいずれか１項に記載の電源装置。
【請求項１０】
前記制御手段は、前記第１の切替え状態、若しくは、前記第２の切替え状態において、制御の後半の期間における前記第１のスイッチング素子のオンデューティを変更する速度を、前記制御の前半の期間に比べて遅くすることを特徴とする請求項４から請求項８のいずれか１項に記載の電源装置。
【請求項１１】
前記制御手段は、前記フィードバック手段により出力された前記信号に基づいて、前記第１のスイッチング素子のオンデューティと前記スイッチング動作の周期を決定しており、前記信号のレベルが同じ場合には、前記第１の電圧状態における前記第１のスイッチング素子のオンデューティは、前記第２の電圧状態における前記第１のスイッチング素子のオンデューティよりも低く、前記第１の電圧状態における前記第１のスイッチング素子のオン時間は、前記第２の電圧状態における前記第１のスイッチング素子のオン時間よりも短いことを特徴とする請求項４から請求項１０のいずれか１項に記載の電源装置。
【請求項１２】
記録材に画像形成を行う画像形成手段と、
請求項１から請求項１１のいずれか１項に記載の電源装置と、
を備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フライバックトランスを用いた絶縁型コンバータに、アクティブクランプ方式を用いたスイッチング電源等の電源装置及びその電源装置を備えた画像形成装置に関する。
【背景技術】
【０００２】
従来、商用電源等の交流電圧から直流電圧に変換するスイッチング電源がある。スイッチング電源では消費電力を低減するため、スイッチング電源の効率を改善することが求められている。ここで、スイッチング電源の効率とは、スイッチング電源に供給された電力に対する、スイッチング電源が出力される電力の比率をいう。電源効率を改善できるスイッチング電源の公知例として、フライバックトランスを用いた絶縁型コンバータにアクティブクランプ方式を用いた電源が提案されている（例えば、特許文献１参照）。
【０００３】
ところで、スイッチング電源の軽負荷状態における効率を改善する手段としては、スイッチング電源の軽負荷状態において、スイッチング電源の出力電圧を低下させる方法が有効である（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４３７０８４４号公報
【特許文献２】特開２０１０−１４２０７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、アクティブクランプ方式を用いたスイッチング電源において、スイッチング電源の出力電圧を急激に変更させると、オーバーシュートやアンダーシュートが生じてしまう。また、スイッチング電源の出力電圧を急激に変更させると、スイッチング素子に貫通電流が流れる等の課題もある。
【０００６】
本発明は、このような状況のもとでなされたもので、スイッチング電源の出力電圧を変更する制御を行う際に、オーバーシュートやアンダーシュートを防止するとともに、スイッチング素子に貫通電流が流れることを防止することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、本発明は、以下の構成を備える。
【０００８】
（１）１次巻線及び２次巻線を有するトランスと、前記トランスの前記１次巻線に直列に接続された第１のスイッチング素子と、前記トランスの前記１次巻線に並列に接続された第２のスイッチング素子と、前記第２のスイッチング素子に直列に接続され、前記第２のスイッチング素子とともに前記トランスの前記１次巻線に並列に接続されたコンデンサと、前記トランスの前記２次巻線に誘起された電圧を整流平滑する整流平滑手段と、前記整流平滑手段により整流平滑された電圧に応じた信号を出力するフィードバック手段と、前記フィードバック手段から出力された前記信号に基づいて、前記整流平滑手段により整流平滑された電圧が所定の電圧となるように前記第１のスイッチング素子及び前記第２のスイッチング素子のオン又はオフを制御する制御手段と、を備え、前記所定の電圧が第１の電圧となるように制御される第１の電圧状態と、前記所定の電圧が前記第１の電圧よりも大きい第２の電圧となるように制御される第２の電圧状態とで動作することが可能な電源装置であって、前記第１の電圧状態と前記第２の電圧状態との切替えを前記制御手段に報知する報知手段を備え、前記制御手段は、前記報知手段により前記第１の電圧状態から前記第２の電圧状態に切り替えられることが報知された場合には、前記第１のスイッチング素子のオンデューティを徐々に大きくするように制御する第１の切替え状態に移行し、前記フィードバック手段により出力される前記信号のレベルが第１の値以下となってから前記第２の電圧状態に移行し、前記報知手段により前記第２の電圧状態から前記第１の電圧状態に切り替えられることが報知された場合には、前記第１のスイッチング素子のオンデューティを徐々に小さくするように制御する第２の切替え状態に移行し、前記フィードバック手段により出力される前記信号のレベルが第２の値以上となってから前記第１の電圧状態に移行する、又は、前記報知手段により前記第１の電圧状態から前記第２の電圧状態に切り替えられることが報知された場合には、前記第１のスイッチング素子のオンデューティを徐々に大きくするように制御する第１の切替え状態に移行し、前記フィードバック手段により出力される前記信号のレベルが前記第１の値以上となってから前記第２の電圧状態に移行し、前記報知手段により前記第２の電圧状態から前記第１の電圧状態に切り替えられることが報知された場合には、前記第１のスイッチング素子のオンデューティを徐々に小さくするように制御する前記第２の切替え状態に移行し、前記フィードバック手段により出力される前記信号のレベルが前記第２の値以下となってから前記第１の電圧状態に移行することを特徴とする電源装置。
【０００９】
（２）記録材に画像形成を行う画像形成手段と、前記（１）に記載の電源装置と、を備えることを特徴とする画像形成装置。
【発明の効果】
【００１０】
本発明によれば、スイッチング電源の出力電圧を変更する制御を行う際に、オーバーシュートやアンダーシュートを防止するとともに、スイッチング素子に貫通電流が流れることを防止することができる。
【図面の簡単な説明】
【００１１】
【図１】実施例１のスイッチング電源の回路図
【図２】実施例１のスイッチング電源の制御方法の説明図
【図３】実施例１のスイッチング電源に貫通電流が流れる状態の説明図
【図４】実施例１のスイッチング電源の状態遷移図
【図５】実施例１の出力電圧の切替え制御モードの説明図
【図６】実施例１の出力電圧の切替え制御を示すフローチャート
【図７】実施例２のスイッチング電源の制御方法の説明図
【図８】実施例２の出力電圧の切替え制御モードの説明図
【図９】実施例２の出力電圧の切替え制御を示すフローチャート
【図１０】実施例３の画像形成装置の構成を示す図
【発明を実施するための形態】
【００１２】
以下、本発明を実施するための形態を、実施例により図面を参照しながら詳しく説明する。
【実施例１】
【００１３】
［電源装置］
図１は実施例１のアクティブクランプ方式を用いた電源装置であるスイッチング電源１００の概略図を示している。商用電源等の交流電源（不図示）から交流電圧Ｖａｃ（不図示）が入力されており、全波整流器（ブリッジダイオード等）（不図示）によって整流され、スイッチング電源１００の平滑用コンデンサＣ３には直流電圧Ｖｉｎが入力されている。スイッチング電源１００は、１次側の電解コンデンサＣ３に入力された電圧Ｖｉｎから、２次側の電圧Ｖｏｕｔへ、安定化した直流電圧を供給する、絶縁型のＤＣ／ＤＣコンバータである。平滑用コンデンサＣ３の低い側の電位をＤＣＬ、高い側の電位をＤＣＨとする。
【００１４】
スイッチング電源１００は、１次側に１次巻線Ｐ１、補助巻線Ｐ２と、２次側に２次巻線Ｓ１とを備えた絶縁型のトランスＴ１を有している。トランスＴ１の１次巻線Ｐ１から、２次巻線Ｓ１には図２で説明するスイッチング制御によってエネルギーを供給している。トランスＴ１の補助巻線Ｐ２は、１次巻線Ｐ１に印加された電圧Ｖｉｎのフォワード電圧をダイオードＤ４及びコンデンサＣ４で整流平滑し、電源電圧Ｖ１を供給するために用いられる。
【００１５】
スイッチング電源１００の１次側には、トランスＴ１の１次巻線Ｐ１に直列に接続された、第１のスイッチング素子である電界効果トランジスタＦＥＴ１（以下、単にＦＥＴ１とする）が備えられている。また、スイッチング電源１００の１次側には、電圧クランプ用のコンデンサＣ２と第２のスイッチング素子であるＦＥＴ２とが直列に接続された回路が、トランスＴ１の１次巻線Ｐ１と並列に接続されている。また、スイッチング電源１００の１次側には、ＦＥＴ１及びＦＥＴ２の制御手段である制御部１０１及びＦＥＴ駆動部１０２を有している。ＦＥＴ１と並列に接続された電圧共振用のコンデンサＣ１は、ＦＥＴ１及びＦＥＴ２のスイッチオフ時の損失を低減するために設けられている。なお、電圧共振用のコンデンサＣ１を設けずに、ＦＥＴ１のドレイン端子とソース端子間の容量を用いてもよい。なお、実施例１のダイオードＤ１は、ＦＥＴ１のボディーダイオードである。同様に、ダイオードＤ２はＦＥＴ２のボディーダイオードである。
【００１６】
スイッチング電源１００の２次側には、トランスＴ１の２次巻線Ｓ１に誘起されたフライバック電圧の２次側の整流平滑手段として、ダイオードＤ１１及びコンデンサＣ１１が備えられている。スイッチング電源１００の２次側には、２次側に出力される電圧Ｖｏｕｔを１次側にフィードバックするために用いるフィードバック手段としてフィードバック部１１６を有している。フィードバック部１１６は、電圧Ｖｏｕｔに応じた信号を制御部１０１に出力する。
【００１７】
フィードバック部１１６は、電圧Ｖｏｕｔを第１の電圧である５Ｖを出力する場合（第１の電圧モード）と、第１の電圧よりも大きい第２の電圧である２４Ｖを出力する場合（第２の電圧モード）の２つの一定電圧に制御するために用いられる。制御部１０１は、フィードバック部１１６により出力された信号に基づいて、ＦＥＴ１のオンデューティとスイッチング動作の周期を決定している。制御部１０１は、フィードバック部１１６からの信号のレベルが同じ場合には、第１の電圧モードにおけるＦＥＴ１のオンデューティを、第２の電圧モードにおけるＦＥＴ１のオンデューティよりも低く制御する。電圧Ｖｏｕｔの電圧値は、シャントレギュレータＩＣ５のリファレンス端子ＲＥＦの基準電圧、抵抗Ｒ５２、抵抗Ｒ５４、抵抗Ｒ５５によって設定される。そして、電圧Ｖｏｕｔが高くなるとシャントレギュレータＩＣ５のカソード端子Ｋの電流が増加するため、抵抗Ｒ５１を介して流れるフォトカプラＰＣ５の２次側ダイオードの電流が増加する。すると、フォトカプラＰＣ５の１次側トランジスタが動作し、コンデンサＣ６から電荷の放電量が増加するため、制御部１０１のＦＢ端子電圧が低下する。また、電圧Ｖｏｕｔの電圧が低くなると、今度はコンデンサＣ６から電荷の放電量が低減するため、電源電圧Ｖ２から抵抗Ｒ２を介してコンデンサＣ６に流れる電流によって、制御部１０１のＦＢ端子電圧が上昇する。制御部１０１はＦＢ端子電圧を検知することで、電圧Ｖｏｕｔを所定の一定電圧に制御するためのフィードバック制御を行っている。また、フィードバック部１１６は、入力されるＳＴＡＮＢＹ信号がハイレベルになると、ＦＥＴ５１がオン状態になり、抵抗Ｒ５５がショートされるため、フィードバック制御される目標電圧が上昇し、電圧Ｖｏｕｔに２４Ｖ電圧を出力する状態となる。ＦＥＴ５１のゲート端子とソース端子間には抵抗Ｒ５６が接続されている。ＳＴＡＮＢＹ信号がローレベルになると、ＦＥＴ５１がオフ状態になり、抵抗Ｒ５４とＲ５５が直列に接続されるため、フィードバック制御される目標電圧が低下し、電圧Ｖｏｕｔに５Ｖ電圧を出力する状態となる。
【００１８】
なお、実施例１では電圧Ｖｏｕｔの電圧が低くなると、ＦＢ端子電圧が上昇し、電圧Ｖｏｕｔの電圧が高くなると、ＦＢ端子電圧が低下する場合について説明を行っている。しかし、逆に、電圧Ｖｏｕｔの電圧が低くなると、ＦＢ端子電圧が低下し、電圧Ｖｏｕｔの電圧が高くなると、ＦＢ端子電圧が上昇するように、フィードバック部を設計することも可能である。本発明の出力電圧の切替制御方法は、電圧Ｖｏｕｔの電圧に対する、ＦＢ端子電圧の動作が逆の場合にも有効である。
【００１９】
報知手段である切替え報知部１１８は、入力されるＳＴＡＮＢＹ信号に基づき、第１の電圧状態である第１の電圧モードと、第２の電圧状態である第２の電圧モードの切替えを行うタイミングを、制御部１０１に報知するために用いられる。ＳＴＡＮＢＹ信号がハイレベル状態になると、ＦＥＴ８１がオン状態となり、抵抗Ｒ８１を介してフォトカプラＰＣ８の２次側ダイオードに電流が流れる。その後、フォトカプラＰＣ８の１次側トランジスタが動作すると、コンデンサＣ８から電荷が放電され、制御部１０１のＳＬ端子の電圧はローレベル状態を検知できる。抵抗Ｒ８２は、ＦＥＴ８１のゲート−ソース間の抵抗である。
【００２０】
一方、ＳＴＡＮＢＹ信号がローレベル状態になると、後述する電源電圧Ｖ２から、抵抗Ｒ１を介してコンデンサＣ８が充電され、制御部１０１のＳＬ端子の電圧はハイレベル状態を検知できる。制御部１０１はＳＬ端子の電圧に基づき、電圧Ｖｏｕｔに５Ｖを出力する第１の電圧モード（ＳＬ端子＝ハイレベル状態）と、電圧Ｖｏｕｔに２４Ｖを出力する第２の電圧モード（ＳＬ端子＝ローレベル状態）との、出力電圧の切替えの判断を行っている。
【００２１】
実施例１では、制御部１０１として、発信器などによって生成されたクロックで動作する、演算制御手段（例えばＣＰＵ、ＡＳＩＣなど）が用いられる。制御部１０１にクロックで動作する演算制御手段を用いることで、実施例１の図４〜図６で示すような、複雑な制御シーケンスを、簡易で安価な回路構成で実現できる。
【００２２】
制御部１０１のＶＣ端子とＧ端子の間には、ＤＣ／ＤＣコンバータ１０４によって生成された電源電圧Ｖ２が供給されている。制御部１０１はＦＢ端子に入力された電圧信号に基づき、制御信号ＤＳ１（ＦＥＴ１の駆動信号）及び、制御信号ＤＳ２（ＦＥＴ２の駆動信号）を出力しており、ＦＥＴ駆動部１０２を介して、ＦＥＴ１及びＦＥＴ２の制御を行っている。また、制御部１０１のＶＳ端子はトランスＴ１の補助巻線Ｐ２に生じたフォワード電圧を整流平滑した電源電圧Ｖ１を、抵抗Ｒ３及びＲ４で分圧して検知することで、平滑用コンデンサＣ３に充電された電圧Ｖｉｎを検知するために用いられる端子である。ＳＬ端子、ＦＢ端子については説明を後述する。
【００２３】
ＦＥＴ駆動部１０２は、制御信号ＤＳ１に従いＦＥＴ１のゲート駆動信号ＤＬを、制御信号ＤＳ２に従いＦＥＴ２のゲート駆動信号ＤＨを生成する回路である。ＦＥＴ駆動部１０２のＶＣ端子とＧ端子の間には、電源電圧Ｖ１が供給されている。また、ＦＥＴ２を駆動するため、コンデンサＣ５及びダイオードＤ５で構成されるチャージポンプ回路によって、ＶＨ端子とＧＨ端子の間に電源電圧Ｖ１が供給されている。ＦＥＴ駆動部１０２は、制御信号ＤＳ１がハイレベル状態になると、ＦＥＴ１のゲート駆動信号ＤＬをハイレベル状態とし、ＦＥＴ１はオン状態となる。同様に、制御信号ＤＳ２がハイレベル状態になると、ＦＥＴ２のゲート駆動信号ＤＨをハイレベル状態とし、ＦＥＴ２はオン状態となる。
【００２４】
ＤＣ／ＤＣコンバータ１０４は３端子レギュレータ、又は、降圧型スイッチング電源であり、ＶＣ端子とＧ端子間に入力された電源電圧Ｖ１から、ＯＵＴ端子に電源電圧Ｖ２を出力している。起動回路１０３は３端子レギュレータ、又は、降圧型スイッチング電源であり、ＶＣ端子とＧ端子間に入力された電源電圧Ｖｉｎから、ＯＵＴ端子に電源電圧Ｖ１を出力している。起動回路１０３は補助巻線Ｐ２から供給される電源電圧Ｖ１が所定の電圧値以下の場合のみ動作する回路であり、スイッチング電源１００の起動時に電源電圧Ｖ１を供給するために用いられる。
【００２５】
また、制御部１０１はＦＢ端子電圧を監視することにより電圧Ｖｏｕｔの負荷の状態を把握できるため、負荷の状態に応じた適切な制御を行うことができる。このため、制御部１０１は、負荷の状態を検出する検出手段として機能する。制御部１０１が、電圧Ｖｏｕｔの負荷の状態をより正確に判断するために、ＦＥＴ１や、スイッチング電源１００の負荷に電力を供給する経路に、電流検出手段（不図示）を設けてもよい。
【００２６】
［ＦＢ端子電圧とＦＥＴ１のオンデューティとの関係］
図２は制御部１０１による、ＦＥＴ１及びＦＥＴ２の制御方法の説明図である。図２（Ａ）では、第１の電圧モード（５Ｖ出力時、点線で記載）と、第２の電圧モード（２４Ｖ出力時、実線で記載）における、ＦＢ端子電圧と、ＦＥＴ１のオンデューティの関係図を示す。また、第１の電圧モードは、交流電圧Ｖａｃが実効値で１１０Ｖｒｍｓ（電圧Ｖｉｎ＝１５５Ｖ）の場合と、交流電圧Ｖａｃが実効値で１２０Ｖｒｍｓ（電圧Ｖｉｎ＝１７０Ｖ）の場合を示している。更に、第２の電圧モードは、交流電圧Ｖａｃが実効値で１１０Ｖｒｍｓ（電圧Ｖｉｎ＝１５５Ｖ）の場合と、交流電圧Ｖａｃが実効値で１２０Ｖｒｍｓ（電圧Ｖｉｎ＝１７０Ｖ）の場合を示している。なお、オンデューティとは、ＦＥＴをオン又はオフさせる１周期に対するオン時間の比率をいう。
【００２７】
制御部１０１は、第１の電圧モード、第２の電圧モードのどちらにおいても、ＦＢ端子電圧が増加すると、ＦＥＴ１のオンデューティが増加するように制御している。また、制御部１０１は、第１の電圧モードと、第２の電圧モードにおいて、電圧Ｖｏｕｔの電圧値が大きく異なるため、同じＦＢ端子電圧でも、第２の電圧モードでは、第１の電圧モードと比較してＦＥＴ１のオンデューティが大きくなるように制御している。第１の電圧モードと、第２の電圧モードをそれぞれ、ＦＢ端子電圧とＦＥＴ１のオンデューティとの関係を最適に設定することで、ＦＢ端子電圧の電圧Ｖｏｕｔに対する分解能を高くすることができる。また、制御部１０１は、ＶＳ端子で検知した電圧Ｖｉｎの電圧値に基づき、第１の電圧モードと、第２の電圧モードのそれぞれにおいて、ＦＢ端子電圧とＦＥＴ１のオンデューティとの関係を設定している。そして、電圧Ｖｉｎが異なる場合においても、ＦＥＴ１のオンデューティを最適に制御することができる。図２（Ａ）には、交流電圧Ｖａｃが１１０Ｖｒｍｓと、１２０Ｖｒｍｓの場合における、ＦＢ端子電圧と、ＦＥＴ１のオンデューティの関係図を示している。具体的には、交流電圧Ｖａｃの電圧値が高い場合には、ＦＥＴ１のオン時間を短く設定することで、交流電圧Ｖａｃの電圧値が低い場合に比べて、ＦＥＴ１のオンデューティが小さくなるように制御している。
【００２８】
図２（Ｂ）では、ＦＥＴ１とＦＥＴ２を用いたスイッチング動作について説明する。図２で（ｉ）はＦＥＴ１のゲート駆動電圧、すなわち制御信号ＤＳ１の波形を示し、（ｉｉ）はＦＥＴ２のゲート駆動電圧、すなわち制御信号ＤＳ２の波形を示す。図２で（ｉｉｉ）はＦＥＴ１のドレイン端子に流れる電流の波形を示し、（ｉｖ）はＦＥＴ１のドレイン端子とソース端子間の電圧の波形を示す。制御部１０１は、ＦＥＴ１のオン時間と、ＦＥＴ２のオン時間を、デッドタイムを設けて交互にオン、オフさせて繰り返し制御している。このようにＦＥＴ１とＦＥＴ２とをデッドタイムを設けてオン、オフを交互に繰り返す動作を連続動作という。また、デッドタイムとは、ＦＥＴ１もＦＥＴ２もオンさせない時間をいう。ＤＳ１はＦＥＴ１のゲート駆動電圧の波形であり、ＤＳ２はＦＥＴ２のゲート駆動電圧である。
【００２９】
ＦＥＴ１のオン時間には、図２（Ｂ）に示すように、ＦＥＴ１のドレイン〜ソース間に電流が流れ、トランスＴ１にエネルギーが供給される。電圧Ｖｏｕｔの負荷が大きくなるほど、ＦＥＴ１のオン時間を長くして、トランスＴ１に供給するエネルギーを大きくする必要がある。
【００３０】
ＦＥＴ２のオン時間には、トランスＴ１の２次巻線Ｓ１から、２次側の回路へエネルギーが供給される。そしてこれとともに、図２（Ｂ）に示すように、電圧クランプ用のコンデンサＣ２とトランスＴ１の共振動作によって、ＦＥＴ１のドレイン端子〜ソース端子間には共振電圧波形が印加される。ＦＥＴ２のオン時間は、電圧Ｖｏｕｔの電圧値と負荷に応じて、適切なオン時間を設定するのが望ましい。電圧Ｖｏｕｔの負荷が大きくなるほど、トランスＴ１の２次巻線Ｓ１から、２次側の回路へエネルギーが供給されるのに必要な時間が長くなるため、ＦＥＴ２のオン時間を長く設定する必要がある。また、電圧Ｖｏｕｔの電圧値が低い場合には、２次巻線Ｓ１の電圧が小さくなり、２次側の回路へエネルギーを供給するのに必要な時間が長くなるため、ＦＥＴ２のオン時間は長く設定する必要がある。そのため、制御部１０１は電圧Ｖｏｕｔの負荷が重い場合や、電圧Ｖｏｕｔの電圧値が低い場合に、ＦＥＴ２のオン時間を長くする制御を行う。
【００３１】
【表１】
2018191390.tif 000003
【００３２】
表１は、上述した第１の電圧モードと、第２の電圧モードのスイッチング制御の特徴をまとめた表である。表１では、ＦＢ端子電圧及びＶＳ端子電圧が同じ場合において、第１の電圧モードと第２の電圧モードの、スイッチング制御の比較を行っている。例えば、ＦＢ端子電圧を１．５Ｖ、交流電圧Ｖａｃを実効値で１１０Ｖｒｍｓ（電圧Ｖｉｎ＝１５５Ｖ）とした場合である。第２の電圧モードでは、スイッチング電源１００のスタンバイ状態であり、基本的に電圧Ｖｏｕｔの負荷が大きくなるモードである。よって、トランスＴ１により大きなエネルギーを供給するため、ＦＥＴ１のオン時間を第１の電圧モードに比べて長く設定している。
【００３３】
上述したように、第１の電圧モードでは、電圧Ｖｏｕｔの電圧値が、第２の電圧モードに比べて約５分の１である。ＦＥＴ１のオン時間が同じ場合、第２の電圧モードでは、第１の電圧モードに比べて、ＦＥＴ２のオン時間を約５倍長くする必要がある。よって、第１の電圧モードでは、ＦＥＴ２のオン時間を第２の電圧モードに比べて長く設定している。また、図２（Ａ）で示したように、ＦＥＴ１のオンデューティは、第１の電圧モードの方が第２の電圧モードよりも小さくなる。なお、表１で説明した特徴は、図５、図６の制御シーケンス例を説明するための一例であり、本発明の出力電圧の切替制御方法は、表１の特徴が当てはまらない場合にも適用可能である。
【００３４】
ところで、図２で説明したように、第１の電圧モードと第２の電圧モードでは、ＦＥＴ１のオンデューティ等が大きく異なる。このため、第１の電圧モードと第２の電圧モードを切り替える制御を行う際に、次のような課題が生じる。即ち、通常のフィードバック制御と同様のゲインで、急激にＦＥＴ１のオン時間及びＦＥＴ２のオン時間を変更すると、電圧Ｖｏｕｔにオーバーシュートやアンダーシュートが生じてしまう。また、スイッチング制御が不安定になり、図３で説明するダイオードの逆回復時間における貫通電流が流れてしまうおそれがある。
【００３５】
［貫通電流について］
図３では、図１のスイッチング電源１００の要部を示した簡易図を用いて、ＦＥＴ１及びＦＥＴ２のボディーダイオードの逆回復時間における貫通電流について説明する。図３（Ａ）左図では、ＦＥＴ１及びＦＥＴ２は両方とも非導通状態であり、ＦＥＴ２のボディーダイオードＤ２は導通状態となっている。図３（Ａ）右図は、このように、ＦＥＴ２のボディーダイオードＤ２の導通中に、ＦＥＴ１がオン状態となり、ボディーダイオードＤ２の逆回復時間において、貫通電流が流れてしまった場合の説明図である。
【００３６】
同様に、図３（Ｂ）左図では、ＦＥＴ１及びＦＥＴ２は両方とも非導通状態であり、ＦＥＴ１のボディーダイオードＤ１は導通状態となっている。図３（Ｂ）右図は、このようにＦＥＴ１のボディーダイオードＤ１の導通中に、ＦＥＴ２がオン状態となり、ボディーダイオードＤ１の逆回復時間において、貫通電流が流れてしまった場合の説明図である。
【００３７】
このように、ダイオードの逆回復時間中に貫通電流が流れると、急峻な電流変化が生じ、ＦＥＴ１及びＦＥＴ２が誤動作することで、スイッチング電源１００が故障してしまう場合がある。実施例１では、図４〜図６で説明する、電圧Ｖｏｕｔの切替え制御を行うことにより、電圧Ｖｏｕｔのオーバーシュート、アンダーシュートを防止し、図３で説明した貫通電流が流れるスイッチング状態を防止することを目的としている。
【００３８】
［スイッチング電源の状態遷移］
図４には、電圧Ｖｏｕｔの切替え制御における、スイッチング電源１００の状態遷移図を示している。制御部１０１は、低い電圧Ｖｏｕｔ（例えば５Ｖ）を出力する第１の電圧モードにおいては、ＦＢ端子電圧に基づき、ＦＥＴ１のオンデューティを設定している。制御部１０１は、第１の電圧モードにおいて、ＳＴＡＮＢＹ信号がハイレベル状態であることを検知すると〔１〕、第１の電圧モードから、第２の電圧モードに移行するために、第１の切替え状態である切替え制御モード１に遷移する。
【００３９】
ここで、図５（Ａ）は、第１の電圧モードから第２の電圧モードに移行するために、第１の電圧モードから切替え制御モード１を経由して第２の電圧モードに移行する様子を示す図である。図５（Ａ）の横軸には時間を示し、各モードの期間も示す。また、縦軸には、ＦＥＴ１のオンデューティを実線で示し、ＦＢ端子電圧を破線で示す。制御部１０１は、切替え制御モード１では、図５（Ａ）に示すように、ＦＥＴ１のオンデューティを十分に遅い速度で、徐々に大きくすることで、電圧Ｖｏｕｔを増加させる。この際、フィードバック部１１６は、２４Ｖ出力（第２の電圧モード）を出力する状態となっている。このため、電圧Ｖｏｕｔは電圧が不足する状態であり、ＦＢ端子電圧は最大値まで上昇する。なお、図５（Ａ）に破線で示すＦＢ端子電圧は、切替え制御モード１の区間で最大値となっていることがわかる。
【００４０】
電圧Ｖｏｕｔが第２の電圧モードの電圧に到達すると、ＦＢ端子電圧が低下しはじめる。ＦＢ端子電圧が第１の値であるＶｔｈ２４以下になると、制御部１０１は、切替え制御モード１から第２の電圧モードに遷移する〔２〕。制御部１０１は、高い電圧Ｖｏｕｔ（例えば２４Ｖ）を出力する第２の電圧モードでは、ＦＢ端子電圧に基づきＦＥＴ１のオンデューティを設定する。制御部１０１は、第２の電圧モードにおいて、ＳＴＡＮＢＹ信号がローレベル状態であることを検知すると〔３〕、第２の電圧モードから、第１の電圧モードに移行するために、第２の切替え状態である切替え制御モード２に遷移する。
【００４１】
ここで、図５（Ｂ）は、第２の電圧モードから第１の電圧モードに移行するために、第２の電圧モードから切替え制御モード２を経由して第１の電圧モードに移行する様子を示す図である。図５（Ｂ）の横軸は時間を示し、各モードの期間を示し、縦軸はＦＥＴ１のオンデューティとＦＢ端子電圧を示す。制御部１０１は、切替え制御モード２では、図５（Ｂ）に示すように、ＦＥＴ１のオンデューティを十分に遅い速度で、徐々に小さくすることで、電圧Ｖｏｕｔを低下させる。この際、フィードバック部１１６は、５Ｖ出力（第１の電圧モード）を出力する状態となっている。このため、電圧Ｖｏｕｔは電圧が過剰な状態であり、ＦＢ端子電圧は下限値まで低下する。なお、図５（Ｂ）に破線で示すＦＢ端子電圧は、切替え制御モード２の期間で最小値となっていることがわかる。電圧Ｖｏｕｔが第１の電圧モードの電圧に低下すると、ＦＢ端子電圧が上昇しはじめる。ＦＢ端子電圧が第２の値であるＶｔｈ５以上（第２の値以上）になると、制御部１０１は、切替え制御モード２から第１の電圧モードに遷移する〔４〕。
【００４２】
また、制御部１０１は、切替え制御モード１の制御中にＳＴＡＮＢＹ信号がローレベル状態であることを検知した場合には〔５〕、切替え制御モード２に移行する。同様に、制御部１０１は、切替え制御モード２の制御中にＳＴＡＮＢＹ信号がハイレベル状態であることを検知した場合には〔６〕、切替え制御モード１に移行する。この制御によって、それぞれの切替え制御モード中に、ＳＴＡＮＢＹ信号が変化した場合にも対応することができる。
【００４３】
また、切替え制御モード１及び切替え制御モード２において、ＦＥＴ１のオンデューティを変化させる速度は、前述した、電圧Ｖｏｕｔの負荷の検出手段である制御部１０１が検出した負荷の状態に基づき、可変としてもよい。例えば、切替え制御モード２において、コンデンサＣ１１の電荷が放電される時間は電圧Ｖｏｕｔの負荷によって異なるため、電圧Ｖｏｕｔの負荷が重い場合には、切替え制御モード２のＦＥＴ１のオンデューティを変化させる速度を速くする制御を行ってもよい。同様に、切替え制御モード１においては、コンデンサＣ１１の充電に必要な電力に加えて、電圧Ｖｏｕｔの負荷に電力を供給する必要がある。このため、電圧Ｖｏｕｔの負荷が重い場合には、切替え制御モード１のＦＥＴ１のオンデューティを変化させる速度を遅くする制御を行ってもよい。
【００４４】
また、切替え制御モード１及び切替え制御モード２において、ＦＥＴ１のオンデューティを変化させる速度は、一定の速度でなくともよい。例えば、電圧Ｖｏｕｔのオーバーシュートやアンダーシュートを防止しつつ、それぞれの切替え制御モードにかかる時間を低減するために、次のような制御としてもよい。すなわち、切替え制御モード１及び切替え制御モード２の前半は、ＦＥＴ１のオンデューティを変化させる速度を速く設定し、後半は、ＦＥＴ１のオンデューティを変化させる速度を遅く設定してもよい。
【００４５】
このように、実施例１では、切替え報知部１１８がＳＴＡＮＢＹ信号によって、制御部１０１に第１の電圧モードと第２の電圧モードの切替えを報知し、かつ、図４及び図５で説明した切替え制御のシーケンスを行う。これによって、急激な電圧Ｖｏｕｔの変動や、スイッチング波形の変動を防止することができ、電圧Ｖｏｕｔのオーバーシュート、アンダーシュートを防止し、図３で説明した貫通電流が流れるスイッチング状態を防止することができる。
【００４６】
［スイッチング電源の制御処理］
図６は実施例１の制御部１０１による、スイッチング電源１００の制御シーケンスを説明するフローチャートである。制御部１０１は、スイッチング電源１００に電圧Ｖｉｎが供給されるとステップ（以下、Ｓとする）１０１以降の制御を開始する。Ｓ１０１で制御部１０１は、第１の電圧モードでＦＢ端子電圧に応じたＦＥＴ１のオンデューティで制御を行い、電圧Ｖｏｕｔに５Ｖを出力する状態を継続する。Ｓ１０２で制御部１０１は、スイッチング電源１００の外部から供給されるＳＴＡＮＢＹ信号がハイレベル状態か否かを判断する。Ｓ１０２で制御部１０１は、ＳＴＡＮＢＹ信号がハイレベル状態であると判断した場合、処理をＳ１０３に進め、第１の電圧モードから切替え制御モード１に遷移する。Ｓ１０２で制御部１０１は、ＳＴＡＮＢＹ信号がハイレベル状態ではない、すなわちローレベル状態であると判断した場合、処理をＳ１０１に戻し、第１の電圧モードを継続する。
【００４７】
Ｓ１０３で制御部１０１は、切替え制御モード１におけるＦＥＴ１のオンデューティを徐々に大きくする制御を行う。Ｓ１０４で制御部１０１は、スイッチング電源１００の外部から供給されるＳＴＡＮＢＹ信号がローレベル状態か否かを判断する。Ｓ１０４で制御部１０１は、ＳＴＡＮＢＹ信号がローレベル状態であると判断した場合、処理をＳ１０８に進め、切替え制御モード１から切替え制御モード２に遷移する。Ｓ１０４で制御部１０１は、ＳＴＡＮＢＹ信号がローレベル状態ではない、すなわちハイレベル状態であると判断した場合、処理をＳ１０５に進める。
【００４８】
Ｓ１０５で制御部１０１は、ＦＢ端子電圧が制御部１０１が有するメモリ（不図示）に記憶された、第１の値であるＶｔｈ２４以下（第１の値以下）に低下したか否かを判断する。なお、ＦＢ端子電圧の動作が逆の場合には、Ｖｔｈ２４以上（第１の値以上）に上昇したか否かを判断する。Ｓ１０５で制御部１０１は、ＦＢ端子電圧がＶｔｈ２４以下であると判断した場合、処理をＳ１０６に進め、切替え制御モード１から第２の電圧モードに遷移する。Ｓ１０５で制御部１０１は、ＦＢ端子電圧がＶｔｈ２４より大きいと判断した場合には、処理をＳ１０３に戻し、切替え制御モード１を継続する。
【００４９】
Ｓ１０６で制御部１０１は、第２の電圧モードでＦＢ端子電圧に応じたＦＥＴ１のオンデューティで制御を行い、電圧Ｖｏｕｔに２４Ｖを出力する状態を継続する。Ｓ１０７で制御部１０１は、スイッチング電源１００の外部から供給されるＳＴＡＮＢＹ信号がローレベル状態か否かを判断する。Ｓ１０７で制御部１０１は、ＳＴＡＮＢＹ信号がローレベル状態であると判断した場合、処理をＳ１０８に進め、第２の電圧モードから切替え制御モード２に遷移する。Ｓ１０７で制御部１０１は、ＳＴＡＮＢＹ信号がローレベル状態ではない、すなわちハイレベル状態であると判断した場合、処理をＳ１０６に戻し、第２の電圧モードを継続する。
【００５０】
Ｓ１０８で制御部１０１は、切替え制御モード２でＦＥＴ１のオンデューティを徐々に小さくする制御を行う。Ｓ１０９で制御部１０１は、スイッチング電源１００の外部から供給されるＳＴＡＮＢＹ信号がハイレベル状態か否かを判断する。Ｓ１０９で制御部１０１は、ＳＴＡＮＢＹ信号がハイレベル状態であると判断した場合、処理をＳ１０３に戻し、切替え制御モード２から切替え制御モード１に遷移する。Ｓ１０９で制御部１０１は、ＳＴＡＮＢＹ信号がハイレベル状態ではない、すなわちローレベル状態であると判断した場合、処理をＳ１１０に進める。
【００５１】
Ｓ１１０で制御部１０１は、ＦＢ端子電圧が制御部１０１が有するメモリ（不図示）に記憶された、第２の値であるＶｔｈ５以上（第２の値以上）に上昇したか否かを判断する。なお、ＦＢ端子電圧の動作が逆の場合には、Ｖｔｈ５以下（第２の値以下）に低下したか否かを判断する。Ｓ１１０で制御部１０１は、ＦＢ端子電圧がＶｔｈ５以上であると判断した場合、処理をＳ１０１に戻し、切替え制御モード２から第１の電圧モードに遷移する。Ｓ１１０で制御部１０１は、ＦＢ端子電圧がＶｔｈ５より小さいと判断した場合には、処理をＳ１０８に戻し、切替え制御モード２を継続する。以上Ｓ１０１〜Ｓ１１０の制御を繰り返し行うことによって、制御部１０１はスイッチング電源１００の電圧Ｖｏｕｔの切替え制御を行っている。
【００５２】
なお、実施例１では、ＦＢ端子電圧の閾値Ｖｔｈ５と、Ｖｔｈ２４は、固定値として説明を行ったが、入力電圧Ｖｉｎの電圧値や、出力電圧Ｖｏｕｔへの負荷に応じた可変値にしても良い。
【００５３】
実施例１のスイッチング電源１００の制御方法は下記の特徴を有している。
・制御部１０１は、低い電圧を出力する第１の電圧モードと、高い電圧を出力する第２の電圧モードを有する。
・第１の電圧モードと第２の電圧モードの切替え報知部１１８を有する。
・制御部１０１は、第１の電圧モードと第２の電圧モード間の遷移を行うための切替え制御モードを有する。（ＦＢ端子電圧による制御を無効化し、ＦＥＴ１のオンデューティを徐々に増減させる制御を行う。）
・制御部１０１は、ＦＢ端子電圧が所定の電圧値以上になった場合や、所定の電圧値以下になった場合に切替え制御モードを終了し、第１の電圧モード又は第２の電圧モードに遷移する。
【００５４】
このような実施例１の制御方法を用いることで、スイッチング電源の出力のオーバーシュートやアンダーシュートを防止し、また、スイッチング素子に貫通電流が流れることを防止でき、スイッチング電源の信頼性を高めることができる。以上、実施例１によれば、スイッチング電源の出力電圧を変更する制御を行う際に、オーバーシュートやアンダーシュートを防止するとともに、スイッチング素子に貫通電流が流れることを防止することができる。
【実施例２】
【００５５】
次に、実施例２のスイッチング電源１００の制御方法について説明する。実施例１と同様の構成については同一符号を付けて説明を省略する。図７〜図９で説明する、スイッチング電源１００の制御方法は、第１の電圧モードで電圧Ｖｏｕｔの負荷が低い場合において、電源効率を改善するために間欠制御を行う点が異なる。また、切替え制御モード１において、周期を長くする第１の制御であるステップ１を有する点と、切替え制御モード２において、間欠制御の禁止期間を設ける点が異なる。
【００５６】
［ＦＥＴ１及びＦＥＴ２の制御方法］
図７は、制御部１０１によるＦＥＴ１及びＦＥＴ２の制御方法の説明図である。図７（Ａ）では、横軸にＦＢ端子電圧を、縦軸にＦＥＴのオンデューティを示し、電圧Ｖｏｕｔ１が２４Ｖのときを実線で示し、電圧Ｖｏｕｔ１が５Ｖのときを破線で示す。また、図２（Ａ）と同様に、それぞれのモード時に異なる入力電圧Ｖｉｎの場合のグラフを示している。図７（Ａ）では、第１の電圧モード（５Ｖ出力時、破線で記載）において、ＦＢ端子電圧が、制御部１０１が有するメモリ（不図示）に記憶された第１のレベルである電圧値ＦＢＬ１まで低下すると、図７（Ｂ）で説明する間欠制御を行う。この点が、実施例１の制御方法と異なる。第１の電圧モードにおいて、電圧Ｖｏｕｔの負荷が軽い場合には、図７（Ｂ）で説明する間欠制御を行うことで、ＦＥＴ１及びＦＥＴ２のスイッチング損失を低減し、スイッチング電源１００の電源効率を改善することができる。
【００５７】
図７（Ｂ）では、第１の期間であるスイッチング期間と第２の期間である停止期間を繰り返す動作を行う間欠動作における制御（以下、間欠制御という）について説明する。図７（Ｂ）は、（ｉ）〜（ｉｖ）は図２（Ｂ）の（ｉ）〜（ｉｖ）と同様のグラフであるため、説明を省略する。図７（Ｂ）の（ｖ）は、ＦＢ端子電圧を示し、第１のレベルである電圧値ＦＢＬ１と第２のレベルである電圧値ＦＢＬ２をそれぞれ一点鎖線で示す。
【００５８】
スイッチング電源１００の軽負荷状態において、図７（Ｂ）に示すようにスイッチング期間と、スイッチング動作を停止する停止期間とを繰り返す間欠制御を行う。これにより、スイッチング電源１００の１次側の電流や、ＦＥＴ１及びＦＥＴ２のスイッチング回数を低減させて、スイッチング電源１００の軽負荷状態における電源効率を改善できる。実施例２では、ＦＢ端子電圧が電圧値ＦＢＬ１より低くなると、スイッチング電源１００が軽負荷状態となったと判断し、停止期間への移行を行う。停止期間に移行した後、ＦＢ端子電圧が、制御部１０１が有するメモリ（不図示）に記憶された第２のレベルである電圧値ＦＢＬ２より大きくなると、再びスイッチング期間へ移行する。スイッチング電源１００では、電圧値ＦＢＬ２を電圧値ＦＢＬ１よりも大きな電圧に設定する（ＦＢＬ２＞ＦＢＬ１）。そして、ＦＢ端子電圧のオーバーシュートとアンダーシュートを利用することで、図７（Ｂ）に示す間欠制御を実現している。このときのスイッチング期間と停止期間を繰り返し制御する周期を、間欠制御周期とする。なお、スイッチング電源１００の軽負荷状態を判断方法としては、前述したように、ＦＥＴ１や、スイッチング電源１００の負荷に電力を供給する経路に、電流検出手段（不図示）を設ける方法を用いてもよい。
【００５９】
［切替え制御モード］
図８には、電圧Ｖｏｕｔの切替え制御モードの説明図を示している。制御部１０１は、電圧Ｖｏｕｔに５Ｖを出力する第１の電圧モードにおいて、ＳＴＡＮＢＹ信号がハイレベル状態であることを検知すると、第１の電圧モードから第２の電圧モードに移行するために切替え制御モード１に遷移する。実施例２で説明する切替え制御モード１は、図８（Ａ）に示すように、第１の制御であるステップ１と第２の制御であるステップ２の２段階の制御に分かれている点に特徴を有している。
【００６０】
図８（Ａ）は、横軸に時間を示し、縦軸には、ＦＥＴ１のオンデューティを太い実線で示し、スイッチング動作の周期であるスイッチング周期を細い実線で示し、ＦＢ端子電圧を破線で示す。切替え制御モード１では、ＦＥＴ１のオンデューティを、通常のフィードバック制御に比べて十分に遅い速度で、徐々に大きくすることで、電圧Ｖｏｕｔを増加させる。切替え制御モード１のステップ１では、ＦＥＴ１のオン時間を増加させることでＦＥＴ１のオンデューティを増加させているため、スイッチング周期が長くなる点に特徴を有している。反対に、切替え制御モード１のステップ２では、ＦＥＴ２のオン時間を短くすることで、ＦＥＴ１のオンデューティを増加させているため、全体としてはスイッチング周期が短くなる制御となっている。図８（Ａ）に示すように、スイッチング周期は、ステップ１では長くなり、ステップ２では短くなる。
【００６１】
切替え制御モード１のステップ１において、スイッチング周期を長くするメリットとしては、次のような点があげられる。スイッチング周期を長くすることで、実施例１で説明したように、電圧Ｖｏｕｔの負荷が重い場合に適したスイッチング波形となる。切替え制御モードにおいて、電圧Ｖｏｕｔの負荷が重くなる場合には、切替え制御モード１のステップ１の制御を行うことで、重負荷時にも適したスイッチング制御を行うことができる。
【００６２】
切替え制御モード１のステップ２においては、スイッチング周期は短くなるものの、電圧Ｖｏｕｔの電圧値が上昇しているため、２次巻線Ｓ１の電圧が大きくなる。このため、切替え制御モードにおいて、電圧Ｖｏｕｔの負荷が重い場合にも対応可能となっている。よって、最初に、切替え制御モード１によって、スイッチング制御の周波数を長くするステップ１の制御を行い、その後、周波数を短くするステップ２の制御を行う方法が有効である。
【００６３】
制御部１０１は、電圧Ｖｏｕｔに２４Ｖを出力する第２の電圧モードにおいて、ＳＴＡＮＢＹ信号がローレベル状態であることを検知すると、第２の電圧モードから切替え制御モード２に遷移する。切替え制御モード２では、図８（Ｂ）に示すように、ＦＥＴ１のオンデューティを、通常のフィードバック制御に比べて十分に遅い速度で、徐々に小さくすることで、電圧Ｖｏｕｔを低下させる。図８（Ｂ）は、横軸に時間を示し、縦軸には、ＦＥＴ１のオンデューティを実線で示し、ＦＢ端子電圧を破線で示す。
【００６４】
実施例２の切替え制御モード２では、制御部１０１は、ＦＢ端子電圧が電圧値ＦＢＬ１まで低下しても間欠制御には移行しない。制御部１０１は、ＦＢ端子電圧がＶｔｈ５以上になるか、ＦＥＴ１のオンデューティが、制御部１０１が有する不揮発メモリ（不図示）に記憶されている最小のデューティ（以下、ＭｉｎＤｕｔｙと表記する）になるまで低減させる。
そして、制御部１０１は、切替制御モード２が終了するまでの間、間欠制御を禁止させる期間を継続させる。図８（Ｂ）に示すように、第２の電圧モードから切替え制御モード２に遷移した後、ＦＢ端子電圧は一点鎖線で示す電圧値ＦＢＬ１を下回っているが、間欠制御が禁止されているため、ＦＥＴ１のオンデューティは徐々に減少していく。
【００６５】
ＭｉｎＤｕｔｙの値は、ＦＥＴ１のオンデューティの下限値であり、ＦＥＴ１のオンデューティが所定のデューティであるＭｉｎＤｕｔｙ（二点鎖線）まで低下した場合には、ＦＢ端子電圧がＶｔｈ５以上になっていない場合でも、切替制御モード２を終了する。
【００６６】
切替え制御モード２において、間欠制御の禁止期間を設けることで、図２（Ｂ）で説明した連続制御状態を維持することができ、制御の応答性を改善することができる。よって、間欠制御の禁止期間を設けることで、電圧Ｖｏｕｔのアンダーシュートを防止できる。
【００６７】
［スイッチング電源の制御処理］
図９は実施例２の制御部１０１による、スイッチング電源１００の制御シーケンスを説明するフローチャートである。図６のフローチャートと同じ制御に関しては、同一の記号を付けて説明を省略する。Ｓ１０２で制御部１０１は、ＳＴＡＮＢＹ信号がハイレベルであることを検知した場合、第１の電圧モードから切替え制御モード１へ遷移し、処理をＳ２０１に進める。Ｓ２０１で制御部１０１は、ＦＥＴ１のオン時間を徐々に長くする、切替え制御モード１のステップ１の制御を行う。
【００６８】
Ｓ２０２で制御部１０１は、ＦＥＴ１のオン時間が、制御部１０１が有する不揮発メモリ（不図示）に記憶された、所定の時間であるＦＥＴ１＿２４以上（所定の時間以上）になったか否かを判断する。Ｓ２０２で制御部１０１は、ＦＥＴ１のオン時間がＦＥＴ１＿２４以上になったと判断した場合、処理をＳ２０３に進める。Ｓ２０２で制御部１０１は、ＦＥＴ１のオン時間が、ＦＥＴ１＿２４未満であると判断した場合には、処理をＳ２０１に戻し、切替え制御モード１のステップ１の制御を継続する。Ｓ２０３で制御部１０１は、ＦＥＴ２のオン時間を徐々に短くする、切替え制御モード１のステップ２の制御を行う。
【００６９】
Ｓ２０４〜Ｓ２０５の処理は、切替え制御モード１のステップ２において、電圧Ｖｏｕｔが第２の電圧モードの電圧２４Ｖに到達した場合に、オーバーシュートを防止するための制御である。Ｓ２０４で制御部１０１は、ＦＢ端子電圧がＶｔｈ２４以下に低下したか否かを判断する。Ｓ２０４で制御部１０１は、ＦＢ端子電圧がＶｔｈ２４以下であると判断した場合、処理をＳ２０５に進める。Ｓ２０５では、制御部１０１はＦＢ端子電圧に応じたＦＥＴ１のオンデューティ制御を再開させる。Ｓ２０４で制御部１０１は、ＦＢ端子電圧がＶｔｈ２４より大きいと判断した場合には、処理をＳ２０６に進める。
【００７０】
Ｓ２０６で制御部１０１は、ＦＥＴ２のオン時間が、制御部１０１が有する不揮発メモリ（不図示）に記憶されたＦＥＴ２＿２４以下になったか否かを判断する。Ｓ２０６で制御部１０１は、ＦＥＴ２のオン時間がＦＥＴ２＿２４以下になったと判断した場合、処理をＳ２０７に進める。Ｓ２０６で制御部１０１は、ＦＥＴ２のオン時間が、ＦＥＴ２＿２４より大きいと判断した場合、処理をＳ２０３に戻し、切替え制御モード１のステップ２の制御を継続する。Ｓ２０７で制御部１０１は、Ｓ２０５において、ＦＢ端子電圧に応じたＦＥＴ１のオンデューティの制御が再開されているかを判断する。制御部１０１による、ＦＢ端子電圧の制御が既に再開されている場合には、処理をＳ１０６に進め、切替え制御モード１から第２の電圧モードに遷移する。
【００７１】
Ｓ２０８の処理は、切替え制御モード１のステップ２の終了後において、電圧Ｖｏｕｔが第２の電圧モードの電圧２４Ｖに到達しなかった場合の制御である。Ｓ２０８では、制御部１０１は、ＦＢ端子電圧がＶｔｈ２４以下という条件を満足するまで、ＦＥＴ１のオン時間を長くする制御を行い、処理をＳ１０６に進め、切替え制御モード１から第２の電圧モードに遷移する。
【００７２】
次に切替え制御モード２の制御について説明する。Ｓ１０７で制御部１０１は、ＳＴＡＮＢＹ信号がローレベルになったことを検知すると、第２の電圧モードから切替え制御モード２に移行する。Ｓ２０９で制御部１０１は、切替え制御モード２に移行するに際して、間欠制御を禁止する。Ｓ２１０で制御部１０１は、ＦＥＴ１のオンデューティがＭｉｎＤｕｔｙより大きいか否かを判断する。Ｓ２１０で制御部１０１は、ＦＥＴ１のオンデューティがＭｉｎＤｕｔｙよりも大きいと判断した場合、処理をＳ１０８に進める。Ｓ１０８で制御部１０１は、ＦＥＴ１のオンデューティを徐々に短くする制御を行い、Ｓ１０９でＦＢ端子電圧がＶｔｈ５以上を検知するまで、切替制御モード２を継続する。
Ｓ２１０で制御部１０１は、ＦＥＴ１のオンデューティがＭｉｎＤｕｔｙ以下（所定のオンデューティ以下）であると判断した場合、ＦＢ端子電圧がＶｔｈ５以上になっていない場合でも、切替制御モード２を終了し、Ｓ２１１に進める。Ｓ２１１で制御部１０１は、間欠制御を許可した後に、処理をＳ１０１に戻し、第１の電圧モードに遷移する。
【００７３】
以上の制御を繰り返し行うことによって、制御部１０１はスイッチング電源１００の電圧Ｖｏｕｔの切替え制御を行っている。実施例２のスイッチング電源１００の制御方法は、実施例１で説明した制御方法の特徴に加えて、下記の特徴を有している。
・制御部１０１は、第１の電圧モードにおいて、更に電圧Ｖｏｕｔの負荷が低い場合において、電源効率を改善するために間欠制御を行う。
・制御部１０１は、切替え制御モード１において、周期を長くするステップ１を有する。
・制御部１０１は、切替え制御モード２において、間欠制御の禁止期間を設ける。
そのため、実施例２の制御方法を用いることで、スイッチング電源の出力のオーバーシュートやアンダーシュートを防止し、また、スイッチング素子に貫通電流が流れることを防止でき、スイッチング電源の信頼性を高めることができる。以上、実施例２によれば、スイッチング電源の出力電圧を変更する制御を行う際に、オーバーシュートやアンダーシュートを防止するとともに、スイッチング素子に貫通電流が流れることを防止することができる。
【実施例３】
【００７４】
実施例１、２で説明した電源装置であるスイッチング電源１００は、例えば画像形成装置の低圧電源、即ちコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例１、２の電源装置が適用される画像形成装置の構成を説明する。
【００７５】
［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図１０に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。また、レーザビームプリンタ３００は、実施例１、２で説明した電源装置４００（スイッチング電源１００）を備えている。なお、実施例１、２の電源装置４００を適用可能な画像形成装置は、図１０に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する１次転写部と、中間転写ベルト上のトナー像をシートに転写する２次転写部を備える画像形成装置であってもよい。
【００７６】
レーザビームプリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御するコントローラ３２０を備えており、実施例１、２に記載の電源装置４００は、例えばコントローラ３２０に電力を供給する。また、実施例１、２に記載の電源装置４００は、感光ドラム３１１を回転するため又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に電力を供給する。即ち、実施例１、２の負荷は、コントローラ３２０や駆動部に相当する。
【００７７】
実施例３の画像形成装置は、省電力を実現する待機状態（例えば、省電力モードや待機モード）にある場合に、例えばコントローラ３２０のみに電力を供給する等、負荷を軽くして消費電力を低減させることができる。すなわち、実施例３の画像形成装置では、省電力モード時に、実施例２で説明した電源装置４００が軽負荷時の間欠制御を行う。また、実施例１、２でフィードバック部１１６及び切替え報知部１１８に入力されるＳＴＡＮＢＹ信号は、コントローラ３２０から出力された信号であってもよい。
【００７８】
以上、実施例３によれば、画像形成装置のスイッチング電源において、スイッチング電源の出力電圧を変更する制御を行う際に、オーバーシュートやアンダーシュートを防止するとともに、スイッチング素子に貫通電流が流れることを防止することができる。
【符号の説明】
【００７９】
１０１    制御部
１１６    フィードバック部
１１８    切替え報知部
Ｃ２      電圧クランプ用のコンデンサ
Ｃ１１    コンデンサ
Ｄ１１    ダイオード
ＦＥＴ１  第１のスイッチング素子
ＦＥＴ２  第２のスイッチング素子
Ｔ１      トランス
【図１】
2018191390.tif 000004
【図２】
2018191390.tif 000005
【図３】
2018191390.tif 000006
【図４】
2018191390.tif 000007
【図５】
2018191390.tif 000008
【図６】
2018191390.tif 000009
【図７】
2018191390.tif 000010
【図８】
2018191390.tif 000011
【図９】
2018191390.tif 000012
【図１０】
2018191390.tif 000013