(57)【要約】【課題】安定した増倍率を容易に、かつ精度高く設定する。【解決手段】固体撮像素子（１）は、クロック電圧が印加されるクロックゲート（ＥＭ１、ＥＭ２）と、ＤＣ電圧発生回路（１６）によってＤＣ電圧が印加されるＤＣゲート（ＤＣ２）と、を有しており、ＤＣ電圧発生回路（１６）は、所定の増倍率で増倍電荷が生成されるように、複数の最適電圧（Ｖａ、Ｖｂ）のいずれかを選択的に発生させる。【選択図】図１
2018029127.tif 000002
【特許請求の範囲】
【請求項１】
入射光を光電変換して電荷を生成する、２次元的に配された複数の撮像素子と、上記複数の撮像素子で生成された上記電荷に対して電荷増倍処理を施すことにより、増倍電荷を生成する電荷増倍部と、を備えた固体撮像素子であって、
上記電荷増倍部は、上記増倍電荷の生成および上記増倍電荷の転送に必要なクロック電圧が印加されるクロックゲートと、ＤＣ電圧発生回路によって上記増倍電荷の生成および上記増倍電荷の転送に必要なＤＣ電圧が印加されるＤＣゲートと、を有しており、
上記ＤＣ電圧発生回路は、上記電荷増倍部が所定の増倍率で上記増倍電荷を生成するように、上記ＤＣ電圧と上記電荷増倍部の増倍率との関係に基づいて予め設定された、複数の最適電圧のいずれかを、選択的に発生させることを特徴とする固体撮像素子。
【請求項２】
上記ＤＣゲートは、第１ＤＣゲートと第２ＤＣゲートとを含んでおり、
上記ＤＣ電圧発生回路は、上記第１ＤＣゲートおよび上記第２ＤＣゲートのいずれか一方に対して、上記複数の最適電圧のいずれかを選択的に印加することを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
上記ＤＣ電圧発生回路は、
第１抵抗を複数備えており、
複数の上記第１抵抗の少なくとも一部には、フューズを介したバイパス配線が複数設けられており、
複数の上記バイパス配線のいずれかにＤＣ電流を流し、当該ＤＣ電流が流れたバイパス配線と接続しているフューズを切断することによって、上記複数の最適電圧のいずれかを選択的に発生させることを特徴とする請求項１または２に記載の固体撮像素子。
【請求項４】
複数の上記第１抵抗のいずれかには、第２抵抗がＧＮＤ接続されており、
上記第２抵抗には、発生電圧制御回路が接続されており、
上記フューズの切断により上記ＤＣ電圧発生回路に発生したＤＣ電圧は、上記発生電圧制御回路の制御によって、上記第２抵抗を介して出力される場合と、上記第２抵抗を介さずにそのまま出力される場合とが切替わることを特徴とする請求項３に記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子、特に、暗い場所においても良好に撮影をすることができる電荷増倍型の固体撮像素子に関する。
【背景技術】
【０００２】
近年、ＣＣＤ（Charge Coupled Device）イメージセンサ等に代表される固体撮像素子の研究・開発が活発に行われている。例えば、集光率向上のためのオンチップマイクロレンズ、量子効率向上のための受光部深化、およびアンプゲイン向上のための出力回路改善に関する様々な技術が研究・開発されている。
【０００３】
また、撮像素子で光電変換された電荷を増倍するために、例えば特許文献１には、ＣＣＤセル中の電位井戸中に電荷を一時的に保持するとともに、電位井戸から分離されたＣＣＤセルの部分に電界を生成し、電位井戸中に保持された電荷を電界中に流すことによって衝突電離を発生させて、電荷の増倍を得る技術が開示されている。
【０００４】
さらに、電荷増倍の増倍率の経時変化を低減するために、例えば特許文献２には、ＣＣＤ素子に備えられた一続きの電極を構成する高電圧電極にドープを行うことにより、当該高電圧電極の特性劣化を緩和する技術が開示されている。また、特許文献３には、少なくとも１つの光検知器を含む素子から受信した試験信号を電子増倍管に入力させ、電子増倍管の出力から当該電子増倍管のＥＭ利得を判断することにより、変動したＥＭ利得を容易に較正することができる技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３４８３２６１号明細書（２００４年１月６日発行）
【特許文献２】特許第５２５４００２号明細書（２０１３年８月７日発行）
【特許文献３】特許第５３１９８７２号明細書（２０１３年１０月１６日発行）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１〜３には、電荷増倍用ＣＣＤのゲート電極に印加する電圧の電圧値を調整することにより、電荷増倍の増倍率を適宜調整する技術については記載も示唆もされていない。また一般に、電荷増倍用のゲートに印加する電圧の内、電荷増倍を生じさせるためのクロックゲートに印加するクロック電圧は、高い増倍率を得る場合の電圧値の調整が困難である。
【０００７】
そのため、特許文献１〜３に開示された技術を含む従来技術においては、電荷増倍用のゲートに印加する電圧の電圧値を適宜調整して増倍率を安定させることが、容易にできないという問題点があった。
【０００８】
本発明は、前記の問題点に鑑みてなされたものであり、その目的は、電荷増倍用のゲートに印加する電圧の電圧値を適宜調整することにより、安定した増倍率を容易に設定できる固体撮像素子を実現することにある。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明の一態様に係る固体撮像素子は、入射光を光電変換して電荷を生成する、２次元的に配された複数の撮像素子と、上記複数の撮像素子で生成された上記電荷に対して電荷増倍処理を施すことにより、増倍電荷を生成する電荷増倍部と、を備えた固体撮像素子であって、上記電荷増倍部は、上記増倍電荷の生成および上記増倍電荷の転送に必要なクロック電圧が印加されるクロックゲートと、ＤＣ電圧発生回路によって上記増倍電荷の生成および上記増倍電荷の転送に必要なＤＣ電圧が印加されるＤＣゲートと、を有しており、上記ＤＣ電圧発生回路は、上記電荷増倍部が所定の増倍率で上記増倍電荷を生成するように、上記ＤＣ電圧と上記電荷増倍部の増倍率との関係に基づいて予め設定された、複数の最適電圧のいずれかを、選択的に発生させる。
【発明の効果】
【００１０】
本発明の一態様によれば、複数の最適電圧のいずれかを選択してＤＣゲートに印加することにより、安定した増倍率を容易に、かつ精度高く設定することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態１に係る固体撮像素子の主要部を示すブロック図である。
【図２】図１に示す固体撮像素子のゲート構成、および当該ゲートのポテンシャルの状態を示す図である。
【図３】第１クロックゲートに印加される第１クロック電圧と、電荷増倍ＣＣＤの増倍率との関係を示すグラフである。
【図４】第２ＤＣゲートに印加されるＤＣ電圧と、電荷増倍ＣＣＤの増倍率との関係を示すグラフである。
【図５】本発明の実施形態２に係る固体撮像素子が備えている、フューズ回路の概略構成を示す図である。
【図６】本発明の実施形態３に係る固体撮像素子が備えている、フューズ回路の概略構成を示す図である。
【発明を実施するための形態】
【００１２】
〔実施形態１〕
以下、本発明の実施の形態について、図１〜図４を参照しながら、詳細に説明する。
【００１３】
＜固体撮像素子の構成＞
まず、図１および図２を用いて、本発明の実施形態１に係る固体撮像素子１の構成について説明する。図１は、固体撮像素子１の主要部を示すブロック図である。図２は、固体撮像素子１のゲート構成、および当該ゲートのポテンシャルの状態を示す図である。
【００１４】
固体撮像素子１は、入射光を光電変換して電荷（不図示）を生成し、生成された電荷に基づいて２次元画像のデータを構成する電気信号を出力するものである。固体撮像素子１は、スマートフォン、カメラ付き携帯電話機、デジタルビデオカメラ、ドアホン、スキャナ等の各種電子機器に適用することができる。
【００１５】
図１および図２に示すように、固体撮像素子１は、フォトダイオード１１（撮像素子）、垂直転送ＣＣＤ１２、水平転送ＣＣＤ１３、電荷増倍ＣＣＤ１４（電荷増倍部）、第１ＤＣ電圧発生回路１５、第２ＤＣ電圧発生回路１６（ＤＣ電圧発生回路）、プリスキャン部１７および出力回路１８を備えている。
【００１６】
フォトダイオード１１は、入射光を光電変換して電荷を生成するものであり、平面視において、ｍ行×ｎ列の合計ｍ×ｎ個のフォトダイオード（複数の撮像素子）が２次元マトリックス状に配置されている。なお、フォトダイオードの個数および配置については、２次元的に配置されている限り特に限定されないが、図２では、図示を簡単にするため２行×３列の配列を例示している。
【００１７】
垂直転送ＣＣＤ１２は、フォトダイオード１１で生成された電荷を読み出して、垂直方向（紙面向かって上下方向：図２参照）に転送するものであり、各フォトダイオード１１に対応して設けられている。垂直転送ＣＣＤ１２による電荷転送は、当該垂直転送ＣＣＤ１２を構成する４つのゲート電極φＶ１〜φＶ４に駆動パルス（不図示）を印加することによって行われる。
【００１８】
具体的には、駆動パルスがＨｉｇｈ状態では、当該駆動パルスが印加されたゲート電極下のポテンシャルが深く（電荷蓄積状態）なり、駆動パルスがＬｏｗ状態では、上記ゲート電極下のポテンシャルが浅く（バリア状態）なる。この現象を利用して、４つのゲート電極φＶ１〜φＶ４のそれぞれに印加される駆動パルスのＨｉｇｈ／Ｌｏｗ状態を適宜切り替えることにより、電荷転送が行われる。
【００１９】
水平転送ＣＣＤ１３は、垂直転送ＣＣＤ１２から転送された電荷を、フォトダイオード１１の１行分の電荷毎に水平方向（紙面向かって左右方向：図２参照）に転送する。また、水平転送ＣＣＤ１３は、電荷増倍処理を行わない通常転送用の転送部であり、低電圧の印加に適した設計となっている。具体的には、２つのゲート電極（不図示）を１組にした上で、互いに隣り合うゲート電極の組であるφＨ１およびφＨ２に対して、低電圧のクロック電圧を交互に反転させて印加させる。
【００２０】
電荷増倍ＣＣＤ１４は、水平転送ＣＣＤ１３から転送されたフォトダイオード１１の１行分の電荷に対して電荷増倍処理を施すことにより、増倍電荷（不図示）を生成するとともに、生成した増倍電荷を出力回路１８に転送する。
【００２１】
また、電荷増倍ＣＣＤ１４は、電荷増倍処理に対応するために高電圧の印加に適した設計となっている。具体的には、電荷増倍ＣＣＤ１４は、後述する出力回路１８に近い側から順に、第１ＤＣゲートＤＣ１、第１クロックゲートＥＭ１、第２ＤＣゲートＤＣ２および第２クロックゲートＥＭ２が水平方向に直列的に配置された構成を１パケットとして、複数の前記パケットで構成されている。
【００２２】
第１ＤＣゲートＤＣ１（ＤＣゲート）は電荷増倍に関与しないゲートであり、増倍電荷を転送できるポテンシャル条件だけを満足する一定のＤＣ電圧が、第１ＤＣゲートＤＣ１に印加される。なお、前記一定のＤＣ電圧は、転送方向（図１および図２において、紙面向かって左側から右側に向かう方向）に対してポテンシャルが逆勾配にならないように設定される。
【００２３】
第１クロックゲートＥＭ１（クロックゲート）および第２クロックゲートＥＭ２（クロックゲート）は電荷増倍に関与するゲートであり、増倍電荷の生成・転送ができるポテンシャル条件を満足する高電圧のクロック電圧が印加される。具体的には、第１クロックゲートＥＭ１には、増倍電荷生成用の最も高電圧の第１クロック電圧が印加され、第２クロックゲートＥＭ２には、増倍電荷転送・蓄積用の、高電圧ではあるものの第１クロック電圧よりも小さな第２クロック電圧が印加される。
【００２４】
第２ＤＣゲートＤＣ２（ＤＣゲート）は電荷増倍に関与するゲートであり、第１最適電圧Ｖａまたは第２最適電圧Ｖｂのいずれかが、第２ＤＣゲートＤＣ２に選択的に印加される。第１最適電圧Ｖａおよび第２最適電圧Ｖｂ（複数の最適電圧）は、ともに増倍電荷の生成・転送ができるポテンシャル条件を満足するＤＣ電圧である。ａ倍の増倍率を得たい場合には第１最適電圧Ｖａが、ｂ倍の増倍率を得たい場合には第１最適電圧Ｖａよりも小さい第２最適電圧Ｖｂが、第２ＤＣゲートＤＣ２に印加される（ａ倍＜ｂ倍：図４参照）。
【００２５】
第１最適電圧Ｖａおよび第２最適電圧Ｖｂは、固体撮像素子１の事前テストで得られた、第２ＤＣゲートＤＣ２に印加されるＤＣ電圧と電荷増倍ＣＣＤ１４の増倍率との関係に基づいて算出する。算出された第１最適電圧Ｖａおよび第２最適電圧Ｖｂは、後述する第２ＤＣ電圧発生回路１６内のメモリ（不図示：第２ＤＣ電圧発生回路１６の外部のメモリ等でもよい）に予め格納される。固体撮像素子１の事前テストに基づく、第１最適電圧Ｖａおよび第２最適電圧Ｖｂの設定の詳細については、後述する。
【００２６】
第１ＤＣ電圧発生回路１５は、電源電圧ＶＤＤおよびＧＮＤに接続されており、第１ＤＣゲートＤＣ１に印加される一定のＤＣ電圧を発生させ、当該一定のＤＣ電圧を第１ＤＣゲートＤＣ１に出力する。
【００２７】
第２ＤＣ電圧発生回路１６は、電源電圧ＶＤＤおよびＧＮＤに接続されており、第２ＤＣゲートＤＣ２に印加される第１最適電圧Ｖａまたは第２最適電圧Ｖｂを選択的に発生させ、選択された方の最適電圧を第２ＤＣゲートＤＣ２に出力する。具体的には、第２ＤＣ電圧発生回路１６はコントロール端子１６ａを備えており、当該コントロール端子１６ａをＯＮにすることで、第２ＤＣ電圧発生回路１６に第１最適電圧Ｖａが発生する。また、コントロール端子１６ａをＯＦＦにすることで第２最適電圧Ｖｂが発生する。
【００２８】
このようなコントロール端子１６ａのＯＮ／ＯＦＦ制御によって、第２ＤＣ電圧発生回路１６に発生する最適電圧を適宜切り替えることができ、これにより、所望する増倍率に対応する最適電圧を第２ＤＣゲートＤＣ２に印加させることができる。すなわち、コントロール端子１６ａのＯＮ／ＯＦＦ制御によって、所望する増倍率が得られるようなインパクト電界を電荷増倍ＣＣＤ１４に生じさせることができる。
【００２９】
ここで、最適電圧の選択は、例えば被写体（不図示）の明るさに応じて行う。具体的には、被写体が暗い場合、可能な限り高感度撮影ができるように電荷増倍ＣＣＤ１４の増倍率を高くする必要がある。したがって、この場合、コントロール端子１６ａをＯＮにして第２ＤＣ電圧発生回路１６に第１最適電圧Ｖａを発生させる。
【００３０】
一方、被写体が明るい場合、被写体の画像がホワイトアウトしないように電荷増倍ＣＣＤ１４の増倍率を低くする必要がある。したがって、この場合、コントロール端子１６ａをＯＦＦにして第２ＤＣ電圧発生回路１６に第２最適電圧Ｖｂを発生させる。
【００３１】
上述のような最適電圧の切り替えのタイミングは、例えば、撮影者が被写体が明るすぎる、または暗すぎると判断した際に、手動でコントロール端子１６ａをＯＮまたはＯＦＦにすることが想定される。あるいは、固体撮像素子１を搭載したデジタルカメラ等に照度センサも搭載し、当該照度センサの検知結果をコントロール端子１６ａに送信することで、当該コントロール端子１６ａを検知結果に基づいて自動的にＯＮ／ＯＦＦ制御してもよい。
【００３２】
なお、本実施形態では、第２ＤＣ電圧発生回路１６のみが第１最適電圧Ｖａまたは第２最適電圧Ｖｂを選択的に発生させる構成になっているが、第１ＤＣ電圧発生回路１５のみが第１最適電圧Ｖａまたは第２最適電圧Ｖｂを選択的に発生させる構成になっていてもよい。この場合、例えば、第１ＤＣ電圧発生回路１５にコントロール端子１５ａ（図１中の破線部分の部材参照）を備えさせ、当該コントロール端子１５ａのＯＮ／ＯＦＦ制御により第１最適電圧Ｖａまたは第２最適電圧Ｖｂを選択的に発生させる。そして、第１ＤＣゲートが電荷増倍に関与するゲートとなる。また、第２ＤＣ電圧発生回路１６は、増倍電荷を転送できるポテンシャル条件だけを満足する一定のＤＣ電圧を発生させ、当該一定のＤＣ電圧が印加される第２ＤＣゲートは、電荷増倍に関与しないゲートとなる。
【００３３】
あるいは、第１ＤＣ電圧発生回路１５および第２ＤＣ電圧発生回路１６の両方とも、複数の最適電圧のいずれかを選択的に発生させる構成になっていてもよい。換言すれば、電荷増倍ＣＣＤ１４全体として所定の増倍率で増倍電荷を生成するように、第１ＤＣ電圧発生回路１５および第２ＤＣ電圧発生回路１６のいずれか一方が、複数の最適電圧のいずれかを、選択的に発生させる構成になっていればよい。
【００３４】
また、本実施形態では、第２ＤＣ電圧発生回路１６に発生する最適電圧が、第１最適電圧Ｖａおよび第２最適電圧Ｖｂの２つになっているが、調整可能な増倍率のバリエーションを増やすべく、さらに別の最適電圧が設定されていてもよい。すなわち、第２ＤＣ電圧発生回路１６には、任意の数の最適電圧を設定することができる。
【００３５】
プリスキャン部１７は、例えば水平転送ＣＣＤ１３と略同一の構成であり、電荷増倍ＣＣＤ１４で生成・転送された増倍電荷を出力回路１８に転送する。すなわち、プリスキャン部１７は、増倍電荷を単に転送するだけの空転送部としての機能を果たすものである。
【００３６】
出力回路１８は、電荷増倍ＣＣＤ１４から転送された増倍電荷を、電気信号に変換して出力する。
【００３７】
＜固体撮像素子の事前テストに基づく最適電圧の設定＞
次に、図３および図４を用いて、固体撮像素子１の事前テストに基づく、第１最適電圧Ｖａおよび第２最適電圧Ｖｂの設定について説明する。図３は、第１クロックゲートＥＭ１に印加される第１クロック電圧と、電荷増倍ＣＣＤ１４の増倍率との関係を示すグラフである。図４は、第２ＤＣゲートＤＣ２に印加されるＤＣ電圧と、電荷増倍ＣＣＤ１４の増倍率との関係を示すグラフである。
【００３８】
電荷増倍ＣＣＤ１４の増倍率は、第１クロックゲートＥＭ１の電位と、第２ＤＣゲートＤＣ２の電位との電位差に依存する。したがって、電荷増倍ＣＣＤの増倍率を適宜調整して安定した増倍率を設定しようとする場合、理論的には、第１クロックゲートＥＭ１の電位、および第２ＤＣゲートＤＣ２の電位のいずれか一方を調整すればよいことになる。
【００３９】
しかし、特に、高い増倍率の範囲内で当該増倍率を微調整する場合において、第１クロック電圧の設定変更で対応しようとすると、図３に示すように、第１クロック電圧をわずかに増加させただけで増倍率が急激に増加してしまう。第１クロック電圧は元々高電圧であることから、第１クロック電圧の設定変更によって高い増倍率の範囲内での微調整を行うことは困難である。
【００４０】
一方、ＤＣ電圧は、クロック電圧より低い電圧値でも高い増倍率を得ることができる。したがって、ＤＣ電圧の設定変更で増倍率の微調整をする場合、図４に示すように、ある程度広い範囲でＤＣ電圧の設定を変更してもなお、高い増倍率の範囲内での当該増倍率の微調整が可能となる。したがって、高い増倍率の範囲内での当該増倍率の微調整を容易に行うには、ＤＣ電圧の設定を変更するのが適している。
【００４１】
高い増倍率の範囲内での当該増倍率の微調整を行うために用いるＤＣ電圧、すなわち最適電圧を設定するためには、固体撮像素子１を事前テストすることにより、図４に示すようなＤＣ電圧と増倍率との関係を求める必要がある。ＤＣ電圧と増倍率との関係は、第１クロックゲートＥＭ１に一定の第１クロック電圧を印加しつつ、第２ＤＣゲートＤＣ２に印加するＤＣ電圧を適宜変更し、その都度増倍率を算出することによって求める。
【００４２】
そして、この事前テストによって求めたＤＣ電圧と増倍率との関係から、所望する増倍率に対応する最適電圧を設定する。本実施形態ではａ倍の増倍率を所望していることから、当該ａ倍の増倍率に対応するＤＣ電圧Ｖａを最適電圧（第１最適電圧Ｖａ）として設定する。また、ｂ倍の増倍率も所望していることから、当該ｂ倍の増倍率に対応するＤＣ電圧Ｖｂも最適電圧（第２最適電圧Ｖｂ）として設定する。
【００４３】
〔実施形態２〕
本発明の他の実施形態について、図５に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【００４４】
本実施形態に係る固体撮像素子２は、第１ＤＣ電圧発生回路１５および第２ＤＣ電圧発生回路１６に代えて、同一のフューズ回路２５（ＤＣ電圧発生回路）を２つ備えている点で、実施形態１に係る固体撮像素子１と異なる。
【００４５】
＜フューズ回路による最適電圧の発生＞
図５を用いて、固体撮像素子２が備えているフューズ回路２５による、最適電圧の発生について説明する。図５は、フューズ回路２５の概略構成を示す図である。
【００４６】
図５に示すように、フューズ回路２５は、抵抗ｒ１〜ｒ９が直列接続された抵抗群Ｒ（第１抵抗を複数）を備えている。抵抗ｒ１の一端は電源電圧ＶＤＤに接続され、抵抗ｒ９の一端はＧＮＤに接続されている。また、抵抗ｒ２〜ｒ８の各抵抗（複数の第１抵抗の少なくとも一部）には、それぞれフューズｒｆを介してバイパス配線２５ａ（フューズを介したバイパス配線が複数）が設けられている。さらに、互いに隣り合う２つのフューズｒｆも、バイパス配線２５ａによって接続されている。
【００４７】
固体撮像素子２には、同一のフューズ回路２５が２つ備えられており、一方は第１ＤＣゲートＤＣ１に、他方は第２ＤＣゲートＤＣ２に、それぞれ接続されている（不図示）。具体的には、２つのフューズ回路２５とも、抵抗ｒ８と抵抗ｒ９との接続点に設けられたバイパス配線２５ａと接続している配線によって、それぞれ第１ＤＣゲートＤＣ１および第２ＤＣゲートＤＣ２と接続している。
【００４８】
上述のフューズ回路２５においては、まず、発生させたい最適電圧（第１最適電圧Ｖａまたは第２最適電圧Ｖｂのいずれか）に応じて、任意のフューズｒｆの両端に電流源（不図示）を接続する。そして、電流源からＤＣ電流を流して任意のフューズｒｆを切断することにより、フューズ回路２５に所望の最適電圧を発生させる。
【００４９】
具体的には、第２ＤＣゲートＤＣ２に印加されるＤＣ電圧と電荷増倍ＣＣＤ１４の増倍率との関係（図４参照）から、所望の増倍率が得られる最適電圧を予め決定しておく。次に、例えば、固体撮像素子２のウェハーテスト工程において、固体撮像素子２の電源、各種駆動部および信号用のパッド（ともに不図示）にプローブ針を当てる際、当該プローブ針を所定のフューズの両端にも当てる。そして、プローブ針の接続先であるプローバからＤＣ電流を流すことにより、当該所定のフューズを切断する。
【００５０】
これにより、フューズ回路２５は、第２ＤＣゲートＤＣ２に印加する第１最適電圧Ｖａまたは第２最適電圧Ｖｂを選択的に発生させる。
【００５１】
上述のように、最適電圧の発生にフューズ回路２５を用いることにより、例えばウェハーテスト工程内で、固体撮像素子２に搭載された他の電子部品等のプローバによる評価と併せて、最適電圧の設定も行うことができる。したがって、最適電圧の設定のために特別な工程を設ける必要がなく、あるいは、フューズ回路２５内外のメモリに最適電圧のデータを予め格納しておく必要もない。それゆえ、固体撮像素子２は、最適電圧を簡易に発生させることができる。
【００５２】
なお、実施形態１と同様、第１ＤＣゲートＤＣ１は電荷増倍に関与していないことから、当該第１ＤＣゲートＤＣ１と接続しているフューズ回路２５では、第１最適電圧Ｖａおよび第２最適電圧Ｖｂは発生しない。すなわち、フューズ切断が行われない。但し、第１ＤＣゲートＤＣ１と接続しているフューズ回路２５において、第１最適電圧Ｖａおよび第２最適電圧Ｖｂを発生させてもよい。
【００５３】
〔実施形態３〕
本発明の他の実施形態について、図６に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【００５４】
本実施形態に係る固体撮像素子３は、第１ＤＣ電圧発生回路１５および第２ＤＣ電圧発生回路１６に代えて、同一のフューズ回路３５（ＤＣ電圧発生回路）を２つ備えている点で、実施形態１に係る固体撮像素子１と異なる。また、本実施形態に係る固体撮像素子３は、フューズ回路３５に第２抵抗Ｒ２が設けられているとともに、当該第２抵抗Ｒ２に制御回路３３が接続されている点で、実施形態２に係る固体撮像素子２とも異なる。
【００５５】
＜フューズ回路による最適電圧の発生＞
図６を用いて、固体撮像素子３が備えているフューズ回路３５による、最適電圧の発生について説明する。図６は、フューズ回路３５の概略構成を示す図である。
【００５６】
図６に示すように、フューズ回路３５における、第１の抵抗群Ｒ（固体撮像素子２の抵抗群Ｒと同一）、フューズｒｆおよびバイパス配線２５ａの構成については、実施形態２に係るフューズ回路２５と同様である。また、固体撮像素子３に同一のフューズ回路３５が２つ備えられており、一方は第１ＤＣゲートＤＣ１に、他方は第２ＤＣゲートＤＣ２にそれぞれ接続されている点も（不図示）、実施形態２に係るフューズ回路２５と同様である。
【００５７】
また、フューズｒｆの切断によるＤＣ電圧の発生原理についても、実施形態２に係るフューズ回路２５と同様である。
【００５８】
フューズ回路３５の内部において、抵抗ｒ８と抵抗ｒ９との接続点に設けられたバイパス配線２５ａと接続している配線（複数の第１抵抗のいずれか：以下、「電圧調整用配線」とする）には、第２抵抗Ｒ２がＧＮＤ接続されている。また、第２抵抗Ｒ２とＧＮＤとの間には、制御回路３３（発生電圧制御回路）が設けられている。なお、第２抵抗Ｒ２は、フューズ回路３５の内部に設けられている必要は必ずしもない。
【００５９】
制御回路３３にはＤＣ制御端子３３ａが設けられており、当該ＤＣ制御端子３３ａをＯＮ／ＯＦＦ制御することにより、フューズ回路３５に発生したＤＣ電圧を微調整した上で、第２ＤＣゲートＤＣ２に最適電圧として出力することができる。
【００６０】
具体的には、ＤＣ制御端子３３ａをＯＮにした場合、フューズ回路３５に発生したＤＣ電圧、すなわち電圧調整用配線に出力されたＤＣ電圧が、第２抵抗Ｒ２を介することで電圧降下する。フューズ回路３５に発生したＤＣ電圧が予め設定された最適電圧と異なる場合、この電圧降下を利用して当該ＤＣ電圧を微調整し、上記の最適電圧と略一致させた上で第２ＤＣゲートＤＣ２に出力する。
【００６１】
ここで、第２抵抗の抵抗値は、例えば予めテストすることにより、所定のフューズｒｆを切断してフューズ回路３５に発生したＤＣ電圧と、当該所定のフューズの切断によって得られるはずのＤＣ電圧とのずれを調べる。そして、判明したずれに基づいて当該ずれを補正できるような抵抗値を算出し、当該抵抗値を第２抵抗の抵抗値とする。
【００６２】
一方、ＤＣ制御端子３３ａをＯＦＦにした場合、電圧調整用配線に出力されたＤＣ電圧は第２抵抗Ｒ２を介することなく、そのまま最適電圧として第２ＤＣゲートＤＣ２に出力される。この場合、フューズ回路３５に発生したＤＣ電圧と予め設定された最適電圧との間にずれが略ないこととなる。
【００６３】
換言すれば、フューズｒｆの切断によってフューズ回路３５に発生したＤＣ電圧は、制御回路３３の制御（ＤＣ制御端子３３ａのＯＮ／ＯＦＦ制御）によって、第２抵抗Ｒ２を介して第２ＤＣゲートＤＣ２出力される場合と、第２抵抗Ｒ２を介さずにそのまま第２ＤＣゲートＤＣ２に出力される場合とが切替わる。
【００６４】
これにより、フューズ回路３５は、第２ＤＣゲートＤＣ２に印加する第１最適電圧Ｖａまたは第２最適電圧Ｖｂを選択的に発生させる。
【００６５】
上述のように、最適電圧の発生にフューズ回路３５を用いることにより、固体撮像素子３は、最適電圧を簡易に発生させることができる。併せて、フューズ切断によってフューズ回路３５に発生したＤＣ電圧が予め設定された最適電圧を異なる場合でも、制御回路の制御によってＤＣ電圧を微調整し、最適電圧と略一致させて第２ＤＣゲートＤＣ２に出力することができる。
【００６６】
なお、第１ＤＣゲートＤＣ１と接続しているフューズ回路３５では最適電圧が発生しない点、および第１ＤＣゲートＤＣ１と接続しているフューズ回路３５に最適電圧を発生させてもよい点についても、実施形態２に係る固体撮像素子２と同様である。
【００６７】
〔まとめ〕
本発明の態様１に係る固体撮像素子（１、２、３）は、入射光を光電変換して電荷を生成する、２次元的に配された複数の撮像素子（フォトダイオード１１）と、上記複数の撮像素子で生成された上記電荷に対して電荷増倍処理を施すことにより、増倍電荷を生成する電荷増倍部（電荷増倍ＣＣＤ１４）と、を備えた固体撮像素子であって、上記電荷増倍部は、上記増倍電荷の生成および上記増倍電荷の転送に必要なクロック電圧が印加されるクロックゲート（第１クロックゲートＥＭ１、第２クロックゲートＥＭ２）と、ＤＣ電圧発生回路（第２ＤＣ電圧発生回路１６）によって上記増倍電荷の生成および上記増倍電荷の転送に必要なＤＣ電圧が印加されるＤＣゲート（第２ＤＣゲートＤＣ２）と、を有しており、上記ＤＣ電圧発生回路は、上記電荷増倍部が所定の増倍率で上記増倍電荷を生成するように、上記ＤＣ電圧と上記電荷増倍部の増倍率との関係に基づいて予め設定された、複数の最適電圧（第１最適電圧Ｖａ、第２最適電圧Ｖｂ）のいずれかを、選択的に発生させる。
【００６８】
上記構成によれば、ＤＣ電圧発生回路は、電荷増倍部が所定の増倍率で増倍電荷を生成するように、複数の最適電圧のいずれかを選択してＤＣゲートに印加させることができる。ＤＣ電圧はクロック電圧に比べて、高い増倍率を得る場合の電圧値の調整を容易に行うことができることから、本発明の一態様に係る固体撮像素子は、安定した増倍率を容易に設定することができる。
【００６９】
また、最適電圧は、ＤＣゲートに印加するＤＣ電圧と電荷増倍部の増倍率との関係に基づいて設定されていることから、ＤＣゲートに所定の最適電圧を印加すれば、当該所定の最適電圧に対応する増倍率を精度高く得ることができる。それゆえ、本発明の一態様に係る固体撮像素子は、安定した増倍率を精度高く設定することができる。
【００７０】
本発明の態様２に係る固体撮像素子は、上記態様１において、上記ＤＣゲートは、第１ＤＣゲート（ＤＣ１）と第２ＤＣゲート（ＤＣ２）とを含んでおり、上記ＤＣ電圧発生回路（第１ＤＣ電圧発生回路１５、第２ＤＣ電圧発生回路１６）は、上記第１ＤＣゲートおよび上記第２ＤＣゲートのいずれか一方に対して、上記複数の最適電圧のいずれかを選択的に印加することが好ましい。
【００７１】
上記構成によれば、ＤＣ電圧発生回路は、第１ＤＣゲートおよび第２ＤＣゲートのいずれか一方に対して、複数の最適電圧のいずれかを選択的に印加する。したがって、第１ＤＣゲートと第２ＤＣゲートとの特性劣化の程度の違い等に応じて、どちらのＤＣゲートに最適電圧を印加させるか、あるいは両方のＤＣゲートに最適電圧を印加させるかを選択することができる。それゆえ、安定した増倍率を容易に、かつ、より精度高く設定することができる。
【００７２】
本発明の態様３に係る固体撮像素子（２）は、上記態様１または２において、上記ＤＣ電圧発生回路（フューズ回路２５）は、第１抵抗（抵抗ｒ１〜ｒ９）を複数備えており、複数の上記第１抵抗の少なくとも一部には、フューズ（ｒｆ）を介したバイパス配線（２５ａ）が複数設けられており、複数の上記バイパス配線のいずれかにＤＣ電流を流し、当該ＤＣ電流が流れたバイパス配線と接続しているフューズを切断することによって、上記複数の最適電圧のいずれかを選択的に発生させることが好ましい。
【００７３】
上記構成によれば、ＤＣ電圧発生回路は、所定のフューズにＤＣ電流を流して当該フューズを切断することにより、安定した増倍率が得られる最適電圧を発生させることができる。それゆえ、安定した増倍率を容易に、かつ精度高く設定することができる。
【００７４】
本発明の態様４に係る固体撮像素子（３）は、上記態様３において、複数の上記第１抵抗のいずれかには、第２抵抗（Ｒ２）がＧＮＤ接続されており、上記第２抵抗には、発生電圧制御回路（制御回路３３）が接続されており、上記フューズの切断により上記ＤＣ電圧発生回路に発生したＤＣ電圧は、上記発生電圧制御回路の制御によって、上記第２抵抗を介して出力される場合と、上記第２抵抗を介さずにそのまま出力される場合とが切替わることが好ましい。
【００７５】
上記構成によれば、ＤＣ電圧発生回路は、発生電圧制御回路の制御によって、所定のフューズの切断により発生したＤＣ電圧を、（i）そのまま最適電圧として出力することもできるし、（ii）第２抵抗を介して電圧降下させた上で、最適電圧として出力することもできる。
【００７６】
それゆえ、発生電圧制御回路による最適電圧の微調整が可能となり、安定した増倍率を容易に、かつ、より精度高く設定することができる。
【００７７】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【符号の説明】
【００７８】
１、２、３  固体撮像素子
１１  フォトダイオード（撮像素子）
１４  電荷増倍ＣＣＤ（電荷増倍部）
１６  第２ＤＣ電圧発生回路（ＤＣ電圧発生回路）
２５、３５  フューズ回路（ＤＣ電圧発生回路）
２５ａ  バイパス配線
３３  制御回路（発生電圧制御回路）
ＤＣ１  第１ＤＣゲート（ＤＣゲート）
ＤＣ２  第２ＤＣゲート（ＤＣゲート）
ＥＭ１  第１クロックゲート（クロックゲート）
ＥＭ２  第２クロックゲート（クロックゲート）
ｒ１、ｒ２、ｒ３、ｒ４、ｒ５、ｒ６、ｒ７、ｒ８、ｒ９  抵抗（第１抵抗）
ｒｆ  フューズ
Ｒ２  第２抵抗
Ｖａ  第１最適電圧（最適電圧）
Ｖｂ  第２最適電圧（最適電圧）
【図１】
2018029127.tif 000003
【図２】
2018029127.tif 000004
【図３】
2018029127.tif 000005
【図４】
2018029127.tif 000006
【図５】
2018029127.tif 000007
【図６】
2018029127.tif 000008