(57)【要約】【課題】電力損失を抑えつつ、高精度且つ、力行時と回生時の双方向の電流検出が可能な半導体装置を提供する。【解決手段】この半導体装置は、メインスイッチング素子と、メインスイッチング素子にカレントミラー接続されてセンス電流が流れるセンススイッチング素子を備える。メインスイッチング素子は、出力端子として第１端子と第２端子を有し、センススイッチング素子は、第１端子に接続される第３端子と、センス電流が流れる第４端子とを有する。また、第４端子の電位を検出するためのセンス抵抗を備える。さらに、第２端子および第４端子がそれぞれ入力端子に接続されるオペアンプを備え、オペアンプは、その出力が入力端子にフィードバックするように構成されつつ、そのフィードバック経路にセンス抵抗を含むようにされる。オペアンプには、第１端子よりも高い電圧が供給可能にされており、センス抵抗に流れるセンス電流の方向が切り替え可能にされる。【選択図】図１
2018031705.tif 000002
【特許請求の範囲】
【請求項１】
負荷電流を制御するメインスイッチング素子（Ｍｔｒ）と、前記メインスイッチング素子にカレントミラー接続されて前記負荷電流に相関するセンス電流が流れるセンススイッチング素子（Ｓｔｒ）と、を備え、
前記メインスイッチング素子は、出力端子として互いの間を電流が流れる第１端子（Ｔ１）および第２端子（Ｔ２）を有し、
前記センススイッチング素子は、前記第１端子に接続される第３端子（Ｔ３）と、前記第３端子との間で前記センス電流が流れる第４端子（Ｔ４）と、を有し、
前記第４端子に接続され、前記第４端子の電位を検出するためのセンス抵抗（２３）を備えた半導体装置であって、
さらに、前記第２端子および前記第４端子がそれぞれ入力端子に接続されるオペアンプ（ＯＰ１，ＯＰ２，ＯＰ３，ＯＰ４）を備え、
前記オペアンプは、前記オペアンプの出力が前記オペアンプの入力端子にフィードバックするように構成されつつ、そのフィードバック経路に前記センス抵抗を含むようにされ、
さらに、前記オペアンプには、前記第１端子よりも高い電圧（ＶＨ）が供給可能にされており、
前記第１端子と、第２端子または第４端子と、の大小関係に応じて前記センス抵抗に流れる前記センス電流の方向が切り替え可能にされる半導体装置。
【請求項２】
前記オペアンプは、第１オペアンプ（ＯＰ１）と第２オペアンプ（ＯＰ２）とを含み、
前記第１オペアンプは、前記第４端子が非反転入力端子に接続され、前記第２端子が反転入力端子に接続され、前記第１オペアンプの出力に応じて、非反転入力端子から前記第１端子よりも電位の低い基準電位に向かって前記センス抵抗を介して電流が流れるようにされ、
前記第２オペアンプは、前記第１端子よりも高い電圧が供給されつつ前記第１オペアンプに並列に接続されるものであり、前記第２端子が非反転入力端子に接続され、前記第４端子が反転入力端子に接続され、前記第２オペアンプの出力に応じて、前記第１端子よりも電位の高い高電圧源から反転入力端子に向かって前記センス抵抗を介して電流が流れるようにされ、
前記第１端子の電位が前記第２端子よりも高電位のとき、前記第１オペアンプが有効にされるとともに前記第２オペアンプが無効にされ、
前記第１端子の電位が前記第２端子よりも低電位のとき、前記第１オペアンプが無効にされるとともに前記第２オペアンプが有効にされる請求項１に記載の半導体装置。
【請求項３】
前記オペアンプ（ＯＰ３）の入力端子と、前記第２端子および前記第４端子と、の間に介在する第１スイッチ回路（３１）と、
前記オペアンプの出力端子と、前記センス抵抗と、の間に介在する第２スイッチ回路（３２）と、を備え、
前記第１スイッチ回路は、
前記第２端子を、非反転入力端子および反転入力端子のいずれか一方に接続するとともに、前記第４端子を、前記第２端子が接続されない他方の入力端子に接続し、
前記第２スイッチ回路は、
前記第２端子が非反転入力端子に接続されるときには、前記オペアンプの出力に応じて、非反転入力端子から前記第１端子よりも電位の低い基準電位に向かって前記センス抵抗を介して電流が流れるようにするとともに、
前記第２端子が反転入力端子に接続されるときには、前記オペアンプの出力に応じて、前記第１端子よりも電位の高い高電圧源から反転入力端子に向かって前記センス抵抗を介して電流が流れるようにする請求項１に記載の半導体装置。
【請求項４】
前記オペアンプ（ＯＰ４）は、前記第４端子が非反転入力端子に接続され、前記第２端子が反転入力端子に接続され、
前記オペアンプの出力端子に接続され、前記フィードバック経路において前記オペアンプの出力に応じて電位が調整される電圧調整回路（２５）と、
前記電圧調整回路と前記センス抵抗との間に介在し、前記第１端子よりも高い電圧が供給され、前記電圧調整回路により調整された電位に応じて前記センス抵抗に流れる電流の大きさを制御するバッファ（２６）と、を備える請求項１に記載の半導体装置。
【請求項５】
前記バッファは、ＡＢ級バッファである請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、力行時と回生時における双方向の電流を検出する半導体装置に関する。
【背景技術】
【０００２】
従来から、ＩＧＢＴやＭＯＳＦＥＴなどのパワースイッチング素子を流れる電流を検出する手段として、シャント抵抗器や電流センサを利用するものが知られている。しかしながら、シャント抵抗器は、抵抗器自身に流れる電流による損失が生じてしまい省エネルギー化の要請に反する。また、電流センサは、シャント抵抗器よりも高コストになる場合がある。
【０００３】
このような問題に対し、特許文献１に開示された発明は、ＭＯＳＦＥＴのソース電圧をオペアンプに入力して出力をフィードバックする構成を採用することにより、シャント抵抗器や電流センサを用いることなく、高精度にスイッチング素子の電流を検出することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−８００３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示された発明では、ドレインからソースに流れる電流（例えば力行時）の電流値を検出することはできるものの、ソースからドレインに流れる電流（例えば回生時）の電流値を検出することはできない。
【０００６】
回生時の電流を検出する技術には、シャント抵抗器を利用するものが知られているが、電力損失の観点から好ましくない。
【０００７】
そこで、本発明は上記問題点に鑑み、電力損失を抑えつつ、高精度且つ、力行時と回生時の双方向の電流検出が可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲およびこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
【０００９】
上記目的を達成するために、本発明は、負荷電流を制御するメインスイッチング素子（Ｍｔｒ）と、メインスイッチング素子にカレントミラー接続されて負荷電流に相関するセンス電流が流れるセンススイッチング素子（Ｓｔｒ）と、を備え、
メインスイッチング素子は、出力端子として互いの間を電流が流れる第１端子（Ｔ１）および第２端子（Ｔ２）を有し、センススイッチング素子は、第１端子に接続される第３端子（Ｔ３）と、第３端子との間で前記センス電流が流れる第４端子（Ｔ４）と、を有し、
第４端子に接続され、第４端子の電位を検出するためのセンス抵抗（２３）を備えた半導体装置であって、
さらに、前記第２端子および前記第４端子がそれぞれ入力端子に接続されるオペアンプ（ＯＰ１，ＯＰ２，ＯＰ３，ＯＰ４）を備え、
オペアンプは、オペアンプの出力がオペアンプの入力端子にフィードバックするように構成されつつ、そのフィードバック経路にセンス抵抗を含むようにされ、
さらに、オペアンプには、第１端子よりも高い電圧（ＶＨ）が供給可能にされており、
第１端子と、第２端子または第４端子と、の大小関係に応じてセンス抵抗に流れるセンス電流の方向が切り替え可能にされる。
【００１０】
これによれば、センス抵抗がオペアンプの出力と入力との間のフィードバック経路内に構成されているから、フィードバック電流の方向によってセンス抵抗を流れる電流の向きを切り替えることができる。すなわち、センス電流の方向を切り替えることができる。そして、この構成では、例えば第１端子よりも第４端子の電位が低いとき（力行時）に流れるセンス電流の方向と、第１端子よりも第４端子の電位が高いとき（回生時）に流れるセンス電流の方向とを互いに逆向きにすることができる。このため、力行時に加えて回生時においてもセンス電流の電流値を検出でき、ひいてはメインスイッチング素子の出力電流を検出することができる。なお、第１端子よりも第４端子の電位が高い回生時であっても、オペアンプには第１端子よりも高い電圧が供給可能にされているから、センス電流を第４端子が接続された入力端子に向かって流すことができる。すなわち、回生時において力行時とは逆向きのセンス電流を流すことができる。
【００１１】
また、この構成では、オペアンプの負帰還動作によるフィードバック電流をセンス電流として利用するから、メインスイッチング素子とセンススイッチング素子との間で出力端子間の電位差を略同一に維持することができる。このため、メインスイッチング素子とセンススイッチング素子とのミラー比ずれを抑制できるので、センススイッチング素子を流れるセンス電流と、メインスイッチング素子を流れる出力電流との相関を高精度にとることができる。すなわち、メインスイッチング素子を流れる出力電流の検出を、安価且つ高精度に行うことができる。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態に係る半導体装置の概略構成を示す回路図である。
【図２】変形例１に係る半導体装置の概略構成を示す回路図である。
【図３】変形例２に係る半導体装置の概略構成を示す回路図である。
【図４】第２実施形態に係る半導体装置の概略構成を示す回路図である。
【図５】第３実施形態に係る半導体装置の概略構成を示す回路図である。
【図６】変形例３に係る半導体装置の概略構成を示す回路図である。
【図７】第４実施形態に係る半導体装置の概略構成を示す回路図である。
【図８】変形例４に係る半導体装置の概略構成を示す回路図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。
【００１４】
（第１実施形態）
最初に、図１を参照して、本実施形態に係る半導体装置の概略構成について説明する。
【００１５】
図１に示すように、この半導体装置１００は、パワースイッチング素子１０と、パワースイッチング素子に流れる出力電流を検出する電流検出部２０を備えたスイッチ装置である。本実施形態において、所定の電圧源から端子に与えられる電位には、電源電位ＶＢと、電源電位ＶＢよりも高電位に昇圧された昇圧電位ＶＨと、回路の基準電位ＶＳＳとがある。各電位の大小関係はＶＨ＞ＶＢ＞ＶＳＳである。ＶＳＳは例えばグランド電位であり、ＶＢは例えば車両におけるバッテリ電位であり、ＶＨはバッテリ電位をチャージポンプ等で昇圧した電位である。
【００１６】
パワースイッチング素子１０は、図示しない負荷に出力電流Ｉｏｕｔを供給するメインスイッチング素子たるメインＭＯＳトランジスタＭｔｒと、メインＭＯＳトランジスタＭｔｒとの間で互いのドレインが接続されてカレントミラー接続されたセンスＭＯＳトランジスタＳｔｒとを有している。
【００１７】
メインＭＯＳトランジスタＭｔｒは、例えばＮｃｈＭＯＳトランジスタである。第１端子たるドレイン端子Ｔ１には電源が接続され電源電位ＶＢとされている。一方、第２端子たるソース端子Ｔ２は、メインＭＯＳトランジスタＭｔｒを流れる電流である出力電流Ｉｏｕｔを取り出す端子である。つまり、ソース端子Ｔ２に負荷が接続される。ドレイン端子Ｔ１よりもソース端子Ｔ２が低電位のとき、すなわち力行時において、ゲート端子にゲート電圧が印加されると、出力電流Ｉｏｕｔはドレイン端子Ｔ１からソース端子Ｔ２に向かって流れる。逆に、ドレイン端子Ｔ１よりもソース端子Ｔ２が高電位のとき、すなわち回生時においても、ゲート電圧を印加してメインＭＯＳトランジスタＭｔｒをオンさせる同期整流を行う。これにより、出力電流Ｉｏｕｔは、メインＭＯＳトランジスタＭｔｒとセンスＭＯＳトランジスタＳｔｒのミラー比に基づいて、ソース端子Ｔ２からドレイン端子Ｔ１に向かって流れる。なお、図１に示すように、第２端子たるソース端子Ｔ２の電位をＭＭと示し、この電位は後述の第１オペアンプＯＰ１における反転入力端子、および第２オペアンプＯＰ２における非反転入力端子に印加される。
【００１８】
センスＭＯＳトランジスタＳｔｒは、例えばＮｃｈＭＯＳトランジスタである。センスＭＯＳトランジスタＳｔｒはメインＭＯＳトランジスタＭｔｒにカレントミラー接続されている。すなわち、第３端子たるドレイン端子Ｔ３はメインＭＯＳトランジスタＭｔｒのドレイン端子Ｔ１に接続されて電源電位ＶＢとされている。そして、メインＭＯＳトランジスタＭｔｒと同一のゲート電圧がゲート端子に印加される。センスＭＯＳトランジスタＳｔｒのドレイン端子Ｔ３と第４端子たるソース端子Ｔ４の間にはセンス電流Ｉｓが流れる。センス電流Ｉｓは、メインＭＯＳトランジスタＭｔｒとの間で規定されるミラー比に応じた大きさを持ち、電流の向きは出力電流Ｉｏｕｔと同方向である。つまり、ドレイン端子Ｔ３よりもソース端子Ｔ４が低電位のとき、すなわち力行時において、ゲート端子にゲート電圧が印加されると、センス電流Ｉｓはドレイン端子Ｔ３からソース端子Ｔ４に向かって流れる。逆に、ドレイン端子Ｔ３よりもソース端子Ｔ４が高電位のとき、すなわち回生時においても、ゲート電圧を印加してセンスＭＯＳトランジスタＳｔｒをオンさせる同期整流を行う。これにより、センス電流Ｉsは、ソース端子Ｔ４からドレイン端子Ｔ３に向かって流れる。なお、図１に示すように、第４端子たるソース端子Ｔ４の電位をＳＭと示し、この電位は後述の第１オペアンプＯＰ１における非反転入力端子、および第２オペアンプＯＰ２における反転入力端子に印加される。
【００１９】
上記したように、センス電流Ｉｓは出力電流Ｉｏｕｔに相関する。よって、出力電流Ｉｏｕｔを直接測定せずとも、センス電流Ｉｓを検出できれば出力電流Ｉｏｕｔを知ることができる。なお、以降のセンス電流Ｉｓおよび出力電流Ｉｏｕｔの記載においては、ドレインからソースに向かって電流が流れる力行時の電流の向きを正とし、回生時の電流の向きを負とする。
【００２０】
電流検出部２０は、以下に詳述するオペアンプＯＰ１，ＯＰ２の負帰還動作によるフィードバック電流をセンス電流Ｉｓとして利用する。電流検出部２０は、図１に示すように、第１オペアンプＯＰ１と、第２オペアンプＯＰ２と、第１トランジスタ２１と、第２トランジスタ２２と、センス抵抗２３と、センス電流検出アンプ２４と、を有している。
【００２１】
第１オペアンプＯＰ１は、電源電位ＶＢを電源として駆動する一般的なオペアンプである。第１オペアンプＯＰ１の非反転入力端子にはセンスＭＯＳトランジスタＳｔｒのソース端子Ｔ４が接続されている。第１オペアンプＯＰ１の反転入力端子にはメインＭＯＳトランジスタＭｔｒのソース端子Ｔ２が接続されている。
【００２２】
第１オペアンプＯＰ１の出力端子は、ＮＭＯＳで構成された第１トランジスタ２１のゲート端子に接続されている。第１トランジスタ２１のソース端子は基準電位ＶＳＳに接続され、第１トランジスタ２１のドレイン端子はセンス抵抗２３を介して第１オペアンプＯＰ１の非反転入力端子に接続されている。つまり、第１オペアンプＯＰ１の出力端子は、第１トランジスタ２１およびセンス抵抗２３がこの順番で仲介して非反転入力端子に接続されている。なお、基準電位ＶＳＳは、例えばグランド電位ＧＮＤである。
【００２３】
このように、第１オペアンプＯＰ１は、出力端子がセンス抵抗２３を介して非反転入力端子に負帰還で接続された構成とされている。そして、非反転入力端子と反転入力端子との間に電位差が生じた場合において、非反転入力端子から基準電位ＶＳＳに向かってフィードバック電流が流れることにより、非反転入力端子と反転入力端子との電位差が小さくなるように動作する。つまり、これはセンスＭＯＳトランジスタＳｔｒのソース端子Ｔ４から基準電位ＶＳＳに向かって電流が流出することを意味し、このときのフィードバック電流がセンス電流Ｉｓとしてセンス抵抗２３に流れる。このようなセンス電流Ｉｓの流れは、ソース端子Ｔ４の電位であるＳＭが電源電位ＶＢよりも低電位となる力行時に発生する。
【００２４】
第２オペアンプＯＰ２は、昇圧電位ＶＨを電源として駆動する一般的なオペアンプである。第２オペアンプＯＰ２の反転入力端子にはセンスＭＯＳトランジスタＳｔｒのソース端子Ｔ４が接続されている。第２オペアンプＯＰ２の非反転入力端子にはメインＭＯＳトランジスタＭｔｒのソース端子Ｔ２が接続されている。
【００２５】
第２オペアンプＯＰ２の出力端子は、ＮＭＯＳで構成された第２トランジスタ２２のゲート端子に接続されている。第２トランジスタ２２のドレイン端子は昇圧電位ＶＨに接続され、第２トランジスタ２２のソース端子はセンス抵抗２３を介して第２オペアンプＯＰ２の反転入力端子に接続されている。つまり、第２オペアンプＯＰ２の出力端子は、第２トランジスタ２２およびセンス抵抗２３がこの順番で仲介して反転入力端子に接続されている。
【００２６】
このように、第２オペアンプＯＰ２は、出力端子がセンス抵抗２３を介して反転入力端子に負帰還で接続された構成とされている。そして、非反転入力端子と反転入力端子との間に電位差が生じた場合において、昇圧電位ＶＨから反転入力端子に向かってフィードバック電流が流れることにより、非反転入力端子と反転入力端子との電位差が小さくなるように動作する。つまり、これは昇圧電位ＶＨからセンスＭＯＳトランジスタＳｔｒのソース端子Ｔ４に向かって電流が流出することを意味し、このときのフィードバック電流がセンス電流Ｉｓとしてセンス抵抗２３に流れる。このようなセンス電流Ｉｓの流れは、ソース端子Ｔ４の電位であるＳＭが電源電位ＶＢよりも高電位となる回生時に発生し、力行時におけるセンス電流の向きとは逆向きになる。本実施形態では、昇圧電位ＶＨは電源電位ＶＢよりも高電位であるから、ＳＭ＞ＶＢの回生時もセンス電流が流れる。
【００２７】
なお、図１に示すように、第１オペアンプＯＰ１および第２オペアンプＯＰ２には、それぞれの動作をオンまたはオフするための信号ＳＩＧが入力されている。ここで、オペアンプをオンするとは、アンプとしての機能を発揮させて出力端子から信号を出力させることを意味する。また、オペアンプをオフするとは、出力端子からの信号出力を遮断することを意味する。信号ＳＩＧは、第１端子たるドレイン端子Ｔ１の電位と、第２端子たるソース端子Ｔ２の電位との大小関係がＭＭ＜ＶＢのとき、あるいは、第１端子たるドレイン端子Ｔ１の電位と、第４端子たるソース端子Ｔ４の電位との大小関係がＳＭ＜ＶＢのとき、第１オペアンプＯＰ１をオンし、第２オペアンプＯＰ２をオフする。一方、信号ＳＩＧは、ＭＭ＞ＶＢ（あるいはＳＭ＞ＶＢ）のとき第１オペアンプＯＰ１をオフし、第２オペアンプＯＰ２をオンする。
【００２８】
センス電流検出アンプ２４は、一般的に知られたオペアンプである。センス抵抗２３に対して第１オペアンプＯＰ１の非反転入力端子側、あるいは第２オペアンプＯＰ２の反転入力端子側の一端に、センス電流検出アンプ２４の非反転入力端子が接続されている。一方、センス抵抗２３の他端にセンス電流検出アンプ２４の反転入力端子が接続されている。よって、センス電流検出アンプ２４は、非反転入力端子の電位が反転入力端子よりも高い力行時には、センス電流値に相関した正の出力値を出力する。一方、センス電流検出アンプ２４は、非反転入力端子の電位が反転入力端子よりも低い回生時には、センス電流値に相関した負の出力値を出力する。
【００２９】
次に、本実施形態における半導体装置１００を採用することによる作用効果について説明する。
【００３０】
この半導体装置１００は、ＳＭ＜ＶＢあるいはＭＭ＜ＶＢとなる力行時において、第１オペアンプＯＰ１がオンされて有効になり、第２オペアンプＯＰ２がオフされて無効になる。第１オペアンプＯＰ１はＳＭがＭＭに等しくなるように負帰還動作する。その過程で、第１トランジスタ２１がオンされて第１オペアンプＯＰ１の非反転入力端子からセンス抵抗２３を経て基準電位ＶＳＳに向かってフィードバック電流が流れ、このフィードバック電流がセンス電流として検出される。このように、この半導体装置１００は、メインＭＯＳトランジスタＭｔｒのドレイン−ソース間電圧と、センスＭＯＳトランジスタＳｔｒのドレイン−ソース間電圧とを同値に維持した状態で力行時のセンス電流を検出することができる。よって、メインＭＯＳトランジスタＭｔｒとセンスＭＯＳトランジスタＳｔｒとでアーリー効果による電位差ずれを生ずることなく、正しいミラー比を維持したまま力行時の出力電流Ｉｏｕｔを高精度に検出することができる。
【００３１】
また、この半導体装置１００は、ＳＭ＞ＶＢあるいはＭＭ＞ＶＢとなる回生時において、第２オペアンプＯＰ２がオンされて有効になり、第１オペアンプＯＰ１がオフされて無効になる。第２オペアンプＯＰ２はＳＭがＭＭに等しくなるように負帰還動作する。その過程で、第２トランジスタ２２がオンされて昇圧電位ＶＨからセンス抵抗２３を経て第２オペアンプＯＰ１の非反転入力端子に向かってフィードバック電流が流れ、このフィードバック電流がセンス電流として検出される。このように、この半導体装置１００は、メインＭＯＳトランジスタＭｔｒのドレイン−ソース間電圧と、センスＭＯＳトランジスタＳｔｒのドレイン−ソース間電圧とを同値に維持した状態で回生時のセンス電流を検出することができる。よって、同期整流時においては、メインＭＯＳトランジスタＭｔｒとセンスＭＯＳトランジスタＳｔｒとでアーリー効果による電位差ずれを生ずることなく、正しいミラー比を維持したまま回生時の出力電流Ｉｏｕｔを高精度に検出することができる。
【００３２】
上記のとおり、この半導体装置１００は、高精度に出力電流Ｉｏｕｔに相関するセンス電流Ｉｓを、その向きを含めて検出することができる。加えて、この半導体装置１００では、メインＭＯＳトランジスタＭｔｒの出力端子であるソース端子Ｔ２に、電流検出用のシャント抵抗器を設けないから、出力電流に対する電力損失は無い。
【００３３】
（変形例１）
上記した第１実施形態では、メインＭＯＳトランジスタＭｔｒのドレイン端子Ｔ１が電源電位ＶＢとされ、負荷に対して、いわゆるハイサイド側のＭＯＳトランジスタを想定した構成について説明したが、図２に示すように、負荷に対してローサイド側のＭＯＳトランジスタに対しても同様の構成を採用することができる。
【００３４】
この半導体装置１１０の、第１実施形態における半導体装置１００と異なる点の一つは、メインＭＯＳトランジスタＭｔｒのソース端子Ｔ２がグランド電位ＧＮＤに接続され、ドレイン端子Ｔ１に負荷が接続される点である。また、二つは、第１トランジスタ２１のソース端子の電位ＶＳＳがグランド電位ＧＮＤよりも低電位に設定され、第２トランジスタ２２のドレイン端子が電源電位ＶＢに接続される点である。
【００３５】
一つめの相違点は、メインＭＯＳトランジスタＭｔｒが負荷に対してローサイド側に接続されることに起因するものである。
【００３６】
二つめの相違点のうち、第１トランジスタ２１のソース端子の電位ＶＳＳをグランド電位ＧＮＤより低電位に設定することは必須である。力行時において、第１オペアンプＯＰ１は比反転入力端子の電位ＳＭを、反転入力端子の電位ＭＭ（＝ＧＮＤ）に等しくなるように基準電位ＶＳＳに向かってフィードバック電流を流す。この動作は、基準電位ＶＳＳをグランド電位ＧＮＤよりも低電位にすることで実現することができる。
【００３７】
なお、第２トランジスタ２２のドレイン端子に接続する電位は、本変形例では電源電位ＶＢとしているが、昇圧電位ＶＨであっても構わない。
【００３８】
本変形例においても、第１実施形態と同様に、力行時においては第１オペアンプＯＰ１がオンされ、回生時においては第２オペアンプＯＰ２がオンされることにより、高精度に出力電流Ｉｏｕｔに相関するセンス電流Ｉｓを、その向きを含めて検出することができる。
【００３９】
（変形例２）
上記した第１実施形態では、第１オペアンプＯＰ１および第２オペアンプＯＰ２を有効にした際にフィードバック経路を構成する第１トランジスタ２１および第２トランジスタ２２がＮｃｈのＭＯＳトランジスタである例について説明した。
【００４０】
ここで、第１トランジスタ２１および第２トランジスタ２２は、それぞれ第１オペアンプＯＰ１および第２オペアンプＯＰ２が有効にされたときにフィードバック経路を形成するように動作すれば良いのであって、ＮｃｈのＭＯＳトランジスタに限定されない。例えば、図３に示す半導体装置１２０における第１トランジスタ２１および第２トランジスタ２２は、ＰｃｈのＭＯＳトランジスタ（ＰＭＯＳ）である。
【００４１】
半導体装置１２０では、第１オペアンプＯＰ１の入力端子の構成も第１実施形態に対して逆転する。また、第２オペアンプＯＰ２の入力端子の構成も第１実施形態に対して逆転する。具体例には、メインＭＯＳトランジスタＭｔｒのソース端子Ｔ２は、第１オペアンプＯＰ１の非反転入力端子、および、第２オペアンプＯＰ２の反転入力端子に接続される。また、センスＭＯＳトランジスタＳｔｒのソース端子Ｔ４は、第１オペアンプＯＰ１の反転入力端子、および、第２オペアンプＯＰ２の非反転入力端子に接続される。
【００４２】
このように構成することにより、力行時には、第１オペアンプＯＰ１の属するフィードバック経路において、第１オペアンプＯＰ１の反転入力端子から基準電位ＶＳＳに向かってセンス電流Ｉｓが流れる。また、回生時には、第２オペアンプＯＰ２の属するフィードバック経路において、昇圧電位ＶＨから第２オペアンプＯＰ２の非反転入力端子に向かってセンス電流Ｉｓが流れる。
【００４３】
すなわち、第１実施形態と同様に、高精度に出力電流Ｉｏｕｔに相関するセンス電流Ｉｓを、その向きを含めて検出することができる。
【００４４】
（第２実施形態）
第１実施形態およびその変形例１，２では、センス電流としてのフィードバック電流を生成するためのオペアンプを２つ備える形態について説明した。これに対して、本実施形態における半導体装置１３０は、唯一のオペアンプＯＰ３によって第１実施形態と同様の効果を発揮する。
【００４５】
本実施形態における半導体装置１３０は、図４に示すように、第１実施形態と同一のパワースイッチング素子１０に、唯一のオペアンプＯＰ３が接続されている。オペアンプＯＰ３には昇圧電位ＶＨが電源として入力され、２つの入力端子は、第１スイッチ回路３１を介してメインＭＯＳトランジスタＭｔｒおよびセンスＭＯＳトランジスタＳｔｒのソース端子Ｔ２，Ｔ４に接続されている。また、オペアンプＯＰ３の出力端子は、第２スイッチ回路３２を介して、第1トランジスタ２１および第２トランジスタ２２に接続されている。
【００４６】
具体的には、図４に示すように、第１スイッチ回路３１は、２つのスイッチＳＷ１と、２つのスイッチＳＷ２とを有している。メインＭＯＳトランジスタＭｔｒの第２端子たるソース端子Ｔ２は、スイッチＳＷ１を介してオペアンプＯＰ３の反転入力端子に接続されつつ、スイッチＳＷ２を介して非反転入力端子に接続されている。つまり、ソース端子Ｔ２は、スイッチＳＷ１がオンのときは反転入力端子に接続され、スイッチＳＷ２がオンのときは非反転入力端子に接続される。センスＭＯＳトランジスタＳｔｒの第４端子たるソース端子Ｔ４は、スイッチＳＷ１を介してオペアンプＯＰ３の非反転入力端子に接続されつつ、スイッチＳＷ２を介して反転入力端子に接続されている。つまり、ソース端子Ｔ４は、スイッチＳＷ１がオンのときは非反転入力端子に接続され、スイッチＳＷ２がオンのときは反転入力端子に接続される。なお、センス抵抗２３は、第４端子Ｔ４と第１スイッチ回路３１との中間点に接続されている。
【００４７】
第２スイッチ回路３２は、１つのスイッチＳＷ１と、１つのスイッチＳＷ２を有している。オペアンプＯＰ３の出力端子は、スイッチＳＷ１を介して第１トランジスタ２１のゲート端子に入力されている。一方、出力端子は、スイッチＳＷ２を介して第２トランジスタ２２のゲート端子にも接続されている。第１トランジスタ２１のドレイン端子はセンス抵抗２３を介してオペアンプＯＰ３の非反転入力端子に接続され、第２トランジスタ２２のソース端子はセンス抵抗２３を介してオペアンプＯＰ３の非反転入力端子に接続されている。
【００４８】
すなわち、オペアンプＯＰ３は、スイッチＳＷ１がオンすると第１トランジスタ２１とセンス抵抗２３を含むフィードバック経路を形成する負帰還回路を成し、スイッチＳＷ２がオンすると第２トランジスタ２２とセンス抵抗２３を含むフィードバック経路を形成する負帰還回路を成す。換言すれば、スイッチＳＷ１がオンすると、オペアンプＯＰ３は、第１実施形態における第１オペアンプＯＰ１と同様の機能を奏する。一方、スイッチＳＷ２がオンすると、オペアンプＯＰ３は、第１実施形態における第２オペアンプＯＰ２と同様の機能を奏する。
【００４９】
なお、第１実施形態では、第１端子たるドレイン端子Ｔ１の電位と、第２端子たるソース端子Ｔ２の電位との大小関係に応じて各オペアンプＯＰ１，ＯＰ２をオンオフする信号ＳＩＧがオペアンプＯＰ１，ＯＰ２に入力される例を示した。これに対して、本実施形態における信号ＳＩＧは、第１スイッチ回路３１および第２スイッチ回路３２におけるスイッチＳＷ１およびスイッチＳＷ２のオンオフを制御する。スイッチＳＷ１とスイッチＳＷ２とは同期しており、スイッチＳＷ１がオンのときスイッチＳＷ２はオフする。また、スイッチＳＷ２がオンのときスイッチＳＷ１はオフする。
【００５０】
信号ＳＩＧは、第１端子たるドレイン端子Ｔ１の電位と、第２端子たるソース端子Ｔ２の電位との大小関係がＭＭ＜ＶＢのとき、あるいは、第１端子たるドレイン端子Ｔ１の電位と、第４端子たるソース端子Ｔ４の電位との大小関係がＳＭ＜ＶＢのとき（力行時）、スイッチＳＷ１をオンし、スイッチＳＷ２をオフする。一方、信号ＳＩＧは、ＭＭ＞ＶＢ（あるいはＳＭ＞ＶＢ）のとき（回生時）、スイッチＳＷ１をオフし、スイッチＳＷ２をオンする。
【００５１】
これにより、唯一のオペアンプＯＰ３によって、力行時および回生時のいずれのセンス電流も検出することができる。また、回路規模の大きいオペアンプの点数を第１実施形態およびその変形例１，２に較べて減ずることができる。
【００５２】
（第３実施形態）
第２実施形態と同様に、本実施形態における半導体装置１４０も、唯一のオペアンプＯＰ４を用いて力行時と回生時の出力電流を検出可能な回路構成を有する。
【００５３】
図５に示すように、この半導体装置１４０は、第１実施形態と同一のパワースイッチング素子１０に、唯一のオペアンプＯＰ４が接続されている。オペアンプＯＰ４には昇圧電位ＶＨが電源として入力されている。オペアンプＯＰ４の非反転入力端子にはセンスＭＯＳトランジスタＳｔｒのソース端子Ｔ４が接続されており、反転入力端子にはメインＭＯＳトランジスタＭｔｒのソース端子Ｔ２が接続されている。オペアンプＯＰ４の出力端子は、オペアンプＯＰ４の出力に応じた電圧が出力されるように構成された電圧調整回路２５に接続されている。電圧調整回路２５により調整された電圧は、オペアンプＯＰ４の非反転入力端子への電流の供給あるいは引き出しに係るフィードバック電流の方向を規定するバッファ２６に接続されている。バッファ２６は、センス抵抗２３を介してオペアンプＯＰ４の非反転入力端子に接続されている。すなわち、オペアンプＯＰ４は、オペアンプＯＰ４の出力が、電圧調整回路２５、バッファ２６、およびセンス抵抗２３を介して非反転入力端子にフィードバックされる負帰還回路を構成している。負帰還を成すフィードバック経路を流れるフィードバック電流がセンス電流Ｉｓであり、第１、第２実施形態と同様に、センス電流検出アンプ２４によって検出される。
【００５４】
電圧調整回路２５は、第１調整回路２５ａと第２調整回路２５ｂとを有している。第１調整回路２５ａおよび第２調整回路２５ｂはそれぞれ独立しており、互いに同一の回路構成を有している。
【００５５】
すなわち、第１調整回路２５ａは、ＮＭＯＳトランジスタ２５１と定電流源２５２とを有している。定電流源２５２とＮＭＯＳトランジスタ２５１は、この順で昇圧電位ＶＨと基準電位ＶＳＳの間で直列接続されている。ＮＭＯＳトランジスタ２５１のゲート端子にはオペアンプＯＰ４の出力が入力されており、オペアンプＯＰ４の出力に応じて、定電流源２５２とＮＭＯＳトランジスタ２５１の中間点の電位が変動するようになっている。第１調整回路２５ａとオペアンプＯＰ４の出力端子との間にはスイッチＳＷ３が介在しており、スイッチＳＷ３がオンされることでオペアンプＯＰ４の出力に応じた電圧が、定電流源２５２とＮＭＯＳトランジスタ２５１の中間点から出力される。
【００５６】
第１調整回路２５ａとほぼ同様に、第２調整回路２５ｂは、ＮＭＯＳトランジスタ２５３と定電流源２５４とを有している。定電流源２５４とＮＭＯＳトランジスタ２５３は、この順で昇圧電位ＶＨと基準電位ＶＳＳの間で直列接続されている。ＮＭＯＳトランジスタ２５３のゲート端子にはオペアンプＯＰ４の出力が入力されており、オペアンプＯＰ４の出力に応じて、定電流源２５４とＮＭＯＳトランジスタ２５３の中間点の電位が変動するようになっている。第２調整回路２５ｂとオペアンプＯＰ４の出力端子との間にはスイッチＳＷ４が介在しており、スイッチＳＷ４がオンされることでオペアンプＯＰ４の出力に応じた電圧が、定電流源２５４とＮＭＯＳトランジスタ２５３の中間点から出力される。
【００５７】
バッファ２６は、図５に示すように、第１バッファ２６ａと第２バッファ２６ｂとを有している。
【００５８】
第１バッファ２６ａは、ＰＭＯＳトランジスタ２６１を有している。ＰＭＯＳトランジスタ２６１のゲート端子には電圧調整回路２５のうち第１調整回路２５ａの出力が入力されるようになっている。ＰＭＯＳトランジスタ２６１のソース端子には基準電位ＶＳＳが接続され、ドレイン端子はセンス抵抗２３を介してオペアンプＯＰ４の非反転入力端子に接続されている。
【００５９】
第２バッファ２６ｂは、ＮＭＯＳトランジスタ２６２を有している。ＮＭＯＳトランジスタ２６２のゲート端子には電圧調整回路２５のうち第２調整回路２５ｂの出力が入力されるようになっている。ＮＭＯＳトランジスタ２６２のドレイン端子には昇圧電位ＶＨが接続され、ソース端子はセンス抵抗２３を介してオペアンプＯＰ４の非反転入力端子に接続されている。
【００６０】
このように、バッファ２６は、第１バッファ２６ａおよび第２バッファ２６ｂがいずれもソースフォロワ構成とされた出力段であり、電圧調整回路２５の出力に基づいてフィードバック電流を流す。
【００６１】
オペアンプＯＰ４と電圧調整回路２５との間には互いの接続をオンオフするためのスイッチＳＷ３およびスイッチＳＷ４が介在している。また、電圧調整回路２５とバッファ２６との間にも互いの接続をオンオフするためのスイッチＳＷ３およびスイッチＳＷ４が介在している。
【００６２】
具体例には、電圧調整回路２５のうち第１調整回路２５ａは、スイッチＳＷ３を介してオペアンプＯＰ４の出力端子に接続され、別のスイッチＳＷ３を介して第１バッファ２６ａに接続されている。一方、電圧調整回路２５のうち第２調整回路２５ｂは、スイッチＳＷ４を介してオペアンプＯＰ４の出力端子に接続され、別のスイッチＳＷ４を介して第２バッファ２６ｂに接続されている。
【００６３】
力行時においてはスイッチＳＷ３がオンされスイッチＳＷ４がオフされる。これにより、オペアンプＯＰ４の出力端子と非反転入力端子との間のフィードバック経路は、第１調整回路２５ａ、第１バッファ２６ａおよびセンス抵抗２３を介する経路となる。第１バッファ２６ａは、第１実施形態における第１トランジスタ２１と同様の機能を奏するのであり、力行時においてオペアンプＯＰ４の非反転入力端子から基準電位ＶＳＳに向かってセンス電流を流す。
【００６４】
一方、回生時においてはスイッチＳＷ４がオンされスイッチＳＷ３がオフされる。これにより、オペアンプＯＰ４の出力端子と非反転入力端子との間のフィードバック経路は、第２調整回路２５ｂ、第２バッファ２６ｂおよびセンス抵抗２３を介する経路となる。第２バッファ２６ｂは、第１実施形態における第２トランジスタ２２と同様の機能を奏するのであり、回生時において昇圧電位ＶＨからオペアンプＯＰ４の非反転入力端子に向かってセンス電流を流す。
【００６５】
なお、スイッチＳＷ３およびスイッチＳＷ４は、第２実施形態と同様に制御用の信号ＳＩＧによりオンオフされる。信号ＳＩＧは、第１端子たるドレイン端子Ｔ１の電位と、第２端子たるソース端子Ｔ２の電位との大小関係がＭＭ＜ＶＢのとき、あるいは、第１端子たるドレイン端子Ｔ１の電位と、第４端子たるソース端子Ｔ４の電位との大小関係がＳＭ＜ＶＢのとき（力行時）、スイッチＳＷ３をオンし、スイッチＳＷ４をオフする。一方、信号ＳＩＧは、ＭＭ＞ＶＢ（あるいはＳＭ＞ＶＢ）のとき（回生時）、スイッチＳＷ３をオフし、スイッチＳＷ４をオンする。
【００６６】
以上のように、この半導体装置１４０は、メインＭＯＳトランジスタＭｔｒのドレイン−ソース間電圧と、センスＭＯＳトランジスタＳｔｒのドレイン−ソース間電圧とを同値に維持した状態で回生時のセンス電流を検出することができる。
【００６７】
また、第１実施形態および第２実施形態では、力行に係る第１トランジスタ２１がソース接地型であり、回生に係る第２トランジスタ２２がソースフォロワ型である。力行時と回生時においてオペアンプＯＰ１〜ＯＰ３によるゲインが相違するため、出力のフィードバックが困難になる虞がある。これに対して、本実施形態における半導体装置１４０は、第１バッファ２６ａおよび第２バッファ２６ｂがいずれもソースフォロワ構成であるから、オペアンプＯＰ４によるフィードバックを容易にすることができる。
【００６８】
（変形例３）
第３実施形態におけるバッファ２６は、第１バッファ２６ａおよび第２バッファ２６ｂがいずれもソースフォロワ構成とされた出力段である例を示したが、バッファ２６は、ソース接地構成とされても良い。図６に示すように、この半導体装置１５０は、第３実施形態における半導体装置１４０に較べて、バッファ２６およびオペアンプＯＰ４に相違点がある。
【００６９】
具体的には、バッファ２６における第１バッファ２６ａがＮＭＯＳトランジスタ２６３に置換されている。ＮＭＯＳトランジスタ２６３のゲート端子には電圧調整回路２５のうち第１調整回路２５ａの出力が入力されるようになっている。ＮＭＯＳトランジスタ２６３のソース端子には基準電位ＶＳＳが接続され、ドレイン端子はセンス抵抗２３を介してオペアンプＯＰ４の反転入力端子に接続されている。
【００７０】
同様に、バッファ２６における第２バッファ２６ｂがＰＭＯＳトランジスタ２６４に置換されている。ＰＭＯＳトランジスタ２６４のゲート端子には電圧調整回路２５のうち第２調整回路２５ｂの出力が入力されるようになっている。ＰＭＯＳトランジスタ２６４のドレイン端子には昇圧電位ＶＨが接続され、ソース端子はセンス抵抗２３を介してオペアンプＯＰ４の反転入力端子に接続されている。
【００７１】
また、オペアンプＯＰ４の非反転入力端子および反転入力端子の接続が、第３実施形態に場合に対して逆転している。すなわち、メインＭＯＳトランジスタＭｔｒのソース端子Ｔ２は非反転入力端子に接続され、センスＭＯＳトランジスタＳｔｒのソース端子Ｔ４は反転入力端子に接続されている。
【００７２】
このように、本変形例におけるバッファ２６は、第１バッファ２６ａおよび第２バッファ２６ｂがいずれもソース接地の構成とされている。そして、オペアンプＯＰ４の出力の負帰還に係るフィードバック先は反転入力端子となっている。よって、第１、第２実施形態に較べてオペアンプＯＰ４によるフィードバックを容易にすることができる。また、本変形例のように構成した半導体装置１５０においても、第３実施形態と同様に、力行時あるいは回生時の出力電流に対応したセンス電流を流すことができる。つまり、半導体装置１５０は、メインＭＯＳトランジスタＭｔｒのドレイン−ソース間電圧と、センスＭＯＳトランジスタＳｔｒのドレイン−ソース間電圧とを同値に維持した状態で回生時のセンス電流を検出することができる。
【００７３】
（第４実施形態）
上記した各実施形態および変形例においては、信号ＳＩＧに基づいて、有効にするオペアンプあるいはスイッチを制御して、センス抵抗２３に流れるフィードバック電流の向きを規定する例について説明した。各実施形態および変形例においては、センス電流Ｉｓのゼロ点を境界にして、外部信号ＳＩＧを用いて力行時と回生時とでセンス電流の方向を切り替えている。
【００７４】
これに対して、本実施形態における半導体装置１６０は、信号ＳＩＧを用いることなく、フィードバック電流、すなわちセンス電流Ｉｓの向きを自動的に切り替える例について説明する。半導体装置１６０は、センス電流Ｉｓがゼロにならないようにすることで、バッファ２６において自動的にセンス電流Ｉｓの方向を切り替えるものである。なお、電圧調整回路２５およびバッファ２６を除く要素は、第３実施形態に記載の半導体装置１４０と同一であるから、同一要素の詳しい説明を省略する。
【００７５】
半導体装置１６０における電圧調整回路２５は、ＮＭＯＳトランジスタ２５５と定電流源２５６とを有している。回路構成は第３実施形態における第１調整回路２５ａや第２調整回路２５ｂと同様であり、定電流源２５６とＮＭＯＳトランジスタ２５５はこの順で昇圧電位ＶＨと基準電位ＶＳＳの間で直列接続されている。ＮＭＯＳトランジスタ２５５のゲート端子にはオペアンプＯＰ４の出力が入力されており、オペアンプＯＰ４の出力に応じて、定電流源２５６とＮＭＯＳトランジスタ２５５の中間点の電位が変動するようになっている。
【００７６】
半導体装置１６０におけるバッファ２６は、ボルテージフォロア構成とされた所謂ＡＢ級バッファである。バッファ２６は、入力電圧がゼロの場合においても入力段のトランジスタにドレイン電流が流れる構成になっている。このため、バッファ２６の出力は、入力電圧に対してオフセットされた状態で、入力電圧に対応した出力電圧が得られる。以下に詳しい回路構成を説明する。
【００７７】
バッファ２６は、入力段として、ＮＭＯＳトランジスタ２６５と、ＰＭＯＳトランジスタ２６７と、定電流源２６６と、定電流源２６８とを有している。定電流源２６６とＮＭＯＳトランジスタ２６５と、ＰＭＯＳトランジスタ２６７と定電流源２６８はこの順で昇圧電位ＶＨと基準電位ＶＳＳの間で直列接続されている。ＮＭＯＳトランジスタ２６５のゲート端子は、ドレイン端子と同電位になるように接続されている。ＰＭＯＳトランジスタ２６７のゲート端子は、ソース端子と同電位になるように接続されている。電圧調整回路２５の出力電圧は、ＮＭＯＳトランジスタ２６５とＰＭＯＳトランジスタ２６７とが接続される中間点に入力される。
【００７８】
また、バッファ２６は、出力段として、ＮＭＯＳトランジスタ２６９とＰＭＯＳトランジスタ２７０とを有している。ＮＭＯＳトランジスタ２６９とＰＭＯＳトランジスタ２７０はこの順で昇圧電位ＶＨと基準電位ＶＳＳの間で直列接続されている。ＮＭＯＳトランジスタ２６９のゲート端子は、入力段におけるＮＭＯＳトランジスタ２６５のゲート端子と同電位とされ、ＰＭＯＳトランジスタ２７０のゲート端子は、入力段におけるＰＭＯＳトランジスタ２６７のゲート端子と同電位とされている。出力段においてはＮＭＯＳトランジスタ２６９とＰＭＯＳトランジスタ２７０とが接続される中間点が出力点であり、該出力点がセンス抵抗２３を介してオペアンプＯＰ４における非反転入力端子に接続されている。
【００７９】
以下に、力行時および回生時における半導体装置１６０の動作について簡単に説明する。なお、図７に矢印で示す力行時のセンス電流Ｉｓの向きを正方向とし、矢印で示す力行電流Ｉｐの向きを正方向とし、矢印で示す回生電流Ｉｎの向きを正方向とする。すなわち、Ｉｓ＝Ｉｐ−Ｉｎである。
【００８０】
＜力行時：センス電流Ｉｓが小さいとき＞
力行時はメインＭＯＳトランジスタＭｔｒの第１端子たるドレイン端子Ｔ１から第２端子たるソース端子Ｔ２に向かって出力電流が流れる。センス電流Ｉｓについても、センスＭＯＳトランジスタＳｔｒの第３端子たるドレイン端子Ｔ３から第４端子たるソース端子Ｔ４に向かって流れる。すなわち、電位の大小関係は、ＭＭ＜ＶＢ、ＳＭ＜ＶＢである。
【００８１】
センス電流Ｉｓが小さい、すなわち、ＳＭ＞ＭＭを仮定すると、オペアンプＯＰ４の出力は正となる。これにより、電圧調整回路２５におけるＮＭＯＳトランジスタ２５５のゲート電位が上昇し、電圧調整回路２５の出力電圧は下降する。換言すれば、バッファ２６の入力電圧は下降する。バッファ２６の入力電圧が下降すると、バッファ２６の出力電圧も下降するように作用する。つまり、力行電流Ｉｐが増加してバッファ２６の出力電圧を下げるように作用する。Ｉｐの増加にともなってセンス電流Ｉｓが増加して第４端子の電位ＳＭが下降する。つまり、ＳＭ＝ＭＭとなるようにフィードバックされる。
【００８２】
＜力行時：センス電流Ｉｓが大きいとき＞
電位の大小関係は、ＭＭ＜ＶＢ、ＳＭ＜ＶＢである。
【００８３】
センス電流Ｉｓが大きい、すなわち、ＳＭ＜ＭＭを仮定すると、オペアンプＯＰ４の出力は負となる。これにより、電圧調整回路２５におけるＮＭＯＳトランジスタ２５５のゲート電位が下降し、電圧調整回路２５の出力電圧は上昇する。換言すれば、バッファ２６の入力電圧は上昇する。バッファ２６の入力電圧が上昇すると、バッファ２６の出力電圧も上昇するように作用する。つまり、力行電流Ｉｐが減少してバッファ２６の出力電圧を上げるように作用する。Ｉｐの減少にともなってセンス電流Ｉｓが減少して第４端子の電位ＳＭが上昇する。つまり、ＳＭ＝ＭＭとなるようにフィードバックされる。
【００８４】
＜回生時：センス電流Ｉｓが小さいとき＞
回生時はメインＭＯＳトランジスタＭｔｒの第２端子たるソース端子Ｔ２から第１端子たるドレイン端子Ｔ１に向かって出力電流が流れる。センス電流Ｉｓについても、センスＭＯＳトランジスタＳｔｒの第４端子たるソース端子Ｔ４から第３端子たるドレイン端子Ｔ３に向かって流れる。すなわち、電位の大小関係は、ＭＭ＞ＶＢ、ＳＭ＞ＶＢである。
【００８５】
センス電流Ｉｓが小さい、すなわち、ＳＭ＜ＭＭを仮定すると、オペアンプＯＰ４の出力は負となる。これにより、電圧調整回路２５におけるＮＭＯＳトランジスタ２５５のゲート電位が下降し、電圧調整回路２５の出力電圧は上昇する。換言すれば、バッファ２６の入力電圧は上昇する。バッファ２６の入力電圧が上昇すると、バッファ２６の出力電圧も上昇するように作用する。つまり、回生電流Ｉｎが増加してバッファ２６の出力電圧を上げるように作用する。Ｉｎの増加にともなってセンス電流Ｉｓが負の方向に増大して第４端子の電位ＳＭが上昇する。つまり、ＳＭ＝ＭＭとなるようにフィードバックされる。
【００８６】
＜回生時：センス電流Ｉｓが大きいとき＞
電位の大小関係は、ＭＭ＞ＶＢ、ＳＭ＞ＶＢである。
【００８７】
センス電流Ｉｓが大きい、すなわち、ＳＭ＞ＭＭを仮定すると、オペアンプＯＰ４の出力は正となる。これにより、電圧調整回路２５におけるＮＭＯＳトランジスタ２５５のゲート電位が上昇し、電圧調整回路２５の出力電圧は下降する。換言すれば、バッファ２６の入力電圧は下降する。バッファ２６の入力電圧が下降すると、バッファ２６の出力電圧も下降するように作用する。つまり、回生電流Ｉｎが減少してバッファ２６の出力電圧を下げるように作用する。Ｉｎの減少にともなってセンス電流Ｉｓが減少して第４端子の電位ＳＭが下降する。つまり、ＳＭ＝ＭＭとなるようにフィードバックされる。
【００８８】
このように、バッファ２６にＡＢ級バッファを採用することにより、力行時と回生時において、オペアンプＯＰ４のフィードバック電流（センス電流）の向きを切り替えるスイッチを用いることなく、自動的にセンス電流の向きを切り替えることができる。
【００８９】
（変形例４）
言うまでもなく、バッファ２６に採用するＡＢ級バッファは上記例に示す回路構成に限定されるものではない。第４実施形態における半導体装置１６０では、バッファ２６にボルテージフォロア型のＡＢ級アンプを採用する例を示したが、図８に示すように、ソース接地型のＡＢ級アンプを採用しても良い。この場合、第３実施形態に対する変形例３と同様に、オペアンプＯＰ４の非反転入力端子および反転入力端子の接続が、第４実施形態に場合に対して逆転している。すなわち、本実施形態における半導体装置１７０では、メインＭＯＳトランジスタＭｔｒのソース端子Ｔ２は非反転入力端子に接続され、センスＭＯＳトランジスタＳｔｒのソース端子Ｔ４は反転入力端子に接続されている。
【００９０】
このほか、半導体装置１７０は、第４実施形態における半導体装置１６０に対してバッファ２６がソース接地型のＡＢ級アンプとなる。具体的には、バッファ２６は、入力段として、ＮＭＯＳトランジスタ２７１と、ＰＭＯＳトランジスタ２７２と、定電流源２６６と、定電流源２６８を有している。ＮＭＯＳトランジスタ２７１とＰＭＯＳトランジスタ２７２とは、昇圧電位ＶＨ側の定電流源２６６と基準電位ＶＳＳ側の定電流源２６８との間で互いに並列に接続されている。電圧調整回路２５の出力電圧は、ＮＭＯＳトランジスタ２７１のソース端子に入力される。
【００９１】
また、バッファ２６は、出力段として、ＰＭＯＳトランジスタ２７３とＮＭＯＳトランジスタ２７４はこの順で昇圧電位ＶＨと基準電位ＶＳＳの間で直列接続されている。ＰＭＯＳトランジスタ２７３のゲート端子は、入力段におけるＮＭＯＳトランジスタ２７１のドレイン端子と同電位とされ、ＮＭＯＳトランジスタ２７４のゲート端子は、入力段におけるＮＭＯＳトランジスタ２７１のソース端子と同電位とされている。出力段においてはＰＭＯＳトランジスタ２７３とＮＭＯＳトランジスタ２７４とが接続される中間点が出力点であり、該出力点がセンス抵抗２３を介してオペアンプＯＰ４における反転入力端子に接続されている。
【００９２】
（その他の実施形態）
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００９３】
上記した各実施形態および各変形例では、パワースイッチング素子としてＭＯＳＦＥＴが採用される例を示したが、パワースイッチング素子の種類については限定されるものではない。例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）やその他の素子を採用することができる。
【００９４】
また、上記した各実施形態および各変形例では、センス電流Ｉｓに検出に係るセンス電流検出アンプ２４について、差動／シングルエンド変換アンプを採用する例について示したが、センス抵抗２３に流れるセンス電流の検出方法については任意である。
【００９５】
また、第３実施形態や第４実施形態において、電圧調整回路２５およびバッファ２６の回路構成は一例である。電圧調整回路２５は、前段のオペアンプの出力に対応した出力電圧を生成可能な回路であれば良いし、バッファ２６は、前段の電圧調整回路２５の出力に対応する出力電圧が生成可能であって、回生時において電源電位ＶＢよりも高電位を生成可能に構成された回路であれば良い。
【符号の説明】
【００９６】
１０…パワースイッチング素子，２０…電流検出部，２１…第１トランジスタ，２２…第２トランジスタ，２３…センス抵抗，２４…センス電流検出アンプ，２５…電圧調整回路，２６…バッファ，Ｍｔｒ…メインＭＯＳトランジスタ，Ｓｔｒ…センスＭＯＳトランジスタ，ＯＰ１〜ＯＰ４…オペアンプ
【図１】
2018031705.tif 000003
【図２】
2018031705.tif 000004
【図３】
2018031705.tif 000005
【図４】
2018031705.tif 000006
【図５】
2018031705.tif 000007
【図６】
2018031705.tif 000008
【図７】
2018031705.tif 000009
【図８】
2018031705.tif 000010