(57)【要約】【課題】フィールドシーケンシャル方式の液晶表示装置をカメラのビューファインダ等に用いた場合には、見える画像は常に１フレーム遅れた画像になり、実際に撮像される画像とは一致しなくなるという問題があった。【解決手段】２個のメモリ手段を有し、当該２個のメモリ手段の一方のメモリ手段に画像データを書き込み、他方のメモリ手段から画像データを読み出して表示させる方式で、画像表示エリアを複数の分割表示エリアに分割し、２個のメモリ手段の各々に複数のメモリ領域を設け、１画面分の画像を表示させるｎ番目のフレーム期間内において、一方のメモリ手段のメモリ領域からｎ番目の画像データを読み出して所定の分割表示エリアに表示し、それと同時に、他方のメモリ手段のメモリ領域からｎ−１番目の画像データを読み出してその他の所定の分割表示エリアに表示することで、１画面分の画像を表示する。【選択図】図１
2018054691.tif 000002
【特許請求の範囲】
【請求項１】
１画面分の画像データを書き込むことが可能な２個のメモリ手段を有し、当該２個のメモリ手段のうち一方のメモリ手段に画像データを書き込みながら、他方のメモリ手段から既に書き込みが完了している画像データを読み出して画像表示エリアに表示させるフィールドシーケンシャル方式の液晶表示装置において、
前記画像表示エリアを分割して複数の分割表示エリアを設けると共に、前記２個のメモリ手段の各々に前記複数の分割表示エリアに対応する複数のメモリ領域を設け、前記２個のメモリ手段の前記複数のメモリ領域に画像データを順次書き込むと共に、１画面分の画像を表示させるｎ番目のフレーム期間内において、前記一方のメモリ手段の前記複数のメモリ領域のうち前記画像データの書き込みが既に完了しているメモリ領域からｎ番目の画像データを読み出して前記複数の分割表示エリアのうち対応する分割表示エリアに表示させ、それと同時に、前記他方のメモリ手段の前記複数のメモリ領域のうち前記画像データの書き込みが既に完了しているメモリ領域からｎ−１番目の画像データを読み出して前記複数の分割表示エリアのうち前記ｎ番目の画像データを表示させた分割表示エリア以外の対応する分割表示エリアに表示させることを特徴とする液晶表示装置。
【請求項２】
前記１つのフレーム期間は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色の画像を選択的に表示させる３つの表示フィールド期間を含み、当該３つの表示フィールド期間の各々の期間内において、前記一方のメモリ手段の前記複数のメモリ領域のうち前記画像データの書き込みが既に完了しているメモリ領域からｎ番目の画像データを読み出して前記複数の分割表示エリアのうち対応する分割表示エリアに表示させ、それと同時に、前記他方のメモリ手段の前記複数のメモリ領域のうち前記画像データの書き込みが既に完了しているメモリ領域からｎ−１番目の画像データを読み出して前記複数の分割表示エリアのうち前記ｎ番目の画像データを表示させた分割表示エリア以外の対応する分割表示エリアに表示させることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記画像表示エリアは、３つの分割表示エリアに分割されていることを特徴とする請求項１又は２に記載の液晶表示装置。
【請求項４】
前記１つのフレーム期間は、各々が１画面分の画像を表示させる３つのサブフレーム期間で構成され、当該３つのサブフレーム期間の各々の期間内において、前記３つの分割表示エリアのうち何れか１つに表示させる画像データの全てを前記２個のメモリ手段のうち何れか一方に書き込むことを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記画像表示エリアは、９つの分割表示エリアに分割されていることを特徴とする請求項１又は２に記載の液晶表示装置。
【請求項６】
前記１つのフレーム期間は、各々が１画面分の画像を表示させる３つのサブフレーム期間で構成されると共に、当該３つのサブフレーム期間の各々は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色の画像を選択的に表示させる３つの表示フィールド期間と、当該３つの表示フィールド期間の各々に連続して１つずつ設けられた、前記画像表示エリアに画像を表示させない３つの非表示フィールド期間とで構成され、前記３つの表示フィールド期間の各々にそれと対をなす前記非表示フィールド期間を１つずつ加えてなる３つの期間の各々の期間内において、前記９つの分割表示エリアのうち何れか１つに表示させる画像データの全てを前記２個のメモリ手段のうち何れか一方に書き込むことを特徴とする請求項５に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィールドシーケンシャル方式の液晶表示装置に関する。
【背景技術】
【０００２】
近年、応答速度が速いことから、自発分極を有する強誘電性液晶を用い、構成を単純化するためにフィールドシーケンシャル駆動を行う液晶表示装置が利用されている。
【０００３】
しかしながら、この強誘電性液晶を用いたフィールドシーケンシャル方式の表示装置には色々問題がある。例えば読み込んだ画像データをそのまま表示させることが出来ないので、書き込み用と読み出し用に兼用するＡバッファ、Ｂバッファの２個のバッファを設け、書き込み動作は、最初のフレームでは画像データをＡバッファに書き込み、次のフレームでは画像データをＢバッファに書き込むという動作を交互に繰り返し、表示動作は、前のフレームにて書き込みが完了しているバッファからの画像データにより交互に強誘電性液晶の画素を駆動して表示を行うのが望ましい。
【０００４】
また、強誘電性液晶においても画素電極と共通電極との間に印加される電圧の電位差に直流成分が残ると液晶の焼き付き現象が生じるので、その直流成分を打ち消すために逆電圧を印加する、いわゆるＤＣバランス駆動を行うのが望ましい。
【０００５】
強誘電性液晶を用いたフィールドシーケンシャル方式の液晶表示装置に関する提案はいろいろなされている（例えば特許文献１）。特許文献１に記載された液晶表示装置は、列データ線Ｄ０〜Ｄｎ、行選択線Ｗ０〜Ｗｎのマトリックス構成の強誘電性液晶表示部と、赤色、緑色、青色の３色のＬＥＤ光源と、１フレーム当り３色×１２個のサブフレームと、フレームバッファを２組有するダブルバッファ構成の強誘電性液晶を用いたフィールドシーケンシャル方式の液晶表示装置である。
【０００６】
特許文献１における強誘電性液晶を用いたフィールドシーケンシャル方式の液晶表示装置では、フレームバッファを２組有するダブルバッファ構成となっており、そのダブルバッファを交互に使用して画像データの書き込みと読み出しを交互に行なっている。すなわち一方のフレームバッファに画像データを書き込むと同時に、他方のフレームバッファに格納されている画像データを読み出して表示を行うことを、１フレーム期間単位で交互に繰り返す。すなわち、ある１フレームは一方のフレームバッファが画像データを書き込んでいる期間は、他方のフレームバッファは既に書き込まれている直前の１フレームの画像データを液晶表示装置に供給して画像表示を行う。そして次の１フレームは、他方のフレームバッファに画像データを書き込み、それと並行して一方のフレームバッファが書き込みが終了している直前の１フレームの画像データを液晶表示装置に供給して画像表示を行う。
【０００７】
次に特許文献１におけるＤＣバランス駆動について説明する。各サブフレームを前半周期と後半周期とに分け、前半周期を表示駆動区間とし、後半周期を補償駆動区間として、黒駆動電圧Ｖｂと白駆動電圧Ｖｗを用意する。そして画像データ（サブフレームデータ）が「１」の時は表示駆動区間では白駆動電圧Ｖｗ、補償駆動区間では黒駆動電圧Ｖｂで駆動し、また画像データが「０」の時は駆表示動区間では黒駆動電圧Ｖｂ、補償駆動区間では白駆動電圧Ｖｗで駆動している。
【０００８】
上記のごとく、各サブフレーム区間を前半の表示駆動区間と後半の補償駆動区間とに分割し、表示駆動区間と補償駆動区間とには対象形の方形波で、互いに逆相の駆動電圧を供給することによって、液晶表示素子の焼き付きが解消されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１４−１１５４３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記のように、特許文献１における強誘電性液晶を用いたフィールドシーケンシャル方式の液晶表示装置では、書き込み用と、表示用に兼用するＡバッファ、Ｂバッファの２個のバッファを設け、書き込み動作は、最初のフレームでは画像データをＡバッファに書き込み、次のフレームでは画像データをＢバッファに書き込むという交互動作を繰り返し、表示動作は前のフレームにて書き込みが完了しているバッファからの画像データにより交互に強誘電性液晶の画素の駆動をおこなっている。このため、この強誘電性液晶を用いたフィールドシーケンシャル方式の液晶表示装置をカメラのビューファインダ等に用いた場合には、ビューファインダから見える画像は常に１フレーム遅れた画像を見ていることになり、実際に撮像される画像とは一致しなくなる。これはビューファインダを見る使用者に視覚的な違和感を生じさせる結果となる。
【００１１】
本発明は、上記問題を解決しようとするものであり、カメラのビューファインダ等に表示される画像と、実際に撮像される画像との時間的なずれを小さくすることができるフィールドシーケンシャル方式の液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するための、本発明における液晶表示装置の構成は、１画面分の画像データを書き込むことが可能な２個のメモリ手段を有し、当該２個のメモリ手段のうち一方のメモリ手段に画像データを書き込みながら、他方のメモリ手段から既に書き込みが完了している画像データを読み出して画像表示エリアに表示させるフィールドシーケンシャル方式の液晶表示装置において、前記画像表示エリアを分割して複数の分割表示エリアを設けると共に、前記２個のメモリ手段の各々に前記複数の分割表示エリアに対応する複数のメモリ領域を設け、前記２個のメモリ手段の前記複数のメモリ領域に画像データを順次書き込むと共に、１画面分の画像を表示させるｎ番目のフレーム期間内において、前記一方のメモリ手段の前記複数のメモリ領域のうち前記画像データの書き込みが既に完了しているメモリ領域からｎ番目の画像データを読み出して前記複数の分割表示エリアのうち対応する分割表示エリアに表示させ、それと同時に、前記他方のメモリ手段の前記複数のメモリ領域のうち前記画像データの書き込みが既に完了しているメモリ領域からｎ−１番目の画像データを読み出して前記複数の分割表示エリアのうち前記ｎ番目の画像データを表示させた分割表示エリア以外の対応する分割表示エリアに表示させることを特徴とする。
【００１３】
上記構成によれば、書き込みが終了している他のメモリ手段からのｎ−１番目の画像データに、現在書き込み中の一方のメモリ手段における書き込みが終了した部分のｎ番目の画像データを組み合わせて１画面分の表示データとすることによって、カメラによって狙った画像と、ビューファインダ等に表示される画像との差異（時間的なずれ）を少なくすることが出来る。
【００１４】
前記１つのフレーム期間は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色の画像を選択的に表示させる３つの表示フィールド期間を含み、当該３つの表示フィールド期間の各々の期間内において、前記一方のメモリ手段の前記複数のメモリ領域のうち前記画像データの書き込みが既に完了しているメモリ領域からｎ番目の画像データを読み出して前記複数の分割表示エリアのうち対応する分割表示エリアに表示させ、それと同時に、前記他方のメモリ手段の前記複数のメモリ領域のうち前記画像データの書き込みが既に完了しているメモリ領域からｎ−１番目の画像データを読み出して前記複数の分割表示エリアのうち前記ｎ番目の画像データを表示させた分割表示エリア以外の対応する分割表示エリアに表示させても良い。
【００１５】
上記構成によれば、カラー画像における、カメラによって狙った画像と、ビューファインダ等に表示される画像との差異を少なくすることが出来る。
【００１６】
前記画像表示エリアは、３つの分割表示エリアに分割されているとよい。
【００１７】
画像表示エリアの分割数が３であれば、画像の時間的なずれを小さくしつつ、駆動プロセスの複雑化を最小限に抑えることができる。特にカラー表示では表示フィールドがＲ、Ｇ、Ｂの３個なので、分割表示エリアを３の倍数にすると効率的でバランスが良い駆動が行なわれる。
【００１８】
前記１つのフレーム期間は、各々が１画面分の画像を表示させる３つのサブフレーム期間で構成され、当該３つのサブフレーム期間の各々の期間内において、前記３つの分割表示エリアのうち何れか１つに表示させる画像データの全てを前記２個のメモリ手段のうち何れか一方に書き込むとよい。
【００１９】
上記構成によれば、分割表示エリアが３つの場合において、フィールドシーケンシャル方式の通常の駆動シーケンス（フィールドの数、長さ、順序等）を変えることなく効率的な駆動を行うことができるため、本発明を実用に供するのにより適したものとすることができる。
【００２０】
前記画像表示エリアは、９つの分割表示エリアに分割されているとよい。
【００２１】
画像表示エリアの分割数が９であれば、カメラのビューファインダ等に表示される画像と、実際に撮像される画像との時間的なずれをさらに小さくすることができ、その一方では駆動プロセスの複雑化を実用的な許容範囲内に抑えることができる。特にカラー表示では表示フィールドがＲ、Ｇ、Ｂの３個なので、分割表示エリアを３の倍数にすると効率的でバランスが良い駆動が行なわれる。
【００２２】
前記１つのフレーム期間は、各々が１画面分の画像を表示させる３つのサブフレーム期間で構成されると共に、当該３つのサブフレーム期間の各々は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色の画像を選択的に表示させる３つの表示フィールド期間と、当該３つの表示フィールド期間の各々に連続して１つずつ設けられた、前記画像表示エリアに画像を表示させない３つの非表示フィールド期間とで構成され、前記３つの表示フィールド期間の各々にそれと対をなす前記非表示フィールド期間を１つずつ加えてなる３つの期間の各々の期間内において、前記９つの分割表示エリアのうち何れか１つに表示させる画像データの全てを前記２個のメモリ手段のうち何れか一方に書き込むとよい。
【００２３】
上記構成によれば、分割表示エリアが９つの場合において、フィールドシーケンシャル方式の通常の駆動シーケンス（フィールドの数、長さ、順序等）を変えることなく効率的な駆動を行うことができるため、本発明を実用に供するのにより適したものとすることができる。
【発明の効果】
【００２４】
本発明によれば、書き込みが終了している他のメモリ手段から読み出したｎ−１番目の画像データに、現在書き込み中の一方のメモリ手段における書き込みが終了した部分から読み出したｎ番目の画像データを組み合わせて１画面分の画像とすることによって、カメラのビューファインダ等に表示される画像と、実際に撮像される画像との時間的なずれを小さくすることができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１実施形態における液晶表示装置の構成を示すブロック図である。
【図２】図１に示す画素部の構成を示すブロック図である。
【図３】図２に示すデータ比較回路の構成を示す回路図である。
【図４】本発明の各フレームに対するサブフレーム構成を示す構成図である。
【図５】図４に示す、１フレームに対するＡメモリアドレスと表示フィールドとの関係を示す構成図である。
【図６】図４に示す、１フレームに対するＡメモリアドレスへの書き込み動作を示す構成図である。
【図７】図４に示す、１フレームに対するＡメモリアドレス、Ｂメモリアドレスと表示メモリアドレスとの関係を示す構成図である。
【図８】図４に示す、１フレームに対するＡメモリアドレス、Ｂメモリアドレスと表示メモリアドレスとの関係を示す構成図である。
【図９】図４に示す、サブフレームに対する各フィールドの駆動動作を示す波形図である。
【図１０】図１に示す、Ａメモリアドレス、Ｂメモリアドレスと画素アレイとの関係を示す構成表である。
【図１１】本発明の第２実施形態における液晶表示装置の、１フレームに対するＡメモリアドレス、Ｂメモリアドレスと表示メモリアドレスとの関係を示す構成図である。
【図１２】本発明の第２実施形態における液晶表示装置の、１フレームに対するＡメモリアドレス、Ｂメモリアドレスと表示メモリアドレスとの関係を示す構成図である。
【発明を実施するための形態】
【００２６】
以下図面を用いて本発明の液晶表示装置について説明する。なお実施形態においては最適構成として、強誘電性液晶表示素子を用いたフィールドシーケンシャル方式の液晶表示装置を例示するが、これに限定されるものではなく、その他の液晶表示素子を用いた液晶表示装置であっても良いことは当然である。
【００２７】
［第１実施形態］
図１〜図６は本発明の第１実施形態におけるフィールドシーケンシャル方式の液晶表示装置であり、図１は液晶表示装置の構成を示すブロック図、図２は図１に示す画素部の構成を示すブロック図、図３は図２に示すデータ比較回路の構成を示す回路図、図４は本発明におけるフレーム構成を示すフレームチャート図、図５は１フレームに対するデータ書き込みと、表示データのフィールドを表わす説明図、図６は１フレームに対応する画像データの書き込み動作を説明する説明図である。
【００２８】
図１は第１実施形態における液晶表示装置１００の構成を示すブロック図であり、液晶表示装置１００は画像データを３分割したフィールドシーケンシャル方式の液晶表示装置である。液晶表示装置１００はサブフレームデータ生成部１０、データ書き込み回路１１、データバッファ１２、データ選択部１３、駆動制御部１４、データ供給部１５、ライン選択部１６、ランプ波発生部１７、ＬＥＤ駆動部１８、表示部２０により構成されている。
【００２９】
表示部２０はデータ線Ｄ１〜Ｄｎと、ライン選択線Ｌ１〜Ｌｍとが交わる交点に設けられた多数の画素部３０により構成されている。なお本実施形態における表示部２０は行数Ｌ１〜Ｌｍが７２０本、列数Ｄ１〜Ｄｎが１０８０本で、７２０×１２８０＝９２１６００個の画素３０よりなる表示エリアを構成している。また本発明においては表示エリアを分割して複数の分割表示エリアを構成しており、第１実施形態においては７２０本の行数を３分割して２４０×１２８０個の分割表示エリアを３個設け、この３個の分割表示エリアに対して上から順に、１番目の表示エリアの画像データをＴｏｐ画像データ（以後Ｔデータと略記する）、２番目の表示エリアの画像データをＭｉｄｄｌｅ画像データ（以後Ｍデータと略記する）、３番目の表示エリアの画像データをＢｏｔｔｏｍ画像データ（以後Ｂデータと略記する）としている。
【００３０】
サブフレームデータ生成部１０は図示しない撮像装置から供給される画像データを１フレーム毎に例えば３色×３個のサブフレームデータに変換して出力する。データ書き込み回路１１はサブフレームデータ生成部１０から供給されるサブフレームデータを１フレーム毎に出力端子Ｏａ、Ｏｂに切り替え出力する。データバッファ１２はＡバッファ１２ａとＢバッファ１２ｂの２個のバッファを有するダブルバッファ構成であり、１フレームごとにデータ書き込み部１１の出力端子Ｏａ、Ｏｂから供給されるサブフレームデータを、それぞれＡバッファ１２ａとＢバッファ１２ｂとの各メモリ部に書き込む。なお、本実施形態においてはそしてデータバッファ１２を構成するＡバッファ１２ａとＢバッファ１２ｂとには３分割した各分割表示エリアに対応する、１番目の表示エリアのＴｏｐ画像データ、２番目の表示エリアのＭｉｄｄｌｅ画像データ、３番目の表示エリアのＢｏｔｔｏｍ画像データに対応する３個のメモリ領域として、Ｔメモリ、Ｍメモリ、Ｂメモリが設けられている。
【００３１】
駆動制御部１４はデータ選択部１３への選択、転送制御信号、データ供給部１５とライン選択部１６への制御信号、ランプ波発生部１７への発生制御信号、ＬＥＤ駆動部１８への点灯制御信号を供給する。データ供給部１５は駆動制御部１４からの制御信号により、データ選択部１３によって選択供給される、Ａバッファ１２ａのデータと、Ｂバッファ１２ｂのデータとを組み合わせて表示部２０の各画素部３０に供給する。またライン選択部１６は駆動制御部１４からの制御信号により、データ書き込みを行うラインをＬ１からＬｍに向かって順に選択していく。ＬＥＤ駆動部１８は駆動制御部１４からの制御信号により、駆動フィールドに合わせてＲ、Ｇ、Ｂの各ＬＥＤを点灯する。
【００３２】
次に図２、図３により画素部３０の具体的構成及び動作を説明する。図２は図１に示す画素部３０の構成を示すブロック図であり、画素メモリ３１、データ比較回路３２、画素駆動回路３３、画素電極と共通電極とで挟まれた強誘電性液晶により構成される画素３４により構成されている。そして画素メモリ３１にはデータ供給部１５から、画素データ信号Ｖｄであるサブフレーム信号が供給され、またデータ比較回路３２にはランプ波発生部１７からランプ波信号Ｖｓが供給され、さらに画素部３０全体にはライン制御信号がライン選択部１６から供給されている。
【００３３】
図３（ａ）は図２に示すデータ比較回路３２の具体的構成を示す回路図である。データ比較回路３２はコンパレータ３２ａにより構成されている。そしてコンパレータ３２ａの負入力端子（−）には画素メモリ３１から画像データ信号Ｖｄに対応する電圧値が供給され、コンパレータ３２ａの正入力端子（＋）にはランプ波信号Ｖｓが供給されている。コンパレータ３２ａの出力端子からは表示駆動信号Ｖｏが出力される。
【００３４】
図３に示す事例は、画像データ信号Ｖｄが５０％の場合を説明する。コンパレータ３２ａの正入力端子（＋）に鋸歯状波形のランプ波信号Ｖｓが供給されると、ランプ波信号Ｖｓの電圧レベルが基準信号である画像データ信号Ｖｄより低い間はコンパレータ３２ａの出力電圧Ｖｏは“０”であり、ランプ波信号Ｖｓの電圧レベルが基準信号である画像データ信号Ｖｄより高くなると、コンパレータ３２ａが動作して出力電圧Ｖｏが“１”に反転する。図２（ｂ）はこの動作波形を示している。すなわちランプ波信号Ｖｓの電圧レベルが画像データ信号Ｖｄより低い間は出力電圧は“０”であり、ランプ波信号Ｖｓの電圧レベルが基準信号である画像データ信号Ｖｄ（５０％）より高くなると、コンパレータ３２ａが動作して出力電圧が“１”に反転する。そしてこの５０％の出力電圧が画素駆動回路３３を介して画素３４に印加される。
【００３５】
上記のごとく、画像データ信号Ｖｄが５０％の場合には、フィールド期間の半分（５０％）の間だけ出力電圧Ｖｏが画素３０に印加され５０％明度の表示が行われる。これは、強誘電性液晶の場合、液晶分子が２つの状態間での反転動作のみしか出来ず、アナログ的制御が出来ないので、画像データ信号Ｖｄのアナログ値をコンパレータ３２ａを用いてパルス幅変調し、出力電圧Ｖｏのパルス幅で画素３０の明度を制御している。
【００３６】
次に本発明における表示エリアの分割数（本実施形態では３分割Ｔ、Ｍ、Ｂ領域）とこの各分割エリアに対する書き込みを行うためのフィールド及び表示を行う為のフイールド構成に付いて説明する。図４は本発明のフレーム構成を示し、現在動作中のフレームを第ｎフレームとし（ｎは１以上の整数を表す）、この第ｎフレームの１つ前のフレームを第ｎ−１フレーム、第ｎフレームの１つ後のフレームを第ｎ＋１フレームと記載する。そして各フレームには３個のサブフレームとして表示動作の制御と各分割表示エリアのデータ書き込み動作を制御する第１サブフレーム（第１ＳＦと記載する）、第２サブフレーム（第２ＳＦと記載する）、第３サブフレーム（第３ＳＦと記載する）が設けられている。
【００３７】
図５は第ｎフレームによる表示エリアの書き込み動作を示しており、（ａ）はフレーム構成で、第ｎフレームにおける第１ＳＦ、第２ＳＦ、第３ＳＦを示す。（ｂ）は図１に示すデータバッファ１２の、Ａバッファ１２ａ、Ｂバッファ１２ｂにおける３分割された各メモリ領域Ｔ、Ｍ、Ｂ（図ではＡメモリアドレス、Ｂメモリアドレスと記載する）に対する書き込み状態を示し、第ｎフレームによるＡバッファ１２ａの書き込みを例示している。（ｃ）は表示データが書き込まれるフィールドを示しており、各サブフレームにはＲ、Ｒ’、Ｇ、Ｇ’、Ｂ、Ｂ’の６個のフィールドがもうけられている。なお、後述するがＲ、Ｇ、Ｂは表示駆動するための駆動フィールドであり、Ｒ’、Ｇ’、Ｂ’は強誘電性液晶をＤＣバランス駆動するための補償フィールドである。
【００３８】
次に第ｎフレームにおける表示エリアＴ、Ｍ、Ｂの書き込み動作を説明する。図５（ａ）に示す第１ＳＦにおいては（ｂ）に梨地で示す如く、Ａバッファ１２ａのＴメモリに対するデータ書き込み動作（ＴＭＷ）が行われる。同様に第２ＳＦにおいてはＡバッファ１２ａのＭメモリに対するデータ書き込み動作（ＭＭＷ）が行われ、第３ＳＦにおいてはＡバッファ１２ａのＢメモリに対するデータ書き込み動作（ＢＭＷ）が行われる。そして（ｃ）に示すように、各サブフレームごとに６個のフィールドに表示データＲ、Ｒ’、Ｇ、Ｇ’、Ｂ、Ｂ’の表示が行われる。すなわち１フレーム期間において、３つのサブフレームにより分割された表示エリアＴ、Ｍ、Ｂに対する、画像データの１回の書き込み動作が行われる。
【００３９】
図６は図１に示すデータバッファ１２に対する各表示データの書き込み動作を示し、第ｎフレームによるＡバッファ１２ａの各メモリアドレスへの書き込みを例示している。すなわち（ａ）に示すように第１ＳＦではＴ表示エリアの画像データであるＴデータをＡバッファ１２ａのＴメモリに確定データとして記憶させる書き込み動作（ＴＭＷ）が行われる。なおメモリアドレスに付した梨地は、そのメモリ領域に対するデータ書き込み動作が終了した確定データであることを示している。次に（ｂ）に示すように第２ＳＦにおいてはＭ表示エリアのＭデータをＡバッファ１２ａのＭメモリに記憶させるデータ書き込み動作（ＭＭＷ）が行われ、この時点では第１ＳＦで書き込まれたＴデータと第２ＳＦで書き込まれたＭデータが確定データ（梨地）となる。
【００４０】
さらに（ｃ）に示すように第３ＳＦにおいてはＢ表示エリアのＢデータをＡバッファ１２ａのＢメモリに記憶させるデータ書き込み動作（ＢＭＷ）が行われ、この時点では第１ＳＦで書き込まれたＴデータと第２ＳＦで書き込まれたＭデータと第３ＳＦで書き込まれたＢデータとの全てが確定データ（梨地）となる。すなわち、第ｎフレームにおいては、３分割された表示エリアの全ての画像データであるＴデータ、Ｍデータ、ＢデータがＡバッファ１２ａの３個のメモリ領域、Ｔメモリ、Ｍメモリ、Ｂメモリに確定データとして記憶される。
【００４１】
次に図７、図８により、図１に示すデータ選択部１３による表示データの選択設定動作と表示動作を説明する。図７は第ｎフレームにおけるＡメモリアドレス、Ｂメモリアドレスのデータ記憶状態と、表示動作での各サブフレームにおける表示データの構成図である。図７の内容は図６において説明した第ｎフレームでのＡバッファ１２ａへのデータ書き込み動作中における表示動作を示している。この時点では（ｄ）に示すようにＢバッファ１２ｂには、第ｎフレームの１つ前の第ｎ−１フレームにて書き込まれた各画像データであるＴデータ、Ｍデータ、ＢデータがＢバッファ１２ｂの３個のメモリ領域であるＴメモリ、Ｍメモリ、Ｂメモリに確定データとして記憶されている。
【００４２】
次に図７（ａ）に示すＡバッファ１２ａの画像データと、（ｄ）に示すＢバッファ１２ｂの画像データとから（ｃ）に示す表示データの選択設定動作を説明する。基本的に図１に示すデータ選択部１３はデータバッファ１２を構成するＡバッファ１２ａ、Ｂバッファ１２ｂから確定した画像データを選択してデータ供給部１５に設定する。まず第ｎフレームの第１ＳＦにおけるＡメモリアドレス、Ｂメモリアドレス、表示データの状態を説明する。（ａ）に示すＡバッファ１２ａはＴデータの書き込み中であり、確定データが存在しない。しかし（ｄ）に示すＢバッファ１２ｂは、第ｎフレームの１つ前の第ｎ−１フレームに書き込まれることによって、３個のメモリ領域であるＴメモリ、Ｍメモリ、Ｂメモリに各画像データであるＴデータ、Ｍデータ、Ｂデータが確定データとして記憶されている。なお、図５〜図８に示す各アドレス枠に記入された（ｎ）、（ｎ−１）等の記号は、そのアドレス枠が書き込まれたフレーム（図４に示す）を示している。すなわち第ｎフィールドで書き込まれたデータは（ｎ）、第ｎ−１フィールドで書き込まれたデータは（ｎ−１）である。
【００４３】
そこで図７（ｃ）に示す表示データの選択はＡバッファ１２ａ、Ｂバッファ１２ｂの条件に従って行なわれる。すなわち第１ＳＦの期間は、Ｂバッファ１２ｂにしか確定データが存在しないので、Ｂバッファ１２ｂの画像データのみを選択することになる。図７（ｃ）の表示データにおける第１ＳＦ期間においてはＴデータはＢバッファ１２ｂのＴデータ（ＢＴと略記）が選択され、ＭデータはＢバッファ１２ｂのＭデータ（ＢＭと略記）が選択され、ＢデータはＢバッファ１２ｂのＢデータ（ＢＢと略記）が選択される。すなわち第１ＳＦ期間においてはＴデータ、Ｍデータ、Ｂデータのすべての表示データはＢバッファ１２ｂに１つ前のフレーム（ｎ−１）で書き込まれて確定した画像データによって表示が行われる。その表示動作は図１に示すＬＥＤ駆動部１８の動作により、図７（ｂ）に示すＲ、Ｇ、Ｂの駆動区間ではＬＥＤが点灯してカラー表示がおこなわれ、またＲ’、Ｇ’、Ｂ’の非駆動区間ではＬＥＤが消灯してカラー表示は行われず、強誘電性液晶のＤＣバランス駆動が行われる。
【００４４】
次に第２ＳＦにおいては、（ａ）に示すＡバッファ１２ａの書き込み動作（ＴＭＷ）でＴデータが確定している。そこで図７（ｃ）の表示データは、第２ＳＦ期間においてはＴデータは第ｎフレームにおいてＡバッファ１２ａに確定されたＴデータ（ＡＴと略記）が選択され、ＭデータとＢデータはＢバッファ１２ｂのＭデータ（ＢＭ）とＢデータ（ＢＢ）がそれぞれ選択される。すなわち第２ＳＦ期間においては、Ｔデータの表示データは現在書き込み中の第ｎフレームにおいてＡバッファ１２ａに確定されたＴデータ（ＡＴ）が選択され、またＭデータ、Ｂデータの表示データはＢバッファ１２ｂに１つ前のフレーム（ｎ−１）で書き込まれた画像データが選択される。この結果Ａバッファ１２ａとＢバッファ１２ｂとの画像データを組み合わせて表示が行われる。
【００４５】
同様に第３ＳＦにおいては、Ａバッファ１２ａの書き込み動作（ＴＭＷ、ＭＭＷ）でＴデータとＭデータとが確定している。そこで図７（ｃ）の表示データにおける第３ＳＦ期間においてはＴデータとＭデータはＡバッファ１２ａの確定されたＴデータ（ＡＴ）とＭデータ（ＡＭ）がそれぞれ選択され、ＢデータのみＢバッファ１２ｂのＢデータ（ＢＢ）が選択される。すなわち第３ＳＦ期間においては、Ｔデータ、Ｍデータの表示データは現在の第ｎフレームにおいてＡバッファ１２ａに確定されたＴデータ（ＡＴ）とＭデータ（ＡＭ）が選択され、またＢデータの表示データはＢバッファ１２ｂに１つ前の第（ｎ−１）フレームで書き込まれたＢデータ（ＢＢ）が選択される。この結果Ａバッファ１２ａ、Ｂバッファ１２ｂの画像データを組み合わせて表示が行われる。
【００４６】
上記の如く、図７に（ｃ）に示す本発明の表示データの選択方式によると、３個のサブフレームのうち、第１ＳＦはＴデータ、Ｍデータ、Ｂデータの全てが１つ前の第ｎ−１フレームで書き込んだ画像データによる表示だが、第２ＳＦではＴデータとして現在書き込み中の第ｎフレームで書き込んだ画像データによる表示が行われ、また第３ＳＦではＴデータとＭデータとして第ｎフレームで書き込んだ画像データによる表示が行われることになる。この結果、表示データとして、従来は全て１つ前の第ｎ−１フレームで書き込んだ画像データによる表示を行っていたのに対し、本発明の場合には現在書き込み中の第ｎフレームで書き込んだ画像データを選択した分だけ、カラー画像における、ビューファインダに表示される画像と、実際に撮像される画像との時間的なずれを少なくすることが出来る。
【００４７】
図８は図７で説明した第ｎフレームに続く、第ｎ＋１フレームに対するＡメモリアドレス、Ｂメモリアドレスと表示データの構成図である。図７において説明した第ｎフレームでの処理の１つ後の第ｎ＋１フレームでの、Ｂバッファ１２ｂへのデータ書き込み動作中における表示動作である。この時点では（ａ）に示すようにＡバッファ１２ａには、１つ前の第ｎフレームにて書き込まれたＴデータ、Ｍデータ、ＢデータがＡバッファ１２ａの３個のメモリ領域であるＴメモリ、Ｍメモリ、Ｂメモリに確定データとして記憶されている。
【００４８】
次に図８（ｄ）に示すＢバッファ１２ｂの画像データと、（ａ）に示すＡバッファ１２ａの画像データとから（ｃ）に示す表示データの選択設定動作を説明する。基本的に図１に示すデータ選択部１３はデータバッファ１２を構成するＡバッファ１２ａ、Ｂバッファ１２ｂから確定した画像データを選択してデータ供給部１５に設定する。まず第ｎ＋１フレームの第１ＳＦにおいては、（ｄ）に示すＢバッファ１２ｂはＴデータの書き込み中であり、確定データが存在しない。しかし（ａ）に示すＡバッファ１２ａは、１つ前の第ｎフレームで書き込まれることによって、３個のメモリ領域であるＴメモリ、Ｍメモリ、Ｂメモリに各画像データであるＴデータ、Ｍデータ、Ｂデータが確定データとして記憶されている。
【００４９】
そこで図８（ｃ）に示す表示データの選択はＡバッファ１２ａ、Ｂバッファ１２ｂの条件に従って行なわれる。すなわち第１ＳＦの期間は、Ａバッファ１２ａにしか確定データが存在しないので、Ａバッファ１２ａの画像データのみを選択することになる。図８（ｃ）の表示データにおける第１ＳＦ期間においてはＴデータはＡバッファ１２ａのＴデータ（ＡＴ）が選択され、ＭデータはＡバッファ１２ａのＭデータ（ＡＭ）が選択され、ＢデータはＡバッファ１２ａのＢデータ（ＡＢ）が選択される。すなわち第１ＳＦ期間においてはＴデータ、Ｍデータ、Ｂデータのすべての表示データはＡバッファ１２ａに１つ前の第ｎフレームで書き込まれた画像データによって表示が行われる。
【００５０】
次に第２ＳＦにおいては、（ｄ）に示すＢバッファ１２ｂの書き込み動作（ＴＭＷ）でＴデータが確定している。そこで図８（ｃ）の表示データにおける第２ＳＦ期間においてはＴデータはＢバッファ１２ｂの確定されたＴデータ（ＢＴ）が選択され、ＭデータとＢデータはＡバッファ１２ａのＭデータ（ＡＭ）とＢデータ（ＡＢ）がそれぞれ選択される。すなわち第２ＳＦ期間においては、Ｔデータの表示データは現在書き込み中の第ｎ＋１フレームにおいてＢバッファ１２ｂに確定されたＴデータ（ＢＴ）が選択され、またＭデータ、Ｂデータの表示データはＡバッファ１２ａに１つ前の第ｎフレームで書き込まれた画像データが選択される。この結果Ａバッファ１２ａとＢバッファ１２ｂとの画像データを組み合わせて表示が行われる。
【００５１】
同様に第３ＳＦにおいては、Ｂバッファ１２ｂの書き込み動作（ＴＭＷ、ＭＭＷ）でＴデータとＭデータとが確定している。そこで図８（ｃ）の表示データにおける第３ＳＦ期間においてはＴデータとＭデータはＢバッファ１２ｂの確定されたＴデータ（ＢＴ）とＭデータ（ＢＭ）がそれぞれ選択され、ＢデータのみＡバッファ１２ａのＢデータ（ＡＢ）が選択される。すなわち第３ＳＦ期間においては、Ｔデータ、Ｍデータの表示データは現在の第ｎ＋１フレームにおいてＢバッファ１２ｂに確定されたＴデータ（ＢＴ）とＭデータ（ＢＭ）が選択され、またＢデータの表示データはＡバッファ１２ａに１つ前の第ｎフレームで書き込まれた画像データが選択される。この結果Ａバッファ１２ａ、Ｂバッファ１２ｂの画像データを組み合わせて表示が行われる。
【００５２】
上記の如く、図７、図８の（ｃ）に示す本発明の表示データの選択方式によると、３個のサブフレームのうち、第１ＳＦはＴデータ、Ｍデータ、Ｂデータの全てが１つ前のフレームで書き込んだ画像データによる表示だが、第２ＳＦではＴデータとして現在書き込み中のフレームで書き込んだ画像データによる表示が行われ、また第３ＳＦではＴデータとＭデータとして現在書き込み中のフレームで書き込んだ画像データによる表示が行われることになる。この結果、例えばカメラのビューファインダに応用した場合、表示データとして、従来は全て１つ前のフレームで書き込んだ画像データによる表示を行っていたのに対し、本発明の場合には現在書き込み中のフレームで書き込んだ画像データを選択した分だけ、ビューファインダに表示される画像と、実際に撮像される画像との時間的なずれを少なくすることが出来る。
【００５３】
次に図９により、第１ＳＦを事例として、サブフレームにおける各フィールドの駆動動作を説明する。（ａ）に示す如く第１フレームの第１ＳＦには６個のフィールドである１ＦＤ〜６ＦＤが設けられている。各フィールドである１ＦＤ〜６ＦＤにおいては図３で説明した如くデータ比較回路３２を構成するコンパレータ３２ａによって、画像データが時間幅信号に加工される。すなわち（ｂ）に示す如く鋸歯状波形であるランプ波形信号Ｖｓによって画像データの比較が連続的に行なわれる。１例として１ＦＤのＲ画像データが５０％、３ＦＤのＧ画像データが８０％、５ＦＤのＢ画像データが４０％のデータ信号である場合について説明する。
【００５４】
上記条件の場合、１ＦＤ、３ＦＤ、５ＦＤは駆動区間を構成しており、（ｂ）に示す如く１ＦＤのＲ画像データは５０％、３ＦＤのＧ画像データは８０％、５ＦＤのＢ画像データは４０％のレベルでランプ波形信号Ｖｓと交わるので、（ｃ）に示す駆動波形が１ＦＤにおいてはＲ１とＲ２が５０％、５０％の方形波形、３ＦＤにおいてはＧ１とＧ２が８０％、２０％の方形波形、５ＦＤにおいてはＢ１とＢ２が４０％、６０％の方形波形となる。また、２ＦＤ、４ＦＤ、６ＦＤは補償区間を構成しているので、各々Ｒ、Ｇ、Ｂの駆動波形を打ち消す駆動波形となっている。すなわち２ＦＤでは１ＦＤのＲ１とＲ２が５０％、５０％の駆動波形を打ち消すために、Ｒ１’とＲ２’が５０％、５０％で、かつＲ１、Ｒ２と逆相の波形となっている。同様に４ＦＤではＧ１’とＧ２’が８０％、２０％でかつＧ１、Ｇ２と逆相の波形となり、さらに６ＦＤではＢ１’とＢ２’が４０％、６０％でかつＢ１、Ｂ２と逆相の波形となっている。
【００５５】
すなわち、駆動区間と補償区間とには対象形の方形波で、互いに逆相の駆動電圧を供給することによって、常に交流駆動が行われ液晶表示素子の焼き付きが解消されている。なお、この２ＦＤ、４ＦＤ、６ＦＤの補償区間における補償波形は、図３に示すデータ比較回路３２で作成された１ＦＤ、３ＦＤ、５ＦＤの駆動波形の逆相の波形信号を入力することにより容易に作成可能である。
【００５６】
（ｄ）はＬＥＤ発光の状態を示しており、１ＦＤでは駆動区間なのでＲ−ＬＥＤが発光し、２ＦＤでは補償区間なのでＲ−ＬＥＤは発光しない。同様に３ＦＤでは駆動区間なのでＧ−ＬＥＤが発光し、４ＦＤでは補償区間なのでＧ−ＬＥＤは発光せず、５ＦＤでは駆動区間なのでＢ−ＬＥＤが発光し、６ＦＤでは補償区間なのでＢ−ＬＥＤは発光しない。（ｅ）は各フィールドにける各ＬＥＤの実際の発光時間を示しており、１ＦＤでは（ｄ）に示す如くＲ−ＬＥＤが発光しているが、（ｃ）に示す如く駆動波形が５０％なので、実際の発光時間は（ｅ）に示す如く１ＦＤ期間の５０％である。また、３ＦＤではＧ−ＬＥＤが発光するが駆動波形が８０％なので、実際の発光時間は（ｅ）に示す如く３ＦＤ期間の８０％であり、同様に５ＦＤにおいてはＢ−ＬＥＤが発光するが駆動波形が４０％なので、実際の発光時間は（ｅ）に示す如く５ＦＤ期間の４０％である。
すなわち第１ＳＦでの表示は、Ｒ−ＬＥＤが５０％、Ｇ−ＬＥＤが８０％、Ｂ−ＬＥＤが４０％の照度で表示が行われることになる。
【００５７】
図１０は図１に示すＡバッファ１２ａとＢバッファ１２ｂに記憶された画像データの一部と、表示部２０における画素３４の一部の関係を示す表であり、（ａ）に示すＡバッファ１２ａの画像データと（ｃ）に示すＢバッファ１２ｂの画像データとが、（ｂ）に示す画素アレーのどこに表示されるかを示している。（ａ）に示すＡバッファ１２ａの画素データ表には、画素データの一部を示し、ＴデータとしてＡＲ１１〜ＡＢ３３、またＭデータとしてはＡＲ４１〜ＡＢ６３、さらにＢデータとしてはＡＲ７１からＡＢ９３を例示している。また、（ｃ）に示すＢバッファ１２ｂの画素データ表には、ＴデータとしてＢＲ１１〜ＢＢ３３、またＭデータとしてはＢＲ４１〜ＢＢ６３、さらにＢデータとしてはＢＲ７１〜ＢＢ９３を例示している。さらに、（ｂ）に示す画素アレー表にはＴデータ表示画素として、１１画素〜３３画素、またＭデータ表示画素として、４１画素〜６３画素、さらにＢデータ表示画素として、７１画素〜９３画素を例示している。なお、（ｂ）に示す画素アレー表において、各画素名に付与されている左側の数字は画素アレーの行番号を表し、右側の数字は画素アレーの列番号を表している。
【００５８】
（ｂ）に示す画素アレー表の１１画素から９３画素について、Ａバッファ１２ａとＢバッファ１２ｂに記憶された画像データとの関係を見ると、（ｂ）に示す画素データ表の最初の１１画素にはＡバッファの画素データ表に示す１１番の画像データであるＡＲ１１、ＡＧ１１、ＡＢ１１とＢバッファの画素データ表に示す１１番の画像データであるＢＲ１１、ＢＧ１１、ＢＢ１１の６データが順次表示される。また、最終の９３画素にはＡバッファの画素データ表に示す９３番の画像データであるＡＲ９３、ＡＧ９３、ＡＢ９３とＢバッファの画素データ表に示す９３番の画像データであるＢＡ９３、ＢＧ９３、ＢＢ９３の６データが順次表示される。以下同様に（ｂ）の画素アレー表のＮＮ画素には、Ａバッファの画素データ表に示すＮＮ番の画像データであるＡＲＮＮ、ＡＧＮＮ、ＡＢＮＮと、Ｂバッファの画素データ表に示すＮＮ番の画像データであるＢＲＮＮ、ＢＧＮＮ、ＢＢＮＮの６データがそれぞれ順次表示される。なお、ＮＮの各Ｎは１以上の整数を表し、左側のＮは画素アレーの行番号を表し、右側のＮは画素アレーの列番号を表している。
【００５９】
上記の如く、画素アレー表のＴデータ表示画素には、Ａバッファ１２ａとＢバッファ１２ｂとのＴデータのＲ、Ｇ、Ｂが順次表示され、画素アレー表のＭデータ表示画素には、Ａバッファ１２ａとＢバッファ１２ｂとのＭデータのＲ、Ｇ、Ｂが順次表示され、画素アレー表のＢデータ表示画素には、Ａバッファ１２ａとＢバッファ１２ｂとのＢデータのＲ、Ｇ、Ｂが順次表示される。
【００６０】
［第２実施形態］
次に図１１と図１２により本発明の第２実施形態におけるフィールドシーケンシャル方式の液晶表示装置を説明する。第２実施形態におけるフィールドシーケンシャル方式の液晶表示装置の基本的な構成及び動作は第１実施形態にけるフィールドシーケンシャル方式の液晶表示装置と同じであり、重複する説明は省略する。
【００６１】
第２実施形態における液晶表示装置が第１実施形態における液晶表示装置と異なるところは、第１実施形態における液晶表示装置では画像表示エリアをＴｏｐ、Ｍｉｄｄｌｅ、Ｂｏｔｔｏｍの３個に分割した分割表示エリアと、それに対応して、Ａバッファ１２ａとＢバッファ１２ｂに３分割されたメモリ領域を設けていたのに対し、第２実施形態における液晶表示装置では画像表示エリアをＧ１〜Ｇ９の９個に分割した分割表示エリアと、それに対応して、Ａバッファ１２ａとＢバッファ１２ｂに９分割されたメモリ領域を設けていることである。
【００６２】
すなわち第２実施形態においては７２０本の行数を９分割して８０×１０８０個の画素で構成される分割表示エリアを９個設け、この９個の分割表示エリアに対して上から順に、１番目の表示エリアの画像データをＧ１画像データ（以後Ｇ１データと略記する）、２番目の表示エリアの画像データをＧ２画像データ（以後Ｇ２データと略記する）とし、以下順に同様として９番目の表示エリアの画像データをＧ９画像データとしている。なお、回路構成及び動作に付いては第１実施形態の液晶表示装置と同じなので説明を省略し、第１実施形態における図７、８に対応するデータ選択部１３による表示データの選択設定動作と表示動作を説明する。
【００６３】
第２実施形態における図１１は、第１実施形態の図７に示す第ｎフレームにおけるＡバッファ１２ａのメモリアドレスの書き込み動作に対応している。すなわち第２実施形態における図１１が、第１実施形態の図７と異なるところは、第１実施形態の図７では画像表示エリアがＴｏｐ、Ｍｉｄｄｌｅ、Ｂｏｔｔｏｍの３個であったのに対し、第２実施形態の図１１では画像表示エリアがＧ１〜Ｇ９の９個に分割されていることである。
【００６４】
図１１において（ａ）は、Ａバッファ１２ａのメモリアドレス（Ａメモリアドレス）、（ｂ）は表示フィールド、（ｃ）は表示データ、（ｄ）はＢバッファ１２ｂのメモリアドレス（Ｂメモリアドレス）を示している。第２実施形態においては第１実施形態で３分割された表示領域Ｔ、Ｍ、Ｂはさらに３分割されており、全体としてＧ１〜Ｇ９の９分割表示エリアを有する。また、各サブフレームは各々６個のフィールド（ｓｆ）を有している。すなわち第１ＳＦは第１ｓｆ〜第６ｓｆ、第２ＳＦは第７ｓｆ〜第１２ｓｆ、第３ＳＦは第１３ｓｆ〜第１８ｓｆのフィールドを有し、フレーム全体として１８個のフィールドｓｆ（第６ｓｆ以降は簡略記載している）に分割されている。なお、第１ｓｆ〜第６ｓｆは、（ｂ）に示す第１ＳＦのＲ、Ｒ’、Ｇ、Ｇ’、Ｂ、Ｂ’の各フィールドとそれぞれ同義であり、第７ｓｆ〜第１２ｓｆは、（ｂ）に示す第２ＳＦのＲ、Ｒ’、Ｇ、Ｇ’、Ｂ、Ｂ’の各フィールドとそれぞれ同義であり、第１３ｓｆ〜第１８ｓｆは、（ｂ）に示す第３ＳＦのＲ、Ｒ’、Ｇ、Ｇ’、Ｂ、Ｂ’の各フィールドとそれぞれ同義である。
【００６５】
次に第１実施形態において図７、図８にて説明した３分割表示エリアにおける表示データの選択設定動作と同様に、図１１、図１２により９分割エリアにおける表示データの選択設定動作を説明する。図１１における（ａ）Ａメモリアドレス、（ｂ）フィールド、（ｃ）表示データ、（ｄ）Ｂメモリアドレスは、それぞれ図７における（ａ）、（ｂ）、（ｃ）、（ｄ）に対応している。なお、図１１、図１２においてデータ書き込み中のＡメモリアドレスまたはＢメモリアドレスのみに１８個のフィールド１ｓｆ〜１８ｓｆを記載し、他の構成表にはサブフィールド（第１ＳＦ〜第３ＳＦ）のみを記載している。
【００６６】
図１１（ａ）は図７（ａ）に示す第ｎフレームでのＡバッファ１２ａへのデータ書き込み動作を示している。この時点では図１１（ｄ）に示すようにＢバッファ１２ｂには、第ｎフレームの１つ前の第ｎ−１フレームにて書き込まれた各画像データであるＧ１データ〜Ｇ９データがＢバッファ１２ｂの９個のメモリ領域に確定データとして記憶されている。（構成表へのデータの梨地による記載は省略している）
【００６７】
次に図１１（ａ）に示すＡバッファ１２ａへの画像データの書き込み動作を説明する。まず第１ＳＦにおいては最初の３個の画像データＧ１〜Ｇ３（第１実施形態のＴデータに対応）に対する書き込み動作が順次行われる。従って第１実施形態の３分割では書き込み動作ＴＭＷの終了時点でＴメモリが確定データとなっていたが、第２実施形態の９分割では第１ｓｆ、第２ｓｆでの書き込みが終了した時点で、メモリエリアのＧ１データが確定する。次に第３ｓｆ、第４ｓｆでの書き込みが終了した時点でメモリエリアのＧ２データが確定する。さらに第５ｓｆ、第６ｓｆでの書き込みが終了した時点で、メモリエリアのＧ３データが確定し、第１ＳＦの書き込み動作が終了する。
【００６８】
すなわち、第１実施形態の３分割では第１ＳＦに対応する１つの確定データ（Ｔデータ）の書き込み動作を１回の書き込み動作ＴＭＷで行っていたのに対し、第２実施形態における９分割の場合は、第１実施形態の３分割における１つの確定データ（Ｔデータ）を作成するのに、第１ｓｆ、第２ｓｆでの書き込みが終了した時点で、メモリエリアのＧ１データを確定し、第３ｓｆ、第４ｓｆでの書き込みが終了した時点で、メモリエリアのＧ２データを確定し、第５ｓｆ、第６ｓｆでの書き込みが終了した時点で、メモリエリアのＧ３データを確定することによってデータの確定動作を３回に分割し、３つの確定データＧ１、Ｇ２、Ｇ３を順次作成している。
【００６９】
同様に、第２ＳＦにおいては、第７ｓｆ、第８ｓｆでの書き込みが終了した時点でメモリエリアのＧ４データを確定し、第９ｓｆ、第１０ｓｆでの書き込みが終了した時点でメモリエリアのＧ５データを確定し、第１１ｓｆ、第１２ｓｆでの書き込みが終了した時点でメモリエリアのＧ６データを確定し、さらに第３ＳＦにおいては、第１３ｓｆ、第１４ｓｆでの書き込みが終了した時点でメモリエリアのＧ７データを確定し、第１５ｓｆ、第１６ｓｆでの書き込みが終了した時点でメモリエリアのＧ８データを確定し、第１７ｓｆ、第１８ｓｆでの書き込みが終了した時点でメモリエリアのＧ９データを確定して、ｎフレームの全データが確定される。
【００７０】
この各メモリエリアが確定データ化して行く状態を梨地で示しており、第１ＳＦデータの書き込み動作の進行中に、２個のフィールドごとにＧ１データ、Ｇ２データ、Ｇ３データが順次確定データ化されていく。また第２ＳＦデータの書き込み動作の進行中に、２個のフィールドごとにＧ４データ、Ｇ５データ、Ｇ６データが順次確定データ化されていく。さらに第３ＳＦデータの書き込み動作の進行中に、２個のフィールドごとにＧ７データ、Ｇ８データ、Ｇ９データが順次確定データ化されていく。すなわち９分割の場合は３分割に比べて確定データの数が３倍になり、確定データ化する速度が３倍になっている。
【００７１】
次に図１１（ａ）のＡメモリアドレスと、（ｄ）のＢメモリアドレスとによる（ｃ）の表示データの状態を説明する。まず第１ＳＦにおけるＡバッファ１２ａは、データの書き込み中であり第１ｓｆ、第２ｓｆのフィールドでは確定データが存在しない。これに対して（ｄ）に示すＢバッファ１２ｂには、第ｎフレームの１つ前の第ｎ−１フレームに書き込まれることによって、９個のメモリアドレスＧ１〜Ｇ９に各画像データであるＧ１データ〜Ｇ９データが確定データとして記憶されている。この結果、第１ｓｆ、第２ｓｆでは、（ｃ）に示す表示データのＧ１データ〜Ｇ９データの全ては、メモリエリアに確定データの存在するＢメモリデータ（構成表には単にＢと記載）から全て供給されている。
【００７２】
次に第３ｓｆ、第４ｓｆでは（ａ）のメモリアドレスＧ１には第１ｓｆ、第２ｓｆで確定したＧ１データが存在するでＧ１のみＡメモリデータ（構成表には単にＡと記載）とし、他の全てのデータはＢメモリデータから供給されている。更に第５ｓｆ、第６ｓｆでは（ａ）のメモリアドレスＧ１にはメモリエリア第１ｓｆ、第２ｓｆで確定したＧ１データと、メモリアドレスＧ２には第３ｓｆ、第４ｓｆで確定したＧ２データが存在するのでＧ１、Ｇ２データはＡメモリデータとし、他の全てのデータ（Ｇ３〜Ｇ９データ）はＢメモリデータから供給されている。
【００７３】
次に第２ＳＦにおける第７ｓｆ、第８ｓｆでは、Ａバッファ１２ａのメモリアドレスＧ１には第１ｓｆ、第２ｓｆで確定したＧ１データと、メモリアドレスＧ２には第３ｓ、第４ｓｆで確定したＧ２データが存在し、さらにメモリアドレスＧ３には第５ｓｆ、第６ｓｆで確定したＧ３データが存在するので、Ｇ１、Ｇ２、Ｇ３データはＡメモリデータとし、他の全てのデータ（Ｇ４〜Ｇ９データ）はＢメモリデータから供給されている。
【００７４】
以下図１１（ａ）に示すごとく、同様にして第９ｓｆ、第１０ｓｆではＧ１〜Ｇ４データはＡメモリデータとし、第１１ｓｆ、第１２ｓｆではＧ１〜Ｇ５データはＡメモリデータ、第１３ｓｆ、第１４ｓｆではＧ１〜Ｇ６データはＡメモリデータ、第１５ｓｆ、第１６ｓｆではＧ１〜Ｇ７データはＡメモリデータとし他はＢデータとする。さらに第１７ｓｆ、第１８ｓｆでは、Ｇ９だけがＢメモリデータで、他のＧ１〜Ｇ８データはＡメモリデータとなる。
【００７５】
表示データとしては図１１（ｃ）に示すごとく、ＡメモリデータとＢメモリデータとの組み合わせ個数が、第３ｓｆ、第４ｓｆからＡメモリデータの数が順次増加して変化して行き、第９ｓｆ、第１０ｓｆで逆転し、Ｂメモリデータが減少して行く。すなわち、表示データとしては、ＡメモリデータとＢメモリデータとの組み合わせによって行なうことは、第１実施形態の３分割による液晶表示装置と同じだが、第２実施形態の９分割による液晶表示装置の場合は、１フレームのなかで組み合わせる確定データの数が３倍になり、確定データ化する速度が３倍になっている。この結果画像の表示速度が上がり、カメラ等においてビューファインダに表示される画像と、実際に撮像される画像との時間的なずれをさらに小さくすることができる。
【００７６】
なお、図１１（ｂ）は（ｃ）に示す表示データを画像として出射させる光源の動作を示すフィールドであり、フィールド数は（ａ）に示すフィールド（ｓｆ）と同数の１８個となっている。第１ＳＦを構成する第１ｓｆ、第２ｓｆにはＲ発光とＲ’非発光が割り当てられ、第３ｓｆ、第４ｓｆにはＧ発光とＧ’非発光が割り当てられ、第５ｓｆ、第６ｓｆにはＢ発光とＢ’非発光が割り当てられている。さらに第２ＳＦを構成するフィールドと、第３ＳＦを構成するフィールドにも同様のカラー発光と、カラー非発光が割り当てられている。この２個１組のフィールドを使ってカラー発光と、カラー非発光を割り当てるのは、液晶表示装置をＤＣバランス駆動するためであり、奇数番号のフィールドがカラー発光による表示駆動に割り当てられ、偶数番号のフィールドがカラー非発光によるＤＣバランス駆動に割り当てられている。
【００７７】
次に図１２により第２実施形態の液晶表示装置における、図１１のｎフレームに続くｎ＋１フレームの動作を説明する。図１２に示すｎ＋１フレームの動作は、基本的に図１１に示すｎフレームの動作と同じであり、共通部分の説明は省略し、違いのみを説明する。図１２に示すｎ＋１フレームの動作が図１１のｎフレームの動作と異なるところは、（ａ）に示すＡメモリアドレスと、（ｄ）のＢメモリアドレスとの動作が入れ替っていることである。すなわち図１１（ａ）に示すメモリアドレスＧ１〜Ｇ９には前のｎフレームで確定されたＧ１〜Ｇ９データが記憶されている。また（ｄ）に示すメモリアドレスＧ１〜Ｇ９には第１ＳＦ、第２ＳＦ、第３ＳＦの順で、第１ｓｆ〜第１８ｓｆに従ってＧ１〜Ｇ９データが書き込まれて行く（図１１ａと同じ書き込み動作であり、説明省略）。この結果、図１２（ａ）と図１１（ｄ）は同様の構成になるが、記憶されているデータが互いに異なり、図１２（ｄ）と図１１（ａ）とは同様の構成になるが、記憶されているデータ及び書き込まれるデータが互いに異なっている。
【００７８】
次に図１２（ａ）のＡメモリアドレスと、（ｄ）のＢメモリアドレスとによる（ｃ）の表示データの状態を説明する。図１２（ｃ）に示すｎ＋１フレームの表示データの組み合わせ構成は、図１１（ｃ）に示したｎフレームの表示データの組み合わせ構成と基本的に同じになるが、異なるところはＡデータとＢデータとが入れ替っていることである。すなわち、図１１（ｃ）に示したｎフレームの表示データの組み合わせ構成は、１つ前のフレームで確定済のＢデータに書き込み中のＡデータを組み合わせて画像形成していたが、図１２（ｃ）に示したｎ＋１フレームの表示データの組み合わせ構成は、１つ前のフレームで確定済のＡデータに書き込み中のＢデータを組み合わせて画像形成していることである。
【００７９】
このように、２個のバッファ１２、すなわちＡバッファ１２ａ、Ｂバッファ１２ｂを用いて交互に書き込み動作と読み出し動作を行わせて表示データを作成するプロセスは、ｎ−１番目より前のフレームとｎ＋１番目より後のフレームを含む全てのフレームにおいて行われ、同様の画像形成が連続的に行われる。
【００８０】
なお、サブフレームとフィールドの数や順序は、上述の実施形態に示した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で、その他の構成を適宜採用することができる。また、本発明は、白色光源を用いて白黒画像のみを表示するような液晶表示装置にも適用することができる。また、本発明は、ＥＬ素子（エレクトロ・ルミネンス）等の表示素子を用いた表示装置にも適用することができる。
【符号の説明】
【００８１】
１０      サブフレームデータ生成部
１１      データ書き込み回路
１２      データバッファ
１２ａ    Ａバッファ
１２ｂ    Ｂバッファ
１３      データ選択部
１４      駆動制御部
１５      データ供給部
１６      ライン選択部
１７      ランプ波発生部
１８      ＬＥＤ駆動部
２０      表示部
３０      画素部
３１      画素メモリ
３２      データ比較回路
３２ａ    コンパレータ
３３      画素駆動回路
３４      画素
１００      液晶表示装置
【図１】
2018054691.tif 000003
【図２】
2018054691.tif 000004
【図３】
2018054691.tif 000005
【図４】
2018054691.tif 000006
【図５】
2018054691.tif 000007
【図６】
2018054691.tif 000008
【図７】
2018054691.tif 000009
【図８】
2018054691.tif 000010
【図９】
2018054691.tif 000011
【図１０】
2018054691.tif 000012
【図１１】
2018054691.tif 000013
【図１２】
2018054691.tif 000014