(57)【要約】【課題】複数の表示パネルを重ね合わせて構成された液晶表示装置のコストを低減する。【解決手段】複数の表示パネルが重ね合わされて配置され、それぞれの前記表示パネルに画像を表示する液晶表示装置であって、互いに重ね合わされて配置された第１表示パネル及び第２表示パネルを含み、前記第１表示パネルは、第１画素電極と、前記第１画素電極とは異なる層に形成された第１共通電極と、前記第１画素電極と前記第１共通電極との間に形成された絶縁膜と、を含み、前記第２表示パネルは、第２画素電極と、前記第２画素電極と同一層に形成された第２共通電極と、を含む。【選択図】図８
2018087894.tif 000002
【特許請求の範囲】
【請求項１】
複数の表示パネルが重ね合わされて配置され、それぞれの前記表示パネルに画像を表示する液晶表示装置であって、
互いに重ね合わされて配置された第１表示パネル及び第２表示パネルを含み、
前記第１表示パネルは、第１画素電極と、前記第１画素電極とは異なる層に形成された第１共通電極と、前記第１画素電極と前記第１共通電極との間に形成された絶縁膜と、を含み、
前記第２表示パネルは、第２画素電極と、前記第２画素電極と同一層に形成された第２共通電極と、を含む、
ことを特徴とする液晶表示装置。
【請求項２】
前記第１表示パネルは、カラー画像を表示し、
前記第２表示パネルは、白黒画像を表示し、前記第１表示パネルより観察者から遠い位置に配置されており、
前記第１画素電極及び前記第１共通電極は、透明導電材料で形成されており、
前記第２画素電極及び前記第２共通電極は、金属材料で形成されている、
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１表示パネルはブラックマトリクスを含む一方、前記第２表示パネルは前記ブラックマトリクスを含まない、
ことを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記第１表示パネルでは、前記第１画素電極と前記第１共通電極との間に形成されるフリンジ電界により液晶を駆動し、
前記第２表示パネルでは、前記第２画素電極と前記第２共通電極との間に形成される横電界により液晶を駆動する、
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記第１表示パネルは、さらに、第１方向に延在する複数の第１ソース線と、前記第１方向に交差する第２方向に延在する複数の第１ゲート線と、複数の第１画素と、を含み、
前記第２表示パネルは、さらに、前記第１方向に延在する複数の第２ソース線と、前記第２方向に延在する複数の第２ゲート線と、複数の第２画素と、を含み、
前記第１画素の面積と前記第２画素の面積とは互いに異なる、
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記複数の第１画素は、赤色に対応する赤色画素と、緑色に対応する緑色画素と、青色に対応する青色画素と、を含み、
前記第２画素の面積は、前記赤色画素の面積と、前記緑色画素の面積と、前記青色画素の面積とを合計した面積に等しい、
ことを特徴とする請求項５に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関する。
【背景技術】
【０００２】
従来、液晶表示装置のコントラストを向上させる技術として、２枚の表示パネルを重ね合わせて、入力映像信号に基づいて、それぞれの表示パネルに画像を表示させる技術が提案されている（例えば特許文献１参照）。具体的には例えば、前後に配置された２枚の表示パネルのうち前側（観察者側）の表示パネルにカラー画像を表示し、後側（バックライト側）の表示パネルに白黒画像を表示することによって、コントラストの向上を図るものである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】ＷＯ２００７／０４０１２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記液晶表示装置は、表示パネルを２枚有するため液晶表示装置のコストが高くなるという問題がある。そこで、例えば特許文献１の液晶表示装置では、カラー画像表示パネルの３個の画素（赤色画素、緑色画素、青色画素）と、白黒画像表示パネルの１個の画素とが重なるように、画素を配置している。これにより、ソースドライバの数を減らすことができるため、液晶表示装置のコストを低減することができる。しかし、今後、上記液晶表示装置の普及を図る上では、上記構成でもコスト削減効果は十分とは言えず、更なるコスト削減を実現し得る技術の改良が望まれる。
【０００５】
本発明は、上記実情に鑑みてなされたものであり、その目的は、複数の表示パネルを重ね合わせて構成された液晶表示装置のコストを低減することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明に係る液晶表示装置は、複数の表示パネルが重ね合わされて配置され、それぞれの前記表示パネルに画像を表示する液晶表示装置であって、互いに重ね合わされて配置された第１表示パネル及び第２表示パネルを含み、前記第１表示パネルは、第１画素電極と、前記第１画素電極とは異なる層に形成された第１共通電極と、前記第１画素電極と前記第１共通電極との間に形成された絶縁膜と、を含み、前記第２表示パネルは、第２画素電極と、前記第２画素電極と同一層に形成された第２共通電極と、を含む、ことを特徴とする。
【０００７】
本発明に係る液晶表示装置では、前記第１表示パネルは、カラー画像を表示し、前記第２表示パネルは、白黒画像を表示し、前記第１表示パネルより観察者から遠い位置に配置されており、前記第１画素電極及び前記第１共通電極は、透明導電材料で形成されており、前記第２画素電極及び前記第２共通電極は、金属材料で形成されてもよい。
【０００８】
本発明に係る液晶表示装置では、前記第１表示パネルはブラックマトリクスを含む一方、前記第２表示パネルは前記ブラックマトリクスを含まなくてもよい。
【０００９】
本発明に係る液晶表示装置では、前記第１表示パネルでは、前記第１画素電極と前記第１共通電極との間に形成されるフリンジ電界により液晶を駆動し、前記第２表示パネルでは、前記第２画素電極と前記第２共通電極との間に形成される横電界により液晶を駆動してもよい。
【００１０】
本発明に係る液晶表示装置では、前記第１表示パネルは、さらに、第１方向に延在する複数の第１ソース線と、前記第１方向に交差する第２方向に延在する複数の第１ゲート線と、複数の第１画素と、を含み、前記第２表示パネルは、さらに、前記第１方向に延在する複数の第２ソース線と、前記第２方向に延在する複数の第２ゲート線と、複数の第２画素と、を含み、前記第１画素の面積と前記第２画素の面積とは互いに異なってもよい。
【００１１】
本発明に係る液晶表示装置では、前記複数の第１画素は、赤色に対応する赤色画素と、緑色に対応する緑色画素と、青色に対応する青色画素と、を含み、前記第２画素の面積は、前記赤色画素の面積と、前記緑色画素の面積と、前記青色画素の面積とを合計した面積に等しくてもよい。
【発明の効果】
【００１２】
本発明に係る液晶表示装置によれば、複数の表示パネルを重ね合わせて構成された液晶表示装置のコストを低減することができる。
【図面の簡単な説明】
【００１３】
【図１】本実施形態に係る液晶表示装置の概略構成を示す斜視図である。
【図２】上記液晶表示装置の概略構成を模式的に示す図である。
【図３】本実施形態に係る前側の表示パネルの概略構成を示す平面図である。
【図４】本実施形態に係る後側の表示パネルの概略構成を示す平面図である。
【図５】図３及び図４の５−５´断面図である。
【図６】本実施形態に係る前側の表示パネルの画素と後側の表示パネルの画素との関係を示す平面図である。
【図７】図６に対応する画素の具体的な構成を示す平面図である。
【図８】図７の８−８´切断線における断面図である。
【図９】図７の９−９´切断線における断面図である。
【図１０】本実施形態に係る前側の表示パネル及び後側の表示パネルのドライバの構成を示す図である。
【図１１】本実施形態に係る前側の表示パネルの薄膜トランジスタ基板の製造工程における第１ホトエッチング工程を示す図である。
【図１２】本実施形態に係る前側の表示パネルの薄膜トランジスタ基板の製造工程における第２ホトエッチング工程を示す図である。
【図１３】本実施形態に係る前側の表示パネルの薄膜トランジスタ基板の製造工程における第３ホトエッチング工程を示す図である。
【図１４】本実施形態に係る前側の表示パネルの薄膜トランジスタ基板の製造工程における第４ホトエッチング工程を示す図である。
【図１５】本実施形態に係る前側の表示パネルの薄膜トランジスタ基板の製造工程における第５ホトエッチング工程を示す図である。
【図１６】本実施形態に係る前側の表示パネルの薄膜トランジスタ基板の製造工程における第６ホトエッチング工程を示す図である。
【図１７】本実施形態に係る前側の表示パネルの薄膜トランジスタ基板の製造工程における第７ホトエッチング工程を示す図である。
【図１８】本実施形態に係る前側の表示パネルの対向基板の製造工程を示す図である。
【図１９】本実施形態に係る後側の表示パネルの薄膜トランジスタ基板の製造工程における第１ホトエッチング工程を示す図である。
【図２０】本実施形態に係る後側の表示パネルの薄膜トランジスタ基板の製造工程における第２ホトエッチング工程を示す図である。
【図２１】本実施形態に係る後側の表示パネルの薄膜トランジスタ基板の製造工程における第３ホトエッチング工程を示す図である。
【図２２】本実施形態に係る後側の表示パネルの薄膜トランジスタ基板の製造工程における第４ホトエッチング工程を示す図である。
【図２３】本実施形態に係る後側の表示パネルの対向基板の製造工程を示す図である。
【図２４】本実施形態に係る液晶表示装置における画像表示（黒色画像）の一例を示す模式図である。
【発明を実施するための形態】
【００１４】
本発明の実施形態について、図面を用いて以下に説明する。以下に示す実施形態に係る液晶表示装置は、画像を表示する複数の表示パネルと、それぞれの表示パネルを駆動する複数の駆動回路（複数のソースドライバ、複数のゲートドライバ）と、それぞれの駆動回路を制御する複数のタイミングコントローラと、外部から入力される入力映像信号に対して画像処理を行い、それぞれのタイミングコントローラに画像データを出力する画像処理部と、複数の表示パネルに背面側から光を照射するバックライトと、を含んでいる。表示パネルの数は限定されず２枚以上であればよい。また複数の表示パネルは、観察者側から見て前後方向に互いに重ね合わされて配置されており、それぞれが画像を表示する。以下では、２枚の表示パネルを備える液晶表示装置ＬＣＤを例に挙げて説明する。
【００１５】
図１は、本実施形態に係る液晶表示装置ＬＣＤの概略構成を示す斜視図である。図１に示すように、液晶表示装置ＬＣＤは、観察者に近い位置（前側）に配置された表示パネルＬＣＰ１と、表示パネルＬＣＰ１より観察者から遠い位置（後側）に配置された表示パネルＬＣＰ２と、表示パネルＬＣＰ１及び表示パネルＬＣＰ２を貼り合わせる接着層ＳＥＦＩＬと、表示パネルＬＣＰ２の背面側に配置されたバックライトＢＬと、表示面側から表示パネルＬＣＰ１及び表示パネルＬＣＰ２を覆うフロントシャーシＦＳとを含んでいる。
【００１６】
図２は、本実施形態に係る液晶表示装置ＬＣＤの概略構成を模式的に示す図である。図２に示すように、表示パネルＬＣＰ１は、第１ソースドライバＳＤ１と第１ゲートドライバＧＤ１とを含み、表示パネルＬＣＰ２は、第２ソースドライバＳＤ２と第２ゲートドライバＧＤ２とを含んでいる。また液晶表示装置ＬＣＤは、第１ソースドライバＳＤ１及び第１ゲートドライバＧＤ１を制御する第１タイミングコントローラＴＣＯＮ１と、第２ソースドライバＳＤ２及び第２ゲートドライバＧＤ２を制御する第２タイミングコントローラＴＣＯＮ２と、第１タイミングコントローラＴＣＯＮ１及び第２タイミングコントローラＴＣＯＮ２に画像データを出力する画像処理部ＩＰＵと、を含んでいる。例えば、表示パネルＬＣＰ１は入力映像信号に応じたカラー画像を第１画像表示領域ＤＩＳＰ１に表示し、表示パネルＬＣＰ２は入力映像信号に応じた白黒画像を第２画像表示領域ＤＩＳＰ２に表示する。画像処理部ＩＰＵは、外部のシステム（図示せず）から送信された入力映像信号Ｄａｔａを受信し、周知の画像処理を実行した後、第１タイミングコントローラＴＣＯＮ１に第１画像データＤＡＴ１を出力し、第２タイミングコントローラＴＣＯＮ２に第２画像データＤＡＴ２を出力する。また画像処理部ＩＰＵは、第１タイミングコントローラＴＣＯＮ１及び第２タイミングコントローラＴＣＯＮ２に同期信号等の制御信号（図２では省略）を出力する。第１画像データＤＡＴ１は例えばカラー画像表示用の画像データであり、第２画像データＤＡＴ２は例えば白黒画像表示用の画像データである。
【００１７】
図３は本実施形態に係る表示パネルＬＣＰ１の概略構成を示す平面図であり、図４は本実施形態に係る表示パネルＬＣＰ２の概略構成を示す平面図である。図５は、図３及び図４の５−５´切断線における断面図である。
【００１８】
図３及び図５を用いて、表示パネルＬＣＰ１の概略構成について説明する。図５に示すように、表示パネルＬＣＰ１は、バックライトＢＬ側に配置された薄膜トランジスタ基板ＴＦＴＢ１と、観察者側に配置され、薄膜トランジスタ基板ＴＦＴＢ１に対向する対向基板ＣＦ１と、薄膜トランジスタ基板ＴＦＴＢ１及び対向基板ＣＦ１の間に配置された液晶層ＬＣ１と、を含んでいる。表示パネルＬＣＰ１のバックライトＢＬ側には偏光板ＰＯＬ２が配置されており、観察者側には偏光板ＰＯＬ１が配置されている。
【００１９】
薄膜トランジスタ基板ＴＦＴＢ１には、図３に示すように、第１方向（例えば列方向）に延在する複数のソース線ＳＬ１と、第１方向に交差する第２方向（例えば行方向）に延在する複数のゲート線ＧＬ１とが形成され、複数のソース線ＳＬ１と複数のゲート線ＧＬ１とのそれぞれの交差部近傍に薄膜トランジスタＴＦＴ１が形成されている。表示パネルＬＣＰ１を平面的に見て、隣り合う２本のソース線ＳＬ１と隣り合う２本のゲート線ＧＬ１とにより囲まれる領域が１個の画素ＰＩＸ１として規定され、該画素ＰＩＸ１がマトリクス状（行方向及び列方向）に複数配置されている。複数のソース線ＳＬ１は、行方向に等間隔で配置されており、複数のゲート線ＧＬ１は、列方向に等間隔で配置されている。薄膜トランジスタ基板ＴＦＴＢ１（図５参照）には、画素ＰＩＸ１ごとに画素電極ＰＸ１が形成されており、複数の画素ＰＩＸ１に共通する１個の共通電極ＣＴ１（図８及び図９参照）が形成されている。薄膜トランジスタＴＦＴ１を構成するソース電極ＳＥ１（図９参照）はソース線ＳＬ１に電気的に接続され、ドレイン電極ＤＥ１（図９参照）はコンタクトホールＣＮＴ１を介して画素電極ＰＸ１に電気的に接続され、ゲート電極（図示せず）はゲート線ＧＬ１に電気的に接続されている。
【００２０】
図５に示すように、対向基板ＣＦ１には、光を透過する光透過部と、光の透過を遮断するブラックマトリクスＢＭ１（遮光部）とが形成されている。光透過部には、各画素ＰＩＸ１に対応して複数のカラーフィルタＦＩＬ（着色層）が形成されている。光透過部は、ブラックマトリクスＢＭ１で囲まれており、例えば矩形状に形成されている。詳細は後述するが、複数のカラーフィルタＦＩＬは、赤色（Ｒ色）の材料で形成され、赤色の光を透過する赤色カラーフィルタＦＩＬＲ（赤色層）と、緑色（Ｇ色）の材料で形成され、緑色の光を透過する緑色カラーフィルタＦＩＬＧ（緑色層）と、青色（Ｂ色）の材料で形成され、青色の光を透過する青色カラーフィルタＦＩＬＢ（青色層）と、を含んでいる。赤色カラーフィルタＦＩＬＲ、緑色カラーフィルタＦＩＬＧ、及び青色カラーフィルタＦＩＬＢは、行方向にこの順に繰り返し配列され、同一色のカラーフィルタＦＩＬが列方向に配列され、行方向及び列方向に隣り合うカラーフィルタＦＩＬの境界部分にブラックマトリクスＢＭ１が形成されている。各カラーフィルタＦＩＬに対応して、複数の画素ＰＩＸ１は、図３に示すように、赤色カラーフィルタＦＩＬＲに対応する赤色画素ＰＩＸＲと、緑色カラーフィルタＦＩＬＧに対応する緑色画素ＰＩＸＧと、青色カラーフィルタＦＩＬＢに対応する青色画素ＰＩＸＢと、を含んでいる。表示パネルＬＣＰ１では、赤色画素ＰＩＸＲ、緑色画素ＰＩＸＧ、及び青色画素ＰＩＸＢが行方向にこの順に繰り返し配列されており、列方向には同一色の画素ＰＩＸ１が配列されている。
【００２１】
第１タイミングコントローラＴＣＯＮ１は、周知の構成を備えている。例えば第１タイミングコントローラＴＣＯＮ１は、画像処理部ＩＰＵから出力される第１画像データＤＡＴ１と第１制御信号ＣＳ１（クロック信号、垂直同期信号、水平同期信号等）とに基づいて、第１画像データＤＡ１と、第１ソースドライバＳＤ１及び第１ゲートドライバＧＤ１の駆動を制御するための各種タイミング信号（データスタートパルスＤＳＰ１、データクロックＤＣＫ１、ゲートスタートパルスＧＳＰ１、ゲートクロックＧＣＫ１）とを生成する（図３参照）。第１タイミングコントローラＴＣＯＮ１は、第１画像データＤＡ１と、データスタートパルスＤＳＰ１と、データクロックＤＣＫ１とを第１ソースドライバＳＤ１に出力し、ゲートスタートパルスＧＳＰ１とゲートクロックＧＣＫ１とを第１ゲートドライバＧＤ１に出力する。
【００２２】
第１ソースドライバＳＤ１は、データスタートパルスＤＳＰ１及びデータクロックＤＣＫ１に基づいて、第１画像データＤＡ１に応じたデータ信号（データ電圧）をソース線ＳＬ１に出力する。第１ゲートドライバＧＤ１は、ゲートスタートパルスＧＳＰ１及びゲートクロックＧＣＫ１に基づいて、ゲート信号（ゲート電圧）をゲート線ＧＬ１に出力する。
【００２３】
各ソース線ＳＬ１には、第１ソースドライバＳＤ１からデータ電圧が供給され、各ゲート線ＧＬ１には、第１ゲートドライバＧＤ１からゲート電圧が供給される。共通電極ＣＴ１には、コモンドライバ（図示せず）から共通配線ＣＬ１（図６（ａ）参照）を介して共通電圧Ｖｃｏｍが供給される。ゲート電圧（ゲートオン電圧）がゲート線ＧＬ１に供給されると、ゲート線ＧＬ１に接続された薄膜トランジスタＴＦＴ１がオンし、薄膜トランジスタＴＦＴ１に接続されたソース線ＳＬ１を介して、データ電圧が画素電極ＰＸ１に供給される。画素電極ＰＸ１に供給されたデータ電圧と、共通電極ＣＴ１に供給された共通電圧Ｖｃｏｍとの差により電界が生じる。この電界により液晶を駆動してバックライトＢＬの光の透過率を制御することによって画像表示を行う。表示パネルＬＣＰ１では、赤色画素ＰＩＸＲ、緑色画素ＰＩＸＧ、及び青色画素ＰＩＸＢそれぞれの画素電極ＰＸ１に接続されたソース線ＳＬ１に、所望のデータ電圧を供給することにより、カラー画像表示が行われる。
【００２４】
次に、図４及び図５を用いて、表示パネルＬＣＰ２の構成について説明する。図５に示すように、表示パネルＬＣＰ２は、バックライトＢＬ側に配置された薄膜トランジスタ基板ＴＦＴＢ２と、観察者側に配置され、薄膜トランジスタ基板ＴＦＴＢ２に対向する対向基板ＣＦ２と、薄膜トランジスタ基板ＴＦＴＢ２及び対向基板ＣＦ２の間に配置された液晶層ＬＣ２と、を含んでいる。表示パネルＬＣＰ２のバックライトＢＬ側には偏光板ＰＯＬ４が配置されており、観察者側には偏光板ＰＯＬ３が配置されている。表示パネルＬＣＰ１の偏光板ＰＯＬ２と、表示パネルＬＣＰ２の偏光板ＰＯＬ３との間には、接着層ＳＥＦＩＬが配置されている。
【００２５】
薄膜トランジスタ基板ＴＦＴＢ２には、図４に示すように、列方向に延在する複数のソース線ＳＬ２と、行方向に延在する複数のゲート線ＧＬ２とが形成され、複数のソース線ＳＬ２と複数のゲート線ＧＬ２とのそれぞれの交差部近傍に薄膜トランジスタＴＦＴ２が形成されている。表示パネルＬＣＰ２を平面的に見て、隣り合う２本のソース線ＳＬ２と隣り合う２本のゲート線ＧＬ２とにより囲まれる領域が１個の画素ＰＩＸ２として規定され、該画素ＰＩＸ２がマトリクス状（行方向及び列方向）に複数配置されている。複数のソース線ＳＬ２は、行方向に等間隔で配置されており、複数のゲート線ＧＬ２は、列方向に等間隔で配置されている。薄膜トランジスタ基板ＴＦＴＢ２（図５参照）には、画素ＰＩＸ２ごとに画素電極ＰＸ２が形成されており、複数の画素ＰＩＸ２に共通する１個の共通電極ＣＴ２（図７〜図９参照）が形成されている。薄膜トランジスタＴＦＴ２を構成するソース電極ＳＥ２（図９参照）はソース線ＳＬ２に電気的に接続され、ドレイン電極ＤＥ２（図９参照）はコンタクトホールＣＮＴ２を介して画素電極ＰＸ２に電気的に接続され、ゲート電極（図示せず）はゲート線ＧＬ２に電気的に接続されている。
【００２６】
対向基板ＣＦ２には、光を透過する光透過部が形成されている。光透過部には、カラーフィルタＦＩＬ（着色層）が形成されていない。また、図５に示すように、対向基板ＣＦ２には、ブラックマトリクス（遮光部）は形成されておらず、例えばオーバーコート膜ＯＣが形成されている。
【００２７】
第２タイミングコントローラＴＣＯＮ２は、周知の構成を備えている。例えば第２タイミングコントローラＴＣＯＮ２は、画像処理部ＩＰＵから出力される第２画像データＤＡＴ２と第２制御信号ＣＳ２（クロック信号、垂直同期信号、水平同期信号等）とに基づいて、第２画像データＤＡ２と、第２ソースドライバＳＤ２及び第２ゲートドライバＧＤ２の駆動を制御するための各種タイミング信号（データスタートパルスＤＳＰ２、データクロックＤＣＫ２、ゲートスタートパルスＧＳＰ２、ゲートクロックＧＣＫ２）とを生成する（図４参照）。第２タイミングコントローラＴＣＯＮ２は、第２画像データＤＡ２と、データスタートパルスＤＳＰ２と、データクロックＤＣＫ２とを第２ソースドライバＳＤ２に出力し、ゲートスタートパルスＧＳＰ２とゲートクロックＧＣＫ２とを第２ゲートドライバＧＤ２に出力する。
【００２８】
第２ソースドライバＳＤ２は、データスタートパルスＤＳＰ２及びデータクロックＤＣＫ２に基づいて、第２画像データＤＡ２に応じたデータ電圧をソース線ＳＬ２に出力する。第２ゲートドライバＧＤ２は、ゲートスタートパルスＧＳＰ２及びゲートクロックＧＣＫ２に基づいて、ゲート電圧をゲート線ＧＬ２に出力する。
【００２９】
各ソース線ＳＬ２には、第２ソースドライバＳＤ２からデータ電圧が供給され、各ゲート線ＧＬ２には、第２ゲートドライバＧＤ２からゲート電圧が供給される。共通電極ＣＴ２には、コモンドライバから共通配線ＣＬ２（図６（ｂ）及び図７（ｂ）参照）を介して共通電圧Ｖｃｏｍが供給される。ゲート電圧（ゲートオン電圧）がゲート線ＧＬ２に供給されると、ゲート線ＧＬ２に接続された薄膜トランジスタＴＦＴ２がオンし、薄膜トランジスタＴＦＴ２に接続されたソース線ＳＬ２を介して、データ電圧が画素電極ＰＸ２に供給される。画素電極ＰＸ２に供給されたデータ電圧と、共通電極ＣＴ２に供給された共通電圧Ｖｃｏｍとの差により電界が生じる。この電界により液晶を駆動してバックライトＢＬの光の透過率を制御することによって画像表示を行う。表示パネルＬＣＰ２では、各画素ＰＩＸ２の画素電極ＰＸ２に接続されたソース線ＳＬ２に、所望のデータ電圧を供給することにより、白黒画像表示が行われる。
【００３０】
図６は、平面視で互いに重なり合う、表示パネルＬＣＰ１の画素ＰＩＸ１と、表示パネルＬＣＰ２の画素ＰＩＸ２との関係を示す平面図であり、図７は、図６に対応する画素ＰＩＸ１、ＰＩＸ２の具体的な構成を示す平面図である。図６に示す例では、平面視で互いに重なり合う、表示パネルＬＣＰ１の１個の赤色画素ＰＩＸＲ、１個の緑色画素ＰＩＸＧ及び１個の青色画素ＰＩＸＢと、表示パネルＬＣＰ２の１個の画素ＰＩＸ２とを示している。尚、図６（ａ）には、共通電極ＣＴ１に接続される共通配線ＣＬ１と、液晶容量ＣＬＣとを示し、図６（ｂ）には、共通電極ＣＴ２に接続される共通配線ＣＬ２と、液晶容量ＣＬＣとを示している。また図７（ａ）には、薄膜トランジスタＴＦＴ１を構成する半導体層ＳＩ１とドレイン電極ＤＥ１とを示し、図７（ｂ）には、薄膜トランジスタＴＦＴ２を構成する半導体層ＳＩ２とドレイン電極ＤＥ２とを示している。
【００３１】
液晶表示装置ＬＣＤでは、表示パネルＬＣＰ２の単位面積当たりの画素ＰＩＸ２の数が、表示パネルＬＣＰ１の単位面積当たりの画素ＰＩＸ１の数より少なくなるように構成されている。具体的には、例えば図６に示すように、表示パネルＬＣＰ１の３個の画素ＰＩＸ１（１個の赤色画素ＰＩＸＲ、１個の緑色画素ＰＩＸＧ及び１個の青色画素ＰＩＸＢ）と、表示パネルＬＣＰ２の１個の画素ＰＩＸ２とが、平面視で互いに重畳するように構成されている。表示パネルＬＣＰ１の各画素ＰＩＸ１の面積（大きさ）が互いに等しい場合、表示パネルＬＣＰ２の画素ＰＩＸ２の面積は、表示パネルＬＣＰ１の１個の画素ＰＩＸ１の面積の３倍となっている。また１個の画素ＰＩＸ２の面積は、１個の赤色画素ＰＩＸＲの面積と１個の緑色画素ＰＩＸＧの面積と１個の青色画素ＰＩＸＢの面積とを合計した面積に等しくなっている。
【００３２】
図６（ａ）及び図７（ａ）に示すように、表示パネルＬＣＰ１において、各画素ＰＩＸ１では、ソース線ＳＬ１が薄膜トランジスタＴＦＴ１のソース電極ＳＥ１（図９参照）に電気的に接続されており、ゲート線ＧＬ１が薄膜トランジスタＴＦＴ１のゲート電極に電気的に接続されており、画素電極ＰＸ１がコンタクトホールＣＮＴ１を介して薄膜トランジスタＴＦＴ１のドレイン電極ＤＥ１に電気的に接続されている。画素電極ＰＸ１（図７（ａ）参照）は、列方向に延在する複数のスリット状の開口部を有している。画素電極ＰＸ１は、各画素領域に１個ずつ配置されている。また共通電極ＣＴ１（図８及び図９参照）は、ベタ状（面状）に形成されており、平面視で複数の画素電極ＰＸ１に重畳するように配置されている。共通電極ＣＴ１には、共通配線ＣＬ１（図６（ａ）参照）が電気的に接続されている。
【００３３】
図６（ｂ）及び図７（ｂ）に示すように、表示パネルＬＣＰ２において、画素ＰＩＸ２では、ソース線ＳＬ２が薄膜トランジスタＴＦＴ２のソース電極ＳＥ２（図９参照）に電気的に接続されており、ゲート線ＧＬ２が薄膜トランジスタＴＦＴ２のゲート電極に電気的に接続されており、画素電極ＰＸ２がコンタクトホールＣＮＴ２を介して薄膜トランジスタＴＦＴ２のドレイン電極ＤＥ２に電気的に接続されている。画素電極ＰＸ２（図７（ｂ）参照）は、列方向に延在する複数本のくし歯状電極を有している。画素電極ＰＸ２は、各画素領域に１個ずつ配置されている。また共通電極ＣＴ２（図７（ｂ）参照）は、列方向に延在する複数本のくし歯状電極を有している。画素電極ＰＸ２及び共通電極ＣＴ２は、互いに同一層に形成されており、それぞれのくし歯状電極が互いに噛み合うように配置されている。また共通電極ＣＴ２には、共通配線ＣＬ２がコンタクトホールＣＮＴ３（図７（ｂ）参照）を介して電気的に接続されている。共通配線ＣＬ２は、例えばゲート線ＧＬ２と同一層に配置されており、ゲート線ＧＬ２に並行して行方向に延在している。
【００３４】
図７（ａ）に示すように、表示パネルＬＣＰ１のブラックマトリクスＢＭ１は、平面視でゲート線ＧＬ１及びソース線ＳＬ１の両方に重なるように行方向及び列方向に延在しており、格子状に形成されている。
【００３５】
図８は、図７の８−８´切断線における断面図であり、図９は、図７の９−９´切断線における断面図である。図８及び図９を用いて画素ＰＩＸ１，ＰＩＸ２の断面構造について説明する。
【００３６】
表示パネルＬＣＰ１の画素ＰＩＸ１を構成する薄膜トランジスタ基板ＴＦＴＢ１（図５参照）では、透明基板ＳＵＢ２上にゲート線ＧＬ１（図９参照）が形成されており、ゲート線ＧＬ１を覆うようにゲート絶縁膜ＧＳＮが形成されている。ゲート絶縁膜ＧＳＮ上に、半導体層ＳＩ１とソース線ＳＬ１とソース電極ＳＥ１（図９参照）とドレイン電極ＤＥ１（図９参照）とが形成されている。ソース電極ＳＥ１の一部とドレイン電極ＤＥ１の一部は、半導体層ＳＩ１上に形成されている。半導体層ＳＩ１とソース線ＳＬ１とソース電極ＳＥ１とドレイン電極ＤＥ１とを覆うように保護膜ＰＡＳ及び有機保護膜ＯＰＡＳが形成されており、有機保護膜ＯＰＡＳ上に共通電極ＣＴ１が形成されており、共通電極ＣＴ１を覆うように上部保護膜ＵＰＡＳが形成されている。上部保護膜ＵＰＡＳ上に画素電極ＰＸ１が形成されており、画素電極ＰＸ１を覆うように配向膜（図示せず）が形成されている。画素電極ＰＸ１は、保護膜ＰＡＳ、有機保護膜ＯＰＡＳ及び上部保護膜ＵＰＡＳに形成されたコンタクトホールＣＮＴ１を介してドレイン電極ＤＥ１（図９参照）に電気的に接続されている。ソース線ＳＬ１は行方向に等間隔に配置されており、ゲート線ＧＬ１は列方向に等間隔に配置されている。対向基板ＣＦ１（図５参照）では、透明基板ＳＵＢ１（ガラス基板）上に、格子状のブラックマトリクスＢＭ１と、カラーフィルタＦＩＬ（赤色カラーフィルタＦＩＬＲ、緑色カラーフィルタＦＩＬＧ、及び青色カラーフィルタＦＩＬＢ）とが形成されている。カラーフィルタＦＩＬの表面にはオーバーコート膜ＯＣが被覆されており、オーバーコート膜ＯＣ上に配向膜（図示せず）が形成されている。各カラーフィルタＦＩＬは、平面視で、隣り合うカラーフィルタＦＩＬの境界部分がソース線ＳＬ１に重なるように配置されている。
【００３７】
表示パネルＬＣＰ２の画素ＰＩＸ２を構成する薄膜トランジスタ基板ＴＦＴＢ２（図５参照）では、透明基板ＳＵＢ４上にゲート線ＧＬ２及び共通配線ＣＬ２（図９参照）が形成されており、ゲート線ＧＬ２及び共通配線ＣＬ２を覆うようにゲート絶縁膜ＧＳＮが形成されている。ゲート絶縁膜ＧＳＮ上に、半導体層ＳＩ２とソース線ＳＬ２とソース電極ＳＥ２（図９参照）とドレイン電極ＤＥ２（図９参照）とが形成されている。ソース電極ＳＥ２の一部とドレイン電極ＤＥ２の一部は、半導体層ＳＩ２上に形成されている。半導体層ＳＩ２とソース線ＳＬ２とソース電極ＳＥ２とドレイン電極ＤＥ２とを覆うように保護膜ＰＡＳ及び有機保護膜ＯＰＡＳが形成されており、有機保護膜ＯＰＡＳ上に画素電極ＰＸ２及び共通電極ＣＴ２が形成されており、画素電極ＰＸ２及び共通電極ＣＴ２を覆うように配向膜（図示せず）が形成されている。画素電極ＰＸ２は、保護膜ＰＡＳ及び有機保護膜ＯＰＡＳに形成されたコンタクトホールＣＮＴ２を介してドレイン電極ＤＥ２（図９参照）に電気的に接続されている。ソース線ＳＬ２は行方向に等間隔に配置されており、ゲート線ＧＬ２は列方向に等間隔に配置されている。対向基板ＣＦ２（図５参照）では、透明基板ＳＵＢ３上に、オーバーコート膜ＯＣが被覆されており、オーバーコート膜ＯＣ上に配向膜（図示せず）が形成されている。
【００３８】
このように、表示パネルＬＣＰ１では、画素電極ＰＸ１と共通電極ＣＴ１とが、互いに異なる層に形成されており、平面視で互いに重畳するように配置されている。また画素電極ＰＸ１と共通電極ＣＴ１との間には上部保護膜ＵＰＡＳ（絶縁膜）が配置されている。これにより、表示パネルＬＣＰ１では、画素電極ＰＸ１から液晶層ＬＣ１を経て画素電極ＰＸ１のスリット（開口部）を通過して共通電極ＣＴ１に到達する駆動用電界ＥＦ１（フリンジ電界）（図８参照）により液晶が駆動され、画像が表示される。これに対して、表示パネルＬＣＰ２では、画素電極ＰＸ１と共通電極ＣＴ１とが、互いに噛み合うように同一層に配置されている。これにより、表示パネルＬＣＰ２では、画素電極ＰＸ２から液晶層ＬＣ２を経て共通電極ＣＴ２に到達する駆動用電界ＥＦ２（横電界）（図８参照）により液晶が駆動され、画像が表示される。
【００３９】
図１０は、表示パネルＬＣＰ１及び表示パネルＬＣＰ２のドライバの構成を示す図である。表示パネルＬＣＰ１には、ソースドライバＩＣ（ＳＩＣ）が６個実装されており、表示パネルＬＣＰ２には、ソースドライバＩＣ（ＳＩＣ）が２個実装されている。
【００４０】
次に、液晶表示装置ＬＣＤの製造方法について説明する。先ず、表示パネルＬＣＰ１の製造方法について、図１１〜図１８を用いて説明する。各図には、主に、薄膜トランジスタＴＦＴ１の形成領域と配線領域と画素領域との製造工程を示している。また各図には、１個の画素ＰＩＸ１の平面構成と、平面構成におけるｂ−ｂ´切断線の断面構成を示している。また図１１〜図１７は、の製造工程における各ホトエッチング加工工程を示している。
【００４１】
図１１（ａ）は、第１ホトエッチング工程の終了後の画素ＰＩＸ１の平面図を示し、図１１（ｂ）は、図１１（ａ）のｂ−ｂ´切断線の断面図を示している。先ず、ガラス基板の透明基板ＳＵＢ２（例えば厚さ０．５ｍｍ）上に、ゲート線ＧＬ１及びゲート電極（図示せず）となる金属材料（例えば厚さ３００ｎｍ）をスパッタにより成膜し、その後、ウェットエッチングによりパターン化する。これにより、平面パターンとしてゲート線ＧＬ１及びゲート電極が形成される。金属材料は、例えば、銅Ｃｕを用いることができる。金属材料は、銅Ｃｕに限定されず、例えば、銅ＣｕとモリブデンＭｏの積層膜や、モリブデンＭｏとアルミニウムＡｌの積層膜や、チタンＴｉとアルミニウムＡｌの積層膜などを用いることもできる。
【００４２】
図１２（ａ）は、第２ホトエッチング工程の終了後の画素ＰＩＸ１の平面図を示し、図１２（ｂ）は、図１２（ａ）のｂ−ｂ´切断線の断面図を示している。次に、ゲート線ＧＬ１を覆うように、シリコンナイトライドＳｉＮのゲート絶縁膜ＧＳＮ（例えば厚さ４００ｎｍ）を化学気相成長法ＣＶＤ（例えばプラズマＣＶＤ）により積層する。次に、ゲート絶縁膜ＧＳＮ上に、アモルファスシリコンａ−Ｓｉの半導体層ＳＩ１（例えば厚さ２００ｎｍ）をプラズマＣＶＤにより積層し、その後、ドライエッチングによりパターン化する。尚、半導体層ＳＩ１を、酸化物ＩＧＺＯをスパッタにより積層して形成してもよい。
【００４３】
図１３（ａ）は、第３ホトエッチング工程の終了後の画素ＰＩＸ１の平面図を示し、図１３（ｂ）は、図１３（ａ）のｂ−ｂ´切断線の断面図を示している。次に、ゲート絶縁膜ＧＳＮ及び半導体層ＳＩ１上に、ソース線ＳＬ１（ソース電極ＳＥ１含む）及びドレイン電極ＤＥ１となる金属材料として、モリブデンＭｏと銅Ｃｕの積層膜（例えば厚さ４００ｎｍ）をスパッタにより成膜し、その後、ウェットエッチングによりパターン化する。これにより、平面パターンとしてソース線ＳＬ１とドレイン電極ＤＥ１が形成される。金属配線の材料は、ゲート線ＧＬ１の材料と同様に、銅ＣｕとモリブデンＭｏの積層膜や、モリブデンＭｏとアルミニウムＡｌの積層膜や、チタンＴｉとアルミニウムＡｌの積層膜などを用いることもできる。
【００４４】
図１４（ａ）は、第４ホトエッチング工程の終了後の画素ＰＩＸ１の平面図を示し、図１４（ｂ）は、図１４（ａ）のｂ−ｂ´切断線の断面図を示している。次に、半導体層ＳＩ１、ソース線ＳＬ１、及びドレイン電極ＤＥ１を覆うように、シリコンナイトライドＳｉＮの保護膜ＰＡＳ（例えば厚さ２００ｎｍ）をプラズマＣＶＤにより積層する。次に、保護膜ＰＡＳ上に、感光性アクリルの有機保護膜ＯＰＡＳ（例えば厚さ２ｕｍ）を塗布する。次に、有機保護膜ＯＰＡＳにおけるドレイン電極ＤＥ１の上方に位置する部分に、ドライエッチングにより開口部ＣＮＴ０を形成する。
【００４５】
図１５（ａ）は、第５ホトエッチング工程の終了後の画素ＰＩＸ１の平面図を示し、図１５（ｂ）は、図１５（ａ）のｂ−ｂ´切断線の断面図を示している。次に、有機保護膜ＯＰＡＳ上に、透明導電材料のインジウム・錫・酸化物ＩＴＯ（例えば厚さ７０ｎｍ）をスパッタにより成膜し、その後、ウェットエッチングによりパターン化する。これにより、平面パターンとして共通電極ＣＴ１が形成される。共通電極ＣＴ１には、各画素領域において、薄膜トランジスタＴＦＴ１の一部（ドレイン電極ＤＥ１）及び開口部ＣＮＴ０が形成される領域に、開口部が形成されている。共通電極ＣＴ１は、ＩＴＯに限定されず、インジウム・亜鉛・酸化物ＩＺＯで形成されてもよい。
【００４６】
図１６（ａ）は、第６ホトエッチング工程の終了後の画素ＰＩＸ１の平面図を示し、図１６（ｂ）は、図１６（ａ）のｂ−ｂ´切断線の断面図を示している。次に、共通電極ＣＴ１を覆うように、シリコンナイトライドＳｉＮの上部保護膜ＵＰＡＳ（例えば厚さ２５０ｎｍ）をプラズマＣＶＤにより積層する。また、保護膜ＰＡＳ及び上部保護膜ＵＰＡＳをドライエッチングにより、ドレイン電極ＤＥ１に達するコンタクトホールＣＮＴ１を形成する。
【００４７】
図１７（ａ）は、第７ホトエッチング工程の終了後の画素ＰＩＸ１の平面図を示し、図１７（ｂ）は、図１７（ａ）のｂ−ｂ´切断線の断面図を示している。次に、上部保護膜ＵＰＡＳ上及びコンタクトホールＣＮＴ１内に、透明導電材料のインジウム・錫・酸化物ＩＴＯ（例えば厚さ５０ｎｍ）をスパッタにより成膜し、その後、ウェットエッチングによりパターン化する。これにより、平面パターンとして画素電極ＰＸ１が形成される。尚、画素電極ＰＸ１にスリットが形成されるようにパターン加工する。また画素電極ＰＸ１の一部は、ドレイン電極ＤＥ１上に直接成膜する。これにより、画素電極ＰＸ１とドレイン電極ＤＥ１とが電気的に接続される。画素電極ＰＸ１は、ＩＴＯに限定されず、インジウム・亜鉛・酸化物ＩＺＯで形成されてもよい。
【００４８】
最後に画素電極ＰＸ１を覆うように配向膜（図示せず）を塗布することにより、表示パネルＬＣＰ１の薄膜トランジスタ基板ＴＦＴＢ１を製造することができる。以上のように、表示パネルＬＣＰ１の薄膜トランジスタ基板ＴＦＴＢ１の製造工程は、上記第１〜第７ホトエッチング工程の合計７回のホトエッチング工程を含んでいる。
【００４９】
表示パネルＬＣＰ１の対向基板ＣＦ１は、図１８に示すように、ガラス基板の透明基板ＳＵＢ１（例えば厚さ０．５ｍｍ）上に、黒色顔料を用いた樹脂材料又は金属材料でブラックマトリクスＢＭ１（例えば厚さ２ｕｍ）を形成し、その後、赤色、緑色、青色の顔料を用いてカラーフィルタ（着色層）（例えば厚さ２ｕｍ）を順に形成する。次に、カラーフィルタＦＩＬ上に透明樹脂材料のオーバーコート膜ＯＣ（例えば厚さ２ｕｍ）を成膜する。オーバーコート膜ＯＣを覆うように配向膜（図示せず）を塗布することにより、表示パネルＬＣＰ１の対向基板ＣＦ１を製造することができる。
【００５０】
また図１８に示すように、薄膜トランジスタ基板ＴＦＴＢ１の画面領域（画像表示領域）の周囲にシール層を形成し、この状態で液晶を滴下した後、対向基板ＣＦ１を貼り合わせる。その後、透明基板ＳＵＢ１及び透明基板ＳＵＢ２の外側の面にそれぞれ偏光板ＰＯＬ１，ＰＯＬ２を貼り付ける。これにより表示パネルＬＣＰ１が完成する。
【００５１】
次に、表示パネルＬＣＰ２の製造方法について、図１９〜図２３を用いて説明する。各図には、主に、薄膜トランジスタＴＦＴ２の形成領域と配線領域と画素領域との製造工程を示している。また各図には、１個の画素ＰＩＸ２の平面構成と、平面構成におけるｂ−ｂ´切断線の断面構成を示している。また図１９〜図２２は、薄膜トランジスタ基板ＴＦＴＢ２の製造工程における各ホトエッチング加工工程を示している。
【００５２】
図１９（ａ）は、第１ホトエッチング工程の終了後の画素ＰＩＸ２の平面図を示し、図１９（ｂ）は、図１９（ａ）のｂ−ｂ´切断線の断面図を示している。ガラス基板の透明基板ＳＵＢ４（例えば厚さ０．５ｍｍ）上に、ゲート線ＧＬ２、ゲート電極（図示せず）及び共通配線ＣＬ２となる金属材料（例えば厚さ３００ｎｍ）をスパッタにより成膜し、その後、ウェットエッチングによりパターン化する。これにより、平面パターンとして、ゲート線ＧＬ１、ゲート電極及び共通配線ＣＬ２が形成される。金属材料は、例えば、銅Ｃｕを用いることができる。金属材料は、銅Ｃｕに限定されず、例えば、銅ＣｕとモリブデンＭｏの積層膜や、モリブデンＭｏとアルミニウムＡｌの積層膜や、チタンＴｉとアルミニウムＡｌの積層膜などを用いることもできる。
【００５３】
図２０（ａ）は、第２ホトエッチング工程の終了後の画素ＰＩＸ１の平面図を示し、図２０（ｂ）は、図２０（ａ）のｂ−ｂ´切断線の断面図を示している。次に、ゲート線ＧＬ２及び共通配線ＣＬ２を覆うように、シリコンナイトライドＳｉＮのゲート絶縁膜ＧＳＮ（例えば厚さ４００ｎｍ）をプラズマＣＶＤにより積層する。次に、ゲート絶縁膜ＧＳＮ上に、アモルファスシリコンａ−Ｓｉの半導体層ＳＩ２（例えば厚さ２００ｎｍ）をプラズマＣＶＤにより積層し、その後、ドライエッチングによりパターン化する。尚、半導体層ＳＩ２を、酸化物ＩＧＺＯをスパッタにより積層して形成してもよい。次に、半導体層ＳＩ２上に、ソース線ＳＬ２（ソース電極ＳＥ２含む）及びドレイン電極ＤＥ２となる金属材料として、モリブデンＭｏと銅Ｃｕの積層膜（例えば厚さ４００ｎｍ）をスパッタにより成膜し、その後、ウェットエッチングによりパターン化する。これにより、平面パターンとしてソース線ＳＬ２とドレイン電極ＤＥ２とが形成される。金属配線の材料は、ゲート線ＧＬ２の材料と同様に、銅ＣｕとモリブデンＭｏの積層膜や、モリブデンＭｏとアルミニウムＡｌの積層膜や、チタンＴｉとアルミニウムＡｌの積層膜などを用いることもできる。また、ソース線ＳＬ２と半導体層ＳＩ２は、ハーフトーン露光により同一のホトエッチング工程で形成する。これにより、例えばソース線ＳＬ２における列方向に延在する部分の行方向の幅と、該部分の下に配置される半導体層ＳＩ２の幅とは、略等しくなっている（図８参照）。
【００５４】
図２１（ａ）は、第３ホトエッチング工程の終了後の画素ＰＩＸ１の平面図を示し、図２１（ｂ）は、図２１（ａ）のｂ−ｂ´切断線の断面図を示している。次に、ソース線ＳＬ２及びドレイン電極ＤＥ２を覆うように、シリコンナイトライドＳｉＮの保護膜ＰＡＳ（例えば厚さ２００ｎｍ）をプラズマＣＶＤにより積層する。次に、保護膜ＰＡＳ上に、感光性アクリルの有機保護膜ＯＰＡＳ（例えば厚さ２ｕｍ）を塗布する。次に、有機保護膜ＯＰＡＳにおけるドレイン電極ＤＥ２の上方に位置する部分に、ドライエッチングにより開口部ＣＮＴ０を形成する。
【００５５】
図２２（ａ）は、第４ホトエッチング工程の終了後の画素ＰＩＸ１の平面図を示し、図２２（ｂ）は、図２２（ａ）のｂ−ｂ´切断線の断面図を示している。次に、有機保護膜ＯＰＡＳに、金属材料のモリブデンＭｏ（例えば厚さ５０ｎｍ）をスパッタにより成膜し、その後、ドライエッチングによりパターン化する。これにより、平面パターンとして画素電極ＰＸ２及び共通電極ＣＴ２が形成される。尚、画素電極ＰＸ２及び共通電極ＣＴ２が互いに噛み合うように、くし歯状にパターン加工する。また画素電極ＰＸ２の一部は、ドレイン電極ＤＥ２上に直接成膜する。これにより、画素電極ＰＸ２とドレイン電極ＤＥ２とが電気的に接続される。上記のように共通電極ＣＴ２を金属材料（例えばモリブデンＭｏ）で形成した場合は、平面視で半導体層ＳＩ２が共通電極ＣＴ２（金属材料）で覆われるため、半導体層ＳＩ２の上方向あるいは斜め方向から半導体層ＳＩ２へ入射される光を遮断（遮光）することができる。この遮光の役割は、本来的にはブラックマトリクスが担うものであるが、本実施形態に係る表示パネルＬＣＰ２によれば、ブラックマトリクスを省略しても、共通電極ＣＴ２がこの役割を担うことができる。
【００５６】
最後に画素電極ＰＸ２及び共通電極ＣＴ２を覆うように配向膜（図示せず）を塗布することにより、表示パネルＬＣＰ２の薄膜トランジスタ基板ＴＦＴＢ２を製造することができる。以上のように、表示パネルＬＣＰ２の薄膜トランジスタ基板ＴＦＴＢ２の製造工程は、上記第１〜第４ホトエッチング工程の合計４回のホトエッチング工程を含んでいる。表示パネルＬＣＰ２の薄膜トランジスタ基板ＴＦＴＢ２の製造工程の工程数（４回）は、表示パネルＬＣＰ１の薄膜トランジスタ基板ＴＦＴＢ１の製造工程の工程数（７回）に比べて大きく削減されている。このため、薄膜トランジスタ基板ＴＦＴＢ２の製造コストを削減することができる。
【００５７】
表示パネルＬＣＰ２の対向基板ＣＦ２は、図２３に示すように、ガラス基板の透明基板ＳＵＢ３（例えば厚さ０．５ｍｍ）上に、透明樹脂材料のオーバーコート膜ＯＣ（例えば厚さ２ｕｍ）を成膜する。オーバーコート膜ＯＣを覆うように配向膜（図示せず）を塗布することにより、表示パネルＬＣＰ２の対向基板ＣＦ２を製造することができる。
【００５８】
また図２３に示すように、薄膜トランジスタ基板ＴＦＴＢ２の画面領域（画像表示領域）の周囲にシール層を形成し、この状態で液晶を滴下した後、対向基板ＣＦ２を貼り合わせる。その後、透明基板ＳＵＢ３及び透明基板ＳＵＢ４の外側の面にそれぞれ偏光板ＰＯＬ３，ＰＯＬ４を貼り付ける。これにより表示パネルＬＣＰ２が完成する。上記のようにして製造された表示パネルＬＣＰ１及び表示パネルＬＣＰ２を接着層ＳＥＦＩＬにより貼り合わせることにより、液晶表示装置ＬＣＤが完成する。尚、説明は省略するが、液晶表示装置ＬＣＤの製造工程には、各ドライバやバックライトＢＬの搭載工程、各シャーシの組み立て工程等、周知の工程が含まれる。
【００５９】
以上のように、本実施形態に係る液晶表示装置ＬＣＤでは、表示パネルＬＣＰ１において、画素電極ＰＸ１及び共通電極ＣＴ１が互いに異なる層に形成されており、かつ画素電極ＰＸ１及び共通電極ＣＴ１の間に絶縁膜（例えば上部保護膜ＵＰＡＳ）が形成されており、表示パネルＬＣＰ２において、画素電極ＰＸ２及び共通電極ＣＴ２が同一層に形成されている。これにより、特に表示パネルＬＣＰ２の製造工程を簡略化することができる。具体的には例えば、ホトエッチング工程の数を減らすことができる。このため、従来の構成と比較して、液晶表示装置ＬＣＤのコストを低減することができる。また、図１０に示したように、表示パネルＬＣＰ１と比較して、表示パネルＬＣＰ２のソースドライバＩＣの数を減らすことができるため、液晶表示装置ＬＣＤのコストを低減することができる。さらに、本実施形態に係る液晶表示装置ＬＣＤでは、表示パネルＬＣＰ１の画素電極ＰＸ１及び共通電極ＣＴ１が透明導電材料（例えばＩＴＯ）で形成されているのに対し、表示パネルＬＣＰ２の画素電極ＰＸ２及び共通電極ＣＴ２が金属材料（例えばＭｏ）で形成されている。このため、特に表示パネルＬＣＰ２において、電極材料のコストを低減することができるため、さらに液晶表示装置ＬＣＤのコストを低減することができる。
【００６０】
ここで、表示パネルＬＣＰ２の電極材料に金属材料を用いた場合、画素電極ＰＸ２及び共通電極ＣＴ２における外光の反射が懸念される。しかし、以下の理由により上記反射は生じ難い。
【００６１】
図２４は、本実施形態に係る液晶表示装置ＬＣＤにおける画像表示の一例を示す模式図である。図２４では、反射の影響が最も大きい黒色画像を表示する場合を示している。尚、黒色画像は、表示画面全体に表示されてもよいし、一部に表示されてもよい。黒色画像を表示する場合、図２４（ａ）に示すように、表示パネルＬＣＰ１及び表示パネルＬＣＰ２において、対応する領域の液晶層ＬＣ１，ＬＣ２がオフ状態になる。この場合、図２４（ｂ）に示すように、外光のうちブラックマトリクスＢＭ１に照射される光Ａは、ブラックマトリクスＢＭ１に吸収される。また、外光のうちブラックマトリクスＢＭ１が形成されていない開口部（光透過部）に照射される光Ｂは、光透過部を通過するが、液晶層ＬＣ１がオフ状態のため偏光板ＰＯＬ１とクロスニコルの配置となる偏光板ＰＯＬ２により遮断される。このため、外部から表示パネルＬＣＰ１に入射された光Ｂは、表示パネルＬＣＰ１内で遮断され表示パネルＬＣＰ２側に入射されないため、表示パネルＬＣＰ２の画素電極ＰＸ２及び共通電極ＣＴ２に反射することもない。このように、表示パネルＬＣＰ２の電極材料に金属材料を用いた場合でも、表示パネルＬＣＰ２の画素電極ＰＸ２及び共通電極ＣＴ２における外光の反射を生じ難くすることができる。
【００６２】
本発明の液晶表示装置ＬＣＤは上記構成に限定されない。例えば、表示パネルＬＣＰ１と表示パネルＬＣＰ２の前後の配置を逆にしてもよい。すなわち、表示パネルＬＣＰ２が観察者に近い位置（前側）に配置され、表示パネルＬＣＰ１が表示パネルＬＣＰ２より観察者から遠い位置（後側）に配置されてもよい。この場合、表示パネルＬＣＰ２において、同一層に形成される画素電極ＰＸ２及び共通電極ＣＴ２を透明導電材料（例えばＩＴＯ）で形成し、またブラックマトリクスを追加することが好ましい。
【００６３】
また、本実施形態に係る液晶表示装置ＬＣＤでは、表示パネルＬＣＰ１の複数の画素ＰＩＸ１が、黄色カラーフィルタに対応する黄色画素や、カラーフィルタが形成されない白色画素等を含んでもよい。
【００６４】
また、本実施形態に係る液晶表示装置ＬＣＤでは、単位面積当たりの画素ＰＩＸ１の数と、表示パネルＬＣＰ２の単位面積当たりの画素ＰＩＸ２の数とが等しくなるように構成されてもよい。例えば、表示パネルＬＣＰ１の１個の画素ＰＩＸ１の面積と、表示パネルＬＣＰ２の１個の画素ＰＩＸ２の面積とが等しくてもよい。
【００６５】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で上記実施形態から当業者が適宜変更した形態も本発明の技術的範囲に含まれることは言うまでもない。
【符号の説明】
【００６６】
ＬＣＤ  液晶表示装置、ＬＣＰ１  表示パネル、ＳＤ１  第１ソースドライバ、ＧＤ１  第１ゲートドライバ、ＴＣＯＮ１  第１タイミングコントローラ、ＬＣＰ２  表示パネル、ＳＤ２  第２ソースドライバ、ＳＩＣ  ソースドライバＩＣ、ＧＩＣ  ゲートドライバＩＣ、ＧＤ２  第２ゲートドライバ、ＴＣＯＮ２  第２タイミングコントローラ、ＩＰＵ  画像処理部、ＳＬ１，ＳＬ２  ソース線、ＧＬ１，ＧＬ２  ゲート線、ＰＯＬ１〜ＰＯＬ４  偏光板、ＢＭ１  ブラックマトリクス、ＦＩＬ  カラーフィルタ、ＰＩＸ１，ＰＩＸ２  画素、ＰＩＸＲ  赤色画素、ＰＩＸＧ  緑色画素、ＰＩＸＢ  青色画素、ＰＸ１，ＰＸ２  画素電極、ＣＴ１，ＣＴ２  共通電極、ＣＬ１，ＣＬ２  共通配線、ＴＦＴ１，ＴＦＴ２  薄膜トランジスタ、ＳＩ１，ＳＩ２  半導体層、ＳＥ１，ＳＥ２  ソース電極、ＤＥ１，ＤＥ２  ドレイン電極、ＣＮＴ１，ＣＮＴ２  コンタクトホール、ＧＳＮ  ゲート絶縁膜、ＰＡＳ  保護膜、ＯＰＡＳ  有機保護膜、ＵＰＡＳ  上部保護膜、ＥＦ１  駆動用電界（フリンジ電界）、ＥＦ２  駆動用電界（横電界）。
【図１】
2018087894.tif 000003
【図２】
2018087894.tif 000004
【図３】
2018087894.tif 000005
【図４】
2018087894.tif 000006
【図５】
2018087894.tif 000007
【図６】
2018087894.tif 000008
【図７】
2018087894.tif 000009
【図８】
2018087894.tif 000010
【図９】
2018087894.tif 000011
【図１０】
2018087894.tif 000012
【図１１】
2018087894.tif 000013
【図１２】
2018087894.tif 000014
【図１３】
2018087894.tif 000015
【図１４】
2018087894.tif 000016
【図１５】
2018087894.tif 000017
【図１６】
2018087894.tif 000018
【図１７】
2018087894.tif 000019
【図１８】
2018087894.tif 000020
【図１９】
2018087894.tif 000021
【図２０】
2018087894.tif 000022
【図２１】
2018087894.tif 000023
【図２２】
2018087894.tif 000024
【図２３】
2018087894.tif 000025
【図２４】
2018087894.tif 000026