(57)【要約】【課題】レゾルバのロータが回転することに伴う、アナログフィルタへの入力信号に生じる周波数ずれを補正すること。【解決手段】レゾルバ補正装置１００は、キャリア周波数ｆｃの励磁信号で励磁されたレゾルバから検出された、少なくとも二相以上の信号に対して、レゾルバの第１位相信号の位相をシフトする位相シフタ１０１と、位相をシフトした第１位相信号と、第２位相信号とを加算して、励磁信号がレゾルバのロータの回転角で変調された位相変調信号とする加算器１０２と、レゾルバの位相変調信号と励磁信号の位相差に基づいて位相差補正信号を生成する周波数誤差補正器１０３と、位相差補正信号に基づいて、位相シフタ１０１の調整量を算出する調整器１０４と、を備え、位相シフタ１０１は、調整量に基づいて位相シフト量を調整する。【選択図】図１
2018031619.tif 000002
【特許請求の範囲】
【請求項１】
キャリア周波数ｆｃの励磁信号で励磁されたレゾルバから検出された、少なくとも二相以上の信号に対して、
レゾルバの第１位相信号の位相をシフトする位相シフタと、
位相をシフトした前記第１位相信号と、第２位相信号とを加算して、前記励磁信号が前記レゾルバのロータの回転角で変調された位相変調信号とする加算器と、
レゾルバの位相変調信号と励磁信号の位相差に基づいて位相差補正信号を生成する周波数誤差補正器と、
前記位相差補正信号に基づいて、前記位相シフタの調整量を算出する調整器と、を備え、
前記位相シフタは、前記調整量に基づいて位相シフト量を調整するレゾルバ補正装置。
【請求項２】
前記調整器は、前記位相差補正信号及び位相シフタにおける温度変化にともなう位相シフト量の変化量に基づいて、前記位相シフタの調整量を算出する請求項１に記載のレゾルバ補正装置。
【請求項３】
前記調整量に基づいて前記位相シフタと同じ位相シフト量で、レゾルバの励磁信号の位相をシフトさせることが可能な位相シフタレプリカと、
励磁信号と、前記位相シフタレプリカにより位相をシフトした励磁信号との位相差を検出する位相差検出器と、を備え、
前記調整器は、前記位相差検出器において検出された位相差、及び前記位相差補正信号に基づいて、前記位相シフタの調整量を算出する請求項２に記載のレゾルバ補正装置。
【請求項４】
励磁コイルと、複数の検出コイルとを含むレゾルバと、
励磁信号を生成し、前記励磁コイルに前記励磁信号を印加する励磁回路と、
前記検出コイルが検出した位相信号を差動増幅して、少なくとも第１位相信号と第２位相信号とを出力する差動増幅回路と、を備え、
前記位相シフタは、前記第１位相信号の位相をシフトし、
加算器は、位相をシフトした前記第１位相信号と、前記第２位相信号とを加算して、前記励磁信号が前記レゾルバのロータの回転角で変調された位相変調信号とする請求項３に記載のレゾルバ補正装置。
【請求項５】
前記レゾルバ補正装置の温度を測定する温度検出回路と、
前記温度検出回路が測定した温度に基づいて、温度変化による前記位相シフタの位相シフト量の変化量を算出するレジスタと、を備え、
前記調整器は、前記位相差検出器において検出された位相差、及び前記位相シフト量の変化量に基づいて、前記位相シフタの調整量を算出する請求項２に記載のレゾルバ補正装置。
【請求項６】
前記励磁信号と前記位相変調信号との位相差をカウントするカウンタと、
位相差のカウント数に基づいて、前記ロータの回転位置を演算する位置演算器と、
前記回転位置の信号を微分して、前記ロータの回転速度を算出する微分処理器と、を備え、
前記周波数誤差補正器は、前記ロータの回転速度に基づいて位相差補正信号を生成する請求項１に記載のレゾルバ補正装置。
【請求項７】
キャリア周波数ｆｃの励磁信号で励磁されたレゾルバから検出された、少なくとも二相以上の信号に対して、
レゾルバの第１位相信号の位相をシフトする位相シフタ回路と、
位相をシフトした前記第１位相信号と、前記第２位相信号とを加算して、前記励磁信号が前記レゾルバのロータの回転角で変調された位相変調信号とする加算回路と、
レゾルバの位相変調信号と励磁信号の位相差に基づいて位相差補正信号を生成する周波数誤差補正回路と、
前記位相差補正信号に基づいて、前記位相シフタの調整量を算出する調整回路と、を備え、
前記位相シフタ回路は、前記調整量に基づいて位相シフト量を調整する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はレゾルバ補正装置及び半導体装置に関し、例えば、モータの制御に用いるレゾルバ補正装置及び半導体装置に関する。
【背景技術】
【０００２】
特許文献１には、位相シフト量の異なる２つのオールパスフィルタ（ＡＰＦ：All Pass Filter）を用い、一方の出力に対してもう一方の出力の位相が所定の量だけシフトするように設計することにより、信号周波数に対するシフト量の変化量がそれぞれ同程度のため、広い周波数帯で所定のシフト量が得られることが記載されている。
【０００３】
特許文献２には、位相シフト量を検出し、シフト量が所定の値になるように制御することにより、可変遅延回路としてＡＰＦのレプリカを用いれば所定の位相シフト量が得られることが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−３０７２０８号公報
【特許文献２】特開２００２−３４４３１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の技術では、抵抗やキャパシタの素子などのアナログ素子をフィルタに用いているため、温度変化などによって抵抗やキャパシタの素子特性が変化した場合、２つのオールパスフィルタのシフト量の差が変化してしまうという問題がある。
【０００６】
この問題を解決するため、特許文献２では、可変遅延回路として抵抗やキャパシタの素子特性を反映するレプリカを適用することにより、温度変化による素子特性の変化をキャンセルするように素子特定値を調整（例えば可変抵抗値を調整）している。
【０００７】
引用文献１及び２を適用したアナログフィルタでＲＤＣ（Resolver to Digital Converter）回路を構成した場合、レゾルバのロータが回転することに伴い、アナログフィルタへの入力信号に周波数ずれが生じる。しかしながら、この周波数ずれに対するシフト量の誤差を補正することができないという問題があった。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態によれば、位相シフタの位相シフト量について、位相変調信号と励磁信号の位相差の時間微分に基づいてロータの回転に伴う周波数ずれを補正し、励磁信号の位相をシフトする位相シフタレプリカの位相シフト量の変化量を補正する。
【発明の効果】
【０００９】
前記一実施の形態によれば、レゾルバのロータが回転することに伴う、アナログフィルタへの入力信号に生じる周波数ずれを補正することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態の概要に係るレゾルバ補正装置の構成を示すブロック図である。
【図２】実施の形態１に係る制御装置の構成を示すブロック図である。
【図３】実施の形態１の差動増幅回路の構成の一例を示す回路図である。
【図４】実施の形態１の位相シフタの構成の一例を示す回路図である。
【図５】実施の形態１の加算器の構成の一例を示す回路図である。
【図６】実施の形態１の位相差検出器の構成の一例を示す回路図である。
【図７】実施の形態１の周波数逓倍器の構成の一例を示す回路図である。
【図８】、実施の形態１の周波数逓倍器の動作波形を示す図である。
【図９】実施の形態１の周波数誤差補正器の構成の一例を示す回路図である。
【図１０】実施の形態１の調整器の構成の一例を示す回路図である。
【図１１】実施の形態２に係るレゾルバ補正装置の構成を示すブロック図である。
【図１２】実施の形態２の温度検出回路の構成の一例を示す回路図である。
【図１３】実施の形態２の調整器の構成の一例を示す回路図である。
【図１４】実施の形態２の温度検出回路７０１の動作波形を示す図である。
【発明を実施するための形態】
【００１１】
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００１２】
（実施形態の概要）
図１は、実施の形態の概要に係るレゾルバ補正装置の構成を示すブロック図である。図１において、レゾルバ補正装置１００は、位相シフタ１０１と、加算器１０２と、周波数誤差補正器１０３と、調整器１０４とを備える。
【００１３】
位相シフタ１０１は、キャリア周波数ｆｃの励磁信号で励磁されたレゾルバから検出される、少なくとも二相以上の信号のうちの第１位相信号の位相をシフトする。また、位相シフタ１０１は、後述する調整量に基づいて位相シフト量を調整する。
【００１４】
加算器１０２は、位相シフタ１０１により位相をシフトした第１位相信号と、位相をシフトしていない第２位相信号とを加算する。そして加算器１０２は、加算した信号を位相変調信号として出力する。
【００１５】
周波数誤差補正器１０３は、レゾルバの位相変調信号と励磁信号の位相差に基づいて位相差補正信号を生成する。
【００１６】
調整器１０４は、周波数誤差補正器１０３において生成された位相差補正信号に基づいて、位相シフタ１０１の調整量を算出する。
【００１７】
このように、実施形態の概要に係るレゾルバ補正装置は、位相をシフトしていない励磁信号と位相シフタレプリカにより位相をシフトした励磁信号との位相差及びレゾルバの位相変調信号と励磁信号の位相差に基づいて位相差補正信号に基づいて、位相シフタ１０１の位相シフト量を調整することにより、レゾルバのロータが回転することに伴う、アナログフィルタへの入力信号に生じる周波数ずれを補正することができる。
【００１８】
（実施の形態１）
実施の形態１では、実施の形態の概要で説明したレゾルバ補正装置１００の詳細な構成及びレゾルバ補正装置１００を用いたモータの制御装置について説明する。
【００１９】
最初に実施の形態１に係る信号処理器及び制御装置の各構成の機能について説明する。図２は、実施の形態１に係る制御装置の構成を示すブロック図である。
【００２０】
図２において、制御装置２００は、ＲＤＣ回路３００と、カウンタ回路４００と、マイコン制御器５００と、パワー回路６００とを備える。そして、制御装置２００は、レゾルバ２０１からの信号に基づいてモータ２０２の回転を制御する。レゾルバ２０１とモータ２０２は、ロータ部分が共に回転軸２０３に固定され、共に回転する。
【００２１】
レゾルバ２０１は、更に励磁コイル２０４と、検出コイル２０５と、検出コイル２０６とを備える。励磁コイル２０４は、入力された電気信号により磁場を発生するコイルである。検出コイル２０５及び２０６は、磁場の変動を検出して電気信号として出力するコイルである。
【００２２】
レゾルバ２０１では、励磁コイル２０４、検出コイル２０５及び検出コイル２０６がステータ部分に配置され、ロータ部分の回転により磁場の変動が検出される。レゾルバ２０１は、ロータの回転による磁場の変動を少なくとも２相以上の電気信号として検出できるものであれば良く、例えば、ロータ部分に励磁コイル２０４が配置され、検出コイル２０５及び検出コイル２０６がステータ部分に配置され、ロータ部分の回転による磁場の変動が検出されてもよい。
【００２３】
そして、検出コイル２０５と検出コイル２０６が、所定の角度を有する配置とすることにより、検出コイル２０５と検出コイル２０６は、磁場の変動を互いに異なる相の信号として検出する。例えば、検出コイル２０５と検出コイル２０６とが９０°の角度で配置されることにより、検出コイル２０５で正弦波が検出され、検出コイル２０６で余弦波が検出される。
【００２４】
次にＲＤＣ回路３００の構成について説明する。ＲＤＣ回路３００は、励磁回路３０１と、差動増幅回路３０２と、差動増幅回路３０３と、位相シフタレプリカ３０４と、位相差検出器３０５と、位相シフタ１０１と、加算器１０２とを備える。
【００２５】
励磁回路３０１は、基準クロック信号を分周した周波数ｆｃで正弦波の励磁信号を生成し、励磁信号をレゾルバ２０１の励磁コイル２０４及び位相シフタレプリカ３０４に出力する。
【００２６】
差動増幅回路３０２は、検出コイル２０５において検出された信号を増幅して位相シフタ１０１に出力する。また、差動増幅回路３０３は、検出コイル２０６において検出された信号を増幅して加算器１０２に出力する。
【００２７】
加算器１０２は、位相シフタ１０１により位相をシフトした第１位相信号と、位相をシフトしていない第２位相信号とを加算する。そして、加算器１０２は、加算した信号をＣＬＫ同期回路４０３に出力する。
【００２８】
位相シフタレプリカ３０４は、レゾルバの励磁信号の位相をシフトする。位相シフタレプリカ３０４の位相シフト量は、動作条件が同じである場合、位相シフタ１０１の位相シフト量と同じである。そして位相シフタレプリカ３０４は、位相をシフトした励磁信号を位相差検出器３０５に出力する。
【００２９】
位相差検出器３０５は、位相をシフトしていない励磁信号と、位相シフタレプリカ３０４により位相をシフトした励磁信号との位相差を検出する。そして、位相差検出器３０５は、検出した位相差を調整器１０４に出力する。
【００３０】
周波数誤差補正器１０３は、レゾルバの位相変調信号と励磁信号の位相差に基づいて位相差補正信号を生成する。そして、周波数誤差補正器１０３は、位相差補正信号を調整器１０４に出力する。
【００３１】
調整器１０４は、位相差検出器３０５において検出された位相差と、周波数誤差補正器１０３において生成された位相差補正信号に基づいて、位相シフタ１０１の調整量を算出する。
【００３２】
次にカウンタ回路４００の構成について説明する。カウンタ回路４００は、基準ＣＬＫ回路４０１と、励磁ＣＬＫ回路４０２と、ＣＬＫ同期回路４０３と、位相差カウンタ４０４とを備える。
【００３３】
基準ＣＬＫ回路４０１は、基準周波数の信号を生成し、生成した基準クロック信号を励磁ＣＬＫ回路４０２、ＣＬＫ同期回路４０３及び位相差カウンタ４０４に出力する。
【００３４】
励磁ＣＬＫ回路４０２は、基準ＣＬＫ回路４０１において生成された基準クロック信号を分周し、分周により得られたキャリア周波数のクロック信号を励磁回路３０１及び位相差カウンタ４０４に出力する。
【００３５】
ＣＬＫ同期回路４０３は、整形された位相変調信号と整形された励磁信号とを同期検波し、検波信号を位相差カウンタ４０４及び位置演算器５０１に出力する。
【００３６】
位相差カウンタ４０４は、同期検波により得られた位相差を基準周波数の分解能で計数し、計数結果を位置演算器５０１及び三相変換器５０９に出力する。
【００３７】
次に、マイコン制御器５００の構成について説明する。マイコン制御器５００は、位置演算器５０１と、シリアル通信器５０２と、減算器５０３と、位置ゲイン演算器５０４と、微分処理器５０５と、減算器５０６と、速度ゲイン演算器５０７と、トルク演算器５０８と、三相変換器５０９と、乗算器５１０、５１１及び５１２とを備える。
【００３８】
位置演算器５０１は、検波信号と位相差の計数結果とから位置検出値を算出し、減算器５０３及び微分処理器５０５に出力する。
【００３９】
シリアル通信器５０２は、外部からの位置指示信号を受信し、位置指令値を減算器５０３に出力する。減算器５０３は、位置検出値から位置指令値を減算し、得られた位置偏差を位置ゲイン演算器５０４に出力する。
【００４０】
位置ゲイン演算器５０４は、位置偏差に所定の位置ゲインを乗じて、モータ２０２の目標速度を算出する。微分処理器５０５は、回転位置を表す検出信号を微分して、モータ２０２の回転速度を算出する。減算器５０６は、目標速度から速度検出値を減算し、得られた速度偏差を速度ゲイン演算器５０７に出力する。
【００４１】
速度ゲイン演算器５０７は、速度偏差に速度ゲインを乗じて、トルク指令値を算出する。トルク演算器５０８は、トルク指令値からモータ２０２の各相に流す電流指令値を算出する。三相変換器５０９は、位相差の計数結果から三相信号を生成し、三相信号を乗算器５１０、５１１及び５１２にそれぞれ出力する。
【００４２】
乗算器５１０、５１１及び５１２は、それぞれ電流指令値に三相信号を乗算して、三相の制御信号を生成し、三相の制御信号をパワー回路６００に出力する。パワー回路６００は、三相の制御信号に基づいてモータ２０２を三相ＰＷＭ（Pulse Width Modulation）制御するインバータである。
【００４３】
以上の構成により、制御装置２００はロータの回転角を検出し、モータを制御する。次に制御装置２００の動作について説明する。
【００４４】
励磁ＣＬＫ回路４０２から出力されるクロック波形Ｖ０は、励磁回路３０１において正弦波に整形される。この正弦波に成形された信号は、励磁信号として、レゾルバ２０１の励磁コイル２０４及び位相シフタレプリカ３０４に入力する。
【００４５】
レゾルバ２０１では、モータ２０２と同期して回転するレゾルバ２０１のロータの回転角度θｍに応じて、出力信号Ｅ１、Ｅ２が出力される。ここで、励磁信号をＥ０＝Ｅｓｉｎ（ωｔ）とすると、検出コイル２０５の出力信号Ｅ１は、Ｅ１＝αＥｓｉｎθｍ×ｓｉｎ（ωｔ）で表される。また、検出コイル２０６の出力信号Ｅ２は、Ｅ２＝αＥｃｏｓθｍ×ｓｉｎ（ωｔ）で表される。ここで、Ｅは励磁信号の最大振幅値、ωは励磁信号の角速度、ｔは時間、αはレゾルバの構造で決まる定数である。
【００４６】
出力信号Ｅ１は、差動増幅回路３０２で増幅され、信号Ｖ１となる。信号Ｖ１は、Ｖ１＝βαＥｓｉｎθｍ×ｓｉｎ（ωｔ）で表される。また、出力信号Ｅ２は、差動増幅回路３０３で増幅され、信号Ｖ２となる。信号Ｖ２は、Ｖ２＝βαＥｃｏｓθｍ×ｓｉｎ（ωｔ）で表される。ここで、βは差動増幅回路の構成で決まる定数である。
【００４７】
信号Ｖ２は、位相シフタ１０１において、位相をπ／２＋Δθｓ進められる。信号Ｖ２の位相を勧められた信号Ｖ３は、位相シフタ１０１から加算器１０２に出力される。ここで、Δθｓはレゾルバのロータの回転速度ｄθｍ／ｄｔに依存する角度である。またΔθｓは後述する周波数誤差補正器１０３の出力ΔＣＴＲＬに基づいて決まる値である。
【００４８】
加算器１０２では、信号Ｖ１と信号Ｖ３を抵抗分圧して平均電圧（Ｖ１＋Ｖ３）／２の信号を得る。そして、得られた平均電圧の信号は、加算器１０２内のコンパレータに入力され、方形波Ｖ４に整形される。得られた方形波Ｖ４は、ＣＬＫ同期回路４０３に入力される。
【００４９】
Ｖ４とＶ０がそれぞれタイマ入力端子からＣＬＫ同期回路４０３に入力される。そして、ＣＬＫ同期回路４０３において、検波信号が得られる。
【００５０】
位置演算器５０１において、検波信号からＶ４とＶ０の位相差θ０が検出される。さらに微分処理器５０５において、位相差θ０の時間微分ｄθ０／ｄｔが算出される。
【００５１】
周波数誤差補正器１０３では、検出された位相差θ０の時間微分ｄθ０／ｄｔに基づいて補正信号ΔＣＴＲＬが生成される。そして補正信号ΔＣＴＲＬは、周波数誤差補正器１０３から調整器１０４に出力される。この補正信号ΔＣＴＲＬは、レゾルバのロータが回転することに伴って生じる、アナログフィルタへの入力信号に周波数ずれを補正する信号である。
【００５２】
一方、位相シフタレプリカ３０４には励磁信号Ｅ０＝Ｅｓｉｎ（ωｔ）が入力される。そして、位相シフタレプリカ３０４において、励磁信号は位相が９０度進められ、信号Ｅ０’＝Ｅｓｉｎ（ωｔ＋π／２）が出力される。
【００５３】
位相をシフトしていない励磁信号及び位相シフタレプリカ３０４により位相をシフトした励磁信号は、位相差検出器３０５に入力される。そして位相差検出器３０５において、位相をシフトしていない励磁信号と、位相シフタレプリカ３０４により位相をシフトした励磁信号との位相差が検出される。
【００５４】
位相シフタレプリカ３０４による位相シフト量が９０度である場合、位相差検出器３０５において検出される位相差は９０度になる。ここで、温度等の動作条件の変化により位相シフタレプリカ３０４（及び位相シフタ１０１）の位相シフト量が９０度から変化した場合、位相差検出器３０５において検出される位相差も９０度から変化した値となる。
【００５５】
すなわち、位相差検出器３０５は、温度等の動作条件の変化に伴う、位相シフタレプリカ３０４の位相シフト量の変化量を検出する。そして位相シフタレプリカ３０４は位相シフタ１０１と同じ構成としているので、位相差検出器３０５は、間接的に温度等の動作条件の変化に伴う、位相シフタ１０１の位相シフト量の変化量を検出することができる。
【００５６】
そして、位相差検出器３０５に入力される信号は、レゾルバのロータの回転角で変調されていないので、位相差検出器３０５は、ロータの回転の変化の影響を受けずに、温度等の動作条件の変化に伴う位相シフト量の変化量を検出することができる。
【００５７】
調整器１０４では、ロータの回転に伴う周波数ずれを補正する信号ΔＣＴＲＬ、及び動作条件の変化に伴う位相シフト量の変化量に基づいて、位相シフタ１０１の調整量が算出される。
【００５８】
この調整量に従い、位相シフタ１０１は位相シフト量を調整する。そして、位相シフタ１０１は、キャリア周波数ｆｃの励磁信号で励磁されたレゾルバから検出される、少なくとも二相以上の信号のうちの第１位相信号の位相を、調整した位相シフト量だけシフトする。
【００５９】
このように、実施の形態１の制御装置によれば、位相シフタの位相シフト量について、相変調信号と励磁信号の位相差の時間微分に基づいてロータの回転に伴う周波数ずれを補正し、励磁信号の位相をシフトする位相シフタレプリカの位相シフト量の変化量を補正することにより、レゾルバから検出された信号を、一定の位相シフト量で位相をシフトすることができる。
【００６０】
次に、差動増幅回路３０２及び差動増幅回路３０３の構成について説明する。図３は、実施の形態１の差動増幅回路の構成の一例を示す回路図である。図３において、差動増幅回路３０２（または差動増幅回路３０３）は、ＯＰアンプＯＰ３１０と、抵抗Ｒ３１１、Ｒ３１２、Ｒ３１３、Ｒ３１４、Ｒ３１５及びＲ３１６と、キャパシタＣ３２１、Ｃ３２２、Ｃ３２３とを備える。
【００６１】
図３において、抵抗Ｒ３１１は、一端を励磁コイル２０４及びキャパシタＣ３２１と接続し、他端を抵抗Ｒ３１２及びキャパシタＣ３２３に接続する。
抵抗Ｒ３１２は、一端を抵抗Ｒ３１１及びキャパシタＣ３２３に接続し、他端を抵抗Ｒ３１３及びＯＰアンプＯＰ３１０の反転入力端子に接続する。
【００６２】
抵抗Ｒ３１３は、一端を抵抗Ｒ３１２及びＯＰアンプＯＰ３１０の反転入力端子に接続し、他端をＯＰアンプＯＰ３１０の出力端子に接続する。
抵抗Ｒ３１４は、一端を励磁コイル２０４及びキャパシタＣ３２２と接続し、他端を抵抗Ｒ３１５及びキャパシタＣ３２３に接続する。
【００６３】
抵抗Ｒ３１５は、一端を抵抗Ｒ３１４及びキャパシタＣ３２３に接続し、他端を抵抗Ｒ３１６及びＯＰアンプＯＰ３１０の非反転入力端子に接続する。
抵抗Ｒ３１６は、一端を抵抗Ｒ３１５及びＯＰアンプＯＰ３１０の非反転入力端子に接続し、他端にバイアス電圧が印加される。
【００６４】
キャパシタＣ３２１とＣ３２２との接続点は接地されている。
ＯＰアンプＯＰ３１０の出力端子は、位相シフタ１０１に接続されている。
【００６５】
以上の回路構成により、差動増幅回路３０２は、励磁コイル２０４の２つの端子間の電圧を増幅して位相シフタ１０１に出力する差動増幅回路を構成することができる。
【００６６】
差動増幅回路３０３も差動増幅回路３０２と同様の構成とすることができる。差動増幅回路３０３では、励磁コイル２０５の２つの端子に抵抗Ｒ３１１及び抵抗Ｒ３１４が接続され、ＯＰアンプＯＰ３１０の出力端子は、加算器１０２に接続される。
【００６７】
次に、位相シフタ１０１の構成について説明する。図４は、実施の形態１の位相シフタの構成の一例を示す回路図である。図４において、位相シフタ１０１は、ＯＰアンプＯＰ１１０と、抵抗Ｒ１１１、Ｒ１１２、Ｒ１１３−１〜１１３−ｎ（ｎは正の整数）及びＲ１１４と、キャパシタＣ１１５と、Ｐチャネル型ＭＯＳトランジスタより構成されるバイパススイッチＳＷ１１６−１〜１１６−ｎ（ｎは正の整数）とを備える。  
【００６８】
抵抗Ｒ１１１は、一端を増幅回路３０２、抵抗Ｒ１１３−１及びスイッチＳＷ１１６−１に接続し、他端を抵抗Ｒ１１２及びＯＰアンプＯＰ１１０の反転入力端子に接続する。
抵抗Ｒ１１２は、一端を抵抗Ｒ１１１及びＯＰアンプＯＰ１１０の反転入力端子に接続し、他端をＯＰアンプＯＰ１１０の出力端子に接続する。
【００６９】
抵抗Ｒ１１３−１とスイッチＳＷ１１６−１は並列回路を構成し、一端を増幅回路３０２及び抵抗Ｒ１１１に接続し、他端を抵抗Ｒ１１３−２とスイッチＳＷ１１６−２に接続する。
抵抗Ｒ１１３−２とスイッチＳＷ１１６−２は並列回路を構成し、一端を抵抗Ｒ１１３−１とスイッチＳＷ１１６−１に接続し、他端を抵抗Ｒ１１３−３とスイッチＳＷ１１６−３に接続する。
同様に抵抗Ｒ１１３とスイッチＳＷ１１６からなる並列回路を直列に接続する。
【００７０】
そして、抵抗Ｒ１１３−ｎとスイッチＳＷ１１６−ｎは並列回路を構成し、一端を抵抗Ｒ１１３−ｎ−１（図示しない）とスイッチＳＷ１１６−ｎ−１（図示しない）に接続し、他端を抵抗Ｒ１１４に接続する。
【００７１】
抵抗Ｒ１１４は、一端を抵抗Ｒ１１３−ｎとスイッチＳＷ１１６−ｎに接続し、他端をキャパシタＣ１１５及びＯＰアンプＯＰ１１０の非反転入力端子に接続する。
キャパシタＣ１１５は、一端をＲ１１４に接続し、他端を接地する。
【００７２】
増幅回路３０２からＯＰアンプＯＰ１１０の非反転入力端子に接続する抵抗の値が変化することにより、位相シフタ１０１における位相シフト量も変化する。
【００７３】
具体的には、調整器１０４からの制御信号ＣＴＲＬ２により位相シフタ１０１のバイパススイッチＳＷ１１６−１〜１１６−ｎの開閉が制御される。スイッチＳＷ１１６−１が閉じられると、増幅回路３０２からの信号は、スイッチＳＷ１１６−１を経由し、抵抗Ｒ１１３−１を迂回する。また、スイッチＳＷ１１６−１が開かれると、増幅回路３０２からの信号は、抵抗Ｒ１１３−１を経由する。同様に増幅回路３０２からの信号は、スイッチＳＷ１１６−２〜１１６−ｎの開閉により、抵抗Ｒ１１３−２〜Ｒ１１３−ｎを迂回または経由してＯＰアンプＯＰ１１０の非反転入力端子に入力される。
【００７４】
したがって、バイパススイッチＳＷ１１６−１〜１１６−ｎの開閉により増幅回路３０２からＯＰアンプＯＰ１１０の非反転入力端子に接続する抵抗の値が制御される。
【００７５】
抵抗Ｒ１１３−１〜Ｒ１１３−ｎの抵抗値は同じでも良く、異なっていても良い。例えば、抵抗Ｒ１１３−２の抵抗値を抵抗Ｒ１１３−１の２倍とし、抵抗Ｒ１１３−３の抵抗値を抵抗Ｒ１１３−２の２倍（すなわち抵抗Ｒ１１３−１の４倍）とし、抵抗Ｒ１１３−ｎの抵抗値を抵抗Ｒ１１３−ｎ−１の２倍（すなわち抵抗Ｒ１１３−１の２ｎ−１倍）としてもよい。このような抵抗値の組合せは、２ｎ＋１通りの抵抗値を実現できる。
【００７６】
調整器１０４は、動作環境が変化しても位相シフタ１０１の位相シフト量を常に９０度に保つように、バイパススイッチ１１６−１〜１１６−ｎの開閉を制御して、抵抗Ｒ１１３−１〜Ｒ１１３−ｎからなる直列抵抗の値を調整する。なお、位相シフトレプリカ３０４は、図４に示す位相シフタ１０１と同様な回路構成とされており、ＯＰアンプＯＰ１１０と、抵抗Ｒ１１１、Ｒ１１２、Ｒ１１３−１〜１１３−ｎ（ｎは正の整数）及びＲ１１４と、キャパシタＣ１１５と、バイパススイッチＳＷ１１６−１〜１１６−ｎ（ｎは正の整数）とを備える。ただし、入力信号や出力信号は図１に記載されるように変更されている。また、調整器１０４からの制御信号ＣＴＲＬ１が、位相シフトレプリカ３０４のバイパススイッチＳＷ１１６−１〜１１６−ｎ（ｎは正の整数）の開閉の制御に利用される。
【００７７】
次に加算器１０２の構成について説明する。図５は、実施の形態１の加算器の構成の一例を示す回路図である。図５において、加算器１０２は、ＯＰアンプＯＰ１２０と、抵抗Ｒ１２１、Ｒ１２２とを備える。
【００７８】
抵抗Ｒ１２１は、一端を位相シフタ１０１の出力端子と接続し、抵抗１２２及びＯＰ１２０の非反転入力端子に接続する。抵抗Ｒ１２１は、一端を差動増幅回路３０３の出力端子と接続し、抵抗１２３及びＯＰ１２０の非反転入力端子に接続する。
【００７９】
ＯＰアンプＯＰ１２０はコンパレータとして構成されている。すなわち、ＯＰアンプＯＰ１２０の非反転入力端子には、抵抗Ｒ１２１を経由して位相シフタ１０１の出力信号と、抵抗Ｒ１２１を経由して差動増幅回路３０３の出力信号が入力される。また、ＯＰアンプＯＰ１２０の反転入力端子には、参照電圧Ｖｒｅｆが印加される。
【００８０】
そして、位相シフタ１０１の出力信号と差動増幅回路３０３の出力信号との合成信号の電圧が、参照電圧Ｖｒｅｆと比較されることにより、信号が方形波に整形される。方形波に成形された信号は、ＣＬＫ同期回路４０３に出力される。
【００８１】
次に位相差検出器３０５の構成について説明する。図６は、実施の形態１の位相差検出器の構成の一例を示す回路図である。図６において、位相差検出器３０５は、ＯＰアンプＯＰ３５０と、ＯＰアンプＯＰ３５１と、周波数逓倍器３５２と、Ｄフリップフロップ３５３とを備える。
【００８２】
ＯＰアンプＯＰ３５０はコンパレータとして構成されている。すなわち、ＯＰアンプＯＰ３５０の非反転入力端子には、励磁信号Ｅ０が入力される。また、ＯＰアンプＯＰ３５０の反転入力端子には、参照電圧Ｖｒｅｆが印加される。そして、励磁信号Ｅ０が方形波に整形された信号ＣＡＬ０が、ＯＰアンプＯＰ３５０の出力端子から出力される。
【００８３】
ＯＰアンプＯＰ３５１もコンパレータとして構成されている。すなわち、ＯＰアンプＯＰ３５１の非反転入力端子には、位相シフタレプリカ３０４により位相がシフトされた励磁信Ｅ０’が入力される。また、ＯＰアンプＯＰ３５１の反転入力端子には、参照電圧Ｖｒｅｆが印加される。そして、位相がシフトされた励磁信号Ｅ０’が方形波に整形された信号ＣＡＬ０が、ＯＰアンプＯＰ３５０の出力端子から出力される。
【００８４】
周波数逓倍器３５２は、信号ＣＡＬ０の周波数を２倍にする。そして、周波数逓倍器３５２は、信号ＣＡＬ０の周波数を２倍とした信号ＣＡＬ２をＤフリップフロップ３５３に出力する。
【００８５】
Ｄフリップフロップ３５３では、Ｄ端子に信号ＣＡＬ２が入力され、クロック端子に信号ＣＡＬ１が入力される。そして、位相をシフトしていない励磁信号と、位相シフタレプリカ３０４により位相をシフトした励磁信号との位相差の信号がＤフリップフロップ３５３から出力される。
【００８６】
次に周波数逓倍器３５２の構成について説明する。図７は、実施の形態１の周波数逓倍器の構成の一例を示す回路図である。図７において、周波数逓倍器３５２は、パルス生成回路３５４と、カウンタ３５５と、Ｄフリップフロップ３５６と、減算器３５７とを備える。
【００８７】
パルス生成回路３５４は、信号ＣＡＬ１の立ち上がりおよび立ち下がりでリセットパルス信号ＲＳＴを生成する。信号ＲＳＴはカウンタ３５５のリセット端子およびＤフリップフロップ３５６のクロック端子に入力される。すなわち、Ｎビットのカウンタ出力ＣＮＴｉ（ｉ＝１〜Ｎ：Ｎは正の整数）はＮ個（Ｎ-bit）のＤフリップフロップ３５６のそれぞれのＤ端子に入力され、クロック信号ＲＳＴの立ち上がりで入力をラッチすることにより、ＲＳＴ立ち上がり時のカウンタ出力値の１／２の値を保持する。
【００８８】
カウンタ３５５は外部クロック信号でカウントアップ動作を続け、信号ＲＳＴが１となったときに出力を０に戻す。
【００８９】
Ｄフリップフロップ３５６では、クロック端子に信号ＲＳＴが入力され、カウンタ３５５の出力がＤ端子に入力される。
【００９０】
減算器３５７はカウンタの出力とＤフリップフロップの出力との差分をとり、最上位ビットをＣＡＬ２として出力する。すなわち、カウンタ出力がＲＥＦより小さければＣＡＬ２＝１、ＲＥＦより大きければＣＡＬ２＝１になる。ＲＥＦはカウンタの最大値の１／２に設定されているため、ＣＡＬ２はＣＡＬ１の周波数を２倍にした方形波になる。
【００９１】
次に周波数逓倍器３５２の動作について説明する。図８は、実施の形態１の周波数逓倍器の動作波形を示す図である。図８において、横軸は時刻を示し、縦軸は信号値を示す。図８において、ＣＡＬ０は励磁信号を方形波に整形した信号を示す。またＣＡＬ１は位相をシフトした励磁信号を方形波に整形した信号を示す。ＲＳＴは、パルス生成回路３５４のリセット端子の出力信号を示す。ＣＮＴｉは、カウンタ３５５の出力を示す。ＲＥＦは、Ｄフリップフロップ３５６の出力信号を示す。ＣＡＬ２は、ＣＡＬ０の周波数が２倍に逓倍された信号を示す。
【００９２】
図８では、時刻Ｔ１以前にカウンタ３５５が外部クロック信号でカウントアップを行う。そして、時刻Ｔ１において、ＲＳＴ信号によりリセットがかかり、Ｄフリップフロップ３５６は、カウンタ３５５のカウント数の半数をＲＥＦとして減算器３５７に渡す。
【００９３】
このようにして、位相差検出器３０５のＤフリップフロップからはＣＡＬ１の立ち上がり時点Ｔ２でのＣＡＬ２の値が判定信号ＣＡＬとして出力され、調整器１０４に入力される。
【００９４】
ここで図６のＤフリップフロップ３５３の出力は、位相シフタレプリカ３０４の位相シフト量がπ／２より小さい場合はＣＡＬ＝１となり、π／２より大きい場合はＣＡＬ＝０となる。
【００９５】
次に周波数誤差補正器１０３の構成について説明する。図９は、実施の形態１の周波数誤差補正器の構成の一例を示す回路図である。図９において、周波数誤差補正器１０３は、乗算器１３０と、乗算器１３１と、加算器１３２とを備える。
【００９６】
乗算器１３０は、位相差θ０の時間微分ｄθ０／ｄｔを乗算して得られる補正信号ΔＣＴＲＬを出力する。
乗算器１３１は、位相差θ０の時間微分ｄθ０／ｄｔをＤ倍に乗算して、加算器１３２に出力する。
加算器１３２は、時間微分ｄθ０／ｄｔをＤ倍した値に、位相差θ０を加算し、得られた回転速度θｍを出力する。
【００９７】
周波数誤差補正器１０３では、微分処理機５０５が検出した、位相差θ０の時間微分ｄθ０／ｄｔに基づいて、補正信号ΔＣＴＲＬが出力される。具体的には、調整器１０４から制御信号ＣＴＲＬ１が出力されたときの位相シフタ１０１内の抵抗値と、ＣＴＲＬ１＋ΔＣＴＲＬが出力されたときの抵抗値の差分ΔＲがΔＲ＝γ×（ｄθ０／ｄｔ）となるように、ｄθ０／ｄｔに比例した補正信号ΔＣＴＲＬを設定する。ここで、γは位相フィルタで用いている抵抗およびキャパシタの値で決まる定数である。
【００９８】
さらに、周波数誤差補正器１０３では、位置演算器５０１で検出した位相差θ０と、微分処理機５０５が検出したｄθ０／ｄｔからレゾルバの回転角θｍを算出する。具体的には、θｍ＝θ０＋Ｄ×（ｄθ０／ｄｔ）／（２π）で計算した値をレゾルバ回転角θｍとして出力する。ここで、Ｄはフィルタの構成で決まる定数である。
【００９９】
次に調整器１０４の構成について説明する。図１０は、実施の形態１の調整器の構成の一例を示す回路図である。図１０において、調整器１０４は、Ｄフリップフロップ１４０と、ＵＰ／ＤＯＷＮカウンタ１４１と、レジスタ１４２と、加算器１４３とを備える。
【０１００】
Ｄフリップフロップ１４０では、抵抗値調整タイミングを決めるクロック信号ＲＣＬＫがクロック端子に入力され、Ｄ端子に信号ＣＡＬが入力される。ＲＣＬＫの立ち上がりで判定信号ＣＡＬがＤフリップフロップ１４０でラッチされ、アップダウン信号Ｕ／Ｄとして出力される。
【０１０１】
ＵＰ／ＤＯＷＮカウンタ１４１では、ＵＰ／ＤＯＷＮカウンタ１４１の出力値はＲＣＬＫの立ち上がり時点のＵ／Ｄの値が１であればカウントアップ動作をし、Ｕ／Ｄが０であればカウントダウン動作をする。さらに、ＵＰ／ＤＯＷＮカウンタ１４１の出力値は制御信号ＣＴＲＬ１として位相シフタレプリカ３０４に入力され、位相シフタレプリカ３０４のバイパススイッチＳＷ１１６−１〜１１６−ｎを制御する。
【０１０２】
また、加算器１４３は、ＣＴＲＬ１に周波数誤差補正器１０３からの補正信号ΔＣＴＲＬを加え、得られた値を制御信号ＣＴＲＬ２として位相シフタ１０１に出力する。この制御信号ＣＴＲＬ２は、位相シフタ１０１のバイパススイッチＳＷ１１６−１〜１１６−ｎを制御する。
【０１０３】
ここで、位相シフタ１０１および位相シフタレプリカ３０４内の調整用抵抗Ｒ１１３−１〜１１３−ｎは、ＣＴＲＬ１，ＣＴＲＬ２が大きいほど直列抵抗の値が大きくなるように、位相シフタ１０１および位相シフタレプリカ３０４内の各々のバイパススイッチＳＷ１１６−１〜１１６−ｎが制御される。具体的にはＣＴＲＬ１およびＣＴＲＬ２の最下位ビットでＳＷ１１６−１を制御し、その最上位ビットでＳＷ１１６−ｎを制御するようにする。
【０１０４】
以上の構成により、実施の形態１のレゾルバ補正装置は、ロータの回転に伴う周波数ずれを補正し、励磁信号の位相をシフトする位相シフタレプリカの位相シフト量の変化量を補正することができる。
【０１０５】
（実施の形態２）
実施の形態２では、実施の形態１と比べて、位相シフタレプリカが設けられておらず、位相差検出器３０５の代わりに温度検出回路が設けられている。図１１は、実施の形態２に係るレゾルバ補正装置の構成を示すブロック図である。図１１において、図２と同一の構成については、同一の番号を付し、説明を省略する。
【０１０６】
図１１において、レゾルバ補正装置７００は、ＲＤＣ回路３００内に温度検出回路７０１と、調整器７０３とを備え、マイコン制御器５００内にレジスタ７０２を備える。
【０１０７】
温度検出回路７０１は、レゾルバ補正装置内の温度を測定した、測定した温度データをレジスタ７０２に出力する。例えば、温度検出回路７０１は、レゾルバ補正装置を搭載する半導体装置の温度を測定する。
【０１０８】
調整器７０３は、位相差検出器３０５において検出された位相差と、レジスタ７０２の出力に基づいて、位相シフタ１０１の調整量を算出する。
【０１０９】
レジスタ７０２は、温度データに基づいて補正信号を調整器７０３に出力する。例えばレジスタ７０２は、温度データと補正信号とを関連づけるテーブルを備えてもよい。
【０１１０】
次に温度検出回路７０１の構成を説明する。図１２は、実施の形態２の温度検出回路の構成の一例を示す回路図である。図１２において、温度検出回路７０１は、ＰＭＯＳリーク源７１０と、キャパシタ７１１と、ＮＭＯＳスイッチ７１２と、コンパレータ７１３と、カウンタ７１４と、Ｄフリップフロップ７１５とを備える。
【０１１１】
ＰＭＯＳリーク源７１０では、ゲート及びソースが直流電圧を印加され、ドレインがコンパレータ７１３、キャパシタ７１１及びＮＭＯＳスイッチ７１２のソースに接続されている。
【０１１２】
キャパシタ７１１は、一端をＰＭＯＳリーク源７１０のドレイン及びＮＭＯＳスイッチ７１２のソースに接続し、他端を接地している。
【０１１３】
ＮＭＯＳスイッチ７１２では、ゲートにリセット信号ＤＩＳＣＨＡＲＧＥが印加され、ソースがＰＭＯＳリーク源７１０のドレイン及びキャパシタ７１１に接続され、ドレインが接地されている。
【０１１４】
コンパレータ７１３は、キャパシタ７１１の電位Ｖｃと参照電圧Ｖｒｅｆとを比較して、比較結果Ｖｃｍｐをカウンタ７１４に出力する。
カウンタ７１４は、Ｖｃの電位がＶｒｅｆを超えるまでのクロック信号をカウントする。
【０１１５】
Ｄフリップフロップ７１５では、カウンタ７１４の出力がＤ端子に入力され、クロック端子にリセット信号ＤＩＳＣＨＡＲＧＥが入力される。
【０１１６】
次に調整器７０３の構成について説明する。図１３は、実施の形態２の調整器の構成の一例を示す回路図である。図１３において、調整器７０３は、レジスタ７３０、７３１、７３２と、加算器７３３とを備える。
【０１１７】
レジスタ７３０は、θ０＝π／２になったときのＣＴＲＬｒｅｆを記憶する。
レジスタ７３１は、レゾルバの回転に伴う周波数のずれを補償するようにΔＣＴＲＬを決定する。
レジスタ７３２は、温度変動に伴う抵抗値の変動を補償するように、レジスタ７０２が補正信号ΔＣＴＲＬ３を決定する。
【０１１８】
次に実施の形態２の動作を説明する。図１４は、実施の形態２の温度検出回路７０１の動作波形を示す図である。図１４において、横軸は時刻を示し、縦軸は信号値を示す。図１４において、ＤＩＳＣＨＡＲＧＥはリセット信号を示す。またＶｃはキャパシタ７１１の電位を示す。Ｖｃｍｐは、キャパシタ７１１の電位Ｖｃと参照電圧Ｖｒｅｆとを比較して、比較結果を示す。ＴＣＮＴｉは、カウンタ７１４の出力を示す。ＣＬＫｉｎは、Ｖｃの電位がＶｒｅｆを超えるまでのクロック信号を示す。
【０１１９】
実施の形態２のレゾルバ補正装置では、まずキャリブレーション動作が行われる。
【０１２０】
キャリブレーション動作では、（１）モータが回転していない、（２）外気温が基準温度、という条件でレゾルバ２０１に励磁信号が入力される。カウンタ回路４００が加算器１０２の出力信号と励磁回路３０１の励磁信号との位相差θ０を検出する。レジスタ７０２は、この位相差θ０がπ／２になるように調整器１０４への入力信号ＣＴＲＬｒｅｆを調整する。θ０＝π／２になったときのＣＴＲＬｒｅｆは、基準信号としてレジスタ７０２に記憶される。
【０１２１】
温度検出回路７０１において、リセット信号ＤＩＳＣＨＡＲＧＥが１のときにはＮＭＯＳスイッチ７１２がオンになり、キャパシタ７１１の電位Ｖｃは０、コンパレータの出力Ｖｃｍｐも０になっている。またカウンタ７１４にはリセットがかかり、カウンタ出力ＴＣＮＴ１〜ｎはすべて０になっている。
【０１２２】
次にＤＩＳＣＨＡＲＧＥが０になると、ＰＭＯＳリーク源７１０のリーク電流によってキャパシタ７１１が充電され、Ｖｃの電位が上昇するとともに、カウンタ７１４はカウントアップ動作をする。充電開始から時間Ｔ１０＝Ｖｒｅｆ×Ｃ／Ｉｐ経過後にＶｃの電位がＶｒｅｆを超え、カウントアップ動作が停止する。その後、時間Ｔ１１でＤＩＳＣＨＡＲＧＥが立ち上がり、カウンタ値がＤフリップフロップ７１５にラッチされ、その値はレジスタ７０２に記憶される。
【０１２３】
このような温度検出回路７０１の動作をまず上記キャリブレーション動作において行い、そのときのカウンタ値を基準温度における基準カウンタ値としてレジスタ７０２に記憶する。
【０１２４】
その後、温度変化に十分追従可能な時間間隔（例えば１秒に１回）で温度検出回路７０１の動作を繰り返し、更新されたＤフリップフロップ７１５の出力値と基準カウンタ値を比較する。
【０１２５】
ここで、温度が上がるとＰＭＯＳリーク源７１０のリーク電流Ｉｐが増加し、カウンタ値は小さくなる。逆に、温度が下がるとＩｐが減少するため、カウンタ値は大きくなる。
レジスタ７０２は基準カウンタ値と現カウンタ値の差分から温度変動幅を算出する。
【０１２６】
位相シフタ１０１に用いられている抵抗は温度変動に伴って抵抗値が変動するため、その変動を補償するように、レジスタ７０２が補正信号ΔＣＴＲＬ３を決定し、ＣＴＲＬｒｅｆおよびΔＣＴＲＬ３を調整器１０４に出力する。
【０１２７】
周波数誤差補正器１０３は、実施の形態１と同様に回転角の時間微分に基づいて補正信号ΔＣＴＲＬを調整器１０４に出力する。
【０１２８】
調整器１０４は、ＣＴＲＬｒｅｆ、ΔＣＴＲＬおよびΔＣＴＲＬ３の和に基づいて位相シフタ１０１内のバイパススイッチＳＷ１１６−１〜１１６−ｎを制御し、調整用抵抗の直列抵抗値を調整する。
【０１２９】
このように実施の形態２のレゾルバ補正装置によれば、装置の温度を測定し、測定した温度に基づいて、位相シフト量の変化量を補正することにより、位相シフタレプリカを用いずに高精度なレゾルバ回転角検出を可能とする。この結果、実施の形態２のレゾルバ補正装置は、小さいチップ面積および実装面積でも、高精度でレゾルバ回転角を検出することができる。また、実施の形態２のレゾルバ補正装置は、キャリブレーションを位相シフタそのもので行うため、位相シフタと位相シフタレプリカの間の特性ばらつきによる回転角検出誤差をなくすことができる。
【０１３０】
また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（ｎｏｎ−ｔｒａｎｓｉｔｏｒｙ  ｃｏｍｐｕｔｅｒ  ｒｅａｄａｂｌｅ  ｍｅｄｉｕｍ）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（ｔａｎｇｉｂｌｅ  ｓｔｏｒａｇｅ  ｍｅｄｉｕｍ）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  ＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（ｔｒａｎｓｉｔｏｒｙ  ｃｏｍｐｕｔｅｒ  ｒｅａｄａｂｌｅ  ｍｅｄｉｕｍ）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
【０１３１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【０１３２】
例えば、上記実施の形態のレゾルバ補正装置を半導体装置で構成してもよい。レゾルバ補正装置を半導体装置で実現した場合、温度変化による周波数のずれが顕著となる。半導体装置は、チップ上に多数の回路部品を実装するので、発熱量が多く、且つ回路部品の距離が近いので温度による影響が大きい。具体的には、１００℃の温度上昇により、周波数が２０％以上ずれることがある。
【０１３３】
したがって、上記実施の形態のレゾルバ補正装置は、半導体装置として実装した場合に、温度変化に伴う大きな周波数ずれを補正することができる。
【符号の説明】
【０１３４】
１００、７００  レゾルバ補正装置
１０１  位相シフタ
１０２、７３３  加算器
１０３  周波数誤差補正器
１０４、７０３  調整器
１３０、１３１  乗算器
１３２  加算器
１４０、７１５  Ｄフリップフロップ
１４１、７１４  カウンタ
１４２、７０２、７３０、７３１、７３２  レジスタ
１４３  加算器
７０１  温度検出回路
７１０  ＰＭＯＳリーク源
７１１  キャパシタ
７１２  ＮＭＯＳスイッチ
７１３  コンパレータ
７１４  カウンタ
【図１】
2018031619.tif 000003
【図２】
2018031619.tif 000004
【図３】
2018031619.tif 000005
【図４】
2018031619.tif 000006
【図５】
2018031619.tif 000007
【図６】
2018031619.tif 000008
【図７】
2018031619.tif 000009
【図８】
2018031619.tif 000010
【図９】
2018031619.tif 000011
【図１０】
2018031619.tif 000012
【図１１】
2018031619.tif 000013
【図１２】
2018031619.tif 000014
【図１３】
2018031619.tif 000015
【図１４】
2018031619.tif 000016