(57)【要約】【課題】バイポーラ型トランジスタとＭＯＳＦＥＴとを並列駆動する際に、ＭＯＳＦＥＴのオフ状態を確実に維持しつつ駆動損失を低減できるトランジスタ駆動回路を提供する。【解決手段】ＩＧＢＴ１とＦＥＴ２とを並列駆動する際に、ＦＥＴをターンオン及びターンオフさせるため、そのゲートに与える電圧を正極性のハイレベル：２０Ｖと負極性のローレベル：−５Ｖとに変化させる間に、前記電圧として前記双方のレベルの中間にある中間レベル０Ｖを付与する期間を設ける。【選択図】図１
2018029257.tif 000002
【特許請求の範囲】
【請求項１】
バイポーラ型トランジスタ（１）とＭＯＳＦＥＴ（２）とを並列に接続したものを駆動対象とし、
前記ＭＯＳＦＥＴをターンオン及びターンオフさせるため、前記ＭＯＳＦＥＴのゲートに与える電圧を正極性のハイレベルと負極性のローレベルとに変化させる間に、前記電圧として前記双方のレベルの中間にある中間レベルを付与する期間を設けるトランジスタ駆動回路。
【請求項２】
入力信号のレベル変化に応じて、前記バイポーラ型トランジスタのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するＩＧＢＴ駆動回路（１７）と、
前記入力信号のレベル変化に応じて、前記ＭＯＳＦＥＴのゲートにローレベル電圧を付与するローレベル付与回路（１８Ｐ，１８Ｎ＿Ｌ），ハイレベル電圧を付与するハイレベル付与回路（１８Ｐ，１８Ｎ＿Ｌ）及び中間レベル電圧を付与する中間レベル付与回路（１８Ｎ＿０）を備えるＭＯＳ駆動回路（１８）と、
前記入力信号の立上りエッジを検出する立上りエッジ検出回路（７）と、
前記入力信号の立下りエッジを検出する立下りエッジ検出回路（８）と、
前記立上がりエッジが検出された時点から一定時間を計時する立上りタイマ（１０，１４）と、
前記立下りエッジが検出された時点から一定時間を計時する立下りタイマ（１５，１６）と、
前記立上りエッジが検出された時点から前記ＩＧＢＴ駆動回路により前記ターンオンレベル電圧を付与させ、前記立下りエッジが検出された時点から前記立下りタイマにより計時される一定時間が経過すると前記ＩＧＢＴ駆動回路により前記ターンオフレベル電圧を付与させるＩＧＢＴ駆動制御部（９）と、
前記ＩＧＢＴ駆動回路が前記ターンオフレベル電圧を付与している期間に、前記ローレベル付与回路に前記ローレベル電圧を付与させる第１ＭＯＳ駆動制御部（１２）と、
前記立上りエッジが検出された時点から前記立上りタイマにより計時される一定時間が経過するまでの第１期間と、前記立下りエッジが検出された時点から前記立下りタイマにより計時される一定時間が経過するまでの第２期間とに、前記中間レベル付与回路に前記中間レベル電圧を付与させる第２ＭＯＳ駆動制御部（１３）と、
前記第１期間と前記第２期間との間に、前記ハイレベル付与回路により前記ハイレベル電圧を付与させる第３ＭＯＳ駆動制御部（１１）とを備える請求項１記載のトランジスタ駆動回路。
【請求項３】
前記立下りタイマ（１５，１６）は、前記バイポーラ駆動回路と、前記ＭＯＳ駆動回路とがそれぞれ参照するものが個別に設けられている請求項２記載のトランジスタ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイポーラ型トランジスタとＭＯＳＦＥＴとを並列に接続したものを駆動対象とする駆動回路に関する。
【背景技術】
【０００２】
バイポーラ型トランジスタの一種であるＲＣ−ＩＧＢＴ（Reverse Conducting-Insulated Gate Bipolar Transistor）は高耐圧のパワー素子であるが、オン抵抗が高いという問題がある。そこで従来より、例えばＳｉＣ等のワイドギャップ半導体を用いた低損失のＭＯＳＦＥＴをＲＣ−ＩＧＢＴに対して並列に接続し、これらを同時にオンすることで損失の低減を図ることが行われている。以下では、このようなＩＧＢＴとＦＥＴとの並列駆動を「ＤＣアシスト」と称する場合がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平４−３５４１５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このように並列駆動を行う際に、ＭＯＳＦＥＴについてはオフ状態を確実に維持するため、図３に示すように、オフ時に付与するローレベル電圧を負電位に設定する場合がある。すると、オン時に付与するハイレベル電圧との電位差が大きくなるため、駆動損失が増大することになる。
【０００５】
本発明は上記事情に鑑みてなされたものであり、その目的は、バイポーラ型トランジスタとＭＯＳＦＥＴとを並列駆動する際に、駆動損失を低減できるトランジスタ駆動回路を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１記載のトランジスタ駆動回路によれば、バイポーラ型トランジスタとＭＯＳＦＥＴとを並列に接続したものを駆動対象とする際に、ＭＯＳＦＥＴをターンオン及びターンオフさせるため、そのゲートに与える電圧を正極性のハイレベルと負極性のローレベルとに変化させる間に、前記電圧として前記双方のレベルの中間にある中間レベルを付与する期間を設ける。
【０００７】
このように構成すれば、基本的には負極性のローレベル電圧をゲートに付与することでＭＯＳＦＥＴのオフ状態を確実に維持する。そして、ＭＯＳＦＥＴをターンオンさせる際には、ゲートに付与する電圧を、中間レベルを維持する期間を経てから正極性のハイレベルに変化させる。また、ＭＯＳＦＥＴをターンオフさせる際にも、正極性のハイレベルから中間レベルを維持する期間を経て負極性のローレベルに変化させる。これにより、中間レベルとハイレベルとの電位差が相対的に小さくなる分だけ駆動損失を低減できる。
【０００８】
請求項２記載のトランジスタ駆動回路によれば、入力信号の立上りエッジ，立下りエッジを、それぞれ立上りエッジ検出回路，立下りエッジ検出回路によりエッジ検出する。立上りタイマ，立下りタイマは、それぞれ前記立上りエッジ，立下りエッジが検出された時点から一定時間を計時する。ＩＧＢＴ駆動制御部は、立上りエッジが検出された時点からＩＧＢＴ駆動回路によりバイポーラ型トランジスタのゲートにターンオンレベル電圧を付与させ、立下りエッジが検出された時点から立下りタイマにより計時される一定時間が経過すると、ターンオフレベル電圧を付与させる。
【０００９】
ＭＯＳ駆動回路を構成するローレベル付与回路，中間レベル付与回路，ハイレベル付与回路は、それぞれ第１，第２，第３ＭＯＳ駆動制御部により制御される。そして、第１ＭＯＳ駆動制御部は、ＩＧＢＴ駆動回路がターンオフレベル電圧を付与している期間に、ＭＯＳＦＥＴのゲートにローレベル電圧を付与させる。第２ＭＯＳ駆動制御部は、立上りエッジが検出された時点から立上りタイマにより計時される一定時間が経過するまでの第１期間と、立下りエッジが検出された時点から立下りタイマにより計時される一定時間が経過するまでの第２期間とに中間レベル電圧を付与させる。第３ＭＯＳ駆動制御部は、第１期間と第２期間との間にハイレベル電圧を付与させる。
【００１０】
このように構成すれば、ＭＯＳ駆動回路がＭＯＳＦＥＴのゲートに中間レベル電圧を付与する第１期間，第２期間を、それぞれバイポーラ型トランジスタがターンオンを開始した期間内と、ターンオフを開始した期間内とに設定できる。したがって、たとえ中間レベル電圧を付与したことでＭＯＳＦＥＴがオンする可能性が有るとしても、全く問題が無くなる。
【図面の簡単な説明】
【００１１】
【図１】一実施形態であり、駆動ＩＣの構成を示す機能ブロック図
【図２】駆動ＩＣの動作を示すタイミングチャート
【図３】従来の一般的な並列駆動方式を説明するタイミングチャート
【発明を実施するための形態】
【００１２】
図１に示すように、ＲＣ−ＩＧＢＴ１のコレクタ及びエミッタと、ＳｉＣ−ＭＯＳＦＥＴ２のドレイン及びソースとは、それぞれ共通に接続されている。ＩＧＢＴ１のコレクタ及びＦＥＴ２のドレインは、例えば同様に並列接続された素子で構成されている図示しない上アーム側の素子に接続されており、同エミッタ及びソースはグランドに接続されている。
【００１３】
ＩＧＢＴ１には、コレクタ電流を分流して検出するための検出素子が設けられているが、図中では、そのエミッタ端子４Ｅのみを示している。エミッタ端子４Ｅは抵抗５を介してグランドに接続されている。駆動ＩＣ６には、図示しない制御回路からＩＧＢＴ１を駆動制御する信号が入力される。その入力信号は、立上りエッジ検出回路７及び立下りエッジ検出回路８に入力されている。立上りエッジ検出回路７は、入力信号の立上りエッジを検出してトリガ信号を出力し、立下りエッジ検出回路８は、入力信号の立下りエッジを検出してトリガ信号を出力する。
【００１４】
立上りエッジ検出回路７の出力信号は、ＩＧＢＴ駆動制御部９と、立上りタイマ１０を介して第３ＭＯＳ駆動制御部１１と、第２ＭＯＳ駆動制御部１３とに対し、それぞれオン指令として入力されている。また、前記出力信号は、第１ＭＯＳ駆動制御部１２と、立上りタイマ１４を介して第２ＭＯＳ駆動制御部１３とに対し、それぞれオフ指令として入力されている。
【００１５】
一方、立下りエッジ検出回路８の出力信号は、立下りタイマ１５を介してＩＧＢＴ駆動制御部９と、第３ＭＯＳ駆動制御部１１と、立下りタイマ１６を介して第２ＭＯＳ駆動制御部１３とに対し、それぞれオフ指令として入力されている。また、前記出力信号は、第２ＭＯＳ駆動制御部１３と、立下りタイマ１５を介して第１ＭＯＳ駆動制御部１２とに対し、それぞれオン指令として入力されている。
【００１６】
ＩＧＢＴ駆動制御部９は、入力されるオン指令，オフ指令に応じてＩＧＢＴ駆動回路１７に駆動制御信号を入力する。ＩＧＢＴ駆動回路１７は、例えば２つのＭＯＳＦＥＴ１７Ｐ，１７Ｎの直列回路で構成されており、ハイレベル駆動電圧，つまりターンオンレベル電圧として例えば１５ＶをＩＧＢＴ１のゲートに出力し、ローレベル駆動電圧，つまりターンオフレベル電圧として例えば０ＶをＩＧＢＴ１のゲートに出力する。
【００１７】
一方、ＭＯＳ駆動回路１８は、例えば２つのＭＯＳＦＥＴ１８Ｐ，１８Ｎ＿Ｌの直列回路と、これらの共通接続点とグランドとの間に接続されるＭＯＳＦＥＴ１８＿０とで構成されている。ＦＥＴ１８Ｐ，１８Ｎ＿Ｌは、それぞれ第３ＭＯＳ駆動制御部１１，第１ＭＯＳ駆動制御部１２によって駆動され、ＦＥＴ１８＿０は第２ＭＯＳ駆動制御部１３によって駆動される。そして、ＭＯＳ駆動回路１８はＦＥＴ１８Ｐ，１８Ｎ＿Ｌの直列回路により、ハイレベル駆動電圧として例えば２０Ｖ，ローレベル駆動電圧として例えば−５ＶをＦＥＴ２のゲートに出力し、ＦＥＴ１８＿０により中間レベル駆動電圧として例えば０ＶをＦＥＴ２のゲートに出力する。ＦＥＴ１８Ｐ，１８Ｎ＿Ｌの直列回路は、ハイレベル付与回路及びローレベル付与回路に相当し、ＦＥＴ１８＿０は中間レベル付与回路に相当する。
【００１８】
尚、ＩＧＢＴ駆動制御部９は、オン指令が入力されるとＦＥＴ１７Ｐをオン，ＦＥＴ１７ＮをオフすることでＩＧＢＴ１のゲートにハイレベル駆動電圧を出力し、次にオフ指令が入力されるまでその状態を維持する。また、第３ＭＯＳ駆動制御部１１，第１ＭＯＳ駆動制御部１２及び第２ＭＯＳ駆動制御部１３は、それぞれオン指令が与えられると、ＭＯＳ駆動回路１８を構成する各駆動対象素子，ＦＥＴ１８Ｐ，１８Ｎ＿Ｌ，１８＿０をオンにする駆動電圧を出力する。そして、次にオフ指令が入力されるまでその状態を維持する。
【００１９】
次に、本実施形態の作用について説明する。尚、図２に示す「ＲＣ−ＩＧＢＴ」はＩＧＢＴ１を、「ＭＯＳ」はＦＥＴ２を意味する。入力信号がローレベルである初期状態において、ＩＧＢＴ駆動制御部９，第３ＭＯＳ駆動制御部１１，第１ＭＯＳ駆動制御部１２及び第２ＭＯＳ駆動制御部１３に対しては、後述するように、入力信号の前回の立下りタイミング以降にオン指令，オフ指令が以下のように与えられている。
ＩＧＢＴ駆動制御部９      オフ指令
第３ＭＯＳ駆動制御部１１        オフ指令
第１ＭＯＳ駆動制御部１２        オン指令
第２ＭＯＳ駆動制御部１３        オフ指令
これにより、ＩＧＢＴ１のゲートにはローレベル駆動電圧の０Ｖが与えられており、ＦＥＴ２のゲートにもローレベル駆動電圧の−５Ｖが与えられている。
【００２０】
この状態から、時点（１）で入力信号のレベルがローからハイに変化すると、その立上りタイミングでＩＧＢＴ駆動制御部９にオン指令が入力される。したがって、ＩＧＢＴ１は直ちにターンオンを開始する。
【００２１】
一方、ＦＥＴ２側では、上記の立上りタイミングで第１ＭＯＳ駆動制御部１２にオフ指令が入力されると共に、第２ＭＯＳ駆動制御部１３にオン指令が入力される。これにより、ＦＥＴ１８Ｎ＿Ｌがオフになると共にＦＥＴ１８Ｎ＿０がオンになり、ＦＥＴ２のゲート駆動電圧は−５Ｖから０Ｖに向けて上昇を開始する。そして、時点（２）で前記ゲート駆動電圧は中間レベル駆動電圧の０Ｖに達する。
【００２２】
また、上記の立上りタイミングで、タイマ１０及び１４が計時を開始する。両者が計時する一定時間が同じく時点（３）までであれば、そこで第３ＭＯＳ駆動制御部１１にはオン指令が入力され、第２ＭＯＳ駆動制御部１３にはオフ指令が入力される。これにより、ＦＥＴ２のゲート駆動電圧は、０Ｖから２０Ｖに向けて上昇を開始する。
【００２３】
その後、ＩＧＢＴ１及びＦＥＴ２のターンオンが何れも完了した後に、時点（４）で
入力信号のレベルがローに変化すると、第３ＭＯＳ駆動制御部１１にはオフ指令が入力され、第２ＭＯＳ駆動制御部１３にはオン指令が入力される。これにより、ＦＥＴ２が先にターンオフを開始し、ＦＥＴ２のゲート駆動電圧は、２０Ｖから０Ｖに向けて低下する。そして、時点（５）で前記ゲート駆動電圧は中間レベル駆動電圧の０Ｖに達する。
【００２４】
また、上記の立下りタイミングで、タイマ１５及び１６が計時を開始する。両者が計時する一定時間が同じく時点（６）までであれば、そこでＩＧＢＴ駆動制御部９にオフ指令が入力されて、ＩＧＢＴ１はターンオフを開始する。それと同時に、第２ＭＯＳ駆動制御部１３にはオフ指令が入力され、第１ＭＯＳ駆動制御部１２にはオン指令が入力される。これにより、ＦＥＴ２のゲート駆動電圧は０Ｖから−５Ｖに向けて低下を開始し、時点（７）でローレベル駆動電圧の−５Ｖに達する。そして、時点（１）以前の初期状態に至る。尚、タイマ１４，１６が計時を行っている間に、第２ＭＯＳ駆動制御部１３がＦＥＴ１８Ｎ＿０をオンしている期間が、それぞれ第１期間，第２期間に相当する。
【００２５】
以上のように本実施形態によれば、ＩＧＢＴ１とＦＥＴ２とを並列駆動する際に、ＦＥＴ２をターンオン及びターンオフさせるため、そのゲートに与える電圧を正極性のハイレベル：２０Ｖと負極性のローレベル：−５Ｖとに変化させる間に、前記双方のレベルの中間にある中間レベル０Ｖを付与する期間を設けるようにした。
【００２６】
このように構成することで、ＦＥＴ２をターンオンさせる際には、ゲートに付与する電圧を、−５Ｖから０Ｖになる一定の期間を経て２０Ｖに変化させ、ターンオフさせる際には２０Ｖから０Ｖになる一定の期間を経て−５Ｖに変化させる。すなわち、中間レベルとハイレベルとの電位差が相対的に小さくなる分だけ駆動損失を低減できる。
【００２７】
この場合、入力信号の立上りエッジ，立下りエッジを、それぞれ立上りエッジ検出回路７，立下りエッジ検出回路８によりエッジ検出する。立上りタイマ１０及び１４，立下りタイマ１５及び１６は、それぞれ前記立上りエッジ，立下りエッジが検出された時点から一定時間を計時する。ＩＧＢＴ駆動制御部９は、入力信号の立上りエッジが検出された時点からＩＧＢＴ駆動回路１７によりＩＧＢＴ１のゲートにハイレベル駆動電圧を付与させ、立下りエッジが検出された時点からタイマ１５により計時される一定時間が経過するとローレベル駆動電圧を付与させる。
【００２８】
第１ＭＯＳ駆動制御部１２は、ＩＧＢＴ駆動回路１７がローレベル電圧を付与している期間に、ＦＥＴ１８＿ＬによりＦＥＴ２のゲートに−５Ｖのローレベル電圧を付与させる。第２ＭＯＳ駆動制御部１３は、立上りエッジが検出された時点からタイマ１４により計時される一定時間が経過するまでの第１期間と、立下りエッジが検出された時点から立下りタイマ１６により計時される一定時間が経過するまでの第２期間とに、ＦＥＴ１８＿０により０Ｖの中間レベル電圧を付与する。また、第３ＭＯＳ駆動制御部１１は、上記第１期間と第２期間との間にＦＥＴ１８Ｐによりハイレベル電圧を付与させる。
【００２９】
このように構成すれば、ＭＯＳ駆動回路１８がＦＥＴ２のゲートに中間レベル電圧を付与する第１期間，第２期間を、それぞれＩＧＢＴ１がターンオンを開始した期間内と、ターンオフを開始した期間内とに設定できる。したがって、たとえ中間レベル電圧を付与したことでＦＥＴ２がオンする可能性が有るとしても、全く問題が無くなる。
【００３０】
加えて、ＩＧＢＴ駆動回路１７によって参照される立下りタイマ１５と、ＭＯＳ駆動回路１８によって参照される立下りタイマ１６とを個別に設けたので、ＩＧＢＴ１がターンオフを開始するタイミングと、ＦＥＴ２がターンオフを開始するタイミングとを個別に設定できる。
【００３１】
（その他の実施形態）
ＩＧＢＴ１やＦＥＴ２の駆動電圧については、個別の設計に応じて適宜変更すれば良い。また、中間レベル電圧も０Ｖに限ることなく、ハイレベル駆動電圧とローレベル駆動電圧との中間の電圧で、ＦＥＴ２をオフできる電圧であれば良い。また、ＦＥＴ２が誤動作してオンする可能性がある電圧であっても、上述のように、ＩＧＢＴ１のターンオンを先に開始するように設定すれば問題は無い。
立下りタイマ１５及び１６を共通化しても良い。
バイポーラ型トランジスタは、ＲＣ−ＩＧＢＴに限ることはない。また、ＭＯＳＦＥＴもＳｉＣ−ＭＯＳＦＥＴに限ることはない。
【００３２】
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
【符号の説明】
【００３３】
１  ＲＣ−ＩＧＢＴ、２  ＳｉＣ−ＭＯＳＦＥＴ、５  抵抗、６  駆動ＩＣ、７  立上りエッジ検出回路、８  立下りエッジ検出回路、９  ＩＧＢＴ駆動制御部、１０  立上りタイマ、１１  第３ＭＯＳ駆動制御部、１２  第１ＭＯＳ駆動制御部、１３  第２ＭＯＳ駆動制御部、１４  立上りタイマ、１５，１６立下りタイマ、１７  ＩＧＢＴ駆動回路、１８  ＭＯＳ駆動回路。
【図１】
2018029257.tif 000003
【図２】
2018029257.tif 000004
【図３】
2018029257.tif 000005