(57)【要約】      （修正有）【課題】IGBTにおいて低導通損失と低スイッチング損失を両立し、低消費電力化が可能なIGBTとそれを適用した電力変換装置を提供する。【解決手段】半導体基板の第１の主面に形成された第１導電型の半導体層１と、第２導電型のウェル領域２と、ウェル領域を挟んで隣接して形成された第１ゲート電極６および第２ゲート電極１３と、第１導電型のエミッタ領域３と、第２導電型の給電領域１２と、エミッタ電極７と、第２の主面側に形成された第２導電型のコレクタ層４と、コレクタ電極８と、を備える。第１ゲート電極と第２ゲート電極の間隔は、隣接する他のゲート電極との間隔よりも狭く、第１ゲート電極および第２ゲート電極は、スイッチングゲート配線またはキャリア制御ゲート配線のいずれか一方と接続され、キャリア制御ゲート配線に接続されるゲート電極の数が前記スイッチングゲート配線に接続されるゲート電極の数よりも多い。【選択図】図１
2018200974.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の第１の主面に形成された第１導電型の半導体層と、
前記第１導電型の半導体層に接し、前記第１の主面側に形成された第２導電型のウェル領域と、
ゲート絶縁膜を介して前記第１導電型の半導体層および前記第２導電型のウェル領域に接し、前記第２導電型のウェル領域を挟んで互いに隣接して形成された第１ゲート電極および第２ゲート電極と、
前記第２導電型のウェル領域の前記第１の主面側に形成された第１導電型のエミッタ領域と、
前記第１導電型のエミッタ領域を貫通し、前記第２導電型のウェル領域と電気的に接続された第２導電型の給電領域と、
前記第２導電型の給電領域を介して、前記第２導電型のウェル領域と電気的に接続されたエミッタ電極と、
前記第１導電型の半導体層に接し、前記第１の主面側とは反対側の前記半導体基板の第２の主面側に形成された第２導電型のコレクタ層と、
前記第２導電型のコレクタ層と電気的に接続されたコレクタ電極と、を備え、
前記第１ゲート電極および前記第２ゲート電極の間隔は、各々に隣接する他のゲート電極との間隔よりも狭く、
前記第１ゲート電極および前記第２ゲート電極の各々は、スイッチングゲート配線またはキャリア制御ゲート配線のいずれか一方と電気的に接続され、
前記キャリア制御ゲート配線に接続されるゲート電極の数が前記スイッチングゲート配線に接続されるゲート電極の数よりも多いことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記第１ゲート電極および前記第２ゲート電極は、前記第２導電型のウェル領域を貫いて形成されたトレンチ内に設けられたトレンチゲート型のゲート電極であることを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置であって、
前記第１ゲート電極および前記第２ゲート電極は、各々に隣接する他のゲート電極との間に導電領域を有しないサイドゲート型のゲート電極であることを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置であって、
前記第１ゲート電極および前記第２ゲート電極は、前記エミッタ電極側から前記コレクタ電極側に向かって幅が広くなるサイドウォール形状を有するサイドウォールゲート型のゲート電極であることを特徴とする半導体装置。
【請求項５】
請求項１から４のいずれか１項に記載の半導体装置であって、
前記第１ゲート電極と前記第２ゲート電極は、互いに独立して制御が可能であり、
前記半導体装置を駆動させる際に、
（ａ）前記スイッチングゲート配線に接続されるゲート電極および前記キャリア制御ゲート配線に接続されるゲート電極の両方に閾値電圧以上の電圧を印加する第１の状態と、
（ｂ）前記スイッチングゲート配線に接続されるゲート電極に閾値電圧以上の電圧を印加し、前記キャリア制御ゲート配線に接続されるゲート電極に閾値未満の電圧を印加する第２の状態と、
（ｃ）前記スイッチングゲート配線に接続されるゲート電極および前記キャリア制御ゲート配線に接続されるゲート電極の両方に閾値未満の電圧を印加する第３の状態と、を有することを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置であって、
前記半導体装置が導通状態から非導通状態に移行する際、前記（ａ），前記（ｂ），前記（ｃ）の順に移行することを特徴とする半導体装置。
【請求項７】
請求項５に記載の半導体装置であって、
前記半導体装置が非導通状態から導通状態に移行する際、前記（ｃ），前記（ｂ），前記（ａ）の順に移行することを特徴とする半導体装置。
【請求項８】
請求項５に記載の半導体装置であって、
前記半導体装置が非導通状態から導通状態に移行する際、前記（ｃ），前記（ａ），前記（ｂ），前記（ａ）の順に移行することを特徴とする半導体装置。
【請求項９】
請求項５から８のいずれか１項に記載の半導体装置であって、
前記半導体装置が導通状態から非導通状態に移行する際、前記（ｂ）を経過する時間は１０μ秒以上であることを特徴とする半導体装置。
【請求項１０】
請求項５から９のいずれか１項に記載の半導体装置であって、
前記半導体装置が非導通状態から導通状態に移行する際、前記（ｂ）を経過する時間は０．５μ秒以上であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びそれを用いた電力変換装置に係り、特に、IGBTの電力損失低減と電力変換装置の高効率化に有効な技術に関する。
【背景技術】
【０００２】
地球温暖化が世界共通の重要な緊急課題となっており、その対策の一つとしてパワーエレクトロニクス技術の貢献期待度が高まっている。特に、電力変換機能を司るインバータの高効率化に向けて、それを構成するパワースイッチング機能を果たすIGBT（Insulated Gate Bipolar Transistor）と、整流機能を果たすダイオードを主としたパワー半導体デバイスの低消費電力化が求められている。
【０００３】
図２０に、従来のインバータの部分回路図を示す。絶縁ゲート端子７１を有するIGBT７０には、IGBT７０と逆並列にダイオード７２が接続されている。インバータは、直流電圧源６９から電力が供給され、IGBT７０の絶縁ゲート７１に電圧が印加され高速にターンオン、ターンオフを繰り返すことで接続された誘導性負荷６８に供給する電力を制御する構成となっている。なお、誘導性負荷６８は、例えばモータ（電動機）である。
【０００４】
IGBT７０とダイオード７２は導通時に導通損失を発生し、スイッチング時にスイッチング損失を発生するため、インバータを小型化・高効率化するにはIGBT７０とダイオード７２の導通損失とスイッチング損失を低減する必要がある。ここで、スイッチング損失は、IGBTから発生するターンオン損失とターンオフ損失、ターンオン時にダイオードから発生するリカバリー損失から構成される。
【０００５】
IGBTの導通損失とターンオフ損失を低減する技術として、例えば、特許文献１および特許文献２に記載されているような「２つの独立した制御が可能なゲートを有するIGBT構造」に関する技術が知られている。
【０００６】
図２１は、特許文献１に記されたIGBTの断面図である。ゲートG1とG2はともに、トレンチ形状を有しており、エミッタ電極７に対し、ゲートG1のゲート電極９１とゲートG2のゲート電極９２に高電圧が印加されると、ｐ型ウェル層２のゲート電極界面に反転層である電子層が生成される。これにより、コレクタ電極８とエミッタ電極７の間に順方向電圧が印加されると、エミッタ電極７からG1とG2の表面に形成された電子層を介し、電子キャリアがn-型ドリフト層１に注入されて、p型コレクタ層４から正孔キャリアを引き出し、n-型ドリフト層１の内部で伝導度変調が生じIGBTは導通状態となる。
【０００７】
次に、ターンオフ時は、p型ウェル層２のゲート電極界面に反転層を形成しない閾値電圧未満の電圧をゲートに印加することで伝導度変調に寄与していたキャリアがエミッタ電極７とコレクタ電極８へ排出され非導通状態へ移行し、その際に生じる電流と、エミッタ電極７とコレクタ電極８に印加される逆方向電圧によって、ターンオフ損失と呼ばれる電力損失が生じる。
【０００８】
ここで、２つの独立した制御が可能なゲートを有する本構造では、ターンオフ直前に、一方のゲートG2をG1に先行して閾値電圧未満の電圧を印加することが可能であり、伝導度変調を抑制したドリフト領域を一時的に形成することが可能である。これにより、ターンオフ時に排出されるキャリアによる電流を低減でき、また高速に逆方向電圧がコレクタ、エミッタ間に印加されることで、ターンオフ損失を低減できる。すなわち、G1とG2に印加するゲートバイアスを、導通状態と、非導通状態の直前で、動的に制御することが可能であり、その制御によってターンオフ時に発生する損失を低減することが可能な技術である。
【０００９】
図２２は、特許文献２に記された２つの独立した制御が可能なゲートを有するIGBTの断面図である。本構造は、２つのゲート電極G1とG2に対しp型ウェル層２は、それぞれの片側にのみ形成され、その対極側にはp型のフローティング層９３が設けられている。また、p型ウェル層２を挟むゲート電極９１，９２の間隔ａを、p型フローティング層９３を挟む間隔ｂよりも短く配置している。これは、IGBTの導通状態において、伝導度変調を促進し、導通損失を低減する効果を狙った構造である。
【００１０】
導通状態において、エミッタ電極７から電子キャリアが、p型コレクタ層４から正孔キャリアがn-型ドリフト層１にそれぞれ注入される。ここで、正孔キャリアはp型ウェル層２を介してエミッタ電極７へ抜ける電流経路が存在する為、その経路の抵抗を高くし、正孔キャリア抜け難くすることが、IGBTの伝導度変調を促進する為に必要である。そこで、本構造では、ｐ型ウェル層２の領域を特許文献１の構造に対し少なくした点に特徴があり、導通時に正孔キャリアの蓄積効果が高く、導通損失の小さいIGBTを実現できる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１６−１３４５６８号公報
【特許文献２】国際公開第２０１４／０３８０６４号
【発明の概要】
【発明が解決しようとする課題】
【００１２】
これら従来のIGBTに対し、更なる損失低減を図るには、導通時とターンオフ時のドリフト領域における伝導度変調の制御性をさらに改善することが有効である。すなわち、導通時には伝導度変調を促進するため、キャリアの蓄積効果を高め、一方、ターンオフ直前においては、伝導度変調を抑制するため、キャリアの引き抜き効率を高めることのできる構造が必要である。
【００１３】
しかしながら、図２１のIGBTでは、導通時の伝導度変調を高めることは困難であり、また図２２のIGBTでは、ターンオフ直前にキャリアを引き抜く作用に乏しく、これら構造による更なるIGBTの導通損失とターンオフ損失のトレードオフ関係の改善は難しかった。
【００１４】
そこで、本発明の目的は、IGBTにおいて低導通損失と低スイッチング損失を両立し、低消費電力化が可能なIGBTとそれを適用した電力変換装置を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、本発明は、半導体基板の第１の主面に形成された第１導電型の半導体層と、前記第１導電型の半導体層に接し、前記第１の主面側に形成された第２導電型のウェル領域と、ゲート絶縁膜を介して前記第１導電型の半導体層および前記第２導電型のウェル領域に接し、前記第２導電型のウェル領域を挟んで互いに隣接して形成された第１ゲート電極および第２ゲート電極と、前記第２導電型のウェル領域の前記第１の主面側に形成された第１導電型のエミッタ領域と、前記第１導電型のエミッタ領域を貫通し、前記第２導電型のウェル領域と電気的に接続された第２導電型の給電領域と、前記第２導電型の給電領域を介して、前記第２導電型のウェル領域と電気的に接続されたエミッタ電極と、前記第１導電型の半導体層に接し、前記第１の主面側とは反対側の前記半導体基板の第２の主面側に形成された第２導電型のコレクタ層と、前記第２導電型のコレクタ層と電気的に接続されたコレクタ電極と、を備え、前記第１ゲート電極および前記第２ゲート電極の間隔は、各々に隣接する他のゲート電極との間隔よりも狭く、前記第１ゲート電極および前記第２ゲート電極の各々は、スイッチングゲート配線またはキャリア制御ゲート配線のいずれか一方と電気的に接続され、前記キャリア制御ゲート配線に接続されるゲート電極の数が前記スイッチングゲート配線に接続されるゲート電極の数よりも多いことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、IGBTにおいて、伝導度変調の制御性を高めることで、オン電圧とターンオフ損失のトレードオフ関係を改善し、低導通損失と低スイッチング損失を両立することができる。
【００１７】
また、これにより、低消費電力化が可能なIGBTとそれを適用した電力変換装置を実現できる。
【００１８】
上記した以外の課題、構成および効果は、以下の実施形態の説明によって明らかにされる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施例である半導体装置の断面図である。
【図２】本発明の第１の実施例である半導体装置において、GSゲートとGCゲートに閾値電圧以上の電圧が印加され、IGBTが導通状態でのキャリア分布を概念的に示す図である。
【図３】本発明の第１の実施例である半導体装置において、GSゲートに閾値電圧以上の電圧が印加され、GCゲートに閾値電圧未満の電圧が印加され、IGBTが導通状態でのキャリア分布を概念的に示す図である。
【図４】本発明の第１の実施例である半導体装置に適用するターンオフ時の駆動波形と、それにより得られるIGBTのコレクタエミッタ間電圧波形、コレクタ電流波形、電流・電圧積を示す図である。
【図５】本発明により得られるIGBTのターンオフ損失と、GSゲートにより生成されるチャネル本数に対するGCゲートにより生成されるチャネル本数比率の相関を示す図である。
【図６Ａ】本発明の第２の実施例である半導体装置の断面図である。
【図６Ｂ】本発明の第２の実施例である半導体装置の平面配置図である。
【図７Ａ】本発明の第２の実施例の変形例である半導体装置の断面図である。
【図７Ｂ】本発明の第２の実施例の変形例である半導体装置の平面配置図である。
【図８】本発明の第３の実施例である半導体装置の断面図である。
【図９Ａ】本発明の第１の実施例である半導体装置が有する帰還容量を示す図である。
【図９Ｂ】本発明の第３の実施例である半導体装置が有する帰還容量を示す図である。
【図１０】本発明の第３の実施例の変形例である半導体装置の断面図である。
【図１１】本発明の第４の実施例である半導体装置の駆動信号を示す図である。
【図１２】本発明の第４の実施例の変形例（変形例１）である半導体装置の駆動信号を示す図である。
【図１３】本発明の第４の実施例の変形例（変形例１）である半導体装置の駆動信号と、それにより得られるIGBTのコレクタエミッタ間電圧波形、コレクタ電流波形を示す図である。
【図１４】本発明の第４の実施例の別の変形例（変形例２）である半導体装置の駆動信号を示す図である。
【図１５】本発明の第４の実施例の別の変形例（変形例２）である半導体装置の駆動信号と、それにより得られるIGBTのコレクタエミッタ間電圧波形、コレクタ電流波形を示す図である。
【図１６】本発明の第５の実施例である電力変換装置の回路構成を示す図である。
【図１７】本発明の第５の実施例の変形例（変形例１）である電力変換装置の回路構成を示す図である。
【図１８】本発明の第５の実施例の別の変形例（変形例２）である電力変換装置の回路構成を示す図である。
【図１９】本発明の第５の実施例の他の変形例（変形例３）である電力変換装置の回路構成を示す図である。
【図２０】従来技術を適用した電力変換装置の回路構成を示す図である。
【図２１】特許文献１に記載の従来技術を適用した半導体装置の断面図である。
【図２２】特許文献２に記載の従来技術を適用した半導体装置の断面図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照して本発明の実施例について説明する。なお、各図面において、同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。また、図中のn-、nという表記は、半導体層がn型であることを示し、かつこの順に不純物濃度が相対的に高いことを示す。同様に、p-、pという表記は、半導体層がp型であることを示し、かつこの順に不純物濃度が相対的に高いことを示す。
【実施例１】
【００２１】
図１から図５を参照して、本発明の第１実施形態の絶縁ゲート型（ゲート制御型）の半導体装置（IGBT）１００について説明する。図１は本実施例のIGBT１００の一部断面図である。
【００２２】
本実施例は、図１に示すように、トレンチゲート形状で、２つの独立した制御が可能なゲート（GS，GC）を有するIGBTであり、n-型ドリフト層１に縦方向で隣接するp型ウェル層２、p型ウェル層２とは反対側においてn-型ドリフト層１と縦方向で隣接するp型コレクタ層４を備える。さらに、p型ウェル層２の上部には、p型給電層１２とn型エミッタ層３が隣接して存在する。そして、これらp型ウェル層２、n型エミッタ層３は、ゲート絶縁膜（ゲート酸化膜）５を介してゲート電極を有するトレンチゲート型の第一の絶縁ゲート（GSゲート）６とトレンチゲート型の第二の絶縁ゲート(GCゲート)１３と接している。
【００２３】
エミッタ電極７は、下に凸のトレンチ形状を有して、p型給電層１２とn型エミッタ層３と接している。また、厚い絶縁膜１６を介して、第一の絶縁ゲート電極（GSゲート）６、および第二の絶縁ゲート電極（GCゲート）１３とは、電気的に分離されている。また、エミッタ電極７と、p型ウェル層２は、p型給電層１２を介して電気的に接続される。さらに、コレクタ電極８は、p型コレクタ層４と、電気的に接続される。さらに、GSゲート６に対するGCゲート１３の本数比率は１以上となる様に配置される。本実施例の図１においては、その比率が２（GS：GC＝１：２）となる様に配置されている。なお、ここで用いる半導体層は、ケイ素（シリコン：Si）もしくは炭化ケイ素（SiC）から形成され、ゲート絶縁膜５は二酸化ケイ素（SiO2）から形成される。また、n-型ドリフト層１とエミッタ電極７の間において、p型ウェル層２、GSゲート６、GCゲート１３が形成されない領域は、p型フローティング層またはn-型ドリフト層１５となっている。
【００２４】
次に、本実施例の半導体装置（IGBT）１００の動作について、図２および図３を参照して説明する。図２は、GSゲート６とGCゲート１３に、p型ウェル層２に反転層である電子層を生成させる電圧を印加し、さらにコレクタ電極８とエミッタ電極７の間に導通させる順方向電圧を印加した際の電子と正孔のキャリアの分布を模式的に示している。ここで、GSゲート６とGCゲート１３に印加する電圧は、例えば閾値電圧以上の正電圧である。この電圧によって、p型ウェル層２のGSゲート６とGCゲート１３に接するゲート絶縁膜５の界面では、ゲート電圧による反転化が生じて電子が蓄積されたチャネル層が形成される。
【００２５】
このチャネル層を経由して、エミッタ電極７から、チャネル層を介しn-型ドリフト層１に電子が注入される。そして、n-型ドリフト層１において、注入された電子に誘発され、p型コレクタ層４から正孔が注入されて、n-型ドリフト層１内部で伝導度変調９４が生じてIGBTの順方向電圧が低下する。
【００２６】
ここで、GSゲート６とGCゲート１３において、p型ウェル層２は、片側平面にのみ配置され、もう片側平面はフローティング電位のp型層もしくはn-型ドリフト層１５が配置される。すなわち１つのトレンチゲートに対してチャネル層は１つ形成されることとなる。そして、図１に示すように、p型ウェル層２が配置される側のゲート電極の間隔aは、p型ウェル層２が配置されない側のゲート電極の間隔ｂに対し短くなる様に配置される。（ａ＜ｂ）これにより、導通状態において、p型コレクタ層４から注入された正孔キャリアに対し、エミッタ電極７への電流経路となるp型ウェル層２の領域が狭まり、その部位の抵抗が高まる為、正孔キャリアの蓄積効果が高まり、IGBTの伝導度変調効果を促進することができる。したがって、本構造の半導体装置（IGBT）１００とGSゲート６並びにGCゲート１３に対する電圧の制御によって、IGBT導通時の導通損失を低減することができる。
【００２７】
次に、GSゲート６にp型ウェル層２にチャネルを形成する電圧を、GCゲート１３にp型ウェル層２にチャネルを形成しない閾値電圧未満の電圧を印加した際の動作を、図３を用いて説明する。ここで、p型ウェル層２にチャネルを形成しない電圧とは、例えば閾値電圧よりも低い負電圧である。これら電圧を印加することで、GSゲート６と接するp型ウェル層２の絶縁膜界面には、反転層である電子層によってチャネルが形成され、一方、GCゲート１３と接するp型ウェル層２の絶縁膜界面には、正孔の蓄積層が形成される。
【００２８】
この状態でコレクタ電極８とエミッタ電極７の間に導通させる順方向電圧を印加すると、GSゲート６界面のチャネル層を介してエミッタ電極７から電子キャリアがn-型ドリフト層１に注入され、p型コレクタ層４から正孔キャリアを引き出す一方で、n-型ドリフト層１内部の正孔キャリアの一部が、GCゲート１３界面の正孔蓄積層を介してエミッタ電極７に排出される。したがって、GSゲート６とGCゲート１３の両方に、p型ウェル層２にチャネルを形成する電圧を印加した時よりも、n-型ドリフト層１の正孔キャリア濃度を低減することができ、IGBTの伝導度変調効果を抑制することができる。すなわち、IGBTが導通状態において、GCゲート１３に対する印加電圧を制御することで、IGBT内部のキャリア濃度を制御することができる。
【００２９】
ここで、IGBTが導通状態から非導通状態へ移行するターンオフ動作を考えると、非導通状態へ移行する際の電流と電圧の変化は、導通時に伝導度変調に寄与していたキャリア量に依存することから、IGBT内部のキャリア濃度を制御できる本構造と電圧制御によって、ターンオフ損失を低減することができる。そして、GCゲート１３に印加する電圧によって生成されるチャネル本数を、GSゲート６に印加する電圧によって生成されるチャネル本数に対し、高めることを特徴とした本実施例では、GCゲートの印加電圧による伝導度変調の制御性を高めることができ、したがって、低い導通損失を維持し、ターンオフ損失の低減を図ることが可能である。
【００３０】
次に、図４を参照して、導通時及びターンオフ時における本発明の効果を説明する。図４に、GSゲートの駆動信号１８、GCゲートの駆動信号１９、IGBTのコレクタエミッタ間電圧波形２０、IGBTのコレクタ電流波形２１、IGBTの電流・電圧積２２、を上から順に並べる。ここで、IGBTのコレクタ電流波形２１、IGBTのコレクタエミッタ間電圧波形２０、IGBTの電流・電圧積２２において示される実線２９は、本発明の第１実施形態（実施例１）を適用した構造で得られる波形であり、一方、点線２８は、従来のIGBTで得られる波形である。IGBTが導通期間２３においては、GSゲート、GCゲート共に閾値電圧２６以上の信号が入力され、コレクタエミッタ間電圧２０は低く、小さな導通損失性能を実現できる。
【００３１】
次に、ターンオフ直前の期間２４において、GCゲートの駆動信号１９をGSゲート信号１８に先行して閾値電圧２６以下に下げる。これによって、IGBT内部のキャリア濃度が低減して伝導度変調効果は抑制され、一時的にコレクタエミッタ間電圧２０が上昇する。
【００３２】
次に、ターンオフ期間２５において、GSゲートの駆動信号１８が閾値電圧２６未満に下がると、IGBTのキャリア注入は停止し、コレクタエミッタ間に印加された電源電圧によってIGBT内部では空乏化が進み、コレクタエミッタ間電圧２０は上昇し、また、キャリアが吐き出されてコレクタ電流２１は低減する。
【００３３】
ここで、本発明の実線波形２９は、従来の点線波形２８に対し、短い時間で変化が生じ、すなわち、高速なターンオフが行われる。これはターンオフ直前の期間２４における、GCゲートの電圧制御によって、キャリア濃度が低くなっており、IGBTの空乏化とキャリアの排出が高速に行われる為である。IGBTの電力損失は、電流・電圧積２２の時間積分で導出されることから、高速なターンオフによって電力損失を低減できることを示している。すなわち、本実施例により示された２つのゲートを有するIGBTの構造と、それらの制御信号によって、低い導通損失と低いターンオフ損失を両立できることを示している。
【００３４】
図５に、GCゲートへの電圧印加により形成されるチャネル本数とGSゲートへの電圧印加により形成されるチャネル本数の比率と損失の相関を示す。本図には、ターンオフ直前の期間２４において、GCゲートにのみ閾値電圧未満の電圧を印加することで生じる導通損失の上昇量３０、ターンオフ期間２５における電圧・電流の時間変化によるターンオフスイッチング損失３１、さらにそれらの和で定義される合計ターンオフ損失３２とGC/GSチャネル本数の比率の相関を示す。
【００３５】
図５に示すように、GC/GSチャネル本数の比率を増加することで、キャリア濃度が低減することによる一時的な導通損失上昇は増加傾向を示す一方、スイッチングの高速化によって大きくターンオフ損失は低減できる。そして、GC/GSチャネル本数の比率を従来の１よりも大きくした際に最も合計ターンオフ損失を下げることができる。即ち、上記特許文献１や特許文献２に示された２つの独立したゲートを有するIGBTに対し、本発明を適用することで、高い損失低減効果を導出することが可能である。
【００３６】
以上より、デュアルゲート型IBGTに本発明を適用することで、低導通損失と低ターンオフ損失を両立した低損失なIGBTを実現可能であることを示した。
【実施例２】
【００３７】
図６Ａおよび図６Ｂを参照して、本発明の第２実施形態の絶縁ゲート型（ゲート制御型）の半導体装置（IGBT）２００について説明する。図６Ａは本実施例のIGBTの一部断面図であり、また図６Ｂは本実施例のIGBTの平面配置図であり、図６Ｂ中のＡ−Ａ’部の断面が図６Ａの断面図に該当する。
【００３８】
本実施例は、トレンチゲート形状で、２つの独立した制御が可能なゲートを有するIGBTであり、n-型ドリフト層１に縦方向で隣接するp型ウェル層２、p型ウェル層２とは反対側においてn-型ドリフト層１と縦方向で隣接するp型コレクタ層４を備える。さらに、p型ウェル層２の上部には、p型給電層１２とn型エミッタ層３が隣接して存在する。そして、これらp型ウェル２、n型エミッタ層３は、ゲート絶縁膜（ゲート酸化膜）５を介してゲート電極を有するトレンチゲート型の第一の絶縁ゲート（GSゲート）６とトレンチゲート型の第二の絶縁ゲート（GCゲート）１３と接している。
【００３９】
エミッタ電極７は、下に凸のトレンチ形状を有して、p型給電層１２とn型エミッタ層３と接している。また、厚い絶縁膜１６を介して、第一の絶縁ゲート電極（GSゲート）６、および第二の絶縁ゲート電極（GCゲート）１３とは、電気的に分離されている。また、エミッタ電極７と、p型ウェル層２は、p型給電層１２を介して電気的に接続される。さらに、コレクタ電極８は、p型コレクタ層４と、電気的に接続される。さらに、GSゲート６に対するGCゲート１３の本数比率は１以上となる様に配置される。本実施例の図６Ａにおいては、その比率が２（GS：GC＝１：２）となる様に配置されている。なお、ここで用いる半導体層は、ケイ素（シリコン：Si）もしくは炭化ケイ素（SiC）から形成され、ゲート絶縁膜５は二酸化ケイ素（SiO2）から形成される。また、n-型ドリフト層１とエミッタ電極７の間において、p型ウェル層２、GSゲート６、GCゲート１３が形成されない領域は、p型フローティング層またはn-型ドリフト層１５となっている。
【００４０】
本実施例は、p型ウェル層２を挟む２つのGSゲート６とGCゲート１３が、互いに独立した制御が可能である特徴を有する。図６Ｂの平面図に示す様に、２つのゲート６と１３は、各々に独立した電気的な信号を導入できる２つのゲート配線である、GSゲート配線４０とGCゲート配線４１にそれぞれ接続される。ここで各ゲート配線と各ゲート電極は、コンタクト層４２を介して接続され、また、複数存在するゲート電極は、このコンタクト層４２を介して各ゲート配線に束ねられ、２本のGSゲート配線４０とGCゲート配線４１に与えられた入力信号が、各ゲート電極へ伝達される。
【００４１】
ここで、コンタクト層４２が配置される場所は、IGBT動作が生じるアクティブ領域の終端部であり、この終端部でのコンタクト層４２をGSゲート配線４０と重ねる様に配置すれば、ゲート電極にはGSの信号が送られ、一方、コンタクト層４２をGCゲート配線４１と重ねる様に配置すれば、ゲート電極にはGCの信号を送ることが可能となる。すなわち、本発明の本実施形態によれば、コンタクト層４２の配置によって、ゲート電極をGC、GSのいずれの機能にするかを選択することが可能である。
【００４２】
図７Ａおよび図７Ｂを参照して、本実施例の変形例を説明する。図７Ａおよび図７Ｂは、GSゲート６とGCゲート１３に電圧を与えることで形成されるチャネルの本数比を、コンタクト層４２の配置により変更した例である。図７Ａは本変形例のIGBT２０１の断面図であり、また図７Ｂは本変形例のIGBT２０１の平面配置図であり、図７Ｂ中のＡ−Ａ’部の断面が図７Ａの断面図に該当する。
【００４３】
本構造では、図７Ｂ中における中央に配置された２つのコンタクト層４２を、GCゲート配線４１と重なる様に配置した。これにより中央部のゲート電極はGCゲート６の機能を有することとなり、図７Ａに示す様に、GSゲート６とGCゲート１３に電圧を与えることで形成されるチャネルの本数の比率（GC/GSチャネル本数の比率）を、図６Ａに示した構造に対し上昇することができる。このように、本発明によれば、コンタクト層の配置を調整することで、GSによるチャネル本数とGCによるチャネル本数の比率を任意に調整することができる。
【００４４】
なお、IGBTのターンオフ損失を最も下げるための調整パラメータとしてGSとGCのチャネル本数比が重要であることは図５にて述べた通りであり、その最適比率は、n-型ドリフト層１の深さ方向の厚さ等、様々なIGBT構造の寸法や不純物濃度等によって異なる。従って、本発明によれば、低い導通損失を維持すると共に、GCへの印加バイアスによる伝導度変調の抑制効果を引き出せる最適なチャネル本数比率を実現でき、低導通損失と低ターンオフ損失を両立するに最適なIGBT構造を提供することが可能である。
【実施例３】
【００４５】
図８から図９Ｂを参照して、本発明の第３実施形態の絶縁ゲート型（ゲート制御型）の半導体装置（IGBT）３００について説明する。図８は本実施例のIGBT３００の断面図である。
【００４６】
本実施例はトレンチに対してゲート電極を側壁にのみ配置したサイドゲート形状に関するものであり、また、２つの独立した制御が可能なゲートを有するIGBTである。n-型ドリフト層１に縦方向で隣接するp型ウェル層２、p型ウェル層２とは反対側においてn-型ドリフト層１と縦方向で隣接するp型コレクタ層４を備える。さらに、p型ウェル層２の上部には、p型給電層１２とn型エミッタ層３が隣接して存在する。そしてこれらp型ウェル層２、n型エミッタ層３は、ゲート絶縁膜（ゲート酸化膜）５を介してゲート電極を有するサイドゲート型の第一の絶縁ゲート（GSゲート）６とサイドゲート型の第二の絶縁ゲート(GCゲート)１３と接している。
【００４７】
エミッタ電極７は、下に凸のトレンチ形状を有して、p型給電層１２とn型エミッタ層３と接している。また、厚い絶縁膜１６を介して、第一の絶縁ゲート電極（GSゲート）６、および第二の絶縁ゲート電極（GCゲート）１３とは、電気的に分離されている。また、エミッタ電極７と、p型ウェル層２は、p型給電層１２を介して電気的に接続される。さらに、コレクタ電極８は、p型コレクタ層４と、電気的に接続される。さらに、GSゲート６に対するGCゲート１３の本数比率は１以上となる様に配置される。本実施例の図８においては、その比率が２（GS：GC＝１：２）となる様に配置されている。なお、ここで用いる半導体層は、ケイ素（シリコン：Si）もしくは炭化ケイ素（SiC）から形成され、ゲート絶縁膜５は二酸化ケイ素（SiO2）から形成される。
【００４８】
さらに、本実施例では、GSゲート６とGCゲート１３において、p型ウェル層２は、片側平面にのみ配置され、もう片側平面は厚い絶縁膜１６が配置されたサイドゲート形状から構成される。すなわち、１つのサイドゲートに対してチャネル層は１つ形成されることとなる。そして、p型ウェル層２が配置される側のゲート電極の間隔ａは、p型ウェル層２が配置されない側のゲート電極の間隔ｂに対し短くなる様に配置される。（ａ＜ｂ）これにより、導通状態において、p型コレクタ層４から注入された正孔キャリアに対し、エミッタ電極７への電流経路となるp型ウェル層２の領域が狭まり、その部位の抵抗が高まる為、正孔キャリアの蓄積効果が高まり、IGBTの伝導度変調効果を促進することができる。したがって、本構造の半導体装置（IGBT）３００とGSゲート６並びにGCゲート１３に対する電圧の制御によって、IGBT導通時の導通損失を低減することができる。
【００４９】
本実施例によれば、実施例１に記載されたIGBT１００よりも、さらにターンオフ時やターンオン時にスイッチング損失を低減することができる。これはサイドゲート形状によってIGBTのコレクタ・ゲート間に寄生的に存在する帰還容量が小さくなることに因る。
【００５０】
図９Ａ，図９Ｂに、それぞれ実施例１，実施例３におけるトレンチゲート型とサイドゲート型のIGBTの断面と、それらに対応する帰還容量を図示する。図９Ａのトレンチゲート型においては、トレンチゲートの下部におけるゲート電極（GSゲート６）とゲート絶縁膜５とn-型ドリフト層１とで形成されるMOS容量に加え、p型ウェル層２に対向する平面、即ちp型フローティング層またはn-型ドリフト層１５とゲート絶縁膜５とGSゲート６とで形成されるMOS容量が並列に配置される。
【００５１】
これによりトレンチゲート型IGBTの帰還容量４３は大きく、IGBTがターンオフやターンオンスイッチングする際、この容量を充電するミラー期間が発生して、高速な電流・電圧の変化を妨げ、損失を上昇する要因となる。
【００５２】
一方、図９Ｂのサイドゲート型においては、p型ウェル層２に対向する平面は厚い絶縁膜１６が配置されており、容量成分は存在しない。従って、帰還容量４４は、サイドゲートの下部におけるゲート電極（GSゲート６）とゲート絶縁膜５とn-型ドリフト層１とで形成されるMOS容量のみで形成され、トレンチゲート型に対し、その容量値は小さい。従って、トレンチゲート型に対して、スイッチングの際、より高速な電流・電圧の変化が起こり、損失が小さくなる。
【００５３】
図１０を参照して、本実施例の変形例を説明する。図１０は、サイドウォール形状を有したGSゲート６とGCゲート１３を備えるIGBT３０１を示している。半導体の製造プロセスの制約上、サイドゲート型のIGBT構造は、このようなサイドウォール形状をもったGSゲート６とGCゲート１３により実現され、帰還容量の小さい特長を引き出すことが可能となる。
【００５４】
以上より、本実施例によれば、実施例１に示す低ターンオフ損失の効果をさらに高めることができ、導通損失とターンオフ損失をさらに低減した高効率な性能を有するIGBTを実現することができる。
【実施例４】
【００５５】
図１１を参照して、本発明の第４実施形態の絶縁ゲート型（ゲート制御型）の半導体装置の駆動信号（制御方法）について説明する。ここで、対象とした半導体装置とは、本発明の実施例１から実施例３に示された２つの独立した制御が可能なゲートを有するIGBTである。
【００５６】
非導通期間４５においては、GSゲートの駆動信号１８、GCゲートの駆動信号１９は共に閾値電圧２６未満であり、チャネルは形成されず、コレクタエミッタ間には高電圧が印加される。次に、ターンオン期間４６で、GSゲートの駆動信号１８、GCゲートの駆動信号１９は共に閾値電圧２６以上の電圧が印加されてチャネルが形成される。これによりIGBTは導通状態となる。導通期間２３においては、GSゲート１８、GCゲート１９の電圧は閾値電圧２６以上が印加される状態が継続される。IGBTの伝導度変調が促進し、低導通損失が実現される。
【００５７】
次に、ターンオフ直前の期間２４において、GCゲートの駆動信号１９のみ、閾値電圧２６未満の電圧が印加される。これによって、GCゲート１９によるチャネルは消滅し、生成される蓄積層を介してドリフト領域の正孔キャリアがエミッタへ引き抜かれ、ドリフト領域のキャリア濃度が低下した状態が一時的に形成される。なお、この期間（ターンオフ直前の期間２４）は10μ秒から100μ秒が望ましい。次に、ターンオフ期間２５において、GSゲート１８にも閾値電圧２６未満の電圧が印加され、IGBTは非導通状態に移行する。ここで、直前にキャリア濃度が低減した状態が形成されていた効果によって、高速にコレクタエミッタ間電圧の上昇と電流の低下が生じ、ターンオフ損失を低下する効果を導出できる。
【００５８】
次に、図１２および図１３を参照して、本実施例（本発明の第４実施形態）の第一の変形例を説明する。ここにおいても、対象とする半導体装置は、本発明の実施例１から３に示された２つの独立した制御が可能なゲートを有するIGBTである。
【００５９】
本変形例では、図１２に示すように、非導通期間４５においては、GSゲートの駆動信号１８、GCゲートの駆動信号１９は共に閾値電圧２６以下であり、チャネルは形成されず、コレクタエミッタ間には高電圧が印加される。次に、ターンオン期間４６において、GSゲート１８のみを先行して閾値電圧２６以上の電圧を印加する。これによって、GSゲート側のみチャネルが形成され、IGBTが導通状態にとなるが、GCとGSを同時に閾値電圧２６以上とした場合に対して、IGBTのトランスコンダクタンス（gm）を低い状態にてターンオンすることができる。これによって、ターンオンすることで生じるコレクタエミッタ間電圧の時間変化dv/dtを下げることができて、このdv/dtによるパワーモジュールのアプリケーション上課題である誘導ノイズや、モータ絶縁といった課題に対処できる。
【００６０】
また、図１１に示すGSゲート１８とGCゲート１９を同時に閾値電圧２６以上とするターンオン駆動では、このdv/dt制御の為、IGBTのゲートに抵抗の接続が必要であり、このゲート抵抗によって、IGBTのコレクタ電流の変化di/dtの低減が難しくターンオン損失が高くなる副作用があった。
【００６１】
図１３は、GSゲート１８とGCゲート１９を同時に閾値電圧２６以上とするターンオン駆動と、GCゲート１９に先行してGSゲート１８を閾値電圧２６以上とする図１２に示したターンオン駆動による、コレクタエミッタ間電圧波形２０とコレクタ電流波形２１の時間変化を示す。図中の点線が前者の駆動により生じる波形４７であり、図中の実線が後者の駆動により生じる波形４８である。
【００６２】
本実施例の第一の変形例（図１２）のように、GCゲート１９に先行してGSゲート１８を閾値電圧２６以上とするターンオン駆動によって、dv/dtを維持し、di/dtを高くすることができ、これによりターンオン損失を低減することが可能である。なお、このターンオン期間４６の時間は0.5μ秒から10μ秒であることが望ましい。また、導通期間２３、ターンオフ直前の期間２４、ターンオフ期間２５における駆動方式は、図１２と同じであり、これにより低い導通損失と低いターンオフ損失も同時に得ることができる。
【００６３】
次に、図１４および図１５を参照して、本実施例（本発明の第４実施形態）の第二の変形例を説明する。ここにおいても、対象とする半導体装置は、本発明の実施例１から実施例３に示された２つの独立した制御が可能なゲートを有するIGBTである。
【００６４】
本変形例では、図１４に示すように、非導通期間４５においては、GSゲートの駆動信号１８、GCゲートの駆動信号１９は共に閾値電圧２６未満であり、チャネルは形成されず、コレクタエミッタ間には高電圧が印加される。次に、ターンオン期間４６において、まず、GSゲート１８とGCゲート１９に、同時に閾値電圧２６以上の電圧を印加する。次に、GCゲート１９のみを一旦閾値電圧２６未満に落とし、その後再び、GCゲート１９を閾値電圧２６以上とする。
【００６５】
このタイミングについて図１５を用いて詳細に説明する。まずターンオン期間４６においてGSゲート１８とGCゲート１９に、同時に閾値電圧２６以上の電圧を印加することで、チャネルがGSとGCにより形成されてIGBT内部にキャリアが注入され、コレクタ電流が流れる。そのコレクタ電流波形２１が一定となると、コレクタエミッタ間電圧波形２０の低下が始まる。その瞬間に、GCゲートの駆動信号１９のみを一旦閾値電圧２６未満に落とし、さらにコレクタエミッタ間電圧２０が充分に下がってIGBTのオン電圧近傍で安定した後に、再びGCゲートの駆動信号１９を閾値電圧２６以上とする。この制御による効果は以下通りである。
【００６６】
まず、コレクタ電流２１が上昇しdi/dtが上昇する期間において、GSゲート１８とGCゲート１９の両側にチャネルを生成しキャリアの注入効率を高めることで、di/dtを高めることができる。一方、電圧が低下しdv/dtが上昇する期間においては、GSゲート１８の片側にのみチャネルを生成してキャリアを注入する方式をとることで、IGBTのトランスコンダクタンス（gm）を下げて適当に抑制されたdv/dtを実現できる。
【００６７】
図１５には、図１１に示したGSゲートの駆動信号１８、GCゲートの駆動信号１９を同時に閾値電圧２６以上とするターンオン駆動と、図１２に示したGCゲートの駆動信号１９に先行してGSゲートの駆動信号１８を閾値電圧２６以上とするターンオン駆動と、図１４に示したGSゲートの駆動信号１８とGCゲートの駆動信号１９を同時に閾値電圧２６以上とした後、GCゲートの駆動信号１９を一旦閾値電圧２６未満に落とし、その後再びGCゲートの駆動信号１９を閾値電圧２６以上に上昇するターンオン駆動を適用した際の、コレクタエミッタ間電圧波形２０とコレクタ電流波形２１の時間変化を示す。図１５の点線が図１１の駆動により生じるターンオン波形４７であり、細実線が図１２の駆動により生じるターンオン波形４８であり、また太実線が図１４の駆動により生じるターンオン波形４９である。
【００６８】
GCゲート１９に先行してGSゲート１８を閾値電圧２６以上とする期間を設けることで、dv/dtを適当な値に調整でき、またコレクタ電流２１が変化する期間は、GSゲート１８，GCゲート１９共に閾値電圧２６以上の電圧を印加することで、di/dtを最も高めることができる。
【００６９】
これにより、ターンオン損失を低減することが可能である。なお、このターンオン期間４６の時間は0.5μ秒から10μ秒であることが望ましい。また、導通期間２３、ターンオフ直前の期間２４、ターンオフ期間２５における駆動方式は、図１１と同じであり、これにより低い導通損失と低いターンオフ損失も同時に得ることができる。
【００７０】
以上より、本発明を適用することで、低導通損失と低ターンオフ損失に加え、低ターンオン損失を有するIGBTを実現可能であることを示した。
【実施例５】
【００７１】
図１６を参照して、本発明の第５実施形態である電力変換装置５００について説明する。本実施例の電力変換装置５００は、図１６に示すように、制御回路６４からのIGBT用指令信号に応じて上下アームのIGBT７６と、ダイオード６６を駆動する駆動回路６７を含む。
【００７２】
ここで、IGBT７６は、本発明の実施例１から実施例４に示された２つの独立した制御が可能なGSゲート端子７７とGCゲート端子７８を有する半導体装置（IGBT１００，２００，２０１，３００，３０１）である。
【００７３】
また、駆動回路６７は、制御回路６４からの入力を、IGBTのゲートの入力信号に変換するレベルシフト回路が主なものである。本実施例の電力変換装置（駆動装置）５００は、モータを主とした誘導性負荷６８を駆動するインバータであり、直流電圧（電力）６９をU相、V相、W相の三相交流電圧（電力）に変換して、三相交流電圧（電力）を誘導性負荷６８に送信する機能を果たす。
【００７４】
また、制御回路６４では、誘導性負荷６８を駆動する為のタイミング信号を生成する機能と共に、IGBTの低損失性能を生み出すため、GSゲート端子７７とGCゲート端子７８に最適な駆動電圧を送る為のタイミング信号を生成する機能を有する。また、これら全ての上下アームのIGBT７６に対して、本実施例を例とした本発明を適用するものとなる。実施例１から実施例４にて示した本発明によるIGBTの低損失性能によって、電力損失の小さい高効率な電力変換装置を実現できる。
【００７５】
次に、図１７を参照して、本実施例（本発明の第５実施形態）の第一の変形例を説明する。本変形例の電力変換装置５０１は、ダイオードに、主にSiC結晶を主としたショットキーバリアダイオード８１を適用した例である。また、本変形例は、制御回路６４からのIGBT用指令信号に応じて上下アームのIGBT７６と、ショットキーバリアダイオード８１を駆動する駆動回路６７を含む。
【００７６】
ここで、IGBT７６は、本発明の実施例１から実施例４に示された２つの独立した制御が可能なGSゲート端子７７とGCゲート端子７８を有する半導体装置（IGBT１００，２００，２０１，３００，３０１）である。
【００７７】
また、駆動回路６７は、制御回路６４からの入力を、IGBTのゲートの入力信号に変換するレベルシフト回路が主なものである。本変形例の電力変換装置（駆動装置）５０１は、モータを主とした誘導性負荷６８を駆動するインバータであり、直流電圧（電力）６９をU相、V相、W相の三相交流電圧（電力）に変換して、三相交流電圧（電力）を誘導性負荷６８に送信する機能を果たす。
【００７８】
また、制御回路６４では、誘導性負荷６８を駆動する為のタイミング信号を生成する機能と共に、IGBTの低損失性能を生み出すため、GSゲート端子７７とGCゲート端子７８に最適な駆動電圧を送る為のタイミング信号を生成する機能を有する。また、これら全ての上下アームのIGBT７６に対して、本実施例を例とした本発明を適用するものとなる。さらに、これら全ての上下アームのダイオードに対して、ショットキーバリアダイオード８１を適用するものとなる。実施例１から実施例４にて示した本発明によるIGBTの低損失性能と、主にSiC結晶を主としたショットキーバリアダイオードによる低スイッチング損失性能によって、電力損失の小さい高効率な電力変換装置を実現できる。
【００７９】
図１８を参照して、本実施例（本発明の第５実施形態）の第二の変形例を説明する。本変形例の電力変換装置５０２は、ダイオードに、導通時とスイッチング時のキャリア濃度を動的に制御できる絶縁ゲート制御型のダイオード８２を適用した例である。
【００８０】
また、本変形例は、制御回路６４からのIGBT用指令信号に応じて上下アームのIGBT７６と、絶縁ゲート制御型ダイオード８２を駆動する駆動回路６７を含む。
【００８１】
ここで、IGBT７６は、本発明の実施例１から実施例４に示された独立した制御が可能な２つのGSゲート端子７７とGCゲート端子７８を有する半導体装置（IGBT１００，２００，２０１，３００，３０１）である。
【００８２】
また、駆動回路６７は、制御回路６４からの入力を、IGBTのゲートの入力信号に変換するレベルシフト回路が主なものである。本変形例の電力変換装置（駆動装置）５０２は、モータを主とした誘導性負荷６８を駆動するインバータであり、直流電圧（電力）６９をU相、V相、W相の三相交流電圧（電力）に変換して、三相交流電圧（電力）を誘導性負荷６８に送信する機能を果たす。
【００８３】
また、制御回路６４では、誘導性負荷６８を駆動する為のタイミング信号を生成する機能と共に、IGBTの低損失性能を生み出すため、GSゲート端子７７とGCゲート端子７８に最適な駆動電圧を送る為のタイミング信号を生成する機能を有する。さらに、絶縁ゲート型ダイオードの低損失性能を生み出すため、そのダイオードの絶縁ゲート端子８３に最適な駆動電圧を送る為のタイミング信号を生成する機能を有する。
【００８４】
また、これら全ての上下アームのIGBT７６に対して、本実施例を例とした本発明を適用するものとなる。さらに、これら全ての上下アームのダイオードに対して、絶縁ゲート制御型ダイオード８２を適用するものとなる。実施例１から実施例４にて示した本発明によるIGBTの低損失性能と、絶縁ゲート制御型ダイオードによる低スイッチング損失性能によって、電力損失の小さい高効率な電力変換装置を実現できる。
【００８５】
図１９を参照して、本実施例（本発明の第５実施形態）の第三の変形例を説明する。本変形例の電力変換装置５０３は、ダイオードに、導通時とスイッチング時のキャリア濃度を動的に制御できる２つの絶縁ゲートから構成された絶縁ゲート制御型のダイオード８４を適用した例である。
【００８６】
また、本変形例は、制御回路６４からのIGBT用指令信号に応じて上下アームのIGBT７６と、２つの絶縁ゲートから構成された絶縁ゲート制御型ダイオード８４を駆動する駆動回路６７を含む。
【００８７】
ここで、IGBT７６は、本発明の実施例１から実施例４に示された独立した制御が可能な２つのGSゲート端子７７とGCゲート端子７８を有する半導体装置（IGBT１００，２００，２０１，３００，３０１）である。
【００８８】
また、駆動回路６７は、制御回路６４からの入力を、IGBTのゲートの入力信号に変換するレベルシフト回路が主なものである。本変形例の電力変換装置（駆動装置）５０３は、モータを主とした誘導性負荷６８を駆動するインバータであり、直流電圧（電力）６９をU相、V相、W相の三相交流電圧（電力）に変換して、三相交流電圧（電力）を誘導性負荷６８に送信する機能を果たす。
【００８９】
また、制御回路６４では、誘導性負荷６８を駆動する為のタイミング信号を生成する機能と共に、IGBTの低損失性能を生み出すため、GSゲート端子７７とGCゲート端子７８に最適な駆動電圧を送る為のタイミング信号を生成する機能を有する。さらに、２つの絶縁ゲートから構成された絶縁ゲート型ダイオード８４の低損失性能を生み出すため、そのダイオードの２つの絶縁ゲート端子（第一絶縁ゲート端子８５，第二絶縁ゲート端子８６）に最適な駆動電圧を送る為のタイミング信号を生成する機能を有する。
【００９０】
また、これら全ての上下アームのIGBT７６に対して、本実施例を例とした本発明を適用するものとなる。さらに、これら全ての上下アームのダイオードに対して、２つの絶縁ゲートから構成された絶縁ゲート制御型ダイオードを適用するものとなる。実施例１から実施例４にて示した本発明によるIGBTの低損失性能と、２つの絶縁ゲートから構成された絶縁ゲート制御型ダイオードによる低スイッチング損失性能によって、電力損失の小さい高効率な電力変換装置を実現できる。
【００９１】
なお、本発明は、エアコンや電子レンジなどの小電力機器から、自動車、鉄道や製鉄所のインバータなどの大電力機器まで広く使われているものに好適な半導体装置、半導体回路の駆動装置並びに電力変換装置に適用することができる。
【００９２】
また、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【００９３】
また、本発明は、以下の特徴も有している。
【００９４】
［付記１］
半導体装置の制御方法であって、
前記半導体装置は、互いに独立して制御が可能なスイッチングゲート電極とキャリア制御ゲート電極を備えるデュアルゲート型IGBTであり、
前記スイッチングゲート電極および前記キャリア制御ゲート電極の間隔は、各々に隣接する他のゲート電極との間隔よりも狭く、かつ、前記キャリア制御ゲート電極の数は前記スイッチングゲート電極の数よりも多く、
前記デュアルゲート型IGBTを駆動させる際に、
（ａ）前記スイッチングゲート電極および前記キャリア制御ゲート電極の両方に閾値電圧以上の電圧を印加する第１の状態と、
（ｂ）前記スイッチングゲート電極に閾値電圧以上の電圧を印加し、前記キャリア制御ゲート電極に閾値未満の電圧を印加する第２の状態と、
（ｃ）前記スイッチングゲート電極および前記キャリア制御ゲート電極の両方に閾値未満の電圧を印加する第３の状態と、を有することを特徴とする半導体装置の制御方法。
【００９５】
［付記２］
付記１に記載の半導体装置の制御方法であって、
前記デュアルゲート型IGBTが導通状態から非導通状態に移行する際、前記（ａ），前記（ｂ），前記（ｃ）の順に移行することを特徴とする半導体装置の制御方法。
【００９６】
［付記３］
付記１に記載の半導体装置の制御方法であって、
前記デュアルゲート型IGBTが非導通状態から導通状態に移行する際、前記（ｃ），前記（ｂ），前記（ａ）の順に移行することを特徴とする半導体装置の制御方法。
【００９７】
［付記４］
付記１に記載の半導体装置の制御方法であって、
前記デュアルゲート型IGBTが非導通状態から導通状態に移行する際、前記（ｃ），前記（ａ），前記（ｂ），前記（ａ）の順に移行することを特徴とする半導体装置の制御方法。
【００９８】
［付記５］
付記１から付記４のいずれかに記載の半導体装置の制御方法であって、
前記デュアルゲート型IGBTが導通状態から非導通状態に移行する際、前記（ｂ）を経過する時間は１０μ秒以上であることを特徴とする半導体装置の制御方法。
【００９９】
［付記６］
付記１から付記５のいずれかに記載の半導体装置の制御方法であって、
前記デュアルゲート型IGBTが非導通状態から導通状態に移行する際、前記（ｂ）を経過する時間は０．５μ秒以上であることを特徴とする半導体装置の制御方法。
【０１００】
［付記７］
スイッチング素子となるIGBTと、
前記IGBTと逆並列に接続され、整流素子となるダイオードと、
前記IGBTの駆動信号を出力する制御回路と、
前記制御回路からの駆動信号を、前記IGBTのゲートの入力信号に変換する駆動回路と、を備える電力変換装置であって、
前記IGBTは、特許請求の範囲に記載の請求項１から１０のいずれか１項に記載の半導体装置を用いることを特徴とする電力変換装置。
【０１０１】
［付記８］
付記７に記載の電力変換装置であって、
前記ダイオードは、半導体基体として炭化ケイ素を用いるショットキーバリアダイオードであることを特徴とする電力変換装置。
【０１０２】
［付記９］
付記７に記載の電力変換装置であって、
前記ダイオードは、内部のキャリアを動的に制御可能な絶縁ゲート制御型ダイオードであることを特徴とする電力変換装置。
【符号の説明】
【０１０３】
１…n-型ドリフト層
２…p型ウェル層
３…n型エミッタ層
４…p型コレクタ層
５…ゲート絶縁膜（酸化膜）
６…絶縁ゲート電極GS（GSゲート）
７…エミッタ電極
８…コレクタ電極
１２…p型給電層
１３…絶縁ゲート電極GC（GCゲート）
１５…p型フローティング層またはn-型ドリフト層
１６…厚い絶縁膜
１８…GSゲート（の駆動信号）
１９…GCゲート（の駆動信号）
２０…IGBTのコレクタエミッタ間電圧（波形）
２１…IGBTのコレクタ電流（波形）
２２…IGBTの電流・電圧積
２３…（IGBTの）導通期間
２４…ターンオフ直前の期間
２５…ターンオフ期間
２６…（p型ウェル層２に反転層を形成する）閾値電圧
２７…電源電圧
２８…従来のIGBT
２９…本発明の第１実施形態（実施例１）を適用したIGBT
３０…（ターンオフ直前の期間２４における）導通損失の上昇量
３１…（ターンオフ期間２５における）ターンオフスイッチング損失
３２…合計ターンオフ損失
４０…GSゲート配線
４１…GCゲート配線
４２…コンタクト層
４３…（トレンチゲート型IGBTの）帰還容量
４４…（サイドゲート型IGBTの）帰還容量
４５…非導通期間
４６…ターンオン期間
４７…本発明の実施例４（図１１）を適用したIGBTの波形
４８…本発明の実施例４の第一の変形例（図１２）を適用したIGBTの波形
４９…本発明の実施例4の第二の変形例（図１４）を適用したIGBTの波形
６４…制御回路
６６…ダイオード
６７…（IGBTを駆動する）駆動回路
６８…誘導性負荷
６９…直流電圧（電力）源
７０…IGBT
７１…IGBT７０の絶縁ゲート（端子）
７２…（IGBT７０と逆並列接続の）ダイオード
７６…（本発明の）IGBT
７７…（本発明のIGBT７６の）GSゲート端子
７８…（本発明のIGBT７６の）GCゲート端子
８１…ショットキーバリアダイオード          
８２…絶縁ゲート制御型ダイオード
８３…（絶縁ゲート制御型ダイオードの）絶縁ゲート端子
８４…（２つの絶縁ゲートから構成された）絶縁ゲート制御型ダイオード
８５…（２つの絶縁ゲートから構成された絶縁ゲート制御型ダイオードの）第一絶縁ゲート端子
８６…（２つの絶縁ゲートから構成された絶縁ゲート制御型ダイオードの）第二絶縁ゲート端子
９１…ゲート電極（絶縁ゲート電極G1）
９２…ゲート電極（絶縁ゲート電極G2）
９３…p型フローティング層
９４…伝導度変調
１００…（本発明の第１実施形態の）IGBT
２００…（本発明の第２実施形態の）IGBT
２０１…（本発明の第２実施形態の変形例の）IGBT
３００…（本発明の第３実施形態の）IGBT
３０１…（本発明の第３実施形態の変形例の）IGBT
４００…（本発明の第４実施形態の）IGBTの駆動方法
４０１…（本発明の第４実施形態の第一の変形例の）IGBTの駆動方法
４０２…（本発明の第４実施形態の第二の変形例の）IGBTの駆動方法
５００…（本発明の第５実施形態の）電力変換装置。
５０１…（本発明の第５実施形態の第一の変形例の）電力変換装置
５０２…（本発明の第５実施形態の第二の変形例の）電力変換装置
５０３…（本発明の第５実施形態の第三の変形例の）電力変換装置。
【図１】
2018200974.tif 000003
【図２】
2018200974.tif 000004
【図３】
2018200974.tif 000005
【図４】
2018200974.tif 000006
【図５】
2018200974.tif 000007
【図６Ａ】
2018200974.tif 000008
【図６Ｂ】
2018200974.tif 000009
【図７Ａ】
2018200974.tif 000010
【図７Ｂ】
2018200974.tif 000011
【図８】
2018200974.tif 000012
【図９Ａ】
2018200974.tif 000013
【図９Ｂ】
2018200974.tif 000014
【図１０】
2018200974.tif 000015
【図１１】
2018200974.tif 000016
【図１２】
2018200974.tif 000017
【図１３】
2018200974.tif 000018
【図１４】
2018200974.tif 000019
【図１５】
2018200974.tif 000020
【図１６】
2018200974.tif 000021
【図１７】
2018200974.tif 000022
【図１８】
2018200974.tif 000023
【図１９】
2018200974.tif 000024
【図２０】
2018200974.tif 000025
【図２１】
2018200974.tif 000026
【図２２】
2018200974.tif 000027