(57)【要約】【課題】周波数によらず出力レベルを正しく判定できるようにする。【解決手段】信号出力装置１は、出力信号を発生する信号発生部１２と、出力信号の周波数を制御する信号制御部１１と、出力信号のレベルを示すデジタルデータを取得するデータ取得部１５３と、データ取得部１５３が取得したデジタルデータが示す出力信号のレベルを出力信号の周波数に関連付けられた判定閾値と比較することにより、出力信号が異常であるか否かを判定する判定部１５５と、を有する。【選択図】図２
2018155493.tif 000002
【特許請求の範囲】
【請求項１】
出力信号を発生する信号発生部と、
前記出力信号の周波数を制御する信号制御部と、
前記出力信号のレベルを示すデジタルデータを取得する取得部と、
前記取得部が取得した前記デジタルデータが示す前記出力信号のレベルを前記出力信号の周波数に関連付けられた判定閾値と比較することにより、前記出力信号が異常であるか否かを判定する判定部と、
を有する信号出力装置。
【請求項２】
前記判定部は、前記出力信号のレベルを、所定の基準閾値に、前記出力信号の周波数に関連付けられた補正値を加算することにより得られた前記判定閾値と比較することにより、前記出力信号が異常であるか否かを判定する、
請求項１に記載の信号出力装置。
【請求項３】
前記判定部は、符号ビット及びオフセット値により構成される前記補正値を前記基準閾値に加算することにより得られた前記判定閾値と比較することにより、前記出力信号が異常であるか否かを判定する、
請求項２に記載の信号出力装置。
【請求項４】
前記出力信号の周波数に関連付けられたアドレスに前記補正値を記憶するメモリをさらに有し、
前記判定部は、前記出力信号のレベルを、前記メモリにおける前記出力信号の周波数に対応するアドレスに記憶された前記補正値を前記基準閾値に加算することにより得られた前記判定閾値と比較することにより、前記出力信号が異常であるか否かを判定する、
請求項２又は３に記載の信号出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力信号のレベルが適切であるかどうかを判定するための信号出力装置に関する。
【背景技術】
【０００２】
従来、さまざまな周波数の信号を出力する信号発生装置が知られている。特許文献１には、出力する信号の周波数を監視することができる信号発生装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−３００７９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の信号発生装置においては、出力信号の電圧レベルを閾値と比較することにより、出力信号が正常であるか、出力信号に異常が発生したかを監視する。しかしながら、出力信号の正常な電圧レベルの範囲は、出力信号の周波数によって異なる。その結果、出力信号の周波数を切り替えた際に、出力信号のレベルが正常であるにもかかわらず、異常であると誤判定してしまう場合があるという問題が生じていた。
【０００５】
そこで、本発明はこれらの点に鑑みてなされたものであり、周波数によらず出力レベルを正しく判定できる信号出力装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の信号出力装置は、出力信号を発生する信号発生部と、前記出力信号の周波数を制御する信号制御部と、前記出力信号のレベルを示すデジタルデータを取得する取得部と、前記取得部が取得した前記デジタルデータが示す前記出力信号のレベルを前記出力信号の周波数に関連付けられた判定閾値と比較することにより、前記出力信号が異常であるか否かを判定する判定部と、を有する。
【０００７】
前記判定部は、前記出力信号のレベルを、所定の基準閾値に、前記出力信号の周波数に関連付けられた補正値を加算することにより得られた前記判定閾値と比較することにより、前記出力信号が異常であるか否かを判定してもよい。
【０００８】
前記判定部は、符号ビット及びオフセット値により構成される前記補正値を前記基準閾値に加算することにより得られた前記判定閾値と比較することにより、前記出力信号が異常であるか否かを判定してもよい。
【０００９】
信号出力装置は、前記出力信号の周波数に関連付けられたアドレスに前記補正値を記憶するメモリをさらに有し、前記判定部は、前記出力信号のレベルを、前記メモリにおける前記出力信号の周波数に対応するアドレスに記憶された前記補正値を前記基準閾値に加算することにより得られた前記判定閾値と比較することにより、前記出力信号が異常であるか否かを判定してもよい。
【発明の効果】
【００１０】
本発明によれば、周波数によらず出力レベルを正しく判定できるという効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】本実施形態の信号出力装置の構成を示す図である。
【図２】レベル判定部の構成を示す図である。
【図３】記憶部の構成を示す図である。
【図４】記憶部が記憶しているパラメータの例を示す表である。
【図５】記憶部が記憶している周波数と閾値との関係を示す表である。
【図６】データ取得部が出力信号のレベルを取得するタイミングについて説明するための図である。
【図７】基準閾値、異常検知閾値及び復帰閾値について説明するための図である。
【図８】レベル判定部における動作手順を示すフローチャートである。
【図９】周波数切替時検波の手順を示すフローチャートである。
【図１０】記憶部の第１変形例の構成を示す図である。
【図１１】基準閾値を補正する方法を説明するための模式図である。
【図１２】記憶部の第２変形例の構成を示す図である。
【発明を実施するための形態】
【００１２】
［信号出力装置１の構成］
図１は、本実施形態の信号出力装置１の構成を示す図である。信号出力装置１は、信号制御部１１と、信号発生部１２と、出力部１３と、ＡＤ変換部１４と、レベル判定部１５と、を有する。信号発生部１２は、信号発生器１２１と、レベル調整器１２２と、分波器１２３と、を有する。
【００１３】
信号制御部１１は、出力信号の周波数及び出力レベル等を制御する。信号制御部１１は、例えばＣＰＵ（Central Processing Unit）を有している。信号制御部１１は、信号発生器１２１に対して、出力する信号の周波数を指定するための指示を出力したり、レベル調整器１２２に対して、出力信号のレベルを指定するための指示を出力したりする。
【００１４】
信号発生部１２は、信号制御部１１の制御に基づいて信号を発生する。信号発生部１２は、複数の信号発生器１２１、レベル調整器１２２及び分波器１２３を有しており、複数の信号を同時に出力することができる。
【００１５】
信号発生器１２１は、ＰＬＬ（Phase Locked Loop）を有している。信号発生器１２１は、信号制御部１１により指示された周波数の信号を出力するように内部のＰＬＬを設定することにより、信号制御部１１により指示された周波数の信号を発生する。信号発生器１２１が発生した信号は、レベル調整器１２２へと入力される。
【００１６】
レベル調整器１２２は、信号発生器１２１が発生した信号のレベルを調整するための減衰器又は増幅器である。レベル調整器１２２は、信号制御部１１からの指示に基づくレベルになるように、信号発生器１２１から入力された信号のレベルを調整する。レベル調整器１２２でレベルが調整された信号は、分波器１２３へと入力される。
【００１７】
分波器１２３は、レベル調整器１２２から入力された信号を分岐させ、分岐させた信号のそれぞれを出力部１３及びＡＤ変換部１４に対して出力する。出力部１３は、分波器１２３から入力された信号を外部に出力する。
【００１８】
ＡＤ変換部１４は、分波器１２３から入力されたアナログの出力信号をサンプリングして、サンプリングしたアナログ信号をデジタルデータに変換するＡＤコンバータを有する。ＡＤ変換部１４は、信号発生器１２１が発生する信号の数に対応する数のＡＤコンバータを有している。ＡＤ変換部１４は、出力信号を変換したデジタルデータを、レベル判定部１５に入力する。
【００１９】
レベル判定部１５は、ＡＤ変換部１４から入力されたデジタルデータに基づいて、出力信号レベルに異常が発生していないか否かを監視する。レベル判定部１５は、外部の上位装置２がアクセス可能なステータスレジスタ（後述のステータスレジスタ１５６）を有しており、異常が発生したことを検出すると、ステータスレジスタの所定のビットを変化させることにより、上位装置２に対して、異常が発生したことを通知する。
【００２０】
図２は、レベル判定部１５の構成を示す図である。レベル判定部１５は、タイマ１５１と、記憶部１５２と、データ取得部１５３と、デコーダ１５４と、判定部１５５と、ステータスレジスタ１５６と、を有する。図２に示すように、レベル判定部１５は、複数のＡＤコンバータ１４−１〜１４−ｎ（ｎは２以上の整数）に接続されている。
【００２１】
タイマ１５１は、データ取得部１５３が、ＡＤ変換部１４から出力されるデジタル信号の値を取り込むタイミングを規定する監視タイミング信号を生成する。タイマ１５１は、記憶部１５２に記憶されているパラメータに基づいて決定されるタイミングで、監視タイミング信号をデータ取得部１５３に対して出力する。
【００２２】
記憶部１５２は、レベル判定部１５が出力信号レベルを判定する際に用いる各種のパラメータを記憶している。図３は、記憶部１５２の構成を示す図である。記憶部１５２は、ＰＲＯＭ（Programmable Read Only Memory）１６１、複数のラッチ１６２（１６２＿０〜１６２＿Ｎ）、及び切替部１６３を有する。
【００２３】
ＰＲＯＭ１６１は、例えばフラッシュメモリであり、予め工場で書き込まれたデータを記憶している。ＰＲＯＭ１６１は、周波数に関連付けて、出力信号のレベルの判定閾値を決定する際の基準となる基準閾値を記憶している。基準閾値の詳細については後述する。
【００２４】
複数のラッチ１６２のそれぞれは周波数に対応しており、ＰＲＯＭ１６１に記憶された、各周波数の基準閾値をロードして一時的に保持する。切替部１６３は、上位装置２から入力される出力信号の周波数に対応する周波数情報に基づいて、複数のラッチ１６２から、出力信号の周波数に対応するラッチ１６２から出力される基準閾値を判定閾値として選択して、判定部１５５に入力する。このような構成により、判定部１５５は、出力信号の周波数に適した判定閾値を用いて出力信号のレベルに異常があるか否かを判定することができる。
【００２５】
図４は、記憶部１５２のＰＲＯＭ１６１が記憶しているパラメータの例を示す表である。
判定時間パラメータは、レベル判定部１５が出力信号レベルを判定するタイミングを示す情報である。記憶部１５２は、例えば、出力信号の周波数が切り替わってから所定の期間内に監視タイミング信号をタイマ１５１に出力させる時間間隔と、上記の所定の期間以外の期間に監視タイミング信号をタイマ１５１に出力させる時間間隔とを決定するための判定時間パラメータを記憶している。
【００２６】
極性切替値パラメータは、出力レベル判定値の極性により、異常判定算出方法を切り替える値である。判定値パラメータは、出力信号レベルが異常であると判定する基準となる閾値である。
検知補正値パラメータは、出力信号レベルが正常状態から異常状態へと遷移する際に参照される補正値であり、例えば、異常検知閾値と基準閾値との差分値である。
復帰補正値パラメータは、出力信号レベルが異常状態から正常状態へと遷移する際に参照される補正値であり、例えば、復帰閾値と基準閾値との差分値である。
【００２７】
レベルダウン検知回数パラメータは、出力信号レベルが正常状態から異常状態に遷移したと判定するために必要な、出力信号レベルが異常検知閾値を下回った回数である。
レベルダウン復帰回数パラメータは、出力信号レベルが異常状態から正常状態に遷移したと判定するために必要な、出力信号レベルが復帰閾値を上回った回数である。
【００２８】
さらに、記憶部１５２は、信号制御部１１が出力信号の周波数を切り替えてから、複数の出力信号それぞれのレベルが安定するまでの時間の想定値を示す安定時間情報を記憶していてもよい。安定時間情報は、例えば、データ取得部１５３が複数のＡＤ変換部１４からデジタルデータを取り込む順序を決定する際に用いられる。
【００２９】
記憶部１５２は、図４に示した判定値として、基準閾値、異常検知閾値及び復帰閾値を、出力信号の周波数に関連付けて記憶している。
図５は、記憶部１５２のＰＲＯＭ１６１が記憶している、出力信号の周波数と各閾値との関係を示す表である。図５に示すように、記憶部１５２は、出力信号の周波数に関連付けて、基準閾値、異常検知閾値、及び復帰閾値を記憶している。記憶部１５２は、上位装置２から、出力信号の周波数に対応する閾値が格納されているアドレスが入力されると、入力されたアドレスに格納されている閾値を判定部１５５に対して出力する。
【００３０】
記憶部１５２は、例えば基準閾値、異常検知閾値、及び復帰閾値のそれぞれに対応する複数のＰＲＯＭを有しており、出力信号の周波数に対応するアドレスが入力された場合に、複数のＰＲＯＭから基準閾値、異常検知閾値、及び復帰閾値を同時に出力することができる。
【００３１】
データ取得部１５３は、ＡＤ変換部１４が出力するデジタル信号を取り込み、取り込んだデジタル信号の値を判定部１５５へと出力する。データ取得部１５３は、デジタル信号を取り込む対象となるＡＤ変換部１４を特定するための特定情報をデコーダ１５４に対して出力するとともに、各ＡＤ変換部１４がデジタル信号を出力するタイミングを示す同期信号ＳＣＬＫを、各ＡＤ変換部１４に対して出力する。データ取得部１５３は、同期信号ＳＣＬＫのタイミングに同期して、ＡＤ変換部１４から入力されるデジタルデータＳＤを取り込む。
【００３２】
ここで、データ取得部１５３は、信号制御部１１が出力信号の周波数を変更してから所定の期間内に、所定の期間以外の期間よりも短い周期で、出力信号のレベルを取得することを特徴としている。データ取得部１５３は、信号制御部１１が出力信号の周波数を変更してから所定の期間が経過するまでの間に、複数のタイミングでデジタルデータを取得する。
【００３３】
図６は、データ取得部１５３が出力信号のレベルを取得するタイミングについて説明するための図である。例えば、データ取得部１５３は、周波数切替信号がロウレベルからハイレベルに変化したことにより信号制御部１１が出力信号の周波数を変更してから、信号のレベルが安定すると見込まれる時間が経過した後の所定の期間内に、１０μ秒の第１周期で４回にわたって、ＡＤ変換部１４から入力されるデジタルデータＳＤを取り込む。データ取得部１５３は、例えば、記憶部１５２に記憶された安定時間情報に基づいて、信号のレベルが安定すると見込まれる時間を特定する。
【００３４】
また、データ取得部１５３は、上記の所定の期間以外の期間、すなわち定常状態においては、第１周期よりも長い３ｍ秒の第２周期で４回にわたって、ＡＤ変換部１４から入力されるデジタルデータＳＤを取り込む。このようにすることで、データ取得部１５３は、周波数が変更された直後で、信号レベルに異常が発生している可能性が比較的高い期間において、高速にデジタルデータＳＤを取り込むことができる。
【００３５】
また、データ取得部１５３は、信号制御部１１が出力信号の周波数を変更してから出力信号の出力レベルが安定するまでに要する時間に基づく順番に、複数の信号それぞれに対応するデジタルデータを、複数のＡＤ変換部１４から順次取得してもよい。例えば、データ取得部１５３は、記憶部１５２に記憶された安定時間情報に基づいて、複数の出力信号のうち、安定時間情報が示す時間が短い出力信号に対応するＡＤ変換部１４から順番にデジタルデータを取得する。
【００３６】
デコーダ１５４は、データ取得部１５３から入力される特定情報に基づいて、データ取得部１５３がデジタル信号を取り込む対象となるＡＤ変換部１４を選択するチップセレクト信号（ＣＳｎ）を生成する。デコーダ１５４と各ＡＤ変換部１４とは、各ＡＤ変換部１４にチップセレクト信号を入力するためのチップセレクト線により接続されており、デコーダ１５４は、デジタル信号を出力させるＡＤ変換部１４と接続されたチップセレクト線の信号レベルをロウレベルにすることにより、デジタル信号を出力させるＡＤ変換部１４を選択する。複数のＡＤ変換部１４のうち、ロウレベルのチップセレクト信号が入力されたＡＤ変換部１４は、データ取得部１５３から入力された同期信号ＳＣＬＫに同期して、デジタル信号をシリアル出力する。
【００３７】
なお、本実施形態におけるＡＤ変換部１４は、分波器１２３から入力される出力信号をサンプリングしてデジタルデータに変換した後に、ラッチした状態で保持している。そして、ロウレベルのチップセレクト信号が入力されたタイミングで、ラッチしたデジタルデータを出力する。したがって、データ取得部１５３は、最新の出力信号のレベルに対応するデジタルデータを取り込むために、少なくとも２回にわたって連続して一つのＡＤ変換部１４からデジタルデータを取り込むことになる。
【００３８】
判定部１５５は、データ取得部１５３から入力されたデジタルデータの値に基づいて、出力信号のレベルが正常であるか否かを判定する。判定部１５５は、デジタルデータの値と、記憶部１５２に記憶された基準閾値に基づく判定閾値とを比較することにより、デジタルデータの値が正常であるか否かを判定し、異常であると判定した場合に異常情報を出力する。判定部１５５は、例えば、ステータスレジスタ１５６における異常を示すビットの値を、異常状態を示す値に変更することにより、異常情報を出力する。
【００３９】
判定部１５５は、データ取得部１５３が連続して取得した複数のデジタルデータの値に基づいて、出力信号のレベルが正常であるか否かを判定する。判定部１５５は、複数のデジタルデータが、レベルダウン検知回数パラメータが示す回数にわたって連続して異常な値を示している場合に、出力信号レベルが異常であると判定して、異常情報を出力する。また、判定部１５５は、複数のデジタルデータが、レベルダウン復帰回数パラメータが示す回数にわたって連続して正常な値を示している場合に、出力信号レベルが正常であると判定して、異常情報の出力を停止する。このようにすることで、出力信号レベルが閾値付近で変動している場合に、判定結果が頻繁に変化することを防止できる。
【００４０】
判定部１５５は、取得したデジタルデータの値が第１閾値（基準閾値）よりも小さい場合に、異常状態が発生したことを示す異常情報を出力する。判定部１５５は、例えば、取得したデジタルデータの値が第１閾値以上から第１閾値未満の第２閾値（異常検知閾値）以下に変化した場合に異常情報を出力する。また、判定部１５５は、取得したデジタルデータの値が第１閾値未満から第１閾値より大きい第３閾値（復帰閾値）以上に変化した場合に、異常情報の出力を停止する。
【００４１】
図７は、基準閾値、異常検知閾値及び復帰閾値について説明するための図である。図７（ａ）は、判定部１５５が、出力信号のレベルが小さくなる異常が発生したと判定する場合（極性切替値が０のとき）の出力信号と各閾値との関係を示している。出力信号レベルが低下し、基準閾値より小さい異常検知閾値に達した時点で、判定部１５５は、異常情報を出力する。その後、出力信号レベルが上昇し、基準閾値より大きい復帰閾値に達した時点で、判定部１５５は、異常情報の出力を停止する。
【００４２】
図７（ｂ）は、出力信号の極性が図７（ａ）の出力信号と反対であり、出力信号のレベルが大きくなる異常が発生したと判定する場合（極性切替値が１のとき）の出力信号と各閾値との関係を示している。出力信号レベルが上昇し、基準閾値より大きい異常検知閾値に達した時点で、判定部１５５は、異常情報を出力する。その後、出力信号レベルが低下し、基準閾値より小さい復帰閾値に達した時点で、判定部１５５は、異常情報の出力を停止する。
【００４３】
本実施形態に係る信号出力装置１においては、上述のとおり、記憶部１５２が、出力信号の周波数に関連付けて各閾値を記憶している。そして、上位装置２からレベル判定部１５に、出力信号の周波数に対応する周波数情報が入力されると、記憶部１５２は、周波数に対応する各閾値を判定部１５５に対して出力する。このような構成により、判定部１５５は、データ取得部１５３が取得したデジタルデータが示す出力信号のレベルを、出力信号の周波数に関連付けられた判定閾値と比較することにより、出力信号が異常であるか否かを判定することができる。したがって、判定部１５５は、出力信号のレベルが周波数ごとに変動するとしても、高い精度で異常の有無を判定することができる。
【００４４】
なお、判定部１５５は、外部の上位装置２から取得した設定情報に基づいて、データ取得部１５３が取得したデジタルデータの値が第１閾値よりも小さい場合に異常情報を出力するか、第１閾値よりも大きい場合に異常情報を出力するかを切り替えることができる。
【００４５】
以上の通り、判定部１５５は、正常状態から異常状態に変化したと判定する際に用いる異常検知閾値と、異常状態から正常状態に変化したと判定する際に用いる復帰閾値とを異なる値としている。このようにすることで、出力信号レベルが、基準閾値付近で変動した場合に、上位装置２に通知する異常情報の値が短時間で変化を繰り返すことを防止できる。
【００４６】
ステータスレジスタ１５６は、異常状態の有無を上位装置２に伝えるためのデータを保持する。ステータスレジスタ１５６は、例えば、出力信号レベルが正常である場合に０を保持し、出力信号レベルが異常である場合に１を保持する。ステータスレジスタ１５６においては、例えば、複数の出力信号それぞれにビット位置が割り当てられており、判定部１５５は、出力信号レベルが異常であると判定した出力信号に対応するビット位置の値を０から１に変化させる。
【００４７】
［レベル判定部１５における動作手順］
図８は、レベル判定部１５における動作手順を示すフローチャートである。
信号出力装置１の電源が投入されると（Ｓ１１）、レベル判定部１５は、信号制御部１１が出力信号の周波数を切り替えたか否かを判定する（Ｓ１２）。レベル判定部１５は、周波数の切り替えが行われたと判定した場合（Ｓ１２においてＹｅｓ）、周波数切替時の検波を実行する（Ｓ１３）。周波数切替時の検波の詳細については、後述する。
【００４８】
レベル判定部１５は、検波の結果、出力信号に異常が発生していると判定した場合（Ｓ１４においてＹｅｓ）、ステータスレジスタ１５６における異常が発生した出力信号に対応するビット位置の値を、異常状態を示す値に変化させることにより、異常が発生したことを上位装置２に通知する（Ｓ１５）。
【００４９】
レベル判定部１５は、Ｓ１２において、周波数の切り替えが行われていないと判定した場合、定常検波のタイミングが到来したか否かを判定する（Ｓ１６）。レベル判定部１５は、正常検波のタイミングであると判定すると（Ｓ１６においてＹｅｓ）、定常時検波を実行して（Ｓ１７）、Ｓ１４に進む。レベル判定部１５は、正常検波のタイミングでないと判定すると（Ｓ１６においてＮｏ）、Ｓ１２に処理を戻す。
【００５０】
図９は、Ｓ１３の周波数切替時検波の手順を示すフローチャートである。まず、レベル判定部１５は、出力信号レベルが最も早く安定する第１出力信号の検波レベルを示すデジタルデータを読み出す（Ｓ１３１−１）。続いて、レベル判定部１５は、読み出したデジタルデータが示す出力レベルが、第１出力信号の周波数に対応する異常検知閾値よりも小さいか否かを判定する（Ｓ１３２−１）。レベル判定部１５は、出力レベルが異常検知閾値よりも小さい場合、ステータスレジスタ１５６に異常状態を示す値をセットする（Ｓ１３３−１）。レベル判定部１５は、出力レベルが異常検知閾値以上である場合、ステータスレジスタ１５６における異常状態を示す値をクリアする（Ｓ１３４−１）。
【００５１】
レベル判定部１５は、全ての出力信号に対して、Ｓ１３１からＳ１３４までの処理を繰り返す。その後、レベル判定部１５は、定常検波タイミングが到来したかどうかを判定し（Ｓ１３５）、定常検波タイミングが到来するまでの間、Ｓ１３１−１からＳ１３４−ｎまでの処理を繰り返す。
【００５２】
［信号出力装置１による効果］
以上説明したように、本実施形態の信号出力装置１においては、判定部１５５が、データ取得部１５３が取得したデジタルデータが示す出力信号のレベルを出力信号の周波数に関連付けられた判定閾値と比較することにより、出力信号が異常であるか否かを判定する。したがって、出力信号のレベルが周波数によって変動する場合であっても、各周波数における出力信号のレベルが異常であるか否かを高い精度で判定することができる。
【００５３】
［記憶部１５２の第１変形例］
図１０は、記憶部１５２の第１変形例である記憶部１５２ａの構成を示す図である。記憶部１５２ａは、ＰＲＯＭ１６１が、周波数に関連付けて基準閾値及び補正値を記憶しているという点、並びに、基準閾値用のラッチ１６４、補正値用のラッチ１６５及び加算部１６６をさらに有する点で、図３に示した記憶部１５２と異なる。
【００５４】
ラッチ１６４は、全周波数に共通の基準閾値をＰＲＯＭ１６１からロードして、一時的に保持する。複数のラッチ１６５は、それぞれ異なる周波数に対応しており、ＰＲＯＭ１６１に記憶された、各周波数の補正値をロードして一時的に保持する。補正値は、ラッチ１６４に保持された基準閾値を補正するための値である。加算部１６６は、ラッチ１６４から入力される基準閾値と、切替部１６３から入力される補正値とを加算することにより、判定閾値を算出する。
【００５５】
図１１は、基準閾値を補正する方法を説明するための模式図である。図１１（ａ）は、基準閾値を周波数Ｆ＿０に対応する補正値で補正して得られる基準閾値の範囲を示している。図１１（ｂ）は、補正値を模式的に示す図である。図１１（ｂ）に示すように、補正値は、基準閾値を増加させるように補正するか基準閾値を減少させるように補正するかを示す符号ビットと、補正する量を示す補正値の絶対値を示すビットとを含む。
【００５６】
加算部１６６は、符号ビットの値が１の場合は、基準閾値から補正値の絶対値を減算することにより、出力信号の周波数に対応する判定閾値を算出する。また、加算部１６６は、符号ビットの値が０の場合は、基準閾値に補正値の絶対値を加算することにより、出力信号の周波数に対応する判定閾値を算出する。判定部１５５は、符号ビット及びオフセット値により構成される補正値を基準閾値に加算又は減算することにより得られた判定閾値と比較することにより、出力信号が異常であるか否かを判定する。
【００５７】
補正値は、基準閾値よりも少ないビット数で表すことができる。図１１の例においては、基準閾値が１６ビットであり、補正値が８ビットであるとしている。したがって、図１１に示す構成により、周波数に対応する補正値で基準閾値を補正することにより、ＰＲＯＭ１６１に記憶しておくべきデータ量を削減することができる。また、ラッチ１６５のビット幅が、図３に示したラッチ１６２のビット幅よりも小さいので、記憶部１５２ａの構成によれば、回路規模も削減することができる。
【００５８】
［記憶部１５２の第２変形例］
図１２は、記憶部１５２の第２変形例である記憶部１５２ｂの構成を示す図である。記憶部１５２ｂは、図１０に示した記憶部１５２ａにおけるラッチ１６５の代わりにＲＡＭ１６７を有する。ＲＡＭ１６７は、出力信号の周波数に関連付けられたアドレス補正値を記憶するメモリである。信号出力装置１の起動時に、ＰＲＯＭ１６１に記憶された補正値が、ＲＡＭ１６７にコピーされる。
【００５９】
ＲＡＭ１６７には、上位装置２から周波数情報として、周波数に対応するアドレスの値が入力される。したがって、出力信号の周波数が切り替わるたびに、ＲＡＭ１６７に入力されるアドレスの値が変わり、ＲＡＭ１６７からは、出力信号の周波数に対応する補正値が出力される。判定部１５５は、出力信号のレベルを、メモリにおける出力信号の周波数に対応するアドレスに記憶された補正値を基準閾値に加算することにより得られた判定閾値と比較することにより、出力信号が異常であるか否かを判定する。このように、ＲＡＭ１６７を用いることにより、回路を削減できるとともに、処理を高速化することができる。
【００６０】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００６１】
１  信号出力装置
２  上位装置
１１  信号制御部
１２  信号発生部
１３  出力部
１４  ＡＤ変換部
１５  レベル判定部
１２１  信号発生器
１２２  レベル調整器
１２３  分波器
１５１  タイマ
１５２  記憶部
１５３  データ取得部
１５４  デコーダ
１５５  判定部
１５６  ステータスレジスタ
１６１  ＰＲＯＭ
１６２  ラッチ
１６３  切替部
１６４  ラッチ
１６５  ラッチ
１６６  加算部
１６７  ＲＡＭ
【図１】
2018155493.tif 000003
【図２】
2018155493.tif 000004
【図３】
2018155493.tif 000005
【図４】
2018155493.tif 000006
【図５】
2018155493.tif 000007
【図６】
2018155493.tif 000008
【図７】
2018155493.tif 000009
【図８】
2018155493.tif 000010
【図９】
2018155493.tif 000011
【図１０】
2018155493.tif 000012
【図１１】
2018155493.tif 000013
【図１２】
2018155493.tif 000014