(57)【要約】【課題】簡易な構成で、高精度に位相差が制御された複数の正弦波信号を生成することを可能とする信号生成装置を提供すること。【解決手段】位相差のある第１及び第２の正弦波信号を生成する信号生成装置Ａであって、入力されるクロック信号に基づいて、所定の数値範囲の間を周期的にアップカウントするカウンタ回路２と、入力される位相差設定信号と前記第１のカウント信号とを加算して第２のカウント信号を生成する加減算器４と、前記第１及び第２のカウント信号の上位桁のビット信号をデコードして、第１及び第２の選択信号を出力する第１及び第２のデコーダ回路５、６と、前記第１及び第２の選択信号に基づいて選択的にスイッチング素子を動作させ、前記第１及び第２の正弦波信号の位相に応じた電圧を出力する第１及び第２の電圧生成回路７、８と、を備える。【選択図】図１
2018029246.tif 000002
【特許請求の範囲】
【請求項１】
位相差のある第１及び第２の正弦波信号を生成する信号生成装置であって、
入力されるクロック信号に基づいて、所定の数値範囲の間を周期的にアップカウント又はダウンカウントし、前記第１の正弦波信号の位相を示す複数ビットの第１のカウント信号を生成するカウンタ回路と、
入力される位相差設定信号と前記第１のカウント信号とを加算又は減算して、前記第２の正弦波信号の位相を示す複数ビットの第２のカウント信号を生成する加減算器と、
前記第１のカウント信号の上位桁のビット信号をデコードして、前記第１の正弦波信号の位相に応じた第１の選択信号を出力する第１のデコーダ回路と、
前記第２のカウント信号の上位桁のビット信号をデコードして、前記第２の正弦波信号の位相に応じた第２の選択信号を出力する第２のデコーダ回路と、
前記第１の選択信号に基づいて選択的にスイッチング素子を動作させ、前記第１の正弦波信号の位相に応じた電圧を出力する第１の電圧生成回路と、
前記第２の選択信号に基づいて選択的にスイッチング素子を動作させ、前記第２の正弦波信号の位相に応じた電圧を出力する第２の電圧生成回路と、
を備える信号生成装置。
【請求項２】
前記第１の電圧生成回路は、前記第１の選択信号に基づいて選択的にスイッチング素子を動作させ、前記第１の正弦波信号の位相に応じた電圧を出力する第１の分圧回路と、前記第１の分圧回路が出力する電圧を平滑化する第１のフィルタ回路と、を有し、
前記第２の電圧生成回路は、前記第２の選択信号に基づいて選択的にスイッチング素子を動作させ、前記第２の正弦波信号の位相に応じた電圧を出力する第２の分圧回路と、前記第２の分圧回路が出力する電圧を平滑化する第２のフィルタ回路と、を有する
請求項１に記載の信号生成装置。
【請求項３】
請求項１又は２に記載の信号生成装置を有する計測装置であって、
測定対象のインピーダンス回路を有し、前記インピーダンス回路を介して、前記第１又は第２の正弦波信号の一方を位相遅れ又は位相進みさせた計測信号を生成する計測信号生成回路と、
前記計測信号と前記第１又は第２の正弦波信号の他方とを乗算し、当該乗算結果から求まる前記計測信号の位相遅れ又は位相進みに基づいて、前記測定対象のインピーダンスを算出する処理回路と、
を備える計測装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号生成装置、及び計測装置に関する。
【背景技術】
【０００２】
正弦波信号を生成するための信号生成装置として、一般に、ＤＤＳ（Direct Digital Synthesizer）が知られている。ＤＤＳは、デジタル信号から正弦波信号を生成するため、ジッタが発生しにくく、高精度に制御された正弦波信号を生成することが可能である（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−１２５２４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、機器の特性を検査したり、機器を駆動制御するため、位相差が高精度に制御された複数の正弦波信号を生成することが求められる場合がある。かかる複数の正弦波信号は、例えば、複数のＤＤＳを同期制御することによって生成することができる。
【０００５】
しかしながら、ＤＤＳは、一般に、専用の制御装置やメモリが搭載される等、回路構成が複雑であり、加えて、回路規模も大きくなりやすい。そのため、複数のＤＤＳを用いて複数の正弦波信号を生成する場合には、一層、回路構成が複雑になり、コスト面等を考慮すると汎用性に欠けるという問題点を有する。
【０００６】
本発明は、上記問題点に鑑みてなされたもので、簡易な構成で、高精度に位相差が制御された複数の正弦波信号を生成することを可能とする信号生成装置、及び計測装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前述した課題を解決する主たる本発明は、位相差のある第１及び第２の正弦波信号を生成する信号生成装置であって、入力されるクロック信号に基づいて、所定の数値範囲の間を周期的にアップカウント又はダウンカウントし、前記第１の正弦波信号の位相を示す複数ビットの第１のカウント信号を生成するカウンタ回路と、入力される位相差設定信号と前記第１のカウント信号とを加算又は減算して、前記第２の正弦波信号の位相を示す複数ビットの第２のカウント信号を生成する加減算器と、前記第１のカウント信号の上位桁のビット信号をデコードして、前記第１の正弦波信号の位相に応じた第１の選択信号を出力する第１のデコーダ回路と、前記第２のカウント信号の上位桁のビット信号をデコードして、前記第２の正弦波信号の位相に応じた第２の選択信号を出力する第２のデコーダ回路と、前記第１の選択信号に基づいて選択的にスイッチング素子を動作させ、前記第１の正弦波信号の位相に応じた電圧を出力する第１の電圧生成回路と、前記第２の選択信号に基づいて選択的にスイッチング素子を動作させ、前記第２の正弦波信号の位相に応じた電圧を出力する第２の電圧生成回路と、を備える信号生成装置である。
【発明の効果】
【０００８】
本発明に係る信号生成装置によれば、簡易な構成で、高精度に位相差が制御された複数の正弦波信号を生成することができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る信号生成装置の構成の一例を示す図
【図２】第１の実施形態に係る第１の電圧生成回路の構成の一例を示す図
【図３】第１の電圧生成回路で生成される第１の正弦波信号の一例を示す図
【図４】第２の電圧生成回路で生成される第２の正弦波信号の一例を示す図
【図５】第２の実施形態に係る信号生成装置の一例を示す図
【図６】第２の実施形態に係る計測信号生成回路の構成の一例を示す図
【発明を実施するための形態】
【００１０】
（第１の実施形態）
以下、図１〜図４を参照して、第１の実施形態に係る信号生成装置の構成の一例について説明する。
【００１１】
図１は、本実施形態に係る信号生成装置Ａの構成の一例を示す図である。
【００１２】
本実施形態に係る信号生成装置Ａは、位相差が制御された第１及び第２の正弦波信号を生成する装置である。
【００１３】
信号生成装置Ａは、発振器１、カウンタ回路２、加算器４、第１のデコーダ回路５、第２のデコーダ回路６、第１の電圧生成回路７、第２の電圧生成回路８を含んで構成される。
【００１４】
信号生成装置Ａは、例えば、上記の構成を１チップに集積した集積回路である。但し、これらの構成は、個別に１チップ化されたりしてもよいのは、勿論である。
【００１５】
図１中において、出力端子Ｖｏｕｔ１、出力端子Ｖｏｕｔ２は、それぞれ、信号生成装置Ａが生成した第１及び第２の正弦波信号を出力する端子である。
【００１６】
発振器１は、クロック信号を生成して、当該クロック信号をカウンタ回路２に出力する。発振器１は、例えば、水晶発振子を利用して、クロック信号を生成する。
【００１７】
カウンタ回路２は、クロック信号に基づいて、所定の数値範囲の間を周期的にアップカウント又はダウンカウントし、第１のカウント信号を生成する。
【００１８】
カウンタ回路２は、例えば、６ビットのバイナリカウンタ（６４進カウンタ）であり、十進数で０〜６３の間を周期的にカウントする。カウンタ回路２は、例えば、クロック信号の立ち上がりのタイミングでアップカウントして、当該カウント値に対応する第１のカウント信号を生成する。そして、カウンタ回路２は、当該第１のカウント信号を加算器４及び第１のデコーダ回路５に出力する。
【００１９】
カウンタ回路２が生成する第１のカウント信号は、例えば、十進数で０〜６３の間のカウント値を示す６ビット信号である。当該第１のカウント信号が示すカウント値が、第１の正弦波信号の位相を示すことになる。例えば、第１のカウント信号が［００００００］の場合、第１の正弦波信号の位相は０［rad］を示し、［０００００１］の場合、第１の正弦波信号の位相は２π／６４［rad］を示す。そして、第１の正弦波信号の位相は、クロック信号の立ち上がりのタイミングで、（２π／６４）［rad］の間隔で、段階的に進められる。
【００２０】
ＭＣＵ（Micro Control Unit）３は、信号生成装置Ａの外部に設けられ、加算器４に対して位相差設定信号を出力して、第１及び第２の正弦波信号の位相差を設定する制御装置である。尚、信号生成装置Ａに、ＭＣＵ３から入力される位相差設定信号を保持するシフトレジスタ等を設けてもよい。
【００２１】
ＭＣＵ３が生成する位相差設定信号は、第１のカウント信号と同じビット数の信号であって、当該ビット数に応じて段階的に位相差を設定することが可能となっている。位相差設定信号は、例えば、６ビットの信号で、０〜２π［rad］の間で６４段階に位相差を設定することが可能となっている。
【００２２】
加算器４は、ＭＣＵ３から入力される位相差設定信号と第１のカウント信号とを加算して、第２のカウント信号を生成する。
【００２３】
加算器４が生成する第２のカウント信号は、位相差設定信号が示す位相差だけ、第１のカウント信号よりも位相が進んだ信号となる。そして、第２のカウント信号が、第２の正弦波信号の位相を示す。
【００２４】
尚、第２のカウント信号は、第１のカウント信号と同じビット数の信号となる。一例として、第１のカウント信号が６ビットの［００１０１０］であり、位相差設定信号が６ビットの［００００１０］である場合、第２のカウント信号は［００１１００］となる。        
【００２５】
このようにして、第１の正弦波信号の位相を制御する第１のカウント信号、及び第２の正弦波信号の位相を制御する第２のカウント信号が生成される。そして、当該第１のカウント信号及び第２のカウント信号は、それぞれ、第１のデコーダ回路５及び第２のデコーダ回路６でデコードされ、第１の電圧生成回路７及び第２の電圧生成回路８にて電圧変換される。尚、ここでは、当該第１のカウント信号及び第２のカウント信号は、複数ビットのパラレル信号として、第１のデコーダ回路５及び第２のデコーダ回路６に入力される。
【００２６】
第１のデコーダ回路５は、第１のカウント信号の上位桁の信号だけを取得して、当該上位桁の信号をデコードして、第１の電圧生成回路７に対して第１の選択信号を出力する。第１のデコーダ回路５は、例えば、６ビットの第１のカウント信号のうち上位４ビットの信号だけを取得して、当該上位４ビットの信号を１６進数にデコードする。そして、第１のデコーダ回路５は、第１の選択信号として、第１の電圧生成回路７に接続された１６本の信号線（図２を参照して後述するＬ１〜Ｌ１６）のいずれかに対してハイレベル出力する。
【００２７】
尚、第１のデコーダ回路５が出力する第１の選択信号は、第１の電圧生成回路７が第１の正弦波信号の位相に応じた電圧を生成するように、第１の電圧生成回路７に接続された複数の信号線に対して選択的にハイレベル出力する信号である。
【００２８】
第２のデコーダ回路６は、第２のカウント信号の上位桁の信号だけを取得して、当該上位桁の信号をデコードして、第２の電圧生成回路８に対して第２の選択信号を出力する。第２のデコーダ回路６は、例えば、６ビットの第２のカウント信号のうち上位４ビットの信号だけを取得して、当該上位４ビットの信号を１６進数にデコードする。そして、第２のデコーダ回路６は、第２の電圧生成回路８に接続された１６本の信号線のいずれかに対してハイレベル出力する。
【００２９】
尚、第２のデコーダ回路６が出力する第２の選択信号は、第２の電圧生成回路８が第２の正弦波信号の位相に応じた電圧を生成するように、第２の電圧生成回路８に接続された複数の信号線に対して選択的にハイレベル出力する信号である。
【００３０】
ここで、第１のデコーダ回路５及び第２のデコーダ回路６は、第１のカウント信号及び第２のカウント信号の下位桁を間引いて、上位桁の信号だけをデコードすることによって、第１の電圧生成回路７及び第２の電圧生成回路８の回路規模の縮小を図っている。換言すると、第１のデコーダ回路５及び第２のデコーダ回路６は、第１のカウント信号及び第２のカウント信号において（２π／６４）［rad］の間隔で段階的に増加する位相を間引いて、第１の正弦波信号及び第２の正弦波信号の位相を（２π／１６）［rad］の間隔で段階的に増加させる。
【００３１】
第１の電圧生成回路７は、第１の選択信号に基づいて選択的にスイッチング素子（図２を参照して後述するＳ１〜Ｓ９）を動作させ、第１の正弦波信号の位相に応じた電圧を生成する。そして、第１の電圧生成回路７が生成する電圧が経時的に変化することによって、第１の正弦波信号が生成される。
【００３２】
第２の電圧生成回路８は、第２の選択信号に基づいて選択的にスイッチング素子を動作させ、第２の正弦波信号の位相に応じた電圧を生成する。そして、第２の電圧生成回路８が生成する電圧が経時的に変化することによって、第２の正弦波信号が生成される。
【００３３】
図２は、第１の電圧生成回路７の構成の一例を示す図である。図３は、第１の電圧生成回路７で生成される第１の正弦波信号の一例を示す図である。図３中において横軸は時間を表し、縦軸は第１の電圧生成回路７の分圧回路７１で生成される電圧レベルを表す。
【００３４】
本実施形態に係る第１の電圧生成回路７は、分圧回路７１（本発明の「第１の分圧回路」に相当）とフィルタ回路７２（本発明の「第１のフィルタ回路」に相当）を含んで構成される。
【００３５】
分圧回路７１は、例えば、抵抗素子Ｒ１〜Ｒ９、スイッチング素子Ｓ１〜Ｓ９を備えている。分圧回路７１は、例えば、抵抗素子Ｒ１〜Ｒ９のいずれかを介して、電源電位とグランド電位の間に並列に接続された９つの分圧回路を形成し、抵抗素子Ｒ１〜Ｒ９それぞれの抵抗値に応じた９段階の異なる電圧レベルＶ１〜Ｖ９を生成する。そして、分圧回路７１は、スイッチング素子Ｓ１〜Ｓ９への第１の選択信号に基づいて、当該９つの分圧回路のいずれかが動作するように、切り替え制御される。尚、図２中のＶ１〜Ｖ９は、９つの分圧回路それぞれが動作した場合に生成される電圧レベルを表しており、図３のＶ１〜Ｖ９と対応する。
【００３６】
スイッチング素子Ｓ１〜Ｓ９は、例えば、ＭＯＳトランジスタであって、ゲートに入力される第１の選択信号によってオンオフが切り替え制御される。ここで、スイッチング素子Ｓ１〜Ｓ９は、それぞれ、ソース−ドレインが抵抗素子Ｒ１〜Ｒ９のいずれかと直列に接続されて、上記した９つの分圧回路のうちの一つを構成している。そして、スイッチング素子Ｓ１〜Ｓ９は、第１の選択信号によって、対応する分圧回路を動作させる。
【００３７】
第１のデコーダ回路５が出力する第１の選択信号は、例えば、第１のカウント信号の上位４ビットを１６進数にデコードした信号であって、図２中の信号線Ｌ１〜Ｌ１６のいずれかをハイレベル出力にしたものである。そして、第１の選択信号は、図３中にｔ１、ｔ２・・・で示すように、第１のカウント信号の増加に従って、（２π／１６）［rad］の間隔で第１の正弦波信号の位相を順次進めていく。
【００３８】
従って、分圧回路７１は、第１の選択信号によってスイッチング素子Ｓ１〜Ｓ９が順次選択され、図３に示す電圧レベルＶ１〜Ｖ９を順次出力し、経時的に正弦波波形を出力する。
【００３９】
尚、図２中の整流素子Ｄは、信号線Ｌ１〜Ｌ１６同士が共通するスイッチング素子Ｓ１〜Ｓ９に接続されている経路について、一方の信号線にハイレベル出力されているときに、他方の信号線に電流が逆流しないように設けられている。
【００４０】
フィルタ回路７２は、分圧回路７１が出力する電圧波形（図３を参照）の平滑化を行い、正弦波信号に波形整形する。
【００４１】
フィルタ回路７２は、例えば、直流成分をカットするためのコンデンサＣ１１と、抵抗Ｒ１４で構成されるハイパスフィルタと、その後段に接続されたローパスフィルタとを含んで構成される。ローパスフィルタは、ここでは、目的の正弦波の１６倍の周波数成分を減衰させ、平滑化するための抵抗Ｒ１１とコンデンサＣ１２で構成される。尚、ローパスフィルタの後段には、当該ローパスフィルタの動作を安定させるため、その負荷インピーダンスを高い値に保持するとともに、必要な正弦波振幅を得るための緩衝増幅器、たとえば非反転増幅器ＡＭＰが増幅率を規定する抵抗Ｒ１２、Ｒ１３とともに接続されている。
【００４２】
分圧回路７１が出力する電圧波形は、フィルタ回路７２でスムージングされ、第１の正弦波信号が生成されることになる。そして、第２の正弦波信号も、第１の正弦波信号の同様のプロセスによって生成される。
【００４３】
図４は、第２の電圧生成回路８で生成される第２の正弦波信号の一例を示す図である。図４中において横軸は時間を表し、縦軸は第２の電圧生成回路８で生成される電圧レベルを表す。図４は、第２の正弦波信号が、第１の正弦波信号に対してｔ１の時間だけ位相差が設けられた態様を示している。
【００４４】
第２の電圧生成回路８は、例えば、図２に示した第１の電圧生成回路７と同様に、分圧回路（本発明の「第２の分圧回路」に相当）とフィルタ回路（本発明の「第２のフィルタ回路」に相当）を含んで構成される。尚、第２の電圧生成回路８の当該構成は、第１の電圧生成回路７と同様であるため、ここでの説明は省略する。
【００４５】
第２の電圧生成回路８は、第２の選択信号に基づいてスイッチング素子を動作させ、第２の正弦波信号の位相に応じた電圧レベルを出力する。第２の選択信号は、上記したように、第２の正弦波信号の位相に対応する信号線を選択的にハイレベル出力する信号であり、第１の正弦波信号に対して位相差が設定されたものである。
【００４６】
従って、第２の電圧生成回路８は、第１の電圧生成回路７と同様に、分圧回路において、図４に示すように、電圧レベルＶ１〜Ｖ９を順次生成し、経時的に正弦波波形を生成する。そして、第２の電圧生成回路８は、当該擬似的な正弦波波形を、フィルタ回路において波形整形して、第１の正弦波信号に対して位相差を有する第２の正弦波信号を生成する。
【００４７】
以上、本実施形態に係る信号生成装置Ａによれば、カウンタ回路２、加算器４、第１のデコーダ回路５、第２のデコーダ回路６、第１の電圧生成回路７、第２の電圧生成回路８の簡易な構成によって、位相差が高精度に制御された複数の正弦波信号を生成することができる。
【００４８】
特に、本実施形態に係る信号生成装置Ａは、一のカウンタ回路２から出力される複数ビットのカウント信号によって複数の正弦波信号の位相及び位相差を制御しつつ、当該カウント信号の上位桁のビット信号だけをデコード対象として電圧に変換する。従って、この信号生成装置Ａによれば、高精度に位相差を制御することを可能としながら、正弦波の位相を電圧変換するための回路規模を縮小することができる。
【００４９】
（第２の実施形態）
次に、図５〜図６を参照して、第２の実施形態に係る信号生成装置Ａについて説明する。本実施形態に係る信号生成装置Ａは、インピーダンス測定を行う計測装置Ｂに適用される点で、第１の実施形態と相違する。尚、第１の実施形態と共通する構成については、説明を省略する。
【００５０】
図５は、本実施形態に係る計測装置Ｂの構成の一例を示す図である。
【００５１】
計測装置Ｂは、信号生成装置Ａ、計測信号生成回路１０、及び処理回路１１を含んで構成される。尚、信号生成装置Ａは、第１の実施形態において説明したとおりである。
【００５２】
計測信号生成回路１０には、第１の電圧生成回路７で生成された第１の正弦波信号が入力されている。計測信号生成回路１０は、測定対象のインピーダンス回路を有し、当該インピーダンス回路を介して、第１の正弦波信号を位相遅れ又は位相進みさせた計測信号を生成する。
【００５３】
処理回路１１には、計測信号生成回路１０で生成された計測信号と第２の正弦波信号とが入力されている。処理回路１１は、計測信号と第２の正弦波信号とを乗算処理することによって、計測信号の位相遅れ又は位相進みを求め、当該計測信号の位相遅れ又は位相進みに基づいて、測定対象のインピーダンスを測定する。
【００５４】
図６は、本実施形態に係る計測信号生成回路１０の構成の一例を示す図である。
【００５５】
図６に示すように、計測信号生成回路１０には、第１の正弦波信号が入力される端子Ｖｏｕｔ１と、当該第１の正弦波信号を位相遅れ又は位相進みさせた計測信号を出力する端子Ｖｔとの間に、測定対象のインピーダンス回路が接続されている。
【００５６】
測定対象は、例えば、コンデンサＣｓの等価回路として表されるディーゼルエンジンのＰＭセンサである。ＰＭセンサは、コンデンサＣｓの電極間の容量の変化に基づいて、当該ＰＭセンサの内部に蓄積した微粒子状物質（ＰＭ）の量等を検出する。
【００５７】
図６では、測定対象のコンデンサＣｓの一方の電極が、第１の正弦波信号を入力する端子Ｖｏｕｔ１と計測信号を出力する端子Ｖｔとの間に接続され、コンデンサＣｓの他方の電極が、接地されている。又、図６では、第１の正弦波信号を入力する端子Ｖｏｕｔ１と計測信号を出力する端子Ｖｔとの間に直列に抵抗素子Ｒ２１が接続されるとともに、コンデンサＣｓと並列に抵抗素子Ｒ２２が接続されている。
【００５８】
従って、計測信号生成回路１０に入力される第１の正弦波信号を式（１）とすると、計測信号生成回路１０から出力される計測信号は、以下の式（２）、（３）のように表せる。
【００５９】
Ｖｓ１＝Ａ・ｓｉｎ（ωｔ）  …式（１）
Ｖｓｔ＝Ｂ・ｓｉｎ（ωｔ＋θ）  …式（２）
θ＝ｔａｎ−１｛−ωＣ×Ｒ２１×Ｒ２２／（Ｒ２１＋Ｒ２２）｝…式（３）
（但し、Ｖｓ１：第１の正弦波信号、Ｖｓｔ：計測信号、θ：計測信号Ｖｓｔの第１の正弦波信号Ｖｓ１に対する位相遅れ量又は位相進み量、Ｃ：コンデンサＣｓの容量、Ｒ２１：抵抗素子Ｒ２１の抵抗値、Ｒ２２：抵抗素子Ｒ２２の抵抗値）
【００６０】
処理回路１１は、計測信号と第２の正弦波信号とを乗算し、更に、ローパスフィルタを介在させることで、計測信号の位相遅れ量又は位相進み量を検出する。処理回路１１に入力される第２の正弦波信号を式（４）とすると、計測信号と第２の正弦波信号とを乗算処理した結果及びローパスフィルタを介在させた結果（以下、「観測値Ｍ」と称する）は、それぞれ、以下の式（５）及び式（６）のように表せる。
【００６１】
Ｖｓ２＝Ａ・ｓｉｎ（ωｔ＋α）  …式（４）
Ｖｓ２×Ｖｓｔ＝Ａ・ｓｉｎ（ωｔ＋α）×Ｂ・ｓｉｎ（ωｔ＋θ）
＝ＡＢ／２｛ｃｏｓ（α−θ）−ｃｏｓ（２ωｔ＋α−θ）｝  …式（５）
Ｍ＝ＡＢ／２×ｃｏｓ（α−θ）  …式（６）
（但し、Ｖｓ２：第２の正弦波信号、Ｍ：観測値、α：第１の正弦波信号と第２の正弦波信号の位相差）
【００６２】
ここで、第１の正弦波信号と第２の正弦波信号の位相差αは、ＭＣＵ９からの制御信号によって、０〜２πまで順次変更される。位相差αは、例えば、ＭＣＵ９からの制御信号によって、経時的に大きくなるように順次変更される。このとき、観測値Ｍは、（α−θ）＝０のときに最大値をとり、（α−θ）＝π／２のときに負の傾きでゼロクロスし、（α−θ）＝πのときに最小値をとり、（α−θ）＝３π／２のときに正の傾きでゼロクロスする。
【００６３】
これより、処理回路１１は、観測値Ｍが最大値のとき、α＝θとして、計測信号の位相遅れ量又は位相進み量θを求めることができる。そして、処理回路１１は、計測信号の位相遅れ量又は位相進み量θから、式（３）を用いて、コンデンサＣｓの容量Ｃに換算する。このようにして、処理回路１１は、測定対象のインピーダンスを測定することができる。
【００６４】
以上、本実施形態に係る計測装置Ｂによれば、高精度に位相差が制御された第１及び第２の正弦波信号によって、測定対象のインピーダンスを正確に測定することができる。
【００６５】
特に、車輌機器のインピーダンスを測定する場合には、振幅性の信号雑音が多く、一の正弦波信号を用いた一般的なインピーダンス測定（例えば、自動平衡ブリッジ法やＩＶ法）では、測定精度が悪化する。この点、本実施形態に係る計測装置Ｂによれば、高精度に位相差が制御された第１及び第２の正弦波信号に基づいて、インピーダンス測定を行うため、振動による影響を抑制した、高精度な測定を実現することが可能である。
【００６６】
尚、上記実施形態では、計測信号生成回路１０に対して入力する正弦波信号として、第１の電圧生成回路７で生成された第１の正弦波信号を用いたが、これに代えて、第２の電圧生成回路８で生成された第２の正弦波信号を用いてもよいのは勿論である。
【００６７】
（その他の実施形態）
本発明は、上記実施形態に限らず、種々に変形態様が考えられる。
【００６８】
上記実施形態では、信号生成装置Ａの一例として、内蔵する発振器１によってクロック信号を生成する態様を示したが、クロック信号を外部機器から取得する構成としてもよい。
【００６９】
又、上記実施形態では、信号生成装置Ａの一例として、第１及び第２の正弦波信号の周波数が一定の場合の態様を示した。しかしながら、例えば、発振器１で生成するクロック信号のクロック周波数を可変とすることによって、第１及び第２の正弦波信号の周波数を可変としてもよいのは勿論である。
【００７０】
又、上記実施形態では、信号生成装置Ａの一例として、加算器４によって第１のカウント信号に対して位相差を設けた第２のカウント信号を生成する態様を示した。しかしながら、加算器４に代えて、減算器によって、第２のカウント信号を生成してもよいのは勿論である。
【００７１】
又、上記実施形態では、信号生成装置Ａの一例として、２の正弦波信号を生成する態様を示したが、３以上の正弦波信号の生成も可能であることは勿論である。この場合、加算器、デコーダ回路、電圧生成回路の数を増加することによって、各正弦波信号の位相差を自在に制御できる。
【００７２】
又、上記実施形態では、第１の電圧生成回路７及び第２の電圧生成回路８の一例として、並列に接続した複数の分圧回路を用いる態様を示した。しかしながら、第１の電圧生成回路７や第２の電圧生成回路８をラダー抵抗等の直列に接続した分圧回路を用いてもよいのは勿論である。
【００７３】
又、上記実施形態では、信号生成装置Ａの用途の一例として、インピーダンス測定を行うための計測装置Ｂを示した。しかしながら、本発明に係る信号生成装置Ａは、位相をずらして２つのモータを同期制御する用途等、種々の用途に適用し得るのは勿論である。
【００７４】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、請求の範囲を限定するものではない。請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００７５】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【００７６】
位相差のある第１及び第２の正弦波信号を生成する信号生成装置Ａであって、入力されるクロック信号に基づいて、所定カウントの間を周期的にアップカウント又はダウンカウントし、前記第１の正弦波信号の位相を示す複数ビットの第１のカウント信号を生成するカウンタ回路２と、入力される位相差設定信号と前記第１のカウント信号とを加算又は減算して、前記第２の正弦波信号の位相を示す複数ビットの第２のカウント信号を生成する加減算器４と、前記第１のカウント信号の上位桁のビット信号をデコードして、前記第１の正弦波信号の位相に応じた第１の選択信号を出力する第１のデコーダ回路５と、前記第２のカウント信号の上位桁のビット信号をデコードして、前記第２の正弦波信号の位相に応じた第２の選択信号を出力する第２のデコーダ回路６と、前記第１の選択信号に基づいて選択的にスイッチング素子を動作させ、前記第１の正弦波信号の位相に応じた電圧を出力する第１の電圧生成回路７と、前記第２の選択信号に基づいて選択的にスイッチング素子を動作させ、前記第２の正弦波信号の位相に応じた電圧を出力する第２の電圧生成回路８と、を備える信号生成装置Ａを開示する。
【００７７】
この信号生成装置Ａによれば、簡易な回路構成で、高精度に位相差が制御された複数の正弦波信号を生成することができる。
【００７８】
この信号生成装置Ａにおいて、前記第１の電圧生成回路７は、前記第１の選択信号に基づいて選択的にスイッチング素子を動作させ、前記第１の正弦波信号の位相に応じた電圧を出力する第１の分圧回路７１と、前記第１の分圧回路７１が出力する電圧を平滑化する第１のフィルタ回路７２と、を有し、前記第２の電圧生成回路８は、前記第２の選択信号に基づいて選択的にスイッチング素子を動作させ、前記第２の正弦波信号の位相に応じた電圧を出力する第２の分圧回路と、前記第２の分圧回路が出力する電圧を平滑化する第２のフィルタ回路と、を有するものであってもよい。
【００７９】
この信号生成装置Ａを有する計測装置Ｂであって、測定対象のインピーダンス回路を有し、前記インピーダンス回路Ｃｓを介して、前記第１又は第２の正弦波信号の一方を位相遅れ又は位相進みさせた計測信号を生成する計測信号生成回路１０と、前記計測信号と前記第１又は第２の正弦波信号の他方とを乗算し、当該乗算結果から求まる前記計測信号の位相遅れ又は位相進みに基づいて、前記測定対象のインピーダンスを算出する処理回路１１と、を備える計測装置Ｂを開示する。
【００８０】
この計測装置Ｂによれば、第１の正弦波信号と第２の正弦波信号の位相差を制御することによって、測定対象のインピーダンスを正確に測定することができる。
【産業上の利用可能性】
【００８１】
本開示に係る信号生成装置は、高精度に位相差が制御された複数の正弦波信号を生成するために好適に用いることができる。
【符号の説明】
【００８２】
１  発振器
２  カウンタ回路
３  ＭＣＵ
４  加算器
５  第１のデコーダ回路
６  第２のデコーダ回路
７  第１の電圧生成回路
８  第２の電圧生成回路
１０  計測信号生成回路
１１  処理回路
Ａ  信号生成装置
Ｂ  計測装置
【図１】
2018029246.tif 000003
【図２】
2018029246.tif 000004
【図３】
2018029246.tif 000005
【図４】
2018029246.tif 000006
【図５】
2018029246.tif 000007
【図６】
2018029246.tif 000008