(57)【要約】【課題】正しく通信信号を処理すること。【解決手段】通信信号処理装置は、クロック信号を生成し、前記クロック信号の周波数に基づいて処理のタイミングを制御する制御部と、前記制御部によって制御された前記タイミングに応じて、外部の装置との通信信号の送受信を行う送受信部と、を備え、前記制御部は、前記送受信部により前記通信信号の送信または受信を行う場合に、前記周波数を固定の周波数にするモードである周波数固定モードに切り替える。【選択図】図１
2018169911.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号を生成し、前記クロック信号の周波数に基づいて処理のタイミングを制御する制御部と、
前記制御部によって制御された前記タイミングに応じて、外部の装置との通信信号の送受信を行う送受信部と、
を備え、
前記制御部は、前記送受信部により前記通信信号の送信または受信を行う場合に、前記周波数を固定の周波数にするモードである周波数固定モードに切り替える
ことを特徴とする通信信号処理装置。
【請求項２】
前記制御部は、前記通信信号の前記送信または前記受信が行われた後に、前記周波数を変動させる前記モードである周波数変動モードに切り替える
ことを特徴とする請求項１に記載の通信信号処理装置。
【請求項３】
前記送受信部は、シリアル通信の通信プロトコルに従って、前記通信信号の前記送受信を行う
ことを特徴とする請求項１に記載の通信信号処理装置。
【請求項４】
コンピュータによる通信信号処理方法であって、
制御部が、クロック信号を生成し、前記クロック信号の周波数に基づいて処理のタイミングを制御する第１制御ステップと、
送受信部が、前記制御部によって制御された前記タイミングに応じて、外部の装置との通信信号の送受信を行う送受信ステップと、
前記制御部が、前記送受信部により前記通信信号の送信または受信を行う場合に、前記周波数を固定の周波数にするモードである周波数固定モードに切り替える第２制御ステップと、
を有することを特徴とする通信信号処理方法。
【請求項５】
コンピュータに、
クロック信号を生成し、前記クロック信号の周波数に基づいて処理のタイミングを制御する第１制御ステップと、
前記第１制御ステップによって制御された前記タイミングに応じて、外部の装置との通信信号の送受信を行う送受信ステップと、
前記送受信ステップにより前記通信信号の送信または受信を行う場合に、前記周波数を固定の周波数にするモードである周波数固定モードに切り替える第２制御ステップと、
を実行させるための通信信号処理プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信信号処理装置、通信信号処理方法、および通信信号処理プログラムに関する。
【背景技術】
【０００２】
従来、マイクロコンピュータにおいて、クロック発振器が生成するクロック信号の周波数を変動させる技術がある。例えば、特許文献１に記載の周波数変調機能付きクロック生成回路は、特定周波数の放射ノイズ（例えば、クロックの高周波数化に伴って発生する発振回路からの放射ノイズなど）に起因する電磁波障害（例えば、周辺回路や電子部品の誤動作）を防止するため、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ；位相同期）回路にスペクトラム拡散機能を設けてクロック信号の周波数を変動させ、クロック信号の周波数スペクトラムのピーク値を下げることにより、放射ノイズを低減させる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２９０７３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、クロック信号の周波数を変動させる機能（以下、「周波数変動機能」という）を有するマイクロコンピュータによって外部の装置と通信を行う場合、この周波数変動機能によって処理のタイミングが変動することにより、当該マイクロコンピュータと当該外部の装置との間でデータの送受信タイミングの同期を図ることができない。これにより、マイクロコンピュータと外部の装置とが、互いに正しく通信信号を処理することができないという課題がある。
【０００５】
本発明は上記の点に鑑みてなされたものであり、正しく通信信号を処理することができる通信信号処理装置、通信信号処理方法、および通信信号処理プログラムを提供する。
【課題を解決するための手段】
【０００６】
本発明は上記の課題を解決するためになされたものであり、本発明の一態様としては、クロック信号を生成し、前記クロック信号の周波数に基づいて処理のタイミングを制御する制御部と、前記制御部によって制御された前記タイミングに応じて、外部の装置との通信信号の送受信を行う送受信部と、を備え、前記制御部は、前記送受信部により前記通信信号の送信または受信を行う場合に、前記周波数を固定の周波数にするモードである周波数固定モードに切り替えることを特徴とする通信信号処理装置である。
【０００７】
また、本発明の一態様としては、上記の通信信号処理装置であって、前記制御部は、前記通信信号の前記送信または前記受信が行われた後に、前記周波数を変動させる前記モードである周波数変動モードに切り替えることを特徴とする。
【０００８】
また、本発明の一態様としては、上記の通信信号処理装置であって、前記送受信部は、シリアル通信の通信プロトコルに従って、前記通信信号の前記送受信を行うことを特徴する。
【０００９】
また、本発明の一態様としては、コンピュータによる通信信号処理方法であって、制御部が、クロック信号を生成し、前記クロック信号の周波数に基づいて処理のタイミングを制御する第１制御ステップと、送受信部が、前記制御部によって制御された前記タイミングに応じて、外部の装置との通信信号の送受信を行う送受信ステップと、前記制御部が、前記送受信部により前記通信信号の送信または受信を行う場合に、前記周波数を固定の周波数にするモードである周波数固定モードに切り替える第２制御ステップと、を有することを特徴とする通信信号処理方法である。
【００１０】
また、本発明の一態様としては、コンピュータに、クロック信号を生成し、前記クロック信号の周波数に基づいて処理のタイミングを制御する第１制御ステップと、前記第１制御ステップによって制御された前記タイミングに応じて、外部の装置との通信信号の送受信を行う送受信ステップと、前記送受信ステップにより前記通信信号の送信または受信を行う場合に、前記周波数を固定の周波数にするモードである周波数固定モードに切り替える第２制御ステップと、を実行させるための通信信号処理プログラムである。
【発明の効果】
【００１１】
本発明によれば、正しく通信信号を処理することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に係る通信信号処理装置のハードウェア構成を示すブロック図である。
【図２】本発明の実施形態に係る通信信号処理装置のＣＰＵの機能構成を示すブロック図である。
【図３】本発明の実施形態に係る通信信号処理装置における周波数固定モードと周波数変動モードとの違いを示す概略図である。
【図４】本発明の実施形態に係る通信信号処理装置により周波数固定モードで通信信号処理を行う場合について説明するための概略図である。
【図５】本発明の実施形態に係る通信信号処理装置により周波数変動モードで通信信号処理を行う場合について説明するための概略図である。
【図６】本発明の実施形態に係る通信信号処理装置の動作の一例を示すシーケンス図である。
【発明を実施するための形態】
【００１３】
＜実施形態＞
以下、本発明の実施形態について説明する。
本発明の実施形態に係る通信信号処理装置１は、クロック信号を生成し、クロック信号の周波数に基づいて各種の処理のタイミングを制御するＣＰＵ１０（制御部）と、当該ＣＰＵ１０によって生成されたクロック信号の周波数に基づく、当該ＣＰＵ１０によって制御されたタイミングに応じて、外部の装置（外部装置２）との通信信号の送受信を行うＩ／Ｏ１４（送受信部）と、を備えている。
【００１４】
通信信号処理装置１は、例えば、特定周波数の放射ノイズ（例えば、クロックの高周波数化に伴って発生する発振回路からの放射ノイズなど）に起因する誤動作を防止するため、生成するクロック信号の周波数を時間とともに変動させる周波数変動機能を備えている。通信信号処理装置１は、通常時は、生成するクロック信号の周波数を時間とともに変動させるモードである周波数変動モードで動作する。しかしながら、通信信号処理装置１が、外部装置２と通信を行う場合には、周波数が変動すると、当該外部装置２側では周波数の変動を認識することができない。そのため、通信信号処理装置１と外部装置２は、互いに周波数の同期をとることができず、正しく通信信号処理を行うことができない。
【００１５】
そのため、通信信号処理装置１は、送受信部により通信信号の送信または受信を行う場合に、クロック発振器（図示せず）によって生成されるクロック信号の周波数を固定の周波数にするモードである周波数固定モードに切り替える。また、通信信号処理装置１は、送受信部により通信信号の送信または受信を行った後に、クロック発振器（図示せず）によって生成されるクロック信号の周波数を変動させるモードである周波数変動モードに切り替える（戻す）。
【００１６】
［通信信号処理装置のハードウェア構成］
以下、通信信号処理装置１のハードウェア構成について、図面を参照しながら説明する。
図１は、本発明の実施形態に係る通信信号処理装置１のハードウェア構成を示すブロック図である。
図示するように、通信信号処理装置１は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ；中央演算処理装置）１０と、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ；読み出し専用メモリ）１１と、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  ｒｅａｄ／ｗｒｉｔｅ  Ｍｅｍｏｒｙ；読み書き可能なメモリ）１２と、不揮発性メモリ１３と、Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ；入出力部）１４と、各種の入出力インターフェースを含んで構成される。
【００１７】
上記、各種の入出力インターフェースには、ＧＰＩＯ（Ｇｅｎｅｒａｌ  Ｐｕｒｐｏｓｅ  Ｉｎｐｕｔ／Ｏｕｔｐｕｔ；汎用入出力）端子１５ａと、ＧＰＩＯ端子１５ｂと、ＳＰＩ（Ｓｅｒｉａｌ  Ｐｅｒｉｐｈｅｒａｌ  Ｉｎｔｅｒｆａｃｅ；シリアルペリフェラルインターフェース）バス１６と、Ｉ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ；アイ・スクエアド・シー）バス１７と、が含まれる。
【００１８】
ＣＰＵ１０（制御部）は、通信信号処理装置１全体を制御する制御部として機能する。ＣＰＵ１０は、ＲＯＭ１１や不揮発性メモリ１３に記憶されている制御プログラムや制御データに基づいて、各種の処理を実行する。
またＣＰＵ１０（制御部）は、クロック発振器（図示せず）を備え、当該クロック発振器が有する振動子の固有振動数に応じた周波数で変化する発信信号を出力することにより、通信信号処理装置１が備える各機能ブロックにおける処理を、当該発信信号の出力タイミングに合わせて制御する。
【００１９】
ＲＯＭ１１は、予め制御用のプログラムや制御データなどを記憶する、読み出し専用の不揮発性のメモリである。ＲＯＭ１１は、製造段階において制御プログラムや制御データなどを記憶した状態で通信信号処理装置１内に組み込まれる。すなわち、ＲＯＭ１１に記憶される制御プログラムや制御データは、予め通信信号処理装置１の仕様に応じて組み込まれる。
なお、ＲＯＭ１１の代わりに、他の不揮発性のメモリ（例えば、フラッシュメモリ等）が用いられても構わない。
【００２０】
ＲＡＭ１２は、ワーキングメモリとして機能する、データの書き込み及び書き換えが可能な揮発性のメモリである。ＲＡＭ１２は、ＣＰＵ１０において処理中のデータなどを一時的に格納する。
【００２１】
不揮発性メモリ１３は、データの書き込み及び書き換えが可能な不揮発性のメモリである。不揮発性メモリ１３は、例えば、通信信号処理装置１における各種の処理の制御用のプログラム、制御データ、アプリケーション、アプリケーションに用いられるデータなどを記憶することができる。
不揮発性メモリ１３は、例えば、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ；イーイーピーロム）、またはフラッシュメモリ等によって構成される。
【００２２】
Ｉ／Ｏ１４（送受信部）は、ＵＡＲＴ通信プロトコルに従って通信信号の送受信を行う。
【００２３】
例えば、Ｉ／Ｏ１４（送受信部）は、ソフトウェアによって仮想的にＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ  Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｒｅｃｅｉｖｅｒ  Ｔｒａｎｓｍｉｔｔｅｒ；ユーアート）モジュールを実装することにより、ＧＰＩＯ端子１５ａおよびＧＰＩＯ端子１５ｂを介して外部装置２とＵＡＲＴ通信によるデータの送受信を行う。または、例えば、Ｉ／Ｏ１４（送受信部）は、ＳＰＩモジュールによりＳＰＩバス１６を介して外部装置２とＳＰＩ通信によるデータの送受信を行う。または、例えば、Ｉ／Ｏ１４（送受信部）は、Ｉ２ＣモジュールによりＩ２Ｃバス１７を介して外部装置２とＩ２Ｃ通信によるデータの送受信を行う。
なお、以下の本実施形態の説明においては、Ｉ／Ｏ１４（送受信部）は、ＧＰＩＯ端子１５ａおよびＧＰＩＯ端子１５ｂを介して外部装置２とＵＡＲＴ通信によるデータの送受信を行う場合を例として説明する。
【００２４】
また、Ｉ／Ｏ１４（送受信部）は、ＣＰＵ１０（制御部）が備えるクロック発振器（図示せず）から出力される、振動子の固有振動数に応じた周波数で変化する発信信号の出力タイミングに合わせて、送受信される通信信号に対する信号処理を行う。
【００２５】
ＧＰＩＯ端子１５ａおよびＧＰＩＯ端子１５ｂは、ソフトウェアで任意に入出力を制御することができる端子である。本実施形態においては、ＧＰＩＯ端子１５ａおよびＧＰＩＯ端子１５ｂは、通信信号処理装置１と外部装置２との間を接続し、Ｉ／Ｏ１４による制御のもとで、ＵＡＲＴ通信による外部装置２とのデータの送受信を行うための通信インターフェースである。
【００２６】
ＳＰＩバス１６は、ＳＰＩ規格に従って通信信号処理装置１と外部装置２との間を接続し、シリアル通信を行うシリアルバスである。
Ｉ２Ｃバス１７は、Ｉ２Ｃ規格に従って通信信号処理装置１と外部装置２との間を接続し、シリアル通信を行うシリアルバスである。
【００２７】
［ＣＰＵ１０（制御部）の機能構成］
以下、ＣＰＵ１０（制御部）の機能構成について、図面を参照しながら説明する。
図２は、本発明の実施形態に係る通信信号処理装置１のＣＰＵ１０の機能構成を示すブロック図である。図示するように、ＣＰＵ１０は、ファームウェア制御部１０１と、メモリ制御部１０２と、通信制御部１０３と、を含んで構成される。
【００２８】
なお、ＣＰＵ１０（制御部）は、クロック発振器（図示せず）を備え、当該クロック発振器が有する振動子の固有振動数に応じた周波数で変化する発信信号を出力することにより、通信信号処理装置１が備える各機能ブロックにおける処理を、当該発信信号の出力タイミングに合わせて制御する。
【００２９】
ファームウェア制御部１０１は、通信信号処理装置１を動作させる各種のファームウェアを制御する。例えば、ファームウェア制御部１０１は、仮想的に実装されたＵＡＲＴモジュールを制御して、ＧＰＩＯ端子１５ａおよびＧＰＩＯ端子１５ｂをＵＡＲＴ通信の通信インターフェースとして機能させる。
【００３０】
メモリ制御部１０２は、通信信号処理装置１における各種の処理において用いられるメモリの読み出し処理および書き込み処理（すなわち、ＲＯＭ１１、ＲＡＭ１２、および不揮発性メモリ１３の読み出し処理と、ＲＡＭ１２、および不揮発性メモリ１３の書き込み処理と）を制御する。例えば、メモリ制御部１０２は、外部装置２から受信したデータを、周波数変動モードから周波数固定モードへの切り替えが行われるまで、一時的に不揮発性メモリ１３に記憶させたり、外部装置２へ送信するデータを、一時的に送信バッファ（不揮発性メモリ１３）に記憶させたりする。
【００３１】
通信制御部１０３は、Ｉ／Ｏ１４（送受信部）によって行われる通信を制御する。
例えば、通信制御部１０３は、Ｉ／Ｏ１４（送受信部）により通信信号の送信または受信を行う場合に、クロック発振器（図示せず）によって生成されるクロック信号の周波数を固定の周波数にするモードである周波数固定モードに切り替える。また、例えば、通信制御部１０３は、Ｉ／Ｏ１４（送受信部）により通信信号の送信または受信が行われた後に、クロック発振器（図示せず）によって生成されるクロック信号の周波数を変動させるモードである周波数変動モードに切り替える。
【００３２】
［周波数固定モードと周波数変動モードとの違い］
以下、周波数固定モードと周波数変動モードとの違いについて、図面を参照しながら説明する。
図３は、本発明の実施形態に係る通信信号処理装置１における周波数固定モードと周波数変動モードとの違いを示す概略図である。
【００３３】
図３の上段に図示するように、周波数固定モードにおいては、クロック信号は一定の間隔で生成される（すなわち、クロック信号（パルス）の状態が、Ｌｏｗの状態とＨｉｇｈの状態とに、一定間隔で繰り返し交互に切り替わる）。一方、図３の下段に図示するように、周波数変動モードでは、クロック信号の状態が、Ｌｏｗの状態である期間の長さとＨｉｇｈの状態である期間の長さとが時間とともに変動する。
【００３４】
［周波数固定モードで通信信号処理を行う場合］
以下、通信信号処理装置１が、周波数固定モードで通信信号処理を行った場合について、図面を参照しながら説明する。
図４は、本発明の実施形態に係る通信信号処理装置１により周波数固定モードで通信信号処理を行う場合について説明するための概略図である。
【００３５】
図４の上段に図示するように、周波数固定モードでは、クロック信号は一定の間隔で生成される（すなわち、パルス信号の状態が、Ｌｏｗの状態とＨｉｇｈの状態とに、一定間隔で繰り返し交互に切り替わる）。一方、図４の下段は、周波数固定モードで生成されたクロック信号のタイミングに合わせてＵＡＲＴ通信が行われる場合について示したものである。
【００３６】
周波数固定モードでは、一定間隔ごとに生成されるクロック信号のタイミングに合わせて、一定間隔ごとに通信の制御が行われるため、通信信号処理装置１から送信されるデータも一定間隔ごとに電気信号として送信される。これにより、外部装置２は、あらかじめ設定された通信速度に則って、一定間隔ごとにデータを読み取ることができるため、受信した通信信号を正しく認識することができる。
なお、外部装置２から通信信号処理装置１へデータが送信される場合についても同様に、通信信号処理装置１は、受信した通信信号を正しく認識することができる。
【００３７】
しかしながら、周波数固定モードでは、一定の周波数でクロック信号が生成されることにより、特定周波数の放射ノイズ（例えば、クロックの高周波数化に伴って発生する発振回路からの放射ノイズなど）の影響を受けやすく、電磁波障害（例えば、周辺回路や電子部品の誤動作）を起こしやすいという課題がある。
【００３８】
［周波数変動モードで通信信号処理を行う場合］
以下、通信信号処理装置１が、周波数変動モードで通信信号処理を行った場合について、図面を参照しながら説明する。
図５は、本発明の実施形態に係る通信信号処理装置１により周波数変動モードで通信信号処理を行う場合について説明するための概略図である。
【００３９】
図５の上段に図示するように、周波数変動モードでは、クロック信号の状態がＬｏｗの状態である期間の長さとＨｉｇｈの状態である期間の長さとが時間とともに変動する。一方、図５の下段は、周波数変動モードで生成されたクロック信号のタイミングに合わせてＵＡＲＴ通信が行われる場合について示したものである。
【００４０】
周波数変動モードでは、クロック信号が生成されるタイミングが時間とともに変動するため、それに伴って通信の制御のタイミングも時間とともに変動し、これにより、通信信号処理装置１から送信されるデータの送信タイミングも時間とともに変動する。外部装置２は、時間とともに変動するデータの送信タイミングを認識することができないため、受信した通信信号を正しく認識することができない。なお、外部装置２から通信信号処理装置１へデータが送信される場合についても同様に、通信信号処理装置１は、受信した通信信号を正しく認識することができない。
このように、通信信号処理装置１が周波数変動モードで動作している時に外部装置２との通信信号処理が行われた場合、送信側と受信側との間で異なるデータのやり取りが行われてしまうことになる。
【００４１】
［通信信号処理装置の動作］
以下、通信信号処理装置の動作について、図面を参照しながら説明する。
図６は、本発明の実施形態に係る通信信号処理装置１の動作の一例を示すシーケンス図である。図６に示す通信信号処理装置１の動作例は、通信信号処理装置１が、外部装置２から送信されたデータを受信し、受信したデータに沿って特定の処理を実行して、外部装置２へ応答するための送信用データを生成して、生成したデータを外部装置２へ送信する場合について例示したものである。
【００４２】
以下、図６のシーケンス図が示す処理について、順を追って説明する。
まず、外部装置２は、通信信号処理装置１へデータの送信が開始される。送信されたデータは、通信信号処理装置１のＧＰＩＯ端子１５ａを介して、Ｉ／Ｏ１４（送受信部）へ伝達される（Ｓ００１）。通信制御部１０３は、Ｉ／Ｏ１４（送受信部）におけるデータの受信を検知し、当該データの受信を検知したことをＣＰＵ１０（制御部）へ伝達する（Ｓ００２）。
【００４３】
ＣＰＵ１０（制御部）は、外部装置２からのデータの受信が検知されたことを認識すると、クロック信号の生成モードを周波数変動モードから周波数固定モードへ切り替える（Ｓ００３）。そして、ＣＰＵ１０（制御部）は、通信制御部１０３へ、受信処理を許可することを示す受信命令を伝達する（Ｓ００４）。
【００４４】
通信制御部１０３は、受信命令を受け取ると、上記のＳ００１において外部装置２から送信されたデータの受信処理を実行する（Ｓ００５）。受信処理が完了すると、通信制御部１０３は、ＣＰＵ１０（制御部）へ、受信完了したことを通知する（Ｓ００６）。
【００４５】
ＣＰＵ１０（制御部）は、受信完了したことが伝達されると、クロック信号の生成モードを周波数固定モードから周波数変動モードへ切り替える（Ｓ００７）。そして、ＣＰＵ１０（制御部）は、通信制御部１０３へ、受信データの引き渡しを要求することを示す受信データ引渡し命令を伝達する（Ｓ００８）。
【００４６】
通信制御部１０３は、受信データ引渡し命令を受け取ると、上記のＳ００５において受信処理した受信データを、ＣＰＵ１０（制御部）へ引き渡す（Ｓ００９）。
【００４７】
ＣＰＵ１０（制御部）は、受信データが引き渡されると、受信データに沿って処理を実行し、外部装置２へ応答するための送信用データを生成する（Ｓ０１０）。そして、ＣＰＵ１０（制御部）は、クロック信号の生成モードを周波数変動モードから周波数固定モードへ切り替える（Ｓ０１１）。ＣＰＵ１０（制御部）は、生成した送信データを通信制御部１０３へ伝達し、通信制御部１０３に送信データのセットを要求する（Ｓ０１２）。
【００４８】
通信制御部１０３は、送信データおよび送信データのセット要求を受け取ると、送信バッファに送信データをセットする（Ｓ０１３）。そして、通信制御部１０３は、Ｉ／Ｏ１４（送受信部）に、ＧＰＩＯ端子１５ｂを介して外部装置へデータを送信させる（Ｓ０１４）。
データの送信が完了すると、通信制御部１０３は、ＣＰＵ１０（制御部）へ、送信完了したことを通知する（Ｓ０１５）。
【００４９】
ＣＰＵ１０（制御部）は、送信完了したことが伝達されると、クロック信号の生成モードを周波数固定モードから周波数変動モードへ切り替える（Ｓ０１６）。
このように、通信信号処理装置１は、外部装置２から送信されたデータの受信処理、および外部装置２へ送信するデータの送信処理を行う間は、クロック信号の生成モードを、周波数変動モードから周波数固定モードへ切り替える。
【００５０】
以上、説明したように、本発明の実施形態に係る通信信号処理装置１は、クロック信号を生成し、クロック信号の周波数に基づいて各種の処理のタイミングを制御するＣＰＵ１０（制御部）と、当該ＣＰＵ１０によって生成されたクロック信号の周波数に基づく、当該ＣＰＵ１０によって制御されたタイミングに応じて、外部の装置（外部装置２）との通信信号の送受信を行うＩ／Ｏ１４（送受信部）と、を備えている。
【００５１】
通信信号処理装置１は、例えば、特定周波数の放射ノイズ（例えば、クロックの高周波数化に伴って発生する発振回路からの放射ノイズなど）に起因する誤動作を防止するため、通常時は、生成するクロック信号の周波数を時間とともに変動させるモードである周波数変動モードで動作する。しかしながら、通信信号処理装置１が、外部装置２と通信を行う場合には、周波数が変動すると、当該外部装置２側では周波数の変動を認識することができない。そのため、通信信号処理装置１と外部装置２は、互いに周波数の同期をとることができず、正しく通信を行うことができない。
【００５２】
そのため、通信信号処理装置１は、送受信部により通信信号の送信または受信を行う場合に、クロック発振器（図示せず）によって生成されるクロック信号の周波数を固定の周波数にするモードである周波数固定モードに切り替える。また、通信信号処理装置１は、送受信部により通信信号の送信または受信を行った後に、クロック発振器（図示せず）によって生成されるクロック信号の周波数を変動させるモードである周波数変動モードに切り替える（戻す）。
これにより、本発明の実施形態に係る通信信号処理装置１は、正しく通信信号を処理することができる。
【００５３】
以上、この発明の実施形態について詳しく説明をしてきたが、具体的な構成は上述のものに限られることはなく、この発明の要旨を逸脱しない範囲内において様々な設計変更などをすることが可能である。
【００５４】
なお、上述した実施形態においては、通信信号処理装置１は、ソフトウェアによって通信信号を処理する場合について説明したが、これに限られるものではなく、ハードウェアによって通信信号を処理する（例えば、ハードウェアのタイマーによって信号を受信するタイミングを決める、あるいは、ハードウェアによって周波数変動モードと固定モードを切り替える）ようにしてもよい。
【００５５】
なお、上述した実施形態における通信信号処理装置１の一部または全部をコンピュータで実現するようにしてもよい。その場合、この制御機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現してもよい。
なお、ここでいう「コンピュータシステム」とは、通信信号処理装置１に内蔵されたコンピュータシステムであって、ＯＳや周辺機器などのハードウェアを含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭなどの可搬媒体、コンピュータシステムに内蔵されるハードディスクなどの記憶装置のことをいう。
【００５６】
さらに「コンピュータ読み取り可能な記録媒体」とは、インターネットなどのネットワークや電話回線などの通信回線を介してプログラムを送信する場合の通信回線のように、短時間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含んでもよい。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよい。
【００５７】
また、上述した実施形態における通信信号処理装置１を、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）などの集積回路として実現してもよい。通信信号処理装置１の各機能ブロックは個別にプロセッサ化してもよいし、一部、または全部を集積してプロセッサ化してもよい。また、集積回路化の手法はＬＳＩに限らず専用回路、または汎用プロセッサで実現してもよい。また、半導体技術の進歩によりＬＳＩに代替する集積回路化の技術が出現した場合、当該技術による集積回路を用いてもよい。
【符号の説明】
【００５８】
１・・・通信信号処理装置、２・・・外部装置、１０・・・ＣＰＵ（制御部）、１１・・・ＲＯＭ、１２・・・ＲＡＭ、１３・・・不揮発性メモリ、１４・・・Ｉ／Ｏ（送受信部）、１５（１５ａ、１５ｂ）・・・ＧＰＩＯ端子、１６・・・ＳＰＩバス、１７・・・Ｉ２Ｃバス、１０１・・・ファームウェア制御部、１０２・・・メモリ制御部、１０３・・・通信制御部
【図１】
2018169911.tif 000003
【図２】
2018169911.tif 000004
【図３】
2018169911.tif 000005
【図４】
2018169911.tif 000006
【図５】
2018169911.tif 000007
【図６】
2018169911.tif 000008