(57)【要約】【課題】ピエゾ抵抗部とシールド膜との間の電位差を軽減する。【解決手段】空洞部が設けられた半導体基板と、前記空洞部の上側の前記半導体基板の領域に設けられたピエゾ抵抗部と、前記ピエゾ抵抗部の上方に設けられた絶縁膜と、前記絶縁膜を介して前記ピエゾ抵抗部の上方に設けられた導電性のシールド膜と、を備え、前記シールド膜は、２つの異なる位置において異なる電位に接続される、半導体装置を提供する。これにより、ピエゾ抵抗部とシールド膜との間の電位差を軽減することができる。【選択図】図１
2018155734.tif 000002
【特許請求の範囲】
【請求項１】
空洞部が設けられた半導体基板と、
前記空洞部の上側の前記半導体基板の領域に設けられたピエゾ抵抗部と、
前記ピエゾ抵抗部の上方に設けられた絶縁膜と、
前記絶縁膜を介して前記ピエゾ抵抗部の上方に設けられた導電性のシールド膜と、を備え、
前記シールド膜は、２つの異なる位置において異なる電位に接続される、
半導体装置。
【請求項２】
前記ピエゾ抵抗部に生じる電位差の向きと同じ向きに、前記シールド膜に電位差が与えられる、
請求項１に記載の半導体装置。
【請求項３】
ホイートストンブリッジ回路を構成する複数のピエゾ抵抗部を備え、
複数のピエゾ抵抗部は、
前記ホイートストンブリッジ回路の高電位側端子と前記ホイートストンブリッジ回路の第１中間電位端子との間に電気的に接続される第１抵抗と、
前記第１中間電位端子と前記ホイートストンブリッジ回路の低電位側端子との間に電気的に接続される第２抵抗と、
前記高電位側端子と前記ホイートストンブリッジ回路の第２中間電位端子との間に電気的に接続される第３抵抗と、
前記第２中間電位端子と前記低電位側端子との間に電気的に接続される第４抵抗と、を含み、
前記シールド膜は、前記絶縁膜を介して、複数のピエゾ抵抗部のそれぞれの上方に設けられており、
２つの前記シールド膜が前記高電位側端子と前記低電位側端子との間に直列に接続されている、
請求項１または２に記載の半導体装置。
【請求項４】
前記シールド膜は、前記第１抵抗、前記第２抵抗、前記第３抵抗、および前記第４抵抗のぞれぞれの上方に設けられる第１シールド膜、第２シールド膜、第３シールド膜、および第４シールド膜を含み、
前記第１シールド膜の一端および第３シールド膜の一端が、それぞれ前記ホイートストンブリッジ回路の前記高電位側端子に電気的に接続され、
前記第２シールド膜の一端および第４シールド膜の一端が、それぞれ前記ホイートストンブリッジ回路の前記低電位側端子に電気的に接続される、
請求項３に記載の半導体装置。
【請求項５】
前記第１シールド膜の他端と前記第２シールド膜の他端とが電気的に接続され、
前記第３シールド膜の他端と前記第４シールド膜の他端とが電気的に接続される
請求項４に記載の半導体装置。
【請求項６】
前記第１シールド膜の他端と前記第４シールド膜の他端とが電気的に接続され、
前記第３シールド膜の他端と前記第２シールド膜の他端とが電気的に接続される
請求項４に記載の半導体装置。
【請求項７】
前記第１シールド膜の他端、前記第２シールド膜の他端、前記第３シールド膜の他端、および前記第４シールド膜の他端が相互に電気的に接続される
請求項４に記載の半導体装置。
【請求項８】
前記第１シールド膜の他端、前記第２シールド膜の他端、前記第３シールド膜の他端、および前記第４シールド膜の他端は、前記第１中間電位端子または前記第２中間電位端子に電気的に接続される
請求項５から７の何れか１項に記載の半導体装置。
【請求項９】
前記ピエゾ抵抗部に接続される拡散抵抗としての抵抗用配線部と、
前記シールド膜に接続されており、前記シールド膜の抵抗値より低い抵抗値を有する配線部を更に備え、
平面視において、前記ピエゾ抵抗部および抵抗用配線部よりも前記シールド膜および配線部の面積が小さい、
請求項１から８の何れか１項に記載の半導体装置。
【請求項１０】
前記シールド膜に接続されており、前記シールド膜の抵抗値より低い抵抗値を有する配線部を更に備え、
前記シールド膜および前記配線部は、互いに連続するポリシリコンで構成されており、
前記配線部の断面積が、前記シールド膜の断面積より大きい
請求項１から８の何れか１項に記載の半導体装置。
【請求項１１】
前記シールド膜に接続される配線部を更に備え、
前記シールド膜を構成するポリシリコンは、前記配線部を構成するポリシリコンよりも厚みが薄い
請求項１から８の何れか１項に記載の半導体装置。
【請求項１２】
前記シールド膜に接続されており、前記シールド膜の抵抗値より低い抵抗値を有する配線部を更に備え、
前記シールド膜および前記配線部は、互いに連続するポリシリコンで構成されており、
前記配線部のドーピング濃度が前記シールド膜のドーピング濃度より高い
請求項１から８の何れか１項に記載の半導体装置。
【請求項１３】
前記シールド膜に接続されており、前記シールド膜の抵抗値より低い抵抗値を有する配線部を更に備え、
前記シールド膜は、ポリシリコンで構成されており、
前記配線部は、金属で構成されている
請求項１から８の何れか１項に記載の半導体装置。
【請求項１４】
前記シールド膜のシート抵抗値が１０Ω／□以上１０ｋΩ／□以下である、
請求項１から１３の何れか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【０００２】
シリコン基板に形成されたダイアフラムにピエゾ抵抗部を配置した半導体装置が知られている。ダイアフラムが歪むことに起因してピエゾ抵抗部の抵抗値が変化する。抵抗値の変化量が電気信号として出力される。絶縁膜を介してシールド膜をピエゾ抵抗部の上方に配置することで、ピエゾ抵抗部に対する電荷の影響が軽減される。
【０００３】
複数のピエゾ抵抗部を一枚のシールド膜で覆って、シールド膜を一定の基準電位に印加する構成が知られている（特許文献１）。複数のピエゾ抵抗部の上方にそれぞれ個別にシールド膜を設ける構成も知られている（特許文献２）。特許文献２の構成では、ホイートストンブリッジ回路の高電位側端子に接続された各ピエゾ抵抗部上に形成されたシールド膜同士が電気的に接続される。また、ホイートストンブリッジ回路の低電位側端子に接続された各ピエゾ抵抗部上に形成されたシールド膜同士が電気的に接続される。高電位側端子に接続された各ピエゾ抵抗部の上方に形成されたシールド膜と、低電位側端子に接続された各ピエゾ抵抗部の上方に形成されたシールド膜とは、異なる電位に固定される（特許文献２）。
［先行技術文献］
［特許文献］
［特許文献１］  特開２００６−３２９９２９号公報
［特許文献２］  国際公開第２０１２／０８０８１１号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ピエゾ抵抗部に電流が流れる場合には、電圧降下によって一つのピエゾ抵抗部内の位置に応じて電位が異なるのに対し、ピエゾ抵抗部の上方のシールド膜は位置によらず一定の電位に固定される。したがって、ピエゾ抵抗部とシールド膜との間の電位差がピエゾ抵抗部内の位置に応じて異なる。ピエゾ抵抗部とシールド膜との間の電位差は、ピエゾ抵抗部の抵抗値および温度特性に影響を与える。したがって、半導体装置においては、ピエゾ抵抗部とシールド膜との間の電位差を軽減することが好ましい。
【課題を解決するための手段】
【０００５】
本発明の第１の態様においては、半導体装置を提供する。半導体装置は、半導体基板、ピエゾ抵抗部、絶縁膜、およびシールド膜を備える。半導体基板は、空洞部が設けられてよい。ピエゾ抵抗部は、空洞部の上側の半導体基板の領域に設けられてよい。絶縁膜は、ピエゾ抵抗部の上方に設けられてよい。導電性のシールド膜は、絶縁膜を介してピエゾ抵抗部の上方に設けられてよい。シールド膜は、２つの異なる位置において異なる電位に接続されてよい。
【０００６】
ピエゾ抵抗部に生じる電位差の向きと同じ向きに、シールド膜に電位差が与えられてよい。
【０００７】
半導体装置は、ホイートストンブリッジ回路を構成する複数のピエゾ抵抗部を備えてよい。複数のピエゾ抵抗部は、第１抵抗、第２抵抗、第３抵抗、および第４抵抗を含んでよい。第１抵抗は、ホイートストンブリッジ回路の高電位側端子とホイートストンブリッジ回路の第１中間電位端子との間に電気的に接続されてよい。第２抵抗は、第１中間電位端子とホイートストンブリッジ回路の低電位側端子との間に電気的に接続されてよい。第３抵抗は、高電位側端子とホイートストンブリッジ回路の第２中間電位端子との間に電気的に接続されてよい。第４抵抗は、第２中間電位端子と低電位側端子との間に電気的に接続されてよい。シールド膜は、絶縁膜を介して、複数のピエゾ抵抗部のそれぞれの上方に設けられてよい。２つのシールド膜が高電位側端子と低電位側端子との間に直列に接続されてよい。
【０００８】
シールド膜は、第１シールド膜、第２シールド膜、第３シールド膜、および第４シールド膜を含んでよい。第１シールド膜、第２シールド膜、第３シールド膜、および第４シールド膜は、第１抵抗、第２抵抗、第３抵抗、および第４抵抗のぞれぞれの上方に設けられてよい。第１シールド膜の一端および第３シールド膜の一端が、それぞれホイートストンブリッジ回路の高電位側端子に電気的に接続されてよい。第２シールド膜の一端および第４シールド膜の一端が、それぞれホイートストンブリッジ回路の低電位側端子に電気的に接続されてよい。
【０００９】
第１シールド膜の他端と第２シールド膜の他端とが電気的に接続されてよい。第３シールド膜の他端と第４シールド膜の他端とが電気的に接続されてよい。
【００１０】
第１シールド膜の他端と第４シールド膜の他端とが電気的に接続されてよい。第３シールド膜の他端と第２シールド膜の他端とが電気的に接続されてよい。
【００１１】
第１シールド膜の他端、第２シールド膜の他端、第３シールド膜の他端、および第４シールド膜の他端が相互に電気的に接続されてよい。
【００１２】
第１シールド膜の他端、第２シールド膜の他端、第３シールド膜の他端、および第４シールド膜の他端は、第１中間電位端子または第２中間電位端子に電気的に接続されてよい。
【００１３】
半導体装置は、抵抗用配線部を更に備えてよい。抵抗用配線部は、拡散抵抗であってよい。抵抗用配線部は、ピエゾ抵抗部に接続されてよい。半導体装置は、配線部を更に備えてよい。配線部は、シールド膜に接続されてよい。平面視において、ピエゾ抵抗部および抵抗用配線部よりもシールド膜および配線部の面積が小さくてよい。
【００１４】
半導体装置は、配線部を更に備えてよい。配線部は、シールド膜に接続されてよい。配線部は、シールド膜の抵抗値より低い抵抗値を有してよい。シールド膜および配線部は、互いに連続するポリシリコンで構成されてよい。配線部の断面積が、シールド膜の断面積より大きくてよい。
【００１５】
半導体装置は、配線部を更に備えてよい。配線部は、シールド膜に接続されてよい。配線部は、シールド膜の抵抗値より低い抵抗値を有してよい。シールド膜を構成するポリシリコンは、配線部を構成するポリシリコンよりも厚みが薄くてよい。
【００１６】
シールド膜および配線部は、互いに連続するポリシリコンで構成されてよい。配線部のドーピング濃度がシールド膜のドーピング濃度より高くてよい。
【００１７】
シールド膜は、ポリシリコンで構成されてよい。配線部は、金属で構成されてよい。
【００１８】
シールド膜のシート抵抗値が１０Ω／□以上１０ｋΩ／□以下であってよい。
【００１９】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００２０】
【図１】第１実施形態における半導体圧力センサ１の回路構成の一例を示す図である。
【図２】第１実施形態における半導体圧力センサ１の構成を示す図である。
【図３】第１実施形態における半導体圧力センサ１の平面図である。
【図４】第１実施形態における半導体圧力センサ１の断面図である。
【図５】第２実施形態における半導体圧力センサ１の平面図ある。
【図６】第２実施形態における半導体圧力センサ１の断面図である。
【図７】第３実施形態における半導体圧力センサ１の平面図である。
【図８】第３実施形態における半導体圧力センサ１の断面図である。
【図９】第４実施形態における半導体圧力センサ１の平面図である。
【図１０】第４実施形態における半導体圧力センサ１の断面図である。
【図１１】第５実施形態における半導体圧力センサ１の平面図である。
【図１２】第５実施形態における半導体圧力センサ１の断面図である。
【図１３】第６実施形態における半導体圧力センサ１の回路構成の一例を示す図である。
【図１４】第７実施形態における半導体圧力センサ１の回路構成の一例を示す図である。
【図１５】第８実施形態における半導体圧力センサ１の回路構成の一例を示す図である。
【発明を実施するための形態】
【００２１】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２２】
図１は、第１実施形態における半導体圧力センサ１の回路構成の一例を示す図である。半導体圧力センサ１は、半導体装置の一例である。半導体圧力センサ１は、複数のピエゾ抵抗部１０およびシールド膜２０を備える。半導体圧力センサ１は、ホイートストンブリッジ回路を構成する複数のピエゾ抵抗部１０−１、１０−２、１０−３、および１０−４（以下、複数のピエゾ抵抗部１０と総称する場合がある）を備える。図１において、複数のピエゾ抵抗部１０は、第１抵抗Ｒ１、第２抵抗Ｒ２、第３抵抗Ｒ３、および第４抵抗Ｒ４と表記される。
【００２３】
ピエゾ抵抗部１０は、半導体基板に形成された拡散抵抗であってよい。半導体基板は、シリコン基板であってもよく、炭化珪素（ＳｉＣ）等の化合物半導体基板であってもよい。ピエゾ抵抗部１０は、ｐ型またはｎ型のドーパントを半導体基板に選択的にドーピングし、さらに熱拡散することによって形成されてよい。
【００２４】
第１抵抗Ｒ１は、ホイートストンブリッジ回路の高電位側端子Ｖｄｄとホイートストンブリッジ回路の第１中間電位端子Ｖｏｕｔ１との間に電気的に接続される。第２抵抗Ｒ２は、第１中間電位端子Ｖｏｕｔ１とホイートストンブリッジ回路の低電位側端子Ｖｓｓとの間に電気的に接続される。第３抵抗Ｒ３は、高電位側端子Ｖｄｄとホイートストンブリッジ回路の第２中間電位端子Ｖｏｕｔ２との間に電気的に接続される。第４抵抗は、第２中間電位端子Ｖｏｕｔ２と低電位側端子Ｖｓｓとの間に電気的に接続される。
【００２５】
高電位側端子Ｖｄｄは、高位電源であってよい。低電位側端子Ｖｓｓは、接地電位であってよい。第１中間電位端子Ｖｏｕｔ１および第２中間電位端子Ｖｏｕｔ２は、ホイートストンブリッジ回路の出力端子であってよい。第１中間電位端子Ｖｏｕｔ１および第２中間電位端子Ｖｏｕｔ２は、それぞれ低電位側端子Ｖｓｓの電位より高く、高電位側端子Ｖｄｄの電位未満の電位を呈する。第１中間電位端子Ｖｏｕｔ１は、高電位側端子Ｖｄｄと低電位側端子Ｖｓｓとの間の電位差を第１抵抗Ｒ１と第２抵抗Ｒ２の抵抗比率によって分圧して得られる電位を持つ。同様に、第２中間電位端子Ｖｏｕｔ２は、高電位側端子Ｖｄｄと低電位側端子Ｖｓｓとの間の電位差を第３抵抗Ｒ３と第４抵抗Ｒ４の抵抗比率によって分圧して得られる電位を持つ。
【００２６】
第１抵抗Ｒ１の一端および第３抵抗Ｒ３の一端は、抵抗部用配線１４を介して電気的に高電位側端子Ｖｄｄに接続されてよい。第２抵抗Ｒ２の一端および第４抵抗Ｒ４の一端は、抵抗部用配線１５を介して電気的に低電位側端子Ｖｓｓに接続されてよい。そして、第１抵抗Ｒ１の他端と第２抵抗Ｒ２の他端は、抵抗部用配線１３を介して第１中間電位端子Ｖｏｕｔ１に接続されてよい。第３抵抗Ｒ３の他端と第４抵抗Ｒ４の他端は、別の抵抗部用配線１３を介して第２中間電位端子Ｖｏｕｔ２に接続されてよい。
【００２７】
電流は、高電位側端子Ｖｄｄから第１抵抗Ｒ１および第２抵抗Ｒ２を経て低電位側端子Ｖｓｓへ流れる。第１抵抗Ｒ１および第２抵抗Ｒ２を電流が流れることによって、電圧降下が生じる。したがって、第１抵抗Ｒ１において、抵抗部用配線１４に接続される一端が、抵抗部用配線１３に接続される他端より高い電位となる。第２抵抗Ｒ２においては、抵抗部用配線１５に接続される一端が、抵抗部用配線１３に接続される他端より低い電位に接続される。
【００２８】
同様に、電流は、高電位側端子Ｖｄｄから第３抵抗Ｒ３および第４抵抗Ｒ４を経て低電位側端子Ｖｓｓへ流れる。第３抵抗Ｒ３および第４抵抗Ｒ４を電流が流れることによって、電圧降下が生じる。したがって、第３抵抗Ｒ３において、抵抗部用配線１４に接続される一端が、抵抗部用配線１３に接続される他端より高い電位となる。第４抵抗Ｒ４においては、抵抗部用配線１５に接続される一端が、抵抗部用配線１３に接続される他端より低い電位となる。
【００２９】
シールド膜２０は、複数のピエゾ抵抗部１０のそれぞれの上方に設けられる。シールド膜２０は、第１シールド膜２０−１、第２シールド膜２０−２、第３シールド膜２０−３、および第４シールド膜２０−４を含む。第１シールド膜２０−１、第２シールド膜２０−２、第３シールド膜２０−３、および第４シールド膜２０−４は、後述する絶縁膜を介して、第１抵抗Ｒ１、第２抵抗Ｒ２，第３抵抗Ｒ３、および第４抵抗Ｒ４のぞれぞれの上方に個別に設けられてよい。
【００３０】
複数のシールド膜２０のそれぞれは、ポリシリコン等の導電性材料で構成されてよい。本例のシールド膜２０は、２つの異なる位置において異なる電位に接続されるため、シールド膜２０内を電流が流れる。したがって、シールド膜２０の一端と他端とを短絡した状態とならないように、予め定められたシート抵抗値を有する抵抗性のシールド膜２０が用いられる。
【００３１】
本例では、第１シールド膜２０−１の一端２１および第３シールド膜２０−３の一端２１は、配線部２５を介して、それぞれホイートストンブリッジ回路の高電位側端子Ｖｄｄに電気的に接続される。第２シールド膜２０−３の一端２１および第４シールド膜２０−４の一端２１は、配線部２６を介して、それぞれホイートストンブリッジ回路の低電位側端子Ｖｓｓに電気的に接続される。
【００３２】
本例では、第１シールド膜２０−１の他端２２と第２シールド膜２０−２の他端２２とが電気的に接続される。第３シールド膜２０−３の他端２２と第４シールド膜２０−４の他端２２とが電気的に接続される。したがって、本例では、２つのシールド膜として第１シールド膜２０−１および第２シールド膜２０−２が高電位側端子Ｖｄｄと低電位側端子Ｖｓｓとの間に直列に接続される。同様に、２つのシールド膜として、第３シールド膜２０−３および第４シールド膜２０−４が高電位側端子Ｖｄｄと低電位側端子Ｖｓｓとの間に直列に接続される。
【００３３】
本例では、第１抵抗Ｒ１と第２抵抗Ｒ２とが電気的に直列に接続されるとともに、これらの上方に設けられる第１シールド膜２０−１および第２シールド膜２０−２が互いに電気的に直列に接続される。同様に、第３抵抗Ｒ３と第４抵抗Ｒ４とが電気的に直列に接続されるとともに、これらの上方に設けられる第３シールド膜２０−３および第４シールド膜２０−４が互いに電気的に直列に接続される。
【００３４】
本例においては、第１シールド膜２０−１、第２シールド膜２０−２、第３シールド膜２０−３、および第４シールド膜２０−４内をそれぞれ電流が流れる。電流は、高電位側端子Ｖｄｄから第１シールド膜２０−１および第２シールド膜２０−２を経て低電位側端子Ｖｓｓへ流れる。第１シールド膜２０−１および第２シールド膜２０−２を電流が流れることによって、電圧降下が生じる。したがって、第１シールド膜２０−１において、配線部２５に接続される一端２１が、配線部２４に接続される他端２２より高い電位となる。第２シールド膜２０−２において、配線部２６に接続される一端２１が、配線部２４に接続される他端２２より低い電位となる。
【００３５】
同様に、電流は、高電位側端子Ｖｄｄから第３シールド膜２０−３および第４シールド膜２０−４を経て低電位側端子Ｖｓｓへ流れる。第３シールド膜２０−３および第４シールド膜２０−４を電流が流れることによって、電圧降下が生じる。したがって、第３シールド膜２０−３において、配線部２５に接続される一端２１が、配線部２４に接続される他端２２より高い電位となる。第４シールド膜２０−４において、配線部２６に接続される一端２１が、配線部２４に接続される他端２２より低い電位となる。
【００３６】
したがって、第１シールド膜２０−１は、２つの異なる位置において異なる電位に接続される。同様に、第２シールド膜２０−２、第３シールド膜２０−３、および第４シールド膜２０−４も、それぞれ２つの異なる位置において異なる電位に接続される。
【００３７】
第１抵抗Ｒ１に生じる電位差の向きと同じ向きに、第１シールド膜２０−１に電位差が与えられる。同様に、第２抵抗Ｒ２、第３抵抗Ｒ３、および第４抵抗Ｒ４において、それぞれのピエゾ抵抗に生じる電位差の向きと同じ向きに、対応するシールド膜２０に電位差が与えられる。抵抗部用配線１４と配線部２５とは、金属配線３０を経て高電位側端子Ｖｄｄに接続されてもよい。同様に、抵抗部用配線１５と配線部２６とは、金属配線３２を経て低電位側端子Ｖｓｓに接続されてよい。
【００３８】
図２は、第１実施形態における半導体圧力センサ１の構成を示す図である。半導体圧力センサ１は、空洞部３が設けられた半導体基板２を備える。図２では、空洞部３を点線で示している。点線で囲まれた領域である空洞部３は、点線で囲まれた領域の外側に比べて、半導体基板２の厚みが薄い。空洞部３の上側の半導体基板２の領域は、点線で囲まれた領域の外側に比べて厚みが薄いので、圧力によって変位しやすい。空洞部３の上側の半導体基板２が、ダイアフラムとして機能する。
【００３９】
複数のピエゾ抵抗部１０である第１抵抗Ｒ１、第２抵抗Ｒ２、第３抵抗Ｒ３、および第４抵抗Ｒ４は、空洞部３の上側の半導体基板２の領域に設けられてよい。本例では、空洞部３の領域が、平面視で多角形をしている。本例では、空洞部３の領域が、平面視で八角形をしている。複数のピエゾ抵抗部１０である第１抵抗Ｒ１、第２抵抗Ｒ２、第３抵抗Ｒ３、および第４抵抗Ｒ４は、それぞれ長手方向に電流が流れてよい。第１抵抗Ｒ１の長手方向が、空洞部３において第１抵抗Ｒ１に隣接する一辺に沿うように、第１抵抗Ｒ１が、配置されてよい。同様に、第４抵抗Ｒ４の長手方向が、空洞部３において第４抵抗Ｒ４に隣接する一辺に沿うように、第４抵抗Ｒ４が配置されてよい。一方、第２抵抗Ｒ２の長手方向が、空洞部３において第２抵抗Ｒ２に隣接する一辺に交差するように、第２抵抗Ｒ２が配置されてよい。第３抵抗Ｒ３の長手方向が、空洞部３において第３抵抗Ｒ３に隣接する一辺に交差するように、第３抵抗Ｒ３が配置されてよい。本例においては、ダイアフラムとして機能する半導体基板２は、圧力を受けると、空洞部３の各辺の周辺においては、各辺に交差する方向に変形する。したがって、本例において、第１抵抗Ｒ１および第４抵抗Ｒ４は、ダイアフラムが変形したときに短手方向（横手方向）に変形する。一方、第２抵抗Ｒ２および第３抵抗Ｒ３は、ダイアフラムが変形したときに長手方向に変形する。ダイアフラムが変形したときに長手方向に変形するピエゾ抵抗部１０と、ダイアフラムが変形したときに短手方向に変形するピエゾ抵抗部１０とでは、圧力によってダイアフラムが変形したときの抵抗変化が異なる。この結果、圧力によってダイアフラムが変形したときに、第１中間電位端子Ｖｏｕｔ１と第２中間電位端子Ｖｏｕｔ２との間に電位差が生じて、圧力を検知することができる。但し、ダイアフラムが変形したときに、長手方向に変形するピエゾ抵抗部１０と短手方向に変形するピエゾ抵抗部１０とがそれぞれ２以上設けられていればよい。したがって、空洞部３の形状およびピエゾ抵抗部１０の形状および配置は、図２の場合に限定されない。
【００４０】
半導体基板２には、高電位側端子Ｖｄｄ、低電位側端子Ｖｓｓである接地電位の端子ＧＮＤ，第１中間電位端子Ｖｏｕｔ１、および第２中間電位端子Ｖｏｕｔ２にそれぞれ対応するパッドが設けられてよい。本例では、各パッドは、センサチップを構成する半導体基板２の角部に設けられている。図２においては、各端子への配線を模式的に示している。各配線によって、図１に示されるように、ピエゾ抵抗部１０またはシールド膜２０が、それぞれの電位に接続される。
【００４１】
図３は、第１実施形態における半導体圧力センサ１の平面図である。図３は、第１抵抗Ｒ１の部分を拡大して示している。第２抵抗Ｒ２、第３抵抗Ｒ３、および第４抵抗Ｒ４の部分を拡大した図についてもほぼ同様の構成を有する。但し、図３においては、抵抗部用配線１４と配線部２５とが金属配線３０を経て高電位側端子Ｖｄｄに接続され、抵抗部用配線１３が第１中間電位端子Ｖｏｕｔ１に接続され、配線部２４が低電位側のシールド膜へ接続されているのに対し、第２抵抗Ｒ２、第３抵抗Ｒ３、および第４抵抗Ｒ４の部分を拡大した図ではそれぞれの接続先が異なる。図４は、第１実施形態における半導体圧力センサ１の断面図である。具体的には、図４は、図３のＡ−Ａ´に沿った断面を示している。
【００４２】
半導体圧力センサ１は、半導体基板２内に、拡散抵抗として、ピエゾ抵抗部１０、抵抗部用配線１３、および抵抗部用配線１４を備える。図４に示されるとおり、拡散抵抗は、半導体基板２内の表層に形成されている。ピエゾ抵抗部１０の長手方向の高電位側の一端１１は、抵抗部用配線１４に接続されており、ピエゾ抵抗部１０の長手方向の低電位側の他端１２は、抵抗部用配線１３に接続されている。拡散抵抗は、例えばＰ＋となるように、ｐ型ドーパントを半導体基板に選択的にドーピングし、さらに熱拡散することによって形成されてよい。
【００４３】
抵抗部用配線１３および抵抗部用配線１４は、電流の流れる方向に垂直な方向における断面積が、ピエゾ抵抗部１０に比べて大きい。本例では、図４に示されるように、ピエゾ抵抗部１０、抵抗部用配線１３、および抵抗部用配線１４は、半導体基板２のおもて面から裏面への深さが同じである。したがって、抵抗部用配線１３および抵抗部用配線１４の幅が、ピエゾ抵抗部１０の幅より広い。幅とは、半導体基板２のおもて面に平行な面において、電流が流れる方向に直交する方向の幅を意味してよい。
【００４４】
断面積の違いに起因して、抵抗部用配線１３の電気抵抗および抵抗部用配線１４の電気抵抗は、ピエゾ抵抗部１０の電気抵抗より低い。抵抗部用配線１３における電圧降下および抵抗部用配線１４における電圧降下は、ピエゾ抵抗部１０における電圧降下より小さくなる。したがって、本例の半導体圧力センサ１によれば、ピエゾ抵抗部１０の電気抵抗の変化を検出しやすい。本例では、ピエゾ抵抗部１０、抵抗部用配線１３、および抵抗部用配線１４は、ドーピング濃度が同じである。但し、抵抗部用配線１３および抵抗部用配線１４のドーピング濃度は、ピエゾ抵抗部１０のドーピング濃度より高くてもよい。
【００４５】
半導体圧力センサ１は、ピエゾ抵抗部１０の上方に絶縁膜４を備える。本例では、絶縁膜４は、ピエゾ抵抗部１０に接して設けられる。絶縁膜４は、酸化シリコン（ＳｉＯ２）等の酸化膜でもよく、窒化膜、または酸窒化膜であってもよい。絶縁膜４は、ピエゾ抵抗部１０を覆う。絶縁膜４は、抵抗部用配線１３および抵抗部用配線１４を覆ってよい。
【００４６】
半導体圧力センサ１は、絶縁膜４を介してピエゾ抵抗部１０の上方に設けられた導電性のシールド膜２０を有する。シールド膜２０は、ピエゾ抵抗部１０に対応する。具体的には、ピエゾ抵抗部１０の形状に応じてシールド膜２０の形状が決められてよい。ピエゾ抵抗部１０の長手方向とシールド膜２０の長手方向は同じであってよい。シールド膜２０は、ピエゾ抵抗部１０を覆うように、幅がピエゾ抵抗部１０より広くてよい。平面視において、シールド膜２０の輪郭は、ピエゾ抵抗部１０の輪郭に沿って設けられてよい。
【００４７】
半導体圧力センサ１は、シールド膜２０の両端に、配線部２４および配線部２５を備える。本例に示される第１抵抗Ｒ１では、シールド膜２０の高電位側の一端２１は、配線部２５に接続されている。シールド膜２０の低電位側の他端２２は、配線部２４に接続されている。配線部２４および配線部２５は、シールド膜２０の抵抗値より低い抵抗値を有する。
【００４８】
シールド膜２０、配線部２４、および配線部２５は、互いに連続するポリシリコンで構成されてよい。本例では、シールド膜２０、配線部２４、および配線部２５におけるドーピング濃度は同じであってよい。本例では、配線部２４および配線部２５は、電流が流れる方向に垂直な方向の断面積が、シールド膜２０に比べて大きい。本例では、図４に示されるように、シールド膜２０、配線部２４、および配線部２５は、半導体基板２のおもて面に垂直な方向の厚みが同じである。したがって、配線部２４の幅および配線部２５の幅が、シールド膜２０の幅より広い。幅とは、半導体基板２のおもて面に平行な面において、電流が流れる方向に直交する方向の幅を意味してよい。
【００４９】
断面積の違いに起因して、配線部２４および配線部２５の部分の電気抵抗は、シールド膜２０の電気抵抗より低い。配線部２４および配線部２５の部分での電圧降下は、シールド膜２０の電気抵抗より小さくなる。したがって、本例の半導体圧力センサ１によれば、電圧降下を主としてシールド膜２０の部分で発生させることができ、シールド膜２０に電位の勾配、すなわち電位差を与えることができる。
【００５０】
配線部２５および抵抗部用配線１４は、金属配線３０と電気的に接続されてよい。本例では、配線部２５は、コンタクト部３３を介して金属配線３０に電気的に接続される。抵抗部用配線１４は、コンタクト部３４を介して金属配線３０に電気的に接続される。コンタクト部３４は、絶縁膜４に設けられた開口部にアルミニウム等の金属が充填されて構成されてよい。金属配線３０は、ホイートストンブリッジ回路の高電位側端子Ｖｄｄに接続される。
【００５１】
抵抗部用配線１３は、金属配線３２と電気的に接続されている。本例では、抵抗部用配線１３は、コンタクト部３５を介して金属配線３２に電気的に接続される。金属配線３２は、ホイートストンブリッジ回路の第１中間電位端子Ｖｏｕｔ１に接続される。配線部２４は、他端が低電位側のシールド膜（本例では、第２シールド膜２０−２）まで延伸してよい。図３は、空洞部３の位置を点線で示している。また、第１抵抗Ｒ１、第２抵抗Ｒ２、第３抵抗Ｒ３、および第４抵抗Ｒ４間の配線を実線で示している。金属配線３０および金属配線３２は、空洞部３の上側の半導体基板２であるダイアフラム上に設けられず、ダイアフラムの外側の領域において半導体基板２に設けられてよい。これにより、金属配線３０および金属配線３２によってダイアフラムの動きが阻害される８ことを防止できる。
【００５２】
図３に示されるとおり、配線部２４は、抵抗部用配線１３に対応しており、配線部２５は、抵抗部用配線１４に対応している。具体的には、配線部２４は、コンタクト部３５が設けられている領域を除いて抵抗部用配線１３を覆うように、形状およびサイズが定められてよい。同様に、配線部２５は、コンタクト部３４が設けられている領域を除いて抵抗部用配線１４を覆うように、形状およびサイズが定められてよい。
【００５３】
配線部２４は、ピエゾ抵抗部１０の長手方向の第１幅と、半導体基板２のおもて面に平行な面において該長手方向に垂直な方向の第２幅とが、それぞれ抵抗部用配線１３より広くてよい。同様に、配線部２５は、第１幅と第２幅とが、それぞれ抵抗部用配線１４より広くてよい。配線部２４の輪郭の少なくとも一部は、抵抗部用配線１３の輪郭に沿うように位置が定められてよい。
【００５４】
以上のとおり、本例のピエゾ抵抗部１０は、一端１１が他端１２より電位が高くなるように電位差が生じる。これに対し、ピエゾ抵抗部１０の上方に設けられるシールド膜２０も、ピエゾ抵抗部１０の一端１１側に位置する一端２１が、ピエゾ抵抗部１０の他端１２側に位置する他端２２より電位が高くなるように電位差が与えられる。したがって、ピエゾ抵抗部１０に生じる電位差と同じ向きに、シールド膜２０に電位差が与えられる。
【００５５】
シールド膜２０は、抵抗性の膜であってよい。シールド膜２０のシート抵抗値は、１０Ω／□以上１０ｋΩ／□以下であってよく、より好ましくは、１ｋΩ／□以上１０ｋΩ／□以下であってよい。シールド膜２０のシート抵抗値が低くなりすぎると、シールド膜２０での消費電流が大きくなる。また、シート抵抗を低くするためにポリシリコンの厚みを厚くする必要が生じる。したがって、シールド膜２０のシート抵抗値を１０Ω／□以上とすることで、消費電流を抑えるとともに、ポリシリコンの厚みを薄くすることが可能となる。一方、シールド膜２０のシート抵抗値を１０ｋΩ／□以下にすると、ドーピングされたポリシリコンの長期信頼性を高めることができる。
【００５６】
本例によれば、ピエゾ抵抗部１０において高電位の場所の上方では、シールド膜２０における電位が高くされ、ピエゾ抵抗部１０において低電位の場所の上方では、シールド膜２０における電位が低くされる。このようにピエゾ抵抗部１０における電位の勾配の向きと、シールド膜２０における電位の勾配の向きが同じになる。本例によれば、ピエゾ抵抗部１０における電位分布と、シールド膜２０における電位分布を整合させることができる。
【００５７】
本例の半導体圧力センサ１によれば、シールド膜２０を一定の電位に固定する場合と比べて、シールド膜２０とピエゾ抵抗部１０との間の電位差を少なくすることができる。したがって、シールド膜２０上の位置によってシールド膜２０とピエゾ抵抗部１０との間の電位差が異なることによる抵抗値または温度特性のばらつきを低減することができる。
【００５８】
本例では、シールド膜２０と、配線部２４および配線部２５とのドーピング濃度を変えずに、シールド膜２０と、配線部２４および配線部２５とで、断面積（特に、幅）を変えることによって、配線部２４および配線部２５の電気抵抗値をシールド膜２０の電気抵抗値より小さくすることができる。したがって、ドーピング濃度を変えるための別途のプロセスが不要となる。ピエゾ抵抗部１０の上部に位置するシールド膜２０に主として電位の勾配を発生させることができるので、ピエゾ抵抗部１０とシールド膜２０とで電圧降下を生じる領域を共通化することができる。また、ピエゾ抵抗部１０において生じる電位差の向きと、シールド膜２０において生じる電位差の向きとを一致させることができる。したがって、ピエゾ抵抗部１０において生じる電位分布と、シールド膜２０において生じる電位分布を整合させることができる。
【００５９】
図５は、第２実施形態における半導体圧力センサ１の平面図ある。図５は、第１抵抗Ｒ１の部分を拡大して示している。第２抵抗Ｒ２、第３抵抗Ｒ３、および第４抵抗Ｒ４の部分を拡大した図についてもほぼ同様の構成を有する。但し、図３と同様に、第２抵抗Ｒ２、第３抵抗Ｒ３、および第４抵抗Ｒ４の部分を拡大した図ではそれぞれの接続先が異なる。図６は、第２実施形態における半導体圧力センサ１の断面図である。具体的には、図６は、図５のＢ−Ｂ´に沿った断面を示している。
【００６０】
上述した第１実施形態では、配線部２４および配線部２５の断面積をシールド膜２０に比べて大きくすることで、配線部２４および配線部２５の抵抗値をシールド膜２０の抵抗値より低くする場合を示した。これに対し、本例の半導体圧力センサ１では、配線部２４および配線部２５のドーピング濃度をシールド膜のドーピング濃度より高くすることによって、配線部２４および配線部２５の抵抗値をシールド膜２０の抵抗値より低くする場合を説明する。他の構成は第１実施形態の場合と同様であるので、繰り返しの説明を省略する。
【００６１】
本例の半導体圧力センサ１も、半導体基板２内に、拡散抵抗として、ピエゾ抵抗部１０、抵抗部用配線１３、および抵抗部用配線１４を備える。半導体圧力センサ１は、絶縁膜４を介してピエゾ抵抗部１０の上方に設けられた導電性のシールド膜２０を有する。半導体圧力センサ１は、シールド膜２０の両端に、配線部２４および配線部２５を備える。本例において、シールド膜２０、配線部２４、および配線部２５は、互いに連続するポリシリコンで構成されてよい。
【００６２】
配線部２４および配線部２５において電流が流れる方向に垂直な方向の断面積が、シールド膜２０において電流が流れる方向に垂直な方向の断面積に比べて大きくなくてよい。本例では、配線部２４および配線部２５の断面積は、シールド膜２０の断面積に比べて小さい。配線部２４のドーピング濃度および配線部２５のドーピング濃度は、シールド膜のドーピング濃度より高い。
【００６３】
ドーピング濃度の違いに起因して、配線部２４および配線部２５の部分の電気抵抗は、シールド膜２０の電気抵抗より低い。配線部２４および配線部２５の部分での電圧降下は、シールド膜２０の電気抵抗より小さくなる。したがって、本例の半導体圧力センサ１によれば、電圧降下を主としてシールド膜２０の部分で発生させることができ、シールド膜２０に電位の勾配、すなわち電位差を与えることができる。
【００６４】
本例によっても、シールド膜２０を一定の電位に固定する場合と比べて、シールド膜２０とピエゾ抵抗部１０との間の電位差を軽減することができる。したがって、シールド膜２０上の位置によってシールド膜２０とピエゾ抵抗部１０との間の電位差が異なることによる抵抗値または温度特性のばらつきを低減することができる。また、本例において、半導体圧力センサ１は、拡散抵抗として、ピエゾ抵抗部１０、抵抗部用配線１３、および抵抗部用配線１４を備える。また、半導体圧力センサ１は、互いに連続するポリシリコンとして、シールド膜２０、配線部２４、および配線部２５を備える。本例の半導体圧力センサ１では、図５に示されるように、平面視において、ポリシリコンの面積が、拡散抵抗の面積よりも小さい。具体的には、シールド膜２０、配線部２４、および配線部２５を合計した面積が、ピエゾ抵抗部１０、抵抗部用配線１３、および抵抗部用配線１４を合計した面積よりも小さい。このような構成によれば、ダイアフラムの圧力に応じた変形が、積層されたポリシリコンによって、妨げられることを軽減することができる。
【００６５】
図７は、第３実施形態における半導体圧力センサ１の平面図である。図７は、第１抵抗Ｒ１の部分を拡大して示している。第２抵抗Ｒ２、第３抵抗Ｒ３、および第４抵抗Ｒ４の部分を拡大した図についてもほぼ同様の構成を有する。但し、図３と同様に、第２抵抗Ｒ２、第３抵抗Ｒ３、および第４抵抗Ｒ４の部分を拡大した図ではそれぞれの接続先が異なる。図８は、第３実施形態における半導体圧力センサ１の断面図である。具体的には、図８は、図５のＣ−Ｃ´に沿った断面を示している。
【００６６】
上述した第１および第２実施形態では、シールド膜２０と、配線部２４および配線部２５とが同じ厚みを有している場合が示された。これに対し、本例の半導体圧力センサ１では、シールド膜２０を構成するポリシリコンは、配線部２４および配線部２５を構成するポリシリコンよりも厚みが薄い。ポリシリコンを、シールド膜２０の部分に比べて、配線部２４および配線部２５の部分において多く堆積させることによって、本例の構造を実現してよい。例えば、ポリシリコンをシールド膜２０および配線部２４および配線部２５の全体に均等に堆積する第１堆積段階と、シールド膜２０の部分をマスクによって覆って配線部２４および配線部２５のみにポリシリコンを堆積させる第２堆積段階とを用いて、本例の構造を実現してよい。
【００６７】
図８に示される例では、シールド膜２０を構成するポリシリコンの厚みは、Ｔ１であり、配線部２４および配線部２５を構成するポリシリコンの厚みは、Ｔ２である。Ｔ２は、Ｔ１の１．５倍以上であってよく、Ｔ１の２倍以上であってよく、３倍以上であってよい。シールド膜２０を構成するポリシリコンは、配線部２４および配線部２５を構成するポリシリコンよりも厚みを薄くすることによって、配線部２４および配線部２５の断面積がシールド膜２０の断面積に比べて大きくなる。したがって、配線部２４および配線部２５の抵抗値をシールド膜２０の抵抗値より低くすることができる。本例においては、シールド膜２０のドーピング濃度と、配線部２４および配線部２５のドーピング濃度とを同じにしてよい。但し、配線部２４および配線部２５のドーピング濃度をシールド膜のドーピング濃度より高くしてもよい。
【００６８】
ポリシリコンの厚みの違いに起因して、配線部２４および配線部２５の部分の電気抵抗は、シールド膜２０の電気抵抗より低い。配線部２４および配線部２５の部分での電圧降下は、シールド膜２０の電気抵抗より小さくなる。したがって、本例の半導体圧力センサ１によれば、電圧降下を主としてシールド膜２０の部分で発生させることができ、シールド膜２０に電位の勾配、すなわち電位差を与えることができる。
【００６９】
本例によっても、シールド膜２０を一定の電位に固定する場合と比べて、シールド膜２０とピエゾ抵抗部１０との間の電位差を軽減することができる。したがって、シールド膜２０上の位置によってシールド膜２０とピエゾ抵抗部１０との間の電位差が異なることによる抵抗値または温度特性のばらつきを低減することができる。また、本例においても、平面視において、ポリシリコンの面積が、拡散抵抗の面積よりも小さい。具体的には、シールド膜２０、配線部２４、および配線部２５を合計した面積が、ピエゾ抵抗部１０、抵抗部用配線１３、および抵抗部用配線１４を合計した面積よりも小さくてよい。
【００７０】
図９は、第４実施形態における半導体圧力センサ１の平面図である。図９は、第１抵抗Ｒ１の部分を拡大している。第２抵抗Ｒ２、第３抵抗Ｒ３、および第４抵抗Ｒ４の部分を拡大した図についてもほぼ同様の構成を有する。但し、図３と同様に、第２抵抗Ｒ２、第３抵抗Ｒ３、および第４抵抗Ｒ４の部分を拡大した図ではそれぞれの接続先が異なる。図１０は、第４実施形態における半導体圧力センサ１の断面図である。具体的には、図１０は、図９のＤ−Ｄ´に沿った断面を示している。
【００７１】
上述した第１から第３実施形態では、シールド膜２０と、配線部２４および配線部２５とが互いに連続するポリシリコンにより構成される場合が示された。空洞部３の上側の半導体基板２はダイアフラムとして機能するため、半導体基板２と同じ熱膨張係数等を有するポリシリコン等を用いることが望ましい。しかしながら、配線部２４および配線部２５を、シールド膜２０とは異なる材料で構成してもよい。本例では、アルミニウム等の金属材料によって配線部２４および配線部２５が構成される場合を説明する。他の構成は第１から第３実施形態の場合と同様であるので、繰り返しの説明を省略する。
【００７２】
半導体基板２内に、拡散抵抗として、ピエゾ抵抗部１０、抵抗部用配線１３、および抵抗部用配線１４を備える。拡散抵抗の構成は、第１から第３実施形態の場合と同様である。半導体圧力センサ１は、絶縁膜４を介してピエゾ抵抗部１０の上方に設けられた導電性のシールド膜２０を有する。シールド膜２０の高電位側の一端２１は、コンタクト部４５を介して配線部４０に接続される。シールド膜２０の低電位側の他端２２は、コンタクト部４６を介して配線部４１に接続する。
【００７３】
配線部４０および配線部４１は、アルミニウムまたは銅等の金属で構成されてよい。配線部４０は、コンタクト用配線部４３と、シールド膜用配線部４４とが金属によって一体的に構成されていてよい。コンタクト用配線部４３は、コンタクト部４２を介して抵抗部用配線１４に電気的に接続される。コンタクト用配線部４３は延伸されて高電位側端子Ｖｄｄに接続されてよい。シールド膜用配線部４４は、コンタクト部４５を介してシールド膜２０の高電位側の一端２１に接続される。配線部４１は、コンタクト部４６を介して抵抗部用配線１３に電気的に接続される。配線部４１は、他端が低電位側のシールド膜（本例では、第２シールド膜２０−２）まで延伸してよい。
【００７４】
配線部４０および配線部４１は、ポリシリコンより低い抵抗率を有するアルミニウムまたは銅等の金属で構成される。また、配線部４０および配線部４１の電気抵抗も、ポリシリコンで構成されるシールド膜２０の電気抵抗に比べて低くてよい。配線部４０および配線部４１の部分での電圧降下は、シールド膜２０の電気抵抗より小さくなる。したがって、本例の半導体圧力センサ１によれば、電圧降下を主としてシールド膜２０の部分で発生させることができ、シールド膜２０に電位の勾配、すなわち電位差を与えることができる。
【００７５】
本例によっても、シールド膜２０を一定の電位に固定する場合と比べて、シールド膜２０とピエゾ抵抗部１０との間の電位差を軽減することができる。したがって、シールド膜２０上の位置によってシールド膜２０とピエゾ抵抗部１０との間の電位差が異なることによる抵抗値または温度特性のばらつきを低減することができる。
【００７６】
図１１は、第５実施形態における半導体圧力センサ１の平面図である。図１１は、第１抵抗Ｒ１の部分を拡大している。第２抵抗Ｒ２、第３抵抗Ｒ３、および第４抵抗Ｒ４の部分を拡大した図についてもほぼ同様の構成を有する。但し、図３と同様に、第２抵抗Ｒ２、第３抵抗Ｒ３、および第４抵抗Ｒ４の部分を拡大した図ではそれぞれの接続先が異なる。図１２は、第５実施形態における半導体圧力センサ１の断面図である。具体的には、図１２は、図１１のＥ−Ｅ´に沿った断面を示している。
【００７７】
上述した第１から第４実施形態では、平面視において、シールド膜２０の輪郭は、ピエゾ抵抗部１０の輪郭に沿って設けられていた。しかしながら、ピエゾ抵抗部１０が複雑な形状に区画されている場合には、シールド膜２０の輪郭が、必ずしも、ピエゾ抵抗部１０の輪郭に沿って設けられていなくてよい。ピエゾ抵抗部１０とシールド膜２０との間の電位差が小さくなるように、一枚のシールド膜２０に対して、２つの異なる位置において異なる電位に接続されていてよい。本例では、シールド膜２０の輪郭が、ピエゾ抵抗部１０の輪郭に沿って設けられていない。具体的には、センサの感度を高める見地から、ピエゾ抵抗部１０は蛇行するように屈曲している。
【００７８】
本例での一枚のシールド膜２０は、蛇行しているピエゾ抵抗部１０の全体を覆っている。半導体圧力センサ１は、シールド膜２０の両端に、配線部２４および配線部２５を備える。本例では、シールド膜２０の一辺全体において配線部２４と接続され、シールド膜２０の一辺と対向する他辺全体において配線部２５と接続されてよい。
【００７９】
蛇行するように屈曲したピエゾ抵抗部１０における電位の分布と、平板のシールド膜２０における電位の分布とは完全には整合しない。しかしながら、ピエゾ抵抗部１０は、大まかにいえば、抵抗部用配線１４に接続される側が高電位となり、抵抗部用配線１３に接続される側が低電位となる。
【００８０】
したがって、平板のシールド膜２０において、抵抗部用配線１４側に近い側の一端２１を高電位に接続し、抵抗部用配線１３側に近い側の他端２２を低電位に接続することで、単にシールド膜２０を一定の電位に固定する場合に比べれば、シールド膜２０の電位の分布をピエゾ抵抗部１０における電位の分布に近づけることができる。
【００８１】
図１３は、第６実施形態における半導体圧力センサ１の回路構成の一例を示す図である。本例では、図１において説明した第１実施形態の回路構成と異なり、第１シールド膜２０−１の他端２２と第４シールド膜２０−４の他端２２とが電気的に接続される。また、第３シールド膜２０−３の他端２２と第２シールド膜２０−２の他端２２とが電気的に接続される。したがって、本例では、２つのシールド膜として第１シールド膜２０−１および第４シールド膜２０−４が高電位側端子Ｖｄｄと低電位側端子Ｖｓｓとの間に直列に接続される。同様に、第３シールド膜２０−３および第２シールド膜２０−２が高電位側端子Ｖｄｄと低電位側端子Ｖｓｓとの間に直列に接続される。
【００８２】
本例では、第１抵抗Ｒ１と第２抵抗Ｒ２とが電気的に直列に接続されるが、これらの上方に設けられる第１シールド膜２０−１および第２シールド膜２０−２は互いに直列に接続されない。第３抵抗Ｒ３と第４抵抗Ｒ４とが電気的に直列に接続されるが、これらの上方に設けられる第３シールド膜２０−３および第４シールド膜２０−４は、互いに電気的に直列に接続されない。この点が第１から第５実施形態の場合と異なる。他の構造については、第１から第５実施形態の場合と同様であるので、繰り返しの説明を省略する。シールド膜２０、配線部２４、および配線部２５は、第１から第５実施形態で説明した構造と同様であってよい。
【００８３】
本例においても、各ピエゾ抵抗部１０に生じる電位差の向きと同じ向きに、シールド膜２０に電位差が与えられる。ピエゾ抵抗部１０における電位分布とシールド膜２０における電位分布を整合させることによって、ピエゾ抵抗部１０における各点において、ピエゾ抵抗部１０とシールド膜２０との間の電位差を少なくすることができる。したがって、シールド膜２０上の位置によってシールド膜２０とピエゾ抵抗部１０との間の電位差が異なることによる抵抗値または温度特性のばらつきを低減することができる。
【００８４】
図１４は、第７実施形態における半導体圧力センサ１の回路構成の一例を示す図である。本例では、接続点２９において、第１シールド膜２０−１の他端２２、第２シールド膜２０−２の他端２２、第３シールド膜２０−３の他端２２、および第４シールド膜２０−４の他端２２が相互に電気的に接続される。他の構造については、第１から第５実施形態の場合と同様であるので、繰り返しの説明を省略する。シールド膜２０、配線部２４、および配線部２５は、第１から第５実施形態で説明した種々の構成を採用することができる。
【００８５】
本例においても、各ピエゾ抵抗部１０に生じる電位差の向きと同じ向きに、シールド膜２０に電位差が与えられる。ピエゾ抵抗部１０における電位分布とシールド膜２０における電位分布を整合させることによって、ピエゾ抵抗部１０における各点において、ピエゾ抵抗部１０とシールド膜２０との間の電位差を少なくすることができる。したがって、シールド膜２０上の位置によってシールド膜２０とピエゾ抵抗部１０との間の電位差が異なることによる抵抗値または温度特性のばらつきを低減することができる。
【００８６】
図１５は、第８実施形態における半導体圧力センサ１の回路構成の一例を示す図である。本例は、図１に示される第１実施形態における半導体圧力センサ１の回路構成において、第１シールド膜２０−１の他端２２と第２シールド膜２０−２の他端２２とが共に第１中間電位端子Ｖｏｕｔ１に電気的に接続される。同様に、第３シールド膜２０−３の他端２２と第４シールド膜の他端２２とが共に第２中間電位端子Ｖｏｕｔ２に電気的に接続される。
【００８７】
なお、図１３において示された第６実施形態の半導体圧力センサ１において第１シールド膜２０−２の他端２２と第４シールド膜２０−４の他端２２とが共に第１中間電位端子Ｖｏｕｔ１に電気的に接続されてもよい。第３シールド膜２０−３の他端２２と第２シールド膜２０−４の他端２２とが共に第２中間電位端子Ｖｏｕｔ２に電気的に接続されてもよい。一方、第１シールド膜２０−２の他端２２と第４シールド膜２０−４の他端２２とが共に第２中間電位端子Ｖｏｕｔ２に電気的に接続されてもよい。第３シールド膜２０−３の他端２２と第２シールド膜２０−４の他端２２とが共に第１中間電位端子Ｖｏｕｔ１に電気的に接続されてもよい。
【００８８】
図１４において示された第７実施形態の半導体圧力センサ１において、接続点２９を第１中間電位端子Ｖｏｕｔ１および第２中間電位端子Ｖｏｕｔ２の少なくとも一方に電気的に接続してもよい。以上のように、第１シールド膜２０−１の他端２２、第２シールド膜２０−２の他端２２、第３シールド膜２０−３の他端２２、および第４シールド膜２０−４の他端２２は、第１中間電位端子Ｖｏｕｔ１または第２中間電位端子Ｖｏｕｔ２に電気的に接続されてよい。また、本例と異なり、第１シールド膜２０−１の他端２２、第２シールド膜２０−２の他端２２、第３シールド膜２０−３の他端２２、および第４シールド膜２０−４の他端２２を、第１中間電位端子Ｖｏｕｔ１および第２中間電位端子Ｖｏｕｔ２以外の電位に接続してもよい。
【００８９】
以上のような構成によれば、第１シールド膜２０−１および第３シールド膜２０−３は、２つの異なる位置において高電位側端子Ｖｄｄと第１中間電位端子Ｖｏｕｔ１（または第２中間電位端子Ｖｏｕｔ２）という異なる電位に接続される。同様に、第２シールド膜２０−２および第４シールド膜２０−４は、２つの異なる位置において低電位側端子Ｖｓｓと第１中間電位端子Ｖｏｕｔ１（または第２中間電位端子Ｖｏｕｔ２）という異なる電位に接続される。したがって、安定的に各シールド膜２０に電位分布を与えることが可能となる。
【００９０】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００９１】
１・・半導体圧力センサ、１０・・ピエゾ抵抗部、１１・・一端、１２・・他端、１３・・抵抗部用配線、１４・・抵抗部用配線、１５・・抵抗部用配線、２０・・シールド膜、２１・・一端、２２・・他端、２４・・配線部、２５・・配線部、２６・・配線部、２９・・接続点、３０・・金属配線、３２・・金属配線、３３・・コンタクト部、３４・・コンタクト部、３５・・コンタクト部、４０・・配線部、４１・・配線部、４２・・コンタクト部、４３・・コンタクト用配線部、４４・・シールド膜用配線部、４５・・コンタクト部、４６・・コンタクト部
【図１】
2018155734.tif 000003
【図２】
2018155734.tif 000004
【図３】
2018155734.tif 000005
【図４】
2018155734.tif 000006
【図５】
2018155734.tif 000007
【図６】
2018155734.tif 000008
【図７】
2018155734.tif 000009
【図８】
2018155734.tif 000010
【図９】
2018155734.tif 000011
【図１０】
2018155734.tif 000012
【図１１】
2018155734.tif 000013
【図１２】
2018155734.tif 000014
【図１３】
2018155734.tif 000015
【図１４】
2018155734.tif 000016
【図１５】
2018155734.tif 000017