(57)【要約】【課題】サポート基板と貼り合わせる半導体基板において、アライメント精度を向上させる半導体装置の製造方法を提供すること。【解決手段】ワークウェハ１０（第１の基板）とサポート基板２０（第２の基板）とを接合させて半導体装置を製造する半導体装置の製造方法において、ワークウェハ１０の接合面から、接合面と対向する対向面の方向に溝１６を形成する溝形成工程と、ワークウェハ１０の接合面とサポート基板２０の接合面とを樹脂を介して接合する接合工程と、樹脂を溝１６に充填する充填工程と、ワークウェハ１０の対向面に、溝１６に充填した樹脂をアライメントマーク部１７として露出させる工程と、を備える。【選択図】図５
2018081984.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板と第２の基板とを接合させて半導体装置を製造する半導体装置の製造方法において、
前記第１の基板の接合面から、前記接合面と対向する対向面の方向に溝を形成する溝形成工程と、
前記第１の基板の接合面と前記第２の基板の接合面とを樹脂を介して接合する接合工程と、
前記樹脂を前記溝に充填する充填工程と、
前記第１の基板の対向面に、前記溝に充填した樹脂を露出させる工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記接合工程は、真空雰囲気中で実施することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記充填工程は、前記真空雰囲気中で、前記樹脂を前記溝に浸透させることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記溝形成工程は、前記溝に充填した樹脂が露出する深さとなるように、前記溝を形成することを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
第１の基板と、
前記第１の基板の接合面と樹脂を介して接合する第２の基板と、を備え、
前記第１の基板は、前記接合面と、前記接合面に対向する対向面とを貫通する溝を有し、
前記樹脂は、前記溝に充填され、前記対向面に露出している
ことを特徴とする半導体装置。
【請求項６】
デバイス面と、前記デバイス面に対向する対向面とを有する第１の基板を、少なくとも一つ備え、
前記第１の基板は、前記デバイス面と前記対応面とを貫通する溝を有し、
前記溝は、樹脂が充填され、
前記樹脂は、前記対向面に露出している
ことを特徴とする半導体装置。
【請求項７】
前記第１の基板は、複数積層され、
各第１の基板は、前記溝に充填された樹脂の少なくとも一部分が重なるように配置されたことを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記樹脂は、光を透過させることを特徴とする請求項５乃至７のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
半導体やＭＥＭＳ（Micro Electro Mechanical Systems）デバイスは構造の複雑化や機能の集積化に伴い、基板の表裏へのパターン形成、基板の薄化など、従来のＬＳＩ（Large-Scale Integration）形成技術に加え新たな技術開発が行われている。特に、基板の薄化については基板厚さ数〜数十μｍにした上で研磨面に追加工するデバイスが増えてきている。この際、数〜数十μｍ厚さの基板は装置ハンドリングができないため、一般的にはサポート基板での貼り合わせが主流となっている。一方、厚さ制御性やプロセス耐性を有する必要性も高く、それに応じたウェハサポートのシステムも世の中で散見される。これらのシステムは、ワークウェハ（半導体基板）と別基板（例えばガラスやシリコン）を、耐プロセス性を有する樹脂を介して貼り合わせることが多く、樹脂をスピンコートなどで均一性よく塗布することでウェハ薄化の際の厚さ均一性を高めることが既に知られている。
【０００３】
しかし、デバイス面に形成されるマークを用いて、研磨面の位置を調整する表裏アライメントにおいて、ワークウェハのデバイス面は、サポート基板と貼り合わせる面（接合面）側となり、サポート基板や樹脂層を介してマークを認識するため、精度が落ちるという問題があった。
【０００４】
この問題に関して、例えば、特許文献１には、ＴＳＶ（Through-Silicon Via）を形成する装置での表裏アライメント方法に関する製造プロセスが開示されている。しかし、特許文献１の技術は、ビアファーストＴＳＶ形成技術に限定されており、貫通電極が早期に形成されるような製造プロセスでなければ適用できない。
【０００５】
また、特許文献２には、ＭＥＭＳデバイス形成目的で、デバイス面側をサポート基板で貼り合わせした後、裏面側に加工する製造プロセスが開示されている。しかし、特許文献２では、表裏のアライメントの精度に関する記載はされていない。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、サポート基板と貼り合わせる半導体基板において、アライメント精度を向上させる半導体装置の製造方法および半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、本発明は、第１の基板と第２の基板とを接合させて半導体装置を製造する半導体装置の製造方法において、前記第１の基板の接合面から、前記接合面と対向する対向面の方向に溝を形成する溝形成工程と、前記第１の基板の接合面と前記第２の基板の接合面とを樹脂を介して接合する接合工程と、前記樹脂を前記溝に充填する充填工程と、前記第１の基板の対向面に、前記溝に充填した樹脂を露出させる工程と、を備えることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、サポート基板と貼り合わせる半導体基板において、アライメント精度を向上させる半導体装置の製造方法および半導体装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】従来の半導体装置製造におけるアライメント方法を説明する図である。（Ａ）は、ワークウェハにＴＳＶを形成する工程、（Ｂ）は、ワークウェハとサポート基板とを貼り合わせる工程、（Ｃ）は、ワークウェハを研磨する工程を説明する図である。
【図２】従来の半導体装置製造における他のアライメント方法を説明する図である。（Ａ）は、ワークウェハにアライメントマークを形成する工程、（Ｂ）は、ワークウェハとサポート基板とを貼り合わせる工程、（Ｃ）は、ワークウェハを研磨する工程を説明する図である。
【図３】図２の半導体装置の製造方法によるアライメントマークを表す画像である。
【図４】従来の半導体装置製造におけるさらに他のアライメント方法を説明する図である。（Ａ）は、ワークウェハにアライメントマークを形成する工程、（Ｂ）は、ワークウェハとサポート基板とを貼り合わせる工程、（Ｃ）は、ワークウェハを研磨する工程を説明する図である。
【図５】一実施形態の半導体装置の製造方法の一例を説明する図である。（Ａ）は、ワークウェハに溝を形成する工程、（Ｂ）は、ワークウェハとサポート基板とを貼り合わせる前の工程、（Ｃ）は、ワークウェハとサポート基板とを貼り合わせ、樹脂を溝へ充填する工程、（Ｄ）は、ワークウェハを研磨する工程を説明する図である。
【発明を実施するための形態】
【００１０】
以下、本発明に係る一実施形態について、図面を参照しながら説明する。説明の明確化のため、以下の記載および図面は、適宜、省略または簡略化がなされている。各図面において同一の構成または機能を有する構成要素および相当部分には、同一の符号を付し、その説明は省略する。
【００１１】
一実施形態の半導体装置の製造方法および半導体装置は、半導体基板の一方の表面にアライメントマーク相当の溝（孔）を形成し、サポート基板との貼り合わせの際に樹脂で溝を埋め込み、ウェハ研磨によって他方の表面にマークとなる樹脂を露出させる。露出した樹脂をマークとして用いることにより、アライメント精度を向上させる。
実施形態を説明するにあたり、まずサポート基板を有する半導体プロセスの概略について説明する。
昨今の半導体、すなわちＬＳＩやメモリなどにおいてはムーアの法則から逸脱し、三次元的な構成となるものが広く開発されている。すなわち、半導体のデバイス面（主面、表層）にのみ回路を形成してきたものを実装する従来の構成ではなく、デバイス面に回路を形成するとともに、裏面に通ずる貫通電極を形成して、複数のチップを厚み方向に積層する構成である。この場合、貫通電極を形成する際にシリコン（Ｓｉ）のエッチング負荷を低減するためにワークウェハ（半導体基板）の厚さを工程途中で薄くすることが一般的となる。但し、この薄化は数〜数十μｍ厚さとするため、半導体加工装置内での搬送などに支障をきたす。そのため、ワークウェハは、サポート基板に貼り合わされて半導体プロセスを流動する。
【００１２】
ワークウェハとサポート基板との貼り合わせは、樹脂や両面粘着性のテープなどを介してシリコン基板やガラス基板に貼り合わせするものが一般的である。特に、基板薄化による厚さ制御性が求められる場合、樹脂をサポート基板にスピンコートで塗布した後にワークウェハと貼り合わせることが主流である。このとき用いられる樹脂層は貼り合せ後に流動する半導体プロセスへの耐性、すなわち熱やプラズマ、薬品への耐性を有し、且つ所望の条件下では容易にワークウェハと剥離できることが求められる。
【００１３】
上述した性質の樹脂層を介するウェハサポートシステムは、既に複数のメーカーより提供されている。このようなシステムで用いる樹脂の多くは、熱硬化樹脂もしくは紫外線硬化樹脂であり、耐熱温度２５０〜３５０℃ほどを有し、且つプラズマ耐性や酸、アルカリ（めっきや半導体洗浄プロセスを想定）への耐性を有する。剥離の方法は、所望温度にあげることによって、樹脂層を軟化させメカニカルに除去後、所定の有機溶剤等で洗浄除去する方法や、樹脂層をピーリングによって剥離する方法などさまざまである。
【００１４】
さて、このような樹脂層は硬化すると光透過率の高くないものや硬化時の凝集によってざらついた見え方のするものが多い。そのため、サポート基板をガラス基板にしたところでデバイス面に形成したアライメントマークの認識が難しくなる。また、樹脂層はスピンコートで塗布しているため、アライメントマーク部分を選択的に塗布しないというようなことも難しい。このため、表裏アライメントは比較的ラフなアライメント精度でよいように設計されているのが現実であるが、その結果、パターン設計に制限がかかるのが問題となっている。
【００１５】
ここで、図１乃至４を参照して、サポート基板を有する半導体プロセスに用いる従来技術のアライメント方法について具体的に説明する。
上述した問題を解決する技術の一つとして、ＴＳＶ形成プロセスにおいて、アライメントマークを形成する手法がある。
図１は、ＴＳＶを形成する半導体装置におけるアライメント方法を示す。ＴＳＶ形成プロセスでは、ワークウェハ１０の製造プロセス序盤乃至中盤にて貫通電極からなる貫通ビアを形成する。貫通ビアを形成する際に同プロセスにて、貫通した際に露出するアライメントマークビア１１を形成する（図１（Ａ））。次に、ワークウェハ１０をサポート基板３０に仮接合樹脂層（仮貼り合わせ樹脂層）３０を介して貼り合わせる（図１（Ｂ））。この際のサポート基板２０は、シリコンウェハでもガラスウェハでもよく、仮接合樹脂層３０の硬化方法（ＵＶ硬化の場合はガラスであること）や剥離方式に合わせて選択すればよい。サポート基板貼り合わせ後に、ワークウェハ１０を研磨、薄化し貫通ビアを露出させる（図１（Ｃ））。その際に同時にアライメントマークビア１１が表面に露出するので、以降のプロセスでは、露出したアライメントマーク１１を用いてアライメントを実施する。
なお、図１では、ワークウェハ１０のデバイス面には、表面の保護膜（ＳｉＯ２膜、ＳｉＮ膜等）１２が形成されている状態を表している。図２、４も同様である。
【００１６】
図１に示すアライメント方法は、サポート基板を貼り合わせる前にＴＳＶを形成する半導体プロセスに適用されるが、ＴＳＶを形成しない半導体プロセスや、サポート基板を貼り合わせた後にＴＳＶを形成する半導体プロセスには適用できない。
図２は、ＴＳＶ（via first）を除くデバイス、例えば、ＭＥＭＳやＣＩＳ（CMOS Image Sensor）、ＴＳＶ（via last）などの半導体装置でのアライメント方法の一例であり、サポート基板貼り合わせおよびその後のプロセスを示している。
ここで、ＴＳＶ（via first）は、トランジスタ形成工程前にＴＳＶを形成することであり、サポート基板貼り合わせ前にＴＳＶが形成されることになる。また、ＴＳＶ（via last）は、ウェハ工程を終えたＬＳＩにＴＳＶを形成することであり、サポート基板貼り合わせ前にＴＳＶを形成しない。
【００１７】
ＴＳＶ（via first）を除く半導体装置の場合、貫通埋め込み電極を有しない、あるいは、サポート基板を貼り合わせた後に貫通埋め込み電極を形成する。このため、ワークウェハ１０表面側に段差や膜等によってアライメントマーク１３を形成する（図２（Ａ））。次に、ワークウェハ１０のデバイス面側とサポート基板２０とを、仮接合樹脂層３０を用いて貼り合わせる（図２（Ｂ））。その後、ワークウェハ１０を所望厚さまで研磨し、薄化を行う（図２（Ｃ））。
【００１８】
図２のアライメント方法では、サポート基板２０側から裏面アライメントを行う必要があるため、サポート基板２０はガラスウェハであることが望ましい。
ただし、裏面アライメントは、樹脂層を介してアライメントマーク１３を認識するため、樹脂層は光透過率が低く、通常光学系ではアライメントマーク１３の認識が難しいことが多い。また、図３の画像に示すように、樹脂の凝集１５等がいたるところに発生し、アライメントマーク１４に対し画像認識時のノイズ成分となるためにマーク認識が難しくなるという問題がある。
【００１９】
さらに、ＴＳＶ（via first）を除く半導体装置に適用されるアライメント方法として、樹脂層の代わりに両面粘着層を有するテープ形態で貼り合わせを実施する場合について、図４を参照して説明する。
図４は、図２同様ＴＳＶ（via first）を除く半導体装置でのアライメント方法の一例であり、サポート基板貼り合わせを、樹脂ではなく、特定条件下で粘着性を失する両面テープを用いて貼り合わせる方法である。図４のアライメント方法では、図２と同様に、ワークウェハ１０表面側にアライメントマーク１３を形成する（図４（Ａ））。次に、ワークウェハ１０のデバイス面側とサポート基板２０とを、両面テープ４０を用いて貼り合わせる（図４（Ｂ））。この場合、ワークウェハ１０のアライメントマーク１３に相当する箇所のみ、両面テープ４０に窓部（孔）４１を形成する。窓部４１を形成することにより、サポート基板２０越しに両面テープ４０を介することなくアライメントマーク１３を認識することができる。このため、図２で述べたようなマーク認識時のノイズによる認識不良を回避することが可能になる。ワークウェハ１０の研磨・薄化（図４（Ｃ））は、図２（Ｃ）と同様である。
【００２０】
図４のアライメント方法では、アライメントマーク部分をあらかじめ切り抜いておけば上述したアライメントマーク認識については問題を解消できる。一方、テープは厚さ制御性が乏しく、貼り合せ後の基板研磨の際に厚さばらつきの要因となる。具体的には、両面テープ４０は粘着層の厚さばらつきが大きく、研磨時に半導体基板の厚さばらつきを生じさせる。加えて、研磨は、半導体基板に荷重を加えながら実施する。このため、両面テープ４０の窓部４１などステージもしくはサポート基板から浮いた部分は、たわみが発生し、局所的な厚さばらつきが生じる。その結果、半導体基板の厚さが所望の値からずれるという問題が生じる。
【００２１】
そこで、上述した問題を解決するため、本発明の一実施形態の半導体装置の製造方法および半導体装置は、ワークウェハに、樹脂を充填した溝（アライメント溝部）からなるアライメントマークを形成することを特徴とする。具体的には、ワークウェハとサポート基板との貼り合わせ前に、ワークウェハのデバイス面に研磨後の厚さと同等の深さまでアライメントマークを掘り込む。その後、樹脂を用いてワークウェハとサポート基板とを貼り合わせることによって、前述のアライメントマーク部内を樹脂で埋め込む。貼り合わせ後、所望厚さまでワークウェハを研磨して、埋め込まれた仮接合樹脂からなるアライメントマークを研磨面側に露出させ、研磨後にワークウェハのデバイス面と裏面とを貫通するように形成する。これにより、サポート基板を貼り合わせたウェハに対して上面（デバイス面）からの光学系で容易に且つノイズ成分を有しないアライメントを可能とする。
【００２２】
上述した一実施形態の特徴について、図５を用いて詳細に説明する。図５は、一実施形態の半導体装置の製造方法の一例を説明する図である。図５中、（Ａ）は、ワークウェハに溝を形成する工程、（Ｂ）は、ワークウェハとサポート基板とを貼り合わせる前の工程、（Ｃ）は、ワークウェハとサポート基板とを貼り合わせ、樹脂を溝へ充填する工程、（Ｄ）は、ワークウェハを研磨する工程を説明する図である。
【００２３】
また、一実施形態の説明において、以下の用語を用いる。
ワークウェハは、半導体装置を構成するデバイスを製造する単位となる基板あり、サポート基板を接合してプロセス流動する基板である。ワークウェハは、半導体基板、第１の基板、またはデバイスウェハと称することもある。半導体基板の用語は、ワークウェハの状態と、ワークウェハを個片化した状態とを区別しないで用いることがある。
デバイス面は、ワークウェハの表面であって、デバイスを形成する面であり、サポート基板と接合する面となる。デバイス面は、接合面とも称する。
対向面は、デバイス面と対向する面であり、本実施形態では、研磨工程で研磨する表面となる。対向面は、裏面、または研磨面とも称することもある。
溝は、ワークウェハをエッチングして形成される穴（孔）であり、ワークウェハの裏面（研磨面）を研磨することにより、貫通孔となる。溝は、アライメントマーク溝、またはアライメント溝部とも称することもある。
深さ方向は、デバイス面から対向面へ向かう方向である。溝の深さは、デバイス面から対向面への方向の長さとなる。
【００２４】
半導体プロセスにおいて、ワークウェハ１０でのデバイス形成後、研磨により薄化する厚さと同等までワークウェハ１０をエッチングして、溝１６を形成する（図５（Ａ）、溝形成工程）。
また、図５では、ワークウェハ１０のデバイス面には、表面の保護膜（ＳｉＯ２膜、ＳｉＮ膜等）１２が形成されている状態を表している。
次に、サポート基板２０上に仮接合樹脂を塗布し、仮接合樹脂層３０を形成する（図５（Ｂ）、塗布膜形成工程）。仮接合樹脂層３０は、例えばスピンコート法によりサポート基板２０に樹脂を全面塗布して均一性の高い塗布膜を形成することが可能となる。また図５ではサポート基板２０側に樹脂を塗布しているが、ワークウェハ１０側に塗布しても構わない。
【００２５】
続いて、仮接合樹脂を塗布したサポート基板２０とワークウェハ１０との位置を調整し、重ね合わせ、樹脂を溝１６に充填した後、硬化処理を実施し、サポート基板２０とワークウェハ１０とを貼り合わせる（図５（Ｃ）、接合工程、充填工程）。この際、重ね合わせを真空雰囲気中で実施することによって、毛管現象により溝１６内に仮接合樹脂が浸透する。その後、仮接合樹脂を硬化させる。仮接合樹脂層３０の硬化は熱硬化や紫外線硬化などが考えられる。仮接合樹脂層３０の硬化方式が紫外線硬化の場合には、サポート基板２０はガラス基板であることが望ましい。
次に、サポート基板２０と貼り合わせたワークウェハ１０を、所望厚さまで研磨する（図５（Ｄ）、研磨工程）。これにより、溝１６に充填された仮接合樹脂がワークウェハ１０の裏面に露出する。露出した仮接合樹脂は、ワークウェハ１０の上面からの通常光学系によりアライメントマーク部１７として認識させることが可能となる。このため、溝形成工程で形成する溝の深さは、研磨工程によって溝に充填された樹脂が対向面に露出する長さであればよい。
【００２６】
本プロセスを用いることにより、ＴＳＶ（via first）形成のように複雑なプロセスを介して貫通アライメントマークを形成することなく容易に研磨面側にアライメントマークを露出させることができる。その結果、通常光学系での精度の高いアライメント認識が可能となる。
ここで、通常光学系とは、アライナ、ステッパに代表される半導体露光装置に搭載されているような、上方すなわち露光面側から白色光（レジスト等感光樹脂に応じて一部波長帯をカットする場合もある）を投射してアライメントマークをＣＣＤカメラ等によって撮像することで画像認識するアライメント方式である。
【００２７】
より詳細には、一実施形態の半導体装置は、半導体装置に貫通ビアを形成しない構成において以下のような有利な効果を奏する。ＴＳＶ形成においては金属（多くはタングステンもしくはＰｏｌｙ−Ｓｉ）を埋め込むため、高温処理が必要となる。そのため、ＴＳＶ形成には、高アスペクトが難しいこと、貫通孔側壁にバリア膜形成などの複数工程を要するプロセス障壁があること、などの課題がある。一方、本実施形態ではＴＳＶ形成を実施しないため、これらの課題がない。従って、ＭＥＭＳデバイスのように貫通ビアを必要としないデバイスにおいて、ＴＳＶを形成することなく、シリコンの深堀エッチングのみにて同様の効果のアライメントマークが得られるという利点がある。
また、本実施形態では、仮接合樹脂は、硬化前にアライメントマーク溝（アライメント溝部）と接触させるため、真空雰囲気中であれば、仮接合樹脂はアライメントマーク溝内に毛管現象で入り込む。これは、高アスペクト比を可能とし、且つ、低温処理で対応できること、バリア膜などを必要としないこと、という利点となる。
【００２８】
加えて、一実施形態の半導体装置は、ＴＳＶを形成しないＭＥＭＳ等であって薄化する工程を有するデバイス全般に、上述したアライメントマーク溝を形成することが可能である。言い換えると、多様なデバイス装置に、貫通ビアのプロセス工程を実施しないでアライメントマークを形成することができるという有利な効果を奏する。
【００２９】
さらに加え、本実施形態は、アライメントマーク溝を形成するプロセスの際にダイシングライン部の溝形成を合わせて実施することを可能にする。これにより、研磨のタイミングで個片化ができるという有利な効果を奏する。この際、個片化された半導体基板は、仮接合樹脂層３０およびサポート基板２０により固定されているという利点もある。
【００３０】
また、個片化された半導体基板を複数積層して半導体装置を構成する場合に、各半導体基板のアライメントマーク部１７を用いることができる。例えば、溝１６に充填された樹脂に光を透過させて各半導体基板の位置を調整することが可能になる。言い換えると、デバイス面から裏面へ、樹脂を透過する光を用いたアライメントが可能になる。
アライメントマーク溝を形成する際に、各半導体基板のアライメントマーク溝の位置を同じにすることによって、複数の個片化された半導体基板を積層するときに半導体基板相互間のアライメントを高精度でかつ容易に実施することができる。この際、半導体基板からサポート基板が剥離されているか否かに関わらず、アライメントマーク部１７を用いることが可能である。
【００３１】
一実施形態の半導体装置は、例えば、インクジェットヘッド向けシリコンノズル、ＭＥＭＳデバイスの中で薄化したい装置（例えば、パッケージ蓋用途のウェハ、メンブレン形成するもの）などに適用することができる。
【００３２】
上述したように、一実施形態の半導体装置の製造方法は、半導体基板（ワークウェハ、ワーク基板）とサポート基板とを樹脂層を介して貼り合わせを行う工程と、貼り合せ後に半導体基板を研磨する工程とを有し、半導体基板に研磨後厚さと同等の深さを有するアライメントマークパターン溝を形成したことを特徴とする。これにより、精度の高いアライメントを実現することができる。
なお、本発明は上記に示す実施形態に限定されるものではない。本発明の範囲において、上記実施形態の各要素を、当業者であれば容易に考えうる内容に変更、追加、変換することが可能である。
【符号の説明】
【００３３】
１０  ワークウェハ
１２  保護膜
１６  溝
１７  アライメントマーク部
２０  サポート基板
３０  仮接合樹脂層
【先行技術文献】
【特許文献】
【００３４】
【特許文献１】特開２０１５−００５６９０号公報
【特許文献２】特許５９３４６２１号公報
【図１】
2018081984.tif 000003
【図２】
2018081984.tif 000004
【図３】
2018081984.tif 000005
【図４】
2018081984.tif 000006
【図５】
2018081984.tif 000007