(57)【要約】【課題】高品質な映像を与えることが可能な表示装置の駆動方法を提供することを一つの目的とする。【解決手段】Ｎ行Ｍ列のマトリクスに配置され、互いに電気的に接続される駆動トランジスタと発光素子を有する画素を複数有する表示装置の駆動方法が提供される。当該駆動方法は、Ｎ行から選択される一つの行内の画素に含まれる駆動トランジスタに流れる電流を測定し、選択された行以外の行内の画素へ映像信号を書き込んだのちに、選択された行内の画素へ映像信号を書き込むことを含む。【選択図】図３
2018054985.tif 000002
【特許請求の範囲】
【請求項１】
互いに電気的に接続される駆動トランジスタと発光素子を有する複数の画素が、Ｎ行Ｍ列のマトリクスに配置される表示装置において、
前記Ｎ行から選択される一つの行内の前記画素に含まれる前記駆動トランジスタに流れる電流を測定し、
選択された前記一つの行以外の行内の前記画素へ映像信号を書き込んだのちに、前記一つの行内の前記画素へ前記映像信号を書き込むことを含み、
前記Ｎと前記Ｍは１よりも大きい自然数である、前記表示装置の駆動方法。
【請求項２】
互いに電気的に接続される駆動トランジスタと発光素子を有する複数の画素が、Ｎ行Ｍ列のマトリクスに配置される表示装置において、
前記Ｎ行から選択される一つの行内の前記画素に含まれる前記発光素子に流れる電流を測定し、
選択された前記一つの行以外の行内の前記画素へ映像信号を書き込んだのちに、前記一つの行内の前記画素へ前記映像信号を書き込むことを含み、
前記Ｎと前記Ｍは１よりも大きい自然数である、前記表示装置の駆動方法。
【請求項３】
互いに電気的に接続される駆動トランジスタと発光素子を有する複数の画素が、Ｎ行Ｍ列のマトリクスに配置される表示装置において、
前記発光素子を消灯するデータを、前記Ｎ行から選択される少なくとも二つの行内の前記画素へ同時に書き込み、
前記少なくとも二つの行内に含まれる前記画素の前記駆動トランジスタに流れる電流を測定し、
前記少なくとも二つの行内の前記画素へ映像信号を行ごとに書き込むことを含み、
前記Ｎと前記Ｍは１よりも大きい自然数である、前記表示装置の駆動方法。
【請求項４】
互いに電気的に接続される駆動トランジスタと発光素子を有する複数の画素が、Ｎ行Ｍ列のマトリクスに配置される表示装置において、
前記発光素子を消灯するデータを、前記Ｎ行から選択される少なくとも二つの行内の前記画素へ同時に書き込み、
前記少なくとも二つの行内に含まれる前記画素の前記発光素子に流れる電流を測定し、
前記少なくとも二つの行内の前記画素へ映像信号を行ごとに書き込むことを含み、
前記Ｎと前記Ｍは１よりも大きい自然数である、前記表示装置の駆動方法。
【請求項５】
選択された前記一つの行以外の前記行のうち少なくとも一部の行の前記画素への前記映像信号の書き込みは、前記電流の測定時に行う、請求項１または２に記載の駆動方法。
【請求項６】
前記電流の測定時に、選択された前記一つの行以外の前記行のうち少なくとも一部の行の前記画素へ、前記発光素子を消灯する前記データを書き込むことをさらに含む、請求項３または４に記載の駆動方法。
【請求項７】
前記映像信号は、前記駆動トランジスタのゲートに書き込まれる、請求項１乃至４のいずれか一項に記載の駆動方法。
【請求項８】
前記Ｎ行内の前記画素へ前記映像信号を書き込んだのちに、前記発光素子を同時に点灯することを含む、請求項１または２に記載の駆動方法。
【請求項９】
前記電流の測定前に、前記Ｎ行の前記画素の前記駆動トランジスタをリセットすることをさらに含む、請求項１または２に記載の駆動方法。
【請求項１０】
選択された前記一つの行以外の前記行内の前記画素へ前記映像信号を行ごとに書き込み、その後、前記一つの行内の前記画素へ前記映像信号を書き込む、請求項１または２に記載の駆動方法。
【請求項１１】
測定された前記電流に基づき、前記映像信号の電位を調整することをさらに含む、請求項１乃至４のいずれか一項に記載の駆動方法。
【請求項１２】
前記Ｎ行内の前記画素の前記発光素子を行ごとに点灯することを含む、請求項３または４に記載の駆動方法。
【請求項１３】
前記Ｎ行内の前記画素の前記駆動トランジスタに、行ごとに映像信号を書き込むことを含む、請求項３または４に記載の駆動方法。
【請求項１４】
前記駆動トランジスタは第１の端子、および第２の端子を有し、
前記画素の各々は、
ゲート、第１の端子、および第２の端子を有する画素トランジスタと、
ゲート、第１の端子、および第２の端子を有するスイッチングトランジスタと、
第１の端子、および第２の端子を有する保持容量をさらに有し、
前記画素トランジスタの前記第２の端子は前記駆動トランジスタの前記ゲート、および前記保持容量の前記第１の端子と電気的に接続され、
前記駆動トランジスタの前記第２の端子は前記発光素子、前記保持容量の前記第２の端子、および前記スイッチングトランジスタの前記第２の端子と電気的に接続され、
前記電流の測定時、前記スイッチングトランジスタを活性化し、前記駆動トランジスタの前記第１の端子に印加される電位よりも低い電位を前記スイッチングトランジスタの前記第１の端子に印加することを含む、請求項１または３に記載の駆動方法。
【請求項１５】
前記駆動トランジスタは第１の端子、および第２の端子を有し、
前記画素の各々は、
ゲート、第１の端子、および第２の端子を有する画素トランジスタと、
ゲート、第１の端子、および第２の端子を有するスイッチングトランジスタと、
第１の端子、および第２の端子を有する保持容量をさらに有し、
前記画素トランジスタの前記第２の端子は前記駆動トランジスタの前記ゲート、および前記保持容量の前記第１の端子と電気的に接続され、
前記駆動トランジスタの前記第２の端子は前記発光素子、前記保持容量の前記第２の端子、および前記スイッチングトランジスタの前記第２の端子と電気的に接続され、
前記電流の測定時、前記スイッチングトランジスタを活性化し、前記駆動トランジスタの前記第１の端子に印加される電位よりも高い電位を前記スイッチングトランジスタの前記第１の端子に印加することを含む、請求項２または４に記載の駆動方法。
【請求項１６】
前記映像信号は、前記画素トランジスタの前記第１の端子に印加される、請求項１４または１５に記載の駆動方法。
【請求項１７】
前記画素の各々は、第１の端子と第２の端子を有する付加容量をさらに有し、
前記付加容量の前記第１の端子は、前記駆動トランジスタの前記第２の端子と電気的に接続される、請求項１４または１５に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態の一つは、表示装置、例えば、発光素子を含む表示装置の駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置や有機エレクトロルミネッセンス表示装置（以下、ＥＬ表示装置と記す）は、液晶素子や発光素子などの表示素子を含む複数の画素を有しており、各画素の駆動を制御することで映像を与えることができる。画素内の表示素子は複数のトランジスタによって制御される。このため、トランジスタの特性（閾値電圧や電圧―電流（Ｖ−Ｉ）特性など）が画素間でばらつくと、画素間での表示ばらつきが発生し、表示品質の低下を招く。このため、トランジスタの特性ばらつきを低減、あるいは消去するための駆動方法が開発されている。例えば特許文献１では、映像を表示せず、黒画像を表示する期間（以下、黒表示期間と記す）にトランジスタの閾値電圧Ｖｔｈを補正する方法が開示されている。特許文献２で開示される駆動方法では、画素に流れる電流を測定し、この電流値に基づいて映像信号を補正することで、トランジスタの特性ばらつきに起因する表示素子の輝度ばらつきが補正される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２２３４１号公報
【特許文献２】特開２００５−２８４１７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、高品質な映像を与えることが可能な表示装置の駆動方法を提供することを一つの目的とする。例えば、トランジスタの特性ばらつきや劣化を補正して画素の輝度のばらつきを抑制するための駆動方法を提供することを一つの目的とする。
【課題を解決するための手段】
【０００５】
本発明の実施形態の一つは、互いに電気的に接続される駆動トランジスタと発光素子を有する複数の画素が、Ｎ行Ｍ列のマトリクスに配置される表示装置の駆動方法である。当該駆動方法は、Ｎ行から選択される一つの行内の画素に含まれる駆動トランジスタに流れる電流を測定し、選択された行以外の行内の画素へ映像信号を書き込んだのちに、選択された行内の画素のへ映像信号を書き込むことを含む。ここで、ＮとＭは独立に１よりも大きい自然数である。
【０００６】
本発明の実施形態の一つは、互いに電気的に接続される駆動トランジスタと発光素子を有する複数の画素が、Ｎ行Ｍ列のマトリクスに配置される表示装置の駆動方法である。当該駆動方法は、Ｎ行から選択される一つの行内の画素に含まれる発光素子に流れる電流を測定し、選択された行以外の行内の画素へ映像信号を書き込んだのちに、選択された行内の画素へ映像信号を書き込むことを含む。ここで、ＮとＭは独立に１よりも大きい自然数である。
【０００７】
本発明の実施形態の一つは、互いに電気的に接続される駆動トランジスタと発光素子を有する複数の画素が、Ｎ行Ｍ列のマトリクスに配置される表示装置の駆動方法である。当該駆動方法は、発光素子を消灯するデータを、Ｎ行から選択される少なくとも二つの行内の画素へ同時に書き込み、選択された行内に含まれる画素の駆動トランジスタに流れる電流を測定し、選択された行内の画素へ映像信号を行ごとに書き込むことを含む。ここで、ＮとＭは独立に１よりも大きい自然数である。
【０００８】
本発明の実施形態の一つは、互いに電気的に接続される駆動トランジスタと発光素子を有する複数の画素が、Ｎ行Ｍ列のマトリクスに配置される表示装置の駆動方法である。当該駆動方法は、発光素子を消灯するデータを、Ｎ行から選択される少なくとも二つの行内の画素へ同時に書き込み、選択された行内に含まれる画素の発光素子に流れる電流を測定し、選択された行内の画素へ映像信号を行ごとに書き込むことを含む。ここで、ＮとＭは独立に１よりも大きい自然数である。
【０００９】
本発明の実施形態の一つは、互いに電気的に接続される駆動トランジスタと発光素子を有する複数の画素が、Ｎ行Ｍ列のマトリクスに配置される表示装置の駆動方法である。当該駆動方法は、Ｎ行から選択される少なくとも二つの行内の画素に含まれる駆動トランジスタに流れる電流を測定し、選択された行以外の行内の画素へ映像信号を書き込んだのちに、選択された行内の画素へ映像信号を書き込むことを含む。ここで、ＮとＭは独立に１よりも大きい自然数である。
【００１０】
本発明の実施形態の一つは、互いに電気的に接続される駆動トランジスタと発光素子を有する複数の画素が、Ｎ行Ｍ列のマトリクスに配置される表示装置の駆動方法である。当該駆動方法は、Ｎ行から選択される少なくとも二つの行内の画素に含まれる発光素子に流れる電流を測定し、選択された行以外の行内の画素へ映像信号を書き込んだのちに、選択された行内の画素へ映像信号を書き込むことを含む。ここで、ＮとＭは独立に１よりも大きい自然数である。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態の表示装置の模式的な斜視図。
【図２】本発明の実施形態の表示装置の構成を示す模式図。
【図３】本発明の実施形態の表示装置の画素の等価回路。
【図４】本発明の実施形態の表示装置の画素のタイミングチャート。
【図５】本発明の実施形態の表示装置の画素のタイミングチャート。
【図６】本発明の実施形態の表示装置の画素のタイミングチャート。
【図７】本発明の実施形態の表示装置の画素のタイミングチャート。
【図８】本発明の実施形態の表示装置の電流補正の態様を示す図。
【図９】本発明の実施形態の表示装置の電流補正の態様を示す図。
【図１０】本発明の実施形態の表示装置の電流補正の態様を示す図。
【図１１】本発明の実施形態の表示装置の画素のタイミングチャート。
【図１２】本発明の実施形態の表示装置の画素のタイミングチャート。
【図１３】本発明の実施形態の表示装置の画素のタイミングチャート。
【図１４】本発明の実施形態の表示装置の画素のタイミングチャート。
【図１５】本発明の実施形態の表示装置の画素のタイミングチャート。
【図１６】本発明の実施形態の表示装置の画素のタイミングチャート。
【図１７】本発明の実施形態の表示装置の画素のタイミングチャート。
【図１８】本発明の実施形態の表示装置の画素のタイミングチャート。
【図１９】本発明の実施形態の表示装置の構成を示す模式図。
【図２０】本発明の実施形態の表示装置の画素のタイミングチャート。
【図２１】本発明の実施形態の表示装置の画素のタイミングチャート。
【図２２】本発明の実施形態の表示装置の画素のタイミングチャート。
【発明を実施するための形態】
【００１２】
以下、本発明の各実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。
【００１３】
図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
【００１４】
本発明において、ある一つの膜を加工して複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の層構造、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。
【００１５】
本明細書および特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
【００１６】
（第１実施形態）
本実施形態では、表示装置の駆動方法、特にＥＬ表示装置の画素に含まれるトランジスタの特性ばらつきを解消するための電流補正を行うための駆動方法について説明する。
【００１７】
［１．構成］
図１は、本発明の第１の実施形態の表示装置１００の斜視図である。表示装置１００は行方向と列方向に配置される複数の画素１０６を備えた画素領域１０８、走査線駆動回路１０２、データ線駆動回路１０４を基板１１０の一方の面（上面）に有している。画素領域１０８、走査線駆動回路１０２、データ線駆動回路１０４は基板１１０と対向基板１１２との間に設けられる。外部回路（図示せず）からの各種信号は、基板１１０上に設けられた端子１１４に接続されるフレキシブルプリント回路（ＦＰＣ）などのコネクタを経由して走査線駆動回路１０２やデータ線駆動回路１０４に入力され、これらの信号に基づいて各画素１０６が制御される。
【００１８】
複数の画素１０６には互いに異なる色を与える有機発光素子や液晶素子などの表示素子を設けることができ、これにより、フルカラー表示を行うことができる。例えば赤色、緑色、あるいは青色を与える表示素子を三つの画素１０６にそれぞれ設けることができる。あるいは、全ての画素１０６で白色を与える表示素子を用い、カラーフィルタを用いて画素１０６ごとに赤色、緑色、あるいは青色を取り出してフルカラー表示を行ってもよい。最終的に取り出される色は赤色、緑色、青色の組み合わせには限られない。例えば四つの画素１０６からそれぞれ赤色、緑色、青色、白色の４種類の色を取り出すこともできる。画素１０６の配列にも制限はなく、ストライプ配列やデルタ配列などを採用することができる。なお本明細書では、画素１０６に設けられる表示素子として有機発光素子（以下、単に発光素子と記す）が含まれる例を説明する。
【００１９】
図２は、表示装置１００の画素領域１０８の模式図である。表示装置１００は、アクティブマトリクス型駆動方式を採用した有機ＥＬ表示装置である。画素領域１０８内には、互いに直交するＸ方向及びＹ方向に沿って、複数の画素１０６がマトリクス状に配置され、各画素１０６には画素回路ＰＸが設けられる。以下では、このマトリクスはＮ行Ｍ列の配列であるとして説明を行う。ＮとＭはそれぞれ独立に、１よりも大きい自然数である。
【００２０】
各画素回路ＰＸには、後述するように、発光素子ＯＬＥＤが１つずつ配置される。走査線駆動回路１０２及びデータ線駆動回路１０４は、各画素回路ＰＸ内の発光素子ＯＬＥＤを駆動して発光させることにより、映像を形成する役割を果たす。
【００２１】
具体的に説明すると、走査線駆動回路１０２は、画素領域１０８内に構成されるマトリクスのｎ行目に位置する複数の画素回路ＰＸに対し、共通に、走査信号線ＧＬ［ｎ］を介して走査信号を、制御線ＣＬ［ｎ］を介して制御信号を与えるように構成される。以下、ｎ行目の画素回路ＰＸへ与えられる走査信号とその電位をＶｇ［ｎ］、制御信号とその電位をＶｉｇ［ｎ］と記す。ｎは、１からＮ（マトリクスの行数）までの整数である。
【００２２】
データ線駆動回路１０４は、画素領域１０８内に構成されるマトリクスのｍ列目に位置する複数の画素回路ＰＸに対し、共通に、映像信号線ＳＬ［ｍ］を介して映像信号と初期化信号を時分割で供給するように構成される。ｍは、１からＭ（マトリクスの列数）までの整数である。以下、映像信号とその電位をＶｓｉｇ［ｍ］、初期化信号とその電位をＶｉｎｉと記す。映像信号Ｖｓｉｇ［ｍ］は、画素領域１０８で再現される映像のデータ（映像データ）に従って決定され、後述する補正方法によってその電位が調整される。一方、初期化信号Ｖｉｎｉは固定電位とすることができる。データ線駆動回路１０４はさらに、ｍ列目に位置する複数の画素回路ＰＸに対し、バイアス線ＶＬ［ｍ］を介してバイアス信号を与えるように構成される。バイアス信号とその電位をＶｓ［ｍ］と記す。
【００２３】
データ線駆動回路１０４はさらに、高電位電源配線ＰＶＤＤを介して各画素回路ＰＸに高電位と低電位を供給するよう構成される。高電位電源配線ＰＶＤＤから供給される高電位をＶＤＤ＿Ｈ、低電位をＶＤＤ＿Ｌと記す。図２には示していないが、画素領域１０８内には、画素回路ＰＸに対して共通に設けられ、低電位電源配線ＰＶＳＳに接続される共通電極が配置されており、データ線駆動回路１０４はこの共通電極に対して固定電位ＶＳＳを供給するよう構成される。
【００２４】
図３は、図１に示した画素回路ＰＸの等価回路である。同図には、画素領域１０８内に構成されるマトリクスのｎ行ｍ列に位置する画素回路ＰＸ（ｎ，ｍ）を示しているが、他の画素回路ＰＸについても同様である。
【００２５】
図３に示すように、画素回路ＰＸは、発光素子ＯＬＥＤの他、駆動トランジスタＤＲＴ、画素トランジスタＳＳＴ、スイッチングトランジスタＩＣＴ、および保持容量Ｃｓを有している。これらのトランジスタはいずれも、ゲートと一対の端子（第１の端子、第２の端子）を有し、保持容量Ｃｓは一対の端子（第１の端子、第２の端子）を有する。画素回路ＰＸはさらに、任意の構成として、付加容量Ｃａｄを有することができる。付加容量Ｃａｄも一対の端子（第１の端子、第２の端子）を有する。
【００２６】
画素トランジスタＳＳＴのゲートは、走査信号線ＧＬ［ｎ］と電気的に接続され、第１の端子は映像信号線ＳＬ［ｍ］と電気的に接続され、第２の端子は駆動トランジスタＤＲＴのゲートと保持容量Ｃｓの第１の端子に電気的に接続される。駆動トランジスタＤＲＴの第１の端子（ドレイン）は、高電位電源配線ＰＶＤＤに接続され、第２の端子（ソース）は、発光素子ＯＬＥＤの入力端子、スイッチングトランジスタＩＣＴの第２の端子、保持容量Ｃｓの第２の端子に接続される。発光素子ＯＬＥＤの出力端子は、固定電位ＶＳＳが供給される共通電極に接続される。固定電位ＶＳＳは低電位ＶＤＤ＿Ｌよりも低い一定電圧であればよく、例えば接地電位とすることができる。付加容量Ｃａｄを設ける場合、付加容量Ｃａｄの第１の端子は駆動トランジスタＤＲＴの第２の端子と、第２の端子は固定電位ＶＳＳに電気的に接続される。スイッチングトランジスタＩＣＴの第１の端子はバイアス線ＶＬ［ｍ］と、ゲートは制御線ＣＬ［ｎ］と電気的に接続される。
【００２７】
上記各トランジスタは、チャネル領域にシリコンやゲルマニウムなどの１４族元素、あるいは半導体特性を示す酸化物を有することができる。酸化物としては、例えばインジウム―ガリウム酸化物（ＩＧＯ）やインジウム―ガリウム―亜鉛（ＩＧＺＯ）など、１３族元素を含む酸化物が挙げられる。本実施形態では、これらのトランジスタはいずれもｎチャネル型の電界効果トランジスタとして記述するが、これらの一部やすべてをｐチャネル型の電界効果トランジスタとしてもよい。さらにこれらのトランジスタのチャネル領域は、単結晶、多結晶、微結晶、あるいはアモルファスから選択される種々のモルフォロジーを有することができる。たとえば、比較的低温でアモルファスシリコンを結晶化して得られる多結晶のモルフォロジー（低温多結晶シリコン（ＬＴＰＳ））を有することもできる。
【００２８】
画素トランジスタＳＳＴのゲートには、走査信号Ｖｇ［ｎ］が供給される。一方、画素には、詳しくは駆動トランジスタＤＲＴのゲートには、画素トランジスタＳＳＴを介して映像信号Ｖｓｉｇ［ｍ］、あるいは初期化信号Ｖｉｎｉが供給される。スイッチングトランジスタＩＣＴのゲートには、制御信号Ｖｉｇ［ｎ］が供給される。
【００２９】
［２．駆動方法］
図４は、本実施形態に係る駆動方法を説明するためのタイミングチャートであり、図３に示した各信号の時間変化を示す。以下、この図を参照しながら、画素回路ＰＸの動作と、それによる駆動トランジスタＤＲＴと発光素子ＯＬＥＤへ流れる電流を補正する方法について説明する。なお、以下では各トランジスタの活性状態をハイレベルに対応付けて説明するが、ハイレベルとローレベルのいずれを活性状態と呼ぶかについては、信号ごとに任意である。
【００３０】
本実施形態に係る駆動方法では、Ｎ行のうちの一行を選択し、当該選択された行の画素回路ＰＸにおいて電流補正を行い、選択された行以外の行の画素回路ＰＸへ映像データを書き込んだのちに、選択された行の画素回路ＰＸへ映像データを書き込む。また、これらの電流補正と映像データの書き込みは、表示装置１００の黒表示期間中に行う。図４には、この選択された行がＮ−１行目である例が示されており、この例を用いて以下に具体的な説明を行う。
【００３１】
図４に示すように、最初の水平走査期間（Ｈ）において、１行目からＮ行目の駆動トランジスタＤＲＴに対し、リセット動作を行う。すなわち、１行目からＮ行目の走査信号線ＧＬ［１］からＧＬ［Ｎ］に供給される走査信号Ｖｇ［１］からＶｇ［Ｎ］を一斉に活性化する。同様に、１行目からＮ行目の制御線ＣＬ［１］からＣＬ［Ｎ］に供給される制御信号Ｖｉｇ［１］からＶｉｇ［Ｎ］を一斉に活性化する。これにより、１行目からＮ行目に位置する画素トランジスタＳＳＴとスイッチングトランジスタＩＣＴがオンとなる。
【００３２】
これらの動作が行われる期間（リセット期間Ｐｒｓｔ）では、バイアス線ＶＬ［ｍ］は活性な状態であり、その電位Ｖｓ［ｍ］が駆動トランジスタＤＲＴの第２の端子、保持容量Ｃｓの第２の端子、および発光素子ＯＬＥＤの入力端子に供給される。また、各駆動トランジスタＤＲＴのゲートには、画素トランジスタＳＳＴを介して初期化信号Ｖｉｎｉが供給される。したがって、保持容量Ｃｓの第１の端子と第２の端子間には、ＶｉｎｉとＶｓ［ｍ］の電位差に相当する電荷が蓄積される。リセット期間Ｐｒｓｔにおけるバイアス線ＶＬ［ｍ］の電位Ｖｓ［ｍ］は、固定電位ＶＳＳと発光素子ＯＬＥＤの発光閾値電圧Ｖｔｈ（ｅ）の和よりも小さく設定。以上の操作により、１行目からＮ行目に位置する画素回路ＰＸの駆動トランジスタＤＲＴがリセットされる。
【００３３】
引き続く水平走査期間では、Ｎ−１行目の画素回路ＰＸの駆動トランジスタＤＲＴの電流補正を開始する（補正動作）。具体的には、Ｎ−１行目の走査信号線ＧＬ［Ｎ−１］と制御線ＣＬ［Ｎ−１］を再度活性にし、同時に、あるいはさらに次の水平走査期間でバイアス線ＶＬ［ｍ］を非活性な電位とする。この時のバイアス線ＶＬ［ｍ］の電位Ｖｓ［ｍ］は、低電位ＶＤＤ＿Ｌよりも小さくすればよい。これにより、高電位電源配線ＰＶＤＤから駆動トランジスタＤＲＴとスイッチングトランジスタＩＣＴを介して電流が流れ、この電流値をバイアス線ＶＬ［ｍ］に接続される電流計で測定する。図４では、リセット動作後にＮ−１行目の走査信号線ＧＬ［Ｎ−１］と制御線ＣＬ［Ｎ−１］が一度不活性な状態を経て再度活性化されるが、リセット動作が終了した後に不活性とせず、活性状態を維持したまま補正動作を開始してもよい。
【００３４】
測定された電流値は、Ｎ−１行目の駆動トランジスタＤＲＴに書き込まれる映像信号Ｖｓｉｇ［ｍ］の補正に用いられる。例えば、データ線駆動回路１０４、あるいは別途設けられる補正回路（図示せず）にルックアップテーブルを設ける。ルックアップテーブルには、画素回路ＰＸの駆動トランジスタＤＲＴの平均的なＶ−Ｉカーブを格納する。測定で得られた電流値や高電位電源配線ＰＶＤＤの電位（ＶＤＤ＿Ｈ、ＶＤＤ＿Ｓ）、バイアス線ＶＬ［ｍ］に印加される電位（Ｖｓ［ｍ］）などのデータに基づき、ルックアップテーブルに格納されたデータを参照し、補正動作を行った行の画素回路ＰＸ内の駆動トランジスタＤＲＴのＶ−Ｉ特性を予測する。そして予測したＶ−Ｉカーブが平均的なＶ−Ｉカーブに一致する、あるいは近づくよう、駆動トランジスタＤＲＴのゲートに印加する映像信号Ｖｓｉｇ［ｍ］を補正（調整）すればよい。なお、ルックアップテーブルを用いず、測定データなどからＩ−Ｖカーブを算出するための変換式を用いてもよい。これら一連の電流測定と補正が行われる期間が、選択された行における補正期間Ｐｃｏｍである。
【００３５】
ここで、Ｎ−１行目の画素回路ＰＸの駆動トランジスタＤＲＴに対して電流補正を行っている間（すなわち、Ｎ−１行目の補正期間Ｐｃｏｍ）、Ｎ−１行目以外の行のうち少なくとも一部の行の画素回路ＰＸへの映像データの書き込みを、行ごとに順次行う（書き込み動作）。具体的には図４に示すように、Ｎ行目、１行目、２行目の順でＮ−２行目に至るまで、順次走査信号線ＧＬ［ｎ］を活性化する。同時に、映像信号線ＳＬ［ｍ］には各行の映像データに対応する映像信号Ｖｓｉｇ［ｍ］が供給される。これにより、１行目からＮ−２行目、およびＮ−１行目の画素回路ＰＸの駆動トランジスタＤＲＴのゲートに、対応する映像データが書き込まれる。
【００３６】
次に、選択された行以外の行（Ｎ−１行目以外の行）の画素回路ＰＸの駆動トランジスタＤＲＴへの書き込みが終了した後、選択された行（Ｎ−１行目）の画素回路ＰＸの駆動トランジスタＤＲＴへの書き込みを行う。すなわち、Ｎ−１行目の画素回路ＰＸの駆動トランジスタＤＲＴの書き込みが開始される前に、Ｖｓ［ｍ］をバイアス線ＶＬ［ｍ］が活性となる電位へ切り替え、Ｎ−１行目の制御信号線ＣＬ［Ｎ−１］を非活性としてスイッチングトランジスタＩＣＴをオフとする。この操作により、Ｎ−１行目における電流補正が完了する。その後、Ｎ−１行目の走査信号線ＧＬ［Ｎ−１］を活性状態に切り替えて画素トランジスタＳＳＴをオンとし、補正された映像信号Ｖｓｉｇ［ｍ］を映像信号線ＳＬ［ｍ］から供給する。これにより、Ｎ−１行目の画素回路ＰＸの駆動トランジスタＤＲＴのゲートに補正後の映像データが書き込まれる。
【００３７】
全ての行への映像データの書き込みが行われる期間が書き込み期間Ｐｗｒｔであり、書き込み期間Ｐｗｒｔが終了する前に補正期間Ｐｃｏｍが終了する。補正期間Ｐｃｏｍは書き込み期間Ｐｗｒｔと重複する。この書き込み期間Ｐｗｒｔと補正期間Ｐｃｏｍにおいては、各行の画素回路ＰＸ内の発光素子ＯＬＥＤは発光しない。したがって、リセット期間Ｐｒｓｔ、補正期間Ｐｃｏｍ、書き込み期間Ｐｗｒｔの間は全ての画素回路ＰＸは発光を与えず、黒色を表示する（黒表示期間）。換言すると、電流補正と映像データの書き込みが黒表示期間内で行われる。
【００３８】
こののち、高電位電源配線ＰＶＤＤの電位を低電位ＶＤＤ＿Ｌから高電位ＶＤＤ＿Ｈへ切り替える。これに伴って各画素回路ＰＸでは、書き込まれた映像信号Ｖｓｉｇ［ｍ］に対応する電流が駆動トランジスタＤＲＴ内を流れる。この電流は発光素子ＯＬＥＤへ供給され、１行目からＮ行目の画素回路ＰＸ内の発光素子ＯＬＥＤが、映像信号Ｖｓｉｇ［ｍ］に対応する輝度で一斉に発光し（発光動作）、発光期間Ｐｅｍｉが開始される。こののち、高電位電源配線ＰＶＤＤの電位が高電位ＶＤＤ＿Ｈから低電位ＶＤＤ＿Ｌへ切り替わり、発光期間Ｐｅｍｉが終了し、再度黒表示期間が開始される。以上述べた一連のリセット動作、補正動作、書き込み動作、発光動作が一つのフレーム内で完了する。
【００３９】
引き続くフレームでは、例えばＮ行目の画素回路ＰＸの電流補正が行われる。具体的には図５に示すように、１行目からＮ行目に位置する画素回路ＰＸのリセット動作が終了した後、Ｎ行目の走査信号線ＧＬ［Ｎ］と制御線ＣＬ［Ｎ］を活性とし、バイアス線ＶＬ［ｍ］を非活性としてＮ行目の電流補正を開始する。その後の動作は上述した動作と同様である。
【００４０】
図６、７に、上述した電流補正を数フレームにわたって行う態様を模式的に示す。図６には、連続する第１フレームから第Ｎフレームにおける１行目からＮ行目の制御信号ＣＬ［ｎ］、バイアス信号Ｖｓ［ｍ］、および映像信号線ＳＬ［ｍ］の電位の変化が模式的に示されている。制御信号ＣＬ［ｎ］が活性となる期間が、選択された行内における補正期間Ｐｃｏｍに相当する。図６に示すように、各フレームは黒表示期間（Ｔ１）と発光期間（Ｔ２）に分割され、電流補正は黒表示期間内に行われる。
【００４１】
図７は、図６に示した第１フレームと第２フレームの一部をより詳細に示した図である。第１フレームでは、１行目からＮ行目に位置する画素回路ＰＸのリセット動作が最初の水平走査期間で行われる。引き続く水平走査期間では、第１の行の走査信号線ＧＬ［１］と制御線ＣＬ［１］が活性化され（楕円１２０参照）、電流補正が開始される。電流補正の開始後、２行目からＮ行目の走査信号線ＧＬ［２］からＧＬ［Ｎ］が順次活性化され、映像信号Ｖｓｉｇ［ｍ］の書き込みが行ごとに順次行われる。
【００４２】
Ｎ行目の画素回路ＰＸに対する映像信号Ｖｓｉｇ［ｍ］の書き込みが終了した後、１行目の画素回路ＰＸに対し、測定された電流に基づいて補正された映像信号Ｖｓｉｇ［ｍ］が書き込まれる（楕円１２２参照）。リセット動作から１行目の書き込み動作までが黒表示期間Ｔ１である。その後第１フレームは黒表示期間から発光期間Ｔ２へ移行する。この時、高電位電源配線ＰＶＤＤはｔ例電位ＶＤＤ＿Ｌから高電位ＶＤＤ＿Ｈへ切り替わり、これにより、１行目からＮ行目の画素回路ＰＸ内の発光素子ＯＬＥＤが発光する。第１フレームに引き続く第２フレームでは、１行目からＮ行目の画素回路ＰＸに対するリセット操作後、２行目の画素回路ＰＸにおける電流補正が行われる（楕円１２４参照）。そしてこの選択された２行目の書き込み動作は、それ以外の行の書き込み動作が終了した後に行われる（楕円１２６参照）。
【００４３】
本実施形態で述べた電流補正は、表示装置１００が表示を開始または終了する際、表示装置１００を含む電子機器に対して電源を投入するあるいは立ち下げる際に行ってもよい。
【００４４】
上述した駆動方法は、図３に示すように、一つの画素回路ＰＸ内に三つのトランジスタを設置することで行うことができる。したがって、各画素回路ＰＸ内におけるトランジスタの占有面積を小さくすることができ、高い開口率を確保することができる。その結果、消費電力が低減され、かつ高い解像度を有する表示装置を提供することができる。
【００４５】
上述した駆動方法では、電流補正を行う行の画素回路ＰＸへの映像信号Ｖｓｉｇ［ｍ］の書き込みは、他の行の書き込み動作が終了した後に行われる。したがって、電流補正を行うための時間を十分に確保することができ、正確な電流補正を行うことが可能となる。その結果、駆動トランジスタＤＲＴや画素トランジスタＳＳＴの特性ばらつきを効果的に補正することができ、表示斑の発生が抑制された高品質な画像を提供することができる。
【００４６】
（第２実施形態）
本実施形態では、第１実施形態とは異なる駆動方法に関して説明を行う。第１実施形態と同様の構成に関しては説明を割愛することがある。
【００４７】
図８に、本実施形態の駆動方法の概念図を示す。第１実施形態で述べた駆動方法では、電流補正は一行ごとに行うことができる。これに対し本実施形態の駆動方法では、複数の行に対して同時に電流補正を行うことが可能である。
［１．概要］
【００４８】
例えば図８（Ａ）乃至（Ｃ）に示すように、１行目から３行目の画素回路ＰＸに対して同時に電流補正を行った後、４行目から６行目の画素回路ＰＸに対して同時に電流補正を行う。さらにそののち、７行目から９行目の画素回路ＰＸに対して同時に電流補正を行う。すなわち、ある一つの行（例えば１行目）のフレームに着目した場合、連続する二つのフレームにおいて電流補正が行われる複数の行は、互いにすべて異なっていてもよい。
【００４９】
あるいは、ある一つの行（例えば１行目）のフレームに着目した場合、連続する二つのフレームにおいて、電流補正が行われる複数の行のうちの一部の行は両フレームにおいて電流補正に供されてもよい。例えば図９（Ａ）乃至（Ｄ）に示すように、１行目の第１フレームでは１行目から３行目の画素回路ＰＸに対して同時に電流補正を行った後、引き続く第２フレームでは２行目から４行目の画素回路ＰＸに対して同時に電流補正を行ってもよい。同様に、第３フレームでは３行目から５行目の画素回路ＰＸに対し、第４フレームでは４行目から６行目の画素回路ＰＸに対して同時に電流補正を行ってもよい。
【００５０】
同様に、例えば図１０（Ａ）乃至（Ｄ）に示すように、１行目の第１フレームでは１行目から３行目の画素回路ＰＸに対して同時に電流補正を行った後、引き続く第２フレームでは３行目から５行目の画素回路ＰＸに対して同時に電流補正を行ってもよい。同様に、第３フレームでは５行目から７行目の画素回路ＰＸに対し、第４フレームでは７行目から９行目の画素回路ＰＸに対して同時に電流補正を行ってもよい。このように、同時に電流補正を行う行数は任意に選択でき、また、連続するフレームにおいて重複して電流補正を行う行数も任意に選択できる。
【００５１】
同時に電流補正を行う行は必ずしも隣接する必要はない。例えば奇数行目の画素回路ＰＸに対して同時に補正を行い、その後偶数行目の画素ＰＸに対して同時に補正を行い、これらの補正動作を交替で繰り返してもよい。あるいは、例えばある一つの行のフレームに着目した場合、第１フレームでは１行目、５行目、９行目の画素回路ＰＸに対して同時に、第２フレームでは２行目、６行目、１０行目の画素回路ＰＸに対して同時に、第３フレームでは３行目、７行目、１１行目の画素回路ＰＸに対して同時に、第４フレームでは４行目、８行目、１２行目の画素回路ＰＸに対してて同時に電流補正を行ってもよい。すなわち、少なくとも一つ以上の行を挟む複数の行に位置する画素回路ＰＸに対して同時に電流補正してもよい。
【００５２】
このように電流補正を行うことで、測定される電流値が増大することになり、より正確な電流測定が可能となる。特に各画素回路ＰＸの駆動トランジスタＤＲＴを流れる電流が微弱な場合、複数の行目に位置する画素回路ＰＸに対して同時に電流補正を行うことで、より正確な補正が可能となる。
【００５３】
［２．駆動方法］
本実施形態の駆動方法を示すタイミングチャートの一例を図１１に示す。図１１では、Ｎ行のマトリクス状に配置された画素１０６を有する表示装置１００に対し、１行目と２行目に位置する画素回路ＰＸに対して電流補正を行う例が示されている。
【００５４】
まず、１行目からＮ行目に位置する画素回路ＰＸに対して映像信号Ｖｓｉｇ［ｍ］を供給し、映像データの書き込みを行う。具体的には、第１水平走査期間Ｈ1から第Ｎ水平走査期間ＨNにおいて、１行目からＮ行目の走査信号線ＧＬ［１］からＧＬ［Ｎ］をそれぞれ活性化させる。その間映像信号線ＳＬ［ｍ］には、各行に対応する映像信号Ｖｓｉｇ［ｍ］が供給され、映像に対応する映像データが駆動トランジスタＤＲＴのゲートに書き込まれる。各行において、書き込み動作が終了した後に走査信号線ＧＬ［ｎ］は非活性状態へ切り替わる。
【００５５】
この時、高電位電源配線ＰＶＤＤには高電位ＶＤＤ＿Ｈが与えられる。したがって各行において、映像信号Ｖｓｉｇ［ｍ］が供給されることによって発光が開始される。このため、第１実施形態とは異なり、発光が開始するタイミングは各行によって異なり、発光期間Ｐｅｍｉは行ごとにずれる。
【００５６】
Ｎ行目に位置する駆動トランジスタＤＲＴに対する書き込み動作が終了した後、電流補正が開始される。具体的には、第Ｎ水平期間ＨNが終了した後、映像信号線ＳＬ［ｍ］には初期化信号Ｖｉｎｉが供給される。さらに、１行目と２行目の走査信号線ＧＬ［１］、ＧＬ［２］、制御線ＣＬ［１］、ＣＬ［２］が活性化される。これにより、１行目と２行目の画素回路ＰＸの駆動トランジスタＤＲＴがオフ状態となり、これに接続される発光素子ＯＬＥＤの発光が停止し、黒表示期間（Ｐｂｌｋ）が開始される。ここで、１行目と２行目では発光が開始するタイミングは異なっており、１行目の発光素子ＯＬＥＤは２行目の発光素子ＯＬＥＤよりも早く発光が始まる。一方、黒表示期間は、１行目と２行目で同時に開始する。したがって、発光期間Ｐｅｍｉは、１行目よりも２行目の方が短い。このため、複数の行を同時に電流補正を行う場合、行間で発光期間Ｐｅｍｉの長さが異なることがある。
【００５７】
黒表示期間が始まると、バイアス線ＶＬ［ｍ］が活性状態から非活性状態へ切り替わる。これにより、第１実施形態で述べたように駆動トランジスタＤＲＴ、スイッチングトランジスタＩＣＴを経由して高電位電源配線ＰＶＤＤから電流が流れ、バイアス線ＶＬ［ｍ］に接続される電流計によって電流が測定される。
【００５８】
１行目と２行目において電流補正を行っている間、その他の行の画素回路ＰＸでは引き続き発光素子ＯＬＥＤが発光するが、これらの行では、発光期間が終了した後、走査信号線ＧＬ［ｎ］が順次活性化され、駆動トランジスタＤＲＴのゲートに初期化信号Ｖｉｎｉが供給される。したがって、これらの行では、発光素子ＯＬＥＤを消灯するデータが書き込まれ、黒表示期間が順次開始される。
【００５９】
図１２に、上述した電流補正を数フレームにわたって行う態様を模式的に示す。ここでは、１行目の画素回路ＰＸのフレームに着目し、第１から第ｋフレームまでが示されている。ここで、ｋは自然数であり、Ｎはｋの２倍である。図１２には、連続する第１フレームから第ｋフレームにおける１行目からＮ行目の画素回路ＰＸの制御信号ＣＬ［ｎ］、バイアス線ＶＬ［ｍ］、および映像信号線ＶＬ［ｍ］の電位の変化が示されている。
【００６０】
第１フレームにおいては１行目と２行目の画素回路ＰＸに対して電流補正が行われ、引き続く第２フレームでは３行目と４行目の画素回路ＰＸに対して電流補正が行われる。第ｋフレームではＮ−１行目とＮ行目の画素回路ＰＸに対して電流補正が行われる。これを繰り返すことで、全ての行について電流補正を行うことができる。
【００６１】
図１３は、図１２に示した第１乃至第３フレームをより詳細に示した図である。第１フレームでは、１行目からＮ行目の走査信号線ＧＬ［１］からＧＬ［Ｎ］が順次活性化され、これにより、１行目からＮ行目の画素回路ＰＸに対し、順次映像信号Ｖｓｉｇ［ｍ］が書き込まれ、それぞれの行において発光期間が開始される。その後、１行目と２行目の画素回路ＰＸの駆動トランジスタＤＲＴに初期化信号Ｖｉｎｉが同時に書き込まれ（楕円１３０参照）、バイアス線ＶＬ［ｍ］が不活性となることで、これらの行で黒表示期間、および電流補正が開始される。３行目からＮ行目の画素回路ＰＸも、順次初期化信号Ｖｉｎｉが書き込まれ、黒表示期間が開始される。
【００６２】
１行目と２行目の画素回路ＰＸでは、黒表示期間中に電流補正が終了し、第２フレームにおいて、補正された映像信号Ｖｓｉｇ［ｍ］が駆動トランジスタＤＲＴに順次書き込まれる（楕円１３２参照）。一方３行目と４行目の画素回路ＰＸに対し、順次映像信号Ｖｓｉｇ［ｍ］が書き込まれ、それぞれの行において発光が始まるが、その後これらの行の画素回路ＰＸの駆動トランジスタＤＲＴに初期化信号Ｖｉｎｉが同時に書き込まれ、バイアス線ＶＬ［ｍ］が不活性となることで、黒表示期間、および電流補正が開始される（楕円１３４参照）。
【００６３】
３行目と４行目の画素回路ＰＸに対し電流補正が終了すると、これらの画素回路ＰＸには第３フレームにおいて補正後の映像信号Ｖｓｉｇ［ｍ］が書き込まれ、発光が開始される（楕円１３６参照）。これらのプロセスを繰り返すことで、全ての行に対して電流補正が行われる。
【００６４】
上述した動作をより一般化した場合のタイミングチャートを図１４に示す。ここでは、１行目からｋ行目の画素回路ＰＸに対して同時に電流補正が行われる場合の各信号の変化が図示されている。図１４において、実践の矢印は各行における発光期間を示し、鎖線の矢印は非発光期間、すなわち黒表示期間を示す。ｋはＮより小さい自然数である。
【００６５】
図１４に示すように、１行目からＮ行目の画素回路ＰＸに対し、映像信号の書き込みが順次行われ、発光期間Ｐｅｍｉが開始される。その後、映像信号線ＳＬ［ｍ］の電位がＶｉｎｉへ切り替わり、１行目からｋ行目までの走査信号線ＧＬ［１］からＧＬ［ｋ］が同時に活性化され、これらの行の画素回路ＰＸにおいて初期化信号Ｖｉｎｉが駆動トランジスタＤＲＴに書き込まれる（楕円１４０参照）。一方、ｋ＋１行目からＮ行目までは、走査信号線ＧＬ［ｋ＋１］からＧＬ［Ｎ］は順番に活性化され、初期化信号Ｖｉｎｉの書き込みが順次行われる（楕円１４２参照）。したがって、１行目からｋ行目の画素回路ＰＸでは同時に黒表示期間Ｐｂｌｋが開始され、一方、ｋ＋１行目からＮ行目の画素回路ＰＸでは黒表示期間は順次開始される。
【００６６】
走査信号線ＧＬ［１］からＧＬ［ｋ］が同時に活性化されると、バイアス線ＶＬ［ｍ］が非活性となり、第１実施形態で述べたように、１行目からｋ行目の画素回路ＰＸにおいて、駆動トランジスタＤＲＴとスイッチングトランジスタＩＣＴを介して高電位電源配線ＰＶＤＤから電流が流れる。この電流の電流値を用い、１行目からｋ行目までの画素回路ＰＸに与えられる映像信号Ｖｓｉｇ［ｍ］の電位が調整され、補正が行われる。
【００６７】
第１実施形態と同様、本実施形態で述べた電流補正は、表示装置１００が表示を開始または終了する際、表示装置１００を含む電子機器に対して電源を投入するあるいは立ち下げる際に行ってもよい。
【００６８】
上述したように、本実施形態の駆動方法では、複数の行に位置する画素回路ＰＸに対して同時に電流補正を行う。したがって、検出可能な電流が大きくなるため、より正確な電流補正を行うことができる。また、一つの行を流れる電流値が小さい場合でも、各行ごとの電流値を正確に算出することが可能となる。その結果、正確な電流補正ができ、表示斑のない、高品質な画像を提供することができる。
【００６９】
（第３実施形態）
本実施形態では、第１、第２実施形態とは異なる駆動方法に関して説明を行う。第１実施形態と同様の構成に関しては説明を割愛することがある。本実施形態で述べる表示装置の駆動方法では、Ｎ行のうちの少なくとも２つ以上の行を選択し、当該選択された行の画素回路ＰＸの電流補正を行い、選択された行以外の行の画素回路ＰＸへ映像データを書き込んだのちに、選択された行の画素回路ＰＸへ映像データを書き込む。また、これらの電流補正と映像データの書き込みは、表示装置１００の黒表示期間内に行う。
【００７０】
図１５に、本実施形態の駆動方法における走査信号線ＧＬ［ｎ］、制御線ＣＬ［ｎ］、バイアス線ＶＬ［ｍ］、映像信号線ＳＬ［ｍ］、および高電位電源配線ＰＶＤＤの信号の変化を示す。ここでは、Ｎ−１行目とＮ行目の画素回路ＰＸに対して同時に電流補正を行う例が示されている。
【００７１】
最初の水平走査期間Ｈ1において、１行目からＮ行目の画素回路ＰＸの駆動トランジスタＤＲＴに対してリセット動作を行う。具体的には、１行目からＮ行目の走査信号線ＧＬ［１］からＧＬ［Ｎ］、および制御線ＣＬ［１］からＣＬ［Ｎ］を同時に活性化し、駆動トランジスタＤＲＴに初期化信号Ｖｉｎｉを供給する。したがって、この水平走査期間Ｈ1以降、表示装置１００全体において黒表示期間が始まる。
【００７２】
次に、Ｎ−１行目とＮ行目の画素回路ＰＸに対して同時に電流補正を開始する。すなわち、Ｎ−１行目とＮ行目の走査信号線ＧＬ［Ｎ−１］、ＧＬ［Ｎ］、および制御線ＣＬ［Ｎ−１］とＣＬ［Ｎ］を同時に活性化し、さらに、バイアス線ＶＬ［ｍ］を非活性とする。これにより、Ｎ−１行目とＮ行目の画素回路ＰＸでは、駆動トランジスタＤＲＴとスイッチングトランジスタＩＣＴを介して高電位電源配線ＰＶＤＤから電流が流れ、この値を測定して電流補正を行う。
【００７３】
一方、電流補正と同時に、１行目からＮ−２行目までの画素回路ＰＸでは、映像信号Ｖｓｉｇ［ｍ］の書き込みが順次行われる。これらの行の書き込みが終了した後、電流補正が終了する。すなわち、バイアス線ＶＬ［ｍ］を活性化し、Ｎ−１行目とＮ行目の制御線ＣＬ［Ｎ−１］とＣＬ［Ｎ］を非活性とする。その後、これらの補正を行った行の画素回路ＰＸに対し、補正後の映像信号Ｖｓｉｇ［ｍ］を書き込む。
【００７４】
これらの動作が終了した後、高電位電源配線ＰＶＤＤを高電位ＶＤＤ＿Ｈへ切り替えることで、１行目からＮ行目の画素回路ＰＸにおいて、高電位電源配線ＰＶＤＤから駆動トランジスタＤＲＴを経由して発光素子ＯＬＥＤへ映像信号Ｖｓｉｇ［ｍ」に応じた電流が流れる。これにより、黒表示期間が終了し、発光期間が始まる。換言すると、電流補正は黒表示期間内に行われる。
【００７５】
上述した動作をより一般化した場合のタイミングチャートを図１６に示す。ここでは、１行目からｋ行目の画素回路ＰＸに対して順次映像信号Ｖｓｉｇ［ｍ］書き込みを行い、それと同時にｋ＋１行目からＮ行目までの画素回路ＰＸに対して同時に電流補正が行われる場合の各信号の変化が図示されている。ここで、ｋはＮより小さい自然数である。
【００７６】
図１６に示すように、最初の水平走査期間Ｈ1でのリセット動作によって１行目からＮ行目において黒表示期間が開始する。その後、１行目からｋ行目の画素回路ＰＸに対して映像信号Ｖｓｉｇ［ｍ］の書き込みが順次行われる。この時、ｋ＋１行目からＮ行目の画素回路ＰＸに対し、同時に電流補正を行う。すなわち、ｋ＋１行目からＮ行目の走査信号線ＧＬ［ｋ＋１］からＧＬ［Ｎ］、および制御線ＣＬ［ｋ＋１］からＣＬ［Ｎ］を同時に活性化し、さらに、バイアス線ＶＬ［ｍ］を非活性とする。これにより、ｋ＋１行目からＮ行目の画素回路ＰＸでは、駆動トランジスタＤＲＴとスイッチングトランジスタＩＣＴを介して高電位電源配線ＰＶＤＤから電流が流れ、この値を測定して電流補正を行う。
【００７７】
電流補正が終了した後、補正されたｋ＋１行目からＮ行目の画素回路ＰＸに対し、補正後の映像信号Ｖｓｉｇ［ｍ」の書き込みを順次行う。その後高電位電源配線ＰＶＤＤの電位を高電位ＶＤＤ＿Ｈへ切り替えることで１行目からＮ行目の画素回路ＰＸの発光素子ＯＬＥＤが発光し、発光期間Ｐｅｍｉが始まる。
【００７８】
本実施形態では、連続する複数の行に対して同時に電流補正を行う例を示したが、第２実施形態と同様、少なくとも一つの行を挟持する複数の行に対して同時に電流補正を行ってもよい。また、第１、第２実施形態と同様、本実施形態で述べた電流補正は、表示装置１００が表示を開始または終了する際、表示装置１００を含む電子機器に対して電源を投入するあるいは立ち下げる際に行ってもよい。
【００７９】
上述したように、本実施形態の駆動方法では、複数の行に位置する画素回路ＰＸに対して同時に電流補正を行う。したがって、検出可能な電流が大きくなるため、より正確な電流補正を行うことができる。また、一つの行を流れる電流値が小さい場合でも、各行ごとの電流値を正確に算出することが可能となる。また、電流補正を行う行の画素回路ＰＸへの映像信号Ｖｓｉｇ［ｍ］の書き込みは、他の行の書き込み動作が終了した後に行われる。したがって、電流補正を行うための時間を十分に確保することができ、正確な電流補正を行うことが可能となる。その結果、駆動トランジスタＤＲＴや画素トランジスタＳＳＴに対して正確な電流補正が可能であり、これらのトランジスタの特性ばらつきを効果的に解消し、表示斑のない、高品質な画像を提供することができる。
【００８０】
（第４実施形態）
本実施形態では、第１乃至第３実施形態と異なる駆動方法に関して説明を行う。第１乃至第３実施形態と同様の構成に関しては説明を割愛することがある。
【００８１】
本実施形態の表示装置の駆動方法は、発光素子ＯＬＥＤ内を流れる電流、あるいは流すことができる電流を用いて電流補正を行う点で、第１乃至第３実施形態の駆動方法と異なる。
【００８２】
より具体的には、図１７に示すように、電流補正が開始される際、バイアス線ＶＬ［ｍ］を非活性状態から活性化状態へ移行させるようにバイアス信号Ｖｓ［ｍ］の電位を変化させる点で、本実施形態の駆動方法は第１乃至第３実施形態と異なる。この場合、電流補正を行わない期間ではバイアス線ＶＬ［ｍ］は不活性状態を維持する。補正期間では、バイアス線ＶＬ［ｍ］の電位Ｖｓ［ｍ］は、固定電位ＶＳＳと発光素子ＯＬＥＤの発光閾値電圧Ｖｔｈ（ｅ）の和よりも大きい範囲で任意に選択することができる。ただし、補正期間では発光素子ＯＬＥＤの発光強度が必要以上に大きくならないよう、固定電位ＶＳＳと発光素子ＯＬＥＤの発光閾値電圧Ｖｔｈ（ｅ）の和に対して大きな差を持たないことが好ましい。このように電位Ｖｓ［ｍ］を制御することで、スイッチングトランジスタＩＣＴを介して発光素子ＯＬＥＤへ電流が流れ、この電流値を用いて電流補正を行うことができる。なお、発光素子ＯＬＥＤを流れる電流をより正確に測定するため、発光素子ＯＬＥＤとミラーの関係になるトランジスタを設けてもよい。
【００８３】
図１７で示した駆動方法は、上述した相違点を除き、第１実施形態とほぼ同様であるが、本実施形態の駆動方法は、第２実施形態の駆動方法にも適用することができる。例えば図１８に示すように、複数の行（ここでは、１行目と２行目）の画素回路ＰＸに対して電流補正を行う際、バイアス線ＶＬ［ｍ］を非活性状態から活性化状態へ移行させるようにバイアス信号Ｖｓ［ｍ］の電位を変化させてもよい。
【００８４】
上述した駆動方法では、発光素子ＯＬＥＤの入力端子と出力端子間に印加される電圧とともに、発光素子ＯＬＥＤを流れる、あるいは発光素子ＯＬＥＤに流すことができる電流値に関する情報を得ることができる。これらの情報に基づいて、およびデータ線駆動回路や外部回路内に備えられるルックアップテーブルに格納される発光素子ＯＬＥＤの平均的なＩ−Ｖ特性を参照し、補正動作を行った行の画素回路ＰＸ内の発光素子ＯＬＥＤのＶ−Ｉ特性を予測する。そして予測したＶ−Ｉカーブが平均的なＶ−Ｉカーブに一致する、あるいは近づくよう、駆動トランジスタＤＲＴのゲートに印加する映像信号Ｖｓｉｇ［ｍ］を補正（調整）すればよい。
【００８５】
第１乃至第３実施形態と同様、本実施形態の駆動方法を適用することにより、電流補正を行うための時間を十分に確保することができ、正確な電流補正を行うことが可能となる。その結果、発光素子ＯＬＥＤの特性や劣化挙動のばらつきを効果的に補正することができ、表示斑の発生が抑制された高品質な画像を提供することができる。
【００８６】
（第５実施形態）
本実施形態では、第１乃至第４実施形態で述べた駆動方法をより効果的に実現するためのデータ線駆動回路１０４の構造に関して説明を行う。第１乃至第４実施形態と同様の構成については説明を割愛することがある。
【００８７】
図１９に、表示装置１００の上面模式図を示す。図１９における画素領域１０８の構成は図２で示したそれと同様である。データ線駆動回路１０４は、デコーダ１５０、スイッチ１５２、電流計１５４、パルス波発生回路１５６、アンプ１５８などを有する。データ線駆動回路１０４はこれらの構成外の回路などを有していてもよい。上記構成すべてが一つのデータ線駆動回路１０４内に設けられる必要はなく、例えば基板１１０上に設けられるデータ線駆動回路１０４内に上記構成の一部が、基板１１０とは別の基板上に設けられ、端子１１４を介して表示装置１００と電気的に接続される駆動回路に残りの構成が形成されていてもよい。
【００８８】
デコーダ１５０は映像信号線ＳＬ［ｍ］と接続され、外部回路からアンプ１５８を介して供給される映像信号Ｖｓｉｇ［ｍ］をデコードし、映像信号線ＳＬ［ｍ］へ供給する。図１９に示すように、表示装置１００に複数のデコーダ１５０が設けられていてもよい。デコーダ１５０は複数のスイッチ１５２と接続されており、各スイッチ１５２は対応するバイアス線ＶＬ［ｍ］と電気的に接続される。スイッチ１５２としては、例えばトランジスタを用いることができる。デコーダ１５０はスイッチ１５２を制御することで、バイアス線ＶＬ［ｍ］と電流計１５４間の接続を制御する。電流計１５４にはパルス波を発生するためのパルス波発生回路１５６が接続されており、パルス波発生回路１５６によってバイアス信号Ｖｓ［ｍ］が決定される。なお、パルス波発生回路１５６はデータ線駆動回路１０４内に設けず、外部回路で発生させたパルス波を直接電流計１５４へ供給してもよい。
【００８９】
図１９に示した例では、二つの電流計１５４ａ、１５４ｂが設けられ、バイアス線ＶＬ［ｍ］はこれら二つの電流計１５４ａ、１５４ｂのいずれかに接続されている。しかし、電流計１５４の数に制約はなく、バイアス線ＶＬ［ｍ］と同数、あるいはそれ以下とすることができる。
【００９０】
図１９に示したスイッチ１５２の制御について、図２０を用いて説明する。図２０は、第１実施形態で述べた駆動方法に係るタイミングチャートの一例であり、Ｎ行目の画素回路ＰＸを補正する場合のフレームにおける各種信号の変化を表している。
【００９１】
リセット期間Ｐｒｓｔにおいて、スイッチ１５２ａ、１５２ｂ、１５２ｃの全てをオンに切り替え、１列目からＭ列目のバイアス線ＶＬ［１］からＶＬ［Ｍ］をパルス波発生回路１５６、および電流計１５４と接続する。図１９の例ではバイアス線ＶＬ［ｍ］は二系統に分かれており、それぞれの系統で独立して電流値を測定することができる。例えば１列目からｌ列目のバイアス線ＶＬ［１］からＶＬ［ｌ］に流れる電流を電流計１５４ａで測定し、ｌ＋１列目からＭ列目のバイアス線ＶＬ［ｌ＋１］からＶＬ［Ｍ］に流れる電流を電流計１５４ａで測定することができる。ここでｌは１より大きくＭより小さい整数である。これにより、各行における電流補正を二つの領域に分けて行うことができ、より精密な電流補正を行うことができる。
【００９２】
同様に、第３実施形態で述べた駆動方法に係るタイミングチャートの一例を図２１に示す。図２１には、ｋ＋１行目からＮ行目の画素回路ＰＸにおいて電流補正を同時に行い、かつこれらの画素回路ＰＸへの映像データの書き込みは、他の行の画素回路ＰＸへの映像データの書き込みが終了した後に行う例が示されている。この例においても、リセット期間Ｐｒｓｔおよび補正期間においてスイッチ１５２ａ、１５２ｂ、１５２ｃの全てをオンに切り替え、二系統で電流値を測定することができる。その結果、より精密な電流補正が可能となる。
【００９３】
本実施形態で述べたように、電流計とバイアス線ＶＬ［ｍ］間にスイッチを設け、そのオン―オフを制御することにより、より精密な電流補正が可能となり、高品質な画像を提供することができる。
【００９４】
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【００９５】
本明細書においては、開示例として主にＥＬ表示装置の場合を例示したが、他の適用例として、その他の自発光型表示装置、液晶表示装置、あるいは電気泳動素子などを有する電子ペーパ型表示装置など、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能である。
【００９６】
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【００９７】
１００：表示装置、１０２：走査線駆動回路、１０４：データ線駆動回路、１０６：画素、１０８：画素領域、１１０：基板、１１２：対向基板、１１４：端子、１２０：楕円、１２２：楕円、１２４：楕円、１２６：楕円、１３０：楕円、１３２：楕円、１３４：楕円、１３６：楕円、１４０：楕円、１４２：楕円、１５０：デコーダ、１５２：スイッチ、１５２ａ：スイッチ、１５２ｂ：スイッチ、１５２ｃ：スイッチ、１５４：電流計、１５４ａ：電流計、１５４ｂ：電流計、１５６：パルス波発生回路、１５８：アンプ、ＧＬ：走査信号線、ＣＬ：制御線、ＳＬ：映像信号線、ＶＬ：バイアス線、ＰＶＤＤ：高電位電源配線、ＰＶＳＳ：低電位電源配線、ＩＣＴ：スイッチングトランジスタ、ＳＳＴ：画素トランジスタ、ＤＲＴ：駆動トランジスタ、Ｖｇ：走査信号、Ｖｉｇ：制御信号、Ｖｓｉｇ：映像信号、Ｖｉｎｉ：初期化信号、Ｖｓ：バイアス信号、ＶＤＤ＿Ｈ：高電位、ＶＤＤ＿Ｌ：低電位、ＶＳＳ：固定電位
【図１】
2018054985.tif 000003
【図２】
2018054985.tif 000004
【図３】
2018054985.tif 000005
【図４】
2018054985.tif 000006
【図５】
2018054985.tif 000007
【図６】
2018054985.tif 000008
【図７】
2018054985.tif 000009
【図８】
2018054985.tif 000010
【図９】
2018054985.tif 000011
【図１０】
2018054985.tif 000012
【図１１】
2018054985.tif 000013
【図１２】
2018054985.tif 000014
【図１３】
2018054985.tif 000015
【図１４】
2018054985.tif 000016
【図１５】
2018054985.tif 000017
【図１６】
2018054985.tif 000018
【図１７】
2018054985.tif 000019
【図１８】
2018054985.tif 000020
【図１９】
2018054985.tif 000021
【図２０】
2018054985.tif 000022
【図２１】
2018054985.tif 000023
【図２２】
2018054985.tif 000024