(57)【要約】【課題】正及び負の傾斜角度をそれぞれ与える各静電アクチュエータに対して同時に駆動電圧が印加されることを抑制する。【解決手段】この駆動回路は、第１期間において、第１静電アクチュエータを駆動する第１デジタル駆動信号を配線に出力し、第１期間と重ならない第２期間において、第２静電アクチュエータを駆動する第２デジタル駆動信号を配線に出力する制御部と、上記配線と電気的に接続されたＤ／Ａコンバータと、Ｄ／Ａコンバータと電気的に接続された入力端、第１静電アクチュエータと電気的に接続された第１出力端、及び第２静電アクチュエータと電気的に接続された第２出力端を有するスイッチ回路と、を備える。制御部は、第１期間では入力端と第１出力端とが接続するようにスイッチ回路を制御し、第２期間では入力端と第２出力端とが接続するようにスイッチ回路を制御する。【選択図】図２
2018005037.tif 000002
【特許請求の範囲】
【請求項１】
回動軸周りの正の角度でミラー面を傾斜させる第１静電アクチュエータと、前記回動軸周りの負の角度でミラー面を傾斜させる第２静電アクチュエータとを備えるＭＥＭＳミラーを駆動する回路であって、
第１期間において、前記第１静電アクチュエータを駆動する第１デジタル駆動信号を配線に出力し、第１期間と重ならない第２期間において、前記第２静電アクチュエータを駆動する第２デジタル駆動信号を前記配線に出力する制御部と、
前記配線と電気的に接続され、前記第１デジタル駆動信号及び前記第２デジタル駆動信号を電圧信号に変換するＤ／Ａコンバータと、
前記Ｄ／Ａコンバータと電気的に接続された入力端、前記第１静電アクチュエータと電気的に接続された第１出力端、及び前記第２静電アクチュエータと電気的に接続された第２出力端を有するスイッチ回路と、
を備え、
前記制御部は、前記第１期間では前記入力端と前記第１出力端とが接続するように前記スイッチ回路を制御し、前記第２期間では前記入力端と前記第２出力端とが接続するように前記スイッチ回路を制御する、ＭＥＭＳミラー駆動回路。
【請求項２】
前記第１出力端と前記第１静電アクチュエータとの間に電気的に接続された第１増幅回路と、
前記第２出力端と前記第２静電アクチュエータとの間に電気的に接続された第２増幅回路と、
を更に備える、請求項１に記載のＭＥＭＳミラー駆動回路。
【請求項３】
前記制御部は、前記第１期間と前記第２期間との間の第３期間において、前記第１静電アクチュエータ及び前記第２静電アクチュエータが非駆動状態となる第３デジタル駆動信号を前記配線に出力する、請求項１または２に記載のＭＥＭＳミラー駆動回路。
【請求項４】
前記スイッチ回路が第３出力端を更に有し、
前記制御部は、前記第１期間と前記第２期間との間の第３期間において、前記入力端と前記第３出力端とが接続するように前記スイッチ回路を制御する、請求項１または２に記載のＭＥＭＳミラー駆動回路。
【請求項５】
前記第１出力端と前記第１静電アクチュエータとの間のノードと基準電位線との間に電気的に接続された第１容量素子と、
前記第２出力端と前記第２静電アクチュエータとの間のノードと前記基準電位線との間に電気的に接続された第２容量素子と、
を更に備える、請求項３または４に記載のＭＥＭＳミラー駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳミラー駆動回路に関するものである。
【背景技術】
【０００２】
特許文献１には、光スイッチの駆動装置に関する技術が記載されている。この文献に記載された駆動装置は、制御回路と、１つのＭＥＭＳ（Micro Electro Mechanical Systems）ミラーにつき２つのＤ／Ａ変換器と、１つのＭＥＭＳミラーにつき２つの駆動回路とを備える。制御回路によって出力された２軸の電圧情報をＤ／Ａ変換器でアナログ信号に変換したのち、駆動回路で増幅するとともに正電圧と負電圧に分離して出力し、ＭＥＭＳミラーの各軸の一方の電極に正電圧を印加し、他方の電極に負電圧を印加する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−１４００６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
光通信ネットワークにおいて、ＭＥＭＳミラーを利用した光スイッチが用いられている。ＭＥＭＳミラーとしては、例えば静電型のアクチュエータを有するものがある。このようなＭＥＭＳミラーでは、ミラー部分に回転軸を設け、その回転軸の一方側に正の傾斜角度を与える静電アクチュエータを、他方側に負の傾斜角度を与える静電アクチュエータをそれぞれ配置する。そして、いずれか一方の静電アクチュエータに電圧を印加することにより、その電圧の大きさに応じた角度でミラー部分を傾斜させる。
【０００５】
従来の駆動回路では、これら２つの静電アクチュエータに対して共通の演算素子（ＭＣＵ）から別個の配線に出力された２つの駆動信号が、それぞれアナログ変換及び増幅されて駆動電圧となり、各静電アクチュエータに提供される。しかしながらこのような回路構成では、演算素子における制御タイミングのズレや設定ミスにより、２つの静電アクチュエータに対して同時に駆動電圧が印加される恐れがある。ＭＥＭＳミラーは微細な機械要素であって極めて繊細であるので、各静電アクチュエータに対して同時に駆動電圧が印加されると、ＭＥＭＳミラーに負荷がかかり、性能が劣化する恐れがある。
【０００６】
本発明は、このような問題点に鑑みてなされたものであり、正の傾斜角度を与える静電アクチュエータ及び負の傾斜角度を与える静電アクチュエータに対して同時に駆動電圧が印加されることを抑制できるＭＥＭＳミラー駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、本発明の一実施形態に係るＭＥＭＳミラー駆動回路は、回動軸周りの正の角度でミラー面を傾斜させる第１静電アクチュエータと、回動軸周りの負の角度でミラー面を傾斜させる第２静電アクチュエータとを備えるＭＥＭＳミラーを駆動する回路であって、第１期間において、第１静電アクチュエータを駆動する第１デジタル駆動信号を配線に出力し、第１期間と重ならない第２期間において、第２静電アクチュエータを駆動する第２デジタル駆動信号を配線に出力する制御部と、配線と電気的に接続され、第１デジタル駆動信号及び第２デジタル駆動信号を電圧信号に変換するＤ／Ａコンバータと、Ｄ／Ａコンバータと電気的に接続された入力端、第１静電アクチュエータと電気的に接続された第１出力端、及び第２静電アクチュエータと電気的に接続された第２出力端を有するスイッチ回路と、を備える。制御部は、第１期間では入力端と第１出力端とが接続するようにスイッチ回路を制御し、第２期間では入力端と第２出力端とが接続するようにスイッチ回路を制御する。
【発明の効果】
【０００８】
本発明によるＭＥＭＳミラー駆動回路によれば、正の傾斜角度を与える静電アクチュエータ及び負の傾斜角度を与える静電アクチュエータに対して同時に駆動電圧が印加されることを抑制できる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の一実施形態に係るＭＥＭＳミラー駆動回路によって駆動されるＭＥＭＳミラーの構成を示す平面図である。
【図２】図２は、駆動回路の構成を示す回路図である。
【図３】図３（ａ）は、ＭＣＵからスイッチ回路へ出力される制御信号の時間変化の一例を示すグラフである。図３（ｂ）は、ＭＣＵから出力されるデジタル駆動信号の時間変化の一例を示すグラフである。
【図４】図４は、第１変形例に係る駆動回路の構成を示す回路図である。
【図５】図５（ａ）は、ＭＣＵからスイッチ回路へ出力される制御信号の時間変化の一例を示すグラフである。図５（ｂ）は、ＭＣＵから出力されるデジタル駆動信号の時間変化の一例を示すグラフである。
【図６】図６は、第２変形例に係る駆動回路の構成を示す回路図である。
【図７】図７（ａ）は、ＭＣＵからスイッチ回路へ出力される制御信号の遅延前における時間変化の一例を示すグラフである。図７（ｂ）は、制御信号の遅延後における時間変化の一例を示すグラフである。図７（ｃ）は、ＭＣＵから出力されるデジタル駆動信号の時間変化の一例を示すグラフである。
【図８】図８は、比較例としての駆動回路を示す回路図である。
【発明を実施するための形態】
【００１０】
［本願発明の実施形態の説明］
最初に、本発明の実施形態の内容を列記して説明する。本発明の一実施形態に係るＭＥＭＳミラー駆動回路は、回動軸周りの正の角度でミラー面を傾斜させる第１静電アクチュエータと、回動軸周りの負の角度でミラー面を傾斜させる第２静電アクチュエータとを備えるＭＥＭＳミラーを駆動する回路であって、第１期間において、第１静電アクチュエータを駆動する第１デジタル駆動信号を配線に出力し、第１期間と重ならない第２期間において、第２静電アクチュエータを駆動する第２デジタル駆動信号を配線に出力する制御部と、配線と電気的に接続され、第１デジタル駆動信号及び第２デジタル駆動信号を電圧信号に変換するＤ／Ａコンバータと、Ｄ／Ａコンバータと電気的に接続された入力端、第１静電アクチュエータと電気的に接続された第１出力端、及び第２静電アクチュエータと電気的に接続された第２出力端を有するスイッチ回路と、を備える。制御部は、第１期間では入力端と第１出力端とが接続するようにスイッチ回路を制御し、第２期間では入力端と第２出力端とが接続するようにスイッチ回路を制御する。
【００１１】
このＭＥＭＳミラー駆動回路において、制御部は、第１静電アクチュエータを駆動する第１デジタル駆動信号と、第２静電アクチュエータを駆動する第２デジタル駆動信号とを、共通のＤ／Ａコンバータに出力する。すなわち、制御部は、第１期間において第１デジタル駆動信号を出力し、第１期間と重ならない第２期間において第２デジタル駆動信号を出力する。そして、第１期間では、制御部が入力端と第１出力端とを接続するようにスイッチ回路を制御するので、第１デジタル駆動信号から変換された電圧信号は第１静電アクチュエータに提供される。また、第２期間では、制御部が入力端と第２出力端とを接続するようにスイッチ回路を制御するので、第２デジタル駆動信号から変換された電圧信号は第２静電アクチュエータに提供される。すなわち、このＭＥＭＳミラー駆動回路では、スイッチ回路によって駆動電圧が第１静電アクチュエータまたは第２静電アクチュエータに選択的に提供される。従って、各静電アクチュエータに対して同時に駆動電圧が印加されることを抑制できる。
【００１２】
また、上記のＭＥＭＳミラー駆動回路は、第１出力端と第１静電アクチュエータとの間に接続された第１増幅回路と、第２出力端と第２静電アクチュエータとの間に接続された第２増幅回路と、を更に備えてもよい。このように、増幅回路がスイッチ回路の前段ではなく後段に設けられることにより、スイッチ回路では比較的定電圧の電圧信号を扱うこととなるので、スイッチ回路の規模を小さくすることができる。
【００１３】
また、上記のＭＥＭＳミラー駆動回路において、制御部は、第１期間と第２期間との間の第３期間において、第１静電アクチュエータ及び第２静電アクチュエータが非駆動状態となる第３デジタル駆動信号を配線に出力してもよい。或いは、上記のＭＥＭＳミラー駆動回路において、スイッチ回路が第３出力端を更に有し、制御部は、第１期間と第２期間との間の第３期間において、入力端と第３出力端とが接続するようにスイッチ回路を制御してもよい。
【００１４】
静電アクチュエータは僅かな容量を有するので、駆動電圧の印加が停止されても、その容量に蓄積された電荷が放電されるまでは静電アクチュエータが駆動され続ける。上記のように、第１静電アクチュエータを駆動する第１期間と、第２静電アクチュエータを駆動する第２期間との間に、第１静電アクチュエータ及び第２静電アクチュエータのいずれも駆動されない第３期間を設けることにより、その前の期間に駆動されていた静電アクチュエータの放電を促し、２つの静電アクチュエータが同時に駆動することを抑制できる。
【００１５】
また、上記のＭＥＭＳミラー駆動回路は、第１出力端と第１静電アクチュエータとの間のノードと基準電位線との間に接続された第１容量素子と、第２出力端と第２静電アクチュエータとの間のノードと基準電位線との間に接続された第２容量素子と、を更に備えてもよい。このような第１容量素子および第２容量素子は、例えばノイズ除去のためのフィルタを構成する。そして、このような場合、駆動電圧の印加が停止されても、第１容量素子または第２容量素子に蓄積された電荷が放電されるまでは静電アクチュエータが駆動され続ける。上記のように、第１静電アクチュエータを駆動する第１期間と、第２静電アクチュエータを駆動する第２期間との間に、第１静電アクチュエータ及び第２静電アクチュエータのいずれも駆動されない第３期間を設けることにより、第１容量素子または第２容量素子の放電を促し、２つの静電アクチュエータが同時に駆動することを抑制できる。
【００１６】
［本願発明の実施形態の詳細］
本発明の実施形態に係るＭＥＭＳミラー駆動回路の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１７】
図１は、本発明の一実施形態に係るＭＥＭＳミラー駆動回路（以下、単に駆動回路という）によって駆動されるＭＥＭＳミラー１０の構成を示す平面図である。このＭＥＭＳミラー１０は、いわゆるジンバル型のチルトミラーの構成を備えており、例えば光ネットワークを構成する光スイッチに用いられる。図１に示されるように、ＭＥＭＳミラー１０は、ミラー面１１を有しており第１回動軸１２ａの周りに回動する第１回動部１３と、第１回動部１３を回動可能に支持するとともに第２回動軸１２ｂの周りに回動する第２回動部１４とを備えている。
【００１８】
ミラー面１１の平面形状は円形状、四角形状など様々であり、第１回動軸１２ａは、ミラー面１１の中心を通りＹ軸方向に沿って延びている。第１回動部１３は、第１回動軸１２ａを中心軸線とする円柱状の一対の軸部１３ａ，１３ｂを有しており、該一対の軸部１３ａ，１３ｂが第２回動部１４に回動自在に支えられている。また、第１回動部１３は、静電アクチュエータ１５を構成する一方の櫛歯状電極１５ａと、静電アクチュエータ１６を構成する一方の櫛歯状電極１６ａとを有する。
【００１９】
第２回動軸１２ｂは、ミラー面１１の中心を通りＸ軸方向に沿って延びている。第２回動部１４は、第２回動軸１２ｂを中心軸線とする円柱状の一対の軸部１４ａ，１４ｂを有しており、該一対の軸部１４ａ，１４ｂがＭＥＭＳミラー１０の枠体１９に回動自在に支えられている。また、第２回動部１４は、静電アクチュエータ１５を構成する他方の櫛歯状電極１５ｂと、静電アクチュエータ１６を構成する他方の櫛歯状電極１６ｂとを有する。
【００２０】
静電アクチュエータ１５，１６は、第１回動軸１２ａを挟んで第１回動軸１２ａの両側に配置される。静電アクチュエータ１５は、本実施形態における第１静電アクチュエータであり、第１回動軸１２ａ周りの順回転方向にミラー面１１を動作させる。櫛歯状電極１５ａと櫛歯状電極１５ｂとは交互に噛み合うように配置され、櫛歯状電極１５ａと櫛歯状電極１５ｂとの間で電位差に応じた静電気力が発生することにより、該静電気力に応じた（正確には、電位差の２乗に比例する）正の傾斜角度をミラー面１１に与える。また、静電アクチュエータ１６は、本実施形態における第２静電アクチュエータであり、第１回動軸１２ａ周りの逆回転方向にミラー面１１を動作させる。櫛歯状電極１６ａと櫛歯状電極１６ｂとは交互に噛み合うように配置され、櫛歯状電極１６ａと櫛歯状電極１６ｂとの間で電位差に応じた静電気力が発生することにより、該静電気力に応じた（正確には、電位差の２乗に比例する）負の傾斜角度をミラー面１１に与える。なお、ミラー面１１の傾斜角度範囲は例えば±数度である。
【００２１】
第２回動部１４は、静電アクチュエータ１７を構成する一方の櫛歯状電極１７ａと、静電アクチュエータ１８を構成する一方の櫛歯状電極１８ａとを更に有する。枠体１９は、静電アクチュエータ１７を構成する他方の櫛歯状電極１７ｂと、静電アクチュエータ１８を構成する他方の櫛歯状電極１８ｂとを有する。
【００２２】
静電アクチュエータ１７，１８は、第２回動軸１２ｂを挟んで第２回動軸１２ｂの両側に配置される。静電アクチュエータ１７は、本実施形態における第１静電アクチュエータであり、第２回動軸１２ｂ周りの順回転方向にミラー面１１を動作させる。櫛歯状電極１７ａと櫛歯状電極１７ｂとは交互に噛み合うように配置され、櫛歯状電極１７ａと櫛歯状電極１７ｂとの間で電位差に応じた静電気力が発生することにより、該静電気力に応じた（正確には、電位差の２乗に比例する）正の傾斜角度をミラー面１１に与える。また、静電アクチュエータ１８は、本実施形態における第２静電アクチュエータであり、第２回動軸１２ｂ周りの逆回転方向にミラー面１１を動作させる。櫛歯状電極１８ａと櫛歯状電極１８ｂとは交互に噛み合うように配置され、櫛歯状電極１８ａと櫛歯状電極１８ｂとの間で電位差に応じた静電気力が発生することにより、該静電気力に応じた（正確には、電位差の２乗に比例する）負の傾斜角度をミラー面１１に与える。
【００２３】
図２は、本実施形態の駆動回路１Ａの構成を示す回路図である。なお、図２には、ＭＥＭＳミラー１０の各静電アクチュエータ１５〜１８を模擬する回路部分が併せて示されている。静電アクチュエータ１５〜１８は、互いに並列に接続された抵抗Ｒａ及び容量Ｃａによって模擬される。抵抗Ｒａの抵抗値は、例えば数ＧΩといった極めて大きな値である。容量Ｃａの容量値は、例えば数十ｐＦといった小さな値である。この例で示されるＭＥＭＳミラー１０は、４つの入力端子１０ａ〜１０ｄと１つの共通端子１０ｅとを備える。４つの入力端子１０ａ〜１０ｄは、それぞれ対応する静電アクチュエータ１５〜１８の一方の櫛歯状電極に接続されている。１つの共通端子１０ｅは、４つの静電アクチュエータ１５〜１８の他方の櫛歯状電極に接続されている。共通端子１０ｅは、駆動回路１Ａの基準電位線（ＧＮＤ線）５に接続される。
【００２４】
駆動回路１Ａは、制御部としてのマイクロコントロールユニット（ＭＣＵ）２１と、Ｄ／Ａコンバータ２２ａ，２２ｂと、スイッチ回路２３，２４と、増幅回路２５ａ〜２５ｄと、フィルタ回路２６ａ〜２６ｄと、電流制限抵抗２７ａ〜２７ｄと、を備える。
【００２５】
ＭＣＵ２１は、中央演算処理回路及びメモリを有しており、予め記憶されたプログラムに従って動作する。ＭＣＵ２１は、配線３１ａを介してＤ／Ａコンバータ２２ａの入力端と電気的に接続されており、配線３１ｂを介してＤ／Ａコンバータ２２ｂの入力端と電気的に接続されている。ＭＣＵ２１は、Ｄ／Ａコンバータ２２ａに対し、ＭＥＭＳミラー１０の第１回動軸１２ａ周りにミラー面１１を動作させるためのデジタル駆動信号Ｄ１を出力する。また、ＭＣＵ２１は、Ｄ／Ａコンバータ２２ｂに対し、ＭＥＭＳミラー１０の第２回動軸１２ｂ周りにミラー面１１を動作させるためのデジタル駆動信号Ｄ２を出力する。配線３１ａ，３１ｂは、例えばデータバスである。なお、Ｄ／Ａコンバータ２２ａ，２２ｂは、ＭＣＵ２１に内蔵されていてもよい。また、ミラー面１１の傾斜角とデジタル駆動信号Ｄ１，Ｄ２との関係に関するデータは、予め記憶装置に格納されている。ＭＣＵ２１は、上位のホストコントローラから接続先の光パスの要求を受け付けると、記憶装置のデータに応じてデジタル駆動信号Ｄ１，Ｄ２を変更する。
【００２６】
Ｄ／Ａコンバータ２２ａの出力端は、配線３２ａを介してスイッチ回路２３と電気的に接続されている。また、Ｄ／Ａコンバータ２２ｂの出力端は、配線３２ｂを介してスイッチ回路２４と電気的に接続されている。Ｄ／Ａコンバータ２２ａは、ＭＣＵ２１から出力されたデジタル駆動信号Ｄ１を電圧信号Ｖ１に変換する。Ｄ／Ａコンバータ２２ｂは、ＭＣＵ２１から出力されたデジタル駆動信号Ｄ２を電圧信号Ｖ２に変換する。Ｄ／Ａコンバータ２２ａ，２２ｂからの出力電圧は、例えば下限０Ｖ、上限数Ｖの範囲内である。
【００２７】
スイッチ回路２３は、Ｄ／Ａコンバータ２２ａと電気的に接続された入力端２３ａと、入力端子１０ａを介して静電アクチュエータ１５と電気的に接続された第１出力端２３ｂと、入力端子１０ｂを介して静電アクチュエータ１６と電気的に接続された第２出力端２３ｃとを有する。また、スイッチ回路２３は、ＭＣＵ２１と電気的に接続された制御端子を更に有する。スイッチ回路２３は、例えば一又は複数のトランジスタを含んで構成されるアナログスイッチである。スイッチ回路２３は、ＭＣＵ２１からの制御信号Ｓ１に応じて、入力端２３ａと第１出力端２３ｂ及び第２出力端２３ｃとの接続を切り替えることにより、入力端２３ａと第１出力端２３ｂとの接続状態、及び入力端２３ａと第２出力端２３ｃとの接続状態を選択的に実現する。
【００２８】
増幅回路２５ａは、本実施形態における第１増幅回路であって、第１出力端２３ｂと静電アクチュエータ１５との間に電気的に接続されている。また、増幅回路２５ｂは、本実施形態における第２増幅回路であって、第２出力端２３ｃと静電アクチュエータ１６との間に電気的に接続されている。これらの増幅回路２５ａ，２５ｂは、Ｄ／Ａコンバータ２２ａからスイッチ回路２３を介して得られた０Ｖから数Ｖの範囲の電圧信号Ｖ１を、例えば０Ｖから数十Ｖないし数百Ｖ（例えば２００Ｖ）の範囲に増幅して駆動電圧ＶＤ１を生成する。
【００２９】
増幅回路２５ａとスイッチ回路２３との間のノードＮ１と基準電位線５との間には、抵抗素子Ｒ１が接続されている。この抵抗素子Ｒ１は、スイッチ回路２３の第１出力端２３ｂが開放状態（非接続状態）であるときに、増幅回路２５ａへの入力電圧を０Ｖに規定するために設けられる。同様に、増幅回路２５ｂとスイッチ回路２３との間のノードＮ２と基準電位線５との間には、抵抗素子Ｒ２が接続されている。この抵抗素子Ｒ２は、スイッチ回路２３の第２出力端２３ｃが開放状態（非接続状態）であるときに、増幅回路２５ｂへの入力電圧を０Ｖに規定するために設けられる。
【００３０】
フィルタ回路２６ａ，２６ｂは、スイッチ回路２３と静電アクチュエータ１５，１６との間（本実施形態では増幅回路２５ａ，２５ｂと静電アクチュエータ１５，１６との間）にそれぞれ電気的に接続されている。これらのフィルタ回路２６ａ，２６ｂは、駆動電圧ＶＤ１に含まれるノイズやＭＥＭＳミラー１０の共振周波数成分を低減する（好ましくは除去する）ための回路である。一例では、フィルタ回路２６ａは、スイッチ回路２３と静電アクチュエータ１５との間に接続された抵抗Ｒ３、及び、抵抗Ｒ３の静電アクチュエータ１５側の一端と基準電位線５との間に接続された容量素子Ｃ１を有する。また、フィルタ回路２６ｂは、スイッチ回路２３と静電アクチュエータ１６との間に接続された抵抗Ｒ４、及び、抵抗Ｒ４の静電アクチュエータ１６側の一端と基準電位線５との間に接続された容量素子Ｃ２を有する。容量素子Ｃ１は、第１出力端２３ｂと静電アクチュエータ１５との間のノードＮ３と基準電位線５との間に接続された第１容量素子である。また、容量素子Ｃ２は、第２出力端２３ｃと静電アクチュエータ１６との間のノードＮ４と基準電位線５との間に接続された第２容量素子である。
【００３１】
電流制限抵抗２７ａ，２７ｂは、スイッチ回路２３と静電アクチュエータ１５，１６との間にそれぞれ電気的に接続されている。電流制限抵抗２７ａ，２７ｂは、ＭＥＭＳミラー１０を保護するための抵抗であって、静電アクチュエータ１５，１６に流れる電流を制限する。なお、電流制限抵抗は、共通端子１０ｅと基準電位線５との間に接続されてもよい。
【００３２】
スイッチ回路２４は、Ｄ／Ａコンバータ２２ｂと電気的に接続された入力端２４ａと、入力端子１０ｃを介して静電アクチュエータ１７と電気的に接続された第１出力端２４ｂと、入力端子１０ｄを介して静電アクチュエータ１８と電気的に接続された第２出力端２４ｃとを有する。また、スイッチ回路２４は、ＭＣＵ２１と電気的に接続された制御端子を更に有する。スイッチ回路２４は、例えば一又は複数のトランジスタを含んで構成されるアナログスイッチである。スイッチ回路２４は、ＭＣＵ２１からの制御信号Ｓ２に応じて、入力端２４ａと第１出力端２４ｂ及び第２出力端２４ｃとの接続を切り替えることにより、入力端２４ａと第１出力端２４ｂとの接続状態、及び入力端２４ａと第２出力端２４ｃとの接続状態を選択的に実現する。
【００３３】
増幅回路２５ｃは、本実施形態における第１増幅回路であって、第１出力端２４ｂと静電アクチュエータ１７との間に電気的に接続されている。また、増幅回路２５ｄは、本実施形態における第２増幅回路であって、第２出力端２４ｃと静電アクチュエータ１８との間に電気的に接続されている。これらの増幅回路２５ｃ，２５ｄは、Ｄ／Ａコンバータ２２ｂからスイッチ回路２４を介して得られた０Ｖから数Ｖの範囲の電圧信号Ｖ２を、例えば０Ｖから数十Ｖないし数百Ｖ（例えば２００Ｖ）の範囲に増幅して駆動電圧ＶＤ２を生成する。
【００３４】
増幅回路２５ｃとスイッチ回路２４との間のノードＮ５と基準電位線５との間には、抵抗素子Ｒ５が接続されている。この抵抗素子Ｒ５は、スイッチ回路２４の第１出力端２４ｂが開放状態（非接続状態）であるときに、増幅回路２５ｃへの入力電圧を０Ｖに規定するために設けられる。同様に、増幅回路２５ｄとスイッチ回路２４との間のノードＮ６と基準電位線５との間には、抵抗素子Ｒ６が接続されている。この抵抗素子Ｒ６は、スイッチ回路２４の第２出力端２４ｃが開放状態（非接続状態）であるときに、増幅回路２５ｄへの入力電圧を０Ｖに規定するために設けられる。
【００３５】
フィルタ回路２６ｃ，２６ｄは、スイッチ回路２４と静電アクチュエータ１７，１８との間（本実施形態では増幅回路２５ｃ，２５ｄと静電アクチュエータ１７，１８との間）にそれぞれ電気的に接続されている。これらのフィルタ回路２６ｃ，２６ｄは、駆動電圧ＶＤ２に含まれるノイズやＭＥＭＳミラー１０の共振周波数成分（例えば数ｋＨｚ）を低減する（好ましくは除去する）ための回路である。一例では、フィルタ回路２６ｃは、スイッチ回路２４と静電アクチュエータ１７との間に接続された抵抗Ｒ７、及び、抵抗Ｒ７の静電アクチュエータ１７側の一端と基準電位線５との間に接続された容量素子Ｃ３を有する。また、フィルタ回路２６ｄは、スイッチ回路２４と静電アクチュエータ１８との間に接続された抵抗Ｒ８、及び、抵抗Ｒ８の静電アクチュエータ１８側の一端と基準電位線５との間に接続された容量素子Ｃ４を有する。容量素子Ｃ３は、第１出力端２４ｂと静電アクチュエータ１７との間のノードＮ７と基準電位線５との間に接続された第１容量素子である。また、容量素子Ｃ４は、第２出力端２４ｃと静電アクチュエータ１８との間のノードＮ８と基準電位線５との間に接続された第２容量素子である。
【００３６】
電流制限抵抗２７ｃ，２７ｄは、スイッチ回路２４と静電アクチュエータ１７，１８との間にそれぞれ電気的に接続されている。電流制限抵抗２７ｃ，２７ｄは、ＭＥＭＳミラー１０を保護するための抵抗であって、静電アクチュエータ１７，１８に流れる電流を制限する。なお、電流制限抵抗は、共通端子１０ｅと基準電位線５との間に接続されてもよい。
【００３７】
以上の構成を備える駆動回路１Ａの動作について説明する。図３（ａ）は、ＭＣＵ２１からスイッチ回路２３（または２４）へ出力される制御信号Ｓ１（またはＳ２）の時間変化の一例を示すグラフである。図３（ｂ）は、ＭＣＵ２１から出力されるデジタル駆動信号Ｄ１（またはＤ２）の時間変化の一例を示すグラフである。
【００３８】
いま、図１に示された第１回動軸１２ａ周りのミラー面１１の傾斜角の符号を正から負へ変更する場合を考える。図３（ｂ）に示されるように、ミラー面１１の傾斜角の符号が正である第１期間Ｔ１において、ＭＣＵ２１は、静電アクチュエータ１５を駆動する第１デジタル駆動信号Ｄ１１を、デジタル駆動信号Ｄ１として配線３１ａに出力する。そして、ＭＣＵ２１は、第１期間Ｔ１と重ならない第２期間Ｔ２において、静電アクチュエータ１６を駆動する第２デジタル駆動信号Ｄ１２を、デジタル駆動信号Ｄ１として配線３１ａに出力する。なお、これらの第１デジタル駆動信号Ｄ１１及び第２デジタル駆動信号Ｄ１２は、Ｄ／Ａコンバータ２２ａによって電圧信号に変換される。
【００３９】
また、ＭＣＵ２１は、第１期間Ｔ１と第２期間Ｔ２との間の第３期間Ｔ３において、静電アクチュエータ１５，１６が共に非駆動状態となる第３デジタル駆動信号Ｄ１３を、デジタル駆動信号Ｄ１として配線３１ａに出力する。一例では、第３デジタル駆動信号Ｄ１３は、駆動電圧ＶＤ１が０Ｖとなる信号である。
【００４０】
一方、図３（ａ）に示されるように、ＭＣＵ２１は、第１期間Ｔ１では入力端２３ａと第１出力端２３ｂとが接続するようにスイッチ回路２３を制御する制御信号Ｓ１１を制御信号Ｓ１として出力し、第２期間Ｔ２では入力端２３ａと第２出力端２３ｃとが接続するようにスイッチ回路２３を制御する制御信号Ｓ１２を制御信号Ｓ１として出力する。このような制御信号Ｓ１の切り替えは、例えば第３期間Ｔ３の間に行われる。
【００４１】
次に、図１に示された第２回動軸１２ｂ周りのミラー面１１の傾斜角の符号を正から負へ変更する場合を考える。図３（ｂ）に示されるように、ミラー面１１の傾斜角の符号が正である第１期間Ｔ１において、ＭＣＵ２１は、静電アクチュエータ１７を駆動する第１デジタル駆動信号Ｄ２１を、デジタル駆動信号Ｄ２として配線３１ｂに出力する。そして、ＭＣＵ２１は、第１期間Ｔ１と重ならない第２期間Ｔ２において、静電アクチュエータ１８を駆動する第２デジタル駆動信号Ｄ２２を、デジタル駆動信号Ｄ２として配線３１ｂに出力する。なお、これらの第１デジタル駆動信号Ｄ２１及び第２デジタル駆動信号Ｄ２２は、Ｄ／Ａコンバータ２２ｂによって電圧信号に変換される。
【００４２】
また、ＭＣＵ２１は、第１期間Ｔ１と第２期間Ｔ２との間の第３期間Ｔ３において、静電アクチュエータ１７，１８が共に非駆動状態となる第３デジタル駆動信号Ｄ２３を、デジタル駆動信号Ｄ２として配線３１ｂに出力する。一例では、第３デジタル駆動信号Ｄ２３は、駆動電圧ＶＤ２が０Ｖとなる信号である。
【００４３】
一方、図３（ａ）に示されるように、ＭＣＵ２１は、第１期間Ｔ１では入力端２４ａと第１出力端２４ｂとが接続するようにスイッチ回路２４を制御する制御信号Ｓ２１を制御信号Ｓ２として出力し、第２期間Ｔ２では入力端２４ａと第２出力端２４ｃとが接続するようにスイッチ回路２４を制御する制御信号Ｓ２２を制御信号Ｓ２として出力する。このような制御信号Ｓ２の切り替えは、例えば第３期間Ｔ３の間に行われる。
【００４４】
なお、図３（ａ）及び図３（ｂ）では第１期間Ｔ１が第２期間Ｔ２よりも前にある場合を例示しているが、第２期間Ｔ２が第１期間Ｔ１の前にあってもよい。
【００４５】
以上に説明した、本実施形態の駆動回路１Ａによる効果について説明する。図８は、比較例としての駆動回路１００を示す回路図である。この駆動回路１００は、４つの静電アクチュエータ１５〜１８にそれぞれ対応するＤ／Ａコンバータ２２ｃ〜２２ｆ、増幅回路２５ａ〜２５ｄ、フィルタ回路２６ａ〜２６ｄ、及び電流制限抵抗２７ａ〜２７ｄを備えている。すなわち、この駆動回路１００は、本実施形態の駆動回路１Ａと異なり、Ｄ／Ａコンバータを各静電アクチュエータ毎に備えている。しかしながらこのような回路構成では、ＭＣＵ２１における制御タイミングのズレや設定ミスにより、静電アクチュエータ１５，１６に対して（或いは静電アクチュエータ１７，１８に対して）同時に駆動電圧が印加される恐れがある。ＭＥＭＳミラー１０は微細な機械要素であって極めて繊細であるので、静電アクチュエータ１５，１６に対して（或いは静電アクチュエータ１７，１８に対して）同時に駆動電圧が印加されると、ＭＥＭＳミラー１０に負荷がかかり、性能が劣化する恐れがある。
【００４６】
これに対し、本実施形態の駆動回路１Ａでは、ＭＣＵ２１が、静電アクチュエータ１５を駆動する第１デジタル駆動信号Ｄ１１と、静電アクチュエータ１６を駆動する第２デジタル駆動信号Ｄ１２とを、共通のＤ／Ａコンバータ２２ａに出力する。すなわち、ＭＣＵ２１は、第１期間Ｔ１において第１デジタル駆動信号Ｄ１１を出力し、第１期間Ｔ１と重ならない第２期間Ｔ２において第２デジタル駆動信号Ｄ１２を出力する。そして、第１期間Ｔ１では、ＭＣＵ２１が入力端２３ａと第１出力端２３ｂとを接続するようにスイッチ回路２３を制御するので、第１デジタル駆動信号Ｄ１１から変換された電圧信号Ｖ１は、駆動電圧ＶＤ１となって静電アクチュエータ１５に提供される。また、第２期間Ｔ２では、ＭＣＵ２１が入力端２３ａと第２出力端２３ｃとを接続するようにスイッチ回路２３を制御するので、第２デジタル駆動信号Ｄ１２から変換された電圧信号Ｖ１は、駆動電圧ＶＤ１となって静電アクチュエータ１６に提供される。すなわち、この駆動回路１Ａでは、スイッチ回路２３によって駆動電圧ＶＤ１が静電アクチュエータ１５または１６に選択的に提供される。従って、各静電アクチュエータ１５，１６に対して同時に駆動電圧ＶＤ１が印加されることを抑制できる。
【００４７】
上記と同様に、駆動回路１Ａでは、ＭＣＵ２１が、静電アクチュエータ１７を駆動する第１デジタル駆動信号Ｄ２１と、静電アクチュエータ１８を駆動する第２デジタル駆動信号Ｄ２２とを、共通のＤ／Ａコンバータ２２ｂに出力する。すなわち、ＭＣＵ２１は、第１期間Ｔ１において第１デジタル駆動信号Ｄ２１を出力し、第１期間Ｔ１と重ならない第２期間Ｔ２において第２デジタル駆動信号Ｄ２２を出力する。そして、第１期間Ｔ１では、ＭＣＵ２１が入力端２４ａと第１出力端２４ｂとを接続するようにスイッチ回路２４を制御するので、第１デジタル駆動信号Ｄ２１から変換された電圧信号Ｖ２は、駆動電圧ＶＤ２となって静電アクチュエータ１７に提供される。また、第２期間Ｔ２では、ＭＣＵ２１が入力端２４ａと第２出力端２４ｃとを接続するようにスイッチ回路２４を制御するので、第２デジタル駆動信号Ｄ２２から変換された電圧信号Ｖ２は、駆動電圧ＶＤ２となって静電アクチュエータ１８に提供される。すなわち、この駆動回路１Ａでは、スイッチ回路２４によって駆動電圧ＶＤ２が静電アクチュエータ１７または１８に選択的に提供される。従って、各静電アクチュエータ１７，１８に対して同時に駆動電圧ＶＤ２が印加されることを抑制できる。
【００４８】
また、ＭＥＭＳミラー１０においては、静電アクチュエータ１５〜１８が例えば数十Ｖ〜数百Ｖといった高電圧で駆動される一方、ミラー面１１の傾斜角には極めて高い精度が求められる。従って、駆動電圧ＶＤ１，ＶＤ２のダイナミックレンジが広くなり、高分解能のＤ／Ａコンバータ（例えば１６ビット以上）が必要となるが、本実施形態によれば、図８に示された比較例と較べて、Ｄ／Ａコンバータの個数を半減することができる。従って、駆動回路の回路規模及び製造コストを低減することができる。
【００４９】
なお、前述した特許文献１に記載された駆動装置では、Ｄ／Ａコンバータから正電圧及び負電圧を出力させるので、電源等の回路規模が大きくなってしまう。また、Ｄ／Ａコンバータの分解能を２つの静電アクチュエータで共有するので、一つの静電アクチュエータあたりの分解能が符号ビットの分だけ低下する。これに対し、本実施形態の駆動回路１Ａによれば、Ｄ／Ａコンバータ２２ａ，２２ｂから正電圧のみ出力させれば足りるので、電源等の回路規模を抑制するとともに、一つの静電アクチュエータあたりの分解能をＤ／Ａコンバータの分解能と等しくすることができる。
【００５０】
また、本実施形態のように、駆動回路１Ａは、スイッチ回路２３，２４と静電アクチュエータ１５〜１８との間に電気的に接続された増幅回路２５ａ〜２５ｄを備えてもよい。このように、増幅回路２５ａ〜２５ｄがスイッチ回路２３，２４の前段ではなく後段に設けられることにより、スイッチ回路２３，２４では比較的定電圧の電圧信号Ｖ１，Ｖ２を扱うこととなるので、スイッチ回路２３，２４の規模を小さくすることができる。
【００５１】
また、本実施形態のように、ＭＣＵ２１は、第１期間Ｔ１と第２期間Ｔ２との間の第３期間Ｔ３において、静電アクチュエータ１５，１６（または１７，１８）が非駆動状態となる第３デジタル駆動信号Ｄ１３，Ｄ２３を出力してもよい。静電アクチュエータは僅かな容量Ｃａを有するので、駆動電圧ＶＤ１またはＶＤ２の印加が停止されても、その容量Ｃａに残留した電荷が放電されるまでは静電アクチュエータが駆動し続ける。本実施形態のように、静電アクチュエータ１５（または１７）を駆動する第１期間Ｔ１と、静電アクチュエータ１６（または１８）を駆動する第２期間Ｔ２との間に、静電アクチュエータ１５，１６（または１７，１８）のいずれも駆動されない第３期間Ｔ３を設けることにより、その前の期間に駆動されていた静電アクチュエータの残留電荷の放電を促し、静電アクチュエータ１５，１６（または１７，１８）が同時に駆動することを効果的に抑制できる。
【００５２】
特に、本実施形態のようにフィルタ回路２６ａ〜２６ｄの容量素子Ｃ１〜Ｃ４が設けられている場合、或る静電アクチュエータへの駆動電圧の印加が停止されても、対応する容量素子に蓄積された電荷が放電されるまでは、当該静電アクチュエータが駆動され続ける。これに対し、上述した第３期間Ｔ３を設けることにより、容量素子の放電を促し、静電アクチュエータ１５，１６（または１７，１８）が同時に駆動することを効果的に抑制できる。
【００５３】
（第１変形例）
図４は、第１変形例に係る駆動回路１Ｂの構成を示す回路図である。この変形例と上記実施形態との相違点は、スイッチ回路の構成である。本変形例のスイッチ回路２３Ａ，２４Ａは、上記実施形態のスイッチ回路２３，２４の構成に加えて、第３出力端２３ｄ，２４ｄをそれぞれ有する。第３出力端２３ｄは、静電アクチュエータ１５，１６のいずれにも電気的に接続されていない。同様に、第３出力端２４ｄは、静電アクチュエータ１７，１８のいずれにも電気的に接続されていない。ここで、電気的に接続されていないとは、基準電位線５を介して電気的に接続される場合を除く意味である。
【００５４】
図５（ａ）は、ＭＣＵ２１からスイッチ回路２３（または２４）へ出力される制御信号Ｓ１（またはＳ２）の時間変化の一例を示すグラフである。図５（ｂ）は、ＭＣＵ２１から出力されるデジタル駆動信号Ｄ１（またはＤ２）の時間変化の一例を示すグラフである。
【００５５】
上記実施形態とは異なり、本変形例では、第１期間Ｔ１と第２期間Ｔ２との間の第３期間Ｔ３において、ＭＣＵ２１は、入力端２３ａ（または２４ａ）と第３出力端２３ｄ（または２４ｄ）とが接続するようにスイッチ回路２３（または２４）を制御する制御信号Ｓ１３（またはＳ２３）を制御信号Ｓ１（またはＳ２）として出力する。そして、ＭＣＵ２１は、第３期間Ｔ３において第３デジタル駆動信号Ｄ１３（またはＤ２３）（図３（ｂ）参照）を出力せず、第１デジタル駆動信号Ｄ１１（またはＤ２１）と第２デジタル駆動信号Ｄ１２（またはＤ２２）との切り替えを第３期間Ｔ３において行う。
【００５６】
本変形例のように、スイッチ回路２３（２４）が第３出力端２３ｄ（２４ｄ）を更に有し、ＭＣＵ２１が、第３期間Ｔ３において、入力端２３ａ（２４ａ）と第３出力端２３ｄ（２４ｄ）とが接続するようにスイッチ回路２３（２４）を制御してもよい。これにより、その前の期間に駆動されていた静電アクチュエータの容量Ｃａの放電、及び容量素子Ｃ１〜Ｃ４の放電を第３期間Ｔ３の間に促し、静電アクチュエータ１５，１６（または１７，１８）が同時に駆動することを抑制できる。
【００５７】
（第２変形例）
図６は、第２変形例に係る駆動回路１Ｃの構成を示す回路図である。この変形例と上記第１変形例との相違点は、制御部の構成である。本変形例の制御部２９は、ＭＣＵ２１に加えて、遅延制御回路２８ａ，２８ｂを有する。遅延制御回路２８ａは制御信号Ｓ１の経路上に設けられており、遅延制御回路２８ｂは制御信号Ｓ２の経路上に設けられている。これらの遅延制御回路２８ａ，２８ｂは、制御信号の信号値が変更される際、所定の期間だけその中間値に制御信号を設定する。なお、このような遅延制御回路２８ａ，２８ｂは、例えばＣＲ遅延回路によって実現される。
【００５８】
図７（ａ）は、ＭＣＵ２１からスイッチ回路２３（または２４）へ出力される制御信号Ｓ１（またはＳ２）の遅延前における時間変化の一例を示すグラフである。図７（ｂ）は、制御信号Ｓ１（またはＳ２）の遅延後における時間変化の一例を示すグラフである。図７（ｃ）は、ＭＣＵ２１から出力されるデジタル駆動信号Ｄ１（またはＤ２）の時間変化の一例を示すグラフである。
【００５９】
本変形例では、図７（ａ）に示されるように、ＭＣＵ２１が、デジタル駆動信号Ｄ１（またはＤ２）を第１デジタル駆動信号Ｄ１１（またはＤ２１）から第２デジタル駆動信号Ｄ１２（またはＤ２２）に切り替える前に、制御信号Ｓ１（またはＳ２）を制御信号Ｓ１１（またはＳ２１）から制御信号Ｓ１２（またはＳ２２）へと切り替える。しかし、図７（ｂ）に示されるように、遅延制御回路２８ａ，２８ｂの働きにより、第３期間Ｔ３では制御信号Ｓ１（またはＳ２）が一旦中間値（制御信号Ｓ１３（またはＳ２３））となり、それによって入力端２３ａ（２４ａ）が第３出力端２３ｄ（２４ｄ）に接続される。
【００６０】
本変形例においても、第３期間Ｔ３において、入力端２３ａ（２４ａ）と第３出力端２３ｄ（２４ｄ）とが接続するようにスイッチ回路２３（２４）が制御される。これにより、その前の期間に駆動されていた静電アクチュエータの容量Ｃａの放電、及び容量素子Ｃ１〜Ｃ４の放電を第３期間Ｔ３の間に促し、静電アクチュエータ１５，１６（または１７，１８）が同時に駆動することを抑制できる。
【００６１】
本発明による駆動回路は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上述した実施形態及び各変形例を、必要な目的及び効果に応じて互いに組み合わせてもよい。また、上記実施形態ではＤ／Ａコンバータと増幅回路との間にスイッチ回路が接続されているが、スイッチ回路は増幅回路と静電アクチュエータとの間（例えば増幅回路とフィルタ回路との間、フィルタ回路と電流制限抵抗との間、或いは電流制限抵抗と静電アクチュエータとの間）に接続されてもよい。その場合、スイッチ回路の前段の回路要素（増幅回路、増幅回路及びフィルタ回路、または増幅回路及びフィルタ回路及び電流制限抵抗）を共通化し、回路規模を更に低減することができる。但し、増幅回路の後段ではスイッチ回路への入力電圧が数十Ｖ〜数百Ｖといった高圧になるので、アナログスイッチではなく、電磁リレーといった機械的スイッチを用いるとよい。
【００６２】
また、上記実施形態では２本の回動軸を備えるＭＥＭＳミラーを駆動する回路を例示したが、ＭＥＭＳミラーの回動軸の本数は１以上の様々な本数であってもよい。本発明に係る駆動回路は、各回動軸毎に一つのＤ／Ａコンバータ及び一つのスイッチ回路を備えることができる。
【符号の説明】
【００６３】
１Ａ，１Ｂ，１Ｃ…駆動回路、５…基準電位線、１０…ＭＥＭＳミラー、１０ａ，１０ｂ，１０ｃ，１０ｄ…入力端子、１０ｅ…共通端子、１１…ミラー面、１２ａ…第１回動軸、１２ｂ…第２回動軸、１３…第１回動部、１３ａ，１３ｂ…軸部、１４…第２回動部、１４ａ，１４ｂ…軸部、１５，１６，１７，１８…静電アクチュエータ、１５ａ，１５ｂ，１６ａ，１６ｂ，１７ａ，１７ｂ，１８ａ，１８ｂ…櫛歯状電極、１９…枠体、２１…ＭＣＵ、２２ａ，２２ｂ…Ｄ／Ａコンバータ、２３，２４，２３Ａ，２４Ａ…スイッチ回路、２３ａ，２４ａ…入力端、２３ｂ，２４ｂ…第１出力端、２３ｃ，２４ｃ…第２出力端、２３ｄ，２４ｄ…第３出力端、２５ａ，２５ｂ，２５ｃ，２５ｄ…増幅回路、２６ａ，２６ｂ，２６ｃ，２６ｄ…フィルタ回路、２７ａ，２７ｂ，２７ｃ，２７ｄ…電流制限抵抗、２８ａ，２８ｂ…遅延制御回路、２９…制御部、３１ａ，３１ｂ，３２ａ，３２ｂ…配線、Ｄ１，Ｄ２…デジタル駆動信号、Ｄ１１，Ｄ２１…第１デジタル駆動信号、Ｄ１２，Ｄ２２…第２デジタル駆動信号、Ｄ１３，Ｄ２３…第３デジタル駆動信号、Ｓ１，Ｓ２…制御信号、Ｔ１…第１期間、Ｔ２…第２期間、Ｔ３…第３期間、Ｖ１，Ｖ２…電圧信号、ＶＤ１，ＶＤ２…駆動電圧。
【図１】
2018005037.tif 000003
【図２】
2018005037.tif 000004
【図３】
2018005037.tif 000005
【図４】
2018005037.tif 000006
【図５】
2018005037.tif 000007
【図６】
2018005037.tif 000008
【図７】
2018005037.tif 000009
【図８】
2018005037.tif 000010