(57)【要約】【課題】シャント抵抗を用いて負荷を流れる電流を検出することなく、負荷に印加する電圧量を制御することができる負荷制御装置を提供する。【解決手段】負荷Ｒ１に供給する電力量を電力供給路に設けた第１スイッチ素子Ｑ１のオンオフによって制御する負荷制御装置であって、負荷Ｒ１に定電流Ｉ１を供給する定電流部（定電流回路１１）と、第１スイッチ素子Ｑ１がオフ時に、定電流Ｉ１による負荷Ｒ１の両端間電圧ＶＲ１と基準電圧Ｖｒｅｆとの誤差を検出する誤差検出部（アンプ回路ＡＭＰ１）と、誤差検出部による検出結果に基づいて、定電流Ｉ１による負荷Ｒ１の両端間電圧ＶＲ１が基準電圧Ｖｒｅｆになるように第１スイッチ素子Ｑ１のオン期間を制御する負荷制御部（比較器ＣＯＭＰ１及び発振器１３）とを備えている。【選択図】図１
2018169874.tif 000002
【特許請求の範囲】
【請求項１】
負荷に供給する電力量を電力供給路に設けた第１スイッチ素子のオンオフによって制御する負荷制御装置であって、
前記負荷に定電流を供給する定電流部と、
前記第１スイッチ素子がオフ時に、前記定電流による前記負荷の両端間電圧と基準電圧との誤差を検出する誤差検出部と、
該誤差検出部による検出結果に基づいて、前記定電流による前記負荷の両端間電圧が前記基準電圧になるように前記第１スイッチ素子のオン期間を制御する負荷制御部と、を具備することを特徴とする負荷制御装置。
【請求項２】
外部の基準電圧源から前記基準電圧の入力を受け付ける基準電圧入力端子を具備し、
前記誤差検出部は、前記定電流による前記負荷の両端間電圧と前記基準電圧入力端子から入力された前記基準電圧との誤差を検出することを特徴とする請求項１記載の負荷制御装置。
【請求項３】
前記定電流部から前記負荷への前記定電流の供給をオンオフする第２スイッチ素子と、
前記第１スイッチ素子がオフされ、予め設定されたディレイ時間が経過した後、前記誤差検出部による誤差検出期間、前記第２スイッチ素子をオンさせる定電流制御部と、を具備することを特徴とする請求項１又は２記載の負荷制御装置。
【請求項４】
外部抵抗が接続される定電流制御端子を具備し、
前記定電流部は、前記外部抵抗に流すと両端間電圧が前記基準電圧となる電流を前記定電流として生成させることを特徴とする請求項１乃至３のいずれかに記載の負荷制御装置。
【請求項５】
前記負荷制御部は、前記第１スイッチ素子がオン時の前記負荷の両端間電圧と、前記定電流による前記負荷の両端間電圧と、前記定電流とに基づいて目標の電力値となるように前記第１スイッチ素子のオン期間を制御することを特徴とする請求項１乃至４のいずれかに記載の負荷制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷に供給する電力量を制御する負荷制御装置に関する。
【背景技術】
【０００２】
負荷に電力を供給した際に検出した負荷の両端間電圧と負荷を流れる電流とに基づいて負荷に印加する電圧を制御する負荷制御装置が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１６４０９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来技術では、負荷がヒーターのように温度によって抵抗値が変化するため、ヒーターに流れる電流をシャント抵抗を使用して検出している。従って、シャント抵抗の損失が発生してしまうという問題点があった。
【０００５】
本発明の目的は、従来技術の上記問題を解決し、シャント抵抗を用いて負荷を流れる電流を検出することなく、負荷に印加する電圧量を制御することができる負荷制御装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の負荷制御装置は、負荷に供給する電力量を電力供給路に設けた第１スイッチ素子のオンオフによって制御する負荷制御装置であって、前記負荷に定電流を供給する定電流部と、前記第１スイッチ素子がオフ時に、前記定電流による前記負荷の両端間電圧と基準電圧との誤差を検出する誤差検出部と、該誤差検出部による検出結果に基づいて、前記定電流による前記負荷の両端間電圧が前記基準電圧になるように前記第１スイッチ素子のオン期間を制御する負荷制御部と、を具備することを特徴とする。
さらに、本発明の負荷制御装置において、外部の基準電圧源から前記基準電圧の入力を受け付ける基準電圧入力端子を具備し、前記誤差検出部は、前記定電流による前記負荷の両端間電圧と前記基準電圧入力端子から入力された前記基準電圧との誤差を検出しても良い。
さらに、本発明の負荷制御装置において、前記定電流部から前記負荷への前記定電流の供給をオンオフする第２スイッチ素子と、前記第１スイッチ素子がオフされ、予め設定されたディレイ時間が経過した後、前記誤差検出部による誤差検出期間、前記第２スイッチ素子をオンさせる定電流制御部と、を具備しても良い。
さらに、本発明の負荷制御装置において、外部抵抗が接続される定電流制御端子を具備し、前記定電流部は、前記外部抵抗に流すと両端間電圧が前記基準電圧となる電流を前記定電流として生成させても良い。
さらに、本発明の負荷制御装置において、前記負荷制御部は、前記第１スイッチ素子がオン時の前記負荷の両端間電圧と、前記定電流による前記負荷の両端間電圧と、前記定電流とに基づいて目標の電力値となるように前記第１スイッチ素子のオン期間を制御しても良い。
【発明の効果】
【０００７】
本発明によれば、負荷の抵抗値を定電流による負荷の両端間電圧として検出し、両端間電圧が基準電圧になるよう制御することで、シャント抵抗を用いて負荷を流れる電流を検出することなく、負荷に印加する電圧量を制御することができ、電圧量の制御にかかる損失を軽減させることができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】本発明に係る負荷制御装置の第１の実施の形態の回路構成を示す回路構成図である。
【図２】図１に示す負荷制御装置の動作波形図である。
【図３】図１に示す負荷の温度−抵抗値特性例を示す図である。
【図４】本発明に係る負荷制御装置の第２の実施の形態の回路構成を示す回路構成図である。
【図５】本発明に係る負荷制御装置の第３の実施の形態の回路構成を示す回路構成図である。
【図６】本発明に係る負荷制御装置の第４の実施の形態の回路構成を示す回路構成図である。
【発明を実施するための形態】
【０００９】
以下、図を参照して本発明の実施の形態を詳細に説明する。なお、以下の実施の形態において、同様の機能を示す構成には、同一の符号を付して適宜説明を省略する。
【００１０】
（第１の実施の形態）
第１の実施の形態の負荷制御装置１は、図１を参照すると、電源Ｅ１が接続される電源入力端子ＢＡＴＴと、負荷Ｒ１に電力を出力する電源出力端子ＯＵＴと、接地端子ＧＮＤとを有し、電源出力端子ＯＵＴと接地端子ＧＮＤとの間に接続された負荷Ｒ１への通電を制御する。
【００１１】
負荷制御装置１は、第１スイッチ素子Ｑ１と、第２スイッチ素子Ｑ２と、定電流回路１１と、基準電圧源Ｅ２と、アンプ回路ＡＭＰ１と、サンプルホールド回路１２と、発振器１３と、比較器ＣＯＭＰ１と、ディレイワンショット回路１４とを備えている。
【００１２】
第１スイッチ素子Ｑ１は、電源入力端子ＢＡＴＴと電源出力端子ＯＵＴとの間の電力供給路に設けられ、オンオフによって負荷Ｒ１への通電、すなわち電力量を制御する。本実施の形態では、第１スイッチ素子Ｑ１として、ＮＭＯＳトランジスタを用いている。
【００１３】
また、電源入力端子ＢＡＴＴと電源出力端子ＯＵＴとの間には、定電流回路１１と、第２スイッチ素子Ｑ２とが直列に接続されている。これにより、第２スイッチ素子Ｑ２がオンされると、定電流回路１１からの定電流Ｉ１が負荷Ｒ１に供給される。本実施の形態では、第２スイッチ素子Ｑ２として、ＮＭＯＳトランジスタを用いている。
【００１４】
アンプ回路ＡＭＰ１は、非反転入力端子が電源出力端子ＯＵＴに、反転入力端子が基準電圧源Ｅ２を介して接地端子ＧＮＤに接続されている。アンプ回路ＡＭＰ１は、電源出力端子ＯＵＴの電圧値、すなわち負荷Ｒ１の両端間に発生する電圧値ＶＲ１と、基準電圧源Ｅ２によって生成される基準電圧Ｖｒｅｆとを比較し、その差分に応じた電圧を出力端子から出力する。すなわち、アンプ回路ＡＭＰ１は、第１スイッチ素子Ｑ１がオフ時に、定電流Ｉ１による負荷Ｒｉの両端間電圧値ＶＲ１と基準電圧との誤差Ｖｒｅｆを検出する誤差検出部として機能する。
【００１５】
サンプルホールド回路１２は、アンプ回路ＡＭＰ１から出力される電圧をサンプルしてホールドする回路であり、コンデンサＣ１と、スイッチＳＷ１とを備えている。アンプ回路ＡＭＰ１の出力端子は、スイッチＳＷ１の一方の端子に接続され、スイッチＳＷ１の他方の端子は、コンデンサＣ１の一方の端子に接続されている。コンデンサＣ１の他方の端子は、接地端子ＧＮＤに接続されている。これにより、スイッチＳＷ１がオン時にアンプ回路ＡＭＰ１から出力される電圧がコンデンサＣ１に充電され、スイッチＳＷ１のオフによってコンデンサＣ１の両端間電圧がホールド電圧Ｖｃ１としてホールドされる。
【００１６】
比較器ＣＯＭＰ１は、非反転入力端子が「のこぎり波Ｖｓａｗ」を生成して出力する発振器１３に、反転入力端子がサンプルホールド回路１２の出力端子（スイッチＳＷ１とコンデンサＣ１との接続点）に接続されている。比較器ＣＯＭＰ１の出力端子は、第１スイッチ素子Ｑ１のゲートに接続されている。比較器ＣＯＭＰ１は、発振器１３から出力される「のこぎり波Ｖｓａｗ」と、サンプルホールド回路１２のホールド電圧Ｖｃ１とを比較することで、第１スイッチ素子Ｑ１のオンオフを制御するＰＷＭ信号を生成して出力する。
【００１７】
また、比較器ＣＯＭＰ１の出力端子は、ディレイワンショット回路１４の入力端子に接続されている。ディレイワンショット回路１４は、比較器ＣＯＭＰ１から出力されるＰＷＭ信号の立下り、すなわち第１スイッチ素子Ｑ１のターンオフを検出する。そして、ディレイワンショット回路１４は、ＰＷＭ信号の立下りを検出して予め設定されたディレイ時間Ｔｄが経過後に、予め設定されたパルス幅Ｔｗのパルス信号を出力端子から出力する。なお、ディレイ時間Ｔｄは、第１スイッチ素子Ｑ１が完全にオフされるまでの待機時間である。これにより、ディレイワンショット回路１４は、
第１スイッチ素子Ｑ１がオフされ、ディレイ時間Ｔｄが経過した後、誤差検出部による誤差検出期間を確保するパルス幅Ｔｗの間、第２スイッチ素子Ｑ２をオンさせる定電流制御部として機能する。
【００１８】
ディレイワンショット回路１４の出力端子は、第２スイッチ素子Ｑ２のゲートとサンプルホールド回路１２の制御端子とに接続されている。これにより、第２スイッチ素子Ｑ２とサンプルホールド回路１２のスイッチＳＷ１とは、ディレイワンショット回路１４からパルス信号が出力されている間のみオンされる。
【００１９】
次に、負荷制御装置１の動作について図２を参照して詳細に説明する。
図２は、負荷制御装置１の動作波形であり、（ａ）、（ｂ）のいずれも上から、比較器ＣＯＭＰ１で比較される発振器１３から出力される「のこぎり波Ｖｓａｗ」とサンプルホールド回路１２のホールド電圧Ｖｃ１、比較器ＣＯＭＰ１から出力されるＰＷＭ信号、ディレイワンショット回路１４から出力されるパルス信号の出力波形を示している。
【００２０】
図２を参照すると、時刻ｔ１で発振器１３から出力される「のこぎり波Ｖｓａｗ」とサンプルホールド回路１２のホールド電圧Ｖｃ１を下回ると、比較器ＣＯＭＰ１から出力される第１スイッチ素子Ｑ１はターンオフする。
【００２１】
ディレイワンショット回路１４は、ＰＷＭ信号は立下りを検出し、ディレイ時間Ｔｄが経過後に、予め設定されたパルス幅Ｔｗのパルス信号を出力端子から出力する。
【００２２】
ディレイワンショット回路１４から出力されるパルス信号により、第２スイッチ素子Ｑ２がターンオンし、負荷Ｒ１に定電流Ｉ１が流れ、電圧降下によって負荷Ｒ１の両端に電圧ＶＲ１が発生する。負荷Ｒ１の両端に発生した電圧ＶＲ１は、アンプ回路ＡＭＰ１において基準電圧源Ｅ２の基準電圧Ｖｒｅｆと比較され、電圧ＶＲ１と電圧Ｖｒｅｆとの誤差が増幅して出力される。
【００２３】
基準電圧源Ｅ２によって生成される基準電圧Ｖｒｅｆは、負荷Ｒ１の温度制御の基準となる値である。例えば、負荷Ｒ１の温度−抵抗値特性が図３に示すものであり、目標温度が１０００℃、負荷Ｒ１に流す定電流Ｉ１が１００ｍＡである場合、基準電圧Ｖｒｅｆは、負荷Ｒ１における１０００℃の抵抗値１Ωに定電流Ｉ１：１００ｍＡを乗算した
Ｖｒｅｆ＝１Ω×１００ｍＡ＝０．１Ｖに設定される。
【００２４】
サンプルホールド回路１２では、ディレイワンショット回路１４から出力されるパルス信号により、パルス幅Ｔｗの間、スイッチＳＷ１がオンされる。これにより、アンプ回路ＡＭＰ１で増幅された誤差の値は、コンデンサＣ１にホールド電圧ＶＣ１として保持される。
【００２５】
ホールド電圧ＶＣ１は、比較器ＣＯＭＰ１の反転入力端子に入力される。比較器ＣＯＭＰ１の非反転入力端子には発振器１３で生成される「のこぎり波Ｖｓａｗ」が入力されており、ホールド電圧ＶＣ１と「のこぎり波Ｖｓａｗ」との比較により第１スイッチ素子Ｑ１をオンオフ制御するＰＷＭ信号のオンデューティーが決定される。すなわち、比較器ＣＯＭＰ１及び発振器１３は、誤差検出部による検出結果であるホールド電圧Ｖｃ１に基づいて、定電流による負荷Ｒ１の両端電圧ＶＲ１が基準電圧Ｖｒｅｆになるように第１スイッチ素子Ｑ１のオン期間を制御する負荷制御部として機能する。
【００２６】
図２（ａ）には、負荷Ｒ１の温度が目標温度よりも高くなり、電圧ＶＲ１がＶｒｅｆを上回った例が示されている。この場合、ホールド電圧ＶＣ１が上がり、ＰＷＭ信号のオンデューティーを小さくなるため、負荷Ｒ１への通電量が減る。これにより、負荷Ｒ１の温度が低くなり、目標の温度（抵抗値）となるように制御される。
【００２７】
図２（ｂ）には、負荷Ｒ１の温度が目標温度よりも低くなり、電圧ＶＲ１がＶｒｅｆを下回った例が示されている。この場合、ホールド電圧ＶＣ１が下がり、ＰＷＭ信号のオンデューティーを大きくなるため、負荷Ｒ１への通電量が増える。これにより、負荷Ｒ１の温度が高くなり、目標の温度（抵抗値）となるように制御される。
【００２８】
なお、本実施の形態では、第１スイッチ素子Ｑ１のオフ時に、定電流Ｉ１を負荷Ｒ１に流し、電圧ＶＲ１と電圧Ｖｒｅｆとの誤差をホールド電圧ＶＣ１として保持している。従って、ＰＷＭ信号のオンデューティーには、ホールド電圧ＶＣ１を保持するまでの時間（ディレイ時間Ｔｄ＋パルス幅Ｔｓａｗ）を確保するため、例えば、９０%等の上限が設定されている。
【００２９】
また、本実施の形態では、第２スイッチ素子Ｑ２をオンオフ制御することで、第１スイッチ素子Ｑ１のオフ時のみに定電流Ｉ１を抵抗Ｒ１に流すように構成したが、常に定電流Ｉ１を抵抗Ｒ１に流しておくようにしても良い。この場合、定電流Ｉ１も負荷Ｒ１を発熱させるベースの通電量として計算することができる。
【００３０】
さらに、電源投入時には基準電圧Ｖｒｅｆの代わりに低い初期値電圧を設定し、負荷ＲＩの温度上昇や時間経過に応じて、初期値電圧から段階的に高くして目標の基準電圧Ｖｒｅｆにすると良い。この場合、電源投入時の負荷ＲＩが暖まっていない状態でも、誤差信号が大きくなりすぎないため、ＰＷＭ信号におけるオンデューティーの制御を良好に行うことができる。
【００３１】
（第２の実施の形態）
第２の実施の形態の負荷制御装置１ａは、図４を参照すると、基準電圧源Ｅ２の代わりに、基準電圧Ｖｒｅｆの入力を受け付ける基準電圧入力端子ＶＲＥＦを有している。これにより、基準電圧入力端子ＶＲＥＦと接地端子ＧＮＤとの間に接続する外部の基準電圧源Ｅ３によって基準電圧Ｖｒｅｆを任意に設定することができるため、負荷Ｒ１の目標温度（抵抗値）を簡単に変更することが可能になる。
【００３２】
（第３の実施の形態）
第３の実施の形態の負荷制御装置１ｂは、図５を参照すると、定電流制御端子ＩＲＥＦを有し、定電流制御端子ＩＲＥＦと接地端子ＧＮＤとの間に接続された外部の抵抗Ｒ２により設定するように構成されている。
【００３３】
負荷制御装置１ｂでは、ＰＭＯＳトランジスタＱ３及びＰＭＯＳトランジスタＱ４によるカレントミラー回路と、アンプ回路ＡＭＰ２と、ＮＭＯＳトランジスタＱ５とが、負荷Ｒ１に流す定電流Ｉ１を生成する定電流回路として設けられている。
【００３４】
ゲートが相互接続されたＰＭＯＳトランジスタＱ３及びＰＭＯＳトランジスタＱ４のソースは電源入力端子ＢＡＴＴに接続されている。ＰＭＯＳトランジスタＱ３のドレインは自身のゲートに接続されていると共に、第２スイッチＱ２を介してＮＭＯＳトランジスタＱ５のドレインに接続されている。また、ＰＭＯＳトランジスタＱ４のドレインは電源出力端子ＯＵＴに接続されている。
【００３５】
アンプ回路ＡＭＰ２は、反転入力端子がＮＭＯＳトランジスタＱ５のドレインと定電流制御端子ＩＲＥＦとに接続され、非反転入力端子が基準電圧源Ｅ２に接続され、出力端子がＮＭＯＳトランジスタＱ５のゲートに接続されている。
【００３６】
これにより、定電流制御端子ＩＲＥＦと接続する抵抗Ｒ２の抵抗値を負荷Ｒ１の目標温度での抵抗値とすることで、負荷Ｒ１が目標の温度（抵抗値）となるように制御される。
【００３７】
すなわち、定電流Ｉ１＝Ｖｒｅｆ÷Ｒ２であり、
負荷Ｒ１の抵抗値は、Ｖｒｅｆ÷Ｉ１＝Ｒ２になるように制御されることになる。これにより、定電流制御端子ＩＲＥＦと接地端子ＧＮＤとの間に接続する外部の抵抗Ｒ２によって、負荷Ｒ１の目標温度（抵抗値）を簡単に変更することが可能になる。
【００３８】
（第４の実施の形態）
第４の実施の形態の負荷制御装置１ｃは、図６を参照すると、第１の実施の形態においてアナログ回路（基準電圧源Ｅ２、アンプ回路ＡＭＰ１、サンプルホールド回路１２、発振器１３、比較器ＣＯＭＰ１、ディレイワンショット回路１４）で実現している機能を、アナログデジタルコンバータ（ＡＤＣ）２１及び演算回路２２とで構成している。
【００３９】
ＡＤＣ２１は、負荷Ｒ１の両端に発生した電圧ＶＲ１をデジタル値に変換して演算回路２２に入力する。
【００４０】
演算回路２２は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等を備えたマイクロコンピュータ等の演算処理回路である。ＲＯＭには動作制御の行うための制御プログラムが記憶されている。演算回路２２のＣＰＵは、ＲＯＭに記憶されている制御プログラムを読み出し、制御プログラムをＲＡＭに展開させることで、負荷制御装置１ｃの制御を行う。
【００４１】
演算回路２２は、自身が出力するＰＷＭ信号のオフ期間に第２スイッチ素子Ｑ２をオンさせて定電流Ｉ１を負荷Ｒ１に流す。そして、ＡＤＣ２１によってデジタル値に変換された電圧ＶＲ１を受け付け、電圧ＶＲ１と基準電圧Ｖｒｅｆに相当する閾値との比較によってＰＷＭ信号のオンデューティーを制御する。
【００４２】
なお、第４の実施の形態の負荷制御装置１ｃにおいて、演算回路２２の計算方法を変えることで、負荷Ｒ１に対する簡易的な電力制御が可能となる。
【００４３】
第１スイッチ素子Ｑ１のオン時に負荷Ｒ１に発生する電圧をＶＲ１＿ｏｎとし、オフ時に発生する電圧をＶＲ１＿ｏＦＦとする。ＶＲ１＿ｏＦＦは、ＶＲ１＿ｏＦＦ=Ｉ１×Ｒ１となり、書き換えると、Ｒ１=ＶＲ１＿ｏＦＦ÷Ｉ１となる。
【００４４】
また、負荷Ｒ１に印加されたと想定される電力をＰｒ１とする。Ｐｒ１は印加された電圧Ｖｒ１とその時に流れる電流Ｉｒ１の積となるが、抵抗値Ｒ１を用いると、
Ｐｒ１＝（Ｖｒ１）２÷Ｒ１と書き換えることができる。
【００４５】
Ｖｒ１は、＝ＶＲ１＿ｏｎのことであり、Ｒ１は、＝ＶＲ１＿ｏＦＦ÷Ｉ１である。よって、電力をＰｒ１は、ＶＲ１＿ｏｎと、ＶＲ１＿ｏＦＦと、Ｉ１とを用いて次のように表される。
Ｐｒ１＝（ＶＲ１＿ｏｎ）２÷Ｒ１＝（ＶＲ１＿ｏｎ）２÷（ＶＲ１＿ｏＦＦ÷Ｉ１）
【００４６】
ここで、ＶＲ１＿ｏｎ及びＶＲ１＿ｏＦＦは、ＡＤＣ２１により検出可能な値であり、Ｉ１は、設定値として認識されている値である。
従って、ＶＲ１＿ｏｎ、ＶＲ１＿ｏＦＦ及びはＩ１を用いて上記の計算を演算回路２２で行い、目標の電力値Ｐｒ１となるように最適なオンデューティーを算出し、ＰＷＭ制御を行うことができる。
【００４７】
以上説明したように、本実施の形態によれば、負荷Ｒ１に供給する電力量を電力供給路に設けた第１スイッチ素子Ｑ１のオンオフによって制御する負荷制御装置であって、負荷Ｒ１に定電流Ｉ１を供給する定電流部（定電流回路１１）と、第１スイッチ素子Ｑ１がオフ時に、定電流Ｉ１による負荷Ｒ１の両端間電圧ＶＲ１と基準電圧Ｖｒｅｆとの誤差を検出する誤差検出部（アンプ回路ＡＭＰ１）と、誤差検出部による検出結果に基づいて、定電流Ｉ１による負荷Ｒ１の両端間電圧ＶＲ１が基準電圧Ｖｒｅｆになるように第１スイッチ素子Ｑ１のオン期間を制御する負荷制御部（比較器ＣＯＭＰ１及び発振器１３）とを備えている。
この構成により、負荷Ｒ２の抵抗値を定電流Ｉ１による負荷Ｒ１の両端間電圧ＶＲ１として検出し、両端間電圧ＶＲ１が基準電圧Ｖｒｅｆになるよう制御することで、シャント抵抗を用いて負荷を流れる抵抗を検出することなく、負荷に印加する電圧量を制御することができ、電圧量の制御にかかる損失を軽減させることができる。
【００４８】
さらに、本実施の形態は、外部の基準電圧源Ｅ３から基準電圧Ｖｒｅｆの入力を受け付ける基準電圧入力端子ＶＲＥＦを具備し、誤差検出部は、定電流Ｉ１による負荷Ｒ１の両端間電圧ＶＲ１と基準電圧入力端子から入力された基準電圧Ｖｒｅｆとの誤差を検出する。
この構成により、基準電圧入力端子ＶＲＥＦと接地端子ＧＮＤとの間に接続する外部の基準電圧源Ｅ３によって基準電圧Ｖｒｅｆを任意に設定することができため、負荷Ｒ１の目標温度（抵抗値）を簡単に変更することが可能になる。
【００４９】
さらに、本実施の形態は、定電流部から負荷Ｒ１への定電流Ｉ１の供給をオンオフする第２スイッチ素子Ｑ２と、第１スイッチ素子Ｑ１がオフされ、予め設定されたディレイ時間Ｔｄが経過した後、誤差検出部による誤差検出期間を確保するパルス幅Ｔｗの間、、第２スイッチ素子Ｑ２をオンさせる定電流制御部（ディレイワンショット回路１４）とを備えている。
この構成により、第１スイッチ素子Ｑ１のオフ時に、誤差検出部による誤差検出期間を確保する間のみ、小さい定電流Ｉ１を負荷Ｒ１に流すだけで良いため、負荷Ｒ１の両端間電圧ＶＲ１の検出にかかる損失を低減させることができる。
【００５０】
さらに、本実施の形態は、外部の抵抗Ｒ２が接続される定電流制御端子ＩＲＥＦを具備し、定電流部は、外部の抵抗Ｒ２に流すと両端間電圧ＶＲ１が基準電圧Ｖｒｅｆとなる電流を定電流Ｉ１として生成させる。
この構成により、定電流制御端子ＩＲＥＦと接地端子ＧＮＤとの間に接続する外部の抵抗Ｒ２によって、負荷Ｒ１の目標温度（抵抗値）を簡単に変更することが可能になる。
【００５１】
さらに、本実施の形態は、演算回路２２は、第１スイッチ素子Ｑ１がオン時の負荷Ｒ１の両端間電圧ＶＲＩ＿ｏｎと、定電流Ｉ１による負荷Ｒ１の両端間電圧ＶＲ１＿ｏｆｆと、定電流Ｉ１とに基づいて目標の電力値となるように第１スイッチ素子Ｑ１のオン期間を制御する。
この構成により、目標の電力値Ｐｒ１となるように最適なオンデューティーを算出し、ＰＷＭ制御を行うことができる。
【００５２】
以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでも無い。
【符号の説明】
【００５３】
１、１ａ、１ｂ、１ｃ  負荷制御装置
１１  定電流回路
１２  サンプルホールド回路
１３  発振器
１４  ディレイワンショット回路
２１  アナログデジタルコンバータ（ＡＤＣ）
２２  演算回路
ＡＭＰ１、ＡＭＰ２  アンプ回路
Ｃ１  コンデンサ
ＣＯＭＰ１  比較器
Ｅ１  電源
Ｅ２、Ｅ３  基準電圧源
Ｑ１  第１スイッチ素子
Ｑ２  第２スイッチ素子
Ｑ３、Ｑ４  ＰＭＯＳトランジスタ
Ｑ５  ＮＭＯＳトランジスタ
ＳＷ１  スイッチ
Ｒ１  負荷
Ｒ２  抵抗
ＢＡＴＴ  電源入力端子
ＩＲＥＦ  定電流制御端子
ＧＮＤ  接地端子
ＯＵＴ  電源出力端子
ＶＲＥＦ  基準電圧入力端子
【図１】
2018169874.tif 000003
【図２】
2018169874.tif 000004
【図３】
2018169874.tif 000005
【図４】
2018169874.tif 000006
【図５】
2018169874.tif 000007
【図６】
2018169874.tif 000008