(57)【要約】 【課題】回路を複雑化することなく、線形性を向上させる。【解決手段】時間計測回路は、リング状に接続された複数の遅延回路を有し、発振制御信号に基づいて複数の遅延回路の遅延時間を調整して、発振信号を生成するリング発振器と、基準信号の遷移タイミングにおいて、発振信号の位相を量子化する時間デジタル変換器と、発振信号の位相が基準信号の位相に一致するように、時間デジタル変換器の出力信号に基づいて発振制御信号を生成する位相同期回路と、時間デジタル変換器の出力信号に基づいて、時間間隔を計測する時間計測部と、位相同期回路にてロックさせるべき発振信号の位相をランダムに変更する位相ランダム化部と、を備える。【選択図】図１
2018155655.tif 000002
【特許請求の範囲】
【請求項１】
リング状に接続された複数の遅延回路を有し、発振制御信号に基づいて前記複数の遅延回路の遅延時間を調整して、発振信号を生成するリング発振器と、
基準信号の遷移タイミングにおいて、前記発振信号の位相を量子化する時間デジタル変換器と、
前記発振信号の位相が前記基準信号の位相に一致するように、前記時間デジタル変換器の出力信号に基づいて前記発振制御信号を生成する位相同期回路と、
前記時間デジタル変換器の出力信号に基づいて、時間間隔を計測する時間計測部と、
前記位相同期回路にてロックさせるべき前記発振信号の位相をランダムに変更する位相ランダム化部と、を備える、時間計測回路。
【請求項２】
前記位相ランダム化部は、前記時間計測部にて前記時間間隔を計測するたびに、前記位相同期回路にてロックさせるべき前記発振信号の位相をランダムに変更する、請求項１に記載の時間計測回路。
【請求項３】
前記位相ランダム化部は、乱数を生成する乱数発生器を有し、
前記位相同期回路は、前記時間デジタル変換器の出力信号を前記乱数にてランダム化した信号に基づいて、前記発振制御信号を生成する、請求項１または２に記載の時間計測回路。
【請求項４】
前記乱数の値に応じたパルス高を持つパルス信号を生成するパルス生成器と、
前記パルス信号に基づいて、前記発振制御信号に前記乱数に応じたオフセットを加える発振制御ランダム化部と、を備え、
前記リング発振器は、前記ランダム化された発振制御信号に基づいて、前記発振信号の位相を制御する、請求項３に記載の時間計測回路。
【請求項５】
前記時間デジタル変換器は、
前記基準信号に同期させて、前記リング発振器内の前記複数の遅延回路の出力を保持する複数の第１保持回路を有する第１保持回路列と、
前記複数の第１保持回路で保持された信号列を符号化するエンコーダと、を有し、
前記位相ランダム化部は、前記エンコーダの出力信号を前記乱数にてランダム化した信号に基づいて、前記発振制御信号を生成する、請求項３または４に記載の時間計測回路。
【請求項６】
前記時間計測部は、
第１入力信号に同期させて前記リング発振器内の前記複数の遅延回路の出力を保持する複数の第２保持回路を有する第２保持回路列と、
第２入力信号に同期させて前記リング発振器内の前記複数の遅延回路の出力を保持する複数の第３保持回路を有する第３保持回路列と、
前記複数の第２保持回路で保持された信号列を符号化したデータと、前記複数の第３保持回路で保持された信号列を符号化したデータとの差分を前記時間間隔として演算する時間間隔演算器と、を有する、請求項３乃至５のいずれか一項に記載の時間計測回路。
【請求項７】
前記第１入力信号は、前記基準信号に同期した信号であり、
前記第２入力信号は、前記時間間隔の計測終了を指示する信号である、請求項６に記載の時間計測回路。
【請求項８】
前記第２入力信号の入力タイミングに同期させて、トリガ信号を生成するトリガ信号生成器を備え、
前記位相ランダム化部は、前記トリガ信号の生成タイミングに同期させて、前記時間デジタル変換器の出力信号をランダムに変更する、請求項６または７に記載の時間計測回路。
【請求項９】
前記基準信号に同期させて、トリガ信号を生成するトリガ信号生成器を備え、
前記位相ランダム化部は、前記トリガ信号の生成タイミングに同期させて、前記時間デジタル変換器の出力信号をランダムに変更する、請求項６または７に記載の時間計測回路。
【請求項１０】
電磁波信号または音波信号を送信し、対象物にて反射された前記電磁波信号または音波信号を受信する送受信部と、
前記送受信部にて前記電磁波信号または音波信号を送信してから、前記反射された電磁波信号または音波信号を受信するまでの時間間隔を計測する時間計測回路と、
前記時間計測回路にて計測された時間間隔に基づいて、前記対象物までの距離を計測する距離計測部と、を備え、
前記時間計測回路は、
リング状に接続された複数の遅延回路を有し、発振制御信号に基づいて前記複数の遅延回路の遅延時間を調整して、発振信号を生成するリング発振器と、
基準信号の遷移タイミングにおいて、前記発振信号の位相を量子化する時間デジタル変換器と、
前記発振信号の位相が前記基準信号の位相に一致するように、前記時間デジタル変換器の出力信号に基づいて前記発振制御信号を生成する位相同期回路と、
前記時間デジタル変換器の出力信号に基づいて、前記時間間隔を計測する時間計測部と、
前記位相同期回路にてロックさせるべき前記発振信号の位相をランダムに変更する位相ランダム化部と、を備える、距離計測装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、時間計測回路および距離計測装置に関する。
【背景技術】
【０００２】
リング発振器内の各インバータ出力を、所定の入力タイミングでフリップフロップ列にて保持したデータを用いて時間計測を行う時間計測回路が提案されている。
【０００３】
しかしながら、リング発振器内の各インバータは、素子ばらつき等により遅延時間が一定ではなく、時間計測回路の線形性が劣化してしまう。時間計測回路の線形性を向上させるには、ＰＬＬ制御を行う必要があり、回路が複雑になる。また、ＰＬＬ制御を行ったとしても、ある程度の非線形性は残存してしまう。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許３１９５５５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、回路を複雑化することなく、線形性を向上させることができる時間計測回路および距離計測装置を提供するものである。
【課題を解決するための手段】
【０００６】
本実施形態では、リング状に接続された複数の遅延回路を有し、発振制御信号に基づいて前記複数の遅延回路の遅延時間を調整して、発振信号を生成するリング発振器と、
基準信号の遷移タイミングにおいて、前記発振信号の位相を量子化する時間デジタル変換器と、
前記発振信号の位相が前記基準信号の位相に一致するように、前記時間デジタル変換器の出力信号に基づいて前記発振制御信号を生成する位相同期回路と、
前記時間デジタル変換器の出力信号に基づいて、時間間隔を計測する時間計測部と、
前記位相同期回路にてロックさせるべき前記発振信号の位相をランダムに変更する位相ランダム化部と、を備える、時間計測回路が提供される。
【図面の簡単な説明】
【０００７】
【図１】一実施形態による時間計測回路のブロック図。
【図２】図１の位相同期回路の内部構成の一例を示すブロック図。
【図３Ａ】ＤＣＯの内部構成の第１例を示す回路図。
【図３Ｂ】ＤＣＯの内部構成の第２例を示す回路図。
【図４】リング発振器の具体的な構成の一例を示す回路図。
【図５】図１の時間計測回路の動作タイミング図。
【図６】ＤＣＯ２内の各遅延回路の出力とＤＣＯの非線形性との対応関係を示す図。
【図７】図５の位相出力の各波形を２ステップだけ左に移動させた動作タイミング図。
【図８】図６の各プロットを左に２ステップ移動させた図。
【図９】図１の時間計測回路を備えた距離計測装置の概略構成を示すブロック図。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本開示の一実施の形態について説明する。なお、本件明細書に添付する図面においては、図示と理解のしやすさの便宜上、適宜縮尺および縦横の寸法比等を、実物のそれらから変更し誇張してある。
【０００９】
さらに、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」、「直交」、「同一」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。
【００１０】
図１は一実施形態による時間計測回路１のブロック図である。図１の時間計測回路１は、デジタル制御発振器（ＤＣＯ：Digitally Controlled Oscillator）２と、時間デジタル変換器（ＴＤＣ：Time to Digital Converter）３と、位相同期回路（ＡＤＰＬＬ：All Digital Phase-Locked Loop）４と、時間計測部５と、位相ランダム化部６と、を備えている。
【００１１】
ＤＣＯ２は、リング発振器２ａを有する。このリング発振器２ａは、リング状に接続された複数の遅延回路（例えばインバータ）２ｂを有し、発振制御信号に基づいて複数の遅延回路２ｂの遅延時間を調整して、発振信号を生成する。リング発振器２ａには、カウンタ７が接続されている。このカウンタ７は、リング発振器２ａから出力された発振信号に同期してカウント動作を行う。このカウンタ７は、ＡＤＰＬＬ制御の観点では、整数位相を検出することに相当する。
【００１２】
ＴＤＣ３は、基準信号ＲＥＦの遷移タイミングにおいて、発振信号の位相を量子化したデータφＴＤＣを出力する。位相同期回路４は、発振信号の位相が基準信号ＲＥＦの位相に一致するように、ＴＤＣ３の出力信号φＴＤＣに基づいて発振制御信号を生成する。
【００１３】
ＴＤＣ３は、リング発振器２ａ内の各遅延回路２ｂの出力を保持する複数のフリップフロップを有する第１フリップフロップ列（第１保持回路列）８と、第１エンコーダ９とを有する。第１フリップフロップ列８内の各フリップフロップは、基準信号ＲＥＦに同期して、同タイミングで各遅延回路２ｂの出力を保持する。また、第１フリップフロップ列８内には、カウンタ７のカウント値を保持するフリップフロップが含まれている。第１エンコーダ９は、第１フリップフロップ列８内の各フリップフロップが保持したデータを符号化したデータを生成する。第１エンコーダ９で符号化したデータが発振信号の位相を量子化したデータφＴＤＣになる。
【００１４】
時間計測部５は、ＴＤＣ３から出力された量子化データφＴＤＣに基づいて時間間隔を計測する。時間計測部５は、第２フリップフロップ列（第２保持回路列）１０と、第２エンコーダ１１と、第３フリップフロップ列（第３保持回路列）１２と、第３エンコーダ１３と、第１加算器（時間間隔演算器）１４とを有する。第２フリップフロップ列１０は、第１フリップフリップ列内の各フリップフロップの出力を第１入力信号ＳＴＡＲＴに同期して同タイミングで保持する複数のフリップフロップを有する。第３フリップフロップ列１２は、第１フリップフロップ列８内の各フリップフロップの出力を第２入力信号ＳＴＯＰに同期して同タイミングで保持する複数のフリップフロップを有する。このように、第２フリップフロップ列１０と第３フリップフロップ列１２は、第１フリップフロップ列８の出力信号を、それぞれ異なる第１入力信号ＳＴＡＲＴと第２入力信号ＳＴＯＰに同期して保持する。第１入力信号ＳＴＡＲＴは、時間計測の開始を指示する信号である。第２入力信号ＳＴＯＰは、時間計測の終了を指示する信号である。
【００１５】
第２フリップフロップ列１０内の各フリップフロップが保持したデータは、第２エンコーダ１１にて符号化される。第３フリップフロップ列１２内の各フリップフロップが保持したデータは、第３エンコーダ１３にて符号化される。第１加算器１４は、第２エンコーダ１１が符号化したデータと第３エンコーダ１３が符号化したデータとの差分データを演算する。この差分データは、第１入力信号ＳＴＡＲＴの入力時刻から第２入力信号ＳＴＯＰの入力時刻までの時間差を量子化したデータに対応する時間計測データである。
【００１６】
位相ランダム化部６は、位相同期回路４にてロックさせるべき発振信号の位相をランダムに変更する。位相ランダム化部６は、乱数発生器２１と、遅延回路２２と、第２加算器２３と、パルス生成器２４と、第３加算器（発振制御ランダム化部）２５と、トリガ信号生成器２６とを有する。
【００１７】
乱数発生器２１は乱数を生成する。乱数の１ＬＳＢは、発振信号の位相の１ＬＳＢに対応している。乱数発生器２１で生成される乱数は、厳密な意味の乱数だけとは限らず、生成多項式等を用いて生成した擬似乱数でもよい。本実施形態における乱数とは、擬似乱数などのランダム性の高い符号も含む概念である。
【００１８】
遅延回路２２は、ＴＤＣ３の出力データφＴＤＣを乱数発生器２１で生成した乱数でランダム化するタイミングを遅延させる。第２加算器２３は、ＴＤＣ３の出力データφＴＤＣと遅延回路２２で遅延させた乱数とを加算することで、ＴＤＣ３の出力データφＴＤＣに乱数に応じたオフセットを加えたデータφＴＤＣＯＳを生成して、位相同期回路４に供給する。このオフセットにより、ロックさせるべき発信信号の位相を乱数に応じて変更する際に、位相同期回路４の位相応答速度を向上する効果が望める。すなわち、一時的に周波数にオフセットを加えることで、位相を強制的に回転することが出来、発信信号の位相を高速に変更することができる。
【００１９】
パルス生成器２４は、乱数発生器２１が乱数を更新する際に、乱数に応じたパルス信号を生成する。第３加算器２５は、位相同期回路４から出力された発振制御信号にパルス信号を加えた信号を生成する。
【００２０】
トリガ信号生成器２６は、第２入力信号ＳＴＯＰの入力タイミングに同期させて、トリガ信号を生成する。乱数発生器２１は、トリガ信号に同期して、乱数を生成する。なお、トリガ信号生成器２６は、基準信号ＲＥＦに同期させて、トリガ信号を生成してもよい。
【００２１】
図２は図１の位相同期回路４の内部構成の一例を示すブロック図である。図２の位相同期回路４は、基準位相生成器３１と、第４加算器３２と、ループフィルタ３３とを有する。基準位相生成器３１は、所望の分周比を表す周波数コード信号ＦＣＷに基づいて、基準位相を生成する。第４加算器３２は、第２加算器２３の出力φＴＤＣＯＳと基準位相との差分を演算する。この差分は、位相誤差信号ＰＨＥである。ループフィルタ３３は、位相誤差信号ＰＨＥから高帯域の不要な周波数成分を除去するローパスフィルタである。ループフィルタ３３の出力信号は、発振制御信号ＤCTLであり、第３加算器２５に入力される。図２の構成により、位相同期回路４は、発振信号を所望の周波数に安定化させる制御を行う。
【００２２】
図３ＡはＤＣＯ２の内部構成の第１例を示す回路図である。図３ＡのＤＣＯ２は、複数の遅延回路２ｂをリング状に接続したリング発振器２ａと、リング発振器２ａ内の各遅延回路２ｂの遅延時間を調整する複数の電流源３４と、これら電流源３４を動作させるか否かを切り替えるスイッチ３５と、を有する。スイッチ３５は、第３加算器２５の出力信号に基づいて、複数の電流源３４の少なくとも一つを動作させるか否かを切り替える。
【００２３】
図３ＢはＤＣＯ２の内部構成の第２例を示す回路図である。図３ＢのＤＣＯ２は、複数の遅延回路２ｂをリング状に接続したリング発振器２ａと、リング発振器２ａ内の各遅延回路２ｂの遅延時間を調整する可変電流源３６とを有する。可変電流源３６は、位相同期回路４の出力信号ＤCTLをＤ／Ａコンバータ（ＤＡＣ）３７でアナログ変換した信号に基づいて、流す電流を調整する。
【００２４】
図３Ａと図３Ｂは一例であり、ＤＣＯ２は図３Ａや図３Ｂとは異なる構成でもよい。
【００２５】
図４はリング発振器２ａの具体的な構成の一例を示す回路図である。図４のリング発振器２ａは、８位相の差動リング発振器３８である。図４の差動リング発振器３８は、４つの差動遅延段３９をリング状に接続して、ＤＣＯ２の発振信号の１周期に対して８段階の分解能を持つ位相出力ｄ０〜ｄ７を生成する。
【００２６】
図５は図１の時間計測回路１の動作タイミング図である。時刻ｔ０のときに、基準信号ＲＥＦと第１入力信号ＳＴＡＲＴがともに立ち上がった例を示している。なお、基準信号ＲＥＦと第１入力信号ＳＴＡＲＴは、必ずしも同タイミングで信号が遷移するとは限らない。リング発振器２ａ内の各遅延回路２２の出力ｄ０〜ｄ７は順にずれながら変化し、時刻ｔ１のときに、時間計測データが７となり、ｄ７が立ち上がる。
【００２７】
図６はＤＣＯ２内の各遅延回路２２の出力ｄ０〜ｄ７とＤＣＯ２の非線形性との対応関係を示す図である。図６は、位相０に対応するｄ０にロックをかけるように位相同期回路４でＡＤＰＬＬ制御を行った例を示している。ｄ０では非線形性がゼロであるが、ｄ１〜ｄ７では、非線形性が大きく変動している。
【００２８】
ＤＣＯ２の非線形性は、ＤＣＯ２を構成する遅延回路２２の電気的特性のばらつきや回路ミスマッチなどによって生じる。より詳細には、ＤＣＯ２の非線形性は、ＤＣＯ２内の遅延回路２２の電気的特性のばらつきや回路ミスマッチだけでなく、ＤＣＯ２周辺の配線抵抗や容量等の電気的特性のばらつきや回路ミスマッチ、第１フリップフロップ列８のミスマッチなど、種々の回路の非理想性に起因して生じる。
【００２９】
このように、ＤＣＯ２が非線形である場合、時間計測の期間が同じある場合には、時間計測データの計測誤差も必ず同程度となり、計測精度を劣化させてしまう。
【００３０】
これに対して、本実施形態による時間計測回路１では、時間計測を行うたびに、乱数発生器２１にて乱数を生成し、ＴＤＣ３の出力信号φＴＤＣをランダム化する。よって、仮に、時間計測の期間が同じであったとしても、時間計測データの計測誤差は同じにはならない。
【００３１】
例えば、乱数発生器２１にて−２の乱数を生成したとすると、ＴＤＣ３の出力信号φＴＤＣに−２を加算した信号φＴＤＣＯＳが位相同期回路４に帰還される。位相同期回路４は、ＤＣＯ２の発振信号の位相と基準信号ＲＥＦの位相とが一致するにＡＤＰＬＬ制御を行う。よって、ＤＣＯ２の位相出力ｄ０〜ｄ７には、−２ＬＳＢのオフセットを打ち消すように、＋２ＬＳＢに相当する量がオフセットされる。これは、図７に示すように、図５の位相出力ｄ０〜ｄ７の各波形を２ステップだけ左に移動させることと等価であり、また、図８に示すように、図６の各プロットを左に２ステップ移動させることと等価である。
【００３２】
このように、本実施形態による時間計測回路１では、１回分の時間計測を行うたびに、新たな乱数を生成して、ＴＤＣ３の出力信号φＴＤＣをランダム化したφＴＤＣＯＳを生成し、このφＴＤＣＯＳに基づいて、発振制御信号を生成する。これにより、ＤＣＯ２の非線形性が一様にならず分散される。このような時間計測を繰り返し行うことで、ＤＣＯ２の非線形性が解消されてＤＣＯ２の線形性が向上する。
【００３３】
本実施形態による時間計測回路１は、種々の目的や用途に適用することができる。図９は図１の時間計測回路１を備えた距離計測装置の概略構成を示すブロック図である。図９の距離計測装置は、対象物までの距離を非接触で検出するものであり、変位センサや距離センサなどとも呼ばれる。
【００３４】
図９の距離計測装置４０は、送受信部４１と、図１と同様の構成を備えた時間計測回路１と、制御部４２とを備えている。送受信部４１は、対象物４３に向けて電磁波信号や音波信号を送信し、対象物からの反射信号を受信する。電磁波信号は、紫外光、可視光、赤外光など任意の周波数帯の光信号でもよいし、任意の周波数の音波信号でもよい。
【００３５】
図９の時間計測回路１は、送受信部４１が対象物に送信した信号を第１入力信号ＳＴＡＲＴとし、送受信部４１が受信した対象物からの反射信号を第２入力信号ＳＴＯＰとして、時間計測データを計測する。
【００３６】
制御部４２は、送受信部４１と時間計測回路１を制御する。より詳細には、制御部４２は、時間計測回路１が計測した時間計測データを取得し、送受信部４１が送受信した信号の周波数と時間計測データとに基づいて、対象物までの距離を計測する。
【００３７】
図９の距離計測装置４０で計測した距離は、種々の目的に利用することができる。特に、本実施形態では、対象物までの距離を連続的に高速に検知できるため、例えば自動運転車などへの適用が容易になる。
【００３８】
上述した実施形態で説明した時間計測回路および距離計測装置の少なくとも一部は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、時間計測回路および距離計測装置の少なくとも一部の機能を実現するプログラムをフレキシブルディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の着脱可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。
【００３９】
また、時間計測回路および距離計測装置の少なくとも一部の機能を実現するプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布してもよい。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。  
【００４０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４１】
１  時間計測回路、２  ＤＣＯ、３  ＴＤＣ、４  位相同期回路、５  時間計測部、６  位相ランダム化部、７  カウンタ、８  第１フリップフロップ列、９  第１エンコーダ、１０  第２フリップフロップ列、１１  第２エンコーダ、１３  第３フリップフロップ列、１４  第１加算器、２１  乱数発生器、２２  遅延回路、２３  第２加算器、２４  パルス生成器、２５  第３加算器、２６  トリガ信号生成器、３１  基準位相生成器、３２  第４加算器、３３  ループフィルタ、３４  電流源、３５  スイッチ
【図１】
2018155655.tif 000003
【図２】
2018155655.tif 000004
【図３Ａ】
2018155655.tif 000005
【図３Ｂ】
2018155655.tif 000006
【図４】
2018155655.tif 000007
【図５】
2018155655.tif 000008
【図６】
2018155655.tif 000009
【図７】
2018155655.tif 000010
【図８】
2018155655.tif 000011
【図９】
2018155655.tif 000012