(57)【要約】      （修正有）【課題】外部システムからの不正侵入を防ぐとともに、内部システムのデータを外部システムに安全に提供する。【解決手段】一方向中継装置２００は、一方のネットワーク６０１から通信データを受信する第１のポート２１０と、第１のポートに接続される第１の物理層回路２２０と、第１の物理層回路に接続される第１のＭＡＣ層回路２３０と、第１のＭＡＣ層回路と接続される第２のＭＡＣ層回路２４０と、を備える。そして、第２のＭＡＣ層回路から第１のＭＡＣ層回路へデータを送信するための信号線は、開放されるか又はグラウンドに接続される。第１の物理層回路は、一方のネットワーク上の対向機器と、対向機器との間で選択できる通信速度、通信モードのうち適切なものを自動で設定するオート・ネゴシエーションで接続されている。【選択図】図１
2018029354.tif 000002
【特許請求の範囲】
【請求項１】
一方のネットワークから通信データを受信する第１のポートと、
前記第１のポートと第１の信号線を介して接続され、物理層のプロトコル処理を行う第１の物理層回路と、
前記第１の物理層回路と第２の信号線を介して接続され、ＭＡＣ層のプロトコル処理を行う第１のＭＡＣ層回路と、
前記第１のＭＡＣ層回路と第３の信号線を介して接続され、ＭＡＣ層のプロトコル処理を行う第２のＭＡＣ層回路と、
前記第２のＭＡＣ層回路と第４の信号線を介して接続され、物理層のプロトコル処理を行う第２の物理層回路と、
前記第２の物理層回路と第５の信号線を介して接続され、他方のネットワークへ通信データを送信する第２のポートと、を備え、
前記３の信号線は、前記第１のＭＡＣ層回路から前記第２のＭＡＣ層回路へ一方向にデータを送信する信号線であって、前記第２のＭＡＣ層回路から前記第１のＭＡＣ層回路へデータを送信するための信号線は、開放されるか、又は、グラウンドに接続され、
前記第１の物理層回路は、前記一方のネットワーク上の対向機器と、前記対向機器との間で選択できる通信速度、通信モードのうち適切なものを自動で設定するオート・ネゴシエーションで接続されることを特徴とする一方向中継装置。
【請求項２】
前記第１のＭＡＣ層回路と前記第２のＭＡＣ層回路とを中継する中継データは、前記第１のＭＡＣ層回路のＧＭＩＩ送信部から、複数のデータ線を通して、前記第２のＭＡＣ層回路のＧＭＩＩ受信部に送信されることを特徴とする
請求項１に記載の一方向中継装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一方向にデータ中継を行う一方向中継装置に関する。
【背景技術】
【０００２】
従来技術として、例えば特許文献１には、「単方向のデータ転送のみを行い、逆方向からの侵入を防ぐようにした単方向通信装置を得る。」（要約参照）ことを課題とし、この課題に対して「データ送信元から受信したデータを非同期プロトコルにより送信する単方向のみのデータ通信を行うように構成された第一の部品と、この第一の部品から非同期プロトコルにより受信したデータをデータ送信先に送信する単方向のみのデータ通信を行うように構成された第二の部品とを備え、上記第一の部品は、第一のネットワークを介してデータ送信元からＩＰ通信により送信されたデータを受信する受信手段、及びこの受信手段によって受信された上記データを非同期プロトコルにより上記第二の部品に送信する非同期送信手段によって構成」（請求項１参照）することが記載されている。
【０００３】
また、特許文献２には、「計算機への攻撃に対して、より安全性の高いデータ通信方法を提供できるようにする。」ことを課題として、この課題に対して「データ送信処理部１０を備えた第１の計算機１と、データ受信処理部２０を備えた第２の計算機２と、第１の計算機１と第２の計算機２とを接続する通信線３を備え、通信線３は、第２の計算機２から第１の計算機１へデータ送信するための信号線を排除することで、一方向通信を実現する。これにより、第１の計算機１に対する外部の攻撃を防ぐ。」ことが記載されている（要約参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１８５４８３
【特許文献２】特開２０１０−１９９９４３
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のように特許文献１では、逆方向からの侵入を防ぐために論理的な防止機構が採用されている。すなわち、フィルタプログラムをＲＯＭに書き込むことによって、設定変更が難しくなる特定のＩＰアドレスやＭＡＣアドレスなどに対する上位のフィルタプログラムにより、片方向のデータ転送のみを行い、逆方向からの攻撃を防いでいる。
【０００６】
しかし、特許文献１に示された技術では、内部システムから外部システムへ論理的な片方向通信を実現した場合でも、実際には通信線が物理的に双方向通信できる状態にあるため、フィルタプログラムの改ざんなどにより双方向通信が可能となってしまい、結果的にネットワーク経由での不正侵入などの攻撃が可能となる場合がある。
【０００７】
また、特許文献２では、物理的な防止機構が採用されている。すなわち、外部システムから内部システムへデータ送信するための信号線を排除することで片方向通信を実現し、内部システムに対する外部の攻撃を防いでいる。
【０００８】
しかし、特許文献２に示された技術では、外部システムから内部システムに向けた通信路が物理的に存在しないので、フィルタプログラムの改ざんなどによる内部システムへの不正侵入などの攻撃を排除することはできるが、通信線において内部システムへデータ送信するための信号線を排除しているため、オート・ネゴシエーション等の通信線における双方向のリンク確立ができない。
【０００９】
本発明は上記の問題を解決するためのものであり、外部システムからの不正侵入を防ぐとともに、内部システムのデータを外部システムに安全に提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の一方向中継装置は、一方のネットワークから通信データを受信する第１のポートと、前記第一のポートと第１の信号線を介して接続され、物理層のプロトコル処理を行う第１の物理層回路と、前記第１の物理層回路と第２の信号線を介して接続され、ＭＡＣ層のプロトコル処理を行う第１のＭＡＣ層回路と、前記第１のＭＡＣ層回路と第３の信号線を介して接続され、ＭＡＣ層のプロトコル処理を行う第２のＭＡＣ層回路と、前記第２のＭＡＣ層回路と第４の信号線を介して接続され、物理層のプロトコル処理を行う第２の物理層回路と、前記第２の物理層回路と第５の信号線を介して接続され、他方のネットワークへ通信データを送信する第２のポートと、を備え、前記３の信号線は、前記第１のＭＡＣ層回路から前記第２のＭＡＣ層回路へ一方向にデータを送信する信号線であって、前記第２のＭＡＣ層回路から前記第１のＭＡＣ層回路へデータを送信するための信号線は、開放されるか、又は、グラウンドに接続され、前記第１の物理層回路は、前記一方のネットワーク上の対向機器と、前記対向機器との間で選択できる通信速度、通信モードのうち適切なものを自動で設定するオート・ネゴシエーションで接続されることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、外部システムからの不正侵入を防ぐとともに、内部システムのデータを外部システムに安全に提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態例を示す構成図である。
【図２】本発明の実施の形態例である一方向中継装置を実現するＧＭＩＩを示すブロック図である。
【図３】本発明の実施の形態例において、外部へのフレーム中継の制御を示すブロック図である。
【図４】本発明の実施の形態例において、内部へのフレーム中継防止を示すブロック図である
【図５】本発明の実施の形態例において、負荷削減のユニキャストの通信方式を示すブロック図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態例を図１〜図５を参照して説明する。
【００１４】
［実施例１］
図１は、本発明の実施の形態例の一つを示す実施例１（以下、「本実施例」ということもある）のブロック図である。計算機１（１００）が保持するデータを、一方向中継装置を通して計算機２（３００）へ片方向に送信する場合の構成である。計算機１（１００）と一方向中継装置（２００）を通信線（６０１）で接続する。一方向中継装置（２００）と計算機２（３００）を通信線（６０２）で接続する。また、一方向中継装置（２００）はＳｗｉｔｃｈＰｏｒｔ２−１（２１０）、ＰＨＹ２−１（２２０）、ＭＡＣ２−１（２３０）、ＭＡＣ２−２（２４０）、ＰＨＹ２−２（２５０）、ＳｗｉｔｃｈＰｏｒｔ２−２（２６０）から構成される。
【００１５】
ＭＡＣは、Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ（ＭＡＣ）層のプロトコルを処理するＩＣである。ＰＨＹは、物理層のプロトコルを処理するＩＣである。Ｓｗｉｔｃｈ  Ｐｏｒｔは、カテゴリ５，  ５ｅのＵＴＰケーブルと接続されるポートである。
【００１６】
ＳｗｉｔｃｈＰｏｒｔ２−１（２１０）とＰＨＹ２−１（２２０）は信号線（７１１）、（７１２）で、ＰＨＹ２−１（２２０）とＭＡＣ２−１（２３０）は信号線（７２１）、（７２２）で接続される。送信側ＭＡＣ２−１（２３０）と受信側ＭＡＣ２−２（２４０）は、パラレル・インタフェースＧＭＩＩ（Ｇｉｇａｂｉｔ  Ｍｅｄｉａ  Ｉｎｄｅｐｅｎｄｅｎｔ  Ｉｎｔｅｒｆａｃｅ）の片方向通信用信号線群（７３０）で接続される。ＭＡＣ２−２（２４０）とＰＨＹ２−２（２５０）は信号線（７４１）、（７４２）で、ＰＨＹ２−２（２５０）とＳｗｉｔｃｈＰｏｒｔ２−２（２６０）は信号線（７５１）、（７５２）で接続される。
【００１７】
次に図２は、図１に示す一方向中継装置の内部、特にＭＡＣ層の詳細を示すブロック図である。ＭＡＣ２−１（２３０）は受信部（２３１）、送信部（２３２）によりＰＨＹ２−１（２２０）と通信する。ＭＡＣ２−２（２４０）は受信部（２４１）、送信部（２４２）によりＰＨＹ２−２（２５０）と通信する。ＭＡＣ２−１（２３０）とＭＡＣ２−２（２４０）を接続するのは、パラレル・インタフェースＧＭＩＩの信号線群（７３０）である。    本発明では、図２におけるパラレル・インタフェースＧＭＩＩの信号線群（７３０）は、物理的に片方向通信のみとされた構成となる。一般のＩＥＥＥ８０２．３ｚに準拠したパラレル・インタフェースの信号群（７３０）は、送信系信号群及び受信系信号群を２組用意することで双方向通信を実現している。
【００１８】
信号群（７３０）は、送信フレームの８本のデータ線ＴＸＤ＜７：０＞（７３１）と送信用のタイミング信号ＧＴＸ＿ＣＬＫ（７３２）を含める送信系信号群を接続し、受信フレームの８本のデータ線ＲＸＤ＜７：０＞（７３３）、（７３５）と受信用のタイミング信号ＲＸ＿ＣＬＫ（７３４）、（７３６）を含める受信系信号群を切断する構成である。
【００１９】
一方向中継を実現するための接続構成を下記に説明する。送信側であるＭＡＣ２−１（２３０）における受信フレームの８本のデータ線ＲＸＤ＜７：０＞（７３３）と受信用のタイミング信号（７３４）をプルダウン、すなわちグラウンド（ＧＮＤ）に接続する。プルダウンすることよって、デジタル回路としての電圧を保ち誤作動を防ぐことができる。
【００２０】
また、受信側であるＭＡＣ２−２（２４０）における受信フレームの８本のデータ線ＲＸＤ＜７：０＞（７３５）と受信用のタイミング信号ＲＸ＿ＣＬＫ（７３６）をオープン（内部プルダウン）する。これにより、ＭＡＣ２−２（２４０）からＭＡＣ２−１（２３０）への通信経路がなくなるため、データ送信は物理的に不可能になる。
【００２１】
ＳｗｉｔｃｈＰｏｒｔ２−１（２１０）からＰＨＹ２−１（２２０）を経由し、受信部（２３１）にて受信したデータは制御部１（２３３）によりデータの中継または廃棄が判定される。中継データはＧＭＩＩ送信部（２３４）により送信フレームの８本のデータ線ＴＸＤ＜７：０＞（７３１）を通してＧＭＩＩ受信部（２４４）に中継される。ＧＭＩＩ受信部（２４４）はＧＭＩＩ送信部（２３４）から１２５ＭＨｚのクロックを供給される。データは制御部２（２４３）及び送信部（２４２）を通してＰＨＹ２−２（２５０）そしてＳｗｉｔｃｈＰｏｒｔ２−２（２６０）に送信される。逆に、ＳｗｉｔｃｈＰｏｒｔ２−２（２６０）そしてＰＨＹ２−２（２５０）から受信部（２４１）にて受信したデータは制御部２（２４３）を通してＧＭＩＩ送信部（２４５）に送信されるが、データ線ＲＸＤ＜７：０＞（７３５）及びタイミング信号ＲＸ＿ＣＬＫ（７３６）をオープンしているため、ＧＭＩＩ受信部（２３５）に送信されない。
【００２２】
上記構成とすることで、計算機１（１００）から計算機２（３００）に対し、片方向の通信のみが可能となる。
【００２３】
次に、本実施例の一方向中継の通信方式を図３、４に示す。
【００２４】
図３は計算機１（１００）から計算機２（３００）への通信の構成を示すブロック図である。まず、計算機１（１００）と一方向中継装置（２００）間の通信はＰＨＹ１（１０２）及びＰＨＹ２−１（２２０）間のオート・ネゴシエーションによってリンクが確立される（６１０）。オート・ネゴシエーションは一般的にＩＥＥＥ８０２．３ｕの中で規定され、それぞれの装置のインタフェースが対向機器との間で、選択できる通信速度、通信モードのうちもっとも適切なものを自動で設定する機能である。そこで、計算機１（１００）と一方向中継装置（２００）はそれぞれリンクパルス（８１０）、（８２０）を出し、互いにハンドシェークを行ってリンクを確立させる。
【００２５】
同様に、一方向中継装置（２００）と計算機２（３００）間の通信はお互いのリンクパルス（８３０）、（８４０）によるＰＨＹ２−２（２５０）及びＰＨＹ３（３０２）間のオート・ネゴシエーションの動作でも、ＰＨＹ２−２（２５０）及びＰＨＹ３（３０２）間でリンクパルス（８３０）、（８４０）を出し、互いにハンドシェークを行ってリンクを確立させる（６２０）。
【００２６】
次に、計算機１（１００）は、上位層からＭＡＣ１（１０１）へデータを送信する（９０５）。ＭＡＣ１（１０１）はデータを一般のＩＥＥＥ８０２．３に準拠したフレームとして送信し（９１０）、一方向中継装置（２００）のＭＡＣ２−１（２３０）の制御部１（２３３）にてフレーム（５２０）の宛先ＭＡＣアドレスＤＡ（５２０−１）のチェックにより計算機２（３００）への中継または廃棄が決定される。一般のフレームは宛先ＭＡＣアドレスＤＡ（５２０−１）、送信元ＭＡＣアドレスＳＡ、データなどから構成される。
【００２７】
フレーム（５２０）の宛先ＭＡＣアドレスＤＡ（５２０−１）のビット（２３３−２１）はマルチキャストＭＡＣアドレス１（２３３−１）のビット（２３３−２２）と比較回路１−１（２３３−２）で比較し、ブロードキャストＭＡＣアドレス１（２３３−３）のビット（２３３−２４）と比較回路１−２（２３３−４）で比較し、ユニキャストＭＡＣアドレス１（２３３−５）のビット（２３３−２６）と比較回路１−３（２３３−６）でそれぞれ比較する。マルチキャストＭＡＣアドレス１（２３３−１）、ブロードキャストＭＡＣアドレス１（２３３−３）、ユニキャストＭＡＣアドレス１（２３３−５）はそれぞれレジスタに登録されている。
【００２８】
ここで、ユニキャストＭＡＣアドレス１（２３３−５）は、外部の設定用端末（４００）から外部に接続する計算機２（３００）に合わせて所定のアドレスが登録される（４５０）。
【００２９】
比較回路１（２３３−２）、比較回路２（２３３−４）、比較回路３（２３３−６）において、二つの入力値が同じであるならば出力は１で、値が違うならば出力は０となる。
【００３０】
上記の比較結果（２３３−２３）、（２３３−２５）、（２３３−２７）のＯＲを行う（２３３−７）。ＯＲの出力（２３３−２８）が１であるならば、フレーム（５２０）を中継し、０であるならば廃棄する。フレーム（５２０）が中継される場合、ＭＡＣ２−１（２３０）のＧＭＩＩ送信部（２３４）からＭＡＣ２−２（２４０）、ＰＨＹ２−２（２５０）、ＳｗｉｔｃｈＰｏｒｔ２−２（２６０）を経由し、計算機２（３００）のＭＡＣ３（３０１）へ中継される（９３０）。次に、ＭＡＣ３（３０１）はフレームを上位層へ送信する（９２５）。
【００３１】
上記のようにフレーム（５２０）の宛先ＭＡＣアドレス（５２０−１）をチェックすることで、ブロードキャストフレーム、マルチキャストフレーム、宛先ＭＡＣアドレスの登録されたユニキャストのみ中継する。これにより、宛先不明なユニキャストフレームの中継を防止することができる。
【００３２】
図４は計算機２（３００）から計算機１（１００）への通信防止の構成を示すブロック図である。計算機２（３００）は上位層からＭＡＣ３（３０１）へデータを送信する（９３５）。ＭＡＣ３（３０１）はデータをフレーム（５３０）として送信する（９４０）。一方向中継装置（２００）のＭＡＣ２−２（２５０）の制御部２（２４３）ではフレームの中継または廃棄の判定はＭＡＣ２−１（２３０）の制御部１（２３３）と同様に行われる。フレームの中継が決定された場合、ＧＭＩＩ送信部（２４５）にフレームが中継される。しかし、ＭＡＣ２−１（２３０）への通信方向を持つ信号線が物理的に接続されていないため、ＭＡＣ２−１（２３０）にフレームを中継することができない。従って、フレームは計算機１（１００）への到着が物理的に不可能となる。
【００３３】
このように本実施例では、リンク確立を意識しないデータリンク層（レイヤ２）の物理配線（ＧＭＩＩ）の信号線を片方向のみ接続することにより、たとえフィルタリングの条件等を改ざんされたとしても外部からのフレーム侵入経路がないため、安全に片方向のみの通信が可能となる。また本実施例では、物理層までは双方向とも接続されるため、リンク確立のための処理を阻害することなく、片方向のみのフレーム中継を実現できる。
【００３４】
これによって、内部システムから外部システムへのデータ通信を片方向に限定し、外部ネットワークから不正侵入を防止する一方向中継装置を提供することができる。そして、外界からの不正なアクセスは、一方向中継装置内に物理的な通信経路が存在しないため、全て遮断される。これにより、重要なシステムへの不正なアクセスをほぼ１００％防ぐことができる。
【００３５】
［実施例２］
本発明の第２の実施形態例である実施例２として、ネットワークへの負荷削減の対策を目的とした通信方式を、図５を参照して説明する。通常、一方向中継装置（２００）は内部システムにある計算機１−１（１１０）や計算機１−２（１２０）から外部システムにある計算機２−１（３１０）や計算機２−２（３２０）へしか通信を許可しない場合、ＨＵＢ１（１０）、ＨＵＢ２（２０）などと組み合わせて利用される。
【００３６】
例えば、計算機１−１（１１０）から外部システムへフレームを送信することを考える。宛先が不特定である場合、ブロードキャストフレームを送信することが一般的である（９９０）。この通信方向では、計算機１−１（１１０）から外部システムへフ送信されるレームは、計算機１−１（１１０）以外の内部システム及び外部システムの全ての装置に届く。
【００３７】
しかし、宛先が特定されている場合には、上記のブロードキャスト送信の方法では、宛先の計算機以外の装置に余計な負荷を与えることとなるため、特定した受信対象の計算機のみを宛先とするユニキャスト送信を考える。上記の通信を実現するために、一方向中継装置のユニキャストＭＡＣアドレス１（２３３−５）に、受信対象の計算機のＭＡＣアドレスを登録することで、必要なフレームのみを中継することができ、これによって宛先の計算機以外の装置への負荷を低減することができる。
【００３８】
以上説明したように、計算機１からデータを計算機２へ送信することができるが、逆に計算機２から計算機１への通信は物理的に不可能なため、計算機２からの不正侵入などの攻撃を阻止することができる。
【００３９】
さらに、宛先の計算機を特定しているため、ユニキャストフレームを送信することで、内部システム及び外部システムに余計な負荷を減らすことが可能となる。
【００４０】
なお、本発明は上記した実施例１、２に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例１、２は、本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【００４１】
１０          中継装置ＨＵＢ１
２０          中継装置ＨＵＢ２
１００        計算機１
１０１        ＭＡＣ１
１０２        ＰＨＹ１
１０３        ＳｗｉｔｃｈＰｏｒｔ１
１１０        計算機１−１
１２０        計算機１−２
２００        一方向中継装置
２１０        ＳｗｉｔｃｈＰｏｒｔ２−１
２２０        ＰＨＹ２−１
２３０        ＭＡＣ２−１
２３０−１    受信部から制御部１への信号線
２３０−２    制御部１から送信部への信号線
２３０−３    制御部１からＧＭＩＩ送信部の信号線
２３０−４    ＧＭＩＩ受信部から制御部１への信号線
２３１        受信部
２３２        送信部
２３３        制御部１
２３３−１    マルチキャストＭＡＣアドレス１
２３３−２    比較回路１−１
２３３−３    ブロードキャストＭＡＣアドレス１
２３３−４    比較回路１―２
２３３−５    ユニキャストＭＡＣアドレス１
２３３−６    比較回路１−３
２３３−７    ＯＲ回路
２３３−２１  フレームの宛先ＭＡＣアドレスＤＡのビット
２３３−２２  マルチキャストＭＡＣアドレス１のビット
２３３−２３  比較回路１−１の結果
２３３−２４  ブロードキャストＭＡＣアドレス１のビット
２３３−２５  比較回路１−２の結果
２３３−２６  ユニキャストＭＡＣアドレス１のビット
２３３−２７  比較回路１−３の結果
２３３−２８  ＯＲ回路の出力
２３４        ＧＭＩＩ送信部
２３５        ＧＭＩＩ受信部
２４０        ＭＡＣ２−２
２４０−１    受信部から制御部２への信号線
２４０−２    制御部２から送信部への信号線
２４０−３    制御部２からＧＭＩＩ送信部の信号線
２４０−４    ＧＭＩＩ受信部から制御部２への信号線
２４１        受信部
２４２        送信部
２４３        制御部２
２４３−１    マルチキャストＭＡＣアドレス２
２４３−２    比較回路２−１
２４３−３    ブロードキャストＭＡＣアドレス２
２４３−４    比較回路２―２
２４３−５    ユニキャストＭＡＣアドレス２
２４３−６    比較回路２−３
２４３−７    ＯＲ回路
２４３−２１  フレームの宛先ＭＡＣアドレスＤＡのビット
２４３−２２  マルチキャストＭＡＣアドレス１のビット
２４３−２３  比較回路２−１の結果
２４３−２４  ブロードキャストＭＡＣアドレス１のビット
２４３−２５  比較回路２−２の結果
２４３−２６  ユニキャストＭＡＣアドレス１のビット
２４３−２７  比較回路２−３の結果
２４３−２８  ＯＲ回路の出力
２４４        ＧＭＩＩ送信部
２４５        ＧＭＩＩ受信部
２５０        ＰＨＹ２−２
２６０        ＳｗｉｔｃｈＰｏｒｔ２−２
３００        計算機２
３０１        ＭＡＣ３
３０２        ＰＨＹ３
３０３        ＳｗｉｔｃｈＰｏｒｔ３
３１０        計算機２−１
３２０        計算機２−２
４００        設定用端末
４５０        ユニキャストＭＡＣアドレスを登録すること
５１０        計算機１から送信されるフレーム
５２０        計算機１から送信され、一方向中継装置内で処理されるフレーム
５２０−１    計算機１から送信され、一方向中継装置内で処理されるフレームの宛先ＭＡＣアドレス
５３０        計算機２から送信されるフレーム
５４０        計算機２から送信され、一方向中継装置内で処理されるフレーム
５４０−１    計算機２から送信され、一方向中継装置内で処理されるフレームの宛先ＭＡＣアドレス
６０１        計算機１と一方向中継装置間の通信線
６０２        一方向中継装置と計算機２間の通信線
６１０        計算機１と一方向中継装置間のネゴシエーション
６２０        一方向中継装置と計算機２間のネゴシエーション  ７１１        ＳｗｉｔｃｈＰｏｒｔ２−１からＰＨＹ２−１へ通信の信号線
７１２        ＰＨＹ２−１からＳｗｉｔｃｈＰｏｒｔ２−１へ通信の信号線
７２１        ＰＨＹ２−１からＭＡＣ２−１へ通信の信号線
７２２        ＭＡＣ２−１からＰＨＹ２−１へ通信の信号線
７３０            パラレル・インタフェースＧＭＩＩの信号線群
７３１        送信フレームの８本のデータ線ＴＸＤ＜７：０＞
７３２        送信用のタイミング信号ＧＴＸ＿ＣＬＫ
７３３        ＭＡＣ２−１側における受信フレームの８本のデータ線ＲＸＤ＜７：０＞
７３４        ＭＡＣ２−１側における受信用のタイミング信号ＲＸ＿ＣＬＫ
７３５        ＭＡＣ２−２側における受信フレームの８本のデータ線ＲＸＤ＜７：０＞
７３６        ＭＡＣ２−２側における受信用のタイミング信号ＲＸ＿ＣＬＫ
７４１        ＰＨＹ２−２からＭＡＣ２−２へ通信の信号線
７４２        ＭＡＣ２−２からＰＨＹ２−２へ通信の信号線
７５１        ＳｗｉｔｃｈＰｏｒｔ２−２からＰＨＹ２−２へ通信の信号線
７５２        ＰＨＹ２−２からＳｗｉｔｃｈＰｏｒｔ２−２へ通信の信号線
８１０        計算機１から出したリンクパルス
８２０        計算機１へ一方向中継装置から出したリンクパルス
８３０        計算機２へ一方向中継装置から出したリンクパルス
８４０        計算機２から出したリンクパルス
９０５        上位層からＭＡＣ１へのデータの送信
９１０        計算機１のＭＡＣ１から一方向中継装置へフレームを送信すること
９２０        一方向中継装置内フレームを中継すること
９２５        ＭＡＣ３から上位層へのデータの送信
９３０        一方向中継装置から計算機２のＭＡＣ３へフレームを送信すること
９３５        上位層からＭＡＣ３へのデータの送信
９４０        計算機２のＭＡＣ３から一方向中継装置へフレームを送信すること
９５０        一方向中継装置内フレームを廃棄すること
９８０−１    計算機１−１からＨＵＢ１へのブロードキャスト送信
９８０−２    ＨＵＢ１から計算機１−２へのブロードキャスト送信
９８０−３    一方向中継装置を通すブロードキャスト送信
９８０−４    ＨＵＢ２から計算機２−２へのブロードキャスト送信
９８０−５    ＨＵＢ２から計算機２−１へのブロードキャスト送信
９９０        計算機１−１から一方向中継装置を通して計算機２−１へのユニキャスト送信
【図１】
2018029354.tif 000003
【図２】
2018029354.tif 000004
【図３】
2018029354.tif 000005
【図４】
2018029354.tif 000006
【図５】
2018029354.tif 000007