(57)【要約】【課題】演算の種類の設定を自由に変更できるという特徴を損なうことなく、光素子の数を大幅に削減し、低消費電力で駆動できるようにする。【解決手段】複数の光源１０２と複数の光スイッチＳＷ１，ＳＷ２と、複数の光源１０２と複数の光スイッチＳＷ１，ＳＷ２との間および複数の光スイッチＳＷ１，ＳＷ２間を接続する光回路１０３とを備えた構成において、光スイッチＳＷ１，ＳＷ２として、１つの制御入力に関連する複数の経路を束ねて光信号の遮断または通過を行うことが可能な光スイッチＳＷＡ，ＳＷＢを使用する。【選択図】  図３
2018005825.tif 000002
【特許請求の範囲】
【請求項１】
複数の光源と、複数の光スイッチと、前記複数の光源と前記複数の光スイッチとの間および前記複数の光スイッチ間を接続する光回路とを備え、制御入力の組み合わせに応じて前記複数の光スイッチを駆動することによって前記光回路を通して１つの出力結果を出力する光演算器において、
前記光スイッチは、
１つの制御入力に関連する複数の経路を束ねて光信号の遮断または通過を行う
ことを特徴とする光演算器。
【請求項２】
請求項１に記載された光演算器において、
前記光スイッチは、
前記複数の経路からくる光信号を１点に集光する集光手段と、
前記集光手段によって集光された光信号を通過または遮断する手段と
を備えることを特徴とする光演算器。
【請求項３】
請求項１に記載された光演算器において、
前記複数の光源は、
互いに異なる波長の光源であり、
前記光回路は、
前記複数の経路からの光信号を合波した後に前記光スイッチに送る合波器と、
前記光スイッチを通過した光信号を波長ごとに分波する分波器とを含む
ことを特徴とする光演算器。
【請求項４】
請求項３に記載された光演算器において、
前記光回路は、
１つの制御入力に関連する複数の経路の光信号を遅延させる遅延回路を含み、
前記光スイッチは、
前記光回路を通ってきた光信号が遅延しているか否かで信号を通過または遮断する手段を備える
ことを特徴とする光演算器。
【請求項５】
請求項３又は４に記載された光演算器において、
前記合波器及び前記分波器は、
アレイ導波路回折格子が用いられている
ことを特徴とする光演算器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、論理演算を光回路、または光回路と電気回路との混合回路で行う光演算器に関する。
【背景技術】
【０００２】
現在の電子演算回路は、処理速度を向上させるために、チップサイズや素子サイズを極限まで小さくする工夫がなされている。これは、回路内の抵抗（Ｒ）とキャパシタンス（Ｃ）などが信号の伝搬を大きく律速しているため、演算速度を上げるにはチップサイズや素子サイズを小さくするしかないためである。
【０００３】
このため、狭面積の論理ブロックやコアに素子を詰め込み、マルチコア・メニーコア化などの工夫がなされている。しかし、それらをつなぐための配線が新たな「遅延」を生み、演算の高速化に限界が見えつつある。
【０００４】
一方、光通信などで用いられる光配線や光パスゲートは、その配線経路内のＣやＲに無依存で光信号を伝播させることができる。また、ナノフォトニクスの進展により、光パスゲートの消費エネルギーは飛躍的に改善され、そのエネルギーコスト［J/bit］は、ＣＭＯＳゲートと光で同程度のレベルになりつつある。そのため、チップ内やチップ間の通信を光化する様々な研究がなされている。
【０００５】
図１１を用いてパスゲートを組み合わせた演算回路における演算プロセスについて説明する。２ｘ１（２分岐）のパスゲート１０１をツリー状に接続すると、ｎ桁の制御入力に対する真理値表（Look up table （ＬＵＴ）：図１２参照）を再現する演算回路１００を構成することができる。この演算回路１００は、ｎ桁の制御入力に対する全ての組み合わせに対し、「０」か「１」の信号を出力するもので、ｎ桁の制御入力に対する全ての１ビット出力演算を実行する。
【０００６】
この演算回路１００において、パスゲート１０１としてＣＭＯＳゲートなどのパスゲート１０１Ａを用いた演算回路１００Ａでは、図１３に示されるように、ｎ個のゲートのＣ，Ｒが連なるため、経路の応答速度がｎ^2で劣化する。そのため、このような演算回路１００Ａ（電気回路）では、制御入力の桁ｎをｎ＜４〜６としてしか用いられない。
【０００７】
図１４に、パスゲート１０１として光パスゲート１０１Ｂを用い、ツリー構造の葉に相当する信号入力ポートに光源１０２を配置した例を示す。この演算回路１００（１００Ｂ）では、光パスゲート１０１Ｂを駆動することによって、ツリー構造の幹に相当する出力ポートから、２n個の制御入力の組み合わせに対応する１つの光信号（１つの出力結果）を得ることができる。
【０００８】
なお、この演算回路１００Ｂにおいて、光パスゲート１０１Ｂは光信号を遮断または透過する２つの光パス（光スイッチ）ＳＷ１，ＳＷ２を備えており、複数の光源１０２と複数の光パスゲート１０１Ｂとの間および複数の光パスゲート１０１Ｂ間は光回路１０３によって接続される。
【０００９】
この演算回路１００Ｂでは、光源１０２の配置により、真理値表（ＬＵＴ）の内容を変更できることから、演算の種類の設定を自由に変更できるという特徴を有する。また、光の伝播は電気的なＣＲに依存しないため、これにより、ＣＲに律速されない論理演算が可能となり、電気回路のレイテンシボトルネックが解消される。なお、この演算回路１００Ｂにおいて、制御入力を電気信号とすれば、光回路と電気回路との混合回路で論理演算が行われるものとなり、制御入力を光信号とすれば、光回路のみで論理演算が行われるものとなる。
【先行技術文献】
【非特許文献】
【００１０】
【非特許文献１】A. Tetsuya, “Photonic-Crystal Logic Devices Based on the Binary Decision Diagram,”信学会，エレクトロニクス(1),386(2000)
【非特許文献２】S. Lin, “Demonstration of optical computing logics based on binary decision diagram,”OPTICS EXPRESS 20, 1378 (2012)
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、図１４に示されたような構成では、制御入力数の増大に伴って光スイッチ（光素子）の数が指数関数的に増大し、膨大な数の光素子を必要とする。このため、ＢＤＤ（Binary Decision Diagram）と呼ばれる手法により光素子の数を削減し回路を簡略化する方法が提案されている（例えば、非特許文献１，２参照）。しかし、この方法では、特定用途の演算のみが取り扱えることになり、演算の種類の設定を自由に変更できる特徴が損なわれてしまう。
【００１２】
本発明は、このような課題を解決するためになされたもので、その目的とするところは、演算の種類の設定を自由に変更できるという特徴を損なうことなく、光素子の数を大幅に削減し、低消費電力で駆動することができる光演算器を提供することにある。
【課題を解決するための手段】
【００１３】
このような目的を達成するために本発明は、複数の光源（１０２）と、複数の光スイッチ（ＳＷ１，ＳＷ２）と、複数の光源（１０２）と複数の光スイッチ（ＳＷ１，ＳＷ２）との間および複数の光スイッチ間（ＳＷ１，ＳＷ２）を接続する光回路（１０３）とを備え、制御入力の組み合わせに応じて複数の光スイッチ（ＳＷ１，ＳＷ２）を駆動することによって光回路を（１０３）通して１つの出力結果を出力する光演算器において、光スイッチ（ＳＷ１（ＳＷＡ），ＳＷ２（ＳＷＢ））は、１つの制御入力に関連する複数の経路を束ねて光信号の遮断または通過を行うことを特徴とする。
【００１４】
本発明において、光スイッチ（ＳＷＡ，ＳＷＢ）は、１つの制御入力に関連する複数の経路を束ねて光信号の遮断または通過を行う。これにより、制御入力をｎ桁とした場合、光スイッチの数を２×ｎ個に削減することが可能となる。また、遅延回路を用いるなどして、光スイッチの数をｎ個に削減することも可能となる。このようにして、本発明では、演算の種類の設定を自由に変更できるという特徴を損なうことなく、光スイッチ（光素子）の数を大幅に削減し、低消費電力で駆動することができるようになる。
【００１５】
なお、上記説明では、一例として、発明の構成要素に対応する図面上の構成要素を、括弧を付した参照符号によって示している。
【発明の効果】
【００１６】
以上説明したことにより、本発明によれば、１つの制御入力に関連する複数の経路を束ねて１つの光スイッチによって光信号の遮断または通過を行うようにしたので、演算の種類の設定を自由に変更できるという特徴を損なうことなく、光素子の数を大幅に削減し、低消費電量で駆動することができるようになる、という効果が得られる。
【図面の簡単な説明】
【００１７】
【図１】図１は、ツリー回路を構成する２ｘ１（２分岐）の光パスゲートの２つの光パス（光スイッチ）をマークで表現した図である。
【図２】図２は、制御入力（「０」，「１」）と２つの光スイッチの通過／遮断の関係を示す図である。
【図３】図３は、１つの制御入力に関連する複数の経路を束ねて光の遮断または通過を行う光スイッチを用いた例（ｎ＝３段のケース）を示す図である。
【図４】図４は、ｎ＝４段のケースを示す図である。
【図５】図５は、信号経路の組み換えと信号を束ねる/振り分ける機能をマトリックススイッチで実現した例を示す図である。
【図６】図６は、図３に示した演算回路で用いる光スイッチの一例を示す図である。
【図７】図７は、図３に示した演算回路で用いる光スイッチの別の例を示す図である。
【図８】図８は、波長を用いた合波・分波の入出力ポートが波長順に並ぶ合分波器を用いたときの構成を示す図である。
【図９】図９は、遅延回路を用いた構成を示す図である。
【図１０】図１０は、具体的な遅延量を示す図である。
【図１１】図１１は、パスゲートを用いた演算回路を例示する図である。
【図１２】図１２は、ｎ桁の制御入力に対する真理値表を例示する図である。
【図１３】図１３は、パスゲートとしてＣＭＯＳゲートなどを用いた場合の経路の応答速度の劣化を説明する図である。
【図１４】図１４は、パスゲートとして光パスゲートを用いた演算回路を例示する図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。まず、実施の形態の説明に入る前に、本発明の概要について説明する。
【００１９】
〔発明の概要〕
図１に、ツリー回路を構成する２ｘ１（２分岐）の光パスゲート１０１Ｂの２つの光パス（光スイッチ）をマークで表現した図を示す。この図では、光スイッチＳＷ１を「○」で表現し、光スイッチＳＷ２を「☆」で表現している。また、この「○」と「☆」において、「○」，「☆」は通過を意味し、「●」，「★」は遮断を意味する。
【００２０】
この例において、制御入力Ｉｎ〔ｉ〕が「１」のとき、光スイッチＳＷ１／ＳＷ２は「○」／「★」とされ、制御入力Ｉｎ〔ｉ〕が「０」のとき、光スイッチＳＷ１／ＳＷ２は「●」／「☆」とされるものとする（図２参照）。
【００２１】
このようなｎ個の制御入力を有するツリー回路では２n＋２n-1＋・・・・＋２1個の光スイッチが必要となる。図１の例では、ｎ＝３であるので、光スイッチＳＷ１，ＳＷ２とし、２3＋２2＋２1＝１４個の光スイッチを必要としている。
【００２２】
このツリー回路１において、もし光スイッチＳＷ１，ＳＷ２が複数の信号をまとめて処理することが可能であれば（１つの制御入力に関連する複数の経路を束ねて光信号の遮断または通過を行うことが可能であれば）、光スイッチＳＷ１，ＳＷ２の数を２×ｎ個に削減することができる（図３参照）。
【００２３】
すなわち、図１に示したツリー回路１では、２3＋２2＋２1＝１４個の光スイッチを必要としていたのに対し、図３に示した演算回路２では、２×３＝６個の光スイッチとすることができる。これにより、演算の種類の設定を自由に変更できるという特徴を損なうことなく、光スイッチ（光素子）の数を大幅に削減し、低消費電力で駆動することができるようになる。
【００２４】
なお、ツリー回路１における光スイッチＳＷ１，ＳＷ２と区別するために、この演算回路２で用いる光スイッチＳＷ１，ＳＷ２をＳＷＡ，ＳＷＢとする。図３において、光スイッチＳＷＡを「○」で表現し、光スイッチＳＷＢを「☆」で表現すること、「○」，「☆」は通過を意味し、「●」，「★」は遮断を意味することは光スイッチＳＷ１，ＳＷ２と同じである。
【００２５】
この演算回路２は、光スイッチＳＷＡ，ＳＷＢの前段に経路を組み替える素子と、信号を束ねる素子、後段に信号を振り分ける素子を組み合わせれば実現可能である。図３に示した演算回路２では、光源１０２と１段目の光スイッチＳＷＡ，ＳＷＢとの間に機能ブロックＢＬ１を設け、１段目の光スイッチＳＷＡ，ＳＷＢと２段目の光スイッチＳＷＡ，ＳＷＢとの間に機能ブロックＢＬ２を設け、２段目の光スイッチＳＷＡ，ＳＷＢと３段目の光スイッチＳＷＡ，ＳＷＢとの間に機能ブロックＢＬ３を設けている。
【００２６】
図３に示した演算回路２において、各機能ブロックＢＬは、信号を振り分ける機能（経路を組み替える機能）と信号を束ねる機能とを備えている。図４にｎ＝４段のケースを示す。各機能ブロックＢＬにおいて、束ねた信号を振り分ける際、その空間的な順序は、束ねる前後で同じとする。このようにすることにより、信号の振り分け方（ポートの入れ替え）は、各段の間で同じものを使用できる。
【００２７】
図４の信号経路の組み換えと信号を束ねる/振り分ける機能は、図５に示される構成で実現できる。具体的には、経路の組み換えはマトリックススイッチＭＳで構成でき、光スイッチＳＷＡ，ＳＷＢで信号を空間的に重ね合わせずに伝播させることで、信号の空間的な順序を変えずに通過/遮断の制御を行うことができる。ただし、マトリックススイッチＭＳは一度適切に経路設定した後は動的に切り替える必要はないため光配線で作りこんでも良い。光配線の場合、交差が発生するので立体配線や方向性結合器を使うのが良い。
【００２８】
〔実施の形態１〕
図６に図３に示した演算回路２で用いる光スイッチＳＷＡ，ＳＷＢの一例を示す。この例では、光スイッチＳＷＡ，ＳＷＢの領域を有する（「○」，「☆」の領域を有する）１つのスイッチを挿入するものとし、この１つのスイッチの「○」，「☆」の領域でそれぞれが係る経路をまとめて通過／遮断を行うようにしている。これにより、スイッチの数を削減することが出来るため、制御が簡便になる。
【００２９】
〔実施の形態２〕
図７に図３に示した演算回路２で用いる光スイッチＳＷＡ，ＳＷＢの別の例を示す。この例では、レンズＬＮを用いて、光スイッチＳＷＡ，ＳＷＢの領域（「○」，「☆」の領域）に係る経路の光信号を１点に集光させ、その集光させた光信号を遮蔽壁（図示せず）によって通過または遮断するようにしている。１点に集光させることで、スイッチを小さくすることが可能となるため、低消費電力になる。
【００３０】
集光部分に配置するスイッチは光を吸収するアブソーバや入射角とは異なる方向に散乱させるような拡散板やミラーであれば良い。スイッチ通過後はそれぞれの信号は異なる方向に進むため、分離することは容易である。また、もう一度レンズを挿入することで、各信号を平行にすることもできる。
【００３１】
なお、この例ではレンズで１点に集光させるものとしたが、必ずしも１点に集光させる必要は無く、小型のスイッチでまとめて通過遮断を制御できる程度に光が局所的な領域を通過するようにすれば良い。
【００３２】
〔実施の形態３〕
実施の形態３では、波長多重を用い、複数の信号を束ねて光スイッチＳＷＡ，ＳＷＢを通過させ、スイッチの大きさ・動作パワーを削減させるようにする。図８に、波長を用いた合波・分波の入出力ポートが波長順に並ぶ合分波器を用いたときの構成を示す。
【００３３】
この構成において、複数の光源１０２は、互いに異なる波長の光源とされている。また、光回路１０３、は複数の経路からの光信号を合波した後に光スイッチＳＷＡ，ＳＷＢへ送る合波器と、光スイッチＳＷＡ，ＳＷＢを通過した光信号を波長ごとに分波する分波器とを含む。この合波器と分波器は各機能ブロックＢＬに設けられている。
【００３４】
この場合、信号の振り分け方（ポートの入れ替え）は、各段の間で異なるものとなるため、図５のマトリックススイッチＭＳの設定を変更する。この場合もスイッチを用いずに光配線で経路を作成しても良い。また、合波器及び分波器としては、アレイ導波路回折格子（ＡＷＧ（arrayed-waveguide grating））を用いると良い。
【００３５】
〔実施の形態４〕
図８に示した構成において、更にタイミングをずらして経路に信号を伝搬させることにより、光スイッチＳＷＡ，ＳＷＢの機能を１つにまとめることも可能である。
【００３６】
例えば、図９に示すように、遅延回路ＤＬ（ＤＬ０（遅延回路０）〜ＤＬ３（遅延回路３））を用いた構成とする。この構成において、隣接する遅延回路ＤＬ間には、１つの光スイッチＳＷＣを配置する。この光スイッチＳＷＣは、入力が「１」のときに先行／遅行する信号を通過／遮断、入力が「０」のときに先行／遅行する遮断／通過させるよう動作する。
【００３７】
また、遅延回路ＤＬ０，ＤＬ１，ＤＬ２，ＤＬ３は、真理値表のＩｎ［０］，Ｉｎ［１］，Ｉｎ［２］，Ｉｎ［３］において「０」の位置に対応する入力信号（制御入力「０」に関連する複数の経路の光信号）を、「１」の位置に対応する入力信号（（制御入力「１」に関連する複数の経路の光信号）よりも１ビット以上遅延させるものとする。具体的な遅延量を図１０に示す。図１０において、２重丸は１ビット分の時間遅延線を示しており、１重丸は、２重丸の遅延分を補償するものである。
【００３８】
これにより、例えばＩｎ［０］，Ｉｎ［１］，Ｉｎ［２］，Ｉｎ［３］への入力が、「０」，「０」，「１」，「１」の場合、図９に示されるように、全てのスイッチＳＷＣを通過できる信号は、遅延回路ＤＬ０への入力が上から４番目の信号のみ、となる。この制御入力と信号出力との関係は演算の種類に対応しており、制御入力のための光源配置により変更が可能、つまり、光源配置により演算の種類を変更することができる回路となっている。また、光スイッチの数をｎ個に削減することができている。
【００３９】
以上の回路は、電気回路とは全く異なる手法で素子数を削減し、制御入力のための光源配置により演算の種類を自由に変更でき、光の伝搬だけで演算が完了することから、電子回路では困難な超低レイテンシ演算を提供し、動作周波数が頭打ち状態になりつつある電子回路の問題を解決することを可能とする。
【００４０】
〔実施の形態の拡張〕
以上、実施の形態を参照して本発明を説明したが、本発明は上記の実施の形態に限定されるものではない。本発明の構成や詳細には、本発明の技術思想の範囲内で当業者が理解し得る様々な変更をすることができる。
【符号の説明】
【００４１】
２…演算回路、ＳＷＡ，ＳＷＢ，ＳＷＣ…光スイッチ（光素子）、ＢＬ（ＢＬ１〜ＢＬ４）…機能ブロック、ＭＳ…マトリックススイッチ、ＤＬ（ＤＬ０〜ＤＬ３）…遅延回路。１０１（１０１Ｂ）…光パスゲート、１０２…光源、１０３…光回路、ＬＵＴ…真理値表。
【図１】
2018005825.tif 000003
【図２】
2018005825.tif 000004
【図３】
2018005825.tif 000005
【図４】
2018005825.tif 000006
【図５】
2018005825.tif 000007
【図６】
2018005825.tif 000008
【図７】
2018005825.tif 000009
【図８】
2018005825.tif 000010
【図９】
2018005825.tif 000011
【図１０】
2018005825.tif 000012
【図１１】
2018005825.tif 000013
【図１２】
2018005825.tif 000014
【図１３】
2018005825.tif 000015
【図１４】
2018005825.tif 000016