(57)【要約】【課題】制御を複雑にすることなく、全階調と中間調のいずれにおいても最適な駆動条件で画素の駆動を行うことを可能とする。【解決手段】走査線１２と、データ線１４と、走査線１２および走査線１２の交差に各々対応して設けられた画素ＰＩＸと、走査線１２に走査信号を供給する走査線駆動部としての走査線駆動回路２０と、表示すべき階調に応じた大きさの電圧を画素ＰＩＸにデータ線１４を介して供給するデータ線駆動部としてのデータ線駆動回路３０と、電圧が第１電圧（０Ｖ）である第１画素と、電圧が第１電圧よりも大きい第２電圧（５Ｖ）である第２画素との境界を検出する境界検出部３０２と、電圧のデータ線１４への供給経路に備えられた抵抗値選択部９１と、を備え、データ線駆動回路３０は、抵抗値選択部９１において、境界が検出された場合には第１の抵抗値を選択し、境界が検出されない場合には第１の抵抗値よりも大きい第２の抵抗値を選択する。【選択図】図２
2018054853.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、
複数のデータ線と、
前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられた画素と、
前記走査線に前記走査信号を供給する走査線駆動部と、
表示すべき階調に応じた大きさの電圧を前記画素に前記データ線を介して供給するデータ線駆動部と、
前記電圧が第１電圧である第１画素と、前記電圧が前記第１電圧よりも大きい第２電圧である第２画素との境界を検出する境界検出部と、
前記電圧の前記データ線への供給経路に備えられた抵抗値選択部と、を備え、
前記データ線駆動部は、前記抵抗値選択部において、前記境界が検出された場合には第１の抵抗値を選択し、前記境界が検出されない場合には前記第１の抵抗値よりも大きい第２の抵抗値を選択する、
ことを特徴とする電気光学装置。
【請求項２】
前記抵抗値選択部は、前記データ線駆動部の出力段に備えられている、
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
複数の走査線と、
複数のデータ線と、
前記複数の走査線および前記複数のデータの交差に各々対応して設けられた画素と、
前記走査線に前記走査信号を供給する走査線駆動部と、
表示すべき階調に応じた大きさの電圧を前記画素に前記データ線を介して供給するデータ線駆動部と、
前記電圧が第１電圧である第１画素と、前記電圧が前記第１電圧よりも大きい第２電圧である第２画素との境界を検出する境界検出部と、
前記データ線駆動部の出力段の増幅部における出力電流を可変とする電流可変部と、を備え、
電流可変部は、前記境界が検出された場合には前記出力電流を第１の電流値とし、前記境界が検出されない場合には前記出力電流を前記第１の電流値よりも小さい第２の電流値とする、
ことを特徴とする電気光学装置。
【請求項４】
複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられた画素と、を備える電気光学装置の制御方法であって、
前記走査線に前記走査信号を供給し、
表示すべき階調に応じた大きさの電圧を前記画素に前記データ線を介して供給し、
前記電圧が第１電圧である第１画素と、前記電圧が前記第１電圧よりも大きい第２電圧である第２画素との境界を検出し、
前記境界が検出された場合には、前記電圧の前記データ線への供給経路に備えられた抵抗値選択部において第１の抵抗値を選択し、
前記境界が検出されない場合には、前記抵抗値選択部において前記第１の抵抗値よりも大きい第２の抵抗値を選択する、
ことを特徴とする電気光学装置の制御方法。
【請求項５】
複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられた画素と、を備える電気光学装置の制御方法であって、
前記走査線に前記走査信号を供給し、
表示すべき階調に応じた大きさの電圧を前記画素に前記データ線を介して供給し、
前記電圧が第１電圧である第１画素と、前記電圧が前記第１電圧よりも大きい第２電圧である第２画素との境界を検出し、
前記境界が検出された場合には、画素に対する出力電流を第１の電流値とし、
前記境界が検出されない場合には、前記出力電流を前記第１の電流値よりも小さい第２の電流値とする、
ことを特徴とする電気光学装置の制御方法。
【請求項６】
請求項１ないし請求項３のいずれか一に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電気光学装置の制御方法、および電子機器に関する。
【背景技術】
【０００２】
液晶素子を用いて画像を表示させる電気光学装置が広く開発されている。この電気光学装置では、各画素の指定階調に応じた電圧を、データ線を介して各画素に供給することで、各画素が具備する液晶の透過率を指定階調に応じた透過率に制御し、これにより、各画素に指定階調を表示させる。
【０００３】
ところで、前記画素を配列した液晶パネルに内蔵した駆動回路と、外付けの駆動回路であるドライバーＩＣとにより液晶パネルを駆動する方式においては、液晶パネルにおける容量性の負荷の大小、あるいは解像度などの様々な駆動条件に対応するため、外付けの駆動回路における出力抵抗や出力電流の設定が重要となる。
例えば、複数画素分の指定階調に応じた電圧を、ドライバーＩＣの増幅部の一つの出力端子から出力し、デマルチプレクサー等により各画素に分配する方式を採用する場合には、隣接する画素の階調変化によって適切な出力抵抗や出力電流が異なる。
【０００４】
一例として、一の画素の指定階調に応じた電圧が０Ｖで、当該一の画素に隣接する画素の指定階調に応じた電圧が５Ｖの場合には、ドライバーＩＣの増幅部は、０Ｖを出力した後に５Ｖまで電圧を遷移させる必要がある。この場合には、電圧の振幅が大きくなるので、電圧をできるだけ速く遷移させるために、増幅部の出力抵抗を小さくし、または出力電流を大きくすることが好ましい。出力抵抗を小さくし、または出力電流を大きくすると、増幅部を構成する素子間のばらつきが発生しやすくなる傾向にあるが、５Ｖは例えば白レベルである高階調に応じた電圧であり、白レベルである高階調においては電圧に対する輝度変化量は少なく、輝度変化は見えにくい。なお、白レベルを低階調とすることも可能である。
【０００５】
これに対して、一の画素の指定階調に応じた電圧が０Ｖで、当該一の画素に隣接する画素の指定階調に応じた電圧が２．５Ｖの場合には、ドライバーＩＣの増幅部は、０Ｖを出力した後に２．５Ｖまで電圧を遷移させる必要がある。２．５Ｖは中間調に応じた電圧であり、このような中間調においては、電圧の微小な変化が輝度差として見えやすくなるため、増幅部を構成する素子間のばらつきを抑えて安定的に駆動することが好ましい。したがって、中間調の場合には、増幅部の出力抵抗を大きく、または出力電流を小さくすることが好ましい。
【０００６】
従来は、中間調の場合における安定的な駆動を実現しつつ、全階調においてもある程度の早さで電圧を遷移できるように、ドライバーＩＣにおける増幅部の出力抵抗や出力電流が設定されていた。つまり、高階調あるいは低階調と中間調のいずれにおいても、最適な駆動条件とは言えない設定になっていた。
【０００７】
抵抗値や電流量が適切でないことに起因する輝度変化については、例えば、特許文献１のように、電圧の印加期間を調節する技術が知られている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１４−１６４０１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、電圧の印加期間を調節することは制御の複雑化を招き、高階調あるいは低階調と中間調のいずれにおいても最適な駆動条件で画素の駆動を行うという根本的な課題の解決にはなっていない。
【００１０】
本発明は、例えば上記課題に鑑みてなされたものであり、制御を複雑にすることなく、高階調あるいは低階調と中間調のいずれにおいても最適な駆動条件で画素の駆動を行うことのできる電気光学装置、電気光学装置の制御方法、および該電気光学装置を備えた電子機器を提供することを課題とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために本発明の電気光学装置の一態様は、複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられた画素と、前記走査線に前記走査信号を供給する走査線駆動部と、表示すべき階調に応じた大きさの電圧を前記画素に前記データ線を介して供給するデータ線駆動部と、前記電圧が第１電圧である第１画素と、前記電圧が前記第１電圧よりも大きい第２電圧である第２画素との境界を検出する境界検出部と、前記電圧の前記データ線への供給経路に備えられた抵抗値選択部と、を備え、前記データ線駆動部は、前記抵抗値選択部において、前記境界が検出された場合には第１の抵抗値を選択し、前記境界が検出されない場合には前記第１の抵抗値よりも大きい第２の抵抗値を選択する、ことを特徴とする。
【００１２】
この態様によれば、境界検出部により、表示すべき階調に応じた大きさの電圧が第１電圧である第１画素と、表示すべき階調に応じた大きさの電圧が前記第１電圧よりも大きい第２電圧である第２画素との境界が検出される。例えば、第１電圧が０Ｖであり、第２電圧が５Ｖである場合には、全階調で階調が変化する画素の境界が検出される。データ線駆動部は、抵抗値選択部において、前記境界が検出された場合には第１の抵抗値を選択し、前記境界が検出されない場合には前記第１の抵抗値よりも大きい第２の抵抗値を選択する。例えば、全階調で階調が変化する画素の境界が検出された場合には、第２の抵抗値よりも小さい抵抗値の第１の抵抗値が選択される。一方、全階調で階調が変化する画素の境界が検出されない場合、つまり、中間調に階調が変化する画素に対して、第１の抵抗値よりも大きい第２の抵抗値が選択される。したがって、全階調で階調が変化する画素に対しては、データ線駆動部からデータ線への電圧の供給経路における抵抗値、つまり、データ線駆動部の出力抵抗は低い抵抗値が選択されるので、電圧が０Ｖから５Ｖに遷移する場合でも、速く遷移させることができる。一方、中間調に階調が変化する画素に対しては、データ線駆動部からデータ線への電圧の供給経路における抵抗値、つまり、データ線駆動部の出力抵抗は高い抵抗値が選択される。したがって、電圧の微小な変化が輝度差として見えやすい中間調の画素に対して、電圧のばらつきの少ない安定的な駆動が行われることになり、表示むらの少ない高品質な表示が可能となる。
【００１３】
上述した電気光学装置の一態様において、前記抵抗値選択部は、前記データ線駆動部の出力段に備えられていてもよい。この態様によれば、抵抗値選択部は、データ線駆動部の一部としてデータ線駆動部の出力段に備えられる。この場合でも、全階調で階調が変化する画素に対しては、データ線駆動部の出力段の抵抗値は低い抵抗値が選択されるので、電圧が０Ｖから５Ｖに遷移する場合でも、速く遷移させることができる。一方、中間調に階調が変化する画素に対しては、データ線駆動部の出力段の抵抗値は高い抵抗値が選択される。したがって、電圧の微小な変化が輝度差として見えやすい中間調の画素に対して、電圧のばらつきの少ない安定的な駆動が行われることになり、表示むらの少ない高品質な表示が可能となる。
【００１４】
上記課題を解決するために本発明の電気光学装置の一態様は、複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられた画素と、前記走査線に前記走査信号を供給する走査線駆動部と、表示すべき階調に応じた大きさの電圧を前記画素に前記データ線を介して供給するデータ線駆動部と、前記電圧が第１電圧である第１画素と、前記電圧が前記第１電圧よりも大きい第２電圧である第２画素との境界を検出する境界検出部と、前記データ線駆動部の出力段の増幅部における出力電流を可変とする電流可変部と、を備え、前記電流可変部は、前記境界が検出された場合には前記出力電流を第１の電流値とし、前記境界が検出されない場合には前記出力電流を前記第１の電流値よりも小さい第２の電流値とする、ことを特徴とする。
【００１５】
この態様によれば、境界検出部により、表示すべき階調に応じた大きさの電圧が第１電圧である第１画素と、表示すべき階調に応じた大きさの電圧が前記第１電圧よりも大きい第２電圧である第２画素との境界が検出される。例えば、第１電圧が０Ｖであり、第２電圧が５Ｖである場合には、全階調で階調が変化する画素の境界が検出される。電流可変部は、前記境界が検出された場合には、データ線駆動部の出力段の増幅部における出力電流を第２の電流値よりも大きい第１の電流値とする。また、電流可変部は、前記境界が検出されない場合には、データ線駆動部の出力段の増幅部における出力電流を、前記第１の電流値よりも小さい第２の電流値とする。例えば、全階調で階調が変化する画素の境界が検出された場合には、データ線駆動部の出力段の増幅部における出力電流は、第２の電流値よりも大きい電流値の第１の電流値となる。一方、全階調で階調が変化する画素の境界が検出されない場合、つまり、中間調に階調が変化する画素に対しては、データ線駆動部の出力段の増幅部における出力電流は、第１の電流値よりも小さい第２の電流値となる。したがって、全階調で階調が変化する画素に対しては、データ線駆動部の増幅部の出力電流は大きい電流値となるので、電圧が０Ｖから５Ｖに遷移する場合でも、速く遷移させることができる。一方、中間調に階調が変化する画素に対しては、データ線駆動部の出力段の増幅部における出力電流は、小さい電流値となる。したがって、電圧の微小な変化が輝度差として見えやすい中間調の画素に対して、電圧のばらつきの少ない安定的な駆動が行われることになり、表示むらの少ない高品質な表示が可能となる。
【００１６】
上記課題を解決するために本発明の電気光学装置の制御方法の一態様は、複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられた画素と、を備える電気光学装置の制御方法であって、前記走査線に前記走査信号を供給し、表示すべき階調に応じた大きさの電圧を前記画素に前記データ線を介して供給し、前記電圧が第１電圧である第１画素と、前記電圧が前記第１電圧よりも大きい第２電圧である第２画素との境界を検出し、前記境界が検出された場合には、前記電圧の前記データ線への供給経路に備えられた抵抗値選択部において第１の抵抗値を選択し、前記境界が検出されない場合には、前記抵抗値選択部において前記第１の抵抗値よりも大きい第２の抵抗値を選択する、ことを特徴とする。
【００１７】
この態様によれば、表示すべき階調に応じた大きさの電圧が第１電圧である第１画素と、表示すべき階調に応じた大きさの電圧が前記第１電圧よりも大きい第２電圧である第２画素との境界が検出される。例えば、第１電圧が０Ｖであり、第２電圧が５Ｖである場合には、全階調で階調が変化する画素の境界が検出される。抵抗値選択部においては、前記境界が検出された場合には第１の抵抗値が選択され、前記境界が検出されない場合には前記第１の抵抗値よりも大きい第２の抵抗値が選択される。例えば、全階調で階調が変化する画素の境界が検出された場合には、第２の抵抗値よりも小さい抵抗値の第１の抵抗値が選択される。一方、全階調で階調が変化する画素の境界が検出されない場合、つまり、中間調に階調が変化する画素に対して、第１の抵抗値よりも大きい第２の抵抗値が選択される。したがって、全階調で階調が変化する画素に対しては、データ線駆動部からデータ線への電圧の供給経路における抵抗値、つまり、データ線駆動部の出力抵抗は低い抵抗値が選択されるので、電圧が０Ｖから５Ｖに遷移する場合でも、速く遷移させることができる。一方、中間調に階調が変化する画素に対しては、データ線駆動部からデータ線への電圧の供給経路における抵抗値、つまり、データ線駆動部の出力抵抗は高い抵抗値が選択される。したがって、電圧の微小な変化が輝度差として見えやすい中間調の画素に対して、電圧のばらつきの少ない安定的な駆動が行われることになり、表示むらの少ない高品質な表示が可能となる。
【００１８】
上記課題を解決するために本発明の電気光学装置の制御方法の一態様は、複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に各々対応して設けられた画素と、を備える電気光学装置の制御方法であって、前記走査線に前記走査信号を供給し、表示すべき階調に応じた大きさの電圧を前記画素に前記データ線を介して供給し、前記電圧が第１電圧である第１画素と、前記電圧が前記第１電圧よりも大きい第２電圧である第２画素との境界を検出し、前記境界が検出された場合には、画素に対する出力電流を第１の電流値とし、前記境界が検出されない場合には、前記出力電流を前記第１の電流値よりも小さい第２の電流値とする、ことを特徴とする。
【００１９】
この態様によれば、表示すべき階調に応じた大きさの電圧が第１電圧である第１画素と、表示すべき階調に応じた大きさの電圧が前記第１電圧よりも大きい第２電圧である第２画素との境界が検出される。例えば、第１電圧が０Ｖであり、第２電圧が５Ｖである場合には、全階調で階調が変化する画素の境界が検出される。前記境界が検出された場合には、画素に対する出力電流を第２の電流値よりも大きい第１の電流値とする。また、前記境界が検出されない場合には、画素に対する出力電流を、前記第１の電流値よりも小さい第２の電流値とする。例えば、全階調で階調が変化する画素の境界が検出された場合には、画素に対する出力電流は、第２の電流値よりも大きい電流値の第１の電流値となる。一方、全階調で階調が変化する画素の境界が検出されない場合、つまり、中間調に階調が変化する画素に対しては、画素に対する出力電流は、第１の電流値よりも小さい第２の電流値となる。したがって、全階調で階調が変化する画素に対しては、データ線駆動部の増幅部の出力電流は大きい電流値となるので、電圧が０Ｖから５Ｖに遷移する場合でも、速く遷移させることができる。一方、中間調に階調が変化する画素に対しては、データ線駆動部の出力段の増幅部における出力電流は、小さい電流値となる。したがって、電圧の微小な変化が輝度差として見えやすい中間調の画素に対して、電圧のばらつきの少ない安定的な駆動が行われることになり、表示むらの少ない高品質な表示が可能となる。
【００２０】
次に、本発明に係る電子機器は、上述した本発明に係る電気光学装置を備える。そのような電子機器は、液晶ディスプレイ等の表示装置において、全階調においては階調の遷移が速く、かつ、中間調においては表示むらの少ない高品質な表示が可能となる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１実施形態に係る電気光学装置の説明図である。
【図２】同実施形態に係る電気光学装置の構成を示すブロック図である。
【図３】画素の構成を示す回路図である。
【図４】画素の指定階調に応じた表示例を示す図である。
【図５】画素の指定階調に応じた表示例を示す図である。
【図６】データ電圧の遷移の例を示す図である。
【図７】データ電圧の遷移の例を示す図である。
【図８】映像処理回路を示す図である。
【図９】データ線駆動回路の出力段の一部を示す図である。
【図１０】データ線駆動路の動作を示す図である。
【図１１】本発明の第２実施形態に係る電気光学装置の構成を示すブロック図である。
【図１２】第２実施形態における電流可変部の一部を示す図である。
【図１３】第２実施形態におけるデータ線駆動路の動作を示す図である。
【図１４】本発明の変形例に係る電気光学装置の構成を示すブロック図である。
【図１５】本発明の変形例に係る電気光学装置の構成を示すブロック図である。
【図１６】電子機器の一例を示す説明図である。
【図１７】電子機器の他の例を示す説明図である。
【図１８】電子機器の他の例を示す説明図である。
【発明を実施するための形態】
【００２２】
＜第１実施形態＞
本発明の第１実施形態について図１ないし図９を参照しつつ説明する。図１は電気光学装置１に対する信号伝送系の構成を示す図である。図１に示すように、電気光学装置１は、電気光学パネル１００と、駆動用集積回（ドライバーＩＣ）路２００と、フレキシブル回路基板３００とを備え、電気光学パネル１００が、駆動用集積回路２００の搭載されたフレキシブル回路基板３００に接続されている。電気光学パネル１００は、このフレキシブル回路基板３００および駆動用集積回路２００を介して、図示しないホストＣＰＵ装置の基板に接続されている。駆動用集積回路２００は、ホストＣＰＵ装置からフレキシブル回路基板３００を介して画像信号および駆動制御のための各種の制御信号を受信し、フレキシブル回路基板３００を介して電気光学パネル１００を駆動する装置である。
【００２３】
図２は、電気光学パネル１００及び駆動用集積回路２００の構成を示すブロック図である。図２に示すように、電気光学パネル１００は、画素部１０と、走査線駆動部としての走査線駆動回路２０と、データ線選択部としてのＪ個のデマルチプレクサー５７[１]〜５７[Ｊ]とを備えている（Ｊは自然数）。駆動用集積回路２００は、データ線駆動部としてのデータ線駆動回路３０と、制御部としての制御回路４０とを備えている。
【００２４】
画素部１０には、相互に交差するＭ本の走査線１２とＮ本のデータ線１４とが形成されている（Ｍ，Ｎは自然数）。複数の画素回路（画素）ＰＩＸは、各走査線１２と各データ線１４との交差に対応して設けられており、縦Ｍ行×横Ｎ列の行列状に配列されている。
【００２５】
図３は、各画素回路ＰＩＸの回路図である。図３に示すように、各画素回路ＰＩＸは、液晶素子６０とＴＦＴ等のスイッチング素子ＳWとを含む。液晶素子６０は、相互に対向する画素電極６２およびコモン電極６４と両電極間の液晶６６とで構成された電気光学素子である。画素電極６２とコモン電極６４との間の印加電圧に応じて液晶６６の透過率（表示階調）が変化する。なお、液晶素子６０に並列に補助容量を接続した構成も採用され得る。スイッチング素子ＳWは、例えば、走査線１２にゲートが接続されたＮチャネル型のトランジスターで構成され、液晶素子６０とデータ線１４との間に設けられ両者の電気的な接続（導通／非導通）を制御する。走査信号Ｇ[m]が選択電位に設定されることで第ｍ行の各画素回路ＰＩＸにおけるスイッチング素子ＳWが同時にオン状態に遷移する（ｍは１〜Ｍの自然数）。
【００２６】
画素回路ＰＩＸに対応する走査線１２が選択され、当該画素回路ＰＩＸのスイッチング素子ＳWがオン状態に制御されたとき、液晶素子６０には、データ線１４から当該画素回路ＰＩＸに供給される画像信号Ｄ[n]に応じた電圧が印加される（ｎは１〜Ｊの自然数）。その結果、当該画素回路ＰＩＸの液晶６６は、画像信号Ｄ[n]に応じた透過率に設定される。また、図示しない光源がオン（点灯）状態となり、光源から光が出射されると、当該光は、画素回路ＰＩＸが備える液晶素子６０の液晶６６を透過して、観察者側に進行する。すなわち、液晶素子６０に画像信号Ｄ[n]に応じた電圧が印加され、且つ、光源がオン状態となることで、当該画素回路ＰＩＸに対応する画素は、画像信号Ｄ[n]に応じた階調を表示することになる。
【００２７】
画素回路ＰＩＸの液晶素子６０に画像信号Ｄ[n]に応じた電圧が印加された後、スイッチング素子ＳWがオフ状態となると、理想的には当該画像信号Ｄ[n]に対応する印加電圧が保持される。従って、理想的には、各画素は、スイッチング素子ＳWがオン状態となった後から、次にオン状態となるまでの期間において、画像信号Ｄ[n]に応じた階調を表示する。
なお、本実施形態においては、液晶６６をＶＡ（Vertical Alignment）方式として、液晶素子６０が電圧無印加時において黒状態となるノーマリーブラックモードとする。
【００２８】
図３に示すように、データ線１４と画素電極６２との間（または、データ線１４と、画素電極６２及びスイッチング素子ＳWを電気的に接続する配線との間）には、容量Ｃａが寄生する。そのため、スイッチング素子ＳWがオフ状態である間に、データ線１４の電位変動が容量Ｃａを介して画素電極６２に伝播し、液晶素子６０の印加電圧が変動することがある。
【００２９】
また、コモン電極６４には、図示しないコモン線を介して、一定の電圧であるコモン電圧ＬＣＣＯＭが供給される。コモン電圧ＬＣＣＯＭとしては、画像信号Ｄ[n]の振幅の中心電圧を０Ｖとしたとき−０．５Ｖ程度の電圧が用いられる。これは、スイッチング素子ＳW等の特性によるものである。
【００３０】
本実施形態では、いわゆる焼き付きを防止するため、液晶素子６０に印加する電圧の極性を所定周期で反転する極性反転駆動を採用する。この例では、データ線１４を介して画素回路ＰＩＸに供給する画像信号Ｄ[n]のレベルを、画像信号Ｄ[n]の中心電圧に対して単位期間ごとに反転する。単位期間は、画素回路ＰＩＸを駆動する動作の１単位となる期間である。この例では、単位期間は垂直走査期間Ｖとなっている。但し、単位期間は任意に設定することができ、例えば、垂直走査期間Ｖの自然数倍であってもよい。本実施形態においては、画像信号Ｄ[n]が中心電圧に対して高電圧となる場合を正極性とし、画像信号Ｄ[n]が中心電圧に対して低電圧となる場合を負極性とする。
【００３１】
説明を図２に戻す。制御回路４０には、図示しない外部のホストＣＰＵ装置から、垂直走査期間Ｖを規定する垂直同期信号Ｖｓ、水平走査期間Ｈを規定する水平同期信号Ｈｓ、ドットクロック信号ＤＣＬＫ、および映像信号Ｖid-inが入力される。制御回路４０は、これらの信号に基づいて、走査線駆動回路２０およびデータ線駆動回路３０を同期制御する。この同期制御の下、走査線駆動回路２０及びデータ線駆動回路３０は、互いに協働して画素部１０の表示制御を行う。
通常、一つの表示画面を構成する表示データはフレーム単位で処理され、この処理期間が１フレーム期間（１Ｆ）である。フレーム期間Ｆは、一つの表示画面が１回の垂直走査で構成される場合、垂直走査期間Ｖに相当する。
【００３２】
走査線駆動回路２０は、走査信号Ｇ［１］〜Ｇ［Ｍ］をＭ本の走査線１２の各々に出力する。走査線駆動回路２０は、制御回路４０から水平同期信号Ｈｓが出力されるのに応じて、垂直走査期間Ｖ内に各走査線１２に対する走査信号Ｇ［１］〜Ｇ［Ｍ］を一水平走査期間（１Ｈ）ずつ順次アクティブレベルとする。
【００３３】
ここで、第ｍ行に対応した走査信号Ｇ［ｍ］がアクティブレベルであり、当該行に対応した走査線が選択されている期間は、第ｍ行のＮ個の画素回路ＰＩＸの各スイッチング素子ＳWがＯＮ状態となる。その結果、これらのスイッチング素子ＳWを各々介してＮ本のデータ線１４が第ｍ行のＮ個の画素回路ＰＩＸの各画素電極６２に各々電気的に接続される。
【００３４】
本実施形態では、画素部１０内のＮ本のデータ線１４は、相隣接する４本を単位としてＪ個の配線ブロックＢ［１］〜Ｂ［Ｊ］に区分されている（Ｊ＝Ｎ／４）。換言すると、データ線１４は配線ブロックＢ毎にグループ化される。デマルチプレクサー５７[１]〜５７[Ｊ]は、このＪ個の配線ブロックＢ［１］〜Ｂ［Ｊ］に各々対応している。後述するように、本実施形態では、データ線１４を４本単位で区分しているので、画像信号Ｄ[ｎ]は、４画素分のデータ電圧が含まれる。
【００３５】
データ線選択部としてのデマルチプレクサー５７［ｊ］の各々は、４個のスイッチ５８［１］〜５８［４］により構成されている（ｊは１〜Ｊの自然数）。デマルチプレクサー５７［ｊ］の各々において、４個のスイッチ５８［１］〜５８［４］の各々の一方の接点は共通接続されている。そして、デマルチプレクサー５７［ｊ］の各々の４個のスイッチ５８［１］〜５８［４］の一方の接点の共通接続点は、Ｊ本のＶＩＤ信号線１５に各々接続されている。このＪ本のＶＩＤ信号線１５は、フレキシブル回路基板３００を介して駆動用集積回路２００のデータ線駆動回路３０に接続されている。
また、デマルチプレクサー５７［ｊ］の各々において、４個のスイッチ５８［１］〜５８［４］の各々の他方の接点は、当該デマルチプレクサー５７［ｊ］に対応した配線ブロックＢ［ｊ］を構成する４本のデータ線１４に各々接続されている。
【００３６】
各デマルチプレクサー５７［ｊ］の４個のスイッチ５８［１］〜５８［４］のＯＮ／ＯＦＦは、４個の選択信号Ｓ１〜Ｓ４により各々切り換えられる。この４個の選択信号Ｓ１〜Ｓ４は、フレキシブル回路基板３００を介して駆動用集積回路２００の制御回路４０から供給される。ここで、例えば１個の選択信号Ｓ１がアクティブレベル、他の３個の選択信号Ｓ２〜Ｓ４が非アクティブレベルである場合には、デマルチプレクサー５７［ｊ］に各々属するＪ個のスイッチ５８［１］のみがＯＮとなる。従って、デマルチプレクサー５７［ｊ］の各々は、Ｊ本のＶＩＤ信号線１５上の画像信号Ｄ［１］〜Ｄ［Ｊ］を各配線ブロックＢ[１]〜Ｂ[Ｊ]の１番目のデータ線１４に各々出力する。以下、同様にして、Ｊ本のＶＩＤ信号線１５上の画像信号Ｄ［１］〜Ｄ［Ｊ］を各配線ブロックＢ[１]〜Ｂ[Ｊ]の２番目、３番目、４番目のデータ線１４に各々出力する。
【００３７】
制御回路４０は、走査制御回路４１と映像処理回路４２とを備える。走査制御回路４１は、各種の制御信号を生成して、垂直同期信号Ｖｓ、水平同期信号Ｈｓ、およびドットクロック信号ＤＣＬＫに同期して各部を制御する。映像処理回路４２は、詳細については後述するが、デジタルの映像信号Ｖid-inを処理して、アナログのデータ信号Ｖxを出力する。
映像信号Ｖid-inは、電気光学液晶パネル１００における各画素の階調レベルをそれぞれ指定するデジタルデータであり、垂直同期信号Ｖｓ、水平同期信号Ｈｓ、およびドットクロック信号ＤＣＬＫに従った走査の順番で供給される。
なお、映像信号Ｖid-inは階調レベルを指定するが、階調レベルに応じて液晶素子６０の印加電圧が定まるので、映像信号Ｖid-inは液晶素子６０の印加電圧を指定するものといって差し支えない。
【００３８】
データ線駆動部としてのデータ線駆動回路３０は、走査線駆動回路２０と協働して、データの書込対象となる画素行毎に供給すべきデータをデータ線１４に出力する。データ線駆動回路３０は、制御回路４０から出力される選択信号Ｓ１〜Ｓ４に基づいてラッチ信号を生成し、シリアルデータとして供給されたデータ信号Ｖｘを順次ラッチする。データ信号Ｖｘは、４画素分ごとに時系列的なデータとしてグループ化される。また、データ線駆動回路３０には、Ｄ／Ａ変換部としてのＤ／Ａ（Digital to Analog）変換回路と、電圧増幅部とが備えられている。Ｄ／Ａ変換回路は、グループ化されたデジタルデータと、アナログ電圧生成回路（図示せず）によって生成されるアナログ電圧に基づいてＤ／Ａ変換を行い、さらに電圧増幅部により増幅を行ってアナログデータとしての電圧を生成する。これにより、４画素単位で時系列化されたデータ信号Ｖｘも所定のデータ電圧に変換される。４画素分のデータ電圧は、画像信号Ｄ[１]〜Ｄ[J]として、出力端子ｄ１〜ｄＪから各ＶＩＤ信号線１５に供給される。
【００３９】
デマルチプレクサー５７［ｊ］の各スイッチ５８［１］〜５８［４］は、制御回路４０から出力される選択信号Ｓ１〜Ｓ４によって導通制御（ＯＮ／ＯＦＦ）され、所定のタイミングでＯＮしていく。また、プリチャージ信号の印加期間においては、制御回路４０から出力される選択信号Ｓ１〜Ｓ４によって導通制御され、デマルチプレクサー５７［ｊ］の各スイッチ５８［１］〜５８［４］は、一斉にＯＮする。
これによって、一水平走査期間（１Ｈ）において、各ＶＩＤ信号線１５に供給されたプリチャージ電圧と４画素分のデータ電圧は、スイッチ５８［１］〜５８［４］により時系列的にデータ線１４に出力される。
【００４０】
ここで、データ電圧の遷移と画素の階調との関係について説明する。図４および図５は、行方向に沿って配置された画素ＰＩＸ[１]〜ＰＩＸ[８]の指定階調に応じた表示例を示す図である。図６および図７はデータ電圧の遷移の例を示す図である。この例では、白レベルと黒レベルに相当するデータ電圧をそれぞれ０Ｖと５Ｖとする。また、白レベルと黒レべルは、それぞれ、高階調および低階調に対応する。
まず、図４に示すように、画素ＰＩＸ[１]〜ＰＩＸ[８]に対して映像信号Ｖid-inで指定された階調レベルが、黒レベルと白レベルである場合について説明する。図４に示す例では、画素ＰＩＸ[２]の階調は黒レベルの階調であり、画素ＰＩＸ[１]、画素ＰＩＸ[３]、および画素ＰＩＸ[４]の階調は白レベルの階調である。このように、黒レベルの階調の画素ＰＩＸ[２]と白レベルの階調の画素ＰＩＸ[３]とが隣接する場合には、データ線駆動回路３０から出力するデータ電圧は、図６に示すように、０Ｖから５Ｖに遷移することになる。この場合には、データ電圧の振幅が大きくなるため、データ線駆動回路３０の出力段の抵抗を低くするか、あるいは出力段の出力電流を大きくして、０Ｖから５Ｖに速く遷移させることが必要となる。
【００４１】
次に、図５に示すように、画素ＰＩＸ[１]〜ＰＩＸ[８]に対して映像信号Ｖid-inで指定された階調レベルが、黒レベルと中間調レベルである場合について説明する。図５において斜線で示した画素は、中間調レベルの画素であることを示している。図５に示す例では、画素ＰＩＸ[２]の階調は黒レベルの階調であり、画素ＰＩＸ[１]、画素ＰＩＸ[３]、および画素ＰＩＸ[４]の階調は中間調レベルの階調である。このように、黒レベルの階調の画素ＰＩＸ[２]と中間調レベルの階調の画素ＰＩＸ[３]とが隣接する場合には、データ線駆動回路３０から出力するデータ電圧は、図７に示すように、０Ｖから例えば２．５Ｖに遷移することになる。この場合には、電圧の微小な変化が輝度差として見えやすくなるため、データ線駆動回路３０の出力段の抵抗を高くするか、あるいは出力段の出力電流を小さくして、電圧の安定性を高くして０Ｖから例えば２．５Ｖに遷移させることが必要となる。
【００４２】
そこで、本実施形態においては、映像処理回路４２により、隣接する画素の階調レベルの遷移を判定し、判定結果に応じてデータ線駆動回路３０の出力段の抵抗値を切り替えるように構成する。以下、映像処理回路４２の詳細と、データ線駆動回路３０の出力段の詳細について説明する。
【００４３】
まず、映像処理回路４２の詳細について図８を参照して説明する。図８は、映像処理回路４２を示す図である。図８に示すように、映像処理回路４２は、境界検出部３０２、遅延回路３１２、補正部３１４およびＤ／Ａ変換器３１６を備える。
遅延回路３１２は、ＦＩＦＯ（Fast In Fast Out：先入れ先出し）メモリーや多段のラッチ回路などにより構成され、ホストＣＰＵ装置から供給される映像信号Ｖid-inを蓄積して、所定時間経過後に読み出して映像信号Ｖid-dとして出力するものである。なお、遅延回路３１２における蓄積および読出しは、走査制御回路４１によって制御される。
【００４４】
境界検出部３０２は、検出部３０４と、判別部３０６とを備える。検出部３０４は、映像信号Ｖid-inで示されるフレーム画像を解析して、黒レベルの画素と白レベルの画素とが垂直または水平方向（列または行方向）で隣接する部分があるか否かを判別し、隣接する部分があると判別したとき、その隣接部分である境界（エッジ）を検出する。例えば、境界は、隣接する画素の印加電圧の差が所定値以上であることで、隣接する画素を特定することにより検出される。
なお、ここでいう境界とは、あくまでも黒レベルの画素と白レベルの画素とが隣接する部分をいう。このため、例えば黒レベルの画素と、中間調レベルの画素とが隣接する部分や、白レベルの画素と中間調レベルの画素とが隣接する部分については、境界として扱わない。
【００４５】
判別部３０６は、遅延して出力された映像信号Ｖid-dで示される画素が検出部３０４で検出された境界に接している黒レベルの画素であるか否かを判別して、その判別結果が「Ｙｅｓ」である場合に出力信号のフラグＱを例えば「１」とし、その判別結果が「Ｎｏ」であれば「０」とする。
つまり、図４のように黒レベルの画素と白レベルの画素が隣接する場合には、判別部３０６の出力信号のフラグＱは「１」となり、図５のように黒レベルの画素と中間調レベルの画素が隣接する場合には、判別部３０６の出力信号のフラグＱは「０」となる。判別部３０６の出力信号のフラグＱは、補正部３１４およびデータ線駆動回路３０に出力される。
【００４６】
なお、検出部３０４は、ある程度の映像信号を蓄積してからでないと、表示すべき画像における垂直または水平方向にわたって境界を検出することができない。このため、ホストＣＰＵ装置からの映像信号Ｖid-inの供給タイミングを調整する意味で、遅延回路３１２が設けられている。
ホストＣＰＵ装置から供給される映像信号Ｖid-inのタイミングと、遅延回路３１２から供給される映像信号Ｖid-dのタイミングとは異なるので、厳密にいえば、両者の水平走査期間等については一致しないことになるが、以降については特に区別しないで説明する。
また、検出部３０４において供給を検出するための映像信号Ｖid-inの蓄積は、走査制御回路４１によって制御される。
【００４７】
補正部３１４は、判別部３０６から供給されるフラグＱが「１」である場合に、映像信号Ｖid-dで指定される階調レベルに応じて、隣接する画素の階調レベルの補正を行い、映像信号Ｖid-outとして出力するものである。補正部３１４は、横電界によるリバースチルトドメインを防ぐための補正処理部を利用できる。
【００４８】
Ｄ／Ａ変換器３１６は、デジタルデータである映像信号Ｖid-outを、アナログのデータ信号Ｖxに変換する。
液晶６６に直流成分が印加されるのを防止するため、データ信号Ｖxの電圧は、振幅中心の電圧に対して高位側の正極性電圧と低位側の負極性電圧とに例えばフレーム毎に交互に切り替えられる。
【００４９】
次に、データ線駆動回路３０の出力段の詳細について説明する。図９は、データ線駆動回路３０の出力段の一部を示す図である。図９に示すように、データ線駆動回路３０の出力段には、増幅部９０と、抵抗値選択部９１と、レジスター９２とが備えられている。増幅部９０は、ＶＩＤ信号線１５に出力するデータ電圧を所定の電圧値に増幅する。
抵抗値選択部９１は、複数の抵抗とＴＦＴ等で構成された複数のスイッチとを備えている。図９に示す例では、４個の抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４と、４個のスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４とを備えている。本実施形態では、一例として、抵抗Ｒ１の抵抗値は１００Ω、抵抗Ｒ２の抵抗値は２００Ω、抵抗Ｒ３の抵抗値は４００Ω、および抵抗Ｒ４の抵抗値は８００Ωとなっている。
レジスター９２は、映像処理回路４１の境界検出部３０２から供給されるフラグＱが「１」のときに、抵抗値選択部９１に対してスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４の全てをオンとする信号を出力し、フラグＱが「０」のときに、抵抗値選択部９１に対してスイッチＳＷ４のみをオンとする信号を出力する。
本実施形態では、データ線駆動回路３０において、以上のような出力段の回路が、出力端子ｄ１〜ｄＪのそれぞれに対して設けられている。
【００５０】
本実施形態においては、（１）境界検出部３０２の判別部３０６は、遅延して出力された映像信号Ｖid-dで示される画素が検出部３０４で検出された境界に接している黒レベルの画素であるか否かを判別する。そして、その判別結果が「Ｙｅｓ」である場合に、判別部３０６は、出力信号のフラグＱを「１」としてデータ線駆動回路３０に供給する。データ線駆動回路３０においては、フラグＱが「１」として供給されると、レジスター９２は、抵抗値選択部９１に対してスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４の全てをオンとする信号を出力する。その結果、出力段の出力抵抗の抵抗値は、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の合成抵抗の抵抗値となる。図１０のように、フラグＱが１の場合、データ線駆動回路３０は出力段の抵抗を第１の抵抗値に設定し、データ信号ＶxをＶＩＤ信号線１５に出力する。例えば、図４に示される画素ＰＩＸ［２］と画素ＰＩＸ［３］との境界が検出される。データ線駆動部３０は、このような境界が検出された場合には、抵抗値選択部９１において第１の抵抗値の一例としての５３．３Ωを選択する。
画素ＰＩＸ［２］は、黒レベルの低階調に対応した第１電圧が印加される第１画素であり、画素ＰＩＸ［３］は白レベルの高階調に対応した第２電圧が印加される第２画素である。この例では、第１電圧と第２電圧は、それぞれ、０Ｖと５Ｖである。
【００５１】
（２）一方、境界検出部３０２の判別部３０６による判別結果が「Ｎｏ」である場合に、判別部３０６は、出力信号のフラグＱを「０」としてデータ線駆動回路３０に供給する。データ線駆動回路３０においては、フラグＱが「０」として供給されると、レジスター９２は、抵抗値選択部９１に対してスイッチＳＷ４のみをオンとする信号を出力する。その結果、出力段の出力抵抗の抵抗値は、抵抗Ｒ４の抵抗値となる。図１０のように、フラグＱが０の場合、データ線駆動回路３０は出力段の抵抗を第１の抵抗値より大きい第２の抵抗値に設定し、データ信号ＶxをＶＩＤ信号線１５に出力する。
例えば、図５に示される画素ＰＩＸ［２］と画素ＰＩＸ［３］のように、境界が検出されない場合には、データ線駆動部３０は、抵抗値選択部９１において第２の抵抗値の一例としての８００Ωを選択する。
【００５２】
このように、本実施形態においては、データ電圧の遷移が図６に示すように０Ｖ（第１電圧）から５Ｖ（第２電圧）の場合には、出力抵抗の抵抗値は５３．３Ωのように低抵抗値（第１の抵抗値）に設定される。しかし、データ電圧の遷移が図７に示すように０Ｖから２．５Ｖの場合には、出力抵抗の抵抗値は８００Ωのように高抵抗値（第２の抵抗）に設定される。したがって、本実施形態によれば、階調変化が大きい場合には低抵抗で画素が駆動されるので、０Ｖから５Ｖへの電圧の遷移を速くすることができる。一方、階調変化が小さい場合には高抵抗で画素が駆動されるので、電圧のばらつきを抑えた安定的な駆動を行うことができる。
【００５３】
以上のように、本実施形態においては、階調変化が大きい場合に求められる高速な電圧の遷移と、階調変化が小さい場合に求められる安定的な電圧の遷移との、それぞれに適した駆動条件とすることができる。その結果、階調変化が小さい中間調の場合でも、従来よりも短い時間で電圧が安定するので、書き込み時間を短くすることができる。また、階調変化が大きい全階調の場合に、中間調に合わせて同じ書き込み時間としても、従来よりも書き込み時間を短くすることができる。例えば、従来は中間調レベルの画素の書き込み時間は１３０ｎｓに設定され、全階調レベルの画素の書き込み時間も中間調レベルに合わせて１３０ｎｓに設定されていた。しかし、本実施形態によれば、中間調レベルの画素の書き込み時間は９０ｎｓに短縮できるので、全階調レベルの画素の書き込み時間も中間調レベルに合わせて９０ｎｓに短縮できる。
本実施形態によれば、階調変化が大きい場合に求められる高速な電圧の遷移と、階調変化が小さい場合に求められる安定的な電圧の遷移との、それぞれに適した駆動条件とすることにより、書き込み時間の短縮と、表示品質の向上を実現することができる。
【００５４】
＜第２実施形態＞
次に、本発明の第２実施形態について図１１および図１２を参照しつつ説明する。図１１は本実施形態における電気光学パネル１００及び駆動用集積回路２００の構成を示すブロック図である。図１２は本実施形態における電流可変部の一部を示す図である。
図１１に示すように、本実施形態は、電流可変部９３を備えているところが第１実施形態と異なっている。電流可変部９３は、映像処理回路４２と接続されており、境界検出部３０２における判別部３０６による出力信号のフラグＱの供給先は、電流可変部９３となっている。また、本実施形態においては、データ線駆動回路３０の出力段には、抵抗値選択部９１およびレジスター９２は備えられていない。
【００５５】
図１２に示すように、電流可変部９３は、レジスター９４と、複数の抵抗と、ＴＦＴ等で構成された複数のスイッチとを備えている。図１２に示す例では、複数の抵抗として、４個の抵抗Ｒ５，Ｒ６，Ｒ７，Ｒ８を備えている。また、複数のスイッチとして、４個のスイッチＳＷ５，ＳＷ６，ＳＷ７，ＳＷ８とを備えている。本実施形態では、一例として、抵抗Ｒ５の抵抗値は１００Ω、抵抗Ｒ６の抵抗値は２００Ω、抵抗Ｒ７の抵抗値は４００Ω、および抵抗Ｒ８の抵抗値は８００Ωとなっている。
レジスター９４は、映像処理回路４１の境界検出部３０２から供給されるフラグＱが「１」のときに、スイッチＳＷ８のみをオンとする信号を出力し、フラグＱが「０」のときに、スイッチＳＷ５，ＳＷ６，ＳＷ７，ＳＷ８の全てをオンとする信号を出力する。
抵抗Ｒ５，Ｒ６，Ｒ７，Ｒ８の一端は、それぞれスイッチＳＷ５，ＳＷ６，ＳＷ７，ＳＷ８に接続され、抵抗Ｒ５，Ｒ６，Ｒ７，Ｒ８の他端は、データ線駆動回路３０の増幅部９０を構成するＦＥＴ等のトランジスターのゲートに接続される。
データ線駆動回路３０の増幅部９０を構成するＦＥＴ等のトランジスターがＣＭＯＳで構成されている場合には、Ｎチャンネルと、Ｐチャンネルのトランジスターのゲートのそれぞれに、図１２に示す電流可変部９３が接続される。
本実施形態では、以上のような電流可変部９３が、データ線駆動回路３０の出力端子ｄ１〜ｄＪのそれぞれに対応する増幅部９０のトランジスターのゲートに対して設けられる。
【００５６】
増幅部９０のトランジスターのソース−ドレイン電流は、ゲート電圧が小さい程小さくなり、ゲート電圧が大きい程大きくなる。電流可変部９３は、電源と接続される抵抗の抵抗値を可変とすることで、電圧降下量を制御する。本実施形態では、電流可変部９３により、増幅部９０のトランジスターのゲート電圧を制御することで、増幅部９０のトランジスターのソース−ドレイン電流を制御する。
【００５７】
本実施形態においては、第１実施形態と同様に、境界検出部３０２の判別部３０６は、遅延して出力された映像信号Ｖid-dで示される画素が検出部３０４で検出された境界に接している黒レベルの画素であるか否かを判別する。
（１）判別結果が「Ｙｅｓ」である場合に、判別部３０６は、出力信号のフラグＱを「１」として電流可変部９３に供給する。電流可変部９３においては、フラグＱが「１」として供給されると、レジスター９４は、スイッチＳＷ８のみをオンとする信号を出力する。その結果、電源からの電圧降下量が大きくなり、増幅部９０のトランジスターのゲート電圧が大きくなる。したがって、増幅部９０のソース−ドレイン電流は、第１の電流値となる。図１３のように、フラグＱが１の場合、データ線駆動回路３０は、電流可変部９３により設定された第１の電流値に応じて、データ信号ＶxをＶＩＤ信号線１５に出力する。
本実施形態によれば、境界検出部３０２により、図４に示される画素ＰＩＸ［２］と画素ＰＩＸ［３］との境界が検出される。電流可変部９３は、このような境界が検出された場合には、増幅部９０のソース−ドレイン電流、つまり、データ線駆動回路３０の出力電流を第１の電流値とする。
画素ＰＩＸ［２］は、黒レベルの低階調に対応した第１電圧が印加される第１画素であり、画素ＰＩＸ［３］は白レベルの高階調に対応した第２電圧が印加される第２画素である。この例では、第１電圧と第２電圧は、それぞれ、０Ｖと５Ｖである。
【００５８】
（２）一方、判別結果が「Ｎｏ」である場合に、判別部３０６は、出力信号のフラグＱを「０」として電流可変部９３に供給する。電流可変部９３においては、フラグＱが「０」として供給されると、レジスター９４は、スイッチＳＷ５，ＳＷ６，ＳＷ７，ＳＷ８の全てをオンとする信号を出力する。その結果、電源からの電圧降下量が小さくなり、増幅部９０のトランジスターのゲート電圧が小さくなる。したがって、増幅部９０のソース−ドレイン電流は、第１の電流値よりも小さい第２の電流値となる。図１３のように、フラグＱが０の場合、データ線駆動回路３０は、電流可変部９３により設定された第１の電流値よりも小さい第２の電流値に応じて、データ信号ＶxをＶＩＤ信号線１５に出力する。
例えば、図５に示される画素ＰＩＸ［２］と画素ＰＩＸ［３］のように、境界が検出されない場合には、増幅部９０のソース−ドレイン電流、つまり、データ線駆動回路３０の出力電流を第２の電流値とする。
【００５９】
このように、本実施形態においては、データ電圧の遷移が図６に示すように０Ｖから５Ｖの場合には、出力電流は大きい値の第１の電流値に設定される。しかし、データ電圧の遷移が図７に示すように０Ｖから２．５Ｖの場合には、出力電流は第１の電流値よりも小さい第２の電流値に設定される。したがって、本実施形態によれば、階調変化が大きい場合には高電流で画素が駆動されるので、０Ｖから５Ｖへの電圧の遷移を速くすることができる。一方、階調変化が小さい場合には低電流で画素が駆動されるので、電圧のばらつきを抑えた安定的な駆動を行うことができる。
【００６０】
本実施形態においては、階調変化が大きい場合に求められる高速な電圧の遷移と、階調変化が小さい場合に求められる安定的な電圧の遷移との、それぞれに適した駆動条件とすることができる。その結果、階調変化が小さい中間調の場合でも、従来よりも短い時間で電圧が安定するので、書き込み時間を短くすることができる。また、階調変化が大きい全階調の場合に、中間調に合わせて同じ書き込み時間としても、従来よりも書き込み時間を短くすることができる。例えば、従来は中間調レベルの画素の書き込み時間は１３０ｎｓに設定され、全階調レベルの画素の書き込み時間も中間調レベルに合わせて１３０ｎｓに設定されていた。しかし、本実施形態によれば、中間調レベルの画素の書き込み時間は９０ｎｓに短縮できるので、全階調レベルの画素の書き込み時間も中間調レベルに合わせて９０ｎｓに短縮できる。
本実施形態によれば、階調変化が大きい場合に求められる高速な電圧の遷移と、階調変化が小さい場合に求められる安定的な電圧の遷移との、それぞれに適した駆動条件とすることにより、書き込み時間の短縮と、表示品質の向上を実現することができる。
【００６１】
＜変形例＞
本発明は、上述した各実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。また、各実施形態及び各変形例を適宜組み合わせてもよいことは勿論である。
【００６２】
（変形例１）
図１４は、は変形例１における電気光学パネル１００及び駆動用集積回路２００の構成を示すブロック図である。第１実施形態においては、抵抗値選択部９１をデータ線駆動回路３０の出力段に設けたが、図１４に示すように、抵抗値選択部９１をデータ線駆動回路３０とは別に設けてもよい。この場合には、データ線駆動回路３０の出力端子ｄ１〜ｄＪに接続された信号線１６と、データ線駆動回路３０に備えられたレジスター９２に接続された制御線１７が抵抗値選択部９１に接続される。本変形例では、データ線駆動回路３０のレジスター９２から出力される信号により、抵抗値選択部９１のスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４を切り替える。また、本変形例では、信号線１６は抵抗値選択部９１の抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４に接続されており、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４が切り替えられることにより、データ線駆動回路３０の出力抵抗が切り替えられる。
本変形例においても、境界検出部３０２により、図４のように、階調に応じた電圧が第１電圧（０Ｖ）である第１画素としての画素ＰＩＸ［２］と、階調に応じた電圧が第２電圧（５Ｖ）である第２画素としての画素ＰＩＸ［３］との境界が検出される。データ線駆動部３０は、このような境界が検出された場合には、抵抗値選択部９１において第１の抵抗値の一例としての５３．３Ωを選択する。
【００６３】
また、本変形例によれば、境界検出部３０２により、図５に示される画素ＰＩＸ［２］と画素ＰＩＸ［３］のように、前記境界が検出されない場合には、データ線駆動部３０は、抵抗値選択部９１において第１の抵抗値よりも大きい第２の抵抗値の一例としての８００Ωを選択する。
【００６４】
したがって、本変形例においても、第１実施形態と同様に、階調変化が大きい場合に求められる高速な電圧の遷移と、階調変化が小さい場合に求められる安定的な電圧の遷移との、それぞれに適した駆動条件とすることにより、書き込み時間の短縮と、表示品質の向上を実現することができる。
【００６５】
（変形例２）
図１５は、は変形例２における電気光学パネル１００及び駆動用集積回路２００の構成を示すブロック図である。第２実施形態においては、レジスター９４を電流可変部９３に設けたが、本変形例においては、レジスター９４をデータ線駆動回路３０に設ける。この場合には、図１５に示すように、電流可変部９３から、データ線駆動回路３０における増幅部９０のトランジスターのゲートに電圧を供給する信号線と、データ線駆動回路３０のレジスター９４により電流可変部９３のスイッチＳＷ５，ＳＷ６，ＳＷ７，ＳＷ８を切り替える制御線とが設けられる。
また、本変形例においては、境界検出部３０２における判別部３０６による出力信号のフラグＱの供給先は、データ線駆動回路３０となっている。データ線駆動回路３０においては、前記出力信号のフラグＱの供給先は、データ線駆動回路３０に備えられたレジスター９４となっている。
【００６６】
本変形例においても、第２実施形態と同様に、境界検出部３０２により、図４のように、階調に応じた電圧が第１電圧（０Ｖ）である第１画素としての画素ＰＩＸ［２］と、階調に応じた電圧が第２電圧（５Ｖ）である第２画素としての画素ＰＩＸ［３］との境界が検出される。電流可変部９３は、このような境界が検出された場合には、増幅部９０のソース−ドレイン電流、つまり、データ線駆動回路３０の出力電流を第１の電流値とする。
【００６７】
また、本変形例においても、境界検出部３０２により、図５に示される画素ＰＩＸ［２］と画素ＰＩＸ［３］のように、前記境界が検出されない場合には、増幅部９０のソース−ドレイン電流、つまり、データ線駆動回路３０の出力電流を第１の電流値よりも小さい第２の電流値とする。
【００６８】
したがって、本変形例においても、第１実施形態と同様に、階調変化が大きい場合に求められる高速な電圧の遷移と、階調変化が小さい場合に求められる安定的な電圧の遷移との、それぞれに適した駆動条件とすることにより、書き込み時間の短縮と、表示品質の向上を実現することができる。
【００６９】
（変形例３）
上述した実施形態においては電気光学材料の一例として液晶を取上げたが、それら以外の電気光学材料を用いた電気光学装置にも本発明は適用される。電気光学材料とは、電気信号（電流信号または電圧信号）の供給によって透過率や輝度といった光学的特性が変化する材料である。
【００７０】
＜応用例＞
この発明は、各種の電子機器に利用され得る。図１６から図１８は、この発明の適用対象となる電子機器の具体的な形態を例示するものである。
【００７１】
図１６は、電気光学装置を採用した可搬型のパーソナルコンピューターの斜視図である。パーソナルコンピューター２０００は、各種の画像を表示する電気光学装置１と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。
【００７２】
図１７は、携帯電話機の斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する電気光学装置１とを備える。スクロールボタン３００２を操作することによって、電気光学装置１に表示される画面がスクロールされる。本発明はこのような携帯電話機にも適用可能である。
【００７３】
図１８は、電気光学装置を採用した投射型表示装置（３板式のプロジェクター）４０００の構成を示す模式図である。この投射型表示装置４０００は、相異なる表示色Ｒ、Ｇ、Ｂに各々対応する３個の電気光学装置１（１Ｒ，１Ｇ，１Ｂ）を含んでいる。照明光学系４００１は、照明装置（光源）４００２からの出射光のうち赤色成分ｒを電気光学装置１Ｒに供給し、緑色成分ｇを電気光学装置１Ｇに供給し、青色成分ｂを電気光学装置１Ｂに供給する。各電気光学装置１は、照明光学系４００１から供給される各単色光を表示画像に応じて変調する光変調器（ライトバルブ）として機能する。投射光学系４００３は、各電気光学装置１からの出射光を合成して投射面４００４に投射する。本発明はこのような液晶プロジェクターにも適用可能である。
【００７４】
なお、本発明が適用される電子機器としては、図１、図１６から図１８に例示した機器のほか、携帯情報端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）が挙げられる。その他にも、デジタルスチルカメラ，テレビ，ビデオカメラ，カーナビゲーション装置，車載用の表示器（インパネ），電子手帳，電子ペーパー，電卓，ワードプロセッサー，ワークステーション，テレビ電話，ＰＯＳ端末が挙げられる。さらに、プリンター，スキャナー，複写機，ビデオプレーヤー，タッチパネルを備えた機器等などが挙げられる。
【符号の説明】
【００７５】
１…電気光学装置、１０…画素部、１２…走査線、１４…データ線、１５…ＶＩＤ信号線、１６…信号線、１７…制御線、２０…走査線駆動回路、３０…データ線駆動回路、４０…制御回路、４１…走査制御回路、４２…映像処理回路、５７…デマルチプレクサー、５８…スイッチ、６０…液晶素子、６２…画素電極、６４…コモン電極、６６…液晶、９０…増幅部、９１…抵抗値選択部、９２…レジスター、９３…電流可変部、９４…レジスター、１００…電気光学パネル、２００…駆動用集積回路、３００…フレキシブル回路基板、３０２…境界検出部、３０４…検出部、３０６…判別部、３１２…遅延回路、３１４…補正部、３１６…Ｄ／Ａ変換器、２０００…パーソナルコンピューター、３０００…携帯電話機、４０００…投射型表示装置、Ｂ…配線ブロック、ＣＬＸ…Ｘクロック信号、ＣＬＹ…Ｙクロック信号、Ｄ…画像信号、ＤＣＬＫ…ドットクロック信号、ＤＸ…Ｘ転送開始パルス、ＤＹ…Ｙ転送開始パルス、Ｇ…走査信号、Ｈｓ…水平同期信号、ＬＣＣＯＭ…コモン電圧、ＰＩＸ…画素回路、Ｓ１〜Ｓ４…選択信号、ＳW…スイッチング素子。
【図１】
2018054853.tif 000003
【図２】
2018054853.tif 000004
【図３】
2018054853.tif 000005
【図４】
2018054853.tif 000006
【図５】
2018054853.tif 000007
【図６】
2018054853.tif 000008
【図７】
2018054853.tif 000009
【図８】
2018054853.tif 000010
【図９】
2018054853.tif 000011
【図１０】
2018054853.tif 000012
【図１１】
2018054853.tif 000013
【図１２】
2018054853.tif 000014
【図１３】
2018054853.tif 000015
【図１４】
2018054853.tif 000016
【図１５】
2018054853.tif 000017
【図１６】
2018054853.tif 000018
【図１７】
2018054853.tif 000019
【図１８】
2018054853.tif 000020