(57)【要約】【課題】鳴きを低減する。【解決手段】第１外部電極１２１は、第３側面１１５に延長するように設けられた第１延長部１２１ｅを含む。第２外部電極１２２は、第３側面１１５に延長するように設けられた第２延長部１２２ｅを含む。第３側面１１５と第４側面１１６との対向方向から第３側面１１５を見て、第１延長部１２１ｅおよび第２延長部１２２ｅの各々は、第３側面１１５の縁に沿ってＨ方向に延在する基部１２１ｅ１、基部１２１ｅ１のＨ方向の両端から第３側面１１５の縁に沿って第１側面と第２側面との対向方向に延在している突出部１２１ｅ２を有する。【選択図】図６
2018081996.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数の誘電体層および複数の導電体層を含み、積層方向において相対する第１主面および第２主面、前記積層方向に平行に延在して互いに対向する第１側面および第２側面、前記積層方向に平行に延在して前記第１側面および前記第２側面の各々と直交し、互いに対向する第３側面および第４側面を有する、直方体状の積層体と、
前記第１側面の少なくとも一部に設けられた第１外部電極と、
前記第２側面の少なくとも一部に設けられた第２外部電極とを備え、
前記複数の導電体層のうちの少なくとも１つの導電体層は、前記第１側面に引き出されている第１側面引出部を有し、
前記複数の導電体層のうちの少なくとも１つの導電体層は、前記第２側面に引き出されている第２側面引出部を有し、
前記第１外部電極は、前記第１側面引出部と接続されており、
前記第２外部電極は、前記第２側面引出部と接続されており、
前記第１外部電極は、前記第３側面に延長するように設けられた第１延長部を含み、
前記第２外部電極は、前記第３側面に延長するように設けられた第２延長部を含み、
前記第３側面と前記第４側面との対向方向から前記第３側面を見て、前記第１延長部および前記第２延長部の各々は、前記第３側面の縁に沿って前記積層方向に延在する基部、該基部の前記積層方向の両端から前記第３側面の縁に沿って前記第１側面と前記第２側面との対向方向に延在している突出部を有する、積層セラミック電子部品。
【請求項２】
前記第１外部電極と前記第２外部電極とは、前記複数の導電体層のうちの互いに異なる導電体層に接続されている、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記第１外部電極と前記第２外部電極とは、前記複数の導電体層のうちの同じ導電体層に接続されている、請求項１に記載の積層セラミック電子部品。
【請求項４】
前記第１延長部および前記第２延長部の各々において、前記突出部同士の先端を結ぶ直線を第１仮想直線とし、前記第１仮想直線の前記積層方向における中点を第１仮想点とし、前記第１側面と前記第２側面との対向方向に延びて前記第１仮想点を通過する直線を第２仮想直線とし、前記基部の外側の縁と前記第２仮想直線との交点と前記第１仮想点との距離をＤａとし、前記基部の内側の縁と前記第２仮想直線との交点と前記第１仮想点との距離をＤｂとし、前記基部の内側の前記縁と前記第２仮想直線との前記交点と前記第１仮想点との中点を第２仮想点とし、前記積層方向に延びて前記第２仮想点を通過する直線を第３仮想直線とし、各々の前記突出部の外側の縁と前記第３仮想直線との交点同士の距離をＤｃとし、各々の前記突出部の内側の縁と前記第３仮想直線との交点同士の距離をＤｄとすると、
Ｄｂ／Ｄａ≧０．２５、かつ、Ｄｄ／Ｄｃ≧０．２５を満たす、請求項１から請求項３のいずれか１項に記載の積層セラミック電子部品。
【請求項５】
前記第１側面と前記第２側面との対向方向から前記第１側面を見て、前記第１外部電極は、前記第１側面の縁に沿って前記積層方向に延在する基部、該基部の前記積層方向の両端から前記第１側面の縁に沿って前記第３側面と前記第４側面との対向方向に延在している突出部を有する、請求項１から請求項４のいずれか１項に記載の積層セラミック電子部品。
【請求項６】
前記第１側面と前記第２側面との対向方向から前記第２側面を見て、前記第２外部電極は、前記第２側面の縁に沿って前記積層方向に延在する基部、該基部の前記積層方向の両端から前記第２側面の縁に沿って前記第３側面と前記第４側面との対向方向に延在している突出部を有する、請求項１から請求項５のいずれか１項に記載の積層セラミック電子部品。
【請求項７】
前記複数の導電体層のうちの少なくとも２つの導電体層は、コンデンサの内部電極である、請求項１から請求項６のいずれか１項に記載の積層セラミック電子部品。
【請求項８】
前記複数の導電体層のうちの少なくとも２つの導電体層によって、コイルを構成している、請求項１から請求項６のいずれか１項に記載の積層セラミック電子部品。
【請求項９】
前記第１側面または前記第２側面に、前記複数の導電体層のうちの少なくとも１つの導電体層と接続された外部電極をさらに備える、請求項１から請求項８のいずれか１項に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品に関する。
【背景技術】
【０００２】
プリント配線基板に実装された積層セラミックコンデンサによる鳴き(acoustic noise)と呼ばれる騒音を低減するための積層セラミックコンデンサの配置構造を開示した先行文献として、特開２０１０−４５０８５号公報(特許文献１)がある。特許文献１に記載された積層セラミックコンデンサの配置構造においては、プリント配線基板に実装される４つの積層セラミックコンデンサのうちの２つを一の軸に沿って配置し、他の２つを一の軸と直交する他の軸に沿って配置している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−４５０８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
積層セラミックコンデンサなどの積層セラミック電子部品には、鳴きを低減できる構造を有することが求められている。
【０００５】
本発明は上記の問題点に鑑みてなされたものであり、鳴きを低減できる積層セラミック電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に基づく積層セラミック電子部品は、直方体状の積層体と、第１外部電極と、第２外部電極とを備える。積層体は、積層された複数の誘電体層および複数の導電体層を含む。積層体は、積層方向において相対する第１主面および第２主面、上記積層方向に平行に延在して互いに対向する第１側面および第２側面、上記積層方向に平行に延在して第１側面および第２側面の各々と直交し、互いに対向する第３側面および第４側面を有する。第１外部電極は、第１側面の少なくとも一部に設けられている。第２外部電極は、第２側面の少なくとも一部に設けられている。上記複数の導電体層のうちの少なくとも１つの導電体層は、第１側面に引き出されている第１側面引出部を有する。上記複数の導電体層のうちの少なくとも１つの導電体層は、第２側面に引き出されている第２側面引出部を有する。第１外部電極は、第１側面引出部と接続されている。第２外部電極は、第２側面引出部と接続されている。第１外部電極は、第３側面に延長するように設けられた第１延長部を含む。第２外部電極は、第３側面に延長するように設けられた第２延長部を含む。第３側面と第４側面との対向方向から第３側面を見て、第１延長部および第２延長部の各々は、第３側面の縁に沿って上記積層方向に延在する基部、基部の上記積層方向の両端から第３側面の縁に沿って第１側面と第２側面との対向方向に延在している突出部を有する。
【０００７】
本発明の一形態においては、第１外部電極と第２外部電極とは、上記複数の導電体層のうちの互いに異なる導電体層に接続されている。
【０００８】
本発明の一形態においては、第１外部電極と第２外部電極とは、上記複数の導電体層のうちの同じ導電体層に接続されている。
【０００９】
本発明の一形態においては、第１延長部および第２延長部の各々において、突出部同士の先端を結ぶ直線を第１仮想直線とし、第１仮想直線の上記積層方向における中点を第１仮想点とし、第１側面と第２側面との対向方向に延びて第１仮想点を通過する直線を第２仮想直線とし、基部の外側の縁と第２仮想直線との交点と第１仮想点との距離をＤａとし、基部の内側の縁と第２仮想直線との交点と第１仮想点との距離をＤｂとし、基部の内側の縁と第２仮想直線との交点と第１仮想点との中点を第２仮想点とし、上記積層方向に延びて第２仮想点を通過する直線を第３仮想直線とし、各々の突出部の外側の縁と第３仮想直線との交点同士の距離をＤｃとし、各々の突出部の内側の縁と第３仮想直線との交点同士の距離をＤｄとすると、Ｄｂ／Ｄａ≧０．２５、かつ、Ｄｄ／Ｄｃ≧０．２５を満たす。
【００１０】
本発明の一形態においては、第１側面と第２側面との対向方向から第１側面を見て、第１外部電極は、第１側面の縁に沿って上記積層方向に延在する基部、基部の上記積層方向の両端から第１側面に沿って第３側面と第４側面との対向方向に延在している突出部を有する。
【００１１】
本発明の一形態においては、第１側面と第２側面との対向方向から第２側面を見て、第２外部電極は、第２側面の縁に沿って上記積層方向に延在する基部、基部の上記積層方向の両端から第２側面に沿って第３側面と第４側面との対向方向に延在している突出部を有する。
【００１２】
本発明の一形態においては、複数の導電体層のうちの少なくとも２つの導電体層は、コンデンサの内部電極である。
【００１３】
本発明の一形態においては、複数の導電体層のうちの少なくとも２つの導電体層によって、コイルを構成している。
【００１４】
本発明の一形態においては、第１側面または第２側面に、複数の導電体層のうちの少なくとも１つの導電体層と接続された外部電極をさらに備える。
【発明の効果】
【００１５】
本発明によれば、鳴きを低減できる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態１に係る積層セラミック電子部品の外観を示す斜視図である。
【図２】図１の積層セラミック電子部品を矢印ＩＩ方向から見た平面図である。
【図３】図１の積層セラミック電子部品をＩＩＩ−ＩＩＩ線矢印方向から見た断面図である。
【図４】図３の積層セラミック電子部品をＩＶ−ＩＶ線矢印方向から見た断面図である。
【図５】図３の積層セラミック電子部品をＶ−Ｖ線矢印方向から見た断面図である。
【図６】図１の積層セラミック電子部品を矢印ＶＩ方向から見た図である。
【図７】図１の積層セラミック電子部品を矢印ＶＩＩ方向から見た図である。
【図８】ディップ法により下地電極層を形成している状態を示す一部断面図である。
【図９】実験例における鳴きの音圧の測定方法を示す概略図である。
【図１０】本発明の実施形態１の第１変形例に係る積層セラミック電子部品を、図４と同一の断面視にて示す断面図である。
【図１１】本発明の実施形態１の第１変形例に係る積層セラミック電子部品を、図５と同一の断面視にて示す断面図である。
【図１２】本発明の実施形態１の第２変形例に係る積層セラミック電子部品の外観を示す斜視図である。
【図１３】本発明の実施形態２に係る積層セラミック電子部品の外観を示す斜視図である。
【図１４】図１３の積層セラミック電子部品をＸＩＶ−ＸＩＶ線矢印方向から見た断面図である。
【図１５】図１３の積層セラミック電子部品をＸＶ−ＸＶ線矢印方向から見た断面図である。
【図１６】本発明の実施形態３に係る積層セラミック電子部品の外観を示す斜視図である。
【図１７】図１６の積層セラミック電子部品をＸＶＩＩ−ＸＶＩＩ線矢印方向から見た断面図である。
【図１８】図１６の積層セラミック電子部品をＸＶＩＩＩ−ＸＶＩＩＩ線矢印方向から見た断面図である。
【図１９】本発明の実施形態４に係る積層セラミック電子部品の外観を示す斜視図である。
【図２０】図１９の積層セラミック電子部品をＸＸ−ＸＸ線矢印方向から見た断面図である。
【図２１】図１９の積層セラミック電子部品をＸＸＩ−ＸＸＩ線矢印方向から見た断面図である。
【図２２】図１９の積層セラミック電子部品をＸＸＩＩ−ＸＸＩＩ線矢印方向から見た断面図である。
【図２３】図１９の積層セラミック電子部品をＸＸＩＩＩ−ＸＸＩＩＩ線矢印方向から見た断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明の各実施形態に係る積層セラミック電子部品について図を参照して説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。本発明の各実施形態においては、積層セラミック電子部品として、積層セラミックコンデンサについて説明するが、積層セラミック電子部品は、積層セラミックコンデンサに限られず、積層セラミックインダクタ、または、積層セラミックサーミスタなどであってもよい。
【００１８】
(実施形態１)
図１は、本発明の実施形態１に係る積層セラミック電子部品の外観を示す斜視図である。図２は、図１の積層セラミック電子部品を矢印ＩＩ方向から見た平面図である。図３は、図１の積層セラミック電子部品をＩＩＩ−ＩＩＩ線矢印方向から見た断面図である。図４は、図３の積層セラミック電子部品をＩＶ−ＩＶ線矢印方向から見た断面図である。図５は、図３の積層セラミック電子部品をＶ−Ｖ線矢印方向から見た断面図である。図６は、図１の積層セラミック電子部品を矢印ＶＩ方向から見た図である。図７は、図１の積層セラミック電子部品を矢印ＶＩＩ方向から見た図である。図１〜７においては、後述する積層体の幅方向をＷ、積層体の積層方向をＨ、積層体の幅方向であるＷ方向および積層方向であるＨ方向と直交する方向をＬで示している。
【００１９】
図１〜７に示すように、本発明の実施形態１に係る積層セラミック電子部品１００は、積層体１１０と、積層体１１０の表面の一部に設けられた外部電極とを備える。積層体１１０は、積層された複数の誘電体層１３０および複数の導電体層を含む。本実施形態においては、誘電体層１３０と導電体層とが交互に積層されている。積層体１１０は、直方体状である。誘電体層１３０と導電体層とのＨ方向は、積層体１１０のＬ方向および積層体１１０のＷ方向に対して直交している。
【００２０】
積層体１１０は、積層体１１０のＨ方向において相対する第１主面１１１および第２主面１１２、積層体１１０のＨ方向に平行に延在して互いに対向する第１側面１１３および第２側面１１４、および、積層体１１０のＨ方向に平行に延在して第１側面１１３および第２側面１１４の各々と直交し、互いに対向する第３側面１１５および第４側面１１６を有する。
【００２１】
上記のように積層体１１０は、略直方体状の外形を有しているが、角部および稜線部に丸みがつけられていることが好ましい。角部は、積層体１１０の３面が交わる部分であり、稜線部は、積層体１１０の２面が交わる部分である。第１主面１１１、第２主面１１２、第１側面１１３、第２側面１１４、第３側面１１５および第４側面１１６の少なくともいずれか１つの面に、凹凸が形成されていてもよい。
【００２２】
積層セラミック電子部品１００の外形寸法は、たとえば、Ｌ方向の寸法が、２．０ｍｍ以上２．３ｍｍ以下であり、Ｗ方向の寸法が、１．２ｍｍ以上１．５５ｍｍ以下であり、Ｈ方向の寸法が、０．５ｍｍ以上１．０ｍｍ以下である。積層セラミック電子部品１００の外形寸法は、マイクロメータにより測定することができる。
【００２３】
本実施形態においては、複数の導電体層は、積層体１１０のＨ方向において交互に位置する第１導電体層１４１と第２導電体層１４２とから構成されている。第１導電体層１４１と第２導電体層１４２とは、コンデンサの内部電極である。なお、複数の導電体層には、第１導電体層１４１および第２導電体層１４２とは、異なる導電体層が含まれていてもよい。
【００２４】
第１導電体層１４１は、積層体１１０のＨ方向から見て略矩形状であり、第２導電体層１４２と対向している対向部１４１ｆと、対向部１４１ｆから第１側面１１３に引き出されている第１側面引出部１４１ｅと、対向部１４１ｆから第２側面１１４に引き出されている第２側面引出部１４１ｇとを有している。
【００２５】
第２導電体層１４２は、積層体１１０のＨ方向から見て略矩形状であり、第１導電体層１４１と対向している対向部１４２ｆと、対向部１４２ｆから第１側面１１３に引き出されている第１側面引出部１４２ｅと、対向部１４２ｆから第２側面１１４に引き出されている第２側面引出部１４２ｇとを有している。
【００２６】
本実施形態においては、外部電極は、積層体１１０のＬ方向において互いに間隔をあけて、第１側面１１３および第２側面１１４の各々に３つ設けられている。すなわち、積層体１１０に、６つの外部電極が設けられている。
【００２７】
具体的には、第１側面１１３の第３側面１１５側の一部に第１外部電極１２１、第２側面１１４の第３側面１１５側の一部に第２外部電極１２２が設けられている。第１側面１１３の第４側面１１６側の一部に第３外部電極１２３、第２側面１１４の第４側面１１６側の一部に第４外部電極１２４が設けられている。第１側面１１３の第１外部電極１２１と第３外部電極１２３との間に第５外部電極１２５、第２側面１１４の第２外部電極１２２と第４外部電極１２４との間に第６外部電極１２６が設けられている。
【００２８】
第１外部電極１２１は、第３側面１１５に延長するように設けられた第１延長部１２１ｅを含む。第３側面１１５と第４側面１１６との対向方向から第３側面１１５を見て、第１延長部１２１ｅは、第３側面１１５の縁に沿ってＨ方向に延在する基部１２１ｅ１、基部１２１ｅ１のＨ方向の両端から第３側面１１５の縁に沿って第１側面１１３と第２側面１１４との対向方向に延在している突出部１２１ｅ２を有する。第１外部電極１２１は、さらに第１主面１１１および第２主面１１２の各々に延長するように設けられている。
【００２９】
第２外部電極１２２は、第３側面１１５に延長するように設けられた第２延長部１２２ｅを含む。第３側面１１５と第４側面１１６との対向方向から第３側面１１５を見て、第２延長部１２２ｅは、第３側面１１５の縁に沿ってＨ方向に延在する基部１２２ｅ１、基部１２２ｅ１のＨ方向の両端から第３側面１１５の縁に沿って第１側面１１３と第２側面１１４との対向方向に延在している突出部１２２ｅ２を有する。第２外部電極１２２は、さらに第１主面１１１および第２主面１１２の各々に延長するように設けられている。
【００３０】
第３外部電極１２３は、第４側面１１６に延長するように設けられた第３延長部１２３ｅを含む。第３側面１１５と第４側面１１６との対向方向から第４側面１１６を見て、第３延長部１２３ｅは、第４側面１１６の縁に沿ってＨ方向に延在する基部１２３ｅ１、基部１２３ｅ１のＨ方向の両端から第４側面１１６の縁に沿って第１側面１１３と第２側面１１４との対向方向に延在している突出部１２３ｅ２を有する。第３外部電極１２３は、さらに第１主面１１１および第２主面１１２の各々に延長するように設けられている。
【００３１】
第４外部電極１２４は、第４側面１１６に延長するように設けられた第４延長部１２４ｅを含む。第３側面１１５と第４側面１１６との対向方向から第４側面１１６を見て、第４延長部１２４ｅは、第４側面１１６の縁に沿ってＨ方向に延在する基部１２４ｅ１、基部１２４ｅ１のＨ方向の両端から第４側面１１６の縁に沿って第１側面１１３と第２側面１１４との対向方向に延在している突出部１２４ｅ２を有する。第４外部電極１２４は、さらに第１主面１１１および第２主面１１２の各々に延長するように設けられている。
【００３２】
第５外部電極１２５は、第１主面１１１および第２主面１１２の各々に延長するように設けられている。第６外部電極１２６は、第１主面１１１および第２主面１１２の各々に延長するように設けられている。
【００３３】
第１外部電極１２１は、第１導電体層１４１の第１側面引出部１４１ｅと接続されている。第２外部電極１２２は、第２導電体層１４２の第２側面引出部１４２ｇと接続されている。第３外部電極１２３は、第１導電体層１４１の第１側面引出部１４１ｅと接続されている。第４外部電極１２４は、第２導電体層１４２の第２側面引出部１４２ｇと接続されている。第５外部電極１２５は、第２導電体層１４２の第１側面引出部１４２ｅと接続されている。第６外部電極１２６は、第１導電体層１４１の第２側面引出部１４１ｇと接続されている。
【００３４】
すなわち、第１外部電極１２１と第２外部電極１２２とは、複数の導電体層のうちの互いに異なる導電体層に接続されている。
【００３５】
積層体１１０は、主部１０と第１外層部２１と第２外層部２２と第１側部３１と第２側部３２と第３側部４１と第４側部４２とから構成されている。主部１０は、第１導電体層１４１の対向部１４１ｆと第２導電体層１４２の対向部１４２ｆとが積層された領域である。第１外層部２１は、複数の誘電体層１３０のうちの、積層体１１０のＨ方向において主部１０に隣接して第１主面１１１を規定する誘電体層１３０で構成されている。第２外層部２２は、複数の誘電体層１３０のうちの、積層体１１０のＨ方向において主部１０に隣接して第２主面１１２を規定する誘電体層で構成されている。
【００３６】
第１側部３１は、第１側面１１３と主部１０との間の領域である。第２側部３２は、第２側面１１４と主部１０との間の領域である。第３側部４１は、第３側面１１５と主部１０との間の領域である。第４側部４２は、第４側面１１６と主部１０との間の領域である。
【００３７】
以下、積層セラミック電子部品１００の各構成について詳細に説明する。
主部１０に含まれる複数の誘電体層１３０の各々の平均厚さは、焼成後において０．５μｍ以上３μｍ以下であることが好ましい。第１外層部２１および第２外層部２２の各々の厚さは、焼成後において、１０μｍ以上８０μｍ以下であることが好ましい。
【００３８】
誘電体層１３０を構成する材料としては、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3またはＣａＺｒＯ3などを主成分とする誘電体セラミックスを用いることができる。また、これらの主成分に、主成分より含有量の少ない副成分として、Ｍｎ、Ｍｇ、Ｓｉ、Ｃｏ、Ｎｉ、Ａｌ、Ｖまたは希土類元素などを含む材料が添加されていてもよい。
【００３９】
なお、積層セラミック電子部品が圧電部品である場合、誘電体層１３０を圧電体セラミックで構成することができる。圧電体セラミックとしては、たとえば、ＰＺＴ(チタン酸ジルコン酸鉛)系セラミックなどがある。
【００４０】
積層セラミック電子部品がサーミスタである場合、誘電体層１３０を半導体セラミックで構成することができる。半導体セラミックとしては、たとえば、スピネル系セラミックなどがある。
【００４１】
積層セラミック電子部品がインダクタである場合、誘電体層１３０を磁性体セラミックで構成することができる。磁性体セラミックとしては、たとえば、フェライトなどがある。
【００４２】
複数の導電体層の各々の平均厚さは、焼成後において０．４μｍ以上１．０μｍ以下であることが好ましい。導電体層を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。導電体層は、誘電体層１３０に含まれるセラミックスと同一組成系の誘電体粒子をさらに含んでいてもよい。
【００４３】
積層セラミック電子部品１００においては、第１側部３１および第２側部３２の各々のＷ方向の寸法をＧＷ、第３側部４１および第４側部４２の各々のＬ方向の寸法をＧＬ、積層体１１０のＬ方向の寸法をＳＬ、積層体１１０のＷ方向の寸法をＳＷ、主部１０のＬ方向の寸法をＭＬ、主部１０のＷ方向の寸法をＭＷとする。
【００４４】
ＧＷの平均寸法は、１０μｍ以上７０μｍ以下であることが好ましく、５５μｍ以下であることがより好ましく、４０μｍ以下であることがさらに好ましい。ＧＬの平均寸法は、１０μｍ以上７０μｍ以下であることが好ましく、５５μｍ以下であることがより好ましく、４０μｍ以下であることがさらに好ましい。
【００４５】
ＧＷおよびＧＬの寸法を大きく確保することにより、積層セラミック電子部品１００の信頼性が向上する。ＧＷおよびＧＬの寸法が大きくなるに従って、積層セラミック電子部品１００の静電容量が小さくなる。ＧＷの寸法が小さくなるに従って、積層セラミック電子部品１００の等価直列インダクタンス(ＥＳＬ)が小さくなる。
【００４６】
第１外部電極１２１〜第６外部電極１２６の各々は、下地電極層と、下地電極層上に配置されためっき層とを含む。下地電極層は、焼き付け層および薄膜層の少なくとも１つを含む。下地電極層の厚さは、１０μｍ以上５０μｍ以下であることが好ましく、２５μｍ以下であることがより好ましく、１５μｍ以下であることがさらに好ましい。
【００４７】
焼き付け層は、ガラスと金属とを含む。焼き付け層を構成する金属材料としては、Ｎｉ、Ｃｕ、Ａｇ、ＰｄおよびＡｕからなる群より選ばれる１種の金属、または、この金属を含む合金で構成されており、たとえばＡｇとＰｄとの合金などを用いることができる。ガラスは、ＳｉおよびＺｎを含む。焼き付け層は、積層された複数の層で構成されていてもよい。焼き付け層としては、積層体１１０に導電性ペーストが塗布されて焼き付けられた層、または、導電体層と同時に焼成された層であってもよい。
【００４８】
薄膜層は、スパッタ法または蒸着法などの薄膜形成法により形成される。薄膜層は、金属粒子が堆積した１μｍ以下の層である。
【００４９】
めっき層を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕからなる群より選ばれる１種の金属、または、この金属を含む合金で構成されており、たとえばＡｇとＰｄとの合金などを用いることができる。
【００５０】
めっき層は、積層された複数の層で構成されていてもよい。この場合、めっき層としては、Ｎｉめっき層の上にＳｎめっき層が形成された２層構造であることが好ましい。Ｎｉめっき層は、下地電極層が積層セラミック電子部品を実装する際の半田によって浸食されることを防止する機能を有する。Ｓｎめっき層は、積層セラミック電子部品を実装する際の半田との濡れ性を向上させ、積層セラミック電子部品の実装を容易にする機能を有する。
【００５１】
Ｎｉめっき層の平均厚さは、０．５μｍ以上１０μｍ以下であることが好ましく、４．５μｍ以下であることがより好ましく、３．７μｍ以下であることがさらに好ましい。Ｓｎめっき層の平均厚さは、０．５μｍ以上１０μｍ以下であることが好ましく、４．５μｍ以下であることがより好ましく、３．７μｍ以下であることがさらに好ましい。
【００５２】
図６に示すように、第１延長部１２１ｅにおいて、突出部１２１ｅ２同士の先端１２１ｔ１を結ぶ直線を第１仮想直線Ｌ１とする。第１仮想直線Ｌ１のＨ方向における中点を第１仮想点Ｃ１とする。第１側面１１３と第２側面１１４との対向方向に延びて第１仮想点Ｃ１を通過する直線を第２仮想直線Ｌ２とする。基部１２１ｅ１の外側の縁と第２仮想直線Ｌ２との交点と第１仮想点Ｃ１との距離をＤａとする。基部１２１ｅ１の内側の縁と第２仮想直線Ｌ２との交点と第１仮想点Ｃ１との距離をＤｂとする。
【００５３】
基部１２１ｅ１の内側の縁と第２仮想直線Ｌ２との交点と第１仮想点Ｃ１との中点を第２仮想点Ｃ２とする。Ｈ方向に延びて第２仮想点Ｃ２を通過する直線を第３仮想直線Ｌ３とする。各々の突出部１２１ｅ２の外側の縁と第３仮想直線Ｌ３との交点同士の距離をＤｃとする。各々の突出部１２１ｅ２の内側の縁と第３仮想直線Ｌ３との交点同士の距離をＤｄとする。
【００５４】
第１延長部１２１ｅの形状においては、Ｄｂ／Ｄａ≧０．２５、かつ、Ｄｄ／Ｄｃ≧０．２５が満たされている。なお、突出部１２１ｅ２の先端１２１ｔ１は、第３側面１１５上に位置している部分の突出部１２１ｅ２の先端であり、稜線部上には位置していない。
【００５５】
第２延長部１２２ｅの形状についても、第１延長部１２１ｅの形状と同様である。
図７に示すように、第４延長部１２４ｅにおいて、突出部１２４ｅ２同士の先端１２４ｔ１を結ぶ直線を第１仮想直線Ｌ１とする。第１仮想直線Ｌ１のＨ方向における中点を第１仮想点Ｃ１とする。第１側面１１３と第２側面１１４との対向方向に延びて第１仮想点Ｃ１を通過する直線を第２仮想直線Ｌ２とする。基部１２４ｅ１の外側の縁と第２仮想直線Ｌ２との交点と第１仮想点Ｃ１との距離をＤａとする。基部１２４ｅ１の内側の縁と第２仮想直線Ｌ２との交点と第１仮想点Ｃ１との距離をＤｂとする。
【００５６】
基部１２４ｅ１の内側の縁と第２仮想直線Ｌ２との交点と第１仮想点Ｃ１との中点を第２仮想点Ｃ２とする。Ｈ方向に延びて第２仮想点Ｃ２を通過する直線を第３仮想直線Ｌ３とする。各々の突出部１２４ｅ２の外側の縁と第３仮想直線Ｌ３との交点同士の距離をＤｃとする。各々の突出部１２４ｅ２の内側の縁と第３仮想直線Ｌ３との交点同士の距離をＤｄとする。
【００５７】
第４延長部１２４ｅの形状においては、Ｄｂ／Ｄａ≧０．２５、かつ、Ｄｄ／Ｄｃ≧０．２５が満たされている。なお、突出部１２４ｅ２の先端１２４ｔ１は、第４側面１１６上に位置している部分の突出部１２４ｅ２の先端であり、稜線部上には位置していない。
【００５８】
第３延長部１２３ｅの形状についても、第４延長部１２４ｅの形状と同様である。
以下、本実施形態に係る積層セラミック電子部品１００の製造方法について説明する。なお、以下に示す積層セラミック電子部品の製造方法は、製造過程の途中段階まで一括して加工処理を行なうことでマザー積層体を製作し、その後にマザー積層体を分断して個片化し、個片化後の軟質積層体にさらに加工処理を施すことによって複数の積層セラミック電子部品１００を同時に大量に生産する方法である。
【００５９】
積層セラミック電子部品１００を製造する際には、まず、セラミックスラリーが調製される。具体的には、セラミックス粉末、バインダおよび溶剤などが所定の配合比率で混合され、これによりセラミックスラリーが形成される。
【００６０】
次に、セラミックグリーンシートが形成される。具体的には、セラミックスラリーがキャリアフィルム上においてダイコータ、グラビアコータ、または、マイクログラビアコータなどを用いてシート状に成形されることにより、セラミックグリーンシートが形成される。
【００６１】
次に、マザーシートが形成される。具体的には、セラミックグリーンシートに導電性ペーストが所定のパターンを有するようにスクリーン印刷法またはグラビア印刷法などを用いて印刷されることにより、セラミックグリーンシート上に所定の導電パターンが設けられたマザーシートが形成される。
【００６２】
なお、マザーシートとしては、導電パターンを有するマザーシートの他に、導電パターンが形成されていないセラミックグリーンシートも準備される。
【００６３】
次に、マザーシートが積層される。具体的には、第１外層部２１を構成する、導電パターンが形成されていないマザーシートが所定枚数積層され、その上に、主部１０を構成する、導電パターンが形成された複数のマザーシートが順次積層され、その上に、第２外層部２２を構成する、導電パターンが形成されていないマザーシートが所定枚数積層されることにより、マザーシート群が構成される。
【００６４】
次に、マザーシート群が圧着される。静水圧プレスまたは剛体プレスによってマザーシート群が積層方向に沿って加圧されて圧着されることにより、マザー積層体が形成される。
【００６５】
次に、マザー積層体が分断される。具体的には、押し切りまたはダイシングによってマザー積層体がマトリックス状に分断され、複数の軟質積層体に個片化される。
【００６６】
次に、軟質積層体がバレル研磨される。具体的には、軟質積層体が、セラミック材料よりも硬度の高いメディアボールとともにバレルと呼ばれる小箱内に封入され、当該バレルを回転させることにより、軟質積層体の外表面(特に角部および稜線部)に曲面状の丸みがもたされる。
【００６７】
次に、軟質積層体が焼成される。具体的には、軟質積層体が所定の温度に加熱され、これによりセラミック誘電体材料が焼成される。焼成温度は、セラミック誘電体材料の種類に応じて適宜設定され、たとえば、９００℃以上１３００℃以下の範囲内で設定される。
【００６８】
次に、積層体の表面に下地電極層が形成される。具体的には、外部電極の下地電極層が、各種の薄膜形成法、各種の印刷法またはディップ法などにより形成される。たとえば、薄膜形成法により下地電極層を形成する場合、積層体の表面をマスキングした状態で下地電極層となる薄膜を形成する。印刷法により下地電極層を形成する場合、積層体の表面に下地電極層となる導電材料を所定の形状の印刷パターンで印刷する。ディップ法により下地電極層を形成する場合、スリット板または表面に凹部が形成されたローラを用いて、積層体の表面に導電性ペーストを付与する。導電性ペーストは、有機溶剤と金属粒子とガラスとを含む。
【００６９】
図８は、ディップ法により下地電極層を形成している状態を示す一部断面図である。図８に示すように、槽８内に貯えられた導電性ペースト１２の液面高さの位置に、スリット９ｈが設けられたスリット板９が配置される。スリット板９は、スリット９ｈから導電性ペースト１２が膨出するように配置されている。スリット板９上に積層体１１０を配置することにより、スリット９ｈから膨出している導電性ペースト１２を積層体１１０の表面に付与することができる。スリット板９上に積層体１１０が配置された状態において、第３側面１１５および第４側面１１６の各々は、対応するスリット９ｈのＬ方向の溝幅の内側の位置上に位置している。そのため、第３側面１１５および第４側面１１６の各々には、第１側面１１３および第２側面１１４の各々に付与された導電性ペースト１２の一部１２ｔが回り込んでさらに付与される。この回り込んだ導電性ペースト１２の一部１２ｔが、突出部における下地電極層となる。
【００７０】
次に、めっき処理により下地電極層を覆うようにめっき層が形成される。めっき層が形成されることにより、外部電極が構成される。
【００７１】
上記の一連の工程を経ることにより、積層セラミック電子部品１００が製造される。
積層セラミック電子部品１００に電圧が印加された時、積層体１１０の第１側面１１３、第２側面１１４、第３側面１１５および第４側面１１６の各々の中央部が、印加される電圧の周期に合わせて繰り返し歪む。その歪み振動が、積層セラミック電子部品１００が実装される基板に伝播することにより、鳴きが発生する。
【００７２】
本実施形態に係る積層セラミック電子部品１００においては、第１外部電極１２１の第１延長部１２１ｅが、基部１２１ｅ１と突出部１２１ｅ２とから構成されており、第１延長部１２１ｅは第３側面１１５の中央部から離れた位置に設けられている。第２外部電極１２２の第２延長部１２２ｅが、基部１２２ｅ１と突出部１２２ｅ２とから構成されており、第２延長部１２２ｅは第３側面１１５の中央部から離れた位置に設けられている。これにより、第３側面１１５で生じた歪み振動が、第１外部電極１２１および第２外部電極１２２と基板とを接続する半田を通じて基板に伝播することを抑制することができる。その結果、積層セラミック電子部品１００は、鳴きを低減することができる。
【００７３】
同様に、積層セラミック電子部品１００においては、第３外部電極１２３の第３延長部１２３ｅが、基部１２３ｅ１と突出部１２３ｅ２とから構成されており、第３延長部１２３ｅは第４側面１１６の中央部から離れた位置に設けられている。第４外部電極１２４の第４延長部１２４ｅが、基部１２４ｅ１と突出部１２４ｅ２とから構成されており、第４延長部１２４ｅは第４側面１１６の中央部から離れた位置に設けられている。これにより、第４側面１１６で生じた歪み振動が、第３外部電極１２３および第４外部電極１２４と基板とを接続する半田を通じて基板に伝播することを抑制することができる。その結果、積層セラミック電子部品１００は、鳴きを低減することができる。
【００７４】
(実験例)
ここで、第１延長部１２１ｅ、第２延長部１２２ｅ、第３延長部１２３ｅおよび第４延長部１２４ｅの各々の形状における、Ｄｂ／ＤａおよびＤｄ／Ｄｃと、鳴きの低減効果との関係を検証した実験例について説明する。
【００７５】
図９は、実験例における鳴きの音圧の測定方法を示す概略図である。図９に示すように、鳴きの音圧を測定するに際しては、まず、積層セラミック電子部品１００αを、Ｓｎ−３Ａｇ−０．５Ｃｕの組成を有する半田を用いて、加熱温度２６０℃、保持時間１５秒の条件で、基板１に実装し、実装体１００βを構成した。実装体１００βを無響箱９００内に設置し、この状態において、積層セラミック電子部品１００αに、３．７Ｖの直流電圧と、１．５ｋＨｚ〜２０ｋＨｚの周波数帯における１．０Ｖｐｐの交流電圧を印加し、その際に発生する鳴きの総音圧レベルを測定した。
【００７６】
なお、鳴きの総音圧レベルの測定は、無響箱９００内において集音マイク９１０を実装体１００βの３ｍｍ上方の位置に対向配置し、集音マイク９１０および集音計９２０によって実装体１００βから発せられる音を集音し、集音した音をＦＦＴ(Fast Fourier Transform)アナライザ９３０(株式会社小野測器製ＣＦ−５２２０)を用いて解析した。
【００７７】
積層セラミック電子部品１００αのサンプルとしては、比較例１，２および実施例１〜実施例８の１０種類のサンプルを各３個作製した。比較例１，２および実施例１〜実施例８の１０種類のサンプルにおいては、誘電体層１３０を構成する材料は、チタン酸バリウムを主成分とし、副成分としてＭｇ、Ｖ、Ｄｙ、Ｓｉが添加されている。
【００７８】
比較例１および実施例１〜実施例４の積層セラミック電子部品は、下記の条件で作製した。外形寸法は、Ｌ方向の寸法が１．１７ｍｍ、Ｗ方向の寸法が０．６２ｍｍ、Ｈ方向の寸法が０．４ｍｍとした。主部１０に含まれる複数の誘電体層１３０の各々の平均厚さは、０．７μｍとした。導電体層の積層枚数は、２５０枚とした。複数の導電体層の各々の平均厚さは、０．５μｍとした。ＧＷの平均寸法は、５０μｍとした。ＧＬの平均寸法は、５０μｍとした。焼成温度は、１２００℃とした。第１外部電極〜第６外部電極の各々として、積層体の表面をマスキングした状態でスパッタ法により平均厚さが０．３μｍのＮｉ−Ｃｒ薄膜を下地電極層として形成し、めっき層として、下地電極層上に、平均厚さが４μｍのＣｕめっき層、平均厚さが４μｍのＮｉめっき層、平均厚さが４μｍのＳｎめっき層をこの順に形成した。
【００７９】
【表１】
2018081996.tif 000003
【００８０】
表１は、比較例１および実施例１〜実施例４の積層セラミック電子部品の各々における、第１延長部１２１ｅ、第２延長部１２２ｅ、第３延長部１２３ｅおよび第４延長部１２４ｅの形状、および、比較例１に対する実施例１〜実施例４の鳴きの低減率をまとめた表である。鳴きの低減率は、３個のサンプルの平均値を算出して求めた。
【００８１】
表１に示すように、比較例１および実施例１〜実施例４の積層セラミック電子部品では、Ｄａ(平均値)＝０．１５ｍｍ、Ｄｃ(平均値)＝０．４ｍｍとした。Ｄｂ／Ｄａは、比較例１は０、実施例１は０．３３、実施例２は０．６７、実施例３は０．６７、実施例４は０．６７とした。Ｄｄ／Ｄｃは、比較例１は０、実施例１は０．７５、実施例２は０．２５、実施例３は０．５０、実施例４は０．７５とした。鳴きの低減率は、比較例１は０、実施例１は−５．０％、実施例２は−５．３％、実施例３は−６．３％、実施例４は−１０．３％であった。
【００８２】
比較例２および実施例５〜実施例８の積層セラミック電子部品は、下記の条件で作製した。外形寸法は、Ｌ方向の寸法が０．６２ｍｍ、Ｗ方向の寸法が０．３２ｍｍ、Ｈ方向の寸法が０．３２ｍｍとした。主部１０に含まれる複数の誘電体層１３０の各々の平均厚さは、０．７μｍとした。導電体層の積層枚数は、２２０枚とした。複数の導電体層の各々の平均厚さは、０．５μｍとした。ＧＷの平均寸法は、４０μｍとした。ＧＬの平均寸法は、４０μｍとした。焼成温度は、１２００℃とした。第１外部電極〜第６外部電極の各々として、積層体の表面をマスキングした状態でスパッタ法により平均厚さが０．３μｍのＮｉ−Ｃｒ薄膜を下地電極層として形成し、めっき層として、下地電極層上に、平均厚さが４μｍのＣｕめっき層、平均厚さが４μｍのＮｉめっき層、平均厚さが４μｍのＳｎめっき層をこの順に形成した。
【００８３】
【表２】
2018081996.tif 000004
【００８４】
表２は、比較例２および実施例５〜実施例８の積層セラミック電子部品の各々における、第１延長部１２１ｅ、第２延長部１２２ｅ、第３延長部１２３ｅおよび第４延長部１２４ｅの形状、および、比較例２に対する実施例５〜実施例８の鳴きの低減率をまとめた表である。鳴きの低減率は、３個のサンプルの平均値を算出して求めた。
【００８５】
表２に示すように、比較例２および実施例５〜実施例８の積層セラミック電子部品では、Ｄａ(平均値)＝０．０８ｍｍ、Ｄｃ(平均値)＝０．３２ｍｍとした。Ｄｂ／Ｄａは、比較例２は０、実施例５は０．２５、実施例６は０．４４、実施例７は０．６３、実施例８は０．６３とした。Ｄｄ／Ｄｃは、比較例２は０、実施例５は０．６３、実施例６は０．３１、実施例７は０．３１、実施例８は０．６３とした。鳴きの低減率は、比較例２は０、実施例５は−３．２％、実施例６は−４．２％、実施例７は−５．５％、実施例８は−７．５％であった。
【００８６】
表１，２に示すように、Ｄｂ／ＤａおよびＤｄ／Ｄｃの各々が大きくなるに従って、鳴きの低減率が大きくなっている。Ｄｂ／ＤａおよびＤｄ／Ｄｃの各々が０．２５以上である場合に、鳴きが低減されていることが確認できた。
【００８７】
以下、本発明の実施形態１の第１変形例に係る積層セラミック電子部品について説明する。図１０は、本発明の実施形態１の第１変形例に係る積層セラミック電子部品を、図４と同一の断面視にて示す断面図である。図１１は、本発明の実施形態１の第１変形例に係る積層セラミック電子部品を、図５と同一の断面視にて示す断面図である。
【００８８】
図１０，１１に示すように、本発明の実施形態１の第１変形例に係る積層セラミック電子部品１００ａの積層体１１０ａは、第１導電体層１４１ａおよび第２導電体層１４２ａを含む。
【００８９】
第１導電体層１４１ａは、積層体１１０ａのＨ方向から見て略矩形状であり、第２導電体層１４２ａと対向している対向部１４１ａｆと、対向部１４１ａｆから第１側面１１３に引き出されている第１側面引出部１４１ａｅと、対向部１４１ａｆから第２側面１１４に引き出されている第２側面引出部１４１ａｇとを有している。
【００９０】
第２導電体層１４２ａは、積層体１１０ａのＨ方向から見て略矩形状であり、第１導電体層１４１ａと対向している対向部１４２ａｆと、対向部１４２ａｆから第１側面１１３に引き出されている第１側面引出部１４２ａｅと、対向部１４２ａｆから第２側面１１４に引き出されている第２側面引出部１４２ａｇとを有している。
【００９１】
第１外部電極１２１は、第１導電体層１４１ａの第１側面引出部１４１ａｅと接続されている。第２外部電極１２２は、第１導電体層１４１ａの第２側面引出部１４１ａｇと接続されている。第３外部電極１２３は、第１導電体層１４１ａの第１側面引出部１４１ａｅと接続されている。第４外部電極１２４は、第１導電体層１４１ａの第２側面引出部１４１ａｇと接続されている。第５外部電極１２５は、第２導電体層１４２ａの第１側面引出部１４２ａｅと接続されている。第６外部電極１２６は、第２導電体層１４２ａの第２側面引出部１４２ａｇと接続されている。
【００９２】
すなわち、第１外部電極１２１と第２外部電極１２２とは、複数の導電体層のうちの同じ導電体層に接続されている。
【００９３】
以下、本発明の実施形態１の第２変形例に係る積層セラミック電子部品について説明する。図１２は、本発明の実施形態１の第２変形例に係る積層セラミック電子部品の外観を示す斜視図である。
【００９４】
図１２に示すように、本発明の実施形態１の第２変形例に係る積層セラミック電子部品１００ｂにおいては、第１側面１１３と第２側面１１４との対向方向から第１側面１１３を見て、第１外部電極１２１の本体部１２１ｂは、第１側面１１３の縁に沿ってＨ方向に延在する基部１２１ｂ１、基部１２１ｂ１のＨ方向の両端から第１側面１１３の縁に沿って第３側面１１５と第４側面１１６との対向方向に延在している突出部１２１ｂ２を有する。
【００９５】
同様に、第１側面１１３と第２側面１１４との対向方向から第２側面１１４を見て、第２外部電極１２２の本体部は、第２側面１１４の縁に沿ってＨ方向に延在する基部、基部のＨ方向の両端から第２側面１１４の縁に沿って第３側面１１５と第４側面１１６との対向方向に延在している突出部を有する。
【００９６】
同様に、第１側面１１３と第２側面１１４との対向方向から第１側面１１３を見て、第３外部電極１２３の本体部１２３ｂは、第１側面１１３の縁に沿ってＨ方向に延在する基部１２３ｂ１、基部１２３ｂ１のＨ方向の両端から第１側面１１３の縁に沿って第３側面１１５と第４側面１１６との対向方向に延在している突出部１２３ｂ２を有する。
【００９７】
同様に、第１側面１１３と第２側面１１４との対向方向から第２側面１１４を見て、第４外部電極１２４の本体部は、第２側面１１４の縁に沿ってＨ方向に延在する基部、基部のＨ方向の両端から第２側面１１４の縁に沿って第３側面１１５と第４側面１１６との対向方向に延在している突出部を有する。
【００９８】
本変形例に係る積層セラミック電子部品１００ｂにおいては、第１外部電極１２１の本体部１２１ｂが、基部１２１ｂ１と突出部１２１ｂ２とから構成されており、本体部１２１ｂは第１側面１１３の中央部から離れた位置に設けられている。第３外部電極１２３の本体部１２３ｂが、基部１２３ｂ１と突出部１２３ｂ２とから構成されており、本体部１２３ｂは第１側面１１３の中央部から離れた位置に設けられている。これにより、第１側面１１３で生じた歪み振動が、第１外部電極１２１および第３外部電極１２３と基板とを接続する半田を通じて基板に伝播することを抑制することができる。その結果、積層セラミック電子部品１００ｂは、鳴きを低減することができる。
【００９９】
同様に、積層セラミック電子部品１００ｂにおいては、第２外部電極１２２の本体部が、基部と突出部とから構成されており、本体部は第２側面１１４の中央部から離れた位置に設けられている。第４外部電極１２４の本体部が、基部と突出部とから構成されており、本体部は第２側面１１４の中央部から離れた位置に設けられている。これにより、第２側面１１４で生じた歪み振動が、第２外部電極１２２および第４外部電極１２４と基板とを接続する半田を通じて基板に伝播することを抑制することができる。その結果、積層セラミック電子部品１００ｂは、鳴きを低減することができる。
【０１００】
(実施形態２)
以下、本発明の実施形態２に係る積層セラミック電子部品について、図を参照して説明する。本発明の実施形態２に係る積層セラミック電子部品は、外部電極の数が、主に実施形態１に係る積層セラミック電子部品と異なるため、実施形態１に係る積層セラミック電子部品と同様である構成については説明を繰り返さない。
【０１０１】
図１３は、本発明の実施形態２に係る積層セラミック電子部品の外観を示す斜視図である。図１４は、図１３の積層セラミック電子部品をＸＩＶ−ＸＩＶ線矢印方向から見た断面図である。図１５は、図１３の積層セラミック電子部品をＸＶ−ＸＶ線矢印方向から見た断面図である。
【０１０２】
図１３〜１５に示すように、本発明の実施形態２に係る積層セラミック電子部品２００は、積層体２１０と、積層体２１０の表面の一部に設けられた外部電極とを備える。積層体２１０は、積層体２１０のＨ方向において相対する第１主面２１１および第２主面２１２、積層体２１０のＨ方向に平行に延在して互いに対向する第１側面２１３および第２側面２１４、および、積層体２１０のＨ方向に平行に延在して第１側面２１３および第２側面２１４の各々と直交し、互いに対向する第３側面２１５および第４側面２１６を有する。
【０１０３】
本実施形態においては、複数の導電体層は、積層体２１０のＨ方向において交互に位置する第１導電体層２４１と第２導電体層２４２とから構成されている。第１導電体層２４１と第２導電体層２４２とは、コンデンサの内部電極である。なお、複数の導電体層には、第１導電体層２４１および第２導電体層２４２とは、異なる導電体層が含まれていてもよい。
【０１０４】
第１導電体層２４１は、積層体２１０のＨ方向から見て略矩形状であり、第２導電体層２４２と対向している対向部２４１ｆと、対向部２４１ｆから第１側面２１３に引き出されている第１側面引出部２４１ｅと、対向部２４１ｆから第２側面２１４に引き出されている第２側面引出部２４１ｇとを有している。
【０１０５】
第２導電体層２４２は、積層体２１０のＨ方向から見て略矩形状であり、第１導電体層２４１と対向している対向部２４２ｆと、対向部２４２ｆから第１側面２１３に引き出されている第１側面引出部２４２ｅと、対向部２４２ｆから第２側面２１４に引き出されている第２側面引出部２４２ｇとを有している。
【０１０６】
本実施形態においては、外部電極は、積層体２１０のＬ方向において互いに間隔をあけて、第１側面２１３および第２側面２１４の各々に２つ設けられている。すなわち、積層体２１０に、４つの外部電極が設けられている。
【０１０７】
具体的には、第１側面２１３の第３側面２１５側の一部に第１外部電極２２１、第２側面２１４の第３側面２１５側の一部に第２外部電極２２２が設けられている。第１側面２１３の第４側面２１６側の一部に第３外部電極２２３、第２側面２１４の第４側面２１６側の一部に第４外部電極２２４が設けられている。
【０１０８】
第１外部電極２２１は、第３側面２１５に延長するように設けられた第１延長部２２１ｅを含む。第３側面２１５と第４側面２１６との対向方向から第３側面２１５を見て、第１延長部２２１ｅは、第３側面２１５の縁に沿ってＨ方向に延在する基部、基部のＨ方向の両端から第３側面２１５の縁に沿って第１側面２１３と第２側面２１４との対向方向に延在している突出部を有する。
【０１０９】
第１側面２１３と第２側面２１４との対向方向から第１側面２１３を見て、第１外部電極２２１の本体部２２１ｂは、第１側面２１３の縁に沿ってＨ方向に延在する基部２２１ｂ１、基部２２１ｂ１のＨ方向の両端から第１側面２１３の縁に沿って第３側面２１５と第４側面２１６との対向方向に延在している突出部２２１ｂ２を有する。
【０１１０】
第１外部電極２２１は、さらに第１主面２１１および第２主面２１２の各々に延長するように設けられている。
【０１１１】
第２外部電極２２２は、第３側面２１５に延長するように設けられた第２延長部２２２ｅを含む。第３側面２１５と第４側面２１６との対向方向から第３側面２１５を見て、第２延長部２２２ｅは、第３側面２１５の縁に沿ってＨ方向に延在する基部、基部のＨ方向の両端から第３側面２１５の縁に沿って第１側面２１３と第２側面２１４との対向方向に延在している突出部を有する。
【０１１２】
第１側面２１３と第２側面２１４との対向方向から第２側面２１４を見て、第２外部電極２２２の本体部は、第２側面２１４の縁に沿ってＨ方向に延在する基部、基部のＨ方向の両端から第２側面２１４の縁に沿って第３側面２１５と第４側面２１６との対向方向に延在している突出部を有する。
【０１１３】
第２外部電極２２２は、さらに第１主面２１１および第２主面２１２の各々に延長するように設けられている。
【０１１４】
第３外部電極２２３は、第４側面２１６に延長するように設けられた第３延長部２２３ｅを含む。第３側面２１５と第４側面２１６との対向方向から第４側面２１６を見て、第３延長部２２３ｅは、第４側面２１６の縁に沿ってＨ方向に延在する基部、基部のＨ方向の両端から第４側面２１６の縁に沿って第１側面２１３と第２側面２１４との対向方向に延在している突出部を有する。
【０１１５】
第１側面２１３と第２側面２１４との対向方向から第１側面２１３を見て、第３外部電極２２３の本体部２２３ｂは、第１側面２１３の縁に沿ってＨ方向に延在する基部２２３ｂ１、基部２２３ｂ１のＨ方向の両端から第１側面２１３の縁に沿って第３側面２１５と第４側面２１６との対向方向に延在している突出部２２３ｂ２を有する。
【０１１６】
第３外部電極２２３は、さらに第１主面２１１および第２主面２１２の各々に延長するように設けられている。
【０１１７】
第４外部電極２２４は、第４側面２１６に延長するように設けられた第４延長部２２４ｅを含む。第３側面２１５と第４側面２１６との対向方向から第４側面２１６を見て、第４延長部２２４ｅは、第４側面２１６の縁に沿ってＨ方向に延在する基部、基部のＨ方向の両端から第４側面２１６の縁に沿って第１側面２１３と第２側面２１４との対向方向に延在している突出部を有する。
【０１１８】
第１側面２１３と第２側面２１４との対向方向から第２側面２１４を見て、第４外部電極２２４の本体部は、第２側面２１４の縁に沿ってＨ方向に延在する基部、基部のＨ方向の両端から第２側面２１４の縁に沿って第３側面２１５と第４側面２１６との対向方向に延在している突出部を有する。
【０１１９】
第４外部電極２２４は、さらに第１主面２１１および第２主面２１２の各々に延長するように設けられている。
【０１２０】
第１外部電極２２１は、第１導電体層２４１の第１側面引出部２４１ｅと接続されている。第２外部電極２２２は、第２導電体層２４２の第２側面引出部２４２ｇと接続されている。第３外部電極２２３は、第２導電体層１４２の第１側面引出部２４２ｅと接続されている。第４外部電極２２４は、第１導電体層２４１の第２側面引出部２４１ｇと接続されている。
【０１２１】
すなわち、第１外部電極２２１と第２外部電極２２２とは、複数の導電体層のうちの互いに異なる導電体層に接続されている。
【０１２２】
本実施形態に係る積層セラミック電子部品２００においては、第１外部電極２２１は、第１側面２１３の中央部および第３側面２１５の中央部から離れた位置に設けられている。第２外部電極２２２は、第２側面２１４の中央部および第３側面２１５の中央部から離れた位置に設けられている。第３外部電極２２３は、第１側面２１３の中央部および第４側面２１６の中央部から離れた位置に設けられている。第４外部電極２２４は、第２側面２１４の中央部および第４側面２１６の中央部から離れた位置に設けられている。
【０１２３】
これにより、第１側面２１３、第２側面２１４、第３側面２１５および第４側面２１６で生じた歪み振動が、第１外部電極２２１、第２外部電極２２２、第３外部電極２２３および第４外部電極２２４と基板とを接続する半田を通じて基板に伝播することを抑制することができる。その結果、積層セラミック電子部品２００は、鳴きを低減することができる。
【０１２４】
(実施形態３)
以下、本発明の実施形態３に係る積層セラミック電子部品について、図を参照して説明する。本発明の実施形態３に係る積層セラミック電子部品は、外部電極の数が、主に実施形態１に係る積層セラミック電子部品と異なるため、実施形態１に係る積層セラミック電子部品と同様である構成については説明を繰り返さない。
【０１２５】
図１６は、本発明の実施形態３に係る積層セラミック電子部品の外観を示す斜視図である。図１７は、図１６の積層セラミック電子部品をＸＶＩＩ−ＸＶＩＩ線矢印方向から見た断面図である。図１８は、図１６の積層セラミック電子部品をＸＶＩＩＩ−ＸＶＩＩＩ線矢印方向から見た断面図である。
【０１２６】
図１６〜１８に示すように、本発明の実施形態３に係る積層セラミック電子部品３００は、積層体３１０と、積層体３１０の表面の一部に設けられた外部電極とを備える。積層体３１０は、積層体３１０のＨ方向において相対する第１主面３１１および第２主面３１２、積層体３１０のＨ方向に平行に延在して互いに対向する第１側面３１３および第２側面３１４、および、積層体３１０のＨ方向に平行に延在して第１側面３１３および第２側面３１４の各々と直交し、互いに対向する第３側面３１５および第４側面３１６を有する。
【０１２７】
本実施形態においては、複数の導電体層は、積層体３１０のＨ方向において交互に位置する第１導電体層３４１と第２導電体層３４２とから構成されている。第１導電体層３４１と第２導電体層３４２とは、コンデンサの内部電極である。なお、複数の導電体層には、第１導電体層３４１および第２導電体層３４２とは、異なる導電体層が含まれていてもよい。
【０１２８】
第１導電体層３４１は、積層体３１０のＨ方向から見て略矩形状であり、第２導電体層３４２と対向している対向部３４１ｆと、対向部３４１ｆから第１側面３１３に引き出されている第１側面引出部３４１ｅとを有している。
【０１２９】
第２導電体層３４２は、積層体３１０のＨ方向から見て略矩形状であり、第１導電体層３４１と対向している対向部３４２ｆと、対向部３４２ｆから第２側面３１４に引き出されている第２側面引出部３４２ｇとを有している。
【０１３０】
本実施形態においては、外部電極は、第１側面３１３および第２側面３１４の各々に１つ設けられている。すなわち、積層体３１０に、２つの外部電極が設けられている。具体的には、第１側面３１３に第１外部電極３２１、第２側面３１４に第２外部電極３２２が設けられている。
【０１３１】
第１外部電極３２１は、第３側面３１５に延長するように設けられた第１延長部３２１ｅを含む。第３側面３１５と第４側面３１６との対向方向から第３側面３１５を見て、第１延長部３２１ｅは、第３側面３１５の縁に沿ってＨ方向に延在する基部、基部のＨ方向の両端から第３側面３１５の縁に沿って第１側面３１３と第２側面３１４との対向方向に延在している突出部を有する。
【０１３２】
第１外部電極３２１は、第４側面３１６に延長するように設けられた第３延長部３２１ｆをさらに含む。第３側面３１５と第４側面３１６との対向方向から第４側面３１６を見て、第３延長部３２１ｆは、第４側面３１６の縁に沿ってＨ方向に延在する基部、基部のＨ方向の両端から第４側面３１６の縁に沿って第１側面３１３と第２側面３１４との対向方向に延在している突出部を有する。
【０１３３】
第１外部電極３２１は、さらに第１主面３１１および第２主面３１２の各々に延長するように設けられている。
【０１３４】
第２外部電極３２２は、第３側面３１５に延長するように設けられた第２延長部３２２ｅを含む。第３側面３１５と第４側面３１６との対向方向から第３側面３１５を見て、第２延長部３２２ｅは、第３側面３１５の縁に沿ってＨ方向に延在する基部、基部のＨ方向の両端から第３側面３１５の縁に沿って第１側面３１３と第２側面３１４との対向方向に延在している突出部を有する。
【０１３５】
第２外部電極３２２は、第４側面３１６に延長するように設けられた第４延長部３２２ｆをさらに含む。第３側面３１５と第４側面３１６との対向方向から第４側面３１６を見て、第４延長部３２２ｆは、第４側面３１６の縁に沿ってＨ方向に延在する基部、基部のＨ方向の両端から第４側面３１６の縁に沿って第１側面３１３と第２側面３１４との対向方向に延在している突出部を有する。
【０１３６】
第２外部電極３２２は、さらに第１主面３１１および第２主面３１２の各々に延長するように設けられている。
【０１３７】
第１外部電極３２１は、第１導電体層３４１の第１側面引出部３４１ｅと接続されている。第２外部電極３２２は、第２導電体層３４２の第２側面引出部３４２ｇと接続されている。すなわち、第１外部電極３２１と第２外部電極３２２とは、複数の導電体層のうちの互いに異なる導電体層に接続されている。
【０１３８】
本実施形態に係る積層セラミック電子部品３００においては、第１外部電極３２１の第１延長部３２１ｅおよび第２外部電極３２２の第２延長部３２２ｅが、第３側面３１５の中央部から離れた位置に設けられている。第１外部電極３２１の第３延長部３２１ｆおよび第２外部電極３２２の第４延長部３２２ｆが、第４側面３１６の中央部から離れた位置に設けられている。これにより、第３側面３１５および第４側面３１６で生じた歪み振動が、第１外部電極３２１および第２外部電極３２２と基板とを接続する半田を通じて基板に伝播することを抑制することができる。その結果、積層セラミック電子部品３００は、鳴きを低減することができる。
【０１３９】
(実施形態４)
以下、本発明の実施形態４に係る積層セラミック電子部品について、図を参照して説明する。本発明の実施形態４に係る積層セラミック電子部品は、導電体層がコイルを構成している点が、主に実施形態１に係る積層セラミック電子部品と異なるため、実施形態１に係る積層セラミック電子部品と同様である構成については説明を繰り返さない。
【０１４０】
図１９は、本発明の実施形態４に係る積層セラミック電子部品の外観を示す斜視図である。図２０は、図１９の積層セラミック電子部品をＸＸ−ＸＸ線矢印方向から見た断面図である。図２１は、図１９の積層セラミック電子部品をＸＸＩ−ＸＸＩ線矢印方向から見た断面図である。図２２は、図１９の積層セラミック電子部品をＸＸＩＩ−ＸＸＩＩ線矢印方向から見た断面図である。図２３は、図１９の積層セラミック電子部品をＸＸＩＩＩ−ＸＸＩＩＩ線矢印方向から見た断面図である。
【０１４１】
図１９〜２３に示すように、本発明の実施形態４に係る積層セラミック電子部品４００は、積層体４１０と、積層体４１０の表面の一部に設けられた外部電極とを備える。積層体４１０は、積層体４１０のＨ方向において相対する第１主面４１１および第２主面４１２、積層体４１０のＨ方向に平行に延在して互いに対向する第１側面４１３および第２側面４１４、および、積層体４１０のＨ方向に平行に延在して第１側面４１３および第２側面４１４の各々と直交し、互いに対向する第３側面４１５および第４側面４１６を有する。
【０１４２】
本実施形態においては、複数の導電体層は、積層体４１０のＨ方向において順に並んでいる第１導電体層４４１と第２導電体層４４２と第３導電体層４４３とから構成されている。第１導電体層４４１と第３導電体層４４３とは、ビア導体４４４によって互いに接続されている。第２導電体層４４２と第３導電体層４４３とは、ビア導体４４５によって互いに接続されている。第１導電体層４４１と第２導電体層４４２と第３導電体層４４３とによって、コイルを構成している。
【０１４３】
第１導電体層４４１は、第１側面４１３に引き出されている第１側面引出部４４１ｅを有している。第２導電体層４４２は、第２側面４１４に引き出されている第２側面引出部４４２ｇを有している。
【０１４４】
本実施形態においては、外部電極は、第１側面４１３および第２側面４１４の各々に１つ設けられている。すなわち、積層体４１０に、２つの外部電極が設けられている。具体的には、第１側面４１３に第１外部電極４２１、第２側面４１４に第２外部電極４２２が設けられている。
【０１４５】
第１外部電極４２１は、第３側面４１５に延長するように設けられた第１延長部４２１ｅを含む。第３側面４１５と第４側面４１６との対向方向から第３側面４１５を見て、第１延長部４２１ｅは、第３側面４１５の縁に沿ってＨ方向に延在する基部、基部のＨ方向の両端から第３側面４１５の縁に沿って第１側面４１３と第２側面４１４との対向方向に延在している突出部を有する。
【０１４６】
第１外部電極４２１は、第４側面４１６に延長するように設けられた第３延長部４２１ｆをさらに含む。第３側面４１５と第４側面４１６との対向方向から第４側面４１６を見て、第３延長部４２１ｆは、第４側面４１６の縁に沿ってＨ方向に延在する基部、基部のＨ方向の両端から第４側面４１６の縁に沿って第１側面４１３と第２側面４１４との対向方向に延在している突出部を有する。
【０１４７】
第１外部電極４２１は、さらに第１主面４１１および第２主面４１２の各々に延長するように設けられている。
【０１４８】
第２外部電極４２２は、第３側面４１５に延長するように設けられた第２延長部４２２ｅを含む。第３側面４１５と第４側面４１６との対向方向から第３側面４１５を見て、第２延長部４２２ｅは、第３側面４１５の縁に沿ってＨ方向に延在する基部、基部のＨ方向の両端から第３側面４１５の縁に沿って第１側面４１３と第２側面４１４との対向方向に延在している突出部を有する。
【０１４９】
第２外部電極４２２は、第４側面４１６に延長するように設けられた第４延長部４２２ｆをさらに含む。第３側面４１５と第４側面４１６との対向方向から第４側面４１６を見て、第４延長部４２２ｆは、第４側面４１６の縁に沿ってＨ方向に延在する基部、基部のＨ方向の両端から第４側面４１６の縁に沿って第１側面４１３と第２側面４１４との対向方向に延在している突出部を有する。
【０１５０】
第２外部電極４２２は、さらに第１主面４１１および第２主面４１２の各々に延長するように設けられている。
【０１５１】
第１外部電極４２１は、第１導電体層４４１の第１側面引出部４４１ｅと接続されている。第２外部電極４２２は、第２導電体層４４２の第２側面引出部４４２ｇと接続されている。すなわち、第１外部電極４２１と第２外部電極４２２とは、複数の導電体層のうちの互いに異なる導電体層に接続されている。
【０１５２】
本実施形態に係る積層セラミック電子部品４００においては、第１外部電極４２１の第１延長部４２１ｅおよび第２外部電極４２２の第２延長部４２２ｅが、第３側面４１５の中央部から離れた位置に設けられている。第１外部電極４２１の第３延長部４２１ｆおよび第２外部電極４２２の第４延長部４２２ｆが、第４側面４１６の中央部から離れた位置に設けられている。これにより、第３側面４１５および第４側面４１６で生じた歪み振動が、第１外部電極４２１および第２外部電極４２２と基板とを接続する半田を通じて基板に伝播することを抑制することができる。その結果、積層セラミック電子部品４００は、鳴きを低減することができる。
【０１５３】
上述した実施形態の説明において、組み合わせ可能な構成を相互に組み合わせてもよい。
【０１５４】
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１５５】
１  基板、８  槽、９  スリット板、９ｈ  スリット、１０  主部、１２  導電性ペースト、１２ｔ  導電性ペーストの一部、２１  第１外層部、２２  第２外層部、３１  第１側部、３２  第２側部、４１  第３側部、４２  第４側部、１００，１００ａ，１００ｂ，１００α，２００，３００，４００  積層セラミック電子部品、１００β  実装体、１１０，１１０ａ，２１０，３１０，４１０  積層体、１１１，２１１，３１１，４１１  第１主面、１１２，２１２，３１２，４１２  第２主面、１１３，２１３，３１３，４１３  第１側面、１１４，２１４，３１４，４１４  第２側面、１１５，２１５，３１５，４１５  第３側面、１１６，２１６，３１６，４１６  第４側面、１２１，２２１，３２１，４２１  第１外部電極、１２１ｂ，１２３ｂ，２２１ｂ，２２３ｂ  本体部、１２１ｂ１，１２１ｅ１，１２２ｅ１，１２３ｂ１，１２３ｅ１，１２４ｅ１，２２１ｂ１，２２３ｂ１  基部、１２１ｂ２，１２１ｅ２，１２２ｅ２，１２３ｂ２，１２３ｅ２，１２４ｅ２，２２１ｂ２，２２３ｂ２  突出部、１２１ｅ，２２１ｅ，３２１ｅ，４２１ｅ  第１延長部、１２１ｔ１，１２４ｔ１  先端、１２２，２２２，３２２，４２２  第２外部電極、１２２ｅ，２２２ｅ，３２２ｅ，４２２ｅ  第２延長部、１２３，２２３  第３外部電極、１２３ｅ，２２３ｅ，３２１ｆ，４２１ｆ  第３延長部、１２４，２２４  第４外部電極、１２４ｅ，２２４ｅ，３２２ｆ，４２２ｆ  第４延長部、１２５  第５外部電極、１２６  第６外部電極、１３０  誘電体層、１４１，１４１ａ，２４１，３４１，４４１  第１導電体層、１４１ａｅ，１４１ｅ，１４２ａｅ，１４２ｅ，２４１ｅ，２４２ｅ，３４１ｅ，４４１ｅ  第１側面引出部、１４１ａｆ，１４１ｆ，１４２ａｆ，１４２ｆ，２４１ｆ，２４２ｆ，３４１ｆ，３４２ｆ  対向部、１４１ｇ，１４２ｇ，２４１ｇ，２４２ｇ，３４２ｇ，４４２ｇ  第２側面引出部、１４２，１４２ａ，２４２，３４２，４４２  第２導電体層、４４３  第３導電体層、４４４，４４５  ビア導体、９１０  集音マイク、９２０  集音計、９３０  アナライザ。
【図１】
2018081996.tif 000005
【図２】
2018081996.tif 000006
【図３】
2018081996.tif 000007
【図４】
2018081996.tif 000008
【図５】
2018081996.tif 000009
【図６】
2018081996.tif 000010
【図７】
2018081996.tif 000011
【図８】
2018081996.tif 000012
【図９】
2018081996.tif 000013
【図１０】
2018081996.tif 000014
【図１１】
2018081996.tif 000015
【図１２】
2018081996.tif 000016
【図１３】
2018081996.tif 000017
【図１４】
2018081996.tif 000018
【図１５】
2018081996.tif 000019
【図１６】
2018081996.tif 000020
【図１７】
2018081996.tif 000021
【図１８】
2018081996.tif 000022
【図１９】
2018081996.tif 000023
【図２０】
2018081996.tif 000024
【図２１】
2018081996.tif 000025
【図２２】
2018081996.tif 000026
【図２３】
2018081996.tif 000027