(57)【要約】【課題】画像処理部をカスケード接続した装置において転送の効率化を図る。【解決手段】複数の画像処理部がカスケード接続により複数段で接続され、各画像処理部で画像データを受けて画像処理を行う画像処理装置であって、最終段前の画像処理部は、入力された画像データの一部の画像データについて画像処理を行い、残りの画像データを後段の画像処理部に転送をする構成を有し、さらには、所望により連想モードの切り替え、空きバスの利用により転送効率の向上を図る。【選択図】図２
2018081614.tif 000002
【特許請求の範囲】
【請求項１】
複数の画像処理部がカスケード接続により複数段で接続され、各画像処理部で画像データを受けて画像処理を行う画像処理装置であって、
最終段前の画像処理部は、入力された画像データの一部の画像データについて画像処理を行い、残りの画像データを後段の画像処理部に転送をする構成を有することを特徴とする画像処理装置。
【請求項２】
最終段の画像処理部は、入力された画像データの画像処理を行う構成を有していることを特徴とする請求項１記載の画像処理装置。
【請求項３】
１段目の画像処理部に入力される前記画像データが複数種の画像データであり、最終段前の画像処理部は、入力された複数種の画像データの一部の種類の画像データの画像処理を行い、残りの種類の画像データを後段の画像処理部に転送をすることを特徴とする請求項１または２に記載の画像処理装置。
【請求項４】
複数種の画像データが色毎の画像データであることを特徴とする請求項３記載の画像処理装置。
【請求項５】
各段の画像処理部は、画像処理された画像の出力を行う構成を有していることを特徴とする請求項１〜４のいずれか１項に記載の画像処理装置。
【請求項６】
前記画像処理部がＡＳＩＣであることを特徴とする請求項１〜５のいずれか１項に記載の画像処理装置。
【請求項７】
各段のＡＳＩＣが同一種類の構成のものであることを特徴とする請求項６記載の画像処理装置。
【請求項８】
前記画像処理部が、転送モードの切り替えが可能であることを特徴とする請求項１〜７のいずれか１項に記載の画像処理装置。
【請求項９】
前記転送モードの切り替えでは転送周波数と転送バイト数の切り替えが可能であることを特徴とする請求項８記載の画像処理装置。
【請求項１０】
前記転送では、画像処理部で全ての画像データを転送した際に必要とされる画像データの転送バイト数と転送周波数を基準として、２段目以降の画像処理部の少なくとも一つの転送では、転送バイト数を小さくし、かつ転送周波数を上げることで、転送時間を短縮して転送を行うことを特徴とする請求項１〜９のいずれか１項に記載の画像処理装置。
【請求項１１】
最終前の画像処理部では、転送を行うバスにおいて、下流側に転送する画像データに割り当てられたバス以外に空きバスがある場合、該空きバスを用いて下流側に一部の画像データの転送を行う構成を有することを特徴とする請求項１〜１０のいずれか１項に記載の画像処理装置。
【請求項１２】
前記画像処理部は、画像処理部間にクロック埋め込み型インターフェースを有することを特徴とする請求項１〜１１のいずれか１項に記載の画像処理装置。
【請求項１３】
前記転送はシリアル通信により行われることを特徴とする請求項１〜１２のいずれか１項に記載の画像処理装置。
【請求項１４】
前記画像処理装置は、転写媒体に画像を形成する画像形成部に対し画像データの前処理を行うものであることを特徴とする請求項１〜１３のいずれか１項に記載の画像処理装置。
【請求項１５】
前記画像処理装置は、表示部に画像表示を行う画像データの前処理を行うものであることを特徴とする請求項１〜１４のいずれか１項に記載の画像処理装置。
【請求項１６】
複数の画像処理部がカスケード接続により複数段で接続され、各画像処理部で画像データを受けて画像処理を行う画像処理方法であって、
最終段前の画像処理部は、入力された画像データの一部の画像データについて画像処理を行い、残りの画像データを後段の画像処理部に転送をすることを特徴とする画像処理方法。
【請求項１７】
画像データに基づいて画像形成を行う画像形成部と、
請求項１〜１５のいずれかに記載の画像処理装置と、を有することを特徴とする画像形成装置。
【請求項１８】
画像データに基づいて画像の表示を行う表示部と、
請求項１〜１５のいずれかに記載の画像処理装置と、を有することを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、画像データを、カスケード接続された複数段の画像処理部で処理を行う画像処理装置、画像処理方法、画像形成装置および画像表示装置に関するものである。
【背景技術】
【０００２】
画像データを扱う画像形成装置や表示装置などでは、色毎の処理などのために複数の画像処理部を用いた画像処理装置を用いている。このような画像処理装置では、同一種類の複数の画像処理部をカスケード接続し、全色でとりまとめられた画像データをＩＣなどから受け、各画像処理部では、そのうちの一色について画像データの処理を行い、画像データの一群を後段に転送して、順次処理を行っている。このため、画像処理部は、色毎に用意される。
【０００３】
また、画像データを各部で転送する際には、従来の画像転送では、全色の画像信号をパラレル信号の画像バスを使って転送しており、各画像処理部は受信した全色のデータから出力すべき色の画像データを選択して処理する。
カスケード接続された画像処理を行う装置としては、例えば特許文献１が提案されている。特許文献１では、１フレーム分の画像データの各行に応じた画像信号と、１行分に応じた画像信号の出力期間に応じて有効となり、当該出力期間の終了に応じて無効となるＤＥ信号とを出力する画像生成手段と、画像生成手段にカスケード接続され、入力されるＤＥ信号に基づいて、下流へのＤＥ信号の出力をそれぞれ制御する複数の制御手段と、複数の制御手段にそれぞれ接続される複数の表示手段とを備える画像表示装置が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２０４５４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、近年の画像形成装置の高解像度化・高速化により、転送データ量の増大・転送時間の短縮が必須となっている。転送時間の短縮は、画像バスの周波数を上げることで実現できるが、周波数が上がるほどパラレル信号間のタイミング調整の難易度が上がっていくため、５０ＭＨｚ程度が設計難易度との間でトレードオフとなっている。また、ビット数を拡張しても高速化は可能だが、端子数が増加するためコスト増大になる。
【０００６】
これらの問題を解決するため、近年はＶｂｙＯｎｅ（商標、以下同じ）に代表されるクロック埋込み型の高速差動シリアル信号が画像バスに採用されつつある。しかしながら、ＶｂｙＯｎｅではシリアル信号が３．７５Ｇｂｐｓが上限になっている。シリアル変換する前のパラレル信号は１クロック当たり５Ｂｙｔｅ（４０ｂｉｔ）という制約があり、５Ｂｙｔｅ（４０ｂｉｔ）転送時は、上限周波数は７５ＭＨｚ、３Ｂｙｔｅ（２４ｂｉｔ）転送時は、上限周波数は１２５ＭＨｚとなる。このため、ＶｂｙＯｎｅを使って全色の画像データを転送するとパラレル信号のバス幅と周波数のトレードオフから、画像転送が従来の転送よりも遅くなる可能性がある。したがって、単に画像データの転送をパラレル転送からシリアル転送に変更するものとしても転送の高速化は十分に達成できない。
【０００７】
特許文献１では、有効画像領域のＤＥ信号をマスク制御することで、ＤＥが有効な領域を出力すべき画像と判断している。このため、出力に不要な画像も全て下流デバイスに転送しているため、効率的な転送が実現できていない。
【０００８】
本発明では上記事情を鑑みて、画像処理部をカスケード接続したときは、転送に際し、下段側で出力する画像データのみを転送することで、転送の効率化を達成することができる画像処理装置、画像処理方法、画像形成装置および画像表示装置を提供することを目的としている。
【課題を解決するための手段】
【０００９】
本発明の画像処理装置のうち、第１の形態は、複数の画像処理部がカスケード接続により複数段で接続され、各画像処理部で画像データを受けて画像処理を行う画像処理装置であって、
最終段前の画像処理部は、入力された画像データの一部の画像データについて画像処理を行い、残りの画像データを後段の画像処理部に転送をする構成を有することを特徴とする。
【００１０】
他の形態の画像処理装置は、前記形態の発明において、最終段の画像処理部は、入力された画像データの画像処理を行う構成を有していることを特徴とする。
【００１１】
他の形態の画像処理装置は、前記形態の発明において、初段の画像処理部に入力される前記画像データが複数種の画像データであり、最終段前の画像処理部は、入力された複数種の画像データの一部の種類の画像データの画像処理を行い、残りの種類の画像データを後段の画像処理部に転送をすることを特徴とする。
【００１２】
他の形態の画像処理装置は、前記形態の発明において、複数種の画像データが色毎の画像データであることを特徴とする。
【００１３】
他の形態の画像処理装置は、前記形態の発明において、各段の画像処理部は、画像処理された画像の出力を行う構成を有していることを特徴とする。
【００１４】
他の形態の画像処理装置は、前記形態の発明において、前記画像処理部がＡＳＩＣであることを特徴とする。
【００１５】
他の形態の画像処理装置は、前記形態の発明において、各段のＡＳＩＣが同一種類の構成のものであることを特徴とする。
【００１６】
他の形態の画像処理装置は、前記形態の発明において、前記画像処理部が、転送モードの切り替えが可能であることを特徴とする。
【００１７】
他の形態の画像処理装置は、前記形態の発明において、前記転送モードの切り替えでは転送周波数と転送バイト数の切り替えが可能であることを特徴とする。
【００１８】
他の形態の画像処理装置は、前記形態の発明において、前記転送では、画像処理部で全ての画像データを転送した際に必要とされる画像データの転送バイト数と転送周波数を基準として、２段目以降の画像処理部の少なくとも一つの転送では、転送バイト数を小さくし、かつ転送周波数を上げることで、転送時間を短縮して転送を行うことを特徴とする。
【００１９】
他の形態の画像処理装置は、前記形態の発明において、最終段前の画像処理部では、下流側に転送を行うバスにおいて、転送する画像データに割り当てられたバス以外に空きバスがある場合、該空きバスを用いて下流側に一部の画像データの転送を行う構成を有することを特徴とする。
【００２０】
他の形態の画像処理装置は、前記形態の発明において、前記画像処理部は、画像処理部間にクロック埋め込み型インターフェースを有することを特徴とする。
【００２１】
他の形態の画像処理装置は、前記形態の発明において、前記転送はシリアル通信により行われることを特徴とする。
【００２２】
他の形態の画像処理装置は、前記形態の発明において、前記画像処理装置は、転写媒体に画像を形成する画像形成部に対し画像データの前処理を行うものであることを特徴とする。
【００２３】
他の形態の画像処理装置は、前記形態の発明において、前記画像処理装置は、表示部に画像表示を行う画像データの前処理を行うものであることを特徴とする。
【００２４】
本発明の画像処理方法のうち第１の形態は、複数の画像処理部がカスケード接続により複数段で接続され、各画像処理部で画像データを受けて画像処理を行う画像処理方法であって、
最終段前の画像処理部は、入力された画像データの一部の画像データについて画像処理を行い、残りの画像データを後段の画像処理部に転送をすることを特徴とする。
【００２５】
本発明の画像形成装置のうち第１の形態は、画像データに基づいて画像形成を行う画像形成部と、前記形態の画像処理装置の発明と、を有することを特徴とする。
【００２６】
本発明の画像表示装置のうち第１の形態は、画像データに基づいて画像の表示を行う表示部と、前記形態の画像処理装置の発明と、を有することを特徴とする。
【発明の効果】
【００２７】
以上説明したように、本発明によれば画像処理部をカスケード接続した際に、転送に際し、下段側で出力する画像データのみを転送することで、下流ほど転送画像量が小さくなり、最下流のデバイスまでの画像転送時間を短縮することができ、転送の効率化を達成することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の一実施形態における画像処理装置が適用される画像形成装置の機械的概略を示す図である。
【図２】同じく一実施形態（実施形態１−１）の画像処理装置のブロック図である。
【図３】同じく他の実施形態（実施形態１−２）の画像処理装置のブロック図である。
【図４】同じく他の実施形態（実施形態１−３）の画像処理装置のブロック図である。
【図５】同じく他の実施形態（実施形態１−４）の画像処理装置のブロック図である。
【図６】同じく他の実施形態（実施形態２−１）の画像処理装置のブロック図である。
【図７】同じく他の実施形態（実施形態２−２）の画像処理装置のブロック図である。
【図８】同じく他の実施形態（実施形態２−３）の画像処理装置のブロック図である。
【図９】同じく他の実施形態（実施形態２−４）の画像処理装置のブロック図である。
【図１０】同じく他の実施形態（実施形態３−１）の画像処理装置のブロック図である。
【図１１】同じく他の実施形態（実施形態３−２）の画像処理装置のブロック図である。
【図１２】同じく他の実施形態（実施形態３−３）の画像処理装置のブロック図である。
【図１３】同じく他の実施形態（実施形態４−１）の画像処理装置のブロック図である。
【図１４】同じく他の実施形態（実施形態４−２）の画像処理装置のブロック図である。
【図１５】同じく他の実施形態（実施形態４−３）の画像処理装置のブロック図である。
【図１６】同じく他の実施形態（実施形態４−４）の画像処理装置のブロック図である。
【図１７】従来の画像処理装置のブロック図である。
【発明を実施するための形態】
【００２９】
本実施形態の画像形成装置１は、用紙の搬送方向に沿って、上流側から大容量給紙段を有する大容量給紙装置４０、装置本体１０、後処理装置３０を備えており、各装置は用紙の搬送方向に連なって接続されている。大容量給紙装置４０は装置本体１０へ給紙することが可能である。
本実施形態では、これらの装置によって画像形成装置が構成されているものとする。なお、本発明としては画像形成装置の構成がこれに限定されるものではなく、装置本体１０と後処理装置３０とで画像形成装置が構成されるものでもよく、また、装置本体１０のみで画像形成装置を構成するものであってもよい。
【００３０】
装置本体１０の上部側に、自動原稿給送装置（ＡＤＦ）１４が設けられている。自動原稿給送装置（ＡＤＦ）１４で給送される原稿は、図示しないスキャナー部によって画像の読み取りが可能となっている。なお、原稿は図示しないプラテンガラス上で読み取ることも可能である。
【００３１】
装置本体１０の上部側には、さらに、操作部１５が配置されている。操作部１５はタッチパネル式のＬＣＤ１５Ａを有しており、ＬＣＤ１５Ａによって情報の表示および操作の受付が可能となっており、この実施形態では操作部と表示部とが兼用されている。なお、操作部をマウスやタブレットなどで構成し、表示部とは別体で構成することも可能である。また、ＬＣＤ１５Ａは移動可能となっているものであってもよい。
【００３２】
装置本体１０の下部側には、本体給紙部１２が配置されている。本体給紙部１２は、用紙を収納して給紙する複数の本体給紙段を有している。また、装置本体１０に付設されている大容量給紙装置４０は複数の大容量給紙段を有しており、用紙を収納して装置本体１０に対し用紙を供給する。
【００３３】
装置本体１０の内部には、搬送経路１３が設けられている。搬送経路１３は、本体給紙部１２または大容量給紙装置４０から給紙される用紙を搬送するものであり、後処理装置３０の搬送経路３３に接続されている。
装置本体１０の搬送経路１３の途中には、画像形成部１１が設けられている。画像形成部１１は、各色（シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ））用にそれぞれ感光体１１ａを有しており、各感光体１１ａの周囲には、図示しない帯電器、ＬＤ、現像器を有している。さらに、画像形成部１１は、感光体１１ａの画像が転写される中間転写ベルト１１ｂ、および中間転写ベルト１１ｂの画像を用紙に転写する二次転写部１１ｃを有している。
【００３４】
二次転写部１１ｃの下流側の搬送経路１３には、定着器１１ｄが配置されている。
上記した感光体１１ａ、図示しない帯電器、ＬＤ、現像器、中間転写ベルト１１ｂ、二次転写部１１ｃ、定着器１１ｄなどによって画像形成部１１が構成されている。なお、画像形成部としては、単色で画像形成を行うものであってもよい。単色のみが印刷可能な画像形成部であってもよい。
【００３５】
また、搬送経路１３では、定着器１１ｄの下流側でストレート側から分岐した反転搬送経路１３ａを有している。反転搬送経路１３ａからは、下流搬送経路１３ｃが分岐しており、その下流側では退避搬送経路１３ｂが分岐している。反転搬送経路１３ａは、退避搬送経路１３ｂが分岐した以降の下流側では、画像形成部１１よりも上流側で搬送経路１３に合流している。
【００３６】
反転搬送経路１３ａに搬送された用紙は、フェイス面切り替えのみを行う場合は、一旦退避搬送経路１３ｂに送られた後、逆走して下流搬送経路１３ｃに送られる。下流搬送経路１３ｃは、搬送方向下流側で搬送経路１３に合流しており、下流搬送経路１３ｃに送られる用紙は、フェイス面の切り替えが行われた状態で搬送経路１３を通って下流側に搬送される。
用紙を反転して画像形成部１１に環流する場合、反転搬送経路１３ａから一旦退避搬送経路１３ｂに送った後、逆走して下流側の反転搬送経路１３ａに送り、画像形成部１１の上流側で搬送経路１３に合流させて用紙の裏面側への画像形成を行う。
【００３７】
装置本体１０には画像処理装置１００を有しており、画像データがＣＰＵから入力されて適宜の画像処理が行われる。画像処理としては、周波数変換、色調整、濃度調整、スクリーン処理などが挙げられる。画像処理装置１００で画像処理された画像データは、画像形成部１１において用紙に画像を形成する書き込みに用いられる。なお、本発明では画像処理装置における処理内容が特定のものに限定されるものではない。
また、画像処理装置１００において、表示部の画像データを扱って表示部に対し画像データの出力を行うものであってもよい。この場合、表示部は、本発明の画像表示装置に相当する。
【００３８】
装置本体１０の下流側には後処理装置３０が接続されており、装置本体１０に備える搬送経路１３の下流側が、後処理装置３０の搬送経路３３に接続されている。
搬送経路３３は、分岐して第１排紙部３１および第２排紙部３２に接続されており、第２排紙部３２に至る搬送経路３３の中途に後処理部３４が設けられている。後処理部３４では所定の後処理が実行される。後処理としてはステープル、パンチ、冊子処理などの適宜の処理が挙げられる。後処理を行わない用紙は第１排紙部３１に排紙される。
搬送経路１３で送られる用紙は、後処理装置３０の搬送経路３３に送られて、後処理を行うことなく第１排紙部３１に排紙するか、後処理部３４で所定の後処理が行われて第２排紙部３２に排紙する。後処理部３４では複数の後処理を行うものであってもよい。
【００３９】
次に、画像処理装置１００のブロック図を図２に示す。
ＣＰＵ２０は、画像データを扱うＣＰＵであり、画像形成装置１全体を制御するものでもよく、また、データを扱うＣＰＵであってもよい。
ＣＰＵ２０に、ＰＣＩｅ（PCI Express）によって画像処理装置１００の１段目のＡＳＩＣ１０１Ａが接続されている。ＡＳＩＣ１０１Ａの転送バス１０２Ａには次段のＡＳＩＣ１０１Ｂが接続されている。ＡＳＩＣ１０１Ｂの転送バス１０２Ｂには次段のＡＳＩＣ１０１Ｃが接続されており、ＡＳＩＣ１０１Ｃの転送バス１０２Ｃには処理を行う最終段のＡＳＩＣ１０１Ｄが接続されている。各段のＡＳＩＣは、処理済みの画像データを出力する出力端１０３Ａ、１０３Ｂ、１０３Ｃ、１０３Ｄをそれぞれ有している。なお、最終段のＡＳＩＣは、処理を行う段において再終段であればよく、ＡＳＩＣ１０１Ｄの後段にさらに処理が行われないＡＳＩＣが接続されているものであってもよい。
画像処理装置１００は、ＣＰＵ２０を除いたＡＳＩＣ１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄおよび各ＡＳＩＣ間を接続する転送バス１０２Ａ、１０２Ｂ、１０２Ｃを含んでいる。
【００４０】
各段のＡＳＩＣは、Ｖｂｙｏｎｅからなるクロック埋め込み型インターフェースによって接続されており、シリアル転送が可能になっている。なお、本発明としては、ＡＳＩＣ間の接続は、クロック埋め込み型インターフェースに限定されるものではない。ＡＳＩＣ１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄは、本発明の画像処理部に相当する。また、この実施形態では、ＡＳＩＣ１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄは、同一構成からなる。
【００４１】
画像処理部は、特定用途向けのＬＳＩ（集積回路）に所定の動作を行う論理回路を有するものにより構成することができる。ただし、本発明としては画像処理部の構成が前記に限定されるものではなく、画像データの処理と処理済みの画像データの出力および後段の画像処理部に対し、未処理の画像データを転送可能な構成であればよく、回路を用いる場合、デジタル回路、アナログ回路のいずれであってもよく、また、プログラムが実行されるＣＰＵの動作によって処理を行う構成とするものであってもよい。
また、後述する実施形態のＡＳＩＣでは、転送バス（転送バイト数、転送周波数）の切り替え、空きバスの使用によるバス拡張を行うことができる。
【００４２】
従来例の画像処理装置では、図１７に示すように、画像の転送フローは、ＣＰＵ２０で作成された画像データは、まず１つ目のＡＳＩＣ２０１Ａ（画像処理デバイス）に全色（４色）を転送する。１つ目のＡＳＩＣ２０１Ａ（画像処理デバイス）は入力端子（画像バス）でデータを受信して内部のメモリに格納する。ＡＳＩＣ２０１Ａにはカスケード接続用の出力端子が搭載されており、２つ目のＡＳＩＣ２０１Ｂ（出力画像処理デバイス）に全色（４色）の画像データを画像バス２０２Ａにより転送する。２つ目のＡＳＩＣ２０１Ｂ（出力画像デバイス）は１つ目と同じ入力端子で画像を受信して、１つ目のＡＳＩＣ２０１Ａ（出力画像デバイス）と同様に内部のメモリに格納する。以下４つ目までのデバイスまで同じ動作を繰り返す。すなわち、ＡＳＩＣ２０１Ｂから画像バス２０２Ｂを通して全色（４色）の画像データをＡＳＩＣ２０１Ｃに転送し、ＡＳＩＣ２０１Ｃから画像バス２０２Ｃにより全色（４色）の画像データをＡＳＩＣ２０１Ｄに転送する。各ＡＳＩＣ（出力画像処理デバイス）は出力に必要な色を選択して画像をエンジン部に出力する。
【００４３】
この基本構成によりカスケード接続をすることで、ＣＰＵと直接接続する必要がなくなり、ＣＰＵは端子数を抑制することができる。また、出力画像処理デバイスは１色だけの画像処理とエンジンへの出力をすればよいので回路規模も抑制することができる。
転送時間について説明する。４色４８ｂｉｔ（１色当たり１２ｂｉｔ）のパラレル信号（画像バス）でデバイス間を接続して、画像を転送する場合とする。また、転送周波数は実質的な上限である５０ＭＨｚとし、１色の画像データは２５Ｍｂｙｔｅとする。以上の前提で、デバイス間の転送には３４１ｍｓｅｃかかるため、１つ目のデバイスの出力開始から４つ目のデバイスの入力完了までに１０２３ｍｓｅｃかかることになる。
【００４４】
次に、画像処理装置１００における動作内容について説明する。
基本構成として、前記したように、複数の出力画像処理デバイス（ＡＳＩＣ）がカスケード接続されており、１つの出力画像処理デバイス（ＡＳＩＣ）で１色の画像データをエンジン部に出力をする。
【００４５】
（実施形態１−１）
次に、本発明の一実施形態の画像処理装置における動作内容を説明する。
実施形態１では、図２に示すように、ＡＳＩＣ間がＶｂｙＯｎｅで接続されている。画像バスには上限があるため、ＡＳＩＣ間では全色の画像データを転送せずに、下流のデバイスが必要な色の画像データを転送する装置構成を実現している。
具体的には、ＣＰＵ２０で作成された画像データは、まず１つ目のＡＳＩＣ１０１Ａに全色（４色）を転送する。１つ目のＡＳＩＣ１０１Ａは入力端子（画像バス）でデータを受信して内部のメモリに格納し、１色の画像データについて画像処理をする。処理された画像データは出力端から出力される。ＡＳＩＣ１０１Ａにはカスケード接続用の出力端子が搭載されており、２つ目のＡＳＩＣ１０１Ｂに、１色を減らした未処理の３色の画像データを画像バス１０２Ａにより転送する。２つ目のＡＳＩＣ１０１Ｂは、１つ目と同じ入力端子で画像を受信して、１つ目のＡＳＩＣ１０１Ａと同様に内部のメモリに格納し、１色の画像データについて画像処理する。
【００４６】
２つ目のＡＳＩＣ１０１Ｂからは、さらに１色を減らした未処理の２色の画像データが転送バス１０２Ｂを通して３つ目のＡＳＩＣ１０２Ｃに転送される。３つ目のＡＳＩＣ１０１Ｃは２つ目と同じ入力端子で画像を受信して、１つ目のＡＳＩＣ１０１Ａと同様に内部のメモリに格納し、１色の画像データについて画像処理する。ＡＳＩＣ１０１Ｃにはカスケード接続用の出力端子が搭載されており、４つ目のＡＳＩＣ１０１Ｄに未処理の１色の画像データを画像バス１０２Ｃにより転送する。
４つ目のＡＳＩＣ１０１Ｄは３つ目と同じ入力端子で画像を受信して、１つ目のＡＳＩＣ１０１Ａと同様に内部のメモリに格納し、１色の画像データについて画像処理する。
以上のように、１つ目のＡＳＩＣ１０１Ａから２つ目のＡＳＩＣ１０１Ｂには画像バス１０２Ａにより３色の画像データを転送し、２つ目のＡＳＩＣ１０１Ｂから３つ目のＡＩＳＣ１０１Ｃには画像バス１０２Ｂにより２色の画像データを転送し、３つ目のＡＳＩＣ１０１Ｃから４つ目のＡＩＳＣ１０１Ｄには画像バス１０２Ｃにより１色の画像データを転送する。
【００４７】
ＡＳＩＣ間では最大３色を転送するため、画像バスは３６ｂｉｔとなる。ＶｂｙＯｎｅの転送モードは５ＢｙｔｅＭｏｄｅとなるので、周波数上限は７５ＭＨｚとなる。従来例では１０２３ｍｓｅｃかかっていた転送が、図２に示すように、転送時間を６８１ｍｓｅｃに短縮することができる。各ＡＳＩＣでは、処理された画像データがそれぞれの出力端１０３Ａ、１０３Ｂ、１０３Ｃ、１０３Ｄより画像エンジン部に出力される。
実施形態１で−１は転送する画像は下流のデバイスで必要な色のみとしているが、画像バスは１色１２ｂｉｔの割り当てのままで転送しているため、物理層のみ変更されたことになり、従来例に近い画像バス構成でカスケード接続と画像の転送を実現できる。端子数はパラレル４９本からシリアル２本に大幅に減らせることができる。
なお、ＡＳＩＣ間の転送は、ＡＳＩＣで設定される転送モードや転送可能な周波数によってそれぞれの転送時間が定められる。
【００４８】
（実施形態１−２）
実施形態１−２では実施形態１−１に対して、図３に示すように、ＶｂｙＯｎｅの転送モードを変更することで転送時間短縮を図っている。
ＣＰＵ２０に、ＰＣＩｅによって画像処理装置１００の１段目のＡＳＩＣ１０１Ａが接続され、ＡＳＩＣ１０１Ａの転送バス１０２Ａには次段のＡＳＩＣ１０１Ｂが接続されている。ＡＳＩＣ１０１Ｂの転送バス１０２Ｂには次段のＡＳＩＣ１０１Ｃが接続され、ＡＳＩＣ１０１Ｃの転送バス１０２Ｃには最終段のＡＳＩＣ１０１Ｄが接続されている。各段のＡＳＩＣは、処理済みの画像データを出力する出力端１０３Ａ、１０３Ｂ、１０３Ｃ、１０３Ｄをそれぞれ有している。  
【００４９】
２つ目のＡＳＩＣ１０１Ｂから３つ目のＡＳＩＣ１０１Ｃは２色の画像データの転送で良いので画像バスは１クロックあたり２４ｂｉｔ転送となる。１つ目のＡＳＩＣ１０１Ａから２つ目のＡＳＩＣ１０１Ｂへの画像バスは１クロックあたりでは４０ｂｉｔ転送であり、２段目および３段目では４０ｂｉｔ転送よりも転送バイト数を小さくしている。
また、ＶｂｙＯｎｅの転送モードは３ＢｙｔｅＭｏｄｅが選択可能であり、上限周波数は１２５ＭＨｚとなる。１つ目のＡＳＩＣ１０１Ａから２つ目のＡＳＩＣ１０１Ｂには転送周波数７５ＭＨｚで転送しているところ、２つ目のＡＳＩＣ１０１Ｂから３つ目のＡＳＩＣ１０１Ｃ、３つ目のＡＳＩＣ１０１Ｃから４つ目のＡＳＩＣ１０１ＤにおけるＶｂｙＯｎｅの転送周波数を１２５ＭＨｚにそれぞれ上げている。上記構成により転送時間を４９９ｍｓｅｃに短縮できる。なお、各ＡＳＩＣ１０１Ａ〜１０１Ｄでは、前記実施形態と同様に、処理された画像データはそれぞれの出力端１０３Ａ〜１０３Ｄより画像エンジン部に出力される。
なお、ＡＳＩＣ間の転送は、ＡＳＩＣで設定される転送モードや転送可能な周波数によって、転送バスの切り替えが可能になり、それぞれの転送時間が定められる。
【００５０】
（実施形態１−３）
実施形態１−３では実施形態１−１に対し、図４に示すように、未使用の画像バス（空きバス）を利用することで、転送時間短縮を図るものである。実施形態１−２と異なり、ＶｂｙＯｎｅの転送モードは変更しない（実施形態１−１と同じ）。
ＣＰＵ２０に、ＰＣＩｅによって画像処理装置１００の１段目のＡＳＩＣ１０１Ａが接続され、ＡＳＩＣ１０１Ａの転送バス１０２Ａには次段のＡＳＩＣ１０１Ｂが接続されている。ＡＳＩＣ１０１Ｂの転送バス１０２Ｂには次段のＡＳＩＣ１０１Ｃが接続され、ＡＳＩＣ１０１Ｃの転送バス１０２Ｃには最終段のＡＳＩＣ１０１Ｄが接続されている。各段のＡＳＩＣは、処理済みの画像データを出力する出力端１０３Ａ、１０３Ｂ、１０３Ｃ、１０３Ｄをそれぞれ有している。  
【００５１】
各ＡＳＩＣ１０１Ａ〜１０１Ｄは、３つの画像バスＤＡＴ＿１、ＤＡＴ＿２、ＤＡＴ＿３を有している。実施形態１−２では２つ目のＡＳＩＣ１０１Ｂから３つ目のＡＳＩＣ１１１Ｃに２色の画像データを転送するとき、３つ目のＡＳＩＣ１０１Ｃから４つ目のＡＳＩＣ１１１Ｄに１色の画像データを転送するときは、ＤＡＴ＿３を使用していない。
この実施形態では、転送バス１０２Ｂ、１０２Ｃによる転送では、ＤＡＴ＿３を使って、１ＣＬＫ当りの画像バスを１色１２ｂｉｔから１色１８ｂｉｔに拡張する。すなわち、２つ目のＡＳＩＣ１０１Ｂから３つ目のＡＳＩＣＣに２色の画像データを転送するときに、ＤＡＴ＿１とＤＡＴ＿２のバスを拡張し、ＤＡＴ＿３（１１：６）＝ＤＡＴ＿２（１７：１２）、ＤＡＴ＿３（  ５：０）＝ＤＡＴ＿１（１７：１２）とする。
３つ目から４つ目に１色を転送するときは、ＤＡＴ＿２とＤＡＴ＿３を使って、１ＣＬＫ当りの画像バスを１色３６ｂｉｔに拡張する。すなわち、ＤＡＴ＿１のバスを拡張し、ＤＡＴ＿２（１１：０）＝ＤＡＴ＿１（２３：１２）、ＤＡＴ＿３（１１：０）＝ＤＡＴ＿１（３５：２４）とする。
この実施形態によれば、画像バスの構成を最適化することで、転送時間を４５３ｍｓｅｃに短縮することができる。なお、各ＡＳＩＣ１０１Ａ〜１０１Ｄでは、前記実施形態と同様に、処理された画像データはそれぞれの出力端１０３Ａ〜１０３Ｄより画像エンジン部に出力される。
なお、ＡＳＩＣ間の転送は、ＡＳＩＣで設定される転送モードや転送可能な周波数、バスの数などによって、それぞれの転送時間が定められる。
【００５２】
（実施形態１−４）
実施形態１−４では、図５に示すように、実施形態１−２と実施形態１−３を複合的に使用することで、転送時間をさらに短縮している。
この実施形態は  ＣＰＵ２０に、ＰＣＩｅによって画像処理装置１００の１段目のＡＳＩＣ１０１Ａが接続され、ＡＳＩＣ１０１Ａの転送バス１０２Ａには次段のＡＳＩＣ１０１Ｂが接続されている。ＡＳＩＣ１０１Ｂの転送バス１０２Ｂには次段のＡＳＩＣ１０１Ｃが接続され、ＡＳＩＣ１０１Ｃの転送バス１０２Ｃには最終段のＡＳＩＣ１０１Ｄが接続されている。各段のＡＳＩＣは、処理済みの画像データを出力する出力端１０３Ａ、１０３Ｂ、１０３Ｃ、１０３Ｄをそれぞれ有している。  
【００５３】
実施形態１−２（４９９ｍｓｅｃ）と実施形態１−３（４５３ｍｓｅｃ）を比較すると、実施形態１−３の方が全体の転送時間は短い。しかし、ＡＳＩＣ間の転送を比較すると、画像バス３６ｂｉｔを７５ＭＨｚで転送する（２２７ｍｓｅｃ）よりも、２４ｂｉｔを１２５ＭＨｚで転送する（１３６ｍｓｅｃ）方が転送時間は短い。そこで、２つ目のＡＳＩＣ１０１Ｂから３つ目のＡＳＩＣ１０１Ｃとの間では、ＶｂｙＯｎｅの転送モードを３ｂｙｔｅＭｏｄｅにすると同時に、３つ目のＡＳＩＣ１０１Ｃから４つ目のＡＳＩＣ１０１Ｄ間では１ＣＬＫ当りの画像バスの転送を１色２４ｂｉｔとし転送周波数を１２５ＭＨｚとする。さらに、３つ目のＡＳＩＣ１０１Ｃから４つ目のＡＳＩＣ１０１Ｄとの間では、ＶｂｙＯｎｅの転送モードは３ｂｙｔｅＭｏｄｅにすると同時に、転送周波数を１２５ＭＨｚとする。この際には、ＤＡＴ＿１のバスを、ＤＡＴ＿２（１１：０）＝ＤＡＴ＿１（２３：１２）に拡張する。
上記構成により転送時間を４３１ｍｓｅｃまで短縮することができる。各ＡＳＩＣ１０１Ａ〜１０１Ｄでは、前記実施形態と同様に、処理された画像データはそれぞれの出力端１０３Ａ〜１０３Ｄより画像エンジン部に出力される。
【００５４】
（実施形態２−１）  
実施形態２−１は、図６に示すように、５個の画像処理部を、カスケード接続をして、５つ目の画像処理部で５色目の画像を出力する。５色目は特色（図中Ｓ）ともよばれ、ＣＭＹＫ色よりも解像度や階調が低い画像の場合がある。なお、画像処理部をカスケード接続する数は、上記のように特に限定されるものではなく、必要に応じた複数の数を選定することができる。
この実施形態では、ＣＰＵ２０に対し、ＣＰＵ２０に近い上段側から順に、ＡＳＩＣ１１１Ａ、ＡＳＩＣ１１１Ｂ、ＡＳＩＣ１１１Ｃ、ＡＳＩＣ１１１Ｄ、ＡＳＩＣ１１１ＥがＶｂｙｏｎｅからなるクロック埋め込み型インターフェースによって接続されており、それぞれ転送バス１１２Ａ、１１２Ｂ、１１２Ｃ、１１２Ｄによりシリアル転送が可能になっている。
【００５５】
実施形態１−１、１−３では１つ目のＡＩＳＣ１０１Ａと２つ目のＡＳＩＣ１０１Ｂでは３色の画像データを転送バス１０２Ａにより３６ｂｉｔを転送しているが、ＶｂｙＯｎｅの５ＢｙｔｅＭｏｄｅは４０ｂｉｔの転送が可能であるため、４ｂｉｔを使用していない。このため、解像度や階調が低い画像であれば転送することができる。以上から実施形態２−１では解像度や階調が低い（画像サイズが小さい）５色目の画像データを転送する場合の構成を示している。
実施形態２−１では５色目の階調がＣＭＹＫの１／３であり、画像サイズ容量が約１／３（８ＭＢｙｔｅ）となる。ＤＡＴ＿４［３：０］に４ｂｉｔを追加して、５色目専用バスとしている。５つ目までの転送完了時間は９０８ｍｓｅｃである。
実施形態２−１では、実施形態１−１と同様に、１段目から４段目のＡＳＩＣでは、１色の画像データの処理をした上で、処理をしていない残りの画像データを下流側に転送する構成になっている。
【００５６】
（実施形態２−２）
実施形態２−２では、図７に示すように、５個の画像処理部を、カスケード接続をして、実施形態１−２と同様に、ＶｂｙＯｎｅの転送モードと周波数を最適化することで、６８１ｍｓｅｃに短縮することができる。
装置構成は、ＣＰＵ２０に対し、ＣＰＵ２０に近い上段側から順に、ＡＳＩＣ１１１Ａ、ＡＳＩＣ１１１Ｂ、ＡＳＩＣ１１１Ｃ、ＡＳＩＣ１１１Ｄ、ＡＳＩＣ１１１ＥがＶｂｙｏｎｅからなるクロック埋め込み型インターフェースによって接続されており、転送バス１１２Ａ、１１２Ｂ、１１２Ｃ、１１２Ｄによりシリアル転送が可能になっている。
この実施形態の画像処理装置には、ＣＰＵ２０を除いて、ＡＳＩＣ１１１Ａ、１１１Ｂ、１１１Ｃ、１１１Ｄ、１１１Ｅ、転送バス１１２Ａ、１１２Ｂ、１１２Ｃ、１１２Ｄを含んでいる。
ＡＳＩＣ１１１Ａ、１１１Ｂ、１１１Ｃ、１１１Ｄ、１１１Ｅは本発明の画像処理部に相当する。
【００５７】
この実施形態では、２つ目のＡＳＩＣ１１１Ｂから３つ目のＡＳＩＣ１１１Ｃは、３色の画像データの転送で良いので画像バスは１クロックあたり３２ｂｉｔ（４Ｂｙｔｅ）転送となり、ＤＡＴ＿３のバスは用いない。１つ目のＡＳＩＣ１１１Ａから２つ目のＡＳＩＣ１１１Ｂへの画像バスは１クロックあたりでは４０ｂｉｔ転送であり、２段目では４０ｂｉｔ転送よりも転送バイト数を小さくしている。２つ目のＡＳＩＣ１１１Ｂから３つ目のＡＳＩＣ１１１Ｃへの転送の周波数は１００ＭＨｚとする。
【００５８】
３つ目のＡＳＩＣ１１１Ｃから４つ目のＡＳＩＣ１１１Ｄは２色の画像データの転送で良いので画像バスは１クロックあたり２４ｂｉｔ（３Ｂｙｔｅ）転送となり、ＤＡＴ＿２、ＤＡＴ＿３のバスは用いない。１つ目のＡＳＩＣ１１１Ａから２つ目のＡＳＩＣ１０１Ｂへの画像バスの４０ｂｉｔ転送よりも３段目、４段目では転送バイト数を小さくしている。３つ目のＡＳＩＣ１１１Ｃから４つ目のＡＳＩＣ１１１Ｄへの転送の周波数は１２５ＭＨｚとする。
【００５９】
また、４つ目のＡＳＩＣ１１１Ｄから５つ目のＡＳＩＣ１１１Ｅは１色の画像データの転送で良いので画像バスは１クロックあたり２４ｂｉｔ（３Ｂｙｔｅ）転送となり、ＤＡＴ＿２、ＤＡＴ＿３のバスは用いない。１つ目のＡＳＩＣ１１１Ａから２つ目のＡＳＩＣ１０１Ｂへの画像バスの４０ｂｉｔ転送よりも３段目、４段目では転送バイト数を小さくしている。４つ目のＡＳＩＣ１１１Ｄから５つ目のＡＳＩＣ１１１Ｅへの転送の周波数は１２５ＭＨｚとする。上記構成により転送時間は６８１ｍｓｅｃに短縮化することができる。
【００６０】
（実施形態２−３）
実施形態２−３では、図８に示すように、５個の画像処理部を、カスケード接続をして、バス幅を最適化する。
この装置構成においても、ＣＰＵ２０に対し、ＣＰＵ２０に近い上段側から順に、ＡＳＩＣ１１１Ａ、ＡＳＩＣ１１１Ｂ、ＡＳＩＣ１１１Ｃ、ＡＳＩＣ１１１Ｄ、ＡＳＩＣ１１１ＥがＶｂｙｏｎｅからなるクロック埋め込み型インターフェースによって接続されており、転送バス１１２Ａ、１１２Ｂ、１１２Ｃ、１１２Ｄによりシリアル転送が可能になっている。
【００６１】
各ＡＳＩＣ１１１Ａ〜１１１Ｄは、４つの画像バスＤＡＴ＿１、ＤＡＴ＿２、ＤＡＴ＿３、ＤＡＴ＿４を有している。
実施形態２−２では２つ目のＡＳＩＣ１１１Ｂから３つ目のＡＳＩＣ１１１Ｃに３色の画像データを転送するときは、ＤＡＴ＿３を使用していない。このため、本実施形態では、ＤＡＴ＿３を使って、１ＣＬＫ当りの画像バスを１色１０ｂｉｔから拡張する。すなわち、２つ目のＡＳＩＣ１１１Ｂから３つ目のＡＳＩＣ１１１Ｃに２色の画像データを転送するときに、ＤＡＴ＿１、ＤＡＴ＿２、ＤＡＴ＿４のバスを拡張し、ＤＡＴ＿３（１１：７）＝ＤＡＴ＿２（１６：１２）、ＤＡＴ＿３（  ６：２）＝ＤＡＴ＿１（１６：１２）、ＤＡＴ＿３（  １：０）＝ＤＡＴ＿４（  ５：  ４）とする。
【００６２】
３つ目から４つ目に２色の画像データを転送するときは、ＤＡＴ＿２とＤＡＴ＿３を使って、１ＣＬＫ当りの画像バスを拡張する。すなわち、ＤＡＴ＿１、ＤＡＴ＿２、ＤＡＴ＿４のバスを拡張し、ＤＡＴ＿２（１１：０）＝ＤＡＴ＿２（２３：１２）、ＤＡＴ＿３（  ５：０）＝ＤＡＴ＿１（２９：２４）、ＤＡＴ＿３（１１：６）＝ＤＡＴ＿４（  ９：  ４）とする。画像バスの構成を最適化することで、転送時間を５０１ｍｓｅｃに短縮することができる。なお、処理された画像データはそれぞれの出力端より画像エンジン部に出力される。
上記構成により本実施形態では、転送時間を５０１ｍｓｅｃに短縮することが可能となる。
【００６３】
（実施形態２−４）
実施形態２−４は、図９に示すように、実施形態２−２と実施形態２−３を複合的に使用することで、転送時間をさらに短縮している。
この装置構成においても、ＣＰＵ２０に対し、ＣＰＵ２０に近い上段側から順に、ＡＳＩＣ１１１Ａ、ＡＳＩＣ１１１Ｂ、ＡＳＩＣ１１１Ｃ、ＡＳＩＣ１１１Ｄ、ＡＳＩＣ１１１ＥがＶｂｙｏｎｅからなるクロック埋め込み型インターフェースによって接続されており、転送バス１１２Ａ、１１２Ｂ、１１２Ｃ、１１２Ｄによりシリアル転送が可能になっている。
【００６４】
本実施形態では、１つ目のＡＳＩＣ１１１Ａから２つ目のＡＳＩＣ１１１Ｂと、２つ目のＡＳＩＣ１１１Ｃから３つ目のＡＳＩＣ１１１Ｄとの間では、ＶｂｙＯｎｅの転送モードを５ｂｙｔｅＭｏｄｅにする。３つ目のＡＳＩＣ１１１Ｃから４つ目のＡＳＩＣ１１１Ｄとの間で転送する画像データは２色であり、４つ目のＡＳＩＣ１１１Ｄから５つ目のＡＳＩＣ１１Ｅとの間で転送する画像データは１色であり、いずれもＤＡＴ＿３は使用しない。このため、３つ目のＡＳＩＣ１１Ｃから４つ目のＡＳＩＣ１１１Ｄ間、４つ目のＡＳＩＣ１１１Ｄから５つ目のＡＳＩＣ１１１Ｅ間では転送バイト数を３Ｂｙｔｅとし、転送周波数を１２５ＭＨｚとする。また、３つ目のＡＳＩＣ１１１Ｃから４つ目のＡＳＩＣ１１１Ｄとの間で画像データを転送する際には、ＤＡＴ＿１、ＤＡＴ＿４を拡張し、４つ目のＡＳＩＣ１１１Ｄから５つ目のＡＳＩＣ１１Ｅとの間で画像データを転送する際には、ＤＡＴ＿４を拡張する。
上記構成により、本実施形態では転送時間を４９６ｍｓｅｃまで短縮することができる。各ＡＳＩＣ１１１Ａ〜１１１Ｅでは、前記実施形態と同様に、処理された画像データはそれぞれの出力端より画像エンジン部に出力される。
【００６５】
（実施形態３−１）
実施形態３−１は、図１０に示すように、１つの出力画像処理部で２色の画像出力が可能な場合の接続例について示している。
この実施形態では、ＣＰＵ２０に対し、ＣＰＵ２０に近い上段側から順に、ＡＳＩＣ１１２０Ａ、ＡＳＩＣ１２０ＢがＶｂｙｏｎｅからなるクロック埋め込み型インターフェースによって接続されており、転送バス１２１Ａによりシリアル転送が可能になっている。
【００６６】
この実施形態では、ＣＰＵ２０から送られる４色の画像データは、１つ目のＡＳＩＣ１２０Ａで２色の画像データが処理されて、処理済みの２色の画像データが出力端から出力され、１つ目のＡＳＩＣ１２０Ａから２つ目のＡＩＳＣ１２０Ｂには、転送バス１２１Ａにより未処理の２色の画像データを転送する。転送モードは１色２０ビットの転送で、転送周波数は７５ＭＨｚに設定される。この結果、実施形態３−１の転送時間は２２７ｍｓｅｃとなる。なお、各ＡＳＩＣ１２０Ａ、１２０Ｂでは、処理された画像データはそれぞれの出力端より画像エンジン部に出力される。
【００６７】
（実施形態３−２）
実施形態３−２は、図１１に示すように、１つの出力画像処理部で２色の画像出力が可能な場合の接続例であって、ＶｂｙＯｎｅの転送モードを変更することで転送時間短縮を図っている。
この実施形態では、ＣＰＵ２０に対し、ＣＰＵ２０に近い上段側から順に、ＡＳＩＣ１１２０Ａ、ＡＳＩＣ１２０ＢがＶｂｙｏｎｅからなるクロック埋め込み型インターフェースによって接続されており、転送バス１２１Ａによりシリアル転送が可能になっている。
【００６８】
この実施形態では、１つ目のＡＳＩＣ１１２０Ａから２つ目のＡＳＩＣ１２０Ｂには２色の画像データの転送で良いので、ＤＡＴ＿３は使用せず、画像バスは１クロックあたり２４ｂｉｔ転送とし、転送周波数を１２５ＭＨｚとする。
上記構成により、本実施形態の転送時間は１３６ｍｓｅｃに短縮化することができる。なお、各ＡＳＩＣ１２０Ａ、１２０Ｂでは、前記実施形態と同様に、処理された画像データはそれぞれの出力端より画像エンジン部に出力される。
【００６９】
（実施形態３−３）
実施形態３−３は、図１２に示すように、１つの出力画像処理部で２色の画像出力が可能な場合の接続例であって、未使用の画像バス（空きバス）を利用することで、転送時間短縮を図るものである。
この実施形態では、ＣＰＵ２０に対し、ＣＰＵ２０に近い上段側から順に、ＡＳＩＣ１１２０Ａ、ＡＳＩＣ１２０ＢがＶｂｙｏｎｅからなるクロック埋め込み型インターフェースによって接続されており、転送バス１２１Ａによりシリアル転送が可能になっている。
【００７０】
ＡＳＩＣ１２０Ａ、１２０Ｂは、３つの画像バスＤＡＴ＿１、ＤＡＴ＿２、ＤＡＴ＿３を有している。実施形態３−２では１つ目のＡＳＩＣ１２０Ａから２つ目のＡＳＩＣ１２０Ｂに２色の画像データを転送するときは、ＤＡＴ＿３を使用していない。
この実施形態ではＤＡＴ＿３を使って、１ＣＬＫ当りの画像バスを１色１２ｂｉｔから１色２０ｂｉｔに拡張する。すなわち１つ目のＡＳＩＣ１２０Ａから２つ目のＡＳＩＣ１２０Ｂに２色の画像データを転送するときに、ＤＡＴ＿１とＤＡＴ＿２のバスをＤＡＴ＿３に拡張する。
転送モードと画像バスの構成を最適化することで、転送時間を１５１ｍｓｅｃに短縮することができる。なお、各ＡＳＩＣ１２０Ａ、１２０Ｂでは、前記実施形態と同様に、処理された画像データはそれぞれの出力端より画像エンジン部に出力される。
【００７１】
（実施形態４−１）
実施形態４−１は、図１３に示すように、１つの出力画像処理部で２色の画像出力が可能な場合の接続例であって、３個の画像処理部を、カスケード接続をして、３つ目の画像処理部で５色目の画像を出力するものである。実施形態２−１〜２−４と異なり５色目の解像度、階調ともに、ＣＭＹＫと同じである。
具体的には、画像処理装置は、ＣＰＵ２０に近い上段側から順に、ＡＳＩＣ１２０Ａ、ＡＳＩＣ１２０Ｂ、ＡＳＩＣ１２０ＣがＶｂｙｏｎｅからなるクロック埋め込み型インターフェースによって接続されており、それぞれ転送バス１２１Ａ、１２１Ｂによりシリアル転送が可能になっている。
【００７２】
１つ目のＡＳＩＣ１２０Ａでは５色の画像データを入力し、２色の画像データの画像処理を行う。ＡＳＩＣ１２０Ａから２つ目のＡＳＩＣ１２０Ｂには画像バス１２１Ａにより残りの３色の画像データを転送する。ＡＳＩＣ１２０Ｂでは３色の画像データを入力し、２色の画像データの画像処理を行う。ＡＳＩＣ１２０Ｂから３つ目のＡＳＩＣ１２０Ｃには画像バス１２１Ｂにより残りの１色の画像データを転送する。
【００７３】
以上のように、ＡＳＩＣ間では最大３色を転送するため、画像バスは４０ｂｉｔとなる。ＶｂｙＯｎｅの転送モードは５ＢｙｔｅＭｏｄｅとなるので、転送周波数上限は７５ＭＨｚとなる。ＡＳＩＣ１２０Ａ、１２０Ｂでは、処理された２色の画像データがそれぞれの出力端より画像エンジン部に出力され、ＡＳＩＣ１２０Ｃでは処理された１色の画像データが出力端より画像エンジン部に出力される。
実施形態４−１では転送する画像は下流のデバイスで必要な色のみとしているが、画像バスは１色１２ｉｔの割り当てのままで転送しており、転送時間は、４５４ｍｓｅｃに短縮化される。
【００７４】
（実施形態４−２）
実施形態４−２は、図１４に示すように、１つの出力画像処理部で２色の画像出力が可能な場合の接続例であって、３個の画像処理部を、カスケード接続して、３つ目の画像処理部で５色目の画像を出力し、ＶｂｙＯｎｅの転送モードを変更することで転送時間短縮を図っている。実施形態４−２でも、実施形態２−１〜２−４と異なり５色目の解像度、階調ともに、ＣＭＹＫと同じである。
画像処理装置は、ＣＰＵ２０に近い上段側から順に、ＡＳＩＣ１２０Ａ、ＡＳＩＣ１２０Ｂ、ＡＳＩＣ１２０ＣがＶｂｙｏｎｅからなるクロック埋め込み型インターフェースによって接続されており、それぞれ転送バス１２１Ａ、１２１Ｂによりシリアル転送が可能になっている。  
【００７５】
２つ目のＡＳＩＣ１２０Ｂから３つ目のＡＳＩＣ１２０Ｃは２色の画像データの転送で良いのでＤＡＴ＿３は使用せず、画像バスは１クロックあたり２４ｂｉｔ転送となる。１つ目のＡＳＩＣ１２０Ａから２つ目のＡＳＩＣ１２０Ｂへの画像バスは１クロックあたりでは４０ｂｉｔ転送であり、２段目では４０ｂｉｔ転送よりも転送バイト数を小さくしている。
また、ＶｂｙＯｎｅの転送モードは３ＢｙｔｅＭｏｄｅが選択可能であり、上限周波数は１２５ＭＨｚとなる。１つ目のＡＳＩＣ１２０Ａから２つ目のＡＳＩＣ１２０Ｂには転送周波数７５ＭＨｚで転送しているところ、２つ目のＡＳＩＣ１０１２０ら３つ目のＡＳＩＣ１２０ＣにおけるＶｂｙＯｎｅの転送周波数を１２５ＭＨｚに上げる。
【００７６】
上記構成により本実施形態では、転送時間を３６３ｍｓｅｃに短縮できる。なお、各ＡＳＩＣ１２０Ａ、１２０Ｂでは、前記実施形態と同様に、処理された２色の画像データはそれぞれの出力端より画像エンジン部に出力され、ＡＳＩＣ１２０Ｃでは、処理された１色の画像データは出力端より画像エンジン部に出力される。
【００７７】
（実施形態４−３）
実施形態４−３は、図１５に示すように、１つの出力画像処理部で２色の画像出力が可能な場合の接続例であって、３個の画像処理部をカスケード接続して、３つ目の画像処理部で５色目の画像を出力し、未使用の画像バス（空きバス）を利用することで、転送時間短縮を図るものである。実施形態４−３でも、実施形態２−１〜２−４と異なり５色目の解像度、階調ともに、ＣＭＹＫと同じである。また、実施形態４−２と異なり、ＶｂｙＯｎｅの転送モードは変更していない（実施形態４−１と同じ）。
【００７８】
画像処理装置は、ＣＰＵ２０に近い上段側から順に、ＡＳＩＣ１２０Ａ、ＡＳＩＣ１２０Ｂ、ＡＳＩＣ１２０ＣがＶｂｙｏｎｅからなるクロック埋め込み型インターフェースによって接続されており、それぞれ転送バス１２１Ａ、１２１Ｂによりシリアル転送が可能になっている。  
【００７９】
ＡＳＩＣ１２０Ａ、１２０Ｂは、３つの画像バスＤＡＴ＿１、ＤＡＴ＿２、ＤＡＴ＿３を有している。実施形態４−２では２つ目のＡＳＩＣ１２０Ｂから３つ目のＡＳＩＣ１１１Ｃに２色の画像データを転送するときは、ＤＡＴ＿３を使用していない。本実施形態では、ＤＡＴ＿３を使って、１ＣＬＫ当りの画像バスを拡張する。すなわち、２つ目のＡＳＩＣ１２０Ｂから３つ目のＡＳＩＣ１２０Ｃに２色の画像データを転送するときに、ＤＡＴ＿１とＤＡＴ＿２のバスをＤＡＴ＿３に拡張する。
画像バスの構成を最適化することで、転送時間を３０２ｍｓｅｃに短縮することができる。なお、各ＡＳＩＣ１２０Ａ、１２０Ｂでは、前記実施形態と同様に、処理された２色の画像データはそれぞれの出力端より画像エンジン部に出力され、ＡＳＩＣ１２０Ｃでは、処理された１色の画像データは出力端より画像エンジン部に出力される。
【００８０】
（実施形態４−４）
実施形態４−４は、図１６に示すように、１つの出力画像処理部で２色の画像出力が可能な場合の接続例であって、３個の画像処理部をカスケード接続して、３つ目の画像処理部で５色目の画像を出力し、実施形態４−２と実施形態４−３を複合的に使用することで、転送時間をさらに短縮している。
【００８１】
画像処理装置は、ＣＰＵ２０に近い上段側から順に、ＡＳＩＣ１２０Ａ、ＡＳＩＣ１２０Ｂ、ＡＳＩＣ１２０ＣがＶｂｙｏｎｅからなるクロック埋め込み型インターフェースによって接続されており、それぞれ転送バス１２１Ａ、１２１Ｂによりシリアル転送が可能になっている。  
【００８２】
１つ目のＡＳＩＣ１２０Ａから２つ目のＡＳＩＣ１２０Ｂとの間のＶｂｙＯｎｅの転送モードを５ｂｙｔｅＭｏｄｅにし、２つ目のＡＳＩＣ１２０Ｂから３つ目のＡＳＩＣ１２０Ｃとの間では、ＶｂｙＯｎｅの転送モードを３ｂｙｔｅＭｏｄｅにする。２つ目のＡＳＩＣ１２０Ｂから３つ目のＡＳＩＣ１２０Ｃの間では転送周波数を１２５ＭＨｚとする。
上記構成により本実施形態では、転送時間を２９５ｍｓｅｃまで短縮することができる。なお、各ＡＳＩＣ１２０Ａ、１２０Ｂでは、前記実施形態と同様に、処理された２色の画像データはそれぞれの出力端より画像エンジン部に出力され、ＡＳＩＣ１２０Ｃでは、処理された１色の画像データは出力端より画像エンジン部に出力される。
【００８３】
以上、本発明について上記実施形態に基づいて説明をしたが、本発明の範囲が上記説明の内容に限定されるものではなく、本発明の範囲を逸脱しない限りは上記実施形態に対する適宜の変更が可能である。
【符号の説明】
【００８４】
１    画像形成装置
１１    画像形成部
１５    操作表示部
１００    画像処理装置
１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄ  ＡＳＩＣ
１０２Ａ、１０２Ｂ、１０２Ｃ、１０２Ｄ  転送バス
１０３Ａ。１０３Ｂ、１０３Ｃ、１０３Ｄ  出力端
１１１Ａ、１１１Ｂ、１１１Ｃ、１１１Ｄ  ＡＳＩＣ
１１２Ａ、１１２Ｂ、１１２Ｃ、１１２Ｄ  転送バス
１２０Ａ、１２０Ｂ、１２０Ｃ  ＡＳＩＣ
１２１Ａ、１２１Ｂ  転送バス
【図１】
2018081614.tif 000003
【図２】
2018081614.tif 000004
【図３】
2018081614.tif 000005
【図４】
2018081614.tif 000006
【図５】
2018081614.tif 000007
【図６】
2018081614.tif 000008
【図７】
2018081614.tif 000009
【図８】
2018081614.tif 000010
【図９】
2018081614.tif 000011
【図１０】
2018081614.tif 000012
【図１１】
2018081614.tif 000013
【図１２】
2018081614.tif 000014
【図１３】
2018081614.tif 000015
【図１４】
2018081614.tif 000016
【図１５】
2018081614.tif 000017
【図１６】
2018081614.tif 000018
【図１７】
2018081614.tif 000019