(57)【要約】【課題】電気光学装置において、発光時間のデューティー比の制御の幅を損なうことなく残像の発生を抑制する。【解決手段】走査線駆動回路は、複数の画素における任意の画素を選択し、次に当該画素を選択するまでのフレーム期間内に当該画素の発光素子に流す駆動電流の電流値を設定する電流値設定動作と、発光素子に駆動電流を流して発光させる発光動作とを行わせる。また、走査線駆動回路は、発光動作を行わせる発光期間のフレーム期間に対するデューティー比を複数の画素について共通に制御する。そして、走査線駆動回路は、デューティー比を所定値以下とする場合に、電流値設定タイミングと発光期間の始期との時間差を複数の画素において分散させる。【選択図】図１１
2018155832.tif 000002
【特許請求の範囲】
【請求項１】
駆動電流によって発光する発光素子を各々備えた複数の画素と、
前記複数の画素における任意の画素を選択し、次に当該画素を選択するまでのフレーム期間内に当該画素の発光素子に流す駆動電流の電流値を設定する電流値設定動作と、前記発光素子に駆動電流を流して発光させる発光動作とを行わせる駆動回路であって、前記発光動作を行わせる発光期間の前記フレーム期間に対するデューティー比を前記複数の画素について共通に制御する駆動回路とを備え、
前記駆動回路は、前記デューティー比を所定値以下とする場合に、前記電流値設定動作を行う電流値設定タイミングと前記発光期間の始期との時間差を前記複数の画素において分散させることを特徴とする電気光学装置。
【請求項２】
前記駆動回路は、前記複数の画素の発光期間の始期を前記フレーム期間内において略同じ時間間隔で並んだ複数の発光期間開始候補位置のいずれかとすることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記画素は、前記駆動電流を発生する駆動トランジスターを有し、
前記駆動回路は、前記画素に前記電流値設定動作を行わせる際、前記駆動トランジスターの閾値電圧を補償するための補償動作を前記画素に行わせるものであり、前記電流値設定動作が行われる期間を避けて前記発光期間の始期および終期を決定することを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
前記複数の画素は、発光期間の始期が同じであるグループからなる複数のグループに分けられ、各グループに属する画素の数が同数であることを特徴とする請求項１〜３のいずれか１の請求項に記載の電気光学装置。
【請求項５】
前記駆動回路は、１つの発光期間を複数のサブ発光期間に分割し、各サブ発光期間のデューティー比の制御を行うことを特徴とする請求項１〜４のいずれか１の請求項に記載の電気光学装置。
【請求項６】
前記駆動回路は、１フレーム期間内に複数の発光期間を発生させることを特徴とする請求項１〜５のいずれか１の請求項に記載の電気光学装置。
【請求項７】
請求項１〜６のいずれか１の請求項に記載の電気光学装置を備えた電子機器。
【請求項８】
駆動電流によって発光する発光素子を各々備えた複数の画素を備えた電気光学装置の駆動方法において、
前記複数の画素における任意の画素を選択し、次に当該画素を選択するまでのフレーム期間内に当該画素の発光素子に流す駆動電流の電流値を設定する電流値設定動作と、前記発光素子に駆動電流を流して発光させる発光動作とを行わせ、その際に前記発光動作を行わせる発光期間の前記フレーム期間に対するデューティー比を前記複数の画素について共通に制御し、
前記デューティー比を所定値以下とする場合に、前記電流値設定動作を行う電流値設定タイミングと前記発光期間の始期との時間差を前記複数の画素において分散させることを特徴とする電気光学装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電子機器及び電気光学装置の駆動方法に関する。
【背景技術】
【０００２】
近年、有機発光ダイオード（以下、ＯＬＥＤ（Organic Light Emitting Diode）という）などの発光素子を用いた電気光学装置が各種提案されている。この電気光学装置の一般的な構成では、走査線とデータ線との交差に対応して、発光素子やトランジスターなどを含む画素回路が、表示すべき画像の画素に対応して設けられる。このような構成の電気光学装置における輝度の制御方法としては、発光素子の発光期間の長さを変更することにより平均輝度を調整する技術が挙げられる。
【０００３】
例えば、特許文献１に開示の電気光学装置では、１フレーム期間内において、各画素の発光素子に供給する駆動電流の電流経路に設けられた制御トランジスターをある時間だけオンする。この制御トランジスターをオンにする期間が、発光素子に駆動電流を供給して発光させる発光期間となる。そして、特許文献１に開示の技術では、この発光期間のフレーム期間に対する比であるデューティー比を変えることで平均輝度を調整する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３０８８５７号公報
【０００５】
【特許文献２】特開２０１１−２８１３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示の電気光学装置は、デューティー比が小さくて発光期間が短い場合に電気光学装置のユーザーが残像を視認し易くなり、ユーザーに違和感を与える問題があった。さらに詳述すると、発光期間が短い状況では、例えばユーザーの頭部が動いてユーザーの視線の先にある画像が変化するような場合に、ユーザーの視覚には発光期間に受容した画像の印象が残る。このため、非発光期間においてユーザーは頭部が動く前の画像（すなわち、残像）を視認したかのように感じるのである。
【０００７】
発光期間のデューティー比の制御を行う技術に関する文献として、特許文献１の他に特許文献２がある。この特許文献２に開示の技術では、複数の画素を同一行に配置された各画素を同一のグループとして２つ以上のグループに分け、各画素の発光期間のデューティー比を等しくし、画素へのデータ信号の書き込み期間に対する発光期間の始期の時間差をグループ毎に異ならせている。そこで、残像の視認を困難にするために、この特許文献２に開示されているように、書き込み期間に対する発光期間の始期の時間差をグループ毎に異ならせる方法を採用することが考えられる。
【０００８】
しかし、書き込み期間に対する発光期間の始期の時間差をグループ毎に異ならせると、発光期間の始期の位置によっては、デューティー比を大きくして発光期間を長くすることが困難になる場合がある。従って、書き込み期間に対する発光期間の始期の時間差をグループ毎に異ならせることと、発光期間のデューティー比の制御の幅を広げることとを両立させることが困難であるという問題があった。
【０００９】
この発明は上述した事情に鑑みてなされたものであり、電気光学装置において、発光時間のデューティー比の制御の幅を損なうことなく残像の発生を抑制することを可能にする技術的手段を提供することを目的とする。
【課題を解決するための手段】
【００１０】
この発明の一態様による電気光学装置は、駆動電流によって発光する発光素子を各々備えた複数の画素と、前記複数の画素における任意の画素を選択し、次に当該画素を選択するまでのフレーム期間内に当該画素の発光素子に流す駆動電流の電流値を設定する電流値設定動作と、前記発光素子に駆動電流を流して発光させる発光動作とを行わせ、前記発光動作を行わせる発光期間の前記フレーム期間に対するデューティー比を前記複数の画素について共通に制御する駆動回路とを備え、前記駆動回路は、前記デューティー比が所定値以下の場合、前記電流値設定動作を行う電流値設定タイミングと前記発光期間の始期との時間差を前記複数の画素において分散させることを特徴とする。
【００１１】
この態様によれば、発光期間のデューティー比制御により画面全体の明るさを調整することができる。また、デューティー比を所定値以下とする場合に、複数の画素の電流値設定タイミングと発光期間の始期との時間差を分散させるので、デューティー比の制御の幅を損なうことなく、残像を抑制することができる。
【００１２】
好ましい態様において、前記駆動回路は、前記複数の画素の発光期間の始期を前記フレーム期間内において略同じ時間間隔で並んだ複数の発光期間開始候補位置のいずれかとする。
【００１３】
この態様によれば、発光期間の始期がフレーム期間内に略同じ時間間隔で分散されるため、残像を効果的に抑制することができる。
【００１４】
好ましい態様において、前記画素は、前記駆動電流を発生する駆動トランジスターを有し、前記駆動回路は、前記画素に前記電流値設定動作を行わせる際、前記駆動トランジスターの閾値電圧を補償するための補償動作を前記画素に行わせるものであり、前記電流値設定動作が行われる期間を避けて前記発光期間の始期および終期を決定する。
【００１５】
この態様によれば、電流値設定期間を避けて、発光素子の非発光から発光への切り換えと発光から非発光への切り換えが行われるので、電流値設定動作を安定化することができる。
【００１６】
好ましい態様において、前記複数の画素は、発光期間の始期が同じであるグループからなる複数のグループに分けられ、各グループに属する画素の数が同数である。
【００１７】
この態様によれば、発光素子の非発光から発光への切り換え、発光から非発光への切り換えが同時に行われる画素数が常に同数であるので、瞬時に大きな消費電流が流れるのを回避し、電気光学装置の動作を安定化することができる。
【００１８】
好ましい態様において、前記駆動回路は、１つの発光期間を複数のサブ発光期間に分割し、各サブ発光期間のデューティー比の制御を行う。
【００１９】
この態様によれば、発光期間をサブ発光期間に分割しない場合と比べて、より細かなデューティー比制御を実現することができる。
【００２０】
好ましい態様では、前記駆動回路は、１フレーム期間内に複数の発光期間を発生させる。
【００２１】
この態様によれば、残像を抑制する効果に加え、画面のちらつきを抑制する効果が得られる。
【００２２】
この発明の一態様による電子機器は、上記各態様のいずれかの電気光学装置を備えることを特徴とする。このような電子機器としては、ヘッドマントディスプレイ、プロジェクター等が該当する。
【００２３】
この発明の一態様による電気光学装置の駆動方法は、駆動電流によって発光する発光素子を各々備えた複数の画素を備えた電気光学装置の駆動方法において、前記複数の画素における任意の画素を選択し、次に当該画素を選択するまでのフレーム期間内に当該画素の発光素子に流す駆動電流の電流値を設定する電流値設定動作と、前記発光素子に駆動電流を流して発光させる発光動作とを行わせ、その際に前記発光動作を行わせる発光期間の前記フレーム期間に対するデューティー比を前記複数の画素について共通に制御し、前記デューティー比が所定値以下の場合、前記電流値設定動作を行う電流値設定タイミングと前記発光期間の始期との時間差を前記複数の画素において分散させることを特徴とする。
【００２４】
この態様によれば、発光期間のデューティー比制御により画面全体の明るさを調整することができる。また、デューティー比を所定値以下とする場合に、複数の画素の電流値設定タイミングと発光期間の始期との時間差を分散させるので、デューティー比の制御の幅を損なうことなく、残像を抑制することができる。
【図面の簡単な説明】
【００２５】
【図１】この発明の一実施形態である電気光学装置の構成を示す斜視図である。
【図２】同電気光学装置の構成を示すブロック図である。
【図３】同電気光学装置の画素回路の構成を示す回路図である。
【図４】同電気光学装置の走査線駆動回路の構成を示すブロック図である。
【図５】同電気光学装置の動作を示すタイミングチャートである。
【図６】同電気光学装置の動作説明図である。
【図７】同電気光学装置の動作説明図である。
【図８】同電気光学装置の動作説明図である。
【図９】同電気光学装置の動作説明図である。
【図１０】同電気光学装置の動作例を示すタイミングチャートである。
【図１１】同電気光学装置の動作例を示すタイミングチャートである。
【図１２】同電気光学装置の動作例を示すタイミングチャートである。
【図１３】同電気光学装置の動作例を示すタイミングチャートである。
【図１４】同電気光学装置の動作例を示すタイミングチャートである。
【図１５】同電気光学装置の動作例を示すタイミングチャートである。
【図１６】同電気光学装置の動作例を示すタイミングチャートである。
【図１７】ＨＭＤの外観構成を示す図である。
【図１８】プロジェクターの光学構成を示す図である。
【発明を実施するための形態】
【００２６】
＜実施形態＞
図１は、この発明の一実施形態である電気光学装置１の構成を示す斜視図である。この電気光学装置１は、例えばヘッドマウント・ディスプレイにおいて画像を表示するマイクロ・ディスプレイである。電気光学装置１は、複数の画素回路や当該画素回路を駆動する駆動回路などが例えばシリコン基板に形成された有機ＥＬ装置である。画素回路には、発光素子の一例であるＯＬＥＤが用いられている。
【００２７】
電気光学装置１は、表示パネル１０と制御回路３を備える。表示パネル１０は、表示部で開口する枠状のケース７２に収納されるとともに、ＦＰＣ（Flexible Printed Circuits）基板７４の一端が接続されている。ＦＰＣ基板７４には、半導体チップの制御回路３が、ＣＯＦ（Chip On Film）技術によって実装されている。この制御回路３は、複数の端子７６を介して、図示省略された上位回路に接続されている。
【００２８】
図２は、電気光学装置１の構成を示すブロック図である。上述のとおり、電気光学装置１は、表示パネル１０と、制御回路３とを備える。
【００２９】
制御回路３には、図示省略された上位回路よりデジタルの画像データＶｄａｔａが同期信号に同期して供給される。ここで、画像データＶｄａｔａとは、表示パネル１０（厳密には、後述する表示部１００）で表示すべき画像の画素の階調レベルを例えば８ビットで規定するデータである。また、同期信号とは、垂直同期信号、水平同期信号、及び、ドットクロック信号を含む信号である。
【００３０】
制御回路３は、同期信号に基づいて、各種制御信号を生成し、これを表示パネル１０に対して供給する。具体的には、制御回路３は制御信号Ｃｔｒと、正論理の制御信号Ｇｉｎｉと、これと論理反転の関係にある負論理の制御信号／Ｇｉｎｉと、制御信号Ｓｅｌ（１）、Ｓｅｌ（２）、Ｓｅｌ（３）と、これらの信号に対して論理反転の関係にある制御信号／Ｓｅｌ（１）、／Ｓｅｌ（２）、／Ｓｅｌ（３）とを供給する。ここで、制御信号Ｃｔｒとは、パルス信号や、クロック信号、イネーブル信号など、複数の信号を含む信号である。なお、制御信号Ｓｅｌ（１）、Ｓｅｌ（２）、Ｓｅｌ（３）を、制御信号Ｓｅｌと総称し、制御信号／Ｓｅｌ（１）、／Ｓｅｌ（２）、／Ｓｅｌ（３）を、制御信号／Ｓｅｌと総称する場合がある。
【００３１】
また、制御回路３は電圧生成回路を含む。電圧生成回路は、表示パネル１０に対して、各種電位を供給する。具体的には、制御回路３は、表示パネル１０に対して電位Ｖｏｒｓｔ、初期電位Ｖｉｎｉ、及び電位Ｖｒｅｆ等を供給する。
【００３２】
さらに、制御回路３は、画像データＶｄａｔａに基づいて、アナログの画像信号Ｖｉｄを生成する。具体的には、制御回路３には、画像信号Ｖｉｄの示す電位、及び、表示パネル１０が備える発光素子（後述するＯＬＥＤ１３０）の輝度を対応付けて記憶したルックアップテーブルが設けられる。そして、制御回路３は、当該ルックアップテーブルを参照することで、画像データＶｄａｔａに規定される発光素子の輝度に対応した電位を示す画像信号Ｖｉｄを生成し、これを表示パネル１０に対して供給する。
【００３３】
図２に示すように、表示パネル１０は、表示部１００と、これを駆動する駆動回路（データ転送線駆動回路５及び走査線駆動回路２０）とを備える。
【００３４】
表示部１００には、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に配列されている。詳細には、表示部１００において、ｍ行の走査線１２が図において横方向に延在して設けられ、また、３列毎にグループ化された（３ｎ）列のデータ線１４が図において縦方向に延在し、かつ、各走査線１２と互いに電気的な絶縁を保って設けられている。そして、ｍ行の走査線１２と（３ｎ）列のデータ線１４との交差部に対応して画素回路１１０が設けられている。このため、本実施形態において画素回路１１０は、縦ｍ行×横（３ｎ）列でマトリクス状に配列されている。
【００３５】
ここで、ｍ、ｎは、いずれも自然数である。走査線１２および画素回路１１０のマトリクスのうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行と呼ぶ場合がある。同様にデータ線１４および画素回路１１０のマトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、（３ｎ−１）、（３ｎ）列と呼ぶ場合がある。また、データ線１４のグループを一般化して説明するために、１以上ｎ以下の整数ｊを用いると、左から数えてｊ番目のグループには、（３ｊ−２）列目、（３ｊ−１）列目および（３ｊ）列目のデータ線１４が属している、ということになる。
【００３６】
なお、同一行の走査線１２と同一グループに属する３列のデータ線１４との交差に対応した３つの画素回路１１０は、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対応して、これらの３画素が表示すべきカラー画像の１ドットを表現する。すなわち、本実施形態では、ＲＧＢに対応したＯＬＥＤの発光によって１ドットのカラーを加法混色で表現する構成となっている。
【００３７】
本実施形態では、列毎に給電線１６（第３給電線）がデータ線１４に沿ってそれぞれ設けられている。各給電線１６には電位としての電位Ｖｏｒｓｔが共通に給電されている。また、列毎に保持容量５０が設けられている。詳細には、保持容量の一端はデータ線１４に接続され、他端が給電線１６に接続されている。このため、保持容量５０は、データ線１４の電位を保持する第２保持容量として機能する。
【００３８】
好ましい態様において、保持容量５０は、データ線１４を構成する配線と、給電線１６を構成する配線とで、絶縁体（誘電体）を挟持することによって形成される。
【００３９】
また、保持容量５０は、図２では表示部１００の外側に設けられている。しかし、これはあくまでも一例である。保持容量５０は、表示部１００の内側に、または、内側から外側にわたって設けられも良い。また、図２では省略しているが、保持容量５０をＣｄｔと表記する場合がある。
【００４０】
データ転送線駆動回路５は、デマルチプレクサー３０、データ転送回路４０、データ信号供給回路７０を備える。データ信号供給回路７０は、デマルチプレクサー３０での選択タイミングに合わせてデータ信号Ｖｄ（１）、Ｖｄ（２）、…、Ｖｄ（ｎ）を、１、２、…、ｎ番目のブロックに対応して出力する。なお、データ信号Ｖｄ（１）〜Ｖｄ（ｎ）が取り得る電位の最高値をＶｍａｘとし、最低値をＶｍｉｎとする。
【００４１】
走査線駆動回路２０は、マトリックス状に配置された複数の画素回路１１０を順次選択し、各画素回路１１０の駆動制御を行う回路である。この走査線駆動回路２０は、行単位で画素回路１１０を順次選択する動作を繰り返す。具体的には、走査線駆動回路２０は、１フレーム期間１Ｆにわたって走査線１２を１行毎に順番に走査するための走査信号を、制御信号Ｃｔｒに従って生成する。ここで、１フレーム期間１Ｆとは、電気光学装置１が１カット（コマ）分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が１２０Ｈｚであれば、その１周期分の８．３ミリ秒の期間である。以下では、１、２、３、…、（ｍ−１）、ｍ行目の走査線１２に供給される走査信号を、それぞれＧｗｒ（１）、Ｇｗｒ（２）、Ｇｗｒ（３）、…、Ｇｗｒ（ｍ−１）、Ｇｗｒ（ｍ）と表記する。そして、走査線駆動回路２０は、ある画素回路１１０を選択してから同じ画素回路１１０を再び選択するまでの１フレーム期間１Ｆの期間内に当該画素回路のＯＬＥＤ１３０に流す駆動電流の電流値を設定する電流値設定動作と、ＯＬＥＤ１３０に駆動電流を流して発光させる発光動作とを当該画素回路１１０に行わせる。
【００４２】
このような画素回路１１０の駆動制御を行うため、走査線駆動回路２０は、走査信号Ｇｗｒ（１）〜Ｇｗｒ（ｍ）の他に、当該走査信号に同期した各種の制御信号を行毎に生成して表示部１００に供給するが、図２においては図示を省略している。
【００４３】
そして、本実施形態において走査線駆動回路２０は、画素回路１１０に発光動作を行わせる発光期間の１フレーム期間１Ｆに対するデューティー比を複数の画素回路１１０について共通に制御する機能を有する。また、走査線駆動回路２０は、デューティー比を所定値以下とする場合に、複数の画素回路１１０において電流値設定動作を行う電流値設定タイミングと発光期間の始期との時間差を分散させる機能を有する。なお、このような機能を実現するための走査線駆動回路２０の構成の詳細については後述する。
【００４４】
デマルチプレクサー３０は、列毎に設けられたトランスミッションゲート３４の集合体であり、各グループを構成する３列に、データ信号を順番に供給するものである。
【００４５】
ここで、ｊ番目のグループに属する（３ｊ−２）、（３ｊ−１）、（３ｊ）列に対応したトランスミッションゲート３４の入力端は互いに共通接続されて、その共通端子にそれぞれデータ信号Ｖｄ（ｊ）が供給される。
【００４６】
ｊ番目のグループにおいて左端列である（３ｊ−２）列に設けられたトランスミッションゲート３４は、制御信号Ｓｅｌ（１）がＨレベルであるとき（制御信号／Ｓｅｌ（１）がＬレベルであるとき）にオン（導通）する。同様に、ｊ番目のグループにおいて中央列である（３ｊ−１）列に設けられたトランスミッションゲート３４は、制御信号Ｓｅｌ（２）がＨレベルであるとき（制御信号／Ｓｅｌ（２）がＬレベルであるとき）にオンし、ｊ番目のグループにおいて右端列である（３ｊ）列に設けられたトランスミッションゲート３４は、制御信号Ｓｅｌ（３）がＨレベルであるとき（制御信号／Ｓｅｌ（３）がＬレベルであるとき）にオンする。
【００４７】
データ転送回路４０は、保持容量４４とＰチャネルＭＯＳ型のトランジスター４５とＮチャネルＭＯＳ型のトランジスター４３との組を列毎に有し、各列のトランスミッションゲート３４の出力端から出力されるデータ信号の電位をシフトするものである。ここで、保持容量４４の一端は、対応する列のデータ線１４とトランジスター４５のドレインノードとに接続される一方、保持容量４４の他端は、トランスミッションゲート３４の出力端とトランジスター４３のドレインノードとに接続される。このため、保持容量４４は、一端がデータ線１４に接続された第１保持容量として機能する。図２では省略しているが、保持容量４４の容量をＣｒｆ１とする。
【００４８】
各列のトランジスター４５のソースノードは、初期電位として電位Ｖｉｎｉを給電する給電線６１に各列にわたって共通に接続され、ゲートノードには、制御信号／Ｇｉｎｉが各列にわたって共通に供給される。このため、トランジスター４５は、データ線１４と給電線６１とを、制御信号／ＧｉｎｉがＬレベルのときに電気的に接続し、制御信号／ＧｉｎｉがＨレベルのときに電気的に非接続とする構成となっている。
【００４９】
また、各列のトランジスター４３のソースノードは、所定電位として電位Ｖｒｅｆを給電する給電線６２に各列にわたって共通に接続され、ゲートノードには、制御信号Ｇｒｅｆが各列にわたって共通に供給される。このため、トランジスター４３は、保持容量４４の他端であるノードｈと給電線６２とを、制御信号ＧｒｅｆがＨレベルのときに電気的に接続し、制御信号ＧｒｅｆがＬレベルのときに電気的に非接続とする構成となっている。
【００５０】
本実施形態では、便宜的に走査線駆動回路２０、デマルチプレクサー３０およびデータ転送回路４０に分けているが、これらについては、画素回路１１０を駆動する駆動回路としてまとめて概念することが可能である。
【００５１】
図３を参照して画素回路１１０について説明する。各画素回路１１０については電気的にみれば互いに同一構成なので、ここでは、ｉ行目であって、ｊ番目のグループのうち左端列の（３ｊ−２）列目に位置するｉ行（３ｊ−２）列の画素回路１１０を例にとって説明する。なお、ｉは、画素回路１１０が配列する行を一般的に示す場合の記号であって、１以上ｍ以下の整数である。
【００５２】
図３に示されるように、画素回路１１０は、ＰチャネルＭＯＳ型のトランジスター１２１〜１２５と、ＯＬＥＤ１３０と、保持容量１３２とを含む。この画素回路１１０には、走査信号Ｇｗｒ（ｉ）、制御信号Ｇｅｌ（ｉ）、Ｇｃｍｐ（ｉ）、Ｇｏｒｓｔ（ｉ）が供給される。ここで、走査信号Ｇｗｒ（ｉ）、制御信号Ｇｅｌ（ｉ）、Ｇｃｍｐ（ｉ）、Ｇｏｒｓｔ（ｉ）は、それぞれｉ行目の画素回路１１０に対して走査線駆動回路２０によって供給されるものである。すなわち、走査信号Ｇｗｒ（ｉ）、制御信号Ｇｅｌ（ｉ）、Ｇｃｍｐ（ｉ）、Ｇｏｒｓｔ（ｉ）は、ｉ行目であれば、着目している（３ｊ−２）列以外の他の列の画素回路にも共通に供給される。
【００５３】
ｉ行（３ｊ−２）列の画素回路１１０におけるトランジスター１２２にあっては、ゲートノードがｉ行目の走査線１２に接続され、ドレインまたはソースノードの一方が（３ｊ−２）列目のデータ線１４に接続され、他方がトランジスター１２１におけるゲートノードｇと、保持容量１３２の一端と、トランジスター１２３のソースノードとにそれぞれ接続されている。ここで、トランジスター１２１のゲートノードについては、他のノードと区別するためにｇと表記する。
【００５４】
トランジスター１２１は、ＯＬＥＤ１３０に対する駆動電流を発生する駆動トランジスターである。このトランジスター１２１は、ソースノードが給電線１１６に接続され、ドレインノードがトランジスター１２３のドレインノードと、トランジスター１２４のソースノードとにそれぞれ接続されている。ここで、トランジスター１２３のゲートノードには制御信号Ｇｃｍｐ（ｉ）が供給される。また、給電線１１６には、画素回路１１０において電源の高位側となる電位Ｖｅｌが給電される。
【００５５】
トランジスター１２４にあって、ゲートノードには制御信号Ｇｅｌ（ｉ）が供給され、ドレインノードがトランジスター１２５のソースノードとＯＬＥＤ１３０のアノードとにそれぞれ接続されている。トランジスター１２４は、ＯＬＥＤ１３０へ供給する駆動電流の電流経路に設けられたスイッチング素子として機能する。そして、ＯＬＥＤ１３０を発光させる場合にトランジスター１２４をオンさせ、ＯＬＥＤ１３０を非発光とする場合にトランジスター１２４をオフさせる。
【００５６】
トランジスター１２５にあって、ゲートノードにはｉ行目に対応した制御信号Ｇｏｒｓｔ（ｉ）が供給され、ドレインノードは（３ｊ−２）列目に対応した給電線１６に接続されて電位Ｖｏｒｓｔに保たれている。
【００５７】
保持容量１３２の他端は、給電線１１６に接続される。このため、保持容量１３２は、トランジスター１２１のゲート・ソース間の電圧を保持することになる。ここで、保持容量１３２の容量をＣｐｉｘと表記したとき、保持容量５０の容量Ｃｄｔと、保持容量４４の容量Ｃｒｆ１と、保持容量１３２の容量Ｃｐｉｘとは、次の関係を満たすように設定される。
Ｃｄｔ≧Ｃｒｆ１＞＞Ｃｐｉｘ            ……（１）
すなわち、ＣｄｔはＣｒｆ１と同等以上、ＣｐｉｘはＣｄｔおよびＣｒｆ１よりも十分に小さくなるように設定される。
【００５８】
なお、保持容量１３２としては、トランジスター１２１のゲートノードｇに寄生する容量を用いても良いし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。
【００５９】
本実施形態において電気光学装置１はシリコン基板に形成されるので、トランジスター１２１〜１２５の基板電位については電位Ｖｅｌとしている。
【００６０】
ＯＬＥＤ１３０のアノードは、画素回路１１０毎に個別に設けられる画素電極である。これに対して、ＯＬＥＤ１３０のカソードは、画素回路１１０のすべてにわたって共通の共通電極１１８であり、画素回路１１０において電源の低位側となる電位Ｖｃｔに保たれている。
【００６１】
ＯＬＥＤ１３０は、上記シリコン基板において、アノードと光透過性を有するカソードとで白色有機ＥＬ層を挟持した素子である。そして、ＯＬＥＤ１３０の出射側（カソード側）にはＲＧＢのいずれかに対応したカラーフィルターが重ねられる。
【００６２】
このようなＯＬＥＤ１３０において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板（アノード）とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。なお、白色有機ＥＬ層を挟んで配置される２つの反射層間の光学距離を調整してキャビティ構造を形成し、ＯＬＥＤ１３０から発せられる光の波長を設定してもよい。この場合、カラーフィルターを有していてもよいし、有さなくてもよい。
【００６３】
図４は本実施形態における走査線駆動回路２０の構成例を示すブロック図である。この走査線駆動回路２０において、シフトレジスター２００は、走査線の本数と同数のステージを有するシフトレジスターであり、垂直同期信号ＶＳＹＮＣのエッジを水平走査周期に同期したクロックφにより順次後段にシフトする動作を繰り返す。シフトレジスター２００の各ステージからは水平走査周期の開始を示す水平同期信号ＨＳＹＮＣ（ｉ）（ｉ＝１〜ｍ）が出力される。そして、このシフトレジスター２００の各ステージｉに対応し、第１制御信号発生部２０１（ｉ）、遅延制御部２０２（ｉ）および第２制御信号発生部２０３（ｉ）の組が各々設けられている。
【００６４】
第１制御信号発生部２０１（ｉ）は、シフトレジスター２００の第ｉステージから水平同期信号ＨＳＹＮＣ（ｉ）が出力されるのに応じて、第ｉ行の走査線に接続された各画素回路１１０に供給する走査信号Ｇｒ（ｉ）、制御信号Ｇｃｍｐ（ｉ）を発生する回路である。
【００６５】
遅延制御部２０２（ｉ）および第２制御信号発生部２０３（ｉ）には、発光時間のデューティー比を指示するデューティー比データＤＤが与えられる。
【００６６】
遅延制御部２０２（ｉ）は、シフトレジスター２００の第ｉステージから水平同期信号ＨＳＹＮＣ（ｉ）が出力されるのに応じて、２回に亙ってトリガー信号を出力する。このトリガー信号は発光期間の開始を指示する信号である。この２回に亙るトリガー信号の発生の態様は、デューティー比データＤが示すデューティー比が所定の閾値以下であるか否かにより、また、当該遅延制御部２０２（ｉ）が奇数行の走査線に対応したものであるか偶数行の走査線に対応したものであるかにより異なったものとなる。
【００６７】
デューティー比データＤＤが示すデューティー比が所定の閾値よりも大きい場合、遅延制御部２０２（ｉ）は、奇数行の走査線に対応したものであるか偶数行の走査線に対応したものであるかに拘わらず、水平同期信号ＨＳＹＮＣ（ｉ）から第１の遅延時間だけ遅れたタイミングと、第２の遅延時間だけ遅れたタイミングにおいてトリガー信号を各々出力する。ここで、第１の遅延時間と第２の遅延時間との間には、１フレーム期間１Ｆの１／２相当の時間差が設けられている。
【００６８】
デューティー比データＤＤが示すデューティー比が所定の閾値以下である場合のトリガー信号の発生態様は次のようになる。奇数行の走査線に対応した遅延制御部２０２（ｉ）は、デューティー比が所定の閾値よりも大きい場合と同様、水平同期信号ＨＳＹＮＣ（ｉ）から第１の遅延時間だけ遅れたタイミングと、第２の遅延時間だけ遅れたタイミングにおいてトリガー信号を各々出力する。しかし、偶数行の走査線に対応した遅延制御部２０２（ｉ）は、水平同期信号ＨＳＹＮＣ（ｉ）から第１の遅延時間より長い第３の遅延時間だけ遅れたタイミングと、第２の遅延時間よりも長い第４の遅延時間だけ遅れたタイミングにおいてトリガー信号を各々出力する。ここで、第３の遅延時間は、１フレーム期間１Ｆの１／４相当の時間である。また、第４の遅延時間は、１フレーム期間１Ｆの３／４相当の時間である。
【００６９】
第２制御信号発生部２０３（ｉ）は、遅延制御部２０２（ｉ）からトリガー信号が出力される都度、デューティー比データＤＤが示すデューティー比に対応したパルス幅の負のパルスを制御信号Ｇｅｌ（ｉ）として出力する。この制御信号Ｇｅｌ（ｉ）のパルス幅がＯＬＥＤ１３０の発光時間となる。また、第２制御信号発生部２０３（ｉ）は、この制御信号Ｇｅｌ（ｉ）をＬレベルに維持する間、制御信号Ｇｏｒｓｔ（ｉ）をＨレベルに維持する。
【００７０】
次に本実施形態の動作について説明する。図５は、電気光学装置１における各部の動作を示すタイミングチャートである。この図に示されるように、１フレーム期間１Ｆにおいて、走査信号Ｇｗｒ（１）〜Ｇｗｒ（ｍ）が順次Ｌレベルに切り替えられて、１〜ｍ行目の走査線１２が順番に走査される。ここで、複数の走査線１２のうちの１つを選択してから次の走査線１２を選択するまでの期間が水平走査期間１Ｈとなる。この例では、１フレーム期間１Ｆがｍ個の水平走査期間から構成される。
【００７１】
１水平走査期間１Ｈでの動作は、各行の画素回路１１０にわたって共通である。そこで、以下では、ｉ行目が水平走査される水平走査期間において、特にｉ行（３ｊ−２）列の画素回路１１０について着目して動作を説明する。
【００７２】
本実施形態では、１フレーム期間１Ｆ内に、初期化期間→補償期間→書込期間→発光期間（１回目）→発光期間（２回目）というサイクルが発生する。本実施形態の１つの特徴として、１フレーム期間１Ｆ内に２回に亙って発光期間が発生する点がある。図４には、この１フレーム期間１Ｆ内に発生する各期間のうち（ｂ）初期化期間、（ｃ）補償期間、（ｄ）書込期間、（ａ）発光期間（１回目）が図示され、発光期間（２回目）は図示が省略されている。
【００７３】
ここで、初期化期間の開始から書込期間の終了までの期間は、選択した走査線１２に対応する画素回路１１０に駆動電流の電流値を設定する電流値設定期間である。この例では電流値設定期間が初期化期間、補償期間、及び書込期間により構成されているが、電流値設定期間をどのように構成するかは任意である。１水平走査期間（Ｈ）において、電流値設定期間以外の期間は遷移期間となる。そして、本実施形態では、画面全体の輝度を調整するために、走査線駆動回路２０は、遷移期間においてＯＬＥＤ１３０の状態を発光又は非発光の一方から他方へ遷移するように制御している。
【００７４】
図６〜図９は各々（ａ）発光期間、（ｂ）初期化期間、（ｃ）補償期間、（ｄ）書込期間におけるｉ行（３ｊ−２）列の画素回路１１０の状態を示す図である。これらの図では、動作説明で重要となる経路を太線で示している。
【００７５】
＜発光期間＞
電流値設定期間を構成する初期化期間、補償期間及び書込期間の動作は、発光期間においてＯＬＥＤ１３０をデータ信号に応じた適切な輝度で発光させるために行われる。従って、初期化期間、補償期間、書込期間の動作の意義を理解するためには、発光期間における動作に関する理解が不可欠である。そこで、最初に発光期間での動作について説明する。
【００７６】
図５に示されるように、ｉ行目の画素を発光させる発光期間では、走査信号Ｇｗｒ（ｉ）がＨレベルとなる。また、制御信号Ｇｅｌ（ｉ）がＬレベル、制御信号Ｇｏｒｓｔ（ｉ）、Ｇｃｍｐ（ｉ）がＨレベルとなる。
【００７７】
このため、図６に示されるようにｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする一方、トランジスター１２２、１２３、１２５がオフする。したがって、トランジスター１２１は、ゲート・ソース間の電圧Ｖｇｓに応じた電流ＩｄｓをＯＬＥＤ１３０に供給する。
【００７８】
本実施形態では、後述する初期化期間、補償期間、書込期間の動作により、発光期間での電圧Ｖｇｓを、トランジスター１２１の閾値電圧から、データ信号の電位に応じてレベルシフトした電圧値とする。このため、発光期間において、ＯＬＥＤ１３０には、階調レベルに応じた電流がトランジスター１２１の閾値電圧を補償した状態で供給されることになる。
【００７９】
＜初期化期間＞
次にｉ行目の水平走査期間に至ると、まず、（ｂ）の初期化期間が開始する。初期化期間では、走査信号Ｇｗｒ（ｉ）がＨレベルとなる。また、制御信号Ｇｅｌ（ｉ）、Ｇｃｍｐ（ｉ）がＨレベル、制御信号Ｇｏｒｓｔ（ｉ）がＬレベルとなる。
【００８０】
このため、図７に示されるように、ｉ行（３ｊ−２）列の画素回路１１０においてはトランジスター１２４がオフし、トランジスター１２５がオンする。これによってトランジスター１２１からＯＬＥＤ１３０に供給される電流の経路が遮断されるとともに、ＯＬＥＤ１３０のアノードが電位Ｖｏｒｓｔにリセットされる。
【００８１】
ＯＬＥＤ１３０は、上述したようにアノードとカソードとで有機ＥＬ層を挟持した構成であるので、アノード・カソードの間には、図において破線で示されるように容量Ｃｏｌｅｄが並列に寄生する。発光期間においてＯＬＥＤ１３０に電流が流れていたときに、当該ＯＬＥＤ１３０のアノード・カソード間の両端電圧が当該容量Ｃｏｌｅｄによって保持される。初期化期間では、この保持電圧がトランジスター１２５のオンによってリセットされる。このため、本実施形態では、後の発光期間においてＯＬＥＤ１３０に再び電流が流れるときに、当該容量Ｃｏｌｅｄで保持されている電圧の影響を受けにくくなる。
【００８２】
詳細には、例えば高輝度の表示状態から低輝度の表示状態に転じるときに、リセットしない構成であると、輝度が高い（大電流が流れた）ときの高電圧が保持されるので、次に、小電流を流そうとしても、過剰な電流が流れ、低輝度の表示状態にすることができなくなる。これに対して、本実施形態では、トランジスター１２５のオンによってＯＬＥＤ１３０のアノードの電位がリセットされるので、低輝度側の再現性が高められることになる。
【００８３】
なお、本実施形態において、電位Ｖｏｒｓｔについては、当該電位Ｖｏｒｓｔと共通電極１１８の電位Ｖｃｔとの差がＯＬＥＤ１３０の発光閾値電圧を下回るように設定される。このため、初期化期間（次に説明する補償期間および書込期間）において、ＯＬＥＤ１３０はオフ（非発光）状態である。
【００８４】
一方、初期化期間では、制御信号／ＧｉｎｉがＬレベルになり、制御信号ＧｒｅｆがＨレベルになるので、データ転送回路４０においては、図７に示されるようにトランジスター４５、４３がそれぞれオンする。このため、保持容量４４の一端であるデータ線１４は電位Ｖｉｎｉに、保持容量４４の他端であるノードｈは電位Ｖｒｅｆに、それぞれ初期化される。
【００８５】
本実施形態において電位Ｖｉｎｉについては、（Ｖｅｌ−Ｖｉｎｉ）がトランジスター１２１の閾値電圧｜Ｖｔｈ｜よりも大きくなるように設定される。なお、トランジスター１２１はＰチャネル型であるので、ソースノードの電位を基準とした閾値電圧Ｖｔｈは負である。そこで、高低関係の説明で混乱が生じるのを防ぐために、閾値電圧については、絶対値の｜Ｖｔｈ｜で表し、大小関係で規定することにする。
【００８６】
また、本実施形態において電位Ｖｒｅｆについては、データ信号Ｖｄ（１）〜Ｖｄ（ｎ）が取り得る電位に対して、後の書込期間においてノードｈの電位が上昇変化するような値に、例えば最低値Ｖｍｉｎよりも低くなるように設定される。
【００８７】
＜補償期間＞
ｉ行目の水平走査期間では、次に（ｃ）の補償期間となる。補償期間では初期化期間と比較して、走査信号Ｇｗｒ（ｉ）および制御信号Ｇｃｍｐ（ｉ）がＬレベルとなる。一方、補償期間では、制御信号ＧｒｅｆがＨレベルに維持された状態で制御信号／ＧｉｎｉがＨレベルになる。
【００８８】
このため、図８に示されるように、データ転送回路４０においては、トランジスター４３がオンした状態でトランジスター４５がオフすることによって、ノードｈが電位Ｖｒｅｆに固定される。一方、ｉ行（３ｊ−２）列の画素回路１１０ではトランジスター１２２がオンすることによって、ゲートノードｇがデータ線１４に電気的に接続されるので、補償期間の開始当初においてゲートノードｇは電位Ｖｉｎｉとなる。
【００８９】
補償期間においてトランジスター１２３がオンするので、トランジスター１２１はダイオード接続となる。このため、トランジスター１２１にはドレイン電流が流れて、ゲートノードｇおよびデータ線１４を充電する。詳細には、給電線１１６→トランジスター１２１→トランジスター１２３→トランジスター１２２→（３ｊ−２）列目のデータ線１４という経路を電流が流れる。このため、トランジスター１２１のオンによって互いに接続状態にあるデータ線１４およびゲートノードｇは、電位Ｖｉｎｉから上昇する。
【００９０】
ただし、上記経路に流れる電流は、ゲートノードｇが電位（Ｖｅｌ−｜Ｖｔｈ｜）に近づくにつれて流れにくくなるので、補償期間の終了に至るまでに、データ線１４およびゲートノードｇは電位（Ｖｅｌ−｜Ｖｔｈ｜）で飽和する。したがって、保持容量１３２は、補償期間の終了に至るまでにトランジスター１２１の閾値電圧｜Ｖｔｈ｜を保持することになる。
【００９１】
＜書込期間＞
初期化期間の後、（ｄ）の書込期間に至る。書込期間では、制御信号Ｇｃｍｐ（ｉ）がＨレベルになるので、トランジスター１２１のダイオード接続が解除される一方、制御信号ＧｒｅｆがＬレベルになるので、トランジスター４３がオフになる。このため、（３ｊ−２）列目のデータ線１４からｉ行（３ｊ−２）列の画素回路１１０におけるゲートノードｇに至るまでの経路はフローティング状態になるものの、当該経路における電位は、保持容量５０、１３２によって（Ｖｅｌ−｜Ｖｔｈ｜）に維持される。
【００９２】
ｉ行目の書込期間において制御回路３は、ｊ番目のグループでいえば、データ信号Ｖｄ（ｊ）を順番に、ｉ行（３ｊ−２）列、ｉ行（３ｊ−１）列、ｉ行（３ｊ）列の画素の階調レベルに応じた電位に切り替える。一方、制御回路３は、データ信号の電位の切り替えに合わせて制御信号Ｓｅｌ（１）、Ｓｅｌ（２）、Ｓｅｌ（３）を順番に排他的にＨレベルとする。制御回路３は、図４では省略しているが、制御信号Ｓｅｌ（１）、Ｓｅｌ（２）、Ｓｅｌ（３）とは論理反転の関係にある制御信号／Ｓｅｌ（１）、／Ｓｅｌ（２）、／Ｓｅｌ（３）についても出力している。これによって、デマルチプレクサー３０では、各グループにおいてトランスミッションゲート３４がそれぞれ左端列、中央列、右端列の順番でオンする。
【００９３】
ここで、左端列のトランスミッションゲート３４が制御信号Ｓｅｌ（１）、／Ｓｅｌ（１）によってオンしたとき、図９に示されるように、保持容量４４の他端であるノードｈは、初期化期間および補償期間において固定された電位Ｖｒｅｆから、データ信号Ｖｄ（ｊ）の電位に、すなわちｉ行（３ｊ−２）列の画素の階調レベルに応じた電位に変化する。このときのノードｈの電位変化分をΔＶとして、変化後の電位を（Ｖｒｅｆ＋ΔＶ）として表すことにする。
【００９４】
一方、ゲートノードｇは、保持容量４４の一端にデータ線１４を介して接続されているので、補償期間における電位（Ｖｅｌ−｜Ｖｔｈ｜）から、ノードｈの電位変化分ΔＶに容量比ｋ１を乗じた値だけ、上昇方向にシフトした値（Ｖｅｌ−｜Ｖｔｈ｜＋ｋ１・ΔＶ）となる。このとき、トランジスター１２１の電圧Ｖｇｓで絶対値で表現すると、閾値電圧｜Ｖｔｈ｜からゲートノードｇの電位上昇したシフト分だけ減じた値（｜Ｖｔｈ｜−ｋ１・ΔＶ）となる。
【００９５】
なお、容量比ｋ１は、Ｃｒｆ１／（Ｃｄｔ＋Ｃｒｆ１）である。厳密にいえば、保持容量１３２の容量Ｃｐｉｘも考慮しなければならないが、容量Ｃｐｉｘは、容量Ｃｒｆ１、Ｃｄｔに比較して十分に小さくなるように設定しているので、無視している。
【００９６】
ｉ行目の書込期間の終了した後、１水平走査期間が終了すると発光期間に至る。この発光期間では、上述したように制御信号Ｇｅｌ（ｉ）がＬレベルになるので、ｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする。ゲート・ソース間の電圧Ｖｇｓは、（｜Ｖｔｈ｜−ｋ１・ΔＶ）であるから、ＯＬＥＤ１３０には、先の図５に示したように、階調レベルに応じた電流がトランジスター１２１の閾値電圧を補償した状態で供給されることになる。
【００９７】
このような動作は、ｉ行目の走査期間において、（３ｊ−２）列目の画素回路１１０以外のｉ行目の他の画素回路１１０においても時間的に並列して実行される。さらに、このようなｉ行目の動作は、実際には、１フレームの期間において１、２、３、…、（ｍ−１）、ｍ行目の順番で実行されるとともに、フレーム毎に繰り返される。
【００９８】
本実施形態によれば、ゲートノードｇにおける電位範囲ΔＶｇａｔｅは、データ信号の電位範囲ΔＶｄａｔａに対し狭められるので、データ信号を細かい精度で刻まなくても、階調レベルを反映した電圧を、トランジスター１２１のゲート・ソース間に印加することができる。このため、微細な画素回路１１０においてトランジスター１２１のゲート・ソース間の電圧Ｖｇｓの変化に対しＯＬＥＤ１３０に流れる微小電流が相対的に大きく変化する場合であっても、ＯＬＥＤ１３０に供給する電流を精度良く制御することが可能になる。
【００９９】
また、図３において破線で示されるようにデータ線１４と画素回路１１０におけるゲートノードｇとの間には容量Ｃｐｒｓが実際には寄生する。このため、データ線１４の電位変化幅が大きいと、当該容量Ｃｐｒｓを介してゲートノードｇに伝播し、いわゆるクロストークやムラなどが発生して表示品位を低下させる。当該容量Ｃｐｒｓの影響は、画素回路１１０が微細化されたときに顕著に現れる。
【０１００】
これに対して、本実施形態においては、データ線１４の電位変化範囲についても、データ信号の電位範囲ΔＶｄａｔａに対し狭められるので、容量Ｃｐｒｓを介した影響を抑えることができる。
【０１０１】
書込期間は、走査信号Ｇｗｒ（ｉ）がＨレベルに立ち上がることにより終了する。この書込期間の終了タイミングから次の第ｉ＋１行の走査線の初期化期間の開始タイミングまでの期間が遷移期間となる。本実施形態では、この遷移期間内に任意の走査線に対応した制御信号Ｇｏｒｓｔ（ｉ）をＨレベルに立ち上げるとともに制御信号Ｇｅｌ（ｉ）をＬレベルに立ち下げ、その走査線に接続された各画素回路１１０について発光期間を開始させることができる。また、本実施形態では、この遷移期間内に任意の走査線に対応した制御信号Ｇｏｒｓｔ（ｉ）をＬレベルに立ち下げるとともに制御信号Ｇｅｌ（ｉ）をＨレベルに立ち上げ、その走査線に接続された各画素回路１１０について発光期間を終了させることができる。
【０１０２】
図５には第ｉ行の画素回路１１０についての書込期間の直後の遷移期間内において、第ｉ行の走査線に対応した制御信号Ｇｏｒｓｔ（ｉ）がＨレベルに立ち上がり、かつ、制御信号Ｇｅｌ（ｉ）がＬレベルに立ち下がり、発光期間が開始される様子が例示されている。また、図５には、これと同じタイミングにおいて、第ｉ行と異なる第ｉａ行の走査線上の画素回路１１０についての発光期間が開始し、第ｉ行及び第ｉａ行と異なる第ｉｂ行の走査線上の画素回路１１０についての発光期間が終了する様子が示されている。発光期間における画素回路１１０の動作は上述した通りである。
【０１０３】
＜画面全体の明るさの制御＞
次に、電気光学装置１の画面全体の平均輝度の制御について説明する。本実施形態の電気光学装置１では、１行の走査線１２が選択されてから同じ走査線１２が次に選択されるまでのフレーム期間において、当該ｉ行目の走査線１２に接続された画素回路１１０について２回に亙って発光期間を発生させる。その際、発光素子（ＯＬＥＤ１３０）の発光時間のデューティー制御により、画面全体の平均輝度を調整する。
【０１０４】
図１０および図１１は、本実施形態における発光期間のデューティー制御の態様を例示するタイミングチャートである。ここでは、説明を簡単にするため、走査線１２の本数ｍが８本ある場合を例にデューティー比制御の態様を示している。
【０１０５】
図１０に示す例では、デューティー比データＤＤが示すデューティー比が所定の閾値よりも大きい。
【０１０６】
走査線駆動回路２０における第１制御信号発生部２０１（１）〜２０１（８）には、時間長１Ｈの水平走査周期に同期し、水平同期信号ＨＳＹＮＣが順次与えられる。第１制御信号発生部２０１（１）〜２０１（８）は、各々に対して水平同期信号ＳＹＮＣが与えられるのに応じて、走査信号Ｇｗｒ（１）〜Ｇｒ（８）および制御信号Ｇｃｍｐ（１）〜Ｇｃｍｐ（８）等の制御信号（図１０および図１１では図示略）を出力し、第１行〜第８行の画素回路１１０に初期化期間、補償期間および書込期間の各動作（図５参照）を順次行わせる。
【０１０７】
また、走査線駆動回路２０における遅延制御部２０２（１）〜２０２（８）は、各々に対して与えられる水平同期信号ＨＳＹＮＣに応じて、２回に亙ってトリガー信号を出力する。この場合、デューティー比データＤＤが示すデューティー比が所定の閾値よりも大きい。そこで、遅延制御部２０２（１）〜２０２（８）は、水平同期信号ＨＳＹＮＣ（１）〜ＨＳＹＮＣ（８）を契機として始まる各水平走査期間内の遷移期間において、１回目のトリガー信号を出力し、この１回目のトリガー信号の出力タイミングから１Ｆ／２相当遅れた遷移期間において２回目のトリガー信号を出力する。
【０１０８】
走査線駆動回路２０における第２制御信号発生部２０３（１）〜２０３（８）は、トリガー信号が与えられる都度、デューティー比データＤＤが示すデューティー比に対応したパルス幅の負のパルスを制御信号Ｇｅｌ（１）〜Ｇｅｌ（８）として各々出力する。
【０１０９】
このため、図１０に示すように、第１行の走査線に接続された各画素回路１１０では、データ信号の書き込みが行われる水平走査期間内の遷移期間内において、制御信号Ｇｅｌ（１）がＬレベルに立ち下がって１回目の発光期間が始まる。そして、この１回目の発光期間から１Ｆ／２相当後の遷移期間内において再び制御信号Ｇｅｌ（１）がＬレベルに立ち下がって２回目の発光期間が始まる。
【０１１０】
また、制御信号Ｇｅｌ（１）は、１回目の立ち下がり及び２回目の立ち下がり以降、デューティー比データＤＤが示すデューティー比に対応した期間だけＬレベルを維持する。具体的には、デューティー比データＤＤが示すデューティー比がαである場合、制御信号Ｇｅｌ（１）は、１回目及び２回目の各立ち下がりタイミング以降、α（１Ｆ／２）相当の時間だけＬレベルを維持する。
【０１１１】
第２行〜第８行の各走査線に接続された各画素回路１１０においても同様であり、データ信号の書き込みが行われる水平走査期間内の遷移期間と、それから１Ｆ／２相当後の遷移期間において発光期間の始期が発生する。
【０１１２】
図１１に示す例では、デューティー比データＤＤが示すデューティー比が所定の閾値以下である。この場合、走査線駆動回路２０における第１制御信号発生部２０１（１）〜２０１（８）の動作は、デューティー比データＤＤが示すデューティー比が所定の閾値よりも大きい場合と同様である。
【０１１３】
走査線駆動回路２０における遅延制御部２０２（１）〜２０２（８）は、各々に対して与えられる水平同期信号ＨＳＹＮＣ（１）〜ＨＳＹＮＣ（８）に応じて、２回に亙ってトリガー信号を出力する。このトリガー信号の発生態様は、奇数行の走査線に対応した遅延制御部２０２（１）、２０２（３）、２０２（５）および２０２（７）と、偶数行の走査線に対応した遅延制御部２０２（２）、２０２（４）、２０２（６）および２０２（８）とで異なったものになる。
【０１１４】
奇数行の走査線に対応した遅延制御部２０２（１）、２０２（３）、２０２（５）および２０２（７）は、水平同期信号ＨＳＹＮＣ（１）、ＨＳＹＮＣ（３）、ＨＳＹＮＣ（５）及びＨＳＹＮＣ（７）を契機として始まる各水平走査期間内の遷移期間において１回目のトリガー信号を出力し、その遷移期間から１Ｆ／２相当後の遷移期間において２回目のトリガー信号を出力する。
【０１１５】
これに対し、偶数行の走査線に対応した遅延制御部２０２（２）、２０２（４）、２０２（６）および２０２（８）は、水平同期信号ＨＳＹＮＣ（２）、ＨＳＹＮＣ（４）、ＨＳＹＮＣ（６）及びＨＳＹＮＣ（８）を契機として始まる各水平走査期間内の遷移期間から１Ｆ／４相当後の遷移期間において１回目のトリガー信号を出力し、この遷移期間から１Ｆ／２相当後の遷移期間において２回目のトリガー信号を出力する。
【０１１６】
このため、図１１に示すように、奇数行の走査線に接続された各画素回路１１０では、データ信号の書き込みが行われる水平走査期間内の遷移期間において、制御信号Ｇｅｌ（ｉ）がＬレベルに立ち下がって１回目の発光期間が始まる。そして、この１回目の発光期間から１Ｆ／２相当後の遷移期間において再び制御信号Ｇｅｌ（ｉ）がＬレベルに立ち下がって２回目の発光期間が始まる。一方、偶数行の走査線に接続された各画素回路１１０では、データ信号の書き込みが行われる水平走査期間内の遷移期間から１Ｆ／４相当後の遷移期間において制御信号Ｇｅｌ（ｉ）がＬレベルに立ち下がって１回目の発光期間が始まる。そして、この遷移期間から１Ｆ／２相当後の遷移期間において再び制御信号Ｇｅｌ（１）がＬレベルに立ち下がって２回目の発光期間が始まる。
【０１１７】
このように本実施形態によれば、隣接した走査線に接続された画素回路１１０間において、発光期間の始期が分散される。従って、発光期間のデューティー比が小さい場合に発生する残像を抑制することができる。なお、デューティー比における所定の閾値とは、２５％程度の値である。図１１の偶数行走査線として示したように、２回目の発光期間の始期を電流値設定タイミングから３Ｆ／４相当後のタイミングにずらすので、発光期間を１Ｆ／４程度まで伸ばすことが可能であるからである。
【０１１８】
また、本実施形態では、デューティー比が所定の閾値以下である場合に限って発光期間の始期を分散させる処理を行うようにしているので、デューティー比制御の幅を損なうことなく、残像を抑制することができる。仮に発光期間の始期を分散させる処理を無制限に行ったとする。この場合、例えばデータ信号の書き込みタイミングから１フレーム期間Ｆの１／２相当の位置に発光期間の始期を配置したとすると、発光期間の長さは１フレーム期間Ｆの１／２以内に制限される。しかしながら、本実施形態では、デューティー比が所定の閾値以下である場合に限って発光期間の始期を分散させる処理を行うようにしているので、このような制限を受けることなく、デューティー比の制御を行うことができる。
【０１１９】
また、本実施形態では、１フレーム期間内に１画素回路当たり２回に亙って発光期間を発生させている。このため、画面のちらつきを抑制することができるという効果が得られる。
【０１２０】
また、本実施形態では、電流値設定期間を避けて、ＯＬＥＤ１３０の非発光から発光への切り替えおよび発光から非発光への切り替えを行っている。従って、ＯＬＥＤ１３０の非発光から発光への切り替えおよび発光から非発光への切り替えにより発生する電源雑音が画素回路１１０の電流値設定動作に悪影響を及ぼすのを回避することができる。
【０１２１】
＜変形例＞
本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を、適宜に組み合わせることもできる。
【０１２２】
＜変形例１＞
上記実施形態では、電流値設定タイミングに対する発光時間の始期の時間差を２種類設け、奇数行の走査線のグループに第１の時間差を適用し、偶数行の走査線のグループに第２の時間差を適用することで、発光期間の始期を分散させた。しかし、発光期間の始期を分散させる態様はこれに限定されるものではない。電流値設定タイミングに対する発光時間の始期の時間差を２種類より多く設けてもよい。
【０１２３】
図１２は、走査線の番号を４で割った余りが１である走査線Ｌ１と、余りが２である走査線Ｌ２と、余りが３である走査線Ｌ３と、余りが０である走査線Ｌ４とについて、各走査線に接続された画素回路１１０における電流値設定タイミングＴＰと発音期間の始期ＴＥ１１〜ＴＥ１４、ＴＥ２１〜ＴＥ２４とを示したものである。この例において、発光期間のデューティー比は、所定の閾値以内であり、発音期間の始期の分散が行われている。
【０１２４】
この例では、電流値設定タイミングＴＰと発音期間の始期との時間差として、０Ｆ／８（図１２では図示略）、１Ｆ／８、２Ｆ／８、３Ｆ／８の４種類の時間差が用いられている。すなわち、この例では、１フレーム期間１Ｆの１／２の期間内において１Ｆ／８間隔で並んだ４個のタイミングを発光期間開始候補位置とし、各走査線Ｌ１〜Ｌ４の画素回路１１０の発光期間の始期をこれら４個の発光期間開始候補位のいずれかとしている。
【０１２５】
具体的には、走査線Ｌ１に接続された画素回路１１０については、電流値設定タイミングＴＰのある水平走査期間内の遷移期間を１回目の発光期間の始期ＴＥ１１とし、これから４Ｆ／８相当後のタイミングを２回目の発光期間の始期ＴＥ２１としている。
【０１２６】
また、走査線Ｌ２に接続された画素回路１１０については、電流値設定タイミングＴＰのある水平走査期間内の遷移期間から２Ｆ／８相当後の遷移期間を１回目の発光期間の始期ＴＥ１３とし、これから４Ｆ／８相当後のタイミングを２回目の発光期間の始期ＴＥ２３としている。
【０１２７】
また、走査線Ｌ３に接続された画素回路１１０については、電流値設定タイミングＴＰのある水平走査期間内の遷移期間から１Ｆ／８相当後の遷移期間を１回目の発光期間の始期ＴＥ１２とし、これから４Ｆ／８相当後のタイミングを２回目の発光期間の始期ＴＥ２２としている。
【０１２８】
また、走査線Ｌ４に接続された画素回路１１０については、電流値設定タイミングＴＰのある水平走査期間内の遷移期間から３Ｆ／８相当後の遷移期間を１回目の発光期間の始期ＴＥ１４とし、これから４Ｆ／８相当後のタイミングを２回目の発光期間の始期ＴＥ２４としている。
【０１２９】
この態様によれば、上記実施形態よりも時間差の種類が多くなるため、残像の抑制効果を高めることができる。
【０１３０】
図１３は、走査線の番号を８で割った余りが１〜７、０である走査線Ｌ１〜Ｌ８について、各走査線に接続された画素回路１１０における電流値設定タイミングＴＰと発音期間の始期ＴＥ１１〜ＴＥ１８、ＴＥ２１〜ＴＥ２８とを示したものである。この例では電流値設定タイミングＴＰと発音期間の始期との時間差として、０Ｆ／１６（図１３では図示略）、１Ｆ／１６、２Ｆ／１６、３Ｆ／１６、４Ｆ／１６、５Ｆ／１６、６Ｆ／１６、７Ｆ／１６の８種類の時間差が用いられている。そして、この例では、１フレーム期間１Ｆの１／２の期間内において１Ｆ／１６間隔で並んだ８個のタイミングを発光期間開始候補位置とし、各走査線Ｌ１〜Ｌ８の画素回路１１０の発光期間の始期をこれら８個の発光期間開始候補位のいずれかとしている。
【０１３１】
この態様によれば、図１２の例よりも時間差の種類が多くなるため、残像の抑制効果をさらに高めることができる。
【０１３２】
＜変形例２＞
上記実施形態では、１フレーム期間１Ｆの間に２回の発光期間を発生させたが、１回の発光期間を発生させてもよい。
【０１３３】
図１４は、走査線の番号を４で割った余りが１〜３、０である走査線Ｌ１〜Ｌ４について、各走査線に接続された画素回路１１０における電流値設定タイミングＴＰと発音期間の始期ＴＥ１１〜ＴＥ１４とを示したものである。この例において、発光期間のデューティー比は、所定の閾値以内であり、発音期間の始期の分散が行われている。この場合の閾値は５０％程度である。この例では、発音期間の始期を電流値設定タイミングから２Ｆ／４相当後のタイミングにずらすので、発音期間を２Ｆ／４程度まで伸ばすことが可能であるからである。
【０１３４】
この例では、電流値設定タイミングＴＰと発音期間の始期との時間差として、０Ｆ／４（図１４では図示略）、１Ｆ／４、２Ｆ／４、３Ｆ／４の４種類の時間差が用いられている。すなわち、この例では、１フレーム期間１Ｆの期間内において１Ｆ／４間隔で並んだ４個のタイミングを発光期間開始候補位置とし、各走査線Ｌ１〜Ｌ４の画素回路１１０の発光期間の始期をこれら４個の発光期間開始候補位のいずれかとしている。
【０１３５】
図１５は、走査線の番号を８で割った余りが１〜７、０である走査線Ｌ１〜Ｌ８について、各走査線に接続された画素回路１１０における電流値設定タイミングＴＰと発音期間の始期ＴＥ１１〜ＴＥ１８とを示したものである。この例において、発光期間のデューティー比は、所定の閾値以内であり、発音期間の始期の分散が行われている。
【０１３６】
この例では、電流値設定タイミングＴＰと発音期間の始期との時間差として、０Ｆ／８（図１５では図示略）、１Ｆ／８、２Ｆ／８、３Ｆ／８、４Ｆ／８、５Ｆ／８、６Ｆ／８、７Ｆ／８の８種類の時間差が用いられている。すなわち、この例では、１フレーム期間１Ｆの期間内において１Ｆ／８間隔で並んだ８個のタイミングを発光期間開始候補位置とし、各走査線Ｌ１〜Ｌ８の画素回路１１０の発光期間の始期をこれら８個の発光期間開始候補位のいずれかとしている。
【０１３７】
図１４と図１５とを比較すると分かるように、電流値設定タイミングに対する発光時間の始期の時間差の種類を増やすと、発光期間が１回であったとしても、発光期間の始期の分散の度合いを高めることができる。よって、残像の抑制効果を高めることができる。
【０１３８】
＜変形例３＞
電流値設定タイミングに対する発光時間の始期の時間差の種類は、上記実施形態、変形例１および２に限定されるものではない。走査線が７２０行からなるのであれば、２種類、４種類、８種類、１６種類、…、３６０種類の時間差を採用可能である。
【０１３９】
＜変形例４＞
上記実施形態及び変形例１〜３では、１フレーム期間１Ｆ内において均等な時間間隔で並んだ複数の発光時間開始候補位置の中から発光期間の始期を選択した。しかし、複数の発光時間開始候補位置は、厳密の均等な時間間隔で並んでいる必要はなく、略同じ時間間隔で並んでいればよい。
【０１４０】
＜変形例５＞
電流値設定タイミングに対する発光時間の始期の時間差を画素間で異ならせると、同時に発光期間が開始される複数の画素からなるグループが発生する。そのようなグループが発生すると、そのグループの全ての画素が発光を開始するタイミングにおいて大きな電源雑音が発生し、電気光学装置の動作を不安定にする可能性がある。そこで、全ての走査線に接続された画素回路１１０の発光期間の始期（分散された始期）を次のような手順により決定するとよい。
【０１４１】
まず、上記実施形態、変形例１および２のように、各走査線に接続された画素回路１１０について、１フレーム期間１Ｆ内に均等な時間間隔で並んだ複数の発音期間開始候補位置を求め、各走査線に接続された画素回路１１０の発音期間の始期を複数の発音期間開始候補位置の中のいずれかとする。
【０１４２】
次に各走査線に接続された画素回路１１０の発音期間の始期を調整する。具体的には、各走査線に接続された画素回路１１０が、発光期間の始期が同じであるグループからなる複数のグループに分けられ、各グループに属する画素の数が同数になるように、画素回路１１０の発音期間の始期を調整するのである。
【０１４３】
この態様によれば、ＯＬＥＤ１３０の非発光から発光への切り換え、発光から非発光への切り換えが同時に行われる画素数が常に同数であるので、瞬時に大きな消費電流が流れるのを回避し、電気光学装置の動作を安定化することができる。
【０１４４】
＜変形例６＞
上記実施形態における１つの発光期間を複数のサブ発光期間に分割し、各サブ発光期間のデューティー比の制御を行うようにしてもよい。具体的には、図１６に例示するように、発光期間を例えば１０Ｈ（１０回の水平走査期間相当の時間長）の長さのサブ期間に区切り、この１０Ｈのサブ期間のうち発光を行わせる水平走査期間の数をデューティー比データＤＤに基づいて制御するのである。
この態様によれば、よりきめ細かな輝度調整が可能になる。
【０１４５】
＜変形例７＞
上記実施形態において、遅延制御部２０２（ｉ）は、シフトレジスター等により実現してもよく、カウンター等により実現してもよい。あるいは図４において、水平同期信号ＨＳＹＮＣ（ｉ）の供給される遅延制御部２０２（ｉ）が例えば水平同期信号ＨＳＹＮＣ（ｉ＋ｋ）をシフトレジスター２００から取得し、水平同期信号ＨＳＹＮＣ（ｉ）のタイミングからｋＨだけ遅れたトリガー信号として使用するようにしてもよい。
【０１４６】
＜変形例８＞
上述した実施形態では、トランジスター１２１〜１２５をＰチャネル型で統一したが、Ｎチャネル型で統一しても良い。また、Ｐチャネル型及びＮチャネル型を適宜組み合わせても良い。
【０１４７】
例えば、トランジスター１２１〜１２５をＮチャネル型で統一する場合、上述した実施形態における、データ信号Ｖｄ（ｎ）とは、正負が逆転した電位を、各画素回路１１０に供給すればよい。また、この場合、トランジスター１２１〜１２５のソース及びドレインは、上述した実施形態及び変形例とは逆転した関係となる。
【０１４８】
＜変形例９＞
上述した実施形態及び変形例では、電気光学素子として発光素子であるＯＬＥＤを例示したが、例えば無機発光ダイオードやＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）など、電流に応じた輝度で発光するものであれば良い。
【０１４９】
＜変形例１０＞
上述した実施形態及び変形例では、データ転送回路４０を用いて、電荷を画素回路１１０に転送することによって、データを画素回路１１０に書き込んだが、本発明はこれに限定されるものではない。また、画素回路１１０は、５個のトランジスター１２１〜１２５で構成されたが、本発明はこれに限定されるものではなく、トランジスター１２３、トランジスター１２５は適宜省略してもよい。つまり、書込用のトランジスター１２２、駆動用のトランジスター１２１、発光制御用のトランジスター１２４を備えるものであってもよい。
【０１５０】
＜応用例＞
次に、実施形態等や応用例に係る電気光学装置１を適用した電子機器について説明する。電気光学装置１は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイを例に挙げて説明する。
【０１５１】
図１７は、本発明に係る電気光学装置がヘッドマウント・ディスプレイに適用された様子を示す概略図である。図１７に示すように、本実施形態のヘッドマウント・ディスプレイ２００は、ユーザーの頭部の前方に位置するフロントフレーム２１０と、フロントフレーム２１０の両端に接続され頭部の両側方に位置する一対のサイドフレーム２２０と、フロントフレーム２１０に固定され眼前を覆う光学パネル２５０と、それぞれのサイドフレーム２２０に固定される回路カバー２３０と、電気光学装置２７０と、を備える。ここで、電気光学装置２７０は、上記実施形態および変形例６に従って画面の輝度を調整する機能を有する。
【０１５２】
本実施形態の電気光学装置２７０は、表示パネルの数が２つとされる。また、輝度バランス調整入力部５１及び全体明るさ調整入力部５２を備える点を除いて、上記実施形態の電気光学装置１と同じ構成とされる。
【０１５３】
一対の表示パネルＤＩ１，ＤＩ２は、光学パネル２５０内に配置され、表示パネルＤＩ１が左眼の眼前に配置され、表示パネルＤＩ２が右眼の眼前に配置される。これらの表示パネルＤＩ１，ＤＩ２から出射する光は光学パネル２５０から出射される。一方の表示パネルＤＩ１はユーザーの左眼で視認され、他方の表示パネルＤＩ２はユーザーの右眼で視認される。
【０１５４】
また、本実施形態のヘッドマウント・ディスプレイ２００では、一方のサイドフレーム２２０に輝度バランス調整入力部５１が操作可能に設けられており、他方のサイドフレーム２２０に全体明るさ調整入力部５２が操作可能に設けられている。輝度バランス調整入力部５１は上述した変形例６のデューティー制御のデューティー比を指示するデューティー比データを走査線駆動回路２０に供給し、全体明るさ調整入力部５２は上記実施形態のデューティー制御のデューティー比を指示するデューティー比データを走査線駆動回路２０に供給する。また、本実施形態のヘッドマウント・ディスプレイ２００では、一方のサイドフレーム２２０に固定される回路カバー２３０内に制御回路３が配置され、他方のサイドフレーム２２０に固定される回路カバー２３０内に電源回路ＤＣが配置される。ただし、これらの配置は適宜変更可能である。
【０１５５】
一般的にヘッドマウント・ディスプレイにおいては、ユーザーにより視認される画像の明るさを変更したいという要求がある。このような要求に対して、本実施形態のヘッドマウント・ディスプレイ２００によれば、電気光学装置２７０の全体明るさを上記実施形態の説明と同様に変更することで、画像の明るさを変更することができる。また、表示パネルＤＩ１、ＤＩ２が一対とされ、一方の表示パネルＤＩ１が人の一方の眼から視認され、他方の表示部ＤＩ２が人の他方の眼から視認される場合、それぞれの表示パネルＤＩ１，ＤＩ２の輝度が異なるとユーザーが違和感を覚える傾向にあり、左右の表示パネルＤＩ１，ＤＩ２の輝度の調整を行いたいという要求がある。このような要求に対し、本実施形態のヘッドマウント・ディスプレイ２００によれば、電気光学装置２７０において、上記実施形態での説明と同様にして、左右の表示パネルＤＩ１，ＤＩ２間の輝度バランスの調整を行うことができる。そして、上記の画像の明るさの変更と、左右の表示パネルＤＩ１，ＤＩ２間の輝度バランスの調整とを独立して行うことができる。
【０１５６】
図１８は、本発明に係る電気光学装置がプロジェクターに適用された様子を示す概略図である。図１８に示すようにプロジェクター３００は、筐体３５０と、電気光学装置３７０と、ダイクロイックプリズム３１０と、投影レンズ３２０とを備える。
【０１５７】
本実施形態の電気光学装置３７０は、表示パネルの数が３つとされる。また、輝度バランス調整入力部５１及び全体明るさ調整入力部５２を備える点を除いて、上記実施形態の電気光学装置１と同じ構成とされる。
【０１５８】
各表示パネルＤＩ１，ＤＩ２，ＤＩ３は筐体３５０内に配置され、表示パネルＤＩ１，ＤＩ２，ＤＩ３の各画素アレイＰＡは、単色の画素Ｐを備える。本実施形態では、表示パネルＤＩ１は赤色の画像を表示し、表示パネルＤＩ２は緑色の画像を表示し、表示部ＤＩ３は青色の画像を表示する。また、それぞれの表示パネルＤＩ１，ＤＩ２，ＤＩ３は、互いに隣り合う表示部の光の出射方向が概ね９０度となるように配置され、本実施形態では、表示パネルＤＩ１と表示パネルＤＩ２とが隣り合い、表示パネルＤＩ２と表示部ＤＩ３とが隣り合い、表示パネルＤＩ１と表示部ＤＩ３とが対向して配置される。
【０１５９】
各表示パネルＤＩ１，ＤＩ２，ＤＩ３に囲まれる位置にはダイクロイックプリズム３１０が配置され、各表示パネルＤＩ１，ＤＩ２，ＤＩ３とダイクロイックプリズム３１０の側面である光入射面とが対向している。また、ダイクロイックプリズム３１０の光の出射面側には投影レンズ３２０が配置され、投影レンズ３２０を介して筐体３５０の中の光が筐体３５０の外へ出射することができる。なお、投影レンズ３２０は、１枚のレンズで構成されても、複数のレンズで構成されても良い。
【０１６０】
また、筐体３５０の外側には、輝度バランス調整入力部５１及び全体明るさ調整入力部５２が操作可能に設けられている。このプロジェクター３００の使用時において、表示パネルＤＩ１から出射する赤色の光と、表示パネルＤＩ２から出射する緑色の光と、表示パネルＤＩ３から出射する青色の光とが互いに重ね合わされ、赤色の画像と緑色の画像と青色の画像とが重なるカラーの画像が、スクリーン３３０に映し出される。なお、このスクリーン３３０は、光透過型であっても、光反射型のスクリーンであっても良い。
【０１６１】
プロジェクター３００の使用に際し、プロジェクター３００を使用する部屋の明るさに応じて、プロジェクター３００から出射する光の明るさを変更したいという要求がある。この要求に対して、本実施形態のプロジェクター３００によれば、電気光学装置３７０の全体明るさを上記実施形態での説明と同様にして変更することで、プロジェクター３００から出射する光の明るさを変更することができる。また、本実施形態のプロジェクター３００のようにカラー画像を映し出すものにおいては、ホワイトバランスを調整したいという要求がある。この要求に対し、本実施形態のプロジェクター３００によれば、上記変形例５のデューティー比制御を色単位で行って、電気光学装置３７０の３つの表示パネルＤＩ１，ＤＩ２，ＤＩ３間の輝度バランスを調整することにより、赤、緑、青の輝度バランスを調整でき、ホワイトバランスを調整することができる。そして、プロジェクター３００から出射する光の明るさの変更と、ホワイトバランスの調整とを独立して行うことができる。
【０１６２】
なお、本実施形態では、表示パネルＤＩ１，ＤＩ２，ＤＩ３として、上述したように赤、緑、青の特定の色のみを発光するものに限定されることなく、他の色を発光するものであっても良い。
【０１６３】
また、上記実施形態では、各表示パネルＤＩ１，ＤＩ２，ＤＩ３が赤、緑、青の画像を表示する場合について説明したが、それぞれの各表示パネルＤＩ１，ＤＩ２，ＤＩ３が画像を表示せず、各表示パネルＤＩ１，ＤＩ２，ＤＩ３が赤、緑、青の光源となっても良い。この場合、各表示パネルＤＩ１，ＤＩ２，ＤＩ３の前に液晶パネル等を配置して、当該液晶パネルにより、各表示パネルＤＩ１，ＤＩ２，ＤＩ３から出射する光に基づいて画像を表示しても良い。
【０１６４】
なお、電気光学装置１については、ヘッドマウント・ディスプレイ２００のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダー、タブレット端末などの携帯情報端末や腕時計、プロジェクターにおける情報表示部にも適用可能である。
【符号の説明】
【０１６５】
１、２７０、３７０…電気光学装置、１０…表示パネル、３…制御回路、５…データ転送線駆動回路、２０…走査線駆動回路、１２…走査線、１４…データ線、１６…給電線、３０…デマルチプレクサー、７０…データ信号供給回路、１１０…画素回路、１１６…給電線、１２１、１２２，１２３，１２４，１２５…トランジスター、１３０…ＯＬＥＤ、１３２…保持容量、２０００…ヘッドマウント・ディスプレイ、３００…プロジェクター、２００…シフトレジスター、２０１（１）〜２０１（ｍ）…第１制御信号発生部、２０１（１）〜２０２（ｍ）…遅延制御部、２０３（１）〜２０３（ｍ）…第２制御信号発生部。
【図１】
2018155832.tif 000003
【図２】
2018155832.tif 000004
【図３】
2018155832.tif 000005
【図４】
2018155832.tif 000006
【図５】
2018155832.tif 000007
【図６】
2018155832.tif 000008
【図７】
2018155832.tif 000009
【図８】
2018155832.tif 000010
【図９】
2018155832.tif 000011
【図１０】
2018155832.tif 000012
【図１１】
2018155832.tif 000013
【図１２】
2018155832.tif 000014
【図１３】
2018155832.tif 000015
【図１４】
2018155832.tif 000016
【図１５】
2018155832.tif 000017
【図１６】
2018155832.tif 000018
【図１７】
2018155832.tif 000019
【図１８】
2018155832.tif 000020