(57)【要約】【課題】電流コラプス現象を抑えつつ十分な高周波特性を発揮することができる半導体装置及びその製造方法を得る。【解決手段】半導体基板１の上にバッファ層２が形成されている。バッファ層２の上にＧａＮチャネル層３が形成されている。ＧａＮチャネル層３の上にＡｌＧａＮ電子走行層４が形成されている。ＡｌＧａＮ電子走行層４の上に窒素極性のＧａＮキャップ層６が形成されている。ＧａＮキャップ層６に複数のリセス７が形成されている。複数のリセス７にそれぞれゲート電極８、ソース電極９、及びドレイン電極１０が形成されている。【選択図】図１
2018200981.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上に形成されたバッファ層と、
前記バッファ層の上に形成されたＧａＮチャネル層と、
前記ＧａＮチャネル層の上に形成されたＡｌＧａＮ電子走行層と、
前記ＡｌＧａＮ電子走行層の上に形成され、窒素極性であり、複数のリセスが形成されたＧａＮキャップ層と、
前記複数のリセスにそれぞれ形成されたゲート電極、ソース電極、及びドレイン電極とを備えることを特徴とする半導体装置。
【請求項２】
半導体基板の上に順にバッファ層、ＧａＮチャネル層、ＡｌＧａＮ電子走行層、及び窒素極性のＧａＮキャップ層を形成する工程と、
前記ＡｌＧａＮ電子走行層をエッチストップ層として用いてＫＯＨにより前記ＧａＮキャップ層をエッチングして複数のリセスを形成する工程と、
前記複数のリセスにそれぞれドレイン電極、ソース電極、ゲート電極を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項３】
前記ＫＯＨにより前記ＧａＮキャップ層をエッチングする際のマスクとしてＳｉＮ、ＳｉＯ、又はＴｉＷを用いることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記バッファ層、前記ＧａＮチャネル層、前記ＡｌＧａＮ電子走行層、及び前記ＧａＮキャップ層の成膜方法として、ＭＢＥ、スパッタ、プラズマＣＶＤ、蒸着法の何れか１つ又は複数を用いることを特徴とする請求項２又は３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速高周波通信に使用するＧａＮ系の半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ＡｌＧａＮ／ＧａＮ−ＨＥＭＴでは、電流コラプス現象を抑えるために、ＧａＮチャネル層及びＡｌＧａＮ電子走行層の上にＧａＮキャップ層を設けている（例えば、特許文献１参照）。ＧａＮキャップ層を厚くするほど電流コラプス現象を抑えることができるが、電極を形成する部位の厚さも厚くなってしまう。このため、２ＤＥＧの電子濃度が減少し、ソース・ドレイン電極のコンタクト抵抗、即ち素子抵抗が上昇して、高周波特性が悪化してしまう。この解決方法として、一般的にリセスにゲートを形成する構造が提案されている（例えば、特許文献２参照）。しかし、ドライエッチングによる２ＤＥＧへのダメージで、動作電流の低下とリーク電流の増大という問題があり、解決方法としては不完全であった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第５３９６９１１号公報
【特許文献２】国際公開第２０１３／００８４２２号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のＧａＮ−ＨＥＭＴでは高周波特性と電流コラプス現象の間にトレードオフがあった。このため、電流コラプス現象が許容できる範囲でＧａＮキャップ層の層厚を設計することが必要であり、十分な高周波特性を発揮できないという問題があった。
【０００５】
本発明は、上述のような課題を解決するためになされたもので、その目的は電流コラプス現象を抑えつつ十分な高周波特性を発揮することができる半導体装置及びその製造方法を得るものである。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置は、半導体基板と、前記半導体基板の上に形成されたバッファ層と、前記バッファ層の上に形成されたＧａＮチャネル層と、前記ＧａＮチャネル層の上に形成されたＡｌＧａＮ電子走行層と、前記ＡｌＧａＮ電子走行層の上に形成され、窒素極性であり、複数のリセスが形成されたＧａＮキャップ層と、前記複数のリセスにそれぞれ形成されたゲート電極、ソース電極、及びドレイン電極とを備えることを特徴とする。
【発明の効果】
【０００７】
本発明では、ＧａＮキャップ層に形成した複数のリセスにそれぞれドレイン電極、ソース電極、ゲート電極を形成する。これにより、ＧａＮキャップ層を厚くしても素子抵抗に影響がないため、電流コラプス現象を抑えつつ十分な高周波特性を発揮することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態に係る半導体装置を示す断面図である。
【図２】本発明の実施の形態に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の実施の形態に係る半導体装置の製造方法を示す断面図である。
【図４】本発明の実施の形態に係る半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【０００９】
図１は、本発明の実施の形態に係る半導体装置を示す断面図である。この半導体装置はＧａＮ−ＨＥＭＴである。半導体基板１は、ＧａＮ系半導体膜を成長できるＳｉＣ基板である。半導体基板１の上にＧａＮ又はＡｌＮからなるＧａＮ成長用のバッファ層２が形成されている。
【００１０】
バッファ層２の上にＧａＮチャネル層３が形成されている。ＧａＮチャネル層３の上にＡｌＧａＮ電子走行層４が形成されている。ＧａＮチャネル層３とＡｌＧａＮ電子走行層４との間に２ＤＥＧ（二次元電子層）５が生成される。
【００１１】
ＡｌＧａＮ電子走行層４の上にＧａＮキャップ層６が形成されている。ＧａＮキャップ層６はガリウム極性ではなく窒素極性であり電流コラプスを抑制する。ＧａＮキャップ層６の一部又は全部取り除かれて複数のリセス７が形成されている。複数のリセス７にそれぞれゲート電極８、ソース電極９、及びドレイン電極１０が形成されている。
【００１２】
続いて、本実施の形態に係る半導体装置の製造工程を説明する。図２〜４は、本発明の実施の形態に係る半導体装置の製造方法を示す断面図である。まず、図２に示すように、半導体基板１の上に順にバッファ層２、ＧａＮチャネル層３、及びＡｌＧａＮ電子走行層４をＭＯＣＶＤにより形成する。次に、窒素極性のＧａＮキャップ層６を形成する。次に、ＧａＮキャップ層６の上に、リセス形成用のレジストマスク１１をフォトリソグラフィにより形成する。
【００１３】
次に、図３に示すように、ＡｌＧａＮ電子走行層４をエッチストップ層として用いて、濃度５０％程度、温度１００℃以上のＫＯＨによりＧａＮキャップ層６をＡｌＧａＮ電子走行層４まで選択的にウェットエッチングして複数のリセス７を形成する。次に、図４に示すように、レジストマスク１１を有機溶剤又はレジスト剥離剤により除去する。その後、複数のリセス７にそれぞれゲート電極８、ソース電極９、及びドレイン電極１０を蒸着法により形成する。以上の工程により本実施の形態に係る半導体装置が製造される。
【００１４】
以上説明したように、本実施の形態では、ＧａＮキャップ層６に形成した複数のリセス７にそれぞれゲート電極８、ソース電極９、及びドレイン電極１０を形成する。これにより、ＧａＮキャップ層６を厚くしても素子抵抗に影響がないため、電流コラプス現象を抑えつつ十分な高周波特性を発揮することができる。
【００１５】
また、ＫＯＨを用いることにより、エッチストップ層であるＡｌＧａＮ電子走行層４までＧａＮキャップ層６をダメージフリーでエッチングすることができる。また、ＫＯＨによりＧａＮキャップ層６をエッチングする際のマスクとして、レジストマスク１１の代わりに、ＳｉＮ又はＳｉＯなどの絶縁膜、ＴｉＷなどの金属膜を用いることもできる。その場合はレジストマスクでパターンを用いたドライエッチングによりそれらの膜をパターニングする。それらの膜をマスクとして用いてＫＯＨで複数のリセス７を形成した後に、それらの膜をＢＨＦ（バッファードフッ酸）などの薬液で除去する。
【００１６】
なお、バッファ層２、ＧａＮチャネル層３、ＡｌＧａＮ電子走行層４、及びＧａＮキャップ層６の成膜方法として、ＭＢＥ、スパッタ、プラズマＣＶＤ、蒸着法の何れか１つ又は複数を用いる。また、半導体基板１はＳｉＣに限らず、Ｓｉ、ＧａＮ、サファイア（Ａｌ２Ｏ３）、又はＧａＡｓでもよい。また、ＧａＮキャップ層６は窒素極性であるが、他の層は窒素極性でもガリウム極性でもよい。
【符号の説明】
【００１７】
１  半導体基板、２  バッファ層、３  ＧａＮチャネル層、４  ＡｌＧａＮ電子走行層、６  ＧａＮキャップ層、７  リセス、８  ゲート電極、９  ソース電極、１０  ドレイン電極、１１  レジストマスク
【図１】
2018200981.tif 000003
【図２】
2018200981.tif 000004
【図３】
2018200981.tif 000005
【図４】
2018200981.tif 000006