(57)【要約】【課題】構成が簡易化された電子スピン共鳴装置を提供する。【解決手段】電子スピン共鳴装置１は、整合同調回路５０と共振器４１とを有する共振部４０と、発振器２１を有し、発振器２１の発振周波数に基づく高周波を共振器４１に出力する高周波出力部２０と、共振器４１で反射された高周波の反射波の強度情報と位相情報とを有するＩ（Ｉｎ−ｐｈａｓｅ）信号及びＱ（Ｑｕａｄｒａｔｕｒｅ−ｐｈａｓｅ）信号をそれぞれ共振部４０に負帰還する制御部１０と、を備え、整合同調回路５０は、Ｉ信号及びＱ信号の一方に基づいて共振部４０のインピーダンスを調整し、Ｉ信号及びＱ信号の他方に基づいて共振器４１の共振周波数を高周波の周波数に同調する。【選択図】図１
2018155518.tif 000002
【特許請求の範囲】
【請求項１】
整合同調回路と共振器とを有する共振部と、
発振器を有し、前記発振器の発振周波数に基づく高周波を前記共振器に出力する高周波出力部と、
前記共振器で反射された前記高周波の反射波の強度情報と位相情報とを有するＩ（Ｉｎ−ｐｈａｓｅ）信号及びＱ（Ｑｕａｄｒａｔｕｒｅ−ｐｈａｓｅ）信号をそれぞれ前記共振部に負帰還する制御部と、を備え、
前記整合同調回路は、前記Ｉ信号及び前記Ｑ信号の一方に基づいて前記共振部のインピーダンスを調整し、前記Ｉ信号及び前記Ｑ信号の他方に基づいて前記共振器の共振周波数を前記高周波の周波数に同調する、
電子スピン共鳴装置。
【請求項２】
前記電子スピン共鳴装置は、さらに、前記反射波の位相を前記共振器に入射する高周波の位相に対して略４５度又は略２２５度に調整する位相器を備える、
請求項１に記載の電子スピン共鳴装置。
【請求項３】
前記電子スピン共鳴装置は、さらに、
前記反射波をフィルタリングするバンドパスフィルタと、
フィルタリングされた反射波をデジタル変換するＡＤコンバータと、を備え、
前記高周波出力部は、さらに、
前記発振器の発振周波数をｍ（ｍは奇数）×ｎ（ｎは整数）で分周する第１分周器と、
前記発振器の発振周波数を４×ｎで分周する第２分周器と、を有し、
前記発振器の発振周波数に基づく高周波として、前記第２分周器で分周された周波数の高周波信号を前記共振器に出力し、
前記ＡＤコンバータは、前記第１分周器で分周された周波数をサンプリング周波数として、前記フィルタリングされた反射波をデジタル変換する、
請求項１又は２に記載の電子スピン共鳴装置。
【請求項４】
前記制御部は、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）により構成される、
請求項１〜３のいずれか１項に記載の電子スピン共鳴装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子スピン共鳴（ＥＰＲ：Ｅｌｅｃｔｒｏｎ  Ｐａｒａｍａｇｎｅｔｉｃ  Ｒｅｓｏｎａｎｃｅ）を用いた生体中のフリーラジカルのイメージングが可能な電子スピン共鳴装置に関する。
【背景技術】
【０００２】
一般的に、ＥＰＲ測定法は、電子が有する磁気モーメントの運動を利用して、フリーラジカルのような不対電子を持つ原子や分子について測定する方法である。ＥＰＲ測定により、例えば、小動物中のフリーラジカルのイメージングを行うことができる。
【０００３】
電子スピン共鳴装置には、主に、連続波ＥＰＲ（ＣＷ−ＥＰＲ）法が採用されている。ＣＷ−ＥＰＲ法は、共振器に供給される高周波（マイクロ波）の周波数を一定にし、磁場掃引を行うことでＥＰＲ信号を測定する方法である。ＥＰＲ測定では、ＥＰＲ吸収が発生すると共振器の整合がずれて反射波が発生し、反射波の強度と位相を検出することでＥＰＲ信号を取得できる。このとき、高感度化のために、さらに、磁場変調をかけて測定される。
【０００４】
しかしながら、反射波は、共振器の不整合により発生するため、小動物等の動き等による共振器の不整合によっても発生する。つまり、ＥＰＲ吸収による反射波を測定するために、小動物等の動き等による反射波を抑制する必要がある。
【０００５】
そこで、共振器の共振周波数を共振器に供給される高周波の周波数に同調させる自動同調回路、及び、共振器のインピーダンスを整合する自動整合回路が組み込まれた電子スピン共鳴装置が提案されている（例えば、特許文献１参照）。特許文献１の技術によれば、ＥＰＲ測定を安定的に行うことができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１０３３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１の技術では、高周波の周波数をＦＭ変調することで共振器の共振周波数とのずれを検知し、負帰還することで共振器の共振周波数を安定化している。また、整合用の調整信号をＡＭ変調し、位相検波することで共振器の整合の度合いを検知し、負帰還することで共振器の整合を安定化している。
【０００８】
しかしながら、これらの変調方式を用いて反射波を抑制するために、変調周波数生成回路、位相検波回路及びフィードバック信号生成回路などからなるアナログ制御回路が用いられており、電子スピン共鳴装置の構成が複雑になってしまっている。電子スピン共鳴装置の構成が複雑になることで、ＥＰＲ信号の信号（Ｓｉｇｎａｌ）と雑音（Ｎｏｉｓｅ）との比であるＳＮ比の劣化、及び電子スピン共鳴装置の高コスト化などの問題がある。
【０００９】
そこで、本発明は、上記問題に鑑みてなされたものであり、構成が簡易化された電子スピン共鳴装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の一形態に係る電子スピン共鳴装置は、整合同調回路と共振器とを有する共振部と、発振器を有し、前記発振器の発振周波数に基づく高周波を前記共振器に出力する高周波出力部と、前記共振器で反射された前記高周波の反射波の強度情報と位相情報とを有するＩ（Ｉｎ−ｐｈａｓｅ）信号及びＱ（Ｑｕａｄｒａｔｕｒｅ−ｐｈａｓｅ）信号をそれぞれ前記共振部に負帰還する制御部と、を備え、前記整合同調回路は、前記Ｉ信号及び前記Ｑ信号の一方に基づいて前記共振部のインピーダンスを調整し、前記Ｉ信号及び前記Ｑ信号の他方に基づいて前記共振器の共振周波数を前記高周波の周波数に同調する。
【００１１】
これによれば、反射波の強度情報と位相情報とを有するＩベースバンド成分（Ｉ信号と呼ぶ）及びＱベースバンド成分（Ｑ信号と呼ぶ）がそれぞれ直接共振器（共振部）の整合及び同調を行う整合同調回路に負帰還され、共振器（共振部）の整合と同調とを同時に行うことができる。つまり、従来から用いられているＡＭ変調及びＦＭ変調が用いられないため、アナログ制御回路が不要になり、電子スピン共鳴装置の構成を簡易化することができる。したがって、ＳＮ比が向上しフリーラジカルを高精度にイメージングすることができ、また、電子スピン共鳴装置を低コスト化することができる。
【００１２】
また、前記電子スピン共鳴装置は、さらに、前記反射波の位相を前記共振器に入射する高周波の位相に対して略４５度又は略２２５度に調整する位相器を備えることにしてもよい。
【００１３】
これによれば、負帰還されるＩ信号及びＱ信号の強度を略同じにすることができる。
【００１４】
また、前記電子スピン共鳴装置は、さらに、前記反射波をフィルタリングするバンドパスフィルタと、フィルタリングされた反射波をデジタル変換するＡＤコンバータと、を備え、前記高周波出力部は、さらに、前記発振器の発振周波数をｍ（ｍは奇数）×ｎ（ｎは整数）で分周する第１分周器と、前記発振器の発振周波数を４×ｎで分周する第２分周器と、を有し、前記発振器の発振周波数に基づく高周波として、前記第２分周器で分周された周波数の高周波を前記共振器に出力し、前記ＡＤコンバータは、前記第１分周器で分周された周波数をサンプリング周波数として、前記フィルタリングされた反射波をデジタル変換することにしてもよい。
【００１５】
これによれば、信号をバンドパスフィルタにより所望の帯域に制限し、サンプリング周波数よりも高い周波数の情報を取り出すバンドパスサブサンプリングを用いることができ、ＤＣオフセット等を除去することができる。また、汎用の周波数発生器の代わりに第１分周器及び第２分周器を用いることで、それぞれが同期している、ＡＤコンバータ用のクロック信号と位相ノイズの低い高周波を生成することができる。
【００１６】
また、前記制御部は、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）により構成されることにしてもよい。
【００１７】
これによれば、例えば、電子スピン共鳴装置に用いられるＤＤＣ（Ｄｉｇｉｔａｌ  Ｄｏｗｎ  Ｃｏｎｖｅｒｔｏｒ）、位相器及びデジタルフィルタ等のＤＳＰ（Ｄｉｇｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）をＦＰＧＡにより実現できる。また、近年、ＦＰＧＡが低コストで実現されているため、電子スピン共鳴装置をより低コスト化することができる。
【発明の効果】
【００１８】
本発明により、構成が簡易化された電子スピン共鳴装置を実現できる。
【００１９】
よって、本発明に係る電子スピン共鳴装置は、ＥＰＲ技術の普及に役立ち、多くのライフサイエンス研究者に用いられることで、生命科学・医学領域でのレドックス研究に貢献できるものと期待される。
【図面の簡単な説明】
【００２０】
【図１】実施の形態に係る電子スピン共鳴装置の一例を示す回路構成図である。
【図２】実施の形態に係るＦＰＧＡの一例を示すブロック図である。
【図３】実施の形態に係る整合同調回路の一例を示す回路構成図である。
【図４】反射波の位相と共振器のカップリング状態との関係を示す図である。
【図５】実施の形態に係る整合同調回路により整合及び同調が行われたときの反射波の強度を示す図である。
【図６】実施の形態に係る電子スピン共鳴装置及び従来の電子スピン共鳴装置により取得されるＥＰＲスペクトルを示す図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態等は、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００２２】
図１は、実施の形態に係る電子スピン共鳴装置１の一例を示す回路構成図である。
【００２３】
電子スピン共鳴装置１は、ＣＷ−ＥＰＲ法によりＥＰＲ測定をするための装置であり、制御部１０、高周波出力部２０、高周波取得部３０、共振部４０、磁気回路部６０、サーキュレータ７０、ＬＮＡ（Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ）８０及びＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）９０を備える。
【００２４】
制御部１０は、ＦＰＧＡ１００、ＤＡコンバータ（ＤＡＣ）１１ａ〜１１ｈ及びＵＳＢ−ＩＯポート１２を備える。
【００２５】
ＦＰＧＡ１００は、書き込まれたプログラムにより任意の回路構成を形成するプログラマブルデバイスである。例えば、一般的な電子スピン共鳴装置に用いられるＤＤＣ、位相器若しくはデジタルフィルタ等のＤＳＰがＦＰＧＡ１００により実現される。ＦＰＧＡ１００の動作については、後述する図２で詳細に説明する。
【００２６】
ＤＡＣ１１ａ〜１１ｈは、ＦＰＧＡ１００から取得するデジタルデータをアナログデータに変換する電子回路である。ＤＡＣ１１ａは、後述する増幅器６１ａに磁場変調信号を出力する。ＤＡＣ１１ｂは、後述する掃引部６３ａに磁場掃引をするための信号を出力する。ＤＡＣ１１ｃは、後述する共振器４１（整合同調回路５０）に整合制御（ＭＣ：Ｍａｔｃｈｉｎｇ  Ｃｏｎｔｒｏｌ）信号を出力する。ＤＡＣ１１ｄは、共振器４１（整合同調回路５０）に同調制御（ＴＣ：Ｔｕｎｉｎｇ  Ｃｏｎｔｒｏｌ）信号を出力する。ＤＡＣ１１ｅ〜１１ｇは、後述する勾配磁場制御部６２ａに勾配磁場を生成するための信号を出力する。ＤＡＣ１１ｈは、後述する発振器２１に発振周波数に応じた電圧を供給する。
【００２７】
ＵＳＢ−ＩＯポート１２は、ＵＳＢケーブル等が差し込まれる接続口であり、ＰＣ９０等と制御部１０とを接続する。
【００２８】
ＰＣ９０は、制御部１０に接続されるコンピュータであり、制御部１０（ＦＰＧＡ１００）とデータ転送を行う。ＰＣ９０は、磁場掃引するためのデジタルデータ及び勾配磁場を生成するためのデジタルデータを生成し、これらのデータは、ＦＰＧＡ１００が有するＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）に記憶される。また、ＰＣ９０は、制御部１０（ＦＰＧＡ１００）から受け取ったＥＰＲデータを処理することでフリーラジカルのイメージングを行う。
【００２９】
高周波出力部２０は、発振器２１、第１分周器２２、第２分周器２３、減衰器２４及び位相器２５を有し、発振器２１の発振周波数に基づく高周波を、サーキュレータ７０を介して共振器４１に出力する。また、高周波出力部２０は、発振器２１の発振周波数に基づくクロック信号を後述するＡＤコンバータ（ＡＤＣ）３３に出力する。
【００３０】
発振器２１は、例えば、供給される電圧に応じて発振周波数を制御するＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）であり、ＦＰＧＡ１００で生成された、目的の発振周波数に対応するデジタルデータがＤＡＣ１１ｈでアナログ電圧に変換され発振器２１が有する発振周波数制御ポートに出力される。
【００３１】
第１分周器２２は、発振器２１の発振周波数をｍ（ｍは奇数）×ｎ（ｎは整数）で分周する分周器であり、クロック信号を、位相器２５を介してＡＤＣ３３に出力する。
【００３２】
第２分周器２３は、発振器２１の発振周波数を４×ｎで分周する分周器であり、高周波を、減衰器２４を介してサーキュレータ７０に出力する。
【００３３】
ＥＰＲの共鳴周波数は、外部磁場に応じて決まる。本実施の形態では、後述するように外部磁場がおよそ２７ｍＴであることから、高周波の周波数としては、およそ７５０ＭＨｚが用いられる。例えば、ｎ＝１（第２分周器２３の分周比が１／４）の場合に、高周波の周波数が７５０ＭＨｚとなるためには、発振器２１の発振周波数として３ＧＨｚが用いられる。同様に、ｎ＝２（第２分周器２３の分周比が１／８）の場合に、高周波の周波数が７５０ＭＨｚとなるためには、発振器２１の発振周波数として６ＧＨｚが用いられる。本実施の形態では、第２分周器２３として、発振器２１の発振周波数を例えば４（ｎ＝１）で分周する分周器が用いられ、発振器２１の発振周波数としては、３ＧＨｚが用いられる。
【００３４】
また、ＡＤＣ３３は、後述するように、５００ＭｓｐｓのＡＤコンバータであることから、ＡＤＣ３３を駆動させるためには、クロック信号の周波数は、５００ＭＨｚ以下となる必要がある。本実施の形態では、発振器２１の発振周波数として３ＧＨｚが用いられるため、第１分周器２２について、最小のｍ×ｎは７となる（クロック信号の周波数が４２８．６ＭＨｚとなる）。例えば、ｍ×ｎ＝５の場合、クロック信号の周波数は６００ＭＨｚとなり、ＡＤＣ３３は駆動できない。なお、発振器２１の発振周波数が６ＧＨｚ（ｎ＝２）の場合、第１分周器２２について、最小のｍ×ｎは１４となる。
【００３５】
例えば、発振周波数が７５０ＭＨｚの発振器が用いられる場合に、クロック信号の周波数を４２８．６ＭＨｚとするためには、４倍の逓倍器を用いて３ＧＨｚを作り、その後、第１分周器２２を用いて７で分周する必要がある。この場合、逓倍器は、変換損失及び付加位相ノイズ等が大きいため、電子スピン共鳴装置の性能が劣化してしまうおそれがある。これに対して、電子スピン共鳴装置１は、逓倍器が用いられておらず、発振周波数が３ＧＨｚの発振器２１、分周比が１／４の第２分周器２３、及び、分周比が１／７の第１分周器２２が用いられているため、電子スピン共鳴装置１の性能が劣化してしまうことを抑制できる。また、第２分周器２３が用いられることで、高い周波数から分周されて生成された高周波の位相ノイズを低減できる。例えば、周波数が２倍変わることで位相ノイズは６ｄＢ低下する。本実施の形態では、第２分周器２３の分周比が１／４のため、位相ノイズを１２ｄＢ低下させることができる。
【００３６】
減衰器２４は、例えば、デジタルステップアッテネータであり、第２分周器２３から入力された高周波をＦＰＧＡ１００から供給される制御データに応じた強度まで減衰させ、サーキュレータ７０に出力する。
【００３７】
位相器２５は、ＡＤＣ３３に出力されるクロック信号の位相を調整する。クロック信号の位相は、例えば、３６０度以上変化させることができる。詳細は後述するが、位相器２５は、クロック信号の位相を調整することで、検出される反射波の位相を共振器４１に入射する高周波の位相に対して略４５度又は略２２５度に調整する。
【００３８】
サーキュレータ７０は、高周波出力部２０から高周波を共振器４１に供給し、共振器４１で反射された反射波を、ＬＮＡ８０を介して高周波取得部３０に伝送する。サーキュレータ７０は、高周波出力部２０に接続された入力ポートとＬＮＡ８０に接続された出力ポートとのアイソレーション特性として、７５０ＭＨｚ帯で少なくとも３０ｄＢ以上のアイソレーション特性を有している。
【００３９】
共振部４０は、後述する図３に示すように、共振器４１、整合同調回路５０を有する。図１では、共振器４１及び整合同調回路５０の図示を省略している。共振器４１は、例えば１ターンコイルを有するループギャップ共振器であり、内部に小動物等の試料が置かれる。共振器４１には、整合同調回路５０と同軸ケーブルとを介してサーキュレータ７０から高周波が供給される。内部に試料が置かれた共振器４１から反射された反射波は、整合同調回路５０と同軸ケーブルとを介してサーキュレータ７０に戻される。
【００４０】
磁気回路部６０は、 変調コイル６１、変調コイル６１に供給する電力を増幅する増幅器６１ａ、勾配コイル６２、勾配磁場制御部６２ａ、掃引コイル６３、及び、磁場掃引制御部６３ａを有する。なお、磁気回路部６０は、例えば２７ｍＴの永久磁石（図示せず）を有する。
【００４１】
変調コイル６１は、高感度のＥＰＲ測定を実現するために変調磁場を試料に印加するコイルであり、ＤＡＣ１１ａからの磁場変調信号が増幅器６１ａに増幅されて供給される。変調コイル６１は、例えば、サドルコイルであり、共振器４１を囲うように配置される。
【００４２】
勾配コイル６２は、勾配磁場を生成するためのコイルである。勾配磁場制御部６２ａは、ＤＡＣ１１ｅ〜１１ｇからの、ｘ方向、ｙ方向及びｚ方向に関して空間的に線形な磁場を生成するための信号に応じて、勾配コイル６２に流れる電流を制御する。
【００４３】
掃引コイル６３は、磁場掃引を行うためのコイルである。磁場掃引制御部６３ａは、ＤＡＣ１１ｂからの磁場掃引をするための信号に応じて、掃引コイル６３に流れる電流を制御する。掃引コイル６３は、例えばヘルムホルツコイルである。
【００４４】
高周波取得部３０は、サーキュレータ７０から出力され、ＬＮＡ８０で増幅された反射波を取得する。高周波取得部３０は、ＬＮＡ３１、バンドパスフィルタ（ＢＰＦ）３２及びＡＤＣ３３を有する。
【００４５】
ＬＮＡ３１は、ＬＮＡ８０で増幅された反射波を再度増幅する。
【００４６】
ＢＰＦ３２は、ＬＮＡ３１で増幅された反射波をフィルタリングするフィルタであり、例えば、ＳＡＷ（Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）フィルタである。ＢＰＦ３２は、バンドパスサブサンプリングを行うために、反射波の周波数を例えば７４０ＭＨｚ〜７６０ＭＨｚに制限する。
【００４７】
ＡＤＣ３３は、ＢＰＦ３２によってフィルタリングされた反射波をデジタル変換し、ＦＰＧＡ１００にデジタルデータを出力する。ＡＤＣ３３は、例えば５００Ｍｓｐｓ、１２ビットの高速ＡＤコンバータである。ＡＤＣ３３は、第１分周器２２からのクロック信号に応じたサンプリング周波数で、反射波をサンプリングする。本実施の形態では、当該サンプリング周波数は、高周波の周波数の４／７倍となる。ＡＤＣ３３のサンプリング周波数としては、バンドパスサブサンプリングを使用したデジタルダウンコンバートに対応する周波数が選択される。
【００４８】
次に、ＦＰＧＡ１００の動作の詳細について図２を用いて説明する。
【００４９】
図２は、実施の形態に係るＦＰＧＡ１００の一例を示すブロック図である。
【００５０】
ＦＰＧＡ１００は、機能構成要素として、ＤＤＣ部１０１、ダウンサンプリング部１０２、位相器１０３、ＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）ローパスフィルタ（ＬＰＦ）１０４、加算減算器１０５、ダウンサンプリング部１０６、ＦＩＲＢＰＦ１０７、ＤＤＣ部１０８、積分器１１０、減衰器１１１、ＮＣＯ（Ｎｕｍｅｒｉｃａｌ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）１１２及び減衰器１１３を有する。本実施の形態では、ＦＰＧＡ１００は、制御部１０に設けられているが、ＦＰＧＡ１００が有するこれらの機能構成要素は、例えば、制御部１０と高周波取得部３０とに分散配置されてもよい。具体的には、ＤＤＣ部１０１及びダウンサンプリング部１０２が高周波取得部３０に設けられたＦＰＧＡによって実現され、その他の機能構成要素がＦＰＧＡ１００によって実現されてもよい。
【００５１】
ＤＤＣ部１０１は、ＡＤＣ３３から出力された反射波（デジタルデータ）の振幅情報と位相情報とを有するＩベースバンド成分（Ｉ信号と呼ぶ）及びＱベースバンド成分（Ｑ信号と呼ぶ）を得るために、当該デジタルデータを０Ｈｚ近傍に周波数変換する処理であるデジタルダウンコンバート処理を行う。ＤＤＣ部１０１は、当該デジタルデータに対して１回目の間引き処理を行うことで、当該デジタルデータを２つのデータに分ける。ＤＤＣ部１０１は、１回目の間引き処理により得られる２つのデータのうちの一方のデータに対して２回目の間引き処理を行うことで、当該一方のデータをさらに２つのデータに分ける。そして、ＤＤＣ部１０１は、２回目の間引き処理により得られる２つのデータのそれぞれを引き算することにより、例えばＩ信号を取得する。ＤＤＣ部１０１は、１回目の間引き処理により得られる２つのデータのうちの他方のデータについても同じように処理を行うことにより、例えばＱ信号を取得する。各間引き処理により、データのサンプリング周波数は、ＡＤＣ３３のサンプリング周波数の１／４となり、また引き算をすることにより、ＡＤＣ３３に起因するＤＣオフセットは相殺される。
【００５２】
反射波の位相は、例えば、位相器２５を用いてＡＤＣ３３のクロック信号の位相を調整することにより、共振器４１に入射する高周波の位相に対して略４５度又は略２２５度に調整される。なお、後述するように、ＦＰＧＡ１００上に実装された位相器１０３により、同様に反射波の位相が信号処理により調整されてもよい。この場合、高周波出力部２０は、位相器２５を有していなくてもよい。これらの方法により、Ｉ信号及びＱ信号は、強度が略同じに調整される。
【００５３】
ダウンサンプリング部１０２は、０Ｈｚ近傍にダウンコンバートされたＩ信号及びＱ信号のサンプリング周波数を積算と間引き処理することにより、サンプリング周波数を低下させる。例えば、ダウンサンプリング部１０２は、ＡＤＣ３３でのサンプリング周波数の１／６４の周波数にしたＩ信号及びＱ信号を出力する。
【００５４】
位相器１０３は、（Ｉ+ｊＱ）×（ｃｏｓθ＋ｊｓｉｎθ）で表される処理を行う複素数の除算器である。ただし、ｊは虚数単位であり、θはシフトさせる位相量である。位相器１０３は、Ｉ信号及びＱ信号の信号強度を略同じにする為に、反射波の位相を共振器４１に入射する高周波の位相に対して略４５度又は略２２５度に調整する。位相のシフト量は、ＰＣ９０からＦＰＧＡ１００に制御信号が転送されることで制御することができる。また、Ｉ信号及びＱ信号の絶対値の差を積分し、位相器１０３に負帰還することにより、反射波の位相を共振器４１に入射する高周波の位相に対して略４５度又は略２２５度に自動制御することができる。
【００５５】
ＦＩＲＬＰＦ１０４は、低域通過型のデジタルフィルタであり、変調コイル６１による磁場変調の周波数の２倍以上大きい高周波成分のノイズ除去をダウンサンプリング１０６の処理の前に行うことで、ダウンサンプリング部１０６の処理に起因する高周波ノイズの折り返し成分を低減させる。
【００５６】
ＦＩＲＬＰＦ１０４から出力されたＩ信号及びＱ信号は、試料（小動物等）の動き等によって発生する共振器４１のインピーダンス変化に起因する不整合による反射波を抑制するために共振部４０に負帰還されるが、ＦＩＲＬＰＦ１０４から出力されたＩ信号及びＱ信号は、ＥＰＲ信号の生成のためにも使われる。まずは、ＥＰＲ信号の生成のための処理について説明する。
【００５７】
加算減算器１０５は、Ｉ信号とＱ信号との減算及び加算を行う。ＥＰＲ吸収により発生する反射波は、ＥＰＲ分散により発生する反射波と位相が９０度異なる。さらに、ＥＰＲ分散による反射波は、温度や動物の動き等による共振器４１の特性の変動に伴う不整合による反射波と同じ位相である。Ｉ信号とＱ信号の強度がほぼ同じになるように、例えば位相器１０３を用いて、位相を調整しているため、Ｉ信号とＱ信号との減算により、ＥＰＲ吸収により発生する反射波が残り、ＥＰＲ分散により発生する反射波が消える。一方、Ｉ信号とＱ信号との加算により、ＥＰＲ分散により発生する反射波が残り、ＥＰＲ吸収により発生する反射波が消える。ただし、測定したＥＰＲスペクトルを確認しながら位相を調整していくことで、最終的にはＥＰＲ吸収のみを確実に取り出すことができる。
【００５８】
後述する整合同調回路５０によって共振器４１からの反射波は抑制されるが、変調コイル６１によって変調磁場が生成されるため、ＥＰＲ信号（ＥＰＲ吸収により発生する反射波及びＥＰＲ分散により発生する反射波）は高い周波数の信号となる。したがって、共振部４０に負帰還される信号の帯域幅が変調磁場の周波数よりも小さい場合には、変調磁場の周波数のＥＰＲ信号は抑制されずに残る。例えば、変調磁場の周波数は１０５ｋＨｚであり、小動物等の動きの周波数に比べて高いため、小動物等の動きによる反射波は消え、高い周波数のＥＰＲ信号は残る。そして、ＥＰＲ信号は、ダウンサンプリング部１０６、ＦＩＲＢＰＦ１０７、ＤＤＣ部１０８によって、デジタルバンドパスサブサンプリングが行われ、復調される。
【００５９】
ダウンサンプリング部１０６は、加算減算器１０５から出力された、変調されたＥＰＲ信号をその変調周波数の４倍の周波数でサンプリングされたＥＰＲ信号となるように間引き処理を行う。例えば、ダウンサンプリング部１０６は、当該変調されたＥＰＲ信号が、ＡＤＣ３３でのサンプリング周波数の１／１０２４の周波数にサンプリングされたＥＰＲ信号になるように間引き処理を行う。
【００６０】
ＦＩＲＢＰＦ１０７は、ダウンサンプリング部１０６から出力された、変調されたＥＰＲ信号に適用され、変調周波数付近の信号を通過させる帯域通過型のデジタルフィルタである。ＦＩＲＢＰＦ１０７は、例えば、タップ数が３０１のデジタルフィルタであり、デジタルバンドパスサブサンプリングを行うために、帯域幅を５ｋＨｚ程度に制限する。
【００６１】
ＤＤＣ部１０８は、変調されたＥＰＲ信号を復調し、そのＩ信号及びＱ信号を得るためのデジタルダウンコンバート処理を行う。また、ＤＤＣ部１０８は、ＥＰＲ信号に対して１回目の間引き処理を行うことで、当該ＥＰＲ信号を２つのデータに分ける。ＤＤＣ部１０８は、１回目の間引き処理により得られる２つのデータのうちの一方のデータに対して２回目の間引き処理を行うことで、当該一方のデータをさらに２つのデータに分ける。そして、ＤＤＣ部１０８は、２回目の間引き処理により得られる２つのデータのそれぞれを引き算することにより、例えばＩ信号を取得する。ＤＤＣ部１０８は、１回目の間引き処理により得られる２つのデータのうちの他方のデータについても同じように処理を行うことにより、例えばＱ信号を取得する。例えば、ＤＤＣ部１０８は、ＡＤＣ３３でのサンプリング周波数の１／４０９６のサンプリング周波数で０Ｈｚ近傍にダウンコンバートされたＥＰＲ信号を出力する。
【００６２】
なお、デジタルバンドパスサブサンプリング及び磁場変調のタイミングを同期させるために、ＮＣＯ１１２は、ＡＤＣ３３のクロック信号を用いて磁場変調信号を生成し、減衰部１１３は、当該磁場変調信号の強度を調整する。 それらにより、変調コイル６１から発生する変調磁場の位相と強度を調整することができる。
【００６３】
このようにして、ＥＰＲ信号は復調され、ＥＰＲデータはＰＣ９０に転送される。
【００６４】
次に、試料（小動物等）の動き等によって発生する共振器４１のインピーダンス変化に起因する不整合による反射波を抑制するための処理について説明する。
【００６５】
積分器１１０は、反射波を０とする制御目標に反射波を一致させるために必要となり、ＦＩＲＬＰＦ１０４から出力されたＩ信号及びＱ信号を積分する。
【００６６】
減衰部１１１は、積分されたＩ信号及びＱ信号の強度を調整する。
【００６７】
そして、Ｉ信号は、ＤＡＣ１１ｃによってアナログ変換される。アナログ変換されたＩ信号は、共振器４１の整合制御のためのＭＣ信号として使われる。また、Ｑ信号は、ＤＡＣ１１ｄによってアナログ変換される。アナログ変換されたＱ信号は、共振器４１の同調制御のためのＴＣ信号として使われる。ＭＣ信号及びＴＣ信号の電圧レンジは、例えば、０Ｖから１９Ｖである。ＭＣ信号及びＴＣ信号は整合同調回路５０に入力される。
【００６８】
図３は、実施の形態に係る整合同調回路５０の一例を示す回路構成図である。図３に示されるように、ＭＣ信号はバラクタダイオード５１及び５２に逆電圧を誘起させる。つまり、ＭＣ信号の電圧値に応じて共振器４１に並列に接続されたバラクタダイオード５１及び５２の容量値が変化し、共振部４０のインピーダンスが変化する。具体的には、ＭＣ信号の電圧値に応じて、共振部４０に接続された部品又は同軸ケーブル等とのインピーダンス整合が行われる。また、ＴＣ信号はバラクタダイオード５３に逆電圧を誘起させる。つまり、ＴＣ信号の電圧値に応じてバラクタダイオード５３の容量値が変化し、共振器４１の共振周波数が変化する。具体的には、ＴＣ信号の電圧値に応じて、共振器４１の共振周波数と高周波の周波数との同調が行われる。
【００６９】
なお、ＭＣ信号が入力されるポートに接続された抵抗５４ａ及びコンデンサ５５ａ、並びに、ＴＣ信号が入力されるポートに接続された抵抗５４ｂ及びコンデンサ５５ｂによりそれぞれＣＲフィルタが形成される。各ＣＲフィルタは、遮断周波数が例えば１．６ｋＨｚであり、ＭＣ信号及びＴＣ信号を平滑し、制御の帯域を狭める。また、各ＣＲフィルタは、磁場変調により配線に電圧ノイズが誘起された場合に、その電圧ノイズが各バラクタダイオードに印加されないように、当該電圧ノイズをフィルタする役割がある。また、インダクタ５６ａ〜５６ｃは、高周波を遮断し、直流を含む低周波を導通する。つまり、インダクタ５６ａ〜５６ｃは、ローパスフィルタとなる。
【００７０】
このように、整合同調回路５０は、Ｉ信号及びＱ信号の一方（本実施の形態ではＩ信号）に基づいて共振部４０のインピーダンスを調整し（例えば５０Ωにし）、Ｉ信号及びＱ信号の他方（本実施の形態ではＱ信号）に基づいて共振器４１の共振周波数を高周波の周波数に同調する。これにより、共振器４１は、クリティカルカップリング状態となっていき、共振器４１からの反射波は抑制される。
【００７１】
なお、ＭＣ信号及びＴＣ信号は、それぞれ独立して扱われるため、それぞれ同程度の強度であることが好ましい。ＭＣ信号及びＴＣ信号のうちの一方の強度が大きいと他方の強度が小さくなるためである。これについて、図４を用いて説明する。
【００７２】
図４は、反射波の位相と共振器４１のカップリング状態との関係を示す図である。
【００７３】
図４の（ａ）及び（ｃ）に示されるように、共振器４１がオーバーカップリング状態又はアンダーカップリング状態の場合、共振器４１からの反射波が発生する。反射波の位相は、入射波の位相を基準にすると、カップリング状態に応じて０度または１８０度となる。ただし、一般的には、ＡＤＣ３３で検出される反射波の位相は、共振部４０に接続されるケーブルの長さ又は共振部４０に接続される部品等によって変化するため、位相器２５又は位相器１０３を用いることで、反射波の位相を所望の位相θにすることができる。つまり、位相器２５又は位相器１０３によって位相を補償することができる。Ｉ信号及びＱ信号の強度は反射波の位相θに応じて変化し、図４の（ａ）に示されるように位相θが略４５度、又は、図４の（ｃ）に示されるように位相θが略２２５度のときに、Ｉ信号及びＱ信号の強度は同程度となる。そして、整合同調回路５０にＩ信号及びＱ信号が負帰還されることで、共振器４１は、図４の（ｂ）に示されるようにクリティカルカップリング状態となり、共振器４１からの反射波は例えばゼロになる。ここで、整合同調回路５０により整合及び同調が行われたときの反射波について、図５を用いて説明する。
【００７４】
図５は、実施の形態に係る整合同調回路５０により整合及び同調が行われたときの反射波の強度を示す図である。横軸は、共振器４１に入射する高周波の周波数を示し、縦軸は、共振器４１で反射された高周波の反射波の強度を示す。なお、ＭＣ信号及びＴＣ信号の電圧値が第１条件のときに図５の実線で示される結果が得られ、第２条件のときに図５の破線で示される結果が得られた。第１条件及び第２条件は、それぞれ異なる条件であるが、共振器４１がクリティカルカップリング状態となったときの条件である。図５に示されるように、第１条件及び第２条件のいずれも、反射波の強度が特定の周波数で小さくなっており、Ｉ信号及びＱ信号に基づく整合同調回路５０の整合及び同調が正しく行われていることがわかる。
【００７５】
以上説明したように、電子スピン共鳴装置１は、共振器４１で反射された高周波の反射波に含まれる位相と強度情報から共振器４１を制御する整合用及び同調用のＩ信号及びＱ信号を生成し、それらの信号を共振部４０（整合同調回路５０）に別々に負帰還することで、ＦＭ変調及びＡＭ変調等の変調方式を用いずに共振器４１の自動整合及び自動同調を行うことができる。したがって、変調周波数生成回路、位相検波回路及びフィードバック信号生成回路などからなるアナログ制御回路が不要になり、電子スピン共鳴装置１の構成を簡易化することができる。
【００７６】
なお、低周波帯域（例えば小動物等の動きに基づく周波数帯域）の反射波は、Ｉ信号及びＱ信号に基づく整合同調回路５０の整合及び同調によって抑制されるが、変調磁場の周波数（例えば１０５ｋＨｚ等）の反射波は抑制されずに残る。また、高周波、クロック信号及び変調磁場信号は発振器２１から生成されているため、これらの信号は全て同期しており、ＥＰＲ信号の復調が容易になる。
【００７７】
また、高周波出力部２０は、発振周波数が高周波の周波数（例えば７５０ＭＨｚ）の４×ｎ（ｎは整数）倍の周波数（例えば３、６、１２ＧＨｚ）等の発振器２１を有し、第２分周器２３によって当該発振周波数を分周することで位相ノイズが低い高周波を生成できる。また、高周波出力部２０は、第１分周器２２によって当該発振周波数をｍ（ｍは奇数）×ｎ（例えば７、１４、２８等）で分周した、ＡＤＣ３３用のクロック信号を容易に生成できる。
【００７８】
また、アナログ制御回路が不要になり、電子スピン共鳴装置１の構成が簡易化されることで、ＥＰＲ信号のＳＮ比を改善することができる。
【００７９】
図６は、実施の形態に係る電子スピン共鳴装置１及び従来の電子スピン共鳴装置により取得されるＥＰＲスペクトルを示す図である。図６に示される実線は、電子スピン共鳴装置１により取得されるＥＰＲスペクトルを示し、図６に示される破線は、従来の電子スピン共鳴装置により取得されるＥＰＲスペクトルを示す。なお、これらのＥＰＲスペクトルは、ＥＰＲ吸収による反射波に基づいて測定された１次微分スペクトルである。図６に示されるように、従来の電子スピン共鳴装置と比較して、電子スピン共鳴装置１は、ＳＮ比が約１．８倍改善している。このように、電子スピン共鳴装置１の構成が簡易化されることで、ＥＰＲ信号のＳＮ比を改善することができる。
【００８０】
以上、本発明の電子スピン共鳴装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、実施の形態における一部の構成要素を組み合わせて構築される別の形態も、本発明の範囲内に含まれる。
【００８１】
例えば、上記実施の形態では、反射波がデジタルデータに変換されて処理されたが、アナログデータのまま処理されてもよい。
【００８２】
また、例えば、上記実施の形態では、整合同調回路５０は、Ｉ信号に基づいて共振器４１のインピーダンスを整合し、Ｑ信号に基づいて共振器４１の共振周波数を高周波の周波数に同調したが、これに限らない。例えば、整合同調回路５０は、Ｑ信号に基づいて共振器４１のインピーダンスを整合し、Ｉ信号に基づいて共振器４１の共振周波数を高周波の周波数に同調してもよい。
【００８３】
また、例えば、上記実施の形態では、整合同調回路５０は、ＭＣ信号及びＴＣ信号に応じて容量値が変化するバラクタダイオード５１〜５３を有していたが、これに限らない。例えば、整合同調回路５０は、ＭＣ信号及びＴＣ信号に応じて容量値が変化するその他の可変コンデンサを有していてもよい。
【産業上の利用可能性】
【００８４】
本発明に係る電子スピン共鳴装置は、小動物等の体内におけるフリーラジカルのイメージング、食品検査（酸化還元に伴いラジカルの生成）、被曝放射線量の評価（電離放射線による物質中における不対電子の生成）等の産業的若しくは医療的用途に利用できる。
【符号の説明】
【００８５】
１  電子スピン共鳴装置
１０  制御部
１１ａ〜１１ｈ  ＤＡＣ
１２  ＵＳＢ−ＩＯポート
２０  高周波出力部
２１  発振器
２２  第１分周器
２３  第２分周器
２４  減衰器
２５  位相器
３０  高周波取得部
３１、８０  ＬＮＡ
３２  ＢＰＦ
３３  ＡＤＣ
４０  共振部
４１  共振器
５０  整合同調回路
５１〜５３  バラクタダイオード
５４ａ、５４ｂ  抵抗
５５ａ、５５ｂ  コンデンサ
５６ａ〜５６ｃ  インダクタ
６０  磁気回路部
６１  変調コイル
６１ａ  増幅器
６２  勾配コイル
６２ａ  勾配磁場制御部
６３  掃引コイル
６３ａ  磁場掃引制御部
７０  サーキュレータ
９０  ＰＣ
１００  ＦＰＧＡ
１０１、１０８  ＤＤＣ部
１０２、１０６  ダウンサンプリング部
１０３  位相器
１０４  ＦＩＲＬＰＦ
１０５  加算減算器
１０７  ＦＩＲＢＰＦ
１１０  積分器
１１１、１１３  減衰器
１１２  ＮＣＯ
【図１】
2018155518.tif 000003
【図２】
2018155518.tif 000004
【図３】
2018155518.tif 000005
【図４】
2018155518.tif 000006
【図５】
2018155518.tif 000007
【図６】
2018155518.tif 000008