(57)【要約】【課題】複数の電極対の抵抗を容易に異ならせること。【解決手段】複数の電極２２を有する半導体チップ１０と、複数の電極２２と複数の電極対７０を形成する複数の電極４２を有する半導体チップ３０と、半導体チップ１０の複数の電極２２が設けられた面と半導体チップ３０の複数の電極４２が設けられた面との間に挟まれ、金属ナノ粒子５２を含有する中間膜５０と、を備え、複数の電極対７０のうちの電極対７０ａは金属ナノ粒子５２を構成する金属原子５４で形成されたデンドライト構造体５６ａで接続され、電極対７０ｂ、７０ｃはデンドライト構造体５６で接続されていない又は電極対７０ａを接続するデンドライト構造体５６ａとは異なる太さのデンドライト構造体５６ｂで接続されている、半導体装置。【選択図】図１
2018200951.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１電極を有する第１半導体チップと、
前記複数の第１電極と複数の電極対を形成する複数の第２電極を有する第２半導体チップと、
前記第１半導体チップの前記複数の第１電極が設けられた面と前記第２半導体チップの前記複数の第２電極が設けられた面との間に挟まれ、金属粒子を含有する中間膜と、を備え、
前記複数の電極対のうちの第１電極対は前記金属粒子を構成する金属で形成されたデンドライト構造体で接続され、第２電極対は前記デンドライト構造体で接続されていない又は前記第１電極対を接続する前記デンドライト構造体とは異なる太さの前記デンドライト構造体で接続されている、半導体装置。
【請求項２】
前記複数の電極対のうちの前記第１電極対と前記第２電極対は異なる太さの前記デンドライト構造体で接続され、第３電極対は前記デンドライト構造体で接続されていない、請求項１記載の半導体装置。
【請求項３】
前記複数の電極対は、前記第１半導体チップ及び前記第２半導体チップの動作に伴う前記複数の電極対の電流量に応じて前記デンドライト構造体による接続が変化する、請求項１または２記載の半導体装置。
【請求項４】
前記金属粒子は、マグネシウム、アルミニウム、亜鉛、鉄、ニッケル、錫、又は銅のいずれかからなる、請求項１から３のいずれか一項記載の半導体装置。
【請求項５】
複数のワード線と、
複数のビット線と、
前記複数のワード線と前記複数のビット線の交差位置に配置された複数のメモリセルと、を備え、
前記複数のメモリセルは、前記複数のワード線及び前記複数のビット線にそれぞれ接続する第１電極及び第２電極と、前記第１電極と前記第２電極との間に設けられ、金属粒子を含有する中間膜と、を備え、前記複数のワード線及び前記複数のビット線によって前記第１電極と前記第２電極の間に電圧が印加されることで前記第１電極と前記第２電極が前記金属粒子を構成する金属で形成されたデンドライト構造体で接続される、記憶装置。
【請求項６】
複数の第１電極を有する第１半導体チップの前記複数の第１電極が設けられた面と、複数の第２電極を有する第２半導体チップの前記複数の第２電極が設けられた面と、で金属粒子を含有する中間膜を挟む工程と、
前記中間膜を挟む工程の後、前記複数の第１電極と前記複数の第２電極とで形成される複数の電極対のうちの少なくとも２つの電極対に異なる大きさの電圧を印加する工程と、を備える半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、記憶装置、及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
第１部品の第１電極と第２部品の第２電極とを導通させる様々な方法が知られている。例えば、第１部品の第１電極と第２部品の第２電極の間に導電性微粒子を含有する絶縁性接着剤を配置する。そして、第１電極と第２電極の間に電圧を印加して導電性微粒子を電極近傍に集めた後に第１電極と第２電極で導電性微粒子を挟みつけることで、第１電極と第２電極を導通させる方法が知られている（例えば、特許文献１）。例えば、第１部品の第１電極と第２部品の第２電極の間に導電性フィラーを含有する樹脂を配置する。そして、第１電極と第２電極の間に電圧を印加して導電性フィラーを電極近傍に集めた後に導電性フィラーを溶融させて導通部を形成することで、第１電極と第２電極を導通させる方法が知られている（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平３−６１３１５号公報
【特許文献２】特開２０１０−２５８０３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１及び特許文献２では、複数の電極対は同じように接続されているため、複数の電極対の抵抗は同程度になっている。しかしながら、複数の電極対の抵抗を異ならせることが望まれることがある。
【０００５】
１つの側面では、複数の電極対の抵抗を容易に異ならせることを目的とする。
【課題を解決するための手段】
【０００６】
１つの態様では、半導体装置は、複数の第１電極を有する第１半導体チップと、前記複数の第１電極と複数の電極対を形成する複数の第２電極を有する第２半導体チップと、前記第１半導体チップの前記複数の第１電極が設けられた面と前記第２半導体チップの前記複数の第２電極が設けられた面との間に挟まれ、金属粒子を含有する中間膜と、を備え、前記複数の電極対のうちの第１電極対は前記金属粒子を構成する金属で形成されたデンドライト構造体で接続され、第２電極対は前記デンドライト構造体で接続されていない又は前記第１電極対を接続する前記デンドライト構造体とは異なる太さの前記デンドライト構造体で接続されている。
【０００７】
１つの態様では、記憶装置は、複数のワード線と、複数のビット線と、前記複数のワード線と前記複数のビット線の交差位置に配置された複数のメモリセルと、を備え、前記複数のメモリセルは、前記複数のワード線及び前記複数のビット線にそれぞれ接続する第１電極及び第２電極と、前記第１電極と前記第２電極との間に設けられ、金属粒子を含有する中間膜と、を備え、前記複数のワード線及び前記複数のビット線によって前記第１電極と前記第２電極の間に電圧が印加されることで前記第１電極と前記第２電極が前記金属粒子を構成する金属で形成されたデンドライト構造体で接続される。
【０００８】
１つの態様では、半導体装置の製造方法は、複数の第１電極を有する第１半導体チップの前記複数の第１電極が設けられた面と、複数の第２電極を有する第２半導体チップの前記複数の第２電極が設けられた面と、で金属粒子を含有する中間膜を挟む工程と、前記中間膜を挟む工程の後、前記複数の第１電極と前記複数の第２電極とで形成される複数の電極対のうちの少なくとも２つの電極対に異なる大きさの電圧を印加する工程と、を備える。
【発明の効果】
【０００９】
１つの側面として、複数の電極対の抵抗を容易に異ならせることができる。
【図面の簡単な説明】
【００１０】
【図１】図１は実施例１に係る半導体装置の断面図である。
【図２】図２（ａ）から図２（ｄ）は電極対がデンドライト構造体で接続されるメカニズムを説明する図である。
【図３】図３（ａ）から図３（ｃ）は実施例１に係る半導体装置の製造方法を示す断面図（その１）である。
【図４】図４（ａ）及び図４（ｂ）は実施例１に係る半導体装置の製造方法を示す断面図（その２）である。
【図５】図５は実施例１の半導体装置を動作させることによるデンドライト構造体の変化を説明する図である。
【図６】図６は比較例に係る半導体装置の断面図である。
【図７】図７（ａ）は実施例２に係る記憶装置を示す図、図７（ｂ）は図７（ａ）のＡ−Ａ間の断面図である。
【図８】図８（ａ）から図８（ｃ）は実施例２に係る記憶装置の書き込み動作を説明する図である。
【図９】図９（ａ）及び図９（ｂ）は実施例２に係る記憶装置の書き換え動作を説明する図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して、本発明の実施例について説明する。
【実施例１】
【００１２】
図１は、実施例１に係る半導体装置１００の断面図である。図１のように、実施例１の半導体装置１００は、半導体チップ１０、半導体チップ３０、及び中間膜５０、を備える。
【００１３】
半導体チップ１０は、基板１２と絶縁膜１４を有し、例えばＬＳＩ（Large Scale Integration）などのＩＣ（Integrated Circuit）チップである。基板１２は、例えばシリコン（Ｓｉ）基板であり、１又は複数のトランジスタなどを含む複数の半導体素子１６が形成されている。絶縁膜１４は、基板１２の半導体素子１６が形成された側の面に設けられている。絶縁膜１４内には、複数の配線層１８、複数のビア配線２０、及び複数の電極２２が設けられている。半導体素子１６は、配線層１８及びビア配線２０を介して、電極２２に接続されている。電極２２は、絶縁膜１４の中間膜５０が固着した面に露出している。
【００１４】
絶縁膜１４は、例えば酸化シリコン（ＳｉＯ２）膜などの無機絶縁膜であるが、樹脂膜などの有機絶縁膜であってもよい。配線層１８、ビア配線２０、及び電極２２は、例えば銅（Ｃｕ）などの金属で形成されている。
【００１５】
半導体チップ３０は、基板３２と絶縁膜３４を有し、例えばＬＳＩなどのＩＣチップである。基板３２は、例えばシリコン（Ｓｉ）基板であり、１又は複数のトランジスタなどを含む複数の半導体素子３６が形成されている。絶縁膜３４は、基板３２の半導体素子３６が形成された側の面に設けられている。絶縁膜３４内には、複数の配線層３８、複数のビア配線４０、及び複数の電極４２が設けられている。半導体素子３６は、配線層３８及びビア配線４０を介して、電極４２に接続されている。電極４２は、絶縁膜３４の中間膜５０が固着した面に露出している。
【００１６】
絶縁膜３４は、例えば酸化シリコン（ＳｉＯ２）膜などの無機絶縁膜であるが、樹脂膜などの有機絶縁膜であってもよい。配線層３８、ビア配線４０、及び電極４２は、例えば銅（Ｃｕ）などの金属で形成されている。
【００１７】
中間膜５０は、半導体チップ１０の複数の電極２２が形成された面と半導体チップ３０の複数の電極４２が形成された面との間に挟まれて設けられ、半導体チップ１０と半導体チップ３０とを接着させている。中間膜５０は、樹脂膜などの有機系接着剤からなり、例えばＢＣＢ（Benzocyclobutene）膜である。なお、中間膜５０は、無機膜であってもよい。中間膜５０は、内部に金属ナノ粒子５２を含有する。金属ナノ粒子５２の大きさは、例えば数ｎｍ〜数十ｎｍである。
【００１８】
半導体チップ１０の電極２２と半導体チップ３０の電極４２とが対となって複数の電極対７０が形成されている。複数の電極対７０は、中間膜５０に含まれる金属ナノ粒子５２を構成する金属原子５４が樹枝状晶の金属組織として成長したデンドライト構造体５６によって接続される。ここで、電極対７０がデンドライト構造体５６で接続されるメカニズムを説明する。
【００１９】
図２（ａ）から図２（ｄ）は、電極対７０がデンドライト構造体５６で接続されるメカニズムを説明する図である。図２（ａ）及び図２（ｂ）のように、水分と金属ナノ粒子５２が存在する中間膜５０では金属ナノ粒子５２を構成する金属原子が金属イオン５８として抜け出して水酸化物イオン６０と結合して水酸化物を形成する。金属原子は水酸化物から分離し易いため、電極対７０に電位差（例えば電極２２が陰極、電極４２が陽極）が生じていると、金属イオン５８は陰極である電極２２側に引き寄せられるようになる。このように、金属ナノ粒子５２を含有する中間膜５０は、完全な絶縁体膜ではなく、電極対７０に電位差が生じている場合は微弱な電流を流す高抵抗膜（非絶縁体膜）である。
【００２０】
図２（ｃ）のように、電極２２（陰極）側に引き寄せられた金属イオン５８は、電極２２から電子を受け取って金属原子５４となって電極２２の表面に析出していく。これにより、電極２２側から電極４２（陽極）側に向かって、金属ナノ粒子５２を構成する金属原子５４が樹枝状晶の金属組織として成長していく。図２（ｄ）のように、電極２２と電極４２の間を金属原子５４が樹枝状晶の金属組織として成長することで、電極２２と電極４２（電極対７０）がデンドライト構造体５６で接続されるようになる。デンドライト構造体５６は、例えば太さが０．１μｍ以下であるため、微細な電極間接続が可能となる。
【００２１】
金属ナノ粒子５２から金属イオン５８が抜け出すことでデンドライト構造体５６が形成されることから、金属ナノ粒子５２はイオン化傾向の高い金属であることが好ましい。例えば、金属ナノ粒子５２は、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、又は銅（Ｃｕ）のいずれかからなることが好ましい。金属ナノ粒子５２は、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、又は鉄（Ｆｅ）のいずれかからなることがより好ましく、マグネシウム（Ｍｇ）からなることが更に好ましい。
【００２２】
図１のように、複数の電極対７０は、デンドライト構造体５６による接続状態が異なる電極対を含む。これは、複数の電極対７０の抵抗を異ならせることが望まれることがあるためである。例えば、半導体装置１００でニューラルネットワークを構成する場合に、ニューロン素子（半導体素子１６、３６）間の重み付けをデンドライト構造体５６の抵抗で実現する場合などである。例えば、ニューロン素子間の重みが大きい電極対７０ａは、太いデンドライト構造体５６ａで接続される。ニューロン素子間の重みが電極対７０ａよりも小さい電極対７０ｂは、デンドライト構造体５６ａよりも細いデンドライト構造体５６ｂで接続される。ニューロン素子間の重みが極めて小さい電極対７０ｃは、デンドライト構造体５６で接続されない。
【００２３】
図３（ａ）から図４（ｂ）は、実施例１に係る半導体装置１００の製造方法を示す断面図である。図３（ａ）のように、半導体素子１６が形成された基板１２と、配線層１８、ビア配線２０、及び電極２２が設けられた絶縁膜１４と、を備える半導体チップ１０を準備する。電極２２の上面は例えば１辺が０．３μｍ程度の正方形であり、電極２２のピッチ間隔（中心間距離）は例えば０．５μｍ程度である。電極２２は、例えば絶縁膜１４にフォトリソグラフィ法及びエッチング法を用いて形成した凹部に蒸着法を用いて金属膜を埋め込むことで形成される。
【００２４】
図３（ｂ）のように、半導体素子３６が形成された基板３２と、配線層３８、ビア配線４０、及び電極４２が設けられた絶縁膜３４と、を備える半導体チップ３０を準備する。電極４２の上面は例えば１辺が０．３μｍ程度の正方形であり、電極４２のピッチ間隔（中心間距離）は例えば０．５μｍ程度である。電極４２は、例えば絶縁膜３４にフォトリソグラフィ法及びエッチング法を用いて形成した凹部に蒸着法を用いて金属膜を埋め込むことで形成される。
【００２５】
図３（ｃ）のように、半導体チップ１０の電極２２が設けられた面に、金属ナノ粒子５２を含有する中間膜５０を形成する。金属ナノ粒子５２は例えば銅（Ｃｕ）ナノ粒子であり、中間膜５０は例えばＢＣＢ膜である。金属ナノ粒子５２の大きさは例えば数ｎｍ〜数十ｎｍで、中間膜５０中の金属ナノ粒子５２の含有率は例えば体積比で４０％である。中間膜５０は、半導体チップ１０の電極２２が露出する面に例えば１μｍ厚の樹脂フィルムを貼り付けることで形成してもよいし、スピンコート法又はスプレーコート法によって樹脂を塗布することで形成してもよい。なお、図３（ｃ）では、半導体チップ１０の電極２２が設けられた面に中間膜５０を形成する場合を例に示したが、半導体チップ３０の電極４２が設けられた面に中間膜５０を形成してもよい。
【００２６】
図４（ａ）のように、半導体チップ１０の電極２２が設けられた面と半導体チップ３０の電極４２が設けられた面とで中間膜５０を挟んだ状態とし、この状態で中間膜５０を２００℃に加熱する。ＢＣＢ膜は熱硬化性樹脂であることから、半導体チップ１０と半導体チップ３０で中間膜５０を挟んだ状態で中間膜５０を２００℃に加熱することで、半導体チップ１０と半導体チップ３０が中間膜５０によって接着される。なお、半導体チップ１０と半導体チップ３０で中間膜５０を挟む際の、半導体チップ１０と半導体チップ３０のアライメント精度は２μｍ程度であった。
【００２７】
図４（ｂ）のように、電極２２と電極４２で形成される複数の電極対７０が所望の接続状態になるよう、複数の電極対７０に電圧を印加する。図２（ａ）から図２（ｄ）で説明したように電極対７０に電位差が生じることで電極対７０はデンドライト構造体５６で接続されることから、電極対７０に電圧を印加することで電極対７０をデンドライト構造体５６で接続させることができる。このときに、デンドライト構造体５６は電極間の積算電荷量が多いほどより早く成長することから、電極対７０に印加する電圧の大きさに応じてデンドライト構造体５６の太さを異ならせることができる。つまり、電極対７０に印加する電圧の大きさに応じて、複数の電極対７０の抵抗を異ならせることができる。
【００２８】
上述したように、複数の電極対７０の抵抗を異ならせることが望まれることがある。例えば、半導体装置１００でニューラルネットワークを構成する場合に、ニューロン素子（半導体素子１６、３６）間の重み付けをデンドライト構造体５６の抵抗で実現したい場合などである。例えば、ニューロン素子間の重みを大きくする電極対７０ａには、太いデンドライト構造体５６ａが形成されるように大きな電圧を印加する。ニューロン素子間の重みを電極対７０ａよりも小さくする電極対７０ｂには、デンドライト構造体５６ａよりも細いデンドライト構造体５６ｂが形成されるように電極対７０ａよりも小さな電圧を印加する。ニューロン素子間の重みを極めて小さくする電極対７０ｃには、デンドライト構造体５６が形成されないように０Ｖの電圧を印加する。このように、複数の電極対７０のうちの少なくとも２つの電極対７０に異なる電圧を印加して、複数の電極対７０それぞれが所望の接続状態になるようにする。
【００２９】
実施例１によれば、図１のように、半導体チップ１０と半導体チップ３０の間に金属ナノ粒子５２を含有する中間膜５０が設けられている。そして、複数の電極対７０のうちの電極対７０ａは金属ナノ粒子５２を構成する金属で形成されたデンドライト構造体５６ａで接続されている。電極対７０ｂはデンドライト構造体５６ａと異なる太さのデンドライト構造体５６ｂで接続され、電極対７０ｃはデンドライト構造体５６で接続されていない。これにより、複数の電極対７０の抵抗を容易に異ならせることができる。よって、例えば半導体装置１００でニューラルネットワークを構成する場合に、ニューロン素子（半導体素子１６、３６）間の重みをデンドライト構造体５６の抵抗で容易に実現することができる。
【００３０】
また、実施例１によれば、図４（ａ）のように、半導体チップ１０の電極２２が設けられた面と半導体チップ３０の電極４２が設けられた面とで金属ナノ粒子５２を含有する中間膜５０を挟む。その後、図４（ｂ）のように、複数の電極対７０のうちの少なくとも２つの電極対７０に異なる大きさの電圧を印加する。これにより、複数の電極対７０の抵抗を容易に異ならせることができる。
【００３１】
図５は、実施例１の半導体装置１００を動作させることによるデンドライト構造体５６の変化を説明する図である。上述したように、デンドライト構造体５６は電極間の積算電荷量によって変化する。言い換えると、デンドライト構造体５６は電極対７０ａ〜７０ｃに接続された半導体素子１６、３６の間の信号のやり取り（電極対の使用頻度）に応じて変化する。したがって、使用頻度が高い電極対７０ａは太いデンドライト構造体５６ａで接続される。使用頻度が電極対７０ａよりも少ない電極対７０ｂはデンドライト構造体５６ａよりも細いデンドライト構造体５６ｂで接続される。使用頻度が極めて少ない（例えばある期間ほとんど使用されていない）電極対７０ｃはデンドライト構造体５６で接続されない。
【００３２】
このように、複数の電極対７０は、半導体チップ１０及び半導体チップ３０の動作に伴って複数の電極対７０を流れる電流量に応じてデンドライト構造体５６による接続が変化する。これにより、例えばニューラルネットワークにおけるニューロン素子（半導体素子１６、３６）間の重みの変化をデンドライト構造体５６で容易に実現することができる。なお、図５において電極対７０ｂの使用頻度が極めて少なくなると、電極対７０ｂを接続していたデンドライト構造体５６ｂは消滅し、デンドライト構造体５６ｂを形成していた金属原子５４は他の電極対７０に供給されるようになる。
【００３３】
図６は、比較例に係る半導体装置の断面図である。図６のように、比較例の半導体装置５００は、半導体チップ１０の電極２２と半導体チップ３０の電極４２が直接接合されている。なお、半導体チップを金属（例えば銅（Ｃｕ））ピラーで直接接合することが知られているが、金属ピラーのピッチ間隔は５μｍ程度が製造的に限界とされているため、端子密度を大きくすることが難しい。一方、電極２２及び電極４２は、フォトリソグラフィ法などを用いて形成されるため、１μｍ以下の大きさ及び間隔で形成することができる。しかしながら、半導体チップ１０と半導体チップ３０のアライメント精度を１μｍ以下で行うことは難しく、図６のように、電極２２と電極４２に位置ずれが生じてしまう。位置ずれが生じると、電極２２と電極４２の接続抵抗の増大や電極２２と電極４２が電気的に接続しないなどの接続不良が発生してしまう。
【００３４】
これに対し、実施例１では、電極２２と電極４２はデンドライト構造体５６で電気的に接続されているため、半導体チップ１０と半導体チップ３０のアライメント精度が悪い場合でも、接続不良の発生を抑制できる。
【実施例２】
【００３５】
図７（ａ）は、実施例２に係る記憶装置を示す図、図７（ｂ）は、図７（ａ）のＡ−Ａ間の断面図である。なお、図７（ａ）では、図の明瞭化のために、中間膜９０の図示は省略している。図７（ａ）及び図７（ｂ）のように、実施例２の記憶装置２００は、複数のワード線８０と、複数のビット線８２と、複数のワード線８０と複数のビット線８２との交差位置に配置された複数のメモリセル８４と、を備える。
【００３６】
複数のメモリセル８４それぞれは、ワード線８０に接続された電極８６と、ビット線８２に接続された電極８８と、を備える。電極８６及び電極８８は、複数のメモリセル８４毎に分離して設けられている。すなわち、１つのメモリセル８４の電極８６及び電極８８は、他のメモリセル８４の電極８６及び電極８８と接続されずに分離されている。
【００３７】
複数のメモリセル８４は、複数のメモリセル８４で共有する中間膜９０を備える。中間膜９０は、複数のメモリセル８４それぞれの電極８６と電極８８の間に位置して設けられている。中間膜９０は、金属ナノ粒子９２を含有する。ワード線８０とビット線８２によって電極８６と電極８８の間に電圧が印加されたメモリセル８４ａは、実施例１の図２で説明したように、電極８６と電極８８がデンドライト構造体９６で接続される。一方、電極８６と電極８８との間に電圧が印加されていないメモリセル８４ｂ、８４ｃは、デンドライト構造体９６で接続されない。
【００３８】
図８（ａ）から図８（ｃ）は、実施例２に係る記憶装置の書き込み動作を説明する図である。図８（ａ）のように、初期状態においては、メモリセル８４ａ〜８４ｃの全てで電極８６と電極８８がデンドライト構造体９６で接続されていない。電極８６と電極８８がデンドライト構造体９６で接続されてなく乖離した状態を「０」のデータが書き込まれた状態とする。
【００３９】
図８（ｂ）のように、ワード線８０とビット線８２によってメモリセル８４ａの電極８６と電極８８の間に電圧が印加されると、実施例１の図２で説明したように、金属ナノ粒子９２を構成する金属原子９４が樹枝状晶の金属組織として成長していく。図８（ｃ）のように、電極８８と電極８６の間を金属原子９４が樹枝状晶の金属組織として成長することで、電極８６と電極８８がデンドライト構造体９６によって接続される。電極８６と電極８８がデンドライト構造体９６で接続されて結合された状態を「１」のデータが書き込まれた状態とする。
【００４０】
このように、実施例２の記憶装置２００は、電極８６と電極８８の間のデンドライト構造体９６による接続に応じて「０」又は「１」のデータが書き込まれる抵抗変化型（状態変化型）のメモリである。なお、電極８６と電極８８がデンドライト構造体９６で接続された後において、全てのワード線８０及び全てのビット線８２に電圧が印加されなくなると、デンドライト構造体９６はそのままの形状を維持する。したがって、実施例２の記憶装置２００は、待機電源が不要な不揮発性メモリである。
【００４１】
図９（ａ）及び図９（ｂ）は、実施例２に係る記憶装置の書き換え動作を説明する図である。図９（ａ）のように、ワード線８０とビット線８２によってメモリセル８４ｂの電極８６と電極８８の間に電圧が印加されると、メモリセル８４ｂにおいて金属ナノ粒子９２を構成する金属原子９４が樹枝状晶の金属組織として成長していく。図９（ｂ）のように、メモリセル８４ｂにおいて、電極８８と電極８６の間を金属原子９４が樹枝状晶の金属組織として成長することで、電極８６と電極８８がデンドライト構造体９６によって接続される。これにより、メモリセル８４ｂは、「０」のデータから「１」のデータに書き換えられる。このように、電極８６と電極８８の間に電圧を印加する又は印加していた電圧を解除することで、メモリセル８４へのデータの書き換えができる。
【００４２】
実施例２によれば、複数のメモリセル８４は、ワード線８０に接続された電極８６と、ビット線８２に接続された電極８８と、電極８６と電極８８の間に設けられ、金属ナノ粒子９２を含有する中間膜９０と、を備える。そして、複数のメモリセル８４は、ワード線８０及びビット線８２によって電極８６と電極８８の間に電圧が印加されることで、電極８６と電極８８がデンドライト構造体９６で接続される。これにより、デンドライト構造体９６の接続に応じて「０」又は「１」のデータが書き込まれる抵抗変化型のメモリを実現することができる。
【００４３】
また、実施例２によれば、使用頻度が高い状態から低い状態に変化したメモリセル８４のデンドライト構造体９６は徐々に消滅するようになる。このため、実施例２の記憶装置２００は学習メモリに応用することができる。また、メモリセル８４の使用頻度によってデンドライト構造体９６の太さなどが変化することから、抵抗値の大きさによるメモリ階層の増大を実現することもできる。
【００４４】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００４５】
なお、以上の説明に関して更に以下の付記を開示する。
（付記１）複数の第１電極を有する第１半導体チップと、前記複数の第１電極と複数の電極対を形成する複数の第２電極を有する第２半導体チップと、前記第１半導体チップの前記複数の第１電極が設けられた面と前記第２半導体チップの前記複数の第２電極が設けられた面との間に挟まれ、金属粒子を含有する中間膜と、を備え、前記複数の電極対のうちの第１電極対は前記金属粒子を構成する金属で形成されたデンドライト構造体で接続され、第２電極対は前記デンドライト構造体で接続されていない又は前記第１電極対を接続する前記デンドライト構造体とは異なる太さの前記デンドライト構造体で接続されている、半導体装置。
（付記２）前記複数の電極対のうちの前記第１電極対と前記第２電極対は異なる太さの前記デンドライト構造体で接続され、第３電極対は前記デンドライト構造体で接続されていない、付記１記載の半導体装置。
（付記３）前記複数の電極対は、前記第１半導体チップ及び前記第２半導体チップの動作に伴う前記複数の電極対の電流量に応じて前記デンドライト構造体による接続が変化する、付記１または２記載の半導体装置。
（付記４）前記金属粒子は、マグネシウム、アルミニウム、亜鉛、鉄、ニッケル、錫、又は銅のいずれかからなる、付記１から３のいずれか一項記載の半導体装置。
（付記５）前記中間膜は非絶縁体である、付記１から４のいずれか一項記載の半導体装置。
（付記６）複数のワード線と、複数のビット線と、前記複数のワード線と前記複数のビット線の交差位置に配置された複数のメモリセルと、を備え、前記複数のメモリセルは、前記複数のワード線及び前記複数のビット線にそれぞれ接続する第１電極及び第２電極と、前記第１電極と前記第２電極との間に設けられ、金属粒子を含有する中間膜と、を備え、前記複数のワード線及び前記複数のビット線によって前記第１電極と前記第２電極の間に電圧が印加されることで前記第１電極と前記第２電極が前記金属粒子を構成する金属で形成されたデンドライト構造体で接続される、記憶装置。
（付記７）前記第１電極及び前記第２電極は前記複数のメモリセル毎に分離して設けられ、前記中間膜は前記複数のメモリセルで共有して設けられている、付記６記載の記憶装置。
（付記８）複数の第１電極を有する第１半導体チップの前記複数の第１電極が設けられた面と、複数の第２電極を有する第２半導体チップの前記複数の第２電極が設けられた面と、で金属粒子を含有する中間膜を挟む工程と、前記中間膜を挟む工程の後、前記複数の第１電極と前記複数の第２電極とで形成される複数の電極対のうちの少なくとも２つの電極対に異なる大きさの電圧を印加する工程と、を備える半導体装置の製造方法。
【符号の説明】
【００４６】
１０  半導体チップ
１２  基板
１４  絶縁膜
１６  半導体素子
１８  配線層
２０  ビア配線
２２  電極
３０  半導体チップ
３２  基板
３４  絶縁膜
３６  半導体素子
３８  配線層
４０  ビア配線
４２  電極
５０  中間膜
５２  金属ナノ粒子
５４  金属原子
５６〜５６ｂ  デンドライト構造体
５８  金属イオン
６０  水酸化物イオン
７０〜７０ｃ  電極対
８０  ワード線
８２  ビット線
８４〜８４ｃ  メモリセル
８６  電極
８８電極
９０  中間膜
９２  金属ナノ粒子
９４  金属原子
９６  デンドライト構造体
１００  半導体装置
２００  記憶装置
【図１】
2018200951.tif 000003
【図２】
2018200951.tif 000004
【図３】
2018200951.tif 000005
【図４】
2018200951.tif 000006
【図５】
2018200951.tif 000007
【図６】
2018200951.tif 000008
【図７】
2018200951.tif 000009
【図８】
2018200951.tif 000010
【図９】
2018200951.tif 000011