(57)【要約】【課題】新規な半導体装置を提供する。または信頼性が高い半導体装置を提供する。または消費電力が低い半導体装置を提供する。または正の電位と負の電位の双方を保持することが可能なメモリセルを有する半導体装置を提供する。または新規な記憶装置を提供する。【解決手段】第１のトランジスタのソース及びドレインの一方は、第２のトランジスタのゲートと、第１の容量素子の一方の電極と、と電気的に接続され、第２のトランジスタのソース及びドレインの一方は、第１のトランジスタのゲートと、第２の容量素子の一方の電極と、電気的に接続され、第１のトランジスタ及び第２のトランジスタは、チャネル領域に酸化物半導体を有し、第１のトランジスタのソース及びドレインの一方、及び第２のトランジスタのソース及びドレインの一方、の少なくともいずれかに電荷が保持される機能を有する半導体装置である。【選択図】図１
2018200933.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタと、第２のトランジスタと、第１の容量素子と、第２の容量素子と、を有し、
前記第１のトランジスタのソース及びドレインの一方は、前記第２のトランジスタのゲートと、前記第１の容量素子の一方の電極と、と電気的に接続され、
前記第２のトランジスタのソース及びドレインの一方は、前記第１のトランジスタのゲートと、前記第２の容量素子の一方の電極と、電気的に接続され、
前記第１のトランジスタ及び前記第２のトランジスタは、チャネル領域に酸化物半導体を有し、
前記第１のトランジスタのソース及びドレインの一方に第１の電荷を与える機能を有し、
前記第２のトランジスタのソース及びドレインの一方に第２の電荷を与える機能を有し、
前記第１のトランジスタのソース及びドレインの他方、並びに前記第２のトランジスタのソース及びドレインの他方に第３の信号を与えることにより、前記第１の電荷及び前記第２の電荷の少なくとも一方を保持する機能を有し、
前記第２の信号は、前記第１の信号の反転信号である半導体装置。
【請求項２】
請求項１において、
第１の配線と、第２の配線と、第３の配線と、第３のトランジスタと、第４のトランジスタと、を有し、
前記第３のトランジスタのソース及びドレインの一方は、前記第１のトランジスタのソース及びドレインの他方と電気的に接続され、
前記第４のトランジスタのソース及びドレインの一方は、前記第２のトランジスタのソース及びドレインの他方と電気的に接続され、
前記第３の配線は、前記第３のトランジスタのゲート及び前記第４のトランジスタのゲートと電気的に接続され、
前記第１の配線及び前記第３の配線に電位を与えることにより、前記第１のトランジスタのソース及びドレインの他方に前記第１の信号を与える機能を有し、
前記第１の配線及び前記第３の配線に電位を与えることにより、前記第２のトランジスタのソース及びドレインの他方に前記第２の信号を与える機能を有する半導体装置。
【請求項３】
請求項１において、
第１の配線と、第３のトランジスタと、インバータと、を有し、
前記第３のトランジスタのソース及びドレインの一方は、前記第１のトランジスタのソース及びドレインの他方と電気的に接続され、
前記第３のトランジスタのソース及びドレインの一方は、前記インバータを介して、前記第２のトランジスタのソース及びドレインの他方と電気的に接続され、
前記第１の配線に電位を与えることにより、前記第１のトランジスタのソース及びドレインの他方、並びに前記第２のトランジスタのソース及びドレインの他方に第１の信号及び第２の信号を与える機能を有する半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第１のトランジスタのソース及びドレインの一方と電気的に接続されるトランジスタを有し、
前記トランジスタのソース及びドレインの一方は、前記第１の電荷に応じた電位を与える機能を有する半導体装置。
【請求項５】
第１のトランジスタと、第２のトランジスタと、第１の容量素子と、第２の容量素子と、を有し、
前記第１のトランジスタのソース及びドレインの一方は、前記第２のトランジスタのゲートと、前記第１の容量素子の一方の電極と、と電気的に接続され、
前記第２のトランジスタのソース及びドレインの一方は、前記第１のトランジスタのゲートと、前記第２の容量素子の一方の電極と、電気的に接続され、
前記第１のトランジスタ及び前記第２のトランジスタは、チャネル領域に酸化物半導体を有し、
前記第１のトランジスタのソース及びドレインの他方に第１の信号を与えることにより、前記第１のトランジスタのソース及びドレインの一方に第１の電荷が与えられ、前記第２のトランジスタのソース及びドレインの他方に第２の信号を与えることにより、前記第２のトランジスタのソース及びドレインの一方に第２の電荷が与えられる第１のステップと、
前記第１のトランジスタのソース及びドレインの他方、並びに前記第２のトランジスタのソース及びドレインの他方に第３の信号を与えることにより、前記第１の電荷及び前記第２の電荷の少なくとも一方が保持される第２のステップと、を有し、
前記第２の信号は、前記第１の信号の反転信号である半導体装置の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、表示システム、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。
【０００３】
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。
【背景技術】
【０００４】
近年、パーソナルコンピュータ、スマートフォン、デジタルカメラなどさまざまな電子機器に、セントラルプロセシングユニット（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ（ＣＰＵ））や記憶装置、センサなどの電子部品が用いられている。
【０００５】
特許文献１には、酸化物半導体を用いたトランジスタと、単結晶シリコンを用いたトランジスタによって構成された記憶装置が記載されている。また、酸化物半導体を用いたトランジスタは、オフ電流が極めて小さいことが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−２５６４００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一態様は、新規な半導体装置の提供を課題の一とする。又は、本発明の一態様は、信頼性が高い半導体装置の提供を課題の一とする。又は、本発明の一態様は、消費電力が低い半導体装置の提供を課題の一とする。又は、本発明の一態様は、正の電位と負の電位の双方を保持することが可能なメモリセルを有する半導体装置の提供を課題の一とする。
【０００８】
または、本発明の一態様は、新規な記憶装置の提供を課題の一とする。
【０００９】
なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１０】
本発明の一態様は、第１のトランジスタと、第２のトランジスタと、第１の容量素子と、第２の容量素子と、を有し、第１のトランジスタのソース及びドレインの一方は、第２のトランジスタのゲートと、第１の容量素子の一方の電極と、と電気的に接続され、第２のトランジスタのソース及びドレインの一方は、第１のトランジスタのゲートと、第２の容量素子の一方の電極と、電気的に接続され、第１のトランジスタ及び第２のトランジスタは、チャネル領域に酸化物半導体を有し、第１のトランジスタのソース及びドレインの一方に第１の電荷を与える機能を有し、第２のトランジスタのソース及びドレインの一方に第２の電荷を与える機能を有し、第１のトランジスタのソース及びドレインの他方、並びに第２のトランジスタのソース及びドレインの他方に第３の信号を与えることにより、第１の電荷及び第２の電荷の少なくとも一方を保持する機能を有し、第２の信号は、第１の信号の反転信号である半導体装置である。
【００１１】
また上記構成において、第１の配線と、第２の配線と、第３の配線と、第３のトランジスタと、第４のトランジスタと、を有し、第３のトランジスタのソース及びドレインの一方は、第１のトランジスタのソース及びドレインの他方と電気的に接続され、第４のトランジスタのソース及びドレインの一方は、第２のトランジスタのソース及びドレインの他方と電気的に接続され、第３の配線は、第３のトランジスタのゲート及び第４のトランジスタのゲートと電気的に接続され、第１の配線及び第３の配線に電位を与えることにより、第１のトランジスタのソース及びドレインの他方に第１の信号を与える機能を有し、第１の配線及び第３の配線に電位を与えることにより、第２のトランジスタのソース及びドレインの他方に第２の信号を与える機能を有してもよい。
【００１２】
また上記構成において、第１の配線と、第３のトランジスタと、インバータと、を有し、第３のトランジスタのソース及びドレインの一方は、第１のトランジスタのソース及びドレインの他方と電気的に接続され、第３のトランジスタのソース及びドレインの一方は、インバータを介して、第２のトランジスタのソース及びドレインの他方と電気的に接続され、第１の配線に電位を与えることにより、第１のトランジスタのソース及びドレインの他方、並びに第２のトランジスタのソース及びドレインの他方に第１の信号及び第２の信号を与える機能を有してもよい。
【００１３】
また上記構成において、第１のトランジスタのソース及びドレインの一方と電気的に接続されるトランジスタを有し、トランジスタのソース及びドレインの一方は、第１の電荷に応じた電位を与える機能を有してもよい。
【００１４】
または、本発明の一態様は、第１のトランジスタと、第２のトランジスタと、第１の容量素子と、第２の容量素子と、を有し、第１のトランジスタのソース及びドレインの一方は、第２のトランジスタのゲートと、第１の容量素子の一方の電極と、と電気的に接続され、第２のトランジスタのソース及びドレインの一方は、第１のトランジスタのゲートと、第２の容量素子の一方の電極と、電気的に接続され、第１のトランジスタ及び第２のトランジスタは、チャネル領域に酸化物半導体を有し、第１のトランジスタのソース及びドレインの他方に第１の信号を与えることにより、第１のトランジスタのソース及びドレインの一方に第１の電荷が与えられ、第２のトランジスタのソース及びドレインの他方に第２の信号を与えることにより、第２のトランジスタのソース及びドレインの一方に第２の電荷が与えられる第１のステップと、第１のトランジスタのソース及びドレインの他方、並びに第２のトランジスタのソース及びドレインの他方に第３の信号を与えることにより、第１の電荷及び第２の電荷の少なくとも一方が保持される第２のステップと、を有し、第２の信号は、第１の信号の反転信号である半導体装置の動作方法である。
【発明の効果】
【００１５】
本発明の一態様により、新規な半導体装置を提供することができる。又は、本発明の一態様により、信頼性が高い半導体装置を提供することができる。又は、本発明の一態様により、消費電力が低い半導体装置を提供することができる。又は、本発明の一態様により、正の電位と負の電位の双方を保持することが可能なメモリセルを有する半導体装置を提供することができる。又は、本発明の一態様により、電位保持部の電位によってデータの書き込み用スイッチの導通状態を制御することが可能なメモリセルを有する半導体装置を提供することができる。又は、本発明の一態様により、複数の容量を用いて電位保持部の電位を制御することが可能なメモリセルを有する半導体装置を提供することができる。
【００１６】
また、本発明の一態様により、新規な記憶装置を提供することができる。
【００１７】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００１８】
【図１】半導体装置の構成例を示す図。
【図２】メモリセルの構成例を示す図。
【図３】タイミングチャート。
【図４】タイミングチャート。
【図５】タイミングチャート。
【図６】メモリセルの構成例を示す図。
【図７】メモリセルの構成例を示す図。
【図８】半導体装置の構成例を示す図。
【図９】半導体装置の構成例を示す図。
【図１０】タイミングチャート。
【図１１】タイミングチャート。
【図１２】タイミングチャート。
【図１３】記憶装置の構成例を示す図。
【図１４】コンピュータの構成例を示す図。
【図１５】半導体ウエハの上面図。
【図１６】電子部品の作製工程を示すフローチャート図及び斜視図。
【図１７】電子機器の構成例を示す図。
【図１８】電子機器の構成例を示す図。
【図１９】半導体装置の構成例を示す断面図。
【図２０】半導体装置の構成例を示す断面図。
【図２１】トランジスタの構成例を示す上面図および断面図。
【図２２】トランジスタの構成例を示す断面図。
【図２３】トランジスタの構成例を示す上面図および断面図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２０】
また、本発明の一態様には、半導体装置、記憶装置、表示装置、撮像装置、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）タグなど、あらゆる装置がその範疇に含まれる。また、表示装置には、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）などが、その範疇に含まれる。
【００２１】
また、本明細書等において、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。また、ＯＳ  ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
【００２２】
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
【００２３】
また、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）、及びＣＡＣ（ｃｌｏｕｄ  ａｌｉｇｎｅｄ  ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
【００２４】
また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【００２５】
また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【００２６】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【００２７】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
【００２８】
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【００２９】
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に記載されているものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００３０】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【００３１】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。又は、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【００３２】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【００３３】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【００３４】
また、異なる図面間で同じ符号が付されている構成要素は、特に説明がない限り、同じものを表す。
【００３５】
また、図面上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００３６】
（実施の形態１）
本実施の形態では、本発明の一態様に係る記憶装置及び半導体装置が有するメモリセル等について説明する。
【００３７】
本発明の一態様の半導体装置を図１に示す。図１に示す半導体装置１０は、メモリセルＭＣを複数、有する。メモリセルＭＣは、データを記憶する機能を有する回路である。図１（Ａ）には、半導体装置１０がｍ列ｎ行のメモリセルＭＣを有する構成例を示す。以下、以下、ｘ列ｙ行（ｘは１以上ｍ以下の整数、ｙは１以上ｎ以下の整数）のメモリセルＭＣを、ＭＣ［ｘ，ｙ］と表記する。半導体装置１０に複数のメモリセルＭＣを設けることにより、半導体装置１０を記憶装置のメモリセルアレイとして用いることができる。
【００３８】
メモリセルＭＣは、複数の配線と接続されている。それぞれの配線は、データの書き込み、読み出し、消去、または保持を行うための電位を、所定の行のメモリセルＭＣに供給する機能を有する。配線ＳＬは、メモリセルＭＣに記憶されたデータに対応する電位（読み出し電位ともいう）を伝える機能を有し、配線ＷＢＬｂは、メモリセルＭＣに書き込むデータに対応する電位（書き込み電位ともいう）を伝える機能を有する。
【００３９】
なお、ＭＣ［ｘ，ｙ］と接続された配線ＳＬ、ＢＬ、ＷＬをそれぞれ配線ＳＬ［ｙ］、ＢＬ［ｙ］、ＷＬ［ｘ］と表記する。また、図１（Ａ）において、ＭＣ［ｘ，ｙ］と接続された配線ＷＢＬａ、配線ＷＢＬｂをそれぞれ配線ＷＢＬａ［ｙ］、配線ＷＢＬｂ［ｙ］と表記する。また、図１（Ｂ）において、ＭＣ［ｘ，ｙ］と接続された配線ＷＷＬ、配線ＷＢＬａをそれぞれ配線ＷＢＬａ［ｙ］、配線ＷＢＬａ［ｘ］と表記する。
【００４０】
図１（Ａ）においては、配線ＳＬ、ＢＬ、ＷＢＬａ、ＷＢＬｂが同じ行のメモリセルＭＣに共有され、配線ＷＬが同じ列のメモリセルＭＣに共有されている構成例を示している。しかし、これらの配線は、メモリセルＭＣごとに個別に設けられていてもよい。
【００４１】
本発明の一態様は、書き込みされるデータに応じた電位が与えられる配線ＷＢＬａと、配線ＷＢＬａの反転信号が与えられる配線ＷＢＬｂと、配線ＷＢＬａにソース及びドレインの一方が電気的に接続される第１のトランジスタと、配線ＷＢＬｂにソース及びドレインの一方が電気的に接続される第２のトランジスタと、第１のトランジスタのゲート及び第２のトランジスタのゲートと電気的に接続される配線ＷＬと、を有するメモリセルである。
【００４２】
また、本発明の一態様は、複数のメモリセルを有する半導体装置である。複数のメモリセルは、マトリックス状に配列されることが好ましい。また、本発明の一態様は上記構成を有する半導体装置を有する記憶装置である。
【００４３】
また、上記構成において、配線ＢＬと、配線ＳＬと、を有することが好ましい。また、本発明の一態様は、配線ＷＬに高電位信号を与え、配線ＢＬと配線ＳＬとの間に流れる電流を検出するステップを有する記憶装置の動作方法である。
【００４４】
また、図１（Ｂ）においては、配線ＳＬ、ＢＬ、ＷＷＬが同じ行のメモリセルＭＣに共有され、配線ＷＬ、配線ＷＢＬａが同じ列のメモリセルＭＣに共有されている構成例を示している。しかし、これらの配線は、メモリセルＭＣごとに個別に設けられていてもよい。
【００４５】
本発明の一態様は、書き込みされるデータに応じた電位が与えられる配線ＷＢＬａと、配線ＷＢＬａにソース及びドレインの一方が電気的に接続される第１のトランジスタと、第１のトランジスタのゲートに電気的に接続される配線ＷＷＬと、を有するメモリセルである。また、本発明の一態様は、複数のメモリセルを有する半導体装置である。複数のメモリセルは、マトリックス状に配列されることが好ましい。また、本発明の一態様は上記構成を有する半導体装置を有する記憶装置である。
【００４６】
また、上記構成において、配線ＢＬと、配線ＳＬと、配線ＷＬと、を有することが好ましい。また、本発明の一態様は、配線ＷＬに高電位信号を与え、配線ＷＷＬに低電位信号を与え、配線ＢＬと配線ＳＬとの間に流れる電流を検出するステップを有する記憶装置の動作方法である。
【００４７】
メモリセルＭＣは、トランジスタや容量素子によって構成することができる。ここで、メモリセルＭＣには、チャネル形成領域に金属酸化物を有するトランジスタ（以下、ＯＳトランジスタともいう）を用いることが好ましい。金属酸化物は、シリコンなどの半導体よりもエネルギーギャップが大きく、少数キャリア密度を低くすることができ、そのような金属酸化物を用いたトランジスタのオフ電流は極めて小さい。そのため、メモリセルＭＣにＯＳトランジスタを用いた場合、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタともいう）などを用いる場合と比較して、メモリセルＭＣに保持された電位を長期間にわたって保持することができる。これにより、所定の周期で再度書き込みを行う動作（リフレッシュ動作）が不要となるか、または、リフレッシュ動作の頻度を極めて少なくすることができる。また、メモリセルＭＣへの信号の供給が停止された期間においても、長期間データを保持することができる。従って、半導体装置１０における消費電力を低減することができる。
【００４８】
本発明の一態様のメモリセルの一例について説明する。図２（Ａ）に示すメモリセルＭＣは、トランジスタＴｒ１、トランジスタＴｒ２、容量素子Ｃ１、容量素子Ｃ２、配線ＷＷａ及び配線ＷＷｂを有する。
【００４９】
トランジスタＴｒ１のソース及びドレインの一方はノードＦＮ１と電気的に接続され、他方は配線ＷＷＬｂと電気的に接続される。容量素子Ｃ１の一方の電極はノードＦＮ１と電気的に接続され、他方の電極は、配線ＷＷＬａと電気的に接続される。
【００５０】
トランジスタＴｒ２のソース及びドレインの一方はノードＦＮ２と電気的に接続され、他方は配線ＷＷＬａと電気的に接続される。容量素子Ｃ２の一方の電極はノードＦＮ２と電気的に接続され、他方の電極は、配線ＷＷＬｂと電気的に接続される。
【００５１】
トランジスタＴｒ１及びトランジスタＴｒ２として、ＯＳトランジスタを用いることが好ましい。
【００５２】
メモリセルＭＣは、ノードＦＮ１、及びノードＦＮ２の少なくとも一方に電荷が与えられることにより、データの書き込みを行うことができる。
【００５３】
また、トランジスタＴｒ１及びトランジスタＴｒ２は、一対のゲートを有していてもよい。トランジスタＴｒ１及びトランジスタＴｒ２が一対のゲート電極を有する構成例を図２（Ｂ）及び（Ｃ）に示す。ここでは、トランジスタＴｒ１及びトランジスタＴｒ２としてＯＳトランジスタを用いている。なお、トランジスタが一対のゲートを有する場合、一方のゲートを第１のゲート、トップゲート、または単にゲートとよぶことがあり、他方のゲートを第２のゲート、またはボトムゲートとよぶことがある。
【００５４】
図２（Ａ）に示すトランジスタＴｒ１及びトランジスタＴｒ２はボトムゲートを有し、ボトムゲートはトップゲートと接続されている。この場合、トップゲートの電位とボトムゲートの電位は等しくなる。
【００５５】
図２（Ｂ）に示すトランジスタＴｒ１及びトランジスタＴｒ２は、ボトムゲートが配線ＢＧＬと接続されている。配線ＢＧＬは、ボトムゲートに所定の電位を供給する機能を有する配線である。配線ＢＧＬの電位を制御することにより、トランジスタＴｒ１及びトランジスタＴｒ２のトップゲートに対する閾値電圧を制御することができる。配線ＢＧＬに供給される電位は、固定電位であってもよいし、変動する電位であってもよい。配線ＢＧＬに変動する電位を供給する場合、例えば、トランジスタＴｒ１及びトランジスタＴｒ２をオン状態とする期間とオフ状態とする期間で配線ＢＧＬの電位を変えることにより、トランジスタＴｒ１及びトランジスタＴｒ２の閾値電圧を変化させてもよい。
【００５６】
なお、トランジスタＴｒ１と接続された配線ＢＧＬと、トランジスタＴｒ２と接続されたＢＧＬを個別に設けることもできる。また、配線ＢＧＬは、半導体装置１０が有する全てのメモリセルＭＣで共有されていてもよいし、一部のメモリセルＭＣで共有されていてもよい。
【００５７】
図２（Ａ）の構成をメモリセルＭＣに適用することにより、ノードＦＮ１、ＦＮ２の電位の正負を切り替えることができ、ノードＦＮ１、ＦＮ２に正の電位又は負の電位の一方のみが長期間保持される状態を回避することが可能なメモリセルＭＣを構成することができる。そして、このようなメモリセルＭＣを用いることにより、トランジスタＴｒ１、Ｔｒ２の劣化及び特性の変動を抑制し、半導体装置１０の信頼性を向上させることができる。上記の構成を備えたメモリセルＭＣの具体的な構成例、動作例について、以下説明する。
【００５８】
書き込み動作時、配線ＷＷＬｂには配線ＷＷＬａの反転信号が与えられる。例えば、配線ＷＷＬａに高電位信号（以下、ＶＨ）が与えられる場合には配線ＷＷＬｂには低電位信号（以下、ＶＬ）が与えられる。低電位信号として設置電位（以下、ＧＮＤ）を用いてもよい。
【００５９】
また、保持動作時には、配線ＷＷＬａ、配線ＷＷＬｂにＶＬを与えられる。
【００６０】
ＦＮ１の電圧をＶ１、ＦＮ２の電圧をＶ２とする。また、トランジスタＴｒ１のしきい値をＶｔ１、トランジスタＴｒ２のしきい値をＶｔ２とする。
【００６１】
以下に、トランジスタＴｒ１及びトランジスタＴｒがｎ型チャネルトランジスタである場合について、メモリセルＭＣのノードＦＮ１及びノードＦＮ２に電荷を与えて書き込みを行い、書き込まれた該電荷を保持する場合の動作例について説明する。
【００６２】
＜書き込み動作例１＞
図３に示す例では、時刻ｔ０において、Ｖ２がＶ１より低い場合を考える。
【００６３】
時刻ｔ１において、配線ＷＷＬａにＶＨが与えられ、配線ＷＷＬｂにはＶＬが与えられる。
【００６４】
時刻ｔ１において、配線ＷＷＬａの電圧をＶＨに上げることで、容量素子Ｃ１等との容量結合によりＶ１がＶＬより高い電圧に上がる。このとき、Ｖ１はＶｔ２より高い電圧とする。Ｖ１の電圧が上がることにより、トランジスタＴｒ２がオン状態となり、導通することにより、配線ＷＷＬａの電圧であるＶＨがトランジスタＴｒ２を介してノードＦＮ２に与えられる。このときトランジスタＴｒ２のゲート電圧であるＶ１と、ソース−ドレイン間の電位差と、がトランジスタＴｒ２がオン状態となる条件である期間、Ｖ２の電圧がＶＨ２に上昇する。ＶＨ２は例えば、配線ＷＷＬａ、トランジスタＴｒ２、等の容量の比に依存して決まり、ＶＨより小さい。一方、このＶ２の電圧が上昇することに伴って、トランジスタＴｒ１が徐々にオン状態となっていく。これにより、ＦＮ１へ配線ＷＷＬｂのＶＬが次第にトランジスタＴｒ１を介して供給され、Ｖ１が次第にＶＬに低下して、やがてＶ１がＶＬになる。
【００６５】
時刻ｔ２において、配線ＷＷＬｂにはＶＬが引き続き与えられ、配線ＷＷＬａにはＶＬが与えられ、以下に説明するように保持動作が行われる。Ｖ２がＶＨ２であるためトランジスタＴｒ１はオン状態を保ち、配線ＷＷＬｂの電圧であるＶＬがノードＦＮ１に与えられ続ける。このときＶ１はＶＬであり、配線ＷＷＬａの電圧をＶＬとすることで、トランジスタＴｒ２はオフ状態を保つ。トランジスタＴｒ２のオフ電流は極めて低いため、ノードＦＮ２にはＶＨ２に相当する電荷が保持され続ける。
【００６６】
図３（Ｂ）に示す例では、時刻ｔ１において、配線ＷＷＬａにＶＬが与えられ、配線ＷＷＬｂにはＶＨが与えられる。配線ＷＷＬｂの電圧がＶＨとなることで容量素子Ｃ２等との容量結合によりＶ２がＶＬより高い電圧となり、トランジスタＴｒ１がオンして導通状態となる。これにより、トランジスタＴｒ１がオン状態となる条件である期間、Ｖ１がＶＨ２まで上昇する。また、Ｖ１がＶＨ２に上昇することで、次第にトランジスタＴｒ２が導通状態となり、やがてＶ２がＶＬに下降する。
【００６７】
なお、時刻ｔ０において、Ｖ１の電圧がＶｔ１より高くＶＨ２に近い場合、はじめからトランジスタＴｒ２が導通状態となる。この場合は、Ｖ１の電圧はＶＨ２と近いためそのままほとんど変化せず、Ｖ２は、トランジスタＴｒ２がオン状態のため、配線ＷＷＬａから供給されるＶＬに下降する。
【００６８】
時刻ｔ２において、配線ＷＷＬｂにはＶＬが引き続き与えられ、配線ＷＷＬａにはＶＬが与えられ、以下に説明するように保持動作が行われる。Ｖ２がＶＬであり、配線ＷＷＬａの電圧をＶＬとすることで、トランジスタＴｒ１はオフ状態を保ち、トランジスタＴｒ１が極めて低いオフ電流の特性を有するため、ノードＦＮ１にはＶＨ２に相当する電荷が保持される。
【００６９】
＜書き込み動作例２＞
さらなる動作例について、図４を用いて説明する。
【００７０】
図４に示す例では、時刻ｔ０において、Ｖ２がＶ１より高い場合を考える。
【００７１】
図４（Ａ）に示す例では、時刻ｔ１において、配線ＷＷＬａにＶＨが与えられ、配線ＷＷＬｂにはＶＬが与えられる。
【００７２】
時刻ｔ１において、Ｖ２の電圧がＶｔ１より高くＶＨ２に近い場合、トランジスタＴｒ１はオン状態となる。この場合、Ｖ２の電圧は、ＶＨ２と近いためほとんど変化せず高い電圧をそのまま保ち、Ｖ１は、トランジスタＴｒ１がオンして導通状態のため、配線ＷＷＬｂから供給されるＶＬにトランジスタＴｒ１を介して下降する。
【００７３】
なお、時刻ｔ１において、Ｖ２の電圧がＶｔ１より低くトランジスタＴｒ１が非導通状態となっている場合は、図３（Ａ）と同様に、配線ＷＷＬａをＶＨに上げることで、容量素子Ｃ１等との容量結合によりＶ１がＶＬより高い電圧に上がり、トランジスタＴｒ２がオン状態となる。トランジスタＴｒ２が導通することで、ＦＮ２へ配線ＷＷＬａの電圧であるＶＨがトランジスタＴｒ２を介して与えられ、トランジスタＴｒ２がトランジスタＴｒ２がオン状態となる条件である期間、Ｖ２の電位がＶＨ２に上昇する。一方、Ｖ２の上昇に伴って、トランジスタＴｒ１が徐々にオン状態となり、配線ＷＷＬｂの電圧であるＶＬがトランジスタＴｒ１を介してＦＮ１へ与えられ、Ｖ２はＶＬまで低下する。
【００７４】
図４（Ｂ）に示す例では、時刻ｔ１において、配線ＷＷＬａにＶＬが与えられ、配線ＷＷＬｂにはＶＨが与えられる。配線ＷＷＬｂがＶＨとなることで容量素子Ｃ２等との容量結合によりＶ２の電圧が高くなり、トランジスタＴｒ１がオン状態となる。トランジスタＴｒ１が導通することで、トランジスタＴｒ１がオン状態となる条件である期間、Ｖ１がＶＨ２まで上昇する。また、Ｖ１がＶＨ２に上昇することで、トランジスタＴｒ２が徐々に導通状態となり、やがてＶ１がＶＬまで下降する。
【００７５】
時刻ｔ２において、配線ＷＷＬａにはＶＬが引き続き与えられ、配線ＷＷＬｂにはＶＬが与えられ、以下に説明するように保持動作が行われる。トランジスタＴｒ１はオフ状態を保ち、ノードＦＮ１にはＶＨ２に相当する電荷が保持される。
【００７６】
＜書き込み動作例３＞
さらに別の動作例について、図５を用いて説明する。図５に示す例では、時刻ｔ０において、Ｖ１、Ｖ２が共にＧＮＤあるいはＶＬとなっている場合を考える。
【００７７】
図５（Ａ）に示す例では、時刻ｔ１において、配線ＷＷＬａにはＶＨが与えられ、配線ＷＷＬｂにはＶＬが与えられる。
【００７８】
時刻ｔ１において、配線ＷＷＬａをＶＨに上げることで、容量素子Ｃ１等との容量結合によりＶ１がＶＬより高い電圧に上がる。このとき、Ｖ１はしきい値Ｖｔ２より高い電圧とし、Ｖ１の電圧が上がることで、トランジスタＴｒ２がオン状態となる。トランジスタＴｒ２が導通することで、配線ＷＷＬａの電位であるＶＨがトランジスタＴｒ２を介してＦＮ２へ与えられ、トランジスタＴｒ２がオンしている間、トランジスタＴｒ２のソース−ドレイン間の電位差が小さくなるようにＶ２が上昇し、時刻ｔ２においてＶ２がＶＨ２まで上がる。一方、Ｖ２がＶＨに上昇するのに伴い、トランジスタＴｒ１が徐々にオン状態となる。これにより、配線ＷＷＬｂの電圧であるＶＬがＦＮ１へ徐々に供給され、Ｖ１が次第に下降し、やがてＶ１がＶＬになる。
【００７９】
時刻ｔ２において、配線ＷＷＬｂにはＶＬが引き続き与えられ、配線ＷＷＬａにはＶＬが与えられ、以下に説明するように保持動作が行われる。Ｖ２がＶＨ２であるためトランジスタＴｒ１はオン状態を保ち、配線ＷＷＬｂの電圧であるＶＬがノードＦＮ１に与えられ続ける。Ｖ１がＶＬとなり、トランジスタＴｒ２はオフ状態を保ち、ノードＦＮ２に蓄えられた電圧ＶＨ２に相当する電荷が保持され続ける。
【００８０】
図５（Ｂ）に示す例では、時刻ｔ１において、配線ＷＷＬａにＶＬが与えられ、配線ＷＷＬｂにはＶＨが与えられる。図５（Ａ）の例と同様に、配線ＷＷＬｂをＶＨにあげることで容量結合によりＶ２がＶＬより高い電圧となり、トランジスタＴｒ１が導通し、Ｖ１がＶＨ２まで上昇する。また、Ｖ１がＶＨ２に上昇することで、トランジスタＴｒ２が導通し、やがてＶ２がＶＬまで下降する。時刻ｔ２において、配線ＷＷＬｂにはＶＬが引き続き与えられ、配線ＷＷＬａにはＶＬが与えられ、保持動作が行われる。Ｖ２がＶＬであるためトランジスタＴｒ１はオフ状態を保ち、ノードＦＮ１に蓄えられた電圧ＶＨ２に相当する電荷が保持される。
【００８１】
図３乃至図５に示すタイミングチャートにおいて説明したように、メモリセルＭＣにおいて、ノードＦＮ１にＶＨ２が保持される場合にはノードＦＮ２にＶＬが保持され（以下、Ｃａｓｅ  １と呼ぶ）、ノードＦＮ１にＶＬが保持される場合にはノードＦＮ２にＶＨ２が保持される（以下、Ｃａｓｅ  ２と呼ぶ）。
【００８２】
Ｃａｓｅ  １において、時刻ｔ２には、トランジスタＴｒ１のゲートにはＶＬが与えられ、トランジスタＴｒ１のソース及びドレインにはＶＬ及びＶＨ２が与えられる。よって、トランジスタＴｒ１には負のゲート電圧ストレスが印加される。
【００８３】
Ｃａｓｅ  ２において、時刻ｔ２には、トランジスタＴｒ１のゲートにはＶＨ２が与えられ、トランジスタＴｒ１のソース及びドレインにはともにＶＬが与えられる。よって、トランジスタＴｒ１には正のゲート電圧ストレスが印加される。
【００８４】
同様に、Ｃａｓｅ  １において、時刻ｔ２にはトランジスタＴｒ２には正のゲート電圧ストレスが印加され、Ｃａｓｅ  ２において、時刻ｔ２にはトランジスタＴｒ２には負のゲート電圧ストレスが印加される。
【００８５】
例えば、長期間にわたって正のゲート電圧ストレスがかかると、マイナスの電荷をもつイオンや粒子がトランジスタＴｒ１、Ｔｒ２のゲート絶縁膜中に注入され、トランジスタＴｒ１、Ｔｒ２の閾値電圧が変化する劣化が引き起こされる場合がある。しかしながら、メモリセルＭＣに記憶されたデータが変わり、負のゲート電圧ストレスがかかることにより、マイナスの電荷をもつイオンや粒子がトランジスタＴｒ１、Ｔｒ２のゲート絶縁膜中から放出され、劣化の修復を行うことができる場合がある。
【００８６】
トランジスタＴｒ１及びトランジスタＴｒ２において、Ｃａｓｅ  １とＣａｓｅ  ２の確率が概ね等しいと考えると、トランジスタＴｒ１及びトランジスタＴｒ２には正と負のストレスが均等に印加されることになる。そのため、トランジスタＴｒ１及びＴｒ２の劣化をより効果的に抑制することができる。なお、メモリセルＭＣに記憶された特定のデータの保持期間が長くなると予想される場合は、データを記憶するメモリセルＭＣを意図的に変える動作などを行い、トランジスタＴｒ１及びＴｒ２に印加される電圧ストレスを制御してもよい。
【００８７】
以上のように、メモリセルＭＣが有するトランジスタに印加される電圧ストレスが正と負の両方の値をとることにより、トランジスタの特性の変動・劣化を抑制することができ、半導体装置１０の信頼性を向上させることができる。
【００８８】
ここで、Ｃａｓｅ  １におけるトランジスタＴｒ１および容量素子Ｃ１の動作は、Ｃａｓｅ  ２におけるトランジスタＴｒ２および容量素子Ｃ２の動作に対応する、と考えることができる。すなわち、トランジスタＴｒ１とトランジスタＴｒ２は対称な関係であると考えることができる。同様に、容量素子Ｃ１と容量素子Ｃ２は対称な関係であると考えることができる。本発明の一態様のメモリセルが対称性を有することにより例えば、配線ＷＷＬａには配線ＷＷＬｂの反転信号を用いられる場合がある。反転信号を用いることにより、信号の数を少なくすることができる場合がある。すなわち、本発明の一態様のメモリセルは、より少ない信号の数を用いて、書き込みや読み出しができる場合がある。
【００８９】
図６（Ａ）に示すメモリセルＭＣは、図２に加えて、トランジスタＴｒ５、トランジスタＴｒ６、配線ＷＬ、配線ＳＬ及び配線ＢＬを有する。トランジスタＴｒ５のゲートはノードＦＮと電気的に接続される。トランジスタＴｒ５のソース及びドレインの一方はトランジスタＴｒ６のソース及び一方に、トランジスタＴｒ５のソース及びドレインの他方は配線ＳＬに、それぞれ電気的に接続される。トランジスタＴｒ６のソース及びドレインの他方は配線ＢＬと電気的に接続される。ここで図６（Ａ）に示すように、トランジスタＴｒ１のソース及びドレインの他方と電気的に接続されるノードをノードＡ、トランジスタＴｒ２のソース及びドレインの他方と電気的に接続されるノードをノードＢとする。メモリセルＭＣがトランジスタＴｒ５を有することにより、ノードＦＮ１に与えられる電荷に応じたデータを読み出すことができる。また、メモリセルＭＣがトランジスタＴｒ６を有することにより、選択的にメモリセルＭＣからデータの読み出しを行うことができる。
【００９０】
また、メモリセルＭＣは図６（Ｂ）に示すように、トランジスタＴｒ３、トランジスタＴｒ４、配線ＷＢＬａ及び配線ＷＢＬｂを有することが好ましい。図６（Ｂ）において、トランジスタＴｒ１のソース及びドレインの他方がトランジスタＴｒ４のソース及びドレインの一方と電気的に接続され、トランジスタＴｒ２のソース及びドレインの他方がトランジスタＴｒ３のソース及びドレインの一方と電気的に接続される点が異なる。トランジスタＴｒ３のソース及びドレインの他方は配線ＷＢＬａと電気的に接続され、トランジスタＴｒ４のソース及びドレインの他方は配線ＷＢＬｂと電気的に接続される。
【００９１】
また図７において、メモリセルＭＣは配線ＷＷＬを有し、トランジスタＴｒ３のゲートは配線ＷＷＬと電気的に接続される点が、図６（Ｂ）と異なる。また、トランジスタＴｒ７と、インバータを構成するトランジスタＴｒ８及びトランジスタＴｒ９と、を有する点が図６（Ｂ）と異なる。また、配線ＷＢＬｂを有さない点が図６（Ｂ）と異なる。
【００９２】
図７に示すメモリセルＭＣは、ノードＡとノードＢとがインバータで接続される例を示す。図６（Ｂ）においては、ノードＡ及びノードＢにそれぞれ与えられる信号は、配線ＷＢＬａ及び配線ＷＢＬｂの電位からそれぞれ生成されるが、図７においては、インバータを用いることにより、配線ＷＢＬａの電位からノードＡに与えられる信号と、ノードＢに与えられる信号としてインバータを介してノードＡの反転信号が生成される。
【００９３】
図７においてトランジスタＴｒ８はｎチャネル型トランジスタ、トランジスタＴｒ９はｐチャネル型トランジスタであり、インバータを構成する。ノードＡは、該インバータの入力、ここではトランジスタＴｒ８のゲート及びトランジスタＴｒ９のゲートと電気的に接続され、ノードＢは、該インバータの出力、ここではトランジスタＴｒ８のソース及びドレインの一方と、トランジスタＴｒ９のソース及びドレインの一方と、と電気的に接続される。
【００９４】
トランジスタＴｒ８のソース及びドレインの他方はＧＮＤと電気的に接続され、トランジスタＴｒ９のソース及びドレインの他方はトランジスタＴｒ７のソース及びドレインの一方と電気的に接続される。
【００９５】
トランジスタＴｒ７のソース及びドレインの他方は配線ＷＷＬと電気的に接続され、トランジスタＴｒ７のゲートは配線ＷＬと電気的に接続される。
【００９６】
図７において、メモリセルＭＣが配線ＷＷＬを有することにより、トランジスタＴｒ６のゲートと、トランジスタＴｒ３のゲートとを異なる配線で制御することができる。
【００９７】
図８は図６（Ｂ）に示すメモリセルＭＣをマトリックス状に配列する例を示す。図８において、マトリックス状に並ぶ複数のメモリセルＭＣの一つをメモリＭＣ［１，１］とし、メモリセルＭＣ［１，１］と電気的に接続される配線ＳＬ、配線ＢＬ、配線ＷＢＬａ、配線ＷＢＬｂ及び配線ＷＬをそれぞれ、配線ＳＬ１、配線ＷＢＬａ１、配線ＷＢＬｂ１、配線ＢＬ１及び配線ＷＬ１とする。
【００９８】
図８において、配線ＳＬ１、配線ＷＢＬａ１、配線ＷＢＬｂ１及び配線ＢＬ１と電気的に接続されるメモリセルＭＣのうち、メモリセルＭＣ［１，１］以外の一つをメモリセルＭＣ［ｍ，１］とする。メモリセルＭＣ［ｍ，１］が有する配線ＷＬを配線ＷＬｍとする。
【００９９】
図８において、配線ＷＬ１と電気的に接続されるメモリセルＭＣのうち、メモリセルＭＣ［１，１］以外のメモリセルＭＣの一つをメモリセルＭＣ［１，ｎ］とする。メモリセルＭＣ［１，ｎ］が有する配線ＳＬ、配線ＢＬ、配線ＷＢＬａ及び配線ＷＢＬｂを配線ＳＬｎ、配線ＢＬｎ、配線ＷＢＬａｎ及び配線ＷＢＬｂｎとする。
【０１００】
図９は図７に示すメモリセルＭＣをマトリックス状に配列する例を示す。図９において、マトリックス状に並ぶ複数のメモリセルＭＣの一つをメモリＭＣ［１，１］とし、メモリセルＭＣ［１，１］と電気的に接続される配線ＳＬ、配線ＢＬ、配線ＷＢＬａ、配線ＷＬ及び配線ＷＷＬをそれぞれ、配線ＳＬ１、配線ＷＢＬａ１、配線ＢＬ１、配線ＷＢＬａ１、配線ＷＬ１及び配線ＷＷＬ１とする。
【０１０１】
図９において、配線ＷＬ１及び配線ＷＢＬａ１と電気的に接続されるメモリセルＭＣのうち、メモリセルＭＣ［１，１］以外の一つをメモリセルＭＣ［１，ｎ］とする。メモリセルＭＣ［１，ｎ］が有する配線ＳＬ、配線ＢＬ及び配線ＷＷＬを配線ＳＬｎ、配線ＢＬｎ及び配線ＷＷＬｎとする。
【０１０２】
図９において、配線ＢＬ１、配線ＷＢＬａ１及び配線ＷＷＬ１と電気的に接続されるメモリセルＭＣのうち、メモリセルＭＣ［１，１］以外のメモリセルＭＣの一つをメモリセルＭＣ［ｍ，１］とする。メモリセルＭＣ［ｍ，１］が有する配線ＷＢＬａ及び配線ＷＬを配線ＷＢＬａｍ及び配線ＷＢＬａｍとする。
【０１０３】
＜書き込み動作例＞
図８に示すメモリセルＭＣ［１，１］において、ノードＡ及びノードＢにそれぞれ電位を与える場合の動作について、図１０に示すタイミングチャートを用いて説明する。
【０１０４】
時刻ｔ１において、配線ＷＢＬａ１に書き込みを行うデータに基づく信号、ここではＶＨまたはＶＬ、配線ＷＢＬｂ１には配線ＷＢＬａ１の反転信号が与えられる。図１０においては時刻ｔ１に、配線ＷＢＬａ１にＶＬ、配線ＷＢＬｂ１にＶＨがそれぞれ与えられる。
【０１０５】
なお、ここではデータが２値の場合について説明するが、書き込まれるデータは３値以上のデータでもよい。
【０１０６】
配線ＷＢＬａ１と配線ＷＢＬｂ１との間に電位差が設けられるため、トランジスタＴｒ３及びトランジスタＴｒ４においてそれぞれ、ソース‐ドレイン間に電位差が生じる。配線ＷＬ１に高電位信号（以下、ＶｗＨとする）が与えられることにより、選択されたメモリセルＭＣ［１，１］が有するトランジスタＴｒ３及びトランジスタＴｒ４がオン状態となり、ノードＡ及びノードＢにそれぞれ、配線ＷＢＬａ１及び配線ＷＢＬｂ１に与えられる電位に応じた値が与えられる。ノードＡ及びノードＢに電位を与えることにより、図３乃至図５において説明したように、ノードＦＮ１及びノードＦＮ２への書き込みをおこなうことができる。
【０１０７】
時刻ｔ１乃至時刻ｔ２のノードＦＮ１及びノードＦＮ２については図３乃至図５を参照することができる。
【０１０８】
ここで図１２に示すように、書き込み動作において、時刻ｔ２に配線ＷＢＬｂ１を高電位信号から低電位信号に変えた後、時刻ｔ２１に配線ＷＬ１に高電位信号から低電位信号を与えてもよい。このようにすることで、書き込み動作後にノードＡ及びノードＢがフローティングになる前に、保持動作に必要な低電位信号をノードＡ及びノードＢに与えて、書き込み動作を終えることができる。
【０１０９】
非選択のメモリセルＭＣ［ｍ，１］においては、配線ＷＬｍに低電位信号（以下、ＶｗＬとする）が与えられる。これによりメモリセルＭＣ［ｍ，１］のトランジスタＴｒ３及びトランジスタＴｒ４をオフ状態の非導通とすることができ、ノードＦＮ１及びノードＦＮ２への書き込みは行われない。ここでＶｗＬとして例えばＧＮＤを用いることができる。また、非選択のメモリセルＭＣ［１，ｎ］においては、配線ＷＢＬａｎおよび配線ＷＢＬｂｎにはＶＬが与えられる。これによりメモリセルＭＣ［１，ｎ］のトランジスタＴｒ３及びトランジスタＴｒ４が導通状態でも、ノードＡ及びノードＢに入るのは保持状態と同じＶＬとなり、ノードＦＮ１及びノードＦＮ２のデータは保たれる。
【０１１０】
時刻ｔ２において、配線ＷＢＬａ１及び配線ＷＢＬｂ１にＶＬを、配線ＷＬ１にＶｗＬが与えられることにより、メモリセルＭＣ［１，１］においてノードＡ及びノードＢをＶＬにした後にトランジスタＴｒ３及びトランジスタＴｒ４がオフ状態となる。これによりトランジスタＴｒ３及びトランジスタＴｒ４がオフしてノードＡ及びノードＢがフローティングになる前に、保持状態の電位ＶＬをノードＡ及びノードＢに入れることができ、ノードＦＮ１及びノードＦＮ２へ書き込みを行ったデータが保持される。
【０１１１】
＜読み出し動作例＞
次に、図８に示すメモリセルＭＣ［１，１］において、書き込まれたデータを読み出す場合の一例を図１１のタイミングチャートを用いて説明する。
【０１１２】
時刻ｔ３において、メモリセルＭＣ［１，１］の選択トランジスタとして機能するトランジスタＴｒ６を選択するため、配線ＢＬ１に高電位信号、例えばＶＨを与える。
【０１１３】
また、メモリセルＭＣ［１，１］のトランジスタＴｒ６を選択するため、配線ＷＬ１に高電位信号、例えばＶｗＨを与える。メモリセルＭＣ［１，１］において、ノードＦＮ１にゲートが接続されたトランジスタＴｒ６がノードＦＮ１の電位により駆動して出力することで、ノードＦＮ１の電位に応じて配線ＳＬ１の電位が変化する。配線ＳＬ１の電位を読み取ることにより、ノードＦＮ１に書き込まれた情報を知ることができる。
【０１１４】
時刻ｔ４において、メモリセルＭＣ［１，１］の読み出し動作終了後に配線ＷＬ１に低電位信号、例えばＶＬに戻し、配線ＢＬ１に低電位信号、例えばＶＬを与える。
【０１１５】
＜書き込み及び読み出しの動作例＞
図９に示すメモリセルＭＣ［１，１］において、配線ＷＢＬａ１に書込みを行うデータに応じた電位を与え、さらに、トランジスタＴｒ３のゲート等と電気的に接続される配線ＷＷＬ１と、トランジスタＴｒ７のゲート等と電気的に接続される配線ＷＬ１と、に高電位信号を与えることにより、書き込みが行われる。
【０１１６】
また、図９に示すメモリセルＭＣ［１，１］において、配線ＢＬ１に高電位信号を与え、配線ＷＬ１に高電位信号を与え、配線ＳＬ１の電位を読み取ることにより、ノードＦＮ１に書き込まれた情報を知ることができる。また、配線ＷＷＬ１には低電位信号を与える。
【０１１７】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０１１８】
（実施の形態２）
本実施の形態では、上記の実施の形態で説明した半導体装置１０を用いた記憶装置の構成例について説明する。
【０１１９】
図１３に、記憶装置５００の構成例を示す。記憶装置５００は、セルアレイ５１０、駆動回路部５２０を有する。
【０１２０】
セルアレイ５１０は複数のメモリセルＭＣを有し、データを記憶する機能を有する。セルアレイ５１０として、上記実施の形態で説明した半導体装置１０を用いることができる。
【０１２１】
駆動回路部５２０は、駆動回路５３０、駆動回路５４０、駆動回路５５０、制御回路５６０、出力回路５７０を有する。駆動回路５３０は、配線ＷＬの電位を制御する機能を有する。駆動回路１４０は、配線ＲＢＬ及び配線ＷＢＬの電位を制御する機能を有する。駆動回路５５０は、配線ＳＬの電位を制御する機能を有する。
【０１２２】
駆動回路５３０は、デコーダ５３１、行ドライバ５３２、センスアンプ５３３を有する。
【０１２３】
デコーダ５３１は、外部から入力されたアドレス信号ＡＤＤＲをデコードして、行ドライバ５３２又はセンスアンプ５３３に制御信号を供給する機能を有する。
【０１２４】
行ドライバ５３２は、所定の行のメモリセルＭＣと接続された配線ＷＬａ、ＷＬｂを選択する機能と、配線ＷＬａ、ＷＬｂにデータの書き込み、読み出し、又は消去を行うための電位を供給する機能を有する。配線ＷＬの選択は、デコーダ５３１から入力される制御信号に基づいて行われる。また、データの書き込みを行う際に、配線ＷＬａ、ＷＬｂに供給される電位は、外部から入力されるデータＷＤＡＴＡを用いて生成される。データＷＤＡＴＡは、セルアレイ５１０に書き込むデータに対応する。
【０１２５】
センスアンプ５３３は、行ドライバ５３２で生成された電位を増幅して、配線ＷＬａ、ＷＬｂに供給する機能を有する。なお、行ドライバ５３２で生成された電位を増幅する必要がない場合は、センスアンプ５３３を省略することができる。
【０１２６】
駆動回路５４０は、デコーダ５４１、列ドライバ５４２、センスアンプ５４３、プリチャージ回路５４４を有する。
【０１２７】
デコーダ５４１は、外部から入力されたアドレス信号ＡＤＤＲをデコードして、列ドライバ５４２又はセンスアンプ５４３に制御信号を供給する機能を有する。
【０１２８】
列ドライバ５４２は、所定の列のメモリセルＭＣと接続された配線ＲＢＬａ、ＲＢＬｂ、ＷＢＬａ、ＷＢＬｂを選択する機能と、配線ＲＢＬａ、ＲＢＬｂ、ＷＢＬａ、ＷＢＬｂにデータの書き込み、読み出し、又は消去を行うための電位を供給する機能を有する。配線ＲＢＬａ、ＲＢＬｂ、ＷＢＬａ、ＷＢＬｂの選択は、デコーダ５４１から入力される制御信号に基づいて行われる。また、データの書き込みを行う際に、配線ＲＢＬａ、ＲＢＬｂ、ＷＢＬａ、ＷＢＬｂに供給される電位は、外部から入力されるデータＷＤＡＴＡを用いて生成される。
【０１２９】
センスアンプ５４３は、列ドライバ５４２で生成された電位を増幅して、配線ＲＢＬａ、ＲＢＬｂ、ＷＢＬａ、ＷＢＬｂに供給する機能を有する。また、センスアンプ５４３は、セルアレイ５１０に記憶されたデータに対応する電位を増幅して、出力回路５７０に出力する機能を有する。なお、列ドライバ５４２で生成された電位、及びセルアレイ５１０から出力された電位を増幅する必要がない場合は、センスアンプ５４３を省略することができる。
【０１３０】
プリチャージ回路５４４は、配線ＲＢＬａ、ＲＢＬｂを所定の電位にプリチャージする機能と、配線ＲＢＬａ、ＲＢＬｂをフローティング状態にする機能を有する。なお、プリチャージ回路５４４は、配線ＷＢＬａ、ＷＢＬｂを所定の電位にプリチャージする機能と、配線ＷＢＬａ、ＷＢＬｂをフローティング状態にする機能を有していてもよい。
【０１３１】
駆動回路５５０は、デコーダ５５１、列ドライバ５５２、センスアンプ５５３を有する。
【０１３２】
デコーダ５５１は、外部から入力されたアドレス信号ＡＤＤＲをデコードして、列ドライバ５５２又はセンスアンプ５５３に制御信号を供給する機能を有する。
【０１３３】
列ドライバ５５２は、所定の列のメモリセルＭＣと接続された配線ＳＬａ、ＳＬｂを選択する機能と、配線ＳＬａ、ＳＬｂにデータの書き込み、読み出し、又は消去を行うための電位を供給する機能を有する。配線ＳＬａ、ＳＬｂの選択は、デコーダ５５１から入力される制御信号に基づいて行われる。また、配線ＳＬａ、ＳＬｂに供給する電位は、外部から入力されるデータＷＤＡＴＡに基づいて生成される。
【０１３４】
センスアンプ５５３は、列ドライバ５５２で生成された電位を増幅して、配線ＳＬａ、ＳＬｂに供給する機能を有する。なお、列ドライバ５５２で生成された電位を増幅する必要がない場合は、センスアンプ１４３を省略することができる。
【０１３５】
制御回路５６０は、駆動回路部５２０の動作全般を制御する機能を有するロジック回路であり、駆動回路５３０、駆動回路５４０、駆動回路５５０の動作を制御するための信号を生成する機能を有する。具体的には、制御回路５６０は、外部から入力された信号を用いて論理演算を行うことにより、制御信号を生成し、当該制御信号を駆動回路５３０、駆動回路５４０、駆動回路５５０に供給する機能を有する。制御回路５６０に入力される信号としては、例えば、チップイネーブル信号、書き込みイネーブル信号、読み出しイネーブル信号などが挙げられる。
【０１３６】
出力回路５７０は、セルアレイ５１０から読み出されたデータの、外部への出力を制御する機能を有する。データの読み出し動作が行われると、セルアレイ５１０から読み出し電位が駆動回路５４０に供給される。読み出し電位は、センスアンプ５４３で増幅された後、出力回路５７０を介して、データＲＤＡＴＡとして外部に出力される。
【０１３７】
なお、図１３では、配線ＲＢＬ及び配線ＷＢＬの電位を制御する機能を有する駆動回路５４０と、配線ＳＬの電位を制御する機能を有する駆動回路５５０が個別に設けられた構成例を示しているが、配線ＲＢＬ、配線ＷＢＬ、配線ＳＬの電位が同じ駆動回路によって制御される構成としてもよい。また、配線ＲＢＬの電位を制御する機能を有する駆動回路と、配線ＷＢＬの電位を制御する機能を有する駆動回路が、個別に設けられた構成としてもよい。
【０１３８】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０１３９】
（実施の形態３）
本実施の形態では、上記の実施の形態で説明した半導体装置又は記憶装置の応用例について説明する。
【０１４０】
＜コンピュータ＞
半導体装置１０又は記憶装置５００は、コンピュータの記憶装置に用いることができる。図１４に、コンピュータ７００の構成例を示す。コンピュータ７００は、入力装置７１０、出力装置７２０、中央演算処理装置７３０、主記憶装置７４０を有する。
【０１４１】
中央演算処理装置７３０は、制御回路７３１、演算回路７３２、記憶装置７３３及び記憶装置７３４を有する。
【０１４２】
入力装置７１０は、コンピュータ７００の外部からのデータを受信する機能を有する。出力装置７２０は、コンピュータ７００の外部にデータを出力する機能を有する。
【０１４３】
制御回路７３１は、入力装置７１０、出力装置７２０、主記憶装置７４０、演算回路７３２、記憶装置７３３及び記憶装置７３４に制御信号を出力する機能を有する。演算回路７３２は、入力されたデータを用いて演算を行う機能を有する。記憶装置７３３は、演算回路７３２における演算に用いられるデータを保持することができ、レジスタとしての機能を有する。記憶装置７３４は、主記憶装置７４０内のデータの一部を記憶することができ、キャッシュメモリとしての機能を有する。
【０１４４】
なお、図１４において記憶装置７３４は中央演算処理装置７３０の内部に設けられているが、中央演算処理装置７３０の外に設けられていてもよいし、中央演算処理装置７３０の内部と外部の両方に設けられていてもよい。また、記憶装置７３４は、中央演算処理装置７３０の内部と外部の両方に、それぞれ複数設けられていてもよい。記憶装置７３４が中央演算処理装置７３０の内部と外部の両方に設けられている場合、内部に設けられた記憶装置７３４は一次キャッシュとして用いることができ、外部に設けられた記憶装置７３４は二次キャッシュとして用いることができる。
【０１４５】
記憶装置７３３、記憶装置７３４は、主記憶装置７４０よりも高速な動作が可能である。また、主記憶装置７４０の容量は記憶装置７３４の容量よりも大きく、記憶装置７３４の容量は記憶装置７３３の容量よりも大きい構成とすることができる。
【０１４６】
キャッシュメモリとしての機能を有する記憶装置７３４を設けることにより、中央演算処理装置７３０の処理速度を向上させることができる。
【０１４７】
上記実施の形態における半導体装置１０又は記憶装置５００は、記憶装置７３４、又は主記憶装置７４０に用いることが好ましい。これにより、信頼性の高いコンピュータを実現することができる。
【０１４８】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０１４９】
（実施の形態４）
本実施の形態では、上記実施の形態で説明した半導体装置などを電子部品に適用する例、及び該電子部品を具備する電子機器に適用する例について、図１５乃至２１を用いて説明する。
【０１５０】
＜ウエハ・チップ＞
図１５（Ａ）は、ダイシング処理が行なわれる前の基板１００１の上面図を示している。基板１００１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いることができる。基板１００１上には、複数の回路領域１００２が設けられている。回路領域１００２には、上記実施の形態に示す半導体装置などを設けることができる。
【０１５１】
複数の回路領域１００２は、それぞれが分離領域１００３に囲まれている。分離領域１００３と重なる位置に分離線（「ダイシングライン」ともいう。）１００４が設定される。分離線１００４に沿って基板１００１を切断することで、回路領域１００２を含むチップ１００５を基板１００１から切り出すことができる。図１５（Ｂ）にチップ１００５の拡大図を示す。
【０１５２】
また、分離領域１００３に導電層や半導体層を設けてもよい。分離領域１００３に導電層や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程の歩留まり低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に流しながら行なわれる。分離領域１００３に導電層や半導体層を設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
【０１５３】
分離領域１００３に設ける半導体層としては、バンドギャップが２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．７ｅＶ以上３．５ｅＶ以下の材料を用いることが好ましい。このような材料を用いると、蓄積された電荷をゆっくりと放電することができるため、ＥＳＤによる電荷の急激な移動が抑えられ、静電破壊を生じにくくすることができる。
【０１５４】
＜電子部品＞
チップ１００５を電子部品に適用する例について、図１６を用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。
【０１５５】
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
【０１５６】
図１６（Ａ）に示すフローチャートを用いて、後工程について説明する。前工程において上記実施の形態に示した半導体装置を有する素子基板が完成した後、該素子基板の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップＳ１）。研削により素子基板を薄くすることで、素子基板の反りなどを低減し、電子部品の小型化を図ることができる。
【０１５７】
次に、素子基板を複数のチップに分離する「ダイシング工程」を行う（ステップＳ２）。そして、分離したチップを個々ピックアップしてリードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ３）。ダイボンディング工程におけるチップとリードフレームとの接合は、樹脂による接合や、テープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップを接合してもよい。
【０１５８】
次いで、リードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ４）。金属の細線には、銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェッジボンディングを用いることができる。
【０１５９】
ワイヤーボンディングされたチップは、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップに内蔵される回路部やチップとリードを接続するワイヤーを機械的な外力から保護することができ、また水分や埃による特性の劣化（信頼性の低下）を低減することができる。
【０１６０】
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステップＳ６）。めっき処理によりリードの錆を防止し、後にプリント基板に設ける際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう（ステップＳ７）。
【０１６１】
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう（ステップＳ８）。そして外観形状の良否や動作不良の有無などを調べる「検査工程」（ステップＳ９）を経て、電子部品が完成する。
【０１６２】
また、完成した電子部品の斜視模式図を図１６（Ｂ）に示す。図１６（Ｂ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）の斜視模式図を示している。図１６（Ｂ）に示す電子部品１１０１は、リード６５５および半導体装置６５３を示している。半導体装置６５３としては、上記実施の形態に示した半導体装置などを用いることができる。
【０１６３】
図１６（Ｂ）に示す電子部品１１０１は、例えばプリント基板１１０２に設けられる。このような電子部品１１０１が複数組み合わされて、それぞれがプリント基板１１０２上で電気的に接続されることで電子部品が設けられた基板１１０３が完成する。完成した基板１１０３は、電子機器などに用いられる。
【０１６４】
＜電子機器＞
上記の基板１１０３は、デジタル信号処理、ソフトウェア無線、アビオニクス（通信機器、航法システム、自動操縦装置、飛行管理システム等の航空に関する電子機器）、ＡＳＩＣのプロトタイピング、医療用画像処理、音声認識、暗号、バイオインフォマティクス（生物情報科学）、機械装置のエミュレータ、および電波天文学における電波望遠鏡等、幅広い分野の電子機器の電子部品（ＩＣチップ）に適用することが可能である。このような電子機器としては、カメラ（ビデオカメラ、デジタルスチルカメラ等）、表示装置、パーソナルコンピュータ（ＰＣ）、携帯電話、携帯型を含むゲーム機、携帯型情報端末（スマートフォン、タブレット型情報端末など）、電子書籍端末、ウエアラブル型情報端末（時計型、ヘッドマウント型、ゴーグル型、眼鏡型、腕章型、ブレスレット型、ネックレス型等）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、家庭用電化製品などが挙げられる。
【０１６５】
以下に、図１７および図１８を参照して、電子機器の構成例を示す。なお、電子機器の表示部には、タッチセンサを有するタッチパネル装置を用いることが好ましい。タッチパネル装置を用いることで、表示部を電子機器の入力部としても機能させることができる。
【０１６６】
図１７（Ａ）、（Ｂ）に、携帯情報端末２０００の一例を示す。携帯情報端末２０００は、筐体２００１、筐体２００２、表示部２００３、表示部２００４、及びヒンジ部２００５等を有する。
【０１６７】
筐体２００１と筐体２００２は、ヒンジ部２００５で連結されている。携帯情報端末２０００は、図１７（Ａ）に示すように折り畳んだ状態から、図１７（Ｂ）に示すように筐体２００１と筐体２００２を開くことができる。
【０１６８】
例えば表示部、２００３及び表示部２００４に文書情報を表示することが可能であり、電子書籍端末としても用いることができる。また、表示部２００３及び表示部２００４に静止画像や動画像を表示することもできる。また、表示部２００３は、タッチパネルを有していてもよい。
【０１６９】
このように、携帯情報端末２０００は、持ち運ぶ際には折り畳んだ状態にできるため、汎用性に優れる。
【０１７０】
なお、筐体２００１及び筐体２００２には、電源ボタン、操作ボタン、外部接続ポート、スピーカ、マイク等を有していてもよい。
【０１７１】
なお、携帯情報端末２０００は、表示部２００３に設けられたタッチセンサを用いて、文字、図形、イメージを識別する機能を有していてもよい。この場合、例えば、数学又は言語などを学ぶための問題集などを表示する情報端末に対して、指、又はスタイラスペンなどで解答を書き込んで、携帯情報端末２０００で正誤の判定を行うといった学習を行うことができる。また、携帯情報端末２０００は、音声解読を行う機能を有していてもよい。この場合、例えば、携帯情報端末２０００を用いて外国語の学習などを行うことができる。このような携帯情報端末は、教科書などの教材、又はノートなどとして利用する場合に適している。
【０１７２】
図１７（Ｃ）に携帯情報端末の一例を示す。図１７（Ｃ）に示す携帯情報端末２０１０は、筐体２０１１、表示部２０１２、操作ボタン２０１３、外部接続ポート２０１４、スピーカ２０１５、マイク２０１６、カメラ２０１７等を有する。
【０１７３】
携帯情報端末２０１０は、表示部２０１２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部２０１２に触れることで行うことができる。
【０１７４】
また、操作ボタン２０１３の操作により、電源のオン、オフ動作や、表示部２０１２に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
【０１７５】
また、携帯情報端末２０１０の内部に、ジャイロセンサまたは加速度センサ等の検出装置を設けることで、携帯情報端末１０１０の向き（縦か横か）を判断して、表示部２０１２の画面表示の向きを自動的に切り替えるようにすることができる。また、画面表示の向きの切り替えは、表示部２０１２を触れること、操作ボタン２０１３の操作、またはマイク２０１６を用いた音声入力等により行うこともできる。
【０１７６】
携帯情報端末２０１０は、例えば、電話機、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。例えば、携帯情報端末２０１０はスマートフォンとして用いることができる。また、携帯情報端末２０１０は、例えば、移動電話、電子メール、文章閲覧及び作成、音楽再生、動画再生、インターネット通信、ゲームなどの種々のアプリケーションを実行することができる。
【０１７７】
図１７（Ｄ）に、カメラの一例を示す。カメラ２０２０は、筐体２０２１、表示部２０２２、操作ボタン２０２３、シャッターボタン２０２４等を有する。またカメラ２０２０には、着脱可能なレンズ２０２６が取り付けられている。
【０１７８】
ここではカメラ２０２０として、レンズ２０２６を筐体２０２１から取り外して交換することが可能な構成としたが、レンズ２０２６と筐体が一体となっていてもよい。
【０１７９】
カメラ２０２０は、シャッターボタン２０２４を押すことにより、静止画、または動画を撮像することができる。また、表示部２０２２はタッチパネルとしての機能を有し、表示部１０２２をタッチすることにより撮像することも可能である。
【０１８０】
なお、カメラ２０２０は、ストロボ装置や、ビューファインダーなどを別途装着することができる。または、これらが筐体２０２１に組み込まれていてもよい。
【０１８１】
図１８（Ａ）に示すノート型ＰＣ（パーソナルコンピュータ）２０５０は、筐体２０５１、表示部２０５２、キーボード２０５３、ポインティングデバイス２０５４を有する。表示部２０５２のタッチ操作で、ノート型ＰＣ２０５０を操作することができる。
【０１８２】
図１８（Ｂ）に示す携帯型遊技機２１１０は、筐体２１１１、表示部２１１２、スピーカ２１１３、ＬＥＤランプ２１１４、操作キーボタン２１１５、接続端子２１１６、カメラ２１１７、マイクロホン２１１８、記録媒体読込部２１１９を有する。
【０１８３】
図１８（Ｃ）に示す自動車２１７０は、車体２１７１、車輪２１７２、ダッシュボード２１７３、およびライト２１７４等を有する。なお、自動車２１７０は表示部を有していてもよい。
【０１８４】
上記の各種電子機器には、本発明の一態様に係る記憶装置、コンピュータなどを設けることができる。これにより、信頼性の高い電子機器を実現することができる。また、上記の電子機器に本発明の一態様に係る記憶装置を搭載した制御回路を設け、電子機器の表示部に本発明の一態様に係る表示部を設けることにより、信頼性の高い表示システムを実現することができる。
【０１８５】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０１８６】
（実施の形態５）
本実施の形態では、上記実施の形態に記載の半導体装置の一形態を、図１９および図２０を用いて説明する。
【０１８７】
＜半導体装置１０の断面構造＞
図１９は半導体装置１０の一例を示す断面模式図である。半導体装置１０は、トランジスタ３００と、トランジスタ２００、および容量素子１４０を有する。トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１４０はトランジスタ３００、およびトランジスタ２００の上方に設けられている。
【０１８８】
先の実施の形態に述べたトランジスタＴｒ１およびトランジスタＴｒ２は、トランジスタ２００を参照することができる。また、容量素子Ｃ１および容量素子Ｃ２は、容量素子１４０を参照することができる。
【０１８９】
先の実施の形態に述べたトランジスタＴｒ３乃至トランジスタＴｒ８は、トランジスタ３００を参照することができる。あるいは、トランジスタ２００を参照してもよい。
【０１９０】
先の実施の形態に述べたトランジスタＴｒ９は、トランジスタ３００を参照することができる。
【０１９１】
トランジスタ２００はチャネル形成領域に酸化物半導体を有するＯＳトランジスタである。
【０１９２】
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
【０１９３】
トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
【０１９４】
半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。
【０１９５】
低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
【０１９６】
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
【０１９７】
図１９に示すトランジスタ３００はチャネルが形成される半導体領域３１３（基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面および上面を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
【０１９８】
なお、図１９に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【０１９９】
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
【０２００】
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
【０２０１】
なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。また、本明細書中において、酸化窒化アルミニウムとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
【０２０２】
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜として機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
【０２０３】
また、絶縁体３２４には、基板３１１、またはトランジスタ３００などから、トランジスタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
【０２０４】
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２４の比誘電率は、絶縁体３２６の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０２０５】
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能を有する。また、プラグまたは配線として機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
【０２０６】
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【０２０７】
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図１９において、絶縁体３５０、絶縁体３５２、絶縁体３５４、絶縁体３６０、絶縁体３６２、絶縁体３６４、絶縁体３７０、絶縁体３７２、絶縁体３７４、絶縁体３８０、絶縁体３８２および絶縁体３８４が順に積層して設けられている。また、これら絶縁体には、導電体３５６、導電体３６６、導電体３７６および導電体３８６が形成されている。これら導電体は、プラグ、または配線として機能を有する。なおこれら導電体は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２０８】
なお、絶縁体３５０、絶縁体３６０、絶縁体３７０および絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６、導電体３６６、導電体３７６および導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。例えば、絶縁体３５０と導電体３５６に着目した場合、絶縁体３５０が有する開口部に導電体３５６が形成されることで、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。他の絶縁体と導電体についても同じことが言える。
【０２０９】
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。
【０２１０】
絶縁体３８４上には絶縁体２１４および絶縁体２１６が積層して設けられている。絶縁体２１４および絶縁体２１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
【０２１１】
例えば、絶縁体２１４には、例えば、基板３１１またはトランジスタ３００を設ける領域などから、トランジスタ２００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。
【０２１２】
また、水素に対するバリア性を有する膜として、例えば、絶縁体２１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【０２１３】
また、例えば、絶縁体２１６には、絶縁体３２０と同様の材料を用いることができる。また、当該絶縁膜に、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０２１４】
また、絶縁体２１４および絶縁体２１６には、導電体２１８、およびトランジスタ２００を構成する導電体（例えばバックゲートとして機能する電極）等が埋め込まれている。導電体２１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２１５】
導電体２１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ２００とは、酸素、水素、および水に対するバリア性を有する層で、完全により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０２１６】
絶縁体２１６の上方には、トランジスタ２００が設けられている。なお、トランジスタ２００としては、ＯＳトランジスタを用いればよい。トランジスタ２００の詳細は後述する実施の形態５で説明を行う。
【０２１７】
トランジスタ２００の上方には、絶縁体２８０を設ける。絶縁体２８０には、過剰酸素領域が形成されていることが好ましい。特に、トランジスタ２００に酸化物半導体を用いる場合、トランジスタ２００近傍の層間膜などに、過剰酸素領域を有する絶縁体を設けることで、トランジスタ２００が有する酸化物２３０の酸素欠損を低減することで、信頼性を向上させることができる。また、トランジスタ２００を覆う絶縁体２８０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。なお、絶縁体２８０は、トランジスタ２００の上部に形成される絶縁体２２５に接して設けられる。
【０２１８】
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
【０２１９】
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。
【０２２０】
絶縁体２８０上に、絶縁体２８２を設ける構成にしてもよい。絶縁体２８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。従って、絶縁体２８２には、絶縁体２１４と同様の材料を用いることができる。例えば、絶縁体２８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。また、例えば、絶縁体２８２をスパッタリング法によって、酸素を含むプラズマを用いて成膜すると該酸化物の下地層となる絶縁体２８０へ酸素を添加することができる。
【０２２１】
また、絶縁体２８２上には、絶縁体２８６が設けられている。絶縁体２８６は、絶縁体３２０と同様の材料を用いることができる。また、当該絶縁膜に、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０２２２】
また、絶縁体２２０、絶縁体２２２、絶縁体２２４、絶縁体２５０、絶縁体２８０、絶縁体２８２、および絶縁体２８６には、導電体２４６、および導電体２４８等が埋め込まれている。
【０２２３】
導電体２４６、および導電体２４８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２２４】
続いて、トランジスタ２００の上方には、容量素子１４０が設けられている。容量素子１４０は、導電体１１０と、導電体１２０、および絶縁体１０５とを有する。
【０２２５】
また、導電体２４６、および導電体２４８上に、導電体１１２を設けてもよい。なお、導電体１１２、および導電体１１０は、同時に形成することができる。
【０２２６】
導電体１１２、および導電体１１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
【０２２７】
図１９では、導電体１１２、および導電体１１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
【０２２８】
また、導電体１１２、および導電体１１０上に、容量素子１４０の誘電体として、絶縁体１０５を設ける。絶縁体１０５は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
【０２２９】
例えば、絶縁体１０５には、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いるとよい。当該構成により、容量素子１４０は、絶縁体１０５を有することで、絶縁耐力が向上し、容量素子１４０の静電破壊を抑制することができる。
【０２３０】
絶縁体１０５上に、導電体１１０と重畳するように、導電体１２０を設ける。なお、導電体１２０は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
【０２３１】
導電体１２０、および絶縁体１０５上には、絶縁体１５０が設けられている。絶縁体１５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体１５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
【０２３２】
また、絶縁体１５０には、導電体１５６が埋め込まれている。なお、導電体１５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２３３】
また、導電体１５６上に、導電体１６６を設けられている。また、導電体１６６、および絶縁体１５０上に、絶縁体１６０が設けられている。また、絶縁体１６０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
【０２３４】
以上が構成例についての説明である。本構成を用いることで、ＯＳトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、ＯＳトランジスタを用いた半導体装置において、消費電力を低減することができる。または、ＯＳトランジスタを用いた半導体装置において、微細化または高集積化を図ることができる。または、微細化または高集積化された半導体装置を生産性良く提供することができる。
【０２３５】
＜半導体装置１０の変形例＞
また、本実施の形態の変形例の一例を、図２０に示す。
【０２３６】
図２０は、図１９のトランジスタ２００をトランジスタ２０１に置き替えた場合の断面模式図である。トランジスタ２００と同様、トランジスタ２０１はＯＳトランジスタである。なお、トランジスタ２０１の詳細は後述する実施の形態５で説明を行う。
【０２３７】
図２０のその他の構成例の詳細は、図１９の記載を参酌すればよい。
【０２３８】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０２３９】
（実施の形態６）
本実施の形態では、実施の形態７に示すトランジスタ２００およびトランジスタ２０１の詳細について、図２１および図２２を用いて説明を行う。
【０２４０】
＜＜トランジスタ２００＞＞
まず、図１９に示すトランジスタ２００の詳細について説明を行う。
【０２４１】
図２１（Ａ）は、トランジスタ２００を有する半導体装置の上面図である。また、図２１（Ｂ）は、図２１（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図２１（Ｃ）は、図２１（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。図２１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０２４２】
図２１（Ａ）乃至（Ｃ）に示すように、トランジスタ２００は、基板（図示せず）の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された金属酸化物４０６ａと、金属酸化物４０６ａの上面の少なくとも一部に接して配置された金属酸化物４０６ｂと、金属酸化物４０６ｂの上に配置された金属酸化物４０６ｃと、金属酸化物４０６ｃ上に配置された絶縁体４１２と、絶縁体４１２の上に配置された導電体４０４ａと、導電体４０４ａの上に配置された導電体４０４ｂと、導電体４０４ｂの上に配置された絶縁体４１９と、絶縁体４１２、導電体４０４ａ、および導電体４０４ｂ、および絶縁体４１９の側面に接して配置された絶縁体４１８と、金属酸化物４０６ｂの上面に接し、かつ絶縁体４１８の側面に接して配置された絶縁体２２５と、を有する。ここで、図２１（Ｂ）に示すように、絶縁体４１８の上面は、絶縁体４１９の上面と略一致することが好ましい。また、絶縁体２２５は、絶縁体４１９、導電体４０４、絶縁体４１８、および金属酸化物４０６を覆って設けられることが好ましい。
【０２４３】
以下において、金属酸化物４０６ａ、金属酸化物４０６ｂおよび金属酸化物４０６ｃをまとめて金属酸化物４０６という場合がある。なお、トランジスタ２００では、金属酸化物４０６ａおよび金属酸化物４０６ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、金属酸化物４０６ｃを有さない構成にしてもよい。あるいは、金属酸化物４０６ｂのみを設ける構成にしてもよい。また、導電体４０４ａと導電体４０４ｂをまとめて導電体４０４という場合がある。なお、トランジスタ２００では、導電体４０４ａおよび導電体４０４ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体４０４ｂのみを設ける構成にしてもよい。
【０２４４】
導電体４４０は、絶縁体３８４の開口の内壁に接して導電体４４０ａが形成され、さらに内側に導電体４４０ｂが形成されている。ここで、導電体４４０ａおよび導電体４４０ｂの上面の高さと、絶縁体３８４の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体４４０ａおよび導電体４４０ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体４４０ｂのみを設ける構成にしてもよい。
【０２４５】
導電体３１０は、導電体３１０ａ、導電体３１０ｂを有する。導電体３１０ａは、絶縁体２１４および絶縁体２１６の開口の内壁に接して形成され、さらに内側に導電体３１０ｂが形成されている。よって、導電体３１０ａは導電体４４０ｂに接する構成が好ましい。ここで、導電体３１０ａおよび導電体３１０ｂの上面の高さと、絶縁体２１６の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体３１０ａおよび導電体３１０ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体３１０ｂのみを設ける構成にしてもよい。
【０２４６】
導電体４０４は、トップゲートとして機能でき、導電体３１０は、バックゲートとして機能できる。バックゲートの電位は、トップゲートと同電位としてもよいし、接地電位や、任意の電位としてもよい。また、バックゲートの電位をトップゲートと連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
【０２４７】
導電体４４０は、導電体４０４と同様にチャネル幅方向に延伸されており、導電体３１０、すなわちバックゲートに電位を印加する配線として機能する。ここで、バックゲートの配線として機能する導電体４４０の上に積層して、絶縁体２１４および絶縁体２１６に埋め込まれた導電体３１０を設けることにより、導電体４４０と導電体４０４の間に絶縁体２１４および絶縁体２１６などが設けられ、導電体４４０と導電体４０４の間の寄生容量を低減し、絶縁耐圧を高めることができる。導電体４４０と導電体４０４の間の寄生容量を低減することで、トランジスタのスイッチング速度を向上させ、高い周波数特性を有するトランジスタにすることができる。また、導電体４４０と導電体４０４の間の絶縁耐圧を高めることで、トランジスタ２００の信頼性を向上させることができる。よって、絶縁体２１４および絶縁体２１６の膜厚を大きくすることが好ましい。なお、導電体４４０の延伸方向はこれに限られず、例えば、トランジスタ２００のチャネル長方向に延伸されてもよい。
【０２４８】
ここで、導電体３１０ａおよび導電体４４０ａは、水または水素などの不純物の透過を抑制する機能を有する（透過しにくい）導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましく、単層または積層とすればよい。これにより、下層から水素、水などの不純物が導電体４４０および導電体３１０を通じて上層に拡散するのを抑制することができる。なお、導電体３１０ａおよび導電体４４０ａは、水素原子、水素分子、水分子、酸素原子、酸素分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物または、酸素（例えば、酸素原子、酸素分子など）の少なくとも一の透過を抑制する機能を有することが好ましい。また、以下において、不純物の透過を抑制する機能を有する導電性材料について記載する場合も同様である。導電体３１０ａおよび導電体４４０ａが酸素の透過を抑制する機能を持つことにより、導電体３１０ｂおよび導電体４４０ｂが酸化して導電率が低下することを防ぐことができる。
【０２４９】
また、導電体３１０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。導電体４４０ｂは、配線として機能するため、導電体３１０ｂより導電性が高い導電体を用いることが好ましく、例えば、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、図示しないが、導電体３１０ｂ、および導電体４４０ｂは積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０２５０】
絶縁体２１４は、下層から水または水素などの不純物がトランジスタに混入するのを防ぐバリア絶縁膜として機能できる。なお、絶縁体２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の少なくとも一の透過を抑制する機能を有することが好ましい。また、絶縁体２１４は、酸素（例えば、酸素原子または酸素分子など）の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。これにより、絶縁体２２４などに含まれる酸素が下方拡散するのを抑制することができる。
【０２５１】
また、導電体４４０の上に導電体３１０を積層して設ける構成にすることにより、導電体４４０と導電体３１０の間に絶縁体２１４を設けることができる。ここで、導電体４４０ｂに銅など拡散しやすい金属を用いても、絶縁体２１４として窒化シリコンなどを設けることにより、当該金属が絶縁体２１４より上の層に拡散するのを防ぐことができる。
【０２５２】
また、絶縁体２２２は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。これにより、絶縁体２２２より下層から水素、水などの不純物が絶縁体２２２より上層に拡散するのを抑制することができる。さらに、絶縁体２２４などに含まれる酸素が下方拡散するのを抑制することができる。
【０２５３】
また、絶縁体２２４中の水、水素または窒素酸化物などの不純物濃度が低減されていることが好ましい。例えば、絶縁体２２４の水素の脱離量は、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ））において、５０℃から５００℃の範囲において、水素分子に換算した脱離量が、絶縁体２２４の面積当たりに換算して、２×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、好ましくは１×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、より好ましくは５×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下であればよい。また、絶縁体２２４は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
【０２５４】
絶縁体４１２は、第１のゲート絶縁膜として機能でき、絶縁体２２０、絶縁体２２２、および絶縁体２２４は、第２のゲート絶縁膜として機能できる。なお、トランジスタ２００では、絶縁体２２０、絶縁体２２２、および絶縁体２２４を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、絶縁体２２０、絶縁体２２２、および絶縁体２２４のうちいずれか２層を積層した構造にしてもよいし、いずれか１層を用いる構造にしてもよい。
【０２５５】
金属酸化物４０６は、酸化物半導体として機能する金属酸化物を用いることが好ましい。金属酸化物としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【０２５６】
金属酸化物を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置が提供できる。また、金属酸化物は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
【０２５７】
金属酸化物４０６は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０２５８】
ここでは、金属酸化物４０６が、インジウム、元素Ｍおよび亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０２５９】
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
【０２６０】
ここで、金属酸化物４０６ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、金属酸化物４０６ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物４０６ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、金属酸化物４０６ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物４０６ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、金属酸化物４０６ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。金属酸化物４０６ｃは、金属酸化物４０６ａと同様の材料を用いればよい。
【０２６１】
以上のような金属酸化物を金属酸化物４０６ａおよび金属酸化物４０６ｃとして用いて、金属酸化物４０６ａおよび金属酸化物４０６ｃの伝導帯下端のエネルギーが、金属酸化物４０６ｂの伝導帯下端のエネルギーが低い領域における、伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、金属酸化物４０６ａおよび金属酸化物４０６ｃの電子親和力が、金属酸化物４０６ｂの伝導帯下端のエネルギーが低い領域における電子親和力より小さいことが好ましい。
【０２６２】
ここで、金属酸化物４０６ａ、金属酸化物４０６ｂおよび金属酸化物４０６ｃにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようにするためには、金属酸化物４０６ａと金属酸化物４０６ｂ、および金属酸化物４０６ｂと金属酸化物４０６ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
【０２６３】
具体的には、金属酸化物４０６ａと金属酸化物４０６ｂ、および金属酸化物４０６ｂと金属酸化物４０６ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、金属酸化物４０６ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、金属酸化物４０６ａとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
【０２６４】
このとき、キャリアの主たる経路は金属酸化物４０６ｂに形成されるナローギャップ部分となる。金属酸化物４０６ａと金属酸化物４０６ｂ、および金属酸化物４０６ｂと金属酸化物４０６ｃとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
【０２６５】
また、金属酸化物４０６ａおよび金属酸化物４０６ｂは、領域４２６ａ、領域４２６ｂ、および領域４２６ｃを有する。領域４２６ａは、図２１（Ｂ）に示すように、領域４２６ｂと領域４２６ｃに挟まれる。領域４２６ｂおよび領域４２６ｃは、絶縁体２２５の成膜により低抵抗化された領域であり、領域４２６ａより導電性が高い領域となる。領域４２６ｂおよび領域４２６ｃは、絶縁体２２５の成膜雰囲気に含まれる、水素または窒素などの不純物元素が添加される。これにより、金属酸化物４０６ｂの絶縁体２２５と重なる領域を中心に、添加された不純物元素により酸素欠損が形成され、さらに当該不純物元素が酸素欠損に入り込むことで、キャリア密度が高くなり、低抵抗化される。
【０２６６】
よって、領域４２６ｂおよび領域４２６ｃは、領域４２６ａより、水素および窒素の少なくとも一方の濃度が大きくなることが好ましい。水素または窒素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定すればよい。ここで、領域４２６ａの水素または窒素の濃度としては、金属酸化物４０６ｂの絶縁体４１２と重なる領域の中央近傍（例えば、金属酸化物４０６ｂの絶縁体４１２のチャネル長方向の両側面からの距離が概略等しい部分）の水素または窒素の濃度を測定すればよい。
【０２６７】
なお、領域４２６ｂおよび領域４２６ｃは、酸素欠損を形成する元素、または酸素欠損と結合する元素を添加されることで低抵抗化される。このような元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、およびキセノン等がある。よって、領域４２６ｂおよび領域４２６ｃは、上記元素の一つまたは複数を含む構成にすればよい。
【０２６８】
また、金属酸化物４０６ａは、領域４２６ｂおよび領域４２６ｃにおいて、元素Ｍに対するＩｎの原子数比が、金属酸化物４０６ｂの元素Ｍに対するＩｎの原子数比と同程度になることが好ましい。言い換えると、金属酸化物４０６ａは、領域４２６ｂおよび領域４２６ｃにおける元素Ｍに対するＩｎの原子数比が、領域４２６ａにおける元素Ｍに対するＩｎの原子数比より大きいことが好ましい。ここで、金属酸化物４０６は、インジウムの含有率を高くすることで、キャリア密度を高くし、低抵抗化を図ることができる。このような構成にすることにより、トランジスタ２００の作製工程において、金属酸化物４０６ｂの膜厚が薄くなり、金属酸化物４０６ｂの電気抵抗が大きくなった場合でも、領域４２６ｂおよび領域４２６ｃにおいて、金属酸化物４０６ａが十分低抵抗化されており、金属酸化物４０６の領域４２６ｂおよび領域４２６ｃはソース領域およびドレイン領域として機能させることができる。
【０２６９】
図２１（Ｂ）に示す領域４２６ａ近傍の拡大図を、図２２（Ａ）に示す。図２２（Ａ）に示すように、領域４２６ｂおよび領域４２６ｃは、金属酸化物４０６の少なくとも絶縁体２２５と重なる領域に形成される。ここで、金属酸化物４０６ｂの領域４２６ｂおよび領域４２６ｃの一方は、ソース領域として機能でき、他方はドレイン領域として機能できる。また、金属酸化物４０６ｂの領域４２６ａはチャネル形成領域として機能できる。
【０２７０】
なお、図２１（Ｂ）および図２２（Ａ）では、領域４２６ａ、領域４２６ｂ、および領域４２６ｃが、金属酸化物４０６ｂおよび金属酸化物４０６ａに形成されているが、これらの領域は少なくとも金属酸化物４０６ｂに形成されていればよい。また、図２１（Ｂ）などでは、領域４２６ａと領域４２６ｂの境界、および領域４２６ａと領域４２６ｃの境界を金属酸化物４０６の上面に対して略垂直に表示しているが、本実施の形態はこれに限られるものではない。例えば、領域４２６ｂおよび領域４２６ｃが金属酸化物４０６ｂの表面近傍では導電体４０４側に張り出し、金属酸化物４０６ａの下面近傍では、絶縁体２２５側に後退する形状になる場合がある。
【０２７１】
トランジスタ２００では、図２２（Ａ）に示すように、領域４２６ｂおよび領域４２６ｃが、金属酸化物４０６の絶縁体２２５と接する領域と、絶縁体４１８、および絶縁体４１２の両端部近傍と重なる領域に形成される。このとき、領域４２６ｂおよび領域４２６ｃの導電体４０４と重なる部分は、所謂オーバーラップ領域（Ｌｏｖ領域ともいう）として機能する。Ｌｏｖ領域を有する構造とすることで、金属酸化物４０６のチャネル形成領域と、ソース領域およびドレイン領域との間に高抵抗領域が形成されないため、トランジスタのオン電流および移動度を大きくすることができる。
【０２７２】
ただし、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、図２２（Ｂ）に示すように、領域４２６ｂおよび領域４２６ｃが、金属酸化物４０６の絶縁体２２５および絶縁体４１８と重なる領域に形成される構成にしてもよい。なお、図２２（Ｂ）に示す構成を別言すると、導電体４０４のチャネル長方向の幅と、領域４２６ａとの幅と、が概略一致している構成である。図２２（Ｂ）に示す構成とすることで、ソース領域およびドレイン領域との間に高抵抗領域が形成されないため、トランジスタのオン電流を大きくすることができる。また、図２２（Ｂ）に示す構成とすることで、チャネル長方向において、ソース領域およびドレイン領域と、ゲートとが重ならないため、不要な容量が形成されるのを抑制することができる。
【０２７３】
このように、領域４２６ｂおよび領域４２６ｃの範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
【０２７４】
絶縁体４１２は、金属酸化物４０６ｂの上面に接して配置されることが好ましい。絶縁体４１２は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。このような絶縁体４１２を金属酸化物４０６ｂの上面に接して設けることにより、金属酸化物４０６ｂに効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体４１２中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体４１２の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましく、例えば、１ｎｍ程度の膜厚にすればよい。
【０２７５】
絶縁体４１２は酸素を含むことが好ましい。例えば、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、１００℃以上７００℃以下または１００℃以上５００℃以下の表面温度の範囲で、酸素分子の脱離量を絶縁体４１２の面積当たりに換算して、１×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上、好ましくは２×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上、より好ましくは４×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上であればよい。
【０２７６】
絶縁体４１２、導電体４０４、および絶縁体４１９は、金属酸化物４０６ｂと重なる領域を有する。また、絶縁体４１２、導電体４０４ａ、導電体４０４ｂ、および絶縁体４１９の側面は略一致することが好ましい。
【０２７７】
導電体４０４ａとして、導電性酸化物を用いることが好ましい。例えば、金属酸化物４０６として用いることができる金属酸化物を用いることができる。特に、Ｉｎ−Ｇａ−Ｚｎ系酸化物のうち、導電性が高い、金属の原子数比が［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値のものを用いることが好ましい。このような導電体４０４ａを設けることで、導電体４０４ｂへの酸素の透過を抑制し、酸化によって導電体４０４ｂの電気抵抗値が増加することを防ぐことができる。
【０２７８】
また、このような導電性酸化物を、スパッタリング法を用いて成膜することで、絶縁体４１２に酸素を添加し、金属酸化物４０６ｂに酸素を供給することが可能となる。これにより、金属酸化物４０６の領域４２６ａの酸素欠損を低減することができる。
【０２７９】
導電体４０４ｂは、例えばタングステンなどの金属を用いることができる。また、導電体４０４ｂとして、導電体４０４ａに窒素などの不純物を添加して導電体４０４ａの導電性を向上できる導電体を用いてもよい。例えば導電体４０４ｂは、窒化チタンなどを用いることが好ましい。また、導電体４０４ｂを、窒化チタンなどの金属窒化物と、その上にタングステンなどの金属を積層した構造にしてもよい。
【０２８０】
ここで、ゲート電極の機能を有する導電体４０４が、絶縁体４１２を介して、金属酸化物４０６ｂの領域４２６ａ近傍の上面およびチャネル幅方向の側面を覆うように設けられる。従って、ゲート電極としての機能を有する導電体４０４の電界によって、金属酸化物４０６ｂの領域４２６ａ近傍の上面およびチャネル幅方向の側面を電気的に取り囲むことができる。導電体４０４の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。そのため、金属酸化物４０６ｂの領域４２６ａ近傍の上面およびチャネル幅方向の側面にチャネルを形成することができるので、ソース−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を大きくすることができる。また、金属酸化物４０６ｂの領域４２６ａ近傍の上面およびチャネル幅方向の側面が、導電体４０４の電界によって取り囲まれていることから、非導通時のリーク電流（オフ電流）を小さくすることができる。
【０２８１】
導電体４０４ｂの上に絶縁体４１９が配置されることが好ましい。また、絶縁体４１９、導電体４０４ａ、導電体４０４ｂ、および絶縁体４１２の側面は略一致することが好ましい。絶縁体４１９は、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜することが好ましい。これにより、絶縁体４１９の膜厚を１ｎｍ以上２０ｎｍ以下程度、好ましくは５ｎｍ以上５１０ｎｍ以下程度で成膜することができる。ここで、絶縁体４１９は、絶縁体４１８と同様に、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。
【０２８２】
このような絶縁体４１９を設けることにより、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁体４１９と絶縁体４１８で導電体４０４の上面と側面を覆うことができる。これにより、導電体４０４を介して、水または水素などの不純物が金属酸化物４０６に混入することを防ぐことができる。このように、絶縁体４１８と絶縁体４１９はゲートを保護するゲートキャップとしての機能を有する。
【０２８３】
絶縁体４１８は、絶縁体４１２、導電体４０４、および絶縁体４１９の側面に接して設けられる。また、絶縁体４１８の上面は、絶縁体４１９の上面に略一致することが好ましい。絶縁体４１８は、ＡＬＤ法を用いて成膜することが好ましい。これにより、絶縁体４１８の膜厚を１ｎｍ以上２０ｎｍ以下程度、好ましくは１ｎｍ以上３ｎｍ以下程度、例えば１ｎｍで成膜することができる。
【０２８４】
上記の通り、金属酸化物４０６の領域４２６ｂおよび領域４２６ｃは、絶縁体２２５の成膜で添加された不純物元素によって形成される。トランジスタが微細化され、チャネル長が１０ｎｍ乃至３０ｎｍ程度に形成されている場合、ソース領域またはドレイン領域に含まれる不純物元素が拡散し、ソース領域とドレイン領域が電気的に導通する恐れがある。これに対して、本実施の形態に示すように、絶縁体４１８を形成することにより、金属酸化物４０６の絶縁体２２５と接する領域どうしの間の距離を大きくすることができるので、ソース領域とドレイン領域が電気的に導通することを防ぐことができる。さらに、ＡＬＤ法を用いて、絶縁体４１８を形成することで、微細化されたチャネル長と同程度以下の膜厚にし、必要以上にソース領域とドレイン領域の距離が広がって、抵抗が増大することをふせぐことができる。
【０２８５】
ここで、絶縁体４１８および絶縁体４１９は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。これにより、絶縁体４１２中の酸素が外部に拡散することを防ぐことができる。また、絶縁体４１２の端部などから金属酸化物４０６に水素、水などの不純物が浸入するのを抑制することができる。
【０２８６】
絶縁体４１８は、ＡＬＤ法を用いて絶縁膜を成膜してから、異方性エッチングを行って、当該絶縁膜のうち、絶縁体４１２、導電体４０４、および絶縁体４１９の側面に接する部分を残存させて形成することが好ましい。これにより、上記のように膜厚の薄い絶縁体を容易に形成することができる。また、このとき、導電体４０４の上に、絶縁体４１９を設けておくことで、当該異方性エッチングで絶縁体４１９が一部除去されても、絶縁体４１８の絶縁体４１２および導電体４０４に接する部分を十分残存させることができる。
【０２８７】
絶縁体２２５は、絶縁体４１９、絶縁体４１８、金属酸化物４０６および絶縁体２２４を覆って設けられる。ここで、絶縁体２２５は、絶縁体４１９および絶縁体４１８の上面に接し、かつ絶縁体４１８の側面に接して設けられる。絶縁体２２５は、上述の通り、水素または窒素などの不純物を金属酸化物４０６に添加して、領域４２６ｂおよび領域４２６ｃを形成する。このため、絶縁体２２５は、水素および窒素の少なくとも一方を有することが好ましい。
【０２８８】
また、絶縁体２２５は、金属酸化物４０６ｂの上面に加えて、金属酸化物４０６ｂの側面および金属酸化物４０６ａの側面に接して設けられることが好ましい。これにより、領域４２６ｂおよび領域４２６ｃにおいて、金属酸化物４０６ｂの側面および金属酸化物４０６ａの側面まで低抵抗化することができる。
【０２８９】
また、絶縁体２２５は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体２２５として、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどを用いることが好ましい。
【０２９０】
絶縁体２２５の上に絶縁体２８０を設けることが好ましい。絶縁体２８０は、絶縁体２２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
【０２９１】
絶縁体２８０および絶縁体２２５に形成された開口に導電体４５０ａおよび導電体４５１ａと、導電体４５０ｂおよび導電体４５１ｂと、が配置される。導電体４５０ａおよび導電体４５１ａと、導電体４５０ｂおよび導電体４５１ｂと、は、導電体４０４を挟んで対向して設けられることが好ましい。
【０２９２】
ここで、絶縁体２８０および絶縁体２２５の開口の内壁に接して導電体４５０ａが形成され、さらに内側に導電体４５１ａが形成されている。当該開口の底部の少なくとも一部には金属酸化物４０６の領域４２６ｂが位置しており、導電体４５０ａは領域４２６ｂと接する。同様に、絶縁体２８０および絶縁体２２５の開口の内壁に接して導電体４５０ｂが形成され、さらに内側に導電体４５１ｂが形成されている。当該開口の底部の少なくとも一部には金属酸化物４０６の領域４２６ｃが位置しており、導電体４５０ｂは領域４２６ｃと接する。
【０２９３】
導電体４５０ａおよび導電体４５１ａはソース電極およびドレイン電極の一方として機能し、導電体４５０ｂおよび導電体４５１ｂはソース電極およびドレイン電極の他方として機能する。
【０２９４】
導電体４５０ａおよび導電体４５０ｂは、導電体３１０ａなどと同様に、水または水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。
【０２９５】
また、導電体４５１ａおよび導電体４５１ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、図示しないが、導電体４５１ａおよび導電体４５１ｂは積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０２９６】
次に、トランジスタ２００の構成材料について説明する。
【０２９７】
＜基板＞
トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【０２９８】
また、基板として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板が伸縮性を有してもよい。また、基板は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
【０２９９】
可とう性基板である基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板として好適である。
【０３００】
＜絶縁体＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
【０３０１】
トランジスタを、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば、絶縁体２２２、絶縁体２１４として、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
【０３０２】
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
【０３０３】
また、例えば、絶縁体２２２および絶縁体２１４としては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。なお、絶縁体２２２および絶縁体２１４は、酸化アルミニウムまたは酸化ハフニウムなどを有することが好ましい。
【０３０４】
絶縁体３８４、絶縁体２１６、絶縁体２２０、絶縁体２２４および絶縁体４１２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。また、絶縁体３８４、絶縁体２１６、絶縁体２２０、絶縁体２２４および絶縁体４１２は、酸化シリコン、酸化窒化シリコンまたは、窒化シリコンを有することが好ましい。
【０３０５】
絶縁体２２０、絶縁体２２２、絶縁体２２４、および／または絶縁体４１２は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体２２０、絶縁体２２２、絶縁体２２４、および／または絶縁体４１２は、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などを有することが好ましい。または、絶縁体２２０、絶縁体２２２、絶縁体２２４、および／または絶縁体４１２は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。
【０３０６】
絶縁体３８４、絶縁体２１６、および絶縁体２８０は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体３８４、絶縁体２１６、および絶縁体２８０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁体３８４、絶縁体２１６、および絶縁体２８０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
【０３０７】
絶縁体４１８および絶縁体４１９としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
【０３０８】
＜導電体＞
導電体４０４ａ、導電体４０４ｂ、導電体３１０ａ、導電体３１０ｂ、導電体４５０ａ、導電体４５０ｂ、導電体４５１ａおよび導電体４５１ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【０３０９】
また、上記導電体、特に導電体４０４ａ、導電体３１０ａ、導電体４５０ａ、および導電体４５０ｂとして、金属酸化物４０６に適用可能な金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。
【０３１０】
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
【０３１１】
なお、トランジスタのチャネル形成領域に酸化物を用いる場合は、ゲート電極として前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
【０３１２】
＜＜トランジスタ２０１＞＞
次に、図２０に示すトランジスタ２０１の詳細について説明を行う。
【０３１３】
図２３（Ａ）は、トランジスタ２０１の上面図である。また、図２３（Ｂ）は、図２３（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２０１のチャネル長方向の断面図でもある。また、図２３（Ｃ）は、図２３（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２０１のチャネル幅方向の断面図でもある。図２３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。また、トランジスタ２０１の構成要素のうち、トランジスタ２００と共通のものについては、符号を同じくする。
【０３１４】
図２３（Ａ）から（Ｃ）に示すように、トランジスタ２０１は、基板（図示せず）の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された金属酸化物４０６ａと、金属酸化物４０６ａの上面の少なくとも一部に接して配置された金属酸化物４０６ｂと、金属酸化物４０６ｂの上面の少なくとも一部に接して配置された導電体４５２ａおよび導電体４５２ｂと、金属酸化物４０６ｂの上面の少なくとも一部に接し且つ導電体４５２ａおよび導電体４５２ｂの上に配置された金属酸化物４０６ｃと、金属酸化物４０６ｃの上に配置された絶縁体４１３と、絶縁体４１３の上に配置された導電体４０５ａと、導電体４０５ａの上に配置された導電体４０５ｂと、導電体４０５ｂの上に配置された絶縁体４２０と、を有する。
【０３１５】
導電体４０５（導電体４０５ａおよび導電体４０５ｂ）は、トップゲートとして機能でき、導電体３１０は、バックゲートとして機能できる。バックゲートの電位は、トップゲートと同電位としてもよいし、接地電位や、任意の電位としてもよい。また、バックゲートの電位をトップゲートと連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
【０３１６】
導電体４０５ａは、図２１の導電体４０４ａと同様の材料を用いて設けることができる。導電体４０５ｂは、図２１の導電体４０４ｂと同様の材料を用いて設けることができる。
【０３１７】
導電体４５２ａはソース電極またはドレイン電極の一方としての機能を有し、導電体４５２ｂはソース電極またはドレイン電極の他方としての機能を有する。
【０３１８】
導電体４５２ａ、４５２ｂは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。また、図では単層構造を示したが、２層以上の積層構造としてもよい。また、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
【０３１９】
トランジスタ２０１において、チャネルは金属酸化物４０６ｂに形成されることが好ましい。そのため、金属酸化物４０６ｃは金属酸化物４０６ｂよりも絶縁性が比較的高い材料を用いることが好ましい。金属酸化物４０６ｃは、金属酸化物４０６ａと同様の材料を用いればよい。
【０３２０】
トランジスタ２０１は、金属酸化物４０６ｃを設けることで、トランジスタ２０１を埋め込みチャネル型のトランジスタとすることができる。また、導電体４５２ａおよび導電体４５２ｂの端部の酸化を防ぐことができる。また、導電体４０５と導電体４５２ａ（または導電体４０５と導電体４５２ｂ）との間のリーク電流を防ぐことができる。なお、金属酸化物４０６ｃは、場合によっては省略してもよい。
【０３２１】
絶縁体４２０は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体４２０として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
【０３２２】
トランジスタ２０１は、絶縁体４２０を設けることで、導電体４０５が酸化することを防ぐことができる。また、水または水素などの不純物が、金属酸化物４０６へ侵入することを防ぐことができる。
【０３２３】
トランジスタ２０１は、トランジスタ２００と比べて、金属酸化物４０６ｂと電極（ソース電極またはドレイン電極）との接触面積を大きくすることができる。また、図２１に示す領域４２６ｂおよび領域４２６ｃを作製する工程が不要になる。そのため、トランジスタ２０１は、トランジスタ２００よりもオン電流を大きくすることができる。また製造工程を簡略化することができる。
【０３２４】
トランジスタ２０１のその他の構成要素の詳細は、トランジスタ２００の記載を参照すればよい。
【０３２５】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０３２６】
＜ＣＡＣ−ＯＳ＞
次に、ＣＡＣ−ＯＳについて説明する。ＣＡＣ−ＯＳは、ＯＳトランジスタのチャネル形成領域に含まれていてもよい。本発明の一態様の金属酸化物としてＣＡＣ−ＯＳを用いることができる。
【０３２７】
ＣＡＣ−ＯＳは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
【０３２８】
なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０３２９】
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
【０３３０】
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
【０３３１】
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
【０３３２】
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
【０３３３】
一方、ＣＡＣ−ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
【０３３４】
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
【０３３５】
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
【０３３６】
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
【０３３７】
ＣＡＣ−ＯＳは、例えば基板を加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
【０３３８】
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ  ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
【０３３９】
またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
【０３４０】
また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
【０３４１】
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
【０３４２】
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
【０３４３】
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
【０３４４】
従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
【０３４５】
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、さまざまな半導体装置に最適である。
【０３４６】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【符号の説明】
【０３４７】
ＢＧＬ    配線
ＢＬ    配線
ＢＬ１    配線
Ｃ１    容量素子
Ｃ２    容量素子
ＦＮ１    ノード
ＦＮ２    ノード
ＳＬ    配線
ＳＬ１    配線
ＳＬｎ    配線
Ｔｒ１    トランジスタ
Ｔｒ２    トランジスタ
Ｔｒ３    トランジスタ
Ｔｒ４    トランジスタ
Ｔｒ５    トランジスタ
Ｔｒ６    トランジスタ
Ｔｒ７    トランジスタ
Ｔｒ８    トランジスタ
Ｔｒ９    トランジスタ
ＭＣ    メモリセル
ＭＣ［１，１］    メモリセル
ＭＣ［ｍ，１］    メモリセル
ＭＣ［１，ｎ］    メモリセル
ＲＢＬ    配線
ＷＢＬ    配線
ＷＢＬａ    配線
ＷＢＬａ１    配線
ＷＢＬａｍ    配線
ＷＢＬａｎ    配線
ＷＢＬｂ    配線
ＷＢＬｂ１    配線
ＷＢＬｂｎ    配線
ＷＬ    配線
ＷＬ１    配線
ＷＬｍ    配線
ＷＷＬ    配線
ＷＷＬ１    配線
ＷＷＬｎ    配線
１０    半導体装置
１００    記憶装置
１０５    絶縁体
１１０    導電体
１１２    導電体
１２０    導電体
１４０    容量素子
１５０    絶縁体
１５６    導電体
１６０    絶縁体
１６６    導電体
２００    トランジスタ
２０１    トランジスタ
２１４    絶縁体
２１６    絶縁体
２１８    導電体
２２０    絶縁体
２２２    絶縁体
２２４    絶縁体
２２５    絶縁体
２３０    酸化物
２４６    導電体
２４８    導電体
２５０    絶縁体
２８０    絶縁体
２８２    絶縁体
２８６    絶縁体
３００    トランジスタ
３１０    導電体
３１０ａ    導電体
３１０ｂ    導電体
３１１    基板
３１３    半導体領域
３１４ａ    低抵抗領域
３１４ｂ    低抵抗領域
３１５    絶縁体
３１６    導電体
３２０    絶縁体
３２２    絶縁体
３２４    絶縁体
３２６    絶縁体
３２８    導電体
３３０    導電体
３５０    絶縁体
３５２    絶縁体
３５４    絶縁体
３５６    導電体
３６０    絶縁体
３６２    絶縁体
３６４    絶縁体
３６６    導電体
３７０    絶縁体
３７２    絶縁体
３７４    絶縁体
３７６    導電体
３８０    絶縁体
３８２    絶縁体
３８４    絶縁体
３８６    導電体
４０４    導電体
４０４ａ    導電体
４０４ｂ    導電体
４０５    導電体
４０５ａ    導電体
４０５ｂ    導電体
４０６    金属酸化物
４０６ａ    金属酸化物
４０６ｂ    金属酸化物
４０６ｃ    金属酸化物
４１２    絶縁体
４１３    絶縁体
４１８    絶縁体
４１９    絶縁体
４２０    絶縁体
４２６ａ    領域
４２６ｂ    領域
４２６ｃ    領域
４４０    導電体
４４０ａ    導電体
４４０ｂ    導電体
４５０ａ    導電体
４５０ｂ    導電体
４５１ａ    導電体
４５１ｂ    導電体
４５２ａ    導電体
４５２ｂ    導電体
５００    記憶装置
５１０    セルアレイ
５２０    駆動回路部
５３０    駆動回路
５３１    デコーダ
５３２    行ドライバ
５３３    センスアンプ
５４０    駆動回路
５４１    デコーダ
５４２    列ドライバ
５４３    センスアンプ
５４４    プリチャージ回路
５５０    駆動回路
５５１    デコーダ
５５２    列ドライバ
５５３    センスアンプ
５６０    制御回路
５７０    出力回路
６５３    半導体装置
６５５    リード
７００    コンピュータ
７１０    入力装置
７２０    出力装置
７３０    中央演算処理装置
７３１    制御回路
７３２    演算回路
７３３    記憶装置
７３４    記憶装置
７４０    主記憶装置
１００１    基板
１００２    回路領域
１００３    分離領域
１００４    分離線
１００５    チップ
１０１０    携帯情報端末
１０２２    表示部
１１０１    電子部品
１１０２    プリント基板
１１０３    基板
２０００    携帯情報端末
２００１    筐体
２００２    筐体
２００３    表示部
２００４    表示部
２００５    ヒンジ部
２０１０    携帯情報端末
２０１１    筐体
２０１２    表示部
２０１３    操作ボタン
２０１４    外部接続ポート
２０１５    スピーカ
２０１６    マイク
２０１７    カメラ
２０２０    カメラ
２０２１    筐体
２０２２    表示部
２０２３    操作ボタン
２０２４    シャッターボタン
２０２６    レンズ
２０５０    ノート型ＰＣ
２０５１    筐体
２０５２    表示部
２０５３    キーボード
２０５４    ポインティングデバイス
２１１０    携帯型遊技機
２１１１    筐体
２１１２    表示部
２１１３    スピーカ
２１１４    ＬＥＤランプ
２１１５    操作キーボタン
２１１６    接続端子
２１１７    カメラ
２１１８    マイクロホン
２１１９    記録媒体読込部
２１７０    自動車
２１７１    車体
２１７２    車輪
２１７３    ダッシュボード
２１７４    ライト
【図１】
2018200933.tif 000003
【図２】
2018200933.tif 000004
【図３】
2018200933.tif 000005
【図４】
2018200933.tif 000006
【図５】
2018200933.tif 000007
【図６】
2018200933.tif 000008
【図７】
2018200933.tif 000009
【図８】
2018200933.tif 000010
【図９】
2018200933.tif 000011
【図１０】
2018200933.tif 000012
【図１１】
2018200933.tif 000013
【図１２】
2018200933.tif 000014
【図１３】
2018200933.tif 000015
【図１４】
2018200933.tif 000016
【図１５】
2018200933.tif 000017
【図１６】
2018200933.tif 000018
【図１７】
2018200933.tif 000019
【図１８】
2018200933.tif 000020
【図１９】
2018200933.tif 000021
【図２０】
2018200933.tif 000022
【図２１】
2018200933.tif 000023
【図２２】
2018200933.tif 000024
【図２３】
2018200933.tif 000025