(57)【要約】【課題】表示装置の信号線における信号伝達の遅延発生を抑制すること。【解決手段】本開示に係る表示装置は、絶縁性基材と、前記絶縁性基材内に設けられ、電源に電気的に接続された金属層と、前記絶縁性基材上に設けられた絶縁層と、前記絶縁層の上方に設けられた表示素子と、前記絶縁層の上方に設けられたドライバＩＣと、前記絶縁層の上方に設けられ前記表示素子と前記ドライバＩＣとを接続する信号線と、前記表示素子と前記金属層とを電気的に接続するスルーホールと、を含む。【選択図】図４
2018081197.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基材と、
前記絶縁性基材内に設けられ、電源に電気的に接続された金属層と、
前記絶縁性基材上に設けられた絶縁層と、
前記絶縁層の上方に設けられた表示素子と、
前記絶縁層の上方に設けられたドライバＩＣと、
前記絶縁層の上方に設けられ前記表示素子と前記ドライバＩＣとを接続する信号線と、
前記表示素子と前記金属層とを電気的に接続するスルーホールと、
を含む表示装置。
【請求項２】
前記絶縁性基材は、第１の絶縁性基材と、前記第１の絶縁性基材の上方に設けられた第２の絶縁性基材と、を含み、
前記金属層は、前記第１の絶縁性基材と、前記第２の絶縁性基材との間に設けられ、
前記第２の絶縁性基材の下面に設けられた穴から前記金属層の配線接続部が露出され、
前記配線接続部が可撓性回路基板を介して前記電源に接続される、
請求項１に記載の表示装置。
【請求項３】
前記表示素子は、
前記スルーホールに電気的に接続される配線と、
前記配線に電気的に接続される駆動ＴＦＴと、
前記駆動ＴＦＴに電気的に接続される有機ＥＬ層と、
を含む、
請求項１又は２に記載の表示装置。
【請求項４】
前記絶縁層は、第１の絶縁層と、前記第１の絶縁層の上方に設けられた第２の絶縁層と、を含み、
前記第２の絶縁層の一部が、前記表示素子に含まれる前記駆動ＴＦＴの一部として機能する、
請求項３に記載の表示装置。
【請求項５】
前記表示素子は、前記信号線に電気的に接続されるサンプリングＴＦＴを含む、
請求項１乃至４のいずれかに記載の表示装置。
【請求項６】
前記絶縁層は、第１の絶縁層と、前記第１の絶縁層の上方に設けられた第２の絶縁層と、を含み、
前記第２の絶縁層の一部が、前記表示素子に含まれる前記サンプリングＴＦＴの一部として機能する、
請求項５に記載の表示装置。
【請求項７】
前記絶縁性基材の比誘電率が、前記絶縁層の比誘電率よりも低い、
請求項１乃至６のいずれかに記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
従来の表示装置は、絶縁性基材と、絶縁性基材上に設けられた配線層と、配線層上に設けられた表示素子、ドライバＩＣとを含む。配線層は、絶縁層と、絶縁層内に設けられた各種配線、電子部品を有する。表示素子とドライバＩＣは、配線層内に設けられた信号線により電気的に接続されている。また、配線層上面においては、表示素子に電力を供給する電源線が、表示素子とドライバＩＣとの間を横切るように設けられている。上記従来例としては、下記特許文献１が挙げられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−３１４９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、従来の表示装置では、配線層上に配置された電源線と、配線層内に配置された信号線とが、絶縁層を介して交差する部分が発生してしまう。そのため、この交差部において容量が発生してしまい、信号線における信号の伝達に遅延が発生する恐れがあった。
【０００５】
本開示は、上記問題点に鑑みてなされたものであり、その目的は、表示装置の信号線における信号伝達の遅延発生を抑制することである。
【課題を解決するための手段】
【０００６】
（１）本開示に係る表示装置は、絶縁性基材と、前記絶縁性基材内に設けられ、電源に電気的に接続された金属層と、前記絶縁性基材上に設けられた絶縁層と、前記絶縁層の上方に設けられた表示素子と、前記絶縁層の上方に設けられたドライバＩＣと、前記絶縁層の上方に設けられ前記表示素子と前記ドライバＩＣとを接続する信号線と、前記表示素子と前記金属層とを電気的に接続するスルーホールと、を含む。
【０００７】
（２）上記（１）における表示装置は、前記絶縁性基材は、第１の絶縁性基材と、前記第１の絶縁性基材の上方に設けられた第２の絶縁性基材と、を含み、前記金属層は、前記第１の絶縁性基材と、前記第２の絶縁性基材との間に設けられ、前記第２の絶縁性基材の下面に設けられた穴から前記金属層の配線接続部が露出され、前記配線接続部が可撓性回路基板を介して前記電源に接続されてもよい。
【０００８】
（３）上記（１）〜（２）における表示装置は、前記表示素子は、前記スルーホールに電気的に接続される配線と、前記配線に電気的に接続される駆動ＴＦＴと、前記駆動ＴＦＴに電気的に接続される有機ＥＬ層と、を含んでもよい。
【０００９】
（４）上記（３）における表示装置は、前記絶縁層は、第１の絶縁層と、前記第１の絶縁層の上方に設けられた第２の絶縁層と、を含み、前記第２の絶縁層の一部が、前記表示素子に含まれる前記駆動ＴＦＴの一部として機能してもよい。
【００１０】
（５）上記（１）〜（４）における表示装置は、前記表示素子は、前記信号線に電気的に接続されるサンプリングＴＦＴを含んでもよい。
【００１１】
（６）上記（５）における表示装置は、前記絶縁層は、第１の絶縁層と、前記第１の絶縁層の上方に設けられた第２の絶縁層と、を含み、前記第２の絶縁層の一部が、前記表示素子に含まれる前記サンプリングＴＦＴの一部として機能してもよい。
【００１２】
（７）上記（１）〜（６）における表示装置は、前記絶縁性基材の比誘電率が、前記絶縁層の比誘電率よりも低くてもよい。
【図面の簡単な説明】
【００１３】
【図１】図１は、本実施形態に係る表示装置の概略の構成を示す模式図である。
【図２】図２は、本実施形態に係る表示装置の模式的な平面図である。
【図３】図３は、本実施形態に係る表示装置の模式的な垂直断面図である。
【図４】図４は、本実施形態に係る表示装置の模式的な垂直断面図である。
【図５】図５は、本実施形態に係る表示装置の模式的な垂直断面図である。
【図６】図６は、本実施形態に係る表示装置の変形例の模式的な垂直断面図である。
【図７】図７は、本実施形態に係る表示装置の変形例の模式的な垂直断面図である。
【図８】図８は、本実施形態に係る表示装置の変形例の模式的な平面図である。
【発明を実施するための形態】
【００１４】
［第１の実施形態］
以下、本開示の実施の形態について、図面に基づいて説明する。
【００１５】
なお、本開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１６】
本開示の実施形態に係る表示装置１００は、例えば有機エレクトロルミネッセンス表示装置であり、テレビ、パソコン、携帯端末、携帯電話等に搭載される。図１は実施形態に係る表示装置１００の概略の構成を示す模式図である。表示装置１００は、画像を表示する画素アレイ部４と、当該画素アレイ部４を駆動する駆動部とを備える。
【００１７】
画素アレイ部４には画素に対応して有機発光ダイオード６及び画素回路８がマトリクス状に配置される。画素回路８は、サンプリングＴＦＴ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）１０、駆動ＴＦＴ１２、及びキャパシタ１４などを含む。
【００１８】
一方、駆動部は、走査線駆動回路２０、映像線駆動回路２２、駆動電源回路２４及び制御装置２６を含み、画素回路８を駆動し、有機発光ダイオード６の発光を制御する。
【００１９】
走査線駆動回路２０は画素の水平方向の並び（画素行）ごとに設けられた走査線２８に接続されている。走査線駆動回路２０は制御装置２６から入力されるタイミング信号に応じて走査線２８を順番に選択し、選択した走査線２８に、サンプリングＴＦＴ１０をオンする電圧を印加する。
【００２０】
映像線駆動回路２２は画素の垂直方向の並び（画素列）ごとに設けられた信号線３０に接続されている。映像線駆動回路２２は制御装置２６から映像信号を入力され、走査線駆動回路２０による走査線２８の選択に合わせて、選択された画素行の映像信号に応じた電圧を各信号線３０に出力する。当該電圧は、選択された画素行にてサンプリングＴＦＴ１０を介してキャパシタ１４に書き込まれる。駆動ＴＦＴ１２は書き込まれた電圧に応じた電流を有機発光ダイオード６に供給し、これにより、選択された走査線２８に対応する画素の有機発光ダイオード６が発光する。
【００２１】
駆動電源回路２４は画素列ごとに設けられた電源線３２に接続され、電源線３２及び選択された画素行の駆動ＴＦＴ１２を介して有機発光ダイオード６に電流を供給する。
【００２２】
ここで、有機発光ダイオード６の下部電極は駆動ＴＦＴ１２に接続される。一方、各有機発光ダイオード６の上部電極は、全画素の有機発光ダイオード６に共通の電極で構成される。下部電極を陽極（アノード）として構成する場合は、高電位が入力され、上部電極は陰極（カソード）となって低電位が入力される。下部電極を陰極（カソード）として構成する場合は、低電位が入力され、上部電極は陽極（アノード）となって高電位が入力される。
【００２３】
図２は表示装置１００の模式的な平面図である。表示装置１００は絶縁性基材と、この絶縁性基材の上方に設けられた絶縁層６０とを含む。絶縁層６０の上方には、表示素子４２、ドライバＩＣ４８が配置され、表示素子４２とドライバＩＣ４８とは、信号線３０により電気的に接続されている。
【００２４】
図３は、図２のIII―III線における断面を示す断面図である。本実施の形態においては、図３に示すように、絶縁性基材７０は、例えばポリイミドを用いて形成されており、第１の絶縁性基材７１と、第１の絶縁性基材７１の上面に設けられた第２の絶縁性基材７２とを含む。なお、絶縁性基材７０は一層で構成されていてもよく、２層以上の複数層で構成されていてもよい。また、絶縁性基材７０を構成する材料は、ポリイミド以外の絶縁性材料を用いても構わない。
【００２５】
絶縁性基材７０の上面には、例えば窒化シリコン、酸化シリコン等からなる絶縁層６０が配置されている。本実施形態においては、絶縁層６０は、第１の絶縁層６１と、第１の絶縁層６１の上面に設けられた第２の絶縁層６２と、第２の絶縁層６２の上面に設けられた第３の絶縁層６３とを含む。第２の絶縁層６２の一部は、サンプリングＴＦＴ１０のゲート絶縁膜としての機能を果たしている。第３の絶縁層６３は、サンプリングＴＦＴ１０のゲート電極層１０Ｄを保護している。なお、絶縁層６０は一層で構成されていてもよく、２層以上の複数層で構成されていてもよい。また、絶縁層６０を構成する材料は、窒化シリコン、酸化シリコン以外の絶縁性材料を用いても構わない。本実施形態においては、第１の絶縁層６１は酸化シリコン層と窒化シリコン層の積層構造を有しており、第２の絶縁層６２を構成する材料には窒化シリコンを用いており、第３の絶縁層６３を構成する材料には、窒化シリコン、または酸化シリコンを用いている。
【００２６】
絶縁層６０の上面には、表示素子４２、ドライバＩＣ４８などが配置されており、表示素子４２におけるサンプリングＴＦＴ１０とドライバＩＣ４８とは、信号線３０により電気的に接続されている。サンプリングＴＦＴ１０は、第１の絶縁層６１の上面に設けられた半導体層１０Ａと、第２の絶縁層６２の上面に設けられたゲート電極１０Ｄと、第３の絶縁層６３の上面から第３の絶縁層６３、第２の絶縁層６２を貫通して半導体層１０Ａに接続されるソース電極１０Ｂ、ドレイン電極１０Ｃとを含む。
【００２７】
表示素子４２は、図１に示した画素アレイ部４、有機発光ダイオード６、及び画素回路８を含んでいる。各画素における有機発光ダイオード６は、画素ごとに配置されたアノード４１Ａと、全画素に対して共通に設けられたカソード４１Ｂと、アノード４１Ａ、カソード４１Ｂ間に設けられた有機層４１Ｃとにより構成されている。これら全画素に対応するアノード４１Ａ、カソード４１Ｂ、有機層４１Ｃが、有機ＥＬ層４１を構成している。表示素子４２は、アノード４１Ａの下方に平坦化膜４３を含み、この平坦化膜４３の存在により、アノード４１Ａと絶縁層６０との間における各種配線の有無を問わず、各画素のアノード４１Ａが互いに高低差なく配置される構成を実現している。有機ＥＬ層４１の上面及び側面は封止膜４７により封止されている。
【００２８】
第１の絶縁性基材７１と第２の絶縁性基材７２との間には、金属層８０が配置されており、絶縁性基材７０内に金属層８０が内在する構成となっている。絶縁性基材７０の下面、即ち本実施の形態においては第１の絶縁性基材７１の下面には穴が設けられており、この穴から、金属層８０の配線接続部８１が露出されている。
【００２９】
金属層８０は、スルーホール９３に電気的に接続されている。スルーホール９３は、絶縁層６０、及び第２の絶縁性基材７２を貫通し、ドライバＩＣ４８と金属層８０とを電気的に接続している。金属層８０は、可撓性回路基板５０に接続されており、可撓性回路基板５０から映像信号を受け、スルーホール９３を介してドライバＩＣ４８に映像信号を入力する。ドライバＩＣ４８は、映像信号にデジタルアナログ変換などを行うことにより画像信号を生成し、信号線３０に画像信号を入力する。なお、ドライバＩＣ４８を駆動する電源や、ドライバＩＣ４８を制御する制御信号等も、スルーホール９３、金属層８０を介して、可撓性回路基板５０から供給される。
【００３０】
図４は、図２のIV―IV線の断面を示す断面図であり、図５は、図２のＶ−Ｖ線の断面を示す断面図である。図４、図５に示すように、表示素子４２は、駆動ＴＦＴ１２を有しており、駆動ＴＦＴ１２は有機ＥＬ層４１のアノード４１Ａに接続されている。第２の絶縁層６２の一部は、駆動ＴＦＴ１２のゲート絶縁膜としての機能を果たしている。第３の絶縁層６３は、駆動ＴＦＴ１２のゲート電極１２Ｄを保護している。駆動ＴＦＴ１２は、第１の絶縁層６１の上面に設けられた半導体層１２Ａと、第２の絶縁層６２の上面に設けられたゲート電極１２Ｄと、第３の絶縁層６３の上面から第３の絶縁層６３、第２の絶縁層６２を貫通して半導体層１２Ａに接続されるソース電極１２Ｂ、ドレイン電極１２Ｃとを含む。
【００３１】
図４に示すように、表示素子４２は、表示素子４２の端部領域において、駆動ＴＦＴ１２に接続される配線４４を有しており、配線４４にはスルーホール９１が電気的に接続されている。スルーホール９１は、絶縁層６０、及び第２の絶縁性基材７２を貫通し、表示素子４２の下方に配置された金属層８０に電気的に接続されている。金属層８０は、上述した通り配線接続部８１において可撓性回路基板５０に接続されており、電源に接続された可撓性回路基板５０から、金属層８０、スルーホール９１、配線４４を介して、表示素子４２におけるいくつかの画素に電力供給される。
【００３２】
また、図４、図５に示すように、本実施形態においては、表示素子４２の他の端部領域においてスルーホール９２が設けており、可撓性回路基板５０から、金属層８０、スルーホール９２を介して、表示素子４２における他の画素に電力が供給される。
【００３３】
この金属層８０、スルーホール９１、及びスルーホール９２が、図１に示した電源線３２を構成している。
【００３４】
このような構成により、ドライバＩＣ４８と表示素子４２とを接続する信号線３０を絶縁層６０の上面側に配置するとともに、表示素子４２に電源を供給する電源線３２の一部である金属層８０を絶縁層６０の下方に配置された絶縁性基材７０内に配置する構成を実現することができる。その結果として、信号線３０と金属層８０との間には、少なくとも絶縁層６０と、絶縁性基材７０の一部、即ち本実施形態においては第２の絶縁性基材７２が介在することとなる。従って、信号線３０と金属層８０との間に発生する容量の値を小さくすることができ、信号線３０における信号伝達の遅延発生を抑制することができる。
【００３５】
また、絶縁性基材７０を構成する材料に、絶縁層６０を構成する材料よりも比誘電率の低いものを用いれば、信号線３０と金属層８０との間に絶縁性基材７０を介在させることによる容量発生抑制の効果を高めることができる。例えば、比誘電率が７．５の窒化シリコンと、比誘電率が３．９を絶縁層６０として使用し、絶縁層６０全体としての比誘電率が４．８よりも大きくなってしまう場合、比誘電率が４．８のポリイミドを絶縁性基材７０として用いることにより、この比誘電率の低い絶縁性基材７０を信号線３０と金属層８０との間に介在させることにより、容量発生抑制の効果を高めることができる。
【００３６】
なお、本実施形態においては、第２の絶縁層６２の一部を、表示素子４２が含む画素回路８に含まれるサンプリングＴＦＴ１０、駆動ＴＦＴ１２のゲート絶縁膜として機能させる構成としている。このような構成とすることにより、表示素子４２の薄型化を実現することができる。また、第２の絶縁層６２の一部をサンプリングＴＦＴ１０、駆動ＴＦＴ１２のゲート絶縁膜として機能させたとしても、金属層８０とサンプリングＴＦＴ１０、駆動ＴＦＴ１２との間には、第１の絶縁層６１、及び第２の絶縁性基材７２とを介在させることができるため、金属層８０とのサンプリングＴＦＴ１０、駆動ＴＦＴ１２との間において、意図しない容量の発生を抑制することができる。
【００３７】
図８は、本実施形態に係る表示装置１００の変形例を示す平面図であり、図６、図７は、本実施形態に係る表示装置１００の変形例を示す断面図である。図６は、図８におけるVI-VI線の断面を示し、図７は、図８におけるVII-VII線の断面を示す。図６、図７、図８に示す変形例においては、ドライバＩＣの下方に配線接続部８１が配置され、平面視においてドライバＩＣ４８と配線接続部８１とが重なるように配置されている。このような構成により、ドライバＩＣ４８等が配置される実装領域の小型化を実現することができる。
【符号の説明】
【００３８】
４  画素アレイ部、６  有機発光ダイオード、８  画素回路、１０  サンプリングＴＦＴ、１０Ａ  半導体層、１０Ｂ  ソース電極、１０Ｃ  ドレイン電極、１０Ｄ  ゲート電極、１２  駆動ＴＦＴ、１２Ａ  半導体層、１２Ｂ  ソース電極、１２Ｃ  ドレイン電極、１２Ｄ  ゲート電極、１４  キャパシタ、２０  走査線駆動回路、２２  映像線駆動回路、２４  駆動電源回路、２６  制御装置、２８  走査線、３０  信号線、３２  電源線、４１  有機ＥＬ層、４１Ａ  アノード、４１Ｂ  カソード、４１Ｃ  有機層、４２  表示素子、４３  平坦化膜、４４  配線、４７  封止膜、４８  ドライバＩＣ、５０  可撓性回路基板、６０  絶縁層、６１  第１の絶縁層、６２  第２の絶縁層、６３  第３の絶縁層、７０  絶縁性基材、７１  第１の絶縁性基材、７２  第２の絶縁性基材、８０  金属層、８１  配線接続部、９１  スルーホール、９２  スルーホール、９３  スルーホール、１００  表示装置。
【図１】
2018081197.tif 000003
【図２】
2018081197.tif 000004
【図３】
2018081197.tif 000005
【図４】
2018081197.tif 000006
【図５】
2018081197.tif 000007
【図６】
2018081197.tif 000008
【図７】
2018081197.tif 000009
【図８】
2018081197.tif 000010