(57)【要約】【課題】種々の電気光学パネルに応じて、データ線の容量に起因する表示品質の低下を抑止できる表示ドライバー、電気光学装置及び電子機器等を提供すること。【解決手段】表示ドライバー１００は、複数のデータ信号ＤＳ１〜ＤＳｎを出力する複数の出力端子ＴＱ１〜ＴＱｎと、複数の駆動ユニットＵＮ１〜ＵＮｎを有し、複数の出力端子ＴＱ１〜ＴＱｎに複数のデータ信号ＤＳ１〜ＤＳｎを出力する駆動回路１０と、演算回路２０と、を含む。各駆動ユニットは、アンプ回路と、アンプ回路による駆動をアシストする駆動アシスト回路と、を有する。演算回路２０は、複数の駆動ユニットＵＮ１〜ＵＮｎに含まれる駆動ユニットでの階調変化情報を、当該駆動ユニットの隣の駆動ユニットでの階調変化情報に基づいて補正し、補正後の階調変化情報に基づいて当該駆動ユニットの駆動アシスト回路の駆動アシスト能力を設定する。【選択図】図１
2018054899.tif 000002
【特許請求の範囲】
【請求項１】
電気光学パネルに出力される複数のデータ信号を出力する複数の出力端子と、
複数の駆動ユニットを有し、前記複数の出力端子に前記複数のデータ信号を出力する駆動回路と、
演算回路と、
を含み、
前記複数の駆動ユニットの各駆動ユニットは、
アンプ回路と、前記アンプ回路による駆動をアシストする駆動アシスト回路と、を有し、
前記演算回路は、
前記複数の駆動ユニットに含まれる駆動ユニットでの階調変化情報を、当該駆動ユニットの隣の駆動ユニットでの階調変化情報に基づいて補正し、補正後の階調変化情報に基づいて当該駆動ユニットの前記駆動アシスト回路の駆動アシスト能力を設定することを特徴とする表示ドライバー。
【請求項２】
請求項１において、
前記演算回路は、
前記複数の駆動ユニットの第ｉの駆動ユニットでの階調変化情報と、第ｉ＋２の駆動ユニットでの階調変化情報とに基づいて、当該駆動ユニットである第ｉ＋１の駆動ユニットでの階調変化情報を補正し、補正後の階調変化情報に基づいて前記第ｉ＋１の駆動ユニットの前記駆動アシスト回路の駆動アシスト能力を設定することを特徴とする表示ドライバー。
【請求項３】
請求項２において、
前記演算回路は、
前記第ｉの駆動ユニットでの階調変化情報と第１の係数とに基づいて求められた第１の補正値と、前記第ｉ＋２の駆動ユニットでの階調変化情報と前記第１の係数とは異なる第２の係数とに基づいて求められた第２の補正値と、に基づいて前記第ｉ＋１の駆動ユニットでの階調変化情報を補正することを特徴とする表示ドライバー。
【請求項４】
請求項３において、
前記演算回路は、
前記第ｉ＋２の駆動ユニットでの階調変化情報と、前記複数の駆動ユニットの第ｉ＋４の駆動ユニットでの階調変化情報とに基づいて、前記複数の駆動ユニットの第ｉ＋３の駆動ユニットでの階調変化情報を補正し、補正後の階調変化情報に基づいて前記第ｉ＋３の駆動ユニットの前記駆動アシスト回路の駆動アシスト能力を設定することを特徴とする表示ドライバー。
【請求項５】
請求項４において、
前記演算回路は、
前記第ｉ＋２の駆動ユニットでの階調変化情報と前記第１の係数とに基づいて求められた第３の補正値と、前記第ｉ＋４の駆動ユニットでの階調変化情報と前記第２の係数とに基づいて求められた第４の補正値と、に基づいて前記第ｉ＋３の駆動ユニットでの階調変化情報を補正することを特徴とする表示ドライバー。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記演算回路は、
第１の演算ユニットと第２の演算ユニットと補正部とを有し、
前記第１の演算ユニットは、
前記複数の駆動ユニットの第ｉの駆動ユニットでの階調変化情報と第１の係数とに基づいて、第１の補正値を求め、
前記第２の演算ユニットは、
前記複数の駆動ユニットの第ｉ＋２の駆動ユニットでの階調変化情報と前記第１の係数とは異なる第２の係数とに基づいて、第２の補正値を求め、
前記補正部は、
前記第１の補正値と前記第２の補正値とに基づいて、当該駆動ユニットである第ｉ＋１の駆動ユニットでの階調変化情報を補正することを特徴とする表示ドライバー。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記駆動アシスト回路は、
前記アンプ回路による駆動前に予備駆動を行うことを特徴とする表示ドライバー。
【請求項８】
請求項１乃至７のいずれかにおいて、
前記駆動アシスト回路は、
前記演算回路により設定された前記駆動アシスト能力が、高電位側電源電圧方向への駆動をアシストする能力を表す場合、前記駆動ユニットの出力が前記高電位側電源電圧方向に変化するようにアシストし、
前記駆動アシスト能力が、低電位側電源電圧方向への駆動をアシストする能力を表す場合、前記駆動ユニットの出力が前記低電位側電源電圧方向に変化するようにアシストすることを特徴とする表示ドライバー。
【請求項９】
請求項８において、
前記駆動アシスト回路は、
高電位側電源電圧側の第１駆動トランジスター群と、低電位側電源電圧側の第２駆動トランジスター群と、を有し、
前記駆動アシスト回路は、
前記駆動アシスト能力が、前記高電位側電源電圧方向への駆動をアシストする能力を表す場合、前記第１駆動トランジスター群の駆動能力を変化させ、
前記駆動アシスト能力が、前記低電位側電源電圧方向への駆動をアシストする能力を表す場合、前記第２駆動トランジスター群の駆動能力を変化させることを特徴とする表示ドライバー。
【請求項１０】
請求項１乃至９のいずれかに記載された表示ドライバーと、
前記電気光学パネルと、
を含むことを特徴とする電気光学装置。
【請求項１１】
請求項１０において、
前記電気光学パネルは、
前記複数のデータ信号である複数のビデオ信号をサンプルホールドするサンプルホールド回路と、
前記表示ドライバーの前記複数の出力端子に接続される複数の入力端子と、
を有し、
前記サンプルホールド回路は、
各トランジスターのドレインが画素に接続され、前記各トランジスターのソースが前記
複数の入力端子のいずれかの入力端子に接続される複数のトランジスターを有し、
前記複数のトランジスターの第１のトランジスターは、前記電気光学パネルの第１の方向に沿ってソース、ドレインの順に配置され、前記第１の方向に沿って前記第１のトランジスターに隣り合う第２のトランジスターは、前記第１の方向に沿ってドレイン、ソースの順に配置されることを特徴とする電気光学装置。
【請求項１２】
請求項１乃至９のいずれかに記載された表示ドライバーを含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示ドライバー、電気光学装置及び電子機器等に関する。
【背景技術】
【０００２】
従来の表示ドライバーは、各画素の表示データを電圧に変換するＤ／Ａ変換回路と、その電圧に基づいて各画素をデータ電圧で駆動するアンプ回路と、を含んでいる。アンプ回路はフィードバック制御を行うため、各データ線の容量（例えばデータ線間の寄生容量）が異なっていてもデータ電圧を目標電圧に制御することが可能である。
【０００３】
近年では、電気光学パネルの高精細化が進んでいるため１画素あたりの駆動時間が短くなっている。例えばソース線を数本〜十数本ずつ順次に駆動していく相展開駆動（例えば特許文献１）では、１回に駆動できる画素が数個〜十数個であるため、高精細化にともなって１画素あたりの駆動時間が非常に短くなる。このように駆動時間が短くなると、アンプ回路の駆動能力を上げる（セトリング時間を短くする）必要があるが、アンプ回路の駆動能力を上げると、相対的に出力電圧の精度が下がる。これらを両立させるためにはアンプ回路の消費電流を増やす必要があるが、表示ドライバーの発熱（温度上昇）が大きくなるため、高精細化への対応が困難になってきている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−３２４９７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のような問題に対応するため、フィードバック制御を用いない駆動を行い、その後にアンプ回路により高精度なデータ電圧にセトリングさせる手法（又は、フィードバック制御を用いない駆動のみで駆動する手法）が考えられる。例えば、前の表示データと次の表示データとの階調差に応じた駆動能力のトランジスターで、所定の期間において出力端子を電源に接続することで、データ電圧を目標電圧に急峻に変化させる手法（デジタルアシスト駆動）がある。
【０００６】
しかしながら、これらの手法ではフィードバック制御が行われないことから、各データ線の容量（例えばデータ線間の寄生容量）により、実際に到達するデータ電圧と目標電圧との誤差が生じ、表示品質が低下する（例えば表示ムラが発生する）という課題がある。このようなデータ電圧と目標電圧との誤差をアンプ回路で修正しようとすると、アンプ回路が短時間にデータ電圧をセトリングさせる駆動能力が必要となり、結局、アンプ回路の消費電力が増加してしまうことになる。
【０００７】
また、表示ドライバーは種々の電気光学パネルに汎用的に用いられる場合があるため、種々の電気光学パネルに用いられた場合において、データ線の容量に起因する表示品質の低下を抑制する必要がある。
【０００８】
本発明の幾つかの態様によれば、種々の電気光学パネルに応じて、データ線の容量に起因する表示品質の低下を抑止できる表示ドライバー、電気光学装置及び電子機器等を提供できる。
【課題を解決するための手段】
【０００９】
本発明の一態様は、電気光学パネルに出力される複数のデータ信号を出力する複数の出力端子と、複数の駆動ユニットを有し、前記複数の出力端子に前記複数のデータ信号を出力する駆動回路と、演算回路と、を含み、前記複数の駆動ユニットの各駆動ユニットは、アンプ回路と、前記アンプ回路による駆動をアシストする駆動アシスト回路と、を有し、前記演算回路は、前記複数の駆動ユニットに含まれる駆動ユニットでの階調変化情報を、当該駆動ユニットの隣の駆動ユニットでの階調変化情報に基づいて補正し、補正後の階調変化情報に基づいて当該駆動ユニットの前記駆動アシスト回路の駆動アシスト能力を設定する表示ドライバーに関係する。
【００１０】
本発明の一態様によれば、ある駆動ユニットの駆動アシスト回路の駆動アシスト能力を設定する際に、その駆動ユニットでの階調変化情報を、その駆動ユニットの隣の駆動ユニットでの階調変化情報に基づいて補正され、その補正された階調変化情報に基づいて駆動アシスト能力が設定される。これにより、上述したような容量カップリングによるデータ電圧への影響を補正した駆動アシスト能力を設定することが可能となり、種々の電気光学パネルに応じて、データ線の容量に起因する表示品質の低下を抑止することが可能となる。
【００１１】
また本発明の一態様では、前記演算回路は、前記複数の駆動ユニットの第ｉの駆動ユニットでの階調変化情報と、第ｉ＋２の駆動ユニットでの階調変化情報とに基づいて、当該駆動ユニットである第ｉ＋１の駆動ユニットでの階調変化情報を補正し、補正後の階調変化情報に基づいて前記第ｉ＋１の駆動ユニットの前記駆動アシスト回路の駆動アシスト能力を設定してもよい。
【００１２】
第ｉ＋１の駆動ユニットの隣の第ｉ、第ｉ＋２の駆動ユニットでの階調変化が、容量カップリングを介して、第ｉ＋１の駆動ユニットが駆動するソース線の電圧を変動させる。この点、本発明の一態様では、第ｉ、第ｉ＋２の駆動ユニットでの階調変化情報に基づいて第ｉ＋１の駆動ユニットでの階調変化情報を補正することで、容量カップリングによる電圧変動を補正（低減）した階調変化情報を求めることができる。
【００１３】
また本発明の一態様では、前記演算回路は、前記第ｉの駆動ユニットでの階調変化情報と第１の係数とに基づいて求められた第１の補正値と、前記第ｉ＋２の駆動ユニットでの階調変化情報と前記第１の係数とは異なる第２の係数とに基づいて求められた第２の補正値と、に基づいて前記第ｉ＋１の駆動ユニットでの階調変化情報を補正してもよい。
【００１４】
データ線間の寄生容量は、各データ線間で容量値が異なっている。本発明の一態様によれば、その容量値に応じた第１、第２の係数により第１、第２の補正値を求めることが可能となり、その第１、第２の補正値で第ｉ＋１の駆動ユニットでの階調変化情報を補正できる。
【００１５】
また本発明の一態様では、前記演算回路は、前記第ｉ＋２の駆動ユニットでの階調変化情報と、前記複数の駆動ユニットの第ｉ＋４の駆動ユニットでの階調変化情報とに基づいて、前記複数の駆動ユニットの第ｉ＋３の駆動ユニットでの階調変化情報を補正し、補正後の階調変化情報に基づいて前記第ｉ＋３の駆動ユニットの前記駆動アシスト回路の駆動アシスト能力を設定してもよい。
【００１６】
本発明の一態様によれば、第ｉ＋３の駆動ユニットの隣の第ｉ＋２、第ｉ＋４の駆動ユニットでの階調変化情報に基づいて、第ｉ＋３の駆動ユニットでの階調変化情報を補正することで、容量カップリングによる電圧変動を補正（低減）した階調変化情報を求めることができる。
【００１７】
また本発明の一態様では、前記演算回路は、前記第ｉ＋２の駆動ユニットでの階調変化情報と前記第１の係数とに基づいて求められた第３の補正値と、前記第ｉ＋４の駆動ユニットでの階調変化情報と前記第２の係数とに基づいて求められた第４の補正値と、に基づいて前記第ｉ＋３の駆動ユニットでの階調変化情報を補正してもよい。
【００１８】
表示パネルにおけるサンプルホールド回路のレイアウトによって、データ線間の寄生容量は、相対的に容量値が大きいものと、相対的に容量値が小さいものが、交互に現れる。そのため、相対的に容量値が大きいものと小さいもののうち一方に対応した係数を第１の係数として共用でき、他方に対応した係数を第２の係数として共用できる。これにより、演算処理を簡素化することが可能となり、例えば演算時間の短縮や、演算の時分割化、演算回路の回路規模の削減等を実現できる。
【００１９】
また本発明の一態様では、前記演算回路は、第１の演算ユニットと第２の演算ユニットと補正部とを有し、前記第１の演算ユニットは、前記複数の駆動ユニットの第ｉの駆動ユニットでの階調変化情報と第１の係数とに基づいて、第１の補正値を求め、前記第２の演算ユニットは、前記複数の駆動ユニットの第ｉ＋２の駆動ユニットでの階調変化情報と前記第１の係数とは異なる第２の係数とに基づいて、第２の補正値を求め、前記補正部は、前記第１の補正値と前記第２の補正値とに基づいて、当該駆動ユニットである第ｉ＋１の駆動ユニットでの階調変化情報を補正してもよい。
【００２０】
本発明の一態様によれば、第ｉ＋１の駆動ユニットの隣の第ｉ、第ｉ＋２の駆動ユニットでの階調変化に第１の係数又は第２の係数を乗算することで、補正値が求められ、その補正値を階調変化に加算することで階調変化情報を補正できる。
【００２１】
また本発明の一態様では、前記駆動アシスト回路は、前記アンプ回路による駆動前に予備駆動を行ってもよい。
【００２２】
このように、駆動アシスト回路が予備駆動を行うことで、アンプ回路が目標電圧に近い電圧から駆動することが可能となり、アンプ回路の駆動能力を低減させても目標電圧にセトリングさせることが可能となる。これにより、表示ドライバーの低消費電力化等が可能となる。
【００２３】
また本発明の一態様では、前記駆動アシスト回路は、前記演算回路により設定された前記駆動アシスト能力が、高電位側電源電圧方向への駆動をアシストする能力を表す場合、前記駆動ユニットの出力が前記高電位側電源電圧方向に変化するようにアシストし、前記駆動アシスト能力が、低電位側電源電圧方向への駆動をアシストする能力を表す場合、前記駆動ユニットの出力が前記低電位側電源電圧方向に変化するようにアシストしてもよい。
【００２４】
このような駆動アシストにより、アンプ回路による駆動をアシストできる。即ち、アンプ回路による駆動の前に、データ信号を目標電圧に近い電圧まで予備駆動することが可能となる。
【００２５】
また本発明の一態様では、前記駆動アシスト回路は、高電位側電源電圧側の第１駆動トランジスター群と、低電位側電源電圧側の第２駆動トランジスター群と、を有し、前記駆動アシスト回路は、前記駆動アシスト能力が、前記高電位側電源電圧方向への駆動をアシストする能力を表す場合、前記第１駆動トランジスター群の駆動能力を変化させ、前記駆動アシスト能力が、前記低電位側電源電圧方向への駆動をアシストする能力を表す場合、前記第２駆動トランジスター群の駆動能力を変化させてもよい。
【００２６】
本発明の一態様によれば、補正後の階調変化が正の場合、第１駆動トランジスター群により高電位側電源電圧方向への駆動アシストを行い、補正後の階調変化が負の場合、第２駆動トランジスター群により低電位側電源電圧方向への駆動アシストを行うことができる。このような駆動では、容量カップリングによる電圧変動の影響により、目標電圧に対して誤差が発生しやすいが、本発明の一態様では、容量カップリングによる電圧変動分を補正した駆動アシスト能力で予備駆動を行うことが可能である。
【００２７】
また本発明の他の態様は、上記のいずれかに記載された表示ドライバーと、前記電気光学パネルと、を含む電気光学装置に関係する。
【００２８】
また本発明の他の態様では、前記電気光学パネルは、前記複数のデータ信号である複数のビデオ信号をサンプルホールドするサンプルホールド回路と、前記表示ドライバーの前記複数の出力端子に接続される複数の入力端子と、を有し、前記サンプルホールド回路は、各トランジスターのドレインが画素に接続され、前記各トランジスターのソースが前記複数の入力端子のいずれかの入力端子に接続される複数のトランジスターを有し、前記複数のトランジスターの第１のトランジスターは、前記電気光学パネルの第１の方向に沿ってソース、ドレインの順に配置され、前記第１の方向に沿って前記第１のトランジスターに隣り合う第２のトランジスターは、前記第１の方向に沿ってドレイン、ソースの順に配置されてもよい。
【００２９】
また本発明の更に他の態様は、上記のいずれかに記載された表示ドライバーを含む電子機器に関係する。
【図面の簡単な説明】
【００３０】
【図１】本実施形態の表示ドライバーの構成例。
【図２】表示ドライバーが駆動する電気光学パネルの構成例。
【図３】データ線間の寄生容量を模式的に示す図。
【図４】データ線間の寄生容量の容量値を模式的に示す図。
【図５】データ線間の寄生容量のカップリングによる電圧変動の例。
【図６】演算回路の構成例。
【図７】演算回路の第１の詳細な構成例。
【図８】第１の詳細な構成例の演算回路の動作を説明するタイミングチャート。
【図９】第１の詳細な構成例の演算回路の動作を説明するタイミングチャート。
【図１０】第１の詳細な構成例の演算回路の動作を説明するタイミングチャート。
【図１１】演算回路の第２の詳細な構成例。
【図１２】第２の詳細な構成例の演算回路の動作を説明するタイミングチャート。
【図１３】第２の詳細な構成例の演算回路の動作を説明するタイミングチャート。
【図１４】第２の詳細な構成例の演算回路の動作を説明するタイミングチャート。
【図１５】演算回路の第３の詳細な構成例。
【図１６】第３の詳細な構成例の演算回路の動作を説明するタイミングチャート。
【図１７】第３の詳細な構成例の演算回路の動作を説明するタイミングチャート。
【図１８】第３の詳細な構成例の演算回路の動作を説明するタイミングチャート。
【図１９】演算回路の第４の詳細な構成例。
【図２０】第４の詳細な構成例の演算回路における時分割動作を説明する表。
【図２１】第４の詳細な構成例の演算回路における補正部の動作を説明する表。
【図２２】駆動ユニットの第１の詳細な構成例。
【図２３】第１の詳細な構成例の駆動ユニットの動作を説明する図。
【図２４】駆動アシスト能力の設定の一例。
【図２５】駆動ユニットの第２の詳細な構成例。
【図２６】電気光学装置の構成例。
【図２７】電子機器の構成例。
【発明を実施するための形態】
【００３１】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３２】
１．表示ドライバー
図１は、本実施形態の表示ドライバー１００の構成例である。表示ドライバー１００は、複数の出力端子ＴＱ１〜ＴＱｎと、駆動回路１０と、演算回路２０とを含む。ここで、ｎは２以上の整数である。
【００３３】
複数の出力端子ＴＱ１〜ＴＱｎは、電気光学パネルに出力される複数のデータ信号ＤＳ１〜ＤＳｎ（複数のデータ電圧）を出力する。駆動回路１０は、複数の駆動ユニットＵＮ１〜ＵＮｎを有し、複数の出力端子ＴＱ１〜ＴＱｎに複数のデータ信号ＤＳ１〜ＤＳｎを出力する。各駆動ユニットは、アンプ回路と、そのアンプ回路による駆動をアシストする駆動アシスト回路と、を有する。
【００３４】
具体的には、複数の出力端子ＴＱ１〜ＴＱｎは、第１〜第ｎの出力端子である。また複数の駆動ユニットＵＮ１〜ＵＮｎは、第１〜第ｎの駆動ユニットである。第ｊの駆動ユニットＵＮｊは、第ｊのアンプ回路ＡＭｊと、第ｊの駆動アシスト回路ＫＡｊとを含み、第ｊの出力端子ＴＱｊに第ｊのデータ信号ＤＳｊを出力する。ここでｊは１以上でｎ以下の整数である。表示ドライバー１００は例えば集積回路装置であり、出力端子ＴＱ１〜ＴＱｎは、その集積回路装置のパッド（シリコン基板に形成されるパッド）或いはパッケージの端子（回路基板に実装するための端子）である。
【００３５】
演算回路２０は、駆動ユニットＵＮ１〜ＵＮｎに含まれる駆動ユニットでの階調変化情報を、当該駆動ユニットの隣の駆動ユニットでの階調変化情報に基づいて補正する。そして演算回路２０は、補正後の階調変化情報に基づいて、当該駆動ユニットの駆動アシスト回路の駆動アシスト能力を設定する。
【００３６】
具体的には、演算回路２０は、駆動ユニットＵＮｊは階調変化情報に基づいて駆動アシスト能力を演算し、その駆動アシスト能力の設定値ＳＫｊ（制御信号）を駆動アシスト回路ＫＡｊに出力する。このとき、演算回路２０は、駆動アシスト能力の演算に用いる階調変化情報の補正を行う。
【００３７】
ここで、駆動ユニットＵＮ１〜ＵＮｎに含まれる駆動ユニットとは、駆動ユニットＵＮ１〜ＵＮｎのうちのいずれかの駆動ユニットである。以下では駆動ユニットＵＮ１〜ＵＮｎの全てについて階調変化情報の補正を行う場合を例に説明するが、これに限定されず、少なくとも１つの駆動ユニットについて階調変化情報の補正を行えばよい。階調変化情報の補正を行わない駆動ユニットについては、補正されない階調変化情報に基づいて駆動アシスト能力を設定する。
【００３８】
隣の駆動ユニットの「隣の」とは、その駆動ユニットがデータ信号を出力する出力端子と、当該駆動ユニットがデータ信号を出力する出力端子とが隣り合っているということである。出力端子が隣り合うとは、シリコン基板上又はパッケージ上において、隣り合った出力端子の間には他の出力端子が設けられていないということである。
【００３９】
階調変化情報とは、駆動ユニットが出力するデータ信号の階調（階調値）の変化を表す情報である。具体的には、所与のタイミングの表示データの階調と、その前のタイミングの表示データの階調の差分値であってもよいし、差分値に相当する他の情報であってもよい。また、本実施形態の表示ドライバー１００は、複数の駆動ユニットＵＮ１〜ＵＮｎを有し、階調変化情報は駆動ユニットごとに求めることができる。相展開方式の液晶表示パネルを用いる場合であれば、所与のタイミングでのｎ画素の同時書き込みと、次のタイミングでのｎ画素の同時書き込みとの間の、表示データの階調変化を階調変化情報とすればよい。具体的には、相展開の第ｐ駆動と、第ｐ＋１駆動での階調の変化により、ｎ個の駆動ユニットのそれぞれについて、階調変化情報が求められる。なお、ｐは１以上の整数であり、ｐの上限値は電気光学パネルのソース線の数とｎにより決定される。
【００４０】
駆動アシスト能力とは、駆動アシスト回路が、アンプ回路による駆動をアシストする際の駆動能力のことである。具体的には、データ信号の階調変化が大きいほど、大きな駆動能力でアシストし、現在の階調電圧から目標とする階調電圧にデータ信号を変化させる（近づける）駆動を行う。例えば、アンプ回路が駆動する前の所与の期間において駆動アシスト回路が駆動を行う。この場合、駆動アシスト能力が大きいほど大きな変化率でデータ信号を変化させる。即ち、所与の期間において、より大きな階調電圧の変化を生じさせる。
【００４１】
さて、図２で後述するように、電気光学パネルにおいてデータ信号をソース線にサンプリングするトランジスターは、ソース、ドレイン、ドレイン、ソースの順に並ぶように配置されている。そのため、図３〜図５で説明するようにデータ線間の寄生容量が各データ線で異なっており、その寄生容量のカップリングによるデータ電圧の変動が各データ線でばらついてしまう。図２２、図２５で説明するデジタルアシスト駆動や容量駆動を用いた場合、この電圧変動のばらつきによって表示品質が低下する（縦スジや表示ムラが生じる）可能性がある。
【００４２】
この点、本実施形態によれば、演算回路２０が、ある駆動ユニットの駆動アシスト回路の駆動アシスト能力を設定する際に、その駆動ユニットでの階調変化情報を、その駆動ユニットの隣の駆動ユニットでの階調変化情報に基づいて補正する。これにより、上述したような容量カップリングによるデータ電圧の変動を考慮した駆動アシスト能力を設定できる。例えば、容量カップリングによるデータ電圧の変動分を、階調変化情報から除く（減算する）補正が可能となる。この場合、駆動アシスト回路が変化させた階調と、容量カップリングによる階調変化とで、目標の階調電圧（付近）に到達させることができる。
【００４３】
このようにして、駆動アシスト回路によるアシスト後のデータ信号を、より正確に目標電圧に変化させることが可能となる。即ち、フィードバック制御を行わない駆動であっても、より正確にデータ電圧を目標電圧に変化させることが可能となる。そして、その後にアンプ回路で目標電圧にセトリングさせる場合に、その修正すべき誤差を小さくすることが可能となり、アンプ回路の消費電力（駆動能力）を削減しつつ正確なデータ電圧を出力させることが可能となる。
【００４４】
また、データ線間の寄生容量は、電気光学パネルの製品（或いは同一製品でも個体差）に依存している。この点、本実施形態では、演算回路２０が駆動アシスト能力を演算するので、種々の電気光学パネルに対応して駆動アシスト能力を設定することが可能である。例えば、階調変化情報から駆動アシスト能力を演算する際の係数等を、寄生容量の容量値等に応じて設定しておくことで、種々の電気光学パネルに対応した駆動アシスト能力を求めることが可能である。
【００４５】
２．電気光学パネル
図２は、表示ドライバー１００が駆動する電気光学パネル２００の構成例である。なお以下では、アクティブマトリクス型の相展開方式の液晶表示パネルを例に説明するが、本実施形態の表示ドライバー１００の適用対象はこれに限定されない。即ち、データ線間の寄生容量のばらつきによって表示ムラが生じる可能性がある型式及び駆動方式の電気光学パネルであれば本実施形態の表示ドライバー１００を適用できる。また、電気光学パネルは液晶表示パネルに限らず、例えば自発光素子を用いた表示パネル（例えば有機ＥＬ表示パネル）であってもよい。
【００４６】
電気光学パネル２００は、複数のデータ信号ＤＳ１〜ＤＳ８である複数のビデオ信号をサンプルホールドするサンプルホールド回路を有する。表示ドライバー１００の複数の出力端子ＴＱ１〜ＴＱ８は、サンプルホールド回路の一端に接続可能な端子である。なお以下ではｎ＝８の場合を例に説明するがｎは８に限定されない。
【００４７】
具体的には、サンプルホールド回路は、ソース線ＤＬ１、ＤＬ２、ＤＬ３、・・・に接続されるトランジスターＴＲ１、ＴＲ２、ＴＲ３、・・・である。そして、このトランジスターＴＲ１、ＴＲ２、ＴＲ３、・・・がオンになるとビデオ信号がソース線ＤＬ１、ＤＬ２、ＤＬ３、・・・にサンプリングされ、オフになるとビデオ信号がソース線ＤＬ１、ＤＬ２、ＤＬ３、・・・にホールドされる。ここでビデオ信号は、相展開駆動において表示ドライバー１００が電気光学パネル２００を駆動する駆動信号（データ信号）のことである。
【００４８】
このようなサンプルホールド回路を有する場合、ソース線に電圧をホールドしたタイミングで、その電圧と目標電圧（表示データに対応する電圧）の間に誤差があると、表示ムラの原因となる。このような誤差の一因としてデータ線（ビデオ線）間の寄生容量がある。この点、本実施形態では、データ線間の容量カップリングによるデータ電圧の変動を考慮して階調変化情報を補正することが可能であり、その補正された階調変化情報に基づいて駆動アシスト能力を設定できる。これにより、上記のような目標電圧との誤差を低減でき、表示ムラを低減できる。
【００４９】
また本実施形態では、電気光学パネル２００は、表示ドライバー１００の複数の出力端子ＴＱ１〜ＴＱ８に接続される複数の入力端子ＴＩ１〜ＴＩ８を有する。複数のトランジスターＴＲ１、ＴＲ２、ＴＲ３、・・・の各トランジスターは、そのドレインが画素に接続され、そのソースが複数の入力端子ＴＩ１〜ＴＩ８のいずれかの入力端子に接続される。そして、第１のトランジスターＴＲ１は、電気光学パネル２００の第１の方向Ｄ１に沿ってソース、ドレインの順に配置される。第１の方向Ｄ１に沿って第１のトランジスターＴＲ１に隣り合う第２のトランジスターＴＲ２は、第１の方向Ｄ１に沿ってドレイン、ソースの順に配置される。なお図２ではトランジスターのゲートを点線の長方形で示す。
【００５０】
具体的には、入力端子ＴＩ１〜ＴＩ８には、第１の方向Ｄ１に沿って配置されるデータ線ＶＬ１〜ＶＬ８（ビデオ線）が接続される。トランジスターＴＲ１〜ＴＲ８のソースＳＳ１〜ＳＳ８にはデータ線ＶＬ１〜ＶＬ８が接続され、以降同様に８個ずつのトランジスターのソースにデータ線ＶＬ１〜ＶＬ８が接続される。トランジスターＴＲ１、ＴＲ２、ＴＲ３、・・・のドレインＲＮ１、ＲＮ２、ＲＮ３、・・・にはソース線ＤＬ１、ＤＬ２、ＤＬ３、・・・が接続され、各ソース線には複数の画素（液晶セル、画素回路）が接続される。各トランジスターは長手方向（チャネル幅の方向）が、第１の方向Ｄ１に直交（交差）する第２の方向Ｄ２となるように配置される。
【００５１】
このように、トランジスターのソースとドレインの順序が交互（ソース、ドレイン、ドレイン、ソース）となるように配置されるため、データ線、ソース線、ソース線、データ線となるようにデータ線とソース線が配置されることになる。このような配置によれば、隣り合ったサンプルホールド回路間でのデータ線とソース線（例えば図２のＳＳ２（ＶＬ２）、ＲＮ１（ＤＬ１））の間のカップリングを小さくできる。しかしながら、このような配置では、２本のデータ線の間にソース線が２本ある場合と、２本のデータ線が隣り合う場合とができる。そのため、データ線間で寄生容量に差が生じることになる。
【００５２】
また、トランジスターの配置部分ではデータ線とソース線の両方が同一領域に配置される。画素やソース線を密に配置するためにトランジスターとその配線もできる限り密に配置する必要があるので、データ線とソース線の両方が配置される部分では線間の距離が非常に狭くなる。そのため、トランジスターの配置部分でのデータ線間の寄生容量が、データ線全体でのデータ線間の寄生容量の大きな割合を占めることになり、上記のようなデータ線間での寄生容量の差が影響するようになる。
【００５３】
図３は、データ線間の寄生容量を模式的に示す図である。容量ＣＰ１２、ＣＰ２３、ＣＰ３４、ＣＰ４５、ＣＰ５６、ＣＰ６７、ＣＰ７８、ＣＰ８１は、電気光学パネル２００の隣り合う入力端子（表示ドライバー１００の隣り合う出力端子）間の寄生容量を示す。例えば容量ＣＰ１２は、入力端子ＴＩ１、ＴＩ２の間の寄生容量である。
【００５４】
図４は、データ線間の寄生容量の容量値を模式的に示す図である。図２で説明したように、サンプルホールド回路であるトランジスターの配置によってデータ線間の寄生容量はばらついている。図２ではトランジスターＴＲ１、ＴＲ２のソースＳＳ１、ＳＳ２の間にドレインＲＮ１、ＲＮ２が配置されるので、データ線ＶＬ１、ＶＬ２の間にドレインＲＮ１、ＲＮ２（ソース線ＤＬ１、ＤＬ２）が配置されることになる。一方、トランジスターＴＲ２、ＴＲ３のソースＳＳ２、ＳＳ３は隣り合って配置されるので、データ線ＶＬ２、ＶＬ３が隣り合って配置されることになる。これらのことから、図４に示すように寄生容量ＣＰ１２の容量値は寄生容量ＣＰ２３の容量値よりも小さくなる。同様に、寄生容量ＣＰ３４、ＣＰ５６、ＣＰ７８の容量値は、寄生容量ＣＰ４５、ＣＰ６７、ＣＰ８１の容量値よりも相対的に小さくなる。なお図４は寄生容量の特性の一例であって、電気光学パネルの設計に応じて種々の特性をとり得る。
【００５５】
図５は、データ線間の寄生容量のカップリングによる電圧変動の例である。高インピーダンス（アンプ等で駆動されていない状態）の出力端子に隣り合う出力端子の電圧を変化させた場合における、高インピーダンスの出力端子の電圧変動を表している。例えば「ＴＱ２→ＴＱ１」は、出力端子ＴＱ２の電圧を変化させた（例えば最低階調から最高階調に変化させた）場合における、高インピーダンスの出力端子ＴＱ１の電圧変動を示す。なお不図示であるが「ＴＱ１→ＴＱ２」の電圧変動は「ＴＱ２→ＴＱ１」の電圧変動と同じになる。
【００５６】
データ線間の寄生容量が大きい方が、その寄生容量のカップリングによる電圧変動も大きいので、電圧変動の特性は、図４の寄生容量の特性と同じような特性となる。即ち、相対的に容量値が大きい寄生容量ＣＰ２３、ＣＰ４５、ＣＰ６７、ＣＰ８１に対応する電圧変動（「ＴＱ３→ＴＱ２」等）と、相対的に容量値が小さい寄生容量ＣＰ１２、ＣＰ３４、ＣＰ５６、ＣＰ７８に対応する電圧変動（「ＴＱ２→ＴＱ１」等）との２種類に大別できる。本実施形態では、このような電圧変動に対応した補正値で階調変化情報を補正することで、容量カップリングによるデータ電圧の誤差を低減できる。
【００５７】
具体的には、図２３で後述するように予備駆動期間ＴＳ１、ＴＳ２において駆動アシスト回路がデータ信号を目標電圧へ変化させ、その後のアンプ駆動期間ＴＡ１、ＴＡ２においてアンプ回路が目標電圧を出力する。例えば予備駆動期間ＴＳ１では階調０から階調１２８に変化させているが、この階調変化（階調差１２８−０＝１２８）を予備駆動期間ＴＳ１の間に生じさせるように、駆動アシスト回路の駆動アシスト能力が設定されている。
【００５８】
しかしながら、予備駆動期間ＴＳ１、ＴＳ２において、上述したデータ線間の容量カップリングによる電圧変動が更に加わる。例えば、隣のデータ線の階調変化が正（負）であれば、寄生容量を介して正方向（負方向）に電圧変化が加わる。このような電圧変動を考慮していない場合、目標電圧を超える（目標電圧に達しない）ことになり、目標電圧に対して誤差がある状態でアンプ駆動期間ＴＡ１、ＴＡ２に移行することになる。駆動アシスト回路ＫＡ１の予備駆動で到達した電圧が、目標電圧からずれていた場合、アンプ回路の駆動で修正される。しかしながら、誤差の大きさはカップリング容量の大きさや、隣のデータ線での階調変化に依存しており、その誤差の大きさに応じてアンプ駆動期間ＴＡ１、ＴＡ２終了時点での目標電圧との誤差が異なってくる。このような誤差によって、表示品質が低下する可能性がある。
【００５９】
また、駆動アシスト回路を設けたことで、アンプ回路の駆動能力を低減することが可能となっており、例えば低消費電力化等を実現できる。即ち、予備駆動期間ＴＳ１、ＴＳ２終了時点でのデータ電圧の誤差を、低い駆動能力のアンプ回路で修正しなければならなくなり、アンプ駆動期間ＴＡ１、ＴＡ２内に十分に目標電圧にセトリングさせられない可能性がある。特に、高精細化によりアンプ駆動期間ＴＡ１、ＴＡ２が短くなるほど、セトリングの条件が厳しくなる。
【００６０】
この点、本実施形態では、データ線間の容量カップリングによるデータ電圧の変動を考慮して階調変化情報を補正することが可能であり、その補正された階調変化情報に基づいて駆動アシスト能力を設定できる。これにより、上記のような予備駆動期間ＴＳ１、ＴＳ２終了時点でのデータ電圧の誤差を低減でき、表示ムラを低減できる。
【００６１】
より具体的には、演算回路２０は、第ｉの駆動ユニットＵＮｉでの階調変化情報と、第ｉ＋２の駆動ユニットＵＮｉ＋２での階調変化情報とに基づいて、第ｉ＋１の駆動ユニットＵＮｉ＋１（当該駆動ユニット）での階調変化情報を補正する。そして演算ユニットは、補正後の階調変化情報に基づいて第ｉ＋１の駆動ユニットＵＮｉ＋１の駆動アシスト回路ＫＡｉ＋１の駆動アシスト能力（設定値ＳＫｉ＋１）を設定する。ここでｉは１以上でｎ−１以下の整数である。
【００６２】
駆動ユニットＵＮｉ、ＵＮｉ＋２は、駆動ユニットＵＮｉ＋１の隣の駆動ユニットである。即ち、出力端子ＴＱｉ、ＴＱｉ＋２と出力端子ＴＱｉ＋１は隣り合う出力端子であり、それらの間には他の出力端子が設けられていない。
【００６３】
図２〜図５で説明したように、容量カップリングは隣り合ったデータ線間で生じている。即ち、表示ドライバー１００から見ると、駆動ユニットＵＮｉ＋１の隣の駆動ユニットＵＮｉ、ＵＮｉ＋２での階調変化が、容量カップリングを介して、駆動ユニットＵＮｉ＋１が駆動するソース線ＤＬｉ＋１の電圧を変動させる。本実施形態では、駆動ユニットＵＮｉ、ＵＮｉ＋２での階調変化情報に基づいて駆動ユニットＵＮｉ＋１での階調変化情報を補正することで、容量カップリングによる電圧変動を補正（低減。例えばキャンセル）した階調変化情報を求めることができる。
【００６４】
また本実施形態では、演算回路２０は、第１の補正値と第２の補正値とに基づいて第ｉ＋１の駆動ユニットＵＮｉ＋１での階調変化情報を補正する。第１の補正値は、第ｉの駆動ユニットＵＮｉでの階調変化情報と第１の係数とに基づいて求められた補正値である。第２の補正値は、第ｉ＋２の駆動ユニットＵＮｉ＋２での階調変化情報と、第１の係数とは異なる第２の係数とに基づいて求められた補正値である。
【００６５】
例えばｉ＋１＝２（ｉ＝１）の場合を例にとると、駆動ユニットＵＮ１での階調変化情報と、駆動ユニットＵＮ１、ＵＮ２（出力端子ＴＱ１、ＴＱ２）間での寄生容量ＣＰ１２に対応した第１の係数と、に基づいて第１の補正値が求められる。また駆動ユニットＵＮ３での階調変化情報と、駆動ユニットＵＮ２、ＵＮ３（出力端子ＴＱ２、ＴＱ３）間での寄生容量ＣＰ２３に対応した第２の係数と、に基づいて第２の補正値が求められる。
【００６６】
図４で説明したように、寄生容量ＣＰ１２、ＣＰ２３は容量値が異なる。本実施形態によれば、その容量値に応じた第１、第２の係数により第１、第２の補正値を求めることが可能となり、その第１、第２の補正値で駆動ユニットＵＮ２での階調変化情報を補正できる。これにより、各データ線間での容量カップリングの影響度（寄生容量の容量値の違い）に応じた補正値で正確に階調変化情報を補正できるようになる。
【００６７】
例えば図４の例ではＣＰ２３＞ＣＰ１２なので、第２の係数（の絶対値）の方が第１の係数（の絶対値）よりも大きい。即ち、駆動ユニットＵＮ１、ＵＮ３での階調変化が同じであれば、第２の補正値の方が第１の補正値よりも大きくなる。
【００６８】
また本実施形態では、演算回路２０は、第ｉ＋２の駆動ユニットＵＮｉ＋２での階調変化情報と、第ｉ＋４の駆動ユニットＵＮｉ＋４での階調変化情報とに基づいて、第ｉ＋３の駆動ユニットＵＮｉ＋３での階調変化情報を補正する。そして演算回路２０は、補正後の階調変化情報に基づいて第ｉ＋３の駆動ユニットＵＮｉ＋３の駆動アシスト回路ＫＡｉ＋３の駆動アシスト能力（設定値ＳＫｉ＋３）を設定する。
【００６９】
本実施形態によれば、上述した駆動ユニットＵＮｉ＋１での階調変化情報を補正する場合と同様に、駆動ユニットＵＮｉ＋２、ＵＮｉ＋４での階調変化情報に基づいて駆動ユニットＵＮｉ＋３での階調変化情報を補正することで、容量カップリングによる電圧変動を補正（低減。例えばキャンセル）した階調変化情報を求めることができる。
【００７０】
また本実施形態では、演算回路２０は、第ｉ＋２の駆動ユニットＵＮｉ＋２での階調変化情報と第１の係数とに基づいて求められた第３の補正値と、第ｉ＋４の駆動ユニットＵＮｉ＋４での階調変化情報と第２の係数とに基づいて求められた第４の補正値と、に基づいて第ｉ＋３の駆動ユニットＵＮｉ＋３での階調変化情報を補正する。
【００７１】
例えばｉ＋３＝４（ｉ＝１）の場合を例にとると、駆動ユニットＵＮ３での階調変化情報と、駆動ユニットＵＮ３、ＵＮ４（出力端子ＴＱ３、ＴＱ４）間での寄生容量ＣＰ３４に対応した第１の係数と、に基づいて第３の補正値が求められる。また駆動ユニットＵＮ５での階調変化情報と、駆動ユニットＵＮ４、ＵＮ５（出力端子ＴＱ４、ＴＱ５）間での寄生容量ＣＰ４５に対応した第２の係数と、に基づいて第４の補正値が求められる。
【００７２】
図２で説明したようにサンプルホールド回路のトランジスターＴＲ１〜ＴＲ８は、ソース、ドレイン、ドレイン、ソースのように交互に配置されている。そのため、図４に示すように、データ線間の寄生容量は、ＣＰ１２≒ＣＰ３４（≒ＣＰ５６≒ＣＰ７８）、ＣＰ２３≒ＣＰ４５（≒ＣＰ６７≒ＣＰ８１）のようになる。寄生容量の容量値が同じ（ほぼ同じ）であれば、容量カップリングによる電圧変動も同じ（ほぼ同じ）になるので、補正値演算における係数を共通化することが可能となる。
【００７３】
即ち本実施形態では、ＣＰ１２≒ＣＰ３４、ＣＰ２３≒ＣＰ４５であることから、寄生容量ＣＰ１２、ＣＰ３４に対応した係数を第１の係数として共用でき、寄生容量ＣＰ２３、ＣＰ４５に対応した係数を第２の係数として共用できる。これにより、演算処理を簡素化することが可能となり、例えば演算時間の短縮や、演算の時分割化、演算回路２０の回路規模の削減等を実現できる。例えば、後述する実施形態では階調変化と係数を乗算することで補正値を求めるが、その乗算器に入力される係数が共通化される。これにより、乗算器に入力される２つのデータ（係数、階調変化）のうち一方（係数）が固定されるので、乗算器における演算時間が短縮される。そして、その演算時間の短縮により乗算処理の時分割化や、時分割化による回路規模の削減等を実現できる。
【００７４】
３．演算回路
図６は、演算回路２０の構成例である。演算回路２０は、階調変化情報算出部２２、階調変化情報補正部２４、駆動アシスト能力設定部２６を含む。
【００７５】
階調変化情報算出部２２は、表示データＰＤ１〜ＰＤｎ（階調データ）に基づいて階調変化データＤＦ１〜ＤＦｎ（差分データ）を階調変化情報として算出する。具体的には、駆動ユニットＵＮｊは、表示データＰＤｊに対応する（表示データＰＤｊがＤ／Ａ変換された）データ信号ＤＳｊを出力する。この表示データＰＤｊは時系列に演算回路２０に入力される。この時系列の表示データＰＤｊをＰＤｊ（ｋ）、ＰＤｊ（ｋ＋１）、ＰＤｊ（ｋ＋２）、・・・のように表すと、階調変化データＤＦｊは、ＰＤｊ（ｋ＋１）−ＰＤｊ（ｋ）、ＰＤｊ（ｋ＋２）−ＰＤｊ（ｋ＋１）、・・・である。ｋは整数であり、ｋ、ｋ＋１、ｋ＋２、・・・は時系列の順番を表すものとする。
【００７６】
階調変化情報補正部２４は、階調変化データＤＦ１〜ＤＦｎに基づいて階調変化データＤＦ１〜ＤＦｎを補正し、補正後の階調変化データＣＤＦ１〜ＣＤＦｎを出力する。具体的には、下式（１）、（２）のように補正後の階調変化データＣＤＦ１〜ＣＤＦｎを求める。ここでＫＳ１は第１の係数であり、ＫＳ２は第２の係数である。また下式（１）、（２）においてｉは奇数である。なお、ｉは偶数であってもよい。即ち、ｉは奇数及び偶数の一方であればよい。
ＣＤＦｉ＋１＝（ＫＳ１×ＤＦｉ）＋（ＤＦｉ＋１）＋（ＫＳ２×ＤＦｉ＋２）
・・・（１）
ＣＤＦｉ＋２＝（ＫＳ２×ＤＦｉ＋１）＋（ＤＦｉ＋２）＋（ＫＳ１×ＤＦｉ＋３）
・・・（２）
【００７７】
駆動アシスト能力設定部２６は、補正後の階調変化データＣＤＦ１〜ＣＤＦｎに基づいて駆動アシスト能力の設定値ＳＫ１〜ＳＫｎを演算し、その設定値ＳＫ１〜ＳＫｎを出力する。演算は乗算処理や加算処理等、種々の演算処理を用いることができる。具体的には、階調変化データＣＤＦｊと、駆動アシスト回路ＫＡｊの駆動能力特性とに基づいて設定値ＳＫｊを演算する。駆動能力特性は、例えば設定値ＳＫｊを固定した場合において、階調変化の符号や大きさ、或いは目標電圧を変化させたときの駆動能力の変化（特性）である。例えば図２２で後述するように、アンプ回路の出力ノードと電源ノードとをトランジスターで接続することで駆動アシストするタイプの駆動アシスト回路の場合、階調差が大きいほど大きな駆動能力を設定する。また、階調変化が正（負）である場合、目標電圧が最大階調（最小階調）に近いほど、大きな駆動能力を設定する。
【００７８】
４．第１の詳細な構成例
以下、演算回路２０の詳細な構成及び動作について説明する。なお、以下では駆動ユニットＵＮｉでの階調変化が駆動ユニットＵＮｉ＋１での階調変化に及ぼす影響を補正する補正値（上式（１）、（２）の例では右辺第一項）の演算について説明する。駆動ユニットＵＮｉ＋２での階調変化が駆動ユニットＵＮｉ＋１での階調変化に及ぼす影響を補正する補正値（上式（１）、（２）の例では右辺第三項）の演算についても同様な（第１、第２係数を入れ替えた）構成で実現できる。これらの補正値により階調変化を補正する構成については後述する。
【００７９】
図７は、演算回路２０の第１の詳細な構成例である。図７の演算回路２０は、ラッチ回路ＬＴ１〜ＬＴ６、差分器ＢＫ１〜ＢＫ６、乗算器ＭＫ１〜ＭＫ６、係数出力回路ＫＬ１〜ＫＬ６（係数ラッチ回路）を含む。ラッチ回路ＬＴ１〜ＬＴ６と差分器ＢＫ１〜ＢＫ６は図６の階調変化情報算出部２２に含まれ、乗算器ＭＫ１〜ＭＫ６と係数出力回路ＫＬ１〜ＫＬ６は図６の階調変化情報補正部２４に含まれる。なお、以下ではｎ＝６の場合を例に説明するが、ｎは６に限定されない。
【００８０】
図８〜図１０は、図７の演算回路２０の動作を説明するタイミングチャートである。図８〜図１０に示す時間軸において、ｔ１は同一のタイミングを表している。また、データとして記載された数値は、１６進数の数値である。また、ＮＡは利用しないデータ（not available）を表す。
【００８１】
図８のＡ１に示すように、係数出力回路ＫＬ１〜ＫＬ６には、シリアルデータである係数データＳＣＤＡが入力される。係数出力回路ＫＬ１〜ＫＬ６は、その係数データＳＣＤＡをクロック信号ＣＬＫＰ１〜ＣＬＫＰ６、ＣＬＫＭ１〜ＣＬＫＭ６で順次にラッチする。そしてラッチした係数データＳＣ１Ｐ〜ＳＣ６Ｐ、ＳＣ１Ｍ〜ＳＣ６Ｍを出力する。例えば係数出力回路ＫＬ１は、Ａ２に示すクロック信号ＣＬＫＰ１のエッジで、Ａ３に示すように１番目の係数データ「０」をＳＣ１Ｐとしてラッチし、Ａ４に示すクロック信号ＣＬＫＭ１のエッジで、Ａ５に示すように２番目の係数データ「１」をＳＣ１Ｍとしてラッチする。なお、係数データＳＣＤＡ、クロック信号ＣＬＫＰ１〜ＣＬＫＰ６、ＣＬＫＭ１〜ＣＬＫＭ６は、例えば図２６の制御回路３０から供給される。
【００８２】
係数データＳＣ１Ｐ〜ＳＣ６Ｐは、階調変化が正である場合に用いられる係数データであり、係数データＳＣ１Ｍ〜ＳＣ６Ｍは、階調変化が負である場合に用いられる係数データである。上述した第１の係数は、係数データＳＣ１Ｐ、ＳＣ１Ｍに対応し、第２の係数は、係数データＳＣ２Ｐ、ＳＣ２Ｍに対応する。なお、図８に示す係数データは便宜的なものであり、係数データはこれに限定されるものでない。また、図８では係数データＳＣ１Ｐ〜ＳＣ６Ｐ、ＳＣ１Ｍ〜ＳＣ６Ｍが全て異なる場合を図示しているが、これに限定されない。例えば、上式（１）、（２）のような演算を行う場合には、第１の係数（ＳＣ１Ｐ＝ＳＣ３Ｐ＝ＳＣ５Ｐ、ＳＣ１Ｍ＝ＳＣ３Ｍ＝ＳＣ５Ｍ）と第２の係数（ＳＣ２Ｐ＝ＳＣ４Ｐ＝ＳＣ６Ｐ、ＳＣ２Ｍ＝ＳＣ４Ｍ＝ＳＣ６Ｍ）のみを用いる。
【００８３】
係数データのラッチが終わると、図９のＡ６に示すようにクロック信号ＣＬＫがラッチ回路ＬＴ１〜ＬＴ６に入力され、ラッチ回路ＬＴ１〜ＬＴ６が表示データＰＤ１〜ＰＤ６のラッチを開始する。ラッチ回路ＬＴ１〜ＬＴ６は、シリアルデータである表示データＰＤ１〜ＰＤ６を、クロック信号ＣＬＫのエッジで順次にラッチし、現在の表示データをデータＤＮ１〜ＤＮ６として出力し、１つ前の表示データをデータＤＯ１〜ＤＯ６として出力する。例えばラッチ回路ＬＴ１は、Ａ７に示すクロック信号ＣＬＫのエッジで、Ａ８に示すように現在の表示データＰＤ１＝１をＤＮ１としてラッチし、Ａ９に示すように１つ前の表示データＰＤ１＝０をＤＯ１としてラッチする。なお、クロック信号ＣＬＫは、例えば図２６の制御回路３０から供給される。
【００８４】
図１０に示すように差分器ＢＫ１〜ＢＫ６は、データＤＮ１〜ＤＮ６とデータＤＯ１〜ＤＯ６の差分値を求め、差分値の絶対値であるデータＳＵＢ１〜ＳＵＢ６と、差分値の符号（キャリー）である信号ＣＡ１〜ＣＡ６を出力する。差分値の符号が正である場合、信号ＣＡ１〜ＣＡ６はローレベル（第１の論理レベル）であり、差分値の符号が負である場合、信号ＣＡ１〜ＣＡ６はハイレベル（第２の論理レベル）である。例えば、差分器ＢＫ１は、図９のＡ８に示すＤＮ１＝１から、Ａ９に示すＤＯ１＝０を減算する場合、図１０のＡ１０に示すデータＳＵＢ１＝１と、Ａ１１に示す信号ＣＡ１＝０（ローレベル）を出力する。また、図９のＡ１２に示すＤＮ１＝２から、Ａ１３に示すＤＯ１＝３を減算する場合、図１０のＡ１４に示すデータＳＵＢ１＝１と、Ａ１５に示す信号ＣＡ１＝１（ハイレベル）を出力する。
【００８５】
乗算器ＭＫ１〜ＭＫ６は、データＳＵＢ１〜ＳＵＢ６と係数データとの乗算を行い、その結果をデータＤＱ１Ａ〜ＤＱ６Ａとして出力する。具体的には、乗算器ＭＫ１〜ＭＫ６は、信号ＣＡ１〜ＣＡ６がローレベル（符号が正）である場合にはデータＳＵＢ１〜ＳＵＢ６と係数データＳＣ１Ｐ〜ＳＣ６Ｐを乗算し、信号ＣＡ１〜ＣＡ６がハイレベル（符号が負）である場合にはデータＳＵＢ１〜ＳＵＢ６と係数データＳＣ１Ｍ〜ＳＣ６Ｍを乗算する。例えば図１０のＡ１０、Ａ１１に示すようにＳＵＢ１＝１、ＣＡ１＝０の場合、Ａ１６に示すように、乗算器ＭＫ１はＤＱ１Ａ＝ＳＵＢ１×ＳＣ１Ｐ＝１×０＝０を演算する。Ａ１４、Ａ１５に示すようにＳＵＢ１＝１、ＣＡ１＝１の場合、Ａ１７に示すように、乗算器ＭＫ１はＤＱ１Ａ＝ＳＵＢ１×ＳＣ１Ｍ＝１×１＝１を演算する。なお、乗算結果がオーバーフローした場合、上限値にクリップさせる。例えばデータＤＱ１Ａ〜ＤＱ６Ａが１０ビットの場合、乗算結果がＣＦＦより大きい値であれば出力データをＣＦＦにクリップさせる。
【００８６】
データＤＱ１Ａ〜ＤＱ６Ａは階調変化を補正するための補正値である。例えばｉ＝１とした場合、データＤＱ１Ａが第１の補正値に対応し、データＤＱ３Ａが第３の補正値に対応する。なお、第２、第４の補正値は、上式（１）、（２）の右辺第３項を演算する構成により算出される。
【００８７】
信号ＣＡ１〜ＣＡ６がローレベル（符号が正）の場合、乗算器ＭＫ１〜ＭＫ６は乗算結果を負の値に変換してデータＤＱ１Ａ〜ＤＱ６Ａを出力する。この場合、係数データＳＣ１Ｐ〜ＳＣ６Ｐは正の値である。或いは、係数データＳＣ１Ｐ〜ＳＣ６Ｐを負の値とし、乗算器ＭＫ１〜ＭＫ６が負の値のデータＤＱ１Ａ〜ＤＱ６Ａを出力するようにしてもよい。一方、信号ＣＡ１〜ＣＡ６がハイレベル（符号が負）の場合、データＤＱ１Ａ〜ＤＱ６Ａが正の値となるようにする。これは、隣の駆動ユニットでの階調変化が正の場合には負の補正値、隣の駆動ユニットでの階調変化が負の場合には正の補正値とすることに対応している。即ち、隣の駆動ユニットでの階調変化による電圧変動を打ち消す（反対方向の）補正値となっている。
【００８８】
５．第２の詳細な構成例
図１１は、演算回路２０の第２の詳細な構成例である。図１１の演算回路２０は、ラッチ回路ＬＴ１〜ＬＴ６、差分器ＢＫ１〜ＢＫ６、乗算器ＭＫ１〜ＭＫ６、係数出力回路ＫＬ１、ＫＬ２を含む。
【００８９】
図１２〜図１４は、図１１の演算回路２０の動作を説明するタイミングチャートである。図１２〜図１４に示す時間軸において、ｔ２は同一のタイミングを表している。
【００９０】
図１２に示すように、係数出力回路ＫＬ１、ＫＬ２は、シリアルデータである係数データＳＣＤＡをクロック信号ＣＬＫＰ１、ＣＬＫＭ１、ＣＬＫＰ２、ＣＬＫＭ２で順次にラッチする。そしてラッチした係数データＳＣ１Ｐ、ＳＣ１Ｍ、ＳＣ２Ｐ、ＳＣ２Ｍを出力する。係数データＳＣ１Ｐ、ＳＣ１Ｍは、上述した第１の係数に対応し、係数データＳＣ２Ｐ、ＳＣ２Ｍは、上述した第２の係数に対応する。即ち、第２の詳細な構成例では第１の係数と第２の係数（上式（１）、（２）のＫＳ１、ＫＳ２）のみを用いる。
【００９１】
図１３には、ラッチ回路ＬＴ１〜ＬＴ６の動作タイミングチャートを示す。ラッチ回路ＬＴ１〜ＬＴ６の動作は、第１の詳細な構成例と同様である。図１４には、差分器ＢＫ１〜ＢＫ６と乗算器ＭＫ１〜ＭＫ６の動作タイミングチャートを示す。差分器ＢＫ１〜ＢＫ６の動作は、第１の詳細な構成例と同様である。
【００９２】
乗算器ＭＫ１、ＭＫ３、ＭＫ５は、信号ＣＡ１、ＣＡ３、ＣＡ５がローレベル（符号が正）である場合にはデータＳＵＢ１、ＳＵＢ３、ＳＵＢ５と係数データＳＣ１Ｐを乗算し、信号ＣＡ１、ＣＡ３、ＣＡ５がハイレベル（符号が負）である場合にはデータＳＵＢ１、ＳＵＢ３、ＳＵＢ５と係数データＳＣ１Ｍを乗算する。例えば図１４のＢ１に示すように、乗算器ＭＫ３はＤＱ３Ａ＝ＳＵＢ３×ＳＣ１Ｐ＝３×０＝０を演算し、Ｂ２に示すように、乗算器ＭＫ４はＤＱ４Ａ＝ＳＵＢ４×ＳＣ２Ｐ＝４×１０＝４０を演算する。
【００９３】
本構成例では、データＤＱ１Ａ、ＤＱ３Ａ、ＤＱ５Ａが上式（１）の右辺第１項ＫＳ１×ＤＦｉに対応し、データＤＱ２Ａ、ＤＱ４Ａ、ＤＱ６Ａが上式（２）の右辺第１項ＫＳ２×ＤＦｉ＋１に対応する。また、例えばｉ＝１とした場合、データＤＱ１Ａが第１の補正値に対応し、データＤＱ３Ａが第３の補正値に対応する。
【００９４】
図４等で説明したように、データ線間の寄生容量が、相対的に容量値が大きいものと相対的に容量値が小さいものに大別できることから、係数を２つに集約することが可能となっている。図１１では、係数を集約したことにより構成が簡素化されており、図７と比べて係数出力回路の数が削減されている。
【００９５】
６．第３の詳細な構成例
図１５は、演算回路２０の第３の詳細な構成例である。図１５の演算回路２０は、ラッチ回路ＬＴ１〜ＬＴ６、スイッチ回路ＳＷ１〜ＳＷ３（セレクター）、差分器ＢＫ１、ＢＫ２、乗算器ＭＫ１、ＭＫ２、係数出力回路ＫＬ１、ＫＬ２、ラッチ回路ＱＬＴ１〜ＱＬＴ６を含む。
【００９６】
図１６〜図１８は、図１５の演算回路２０の動作を説明するタイミングチャートである。図１６〜図１８に示す時間軸において、ｔ３は同一のタイミングを表している。
【００９７】
図１６には、係数出力回路ＫＬ１、ＫＬ２の動作タイミングチャートを示す。係数出力回路ＫＬ１、ＫＬ２は、第２の詳細な構成例と同様である。図１７には、ラッチ回路ＬＴ１〜ＬＴ６の動作タイミングチャートを示す。ラッチ回路ＬＴ１〜ＬＴ６の動作は、第１、第２の詳細な構成例と同様である。
【００９８】
スイッチ回路ＳＷ１〜ＳＷ３は、イネーブル信号ＥＮＢ１〜ＥＮＢ３によりオン及びオフが制御される。イネーブル信号ＥＮＢ１〜ＥＮＢ３は順次にアクティブになり、スイッチ回路ＳＷ１〜ＳＷ３が順次にオンになり、ラッチ回路ＬＴ１〜ＬＴ６の出力が時分割に差分器ＢＫ１、ＢＫ２に入力される。例えば図１８のＥ１に示すようにイネーブル信号ＥＮＢ１がアクティブ（ハイレベル、第２の論理レベル）になり、図１７のＥ２に示すようにスイッチ回路ＳＷ１がデータＤＮ１＝１、ＤＯ１＝０、ＤＮ２＝２、ＤＯ２＝０を選択し、図１８のＥ３に示すようにデータＤＮＡ、ＤＯＡ、ＤＮＢ、ＤＯＢとして出力する。また図１８のＥ４に示すようにイネーブル信号ＥＮＢ２がアクティブになり、図１７のＥ５に示すようにスイッチ回路ＳＷ２がデータＤＮ３＝３、ＤＯ３＝０、ＤＮ４＝４、ＤＯ４＝０を選択し、図１８のＥ６に示すようにデータＤＮＡ、ＤＯＡ、ＤＮＢ、ＤＯＢとして出力する。また図１８のＥ７に示すようにイネーブル信号ＥＮＢ３がアクティブになり、図１７のＥ８に示すようにスイッチ回路ＳＷ３がデータＤＮ５＝５、ＤＯ５＝０、ＤＮ６＝６、ＤＯ６＝０を選択し、図１８のＥ９に示すようにデータＤＮＡ、ＤＯＡ、ＤＮＢ、ＤＯＢとして出力する。なお、イネーブル信号ＥＮＢ１〜ＥＮＢ３は、例えば図２６の制御回路３０から供給される。
【００９９】
差分器ＢＫ１は、データＤＮＡ、ＤＯＡの差分値を求め、差分値の絶対値であるデータＳＵＢＡと、差分値の符号である信号ＣＡＡを出力する。差分器ＢＫ２は、データＤＮＢ、ＤＯＢの差分値を求め、差分値の絶対値であるデータＳＵＢＢと、差分値の符号である信号ＣＡＢを出力する。
【０１００】
乗算器ＭＫ１、ＭＫ２は、信号ＣＡＡ、ＣＡＢがローレベル（符号が正）である場合にはデータＳＵＢＡ、ＳＵＢＢと係数データＳＣ１Ｐ、ＳＣ２Ｐを乗算し、信号ＣＡＡ、ＣＡＢがハイレベル（符号が負）である場合にはデータＳＵＢＡ、ＳＵＢＢと係数データＳＣ１Ｍ、ＳＣ２Ｍを乗算する。乗算器ＭＫ１、ＭＫ２は乗算結果をデータＭＱＡ、ＭＱＢとして出力する。
【０１０１】
ラッチ回路ＱＬＴ１、ＱＬＴ２は、クロック信号ＣＬＫ１に基づいてデータＭＱＡ、ＭＱＢをラッチする。ラッチ回路ＱＬＴ３、ＱＬＴ４は、クロック信号ＣＬＫ２に基づいてデータＭＱＡ、ＭＱＢをラッチする。ラッチ回路ＱＬＴ５、ＱＬＴ６は、クロック信号ＣＬＫ３に基づいてデータＭＱＡ、ＭＱＢをラッチする。例えば、図１８のＥ１０に示すように、乗算器ＭＫ１、ＭＫ２がＭＱＡ＝ＳＵＢＡ×ＳＣ１Ｐ＝１×０＝０、ＭＱＢ＝ＳＵＢＢ×ＳＣ２Ｐ＝２×１０＝２０を演算し、ラッチ回路ＱＬＴ１、ＱＬＴ２がＭＱＡ＝０、ＭＱＢ＝２０をクロック信号ＣＬＫ１のエッジでデータＤＱ１Ａ、ＤＱ２Ａとしてラッチする。またＥ１１に示すように、乗算器ＭＫ１、ＭＫ２がＭＱＡ＝ＳＵＢＡ×ＳＣ１Ｐ＝３×０＝０、ＭＱＢ＝ＳＵＢＢ×ＳＣ２Ｐ＝４×１０＝４０を演算し、ラッチ回路ＱＬＴ３、ＱＬＴ４がＭＱＡ＝０、ＭＱＢ＝４０をクロック信号ＣＬＫ２のエッジでデータＤＱ３Ａ、ＤＱ４Ａとしてラッチする。Ｅ１２に示すように、乗算器ＭＫ１、ＭＫ２がＭＱＡ＝ＳＵＢＡ×ＳＣ１Ｐ＝５×０＝０、ＭＱＢ＝ＳＵＢＢ×ＳＣ２Ｐ＝６×１０＝６０を演算し、ラッチ回路ＱＬＴ５、ＱＬＴ６がＭＱＡ＝０、ＭＱＢ＝６０をクロック信号ＣＬＫ３のエッジでデータＤＱ５Ａ、ＤＱ６Ａとしてラッチする。なお、クロック信号ＣＬＫ１〜ＣＬＫ３は、例えば図２６の制御回路３０から供給される。
【０１０２】
第２の詳細な構成例と同様に、データＤＱ１Ａ、ＤＱ３Ａ、ＤＱ５Ａが上式（１）の右辺第１項ＫＳ１×ＤＦｉに対応し、データＤＱ２Ａ、ＤＱ４Ａ、ＤＱ６Ａが上式（２）の右辺第１項ＫＳ２×ＤＦｉ＋１に対応する。本構成例では、データＤＱ１Ａ、ＤＱ３Ａ、ＤＱ５Ａは乗算器ＭＫ１により時分割に演算されており、データＤＱ２Ａ、ＤＱ４Ａ、ＤＱ６Ａは乗算器ＭＫ２により時分割に演算されている。乗算器ＭＫ１、ＭＫ２には、第１の係数（ＳＣ１Ｐ、ＳＣ１Ｍ）、第２の係数（ＳＣ２Ｐ、ＳＣ２Ｍ）が入力されており、それらの係数は時分割演算において変化しない。即ち、乗算器に入力される２つのデータのうち一方が固定されている。これにより、乗算器における遅延パス（例えば乗算結果の最下位ビットから最上ビットまでキャリーが発生するパス）において想定される最大遅延時間が短くなり、乗算器の演算速度が向上する。そして、演算速度が向上したことにより、時分割演算を行う（又は時分割回数を増やす）こと可能となり、回路規模を削減できる。例えば図１５では、図１１に比べて乗算器の個数が１／３になっている。
【０１０３】
７．第４の詳細な構成例
次に、補正値を求めると共に、その補正値で階調変化を補正する構成について説明する。なお、以下では第３の詳細な構成例で補正値を求める場合を例に説明するが、これに限定されない。即ち、図２１で後述する補正結果が得られる構成であればよく、第１、第２の詳細な構成例で補正値を求める構成にしてもよい。
【０１０４】
図１９は、演算回路２０の第４の詳細な構成例である。図１９の演算回路２０は、ラッチ回路２１、セレクター２３、差分器ＢＫ１、ＢＫ２、演算ユニットＥＵ１、ＥＵ２、ラッチ回路２５、２７。２９、補正部２８（加算回路）を含む。演算ユニットＥＵ１は、乗算器ＭＫ１、ＭＫ４を有し、演算ユニットＥＵ２は、乗算器ＭＫ２、ＭＫ３を有する。ラッチ回路２１、セレクター２３、差分器ＢＫ１、ＢＫ２は図６の階調変化情報算出部２２に含まれ、乗算器ＭＫ１〜ＭＫ４、係数出力回路ＫＬ１、ＫＬ２、ラッチ回路２５、２７、２９、補正部２８は図６の階調変化情報補正部２４に含まれる。
【０１０５】
ラッチ回路２１は、図１５のラッチ回路ＬＴ１〜ＬＴ６に対応する。セレクター２３は、図１５のスイッチ回路ＳＷ１〜ＳＷ３に対応する。差分器ＢＫ１、ＢＫ２、乗算器ＭＫ１、ＭＫ２、係数出力回路ＫＬ１、ＫＬ２は、図１５の差分器ＢＫ１、ＢＫ２、乗算器ＭＫ１、ＭＫ２、係数出力回路ＫＬ１、ＫＬ２に対応する。差分器ＢＫ１の出力ＤＦＡは、図１５のデータＳＵＢＡ、信号ＣＡＡに対応し、差分器ＢＫ２の出力ＤＦＢは、図１５のデータＳＵＢＢ、信号ＣＡＢに対応する。係数出力回路ＫＬ１の出力ＫＳ１は、図１５の係数データＳＣ１Ｐ、ＳＣ１Ｍに対応し、係数出力回路ＫＬ２の出力ＫＳ２は、図１５の係数データＳＣ２Ｐ、ＳＣ２Ｍに対応する。ラッチ回路２５は、図１５のラッチ回路ＱＬＴ１〜ＱＬＴ６に対応する。
【０１０６】
乗算器ＭＫ３、ＭＫ４は、差分器ＢＫ１、ＢＫ２の出力ＤＦＡ、ＤＦＢと、係数出力回路ＫＬ２、ＫＬ１の出力ＫＳ２、ＫＳ１（第２の係数、第１の係数）との乗算を行い、その結果をデータＭＱＣ、ＭＱＤとして出力する。演算の手法は、図１５等で説明した手法と同様であるが、差分器ＢＫ１、ＢＫ２の出力ＤＦＡ、ＤＦＢに対して乗じられる係数が異なっている（第１、第２の係数が逆になっている）。
【０１０７】
ラッチ回路２７は、図１５のクロック信号ＣＬＫ１〜ＣＬＫ３に基づいてデータＭＱＣ、ＭＱＤをラッチする。即ち、クロック信号ＣＬＫ１のエッジでデータＭＱＣ、ＭＱＤをデータＤＱ１Ｂ、ＤＱ２Ｂとしてラッチし、クロック信号ＣＬＫ２のエッジでデータＭＱＣ、ＭＱＤをデータＤＱ３Ｂ、ＤＱ４Ｂとしてラッチし、クロック信号ＣＬＫ３のエッジでデータＭＱＣ、ＭＱＤをデータＤＱ５Ｂ、ＤＱ６Ｂとしてラッチする。
【０１０８】
ラッチ回路２９は、図１５のクロック信号ＣＬＫ１〜ＣＬＫ３に基づいて差分器ＢＫ１、ＢＫ２の出力ＤＦＡ、ＤＦＢをラッチする。即ち、クロック信号ＣＬＫ１のエッジで出力ＤＦＡ、ＤＦＢをデータＤＴＨ１、ＤＴＨ２としてラッチし、クロック信号ＣＬＫ２のエッジで出力ＤＦＡ、ＤＦＢをデータＤＴＨ３、ＤＴＨ４としてラッチし、クロック信号ＣＬＫ３のエッジで出力ＤＦＡ、ＤＦＢをデータＤＴＨ５、ＤＴＨ６としてラッチする。
【０１０９】
補正部２８は、データＤＱ１Ａ〜ＤＱ６Ａ、ＤＱ１Ｂ〜ＤＱ６Ｂ、ＤＴＨ１〜ＤＴＨ６に基づいて、データＤＴＨ１〜ＤＴＨ６（階調変化データ）と補正値の加算処理を行い、補正後の階調変化データＣＤＦ１〜ＣＤＦ６を出力する。
【０１１０】
図２０は、図１９の演算回路２０における時分割動作を説明する表である。「ＥＮＢ１」、「ＥＮＢ２」、「ＥＮＢ３」の欄は、イネーブル信号ＥＮＢ１、ＥＮＢ２、ＥＮＢ３がアクティブになった場合に演算される内容を示している。なお、データＤＱ１Ａ〜ＤＱ６Ａ、ＤＱ１Ｂ〜ＤＱ６Ｂ、ＤＴＨ１〜ＤＴＨ６はクロック信号ＣＬＫ１〜ＣＬＫ３によりラッチされるが、ここでは対応するイネーブル信号ＥＮＢ１〜ＥＮＢ３の欄に記載している。
【０１１１】
図２１は、図１９の補正部２８の動作を説明する表である。階調変化データＣＤＦ２、ＣＤＦ４の加算処理は、上式（１）に対応し、階調変化データＣＤＦ３、ＣＤＦ５の加算処理は、上式（２）に対応する。また、これらの加算処理では３つの項を加算しているが、その第一項は、駆動ユニットＵＮｉでの階調変化が駆動ユニットＵＮｉ＋１での階調変化に及ぼす影響を補正する補正値に対応する。また、第三項は、駆動ユニットＵＮｉ＋２での階調変化が駆動ユニットＵＮｉ＋１での階調変化に及ぼす影響を補正する補正値に対応している。
【０１１２】
以上の実施形態では、演算回路２０は、第１の演算ユニットＥＵ１と第２の演算ユニットＥＵ２と補正部２８とを有する。第１の演算ユニットＥＵ１（乗算器ＭＫ１）は、第ｉの駆動ユニットＵＮｉでの階調変化情報と第１の係数ＫＳ１とに基づいて、第１の補正値を求める。第２の演算ユニットＥＵ２（乗算器ＭＫ３）は、第ｉ＋２の駆動ユニットＵＮｉ＋２での階調変化情報と第２の係数ＫＳ２とに基づいて、第２の補正値を求める。補正部２８は、第１の補正値と第２の補正値とに基づいて、第ｉ＋１の駆動ユニットＵＮｉ＋１での階調変化情報を補正する。
【０１１３】
例えばｉ＝１の場合、補正部２８は補正後の階調変化データＣＤＦ２を求めることになる。図２１に示すように、ＣＤＦ２＝ＫＳ１×ＤＦ１＋ＤＦ２＋ＫＳ２×ＤＦ３であり、駆動ユニットＵＮ２（ＵＦｉ＋１）での階調変化情報であるデータＤＦ２が、第１の補正値であるＫＳ１×ＤＦ１（ＫＳ１×ＤＦｉ）と、第２の補正値であるＫＳ２×ＤＦ３（ＫＳ２×ＤＦｉ＋２）とにより補正されている。
【０１１４】
また、第１の演算ユニットＥＵ１は、第ｉ＋２の駆動ユニットＵＮｉ＋２での階調変化情報と第１の係数ＫＳ１とに基づいて、第３の補正値を求める。第２の演算ユニットＥＵ２は、第ｉ＋４の駆動ユニットＵＮｉ＋４での階調変化情報と第２の係数ＫＳ２とに基づいて、第４の補正値を求める。補正部２８は、第３の補正値と第４の補正値とに基づいて、第ｉ＋３の駆動ユニットＵＮｉ＋３での階調変化情報を補正する。
【０１１５】
例えばｉ＝１の場合、補正部２８は補正後の階調変化データＣＤＦ４を求めることになる。図２１に示すように、ＣＤＦ４＝ＫＳ１×ＤＦ３＋ＤＦ４＋ＫＳ２×ＤＦ５であり、駆動ユニットＵＮ４（ＵＦｉ＋３）での階調変化情報であるデータＤＦ４が、第３の補正値であるＫＳ１×ＤＦ３（ＫＳ１×ＤＦｉ＋２）と、第４の補正値であるＫＳ２×ＤＦ５（ＫＳ２×ＤＦｉ＋４）とにより補正されている。
【０１１６】
以上のようにすれば、隣の駆動ユニットでの階調変化情報に基づく階調変化情報の補正が実現される。即ち、隣の駆動ユニットでの階調変化に第１の係数又は第２の係数を乗算することで、補正値が求められ、その補正値を階調変化に加算することで階調変化情報を補正できる。また、図４等で説明した寄生容量の性質によって係数が２つに集約されているので、回路の簡素化や、時分割化等による回路規模の削減が実現されている。
【０１１７】
８．駆動ユニット
図２２は、駆動ユニットの第１の詳細な構成例である。図２２の駆動ユニットＵＮ１は、アンプ回路ＡＭ１、駆動アシスト回路ＫＡ１を有する。なお以下では駆動ユニットＵＮ１を例に説明するが、駆動ユニットＵＮ２〜ＵＮｎも同様に構成できる。
【０１１８】
アンプ回路ＡＭ１は、Ｄ／Ａ変換回路（図２６のＤ／Ａ変換回路４０）の出力電圧ＶＩＮを増幅し、その増幅された電圧を出力端子ＴＱ１に出力する。駆動アシスト回路ＫＡ１は、演算回路２０により設定された駆動アシスト能力で、アンプ回路ＡＭ１による駆動前に予備駆動を行う。
【０１１９】
このように、駆動アシスト回路ＫＡ１が予備駆動を行うことで、アンプ回路ＡＭ１が目標電圧に近い電圧から駆動することが可能となり、アンプ回路ＡＭ１の駆動能力を低減させても目標電圧にセトリングさせることが可能となる。これにより、表示ドライバー１００の低消費電力化等が可能となる。
【０１２０】
具体的には、駆動アシスト回路ＫＡ１は、高電位側電源電圧ＶＤＤ側の第１駆動トランジスター群（ＴＰ１〜ＴＰ９）と、低電位側電源電圧ＶＳＳ側の第２駆動トランジスター群（ＴＮ１〜ＴＮ９）と、を有する。そして、駆動アシスト回路ＫＡ１は、駆動アシスト能力が、高電位側電源電圧ＶＤＤ方向への駆動をアシストする能力を表す場合、第１駆動トランジスター群の駆動能力を変化させる。一方、駆動アシスト能力が、低電位側電源電圧ＶＳＳ方向への駆動をアシストする能力を表す場合、第２駆動トランジスター群の駆動能力を変化させる。
【０１２１】
第１駆動トランジスター群は、高電位側電源電圧ＶＤＤのノードと出力端子ＴＱ１との間に設けられたＰ型トランジスターＴＰ１〜ＴＰ９（第１導電型トランジスター）である。第２駆動トランジスター群は、低電位側電源電圧ＶＳＳのノードと出力端子ＴＱ１との間に設けられたＮ型トランジスターＴＮ１〜ＴＮ９（第２導電型トランジスター）である。トランジスターＴＰ１、ＴＮ１の駆動能力を１ｘとした場合、トランジスターＴＰｋ、ＴＮｋ（ｋは１以上９以下の整数）の駆動能力は２ｋ−１ｘである。駆動能力は例えば同一のゲート−ソース間電圧に対するドレイン電流であり、例えばトランジスターのチャネル幅（Ｗ／ＬのＷ）、或いはユニットトランジスターの個数で設定される。トランジスターＴＰ１〜ＴＰ９、ＴＮ１〜ＴＮ９は、駆動アシスト能力の設定値ＳＫ１によりオン及びオフが制御される。図１２２の例では、駆動能力を１ｘ〜５１１ｘの範囲で１ｘステップで設定できる。
【０１２２】
このようにすれば、補正後の階調変化が正の場合、第１駆動トランジスター群により高電位側電源電圧方向（正方向）への駆動アシストを行い、補正後の階調変化が負の場合、第２駆動トランジスター群により低電位側電源電圧方向（負方向）への駆動アシストを行うことができる。また、電源とアンプ回路ＡＭ１の出力ノードをトランジスターで接続する構成から分かるように、予備駆動はフィードバック制御されない駆動となっている。このような駆動では、容量カップリングによる電圧変動の影響を受けやすいが、本実施形態では、容量カップリングによる電圧変動分を補正した駆動アシスト能力で予備駆動を行うことができる。
【０１２３】
図２３は、図２２の駆動ユニットＵＮ１の動作を説明する図である。図２３では、階調を０から１２８に変化させる場合と、階調を１２８から６４に変化させる場合を例に説明する。また、ここでは階調が大きいほどデータ信号ＤＳ１の電圧が大きいとする。
【０１２４】
階調を０から１２８に変化させる場合、予備駆動期間ＴＳ１において駆動アシスト回路ＫＡ１がデータ信号ＤＳ１を、階調０に対応する電圧から階調１２８に対応する電圧に（即ち高電位側電源電圧ＶＤＤ側に）変化させる。予備駆動期間ＴＳ１の後のアンプ駆動期間ＴＡ１では、アンプ回路ＡＭ１が階調１２８に対応する電圧を出力端子ＴＱ１に出力する。
【０１２５】
予備駆動において、演算回路２０は、前回の駆動における表示データの階調と今回の駆動における階調との差（１２８−０＝１２８）から、その階調差に相当する電圧差を予備駆動期間ＴＳ１に生じさせる駆動能力を演算する。例えば階調差が大きいほど大きな駆動能力を設定する。また演算回路２０は、目標電圧（階調１２８に対応する電圧）に応じて駆動能力を演算する。例えばデータ信号ＤＳ１の電圧変化が正である場合、目標電圧が高電位側電源電圧ＶＤＤに近いほど（階調が最大階調に近いほど）、大きな駆動能力を設定する。また、演算回路２０は、階調変化情報に対する補正を行い、その補正された階調変化情報から駆動能力を演算する。演算回路２０は、データ信号ＤＳ１の電圧変化（補正後の階調変化）が正である場合、演算した駆動能力となるように設定値ＳＫ１を設定し、駆動アシスト回路ＫＡ１のＰ型トランジスターＴＰ１〜ＴＰ９のオン及びオフを制御する。Ｎ型トランジスターＴＮ１〜ＴＮ９はオフに制御する。
【０１２６】
階調を１２８から６４に変化させる場合、予備駆動期間ＴＳ２において駆動アシスト回路ＫＡ１がデータ信号ＤＳ１を、階調１２８に対応する電圧から階調６４に対応する電圧に（即ち低電位側電源電圧ＶＳＳ側に）変化させる。予備駆動期間ＴＳ２の後のアンプ駆動期間ＴＡ２では、アンプ回路ＡＭ１が階調６４に対応する電圧を出力端子ＴＱ１に出力する。
【０１２７】
この場合、予備駆動期間ＴＳ１よりも階調差が小さい（１２８−６４＝６４）ので、階調差に応じた駆動能力という点では駆動能力が小さくなる。また、データ信号ＤＳ１の電圧変化が負なので、目標電圧が低電位側電源電圧ＶＳＳに近いほど（階調が最小階調に近いほど）、大きな駆動能力を設定する。演算回路２０は、データ信号ＤＳ１の電圧変化（補正後の階調変化）が負である場合、演算した駆動能力となるように設定値ＳＫ１を設定し、駆動アシスト回路ＫＡ１のＮ型トランジスターＴＮ１〜ＴＮ９のオン及びオフを制御する。Ｐ型トランジスターＴＰ１〜ＴＰ９はオフに制御する。
【０１２８】
以上のように、駆動アシスト回路ＫＡ１は、演算回路２０により設定された駆動アシスト能力（ＳＫ１）が、高電位側電源電圧ＶＤＤ方向への駆動をアシストする能力を表す場合、駆動ユニットＵＮ１の出力（ＤＳ１）が高電位側電源電圧ＶＤＤ方向に変化するようにアシストする。一方、駆動アシスト能力（ＳＫ１）が、低電位側電源電圧ＶＳＳ方向への駆動をアシストする能力を表す場合、駆動ユニットＵＮ１の出力（ＤＳ１）が低電位側電源電圧ＶＳＳ方向に変化するようにアシストする。
【０１２９】
このような駆動アシストにより、アンプ回路ＡＭ１による駆動をアシストできる。即ち、アンプ回路ＡＭ１による駆動の前に、データ信号を目標電圧に近い電圧まで予備駆動することが可能となり、アンプ回路ＡＭ１の駆動能力を低減させても目標電圧にセトリングさせることが可能となる。
【０１３０】
駆動アシスト回路ＫＡ１の予備駆動で到達した電圧が、目標電圧（階調１２８や階調６４に対応する電圧）からずれていた場合、アンプ回路ＡＭ１の駆動で修正される。しかしながら、その修正が大きいとアンプ回路ＡＭ１に大きな駆動能力が要求され、消費電力が増大する。駆動アシスト回路ＫＡ１の予備駆動では、トランジスターが流す電流でデータ線の寄生容量や画素容量を充電している。このとき、充電される容量値が異なっていれば、必要な駆動能力も異なってくる。即ち、データ線間の寄生容量が各データ線で異なっていれば、同じ電圧変化に対して必要な駆動能力も違うということになる。本実施形態では、データ線間の容量に応じて階調変化情報を補正し、その補正された階調変化情報で駆動アシスト能力を設定している。これにより、データ線間の容量の影響を反映した適切な駆動アシスト能力で予備駆動を行うことができる。これにより、予備駆動で到達する電圧と目標電圧との誤差を低減し、アンプ回路ＡＭ１の消費電力を低減できる。
【０１３１】
図２４は、駆動アシスト能力の設定の一例である。図２４のＢ１１、Ｂ２１、Ｂ３１は、駆動ユニットＵＮｉ、ＵＮｉ＋１、ＵＮｉ＋２での階調変化に対応する駆動アシスト能力を表す。Ｂ１２、Ｂ２２、Ｂ３２は、補正後の階調変化に対応する駆動アシスト能力を表す。
【０１３２】
駆動ユニットＵＮｉ＋１を例にとると、その隣の駆動ユニットＵＮｉ、ＵＮｉ＋２での階調変化は正である。この場合、駆動ユニットＵＮｉ＋１での階調変化に対して負の補正値を加算する補正を行う。これにより、駆動アシスト能力は減少する。なお、補正前の駆動アシスト能力がゼロに近い場合には、補正により駆動アシスト能力が負方向になる場合も有りうる。また、補正前の駆動アシスト能力が負方向の場合には、補正により駆動アシスト能力が負方向に大きくなる。
【０１３３】
一方、駆動ユニットＵＮｉ、ＵＮｉ＋２での階調変化が負だった場合には、駆動ユニットＵＮｉ＋１での階調変化に対して正の補正値を加算する補正を行う。これにより、駆動アシスト能力は増加することになる。
【０１３４】
図２５は、駆動ユニットの第２の詳細な構成例である。図２５の駆動ユニットＵＮ１は、アンプ回路ＡＭ１、キャパシター回路１６、キャパシター駆動回路１８を有する。なお、キャパシター回路１６、キャパシター駆動回路１８が駆動アシスト回路ＫＡ１に対応する。
【０１３５】
キャパシター回路１６は第１〜第ｍのキャパシターＣ１〜Ｃｍ（ｍは２以上の整数）を有し、第１〜第ｍのキャパシターＣ１〜Ｃｍは、出力端子ＴＱ１に対応して設けられ、その出力端子ＴＱ１と第１〜第ｍのキャパシター駆動用ノードＮＤＲ１〜ＮＤＲｍとの間に設けられる。キャパシター駆動回路１８は、表示データＧＤ［ｍ：１］（階調データ）に対応する第１〜第ｍのキャパシター駆動電圧を第１〜第ｍのキャパシター駆動用ノードＮＤＲ１〜ＮＤＲｍに出力する。なお以下ではｍ＝１０の場合を例に説明するがｍは１０に限定されない。
【０１３６】
キャパシターＣｑ（ｑは１以上ｍ＝１０以下の整数）の一端は、キャパシター駆動用ノードＮＤＲｑに接続され、キャパシターＣｑの他端は、出力端子ＴＱ１のノードＮＶＱに接続される。キャパシターＣ１〜Ｃ１０は、バイナリー（２の累乗）に重み付けされた容量値を有している。即ちキャパシターＣｑの容量値は２（ｑ−１）×Ｃ１である。
【０１３７】
キャパシター駆動回路１８は、第１〜第１０のキャパシター駆動電圧を出力する第１〜第１０の駆動部ＤＲ１〜ＤＲ１０を有する。駆動部ＤＲｑの入力ノードには、表示データＧＤ［１０：１］の第ｑのビットＧＤｑが入力される。駆動部ＤＲｑの出力ノードは、キャパシター駆動用ノードＮＤＲｑである。表示データＧＤ［１０：１］は第１〜第１０のビットＧＤ１〜ＧＤ１０（第１〜第ｎのビット）で構成され、ビットＧＤ１がＬＳＢに対応し、ビットＧＤ１０がＭＳＢに対応する。
【０１３８】
駆動部ＤＲｑは、ビットＧＤｑが第１論理レベルの場合に第１電圧レベルを出力し、ビットＧＤｑが第２論理レベルの場合に第２電圧レベルを出力する。例えば、第１論理レベルは“０”（ローレベル）、第２論理レベルは“１”（ハイレベル）、第１電圧レベルは低電位側電源電圧ＶＳＳ、第２電圧レベルは高電位側電源電圧ＶＤＤである。
【０１３９】
以上のように、キャパシターＣ１〜Ｃ１０の容量値は、表示データＧＤ［１０：１］のビットＧＤ１〜ＧＤ１０の桁に応じた２の累乗で重み付けされている。そして、駆動部ＤＲ１〜ＤＲ１０が、ビットＧＤ１〜ＧＤ１０に応じてＶＳＳ又はＶＤＤを出力することで、その電圧によりキャパシターＣ１〜Ｃ１０が駆動される。この駆動によってキャパシターＣ１〜Ｃ１０と電気光学パネル側容量ＣＸとの間で電荷再分配が生じ、その結果として出力端子ＴＱ１にデータ電圧（データ信号ＤＳ１）が出力される。
【０１４０】
電気光学パネル側容量ＣＸは、出力端子ＴＱ１から見える容量の合計である。例えば、電気光学パネル側容量ＣＸは、プリント基板の寄生容量である基板容量ＣＸ１と、電気光学パネル２００内の寄生容量や画素容量であるパネル容量ＣＸ２と、を加算したものである。キャパシター回路１６の容量ＣＯ（キャパシターＣ１〜Ｃ１０の容量値の合計）は、ＣＯ：ＣＸが所定の比（例えば１：２）となるように設定される。
【０１４１】
以下、駆動ユニットＵＮ１の動作を説明する。この構成例では、表示データＧＤ［１０：１］が駆動アシスト能力に対応している。即ち、駆動ユニットＵＮ１は出力端子ＴＱ１の電圧をコモン電圧（初期電圧）に初期化する。次に、予備駆動期間において、演算回路２０が表示データＧＤ［１０：１］をキャパシター駆動回路１８に出力し、キャパシター駆動回路１８は、その表示データＧＤ［１０：１］に応じたキャパシター駆動電圧をキャパシター回路１６に出力する。そして電荷再分配によりコモン電圧を基準とした電圧が出力端子ＴＱ１に出力される。例えばＣＯ：ＣＸ＝１：２の場合、データ信号ＤＳ１はコモン電圧からＶＤＤ／３の範囲である。予備駆動期間の後のアンプ駆動期間において、アンプ回路ＡＭ１が、Ｄ／Ａ変換回路（図２６のＤ／Ａ変換回路４０）の出力電圧ＶＩＮを増幅し、その増幅された電圧を出力端子ＴＱ１に出力する。
【０１４２】
図２５の駆動ユニットＵＮ１では、予備駆動において容量間の電荷再分配を用いるため、電気光学パネル側容量ＣＸが各データ線で異なっていると、電荷再分配後の電圧も異なってしまう。この誤差は、アンプ回路ＡＭ１の駆動で修正されるが、その修正が大きいとアンプ回路ＡＭ１に大きな駆動能力が要求され、消費電力が増大する。本実施形態では、データ線間の容量に応じて階調変化情報を補正し、その補正された階調変化情報で駆動アシスト能力（表示データＧＤ［１０：１］）を設定している。例えば、１つ前の表示データＧＤ［１０：１］に対して、補正後の階調変化情報を加算処理し、表示データＧＤ［１０：１］を求める。これにより、データ線間の容量の影響を反映した適切な駆動アシスト能力で予備駆動を行うことができる。これにより、予備駆動で到達する電圧と目標電圧との誤差を低減し、アンプ回路ＡＭ１の消費電力を低減できる。
【０１４３】
なお、図２５では駆動ユニットＵＮ１がアンプ回路ＡＭ１を含む場合を説明したが、これに限定されずアンプ回路ＡＭ１を省略してもよい。この場合、キャパシター回路１６の電荷再分配のみで電気光学パネル２００を駆動する。
【０１４４】
９．電気光学装置
図２６は、本実施形態の表示ドライバー１００を含む電気光学装置４００（表示装置）の構成例である。電気光学装置４００は、表示ドライバー１００、電気光学パネル２００を含む。表示ドライバー１００は、駆動回路１０、制御回路３０、Ｄ／Ａ変換回路４０、電圧生成回路５０、記憶部６０（メモリー）、インターフェース回路７０を含む。電気光学パネル２００は、画素アレイ２１０、サンプルホールド回路２２０を含む。画素アレイ２１０は図２の複数の画素がアレイ状に配置されたものである。サンプルホールド回路２２０は、図２のトランジスターＴＲ１、ＴＲ２、ＴＲ３、・・・に対応する。
【０１４５】
インターフェース回路７０は、表示ドライバー１００と外部の処理装置（例えば図２７の処理部３１０）との間の通信を行う。例えば外部の処理装置からインターフェース回路７０を介してクロック信号や表示データが制御回路３０に入力される。
【０１４６】
制御回路３０はインターフェース回路７０を介して入力されたクロック信号や表示データに基づいて表示ドライバー１００の各部を制御する。例えば制御回路３０は、画素アレイ２１０の水平走査線の選択や垂直同期制御等の表示タイミングの制御を行い、その表示タイミングに従って駆動回路１０の制御を行う。また制御回路３０は、駆動アシスト能力を設定する演算回路２０を含み、演算回路２０の制御（例えば信号の供給やタイミング制御）を行う。
【０１４７】
電圧生成回路５０は、各種電圧を生成して駆動回路１０やＤ／Ａ変換回路４０に出力する。例えば電圧生成回路５０は、複数の電圧を生成する階調電圧生成回路（例えばラダー抵抗）、駆動回路１０のアンプ回路の電源を生成する電源回路等を含む。
【０１４８】
Ｄ／Ａ変換回路４０は、制御回路３０からの表示データをＤ／Ａ変換し、そのＤ／Ａ変換された電圧を駆動回路１０に出力する。即ち、電圧生成回路５０の階調電圧生成回路から供給される複数の電圧のうち、表示データに対応する電圧を選択し、その選択された電圧を駆動回路１０に出力する。
【０１４９】
記憶部６０は、表示ドライバー１００の制御に用いる種々のデータ（例えば設定データ）等を記憶する。例えば記憶部６０は不揮発性メモリーやＲＡＭ（ＳＲＡＭ、ＤＲＡＭ等）で構成される。
【０１５０】
１０．電子機器
図２７は、本実施形態の表示ドライバー１００を含む電子機器３００の構成例である。電子機器３００の具体例としては、例えばプロジェクターやヘッドマウントディスプレイ、携帯情報端末、車載装置（例えばメーターパネル、カーナビゲーションシステム等）、携帯型ゲーム端末、情報処理装置等の、表示装置を搭載する種々の電子機器を想定できる。
【０１５１】
電子機器３００は、処理部３１０（例えばＣＰＵ等のプロセッサー、或いはゲートアレイ）、記憶部３２０（例えばメモリー、ハードディスク等）、操作部３３０（操作装置）、インターフェース部３４０（インターフェース回路、インターフェース装置）、電気光学装置４００（ディスプレイ）を含む。電気光学装置４００は図２６のように表示ドライバー１００と電気光学パネル２００を含む。
【０１５２】
操作部３３０は、ユーザーからの種々の操作を受け付けるユーザーインターフェースである。例えば、ボタンやマウス、キーボード、電気光学装置４００（電気光学パネル２００）に装着されたタッチパネル等である。インターフェース部３４０は、画像データや制御データの入出力を行うデータインターフェースである。例えばＵＳＢ等の有線通信インターフェースや、或は無線ＬＡＮ等の無線通信インターフェースである。記憶部３２０は、インターフェース部３４０から入力されたデータを記憶する。或は、記憶部３２０は、処理部３１０のワーキングメモリーとして機能する。処理部３１０は、インターフェース部３４０から入力された或いは記憶部３２０に記憶された表示データを処理して電気光学装置４００（表示ドライバー１００）に転送する。電気光学装置４００は、処理部３１０から転送された表示データに基づいて画素アレイに画像を表示する。
【０１５３】
例えば電子機器３００がプロジェクターである場合、電子機器３００は更に光源と光学装置（例えばレンズ、プリズム、ミラー等）とを含む。電気光学パネル２００が透過型である場合、光学装置が光源からの光を電気光学パネル２００に入射させ、電気光学パネル２００を透過した光をスクリーン（表示部）に投影させる。電気光学パネル２００が反射型である場合、光学装置が光源からの光を電気光学パネル２００に入射させ、電気光学パネル２００から反射された光をスクリーン（表示部）に投影させる。
【０１５４】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また表示ドライバー、電気光学パネル、電気光学装置、電子機器等の構成・動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０１５５】
１０…駆動回路、１６…キャパシター回路、１８…キャパシター駆動回路、
２０…演算回路、２１…ラッチ回路、２２…階調変化情報算出部、２３…セレクター、
２４…階調変化情報補正部、２５…ラッチ回路、２６…駆動アシスト能力設定部、
２７…ラッチ回路、２８…補正部、２９…ラッチ回路、３０…制御回路、
４０…Ｄ／Ａ変換回路、５０…電圧生成回路、６０…記憶部、
７０…インターフェース回路、１００…表示ドライバー、２００…電気光学パネル、
２１０…画素アレイ、２２０…サンプルホールド回路、３００…電子機器、
３１０…処理部、３２０…記憶部、３３０…操作部、３４０…インターフェース部、
４００…電気光学装置、
ＡＭ１〜ＡＭｎ…アンプ回路、ＤＦ１〜ＤＦｎ…階調変化データ（階調変化情報）、
ＤＳ１〜ＤＳｎ…データ信号、ＥＵ１…第１の演算ユニット、
ＥＵ２…第２の演算ユニット、ＫＡ１〜ＫＡｎ…駆動アシスト回路、
ＫＳ１…第１の係数、ＫＳ２…第２の係数、
ＳＫ１〜ＳＫｎ…設定値（駆動アシスト能力の設定値）、
ＴＮ１〜ＴＮ９…Ｎ型トランジスター（第２トランジスター群）、
ＴＰ１〜ＴＰ９…Ｐ型トランジスター（第１トランジスター群）、
ＴＱ１〜ＴＱｎ…出力端子、
ＴＲ１〜ＴＲ８…トランジスター（サンプルホールド回路）、
ＵＮ１〜ＵＮｎ…駆動ユニット
【図１】
2018054899.tif 000003
【図２】
2018054899.tif 000004
【図３】
2018054899.tif 000005
【図４】
2018054899.tif 000006
【図５】
2018054899.tif 000007
【図６】
2018054899.tif 000008
【図７】
2018054899.tif 000009
【図８】
2018054899.tif 000010
【図９】
2018054899.tif 000011
【図１０】
2018054899.tif 000012
【図１１】
2018054899.tif 000013
【図１２】
2018054899.tif 000014
【図１３】
2018054899.tif 000015
【図１４】
2018054899.tif 000016
【図１５】
2018054899.tif 000017
【図１６】
2018054899.tif 000018
【図１７】
2018054899.tif 000019
【図１８】
2018054899.tif 000020
【図１９】
2018054899.tif 000021
【図２０】
2018054899.tif 000022
【図２１】
2018054899.tif 000023
【図２２】
2018054899.tif 000024
【図２３】
2018054899.tif 000025
【図２４】
2018054899.tif 000026
【図２５】
2018054899.tif 000027
【図２６】
2018054899.tif 000028
【図２７】
2018054899.tif 000029