(57)【要約】【課題】既設制御装置の外部入力信号を被試験制御装置に対して再生する再生試験を実施する場合に、既設制御装置の内部メモリの内容を被試験制御装置の内部メモリに反映させた状態で再生試験を開始する。【解決手段】既設外部入出力信号収集部１２は、収集期間の各時刻において、既設制御装置１が入力する既設外部入力信号を収集する。内部メモリ情報セーブ部２１は、収集期間中の所定の収集時間における既設制御装置１の内部メモリの情報を記録する。内部メモリ情報変換部３１は、内部メモリ情報セーブ部２１が記録した内部メモリ情報を、被試験制御装置５０の内部メモリの形式に応じた更新内部メモリ情報に変換する。更新内部メモリ情報ロード部は、更新内部メモリ情報を、被試験制御装置５０の内部メモリにロードする。再生試験実行部１４は、ロード完了後に、収集時間以降に収集された既設外部入力信号を時系列順に被試験制御装置５０へ出力する。【選択図】図２
2018005623.tif 000002
【特許請求の範囲】
【請求項１】
実プラントシステムの既設制御装置が入出力する信号を再生して、被試験制御装置の動作を検証するためのプラント制御装置試験システムであって、
収集期間の各時刻において、前記既設制御装置が入力する既設外部入力信号および前記既設制御装置が出力する既設外部出力信号を収集する既設外部入出力信号収集部と、
前記収集期間中の所定の収集時間における前記既設制御装置の内部メモリの情報を記録する内部メモリ情報セーブ部と、
前記内部メモリ情報セーブ部が記録した内部メモリ情報を、前記被試験制御装置の内部メモリの形式に応じた更新内部メモリ情報に変換する内部メモリ情報変換部と、
前記更新内部メモリ情報を、前記被試験制御装置の内部メモリにロードする更新内部メモリ情報ロード部と、
前記更新内部メモリ情報ロード部によるロード完了後、前記収集時間以降に収集された前記既設外部入力信号を時系列順に前記被試験制御装置へ出力する再生試験実行部と、
を備えることを特徴とするプラント制御装置試験システム。
【請求項２】
前記内部メモリ情報変換部は、前記既設制御装置の内部メモリのアドレスおよびデータ値と、前記被試験制御装置の内部メモリのアドレスおよびデータ値との対応関係を定めた変換テーブルを備え、変換テーブルに基づいて自動的に、前記内部メモリ情報セーブ部が記録した内部メモリ情報を、前記被試験制御装置の内部メモリの形式に応じた更新内部メモリ情報に変換すること、
を特徴とする請求項１に記載のプラント制御装置試験システム。
【請求項３】
前記収集時間以降に収集された前記既設外部出力信号と、前記被試験制御装置が出力する被試験外部出力信号とを時系列順に並べて比較可能な状態で表示する比較表示処理部、
をさらに備えることを特徴とする請求項１又は２に記載のプラント制御装置試験システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、プラント制御装置の交換やプログラムの更新あるいは変更に伴う試験の実施に適したプラント制御装置試験システムに関する。
【背景技術】
【０００２】
鉄鋼プラント等の大規模プラントは、工程毎に複数の制御機器を備えている。プラント制御装置（以下、単に制御装置と記す）が、各工程の制御機器を個別にあるいは全体として制御することによって、プラントの運転が実現される。制御装置による制御機器の制御はシーケンスプログラムに従って行われる。オペレータにより操作される操作入力装置からの操作量信号と、制御対象プラントに取り付けられた各種センサからの状態フィードバック信号とが制御装置に入力され、これらの入力信号に応じた制御信号がシーケンスプログラムに従って制御装置から出力される。
【０００３】
上述のプログラムはプラントの運転に関する要求仕様に添って作成される。制御装置を実際のプラントに組み込んで運用する場合には、要求仕様通りに動作することが検証されたプログラムが用いられる。
【０００４】
ところが、既設のプラントにおいても制御装置は必要に応じて交換される場合がある。また、プログラムの更新や変更が行われる場合もある。そのような場合に必要となる作業が、交換後の制御装置、または、プログラムの更新あるいは変更後の制御装置が要求仕様にあっているかどうか確認するための試験である。試験方法の一つとして、制御装置を実プラントから切り離して試験することのできるプラントシミュレータを用いた試験方法がある。しかし、この試験方法は試験の精度が試験員の知識量や経験値に左右される。
【０００５】
他の試験方法では、まず、既設の実プラントの操作入力装置から出力される操作量信号と、既設制御装置により実プラントの制御機器が制御されることにより出力される状態フィードバック信号とを、プラント制御装置の試験装置（以下、単に試験装置と記す）でレコーディングする。その後、実プラントから切り離された試験環境に試験装置を接続し、レコーディングした実プラントの信号を試験装置から再生して、被試験制御装置に操作量信号と状態フィードバック信号を入力して制御信号を出力させる。制御出力比較判定装置および制御出力表示装置によって実プラントでレコーディングした既設制御装置の出力と被試験制御装置の出力とを比較する試験方法がある。
【０００６】
上記の試験方法に関しては、例えば特開２０１２−１４５８４号公報（特許文献１）に述べられている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１２−１４５８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来の試験装置では、実プラントからレコーディングするのは、既設制御装置の外部入出力信号（上述の操作量信号、状態フィードバック信号）のみであった。実プラントの既設制御装置の内部メモリ情報は収集されずに試験が行われている。
【０００９】
内部メモリが有する情報には、例えば、アクチュエータやセンサの位置や速度に応じた状態値や、制御機器の運転履歴から推定される温度などの累積的な値などがあり、内部メモリの情報は既設制御装置と被試験制御装置の両方で同一に設定しないと同じ入力を与えても同じ出力が得られない。双方が同じ出力を行うことができるか検証するためには、試験開始時における被試験制御装置の内部メモリを、既設制御装置の内部メモリと同じ設定にしておく必要がある。
【００１０】
従来、被試験制御装置の内部メモリを既設制御装置の内部メモリと同じ設定にするために、試験員が試行錯誤による設定を行っている。このため、設定に多くの時間を必要としており、試験の効率化のためには既設制御装置の内部メモリ情報から試験開始時の被試験制御装置の内部メモリ情報（内部メモリの設定値）を作成する必要がある。
【００１１】
本発明は、上述のような課題を解決するためになされたもので、既設制御装置の外部入力信号をレコーディングし、被試験制御装置に対して再生する再生試験を実施する場合に、既設制御装置の内部メモリの内容を被試験制御装置の内部メモリに短時間で反映させてから再生試験を開始できるプラント制御装置試験システムを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、上記の目的を達成するため、実プラントシステムの既設制御装置が入出力する信号を再生して、被試験制御装置の動作を検証するためのプラント制御装置試験システムであって、
収集期間の各時刻において、前記既設制御装置が入力する既設外部入力信号および前記既設制御装置が出力する既設外部出力信号を収集する既設外部入出力信号収集部と、
前記収集期間中の所定の収集時間における前記既設制御装置の内部メモリの情報を記録する内部メモリ情報セーブ部と、
前記内部メモリ情報セーブ部が記録した内部メモリ情報を、前記被試験制御装置の内部メモリの形式に応じた更新内部メモリ情報に変換する内部メモリ情報変換部と、
前記更新内部メモリ情報を、前記被試験制御装置の内部メモリにロードする更新内部メモリ情報ロード部と、
前記更新内部メモリ情報ロード部によるロード完了後、前記収集時間以降に収集された前記既設外部入力信号を時系列順に前記被試験制御装置へ出力する再生試験実行部と、を備えることを特徴とする。
【００１３】
好ましくは、前記内部メモリ情報変換部は、前記既設制御装置の内部メモリのアドレスおよびデータ値と、前記被試験制御装置の内部メモリのアドレスおよびデータ値との対応関係を定めた変換テーブルを備え、変換テーブルに基づいて自動的に、前記内部メモリ情報セーブ部が記録した内部メモリ情報を、前記被試験制御装置の内部メモリの形式に応じた更新内部メモリ情報に変換すること、を特徴とする。
【００１４】
好ましくは、前記収集時間以降に収集された前記既設外部出力信号と、前記被試験制御装置が出力する被試験外部出力信号とを時系列順に並べて比較可能な状態で表示する比較表示処理部、をさらに備えることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、既設制御装置の外部入力信号をレコーディングし、被試験制御装置に対して再生する再生試験を実施する場合に、既設制御装置の内部メモリの内容を被試験制御装置の内部メモリに短時間で反映させてから再生試験を開始できる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１に係るプラント制御装置試験システムを実プラントシステムと合わせて示した全体構成図である。
【図２】プラント制御装置試験システムの機能および動作を説明するための機能ブロック図である。
【図３】既設制御装置１の内部メモリ情報をセーブし、内部メモリ情報変換部により更新内部メモリ情報に変換し、被試験制御装置５０の内部メモリにロードする処理を概略的に示す図である。
【図４】本発明の実施の形態１に係るプラント制御装置試験システムの変形例を実プラントシステムと合わせて示した全体構成図である。
【図５】試験装置１０、内部メモリ情報管理部３０、比較表示部４０がそれぞれ有する処理回路のハードウェア構成例を示すブロック図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照して本発明の実施の形態について詳細に説明する。尚、各図において共通する要素には、同一の符号を付して重複する説明を省略する。
【００１８】
実施の形態１．
図１は、本発明の実施の形態１に係るプラント制御装置試験システムを実プラントシステムと合わせて示した全体構成図である。
【００１９】
＜実プラントシステム＞
実プラントシステムは、制御対象プラントの制御機器（図示省略）、制御機器を制御するプラント制御装置（以下、単に既設制御装置１と記す）、オペレータにより操作される操作入力装置（図示省略）を備え、既設制御ネットワーク２を介して互いに接続している。既設制御装置１は、試験済みの制御装置、すなわち、要求仕様にあっていることが既に確認されている制御装置である。既設制御装置１による制御機器の制御は、シーケンスプログラムに従って行われる。既設制御装置１は、操作入力装置からの操作量信号と、制御対象プラントに取り付けられた各種センサからの状態フィードバック信号とを入力する。既設制御装置１は、シーケンスプログラムに従って、これらの入力信号および内部メモリ情報に応じた制御信号を出力する。
【００２０】
＜プラント制御装置試験システム＞
次に、図１を参照してプラント制御装置試験システムの概要について説明する。
プラント制御装置試験システムは、試験装置１０、内部メモリ情報収集装置２０、内部メモリ情報管理部３０、比較表示部４０を備える。試験装置１０、内部メモリ情報管理部３０、および比較表示部４０は、更新制御ネットワーク３を介して互いに接続している。内部メモリ情報収集装置２０は、既設制御装置１に取り付けられ、既設制御ネットワーク２とゲートウェイ４を介して更新制御ネットワーク３に接続している。また、プラント制御装置試験システムは、更新制御ネットワーク３を介して試験対象のプラント制御装置（以下、単に被試験制御装置５０と記す）に接続している。
【００２１】
プラント制御装置試験システムは、実プラントシステムの既設制御装置１への入力信号をレコーディングし、被試験制御装置５０の入力信号として再生して、被試験制御装置５０の出力信号を検証する再生試験を実施するためのシステムである。
【００２２】
プラント制御装置試験システムは、運転中の実プラントシステムから再生試験に必要なデータを収集する工程（以下、実プラント工程と記す）と、実プラントシステムから切り離された試験環境で再生試験を実施する工程（以下、試験工程と記す）の２つの工程に分けて使用される。
【００２３】
実プラント工程の概要について説明する。実プラント工程において、既設制御装置１に入力される既設外部入力信号（上述した操作量信号、状態フィードバック信号）および既設制御装置１から出力される既設外部出力信号（上述した制御信号）は、既設制御ネットワーク２上に出力されている。既設制御ネットワーク２と、試験装置１０が接続されている更新制御ネットワーク３は、ゲートウェイ４によって接続されており信号のインターフェースが行われている。試験装置１０は、既設外部入力信号および既設外部出力信号を記憶部１００に蓄積する。
【００２４】
加えて、実プラントシステムから既設外部入力信号および既設外部出力信号をレコーディングする際に、既設制御装置１に取り付けられた内部メモリ情報収集装置２０は、既設制御装置１の内部メモリの情報（内部メモリ情報）を収集する。
【００２５】
収集した既設制御装置１の内部メモリ情報、および、その収集時間は、既設制御ネットワーク２、ゲートウェイ４、および更新制御ネットワーク３を経由して、内部メモリ情報管理部３０に送信される。収集した既設制御装置１の内部メモリ情報は、内部メモリ情報管理部３０で被試験制御装置５０の内部メモリに応じた形式に変換され、更新内部メモリ情報（被試験制御装置５０の内部メモリの設定値）として記憶部３００に保存される。
【００２６】
試験工程の概要について説明する。試験工程では、実プラントシステムから切り離された試験環境に被試験制御装置５０を接続し再生試験を実施する。
【００２７】
試験開始前に、更新内部メモリ情報は、内部メモリ情報管理部３０から被試験制御装置５０へ出力され、被試験制御装置５０の内部メモリの初期状態として設定される。その後、試験装置１０は再生試験を開始する。試験装置１０は、記憶部１００に保存された既設外部入力信号と既設外部出力信号を更新制御ネットワーク３へ出力する。既設外部入力信号と既設外部出力信号は、更新制御ネットワーク３上に再生され、再生された既設外部入力信号は被試験制御装置５０に入力される。被試験制御装置５０は、内部のプログラムに従って、既設外部入力信号および内部メモリの現状態に応じた制御信号（被試験外部出力信号）を更新制御ネットワーク３上に出力する。
【００２８】
比較表示部４０は、更新制御ネットワーク３上に出力された既設外部出力信号と被試験外部出力信号を取り込み、時系列順に並べて比較可能な状態で表示する。
【００２９】
次に、図２、図３を参照してプラント制御装置試験システムの機能および動作についてより詳細に説明する。図２は、プラント制御装置試験システムの機能および動作を説明するための機能ブロック図である。図３は、既設制御装置１の内部メモリ情報をセーブし、内部メモリ情報変換部により更新内部メモリ情報に変換し、被試験制御装置５０の内部メモリにロードする処理を概略的に示す図である。
【００３０】
図２において、試験装置１０は、試験データ収集指令部１１、既設外部入出力信号収集部１２、初期設定指令部１３、再生試験実行部１４を含む。内部メモリ情報収集装置２０は、内部メモリ情報セーブ部２１を含む。内部メモリ情報管理部３０は、内部メモリ情報変換部３１、更新内部メモリ情報ロード部３２を含む。比較表示部４０は、被試験外部出力信号収集部４１、比較表示処理部４２を備える。
【００３１】
図２の各部の処理内容について、実プラント工程および試験工程における処理の流れに沿って説明する。まず、実プラント工程での処理について説明する。
【００３２】
試験データ収集指令部１１は、試験装置１０に対するオペレータの操作または予めスケジュールされたタスクに従って、再生試験用のデータを運転中の実プラントシステムから収集するためのデータ収集指令を出力する。データ収集指令には、収集期間が付与されている。
【００３３】
次に、既設外部入出力信号収集部１２は、データ収集指令に応じて、収集期間の各時刻において、既設制御装置１が入力する既設外部入力信号および既設制御装置１が出力する既設外部出力信号を収集する。試験装置１０は、収集した各信号に収集時間を関連付けて記憶部１００（図１）に記憶する。
【００３４】
内部メモリ情報セーブ部２１は、試験データ収集指令部１１からのデータ収集指令、または内部メモリ情報収集装置２０に対するオペレータの操作に応じて、上述した収集期間中の所定の収集時間における既設制御装置１の内部メモリの現状態（内部メモリ情報）を記録する。内部メモリ情報収集装置２０は、収集した内部メモリ情報に上述した所定の収集時間（以下、メモリ情報収集時間と記す）を関連付けて、内部メモリ情報管理部３０に送信する。
【００３５】
内部メモリ情報変換部３１は、内部メモリ情報セーブ部２１が記録した内部メモリ情報を、被試験制御装置５０の内部メモリの形式に応じた更新内部メモリ情報に変換する。より詳細には図３に示すように、内部メモリ情報変換部３１は、既設制御装置１の内部メモリのアドレスおよびデータ値と、被試験制御装置５０の内部メモリのアドレスおよびデータ値との対応関係（変換ルール）を定めた変換テーブルを備え、変換テーブルに基づいて自動的に、内部メモリ情報セーブ部２１が記録した内部メモリ情報を、被試験制御装置５０の内部メモリの形式に応じた更新内部メモリ情報に変換する。更新内部メモリ情報は、上述したメモリ情報収集時間が関連付けられて記憶部３００に記憶される。以上が実プラント工程で実施する範囲である。
【００３６】
次に、実プラントシステムから切り離された試験環境で被試験制御装置５０に対する再生試験を実行する試験工程での処理について説明する。
【００３７】
まず、初期設定指令部１３は、被試験制御装置５０の内部メモリに初期値を設定するための初期設定指令を出力する。
【００３８】
次に、更新内部メモリ情報ロード部３２は、初期設定指令に応じて、記憶部３００に記憶された更新内部メモリ情報を、被試験制御装置５０の内部メモリにロードする。これにより、被試験制御装置５０の内部メモリの初期値は、上述したメモリ情報収集時間における既設制御装置１の内部メモリの情報と同等に設定される。ロード完了後、更新内部メモリ情報ロード部３２は、初期設定指令部１３へロード完了通知を出力する。
【００３９】
初期設定指令部１３は、ロード完了通知を確認した後、再生試験の実行を指示する。
【００４０】
再生試験実行部１４は、記憶部１００に記憶された既設外部入力信号と既設外部出力信号を更新制御ネットワーク３上に再生する。より詳細には、再生試験実行部１４は、記憶部１００に記憶された既設外部入力信号および既設外部出力信号のうち、更新内部メモリ情報に付されたメモリ情報収集時間以降の時刻が関連付けられた信号を時系列順に再生する。
【００４１】
更新制御ネットワーク３上に再生された既設外部入力信号は、被試験制御装置５０に入力される。被試験制御装置５０は、内部のプログラムに従って、既設外部入力信号および内部メモリの現状態に応じた制御信号（被試験外部出力信号）を更新制御ネットワーク３上に出力する。なお、被試験制御装置５０の内部メモリの現状態は、初期設定以降、時系列順に入力される各既設外部入力信号に基づく演算が行われる度に随時更新されるため、再生試験実行時に更新内部メモリ情報が初期設定されていれば足りる。
【００４２】
被試験外部出力信号収集部４１は、更新制御ネットワーク３上に再生された既設外部出力信号、および被試験制御装置５０が更新制御ネットワーク３に出力した被試験外部出力信号を収集する。好ましくは、既設外部入力信号も収集する。
【００４３】
比較表示処理部４２は、既設外部出力信号と被試験外部出力信号とを時系列順に並べて比較可能な状態で表示する。好ましくは、既設外部入力信号と、既設外部出力信号と、被試験外部出力信号を時系列順に並べて比較可能な状態で表示する。
【００４４】
＜効果＞
以上説明したように、上述した実施の形態１のプラント制御装置試験システムによれば、内部メモリ情報セーブ部２１、内部メモリ情報変換部３１、更新内部メモリ情報ロード部３２、再生試験実行部１４を備えるため、既設制御装置の内部メモリの内容を被試験制御装置の内部メモリに自動的に反映させた後に再生試験を開始できる。
【００４５】
従来において、実プラントシステムから切り離された試験環境で被試験制御装置５０に対する再生試験を行う場合に、初期の作業として発生していた被試験制御装置５０の内部メモリを既設制御装置１の内部メモリと試行錯誤により同一の状態にする調整作業に要していた時間を短縮することができる。これにより、より多くの時間を機能試験に振り向けることができ、試験業務の効率化、試験品質の向上を図ることが出来る。
【００４６】
＜変形例＞
以上、本発明の実施の形態について説明したが、本発明は上述の実施の形態に限定されるものではない。本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。例えば以下の各例のように変形して実施してもよい。
【００４７】
図１に示す例では、試験装置１０、内部メモリ情報管理部３０、比較表示部４０を独立した装置としているが、試験装置１０のハードウェアのスペックが十分高ければ、試験装置１０に、内部メモリ情報管理部３０および比較表示部４０の一方又は両方の各機能を取り込んでもよい。
【００４８】
図１に示す例では、更新制御ネットワーク３に内部メモリ情報管理部３０を接続しているが、図４に示すように、内部メモリ情報管理部３０ａと内部メモリ情報収集装置２０とを通信ケーブルで直接接続し、内部メモリ情報を収集してもよい。この場合、オペレータが内部メモリ情報収集装置２０を操作することにより収集処理が実行される。内部メモリ情報管理部３０ａの機能は内部メモリ情報管理部３０と同様である。更新内部メモリ情報は、内部メモリ情報管理部３０ａから被試験制御装置５０へ通信ケーブルや記憶媒体等を介して送られる。オペレータは、ロード完了後に試験装置１０から既設外部入力信号を再生する。
【００４９】
また、試験装置１０、内部メモリ情報収集装置２０、内部メモリ情報管理部３０の内部時計は時刻が一致している必要があるため、時刻を同期させる機能を備えることが望ましい。
【００５０】
＜ハードウェア構成例＞
図５は、試験装置１０、内部メモリ情報管理部３０、比較表示部４０がそれぞれ有する処理回路のハードウェア構成例を示すブロック図である。図２に示す各部は、本システムが有する機能の一部を示し、各機能は処理回路により実現される。例えば、処理回路は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉt）１０１、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１０２、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１０３、入出力インターフェース１０４、システムバス１０５、入力装置１０６、表示装置１０７、ストレージ１０８および通信装置１０９を備えたコンピュータである。
【００５１】
ＣＰＵ１０１は、ＲＯＭ１０２やＲＡＭ１０３に格納されたプログラムやデータなどを用いて各種の演算処理を実行する処理装置である。ＲＯＭ１０２は、コンピュータに各機能を実現させるための基本プログラムや環境ファイルなどを記憶する読み取り専用の記憶装置である。ＲＡＭ１０３は、ＣＰＵ１０１が実行するプログラムおよび各プログラムの実行に必要なデータを記憶する主記憶装置であり、高速な読み出しと書き込みが可能である。入出力インターフェース１０４は、各種のハードウェアとシステムバス１０５との接続を仲介する装置である。システムバス１０５は、ＣＰＵ１０１、ＲＯＭ１０２、ＲＡＭ１０３および入出力インターフェース１０４で共有される情報伝達路である。
【００５２】
また、入出力インターフェース１０４には、入力装置１０６、表示装置１０７、ストレージ１０８および通信装置１０９などのハードウェアが接続されている。入力装置１０６は、ユーザからの入力を処理する装置である。表示装置１０７は、システムの状態を表示する装置である。ストレージ１０８は、プログラムやデータを蓄積する大容量の補助記憶装置であり、例えばハードディスク装置や不揮発性の半導体メモリなどである。上述した記憶部１００、３００は、ストレージ１０８により実現される。通信装置１０９は、有線又は無線で外部装置とデータ通信可能な装置である。
【符号の説明】
【００５３】
１  既設制御装置
２  既設制御ネットワーク
３  更新制御ネットワーク
４  ゲートウェイ
１０  試験装置
１１  試験データ収集指令部
１２  既設外部入出力信号収集部
１３  初期設定指令部
１４  再生試験実行部
２０  内部メモリ情報収集装置
２１  内部メモリ情報セーブ部
３０、３０ａ  内部メモリ情報管理部
３１  内部メモリ情報変換部
３２  更新内部メモリ情報ロード部
４０  比較表示部
４１  被試験外部出力信号収集部
４２  比較表示処理部
５０  被試験制御装置
１００、３００  記憶部
１０５  システムバス
【図１】
2018005623.tif 000003
【図２】
2018005623.tif 000004
【図３】
2018005623.tif 000005
【図４】
2018005623.tif 000006
【図５】
2018005623.tif 000007