(57)【要約】【課題】より簡単なプロセスで、近赤外領域の感度を向上させる。【解決手段】固体撮像装置は、第１の光電変換部および第１のフローティングディフュージョンが形成された第１の半導体層と、第２の光電変換部および第２のフローティングディフュージョンが形成された第２の半導体層と、第１および第２のフローティングディフュージョンと電気的に接続される配線を含む配線層とを備える。第１の半導体層と第２の半導体層とは積層され、配線層は、第１または第２の半導体層の、それぞれが互いに対向する側とは反対側に形成される。本技術は、CMOSイメージセンサに適用することができる。【選択図】図２
2018081946.tif 000002
【特許請求の範囲】
【請求項１】
第１の光電変換部および第１のフローティングディフュージョンが形成された第１の半導体層と、
第２の光電変換部および第２のフローティングディフュージョンが形成された第２の半導体層と、
前記第１および第２のフローティングディフュージョンと電気的に接続される配線を含む配線層と
を備え、
前記第１の半導体層と前記第２の半導体層とは積層され、
前記配線層は、前記第１または前記第２の半導体層の、それぞれが互いに対向する側とは反対側に形成される
固体撮像装置。
【請求項２】
前記第２の半導体層は、前記第１の半導体層の上に積層され、
前記配線層は、前記第２の半導体層より上層に形成される
請求項１に記載の固体撮像装置。
【請求項３】
前記第２の光電変換部には、アイソエレクトロニックトラップが形成される
請求項１に記載の固体撮像装置。
【請求項４】
前記第２の半導体層は、Ｓｉ、Ｇｅ、またはＳｉＧｅで形成される
請求項３に記載の固体撮像装置。
【請求項５】
前記第２の半導体層は、III−Ｖ族化合物で形成される
請求項３に記載の固体撮像装置。
【請求項６】
前記第１および第２のフローティングディフュージョンは、それぞれ別個に形成された第１および第２のＫビアにより前記配線と電気的に接続される
請求項１に記載の固体撮像装置。
【請求項７】
前記第１のフローティングディフュージョンは、前記第１のコンタクトビアにより第１の配線と電気的に接続され、
前記第２のフローティングディフュージョンは、前記第２のコンタクトビアにより、前記第１の配線とは別の第２の配線と電気的に接続される
請求項６に記載の固体撮像装置。
【請求項８】
前記第１および第２の光電変換部は、１画素毎に形成される
請求項１に記載の固体撮像装置。
【請求項９】
前記第２の光電変換部は、前記第１の光電変換部の一部または全部に重なるように形成される
請求項８に記載の固体撮像装置。
【請求項１０】
前記第１の光電変換部は、１画素毎に形成され、
前記第２の光電変換部は、複数の画素毎に形成される
請求項１に記載の固体撮像装置。
【請求項１１】
前記第２の光電変換部は、複数の画素の前記第１の光電変換部の一部または全部に重なるように形成される
請求項１０に記載の固体撮像装置。
【請求項１２】
前記第２の半導体層は、前記第１の半導体層の上に積層され、
前記配線層は、前記第１の半導体層より下層に形成される
請求項１に記載の固体撮像装置。
【請求項１３】
第１の半導体層に、第１の光電変換部および第１のフローティングディフュージョンを形成し、
前記第１の半導体層に第２の半導体層を積層し、
前記第２の半導体層に、第２の光電変換部および第２のフローティングディフュージョンを形成し、
前記第１または前記第２の半導体層の、それぞれが互いに対向する側とは反対側に、前記第１および第２のフローティングディフュージョンと電気的に接続される配線を含む配線層を形成する
ステップを含む固体撮像装置の製造方法。
【請求項１４】
第１の光電変換部および第１のフローティングディフュージョンが形成された第１の半導体層と、
第２の光電変換部および第２のフローティングディフュージョンが形成された第２の半導体層と、
前記第１および第２のフローティングディフュージョンと電気的に接続される配線を含む配線層と
を有し、
前記第１の半導体層と前記第２の半導体層とは積層され、
前記配線層は、前記第１または前記第２の半導体層の、それぞれが互いに対向する側とは反対側に形成される固体撮像装置
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像装置およびその製造方法、並びに電子機器に関し、特に、近赤外領域の感度を向上させることができるようにする固体撮像装置およびその製造方法、並びに電子機器に関する。
【背景技術】
【０００２】
従来、CMOS（Complementary Metal Oxide Semiconductor）型の固体撮像装置において、フォトダイオードと読み出し回路とを積層して画素を形成する手法が知られている。
【０００３】
例えば、特許文献１には、第１のセンサ層の上に第２のセンサ層を積層し、第１のセンサ層の下に回路層を形成したイメージセンサが開示されている。各センサ層の画素間、および、第１のセンサ層の画素と回路層の回路との間は、層間接続体で接続される。
【０００４】
このように、フォトダイオードと読み出し回路とを積層することで、画素の受光面積を大きくでき、感度を向上させることができる。
【０００５】
一方で、近年、センシングのために赤外光を用いた撮像を行う固体撮像装置がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表２０１１−５３０１６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、通常、固体撮像装置を構成する半導体基板には、ＳｉやＧｅなどの間接遷移型の半導体が用いられているため、特に近赤外領域の感度が低くなる。
【０００８】
近赤外領域の感度向上のために、画素の受光面積をさらに拡大するにも限界がある。また、半導体層を厚くすることで、近赤外領域の感度を向上させることもできるが、深い位置に不純物を注入したり、エピタキシャル成長を複数回行うための新たな設備投資が必要となり、製造コストが増加してしまう。
【０００９】
さらに、特許文献１に開示されている構成において、半導体層を厚くした場合、層間接続体を貫いて配線を形成することが困難となる。また、各センサ層にフォトダイオードを形成した後に、それぞれのセンサ層の貼り合わせを行うので、各センサ層のフォトダイオード同士の位置を調整するための貼り合わせの精度が要求される。
【００１０】
本技術は、このような状況に鑑みてなされたものであり、より簡単なプロセスで、近赤外領域の感度を向上させるようにするものである。
【課題を解決するための手段】
【００１１】
本技術の固体撮像装置は、第１の光電変換部および第１のフローティングディフュージョンが形成された第１の半導体層と、第２の光電変換部および第２のフローティングディフュージョンが形成された第２の半導体層と、前記第１および第２のフローティングディフュージョンと電気的に接続される配線を含む配線層とを備え、前記第１の半導体層と前記第２の半導体層とは積層され、前記配線層は、前記第１または前記第２の半導体層の、それぞれが互いに対向する側とは反対側に形成される。
【００１２】
前記第２の半導体層は、前記第１の半導体層の上に積層され、前記配線層は、前記第２の半導体層より上層に形成されるようにすることができる。
【００１３】
前記第２の光電変換部には、アイソエレクトロニックトラップが形成されるようにすることができる。
【００１４】
前記第２の半導体層は、前記第１の半導体層の上に積層され、前記配線層は、前記第１の半導体層より下層に形成されるようにすることができる。
【００１５】
本技術の固体撮像装置の製造方法は、第１の半導体層に、第１の光電変換部および第１のフローティングディフュージョンを形成し、前記第１の半導体層に第２の半導体層を積層し、前記第２の半導体層に、第２の光電変換部および第２のフローティングディフュージョンを形成し、前記第１または前記第２の半導体層の、それぞれが互いに対向する側とは反対側に、前記第１および第２のフローティングディフュージョンと電気的に接続される配線を含む配線層を形成するステップを含む。
【００１６】
本技術の電子機器は、第１の光電変換部および第１のフローティングディフュージョンが形成された第１の半導体層と、第２の光電変換部および第２のフローティングディフュージョンが形成された第２の半導体層と、前記第１および第２のフローティングディフュージョンと電気的に接続される配線を含む配線層とを有し、前記第１の半導体層と前記第２の半導体層とは積層され、前記配線層は、前記第１または前記第２の半導体層の、それぞれが互いに対向する側とは反対側に形成される固体撮像装置を備える。
【００１７】
本技術においては、第１の半導体層と第２の半導体層とが積層され、配線層が、第１または第２の半導体層の、それぞれが互いに対向する側とは反対側に形成される。
【発明の効果】
【００１８】
本技術によれば、より簡単なプロセスで、近赤外領域の感度を向上させることが可能となる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１９】
【図１】本技術を適用した固体撮像装置の一実施の形態の構成例を示すブロック図である。
【図２】第１の実施形態の画素の構成例を示す断面図である。
【図３】画素の構成例を示す回路図である。
【図４】画素形成処理について説明するフローチャートである。
【図５】画素形成の工程について説明する図である。
【図６】画素形成の工程について説明する図である。
【図７】画素形成の工程について説明する図である。
【図８】画素形成の工程について説明する図である。
【図９】フォトダイオードの構成例を示す図である。
【図１０】ＩＥＴについて説明する図である。
【図１１】ＩＥＴによる光電流増加率の波長依存性の実験結果を示す図である。
【図１２】第２の実施形態の画素の構成例を示す断面図である。
【図１３】画素形成処理について説明するフローチャートである。
【図１４】第３の実施形態の画素の構成例を示す断面図である。
【図１５】画素の構成例を示す回路図である。
【図１６】フォトダイオードの配置例を示す図である。
【図１７】第４の実施形態におけるフォトダイオードの配置例を示す図である。
【図１８】第４の実施形態におけるフォトダイオードの配置例を示す図である。
【図１９】第５の実施形態の画素の構成例を示す断面図である。
【図２０】本技術を適用した電子機器の構成例を示すブロック図である。
【図２１】イメージセンサの使用例を示す図である。
【図２２】車両制御システムの概略的な構成の一例を示すブロック図である。
【図２３】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【００２０】
以下、本開示を実施するための形態（以下、実施形態とする）について説明する。なお、説明は以下の順序で行う。
【００２１】
１．固体撮像装置の構成例
２．第１の実施形態
３．アイソエレクトロニックトラップについて
４．第２の実施形態
５．第３の実施形態
６．第４の実施形態
７．第５の実施形態
８．電子機器の構成例
９．イメージセンサの使用例
１０．移動体への応用例
【００２２】
＜１．固体撮像装置の構成例＞
図1は、本技術を適用した固体撮像装置の一実施の形態の構成例を示すブロック図である。図１の固体撮像装置は、例えば、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサとして構成される。
【００２３】
図１の固体撮像装置１１は、画素アレイ部１２、垂直駆動回路１３、水平駆動回路１４、および出力回路１５を備えている。
【００２４】
画素アレイ部１２には、複数の画素２１が行列状に配置されている。それぞれの画素２１は、水平信号線２２により行毎に垂直駆動回路１３に接続されるとともに、垂直信号線２３により列毎に水平駆動回路１４に接続されている。
【００２５】
垂直駆動回路１３は、水平信号線２２を介して駆動信号を出力して、画素アレイ部１２に配置されている画素２１を行毎に駆動する。
【００２６】
水平駆動回路１４は、垂直信号線２３を介して画素アレイ部１２の各画素２１から出力される信号から、CDS(Correlated Double Sampling)動作により信号レベルを検出するカラム処理を行い、画素２１において光電変換により発生した電荷に応じた出力信号を出力回路１５に出力する。
【００２７】
出力回路１５は、水平駆動回路１４から順次出力される出力信号を、所定のレベルの電圧値に増幅して、後段の画像処理回路などに出力する。
【００２８】
＜２．第１の実施形態＞
図２は、第１の実施形態の画素２１の構成例を示す断面図である。
【００２９】
図２に示される画素２１は、いわゆる裏面照射型の固体撮像装置の構造を採る。なお、裏面照射型の固体撮像装置の構造については、例えば、本願出願人が出願した特許３７５９４３５号に詳細に開示されている。
【００３０】
図２に示される画素２１は、第１の半導体層３１、第２の半導体層３２、および配線層３３が積層されて構成される。具体的には、第２の半導体層３２は、第１の半導体層３１の上に積層され、配線層３３は、第２の半導体層３２より上層に形成されている。
【００３１】
第１の半導体層３１においては、例えば、Ｐ型のＳｉ基板４１中に、ＰＮ接合からなるフォトダイオード（ＰＤ）４２が形成される。ＰＤ４２は、入射した光を光電変換により電荷に変換して蓄積する光電変換部である。ＰＤ４２は、転送トランジスタ４４（ＴＧ１）を介して、Ｎ＋領域として形成されるフローティングディフュージョン（ＦＤ）４３に接続される。Ｓｉ基板４１上には、例えばＳｉＯ２などからなる層間絶縁膜４５が形成される。
【００３２】
第２の半導体層３２においては、Ｓｉ層４６中に、ＰＮ接合からなるＰＤ４７が形成される。ＰＤ４７もまた、入射した光を光電変換により電荷に変換して蓄積する光電変換部である。ＰＤ４７は、転送トランジスタ４９（ＴＧ２）を介して、Ｎ＋領域として形成されるＦＤ４８に接続される。Ｓｉ層４６上には、例えばＳｉＯ２などからなる層間絶縁膜５０が形成される。
【００３３】
なお、本実施形態においては、第１の半導体層３１および第２の半導体層３２は、Ｓｉで形成されるものとするが、ＧｅやＳｉＧｅで形成されるようにしてもよいし、III−Ｖ族化合物で形成されるようにしてもよい。
【００３４】
配線層３３においては、メタル配線５３が形成される。メタル配線５３の一端は、後述する増幅トランジスタ６３やリセットトランジスタ６５に接続される。
【００３５】
また、第１の半導体層３１のＦＤ４３は、コンタクトビア５１によりメタル配線５３と電気的に接続され、第２の半導体層３２のＦＤ４８は、コンタクトビア５２によりメタル配線５３と電気的に接続される。
【００３６】
図３は、画素２１の構成例を示す回路図である。
【００３７】
図３に示される画素２１は、ＰＤ４２、転送トランジスタ４４（ＴＧ１）、ＰＤ４７、転送トランジスタ４９（ＴＧ２）、増幅トランジスタ６３、選択トランジスタ６４、およびリセットトランジスタ６５から構成される。転送トランジスタ４４および転送トランジスタ４９と、増幅トランジスタ６３との接続点がＦＤ６１を構成する。ＦＤ６１が有する容量６２（ＣFD）は、図２のＦＤ４３の容量とＦＤ４８の容量の和となる。
【００３８】
転送トランジスタ４４は、水平信号線２２Ｔ１を介して垂直駆動回路１３（図１）から供給される転送信号に従って駆動し、転送信号がパルス状にHighレベルとなるタイミングでオンになる。転送トランジスタ４４がオンになると、ＰＤ４２で発生した電荷が転送トランジスタ４４を介してＦＤ６１（ＦＤ４３）に転送される。
【００３９】
転送トランジスタ４９は、水平信号線２２Ｔ２を介して垂直駆動回路１３から供給される転送信号に従って駆動し、転送信号がパルス状にHighレベルとなるタイミングでオンになる。転送トランジスタ４９がオンになると、ＰＤ４７で発生した電荷が転送トランジスタ４９を介してＦＤ６１（ＦＤ４８）に転送される。
【００４０】
増幅トランジスタ６３のゲート電極にはＦＤ６１（ＦＤ４３およびＦＤ４８）が接続される。増幅トランジスタ６３は、ＦＤ６１に蓄積されている電荷に応じたレベルの電圧、すなわち、光電変換によりＰＤ４２およびＰＤ４７で発生してＦＤ６１に転送された電荷に応じたレベルの電圧を出力する。
【００４１】
選択トランジスタ６４は、水平信号線２２Ｓを介して垂直駆動回路１３から供給される選択信号に従って駆動し、選択信号がパルス状にHighレベルとなるタイミングでオンになる。選択トランジスタ６４がオンになると、増幅トランジスタ６３から出力される電圧が、選択トランジスタ６４を介して垂直信号線２３に出力可能な状態となる。
【００４２】
例えば、垂直信号線２３には、複数の画素２１が接続されており、ある特定のライン（行）の選択トランジスタ６４がオンになることで、所望のＰＤ４２，ＰＤ４７からの信号が出力される。なお、垂直信号線２３は、図１の水平駆動回路１４が有する定電流源６６に接続されており、増幅トランジスタ６３および定電流源６６からなるソースフォロワ回路により、ＦＤ６１に蓄積されている電荷に応じたレベルを示す信号が出力（Output）される。
【００４３】
リセットトランジスタ６５は、水平信号線２２Ｒを介して垂直駆動回路１３から供給されるリセット信号に従って駆動し、リセット信号がパルス状にHighレベルとなるタイミングでオンになる。リセットトランジスタ６５がオンになると、リセットトランジスタ６５を介して、ＦＤ６１に蓄積されている電荷が定電圧源ＶＤＤに排出されて、ＦＤ６１がリセットされる。
【００４４】
なお、図３に示される増幅トランジスタ６３、選択トランジスタ６４、およびリセットトランジスタ６５といった画素トランジスタは、図２における第１の半導体層３１に形成されてもよいし、第２の半導体層３２に形成されてもよい。
【００４５】
次に、図４乃至図８を参照して、本実施形態の画素形成の流れについて説明する。図４は、画素形成処理について説明するフローチャートであり、図５乃至図８は、画素形成の工程を示す断面図である。
【００４６】
ステップＳ１１において、図５の工程Ａに示されるように、Ｓｉ基板４１にＰＤ４２、ＦＤ４３、および転送トランジスタ４４（ＴＧ１）が形成される。
【００４７】
まず、Ｐ型のＳｉエピタキシャル層が用意される。Ｓｉエピタキシャル層の濃度は、１Ｅ１６乃至１Ｅ１８ｃｍ-3程度とされる。ここでは、Ｐ型のＳｉエピタキシャル層を用いてＰＤ間の分離が行われるものとする。薄いＰ型のエピタキシャル層を用いて、Ｐ型の不純物注入により、ＰＤ間の分離を行うようにしてもよいし、Ｎ型のエピタキシャル層を用いて、Ｐ型の不純物注入により、ＰＤ間の分離を行うようにすることもできる。
【００４８】
次に、熱酸化工程によって、Ｓｉ表面に３乃至１０ｎｍ程度の酸化膜が形成される。さらに、ゲート電極となるポリシリコンが形成された後、所望の形状となるよう、リソグラフィ工程、エッチング工程によってＴＧ１が形成される。
【００４９】
その後、不純物注入により、ＰＤとなるＮ型領域およびＰ型領域の形成が行われる。Ｎ型領域は、不純物濃度が１Ｅ１５乃至１Ｅ１８ｃｍ-3、深さが１乃至５μｍ程度となるように形成される。Ｐ型領域は、不純物濃度が１Ｅ１８乃至１Ｅ１９ｃｍ-3、深さが３０乃至２００ｎｍ程度となるように形成される。
【００５０】
さらに、ＦＤとなる領域に、Ｎ型の不純物が、濃度が１Ｅ１９乃至１Ｅ２０ｃｍ-3程度となるように注入される。そして、１０００乃至１１００℃程度で１乃至１０秒程度の活性化アニールが行われる。
【００５１】
ステップＳ１２において、図５の工程Ｂに示されるように、Ｓｉ基板４１上に、ＳｉＯ２などからなる層間絶縁膜４５が形成される。層間絶縁膜４５の表面（上面）は、ＣＭＰ（Chemical Mechanical Polishing）法などにより平坦化される。
【００５２】
ステップＳ１３において、図５の工程Ｃに示されるように、Ｓｉ基板４１（層間絶縁膜４５）上に、ＳＯＩ（Silicon on Insulator）基板４６Ａが貼りつけられる。ＳＯＩ基板は、Ｓｉ基板４６−１とＳｉ層４６−３との間に、ＳｉＯ２膜であるＢＯＸ（Buried Oxide）層４６−２が挟みこまれた構造を有する。
【００５３】
ここでは、貼りつけ強度を増すために、あらかじめ接合面に対してプラズマ処理が施されるようにしてもよい。なお、本実施形態では、Ｓｉ基板４１上に貼りつけられる基板としてＳＯＩ基板が用いられるものとするが、バルク基板（Ｓｉ基板）が用いられるようにしてもよい。
【００５４】
ステップＳ１４において、ＳＯＩ基板４６ＡのＳｉ基板４６−１およびＢＯＸ層４６−２が、ＣＭＰ法などにより除去される。これにより、図６の工程Ｄに示されるように、Ｓｉ基板４１（層間絶縁膜４５）上に、Ｓｉ層４６が形成される。なお、Ｓｉ基板４１上に貼りつけられる基板としてバルク基板が用いられた場合には、その厚さが所望の厚さとなるようにＣＭＰ法などによりＳｉ層が除去される。
【００５５】
ステップＳ１５において、図６の工程Ｅに示されるように、Ｓｉ層４６にＰＤ４７、ＦＤ４８、および転送トランジスタ４９（ＴＧ２）が形成される。ここでは、基本的にステップＳ１１と同様の工程が行われるが、第１の半導体層のＰＤ４２やゲート電極（ＴＧ１）の特性を変動させないために、活性化アニールなどの温度工程は、６００乃至７００℃程度で行われることが望ましい。
【００５６】
ステップＳ１６において、図７の工程Ｆに示されるように、Ｓｉ層４６上に、ＳｉＯ２などからなる層間絶縁膜５０が形成される。層間絶縁膜５０の表面（上面）は、ＣＭＰ法などにより平坦化される。
【００５７】
ステップＳ１７において、図７の工程Ｇに示されるように、コンタクトビア５１，５２が形成される。具体的には、ＦＤ４３に対して、層間絶縁膜５０、Ｓｉ層４６、および層間絶縁膜４５を貫通するコンタクトビアホールが開けられるとともに、ＦＤ４８に対して、層間絶縁膜５０を貫通するコンタクトビアホールが開けられる。その後、それぞれのコンタクトビアホールにおいて、ＴａＮ，Ｗ，Ｃｕ，Ｍｏ，Ｎｉなどの金属により、コンタクトビア５１，５２が形成される。
【００５８】
ステップＳ１８において、図８の工程Ｈに示されるように、Ｓｉ層４６（層間絶縁膜５０）上に配線層が形成される。配線層においては、メタル配線５３が、コンタクトビア５１，５２それぞれと接続されるようにして形成される。これにより、ＦＤ４３は、コンタクトビア５１を介してメタル配線５３と電気的に接続され、ＦＤ４８は、コンタクトビア５２を介してメタル配線５３と電気的に接続されるようになる。また、メタル配線５３の一端は、増幅トランジスタ６３やリセットトランジスタ６５に接続される。
【００５９】
なお、増幅トランジスタ６３やリセットトランジスタ６５、選択トランジスタ６４などの画素トランジスタは、上述した工程において、下層のＳｉ基板４１（第１の半導体層）に形成されるようにしてもよいし、上層のＳｉ層（第２の半導体層）に形成されるようにしてもよい。前者の場合、温度工程において画素トランジスタが受ける熱の影響を抑えることができ、後者の場合、メタル配線５３からの距離が短くなるので電気抵抗を小さくすることができる。
【００６０】
このようにして形成された画素２１において、図２に示されるように、図中下側（裏面側）から光が照射されると、主に可視光は、下層（第１の半導体層３１）のＰＤ４２において光電変換され、赤外光は、下層のＰＤ４２と、上層（第２の半導体層３２）のＰＤ４７とにおいて光電変換される。
【００６１】
以上の構成および処理によれば、単純にＰＤを深く形成する場合のように、深い位置に不純物を注入したり、エピタキシャル成長を複数回行うための新たな設備投資を必要とすることなく、従来と同様の工程だけで、半導体層を厚くすることができ、近赤外領域の感度を向上させることができる。
【００６２】
また、上層（第２の半導体層）のＰＤは、下層（第１の半導体層）に上層が貼りつけられた後に形成されるので、各層のＰＤ同士の位置を調整するための貼り合わせの精度はさほど要求されずに済む。
【００６３】
さらに、特殊なプロセスによってＳｉ層を貫通する層間接続体を形成することなく、下層に上層が貼りつけられた後に、通常の配線工程と同様にして配線層が形成されるので、配線形成のプロセスの増加を最小限にとどめることが可能となる。
【００６４】
以上のように、本実施形態によって、より簡単なプロセスで、近赤外領域の感度を向上させることが可能となる。
【００６５】
ところで、ＳｉやＧｅなどの間接遷移型の半導体において、アイソエレクトロニックトラップを形成することで、光電変換効率を上げ、感度をより向上させることができる。
【００６６】
＜３．アイソエレクトロニックトラップについて＞
図９は、フォトダイオード（ＰＤ）の構成例を示す断面図である。
【００６７】
図９のＰＤ１０１は、半導体層１１０内に、半導体層１１０への電圧印加によって空乏領域１１０Ｃが形成される光電変換領域１１０Ｄを備えている。空乏領域１１０Ｃは、キャリアである電子や正孔がほとんど存在しない領域であり、受光面１１０Ａ側から入射する光を光電子に変換する。光電変換領域１１０Ｄは、電圧印加によって空乏領域１１０Ｃを発生させ、発生した空乏領域１１０Ｃに光が入射したときに空乏領域１１０Ｃで発生した光電子を光電流に変換するものである。
【００６８】
半導体層１１０において、受光面１１０Ａは、例えば、配線など含む層間絶縁膜で覆われている。受光面１１０Ａは、エピタキシャル成長層１１２により構成される。また、底面１１０Ｂは、基板１１１により構成される。
【００６９】
基板１１１は、製造過程において、エピタキシャル成長層１１２を、エピタキシャル結晶成長法により形成する際の成長基板である。基板１１１およびエピタキシャル成長層１１２は、間接遷移型の半導体によって形成されており、例えば、Ｓｉ、Ｇｅ、または、これらの混晶（ＳｉＧｅ）で形成されている。なお、基板１１１は、製造過程における研磨によって除去される場合もある。
【００７０】
以下では、基板１１１およびエピタキシャル成長層１１２が、Ｐ型半導体により構成されているものとして、エピタキシャル成長層１１２内に形成される構成について説明する。
【００７１】
エピタキシャル成長層１１２は、受光面１１０ＡにＮ領域１１２Ｂを有しており、エピタキシャル成長層１１２内のＰ領域１１２Ａと接している。
【００７２】
Ｐ領域１１２Ａは、Ｐ型半導体によって構成され、例えば、基板１１１のＰ型不純物濃度よりも低濃度（例えば、１Ｅ１６乃至１Ｅ１８ｃｍ-3程度）のＰ型不純物濃度となっている。
【００７３】
Ｎ領域１１２Ｂは、Ｎ型半導体によって構成され、例えば、エピタキシャル成長層１１２に対して、Ａｓを５乃至１００ｋｅＶ，１Ｅ１４乃至５Ｅ１５ｃｍ-3程度でイオン注入することによって形成されている。基板１１１、Ｐ領域１１２Ａ、およびＮ領域１１２Ｂによって、半導体層１１０の積層方向にＰＮ構造を有する光電変換領域１１０Ｄが形成されている。すなわち、光電変換領域１１０Ｄは、ＰＮ型のフォトダイオードを構成する。この場合、基板１１１またはＰ領域１１２Ａがアノード領域となり、Ｎ領域１１２Ｂがカソード領域となる。
【００７４】
エピタキシャル成長層１１２は、受光面１１０ＡのうちＮ領域１１２Ｂ以外の領域に素子分離領域１１２Ｄを有している。素子分離領域１１２Ｄは、例えば、酸化シリコンなどからなるＳＴＩ（Shallow Trench Isolation）によって構成されている。
【００７５】
ＰＤ１０１は、基板１１１と電気的に接続されたアノード電極１１３と、Ｎ領域１１２Ｂと電気的に接続されたカソード電極１１４とを備えている。アノード電極１１３およびカソード電極１１４は、外部から光電変換領域１１０Ｄに対して逆バイアス電圧を印加するための端子である。
【００７６】
エピタキシャル成長層１１２は、さらに、空乏領域１１０Ｃの形成される領域、具体的には、光電変換領域１１０ＤのＰＮ接合領域を含む領域に、ＩＥＴ（アイソエレクトロニックトラップ）領域１１２Ｃを有している。ＩＥＴ領域１１２Ｃは、ＡｌおよびＮを不純物として含んでいる。ＩＥＴ領域１１２Ｃは、例えば、エピタキシャル成長層１１２に対して、ＡｌおよびＮを５乃至５０ｋｅＶ，１Ｅ１６乃至１Ｅ１９ｃｍ-3程度でイオン注入したのち、４５０℃の温度で２０時間から２００時間程度にわたってアニールすることによって形成される。この長時間のアニールによって、Ａｌ−Ｎペアが局在準位を形成する。
【００７７】
図１０は、Ｓｉを例として、間接遷移型半導体にＩＥＴを形成した場合の波数空間でのエネルギー準位を示す図である。
【００７８】
ＳｉでのＩＥＴの形成については、以下の非特許文献１、２に詳細が記されている。
非特許文献１：R.A. Modavis and D.G. Hall, "Aluminum-nitrogen isoelectronic trap in silicon", J. Appl. Phys. 67, p.545 (1990)
非特許文献２：T. Mori et al., "Band-to-Band Tunneling Current Enhancement Utilizing Isoelectronic Trap and its Application to TFETs", VLSI Tech. Dig. 2014, p.86, (2014)
【００７９】
非特許文献２によると、フォトルミネッセンスの結果から、このＩＥＴのエネルギー準位は１０Ｋで１．１２６ｅＶと１．１２２ｅＶであり、伝導帯のすぐ下に位置することが分かる。このとき、ＩＥＴは、局在して存在しているため、図１０に示されるように波数空間中に広がって存在することができる。
【００８０】
通常、間接遷移型半導体において伝導帯の電子が正孔と再結合するには、運動量保存則によりフォノンの介在が必要となる。しかしながら、ＩＥＴが存在する場合には、ＩＥＴが波数空間中に広がって存在するので、運動量保存則が緩和され、Ｘ点の電子がＩＥＴ準位に捕獲された後、フォノンの介在を必要とせずにΓ点に遷移することができる。また、電子と正孔が生成される場合は、上述した遷移とは逆の遷移が起こり、同様にフォノンの介在を必要としない。
【００８１】
ここで、ＩＥＴ領域１１２Ｃが、空乏領域１１０Ｃの形成される領域、具体的には、光電変換領域１１０ＤのＰＮ接合領域を含む領域に形成され、かつ、光電変換領域１１０Ｄに逆バイアス電圧が印加されているとする。このとき、ＰＤ１０１の受光面１１０Ａに対して光を照射し光電変換を行わせたときに、光電変換効率（感度）が大きく増加する。
【００８２】
まず、Ｐ型不純物濃度が５Ｅ１６ｃｍ-3程度であるＰ型Ｓｉ基板にＡｓを注入し、表面にＮ＋層を形成した。その後、１０００℃の短時間アニールを行い、Ｐ型不純物を活性化させた後、ＡｌおよびＮの注入を行った。
【００８３】
次に、４５０℃で２４時間のアニールを行い、ＰＮ接合付近にＡｌ−ＮからなるＩＥＴ領域１１２Ｃを形成した。これに様々な波長のＬＥＤ光を照射し、ＩＥＴ領域１１２Ｃを形成していないものに対してのＩＥＴ領域１１２Ｃを形成したサンプルの光電流増加率をまとめた。
【００８４】
図１１は、ＩＥＴによる光電流増加率の波長依存性を示す図である。
【００８５】
図１１に示されるように、波長５２０ｎｍの可視光（緑）領域の光では、ＩＥＴ領域１１２Ｃによる電流増加率は１．２倍程度である。また、近赤外の領域である波長８５０ｎｍの光では約１．７倍、波長９５０ｎｍでは約２．４倍の光電流が得られている。これは特に近赤外の領域で感度が大きく向上したことを示している。このように、ＩＥＴ領域１１２Ｃを光電変換領域１１０Ｄに形成することで、Ｓｉ、Ｇｅなどの間接半導体の可視光から特に赤外領域にかけて感度を向上することができる。
【００８６】
そこで、以下では、本技術の実施形態のＰＤにＩＥＴ領域を形成した構成について説明する。
【００８７】
＜４．第２の実施形態＞
図１２は、第２の実施形態の画素２１Ａの構成例を示す断面図である。
【００８８】
なお、図１２に示される画素２１Ａにおいて、図２に示される画素２１と同様の構成については、同一名称および同一符号を付するものとし、その説明は省略する。
【００８９】
画素２１Ａの第２の半導体層３２においては、Ｓｉ層４６中に、ＰＤ１３１が形成される。ＰＤ１３１には、上述したＩＥＴ領域が形成されている。
【００９０】
次に、図１３のフローチャートを参照して、本実施形態の画素形成の流れについて説明する。
【００９１】
なお、図１３の画素形成処理のステップＳ３１乃至Ｓ３５，Ｓ３７乃至Ｓ３９においては、図４の画素形成処理のステップＳ１１乃至Ｓ１８における工程それぞれと同様の工程が行われるので、その説明は省略する。
【００９２】
すなわち、ステップＳ３５において、第２の半導体層３２（Ｓｉ層４６）にＰＤ４７、ＦＤ４８、および転送トランジスタ４９（ＴＧ２）が形成された後、ステップＳ３６において、ＰＤ領域（ＰＤ４８）にＩＥＴ領域が形成される。
【００９３】
具体的には、ＰＤ４８に、ＡｌおよびＮが、例えば、５乃至２００ｋｅＶ，１Ｅ１６乃至１Ｅ１９ｃｍ-3程度でイオン注入されたのち、４００乃至５００℃の温度で２０時間から２００時間程度にわたってアニールが行われる。これにより、ＩＥＴ領域が形成される。
【００９４】
このようにしてＩＥＴ領域が形成された後、ステップＳ３７以降の工程が行われる。
【００９５】
以上の構成および処理によれば、半導体層を厚くすることができるだけでなく、ＩＥＴ領域が形成されたＰＤにおける赤外光の光電変換効率を上げることができ、より一層、近赤外領域の感度を向上させることができる。
【００９６】
＜５．第３の実施形態＞
図１４は、第３の実施形態の画素２１Ｂの構成例を示す断面図である。
【００９７】
なお、図１４に示される画素２１Ｂにおいて、図２に示される画素２１と同様の構成については、同一名称および同一符号を付するものとし、その説明は省略する。
【００９８】
画素２１Ｂの配線層３３においては、メタル配線１４１，１４２が形成される。
【００９９】
メタル配線１４１の一端は、後述する増幅トランジスタ１５２やリセットトランジスタ１５４に接続される。また、第１の半導体層３１のＦＤ４３は、コンタクトビア５１によりメタル配線１４１と電気的に接続される。
【０１００】
メタル配線１４２の一端は、後述する増幅トランジスタ１６２やリセットトランジスタ１６４に接続される。また、第２の半導体層３２のＦＤ４８は、コンタクトビア５２によりメタル配線１４２と電気的に接続される。
【０１０１】
図１５は、画素２１Ｂの構成例を示す回路図である。
【０１０２】
図１５に示される画素２１Ｂは、ＰＤ４２、転送トランジスタ４４（ＴＧ１）、ＰＤ４７、転送トランジスタ４９（ＴＧ２）、増幅トランジスタ１５２、選択トランジスタ１５３、リセットトランジスタ１５４、増幅トランジスタ１６２、選択トランジスタ１６３、およびリセットトランジスタ１６４から構成される。
【０１０３】
転送トランジスタ４４と、増幅トランジスタ１５２との接続点がＦＤ４３を構成する。ＦＤ４３は容量１５１（ＣFD1）を有する。また、転送トランジスタ４９と、増幅トランジスタ１６２との接続点がＦＤ４８を構成する。ＦＤ４８は容量１６１（ＣFD2）を有する。
【０１０４】
すなわち、画素２１Ｂにおいては、下層（第１の半導体層３１）に形成されるＦＤ４３と、上層（第２の半導体層３２）に形成されるＦＤ４８とは、それぞれ別の増幅トランジスタやリセットトランジスタに接続される。
【０１０５】
このような構成により、可視光に対応する信号と、赤外光に対応する信号とが別々に出力されるようにすることができる。
【０１０６】
なお、図１５に示される増幅トランジスタ１５２、選択トランジスタ１５３、リセットトランジスタ１５４、増幅トランジスタ１６２、選択トランジスタ１６３、リセットトランジスタ１６４といった画素トランジスタは、図１４における第１の半導体層３１に形成されてもよいし、第２の半導体層３２に形成されてもよい。
【０１０７】
また、図１４に示される画素２１Ｂにおいて、ＰＤ４７に代えてＰＤ１３１（図１２）が形成されるようにしてもよい。
【０１０８】
＜６．第４の実施形態＞
以上においては、各画素において、下層（第１の半導体層３１）にＰＤ４２が形成され、上層（第２の半導体層３２）にＰＤ４７（ＰＤ１３１）が形成されるものとした。
【０１０９】
すなわち、図１６に示されるように、ＰＤ４７（ＰＤ１３１）は、１つの画素２１毎に形成されるものとした。図１６においては、図示はしないが、ＰＤ４２もまた、画素２１毎に形成されるものとする。言い換えると、１つの画素２１（ＰＤ４２）に対して１つのＰＤ４７が形成される。ここで、ＰＤ４７は、ＰＤ４２の一部に重なるように形成されるようにしてもよいし、ＰＤ４２の全部に重なるように形成されるようにしてもよい。
【０１１０】
これに限らず、第４の実施形態として、図１７に示されるように、ＰＤ４７（ＰＤ１３１）が、例えばベイヤ配列で配置されているＲ，Ｇ，Ｂ，Ｇの４つの画素２１毎に形成されるようにしてもよい。ここで、ＰＤ４７は、４つの画素２１のＰＤ４２の一部に重なるように形成されるようにしてもよいし、４つの画素２１のＰＤ４２の全部に重なるように形成されるようにしてもよい。
【０１１１】
さらに、図１８に示されるように、ＰＤ４７（ＰＤ１３１）が、ベイヤ配列で配置されているＲ，Ｇ，Ｂ，Ｇの４つの画素２１のうちの１つの画素２１に形成されるようにしてもよい。
【０１１２】
なお、図１７および図１８の例では、４つの画素２１（ＰＤ４２）に対して１つのＰＤ４７が形成されるものとしたが、４つ以外の複数の画素２１（ＰＤ４２）に対して１つのＰＤ４７が形成されるようにしてもよい。
【０１１３】
＜７．第５の実施形態＞
図１９は、第５の実施形態の画素２１Ｃの構成例を示す断面図である。
【０１１４】
なお、図１９に示される画素２１Ｃにおいて、図２に示される画素２１と同様の構成については、同一名称および同一符号を付するものとし、その説明は省略する。
【０１１５】
図１９の画素２１Ｃにおいては、配線層３３が、第２の半導体層より上層ではなく、第１の半導体層３１より下層に形成されている。
【０１１６】
このように、配線層３３は、第１の半導体層３１または第２の半導体層３２の、それぞれが互いに対向する側（第１の半導体層３１と第２の半導体層３２との接合面）とは反対側に形成されればよい。
【０１１７】
上述したような固体撮像装置１１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
【０１１８】
＜８．電子機器の構成例＞
図２０は、本技術を適用した電子機器である撮像装置の構成例を示すブロック図である。
【０１１９】
図２０に示すように、撮像装置３０１は、光学系３０２、固体撮像装置３０３、ＤＳＰ（Digital Signal Processor）３０４を備えており、バス３０７を介して、ＤＳＰ３０４、表示装置３０５、操作系３０６、メモリ３０８、記録装置３０９、および電源系３１０が接続されて構成され、静止画像および動画像を撮像可能である。
【０１２０】
光学系３０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を固体撮像装置３０３に導き、固体撮像装置３０３の受光面（センサ部）に結像させる。
【０１２１】
固体撮像装置３０３としては、上述したいずれかの構成例の画素２１を有する固体撮像装置１１が適用される。固体撮像装置３０３には、光学系３０２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、固体撮像装置３０３に蓄積された電子に応じた信号がＤＳＰ３０４に供給される。
【０１２２】
ＤＳＰ３０４は、固体撮像装置３０３からの信号に対して各種の信号処理を施して画像を取得し、その画像のデータを、メモリ３０８に一時的に記憶させる。メモリ３０８に記憶された画像のデータは、記録装置３０９に記録されたり、表示装置３０５に供給されて画像が表示されたりする。また、操作系３０６は、ユーザによる各種の操作を受け付けて撮像装置３０１の各ブロックに操作信号を供給し、電源系３１０は、撮像装置３０１の各ブロックの駆動に必要な電力を供給する。
【０１２３】
このように構成されている撮像装置３０１では、固体撮像装置３０３として、上述したような固体撮像装置１１を適用することにより、赤外光によるセンシングの精度を向上させることが可能となる。
【０１２４】
また、本技術における固体撮像装置の構成は、裏面照射型のCMOSイメージセンサや、表面照射型のCMOSイメージセンサに採用することができる。
【０１２５】
＜９．イメージセンサの使用例＞
次に、本技術を適用したイメージセンサの使用例について説明する。
【０１２６】
図２１は、本技術を適用したイメージセンサの使用例を示す図である。
【０１２７】
上述したイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。
【０１２８】
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
【０１２９】
＜１０．移動体への応用例＞
上述したように、本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【０１３０】
図２２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【０１３１】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
【０１３２】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【０１３３】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【０１３４】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【０１３５】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【０１３６】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【０１３７】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
【０１３８】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１３９】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【０１４０】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【０１４１】
図２３は、撮像部１２０３１の設置位置の例を示す図である。
【０１４２】
図２３では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
【０１４３】
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【０１４４】
なお、図２３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【０１４５】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【０１４６】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１４７】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【０１４８】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【０１４９】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１の固体撮像装置１１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、赤外光によるセンシングの精度を向上させることができ、ひいては、物体検出処理や距離検出処理の精度を向上させることが可能になる。
【０１５０】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１５１】
さらに、本技術は以下のような構成をとることができる。
（１）
第１の光電変換部および第１のフローティングディフュージョンが形成された第１の半導体層と、
第２の光電変換部および第２のフローティングディフュージョンが形成された第２の半導体層と、
前記第１および第２のフローティングディフュージョンと電気的に接続される配線を含む配線層と
を備え、
前記第１の半導体層と前記第２の半導体層とは積層され、
前記配線層は、前記第１または前記第２の半導体層の、それぞれが互いに対向する側とは反対側に形成される
固体撮像装置。
（２）
前記第２の半導体層は、前記第１の半導体層の上に積層され、
前記配線層は、前記第２の半導体層より上層に形成される
（１）に記載の固体撮像装置。
（３）
前記第２の光電変換部には、アイソエレクトロニックトラップが形成される
（１）または（２）に記載の固体撮像装置。
（４）
前記第２の半導体層は、Ｓｉ、Ｇｅ、またはＳｉＧｅで形成される
（３）に記載の固体撮像装置。
（５）
前記第２の半導体層は、III−Ｖ族化合物で形成される
（３）に記載の固体撮像装置。
（６）
前記第１および第２のフローティングディフュージョンは、それぞれ別個に形成された第１および第２のコンタクトビアにより前記配線と電気的に接続される
（１）乃至（５）のいずれかに記載の固体撮像装置。
（７）
前記第１のフローティングディフュージョンは、前記第１のコンタクトビアにより第１の配線と電気的に接続され、
前記第２のフローティングディフュージョンは、前記第２のコンタクトビアにより、前記第１の配線とは別の第２の配線と電気的に接続される
（６）に記載の固体撮像装置。
（８）
前記第１および第２の光電変換部は、１画素毎に形成される
（１）乃至（７）のいずれかに記載の固体撮像装置。
（９）
前記第２の光電変換部は、前記第１の光電変換部の一部または全部に重なるように形成される
（８）に記載の固体撮像装置。
（１０）
前記第１の光電変換部は、１画素毎に形成され、
前記第２の光電変換部は、複数の画素毎に形成される
（１）乃至（７）のいずれかに記載の固体撮像装置。
（１１）
前記第２の光電変換部は、複数の画素の前記第１の光電変換部の一部または全部に重なるように形成される
（１０）に記載の固体撮像装置。
（１２）
前記第２の半導体層は、前記第１の半導体層の上に積層され、
前記配線層は、前記第１の半導体層より下層に形成される
（１）に記載の固体撮像装置。
（１３）
第１の半導体層に、第１の光電変換部および第１のフローティングディフュージョンを形成し、
前記第１の半導体層に第２の半導体層を積層し、
前記第２の半導体層に、第２の光電変換部および第２のフローティングディフュージョンを形成し、
前記第１または前記第２の半導体層の、それぞれが互いに対向する側とは反対側に、前記第１および第２のフローティングディフュージョンと電気的に接続される配線を含む配線層を形成する
ステップを含む固体撮像装置の製造方法。
（１４）
第１の光電変換部および第１のフローティングディフュージョンが形成された第１の半導体層と、
第２の光電変換部および第２のフローティングディフュージョンが形成された第２の半導体層と、
前記第１および第２のフローティングディフュージョンと電気的に接続される配線を含む配線層と
を備え、
前記第１の半導体層と前記第２の半導体層とは積層され、
前記配線層は、前記第１または前記第２の半導体層の、それぞれが互いに対向する側とは反対側に形成される固体撮像装置
を備える電子機器。
【符号の説明】
【０１５２】
１１  固体撮像装置，  ２１，２１Ａ，２１Ｂ，２１Ｃ  画素，  ３１  第１の半導体層，  ３２  第２の半導体層，  ３３  配線層，  ４１  Ｓｉ基板，  ４２  ＰＤ，  ４３  ＦＤ，  ４４  転送トランジスタ，  ４５  層間絶縁膜，  ４６  Ｓｉ層，  ４７  ＰＤ，  ４８  ＦＤ，  ４９  転送トランジスタ，  ５０  層間絶縁膜，  ５１，５２  コンタクトビア，  ５３  メタル配線，  １３１  ＰＤ，  １４１，１４２  メタル配線，  ３０１  電子機器，  ３０３  固体撮像装置
【図１】
2018081946.tif 000003
【図２】
2018081946.tif 000004
【図３】
2018081946.tif 000005
【図４】
2018081946.tif 000006
【図５】
2018081946.tif 000007
【図６】
2018081946.tif 000008
【図７】
2018081946.tif 000009
【図８】
2018081946.tif 000010
【図９】
2018081946.tif 000011
【図１０】
2018081946.tif 000012
【図１１】
2018081946.tif 000013
【図１２】
2018081946.tif 000014
【図１３】
2018081946.tif 000015
【図１４】
2018081946.tif 000016
【図１５】
2018081946.tif 000017
【図１６】
2018081946.tif 000018
【図１７】
2018081946.tif 000019
【図１８】
2018081946.tif 000020
【図１９】
2018081946.tif 000021
【図２０】
2018081946.tif 000022
【図２１】
2018081946.tif 000023
【図２２】
2018081946.tif 000024
【図２３】
2018081946.tif 000025