(57)【要約】      （修正有）【課題】サブＣＰＵ側の処理負担を軽減でき、低コストでディスプレイ用バックライトの輝度調整を行う遊技機を提供する。【解決手段】サブＣＰＵに内蔵するシリアル通信機能における複数段の送信バッファＢｆ１〜１６に、スタートビットＳｔと同一論理の先行ビットと、ストップビットＳｐと同一論理の後続ビットによりＬＥＤバックライトのデューティ比を特定する輝度データを設定する輝度データ設定手段Ｑ１と、設定した輝度データを、シリアルデータとして、順次、シリアル送信ラインＳｒＬを通じてバックライト側に送信するシリアル送信手段Ｑ１を設けた。【選択図】図３
2018029783.tif 000002
【特許請求の範囲】
【請求項１】
遊技の進行に伴う演出制御を実行するマイクロプロセッサを備え、
前記マイクロプロセッサによる演出制御の対象デバイスに、パルス幅変調によるデューティ比の変更により輝度を調整可能としたディスプレイ用バックライトを含む遊技機において、
前記マイクロプロセッサに内蔵するシリアル通信機能における複数段の送信バッファに、スタートビットと同一論理の先行ビットと、ストップビットと同一論理の後続ビットにより前記デューティ比を特定する輝度データを設定する輝度データ設定手段と、
前記送信バッファに設定した輝度データを、前記スタートビットを先頭に前記ストップビットを末尾に位置させたシリアルデータとして、順次、シリアル送信ラインを通じて前記ディスプレイ用バックライト側に送信するシリアル送信手段とを設けたことを特徴とする遊技機。
【請求項２】
前記シリアル送信手段は、前記スタートビットと前記ストップビットの間に前記ストップビットと同一論理のビットデータを最大限セットしたときの上限デューティ比を上回る上限超デューティ比を設定するとき、前記シリアル送信ラインの信号レベルを前記ストップビットと同一論理に固定する仕様にしている請求項１記載の遊技機。
【請求項３】
前記スタートビットと前記ストップビットの間に前記ストップビットと同一論理のビットデータをセットしないときの下限デューティ比を下回る下限超デューティ比を設定するとき、前記シリアル送信手段を非作動とし、前記マイクロプロセッサの汎用ポート制御により前記下限超デューティ比を設定するデータを前記ディスプレイ用バックライト側に送信する仕様にしている請求項１又は２記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回胴式遊技機、その他のスロットマシン、アーケードゲーム機、ぱちんこ遊技機等の遊技機に関する。
【背景技術】
【０００２】
特許文献１に、遊技演出用のＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）の駆動パルスのデューティ比（Ｄｕｔｙ  Ｃｙｃｌｅ＝オン時間／（オン時間＋オフ時間））を変更するパルス幅変調ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御により、そのＬＥＤを複数段階の輝度諧調の中から選択された所定段階の輝度で点灯表示させる技術が開示されている（段落００６０〜００６２、図６，７）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＬＥＤはそれ自体で電飾演出に適する他、動画再生用の液晶表示装置ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）等の輝度調整可能なディスプレイ用バックライトの用途にも適する。しかし、ＬＥＤによるバックライトの輝度調整をＰＷＭ制御により行う場合、オン／オフを繰り返す駆動パルスの周波数を、チラツキ等が極力目立たないようにするため、例えば２００Ｈｚ〜２０ｋＨｚ（周期でいうと、５ｍｓ〜５０μｓ）程度に比較的高く設定する必要がある。このため、５ｍｓ以下等の周期に合わせた間隔でオン／オフを切替えるタイマ割込み処理を新設する必要が生じ、サブＣＰＵ等のマイクロプロセッサ（Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ）側の処理負担が増え、設計も複雑になる。バックライト用に専用のＰＷＭ制御ＩＣを用いることも考えられるが、コスト高を招く。
【０００５】
本発明の課題は、マイクロプロセッサー側の処理負担を軽減でき且つ低コストでディスプレイ用バックライトの輝度調整を可能とした遊技機を提供する点にある。
【課題を解決するための手段】
【０００６】
図面の符号を括弧内に付記して例示する。
遊技の進行に伴う演出制御を実行するマイクロプロセッサ（サブＣＰＵ）を備え、
前記マイクロプロセッサによる演出制御の対象デバイスに、パルス幅変調によるデューティ比の変更により輝度を調整可能としたディスプレイ用バックライト（７１Ｂ，７２Ｂ）を含む遊技機において、
前記マイクロプロセッサに内蔵するシリアル通信機能（Ｓｒ；例えば、調歩同期式シリアルＵＡＲＴ；Ｕｎｉｖｅｒｓａｌ  Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｒｅｃｅｉｖｅｒ  Ｔｒａｎｓｍｉｔｔｅｒ）における複数段（１６段）の送信バッファ（Ｂｆ１〜１６）に、スタートビットと同一論理の先行ビットと、ストップビットと同一論理の後続ビットにより前記デューティ比を特定する輝度データを設定する輝度データ設定手段（Ｑ１）と、
前記送信バッファ（Ｂｆ１〜１６）に設定した輝度データを、前記スタートビットを先頭に前記ストップビットを末尾に位置させたシリアルデータとして、順次、シリアル送信ライン（ＳｒＬ）を通じて前記ディスプレイ用バックライト（７１Ｂ，７２Ｂ）側に送信するシリアル送信手段（Ｑ２）とを設けた。
ここに、先行ビットとは、シリアル通信により後続ビットに先だって送信するビットをいい、後続ビットとは、シリアル通信により先行ビットの後から続いて送信するビットをいう。通常のデータ表記では、上位ビットを左に下位ビットを右に書くが、シリアル通信では、下位ビット側から順次送信するため、通常のデータ表記上の下位ビット側がシリアル通信での先行ビットとなり、同上位ビット側がシリアル通信での後続ビットとなる。
【０００７】
これにより、マイクロプロセッサに内蔵するシリアル通信機能における送信バッファの段数及び送信速度を考慮し、送信バッファが空にならないように輝度データを設定すれば足りることになり、輝度データの設定に比較的短時間のインターバルをもつタイマ割込み処理を新設する必要も専用のＰＷＭ制御ＩＣを用いる必要もなく、マイクロプロセッサで定義済の比較的長いインターバルをもつタイマ割込みを用いて複数段の送信バッファに輝度データを準備でき、ディスプレイ用バックライトに供給し続けることができる。よって、マイクロプロセッサ側の処理負担を軽減でき且つ低コストでディスプレイ用バックライトの輝度調整が可能となる。
【０００８】
例えば、送信バッファの段数１６、送信速度４ｋＨｚ（１ビット転送時間２５０μｓ）、スタートビット１ビット、データビット８ビット、ストップビット１ビットの１０ビットの輝度データの場合、１０ビット×２５０μｓ×１６段＝４０ｍｓで送信バッファは空になるが、４０ｍｓよりも速い契機で送信バッファが空にならないように輝度データを設定すれば足り、例えば定義済の１６．６ｍｓの液晶表示用の垂直同期信号Ｖｓｙｎｃ（Ｖｅｒｔｉｃａｌ  Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ）割込みを利用し、１６．６ｍｓ毎に送信バッファの空段に輝度データを補填すれば足りる。
【０００９】
輝度データは、スタートビットと同一論理の先行ビットと、ストップビットと同一論理の後続ビットによりデューティ比を特定するため、スタートビットとストップビットの間にストップビットと同一論理のビットデータをセットしないとき、ストップビットと同一論理の比率は最小となり（例えば１０％）、スタートビットとストップビットの間にストップビットと同一論理のビットデータを最大限セットしたとき、ストップビットと同一論理の比率は最大となる（例えば９０％）。設定可能な下限デューティ比は０％に及ばず、同上限デューティ比は１００％に及ばないが、スタートビットと同一論理の先行ビットの数と、ストップビットと同一論理の後続ビットの数を変えることにより、下限デューティ比と上限デューティ比の間に、段階的に複数のデューティ比を設定でき、所望の輝度に調整可能となる。
【００１０】
以上のもので、前記シリアル送信手段（Ｑ２）は、前記スタートビットと前記ストップビットの間に前記ストップビットと同一論理のビットデータを最大限セットしたときの上限デューティ比（９０％）を上回る上限超デューティ比（１００％）を設定するとき、前記シリアル送信ライン（ＳｒＬ）の信号レベルを前記ストップビットと同一論理に固定する仕様にしている。
【００１１】
これにより、スタートビットと同一論理の先行ビットとストップビットと同一論理の後続ビットによりデューティ比を特定する輝度データにより設定可能な上限デューティ比を上回る上限超デューティ比を設定でき、ディスプレイ用バックライトの輝度を最大にできる。
【００１２】
また、以上のもので、前記スタートビットと前記ストップビットの間に前記ストップビットと同一論理のビットデータをセットしないときの下限デューティ比（１０％）を下回る下限超デューティ比（０％）を設定するとき、前記シリアル送信手段（Ｑ２）を非作動とし、前記マイクロプロセッサの汎用ポート制御により前記下限超デューティ比（０％）を設定するデータを前記ディスプレイ用バックライト（７１Ｂ，７２Ｂ）側に送信する仕様にしている。
【００１３】
これにより、スタートビットと同一論理の先行ビットとストップビットと同一論理の後続ビットによりデューティ比を特定する輝度データにより設定可能な下限デューティ比を下回る下限超デューティ比を設定でき、ディスプレイ用バックライトの輝度を最小にできる。
【図面の簡単な説明】
【００１４】
【図１】本発明遊技機の斜視図。
【図２】遊技機の制御装置のブロック図。
【図３】輝度データ設定手段とシリアル送信手段の仕様説明図。
【図４】ディスプレイ用バックライトのＰＷＭ制御デューティ比の設定例。
【発明を実施するための形態】
【００１５】
図１に、本発明を適用する回胴式遊技機を示す。回胴式遊技機は、一般にパチスロと呼ばれ、遊技機規則、すなわち平成１６年（２００４年）１月３０日の国家公安委員会規則第１での改正を経た昭和６０年（１９８５年）２月１２日の国家公安委員会規則第４「遊技機の認定及び型式の検定等に関する規則」に適合するスロットマシンである。以下、用語及びその技術内容は現行の遊技機規則に準ずる。
【００１６】
遊技機筐体８Ｂは、ハニカムリアキャビネット８Ｒ及びキャビネット枠８Ｗ、扉状の上下フロントキャビネット８Ｅ，８Ｆを備える。上フロントキャビネット８Ｅには、動画等をフルカラーで表示する上部液晶表示装置７１、サーチライト風のドットマトリクス表示装置７３、各リール帯１０Ｌ，１０Ｃ，１０Ｒの外周に図柄を配した３本のリール１Ｌ，１Ｃ，１Ｒを表示窓８０越しに臨ませるリールパネル８、展開及び収納可能な組ランプｅ１〜３をもつ左上可動ランプＥ１，同組ランプｅ４〜６をもつ右上可動ランプＥ２，同組ランプｅ７〜９をもつ左下可動ランプＥ３，同組ランプｅ１０〜１２をもつ右下可動ランプＥ４、左上ランプＥ５，右上ランプＥ６、リールパネル８を囲む門型ランプＥ７〜Ｅ１１を備える。
【００１７】
下フロントキャビネット８Ｆには、操作部８Ｓ、演出用の下部液晶ボタンＡＢを兼用し上部液晶表示装置７１と協働した動画等を表示させる下部液晶表示装置７２（可動式ビジョンＡＴＶ）、両脇のサイドランプＥ１２，Ｅ１３を備える。９１〜９４はＢＧＭや各種効果音等を出音するスピーカ、８Ｍはメダル払出口、８Ｇはメダル受皿である。筐体８Ｂの内部には、「ド、ド、ド、ドォー」等の重低音の再生により振動を発生させるウーハー９０を内蔵している。
【００１８】
操作部８Ｓには、遊技媒体たるメダルの投入口２ｉ、開始ボタンｂｉ・上下左右の移動ボタンｂ１〜４・終了ボタンｂｏをもつ実機カスタマイズ用の十字キーユニットＢＴ、遊技媒体の電磁的記憶であるクレジットから一遊技に必要なメダルを引き落として掛けメダルに充当するメダル投入処理の実行を指令する投入スイッチたるベットボタン３、クレジットに残る数のメダルをメダル受皿８Ｇに払出す精算処理を指令する精算スイッチたる精算ボタン４、規定数例えば３枚のメダルの投入下、各リール１Ｌ，１Ｃ，１Ｒを回転させるリール始動処理の実行を指令するスタートスイッチたるスタートレバー５、対応するリールを個別に停止させる左・中・右ストップボタン６Ｌ，６Ｃ，６Ｒ、メダル詰り時に押すリジェクトボタン２Ｒ、ドアキー穴８Ｋを備える。
【００１９】
また、現時のクレジット数を表示させるクレジット表示器ＤＬ１、入賞による払出メダル枚数を表示させるペイアウト表示器ＤＬ２、充当掛けメダルが１枚、２枚、３枚になる毎に点灯させる１〜３枚ランプＥＬ１〜３、掛けメダルが受付可能なとき点灯させるベットランプＥＬｂ、スタートレバー５の操作が可能なとき点灯させるスタートランプＥＬｓ、再遊技作動図柄の組合せが表示されて再遊技が作動した時に点灯させるリプレイランプＥＬｒを含む遊技基本ランプ類３０を備える。
【００２０】
図２に示すように、遊技機筐体８Ｂの内部に組込む制御装置ＣＮは、遊技を進行させる主遊技制御を実行する所謂メイン側の主基板に対応する主制御装置ＭＣと、この主制御装置ＭＣから一方向性通信仕様に従って送信する情報を受信し、遊技の進行に伴う演出制御を実行する所謂サブ側の周辺基板に対応する周辺制御装置ＳＣとを含む。一方向性通信仕様とは、主基板に関して遊技機規則で規定する「周辺基板が送信する信号を受信することができるものでないこと」を満たす通信仕様をいう。
【００２１】
主制御装置ＭＣは、ＲＯＭ及びＲＷＭを内蔵したメインＣＰＵを備える。入力ポートＩ１には、各リールのインデックスセンサ１１Ｌ，１１Ｃ，１１Ｒ（ＩＤｓ）、各ストップボタン６Ｌ，６Ｃ，６Ｒ、ベットボタン３、精算ボタン４、スタートレバー５、投入口２ｉ下流のメダルセレクター２に設ける投入センサーＳＥＮ０及び通過センサーＳＥＮ１，２、メダルセレクター２からメダルを引き継ぐＲシュートに設けるセンサーＳＥＮ３、メダル払出装置ＨＰの出口に設ける払出センサーＳＥＮ４の各信号を入力している。
【００２２】
出力ポートＯ１から、ＬＥＤドライバＤｒ０を介して各ストップボタンに内蔵する停止表示器であって停止不可表示時に点灯させる赤ＬＥＤ６１Ｒ，６２Ｒ，６３Ｒ及び停止可能表示時に点灯させる青ＬＥＤ６１Ｂ，６２Ｂ，６３Ｂを、モータドライバＤｒ１を介して各リールに駆動軸ＳＨを直結させるステッピングモータ１２Ｌ，１２Ｃ，１２Ｒ（ＳＭ）を、ＬＥＤドライバＤｒ２を介して遊技基本ランプ類３０を、ソレノイドドライバＤｒ３を介してメダルセレクター２からメダルを離脱させるブロッカー爪部２８を突出させるブロッカーソレノイド２８ｓを、モータドライバＤｒ４を介してメダル払出装置ＨＰのメダル払出モータＨＰｍを各制御している。
【００２３】
メインＣＰＵのＲＯＭ上には、規定数のメダルを投入するメダル投入手段Ｔ、スタートレバー５の操作を契機に抽出する乱数値が、乱数範囲内において役に対応づけて区分した何れの当せんエリアに属するかに応じて、入賞、再遊技、役物（役物連続作動装置を含む）に係る何れかの当せん役又は不当せんを決定する内部抽せん手段Ｋ、スタートレバー５の操作後で且つ前遊技の開始から４．１秒経過後に全リールを正転側に加速して定常回転に到達させる回胴回転装置制御手段Ｖ１と各リールを対応するストップボタンの操作により個別に停止させる回転停止装置制御手段Ｖ２とを含むリール制御手段Ｖを設けている。
【００２４】
また、遊技結果が入賞なら所定配当数のメダルを払出すメダル払出手段Ｍ、遊技結果が再遊技の作動なら掛けメダルを自動投入するメダル自動投入手段Ｎ、遊技結果が再遊技の確率を変動させるリプレイタイムＲＴへの移行や役物作動中への移行等を伴うのなら遊技状態を移行させる遊技状態移行手段Ｊ、所定のフリーズ抽せんにより当せん役別に定めた所定確率により各リールを逆回転等させる所定の回胴演出の当否を決定するフリーズ抽せん手段Ｗ、その当せんに係る回胴演出を実行させる回胴演出実行手段Ｇを設けている。
【００２５】
さらに、アシストタイムＡＴの作動を内部当せん役等と関連付けた所定作動条件下で決定するＡＴ作動決定手段Ｈ１、アシストタイムＡＴの作動を延長させることとなる継続ゲーム数等の上乗せを内部当せん役等と関連付けた所定上乗せ条件下で決定するＡＴ上乗せ決定手段Ｈ２、アシストタイムＡＴの作動決定から作動終了までを管理するＡＴ継続管理手段Ｈ３、押し順小役についての正解押し順等のＡＴ指示情報を主制御装置ＭＣで管理するペイアウト表示器ＤＬ２の表示機能を借りて構築するメインモニタＭＡに出力させると共に周辺制御装置ＳＣで管理する上部液晶表示装置７１に出力させるＡＴ指示情報出力手段Ｈ４を設けている。
【００２６】
周辺制御装置ＳＣは、ＲＯＭ及びＲＷＭをもつサブＣＰＵを備える。サブＣＰＵは、汎用ポート制御機能Ｐｏ、調歩同期式シリアルＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ  Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｒｅｃｅｉｖｅｒ  Ｔｒａｎｓｍｉｔｔｅｒ）及びクロック同期式シリアルによるシリアル通信機能Ｓｒ、Ｉ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）コントロール機能Ｉｉ等の、入出力ポートＩ２／Ｏ２を介した通信制御機能と共に、演出制御の対象デバイス毎の専用制御機能を統合した統合チップＳＯＣ（Ｓｙｓｔｅｍ  Ｏｎ  ａ  Ｃｈｉｐ）から成るマイクロプロセッサである。
【００２７】
専用制御機能として、上下の液晶表示装置７１，７２に動画等を表示させる液晶表示機能Ｓｙ１、スピーカ９１〜９４及び／又はウーハー９０から効果音等を出力させる音声出力機能Ｓｙ２、各種ランプＥ１〜Ｅ１３及び表示窓８０に臨む９つの図柄をリール帯の背面から照明するリールバックランプＢＬ１〜９を点灯等させる電飾制御機能Ｓｙ３、可動ランプＥ１〜Ｅ４の展開及び収納用のモータｍ１〜ｍ４を駆動させるモータ制御機能Ｓｙ４等の各種機能を内蔵する。ＲＴＣは、二次電池Ｂｔでバックアップするリアルタイムクロックであり、遊技待機中、同一機種間で、下部液晶表示装置７２から上部液晶表示装置７１に一斉に蝶が舞い上がる統一演出等が行えるようにしている。
【００２８】
入力ポートＩ２には、主制御装置ＭＣからの送信情報、十字キーユニットＢＴ、下部液晶ボタンＡＢの信号を入力している。主制御装置ＭＣからの送信情報には、メイン側初期化完了情報、ベットボタン３の操作情報を含むメダル投入情報、スタートレバー５の操作情報を含むリール始動情報、内部抽せんによる当せんフラグ情報、ストップボタン６Ｌ，６Ｃ，６Ｒの操作情報、遊技結果情報、遊技状態情報、フリーズ及び回胴演出情報、ＡＴ作動情報、ＡＴ指示情報、ＡＴ上乗せ情報、ＡＴ終了情報、エラー情報等、主制御装置ＭＣで検出し又は決定若しくは実行する各種制御情報が含まれる。
【００２９】
サブＣＰＵによる演出制御の対象デバイスには、上下の液晶表示装置７１，７２の背後に配置する面光源ユニットであって、パルス幅変調ＰＷＭによるデューティ比の変更により輝度を調整可能としたＬＥＤバックライトによるディスプレイ用バックライト７１Ｂ，７２Ｂを含む。各液晶表示装置７１，７２は、各ＬＣＤドライバＤｒ５，６を介して制御し、各バックライト７１Ｂ，７２Ｂは、各ＬＥＤドライバＤｒ７，８を介して制御している。
【００３０】
ドットマトリクス表示装置９３は専用のＬＥＤドライバＤｒ９を介して制御している。各種ランプＥ１〜１３及びリールバックランプＢＬ１〜９は、Ｉ２Ｃ仕様のＬＥＤドライバＤｒ１０〜１４を介して制御している。スピーカ９１〜９４及びウーハー９０は、デジタル／アナログ変換機能付きアンプＤｒ１５，１６を介して制御している。下部液晶ボタンＡＢをロックしてその押圧を禁止する下部液晶ボタンロッカーＡＲは、ソレノイドドライバＤｒ１７を介して制御している。
【００３１】
サブＣＰＵのＲＯＭ上には、シリアル通信機能Ｓｒにおける調歩同期式シリアルＵＡＲＴの通信プロトコルを利用し、ＬＥＤドライバＤｒ７，８から各バックライト７１Ｂ，７２Ｂに出力する駆動パルスのデューティ比＝オン時間／（オン時間＋オフ時間）を特定する輝度データを設定する輝度データ設定手段Ｑ１と、その輝度データを調歩同期式シリアルＵＡＲＴのスタートビットを先頭に同ストップビットを末尾に位置させたシリアルデータとして、順次、ＬＥＤドライバＤｒ７，８に送信するシリアル送信手段Ｑ２を設けている。
【００３２】
また、サブＣＰＵのＲＯＭ上には、主制御装置ＭＣから受信する主遊技制御の情報、及び／又は、周辺制御装置ＳＣの現在の演出制御の情報に基づいて、サブ側の演出状態を管理する演出状態管理手段Ｚを設けている。この演出状態管理手段Ｚは、主遊技制御の情報及び／又は演出制御の情報に基づいて、演出対象とする複数のデバイスで協働した演出、或は、特定のデバイスによる単独の演出を実行させる演出メッセージを決定する演出メッセージ決定手段Ｙを含む。
【００３３】
演出状態管理手段Ｚの統括下、演出メッセージ決定手段Ｙでの決定等に基づいて作動する次の各手段を設けている。すなわち、上部液晶表示装置７１にＡＴ指示情報出力手段Ｈ４から出力するＡＴ指示情報に従ったナビ例えば正解押し順が「左中右」ならストップボタン位置に対応させて「１２３」等を表示させる表示ナビ手段Ｘ１、この表示ナビに連動してスピーカ９１〜９４から操作すべきストップボタンが左か中か右かを音声で知らせる音声ナビ手段Ｘ２を設けている。
【００３４】
また、遊技状態、回胴演出、ＡＴ期間等に応じて液晶表示装置７１，７２及びドットマトリクス表示装置７３に映し出す動画等を変更表示させる画像演出手段Ｘ３、これに連動して各種ランプＥ１〜１３の点灯及び発光色を制御するランプ演出手段Ｘ４、スピーカ９１〜９４から効果音やＢＧＭを出音させる音声演出手段Ｘ５、モータｍ１〜４により可動ランプＥ１〜Ｅ４の展開及び収納を制御するメカ演出手段Ｘ６、下部液晶ボタンＡＢの押圧タイミング等に合わせてウーハー９０を作動させる振動演出手段Ｘ７等を設けている。
【００３５】
図３に、輝度データ設定手段Ｑ１及びシリアル送信手段Ｑ２の詳細仕様を示す。輝度データ設定手段Ｑ１は、液晶表示用に定義済の１６．６ｍｓのインターバルをもつ垂直同期信号Ｖｓｙｎｃ（Ｖｅｒｔｉｃａｌ  Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ）割込みにより、１６．６ｍｓ毎に、調歩同期式シリアルＵＡＲＴによるシリアル通信機能Ｓｒにおける１６段の先入れ先出し方式（ＦＩＦＯ；Ｆｉｒｓｔ  Ｉｎ  Ｆｉｒｓｔ  Ｏｕｔ）の送信バッファＢｆ１〜１６の空段に、論理０（ＯＦＦ、Ｌレベル）のスタートビットＳｔと同一論理の先行ビットと、論理１（ＯＮ、Ｈレベル）のストップビットＳｐと同一論理の後続ビットにより、各バックライト７１Ｂ，７２Ｂに出力する駆動パルスのデューティ比を特定する輝度データを設定する。
【００３６】
スタートビットＳｔとストップビットＳｐの間には、次の１］〜９］何れかの所望のデューティ比を特定する８ビットデータ（Ｄ７，Ｄ６，Ｄ５，Ｄ４，Ｄ３，Ｄ２，Ｄ１，Ｄ０）を挿入する。シリアル送信手段Ｑ２から送信するシリアルデータは、先頭から、スタートビットＳｔ，下位ビットＤ０，Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，上位ビットＤ７，ストップビットＳｐの順となる。よって、１］〜９］の各８ビットデータにおける論理０がスタートビットＳｔと同一論理の先行ビットとなり、論理１がストップビットＳｐと同一論理の後続ビットとなる。
【００３７】
１］デューティ比１０％（ＤＵＴＹ１０％）；００００００００Ｂ＝０ｘ００
２］デューティ比２０％（ＤＵＴＹ２０％）；１０００００００Ｂ＝０ｘ８０
３］デューティ比３０％（ＤＵＴＹ３０％）；１１００００００Ｂ＝０ｘＣ０
４］デューティ比４０％（ＤＵＴＹ４０％）；１１１０００００Ｂ＝０ｘＥ０
５］デューティ比５０％（ＤＵＴＹ５０％）；１１１１００００Ｂ＝０ｘＦ０
６］デューティ比６０％（ＤＵＴＹ６０％）；１１１１１０００Ｂ＝０ｘＦ８
７］デューティ比７０％（ＤＵＴＹ７０％）；１１１１１１００Ｂ＝０ｘＦＣ
８］デューティ比８０％（ＤＵＴＹ８０％）；１１１１１１１０Ｂ＝０ｘＦＥ
９］デューティ比９０％（ＤＵＴＹ９０％）；１１１１１１１１Ｂ＝０ｘＦＦ
【００３８】
シリアル送信手段Ｑ２は、出力ポートＯ２の一部を構成するシリアルポートＳｒＰに、送信バッファＢｆ１〜Ｂｆ１５からＦＩＦＯに従い、スタートビット及びストップビットを含めた１サイクル１０ビットの輝度データを自動装填し、ＬＥＤドライバＤｒ７，８に通じるシリアル送信ラインＳｒＬに、スタートビットＳｔ，データビットＤ０，Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７，ストップビットＳｐの１サイクル１０ビットの輝度データを、順次送信する。ＬＥＤドライバＤｒ７，８は、一方側入力を電源電圧ｖｃｃに接続してＨレベル固定としたアンドゲートドライバａｇの他方側入力にシリアル送信ラインＳｒＬを接続しており、シリアル送信ラインＳｒＬのオン／オフによるデューティ比に応じたパルス幅で各バックライト７１Ｂ，７２ＢのＬＥＤを駆動する。
【００３９】
なお、シリアル送信ラインＳｒＬの送信データにパリティビットは設けない仕様にしている。また、各送信バッファＢｆ１〜１６は、スタートビット１ビット、データビット８ビット、ストップビット１ビットの１０ビット構成としたが、各送信バッファＢｆ１〜１６自体は８ビット構成とし、シリアル送信手段Ｑ２から送信するとき、先頭にスタートビットＳｔを、末尾にストップビットＳｐをセットする仕様にしてもよい。
【００４０】
図４に示すように、
１］ＤＵＴＹ１０％に対応させてデータ「０ｘ００」をセットしたとき、すなわち、スタートビットＳｔとストップビットＳｐの間にストップビットと同一論理１のビットデータをセットしないとき、スタートビットＳｔと同じ論理０が９ビット分の９０％、ストップビットＳｐと同じ論理１がストップビット１ビット分の１０％となり、デューティ比は１０％となる。よって、液晶表示装置７１，７２は、デューティ比１０％のバックライト７１Ｂ，７２Ｂに対応した低い輝度となり、画面が暗くなる。
【００４１】
２］ＤＵＴＹ２０％に対応させてデータ「０ｘ８０」をセットしたとき、スタートビットＳｔと同じ論理０が８ビット分の８０％、ストップビットＳｐと同じ論理１が２ビット分の２０％となり、デューティ比は２０％となる。
３］ＤＵＴＹ３０％に対応させてデータ「０ｘＣ０」をセットしたとき、スタートビットＳｔと同じ論理０が７ビット分の７０％、ストップビットＳｐと同じ論理１が３ビット分の３０％となり、デューティ比は３０％となる。
４］ＤＵＴＹ４０％に対応させてデータ「０ｘＥ０」をセットしたとき、スタートビットＳｔと同じ論理０が６ビット分の６０％、ストップビットＳｐと同じ論理１が４ビット分の４０％となり、デューティ比は４０％となる。
５］ＤＵＴＹ５０％に対応させてデータ「０ｘＦ０」をセットしたとき、スタートビットＳｔと同じ論理０が５ビット分の５０％、ストップビットＳｐと同じ論理１が５ビット分の５０％となり、デューティ比は５０％となる。
６］ＤＵＴＹ６０％に対応させてデータ「０ｘＦ８」をセットしたとき、スタートビットＳｔと同じ論理０が４ビット分の４０％、ストップビットＳｐと同じ論理１が６ビット分の６０％となり、デューティ比は６０％となる。
７］ＤＵＴＹ７０％に対応させてデータ「０ｘＦＣ」をセットしたとき、スタートビットＳｔと同じ論理０が３ビット分の３０％、ストップビットＳｐと同じ論理１が７ビット分の７０％となり、デューティ比は７０％となる。
８］ＤＵＴＹ８０％に対応させてデータ「０ｘＦＥ」をセットしたとき、スタートビットＳｔと同じ論理０が２ビット分の２０％、ストップビットＳｐと同じ論理１が８ビット分の８０％となり、デューティ比は８０％となる。
【００４２】
９］ＤＵＴＹ９０％に対応させてデータ「０ｘＦＦ」をセットしたとき、すなわち、スタートビットＳｔとストップビットＳｐの間にストップビットと同一論理１のビットデータを最大限セットしたとき、スタートビットＳｔと同じ論理０がスタートビット１ビット分の１０％、ストップビットＳｐと同じ論理１が９ビット分の９０％となり、デューティ比は９０％となる。よって、液晶表示装置７１，７２は、デューティ比９０％のバックライト７１Ｂ，７２Ｂに対応した高い輝度となり、画面が明るくなる。
【００４３】
以上、輝度データにより設定可能な下限デューティ比は１０％で０％に及ばず、同上限デューティ比は９０％で１００％に及ばないが、スタートビットと同一論理の先行ビットの数と、ストップビットと同一論理の後続ビットの数の比率により、下限デューティ比１０％と上限デューティ比９０％の間に、２０％，３０％，４０％，５０％，６０％，７０％，８０％のデューティ比を設定でき、液晶表示装置７１，７２の輝度を広範囲に変更できる。
【００４４】
また、スタートビットＳｔとストップビットＳｐの間にストップビットと同一論理のビットデータを最大限セットしたときの上限デューティ比９０％を上回る上限超デューティ比１００％を設定するとき、シリアル送信手段Ｑ２は、ＵＡＲＴの通信プロトコルにおいて送信待機時はオン固定にする仕様を利用し、１６段の送信バッファＢｆ１〜１６を空にすると共にデータ送信を行わないことにより、シリアル送信ラインＳｒＬの信号レベルをストップビットと同一論理１すなわちオン（ＯＮ）に固定する仕様にしている。これにより、輝度データにより設定可能な上限デューティ比９０％を上回る上限超デューティ比１００％を設定でき、ディスプレイ用バックライトの輝度を最大にできる。
【００４５】
さらに、スタートビットＳｔとストップビットＳｐの間にストップビットと同一論理のビットデータをセットしないときの下限デューティ比１０％を下回る下限超デューティ比０％を設定するとき、１６段の送信バッファＢｆ１〜１６をシリアルポートＳｒＰにセットして送信するシリアル送信手段Ｑ２を非作動とし、サブＣＰＵの汎用ポート制御機能Ｐｏに変更してシリアルポートＳｒＰを下限超デューティ比０％を設定する論理０のオフ（ＯＦＦ）固定とし、このオフ固定のデータをＬＥＤドライバＤｒ７，８に送信する仕様にしている。これにより、輝度データにより設定可能な下限デューティ比１０％を下回る下限超デューティ比０％を設定でき、ディスプレイ用バックライトの輝度を最小にできる。
【００４６】
以上の実施形態において、上限デューティ比９０％又は上限超デューティ比１００％は、遊技者が遊技をする通常遊技時の輝度に対応させており、下限デューティ比１０％又は下限超デューティ比０％は、フリーズ抽せん手段Ｗにより当せん確率の低いプレミアム当せん時に上下の液晶表示装置７１，７２を暗画面とするときに対応させており、中間のデューティ比２０％〜８０％は、プレミア当せんかもしれないと期待させるときや遊技中断が所定時間以上継続したときの省エネモードに対応させている。また、十字キーユニットＢＴにより遊技者が光量を意図的に調節したとき、通常遊技時の輝度を９０％以下の所望値に設定できるようにしている。以上の実施形態では、回胴式遊技機に本発明を適用したが、ぱちんこ遊技機等の他の遊技機に本発明を適用してもよい。
【符号の説明】
【００４７】
１Ｌ，１Ｃ，１Ｒ；リール
２ｉ；メダル投入口、２；メダルセレクター
３；ベットボタン、４；精算ボタン、５；スタートレバー
６Ｌ，６Ｃ，６Ｒ；ストップボタン
７１；上部液晶表示装置、７２；下部液晶表示装置
７１Ｂ，７２Ｂ；ディスプレイ用バックライト
Ｄｒ７，Ｄｒ８；ＬＥＤドライバ
７３；ドットマトリクス表示装置
ＣＮ；制御装置、ＭＣ；主制御装置、ＳＣ；周辺制御装置
Ｑ１；輝度データ設定手段、Ｑ２；シリアル送信手段
Ｓｒ；シリアル通信機能、Ｂｆ１〜１６；送信バッファ
ＳｒＰ；シリアルポート、ＳｒＬ；シリアル送信ライン
【図１】
2018029783.tif 000003
【図２】
2018029783.tif 000004
【図３】
2018029783.tif 000005
【図４】
2018029783.tif 000006