(57)【要約】【課題】柱状電極同士の接合において、柱状電極の頂面で熔融したはんだの染みだしを防止する。【解決手段】半導体素子１の電極２１が柱状に形成され、柱状電極同士の頂面を半田で接合する半導体装置の電極であり、電極２１は、一端が半導体素子１に接続する導体柱１０と、導体柱の他端側に設けられるはんだ５と、導体柱の少なくともはんだを含む側面を被覆し、はんだに対して化学反応しない材料からなる側壁部６と、を備え、冷間状態で側壁部の内側に充填されたはんだは、接合時の加熱で側壁部を超えて突出するようになっている。【選択図】図６
2018081968.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子及び電極を備える半導体装置であって、
前記電極は、
一端が前記半導体素子に接続する導体柱と、
前記導体柱の他端側に設けられるはんだと、
前記導体柱の少なくとも前記はんだを含む側面を被覆し、前記はんだに対して化学反応しない材料から形成される側壁部と、を備える、半導体装置。
【請求項２】
前記側壁部の材料は、無機材料である、請求項１に記載の半導体装置。
【請求項３】
前記導体柱の他端側にある前記はんだの頂部は、冷間状態で前記導体柱の他端側にある前記側壁部の頂部まで達している、請求項１又は２に記載の半導体装置。
【請求項４】
加熱時において熔融し表面張力により変形した前記はんだの頂部の高さは、前記半導体素子から前記側壁部の頂部までの高さを超える高さである、請求項３に記載の半導体装置。
【請求項５】
請求項１から４の何れか一項に記載の半導体装置である、第１半導体装置と第２半導体装置とを備え、
前記第１半導体装置の電極のはんだと、前記第２半導体装置の電極のはんだとが互いに対向するよう配置され、前記第１半導体装置の電極のはんだと、前記第２半導体装置の電極のはんだとが接続される、電子機器。
【請求項６】
前記第１半導体装置の電極の側壁部の頂部と、前記第２半導体装置の電極の側壁部の頂部とが接合している、請求項５に記載の電子機器。
【請求項７】
前記第１半導体装置の電極の側壁部と、前記第２半導体装置の電極の側壁部は、それぞれの半導体素子からの高さの大きさが異なる、請求項５又は６に記載の電子機器。
【請求項８】
半導体素子と電極とを備える半導体装置の製造方法であって、
前記半導体素子の電極パッドが形成された面にレジストを塗布することと、
前記レジストを感光させた後、前記電極パッド上のレジストを除去して、前記電極パッドまで貫通する開口部を形成することと、
前記レジストの表面、前記開口部の側面、及び前記電極パッド上に、はんだに対して化学反応しない側壁部の材料を用いて製膜することと、
エッチングにより、前記電極パッド及び前記レジストの表面に成膜された前記側壁部の材料を除去し、前記開口部の側面に側壁部を形成することと、
電解めっき法により、前記側壁部の内部に、一端が前記電極パッドに接続し、他端側にはんだが設けられた導体柱を形成することと、
前記レジストを除去することと、
を含む、半導体装置の製造方法。
【請求項９】
前記導体柱を形成する前に、前記レジストの表面及び前記電極パッド上にチタン膜を形成し、エッチングにより前記レジストの表面にあるチタン膜を除去することを、さらに含む、請求項８に記載の半導体装置の製造方法。
【請求項１０】
請求項８又は９に記載の半導体装置の製造方法により製造された第１半導体装置及び第２半導体装置を備える電子機器の製造方法であって、
前記第１半導体装置の電極のはんだと、前記第２半導体装置の電極のはんだとが互いに対向するように配置することと、
前記第１半導体装置の電極のはんだと、前記第２半導体装置の電極のはんだとを接合することと、
を含む、電子機器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は半導体素子と電極を備えた半導体装置、及び、半導体装置を有する電子機器に関する。また、半導体装置及び電子機器の製造方法に関する。
【背景技術】
【０００２】
近年の半導体素子の高集積化及び高速化、並びに半導体素子の回路基板上への高密度実装化に伴い、半導体素子の大型化及び薄片化が進んでいる。そして、半導体素子同士を接合する方法として、薄片化した半導体素子を、微細な接続端子を多数形成して接合するフリップチップ接合が用いられるようになった。そのフリップチップ実装の一つとしてシリコン貫通電極（Ｔｈｒｏｕｇｈ  Ｓｉ  Ｖｉａ：ＴＳＶ）を用いた微細電極の接合がある。また、特許文献１は、フリップチップ実装の一形態として、導体柱を介して上下の半導体素子を接続することを記載している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−９１０８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
銅ピラー等の導体柱を用いた電極では、導体柱の頂部にあるはんだを用いて接合する。しかしながら、接合時において、熔融したはんだが外部に流れ出し、はんだが導体柱同士の接合とは関係のない材料と合金形成して接合部の信頼性が悪化する可能性がある。また、隣り合う電極の距離が非常に近い場合、熔融したはんだが隣の電極に接触して導通し、接合不良が発生する場合があった。
【０００５】
１つの側面では、半導体素子と導体柱同士の接合において熔融したはんだの流れ出しを防止する電極とを備える半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
１つの形態によれば、半導体素子及び電極を備える半導体装置であって、電極は、一端が半導体素子に接続する導体柱と、導体柱の他端側に設けられるはんだと、導体柱の少なくともはんだを含む側面を被覆し、はんだに対して化学反応しない材料から形成される側壁部と、を備える半導体装置が提供される。
【０００７】
他の形態によれば、半導体素子と電極とを備える半導体装置の製造方法であって、半導体素子の電極パッドが形成された面にレジストを塗布することと、レジストを感光させた後、電極パッド上のレジストを除去して、電極パッドまで貫通する開口部を形成することと、レジストの表面、開口部の側面、及び電極パッド上に、はんだに対して化学反応しない側壁部の材料を用いて製膜することと、エッチングにより、電極パッド及びレジストの表面に成膜された側壁部の材料を除去し、開口部の側面に側壁部を形成することと、電解めっき法により、側壁の内部に、一端が電極パッドに接続し他端側にはんだが設けられた導体柱を形成することと、レジストを除去することと、を含む、半導体装置の製造方法が提供される。
【発明の効果】
【０００８】
導体柱同士の接合において熔融したはんだの流れ出しを防止することができる。
【図面の簡単な説明】
【０００９】
【図１】開示の半導体装置を用いた電子機器を示す断面図である。
【図２】比較技術である半導体装置を示す断面図である。
【図３】比較技術である二つの半導体装置を、それらの電極を互いに対向させて接合した状態を示す断面図である。
【図４】（ａ）は開示の半導体装置の電極を示す平面図であり、（ｂ）は図４（ａ）のＢ−Ｂ線に沿った断面図であり、冷間状体の電極を示す図である。
【図５】開示の半導体装置を示す断面図であり、加熱した状態の電極を示す図である。
【図６】二つの半導体装置を、それらの電極を互いに対向させて接合した状態を示す断面図である。
【図７】（ａ）〜（ｃ）は半導体装置の電極の製造方法を示す図である。
【図８】（ａ）〜（ｄ）は半導体装置の電極の製造方法を示す図である。
【図９】（ａ）及び（ｂ）は電子機器の製造方法を示す図である。
【図１０】電子機器の製造方法を示す図である。
【発明を実施するための形態】
【００１０】
以下、添付図面を用いて本出願の実施の形態を、具体的な実施例に基づいて詳細に説明する。
【００１１】
図１は、本出願の実施形態の電極２１を用いて接合した半導体素子１を有する半導体装置５１と、半導体素子１ａを有する半導体装置５１ａとを備える電子機器１００を示す断面図である。本実施形態の電極２１は、下側に位置する半導体装置５１と、上側に位置する半導体装置５１ａとを電気的に接合するよう設けられた多数の電極である。そして、下側に位置する半導体装置５１に設けられた電極２１は、例えばシリコン貫通電極（ＴＳＶ）として形成され、半導体装置５１の下面に位置する電極１４と接続する。さらに、電極１４は、はんだボール１５を介して基板８の電極１６に接続される。
【００１２】
ここで、比較技術である半導体装置５０の電極２０について、図２及び３を用いて説明する。比較技術である半導体装置５０の電極２０は、図２に示すように、一端が半導体素子１の電極パッド２に接続される導体柱１０であって、電極パッド２上に突設された導体柱１０を備える。導体柱１０は、その一端側に設けられ電極パッド２と直接接続する銅電極３と、導体柱１０の他端側に設けられた、他の電極と接続するためのはんだ５とを備える。また、導体柱１０は、銅電極３の酸化を防止するために、銅電極３とはんだ５との間にニッケル電極４を備える。なお、ニッケル電極４は省略される場合がある。
【００１３】
図３に示すように、電極２０及び半導体素子１を有する半導体装置５０は、同様の構造を有する電極２０ａ及び半導体素子１ａを有する半導体装置５０ａと接合される。半導体装置５０及び５０ａを接合する際、図３に示すように電極２０、２０ａのそれぞれのはんだ５が互いに対向するように、半導体素子１及び１ａが配置される。そして、はんだ５を熔融することにより、電極２０と電極２０ａとが接合される。
【００１４】
ところで、図２に示す比較技術である半導体装置５０の電極２０では、その製造工程においてシード層をウェットエッチングするとき、銅電極３もエッチングされてしまう。そのため、図２の点線で示すエッチングされた銅電極３ａの部分の直径Ｒ１は、設計値の直径Ｒ２より細くなる。直径Ｒ１は約１０から３０マイクロメートルと非常に小さいため、変動幅が微小であっても電流密度が上昇する場合がある。
【００１５】
また、図３に示すように電極２０と電極２０ａとを接合する際、はんだ５は、熔融して、はんだ５自身の表面張力により半球状となる。そして、その形状を維持できなくなったはんだ５は接合部の外部に流れ出し（染み出しとも呼ぶ）、銅電極３又はニッケル電極４は流れ出したはんだ５と反応して、ＣｕＳｎ合金３０又はＮｉＳｎ合金４０に変化する可能性がある。特に、銅電極３が全てＣｕ６Ｓｎ５合金になると抵抗値が上昇して、接続不良となる場合がある。
【００１６】
図４〜６を用いて本願の実施形態である半導体素子１及びそれに接続する電極２１を備える半導体装置５１について説明する。図４（ｂ）に示すように半導体装置５１の電極２１は、半導体素子１の電極パッド２上に突設され、一端が電極パッド２と接続する導体柱１０を備える。導体柱１０は、他端側に他の電極と接続するためのはんだ５が設けられる。そして、導体柱１０は、図４（ｂ）に示すように電極パッド２と接続する銅電極３と、銅電極３の頂部とはんだ５との間にニッケル電極４とを有する。そして、電極２１は、導体柱１０の側面全体を被覆する側壁部６を備える。側壁部６は、はんだ５に対して化学反応しない材料から形成される。側壁部６は、はんだ５と化学反応しない無機材料から形成されてもよい。また、導体柱１０の他端側にあるはんだ５の頂部５ａは、冷間状態で、側壁部６の先端部６ａまで達している。
【００１７】
電極２１を他の半導体装置（例えば図１に示す半導体装置５１ａ）の電極２１と接合する際、図５に示すように、はんだ５は、加熱され熔融して、はんだ５自身の表面張力により半球状に変化する。図２及び３に示す比較技術の電極２０と異なり、本実施形態の半導体装置５１の電極２１は、はんだ５に反応しない側壁部６を側面全体に備えるため、熔融したはんだ５が外部に流れ出すことはない。また、はんだ５が、ニッケル電極４上に留まるため、はんだ５はそれ自身の表面張力により盛り上がる。そして、はんだ５の頂部５ａの半導体素子１からの高さＨ２は、側壁部６の半導体素子１からの高さＨ１より高くなる。そのため、図６に示すように、電極２１と電極２１ａとが接合する際、電極２１のはんだ５は、接合先の電極２１ａのはんだ５と接合することできる。なお、図４（ｂ）に示す電極２１では側壁部６は導体柱１０の側面全体を被覆しているが、側壁部６は、はんだ５が流れ出さないよう、少なくともはんだ５を含む範囲を被覆するように形成されてもかまわない。
【００１８】
側壁部６の材料として、例えば、二酸化ケイ素（ＳｉＯ２）が用いられる。また、材料として、窒化シリコン（ＳｉＮ）、炭化珪素（ＳｉＣ）、酸化アルミナ、又は、ダイアモンドライクカーボン（Ｄｉａｍｏｎｄ  Ｌｉｋｅ  Ｃａｒｂｏｎ：ＤＬＣ）が用いられてもよい。
【００１９】
なお、ニッケル電極４は、銅電極３の酸化防止目的で形成される。そのため、電極２１はニッケル電極４を設けず、銅電極３の上面に、はんだ５が形成されてもよい。
【００２０】
図２及び３に示す比較技術の電極２０では、はんだ５が熔融するため、接合時に上方からかかる力により、はんだ５同士が接触した高さにばらつきが生じる。そのため半導体素子の接合間距離Ｌ０にばらつきが生じる場合がある。しかしながら、本実施形態の電極２１を用いれば、図６に示すように、対向する電極２１及び電極２１ａの側壁部６の先端同士が当接するため、半導体素子１及び１ａの接合間距離Ｌ１が一定に保たれる。
【００２１】
図６に示す半導体装置５１の電極２１の側壁部６半導体素子１から高さＨ１と、半導体装置５１ａの電極２１ａの側壁部６の半導体素子１ａの高さＨ１ａは同一であってもよい。また、高さＨ１と高さＨ１ａとはその大きさが異なっていてもよい。
【００２２】
また、比較技術である半導体装置５０の電極２０では、その製造工程においてシード層をウェットエッチングするとき、銅電極３もエッチングされ電極の直径Ｒ１が設計値Ｒ２より細くなる場合があった。一方、本実施形態の半導体装置５１の電極２１では、銅電極３の周囲に側壁部６が設けられているため、ウェットエッチングの際、銅電極３がエッチングされず、その直径が設計値より細くなることが防止される。
【００２３】
また、比較技術である半導体装置５０の電極２０では、外部に流れ出したはんだ５が、銅電極３又はニッケル電極４と反応して、合金に変化してしまう可能性がある。しかしながら、本実施形態の半導体装置５０の電極２１では、はんだ５が側壁部６により外部に流れ出すことが防止されるため、銅電極３又はニッケル電極４と反応して合金に変化することがない。また、はんだの流れ出しが防止されるため、隣り合う電極の距離が近い場合でも、熔融したはんだが隣の電極に接触して導通する危険性がない。
【００２４】
図７（ａ）から図８（ｄ）を用いて、本実施形態の半導体装置５１の電極２１の製造方法について説明する。まず、図７（ａ）に示すように、半導体素子１の電極パッド２が形成された面にレジスト７を塗布し、レジスト７を感光させた後、電極パッド２上のレジスト７を除去して、電極パッド２まで貫通する開口部１１を形成する。
【００２５】
図７（ｂ）に示すように、レジスト７の表面、開口部１１の側面、及び電極パッド２上に、はんだ５にたいして化学反応しない側壁部６の材料６ｂを用いて成膜する。図７（ｃ）に示すように、電極パッド２及びレジスト７の上方からイオンを照射してエッチングすることにより、電極パッド２及びレジスト７の表面に成膜された側壁部の材料６ｂを除去し、開口部１１の側面に側壁部６を形成する。
【００２６】
図８（ａ）に示すように、レジスト７の表面及び電極パッド２上に、チタン膜９を形成し、図８（ｂ）に示すように、エッチングにより、レジスト７の表面にある余分なチタン膜９を除去する。
【００２７】
図８（ｃ）に示すように、電解めっき法により、側壁部６の内部に、一端が電極パッド２に接続し、他端側にはんだ５が設けられた導体柱１０を形成する。図８（ｄ）に示すように、半導体素子１及び電極パッド２上に形成されたレジスト７を除去する。レジスト７を除去したのちは、電極パッド２上に電極２１が残される。
【００２８】
なお、図８（ａ）及び（ｂ）で示すチタン膜９の形成は、導体柱１０の銅電極３と電極パッド２の密着量を向上させことを目的としている。そのため、銅電極３と電極パッド２が十分に接合される場合は、チタン膜９の形成は省略されてよく、導体柱１０の銅電極３が直接接合されてよい。
【００２９】
図９（ａ）から図１０を用いて電子機器１００の製造方法について説明する。図９（ａ）に示す、半導体装置５１及び５１ａは、図７（ａ）〜図８（ｄ）に示す半導体装置の製造方法により製造された半導体装置である。図９（ａ）に示すように、半導体装置５０の電極２１のはんだ５と、半導体装置５０ａの電極２１ａのはんだ５とが互いに対向するように配置する。その後、図９（ｂ）に示すように半導体装置５１の電極２１のはんだ５と、半導体装置５１ａの電極２１ａのはんだ５を熔融することにより、電極２１と電極２１ａとが接合される。その後、図１０に示すように、半導体装置５１の下面に位置する電極１４と、はんだボール１５を介して、基板８の電極１６とを接続し、図１に示す電子機器１００が完成する。
【００３０】
以上、本出願を特にその好ましい実施の形態を参照して詳細に説明した。本出願の容易な理解のために、本出願の具体的な形態を以下に付記する。
【００３１】
（付記１）半導体素子及び電極を備える半導体装置であって、
前記電極は、
一端が前記半導体素子に接続する導体柱と、
前記導体柱の他端側に設けられるはんだと、
前記導体柱の少なくとも前記はんだを含む側面を被覆し、前記はんだに対して化学反応しない材料からなる側壁部と、を備える、半導体装置。
（付記２）前記側壁部の材料は、無機材料である、付記１に記載の半導体装置。
（付記３）前記無機材料は、二酸化ケイ素である、付記２に記載の半導体装置。
（付記４）前記導体柱の他端側にある前記はんだの頂部は、冷間状態で前記導体柱の他端側にある前記側壁部の頂部まで達している、付記１から３に記載の半導体装置。
（付記５）加熱時において熔融し表面張力により変形した前記はんだの頂部の高さは、前記半導体素子から前記側壁部の頂部までの高さを超える高さである、付記４に記載の半導体装置。
（付記６）付記１から４の何れかに記載の半導体装置である、第１半導体装置と第２半導体装置とを備え、
前記第１半導体装置の電極のはんだと、前記第２半導体装置の電極のはんだとが互いに対向するよう配置され、前記第１半導体装置の電極のはんだと、前記第２半導体装置の電極のはんだとが接続される、電子機器。
（付記７）前記第１半導体装置の電極の側壁部の頂部と、前記第２半導体装置の電極の側壁部の頂部とが接合している、付記６に記載の電子機器。
（付記８）前記第１半導体装置の電極の側壁部と、前記第２半導体装置の電極の側壁部は、それぞれの半導体素子からの高さの大きさが異なる、付記６又は７に記載の電子機器。
（付記９）半導体素子と電極とを備える半導体装置の製造方法であって、
前記半導体素子の電極パッドが形成された面に、レジストを塗布することと、
前記レジストを感光させた後、前記レジストを除去して前記電極パッド上に貫通する開口部を形成することと、
前記レジストの表面、前記開口部の側面、及び前記電極パッド上に、はんだに対して化学反応しない側壁部の材料を用いて製膜することと、
エッチングにより、前記電極パッド及び前記レジストの表面に成膜された前記側壁部の材料を除去し、前記開口部の側面に側壁部を形成することと、
電解めっき法により、前記側壁部の内部に、一端が前記電極パッドに接続し、他端側にはんだが設けられた導体柱を形成することと、
前記レジストを除去することと、
を含む、半導体装置の製造方法。
（付記１０）前記導体柱を形成する前に、前記レジストの表面及び前記電極パッド上にチタン膜を形成し、エッチングにより前記レジストの表面にあるチタン膜を除去することを、さらに含む、付記９に記載の半導体装置の製造方法。
（付記１１）
付記９又は１０に記載の半導体装置の製造方法により製造された第１半導体装置及び第２半導体装置を備える電子機器の製造方法であって、
前記第１半導体装置の電極のはんだと、前記第２半導体装置の電極のはんだとが互いに対向するように配置することと、
前記第１半導体装置の電極のはんだと、前記第２半導体装置の電極のはんだとを接合することと、
を含む、電子機器の製造方法。
【符号の説明】
【００３２】
１００    電子機器
５０、５０ａ、５１、５１ａ    半導体装置
２０、２０ａ、２１、２１ａ    電極
１０    導体柱
１、１ａ    半導体素子
２    電極パッド
３    銅電極
４    ニッケル電極
５    はんだ
６    側壁部
７    レジスト
８    基板
９    チタン膜
１１    開口部
【図１】
2018081968.tif 000003
【図２】
2018081968.tif 000004
【図３】
2018081968.tif 000005
【図４】
2018081968.tif 000006
【図５】
2018081968.tif 000007
【図６】
2018081968.tif 000008
【図７】
2018081968.tif 000009
【図８】
2018081968.tif 000010
【図９】
2018081968.tif 000011
【図１０】
2018081968.tif 000012