(57)【要約】【課題】リーク電流が抑えられた電極構造体を有する半導体装置及びその製造方法を開示する。【解決手段】電極構造体を有する半導体装置の製造方法であって、半導体層上に少なくともアルミナと酸化シリコンが混合された非晶質層を有する絶縁膜を成膜する絶縁膜成膜工程と、前記絶縁膜成膜工程時の成膜温度よりも高い温度で前記絶縁膜を熱処理する熱処理工程と、前記絶縁膜上に電極を形成する電極形成工程と、を備えており、前記非晶質層は、シリコン原子とアルミニウム原子の総和に対するシリコン原子の割合が１３％以上である。【選択図】図２
2018195626.tif 000002
【特許請求の範囲】
【請求項１】
電極構造体を有する半導体装置の製造方法であって、
半導体層上に少なくともアルミナと酸化シリコンが混合された非晶質層を有する絶縁膜を成膜する絶縁膜成膜工程と、
前記絶縁膜成膜工程時の成膜温度よりも高い温度で前記絶縁膜を熱処理する熱処理工程と、
前記絶縁膜上に電極を形成する電極形成工程と、を備えており、
前記非晶質層は、シリコン原子とアルミニウム原子の総和に対するシリコン原子の割合が１３％以上である、製造方法。
【請求項２】
前記絶縁膜成膜工程は、非晶質のアルミナからなるアルミナ層と非晶質の酸化シリコンからなる酸化シリコン層を交互に積層し、前記非晶質層を形成する積層工程を有する、請求項１に記載の製造方法。
【請求項３】
前記積層工程では、原子層堆積法を利用して、５原子層以上連続して成膜されない条件下で前記アルミナ層を成膜する、請求項２に記載の製造方法。
【請求項４】
前記半導体層が、窒化物半導体層である、請求項１〜３のいずれか一項に記載の製造方法。
【請求項５】
前記半導体層と前記絶縁膜と前記電極が絶縁ゲート部を構成する、請求項１〜４のいずれか一項に記載の製造方法。
【請求項６】
電極構造体を有する半導体装置であって、
半導体層と、
前記半導体層上に設けられる絶縁膜と、
前記絶縁膜上に設けられる電極と、を備えており、
前記絶縁膜は、アルミナと酸化シリコンが混合された非晶質層を有しており、
前記非晶質層は、シリコン原子とアルミニウム原子の総和に対するシリコン原子の割合が１３％以上である、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、電極構造体を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置は、半導体層と絶縁膜と電極が順に積層した電極構造体を備えていることが多い。このような電極構造体は、各種の半導体装置に採用されており、例えばＭＯＳＦＥＴ（Metal Oxside Semiconductor Field Effect Transistor）の絶縁ゲート部に採用されている。特許文献１は、電極構造体の絶縁膜の材料にアルミナ（Ａｌ２Ｏ３）と酸化シリコン（ＳｉＯ２）の混晶を用いる技術を開示する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−５４３４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示される電極構造体の絶縁膜は、アルミナと酸化シリコンの混晶によって構成されている。このため、その絶縁膜内に結晶粒界が存在しており、その結晶粒界に沿って電流が流れやすい。この結果、特許文献１の電極構造体は、リーク電流が流れやすいという問題がある。本明細書は、リーク電流が抑えられた電極構造体を有する半導体装置及びその製造方法を開示する。
【課題を解決するための手段】
【０００５】
本明細書が開示する電極構造体を有する半導体装置の製造方法は、絶縁膜成膜工程、熱処理工程及び電極形成工程を備えることができる。絶縁膜成膜工程では、半導体層上に少なくともアルミナと酸化シリコンが混合された非晶質層を有する絶縁膜を成膜する。絶縁膜の全体が非晶質層であってもよいし、絶縁膜の一部が非晶質層であってもよい。半導体層の材料は特に限定されるものではない。半導体層の材料は、一例では窒化物半導体層であってもよい。熱処理工程では、絶縁膜成膜工程時の成膜温度よりも高い温度で絶縁膜を熱処理する。このような熱処理工程を実施することによって、絶縁膜の膜質を向上させることができる。電極形成工程では、絶縁膜上に電極を形成する。非晶質層は、シリコン原子とアルミニウム原子の総和に対するシリコン原子の割合が１３％以上という特徴を有する。この製造方法で製造される半導体装置の電極構造体の絶縁膜は、アルミナと酸化シリコンが混合された非晶質層を有する。非晶質層には結晶粒界が存在していないので、この非晶質層を介して電流が流れることが抑えられる。これにより、この製造方法で製造される半導体装置では、半導体層と電極の間を流れるリーク電流が抑えられる。さらに、この非晶質層は、シリコン原子とアルミニウム原子の総和に対するシリコン原子の割合が１３％以上という特徴を有する。このため、絶縁膜の膜質向上を目的として熱処理工程を実施しても、アルミナの凝集に伴う結晶化が抑えられるので、熱処理工程の前後において非晶質層が非晶質の状態を維持することができる。
【０００６】
絶縁膜成膜工程は、非晶質のアルミナからなるアルミナ層と非晶質の酸化シリコンからなる酸化シリコン層を積層し、非晶質層を形成する積層工程を有していてもよい。この積層工程は、原子層堆積法を利用して、５原子層以上連続して成膜されない条件下でアルミナ層が成膜されてもよい。この製造方法によると、シリコン原子とアルミニウム原子の総和に対するシリコン原子の割合が１３％以上の非晶質層を確実に製造することができる。
【０００７】
本明細書が開示する電極構造体を有する半導体装置は、半導体層、半導体層上に設けられる絶縁膜及び絶縁膜上に設けられる電極を備えることができる。絶縁膜は、アルミナと酸化シリコンが混合された非晶質層を有する。絶縁膜の全体が非晶質層であってもよいし、絶縁膜の一部が非晶質層であってもよい。半導体層の材料は特に限定されるものではない。半導体層の材料は、一例では窒化物半導体層であってもよい。非晶質層は、シリコン原子とアルミニウム原子の総和に対するシリコン原子の割合が１３％以上である。この半導体装置では、電極構造体の絶縁膜が、アルミナと酸化シリコンが混合された非晶質層を有する。非晶質層には結晶粒界が存在していないので、この非晶質層を介して電流が流れることが抑えられる。これにより、この半導体装置では、半導体層と電極の間を流れるリーク電流が抑えられる。さらに、この非晶質層は、シリコン原子とアルミニウム原子の総和に対するシリコン原子の割合が１３％以上という特徴を有する。このため、非晶質層は、絶縁膜の膜質向上を目的として実施される熱処理工程に抗して非晶質の状態を維持することができるという特徴を有する。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態に係る半導体装置の概略構成を示す断面図。
【図２】半導体装置の電極構造体を製造するためのフロー図。
【図３】熱処理工程時の温度とＸ線反射率スペクトルの全反射臨界角の関係を示す図。
【図４】第２実施形態に係る半導体装置の概略構成を示す断面図。
【図５】第３実施形態に係る半導体装置の概略構成を示す断面図。
【図６】第４実施形態に係る半導体装置の概略構成を示す断面図。
【図７】第５実施形態に係る半導体装置の概略構成を示す断面図。
【図８】第６実施形態に係る半導体装置の概略構成を示す断面図。
【発明を実施するための形態】
【０００９】
（第１実施形態）図１に示されるように、第１実施形態の半導体装置１は、ＭＯＳＦＥＴであり、半導体基板２、窒化物半導体層４、絶縁膜１０、ゲート電極２４、ソース電極２０及びドレイン電極２２を備える。後述するように、窒化物半導体層４と絶縁膜１０とゲート電極２４が電極構造体であり、ＭＯＳＦＥＴの絶縁ゲート部を構成する。
【００１０】
半導体基板２は、シリコンによって構成されている。なお、半導体基板２の材料は、その表面から窒化物半導体層４を結晶成長させることができる種類であればよく、例えば、サファイア又はＳｉＣによって構成されていてもよい。
【００１１】
窒化物半導体層４は、半導体基板２の表面上に設けられており、ｐ型窒化物半導体層６及びｎ型窒化物半導体層８を備える。ｐ型窒化物半導体層６は、半導体基板２の表面上に設けられている。ｎ型窒化物半導体層８は、ｐ型窒化物半導体層６の表層部の一部に設けられている。この例では、一対のｎ型窒化物半導体層８がｐ型窒化物半導体層６の表層部に設けられており、ｐ型窒化物半導体層６がｎ型窒化物半導体層８間に配置されている。ｐ型窒化物半導体層６と一対のｎ型窒化物半導体層８は、窒化物半導体層４の表面に露出する。なお、ｐ型窒化物半導体層６は、ｐ型に代えてｉ型であってもよい。
【００１２】
絶縁膜１０は、窒化物半導体層４の表面上に設けられている。絶縁膜１０は、ｎ型窒化物半導体層８の間に配置されているｐ型窒化物半導体層６の表面全体を覆うように設けられている。絶縁膜１０は、アルミナ（Ａｌ２О３）と酸化シリコン（ＳｉО２）が結晶粒界のない状態で混合された非晶質層を有する。この例では、絶縁膜１０は、その全体が非晶質層である。この例に代えて、非晶質層は、窒化物半導体層４とゲート電極２４の間を隔てるように、絶縁膜１０の一部に設けられていてもよい。
【００１３】
ゲート電極２４は、絶縁膜１０の表面上に設けられている。ソース電極２０は、一方のｎ型窒化物半導体層８の表面上に設けられており、ｎ型窒化物半導体層８にオーミック接触している。ドレイン電極２２は、他方のｎ型窒化物半導体層８の表面上に設けられており、ｎ型窒化物半導体層８にオーミック接触している。このように、半導体装置１は、窒化物半導体層４と絶縁膜１０とゲート電極２４がこの順で積層した絶縁ゲート部（電極構造体の一例）を備えており、この絶縁ゲート部がソース電極２０とドレイン電極２２の間に配置されている。
【００１４】
ゲート電極２４にオン電圧が印加されると、絶縁膜１０の下方のｐ型窒化物半導体層６に反転層が形成される。これにより、ソース電極２０に接続するｎ型窒化物半導体層８とドレイン電極２２に接続するｎ型窒化物半導体層８が反転層を介して接続され、ソース電極２０とドレイン電極２２が導通する。上記したように、絶縁膜１０が非晶質で構成されており、絶縁膜１０に結晶粒界が存在していない。このため、ゲート電極２４にオン電圧を印加したときに、ゲート電極２４から絶縁膜１０を介して窒化物半導体層４に向けてリーク電流が流れることが抑えられている。
【００１５】
次に、半導体装置１の電極構造体の製造方法について説明する。なお、半導体装置１の製造方法において、電極構造体の製造工程以外の工程については、従来公知の工程を採用することができる。このため、以下では、半導体装置１の電極構造体の製造方法についてのみを説明し、その他の工程についての説明は省略する。
【００１６】
図２に示されるように、半導体装置１の電極構造体の製造方法はまず、窒化物半導体層４の表面上にアルミナ（Ａｌ２О３）と酸化シリコン（ＳｉО２）が混合された非晶質の絶縁膜１０を形成する絶縁膜成膜工程Ｓ１を実施する。絶縁膜成膜工程Ｓ１は、非晶質のアルミナからなるアルミナ層と非晶質の酸化シリコンからなる酸化シリコン層を交互に積層する積層工程を有する。
【００１７】
この積層工程ではまず、原子層堆積法（ＡＬＤ法）を利用して、窒化物半導体層４の表面上にアルミナ層を堆積する。原子層堆積法では、Ａｌの原料としてトリメチルアルミニウム（ＴＭＡｌ）が用いられ、酸素の原料として水が用いられる。なお、酸素の原料としては、水の代わりにオゾン又は酸素ラジカルが用いられてもよい。原子層堆積法では、Ａｌを酸化させることにより、アルミナ（Ａｌ２О３）を１原子層単位で積層方向に堆積したアルミナ層を形成することができる。ここでは、アルミナ（Ａｌ２О３）が５原子層以上連続して堆積されない条件下でアルミナ層を形成する。
【００１８】
続いて、原子層堆積法を利用して、アルミナ層の表面に酸化シリコン層を堆積する。原子層堆積法では、Ｓｉの原料としてトリスジメチルアミノシラン（ＴＤＭＡＳ）が用いられ、酸素の原料として酸素ラジカルが用いられる。原子層堆積法では、Ｓｉを酸化させることにより、酸化シリコン（ＳｉО２）を１原子層単位で積層方向に堆積した酸化シリコン層を形成することができる。ここでは、酸化シリコン（ＳｉО２）が１原子層となる条件下で酸化シリコン層を形成する。
【００１９】
アルミナ層の厚みは２．０ｎｍ以下であることが好ましい。アルミナ層の厚みが２．０ｎｍ以下であると、アルミナ層は、アルミナ（Ａｌ２О３）が１原子層又はわずか数原子層が積層した、極めて薄い状態となる。アルミナ（Ａｌ２О３）が積層方向に薄く配置されることによって、アルミナ（Ａｌ２О３）は結晶粒界を生じ難くなり、アルミナ層は非晶質となる構造を維持し易くなる。また、酸化シリコン層の厚みは２．０ｎｍ以下であることが好ましい。酸化シリコン層の厚みが２．０ｎｍ以下であると、酸化シリコン（ＳｉО２）が積層方向に薄く配置され、酸化シリコン（ＳｉО２）は結晶粒界を生じ難くなり、酸化シリコン層は非晶質となる構造を維持し易くなる。このため、絶縁膜１０は、非晶質のアルミナ層と非晶質の酸化シリコン層を積層したものとなり、絶縁膜１０全体についても非晶質とすることができる。絶縁膜１０が非晶質であると、絶縁膜１０には結晶粒界がないため、絶縁膜１０に電流が流れ難くなる。
【００２０】
上記の条件下において、アルミナ層と酸化シリコン層を交互に積層して絶縁膜１０を形成する。上記したように、アルミナ層は、アルミナ（Ａｌ２О３）が５原子層以上連続して堆積されない条件下で形成される。このため、絶縁膜１０においては、シリコン原子とアルミニウム原子の総和に対するシリコン原子の割合（１００×Ｓｉ／（Ｓｉ＋Ａｌ））が１３％以上となるように調整されている。
【００２１】
次に、半導体装置１の電極構造体の製造方法は、絶縁膜成膜工程時の成膜温度よりも高い温度で絶縁膜１０を熱処理する熱処理工程Ｓ２を実施する。熱処理工程Ｓ２は、絶縁膜成膜工程時の成膜温度よりも高い温度で実施することにより、不純物に起因して絶縁膜１０内に存在していたトラップ電荷が低減され、絶縁膜１０の膜質を向上させることができる。この例では、絶縁膜１０内に存在するトラップ電界が低減されることにより、絶縁ゲート部の閾値電圧のバラツキが抑えられる。熱処理工程Ｓ２の熱処理温度は、４００℃以上であり、１０５０℃以下である。熱処理工程Ｓ２の熱処理温度が４００℃以上であると、絶縁膜１０内に存在するトラップ電荷が低減され、絶縁膜１０の膜質が向上する。熱処理工程Ｓ２の熱処理温度が１０５０℃以下であると、窒化物半導体層４の分解が抑えられる。
【００２２】
次に、半導体装置１の絶縁ゲート部の製造方法は、電極形成工程Ｓ３を実施する。電極形成工程Ｓ３は、絶縁膜１０上にゲート電極２４を形成し、電極構造体を完成させる。
【００２３】
上記したように、絶縁膜１０の膜質を向上させるためには、絶縁膜１０を成膜した後に熱処理工程Ｓ２が必要である。一方、熱処理工程Ｓ２を実施すると、絶縁膜１０のアルミナが凝集して結晶化することが懸念される。絶縁膜１０が結晶化すると、リーク電流を抑えるという効果が損なわれてしまう。
【００２４】
ここで、図３を参照し、熱処理工程の前後において、絶縁膜１０が非晶質の状態を維持していることを検討した結果を示す。絶縁膜１０の結晶化の判定は、Ｘ線反射率測定で密度変化を観測することで行った。結晶化が起こると膜密度が高くなるので、Ｘ線反射率スペクトルの全反射臨界角が高角度側にシフトする。臨界角の速度精度は±０．００５°であるから、０，０１°を超える臨界角の高角度側へのシフトが起これば、結晶化が生じたと推定される。図３では、横軸が熱処理工程時の熱処理温度であり、縦軸が臨界角である。検討した試料は、絶縁膜１０がアルミナ（Ａｌ２О３）のみで形成されている例、酸化シリコン（ＳｉО２）の１原子層に対してアルミナ（Ａｌ２О３）の原子層の数を変えて形成された複数の例である。アルミナ（Ａｌ２О３）の原子層の数は、２層、３層、４層、５層及び１０層である。なお、図中の括弧内の数値は、金属原子（アルミニウム原子とシリコン原子の総和）中のシリコン原子の原子比率を百分率で表したものである。
【００２５】
図３に示されるように、絶縁膜１０がアルミナ（Ａｌ２О３）のみで形成されている例では、熱処理温度が８００℃で結晶化が起こった。また、Ａｌ２О３：ＳｉО２の比率が１０：１の例と５：１の例では、熱処理温度が９５０℃で結晶化が起こった。一方、Ａｌ２О３：ＳｉО２の比率が４：１の例と３：１の例では、熱処理温度が１０５０℃でも結晶化が起こらず、非晶質を維持していることが分かった。Ａｌ２О３：ＳｉО２の比率が２：１の例については、実験結果がないものの、他の実験結果の試料から推察すると、熱処理温度が１０５０℃であっても結晶化が起こらず、非晶質を維持していると考えられる。以上の結果から、絶縁膜１０のシリコン原子とアルミニウム原子の総和に対するシリコン原子の割合が１３％以上であれば、熱処理温度が４００℃〜１０５０℃の範囲内で非晶質を維持できることが分かった。即ち、熱処理工程Ｓ２の実用的な温度範囲において、絶縁膜１０が非晶質を維持できることが確認された。
【００２６】
上記したように、絶縁膜１０は、非晶質のアルミナ層と非晶質の酸化シリコン層を交互に積層して形成されており、絶縁膜１０は非晶質である。このため、半導体装置１では、ゲート電極２４から絶縁膜１０を介して窒化物半導体層４へ流れるリーク電流が抑えられ、絶縁膜１０の絶縁破壊電界強度が高くなる。なお、例えば、非晶質のＳｉО２からなる絶縁膜を用いても、リーク電流を抑えることができる。しかしながら、非晶質のＳｉО２からなる絶縁膜は、誘電率が低いため、オン抵抗が高くなるという問題がある。これに対して、絶縁膜１０は誘電率が高いため、絶縁膜１０を有する絶縁ゲート部は、リーク電流を抑えるとともに、オン抵抗を低くすることができる。
【００２７】
なお、本実施形態では、絶縁膜１０を構成するアルミナ層及び酸化シリコン層を、原子層堆積法を用いて成膜しているが、このような例に限定されない。例えば、化学気相堆積法（ＣＶＤ法）やスパッタリング法等の公知の方法を用いて成膜してもよい。化学気相堆積法やスパッタリング法を用いて絶縁膜を形成すると、各アルミナ層及び各酸化シリコン層は１原子層からなる層にならず、数個の原子層からなる層が形成される。このような場合でも、各層の積層方向の厚みを薄くすることができるので、各層を非晶質にすることができる。このため、絶縁膜を非晶質にすることができる。なお、化学気相堆積法を用いる場合には、例えば、トリメチルアルミニウム（ＴＭＡｌ）と酸素ラジカルとを原料としてアルミナ層を成膜し、シラン又はテトラエトキシシラン（ＴＥＯＳ）と酸素ラジカルを原料として酸化シリコン層を成膜することができる。また、スパッタリング法を用いる場合には、例えば、Ａｌ２О３ターゲットをＡｒプラズマでスパッタリングすることでアルミナ層を成膜し、ＳｉО２ターゲットをＡｒプラズマでスパッタリングすることで酸化シリコン層を成膜できる。
【００２８】
また、本実施形態では、アルミナ層と酸化シリコン層を別個に成膜しているが、絶縁膜が非晶質になればよく、このような構成に限定されない。例えば、スパッタリング法を用いて、Ａｌ２О３ターゲットとＳｉО２ターゲットを同時にスパッタリングしてもよい。
【００２９】
本明細書が開示する絶縁膜は、上述した電極構造体の構成への適用に限定されるものではなく、半導体層と電極との間に配置されるものであれば適用することができる。以下に図４〜８を参照して、本明細書が開示する絶縁膜を備える電極構造体を用いた半導体装置の実施形態を示す。なお、以下の絶縁膜１０ｂ、１０ｃ、１０ｄ及び１０ｅは、上述した実施形態の絶縁膜１０と同様の構成であり、非晶質のアルミナ層と非晶質の酸化シリコン層が交互に積層された構造である。
【００３０】
（第２実施形態）図４に示すように、第２実施形態の半導体装置１ａは、半導体基板２ａの表面上に設けられる窒化物半導体層４ａがｎ型窒化ガリウム（ＧａＮ）からなる。半導体装置１ａは、窒化物半導体層４ａの表面上に設けられる一方の電極２０ａと、絶縁膜１０ａの表面上に設けられる他方の電極２４ａを備える。半導体装置１ａは、例えば、キャパシタである。このような半導体装置１ａにおいても、窒化物半導体層４ａと他方の電極２４ａとの間にアルミナ層と酸化シリコン層からなる絶縁膜１０ａを配置することができる。したがって、半導体装置１ａにおいても、半導体層４ａと他方の電極２４ａとの間のリーク電流を抑えることができる。このように、本明細書が開示する電極構造体は、トランジスタに限定して用いられるものではない。絶縁膜を備える半導体装置であれば用いることができ、絶縁膜を介したリーク電流を抑えることができる。
【００３１】
（第３実施形態）図５に示すように、第３実施形態の半導体装置１ｂは、ｉ型窒化ガリウム（ｉ−ＧａＮ）層６ｂとｉ型窒化アルミニウムガリウム（ｉ−ＡｌＧａＮ）層８ｂを備える窒化物半導体層４ｂを備える。ｉ型窒化ガリウム層６ｂは、半導体基板２ｂの表面上に設けられている。ｉ型窒化アルミニウムガリウム層８ｂは、ｉ型窒化ガリウム層６ｂの表面上に設けられている。絶縁膜１０ｂは、ｉ型窒化アルミニウムガリウム層８ｂの表面上に設けられている。ゲート電極２４ｂは、絶縁膜１０ｂの表面上に設けられている。ソース電極２０ｂ及びドレイン電極２２ｂは、ｉ型窒化アルミニウムガリウム層８ｂの表面上に設けられている。このような半導体装置１ｂにおいても、窒化物半導体層４ｂとゲート電極２４ｂとの間に絶縁膜１０ｂを配置することによって、半導体層４ｂとゲート電極２４ｂとの間を流れるリーク電流を抑えることができる。
【００３２】
（第４実施形態）図６に示すように、第４実施形態の半導体装置１ｃの窒化物半導体層４ｃは、ｉ型窒化ガリウム（ｉ−ＧａＮ）層６ｃと、ｉ型窒化アルミニウムガリウム（ｉ−ＡｌＧａＮ）層８ｃを備える。ｉ型窒化アルミニウムガリウム層８ｃの表面には、ＳｉО２層３０が設けられている。ＳｉО２層３０からｉ型窒化ガリウム層６ｃに達するまで、ＳｉО２層３０、ｉ型窒化アルミニウムガリウム層８ｃ及びｉ型窒化ガリウム層６ｃの一部が除去されており、除去された表面（リセス部）に絶縁膜１０ｃが設けられている。ゲート電極２４ｃは、絶縁膜１０ｃの表面を、リセス部を覆うように設けられている。このような半導体装置１ｃにおいても、窒化物半導体層４ｃとゲート電極２４ｃとの間に絶縁膜１０ｃを配置することによって、窒化物半導体層４ｃとゲート電極２４ｃとの間を流れるリーク電流を抑えることができる。
【００３３】
（第５実施形態）図７に示すように、第５実施形態の半導体装置１ｄの窒化物半導体層４ｄは、ｎ型窒化ガリウム（ｎ−ＧａＮ）層６ｄと、ｐ型窒化ガリウム（ｐ−ＧａＮ）層８ｄと、ｎ＋型窒化ガリウム（ｎ＋−ＧａＮ）層９ｄを備える。ｎ＋型窒化ガリウム層９ｄからｎ型窒化ガリウム層６ｄに達するまで、ｎ＋型窒化ガリウム層９ｄ、ｐ型窒化ガリウム層８ｄ及びｎ型窒化ガリウム層６ｄの一部が除去されており、除去された表面に絶縁膜１０ｄが設けられている。ゲート電極２４ｄは、除去された部分を覆うように、絶縁膜１０ｄの表面に設けられている。ソース電極２０ｄは、ｐ型窒化ガリウム層８ｄと、ｎ＋型窒化ガリウム層９ｄの表面上に設けられている。ドレイン電極２２ｄは、半導体基板２ｄの裏面に接するように設けられている。このような半導体装置１ｄにおいても、窒化物半導体層４ｄとゲート電極２４ｄとの間に絶縁膜１０ｄを配置することによって、窒化物半導体層４ｄとゲート電極２４ｄとの間を流れるリーク電流を抑えることができる。
【００３４】
（第６実施形態）図８に示すように、第６実施形態の半導体装置１ｅの窒化物半導体層４ｅは、ｎ型窒化ガリウム（ｎ−ＧａＮ）層６ｅと、ｐ型窒化ガリウム（ｐ−ＧａＮ）層７ｅと、ｉ型窒化ガリウム（ｉ−ＧａＮ）層８ｅと、ｎ＋型窒化ガリウム（ｎ＋−ＧａＮ）層９ｅを備える。ｎ型窒化ガリウム層６ｅは、半導体基板２ｅの表面上に設けられている。ｐ型窒化ガリウム層７ｅは、ｎ型窒化ガリウム層６ｅの表面上の一部に設けられている。ｉ型窒化ガリウム層８ｅは、ｎ型窒化ガリウム層６ｅの表面のうち、ｐ型窒化ガリウム層７ｅが設けられていない部分の表面上と、ｐ型窒化ガリウム層７ｅの表面上に設けられている。ｎ＋型窒化ガリウム層９ｅは、ｉ型窒化ガリウム層８ｅの表層部の一部に設けられている。絶縁膜１０ｅは、ｎ＋型窒化ガリウム層９ｅの間に配置されているｉ型窒化ガリウム層８ｅの表面を覆うように設けられている。ゲート電極２４ｅは、絶縁膜１０ｅの表面上に設けられている。ソース電極２０ｅは、ｎ＋型窒化ガリウム層９ｅの表面上に設けられている。ドレイン電極２２ｅは、半導体基板２ｅの裏面に接するように設けられている。このような半導体装置１ｅにおいても、窒化物半導体層４ｅとゲート電極２４ｅとの間に絶縁膜１０ｅを配置することによって、窒化物半導体層４ｅとゲート電極２４ｅとの間を流れるリーク電流を抑えることができる。
【００３５】
第２〜６実施形態に示すように、本明細書が開示する絶縁膜は、種々の半導体装置に用いることができる。これらの半導体装置においても、電極と半導体層との間に本明細書が開示する絶縁膜を配置することによって、電極から半導体層に流れるリーク電流を抑えることができる。
【００３６】
以上、本明細書に開示の技術の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
【符号の説明】
【００３７】
１：半導体装置
２：半導体基板
４：窒化物半導体層
６：ｐ型窒化物半導体層
８：ｎ型窒化物半導体層
１０：絶縁膜
２０：ソース電極
２２：ドレイン電極
２４：ゲート電極
【図１】
2018195626.tif 000003
【図２】
2018195626.tif 000004
【図３】
2018195626.tif 000005
【図４】
2018195626.tif 000006
【図５】
2018195626.tif 000007
【図６】
2018195626.tif 000008
【図７】
2018195626.tif 000009
【図８】
2018195626.tif 000010