(57)【要約】【課題】ＤＰインターフェースのＡｄａｐｔｉｖｅ−Ｓｙｎｃの機能を利用して、複数画面の表示を同期させる。【解決手段】画像処理装置１００は、ディスプレイリストに基づいて各フレーム画像をＶＲＡＭ１４０に描画する描画回路１３０と、各画像表示装置２００に夫々ＶＳＹＮＣを出力するタイミング生成部１５１と、画像表示装置に関して前フレーム画像の表示完了を通知するタイミング生成部１５１と、ＶＲＡＭから読み出された各フレーム画像を全ての画像表示装置において同期して表示させるように制御する同期制御部１７０を備える。同期制御部は、描画回路による各フレーム画像の描画状態を監視する処理状態監視部１７１と、描画状態監視部が全フレーム画像の描画完了を検知し、且つ全ての前フレーム画像の表示完了が通知された場合にタイミング生成部１５１にＶＳＹＮＣを出力させる処理完了検知部１７２を備えた。【選択図】図３
2018112695.tif 000002
【特許請求の範囲】
【請求項１】
ＤｉｓｐｌａｙＰｏｒｔ規格のＡｄａｐｔｉｖｅ−Ｓｙｎｃに対応した複数の画像表示装置に夫々フレーム画像を出力する画像処理装置であって、
ディスプレイリストに基づいて前記各フレーム画像をＶＲＡＭに描画する描画回路と、
前記各画像表示装置に夫々前記ＶＳＹＮＣを出力するＶＳＹＮＣ生成手段と、
前フレーム画像の表示が前記各画像表示装置において完了した旨を示す表示完了通知を出力するタイミング生成手段と、
前記ＶＲＡＭから読み出された前記各フレーム画像を全ての前記画像表示装置において同期して表示させるように制御する同期制御手段と、を備え、
前記同期制御手段は、
前記描画回路による前記各フレーム画像の描画状態を監視する描画状態監視手段と、
前記描画状態監視手段が全フレーム画像の描画完了を検知し、且つ前記タイミング生成手段から全ての前記前フレーム画像の前記表示完了通知が出力された場合に、前記ＶＳＹＮＣ生成手段に夫々前記ＶＳＹＮＣを出力させるＶＳＹＮＣ出力通知を出力する処理完了検知手段と、を備えたことを特徴とする画像処理装置。
【請求項２】
前記タイミング生成手段は、前記各画像表示装置に対応したドットクロックを計数するカウンタを備えることを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記タイミング生成手段は、前記前フレーム画像の表示開始から表示完了までの時間を経時するタイマユニットであることを特徴とする請求項１に記載の画像処理装置。
【請求項４】
請求項１乃至３の何れか一項に記載の画像処理装置と、
画像処理装置から出力された各フレーム画像を夫々表示する複数の画像表示装置と、を備えたことを特徴とする画像処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の表示装置に画像を表示させる画像処理装置及び画像処理システムに関し、特にパチンコ機・パチスロ機等の遊技機に利用される画像処理装置及び画像処理システムに関する。
【背景技術】
【０００２】
カーナビゲーションシステム等の画像表示を行う機器においては、複数のディスプレイの夫々に異なる画像を表示したり、各ディスプレイに分割した画像を表示させて、複数のディスプレイで一画面を形成したりすることがある。特にパチンコ機では遊興度を高めるためにメインディスプレイ以外に複数のサブディスプレイを利用し、様々なコンテンツを表示している。
従来、複数のディスプレイに画像を同期して表示させるためには、ディスプレイ毎にグラフィックディスプレイコントローラ（ＧＤＣ）を用意し、各ＧＤＣはＲＧＢの画面データ、他のディスプレイと表示を同期させるための同期信号、及び一走査ライン当たりの画面データを転送する基準となる基準クロック信号を生成して、対応するディスプレイに出力するのが一般的である。
また、特許文献１に記載されているように、二台のディスプレイの画面表示に係る制御を単一のＧＤＣで行うことで、ＧＤＣ及びそのメモリ（ＲＯＭ・ＲＡＭ）を削減し、実装コストを低減した二画面ディスプレイシステムも提案されている。
しかし、表１に示すように、ディスプレイの解像度によってドットクロック、水平走査周波数、及び垂直走査周波数が異なるため、複数のディスプレイを制御する場合には種々の問題が生じる。
【０００３】
表１はビデオ規格毎の水平・垂直周波数である。
【０００４】
【表１】
2018112695.tif 000003
【０００５】
ここで、遊技機の演出映像には遊興性が重視されるため、演出映像のコマ落ちは許されず、演出映像そのものについても滑らかな再生が求められる（第一の要求）。更に、各ディスプレイに表示される演出映像のコンテンツが同一の場合は勿論、コンテンツが異なっていても、各演出映像はイベント（例えば、大当たり）と連動しているので、各ディスプレイに表示される演出映像の開始から終了まで全てのディスプレイで動画再生速度が一致し、同期していることが要求される（第二の要求）。
第一の要求を満たすために各ディスプレイは、ＧＤＣから出力される各ディスプレイ用の垂直同期信号をトリガーとして演出映像のデコードを行えばよい。しかし、表１に示したように、解像度が異なるディスプレイ間では垂直同期信号の発生タイミングが一致しないため、徐々に演出映像がずれていくという問題がある。図７は、解像度の異なるディスプレイのフレーム画像がずれていく様子を示す図である。図示するように、ＳＶＧＡのディスプレイにおいては１６．５８ｍｓ毎にフレーム画像が描画され、ＶＧＡのディスプレイにおいては１６．６８ｍｓ毎にフレーム画像が描画されるので、両規格間では１フレーム毎に０．１ｍｓずつのズレが生ずる。このように、単一のＧＤＣで解像度が異なるディスプレイに演出映像を表示するとディスプレイ間で動画再生速度が一致せず、演出映像のズレが発生してしまい、演出設計者の意図通りの映像を表示できないという問題が生じる。
【０００６】
第二の要求である動画の再生速度を一致させることを目的として、解像度が異なる複数のディスプレイの間で垂直同期信号を強制的に一致させる場合を考える。
この場合は、垂直同期信号を強制的に一致させられるスレーブ側表示回路に入力される垂直同期信号のタイミングが、スレーブ側表示回路が発生する本来の垂直同期信号のタイミングと異なってしまうという問題がある。図８は、強制的に入力された垂直同期信号ＶＳ０と、スレーブ側表示回路の本来の垂直同期信号ＶＳ１のタイミングとの関係を示した模式図である。なお、本図では説明の便宜上、アクティブビデオ期間を左上角部に示している。
図示するように、強制的に入力された垂直同期信号が水平１ラインの中間に位置するため、垂直ブランキング期間がライン単位（整数）とならず、端数（小数点を含む値）となる。このため、ｅＤＰ（Embedded Display Port）のような水平１ラインの中間における同期信号の発生を許さない表示インターフェースを利用している場合には、映像が乱れたり映像を再生できないといった不具合が発生する。
また、強制される垂直同期信号に応じてスレーブ側表示回路のドットクロックを変更すれば上記のような端数の問題は回避できるが、ＧＤＣ内部のクロック発生源や分周器の精度が有限であることから、ディスプレイの組み合わせはごくわずかに限られてしまうという問題がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−１６９７５３公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで昨今の描画システムでは、画像の３Ｄ化や高解像度化が進んだことでＧＰＵ（Graphic Processing Unit）による描画負荷が増大しており、垂直同期信号の発生間隔（約１／６０秒）の間に１フレーム分の画像の描画処理が完了しない場合がある。その結果、テアリングと呼ばれる現象が発生することがある。
【０００９】
テアリングは、前フレームの画像の一部と次フレームの画像の一部とが同じフレーム内で表示される現象である。即ち、テアリングとは、ディスプレイが画面表示を更新している間にＧＰＵから次の新しい画像情報が出力され、その新しい画像が割り込み表示される結果、画面の上部と下部とでズレた画像が表示される現象である。
この問題を解決するため、ディスプレイインターフェースの一つであるＤＰ（DisplayPort）にはＡｄａｐｔｉｖｅ−Ｓｙｎｃという機能が実装されている。
Ａｄａｐｔｉｖｅ−Ｓｙｎｃは、ＧＰＵ側の描画処理が終了したタイミングで、ディスプレイの画面表示を更新するように制御するものである。Ａｄａｐｔｉｖｅ−Ｓｙｎｃの下で作動するディスプレイはＤＰ規格に基づいて出力されるＭＳＡ（Main Stream Attribute）のデータを無視し、ＧＰＵからのフレームデータの出力タイミングに合わせて、ディスプレイが画面表示を更新する（同期信号を生成する）ものである。
そこで、本願出願人はＤＰインターフェースのＡｄａｐｔｉｖｅ−Ｓｙｎｃの機能を利用して、複数画面の表示を同期させる発明を想到した。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、請求項１に記載の発明は、ＤｉｓｐｌａｙＰｏｒｔ規格のＡｄａｐｔｉｖｅ−Ｓｙｎｃに対応した複数の画像表示装置に夫々フレーム画像を出力する画像処理装置であって、ディスプレイリストに基づいて前記各フレーム画像をＶＲＡＭに描画する描画回路と、前記各画像表示装置に夫々前記ＶＳＹＮＣを出力するＶＳＹＮＣ生成手段と、前フレーム画像の表示が前記各画像表示装置において完了した旨を示す表示完了通知を出力するタイミング生成手段と、前記ＶＲＡＭから読み出された前記各フレーム画像を全ての前記画像表示装置において同期して表示させるように制御する同期制御手段と、を備え、前記同期制御手段は、前記描画回路による前記各フレーム画像の描画状態を監視する描画状態監視手段と、前記描画状態監視手段が全フレーム画像の描画完了を検知し、且つ前記タイミング生成手段から全ての前記前フレーム画像の前記表示完了通知が出力された場合に、前記ＶＳＹＮＣ生成手段に夫々前記ＶＳＹＮＣを出力させるＶＳＹＮＣ出力通知を出力する処理完了検知手段と、を備えたことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、ＤＰインターフェースのＡｄａｐｔｉｖｅ−Ｓｙｎｃの機能を利用して、複数画面の表示を同期させることが可能となる。
【図面の簡単な説明】
【００１２】
【図１】画像処理システムの概要を示したハードウェア構成図である。
【図２】ＤｉｓｐｌａｙＰｏｒｔのフレーム構造を示す図である。
【図３】第一の実施形態に係る画像処理装置の機能ブロック図である。
【図４】タイミング生成部の一例を示す機能ブロック図である。
【図５】同期制御部の処理を示したフローチャートである。
【図６】第二の実施形態に係る画像処理装置の機能ブロック図である。
【図７】解像度の異なるディスプレイのフレーム画像がずれていく様子を示す図である。
【図８】強制的に入力された垂直同期信号ＶＳ０と、スレーブ側表示回路の本来の垂直同期信号ＶＳ１のタイミングとの関係を示した模式図である。
【発明を実施するための形態】
【００１３】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
【００１４】
〔画像処理システム〕
本発明の第一の実施形態に係る画像処理システムについて説明する。図１は、画像処理システムの概要を示したハードウェア構成図である。以下、本発明について、２つの表示部及びこれに対応する２つの表示回路を備えた例により説明する。
画像処理システム１は、画像データを出力するＳｏｕｒｃｅ（ソース）機器である画像処理装置１００と、画像処理装置１００から画像データを入力されるＳｉｎｋ（シンク）機器である画像表示装置２００（２００＿１、２００＿２）とを備える。
【００１５】
＜画像処理装置＞
画像処理装置１００は、画像処理回路１１０とＤＰＴＸ１６０を備える。画像処理回路１１０は、ＣＰＵ（Central Processing Unit）１２０、描画回路１３０、ＶＲＡＭ（Video Random Access Memory）１４０、及び表示回路１５０（１５０＿１、１５０＿２）を備える。
【００１６】
画像処理回路１１０について説明する。
ＣＰＵ１２０は、画像処理回路１１０の全体を制御する手段であり、ＶＥＳＡ（Video Electronics Standards Association）のＤｉｓｐｌａｙＰｏｒｔ規格（以下「ＤＰ規格」と略記する）のＡｄａｐｔｉｖｅ−Ｓｙｎｃに対応した制御を行うことができるものである。ＣＰＵ１２０は、出力すべき画像のディスプレイリストを生成し、描画回路１３０に出力する。
描画回路１３０は、ＣＰＵ１２０から出力されるディスプレイリストに従ってデータＲＯＭに格納された画像データを読み出してデコードし、ＲＧＢの画像データをＶＲＡＭ１４０に描画する。ここで、ディスプレイリストは、描画するべき１フレーム分の画像について、描画回路１３０が解釈可能な描画制御コマンド群や設定データが時系列に記述されたものである。
ＶＲＡＭ１４０は、描画回路１３０が描画したフレーム画像のデータ（ＲＧＢデータ）を格納する揮発性メモリである。ＶＲＡＭ１４０は、複数の画像表示装置２００＿１、２００＿２に対して画像データを同期させて出力するため、各画像表示装置２００＿１、２００＿２に表示させる１フレーム分の画像データを同時に格納できる容量を有している。言い換えれば、ＶＲＡＭ１４０は、各画像表示装置に対応した領域を有しており、各領域は少なくとも１枚のフレーム画像のデータを格納可能な容量を有している。
表示回路１５０＿１、１５０＿２は、画像表示装置２００＿１、２００＿２に対応して設けられている。
表示回路１５０は、各画像表示装置２００の解像度に応じたドットクロックから水平同期信号（ＨＳＹＮＣ）と垂直同期信号（ＶＳＹＮＣ）を生成して出力する。また、表示回路１５０は、描画回路１３０がＶＲＡＭ１４０に１フレーム分の画像データを描画した後にＣＰＵ１２０からの制御信号に基づいてＶＲＡＭ１４０内に格納された画像データを読み出して出力する。また、表示回路１５０は、画像データの有効期間を示すデータイネーブル（ＤＥ）信号を生成して出力する。
【００１７】
ＤＰＴＸ（Display Port Transmitter）１６０は、画像表示装置２００のＤＰＲＸ２１０との間で通信を行う手段である。ＤＰＴＸ１６０とＤＰＲＸ２１０との間には、映像等のデータを高速で伝送するＭａｉｎＬｉｎｋ、ＤＰＴＸ１６０とＤＰＲＸ２１０との間のリンク検出及びリンク確立等の情報をやり取りするＡＵＸ−ＣＨ等の信号線がある。ＤＰＴＸ１６０は、表示回路１５０が出力した画像データをパッキングしたパケットデータの生成処理、画像表示装置２００側で１つのフレームデータを作るためのフレーミング・シンボルの生成処理、及びＤＰ規格のＭＳＡ（Main Stream Attribute）を生成する処理等を実行する。
【００１８】
なお、本図においては、ＤＰＴＸ１６０を制御すると共にＤＰＲＸ２１０が接続されたことを検知する制御手段（ＣＰＵ）の図示を省略している。また、本図においては便宜上、ＭａｉｎＬｉｎｋとＡＵＸ−ＣＨを画像表示装置ごとに記載しているが、ＤＰではマルチストリーム伝送が行われるので、画像処理装置１００と一方の画像表示装置２００＿１との間は、実際には単一のＭａｉｎＬｉｎｋと単一のＡＵＸ−ＣＨにて接続される。画像表示装置２００＿２に対しては画像表示装置２００＿１からデイジーチェーンにて必要な信号が供給される。
【００１９】
＜画像表示装置＞
画像表示装置２００は画像を表示する装置であり、Ａｄａｐｔｉｖｅ−Ｓｙｎｃに対応した液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）等である。画像表示装置２００は、ＤＰＲＸ２１０、ＡＶプロセッサ２２０、及び表示部２３０を備える。
ＤＰＲＸ（Display Port Receiver）２１０は、ＤＰＴＸ１６０との間で通信を行う手段である。
ＤＰＲＸ２１０は、ＤＰＴＸ１６０から出力されるパケットデータを受信してアンパッキングする。ＤＰＲＸ２１０は、ＤＰ規格のＭＳＡに基づいてドットクロックを再生するための情報や、ＨＳＹＮＣとＶＳＹＮＣのタイミング情報等を画像表示装置２００の制御手段（図示省略）に供給する。また、ＤＰＲＸ２１０は、Ａｄａｐｔｉｖｅ−Ｓｙｎｃ作動時に画像処理回路１１０からＩｇｎｏｒｅ  ＭＳＡのコマンドを受け付ける。画像表示装置２００にＩｇｎｏｒｅ  ＭＳＡが設定される場合、画像表示装置２００の制御手段はＤＰＴＸ１６０から出力されるＭＳＡを無視し、受信したフレーミング・シンボルからＨＳＹＮＣとＶＳＹＮＣを生成する。
ＡＶプロセッサ２２０は、ＤＰＲＸ２１０から出力された画像データを映像信号に変換して表示部２３０に出力する。なお、本図においては、ＤＰＲＸ２１０、及びＡＶプロセッサ２２０を制御する制御手段（ＣＰＵ）の図示を省略している。
表示部２３０は、画像を表示するＬＣＤパネル等である。
【００２０】
＜＜ＩｇｎｏｒｅＭＳＡ時の動作例＞＞
フレーミング・シンボルからＨＳＹＮＣとＶＳＹＮＣを生成する方法について説明する。図２は、ＤｉｓｐｌａｙＰｏｒｔのフレーム構造を示す図である。同図に示すようにビデオデータ以外にブランキング期間において音声ストリーム用のデータや映像タイミング情報、映像フォーマット情報等のＭＳＡ（Main Stream Attribute）が送信されるが、Ｉｇｎｏｒｅ  ＭＳＡではＳｉｎｋ機器がＭＳＡデータを利用しない。そのため、ＭＳＡに含まれるＨＳＹＮＣ・ＶＳＹＮＣのタイミング情報を利用できないので、Ｓｉｎｋ機器側で独自にＨＳＹＮＣ・ＶＳＹＮＣを生成する必要がある。そこで、以下のような処理でＨＳＹＮＣ、ＶＳＹＮＣを生成することができる。
１つのフレームにおいて、水平トータル期間（水平周期）、垂直トータル期間（垂直周期）、水平表示期間、垂直表示期間、垂直ブランキング期間がわかれば、画像表示装置側でＨＳＹＮＣとＶＳＹＮＣを生成し、表示部２３０にて画像を表示することが可能である。
水平トータル期間は１つの水平ラインに１回ずつ現れるシンボルから算出できる。例えば、水平トータル期間は、ブランキング期間の開始を示すＢＳシンボルを検知することで算出できる。
【００２１】
垂直トータル期間は、１フレームに限られた個数しか出現しないシンボル（例えば、Ｓｅｃｏｎｄａｒｙ  Ｄａｔａ  Ｐａｃｋｅｔの始まりを示すＳＳシンボルやＭＳＡ信号等）を検知することで算出できる。
水平表示期間は、有効表示期間の１つの水平ラインに１回ずつ現れるＢＥシンボルを検知することで算出できる。なお、水平ブランキング期間は、ＢＳシンボルと、ブランキング期間の終了を示すＢＥシンボルを検知することで算出できる。
垂直表示期間と垂直ブランキング期間は、最後に受信したスタッフィング・データの終了を示すＦＥシンボルと、垂直ブランキング期間を経て最初に受信したＢＥシンボルとの間隔、及び既に算出されている垂直トータル期間から求めることができる。
【００２２】
なお、上記実施形態は一例であり、画像表示装置は他の方法を用いてＨＳＹＮＣとＶＳＹＮＣを生成してもよい。例えば、画像表示装置は、水平トータル期間と垂直トータル期間に基づいて、画像処理装置から出力されるフレーム画像の解像度を算出し、この解像度から強制的にＨＳＹＮＣとＶＳＹＮＣを生成するようにしてもよいし、１フレームのデータを計測し、１ラインの時間長や解像度及び大凡のフレームレートを把握し、把握した情報と同一もしくは類似する画像表示装置用のＶＥＳＡの標準パラメータを用いてＨＳＹＮＣ、ＶＣＹＮＣを生成しても良い。これらの処理は画像表示装置２００の制御手段にて行われる。
【００２３】
＜画像処理システムの処理概要＞
画像処理システムにおける処理の概要について説明する。なお、前提としてＡｄａｐｔｉｖｅ−Ｓｙｎｃがオン、即ちＩｇｎｏｒｅ  ＭＳＡのコマンドが画像処理回路１１０のＣＰＵ１２０からＤＰＴＸ１６０及びＤＰＲＸ２１０を介して画像表示装置２００の制御手段（ＣＰＵ）に供給されているものとする。
まず、ＣＰＵ１２０が、画像表示装置２００＿１に表示させる画像のディスプレイリストを生成し、描画回路１３０に出力する。描画回路１３０の描画制御部１３１は、図示を省略したデータＲＯＭから描画する画像のコンテンツデータを取得する。描画処理部１３２は、描画制御部１３１の制御に従ってコンテンツデータから画像データを生成してＶＲＡＭ１４０に１フレーム分の画像データを書き込む。
【００２４】
続いて、ＣＰＵ１２０が、画像表示装置２００＿２に表示させる画像のディスプレイリストを生成し、描画回路１３０に出力する。描画回路１３０の描画制御部１３１は、描画制御部１３１の制御に従ってコンテンツデータから画像データを生成するための画像コンテンツデータをデータＲＯＭから取得する。描画処理部１３２は、ディスプレイリストにしたがって描画処理を行い、ＶＲＡＭ１４０に１フレーム分の画像データを書き込む。
表示回路１５０＿１は、ＣＰＵ１２０からの制御信号に基づいて、ＶＲＡＭ１４０から表示装置２００＿１用のＲＧＢデータを読み出して、ＤＰＴＸ１６０に出力する。続いて表示回路１５０＿２は、ＣＰＵ１２０からの制御信号に基づいて、ＶＲＡＭ１４０から表示装置２００＿２用のＲＧＢデータを読み出して、ＤＰＴＸ１６０に出力する。
また、表示回路１５０＿１と表示回路１５０＿２は、夫々所定のタイミングで、表示装置２００＿１と表示装置２００＿２用の同期信号をＤＰＴＸ１６０に出力する。
【００２５】
ＤＰＴＸ１６０は、画像表示装置２００＿１用のＲＧＢデータと同期信号から、ＤＰ規格に準拠したデータ構造を持つフレーム画像のデータ（図２参照）を生成する。ＤＰＴＸ１６０は、フレーム画像のデータを生成する際に、リンク確立時に得た画像表示装置２００＿１のディスプレイ仕様に関するデータセットや表示回路１５０から供給される同期信号に基づきＭＳＡデータやフレーミング・シンボルを生成してフレーム画像のデータ内に埋め込む。また、ＤＰＴＸ１６０はＲＧＢデータを所定サイズにパッキングしたパケットデータを生成して画像表示装置２００＿１に出力する。ＤＰＴＸ１６０は、画像表示装置２００＿２用のフレーム画像のデータを上記と同様に生成し、画像表示装置２００＿２に出力する。
【００２６】
なお、Ａｄａｐｔｉｖｅ−Ｓｙｎｃがオン、即ちＩｇｎｏｒｅ  ＭＳＡが画像表示装置２００に設定されている場合に、画像表示装置２００ではＭＳＡに含まれるデータそのものを利用しないので、ＤＰＴＸ１６０はＭＳＡデータをフレーム画像のデータに埋め込んでもよいし、埋め込まなくてもよいが、Ｓｉｎｋ機器である画像表示装置２００で独自にＨＳＹＮＣ、ＶＳＹＮＣを生成する際にＭＳＡデータそのものではなく、ＭＳＡデータの受信タイミング等を利用する可能性もあるので、ＤＰＴＸはＭＳＡデータを含めたフレーム構造にした方が接続する画像表示装置の選択肢が広がる可能性がある。
各画像表示装置２００のＤＰＲＸ２１０は、受信したフレーム画像のデータをアンパッキングして、ＲＧＢデータを取り出す。画像表示装置２００の制御手段は、受信したフレーム画像のデータからＨＳＹＮＣとＶＳＹＮＣを生成する。ＡＶプロセッサ２２０は、これらの同期信号に基づいて表示部２３０を駆動し、フレーム画像を表示させる。
【００２７】
＜画像処理装置の機能ブロック＞
図３は、第一の実施形態に係る画像処理装置の機能ブロック図である。画像処理装置１００Ａは、描画回路１３０、ＶＲＡＭ１４０、表示回路１５０＿１、１５０＿２、ＤＰＴＸ１６０、及び同期制御部１７０（同期制御手段）を備える。
【００２８】
描画回路１３０は、描画制御部１３１と描画処理部１３２を備える。
描画制御部１３１は、図１に示すＣＰＵ１２０から出力されるディスプレイリストに基づいて、図示を省略したデータＲＯＭから表示するべき画像のコンテンツデータを読み出して、描画処理部１３２に出力する。なお、データＲＯＭには、ＳＳＤ（Solid State Drive）やＨＤＤ（Hard Disk Drive）等を用いることができる。また、描画制御部１３１は、描画処理部１３２が１フレーム分の画像についての描画を完了したときに、同期制御部１７０に対して描画完了通知を出力する。描画完了通知は、画像処理装置１００に接続された画像表示装置（図１参照）ごとに出力される。
描画処理部１３２は、描画制御部１３１から出力されたコンテンツデータからフレーム画像のデータ（例：ＲＧＢデータ）を生成する。描画処理部１３２は、画像表示装置２００（図１参照）ごとのＲＧＢデータを生成する。
【００２９】
ＶＲＡＭ１４０は、各画像表示装置２００＿１、２００＿２に表示するフレーム画像のデータＦ１、Ｆ２を格納する描画領域１４１＿１、１４１＿２を有している。
【００３０】
表示回路１５０＿１、１５０＿２は、同一の構成であり、それぞれ、タイミング生成部１５１（タイミング生成手段）とＲＧＢ生成部１５６を備える。
【００３１】
タイミング生成部１５１は、水平同期信号（ＨＳＹＮＣ）と垂直同期信号（ＶＳＹＮＣ）を出力する。図４は、タイミング生成部の一例を示す機能ブロック図である。
タイミング生成部１５１は、水平カウンタ１５２、ＨＳＹＮＣ生成部１５４、垂直カウンタ１５３、及びＶＳＹＮＣ生成部１５５（ＶＳＹＮＣ生成手段）を備える。
水平カウンタ１５２は、画像表示装置２００の解像度に応じたドットクロック（Ｄｏｔ＿ＣＬＫ）をカウント（分周）し、水平走査周期信号を出力する。ＨＳＹＮＣ生成部１５４は水平走査周期信号に基づきＨＳＹＮＣを生成する。垂直カウンタ１５３は水平走査周期信号をカウント（分周）し、複数ビットから構成される垂直走査周期信号を出力する。ＶＳＹＮＣ生成部１５５は垂直走査周期信号に基づきＶＳＹＮＣを生成する。
また、タイミング生成部１５１は、垂直走査周期信号の出力時に、画像表示装置において直前のフレームの画像（前フレーム画像）の表示処理が完了したことを示す表示完了通知（Ｄｎ表示完了通知）を出力する。タイミング生成部１５１のＶＳＹＮＣ生成部１５５は、垂直カウンタ１５３から垂直走査周期信号が出力され、且つ後述する処理完了検知部１７２からＶＳＹＮＣ出力通知が出力された場合にＤＰＴＸ１６０に対してＶＳＹＮＣを出力する。水平カウンタ１５２と垂直カウンタ１５３は、夫々、水平／垂直走査周期信号を出力した場合、又は処理完了検知部１７２からリセット信号が出力された場合にリセットし、新たなカウントを開始する。
タイミング生成部１５１から出力される水平同期信号（ＨＳＹＮＣ）と垂直同期信号（ＶＳＹＮＣ）は前述したようにＤＰＴＸ１６０にてＤＰ規格のフレーム構造を生成するために用いられる。
【００３２】
図３に戻り、ＲＧＢ生成部１５６は、ＶＲＡＭ１４０から読み出したＲＧＢデータを出力する。また、ＲＧＢ生成部１５６は、タイミング生成部１５１から出力される垂直走査周期信号に基づいてＤＥ（Data Enable）信号を生成して出力する。
【００３３】
同期制御部１７０は、画像表示装置２００＿１、２００＿２に対応した処理状態監視部１７１＿１、１７１＿２（描画状態監視手段）と、処理完了検知部１７２（処理完了検知手段）を備える。同期制御部１７０は、図１に示すＣＰＵ１２０によって実現される。なお、同期制御部１７０をハードウェア回路として実現してもよい。
処理状態監視部１７１（１７１＿１、１７１＿２）は、描画制御部１３１から描画完了通知が入力され、且つタイミング生成部１５１から表示完了通知が入力された場合に、処理完了通知を出力する。即ち、処理状態監視部１７１は、描画回路１３０による画像データのＶＲＡＭ１４０に対する描画状態、及び画像表示装置２００における前フレーム画像の表示状態を監視する手段である。
処理完了検知部１７２は、２つの処理状態監視部１７１＿１、１７１＿２から夫々処理完了通知が入力された場合に、各表示回路１５０＿１、１５０＿２に対してＶＳＹＮＣ入力通知とＲｅｓｅｔ信号を出力する。即ち、処理完了検知部１７２は、全フレーム画像の描画完了と、全前フレーム画像の表示完了とを検知する手段である。
【００３４】
＜同期制御部の処理＞
同期制御部の処理について説明する。図５は、同期制御部の処理を示したフローチャートである。
まず、処理状態監視部１７１＿１の処理について説明する。
ステップＳ１１において、処理状態監視部１７１＿１は自身をリセットする。
ステップＳ１２において、処理状態監視部１７１＿１は、描画制御部１３１からのＦ１描画完了通知と、表示回路１５０＿１のタイミング生成部１５１からのＤ１表示完了通知の入力を検知する。双方の入力が検知された場合（ステップＳ１２にてＹＥＳ）、ステップＳ１３の処理が実行される。なお、Ｆ１描画完了通知はフレーム画像のデータＦ１についての描画完了通知であり、Ｄ１表示完了通知は画像表示装置２００＿１についての描画完了通知である。
ステップＳ１３において、処理状態監視部１７１＿１は、処理完了通知を処理完了検知部１７２に出力する。
処理状態監視部１７１＿１の処理（ステップＳ２１〜Ｓ２３）は、処理状態監視部１７１＿１の処理と同様であるため、詳細な説明を省略する。なお、Ｆ２描画完了通知はフレーム画像のデータＦ２についての描画完了通知であり、Ｄ２表示完了通知は画像表示装置２００＿２についての描画完了通知である。
【００３５】
続いて、処理完了検知部１７２の処理について説明する。
ステップＳ３１において、処理完了検知部１７２は自身をリセットする。
ステップＳ３２において、処理完了検知部１７２は、処理状態監視部１７１＿１からの処理完了通知と処理状態監視部１７１＿２からの処理完了通知の入力を検知する。双方の入力が検知された場合（ステップＳ３２にてＹＥＳ）、ステップＳ３３の処理が実行される。
ステップＳ３３において、処理完了検知部１７２は、ＶＳＹＮＣ出力通知とリセット信号をタイミング生成部１５１＿１とタイミング生成部１５１＿２に順次出力する。
【００３６】
なお、処理完了検知部１７２からＶＳＹＮＣ出力通知を受けたタイミング生成部１５１は、ＤＰＴＸ１６０に画像表示装置２００用のＶＳＹＮＣを出力する。ＤＰＴＸ１６０は、出力されたＶＳＹＮＣに基づき図２に示すフレーム構造を有するデータを生成して、画像表示装置２００＿１、２００＿２に夫々出力する。
【００３７】
＜効果＞
本実施形態においては、描画回路が各画像表示装置に同期して表示させるフレーム画像の全ての描画を完了し、且つ、全ての画像表示装置が前フレーム画像の表示を完了した場合に、同期制御部がＶＳＹＮＣ出力通知を各表示回路に出力する。表示回路は、ＶＳＹＮＣ出力通知に基づいてＶＳＹＮＣを出力し、ＤＰＴＸはＶＳＹＮＣに基づきパケットデータを生成して画像表示装置に出力する。
以上のように本実施形態によれば、画像表示装置２００＿１用のフレーム画像のデータＦ１と、画像表示装置２００＿２用のフレーム画像のデータＦ２の描画完了を待ってから、表示回路１５０＿１と表示回路１５０＿２に対して同時にＡｄａｐｔｉｖｅ−Ｓｙｎｃを利用した可変長ＶＳＹＮＣ通知を行うことで、画像表示装置２００＿１と画像表示装置２００＿２の表示を同期させることができる。すなわち、Ａｄａｐｔｉｖｅ−Ｓｙｎｃに対応した画像表示装置であれば、複数のディスプレイ間での動画再生速度を一致させることができ、また演出映像のデコードもＶＳＹＮＣ出力通知をトリガーにすることでコマ落ち等を発生させず、滑らかな動画再生を実現することができる。
本実施形態においては、複数の画像表示装置に対して単一のＤＰＴＸを備える例を示したが、ＤＰＴＸは画像表示装置ごとに設けられてもよい。
【００３８】
〔第二の実施形態〕
本発明の第二の実施形態について説明する。図６は、第二の実施形態に係る画像処理装置の機能ブロック図である。なお、第一の実施形態と同一の構成には同一の符号を付してその説明を省略する。
【００３９】
画像処理装置１００Ｂは、第一の実施形態に示した構成に加えてタイマユニット１８０（１８０＿１、１８０＿２）を備える。本実施形態に示すタイマユニット１８０は、画像表示装置２００（図１参照）が１枚のフレーム画像を表示するのに必要な時間（フレームレート）を計時し、この時間が経過した場合に表示完了通知を出力する。例えば、対応する画像表示装置２００がＶＧＡである場合にタイマユニット１８０は計時開始から１６．６８ｍｓ後に表示完了通知を出力し、対応する画像表示装置２００がＳＶＧＡである場合にタイマユニット１８０は、計時開始から１６．５８ｍｓ後に表示完了通知を出力する（図７参照）。このように、タイマユニット１８０は、画像表示装置２００における前フレーム画像の表示開始から表示完了までの時間を経時する。
【００４０】
処理完了検知部１７２は、第一、及び第二処理完了通知の双方の入力を検知した場合に、ＶＳＹＮＣ出力通知とリセット信号を出力する。処理完了検知部１７２は、ＶＳＹＮＣ出力通知を各表示回路１５０のタイミング生成部１５１に出力し、リセット信号を各表示回路１５０のタイミング生成部１５１と各タイマユニット１８０に出力する。タイマユニット１８０はリセット信号に基づいて計時カウンタをリセットし、次の計時を開始する。
【００４１】
以上のように、本実施形態によっても第一の実施形態と同様に、Ａｄｏｐｔｉｖｅ−Ｓｙｎｃを利用した可変長ＶＳＹＮＣ通知を行うことで、複数の画像表示装置の表示を同期させることができる。
なお、表示完了通知は、前フレーム画像の表示完了前のタイミングで出力されないようにする必要がある。しかし、表示完了通知は、画像表示装置による前フレーム画像の表示完了と同時であることはもちろんのこと、これよりも遅いタイミングで出力されても構わない。
【００４２】
〔本発明の実施態様例と作用、効果のまとめ〕
＜第一の実施態様＞
本態様は、ＤｉｓｐｌａｙＰｏｒｔ規格のＡｄａｐｔｉｖｅ−Ｓｙｎｃに対応した複数の画像表示装置２００に夫々フレーム画像を出力する画像処理装置１００であって、ディスプレイリストに基づいて各フレーム画像をＶＲＡＭ１４０に描画する描画回路１３０と、各画像表示装置に夫々ＶＳＹＮＣを出力するＶＳＹＮＣ生成手段（ＶＳＹＮＣ生成部１５５）と、前フレーム画像の表示が各画像表示装置において完了した旨を示す表示完了通知を出力するタイミング生成手段（タイミング生成部１５１、タイマユニット１８０）と、ＶＲＡＭから読み出された各フレーム画像を全ての画像表示装置において同期して表示させるように制御する同期制御手段（同期制御部１７０）と、を備え、同期制御手段は、描画回路による各フレーム画像の描画状態を監視する描画状態監視手段（処理状態監視部１７１）と、描画状態監視手段が全フレーム画像の描画完了を検知し、且つタイミング生成手段から全ての前フレーム画像の表示完了通知が出力された場合に、ＶＳＹＮＣ生成部に夫々ＶＳＹＮＣを出力させるＶＳＹＮＣ出力通知を出力する処理完了検知手段（処理完了検知部１７２）と、を備えたことを特徴とする。
【００４３】
本態様によれば、ＤＰインターフェースのＡｄａｐｔｉｖｅ−Ｓｙｎｃの機能を利用して、複数画面の表示を同期させることが可能となる。
即ち、Ａｄａｐｔｉｖｅ−Ｓｙｎｃ機能を有効にした場合に画像表示装置は、画像処理装置から出力されるＭＳＡを無視して画像を表示するため、アクティブビデオ期間の開始トリガーとなるＶＳＹＮＣの出力タイミングに応じて垂直ブランキング期間が伸張することとなる。逆に言えば、Ａｄａｐｔｉｖｅ−Ｓｙｎｃ機能を有効にした状態であれば、ＶＳＹＮＣの出力タイミングを画像処理装置側で自由に調整することができる。本態様のように、複数の画像表示装置に対してＶＳＹＮＣを同期させて出力すれば、各画像表示装置における画像の表示を同期させることができる。
【００４４】
本実施態様において、ＶＳＹＮＣの出力タイミングは各フレーム画像の描画処理にかかった時間により前後する。仮に、ＶＳＹＮＣをビデオ規格に定められた本来の垂直トータル期間よりも早いタイミングで出力すると、画像表示装置において画像を正常に表示できなくなる虞がある。以上のような問題を回避するため、画像処理装置にタイミング生成手段を設け、本来の垂直トータル期間の終了以降にＶＳＹＮＣを出力するようにしている。
【００４５】
＜第二の実施態様＞
本態様に係る画像処理装置１００においてタイミング生成手段（タイミング生成部１５１）は、各画像表示装置２００に対応したドットクロックを計数するカウンタ（水平カウンタ１５２）を備えることを特徴とする。
タイミング生成手段は、ビデオ規格に定められた本来の垂直トータル期間の終了以降にＶＳＹＮＣを出力するようにＶＳＹＮＣの出力タイミングを調整する手段であり、ドットクロックを計数するカウンタを利用することができる。本実施態様に係るタイミング生成手段は、各画像表示装置に応じたドットクロックを計数するので、垂直トータル期間を正確に把握することができ、各画像表示装置における前フレームの表示完了と同時に表示完了通知を出力することができる。
【００４６】
＜第三の実施態様＞
本態様に係る画像処理装置１００においてタイミング生成手段は、前フレーム画像の表示開始から表示完了までの時間を経時するタイマユニット１８０であることを特徴とする。
【００４７】
タイミング生成手段は、ビデオ規格に定められた本来の垂直トータル期間の終了以降にＶＳＹＮＣを出力するようにＶＳＹＮＣの出力タイミングを調整する手段であり、時間を計時するタイマユニットを利用することができる。タイミング生成手段にタイマユニットを利用する場合、ドットクロックを計数する場合に比べて垂直トータル期間の終了と表示完了通知との間に誤差が発生しうる。しかし、タイミング生成手段は、ビデオ規格に定められた本来の垂直トータル期間よりも早いタイミングでＶＳＹＮＣが出力されないようにできればよい。つまり、表示完了通知は垂直トータル期間の終了と同時か、これよりも遅いタイミングで出力されればよく、必ずしも厳密な正確性を要求されるものではない。
【００４８】
＜第四の実施態様＞
本態様に係る画像処理システム１は、画像処理装置１００と、画像処理装置から出力された各フレーム画像を夫々表示する複数の画像表示装置２００と、を備えたことを特徴とする。
本態様は、上記各実施態様と同様の効果を奏する。
【符号の説明】
【００４９】
１…画像処理システム、１００…画像処理装置、１１０…画像処理回路、１２０…ＣＰＵ、１３０…描画回路、１３１…描画制御部、１３２…描画処理部、１４０…ＶＲＡＭ、１４１…描画領域、１５０…表示回路、１５１…タイミング生成部（タイミング生成手段）、１５２…水平カウンタ、１５３…垂直カウンタ、１５４…ＨＳＹＮＣ生成部、１５５…ＶＳＹＮＣ生成部（ＶＳＹＮＣ生成手段）、１５６…ＲＧＢ生成部、１６０…ＤＰＴＸ、１７０…同期制御部（同期制御手段）、１７１…処理状態監視部（描画状態監視手段）、１７２…処理完了検知部（処理完了検知手段）、１８０…タイマユニット、２００…画像表示装置、２１０…ＤＰＲＸ、２２０…ＡＶプロセッサ、２３０…表示部
【図１】
2018112695.tif 000004
【図２】
2018112695.tif 000005
【図３】
2018112695.tif 000006
【図４】
2018112695.tif 000007
【図５】
2018112695.tif 000008
【図６】
2018112695.tif 000009
【図７】
2018112695.tif 000010
【図８】
2018112695.tif 000011