(57)【要約】      （修正有）【課題】ゲート・ドレイン間容量を低減し、スイッチングスピードを向上した半導体装置を提供する。【解決手段】半導体装置は、半導体領域上において、制御電極１６と第１の主電極１５との間に配置された第１の絶縁層１７と、第１の絶縁層１７上に離間して配置された複数の第１のプレート６０と、第１のプレート６０上に配置された第２の絶縁層１８と、第２の絶縁層１８上に離間して配置された複数の第２のプレート６１と、第２の絶縁層上において、第２のプレート６１よりも制御電極１６側に配置され、第２の主電極１４に電気的に接続した第３のプレート６２と、を備える。第３のプレート６２と制御電極１６側の第１のプレート６０の少なくとも一部が重なっている。【選択図】図１
2018157008.tif 000002
【特許請求の範囲】
【請求項１】
半導体領域と、
前記半導体領域上に設けられた第１の主電極と、
前記半導体領域上に設けられた第２の主電極と、
前記半導体領域上に設けられ、前記第１の主電極と前記第２の主電極との間に設けられた制御電極と、
前記半導体領域上において、前記制御電極と前記第１の主電極との間に配置された第１の絶縁層と、
前記第１の絶縁層上に離間して配置された複数の第１のプレートと、
前記第１のプレート上に配置された第２の絶縁層と、
前記第２の絶縁層上に離間して配置された複数の第２のプレートと、
前記第２の絶縁層上において、前記第２のプレートよりも前記制御電極側に配置され、前記第２の主電極に電気的に接続した第３のプレートと、を備え、
前記第３のプレートと前記制御電極側の前記第１のプレートの少なくとも一部が重なっていることを特徴とする半導体装置。
【請求項２】
前記第１のプレートと前記第３のプレートとの間の厚みは前記第１の絶縁層の厚みよりも小さいことを特徴とする請求項１の半導体装置。
【請求項３】
前記制御電極にフィールドプレートがあり、
前記フィールドプレートと前記第１のプレートとの間の距離は前記第１のプレートと前記第３のプレートとの間の厚みよりも大きいことを特徴とする請求項１又は２の半導体装置。
【請求項４】
前記第３のプレートの幅が前記第１のプレートの幅よりも広いことを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、横型デバイスを備える半導体装置に関する。
【背景技術】
【０００２】
２次元電子ガス（２ＤＥＧ）をチャンネルとして動作する半導体装置として、例えばＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）が知られている。ＨＥＭＴにおいては、図３の半導体装置１００で示すように、電子走行層（例えばＧａＮ）１１と電子供給層（例えばＡｌＧａＮ）１２の界面における電子走行層１１側に２次元電子ガス層（２ＤＥＧ）１３が形成される。ソース電極１４とドレイン電極１５間におけるチャンネルはこの２次元電子ガス層１３を含み、ゲート電極１６下に生じる空乏層を制御することによって、半導体装置はオン・オフのスイッチング動作を行う。
【０００３】
特に窒化物系半導体から成るＨＥＭＴにおいては、窒化物系半導体の禁制帯幅が広く、かつ２次元電子ガス層の電子の飽和速度が高いために、オン抵抗が低く大電力でのスイッチング動作が可能である。半導体装置は、低いオン抵抗が要求されると共に、５００Ｖ以上の高電圧がドレイン電極に印加されることもあるため、ゲート電極とドレイン電極との間に高い耐圧が要求される。この耐圧には、オフ時のゲート・ドレイン間において電界が局所的に高くなる箇所の影響が大きい。すなわち、この電界集中が発生する箇所が存在すると、この箇所でアバランシェ降伏が生じやすく、半導体装置の耐圧が低くなる。このため、特許文献１のように、ドレイン電極やゲート電極と電気的に接続したフィールドプレートを窒化物系半導体上に絶縁膜を介して設ける構造が知られている。更に、図３の半導体装置１００のように、ドレイン電極１５とゲート電極１６に其々フィールドプレート２１、２４が窒化物系半導体１２上に絶縁膜１７を介して設けられており、ドレイン電極１５とゲート電極１６との間にフローティング電位であって互いに離間した複数のプレート６０を設けた構造が知られている。これにより、ドレイン・ゲート間に印加された電位が容量結合されたプレート６０によって分圧され、プレート６０下の窒化物系半導体１２若しくは２次元電子ガス層１３に印加される電位がプレート６０の電圧に対応した電位とすることができる。これにより、電界が局所的に高くなる箇所を抑制し、半導体装置１００の耐圧を高めることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００７−５３７５９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ゲート・ドレイン間容量ＣＧＤは半導体装置のスイッチングスピードに大きく寄与する。ＨＥＭＴにおいては、電子走行層（例えばＧａＮ）と電子供給層（例えばＡｌＧａＮ）の界面における電子走行層側に２次元電子ガス層があるので、広範囲にわたってゲート・ドレイン間容量ＣＧＤが生じるため、ゲート・ドレイン間容量ＣＧＤが問題となる。図３に示す半導体装置１において、ゲート・ドレイン間容量ＣＧＤは、ゲート電極に接続したフィールドプレートと２ＤＥＧとの間の容量だけでなく、ゲート電極側のプレート６０を介した容量も加算されてしまう。
【０００６】
そこで、本発明はかかる問題点に鑑みてなされたものであり、上記問題点を解決することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、半導体領域と、半導体領域上に設けられた第１の主電極と、半導体領域上に設けられた第２の主電極と、半導体領域上に設けられ、第１の主電極と第２の主電極との間に設けられた制御電極と、半導体領域上において、制御電極と第１の主電極との間に配置された第１の絶縁層と、第１の絶縁層上に離間して配置された複数の第１のプレートと、第１のプレート上に配置された第２の絶縁層と、第２の絶縁層上に離間して配置された複数の第２のプレートと、第２の絶縁層上において、第２のプレートよりも制御電極側に配置され、第２の主電極に電気的に接続した第３のプレートと、を備え、第３のプレートと制御電極側の第１のプレートの少なくとも一部が重なっていることを特徴とする。
【発明の効果】
【０００８】
本発明は以上のように構成されているので、スイッチングスピードを向上した半導体装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】半導体装置１０の断面図である。
【図２】半導体装置１０のメカニズムを示す模式図である。
【図３】従来の半導体装置１００のメカニズムを示す模式図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態となる半導体装置について説明する。但し、図面は模式的なものであり、各層の厚みの比率などは現実のものとは異なることに留意すべきである。また、以下に示す実施形態は、この発明の技術的思想を具現化するための装置を例示するものであって、この発明の実施形態は構成部品の材質、形状、構造、配置などを下記のものに限定するものでは無い。
【００１１】
一実施形態の半導体装置１０の断面図を図１で示す。半導体装置１０は、２つの主電極間に形成された２次元電子ガス（２ＤＥＧ）がチャンネルとして用いられるＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）である。この半導体装置１０においては、第１の半導体層である電子走行層１１上に、第２の半導体層である電子供給層１２が形成されている。電子走行層１１は、ノンドープの単結晶ＧａＮ層であり、例えばシリコン基板等の基板１上にエピタキシャル成長によって形成される。その厚さは例えば０．５〜１０μｍ程度である。基板２上に電子走行層１１を直接成長させるのではなく、ＡｌＧａＮ等のバッファ層２を介してバッファ層２上に電子走行層１１を成長させてもよい。電子走行層１１は、例えばＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって基板１上に形成することができる。電子供給層１２は、例えば混晶ＡｌｘＧａ１−ｘＮ（ｘ＝０．１〜０．４）であり、その厚さは５〜５０ｎｍ程度である。ＡｌＧａＮの格子定数はＧａＮよりも小さい。周知のように、この構造においては、バンド構造の不連続性が発生するために、電子走行層１１と電子供給層１２の界面における電子走行層１１側に２次元電子ガス（２ＤＥＧ）層１３が形成される。電子供給層１２も、例えばＭＯＣＶＤ法によって電子走行層１１上に形成することができる。
【００１２】
電子走行層１１上に形成された第１の主電極（２つの主電極のうちの一方）であるソース電極１４と、電子走行層１１上に形成された第２の主電極（２つの主電極のうちの他方）であるドレイン電極１５が２ＤＥＧと電気的に接続しており、半導体装置がオン時にドレイン電極１５から２ＤＥＧを介してソース電極１４へ主電流が流れる。ソース電極１４とドレイン電極１５は、２ＤＥＧとオーミック接合できる金属として、例えばＴｉ／Ａｕ等で構成される。ソース電極１４とドレイン電極１５との間の電子走行層１１上にはゲート電極（制御電極）１６を備える。ゲート電極１６は、例えば２ＤＥＧとショットキー接合され、ゲート電極１６に閾値以上の電圧を印加してゲート電極１６直下の２ＤＥＧを空乏層によって遮断することができる材料で構成され、例えばＮｉ／Ａｕが用いられる。また、この半導体装置１０（ＨＥＭＴ）のゲート閾値を正の電圧としてノーマリーオフ動作させるためには、ｐ型金属酸化物半導体（例えばＮｉＯｘ）等を用いることもできる。この場合、ｐ型金属酸化物半導体と金属との積層構造を用いることができる。
【００１３】
電子供給層１２上に第１の絶縁層１７が形成されている。第１の絶縁層１７は、例えばＴＥＯＳ膜上にＳｉＯ２膜で構成され、ソース電極１４とゲート電極１６との間、ドレイン電極１５とゲート電極１６との間を被覆し、例えば０．２μｍ〜２μｍ程度の厚さとすることができる。ドレイン電極１５とゲート電極１６との間の第１の絶縁層１７上には、ドレイン電極１５と電気的に接続した第１のフィールドプレート２１がゲート電極１６側に延伸するように形成されている。更に、ドレイン電極１５とゲート電極１６との間の第１の絶縁層１７上には、ゲート電極１６と電気的に接続した第２のフィールドプレート２４がドレイン電極１５側に延伸するように形成されている。そして、第１のフィールドプレート２１と第２のフィールドプレート２４との間の第１の絶縁層１７上に複数の第１のプレート６０が互いに離間して形成されている。
【００１４】
第１のフィールドプレート２１上、第２のフィールドプレート２４上、複数の第１のプレート６０上に第２の絶縁層１８が形成されている。第２の絶縁層１８は、例えばＴＥＯＳ膜で構成され、ソース電極１４とゲート電極１６との間の上方、ドレイン電極１５とゲート電極１６との間の上方を被覆し、例えば０．１μｍ〜１μｍ程度の厚さとすることができる。ドレイン電極１５とゲート電極１６との間の第２の絶縁層１８上には、ビア配線２２を介してドレイン電極１５と電気的に接続した第３のフィールドプレート２３がゲート電極１６側に延伸するように形成されている。更に、ドレイン電極１５とゲート電極１６との間の第２の絶縁層１８上には、ビア配線２５を介してゲート電極１６と電気的に接続した第４のフィールドプレート２６がドレイン電極１５側に延伸するように形成されている。そして、第３のフィールドプレート２３と第４のフィールドプレート２６との間の第２の絶縁層１８上に複数の第２のプレート６１が互いに離間して形成されている。
【００１５】
第１のフィールドプレート２１、ビア配線２２、第３のフィールドプレート２３、第２のフィールドプレート２４、ビア配線２５、第４のフィールドプレート２６はソース電極１４やドレイン電極１５と同様の金属で構成することができる。第１のプレート６０、第２のプレート６１、第３のプレート６２は不純物をドープした導電性ポリシリコン又はソース電極１４やドレイン電極１５と同様の金属で構成することができる。
【００１６】
図１で示すように、ソース電極１４とゲート電極１６との間の第１の絶縁層１７上には、ソース電極１４と電気的に接続した第５のフィールドプレート２７がゲート電極１６側に延伸するように形成されていても良い。更に、第５のフィールドプレート２７上にも第２の絶縁層１８が形成されており、ソース電極１４とゲート電極１６との間の第２の絶縁層１８上には、ビア配線２８を介してソース電極１４と電気的に接続した第６のフィールドプレート２９がゲート電極１６側に延伸するように形成されていても良い。
【００１７】
複数の第２のプレート６１のうち、最もゲート電極１６側の第２のプレート６１（以下、第３のプレート６２という）はソース電極１４と電気的に接続されている。このため、第３のプレート６２とソース電極１４との間の接続はゲート電極１６、第２のフィールドプレート２４、及び第４のフィールドプレート２６上を超えて接続するか、これらを迂回して接続されている。残りの第２のプレート６１と第１のプレート６０はフローティング電位となっている。
半導体装置１０の構成においては、第２のフィールドプレート２４側、つまりゲート電極１６側の第１のプレート６０と第３のプレート６２が半導体装置１０を上方から見てＹ１だけ重なっている。これにより、第３のプレート６２と第２のフィールドプレート２４側の第１のプレート６０との間の容量を第２のフィールドプレート２４と第２のフィールドプレート２４側の第１のプレート６０との間の容量よりも小さくすることができる。よって、図２のように、第２のフィールドプレート２４側の第１のプレート６０との間の容量は２ＤＥＧとの間の容量に比べて第３のプレート６２との間の容量が支配的になり、第２のフィールドプレート２４側の第１のプレート６０はゲート・ドレイン間容量ＣＧＤに与える影響を大幅に低減することができる。また、第２のフィールドプレート２４側の第１のプレート６０はソース電極１４の電位＋αの電位となり、耐圧の低下を抑制することができる。
【００１８】
また、半導体装置１０の構成においては、第４のフィールドプレート２６は第２のフィールドプレート２４よりもドレイン電極１５側に延びておらず、第４のフィールドプレート２６と同じ第２の絶縁膜１８上の第３のプレート６３をソース電極１４と電気的に接続している。これにより、ソース電極１４と同電位の第３のプレート６３とドレイン電極１５と同電位の第３のフィールドプレート２３との間の距離を出来る限り確保して耐圧の低下を抑制しつつ、ゲート電極１６近傍の電界集中を抑制することができる。
【００１９】
また、半導体装置１０の構成においては、第１のプレート６０はドレイン・ゲート間のチャンネル内の電界集中の緩和のため、等間隔に配置されている事が望ましい。これにより、図２で示すように、隣り合う第１のプレート６０同士は容量結合され、第１のプレート６０の直下の２ＤＥＧが第１のプレート６０の電位に応じた電位となるので、ドレイン・ゲート間の電圧を等間隔に分圧することができる。
【００２０】
また、第２のプレート６１は半導体装置１０の外部から侵入する外来イオンに対するシールドとして機能するため、隣合う第２のプレート６１の間隔は第３のプレート６２と第３のフィールドプレートとの間を等間隔に配置されている事が望ましい。これにより、図１の上側から侵入する外来イオンが第２のプレート６１の下側へと侵入することを抑制することができる。上記目的を達成するため、半導体装置１０を上方から見て、第１のプレート６０と第３のプレート６２がＹ１だけ重なっているが、第１のプレート６０と第２のプレート６１は重ならない事が望ましい。
【００２１】
また、第１のプレート６０と第３のプレート６２との間の厚みＨ１は第１の絶縁層の厚みＨ２よりも薄いことが望ましい。これにより、第２のフィールドプレート２４側の第１のプレート６０との間の容量は２ＤＥＧとの間の容量に比べて第３のプレート６２との間の容量が支配的になり、第２のフィールドプレート２４側の第１のプレート６０はゲート・ドレイン間容量ＣＧＤに与える影響を大幅に低減することができる。
【００２２】
また、第２のフィールドプレート２４と第２のフィールドプレート２４側の第１のプレート６０との間の距離Ｙ３は第１のプレート６０と第３のプレートとの間の厚みＨ１よりも大きいことが望ましい。これにより、第２のフィールドプレート２４側の第１のプレート６０との間の容量は２ＤＥＧとの間の容量に比べて第３のプレート６２との間の容量が支配的になり、第２のフィールドプレート２４側の第１のプレート６０はゲート・ドレイン間容量ＣＧＤに与える影響を大幅に低減することができる。
【００２３】
また、第３のプレート６２の幅Ｙ２が第１のプレート６０の幅Ｙ４よりも大きいことが望ましい。これにより、第２のフィールドプレート２４側の第１のプレート６０との間の容量は２ＤＥＧとの間の容量に比べて第３のプレート６２との間の容量が支配的になり、第２のフィールドプレート２４側の第１のプレート６０はゲート・ドレイン間容量ＣＧＤに与える影響を大幅に低減することを容易に実現することができる。
【００２４】
なお、上記の例においては、電子走行層としてＧａＮから成る第１の窒化物系半導体、電子供給層としてＡｌＧａＮから成る第２の窒化物系半導体を用いた例につき記載したが、電子走行層としてInＧａＮから成る第１の窒化物系半導体、電子供給層としてＧａＮから成る第２の窒化物系半導体の場合や、電子走行層としてＧａAsから成る第１の窒化物系半導体、電子供給層としてＡｌＧａAsから成る第２の窒化物系半導体の場合など、２次元電子ガスが用いられる半導体装置であれば同様の効果を奏することは明らかである。また、 ２次元電子ガス層が形成されていないＭＥＳＦＥＴにおいても同様の効果を奏することは明らかである。すなわち、上記の材料以外の半導体層の構成においても本願発明が適用できることは明らかである。
【００２５】
また、絶縁層の材料は第１の絶縁層１７と第２の絶縁層１８とで異なる材料を用いることも可能である。 
このように、本発明はここでは記載していない、様々な実施形態を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【００２６】
１      基板
２      バッファ層
１０    半導体装置
１１    電子走行層
１２    電子供給層
１３    ２次元電子ガス（２ＤＥＧ）層
１４    ソース電極
１５    ドレイン電極
１６    ゲート電極
１７    第１の絶縁層
１８    第２の絶縁層
２１    第１のフィールドプレート
２２、２５      ビア配線
２３    第３のフィールドプレート
２４    第２のフィールドプレート
２６    第４のフィールドプレート
６０    第１のプレート
６１    第２のプレート
６２    第３のプレート
【図１】
2018157008.tif 000003
【図２】
2018157008.tif 000004
【図３】
2018157008.tif 000005