(57)【要約】【課題】微細化を損なうことなく電圧ドロップの発生を抑止し、微細化を進めて配線間距離が狭小化してもクロストークやノイズの影響を遮断することができる信頼性の高い電子機器を実現する。【解決手段】多層配線構造は、垂直方向に連続して複数の第１配線１が積層されてなる配線群１１と、単層の第２配線２と、垂直方向で隣り合う配線群１１と第２配線２との間の第１領域、垂直方向で隣り合う第２配線２間の第２領域、水平方向で隣り合う配線群１１と第２配線２との間の第３領域、及び水平方向で隣り合う第２配線２間の第４領域のうち、少なくとも１つの領域に設けられた第３配線３とを備えており、第３配線３は、第１領域及び第２領域では第２配線２よりも幅広であり、第３領域及び第４領域では第２配線２の厚みよりも厚い。【選択図】図１
2018041831.tif 000002
【特許請求の範囲】
【請求項１】
配線構造を備えた電子機器であって、
前記配線構造は、
垂直方向に連続して複数の第１配線が積層されてなる配線群と、
単層の第２配線と、
垂直方向で隣り合う前記配線群と前記第２配線との間の第１領域、垂直方向で隣り合う前記第２配線間の第２領域、水平方向で隣り合う前記配線群と前記第２配線との間の第３領域、及び水平方向で隣り合う前記第２配線間の第４領域のうち、少なくとも１つの領域に設けられた第３配線と、
を含み、
前記第３配線は、前記第１領域及び前記第２領域では前記第２配線よりも幅広であり、前記第３領域及び前記第４領域では前記第２配線の厚みよりも厚いことを特徴とする電子機器。
【請求項２】
前記第１領域及び前記第２領域の前記第３配線は、当該第３配線の属する配線層のビアを除いた部分の８０％以下の厚みであることを特徴とする請求項１に記載の電子機器。
【請求項３】
複数の前記第２配線は、前記配線群を構成する前記複数の第１配線のうち、非連続部分の前記第１配線と同一の配線層に形成されていることを特徴とする請求項１又は２に記載の電子機器。
【請求項４】
前記第３配線は、５ｎｍ以上の厚みであることを特徴とする請求項１〜３のいずれか１項に記載の電子機器。
【請求項５】
平面視で離間する前記配線群同士が、前記第１領域及び前記第２領域の前記第３配線を介して電気的に接続されていることを特徴とする請求項１〜４のいずれか１項に記載の電子機器。
【請求項６】
前記配線群同士は、前記第１領域及び前記第２領域の前記第３配線を介して上下に位置することを特徴とする請求項５に記載の電子機器。
【請求項７】
前記第３配線は、電気的にフローティングの状態に形成されていることを特徴とする請求項１〜４のいずれか１項に記載の電子機器。
【請求項８】
前記第３領域及び前記第４領域の前記第３配線は、前記配線群を構成する前記複数の第１配線と同一層で連続的に積層されてなることを特徴とする請求項１〜４のいずれか１項に記載の電子機器。
【請求項９】
前記配線群は、前記第１配線間に前記第１領域及び前記第２領域の前記第３配線の一部が形成されていることを特徴とする請求項１〜８のいずれか１項に記載の電子機器。
【請求項１０】
配線構造を備えた電子機器の製造方法であって、
前記配線構造を形成する際に、
垂直方向に連続して複数の第１配線が積層されてなる配線群と、
単層の第２配線と、
水平方向で隣り合う前記配線群と前記第２配線との間の第１領域、水平方向で隣り合う前記第２配線間の第２領域、垂直方向で隣り合う前記配線群と前記第２配線との間の第３領域、及び垂直方向で隣り合う前記第２配線間の第４領域のうち、少なくとも１つの領域に設けられた第３配線と、
を形成し、
前記第３配線を、前記第１領域及び前記第２領域では前記第２配線よりも幅広に、前記第３領域及び前記第４領域では前記第２配線の厚みよりも厚く形成することを特徴とする電子機器の製造方法。
【請求項１１】
前記第１領域及び前記第２領域の前記第３配線を、当該第３配線の属する配線層のビアを除いた部分の８０％以下の厚みに形成することを特徴とする請求項１０に記載の電子機器の製造方法。
【請求項１２】
複数の前記第２配線を、前記配線群を構成する前記複数の第１配線のうち、非連続部分の前記第１配線と同一の配線層に形成することを特徴とする請求項１０又は１１に記載の電子機器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器及びその製造方法に関するものである。
【背景技術】
【０００２】
半導体集積回路（ＬＳＩ）が形成されている半導体装置では、近年集積回路のムーアの法則に則って、トランジスタ数が１．５年毎に２倍に増加していると言われている。しかしながら、ＬＳＩの加工寸法には、微細化の限界が見えてきている現況にある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−１７６１０１号公報
【特許文献２】特開２００１−１９６３７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＬＳＩ等の多層配線構造は、例えばローカル配線領域、その上方のセミグローバル配線領域、その上方のグローバル配線領域が積層形成されてなる。グローバル配線領域の微細化には、以下のような問題がある。
【０００５】
第１に、グローバル配線領域では、電圧ドロップ等が発生するという問題がある。配線用インターポーザや３次元実装でも、グローバル配線において、電源配線等で同様の問題が表出し始めている。グローバル配線領域を構成する信号配線及び電源配線では、いずれも更なる微細化の要求がある。信号配線は今後も微細化が進むと考えられる一方で、電源配線は電圧ドロップ等の問題があるために更なる微細化が困難である。
第２に、グローバル配線領域では、信号配線の微細化が進み、隣り合う信号配線において配線間距離が狭くなると、信号配線のクロストークやノイズの影響が出始めるという問題がある。
【０００６】
本発明は、配線構造において、微細化を損なうことなく電圧ドロップの発生を抑止し、微細化を進めて配線間距離が狭小化してもクロストークやノイズの影響を遮断することができる信頼性の高い電子機器及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
１つの態様では、配線構造を備えた電子機器であって、前記配線構造は、垂直方向に連続して複数の第１配線が積層されてなる配線群と、単層の第２配線と、垂直方向で隣り合う前記配線群と前記第２配線との間の第１領域、垂直方向で隣り合う前記第２配線間の第２領域、水平方向で隣り合う前記配線群と前記第２配線との間の第３領域、及び水平方向で隣り合う前記第２配線間の第４領域のうち、少なくとも１つの領域に設けられた第３配線とを含み、前記第３配線は、前記第１領域及び前記第２領域では前記第２配線よりも幅広であり、前記第３領域及び前記第４領域では前記第２配線の厚みよりも厚い。
【０００８】
１つの態様では、配線構造を備えた電子機器の製造方法であって、前記配線構造を形成する際に、垂直方向に連続して複数の第１配線が積層されてなる配線群と、単層の第２配線と、水平方向で隣り合う前記配線群と前記第２配線との間の第１領域、水平方向で隣り合う前記第２配線間の第２領域、垂直方向で隣り合う前記配線群と前記第２配線との間の第３領域、及び垂直方向で隣り合う前記第２配線間の第４領域のうち、少なくとも１つの領域に設けられた第３配線とを形成し、前記第３配線を、前記第１領域及び前記第２領域では前記第２配線よりも幅広に、前記第３領域及び前記第４領域では前記第２配線の厚みよりも厚く形成する。
【発明の効果】
【０００９】
１つの側面として、配線構造において、微細化を損なうことなく電圧ドロップの発生を抑止し、微細化を進めて配線間距離が狭小化してもクロストークやノイズの影響を遮断することができる信頼性の高い電子機器及びその製造方法が実現する。
【図面の簡単な説明】
【００１０】
【図１】本実施形態による電子機器の多層配線構造の主要構成を示す概略斜視図である。
【図２】第１領域及び第２領域に形成されたシールド層の厚みの適正範囲について説明するための模式図である。
【図３】本実施形態による電子機器の多層配線構造を簡略化して示す概略斜視図である。
【図４】本実施形態の多層配線構造における電源配線の配線長と単位面積当たりの電流値との関係について、比較例との比較に基づいて示す特性図である。
【図５】比較例の多層配線構造を簡略化して示す概略斜視図である。
【図６】本実施形態の多層配線構造における信頼性を説明するための概略斜視図である。
【図７】本実施形態による電子機器の製造方法を工程順に示す概略断面図である。
【図８】図７に引き続き、本実施形態による電子機器の製造方法を工程順に示す概略断面図である。
【図９】図８に引き続き、本実施形態による電子機器の製造方法を工程順に示す概略断面図である。
【図１０】メッキシード層に開口及び分断溝の加工を施してシールド層を形成する場合を示す概略斜視図である。
【図１１】本実施形態による電子機器の製造方法を工程順に示す概略断面図である。
【図１２】図１１に引き続き、本実施形態による電子機器の製造方法を工程順に示す概略断面図である。
【図１３】図１２に引き続き、本実施形態による電子機器の製造方法を工程順に示す概略断面図である。
【発明を実施するための形態】
【００１１】
以下、電子機器及びその製造方法の実施形態について、図面を参照して詳細に説明する。
なお、図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
【００１２】
［多層配線構造の構成］
図１は、本実施形態による電子機器の多層配線構造の主要構成を示す概略斜視図である。図１において、空隙部分には絶縁膜やビアが形成されているが、見易さを考慮して絶縁膜及びビアの図示を省略している。多層配線構造は、配線、ビア及び絶縁膜を有してなる配線層が多層に積層されてなる、いわゆるレイヤー・バイ・レイヤー構造として形成されている。
【００１３】
この多層配線構造は、ローカル配線領域、その上方のセミグローバル配線領域、その上方のグローバル配線領域が積層形成されてなり、図１ではグローバル配線領域のみを示している。このグローバル配線領域は例えば、電源配線群１１、複数の信号配線２、及び各種のシールド層３ａ，３ｂ，３ｃ，３ｄを有して構成されている。電源配線１及び信号配線２は、例えばＣｕを材料としてメッキ法等により形成される。シールド層３ａ，３ｂ，３ｃ，３ｄは、メッキシード層４を利用することで形成される。メッキシード層４は、例えばＣｕ（上層）／Ｔｉ（下層）で形成される。
【００１４】
電源配線群１１は、垂直方向に連続して複数の第１配線である電源配線１が積層されてなる。本実施形態では、電源配線群１１は、上下で隣接する電源配線１間にメッキシード層４が形成されており、電源配線１がメッキシード層４と一体の導電体となって電源配線として機能する。信号配線２は、単層の第２配線である。シールド層３ａ，３ｂ，３ｃ，３ｄは、それぞれ、水平方向又は垂直方向で隣り合う電源配線群１１と信号配線２との間及び水平方向又は垂直方向で隣り合う信号配線２間の少なくとも一方に設けられた第３配線である。
【００１５】
シールド層は、第１領域、第２領域、第３領域、及び第４領域のうち、少なくとも１つの領域に設けられる。第１領域は、垂直方向で隣り合う電源配線群１１と信号配線２との間の領域である。第２領域は、垂直方向で隣り合う信号配線２間の領域である。シールド層は、第１領域及び第２領域では、水平方向に薄膜状に広がっており、信号配線２よりも幅広に形成される。なおこの場合、シールド層を信号配線２と同幅又は信号配線２よりも幅狭に形成しても良い。シールド層を信号配線２と同幅又は幅狭に形成しても、ある程度のシールド機能を発揮するものと考えられる。第３領域は、水平方向で隣り合う電源配線群１１と信号配線２との間の領域である。第４領域は、水平方向で隣り合う信号配線２間の領域である。シールド層は、第３領域及び第４領域では、垂直方向に薄膜状に広がっており、信号配線２の厚み（高さ）よりも厚く（高く）形成される。なおこの場合、シールド層を信号配線２と同じ厚み（高さ）又は信号配線２の厚み（高さ）よりも薄く（低く）形成しても良い。シールド層を信号配線２と同じ厚み（高さ）で形成又は薄く（低く）形成しても、ある程度のシールド機能を発揮するものと考えられる。
【００１６】
シールド層３ａは、第２領域のシールド層の例示であり、着目する信号配線２を垂直方向に並ぶ信号配線２と遮断するものであって、電気的に浮遊状態（フローティングの状態）に形成されている。シールド層３ｂは、第２領域のシールド層の例示であり、着目する信号配線２ａをその上方の信号配線又は電源配線（不図示）と遮断するものであって、シールド層３ｄと電気的に接続され、例えば接地電位とされている。シールド層３ｂには、例えば所定の開口３ｂＡや分断溝３ｂＢが形成される。シールド層３ｃは、第１領域のシールド層の例示であり、着目する信号配線２を垂直方向に並ぶ電源配線群１１と遮断するものであって、平面視で離間する電源配線群１１同士を電気的に接続している。シールド層３ｄは、第４領域のシールド層の例示であり、着目する信号配線２ｃをその並列する信号配線２と遮断するものであって、電源配線群１１を構成する４層の電源配線１と同一の配線３ｄＡでメッキシード層４を介して連続的に積層されて形成されている。
【００１７】
第１領域及び第２領域に形成されたシールド層の厚みの適正範囲について、図２を用いて説明する。図２では、シールド層３上に２層の電源配線１が積層された電源配線群１１が形成されており、シールド層３を挟んだ上方及び下方にそれぞれ信号配線２が形成されている。
【００１８】
最低限のシールド機能を確保する観点から、図２（ａ）に示すように、水平方向に広がるシールド層の厚みの下限値は５ｎｍ程度である。これは、第３領域及び第４領域に形成される垂直方向に広がるシールド層でも同様である。
【００１９】
シールド層３は、電源やグランドの電圧降下を防止する観点からは、厚い方が望ましい。しかしながら、図２（ｂ）に示すように、信号配線２よりも薄くなければならない。シールド層３が信号配線２よりも厚いと、その上方の信号配線２とショートしてしまう。信号配線２とのクリアランス（Ｓ）は、ショートマージンと同一とすることができる。従って、シールド層３の厚みの上限値は、当該シールド層３の属する配線層の厚み（Ｔ１）からビアの高さ（Ｔｖ）を除いた配線部分の高さの８０％程度とすることが望ましい。この値以下であると、製造ばらつきを考慮すればシールド層３がその上方の信号配線２とショートする可能性が低くなる。ここで、「ビア」とは、シールド層３の上方の信号配線２と並んでこれと同一層に形成された信号配線（不図示）の下部に接続された接続部である。
【００２０】
以上により、シールド層３の厚み（Ｔ２）の適正範囲は、Ｔ１＝Ｓ＋Ｔ２として、以下のようになる。
５ｎｍ≦Ｔ２≦０．８（Ｔ１−Ｔｖ）
【００２１】
以下、上記の多層配線構造を設けたことによる作用効果について説明する。
図３は、本実施形態による電子機器の多層配線構造を簡略化して示す概略斜視図である。図３では、グローバル配線領域において、シールド層の図示を省略している。
電源配線群１１は、垂直方向に連続して複数の電源配線１が積層されている。これにより、平面視において電源配線群１１の実効的な占有面積が小さくなり、電圧ドロップの発生させることなくグローバル配線領域の微細化に寄与する。
【００２２】
信号配線２は、電源配線群１１を構成する複数の電源配線１のうちの非連続部分の電源配線１と同一の配線層に形成されている。図３の例では、電源配線群１１が３層の電源配線１からなり、グローバル配線領域の１層目の配線層に電源配線１と並んで信号配線２が、その上方で３層目の配線層に電源配線１と並んで信号配線２が形成されている。この場合、信号配線２の非連続の積層構成を採らない（１本の信号配線２のみ）場合に比べて、信号配線２について２倍の密度が得られる。
【００２３】
図４は、本実施形態の多層配線構造における電源配線の配線長と単位面積当たりの電流値との関係について、比較例との比較に基づいて示す特性図である。図５は、比較例の多層配線構造を簡略化して示す概略斜視図である。
比較例では、グローバル配線領域において、電源配線１０１が水平方向に幅広に形成されている。比較例の電源配線１０１の幅を１０μｍで高さを１μｍ、本実施形態の電源配線群１１の幅を２μｍで高さを６μｍとすると、本実施形態では比較例の約２．６倍の電力輸送量が得られることが判る。
【００２４】
図６は、本実施形態の多層配線構造における信頼性を説明するための概略斜視図である。
本実施形態では、比較例と異なり、電源配線群１１を構成する連続する２層の電源配線１間に、シールド層と同一層のメッキシード層４が挿入されている。メッキシード層４は、例えばＣｕ（上層）／Ｔｉ（下層）からなり、Ｔｉがバリア層として機能する。この構成により、配線材料のマイグレーションによるボイド拡散が電源配線１の積層界面のメッキシード層４によって抑制され、断箇所の広がりが抑えられる。これにより、エレクトロマイグレーション耐性が向上し、許容電流密度が増加する。
【００２５】
以上のように、単位面積当たりの電力輸送量の増加、及びエレクトロマイグレーション耐性の更なる向上により、電源配線への許容電流量が増え、結果として電力性能が向上することになる。
【００２６】
本実施形態では、グローバル配線領域において、シールドの被対象である信号配線２の配置状況やシールドの対象である電源配線１及び信号配線２の配置状況等に応じて、４種のシールド層３ａ，３ｂ，３ｃ，３ｄが設けられている。これらのシールド層は、シールドの被対象である信号配線２と垂直方向に並んで電源配線１や他の信号配線２が配されている場合には、当該信号配線２よりも幅広に形成される。一方、シールドの被対象である信号配線２と水平方向に並んで電源配線１や他の信号配線２が配されている場合には、当該信号配線２の厚みよりも厚く形成される。このようなシールド層は、当該信号配線２の確実なノイズ遮断機能を発揮する。これらのシールド層は、電源配線１及び信号配線２をメッキ形成する際のメッキシード層４を利用することで形成される。シールド層３ａ，３ｂ，３ｃ，３ｄにより、所定の信号配線２について近接配置された電源配線群１１又は信号配線２からのノイズの影響が確実に遮断される。
【００２７】
［電子機器の製造方法（１）］
以下、本実施形態による電子機器の製造方法の一例について説明する。図７〜図９は、本実施形態による電子機器の製造方法を工程順に示す概略断面図である。図１０は、メッキシード層に開口及び分断溝の加工を施してシールド層を形成する場合を示す概略斜視図である。図１０では、シールド層の下方の図示は省略している。ここでは、セミアディティブ法によりグローバル配線領域を形成する場合を例示する。
【００２８】
先ず、図７（ａ）に示すように、機能素子としてＭＯＳトランジスタ２１、ローカル配線領域２２、及びセミグローバル配線領域２３を順次形成する。
詳細には、半導体基板３０上にゲート絶縁膜３１を介してゲート電極３２及びその両側面のサイドウォール３３を形成する。ゲート電極３２及びサイドウォール３３の両側の半導体基板３１にイオン注入によりソース／ドレイン領域３４を形成する。以上により、ＭＯＳトランジスタ２１が形成される。なお、図７（ｂ）以降の各図においては、ＭＯＳトランジスタ２１及びローカル配線領域２２の図示を省略する。
【００２９】
ＭＯＳトランジスタ２１を埋め込むように層間絶縁膜３５を形成し、層間絶縁膜３５にゲート電極３２、ソース／ドレイン領域３４と電気的に接続されるコンタクトプラグ３６を形成する。
【００３０】
次に、ローカル配線領域２２を形成する。ローカル配線領域２２は、層間絶縁膜２０内に埋め込まれるように、複数の配線層が積層形成されてなる。配線層は、配線３７、ビア３８、及び層間絶縁膜２０等から形成される。最下層の配線３７は、コンタクトプラグ３６と適宜電気的に接続される。
【００３１】
次に、セミグローバル配線領域２３を形成する。セミグローバル配線領域２３は、層間絶縁膜３９内に埋め込まれるように、複数の配線層が積層形成されてなる。配線層は、配線４０、不図示のビア、及び層間絶縁膜３９等から形成される。本実施形態では、セミグローバル配線領域２３において、最上層の配線４０の一部が信号配線とされている。
【００３２】
続いて、グローバル配線領域２４を形成する。
１層目の配線層を形成する。先ず、図７（ｂ）及び図１０（ａ）に示すように、メッキシード層４１及びレジストマスク４２を形成する。
詳細には、層間絶縁膜３９上の全面に、スパッタ法等により例えばＣｕ（上層）／Ｔｉ（下層）を堆積する。これにより、メッキシード層４１が形成される。
メッキシード層４１上にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、メッキシード層４１の表面の一部を露出する配線形状の開口４２ａを有するレジストマスク４２が形成される。
【００３３】
次に、図７（ｃ）及び図１０（ｂ）に示すように、電源配線４３及び信号配線４４を形成する。
詳細には、電解メッキ法により、レジストマスク４２の開口４２ａを埋め込むようにＣｕを堆積する。これにより、電源配線４３及び信号配線４４が形成される。
【００３４】
次に、図８（ａ）に示すように、シールド層４５を形成する。
詳細には、先ず図１０（ｃ）に示すように、レジストマスク４２をアッシング処理又はウェット処理により除去する。
図１０（ｄ）に示すように、メッキシード層４１でシールド層を形成すべく、露出したメッキシード層４１の除去する部分にレーザ光を照射する。メッキシード層４１のＣｕは、大気中でレーザ光を照射することにより酸化してＣｕ酸化層となる。メッキシード層４１は薄いため、レーザ光の照射部位は最深部まで酸化される。ここで、レーザ光の照射によりメッキシード層４１の表面に形成されたＣｕ酸化層を不動態被膜として残すことも可能である。
【００３５】
Ｃｕ酸化層は、フッ酸等のフッ化水素酸化物によって除去することができる。フッ酸等をエッチャントとして、メッキシード層４１をウェットエッチングする。これにより、メッキシード層４１のレーザ光の照射部位が除去される。ここでは、電源配線４３と電気的に接続されたメッキシード４１の一部が残存し、当該メッキシード４１でシールド層４５が形成される。シールド層４５は、図１のシールド層３ｃに相当するものであり、５ｎｍ程度以上で、１層目の配線層、即ちメッキシード４１を含む電源配線４３又は信号配線４４の８０％以下の厚みに形成される。ここで、図１０（ｅ）に示すように、シールド層４５を形成する際に、例えば図１のシールド層３ｂのように、シールド層４５に所定の開口４５ａ及び分断溝４５ｂを形成することも可能である。
【００３６】
次に、図８（ｂ）に示すように、感光性絶縁膜４６を形成する。
詳細には、電源配線４３、信号配線４４、及びシールド層４５を埋め込むように、感光性絶縁膜４６を塗布形成する。
【００３７】
次に、図８（ｃ）に示すように、感光性絶縁膜４６に開口４６ａを形成する。
詳細には、感光性絶縁膜４６を露光し、電源配線４３の表面の一部を露出する開口４６ａを形成する。
【００３８】
次に、図９（ａ）に示すように、メッキシード層４７及びレジストマスク４８を形成する。
詳細には、開口４６ａの内壁面を含む感光性絶縁膜４６上の全面に、スパッタ法等により例えばＣｕ（上層）／Ｔｉ（下層）を堆積する。これにより、メッキシード層４７が形成される。
メッキシード層４７上にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、メッキシード層４７の表面の一部を露出する配線形状の開口４８ａ，４８ｂを有するレジストマスク４８が形成される。開口４８ａは、開口４６ａと連通して電源配線４３の上方に位置するメッキシード層４７の部分を露出する開口である。開口４８ｂは、信号配線４４の上方に位置するメッキシード層４７の部分を露出する開口である。
【００３９】
次に、図９（ｂ）に示すように、電源配線４９及び信号配線５１を形成する。
詳細には、電解メッキ法により、レジストマスク４８の開口４８ａ，４８ｂを埋め込むようにＣｕを堆積する。これにより、電源配線４９及び信号配線５１が形成される。電源配線４９は、電源配線４３上にメッキシード層４７を介して連続的に積層される。信号配線５１は、信号配線４４と感光性絶縁膜４６を介し、信号配線４４とは非連続的に形成される。レジストマスク４８は、アッシング処理又はウェット処理により除去される。
【００４０】
しかる後、図８（ｂ）〜図９（ｂ）と同様の諸工程を再度行う。このとき、複数の電源配線がメッキシード層５３を介して連続的に積層された電源配線からなる電源配線群と、非連続的な複数の信号配線とが形成される。
【００４１】
そして、電源配線及び信号配線を埋め込むように、感光性絶縁膜を塗布形成する。以上により、多層配線構造を有する電子機器が形成される。
【００４２】
［電子機器の製造方法（２）］
以下、本実施形態による電子機器の製造方法の他の例について説明する。図１１〜図１３は、本実施形態による電子機器の製造方法を工程順に示す概略断面図である。ここでは、ダマシン法によりグローバル配線領域を形成する場合を例示する。
【００４３】
先ず、第１の実施形態の図７（ａ）と同様に、機能素子としてＭＯＳトランジスタ２１、ローカル配線領域２２、及びセミグローバル配線領域２３を順次形成する。本実施形態の図１１〜図１３では、ＭＯＳトランジスタ２１及びローカル配線領域２２の図示を省略する。
【００４４】
続いて、グローバル配線領域２４を形成する。
１層目の配線層を形成する。先ず、図１１（ａ）に示すように、配線溝６１ａを有する絶縁膜６１及びメッキシード層６２を形成する。
詳細には、上部絶縁膜３９上の全面に絶縁膜６１を堆積する。絶縁膜６１をリソグラフィー及びエッチングにより加工し、配線が形成される配線溝６１ａを形成する。
配線溝６１ａの内壁面を覆うように、絶縁膜６１上にスパッタ法等により例えばＣｕ（上層）／Ｔｉ（下層）を堆積する。これにより、メッキシード６２が形成される。
【００４５】
次に、図１１（ｂ）に示すように、電源配線６３及び信号配線６４を形成する。
詳細には、電解メッキ法により、絶縁膜６１の配線溝６１ａを埋め込むようにＣｕを堆積する。絶縁膜６１の表面をストッパーとしてＣｕに化学機械研磨（Chemical-Mechanical Polishing：ＣＭＰ）を施し、Ｃｕを平坦化する。以上により、絶縁膜６１の配線溝６１ａをＣｕ埋め込む電源配線６３及び信号配線６４が形成される。
【００４６】
次に、図１１（ｃ）に示すように、層間絶縁膜６５及び絶縁膜６６を形成する。
詳細には、電源配線６３及び信号配線６４を埋め込むように、層間絶縁膜６５を形成する。層間絶縁膜６５上に、ＣＭＰの研磨ストッパーとなる絶縁膜６６を形成する。
【００４７】
次に、図１１（ｄ）に示すように、レジストマスク６７を形成する。
詳細には、絶縁膜６６上にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、絶縁膜６６の表面の一部を露出する開口６７ａを有するレジストマスク６７が形成される。
【００４８】
次に、図１２（ａ）に示すように、絶縁膜６６に開口６６ａを形成する。
詳細には、レジストマスク６７を用いて、絶縁膜６６の開口６７ａから露出する部分をエッチングして除去する。これにより、絶縁膜６６に開口６６ａが形成される。
【００４９】
次に、図１２（ｂ）に示すように、レジストマスク６８を形成する。
詳細には、先ずレジストマスク６７をアッシング処理又はウェット処理により除去する。
開口６６ａ内を含む絶縁膜６６上にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、電源配線６３の上方に相当する絶縁膜６６の表面の一部を露出する開口６８ａを有するレジストマスク６８が形成される。
【００５０】
次に、図１２（ｃ）に示すように、層間絶縁膜６５及び絶縁膜６６に開口６９を形成する。
詳細には、レジストマスク６８を用いて、層間絶縁膜６５及び絶縁膜６６の開口６８ａから露出する部分をエッチングして除去する。これにより、層間絶縁膜６５及び絶縁膜６６に電源配線６３の上面を露出する開口６９が形成される。
【００５１】
次に、図１３（ａ）に示すように、メッキシード層７１を形成する。
詳細には、先ずレジストマスク６８をアッシング処理又はウェット処理により除去する。
開口６９の内壁面を含む全面に、スパッタ法等により例えばＣｕ（上層）／Ｔｉ（下層）を堆積する。これにより、メッキシード層７１が形成される。
【００５２】
次に、図１３（ｂ）に示すように、電源配線７２及びシールド層７３を形成する。
詳細には、先ず、電解メッキ法により、絶縁膜６６の開口６６ａを埋め込むようにメッキシード層７１上にＣｕを堆積する。
次に、絶縁膜６６の表面をストッパーとして、メッキシード層７１及びＣｕにＣＭＰを施して平坦化する。これにより、電源配線７２及びシールド層７３が一体形成される。電源配線７３は、電源配線６３上にメッキシード層７１を介して連続的に積層される。メッキシード層６２，７１及び電源配線６３，７２により、電源配線群７０が構成される。シールド層７３は、信号配線６４の上方に位置するように形成される。
【００５３】
しかる後、配線溝を有する層間絶縁膜の形成及び配線の埋め込み形成を繰り返し行い、上層の層間絶縁膜の形成等の諸工程を経て、多層配線構造を有する電子機器が形成される。
【００５４】
以上説明したように、本実施形態によれば、多層配線構造において、微細化を損なうことなく電圧ドロップの発生を抑止し、微細化を進めて配線間距離が狭小化してもクロストークやノイズの影響を遮断することができる。
【００５５】
以下、電子機器及びその製造方法の諸態様について、付記としてまとめて記載する。
【００５６】
（付記１）配線構造を備えた電子機器であって、
前記配線構造は、
垂直方向に連続して複数の第１配線が積層されてなる配線群と、
単層の第２配線と、
垂直方向で隣り合う前記配線群と前記第２配線との間の第１領域、垂直方向で隣り合う前記第２配線間の第２領域、水平方向で隣り合う前記配線群と前記第２配線との間の第３領域、及び水平方向で隣り合う前記第２配線間の第４領域のうち、少なくとも１つの領域に設けられた第３配線と、
を含み、
前記第３配線は、前記第１領域及び前記第２領域では前記第２配線よりも幅広であり、前記第３領域及び前記第４領域では前記第２配線の厚みよりも厚いことを特徴とする電子機器。
【００５７】
（付記２）前記第１領域及び前記第２領域の前記第３配線は、当該第３配線の属する配線層のビアを除いた部分の８０％以下の厚みであることを特徴とする付記１に記載の電子機器。
【００５８】
（付記３）複数の前記第２配線は、前記配線群を構成する前記複数の第１配線のうち、非連続部分の前記第１配線と同一の配線層に形成されていることを特徴とする付記１又は２に記載の電子機器。
【００５９】
（付記４）前記第３配線は、５ｎｍ以上の厚みであることを特徴とする付記１〜３のいずれか１項に記載の電子機器。
【００６０】
（付記５）平面視で離間する前記配線群同士が、前記第１領域及び前記第２領域の前記第３配線を介して電気的に接続されていることを特徴とする付記１〜４のいずれか１項に記載の電子機器。
【００６１】
（付記６）前記配線群同士は、前記第１領域及び前記第２領域の前記第３配線を介して上下に位置することを特徴とする付記５に記載の電子機器。
【００６２】
（付記７）前記第３配線は、電気的にフローティングの状態に形成されていることを特徴とする付記１〜４のいずれか１項に記載の電子機器。
【００６３】
（付記８）前記第３領域及び前記第４領域の前記第３配線は、前記配線群を構成する前記複数の第１配線と同一層で連続的に積層されてなることを特徴とする付記１〜４のいずれか１項に記載の電子機器。
【００６４】
（付記９）前記配線群は、前記第１配線間に前記第１領域及び前記第２領域の前記第３配線の一部が形成されていることを特徴とする付記１〜８のいずれか１項に記載の電子機器。
【００６５】
（付記１０）配線構造を備えた電子機器の製造方法であって、
前記配線構造を形成する際に、
垂直方向に連続して複数の第１配線が積層されてなる配線群と、
単層の第２配線と、
水平方向で隣り合う前記配線群と前記第２配線との間の第１領域、水平方向で隣り合う前記第２配線間の第２領域、垂直方向で隣り合う前記配線群と前記第２配線との間の第３領域、及び垂直方向で隣り合う前記第２配線間の第４領域のうち、少なくとも１つの領域に設けられた第３配線と、
を形成し、
前記第３配線を、前記第１領域及び前記第２領域では前記第２配線よりも幅広に、前記第３領域及び前記第４領域では前記第２配線の厚みよりも厚く形成することを特徴とする電子機器の製造方法。
【００６６】
（付記１１）前記第１領域及び前記第２領域の前記第３配線を、当該第３配線の属する配線層のビアを除いた部分の８０％以下の厚みに形成することを特徴とする付記１０に記載の電子機器の製造方法。
【００６７】
（付記１２）複数の前記第２配線を、前記配線群を構成する前記複数の第１配線のうち、非連続部分の前記第１配線と同一の配線層に形成することを特徴とする付記１０又は１１に記載の電子機器の製造方法。
【００６８】
（付記１３）前記第３配線を、５ｎｍ以上の厚みに形成することを特徴とする付記１０〜１２のいずれか１項に記載の電子機器の製造方法。
【００６９】
（付記１４）平面視で離間する前記配線群同士を、前記第１領域及び前記第２領域の前記第３配線を介して電気的に接続することを特徴とする付記１０〜１３のいずれか１項に記載の電子機器の製造方法。
【００７０】
（付記１５）前記配線群同士を、前記第１領域及び前記第２領域の前記第３配線を介して上下に位置するように形成することを特徴とする付記１４に記載の電子機器の製造方法。
【００７１】
（付記１６）前記第３配線を、電気的にフローティングの状態に形成することを特徴とする付記１０〜１３のいずれか１項に記載の電子機器の製造方法。
【００７２】
（付記１７）前記第３領域及び前記第４領域の前記第３配線を、前記配線群を構成する前記複数の第１配線と同一層で連続的に積層して形成することを特徴とする付記１０〜１３のいずれか１項に記載の電子機器の製造方法。
【００７３】
（付記１８）前記配線群について、前記第１配線間に前記第１領域及び前記第２領域の前記第３配線の一部を前記第１配線のシード層として形成することを特徴とする付記１０〜１７のいずれか１項に記載の電子機器の製造方法。
【符号の説明】
【００７４】
１，４３，４９，６３，７２  電源配線
２，４４，５１，６４  信号配線
３，３ａ，３ｂ，３ｃ，３ｄ，４５，７３  シールド層
３ｂＡ，４２ａ，４５ａ，４６ａ，４８ａ，４８ｂ，６６ａ，６７ａ，６８ａ，６９  開口
３ｂＢ，４５ｂ  分断溝
３ｄＡ，３７，４０  配線
４，４１，４７，６２，７１  メッキシード層
１１，７０  電源配線群
２０，３５，３９，６５  層間絶縁膜
２１  ＭＯＳトランジスタ
２２  ローカル配線領域
２３  セミグローバル配線領域
２４  グローバル配線領域
３０  半導体基板
３１  ゲート絶縁膜
３２  ゲート電極
３３  サイドウォール
３４  ソース／ドレイン領域
３６  コンタクトプラグ
３８  ビア
４２，４８，６７，６８  レジストマスク
４６  感光性絶縁膜
６１，６６  絶縁膜
６１ａ  配線溝
【図１】
2018041831.tif 000003
【図２】
2018041831.tif 000004
【図３】
2018041831.tif 000005
【図４】
2018041831.tif 000006
【図５】
2018041831.tif 000007
【図６】
2018041831.tif 000008
【図７】
2018041831.tif 000009
【図８】
2018041831.tif 000010
【図９】
2018041831.tif 000011
【図１０】
2018041831.tif 000012
【図１１】
2018041831.tif 000013
【図１２】
2018041831.tif 000014
【図１３】
2018041831.tif 000015