(57)【要約】【課題】温度センサの数を増やさなくても、スイッチング素子の温度異常を効率良く検出できる電圧変換装置を提供する。【解決手段】電圧変換装置１００は、直流電源１の直流電圧を交流電圧に変換する第１変換回路１１と、第１変換回路１１で変換された交流電圧を直流電圧に変換する第２変換回路１２とを備えている。第１変換回路１１と第２変換回路１２とは、トランスＴｒによって絶縁されている。第１変換回路１１は、主スイッチング素子Ｓ２と、補助スイッチング素子Ｓ１と、入力インダクタＬｉｎと、トランスＴｒの一次巻線Ｗ１と、コンデンサＣ１と、コンデンサＣ２とを有している。補助スイッチング素子Ｓ１よりも主スイッチング素子Ｓ２に近い位置において、１個の温度センサ（サーミスタ）Ｔｈが主スイッチング素子Ｓ２の近傍に配置されている。【選択図】図１
2018057181.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の直流電圧をスイッチングして交流電圧に変換する第１変換回路と、
前記第１変換回路で変換された交流電圧を整流して直流電圧に変換する第２変換回路と、を備え、
前記第１変換回路と前記第２変換回路とは、トランスによって絶縁されており、
前記第１変換回路は、主スイッチング素子と、補助スイッチング素子と、入力インダクタと、前記トランスの一次巻線と、第１コンデンサと、第２コンデンサとを有し、
前記直流電源に対して、前記入力インダクタと前記主スイッチング素子とは直列に接続されており、
前記一次巻線と前記第２コンデンサとの直列回路が、前記主スイッチング素子に対して並列に接続されており、
前記第１コンデンサと前記補助スイッチング素子との直列回路が、前記一次巻線に対して並列に接続されており、
前記第２変換回路は、前記トランスの二次巻線と、前記二次巻線に発生した交流電圧を整流する整流素子と、を有している電圧変換装置において、
前記補助スイッチング素子よりも前記主スイッチング素子に近い位置において、１個の温度センサが前記主スイッチング素子の近傍に配置されている、ことを特徴とする電圧変換装置。
【請求項２】
請求項１に記載の電圧変換装置において、
前記温度センサは、前記入力インダクタから一定距離以上離れた位置に設けられている、ことを特徴とする電圧変換装置。
【請求項３】
請求項１または請求項２に記載の電圧変換装置において、
前記温度センサは、前記トランスから一定距離以上離れた位置に設けられている、ことを特徴とする電圧変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータなどの電圧変換装置に関し、特に、スイッチング素子の温度上昇を検出するための温度センサの配置に関する。
【背景技術】
【０００２】
たとえば、入力側と出力側が絶縁された絶縁型ＤＣ−ＤＣコンバータでは、入力側に、直流電源の直流電圧をスイッチングして交流電圧に変換する第１変換回路が設けられ、出力側に、第１変換回路で変換された交流電圧を整流して直流電圧に変換する第２変換回路が設けられる。そして、第１変換回路と第２変換回路とは、トランスによって絶縁されている。
【０００３】
このような絶縁型ＤＣ−ＤＣコンバータには、昇圧チョッパ（ブーストコンバータ）とハーフブリッジ型のＤＣ−ＤＣコンバータとを複合化したブーストハーフブリッジ方式（以下「ＢＨＢ方式」と表記）と呼ばれるものがある。非特許文献１〜４には、このようなＢＨＢ方式の絶縁型ＤＣ−ＤＣコンバータが記載されている。
【０００４】
たとえば、特許文献３のＤＣ−ＤＣコンバータにおいては、入力側の第１変換回路に、主スイッチング素子と、補助スイッチング素子と、入力インダクタと、トランスの一次巻線と、２つのコンデンサとが設けられている。また、出力側の第２変換回路には、２つのダイオードと、２つのコンデンサと、トランスの二次巻線とが設けられている。
【０００５】
第１変換回路の主スイッチング素子と補助スイッチング素子は、所定のデューティで片方づつＯＮする。主スイッチング素子がＯＮの期間では補助スイッチング素子はＯＦＦとなり、補助スイッチング素子がＯＮの期間では主スイッチング素子はＯＦＦとなる。主スイッチング素子がＯＮすると、トランスの一次巻線に一方のコンデンサの電圧が印加されて、トランスの二次巻線に電力が伝達される。このときの一次巻線の電圧は、入力電圧に等しくなる。一方、補助スイッチング素子がＯＮすると、トランスの一次巻線に他方のコンデンサの電圧が印加されて、トランスの二次巻線に電力が伝達される。このときの一次巻線の電圧は、入力電圧とデューティに依存する。
【０００６】
このようなＤＣ−ＤＣコンバータにおいて、主スイッチング素子および補助スイッチングは、一般に、ＦＥＴ（電界効果トランジスタ）のような発熱を伴う半導体素子から構成されている。そして、素子自体の故障や回路の故障などによって、スイッチング素子に過電流が流れると、素子が発熱して高温となり、温度の異常上昇により素子が熱損傷したり、熱破壊したりすることがある。また、スイッチング素子の近傍に配置されている他の素子が、熱の影響を受けて特性が変化することもある。このため、スイッチング素子の温度の異常を検出するサーミスタなどの温度センサが設けられる。特許文献１〜４には、このような温度センサを発熱素子の近傍に配置して当該素子の温度を検出し、温度が異常の場合に所定の制御を行うことで素子や回路を保護する技術が記載されている。
【０００７】
特許文献１では、スイッチング素子やトランス等の発熱部品の近傍に、温度センサが設けられている。特許文献２では、２つのスイッチング素子のそれぞれの近傍に、温度センサが設けられている。特許文献３では、４つのスイッチング素子の近傍に、配置箇所を特定せずに１個の温度センサが設けられている。特許文献４では、並列接続された複数のダイオードからなる第１のダイオード回路と、並列接続された複数のダイオードからなる第２のダイオード回路のそれぞれに対して、配置箇所を特定せずに１個の温度センサが設けられている。
【０００８】
特許文献２のように、複数のスイッチング素子のそれぞれに対応して温度センサを設けると、各素子ごとに温度を検出することができるが、スイッチング素子の数だけ温度センサが必要となる。一方、特許文献３や特許文献４のように、複数のスイッチング素子に対して１個の温度センサを設けた場合は、温度センサの数は少なくて済むが、各素子の温度を個別に検出することはできない。このため、複数のスイッチング素子間で、通電電流の大きさに差があることに起因して、各素子の発熱量が異なる場合は、温度の異常を検出できないおそれがあり、信頼性が低下する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００１−２０９４４０号公報
【特許文献２】特開２００４−８０８９０号公報
【特許文献３】特開２００５−３１２１７０号公報
【特許文献４】特開２０１４−１０３７３２号公報
【非特許文献】
【００１０】
【非特許文献１】Shuai Jiang, Dong Cao, Fang Z. Peng and Yuan Li “Grid-Connected Boost-Half-Bridge Photovoltaic Micro Inverter System Using Repetitive Current Control and Maximum Power Point Tracking”, 5-9 Feb. 2012, 2012 Twenty-Seventh Annual IEEE Applied Power Electronics Conference and Exposition (APEC), pp. 590−597
【非特許文献２】Dong Cao, Shuai Jiang, Fang Z. Peng and Yuan Li “Low Cost Transformer Isolated Boost Half-bridge Micro-inverter for Single-phase Grid-connected Photovoltaic System”, 5-9 Feb. 2012 , 2012 Twenty-Seventh Annual IEEE Applied Power Electronics Conference and Exposition (APEC), pp. 71−78
【非特許文献３】Hossein Tahmasebi, “Boost Integrated High Frequency Isolated Half-Bridge ＤＣ−ＤＣ Converter: Analysis, Design, Simulation and Experimental Results”, 2015 A project Report Submitted in Partial Fulfillment of the Requirements for the Degree of MASTER OF ENGINEERING, University of Victoria （https://dspace.library.uvic.ca/bitstream/handle/1828/6427/Tahmasebi_Hossein_MEng_2015.pdf）
【非特許文献４】York Jr, John Benson, ”An Isolated Micro-Converter for Next-Generation Photovoltaic Infrastructure” 2013-04-19 Dissertation submitted to the Faculty of the Virginia Polytechnic Institute and State University （https://vtechworks.lib.vt.edu/bitstream/handle/10919/19326/York_JB_D_2013.pdf）
【非特許文献５】Changwoo Yoon, and Sewan Choi,” Multi-Phase DC-DC converters using a Boost Half Bridge Cell for High Voltage and High Power Applications” IEEE Transactions on Power Electronics (Volume: 26, Issue: 2)
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の課題は、温度センサの数を増やさなくても、スイッチング素子の温度異常を効率良く検出できる電圧変換装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明に係る電圧変換装置は、直流電源の直流電圧をスイッチングして交流電圧に変換する第１変換回路と、この第１変換回路で変換された交流電圧を整流して直流電圧に変換する第２変換回路とを備えている。第１変換回路と第２変換回路とは、トランスによって絶縁されている。第１変換回路は、主スイッチング素子と、補助スイッチング素子と、入力インダクタと、トランスの一次巻線と、第１コンデンサと、第２コンデンサとを有している。直流電源に対して、入力インダクタと主スイッチング素子とは直列に接続されている。一次巻線と第２コンデンサとの直列回路が、主スイッチング素子に対して並列に接続されており、第１コンデンサと補助スイッチング素子との直列回路が、一次巻線に対して並列に接続されている。第２変換回路は、トランスの二次巻線と、二次巻線に発生した交流電圧を整流する整流素子とを有している。そして、補助スイッチング素子よりも主スイッチング素子に近い位置において、１個の温度センサが主スイッチング素子の近傍に配置されている。
【００１３】
本発明では、上記のように構成したことで、発熱量が大きい主スイッチング素子の温度異常を確実に検出することができ、主スイッチング素子の熱損傷や熱破壊を未然に防止することができる。また、各スイッチング素子ごとに温度センサを設ける必要がないので、温度センサの数を最小限にして、コストを低減することができる。
【００１４】
本発明において、温度センサは、入力インダクタから一定距離以上離れた位置に設けられていることが好ましい。さらに、温度センサは、トランスからも一定距離以上離れた位置に設けられていることが好ましい。
【発明の効果】
【００１５】
本発明によれば、温度センサの数を増やさなくても、スイッチング素子の温度異常を効率良く検出できる電圧変換装置を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係る電圧変換装置の回路図である。
【図２】主スイッチング素子と補助スイッチング素子のゲート信号を示した図である。
【図３】電圧変換装置の各部の電圧および電流を示した図である。
【図４】電圧変換装置の各部の電圧および電流の波形図である。
【図５Ａ】区間Ａの電流経路を示した回路図である。
【図５Ｂ】区間Ｂの電流経路を示した回路図である。
【図５Ｃ】区間Ｃの電流経路を示した回路図である。
【図５Ｄ】区間Ｄの電流経路を示した回路図である。
【図５Ｅ】区間Ｅの電流経路を示した回路図である。
【図５Ｆ】区間Ｆの電流経路を示した回路図である。
【図６】スイッチング素子に流れる電流の波形の拡大図である。
【図７】第１変換回路を構成する部品の基板上でのレイアウトを示した平面図である。
【図８】本発明の他の実施形態に係る電圧変換装置の回路図である。
【発明を実施するための形態】
【００１７】
本発明に係る電圧変換装置の実施形態につき、図面を参照しながら説明する。各図において、同一の部分または対応する部分には、同一の符号を付してある。
【００１８】
最初に、図１を参照して、電圧変換装置の回路構成を説明する。図１において、電圧変換装置１００は、前述のＢＨＢ（ブーストハーフブリッジ）方式の絶縁型ＤＣ−ＤＣコンバータであって、リレー１０、第１変換回路１１、第２変換回路１２、ゲートドライバ１３、および制御部１４を備えている。第１変換回路１１と第２変換回路１２は、トランスＴｒによって絶縁されている。この電圧変換装置１００は、たとえば車両に搭載され、バッテリ電圧を昇圧して車載機器などの負荷に供給するＤＣ−ＤＣコンバータとして利用される。
【００１９】
リレー１０は、直流電源１の正極と第１変換回路１１との間に接続されている。直流電源１の負極は、グランドＧに接地されている。リレー１０の動作は、制御部１４からの制御信号Ｋ２によって制御される。
【００２０】
第１変換回路１１は、直流電源１の直流電圧をスイッチングし、かつ昇圧して交流電圧に変換する回路であり、補助スイッチング素子Ｓ１と、主スイッチング素子Ｓ２と、入力インダクタＬｉｎと、トランスＴｒの一次巻線Ｗ１と、コンデンサＣ１およびＣ２とを有している。スイッチング素子Ｓ１およびＳ２は、それぞれＦＥＴ（電界効果トランジスタ）からなる。コンデンサＣ１は本発明における「第１コンデンサ」に相当し、コンデンサＣ２は本発明における「第２コンデンサ」に相当する。第１変換回路１１の回路構成は、後述するサーミスタＴｈが設けられている点を除き、非特許文献３の図２．１に示されている回路構成と同じである。
【００２１】
補助スイッチング素子Ｓ１のソースは、主スイッチング素子Ｓ２のドレインに接続されており、この接続点とリレー１０との間に、入力インダクタＬｉｎが接続されている。補助スイッチング素子Ｓ１のゲートと、主スイッチング素子Ｓ２のゲートは、それぞれゲートドライバ１３に接続されている。
【００２２】
補助スイッチング素子Ｓ１のドレイン・ソース間には、等価的に寄生容量Ｃｓ１と寄生ダイオードＤ１の並列回路が接続されている。同様に、主スイッチング素子Ｓ２のドレイン・ソース間には、等価的に寄生容量Ｃｓ２と寄生ダイオードＤ２の並列回路が接続されている。また、トランスＴｒの一次巻線Ｗ１には、等価的に漏れインダクタンスＬｋが直列に接続されている。
【００２３】
補助スイッチング素子Ｓ１のドレインは、コンデンサＣ１の一端に接続されており、コンデンサＣ１の他端は、コンデンサＣ２の一端に接続されている。コンデンサＣ２の他端は、グランドＧに接地されている。コンデンサＣ１、Ｃ２の接続点と、スイッチング素子Ｓ１、Ｓ２の接続点との間に、トランスＴｒの一次巻線Ｗ１と漏れインダクタンスＬｋとの直列回路が接続されている。
【００２４】
以上の結果、第１変換回路１１においては、直流電源１に対して、入力インダクタＬｉｎと主スイッチング素子Ｓ２とが直列に接続され、一次巻線Ｗ１とコンデンサＣ２との直列回路が、主スイッチング素子Ｓ２に対して並列に接続され、コンデンサＣ１と補助スイッチング素子Ｓ１との直列回路が、一次巻線Ｗ１に対して並列に接続されている。
【００２５】
第２変換回路１２は、第１変換回路１１により昇圧された交流電圧を整流して、直流電圧に変換する回路であり、トランスＴｒの二次巻線Ｗ２と、この二次巻線Ｗ２に発生した交流電圧を整流するダイオードＤ３、Ｄ４と、整流された電圧を平滑化するコンデンサＣ３、Ｃ４とを有している。ダイオードＤ３、Ｄ４は、本発明における「整流素子」の一例である。この第２変換回路１２の回路構成も、非特許文献３の図２．１に示されている回路構成と同じである。
【００２６】
ダイオードＤ３のカソードは、コンデンサＣ３の一端に接続されており、ダイオードＤ３のアノードは、ダイオードＤ４のカソードに接続されている。ダイオードＤ４のアノードは、グランドＧに接地されている。コンデンサＣ３の他端は、コンデンサＣ４の一端に接続されており、コンデンサＣ４の他端は、グランドＧに接地されている。トランスＴｒの二次巻線Ｗ２は、ダイオードＤ３およびＤ４の接続点と、コンデンサＣ３およびＣ４の接続点との間に接続されている。ダイオードＤ３とコンデンサＣ３との接続点と、グランドＧとの間には、負荷Ｒｏが接続されている。
【００２７】
第１変換回路１１において、主スイッチング素子Ｓ２の近傍には、サーミスタＴｈが設けられている。このサーミスタＴｈは、主スイッチング素子Ｓ２の温度を検出するものであって、その出力は制御部１４に与えられる。サーミスタＴｈは、本発明における「温度センサ」の一例である。
【００２８】
図７は、第１変換回路１１を構成する部品の基板上でのレイアウトの一例を示している。基板２０には、銅箔からなる配線パターン２１や、基板の表裏の配線パターン２１（点線は裏側の配線パターン）を電気的に接続するためのスルーホール２２などが形成されている。基板２０上に、第１変換回路１１を構成する補助スイッチング素子Ｓ１、主スイッチング素子Ｓ２、入力インダクタＬｉｎ、トランスＴｒ、コンデンサＣ１、およびコンデンサＣ２が実装されており、これらの部品は、配線パターン２１やスルーホール２２を介して、図１のように電気的に接続されている。なお、コンデンサＣ１およびＣ２は、それぞれ、並列に接続された複数のコンデンサからなるが、図７では便宜上、各コンデンサを１つのブロックで示してある。トランスＴｒの二次側の部品レイアウトについては、図示を省略してある。
【００２９】
図７において、主スイッチング素子Ｓ２の近傍には、１個のサーミスタＴｈが配置されている。このサーミスタＴｈは、基板２０上で、主スイッチング素子Ｓ２に近接して設けられている一方、補助スイッチング素子Ｓ１と距離を置いて設けられている。すなわち、サーミスタＴｈは、補助スイッチング素子Ｓ１よりも主スイッチング素子Ｓ２に近い位置において、主スイッチング素子Ｓ２の近傍に設けられている。また、サーミスタＴｈは、入力インダクタＬｉｎから一定距離以上離れた位置に設けられており、トランスＴｒからも一定距離以上離れた位置に設けられている。サーミスタＴｈの基板２０上の配線については、図示を省略してある。
【００３０】
図１に戻って、ゲートドライバ１３は、制御部１４からの制御信号Ｋ１に基づいて、スイッチング素子Ｓ１、Ｓ２をＯＮ・ＯＦＦさせるためのゲート信号Ｖｇｓ１、Ｖｇｓ２を出力する。これらのゲート信号は、所定のデューティを持ったＰＷＭ（Pulse Width Modulation）信号であり、スイッチング素子Ｓ１、Ｓ２の各ゲートへ与えられる。
【００３１】
図２は、ゲート信号の一例を示しており、（ａ）は主スイッチング素子Ｓ２のゲートに印加されるゲート信号Ｖｇｓ２、（ｂ）は補助スイッチング素子Ｓ１のゲートに印加されるゲート信号Ｖｇｓ１である。Ｔはゲート信号の周期を表しており、Ｄはデューティを表している。スイッチング素子Ｓ１、Ｓ２は、それぞれのゲート信号がＨ（Highレベル）の区間でＯＮとなり、Ｌ（Lowレベル）の区間でＯＦＦとなる。スイッチング素子Ｓ１、Ｓ２は交互にＯＮし、一方がＯＮのときは他方はＯＦＦとなる。なお、実際には、スイッチング素子Ｓ１、Ｓ２の両方が過渡的にＯＮ状態となって回路が短絡するのを防ぐため、ゲート信号にデッドタイム区間が設けられるが、図２ではこれを省略してある。
【００３２】
制御部１４は、ＣＰＵやメモリなどから構成されている。制御部１４は、サーミスタＴｈの出力を取り込み、この出力に基づいて、主スイッチング素子Ｓ２の温度が正常か異常かを判定する。また、制御部１４は、スイッチング素子Ｓ１、Ｓ２のＯＮ・ＯＦＦを制御するための制御信号Ｋ１をゲートドライバ１３に与え、リレー１０のＯＮ・ＯＦＦを制御するための制御信号Ｋ２をリレー１０に与える。
【００３３】
上述した電圧変換装置１００の動作は、概略以下のとおりである。電圧変換装置１００は、リレー１０がＯＮとなり、スイッチング素子Ｓ１、Ｓ２の各ゲートに、ゲートドライバ１３からゲート信号Ｖｇｓ１、Ｖｇｓ２が印加されることによって、動作を開始する。補助スイッチング素子Ｓ１がＯＦＦで、主スイッチング素子Ｓ２がＯＮのときは、直流電源１により入力インダクタＬｉｎにエネルギーが蓄積される。この蓄積エネルギーは、主スイッチング素子Ｓ２のデューティＤによって決まる。また、コンデンサＣ２の電圧がトランスＴｒの一次巻線Ｗ１に印加されて、二次巻線Ｗ２へ伝達され、負荷Ｒｏに電力が供給される。このときのコンデンサＣ２の電圧は、直流電源１の電圧とほぼ等しくなる。
【００３４】
次に、主スイッチング素子Ｓ２がＯＦＦすると、昇圧動作が開始され、入力インダクタＬｉｎに蓄積されたエネルギーが、寄生ダイオードＤ１を介してコンデンサＣ１、Ｃ２を充電する。そして、続く補助スイッチング素子Ｓ１のＯＮによって、コンデンサＣ１の電圧がトランスＴｒの一次巻線Ｗ１に印加されて、昇圧された電圧が二次巻線Ｗ２へ伝達され、負荷Ｒｏに電力が供給される。このときのコンデンサＣ１の電圧は、直流電源１の電圧とデューティＤとによって決まる。
【００３５】
図３は、電圧変換装置１００の各部の電圧および電流を示している。なお、図３においては、図１のサーミスタＴｈ、ゲートドライバ１３、および制御部１４の図示を省略してある（図５Ａ〜図５Ｆにおいても同様）。図３は、非特許文献３の図２．１と基本的に同じであり、図中の各符号の定義は、以下のとおりである。
Ｖｉｎ：入力電圧（直流電源１の電圧）
Ｖｏ：出力電圧
Ｖｓ１：補助スイッチング素子Ｓ１の両端電圧
Ｖｓ２：主スイッチング素子Ｓ２の両端電圧
Ｖｃ１：コンデンサＣ１の両端電圧
Ｖｃ２：コンデンサＣ２の両端電圧
Ｖｃ３：コンデンサＣ３の両端電圧
Ｖｃ４：コンデンサＣ４の両端電圧
Ｖｍ：コンデンサＣ１、Ｃ２の両端電圧
Ｖｐ：トランスＴｒの一次巻線Ｗ１の両端電圧
Ｖｓ：トランスＴｒの二次巻線Ｗ２の両端電圧
ＶＬｉｎ：入力インダクタＬｉｎの両端電圧
ＶＬＫ：漏れインダクタンスＬｋの両端電圧
ｉｉｎ：入力電流
ｉｏ：出力電流
ｉＳＷ１：補助スイッチング素子Ｓ１に流れる電流
ｉＳＷ２：主スイッチング素子Ｓ２に流れる電流
ｉＬＫ：漏れインダクタンスＬｋに流れる電流
【００３６】
図３において、リレー１０がＯＮして回路が動作している定常状態では、図中にも示されているように、Ｖｃ１、Ｖｃ２、Ｖｍ、Ｖｃ３、Ｖｃ４、およびＶｏは、それぞれ以下の式から算出することができる。なお、Ｄは図２に示したデューティ、ｎはトランスＴｒの巻数比である。
Ｖｃ１＝［Ｄ／（１−Ｄ）］・Ｖｉｎ
Ｖｃ２＝Ｖｉｎ
Ｖｍ＝Ｖｃ１＋Ｖｃ２＝［１／（１−Ｄ）］・Ｖｉｎ
Ｖｃ３＝Ｖｃ１・ｎ＝［Ｄ／（１−Ｄ）］・Ｖｉｎ・ｎ
Ｖｃ４＝Ｖｃ２・ｎ＝Ｖｉｎ・ｎ
Ｖｏ＝Ｖｃ３＋Ｖｃ４＝［１／（１−Ｄ）］・Ｖｉｎ・ｎ
これより、コンデンサＣ２の電圧Ｖｃ２は入力電圧Ｖｉｎに等しく、コンデンサＣ１の電圧Ｖｃ１は、入力電圧ＶｉｎとデューティＤによって決まることがわかる。
【００３７】
図４は、図３の各部の電圧および電流の１周期分の波形を示している。本図は、非特許文献３の図２．２を引用したものである。横軸のｔ０〜ｔ６は、それぞれ以下のタイミングを表している。ｔ０は、補助スイッチング素子Ｓ１がＯＦＦした直後のタイミングである。ｔ１は、主スイッチング素子Ｓ２のゲート信号Ｖｇｓ２が立ち上がる（ＬからＨになる）タイミングである。ｔ２は、ゲート信号Ｖｇｓ２によって主スイッチング素子Ｓ２がＯＮするタイミングである。ｔ３は、主スイッチング素子Ｓ２のゲート信号Ｖｇｓ２が立ち下がる（ＨからＬになる）タイミングである。ｔ４は、補助スイッチング素子Ｓ１のゲート信号Ｖｇｓ１が立ち上がる（ＬからＨになる）タイミングである。ｔ５は、ゲート信号Ｖｇｓ１によって補助スイッチング素子Ｓ１がＯＮするタイミングである。ｔ６は、補助スイッチング素子Ｓ１のゲート信号Ｖｇｓ１が立ち下がる（ＨからＬになる）タイミングである。
【００３８】
図５Ａ〜図５Ｆは、１周期内の所定区間における第１変換回路１１と第２変換回路１２の電流経路を示している。各図の下の波形図は、区間Ａ〜Ｆを表示するために、図４の波形図の一部を抜粋したものである。
【００３９】
図５Ａは、区間Ａ（ｔ０〜ｔ１）における電流経路を示している。区間Ａでは、スイッチング素子Ｓ１、Ｓ２はいずれもＯＦＦ状態にある。第１変換回路１１においては、補助スイッチング素子Ｓ１のＯＦＦと同時に、寄生コンデンサＣｓ１の充電が開始され、電圧Ｖｓ１はＶｃ１＋Ｖｃ２まで上昇する。一方、主スイッチング素子Ｓ２の寄生コンデンサＣｓ２は放電し、電圧Ｖｓ２はゼロまで低下する。入力電流ｉｉｎは最小値となり、漏れインダクタンス電流ｉＬＫは正のピーク値となる。第２変換回路１２においては、ダイオードＤ３に流れていた電流ｉＤ３はそのまま流れ続ける。
【００４０】
図５Ｂは、区間Ｂ（ｔ１〜ｔ２）における電流経路を示している。区間Ｂでは、補助スイッチング素子Ｓ１はＯＦＦを継続し、主スイッチング素子Ｓ２はＯＮに切り替わる直前の状態にある。第１変換回路１１においては、ｔ１のタイミングでダイオードＤ２が導通する。このダイオードＤ２に流れる電流がゼロになるまでは、スイッチング素子Ｓ２はＯＮしない。入力電流ｉｉｎは最小値から増加し始め、漏れインダクタンス電流ｉＬＫはゼロまで減少する。第２変換回路１２においては、ダイオードＤ３に流れていた電流ｉＤ３は、ゼロまで減少する。
【００４１】
図５Ｃは、区間Ｃ（ｔ２〜ｔ３）における電流経路を示している。区間Ｃでは、主スイッチング素子Ｓ２がＯＮとなり、補助スイッチング素子Ｓ１はＯＦＦを維持する。第１変換回路１１においては、コンデンサＣ２の電圧Ｖｃ２が、一次巻線Ｗ１と漏れインダクタンスＬｋとの直列回路の両端に印加されて、一次巻線Ｗ１の電圧Ｖｐの極性が正から負へ反転する（図４参照）。入力電流ｉｉｎは増加を続け、漏れインダクタンス電流ｉＬＫはゼロから負方向へ増加し始める。第２変換回路１２においては、ダイオードＤ４が導通し、このダイオードＤ４に電流ｉＤ４が流れ始める。また、二次巻線Ｗ２の電圧Ｖｓの極性が正から負へ反転する（図４参照）。
【００４２】
図５Ｄは、区間Ｄ（ｔ３〜ｔ４）における電流経路を示している。区間Ｄでは、スイッチング素子Ｓ１はＯＦＦ状態を維持し、スイッチング素子Ｓ２もＯＮからＯＦＦに切り替わる。第１変換回路１１においては、寄生コンデンサＣｓ２がＶｓ２＝Ｖｃ１＋Ｖｃ２となるまで充電されるとともに、寄生コンデンサＣｓ１がＶｓ１＝０となるまで放電する。入力電流ｉｉｎは最大となり、漏れインダクタンス電流ｉＬＫは負のピーク値となる。第２変換回路１２においては、ダイオードＤ４に電流ｉＤ４が流れ続ける。
【００４３】
図５Ｅは、区間Ｅ（ｔ４〜ｔ５）における電流経路を示している。区間Ｅでは、主スイッチング素子Ｓ２はＯＦＦを維持し、補助スイッチング素子Ｓ１はＯＮに切り替わる直前の状態にある。第１変換回路１１においては、寄生コンデンサＣｓ１の放電終了と同時に、寄生ダイオードＤ１に電流が流れ始める。このダイオードＤ１の電流がゼロになるまで、補助スイッチング素子Ｓ１はＯＮしない。入力電流ｉｉｎは最大値から減少し始め、漏れインダクタンス電流ｉＬＫは負のピーク値からゼロまで減少する。第２変換回路１２においては、ダイオードＤ４に流れていた電流ｉＤ４は、ゼロまで減少する。
【００４４】
図５Ｆは、区間Ｆ（ｔ５〜ｔ６）における電流経路を示している。区間Ｆでは、補助スイッチング素子Ｓ１がＯＮとなり、主スイッチング素子Ｓ２はＯＦＦを維持する。第１変換回路１１においては、入力電流ｉｉｎは最小値まで減少し、漏れインダクタンス電流ｉＬＫはゼロから正のピーク値まで増加する。第２変換回路１２においては、ダイオードＤ３が導通して、このダイオードＤ３に電流ｉＤ３が流れる。タイミングｔ６で補助スイッチング素子Ｓ１がＯＦＦになると、図５Ａに戻って次の周期へ移行する。
【００４５】
電圧変換装置１００の動作中、サーミスタＴｈは、主スイッチング素子Ｓ２の温度を検出する。サーミスタＴｈの検出出力（温度値）は、制御部１４へ入力される。制御部１４は、サーミスタＴｈが検出した温度値を所定の閾値と比較し、温度値が閾値を超えると、主スイッチング素子Ｓ２の温度が異常上昇したと判断して、所定の制御を実行する。具体的には、制御部１４は、ゲートドライバ１３に対して、ゲート信号Ｖｇｓ１、Ｖｇｓ２の出力の停止を指令するか、または、ゲート信号Ｖｇｓ２のデューティを小さくして、スイッチング素子Ｓ２に流れる電流を制限するなどの制御を行う。あるいは、制御部１４は、リレー１０をＯＦＦに切り替えたり、主スイッチング素子Ｓ２の異常を知らせる警報を出力したりすることも可能である。
【００４６】
ところで、図１の回路において、主スイッチング素子Ｓ２の発熱量と、補助スイッチング素子Ｓ１の発熱量とを比較すると、前者の発熱量のほうが大きくなる。この理由は、以下のとおりである。
【００４７】
図６は、各スイッチング素子Ｓ１、Ｓ２に流れる電流ｉｓｗ１、ｉｓｗ２の波形を拡大した図である。これからわかるように、主スイッチング素子Ｓ２の電流ｉｓｗ２は、1周期Ｔにわたって大部分がプラス（＋）の値であるのに対し、補助スイッチング素子Ｓ１の電流ｉｓｗ１は、1周期Ｔにわたってプラス（＋）とマイナス（−）に振れる。このため、ｉｓｗ１のピーク値ａに比べて、ｉｓｗ２のピーク値ｂが大きくなり、1周期Ｔの平均電流値も、ｉｓｗ２のほうがｉｓｗ１よりも大きくなる。そして、各スイッチング素子Ｓ１、Ｓ２の発熱量は、それぞれに流れる電流の２乗に比例するから、主スイッチング素子Ｓ２の発熱量が、補助スイッチング素子Ｓ１の発熱量よりも大きくなる。
【００４８】
また、このような発熱量の違いは、各スイッチング素子Ｓ１、Ｓ２がＺＶＳ（ゼロボルトスイッチング動作）を行うための条件の違いからも説明できる。ＺＶＳは、スイッチング素子の両端電圧がゼロの状態で素子をＯＮさせることで、スイッチング損失を低減する駆動方式である。非特許文献３によると、補助スイッチング素子Ｓ１についてのＺＶＳの条件は、以下のように表される。
（１／２）・Ｌｋ［｜ｉＬＫ（−pk）｜＋ｉｉｎ（max）］２
＞（１／２）・（Ｃｓ１＋Ｃｓ２）（Ｖｃ１＋Ｖｃ２）２    ・・・  （１）
また、主スイッチング素子Ｓ２についてのＺＶＳの条件は、以下のように表される。
（１／２）・Ｌｋ［ｉＬＫ（＋pk）−ｉｉｎ（min）］２
＞（１／２）・（Ｃｓ１＋Ｃｓ２）（Ｖｃ１＋Ｖｃ２）２    ・・・  （２）
ここで、ｉＬＫ（−pk）は、漏れインダクタンスＬｋに流れる電流ｉＬＫのマイナス側のピーク値であり、ｉＬＫ（＋pk）は、電流ｉＬＫのプラス側のピーク値である（図４参照）。また、ｉｉｎ（max）は、入力電流ｉｉｎの最大値であり、ｉｉｎ（min）は、入力電流ｉｉｎの最小値である（図４参照）。
【００４９】
上記の条件式（１）、（２）を対比すると、補助スイッチング素子Ｓ１の条件式（１）においては、不等式の左辺の［  ］内が加算項であるのに対し、主スイッチング素子Ｓ２の条件式（２）においては、不等式の左辺の［  ］内が減算項となっている。これは、条件式（１）と比べて条件式（２）のほうが、左辺の値が小さいため、不等式が成立しにくいことを意味する。すなわち、主スイッチング素子Ｓ２は、補助スイッチング素子Ｓ１よりもＺＶＳ動作を行いにくい、ということになる。その結果、主スイッチング素子Ｓ２においては、スイッチング損失が増加して、発熱量が大きくなるのである。
【００５０】
このように、図１の回路においては、主スイッチング素子Ｓ２の発熱量が、補助スイッチング素子Ｓ１の発熱量より大きくなり、補助スイッチング素子Ｓ１と主スイッチング素子Ｓ２とは、熱的に非対称となる。したがって、スイッチング素子Ｓ１、Ｓ２のそれぞれに対応して、２個のサーミスタを設けても、発熱量が小さい補助スイッチング素子Ｓ１用のサーミスタは、回路全体からみた場合、スイッチング素子の温度異常の検出に寄与する度合いは小さい。それよりは、発熱量の大きい主スイッチング素子Ｓ２のみにサーミスタを設けたほうが、少ないサーミスタで、高温になりやすい素子の温度異常を確実に検出することができ、効率的である。
【００５１】
こうした理由から、本実施形態では、図７に示したように、１個のサーミスタＴｈを主スイッチング素子Ｓ２の近傍に配置している。このようにすることで、発熱量が大きい主スイッチング素子Ｓ２の温度異常を確実に検出することができ、主スイッチング素子Ｓ２の熱損傷や熱破壊を未然に防止することができる。また、各スイッチング素子Ｓ１、Ｓ２ごとにサーミスタを設ける必要がないので、サーミスタの数を最小限（１個）にして、コストを低減することができる。
【００５２】
また、本実施形態では、図７に示したように、サーミスタＴｈを入力インダクタＬｉｎやトランスＴｒから、一定距離以上離れた位置に配置している。入力インダクタＬｉｎやトランスＴｒも発熱部品であるから、サーミスタＴｈの付近にこれらの部品が存在すると、サーミスタＴｈが当該部品で発生した熱の影響を受ける。このため、主スイッチング素子Ｓ２の温度を、サーミスタＴｈで正確に検出できなくなるおそれがある。そこで、サーミスタＴｈをこれらの部品から遠ざけることにより、主スイッチング素子Ｓ２の温度検出精度を向上させることができる。
【００５３】
以上述べた電圧変換装置１００は、主スイッチング素子Ｓ２と補助スイッチング素子Ｓ１の組が１つだけ設けられた、単相型の電圧変換装置であるが、本発明は、たとえば非特許文献５に記載されているような、主スイッチング素子と補助スイッチング素子の組が複数設けられた、多相型の電圧変換装置にも適用が可能である。この場合は、各組の主スイッチング素子に対応して、サーミスタが設けられる。
【００５４】
多相型の電圧変換装置において、各相の主スイッチング素子と補助スイッチング素子のそれぞれにサーミスタを設けると、相数の２倍のサーミスタが必要となるが、本発明では、多相型の場合でも、サーミスタは主スイッチング素子のみに設けられるので、サーミスタの数は半分（相数分）に抑えられる。
【００５５】
図８は、他の実施形態に係る電圧変換装置１００を示している。この電圧変換装置１００は、第２変換回路１２に出力インダクタＬｏが追加されている点が、図１の電圧変換装置１００と異なっている。その他の構成については、図１と同じであるので、重複する部分の説明は省略する。図８の電圧変換装置１００においても、図１の場合と同様の効果を得ることができる。
【００５６】
本発明では、以上述べた実施形態以外にも、以下のような種々の実施形態を採用することができる。
【００５７】
前記の実施形態においては、電圧変換装置１００がＤＣ−ＤＣコンバータであったが、本発明の電圧変換装置は、たとえば非特許文献１に記載されているような、ＤＣ−ＡＣコンバータであってもよい。この場合は、第２変換回路で得られた直流電圧をスイッチングして交流電圧に変換する、第３変換回路が設けられる。
【００５８】
前記の実施形態においては、温度センサとしてサーミスタＴｈを用いた例を挙げたが、サーミスタの替わりに白金測温抵抗体などを温度センサとして用いてもよい。
【００５９】
前記の実施形態においては、スイッチング素子Ｓ１、Ｓ２としてＦＥＴを用いた例を挙げたが、ＦＥＴの替わりにトランジスタやＩＧＢＴなどを用いてもよい。
【００６０】
前記の実施形態においては、直流電源１と第１変換回路１１との間に設けられる開閉器として、リレー１０を例に挙げたが、リレー１０の替わりにスイッチ、ＦＥＴ、トランジスタなどを用いてもよい。
【００６１】
前記の実施形態においては、第２変換回路１２の整流素子としてダイオードＤ３、Ｄ４を用いたが、ダイオードの替わりにＦＥＴを用いてもよい。
【００６２】
前記の各実施形態においては、車両に搭載される電圧変換装置を例に挙げたが、本発明は、車両用以外の電圧変換装置にも適用することができる。
【符号の説明】
【００６３】
１    直流電源
１１  第１変換回路
１２  第２変換回路
１３  ゲートドライバ
１４  制御部
１００  電圧変換装置
Ｃ１  コンデンサ（第１コンデンサ）
Ｃ２  コンデンサ（第２コンデンサ）
Ｌｉｎ  入力インダクタ
Ｓ１  補助スイッチング素子
Ｓ２  主スイッチング素子
Ｔｈ  サーミスタ（温度センサ）
Ｔｒ  トランス
Ｗ１  一次巻線
Ｗ２  二次巻線
【図１】
2018057181.tif 000003
【図２】
2018057181.tif 000004
【図３】
2018057181.tif 000005
【図４】
2018057181.tif 000006
【図５Ａ】
2018057181.tif 000007
【図５Ｂ】
2018057181.tif 000008
【図５Ｃ】
2018057181.tif 000009
【図５Ｄ】
2018057181.tif 000010
【図５Ｅ】
2018057181.tif 000011
【図５Ｆ】
2018057181.tif 000012
【図６】
2018057181.tif 000013
【図７】
2018057181.tif 000014
【図８】
2018057181.tif 000015