(57)【要約】【課題】  １つの突入電流防止装置を備えることで電源投入時の突入電流と２次的な突入電流、及び瞬断や瞬低からの復帰時に発生する突入電流も抑制できること。【解決手段】  昇圧コンバーターを含む電源装置であって、前記昇圧コンバーターへの突入電流を制限する突入電流制限素子と、前記昇圧コンバーターの出力電圧が予め規定する設定電圧に達したか否かの検知をする検知回路と、前記突入電流制限素子を短絡するスイッチ素子と、前記検知に基づいて前記スイッチ素子を動作させて前記突入電流制限素子を短絡する制御回路と、を備える電源装置による。【選択図】図１
2018029415.tif 000002
【特許請求の範囲】
【請求項１】
昇圧コンバーターを含む電源装置であって、
前記昇圧コンバーターへの突入電流を制限する突入電流制限素子と、
前記昇圧コンバーターの出力電圧が設定電圧に達したか否かの検知をする検知回路と、
前記突入電流制限素子を短絡するスイッチ素子と、
前記検知に基づいて前記スイッチ素子を動作させて前記突入電流制限素子を短絡する制御回路と、
を備えることを特徴とする電源装置。
【請求項２】
前記検知回路は、前記出力電圧を分圧する分圧回路と、前記分圧回路の出力と比較するための基準電圧源と、を備え、
前記分圧回路の出力が前記基準電圧源の出力を超えたときに、前記出力電圧が前記設定電圧に達したことを示す前記検知を出力する、
ことを特徴とする請求項１記載の電源装置。
【請求項３】
前記検知回路は、前記基準電圧源を複数備え、
前記制御回路は、前記検知回路の前記検知に基づいて、前記基準電圧源を切り替える第２スイッチ素子を備える、
ことを特徴とする請求項２記載の電源装置。
【請求項４】
前記検知回路は、前記出力電圧が前記設定電圧に達したときの前記検知を遅延させて出力する遅延回路を備え、
前記制御回路は、
前記検知を遅延させて出力し、前記突入電流制限素子を短絡するように前記スイッチ素子を動作させ、
前記検知を遅延させずに出力し、前記突入電流制限素子を短絡しないように前記スイッチ素子を動作させる、
ことを特徴とする請求項１乃至３のいずれか一項に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関する。
【背景技術】
【０００２】
従来から知られている電源装置は、電源投入時に生ずる突入電流を抑制するための電流制限素子を備えている。電流制限素子は電力を消費するので、突入電流が発生する時以外は短絡しておくことが望ましい。そこで、電源投入時以外において電流制限素子の両端を短絡するスイッチ素子を備える電源装置が知られている。
【０００３】
上記のような電流制限素子を短絡している状態で、仮に「瞬断」や「瞬低」が発生した場合、その後、瞬断や瞬低から復帰した時に発生する突入電流は、電流制限素子を用いて抑制することはできない。ここで、「瞬断」とは、瞬間的に入力電圧がゼロになる現象である。また、「瞬低」とは、瞬間的に入力電圧が低下する現象である。
【０００４】
また、上記のような従来の電源装置では、入力段や、ＤＣＤＣコンバーター入力段に設けられるコンデンサへの突入電流を抑制することができない。仮に、これらを抑制するには、コンデンサごとに電流制限回路を設けることになる。また、電流制限素子に電流が流れている間に短絡することになるので、２次的な突入電流を抑制することはできない。
【０００５】
電源投入時及び瞬断や瞬低からの復帰時における突入電流を抑制するために、比較器と、電流制限素子と、スイッチ素子を用いた突入電流防止装置を備える電源装置が知られている（例えば、特許文献１を参照）。
【０００６】
特許文献１に開示されている電源装置は、平滑コンデンサに直列に接続される電流制限素子と、それに並列なスイッチ素子を備えている。入力電圧とコンデンサの両端電圧を比較して、コンデンサの両端電圧が入力電圧を下回った場合にスイッチ素子を開放する。これによって、突入電流を抑制する。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に開示されている技術を用いて、入力段や、ＤＣＤＣコンバーター入力段に設けられるコンデンサへの突入電流を抑制するとしても、コンデンサごとに突入電流防止装置を備える必要がある。また、特許文献１に開示されている技術は、電流制限素子に電流が流れている間に電流制限素子の短絡を行うので、２次的な突入電流が生ずる可能性があり、この２次的な突入電流は抑制できない。
【０００８】
本発明は、１つの突入電流防止装置を備えることで電源投入時の突入電流と２次的な突入電流、及び瞬断や瞬低からの復帰時に発生する突入電流も抑制できる電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の一態様は、昇圧コンバーターを含む電源装置であって、前記昇圧コンバーターへの突入電流を制限する突入電流制限素子と、前記昇圧コンバーターの出力電圧が予め規定する設定電圧に達したか否かの検知をする検知回路と、前記突入電流制限素子を短絡するスイッチ素子と、前記検知に基づいて前記スイッチ素子を動作させて前記突入電流制限素子を短絡する制御回路と、を備えることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、１つの突入電流防止装置を備えることで電源投入時の突入電流と２次的な突入電流、及び瞬断や瞬低からの復帰時に発生する突入電流も抑制できる。
【図面の簡単な説明】
【００１１】
【図１】本発明に係る電源装置の第１実施形態の回路構成を示す回路図である。
【図２】第１実施形態における動作シーケンスを説明するタイミングチャートである。
【図３】本発明に係る電源装置の第２実施形態の回路構成を示す回路図である。
【図４】第２実施形態における動作シーケンスを説明するタイミングチャートである。
【図５】本発明に係る電源装置の第３実施形態の回路構成を示す回路図である。
【図６】第３実施形態における動作シーケンスを説明するタイミングチャートである。
【図７】第１実施形態に係る電源装置が有する課題を説明する図である。
【発明を実施するための形態】
【００１２】
＜本発明の要旨＞
まず、本発明の要旨について説明する。本発明は、電源装置に関するものである。本発明に係る電源装置は、１つの突入電流防止回路により、電源装置の電源投入時の突入電流、２次的な突入電流、及び瞬断や瞬低からの復帰時に発生しうる突入電流を抑制することを要旨の一つとする。
【００１３】
本発明に係る電源装置が備える突入電流防止回路は、突入電流制限素子をメインラインに挿入するものである。これによって、複数のコンデンサへの電流の流入による様々な突入電流（電源投入時、瞬断・瞬低復帰時突入電流）を、１つの回路によって制限できる。
【００１４】
具体的には、本発明に係る電源装置は、突入電流制限素子に電流が流れていない時には、この突入電流制限素子を短絡し、まず、２次的な突入電流を抑制する。さらに、本発明に係る電源装置は、瞬断や瞬低からの復帰時に発生する突入電流を検出して、電源投入時に行うシーケンスと同じシーケンスにより突入電流及び２次的な突入電流を抑制する。
【００１５】
さらに、本発明に係る電源装置は、電源投入後において、平滑コンデンサが充電されて、突入電流素子における電圧差がなくなってからスイッチ素子を短絡して、ＤＣＤＣコンバーターをＯＮにする。このようなシーケンスを用いることで２次的な突入電流が全く発生しないように制御することができる。
【００１６】
また、本発明に係る電源装置は、整流平滑コンデンサの両端の電位の落ち込みを検出することで瞬断や瞬低を検出して、スイッチ素子を開放する。このようなシーケンスを用いることで瞬断や瞬低からの復帰時に発生しうる突入電流を抑制することができる。
【００１７】
さらに、本発明に係る電源装置によれば、上記のスイッチ素子の開放時にＤＣＤＣコンバーターをＯＦＦにし、瞬断や瞬低からの復帰後も突入電流制限素子の両端の電位差が無くなってからスイッチ素子を短絡して、ＤＣＤＣコンバーターをＯＮにする。このようなシーケンスを用いることで、瞬断や瞬低からの復帰後に発生しうる２次的な突入電流も抑制する。すなわち、本発明に係る電源装置によれば、１つの突入電流制限回路を用いて、上記に例示した様々な突入電流を抑制することができる。
【００１８】
以上の特徴に係る実施形態について図面を参照しながら説明する。図１は、発明に係る電源装置の第１実施形態を示す回路図である。また、図２は、第１実施形態に係る電源装置１００の動作シーケンスを説明するためのタイミングチャートである。
【００１９】
＜第１実施形態における回路構成＞
図１に示すように、本実施形態に係る電源装置１００は、昇圧コンバーター回路として構成される。電源装置１００は、入力端子１０１と、突入電流制限素子１０２と、突入電流制限素子１０２を短絡するためのスイッチ素子１０３と、を備えている。また、電源装置１００は、昇圧コンバーター１２０を備えている。また、電源装置１００は、昇圧コンバーター１２０の出力電圧（ＶＡ）を分圧して分圧電圧（ＶＢ）を出力するための第１出力分圧抵抗１１１及び第２出力分圧抵抗１１２と、比較器１１３と、基準電圧源１１４と、を備えている。
【００２０】
また、電源装置１００は、ＤＣＤＣコンバーター１１５と、を備えていて、ＤＣＤＣコンバーター１１５には、負荷１１６が接続されている。なお、スイッチ素子１０３は常開形（Ａ接点）である。
【００２１】
昇圧コンバーター１２０は、入力コンデンサ１２１と、コイル１２２と、スイッチング素子１２３と、整流用のダイオード１２４と、出力平滑コンデンサ１２５と、第１分圧抵抗１２６と、第２分圧抵抗１２７と、制御部１２８と、を備えている。
【００２２】
入力コンデンサ１２１は、入力ノイズの低減のために用いられる。第１分圧抵抗１２６と第２分圧抵抗１２７の抵抗比によって分圧された電圧は、制御部１２８に入力される。制御部１２８は、入力電圧に基づいてスイッチング素子１２３のスイッチ動作を制御して、昇圧コンバーター１２０の出力電圧（ＶＡ）が予め設定される設定電圧（ＶＳＥＴ）になるように昇圧するフィードバック制御を行う。なお、設定電圧（ＶＳＥＴ）は、適宜、予め規定する電圧値を用いて設定されるものとする。
【００２３】
電源装置１００において、第１出力分圧抵抗１１１及び第２出力分圧抵抗１１２によって分圧回路が構成される。この分圧回路と、比較器１１３、基準電圧源１１４によって、出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に達したか否かを検知する検知回路が構成される。
【００２４】
また、比較器１１３と、比較器１１３の出力電圧（信号）をスイッチ素子１０３に入力する回路によって、電源装置１００における制御回路が構成される。
【００２５】
＜第１実施形態における回路動作＞
次に、本実施形態に係る電源装置１００の動作及び効果について説明する。図２において、横軸は時間の経過を表している。縦軸は、後述する各電圧または各電流の変動を表している。なお、縦軸の所定の位置が特定の具体的な数値（電圧値や電流値）を表すものではない。縦軸に沿って並んでいる複数の波形は、図１中に明示した符合に対応する電圧または電流にそれぞれ対応している。
【００２６】
ここで、図１を参照しつつ、図２に示した各波形に用いている符合の説明をする。ＶＩＮは、電源装置１００の入力端子１０１に印加される電源電圧を表している。ＶＡは昇圧コンバーター１２０の出力電圧を表している。ＶＢは、ＶＡの分圧電圧を表している。
【００２７】
ＶＲＥＦは、昇圧コンバーター１２０の出力分圧電圧であるＶＢと比較することで、ＶＡが設定電圧ＶＳＥＴに達したことを検知するため用いる基準電圧を表している。ＩＲは突入電流制限素子１０２に流れる電流を表している。
【００２８】
ＩＳＷは、突入電流制限素子１０２を短絡するためのスイッチ素子１０３に流れる電流を表している。ＩＩＮは入力電流であってＩＲとＩＳＷを合成した電流に相当する。ＶＳＷは、スイッチ素子１０３及びＤＣＤＣコンバーター１１５のＯＮ／ＯＦＦを制御するための電圧を表している。
【００２９】
次に、図２に用いている各タイミングについて説明する。時点ａ１は、電源投入の瞬間に相当する。時点ｂ１は、昇圧コンバーター１２０が設定電圧（ＶＳＥＴ）に達した瞬間に相当する。時点ｃ１は、電源装置１００において、瞬断や瞬低が発生した瞬間を表している。時点ｄ１は、電源装置１００が瞬断や瞬低から復帰した瞬間に相当する。時点ｅ１は、瞬断や瞬低から復帰した後に昇圧コンバーター１２０が設定電圧に達した瞬間に相当する。
【００３０】
＜時点ａ１−時点ｂ１の動作＞
時点ａ１から時点ｂ１は、電源装置１００の電源が投入されてから、昇圧コンバーター１２０の出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に達するまでの時間に相当する。電源装置１００において、電源が投入される直前（時点ａ１よりも前）は、昇圧コンバーター１２０の出力電圧（ＶＡ）はゼロである。したがって、その分圧電圧（ＶＢ）もゼロである。分圧電圧（ＶＢ）がゼロのとき、比較器１１３は比較対象の入力がないので動作せず、比較器１１３の出力に相当する比較出力（Ｖｓｗ）はゼロになる。比較出力（Ｖｓｗ）がゼロである場合、スイッチ素子１０３は動作をしない。したがって、スイッチ素子１０３の接点を開放したままになる。また、ＤＣＤＣコンバーター１１５もＯＦＦである。
【００３１】
電源投入時（時点ａ１）において、スイッチ素子１０３はＯＦＦのままなので、入力電流（ＩＩＮ）は、入力端子１０１から突入電流制限素子１０２を通過して昇圧コンバーター１２０の入力コンデンサ１２１を充電する。また、入力電流（ＩＩＮ）は、突入電流制限素子１０２と、コイル１２２と、ダイオード１２４を通過して、昇圧コンバーター１２０の出力平滑コンデンサ１２５を充電する。
【００３２】
この電流投入時（時点ａ１）において発生する突入電流は、突入電流制限素子１０２によって抑制される。時点ａ１から時点ｂ１にかけて、昇圧コンバーター１２０の出力電圧（ＶＡ）は上昇し、同時に、入力電流（ＩＩＮ）は減少する。時点ｂ１に至ると出力電圧（ＶＡ）は設定電圧（ＶＳＥＴ）に達して一定値になる。同時に、出力平滑コンデンサ１２５の充電が終わり、入力電流（ＩＩＮ）はゼロになる。
【００３３】
＜時点ｂ１−時点ｃ１の動作＞
時点ｂ１から時点ｃ１は、電源装置１００の昇圧コンバーター１２０の出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に達してから定常動作に移行するまでの時間に相当する。昇圧コンバーター１２０の出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に達したときに分圧電圧（ＶＢ）と基準電圧源１１４の供給する基準電圧（ＶＲＥＦ）が等しくなるように、第１出力分圧抵抗１１１、第２出力分圧抵抗１１２、基準電圧源１１４の値を設定しておく。これによって、昇圧コンバーター１２０の出力電圧（ＶＡ）が、設定電圧（ＶＳＥＴ）に達したことを、比較器１１３の出力である比較出力（Ｖｓｗ）によって検知することができる。
【００３４】
分圧電圧（ＶＢ）が基準電圧（ＶＲＥＦ）を超えると、比較器１１３の出力である比較出力（ＶＳＷ）はＨｉレベルになる。比較出力（ＶＳＷ）がＨｉレベルになることで、スイッチ素子１０３とＤＣＤＣコンバーター１１５はＯＮになる。即ち、昇圧コンバーター１２０の出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に達すると、比較器１１３の出力である比較出力（ＶＳＷ）のレベルによって、これを検知することができる。
【００３５】
比較出力（ＶＳＷ）がＨｉレベルになると、スイッチ素子１０３は動作して、接点を閉じる。また、ＤＣＤＣコンバーター１１５はＯＮになり、負荷１１６への電源供給を開始する。
【００３６】
スイッチ素子１０３が動作する時、昇圧コンバーター１２０の出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に達しているため昇圧コンバーター１２０は動作を停止しており、また、ＤＣＤＣコンバーター１１５は、時点ｂ１の直前はＯＦＦであったから、突入電流制限素子１０２に流れる電流（ＩＲ）はゼロである。したがって、スイッチ素子１０３を短絡しても、電源装置１００において２次的な突入電流は全く発生しない。
【００３７】
また、ＤＣＤＣコンバーター１１５がＯＮになると、ＤＣＤＣコンバーター１１５は電流を引き始める。これによって、入力電流（ＩＩＮ）が徐々に増加して定常動作へと移行する。定常動作時において、スイッチ素子１０３はＯＮになっている（接点は閉じて、突入電流制限素子１０２を短絡している）ので、入力電流（ＩＩＮ）とスイッチ素子１０３に流れる電流（ＩＳＷ）は等しくなる（ＩＩＮ＝ＩＳＷ）。また、突入電流制限素子１０２に流れる電流（ＩＲ）はゼロである（ＩＲ＝０）。したがって、定常動作時において電源装置１００は、突入電流制限素子１０２による電力消費は発生しない。
【００３８】
＜時点ｃ１−時点ｄ１の動作＞
時点ｃ１から時点ｄ１は、電源装置１００において瞬断や瞬低が発生してから復帰するまでの時間に相当する。なお、「瞬断」とは、入力電圧である電源電圧（ＶＩＮ）が瞬間的にゼロになる現象である。また、「瞬低」とは、入力電圧である電源電圧（ＶＩＮ）が瞬間的に低下する現象である。
【００３９】
瞬断や瞬低が発生しても、ＤＣＤＣコンバーター１１５は負荷１１６への電源供給のために、電流を引いているので、昇圧コンバーター１２０は、入力端子１０１からの電力供給が不十分な状態でＤＣＤＣコンバーター１１５に電力を供給する状態になる。このとき、昇圧コンバーター１２０の出力電圧（ＶＡ）は、低下しているので、当然ながら分圧電圧（ＶＢ）は、基準電圧（ＶＲＥＦ）よりも低くなっている。これによって、比較器１１３からの比較出力（ＶＳＷ）は、Ｌｏｗレベルになる。比較出力（ＶＳＷ）がＬｏｗレベルになると、スイッチ素子１０３とＤＣＤＣコンバーター１１５はＯＦＦになる。これによって、スイッチ素子１０３の接点は開放されるので、突入電流制限素子１０２は短絡状態ではなくなる。
【００４０】
＜時点ｄ１−時点ｅ１の動作＞
時点ｄ１から時点ｅ１は、発生した瞬断や瞬低から復帰して、昇圧コンバーター１２０の出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に戻るまでの時間に相当する。瞬断や瞬低から復帰した時（時点ｄ１）、昇圧コンバーター１２０の出力電圧（ＶＡ）に対する分圧電圧（ＶＢ）は基準電圧（ＶＲＥＦ）より低いままである。したがって、比較器１１３からの比較出力（ＶＳＷ）は、Ｌｏｗレベルであって、スイッチ素子１０３はＯＦＦのままである。
【００４１】
スイッチ素子１０３がＯＦＦであるときの入力電流（ＩＩＮ）は、入力端子１０１から突入電流制限素子１０２を介して入力コンデンサ１２１を充電する。また、入力電流（ＩＩＮ）は、突入電流制限素子１０２、コイル１２２及びダイオード１２４を介して出力平滑コンデンサ１２５を充電する。このとき、突入電流制限素子１０２が、瞬断及び瞬低からの復帰時に生ずる突入電流を抑制する。その後、昇圧コンバーター１２０の出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に達した時に、出力平滑コンデンサ１２５の充電が完了する。このサイクルは、電源装置１００における電源投入時（時点ａ１）における動作と同じ動作である。
【００４２】
＜時点ｅ１以降の動作＞
時点ｅ１以降は、瞬断や瞬低が発生した後において、昇圧コンバーター１２０の出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に達してから、電源装置１００が定常動作に移行するまでの時間に相当する。
【００４３】
昇圧コンバーター１２０の出力電圧（ＶＡ）が第１出力分圧抵抗１１１と第２出力分圧抵抗１１２により分圧された分圧電圧（ＶＢ）と基準電圧（ＶＲＥＦ）が比較器１１３によって比較される。すでに説明したとおり、電源装置１００が備える各回路素子は、出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に達した時の分圧電圧（ＶＢ）が基準電圧（ＶＲＥＦ）と等しくなるように設定されている。したがって、昇圧コンバーター１２０の分圧電圧（ＶＢ）が基準電圧（ＶＲＥＦ）を超えるときは、出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）になっていることを意味する。
【００４４】
このときの比較器１１３の比較出力（ＶＳＷ）は、Ｈｉレベルであるから、スイッチ素子１０３及びＤＣＤＣコンバーター１１５は、ＯＮになる。スイッチ素子１０３がＯＮになると、突入電流制限素子１０２は短絡される。
【００４５】
このとき、出力平滑コンデンサ１２５の充電電流はゼロであり、ＤＣＤＣコンバーター１１５もＯＦＦになっているので、突入電流制限素子１０２に流れる電流（ＩＲ）はゼロである。したがって、スイッチ素子１０３を短絡した時に発生する２次的な突入電流は全く発生しない。
【００４６】
この後において、ＤＣＤＣコンバーター１１５がＯＮになって電流を引き始める。これによって入力電流（ＩＩＮ）は徐々に増加して定常動作へと移行する。定常動作時、スイッチ素子１０３はＯＮになっているので、入力電流（ＩＩＮ）とスイッチ素子１０３に流れる電流（ＩＳＷ）は等しくなる（ＩＩＮ＝ＩＳＷ）。また、突入電流制限素子１０２に流れる電流（ＩＲ）はゼロになる（ＩＲ＝０）。したがって、突入電流制限素子１０２における電力消費はなく、定常動作時において突入電流制限素子１０２による電力損失は発生しない。
【００４７】
以上のように、本実施形態に係る電源装置１００によれば、様々な種類の突入電流を抑制するために、突入電流制限素子１０２に電流が流れていない時には、突入電流制限素子１０２を短絡し、無駄な消費電力を削減しつつ、２次的な突入電流を抑制する。さらに、瞬断や瞬低からの復帰時に発生する突入電流を検出して、電源投入時に行うシーケンスと同じシーケンスにより突入電流及び２次的な突入電流を抑制する。すなわち、電源装置１００は、第１出力分圧抵抗１１１及び第２出力分圧抵抗１１２と、比較器１１３と、基準電圧源１１４と、スイッチ素子１０３により、１つの突入電流制限回路を構成する。この突発電流制限回路によって、様々な突入電流を抑制することができる。
【００４８】
＜第２実施形態における回路構成＞
次に、本発明に係る電源装置の別の実施形態について図３及び図４を用いて説明する。図３は、本発明に係る電源装置の第２実施形態を示す回路図である。また、図４は、第２実施形態に係る電源装置２００の動作シーケンスを説明するためのタイミングチャートである。
【００４９】
なお、以下の説明は、第１実施形態において説明した構成と同じ構成について同じ符号を付し、一部について詳細な説明を省略する。本実施形態に係る電源装置２００は、第１実施形態に係る電源装置１００と同様に以下の構成を備える。
【００５０】
即ち、電源装置２００は、入力端子１０１、突入電流制限素子１０２、スイッチ素子１０３、昇圧コンバーター１２０、第１出力分圧抵抗１１１及び第２出力分圧抵抗１１２、比較器１１３、基準電圧源１１４、ＤＣＤＣコンバーター１１５、を備える。
【００５１】
また、電源装置２００は、上記の構成に加えて、昇圧コンバーター１２０の出力電圧（ＶＡ）の上昇と下降を検知したときに出力される信号の出力タイミングを制御する遅延回路２２０と、第２基準電圧源２０６と、第２比較器２０７と、をさらに備えている。
【００５２】
遅延回路２２０は、出力電圧（ＶＡ）の上昇を検出した後に遅延を発生させて信号を出力し、出力電圧（ＶＡ）の低下を検出した後に遅延をもたせず信号を出力させる回路である。遅延回路２２０は、時定数抵抗２０４と、時定数コンデンサ２０５と、コンデンサ放電用ダイオード２０３と、を備えている。
【００５３】
第１実施形態に係る電源装置１００によれば、昇圧コンバーター１２０の出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に達したことを、比較器１１３において基準電圧（ＶＲＥＦ）と分圧電圧（ＶＢ）を比較することで検知している。実際の回路を考慮すると、回路素子（第１出力分圧抵抗１１１及び第２出力分圧抵抗１１２）の特性のばらつきによる設定電圧（ＶＳＥＴ）の設定精度や、基準電圧（ＶＲＥＦ）の精度により、誤差が生ずることがある。
【００５４】
このため、第１実施形態に係る電源装置１００の構成だけでは、図７に示すように、設定電圧（ＶＳＥＴ）に達する前に検知したり、設定電圧（ＶＳＥＴ）に達しても検知しない場合があったり、動作の精度をさらに高めるには工夫の余地があった。
【００５５】
そこで電源装置２００では、昇圧コンバーター１２０の出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に達する前にこれを検知するように第１出力分圧抵抗１１１と第２出力分圧抵抗１１２及び基準電圧源１１４を設定する。
【００５６】
さらに、電源装置２００では、出力電圧（ＶＡ）の上昇を検知した後、出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に達するまでの実時間を考慮した遅延を持たせる。出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に達した後にスイッチ素子１０３及びＤＣＤＣコンバーター１１５をＯＮにする。このような動作を行うように制御する。
【００５７】
電源装置２００において、第１出力分圧抵抗１１１及び第２出力分圧抵抗１１２によって分圧回路が構成される。この分圧回路と、比較器１１３、遅延回路２２０と、基準電圧源１１４と、第２比較器２０７と、第２基準電圧源２０６によって、出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に達したか否かを検知する検知回路が構成される。
【００５８】
また、遅延回路２２０と、第２比較器２０７と、第２比較器２０７の出力電圧（信号）をスイッチ素子１０３に入力する回路によって、電源装置２００における制御回路が構成される。
【００５９】
＜第２実施形態における回路動作＞
次に、本実施形態に係る電源装置２００の動作及び効果について説明する。図４において、横軸は時間の経過を表している。縦軸は、後述する各電圧または各電流の変動を表している。図４は、図２と同様に、縦軸の所定の位置が特定の具体的な数値（電圧値や電流値）を表すものではない。縦軸に沿って並んでいる複数の波形は、図３中に明示した符合に対応する電圧または電流にそれぞれ対応している。
【００６０】
図４において、電源電圧（ＶＩＮ）、昇圧コンバーター１２０の出力電圧（ＶＡ）、分圧電圧（ＶＢ）、突入電流制限素子１０２に流れる電流（ＩＲ）、入力電流（ＩＩＮ）、ＩＲとＩＩＮ合成電流（ＩＳＷ）、比較出力（ＶＳＷ）は、第１実施形態と同様である。
【００６１】
本実施形態において、比較器１１３に入力される基準電圧を第１基準電圧（ＶＲＥＦ１）とする。比較器１１３は、昇圧コンバーター１２０の出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に達したこと検知した信号を第１基準電圧（ＶＲＥＦ１）との比較に基づいて出力する。
【００６２】
本実施形態に係る電圧や電流の符号において、ＶＣＡＰは時定数コンデンサ２０５の両端電圧を表している。ＶＲＥＦ２は、ＶＣＡＰとの比較によって出力電圧（ＶＡ）の上昇を検知するための第２基準電圧を表している。
【００６３】
次に、図４に用いている各タイミングについて説明する。時点ａ２は、電源投入の瞬間に相当する。時点ｂ２は、昇圧コンバーター１２０が第１基準電圧（ＶＲＥＦ１）に達した瞬間に相当する。時点ｃ２は、時定数コンデンサ２０５の両端電圧（ＶＣＡＰ）が第２基準電圧（ＶＲＥＦ２）に達した瞬間に相当する。時点ｄ２は、電源装置２００において瞬断や瞬低が発生した瞬間に相当する。
【００６４】
時点ｅ２は、昇圧コンバーター１２０の出力電圧（ＶＡ）の分圧電圧（ＶＢ）が第１基準電圧（ＶＲＥＦ１）を下回った瞬間に相当する。時点ｆ２は、電源装置２００が、瞬断や瞬低から復帰した瞬間に相当する。時点ｇ２は、瞬断や瞬低から復帰した後に、時定数コンデンサ２０５の両端電圧（ＶＣＡＰ）が第２基準電圧（ＶＲＥＦ２）に達した瞬間に相当する。
【００６５】
＜時点ａ２−時点ｂ２の動作＞
時点ａ２から時点ｂ２は、電源装置１００の電源が投入されてから、昇圧コンバーター１２０の出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に達するまでの時間に相当する。電源装置１００において、電源が投入される直前（時点ａ２よりも前）は、昇圧コンバーター１２０の出力電圧（ＶＡ）はゼロである。したがって、その分圧電圧（ＶＢ）もゼロである。分圧電圧（ＶＢ）がゼロのとき、比較器１１３は比較対象の入力がないので動作せず、比較器１１３の出力はゼロになる。この場合、第２比較器２０７の出力である比較出力（ＶＳＷ）もゼロになるので、スイッチ素子１０３は動作をしない。したがって、スイッチ素子１０３の接点を開放したままになる。また、ＤＣＤＣコンバーター１１５もＯＦＦである。
【００６６】
電源投入時（時点ａ２）において、スイッチ素子１０３はＯＦＦのままなので、入力電流（ＩＩＮ）は、入力端子１０１から突入電流制限素子１０２を通過して昇圧コンバーター１２０の入力コンデンサ１２１を充電する。また、入力電流（ＩＩＮ）は、突入電流制限素子１０２と、コイル１２２と、ダイオード１２４を通過して、昇圧コンバーター１２０の出力平滑コンデンサ１２５を充電する。
【００６７】
この電流投入時（時点ａ２）において発生する突入電流は、突入電流制限素子１０２によって抑制される。時点ａ２から時点ｂ２にかけて、昇圧コンバーター１２０の出力電圧（ＶＡ）は上昇し、同時に、入力電流（ＩＩＮ）は減少する。時点ｂ２に至ると出力電圧（ＶＡ）は設定電圧（ＶＳＥＴ）に達し、分圧電圧（ＶＢ）は第１基準電圧（ＶＲＥＦ１）に達する。同時に、出力平滑コンデンサ１２５の充電が終わり、入力電流（ＩＩＮ）はゼロになる。
【００６８】
＜時点ｂ２−時点ｃ２の動作＞
時点ｂ２から時点ｃ２は、昇圧コンバーター１２０の出力電圧（ＶＡ）の分圧電圧（ＶＢ）が第１基準電圧（ＶＲＥＦ１）に達してから一定の遅延を持たせる期間に相当する。分圧電圧（ＶＢ）が第１基準電圧（ＶＲＥＦ１）を超えると、比較器１１３の出力はＨｉレベルになる。比較器１１３からの出力電流は、時定数抵抗２０４を通過し、時間を掛けて時定数コンデンサ２０５を充電する。充電された時定数コンデンサ２０５の両端電圧（ＶＣＡＰ）が第２基準電圧（ＶＲＥＦ２）を超えると第２比較器２０７の出力がＨｉレベルになる。
【００６９】
この期間を実回路動作にあわせて十分に確保することで、昇圧コンバーター１２０の出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に達した後、すなわち出力平滑コンデンサ１２５の充電が完了した後に第２比較器２０７を動作させることができる。
【００７０】
＜時点ｃ２−時点ｄ２の動作＞
時点ｃ２から時点ｄ２は、上記の如く第２比較器２０７が動作してから定常動作に移行するまでの時間に相当する。すでに説明をした遅延期間を十分に取ることで、出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に達してから第２比較器２０７の出力である比較出力（ＶＳＷ）をＨｉレベルにする。比較出力（ＶＳＷ）がＨｉレベルになると、スイッチ素子１０３とＤＣＤＣコンバーター１１５はＯＮになる。
【００７１】
このとき、昇圧コンバーター１２０の出力電圧（ＶＡ）は設定電圧（ＶＳＥＴ）に達していることから、出力平滑コンデンサ１２５の充電電流はゼロである。また、ＤＣＤＣコンバーター１１５は直前までＯＦＦであったことから、突入電流制限素子１０２に流れる電流はゼロである。したがって、スイッチ素子１０３により突入電流制限素子１０２を短絡した時に発生する２次的な突入電流が全く発生しない。
【００７２】
上記の後、徐々にＤＣＤＣコンバーター１１５が電流を引き始めるので、入力電流（ＩＩＮ）が徐々に増加して、定常動作へと移行する。定常動作時において、スイッチ素子１０３はＯＮになっている（接点は閉じて、突入電流制限素子１０２を短絡している）ので、入力電流（ＩＩＮ）とスイッチ素子１０３に流れる電流（ＩＳＷ）は等しくなる（ＩＩＮ＝ＩＳＷ）。また、突入電流制限素子１０２に流れる電流（ＩＲ）はゼロである（ＩＲ＝０）。したがって、定常動作時において電源装置２００は、突入電流制限素子１０２による電力消費が発生しない。
【００７３】
＜時点ｄ２−時点ｅ２の動作＞
時点ｄ２から時点ｅ２は、電源装置１００において瞬断や瞬低が発生してから、昇圧コンバーター１２０の出力電圧（ＶＡ）が低下して、分圧電圧（ＶＢ）が第１基準電圧（ＶＲＥＦ１）を下回るまでの期間である。瞬断や瞬低が発生しても、ＤＣＤＣコンバーター１１５は負荷１１６への電源供給のために、電流を引いているので、昇圧コンバーター１２０は、入力端子１０１からの電力供給が不十分な状態でＤＣＤＣコンバーター１１５に電力を供給する状態になる。このとき、昇圧コンバーター１２０の出力電圧（ＶＡ）は、低下しているので、当然ながら分圧電圧（ＶＢ）は、第１基準電圧（ＶＲＥＦ１）よりも低くなる。
【００７４】
＜時点ｅ２−時点ｆ２の動作＞
時点ｅ２から時点ｆ２は、分圧電圧（ＶＢ）が第１基準電圧（ＶＲＥＦ１）を下回ってから、瞬断又は瞬低から復帰するまでの時間に相当する。電源装置２００において、分圧電圧（ＶＢ）が第１基準電圧（ＶＲＥＦ１）を下回ると、比較器１１３は出力を停止する。比較器１１３の出力が停止すると、コンデンサ放電用ダイオード２０３を介して時定数コンデンサ２０５は瞬時に放電される。そうすると、時定数コンデンサ２０５の両端電圧（ＶＣＡＰ）はゼロになるので、第２比較器２０７の出力である比較出力（ＶＳＷ）はＬｏｗレベルになる。比較出力（ＶＳＷ）がＬｏｗレベルになると、スイッチ素子１０３とＤＣＤＣコンバーター１１５はＯＦＦになる。これによって、スイッチ素子１０３の接点は開放されるので、突入電流制限素子１０２は短絡状態ではなくなる。
【００７５】
＜時点ｆ２−時点ｇ２の動作＞
時点ｆ２から時点ｇ２は、瞬断・瞬低から復帰した後、一定の遅延を持たせる期間である。瞬断・瞬低から復帰すると、分圧電圧（ＶＢ）は第１基準電圧（ＶＲＥＦ１）を超えるので、比較器１１３の出力はＨｉレベルになる。このとき、比較器１１３の出力電流は時定数抵抗２０４を介して、時間を掛けて時定数コンデンサ２０５を充電する。これによって、時定数コンデンサ２０５の両端電圧（ＶＣＡＰ）が第２基準電圧（ＶＲＥＦ２）を超えると第２比較器２０７の出力である比較出力（ＶＳＷ）がＨｉレベルになる。この期間を十分に取ることにより、出力平滑コンデンサ１２５の充電が完了した後に第２比較器２０７を動作させることができる。
【００７６】
＜時点ｇ２以降の動作＞
時点ｇ２以降は、第２比較器２０７が動作してから定常動作に移行するまでの時間に相当する。電源装置２００は、前記遅延期間を十分に取ることにより、昇圧コンバーター１２０の出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に達し、出力平滑コンデンサ１２５の充電電流がゼロとなってから第２比較器２０７の比較出力（ＶＳＷ）をＨｉレベルにする。これによって、スイッチ素子１０３及びＤＣＤＣコンバーター１１５をＯＮにする。
【００７７】
このとき、昇圧コンバーター１２０の出力電圧（ＶＡ）は設定電圧（ＶＳＥＴ）に達しているので、出力平滑コンデンサ１２５の充電電流はゼロである。また、ＤＣＤＣコンバーター１１５もＯＦＦであることから突入電流制限素子１０２に流れる電流はゼロである。したがって、スイッチ素子１０３を短絡した時に発生する２次的な突入電流は、全く発生しない。
【００７８】
このあと徐々にＤＣＤＣコンバーター１１５が電流を引き始めるので、入力電流ＩＩＮが徐々に増加して、電源装置２００は定常動作へと移行する。定常動作時、スイッチ素子１０３はＯＮになっているので、入力電流（ＩＩＮ）とスイッチ素子１０３に流れる電流（ＩＳＷ）は等しくなる（ＩＩＮ＝ＩＳＷ）。また、突入電流制限素子１０２に流れる電流（ＩＲ）はゼロになる（ＩＲ＝０）。したがって、突入電流制限素子１０２における電力消費はなく、定常動作時において突入電流制限素子１０２による電力損失は発生しない。
【００７９】
以上のように、本実施形態に係る電源装置２００によれば、様々な種類の突入電流を抑制するために、突入電流制限素子１０２に電流が流れていない時には、突入電流制限素子１０２を短絡し、無駄な消費電力を削減しつつ、２次的な突入電流を抑制する。さらに、瞬断や瞬低からの復帰時に発生する突入電流を検出して、電源投入時に行うシーケンスと同じシーケンスにより突入電流及び２次的な突入電流を抑制する。また、上記のような突発電流の抑制を実現するための回路素子のばらつきを考慮し、検知タイミングを精度よく制御できる構成を用いることで、より精度よく、様々な突入電流を抑制することができる。
【００８０】
＜第３実施形態における回路構成＞
次に、本発明に係る電源装置のさらに別の実施形態について図５及び図６を用いて説明する。図５は、本発明に係る電源装置の第３実施形態を示す回路図である。また、図６は、第３実施形態に係る電源装置３００の動作シーケンスを説明するためのタイミングチャートである。
【００８１】
なお、以下の説明は、第１実施形態及び第２実施形態において説明した構成と同じ構成について同じ符号を付し、一部について詳細な説明を省略する。本実施形態に係る電源装置３００は、第１実施形態に係る電源装置１００と同様に以下の構成を備える。
【００８２】
即ち、電源装置３００は、電源装置１００と同様に、入力端子１０１、突入電流制限素子１０２、スイッチ素子１０３、昇圧コンバーター１２０、第１出力分圧抵抗１１１、第２出力分圧抵抗１１２、比較器１１３、基準電圧源１１４、ＤＣＤＣコンバーター１１５、を備える。
【００８３】
また、電源装置３００は、電源装置２００と同様に、昇圧コンバーター１２０の出力電圧（ＶＡ）の上昇と下降を検知したときに出力される信号の出力タイミングを制御する遅延回路２２０と、第２基準電圧源２０６と、第２比較器２０７と、をさらに備えている。
【００８４】
なお、遅延回路２２０は、出力電圧（ＶＡ）の上昇を検出した後に遅延を発生させて信号を出力し、出力電圧（ＶＡ）の低下を検出した後に遅延をもたせず信号を出力させる回路である。遅延回路２２０は、時定数抵抗２０４と、時定数コンデンサ２０５と、コンデンサ放電用ダイオード２０３と、を備えている。
【００８５】
また、電源装置３００は、上記の構成に加えて、昇圧コンバーター１２０の出力電圧（ＶＡ）の検出にヒステリシス特性を持たせるための第２スイッチ素子３０１と、第３基準電圧源３０２と、をさらに備えている。即ち、電源装置３００は、基準電圧を複数備えている。
【００８６】
電源装置３００において、昇圧コンバーター１２０の出力電圧（ＶＡ）は、ＤＣＤＣコンバーター１１５に接続される負荷１１６によってはリップル（脈流）が発生する。第２実施形態として説明をした電源装置２００では、昇圧コンバーター１２０の出力電圧（ＶＡ）の上昇を検知し、遅延を持たせてＤＣＤＣコンバーター１１５及びスイッチ素子１０３をＯＮにするように制御をした。このような制御において、出力電圧（ＶＡ）におけるリップルが検出される可能性がある。仮に、リップルが検出されるとすれば、誤動作を引き起こす要因になり得る。
【００８７】
そこで本実施形態に係る電源装置３００では、昇圧コンバーター１２０の出力を検出するための基準電圧源１１４と第３基準電圧源３０２で切り替えることにより検出電圧にヒステリシス特性をもたせ、誤動作を防止するように構成している。なお、第２スイッチ素子３０１は、切替接点形（Ｃ接点）である。
【００８８】
電源装置３００において、第１出力分圧抵抗１１１及び第２出力分圧抵抗１１２によって分圧回路が構成される。この分圧回路と、比較器１１３、遅延回路２２０と、基準電圧源１１４または第３基準電圧源３０２と、第２比較器２０７と、第２基準電圧源２０６によって、出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に達したか否かを検知する検知回路が構成される。
【００８９】
また、遅延回路２２０と、第２比較器２０７と、第２比較器２０７の出力電圧（信号）をスイッチ素子１０３に入力する回路によって、電源装置２００における制御回路が構成される。
【００９０】
また、なお、検知回路において、基準電圧源１１４または第３基準電圧源３０２の切り替えを第２スイッチ素子３０１において実行する。
【００９１】
＜第３実施形態における回路動作＞
次に、本実施形態に係る電源装置３００の動作及び効果について説明する。図６において、横軸は時間の経過を表している。縦軸は、後述する各電圧または各電流の変動を表している。図６は、図２及び図４と同様に、縦軸の所定の位置が特定の具体的な数値（電圧値や電流値）を表すものではない。縦軸に沿って並んでいる複数の波形は、図５中に明示した符合に対応する電圧または電流にそれぞれ対応している。
【００９２】
図６において、電源電圧（ＶＩＮ）、昇圧コンバーター１２０の出力電圧（ＶＡ）、分圧電圧（ＶＢ）、突入電流制限素子１０２に流れる電流（ＩＲ）、入力電流（ＩＩＮ）、ＩＲとＩＩＮ合成電流（ＩＳＷ）、比較出力（ＶＳＷ）は、第１実施形態及び第２実施形態と同様である。
【００９３】
また図６において、時定数コンデンサ２０５の両端電圧（ＶＣＡＰ）、第２基準電圧（ＶＲＥＦ２）は、第２実施形態のものと同様である。
【００９４】
図６において、ＶＲＥＦ３は、分圧電圧（ＶＢ）と比較して、昇圧コンバーター１２０の出力電圧（ＶＡ）の低下を検出するための第３基準電圧である。
【００９５】
次に、図６に用いている各タイミングについて説明する。時点ａ３は、電源投入の瞬間に相当する。時点ｂ３は、昇圧コンバーター１２０が第１基準電圧（ＶＲＥＦ１）に達した瞬間に相当する。時点ｃ３は、時定数コンデンサ２０５の両端電圧（ＶＣＡＰ）が第２基準電圧（ＶＲＥＦ２）に達した瞬間に相当する。時点ｄ３は、電源装置２００において瞬断や瞬低が発生した瞬間に相当する。
【００９６】
時点ｅ３は、瞬断や瞬低により、昇圧コンバーター１２０の出力電圧（ＶＡ）の分圧電圧（ＶＢ）が第１基準電圧（ＶＲＥＦ１）を下回った瞬間に相当する。時点ｆ３は、電源装置２００が、瞬断や瞬低から復帰した瞬間に相当する。時点ｇ４は、瞬断や瞬低から復帰した後に、時定数コンデンサ２０５の両端電圧（ＶＣＡＰ）が第２基準電圧（ＶＲＥＦ２）に達した瞬間に相当する。
【００９７】
＜時点ａ３−時点ｂ３の動作＞
時点ａ３から時点ｂ３は、電源装置１００の電源が投入されてから、昇圧コンバーター１２０の出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に達するまでの時間に相当する。電源装置１００において、電源が投入される直前（時点ａ３よりも前）は、昇圧コンバーター１２０の出力電圧（ＶＡ）はゼロである。したがって、その分圧電圧（ＶＢ）もゼロである。分圧電圧（ＶＢ）がゼロのとき、比較器１１３は比較対象の入力がないので動作せず、比較器１１３の出力は、ゼロになる。この場合、第２比較器２０７の出力である比較出力（ＶＳＷ）もゼロになる。比較出力（ＶＳＷ）がゼロである場合、スイッチ素子１０３は動作をしない。したがって、スイッチ素子１０３の接点を開放したままになる。また、ＤＣＤＣコンバーター１１５もＯＦＦである。
【００９８】
電源投入時（時点ａ３）において、スイッチ素子１０３はＯＦＦのままなので、入力電流（ＩＩＮ）は、入力端子１０１から突入電流制限素子１０２を通過して昇圧コンバーター１２０の入力コンデンサ１２１を充電する。また、入力電流（ＩＩＮ）は、突入電流制限素子１０２と、コイル１２２と、ダイオード１２４を通過して、昇圧コンバーター１２０の出力平滑コンデンサ１２５を充電する。
【００９９】
この電流投入時（時点ａ３）において発生する突入電流は、突入電流制限素子１０２によって抑制される。時点ａ３から時点ｂ３にかけて、昇圧コンバーター１２０の出力電圧（ＶＡ）は上昇し、同時に、入力電流（ＩＩＮ）は減少する。時点ｂ３に至ると出力電圧（ＶＡ）は設定電圧（ＶＳＥＴ）に達し、分圧電圧（ＶＢ）は第１基準電圧（ＶＲＥＦ１）に達する。同時に、出力平滑コンデンサ１２５の充電が終わり、入力電流（ＩＩＮ）はゼロになる。
【０１００】
＜時点ｂ３−時点ｃ３の動作＞
時点ｂ３から時点ｃ３は、昇圧コンバーター１２０の出力電圧（ＶＡ）の分圧電圧（ＶＢ）が第１基準電圧ＶＲＥＦ１に達してから一定の遅延を持たせる期間に相当する。分圧電圧（ＶＢ）が第１基準電圧（ＶＲＥＦ１）を超えると、比較器１１３の出力はＨｉレベルになる。比較器１１３からの出力電流は、時定数抵抗２０４を通過し、時間を掛けて時定数コンデンサ２０５を充電する。充電された時定数コンデンサ２０５の両端電圧（ＶＣＡＰ）が第２基準電圧（ＶＲＥＦ２）を超えると第２比較器２０７の出力がＨｉレベルになる。
【０１０１】
この期間を実回路動作にあわせて十分に確保することで、昇圧コンバーター１２０の出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に達した後、すなわち出力平滑コンデンサ１２５の充電が完了した後に第２比較器２０７を動作させることができる。
【０１０２】
＜時点ｃ３−時点ｄ３の動作＞
時点ｃ２から時点ｄ２は、上記の如く第２比較器２０７が動作してから定常動作に移行するまでの時間に相当する。すでに説明をした遅延期間を十分に取ることで、出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に達してから第２比較器２０７の出力である比較出力（ＶＳＷ）をＨｉレベルにする。比較出力（ＶＳＷ）がＨｉレベルになると、スイッチ素子１０３とＤＣＤＣコンバーター１１５はＯＮになる。
【０１０３】
このとき、昇圧コンバーター１２０の出力電圧（ＶＡ）は設定電圧（ＶＳＥＴ）に達していることから、出力平滑コンデンサ１２５の充電電流はゼロである。また、ＤＣＤＣコンバーター１１５は直前までＯＦＦであったことから、突入電流制限素子１０２に流れる電流はゼロである。したがって、スイッチ素子１０３により突入電流制限素子１０２を短絡した時に発生する２次的な突入電流が全く発生しない。
【０１０４】
また、これと同時に、第２スイッチ素子３０１を動作させて、比較器１１３に入力する基準電圧を第３基準電圧（ＶＲＥＦ３）に切り替える。なお、第３基準電圧（ＶＲＥＦ３）は、第１基準電圧（ＶＲＥＦ１）よりも低い電圧である。これにより昇圧コンバーター１２０の出力電圧（ＶＡ）を検知するための検出電圧にヒステリシス特性をもたせることができ、出力リップル電圧を検出することによる誤動作を防止することができる。
【０１０５】
上記の後、徐々にＤＣＤＣコンバーター１１５が電流を引き始めるので、入力電流ＩＩＮが徐々に増加して、定常動作へと移行する。定常動作時において、スイッチ素子１０３はＯＮになっている（接点は閉じて、突入電流制限素子１０２を短絡している）ので、入力電流（ＩＩＮ）とスイッチ素子１０３に流れる電流（ＩＳＷ）は等しくなる（ＩＩＮ＝ＩＳＷ）。また、突入電流制限素子１０２に流れる電流（ＩＲ）はゼロである（ＩＲ＝０）。したがって、定常動作時において電源装置３００は、突入電流制限素子１０２による電力消費が発生しない。
【０１０６】
＜時点ｄ３−時点ｅ３の動作＞
時点ｄ２から時点ｅ２は、電源装置１００において瞬断や瞬低が発生してから、昇圧コンバーター１２０の出力電圧（ＶＡ）が低下して、分圧電圧（ＶＢ）が第３基準電圧（ＶＲＥＦ３）を下回るまでの期間である。瞬断や瞬低が発生しても、ＤＣＤＣコンバーター１１５は負荷１１６への電源供給のために、電流を引いているので、昇圧コンバーター１２０は、入力端子１０１からの電力供給が不十分な状態でＤＣＤＣコンバーター１１５に電力を供給する状態になる。このとき、昇圧コンバーター１２０の出力電圧（ＶＡ）は、低下しているので、当然ながら分圧電圧（ＶＢ）は、第３基準電圧（ＶＲＥＦ３）よりも低くなる。
【０１０７】
＜時点ｅ３−時点ｆ３の動作＞
時点ｅ３から時点ｆ３は、分圧電圧（ＶＢ）が第３基準電圧（ＶＲＥＦ３）を下回ってから、瞬断又は瞬低から復帰するまでの時間に相当する。電源装置３００において、分圧電圧（ＶＢ）が第３基準電圧（ＶＲＥＦ３）を下回ると、比較器１１３は出力を停止する。比較器１１３の出力が停止すると、コンデンサ放電用ダイオード２０３を介して時定数コンデンサ２０５は瞬時に放電される。そうすると、時定数コンデンサ２０５の両端電圧（ＶＣＡＰ）はゼロになるので、第２比較器２０７の出力である比較出力（ＶＳＷ）はＬｏｗレベルになる。比較出力（ＶＳＷ）がＬｏｗレベルになると、スイッチ素子１０３とＤＣＤＣコンバーター１１５はＯＦＦになる。ここで、第２スイッチ素子３０１もＯＦＦになるので、比較器１１３への基準入力は、第３基準電圧（ＶＲＥＦ３）から第１基準電圧（ＶＲＥＦ１）へと切り替える。
【０１０８】
＜時点ｆ３−時点ｇ３の動作＞
時点ｆ３から時点ｇ３は、瞬断・瞬低から復帰した後、一定の遅延を持たせる期間である。瞬断・瞬低から復帰すると、分圧電圧（ＶＢ）は第１基準電圧（ＶＲＥＦ１）を超えるので、比較器１１３の出力はＨｉレベルになる。このとき、比較器１１３の出力電流は時定数抵抗２０４を介して、時間を掛けて時定数コンデンサ２０５を充電する。これによって、時定数コンデンサ２０５の両端電圧（ＶＣＡＰ）が第２基準電圧（ＶＲＥＦ２）を超えると第２比較器２０７の出力である比較出力（ＶＳＷ）がＨｉレベルになる。この期間を十分に取ることにより、出力平滑コンデンサ１２５の充電が完了した後に第２比較器２０７を動作させることができる。
【０１０９】
＜時点ｇ３以降の動作＞
点g３以降は、第２比較器２０７が動作してから定常動作に移行するまでの時間に相当する。電源装置３００は、前記遅延期間を十分に取ることにより、昇圧コンバーター１２０の出力電圧（ＶＡ）が設定電圧（ＶＳＥＴ）に達し、出力平滑コンデンサ１２５の充電電流がゼロとなってから第２比較器２０７の比較出力（ＶＳＷ）をＨｉレベルにする。これによって、スイッチ素子１０３及びＤＣＤＣコンバーター１１５をＯＮにする。
【０１１０】
このとき、昇圧コンバーター１２０の出力電圧（ＶＡ）は設定電圧（ＶＳＥＴ）に達していることから出力平滑コンデンサ１２５の充電電流はゼロである。ＤＣＤＣコンバーター１１５もＯＦＦしていることから突入電流制限素子１０２に流れる電流はゼロである。したがって、スイッチ素子１０３を短絡した時に発生する2次的な突入電流が全く発生しない。
【０１１１】
またこれと同時に、第２スイッチ素子３０１を動作させて、入力する基準電圧を第１基準電圧（ＶＲＥＦ１）よりも低い第３基準電圧（ＶＲＥＦ３）に切り替える。これにより昇圧コンバーター１２０の検出電圧にヒステリシス特性を持たせることができ、出力リップル電圧を検出することによる誤動作を防止する。
【０１１２】
このあと徐々にＤＣＤＣコンバーター１１５が電流を引き始めるので、入力電流ＩＩＮが徐々に増加して、電源装置２００は定常動作へと移行する。定常動作時、スイッチ素子１０３はＯＮになっているので、入力電流（ＩＩＮ）とスイッチ素子１０３に流れる電流（ＩＳＷ）は等しくなる（ＩＩＮ＝ＩＳＷ）。また、突入電流制限素子１０２に流れる電流（ＩＲ）はゼロになる（ＩＲ＝０）。したがって、突入電流制限素子１０２における電力消費はなく、定常動作時において突入電流制限素子１０２による電力損失は発生しない。
【０１１３】
以上のように、本実施形態に係る電源装置３００によれば、様々な種類の突入電流を抑制するために、突入電流制限素子１０２に電流が流れていない時には、突入電流制限素子１０２を短絡し、無駄な消費電力を削減しつつ、２次的な突入電流を抑制する。さらに、瞬断や瞬低からの復帰時に発生する突入電流を検出して、電源投入時に行うシーケンスと同じシーケンスにより突入電流及び２次的な突入電流を抑制する。また、上記のように、昇圧コンバーター１２０の出力電圧（ＶＡ）のリップルを検知するために、２つの異なる基準電圧を用いる。これによって、様々な突入電流の抑制を確実にかつ安定して行うことができる。
【符号の説明】
【０１１４】
１００  電源装置
１０１  入力端子
１０２  突入電流制限素子
１０３  スイッチ素子
１１１  第１出力分圧抵抗
１１２  第２出力分圧抵抗
１１３  比較器
１１４  基準電圧源
１１５  ＤＣＤＣコンバーター
１１６  負荷
１２０  昇圧コンバーター
１２１  入力コンデンサ
１２２  コイル
１２３  スイッチング素子
１２４  ダイオード
１２５  出力平滑コンデンサ
１２６  第１分圧抵抗
１２７  第２分圧抵抗
１２８  制御部
２００  電源装置
２０３  コンデンサ放電用ダイオード
２０４  時定数抵抗
２０５  時定数コンデンサ
２０６  第２基準電圧源
２０７  第２比較器
２２０  遅延回路
３００  電源装置
３０１  第２スイッチ素子
３０２  第３基準電圧源
【先行技術文献】
【特許文献】
【０１１５】
【特許文献１】特開２０１５−１４２４８５号公報
【図１】
2018029415.tif 000003
【図２】
2018029415.tif 000004
【図３】
2018029415.tif 000005
【図４】
2018029415.tif 000006
【図５】
2018029415.tif 000007
【図６】
2018029415.tif 000008
【図７】
2018029415.tif 000009