(57)【要約】【課題】低信頼性を特性とするＮＡＮＤ型フラッシュメモリにブートプログラム及びメインプログラムを格納してＮＡＮＤ型フラッシュメモリからのブートプログラム及びメインプログラムにより制御装置を起動させる場合において、制御装置が正常に起動できないときでも、ブートプログラムによる制御装置の起動を確実に行うことができる電子回路システム及び制御装置の起動方法を提供する。【解決手段】制御装置の通常の起動動作として、ブートプログラム及びメインプログラムを格納するＮＡＮＤ型フラッシュメモリに格納されているブートプログラム及びメインプログラムを用い、制御装置が正常に起動できないと判断した場合には、ブートプログラムを格納するＮＯＲ型フラッシュメモリに格納されているブートプログラムを制御装置に読み込んでＮＯＲ型フラッシュメモリからのブートプログラムにより制御装置を起動させる。【選択図】図８
2018025925.tif 000002
【特許請求の範囲】
【請求項１】
ブートプログラムを制御装置に読み込んで前記ブートプログラムにより前記制御装置を起動させた後にメインプログラムを前記制御装置に読み込んで前記メインプログラムにより前記制御装置を起動させる電子回路システムであって、
前記ブートプログラム及び前記メインプログラムを格納するＮＡＮＤ型フラッシュメモリと、前記ブートプログラムを格納するＮＯＲ型フラッシュメモリとを備え、
前記制御装置の通常の起動動作として、前記ＮＡＮＤ型フラッシュメモリに格納されている前記ブートプログラム及び前記メインプログラムを用い、
前記制御装置が正常に起動できないと判断した場合には、前記ＮＯＲ型フラッシュメモリに格納されている前記ブートプログラムを前記制御装置に読み込んで前記ＮＯＲ型フラッシュメモリからの前記ブートプログラムにより前記制御装置を起動させる構成とされていることを特徴とする電子回路システム。
【請求項２】
請求項１に記載の電子回路システムであって、
ネットワークに接続されたネットワークリソースに前記ネットワークを介して接続可能とされており、
前記ネットワークリソースには、前記メインプログラムが格納されており、
前記ＮＯＲ型フラッシュメモリには、前記ネットワーク上の前記ネットワークリソースと接続するためのネットワークブートコンフィグレーションが格納されており、
前記制御装置が正常に起動できないと判断した場合には、前記ＮＯＲ型フラッシュメモリに格納されている前記ネットワークブートコンフィグレーションを設定することにより、前記ネットワークを経由して前記ネットワークリソースに格納されている前記メインプログラムをダウンロードすることを特徴とする電子回路システム。
【請求項３】
請求項２に記載の電子回路システムであって、
ランダムアクセスメモリを備え、
前記ネットワークリソースから前記ネットワークを経由してダウンロードした前記メインプログラムを前記ランダムアクセスメモリへコピーすることを特徴とする電子回路システム。
【請求項４】
請求項１から請求項３までの何れか１つに記載の電子回路システムであって、
前記制御装置が正常に起動できないと判断した場合に前記ＮＯＲ型フラッシュメモリからの前記ブートプログラムにより前記制御装置を起動させた後、前記ＮＡＮＤ型フラッシュメモリにメモリ異常が発生している可能性があることを報知することを特徴とする電子回路システム。
【請求項５】
請求項１から請求項４までの何れか１つに記載の電子回路システムであって、
ネットワークに接続されたネットワークリソースに前記ネットワークを介して接続可能とされており、
前記ネットワークリソースには、リカバリデータとして前記ブートプログラム及び前記メインプログラムが格納されており、
前記ＮＯＲ型フラッシュメモリには、前記ネットワーク上の前記ネットワークリソースと接続するためのネットワークブートコンフィグレーションが格納されており、
前記制御装置が正常に起動できないと判断した場合には、前記ネットワークブートコンフィグレーションを設定することにより、前記ネットワークを経由して前記ネットワークリソースに格納されている前記リカバリデータを前記ネットワークリソースからダウンロードし、ダウンロードした前記リカバリデータの前記ブートプログラム及び前記メインプログラムを前記ＮＡＮＤ型フラッシュメモリの前記ブートプログラム及び前記メインプログラムの格納領域へ上書きすることを特徴とする電子回路システム。
【請求項６】
請求項１から請求項５までの何れか１つに記載の電子回路システムであって、
前記ＮＡＮＤ型フラッシュメモリには、リカバリデータとして前記ブートプログラム及び前記メインプログラムが格納されており、
前記ＮＯＲ型フラッシュメモリには、前記ＮＡＮＤ型フラッシュメモリに格納されている前記リカバリデータのアドレスであるリカバリデータ格納アドレスが格納されており、
前記制御装置が正常に起動できないと判断した場合には、前記ＮＯＲ型フラッシュメモリに格納されている前記リカバリデータ格納アドレスにより前記ＮＡＮＤ型フラッシュメモリから前記リカバリデータを読み出し、読み出した前記リカバリデータの前記ブートプログラム及び前記メインプログラムを前記ＮＡＮＤ型フラッシュメモリの前記ブートプログラム及び前記メインプログラムの格納領域へ上書きすることを特徴とする電子回路システム。
【請求項７】
請求項５又は請求項６に記載の電子回路システムであって、
前記ＮＡＮＤ型フラッシュメモリへの前記ブートプログラム及び前記メインプログラムの上書き後、前記通常の起動動作に戻すことを特徴とする電子回路システム。
【請求項８】
ブートプログラムを制御装置に読み込んで前記ブートプログラムにより前記制御装置を起動させた後にメインプログラムを前記制御装置に読み込んで前記メインプログラムにより前記制御装置を起動させる電子回路システムにおける前記制御装置の起動方法であって、
前記制御装置の通常の起動動作として、前記ブートプログラム及び前記メインプログラムを格納するＮＡＮＤ型フラッシュメモリに格納されている前記ブートプログラム及び前記メインプログラムを用い、
前記制御装置が正常に起動できないと判断した場合には、前記ブートプログラムを格納するＮＯＲ型フラッシュメモリに格納されている前記ブートプログラムを前記制御装置に読み込んで前記ＮＯＲ型フラッシュメモリからの前記ブートプログラムにより前記制御装置を起動させることを特徴とする制御装置の起動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブートプログラムを制御装置に読み込んでブートプログラムにより制御装置を起動させた後にメインプログラムを制御装置に読み込んでメインプログラムにより制御装置を起動させる電子回路システム及び制御装置の起動方法に関する。
【背景技術】
【０００２】
ブートプログラムを制御装置に読み込んでブートプログラムにより制御装置を起動させた後にメインプログラムを制御装置に読み込んでメインプログラムにより制御装置を起動させる電子回路システムでは、一般的に、メモリに格納されているブートプログラムを該メモリから読み出し、読み出したブートプログラムを制御装置に読み込んでブートプログラムにより制御装置を起動させた後にメモリに格納されているメインプログラムを該メモリから読み出し、読み出したメインプログラムを制御装置に読み込んでメインプログラムにより制御装置を起動させるようになっている。
【０００３】
ここで、ブートプログラムは、電源投入時或いはリセット時（ハードウェアリセット時又はソフトウェアリセットによる再起動時を含む。）に最初に実行するプログラムである。ブートプログラムとしては、代表的には、バイオス（ＢＩＯＳ：Ｂａｓｉｃ  Ｉｎｐｕｔ  Ｏｕｔｐｕｔ  Ｓｙｓｔｅｍ）を例示できる。また、メインプログラムは、ブートプログラムの次に実行するプログラムである。メインプログラムとしては、代表的には、オペレーティングシステム（ＯＳ：Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）を例示できる。
【０００４】
ブートプログラム及びメインプログラムを格納するメモリとして、ＮＯＲ型フラッシュメモリやＮＡＮＤ型フラッシュメモリが利用されることが多い。
【０００５】
ＮＯＲ型フラッシュメモリは、一般的に、記憶容量に対するコストが高く（単位ビット当たりのコストが高く）、書き込めるデータ量が少ない（低容量である）ものの、メモリの書き換え可能回数多い、メモリ異常〔具体的には、メモリ内のデータが意図せず変化する（所謂ビット化け、以下、単にビット化けという。）〕が少ないという特性のため、高信頼性であることが知られている。
【０００６】
一方、ＮＡＮＤ型フラッシュメモリは、一般的に、記憶容量に対するコストが低く（単位ビット当たりのコストが低く）、書き込めるデータ量が多い（高容量である）ものの、メモリの書き換え可能回数が少ない、メモリ異常（具体的にはビット化け）が多いという特性のため、低信頼性であることが知られている。
【０００７】
メモリのコストを抑制する目的として、一般的に、ブートプログラムは容量が低容量であり、メインプログラムは容量が高容量であることから、ＮＯＲ型フラッシュメモリからブートプログラムを読み出し、ブートプログラムにより制御装置を起動させた後、ハードディスク装置（ＨＤＤ：Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）等の大容量不揮発メモリからメインプログラムを読み出し、メインプログラムにより制御装置を起動させる手法が一般的に使用されている。
【０００８】
例えば、特許文献１には、ランダムアクセス可能な不揮発性メモリからブートプログラムを読み出し、ブートプログラムにより制御装置を起動させた後、ＮＡＮＤ型フラッシュメモリからメインプログラムを読み出し、メインプログラムにより制御装置を起動させる手法が提案されている。
【０００９】
また、近年では、ＮＯＲ型フラッシュメモリにブートプログラムを格納しないで、ＮＡＮＤ型フラッシュメモリにブートプログラム及びメインプログラムを格納し、コストを低減させる手法も多く存在している。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００５−１５７５２８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、ＮＡＮＤ型フラッシュメモリにブートプログラム及びメインプログラムを格納する手法を用いた電子回路システムでは、ＮＡＮＤ型フラッシュメモリの特性である低信頼性によるメモリ異常等の不具合が発生し易く、この場合、制御装置が正常に起動できないという不都合がある。
【００１２】
そこで、本発明は、低信頼性を特性とするＮＡＮＤ型フラッシュメモリにブートプログラム及びメインプログラムを格納してＮＡＮＤ型フラッシュメモリからのブートプログラム及びメインプログラムにより制御装置を起動させる場合において、制御装置が正常に起動できないときでも、ブートプログラムによる制御装置の起動を確実に行うことができる電子回路システム及び制御装置の起動方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、前記課題を解決するために、次の電子回路システム及び制御装置の起動方法を提供する。
【００１４】
（１）電子回路システム
本発明に係る電子回路システムは、ブートプログラムを制御装置に読み込んで前記ブートプログラムにより前記制御装置を起動させた後にメインプログラムを前記制御装置に読み込んで前記メインプログラムにより前記制御装置を起動させる電子回路システムであって、前記ブートプログラム及び前記メインプログラムを格納するＮＡＮＤ型フラッシュメモリと、前記ブートプログラムを格納するＮＯＲ型フラッシュメモリとを備え、前記制御装置の通常の起動動作として、前記ＮＡＮＤ型フラッシュメモリに格納されている前記ブートプログラム及び前記メインプログラムを用い、前記制御装置が正常に起動できないと判断した場合には、前記ＮＯＲ型フラッシュメモリに格納されている前記ブートプログラムを前記制御装置に読み込んで前記ＮＯＲ型フラッシュメモリからの前記ブートプログラムにより前記制御装置を起動させる構成とされていることを特徴とする。
【００１５】
（２）制御装置の起動方法
本発明に係る制御装置の起動方法は、ブートプログラムを制御装置に読み込んで前記ブートプログラムにより前記制御装置を起動させた後にメインプログラムを前記制御装置に読み込んで前記メインプログラムにより前記制御装置を起動させる電子回路システムにおける前記制御装置の起動方法であって、前記制御装置の通常の起動動作として、前記ブートプログラム及び前記メインプログラムを格納するＮＡＮＤ型フラッシュメモリに格納されている前記ブートプログラム及び前記メインプログラムを用い、前記制御装置が正常に起動できないと判断した場合には、前記ブートプログラムを格納するＮＯＲ型フラッシュメモリに格納されている前記ブートプログラムを前記制御装置に読み込んで前記ＮＯＲ型フラッシュメモリからの前記ブートプログラムにより前記制御装置を起動させることを特徴とする。
【００１６】
本発明において、前記電子回路システムは、ネットワークに接続されたネットワークリソースに前記ネットワークを介して接続可能とされており、前記ネットワークリソースには、前記メインプログラムが格納されており、前記ＮＯＲ型フラッシュメモリには、前記ネットワーク上の前記ネットワークリソースと接続するためのネットワークブートコンフィグレーションが格納されており、前記制御装置が正常に起動できないと判断した場合には、前記ＮＯＲ型フラッシュメモリに格納されている前記ネットワークブートコンフィグレーションを設定することにより、前記ネットワークを経由して前記ネットワークリソースに格納されている前記メインプログラムをダウンロードする態様を例示できる。
【００１７】
本発明において、前記電子回路システムは、ランダムアクセスメモリ（ＲＡＭ：Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）を備え、前記ネットワークリソースから前記ネットワークを経由してダウンロードした前記メインプログラムを前記ランダムアクセスメモリへコピーする（書き込む）態様を例示できる。
【００１８】
本発明において、前記制御装置が正常に起動できないと判断した場合に前記ＮＯＲ型フラッシュメモリからの前記ブートプログラムにより前記制御装置を起動させた後、前記ＮＡＮＤ型フラッシュメモリにメモリ異常が発生している可能性があることを報知する態様を例示できる。
【００１９】
本発明において、前記電子回路システムは、ネットワークに接続されたネットワークリソースに前記ネットワークを介して接続可能とされており、前記ネットワークリソースには、リカバリデータとして前記ブートプログラム及び前記メインプログラムが格納されており、前記ＮＯＲ型フラッシュメモリには、前記ネットワークのネットワークブートコンフィグレーションが格納されており、前記制御装置が正常に起動できないと判断した場合には、前記ネットワークブートコンフィグレーションを設定することにより、前記ネットワークを経由して前記ネットワークリソースに格納されている前記リカバリデータを前記ネットワークリソースからダウンロードし、ダウンロードした前記リカバリデータの前記ブートプログラム及び前記メインプログラムを前記ＮＡＮＤ型フラッシュメモリの前記ブートプログラム及び前記メインプログラムの格納領域へ上書きする態様を例示できる。
【００２０】
本発明において、前記ＮＡＮＤ型フラッシュメモリには、リカバリデータとして前記ブートプログラム及び前記メインプログラムが格納されており、前記ＮＯＲ型フラッシュメモリには、前記ＮＡＮＤ型フラッシュメモリに格納されている前記リカバリデータのアドレスであるリカバリデータ格納アドレスが格納されており、前記制御装置が正常に起動できないと判断した場合には、前記ＮＯＲ型フラッシュメモリに格納されている前記リカバリデータ格納アドレスにより前記ＮＡＮＤ型フラッシュメモリから前記リカバリデータを読み出し、読み出した前記リカバリデータの前記ブートプログラム及び前記メインプログラムを前記ＮＡＮＤ型フラッシュメモリの前記ブートプログラム及び前記メインプログラムの格納領域へ上書きする態様を例示できる。
【００２１】
本発明において、前記ＮＡＮＤ型フラッシュメモリへの前記ブートプログラム及び前記メインプログラムの上書き後、前記通常の起動動作に戻す態様を例示できる。
【発明の効果】
【００２２】
本発明によると、低信頼性を特性とするＮＡＮＤ型フラッシュメモリにブートプログラム及びメインプログラムを格納してＮＡＮＤ型フラッシュメモリからのブートプログラム及びメインプログラムにより制御装置を起動させる場合において、制御装置が正常に起動できないときでも、ブートプログラムによる制御装置の起動を確実に行うことが可能となる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施形態に係る制御装置の起動方法を実施する電子回路システムの一例の概略構成を示すブロック図である。
【図２】図１に示すＮＡＮＤ型フラッシュメモリ内のデータ構造の一例を示す概略構成図である。
【図３】図２に示すＮＡＮＤ型フラッシュメモリ内のブートプログラムのデータ構造の一例を示す概略構成図である。
【図４】図１に示す電子回路システムにおいて制御装置の通常の起動動作を行う場合での制御例を示すフローチャートである。
【図５】図１に示すＮＯＲ型フラッシュメモリのデータ構造の一例を示す概略構成図である。
【図６】図５に示すＮＯＲ型フラッシュメモリ内のブートプログラムのデータ構造の一例を示す概略構成図である。
【図７】図１に示す電子回路システムにおいて制御装置の異常な起動動作を行う場合での基本制御例を示すフローチャートである。
【図８】図７に示すフローチャートにおいてブートプログラムを読み込みできなかった場合の処理例である。
【図９】図１に示すネットワークリソース内のデータ構造の一例を示す概略構成図である。
【図１０】ネットワークブートコンフィグレーションのデータ構造の一例を示す概略構成図である。
【図１１】第１実施形態に係る電子回路システムの制御例を示すフローチャートである。
【図１２】図１１に示すフローチャートにおいてブートプログラムを読み込みできなかった場合の処理例である。
【図１３】第２実施形態に係る電子回路システムの制御例を示すフローチャートである。
【図１４】図１３に示すフローチャートにおいてブートプログラムを読み込みできなかった場合の処理例である。
【図１５】図２に示すＮＡＮＤ型フラッシュメモリ内のリカバリデータのデータ構造の一例を示す概略構成図である。
【図１６】図５に示すＮＯＲ型フラッシュメモリ内のブートプログラムのデータ構造の一例を示す概略構成図である。
【図１７】第３実施形態に係る電子回路システムの制御例を示すフローチャートである。
【図１８】図１７を示すフローチャートにおいてブートプログラムを読み込みできなかった場合の処理例である。
【図１９】表示装置においてＮＡＮＤ型フラッシュメモリにメモリ異常が発生している可能性があることを示すメッセージを表示する一例を示す正面図である。
【発明を実施するための形態】
【００２４】
以下、本発明に係る実施の形態について図面を参照しながら説明する。
【００２５】
図１は、本発明の実施形態に係る制御装置１０２の起動方法を実施する電子回路システム１０１の一例の概略構成を示すブロック図である。
【００２６】
図１に示す電子回路システム１０１は、ブートプログラムＢＰを制御装置１０２に読み込んでブートプログラムＢＰにより制御装置１０２を起動させた後にメインプログラムＭＰを制御装置１０２に読み込んでメインプログラムＭＰにより制御装置１０２を起動させるものである。
【００２７】
ここで、ブートプログラムＢＰは、電源投入時或いはリセット時（ハードウェアリセット時又はソフトウェアリセットによる再起動時を含む。）に最初に実行するプログラムであり、例えば、多機能型端末装置（具体的にはスマートフォンやタブレット型端末装置）、パーソナルコンピュータなどのコンピュータでは、バイオス（ＢＩＯＳ）に相当する。ＢＩＯＳは、例えば、多機能型端末装置（具体的にはスマートフォンやタブレット型端末装置）、パーソナルコンピュータなどのコンピュータの起動時のオペレーティングシステム（ＯＳ）の読み込みや、コンピュータに接続された装置、機器に対する基本的な入出力制御などの設定を行う。
【００２８】
また、メインプログラムＭＰは、ブートプログラムＢＰの次に実行するプログラムであり、例えば、多機能型端末装置（具体的にはスマートフォンやタブレット型端末装置）、パーソナルコンピュータなどのコンピュータでは、オペレーティングシステム（ＯＳ）に相当する。
【００２９】
詳しくは、電子回路システム１０１は、電子回路システム１０１全体の制御を司る制御装置１０２〔この例ではエスオーシー（ＳＯＣ：Ｓｙｓｔｅｍ  Ｏｎ  Ｃｈｉｐ）〕と、ブートプログラムＢＰｎａ（ＢＰ）及びメインプログラムＭＰｎａ（ＭＰ）を格納するＮＡＮＤ型フラッシュメモリ１０４と、ブートプログラムＢＰｎｏ（ＢＰ）を格納するＮＯＲ型フラッシュメモリ１０５と、主記憶部として作用するランダムアクセスメモリ１０３〔この例ではディーラム（ＤＲＡＭ：Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）〕と、制御装置１０２の起動状態を監視するブート監視装置１０６（この例ではブート監視ＩＣ：Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）とを備えている。
【００３０】
ここで、エスオーシー（ＳＯＣ）は、電子回路システム１０１の動作に必要な所定の機能を単一の半導体チップに実装したものである。ＮＡＮＤ型フラッシュメモリ１０４は、ビット単価が低いもののビット化けが多い低信頼性の不揮発性メモリである。ＮＯＲ型フラッシュメモリ１０５は、ビット単価が高いもののビット化けが少ない高信頼性の不揮発性メモリである。また、ディーラム（ＤＲＡＭ）は、情報の記憶が電荷によって行われて一定時間毎に記憶保持のための再書き込み（リフレッシュ）を行う必要がある揮発性メモリである。
【００３１】
そして、ＮＡＮＤ型フラッシュメモリ１０４に格納されているブートプログラムＢＰｎａ及びメインプログラムＭＰｎａは、制御装置１０２の通常の起動動作に用いるブートプログラム及びメインプログラムである。また、ＮＯＲ型フラッシュメモリ１０５に格納されているブートプログラムＢＰｎｏは、制御装置１０２が通常の起動動作で正常に起動できないときに用いるブートプログラム（いわば緊急起動を実現するためのブートプログラム）である。
【００３２】
なお、制御装置１０２の通常の起動動作とは、電子回路システム１０１の本来の起動動作であって、正常状態で制御装置１０２を起動させる起動動作をいう。
【００３３】
制御装置１０２は、ＲＡＭインターフェース部１０７と、ＮＡＮＤインターフェース部１０８と、ＮＯＲインターフェース部１０９とを備えている。
【００３４】
ＲＡＭインターフェース部１０７は、ランダムアクセスメモリ１０３と通信するためのものである。ＮＡＮＤインターフェース部１０８は、ＮＡＮＤ型フラッシュメモリ１０４と通信するためのものである。ＮＯＲインターフェース部１０９は、ＮＯＲ型フラッシュメモリ１０５と通信するためのものである。
【００３５】
また、制御装置１０２は、ブート状態通知信号出力部１１４と、ブート切替信号入力部１１３と、ＲＳＴ信号入力部１１２と、リカバリ通知信号出力部１１１とを備えている。
【００３６】
ブート状態通知信号出力部１１４は、制御装置１０２の正常起動（通常の起動動作でのブートプログラムＢＰｎａ及びメインプログラムＭＰｎａによる制御装置１０２の起動）を示すブート状態通知信号ＢＡＳａ（正常信号）又は制御装置１０２が正常に起動できないことを示すブート状態通知信号ＢＡＳｂ（異常信号）を出力する。この例では、ブート状態通知信号ＢＡＳａ（正常信号）は、ＨｉｇｈレベルとＬｏｗレベルとが交互に切り替わる電圧信号とされ、ブート状態通知信号ＢＡＳｂ（異常信号）は、Ｌｏｗレベルの電圧信号とされている。
【００３７】
ブート切替信号入力部１１３は、ＮＡＮＤ型フラッシュメモリ１０４及びＮＯＲ型フラッシュメモリ１０５のうち何れか一方を選択するためのブート切替信号（ＢＣＳｎａ，ＢＣＳｎｏ）が入力された場合、ＮＡＮＤ型フラッシュメモリ１０４及びＮＯＲ型フラッシュメモリ１０５の何れを選択するかを認識する。この例では、ブート切替信号入力部１１３は、ＮＡＮＤ型フラッシュメモリ１０４を選択するためのブート切替信号ＢＣＳｎａ（ＮＡＮＤ切替信号）としてＬｏｗレベルの電圧信号が入力された場合には、ＮＡＮＤ型フラッシュメモリ１０４の選択を認識し、ＮＯＲ型フラッシュメモリ１０５を選択するためのブート切替信号ＢＣＳｎｏ（ＮＯＲ切替信号）としてＨｉｇｈレベルの電圧信号が入力された場合には、ＮＯＲ型フラッシュメモリ１０５の選択を認識する。
【００３８】
ＲＳＴ信号入力部１１２は、制御装置１０２の起動の開始又は起動の停止を示すＲＳＴ信号（ＲＳＳａ，ＲＳＳｂ）入力された場合、制御装置１０２の起動の開始又は起動の停止を認識する。この例では、ＲＳＴ信号入力部１１２は、制御装置１０２の起動の開始を示すＲＳＴ信号ＲＳＳａ（起動開始信号）としてＬｏｗレベルからＨｉｇｈレベルに切り替わる電圧信号が入力された場合、制御装置１０２の起動の開始を認識し、制御装置１０２の起動の停止を示すＲＳＴ信号ＲＳＳｂ（起動停止信号）としてＨｉｇｈレベルからレベルＬｏｗに切り替わる電圧信号が入力された場合、制御装置１０２の起動の停止を認識する。
【００３９】
リカバリ通知信号出力部１１１は、リカバリデータによるリカバリの完了を示すリカバリ通知信号ＲＡＳを出力する。この例では、リカバリ通知信号ＲＡＳ（リカバリ完了信号）は、ＬｏｗレベルからＨｉｇｈレベルへ切り替わる電圧信号とされている。
【００４０】
また、制御装置１０２は、ネットワークＮＴ〔例えばローカルエリアネットワーク（ＬＡＮ：Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）やインターネット〕上に存在するネットワークリソースＮＲ（この例ではファイルサーバ）と通信するためのネットワークインターフェース部１１０〔この例ではネットワークインターフェースカード（Ｎｅｔｗｏｒｋ  Ｉｎｔｅｒｆａｃｅ  Ｃａｒｄ：ＮＩＣ）〕をさらに備えている。
【００４１】
また、制御装置１０２は、ユーザインターフェースとして各種の表示情報（例えば画像情報）を表示する表示装置１２０へ表示データ（例えば画像データ）を送信するグラフィックインターフェース部１１５をさらに備えている。
【００４２】
ブート監視装置１０６は、ブート状態通知信号入力部１１９と、ブート切替信号出力部１１８と、ＲＳＴ信号出力部１１７と、リカバリ通知信号入力部１１６とを備えている。
【００４３】
ブート状態通知信号入力部１１９は、ブート状態通知信号ＢＡＳａ（正常信号）が入力された場合、制御装置１０２の正常起動を認識し、ブート状態通知信号ＢＡＳｂ（異常信号）が入力された場合、制御装置１０２が正常に起動できないことを認識する。
【００４４】
ブート切替信号出力部１１８は、ブート切替信号（ＢＣＳｎａ，ＢＣＳｎｏ）を出力する。ＲＳＴ信号出力部１１７は、ＲＳＴ信号（ＲＳＳａ，ＲＳＳｂ）を出力する。リカバリ通知信号入力部１１６は、リカバリ通知信号ＲＡＳ（リカバリ完了信号）が入力された場合、リカバリデータによるリカバリの完了を認識する。
【００４５】
そして、本実施の形態に係る電子回路システム１０１は、制御装置１０２の通常の起動動作として、ＮＡＮＤ型フラッシュメモリ１０４に格納されているブートプログラムＢＰｎａ及びメインプログラムＭＰｎａを用いる構成とされている。
【００４６】
図２は、図１に示すＮＡＮＤ型フラッシュメモリ１０４内のデータ構造の一例を示す概略構成図である。図３は、図２に示すＮＡＮＤ型フラッシュメモリ１０４内のブートプログラムＢＰｎａのデータ構造の一例を示す概略構成図である。
【００４７】
ＮＡＮＤ型フラッシュメモリ１０４の所定の第１格納領域Ｒｎａ１（図２参照）（この例ではアドレス０ｘ０＿００００＿００００〜０ｘ０＿０８００＿００００）には、ブートプログラムＢＰｎａが格納されている。また、ＮＡＮＤ型フラッシュメモリ１０４の所定の第２格納領域Ｒｎａ２（図２参照）（この例ではアドレス０ｘ０＿１０００＿００００〜０ｘ０＿Ａ０００＿００００）には、メインプログラムＭＰｎａが格納されている。
【００４８】
また、ＮＡＮＤ型フラッシュメモリ１０４には、リカバリデータ格納領域ＲＲ（図２参照）が設けられており、リカバリデータ格納領域ＲＲに、第３実施形態で使用するリカバリデータＲＤｎａが格納されている。なお、ＮＡＮＤ型フラッシュメモリ１０４には、ストレージ領域ＳＲ（図２参照）が設けられており、ストレージ領域ＳＲに、例えば、ユーザが使用する各種のデータ（具体的には写真データや音楽データ）が保存される。
【００４９】
ＮＡＮＤ型フラッシュメモリ１０４内のブートプログラムＢＰｎａ（図３参照）には、電子回路システム１０１に接続された装置、機器に対する基本的な入出力制御などの設定情報（この例では、システムコンフィグレーション：Ｓｙｓｔｅｍ  Ｃｏｎｆｉｇｕｒａｔｉｏｎ、ＲＡＭインターフェースコンフィグレーション：ＲＡＭ  Ｉ／Ｆ  Ｃｏｎｆｉｇｕｒａｔｉｏｎ、ＮＡＮＤインターフェースコンフィグレーション：ＮＡＮＤ  Ｉ／Ｆ  Ｃｏｎｆｉｇｕｒａｔｉｏｎ、ＮＯＲインターフェースコンフィグレーション：ＮＯＲ  Ｉ／Ｆ  Ｃｏｎｆｉｇｕｒａｔｉｏｎ、汎用インターフェースコンフィグレーション：ＧＰＩＯ  Ｉ／Ｆ  Ｃｏｎｆｉｇｕｒａｔｉｏｎ、ネットワークインターフェースコンフィグレーション：ＮＩＣ  Ｉ／Ｆ  Ｃｏｎｆｉｇｕｒａｔｉｏｎ、グラフィックインターフェースコンフィグレーション：ＧＲＡＰＨＩＣ  Ｉ／Ｆ  Ｃｏｎｆｉｇｕｒａｔｉｏｎ）が格納されている。
【００５０】
また、ＮＡＮＤ型フラッシュメモリ１０４には、ＮＡＮＤ型フラッシュメモリ１０４に格納されているメインプログラムＭＰｎａ（図２参照）のアドレスであるメインプログラム格納アドレスＡＤｍｐ（図２及び図３参照）（具体的には開始アドレス０ｘ０＿１０００＿００００）が格納されている。この例では、メインプログラム格納アドレスＡＤｍｐは、ブートプログラムＢＰｎｏに含まれている。
【００５１】
図４は、図１に示す電子回路システム１０１において制御装置１０２の通常の起動動作を行う場合での制御例を示すフローチャートである。
【００５２】
図４に示すように、電子回路システム１０１では、制御装置１０２の通常の起動動作の場合、先ず、電源がオンされると（ステップＳ１０１）、ブート監視装置１０６は、ブートデバイスとしてＮＡＮＤ型フラッシュメモリ１０４及びＮＯＲ型フラッシュメモリ１０５のうちＮＡＮＤ型フラッシュメモリ１０４を選択するようにブート切替信号ＢＣＳｎａ（ＮＡＮＤ切替信号）をブート切替信号出力部１１８から出力し（ステップＳ１０２）、制御装置１０２は、ブート切替信号出力部１１８から出力されたブート切替信号ＢＣＳｎａ（ＮＡＮＤ切替信号）をブート切替信号入力部１１３で入力（受信）する（ステップＳ１０３）。
【００５３】
次に、ブート監視装置１０６は、制御装置１０２の起動の開始を示すＲＳＴ信号ＲＳＳａ（起動開始信号）をＲＳＴ信号出力部１１７から出力し（ステップＳ１０４）、制御装置１０２は、ＲＳＴ信号出力部１１７から出力されたＲＳＴ信号ＲＳＳａ（起動開始信号）をＲＳＴ信号入力部１１２で入力（受信）し（ステップＳ１０５）、起動を開始する。
【００５４】
次に、制御装置１０２は、ＮＡＮＤ型フラッシュメモリ１０４内の第１格納領域Ｒｎａ１（図２参照）（この例ではアドレス０ｘ０＿００００＿００００〜０ｘ０＿０８００＿００００）に格納されているブートプログラムＢＰｎａを、ＮＡＮＤインターフェース部１０８を介して読み込み（ステップＳ１０６）、読み込んだブートプログラムＢＰｎａ内の設定値（この例では各コンフィグレーション）（図３参照）によりブートプログラムＢＰｎａによる起動処理を実行する。
【００５５】
次に、制御装置１０２は、ブートプログラムＢＰｎａにより起動した後、ＮＡＮＤ型フラッシュメモリ１０４に格納されているメインプログラム格納アドレスＡＤｍｐ（図３参照）（具体的には開始アドレス０ｘ０＿１０００＿００００）を指定して、ＮＡＮＤ型フラッシュメモリ１０４内の第２格納領域Ｒｎａ２（この例ではアドレス０ｘ０＿１０００＿００００〜０ｘ０＿Ａ０００＿００００）（図２参照）に格納されているメインプログラムＭＰｎａを、ＮＡＮＤインターフェース部１０８を介して読み込み（ステップＳ１０７）、読み込んだメインプログラムＭＰｎａを、ＲＡＭインターフェース部１０７を介してランダムアクセスメモリ１０３にコピーする（書き込む）（ステップＳ１０８）。
【００５６】
次に、制御装置１０２は、メインプログラムＭＰｎａのランダムアクセスメモリ１０３へのコピーが完了し、メインプログラムＭＰｎａにより正常に起動したと判断すると、制御装置１０２の正常起動を示すブート状態通知信号ＢＡＳａ（正常信号）をブート状態通知信号出力部１１４から出力し（ステップＳ１０９）、ブート監視装置１０６は、ブート状態通知信号出力部１１４から出力されたブート状態通知信号ＢＡＳａ（正常信号）をブート状態通知信号入力部１１９で入力（受信）する（ステップＳ１１０）。これにより、ブート監視装置１０６は、ＮＡＮＤ型フラッシュメモリ１０４に格納されているメインプログラムＭＰｎａにより制御装置１０２が正常に起動したことを認識する（ステップＳ１１１）。
【００５７】
かくして、前記したステップＳ１０１〜Ｓ１１１の処理を行う電子回路システム１０１において、制御装置１０２の立ち上げ動作が正常に完了する。
【００５８】
ところで、ＮＡＮＤ型フラッシュメモリ１０４にブートプログラムＢＰｎａ及びメインプログラムＭＰｎａを格納する手法を用いた電子回路システム１０１では、ＮＡＮＤ型フラッシュメモリ１０４の特性である低信頼性によるメモリ異常等の不具合が発生し易く、この場合、制御装置１０２が正常に起動できないという不都合がある。例えば、ブートプログラムＢＰｎａに異常が発生した場合、ブートプログラムＢＰｎａにより制御装置１０２を起動させることができない。
【００５９】
この点、本実施の形態に係る電子回路システム１０１は、次のような構成となっている。
【００６０】
図５は、図１に示すＮＯＲ型フラッシュメモリ１０５のデータ構造の一例を示す概略構成図である。図６は、図５に示すＮＯＲ型フラッシュメモリ１０５内のブートプログラムＢＰｎｏのデータ構造の一例を示す概略構成図である。
【００６１】
ＮＯＲ型フラッシュメモリ１０５の所定の格納領域Ｒｎｏ（この例ではアドレス０ｘ０＿００００＿００００〜０ｘ０＿０８００＿００００）（図５参照）には、ブートプログラムＢＰｎｏが格納されている。
【００６２】
ここで、図６に示すＮＯＲ型フラッシュメモリ１０５に格納されるべきブートプログラムＢＰｎｏは、図３に示すＮＡＮＤ型フラッシュメモリ１０４に格納されるべきブートプログラムＢＰｎａと同じものであり、ここでは、詳しい説明を省略する。なお、ブートプログラムＢＰｎｏは、ブートプログラムＢＰｎａから機能を落としたもの、例えば、ブートプログラムとして必要最小限の機能を有するものであってもよい。また、ＮＯＲ型フラッシュメモリ１０５には、第１実施形態及び第２実施形態で使用するネットワークブートコンフィグレーションＮＣＧが格納されている。
【００６３】
そして、電子回路システム１０１は、制御装置１０２が正常に起動できないと判断した場合には（具体的にはＮＡＮＤ型フラッシュメモリ１０４に格納されているブートプログラムＢＰｎａにより制御装置１０２が正常に起動できないと判断した場合には）、ＮＯＲ型フラッシュメモリ１０５に格納されているブートプログラムＢＰｎｏを制御装置１０２に読み込んでＮＯＲ型フラッシュメモリ１０５からのブートプログラムＢＰｎｏにより制御装置１０２を起動させる構成とされている。
【００６４】
詳しくは、ブート監視装置１０６は、制御装置１０２が正常に起動できないか否かを判断する。ブート監視装置１０６は、制御装置１０２が正常に起動できないと判断した場合には、ＮＯＲ型フラッシュメモリ１０５に格納されているブートプログラムＢＰｎｏを読み込むように制御装置１０２に指示する。制御装置１０２は、起動を停止し、ＮＯＲ型フラッシュメモリ１０５に格納されているブートプログラムＢＰｎｏを読み込むことでＮＯＲ型フラッシュメモリ１０５からのブートプログラムＢＰｎｏにより制御装置１０２を起動（再起動）する。
【００６５】
具体的には、ブート監視装置１０６は、制御装置１０２が正常に起動できないと判断した場合には、ブート切替信号ＢＣＳｎｏ（ＮＯＲ切替信号）を制御装置１０２へ送信し、制御装置１０２は、ブート切替信号ＢＣＳｎｏ（ＮＯＲ切替信号）を受信した後、起動を停止し、ＮＯＲ型フラッシュメモリ１０５を用いたブートプログラムＢＰｎｏの起動を行う。
【００６６】
図７は、図１に示す電子回路システム１０１において制御装置１０２の異常な起動動作を行う場合での基本制御例を示すフローチャートである。図８は、図７に示すフローチャートにおいてブートプログラムＢＰｎａを読み込みできなかった場合の処理例である。
【００６７】
図７及び図８に示すフローチャートでは、図４に示すフローチャートにおいてステップＳ１０６の処理とステップＳ１０７の処理との間の処理を説明する。その他の処理は、図４に示すフローチャートと同じであり、ここでは説明を省略する。
【００６８】
例えば、ＮＡＮＤ型フラッシュメモリ１０４のビット化け等のメモリ異常が発生している場合、具体的には、図２に示すＮＡＮＤ型フラッシュメモリ１０４において、所定の第１格納領域Ｒｎａ１（この例ではアドレス０ｘ０＿００００＿００００〜０ｘ０＿０８００＿００００）に格納されているブートプログラムＢＰｎａが破壊されていると、ブートプログラムＢＰｎａを読み込むことができない。
【００６９】
この点、電子回路システム１０１では、図７に示すように、ステップＳ１０６の処理の後、ＮＡＮＤ型フラッシュメモリ１０４に格納されているブートプログラムＢＰｎａを読み込むことができないと判断した場合（ステップＳ２０１：Ｎｏ）、すなわち、制御装置１０２の通常の起動動作で正常に起動できない場合、制御装置１０２は、図２に示すＮＡＮＤ型フラッシュメモリ１０４に格納されているブートプログラムＢＰｎａ内の図３に示す設定値（この例では各コンフィグレーション）やメインプログラム格納アドレスＡＤｍｐを読み込むことができないために、制御装置１０２が正常に起動できないことを示すブート状態通知信号ＢＡＳｂ（異常信号）をブート状態通知信号出力部１１４から出力する。
【００７０】
そうすると、図８に示すように、ブート監視装置１０６は、ブート状態通知信号出力部１１４からブート状態通知信号ＢＡＳｂ（異常信号）をブート状態通知信号入力部１１９で入力（受信）する（ステップＳ２０２）。これにより、ブート監視装置１０６は、ＮＡＮＤ型フラッシュメモリ１０４に格納されているメインプログラムＭＰｎａにより制御装置１０２が正常に起動できないことを認識する。
【００７１】
次に、ブート監視装置１０６は、制御装置１０２が正常に起動できないことを認識した後、制御装置１０２の起動の停止を示すＲＳＴ信号ＲＳＳｂ（起動停止信号）をＲＳＴ信号出力部１１７から出力し（ステップＳ２０３）、制御装置１０２は、ＲＳＴ信号出力部１１７から出力されたＲＳＴ信号ＲＳＳｂ（起動停止信号）をＲＳＴ信号入力部１１２で入力（受信）し（ステップＳ２０４）、起動を停止する。
【００７２】
次に、ブート監視装置１０６は、ブートデバイスとしてＮＡＮＤ型フラッシュメモリ１０４及びＮＯＲ型フラッシュメモリ１０５のうちＮＯＲ型フラッシュメモリ１０５を選択するようにブート切替信号ＢＣＳｎｏ（ＮＯＲ切替信号）をブート切替信号出力部１１８から出力し（ステップＳ２０５）、制御装置１０２は、ブート切替信号出力部１１８から出力されたブート切替信号ＢＣＳｎｏ（ＮＯＲ切替信号）をブート切替信号入力部１１３で入力（受信）する（ステップＳ２０６）。これにより、制御装置１０２は、ブートデバイスとしてＮＡＮＤ型フラッシュメモリ１０４からＮＯＲ型フラッシュメモリ１０５に切り替えることができる。
【００７３】
次に、ブート監視装置１０６は、制御装置１０２の起動の開始を示すＲＳＴ信号ＲＳＳａ（起動開始信号）をＲＳＴ信号出力部１１７から出力し（ステップＳ２０７）、制御装置１０２は、ＲＳＴ信号出力部１１７から出力されたＲＳＴ信号ＲＳＳａ（起動開始信号）をＲＳＴ信号入力部１１２で入力（受信）し（ステップＳ２０８）、起動を開始する。
【００７４】
次に、制御装置１０２は、ＮＯＲ型フラッシュメモリ１０５内の所定の格納領域Ｒｎｏ（図５参照）（この例ではアドレス０ｘ０＿００００＿００００〜０ｘ０＿０８００＿００００）に格納されているブートプログラムＢＰｎｏを、ＮＯＲインターフェース部１０９を介して読み込み（ステップＳ２０９）、読み込んだブートプログラムＢＰｎｏ内の設定値（この例では各コンフィグレーション）（図６参照）によりブートプログラムＢＰｎｏによる起動処理を実行する。
【００７５】
かくして、前記したステップＳ１０１〜Ｓ１１１，Ｓ２０１〜Ｓ２０９の処理を行う電子回路システム１０１において、制御装置１０２を起動させるにあたり、制御装置１０２が正常に起動できない場合に、ＮＡＮＤ型フラッシュメモリ１０４からのブートプログラムＢＰｎａによる制御装置１０２の起動から、ＮＯＲ型フラッシュメモリ１０５からのブートプログラムＢＰｎｏによる制御装置１０２の起動に切り替えることができる。
【００７６】
なお、ステップＳ２０９に続く処理については、以下の第１実施形態から第４実施形態で説明する。
【００７７】
（第１実施形態）
ところで、ＮＡＮＤ型フラッシュメモリ１０４に格納されているメインプログラムＭＰｎａが正常であれば、ＮＡＮＤ型フラッシュメモリ１０４のメモリ異常等の不具合の発生によりにブートプログラムＢＰｎａに異常が発生した場合であっても、ＮＯＲ型フラッシュメモリ１０５からのブートプログラムＢＰｎｏにより制御装置１０２を起動させることで、ＮＡＮＤ型フラッシュメモリ１０４に格納されているメインプログラムＭＰｎａにより制御装置１０２を起動させることができ、これにより、制御装置１０２の立ち上げ動作を完了させることができる。
【００７８】
しかし、ＮＡＮＤ型フラッシュメモリ１０４のメモリ異常等の不具合の発生によりメインプログラムＭＰｎａに異常が発生している場合には、ＮＡＮＤ型フラッシュメモリ１０４に格納されているメインプログラムＭＰｎａにより制御装置１０２を起動させることができず、従って、制御装置１０２の立ち上げ動作を完了させることができない。よって、メインプログラムＭＰにより制御装置１０２を確実に起動させることで、制御装置１０２の立ち上げ動作を完了させることが望まれる。
【００７９】
この点、第１実施形態に係る電子回路システム１０１は、ネットワークＮＴ（図１参照）（この例ではＬＡＮ）に接続されたネットワークリソースＮＲ（図１参照）にネットワークＮＴを介して接続可能とされている。
【００８０】
ここで、ネットワークリソースＮＲは、ネットワークＮＴに接続されてネットワークＮＴで利用可能な資源である。ネットワークリソースＮＲとしては、代表的には、ファイルサーバを例示できる。ネットワークリソースＮＲは、この例では、ファイルサーバとされている。このことは、後述する第２実施形態についても同様である。
【００８１】
図９は、図１に示すネットワークリソースＮＲ内のデータ構造の一例を示す概略構成図である。
【００８２】
図９に示すネットワークリソースＮＲには、メインプログラムＭＰｎｒ（ＭＰ）が格納されている。
【００８３】
ここで、図９に示すネットワークリソースＮＲに格納されるべきメインプログラムＭＰｎｒは、図２に示すＮＡＮＤ型フラッシュメモリ１０４に格納されるべきメインプログラムＭＰｎａと同じものであり、ここでは、説明を省略する。なお、メインプログラムＭＰｎｒは、メインプログラムＭＰｎａから機能を落としたもの、例えば、メインプログラムとして必要最小限の機能を有するものであってもよい。また、ネットワークリソースＮＲには、第２実施形態で使用するリカバリデータＲＤｎｒが格納されている。
【００８４】
詳しくは、ネットワークリソースＮＲには、メインプログラムＭＰｎｒのファイル名（この例ではＭａｉｎＰｒｏｇｒａｍ．ｂｉｎ）が付されたメインプログラムＭＰｎｒが格納されている。
【００８５】
図６に示すＮＯＲ型フラッシュメモリ１０５には、ネットワークＮＴ上のネットワークリソースＮＲと接続するためのネットワークブートコンフィグレーションＮＣＧが格納されている。この例では、ネットワークブートコンフィグレーションＮＣＧは、ブートプログラムＢＰｎｏに含まれている。ここで、ネットワークブートコンフィグレーションＮＣＧは、ネットワークＮＴに接続するための各種の設定（例えばＩＰアドレス等のネットワーク識別情報の設定）である。このことは、後述する第２実施形態についても同様である。
【００８６】
図１０は、ネットワークブートコンフィグレーションＮＣＧのデータ構造の一例を示す概略構成図である。
【００８７】
図１０に示すネットワークブートコンフィグレーションＮＣＧには、電子回路システム１０１のネットワーク識別情報（具体的にはＩＰアドレス、この例では１９２．１６８．０．５）と、ネットワークリソースＮＲのネットワーク識別情報（具体的にはＩＰアドレス、この例では１９２．１６８．０．１０）と、メインプログラムＭＰｎｒのファイル名（この例ではＭａｉｎＰｒｏｇｒａｍ．ｂｉｎ）が格納されている。
【００８８】
そして、制御装置１０２は、制御装置１０２が正常に起動できないと判断した場合には、ＮＯＲ型フラッシュメモリ１０５に格納されているネットワークブートコンフィグレーションＮＣＧ（図１０参照）を設定することにより、ネットワークＮＴを経由してネットワークリソースＮＲ（図１参照）に格納されているメインプログラムＭＰｎｒ（図９参照）をダウンロードする。
【００８９】
詳しくは、ブート監視装置１０６は、制御装置１０２が正常に起動できないか否かを判断する。ブート監視装置１０６は、制御装置１０２が正常に起動できないと判断した場合には、ネットワークリソースＮＲに格納されているメインプログラムＭＰｎｒを読み込むように制御装置１０２に指示する。制御装置１０２は、ＮＯＲ型フラッシュメモリ１０５に格納されているネットワークブートコンフィグレーションＮＣＧを設定し、ネットワークＮＴに接続されているネットワークリソースＮＲとの通信を確立し、ネットワークＮＴを経由してネットワークリソースＮＲに格納されているメインプログラムＭＰｎｒをネットワークリソースＮＲからダウンロードする。
【００９０】
また、第１実施形態に係る電子回路システム１０１は、ランダムアクセスメモリ１０３（図１参照）を備えている。
【００９１】
ここで、ランダムアクセスメモリ１０３は、任意の位置に読み出し、書き込みといった操作を行うことができるメモリデバイスである。ランダムアクセスメモリとしては、代表的には、ＤＲＡＭを例示できる。この例では、ランダムアクセスメモリ１０３は、ＤＲＡＭとされている。
【００９２】
そして、電子回路システム１０１は、ネットワークリソースＮＲからネットワークＮＴを経由してダウンロードしたメインプログラムＭＰｎｒをランダムアクセスメモリ１０３へコピーする（書き込む）。
【００９３】
詳しくは、制御装置１０２は、ネットワークリソースＮＲからネットワークＮＴを経由してダウンロードしたメインプログラムＭＰｎｒをランダムアクセスメモリ１０３へコピーし、コピーしたメインプログラムＭＰｎｒを読み込むことでネットワークリソースＮＲからのメインプログラムＭＰｎｒにより制御装置１０２を起動する。
【００９４】
図１１は、第１実施形態に係る電子回路システム１０１の制御例を示すフローチャートである。図１２は、図１１に示すフローチャートにおいてブートプログラムＢＰｎａを読み込みできなかった場合の処理例である。
【００９５】
図１１及び図１２に示すフローチャートは、図７及び図８に示すフローチャートにおいて第１実施形態に係るステップＳ２１０〜Ｓ２１３の処理を追加したものであり、その他は、図７及び図８に示すフローチャートと同様である。図１１及び図１２に示すフローチャートにおいて図７及び図８に示すフローチャートと実質的に同じ処理には同一符号を付し、以下に、図７及び図８に示すフローチャートとは異なる点を中心に説明する。
【００９６】
例えば、ＮＡＮＤ型フラッシュメモリ１０４のビット化け等のメモリ異常が発生している場合、具体的には、図２に示すＮＡＮＤ型フラッシュメモリ１０４において、所定の第２格納領域Ｒｎａ２（この例ではアドレス０ｘ０＿１０００＿００００〜０ｘ０＿Ａ０００＿００００）に格納されているメインプログラムＭＰｎａが破壊されていると、メインプログラムＭＰｎａを読み込むことができない。
【００９７】
この点、電子回路システム１０１では、図１２に示すように、制御装置１０２は、ステップＳ２０９の処理においてＮＯＲ型フラッシュメモリ１０５（図５参照）に格納されているブートプログラムＢＰｎｏ（図６参照）を、ＮＯＲインターフェース部１０９を介して読み込み（ステップＳ２０９）、読み込んだブートプログラムＢＰｎｏ内の設定値（この例では各コンフィグレーション）（図６参照）によりブートプログラムＢＰｎｏによる起動処理を実行する。
【００９８】
次に、制御装置１０２は、ＮＯＲ型フラッシュメモリ１０５から読み込んだブートプログラムＢＰｎｏ内のネットワークブートコンフィグレーションＮＣＧとして電子回路システム１０１のネットワークＮＴ（図１参照）上の通信元のネットワーク識別情報〔この例ではＩＰアドレス（１９２．１６８．０．５）〕を設定し、かつ、メインプログラムＭＰｎｒを格納している通信先のネットワークリソースＮＲ（図１参照）のネットワーク識別情報〔この例ではＩＰアドレス（１９２．１６８．０．１０）〕を設定する（ステップＳ２１０）。これにより、電子回路システム１０１は、ネットワークリソースＮＲとネットワークインターフェース部１１０を介して通信することが可能となる。
【００９９】
次に、制御装置１０２は、ＮＯＲ型フラッシュメモリ１０５から読み込んだネットワークブートコンフィグレーションＮＣＧ（図１０参照）により、ネットワークリソースＮＲに格納されているメインプログラムＭＰｎｒのファイル名（この例ではＭａｉｎＰｒｏｇｒａｍ．ｂｉｎ）を指定し、ネットワークリソースＮＲにメインプログラムＭＰｎｒ（図９参照）を要求する（ステップＳ２１１）。これにより、電子回路システム１０１は、ネットワークリソースＮＲに格納されているメインプログラムＭＰｎｒをネットワークリソースＮＲからダウンロードすることが可能となる。
【０１００】
次に、ネットワークリソースＮＲは、メインプログラムＭＰｎｒを制御装置１０２に提供する（ステップＳ２１２）。
【０１０１】
次に、制御装置１０２は、ネットワークリソースＮＲに格納されているメインプログラムＭＰｎｒを、ネットワークインターフェース部１１０を介してネットワークリソースＮＲからダウンロードする（ステップＳ２１３）。その後、電子回路システム１０１の処理は、図１１に示すステップＳ１０８へ戻る。
【０１０２】
なお、ステップＳ２０９の処理の後にステップＳ１０７に移行させると共に、前記したステップＳ２１０〜Ｓ２１３の処理に代えて或いは加えて、ステップＳ１０７の処理とステップＳ１０８の処理との間に「ＮＡＮＤ型フラッシュメモリ１０４に格納されているメインプログラムＭＰｎａを読み込んだか否かを判断する処理」及び「ステップＳ２０９〜Ｓ２１３の処理」を設け、ＮＡＮＤ型フラッシュメモリ１０４に格納されているメインプログラムＭＰｎａを読み込むことができなかった場合に、ステップＳ２０９〜Ｓ２１３の処理を行うようにしてもよい。
【０１０３】
（第２実施形態）
ところで、制御装置１０２が正常に起動できない場合、不具合箇所の特定ができず、電源側の異常（例えば電源回路システムの回路異常）であるのか、ＮＡＮＤ型フラッシュメモリ１０４の異常であるのか判別できず、メモリ異常等の不具合を発生したＮＡＮＤ型フラッシュメモリ１０４の自己修復することもできない。
【０１０４】
この点に関し、制御装置１０２が正常に起動できない場合でも、正常と見做されるブートプログラムＢＰ及びメインプログラムＭＰをＮＡＮＤ型フラッシュメモリ１０４のブートプログラムＢＰｎａ及びメインプログラムＭＰｎａの格納領域に上書きすると、たとえブートプログラムＢＰｎａ及びメインプログラムＭＰｎａのうち少なくとも一方にメモリ異常等の不具合が発生していても該不具合が解消してブートプログラムＢＰｎａ及びメインプログラムＭＰｎａが復旧することがある。よって、ＮＡＮＤ型フラッシュメモリ１０４のブートプログラムＢＰｎａ及びメインプログラムＭＰｎａを復旧することが望まれる。
【０１０５】
この点、第２実施形態に係る電子回路システム１０１は、ネットワークＮＴ（図１参照）（この例ではＬＡＮ）に接続されたネットワークリソースＮＲ（図１参照）にネットワークＮＴを介して接続可能とされている。
【０１０６】
図９に示すネットワークリソースＮＲには、リカバリデータＲＤｎｒとしてブートプログラムＢＰｎｒｒ（ＢＰ）及びメインプログラムＭＰｎｒｒ（ＭＰ）が格納されている。
【０１０７】
詳しくは、ネットワークリソースＮＲには、リカバリデータＲＤｎｒのファイル名（この例ではＲｅｃｏｖｅｒｙ．ｂｉｎ）が付されたブートプログラムＢＰｎｒｒ及びメインプログラムＭＰｎｒｒが格納されている。
【０１０８】
ここで、図９に示すネットワークリソースＮＲに格納されるべきリカバリデータＲＤｎｒのブートプログラムＢＰｎｒｒは、図３に示すＮＡＮＤ型フラッシュメモリ１０４に格納されるべきブートプログラムＢＰｎａと同じものであり、ここでは、説明を省略する。また、図９に示すネットワークリソースＮＲに格納されるべきリカバリデータＲＤｎｒのメインプログラムＭＰｎｒｒは、図２に示すＮＡＮＤ型フラッシュメモリ１０４に格納されるべきメインプログラムＭＰｎａと同じものである。
【０１０９】
ＮＯＲ型フラッシュメモリ１０５（図６参照）には、ネットワークＮＴ上のネットワークリソースＮＲと接続するためのネットワークブートコンフィグレーションＮＣＧが格納されている。ネットワークブートコンフィグレーションＮＣＧ（図１０参照）は、リカバリデータＲＤｎｒのファイル名（この例ではＲｅｃｏｖｅｒｙ．ｂｉｎ）を含んでいる。
【０１１０】
そして、制御装置１０２は、制御装置１０２が正常に起動できないと判断した場合には（具体的にはＮＡＮＤ型フラッシュメモリ１０４に格納されているブートプログラムＢＰｎａ又はＮＡＮＤ型フラッシュメモリ１０４に格納されているメインプログラムＭＰｎａにより制御装置１０２が正常に起動できないと判断した場合には）、ネットワークブートコンフィグレーションＮＣＧを設定することにより、ネットワークＮＴを経由してネットワークリソースＮＲに格納されているリカバリデータＲＤｎｒをネットワークリソースＮＲからダウンロードし、ダウンロードしたリカバリデータＲＤｎｒのブートプログラムＢＰｎｒｒ及びメインプログラムＭＰｎｒｒをＮＡＮＤ型フラッシュメモリ１０４のブートプログラムＢＰｎａ及びメインプログラムＭＰｎａの格納領域へ上書きする。
【０１１１】
詳しくは、ブート監視装置１０６は、制御装置１０２が正常に起動できないか否かを判断する。ブート監視装置１０６は、制御装置１０２が正常に起動できないと判断した場合には、ネットワークリソースＮＲに格納されているリカバリデータＲＤｎｒを読み込むように制御装置１０２に指示する。制御装置１０２は、ＮＯＲ型フラッシュメモリ１０５に格納されているネットワークブートコンフィグレーションＮＣＧを設定し、ネットワークＮＴに接続されているネットワークリソースＮＲとの通信を確立し、ネットワークＮＴを経由してネットワークリソースＮＲに格納されているリカバリデータＲＤｎｒをネットワークリソースＮＲからダウンロードする。
【０１１２】
また、第２実施形態に係る電子回路システム１０１は、ＮＡＮＤ型フラッシュメモリ１０４へのブートプログラムＢＰｎｒｒ及びメインプログラムＭＰｎｒｒの上書き後、通常の起動動作に戻す。
【０１１３】
詳しくは、ＮＡＮＤ型フラッシュメモリ１０４へのブートプログラムＢＰｎｒｒ及びメインプログラムＭＰｎｒｒの上書き（ＮＡＮＤ型フラッシュメモリ１０４の修復）後、制御装置１０２は、ＮＡＮＤ型フラッシュメモリ１０４のリカバリの完了を示すリカバリ通知信号ＲＡＳ（リカバリ完了信号）をブート監視装置１０６に送信し、ブート監視装置１０６は、ＮＡＮＤ型フラッシュメモリ１０４に格納されているブートプログラムＢＰｎａを読み込むように制御装置１０２に指示する。制御装置１０２は、ＮＡＮＤ型フラッシュメモリ１０４に格納されているブートプログラムＢＰｎａを読み込むことでＮＡＮＤ型フラッシュメモリ１０４からのブートプログラムＢＰｎａにより制御装置１０２を起動（再起動）する。
【０１１４】
具体的には、ブート監視装置１０６は、リカバリ通知信号ＲＡＳ（リカバリ完了信号）を受信し、ブート切替信号ＢＣＳｎａ（ＮＡＮＤ切替信号）を制御装置１０２へ送信し、制御装置１０２は、ブート切替信号ＢＣＳｎａ（ＮＡＮＤ切替信号）を受信した後、起動を停止し、ＮＡＮＤ型フラッシュメモリ１０４を用いたブートプログラムＢＰｎａの通常起動を行う。
【０１１５】
図１３は、第２実施形態に係る電子回路システム１０１の制御例を示すフローチャートである。図１４は、図１３に示すフローチャートにおいてブートプログラムＢＰｎａを読み込みできなかった場合の処理例である。なお、この例では、ＮＡＮＤ型フラッシュメモリ１０４に格納されているブートプログラムＢＰｎａにより制御装置１０２が正常に起動できない場合について説明する。
【０１１６】
図１３及び図１４に示すフローチャートは、図１１及び図１２に示すフローチャートにおいてステップＳ２１１〜Ｓ２１３の処理に代えてステップＳ２１４〜Ｓ２２０の処理を設け、ステップＳ２２０の処理後の戻り先をステップＳ１０２に変更したものであり、その他は、図１１及び図１２に示すフローチャートと同様である。図１３及び図１４に示すフローチャートにおいて図１１及び図１２に示すフローチャートと実質的に同じ処理には同一符号を付し、以下に、図１１及び図１２に示すフローチャートとは異なる点を中心に説明する。
【０１１７】
例えば、ＮＡＮＤ型フラッシュメモリ１０４のビット化け等のメモリ異常が発生している場合、具体的には、図２に示すＮＡＮＤ型フラッシュメモリ１０４において、所定の第１格納領域Ｒｎａ１（この例ではアドレス０ｘ０＿００００＿００００〜０ｘ０＿０８００＿００００）に格納されているブートプログラムＢＰｎａ、及び、所定の第２格納領域Ｒｎａ２（この例ではアドレス０ｘ０＿１０００＿００００〜０ｘ０＿Ａ０００＿００００）に格納されているメインプログラムＭＰｎａの少なくとも一方がたとえ破壊されていても正常と見做されるブートプログラムＢＰ及びメインプログラムＭＰをＮＡＮＤ型フラッシュメモリ１０４のブートプログラムＢＰｎａ及びメインプログラムＭＰｎａの格納領域に上書きすると、ブートプログラムＢＰｎａ及びメインプログラムＭＰｎａを確実に読み込むことができる。
【０１１８】
この点、電子回路システム１０１では、図１４に示すように、制御装置１０２は、ステップＳ２１０の処理の後、ＮＯＲ型フラッシュメモリ１０５から読み込んだネットワークブートコンフィグレーションＮＣＧ（図１０参照）により、ネットワークリソースＮＲに格納されているリカバリデータＲＤｎｒのファイル名（この例ではＲｅｃｏｖｅｒｙ．ｂｉｎ）を指定し、ネットワークリソースＮＲにリカバリデータＲＤｎｒのブートプログラムＢＰｎｒｒ及びメインプログラムＭＰｎｒｒを要求する（ステップＳ２１４）。これにより、電子回路システム１０１は、ネットワークリソースＮＲに格納されているリカバリデータＲＤｎｒのブートプログラムＢＰｎｒｒ及びメインプログラムＭＰｎｒｒをネットワークリソースＮＲからダウンロードすることが可能となる。
【０１１９】
次に、ネットワークリソースＮＲは、リカバリデータＲＤｎｒのブートプログラムＢＰｎｒｒ及びメインプログラムＭＰｎｒｒを制御装置１０２に提供する（ステップＳ２１５）。
【０１２０】
次に、制御装置１０２は、ネットワークリソースＮＲに格納されているリカバリデータＲＤｎｒのブートプログラムＢＰｎｒｒ及びメインプログラムＭＰｎｒｒを、ネットワークインターフェース部１１０を介してネットワークリソースＮＲからダウンロードしてＮＡＮＤ型フラッシュメモリ１０４のブートプログラムＢＰｎａ及びメインプログラムＭＰｎａの所定の格納領域（この例ではアドレス０ｘ０＿００００＿００００〜０ｘ１＿００００＿００００）（図２参照）にＮＡＮＤインターフェース部１０８（図１参照）を介して上書きする（ステップＳ２１６）。
【０１２１】
次に、制御装置１０２は、ＮＡＮＤ型フラッシュメモリ１０４のリカバリの完了を示すリカバリ通知信号ＲＡＳ（リカバリ完了信号）をリカバリ通知信号出力部１１１から出力し（ステップＳ２１７）、ＮＡＮＤ型フラッシュメモリ１０４のリカバリ（リカバリデータＲＤｎｒのＮＡＮＤ型フラッシュメモリ１０４への上書き）が完了したことをブート監視装置１０６へ通知する。
【０１２２】
次に、ブート監視装置１０６は、リカバリ通知信号出力部１１１から出力されたリカバリ通知信号ＲＡＳ（リカバリ完了信号）をリカバリ通知信号入力部１１６で入力（受信）すると（ステップＳ２１８）、制御装置１０２の起動の停止を示すＲＳＴ信号ＲＳＳｂ（起動停止信号）をＲＳＴ信号出力部１１７から出力する（ステップＳ２１９）。
【０１２３】
次に、制御装置１０２は、ＲＳＴ信号出力部１１７から出力されたＲＳＴ信号ＲＳＳｂ（起動停止信号）をＲＳＴ信号入力部１１２で入力（受信）すると（ステップＳ２２０）、すべての処理を停止して制御装置１０２の起動を停止する。その後、電子回路システム１０１の処理は、図１３に示すステップＳ１０２へ戻る。
【０１２４】
なお、前記したステップＳ２１４〜Ｓ２２０の処理に代えて或いは加えて、ステップＳ１０７の処理とステップＳ１０８の処理との間に「ＮＡＮＤ型フラッシュメモリ１０４に格納されているメインプログラムＭＰｎａを読み込んだか否かを判断する処理」及び「ステップＳ２０９，Ｓ２１０，Ｓ２１４〜Ｓ２２０の処理」を設け、ＮＡＮＤ型フラッシュメモリ１０４に格納されているメインプログラムＭＰｎａを読み込むことができなかった場合に、ステップＳ２０９，Ｓ２１０，Ｓ２１４〜Ｓ２２０の処理を行うようにしてもよい。
【０１２５】
また、第１実施形態に係る電子回路システム１０１の構成と第２実施形態に係る電子回路システム１０１の構成とを組み合わせて、第１実施形態に係る電子回路システム１０１の構成においてネットワークリソースＮＲに格納されているメインプログラムＭＰｎｒによる制御装置１０２が正常に起動できない場合に、第２実施形態に係る電子回路システム１０１の構成においてリカバリ処理を行うようにしてもよい。
【０１２６】
（第３実施形態）
また、第３実施形態に係る電子回路システム１０１では、図２に示すＮＡＮＤ型フラッシュメモリ１０４には、リカバリデータＲＤｎａが格納されている。
【０１２７】
図１５は、図２に示すＮＡＮＤ型フラッシュメモリ１０４内のリカバリデータＲＤｎａのデータ構造の一例を示す概略構成図である。
【０１２８】
ここで、図１５に示すＮＡＮＤ型フラッシュメモリ１０４に格納されるべきリカバリデータＲＤｎａのブートプログラムＢＰｎａｒは、図３に示すＮＡＮＤ型フラッシュメモリ１０４に格納されるべきブートプログラムＢＰｎａと同じものであり、ここでは、説明を省略する。また、図１５に示すＮＡＮＤ型フラッシュメモリ１０４に格納されるべきリカバリデータＲＤｎａのメインプログラムＭＰｎａｒは、図２に示すＮＡＮＤ型フラッシュメモリ１０４に格納されるべきメインプログラムＭＰｎａと同じものである。
【０１２９】
図１６は、図５に示すＮＯＲ型フラッシュメモリ１０５内のブートプログラムＢＰｎｏのデータ構造の一例を示す概略構成図である。
【０１３０】
図１６に示すＮＯＲ型フラッシュメモリ１０５には、ネットワークブートコンフィグレーションＮＣＧ（図６参照）に代えて或いは加えて（この例では代えて）、ＮＡＮＤ型フラッシュメモリ１０４に格納されているリカバリデータＲＤｎａ（図２参照）のアドレスであるリカバリデータ格納アドレスＡＤｒｄ（図２及び図１６参照）（具体的には開始アドレス０ｘ２＿００００＿００００）が格納されている。この例では、リカバリデータ格納アドレスＡＤｒｄは、ブートプログラムＢＰｎｏに含まれている。
【０１３１】
そして、制御装置１０２は、制御装置１０２が正常に起動できないと判断した場合には（具体的にはＮＡＮＤ型フラッシュメモリ１０４に格納されているブートプログラムＢＰｎａ又はＮＡＮＤ型フラッシュメモリ１０４に格納されているメインプログラムＭＰｎａにより制御装置１０２が正常に起動できないと判断した場合には）、ＮＯＲ型フラッシュメモリ１０５に格納されているリカバリデータ格納アドレスＡＤｒｄによりＮＡＮＤ型フラッシュメモリ１０４からリカバリデータＲＤｎａを読み出し、読み出したリカバリデータＲＤｎａのブートプログラムＢＰｎａｒ及びメインプログラムＭＰｎａｒをＮＡＮＤ型フラッシュメモリ１０４のブートプログラムＢＰｎａ及びメインプログラムＭＰｎａの格納領域へ上書きする。
【０１３２】
詳しくは、ブート監視装置１０６は、制御装置１０２が正常に起動できないか否かを判断する。ブート監視装置１０６は、制御装置１０２が正常に起動できないと判断した場合には、ＮＡＮＤ型フラッシュメモリ１０４に格納されているリカバリデータＲＤｎａを読み込むように制御装置１０２に指示する。制御装置１０２は、ＮＯＲ型フラッシュメモリ１０５に格納されているリカバリデータ格納アドレスＡＤｒｄを設定し、ＮＡＮＤ型フラッシュメモリ１０４に格納されているリカバリデータＲＤｎａを読み出す。
【０１３３】
また、第３実施形態に係る電子回路システム１０１は、ＮＡＮＤ型フラッシュメモリ１０４へのブートプログラムＢＰｎａｒ及びメインプログラムＭＰｎａｒの上書き後、通常の起動動作に戻す。
【０１３４】
詳しくは、ＮＡＮＤ型フラッシュメモリ１０４へのブートプログラムＢＰｎｒｒ及びメインプログラムＭＰｎｒｒの上書き後、制御装置１０２は、ＮＡＮＤ型フラッシュメモリ１０４のリカバリの完了を示すリカバリ通知信号ＲＡＳ（リカバリ完了信号）をブート監視装置１０６に送信し、ブート監視装置１０６は、ＮＡＮＤ型フラッシュメモリ１０４に格納されているブートプログラムＢＰｎａを読み込むように制御装置１０２に指示する。制御装置１０２は、ＮＡＮＤ型フラッシュメモリ１０４に格納されているブートプログラムＢＰｎａを読み込むことでＮＡＮＤ型フラッシュメモリ１０４からのブートプログラムＢＰｎａにより制御装置１０２を起動（再起動）する。
【０１３５】
図１７は、第３実施形態に係る電子回路システム１０１の制御例を示すフローチャートである。図１８は、図１７に示すフローチャートにおいてブートプログラムＢＰｎａを読み込みできなかった場合の処理例である。なお、この例では、ＮＡＮＤ型フラッシュメモリ１０４に格納されているブートプログラムＢＰｎａにより制御装置１０２が正常に起動できない場合について説明する。
【０１３６】
図１７及び図１８に示すフローチャートは、図１３及び図１４に示すフローチャートにおいてステップＳ２１０，Ｓ２１４，Ｓ２１５の処理に代えてステップＳ２２１，Ｓ２２２の処理を設けたものであり、その他は、図１３及び図１４に示すフローチャートと同様である。図１７及び図１８に示すフローチャートにおいて図１３及び図１４に示すフローチャートと実質的に同じ処理には同一符号を付し、以下に、図１３及び図１４に示すフローチャートとは異なる点を中心に説明する。
【０１３７】
電子回路システム１０１では、図１８に示すように、制御装置１０２は、ステップＳ２０９の処理の後、ＮＯＲ型フラッシュメモリ１０５（図６参照）に格納されているブートプログラムＢＰｎｏ内のリカバリデータ格納アドレスＡＤｒｄ（この例では０ｘ２＿００００＿００００）を、ＮＯＲインターフェース部１０９を介して読み込む（ステップＳ２２１）。
【０１３８】
次に、制御装置１０２は、読み込んだリカバリデータ格納アドレスＡＤｒｄによりＮＡＮＤ型フラッシュメモリ１０４（図２参照）に格納されているリカバリデータＲＤｎａのブートプログラムＢＰｎａｒ及びメインプログラムＭＰｎａｒ（図１５参照）を、ＮＡＮＤインターフェース部１０８を介してＮＡＮＤ型フラッシュメモリ１０４から読み込み（ステップＳ２２２）、ＮＡＮＤ型フラッシュメモリ１０４のブートプログラムＢＰｎａ及びメインプログラムＭＰｎａの所定の格納領域（この例ではアドレス０ｘ０＿００００＿００００〜０ｘ１＿００００＿００００）にＮＡＮＤインターフェース部１０８（図１参照）を介して上書きする（ステップＳ２１６）。
【０１３９】
なお、前記したステップＳ２２１，Ｓ２２２，Ｓ２１６〜Ｓ２２０の処理に代えて或いは加えて、ステップＳ１０７の処理とステップＳ１０８の処理との間に「ＮＡＮＤ型フラッシュメモリ１０４に格納されているメインプログラムＭＰｎａを読み込んだか否かを判断する処理」及び「ステップＳ２０９，Ｓ２２１，Ｓ２２２，Ｓ２１６〜Ｓ２２０の処理」を設け、ＮＡＮＤ型フラッシュメモリ１０４に格納されているメインプログラムＭＰｎａを読み込むことができなかった場合に、ステップＳ２０９，Ｓ２２１，Ｓ２２２，Ｓ２１６〜Ｓ２２０の処理を行うようにしてもよい。
【０１４０】
また、第１実施形態に係る電子回路システム１０１の構成と第３実施形態に係る電子回路システム１０１の構成とを組み合わせて、第１実施形態に係る電子回路システム１０１の構成においてネットワークリソースＮＲに格納されているメインプログラムＭＰｎｒによる制御装置１０２が正常に起動できない場合に、第３実施形態に係る電子回路システム１０１の構成においてリカバリ処理を行うようにしてもよい。
【０１４１】
また、第２実施形態に係る電子回路システム１０１の構成と第３実施形態に係る電子回路システム１０１の構成とを組み合わせて、第２実施形態に係る電子回路システム１０１の構成及び第３実施形態に係る電子回路システム１０１の構成のうち、何れか一方の構成においてリカバリ処理が失敗した場合に、他方の構成においてリカバリ処理を行うようにしてもよい。
【０１４２】
（第４実施形態）
第４実施形態に係る電子回路システム１０１は、第１実施形態から第３実施形態に係る電子回路システム１０１において、制御装置１０２が正常に起動できないと判断した場合にＮＯＲ型フラッシュメモリ１０５からのブートプログラムＢＰｎｏにより制御装置１０２を起動させた後、ＮＡＮＤ型フラッシュメモリ１０４にメモリ異常が発生している可能性があることを報知する。
【０１４３】
ここで、ＮＡＮＤ型フラッシュメモリ１０４にメモリ異常が発生している可能性があることを報知する態様としては、例えば、ＮＡＮＤ型フラッシュメモリ１０４にメモリ異常が発生している可能性があることを示すメッセージを表示装置１２０（図１参照）に表示する態様、ＮＡＮＤ型フラッシュメモリ１０４にメモリ異常が発生している可能性があることを示す警報音及び／又は音声を警報装置（図示せず）から発する態様、及び、これらの態様を組み合わせた態様を例示できる。
【０１４４】
図１９は、表示装置１２０においてＮＡＮＤ型フラッシュメモリ１０４にメモリ異常が発生している可能性があることを示すメッセージを表示する一例を示す正面図である。
【０１４５】
図１９に示すように、制御装置１０２が正常に起動できないと判断した場合において、ＮＯＲ型フラッシュメモリ１０５からのブートプログラムＢＰｎｏによる制御装置１０２の起動後に、さらにはネットワークリソースＮＲからのメインプログラムＭＰｎｒ及び／又はリカバリデータ（ＲＤｎｒ，ＲＤｎａ）のメインプログラム（ＭＰｎｒｒ，ＭＰｎａｒ）による制御装置１０２の起動後に、ＮＡＮＤ型フラッシュメモリ１０４にメモリ異常が発生している可能性があること（例えば「ＮＡＮＤ型フラッシュメモリのメモリ異常の発生の可能性があります」というメッセージ）を表示する。
【０１４６】
第４実施形態に係る電子回路システム１０１において、例えば、図１１及び図１２に示す第１実施形態のフローチャート、図１３及び図１４に示す第２実施形態のフローチャート、並びに、図１７及び図１８に示す第３実施形態のフローチャートのステップＳ１１１の処理の後に、制御装置１０２は、ＮＡＮＤ型フラッシュメモリ１０４にメモリ異常が発生している可能性があることを示すメッセージ〔この例では「ＮＡＮＤ型フラッシュメモリのメモリ異常の発生の可能性があります。」というメッセージ（図１９参照）〕を、ネットワークリソースＮＲ及びＮＡＮＤ型フラッシュメモリ１０４のうち何れのブートデバイスから制御装置１０２を起動したかを示すメッセージ〔具体的には、第１実施形態又は第２実施形態の場合には「ネットワークブートによる起動を行いました。」というメッセージ（図１９参照）〕と共に表示装置１２０（図１９参照）に表示することができる。
【０１４７】
（その他の実施の形態）
−制御装置−
第１実施形態から第４実施形態では、制御装置１０２をＳＯＣとしたが、ＳＯＣに限定されるものではない。例えば、演算処理ユニット（ＣＰＵ：Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）などのＭｉｃｒｏｐｒｏｃｅｓｓｏｒにて制御装置１０２を構成してもよい。
【０１４８】
−ランダムアクセスメモリ−
また、第１実施形態から第４実施形態では、ランダムアクセスメモリ１０３をＤＲＡＭとしたが、ＤＲＡＭに限定されるものではない。例えば、強誘電体メモリ（ＦｅＲＡＭ：Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）やスタティックラム（ＳＲＡＭ：Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などのメモリデバイスにてランダムアクセスメモリ１０３を構成してもよい。
【０１４９】
−ダイレクトメモリアクセス−
また、第１実施形態から第４実施形態では、ＮＡＮＤ型フラッシュメモリ１０４に格納されているメインプログラムＭＰｎａをランダムアクセスメモリ１０３へコピーする動作を、制御装置１０２を介して行ったが、ダイレクトメモリアクセス（ＤＭＡ：Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）制御にて行うようにしてもよい。
【０１５０】
−エラー訂正−
また、第１実施形態から第４実施形態では、ネットワークリソースＮＲ及び／又はＮＡＮＤ型フラッシュメモリ１０４に格納されているリカバリデータ（ＲＤｎｒ，ＲＤｎａ）をコピーにて自動復旧する動作において、エラー検出修正（ＥＣＣ：Ｅｒｒｏｒ  Ｃｈｅｃｋ  ａｎｄ  Ｃｏｒｒｅｃｔ）等のエラー訂正機能を用いたエラー訂正動作を行うようにしてもよい。
【０１５１】
−圧縮伸長処理−
また、第１実施形態から第４実施形態では、ネットワークリソースＮＲ及び／又はＮＡＮＤ型フラッシュメモリ１０４に格納されているメインプログラム（ＭＰｎｒ，ＭＰｎａ）及び／又はリカバリデータ（ＲＤｎｒ，ＲＤｎａ）のメインプログラム（ＭＰｎｒｒ，ＭＰｎａｒ）において、保存するデータ容量を低減させる圧縮処理、及び、圧縮データから元のデータに復元する伸長処理を実施するようにしてもよい。
【０１５２】
−制御装置への起動監視動作の取り込み−
また、第１実施形態から第４実施形態では、制御装置１０２とは別部品としてブート監視装置１０６を用いて起動監視動作を行うように構成したが、ブート監視装置１０６の機能を取り込んだ（ブート監視装置１０６を組み込んだ）制御装置１０２（例えばＳＯＣ）を用いて起動監視動作を行うように構成してもよい。すなわち、制御装置１０２の機能の一部で起動監視動作を行うようにしてもよい。制御装置１０２としては、プログラマブルロジックデバイス（ＰＬＤ：Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）を例示でき、代表的には、コンプレックスプログラマブルロジックデバイス（ＣＰＬＤ：Ｃｏｍｐｌｅｘ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）やフィールドプログラマブルゲートアレイ（ＦＰＧＡ：Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ)を挙げることができる。
【０１５３】
−制御装置へのＮＯＲ型フラッシュメモリの組み込み−
また、第１実施形態から第４実施形態では、制御装置１０２とは別部品としてＮＯＲ型フラッシュメモリ１０５を設け、ＮＯＲ型フラッシュメモリ１０５にブートプログラムＢＰｎｏを格納するようにしたが、ＮＯＲ型フラッシュメモリ１０５を組み込んだ制御装置１０２（例えばＳＯＣ）を用いて制御装置１０２におけるＮＯＲ型フラッシュメモリ１０５にブートプログラムＢＰｎｏを格納するようにしてもよい。すなわち、制御装置１０２の一部にＮＯＲ型フラッシュメモリ１０５を存在させるようにしてもよい。
【０１５４】
−制御装置へのＮＡＮＤ型フラッシュメモリの組み込み−
また、第１実施形態から第４実施形態では、制御装置１０２とは別部品としてＮＡＮＤ型フラッシュメモリ１０４を設け、ＮＡＮＤ型フラッシュメモリ１０４にブートプログラムＢＰｎａ、メインプログラムＭＰｎａ、リカバリデータＲＤｎａ等を格納するようにしたが、ＮＡＮＤ型フラッシュメモリ１０４を組み込んだ制御装置１０２（例えばＳＯＣ）を用いて制御装置１０２におけるＮＡＮＤ型フラッシュメモリ１０４にブートプログラムＢＰｎａ、メインプログラムＭＰｎａ、リカバリデータＲＤｎａ等を格納するようにしてもよい。すなわち、制御装置１０２の一部にＮＡＮＤ型フラッシュメモリ１０４を存在させるようにしてもよい。
【０１５５】
−ブート状態通知信号−
また、第１実施形態から第４実施形態では、制御装置１０２の正常起動を示すブート状態通知信号ＢＡＳａ（正常信号）として、ＨｉｇｈレベルとＬｏｗレベルとを交互に切り替わる電圧信号としたが、それに限定されるものではない。例えば、ブート状態通知信号ＢＡＳａ（正常信号）を、ＨｉｇｈレベルからＬｏｗレベルに変更される電圧信号とすることで、或いは、ＬｏｗレベルからＨｉｇｈレベルに変更される電圧信号とすることで、制御装置１０２の正常起動を認識するようにしてもよい。つまり、ブート状態通知信号ＢＡＳａ（正常信号）は、制御装置１０２の正常起動か否かが認識できる信号状態の変化があるような信号にすることができる。
【０１５６】
−ＲＳＴ信号−
また、第１実施形態から第４実施形態では、制御装置１０２の起動の開始を示すＲＳＴ信号ＲＳＳａ（起動開始信号）をＬｏｗレベルからＨｉｇｈレベルに切り替わる電圧信号とし、制御装置１０２の起動の停止を示すＲＳＴ信号ＲＳＳｂ（起動停止信号）をＨｉｇｈレベルからレベルＬｏｗに切り替わる電圧信号としたが、それに限定されるものではない。例えば、ＲＳＴ信号ＲＳＳａ（起動開始信号）をＨｉｇｈレベルからＬｏｗレベルへ切り替わる電圧信号とし、ＲＳＴ信号ＲＳＳｂ（起動停止信号）をＬｏｗレベルからＨｉｇｈレベルへ切り替わる電圧信号としてもよいし、その他の信号レベルの変化によって制御装置１０２の起動の開始タイミング及び停止タイミングが明確となるような信号としてもよい。
【０１５７】
−リカバリ通知信号−
また、第１実施形態から第４実施形態では、リカバリデータ（ＲＤｎｒ，ＲＤｎａ）によるリカバリの完了を示すリカバリ通知信号ＲＡＳ（リカバリ完了信号）をＬｏｗレベルからＨｉｇｈレベルへ切り替わる電圧信号としたが、それに限定されるものではない。例えば、リカバリ通知信号ＲＡＳ（リカバリ完了信号）をＨｉｇｈレベルからＬｏｗレベルへ切り替わる電圧信号としてもよいし、その他の信号レベルの変化によってＮＡＮＤ型フラッシュメモリ１０４のリカバリの完了タイミングが明確となるような信号としてもよい。
【０１５８】
−読み込み回数の制限−
また、リカバリデータ（ＲＤｎｒ，ＲＤｎａ）のブートプログラム（ＢＰｎｒｒ，ＢＰｎａｒ）及びメインプログラム（ＭＰｎｒｒ，ＭＰｎａｒ）をＮＡＮＤ型フラッシュメモリ１０４に上書きするリカバリ動作を行う第２実施形態から第４実施形態では、ＮＡＮＤ型フラッシュメモリ１０４を修復（ブートプログラムＢＰｎａ及びメインプログラムＭＰｎａを復旧）できない異常の発生により、予め定めた所定の回数以上でブートプログラムＢＰｎａの読み込みができない場合、例えば、別途設けられる警報装置〔具体的にはスピーカー等の音源生成装置や発光素子（例えばＬＥＤ：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）等の点灯装置〕でＮＡＮＤ型フラッシュメモリ１０４を修復できない異常が発生している可能性があることを示す警報（具体的には音声、警報音や光の点灯）を通知し、リカバリ動作を停止するようにしてもよい。
【０１５９】
例えば、図１３及び図１４並びに図１７及び図１８に示すフローチャートにおいて、ステップＳ２０１の「Ｎｏ」の処理とステップＳ２０２の処理との間に「読み込み回数をカウントする処理」及び「読み込み回数が所定の回数以上に達したか否かを判断する判断処理」を設け、読み込み回数が所定の回数未満の場合にはステップＳ２０２に移行する一方、読み込み回数が所定の回数以上の場合には、ＮＡＮＤ型フラッシュメモリ１０４の修復できない異常が発生している可能性があることを示す警報を警報装置から発し、処理を終了するようにすることができる。
【０１６０】
−通信エラー回数の制限−
また、ネットワークＮＴを介してネットワークリソースＮＲと通信を行ってメインプログラムＭＰｎｒ、リカバリデータＲＤｎｒのブートプログラムＢＰｎｒｒ及びメインプログラムＭＰｎｒｒをダウンロードするダウンロード動作を行う第１実施形態、第２実施形態及び第４実施形態では、ネットワークリソースＮＲとの通信エラーの発生により、予め定めた所定の回数以上で通信ができない場合、例えば、別途設けられる警報装置〔具体的にはスピーカー等の音源生成装置や発光素子（例えばＬＥＤ：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）等の点灯装置〕でネットワークリソースＮＲとの通信エラーが発生している可能性があることを示す警報（具体的には音声、警報音や光の点灯）を通知し、ダウンロード動作を停止するようにしてもよい。
【０１６１】
例えば、図１１及び図１２並びに図１３及び図１４に示すフローチャートにおいて、ステップＳ２１１の処理（図１２参照）とステップＳ２１２の処理（図１２参照）との間及びステップＳ２１４の処理（図１４参照）とステップＳ２１５の処理（図１４参照）との間に「通信エラー回数をカウントする処理」及び「通信エラー回数が所定の回数以上に達したか否かを判断する判断処理」を設け、通信エラー回数が所定の回数未満の場合にはステップＳ２１２及びステップＳ２１５に移行する一方、通信エラー回数が所定の回数以上の場合には、ネットワークリソースＮＲとの通信エラーが発生している可能性があることを示す警報を警報装置から発し、処理を終了するようにすることができる。
【０１６２】
−具体的記載−
また、第１実施形態から第４実施形態では、ＩＰアドレス、ファイル名、ＮＡＮＤ型フラッシュメモリ１０４の格納領域を示すアドレス、ＮＯＲ型フラッシュメモリ１０５の格納領域を示すアドレス、各種データのデータサイズ等について具体的に記載したが、勿論、これらの記載事項に限定されるものではなく、言うまでもないが、これらの記載事項は任意である。
【０１６３】
（本実施の形態について）
本実施の形態によれば、制御装置１０２が正常に起動できないと判断した場合には、ＮＯＲ型フラッシュメモリ１０５に格納されているブートプログラムＢＰｎｏを制御装置１０２に読み込んでＮＯＲ型フラッシュメモリ１０５からのブートプログラムＢＰｎｏにより制御装置１０２を起動させるので、ＮＡＮＤ型フラッシュメモリ１０４の特性である低信頼性によるメモリ異常等の不具合が発生した場合において、たとえ制御装置１０２が正常に起動できない場合であっても、高信頼性を特性とするＮＯＲ型フラッシュメモリ１０５からのブートプログラムＢＰｎｏにより制御装置１０２を起動させることができる。これにより、ＮＡＮＤ型フラッシュメモリ１０４に格納されているブートプログラムＢＰｎａにより制御装置１０２が正常に起動できないときであっても、ＮＯＲ型フラッシュメモリ１０５に格納されているブートプログラムＢＰｎｏによる制御装置１０２の起動を確実に行うことができる。この場合、ＮＡＮＤ型フラッシュメモリ１０４に格納されているメインプログラムＭＰｎａが正常であれば、ＮＡＮＤ型フラッシュメモリ１０４に格納されているメインプログラムＭＰにより制御装置１０２を正常に起動させることができ、制御装置１０２の立ち上げ動作を完了させることができる。
【０１６４】
なお、ＮＯＲ型フラッシュメモリ１０５に代えてＮＡＮＤ型フラッシュメモリを用いることにより（つまり２つの高容量のＮＡＮＤ型フラッシュメモリを用いることにより）本実施の形態に類似した電子回路システムを構築することも考えられるが、２つの高容量のＮＡＮＤ型フラッシュメモリを用いた場合と比較して、１つの高容量のＮＡＮＤ型フラッシュメモリ１０４と１つの低容量のＮＯＲ型フラッシュメモリ１０５とを用いた本実施の形態に係る電子回路システム１０１の方が低コスト化を実現させることが可能である。さらに、ＮＯＲ型フラッシュメモリ１０５はメモリ異常（具体的にはビット化け）の発生の可能性が低いため、緊急時に使用される場合の電子回路システム１０１の信頼性を向上させることが可能である。
【０１６５】
また、本実施の形態では、ＮＡＮＤ型フラッシュメモリ１０４に格納されているメインプログラムＭＰｎａにより制御装置１０２が正常に起動できないと判断した場合には、ＮＯＲ型フラッシュメモリ１０５に格納されているネットワークブートコンフィグレーションＮＣＧを設定することにより、ネットワークＮＴを経由してネットワークリソースＮＲに格納されているメインプログラムＭＰｎｒをダウンロードすることで、たとえＮＡＮＤ型フラッシュメモリ１０４のメモリ異常等の不具合の発生によりメインプログラムＭＰｎａに異常が発生したとしても、ネットワークＮＴを経由したネットワークリソースＮＲからのメインプログラムＭＰｎｒにより制御装置１０２を起動させることができる。これにより、ＮＡＮＤ型フラッシュメモリ１０４に格納されているメインプログラムＭＰｎａにより制御装置１０２が正常に起動できないときであっても、ネットワークリソースＮＲに格納されているメインプログラムＭＰｎｒにより制御装置１０２を確実に起動させることができる。従って、ネットワークリソースＮＲに格納されているメインプログラムＭＰｎｒにより制御装置１０２を正常に起動させることができ、制御装置１０２の立ち上げ動作を確実に完了させることができる。
【０１６６】
また、本実施の形態では、ネットワークリソースＮＲからネットワークＮＴを経由してダウンロードしたメインプログラムＭＰｎｒをランダムアクセスメモリ１０３へコピーすることで、メインプログラムＭＰｎｒをランダムアクセスメモリ１０３へ精度よくコピーすることができる。これにより、ネットワークリソースＮＲに格納されているメインプログラムＭＰｎｒにより制御装置１０２をさらに確実に起動させることができる。
【０１６７】
また、本実施の形態では、制御装置１０２が正常に起動できないと判断した場合にＮＯＲ型フラッシュメモリ１０５からのブートプログラムＢＰｎｏにより制御装置１０２を起動させた後、ＮＡＮＤ型フラッシュメモリ１０４にメモリ異常が発生している可能性があることを報知することで、ＮＡＮＤ型フラッシュメモリ１０４にメモリ異常が発生している可能性があること操作者に効果的に認識させることができる。
【０１６８】
また、本実施の形態では、制御装置１０２が正常に起動できないと判断した場合には、ネットワークブートコンフィグレーションＮＣＧを設定することにより、ネットワークＮＴを経由してネットワークリソースＮＲに格納されているリカバリデータＲＤｎｒをネットワークリソースＮＲからダウンロードし、ダウンロードしたリカバリデータＲＤｎｒのブートプログラムＢＰｎｒｒ及びメインプログラムＭＰｎｒｒをＮＡＮＤ型フラッシュメモリ１０４のブートプログラムＢＰｎａ及びメインプログラムＭＰｎａの格納領域へ上書きすることで、制御装置１０２が正常に起動できない場合に、ネットワークリソースＮＲからの正常と見做されるリカバリデータＲＤｎｒのブートプログラムＢＰｎｒｒ及びメインプログラムＭＰｎｒｒをＮＡＮＤ型フラッシュメモリ１０４へ確実に上書きすることができる。これにより、たとえブートプログラムＢＰｎａ及びメインプログラムＭＰｎａのうち少なくとも一方にメモリ異常等の不具合が発生していても該不具合を解消してブートプログラムＢＰｎａ及びメインプログラムＭＰｎａを自動的に復旧させることができる。
【０１６９】
また、本実施の形態では、制御装置１０２が正常に起動できないと判断した場合には、ＮＯＲ型フラッシュメモリ１０５に格納されているリカバリデータ格納アドレスＡＤｒｄによりＮＡＮＤ型フラッシュメモリ１０４からリカバリデータＲＤｎａを読み出し、読み出したリカバリデータＲＤｎａのブートプログラムＢＰｎａｒ及びメインプログラムＭＰｎａｒをＮＡＮＤ型フラッシュメモリ１０４のブートプログラムＢＰｎａ及びメインプログラムＭＰｎａの格納領域へ上書きすることで、制御装置１０２が正常に起動できない場合に、ＮＡＮＤ型フラッシュメモリ１０４からの正常と見做されるリカバリデータＲＤｎａのブートプログラムＢＰｎａｒ及びメインプログラムＭＰｎａｒをＮＡＮＤ型フラッシュメモリ１０４へ確実に上書きすることができる。これにより、たとえブートプログラムＢＰｎａ及びメインプログラムＭＰｎａのうち少なくとも一方にメモリ異常等の不具合が発生していても該不具合を解消してブートプログラムＢＰｎａ及びメインプログラムＭＰｎａを自動的に復旧させることができる。
【０１７０】
また、本実施の形態では、ＮＡＮＤ型フラッシュメモリ１０４へのブートプログラム（ＢＰｎｒｒ，ＢＰｎａｒ）及びメインプログラム（ＭＰｎｒｒ，ＭＰｎａｒ）の上書き後、通常の起動動作に戻すことで、ＮＡＮＤ型フラッシュメモリ１０４へのブートプログラム（ＢＰｎｒｒ，ＢＰｎａｒ）及びメインプログラム（ＭＰｎｒｒ，ＭＰｎａｒ）の上書き後に、ＮＡＮＤ型フラッシュメモリ１０４から正常と看做されるブートプログラムＢＰｎａ及びメインプログラムＭＰｎａを制御装置１０２に読み込むことができる。これにより、ＮＡＮＤ型フラッシュメモリ１０４を用いた制御装置１０２の通常の起動動作で制御装置１０２を起動することができる。
【０１７１】
なお、本発明は、多機能型端末装置（具体的にはスマートフォンやタブレット型端末装置）、パーソナルコンピュータなどのコンピュータの他、ブートプログラムを制御装置に読み込んでブートプログラムにより制御装置を起動させた後にメインプログラムを制御装置に読み込んでメインプログラムにより制御装置を起動させる電子回路システムに用いるものであればいずれのものであってもよい。例えば、本発明は、それには限定されないが、複写機、複合機、プリンター、ファクシミリ装置等の画像形成装置や、洗濯機、冷蔵庫、電子レンジ、空調機器等の家庭用電機機器といった電気機器に適用することができる。
【０１７２】
本発明は、以上説明した実施の形態に限定されるものではなく、他のいろいろな形で実施することができる。そのため、かかる実施の形態はあらゆる点で単なる例示にすぎず、限定的に解釈してはならない。本発明の範囲は請求の範囲によって示すものであって、明細書本文には、なんら拘束されない。さらに、請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内のものである。
【符号の説明】
【０１７３】
１０１      電子回路システム
１０２      制御装置
１０３      ランダムアクセスメモリ
１０４      ＮＡＮＤ型フラッシュメモリ
１０５      ＮＯＲ型フラッシュメモリ
１０６      ブート監視装置
１０７      ＲＡＭインターフェース部
１０８      ＮＡＮＤインターフェース部
１０９      ＮＯＲインターフェース部
１１０      ネットワークインターフェース部
１１１      リカバリ通知信号出力部
１１２      ＲＳＴ信号入力部
１１３      ブート切替信号入力部
１１４      ブート状態通知信号出力部
１１５      グラフィックインターフェース部
１１６      リカバリ通知信号入力部
１１７      ＲＳＴ信号出力部
１１８      ブート切替信号出力部
１１９      ブート状態通知信号入力部
１２０      表示装置
ＡＤｍｐ    メインプログラム格納アドレス
ＡＤｒｄ    リカバリデータ格納アドレス
ＢＡＳａ    ブート状態通知信号
ＢＡＳｂ    ブート状態通知信号
ＢＣＳｎａ  ブート切替信号
ＢＣＳｎｏ  ブート切替信号
ＢＰ        ブートプログラム
ＢＰｎａ    ブートプログラム
ＢＰｎａｒ  ブートプログラム
ＢＰｎｏ    ブートプログラム
ＢＰｎｒｒ  ブートプログラム
ＭＰ        メインプログラム
ＭＰｎａ    メインプログラム
ＭＰｎａｒ  メインプログラム
ＭＰｎｒ    メインプログラム
ＭＰｎｒｒ  メインプログラム
ＮＣＧ      ネットワークブートコンフィグレーション
ＮＲ        ネットワークリソース
ＮＴ        ネットワーク
ＲＡＳ      リカバリ通知信号
ＲＤｎａ    リカバリデータ
ＲＤｎｒ    リカバリデータ
ＲＲ        リカバリデータ格納領域
ＲＳＳａ    ＲＳＴ信号
ＲＳＳｂ    ＲＳＴ信号
Ｒｎａ１    第１格納領域
Ｒｎａ２    第２格納領域
Ｒｎｏ      格納領域
【図１】
2018025925.tif 000003
【図２】
2018025925.tif 000004
【図３】
2018025925.tif 000005
【図４】
2018025925.tif 000006
【図５】
2018025925.tif 000007
【図６】
2018025925.tif 000008
【図７】
2018025925.tif 000009
【図８】
2018025925.tif 000010
【図９】
2018025925.tif 000011
【図１０】
2018025925.tif 000012
【図１１】
2018025925.tif 000013
【図１２】
2018025925.tif 000014
【図１３】
2018025925.tif 000015
【図１４】
2018025925.tif 000016
【図１５】
2018025925.tif 000017
【図１６】
2018025925.tif 000018
【図１７】
2018025925.tif 000019
【図１８】
2018025925.tif 000020
【図１９】
2018025925.tif 000021