(57)【要約】      （修正有）【課題】電力変換装置の可聴ノイズを下げる。【解決手段】電力変換装置１００において使用される制御装置１２４は、電力変換装置入力から電力変換装置出力へのエネルギーの伝達を制御する電力スイッチ１１０のスイッチングを制御する駆動信号１４４を生成するように結合された駆動回路１２６を含む。入力は、電力変換装置出力に応答して、有効化イベントを含む有効化信号１３８を受信するようにさらに含まれる。駆動回路１２６は、有効化イベントに応答して、電力スイッチ１１０をオンに切り替えるように、および、電力スイッチ電流１４０が電流制限閾値に達したことに応答して、電力スイッチ１１０をオフに切り替えるように結合される。電流制限閾値生成器１２８は、駆動回路１２６から駆動信号１４４を受信して、有効化信号の有効化イベントに応答して、可変速度で電流制限閾値を変化させるように結合される。【選択図】図１
2018057257.tif 000002
【特許請求の範囲】
【請求項１】
電力変換装置入力から電力変換装置出力へのエネルギーの伝達を制御する電力スイッチのスイッチングを制御する駆動信号を生成するように結合された駆動回路と、
前記電力変換装置出力に応答して、有効化イベントを含む有効化信号を受信するための入力であって、
前記駆動回路が、前記有効化イベントに応答して、前記電力スイッチをオンに切り替えるように、および、電力スイッチ電流が電流制限閾値に達したことに応答して、前記電力スイッチをオフに切り替えるように結合された、
前記入力と、
前記駆動回路から前記駆動信号を受信するように、および、前記有効化信号の前記有効化イベントに応答して、可変速度で前記電流制限閾値を変化させるように結合された電流制限閾値生成器と、
を備える、電力変換装置において使用される制御装置。
【請求項２】
前記電流制限閾値が、可変速度で上昇し、固定の速度で低下する、
請求項１に記載の制御装置。
【請求項３】
前記有効化信号の連続した前記有効化イベント間の期間が、前記電力変換装置出力に応答する、
請求項１に記載の制御装置。
【請求項４】
前記有効化イベントが、前記有効化信号における１つの論理状態から他の論理状態への遷移を含む、
請求項１に記載の制御装置。
【請求項５】
前記電流制限閾値生成器が、前記電力変換装置出力に結合された出力負荷の範囲にわたって、前記有効化信号の連続した前記有効化イベント間の期間に応答して、前記電流制限閾値を変化させるように結合された、
請求項１に記載の制御装置。
【請求項６】
前記電流制限閾値生成器が、前記電力スイッチの各オン期間の終了に応答して、可変速度で前記電流制限閾値を上昇させるように結合された、
請求項１に記載の制御装置。
【請求項７】
前記電流制限閾値生成器が、前記電力スイッチの各オン期間の終了に応答して、固定の期間中、連続的な手法で前記電流制限閾値の速度を電流制限閾値範囲内において上昇させるように結合された、
請求項１に記載の制御装置。
【請求項８】
前記電流制限閾値生成器が、ジッタ生成器を備える、
請求項１に記載の制御装置。
【請求項９】
前記ジッタ生成器が、前記電流制限閾値範囲内において可変速度で前記電流制限閾値を上昇させるように結合された、
請求項８に記載の制御装置。
【請求項１０】
前記電流制限閾値生成器が、ワンショットパルスを生成して固定の期間を決定するように結合された単安定マルチバイブレーターを含み、
前記単安定マルチバイブレーターが、前記駆動信号を受信して、前記電力スイッチの各オン期間の終了に応答して、前記ワンショットパルスを生成するように結合された、
請求項１に記載の制御装置。
【請求項１１】
電力変換装置入力から電力変換装置出力へのエネルギーの伝達を制御する電力スイッチのスイッチングを制御する駆動信号を生成するように結合された駆動回路と、
前記電力変換装置出力に応答して、有効化イベントを含む有効化信号を受信するための入力であって、
前記駆動回路が、前記有効化イベントに応答して、前記電力スイッチをオンに切り替えるように結合され、
前記駆動回路が、電力スイッチ電流が電流制限閾値に達したことに応答して、前記電力スイッチをオフに切り替えるように結合された、
前記入力と、
前記駆動回路から前記駆動信号を受信して前記電流制限閾値を生成するように結合された電流制限閾値生成器であって、
前記電流制限閾値生成器が、前記電力スイッチの各オン期間の終了後、固定の期間中、可変速度で電流制限閾値範囲内において前記電流制限閾値を上昇させるように結合され、
前記電流制限閾値生成器が、前記固定の期間後、前記電力スイッチ電流が前記電流制限閾値に達するまで、固定の低下速度で前記電流制限閾値範囲内において前記電流制限閾値を低下させるように結合された、
前記電流制限閾値生成器と、
を備える、電力変換装置において使用される制御装置。
【請求項１２】
前記駆動回路が、前記駆動信号を生成するように結合された、および、前記有効化イベントに応答して、セットされるように結合された、ラッチを含み、
前記駆動回路が、前記電力スイッチ電流を表す電流検出信号と前記電流制限閾値との比較に応答して、前記ラッチをリセットするように結合された可変電流源をさらに含む、
請求項１１に記載の制御装置。
【請求項１３】
前記電流制限閾値生成器が、ワンショットパルスを生成して前記固定の期間を決定するように結合された単安定マルチバイブレーターを含み、
前記単安定マルチバイブレーターが、前記駆動信号を受信し、前記電力スイッチの各前記オン期間の前記終了に応答して、前記ワンショットパルスを生成するように結合された、
請求項１１に記載の制御装置。
【請求項１４】
前記電流制限閾値生成器が、前記電流制限閾値を生成するように結合されたコンデンサを含み、
前記電流制限閾値が前記電流制限閾値範囲内である場合、前記コンデンサが、前記固定の期間中、第１の電流源により充電されるように結合され、
前記電流制限閾値が前記電流制限閾値範囲内である場合、前記コンデンサが、前記固定の期間後、第２の電流源により放電されるように結合される、
請求項１１に記載の制御装置。
【請求項１５】
前記第２の電流源が、前記電力変換装置入力に結合された入力電圧に応答するように結合された、
請求項１４に記載の制御装置。
【請求項１６】
前記第２の電流源が、前記入力電圧の第１の値に応答して、第１の速度で前記コンデンサを放電するように結合され、
前記第２の電流源が、前記入力電圧の第２の値に応答して、第２の速度で前記コンデンサを放電するように結合された、
請求項１４に記載の制御装置。
【請求項１７】
前記第１の電流源が、前記コンデンサと最大電流制限閾値基準電圧との間に結合された第１のカレントミラーを含み、
前記第２の電流源が、前記コンデンサと最小電流制限閾値基準電圧との間に結合された第２のカレントミラーを含む、
請求項１４に記載の制御装置。
【請求項１８】
前記第１のカレントミラーが、前記コンデンサと前記最大電流制限閾値基準電圧との間に結合されたｐ型金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含み、
前記第２のカレントミラーが、前記コンデンサと前記最小電流制限閾値基準電圧との間に結合されたｎ型ＭＯＳＦＥＴを含む、
請求項１４に記載の制御装置。
【請求項１９】
第１のミラーソースが、トランジスタを介して可変電流を受信するように結合された、
請求項１４に記載の制御装置。
【請求項２０】
前記トランジスタの制御端子が、ジッタ生成器によるジッタ信号に応答して、変化するように結合された、
請求項１９に記載の制御装置。
【請求項２１】
上昇速度の大きさが、前記低下速度の大きさより実質的に大きい、
請求項１４に記載の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の参照
本出願は、２０１６年９月１６日に出願された米国仮特許出願第６２／３９５，８７４号の利益を主張する。
【０００２】
本発明は、概して、電力変換装置に関し、特に、スイッチング電力変換装置のための制御装置に関する。
【背景技術】
【０００３】
電子デバイスは、動作に電力を使用する。現在の多くの電子機器に給電するために、その高効率と小寸法と軽量とを理由として、スイッチング電力変換装置が一般的に使用される。従来の壁のコンセント差込口は、高電圧の交流電流を提供する。スイッチング電力変換装置において、エネルギー伝達要素を通して、高電圧の交流電流（ＡＣ：ａｌｔｅｒｎａｔｉｎｇ  ｃｕｒｒｅｎｔ）入力が変換されて、適切に調節された直流電流（ＤＣ：ｄｉｒｅｃｔ  ｃｕｒｒｅｎｔ）出力を提供する。動作時、デューティサイクル（典型的には、総スイッチング周期に対するスイッチのオン期間の比）を変化させる、スイッチング周波数を変化させる、または、スイッチング電力変換装置におけるスイッチの単位時間あたりのパルス数を変化させることにより所望の出力を提供するために、スイッチが使用される。
【０００４】
スイッチング電力変換装置は、制御装置をさらに含む。出力調節は、閉ループにおいて出力を検出および制御することにより達成され得る。制御装置は、出力を表す信号を受信し得、制御装置は、信号に応答して、１つまたは複数のパラメータを変化させて、出力を所望の量に調節する。パルス幅変調（ＰＷＭ：ｐｕｌｓｅ  ｗｉｄｔｈ  ｍｏｄｕｌａｔｉｏｎ）制御またはオン／オフ制御などの様々なやり方の制御が使用され得る。
【０００５】
以下の図を参照しながら、本発明の非限定的かつ非網羅的な実施形態が説明され、異なる図の中の同様な参照符号は、別段の指定がない限り、同様な部分を示す。
【図面の簡単な説明】
【０００６】
【図１】本発明の教示に従った、制御装置を使用する例示的なスイッチング電力変換装置を描いた図である。
【図２】本発明の教示に従った、図１に示す制御装置の一例を描いた図である。
【図３】本発明の教示に従った、図２に示す例示的な制御装置の信号を表す様々な例示的な波形を描いたタイミング図である。
【図４】本発明の教示に従った、図２に示す例示的な制御装置の信号を表す様々な例示的な波形を描いた他のタイミング図である。
【発明を実施するための形態】
【０００７】
図面中の複数の図にわたり、対応する参照符号が、対応する構成要素を示す。当業者は、図中の要素が簡潔かつ明確であるように描かれることと、必ずしも一定の縮尺で描かれないこととを理解すると考えられる。例えば、図中のいくつかの要素の寸法は、本発明の様々な実施形態をより理解しやすくするために、他の要素より誇張される場合があり得る。さらに、市販に適した実施形態において有用または必要な、一般的だがよく理解される要素は、多くの場合、本発明に係るこれらの様々な実施形態の図が見づらくなるのを防ぐために、描かれない。
【０００８】
以下の説明では、本発明を十分に理解できるように、多くの特定の詳細事項を記載する。しかし、本発明を実施する際に特定の詳細事項を必ずしも使用する必要がないことが、当業者には明らかだと考えられる。他の例では、よく知られた材料または方法については、本発明が理解しにくくなるのを防ぐために、詳細には説明されない。
【０００９】
本明細書中での、「一実施形態（ｏｎｅ  ｅｍｂｏｄｉｍｅｎｔ）」、「一実施形態（ａｎ  ｅｍｂｏｄｉｍｅｎｔ）」、「一例（ｏｎｅ  ｅｘａｍｐｌｅ）」、または「一例（ａｎ  ｅｘａｍｐｌｅ）」についての言及は、実施形態または例との関連で説明される特定の特徴、構造または特性が本発明の少なくとも１つの実施形態に含まれることを意味する。従って、本明細書中の様々な場所で使用する「一実施形態において（ｉｎ  ｏｎｅ  ｅｍｂｏｄｉｍｅｎｔ）」、「一実施形態において（ｉｎ  ａｎ  ｅｍｂｏｄｉｍｅｎｔ）」、「一例（ｏｎｅ  ｅｘａｍｐｌｅ）」、または「例（ａｎ  ｅｘａｍｐｌｅ）」という語句は、すべてが同じ実施形態または例に関するとは限らない。さらに、特定の特徴、構造または特性は、１つまたは複数の実施形態または例において、任意の適切な組み合わせ、および／または部分的組み合わせで組み合わされ得る。特定の特徴、構造または特性は、説明される機能を提供する集積回路、電子回路、結合論理回路、または他の適切な構成要素に含まれ得る。加えて、本明細書と共に提供される図が当業者への説明を目的としていることと、図面が必ずしも一定の縮尺で描かれるわけではないこととが理解される。
【００１０】
電力変換装置の出力を調節するために、様々なやり方の制御が使用され得る。ＰＷＭピーク電流モード制御において、スイッチ内の電流が調節閾値に達するまで、スイッチがオンに留まる。調節閾値に達すると、制御装置は、スイッチング周期の残部にわたってスイッチをオフに切り替える。概して、制御装置は、スイッチのデューティ比を変更することにより、電力変換装置の出力を調節する。制御装置は、調節閾値の大きさを変更することにより、デューティ比を変更し得る。より大きな調節閾値は、スイッチにおける、より長いオン期間およびより大きなデューティ比に対応する。しかし、調節閾値は、個々のスイッチングサイクルにわたって全体的に固定されることが理解されなければならない。ＰＷＭピーク電流モード制御の場合、制御装置は、全体的に、電力変換装置の出力を表すアナログ信号を受信する。一例において、制御装置により受信された信号は、電力変換装置の検出された出力が所望の量からどれだけ遠く離れているかを伝達し得る。制御装置は、次に、受信されたアナログ信号に基づいて、スイッチのデューティ比を変更する。
【００１１】
制御の他のやり方は、スイッチングサイクルを有効化または無効化するオン／オフ制御として知られる。サイクルが有効化されたとき、スイッチが電流を流し得る一方で、無効化されたサイクル中は、スイッチが電流を流すことができない。制御装置は、有効化および無効化されたスイッチングサイクルのシーケンスを生成して、電力変換装置の出力を調節する。オン／オフ制御の場合、制御装置は、全体的に、電力変換装置の出力を表す論理信号を受信する。一例において、制御装置により受信された信号は、スイッチを有効化または無効化する一連の論理レベルパルスであり得る。他の一例において、制御装置により受信された信号は、スイッチを有効化または無効化するために使用されるデジタル信号であり得る。
【００１２】
一の種類のオン／オフ制御において、制御装置は、有効化されたサイクル中、固定のオン期間にわたってスイッチをオンに切り替える。電流制限されたオン／オフ制御と呼ばれる他の種類のオン／オフ制御において、制御装置は、有効化されたサイクル中、スイッチをオンに切り替え、スイッチ内の電流が電流制限閾値に達したら、スイッチをオフに切り替える。概して、電力変換装置の出力を表す論理状態の形態で有効化信号を使用することは、有効化信号が、出力を表すアナログ信号よりもノイズ耐性が高いものであり得るので、有益であり得る。しかし、サイクルの有効化および無効化に起因して、電力変換装置の効果的なスイッチング周波数は、可聴ノイズ範囲内に入り得る。加えて、オン／オフ制御を使用した電力変換装置の場合、二乗平均（ＲＭＳ：ｒｏｏｔ−ｍｅａｎ−ｓｑｕａｒｅｄ）された電流がより大きなものであり得るので、電力変換装置は、効率の低いものであり得る。
【００１３】
後述のように、本発明の教示に従った例は、可変電流制限閾値を使用して電流制限されたオン／オフ制御スキームを提供する。説明される例によると、制御装置は、電力変換装置の出力を表す有効化信号を受信する。有効化信号は、電力スイッチを有効化または無効化する一連の事象を含む。一例において、制御装置は、有効化信号の事象に応答して、電力スイッチをオンに切り替え、電力スイッチにおける電流が可変電流制限閾値に達したとき、電力スイッチをオフに切り替える。有効化信号の連続した事象間の期間に応答して、可変電流制限閾値が変化する。
【００１４】
さらに、可変電流制限閾値は、電力変換装置の出力に結合された負荷の範囲にわたる有効化信号の事象間の期間に応答して、変化し得る。一例において、可変電流制限閾値は、傾斜信号であり得、傾斜信号は、有効化信号の事象間の期間と共に、電力スイッチのスイッチングを制御する駆動信号を変調して、電力変換装置の出力を調節するために使用され得る。
【００１５】
一例において、可変電流制限閾値は、電力スイッチの各オン期間の終了時に、固定の期間にわたって、または、最大電流制限閾値に達するまで、上昇速度で上昇する。他の一例において、可変電流制限値は、電力スイッチのオン期間の終了に応答して、固定の上昇量で上昇する。次に、可変電流制限閾値は、電力スイッチにおける電流が電流制限閾値に達するまで、または、可変電流制限閾値が最小電流制限閾値に達するまで、低下速度で低下する。一例において、電流制限閾値は、可変速度で上昇し、固定の速度で低下する。従って、本発明の教示に従った例は、電力変換装置の出力を表す論理またはデジタル有効化信号の利点を維持しながら、効率が高められ得、可聴ノイズを生成する可能性を減らし得る。
【００１６】
さらに、本発明の一態様によると、可聴ノイズを下げるために役立つ周波数ジッタが可変電流に付加される。
【００１７】
説明のために、図１は、入力ＶＩＮ１０２、エネルギー伝達要素Ｔ１  １０４、エネルギー伝達要素Ｔ１  １０４の一次巻線１０６、エネルギー伝達要素Ｔ１  １０４の二次巻線１０８、スイッチＳ１  １１０、入力戻り１１１、クランプ回路１１２、整流器Ｄ１  １１４、出力コンデンサＣ１  １１６、出力戻り１１７、負荷１１８、検出回路１２０、有効化回路１２２、および制御装置１２４を含む例示的な電力変換装置１００を示す。制御装置１２４は、駆動回路ブロック１２６と電流制限閾値生成器１２８とをさらに含む。一例において、有効化回路１２２と検出回路１２０とが、制御装置１２４内にさらに含まれ得る。図１は、出力電圧ＶＯ１３０、出力電流ＩＯ１３２、出力量ＵＯ１３４、フィードバック信号ＵＦＢ１３６、有効化信号ＵＥＮ１３８、スイッチ電流ＩＤ１４０、電流検出信号１４２、駆動信号１４４、および電流制限閾値信号ＵＩＬＩＭ＿ＴＨ１４８をさらに示す。図１に示される例示的なスイッチング電力変換装置１００は、フライバック構成で結合されるが、フライバック構成は、本発明の教示による利益を享受し得るスイッチング電力変換装置の一例にすぎない。スイッチング電力変換装置の他のよく知られたトポロジーおよび構成も本発明の教示による利益を享受し得ることが理解される。
【００１８】
示される例において、電力変換装置１００は、未調節入力ＶＩＮ１０２から負荷１１８に出力電力を提供する。一例において、入力ＶＩＮ１０２は、整流されてフィルタに通されたＡＣライン電圧である。他の一例において、入力電圧ＶＩＮ１０２は、ＤＣ入力電圧である。入力ＶＩＮ１０２は、エネルギー伝達要素Ｔ１  １０４に結合される。いくつかの例において、エネルギー伝達要素Ｔ１  １０４は、結合インダクタであり得る。他の例において、エネルギー伝達要素Ｔ１  １０４は、変圧器であり得る。図１に示す例において、エネルギー伝達要素Ｔ１  １０４は、一次巻線１０６と二次巻線１０８との２つの巻線を含む。ＮＰおよびＮＳは、それぞれ、一次巻線１０６および二次巻線１０８の巻き数である。図１に示す例において、一次巻線１０６は、入力巻線とみなされ得、二次巻線１０８は、出力巻線とみなされ得る。一次巻線１０６は、電力スイッチＳ１  １１０にさらに結合され、電力スイッチＳ１  １１０は、さらに、入力戻り１１１に結合される。加えて、クランプ回路１１２は、エネルギー伝達要素Ｔ１  １０４の一次巻線１０６をまたいで結合される。
【００１９】
エネルギー伝達要素Ｔ１  １０４の二次巻線１０８は、整流器Ｄ１  １１４に結合される。図１に示される例において、整流器Ｄ１  １１４は、ダイオードとして例示され、二次巻線１０８は、ダイオードのアノードに結合される。いくつかの例において、整流器Ｄ１  １１４は、同期整流器として使用されるトランジスタであり得る。トランジスタが同期整流器として使用されるとき、（二次制御装置と呼ばれる）他の制御装置が、トランジスタのオン切り替えおよびオフ切り替えを制御するために使用され得る。例において、有効化回路１２２および／または検出回路１２０は、二次制御装置（図示せず）に含まれ得る。図示された例に示されるように、出力コンデンサＣ１  １１６および負荷１１８は、整流器Ｄ１  １１４に結合される。図１に示す例において、出力コンデンサＣ１  １１６と負荷１１８との両方が、ダイオードのカソードに結合される。出力は、負荷１１８に提供され、出力電圧ＶＯ１３０と、出力電流ＩＯ１３２と、その２つの組み合わせとのいずれかとして提供され得る。
【００２０】
電力変換装置１００は、出力量ＵＯ１３４として例示される出力を調節する回路をさらに含む。検出回路１２０は、出力量ＵＯ１３４を検出するように、および、出力量ＵＯ１３４を表すフィードバック信号ＵＦＢ１３６を提供するように結合される。フィードバック信号ＵＦＢ１３６は、電圧信号または電流信号であり得る。一例において、検出回路１２０は、エネルギー伝達要素Ｔ１  １０４内に含まれる別の巻線から出力量を検出し得る。他の一例において、制御装置１２４と有効化回路１２２との間、または、有効化回路１２２と検出回路１２０との間に、ガルバニック直流絶縁（図示せず）が存在し得る。ガルバニック直流絶縁は、光結合器、コンデンサ、または磁気結合などのデバイスを使用することにより実装され得る。さらなる一例において、検出回路１２０は、分圧器を使用して、電力変換装置の出力１００からの出力量ＵＯ１３４を検出し得る。概して、出力量ＵＯ１３４は、出力電圧ＶＯ１３０、出力電流ＩＯ１３２、またはその２つの組み合わせである。
【００２１】
図示された例に示されるように、有効化回路１２２は、検出回路１２０に結合され、検出回路１２０から電力変換装置１００の出力を表すフィードバック信号ＵＦＢ１３６を受信する。有効化信号ＵＥＮ１３８は、電圧信号または電流信号であり得る。一例において、有効化信号ＵＥＮ１３８は、さらに、電力変換装置１００の出力を表し、制御装置１２４に情報を提供して、電力スイッチＳ１  １１０を有効化または無効化する。さらに、有効化信号ＵＥＮ１３８は、電力スイッチＳ１  １１０が有効化（または、無効化）されることをもたらす１つまたは複数の有効化イベントを含み得る。例えば、有効化信号ＵＥＮ１３８内の有効化イベントが受信されたとき、電力スイッチＳ１  １１０が有効化され得る。一例において、有効化回路１２２は、有効化信号ＵＥＮ１３８を出力し、有効化信号ＵＥＮ１３８は、一例において、論理ハイセクションと論理ローセクションとの長さが変化する方形パルス波形である。他の一例において、有効化信号ＵＥＮ１３８は、論理またはデジタル信号であり得る。有効化信号ＵＥＮ１３８内の有効化イベントは、電力スイッチＳ１  １１０を有効化（または無効化）するパルスまたはパルス列であり得る。他の一例において、有効化信号ＵＥＮ１３８内の有効化イベントは、１つの論理状態から、電力スイッチＳ１  １１０を有効化（または無効化）する他の論理状態への遷移であり得る。さらなる一例において、有効化信号ＵＥＮ１３８は、アナログ信号であり得、有効化信号ＵＥＮ１３８が閾値と交差することに伴って、有効化イベントが示され得る。
【００２２】
制御装置１２４は、有効化回路１２２に結合され、有効化回路１２２から有効化信号ＵＥＮ１３８を受信する。制御装置１２４は、電流検出信号１４２を受信するための、および、電力スイッチＳ１  １１０に駆動信号１４４を提供するための端子をさらに含む。電流検出信号１４２は、電力スイッチＳ１  １１０におけるスイッチ電流ＩＤ１４０を表し得る。電流検出信号１４２は、電圧信号または電流信号であり得る。加えて、制御装置１２４は、様々なスイッチングパラメータを制御して、電力変換装置１００の入力から電力変換装置１００の出力へのエネルギーの伝達を制御するために、電力スイッチＳ１  １１０に駆動信号１４４を提供する。このようなパラメータの例は、スイッチング周波数、スイッチング周期、デューティサイクル、または電力スイッチＳ１  １１０のオン期間およびオフ期間のそれぞれを含み得る。
【００２３】
図１に示される例に図示されるように、制御装置１２４は、駆動回路１２６および電流制限閾値生成器１２８を含む。駆動回路１２６は、有効化信号ＵＥＮ１３８を受信するように結合される。一例において、駆動回路１２６は、有効化信号ＵＥＮ１３８に応答して、駆動信号１４４を出力する。いくつかの例において、駆動回路１２６は、電流検出信号１４２をさらに受信して、電流検出信号１４２にさらに応答して、駆動信号１４４を出力する。電流制限閾値生成器１２８は、駆動回路１２６から駆動信号１４４を受信するように結合され、さらに、駆動回路１２６に電流制限閾値信号ＵＩＬＩＭ＿ＴＨ１４８を出力する。一例において、電流制限閾値生成器１２８は、有効化信号ＵＥＮ１３８の有効化イベント間の期間に応答して、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ１４８を変化させるように結合される。一例において、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ１４８は、傾斜信号であり得、傾斜信号は、有効化イベント間の期間にともなって、駆動信号１４４を変調して電力変換装置の出力を調節するために使用され得る。
【００２４】
例えば、一例において、電流制限閾値生成器１２８は、電力スイッチＳ１  １１０の各オン期間の終了後、固定の期間中、上昇速度で、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ１４８を、電流制限閾値範囲内において、上昇させるように結合される。本例において、電力スイッチＳ１  １１０の各オン期間の終了後、固定の期間後、電流制限閾値生成器１２８は、電力スイッチＳ１  １１０を通る電流が電流制限閾値に達するまで、低下速度で、電流制限閾値範囲内において、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ１４８を低下させるように結合される。一例において、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ１４８は、電圧信号または電流信号であり得る。図示されるように、駆動回路１２６は、さらに、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ１４８に応答して、駆動信号１４４を出力する。
【００２５】
図１に示す例において、入力電圧ＶＩＮ１０２は、入力戻り１１１に対して正であり、出力電圧ＶＯ１３０は、出力戻り１１７に対して正である。図１に示される例において、入力戻り１１１は、出力戻り１１７からガルバニック直流絶縁される。言い換えると、入力戻り１１１と出力戻り１１７との間に印加されるＤＣ電圧は、実質的にゼロの電流を生成する。従って、一次巻線１０６に電気的に結合された回路は、二次巻線１０８に電気的に結合された回路からガルバニック直流絶縁される。例えば、ガルバニック直流絶縁は、制御装置１２４と有効化回路１２２との間、または、有効化回路１２２と検出回路１２０との間で光結合器、容量性結合器、または磁気結合器を使用することにより実装され得る。
【００２６】
一例において、図１に示す電力変換装置１００は、未調節入力ＶＩＮ１０２から負荷１１８に調節対象出力電力を提供する。電力変換装置１００は、エネルギー伝達要素Ｔ１  １０４を使用して、一次巻線１０６と二次巻線１０８との間でエネルギーを伝達する。クランプ回路１１２は、エネルギー伝達要素Ｔ１  １０４の一次巻線１０６に結合されて、電力スイッチＳ１  １１０における最大電圧を制限する。図１に示される例示的な電力変換装置１００において、クランプ回路１１２は、電力スイッチＳ１  １１０がオフに切り替えられた後、一次巻線１０６の漏れインダクタンスによりもたらされる電圧スパイクを制限する。電力スイッチＳ１  １１０は、制御装置１２４から受信された駆動信号１４４に応答して、開き、および閉じて、電力変換装置１００の入力から電力変換装置１００の出力へのエネルギーの伝達を制御する。概して、閉じたスイッチは電流を流し得、オンとみなされる一方で、開いたスイッチは電流を流すことができず、オフとみなされることが理解される。図１に示す例において、電力スイッチＳ１  １１０は、電力変換装置１００の指定された性能を満たすように、制御装置１２４に応答して、電流ＩＤ１４０を制御する。いくつかの例において、電力スイッチＳ１  １１０は、トランジスタであり得、制御装置１２４は、集積回路および／またはディスクリート型電気的コンポーネントを含み得る。一例において、制御装置１２４および電力スイッチＳ１  １１０は、単一の集積回路内に一緒に含まれる。一例において、集積回路は、モノリシック集積回路である。他の一例において、集積回路は、ハイブリッド集積回路である。
【００２７】
電力スイッチＳ１  １１０の操作は、一次巻線１０６にかかる時間的に変化する電圧ＶＰをさらに生成する。変圧器の動作により、二次巻線１０８にかかる、電圧ＶＰの拡縮された複製が生成され、スケール因子は、二次巻線１０８の巻き数ＮＳを、一次巻線１０６の巻き数ＮＰで除算した比である。電力スイッチＳ１  １１０のスイッチングは、整流器Ｄ１  １１４においてパルス動作電流をさらに生成する。整流器Ｄ１  １１４における電流は、出力コンデンサＣ１  １１６によりフィルタ処理されて、負荷１１８において、実質的に一定の出力電圧ＶＯ１３０、出力電流ＩＯ１３２、またはその２つの組み合わせを生成する。
【００２８】
示される例において、検出回路１２０は、出力量ＵＯ１３４を検出して、電力変換装置１００の出力を表すフィードバック信号ＵＦＢ１３６を有効化回路１２２に提供する。有効化回路１２２は、フィードバック信号ＵＦＢ１３６を受信して、有効化信号ＵＥＮ１３８を生成する。有効化信号ＵＥＮ１３８は、電力変換装置１００の出力を表し、電力スイッチＳ１  １１０を有効化または無効化するために（有効化イベントを使用して）制御装置１２４に情報を提供する。さらに、有効化信号ＵＥＮ１３８の有効化イベント間の期間は、電力変換装置出力に応答する。例において、出力量ＵＯ１３４またはフィードバック信号ＵＦＢ１３６が閾値未満に低下したとき、有効化イベントが生成され得る。一例において、有効化信号ＵＥＮ１３８は、電力スイッチＳ１  １１０を制御するために、有効化イベントとして（有効化信号が論理ハイ値まで上昇して論理ロー値まで低下する）パルスを使用し得る。
【００２９】
図１に示す例において、制御装置１２４は、有効化信号ＵＥＮ１３８を受信し、電力スイッチＳ１  １１０において検出されたスイッチ電流ＩＤ１４０を表す電流検出信号１４２をさらに受信する。スイッチ電流ＩＤ１４０は、例えば、ディスクリート型抵抗器にかかる電圧、または、トランジスタが導通しているときにトランジスタにかかる電圧などの様々な手法で検出され得る。制御装置１２４は、様々な入力に応答して、駆動信号１４４を出力して、電力スイッチＳ１  １１０を操作し、出力量ＵＯ１３４を所望の値に実質的に調節する。検出回路１２０の使用にともなって、有効化回路１２２、および制御装置１２４、電力変換装置１００の出力が、本発明の教示に従った閉ループにおいて調節される。
【００３０】
図示された例に示されるように、制御装置１２４は、有効化信号ＵＥＮ１３８と電流検出信号１４２とを受信する駆動回路１２６をさらに含む。駆動回路１２６は、有効化信号ＵＥＮ１３８と電流検出信号１４２とに応答して、駆動信号１４４を出力して電力スイッチＳ１  １１０のスイッチングを制御し、電力変換装置１００の入力から電力変換装置１００の出力へのエネルギーの伝達を制御する。一例において、駆動回路１２６は、有効化イベントに応答して、電力スイッチＳ１  １１０をオンに切り替える。一例において、有効化信号ＵＥＮ１３８が論理ハイ値にパルス動作したときに、駆動回路１２６が電力スイッチＳ１  １１０をオンに切り替える。一例において、電流検出信号１４２により表されるスイッチ電流ＩＤ１４０が電流制限閾値信号ＵＩＬＩＭ＿ＴＨ１４８に達したとき、駆動回路１２６は、電力スイッチＳ１  １１０をオフに切り替える。一例において、駆動信号１４４は、論理ハイセクションと論理ローセクションとの長さが変化する方形パルス波形である。駆動信号１４４は、電圧信号または電流信号であり得る。一例において、駆動信号１４４が論理ハイであるとき、電力スイッチＳ１  １１０がオンであり、駆動信号１４４が論理ローであるとき、電力スイッチＳ１  １１０がオフである。
【００３１】
図示された例に示されるように、駆動信号１４４は、さらに、電流制限閾値生成器１２８により受信されるように結合される。一例において、電流制限閾値生成器１２８は、駆動信号１４４に応答して、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ１４８を生成する。さらに説明されるように、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ１４８は、電力スイッチＳ１  １１０のオン期間の終了後、固定された期間にわたって、可変上昇速度で、電流制限閾値範囲内において上昇する。言い換えると、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ１４８は、電力スイッチＳ１  １１０のオン期間の終了時に、電流制限閾値範囲内において、固定量ぶん可変速度で上昇する。従って、一例において電流制限閾値信号ＵＩＬＩＭ＿ＴＨ１４８は、最大電流制限閾値を越えるほどには上昇しない。固定の期間後、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ１４８は、固定の低下速度で、電流制限閾値範囲内において低下する。一例において、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ１４８は、電流検出信号１４２により示されるスイッチ電流ＩＤ１４０が、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ１４８に達するまで、または、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ１４８が最小電流制限閾値に達するまで低下する。
【００３２】
上述のように、有効化信号ＵＥＮ１３８に応答して、駆動信号１４４が生成される。従って、一例において、電流制限閾値生成器１２８は、さらに、有効化信号ＵＥＮ１３８に応答して、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ１４８を生成する。特に、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ１４８は、電力変換装置１００の出力に結合された負荷の範囲にわたって、有効化信号ＵＥＮ１３８の有効化イベント間の期間に応答する。他の一例において、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ１４８は、傾斜信号であり得、傾斜信号は、有効化イベント間の期間にともなって、駆動信号１４４を変調して電力変換装置の出力を調節するために使用され得る。従って、本発明の教示に従った例は、電力変換装置１００の出力を表す論理またはデジタル有効化信号の利点を維持しながら、効率が高められ得、可聴ノイズを生成する可能性を減らし得る。
【００３３】
図２は、一例において、図１に示す制御装置１００であり得る例示的な制御装置２００を示す。以下で参照される同様に命名および番号付けされた要素は、上述のように結合され、機能を果たすことが理解されなければならない。上述のように、駆動回路２２６は、有効化信号ＵＥＮ２３８、電流検出信号２４２、および電流制限閾値信号ＵＩＬＩＭ＿ＴＨ２４８を受信するように結合される。示される例において、駆動回路２２６は、ラッチ２６６を含むものとして示され、ラッチ２６６は、示される例において、比較器２６８によりリセットされるように結合される。本例において、ラッチ２６６は、そのＳ入力において有効化信号ＵＥＮ２３８を受信するように結合され、比較器の出力は、ラッチ２６６のＲ入力に結合される。駆動信号２４４は、ラッチ２６６から出力される。示されるように、駆動信号２４４は、ラッチ２６６のＱ出力から出力される。さらに説明されるように、有効化信号ＵＥＮ２３８が論理ハイである場合、ラッチ２６６のＱ出力は論理ハイである。一例において、有効化信号ＵＥＮ２３８は方形パルス波形であり、論理ハイ値に遷移して、論理ロー値まで急速に低下する。一例において、有効化信号ＵＥＮ２３８の論理ハイパルスの発生は、有効化イベントと呼ばれ得る。ラッチ２６６のＳ入力において有効化イベントが受信されたとき、駆動信号２４４が論理ハイ値に遷移する。ラッチ２６６のＲ入力において論理ハイ値が受信されたとき、駆動信号２４４が論理ロー値に遷移する。
【００３４】
図示された例に示されるように、比較器２６８は、電流検出信号２４２と電流制限閾値信号ＵＩＬＩＭ＿ＴＨ２４８とを受信するように結合される。図２に示される例において、電流検出信号２４２は、比較器２６８の非反転入力において受信され、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ２４８は、比較器２６８の反転入力において受信される。電流検出信号２４２が電流制限閾値信号ＵＩＬＩＭ＿ＴＨ２４８に達したとき、駆動信号２４４が論理ロー値に遷移する。上述のように、一例において電流検出信号２４２は、スイッチ電流ＩＤ１４０を表す。従って、電流検出信号２４２により表されたスイッチ電流ＩＤ１４０が電流制限閾値信号ＵＩＬＩＭ＿ＴＨ２４８に達したとき、駆動信号２４４が論理ロー値に遷移する。一例において、駆動信号２４４は、論理ハイセクションと論理ローセクションとの長さが変化する方形パルス波形である。一例において、駆動信号２４４が論理ハイである期間の長さは、電力スイッチＳ１  １１０のオン期間（ｔＯＮ）に対応し、駆動信号２４４が論理ローである期間の長さは、電力スイッチＳ１  １１０のオフ期間（ｔＯＦＦ）に対応する。加えて、駆動信号２４４の立ち上がりエッジの間の期間の長さは、スイッチング周期ＴＳと呼ばれ得る。
【００３５】
電流制限閾値生成器２２８は、駆動回路２２６から駆動信号２４４を受信するように結合される。図２に示される例において、単安定マルチバイブレーター２７０は、ラッチ２６６から駆動信号２４４を受信するように結合される。一例において、単安定マルチバイブレーター２７０は、駆動信号２４４のエッジに応答して、固定の期間をもつパルスを生成する（言い換えると、パルスは、固定された期間にわたって論理ハイである）一例において、単安定マルチバイブレーター２７０は、駆動信号２４４の立ち下がりエッジに応答して、固定の期間をもつパルスを生成する。言い換えると、単安定マルチバイブレーター２７０は、電力スイッチのオン期間（ｔＯＮ）の終了時に、固定の期間をもつパルスを生成する。単安定マルチバイブレーター２７０の出力は、ワンショット信号２９０と呼ばれる。
【００３６】
スイッチＳ２  ２７４の一端部は、トランジスタＱ２  ２９７に結合され、スイッチＳ２  ２７４の他端部は、スイッチＳ３  ２７８の一端部に結合される。スイッチＳ３  ２７８の他端部は、トランジスタＱ４  ２９９に結合される。コンデンサＣ２  ２８０の一端部は、スイッチＳ２  ２７４とスイッチＳ３  ２７８との間のノードに結合される。図示されるように、コンデンサＣ２  ２８０にかかる電圧は、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ２４８として電流制限閾値生成器２２８から出力される。
【００３７】
さらに、図２に、電圧電流（Ｖ−Ｉ）変換装置２８１とジッタ生成器２７９とが示される。一例において、ジッタ生成器は波形生成器であり、波形生成器の出力は、三角電圧波形またはのこぎり波形であり得る。他の例において、ジッタ生成器２７９は、任意の波形を出力し得る。本説明において後で説明されるように、一例において、電流制限閾値信号が変化する速度（電流制限閾値信号のプロットされた波形の傾き）は、ジッタ生成器による波形出力の傾きに比例する。
【００３８】
一例において、Ｖ−Ｉ変換装置２８１は、演算増幅器２７７、トランジスタＱＣ２７２、および抵抗器ＲＣ２８５を含む。一例において、Ｖ−Ｉ変換装置２８１は、可変電流源とみなされ得る。
【００３９】
トランジスタＱＣ２７２の制御端子は、演算増幅器２７７の出力を受信するように結合される。図２に示されるように、トランジスタＱＣ２７２は、電流源として結合されるので、Ｖ−Ｉ変換装置２８１のＱＣ２７２を表すとき、電流源またはトランジスタという用語は相互に置き換えて使用され得る。一例において、演算増幅器２７７は、エラー増幅器として結合される。演算増幅器２７７の非反転入力端子は、ジッタ生成器２７９からジッタ信号２８３を受信するように結合される。演算増幅器２７７の反転入力端子とトランジスタＱＣ２７２とは、抵抗器ＲＣ２８５の一端部に結合される。抵抗器の他端部ＲＣ２８５は、入力戻り２１１に結合される。
【００４０】
ジッタ信号２８３は、電圧信号であり得る。ジッタ信号の電圧レベルが変化するとき、さらに、演算増幅器２７７の反転入力端子における電圧が変化し、このことが、トランジスタＱＣ２７２を通る電流を変化させ得る。
【００４１】
カレントミラーのトランジスタＱ１  ２９５の一端部が、Ｖ−Ｉ変換装置２８１の出力を受信するように結合される。
【００４２】
図２に示されるように、電流源２７６は、選択信号ＳＥＬＥＣＴ２９６を受信するように結合され得る。一例において、電流源２７６は、固定の電流源である。選択信号ＳＥＬＥＣＴ２９６は、電流源２７６のＩＤＩＳの大きさを選択することに使用され得る。さらに説明されるように、電流源２７６のＩＤＩＳの大きさは、コンデンサＣ２  ２８０の放電速度に影響する。従って、選択信号ＳＥＬＥＣＴ２９６は、本発明の教示に従って、電力変換装置の入力電圧ＶＩＮ１０２に応じて、電流源２７６のＩＤＩＳの大きさを選択し得る。例えば、一例において、選択信号ＳＥＬＥＣＴ２９６は、本発明の教示に従って、ＶＩＮ１０２に対する第１の入力電圧値に対するＩＤＩＳの第１の大きさを設定し得、選択信号ＳＥＬＥＣＴ２９６は、ＶＩＮ１０２に対する第２の入力電圧値に対するＩＤＩＳの第２の大きさを設定し得る。言い換えると、一例において、本発明の教示に従って、図３に示されるように、入力電圧ＶＩＮに応じて、電流源２７６のための複数の異なるＩＤＩＳの大きさが選択され得る。一例において、より低い入力電圧ＶＩＮ１０２は、ＩＤＩＳのより大きな大きさに対応し得る。他の一例において、電流源２７６に対するＩＤＩＳの第１の大きさは、ＶＩＮ１０２の第１の範囲にわたって選択され得、電流源２７６に対するＩＤＩＳの第２の大きさは、ＶＩＮ１０２の第２の範囲にわたって選択され得る。一例において、ＶＩＮ１０２と、電流源２７６に対するＩＤＩＳの対応する大きさとのいくつかの範囲が存在し得る。一例におけるＶＩＮ１０２の範囲は、日本および米国の場合における１００ＶＡＣ−１５％〜１１５ＶＡＣ＋１５％、ヨーロッパの場合における２３０ＶＡＣ＋／−１５％など、異なる地理的位置において動作するために必要なＡＣ電圧範囲に対応し得る。
【００４３】
ワンショット信号ＯＳ２９０が論理ハイ値に遷移したとき、充電信号ＣＨＧ２９２が論理ハイ値に遷移し、スイッチＳ２  ２７４が閉じる。加えて、放電信号ＤＩＳ２９４が論理ロー値に遷移し、スイッチＳ３  ２７８を開く。従って、コンデンサＣ２  ２８０は、電流ＩＣを使用して電流源ＱＣ２７２により充電される。一例において、可変電流源ＱＣ２７２により提供される電流ＩＣ（図示せず）の大きさとワンショット信号ＯＳ２９０が論理ハイである時間長（すなわち、固定の期間）とに比例する、可変速度でコンデンサＣ２  ２８０にかかる電圧（すなわち、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ２４８）が上昇する量。特に、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ２４８が上昇する量は、電流ＩＣの大きさと固定の期間との乗算結果を、コンデンサＣ２  ２８０のキャパシタンスで除算したものに実質的に等しい。または、数学的に次のように表記される。
【数１】
2018057257.tif 000003
または、言い換えると、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ２４８の上昇速度は、電流ＩＣの大きさとコンデンサＣ２  ２８０のキャパシタンスとに比例する。
【００４４】
ワンショット信号ＯＳ２９０が論理ロー値に遷移した場合、または、コンデンサＣ２  ２８０にかかる電圧（すなわち、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ２４８）が最大電流制限閾値ＵＴＨ＿ＭＡＸ２５６に達した場合、充電信号ＣＨＧ２９２は論理ローに遷移する。充電信号ＣＨＧ２９２が論理ロー値であるとき、スイッチＳ２  ２７４が開き、コンデンサＣ２  ２８０は、もはや電流源ＱＣ２７２により充電されない。
【００４５】
インバーター２８９から出力された反転されたワンショット信号が論理ハイ値に遷移したとき、放電信号ＤＩＳ２９４が論理ハイ値に遷移し、スイッチＳ３  ２７８を閉じる。従って、コンデンサＣ２  ２８０は、電流ＩＤＩＳを使用して電流源２７６により放電される。一例において、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ２４８の低下速度は、固定の速度であり、電流ＩＤＩＳの大きさとコンデンサＣ２  ２８０のキャパシタンスとに比例する。一例において、上昇速度の大きさは、低下速度の大きさより大きい。
【００４６】
インバーター２８９から出力された反転されたワンショット信号が論理ロー値に遷移した場合、または、コンデンサＣ２  ２８０にかかる電圧（すなわち、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ２４８）が最小電流制限閾値ＵＴＨ＿ＭＩＮ２５８に達した場合、放電信号ＤＩＳ２９４が論理ローに遷移する。放電信号ＤＩＳ２９４が論理ロー値であるとき、スイッチＳ３  ２７８が開き、コンデンサＣ２  ２８０はもはや電流源２７６により放電されない。
【００４７】
図３は、本発明の教示に従った、図２に示される信号の様々な例示的な波形を描いたタイミング図である。特に、タイミング図３００は、３つの電流制限閾値信号すなわちＵＩＬＩＭ＿ＴＨ３４８、ＵＩＬＩＭ＿ＴＨ３５０、およびＵＩＬＩＭ＿ＴＨ３５２が存在する一例を示す。図示された例に示されるように、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ３４８、ＵＩＬＩＭ＿ＴＨ３５０、およびＵＩＬＩＭ＿ＴＨ３５２は、本発明の教示に従って、可変速度で上昇し、固定の速度で低下する。
【００４８】
（有効化信号ＵＥＮ３３８のパルスにより示されるように）有効化イベントが受信され、駆動信号３４４が論理ハイ値に遷移し、電力スイッチＳ１  １１０がオンに切り替えられる。電流検出信号３４２により表されたスイッチ電流ＩＤ１４０が電流制限閾値信号ＵＩＬＩＭ＿ＴＨ３４８に達したとき、駆動信号３４４が論理ロー値に遷移し、電力スイッチＳ１  １１０がオフに切り替えられる。オン期間の終了時に、充電信号ＣＨＧ３９２が論理ハイ値に遷移し、放電信号ＤＩＳ３９４が論理ロー値に遷移する。スイッチＳ２  ２７４が閉じ、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ３４８が上昇する。上述のように、充電信号ＣＨＧ３９２が論理ハイである期間の長さは、固定の期間と呼ばれ得る。
【００４９】
しかし、固定の期間の終了前に電流制限閾値信号ＵＩＬＩＭ＿ＴＨ３４８が最大電流制限閾値ＵＴＨ＿ＭＡＸ２５６に近づいたとき、トランジスタＱ１  ２９５とトランジスタＱ２  ２９７とにより形成されたカレントミラーは、トランジスタＱＣ２７２により提供される電流ＩＣをミラーすることがもはや可能ではなく、コンデンサＣ２  ２８０を充電するために、より少ない電流を提供する。従って、最大電流制限閾値ＵＴＨ＿ＭＡＸ３５６により近い電流制限閾値信号ＵＩＬＩＭ＿ＴＨ３４８の湾曲した特性により示されるように電流制限閾値信号ＵＩＬＩＭ＿ＴＨ３４８の上昇速度が低下する。湾曲した特性の形状は、トランジスタＱ１  ２９５およびトランジスタＱ２  ２９７のチャネル幅およびチャネル長の間の比により部分的に決定され得る。電流制限閾値信号ＵＩＬＩＭ＿ＴＨ３４８が最大電流制限閾値ＵＴＨ＿ＭＡＸ３５６に達すると、トランジスタＱ１  ２９５とトランジスタＱ２  ２９７とにより形成されたカレントミラーが実質的に電流を提供せず、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ３４８が最大電流制限閾値ＵＴＨ＿ＭＡＸ３５６において実質的にクランプされる。
【００５０】
固定のオン期間の終了時に、放電信号ＤＩＳ３９４が論理ハイ値に遷移し、スイッチＳ３  ２７８が閉じ、電流制限閾値範囲ＩＬＩＭ＿ＴＨ  ＲＡＮＧＥ３６５内で電流制限閾値信号ＵＩＬＩＭ＿ＴＨ３４８が低下し始める。しかし、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ３４８が最小電流制限閾値ＵＴＨ＿ＭＩＮ３５８に近づくとき、トランジスタＱ３  ２９８とトランジスタＱ４  ２９９とにより形成されたカレントミラーは、電流源２７６により提供される電流ＩＤＩＳをミラーすることがもはや可能ではなく、コンデンサＣ２  ２８０を放電するためにより少ない電流を提供する。従って、最小電流制限閾値ＵＴＨ＿ＭＩＮ３５８により近い電流制限閾値信号ＵＩＬＩＭ＿ＴＨ３４８の湾曲した特性により示されるように、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ３４８の低下速度の大きさが低下する。湾曲した特性の形状は、トランジスタＱ３  ２９８およびトランジスタＱ４  ２９９のチャネル幅およびチャネル長の間の比により部分的に決定され得る。電流制限閾値信号ＵＩＬＩＭ＿ＴＨ３４８が最小電流制限閾値ＵＴＨ＿ＭＩＮ３５８に達すると、トランジスタＱ３  ２９８とトランジスタＱ４  ２９９とにより形成されたカレントミラーが実質的に電流を提供せず、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ３４８が最小電流制限閾値ＵＴＨ＿ＭＩＮ３５８において実質的にクランプされる。
【００５１】
本発明の教示によると、ジッタ信号２８３を付加または導入することにより、電流制限閾値信号の傾きが変化され得る。ジッタの付加は、図３に示されるように、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ３５０またはＵＩＬＩＭ＿ＴＨ３５２をもたらし得る。言い換えると、ジッタ信号の付加は、コンデンサＣ２  ２８０が充電される速度を変化させる。一例において、コンデンサＣ２  ２８０の放電速度は、電流制限閾値プロットのいずれに対しても実質的に同じである。
【００５２】
図４を参照すると、本発明の教示に従った、図２に示す制御装置２００の信号の様々な例示的な波形を示すタイミング図４００が示される。以下で参照される同様に命名および番号付けされた要素は、上述のように結合され、機能を果たすことが理解されなければならない。図４に示される例において、電流制限閾値範囲ＩＬＩＭ＿ＴＨ４６５は、電流制限閾値生成器２２８が電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４２、ＵＩＬＩＭ＿ＴＨ４４５、またはＵＩＬＩＭ＿ＴＨ４４６を変化させ得る、最小電流制限閾値ＵＴＨ＿ＭＩＮ４５８から最大電流制限閾値ＵＴＨ＿ＭＡＸ４５６の間の値の範囲である。一例において電流制限閾値範囲ＩＬＩＭ＿ＴＨ４６５の全体が、１００％ＩＬＩＭ４６４により示され得る。
【００５３】
タイミング図４００において説明される波形は、一例において、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４２、ＵＩＬＩＭ＿ＴＨ４４５、またはＵＩＬＩＭ＿ＴＨ４４６が様々な傾きをもつことを示す。ワンショット信号ＯＳ４９０が論理ハイである各固定の期間にわたって、電流制限閾値信号の上昇する傾きが異なり得る。
【００５４】
説明のために、スイッチング周期Ｔ１中、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４２が（ＵＩＬＩＭ＿ＴＨ４４２の上昇する傾きに比例した）第１の速度で上昇する。（論理ハイ値に遷移する有効化信号ＵＥＮ４３８により示されるように）ラッチ２６６により有効化イベントが受信され、駆動信号４４４が論理ハイ値に遷移し、従って、このことが、電力スイッチＳ１  １１０をオンに切り替える。（スイッチ電流ＩＤ１４０を表す）電流検出信号４４３が、ゼロから上昇し始める。スイッチ電流ＩＤ１４０および電流検出信号４４３が上昇する速度は、電力変換装置の入力電圧ＶＩＮに比例する。電流検出信号４４３が電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４２に達したとき、比較器２６８の出力が論理ハイ値に遷移することにより、ラッチ２６６をリセットし、駆動信号４４４が論理ロー値に遷移することをもたらし、電力スイッチＳ１  １１０がオフに切り替えられる。示されるように、駆動信号４４４が論理ハイである期間は、電力スイッチＳ１  １１０のオン期間（ｔＯＮ）と呼ばれ、駆動信号４４４が論理ローである期間は、電力スイッチＳ１  １１０のオフ期間（ｔＯＦＦ）と呼ばれ得る。電力スイッチがオフに切り替えられると、電流検出信号４４３がゼロまで落ちる。
【００５５】
スイッチング周期Ｔ１中における駆動信号４４４の立ち下がりエッジにおいて、固定された期間にわたってワンショット信号ＯＳ４９０が論理ハイ値に遷移する。スイッチング周期Ｔ１中、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４２の値は、固定の期間の全体にわたって最大電流制限閾値ＵＴＨ＿ＭＡＸ４５６未満である。従って、ワンショット信号ＯＳ４９０が論理ハイである限り、比較器２６８の出力が論理ローであり、充電信号ＣＨＧ２９２が論理ハイである。スイッチＳ２  ２７４が閉じ、コンデンサＣ２  ２８０が電流源ＱＣ２７２により充電される。その結果、充電信号ＣＨＧ２９２が論理ハイであるである限り、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４２が上昇する。
【００５６】
図示されるように、電力スイッチのオン期間ｔＯＮの終了後、固定の期間中、上昇した速度で、電流制限閾値範囲４６５内で電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４２が上昇する。図２を再度参照すると、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４２の上昇速度は、電流源ＱＣ２７２により提供される電流ＩＣとコンデンサＣ２  ２８０のキャパシタンスとに実質的に比例する。特に、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４２が上昇し得る最大量は、電流ＩＣの大きさと固定の期間との乗算結果をコンデンサＣ２  ２８０のキャパシタンスで除算したものに実質的に等しい。図示された例に示されるように、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４２が上昇し得る最大量は、電流制限閾値範囲４６５未満である。
【００５７】
固定の期間の終了時にワンショット信号ＯＳ４９０が論理ロー値に遷移するときに、反転されたワンショット信号
【数２】
2018057257.tif 000004
４９１が論理ハイ値に遷移する。電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４２の値が最小電流制限閾値ＵＴＨ＿ＭＩＮ４５８より大きい限り、比較器２６８の出力が論理ローである。図示されるように、電流検出信号４４３が電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４２に達するまで、低下速度で、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４２が低下する。図２を再度参照すると、低下した速度は、電流源２７６により提供される電流ＩＤＩＳとコンデンサＣ２  ２８０のキャパシタンスとに実質的に比例する。
【００５８】
スイッチング周期Ｔ２の開始時、低下速度で、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４２が依然として低下している。（スイッチング周期Ｔ２の開始時に論理ハイ値に遷移する有効化信号ＵＥＮ４３８により示されるように）他の有効化イベントが受信され、このことが、ラッチ２６６をセットし、駆動信号４４４が論理ハイ値に遷移することをもたらし、このことが、電力スイッチＳ１  １１０をオンに切り替える。（依然として低下している）電流検出信号４４３が電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４２に達したとき、比較器２６８の出力が論理ハイ値に遷移し、このことが、ラッチ２６６をリセットし、駆動信号４４４が論理ロー値に遷移することをもたらし、このことが、電力スイッチＳ１  １１０をオフに切り替える。
【００５９】
図４に示される例をさらに参照すると、スイッチング周期Ｔ２中、オン期間ｔＯＮの終了時に、ワンショット信号ＯＳ４９０が論理ハイ値に遷移する。説明のために、スイッチング周期Ｔ２中、（ＵＩＬＩＭ＿ＴＨ４４５の上昇する傾きに比例した）第２の速度で、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４５が上昇する。スイッチング周期Ｔ１と同様に、スイッチング周期Ｔ２中、ワンショット信号ＯＳ４９０が論理ハイである固定の期間の全体にわたって、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４５の値が最大電流制限閾値ＵＴＨ＿ＭＡＸ４５６未満である。
【００６０】
従って、充電信号ＣＨＧ４９２は、固定の期間の全体にわたって論理ハイであり、固定の期間後、ワンショット信号ＯＳ４９０が論理ロー値に遷移したとき、論理ロー値に遷移する。または、言い換えると、充電信号ＣＨＧ４９２は、ワンショット信号ＯＳ４９０に実質的に追従する。固定の期間の終了時（すなわち、ワンショット信号ＯＳ４９０がすでに論理ロー値に遷移しており、反転されたワンショット信号
【数３】
2018057257.tif 000005
４９１がすでに論理ハイ値に遷移しているとき）に、最小電流制限閾値ＵＴＨ＿ＭＩＮ４５８または電流検出信号４４３が電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４２に達するまで、低下速度で電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４５が低下する。
【００６１】
図示された例に示されるように、スイッチング周期Ｔ３の開始時に他の有効化イベントが受信され、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４５は低下した速度で依然として低下している。スイッチング周期Ｔ３は、スイッチング周期Ｔ２と同様である。しかし、スイッチング周期Ｔ３中、（線の上昇する傾きに比例した）第２の速度Ｒ１で、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４６が上昇する。固定の期間の終了時に、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４６が低下し始める。
【００６２】
スイッチング周期Ｔ４（図示せず）の開始であり得る時間ｔＸ１  ４４７において、他の有効化イベントが受信され、示されるように、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４６が低下速度で依然として低下している。駆動信号４４４が論理ハイ値に遷移し、電力スイッチがオンに切り替えられる。電流検出信号４４３が電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４６に達したとき、比較器２６８の出力が論理ハイ値に遷移し、駆動信号４４４が論理ロー値に遷移し、電力スイッチがオフに切り替えられる。
【００６３】
時間ｔＸ２  ４４９において、ワンショット信号ＯＳ４９０が論理ハイ値に遷移する。スイッチング周期Ｔ４中、オン期間ｔＯＮの終了時（図示せず；瞬間ｔＸ２  ４４９により示される）に、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４６の値は最大電流制限閾値ＵＴＨ＿ＭＡＸ４５６未満である。従って、比較器２６８の出力が論理ローであり、充電信号ＣＨＧ４９２が論理ハイである。スイッチＳ２  ２７４がオンに切り替わり、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４６が上昇し始める。
【００６４】
固定の期間の終了時に、反転されたワンショット信号
【数４】
2018057257.tif 000006
４９１が論理ハイ値に遷移する。電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４６の値が最小電流制限閾値ＵＴＨ＿ＭＩＮ４５８より大きいので、比較器２６８の出力が論理ローである。その結果、電流検出信号４４３が電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４６に達するまで、または、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４６が最小電流制限閾値ＵＴＨ＿ＭＩＮ４５８に達するまで、放電信号ＤＩＳ４９４が論理ハイであり、スイッチＳ３  ２７８が閉じ、電流制限閾値信号ＵＩＬＩＭ＿ＴＨ４４６が低下する。
【００６５】
本発明に関して示される例についての上述の説明は、要約で説明される事項を含め、網羅的であることも、開示される形態そのものへの限定であることも意図されない。本発明の特定の実施形態および例が、本明細書において例示を目的として説明されるが、本発明のより広い趣旨および範囲から逸脱することなく様々な同等な変更が可能である。実際、具体的で例示的な電圧、電流、周波数、出力範囲値、時間などが説明のために提示されることと、本発明の教示に従った他の実施形態および例において他の値も使用し得ることとが理解される。
【図１】
2018057257.tif 000007
【図２】
2018057257.tif 000008
【図３】
2018057257.tif 000009
【図４】
2018057257.tif 000010
【外国語明細書】
SWITCHED MODE POWER CONVERTER CONTROLLER WITH RAMP TIME MODULATION WITH JITTER FREQUENCY
REFERENCE TO RELATED APPLICATION
[0001]   This application claims the benefit of U.S. Provisional Application No.  62/395,874, filed on September 16, 2016.
BACKGROUND INFORMATION
Field of the Disclosure
[0002]   The present invention relates generally to power converters, and more specifically to controllers for switched mode power converters. 
Background
[0003]   Electronic devices use power to operate.  Switched mode power converters are commonly used due to their high efficiency, small size and low weight to power many of today's electronics.  Conventional wall sockets provide a high voltage alternating current.  In a switching power converter a high voltage alternating current (ac) input is converted to provide a well regulated direct current (dc) output through an energy transfer element.  In operation, a switch is utilized to provide the desired output by varying the duty cycle (typically the ratio of the ON time of the switch to the total switching period), varying the switching frequency or varying the number of pulses per unit time of the switch in a switched mode power converter.
[0004]   The switched mode power converter also includes a controller.  Output regulation may be achieved by sensing and controlling the output in a closed loop.  The controller may receive a signal representative of the output and the controller varies one or more parameters in response to the signal to regulate the output to a desired quantity.  Various modes of control may be utilized such as pulse width modulation (PWM) control or ON/OFF control.
BRIEF DESCRIPTION OF THE DRAWINGS
[0005]   Non-limiting and non-exhaustive embodiments of the present invention are described with reference to the following figures, wherein like reference numerals refer to like parts throughout the various views unless otherwise specified.
[0006]   FIG. 1 is a diagram illustrating an example switched mode power converter utilizing a controller, in accordance with the teachings of the present invention.
[0007]   FIG. 2 is a diagram illustrating an example of the controller of FIG. 1, in accordance with the teachings of the present invention.
[0008]   FIG. 3 is a timing diagram illustrating various example waveforms representing signals of the example controller of FIG. 2, in accordance with the teachings of the present invention.
[0009]   FIG. 4 is another timing diagram illustrating various example waveforms representing signals of the example controller of FIG. 2, in accordance with the teachings of the present invention.
[0010]   Corresponding reference characters indicate corresponding components throughout the several views of the drawings.  Skilled artisans will appreciate that elements in the figures are illustrated for simplicity and clarity and have not necessarily been drawn to scale.  For example, the dimensions of some of the elements in the figures may be exaggerated relative to other elements to help to improve understanding of various embodiments of the present invention. Also, common but well-understood elements that are useful or necessary in a commercially feasible embodiment are often not depicted in order to facilitate a less obstructed view of these various embodiments of the present invention.
DETAILED DESCRIPTION
[0011]   In the following description, numerous specific details are set forth in order to provide a thorough understanding of the present invention.  It will be apparent, however, to one having ordinary skill in the art that the specific detail need not be employed to practice the present invention.  In other instances, well-known materials or methods have not been described in detail in order to avoid obscuring the present invention.
[0012]   Reference throughout this specification to "one embodiment", "an embodiment", "one example" or "an example" means that a particular feature, structure or characteristic described in connection with the embodiment or example is included in at least one embodiment of the present invention.  Thus, appearances of the phrases "in one embodiment", "in an embodiment", "one example" or "an example" in various places throughout this specification are not necessarily all referring to the same embodiment or example.  Furthermore, the particular features, structures or characteristics may be combined in any suitable combinations and/or subcombinations in one or more embodiments or examples.  Particular features, structures or characteristics may be included in an integrated circuit, an electronic circuit, a combinational logic circuit, or other suitable components that provide the described functionality.  In addition, it is appreciated that the figures provided herewith are for explanation purposes to persons ordinarily skilled in the art and that the drawings are not necessarily drawn to scale.
[0013]   Various modes of control may be utilized to regulate the output of a power converter.  In PWM peak current mode control, the switch remains ON until the current in the switch reaches a regulation threshold.  Once the regulation threshold is reached, the controller turns the switch off for the remainder of the switching period.  In general, the controller regulates the output of the power converter by altering the duty ratio of the switch.  The controller may alter the duty ratio by altering the magnitude of the regulation threshold.  A greater regulation threshold corresponds to a longer ON time and a larger duty ratio for the switch.  However, it should be appreciated that the regulation threshold is generally fixed for an individual switching cycle.  For PWM peak current mode control, the controller generally receives an analog signal representative of the output of the power converter.  In one example, the signal received by the controller may convey how far away the sensed output of the power converter is from the desired quantity.  The controller then alters the duty ratio of the switch based on the received analog signal.
[0014]   Another mode of control is known as ON/OFF control, which enables or disables a switching cycle.  When a cycle is enabled, the switch may conduct current while the switch cannot conduct current during a disabled cycle.  The controller produces a sequence of enabled and disabled switching cycles to regulate the output of the power converter.  For ON/OFF control, the controller generally receives a logic signal representative of the output of the power converter.  In one example, the signal received by the controller may be a series of logic-level pulses, which would enable or disable the switch.  In another example, the signal received by the controller may be a digital signal used for enabling or disabling the switch.
[0015]   In one type of ON/OFF control, the controller turns ON the switch for a fixed ON time during an enabled cycle.  In another type of ON/OFF control, referred to as current limited ON/OFF control, the controller turns ON the switch during an enabled cycle and turns OFF the switch once the current in the switch reaches a current limit threshold.  In general, utilizing an enable signal in the form of a logic state to represent the output of the power converter may be beneficial, as the enable signal may be more noise immune than an analog signal representative of the output.  However, due to the enabling and disabling of cycles, the effective switching frequency of the power converter may fall into the audible noise range.  In addition, the root-mean-squared (RMS) current may be higher for power converters using ON/OFF control and as such the power converter may be less efficient.
[0016]   As will be discussed, examples in accordance with the teachings of the present invention provide a current limited ON/OFF control scheme with a variable current limit threshold.  With discussed examples, the controller receives an enable signal representative of the output of the power converter.  The enable signal includes a series of events, which enable or disable the power switch.  In one example, the controller turns on the power switch in response to an event of the enable signal and turns off the power switch when the current in the power switch reaches the variable current limit threshold.  The variable current limit threshold varies in response to the time between successive events of the enable signal.
[0017]   Further, the variable current limit threshold may vary in response to the time between events of the enable signal over a range of loads coupled to the output of the power converter.  In one example, the variable current limit threshold may be a ramp signal and the ramp signal along with the time between events of the enable signal may be used to modulate the drive signal which controls the switching of the power switch to regulate the output of the power converter.
[0018]   In one example, the variable current limit threshold increases at an increase rate at the end of each ON time of the power switch for a fixed time period or until the maximum current limit threshold is reached.  In another example, the variable current limit increases with a fixed increase amount in response to the end of the ON time of the power switch.  The variable current limit threshold then decreases at a decrease rate until the current in the power switch reaches the current limit threshold or the variable current limit threshold reaches the minimum current limit threshold.  In one example, the current limit threshold is increases at a variable rate and decreases at a fixed rate.  As such, examples in accordance with the teachings of the present invention may have increased efficiency and may reduce the likelihood of producing audible noise while preserving the benefits of a logic or digital enable signal representative of the output of the power converter. 
[0019]   Furthermore, according to one aspect of this invention a frequency jitter is added to the variable current which helps lower the audible noise.
[0020]   To illustrate, FIG. 1 shows an example power converter 100 including input VIN 102, an energy transfer element T1 104, a primary winding 106 of the energy transfer element T1 104, a secondary winding 108 of the energy transfer element T1 104, a switch S1 110, input return 111, a clamp circuit 112, a rectifier D1 114, an output capacitor C1 116, an output return 117, a load 118, a sense circuit 120, an enable circuit 122, and a controller 124.  Controller 124 further includes a drive circuit block 126 and a current limit threshold generator 128.  In one example, enable circuit 122 and sense circuit 120 may also be included in controller 124.  FIG. 1 further illustrates an output voltage VO 130, an output current IO 132, an output quantity UO 134, a feedback signal UFB 136, an enable signal UEN 138, a switch current ID 140, a current sense signal 142, a drive signal 144, and a current limit threshold signal UILIM_TH 148.  The example switched mode power converter 100 illustrated in FIG. 1 is coupled in a flyback configuration, which is just one example of a switched mode power converter that may benefit from the teachings of the present invention.  It is appreciated that other known topologies and configurations of switched mode power converter may also benefit from the teachings of the present invention.
[0021]   In the illustrated example, the power converter 100 provides output power to a load 118 from an unregulated input VIN 102.  In one example, the input VIN 102 is a rectified and filtered ac line voltage.  In another example, the input voltage VIN 102 is a dc input voltage.  The input VIN 102 is coupled to the energy transfer element T1 104.  In some examples, the energy transfer element T1 104 may be a coupled inductor.  In other examples, the energy transfer element T1 104 may be transformer.  In the example of FIG. 1, the energy transfer element T1 104 includes two windings, a primary winding 106 and secondary winding 108.  NP and NS are the number of turns for the primary winding 106 and secondary winding 108, respectively.  In the example of FIG. 1, primary winding 106 may be considered an input winding, and secondary winding 108 may be considered an output winding.  The primary winding 106 is further coupled to power switch S1 110, which is then further coupled to the input return 111.  In addition, the clamp circuit 112 is coupled across the primary winding 106 of the energy transfer element T1 104.
[0022]   The secondary winding 108 of the energy transfer element T1 104 is coupled to the rectifier D1 114.  In the example illustrated in FIG. 1, the rectifier D1 114 is exemplified as a diode and the secondary winding 108 is coupled to the anode of the diode.  In some examples, the rectifier D1 114 may be a transistor used as a synchronous rectifier.  When a transistor is utilized as a synchronous rectifier, another controller (referred to as a secondary controller) may be utilized to control the turning ON and OFF of the transistor.  In examples, the enable circuit 122 and/or sense circuit 120 may be included in the secondary controller (not shown).  As shown in the depicted example, the output capacitor C1 116 and the load 118 are coupled to the rectifier D1 114.  In the example of FIG. 1, both the output capacitor C1 116 and the load 118 are coupled to the cathode of the diode.  An output is provided to the load 118 and may be provided as either an output voltage VO 130, output current IO 132, or a combination of the two.
[0023]   The power converter 100 further includes circuitry to regulate the output, which is exemplified as output quantity UO 134.  A sense circuit 120 is coupled to sense the output quantity UO 134 and to provide feedback signal UFB 136, which is representative of the output quantity UO 134.  Feedback signal UFB 136 may be voltage signal or a current signal.  In one example, the sense circuit 120 may sense the output quantity from an additional winding included in the energy transfer element T1 104.  In another example, there may be a galvanic isolation (not shown) between the controller 124 and the enable circuit 122 or between the enable circuit 122 and the sense circuit 120.  The galvanic isolation could be implemented by using devices such as an opto-coupler, a capacitor or a magnetic coupling.  In a further example, the sense circuit 120 may utilize a voltage divider to sense the output quantity UO 134 from the output of the power converter 100.  In general, the output quantity UO 134 is either an output voltage VO 130, output current IO 132, or a combination of the two.
[0024]   As shown in the depicted example, enable circuit 122 is coupled to sense circuit 120 and receives feedback signal UFB 136 representative of the output of power converter 100 from the sense circuit 120.  Enable signal UEN 138 may be a voltage signal or a current signal.  In one example, enable signal UEN 138 is also representative of the output of the power converter 100 and provides information to the controller 124 to enable or disable the power switch S1 110.  Further, the enable signal UEN 138 may include one or more enable events, which cause the power switch S1 110 to be enabled (or disabled).  For example, the power switch S1 110 may be enabled when an enable event in enable signal UEN 138 is received.  In one example, the enable circuit 122 outputs enable signal UEN 138, which in one example is a rectangular pulse waveform with varying lengths of logic high and logic low sections.  In another example, the enable signal UEN 138 may be a logic or digital signal.  An enable event in enable signal UEN 138 may be a pulse or a series of pulses that enable (or disable) the power switch S1 110.  In another example, an enable event in enable signal UEN 138 may be a transition from one logic state to another logic state, which enables (or disables) the power switch S1 110.  In a further example, enable signal UEN 138 may be an analog signal, and an enable event may be indicated with enable signal UEN 138 crossing of a threshold value. 
[0025]   Controller 124 is coupled to the enable circuit 122 and receives enable signal UEN 138 from the enable circuit 122.  The controller 124 further includes terminals for receiving the current sense signal 142 and for providing the drive signal 144 to power switch S1 110.  The current sense signal 142 may be representative of the switch current ID 140 in power switch S1 110.  Current sense signal 142 may be a voltage signal or a current signal.  In addition, the controller 124 provides drive signal 144 to the power switch S1 110 to control various switching parameters to control the transfer of energy from the input of power converter 100 to the output of power converter 100.  Examples of such parameters may include switching frequency, switching period, duty cycle, or respective ON and OFF times of the power switch S1 110.  
[0026]   As illustrated in example depicted in FIG. 1, the controller 124 includes drive circuit 126 and current limit threshold generator 128.  The drive circuit 126 is coupled to receive the enable signal UEN 138.  In one example, drive circuit 126 outputs drive signal 144 in response to the enable signal UEN 138.  In some examples, drive circuit 126 further receives current sense signal 142 and outputs drive signal 144 in further response to the current sense signal 142.  Current limit threshold generator 128 is coupled to receive the drive signal 144 from the drive circuit 126 and further outputs the current limit threshold signal UILIM_TH 148 to the drive circuit 126.  In one example, current limit threshold generator 128 is coupled to vary the current limit threshold signal UILIM_TH 148 in response to a time between the enable events of the enable signal UEN 138.  In one example, the current limit threshold signal UILIM_TH 148 may be a ramp signal and the ramp signal along with the time between enable events may be used to modulate the drive signal 144 to regulate the output of the power converter.
[0027]   For instance, in one example, the current limit threshold generator 128 is coupled to increase, within a current limit threshold range, the current limit threshold signal UILIM_TH 148 at a increase rate during a fixed time period after an end of each ON time of the power switch S1 110.  In the example, after the fixed time period after the end of each ON time of the power switch S1 110, the current limit threshold generator 128 is coupled to decrease the current limit threshold signal UILIM_TH 148, within the current limit threshold range, at a decrease rate until the current through power switch S1 110 reaches the current limit threshold.  In one example, the current limit threshold signal UILIM_TH 148 may be a voltage signal or a current signal.  As illustrated, the drive circuit 126 also outputs drive signal 144 in response to the current limit threshold signal UILIM_TH 148.  
[0028]   In the example of FIG. 1, input voltage VIN 102 is positive with respect to input return 111, and output voltage VO 130 is positive with respect to output return 117.  In the example illustrated in FIG. 1, the input return 111 is galvanically isolated from the output return 117.  In other words, a dc voltage applied between input return 111 and output return 117 will produce substantially zero current.  Therefore, circuits electrically coupled to the primary winding 106 are galvanically isolated from circuits electrically coupled to the secondary winding 108.  For example, galvanic isolation could be implemented by using an opto-coupler, a capacitive coupler or a magnetic coupler between the controller 124 and the enable circuit 122 or between the enable circuit 122 and the sense circuit 120.
[0029]   In one example, the power converter 100 of FIG. 1 provides regulated output power to the load 118 from an unregulated input VIN 102.  The power converter 100 utilizes the energy transfer element T1 104 to transfer energy between the primary 106 and secondary 108 windings.  The clamp circuit 112 is coupled to the primary winding 106 of the energy transfer element T1 104 to limit the maximum voltage on the power switch S1 110.  In the example power converter 100 shown in FIG. 1, the clamp circuit 112 limits the voltage spike caused by the leakage inductance of the primary winding 106 after the power switch S1 110 has turned OFF.  Power switch S1 110 is opened and closed in response to the drive signal 144 received from the controller 124 to control the transfer of energy from the input of the power converter 100 to the output of power converter 100.  It is generally understood that a switch that is closed may conduct current and is considered on, while a switch that is open cannot conduct current and is considered off.  In the example of FIG. 1, power switch S1 110 controls a current ID 140 in response to controller 124 to meet a specified performance of the power converter 100.  In some examples, the power switch S1 110 may be a transistor and the controller 124 may include integrated circuits and/or discrete electrical components.  In one example, controller 124 and power switch S1 110 are included together in a single integrated circuit.  In one example, the integrated circuit is a monolithic integrated circuit.  In another example, the integrated circuit is a hybrid integrated circuit.
[0030]   The operation of power switch S1 110 also produces a time varying voltage VP across the primary winding 106.  By transformer action, a scaled replica of the voltage VP is produced across the secondary winding 108, the scale factor being the ratio that is the number of turns NS of secondary winding 108 divided by the number of turns NP of primary winding 106.  The switching of power switch S1 110 also produces a pulsating current at the rectifier D1 114.  The current in rectifier D1 114 is filtered by output capacitor C1 116 to produce a substantially constant output voltage VO 130, output current IO 132, or a combination of the two at the load 118.
[0031]   In the illustrated example, sense circuit 120 senses the output quantity UO 134 to provide the feedback signal UFB 136 representative of the output of power converter 100 to the enable circuit 122.  The enable circuit 122 receives the feedback signal UFB 136 and produces an enable signal UEN 138.  The enable signal UEN 138 is representative of the output of the power converter 100 and provides information to the controller 124 (using enable events) to enable or disable the power switch S1 110.  Further, the time between enable events of the enable signal UEN 138 is responsive to the power converter output.  In examples, an enable event may be generated when the output quantity UO 134 or feedback signal UFB 136 falls below a threshold.  In one example, the enable signal UEN 138 may utilize a pulse (the enable signal increases to a logic high value and decreases to a logic low value) as the enable event to control the power switch S1 110.
[0032]   In the example of FIG. 1, the controller 124 receives the enable signal UEN 138 and also receives the current sense signal 142, which is representative of the sensed switch current ID 140 in the power switch S1 110.  The switch current ID 140 may be sensed in a variety of ways, such as for example, the voltage across a discrete resistor or the voltage across the transistor when the transistor is conducting.  The controller 124 outputs drive signal 144 to operate the power switch S1 110 in response to various inputs to substantially regulate the output quantity UO 134 to the desired value.  With the use of the sense circuit 120, enable circuit 122, and the controller 124, the output of the power converter 100 is regulated in a closed loop in accordance with the teachings of the present invention.
[0033]   As shown in the depicted example, controller 124 further includes drive circuit 126, which receives the enable signal UEN 138 and current sense signal 142.  Drive circuit 126 outputs the drive signal 144 to control switching the power switch S1 110 in response to the enable signal UEN 138 and current sense signal 142 to control the transfer of energy from the input of power converter 100 to the output of power converter 100.  In one example, drive circuit 126 turns ON the power switch S1 110 in response to an enable event.  In one example, drive circuit 126 turns ON the power switch S1 110 when the enable signal UEN 138 pulses to a logic high value.  In one example, drive circuit 126 turns OFF the power switch S1 110 when the switch current ID 140 represented with the current sense signal 142 reaches the current limit threshold signal UILIM_TH 148.  In one example, the drive signal 144 is a rectangular pulse waveform with varying lengths of logic high and logic low sections.  Drive signal 144 may be a voltage signal or a current signal.  In one example, the power switch S1 110 is ON when the drive signal 144 is logic high and the power switch S1 110 is OFF when the drive signal 144 is logic low.
[0034]    As shown in the depicted example, the drive signal 144 is also coupled to be received by the current limit threshold generator 128.  In one example, the current limit threshold generator 128 generates the current limit threshold signal UILIM_TH 148 in response to the drive signal 144.  As will be further discussed, the current limit threshold signal UILIM_TH 148 increases, within a current limit threshold range, at a variable increase rate for a fixed time period after the end of the ON time of the power switch S1 110.  In other words, the current limit threshold signal UILIM_TH 148 increases at the variable rate by a fixed amount, within the current limit threshold range, at the end of the ON time of the power switch S1 110.  Thus, in one example the current limit threshold signal UILIM_TH 148 does not increase beyond a maximum current limit threshold.  After the fixed time period, the current limit threshold signal UILIM_TH 148 decreases, within the current limit threshold range, at a fixed decrease rate.  In one example, the current limit threshold signal UILIM_TH 148 decreases until the switch current ID 140 indicated by the current sense signal 142 reaches the current limit threshold signal UILIM_TH 148 or until the current limit threshold signal UILIM_TH 148 reaches a minimum current limit threshold.
[0035]   As mentioned above, the drive signal 144 is generated in response to the enable signal UEN 138.  In one example, current limit threshold generator 128 therefore also generates the current limit threshold signal UILIM_TH 148 in response to the enable signal UEN 138.  In particular, the current limit threshold signal UILIM_TH 148 is responsive to the time between enable events of the enable signal UEN 138 over a range of loads coupled to the output of the power converter 100.  In another example, the current limit threshold signal UILIM_TH 148 may be a ramp signal and the ramp signal along with the time between enable events may be used to modulate the drive signal 144 to regulate the output of the power converter.  As such, examples in accordance with the teachings of the present invention may have increased efficiency and may reduce the likelihood of producing audible noise while preserving the benefits of a logic or digital enable signal representative of the output of the power converter 100.
[0036]   FIG. 2 illustrates an example controller 200, which in one example may be controller 100 of FIG. 1.  It should be appreciated that similarly named and numbered elements referenced below are coupled and function as described above.  As mentioned above, drive circuit 226 is coupled to receive the enable signal UEN 238, current sense signal 242 and the current limit threshold signal UILIM_TH 248.  In the illustrated example, drive circuit 226 is shown including latch 266, which in the illustrated example is coupled to be reset by comparator 268.  In the example, latch 266 is coupled to receive the enable signal UEN 238 at its S-input while the output of comparator is coupled to the R-input of latch 266.  The drive signal 244 is output from the latch 266.  As shown, the drive signal 244 is output from the Q-output of latch 266.  As will be further discussed, the Q-output of the latch 266 is logic high if the enable signal UEN 238 is logic high.  In one example, the enable signal UEN 238 is a rectangular pulse waveform, which transitions to a logic high value and quickly falls to a logic low value.  In one example, the occurrence of a logic high pulse of the enable signal UEN 238 may be referred to as an enable event.  When an enable event is received at the S-input of latch 266, the drive signal 244 transitions to a logic high value.  Drive signal 244 transitions to a logic low value when a logic high value is received at the R-input of latch 266.  
[0037]   As shown in the depicted example, comparator 268 is coupled to receive the current sense signal 242 and the current limit threshold signal UILIM_TH 248.  In the example shown in FIG. 2, the current sense signal 242 is received at the non-inverting input of comparator 268 while the current limit threshold signal UILIM_TH 248 is received at the inverting input of comparator 268.  Drive signal 244 transitions to a logic low value when the current sense signal 242 reaches the current limit threshold signal UILIM_TH 248.  As mentioned above, in one example the current sense signal 242 is representative of the switch current ID 140.  As such, the drive signal 244 transitions to a logic low value when the switch current ID 140 represented with current sense signal 242 reaches the current limit threshold signal UILIM_TH 248.  In one example, the drive signal 244 is a rectangular pulse waveform with varying lengths of logic high and logic low sections.  In one example, the length of time that the drive signal 244 is logic high corresponds to the ON time (tON) of the power switch S1 110 and the length of time the drive signal 244 is logic low corresponds to the OFF time (tOFF) of the power switch S1 110.  In addition, the length of time between rising edges of the drive signal 244 may be referred to as the switching period TS.
[0038]   Current limit threshold generator 228 is coupled to receive the drive signal 244 from the drive circuit 226.  In the example depicted in FIG. 2, a monostable multivibrator 270 is coupled to receive the drive signal 244 from latch 266.  In one example, the monostable multivibrator 270 generates a pulse with a fixed time period (in other words, the pulse is logic high for a fixed time period) in response to an edge of the drive signal 244.  In one example, the monostable multivibrator 270 generates a pulse with a fixed time period in response to the falling edge of the drive signal 244.  In other words, the monostable multivibrator 270 generates a pulse with a fixed time period at the end of the ON time (tON) of the power switch.  The output of the monostable multivibrator 270 is referred to as the one shot signal OS 290.
[0039]   One end of switch S2 274 is coupled to transistor Q2 297, while the other end of switch S2 274 is coupled to one end of switch S3 278.  The other end of switch S3 278 is coupled to transistor Q4 299.  One end of capacitor C2 280 is coupled to a node between switch S2 274 and switch S3 278.  As illustrated, the voltage across capacitor C2 280 is output from the current limit threshold generator 228 as current limit threshold signal UILIM_TH 248.
[0040]   Also shown in FIG. 2 is a voltage to current (V-I) converter 281 and a jitter generator 279. In one example the jitter generator is a waveform generator the output of which can be a triangular voltage waveform or a sawtooth waveform. In other examples, the jitter generator 279 could output any waveform. As will explained later in the description, in one example, the rate at which the current limit threshold signal is varied is proportional (slope of the plotted waveform of the current limit threshold signal) to the slope of the waveform output by the jitter generator.
[0041]   In one example, the V-I converter 281 includes an op-amp 277, a transistor QC 272, and a resistor RC 285.  In one example, the V-I converter 281 may be considered as a variable current source.
[0042]   A control terminal of the transistor QC 272 is coupled to receive the output of the op-amp 277.  As shown in FIG. 2, the transistor QC 272 is coupled as a current source, and therefore the term current source or transistor may be used interchangeably when referring to QC 272 of V-I converter 281.  In one example the op-amp 277 is coupled as an error amplifier.  A non-inverting input terminal of the op-amp 277 is coupled receive a jitter signal 283 from a jitter generator 279.  An inverting input terminal of the op-amp 277 and the transistor QC 272 are coupled to one end of the resistor RC 285.  The other end of resistor RC 285 is coupled to the input return 211.
[0043]   The jitter signal 283 may be a voltage signal.  As the voltage level of the jitter signal changes, the voltage at the inverting input terminal of the op-amp 277 also varies, which may vary the current through the transistor QC 272.
[0044]   One end of the transistor Q1 295 of the current mirror is coupled to receive an output of the V-I converter 281. 
[0045]    As illustrated in FIG. 2, current source 276 may be coupled to receive select signal SELECT 296.  In one example, the current source 276 is a fixed current source.  Select signal SELECT 296 may be utilized to select the magnitude of IDIS of current source 276.  As will be further discussed, the magnitude of IDIS of current source 276 affects the discharge rate of the capacitor C2 280.  As such, the select signal SELECT 296 may select the magnitude of IDIS of current source 276 in response to the input voltage VIN 102 of the power converter in accordance with the teachings of the present invention.  For instance, in one example, select signal SELECT 296 may set a first magnitude for IDIS for a first input voltage value for VIN 102 and select signal SELECT 296 may set a second magnitude for IDIS for a second input voltage value for VIN 102 in accordance with the teachings of the present invention.  In other words, in one example, a plurality of different IDIS magnitudes for current source 276 may be selected in response to the input voltage VIN, as represented in FIG. 3, in accordance with the teachings of the present invention.  In one example, a lower input voltage VIN 102 may correspond to a larger magnitude for IDIS.  In another example, a first magnitude of IDIS for the current source 276 may be selected for a first range of VIN 102 and a second magnitude of IDIS for the current source 276 may be selected for second range of VIN 102.  In one example, there could be several ranges of VIN 102 and corresponding magnitudes of IDIS for the current source 276.  The ranges of VIN 102 in one example, could correspond to ac voltage ranges needed to operate in different geographies; 100VAC -15% to 115VAC +15% for Japan and the U.S., 230VAC +/-15% for Europe, etc.
[0046]   When the one shot signal OS 290 transitions to a logic high value, the charging signal CHG 292 transitions to a logic high value and switch S2 274 is closed.  In addition, the discharge signal DIS 294 transitions to a logic low value and opens switch S3 278.  As such, the capacitor C2 280 is charged by current source QC 272 with current IC.  In one example, the amount at which the voltage (i.e., the current limit threshold signal UILIM_TH 248) across capacitor C2 280 increases at a variable rate that is proportional to the magnitude of a current IC (not shown) provided by variable current source QC 272 and the amount of time the one shot signal OS 290 is logic high (i.e., the fixed time period).  In particular, the amount which the current limit threshold signal UILIM_TH 248 increases is substantially equal to the product of the magnitude of current IC and the fixed time period divided by the capacitance of capacitor C2 280.  Or mathematically: 
2018057257.tif 000011
Or in other words, the increase rate of the current limit threshold signal UILIM_TH 248 is proportional to the magnitude of current IC and the capacitance of capacitor C2 280.
[0047]   Charging signal CHG 292 transitions to logic low if the one shot signal OS 290 transitions to a logic low value or the voltage across capacitor C2 280 (i.e., current limit threshold signal UILIM_TH 248) reaches the maximum current limit threshold UTH_MAX 256.  When the charging signal CHG 292 is a logic low value, the switch S2 274 opens, and capacitor C2 280 is no longer charged by current source QC 272.
[0048]   When the inverted one shot signal output from inverter 289 transitions to the logic high value, the discharging signal DIS 294 transitions to a logic high value and closes switch S3 278.  As such, the capacitor C2 280 is discharged by the current source 276 with current IDIS.  In one example, the decrease rate of the current limit threshold signal UILIM_TH 248 is a fixed rate and is proportional to the magnitude of current IDIS and the capacitance of capacitor C2 280.  In one example, the magnitude of the increase rate is greater than the magnitude of the decrease rate.
[0049]   Discharging signal DIS 294 transitions to logic low if the inverted one shot signal output from inverter 289 transitions to a logic low value, or if the voltage across capacitor C2 280 (i.e., current limit threshold signal UILIM_TH 248) reaches the minimum current limit threshold UTH_MIN 258.  When the discharging signal DIS 294 is a logic low value, the switch S3 278 opens and capacitor C2 280 is no longer discharged by current source 276.
[0050]   FIG. 3 is a timing diagram illustrating various example waveforms of signals shown in FIG. 2 in accordance with the teachings of the present invention.  In particular, the timing diagram 300 illustrates an example in which there are three current limit threshold signals namely UILIM_TH 348, UILIM_TH 350, and UILIM_TH 352.  As shown in the depicted example, the current limit threshold signals UILIM_TH 348, UILIM_TH 350, and UILIM_TH 352 increase at a variable rate, and decrease at a fixed rate in accordance with the teachings of the present invention.
[0051]   An enable event is received (as shown by the pulse of enable signal UEN 338) and the drive signal 344 transitions to a logic high value and the power switch S1 110 is turned ON.  When the switch current ID 140 represented with current sense signal 342 reaches the current limit threshold signal UILIM_TH 348, the drive signal 344 transitions to a logic low value and the power switch S1 110 is turned OFF.  At the end of the ON time, the charge signal CHG 392 transitions to a logic high value and the discharge signal DIS 394 transitions to a logic low value.  The switch S2 274 is closed and the current limit threshold signal UILIM_TH 348 increases.  As mentioned above, the length of time which the charge signal CHG 392 is logic high may be referred to as the fixed time period.  
[0052]   However, as the current limit threshold signal UILIM_TH 348 approaches the maximum current limit threshold UTH_MAX 256 before the end of the fixed time period, the current mirror formed by transistors Q1 295 and Q2 297 is no longer able to mirror the current IC provided by the transistor QC 272 and will provide less current to charge the capacitor C2 280.  As such the increase rate of the current limit threshold signal UILIM_TH 348 decreases as shown by the curved characteristic of the current limit threshold signal UILIM_TH 348 closer to the maximum current limit threshold UTH_MAX 356.  The shape of the curved characteristic may be partially determined by the ratio between the channel width and channel length of transistors Q1 295 and Q2 297.  Once the current limit threshold signal UILIM_TH 348 reaches the maximum current limit threshold UTH_MAX 356, the current mirror formed by transistors Q1 295 and Q2 297 provide substantially no current and the current limit threshold signal UILIM_TH 348 is substantially clamped at the maximum current limit threshold UTH_MAX 356.
[0053]   At the end of the fixed on time, the discharge signal DIS 394 transitions to a logic high value and switch S3 278 is closed and the current limit threshold signal UILIM_TH 348 begins to decrease within the current limit threshold range ILIM_TH RANGE 365.  However, as the current limit threshold signal UILIM_TH 348 approaches the minimum current limit threshold UTH_MIN 358, the current mirror formed by transistors Q3 298 and Q4 299 is no longer able to mirror the current IDIS provided by current source 276 and will provide less current to discharge the capacitor C2 280.  As such, the magnitude of the decrease rate of the current limit threshold signal UILIM_TH 348 decreases as shown by the curved characteristic of the current limit threshold signal UILIM_TH 348 closer to the minimum current limit threshold UTH_MIN 358.  The shape of the curved characteristic may be partially determined by the ratio between the channel width and channel length of transistors Q3 298 and Q4 299.  Once the current limit threshold signal UILIM_TH 348 reaches the minimum current limit threshold UTH_MIN 358, the current mirror formed by transistors Q3 298 and Q4 299 provide substantially no current and the current limit threshold signal UILIM_TH 348 is substantially clamped at the minimum current limit threshold UTH_MIN 358. 
[0054]   In accordance with the teachings of the present invention, the slope of the current limit threshold signal may be varied by adding or introducing the jitter signal 283.  The addition of jitter may result in current limit threshold signal UILIM_TH 350 or UILIM_TH 352 as shown in FIG. 3.  In other words, the addition of jitter signal varies the rate at which the capacitor C2 280 is charged.  In one example the discharge rate of the capacitor C2 280 is substantially the same for any of the current limit threshold plots.
[0055]   Referring to FIG. 4, a timing diagram 400 that illustrates various example waveforms of signals of the controller 200 of FIG. 2 is shown in accordance with the teachings of the present invention.  It should be appreciated that similarly named and numbered elements referenced below are coupled and function as described above.  In the example depicted in FIG. 4, the current limit threshold range ILIM_TH 465 is the range of values between the minimum current limit threshold UTH_MIN 458 to the maximum current limit threshold UTH_MAX 456, which the current limit threshold generator 228 may vary the current limit threshold signal UILIM_TH 442, UILIM_TH 445, or UILIM_TH 446. In one example the entire current limit threshold range ILIM_TH 465 may be indicated by 100% ILIM 464.  
[0056]   The waveforms described in the timing diagram 400 illustrate that, in one example, current limit threshold signals UILIM_TH 442, UILIM_TH 445, or UILIM_TH 446 having various slopes.  For each fixed time period during which one shot signal OS 490 is a logic high, the upward slope of current limit threshold signal may be different.
[0057]   To illustrate, during the switching period T1, the current limit threshold signal UILIM_TH 442 increases at a first rate (proportional to the upward slope of the UILIM_TH 442).  An enable event is received (as shown by the enable signal UEN 438 transitioning to a logic high value) by the latch 266 and the drive signal 444 transitions to a logic high value, which therefore turns ON the power switch S1 110.  The current sense signal 443 (representative of the switch current ID 140) begins to increase from zero.  The rate at which the switch current ID 140 and current sense signal 443 increases is proportional to the input voltage VIN of the power converter.  When the current sense signal 443 reaches the current limit threshold signal UILIM_TH 442, the output of comparator 268 transitions to a logic high value, which resets latch 266 causing the drive signal 444 to transition to a logic low value and the power switch S1 110 is turned OFF.  As shown, the time in which the drive signal 444 is logic high is referred to as the ON time (tON) of the power switch S1 110, and the time in which the drive signal 444 is logic low may be referred to as the OFF time (tOFF) of the power switch S1 110.  Once the power switch is turned OFF, the current sense signal 443 falls to zero.
[0058]   At the falling edge of the drive signal 444 during switching period T1, the one shot signal OS 490 transitions to a logic high value for a fixed time period.  During switching period T1, the value of the current limit threshold signal UILIM_TH 442 is less than the maximum current limit threshold UTH_MAX 456 for the entirety of the fixed time period.  As such, the output of comparator 268 is logic low and the charge signal CHG 292 is logic high for as long as the one shot signal OS 490 is logic high.  Switch S2 274 is closed and the capacitor C2 280 is charged by current source QC 272.  As a result, the current limit threshold signal UILIM_TH 442 increases for as long as the charge signal CHG 292 is logic high.
[0059]    As illustrated the current limit threshold signal UILIM_TH 442 increases, within the current limit threshold range 465, with an increased rate during a fixed time period after the end of the ON time tON of the power switch.  Referring back to FIG. 2, the increase rate for the current limit threshold signal UILIM_TH 442 is substantially proportional to the current IC provided by current source QC 272 and the capacitance of capacitor C2 280.  In particular, the maximum amount which the current limit threshold signal UILIM_TH 442 may increase by is substantially equal to the product of the magnitude of current IC and the fixed time period divided by the capacitance of capacitor C2 280.  As shown in the illustrated example, the maximum amount that the current limit threshold signal UILIM_TH 442 may increase is less than the current limit threshold range 465.
[0060]   The inverted one shot signal 
2018057257.tif 000012
491 transitions to a logic high value as the one shot signal OS 490 transitions to a logic low value at the end of the fixed time period.  The output of comparator 268 is logic low as long as the value of the current limit threshold signal UILIM_TH 442 is greater than the minimum current limit threshold UTH_MIN 458.  As illustrated, the current limit threshold signal UILIM_TH 442 decreases with a decrease rate until the current sense signal 443 reaches the current limit threshold signal UILIM_TH 442.  Referring back to FIG. 2, the decreased rate is substantially proportional to the current IDIS provided by current source 276 and the capacitance of capacitor C2 280.
[0061]   At the start of switching period T2, the current limit threshold signal UILIM_TH 442 is still decreasing with the decrease rate.  Another enable event is received (as shown by the enable signal UEN 438 transitioning to a logic high value at the start of switching period T2), which sets the latch 266 and causes the drive signal 444 to transition to a logic high value, which turns ON power switch S1 110.  When the current sense signal 443 reaches the current limit threshold signal UILIM_TH 442 (which is still decreasing), the output of comparator 268 transitions to a logic high value, which resets latch 266 and causes the drive signal 444 to transition to a logic low value, which turns OFF the power switch S1 110.
[0062]   Continuing with the example depicted in FIG. 4, the one shot signal OS 490 transitions to a logic high value at the end of the ON time tON during switching period T2.  To illustrate, during the switching period T2, the current limit threshold signal UILIM_TH 445 increases at a second rate (proportional to the upward slope of the UILIM_TH 445).  Similar to switching period T1, during switching period T2 the value of the current limit threshold signal UILIM_TH 445 is less than the maximum current limit threshold UTH_MAX 456 for the entirety of the fixed time period at which the one shot signal OS 490 is logic high.  
[0063]    As such, the charge signal CHG 492 is logic high for the entirety of the fixed time period and transitions to a logic low value when the one shot signal OS  490 transitions to a logic low value after the fixed time period.  Or in other words, the charge signal CHG 492 substantially follows the one shot signal OS 490.  At the end of the fixed time period (i.e., one shot signal OS 490 has transitioned to a logic low value and the inverted one shot signal
2018057257.tif 000013
491 has transitioned to a logic high value), the current limit threshold signal UILIM_TH 445 decreases with the decrease rate until the minimum current limit threshold UTH_MIN 458 or the current sense signal 443 reaches the current limit threshold signal UILIM_TH 442.  
[0064]   As shown in the depicted example, another enable event is received at the start of switching period T3 and the current limit threshold signal UILIM_TH 445 is still decreasing with the decreased rate.  Switching period T3 is similar to switching period T2.  However, during the switching period T3, the current limit threshold signal UILIM_TH 446 increases at a second rate R1 (proportional to the upward slope of the line).  At the end of the fixed time period, the current limit threshold signal UILIM_TH 446 begins decreasing.
[0065]   Another enable event is received at a time tX1 447, which may be the start of switching period T4 (not shown), and as shown, the current limit threshold signal UILIM_TH 446 is still decreasing with the decrease rate.  The drive signal 444 transitions to a logic high value and the power switch is turned ON.  When the current sense signal 443 reaches the current limit threshold signal UILIM_TH 446, the output of comparator 268 transitions to a logic high value and the drive signal 444 transitions to a logic low value and the power switch is turned OFF.  
[0066]   The one shot signal OS 490 transitions to a logic high value at the time tX2 449.  At the end of the ON time tON during switching period T4 (not shown; indicated by the time instant tX2 449), the value of the current limit threshold signal UILIM_TH 446 is less than the maximum current limit threshold UTH_MAX 456.  As such the output of comparator 268 is logic low and the charge signal CHG 492 is logic high.  Switch S2 274 is turned ON and the current limit threshold signal UILIM_TH 446 begins to increase.
[0067]   At the end of the fixed time period, the inverted one shot signal
2018057257.tif 000014
491 transitions to a logic high value.  The output of comparator 268 is logic low since the value of the current limit threshold signal UILIM_TH 446 is greater than the minimum current limit threshold UTH_MIN 458.  As a result the discharge signal DIS 494 is logic high and the switch S3 278 is closed and the current limit threshold signal UILIM_TH 446 decreases until the current sense signal 443 reaches the current limit threshold signal UILIM_TH 446 or the current limit threshold signal UILIM_TH 446 reaches the minimum current limit threshold UTH_MIN 458.
[0068]   The above description of illustrated examples of the present invention, including what is described in the Abstract, are not intended to be exhaustive or to be limitation to the precise forms disclosed.  While specific embodiments of, and examples for, the invention are described herein for illustrative purposes, various equivalent modifications are possible without departing from the broader spirit and scope of the present invention.  Indeed, it is appreciated that the specific example voltages, currents, frequencies, power range values, times, etc., are provided for explanation purposes and that other values may also be employed in other embodiments and examples in accordance with the teachings of the present invention.  
CLAIMS
What is claimed is:
1.  A controller for use in a power converter, comprising:
a drive circuit coupled to generate a drive signal to control switching of a power switch to control a transfer of energy from a power converter input to a power converter output;
an input for receiving an enable signal including enable events responsive to the power converter output, wherein the drive circuit is coupled to turn ON the power switch in response to the enable events and turn OFF the power switch in response to a power switch current reaching a current limit threshold; and
a current limit threshold generator coupled to receive the drive signal from the drive circuit and to vary the current limit threshold at a variable rate in response to the enable events of the enable signal.
2.   The controller of claim 1, wherein the current limit threshold is increases at a variable rate and decreases at a fixed rate.
3.  The controller of claim 1, wherein a time between successive enable events of the enable signal is responsive to the power converter output.
4. The controller of claim 1, wherein the enable events include transitions from one logic state to another logic state in the enable signal.
5.  The controller of claim 1, wherein the current limit threshold generator is coupled to vary the current limit threshold in response to a time between successive enable events of the enable signal over a range of output loads coupled to the power converter output.
6.   The controller of claim 1, wherein the current limit threshold generator is coupled to increase the current limit threshold at a variable rate in response to an end of each ON time of the power switch.
7.  The controller of claim 1, wherein the current limit threshold generator is coupled to increase, within a current limit threshold range, the rate of the current limit threshold in a continuous fashion during a fixed time period in response to an end of each ON time of the power switch.
8.  The controller of claim 1, wherein the current limit threshold generator comprises a jitter generator.
9.  The controller of claim 8, wherein the jitter generator is coupled to increase the current limit threshold at a variable rate, within the current limit threshold range.
10.  The controller of claim 1, wherein the current limit threshold generator includes a monostable multivibrator coupled to generate a one shot pulse to determine a fixed time period, wherein the monostable multivibrator is coupled to receive the drive signal to generate the one shot pulse in response to an end of each ON time of the power switch.
11.  A controller for use in a power converter, comprising:
a drive circuit coupled to generate a drive signal to control switching of a power switch to control a transfer of energy from a power converter input to a power converter output;
an input for receiving an enable signal including enable events responsive to the power converter output, wherein the drive circuit is coupled to turn ON the power switch in response to the enable events and wherein the drive circuit is coupled to turn OFF the power switch in response to a power switch current reaching a current limit threshold; and
a current limit threshold generator coupled to receive the drive signal from the drive circuit to generate the current limit threshold, wherein the current limit threshold generator is coupled to increase, within a current limit threshold range, the current limit threshold at a variable rate during a fixed time period after an end of each ON time of the power switch, and wherein the current limit threshold generator is coupled to decrease the current limit threshold, within the current limit threshold range, after the fixed time period at a fixed decrease rate until the power switch current reaches the current limit threshold.
12.  The controller of claim 11, wherein the drive circuit includes a latch coupled to generate the drive signal and coupled to be set in response to the enable events, wherein the drive circuit further includes a variable current source coupled to reset the latch in response to a comparison of a current sense signal representative of the power switch current and the current limit threshold.
13.  The controller of claim 11, wherein the current limit threshold generator includes a monostable multivibrator coupled to generate a one shot pulse to determine the fixed time period, wherein the monostable multivibrator is coupled to receive the drive signal to generate the one shot pulse in response to the end of each ON time of the power switch.
14.  The controller of claim 11, wherein the current limit threshold generator includes a capacitor coupled to generate the current limit threshold, wherein the capacitor is coupled to be charged by a first current source during the fixed time period if the current limit threshold is within the current limit threshold range, and wherein the capacitor is coupled to be discharged by a second current source after the fixed time period if the current limit threshold is within the current limit threshold range.
15.  The controller of claim 14, wherein the second current source is coupled to be responsive to an input voltage coupled to the power converter input.
16.  The controller of claim 14, wherein the second current source is coupled to discharge the capacitor at a first rate in response to a first value of the input voltage, and wherein the second current source is coupled to discharge the capacitor at a second rate in response to a second value of the input voltage.
17.  The controller of claim 14, wherein the first current source includes a first current mirror coupled between the capacitor and a maximum current limit threshold reference voltage, and wherein the second current source includes a second current mirror coupled between the capacitor and a minimum current limit threshold reference voltage.
18.  The controller of claim 14, wherein the first current mirror includes a p-type metal oxide semiconductor field effect transistor (MOSFET) coupled between the capacitor and the maximum current limit threshold reference voltage, and wherein the second current mirror includes an n-type MOSFET coupled between the capacitor and the minimum current limit threshold reference voltage.
19.  The controller of claim 14, wherein a first mirror source is coupled to receive a variable current via a transistor.
20.  The controller of claim 19, wherein a control terminal of the transistor is coupled to vary in response to a jitter signal by the jitter generator.
21. The controller of claim 14, wherein a magnitude of the increase rate is substantially greater than a magnitude of the decrease rate.
ABSTRACT OF THE DISCLOSURE
A controller for use in a power converter includes a drive circuit coupled to generate a drive signal to control switching of a power switch to control a transfer of energy from a power converter input to a power converter output.  An input is also included to receive an enable signal including enable events responsive to the power converter output.  The drive circuit is coupled to turn ON the power switch in response to the enable events, and turn OFF the power switch in response to a power switch current reaching a current limit threshold.  A current limit threshold generator is coupled to receive the drive signal from the drive circuit to vary the current limit threshold at a variable rate in response to the enable events of the enable signal.
2018057257.tif 000015
2018057257.tif 000016
2018057257.tif 000017
2018057257.tif 000018