(57)【要約】【課題】  平坦性を良好にすることができ、かつ、ピットを低減することができるエピタキシャル基板を提供する。【解決手段】  シリコン系基板と、前記シリコン系基板上の第１アルミナイトライド層と、前記第１アルミナイトライド層と接するアルミガリウムナイトライド層と、前記アルミガリウムナイトライド層と接し、前記第１アルミナイトライド層よりも薄い厚みの第２アルミナイトライド層と、前記第２アルミナイトライド層と接する第１ガリウムナイトライド層と、前記第１ガリウムナイトライド層上に、第１窒化物半導体から成る第１の層と前記第１ガリウムナイトライド層よりも薄い厚みであって第２窒化物半導体から成る第２の層が繰返し積層された多層バッファ層と、を含むものであることを特徴とするエピタキシャル基板。【選択図】  図１
2018157058.tif 000002
【特許請求の範囲】
【請求項１】
シリコン系基板と、
前記シリコン系基板上の第１アルミナイトライド層と、
前記第１アルミナイトライド層と接するアルミガリウムナイトライド層と、
前記アルミガリウムナイトライド層と接し、前記第１アルミナイトライド層よりも薄い厚みの第２アルミナイトライド層と、
前記第２アルミナイトライド層と接する第１ガリウムナイトライド層と、
前記第１ガリウムナイトライド層上に、第１窒化物半導体から成る第１の層と前記第１ガリウムナイトライド層よりも薄い厚みであって第２窒化物半導体から成る第２の層が繰返し積層された多層バッファ層と、
を含むものであることを特徴とするエピタキシャル基板。
【請求項２】
前記第２アルミナイトライド層の厚みは、前記アルミガリウムナイトライド層より薄い厚みであって、前記第１の層よりも厚い厚みであることを特徴とする請求項１に記載のエピタキシャル基板。
【請求項３】
前記第１の層は前記第２の層よりもアルミ組成比率が高いものであることを特徴とする請求項１又は請求項２に記載のエピタキシャル基板。
【請求項４】
請求項１から請求項３のいずれか１項に記載のエピタキシャル基板と、
前記エピタキシャル基板の前記多層バッファ層上に、前記第１ガリウムナイトライド層より厚く形成された第２ガリウムナイトライド層から成るチャネル層と、
前記第２ガリウムナイトライド層から成るチャネル層上に形成され、前記アルミガリウムナイトライド層より薄い厚みのアルミガリウムナイトライドから成るバリア層と、
前記バリア層上に形成された第１及び第２の電極と
を有するものであることを特徴とする半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エピタキシャル基板及び半導体素子に関する。
【背景技術】
【０００２】
窒化物半導体を用いたエピタキシャル基板は、高周波かつ高出力で動作するパワー素子等に用いられている。特に、マイクロ波、準ミリ波、ミリ波等の高周波帯域において増幅を行うのに適したものとして、例えば高電子移動度トランジスタ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）等が知られている。
【０００３】
このようなＨＥＭＴ等で用いられるエピタキシャル基板が、例えば、特許文献１に開示されている。図３に示すように、特許文献１において、エピタキシャル基板１は、シリコン基板２上に形成され、第１の層（アルミニウムを含む窒化物半導体層）６と第２の層（アルミニウムを第１の層よりも少ない割合で含む窒化物半導体層）７とが交互に複数配置された複数の多層構造バッファ領域５、５’（第１の多層構造バッファ領域５、及び第２の多層構造バッファ領域５’）と、複数の多層構造バッファ領域５、５’の相互間に配置され、第１の層６及び第２の層７よりも厚く形成され、且つ第１の層６を構成する材料の格子定数と第２の層７の格子定数との間の格子定数を有する化合物半導体層である単層バッファ領域８とから成る多層バッファ層３と、多層バッファ層３上に形成され、ＧａＮから成る電子走行層（チャネル層）４’と、チャネル層４’上に形成され、ＡｌＧａＮから構成される電子供給層（バリア層）４”を有している。また、シリコン基板２と多層バッファ層３との間にＡｌＮ初期層を設けることが従来行われている。
なお、エピタキシャル基板上にソース電極、ドレイン電極、ゲート電極を設けることにより、半導体素子（例えば、ＨＥＭＴ等）が得られる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２２５７０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、Ａｌを含む窒化物半導体層（例えば、Ａｌ初期層）の平坦性は良好ではない。このため、その上に多層バッファ層を形成すると、多層バッファ層の平坦性が問題となる。また、多層バッファ層を形成すると、多層バッファ層中にピットも多く発生するという問題もあった。
【０００６】
本発明は、上記問題点に鑑みてなされたものであって、平坦性を良好にすることができ、かつ、ピットを低減することができるエピタキシャル基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明は、シリコン系基板と、前記シリコン系基板上の第１アルミナイトライド層と、前記第１アルミナイトライド層と接するアルミガリウムナイトライド層と、前記アルミガリウムナイトライド層と接し、前記第１アルミナイトライド層よりも薄い厚みの第２アルミナイトライド層と、前記第２アルミナイトライド層と接する第１ガリウムナイトライド層と、前記第１ガリウムナイトライド層上に、第１窒化物半導体から成る第１の層と前記第１ガリウムナイトライド層よりも薄い厚みであって第２窒化物半導体から成る第２の層が繰返し積層された多層バッファ層と、を含むものであることを特徴とするエピタキシャル基板を提供する。
【０００８】
このように、多層バッファ層の下に厚い第１ガリウムナイトライド層を設けることで、その上に形成される多層バッファ層の平坦性が良好となる。このため、多層バッファ層の上に形成するチャネル層等の平坦性が良好となり、このようなエピタキシャル基板を用いて製造した半導体素子の耐圧を安定化し、高い信頼性を得ることができる。更に、ガリウムナイトライドの格子定数はアルミナイトライドの格子定数より大きいので、厚い第１ガリウムナイトライド層の下に第１ガリウムナイトライド層と接するように第２アルミナイトライド層を設けることにより、厚い第１ガリウムナイトライド層に圧縮応力が加わることで厚い第１ガリウムナイトライド層のピットを低減し、また、結晶性の向上を図ることができる。又、第１ガリウムナイトライド層に圧縮応力が加わることで、反りを低減し、クラックを短くすることができる。このため、その上の多層バッファ層におけるピットも低減できる。また、第１アルミナイトライド層は初期層と呼ばれるものであり一般的に厚く形成される一方で、第２アルミナイトライド層はこのような第１アルミナイトライド層より薄くすることで平坦性が低下することを抑制できるとともに、結晶性を向上させることができ、その上に形成される多層バッファ層の結晶性も向上させることができる。
【０００９】
このとき、前記第２アルミナイトライド層の厚みは、前記アルミガリウムナイトライド層より薄い厚みであって、前記第１の層よりも厚い厚みであることが好ましい。
【００１０】
第２アルミナイトライド層の厚みが、アルミガリウムナイトライド層より薄いことで、第２アルミナイトライド層による平坦性の悪化を抑制することができる。
【００１１】
このとき、前記第１の層は前記第２の層よりもアルミ組成比率が高いものであることが好ましい。
【００１２】
第１の層及び第２の層をこのような構成とすることで、より高い応力緩和効果を得ることができる。
【００１３】
また、本発明は、上記のエピタキシャル基板と、前記エピタキシャル基板の前記多層バッファ層上に、前記第１ガリウムナイトライド層より厚く形成された第２ガリウムナイトライド層から成るチャネル層と、前記第２ガリウムナイトライド層から成るチャネル層上に形成され、前記アルミガリウムナイトライド層より薄い厚みのアルミガリウムナイトライドから成るバリア層と、前記バリア層上に形成された第１及び第２の電極とを有するものであることを特徴とする半導体素子を提供する。
【００１４】
このような本発明のエピタキシャル基板を用いた半導体素子であれば、エピタキシャル基板の多層バッファ層の上に形成するチャネル層等の平坦性が良好となりピットも低減できるので、半導体素子の特性を良好なものとすることができる。
【発明の効果】
【００１５】
以上のように、本発明のエピタキシャル基板によれば、平坦性を良好にすることができ、かつ、ピットを低減することができ、高品質の半導体素子を形成することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明のエピタキシャル基板の実施形態の一例を示す断面図である。
【図２】本発明の半導体素子の実施形態の一例を示す断面図である。
【図３】従来のエピタキシャル基板の断面図である。
【発明を実施するための形態】
【００１７】
上述したように、ＨＥＭＴ等に使われるエピタキシャル基板において、Ａｌを含む窒化物半導体層（例えば、Ａｌ初期層）の平坦性は良好ではない。このため、その上に多層バッファ層を形成すると、多層バッファ層の平坦性が問題となる。また、多層バッファ層を形成すると、多層バッファ層中にピットも多く発生するという問題もあった。
【００１８】
そこで、本発明者らは、平坦性を良好にすることができ、かつ、ピットを低減することができるエピタキシャル基板について鋭意検討した。その結果、本発明者らは、多層バッファ層の下に厚い第１ガリウムナイトライド層を設けることで、その上に形成される多層バッファ層の平坦性が良好となることを見出した。また、本発明者らは、ガリウムナイトライドの格子定数はアルミナイトライドの格子定数より大きいので、厚い第１ガリウムナイトライド層の下に第１ガリウムナイトライド層と接するように第２アルミナイトライド層を設けることにより、厚い第１ガリウムナイトライド層に圧縮応力が加わることで厚い第１ガリウムナイトライド層のピットを低減することができ、その上の多層バッファ層におけるピットも低減できることを見出した。これにより、本発明者らは諸条件を精査して本発明を完成させた。
【００１９】
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
【００２０】
まず、図１を参照しながら、本発明のエピタキシャル基板の実施態様の一例をについて説明する。図１は、本発明のエピタキシャル基板の実施形態の一例を示す断面図である。
【００２１】
図１（ａ）に示すエピタキシャル基板１０は、シリコン系基板（例えば、シリコン単結晶基板）１２と、シリコン系基板１２上に設けられた第１アルミナイトライド層（ＡｌＮ初期層）１３と、第１アルミナイトライド層１３上に第１アルミナイトライド層１３と接するように設けられたアルミガリウムナイトライド層１４と、アルミガリウムナイトライド層１４上に設けられた第２アルミナイトライド層１５と、第２アルミナイトライド層１５上に第２アルミナイトライド層１５と接するように設けられた第１ガリウムナイトライド層１６と、窒化物半導体から成る多層バッファ層１７を有している。多層バッファ層１７は、図１（ｂ）に示すように、第１窒化物半導体からなる第１の層１８と、第２窒化物半導体からなる第２の層１９とが交互に積層された多層構造を有している。また、第２アルミナイトライド層１５は第１アルミナイトライド層１３より薄くなっており、第２の層１９は、第１ガリウムナイトライド層１６より薄くなっている。ここで、シリコン系基板１２は、例えば、Ｓｉ又はＳｉＣからなる基板である。
【００２２】
第１アルミナイトライド層１３の厚さは、例えば、２０ｎｍ〜２００ｎｍとすることができる。アルミガリウムナイトライド層１４の厚さは、例えば、３ｎｍ〜１００ｎｍとすることがでる。第２アルミナイトライド層１５の厚さは、例えば、１ｎｍ〜５ｎｍとすることがでる。第１ガリウムナイトライド層１６の厚さは、例えば、３ｎｍ〜１００ｎｍとすることがでる。多層バッファ層１７の第１の層１８の厚さは例えば、２ｎｍ〜５ｎｍとすることができる。多層バッファ層１７の第２の層１９の厚さは例えば、３ｎｍ〜８ｎｍとすることができる。多層バッファ層１７のトータルの厚さは例えば、２μｍ〜５μｍとすることができる。
【００２３】
本発明のエピタキシャル基板においては、多層バッファ層１７の下に厚い第１ガリウムナイトライド層１６を設けることで、その上に形成される多層バッファ層１７の平坦性が良好となる。このため、多層バッファ層の上に形成するチャネル層等の平坦性が良好となり、このようなエピタキシャル基板を用いて製造した半導体素子の特性を良好なものとすることができる。更に、ガリウムナイトライドの格子定数はアルミナイトライドの格子定数より大きいので、厚い第１ガリウムナイトライド層１６の下に第１ガリウムナイトライド層１６と接するように第２アルミナイトライド層１５を設けることにより、厚い第１ガリウムナイトライド層１６に圧縮応力が加わることで厚い第１ガリウムナイトライド層１６のピットを低減することができる。このため、その上の多層バッファ層におけるピットも低減できる。また、第１アルミナイトライド層１３は初期層と呼ばれるものであり一般的に厚く形成される一方で、第２アルミナイトライド層１５はこのような第１アルミナイトライド層１３より薄くすることで平坦性が低下することを抑制できるとともに、結晶性を向上させることができ、その上に形成される多層バッファ層１７の結晶性も向上させることができる。
【００２４】
本発明のエピタキシャル基板において、第２アルミナイトライド層１５の厚みは、アルミガリウムナイトライド層１４より薄い厚みであって、第１の層１８よりも厚い厚みであることが好ましい。第２アルミナイトライド層１５の厚みが、アルミガリウムナイトライド層１４より薄いことで、第２アルミナイトライド層１５による平坦性の悪化を抑制することができる。
【００２５】
本発明のエピタキシャル基板において、第１の層１８は第２の層１９よりもアルミ組成比率が高いものであることが好ましい。第１の層１８及び第２の層１９をこのような構成とすることで、より高い応力緩和効果を得ることができる。
【００２６】
なお、上記で説明した本発明のエピタキシャル基板を用いて、後述するバリア層がなく、後述する２次元電子ガス層のない構造のデバイス（例えば、ＭＥＳＦＥＴ）を作製することができる。このとき、本発明のエピタキシャル基板の多層バッファ層１７の上に形成するチャネル層等の平坦性が良好となりピットも低減できるので、デバイスの特性を良好なものとすることができる。
【００２７】
次に、図２を参照しながら、本発明の半導体素子の実施態様の一例をについて説明する。図２は、本発明の半導体素子の実施形態の一例を示す断面図である。
【００２８】
図２に示す半導体素子１１は、図１を用いて上記で説明したエピタキシャル基板１０と、エピタキシャル基板１０の多層バッファ層１７上に設けられたガリウムナイトライドから成るチャネル層（第２ガリウムナイトライド層）２６と、チャネル層２６上に設けられたアルミガリウムナイトライドから成るバリア層２７と、バリア層２７上に設けられたソース電極３０、ドレイン電極３１、及び、ゲート電極３２を有している。チャネル層２６とバリア層２７は、デバイス能動層２９を構成している。チャネル層２６は、例えば、２μｍ〜５μｍとすることができる。半導体素子１１はさらに、バリア層２７上にガリウムナイトライドから成るキャップ層（不図示）を有していてもよい。
【００２９】
半導体素子１１は、例えば、高電子移動度トランジスタ（ＨＥＭＴ）である。ソース電極３０及びドレイン電極３１は、チャネル層２６とバリア層２７との間の境界面の近傍に形成される二次元電子ガス層２８に電気的に接続され、ソース電極３０から、二次元電子ガス層２８を介して、ドレイン電極３１に電流が流れるように配置されている。ソース電極３０とドレイン電極３１との間に流れる電流は、ゲート電極３２に印加される電位によってコントロールすることができる。
【００３０】
このような本発明のエピタキシャル基板を用いた半導体素子であれば、エピタキシャル基板の多層バッファ層の上に形成するチャネル層等の平坦性が良好となりピットも低減できるので、半導体素子の特性を良好なものとすることができる。
【００３１】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００３２】
１…エピタキシャル基板、  ２…シリコン基板、  ３…多層バッファ層、
４’…電子走行層（チャネル層）、  ４”…電子供給層（バリア層）、
５…第１の多層構造バッファ領域、  ５’…第２の多層構造バッファ領域、
６…第１の層、  ７…第２の層、  ８…単層構造バッファ層
１０…エピタキシャル基板、  １１…半導体素子、
１２…シリコン系基板（シリコン単結晶基板）、
１３…第１アルミナイトライド層（ＡｌＮ初期層）、
１４…アルミガリウムナイトライド層、  １５…第２アルミナイトライド層、
１６…第１ガリウムナイトライド層、  １７…多層バッファ層、  １８…第１の層、
１９…第２の層、  ２６…チャネル層（第２ガリウムナイトライド層）、
２７…バリア層、  ２８…２次元電子ガス層、  ２９…デバイス能動層、
３０…ソース電極、  ３１…ドレイン電極、  ３２…ゲート電極。
【図１】
2018157058.tif 000003
【図２】
2018157058.tif 000004
【図３】
2018157058.tif 000005