(57)【要約】【課題】ダイシング工程を他の工程と共通化させることにより、製造工数の低減を図ることが可能な半導体装置の製造方法を提供する。【解決手段】ダイオード部１１と素子溝部１０とを同時にエッチングにより形成する。つまり、ダイシング部１１を形成するダイシング工程を半導体素子の素子溝部１０を形成するための工程と共通化する。これにより、ダイシング工程を他の工程と共通化させることが可能となり、製造工数の低減を図ることが可能な半導体装置の製造方法とすることができる。【選択図】図１
2018195701.tif 000002
【特許請求の範囲】
【請求項１】
一面（１ａ）および該一面と対向する他面（１ｂ）を有し、半導体素子が形成される素子形成領域とダイシングカットされる領域となるスクライブ領域とが構成される半導体ウェハ（１）を用意することと、
前記半導体ウェハの一面に支持材料（２）を配置することと、
前記半導体ウェハの他面に、前記素子形成領域と対応する位置に第１開口部（３ａ）が形成されると共に前記スクライブ領域と対応する位置に第２開口部（３ｂ）が形成されたマスク（３）を配置することと、
前記マスクで覆った状態で前記半導体ウェハを前記他面側からエッチングすることにより、前記半導体ウェハのうち前記第１開口部と対応する位置の素子溝部（１０）と前記第２開口部と対応する位置のダイシング部（１１）とを同時に形成することと、を含んでいる半導体装置の製造方法。
【請求項２】
前記同時に形成することにおいては、前記素子溝部と前記ダイシング部を共に前記半導体ウェハを貫通するように形成する請求項１に記載の半導体装置の製造方法。
【請求項３】
前記マスクを配置することにおいては、前記第１開口部の開口幅よりも前記第２開口部の開口幅を小さくし、
前記同時に形成することにおいては、前記第１開口部と前記第２開口部の開口幅の相違に基づくエッチングレートの差により、前記半導体ウェハを貫通するように前記素子溝部を形成すると共に前記半導体ウェハの厚み方向の途中まで前記ダイシング部を形成する請求項１に記載の半導体装置の製造方法。
【請求項４】
前記マスクを配置することにおいては、前記第２開口部の開口幅よりも前記第１開口部の開口幅を小さくし、
前記同時に形成することにおいては、前記第１開口部と前記第２開口部の開口幅の相違に基づくエッチングレートの差により、前記半導体ウェハを貫通するように前記ダイシング部を形成すると共に前記半導体ウェハの厚み方向の途中まで前記素子溝部を形成する請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウェハをダイシングカットしてチップ単位に分割する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来、半導体ウェハのチップ単位への分割は、半導体素子の形成完了後のダイシング工程によって行われている（例えば、特許文献１参照）。例えば、ダイシング工程は、ダイシングソーやプラズマダイシング、ステルスダイシングなどによるダイシング専用装置を使用することにより行われる。具体的には、素子を形成した半導体ウェハを支持材料に貼り付けた後、ダイシング専用装置を用いて半導体ウェハを切断する。そして、各チップを支持材料から剥がすことにより、チップ単位に分割した半導体装置を製造している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−１３１１７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の半導体ウェハのチップ単位への分割は、ダイシング工程を単独の工程として行うものであり、ダイシング工程のためのみに必要とされるものであったため、製造工数の増加を招いていた。
【０００５】
本発明は上記点に鑑みて、ダイシング工程を他の工程と共通化させることにより、製造工数の低減を図ることが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、請求項１に記載の半導体装置の製造方法では、一面（１ａ）および該一面と対向する他面（１ｂ）を有し、半導体素子が形成される素子形成領域とダイシングカットされる領域となるスクライブ領域とが構成される半導体ウェハ（１）を用意することと、半導体ウェハの一面に支持材料（２）を配置することと、半導体ウェハの他面に、素子形成領域と対応する位置に第１開口部（３ａ）が形成されると共にスクライブ領域と対応する位置に第２開口部（３ｂ）が形成されたマスク（３）を配置することと、マスクで覆った状態で半導体ウェハを他面側からエッチングすることにより、半導体ウェハのうち第１開口部と対応する位置の素子溝部（１０）と第２開口部と対応する位置のダイシング部（１１）とを同時に形成することと、を含んでいる。
【０００７】
このように、ダイシング部を形成するダイシング工程を半導体素子の素子溝部を形成するための工程と共通化している。これにより、ダイシング工程を他の工程と共通化させることが可能となり、製造工数の低減を図ることが可能な半導体装置の製造方法とすることができる。
【０００８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態にかかる半導体装置の製造工程を示した断面図である。
【図２】第２実施形態にかかる半導体装置の製造工程を示した断面図である。
【図３】エッチング部の線幅とエッチングレートとの関係を示した図である。
【図４】第３実施形態にかかる半導体装置の製造工程を示した断面図である。
【図５】他の実施形態で説明する半導体装置の製造工程を示した断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１１】
（第１実施形態）
第１実施形態にかかる半導体装置の製造方法について説明する。製造対象の半導体装置としては、例えばＭＥＭＳ（Micro-Electro-Mechanical Systems）技術を用いて形成されるＭＥＭＳスキャナ装置、すなわちマイクロレーザをＭＥＭＳミラーで反射させて障害物の検知を行うレーザスキャナ装置の可変焦点ミラーなどが挙げられる。ただし、半導体装置の基本的な構造や製造方法については従来と同様であるため、ここでは半導体装置を構成する半導体素子の詳細構造については説明を省略し、半導体素子のうちのダイシングと関連する部分についてのみ説明する。
【００１２】
以下、図１を参照して、本実施形態の半導体装置の製造方法のうちの半導体素子の形成工程の一部およびダイシング工程について説明する。
【００１３】
まず、図１（ａ）に示すように、一面１ａおよび一面１ａに対向する他面１ｂを有する半導体ウェハ１を用意する。半導体ウェハ１を構成する半導体材料については、形成する半導体素子に応じて選択されるが、ここではシリコンを用いている。そして、この半導体ウェハ１に対して従来と同様の素子形成工程を行うことで、半導体ウェハ１に対して半導体素子を形成して素子形成領域を構成すると共に、その周囲を囲むようにダイシングカットされる領域となるスクライブ領域を構成する。ただし、半導体素子のすべてを作り込むのではなく、半導体素子のうち半導体ウェハ１の表裏を貫通するような素子溝部１０（後述する図１（ｄ）参照）については形成しないままとしておく。
【００１４】
例えば、半導体素子が可変焦点ミラーとされる場合、可変焦点ミラーのミラー部の周囲にミラー部の支持部やミラー部を駆動するための各種駆動部等が備えられた構成とされ、ミラー部と各種駆動部との間に半導体ウェハ１の表裏を貫通する素子溝部１０が構成される。このため、可変焦点ミラーのうち、素子溝部１０の形成工程以外の工程、例えば、ミラー部や各種駆動部等を構成するための圧電膜や配線層のパターニング、絶縁膜層の形成等の各種製造工程を行っておく。
【００１５】
次に、図１（ｂ）に示すように、半導体ウェハ１の一面１ａに対して、貼り付けなどによって支持材料２を配置する。支持材料２としては、ダイシングテープなどの粘着テープを用いることもできるが、ここでは導体テープを用いている。導体テープは、エッチング装置のステージ上に取り付けたりステージから取り外したりするステージ着脱を行う場合に、静電引力を用いる静電チャックによって容易に行うことができることから好ましい。
【００１６】
そして、図１（ｃ）に示すように、半導体ウェハ１の他面１ｂ側にマスク３を配置し、マスク３のうち素子形成領域と対応する部分に、第１開口部に相当する開口部３ａを形成し、スクライブ領域と対応する部分に、第２開口部に相当する開口部３ｂを形成する。その後、マスク３を用いた異方性エッチングを行うことで、開口部３ａと対応する位置に半導体素子の素子溝部１０を形成すると同時に、開口部３ｂと対応する位置にスクライブラインに沿って貫通するダイシング部１１を形成する。これにより、半導体素子の素子溝部１０を形成するための工程と、ダイシング部１１を形成するダイシング工程を共通化することができる。
【００１７】
なお、ここでは素子溝部１０の開口幅、つまり図の左右方向の幅をダイシング部１１の同方向の開口幅よりも大きくする構造としているが、この幅については任意に設定でき、寸法関係が逆になっていても良い。また、異方性エッチングについては、例えばＲＩＥ（Reactive Ion Etching）方式などを用いることができる。例えば、Ｏ2雰囲気でＣ4Ｈ8およびＳＦ6を交互に繰り返し導入して底部エッチングおよびポリマー膜による側壁保護を繰り返し行うエッチング方法、いわゆるＢＯＳＣＨ法を用いれば、高いアスペクト比で素子溝部１０やダイシング部１１を形成できる。
【００１８】
この後、図１（ｄ）に示すように、半導体ウェハ１の一面１ａから支持材料２を剥がす。これにより、半導体ウェハ１がダイシング部１１によってチップ単位に分割されると共に、各チップの半導体素子部に素子溝部１０が形成された構造の半導体装置が完成する。
【００１９】
以上説明したように、ダイシング部１１を形成するダイシング工程を半導体素子の素子溝部１０を形成するための工程と共通化している。これにより、ダイシング工程を他の工程と共通化させることが可能となり、製造工数の低減を図ることが可能な半導体装置の製造方法とすることができる。
【００２０】
なお、ここでは半導体ウェハ１に対して、半導体素子を作り込む場合を例に挙げて説明しているが、必ずしも半導体ウェハ１に対して作り込む必要はなく、半導体ウェハ１とは異なる別の半導体ウェハ（以下、別ウェハという）に対して半導体素子を作り込んでも良い。その場合、半導体ウェハ１を別ウェハと貼り合せた貼り合せウェハを用意し、表面側となる別ウェハに対して半導体素子を作り込んだ後、裏面側となる半導体ウェハ１に対して図１（ｂ）〜（ｄ）に示す素子溝部１０やダイシング部１１を形成する工程を行うことになる。また、その場合、半導体素子を作り込んだ後の別ウェハを支持材料２に貼り付け、裏面側から半導体ウェハ１を加工すればよい。
【００２１】
（第２実施形態）
第２実施形態にかかる半導体装置の製造方法について説明する。本実施形態は、第１実施形態に対してダイシング部１１の深さを変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００２２】
本実施形態の半導体装置の製造方法は、第１実施形態と基本的には同様であるが一部異なっている。具体的には、本実施形態では、図１（ａ）、（ｂ）、（ｄ）に示す工程については同様の工程を行い、図１（ｃ）に示す工程について第１実施形態と異なった工程として図２に示す工程を行う。
【００２３】
すなわち、図２に示すように、開口部３ｂの開口幅を第１実施形態よりも小さくする。そして、異方性エッチングを行うことで、素子溝部１０とダイシング部１１を同時に形成する。このとき、開口部３ａ、３ｂの開口幅を異ならせていることから、開口部３ｂの狭窄によるマイクロローディング効果によって、素子溝部１０を形成する位置よりもダイシング部１１を形成する位置のエッチングレートが遅くなる。このため、ダイシング部１１がこの段階では半導体ウェハ１を貫通せず、半導体ウェハ１の厚み方向の途中で止まるようにできる。
【００２４】
具体的には、エッチング部の線幅、換言すれば素子溝部１０やダイシング部１１の開口幅とエッチングレートとの関係は、図３に示す相関図のように表される。この図に示される関係に基づいて、開口部３ａ、３ｂの開口幅を設定し、素子溝部１０に対してダイシング部１１のエッチングレートに差が出るようにしている。例えば、素子溝部１０の開口幅が３０μｍ以上とされている場合において、ダイシング部１１の開口幅を１０μｍ以下とすると、エッチングレートが２μ／ｍｉｎ以上の差となる。これに基づき、素子溝部１０については半導体ウェハ１を貫通し、ダイシング部１１については半導体ウェハ１を貫通しないようなエッチング時間に設定することで、図２に示す構造を実現できる。
【００２５】
このように、ダイシング部１１の深さを制御することで、半導体ウェハ１を貫通しない程度にダイシング部１１を形成することも可能となる。
【００２６】
なお、図２に示した工程の後は、半導体ウェハ１の一面１ａから支持材料２を剥がし、例えば半導体ウェハ１に対して応力を加えることによって、チップ単位に分割することができる。また、半導体ウェハ１の一面１ａ側を所定量研削することでダイシング部１１を貫通させるようにしても良い。
【００２７】
また、ダイシング部１１の開口幅についてはすべて等しくする必要はなく、部分的に図２に示すように半導体ウェハ１を貫通しない深さとなるような開口幅とし、残りの部分については半導体ウェハ１を貫通するような深さとなる開口幅としても良い。このような構成とすれば、スクライブ領域において、半導体ウェハ１のうち隣り合うチップ同士を接続する接続箇所、つまりダイシング部１１の底部に残った部分を少なくできる。したがって、隣り合うチップ同士の接続箇所をプラモデルにおけるゲートと同様の構造にでき、応力を加えることで容易に切断される構造にできる。
【００２８】
（第３実施形態）
第３実施形態にかかる半導体装置の製造方法について説明する。本実施形態は、第１実施形態に対して素子溝部１０の深さを変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００２９】
本実施形態の半導体装置の製造方法も、第１実施形態と基本的には同様であるが一部異なっている。具体的には、本実施形態では、図１（ａ）、（ｂ）、（ｄ）に示す工程については同様の工程を行い、図１（ｃ）に示す工程について第１実施形態と異なった工程として図４に示す工程を行う。
【００３０】
すなわち、図４に示すように、開口部３ａの開口幅を開口部３ｂの開口幅よりも小さくする。そして、異方性エッチングを行うことで、素子溝部１０とダイシング部１１を同時に形成する。このとき、開口部３ａを開口部３ｂよりも開口幅を小さくしていることから、開口部３ａの狭窄によるマイクロローディング効果によって、ダイシング部１１を形成する位置よりも素子溝部１０を形成する位置のエッチングレートが遅くなる。このため、素子溝部１０が半導体ウェハ１を貫通せず、半導体ウェハ１の厚み方向の途中で止まるようにできる。
【００３１】
なお、図４では、開口部３ａを複数設け、各開口部３ａの開口幅を同じとし、等間隔に配置されるようにしているが、図４とは別断面において各開口部３ａの少なくとも一部が繋がった構造とされていても良いし、各開口部３ａが等間隔に配置されていなくても良い。また、エッチング部の線幅とエッチングレートとの関係は、上記したように図３に示す関係となる。この図に示される関係に基づいて、開口部３ａ、３ｂの開口幅を設定し、素子溝部１０の方がダイシング部１１よりもエッチングレートが遅くなるようにしている。これにより、ダイシング部１１については半導体ウェハ１を貫通し、素子溝部１０については半導体ウェハ１を貫通しないような図３に示す構造を実現できる。
【００３２】
このように、半導体ウェハ１を貫通させないような素子溝部１０としたい場合には、素子溝部１０の深さを制御することで、半導体ウェハ１を貫通しない程度にダイシング部１１を形成することも可能となる。例えば、可変焦点ミラーで言えば、上記したような半導体素子が形成される別ウェハ側の構造を形成する際において、別ウェハ側にダイシング部１１のような貫通溝を形成することがある。このような構造を作り込む際に、本実施形態のように、素子溝部１０が半導体ウェハ１を貫通しない程度の深さとされ、ダイシング部１１が貫通する深さとされる製造方法を適用すると好ましい。
【００３３】
なお、図２に示した工程の後は、半導体ウェハ１の一面１ａから支持材料２を剥がすことで、半導体ウェハ１をチップ単位に分割することができる。
【００３４】
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００３５】
例えば、第１、第２実施形態では、素子溝部１０を１つのみ形成し、かつ、素子溝部１０の開口幅がダイシング部１１の開口幅よりも大きくなる構造を例に挙げて説明したが、これは一例を示したに過ぎず、素子溝部１０の数や開口幅については適宜変更可能である。素子溝部１０とダイシング部１１の開口幅が異なっている場合、図３に示したようにエッチングレートに差が生じ得る。しかしながら、第１実施形態のように素子溝部１０とダイシング部１１を共に半導体ウェハ１を貫通するように形成したい場合、エッチング時間を開口幅が小さい側のエッチングレートに合わせて設定すれば、素子溝部１０とダイシング部１１がともに半導体ウェハ１を貫通する構造とすることができる。
【００３６】
また、上記実施形態で示した図１、図２、図４は、例えばＢＯＳＣＨ法において、より高いアスペクト比で素子溝部１０やダイシング部１１を形成した場合を想定した図として
ある。つまり、これらの図では、素子溝部１０やダイシング部１１の側面が半導体ウェハ１の一面１ａに対して垂直となるように、エッチング条件やポリマー膜による側壁保護の条件を設定している。しかしながら、これも一例を挙げたに過ぎず、例えば図５に示すように、素子溝部１０やダイシング部１１の側面が半導体ウェハ１の一面１ａに対して傾斜した構造となるようなエッチングであっても良い。このような構造は、上記各実施形態と比較してポリマー膜の厚みを厚くすること、もしくは、底部エッチングの時間を短くすることによって実現できる。
【符号の説明】
【００３７】
１    半導体ウェハ
１ａ  一面
１ｂ  他面
２    支持材料
３    マスク
３ａ  開口部
３ｂ  開口部
１０  素子溝部
１１  ダイシング部
【図１】
2018195701.tif 000003
【図２】
2018195701.tif 000004
【図３】
2018195701.tif 000005
【図４】
2018195701.tif 000006
【図５】
2018195701.tif 000007