(57)【要約】【課題】安定なスイッチ制御が行え、効率を向上することができるスイッチング電源装置を提供する。【解決手段】交流電源１の交流電圧を検出する電圧検出回路３と、臨界モードで動作し、スイッチング素子Ｑｏを有し、スイッチング素子をスイッチングさせることにより交流電源の交流電圧を直流電圧に変換する力率改善回路４と、力率改善回路から出力される直流電圧を別の直流電圧に変換して負荷に電力を供給するＤＣ／ＤＣコンバータ５と、スイッチング素子をオンオフさせる制御回路７と、電圧検出回路で検出された検出電圧に基づき検出電圧に比例したスイッチング素子の最大発振周波数を設定する最大発振周波数制限回路１１とを備える。【選択図】図１
2018057217.tif 000002
【特許請求の範囲】
【請求項１】
交流電源の交流電圧を検出する電圧検出回路と、
臨界モードで動作し、スイッチング素子を有し、前記スイッチング素子をスイッチングさせることにより前記交流電源の交流電圧を直流電圧に変換する力率改善回路と、
前記力率改善回路から出力される直流電圧を別の直流電圧に変換して負荷に電力を供給するＤＣ／ＤＣコンバータと、
前記スイッチング素子をオンオフさせる制御回路と、
前記電圧検出回路で検出された検出電圧に基づき前記検出電圧に比例した前記スイッチング素子の最大発振周波数を設定する最大発振周波数制限回路と、
を備えることを特徴とするスイッチング電源装置。
【請求項２】
前記最大発振周波数制限回路は、前記スイッチング素子の発振周波数が前記最大発振周波数に達しない場合には前記臨界モードで動作し、軽負荷時に前記発振周波数が前記最大発振周波数に到達後には、前記最大発振周波数以下の発振周波数でＰＷＭ又はボトムスキップモードで動作させることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記最大発振周波数制限回路は、前記制御回路に設けられることを特徴とする請求項１又は請求項２記載のスイッチング電源装置。
【請求項４】
前記最大発振周波数制限回路は、前記力率改善回路に設けられることを特徴とする請求項１又は請求項２記載のスイッチング電源装置。
【請求項５】
前記負荷は、ＬＥＤであることを特徴とする請求項１乃至請求項４のいずれか１項記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤ照明用電源等に用いられるスイッチング電源装置に関する。
【背景技術】
【０００２】
ベース照明やシーリングライト等ＬＥＤ照明用電源は、交流電源、電磁波ノイズ除去フィルタ（ＥＭＩフィルタ）、力率改善回路（ＰＦＣ部）、降圧チョッパ、ＬＥＤ、サブ電源、マイクロコンピュータ、駆動回路を備えて構成されている。サブ電源は、ＰＦＣ部及びマイクロコンピュータに電力を供給する。マイクロコンピュータは、電源制御や調光制御や初期照度補正を行う。駆動回路は、マイクロコンピュータの制御によりＰＦＣ部と降圧チョッパとを駆動する。
【０００３】
ＰＦＣ部は、低ノイズ化のために、リアクトル電流がゼロになるときにスイッチング素子をオンさせる臨界モードで動作させることが多い。しかし、降圧チョッパは、調光時、即ち、軽負荷時の電源動作安定性を考慮し、スイッチング素子の発振周波数を、固定したＰＷＭ（パルス幅変調）モードで動作させることが多い。
【０００４】
なお、従来のこの種の技術として、特許文献１に記載された負荷制御装置が知られている。この負荷制御装置は、調光信号に応じて力率改善回路の動作モードを臨界モードと電流不連続モードとに切り替える切替手段を備えている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第５１５２５０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、臨界モードは、ＰＷＭモードに比べて低ＥＭＩで高効率であるが、負荷や入力電圧の変化によってスイッチング素子の発振周波数が変化する。特に、軽負荷時（調光が低い場合）や入力電圧が高い場合には、図８に示すように、発振周波数が増加する。
【０００７】
このとき、スイッチング素子のスイッチング損失の増加やオン幅が極端に短くなるため、スイッチング素子の発振動作が不安定になる。この問題を解決したものとして、図９に示すように、調光及び入力電圧の変化に関係なく発振周波数に上限（ｆｍａｘ）を設ける方法がある。この方法では、発振周波数が周波数上限値ｆｍａｘに達すると、ボトムスキップ動作になるもので、スキップ数は、負荷に応じて増減する。このため、発振周波数の上昇が抑制される。
【０００８】
また、ＬＥＤ照明では、発光にちらつきが起こらないように調光５％以下の軽負荷状態においても、ＬＥＤ電流にリプルが発生しない安定なスイッチ制御が求められている。
【０００９】
本発明の課題は、安定なスイッチ制御が行え、効率を向上することができるスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係るスイッチング電源装置は、交流電源の交流電圧を検出する電圧検出回路と、臨界モードで動作し、スイッチング素子を有し、前記スイッチング素子をスイッチングさせることにより前記交流電源の交流電圧を直流電圧に変換する力率改善回路と、前記力率改善回路から出力される直流電圧を別の直流電圧に変換して負荷に電力を供給するＤＣ／ＤＣコンバータと、前記スイッチング素子をオンオフさせる制御回路と、前記電圧検出回路で検出された検出電圧に基づき前記検出電圧に比例した前記スイッチング素子の最大発振周波数を設定する最大発振周波数制限回路とを備えることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、最大発振周波数制限回路は、電圧検出回路で検出された検出電圧に基づき検出電圧に比例したスイッチング素子の最大発振周波数を設定するので、交流電圧が低いほど最大発振周波数を低くなるように設定することで、広いオン幅を確保することができる。このため、安定なスイッチ制御が行え、効率を向上することができるスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施例１に係るスイッチング電源装置の回路構成を示す図である。
【図２】本発明の実施例１に係るスイッチング電源装置における最大発振周波数制限回路を含む制御回路の構成ブロック図である。
【図３】図２に示す最大発振周波数制限回路及び発振器の詳細な構成図である。
【図４】最大発振周波数制限回路内の最大発振周波数制限部の詳細な構成図である。
【図５】入力電圧に応じて電流が可変する可変電流源の構成を示す図である。
【図６】最大発振周波数制限回路内の各部の動作を示すタイミングチャートである。
【図７】本発明において、臨界モード時における入力電圧に応じてスイッチング素子の最大発振周波数を制限した様子を示す図である。
【図８】臨界モード時における入力電圧及び調光に対するスイッチング素子の発振周波数の変化を示す図である。
【図９】従来回路において、臨界モード時における入力電圧及び調光に対するスイッチング素子の最大発振周波数の制限を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態のスイッチング電源装置について、図面を参照しながら詳細に説明する。
【００１４】
（実施例１）
図１は、本発明の実施例１に係るスイッチング電源装置の回路構成を示す図である。スイッチング電源装置は、交流電源１、全波整流回路２、電圧検出回路３、ＰＦＣ（力率改善回路）部４、ＤＣ／ＤＣコンバータ５、ＬＥＤ６、制御回路７を備えて構成される。
【００１５】
全波整流回路２は、交流電源１の交流電圧を全波整流して整流電圧をＰＦＣ部４に出力する。電圧検出回路３は、交流電源の交流電圧を検出し、検出電圧を制御回路７に出力する。
【００１６】
ＰＦＣ部４は、臨界モードで動作し、スイッチング素子Ｑｏを有し、スイッチング素子Ｑｏをオンオフさせることにより全波整流回路２からの整流電圧を直流電圧に変換する。
【００１７】
ＰＦＣ部４は、全波整流回路２の出力両端にリアクトルＬｏとスイッチング素子Ｑｏと電流検出抵抗Ｒｏとの直列回路と、この直列回路の両端に接続されたダイオードＤｏとコンデンサＣｏとの直列回路とを有する。
【００１８】
ＤＣ／ＤＣコンバータ５は、ＰＦＣ部４から出力される直流電圧を別の直流電圧に変換して負荷としてのＬＥＤ６に電力を供給する。
【００１９】
制御回路７は、ＰＦＣ部１のスイッチング素子Ｑｏをオンオフさせるとともに、ＤＣ／ＤＣコンバータ５内の図示しないスイッチング素子をオンオフ制御させる。制御回路７は、電圧検出回路３で検出された検出電圧に基づき検出電圧に比例したスイッチング素子Ｑｏの最大発振周波数を設定する最大発振周波数制限回路１１を備えている。
【００２０】
図２は、本発明の実施例１に係るスイッチング電源装置における最大周波数制限回路を含む制御回路の構成ブロック図である。制御回路７は、コンデンサＣｏからの出力電圧をフィードバック電圧として入力するＦＢ端子、エラーアンプＥＡＭの出力端子としてのＣＯＭＰ端子、スイッチング素子Ｑｏのソースの電圧を入力するＣＳ端子、電源Ｖｃｃ端子、スイッチング素子Ｑｏのゲートに印加するためのゲート信号を出力するＯＵＴ端子、ＧＮＤ端子、補助巻線Ｌｃに流れる電流がゼロになったことを検出するゼロ電流検出信号（ＺＣＤ信号）を入力するＺＣＤ端子、電圧検出回路３で検出された電圧を入力するＶＳＥＮＳＥ端子を有する。
【００２１】
エラーアンプＥＡＭは、ＦＢ端子からの電圧と基準電圧Ｖｒｅｆ１との誤差電圧を増幅してコンパレータＣＰ１に出力する。コンパレータＣＰ１は、発振器ＯＳＣからの三角波信号とエラーアンプＥＡＭからの誤差電圧ＶＣＯＭＰとを比較することによりパルス信号を生成し、オア回路ＯＲ１を介してフリップフロップ回路ＲＳ１のリセット端子Ｒに出力する。フリップフロップ回路ＲＳ１は、パルス信号をバッファ回路ＢＦ１とＯＵＴ端子を介してスイッチング素子Ｑｏのゲートに出力する。これにより、スイッチング素子Ｑｏをオンオフさせることができる。
【００２２】
過電圧保護コンパレータＯＶＰは、ＦＢ端子からの電圧が基準電圧Ｖｒｅｆ３以上になった場合には、Ｈレベルをオア回路１に出力して、スイッチング素子Ｑｏをオフさせることにより、過電圧保護する。低電圧保護コンパレータＵＶＰは、ＦＢ端子からの電圧が基準電圧Ｖｒｅｆ２以下になった場合には、Ｈレベルをオア回路１に出力して、スイッチング素子Ｑｏをオフさせることにより、低電圧保護する。
【００２３】
コンパレータＯＣＰ１は、スイッチング素子Ｑｏのソース電圧が基準電圧Ｖｒｅｆ５以上になった場合には、Ｈレベルをオア回路１に出力して、スイッチング素子Ｑｏをオフさせることにより、スイッチング素子Ｑｏを過電流保護する。
【００２４】
Ｖｃｃ端子に接続されたレギュレータＲＥＧは、制御回路７内の各部に電力を供給する。コンパレータＵＶＬＯは、Ｖｃｃ電圧を抵抗Ｒ１と抵抗Ｒ２とで分圧した電圧が基準電圧Ｖｒｅｆ4以下となった場合には、レギュレータＲＥＧを停止させる。
【００２５】
さらに、制御回路７は、最大発振周波数制限回路１１、オア回路ＯＲ２、リスタートタイマーＴＭを備えている。最大発振周波数制限回路１１は、コンパレータ１２、ダウンエッジ検出回路１３、最大発振周波数制限部１４を備えている。
【００２６】
コンパレータ１２は、ＺＣＤ端子から入力されたＺＣＤ信号が基準電圧Ｖｒｅｆ６以上の場合にＨレベルのパルスをダウンエッジ検出回路１３に出力する。ダウンエッジ検出回路１３は、コンパレータ１２からのＨレベルのパルスの立下りを検出して立下り検出信号を最大発振周波数制限部１４に出力する。
【００２７】
最大発振周波数制限部１４は、電圧検出回路３で検出された検出電圧に基づき検出電圧に比例したスイッチング素子Ｑｏの最大発振周波数ｆｍａｘを設定し、最大発振周波数ｆｍａｘの信号をオア回路ＯＲ２と発振器ＯＳＣのＭＯＳＦＥＴＱ１のゲートに出力する。
【００２８】
図３は、図２に示す最大発振周波数制限回路１１及び発振器ＯＳＣの詳細な構成図である。発振器ＯＳＣは、定電流源Ｉ１、定電流源Ｉ１に接続されるＭＯＳＦＥＴＱ１、定電流源Ｉ１に接続されるコンデンサＣ１、定電流源Ｉ１に接続されるツェナーダイオードＺＤを備えている。
【００２９】
コンデンサＣ１は、定電流源Ｉ１の電流により充電されていき、電圧ＶＣ１は図示のように上昇していく。コンデンサＣ１の電圧ＶＣ１が一定電圧に達すると、ツェナーダイオードＺＤの降伏により、電圧ＶＣ１は一定電圧となる。さらに、最大発振周波数制限部１４からの最大発振周波数の信号がＨレベルによりＭＯＳＦＥＴＱ１がオンしてコンデンサＣ１が放電して電圧ＶＣ１がゼロとなる。このため、定電流源Ｉ１とコンデンサＣ１とＭＯＳＦＥＴＱ１とで決定される発振周波数ｆでスイッチング素子Ｑｏはオンオフする。
【００３０】
図４は、最大発振周波数制限回路１１内の最大発振周波数制限部１４の詳細な構成図である。最大発振周波数制限部１４は、可変電流源Ｉ２、ノア回路ＮＯＲ１，ＮＯＲ２、ＭＯＳＦＥＴＱ２、コンデンサＣ２、ツェナーダイオードＺＤ２を備えている。
【００３１】
可変電流源Ｉ２は、入力電圧Ｖに応じて電流を可変するものであり、図５に示すように、抵抗Ｒ３，Ｒ４、ボルテージフォロワＶＦ、抵抗Ｒ５、カレントミラー回路Ｑ３，Ｑ４、カレントミラー回路Ｑ５，Ｑ６を備えている。
【００３２】
入力電圧ＶＳＥＮＳＥは、抵抗Ｒ３と抵抗Ｒ４とで分圧されて、ボルテージフォロワＶＦに入力される。入力電圧ＶＳＥＮＳＥに応じた電流が抵抗Ｒ５を介してカレントミラー回路Ｑ３，Ｑ４に流れ、さらに、その電流は、カレントミラー回路Ｑ５，Ｑ６に流れ、可変電流源Ｉ２の電流となる。このため、ＭＯＳＦＥＴＱ６に流れる電流は、入力電圧ＶＳＥＮＳＥが大きい場合には大きくなり、入力電圧ＶＳＥＮＳＥが小さい場合には小さくなる。
【００３３】
即ち、入力電圧ＶＳＥＮＳＥが大きい場合には電流が大きいため、コンデンサＣ２の充電時間が短くなり、最大発振周波数ｆｍａｘが高くなる。入力電圧ＶＳＥＮＳＥが小さい場合には電流が小さいため、コンデンサＣ２の充電時間が長くなり、最大発振周波数ｆｍａｘが低くなる。
【００３４】
図４において、ノア回路ＮＯＲ１は、ダウンエッジ検出回路の出力の反転とコンパレータＣＰ２の出力とのオアをとり、そのオアの反転をインバータＩＮＶ１で反転し、ワンショット１ｓｈｏｔを介してＭＯＳＦＥＴＱ２のゲートに出力する。ＭＯＳＦＥＴＱ２は、ワンショット１ｓｈｏｔのパルス時間だけオンする。
【００３５】
コンパレータＣＰ２は、コンデンサＣ２の電圧Ｖｃ２が基準電源Ｖｒｅｆ７の電圧未満の場合にＨレベルを、電圧Ｖｃ２が基準電源Ｖｒｅｆ７の電圧以上の場合にＬレベルをノア回路ＮＯＲ１，ＮＯＲ２に出力する。コンパレータＣＰ２から出力される信号が最大発振周波数ｆｍａｘの信号である。ノア回路ＮＯＲ２は、ダウンエッジ検出回路の出力の反転とコンパレータＣＰ２の出力とのオアをとり、そのオアの反転を最大発振周波数ｆｍａｘの信号として出力する。
【００３６】
オア回路ＯＲ２は、最大発振周波数制限部１４からの最大発振周波数信号をフリップフロップ回路ＲＳ１のセット端子Ｓに出力する。即ち、最大発振周波数ｆｍａｘは、最大発振周波数制限回路１１で生成され、フリップフロップＲＳ１のセット端子Ｓに出力される。
【００３７】
なお、ＰＦＣ部４に設けられたスイッチング素子Ｑｏのドレイン電流Ｉｄ、電圧Ｖｄｓの周期、即ちスイッチング素子Ｑｏの発振周波数は、発振器ＯＳＣ、コンパレータＣＰ１により生成され、フリップフロップＲＳ１のリセット端子Ｒに出力される。
【００３８】
次に、このように構成された実施例１のスイッチング電源装置の最大発振周波数制限回路１１の動作を図６に示すタイミングチャートを参照しながら詳細に説明する。
【００３９】
まず、時刻ｔ１から定電流源Ｉ１の電流によりコンデンサＣ１を充電し、コンデンサＣ１の電圧Ｖｃ１がエラーアンプＥＭＰの出力Ｖｃｏｍｐになる時刻ｔ４までは、コンパレータＣＰ１の出力ＰＷＭは、ＬレベルをフリップフロップＲＳ１に出力する。
【００４０】
次に、コンデンサＣ１の電圧Ｖｃ１がエラーアンプＥＭＰの出力Ｖｃｏｍｐ以上になると、時刻ｔ６までコンパレータＣＰ１の出力ＰＷＭは、ＨレベルをフリップフロップＲＳ１に出力する。このため、パルスがスイッチング素子Ｑoのゲートに出力されるので、スイッチング素子Ｑｏがオンされて、スイッチング素子Ｑｏのドレイン電流Ｉｄが直線的に上昇する。
【００４１】
また、時刻ｔ０において、スイッチング素子Ｑｏのドレイン電圧に比例したＬｃ巻線電圧Ｖｚｃｄが急激に低下すると、ダウンエッジ検出回路１３はドレイン電圧に比例したＬｃ巻線電圧Ｖｚｃｄのダウンエッジを検出して、時刻ｔ１までＨレベルのＺＣＤ信号を出力する。時刻ｔ０〜ｔ１では、ダウンエッジ検出回路１３の出力がＬレベルになるので、最大発振周波数制限部１４のノア回路ＮＯＲ１の出力は、Ｈレベルとなる。
【００４２】
インバータＩＮＶ１で反転された信号でワンショット１ｓｈｏｔのパルスが掲載されるため、このため、ＭＯＳＦＥＴＱ２がオンしてコンデンサＣ２が放電するので、コンデンサＣ２の電圧Ｖｃ２はゼロとなる。このため、コンパレータＣＰ２は、Ｈレベルを出力し、ノア回路ＮＯＲ２は、Ｌレベルを出力する。
【００４３】
時刻ｔ２において、ワンショット１ｓｈｏｔの出力は、Ｌレベルとなり、ＭＯＳＦＥＴＱ２がオフすると、可変電流源Ｉ２の電流によりコンデンサＣ２が充電され、電圧Ｖｃ２が上昇していく。
【００４４】
時刻ｔ３において、電圧Ｖｃ２が基準電圧Ｖｒｅｆ７に達すると、コンパレータＣＰ２は、Ｌレベルを出力し、ノア回路ＮＯＲ２は、Ｌレベルを出力する。時刻ｔ６〜ｔ９までの動作は、時刻ｔ０〜ｔ３までの動作と同様である。
【００４５】
次に、入力電圧ＶＳＥＮＳＥが上昇し、図５に示す可変電流源Ｉ２の電流が増加すると、時刻ｔ２２〜ｔ２３、ｔ２６〜ｔ２７に示すように、コンデンサＣ２の充電時間が短くなる。このため、最大発振周波数が高くなる。
【００４６】
一方、入力電圧ＶＳＥＮＳＥが低下し、可変電流源Ｉ２の電流が減少すると、コンデンサＣ２の充電時間が長くなる。このため、最大発振周波数が低くなる。図７に、臨界モード時における入力電圧に応じてスイッチング素子の最大発振周波数を制限した様子を示す。図７から、入力電圧ＶＳＥＮＳＥが低下した場合に最大発振周波数が低くなることがわかる。
【００４７】
このように、実施例１のスイッチング電源装置によれば、最大発振周波数制限回路１１は、電圧検出回路３で検出された検出電圧に基づき検出電圧に比例したスイッチング素子Ｑｏの最大発振周波数を設定するので、交流電圧（入力電圧）が小さいほど最大発振周波数を小さくなるように設定することで、広いオン幅を確保することができる。このため、安定なスイッチ制御が行え、効率を向上することができるスイッチング電源装置を提供することができる。
【００４８】
また、時刻ｔ０〜ｔ１１、時刻ｔ２０〜ｔ２７では、最大発振周波数制限回路１１は、スイッチング素子Ｑｏの発振周波数が最大発振周波数ｆｍａｘに達しない場合には臨界モードで動作している。
【００４９】
時刻ｔ３０〜ｔ３３では、軽負荷となり、スイッチング素子Ｑｏの電圧に比例したＬｃ巻線電圧Ｖｚｃｄが振動してボトムが発生する。この軽負荷時には、スイッチング素子Ｑｏの発振周波数が最大発振周波数ｆｍａｘに到達後には、即ち、最大発振周波数制限回路１１は、最大発振周波数以下の発振周波数でボトムスキップモードで動作させる。
【００５０】
この場合には、時刻ｔ３０〜ｔ３１において、ダウンエッジ回路１３が電圧Ｖｚｃｄのボトムを検出する。ボトムを検出した時刻ｔ３０〜ｔ３１が最大発振周波数ｆｍａｘのオン時間内であるため、ノア回路ＮＯＲ２はＨレベルを出力しない。
【００５１】
次に、時刻ｔ３２〜ｔ３３において、ダウンエッジ回路１３が電圧Ｖｚｃｄのボトムを検出し、ボトムを検出した時刻ｔ３２〜ｔ３３が最大発振周波数ｆｍａｘのオン時間を超えているため、ノア回路ＮＯＲ２はＨレベルを出力する。即ち、１回目のボトムをスキップするので、最大発振周波数ｆｍａｘの周期が伸びることになる。
【００５２】
このように、軽負荷時に最大発振周波数ｆｍａｘを低くすることで、スイッチング素子Ｑｏのスイッチング損失を低減させることができる。
【００５３】
なお、実施例１では、最大発振周波数制限回路１１を制御回路７内に設けたが、例えば、最大発振周波数制限回路１１をＰＦＣ部４内に設けるようにしても良い。
【符号の説明】
【００５４】
１  交流電源
２  全波整流回路
３  電圧検出回路
４  ＰＦＣ部
５  ＤＣ／ＤＣコンバータ
６  ＬＥＤ
７  制御回路
１１  最大周波数制限回路
１２  コンパレータ
１３  ダウンエッジ検出回路
１４  最大発振周波数制限部
ＯＶＰ  過電圧保護コンパレータ
ＵＶＰ  低電圧保護コンパレータ
ＥＡＭ  誤差増幅器
Ｑｏ  スイッチング素子
ＣＰ１，ＣＰ２，ＯＣＰ１  コンパレータ
ＯＳＣ  発振器
ＯＲ１，ＯＲ２  オア回路
ＮＯＲ１，ＮＯＲ２  ノア回路
ＲＳ１  フリップフロップ回路
ＢＦ１  バッファ回路
Ｒ１〜Ｒ５  抵抗
ＺＤ  ツェナーダイオード
Ｃ１，Ｃ２  コンデンサ
ＩＮＶ１  インバータ
１ｓｈｏｔ  ワンショット
【図１】
2018057217.tif 000003
【図２】
2018057217.tif 000004
【図３】
2018057217.tif 000005
【図４】
2018057217.tif 000006
【図５】
2018057217.tif 000007
【図６】
2018057217.tif 000008
【図７】
2018057217.tif 000009
【図８】
2018057217.tif 000010
【図９】
2018057217.tif 000011