(57)【要約】      （修正有）【課題】ＳＨＦ帯で動作し、コモンモードの抑圧比が高い薄膜コモンモードフィルタを提供する。【解決手段】基板１および基板表面上に薄膜の導体群を有し、差動信号入力に対して差動信号を出力する単層薄膜コモンモードフィルタであって、上記導体群は少なくとも、上記差動信号の一方の伝送経路中に第１インダクタ部１１２と、上記差動信号の他方の伝送経路中に第２インダクタ部２１２と、を含む。第１インダクタ部と第２インダクタ部は、互いに同一形状の非直線形状でしかも互いに平行に設けられたストライプ導体線路よりなる。好ましくは、第１インダクタ部と第２インダクタ部はミアンダ形状を成す。【選択図】図１
2018195984.tif 000002
【特許請求の範囲】
【請求項１】
基板および上記基板表面上に薄膜の導体群を有し、差動信号入力に対して差動信号を出力する単層薄膜コモンモードフィルタであって、
上記導体群は少なくとも、
上記差動信号の一方の伝送経路中に第１インダクタ部と、
上記差動信号の他方の伝送経路中に第２インダクタ部と、を含み、
上記第１インダクタ部と上記第２インダクタ部は互いに同一形状の非直線形状のストライプ導体線路よりなりしかも互いに平行に設けられたことを特徴とする単層薄膜コモンモードフィルタ。
【請求項２】
上記第１インダクタ部と上記第２インダクタ部はミアンダ形状のストライプ導体線路よりなることを特徴とする請求項１記載の単層薄膜コモンモードフィルタ。
【請求項３】
上記導体群はさらに、
上記第１インダクタ部の入力側と出力側にそれぞれに設けられた端部と、
上記第２インダクタ部の入力側と出力側にそれぞれに設けられた端部と、
上記第１インダクタ部の入力側の端部とスリットを介して隣接する第１入力端子と、
上記第２インダクタ部の入力側の端部とスリットを介して隣接する第２入力端子と、
上記第１インダクタ部の出力側の端部とスリットを介して隣接する第１出力端子と、
上記第２インダクタ部の出力側の端部とスリットを介して隣接する第２出力端子と、
を含む請求項１乃至２記載の単層薄膜コモンモードフィルタ。
【請求項４】
上記導体群はさらに、
上記第１導体の両側の端部にそれぞれスリットを介して隣接する第１接地端子と、
上記第２導体の両側の端部にそれぞれスリットを介して隣接する第２接地端子と、
を含む請求項３記載の単層薄膜コモンモードフィルタ。
【請求項５】
上記基板の表面および上記導体群は誘電体で被覆されていることを特徴とする請求項１乃至４記載の単層薄膜コモンモードフィルタ。
【請求項６】
上記第１および第２のインダクタンス部の線路長は信号波長の１０％〜４０％であることを特徴とする請求項１乃至５記載の単層薄膜コモンモードフィルタ。
【請求項７】
上記ミアンダ形状のストライプ導体線路の幅は５μｍ〜４０μｍであることを特徴とする請求項２記載の単層薄膜コモンモードフィルタ。
【請求項８】
上記ミアンダ形状のストライプ導体線路における折り返しの間隔は５０μｍ以上であることを特徴とする請求項２記載の単層薄膜コモンモードフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、高周波の差動伝送に用いられるコモンモードフィルタに関する。
【背景技術】
【０００２】
次世代通信規格である５Ｇでは従来の通信帯域のＵＨＦ帯（０．３〜３ＧＨｚ）に加えてＳＨＦ帯（３〜３０ＧＨｚ）あるいはそれ以上の周波数帯が検討され、しかもＬＴＥ−Ａｄｖａｎｃｅｄ通信規格が適用される可能性がある。つまりキャリアアグリケーションやＭＩＭＯ（Ｍｕｌｔｉ  Ｉｎｐｕｔ  Ｍｕｌｔｉ  Ｏｕｔｐｕｔ）技術の導入が検討されている。
【０００３】
特にＭＩＭＯ技術において、上り最大４本、下り最大８本のアンテナが使用される見込みであり、そうなれば各アンテナ毎に無線回路が必要となる。また、国際ローミング対応のためのマルチバンド化の必要もあり、携帯電話等モバイル端末の内部の回路規模は増加の傾向にある。その一方でモバイル端末の更なる小型化、低背化のニーズが依然強く、回路のさらなる小型化、集積化が急務となってきている。
【０００４】
一方で５Ｇ規格ではより高い周波数の信号を扱うため、回路の集積化や小型化に伴い、モバイル端末筐体内部での電磁干渉  （ＥＭＩ；Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）がより顕在化する。このＥＭＩ対策の１つとして差動信号伝送方式が有効である。この差動信号伝送方式は現在ＵＳＢやＨＤＭＩ（登録商標）などに用いられており、モバイル通信分野でもディジタル回路、特に液晶ディスプレイとＣＰＵ間の伝送線路で主流となっている（非特許文献１）。またディジタル伝送のみならず、アナログ回路でも素子間をつなぐ伝送線路として差動信号伝送方式が用いられることがある。
【０００５】
差動信号伝送方式は２本の伝送線路にそれぞれ逆位相の信号を入力して通信する方式であり、原理的に伝送線路の外部からのノイズ（同相成分）がキャンセルされる。また、伝送線路から放出される電磁界も相殺され、外部へのノイズ放射もないとされる。しかしながら、現実には信号や振幅のずれや差動信号の歪み、信号線路の僅かなばらつきなどによって不平衡成分が発生する。このため２本の伝送線路の信号は完全に逆位相の信号とはならず、いわゆるコモン（同相）モード電流が流れ、これがノイズの発生源となり、周辺の機器や回路に影響を与える。したがって、差動信号伝送方式には、このコモンモードノイズを抑制するコモンモードフィルタが必要不可欠となる。
【０００６】
現在、実用されているコモンモードフィルタには、コモンモードチョークコイル（以下、ＣＭＣと記述）によるチップ部品等が多く使用されている。ＣＭＣは磁心に２本の導線を同方向に巻き、磁気結合を利用した電子部品であり、巻線に差動信号の電流が流れる場合とコモンモード電流が流れる場合とで、コア内に発生する磁束の結合が逆に作用し、インピーダンスに大きな差が生じる。そのため、低インピーダンスとなる差動信号の電流はそのまま通過し、高インピーダンスとなるコモンモード電流は抑制され、ノイズの発生を防ぐことができる（非特許文献２）。しかしながら、上記ＣＭＣデバイスは薄膜コイル２つを重ねる必要があり、集積化、特に低背化が構造上難しいことが問題であった。
【０００７】
そこで、発明者らは薄膜形成されたインダクタとキャパシタの組み合わせにより、差動（ディファレンシャル）伝送モードおよび同相（コモン）伝送モードで等価回路特性が相違することを利用した薄膜コモンモードフィルタを提案し、１．８〜２.０ＧＨｚ帯における良好な動作を実証した（特許文献１）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１６−１４４１１５号公報
【非特許文献】
【０００９】
【非特許文献１】斎藤  悟；「差動インタフェースのＥＭＣ設計」、ＴＤＫ  ＥＭＣ  Ｔｅｃｈｎｏｌｏｇｙ、  ｈｔｔｐｓ：／／ｐｒｏｄｕｃｔ．ｔｄｋ．ｃｏｍ／ｉｎｆｏ／ｊａ／ｐｒｏｄｕｃｔｓ／ｅｍｃ／ｇｕｉｄｅｂｏｏｋ／  ｉｎｄｅｘ．ｈｔｍｌ（ａｃｃｅｓｓｅｄ  ２０１６−０４−１９）
【非特許文献２】藤城  義和；「Ｓパラメータによるコモンモードフィルタの解析」、電子情報通信学会、ＥＭＣＪ２０００−６０、ｐｐ.２５−３０（Ｓｅｐ．２０００）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし従来のコモンモードフィルタがディファレンシャル（差動）モードの減衰３ｄＢ以下、コモンモード減衰１５ｄＢ以上という実用上十分な性能で動作する周波数はおおむねＵＨＦ帯までであり、従来の延長線上の構成ではこれよりも１桁高いＳＨＦ帯において同等の性能を確保することは非常に困難であった。
【００１１】
そこで発明者らは鋭意研究を重ね、その結果、単層薄膜で構成され、ＳＨＦ帯でも良好に動作し、小型でシンプルな構成のコモンモードフィルタを実現するに至った。
【課題を解決するための手段】
【００１２】
本開示の一態様に係る単層薄膜コモンモードフィルタは、基板および上記基板表面上に薄膜の導体群を有し、差動信号入力に対して差動信号を出力する単層薄膜コモンモードフィルタであって、上記導体群は少なくとも、上記差動信号の一方の伝送経路中に第１インダクタ部と、上記差動信号の他方の伝送経路中に第２インダクタ部と、を含み、上記第１インダクタ部と上記第２インダクタ部は互いに同一形状の非直線形状のストライプ導体線路よりなりしかも互いに平行に設けられたことを特徴とする。
【００１３】
上記第１インダクタ部と上記第２インダクタ部はミアンダ形状のストライプ導体線路でもよい。
【００１４】
上記導体群はさらに、上記第１インダクタ部の入力側と出力側にそれぞれに設けられた端部と、上記第２インダクタ部の入力側と出力側にそれぞれに設けられた端部と、上記第１インダクタ部の入力側の端部とスリットを介して隣接する第１入力端子と、上記第２インダクタ部の入力側の端部とスリットを介して隣接する第２入力端子と、上記第１インダクタ部の出力側の端部とスリットを介して隣接する第１出力端子と、上記第２インダクタ部の出力側の端部とスリットを介して隣接する第２出力端子と、含んでもよい。
【００１５】
上記導体群はさらに、上記第１インダクタの両側の端部にそれぞれスリットを介して隣接する第１接地端子と、上記第２インダクタの両側の端部にそれぞれスリットを介して隣接する第２接地端子と、を含んでもよい。
【００１６】
上記基板の表面および上記導体群は誘電体で被覆されてもよい。
【００１７】
上記第１および第２のインダクタ部の線路長は信号波長の１０％〜４０％であってもよい。
【００１８】
上記ミアンダ形状のストライプ導体線路の幅は５μｍ〜４０μｍであってもよい。
【００１９】
上記ミアンダ形状のストライプ導体線路における折り返しの間隔は５０μｍ以上であってもよい。
【発明の効果】
【００２０】
本開示の一態様によれば、薄膜単層構造でコモンモードフィルタを構成でき、従来技術に対し、大幅な小型化・薄型化になるだけでなく、優れたフィルタ性能が示される。さらに単層で構成されることから、設計が容易になるだけでなく、層間のビアが不要となり、歩留の向上と製造コストの低減が図れる。
【図面の簡単な説明】
【００２１】
【図１】本開示の一態様の上面図
【図２】本開示の一態様の断面図
【図３】本開示の一態様の部品図
【図４】本開示の一態様の等価回路図
【図５】本開示の一態様の等価回路図（コモンモードの場合）
【図６】本開示の一実施例の特性図
【発明を実施するための形態】
【００２２】
以下、本開示の一態様に係る実施の形態について図面を参照して詳細に説明する。
【００２３】
図１に本開示の一態様に係る実施の形態（以下、本実施形態）における単層薄膜コモンモードフィルタの上面図を、図２に断面Ａ−Ａの断面図を、図３（ａ）、（ｂ）、（ｃ）に部品図を示す。
【００２４】
図１および図２において、１は基板であり、例えばポリイミド樹脂が用いられる。基板１の表面上には例えば銅よりなる薄膜状の導体群が設けられている。上記導体群のうち、１３は第１入力端子、２４は第２入力端子であり、ここに差動入力信号が供給される。１４は第１出力端子、２３は第２出力端子２３であり、フィルタリング処理をされた信号が差動信号で出力される。
【００２５】
１１は第１導体であり、第１インダクタ部１１２およびその両側に端部１１１、１１３を有する。２１は第２導体であり、第２インダクタ部２１２およびその両側に端部２１１、２１３を有する。端部２１１、２１３はそれぞれ上記第１導体の端部１１１、１１３とスリット１０１、２０１を介して隣接している。また、第１導体の端部１１１、１１３とそれぞれスリット１０４、１０５を介して隣接する第１接地端子１５が設けられている。同様に、第２導体の端部２１１、２１３にそれぞれスリット２０４、２０５を介して隣接する第２接地端子が設けられている。
【００２６】
また、本実施形態においては、第１導体の一方の端部１１１がスリット１０２を介して第１入力端子１３と、第２導体の一方の端部２１１がスリット２０２を介して第２入力端子２４と、それぞれ隣接している。また、第１導体の他方の端部１１２がスリット１０３を介して第１出力端子１４と、第２導体の他方の端部２１３がスリット２０３を介して第２出力端子２３と隣接している。
【００２７】
ここで、第１インダクタ部１１２と第２インダクタ部２１２は、非直線形状のストライプ導体線路であり、互いに同一の形状をなすものである。
【００２８】
特に本実施形態においては、第１インダクタ部１１２と第２インダクタ部２１２は、図１に示されるように、ミアンダ形状をなし、互いに平行に設けられている。  
【００２９】
さらに、本実施形態においては、図２に示されるように、基板１の表面および上記導体群を誘電体２が被覆している。なお、誘電体２は導体間のスリット（１０５、２０４、等）にも入り込んでいるとする。
【００３０】
以上のように構成された本実施形態における単層薄膜コモンモードフィルタについて、以下その機能を説明する。
【００３１】
まず、第１インダクタ部１１２と第２インダクタ部２１２はそれぞれ自己誘導作用に基づくインダクタンスを生じる。第１および第２のインダクタ部は、それぞれ図３（ａ）に示されるようなミアンダ形状（もしくは櫛型形状）のストライプ導体線路よりなる。ミアンダ形状の導体線路のインダクタンスは折り返しの回数や折り返し区間の長さ、あるいは隣接するインダクタ部からの干渉などによっても変わるが、大まかには導体線路の全長にほぼ比例してインダクタンスは大きくなる。
【００３２】
後述の実施例では信号周波数を２８ＧＨｚ（波長１０．７ｍｍ）とした場合の最適設計における、各インダクタ部の定数は０．６４ｎＨであり、これを実現するインダクタ部の導体線路長は２．１２ｍｍであった。これは上記信号波長の約２０％に相当している。フィルタの仕様にもよるが、本実施形態のようなコモンモードフィルタの場合、各インダクタ部の線路長として信号波長の１０％〜４０％程度の長さの導線に相当するインダクタの確保が必要と考えられる。
【００３３】
さらに、同実施例においては９回折り返しのミアンダ形状が用いられ、線路長２．１２ｍｍのストライプ状導体を６８０μｍ×１８０μｍの領域に収めている。これが、もし直線ストライプ形状のインダクタであれば、少なくとも縦寸は２．１２ｍｍ以上必要である。横寸については、後述のように他方のインダクタ部と間隔を開けておく必要があり、縦寸を長くした分横寸を短くすることはできない。すなわちミアンダ形状を用いずに同程度のインダクタンスを確保しようとした場合、確実にフィルタ全体の面積は増えることになる。
【００３４】
なお、インダクタを構成するストライプ導体線路はミアンダ形状でなくても非直線形状であれば、ある程度のインダクタンス対面積比を稼ぐことができる。例えば、ミアンダ形状の代わりに鋸歯状もしくはサイン波状であってもよい。またミアンダ形状であっても、図１に示されるミアンダとは直角方向に、すなわちｙ軸方向に折り返すものであってもよい。さらに、ミアンダの折り返し部分は図１や図３（ａ）のように直角である必要は無く、円弧状に折り返すものであってもよい。
【００３５】
ミアンダの折り返し回数は、多ければ多いほどより長い導線を同一面積中に収納できる。すなわちインダクタンスが稼げる。しかしその反面、折り返しの間隔が狭くなり、寄生容量が無視できなくなる。後述するキャパシタ（２０〜４０ｆＦ）が幅５μｍのスリットでできていることを考慮すると、折り返しの間隔はその１０倍すなわち５０μｍ以上あるのが望ましい。
【００３６】
上記ストライプ導体線路の幅ｄ（図３（ａ））は抵抗成分が無視できる程度に太い方がよい。ただし、太すぎると隣接の折り返し部分との間の寄生容量が増す。後述の実施例ではｄ＝２０μｍとしたが、要望仕様に応じて５μｍから４０μｍの範囲で設計するのがよい。
【００３７】
第１インダクタ部１１２および第２インダクタ部２１２の間隔はできるだけ詰めたほうが全体のチップ面積は小さくなる。しかし、詰めすぎると両インダクタ部間の相互インダクタンスが無視できなくなる。ミアンダ型コイルでは相互インダクタンスはマイナス値となり、それぞれのインダクタンスを低下させるように作用する。チップ面積とインダクタンスとの兼ね合いで最適な間隔を決める必要がある。
【００３８】
上記相互インダクタンスの影響を極力低減するためには、同一形状の第１インダクタ部１１２および第２インダクタ部２１２を互いに平行に配置した方が良い。逆に、両者を互いに左右対称になるように設けた場合、近接した部分と離隔した部分が交互に生じ、近接した部分においては相互インダクタンスがより強く現れる。
【００３９】
以上のように、同一形状でしかも非直線形状の、特にミアンダ形状の２本のインダクタ部１１２、２１２を平行に設けることにより、単層構造で所望のインダクタンスをほぼ最小の面積で実現することができる。
【００４０】
スリット１０１、１０２、１０３、１０４、１０５、２０１、２０２、２０３、２０４、２０５はこれらを挟む導体とともにそれぞれキャパシタとして機能する。特にスリット１０２、１０３、２０２、２０３は容量ＣＬのタイプのキャパシタ（図３（ｂ））を、スリット１０４、１０５、２０４、２０５は容量ＣＲのタイプのキャパシタ（図３（ｃ））をそれぞれ構成する。スリット１０１、２０１は、容量がＣＬ／２になるように合わせ込まれている。
【００４１】
本実施形態においては上記スリットもインダクタ部のような櫛型形状を成すが、キャパシタの容量値はスリットの長さのみならず幅ｗ（図３（ｂ））によっても決定される。よってインダクタ部より設計の自由度は高い。例えば、後述の実施例（２０〜４０ｆＦ）ではｗ＝５μｍとしているが、デザインルールが幅ｗを狭めることを許せば、直線状であっても同一容量を得ることが可能である。
【００４２】
上記第１、第２のインダクタおよび周辺のキャパシタ群は、図４の等価回路で示されるコモンモードフィルタを構成する。同図中括弧内の数字は第１入力端子１３、第２入力端子２４、第１出力端子１４、第２出力端子２３、第１接地端子１５、第２接地端子２５に対応する回路図上のノードを表す。
【００４３】
さらにコモンモードの場合、図４の等価回路は図５のようにインダクタを略して書き換えることができる。
【００４４】
図４、５で示される等価回路の特性インピーダンスＺ０、ディファレンシャルモードの透過係数｜Ｓ２１Ｄ｜、コモンモードの透過係数｜Ｓ２１Ｃ｜は、以下式（１）〜（３）のように表すことができる。
2018195984.tif 000003
2018195984.tif 000004
2018195984.tif 000005
【００４５】
以下、本実施形態におけるコモンモードフィルタの実施例について説明する。
【実施例】
【００４６】
本実施例では、２７.９〜２８.１ＧＨｚ（ＳＨＦ）帯用のコモンモードフィルタの設計例および電磁界解析結果について述べる。まず、設計指針として、特性インピーダンスＺ０、ディファレンシャルモードの透過係数｜Ｓ２１Ｄ｜、コモンモードの透過係数｜Ｓ２１Ｃ｜は下記仕様を満たすものとする。
Ｚ０    ＝５０±５Ω                    ・・・（４）
｜Ｓ２１Ｄ｜＞０．８９（  −１ｄＢ）        ・・・（５）
｜Ｓ２１Ｃ｜≦０．１  （−２０ｄＢ）        ・・・（６）
なお、式（５）、（６）の等価係数はそれぞれ電圧比で表されるものとする。
【００４７】
実用上は、ディファレンシャルモード減衰３ｄＢ以内、コモンモード減衰１５ｄＢ以上を満たせばよいとされているが、配線の寄生容量や表皮効果などによる誤差が想定され、特に｜Ｓ２１Ｄ｜は設計値よりも大きくなる傾向にあるため、敢えて厳しめの仕様を設定した。
【００４８】
本実施例においては、まずは適当なパラメータ（ＬＬ、ＣＬ、ＣＲ）を代入して式（１）〜（３）を用いて特性インピーダンスＺ０、透過係数｜Ｓ２１Ｄ｜、透過係数｜Ｓ２１Ｃ｜を計算し、式（４）〜（６）の条件をすべて満たす複数の候補を絞り込む。次に、これらの候補の中から、｜Ｓ２１Ｄ｜が最小となるパラメータを選択する。次に選択されたパラメータを電磁界解析ソフトでモデリングし、それらを組み合わせて構造設計したフルデバイスの特性解析を行う。解析結果より透過係数が目標値を満たしているかどうかを判断し、満たしている場合はデバイスの設計を完了とし、満たしていない場合はデバイス構造やパラメータを修正し上記プロセスを繰り返す。なお、電磁界解析には高周波３次元電磁界解析ソフトウェアＡＮＳＹＳ−ＨＦＳＳ（登録商標）を用いた。
【００４９】
その結果、上記（４）〜（６）式の条件を満足するパラメータは以下の値に収束した。
ＬＬ        ＝  ０．３２ｎＨ（２ＬＬ＝０．６４ｎＨ）   
ＣＬ        ＝      ４０ｆＦ                          
ＣＲ        ＝      ３０ｆＦ                          
【００５０】
このときのコモンモードフィルタ上の部品の実寸は以下の通りであった。
ｘ２ＬＬ ＝１８０μｍ                      
ｙ２ＬＬ ＝６８０μｍ    
ｘＣＬ    ＝  ８０μｍ    
ｙＣＬ    ＝２０５μｍ
ｘＣＲ    ＝１４５μｍ
ｙＣＲ    ＝  ６５μｍ  
なお、基板１と誘電体２の材質はポリイミドであり、導体群はすべて厚さ５μｍの銅よりなる。また、各インダクタ部の線幅ｄは２０μｍ、スリットの幅ｗは５μｍとしている。
【００５１】
上記のように設計された本実施例のコモンモードフィルタの周波数特性を図６に示す。図６（ｂ）はディファレンシャルモード透過係数｜Ｓ２１Ｄ｜とコモンモードの透過係数｜Ｓ２１Ｃ｜の周波数特性を、同図（ａ）はディファレンシャルモード透過係数｜Ｓ２１Ｄ｜の周波数２８ＧＨｚ付近の周波数特性の拡大図を示す。
【００５２】
図６より明らかなように、周波数２８ＧＨｚ付近においては、ディファレンシャルモードの透過率は−２．１ｄＢと目標仕様（−１ｄＢ）よりやや低い。この理由は、ひとつはストライプ導体線路などの導体（銅）の表皮効果による抵抗の増加による誤差と考えられる。しかし、−３ｄＢを上回る結果が得られているので実用上問題ないと考えられる。ここで注目すべきは、コモンモード透過係数が−３４ｄＢと、目標（−２０ｄＢ）よりもさらに１４ｄＢも下回る（コモンモードノイズが抑圧される）結果が得られたことである。
【００５３】
以上、本実施形態によれば、非直線形状、特にミアンダ形状のインダクタと導体間のスリットよりなるキャパシタを用いることで、小型でシンプルな構成であり、しかもＳＨＦ周波数帯でコモンモードノイズを著しく抑圧できる単層構造のコモンモードフィルタを実現することができる。
【００５４】
なお、本実施形態のコモンモードフィルタにおいては、導体群の材質は銅としたが、これに限らずとも、金やアルミといった他の金属、もしくは薄膜化できる導電性の材料であってもよい。また、基板１および誘電体２をポリアミドとしたが、ＳＨＦ帯で使用可能なものであれば他の絶縁材料であってもよい。また、本実施形態ではコモンモードフィルタを独立したチップ部品としたが、他の電子回路（例えば高周波発振器、アンプ）等とともにシリコンウェハ上に実装してもよい。また、実施例では中心周波数を２８ＧＨ付近と想定したが、寄生容量や表皮効果が顕在化しない範囲で全体のサイズを適当に縮小・拡大することにより、対象とする周波数を多少シフトさせることができる。
【産業上の利用可能性】
【００５５】
本発明は、ＳＨＦ帯の周波数を用いる情報機器、特に５Ｇ規格の携帯電話やスマートフォンといったモバイル端末の高周波回路に用いることができる。また通信機器に限らず、レーダーなど高周波を扱う電子機器全般に応用することも可能である。
【符号の説明】
【００５６】
１  基板
２  誘電体
１１  第１導体
１１２  第１インダクタ部
１１１、１１３  導体端部
２１  第２導体
２１２  第２インダクタ部
２１１、２１３  導体端部
１３  第１入力端子
２４  第２入力端子
１４  第１出力端子
２３  第２出力端子
１５  第１接地端子
２５  第２接地端子
１０１〜１０５  スリット
２０１〜２０５  スリット
【図１】
2018195984.tif 000006
【図２】
2018195984.tif 000007
【図３】
2018195984.tif 000008
【図４】
2018195984.tif 000009
【図５】
2018195984.tif 000010
【図６】
2018195984.tif 000011