(57)【要約】【課題】薄膜コンデンサの搭載精度を向上すること。【解決手段】配線基板１は、実装される半導体素子１００の電源電圧の変動を抑制する薄膜コンデンサ５０を内蔵している。配線基板１は、基板本体１０を有し、その基板本体１０の上面にポスト部材４１を有している。そして、薄膜コンデンサ５０は、薄膜コンデンサ５０の基準孔５０ａにポスト部材４１が挿通されている。配線基板１は、薄膜コンデンサ５０とポスト部材４１とを覆う絶縁層６１を有している。【選択図】図１
2018195732.tif 000002
【特許請求の範囲】
【請求項１】
基板本体と、
前記基板本体の上面に形成されたポスト部材と、
厚さ方向に貫通する基準孔を有し、前記基準孔に前記ポスト部材が挿通された薄膜コンデンサと、
前記薄膜コンデンサと前記ポスト部材とを覆う第１の絶縁層と、
を有することを特徴とする配線基板。
【請求項２】
前記第１の絶縁層の上面の第１の配線層を有し、
前記薄膜コンデンサは、誘電体層と、前記誘電体層を挟む第１電極及び第２電極とを有し、
前記第１の配線層は、半導体素子が接続される第１の接続パッド及び第２の接続パッドと、前記第１の絶縁層を貫通して前記第１の接続パッドを前記薄膜コンデンサの第１電極に接続する第１のビア配線と、前記第１の絶縁層を貫通して前記第２の接続パッドを前記薄膜コンデンサの第２電極に接続する第２のビア配線とを有すること、
を特徴とする請求項１に記載の配線基板。
【請求項３】
前記基板本体は、前記基板本体の上面側の第２の絶縁層と、前記第２の絶縁層の上面に形成された第２の配線層とを有し、
前記薄膜コンデンサは、前記第２の絶縁層及び前記第２の配線層の上面に載置され、
前記ポスト部材は、前記第２の絶縁層と前記第２の配線層の少なくとも一方の上面に形成されていること、
を特徴とする請求項２に記載の配線基板。
【請求項４】
前記第２の配線層は、第１の内層ランドと第２の内層ランドとを有し、
前記薄膜コンデンサの第１電極と第２電極はそれぞれ平面視において重ならない位置に開口部を有し、
前記第１のビア配線は、前記第１の絶縁層と前記誘電体層と前記第１電極を貫通し、前記第２電極の開口部内に形成された第１ビア孔を充填して形成されており、前記第１ビア孔に露出した前記第１電極と前記第２の配線層の前記第１の内層ランドと電気的に接続され、
前記第２のビア配線は、前記第１の絶縁層と前記誘電体層と前記第２電極を貫通し、前記第１電極の開口部内に形成された第２ビア孔を充填して形成されており、前記第２ビア孔に露出した前記第２電極と前記第２の配線層の前記第２の内層ランドと電気的に接続されていること、
を特徴とする請求項３に記載の配線基板。
【請求項５】
前記ポスト部材は、感光性を有する絶縁樹脂からなること、を特徴とする請求項１〜４の何れか１項に記載の配線基板。
【請求項６】
前記基板本体の上面に形成され、前記薄膜コンデンサを囲む枠部材を有すること、を特徴とする請求項１〜５の何れか１項に記載の配線基板。
【請求項７】
基板本体の上面にポスト部材を形成する工程と、
厚さ方向に貫通する基準孔を有する薄膜コンデンサを、前記基準孔に前記ポスト部材を挿通して接着剤層を介して前記薄膜コンデンサを前記基板本体の上面に載置する工程と、
前記薄膜コンデンサと前記ポスト部材とを覆う第１の絶縁層を形成する工程と、
を有することを特徴とする配線基板の製造方法。
【請求項８】
前記薄膜コンデンサは、誘電体層と、前記誘電体層を挟む第１電極及び第２電極とを有し、
前記第１の絶縁層の上面に、半導体素子が接続される第１の接続パッド及び第２の接続パッドと、前記第１の絶縁層を貫通して前記第１の接続パッドを前記薄膜コンデンサの第１電極に接続する第１のビア配線と、前記第１の絶縁層を貫通して前記第２の接続パッドを前記薄膜コンデンサの第２電極に接続する第２のビア配線とを有する第１の配線層を形成する工程を有すること、
を特徴とする請求項７に記載の配線基板の製造方法。
【請求項９】
前記基板本体は、前記基板本体の上面側の第２の絶縁層と、前記第２の絶縁層の上面に形成された第２の配線層とを有し、
前記ポスト部材を形成する工程において、前記基板本体の上面を覆う感光性の絶縁樹脂を形成し、前記感光性の絶縁樹脂により前記ポスト部材を形成し、
前記薄膜コンデンサを搭載する工程において、前記接着剤層を介して前記薄膜コンデンサを前記第２の絶縁層及び前記第２の配線層の上面に載置すること、
を特徴とする請求項８に記載の配線基板の製造方法。
【請求項１０】
前記第２の配線層は、第１の内層ランドと第２の内層ランドとを有し、
前記薄膜コンデンサの第１電極と第２電極はそれぞれ平面視において重ならない位置に開口部を有し、
前記第１の絶縁層の上面から、前記第１の絶縁層と前記誘電体層と前記第１電極とを貫通して前記第１の内層ランドの上面を露出する第１のビア孔と、前記第１の絶縁層と前記誘電体層と前記第２電極とを貫通して前記第２の内層ランドの上面を露出する第２のビア孔とを形成する工程を有し、
前記第１のビア孔に前記第１のビア配線を形成して前記第１のビア孔に露出した前記第１電極と前記第１の内層ランドとを電気的に接続するとともに、前記第２のビア孔に前記第２のビア配線を形成して前記第２のビア孔に露出した前記第２電極と前記第２の内層ランドとを電気的に接続すること、
を特徴とする請求項９に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
配線基板、配線基板の製造方法に関する。
【背景技術】
【０００２】
従来、配線基板には、半導体素子と、半導体素子の動作電圧を安定化するため、チップコンデンサとが実装される。配線基板に実装するチップコンデンサの数は、増加傾向にある。チップコンデンサの増加は、配線基板の大きさや実装面のレイアウトに影響する。このため、薄膜コンデンサを内蔵した配線基板が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２１０７７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上述のように薄膜コンデンサを内蔵した配線基板において、薄膜コンデンサの搭載精度の向上が求められる。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、配線基板は、基板本体と、前記基板本体の上面に形成されたポスト部材と、厚さ方向に貫通する基準孔を有し、前記基準孔に前記ポスト部材が挿通された薄膜コンデンサと、前記薄膜コンデンサと前記ポスト部材とを覆う第１の絶縁層と、を有する。
【０００６】
本発明の一観点によれば、配線基板の方法は、基板本体の上面にポスト部材を形成する工程と、厚さ方向に貫通する基準孔を有する薄膜コンデンサを、前記基準孔に前記ポスト部材を挿通して接着剤層を介して前記薄膜コンデンサを前記基板本体の上面に載置する工程と、前記薄膜コンデンサと前記ポスト部材とを覆う第１の絶縁層を形成する工程と、を有する。
【発明の効果】
【０００７】
本発明の一観点によれば、薄膜コンデンサの搭載精度を向上できる。
【図面の簡単な説明】
【０００８】
【図１】（ａ）は配線基板に半導体素子を実装した半導体装置の概略断面図、（ｂ）は配線基板の一部拡大断面図。
【図２】（ａ）は配線基板に搭載した薄膜コンデンサを示す概略平面図、（ｂ）は一部拡大断面図。
【図３】（ａ）（ｂ）は実施形態の配線基板の製造方法を示す概略断面図。
【図４】（ａ）（ｂ）は実施形態の配線基板の製造方法を示す概略断面図。
【図５】（ａ）（ｂ）は実施形態の配線基板の製造方法を示す概略断面図。
【図６】（ａ）（ｂ）は実施形態の配線基板の製造方法を示す概略断面図。
【図７】（ａ）（ｂ）は比較例の製造方法を示す概略断面図。
【図８】（ａ）（ｂ）は比較例の製造方法を示す概略断面図。
【図９】変形例の配線基板の一部を拡大して示す概略断面図。
【図１０】変形例の配線基板の一部を示す概略断面図。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照して一実施形態を説明する。
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。なお、本明細書において、「平面視」とは、対象物を図１等の鉛直方向（図中上下方向）から視ることを言い、「平面形状」とは、対象物を図１等の鉛直方向から視た形状のことを言う。
【００１０】
図１（ａ）に示すように、半導体装置は、配線基板１と、配線基板１に実装された半導体素子１００とを有している。配線基板１は、薄膜コンデンサ５０を内蔵している。薄膜コンデンサ５０は、半導体素子１００の電源電圧を安定化する。
【００１１】
配線基板１は、基板本体１０を有している。
基板本体１０は、基板本体１０の厚さ方向の略中心付近にコア基板１１を有している。コア基板１１は、コア基板１１を厚さ方向に貫通する貫通孔１１Ｘを有している。貫通孔１１Ｘには貫通電極１２が形成されている。コア基板１１の下面には配線層１３が形成され、コア基板１１の上面には配線層１４が形成されている。配線層１３，１４は、貫通電極１２を介して互いに接続されている。
【００１２】
コア基板１１の材料としては、例えば、補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ樹脂を用いることができる。補強材としてはガラスクロスに限らず、例えば、ガラス不織布、アラミド織布、アラミド不織布、液晶ポリマ（ＬＣＰ：Liquid Crystal Polymer）織布やＬＣＰ不織布を用いることができる。熱硬化性の絶縁性樹脂としてはエポキシ樹脂に限らず、例えば、ポリイミド樹脂やシアネート樹脂などの樹脂材を用いることができる。貫通電極１２及び配線層１３，１４の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。
【００１３】
コア基板１１の下面側には、複数（図では２層）の絶縁層２１，２３及び配線層２２，２４が積層されている。詳述すると、絶縁層２１は、コア基板１１の下面に、配線層１３を被覆するように形成されている。配線層２２は、絶縁層２１の下面に積層されている。配線層２２は、絶縁層２１を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層１３と電気的に接続され、絶縁層２１の下面に積層された配線パターンとを有している。
【００１４】
絶縁層２３は、絶縁層２１の下面に、配線層２２を被覆するように形成されている。配線層２４は、絶縁層２３の下面に積層されている。配線層２４は、絶縁層２３を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層２２と電気的に接続され、絶縁層２３の下面に積層された配線パターンとを有している。絶縁層２１，２３の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら絶縁性樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。配線層２２，２４の材料としては、例えば銅（Ｃｕ）や銅合金を用いることができる。
【００１５】
コア基板１１の上面側には、複数（図では２層）の絶縁層３１，３３及び配線層３２，３４が積層されている。詳述すると、絶縁層３１は、コア基板１１の上面に、配線層１４を被覆するように形成されている。配線層３２は、絶縁層３１の上面に積層されている。配線層３２は、絶縁層３１を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層１４と電気的に接続され、絶縁層３１の上面に積層された配線パターンとを有している。
【００１６】
絶縁層３３は、絶縁層３１の上面に、配線層３２を被覆するように形成されている。配線層３４は、絶縁層３３の上面に積層されている。配線層３４は、絶縁層３３を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層３２と電気的に接続され、絶縁層３３の上面に積層された配線パターンとを有している。絶縁層３１，３３の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら絶縁性樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。配線層３２，３４の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。
【００１７】
配線層３４は、電源用ランド３４Ｖと接地用ランド３４Ｇとを含む。電源用ランド３４Ｖは第１の内層ランドの一例、接地用ランド３４Ｇは第２の内層ランドの一例である。電源用ランド３４Ｖと接地用ランド３４Ｇは、上述の半導体素子１００に駆動電圧を供給するために設けられている。電源用ランド３４Ｖと接地用ランド３４Ｇは、例えば平面視円形状に形成されている。
【００１８】
基板本体１０の上面には、所定位置にポスト部材４１が配設されている。ポスト部材４１は、例えば円柱状に形成されている。また、基板本体１０の上面には、枠部材４２が配設されている。図２（ａ）に示すように、枠部材４２は、基板本体１０の端部に沿って矩形の枠状に形成されている。
【００１９】
なお、本実施形態において、基板本体１０は、絶縁層３３の上面と、絶縁層３３の上面の配線層３４とを有している。従って、基板本体１０の上面は、配線層３４の上面と配線層３４から露出する絶縁層３３の上面を含む。ポスト部材４１の形成位置は、例えば図１（ａ）に示すように、絶縁層３３の上面に形成される。ポスト部材４１の形成位置は、これに限らず、配線層３４の上面に形成されていてもよいし、絶縁層３３の上面と配線層３４の上面とに跨るように形成されていてもよい。なお、ポスト部材４１は、絶縁層３３の上面に形成されることが好ましい。ポスト部材４１を絶縁層３３の上面に形成した場合は、樹脂材料同士の接着となるため、樹脂材料と金属のような異種材料同士の接着と比較して接着強度を上げることができる。
【００２０】
枠部材４２は、図１（ａ）に示すように、絶縁層３３の上面に形成される。なお、枠部材４２は、配線層３４の一部を覆うように形成されてもよい。枠部材４２を絶縁層３３の上面に形成した場合は、ポスト部材４１と同様に、樹脂材料同士の接着となるため、樹脂材料と金属のような異種材料同士の接着と比較して接着強度を上げることができる。また、配線層３４の一部を覆うように枠部材４２を形成した場合は、配線層３４の形状によらず、枠部材４２の大きさ（幅）を適宜設定することができる。
【００２１】
ポスト部材４１の材料としては、例えば感光性を有する絶縁材料を用いることができる。絶縁材料としては、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いることができる。枠部材４２の材料としては、例えば感光性を有する絶縁材料を用いることができる。絶縁材料としては、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いることができる。
【００２２】
基板本体１０の上面には、薄膜コンデンサ５０が搭載されている。薄膜コンデンサ５０は、接着剤層５４により、基板本体１０の上面に接着されている。接着剤層５４の材料としては、例えばエポキシ系、ポリイミド系やシリコーン系等の接着剤を用いることができる。薄膜コンデンサ５０は、枠部材４２の内側に配設されている。薄膜コンデンサ５０は、薄膜コンデンサ５０の厚さ方向に貫通する基準孔５０ａを有している。基準孔５０ａにはポスト部材４１が挿通されている。基準孔５０ａの大きさ（直径）４５〜５５μｍとすることができる。ポスト部材４１の大きさ（直径）は、例えば４０〜５０μｍとすることができる。薄膜コンデンサ５０は、基準孔５０ａに挿通されたポスト部材４１により位置決めされる。
【００２３】
図１（ｂ）に示すように、薄膜コンデンサ５０は、誘電体層５１と、誘電体層５１を挟む第１電極５２及び第２電極５３とを有している。誘電体層５１の材料としては、ＢＳＴ（Barium Strontium Titanate）、チタン酸バリウム、チタン酸ストロンチウム、ＰＺＴ（Lead Zirconate Titanate）、ＰＬＺＴ（Lead Lanthanum Zirconate Titanate）、チタン酸ビスマス等の高誘電率材料が用いられる。第１電極５２と第２電極５３の材料としては、例えば、銅（Ｃｕ）、銅合金、ニッケル（Ｎｉ）、等が用いられる。
【００２４】
図１（ｂ）に示すように、本実施形態の薄膜コンデンサ５０において、基準孔５０ａは、第１電極５２の開口５２ａの内部に形成されている。基準孔５０ａは、誘電体層５１をその厚さ方向に貫通する貫通孔５１ａと、第２電極５３をその厚さ方向に貫通する貫通孔５３ａとから構成される。なお、第１電極５２の開口５２ａの径を、誘電体層５１の貫通孔５１ａの径よりも大きくすることで、誘電体層５１の貫通孔５１ａの内部において、第１電極５２と第２電極５３とが互いに接触するのを防止できる。なお、第２電極５３の貫通孔５３ａの径を誘電体層５１の貫通孔５１ａの径よりも大きくするようにしてもよい。
【００２５】
図２（ａ）及び図２（ｂ）は、基板本体１０に実装された状態の薄膜コンデンサ５０を示す。なお、図２（ａ）及び図２（ｂ）は、後述する製造工程において樹脂層２０１（図３（ｂ）参照）を形成する前の状態を示している。薄膜コンデンサ５０は、矩形の板状に形成されている。薄膜コンデンサ５０の第１電極５２は、所定位置に、誘電体層５１の上面を露出する開口部５２Ｘを有している。薄膜コンデンサ５０の第２電極５３は、誘電体層５１の下面を露出する開口部５３Ｘを有している。
【００２６】
図２（ａ）に示すように、第１電極５２の開口部５２Ｘ（実線にて示す）は、例えば平面視円形状に形成されている。第２電極５３の開口部５３Ｘ（破線にて示す）は、例えば平面視円形状に形成されている。そして、第１電極５２の開口部５２Ｘと、第２電極５３の開口部５３Ｘは、平面視において互いに重ならない位置に形成されている。
【００２７】
本実施形態において、薄膜コンデンサ５０は２つの基準孔５０ａを有している。基準孔５０ａは、平面視矩形状の薄膜コンデンサ５０の１つの対角の近傍に形成されている。そして、ポスト部材４１は、配設する薄膜コンデンサ５０の基準孔５０ａに対応する位置に形成されている。
【００２８】
図１（ａ）に示すように、薄膜コンデンサ５０は、絶縁層６１により被覆されている。この絶縁層６１は、ポスト部材４１と枠部材４２とを覆うように形成されている。図１（ｂ）に示すように、本実施形態では、ポスト部材４１の側面と基準孔５０ａの側壁は接している。絶縁層６１の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら絶縁性樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。
【００２９】
図１（ｂ）に示すように、絶縁層６１には、ビア孔６１Ｖ，６１Ｇが形成されている。
ビア孔６１Ｖは、絶縁層６１の上面において開口し、配線層３４の電源用ランド３４Ｖの上面の一部を露出するように形成されている。ビア孔６１Ｖは、薄膜コンデンサ５０の第２電極５３の開口部５３Ｘの内部に形成され、誘電体層５１と第１電極５２とを貫通している。つまり、ビア孔６１Ｖは、絶縁層６１をその厚さ方向に貫通する貫通孔と、薄膜コンデンサ５０の誘電体層５１と第１電極５２とをその厚さ方向に貫通する貫通孔と、接着剤層５４をその厚さ方向に貫通する貫通孔とを含む。そして、ビア孔６１Ｖの内面において、このビア孔６１Ｖが貫通する第１電極５２の端部が露出している。
【００３０】
ビア孔６１Ｇは、絶縁層６１の上面６１ａにおいて開口し、配線層３４の接地用ランド３４Ｇの上面の一部を露出するように形成されている。ビア孔６１Ｇは、薄膜コンデンサ５０の第１電極５２の開口部５２Ｘの内部に形成され、誘電体層５１と第２電極５３とを貫通している。つまり、ビア孔６１Ｇは、絶縁層６１をその厚さ方向に貫通する貫通孔と、薄膜コンデンサ５０の第２電極５３と誘電体層５１とをその厚さ方向に貫通する貫通孔と、接着剤層５４をその厚さ方向に貫通する貫通孔とを含む。そして、ビア孔６１Ｇの内面において、このビア孔６１Ｇが貫通する第２電極５３の端部が露出している。
【００３１】
絶縁層６１の上面６１ａには、配線層６２が形成されている。配線層６２は、絶縁層６１の上面６１ａの配線パターン６３と、ビア孔６１Ｖ，６１Ｇに形成されたビア配線６２Ｖ，６２Ｇを有している。ビア配線６２Ｖ，６２Ｇは、絶縁層６１と薄膜コンデンサ５０と接着剤層５４とをそれぞれの厚さ方向に貫通するように形成されている。ビア配線６２Ｖ，６２Ｇは、ビア孔６１Ｖ，６１Ｇと同様に、絶縁層６１の上面６１ａから配線層３４に向かって径が徐々に小さくなる略逆円錐台状に形成されている。
【００３２】
配線層６２の配線パターン６３は、ビア配線６２Ｖに接続されたパッド部６３Ｖと、ビア配線６２Ｇに接続されたパッド部６３Ｇを含む。これらのパッド部６３Ｖ，６３Ｇは、半導体素子１００を実装する実装用パッドとして用いられ、半導体素子の電源端子が接続される。なお、図示しないが、配線層６２は、半導体素子１００に接続される他の実装用パッド及びビア配線を含む。
【００３３】
ビア配線６２Ｖは、ビア孔６１Ｖに形成されている。そのビア孔６１Ｖの内面には、第１電極５２の端部が露出している。従って、ビア配線６２Ｖは、第１電極５２に接続されている。つまり、ビア配線６２Ｖは、配線層６２のパッド部６３Ｖを、薄膜コンデンサ５０の第１電極５２と配線層３４の電源用ランド３４Ｖとに接続する。
【００３４】
ビア配線６２Ｇは、ビア孔６１Ｇに形成されている。そのビア孔６１Ｇの内面には、第２電極５３の端部が露出している。従って、ビア配線６２Ｇは、第２電極５３に接続されている。つまり、ビア配線６２Ｇは、配線層６２のパッド部６３Ｇを、薄膜コンデンサ５０の第２電極５３と配線層３４の接地用ランド３４Ｇとに接続する。
【００３５】
図１（ａ）に示すように、絶縁層２３の下面には、ソルダーレジスト層７１が形成されている。ソルダーレジスト層７１は、絶縁層２３の下面と配線層２４の一部を覆うように形成されている。ソルダーレジスト層７１は、配線層２４の下面の一部を外部接続用パッドＰ１として露出する開口部７１Ｘを有している。ソルダーレジスト層７１の材料としては、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。
【００３６】
外部接続用パッドＰ１には、この配線基板１をマザーボード等の実装基板に実装する際に使用される外部接続端子７２が接続されている。外部接続端子７２は、例えば、はんだバンプである。なお、外部接続端子７２として、はんだボールやリードピン等としてもよい。
【００３７】
なお、必要に応じて、ソルダーレジスト層７１の開口部７１Ｘから露出する配線層２４の表面上にＯＳＰ処理を施してＯＳＰ膜を形成し、そのＯＳＰ膜に外部接続端子７２を接続するようにしてもよい。また、開口部７１Ｘから露出する配線層２４の表面上に金属層を形成し、その金属層に外部接続端子７２を接続するようにしてもよい。金属層の例としては、Ａｕ層や、Ｎｉ層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／Ｐｄ層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。なお、開口部７１Ｘから露出する配線層２４（あるいは、配線層２４にＯＳＰ膜や金属層が形成されている場合には、それらＯＳＰ膜又は金属層）自体を、外部接続端子としてもよい。
【００３８】
絶縁層６１の上面６１ａには、ソルダーレジスト層８１が形成されている。ソルダーレジスト層８１は、絶縁層６１の上面６１ａと配線層６２の一部を覆うように形成されている。ソルダーレジスト層８１は、配線層６２の上面の一部（図１（ａ）ではパッド部６２Ｖ，６２Ｇの一部）を外部接続用パッドＰ２として露出する開口部８１Ｘを有している。ソルダーレジスト層８１の材料としては、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。
【００３９】
この外部接続用パッドＰ２には、外部接続端子８２が形成されている。外部接続端子８２は、例えば、はんだバンプである。この外部接続端子８２には、上述の半導体素子１００がフリップチップ接続されている。
【００４０】
なお、必要に応じて、ソルダーレジスト層８１の開口部８１Ｘから露出する配線層６２の表面上にＯＳＰ処理を施してＯＳＰ膜を形成し、そのＯＳＰ膜に外部接続端子８２を接続するようにしてもよい。また、開口部８１Ｘから露出する配線層６２の表面上に金属層を形成し、その金属層に外部接続端子８２を接続するようにしてもよい。金属層の例としては、Ａｕ層や、Ｎｉ層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／Ｐｄ層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。なお、開口部８１Ｘから露出する配線層６２（あるいは、配線層６２にＯＳＰ膜や金属層が形成されている場合には、それらＯＳＰ膜又は金属層）自体を、外部接続端子としてもよい。
【００４１】
配線基板１と半導体素子１００との間には、アンダーフィル樹脂１０１が充填されている。アンダーフィル樹脂１０１の材料としては、例えばエポキシ樹脂などの絶縁性樹脂を用いることができる。アンダーフィル樹脂１０１は、配線基板１と半導体素子１００との間の接続部分の接続強度を向上させる。
【００４２】
（製造工程）
次に、上述の配線基板１の製造工程を説明する。
図３（ａ）に示す基板本体１０を形成する。詳述すると、先ず、コア基板１１を用意する。コア基板１１は、例えば銅張積層板（Copper Clad Laminate：ＣＣＬ）を用いることができる。このコア基板１１に貫通孔１１Ｘを形成し、電解めっきや導電性ペースト充填等の方法によって貫通孔１１Ｘの内部に貫通電極１２を形成する。その後、サブトラクティブ法によって配線層１３，１４を形成する。
【００４３】
次に、配線層１３，１４を覆う絶縁層２１，３１を形成する。例えば、絶縁層２１，３１の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの有機樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。絶縁層２１，３１は、例えば樹脂フィルムを真空ラミネートし、加熱して硬化することにより得られる。なお、ペースト状や液状の樹脂の塗布と加熱により絶縁層２１，３１を形成してもよい。
【００４４】
次に、絶縁層２１の下面の配線層２２と、絶縁層３１の上面の配線層３２とを形成する。絶縁層２１，３１にそれぞれ開口部を形成し、必要であればデスミア処理した後、例えばセミアディティブ法により配線層２２，３２を形成する。
【００４５】
次に、配線層２２，３２を覆う絶縁層２３，３３を形成する。例えば、絶縁層２３，３３の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの有機樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。絶縁層２３，３３は、例えば樹脂フィルムを真空ラミネートし、加熱して硬化することにより得られる。なお、ペースト状や液状の樹脂の塗布と加熱により絶縁層２３，３３を形成してもよい。
【００４６】
次に、絶縁層２３の下面の配線層２４と、絶縁層３３の上面の配線層３４とを形成する。絶縁層２３，３３にそれぞれ開口部を形成し、必要であればデスミア処理した後、例えばセミアディティブ法により配線層２４，３４を形成する。配線層３４の配線パターンは、電源用ランド３４Ｖと接地用ランド３４Ｇとを含む。
【００４７】
図３（ｂ）に示すように、基板本体１０の上面、つまり絶縁層３３と配線層３４を覆う樹脂層２０１を形成する。樹脂層２０１は、例えば、感光性を有する樹脂フィルムを用い、この樹脂フィルムを真空ラミネートして形成することができる。樹脂フィルムの材料としては、例えば感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いることができる。
【００４８】
次に、樹脂層２０１を露光及び現像して図４（ａ）に示すポスト部材４１及び枠部材４２を得る。
次に、図４（ｂ）に示すように、絶縁層３３及び配線層３４の上面に、接着剤層５４によって薄膜コンデンサ５０を載置する。図１（ｂ）に示すように、薄膜コンデンサ５０には、その薄膜コンデンサ５０を厚さ方向に貫通する基準孔５０ａが形成されている。この基準孔５０ａに図４（ｂ）に示すポスト部材４１を挿通する。この基準孔５０ａに挿通されたポスト部材４１により、薄膜コンデンサ５０が位置決めされ、絶縁層３３及び配線層３４の上面に配置される。そして、配線層３４に含まれる電源用ランド３４Ｖの上方に第２電極５３の開口部５３Ｘが位置し、接地用ランド３４Ｇの上方に第１電極５２の開口部５２Ｘが位置する。
【００４９】
図５（ａ）に示すように、薄膜コンデンサ５０とポスト部材４１と枠部材４２とを覆う絶縁層６１を形成する。絶縁層６１は、例えばペースト状や液状の樹脂の塗布し、加熱して硬化することにより得られる。なお、樹脂フィルムを真空ラミネートと加熱により絶縁層６１を形成してもよい。
【００５０】
図５（ｂ）に示すように、絶縁層６１にビア孔６１Ｖ，６１Ｇを形成する。ビア孔６１Ｖ，６１Ｇは、例えばＣＯ２レーザやＵＶ−ＹＡＧレーザ等のレーザ加工機を用いることができる。絶縁層６１の上面６１ａから、薄膜コンデンサ５０の開口部５２Ｘ，５３Ｘに位置合せしてレーザ光を照射してビア孔６１Ｖ，６１Ｇを形成する。これにより、ビア孔６１Ｖの内面において薄膜コンデンサ５０の第１電極５２の端部が露出し、ビア孔６１Ｇの内面において薄膜コンデンサ５０の第２電極５３の端部が露出する。レーザ加工により、絶縁層６１と薄膜コンデンサ５０の第１電極５２及び誘電体層５１と接着剤層５４とを貫通するビア孔６１Ｖと、絶縁層６１と薄膜コンデンサ５０の誘電体層５１及び第２電極５３と接着剤層５４とを貫通するビア孔６１Ｇとを容易に形成できる。
【００５１】
この工程において、薄膜コンデンサ５０を貫通する部位で、ビア孔６１Ｇの径（加工径）を第１電極５２の開口部５２Ｘの径よりも小さな径とするとともに、ビア孔６１Ｖの径（加工径）を第２電極５３の開口部５３Ｘよりも小さな径とする。これにより、ビア孔６１Ｖの内面と薄膜コンデンサ５０の第２電極５３の開口部５３Ｘとの間に接着剤層５４が残存し、ビア孔６１Ｇの内面と薄膜コンデンサ５０の第１電極５２の開口部５２Ｘとの間に絶縁層６１が残存する。
【００５２】
図６（ａ）に示すように、配線層６２を形成する。詳述すると、絶縁層６１の上面６１ａと、ビア孔６１Ｖ，６１Ｇの内面と、ビア孔６１Ｖ，６１Ｇにより露出された配線層３４の上面（電源用ランド３４Ｖと接地用ランド３４Ｇの上面）にシード層（図示略）を形成する。シード層の材料としては、例えば銅や銅合金を用いることができる。シード層は、例えば無電解めっき法やスパッタ法により形成することができる。
【００５３】
次に、シード層を覆い、所定の位置に開口部を有するレジスト層（図示略）を形成する。開口部の位置は、次に形成する配線層に対応する位置である。レジスト層は、例えば次工程のめっき工程に耐性を有する材料を用いることができる。
【００５４】
次いで、シード層を給電電極に利用した電解めっき法（電解銅めっき法）により、レジスト層の開口部内に露出するシード層上にめっき金属を析出成長させる。そして、レジスト層を例えばアッシング処理やアルカリ性の剥離液を用いて除去し、露出するシード層をエッチングにより除去する。これにより、配線層６２を形成する。
【００５５】
図６（ｂ）に示すように、開口部７１Ｘを有するソルダーレジスト層７１と、開口部８１Ｘを有するソルダーレジスト層８１を形成する。ソルダーレジスト層７１は、例えば、感光性のソルダレジストフィルムをラミネートし、又は液状のソルダーレジストを塗布し、当該レジストをフォトリソグラフィ法により露光・現像して所要の形状にパターニングすることにより得られる。同様に、ソルダーレジスト層８１は、例えば、感光性のソルダレジストフィルムをラミネートし、又は液状のソルダーレジストを塗布し、当該レジストをフォトリソグラフィ法により露光・現像して所要の形状にパターニングすることにより得られる。
【００５６】
そして、ソルダーレジスト層７１の開口部７１Ｘから露出する配線層２４の下面（外部接続用パッドＰ１）に、図１（ａ）に示す外部接続端子７２を形成する。外部接続端子７２は、たとえばはんだバンプである。このはんだバンプは、外部接続用パッドＰ１に搭載したはんだボールや、外部接続用パッドＰ１に塗布したはんだペーストをリフローして形成することができる。
【００５７】
同様に、ソルダーレジスト層８１の開口部８１Ｘから露出する配線層６２の上面（外部接続用パッドＰ２）に、図１（ａ）に示す外部接続端子８２を形成する。外部接続端子７２は、たとえばはんだバンプである。このはんだバンプは、外部接続用パッドＰ２に搭載したはんだボールや、外部接続用パッドＰ２に塗布したはんだペーストをリフローして形成することができる。
【００５８】
（比較例の製造方法）
ここで、比較例の製造方法を説明する。なお、本実施形態と同じ部材については同じ符号を付してその説明の一部又は全てを省略する。
【００５９】
図７（ａ）に示すように、基板本体１０の配線層３４を覆う絶縁層２１０を形成する。次に、図７（ｂ）に示すように、絶縁層２１０の上面に、接着剤層５４を介して薄膜コンデンサ５０を搭載する。
【００６０】
図８（ａ）に示すように、薄膜コンデンサ５０を覆う絶縁層２１１を形成する。次に、図８（ｂ）に示すように、絶縁層２１１の上面から、配線層３４を露出するビア孔２１１Ｘを例えばレーザ加工機により形成する。そして、このビア孔２１１Ｘのビア配線を含む配線層（図示略）を形成する。
【００６１】
（作用）
上述の比較例において、図７（ｂ）に示すように、薄膜コンデンサ５０を搭載する際、絶縁層２１０を通して例えば配線層３４と同様に絶縁層３３の上面に形成されたアライメントマークの位置を確認し、そのアライメントマークの位置に基づいて薄膜コンデンサ５０を位置合せする必要がある。絶縁層２１０により覆われたアライメントマークは確認し難く、薄膜コンデンサ５０を配置する位置精度が低下する。
【００６２】
また、薄膜コンデンサ５０は、絶縁層２１１により覆われている。この絶縁層２１１を形成する際の工程において、例えば樹脂フィルムを貼付するときの圧力や、樹脂の収縮等によって薄膜コンデンサ５０に位置ずれが生じる。このため、薄膜コンデンサ５０の位置にばらつきが生じる、つまり薄膜コンデンサ５０の位置精度が低下する。
【００６３】
上述の位置精度に応じて、ビア孔２１１Ｘの形成に大きなマージンが必要となる。例えば、ビア孔２１１Ｘの径（加工径）を小さくすることで、１つのビア孔２１１Ｘにおいて、薄膜コンデンサ５０の第１電極の端部と第２電極の端部とが露出するのを防止する。しかし、ビア孔２１１Ｘの径を小さくすると、そのビア孔２１１Ｘに形成するビア配線の径が小さくなり、ビア配線と配線層３４や薄膜コンデンサ５０の第１電極５２、第２電極５３との接続信頼性が低下する虞がある。
【００６４】
これに対し、本実施形態では、基板本体１０の上面にポスト部材４１を形成する。そして、薄膜コンデンサ５０の基準孔５０ａにポスト部材４１を挿通し、薄膜コンデンサ５０を基板本体１０に搭載した。従って、絶縁層を通してアライメントマークを確認するなどの処理を行うことなく、薄膜コンデンサ５０を位置合せできる。
【００６５】
基板本体１０の上面には、薄膜コンデンサ５０を囲む枠部材４２が形成されている。枠部材４２は、薄膜コンデンサ５０を覆う絶縁層６１の充填を容易にする。従って、枠部材４２により、薄膜コンデンサ５０を覆う絶縁層６１を容易に形成できる。
【００６６】
また、ポスト部材４１によって薄膜コンデンサ５０が基板本体１０の上面で移動することを防止できる。このため、薄膜コンデンサ５０の搭載精度を向上できる。
図１（ｂ）に示すように、本実施形態では、ポスト部材４１の側面と基準孔５０ａの側壁は接している。ポスト部材４１の側面と基準孔５０ａの側壁が接するように、ポスト部材４１の大きさ（直径）と基準孔５０ａの大きさ（直径）を同径とした場合、絶縁層６１を形成する際の押圧力による薄膜コンデンサ５０の移動を防止し、薄膜コンデンサ５０の搭載精度を向上できる。
【００６７】
基板本体１０の上面に設けたポスト部材４１により、薄膜コンデンサ５０を精度よく搭載することができる。このため、薄膜コンデンサ５０を覆う絶縁層６１に形成するビア孔６１Ｖ，６１Ｇについて、大きなマージンを必要としない。このため、ビア孔６１Ｖ，６１Ｇを大きくすることができる。これにより、ビア孔６１Ｖに形成するビア配線６２Ｖと配線層３４の電源用ランド３４Ｖとの間の接続面積、ビア配線６２Ｖと薄膜コンデンサ５０の第１電極５２との間の接続面積を大きくすることができ、接続信頼性を向上できる。同様に、ビア孔６１Ｇに形成するビア配線６２Ｇと配線層３４の接地用ランド３４Ｇとの間の接続面積、ビア配線６２Ｇと薄膜コンデンサ５０の第２電極５３との間の接続面積を大きくすることができ、接続信頼性を向上できる。
【００６８】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）配線基板１は、実装される半導体素子１００の電源電圧の変動を抑制する薄膜コンデンサ５０を内蔵している。配線基板１は、基板本体１０を有し、その基板本体１０の上面にポスト部材４１を有している。そして、薄膜コンデンサ５０は、薄膜コンデンサ５０の基準孔５０ａにポスト部材４１を挿通し、基板本体１０に搭載されている。従って、絶縁層を通してアライメントマークを確認するなどの処理を行うことなく、薄膜コンデンサ５０を位置合せできる。これにより、薄膜コンデンサ５０の搭載精度を向上できる。
【００６９】
（２）基板本体１０の上面には、薄膜コンデンサ５０を囲む枠部材４２が形成されている。枠部材４２により、薄膜コンデンサ５０を覆う絶縁層６１を容易に形成できる。
（３）ポスト部材４１によって薄膜コンデンサ５０が基板本体１０の上面で移動することを防止できる。このため、薄膜コンデンサ５０の搭載精度を向上できる。
【００７０】
（４）ポスト部材４１の側面と基準孔５０ａの側壁は接している。ポスト部材４１の側面と基準孔５０ａの側壁が接するように、ポスト部材４１の大きさ（直径）と基準孔５０ａの大きさ（直径）を同径とした場合、絶縁層６１を形成する際の押圧力による薄膜コンデンサ５０の移動を防止し、薄膜コンデンサ５０の搭載精度を向上できる。
【００７１】
（５）基板本体１０の上面に設けたポスト部材４１により、薄膜コンデンサ５０を精度よく搭載することができる。このため、薄膜コンデンサ５０を覆う絶縁層６１に形成するビア孔６１Ｖ，６１Ｇについて、大きなマージンを必要としない。このため、ビア孔６１Ｖ，６１Ｇを大きくすることができる。これにより、ビア孔６１Ｖに形成するビア配線６２Ｖと配線層３４の電源用ランド３４Ｖとの間の接続面積、ビア配線６２Ｖと薄膜コンデンサ５０の第１電極５２との間の接続面積を大きくすることができ、接続信頼性を向上できる。同様に、ビア孔６１Ｇに形成するビア配線６２Ｇと配線層３４の接地用ランド３４Ｇとの間の接続面積、ビア配線６２Ｇと薄膜コンデンサ５０の第２電極５３との間の接続面積を大きくすることができ、接続信頼性を向上できる。
【００７２】
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記実施形態では、図１（ｂ）に示すように、ポスト部材４１の大きさ（直径）と基準孔５０ａの大きさ（直径）を同径とした。これに対し、図９に示すように、ポスト部材４１の側面と基準孔５０ａの側壁の間に隙間が設けられていてもよい。例えば、ポスト部材４１の大きさ（直径）を基準孔５０ａの大きさ（直径）よりも小さくすることで隙間を設けることができる。隙間があっても、薄膜コンデンサ５０とポスト部材４１とを覆う絶縁層６１を形成する際の薄膜コンデンサ５０の位置ずれを抑制でき、薄膜コンデンサの搭載精度を向上できる。そして、隙間を設けることで、薄膜コンデンサ５０をポスト部材４１に挿入が容易になると共に、隙間に絶縁層６１が入り込むため強度を向上させることができる。
【００７３】
・上記実施形態では、１つの薄膜コンデンサ５０を実装したが、複数の薄膜コンデンサを実装するようにしてもよい。
図１０に示すように、例えば２つの薄膜コンデンサ５０を実装する。この場合であっても、ポスト部材４１によって各薄膜コンデンサ５０を位置合せできる。なお、図１０は、薄膜コンデンサ５０を搭載した状態を示す。薄膜コンデンサ５０の搭載後、上記実施形態と同様に、絶縁層６１等が形成された配線基板を提供できる。
【００７４】
・上記実施形態は、コア基板１１を有する配線基板１としたが、コア基板を有していない配線基板（コアレス基板）としてもよい。
・上記実施形態に対し、配線層の層数を適宜変更してもよい。また、複数の半導体素子を実装可能な配線基板としてもよい。また、半導体素子以外の電子部品（例えば、インダクタ、抵抗等）を実装するようにしてもよい。
【００７５】
・上記実施形態において、感光性を有する絶縁樹脂によりポスト部材４１を形成したが、例えば銅等の金属を用いてもよい。また、ポスト部材４１と枠部材４２とを同じ材料により形成したが、互いに異なる材料により形成することもできる。
【符号の説明】
【００７６】
１  配線基板
５０  薄膜コンデンサ
５０ａ  基準孔
５１  誘電体層
５２  第１電極
５３  第２電極
５４  接着剤層
３３  絶縁層
３４  配線層
３４Ｖ  電源用ランド
３４Ｇ  接地用ランド
６１  絶縁層
６１Ｖ，６１Ｇ  ビア孔
６２  配線層
６３Ｖ  パッド部
６３Ｇ  パッド部
４１  ポスト部材
１００  半導体素子
【図１】
2018195732.tif 000003
【図２】
2018195732.tif 000004
【図３】
2018195732.tif 000005
【図４】
2018195732.tif 000006
【図５】
2018195732.tif 000007
【図６】
2018195732.tif 000008
【図７】
2018195732.tif 000009
【図８】
2018195732.tif 000010
【図９】
2018195732.tif 000011
【図１０】
2018195732.tif 000012