(57)【要約】      （修正有）【課題】オフリーク電流と電流コラプス現象の双方を改善することができるとともに、放熱が良好な半導体装置を提供する。【解決手段】基板１０の上に、化合物半導体により形成された、バッファ層１１と、バッファ層１１の上に形成された第１の半導体層２１と、第１の半導体層２１の上に形成された第２の半導体層２２と、第２の半導体層２２の上に形成されたゲート電極３１、ソース電極３２及びドレイン電極３３と、ゲート電極３１の下に形成された放熱部５０と、を有する。ゲート電極３１と放熱部５０との間には、第２の半導体層２２及び第１の半導体層２１の全部または一部が存在しており、放熱部５０は、放熱層５３と、バッファ層１１及び第１の半導体層２１と放熱層５３との間に形成された第１の中間層５１と、を含む。放熱層５３は、炭素を含む材料により形成されている。【選択図】図２
2018041785.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に、化合物半導体により形成されたバッファ層と、
前記バッファ層の上に、化合物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、化合物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
前記ゲート電極の下に形成された放熱部と、
を有し、
前記ゲート電極と前記放熱部との間には、前記第２の半導体層及び第１の半導体層の全部または一部が存在しており、
前記放熱部は、放熱層と、前記バッファ層及び前記第１の半導体層と前記放熱層との間に形成された第１の中間層と、を含むものであって、
前記放熱層は、炭素を含む材料により形成されていることを特徴とする半導体装置。
【請求項２】
前記第１の中間層と前記放熱層との間には、第２の中間層が設けられており、
前記第２の中間層は、前記第１の中間層に含まれる元素と、炭素の双方を含む材料により形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の中間層は、ＳｉＣ、ＡｌＣ、ＳｉＣＮ、窒化炭素のうちのいずれかを含む材料により形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第１の中間層は、ＳｉＮまたはＡｌＮを含む材料により形成されていることを特徴とする請求項１から３のいずれかに記載の半導体装置。
【請求項５】
前記第１の中間層は、ＳｉＣ、ＡｌＣ、ＳｉＣＮ、窒化炭素のうちのいずれかを含む材料により形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記化合物半導体は窒化物半導体であることを特徴とする請求項１から５のいずれかに記載の半導体装置。
【請求項７】
前記放熱層は、ダイヤモンド、カーボンナノチューブ、グラフェン、ナノダイヤモンドのいずれかを含むものにより形成されていることを特徴とする請求項１から６のいずれかに記載の半導体装置。
【請求項８】
前記放熱部は、前記ゲート電極と前記ドレイン電極との間の領域の下にも形成されていることを特徴とする請求項１から７のいずれかに記載の半導体装置。
【請求項９】
前記放熱部は、前記ゲート電極と前記ソース電極との間の領域の下にも形成されていることを特徴とする請求項１から８のいずれかに記載の半導体装置。
【請求項１０】
前記放熱部は、前記基板の裏面にも形成されていることを特徴とする請求項１から９のいずれかに記載の半導体装置。
【請求項１１】
基板の上に、化合物半導体により、バッファ層、第１の半導体層、第２の半導体層を順に形成する工程と、
前記基板の裏面に溝を形成する工程と、
前記溝及び前記基板の裏面に第１の中間層を形成する工程と、
前記第１の中間層の上に放熱層を形成して前記溝を埋め込み、前記第１の中間層と前記放熱層とを含む放熱部を形成する工程と、
前記第２の半導体層の上に、ゲート電極、ソース電極、ドレイン電極を形成する工程と、
を有し、
前記放熱部は、前記ゲート電極の下に形成されており、
前記放熱層は、炭素を含む材料により形成されていることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのため、ＧａＮ等の窒化物半導体は、高電圧動作かつ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
【０００３】
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えば、ＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層とし、電子供給層としてＡｌＧａＮを用いたＨＥＭＴや、電子供給層としてＩｎＡｌＧａＮを用いたＨＥＭＴが注目されている。特に、電子供給層としてＩｎＡｌＧａＮを用いたＨＥＭＴは、電子供給層としてＡｌＧａＮを用いたＨＥＭＴに対して２〜３倍高い密度の２次元電子ガス２ＤＥＧ（Two-Dimensional Electron Gas：２次元電子ガス）が得られ、デバイスの高出力化に有利である。また、大電流動作を実現するためデバイスのゲート長を短縮することが一般的に行われる。
【０００４】
ところで、上記の窒化物半導体を用いたＨＥＭＴでは、ドレイン電圧を高くしていくと、ゲートがピンチオフ電圧以下の状態、即ち、トランジスタがオフ状態であるにも関わらず、ゲート電極下を迂回するオフリーク電流が流れる場合がある。
【０００５】
また、ＧａＮ−ＨＥＭＴでは、サファイアやＳｉＣ等の基板の上にＧａＮ等を結晶成長させるため、基板の上にバッファ層を形成し、形成されたバッファ層の上に、ＧａＮ結晶を形成している。このように形成されるバッファ層は、結晶の品質が良好ではなく、不純物元素を多く含有している場合や、点欠陥や転位等の格子欠陥が高密度で存在している。
【０００６】
バッファ層におけるこれらの不純物や結晶欠陥は、バッファ層中に電子トラップ準位を形成するため、トランジスタ動作時においてはこれらの電子トラップが電子を捕獲・放出し、電流コラプス現象が生じる。特に、ゲート電極の下に位置するバッファ層への電子の注入は起こりやすく、ゲート電極の下のバッファ層が大きな電流コラプス現象の原因となっている。
【０００７】
オフリーク電流と電流コラプス現象の双方の課題を解決する構造として、ゲート電極の下の半導体層を裏面側より除去し、溝を形成する方法や、この溝をＳｉＮ等により埋め込む方法等が開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−１１７８８５号公報
【特許文献２】特許第５６７８５１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、ＧａＮ−ＨＥＭＴは、高出力の用途等に用いられるため発熱しやすい。しかしながら、基板の裏面に溝が形成された構造のものや、この溝をＳｉＮ等により埋め込んだ構造のものは、放熱されにくいため、熱が溜まりたすい。このため、ＧａＮ−ＨＥＭＴが高温になり、破壊等される場合がある。
【００１０】
従って、オフリーク電流と電流コラプス現象の双方を改善することができ、高温になりにくい半導体装置が求められている。
【課題を解決するための手段】
【００１１】
本実施の形態の一観点によれば、基板の上に、化合物半導体により形成されたバッファ層と、前記バッファ層の上に、化合物半導体により形成された第１の半導体層と、前記第１の半導体層の上に、化合物半導体により形成された第２の半導体層と、前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、前記ゲート電極の下に形成された放熱部と、を有し、前記ゲート電極と前記放熱部との間には、前記第２の半導体層及び第１の半導体層の全部または一部が存在しており、前記放熱部は、放熱層と、前記バッファ層及び前記第１の半導体層と前記放熱層との間に形成された第１の中間層と、を含むものであって、前記放熱層は、炭素を含む材料により形成されていることを特徴とする。
【発明の効果】
【００１２】
開示の半導体装置によれば、半導体装置が高温になることなく、オフリーク電流と電流コラプス現象の双方を改善することができる。
【図面の簡単な説明】
【００１３】
【図１】電流素子膜が形成されている半導体装置の構造図
【図２】第１の実施の形態における半導体装置の構造図
【図３】半導体装置のシミュレーションモデル図
【図４】シミュレーションにより得られた半導体装置のオフリーク特性図
【図５】シミュレーションにより得られた半導体装置の電流コラプス現象の説明図
【図６】シミュレーションにより得られた半導体装置の熱分布の説明図
【図７】第１の実施の形態における半導体装置の放熱の説明図
【図８】第１の実施の形態における半導体装置の製造方法の工程図（１）
【図９】第１の実施の形態における半導体装置の製造方法の工程図（２）
【図１０】第１の実施の形態における半導体装置の製造方法の工程図（３）
【図１１】第２の実施の形態における半導体装置の構造図
【図１２】第２の実施の形態における半導体装置の変形例の構造図（１）
【図１３】第２の実施の形態における半導体装置の変形例の構造図（２）
【図１４】第２の実施の形態における半導体装置の変形例の構造図（３）
【図１５】第２の実施の形態における半導体装置の変形例の構造図（４）
【図１６】第３の実施の形態における半導体装置の構造図
【図１７】第４の実施の形態における半導体装置の構造図
【図１８】第５の実施の形態における半導体装置の構造図
【図１９】第６の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図
【図２０】第６の実施の形態における電源装置の回路図
【図２１】第６の実施の形態における高出力増幅器の構造図
【発明を実施するための形態】
【００１４】
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
【００１５】
〔第１の実施の形態〕
最初に、図１に基づき、窒化物半導体を用いた半導体装置であって、ゲート電極の下の半導体層を裏面より除去することにより溝を形成し、この溝をＳｉＮにより埋め込んだ構造の半導体装置について説明する。この半導体装置はＧａＮ−ＨＥＭＴであり、図１に示すように、基板９１０の上に、不図示の核形成層、バッファ層９１１、電子走行層９２１、電子供給層９２２が形成されている。電子供給層９２２の上には、ゲート電極９３１、ソース電極９３２、ドレイン電極９３３が形成されている。
【００１６】
基板９１０は、Ｓｉ基板が用いられている。核形成層は、ＡｌＮ等により形成されており、バッファ層９１１は、ＡｌＧａＮやＧａＮ等により形成されている。電子走行層９２１は、ＧａＮにより形成されており、電子供給層９２２は、ＡｌＧａＮにより形成されている。これにより、電子走行層９２１と電子供給層９２２との界面近傍における電子走行層９２１には、２ＤＥＧ９２１ａが生成される。
【００１７】
また、ゲート電極９３１の下には、基板９１０の裏面側より、基板９１０、バッファ層９１１、電子走行層９２１の一部を除去することにより溝を形成し、この溝をＳｉＮにより埋め込むことにより電流抑止膜９４０が形成されている。ＳｉＮは絶縁体であるため、ゲート電極９３１の下にＳｉＮにより電流抑止膜９４０を形成することにより、オフリーク電流と電流コラプス現象の双方を改善することができる。
【００１８】
ところで、ＧａＮ−ＨＥＭＴは高出力を得るため、高電圧で大電流が流されるが、流れる電流が大きいため、発熱し高温になりやすい。しかしながら、電流抑止膜９４０がＳｉＮにより形成されている場合、ＳｉＮの熱伝導率は３Ｗ／ｍＫとＧａＮの熱伝導率１６０Ｗ／ｍＫに比べて極めて低い。従って、電流抑止膜９４０を介しての放熱はされにくく、半導体装置に熱が溜まるため、故障の原因となりやすい。
【００１９】
（半導体装置）
次に、第１の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、図２に示すように、基板１０の上に、不図示の核形成層、バッファ層１１、電子走行層２１、電子供給層２２が形成されている。電子供給層２２の上には、ゲート電極３１、ソース電極３２、ドレイン電極３３が形成されている。尚、本願においては、電子走行層２１を第１の半導体層と記載し、電子供給層２２を第２の半導体層と記載する場合がある。
【００２０】
基板１０は、Ｓｉ、ＳｉＣ、サファイア、ＧａＮ等により形成された基板を用いることができるが、本実施の形態においては、基板１０にはＳｉ基板を用いている。核形成層は、膜厚が約１６０ｎｍのＡｌＮ層により形成されており、バッファ層１１は、組成を変えたＡｌＧａＮを交互に積層した多層膜等により形成されており、膜厚は約５００ｎｍである。電子走行層２１は膜厚が１μｍのＧａＮ層により形成されており、電子供給層２２は、膜厚が２０ｎｍのＡｌ０．２Ｇａ０．８Ｎ層により形成されている。電子供給層２２は、ＡｌＧａＮ以外にも、ＩｎＡｌＧａＮや、ＩｎＡｌＮにより形成したものであってもよい。また、図示はされてはいないが、電子供給層２２の上には、ＧａＮやｎ−ＧａＮによりキャップ層を形成してもよい。
【００２１】
本実施の形態における半導体装置では、ゲート電極３１が形成されている領域の下には、放熱部５０が形成されている。放熱部５０は、ゲート電極３１が形成されている領域の基板１０の裏面１０ａより、基板１０、バッファ層１１、電子走行層２１の一部を除去することにより溝を形成し、この溝を埋め込むことにより形成されている。溝は、電子走行層２１の厚さが約２００ｎｍとなるまで形成する。放熱部５０は、この溝に第１の中間層５１、第２の中間層５２、放熱層５３を積層することにより形成されている。第１の中間層５１は、ＳｉＮ、ＳｉＯ２、ＡｌＮ、Ａｌ２Ｏ３、ＳｉＣＮ、ＳｉＣ等の絶縁性を有する膜により形成されており、膜厚は１０ｎｍ以下、例えば、約５ｎｍである。尚、第１の中間層５１は、絶縁膜により形成されていることが好ましい。第２の中間層５２は、ＳｉＣ等により形成されているが、ＳｉＣＮにより形成してもよく、膜厚は、１０ｎｍ以下、例えば、約５ｎｍである。放熱層５３は、カーボンナノチューブ、グラフェン、ダイヤモンド、ナノダイヤモンド等のＣ（炭素）を含む材料であって、熱伝導率の高い材料により形成されている。本実施の形態においては、ダイヤモンドにより形成されている。
【００２２】
第２の中間層５２をＳｉＣにより形成することにより、第２の中間層５２と放熱層５３との付着力を高めることができる。即ち、ＳｉＣはＣ（炭素）を含んでおり、放熱層５３はダイヤモンド等の炭素を含む材料により形成されており、第２の中間層５２と放熱層５３は、ともに炭素を含んでいるため、第２の中間層５２と放熱層５３との間の付着力を高めることができる。
【００２３】
また、第２の中間層５２を窒化物半導体層と放熱層５３との間に設けることにより、窒化物半導体層から放熱層５３へのフォノン輸送を促進させことができる。従って、ＳｉＣにより形成された第２の中間層５２の役割は、界面におけるフォノン介在であるため、厚くする必要はないため、膜厚は、１０ｎｍ以下、例えば、５ｎｍ程度と薄くてよい。
【００２４】
また、第１の中間層５１は、Ｓｉを含むＳｉＮ、ＳｉＯ２により形成した場合には、同じＳｉを含む第２の中間層５２との間の付着力を高めることができる。第１の中間層５１は、Ｎを含むＳｉＮ、ＡｌＮにより形成した場合には、同じＮを含む窒化物半導体との間の付着力を高めることができる。よって、第１の中間層５１をＳｉＮにより形成することにより、第２の中間層５２と第１の中間層５１との間の付着力、第１の中間層５１と窒化物半導体層のと付着力の双方を高めることができる。
【００２５】
尚、第１の中間層５１をＡｌＮ等により形成する場合には、第２の中間層５２は炭素とアルミニウムにより形成されたＡｌＣ（炭化アルミニウム）等により形成することが好ましい。また、第１の中間層５１をＡｌＮやＳｉＮにより形成する場合には、第２の中間層５２は窒化炭素等により形成することが好ましい。更には、第２の中間層５２は、ＳｉＡｌＮにより形成してもよい。
【００２６】
放熱層５３が導電性を有している場合、ゲート電極３１と放熱層５３との間に挟まれた窒化物半導体層により容量が形成されるため、放熱層５３は導電性の低い材料により形成されていることが好ましい。
【００２７】
（半導体装置の特性）
次に、本実施の形態における半導体装置の特性について説明する。最初に、本実施の形態における半導体装置におけるオフリーク特性について説明する。図３は、本実施の形態における半導体装置のオフリーク特性を説明するために用いたシミュレーションモデルである。このモデルでは、基板１０は、厚さが約３７０ｎｍのＳｉＣにより形成されており、バッファ層１１の膜厚は約３０ｎｍ、電子走行層２１の膜厚は約６００ｎｍ、電子供給層２２の膜厚は約２０ｎｍである。電子供給層２２の上には、膜厚が５０ｎｍのＳｉＮにより保護膜６０が形成されている。ゲート電極３１の幅Ｌｇは２００ｎｍ、ゲート電極３１とソース電極３２との間隔Ｌｓｇは１．５μｍであり、ゲート電極３１とドレイン電極３３との間の間隔Ｌｄｇは３．５μｍである。ゲート電極３１の直下に形成される溝７０の深さを変えることにより、ゲート電極３１の直下の領域の電子走行層２１の厚さｔｃを変えて、シミュレーションを行った。尚、溝の幅Ｗｔは４００ｎｍである。
【００２８】
図４は、図３に示すシミュレーションモデルにおいて、溝７０の深さを変えた場合におけるゲート電圧とドレイン電流との関係を示す。尚、ドレイン−ソース電圧は２０Ｖとし、ＯＮの際に印加されるゲート電圧は＋２Ｖ、ＯＦＦの際に印加されるゲート電圧は−４Ｖであるものとする。溝が形成されていない場合では、オフ状態にするためゲート電圧を下げても、オフリーク電流が１×１０−２Ａ／ｍｍ以上流れる。溝７０を深くすることにより、即ち、ゲート電極３１の直下の領域の電子走行層２１の厚さｔｃを薄くすることにより、オフリーク電流は減少し、ゲート電極３１の直下の領域の電子走行層２１の厚さｔｃが４００ｎｍ以下になると、オフリーク電流が急激に減少する。また、電子走行層２１の厚さｔｃが２００ｎｍでは、オフリーク電流が１×１０−６Ａ／ｍｍ以下となり、溝７０を形成しない場合に比べて、オフリーク電流を５桁程度低減することができ、ＯＮ／ＯＦＦ比が６桁以上の良好なオフ特性を得ることができる。尚、上記においては、溝７０を形成した場合について説明したが、本実施の形態における半導体装置のように、溝７０に放熱部５０が形成されている場合も同様である。
【００２９】
次に、本実施の形態における半導体装置における電流コラプス現象の抑制について、図５に基づき説明する。
【００３０】
図５は、図３に示すシミュレーションモデルにおいて、溝７０の深さを変えた場合における電流コラプス現象の特性を調べたものである。このシミュレーションでは、バッファ層１１以外の電子のトラップについても考慮している。具体的には、最初から１×１０−３ｓｅｃまでは、ドレイン−ソース電圧Ｖｄｓを２０Ｖ、ゲート電圧Ｖｇを−１Ｖ印加する。これにより半導体装置はオン状態となり、所定のドレイン電流が流れる。この後、１×１０−３ｓｅｃ〜１．５×１０−３ｓｅｃの間、ドレイン−ソース電圧Ｖｄｓを４０Ｖ、ゲート電圧Ｖｇを−５Ｖ印加する。これにより半導体装置はオフ状態となり、ドレイン電流の流れが止まる。この後、１．５×１０−３ｓｅｃ以降、ドレイン−ソース電圧Ｖｄｓを２０Ｖ、ゲート電圧Ｖｇを−１Ｖ印加する。これにより半導体装置はオン状態となり、所定のドレイン電流が流れるはずであるが、電流コラプス現象が発生している場合には、すぐには所定の電流には達せず、流れはじめの電流は所定の電流よりも低くなる。
【００３１】
具体的には、図５に示すように、溝が形成されていない場合では、オフ状態の後にオン状態にしても、電流コラプス現象により、ドレイン電流は元の半分程度しか流れず、すぐには元の電流値まで回復しない。また、半導体装置に溝７０を形成し、ゲート電極３１の直下の領域の電子走行層２１の厚さｔｃを５００ｎｍとした場合では、電流コラプス現象は若干は抑制されるものの、ドレイン電流は元の８割程度である。更に、半導体装置に形成される溝７０を深くし、ゲート電極３１の直下の領域の電子走行層２１の厚さｔｃを２００ｎｍとした場合では、電流コラプス現象は抑制され、ドレイン電流は元の９５％程度流れる。尚、上記においては、溝７０を形成した場合について説明したが、本実施の形態における半導体装置のように、溝７０に放熱部５０が形成されている場合も同様である。
【００３２】
また、オン電流を十分に流すためには、電子走行層２１の厚さは、５０ｎｍ以上であることが好ましい。以上より、本実施の形態における半導体装置は、ゲート電極３１の直下の領域の電子走行層２１の厚さｔｃは、５０ｎｍ以上、５００ｎｍ以下が好ましく、更には、５０ｎｍ以上、３００ｎｍ以下が好ましく、５０ｎｍ以上、２００ｎｍ以下がより一層好ましい。
【００３３】
次に、図６に基づき半導体装置の放熱特性について説明する。図６は、半導体装置を動作させることにより、ゲート電極と窒化物半導体層との間で生じた熱の分布を示すものである。尚、図６では、バッファ層、電子供給層等の窒化物半導体の薄い層、ソース電極及びドレイン電極は便宜上、省略されている。
【００３４】
図６（ａ）は、基板の裏面には溝等は形成されてはいない通常のＧａＮ−ＨＥＭＴに対応したモデルである。具体的には、基板に相当するＳｉＣの上に、窒化物半導体層としてＧａＮが形成されており、この窒化物半導体層の上には、ゲート電極９３１に相当する金属膜Ｇが形成されており、基板の裏面には溝等は形成されてはいない。
【００３５】
図６（ｂ）は、図１の構造の半導体装置に対応したモデルである。具体的には、基板に相当するＳｉＣの上に、窒化物半導体層としてＧａＮが形成されており、この窒化物半導体層の上には、ゲート電極９３１に相当する金属膜Ｇが形成されており、金属膜Ｇの下には、電流抑止膜９４０に相当するＳｉＮが形成されている。金属膜Ｇの下の窒化物半導体層の厚さは１００ｎｍである。
【００３６】
図６（ｃ）は、本実施の形態における半導体装置に対応したモデルである。具体的には、基板に相当するＳｉＣの上に、窒化物半導体層としてＧａＮが形成されており、この窒化物半導体層の上には、ゲート電極３１に相当する金属膜Ｇが形成されている。金属膜Ｇの下には、放熱部５０に相当する膜厚が５ｎｍのＳｉＮ、膜厚が５ｎｍのＳｉＣ、ダイヤモンドが順に形成されている。金属膜Ｇの下の窒化物半導体層の厚さは１００ｎｍである。
【００３７】
尚、ＳｉＣの熱伝導率は、４００Ｗ／ｍＫであり、ＧａＮの熱伝導率は１６０Ｗ／ｍＫであり、ａ−ＳｉＮの熱伝導率は、３Ｗ／ｍＫであり、ダイヤモンドの熱伝導率は、２０００Ｗ／ｍＫとした。
【００３８】
溝等が形成されていない通常のＧａＮ−ＨＥＭＴでは、図６（ａ）に示すように、ゲート電極９３１と窒化物半導体層との間で発生した熱は、放熱されにくいため、ＧａＮにより形成された電子走行層９２１に溜まり、この部分が高温となる。
【００３９】
また、図１に示す構造の半導体装置の場合、ゲート電極９３１の下に形成されているａ−ＳｉＮの熱伝導率が３Ｗ／ｍＫであり、ＧａＮやＳｉＣの熱伝導率と比較して極めて低く、ＧａＮの熱伝導率の１／５０以下、ＳｉＣの熱伝導率の１／１００以下である。このため、図６（ｂ）に示すように、ゲート電極９３１と窒化物半導体層との間で発生した熱の放熱は、電流抑止膜９４０により遮られるため、窒化物半導体層に熱が溜まる。この結果、図６（ａ）に示す場合よりも、ゲート電極９３１の直下の領域の温度は高くなり、ゲート電極９３１の直下の領域の温度は８００Ｋにも達してしまう。このように窒化物半導体層が高温となると半導体装置の故障の原因となり、また、寿命も短くなる。
【００４０】
また、本実施の形態における半導体装置の場合、ゲート電極３１の直下に形成された放熱部５０の放熱層５３は、熱伝導率が２０００Ｗ／ｍＫのダイヤモンドにより形成されており、ＳｉＮの熱伝導率と比較して極めて高く、ＧａＮやＳｉＣの熱伝導率よりも高い。従って、図６（ｃ）に示すように、ゲート電極９３１と窒化物半導体層との間で熱が発生しても、放熱部５０を介し円滑に放熱されるため、殆ど蓄熱されない。これにより、ゲート電極３１の直下の領域の温度が、４００Ｋを下回るようにすることができ、図６（ａ）及び図６（ｂ）に示す半導体装置よりも低くすることができる。
【００４１】
即ち、図１に示す構造の半導体装置では、オフリーク電流と電流コラプス現象の双方を改善することができるものの、改善のために形成された電流阻止層により放熱が遮られるため、窒化物半導体層が高温となり、故障等を招いてしまう。
【００４２】
これに対し、本実施の形態における半導体装置では、図１に示す構造の半導体装置と同様に、オフリーク電流と電流コラプス現象の双方を改善することができるとともに、更に放熱部５０を介し効率よく放熱をすることができる。従って、窒化物半導体層が高温になることを防ぐことができるため、大電流が流れて発熱しても、半導体装置の故障等の発生を防ぐことができる。図７は、本実施の形態における半導体装置において、ゲート電極と窒化物半導体層との間で発生した熱の放熱の様子を、破線矢印により示す。
【００４３】
尚、カーボンナノチューブの熱伝導率は、３０００〜５０００Ｗ／ｍＫであり、グラフェンの熱伝導率は、約５０００Ｗ／ｍＫである。
【００４４】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について説明する。本実施の形態における半導体装置の製造方法は、基板１０となるシリコン基板の上に、窒化物半導体層をエピタキシャル成長させることにより形成する。本実施の形態においては、窒化物半導体層は、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）により形成する場合について説明する。窒化物半導体層をＭＯＣＶＤにより成膜する際には、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられ、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。尚、窒化物半導体層は、ＭＢＥ（Molecular Beam Epitaxy）により形成してもよい。
【００４５】
最初に、図８（ａ）に示すように、基板１０の上に、窒化物半導体により不図示の核形成層、バッファ層１１、電子走行層２１、電子供給層２２を順次形成する。具体的には、不図示の核形成層は、膜厚が１６０ｎｍのＡｌＮ膜により形成されている。バッファ層１１は、組成を変えたＡｌＧａＮを交互に積層した多層膜等により形成されており、膜厚は約５００ｎｍである。電子走行層２１は膜厚が１μｍのＧａＮ層により形成されており、電子供給層２２は、膜厚が２０ｎｍのＡｌ０．２Ｇａ０．８Ｎ層により形成されている。これにより、電子走行層２１において、電子走行層２１と電子供給層２２との界面近傍には２ＤＥＧ２１ａが生成される。
【００４６】
次に、図８（ｂ）に示すように、ゲート電極３１が形成される領域の基板１０の裏面１０ａより溝７１を形成する。具体的には、基板１０の裏面１０ａにフォトレジストを塗布し、露光装置による露光、現像を行うことにより、溝７１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、ＲＩＥ（Reactive Ion Etching）等のドライエッチングにより、レジストパターンの開口における基板１０、バッファ層１１、電子走行層２１の一部を除去することにより溝７１を形成する。本実施の形態においては、溝７１は、電子走行層２１の厚さが約２００ｎｍとなるまで電子走行層２１を除去することにより形成する。上述のとおり、バッファ層１１は転位等を多く含んでいるため、形成される溝７１は、溝７１の底面に電子走行層２１が露出するまでバッファ層１１を除去することが好ましい。
【００４７】
次に、図９（ａ）に示すように、基板１０の裏面１０ａ側に、第１の中間層５１、第２の中間層５２、放熱層５３を形成することにより、溝７１を完全に埋め込む。具体的には、第１の中間層５１は、ＣＶＤ（chemical vapor deposition）により、膜厚が約５ｎｍのＳｉＮを成膜することにより形成する。第２の中間層５２は、スパッタリング等により、膜厚が約５ｎｍのＳｉＣを成膜することにより形成する。放熱層５３は、ＣＶＤにより成膜されるダイヤモンドを溝７１が完全に埋め込まれるまで成膜することにより形成する。
【００４８】
次に、図９（ｂ）に示すように、ＣＭＰ（Chemical Mechanical Polishing）等により、基板１０の裏面１０ａに形成されている第１の中間層５１、第２の中間層５２、放熱層５３を除去し、基板１０の裏面１０ａを露出させる。これにより、溝７１は第１の中間層５１、第２の中間層５２、放熱層５３により完全に埋め込まれ、放熱部５０が形成される。
【００４９】
次に、図１０（ａ）に示すように、電子供給層２２の上に、ソース電極３２及びドレイン電極３３を形成する。具体的には、電子供給層２２の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極３２及びドレイン電極３３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着等により、Ｔｉ（膜厚：１００ｎｍ）／Ａｌ（膜厚：３００ｎｍ）の金属積層膜を成膜した後、有機溶剤等に浸漬させることにより、不図示のレジストパターンの上に成膜された金属積層膜をリフトオフにより除去する。これにより、電子供給層２２の上に残存するＴｉ／Ａｌの金属積層膜によりソース電極３２及びドレイン電極３３が形成される。この後、６００℃の温度でＲＴＡ（ラピッドサーマルアニール）を行うことにより、オーミックコンタクトさせる。
【００５０】
次に、図１０（ｂ）に示すように、電子供給層２２の上に、ゲート電極３１を形成する。具体的には、電子供給層２２の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極３１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着等により、Ｎｉ（膜厚：５０ｎｍ）／Ａｕ（膜厚：３００ｎｍ）の金属積層膜を成膜した後、有機溶剤等に浸漬させることにより、不図示のレジストパターンの上に成膜された金属積層膜をリフトオフにより除去する。これにより、電子供給層２２の上に残存するＮｉ／Ａｕの金属積層膜によりゲート電極３１が形成される。
【００５１】
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、図１１に示すように、基板１０の裏面１０ａにも、第１の中間層５１、第２の中間層５２、放熱層５３が形成されている構造のものである。このように、基板１０の裏面１０ａに放熱層５３を形成することにより、放熱効率をより一層高めることができる。
【００５２】
本実施の形態における半導体装置の製造方法は、第１の実施の形態における半導体装置の製造方法において、図８（ａ）〜図９（ａ）に示す工程を行った後、図１０（ａ）、図１０（ｂ）に示す工程を行う。即ち、本実施の形態における半導体装置は、図９（ｂ）に示されている基板１０の裏面１０ａに形成された第１の中間層５１、第２の中間層５２、放熱層５３をＣＭＰ等により除去する工程を行うことなく製造することができる。従って、製造工程が減るため、製造工程が簡略化され、低コストで半導体装置を製造することができる。
【００５３】
また、図１１に示す半導体装置は、ゲート電極３１の直下の領域に、放熱部５０が形成されているが、本実施の形態における半導体装置は、図１２に示すように、ゲート電極３１の直下及びゲート電極３１とドレイン電極３３との間の領域まで形成してもよい。これにより、放熱効率をより一層高めることができる。
【００５４】
同様に、本実施の形態における半導体装置は、図１３に示すように、放熱部５０は、ゲート電極３１の直下及びゲート電極３１とソース電極３２との間の領域に形成してもよい。また、図１４に示すように、放熱部５０は、ゲート電極３１の直下を含むソース電極３２とドレイン電極３３との間の領域に形成してもよい。
【００５５】
更に、本実施の形態における半導体装置は、図１５に示すように、ゲート電極３１とドレイン電極３３との間において、形成されている放熱部５０の深さが、ゲート電極３１から離れるに伴い深くなる構造のものであってもよい。
【００５６】
尚、上記以外の内容については、第１の実施の形態と同様である。また、放熱部５０が形成される領域については、第１の実施の形態についても適用可能である。
【００５７】
〔第３の実施の形態〕
次に、第３の実施に形態について説明する。本実施の形態における半導体装置は、図１６に示すように、放熱部１５０が、第１の中間層５１とＳｉＣ膜１５２により形成されている構造のものである。具体的には、基板１０の裏面１０ａに形成された溝に、最初に第１の中間層５１を形成し、第１の中間層５１の上にＳｉＣ膜１５２を形成することにより、溝が埋め込まれ、放熱部１５０が形成されている。ＳｉＣ膜１５２は、ダイヤモンドほどではないが熱伝導率が高く、絶縁性も高い。よって、第１の中間層５１とＳｉＣ膜１５２により放熱部１５０を形成することにより、第１の実施の形態と比べると放熱特性は若干劣るものの、放熱が良好な半導体装置を低コストで得ることができる。
【００５８】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００５９】
〔第４の実施の形態〕
次に、第４の実施に形態について説明する。本実施の形態における半導体装置は、図１７に示すように、放熱部２５０が、ＳｉＣ膜２５２と放熱層５３により形成されている構造のものである。具体的には、基板１０の裏面１０ａに形成されている溝に、最初にＳｉＣ膜２５２を形成し、ＳｉＣ膜２５２の上に放熱層５３を形成することにより、溝が埋め込まれて、放熱部２５０が形成されている。窒化物半導体層とＳｉＣ膜２５２との間の付着力は、第１の実施の形態と比べると若干弱くなるおそれはあるものの、放熱が良好な半導体装置を低コストで得ることができる。尚、本実施の形態においては、放熱層５３は、熱伝導率が高く絶縁性を有する材料、例えば、ダイヤモンド等により形成されている。
【００６０】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００６１】
〔第５の実施の形態〕
次に、第５の実施に形態について説明する。本実施の形態における半導体装置は、図１８に示すように、放熱部３５０が、第１の中間層５１と放熱層５３により形成されている構造のものである。具体的には、基板１０の裏面１０ａに形成されている溝に、最初に第１の中間層５１を形成し、第１の中間層５１の上に放熱層５３を形成することにより、溝が埋め込まれて、放熱部３５０が形成されている。第１の中間層５１と放熱層５３との間の付着力は、第１の実施の形態と比べると若干弱くなるおそれはあるが、放熱が良好な半導体装置を低コストで得ることができる。
【００６２】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００６３】
〔第６の実施の形態〕
次に、第６の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
【００６４】
本実施の形態における半導体デバイスは、第１から第５の実施の形態におけるいずれかの半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図１９に基づき説明する。尚、図１９は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第５の実施の形態に示されているものとは、異なっている。
【００６５】
最初に、第１から第５の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１から第５の実施の形態における半導体装置に相当するものである。
【００６６】
次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドであり、第１から第５の実施の形態における半導体装置のゲート電極３１と接続されている。また、ソース電極４１２はソース電極パッドであり、第１から第５の実施の形態における半導体装置のソース電極３２と接続されている。また、ドレイン電極４１３はドレイン電極パッドであり、第１から第５の実施の形態における半導体装置のドレイン電極３３と接続されている。
【００６７】
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
【００６８】
次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第１から第５の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。
【００６９】
最初に、図２０に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図２０に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図２０に示す例では３つ）４６８を備えている。図２０に示す例では、第１から第５の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いられている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
【００７０】
次に、図２１に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図２１に示す例では、パワーアンプ４７３は、第１から第５の実施の形態におけるいずれかの半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図２１に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
【００７１】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【００７２】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に、化合物半導体により形成されたバッファ層と、
前記バッファ層の上に、化合物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、化合物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
前記ゲート電極の下に形成された放熱部と、
を有し、
前記ゲート電極と前記放熱部との間には、前記第２の半導体層及び第１の半導体層の全部または一部が存在しており、
前記放熱部は、放熱層と、前記バッファ層及び前記第１の半導体層と前記放熱層との間に形成された第１の中間層と、を含むものであって、
前記放熱層は、炭素を含む材料により形成されていることを特徴とする半導体装置。
（付記２）
前記第１の中間層と前記放熱層との間には、第２の中間層が設けられており、
前記第２の中間層は、前記第１の中間層に含まれる元素と、炭素の双方を含む材料により形成されていることを特徴とする付記１に記載の半導体装置。
（付記３）
前記第２の中間層は、ＳｉＣ、ＡｌＣ、ＳｉＣＮ、窒化炭素のうちのいずれかを含む材料により形成されていることを特徴とする付記２に記載の半導体装置。
（付記４）
前記第１の中間層は、ＳｉＮまたはＡｌＮを含む材料により形成されていることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
前記第１の中間層は、ＳｉＣ、ＡｌＣ、ＳｉＣＮ、窒化炭素のうちのいずれかを含む材料により形成されていることを特徴とする付記１に記載の半導体装置。
（付記６）
前記第２の中間層の膜厚は、１０ｎｍ以下であることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記７）
前記第１の中間層の膜厚は、１０ｎｍ以下であることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記化合物半導体は窒化物半導体であることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記９）
前記ゲート電極と前記放熱部との間の厚さは、５０ｎｍ以上、５００ｎｍ以下であることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
前記放熱層は、ダイヤモンド、カーボンナノチューブ、グラフェン、ナノダイヤモンドのいずれかを含むものにより形成されていることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１１）
前記放熱部は、前記ゲート電極と前記ドレイン電極との間の領域の下にも形成されていることを特徴とする付記１から１０のいずれかに記載の半導体装置。
（付記１２）
前記放熱部は、前記ゲート電極から離れるに伴い深くなっていることを特徴とする付記１１に記載の半導体装置。
（付記１３）
前記放熱部は、前記ゲート電極と前記ソース電極との間の領域の下にも形成されていることを特徴とする付記１から１１のいずれかに記載の半導体装置。
（付記１４）
前記放熱部は、前記基板の裏面にも形成されていることを特徴とする付記１から１３のいずれかに記載の半導体装置。
（付記１５）
前記第１の半導体層は、ＧａＮを含む材料により形成されており、
前記第２の半導体層は、ＡｌＧａＮまたはＩｎＡｌＮを含む材料により形成されていることを特徴とする付記１から１４のいずれかに記載の半導体装置。
（付記１６）
基板の上に、化合物半導体により、バッファ層、第１の半導体層、第２の半導体層を順に形成する工程と、
前記基板の裏面に溝を形成する工程と、
前記溝及び前記基板の裏面に第１の中間層を形成する工程と、
前記第１の中間層の上に放熱層を形成して前記溝を埋め込み、前記第１の中間層と前記放熱層とを含む放熱部を形成する工程と、
前記第２の半導体層の上に、ゲート電極、ソース電極、ドレイン電極を形成する工程と、
を有し、
前記放熱部は、前記ゲート電極の下に形成されており、
前記放熱層は、炭素を含む材料により形成されていることを特徴とする半導体装置の製造方法。
（付記１７）
前記第１の中間層を形成する工程の後、
前記第１の中間層の上に、第２の中間層を形成する工程を有し、
前記放熱層は、前記第２の中間層の上に形成されるものであって、
前記第２の中間層は、前記第１の中間層に含まれる元素と、炭素の双方を含む材料により形成されていることを特徴とする付記１６に記載の半導体装置の製造方法。
（付記１８）
前記放熱部を形成した後、
前記基板の裏面に形成されている放熱部を除去する工程を有することを特徴とする付記１６または１７に記載の半導体装置の製造方法。
（付記１９）
付記１から１５のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記２０）
付記１から１５のいずれかに記載の半導体装置を有することを特徴とする増幅器。
【符号の説明】
【００７３】
１０        シリコン基板
１１        バッファ層
２１        電子走行層（第１の半導体層）
２１ａ      ２ＤＥＧ
２２        電子供給層（第２の半導体層）
３１        ゲート電極
３２        ソース電極
３３        ドレイン電極
５０        放熱部
５１        第１の中間層
５２        第２の中間層
５３        放熱層
【図１】
2018041785.tif 000003
【図２】
2018041785.tif 000004
【図３】
2018041785.tif 000005
【図４】
2018041785.tif 000006
【図５】
2018041785.tif 000007
【図６】
2018041785.tif 000008
【図７】
2018041785.tif 000009
【図８】
2018041785.tif 000010
【図９】
2018041785.tif 000011
【図１０】
2018041785.tif 000012
【図１１】
2018041785.tif 000013
【図１２】
2018041785.tif 000014
【図１３】
2018041785.tif 000015
【図１４】
2018041785.tif 000016
【図１５】
2018041785.tif 000017
【図１６】
2018041785.tif 000018
【図１７】
2018041785.tif 000019
【図１８】
2018041785.tif 000020
【図１９】
2018041785.tif 000021
【図２０】
2018041785.tif 000022
【図２１】
2018041785.tif 000023