(57)【要約】【課題】  クラックの発生を抑制することができる積層セラミックコンデンサおよびその製造方法を提供する。【解決手段】  積層セラミックコンデンサは、セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成され、略直方体形状を有する積層チップと、前記対向する２端面から前記積層チップの少なくともいずれかの側面にかけて形成された１対の外部電極と、を備え、前記１対の外部電極は、前記２端面においてはセラミック含有量が５ｗｔ％以上の第１金属層が接し、前記側面においてはセラミック含有量が５ｗｔ％未満の第２金属層が接していることを特徴とする。【選択図】  図３
2018032788.tif 000002
【特許請求の範囲】
【請求項１】
セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成され、略直方体形状を有する積層チップと、
前記対向する２端面から前記積層チップの少なくともいずれかの側面にかけて形成された１対の外部電極と、を備え、
前記１対の外部電極は、前記２端面においてはセラミック含有量が５ｗｔ％以上の第１金属層が接し、前記側面においてはセラミック含有量が５ｗｔ％未満の第２金属層が接していることを特徴とする積層セラミックコンデンサ。
【請求項２】
前記第１金属層および前記第２金属層が含有するセラミックは、ガラス成分であることを特徴とする請求項１記載の積層セラミックコンデンサ。
【請求項３】
前記第１金属層および前記第２金属層が含有するセラミックは、前記誘電体層が主成分とするセラミックであることを特徴とする請求項１記載の積層セラミックコンデンサ。
【請求項４】
セラミック誘電体層グリーンシートと、内部電極形成用導電ペーストと、を交互に積層し、積層された複数の内部電極形成用導電ペーストを交互に対向する２端面に露出させることによって、略直方体形状のセラミック積層体を形成し、
前記セラミック積層体を焼成することで積層チップを形成し、
前記２端面に接するように、ガラス成分を含有する第１金属ペーストを配置し、
前記第１金属ペーストに接し、かつ前記積層チップの少なくともいずれかの側面に接するように、前記第１金属ペーストよりもガラス成分が少ない第２金属ペーストを配置し、
前記第１金属ペーストおよび前記第２金属ペーストを焼き付けることによって、ガラス含有量が５ｗｔ％以上で前記２端面に接する第１金属層と、ガラス含有量が５ｗｔ％未満で前記側面に接する第２金属層とを形成することを特徴とする積層セラミックコンデンサの製造方法。
【請求項５】
セラミック誘電体層グリーンシートと、内部電極形成用導電ペーストと、を交互に積層し、積層された複数の内部電極形成用導電ペーストを交互に対向する２端面に露出させることによって、略直方体形状のセラミック積層体を形成し、
前記２端面に接するように、セラミック成分を含有する第１金属ペーストを配置し、
前記第１金属ペーストに接し、かつ前記セラミック積層体の少なくともいずれかの側面に接するように、前記第１金属ペーストよりもセラミック成分が少ない第２金属ペーストを配置し、
得られたセラミック積層体を焼成することで、セラミック含有量が５ｗｔ％以上で前記２端面に接する第１金属層と、セラミック含有量が５ｗｔ％未満で前記側面に接する第２金属層とを形成することを特徴とする積層セラミックコンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサおよびその製造方法に関する。
【背景技術】
【０００２】
積層セラミックコンデンサの基板への実装後、基板のたわみに起因する応力等によって、積層セラミックコンデンサにクラックが生じることがある。このクラックを抑制する技術が開示されている（例えば、特許文献１参照）。特許文献１では、ガラス成分含有量の異なる２つの金属焼結層を外部電極に用いている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−４３４２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記技術では、ガラス成分の含有量が特定されていないため、クラックの発生を十分に抑制することができないおそれがある。
【０００５】
本発明は、上記課題に鑑みなされたものであり、クラックの発生を抑制することができる積層セラミックコンデンサおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る積層セラミックコンデンサは、セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成され、略直方体形状を有する積層チップと、前記対向する２端面から前記積層チップの少なくともいずれかの側面にかけて形成された１対の外部電極と、を備え、前記１対の外部電極は、前記２端面においてはセラミック含有量が５ｗｔ％以上の第１金属層が接し、前記側面においてはセラミック含有量が５ｗｔ％未満の第２金属層が接していることを特徴とする。
【０００７】
上記積層セラミックコンデンサにおいて、前記第１金属層および前記第２金属層が含有するセラミックは、ガラス成分としてもよい。
【０００８】
上記積層セラミックコンデンサにおいて、前記第１金属層および前記第２金属層が含有するセラミックは、前記誘電体層が主成分とするセラミックとしてもよい。
【０００９】
本発明に係る積層セラミックコンデンサの製造方法は、セラミック誘電体層グリーンシートと、内部電極形成用導電ペーストと、を交互に積層し、積層された複数の内部電極形成用導電ペーストを交互に対向する２端面に露出させることによって、略直方体形状のセラミック積層体を形成し、前記セラミック積層体を焼成することで積層チップを形成し、前記２端面に接するように、ガラス成分を含有する第１金属ペーストを配置し、前記第１金属ペーストに接し、かつ前記積層チップの少なくともいずれかの側面に接するように、前記第１金属ペーストよりもガラス成分が少ない第２金属ペーストを配置し、前記第１金属ペーストおよび前記第２金属ペーストを焼き付けることによって、ガラス含有量が５ｗｔ％以上で前記２端面に接する第１金属層と、ガラス含有量が５ｗｔ％未満で前記側面に接する第２金属層とを形成することを特徴とする。
【００１０】
本発明に係る積層セラミックコンデンサの製造方法は、セラミック誘電体層グリーンシートと、内部電極形成用導電ペーストと、を交互に積層し、積層された複数の内部電極形成用導電ペーストを交互に対向する２端面に露出させることによって、略直方体形状のセラミック積層体を形成し、前記２端面に接するように、セラミック成分を含有する第１金属ペーストを配置し、前記第１金属ペーストに接し、かつ前記セラミック積層体の少なくともいずれかの側面に接するように、前記第１金属ペーストよりもセラミック成分が少ない第２金属ペーストを配置し、得られたセラミック積層体を焼成することで、セラミック含有量が５ｗｔ％以上で前記２端面に接する第１金属層と、セラミック含有量が５ｗｔ％未満で前記側面に接する第２金属層とを形成することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、クラックの発生を抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】積層セラミックコンデンサの部分断面斜視図である。
【図２】（ａ）および（ｂ）は比較形態に係る外部電極について説明するための図である。
【図３】（ａ）および（ｂ）は実施形態に係る外部電極について説明するための図である。
【図４】積層セラミックコンデンサの製造方法のフローを例示する図である。
【図５】積層セラミックコンデンサの他の製造方法のフローを例示する図である。
【図６】実施例および比較例を説明する図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照しつつ、実施形態について説明する。
【００１４】
（実施形態）
まず、積層セラミックコンデンサについて説明する。図１は、積層セラミックコンデンサ１００の部分断面斜視図である。図１で例示するように、積層セラミックコンデンサ１００は、直方体形状を有する積層チップ１０と、積層チップ１０のいずれかの対向する２端面に設けられた外部電極２０ａ，２０ｂとを備える。なお、積層チップ１０の当該２端面以外の４面を側面と称する。外部電極２０ａ，２０ｂは、４つの側面に延在している。ただし、外部電極２０ａ，２０ｂは、４つの側面において互いに離間している。
【００１５】
積層チップ１０は、誘電体として機能するセラミック材料を含む誘電体層１１と、卑金属材料を含む内部電極層１２とが、交互に積層された構成を有する。各内部電極層１２の端縁は、積層チップ１０の外部電極２０ａが設けられた端面と、外部電極２０ｂが設けられた端面とに、交互に露出している。それにより、各内部電極層１２は、外部電極２０ａと外部電極２０ｂとに、交互に導通している。その結果、積層セラミックコンデンサ１００は、複数の誘電体層１１が内部電極層１２を介して積層された構成を有する。また、積層チップ１０において、４つの側面のうち、誘電体層１１と内部電極層１２との積層方向（以下、積層方向と称する。）の上面と下面とに対応する２側面は、カバー層１３によって覆われている。カバー層１３は、セラミック材料を主成分とする。例えば、カバー層１３の材料は、誘電体層１１と同じである。
【００１６】
積層セラミックコンデンサ１００のサイズは、例えば、長さ０．２ｍｍ、幅０．１ｍｍ、高さ０．３ｍｍであり、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍであり、または長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍであり、または長さ４．５ｍｍ、幅３．２ｍｍ、高さ２．５ｍｍであるが、これらのサイズに限定されるものではない。
【００１７】
内部電極層１２は、Ｎｉ（ニッケル），Ｃｕ（銅），Ｓｎ（スズ）等の卑金属を主成分とする。内部電極層１２として、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ａｇ（銀）、Ａｕ（金）などの貴金属やこれらを含む合金を用いてもよい。誘電体層１１は、一般式ＡＢＯ３で表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ３−αを含む。例えば、当該セラミック材料として、ＢａＴｉＯ３（チタン酸バリウム）、ＣａＺｒＯ３（ジルコン酸カルシウム）、ＣａＴｉＯ３（チタン酸カルシウム）、ＳｒＴｉＯ３（チタン酸ストロンチウム）、ペロブスカイト構造を形成するＢａ１-ｘ−ｙＣａｘＳｒｙＴｉ１−ｚＺｒｚＯ３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等を用いることができる。
【００１８】
ここで、比較形態に係る外部電極２００について説明する。図２（ａ）は、外部電極２００の断面図であり、図１のＡ−Ａ線の部分断面図である。なお、図２（ａ）では断面を表すハッチを省略している。図２（ａ）で例示するように、外部電極２００は、下地層２１上に、Ｃｕめっき層２２、導電性樹脂層２３、Ｎｉめっき層２４およびＳｎめっき層２５が形成された構造を有する。下地層２１、Ｃｕめっき層２２、導電性樹脂層２３、Ｎｉめっき層２４およびＳｎめっき層２５は、積層チップ１０の両端面から４つの側面に延在している。
【００１９】
下地層２１は、Ｃｕ，Ｎｉ，Ａｌ（アルミニウム），Ｚｎ（亜鉛）などの金属を主成分とし、下地層２１の緻密化のためのガラス成分や、下地層２１の焼結性を制御するための共材が含まれている。これらのセラミック成分が多く含まれる下地層２１は、セラミック材料を主成分とするカバー層１３と良好な密着性を有する。導電性樹脂層２３は、Ａｇなどの金属フィラーを含む樹脂層である。導電性樹脂層２３は、柔軟であるため、積層セラミックコンデンサ１００が実装される基板のたわみによって生じる応力を緩和する。
【００２０】
しかしながら、導電性樹脂層２３は、コーティング等によって形成されるため、厚くなる傾向にある。したがって、導電性樹脂層２３を下地層２１とめっき層とで挟み込む構造では、積層セラミックコンデンサ１００の小型大容量化に不利になる。特に、低背品では、積層チップ１０の側面部分の外部電極２０ａ，２０ｂの厚みの影響が大きくなる。また、導電性樹脂層２３にはＡｇ等の高価な金属が用いられるため、コストがかかる。そこで、導電性樹脂層２３を含まない外部電極２００ａについて検討する。
【００２１】
図２（ｂ）で例示するように、積層セラミックコンデンサを基板上に実装する場合、積層チップ１０の両端面およびいずれかの側面の外部電極２００ａがハンダ５０によって実装されることになる。この場合、基板にたわみが生じた場合に、当該たわみに起因する応力が積層チップ１０の側面の外部電極２００ａに伝わる。それにより、図２（ｂ）の破線で囲まれた領域に応力が生じる。その結果、積層チップ１０にクラック６０が発生することになる。
【００２２】
そこで、本実施形態においては、図３（ａ）で例示するように、外部電極２０ａ，２０ｂは、積層チップ１０の端面においては、下地層２１上に、Ｃｕめっき層２２、Ｎｉめっき層２４およびＳｎめっき層２５が形成された構造を有する。なお、図３（ａ）では、外部電極２０ｂについて例示しているが、外部電極２０ａも同様の構造を有する。
【００２３】
下地層２１には、下地層２１の緻密化のためのガラス成分や、下地層２１の焼結性を向上させるための共材などが含まれる。ガラス成分は、Ｂａ，Ｓｒ，Ｃａ，Ｚｎ，Ａｌ，Ｓｉ（ケイ素），Ｂ（ホウ素）等の酸化物である。共材は、セラミック成分であり、例えば、誘電体層１１が主成分とするセラミック成分である。下地層２１は、５ｗｔ％以上のガラス成分または５ｗｔ％以上の共材を含んでいる。下地層２１は、積層チップ１０の端面には設けられているが、積層チップ１０の側面までは延在していない。積層チップ１０の端面における下地層２１から積層チップ１０の４つの側面にかけて金属層２６が形成されている。金属層２６は、９０ｗｔ％以上の金属を含む層であり、５ｗｔ％未満のガラス成分、または５ｗｔ％未満の共材を含んでいる。または、金属層２６は、ガラス成分も共材も含んでいない。また、Ｃｕめっき層２２、Ｎｉめっき層２４およびＳｎめっき層２５は、積層チップ１０の端面から、金属層２６が延在する側面にかけて延在していてもよい。
【００２４】
セラミック成分を多く含む下地層２１と、セラミック材料を主成分とする誘電体層１１との密着性は良くなる。したがって、積層チップ１０の両端面においては外部電極２０ａ，２０ｂと積層チップ１０との良好な密着性が得られる。一方、金属層２６におけるセラミック含有量は少ないため、金属層２６とカバー層１３との密着性が十分に得られない。すなわち、積層チップ１０の側面部分においては、外部電極２０ａ，２０ｂは、積層チップ１０から剥離しやすくなっている。それにより、図３（ｂ）で例示するように、積層セラミックコンデンサ１００が実装される基板にたわみが生じて応力が積層チップ１０の側面に伝わると、金属層２６が積層チップ１０から剥離する。この場合、基板からの応力が積層チップ１０に伝わることが抑制されるため、積層セラミックコンデンサ１００のクラックが抑制されることになる。なお、積層チップ１０の端面においては外部電極２０ａ，２０ｂの剥離は抑制されるため、外部電極２０ａ，２０ｂと内部電極層１２との接続は維持される。
【００２５】
剥離しやすさの観点から、金属層２６のガラス成分、共材等のセラミック含有量は少ないことが好ましい。例えば、金属層２６のセラミック含有量は、２ｗｔ％以下であることが好ましい。
【００２６】
なお、積層チップ１０の実装面として機能する側面の少なくとも一部の外部電極２０ａ，２０ｂが金属層２６になっていれば、基板からの応力が緩和される。したがって、積層チップ１０の実装面として機能する側面の外部電極２０ａ，２０ｂは、一部が金属層２６になっていればよい。
【００２７】
また、下地層２１がカバー層１３の端面と接する部分に代えて、金属層２６がカバー層１３の端面と接するように設けられていてもよい。この構成においても、外部電極２０ａ，２０ｂと内部電極層１２との接続は維持されることになる。
【００２８】
続いて、積層セラミックコンデンサ１００の製造方法について説明する。図４は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。
【００２９】
（原料粉末作製工程）
まず、誘電体層１１の主成分であるセラミック材料の粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｍｇ（マグネシウム），Ｍｎ（マンガン），Ｖ（バナジウム），Ｃｒ（クロム），希土類元素(Ｙ（イットリウム）,Ｄｙ（ジスプロシウム）,Ｔｍ（ツリウム）,Ｈｏ（ホロミウム）,Ｔｂ（テルビウム），Ｙｂ（イッテルビウム），Ｓｍ（サマリウム），Ｅｕ（ユウロビウム），Ｇｄ（ガドリニウム）およびＥｒ（エルビウム）)の酸化物、並びに、Ｃｏ（コバルト），Ｎｉ，Ｌｉ（リチウム），Ｂ，Ｎａ（ナトリウム），Ｋ（カリウム）およびＳｉの酸化物もしくはガラスが挙げられる。例えば、まず、セラミック材料の粉末に添加化合物を含む化合物を混合して仮焼を行う。続いて、得られたセラミック材料の粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック材料の粉末を調製する。
【００３０】
（積層工程）
次に、得られたセラミック材料の粉末に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、フタル酸ジオクチル（ＤＯＰ）等の可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み０．８μｍ以下の帯状の誘電体グリーンシートを塗工して乾燥させる。
【００３１】
次に、誘電体グリーンシートの表面に、内部電極形成用導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層１２のパターンを配置する。内部電極層形成用導電ペーストは、内部電極層１２の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックスラリーと異なるものを使用することが好ましい。また、内部電極形成用導電ペーストには、共材として、誘電体層１１の主成分であるセラミック材料を分散させてもよい。
【００３２】
次に、内部電極層パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層１２と誘電体層１１とが互い違いになるように、かつ内部電極層１２が誘電体層１１の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極に交互に引き出されるように、所定層数（例えば２００〜５００層）だけ積層する。積層したパターン形成シートの上下にカバー層１３となるカバーシートを圧着させ、所定チップ寸法（例えば１．０ｍｍ×０．５ｍｍ）にカットする。これにより、略直方体形状のセラミック積層体が得られる。
【００３３】
（焼成工程）
このようにして得られたセラミック積層体を、２５０〜５００℃のＮ２雰囲気中で脱バインダした後に、還元雰囲気中で１１００〜１３００℃で１０分〜２時間焼成することで、誘電体グリーンシートを構成する各化合物が焼結して粒成長する。このようにして、内部に焼結体からなる誘電体層１１と内部電極層１２とが交互に積層されてなる積層チップ１０と、積層方向上下の最外層として形成されるカバー層１３とを有する積層セラミックコンデンサ１００が得られる。
【００３４】
（再酸化処理工程）
その後、Ｎ２ガス雰囲気中で６００℃〜１０００℃で再酸化処理を行ってもよい。
【００３５】
（外部電極形成工程）
次に、積層チップ１０に外部電極２０ａ，２０ｂを形成する。外部電極２０ａ，２０ｂを形成する手法には、積層チップ１０の焼成後に下地層２１を焼き付ける手法と、積層チップ１０の焼成時に下地層２１を同時に焼成する手法とがある。まず、積層チップ１０の焼成後の下地層２１を焼き付ける手法について説明する。
【００３６】
金属フィラー、ガラスフリット、バインダ、および溶剤を含む金属ペーストＡを積層チップ１０の両端面に塗布し、乾燥させる。ガラスフリットの混合量は、例えば５部以上である。次に、金属フィラー、バインダ、および溶剤を含む金属ペーストＢを金属ペーストＡ上から、積層チップ１０の各側面にかけて塗布し、乾燥させる。金属ペーストＢにはガラスフリットが含まれていない。なお、金属ペーストＢの焼結は遅くなるため、金属フィラーの粒径を小さくしたりするなど、焼結性を調整することが好ましい。その後、金属ペーストＡおよび金属ペーストＢを焼き付ける。それにより、下地層２１および金属層２６が形成される。なお、バインダおよび溶剤は、焼き付けによって揮発する。その後、めっきによって、Ｃｕめっき層２２、Ｎｉめっき層２４およびＳｎめっき層２５を、下地層２１上に形成する。この手法の金属フィラーには、Ｃｕ等が好適である。なお、焼き付けは、７００℃〜９００℃で約３分〜３０分、特に７６０℃〜８４０℃で５分〜１５分行うことが好ましい。なお、この場合の焼成条件によって、金属ペーストＡに含ませたガラスや共材（仕込み量）と完成品から検出される量とに差異が生じ得る。例えば、ガラスの仕込み量が１０部に対して、焼き上がりでは５ｗｔ％〜９ｗｔ％になり得る。これは、積層チップ１０へのガラスや共材中の成分の拡散等による。
【００３７】
この手法では、積層チップ１０の側面におけるガラス量が低減される。それにより、複数の積層セラミックコンデンサが接していても、両者の融着が抑制される。また、金属ペーストＢの塗布時に、金属ペーストＡが金属ペーストＢの溶剤を吸い込むことで、金属ペーストＢの粘度が高くなる。それにより、積層チップ１０の角部の金属層２６を厚くすることができる。
【００３８】
次に、積層チップ１０の焼成時に下地層２１を同時に焼成する手法について説明する。この場合、図５で例示するように、積層工程で得られたセラミック積層体を、２５０〜５００℃のＮ２雰囲気中で脱バインダした後に、セラミック積層体の両端面に、金属フィラー、共材、バインダ、および溶剤を含む金属ペーストＡを塗布し、乾燥させる。次に、金属フィラー、バインダ、および溶剤を含む金属ペーストＢを金属ペーストＡ上から、セラミック積層体の各側面にかけて塗布し、乾燥させる。金属ペーストＢには共材が含まれていない。なお、金属ペーストＢの焼結は早くなるため、金属フィラーの粒径を大きくしたりするなど、焼結性を調整することが好ましい。その後、金属ペーストＡおよび金属ペーストＢをセラミック積層体と同時に焼成する。焼成の条件は、例えば、上述した焼成工程で例示されている。その後、Ｎ２ガス雰囲気中で６００℃〜１０００℃で再酸化処理を行ってもよい。その後、めっきによって、Ｃｕめっき層２２、Ｎｉめっき層２４およびＳｎめっき層２５を、下地層２１上に形成する。この手法の金属フィラーには、Ｎｉ等が好適である。
【００３９】
本実施形態に係る製造方法によれば、セラミック成分を５ｗｔ％以上含む下地層２１と、セラミック成分が５ｗｔ％未満の金属層２６とが形成される。セラミック成分を多く含む下地層２１と、セラミック材料を主成分とする誘電体層１１との密着性は良くなる。したがって、積層チップ１０の両端面においては外部電極２０ａ，２０ｂと積層チップ１０との良好な密着性が得られる。一方、金属層２６におけるセラミック含有量は少ないため、金属層２６とカバー層１３との密着性が十分に得られない。すなわち、積層チップ１０の側面部分においては、外部電極２０ａ，２０ｂは、積層チップ１０から剥離しやすくなっている。それにより、積層セラミックコンデンサ１００が実装される基板にたわみが生じて応力が積層チップ１０の側面に伝わると、金属層２６が積層チップ１０から剥離する。この場合、基板からの応力が積層チップ１０に伝わることが抑制されるため、積層セラミックコンデンサ１００のクラックが抑制されることになる。なお、積層チップ１０の端面においては外部電極２０ａ，２０ｂの剥離は抑制されるため、外部電極２０ａ，２０ｂと内部電極層１２との接続は維持される。
【００４０】
なお、本実施形態においては、下地層２１が、積層チップ１０の２端面に接しセラミック含有量が５ｗｔ％以上の第１金属層の一例である。金属層２６が、積層チップ１０の側面に接しセラミック含有量が５ｗｔ％未満の第２金属層の一例である。
【実施例】
【００４１】
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
【００４２】
（実施例１）
外部電極を形成せずに焼成した積層チップ１０を用意する。積層チップ１０は、長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍであり、１０μＦの容量を有する。図６で例示するように、Ｃｕフィラー、ガラスフリット、バインダ、および溶剤を含む金属ペーストＡを積層チップ１０の両端面に塗布し、乾燥させた。次に、Ｃｕフィラー、バインダ、および溶剤を含む金属ペーストＢを金属ペーストＡ上から、積層チップ１０の各側面にかけて塗布し、乾燥させた。金属ペーストＢにはガラスフリットが含まれていない。ガラスフリットを含まない金属ペーストＢは焼結が遅くなるので、Ｃｕフィラーの粒径を例えば１／１０〜１／２程度に小さくし、焼結性を調整した。ガラスフリットの混合量、バインダの材料および溶剤の材料についは、表１に示す。
【表１】
2018032788.tif 000003
【００４３】
その後、金属ペーストＡおよび金属ペーストＢを焼き付けた。それにより、下地層２１および金属層２６が形成された。なお、バインダおよび溶剤は、焼き付けによって揮発した。その後、めっきによって、Ｃｕめっき層２２、Ｎｉめっき層２４およびＳｎめっき層２５を、下地層２１上に形成した。実施例１に係るサンプルを１万個作製した。
【００４４】
比較例１では、金属ペーストＢでの塗布乾燥を実施しないで、金属ペーストＡを、積層チップ１０の両端面から各側面にかけて塗布して乾燥させた。その他の条件は、実施例１と同様である。比較例１に係るサンプルを１万個作製した。
【００４５】
実施例１および比較例１のそれぞれについて、１万個のうちの１０個に対してたわみ試験（押込み量は１０ｍｍ）を行い、その後のクラック発生率を調査した。たわみ試験の結果を表２に示す。比較例１では、クラックが発生した。これに対して、実施例１では、クラックの発生を０／１０に抑制することができた。これは、たわみに起因する応力が外部電極２０ａ，２０ｂに伝わるときに、金属層２６が剥離したからであると考えられる。
【表２】
2018032788.tif 000004
【００４６】
また、製品融着率および積層チップ１０の角部の金属層２６の平均の厚みを調べた。結果を表３および表４に示す。表３に示すように、実施例１では、融着率が低減された。これは、積層チップ１０の側面におけるガラス量が低減されたからであると考えられる。表４に示すように、実施例１では、角部の厚みが大きくなった。これは、金属ペーストＢの塗布時に、金属ペーストＡが金属ペーストＢの溶剤を吸い込むことで、金属ペーストＢの粘度が高くなったからであると考えられる。
【表３】
2018032788.tif 000005
【表４】
2018032788.tif 000006
【００４７】
（実施例２）
焼成前の積層チップ１０（積層体）を用意する。積層体は、積層チップ１０になった場合に長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍであり、１０μＦの容量を有するようになるものである。Ｎｉフィラー、共材、バインダ、および溶剤を含む金属ペーストＣを積層体の両端面に塗布し、乾燥させた。次に、Ｎｉフィラー、バインダ、および溶剤を含む金属ペーストＤを金属ペーストＣ上から、積層体の各側面にかけて塗布し、乾燥させた。金属ペーストＤには共材が含まれていない。なお、金属ペーストＤの焼結は早くなるため、Ｎｉフィラーの粒径を例えば２〜５倍程度に大きくしたりするなど、焼結性を調整した。共材の混合量、バインダの材料および溶剤の材料についは、表５に示す。
【表５】
2018032788.tif 000007
【００４８】
その後、金属ペーストＣおよび金属ペーストＤを積層体と同時に焼成した。その後、めっきによって、Ｃｕめっき層２２、Ｎｉめっき層２４およびＳｎめっき層２５を、下地層２１上に形成した。実施例２に係るサンプルを１万個作製した。
【００４９】
比較例２では、金属ペーストＤでの塗布乾燥を実施しないで、金属ペーストＣを、積層体の両端面から各側面にかけて塗布して乾燥させた。その他の条件は、実施例２と同様である。比較例２に係るサンプルを１万個作製した。
【００５０】
実施例２および比較例２のそれぞれについて、１万個のうちの１０個に対してたわみ試験（押込み量は１０ｍｍ）を行い、その後のクラック発生率を調査した。表６に結果を示す。比較例２では、クラックが発生した。これに対して、実施例２では、クラックの発生を０／１０に抑制することができた。これは、たわみに起因する応力が外部電極２０ａ，２０ｂに伝わるときに、金属層２６が剥離したからであると考えられる。
【表６】
2018032788.tif 000008
【００５１】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００５２】
１０  積層チップ
１１  誘電体層
１２  内部電極層
２０ａ，２０ｂ  外部電極
２１  下地層
２２  Ｃｕめっき層
２３  導電性樹脂層
２４  Ｎｉめっき層
２５  Ｓｎめっき層
１００  積層セラミックコンデンサ
【図１】
2018032788.tif 000009
【図２】
2018032788.tif 000010
【図３】
2018032788.tif 000011
【図４】
2018032788.tif 000012
【図５】
2018032788.tif 000013
【図６】
2018032788.tif 000014