(57)【要約】      （修正有）【課題】多層ポリジメチルシロキサン（ＰＤＭＳ）マイクロ流体構造体を持つ２次元セルソーターの提供。【解決手段】ａ）正のモールド上に第一の未硬化のＰＤＭＳゲルを堆積させ、ｂ）未硬化のＰＤＭＳゲルを圧縮、ｃ）硬化させた後、ｄ）正のモールドを取り外し、ｅ）ＰＤＭＳ層を受容面に移動し、ｆ）モールド界面の一部を受容面に接合させ、ｇ）スタンピングからＰＤＭＳ層を取り外すことによる多層ポリジメチルシロキサン（ＰＤＭＳ）マイクロ流体構造体の製造方法【選択図】図４Ｂ
2018029582.tif 000002
【特許請求の範囲】
【請求項１】
ａ）正のモールド上に第一の未硬化のＰＤＭＳゲルを堆積する段階と；
ｂ）正のモールドと、ＰＤＭＳの弾性率よりも実質的に大きい弾性率を備えるプレート、及び正のモールドに面するプレートの側面上にＰＤＭＳの薄層を有するスタンピングと、の間で第一の未硬化のＰＤＭＳゲルを圧縮する段階と；
ｃ）第一の未硬化のＰＤＭＳゲルをＰＤＭＳ層へと硬化する段階と；
ｄ）正のモールドからＰＤＭＳ層を取り外す段階であって、ＰＤＭＳ層が、取り外し前に正のモールドと関わりあったモールド界面を有する、段階と；
ｅ）ＰＤＭＳ層を受容面へ移動する段階と；
ｆ）ＰＤＭＳ層のモールド界面の一部を受容面に接合する段階と；
ｇ）ＰＤＭＳスタンピングからＰＤＭＳ層を取り外す段階と、
を含む、多層ポリジメチルシロキサン（ＰＤＭＳ）マイクロ流体構造体の製造方法。
【請求項２】
追加のＰＤＭＳ層のために、段階ａ）からｇ）を繰り返す段階をさらに含む、請求項１に記載の方法。
【請求項３】
ＰＤＭＳの薄層が、５００μｍ未満の厚さである、請求項１又は２に記載の方法。
【請求項４】
ＰＤＭＳの薄層が、１０μｍから３０μｍの間の厚さである、請求項１又は２に記載の方法。
【請求項５】
第二の未硬化のＰＤＭＳゲルによってプレートをスピンコーティングしてＰＤＭＳの薄層を形成する段階と；
第二の未硬化のＰＤＭＳゲルを硬化する段階と、をさらに含む、請求項１又は２に記載の方法。
【請求項６】
第二の未硬化のＰＤＭＳゲルが、それに加えられる白金−ジビニルテトラメチルジシロキサン（Ｃ８Ｈ１８ＯＰｔＳｉ２）を有する、請求項５に記載の方法。
【請求項７】
第二の未硬化のＰＤＭＳゲルが、ＰＤＭＳゲルに関する標準的な硬化剤に加えて、それに加えられる白金−ジビニルテトラメチルジシロキサン（Ｃ８Ｈ１８ＯＰｔＳｉ２）を有する、請求項５に記載の方法。
【請求項８】
白金−ジビニルテトラメチルジシロキサンが、標準的なＰＤＭＳ硬化剤の一部である、請求項６に記載の方法。
【請求項９】
白金−ジビニルテトラメチルジシロキサンが、１０ｇのＰＤＭＳ基材、及び１ｇのＰＤＭＳ硬化剤当たり、１６μＬから２０μＬの間の量で加えられる、請求項６に記載の方法。
【請求項１０】
ＰＤＭＳの薄層が、ＣＹＴＯＰ表面処理によって処理される、請求項６に記載の方法。
【請求項１１】
ハイブリッドポリジメチルシロキサン（ＰＤＭＳ）スタンピングの形成方法であって、
ＰＤＭＳ基材へ硬化剤、及び白金触媒を加えることによってＰＤＭＳ基材を調整する段階であって、ＰＤＭＳ基材が、硬化の際に、硬化されたＰＤＭＳ剛性を有する、段階と；
硬化されたＰＤＭＳの剛性よりも実質的に高い剛性を有するプレートをＰＤＭＳ基材によってスピンコーティングする段階と；
ＰＤＭＳ基材、硬化剤、及び白金触媒を柔らかいＰＤＭＳ層へと硬化する段階と、を含む、方法。
【請求項１２】
白金触媒が、白金−ジビニルテトラメチルジシロキサン（Ｃ８Ｈ１８ＯＰｔＳｉ２）である、請求項１１に記載の方法。
【請求項１３】
白金−ジビニルテトラメチルジシロキサンが、硬化剤の一部である、請求項１２に記載の方法。
【請求項１４】
白金−ジビニルテトラメチルジシロキサンが、硬化剤とは別のソースから加えられる、請求項１２に記載の方法。
【請求項１５】
白金−ジビニルテトラメチルジシロキサンが、１０ｇのＰＤＭＳ基材、及び１ｇのＰＤＭＳ硬化剤当たり、１６μＬから２０μＬの間の量で加えられる、請求項１２から１４の何れか一項に記載の方法。
【請求項１６】
ＰＤＭＳの薄層が、ＣＹＴＯＰ表面処理によって処理される、請求項１１から１５の何れか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、両方とも参照によりその全体が本明細書に組み込まれる、２０１２年３月２７日に出願された“ＣＯＮＴＩＮＵＯＵＳ  ＷＨＯＬＥ−ＣＨＩＰ  ３−ＤＩＭＥＮＳＩＯＮＡＬ  ＤＥＰ  ＣＥＬＬ  ＳＯＲＴＥＲ  ＡＮＤ  ＩＴＳ  ＦＡＢＲＩＣＡＴＩＯＮ”と題する米国仮特許出願第６１／６１６，３８５号明細書、及び、２０１３年３月１５日に出願された“ＣＯＮＴＩＮＵＯＵＳ  ＷＨＯＬＥ−ＣＨＩＰ  ３−ＤＩＭＥＮＳＩＯＮＡＬ  ＤＥＰ  ＣＥＬＬ  ＳＯＲＴＥＲ  ＡＮＤ  ＲＥＬＡＴＥＤ  ＦＡＢＲＩＣＡＴＩＯＮ  ＭＥＴＨＯＤ”と題する米国仮特許出願第６１／７９９，４５１号明細書に対して、３５Ｕ．Ｓ．Ｃ．１１９（ｅ）の下で優先権を主張する。
【０００２】
政府のライセンス権
本発明は、全米科学財団によって認められた助成金Ｎｏ．０９０１１５４の下で米国政府のサポートによって為された。米国政府は、本発明において特定の権利を有する。
【背景技術】
【０００３】
マイクロ流体デバイスは、様々な流体に取り込まれたサンプル上の小規模の流体操作を実施することに関して費用効率が高いメカニズムを与える。例えば、いくつかのマイクロ流体デバイスは、流体サンプルに含まれるセルを、送る、ソートする、及び分析するために用いられ得る。
【０００４】
多層ソフトリソグラフィー（ＭＳＬ）は、マイクロ流体デバイスを製造するためにこれまで最も広く用いられた取組である。シンプルな単層ポリジメチルシロキサン（ＰＤＭＳ）チャネルから、空気圧によって制御されるポンプ及びバルブを備える多層構造まで、多数のデバイスが、液体の配送、混合、及び計測を含む多用途のマイクロ流体機能を提供するために用いられてきた。マイクロ流体の大規模集積化（ｍＬＳＩ）は、例えば、ラボオンチップデバイスにおいて、複雑な、多段階の生化学的分析を実施するために、何千のバルブ、及び何百のチャンバーに個別に対応するためのマイクロ流体マルチプレクサーの形状で実現されてきた。これまでに示された大部分の多層ＰＤＭＳデバイスは、真の３Ｄマイクロ流体デバイスではなかった。多層の２Ｄマイクロ流体ネットワークは積み重ねられるが、高収率で異なる層を流体的に接続するための高分解能の、層を通るビアの製造が困難であることにより、典型的には中間層の流体連結がない。層を通るビア無しでは、流体の経路指定、及び接続は、大規模３Ｄマイクロ流体ネットワークに関して複雑な問題となる。
【０００５】
マイクロ流体デバイスが提供し得る一つの機能は、セル、又は粒子のソーティングである。例えば、流体サンプルは、内部に取り込まれた多数の異なるタイプのセル、又は粒子を有することがあり、全てのサンプルに関して、特定のタイプの粒子、又はセルを分離する、又は集めることが望ましいことがある。誘電泳動（ＤＥＰ）は、セル、又は微粒子をソートするために利用される、最も一般的に用いられるメカニズムの内の一つである。ＤＥＰは、適用された電場と、粒子の誘起された電気双極子との間の相互作用に起因する、電場勾配に沿った誘起された粒子運動を指す。媒体に浮遊する、球形の粒子上に作用するＤＥＰ力、ＦＤＥＰは次のように表され得る：
【０００６】
【数１】
2018029582.tif 000003
【０００７】
ここで、ｒは、粒子の半径であり、Ｋは、クラウジウス−モソッティ因子であり、Ｅは電場強度であり、ωは適用された場の角振動数であり、ε１は、媒体の誘電体誘電率である。結果として得られる力は、電場強度勾配、▽Ｅ２、に依存するので、粒子は、例えばマイクロパターン化テンプレート上で金属パッチによって生成される、場における任意の不均一性に向かって引き寄せられ得る。球状粒子の正負、及び有効誘電率は、次のように表され得る：
【０００８】
【数２】
2018029582.tif 000004
【０００９】
ここで、σ１は、媒体の伝導率であり、ε２及びσ２は粒子の誘電体誘電率及び伝導率である。Ｒｅ［Ｋ］が正ならば、粒子は強い電場領域へ向かって動き；逆に、Ｒｅ［Ｋ］が負ならば、粒子は低い電場領域へ動く。
【００１０】
そのため、不均一な電場を受けるセル又は微粒子は、ＤＥＰ効果に起因する力を経験する。力の大きさは、セル又は微粒子の誘電率特徴、及び電場の振動数を含む様々な因子に依存する。用いられるＤＥＰ場、及びＤＥＰ場を受ける個別のセル又は微粒子の特徴に応じて、セル又は微粒子は、（場の力が増加する方向にセル又は微粒子を促す力を経験する）正のＤＥＰ、又は（場の力が増加するのと反対の方向にセル又は微粒子を促す力を経験する）負のＤＥＰの何れかを経験し得る。多くの場合、ＤＥＰを介したセル又は微粒子の動きは、それらのセル又は微粒子の特徴、それらを運ぶために一般的に用いられる媒体、及び、マイクロ流体システムの電気的特徴を考慮すると、およそ１００μｍ／ｓで実際は制限され得る。
【００１１】
セル又は微粒子のＤＥＰ応答は、対象のセル又は微粒子を分子、例えば、ラベル付けされた、若しくはラベル付けされていない抗体、又は、対象となる特定のセル若しくは微粒子に特異的なビーズでタグ付けすることによって変更、又は強化され得る。このことは、ＤＥＰを用いて目的のセル又は微粒子のより簡単な分離を可能にし得る。このようなタグ付けはＤＥＰ技術を強化し得る一方、多くの場合必要ではない。
【００１２】
図１は、２次元ＤＥＰセルソーター１００の一例を示す。図１は、セルソーター１００のＰＤＭＳ層の一部の平面図のみを示し；実際には、ＰＤＭＳ層は、二つのプレート、例えば、示されていないガラスプレートの間に挟まれることになる。ＰＤＭＳ層は、互いに平行に走り、薄壁１１６によって互いに離隔されるサンプルチャンバー１０２、及びバッファーチャネル１０４を含み得る。流体サンプル、及びバッファーは、それらの各々のチャネルを介して、図１の方向に関して、左から右へソーター内に流れ得る。薄壁１１６は、サンプルチャネル１０２とバッファーチャネル１０４との間の流体連結を許可する開口１１８を有し得る。パターニングされた電極１０６は、サンプルチャネル１０２を横切る角度で伸び得る；パターニングされた電極１０６は、二つのプレートの各々上でパターニングされ得る。電極を横切る電圧を生成するために交流電流が用いられる際、パターニングされた電極１０６の間をサンプルチャネル１０２を介して流れるサンプル流体内で、電磁場が生成され得る。電磁場の周波数に応じて、特定のセル、例えば“正方形の”セル１１０は、最大場強度に向かって引き寄せられることがあり、“丸い”セル１０８は、反発されるか、影響を受けないことがある。（パターニングされた電極１０６の角度に起因する）電磁場の斜めの性質は、サンプルチャネル１０２及びバッファーチャネル１０４における流体流れが、図１の方向に関して、左から右へと進むにつれて、正方形のセル１１０がバッファーチャネル１０４に向かって引き寄せられることを引き起こし得る。開口１１８の端の後、バッファーチャネル１０４に向かって押しやられた正方形のセル１１０は、収集チャネル１１２内へ流れ得、一方、丸いセルは、廃棄チャネル１１４内へ流れ得る。
【００１３】
図２は、２次元ＤＥＰセルソーター２００の他の一つの実施例を示す。この場合では、セルソーター２００は、バッファーチャネル１０４を囲む二つのサンプルチャネル２０２を含む。流体サンプルは、サンプルチャネル２０２を介してセルソーター２００内へ流れ得、一方、中性のバッファーは、バッファーチャネル２０４を介してセルソーター２００内へ流れ得る。組み合わされたバッファー／サンプル流れは、多数のパターニングされた電極２０６を含むソーティング領域を通って流れる。パターニングされた電極２０６が特定の周波数で電力供給されるとき、結果として得られる電磁場は、正方形のセル２１０がセルソーター２００の中心に向かって移動することを引き起こし得、一方で、丸いセル２０８は、セルソーター２００の外縁に向かって移動し得る、又は外縁にとどまり得る。中央に集められた正方形のセル２１０は、その後、収集チャネル２１２内に流れ得、一方、丸いセル２０８は、廃棄チャネル２１４内に流れ得る。
【発明の概要】
【発明が解決しようとする課題】
【００１４】
２次元セルソーターは典型的に、それを超えるとセルソーティングの機能性が失われる、又は著しく損なわれる最大流速を有する。ＤＥＰによって生成される力、及び結果として、ＤＥＰが流れストリームを横切ってセルを動かし得、収集チャネル内への流れに関する位置内へ動かし得る速度は、電極のサイズ、及び形状、並びに他のシステムの特徴によって制限される。ＤＥＰ効果によって生成される力が収集チャネル内への流れのためにセルを再配置し得る前にセルがパターニングされた電極を通り過ぎるのに十分、流体の流速が速い場合、そのときセルは効果的にソートされないであろう。これは２次元セルソーターの最大流れ、及び、結果的に、２次元セルソーターの最大処理量を制限する。そのためこのような２次元ＤＥＰセルソーターは典型的に、およそ１ｍｍ／秒の最大流速に制限され、今度は、このようなセルソーターの処理量を制限する。
【００１５】
本明細書に記載される本題の一以上の実施形態の詳細は、添付の図面、及び以下の記載において説明される。他の特徴、態様、及び優位点は、説明、図面、及び特許請求の範囲から明確になるであろう。以下の図面の比較寸法は、具体的にスケーリングされた図面であると示されない限り、縮尺通りに描かれないことがあることを留意すべきである。
【課題を解決するための手段】
【００１６】
様々な態様において、本明細書で意図される発明は、以下の実施形態の内の任意の一以上を含み得るが、それらに限定される必要はない：
実施形態１：３次元誘電泳動（ＤＥＰ）ソーティングデバイスであって、デバイスは：第一電極；第二電極；第一電極と第二電極との間に挟まれた電気絶縁層を含み、電気絶縁層は、第一電極及び第二電極によって部分的に囲まれた壁を備える分離通路を含み、電気絶縁層は、断面厚みが分離通路よりも小さく、第一電極及び第二電極の間の電極間位置に位置する収集通路を含み、分離通路は、誘電泳動効果を引き起こして、収集通路の電極間位置に実質的に相当する第一電極と第二電極との間の位置へと、反応するセル、又は微粒子を引き寄せる電磁場を生成するように成形され、収集通路、及び分離通路は、分離通路における第一電極と第二電極との間の電極間位置に引き寄せられたセル、又は微粒子が、その後、収集通路内へと流れるように構成される、デバイス。
【００１７】
実施形態２：３次元誘電泳動（ＤＥＰ）ソーティングデバイスであって、デバイスは、第一電極；第二電極；第一電極と第二電極との間に挟まれた電気絶縁層を含み、電気絶縁層は：第一電極と第二電極とによって部分的に確定される断面を有する流体流路；デバイスのＤＥＰ分離領域内で流体流路に平行な、且つ、第一の薄い、変形可能な壁によって流体流路から離隔される第一側通路；ＤＥＰ分離領域内で流体流路に平行な、且つ、第二の薄い、変形可能な壁によって流体流路から離隔される第二側通路を含み、第一側通路、及び第二側通路は、流体流路から密閉され、第一側通路、及び第二側通路への加圧ガス、又は流体の適用は、第一の薄い、変形可能な壁、及び、第二の薄い、変形可能な壁を流体流路内へ膨張させる、デバイス。
【００１８】
実施形態３：第一側通路、及び第二側通路を真空に引くことは、第一の薄い、変形可能な壁、及び第二の薄い、変形可能な壁を側通路内へと膨張させる、実施形態２の３次元ＤＥＰソーティングデバイス。
【００１９】
実施形態４：側通路が、液体、又はゲルで満たされる、実施形態２又は実施形態３の３次元ＤＥＰソーティングデバイス。
【００２０】
実施形態５：液体、又はゲルが、圧縮された後に固体形状へと硬化されるので、薄い、変形可能な壁を流体流路内へと膨張させる、又は、真空を受けるので、薄い、変形可能な壁を側通路内へ膨張させる、実施形態４の３次元ＤＥＰソーティングデバイス。
【００２１】
実施形態６：３次元誘電泳動（ＤＥＰ）ソーティングデバイスであって、デバイスは、第一電極層；第二電極層；第一電極層と第二電極層との間に介在し、第一サブ層、及び第二サブ層を有する電気絶縁層；第一サブ層に位置する第一通路；及び、第二サブ層に位置する第二通路を含み、第一電極層、第二電極層、及び電気絶縁層は、実質的に平面の組み立てを形成し、第一電極層は、第二層からの第一サブ層の反対側であり、第二電極層は、第一層からの第二サブ層の反対側であり、第一通路、及び第二通路は、電気絶縁層のＤＥＰ分離領域内で共通路を進み、ＤＥＰ分離領域内で互いに直接の流体連結であり、第一通路、及び第二通路はそれぞれ、共通路に垂直な、且つ、実質的に平面の組み立ての法線に垂直な異なる断面幅を有し、第一通路は、ＤＥＰ分離後領域において第二通路から分岐し、ＤＥＰ分離後領域はＤＥＰ分離領域の下流に位置する、デバイス。
【００２２】
実施形態７：電気絶縁層の第三サブ層；第三サブ層に位置する第三通路をさらに含み、第二サブ層は、第一サブ層と第三サブ層との間に介在し、第三サブ層は、第二サブ層と第二電極層との間に介在し、第三通路は、ＤＥＰ分離領域内で共通路を進み、ＤＥＰ分離領域内で第二通路と直接の流体連結であり、第三通路は、共通路に垂直な、且つ、実質的に平面の組み立ての法線に垂直な、第二通路の断面幅とは異なる断面幅を有し、第三通路は、ＤＥＰ分離後領域において第二通路から分岐する、実施形態６の３次元ＤＥＰソーティングデバイス。
【００２３】
実施形態８：第二通路の断面幅が、第一通路、及び第三通路の断面幅未満である、実施形態７の３次元ＤＥＰソーティングデバイス。
【００２４】
実施形態９：第二通路の断面幅が、第一通路、及び第三通路の断面幅より大きい、実施形態７の３次元ＤＥＰソーティングデバイス。
【００２５】
実施形態１０：第一通路、第二通路、及び第三通路が、共通路に垂直な、且つ実質的に平面の組み立てに平行な方向において、実質的に互いに中央に配される、実施形態７から９の何れか一つの３次元ＤＥＰソーティングデバイス。
【００２６】
実施形態１１：一以上の追加の通路をさらに含み、各々が追加のサブ層に位置し、一以上の追加の通路は、第三通路を含み、一以上の追加の通路は、電気絶縁層のＤＥＰ分離領域内で共通路を進み、ＤＥＰ分離領域内で互いに、第一通路と、第二通路と直接の流体連結であり、一以上の追加の通路はそれぞれ、共通路に垂直な、且つ、実質的に平面の組み立ての法線に垂直な断面幅を有し、各特定の追加の通路の断面幅は、特定の追加の通路に隣接する各追加の通路の断面幅とは異なり、一以上の追加の通路の内の少なくとも一つは、ＤＥＰ分離後領域において第二通路から分岐する、実施形態６の３次元ＤＥＰソーティングデバイス。
【００２７】
実施形態１２：第一電極層、及び第二電極層が、ＤＥＰ分離領域においてパターニングされた電極を含む、実施形態６から１１の何れか一つの３次元ＤＥＰソーティングデバイス。
【００２８】
実施形態１３：第一電極層、及び第二電極層が、電気絶縁層に面する導電性表面を備える実質的に平坦なプレートである、実施形態６から１１の何れか一つの３次元ＤＥＰソーティングデバイス。
【００２９】
実施形態１４：導電性表面が、電気絶縁層の実施的に全てにわたって伸びる、実施形態１３の３次元ＤＥＰソーティングデバイス。
【００３０】
実施形態１５：導電性表面が、第一通路の側壁とＤＥＰ分離領域によって囲まれた領域、又は、第二通路の側壁とＤＥＰ分離領域によって囲まれた領域において実質的に均一である、実施形態１３の３次元ＤＥＰソーティングデバイス。
【００３１】
実施形態１６：導電性表面の内の一つ、又は両方が、２μｍ未満の厚さの非導電性コーティングで被覆される、実施形態１３から１５の何れか一つの３次元ＤＥＰソーティングデバイス。
【００３２】
実施形態１７：電気絶縁層が、ポリジメチルシロキサン（ＰＤＭＳ）構造体である、実施形態６から１６の何れか一つの３次元ＤＥＰソーティングデバイス。
【００３３】
実施形態１８：電気絶縁層が、複数の個別のＰＤＭＳ層を一緒に接合することによって形成されるポリジメチルシロキサン（ＰＤＭＳ）構造体である、実施形態６から１７の何れか一つの３次元ＤＥＰソーティングデバイス。
【００３４】
実施形態１９：第一サブ層が、一以上の個別のＰＤＭＳ層によって形成され、第二サブ層が、一以上の個別のＰＤＭＳ層によって形成される、実施形態１８の３次元ＤＥＰソーティングデバイス。
【００３５】
実施形態２０：電気絶縁層が、異なる材料の組み合わせを含む複合構造体である、実施形態１８の３次元ＤＥＰソーティングデバイス。
【００３６】
実施形態２１：電気絶縁層が、ＰＤＭＳにおいて浮遊する非ＰＤＭＳ材料を含む複合構造体である、実施形態２０の３次元ＤＥＰソーティングデバイス。
【００３７】
実施形態２２：第一サブ層が、およそ１μｍから１００μｍの厚さを有し、第二サブ層が、およそ１０μｍから１００μｍの厚さを有する、実施形態６から２１の何れか一つの３次元ＤＥＰソーティングデバイス。
【００３８】
実施形態２３：第一サブ層が、およそ１００μｍから５００μｍの厚さを有し、第二サブ層が、およそ１００μｍから５００μｍの厚さを有する、実施形態６から２２の何れか一つの３次元ＤＥＰソーティングデバイス。
【００３９】
実施形態２４：第一通路が、少なくとも１μｍの断面幅を有し、第二通路及び第二通路が、少なくとも２μｍの断面幅を有する、実施形態６から２２の何れか一つの３次元ＤＥＰソーティングデバイス。
【００４０】
実施形態２５：第一通路が、１μｍ未満の断面幅を有し、第二通路が、２μｍ未満の断面幅を有する、実施形態６から２２の何れか一つの３次元ＤＥＰソーティングデバイス。
【００４１】
実施形態２６：第一通路、及び第三通路が異なる断面幅を有する、実施形態７から２４の何れか一つの３次元ＤＥＰソーティングデバイス。
【００４２】
実施形態２７：第一通路、第二通路、及び第三通路が、ＤＥＰ分離領域内で実質的に脇道“Ｈ”の形状である集合体の断面を有し、それによって、流体に取り込まれる正のＤＥＰを備える微粒子又はセルを、交流電圧が第一電極層と第二電極層との間に適用される際に、ソーティング通路に集めされる、実施形態７から２６の何れか一つの３次元ＤＥＰソーティングデバイス。
【００４３】
実施形態２８：第一通路、第二通路、及び第三通路が、ＤＥＰ分離領域内で実質的に“＋”の形状である集合体の断面を有し、それによって、流体に取り込まれる負のＤＥＰを備える微粒子又はセルを、交流電圧が第一電極層と第二電極層との間に適用される際に、ソーティング通路に集めさせる、実施形態６から２６の何れか一つの３次元ＤＥＰソーティングデバイス。
【００４４】
実施形態２９：第一電極層と第二電極層とにわたる交流（ＡＣ）電圧の適用が、ＤＥＰ分離領域内で第一通路及び第二通路を通って流れる流体内で、不均一な電磁場を発達させ、不均一な電磁場は、第一通路、又は第二通路の内の一つに向かって偏る強度を有する、実施形態６から２７の何れか一つの３次元ＤＥＰソーティングデバイス。
【００４５】
実施形態３０：３次元ＤＥＰソーティングデバイスが、手動操作デバイスに組み込まれる、実施形態６から２９の何れか一つの３次元ＤＥＰソーティングデバイス。
【００４６】
実施形態３１：３次元ＤＥＰソーティングデバイスが、ソーティングデバイスの第一通路、及び第二通路を通って流体サンプルを送るように構成される手動ポンプデバイスに結合される、実施形態６から３０の何れか一つの３次元ＤＥＰソーティングデバイス。
【００４７】
実施形態３２：多層ポリジメチルシロキサン（ＰＤＭＳ）マイクロ流体構造体の製造方法であって、本方法は、ａ）正のモールド上へ第一の未硬化のＰＤＭＳゲルを堆積する段階；ｂ）正のモールドと、ＰＤＭＳの弾性率よりも実質的に大きい弾性率を備えるプレート、及び正のモールドに面するプレートの側面上にＰＤＭＳの薄層を有するスタンピングと、の間で第一の未硬化のＰＤＭＳゲルを圧縮する段階；ｃ）第一の未硬化のＰＤＭＳゲルをＰＤＭＳ層へと硬化する段階；ｄ）正のモールドからＰＤＭＳ層を取り外す段階であって、ＰＤＭＳ層が、取り外し前の正のモールドと関わりあったモールド界面を有する段階、ｅ）ＰＤＭＳ層を受容面へ移動する段階；ｆ）ＰＤＭＳ層のモールド界面の一部を受容面に接合する段階；及び、ｇ）ＰＤＭＳスタンピングからＰＤＭＳ層を取り外す段階を含む。
【００４８】
実施形態３３：追加のＰＤＭＳ層のために、段階ａ）からｇ）を繰り返す段階をさらに含む、実施形態３２の方法。
【００４９】
実施形態３４：ＰＤＭＳの薄層が、５００μｍ未満の厚さである、実施形態３２又は３３の方法。
【００５０】
実施形態３５：ＰＤＭＳの薄層が、１０μｍから３０μｍの間の厚さである、実施形態３２から３４の何れか一つの方法。
【００５１】
実施形態３６：第二の未硬化のＰＤＭＳゲルによってプレートをスピンコーティングしてＰＤＭＳの薄層を形成する段階；及び、第二の未硬化のＰＤＭＳゲルを硬化する段階、をさらに含む、実施形態３２から３５の内の何れか一つの方法。
【００５２】
実施形態３７：第二の未硬化のＰＤＭＳゲルが、それに加えられる白金−ジビニルテトラメチルジシロキサン（Ｃ８Ｈ１８ＯＰｔＳｉ２）を有する、実施形態３６の方法。
【００５３】
実施形態３８：第二の未硬化のＰＤＭＳゲルが、ＰＤＭＳゲルに関する標準的な硬化剤に加えて、それに加えられる白金−ジビニルテトラメチルジシロキサン（Ｃ８Ｈ１８ＯＰｔＳｉ２）を有する、実施形態３６又は３７の方法。
【００５４】
実施形態３９：白金−ジビニルテトラメチルジシロキサンが、標準的なＰＤＭＳ硬化剤の一部である、実施形態３７の方法。
【００５５】
実施形態４０：白金−ジビニルテトラメチルジシロキサンが、１０ｇのＰＤＭＳ基材、及び１ｇの標準的なＰＤＭＳ硬化剤当たり１６μＬから２０μＬの間の量で加えられる、実施形態３７から３９の内の何れか一つの方法。
【００５６】
実施形態４１：ＰＤＭＳの薄層が、ＣＹＴＯＰ表面処理によって処理される、実施形態３７から４０の内の何れか一つの方法。
【００５７】
実施形態４２：ハイブリッドポリジメチルシロキサン（ＰＤＭＳ）スタンピングの製造方法であって、本方法は：ＰＤＭＳ基材へ硬化剤、及び白金触媒を加えることによってＰＤＭＳ基材を調整する段階であって、ＰＤＭＳ基材が、硬化の際に、硬化されたＰＤＭＳ剛性を有する段階と；硬化されたＰＤＭＳの剛性よりも実質的に高い剛性を有するプレートをＰＤＭＳ基材によってスピンコーティングする段階と；ＰＤＭＳ基材、硬化剤、及び白金触媒を柔らかいＰＤＭＳ層へと硬化する段階と、を含む方法。
【００５８】
実施形態４３：白金触媒が、白金−ジビニルテトラメチルジシロキサン（Ｃ８Ｈ１８ＯＰｔＳｉ２）である、実施形態４２の方法。
【００５９】
実施形態４４：白金−ジビニルテトラメチルジシロキサンが、硬化剤の一部である、実施形態４３の方法。
【００６０】
実施形態４５：白金−ジビニルテトラメチルジシロキサンが、硬化剤とは別のソースから加えられる、実施形態４３の方法。
【００６１】
実施形態４６：白金−ジビニルテトラメチルジシロキサンが、１０ｇのＰＤＭＳ基材、及び１ｇのＰＤＭＳ硬化剤当たり、１６μＬから２０μＬの間の量で加えられる、実施形態４３から４５の何れか一つの方法。
【００６２】
実施形態４７：ＰＤＭＳの薄層が、ＣＹＴＯＰ表面処理によって処理される、実施形態４２から４６の内の何れか一つの方法。
【００６３】
様々な実施形態のこれらの及び他の態様は以下でより詳細に説明される。以下の説明から明らかになるように、これらの実施形態は例示的なものであり、限定するものではない。本明細書で提供される教示を考慮すれば、多数の変形、及び修正が、当業者にとって得られるものとなるであろう。
【図面の簡単な説明】
【００６４】
【図１】２次元ＤＥＰセルソーターの一例を示す。
【図２】２次元ＤＥＰセルソーターの他の一つの例を示す。
【図３Ａ】３次元ＤＥＰセルソーターの一部の等角図を示す。
【図３Ａ−２】図３Ａのセルソーターの様々な通路の、見える断面の詳細図である。
【図３Ｂ】図３Ａでは見えない内部特徴（フィーチャ）を示す、図３Ａの陰線バージョンである。
【図３Ｃ】図３Ａのセルソーターの逆等角図を示す。
【図３Ｄ】図３Ａのセルソーターの逆等角図を示す。
【図４Ａ】ＤＥＰ分離領域における３次元セルソーターの例の断面を示す。
【図４Ｂ】ＤＥＰ分離領域における３次元セルソーターの例の断面を示す。
【図４Ｃ】ＤＥＰ分離領域における３次元セルソーターの例の断面を示す。
【図４Ｄ】ＤＥＰ分離後領域における図４Ａから４Ｃの３次元セルソーターの断面を示す。
【図４Ｅ】３次元ＤＥＰセルソーターにおける電磁場強度のシミュレーションの断面図を示す。
【図５Ａ】動的に可変な通路断面を有するマイクロ流体セルソーター構造体の断面図を示す。
【図５Ｂ】動的に可変な通路断面を有するマイクロ流体セルソーター構造体の断面図を示す。
【図５Ｃ】動的に可変な通路断面を有するマイクロ流体セルソーター構造体の断面図を示す。
【図６Ａ】顕微鏡によって撮られた３次元ＤＥＰセルソーティング構造体の写真を示す。
【図６Ｂ】図６Ａの３次元ＤＥＰセルソーティング構造体のＤＥＰソーティング領域の、顕微鏡によって撮られたさらなる写真を示す。
【図６Ｃ】図６Ａの３次元ＤＥＰセルソーティング構造体のＤＥＰソーティング領域の、顕微鏡によって撮られたさらなる写真を示す。
【図６Ｄ】図６Ａの３次元ＤＥＰセルソーティング構造体のＤＥＰソーティング領域の、顕微鏡によって撮られたさらなる写真を示す。
【図７Ａ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｂ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｃ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｄ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｅ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｆ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｇ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｈ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｉ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｊ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｋ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｌ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｍ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｎ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｏ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｐ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｑ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｒ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｓ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｔ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｕ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｖ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｗ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｘ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｙ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７Ｚ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７ＺＡ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図７ＺＢ】多層ＰＤＭＳ構造体を製造するための製造技術の様々な段階を、簡略化した断面図によって示す。
【図８】ＰＤＭＳ層製造技術をまとめたフローチャートを示す。
【図９】二つの異なる製造プロセスを用いて形成された、エッジリッジ、又はそれが無い、成形されたマイクロ流体フィーチャの二つの例を示す。
【発明を実施するための形態】
【００６５】
様々な実装の実施例は、添付の図面において示され、以下でさらに説明される。本明細書での議論は説明される特定の実装へと特許請求の範囲を限定することを意図するものではないことが理解されるであろう。逆に、添付の特許請求の範囲によって定義されるような発明の精神及び範疇内に含まれ得るような代替形態、変形形態、及び同等物を覆うことが意図される。以下の説明では、多数の実装固有の詳細が、本発明の十分な理解を提供するために説明される。本発明は、これらの実装固有の詳細のいくつか、又は全てがなくても実施され得る。他の例では、既知のプロセス操作は、本発明を不必要に曖昧にしないために、詳細には説明されない。
【００６６】
以下の議論が、生物材料、例えばセル、微生物等をソーティングするためのセルソーター等の構造体、又はデバイスに主に焦点を当て得る一方、このような構造体は、ＤＥＰソーティング技術に反応し得る任意の微粒子、又は物体をソートするために用いられ得ることが理解されるべきである。従って、本明細書で議論される概念、及び構造体は、セルソーティング用途にのみ限定されるものではなく、様々な他のソーティング用途、例えばＤＮＡ、微粒子、分子等のソーティングへと同様に適用され得る。
【００６７】
また、本開示内の、及び図面における様々な場所において、微粒子、又はセルがシンプルな幾何学的形状、例えば、円、正方形、及び星によって表され得ることが理解されるべきである。このような慣例は明確化のために採用され、それらの形状を実際に有する微粒子、又はセルとは対照的に、異なる種類のセル、又は微粒子を単に示すものとして解釈されるべきである。
【００６８】
本明細書で議論される構造体、及び技術は、マイクロ流体構造体、例えば、少なくとも一つの寸法においてサブミリメートルスケールである容積へと流体を幾何学的に拘束する構造体の文脈において提供されることがさらに理解されるべきである。マイクロ流体構造体は典型的には、マイクロ流体チップの形で提供され、それを介して流体が流れ得る、内部に設けられた一以上の流体通路、又はチャネルを有する固い材料、柔らかい材料、又は固い材料及び柔らかい材料の組み合わせであり得る。一以上の通路は、チャンバー、入口ポート、出口ポート、反応器、バルブ、ポンプ、ソーティングデバイス等を含むマイクロ流体の様々領域の間で流体を運び得る。所与のマイクロ流体チップ内の流体の全体の作動容量は、もちろん、チップ内のマイクロ流体フィーチャの密度、及び寸法、並びにマイクロ流体チップの全体サイズによって変動し得る。このような流体作動容積は典型的には、１０ｃｍ平方のマイクロ流体チップに関してサブμＬの範囲であり得る。典型的な通路、及びチャネル幅及び／又は深さはしばしば、数百マイクロメートルから数百ナノメートルの間のオーダーであり得る。いくつかの例では、このような幅、及び／又は深さはサブｍｍスケールであり得る。しかしながら、典型的な通路、及びチャネル長さは、マイクロメートルからミリメートルの長さのオーダーであり得る。マイクロ流体構造体フィーチャの小さなサイズに起因して、従来の機械加工プロセスはしばしば、このような構造体を製造するには不向きであることが判明し得る。結果として、マイクロ流体構造体の製造は、多くの場合、半導体製造から引き出される少なくともいくつかの概念に頼ることがあり、例えば、半導体マイクロチップに関するマイクロ、及びナノスケールのフィーチャを製造するために用いられるものと同様のフォトリソグラフィー技術が、マイクロ流体工学の文脈におけるフィーチャを製造するために用いられ得る。
【００６９】
図３Ａは、米国仮特許出願第６１／６１６，３８５号明細書の図１Ａ、１Ｂ及び１Ｃにおいて、並びに、米国仮特許出願第６１／７９９，４５１号明細書の第３９ページの図３ａ、３ｂ及び３ｃにおいて示されるセルソーターと同様の３次元ＤＥＰセルソーター３００の一部の等角図を示す。図３Ａ’は、セルソーター３００の様々な通路の、見える断面の詳細図である。図３Ｂは、図３Ａにおいて見えない内部特徴（フィーチャ）を示す、図３Ａの陰線バージョンである。図３Ｃ及び３Ｄは、セルソーター３００の逆等角図を示す。
【００７０】
電気絶縁層３２４は、第一電極層３２０と第二電極層３２２との間に挟まれ得る。第一電極層３２０、及び第二電極層３２２は、例えば、電気絶縁層３２４に面する表面上にインジウム−スズ−酸化物（ＩＴＯ）の伝導性コーティングを備えたガラス、又はプラスチック基板によって提供され得る。他の基板、及び導電性コーティング（又は、コーティングの必要なく自然に導電性である材料）が、いくつかの実装において、第一電極層３２０、及び第二電極層を提供するために用いられ得る。
【００７１】
電気絶縁層３２４は、第一通路３２６、第三通路３２８、及び第二通路３３０を含み得る。第二通路３３０は、セルソーター３００のＤＥＰ分離領域３３２の内部で第一通路３２６と第三通路３２８との間に位置し得る。第一通路３２６は、第一電極層３２０と第二通路３３０との間に位置し得、第三通路３２８は、第二電極層３２２と第二通路３３０との間に位置し得る。第二通路３３０、第一通路３２６、及び第三通路３２８は、ＤＥＰ分離領域３３２内部で互いに全て隣接することがあり、例えば、セルソーター３００の名目上の層平面に垂直な方向における三つの通路の間の流体流れは、物理的な障壁によって妨げられないことがある。電気絶縁層は、ＰＤＭＳ、又は高い電気抵抗率を備える他の材料によって作製され得る。
【００７２】
ＤＥＰ分離領域３３２の下流で、第二通路３３０は、第一通路３２６及び第三通路３２８が続く路から分岐し得る。第一通路３２６、及び第三通路３２８は、ＤＥＰ分離領域３３２の下流で共通路を進むと示される一方で、いくつかの実装では、第一通路３２６、及び第三通路３２８は、ＤＥＰ分離領域３３２の下流で異なる、又は反対の路にさえ進み得る。
【００７３】
分かるように、第二通路３３０、第一通路３２６、及び第三通路３２８はそれぞれ、名目上の流体流れ方向に垂直であり、且つセルソーター３００の名目上の層平面に対して実質的に垂直であるＤＥＰ分離領域３３２における断面幅を有する。第二通路３３０の断面幅は、第一通路３２６、及び第三通路３２８の断面幅よりも小さいことがある。ＡＣ電圧が第一電極層３２０、及び第二電極層３２２にわたって適用されるとき、ＤＥＰ分離領域３３２内の第一通路３２６、第三通路３２８、及び第二通路３３０を通って流れる流体サンプル内で電磁場が生成される。第二通路のより小さい断面幅に起因して、電磁場は、第二通路３３０に集められ得る、又は第二通路３３０に向かって偏り得る。これは、ＤＥＰに起因して粒子を場に引き寄せ得る。つまり、正のＤＥＰを備える粒子を第二通路３３０内へ移動させる。ＤＥＰに起因して場によって粒子を反発させる。つまり、負のＤＥＰを備える粒子を第一通路３２６、又は第三通路３２８内に、又は向かって移動させる。
【００７４】
図４Ａから４Ｃは、ＤＥＰ分離領域における３次元セルソーターの実施例の断面を示す；図４Ｄは、ＤＥＰ分離後領域における図４Ａから４Ｃの３次元セルソーターの断面を示す。
【００７５】
図４Ａでは、丸いセルと星のセルの混合物を備える流体サンプルが、第一通路４２６、第三通路４２８及び第二通路４３０に取り込まれる；流体流れ方向は紙面に垂直である。分かるように、第一通路４２６、及び第三通路４２８の幅は両方とも、第二通路４３０の幅よりも広い。各通路は実質的に同一の厚さを有する、例えば、電気絶縁層４２４の総厚さの１／３として示される一方、通路は異なる厚さも有し得る。通路は、第一電極層４２０と第二電極層４２２との間に連続的な流体流れ領域を形成し得る。
【００７６】
図４Ｂでは、ＡＣ電圧が、第一電極層４２０、及び第二電極層４２２にわたって適用され、第二通路４３０付近に集められた電磁場（斜線領域）を生成する。この実装では、電磁場の周波数は、星のセルがＤＥＰによって場に引き寄せられ、丸いセルがＤＥＰによって場から反発するようになる。矢印は、セルの一般的な移動方向を示すために提供される。示されていないが、図４Ａ及び４Ｃにおいても同様に電磁場が存在し得、図４Ａから４Ｄにおいて示されるセルソーターの構造に起因して、流体サンプルが、実質的にＤＥＰソーティング領域全体にわたってＤＥＰを受け得ることが理解されるべきである。
【００７７】
図４Ａから４Ｃで示される電極層は第一及び第三通路４２６及び４２８における流体と直接接触しているものとして示される一方、電極層４２０及び４２２は、流体サンプルから電極層４２０及び４２２を離隔する薄い、電気絶縁性の、つまり非伝導性のコーティングも有し得ることが理解されるべきである。コーティングが十分に薄い、例えば、およそ２μｍ未満のオーダーならば、用いられるＡＣ電圧周波数は十分に高く、液体サンプル内の電磁場パターンに実質的に影響を与えるやり方で、薄層が液体サンプル内への電磁場の侵入をブロックしないことがある。これは、電極層へのセル又は粒子の接着を抑制（又は、必要であれば、促進）し得る電気絶縁材料で電極層４２０及び４２２をコーティングすることを可能にし得る。
【００７８】
図４Ｃでは、星のセルの第二通路４３０へのＤＥＰ誘発性移動が生じ、且つ丸いセルの第一通路４２６及び第三通路４２８へのＤＥＰ誘発性移動が生じるのに十分に長い時間の間、流体サンプルは電磁場に晒される。
【００７９】
図４Ｄでは、流体サンプルは、第一通路４２６及び第三通路４２８を第二通路４３０からそらすことによって、二つの流れへと分けられる。第一通路４２６及び第三通路４２８は陰線を用いて示される。なぜならそれらは電気絶縁層４２４内で第二通路４３０から離れて分岐するからである。これは、第二通路に集められた星のセルを、第一通路４２６及び第三通路４２８における丸いセルから物理的に離隔することを引き起こす。
【００８０】
図４Ｅは、３次元ＤＥＰセルソーターの断面を介する電磁場強度示す分析プロットを示す。図４Ｅでは、より暗い陰影が、増加する電磁場強度を示す一方で、より明るい陰影は反対を示す。分かるように、電磁場強度は、３次元ＤＥＰセルソーターのｚ方向における中央の上昇に向かって偏る。
【００８１】
２次元セルソーターでは、電磁場強度は、電極の形状によって支配され、所望の電磁場形状を生成するためには、電極は適切にパターニングされなくてはならない。逆に、図３Ａから３Ｄに示されるような３次元ＤＥＰセルソーターにおける電磁場強度は、第一通路、第三通路及び第二通路の相対的な幅によって支配される。これは、電磁場強度、それゆえ取り込まれるセルへのＤＥＰ効果を、電極の形状から切り離すことを可能にし、電極層をシンプルに平坦な、パターニングされていない電極にすることが可能である。もちろん、パターニングされた電極は、これはいくつかの場合において電磁場強度、それゆえセルソーターの性能を変化させることがあるが、必要があればいまだに用いられ得る。いくつかの実装では、セルソーターのアレイは、共通の電気絶縁層において設けられることがあり、各々が他のセルソーターの平坦電極から電気的に分離され得る個々の平坦電極を備え、共通の基板上にいまだに位置し、このような場合、もちろん、いくつかの層レベルの電極パターニングは、各セルソーターへ個別に電圧を適用することを可能にするように存在し得るが、個々のセルソーターレベルで電極は“パターニングされない”ことがある。多くの実装では、電極は、ＤＥＰ分離領域内で通路の全長に沿って伸び得る。しかしながら、他の実装では、電極は、第一通路及び第三通路からの第二通路の分岐の前に留まり得る。しかしながら、このような実装では、集められたセルは、ＤＥＰ分離領域の電極がない領域における電磁場の欠如に起因して第二通路から移動し始めることがあるため、セルソーティング性能を減少させる。３次元ＤＥＰセルソーターは、ＤＥＰ分離領域における均一な電極によって実施され得る一方、このようなセルソーターのいくつかの実装は、ＤＥＰ分離領域においてパターニングされた電極を利用し得る。
【００８２】
電極は、ＤＥＰ分離領域３３２内の第二通路３３０の全長に沿って比較的均一のままであり得るので、サンプル流体内で生成される電磁場は、この同一の長さにそって比較的一定でもあり得る。これは、このような場によって生成されるＤＥＰ力を、流体サンプルの流速に関わらず、全ＤＥＰ分離領域３３２にわたって、第一通路３２６、第三通路３２８及び第二通路３３０を流れ下るセル上に連続的に作用させる。実際、ソーティング効果に関する流体流速上の唯一の主な制限は、第一チャネル３２６及び第二チャネル３２８におけるセルが十分に長い期間の間ＤＥＰ力に晒され、それらを第一チャネル３２６及び第二チャネル３２８からソーティングチャネル３３０内へと移動することを可能にするのに流速が十分低くなくてはならない、且つ、流れにおいてセルによって経験されるせん断応力が、例えば１０ｍ／秒のオーダーで存続可能であるように流速が十分低くなくてはならないことである。
【００８３】
上述のＤＥＰセルソーターはサンプル流速に主に敏感ではないので、サンプル流速の積極的な制御は、既存の２次元ＤＥＰセルソーターのように必要不可欠ではない。実際、３次元ＤＥＰセルソーターは、例えば、ソーターを通る流体流れを送るための手で活性化される圧縮バルブ、又はふいごを用いて、手動で運転されることさえあり得る。これは、多くのマイクロ流体システムにおける正確な圧力制御を備える嵩張るポンプに関する必要性を排除し得る。大規模アレイにおいて３次元ＤＥＰセルソーターを用いることは、例えば、１００の個別の１００マイクロメートル幅のソーターを支え得る２ｃｍ幅のチップを手で動かし、１０ｍｌ／分の処理量を達成することを可能にし得る。
【００８４】
上記議論は、第二通路内に正のＤＥＰセルを集める３次元ＤＥＰセルソーターに着目してきた一方、他の通路構成が同様に用いられ得る。例えば、第二通路が第一通路及び第三通路よりも大きな幅を有する、例えば“＋”の断面を形成する場合、そのとき、結果として得られる生成される電磁場が、第二通路よりも第一及び第三通路において集められ得る。これは、負のＤＥＰを備えるセルを第二通路に集めさせ得、正のＤＥＰを備えるセルを第一通路、及び第三通路に集めさせ得る。このような断面を備える３次元ＤＥＰセルソーターは、負のＤＥＰセルを集めるために用いられ得る。
【００８５】
一般的に言うと、３次元ＤＥＰセルソーターは、主に“ｚ”方向、つまり、電極層、及び電気絶縁層の全体平面に垂直にセルをソーティングすることによって機能する。これは、セルのＤＥＰ運動を駆動する電磁場をカスタマイズして、電極層に関するｚ方向の位置の関数として変動することによって達成され得る。このような電磁場のカスタマイズは、サンプル流体がそこを通って流れ、電磁場がその中で生成される通路の断面を変化させることによって達成され得る。ｚ方向におけるこれらの通路の断面形状を変化させることによって、電磁場の集中を有するｚ軸に沿った通路のいくつかのゾーンは、正のＤＥＰを有する目的のセルを引きつけ得る一方、薄い電磁場を有するｚ軸に沿った通路の他のゾーンは、負のＤＥＰを有する目的のセルを引きつけ得る。３次元セルソーターでは、流体流れ方向に対して横の方向におけるセルの移動は、流体流速から切り離され、代わりにＤＥＰ効果によって生成される力によって運ばれる。そのため、ゼロ流れ、及び高い流れの状況の両方において、ＤＥＰ効果は、ｚ方向における、収集領域内へのセルの移動を可能にする。
【００８６】
逆に、２次元ＤＥＰセルソーターは、“ｙ”方向、つまり、流れ方向（“ｘ”方向）に対して横に、且つ電極層及び電気絶縁層の全体平面に対して平行にセルをソーティングすることによって機能する。このような２次元ＤＥＰセルソーターでは、電磁場は、生成される電磁場が、流体流れ方向に対してある角度であるｘ−ｙ平面におけるパターンを有するように電極層上の電極をパターニングすることによってカスタマイズされる。２次元ＤＥＰセルソーターにおけるＤＥＰ効果、及び流体流れによって提供される力の組み合わせは、セルをｙ方向に移動させ、セルが十分にｙ方向に移動する場合、そのときそれらは収集チャネル内へと押しやられ得る。しかしながら、この横の動きは、流体流れの速度に直接関連し、流体流れが無い場合、そのときセルは（電極へ向かういくつかの小さな動きは除いて）移動しないであろう。流体流れが大きすぎる場合、流体流れの力はＤＥＰ力に打ち勝つことになり、セルがＤＥＰ効果領域から押し出され得、流体サンプルが廃棄、及び収集チャネルに到達する時間までに収集チャネルに十分に移動しないことがある。
【００８７】
実際、３次元セルソーターは、処理量に関して２から３のオーダーの大きさ以上で２次元セルソーターを改良し得、それらを慣性のセルソーター等の他の技術と同等にする。しかしながら、このような他の技術と異なり、３次元セルソーターはさらにより小さな容積においてまとめられる。
【００８８】
上述の３次元ＤＥＰセルソーターが脇道“Ｈ”の構成における３つの通路のセットを特徴づける一方、他の３次元ＤＥＰセルソーターは、他の断面、及び通路の数を特徴づけ得ることが理解されるべきである。例えば、２つの通路のＤＥＰセルソーターは、通路の内の一つが他の通路と異なる幅であるものとして作製され得る。より多くの数の通路もまた可能である。例えば、７つの通路が、３次元ＤＥＰセルソーターに提供されることがあり、各奇数の通路は、偶数の通路よりも幅が広いことがあり、各偶数の通路において集められる電磁場をもたらす。そのため、セル又は微粒子は、電磁場が存在する際に、ＤＥＰ分離領域において奇数の通路から偶数の通路内へと移動し得る。各偶数の通路は、ＤＥＰ分離後領域において奇数の通路から分岐し得る。いくつかのこのような実装において、各偶数の通路は、異なる場所へ送られ得る。所与の実施例では、これは、３つの異なる抽出後の分析が抽出されたセルで実施されることを可能にしつつ、セルの３つの個別のバッチが共通のサンプルから抽出されることを可能にし得る。
【００８９】
いくつかの実装では、通路のｚ方向における断面の変化が動的に提供され得る。例えば、サンプル流体流れに関する流体通路が、例えば、長方形の断面通路で提供され得る。流体通路は、電極層によって提供される床、及び天井を有し得る。二つの平行な通路は、流体通路の隣に、両側に一つずつ配され得る。平行な通路は、薄く、変形可能な壁によって流体通路から離隔され得る。平行な通路が、例えば気体、又は液体によって圧力をかけられる場合、圧力は、変形可能な壁を流体通路内に膨張させ得、薄壁におけるたわみの度合いと同等に、流体通路の断面を狭くさせる。電極層にわたって電圧を適用することによって生成される電磁場は、狭くなる点で集まり得、正のＤＥＰ微粒子、又はセルはその後、その場所で集まり得る。逆に、平行な通路が真空に引かれる場合、これは、変形可能な壁を平行な通路内に膨張させ得ることになり、流体通路を外側に膨張させる。これは、負のＤＥＰを備えるセルを最大の膨張たわみの点の近くに集めさせ得る。
【００９０】
図５Ａから５Ｃは、動的に可変な通路断面を有するマイクロ流体セルソーター構造体の断面図を示す。分かるように、電気絶縁層５２４は、第一電極層５２０と第二電極層５２２の間に挟まれ得る。流体流路５４２は、上側に沿った第一電極層５２０、及び下側に沿った第二電極層５２２によって囲まれ得る；用語“上”及び“下”は、図に関してこのような境界の方向を指すために用いられるものであり、実際の実装におけるこのような境界の実際の方向を反映し得るものではないことが理解されるべきである。
【００９１】
また、流体流路５４２は、流体流路５４２に対して実質的に平行に走るように構成され得る側通路５３８から流体流路５４２を離隔し得る薄壁５４０によって囲まれ得る。薄壁５４０は、流体流路５４２と側通路５３８との間の距離に関して、実質的に均一な厚さを有し得る。側通路５３８は、流体流路５４２から流体的に分離されるように構成され得る。作動ポート５３６が提供され得、側通路５３８と流体連結し得る。作動ポート５３６は、流体流路５４２と側通路５３８との間で異なる圧力を提供するために用いられ得る。圧力差の性質に応じて、薄壁５４０は、側通路５３８におけるより大きな圧力に関して図５Ｂに示されるように、流体流路５４２内に膨張し得、又は、側通路５３８におけるより小さな圧力に関して図５Ｃに示されるように、側通路５３８内に膨張し得る。点線は、たわみ前の薄壁５４０の位置を示す。
【００９２】
ＡＣ電圧が、第一電極層５２０と第二電極層５２２との間に適用される際、ＤＥＰ効果が、流体通路５４２を通って流れる流体内で生成され得る。図Ａでは、流体通路５４２の断面は比較的一定であり得、ＤＥＰ効果に起因する流体通路５４２の任意の一つの領域におけるセルの、例えば、丸いセル、及び星のセルの集中はほとんどないことがある。しかしながら、側通路５３８と流体通路５４２との間の正の圧力差によって薄壁５４０が流体通路５４２内へ膨張する場合、そのとき、これは、流体内で生成される電磁場を、流体通路５４２の断面の最も狭い部分、例えばこの実施例では流体通路５４２の中央に向かって偏らせる、又は集めさせることがある。この場合、星のセルは、ＡＣ電圧に関して用いられる周波数で正のＤＥＰセルであり、ＤＥＰ効果が最も顕著である流体通路５４２の中央へ引き寄せられる。
【００９３】
薄壁５４０が代わりに側通路５３８内へ膨張する場合、電磁場は、流体通路５４２の中央から離れて偏り得る、又は最も弱くなり得る。これは、用いられる周波数で負のＤＥＰセルを、流体通路５４２の中央へ向かって移動させ得る。
【００９４】
この動的な構造体は、単一の構造体を、薄壁がどのように変形されるかに応じて、正の、及び負のＤＥＰの両方を示す微粒子、又はセルをソートするために用いることを可能にし得る。このようなＤＥＰソーティング構造体は、ＤＥＰソーティング領域３３２において、図３Ａから３Ｄに示されるものと同様の実装で用いられることがあり、より大きなサンプルから所望のセルを分離することがある。
【００９５】
薄壁が、動的に変形され得る、例えば、変形していない状態から変形した状態へ、若しくは変形した状態から他の一つの状態へと必要なように移行され得る、又は、製造プロセスの一部として恒久的に変形され得ることが理解されるべきである。例えば、いくつかの例では、互いに調整が必要な多層とは対照的に、単一層の製造プロセスにおいて３次元ＤＥＰセルソーターの電気絶縁層を製造することが望ましいことがある。このような場合、側通路５３８及び作動ポート５３６が代わりに、ｚ方向において第一電極層５２０及び第二電極層５２２に幅広く伸び得ることを除いて、図５Ａから５Ｃに示されるものと同様の構造体が用いられ得る。電気絶縁層が電極層の間に挟まれた後、ＰＤＭＳゲル、又は他の物質が、側通路５３８内に流されて、空気又は気体に取って代わり得る。ＰＤＭＳゲル、又は他の物質はその後、圧力をかけられ、薄壁５４０を流体通路５４２内に膨張させ得る、又は、部分的に吸引され、薄壁５４０を側通路５３８内に膨張させ得る。流体通路５３８が所望の断面に達するとすぐに、ＰＤＭＳゲル、又は他の物質は、薄壁の膨張の変化を防止するために封止され得る、又は、凝固し、実質的に固定された構造を形成するために硬化さえされ得る。また、このような技術は、単一層の電気絶縁層として製造されることができない他の動的に可変な構造体で実行され得る。
【００９６】
いくつかの実装において、収集通路を介した流体サンプルからの所望のセルの完全な物理的分離は、望まれないことがあり得、例えばいくつかの実装では、ｚ方向おいて、つまり、セルソーターマイクロ流体構造体の全平面に対して直行する方向において、流体サンプルにおける他のセルから所望のセルを単に分離することが十分であり得ることが理解されるべきである。例えば、図６Ｂ〜６Ｄは、試作品の３次元ＤＥＰセルソーティング構造体のＤＥＰソーティング領域の顕微鏡を介して撮られた写真を示し、紙面の上部から紙面の下部へとそれを流れるサンプル流体を備える；３次元セルソーティング構造体は、図６Ａで概観が示される。明確化のために、図６Ｂから６Ｃにおける各写真は、２回複写され、オリジナルの写真が左で、コントラストが強化された写真が右である。コントラストが強化された写真は、各写真上での点線の長方形内のみでコントラストが強化された。図６Ａから６Ｄの視点は平面図、つまり、見る方向は、マイクロ流体構造体の全体的な平面に垂直である。図６Ｂから６Ｃに示される部分は、例えば、図３Ａから３ＤまでのＤＥＰ分離領域３３２に相当し得る。図６Ｂから６Ｄに関する写真を撮るために用いられた顕微鏡は、例えば、図３Ａから３Ｄの第二通路３３０、又は図４Ａから４Ｃの第二通路４３０に相当する通路に相当する焦点面上に焦点が合わせられる。焦点面における通路の上の、又は下の通路におけるセルは、焦点がはずれることになるのに対して、焦点面における通路内にあるセルは、焦点が合う（又は少なくともより焦点が合う）ことになるであろう。
【００９７】
図６Ｂでは、ＤＥＰ効果を提供するＡＣ電圧は適用されていない。点線の長方形は、“焦点の合ってない”セルがほとんど見えない、且つしっかりと焦点が合っていない領域の輪郭を描く。このセルは、右手の図のコントラストが強化された領域において、わずかにより見える。
【００９８】
図６Ｃでは、ＤＥＰ効果を提供するＡＣ電圧が、３次元ＤＥＰセルソーティング構造体の下の、及び上部の電極層に適用されている。電極層は、この場合、セルソーティング構造内のセルの挙動の撮影を促進するために実質、光学的に透明であるための、例えばＩＴＯ被覆ガラスであり得る。このような光学的に透明な電極層は、３次元セルソーター、又は微粒子ソーターのＤＥＰ集中ゾーン内に集められ得るセル、又は他の材料を分析するために、光学に基づく分析技術を用いることを可能にし得る。図６Ｃにおいて分かるように、電極層へのＡＣ電圧の適用は、図６Ｂにおいて見える第一のセルを、ｚ方向に、且つ焦点面と一致する通路内へと移動させた。また、第一のセルからさらに上流の第二のセルは、図６Ｃの通路においてほとんど見えない。
【００９９】
図６Ｄでは、電極層を横切るＡＣ電圧の適用によって引き起こされるＤＥＰ効果は、第一のセル、及び第二のセルの両方を、焦点面と一致する通路内に移動させ、両方のセルの明確な撮影を可能にする。いくつかの実装では、このようなｚ分離、及び適切な焦点面の調節の組み合わせが、目的のセルを、ＤＥＰ分離領域内の流体サンプルから分離させ、且つ、光学的に処理する、例えば、３次元ＤＥＰセルソーターの廃棄流れから収集流れを実際に機械的に分離することなく、機械視野システムを用いてカウントすることを可能にし得る。しかしながら、他の実装では、ＤＥＰ分離後領域における廃棄流れからのソートされたセルの実際の分離がいまだに生じることがあり、このような分離されたセルを、他のセル材料の存在が望ましくないことがある分析のための後続のチャンバーへ送ることを可能にする。
【０１００】
本明細書で議論されるような３次元ＤＥＰセルソーターは、図１及び２に示されるもののような“傾斜電極”ＤＥＰセルソーターに対して大幅な改善がある性能を示し得る。例えば、傾斜電極の設計は典型的には、電極パターンの長さに制限されるＤＥＰ相互作用距離を特徴づけ、典型的には数百μｍの長さに制限されるのに対して、本明細書で説明されるもののような３次元ＤＥＰセルソーターは、マイクロ流体チップ全体にわたって広がるＤＥＰ相互作用距離を有し得る（現在、マイクロ流体チップは１０ｃｍ×１０ｃｍの典型的なサイズを有する）ので、１０ｃｍ、又はより長いＤＥＰ相互作用距離を有し、現在利用可能な最も速い傾斜電極ＤＥＰソーターよりも３桁大きい。
【０１０１】
流体通路の断面形状への３次元ＤＥＰソーティング効果の依存に起因して、特定の断面通路形状に起因するＤＥＰソーティングは、断面通路形状が存在する限り、このような通路、又は複数の通路に沿って生じ得る。そのため、３次元ＤＥＰソーティングは、マイクロ流体チップの全長さ、例えば、１０ｃｍ四方のチップ上で、（チップエッジに平行な通路に関して）およそ１０ｃｍ、又は（チップの対角上の通路に関して）１４ｃｍにわたって、通路、又は複数の通路において生じ得る。さらに、３次元ＤＥＰソーティング構造体は、非線形のパターンにおいて実施されることもある。例えば、３次元ＤＥＰソーティングが生じる通路は、角を曲がるように、又は、（図９（ｄ）において示されるＵターンと同様に）一巡して自身に戻り蛇のような通路を形成するように、道順が決められ得る。このような非線形パターンを用いて、１０ｃｍ四方のマイクロ流体チップ上の３次元ＤＥＰセルソーターに関する通路は、１ｍから１０ｍの長さに到達し得る。
【０１０２】
様々な材料が電気絶縁層のために用いられ得る一方、マイクロ流体デバイスにおいて用いられる一つの一般材料はＰＤＭＳである。ＰＤＭＳは、モールド上に流され、硬化され、その後取り除かれ得る光学的に透明なエラストマー材料である。ＰＤＭＳは、小規模の、例えば、マイクロ流体チャネル、ポート等のナノ、又はマイクロスケールのフィーチャを再現するのに特によく適している。現在、ＰＤＭＳ構造のための既存の製造方法は、様々なマイクロ流体のフィーチャを含む個別のＰＤＭＳ層を形成すること、及び、その後、各層が異なるセットのフィーチャを有する多層積層体を製造するためにそれらを互いに結合することに重点的に取り組む。このような技術は、複数の個別の流体流路が単一の多層ＰＤＭＳ積層体内に存在することを可能にする。しかしながら、現在の製造技術は典型的には、異なる層上の通路が互いに流動的に連絡することを可能にするための、層を通るビアを確実に製造する問題を有する。具体的には、本発明者は、現在の製造技術がこのようなビアの周りにエッジリッジを生成し得ることに気付いた。例えば、第一通路３２６と第三通路３２８との間で第二通路３３０によて形成されるような、大きな、直線の又は曲線のビアの文脈において、このようなリッジは、中間層の接合に干渉することがあり、サンプル流体内で電磁場の生成に望ましくない干渉を引き起こすこともある。多くのＰＤＭＳ構造体が多層のアプローチを用いて製造されるので、このようなエッジリッジは、複数の層の上に現れることがあり、及び、全体として、ＰＤＭＳ構造体の厚さ全体において大きな不均一性をもたらすことがあり、それは一般的に好ましいものではない。電気絶縁層における使用に関して適切であり得る他の材料は、二酸化ケイ素、窒化ケイ素、並びに、アモルファス、多結晶ケイ素、及び単結晶ケイ素、同様に、他の電気的絶縁材料を含み得る。そのため、ＰＤＭＳが、３次元ＤＥＰセルソーター電気絶縁層を形成するのによく適することがあり得る一方、他の材料も用いられ得る。
【０１０３】
上述の３次元ＤＥＰセルソーター構造体を製造することに関するＰＤＭＳの適合性を考えて、本発明者は、減少した、又は排除されたエッジ−リッジを備える、ビアを通るフィーチャを可能にする多層のＰＤＭＳ構造体に関する新たな製造技術に想到した。この技術は、本明細書で詳細に説明されるようなセルソーターを製造するために用いられ得るが、任意の数の他のＰＤＭＳ多層構造体を製造するためにも用いられ得る。それは、ビアを通る構造を必要とする多層ＰＤＭＳ構造体の製造において特に有用であり得る。また、当該技術は、適切な変形によって用いられ、ＰＤＭＳ以外のエラストマー材料から層構造体を製造し得る。
【０１０４】
本明細書で議論されるような３次元ＤＥＰセルソーターは、本明細書で詳細に説明されるもの以外の技術を用いても作製され得ることが理解されるべきである。例えば、３次元ＤＥＰセルソーターは、チャネル又は通路構造を生成するためのプラスチック成形、及び、例えば、ＤＥＰ分離領域内でｚ方向に通路を結合するための、中間層ビアを生成するためのレーザー穴あけを用いて作成され得る。
【０１０５】
図７Ａから７ＺＢは、多層ＰＤＭＳ構造を製造するための製造技術の様々な段階を、簡略化された断面図を介して、示す。図７Ａから７ＺＢにおいて作図されている構造は、３次元ＤＥＰセルソーターの一部であり、例えば、このようなセルソーターのＤＥＰ分離領域内のフィーチャである。図７Ａから７ＺＢは縮尺通りに描かれていない。図７Ａから図７Ｐでは、二つの異なる製造の流れを示す。流れにおける段階は、大部分は同一であるが、用いられるモールドが、異なるフィーチャサイズを有し得る。例えば、各図の左側の断面は、セルソーターの第一通路、又は第三通路を提供するために使用され得るＰＤＭＳ層の形成を示し、各図の右側の断面は、セルソーターの第二通路を提供するために用いられ得るＰＤＭＳ層の形成を示し得る。図７Ｑから７ＺＢは、組み立てられるセルソーター内への層の組み立てを示す。
【０１０６】
図７Ａにおいて、硬い基板は、基板上に光パターニング可能な、又は光抵抗性の材料を堆積すること、又は提供することによって、エッチングのために作製され得、このような材料は、例えば、ネガ型フォトレジストＳＵ８、又はポジ型フォトレジストＡＺ４６２０であり得、基板は、例えば、ケイ素、又はガラスであり得るが、他のフォトレジスト、又は光パターニング可能な材料、及び他の基板材料が同様に用いられ得る。図７Ｂでは、エッチング操作は、硬い基板から材料を除去して、硬いマスターモールドを形成し得る。代わりに、硬いマスターモールド上の隆起したフィーチャが、エッチングの代わりに堆積によって形成され得る。図７Ｃでは、硬いマスターモールドは、コンフォーマルなシラン表面処理によって被覆されて、硬いマスターモールドからの硬化したＰＤＭＳの除去を後に促進する。図７Ｄでは、未硬化のＰＤＭＳが、硬いマスターモールド上に注がれ、硬化されて、相補的なＰＤＭＳモールドを形成し得る。その後、図７Ｅでは、ＰＤＭＳモールドが、硬いマスターモールドから離隔され得る。図７Ｆでは、ＰＤＭＳモールドが、コンフォーマルなシラン表面処理によって被覆され得る。
【０１０７】
図７Ｇでは、ＰＤＭＳモールドは、一時的にわきに置かれることがあり、他の一つの固い基板、例えば、ケイ素、又はガラスが、硬い基板上に未硬化のＰＤＭＳを注ぐことによって調整され得る。図７Ｈでは、ＰＤＭＳモールドは回収され得、図７Ｉでは、ＰＤＭＳモールドは、基板上の未硬化のＰＤＭＳ内へとプレスされ得、その後、未硬化のＰＤＭＳは硬化され得る。図７Ｊでは、ＰＤＭＳモールドは、基板上の硬化したＰＤＭＳから除去され得る。結果として得られる基板上のＰＤＭＳ構造体は、硬いマスターモールドの厳密な、又はほぼ厳密なコピーであり得、本明細書ではＰＤＭＳマスターモールドと呼ばれ得る。本方法のいくつかの実装では、ＰＤＭＳマスターモールドの製造は省略され得、硬いマスターモールドは、以下の段階においてＰＤＭＳマスターモールドの代わりに用いられ得る。硬いマスターモールドは、大規模の生産工程により適し得る。なぜならこのようなマスターモールドは、ＰＤＭＳマスターモールドよりも頑丈であるからである。ＰＤＭＳマスターモールドは、低規模の生産工程、又は、より高いフィーチャ品質が望まれる実験室試験のために用いられ得る。
【０１０８】
図７Ｋでは、ＰＤＭＳマスターモールドは、後のキャストされたＰＤＭＳ部分の除去において補助するためのＣＹＴＯＰ（登録商標）表面処理によって被覆され得る。
【０１０９】
図７Ｌでは、未硬化のＰＤＭＳがＰＤＭＳマスターモールドに適用され得る。図７Ｍでは、ハイブリッドスタンピングが、ＰＤＭＳマスターモールドに対して未硬化のＰＤＭＳを圧縮するために用いられる。ハイブリッドスタンピングは、ＰＤＭＳよりも非常に高い弾性率を備える、例えば、ＰＤＭＳよりも非常に硬い、材料のプレートを含み得る。プレートは、少なくとも一面上にＰＤＭＳの薄層を有し得る。例えば、プレートは、３．２ＧＰａのヤング率を備えるプラスチックプレートを有し得、一面上でＰＤＭＳ（０．０００６ＧＰａのヤング率）の３０μｍの層によって被覆され得る。プレートは、非常に薄いＰＤＭＳの層が、プレートと、未硬化のＰＤＭＳと、ＰＤＭＳマスターモールドとの間に存在するように配され得る。薄層は、例えば５００マイクロメートル以下のオーダーの厚さであり得る。実際、１０マイクロメートルから３０マイクロメートルの厚さが、上手く動作することが見いだされている。プレートは、ＰＤＭＳよりも実質的に高い弾性率を備える、プラスチック、ガラス、又は他の材料であり得る。実際、プラスチックプレートは、ガラスプレートよりも頑丈であることが証明されている。プレートは、ＰＤＭＳスタンピング内で中間負荷スプレッダとしての役割を果たし得て、ＰＤＭＳマスターモールド、及び未硬化のＰＤＭＳにわたって圧縮負荷を分散させ得る。ＰＤＭＳの薄層は、ＰＤＭＳモールドとスタンピングとの間での完全な接触を可能にする非常に小さな局所的なたわみを可能にし得るので、非ハイブリッドスタンピングが用いられる際に現れる大きなエッジリッジの生成を避けつつ、透明なビア形成を確保する。
【０１１０】
示された埋め込みプレートのスタンピングは、ＰＤＭＳによってプレートをスピンコーティングすることによって提供され得る。しかしながら、ＰＤＭＳは、薄すぎる層で塗布される際、一貫性のない硬化挙動を示すことが発見された。ＰＤＭＳはしばしば、上述のもの等の厚さを設定しなくなり、液体状態のままであり、信頼性の無い製造技術をもたらす。しかしながら、白金触媒をＰＤＭＳに追加することが、薄いＰＤＭＳ層を厚さに関わらず確実に設定させ得ることを学ぶことは驚くべき発見であった。触媒は硬化速度を加速するために用いられてきた一方、このような触媒は、非硬化の、又は一貫性のない硬化状況を覆すために用いられていないと考えられている。そのため、本技術は、加えられた白金触媒を備えるＰＤＭＳの薄層を備える実質的に硬いプレートを被覆することによって、スタンピングを作製すること（この段階は示されない）を含み得る。また、スタンピングは、プレートの反対側にＰＤＭＳのより厚い層を有し得、このようなより厚い層は厳密には必要ないが、既存の装置による容易な取扱い、又は統合を可能にし得る。ＰＤＭＳの薄層（又は全てＰＤＭＳのスタンピング）は、シラン表面処理、例えば（“ＰＦＯＣＴＳ”とも呼ばれる）トリクロロ（１Ｈ，１Ｈ，２Ｈ，２Ｈ−ペルフルオロオクチル）シランによって処理され得る。このようなＰＦＯＣＴＳ処理は、閉じられたチャンバー内で蒸着プロセスを介して実施され得る。
【０１１１】
白金触媒は、例えば、硬いＰＤＭＳ（本明細書で議論されるＰＤＭＳは、柔らかい（ｓｏｆｔ）ＰＤＭＳであり、白金触媒が加えられた後でさえも柔らかいＰＤＭＳのままである）における成分として典型的には用いられる、白金−ジビニルテトラメチルジシロキサン（Ｃ８Ｈ１８ＯＰｔＳｉ２）であり得る。白金触媒は、任意の通常適用される硬化剤に追加で加えられ得るが、適用され得る白金触媒の量は非常に少量であり得る。例えば、いくつかの実装では、１６μＬから２０μＬの間の白金−ジビニルテトラメチルジシロキサン（Ｃ８Ｈ１８ＯＰｔＳｉ２）が、１０ｇのＰＤＭＳ基材及び１ｇのＰＤＭＳ硬化剤あたりに加えられ得る。もちろん、製造者は、将来的に、このような触媒を既存の硬化剤へ追加し始め、触媒を個別に追加する必要性を排除し得るので、上記比率は、本出願時に存在する標準的なＰＤＭＳ硬化剤を参照していることが理解されるべきである。既存の硬化剤と同様の組成を有し、およそ同一の比率で存在する白金−ジビニルテトラメチルジシロキサン（Ｃ８Ｈ１８ＯＰｔＳｉ２）も有する、後に提供される硬化剤。例えば、硬化剤は、およそ１％から２．５％の質量分率の白金−ジビニルテトラメチルジシロキサンを有し、そのときこれは、上述の個別に加えられた触媒と実質的に当量であろう。
【０１１２】
いくつかの実装では、ＰＤＭＳマスターモールドが用いられる場合、ハイブリッドスタンピングは、硬いスタンピング、例えばガラス、又は硬いプラスチックのプレートによって置き換えられ得る。このような実装では、ＰＤＭＳマスターモールドは、わずかに歪み、ＰＤＭＳマスターモールドとスタンピングとの間のきつい機械的界面を可能にするので、きれいなビアの生成を可能にし得る。
【０１１３】
図７Ｎでは、スタンピングは、未硬化のＰＤＭＳ、及びＰＤＭＳマスターモールドに対して圧縮され、その後、未硬化のＰＤＭＳは硬化した。図７Ｏでは、硬化したＰＤＭＳ層が、ＰＤＭＳマスターモールドからスタンピングを引き離すことによって、ＰＤＭＳマスターモールドから取り除かれる。ＣＹＴＯＰ処理表面よりもシラン処理表面における接合強度が高いことに起因して、ＰＤＭＳ層は、スタンピングに接合したままとなり、他の構造体への容易な移動を可能にするであろう。
【０１１４】
図７Ｐは、スタンピングへ接合された、取り除かれたＰＤＭＳ層を示し；ＰＤＭＳ層は、酸素プラズマによって処理され、ガラス、又はＰＤＭＳ構造体との後の接合を促進し得る。図７Ｑでは、ＰＤＭＳ層の内の一つが、調整されたガラス基板上に配され；ガラス基板は、例えば、ＤＥＰセルソーターの電極層としての役割を果たし得るようなＩＴＯ等の電気伝導性コーティングによってそれを被覆することによって調整され得る。図７Ｒでは、ＰＤＭＳ層は、ＰＤＭＳ層の酸素プラズマ処理の結果として、ガラス基板へ直接接合され得る。図７Ｓでは、スタンピングが取り除かれ得る。シラン処理表面にわたる接合と比較して、酸素プラズマ処理を介した直接接合のより高い接合強度に起因して、ＰＤＭＳ層は、スタンピングから離隔され得、ガラス基板にきれいに取り付けられたままであり得る。基板上に配されたＰＤＭＳ層は、この場合、そこに第一通路、又は第三通路を有するＤＥＰセルソーターにおける電気絶縁層のサブ層に相当する。
【０１１５】
図７Ｔでは、今回は、そこに第二通路を有するＤＥＰセルソーターにおける電気絶縁層のサブ層に相当する他の一つのＰＤＭＳ層が、それが取り付けられるスタンピングを用いて以前に配されたＰＤＭＳ層上に配され得る。この第二ＰＤＭＳ層もまた、酸素プラズマで処理され、以前に配されたＰＤＭＳ層へ直接共有結合することを促進し得る。図７Ｕでは、第二ＰＤＭＳ層は、スタンピングによって第一ＰＤＭＳ層内にそれを圧縮することによって、第一ＰＤＭＳ層へ直接的に接合され得る。図７Ｖでは、スタンピングは、図７Ｓとほぼ同様の方法で取り除かれ得る。
【０１１６】
図７Ｗでは、今回は、第一ＰＤＭＳ層と同様の第三ＰＤＭＳ層が、第一、及び第二ＰＤＭＳ層上に配され得る。第三ＰＤＭＳ層は、他のＰＤＭＳ層と同様に、酸素プラズマで処理され得る。図７Ｘでは、第三ＰＤＭＳ層は、第二ＰＤＭＳ層と直接接合され、一つの、基本的には連続的な構造体へと融合されるＰＤＭＳ層の３層の積層体を形成し得る。図７Ｙでは、スタンピングは取り除かれ得、３層のＰＤＭＳ構造体を残す。図７Ｚでは、ＰＤＭＳ構造体の露出した頂部は、他の一つの硬い基板、例えばガラスへと接合するために調整され得る。図７ＺＡでは、硬い基板が、組み立てられたＰＤＭＳ積層体の上に配され得、図７ＺＢでは、硬い基板が、積層体へ接合され得る。
【０１１７】
酸素プラズマ処理を介した直接接合を用いて接合される各ＰＤＭＳ層に関して、酸素プラズマ処理表面で形成された直接共有接合は、ハイブリッドスタンピングとＰＤＭＳ層との間の接合よりも実質的に強いことがあり、ハイブリッドスタンピングをＰＤＭＳ層から取り除き、ＰＤＭＳ層が酸素プラズマ処理表面で接合される後に再利用を可能にする。
【０１１８】
図８は、高いレベルで上記の技術をまとめるフローチャートを示す。ブロック８０２において技術が始まり得る。ブロック８０４では、未硬化のＰＤＭＳゲルが注がれ、モールド上に堆積され得る。ブロック８０６では、未硬化のＰＤＭＳゲルが、ハイブリッドスタンピングを用いてモールド内に圧縮され得る。ＰＤＭＳモールドが用いられる場合、ハイブリッドスタンピングは、硬いスタンピング、例えば平坦なプラスチックプレートで置き換えられ得ることが理解されるべきである。ブロック８０８では、圧縮された未硬化のＰＤＭＳゲルが硬化され得る。硬化後、結果として得られる硬化したＰＤＭＳ層は、スタンピングを用いてブロック８１０においてモールドから離型され得る。ブロック８１２では、硬化したＰＤＭＳ層は、受容面、例えばガラス、若しくはプラスチック基板、又は以前に塗布されたＰＤＭＳ層に移動され、受容面へと接合され得る。ブロック８１４では、ＰＤＭＳ層は、スタンピングから解放され得、その後、スタンピングは、他の一つの成形プロセスで再利用され得る。ブロック８１６では、さらなるＰＤＭＳ層が望まれるかどうかの決定がなされ得る。もし望まれるならば、そのとき、（必要であれば異なるモールドが用いられ得るが）技術はブロック８０４へ戻り得る。望まれない場合、そのとき、技術はブロック８１８へ進み得る。上記技術は、図８に示される様々な活動の間にちりばめられ得る、（示されていない）追加の活動によって増強され得ることが理解されるべきである。加えて、他の活動が、ブロック８０２及び８１８に先行し得る、又は続き得る。つまり、技術は挙げられた活動のみに限定されない。
【０１１９】
図７Ａから７ＺＢ、及び図８に関して上で概説されたもののような技術から結果として得られる構造体は、非常にきれいな中間層ビアフィーチャを提供し得るので、マイクロ流体デバイスフィーチャのこのようなビア、例えば、図３Ａから３Ｄに関して上述されたようなＤＥＰセルソーターに関して特によく適し得る。上記技術は、必要に応じて変更されることがあり、特定の段階を省略し、他の段階を追加し、特定の設計要件に関して別の方法で調整する。例えば、モールドにおいて段階状の断面を備えるフィーチャを形成することが可能であり得るので、作製されなければならず、共に接合されなくてはならない個別の層の数を減少させる。描かれた技術はＰＤＭＳ層の３層の積層体に関して示された一方、より多くの、又はより少ないＰＤＭＳ層が、この方法で製造され得、ＰＤＭＳ層の積層体へ組み立てられ得る。この製造技術は、３次元ＤＥＰセルソーター構造体のほかに様々な他のＰＤＭＳ構造体、例えば、高いアスペクト比フィーチャを有するマイクロ流体構造体に関して用いられ得る。
【０１２０】
図９は、二つの異なる製造プロセスを用いて形成された、成形されたマイクロ流体フィーチャ、及びエッジリッジ、又はそれが無いものの二つの例を示す。図９の上半分において、非ハイブリッドスタンピング、つまり、分厚い、固体のＰＤＭＳスタンピングを用いて製造されたチャネル、又は通路の写真が右側（ｂ）であり、（ｂ）における丸の位置でのエッジプロファイルのプロットが（ａ）において左に示される。分かるように、６０μｍのエッジリッジが存在する。
【０１２１】
図９の下半分において、本明細書で議論されるようなハイブリッドスタンピングを用いて作製されたチャネル、又は通路の写真が、右（ｄ）に示され、（ｄ）における丸の位置でのエッジプロファイルのプロットが、（ｃ）において左に示される。分かるように、認識できるエッジリッジは存在しない。
【０１２２】
３次元ＤＥＰセルソーター構造体の本明細書での議論は、電気絶縁層が個別の電極層の間に挟まれる構造体に主に焦点を当てている一方、３次元ＤＥＰセルソーターのいくつかの実装では、電気絶縁層の一部が、電極層の上に直接形成され得る。例えば、いくつかの実装では、電気絶縁層のサブ層は、パターニングされた堆積を用いて電極層上に直接堆積された、又は、エッチング技術を用いて電極層上に堆積された電気絶縁層から取り除かれた材料によって形成され得る。パターニングは、部分的に３次元ＤＥＰセルソーターを形成する通路を含み得る。電気絶縁材料の他の一つのサブ層、例えば、ＰＤＭＳのサブ層はそのとき、パターニングされた電気絶縁サブ層によって電極層の間に挟まれ得る。そのため、集合体の電気絶縁構造体は、ＰＤＭＳサブ層、及び、電極層上に直接形成された電気絶縁サブ層を含み得る。電極層上に直接形成される電気絶縁サブ層は、例えば２μｍ超の厚さであり得る。
【０１２３】
様々な実装が本明細書で説明されてきた一方、それらはほんの一例として示されたものであり、限定するものではないことが理解されるべきである。そのため、本開示の広がり、及び範疇は、本明細書に記載されるいかなる実装によって制限されるべきものではなく、以下の、後出の特許請求の範囲、及びそれらの同等物に従ってのみ定義されるべきである。
【０１２４】
上述の実装のいずれかにおける特徴が互いに互換性が無いと明確に特定されない限り、又は、周辺の文脈が、それらが相互に排他的であり、相補的に、及び／又は支持的な意味で容易に組み合わせないことを示唆しない限り、本開示の全体は、それらの実装の特定の特徴が選択的に組み合わされて、一以上の包括的な、しかしながらわずかに異なる技術的解決法を提供し得ることを意図し、想定していることが理解されるであろう。従って、上記の説明が、ほんの一例として与えられたものであり、詳細の変更が本開示の範疇において為され得ることがさらに理解されることになる。
【図１】
2018029582.tif 000005
【図２】
2018029582.tif 000006
【図３Ａ】
2018029582.tif 000007
【図３Ａ−２】
2018029582.tif 000008
【図３Ｂ】
2018029582.tif 000009
【図３Ｃ】
2018029582.tif 000010
【図３Ｄ】
2018029582.tif 000011
【図４Ａ】
2018029582.tif 000012
【図４Ｂ】
2018029582.tif 000013
【図４Ｃ】
2018029582.tif 000014
【図４Ｄ】
2018029582.tif 000015
【図４Ｅ】
2018029582.tif 000016
【図５Ａ】
2018029582.tif 000017
【図５Ｂ】
2018029582.tif 000018
【図５Ｃ】
2018029582.tif 000019
【図６Ａ】
2018029582.tif 000020
【図６Ｂ】
2018029582.tif 000021
【図６Ｃ】
2018029582.tif 000022
【図６Ｄ】
2018029582.tif 000023
【図７Ａ】
2018029582.tif 000024
【図７Ｂ】
2018029582.tif 000025
【図７Ｃ】
2018029582.tif 000026
【図７Ｄ】
2018029582.tif 000027
【図７Ｅ】
2018029582.tif 000028
【図７Ｆ】
2018029582.tif 000029
【図７Ｇ】
2018029582.tif 000030
【図７Ｈ】
2018029582.tif 000031
【図７Ｉ】
2018029582.tif 000032
【図７Ｊ】
2018029582.tif 000033
【図７Ｋ】
2018029582.tif 000034
【図７Ｌ】
2018029582.tif 000035
【図７Ｍ】
2018029582.tif 000036
【図７Ｎ】
2018029582.tif 000037
【図７Ｏ】
2018029582.tif 000038
【図７Ｐ】
2018029582.tif 000039
【図７Ｑ】
2018029582.tif 000040
【図７Ｒ】
2018029582.tif 000041
【図７Ｓ】
2018029582.tif 000042
【図７Ｔ】
2018029582.tif 000043
【図７Ｕ】
2018029582.tif 000044
【図７Ｖ】
2018029582.tif 000045
【図７Ｗ】
2018029582.tif 000046
【図７Ｘ】
2018029582.tif 000047
【図７Ｙ】
2018029582.tif 000048
【図７Ｚ】
2018029582.tif 000049
【図７ＺＡ】
2018029582.tif 000050
【図７ＺＢ】
2018029582.tif 000051
【図８】
2018029582.tif 000052
【図９】
2018029582.tif 000053
【外国語明細書】
2018029582000001.pdf