(57)【要約】【課題】ＤＣ／ＡＣインバータの電力損失を抑制する。【解決手段】本発明の一態様に係るＤＣ／ＡＣインバータは、第１の入力端子および第２の入力端子を介して直流電圧を入力し、直流電圧を変換することによって生成した交流電圧を第１の出力端子および第２の出力端子を介して出力する。ＤＣ／ＡＣインバータは、第１のトランジスタと、第２のトランジスタと、リアクトルと、電流検出回路と、駆動制御回路とを含む。リアクトルは、第１のトランジスタと第２のトランジスタとの間の節点と第１の出力端子との間に挿入される。電流検出回路は、リアクトルから第１の出力端子に向かって流れるリアクトル電流を検出する。駆動制御回路は、第１のトランジスタのスイッチング周期内にリアクトル電流が少なくとも２回ゼロクロスするように、第１のトランジスタおよび第２のトランジスタをそれぞれ制御する。【選択図】図１
2018139465.tif 000002
【特許請求の範囲】
【請求項１】
第１の入力端子および第２の入力端子を介して直流電圧を入力し、当該直流電圧を変換することによって生成した交流電圧を第１の出力端子および第２の出力端子を介して出力するＤＣ／ＡＣインバータであって、
第１の端子、第２の端子および制御端子を備え、当該第１の端子が前記第１の入力端子に接続される第１のトランジスタと、
第１の端子、第２の端子および制御端子を備え、当該第１の端子が前記第１のトランジスタの第１の端子に接続され、当該第２の端子が前記第２の入力端子に接続される第２のトランジスタと、
前記第１のトランジスタと前記第２のトランジスタとの間の節点と前記第１の出力端子との間に挿入されるリアクトルと、
前記リアクトルから前記第１の出力端子に向かって流れるリアクトル電流を検出する電流検出回路と、
前記第１のトランジスタのスイッチング周期内に前記リアクトル電流が少なくとも２回ゼロクロスするように、前記第１のトランジスタおよび前記第２のトランジスタをそれぞれ制御する駆動制御回路と
を具備する、ＤＣ／ＡＣインバータ。
【請求項２】
前記駆動制御回路は、前記第１のトランジスタがＯＮからＯＦＦへと遷移してから前記第２のトランジスタがＯＮからＯＦＦへと遷移するまでのデッドタイムに亘って前記リアクトル電流が零または負値に維持されるように、前記第１のトランジスタおよび前記第２のトランジスタをそれぞれ制御する、請求項１に記載のＤＣ／ＡＣインバータ。
【請求項３】
前記駆動制御回路は、
前記リアクトル電流が零に到達することを検出するイベント検出回路と、
前記第１のトランジスタおよび前記第２のトランジスタを駆動する第１の駆動信号および第２の駆動信号をそれぞれ発生し、前記第１のトランジスタの制御端子および前記第２のトランジスタの制御端子へとそれぞれ供給する駆動信号発生器と
を備え、
前記駆動信号発生器は、前記第１のトランジスタがＯＮ状態であるときに前記リアクトル電流が零に到達することが検出されると、前記第１のトランジスタをＯＮからＯＦＦへと遷移させる第１の駆動信号を発生する、
請求項１または請求項２に記載のＤＣ／ＡＣインバータ。
【請求項４】
前記電流検出回路は、前記リアクトル電流を対応する電圧の形式で検出し、
前記イベント検出回路は、前記リアクトル電流に対応する電圧を所定の正の電流に対応する基準電圧と比較し、比較結果に基づいて前記リアクトル電流が零に到達することを検出する、
請求項３に記載のＤＣ／ＡＣインバータ。
【請求項５】
前記基準電圧は、前記リアクトル電流が零に到達することを検出されてから前記第１のトランジスタがＯＦＦ状態に遷移するまでの遅延時間に亘る前記リアクトル電流の減少量に基づいて定められる、請求項４に記載のＤＣ／ＡＣインバータ。
【請求項６】
第１の端子、第２の端子および制御端子を備え、当該第１の端子が前記第１の入力端子に接続される第３のトランジスタと、
第１の端子、第２の端子および制御端子を備え、当該第１の端子が前記第３のトランジスタの第１の端子に接続され、当該第２の端子が前記第２の入力端子に接続される第４のトランジスタと
をさらに具備し、
前記駆動制御回路は、さらに、前記第３のトランジスタおよび前記第４のトランジスタをそれぞれ制御し、
前記第３のトランジスタおよび前記第４のトランジスタのスイッチング周波数は、前記第１のトランジスタおよび前記第２のトランジスタのスイッチング周波数に比べて低い、
請求項１乃至請求項５のいずれか１項に記載のＤＣ／ＡＣインバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＡＣインバータに関する。
【背景技術】
【０００２】
直流電力から交流電力を生成するために、ＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）／ＡＣ（Ａｌｔｅｒｎａｔｉｖｅ  Ｃｕｒｒｅｎｔ）インバータが利用される。ＤＣ／ＡＣインバータは、直列接続された２つのＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）（これらは、それぞれ上アームおよび下アームとも呼ばれる）を含む。上アームおよび下アームは、それぞれ交互にＯＮ／ＯＦＦを繰り返す。但し、上下アームの短絡を防止するために、一方のアームがＯＮからＯＦＦに遷移してから他方のアームがＯＦＦからＯＮに遷移するまでの間に、上下アームが共にＯＦＦとなるデッドタイムが設けられている。
【０００３】
デッドタイム中に例えば下アームのボディ（寄生）ダイオードに電流が流れていた（すなわち、ボディダイオードがＯＮであった）とする。この場合に、上アームは、ＯＦＦからＯＮへと遷移した後に下アームの出力容量（Ｃｏｓｓ）を充電する必要があり、これに伴う電力損失が生じる。また、この場合に、下アームのボディダイオードにはリカバリ電流が流れる。リカバリ電流は、電力損失を生じさせるうえに、瞬間的に大きく電流を変化させるのでノイズの増大および下アームの破損を引き起こすおそれもある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１１５９３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、ＤＣ／ＡＣインバータの電力損失を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様に係るＤＣ／ＡＣインバータは、第１の入力端子および第２の入力端子を介して直流電圧を入力し、直流電圧を変換することによって生成した交流電圧を第１の出力端子および第２の出力端子を介して出力する。ＤＣ／ＡＣインバータは、第１のトランジスタと、第２のトランジスタと、リアクトルと、電流検出回路と、駆動制御回路とを含む。第１のトランジスタは、第１の端子、第２の端子および制御端子を備え、第１の端子が第１の入力端子に接続される。第２のトランジスタは、第１の端子、第２の端子および制御端子を備え、第１の端子が第１のトランジスタの第１の端子に接続され、第２の端子が第２の入力端子に接続される。リアクトルは、第１のトランジスタと第２のトランジスタとの間の節点と第１の出力端子との間に挿入される。電流検出回路は、リアクトルから第１の出力端子に向かって流れるリアクトル電流を検出する。駆動制御回路は、第１のトランジスタのスイッチング周期内にリアクトル電流が少なくとも２回ゼロクロスするように、第１のトランジスタおよび第２のトランジスタをそれぞれ制御する。
【発明の効果】
【０００７】
本発明によれば、ＤＣ／ＡＣインバータの電力損失を抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係るＤＣ／ＡＣインバータを例示するブロック図。
【図２】図１の駆動制御回路を例示するブロック図。
【図３】図２のイベント検出回路を例示するブロック図。
【図４】ＤＣ／ＡＣインバータの基本回路を例示するブロック図。
【図５】図４のＤＣ／ＡＣインバータの出力電圧と、リアクトル電流および出力電流とを示すグラフ。
【図６】図１のＤＣ／ＡＣインバータの出力電圧と、リアクトル電流および出力電流とを示すグラフ。
【図７】デッドタイムにおけるＤＣ／ＡＣインバータの等価回路を例示する図。
【図８】スーパージャンクションＦＥＴの出力容量とドレイン−ソース間電圧との関係を例示するグラフ。
【図９】スーパージャンクションＦＥＴとしてのＦＥＴ  １０２−４の振る舞いを例示するグラフ。
【図１０】図３のイベント検出回路によって検出されるイベントの説明図。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら実施形態の説明が述べられる。尚、以降、説明済みの要素と同一または類似の要素には同一または類似の符号が付され、重複する説明は基本的に省略される。例えば、複数の同一または類似の要素が存在する場合に、各要素を区別せずに説明するために共通の符号を用いることがあるし、各要素を区別して説明するために当該共通の符号に加えて枝番号を用いることもある。
【００１０】
（第１の実施形態）  
図４には、フルブリッジＤＣ／ＡＣインバータの基本回路が例示される。図４のＤＣ／ＡＣインバータは、後述される電力損失抑制のための機構を有しないものの、基本的な動作原理では第１の実施形態に係るＤＣ／ＡＣインバータと共通する。
【００１１】
図４のＤＣ／ＡＣインバータは、第１の入力端子および第２の入力端子（例えば接地される）を介して直流電圧源２０１から直流電圧（Ｖｉｎ）を入力し、当該直流電圧を変換することによって生成した交流電圧（Ｖｏ）を第１の出力端子および第２の出力端子を介して負荷２０６（ＲＬ）へと出力する。直流電圧源２０１は、一例として、太陽電池モジュール（パネル）であってもよい。このように、負荷２０６（ＲＬ）が純抵抗または電力系統（逆潮流時）である場合には、ＤＣ／ＡＣインバータの出力電流（Ｉｏ）は、出力電圧（Ｖｏ）と同位相である。故に、出力電流（Ｉｏ）を制御すれば、出力電圧（Ｖｏ）も同じタイミングで制御することができる。
【００１２】
図４のＤＣ／ＡＣインバータは、ＦＥＴ  ２０２−１と、ＦＥＴ  ２０２−２と、ＦＥＴ  ２０２−３と、ＦＥＴ  ２０２−４と、リアクトル２０４と、キャパシタ２０５とを含む。
【００１３】
ＦＥＴ  ２０２−１は、そのドレイン端子がＤＣ／ＡＣインバータの第１の入力端子に接続され、そのゲート端子が図示されない駆動回路に接続され、そのソース端子がＤＣ／ＡＣインバータの第２の出力端子に接続される。ＦＥＴ  ２０２−１は、ゲート端子を介して駆動回路から駆動信号を受け取り、当該駆動信号によってＯＮ／ＯＦＦされる。
【００１４】
ＦＥＴ  ２０２−２は、そのドレイン端子がＤＣ／ＡＣインバータの第２の出力端子に接続され、そのゲート端子が図示されない駆動回路に接続され、そのソース端子がＤＣ／ＡＣインバータの第２の入力端子に接続される（例えば、接地される）。ＦＥＴ  ２０２−２は、ゲート端子を介して駆動回路から駆動信号を受け取り、当該駆動信号によってＯＮ／ＯＦＦされる。
【００１５】
ＦＥＴ  ２０２−３は、そのドレイン端子がＤＣ／ＡＣインバータの第１の入力端子に接続され、そのゲート端子が図示されない駆動回路に接続され、そのソース端子がリアクトル２０４（Ｌ１）を介してＤＣ／ＡＣインバータの第１の出力端子に接続される。ＦＥＴ  ２０２−３は、ゲート端子を介して駆動回路から駆動信号を受け取り、当該駆動信号によってＯＮ／ＯＦＦされる。
【００１６】
ＦＥＴ  ２０２−４は、そのドレイン端子がリアクトル２０４（Ｌ１）を介してＤＣ／ＡＣインバータの第１の出力端子に接続され、そのゲート端子が図示されない駆動回路に接続され、そのソース端子がＤＣ／ＡＣインバータの第２の入力端子に接続される（例えば、接地される）。ＦＥＴ  ２０２−４は、ゲート端子を介して駆動回路から駆動信号を受け取り、当該駆動信号によってＯＮ／ＯＦＦされる。
【００１７】
図示されない駆動回路は、ＦＥＴ  ２０２−１、ＦＥＴ  ２０２−２、ＦＥＴ  ２０２−３およびＦＥＴ２０２−４をそれぞれＯＮ／ＯＦＦ駆動することにより、例えば商用周波数である５０Ｈｚまたは６０Ｈｚの交流電力をＤＣ／ＡＣインバータの第１の出力端子および第２の出力端子へと供給する。一例として、駆動回路は、ＦＥＴ  ２０２−１およびＦＥＴ  ２０２−２をＤＣ／ＡＣインバータの出力電圧（Ｖｏ）と同じ周波数でスイッチングし、ＦＥＴ  ２０２−３およびＦＥＴ２０２−４をより高い周波数（ｆｓｗ）でスイッチングする。
【００１８】
リアクトル２０４（Ｌ１）は、その一端がＦＥＴ２０２−３のソース端子およびＦＥＴ２０２−４のドレイン端子に共通に接続され、その他端がＤＣ／ＡＣインバータの第１の出力端子に接続される。キャパシタ２０５（Ｃ１）は、ＤＣ／ＡＣインバータの第１の出力端子と第２の出力端子との間に挿入される。
【００１９】
リアクトル２０４（Ｌ１）およびキャパシタ２０５（Ｃ１）は、平滑化（低域通過型）フィルタを構成する。この平滑化フィルタは、リアクトル２０４（Ｌ１）を流れるリアクトル電流（ＩＬ）を平滑化することによって、ＤＣ／ＡＣインバータの出力電流（Ｉｏ）を生成する。
【００２０】
リアクトル電流（ＩＬ）は、概ね、ＤＣ／ＡＣインバータの出力電圧（Ｖｏ）と同じ周波数および位相の低周波電流成分と、ＦＥＴ  ２０２−３およびＦＥＴ  ２０２−４のスイッチング周波数（ｆｓｗ）と同じ周波数の高周波電流成分とを含む。平滑化フィルタは、例えば図５に示されるように、リアクトル電流（ＩＬ）に含まれる高周波電流成分を抑圧することにより、略正弦波の出力電流（Ｉｏ）を生成することができる。
【００２１】
図４のＤＣ／ＡＣインバータでは、例えばデッドタイム中にＦＥＴ  ２０２−４のボディダイオード（図示されない）がＯＮであったとすると、ＦＥＴ  ２０２−３はＯＦＦからＯＮへと遷移した後にＦＥＴ  ２０２−４の出力容量（Ｃｏｓｓ，図示されない）を充電する必要がある。この電力損失の大きさは、下記数式（１）で表すことができる。
【００２２】
【数１】
2018139465.tif 000003
【００２３】
数式（１）に示されるように、この電力損失は、Ｃｏｓｓの大きさに依存するが、Ｃｏｓｓは概してＯＮ抵抗の小さいＦＥＴほど大きくなる。故に、導通損失を抑制するためにＯＮ抵抗の小さいＦＥＴがＦＥＴ  ２０２−４として採用されている場合には、当該ＦＥＴ  ２０２−４の出力容量の充電に伴う電力損失は概して大きくなる。
【００２４】
なお、Ｃｏｓｓは、ドレイン−ソース間電圧（ＶＤＳ）に依存して変化する。例えば、本願の出願時点で知られている最新のスーパージャンクションＦＥＴでは、ＶＤＳが低い領域でのＣｏｓｓは、ＶＤＳが最大定格に近い領域でのＣｏｓｓに比べて約３００倍も大きい。そして、例えば、ＦＥＴ  ２０２−４としてスーパージャンクションＦＥＴを採用した場合には、当該ＦＥＴ  ２０２−４の出力容量の充電電力の大半が当該ＦＥＴ  ２０２−４のＶＤＳが電源電圧（Ｖｉｎ）の１／１０位に上昇するまでの期間にＦＥＴ  ２０２−３によって消費される。
【００２５】
このようなＦＥＴの出力容量の充電に伴う電力損失は、当該ＦＥＴのスイッチング速度を高速化したとしても低減することができないので、ＤＣ／ＡＣインバータの効率を向上させるうえで大きな障害となる。
【００２６】
さらに、図４のＤＣ／ＡＣインバータでは、例えばデッドタイム中にＦＥＴ  ２０２−４のボディダイオードがＯＮであったとすると、デッドタイムの終了後にＦＥＴ  ２０２−４のボディダイオードにリカバリ電流が流れる。リカバリ電流は、電力損失を生じさせるうえに、瞬間的に大きく電流を変化させるのでノイズの増大およびＦＥＴ  ２０２−４の破損を引き起こすおそれもある。
【００２７】
ここで、デッドタイム中にＦＥＴ  ２０２−４のボディダイオードがＯＮであるということは、デッドタイム中に当該ボディダイオードの順方向電流と同じ方向にリアクトル電流（ＩＬ）が流れ続けていることを意味する。
【００２８】
そこで、第１の実施形態に係るＤＣ／ＡＣインバータは、ソース端子からドレイン端子に向かって電流が流れているＦＥＴ（すなわち、ボディダイオードがＯＮしているＦＥＴ）をＯＦＦにしてデッドタイムを開始するタイミングを以下のように定める。具体的には、このＤＣ／ＡＣインバータは、リアクトル電流の方向が反転（すなわち、ゼロクロス）する時またはそれ以降に、このＦＥＴをＯＦＦにしてデッドタイムを開始する。この結果、以降に説明するように、デッドタイム中にこのＦＥＴの出力容量は反転したリアクトル電流によって充電され、さらに、デッドタイムの終了後に当該ＦＥＴのボディダイオードにリカバリ電流は流れない。本実施形態に係るＤＣ／ＡＣインバータが図１に例示される。
【００２９】
図１のＤＣ／ＡＣインバータは、第１の入力端子および第２の入力端子（例えば接地される）を介して直流電圧源１０１から直流電圧を入力し、当該直流電圧を変換することによって生成した交流電圧を第１の出力端子および第２の出力端子を介して負荷１０６へと出力する。直流電圧源１０１は、一例として、太陽電池モジュール（パネル）であってもよい。このように、負荷１０６（ＲＬ）が純抵抗または電力系統（逆潮流時）である場合には、ＤＣ／ＡＣインバータの出力電流（Ｉｏ）は、出力電圧（Ｖｏ）と同位相である。故に、出力電流（Ｉｏ）を制御すれば、出力電圧（Ｖｏ）も同じタイミングで制御することができる。
【００３０】
図１のＤＣ／ＡＣインバータは、ＦＥＴ  １０２−１と、ＦＥＴ  １０２−２と、ＦＥＴ  １０２−３と、ＦＥＴ  １０２−４と、電流検出回路１０３と、リアクトル１０４と、キャパシタ１０５と、駆動制御回路１１０とを含む。なお、ＦＥＴの代わりに他の種別のトランジスタを用いることも可能である。
【００３１】
ＦＥＴ  １０２−１は、そのドレイン端子がＤＣ／ＡＣインバータの第１の入力端子に接続され、そのゲート端子が駆動制御回路１１０に接続され、そのソース端子がＤＣ／ＡＣインバータの第２の出力端子に接続される。ＦＥＴ  １０２−１は、ゲート端子を介して駆動制御回路１１０から駆動信号を受け取り、当該駆動信号によってＯＮ／ＯＦＦされる。
【００３２】
ＦＥＴ  １０２−２は、そのドレイン端子がＤＣ／ＡＣインバータの第２の出力端子に接続され、そのゲート端子が駆動制御回路１１０に接続され、そのソース端子がＤＣ／ＡＣインバータの第２の入力端子に接続される（例えば、接地される）。ＦＥＴ  １０２−２は、ゲート端子を介して駆動制御回路１１０から駆動信号を受け取り、当該駆動信号によってＯＮ／ＯＦＦされる。
【００３３】
ＦＥＴ  １０２−３は、そのドレイン端子がＤＣ／ＡＣインバータの第１の入力端子に接続され、そのゲート端子が駆動制御回路１１０に接続され、そのソース端子が電流検出回路１０３およびリアクトル１０４を介してＤＣ／ＡＣインバータの第１の出力端子に接続される。ＦＥＴ  １０２−３は、ゲート端子を介して駆動制御回路１１０から駆動信号を受け取り、当該駆動信号によってＯＮ／ＯＦＦされる。
【００３４】
ＦＥＴ  １０２−４は、そのドレイン端子が電流検出回路１０３およびリアクトル１０４を介してＤＣ／ＡＣインバータの第１の出力端子に接続され、そのゲート端子が駆動制御回路１１０に接続され、そのソース端子がＤＣ／ＡＣインバータの第２の入力端子に接続される（例えば、接地される）。ＦＥＴ  １０２−４は、ゲート端子を介して駆動制御回路１１０から駆動信号を受け取り、当該駆動信号によってＯＮ／ＯＦＦされる。
【００３５】
電流検出回路１０３は、その第１の端子がＦＥＴ  １０２−３のソース端子およびＦＥＴ  １０２−４のドレイン端子に共通に接続され、その第２の端子がリアクトル１０４の一端に接続され、その出力端子が駆動制御回路１１０に接続される。電流検出回路１０３は、その一端から他端に流れる電流、言い換えれば、リアクトル１０４からＤＣ／ＡＣインバータの第１の出力端子に向かって流れるリアクトル電流（ＩＬ）を検出する。電流検出回路１０３は、例えば、リアクトル電流（ＩＬ）を電流−電圧変換し、この電圧を持つ信号を駆動制御回路１１０へと出力する。
【００３６】
リアクトル１０４は、その一端が電流検出回路１０３に接続され、その他端がＤＣ／ＡＣインバータの第１の出力端子に接続される。キャパシタ１０５は、ＤＣ／ＡＣインバータの第１の出力端子と第２の出力端子との間に挿入される。リアクトル１０４およびキャパシタ１０５は、平滑化フィルタを構成する。この平滑化フィルタは、リアクトル１０４を流れるリアクトル電流（ＩＬ）を平滑化することによって、ＤＣ／ＡＣインバータの出力電流を生成する。
【００３７】
リアクトル電流（ＩＬ）は、概ね、ＤＣ／ＡＣインバータの出力電圧と同じ周波数および位相の低周波電流成分と、ＦＥＴ  １０２−３およびＦＥＴ  １０２−４のスイッチング周波数と同じ周波数の高周波電流成分とを含む。平滑化フィルタは、リアクトル電流（ＩＬ）に含まれる高周波電流成分を抑圧することにより、略正弦波の出力電流を生成することができる。
【００３８】
駆動制御回路１１０は、ＦＥＴ  １０２−１、ＦＥＴ  １０２−２、ＦＥＴ  １０２−３およびＦＥＴ１０２−４をそれぞれＯＮ／ＯＦＦ駆動することにより、例えば商用周波数である５０Ｈｚまたは６０Ｈｚの交流電力をＤＣ／ＡＣインバータの第１の出力端子および第２の出力端子へと供給する。
【００３９】
具体的には、駆動制御回路１１０は、図６に例示されるように、ＤＣ／ＡＣインバータの出力電流（Ｉｏ）の目標値を定める基準正弦波が正である期間には、ＦＥＴ  １０２−３のスイッチング周期内にリアクトル電流（ＩＬ）が少なくとも２回ゼロクロスする（すなわち、正→負→正と変化する）ように、電流検出回路１０３による検出結果に基づいてＦＥＴ  １０２−３およびＦＥＴ  １０２−４を制御する。同様に、駆動制御回路１１０は、ＤＣ／ＡＣインバータの基準正弦波が負である期間には、ＦＥＴ  １０２−４のスイッチング周期内にリアクトル電流（ＩＬ）が少なくとも２回ゼロクロスする（すなわち、負→正→負と変化する）ように、電流検出回路１０３による検出結果に基づいてＦＥＴ  １０２−３およびＦＥＴ  １０２−４を制御する。
【００４０】
このように、駆動制御回路１１０は、基準正弦波が正である期間には、リアクトル電流（ＩＬ）の最大値を正弦波状に制御し、リアクトル電流（ＩＬ）の最小値を一定の負値になるように制御する。同様に、駆動制御回路１１０は、基準正弦波が負である期間には、リアクトル電流（ＩＬ）の最小値を正弦波状に制御し、リアクトル電流（ＩＬ）の最大値を一定の正値になるように制御する。このような制御は、図３に関して後述されるように、コンパレータを用いて実現可能である。この場合に、スイッチング周波数は、負荷１０６に流れる負荷電流およびＤＣ／ＡＣインバータの入出力電圧により自動的に決定されるので、制御の簡単化が可能である。
【００４１】
駆動制御回路１１０は、ＦＥＴ  １０２−１およびＦＥＴ  １０２−２をＤＣ／ＡＣインバータの出力電圧と同じ周波数でスイッチングし、ＦＥＴ  １０２−３およびＦＥＴ１０２−４をより高い周波数でスイッチングしてもよい。或いは、ＦＥＴ  １０２−１およびＦＥＴ  １０２−２のスイッチング周波数は、ＦＥＴ  １０２−３およびＦＥＴ１０２−４のスイッチング周波数と同一であってもよい。
【００４２】
図１のＤＣ／ＡＣインバータでは、ＦＥＴ  １０２−３がＯＦＦ状態であって、かつ、ＦＥＴ  １０２−４がＯＮ状態である状況では、リアクトル電流（ＩＬ）が減少する。他方、ＦＥＴ  １０２−３がＯＮ状態であって、かつ、ＦＥＴ  １０２−４がＯＦＦ状態である状況では、リアクトル電流（ＩＬ）が増加する。駆動制御回路１１０は、このような関係を利用して、リアクトル電流（ＩＬ）を基準正弦波に近づける制御を行う。例えば、リアクトル電流（ＩＬ）が過小（目標最小値以下）となると、駆動制御回路１１０は、デッドタイムを経てＦＥＴ  １０２−３をＯＮ状態に設定する（後述されるイベント２およびイベント３）。他方、リアクトル電流（ＩＬ）が過大（目標最大値以上）となると、駆動制御回路１１０は、デッドタイムを経てＦＥＴ  １０２−４をＯＮ状態に設定する（後述されるイベント１およびイベント４）。リアクトル電流（ＩＬ）の増減の傾きは、リアクトル１０４のインダクタンスに依存し、当該インダクタンスが小さいほど傾きは大きくなる。
【００４３】
例えば、駆動制御回路１１０は、基準正弦波が正である期間にリアクトル電流（ＩＬ）が過大となると、ＦＥＴ  １０２−４をＯＮ状態にしてリアクトル電流（ＩＬ）を減少させる。その後、駆動制御回路１１０は、再びＦＥＴ  １０２−３をＯＮ状態に戻してリアクトル電流（ＩＬ）を増加させるために、ＦＥＴ  １０２−４をＯＦＦ状態に切り替えてデッドタイムを開始する。
【００４４】
このデッドタイムにおけるＤＣ／ＡＣインバータの等価回路が図７に例示される。仮に、リアクトル電流（ＩＬ）が正のままで、ＦＥＴ  １０２−４をＯＦＦにしてデッドタイムを開始したとすると、ＦＥＴ  １０２−４のボディダイオードがＯＮとなる。すなわち、その後にＦＥＴ  １０２−３をＯＮにしてデッドタイムを終了すると、ＦＥＴ  １０２−４の出力容量の充電が必要となるうえにリカバリ電流が生じることになる。
【００４５】
そこで、駆動制御回路１１０は、上記状況において、リアクトル電流（ＩＬ）が零以下となるのを待って、ＦＥＴ  １０２−４をＯＦＦにしてデッドタイムを開始する。このようにＦＥＴ  １０２−４を制御すれば、デッドタイム中にＦＥＴ  １０２−４のボディダイオードはＯＮとならない。さらに、デッドタイム中にリアクトル電流（ＩＬ）は零以下の範囲で減少し続けるので、ＤＣ／ＡＣインバータの第１の出力端子からＦＥＴ  １０２−４のドレイン端子へとリアクトル電流（ＩＬ）が流れる。すなわち、ＦＥＴ  １０２−４の出力容量を、このリアクトル電流によって充電（共振充電）することが可能である。故に、その後にＦＥＴ  １０２−３をＯＮにしてデッドタイムを終了しても、ＦＥＴ  １０２−４の出力容量の充電は不要となる（少なくとも、充電すべき電力は軽減される）うえにリカバリ電流は生じない。
【００４６】
同様に、例えば、駆動制御回路１１０は、基準正弦波が負である期間にリアクトル電流（ＩＬ）が過小となると、ＦＥＴ  １０２−３をＯＮ状態にしてリアクトル電流（ＩＬ）を増加させる。その後、駆動制御回路１１０は、再びＦＥＴ  １０２−４をＯＮ状態に戻してリアクトル電流（ＩＬ）を減少させるために、ＦＥＴ  １０２−３をＯＦＦ状態に切り替えてデッドタイムを開始する。
【００４７】
仮に、リアクトル電流（ＩＬ）が負のままで、ＦＥＴ  １０２−３をＯＦＦにしてデッドタイムを開始したとすると、ＦＥＴ  １０２−３のボディダイオードがＯＮとなる。すなわち、その後にＦＥＴ  １０２−４をＯＮにしてデッドタイムを終了すると、ＦＥＴ  １０２−３の出力容量の充電が必要となるうえにリカバリ電流が生じることになる。
【００４８】
そこで、駆動制御回路１１０は、上記状況において、リアクトル電流（ＩＬ）が零以上となるのを待って、ＦＥＴ  １０２−３をＯＦＦにしてデッドタイムを開始する。このようにＦＥＴ  １０２−３を制御すれば、デッドタイム中にＦＥＴ  １０２−３のボディダイオードはＯＮとならない。さらに、デッドタイム中にリアクトル電流（ＩＬ）が増加するので、ＦＥＴ  １０２−３のソース端子からＤＣ／ＡＣインバータの第１の出力端子へとリアクトル電流（ＩＬ）が流れる。すなわち、ＦＥＴ  １０２−３の出力容量を、このリアクトル電流によって充電（共振充電）することが可能である。故に、その後にＦＥＴ  １０２−４をＯＮにしてデッドタイムを終了しても、ＦＥＴ  １０２−３の出力容量の充電は不要となる（少なくとも、充電すべき電力は軽減される）うえにリカバリ電流は生じない。
【００４９】
従って、図１のＤＣ／ＡＣインバータは、デッドタイム終了後の電力損失を効果的に抑制し、高い電力変換効率を達成することができる。さらに、このＤＣ／ＡＣインバータは、リカバリ電流に起因するノイズやＦＥＴの破損を防止することも可能である。加えて、このＤＣ／ＡＣインバータは、リカバリ電流に起因するノイズ対策用の素子が不要となることによるコスト低減効果もある。
【００５０】
なお、前述のように、駆動制御回路１１０は、基準正弦波が正（または負）である期間には、リアクトル電流（ＩＬ）が零以下（または零以上）となるのを待って、ＦＥＴ  １０２−４（またはＦＥＴ  １０２−３）をＯＦＦにしてデッドタイムを開始する。係る制御は、リアクトル電流（ＩＬ）が正（または負）のままデッドタイムを開始する場合に比べてＦＥＴ  １０２−４（またはＦＥＴ  １０２−３）を長時間に亘ってＯＮに維持する（すなわち、ＦＥＴ  １０２−４（またはＦＥＴ  １０２−３）のスイッチング周波数を低くする）必要がある。或いは、リアクトル１０４のインダクタンスを小さく設計すれば、リアクトル電流（ＩＬ）の増減の傾きは大きくなるので、短時間でリアクトル電流（ＩＬ）がゼロクロスする。すなわち、ＦＥＴ  １０２−４（またはＦＥＴ  １０２−３）のスイッチング周波数を高く維持することができる。
【００５１】
デッドタイムの開始タイミングは、リアクトル電流（ＩＬ）がゼロクロスするタイミング（以降、ゼロクロスタイミングと呼ばれる）に一致することが好ましい。仮に、デッドタイムの開始タイミングがゼロクロスタイミングよりも早ければ、ＦＥＴ  １０２−４（またはＦＥＴ  １０２−３）のボディダイオードがデッドタイム中にＯＮとなるので、前述の効果は損なわれる。他方、デッドタイムの開始タイミングがゼロクロスタイミングに一致していれば、ＦＥＴ  １０２−４（またはＦＥＴ  １０２−３）の出力容量の充電を早期に開始することができる。故に、リアクトル電流（ＩＬ）を正→負→正と制御する場合の最小値の絶対値、ならびに、リアクトル電流（ＩＬ）を負→正→負と制御する場合の最大値の絶対値をそれぞれ最小化することができる。すなわち、ＦＥＴ  １０２−４（またはＦＥＴ  １０２−３）の出力容量に対する充電電流の実効値、ひいては電力損失を最小化することができる。
【００５２】
しかしながら、仮に、リアクトル電流（ＩＬ）に対応する電圧が零に一致したことを例えばコンパレータによって検出し、直ちにＦＥＴ  １０２−４（またはＦＥＴ  １０２−３）をＯＦＦ状態に切り替えるための駆動信号を生成して当該ＦＥＴ  １０２−４（またはＦＥＴ１０２−３）に供給したとしても、リアクトル電流（ＩＬ）が零に到達してからＦＥＴ  １０２−４（またはＦＥＴ  １０２−３）がＯＦＦ状態となるまでの間には遅延時間が存在する。故に、デッドタイムの開始タイミングは、ゼロクロスタイミングに比べてこの遅延時間に相当する分遅れることになる。
【００５３】
そこで、駆動制御回路１１０は、例えば、リアクトル電流（ＩＬ）に対応する電圧を所定の正の電流（または負の電流）に対応する基準電圧と比較してもよい。所定の正の電流（または負の電流）は、この遅延時間に亘るリアクトル電流（ＩＬ）の減少量（または増加量）に基づいて定められる。従って、駆動制御回路１１０は、リアクトル電流（ＩＬ）が実際に零に到達するよりもこの遅延時間に相当する分先行して、リアクトル電流（ＩＬ）が零に到達することを検出できる。すなわち、この遅延時間を補償して、デッドタイムの開始タイミングの遅れを抑制することができる。
【００５４】
デッドタイムの終了タイミングは、ＦＥＴ  １０２−４（またはＦＥＴ  １０２−４）の出力容量の充電が終了する（すなわち、出力容量の両端の電圧が直流電圧源１０１の両端の電圧に略等しくなる）タイミング（以降、充電終了タイミングと呼ばれる）に一致することが好ましい。
【００５５】
仮に、デッドタイムの終了タイミングが充電終了タイミングよりも前であれば、ＦＥＴ  １０２−３（またはＦＥＴ  １０２−４）の出力容量の充電が不十分なままデッドタイムが終了するので、デッドタイム終了後も当該出力容量を継続して充電しなければならない。他方、ＦＥＴ  １０２−４（またはＦＥＴ  １０２−３）の出力容量の充電が終了したにも関わらずデッドタイムを継続すると、リアクトル電流（ＩＬ）が必要以上に減少または増加するので、当該出力容量の充電に伴う電力損失が増大する。さらに、駆動制御回路１１０は、リアクトル電流（ＩＬ）はその平均値が基準正弦波に一致するように制御する必要があるので、デッドタイム中にリアクトル電流（ＩＬ）が必要以上に減少（または増加）していれば、デッドタイム後にはリアクトル電流（ＩＬ）を大幅に増加（または減少）させる必要がある。故に、リアクトル電流（Ｌ１）の実効値およびピーク値、ひいてはリアクトル１０４における銅損およびコアロスが増大することになる。
【００５６】
なお、充電終了タイミングは、例えば充電終了時の出力容量の電気量に、リアクトル電流（ＩＬ）の時間積分値が等しくなる時間に基づいて予め導出することができる。故に、駆動制御回路１１０は、例えばデッドタイムの開始タイミングから上記時間が経過したタイミングでデッドタイムを終了してもよい。
【００５７】
或いは、ＦＥＴ  １０２−４（またはＦＥＴ  １０２−３）としてスーパージャンクションＦＥＴが採用されるならば、以下に説明するように充電を自動的に適切なタイミングで終了することができる。
【００５８】
図８には、スーパージャンクションＦＥＴの出力容量（Ｃｏｓｓ）とドレイン−ソース間電圧（ＶＤＳ）との関係が例示される。図８の例では、ＶＤＳ＞１００ＶではＣｏｓｓのキャパシタンスは３０ｐＦ程度であるが、ＶＤＳ＜２０ＶではＣｏｓｓのキャパシタンスは３０００ｐＦから最大で１００００ｐＦ以上にもなる。このようにＶＤＳがある程度上昇すると出力容量（Ｃｏｓｓ）のキャパシタンスが急激に低下するという特性を利用すると、ＦＥＴ  １０２−４の出力容量（Ｃｏｓｓ）の充電を必要最小限に抑えることができる。
【００５９】
具体的には、図９に例示されるように、ＦＥＴ  １０２−４の出力容量（Ｃｏｓｓ）の充電は、ＦＥＴ  １０２−４のゲート電圧が０になるタイミングＡから開始する。それから、ＦＥＴ  １０２−４の出力容量（Ｃｏｓｓ）は、負方向のリアクトル電流（ＩＬ）によって充電されるが、ＦＥＴ  １０２−４のＶＤＳが０付近にある段階では出力容量（Ｃｏｓｓ）のキャパシタンスが大きいので、ＦＥＴ  １０２−４のＶＤＳは殆ど上昇しない（Ｑ＝ＣＶ）。なお、負方向のリアクトル電流（ＩＬ）の絶対値は徐々に増えていくので、ＦＥＴ  １０２−４に電荷が蓄積される速度も徐々に上昇する。そして、ＦＥＴ  １０２−４のＶＤＳがある閾値（図９のＶｘ）に到達すると、ＦＥＴ  １０２−４の出力容量（Ｃｏｓｓ）は急激に減少し、反対に、ＦＥＴ  １０２−４のＶＤＳは急激に上昇し、直流電圧源１０１の発生する直流電圧（Ｖｉｎ）に近づく。この結果、ＦＥＴ  １０２−４の出力容量（Ｃｏｓｓ）は、図９の三角形ＡＢＣの面積で表される必要最小限の電気量だけ充電されることになる。
【００６０】
図９のＶＤＳの挙動に着目すると、ＦＥＴ  １０２−４のＶＧＳをタイミングＡで０Ｖとしても、当該ＦＥＴ  １０２−４はしばらくの間あたかもＯＮ状態であるかのように振る舞っている（負方向のリアクトル電流（ＩＬ）が流れ込む）。そして、ＦＥＴ  １０２−４の出力容量（Ｃｏｓｓ）の充電が完了に近づいた時点（タイミングＣ）で、ＦＥＴ  １０２−４がＯＦＦ状態に切り替わったかのようにＶＤＳが急上昇する。このように、ＦＥＴ  １０２−４としてスーパージャンクションＦＥＴのようなオン抵抗の低い（低損失な）ＦＥＴを採用すれば、出力容量（Ｃｏｓｓ）のＶＤＳ依存性を利用して、当該出力容量（Ｃｏｓｓ）の充電終了タイミング（すなわち、ＦＥＴ  １０２−４の実質的なＯＦＦタイミング）を最適化することができる。
【００６１】
駆動制御回路１１０は、図２に例示されるように、イベント検出回路１２０と、駆動信号発生器１３０とを含む。イベント検出回路１２０は、リアクトル電流（ＩＬ）の検出結果を受け取り、基準正弦波および基準電圧とそれぞれ比較し、所定のデッドタイム開始イベントの発生を検出する。イベント検出回路１２０は、検出結果を示す信号を駆動信号発生器１３０へと出力する。駆動信号発生器１３０は、イベント検出回路１２０における検出結果に基づいて、ＦＥＴ  １０２−１、ＦＥＴ  １０２−２、ＦＥＴ  １０２−３およびＦＥＴ  １０２−４をそれぞれＯＮ／ＯＦＦ駆動するための駆動信号を発生して出力する。
【００６２】
具体的には、イベント検出回路１２０は、図３に例示されるように、基準正弦波発生器１２１と、基準電圧源１２２と、コンパレータ１２３と、コンパレータ１２４とを含む。
【００６３】
基準正弦波発生器１２１は、基準正弦波を発生し、コンパレータ１２３の反転入力端子に印加する。基準電圧源１２２は、基準電圧を発生し、コンパレータ１２４の非反転入力端子に印加する。
【００６４】
コンパレータ１２３は、非反転入力端子において電流検出回路１０３の出力信号を受け取り、反転入力端子において基準正弦波を受け取る。コンパレータ１２３は、非反転入力端子に印加される電圧を反転入力端子に印加される電圧と比較し、前者が後者より小さければＬレベル、そうでなければＨレベルの信号を出力する。すなわち、コンパレータ１２３は、リアクトル電流（ＩＬ）（に対応する電圧）が基準正弦波（ＯＳＣ）以上であるか否かを示す出力信号を生成する。
【００６５】
コンパレータ１２４は、非反転入力端子において基準電圧を受け取り、反転入力端子において電流検出回路１０３の出力信号を受け取る。コンパレータ１２４は、非反転入力端子に印加される電圧を反転入力端子に印加される電圧と比較し、前者が後者より小さければＬレベル、そうでなければＨレベルの信号を出力する。すなわち、コンパレータ１２４は、基準電圧がリアクトル電流（ＩＬ）に対応する電圧以上であるか否かを示す出力信号を生成する。
【００６６】
イベント検出回路１２０は、図１０に例示されるように、リアクトル電流（ＩＬ）の変化を増加から減少に、または、減少から増加に折り返すためのデッドタイム開始イベントの発生を検出する。各イベントの詳細が下記の表１に示される。
【００６７】
【表１】
2018139465.tif 000004
【００６８】
イベント検出回路１２０は、基準正弦波（ＯＳＣ）が正の期間において、リアクトル電流（ＩＬ）がＯＳＣまで増加すること、すなわち、コンパレータ１２３の出力がＬからＨに遷移することをトリガとしてイベント１を検出する。イベント１が検出されると、駆動信号発生器１３０は、ＦＥＴ  １０２−３をＯＦＦにするための駆動信号を発生し、ＦＥＴ  １０２−３へと出力する。リアクトル電流（ＩＬ）がＯＳＣまで増加してからＦＥＴ  １０２−３がＯＦＦされるまで多少の遅延があるので、ＩＬはＯＳＣを超えてから折り返して減少することになる。ＦＥＴ  １０２−３がＯＦＦされることでイベント１におけるデッドタイムが開始する。このデッドタイムの終了後、駆動信号発生器１３０は、ＦＥＴ  １０２−４をＯＮにするための駆動信号を発生し、ＦＥＴ  １０２−４へと出力する。
【００６９】
イベント検出回路１２０は、基準正弦波（ＯＳＣ）が正の期間において、リアクトル電流（ＩＬ）が０まで減少すること、すなわち、コンパレータ１２４の出力がＬからＨに遷移することをトリガとしてイベント２を検出する。イベント２が検出されると、駆動信号発生器１３０は、ＦＥＴ  １０２−４をＯＦＦにするための駆動信号を発生し、ＦＥＴ  １０２−４へと出力する。ＦＥＴ  １０２−４がＯＦＦされることでイベント２におけるデッドタイムが開始する。イベント２において、リアクトル電流（ＩＬ）は、前述のように、少なくとも２回ゼロクロスする。このデッドタイムの終了後、駆動信号発生器１３０は、ＦＥＴ  １０２−３をＯＮにするための駆動信号を発生し、ＦＥＴ  １０２−３へと出力する。
【００７０】
イベント検出回路１２０は、基準正弦波（ＯＳＣ）が負の期間において、リアクトル電流（ＩＬ）がＯＳＣまで減少すること、すなわち、コンパレータ１２３の出力がＨからＬに遷移することをトリガとしてイベント３を検出する。イベント３が検出されると、駆動信号発生器１３０は、ＦＥＴ  １０２−４をＯＦＦにするための駆動信号を発生し、ＦＥＴ  １０２−４へと出力する。リアクトル電流（ＩＬ）がＯＳＣまで減少してからＦＥＴ  １０２−４がＯＦＦされるまで多少の遅延があるので、ＩＬはＯＳＣを下回ってから折り返して増加することになる。ＦＥＴ  １０２−４がＯＦＦされることでイベント３におけるデッドタイムが開始する。このデッドタイムの終了後、駆動信号発生器１３０は、ＦＥＴ  １０２−３をＯＮにするための駆動信号を発生し、ＦＥＴ  １０２−３へと出力する。
【００７１】
イベント検出回路１２０は、基準正弦波（ＯＳＣ）が負の期間において、リアクトル電流（ＩＬ）が０まで増加すること、すなわち、コンパレータ１２４の出力がＨからＬに遷移することをトリガとしてイベント４を検出する。イベント４が検出されると、駆動信号発生器１３０は、ＦＥＴ  １０２−３をＯＦＦにするための駆動信号を発生し、ＦＥＴ  １０２−３へと出力する。ＦＥＴ  １０２−３がＯＦＦされることでイベント４におけるデッドタイムが開始する。イベント４において、リアクトル電流（ＩＬ）は、前述のように、少なくとも２回ゼロクロスする。このデッドタイムの終了後、駆動信号発生器１３０は、ＦＥＴ  １０２−４をＯＮにするための駆動信号を発生し、ＦＥＴ  １０２−４へと出力する。
【００７２】
以上説明したように、第１の実施形態に係るＤＣ／ＡＣインバータは、トランジスタのスイッチング周期内にリアクトル電流が少なくとも２回ゼロクロスするように当該トランジスタを制御する。従って、このＤＣ／ＡＣインバータによれば、デッドタイム中にトランジスタのボディダイオードはＯＮとならない。さらに、ＤＣ／ＡＣインバータの出力端子からトランジスタのドレイン端子へとリアクトル電流が流れる。すなわち、トランジスタの出力容量を、このリアクトル電流によって充電（共振充電）することが可能である。故に、その後にデッドタイムを終了しても、トランジスタの出力容量の充電は不要となる（少なくとも、充電すべき電力は軽減される）うえにリカバリ電流は生じない。
【００７３】
上述の実施形態は、本発明の概念の理解を助けるための具体例を示しているに過ぎず、本発明の範囲を限定することを意図されていない。実施形態は、本発明の要旨を逸脱しない範囲で、様々な構成要素の付加、削除または転換をすることができる。
【符号の説明】
【００７４】
１０１，２０１・・・直流電圧源
１０２−１，１０２−２，１０２−３，１０２−４，２０２−１，２０２−２，２０２−３，２０２−４・・・トランジスタ
１０３・・・電流検出回路
１０４，２０４・・・リアクトル
１０５，２０５・・・キャパシタ
１０６，２０６・・・負荷
１１０・・・駆動制御回路
１２０・・・イベント検出回路
１２１・・・基準正弦波発生器
１２２・・・基準電圧源
１２３，１２４・・・コンパレータ
１３０・・・駆動信号発生器
【図１】
2018139465.tif 000005
【図２】
2018139465.tif 000006
【図３】
2018139465.tif 000007
【図４】
2018139465.tif 000008
【図５】
2018139465.tif 000009
【図６】
2018139465.tif 000010
【図７】
2018139465.tif 000011
【図８】
2018139465.tif 000012
【図９】
2018139465.tif 000013
【図１０】
2018139465.tif 000014