(57)【要約】【課題】半導体素子のチップ温度に応じて変更される半導体素子の駆動能力を半導体素子の駆動情報として外部出力する。【解決手段】半導体素子の駆動能力を規定するパルス状の駆動信号を外部から入力して半導体素子をオン・オフ駆動する駆動回路を有し、半導体素子のチップ温度が過熱閾値温度を超えたときに半導体素子の駆動能力を切換える保護回路を備える。特に保護回路は、駆動回路が半導体素子に与える駆動制御電圧に応じた電圧レベルの駆動情報を外部出力する駆動情報出力回路を備える。好ましくは保護回路は、駆動制御電圧に応じた電圧レベルで、且つ駆動制御電圧に応じたパルス幅のパルス信号を生成して外部出力するパルス幅生成回路を備える。パルス幅生成回路は、駆動制御電圧の電圧レベルと半導体素子のオン幅を規定するパルス幅との積が半導体素子の駆動能力を規定する情報となるパルス信号を生成する。【選択図】      図１
2018157670.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子の駆動能力を規定するパルス状の駆動信号を外部から入力して前記半導体素子をオン・オフ駆動する駆動回路を有し、前記半導体素子のチップ温度を検出し、検出したチップ温度が過熱閾値温度を超えたときに前記駆動回路の動作を制御して前記半導体素子の駆動能力を切換える保護回路を具備した半導体素子の駆動装置であって、
前記保護回路は、更に前記駆動回路が前記半導体素子に与える駆動制御電圧に応じた電圧レベルの駆動情報を外部出力する駆動情報出力回路を備えたことを特徴とする半導体素子の駆動装置。
【請求項２】
前記駆動情報出力回路は、前記駆動情報の電圧レベルを前記駆動制御電圧に応じて制御する電圧レベル制御回路に加えて、前記駆動制御電圧に応じたパルス幅のパルス信号を生成して外部出力するパルス幅生成回路を備えている請求項１に記載の半導体素子の駆動装置。
【請求項３】
前記パルス幅生成回路は、前記駆動情報の電圧レベルと前記半導体素子のオン幅を規定するパルス幅との積が前記半導体素子の駆動能力を規定する情報となるパルス信号を駆動情報出力信号として生成するものである請求項１に記載の半導体素子の駆動装置。
【請求項４】
前記半導体素子はＩＧＢＴであって、前記半導体素子の駆動能力の切換えは前記ＩＧＢＴのチップ温度に応じて該ＩＧＢＴのゲートへの充電電流を切換えることにより行われる請求項１に記載の半導体素子の駆動装置。
【請求項５】
前記保護回路は、前記半導体素子のチップ温度に応じて前記半導体素子に加えるゲート電圧を変更して該半導体素子の駆動能力を切換えるものであって、
前記保護回路は、前記半導体素子に加えるゲート電圧に応じて表示形態が変更される表示器を備えている請求項１に記載の半導体素子の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子のチップ温度に応じた駆動状態を示す情報を的確に外部出力することのできる半導体素子の駆動装置に関する。
【背景技術】
【０００２】
インバータ等の電力変換装置を構成する半導体素子の駆動装置は、絶縁ゲート型バイポーラ・トランジスタ（ＩＧＢＴ；Insulated Gate Bipolar Transistor）等の半導体素子をオン・オフ駆動して電力変換する役割を担う。特に最近では半導体素子の駆動装置として、例えばＩＧＢＴとその駆動回路に加えて、過電流・過電圧や過熱等からＩＧＢＴ等の素子破壊を防ぐ保護回路を１つの電子部品としてモジュール化した、いわゆるインテリジェント・パワーモジュール（ＩＰＭ；Intelligent Power Module）が注目されている。
【０００３】
図４は電力変換装置１の一例を示す要部概略構成図で、２はＩＧＢＴ（半導体素子）３とその駆動回路である制御ＩＣ４とを主体として構成されたＩＰＭである。このＩＰＭ２の具体的な構成については、図５を参照して後述する。電力変換装置１は、ＩＧＢＴ３をオン・オフ駆動するパルス状の信号（ＰＷＭ信号）を生成するＰＷＭ信号生成回路５を備える。ＰＷＭ信号生成回路５は、基本的には図示しない上位機器から指示された出力電力仕様に応じてＰＷＭ信号デューティ設定部６が設定したデューティに応じてパルス幅変調したパルス信号（ＰＷＭ信号）を生成する。
【０００４】
このＰＷＭ信号生成回路５が生成したＰＷＭ信号は、ＩＧＢＴ３に対する駆動信号Ｖinとして第１のフォトカプラ７ａを介してＩＰＭ２に与えられる。ＩＰＭ２における制御ＩＣ４は、駆動信号Ｖinに従ってＩＧＢＴ３のゲートに加える駆動制御信号ＯＵＴを生成してＩＧＢＴ３をオン・オフ駆動する。このようにしてオン・オフ駆動されるＩＧＢＴ３によって電力変換が実行される。
【０００５】
またＩＰＭ２における制御ＩＣ４は、後述する保護回路を備える。この保護回路は、基本的にはＩＧＢＴ３の電流検出用エミッタを介してＩＧＢＴ３に流れる電流を監視すると共に、ＩＧＢＴ３に併設された温度検出用のダイオード８を介してＩＧＢＴ３のチップ温度を監視する。そして保護回路は、これらの監視情報に従ってＩＧＢＴ３の過電流や過熱等の異常を検出し、異常検出時にはＩＧＢＴ３の駆動条件を変更する等してＩＧＢＴ３の素子破壊を防ぐ役割を担う。
【０００６】
更にＩＰＭ２における制御ＩＣ４は、上記保護回路により検出した種々の異常検出情報を第２のフォトカプラ７ｂを介して外部出力する。検出回路９は、このようにしてＩＰＭ２から出力される情報を検出してＰＷＭ信号デューティ設定部６を制御し、例えばＰＷＭ信号生成回路５によるＰＷＭ信号の生成を停止、或いはＰＷＭ信号生成回路５が生成するＰＷＭ信号のデューティを変更する。このようなＰＷＭ信号の生成停止によりＩＧＢＴ３のオン・オフ駆動が停止され、過電流や過熱等に起因するＩＧＢＴ３の熱破壊が防がれる。またＰＷＭ信号のデューティ制御によりＩＧＢＴ３による電力変換仕様、具体的にはＩＧＢＴ３の駆動能力が変更されてＩＧＢＴ３のチップ温度の上昇が抑えられる。
【０００７】
尚、制御ＩＣ４の保護回路により検出されたＩＧＢＴ３の過電流・過電圧や過熱等の異常を含む異常検出情報を外部（上位機器）において識別可能に出力する技術については、例えば特許文献１に詳しく紹介される通りである。
【０００８】
ところで保護回路が担う役割の一つに上位機器からの指令（指示）に拘わることなく、ＩＧＢＴ３のチップ温度に応じてＩＧＢＴ３の駆動能力を切換える駆動能力切換機能がある。ちなみにＩＧＢＴ３のターンオン時における電圧変化特性［dＶ／dｔ］は、ＩＧＢＴ３のチップ温度の上昇に伴って低下する。するとチップ温度の上昇に伴うＩＧＢＴ３の電圧変化特性［dＶ／dｔ］の低下に起因してターンオン時におけるＩＧＢＴ３のスイッチング損失が増大する。駆動能力切換機能は、ＩＧＢＴ３のチップ温度が上昇した際、制御ＩＣ４の内部制御の下でＩＧＢＴ３に加えるゲート電圧を低くすることでＩＧＢＴ３の駆動能力を低減する保護機能である。この駆動能力の低減制御によりスイッチング損失の増大に伴うチップ温度の更なる上昇、ひいては過熱によるＩＧＢＴ３の素子破壊が防がれる。
【０００９】
図５は上述した駆動能力切換機能を抜き出して示した保護回路の要部概略構成図である。この保護回路は、基本的には過熱検出用比較器１１、ロジック回路１２およびＩＧＢＴ駆動回路１５によって構成される。過熱検出用比較器１１は、ダイオード８を介して検出されたＩＧＢＴ３のチップ温度を示す温度検出電圧Ｖtempと予め設定された過熱検出基準電圧Ｖohとを比較してＩＧＢＴ３の過熱を検出する。ロジック回路１２は、過熱検出用比較器１１の出力に基づいてＩＧＢＴ駆動回路１５への出力を切換える。これにより過熱検出状態によりＩＧＢＴ３の駆動能力が変更される。
【００１０】
具体的にはロジック回路１２は、該ロジック回路１２に入力される駆動信号（ＰＷＭ信号）Ｖinを、例えば３系統の信号電圧Ｖａ,Ｖｂ,Ｖｃとして択一的に出力する。これらの信号電圧Ｖａ,Ｖｂ,Ｖｃによって、複数の抵抗を直列接続した抵抗分圧回路１３における複数の分圧点にそれぞれ接続されたスイッチ素子１４ａ,１４ｂ,１４ｂが択一的にオン駆動される。この結果、抵抗分圧回路１３により分圧された電圧レベルの異なる３種類の駆動信号（ＰＷＭ信号）Ｖref１,Ｖref２,Ｖref３がそれぞれスイッチ素子１４ａ,１４ｂ,１４ｂを介して択一的に出力される。
【００１１】
ＩＧＢＴ駆動回路１５は、このようにして択一的に切換えられる電圧レベルの異なる駆動信号（ＰＷＭ信号）Ｖref１,Ｖref２,Ｖref３を受けることで、その電圧レベルに応じた駆動制御信号ＯＵＴを生成する。この駆動制御信号ＯＵＴの電圧レベルの変更によってＩＧＢＴ３のゲートに印加される駆動制御電圧（ゲート電圧）が変更されてＩＧＢＴ３の駆動能力が変更される。
【００１２】
具体的にはＩＧＢＴ駆動回路１５は、駆動信号Ｖrefの電圧レベルに応じてＩＧＢＴ３のゲートに加える駆動制御電圧を変更する。この駆動制御電圧の変更によりＩＧＢＴ３のゲートに対する充電電流が制御される。この結果、チップ温度の上昇に伴うＩＧＢＴ３の電圧変化特性［dＶ／dｔ］の低下に応じてＩＧＢＴ３のゲートに対する充電電流が抑えられる。そしてこれによってＩＧＢＴ３のターンオン時のスイッチング損失の増大が防止され、ひいてはチップ温度の上昇が抑えられる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２０１３−２５８８５８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
ところで上述したチップ温度に応じたＩＧＢＴ３の駆動能力の変更は、ＩＰＭ２において内部的に行われる保護動作である。即ち、ＩＧＢＴ３の駆動能力の変更制御は、上位機器から指示された出力電力仕様に応じて定められたデューティでのＩＧＢＴ３のオン・オフ駆動とは独立に実行される。この為、チップ温度の上昇時にＩＰＭ２において内部的にＩＧＢＴ３の駆動能力を変更した場合、これによってチップ温度の上昇が抑えられるので、前述した過熱異常が検出されなくなる。
【００１５】
ちなみに上述したＩＧＢＴ３の駆動能力の変更による保護動作にも拘わらず、更にチップ温度が上昇して過熱異常が検出された場合、これに伴ってＩＧＢＴ３のオン・オフ駆動が停止制御されると共にＩＰＭ２から異常検出情報が外部出力される。従ってＩＰＭ２から異常検出情報が出力された場合にだけ、上位機器においてＩＧＢＴ３の過熱異常を検出することが可能となる。
【００１６】
またＩＧＢＴ３をオン・オフ駆動する上でのＰＷＭ信号のデューティは、専ら、ＩＰＭ２が通常チップ温度範囲内で動作し、ＩＧＢＴ３の駆動能力が一定であるとみなして設定される。このような動作条件において保護回路の制御の下でチップ温度に応じてＩＧＢＴ３の駆動能力が変更された場合、これに伴って電力変換装置１の出力電力が変化することが否めない。しかしＩＰＭ２からは上述した異常検出情報が出力されるだけなので、電力変換装置１の出力電力を指示する上位機器においては、電力変換装置１の出力電力が変化した要因を把握することができないと言う問題がある。
【００１７】
本発明はこのような事情を考慮してなされたもので、その目的は、半導体素子の駆動状態を示す情報、特にチップ温度に起因するＩＧＢＴの駆動能力の変更を的確に外部出力することのできる半導体素子の駆動装置を提供することにある。
【課題を解決するための手段】
【００１８】
上述した目的を達成するべく本発明に係る半導体素子の駆動装置は、半導体素子の駆動能力を規定するパルス状の駆動信号を外部から入力して前記半導体素子をオン・オフ駆動する駆動回路を有し、前記半導体素子のチップ温度が過熱閾値温度を超えたときに前記半導体素子の駆動能力を切換える保護回路を具備したものであって、
特に前記保護回路は、前記駆動回路が前記半導体素子に与える駆動制御電圧に応じた電圧レベルの駆動情報を外部出力する駆動情報出力回路を備えたことを特徴としている。
【００１９】
好ましくは駆動情報出力回路は、前記駆動情報の電圧レベルを前記駆動制御電圧に応じて制御する電圧レベル制御回路に加えて、前記駆動回路が前記半導体素子に与える駆動制御電圧に応じた電圧レベルで、且つ前記駆動制御電圧に応じたパルス幅のパルス信号を生成して外部出力するパルス幅生成回路を備える。
【００２０】
ちなみに前記パルス幅生成回路は、例えば前記駆動情報の電圧レベルと前記半導体素子のオン幅を規定するパルス幅との積が前記半導体素子の駆動能力を規定する情報となるパルス信号を駆動情報出力信号として生成するように構成される。
【００２１】
ここで前記半導体素子は、例えばＩＧＢＴであって、前記保護回路による前記半導体素子の駆動能力の切換えは前記ＩＧＢＴのチップ温度に応じて該ＩＧＢＴのゲートに加える電圧を変化させ、これによってＩＧＢＴのゲートへの充電電流を切換えることにより行われる。
【００２２】
好ましくは前記保護回路は、前記半導体素子に加えるゲート電圧に応じて表示形態が変更される表示器を備えて構成される。
【発明の効果】
【００２３】
このような構成の半導体素子の駆動装置によれば、保護回路において半導体素子（ＩＧＢＴ）のチップ温度の上昇に伴って半導体素子（ＩＧＢＴ）の駆動能力を低くすることでスイッチング損失の増大を防止することができる。そして保護回路の制御の下でチップ温度に応じて半導体素子（ＩＧＢＴ）の駆動能力を変更した場合には、半導体素子（ＩＧＢＴ）の駆動能力を示す動作状態情報が上位機器に出力される。この結果、上位機器においては、駆動装置から出力される異常検出情報から半導体素子の異常を検出することのみならず、駆動装置による内部的な制御による半導体素子の駆動能力の変更を容易に把握することが可能となる。
【００２４】
特に半導体素子のゲートに印加する駆動制御信号の電圧レベルに対応した駆動情報信号のレベルと、該駆動制御信号のパルス幅との積から外部から規定した半導体素子の駆動能力を把握しながら、半導体素子のチップ温度に応じて変更された半導体素子の駆動能力を的確に把握することが可能となる。ちなみに保護回路により制御された半導体素子の駆動能力自体は、駆動情報信号のレベルまたは駆動制御信号のパルス幅の一方から把握することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態に係る半導体素子の駆動装置の要部概略構成図。
【図２】図１に示す半導体素子の駆動装置における駆動情報出力回路の構成例を示す図。
【図３】図２に示す駆動情報出力回路の作用を示す動作波形図。
【図４】ＩＰＭを用いて構成された電力変換装置の要部概略構成図。
【図５】図４に示す電力変換装置におけるＩＧＢＴの駆動能力切換機能を抜き出して示した半導体素子の駆動装置の要部概略構成図。
【発明を実施するための形態】
【００２６】
以下、図面を参照して本発明の一実施形態に係る半導体素子の駆動装置について説明する。
【００２７】
図１は本発明の一実施形態に係る半導体素子の駆動装置であるＩＰＭ２の要部概略構成図である。このＩＰＭ（駆動装置）２は、基本的には図５に示したＩＰＭ２と同様に電力変換用の半導体素子であるＩＧＢＴ３とその駆動回路である制御ＩＣ４とを主体として構成される。尚、ここでは図５に示したＩＰＭ２の構成と同一部分には同一符号を付して示し、当該部分の重複した説明を省略する。ここでＩＧＢＴ３は、チップ温度検出用のダイオード８を併設してチップ化されており、またＩＧＢＴ３の駆動回路もまた前述した過熱検出用比較器１１やロジック回路１２、更にはＩＧＢＴ駆動回路１５等と共に制御ＩＣ４としてチップ化されている。
【００２８】
このＩＰＭ２は、ＩＧＢＴ３に対する保護回路の機能の１つとして、ダイオード８を介して検出されるＩＧＢＴ３のチップ温度に応じてＩＧＢＴ３の駆動能力を切換える駆動能力切換機能を備えている。この駆動能力切換機能は、基本的にはＩＧＢＴ３のチップ温度を判定する前述した過熱検出用比較器１１、ロジック回路１２、抵抗分圧回路１３、およびスイッチ素子１４ａ,１４ｂ,１４ｃにより構成される。
【００２９】
ロジック回路１２は、半導体素子の駆動能力を規定するパルス状の駆動信号Ｖinを外部（上位機器）から入力し、過熱検出用比較器１１の出力に従って駆動信号Ｖinに応じた３系統の信号電圧Ｖａ,Ｖｂ,Ｖｃとして択一的に出力する。また抵抗分圧回路１３は、電源電圧Ｖｃｃを抵抗分圧することで、レベルの異なる３種類の電圧を生成する。スイッチ素子１４ａ,１４ｂ,１４ｃは、この抵抗分圧回路１３の抵抗分圧点にそれぞれ接続され、ロジック回路１２から出力される信号電圧Ｖａ,Ｖｂ,Ｖｃにより択一的にオン・オフされる。
【００３０】
このように構成された駆動能力切換機能により、ロジック回路１２の制御の下でＩＧＢＴ駆動回路１５に与えられる駆動信号（ＰＷＭ信号）Ｖrefが、異なる電圧レベルＶref１,Ｖref２,Ｖref３の３種類の駆動信号として択一的に切換えられる。
【００３１】
本発明に係るＩＰＭ２は、このような構成に加えてスイッチ素子１４ａ,１４ｂ,１４ｃのそれぞれに直列に接続された表示器１６ａ,１６ｂ,１６ｃを備える。これらの表示器１６ａ,１６ｂ,１６ｃは、例えば発光色の異なるＬＥＤからなり、スイッチ素子１４ａ,１４ｂ,１４ｃの択一的な通電に連動して選択的に発光する。
【００３２】
更にＩＰＭ２は、スイッチ素子１４ａ,１４ｂ,１４ｃを介して択一的に出力される電圧レベルが異なる３種類の信号Ｖref１,Ｖref２,Ｖref３をそれぞれ入力すると共に、ＩＧＢＴ駆動回路１５に与えられる駆動信号（ＰＷＭ信号）Ｖrefを入力する駆動情報出力回路１７を備える。この駆動情報出力回路１７は、駆動信号（ＰＷＭ信号）Ｖrefとして与えられる電圧レベルＶref１,Ｖref２,Ｖref３に対応した電圧レベルのパルス信号を、その電圧レベルＶref１,Ｖref２,Ｖref３に応じたパルス幅で生成する役割を担う。この駆動情報出力回路１７による上述したパルス信号の生成については後述する。そして駆動情報出力回路１７が生成したパルス信号が駆動情報出力用のＭＯＳ-ＦＥＴ１８のゲートに印加され、ＭＯＳ-ＦＥＴ１８のオン・オフにより駆動情報出力信号が生成されて外部出力される。
【００３３】
図２は駆動情報出力回路１７の構成例を示している。この駆動情報出力回路１７は、ＩＧＢＴ駆動回路１５に与えられる駆動信号（ＰＷＭ信号）Ｖrefの入力段に比較器２１を備える。この比較器２１は、直列に接続され抵抗Ｒ１,Ｒ２により該比較器２１の出力電圧を分圧して生成された比較基準電圧と駆動信号（ＰＷＭ信号）Ｖrefとを比較することで駆動信号（ＰＷＭ信号）Ｖrefの電圧レベルの変化を検出する役割を担う。アンド回路２２は、比較器２１の出力と該パルス幅生成回路２３の出力とを論理処理することで、パルス幅生成回路２３を起動するトリガ信号を生成する。
【００３４】
パルス幅生成回路２３は、その入力段にアンド回路２２の出力を受けてその出力電流に比例した電流をｎ型ＦＥＴ３２から出力する第１のカレントミラー回路２４を備える。この第１のカレントミラー回路２４は一対のｎ型ＦＥＴ３１,３２からなる。この第１のカレントミラー回路２４の電流出力側のｎ型ＦＥＴ３２にはｐ型ＦＥＴ３３,３４,３５,３６からなる３組の第２のカレントミラー回路２５が設けられている。この第２のカレントミラー回路２５は、第１のカレントミラー回路２４の出力電流に比例した、互いに異なる電流ｉ１,ｉ２,ｉ３をｐ型ＦＥＴ３４,３５,３６からそれぞれ出力する。
【００３５】
ちなみにｐ型ＦＥＴ３４,３５,３６からそれぞれ出力される電流ｉ１,ｉ２,ｉ３は、スイッチとしてのｎ型ＦＥＴ３７,３８,３９をそれぞれ介してコンデンサ２６に充電電流として供給される。従ってコンデンサ２６は、択一的に供給される電流ｉ１,ｉ２,ｉ３により、互いに異なる充電特性で充電される。またコンデンサ２６にはｎ型ＦＥＴ４０が並列に接続されている。このｎ型ＦＥＴ４０は、反転回路２７を介してアンド回路２２の出力を受けてオン動作し、コンデンサ２６の充電電荷を放電してコンデンサ２６の充電電圧を零（０Ｖ）にリセットする役割を担う。
【００３６】
具体的にはコンデンサ２６は、駆動信号（ＰＷＭ信号）ＶrefがＨレベルとなった時、その時の駆動信号Ｖref１,Ｖref２,Ｖref３の電圧レベルに応じた電流ｉ１,ｉ２,ｉ３で充電され、駆動信号（ＰＷＭ信号）ＶrefがＬレベルとなった時、コンデンサ２６の充電電荷が放電される。そして比較器２８は、上述したコンデンサ２６の充放電に伴う充電電圧の変化を所定の基準電圧Ｖthと比較することで、駆動信号Ｖref１,Ｖref２,Ｖref３の電圧レベルに応じた電圧レベルで、且つ駆動信号Ｖref１,Ｖref２,Ｖref３の電圧レベルに応じたパルス幅（パルス周期）のパルス信号を駆動情報として生成する。この駆動情報が前述したＭＯＳ-ＦＥＴ１８を介して反転されて駆動情報出力信号として外部出力される。
【００３７】
図３は、上述した如く構成されたパルス幅生成回路２３による駆動情報の生成処理の様子を模式的に示している。例えばＩＧＢＴ３を１００％の駆動能力でオン・オフ駆動する場合には、ロジック回路１２は図３(ａ)に示す信号電圧Ｖａを出力してスイッチ素子１４ａを導通させる。この結果、図３(ｂ)に示すように抵抗分圧回路１３にて分圧された電圧レベルＶref１の電圧信号が択一的に出力される。そしてこの電圧レベルＶref１の電圧信号によりＩＧＢＴ駆動回路１５が駆動される。
【００３８】
またこのようなＩＧＢＴ３の駆動動作条件下においてチップ温度が上昇した場合、ロジック回路１２は図３(ａ)に示す信号電圧Ｖｂを出力してスイッチ素子１４ｂを導通させる。この結果、図３(ｂ)に示すように抵抗分圧回路１３にて分圧された電圧レベルＶref２（＜Ｖref１）の電圧信号が択一的に出力される。そして電圧レベルＶref２の電圧信号によりＩＧＢＴ駆動回路１５が駆動され、ＩＧＢＴ３は、例えば７５％の駆動能力でオン・オフ駆動される。
【００３９】
更に上述した如くしてＩＧＢＴ３の駆動能力を低下させた状態においてもチップ温度が上昇した場合、ロジック回路１２は図３(ａ)に示す信号電圧Ｖｃを出力してスイッチ素子１４ｃを導通させる。この結果、図３(ｂ)に示すように抵抗分圧回路１３にて分圧された電圧レベルＶref３（＜Ｖref２＜Ｖref１）の電圧信号が択一的に出力される。そして電圧レベルＶref３の電圧信号によりＩＧＢＴ駆動回路１５が駆動され、ＩＧＢＴ３は、例えば５０％の駆動能力でオン・オフ駆動される。
【００４０】
ちなみにこのようにして択一的に出力制御される異なる電圧レベルＶref１,Ｖref２,Ｖref３の電圧信号に基づいて、例えば図３(ｃ)に示すよう電圧レベルの異なる信号をＩＧＢＴ３の駆動情報として外部出力すれば、信号の電圧レベルまたはパルス幅（パルス周期）から、ロジック回路１２の制御の下で設定されたＩＧＢＴ３の駆動能力を把握することが可能となる。また同時に信号の電圧レベルとパルス幅（パルス周期）との積から外部の上位機器においてＩＧＢＴ３に設定された駆動能力を把握することが可能となる。
【００４１】
一方、パルス幅生成回路２３においては、アンド回路２２を介して駆動信号（ＰＷＭ信号）Ｖrefを入力し、第１のカレントミラー回路２４を介して第２のカレントミラー回路２５を駆動することで、ｐ型ＦＥＴ３４,３５,３６のそれぞれに予め定められた電流ｉ１,ｉ２,ｉ３を生起する。またパルス幅生成回路２３には上述した如く切換えられて択一的に出力される電圧レベルＶref１,Ｖref２,Ｖref３の電圧信号が入力され、スイッチとしてもｎ型ＦＥＴ３７,３８,３９にそれぞれ与えられる。
【００４２】
この結果、電圧レベルＶref１の出力時にはｐ型ＦＥＴ３４から出力される電流ｉ１にてコンデンサ２６が充電される。また電圧レベルＶref２の出力時にはｐ型ＦＥＴ３５から出力される電流ｉ２（＜ｉ１）にてコンデンサ２６が充電される。更に電圧レベルＶref３の出力時にはｐ型ＦＥＴ３６から出力される電流ｉ３（＜ｉ２＜ｉ１）にてコンデンサ２６が充電される。そしてコンデンサ２６の充電電圧が基準電圧Ｖthを超えたとき、比較器２８の出力の反転に伴ってｎ型ＦＥＴ４０がオン駆動されてコンデンサ２６の充電電荷が放電される。
【００４３】
従ってｐ型ＦＥＴ３４が出力する電流ｉ１にてコンデンサ２６を急速に充電した場合には、例えば図３(ｄ)に示すようにコンデンサ２６の充電期間が短くなる。この際、コンデンサ２６の放電期間は、ｎ型ＦＥＴ４０にオン抵抗により定まるので、コンデンサ２６の充放電周期も短くなる。またｐ型ＦＥＴ３５が出力する電流ｉ２（＜ｉ１）にてコンデンサ２６を充電した場合には、図３(ｄ)に示すように電流ｉ１にてコンデンサ２６を充電する場合に比較してコンデンサ２６の充電期間が長くなり、その充放電周期も長くなる。そしてｐ型ＦＥＴ３６が出力する電流ｉ３（＜ｉ２）にてコンデンサ２６を充電した場合には、図３(ｄ)に示すように更にコンデンサ２６の充電期間が更に長くなるので、これに伴ってコンデンサ２６の充放電周期が更に長くなる。
【００４４】
このようにしてパルス幅生成回路２３において生成されるパルス信号に従って駆動情報を生成すれば、例えばパルス信号の周期から、特にパルス信号のＬレベルとなるパルス幅の変化からＩＧＢＴ３の動作状態、即ち、チップ温度に応じて変更されたＩＧＢＴ３の駆動能力を把握することが可能となる。
【００４５】
ちなみにパルス幅生成回路２３から出力されるパルス信号に基づいて、前述した電圧レベルＶref１,Ｖref２,Ｖref３に応じた電圧レベルのパルス信号を駆動情報出力信号として生成すれば、該駆動情報出力信号の電圧レベルおよびパルス信号のパルス幅の違いからチップ温度に応じて変更されたＩＧＢＴ３の駆動能力を的確に把握することが可能となる。特に駆動情報出力信号のパルス幅をＩＧＢＴ３の駆動能力に対応付けて制御し、例えば駆動情報出力信号の電圧レベルとの積がＩＧＢＴ３の駆動能力を示すように設定することが好ましい。このような駆動情報出力信号を生成するようにすれば、外部機器において、チップ温度に応じて変更制御されたＩＧＢＴ３の駆動能力を的確に把握することが可能となる。
【００４６】
ここで上述した駆動情報出力信号の生成については、例えば前述した電圧レベルＶref１，Ｖref２,Ｖref３に応じた電圧レベルの信号を生成し、この電圧信号をパルス幅生成回路２３から出力されるパルス信号に基づいて変調してパルス化すれば十分である。またパルス幅生成回路２３が生成するパルス信号のパルス幅については、ＩＧＢＴ３の駆動能力に応じてｐ型ＦＥＴ３４,３５,３６からそれぞれ出力される電流ｉ１,ｉ２,ｉ３をコンデンサ２６の容量に合わせて設定しておけば十分である。
【００４７】
尚、本発明は上述した実施形態に限定されるものではない。ここではＩＧＢＴ３の駆動能力を３段階に切換え制御する例について示したが、４段階以上に切換え制御することも勿論可能である。また実施形態においては、０Ｖを基準とする正のパルス信号を電圧レベルの異なる駆動信号（ＰＷＭ信号）として生成するものとして説明したが、所定の電源電圧ＶＣＣを基準とする負のパルス信号を、電圧レベルの異なる駆動信号（ＰＷＭ信号）として生成しても良いことは勿論のことである。また外部出力する駆動情報出力信号についても所定の電源電圧ＶＣＣを基準として生成されるものであっても良い。
【００４８】
またここでは第２のカレントミラー回路２５において電圧レベルＶref１,Ｖref２,Ｖref３に応じてコンデンサ２６に対する充電電流を電流ｉ１,ｉ２,ｉ３として択一的に生成するようにした。この点、複数の電流源からそれぞれ供給される電流ｉを、電圧レベルＶref１,Ｖref２,Ｖref３に応じて選択的に加算してコンデンサ２６に対する充電電流を電流ｉ１,ｉ２,ｉ３をそれぞれ生成することも可能である。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。
【符号の説明】
【００４９】
１  電力変換装置
２  ＩＰＭ
３  ＩＧＢＴ（半導体素子）
４  制御ＩＣ
５  ＰＷＭ信号生成回路
６  ＰＷＭ信号デューティ設定部
７ａ,７ｂ  フォトカプラ
８  温度検出用のダイオード
９  検出回路
１１  過熱検出用比較器
１２  ロジック回路
１３  抵抗分圧回路
１４ａ,１４ｂ,１４ｂ  スイッチ素子
１５  ＩＧＢＴ駆動回路
１６ａ,１６ｂ,１６ｃ  表示器（ＬＥＤ）
１７  駆動情報出力回路
１８  駆動情報出力用のＭＯＳ-ＦＥＴ
２１  比較器
２２  アンド回路
２３  パルス幅生成回路
２４,２５  カレントミラー回路
２６  コンデンサ
２７  反転回路
２８  比較器
３１,３２,３７,３８,３９  ｎ型ＦＥＴ
３４,３５,３６  ｐ型ＦＥＴ
【図１】
2018157670.tif 000003
【図２】
2018157670.tif 000004
【図３】
2018157670.tif 000005
【図４】
2018157670.tif 000006
【図５】
2018157670.tif 000007