(57)【要約】      （修正有）【課題】電気特性の優れた容量素子を提供する。【解決手段】容量素子１において、圧電結晶からなる基板２の上面２Ａに配置された、複数の第１電極指３２ａと、これと異なる電位に接続された、第１電極指３２ａと同じ数の複数の第２電極指３２ｂと、を備える。第１電極指３２ａと第２電極指３２ｂとは互い違いに間隔をあけて配列されており、その配列方向Ｌ１は、圧電結晶のＺ軸成分を上面２Ａに投影した面方向成分を有している。各電極指の間を配列方向Ｌ１に沿って端から順に第ｉ番目（ただしｉは０を除く自然数）のギャップＧｐ（Ｇｐ１〜Ｇｐ５）とすると、奇数番目のギャップのうち少なくとも１つの大きさが偶数番目のギャップＧｐの大きさよりも大きくなっている。【選択図】図１
2018032904.tif 000002
【特許請求の範囲】
【請求項１】
圧電結晶からなる基板と、
前記基板の上面に配置された、複数の第１電極指と、これと異なる電位に接続された、前記第１電極指と同じ数の複数の第２電極指と、を備え、
前記第１電極指と前記第２電極指とは互い違いに間隔をあけて配列されており、その配列方向は、前記圧電結晶のＺ軸成分を前記上面に投影した面方向成分を有し、
各電極指の間を前記配列方向に沿って端から順に第ｉ番目（ただしｉは０を除く自然数）のギャップとすると、奇数番目の前記ギャップのうち少なくとも１つの大きさが偶数番目の前記ギャップの大きさよりも大きい、容量素子。
【請求項２】
奇数番目の前記ギャップのうち２つ以上の大きさが、偶数番目の前記ギャップの大きさよりも大きい、請求項１に記載の容量素子。
【請求項３】
奇数番目の前記ギャップの大きさは、偶数番目の前記ギャップの大きさよりも大きいもの以外は、偶数番目の前記ギャップの大きさと等しい、請求項１または２に記載の容量素子。
【請求項４】
前記配列方向において、一番外側に位置する電極指とその１本内側に位置する電極指とのギャップが、その他のギャップに比べて大きい、請求項１乃至３のいずれかに記載の容量素子。
【請求項５】
奇数番目の前記ギャップのうち、偶数番目の前記ギャップの大きさよりも大きいものは２つである、請求項６に記載の容量素子。
【請求項６】
奇数番目の前記ギャップのうち、偶数番目の前記ギャップの大きさよりも大きいものの大きさは、偶数番目の前記ギャップの大きさの１．１倍以上５倍以下である、請求項５に記載の容量素子。
【請求項７】
奇数番目の前記ギャップのうち、偶数番目の前記ギャップの大きさよりも大きいものの大きさは、偶数番目の前記ギャップの大きさの略１．５倍である、請求項５に記載の容量素子。
【請求項８】
圧電結晶からなる基板と、
前記基板の上面に配置された、複数の第１電極指と、これと異なる電位に接続された、前記第１電極指よりも１本多い複数の第２電極指と、を備え、
前記第１電極指と前記第２電極指とは互い違いに間隔をあけて配列されており、その配列方向は、前記圧電結晶のＺ軸成分を前記上面に投影した面方向成分を有し、
前記面方向成分の順方向に沿って、前記第１電極指から前記第２電極指に向かうギャップのうち少なくとも１つは、他の電極指の間のギャップの大きさよりも大きい、容量素子。
【請求項９】
前記上面に設けられたＩＤＴ電極と、
前記ＩＤＴ電極に電気的に接続された、請求項１乃至８のいずれかに記載の容量素子と、を備えた弾性波装置。
【請求項１０】
前記上面に配置され、前記ＩＤＴ電極を収容するカバーをさらに備え、
前記カバーは、前記容量素子の上に位置する、請求項９に記載の弾性波装置。
【請求項１１】
請求項９または１０に記載の弾性波装置と、
該弾性波素装置を実装する回路基板と、を有する弾性波モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、歪を抑制した容量素子およびそれを用いた弾性波装置および弾性波モジュールに関するものである。
【背景技術】
【０００２】
近年、電子部品の小型化に伴い、圧電基板上に容量素子を設けることが求められている。例えば、圧電基板上に弾性波を励振する励振電極が形成された弾性波装置において、圧電基板上に容量素子も備える構成が提案されている。特許文献１では、励振電極の共振特性を向上させるために、圧電基板上に形成された１対の励振電極に並列に接続された容量素子を設けた例を開示している。特許文献１の容量素子は、並列に延びる複数の電極指を有する１対の櫛歯電極から構成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０５−１６７３８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、弾性波装置の電気特性を高めるためには、容量素子自体の電気特性も高める必要がある。すなわち、圧電性を有する基板に容量素子を設けた場合には、その容量素子を含む電子部品全体の特性を高めるために、容量素子の電気特性を高める必要がある。
【０００５】
本発明は上述の事情のもとに案出されたものであり、その目的は、圧電性を有する基板上に形成された、高い電気特性を備えた容量素子、およびそれを用いた弾性波装置および弾性波モジュールを提供することである。
【課題を解決するための手段】
【０００６】
本開示の一態様の容量素子は、圧電結晶からなる基板と、前記基板の上面に配置された、複数の第１電極指および複数の第２電極指とを備える。第２電極指は、第１電極指と異なる電位に接続されており、前記第１電極指と同じ数ある。前記第１電極指と前記第２電極指とは互い違いに間隔をあけて配列されており、その配列方向は、前記圧電結晶のＺ軸成分を前記上面に投影した面方向成分を有している。そして、各電極指の間を前記配列方向に沿って端から順に第ｉ番目（ただしｉは０を除く自然数）のギャップとすると、奇数番目の前記ギャップのうち少なくとも１つの大きさが偶数番目の前記ギャップの大きさよりも大きくなっている。
【０００７】
本開示の他の態様の容量素子は、圧電結晶からなる基板と、前記基板の上面に配置された、複数の第１電極指および複数の第２電極指とを備える。第２電極指は、第１電極指と異なる電位に接続され、前記第１電極指よりも１本多い。前記第１電極指と前記第２電極指とは互い違いに間隔をあけて配列されており、その配列方向は、前記圧電結晶のＺ軸成分を前記上面に投影した面方向成分を有している。そして、前記面方向成分の順方向に沿って、前記第１電極指から前記第２電極指に向かうギャップのうち少なくとも１つは、他の電極指の間のギャップの大きさよりも大きい。
【０００８】
本開示の一態様に係る弾性波装置は、前記上面に形成されたＩＤＴ電極と、前記ＩＤＴ電極に電気的に接続された、上記の容量素子と、を備えるものである。
【０００９】
本開示の一態様に係る弾性波モジュールは、前記弾性波装置と、この弾性波素装置を実装する回路基板とを有するものである。
【発明の効果】
【００１０】
上述の本開示の一態様に係る容量素子は、歪を抑制し、高い電気特性を備えたものとなる。また、このような容量素子を備えた弾性波装置および弾性波モジュールは、電気特性の優れたものとなる。
【図面の簡単な説明】
【００１１】
【図１】本開示にかかる容量素子の一実施形態を示す平面図である。
【図２】図１に示す容量素子の断面図である。
【図３】（ａ），（ｂ）は、それぞれ図１に示す容量素子の変形例を示す平面図である。
【図４】図１に示す容量素子の変形例を示す平面図である。
【図５】本発明にかかる弾性波装置の一実施形態の要部を示す平面図である。
【図６】本発明にかかる弾性波モジュールの一実施形態を示す平面図である。
【図７】二次高調波の測定系の構成を示すブロック図である。
【図８】（ａ）、（ｂ）はそれぞれ、実施例および比較例の二次高調波の測定結果を示す線図である。
【図９】（ａ）、（ｂ）はそれぞれ、実施例および比較例の二次高調波シミュレーション結果および測定結果を示す線図である。
【発明を実施するための形態】
【００１２】
以下、本開示の容量素子、弾性波装置および弾性波モジュールにかかる実施の形態を図面を用いて詳細に説明する。なお、以下の説明で用いられる図は模式的なものであり、図面上の寸法比率等は現実のものとは必ずしも一致していない。
【００１３】
また、変形例等の説明において、既に説明された実施形態の構成と同一または類似する構成については、既に説明された実施形態と同一の符号を付し、説明を省略することがある。
【００１４】
容量素子、弾性波装置および弾性波モジュールは、いずれの方向が上方または下方とされてもよいものであるが、以下では、便宜的に、互いに直交するＤ１方向、Ｄ２方向、Ｄ３方向を定義するとともにＤ３方向の正側を上方として、上面、下面等の用語を用いるものとする。なお、上述のＤ１方向，Ｄ２方向およびＤ３方向で定義される直交座標系は、容量素子、弾性波装置および弾性波モジュールの形状に基づいて定義されているものであり、基板を構成する圧電結晶の結晶軸（Ｘ軸，Ｙ軸，Ｚ軸）を指すものではない。また、基本構成が類似しているものは、第１、第２等の記載を省略してこれらを区別せずに説明することがある。
【００１５】
＜容量素子＞
図１は、本開示の一実施形態に係る容量素子１の平面図であり、図２は、図１に示す容量素子１の断面図である。
【００１６】
容量素子１は、圧電結晶からなる基板２と、その上面２Ａに設けられた容量部１０を備える。
【００１７】
基板２は、ＬＮ（ニオブ酸リチウム：ＬｉＮｂＯ３）結晶またはＬＴ（タンタル酸リチウム：ＬｉＴａＯ３）結晶からなる圧電性を有する単結晶（圧電結晶）によって構成されている。具体的には、例えば、基板２は、３６°〜４８°Ｙ−ＸカットのＬＴ基板によっ
て構成されている。圧電基板２の平面形状および各種寸法は適宜に設定されてよい。一例として、基板２の厚み（Ｄ３方向）は、０．２ｍｍ以上０．５ｍｍ以下である。
【００１８】
基板２の圧電結晶は結晶軸としてＸＹＺ軸を有し、Ｘ伝搬基板を用いる場合はＸ軸とＤ１方向とが一致する。すなわち、Ｘ軸およびＤ１方向が弾性波の伝搬方向となる。さらにＹ軸、Ｚ軸はＤ１方向の成分を備えず、Ｄ２方向，Ｄ３方向の成分を備える。ここで、Ｚ軸に着目すると、Ｚ軸成分は、上面２Ａに投影した、Ｄ２方向と平行で逆向きの面方向成分Ｚｄ２と、厚み方向であるＤ３方向に投影した厚み方向成分とＺｄ３とからなる。
【００１９】
このような基板２の上面２Ａには容量部１０が配置されている。容量部１０は、一対の櫛歯電極３０（３０ａ，３０ｂ）が噛み合ったインターディジタル型の電極でキャパシタを構成している。
【００２０】
櫛歯電極３０は、例えば、金属の導電層１５によって構成されている。この金属としては、導電性材料であれば特に限定はないが、例えば、ＡｌまたはＡｌを主成分とする合金（Ａｌ合金）が挙げられる。Ａｌ合金は、例えば、Ａｌ−Ｃｕ合金である。なお、櫛歯電極３０は、複数の金属層から構成されてもよい。櫛歯電極３０の厚み（Ｄ３方向）は、例えば、５０ｎｍ以上６００ｎｍ以下としてもよい。
【００２１】
櫛歯電極３０は、基板２の上面２Ａに直接配置されていてもよいし、別の部材からなる下地層を介して基板２の上面２Ａに配置されていてもよい。別の部材は、例えば、Ｔｉ、Ｃｒ、あるいはこれらの合金等からなる。下地層を介して櫛歯電極３０を基板２の上面２Ａに配置する場合は、別の部材の厚みは櫛歯電極３０の電気特性に殆ど影響を与えない程度の厚み（例えば、Ｔｉの場合は櫛歯電極３０の厚みの５％の厚み）に設定される。
【００２２】
また、櫛歯電極３０上には、導電層１５を保護する誘電体が配置されていてもよい。誘電体としては、例えばエポキシ樹脂等の樹脂材料や、ＳｉＯｘ，ＳｉＮｘ等を用いることができる。
【００２３】
次に、櫛歯電極３０の形状について説明する。第１櫛歯電極３０ａは、第１バスバー３１ａと、第１バスバー３１ａに接続された複数の第１電極指３２ａを備える。第２櫛歯電極３０ｂは、第２バスバー３１ｂと、第２バスバー３１ｂに接続された第２電極指３２ｂを備える。第２電極指３２ｂは第１電極指３２ａと同数である。
【００２４】
ここで、第１バスバー３１ａと第２バスバー３１ｂとは互いに異なる電位に接続される。これにより、第１電極指３２ａと第２電極指３２ｂとは互いに異なる電位に接続されるものとなる。そして、第１櫛歯電極３０ａと第２櫛歯電極３０ｂとを互いの電極指３２が交互に噛み合うように配置させることで、第１電極指３２ａと第２電極指３２ｂとが互いに間隔を開けて配列される。ここで、第１櫛歯電極３０ａと第２櫛歯電極３０ｂとの電極指幅は一定としてもよい。なお、図１において、理解を容易にするために、第２電極指３２ｂと同電位の部分に斜線を付している。
【００２５】
このような電極指３２の配列方向Ｌ１は、面方向成分Ｚｄ２を有する。この例では、配列方向Ｌ１と面方向成分Ｚｄ２とは略平行である。言い換えると、配列方向Ｌ１は、電極指３２の伸びる方向と直交する方向（電極指３２の幅方向）と略同一なっている。
【００２６】
ここで、配列方向Ｌ１に沿って、電極指３２の間のギャップＧｐを端から順に１番目、２番目・・・ｉ番目と数え、各ギャップＧｐをＧｐ１、Ｇｐ２・・・・、Ｇｐｉとする。なおｉは０を除く自然数である。この例ではＧｐ１〜Ｇｐ５まで存在する。そして、奇数番目のギャップＧｐ１，Ｇｐ３，Ｇｐ５の少なくとも１つ（この例ではＧｐ１とＧｐ５と
の２つ）の大きさが、偶数番目のギャップＧｐ（Ｇｐ２，Ｇｐ４）に比べて大きくなっている。この例では、Ｇｐ１、Ｇｐ５以外のギャップＧｐ（Ｇｐ２，Ｇｐ３，Ｇｐ４）は同じ大きさとなっている。
【００２７】
なお、この例では、電極指３２の総本数が偶数であるため、ギャップＧｐの数は奇数個となり、配列方向のどちら側から数えても、奇数番目のギャップＧｐと偶数番目のギャップＧｐとが入れ替わることはない。
【００２８】
このような構成とすることにより、端子Ｔ１，Ｔ２間に高周波信号が印加されたときに、容量部１０ａはその内部で歪波を打ち消し合い、歪波を抑制した容量素子１を得ることができる。以下、そのメカニズムについて詳述する。
【００２９】
圧電結晶に電極によって電場が印加されると、誘電率の２次の非線形性によってその電場に応じた歪電流が流れ、外部に歪波として出力される。この基本原理は単純であるが、実際の容量素子では、圧電結晶表面に形成されたインターディジタル電極によって圧電結晶の内部に電場が励起されるため、電場は単純な形ではなく、上面と平行な方向の成分と深さ方向成分を持つ。この電場に対し、非等方性の誘電率の非線形性が対応して、それぞれに起因する歪電流（面方向効果、深さ方向効果）を発生させる。実際に観察される歪波はこれらの歪電流の位相（極性）を含めた足し合わせになる。
【００３０】
各電極指３２に高周波信号が印加されると、基板２の内部に電場Ｅが励起される。電場Ｅは高電位側から低電位側に向かうような方向に励起される。なお、説明を簡単にするために、電極指３２に静的な電圧が印加されているように記述するが、実際に電極指３２に印加される信号は高周波の交流信号であり、今後の説明は交流信号のある瞬間の状態に対応している。
【００３１】
Ｄ１方向においては、一方のバスバー３１と他方の電極指３２の先端との間に電場が生じる。Ｄ２、Ｄ３方向においては、一方の電極指３２からその両隣の他方の電極指３２に向かって電場が発生する。
【００３２】
なお、各容量部１０の端部以外の電極指に対しては、ある電極指（例えば電極指３２ａ）の両隣に対称に別電位の電極指（例えば電極指３２ｂ）が存在するため、基板２内に励起される電場は、その電極指の中心軸から見てＤ１−Ｄ３面に対して対称になる。しかし、各容量部１０の一番外側に位置する電極指３２は、内側に位置する電極指３２との間のみに電場が発生するため、Ｄ１−Ｄ３面に対して非対称になる。
【００３３】
また、２次の非線形性に起因する歪電流の方向（極性）は、電場の向きには依存せず、結晶の方位のみに依存する。例えば、電極指３２ａが高電位になった場合を考えると、ある電極指３２ａから見た場合、その左隣の電極指３２ｂの方向に向かって発生する電場のＤ２成分と右隣の電極指３２ｂの方向に向かって発生する電場のＤ２成分は、大きさが同じで極性が逆になる。しかし、この電場によって発生する歪電流はＤ２に対して同じ方向（結晶によって異なるが、例えばＤ２の正の方向）に流れる。
【００３４】
このため、ある電極指３２ａから見た場合、左隣の電極指３２ｂから流れ込む歪電流と、右隣の電極指３２ｂへ流れ出す歪電流が同じ大きさになり、これらが相殺することによって外部へ歪電流が出力されない。
【００３５】
ここで、ＬｉＴａＯ３基板やＬｉＮｂＯ３基板では、結晶のＺ軸方向の誘電率の非線形性が大きいため、Ｚ軸方向における電場が歪電流に大きく寄与する。ここで例示している回転Ｙカット―Ｘ伝搬の圧電結晶を用いた場合のＺ軸方向の成分は、直交座標系でみると
、Ｄ２方向の成分とＤ３方向の成分とで構成され、Ｄ１方向の成分を含まないこととなる。
【００３６】
このため、電場Ｅを、面方向の成分であるＤ１方向の電場と、Ｄ２方向の電場と、深さ方向成分であるＤ３方向の電場とに分けると、二つのバスバー３１の対向方向におけるＤ１方向の電場は、Ｚ軸と垂直となり、Ｚ軸方向成分を持たず、歪電流に対する寄与は小さくなる。なお、この部分のＤ３方向の電場成分は歪み電流に寄与することとなる。しかし、この部分は容量としての寄与は大きくないため、例えば第１バスバー３１ａと電極指３２ｂの先端との間隔を広くすることで電場を小さくし、歪み電流の発生を抑制することができる。
【００３７】
これに対して、隣接する電極指３２の一方から他方に向かうＤ２方向の電場やＤ３方向の電場はＺ軸方向の成分を持つため、歪電流の発生に寄与するものとなる。
【００３８】
上記の説明を元として、図１の容量部１０の場合の歪電流の発生メカニズムと、本発明による歪抑制方法について説明する。容量部１０は、偶数の電極指３２で構成されている。この場合には、各電極指の間の個数が奇数となり、Ｄ２方向の電場に起因する歪電流が発生する。即ち、結晶Ｚ軸の面方向成分Ｚｄ２の順方向に沿った、第１電極指３２ａから第２電極指３２ｂに向かう数Ｎａと、第２電極指３２ｂから第１電極指３２ａに向かう数Ｎｂとが異なることから、上記した歪電流同士の完全な相殺が起こらなくなり、外部に歪電流が出力される。そこで、数Ｎａと数Ｎｂの数の大小関係で多い方の電極指３２間隔を広げることで、広げた部位での電場が小さくなり歪電流が小さくすることができる。これにより、数Ｎａと数Ｎｂの数の大きい方の歪電流を小さくすることで、数の大小関係の差による歪電流の差を打ち消すことができる。
【００３９】
なお、数Ｎａと数Ｎｂのうち大きい方は、いつでも奇数番目のギャップＧｐに対応する。すなわち、奇数番目のギャップＧｐのギャップ間隔を広げることで容量部１０全体での歪電流を小さくすることができる。
【００４０】
また、配列方向Ｌ１がＸ軸と直交することから、電極指３２により意図せぬ弾性波が発生することを抑制することができる。
【００４１】
また、Ｇｐ１、Ｇｐ５以外のギャップ（Ｇｐ２，Ｇｐ３，Ｇｐ４）は同じ大きさとしているため、電圧が過度に集中することを抑制することができる。
【００４２】
さらに、この例では、Ｇｐ１，Ｇｐ５の２か所で他よりもギャップ間隔を広げている。これにより、２か所で分散して歪電流を減衰させていることから、ギャップ間隔の広げる量を少なくすることができ、その結果、容量を確保することができる。また、ギャップ間隔を広げる２か所を最も配列方向の両外側に位置する電極指３２とその一本内側に位置する電極指３２との間の組み合わせ（Ｇｐ１，Ｇｐ５）にすることで、ギャップ間隔を広げることによる容量値の減少を抑制することができる。これにより、素子形状を大型化することなく、歪が小さく、かつ、所望の容量を備える容量素子１を提供することができる。
【００４３】
ただし、ギャップ間隔を広げる２か所は、奇数番目のギャップＧｐであれば特に限定されず、この例のように、最も配列方向の両外側に位置する電極指３２とその一本内側に位置する電極指３２との間の組み合わせ（Ｇｐ１，Ｇｐ５）に限定されない。例えば、Ｇｐ３，Ｇｐ５の組み合わせでもよい。
【００４４】
なお、容量部１０が偶数本の電極指３２で構成されている場合は、数Ｎａと数Ｎｂの差は１本になるため、１本分の歪電流が発生する。１つのギャップＧｐの間隔を広げること
により、この１本分の歪電流を低減することができるが、完全に０にするにはギャップＧｐの間隔を無限大にする必要がある。しかし、２つ以上のギャップＧｐの間隔を広げることにより歪電流を完全に相殺させることができるようになる。
【００４５】
例えば、上述の例のように２つのギャップＧｐにおいてその間隔を広げ、それぞれで発生する歪電流を通常の間隔時の１／２にすることで、２つのギャップＧｐを合計してギャップＧｐ１個分の歪電流が発生するように調整することができる。こうすることにより、仮想的に数Ｎａと数Ｎｂで発生する歪電流の大きさが等しくなり、歪電流を相殺すえることができる。
【００４６】
ただし、ギャップＧｐの間隔を広げすぎると２つのギャップＧｐを合計した歪電流がギャップＧｐ１個分の歪電流を下回るようになり、完全には相殺することができなくなる。そこで、奇数番目のギャップＧｐの間隔を広げる量の上限は、偶数番目のギャップＧｐ１か所により発生する歪電流の大きさにより推定できる。
【００４７】
なお、Ｚ軸成分を有するもう一方向の電場である、Ｄ３方向における電場について検討する。この例では、配列方向の両外側に位置する電極指３２以外の電極指３２は、第１電極指３２ａと第２電極種３２ｂとが同数であり、第１電極指３２ａから出力される歪と第２電極指３２ｂから出力される歪とが相殺される。そして、配列方向の両外側に位置する電極指３２は互いに極性が異なる。このため、両外側の電極指３２において発生する歪みは相殺される。以上より、電極指３２の総本数が偶数の場合には、Ｚ軸成分のうち面方向成分を考慮して図１に示す形状とすればよい。
【００４８】
＜容量素子１Ａ〜１Ｂ）
上述の例では、Ｇｐ１，Ｇｐ５の２か所で他よりもギャップ間隔を広げたが、この限りではない。例えば、図３（ａ）に示すように、１か所でギャップ間隔を広げてもよい。図３（ａ）に示す容量素子１Ａでは、ギャップＧｐ３において他のギャップに比べてギャップ間隔を大きくしている。このような構成とすることで、容量が減少する部位が１か所となるので容量を確保することができる。また、面方向の電界に起因する歪電流のない２つの容量部に分割した構成とみなすこともできるので、歪電流を低減することができる。
【００４９】
１か所でギャップを広げる場合は、奇数番目のギャップ（Ｇｐ１，Ｇｐ５）であれば他の位置であってもよい。
【００５０】
また、図３（ｂ）に示す容量素子１Ｂのように奇数番目の全てのギャップＧｐのギャップ間隔を広げてもよい。すなわち、Ｇｐ１，Ｇｐ３，Ｇｐ５の３か所で他よりもギャップ間隔を広げている。その場合には、３か所で分散して歪電流を減衰させていることから、図１に示す容量素子１よりも、さらに個々のギャップＧｐ１，ＧＰ３，Ｇｐ５の間隔を広げる量を少なくすることができる。
【００５１】
＜容量素子１Ｃ＞
上述の容量素子１は、容量部１０の電極指３２の総本数が偶数の場合について説明したが、奇数の容量素子１Ｃであってもよい。以下、容量素子１と同様の部分の説明は省略し、異なる部分のみについて説明する。
【００５２】
図４に、容量素子１Ｃの平面図を示す。図４に示す通り、容量部１０の電極指３２の総本数は奇数となっている。すなわち、第１電極指３２ａの本数は第２電極指３２ｂの本数よりも１本少なくなっている。すなわち、電極指３２の配列方向において両外側に位置する電極指３２は第２電極指３２ｂとなっている。
【００５３】
そして、面方向成分Ｚｄ２に沿い、その順方向（−側から＋側へと向かう向き）でみたときに、第１電極指３２ａから第２電極指３２ｂに向かうギャップＧｐｘのうち少なくとも１つが他のギャップ（例えば、第２電極指３２ｂから第１電極指３２ａに向かうギャップＧｐｙ）に比べて、ギャップ間隔が大きくなっている。
【００５４】
この例では、Ｇｐ２，Ｇｐ４のいずれかが、Ｇｐ１，Ｇｐ３に比べギャップ間隔が広くなっている。なお、このような、複数の電極指３２の総本数が奇数本の場合には、圧電結晶の結晶軸に対する方向が重要となり、Ｚｄ２方向の順方向に沿ったときのＧｐｘと逆方向に沿ったときのＧｐｘとは等価ではない。
【００５５】
このように構成することで、容量部１０ａで発生する歪波の発生を抑制することができる。以下、そのメカニズムについて説明する。
【００５６】
容量素子１Ｃにおいて、電極指３２の配列方向Ｌ１と圧電結晶のＺ軸成分との関係性は容量素子１の場合と同様であるため、Ｄ２方向の電場とＤ３方向の電場が歪波に寄与する。ここで、Ｄ２方向の電場について検討すると、容量部１０において電極指３２間の数は偶数となり、前記した相殺の原理により歪波の発生は抑制された構成になっている。言い換えると、結晶Ｚ軸の面方向成分Ｚｄ２の順方向に沿った、第１電極指３２ａから第２電極指３２ｂに向かう数Ｎａと、第２電極指３２ｂから第１電極指３２ａに向かう数Ｎｂとが同じことから、１つの容量部１０内で歪波が相殺される。すなわち、面方向成分に起因する歪波の出力は基本的には無視できる。
【００５７】
次に、Ｄ３方向の電場について検討する。ここで、前述の通り、容量部１０の一番外側(端部)に位置する電極指３２以外のある電極指３２ａから見た場合、その左隣の電極指３２ｂとの間に発生する電場のＤ３方向の成分は、その電極指３２間中央部を通るＤ１−Ｄ３面に対して反対称になっている。しかし、歪電流は電場の方向ではなく、結晶軸で決まる方向に流れるため、ある電極指３２ａに流れ込む歪電流と、その左隣の電極指３２ｂに流れ込む歪電流は大きさが等しくなる。このため、この電流が相殺し、外部に歪電流が発生しない。しかし、容量素子１Ｃの端部の電極指３２とその隣の電極指３２に対しては、逆方向の隣に電極指がないため、端部の電極指３２と一つ内側の電極指３２の中央部を通るＤ１−Ｄ３面に対して電場が完全に反対称にはならない。このため、双方の電極に流れ込む歪電流が完全には相殺されず、外部に歪電流が出力される。
【００５８】
ここで、容量素子１Ｃにおいて、容量部１０の外側に位置する電極指３２は同じ極性の電極指となっている。例えば、図４においては第２電極指３２ｂとなっている。このため、Ｄ３方向の電場の非対称形状に起因する歪電流の極性は第１電極指３２ａから第２電極指３２ｂに出力される方向を有するものとなる。
【００５９】
容量素子１Ｃは、このＤ３方向（厚み方向）に起因する歪電流の出力と極性の異なる歪電流をＤ２方向（面方向）で敢えて発生させることで、歪電流を打ち消し合い、全体としての歪電流の出力を抑制するものである。
【００６０】
具体的には、本来の奇数本の電極指３２で構成される容量部１０は面方向成分に起因する歪波の出力は基本的には無視できるが、ギャップＧｐｘの少なくとも１つを大きくすることで、第１電極指３２ａから第２電極指３２ｂに出力される歪電流を小さくしてバランスを崩して、トータルとして第２電極指３２ｂから第１電極指３２ａに歪電流を発生させる。
【００６１】
このように、容量素子１Ｃは、容量素子１，１Ａ，１Ｂとは電極指３２の本数が異なることから、歪電流の発生要因の方向は異なる。しかしながら、発生する歪電流を同じ「面
方向成分の電界強度を調整する」ことで打ち消すという点で共通する。
【００６２】
なお、基板２として４２°Ｙ−ＸカットのＬＴ基板を用いる場合には、面方向成分Ｚｄ２に起因する歪波の出力は、厚み方向成分Ｚｄ３に起因する歪波の出力よりも大きくなる。このため、容量素子１Ｃは容量素子１に比べ、厚み方向に起因する歪波自体が小さくなり、歪波出力をより抑制することができる。また、ギャップＧｐｘのギャップ間隔を広げる量も少なくすることができる。
【００６３】
＜その他＞
上述の容量素子において、配列方向Ｌ１を面方向成分Ｚｄ２とした場合について説明しているが、それらの成分を有していればよく、Ｄ２方向、Ｄ１方向に対して角度をなすようにしてもよい。
【００６４】
具体的には、配列方向Ｌ１が面方向成分Ｚｄ２を有することで２つの容量部１０間で歪電流を打ち消す構成の場合には、Ｌ１とＺｄ２とでなす角度を４５°以下（すなわち―４５°〜＋４５°、閾値を含む）とすればよく、１０°以下（−１０°〜＋１０°、閾値を含む）とすることで、より効果的に２つの容量部１０間で歪電流を打ち消すことができる。
【００６５】
また、上述の容量素子を複数個備えてもよい。複数の容量素子を並列接続や直列接続することで所望の容量を実現させることができる。
【００６６】
＜弾性波装置＞
次に、本発明の弾性波装置の一実施形態について、図５を用いて説明する。図５に示すように、弾性波装置１００は、基板２の上面２ＡにＩＤＴ電極５０を備え、このＩＤＴ電極５０と容量素子１とが電気的に接続されている。さらにこの例では、ＩＤＴ電極５０と電気的に接続された外部端子６０と、ＩＤＴ電極５０を収容するカバー７０とを備えている。図８では、カバー７０が配置される部分を破線で示し、カバーを取り外した状態を示している。
【００６７】
ＩＤＴ電極５０の構造は、基本的に容量部１０の一対の櫛歯電極３０と同様であり、１対のバスバー５１と電極指５２と反射器５３とを備える。ＩＤＴ電極５０において、互いに異なる電位に接続された電極指５２が互い違いに交差するように配列されている。この配列方向は、圧電結晶のＸ軸に沿った方向となっている。このような構成とすることで、Ｘ軸に沿って弾性波が励振する１ポート型の共振子となる。通常は、容量素子１０は接続されるＩＤＴ電極５０と同時に形成されるため、上記の構成（材料、厚み等々）は容量素子１０と同じになることが一般的である。
【００６８】
このようなＩＤＴ電極５０に対して、容量素子１を並列接続することにより、共振子の反共振周波数と共振周波数との差を小さくすることができる。
【００６９】
なお、容量素子１の各容量部１０の電極指３２のピッチと、ＩＤＴ電極５０の電極指５２のピッチＰｔ１とは異ならせてもよい。ＩＤＴ電極５０において弾性波を励振させるための高周波信号が入力されたときに容量部１０での影響を抑制するためである。なお、この例では、容量素子１の配列方向Ｌ１をＸ軸と直交する方向とすることで、容量素子１において意図せぬ弾性波を励振することを抑制している。
【００７０】
また、容量素子１の容量部１０の一方の電極指３２の先端から他方のバスバー３１までの距離は、ＩＤＴ電極５０の一方の電極指５２の先端から他方のバスバー５１までの距離よりも大きくしてもよい。この場合には、ＩＤＴ電極５０において弾性波のロスを少なく
することができる一方で、容量素子１において意図せぬ歪が発生することを抑制することができる。
【００７１】
また、この例では、ＩＤＴ電極５０の電極指５２の交差領域を配列方向に延長させた領域の外側に容量素子１を配置している。このような構成とすることで、ＩＤＴ電極５０で励振された弾性波の振動が容量素子１に伝わることを防ぎ、耐電力性を高めることができる。
【００７２】
上面２Ａにキャップ状のカバー７０を設けた弾性波装置１００を、図６に示すように回路基板２００に端子１２０を介して実装することで、弾性波モジュール２１０を提供することができる。
【００７３】
なお、上述の例では、容量素子１もカバー７０の内部に収容した例を示したが、これに限定されない。例えば、容量素子１はカバー７０の外側に配置してもよいし、カバー７０と上面２Ａとで挟まれるようにカバー７０の直下に設けてもよい。容量素子１の上にカバー７０を配置させることにより、容量素子１の容量部１０がカバー７０と接することとなる。この場合には、ＩＤＴ電極５０の電極指５２の交差領域を配列方向に延長させた領域に容量素子１を設けた場合であっても、ＩＤＴ電極５０による振動をカバーが抑えることができ、耐電力性にすぐれた弾性波装置を提供することができる。
【００７４】
上述の例では容量素子１を用いた場合について説明したが、他の容量素子であってもよい。
【実施例】
【００７５】
上述の容量素子による歪電流抑制の効果を確認するために、実際に容量素子１を作製し、歪の測定を行った。容量素子１は以下の仕様で作製した。
【００７６】
＜基本構成＞
基板２    ：４２°Ｙカット−Ｘ伝播のＬｉＴａＯ３基板
導電膜１５：ＡｌＣｕ  ４００ｎｍ厚
電極指３２：幅          １μｍ
交差幅      ２００μｍ
本数        １０本
Ｇｐ２〜８の大きさ：      １μｍ
【００７７】
＜各実施例構成＞
Ｇｐ１，Ｇｐ９の大きさ：１．５μｍ、２．０μｍ、２．５μｍ、３．０μｍ、３．５μｍ、４．０μｍ、５．０μｍ、８．０μｍ
以下、Ｇｐ１の大きさを「Ｇｐ１＝」のように表すことがある。
【００７８】
＜比較例構成＞
比較例１
Ｇｐ１，Ｇｐ９の大きさ：Ｇｐ２と同じ
比較例２
Ｇｐ１，Ｇｐ９の大きさ：０．７５μｍ
【００７９】
このような実施例および比較例１の容量素子について、２次の非線形による歪として、第２高調波（Ｈ２）をシミュレーションおよび実測定した。第２高調波の測定系を図７に示す。図７に示すように、本測定系は、発信器ＳＧからの信号をパワーアンプ（ＰＡ）、アイソレーター（ＩＳＯ）、ＰＡからの基本波のみを通すバンドパスフィルタ（ＢＰＦ）
、方向性結合（Ｃｏｕｐｌｅｒ）、減衰器（ＡＴＴ）を介して測定対象物（ＤＵＴ）に信号を印加する。そしてＤＵＴからの反射波をＣｏｕｐｌｅｒで分岐してハイパスフィルタ（ＨＰＦ）を介して測定器（ＳＡ）に入力する。具体的には、発振器ＳＧからの出力をＰＡで２２ｄＢｍまで増幅し、プローブにてＤＵＴである容量素子に印加した。そして反射波をＣｏｕｐｌｅｒで取り出し、基本波成分をＨＰＦで取り除き、基本波の２倍の周波数成分（第２高調波Ｈ２）を測定した。
【００８０】
また、図８（ａ）に、比較例１，２および実施例の入力する高周波信号を変えたときの歪出力の大きさを示す。すなわち、Ｇｐ１，Ｇｐ９の大きさを０．７５μｍ〜８μｍとしたときの、入力する高周波信号を変えたときの歪出力の大きさを示す。図８（ａ）において、縦軸は第２高調波Ｈ２の出力（単位：ｄＢｍ）を、横軸は入力する信号の周波数（単位：ＭＨｚ）を示している。この図からも明らかなように、ギャップを広げることで、全周波数帯にて歪電流が抑制されている様子を確認できた。
【００８１】
さらに、図８（ｂ）に、図８（ａ）の各歪電流の平均値とギャップの大きさとの相関を表す線図を示す。図８（ｂ）に示す通り、ギャップを広げていくことで、歪出力は小さくなっていきＧｐ１＝Ｇｐ９＝１．５μｍとしたところで極小値を取る。そして、その後、さらにギャップＧｐを広げることで歪出力は増加していき、Ｇｐ１＝Ｇｐ９＝１．０μｍの比較例１の値に収束していく様子が確認された。これは、Ｇｐ１、Ｇｐ９が十分に広くなった場合、Ｇｐ１、Ｇｐ９で発生する歪電流が無くなり、結果としてギャップ1個分の
歪電流が相殺されずに残るという理論予想と合致する。
【００８２】
次に、図９（ａ）にＧｐ１，Ｇｐ９の大きさを０．５μｍ〜２．５μｍとしたときのシミュレーションの結果を、図９（ｂ）にＧｐ１，Ｇｐ９の大きさを０．７５μｍ〜３μｍとした場合の実測の結果を示す。図９において、横軸は、Ｇｐ１，Ｇｐ９ギャップ間隔を、縦軸は第２高調波Ｈ２の出力（単位：ｄＢｍ）を示している。
【００８３】
シミュレーションと実測値とはよく一致しており、歪電流発生および抑制のメカニズムが妥当であることを示している。そして、シミュレーション，実測値共に、特定部位（奇数番目）のギャップＧｐを広げることで歪電流は比較例に比べて小さくなり、一定のギャップＧｐの大きさのときに極小値をとる。すなわち、通常のギャップ間隔の１．５倍程度とすることで、歪電流をより小さくすることができる。
【００８４】
また、奇数番目のギャップＧｐの大きさを小さくすると、全てのギャップＧｐの大きさが同じときに比べて歪電流が大きくなっていることが分かる。この結果から、以下のことが推測できる。
【００８５】
すなわち、この構成は別の見方をすれば、偶数番目のギャップＧｐを広げた構成とみることもできる。特に電極指３２の本数を４本とすれば、ギャップＧｐはギャップＧｐ１〜Ｇｐ３となり、ギャップＧｐ２の大きさがＧｐ１，Ｇｐ３より大きい構成となる。具体的には、奇数番目のギャップＧｐ（Ｇｐ１，Ｇｐ３）の大きさが０．７５μｍのときに偶数番目のギャップ（Ｇｐ２）の大きさを１μｍとした構成となる。そして偶数番目のギャップが大きいときには他の全てのギャップの大きさが同じときに比べ特性が悪化していることが分かる。言い換えると、偶数番目のギャップを大きくすると特性は悪化することが推測される。
【００８６】
このことから、「奇数番目」のギャップＧｐを「大きくする」ことが重要であることが確認できた。
【００８７】
本開示によれば、奇数番目のギャップＧｐを大きくすれば、全てのギャップＧｐが同じ
幅の場合よりも歪出力を低減することができることを確認した。
【００８８】
奇数番目のギャップＧｐのうち２つのギャップＧｐの幅を広くする場合は、広くするギャップ幅を他のギャップ幅の１．５倍程度とすることで、歪出力を極小にすることができる。さらにギャップ幅を広げていくと、歪低減効果は減少していき、全てのギャップ幅が等しい場合の比較例１の値に収束していく。ギャップ幅を広くしすぎるとサイズが大型化するので、２つのギャップの幅を広くする場合は、広くするギャップ幅は偶数番目のギャップ幅の１．１倍から５倍が好ましい。歪出力を極小化できるという観点では、１．２５倍から２倍がより好ましい。３つ以上のギャップＧｐの幅を広げる場合も、歪出力を極小にする最適な幅を適宜設定することができる。
【符号の説明】
【００８９】
１：容量素子
２：基板
１０：容量部
３２：電極指
３２ａ：第１電極指
３２ｂ：第２電極指
１００：弾性波装置
２１０：弾性波モジュール
Ｇｐ：ギャップ
【図１】
2018032904.tif 000003
【図２】
2018032904.tif 000004
【図３】
2018032904.tif 000005
【図４】
2018032904.tif 000006
【図５】
2018032904.tif 000007
【図６】
2018032904.tif 000008
【図７】
2018032904.tif 000009
【図８】
2018032904.tif 000010
【図９】
2018032904.tif 000011