(57)【要約】【課題】意図しない部分にフォトレジストが残ることを抑制する技術を提供する。【解決手段】ショットキーバリアダイオードは、表面と、前記表面に対して窪んだ複数の凹部とを有する半導体層と、前記表面にショットキー接合されたショットキー電極と、を備え、前記半導体層を前記表面側から見たとき、前記表面は、途切れることなくつながっており、隣り合う前記凹部の間の前記表面における距離は、実質的に同じである。【選択図】図２
2018157199.tif 000002
【特許請求の範囲】
【請求項１】
ショットキーバリアダイオードであって、
表面と、前記表面に対して窪んだ複数の凹部とを有する半導体層と、
前記表面にショットキー接合されたショットキー電極と、を備え、
前記半導体層を前記表面側から見たとき、
前記表面は、途切れることなくつながっており、
隣り合う前記凹部の間の前記表面における距離は、実質的に同じである、ショットキーバリアダイオード。
【請求項２】
請求項１に記載のショットキーバリアダイオードであって、
前記半導体層を前記表面側から見たとき、
前記表面に囲まれた前記凹部の形状は、円形であるか、又は四角形の向かい合う二つの辺が半円となった形状である、ショットキーバリアダイオード。
【請求項３】
請求項１に記載のショットキーバリアダイオードであって、
前記半導体層を前記表面側から見たとき、
前記表面に囲まれた前記凹部の形状は、六角形である、ショットキーバリアダイオード。
【請求項４】
請求項１から請求項３のいずれか１項に記載のショットキーバリアダイオードであって、
前記半導体層を前記表面側から見たとき、
前記表面に囲まれた複数の前記凹部は、斜方格子状に配列されている、ショットキーバリアダイオード。
【請求項５】
請求項１から請求項３のいずれか１項に記載のショットキーバリアダイオードであって、
前記半導体層を前記表面側から見たとき、
前記表面に囲まれた複数の前記凹部は、互いに平行であり、一列に配列されている、ショットキーバリアダイオード。
【請求項６】
請求項１から請求項５のいずれか１項に記載のショットキーバリアダイオードであって、
隣り合う前記凹部の間の前記表面における距離は、１．０μｍ以上１５μｍ以下である、ショットキーバリアダイオード。
【請求項７】
請求項１から請求項６のいずれか１項に記載のショットキーバリアダイオードであって、
前記凹部の底面と側壁とが成す角は、８５°以上９０°以下である、ショットキーバリアダイオード。
【請求項８】
請求項１から請求項７のいずれか１項に記載のショットキーバリアダイオードであって、
前記凹部の深さは、０．１μｍ以上５．０μｍ以下である、ショットキーバリアダイオード。
【請求項９】
請求項１から請求項８のいずれか１項に記載のショットキーバリアダイオードであって、
前記ショットキー電極の端部と、前記凹部の側壁との距離は、２．０μｍ以下である、ショットキーバリアダイオード。
【請求項１０】
請求項１から請求項９のいずれか１項に記載のショットキーバリアダイオードであって、
前記ショットキー電極は、ニッケル、パラジウム、白金、イリジウムからなる群より選ばれる少なくとも一つから形成されている、ショットキーバリアダイオード。
【請求項１１】
請求項１から請求項１０のいずれか１項に記載のショットキーバリアダイオードであって、
前記半導体層は、窒化ガリウムから形成されている、ショットキーバリアダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショットキーバリアダイオードに関する。
【背景技術】
【０００２】
半導体装置の一つとして、ショットキーバリアダイオード（Schottky Barrier Diode：ＳＢＤ）が知られている（例えば、特許文献１）。ショットキーバリアダイオードでは、逆方向電圧が印加された場合、ショットキー接合界面の端部に電界が集中することによって、リーク電流が増加する虞がある。
【０００３】
特許文献１では、逆方向電圧印加時のリーク電流の増加を抑制するために、図２０に示すように、トレンチ２１０が形成されており、トレンチ２１０に囲まれた半導体層２００の表面Ｇの形状は、長方形の向かい合う二つの短辺が半円となった形状となっている。また、特許文献２から４には、このトレンチと半導体層との異なる形態が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１１６４７１号公報
【特許文献２】特開２０１０−１９２５５５号公報
【特許文献３】特開２０１３−０９８２６８号公報
【特許文献４】特開２０１２−１８６２３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に記載された半導体層の端部がある構造を採用した場合、トレンチを形成後の電極形成時に行うフォトリソグラフィにおいて、意図しない部分にフォトレジストが残ってしまうという課題があった。この原因としては、フォトリソグラフィの露光時において、半導体層に浸入した光が屈折及び反射して光の干渉が起こることにより、フォトマスクによる遮光した部分においてもフォトレジストが感光することが考えられる。このため、意図しない部分にフォトレジストが残ることを抑制する技術が望まれていた。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
【０００７】
（１）本発明の一形態によれば、ショットキーバリアダイオードが提供される。このショットキーバリアダイオードは、表面と、前記表面に対して窪んだ複数の凹部とを有する半導体層と、前記表面にショットキー接合されたショットキー電極と、を備え、前記半導体層を前記表面側から見たとき、前記表面は、途切れることなくつながっており、隣り合う前記凹部の間の前記表面における距離は、実質的に同じである。この形態のショットキーバリアダイオードによれば、隣り合う凹部の間の表面における距離を、実質的に同じとすることにより、意図しない部分にフォトレジストが残ることを抑制できる。
【０００８】
（２）上述のショットキーバリアダイオードであって、前記半導体層を前記表面側から見たとき、前記表面に囲まれた前記凹部の形状は、円形であるか、又は四角形の向かい合う二つの辺が半円となった形状であってもよい。この形態のショットキーバリアダイオードによれば、意図しない部分にフォトレジストが残ることを抑制できる。
【０００９】
（３）上述のショットキーバリアダイオードであって、前記半導体層を前記表面側から見たとき、前記表面に囲まれた前記凹部の形状は、六角形であってもよい。この形態のショットキーバリアダイオードによれば、意図しない部分にフォトレジストが残ることを抑制できる。
【００１０】
（４）上述のショットキーバリアダイオードであって、前記半導体層を前記表面側から見たとき、前記表面に囲まれた複数の前記凹部は、斜方格子状に配列されていてもよい。この形態のショットキーバリアダイオードによれば、オン抵抗を低減できる。
【００１１】
（５）上述のショットキーバリアダイオードであって、前記半導体層を前記表面側から見たとき、前記表面に囲まれた複数の前記凹部は、互いに平行であり、一列に配列されていてもよい。この形態のショットキーバリアダイオードによれば、意図しない部分にフォトレジストが残ることを抑制できる。
【００１２】
（６）上述のショットキーバリアダイオードであって、隣り合う前記凹部の間の前記表面における距離は、１．０μｍ以上１５μｍ以下であってもよい。この形態のショットキーバリアダイオードによれば、電界強度を低減できる。
【００１３】
（７）上述のショットキーバリアダイオードであって、前記凹部の底面と側壁とが成す角は、８５°以上９０°以下であってもよい。この形態のショットキーバリアダイオードによれば、意図しない部分にフォトレジストが残ることを効率的に抑制できる。
【００１４】
（８）上述のショットキーバリアダイオードであって、前記凹部の深さは、０．１μｍ以上５．０μｍ以下であってもよい。この形態のショットキーバリアダイオードによれば、電界強度を低減できる。
【００１５】
（９）上述のショットキーバリアダイオードであって、前記ショットキー電極の端部と、前記凹部の側壁との距離は、２．０μｍ以下であってもよい。この形態のショットキーバリアダイオードによれば、電界強度を低減できる。
【００１６】
（１０）上述のショットキーバリアダイオードであって、前記ショットキー電極は、ニッケル、パラジウム、白金、イリジウムからなる群より選ばれる少なくとも一つから形成されていてもよい。この形態のショットキーバリアダイオードによれば、逆方向電流を低減できる。
【００１７】
（１１）上述のショットキーバリアダイオードであって、前記半導体層は、窒化ガリウムから形成されていてもよい。この形態のショットキーバリアダイオードによれば、耐圧を向上できる。
【００１８】
本発明は、ショットキーバリアダイオード以外の種々の形態で実現することも可能である。例えば、ショットキーバリアダイオードの製造方法やこの製造方法を用いて半導体装置を製造する装置などの形態で実現することができる。
【発明の効果】
【００１９】
本発明のショットキーバリアダイオードによれば、意図しない部分にフォトレジストが残ることを抑制できる。
【図面の簡単な説明】
【００２０】
【図１】第１実施形態における半導体装置の構成を模式的に示す断面図。
【図２】半導体層を表面側から見たときの凹部の形状を示す模式図。
【図３】第１実施形態における半導体装置の製造方法を示す工程図。
【図４】評価試験の結果を示す図。
【図５】評価試験の結果を示す図。
【図６】評価試験の結果を示す図。
【図７】フォトリソグラフィでの露光時の状態を説明する説明図。
【図８】凹部に囲まれた半導体層の表面端部を示す説明図。
【図９】フォトレジストが残る部分を示す説明図。
【図１０】本実施形態におけるフォトリソグラフィでの露光時の状態を示す説明図。
【図１１】半導体層の表面がつながっていない比較例を示す説明図。
【図１２】配線電極が跨ぐ凹部の個数と抵抗率との関係を示す図。
【図１３】隣り合う凹部間の表面における距離を長くすることの影響を示す説明図。
【図１４】距離と電界強度との関係を示す図。
【図１５】第２実施形態の凹部の形状を示す模式図。
【図１６】第３実施形態の凹部の形状を示す模式図。
【図１７】第４実施形態の凹部の形状を示す模式図。
【図１８】第５実施形態の凹部の形状を示す模式図。
【図１９】第６実施形態の凹部の形状を示す模式図。
【図２０】特許文献１のトレンチの形状を示す模式図。
【発明を実施するための形態】
【００２１】
Ａ．第１実施形態
Ａ−１．半導体装置の構成
図１は、第１実施形態における半導体装置１００の構成を模式的に示す断面図である。半導体装置１００は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。半導体装置１００は、縦型ショットキーバリアダイオードである。本実施形態では、半導体装置１００は、電力制御に用いられ、パワーデバイスとも呼ばれる。
【００２２】
図１には、相互に直交するＸＹＺ軸が図示されている。図１のＸＹＺ軸のうち、Ｘ軸は、図１の紙面左から紙面右に向かう軸である。＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図１のＸＹＺ軸のうち、Ｙ軸は、図１の紙面手前から紙面奥に向かう軸である。＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図１のＸＹＺ軸のうち、Ｚ軸は、図１の紙面下から紙面上に向かう軸である。＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。
【００２３】
半導体装置１００は、基板１１０と、半導体層１２０と、絶縁膜１３０と、ショットキー電極１４０と、カソード電極１５０と、配線電極１６０とを備える。
【００２４】
半導体装置１００の基板１１０及び半導体層１２０は、Ｘ軸及びＹ軸に沿って広がる板状の半導体である。基板１１０及び半導体層１２０は、ｎ型半導体層であり、半導体層１２０は、基板１１０の上に形成されている。本実施形態では、基板１１０及び半導体層１２０は、ＩＩＩ族窒化物半導体から形成されている。ＩＩＩ族窒化物半導体としては、例えば、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）などが例示できる。なお、電力制御用の半導体装置に用いる観点から、ＩＩＩ族窒化物半導体としては、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）が好ましい。本実施形態では、ＩＩＩ族窒化物半導体として、窒化ガリウム（ＧａＮ）を用いる。なお、本実施形態の効果を奏する範囲において、窒化ガリウム（ＧａＮ）の一部をアルミニウム（Ａｌ）やインジウム（Ｉｎ）などの他のＩＩＩ族元素に置換してもよく、他の不純物を含んでいてもよい。
【００２５】
図２は、半導体層１２０を表面Ｓ側から見たときの凹部１２５の形状を示す模式図である。図２のＩＩ−ＩＩ断面が、図１に示す断面と対応する。図２に示されるとおり、半導体層１２０は、表面（＋Ｚ軸方向側の面）Ｓと、表面Ｓに対して窪んだ複数の凹部１２５とを有する。表面Ｓは、凹部１２５に対して凸となっている部分である。また、半導体層１２０を表面Ｓ側から見たとき、半導体層１２０の表面Ｓは、途切れることなく無端状につながっている。
【００２６】
表面Ｓに囲まれた凹部１２５の形状は、四角形の向かい合う二つの辺が半円となった形状である。換言すると、表面Ｓに囲まれた凹部１２５の形状は、先端が半円状に丸まった長尺な棒形状である。具体的には、表面Ｓに囲まれた凹部１２５の形状は、長方形の向かい合う二つの短辺が半円となった形状である。このようにすることにより、表面Ｓの面内であり、かつ凹部１２５の側面である部分に角がなくなるため、逆方向電圧印加時において静電ポテンシャルの分布が滑らかとなる。この結果として、逆方向電圧印加時におけるリーク電流の増加を抑制できる。また、表面Ｓに囲まれた複数の凹部１２５は、互いに平行であり、一列に配列されている。
【００２７】
凹部１２５は、隣り合う凹部１２５の間の距離ｄ１を実質的に同じとするように形成されている。隣り合う凹部１２５の間の距離ｄ１を実質的に同じとするため、表面Ｓの外周に位置する凹部１２５の側壁は、隣り合う凹部１２５の間が距離ｄ１となるように折れ曲がる屈曲部Ｑを有する。なお、表面Ｓの外周に位置する凹部１２５の領域Ｆは、半導体装置１００の終端構造が形成された終端領域である。終端領域に取り囲まれた領域であり、表面Ｓが位置する領域が素子領域である。ここで、「距離ｄ１が実質的に同じ」とは、各距離ｄ１の差が１０％以内であることを示す。
【００２８】
本実施形態において、隣り合う凹部１２５の間の表面Ｓにおける距離ｄ１は、６μｍである。電界強度を低減する観点から、距離ｄ１は、１５μｍ以下であることが好ましく、１０μｍ以下であることがより好ましく、６μｍ以下であることがさらに好ましい。また、加工精度を維持する観点から、距離ｄ１は、１μｍ以上とすることが好ましく、２μｍ以上とすることがより好ましい。
【００２９】
また、凹部１２５の底面と側壁とが成す角度θ（図１参照）は、８５°以上９０°以下が好ましい。角度θを８５°以上とすることにより、この後に行う電極形成時のフォトリソグラフィにおいて、意図しない部分にフォトレジストが残ることを効果的に抑制できる。本実施形態では、角度θは９０°である。
【００３０】
凹部１２５の深さＤｐは、電界強度を低減する観点から、０．１μｍ以上であることが好ましく、１．０μｍ以上であることがより好ましく、２．０μｍ以上であることがさらに好ましい。また、加工精度を維持する観点から、深さＤｐは、５．０μｍ以下とすることが好ましい。ここで、「凹部１２５の深さＤｐ」とは、基板１１０と半導体層１２０との積層方向（Ｚ軸方向）における半導体層１２０の表面Ｓから凹部１２５の底面までの距離をいう。
【００３１】
また、半導体装置１００のショットキー電極１４０は、半導体層１２０の表面Ｓの上に形成されており、表面Ｓにショットキー接合されたアノード電極である。本実施形態では、ショットキー電極１４０は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、イリジウム（Ｉｒ）からなる群より選ばれる少なくとも一つから形成されている。本実施形態では、ショットキー電極１４０は、半導体層１２０の表面Ｓに、ニッケル（Ｎｉ）から形成される層と、パラジウム（Ｐｄ）から形成される層とをこの順に形成されている。ここで、ショットキー電極１４０の端部と凹部１２５の側壁との距離ｄ２は、電界強度を低減する観点から、２．０μｍ以下が好ましい。
【００３２】
半導体装置１００の絶縁膜１３０は、半導体層１２０の凹部１２５を覆い、かつ、半導体層１２０の表面Ｓの一部及びショットキー電極１４０の一部を覆う絶縁特性を有する膜である。絶縁膜１３０は、ショットキー電極１４０の一部を露出するための開口部１３５を有する。配線電極１６０は、絶縁膜１３０の上に形成されており、絶縁膜１３０の開口部１３５においてショットキー電極１４０と接する。ここで、絶縁膜１３０の絶縁破壊を抑制する観点から、絶縁膜１３０の厚さは、５０ｎｍ以上が好ましく、１００ｎｍ以上がより好ましく、２００ｎｍ以上がさらに好ましい。また、電界強度を低減する観点から、絶縁膜１３０の厚さは、１０００ｎｍ以下が好ましい。
【００３３】
半導体装置１００のカソード電極１５０は、基板１１０において半導体層１２０が形成されている側とは反対側の面に形成された裏面電極である。本実施形態では、カソード電極１５０は、基板１１０の−Ｚ軸方向側の面に形成されている。カソード電極１５０は、基板１１０に対してオーミック接触する。
【００３４】
Ａ−２．半導体装置の製造方法
図３は、第１実施形態における半導体装置１００の製造方法を示す工程図である。まず、製造者は、基板１１０の上に半導体層１２０を形成する（工程Ｐ１１０）。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）によって、基板１１０における＋Ｚ軸方向側の表面に半導体層１２０を形成する。本実施形態において、半導体層１２０の厚さ（Ｚ軸方向の長さ）は１０μｍであり、半導体層１２０のドナー濃度は、１．０×１０１６ｃｍ−３である。
【００３５】
半導体層１２０を形成した後（工程Ｐ１１０）、製造者は、凹部１２５を形成する（工程Ｐ１２０）。本実施形態では、製造者は、プラズマＣＶＤ（Plasma-enhanced chemical vapor deposition）により二酸化ケイ素（ＳｉＯ２）を堆積させる。その後、製造者は、二酸化ケイ素（ＳｉＯ２）の層の上に、フォトレジストによりレジストパターンを形成し、フッ化炭素（ＣＦ）系のドライエッチングによりフォトレジストで覆われた部分以外の二酸化ケイ素（ＳｉＯ２）の層を除去する。次に、製造者は、二酸化ケイ素（ＳｉＯ２）の層をエッチングマスクとして、塩素（Ｃｌ）系のドライエッチングによって半導体層１２０をエッチングすることにより、複数の凹部１２５を形成する。なお、エッチングマスクとして、二酸化ケイ素（ＳｉＯ２）を用いたが、これに限られず、例えば、フォトレジストを用いてもよい。また、ドライエッチング後、さらに、エッチング面にアルカリ溶液を用いたウェットエッチングを行ってもよい。このようにすることにより、エッチング面のダメージ層を除去できるため、逆方向電圧印加時におけるリーク電流の増加を抑制できる。
【００３６】
凹部１２５を形成した後（工程Ｐ１２０）、製造者は、ショットキー電極１４０を形成する（工程Ｐ１３０）。本実施形態では、製造者は、リフトオフ法を用いた電子ビーム蒸着法によって、半導体層１２０の表面Ｓに、ニッケル（Ｎｉ）から形成される層（厚さ：１００ｎｍ）と、パラジウム（Ｐｄ）から形成される層（厚さ：１００ｎｍ）とをこの順に形成する。つまり、製造者は、フォトリソグラフィによりレジストパターンを形成後、電子ビーム蒸着法によりショットキー電極１４０を形成する。なお、電子ビーム蒸着法に代えて、例えば、抵抗加熱蒸着法やスパッタ法を用いてもよい。また、リフトオフ法に代えて、半導体層１２０の＋Ｚ軸方向側の面全体に金属層を形成後、フォトリソグラフィによるレジストパターンを形成し、その後、エッチングやイオンミリングなどを行う方法を用いてもよい。
【００３７】
ショットキー電極１４０を形成した後（工程Ｐ１３０）、製造者は、絶縁膜１３０を形成する。本実施形態では、製造者は、（ｉ）半導体層１２０及びショットキー電極１４０の上に、ＡＬＤ（Atomic layer deposition）により酸化アルミニウム（Ａｌ２Ｏ３）の層（厚さ：１００ｎｍ）を堆積させ、（ｉｉ）酸化アルミニウム（Ａｌ２Ｏ３）の層の上に、プラズマＣＶＤ（Plasma-enhanced chemical vapor deposition）によりニ酸化ケイ素（ＳｉＯ２）の層（厚さ：５００ｎｍ）を堆積させる。次に、製造者は、ニ酸化ケイ素（ＳｉＯ２）の層の上に、フォトレジストによりレジストパターンを形成し、フッ酸（ＨＦ）系のウェットエッチングにより、ショットキー電極１４０の上に開口部１３５を形成する。なお、エッチングとしては、フッ酸（ＨＦ）系のウェットエッチングに限らず、例えば、ドライエッチングに分類される反応性イオンエッチングや、ウェットエッチングとドライエッチングとを組み合わせてもよい。
【００３８】
絶縁膜１３０を形成した後（工程Ｐ１４０）、製造者は、配線電極１６０を形成する（工程Ｐ１５０）。本実施形態では、製造者は、絶縁膜１３０及びショットキー電極１４０の露出面の全体に、スパッタ法により、窒化チタン（ＴｉＮ）の層（厚さ：３５ｎｍ）と、アルミニウムケイ素（ＡｌＳｉ）の層（厚さ：１０００ｎｍ）とをこの順に形成する。その後、製造者は、フォトレジストによるレジストパターンを形成する。レジストパターンは、半導体層１２０の表面Ｓを取り囲むように形成される。そして、製造者は、塩素（Ｃｌ）系のドライエッチングによって、フォトレジストに覆われた部分以外を除去する。配線電極１６０における窒化チタン（ＴｉＮ）は、バリアメタルとして電極層間における電極材料の相互拡散を防止する。配線電極１６０におけるアルミニウムケイ素（ＡｌＳｉ）は、配線電極１６０における電気抵抗を抑制する。
【００３９】
配線電極１６０を形成した後（工程Ｐ１５０）、製造者は、カソード電極１５０を形成する（工程Ｐ１６０）。製造者は、基板１１０の裏面（−Ｚ軸方向の面）全体にカソード電極１５０を形成する。これらの工程を経て、半導体装置１００が完成する。
【００４０】
Ａ−３．効果
以上説明した第１実施形態の半導体装置１００では、半導体層１２０を表面Ｓ側から見たとき、半導体層１２０の表面は、途切れることなくつながっており、また、隣り合う凹部１２５の間の表面Ｓにおける距離ｄ１は、実質的に同じである。このため、第１実施形態の半導体装置１００によれば、意図しない部分にフォトレジストが残ることを抑制できる。以下、この効果を裏付ける評価試験の結果を示す。
【００４１】
Ａ−４．試験結果など
図４から図６は、評価試験の結果を示す図である。図４から図６は、いずれも凹部１２５を形成後、ショットキー電極１４０形成時におけるレジストパターン作成後の状態について、光学顕微鏡を用いて撮影した画像を示す。図４から図６において、黒い部分はフォトレジストが形成されている部分を示し、白い部分はフォトレジストが形成されていない開口部を示す。また、フォトレジストの開口部を取り囲むように、半導体層の表面が形成されている。
【００４２】
図４及び図５において比較例を示し、図６において実施例を示す。具体的には、図４において、凹部に囲まれた半導体層の表面の形状は、長方形の向かい合う二つの短辺が半円となった形状である。図５において、半導体層の表面の形状は、六角形である。図６において、本実施形態と同じように、表面に囲まれた凹部の形状は、長方形の向かい合う二つの短辺が半円となった形状である。
【００４３】
図４の領域Ｔ１において、半導体層の表面にフォトレジストが残っていることが分かる。同様に、図５の領域Ｔ２においても、半導体層の表面にフォトレジストが残っていることが分かる。一方、図６において、半導体層の表面には、フォトレジストが残っていないことが分かる。このように、本実施形態の構造では、意図しない部分にフォトレジストが残ることを抑制できるのに対して、その他の構造では、意図しない部分にフォトレジストが残る虞がある。この現象の推定メカニズムを以下に説明する。
【００４４】
図７は、フォトリソグラフィでの露光時の状態を説明する説明図である。図７において、半導体層１２０の上方の面全体が、ネガ型フォトレジスト１７０により覆われている。そして、光を遮断する遮光部１８２と、光を透過する透過部１８４とを備えるマスク１８０が、ネガ型フォトレジスト１７０の上方に配された状態において、光を照射する。
【００４５】
通常、マスク１８０の透過部１８４を透過した光によって感光した部分のネガ型フォトレジスト１７０は残り、マスク１８０の遮光部１８２によって遮光された部分のネガ型フォトレジスト１７０は残らない。しかし、図７に示すとおり、マスク１８０の透過部１８４を透過した光が、半導体層１２０により屈折及び反射をした結果として干渉しあうことにより、マスク１８０の遮光部１８２によって遮光された部分の中の特定の部分のネガ型フォトレジスト１７０が感光して残ることがある。このような現象は、半導体層が凹部の側面に囲まれた部分で、より顕著となる。
【００４６】
図８及び図９は、フォトレジストが残る部分を示す説明図である。図８及び図９は、半導体層を表面側から見たときの状態を示す。図８は、凹部に囲まれた半導体層の表面端部を示す説明図であり、図９は、凹部に囲まれた半導体層の表面が六角形である場合を示す説明図である。図８では、半導体層の表面のうち、半円状部分の中心付近に屈折及び反射した光が集中しやすいことを示し、図９では、半導体層の表面のうち、六角形の中心付近に屈折及び反射した光が集中しやすいことを示す。
【００４７】
図１０は、本実施形態におけるフォトリソグラフィでの露光時の状態を示す説明図である。本実施形態の半導体装置１００において、半導体層１２０を表面Ｓ側から見たとき、半導体層１２０の表面Ｓは、途切れることなくつながっており、隣り合う凹部１２５の間の表面Ｓにおける距離ｄ１は、実質的に同じである。このため、特定の部分に屈折及び反射した光が集中することを抑制できる。この結果として、本実施形態の半導体装置１００によれば、意図しない部分にフォトレジストが残ることを抑制できる。
【００４８】
図１１は、半導体層１２０の表面Ｓがつながっていない比較例を示す説明図である。図１１において、半導体層１２０の表面Ｓは、３つに分かれて同心円状に配置されており、その間には、凹部１２５が設けられている。図１１に示す構造を採用することにより、隣り合う凹部１２５の間の表面Ｓにおける距離ｄ１が実質的に同じとなるため、特定の部分に屈折及び反射した光が集中することを抑制できる。しかし、図１１に示す構造を採用した場合、配線電極は、凹部１２５を跨いで形成する必要があるため好ましくない。
【００４９】
図１２は、配線電極が跨ぐ凹部１２５の個数と抵抗率との関係を示す図である。図１２において、縦軸は抵抗率（Ωｃｍ）を示し、横軸は配線電極が跨ぐ凹部１２５の個数を示す。配線電極が跨ぐ凹部１２５の個数が多くなるほど、配線電極の抵抗率が増大することが、図１２から分かる。なお、この比較例と比較して、本実施形態の半導体装置１００では、半導体層１２０を表面Ｓ側から見たとき、半導体層１２０の表面Ｓは、途切れることなくつながっているため、配線電極の抵抗率が増大することを抑制できる。
【００５０】
図１３は、隣り合う凹部１２５の間の表面Ｓにおける距離ｄ１を長くすることと、その影響とを説明する説明図である。図１３は、図７と比較して、隣り合う凹部１２５の間の表面Ｓにおける距離ｄ１が長いが、それ以外は同じである。図１３に示すように、距離ｄ１を長くすることにより、特定の部分に屈折及び反射した光が集中することを抑制できる。しかし、距離ｄ１を長くすることにより、電界強度が増大する虞がある。
【００５１】
図１４は、距離ｄ１と電界強度との関係を示す図である。図１４において、縦軸は電界強度（Ｖ／ｃｍ）を示し、横軸は表面Ｓの一端から他端までの距離を示す。図１４から、表面Ｓの端部においては電界強度が小さいが、端部から中心にいくほど電界強度が大きくなる。このため、距離ｄ１を長くするほど、電界強度が増大することが分かる。なお、電界強度が増大することにより、リーク電流が増大する。このため、本実施形態の半導体装置１００では、電界強度を低減する観点から、距離ｄ１は、１５μｍ以下であることが好ましく、１０μｍ以下であることがより好ましく、６μｍ以下であることがさらに好ましい。さらに、本実施形態では、屈曲部Ｑが設けられていることにより、場所によらず、距離ｄ１が一定となるように構成されている。これにより、表面内での電界強度のばらつきを抑制できるほか、屈曲部Ｑがない場合と比べて、電界強度が小さい表面Ｓの端部の長さを増すことができ、素子全体として電界強度を低減できる。
【００５２】
Ｂ．その他の実施形態
Ｂ１．第２実施形態
図１５は、第２実施形態の凹部１２５Ａの形状を示す模式図である。第２実施形態は、第１実施形態と比較して、凹部１２５Ａの形状が異なるが、それ以外は同じである。第２実施形態において、半導体層１２０を表面Ｓ側から見たとき、表面Ｓに囲まれた凹部１２５Ａの形状は、六角形である。
【００５３】
Ｂ２．第３実施形態
図１６は、第３実施形態の凹部１２５Ｂの形状を示す模式図である。第３実施形態は、第１実施形態と比較して、凹部１２５Ｂの形状が異なるが、それ以外は同じである。
【００５４】
第３実施形態において、表面Ｓに囲まれた凹部１２５Ｂの形状は円形である。また、第３実施形態において、半導体層１２０を表面Ｓ側から見たとき、表面Ｓに囲まれた凹部１２５Ｂは、斜方格子状に配列されている。「表面Ｓに囲まれた複数の凹部１２５Ｂが、斜方格子状に配列されている」とは、均等な間隔で並べられた列の上に均等な間隔で凹部１２５Ｂが並んでおり、かつ、各列は配置間隔の半分ずつ互い違いにずれていることをいう。表面Ｓに囲まれた凹部１２５Ｂが斜方格子状に配列されているため、第３実施形態の半導体装置によれば、第１実施形態よりも、半導体デバイス全体に対する表面Ｓの面積割合を向上できるため、オン抵抗を低減できる。
【００５５】
Ｂ３．第４実施形態
図１７は、第４実施形態の凹部１２５Ｃの形状を示す模式図である。第４実施形態は、第３実施形態と比較して、凹部１２５Ｃの形状が異なるが、それ以外は同じである。第４実施形態において、表面Ｓに囲まれた凹部１２５Ｃの形状は六角形である。
【００５６】
Ｂ４．第５実施形態
図１８は、第５実施形態の凹部１２５Ｄの形状を示す模式図である。第５実施形態は、第４実施形態と比較して、凹部１２５Ｄの形状が異なるが、それ以外は同じである。第５実施形態において、表面Ｓに囲まれた凹部１２５Ｄの形状は、長方形の向かい合う二つの短辺が半円となった形状である。第５実施形態の半導体装置は、第４実施形態の半導体装置と比較して、表面Ｓに囲まれた凹部１２５Ｄに長辺部分を備える。このため、第４実施形態の半導体装置と比較して、第５実施形態の半導体装置のほうが、凹部１２５Ｄ形成時のフォトリソグラフィによる微細なパターニングが容易となるため、製造が容易となる。
【００５７】
Ｂ５．第６実施形態
図１９は、第６実施形態の凹部１２５Ｅの形状を示す模式図である。第６実施形態は、第５実施形態と比較して、凹部１２５Ｅの形状が異なるが、それ以外は同じである。第６実施形態において、表面Ｓに囲まれた凹部１２５Ｅの形状は、向かい合う二つの辺が他の辺よりも長い六角形である。
【００５８】
Ｃ．変形例
上述の実施形態において、基板及び半導体層の材料は、窒化ガリウム（ＧａＮ）に限らず、例えば、サファイア（Ａｌ２Ｏ３）、ケイ素（Ｓｉ）、炭化ケイ素（ＳｉＣ）、酸化ガリウム（Ｇａ２Ｏ３）、ガリウム砒素（ＧａＡｓ）、ダイヤモンド（Ｃ）などであってもよい。
【００５９】
上述の実施形態において、各電極の材質は、上述の実施形態の材質に限らず、他の材質であってもよい。例えば、上述の実施形態では、ショットキー電極１４０として、ニッケル（Ｎｉ）とパラジウム（Ｐｄ）とを用いたが、これに限られず、例えば、白金（Ｐｔ）やイリジウム（Ｉｒ）などの他の材料を組み合わせた積層構造としてもよく、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、イリジウム（Ｉｒ）の単層構造としてもよい。
【００６０】
上述の実施形態では、配線電極１６０として、窒化チタン（ＴｉＮ）と、アルミニウムケイ素（ＡｌＳｉ）とを用いたが、これに限られず、例えば、銅（Ｃｕ）や金（Ａｕ）などの他の材料を組み合わせた積層構造としてもよく、窒化チタン（ＴｉＮ）、アルミニウムケイ素（ＡｌＳｉ）、銅（Ｃｕ）、金（Ａｕ）の単層構造としてもよい。また、配線電極１６０のバリアメタルとして、タングステン（Ｗ）、バナジウム（Ｖ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）などの材料をさらに組み合わせた積層構造としてもよい。
【００６１】
上述の実施形態では、絶縁膜１３０として、二酸化ケイ素（ＳｉＯ２）と、酸化アルミニウム（Ａｌ２Ｏ３）とを用いたが、これに限られず、単層構造でもよく、他の積層構造でもよい。絶縁膜１３０の材料としては、例えば、二酸化ケイ素（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸窒化アルミニウム（ＡｌＯＮ）、酸化ジルコニウム（ＺｒＯ２）、酸窒化ジルコニウム（ＺｒＯＮ）、酸窒化ケイ素（ＳｉＯＮ）、酸化ハフニウム（ＨｆＯ２）が挙げられる。
【００６２】
本発明は、上述の実施形態に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
【符号の説明】
【００６３】
１００…半導体装置
１１０…基板
１２０…半導体層
１２５…凹部
１２５Ａ…凹部
１２５Ｂ…凹部
１２５Ｃ…凹部
１２５Ｄ…凹部
１２５Ｅ…凹部
１３０…絶縁膜
１３５…開口部
１４０…ショットキー電極
１５０…カソード電極
１６０…配線電極
１７０…ネガ型フォトレジスト
１８０…マスク
１８２…遮光部
１８４…透過部
Ｆ…領域
Ｑ…屈曲部
Ｓ…表面
Ｔ１…領域
Ｔ２…領域
ｄ１…距離
ｄ２…距離
【図１】
2018157199.tif 000003
【図２】
2018157199.tif 000004
【図３】
2018157199.tif 000005
【図４】
2018157199.tif 000006
【図５】
2018157199.tif 000007
【図６】
2018157199.tif 000008
【図７】
2018157199.tif 000009
【図８】
2018157199.tif 000010
【図９】
2018157199.tif 000011
【図１０】
2018157199.tif 000012
【図１１】
2018157199.tif 000013
【図１２】
2018157199.tif 000014
【図１３】
2018157199.tif 000015
【図１４】
2018157199.tif 000016
【図１５】
2018157199.tif 000017
【図１６】
2018157199.tif 000018
【図１７】
2018157199.tif 000019
【図１８】
2018157199.tif 000020
【図１９】
2018157199.tif 000021
【図２０】
2018157199.tif 000022