(57)【要約】【課題】パッドの数が増えると、チップ面積が増大し得る。【解決手段】半導体基板と、半導体基板に設けられた第１ダミートレンチ部を有する主トランジスタ領域と、第１ダミートレンチ部に電気的に接続されかつ半導体基板に設けられた第２ダミートレンチ部を有するセンストランジスタ領域と、半導体基板上であって、主トランジスタ領域に設けられた主エミッタ電極と、半導体基板上であって、センストランジスタ領域に設けられたセンスエミッタ電極と、半導体基板上に設けられ、半導体基板の上面視において主エミッタ電極とセンスエミッタ電極との間に位置し、主エミッタ電極およびセンスエミッタ電極から離間するダミー電極とを備え、ダミー電極は、第１ダミートレンチ部および第２ダミートレンチ部と電気的に接続している半導体装置を提供する。【選択図】図２
2018157192.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に設けられた第１ダミートレンチ部を有する主トランジスタ領域と、
前記第１ダミートレンチ部に電気的に接続されかつ前記半導体基板に設けられた第２ダミートレンチ部を有するセンストランジスタ領域と、
前記半導体基板上であって、前記主トランジスタ領域に設けられた主エミッタ電極と、
前記半導体基板上であって、前記センストランジスタ領域に設けられたセンスエミッタ電極と、
前記半導体基板上に設けられ、前記半導体基板の上面視において前記主エミッタ電極と前記センスエミッタ電極との間に位置し、前記主エミッタ電極および前記センスエミッタ電極から離間するダミー電極と
を備え、
前記ダミー電極は、前記第１ダミートレンチ部および前記第２ダミートレンチ部と電気的に接続している
半導体装置。
【請求項２】
前記第１ダミートレンチ部および前記第２ダミートレンチ部は、共通の１つのダミー電極パッドに電気的に接続されている
請求項１に記載の半導体装置。
【請求項３】
前記半導体装置は、前記第１ダミートレンチ部と前記主エミッタ電極との間、および、前記第２ダミートレンチ部と前記センスエミッタ電極との間に各々設けられた層間絶縁膜をさらに備え、
前記層間絶縁膜は、前記第１ダミートレンチ部または前記第２ダミートレンチ部と前記ダミー電極とが電気的に接続するための開口を有し、
前記開口は、前記主トランジスタ領域における第１導電型のウェル領域上、または、前記センストランジスタ領域における第１導電型のウェル領域上に設けられる
請求項１または２に記載の半導体装置。
【請求項４】
前記半導体基板の上面視において、前記主トランジスタ領域における前記ウェル領域は、前記センストランジスタ領域における前記ウェル領域よりも広く、
前記層間絶縁膜の前記開口は、前記主トランジスタ領域における前記ウェル領域上に設けられる
請求項３に記載の半導体装置。
【請求項５】
前記主トランジスタ領域の前記第１ダミートレンチ部と、前記センストランジスタ領域の第２ダミートレンチ部とは、互いにつながっている
請求項１から４のいずれか一項に記載の半導体装置。
【請求項６】
前記主トランジスタ領域は、前記半導体基板に設けられた第１ゲートトレンチ部を有し、
前記センストランジスタ領域は、前記半導体基板に設けられた第２ゲートトレンチ部を有し、
前記主トランジスタ領域の前記第１ゲートトレンチ部と、前記センストランジスタ領域の前記第２ゲートトレンチ部とは、前記半導体基板上に設けられたゲート用ブリッジ導電部により電気的に互いに接続されている
請求項５に記載の半導体装置。
【請求項７】
前記主トランジスタ領域は、前記半導体基板に設けられた第１ゲートトレンチ部を有し、
前記センストランジスタ領域は、前記半導体基板に設けられた第２ゲートトレンチ部を有し、
前記半導体基板の上面視において、前記第２ゲートトレンチ部の端部は、前記センストランジスタ領域における第１導電型のウェル領域の外周で規定される範囲内に設けられる
請求項１から６のいずれか一項に記載の半導体装置。
【請求項８】
前記主トランジスタ領域の前記第１ダミートレンチ部と、前記センストランジスタ領域の第２ダミートレンチ部とは、前記半導体基板上に設けられたダミー用ブリッジ導電部により電気的に互いに接続されている
請求項１から４のいずれか一項に記載の半導体装置。
【請求項９】
前記半導体基板の上面視において、前記半導体装置は、
第１方向において前記主トランジスタ領域に隣接して設けられたダイオード領域と、
前記第１方向と直交する第２方向において前記主トランジスタ領域に隣接して設けられた前記センストランジスタ領域と、
前記主トランジスタ領域の前記第１ダミートレンチ部および前記センストランジスタ領域の前記第２ダミートレンチ部が電気的に接続された共通の１つのダミー電極パッドと
を有し、
前記ダミー電極パッドは、前記第１方向において前記センストランジスタ領域に隣接し、前記第２方向において前記ダイオード領域に隣接する
請求項１から８のいずれか一項に記載の半導体装置。
【請求項１０】
前記半導体装置はダイオード領域を有し、
前記半導体基板の上面視において、前記センストランジスタ領域は、前記主トランジスタ領域と前記ダイオード領域とが交互に設けられる第１方向と直交する第２方向において、前記ダミー電極を間に挟んで前記主トランジスタ領域と隣接し、
前記センストランジスタ領域の前記第２ダミートレンチ部は、前記ダミー電極に電気的に接続する
請求項１から９のいずれか一項に記載の半導体装置。
【請求項１１】
前記半導体基板の上面視において、前記ダミー電極は、前記センストランジスタ領域に対して前記主トランジスタ領域とは反対側に延伸部をさらに有し、
前記ダミー電極の前記延伸部は、前記センストランジスタ領域における前記第２ダミートレンチ部に電気的に接続する
請求項１０に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【０００２】
従来、主ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）領域に加えて、電流センスＩＧＢＴ領域にもゲート電位が供給されるゲートトレンチ部を設けていた。（例えば、特許文献１および２参照）。
［先行技術文献］
［特許文献］
［特許文献１］  特開２０１１−２３８９７５号公報
［特許文献２］  特開平１０−３２６８９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
エミッタ電位が供給される第１ダミートレンチ部を主ＩＧＢＴ領域に設け、かつ、第１ダミートレンチ部に電気的に接続する第１ダミー電極パッドをパッド領域に設けることにより、主ＩＧＢＴ領域をスクリーニング試験する場合がある。ここで、電流センスＩＧＢＴ領域を同様にスクリーニング試験する場合、エミッタ電位が供給される第２ダミートレンチ部を電流センスＩＧＢＴ領域に設け、かつ、第２ダミートレンチ部に電気的に接続する第２ダミー電極パッドをパッド領域に設けると、第１および第２ダミー電極パッドを別個にパッド領域に配置することとなる。パッドの数が増えれば、チップ面積が増大し得る。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、半導体装置を提供する。半導体装置は、半導体基板と、主トランジスタ領域と、センストランジスタ領域と、主エミッタ電極と、センスエミッタ電極と、ダミー電極とを備えてよい。主トランジスタ領域は、第１ダミートレンチ部を有してよい。第１ダミートレンチ部は、半導体基板に設けられてよい。センストランジスタ領域は、第２ダミートレンチ部を有してよい。第２ダミートレンチ部は、第１ダミートレンチ部に電気的に接続されかつ半導体基板に設けられてよい。主エミッタ電極は、半導体基板上であって、主トランジスタ領域に設けられてよい。センスエミッタ電極は、半導体基板上であって、センストランジスタ領域に設けられてよい。ダミー電極は、半導体基板上に設けられてよい。ダミー電極は、半導体基板の上面視において主エミッタ電極とセンスエミッタ電極との間に位置してよい。ダミー電極は、主エミッタ電極およびセンスエミッタ電極から離間してよい。ダミー電極は、第１ダミートレンチ部および第２ダミートレンチ部と電気的に接続していてよい。
【０００５】
第１ダミートレンチ部および第２ダミートレンチ部は、共通の１つのダミー電極パッドに電気的に接続されていてよい。
【０００６】
半導体装置は、層間絶縁膜をさらに備えてよい。層間絶縁膜は、第１ダミートレンチ部と主エミッタ電極との間、および、第２ダミートレンチ部とセンスエミッタ電極との間に各々設けられてよい。層間絶縁膜は、第１ダミートレンチ部または第２ダミートレンチ部とダミー電極とが電気的に接続するための開口を有してよい。開口は、記主トランジスタ領域における第１導電型のウェル領域上、または、センストランジスタ領域における第１導電型のウェル領域上に設けられてよい。
【０００７】
半導体基板の上面視において、主トランジスタ領域におけるウェル領域は、センストランジスタ領域におけるウェル領域よりも広くてよい。
層間絶縁膜の開口は、主トランジスタ領域におけるウェル領域上に設けられてよい。
【０００８】
主トランジスタ領域の第１ダミートレンチ部と、センストランジスタ領域の第２ダミートレンチ部とは、互いにつながっていてよい。
【０００９】
主トランジスタ領域は、半導体基板に設けられた第１ゲートトレンチ部を有してよい。センストランジスタ領域は、半導体基板に設けられた第２ゲートトレンチ部を有してよい。主トランジスタ領域の第１ゲートトレンチ部と、センストランジスタ領域の第２ゲートトレンチ部とは、半導体基板上に設けられたゲート用ブリッジ導電部により電気的に互いに接続されていてよい。
【００１０】
主トランジスタ領域は、半導体基板に設けられた第１ゲートトレンチ部を有してよい。センストランジスタ領域は、半導体基板に設けられた第２ゲートトレンチ部を有してよい。半導体基板の上面視において、第２ゲートトレンチ部の端部は、センストランジスタ領域における第１導電型のウェル領域の外周で規定される範囲内に設けられてよい。
【００１１】
主トランジスタ領域の第１ダミートレンチ部と、センストランジスタ領域の第２ダミートレンチ部とは、半導体基板上に設けられたダミー用ブリッジ導電部により電気的に互いに接続されていてよい。
【００１２】
半導体基板の上面視において、半導体装置は、ダイオード領域と、センストランジスタ領域と、ダミー電極パッドとを有してよい。ダイオード領域は、第１方向において主トランジスタ領域に隣接して設けられてよい。センストランジスタ領域は、第１方向と直交する第２方向において主トランジスタ領域に隣接して設けられてよい。ダミー電極パッドは、主トランジスタ領域の第１ダミートレンチ部およびセンストランジスタ領域の第２ダミートレンチ部が電気的に接続された共通の１つの電極パッドであってよい。ダミー電極パッドは、第１方向においてセンストランジスタ領域に隣接し、第２方向においてダイオード領域に隣接してよい。
【００１３】
半導体装置はダイオード領域を有してよい。半導体基板の上面視において、センストランジスタ領域は、第２方向においてダミー電極を間に挟んで主トランジスタ領域と隣接してよい。第２方向は、第１方向と直交する方向であってよい。第１方向は、主トランジスタ領域とダイオード領域とが交互に設けられる方向であってよい。センストランジスタ領域の第２ダミートレンチ部は、ダミー電極に電気的に接続してよい。
【００１４】
半導体基板の上面視において、ダミー電極は、センストランジスタ領域に対して主トランジスタ領域とは反対側に延伸部をさらに有してよい。ダミー電極の延伸部は、センストランジスタ領域における第２ダミートレンチ部に電気的に接続してよい。
【００１５】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１６】
【図１】第１実施形態における半導体装置２００の上面視図である。
【図２】図１における領域Ａの拡大図である。
【図３】図２におけるＢ‐Ｂ断面を示す図である。
【図４】図２におけるＣ‐Ｃ断面を示す図である。
【図５】図２におけるＤ‐Ｄ断面を示す図である。
【図６】図２におけるＥ‐Ｅ断面を示す図である。
【図７】スクリーニング試験前における半導体装置２００の一部に対応する回路図である。
【図８】スクリーニング試験後に主エミッタ電極９５とダミー電極５６とを短絡させた半導体装置２００における、図１における領域Ｂの拡大図である。
【図９】スクリーニング試験後に主エミッタ電極９５とダミー電極５６とを短絡させた半導体装置２００の一部に対応する回路図である。
【図１０】第２実施形態における領域Ａの拡大図である。
【図１１】図１０におけるＦ‐Ｆ断面を示す図である。
【図１２】第３実施形態における領域Ａの拡大図である。
【図１３Ａ】第４実施形態における半導体装置４００の上面視図である。
【図１３Ｂ】第４実施形態における主エミッタ電極９５の配置を示す図である。
【図１４】第５実施形態における半導体装置５００の上面視図である。
【図１５】図１４における領域Ｇの拡大図である。
【図１６】図１５におけるＨ‐Ｈ断面を示す図である。
【図１７】第５実施形態の第１変形例における領域Ｇの拡大図である。
【図１８】図１７におけるＩ‐Ｉ断面を示す図である。
【図１９】第５実施形態の第２変形例における領域Ｇの拡大図である。
【図２０】第６実施形態における半導体装置６００の上面視図である。
【発明を実施するための形態】
【００１７】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１８】
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層、膜またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、相対的な位置関係を説明する便宜的な表現に過ぎない。「上」、「下」の方向は、重力方向に限定されない。また、各実施形態においては、第１導電型をＰ型とし、第２導電型をＮ型とするが、他の実施形態においては第１導電型をＮ型、第２導電型をＰ型としてもよい。
【００１９】
図１は、第１実施形態における半導体装置２００の上面視図である。本例の半導体装置２００は、半導体基板１０を有する。半導体基板１０は、半導体チップと呼んでもよい。半導体基板１０はＸ軸方向に平行な２つの端部とＹ軸方向に平行な２つの端部を有する矩形形状であってよい。
【００２０】
本例において、Ｘ軸方向とＹ軸方向とは互いに直交する方向である。なお、Ｘ軸方向は第１方向の一例であり、Ｙ軸方向は第２方向の一例である。また、Ｚ軸方向はＸ‐Ｙ平面に垂直な方向である。Ｚ軸方向と平行な特定の方向を、半導体基板１０における深さ方向と称する。本例において、Ｘ、ＹおよびＺ軸方向は、いわゆる右手系を成す。
【００２１】
半導体装置２００は、パッド部８０、活性部９０およびエッジ終端部１００を有する。本例の活性部９０は、複数の主ＩＧＢＴ領域９２と複数のＦＷＤ（Ｆｒｅｅ  Ｗｈｅｅｌｉｎｇ  Ｄｉｏｄｅ）領域９４とを有する。主ＩＧＢＴ領域９２は主トランジスタ領域の一例であり、センスＩＧＢＴ領域８２はセンストランジスタ領域の一例である。本例のセンスＩＧＢＴ領域８２は、Ｙ軸方向において主ＩＧＢＴ領域９２に隣接して、活性部９０ではなくパッド部８０に設けられる。ＦＷＤ領域９４は、主ＩＧＢＴ領域９２とは逆の向きに電流を流す逆導通のダイオードの領域として機能してよい。本例では、主ＩＧＢＴ領域９２は、半導体基板１０の裏面から表面に向けてＺ軸方向の正の向きに電流を流す。一方、ＦＷＤ領域９４は、本例では半導体基板１０の表面から裏面に向けてＺ軸方向の負の向きに電流を流す。
【００２２】
主ＩＧＢＴ領域９２は、ＦＷＤ領域９４に隣接してよい。主ＩＧＢＴ領域９２およびＦＷＤ領域９４は、互いに離間して交互に配置されてよい。本明細書においては、主ＩＧＢＴ領域９２とＦＷＤ領域９４とが交互に配置される配列方向は、Ｘ軸方向と平行である。１つのＦＷＤ領域９４は、Ｘ軸方向において２つの主ＩＧＢＴ領域９２に挟まれてよい。複数の主ＩＧＢＴ領域９２は、互いに離間してＹ軸方向に沿って配置されてよい。また、複数のＦＷＤ領域９４も、互いに離間してＹ軸方向に沿って配置されてよい。
【００２３】
Ｙ軸方向に隣接する２つの主ＩＧＢＴ領域９２の間および２つのＦＷＤ領域９４の間には、ゲートランナー部が設けられてよい。加えて、ゲートランナー部は、活性部９０の周囲に設けられてよい。ゲートランナー部は、ゲート電極を介してゲートパッド８８に電気的に接続してよい。ゲートランナー部にはゲート電位が供給されてよい。
【００２４】
各主ＩＧＢＴ領域９２は、一または複数のＩＧＢＴを有してよい。また、各ＦＷＤ領域９４は一または複数のＦＷＤを有してよい。本例の半導体装置２００は、主ＩＧＢＴ領域９２およびＦＷＤ領域９４を半導体基板１０に一体化した逆導通ＩＧＢＴ（ＲＣ−ＩＧＢＴ（Ｒｅｖｅｒｓｅ  Ｃｏｎｄｕｃｔｉｎｇ  ＩＧＢＴ））である。
【００２５】
パッド部８０は、Ｙ軸方向において活性部９０に隣接してよい。本例のパッド部８０は、センスＩＧＢＴ領域８２、ゲートパッド８８（Ｇ）、ダミー電極パッド８６（ＤＥ）およびセンスエミッタパッド８４（ＳＥ）を少なくとも有する。本例のパッド部８０は、活性部９０の温度を測定するために設けられたセンサダイオードに各々電気的に接続するアノードパッド（ＴＡ）およびカソードパッド（ＴＫ）をさらに有する。各パッドは、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）またはアルミニウム（Ａｌ）およびこれらの組合せを含む電極パッドであってよい。
【００２６】
センスＩＧＢＴ領域８２は、主ＩＧＢＴ領域９２に流れる主電流を検出する目的で設けられてよい。なお、センスＩＧＢＴ領域８２に流れるセンス電流は、主ＩＧＢＴ領域９２に流れる主電流に比べて十分に小さい電流値であってよい。センスＩＧＢＴ領域８２の上面には設けられたセンスエミッタ電極が設けられてよい。センスエミッタ電極は、センスエミッタパッド８４に電気的に接続されてよい。センスＩＧＢＴ領域８２は、主ＩＧＢＴ領域９２と対向するように隣接してよい。本例のセンスＩＧＢＴ領域８２は、Ｘ軸およびＹ軸方向の長さが、１つの主ＩＧＢＴ領域９２のＸ軸およびＹ軸方向の長さに比べて十分に小さい。本例において、センスＩＧＢＴ領域８２のＸ軸方向に平行な一辺の全体は、１つの主ＩＧＢＴ領域９２のＸ軸方向に平行な一辺とＹ軸方向において対向する。
【００２７】
センスエミッタパッド８４には、ワイヤ、ピンまたは配線が電気的に接続されてよい。センスエミッタパッド８４を介して、センスＩＧＢＴ領域８２に流れるセンス電流を半導体装置２００外に設けられた制御回路に取り込んでよい。制御回路は、センス電流の値から主電流の値を推定してよい。制御回路は、主ＩＧＢＴ領域９２に過電流が流れている場合に、主ＩＧＢＴ領域９２に流れる電流を遮断してよい。これにより、半導体装置２００に急激な温度上昇が生じて最終的に半導体装置２００が破壊されることを防止することができる。
【００２８】
エッジ終端部１００は、半導体基板１０の周辺部に設けられてよい。本例のエッジ終端部１００は、上面視において活性部９０およびパッド部８０を合わせた領域の周囲を囲んでよい。エッジ終端部１００は、活性部９０における半導体基板１０の表面近傍の電界集中を緩和する機能を有してよい。エッジ終端部１００は、ガードリング、フィールドプレート、リサーフ構造およびチャネルストッパーならびにこれらを組み合わせた構造を有してよい。
【００２９】
図２は、図１における領域Ａの拡大図である。領域Ａは、活性部９０の主ＩＧＢＴ領域９２と、パッド部８０のセンスＩＧＢＴ領域８２とを含む領域である。図２において、センスＩＧＢＴ領域８２と主ＩＧＢＴ領域９２との仮想的な境界８５を破線で示す。なお、境界８５近傍に位置する主ＩＧＢＴ領域９２のＰ＋型のウェル領域１７‐１と、境界８５近傍に位置するセンスＩＧＢＴ領域８２のＰ＋型のウェル領域１７‐２との間においては、Ｎ−型のドリフト領域１８が半導体基板１０の表面に露出する。本例のセンスＩＧＢＴ領域８２は、境界８５を挟んで、主ＩＧＢＴ領域９２と対向する。
【００３０】
主ＩＧＢＴ領域９２において、半導体基板１０は、Ｐ＋型のウェル領域１７‐１、Ｐ−型のベース領域１４、Ｐ＋型のコンタクト領域１６、Ｎ＋型のエミッタ領域１２、第１ダミートレンチ部３０および第１ゲートトレンチ部６０を有する。本例の主ＩＧＢＴ領域９２は、半導体基板１０上において、ゲート電極５０‐１、ダミー電極５６および主エミッタ電極９５を有する。
【００３１】
センスＩＧＢＴ領域８２において、半導体基板１０は、Ｐ＋型のウェル領域１７‐２および１７‐３、Ｐ−型のベース領域１４、Ｐ＋型のコンタクト領域１６、Ｎ＋型のエミッタ領域１２、第２ダミートレンチ部４０および第２ゲートトレンチ部７０を有する。本例のセンスＩＧＢＴ領域８２は、半導体基板１０上において、センスエミッタ電極９６を有する。
【００３２】
図２においては、ゲート電極５０‐１および５０‐２、ダミー電極５６、主エミッタ電極９５ならびにセンスエミッタ電極９６は、Ｙ軸方向において互いに離間している。本例において、ゲート電極５０‐１およびダミー電極５６は、主エミッタ電極９５とセンスエミッタ電極９６との間に位置し、主エミッタ電極９５およびセンスエミッタ電極９６から離間する。ただし、ダミー電極５６および主エミッタ電極９５は、スクリーニング試験後における領域Ａ以外の領域において電気的に接続する場合がある。
【００３３】
なお、半導体装置２００は、半導体基板１０の表面と各電極との間に層間絶縁膜を備えるが、理解を容易にすることを目的として、図２においては層間絶縁膜を省略する。層間絶縁膜は、特定の開口が設けられた領域を除いて、トレンチ部内の導電部と半導体基板１０上の電極とを電気的に絶縁する機能を有してよい。例えば、層間絶縁膜は、第１ダミートレンチ部３０と主エミッタ電極９５、ダミー電極５６およびゲート電極５０‐１との間、第２ダミートレンチ部４０とセンスエミッタ電極９６との間、第１ゲートトレンチ部６０と主エミッタ電極９５およびダミー電極５６との間、ならびに、第２ゲートトレンチ部７０とセンスエミッタ電極９６との間に各々設けられる。
【００３４】
図２の主ＩＧＢＴ領域９２においては、３本の第１ダミートレンチ部３０と４本の第１ゲートトレンチ部６０とが設けられる。ただし、第１ダミートレンチ部３０および第１ゲートトレンチ部６０の数は、上記例に限定されない。第１ダミートレンチ部３０と第１ゲートトレンチ部６０との間には、ベース領域１４、コンタクト領域１６およびエミッタ領域１２が配置される。コンタクト領域１６およびエミッタ領域１２は、Ｙ軸方向において交互に配置されてよい。
【００３５】
領域Ａの主ＩＧＢＴ領域９２は、センスＩＧＢＴ領域８２に比べて半導体基板１０のＸ‐Ｙ平面の中央に位置する。そこで、領域Ａにおいては、内側および外側の表現を用いて説明する場合がある。例えば、主ＩＧＢＴ領域９２において、境界８５に近い位置の側を外側と表現し、境界８５から遠い位置の側を内側と表現する場合がある。同様に、センスＩＧＢＴ領域８２において、境界８５に近い位置の側を内側と表現し、境界８５から遠い位置の側を外側と表現する場合がある。
【００３６】
主ＩＧＢＴ領域９２において、ベース領域１４は、最も外側のコンタクト領域１６のさらに外側に位置する。また、ウェル領域１７‐１は、このベース領域１４のさらに外側に位置する。ウェル領域１７‐１は、ベース領域１４と境界８５近傍のドリフト領域１８との間に位置する。
【００３７】
主ＩＧＢＴ領域９２のエミッタ領域１２、ベース領域１４およびコンタクト領域１６上において、層間絶縁膜は開口６５を有してよい。主エミッタ電極９５は、開口６５を通って、半導体基板１０の表面に露出したエミッタ領域１２、ベース領域１４およびコンタクト領域１６と接触してよい。なお、開口６５において主エミッタ電極９５と半導体基板１０の表面との間には、タングステンで形成されたプラグが設けられてもよい。
【００３８】
第１ゲートトレンチ部６０においては、ゲート・オン時にトレンチの側壁に接してチャネルが形成されてよい。これに対して、第１ダミートレンチ部３０のトレンチの側壁にはチャネルは形成されない。第１ダミートレンチ部３０は、ゲート・オン時にキャリアの注入を促進させる効果（Ｉｎｊｅｃｔｉｏｎ  Ｅｎｈａｎｃｅｍｅｎｔ効果、以下ＩＥ効果）を発揮してよい。
【００３９】
第１ダミートレンチ部３０または第２ダミートレンチ部４０とダミー電極５６との間には、接続部３８が設けられてよい。ダミー電極５６は、接続部３８を通じて、第１ダミートレンチ部３０および第２ダミートレンチ部４０と電気的に接続してよい。本例においては、第１ダミートレンチ部３０とダミー電極５６との間に、接続部３８が設けられる。接続部３８は、不純物がドープされたポリシリコン等の導電性を有する材料で形成されてよい。接続部３８は、第１ダミートレンチ部３０内のトレンチ導電部と電気的に接続してよい。
【００４０】
接続部３８および層間絶縁膜の開口３９は、主ＩＧＢＴ領域９２におけるウェル領域１７‐１上、または、センスＩＧＢＴ領域８２におけるウェル領域１７‐２もしくは１７‐３上に設けられてよい。開口３９は、接続部３８とダミー電極５６との間に位置する。本例においては、ダミー電極５６が主ＩＧＢＴ領域９２に設けられるので、接続部３８および開口３９は、主ＩＧＢＴ領域９２のウェル領域１７‐１に設けられる。接続部３８は、開口３９を通じてダミー電極５６と電気的に接続してよい。これにより、第１ダミートレンチ部３０のトレンチ導電部にはダミー電極５６の電位が供給される。
【００４１】
本例の開口３９は、主ＩＧＢＴ領域９２におけるウェル領域１７‐１上に設けられる。本例においては、半導体基板１０の上面視において、主ＩＧＢＴ領域９２におけるウェル領域１７‐１は、センスＩＧＢＴ領域８２におけるウェル領域１７‐２よりも広い。より広いウェル領域１７‐１上においてダミートレンチ部とダミー電極５６との電気的コンタクトをとることにより、設計時に設定するマージンおよび製造プロセスにおける加工精度の観点において、電気的コンタクトをより安定させることができる。
【００４２】
第１ゲートトレンチ部６０は、Ｙ軸方向において延伸する直線形状を有してよい。本例の第１ゲートトレンチ部６０は、ダミー電極５６の下方において終端する。第１ゲートトレンチ部６０のＹ軸方向における終端部の底部は、ウェル領域１７‐１に覆われてよい。
【００４３】
第１ゲートトレンチ部６０が終端する領域において、第１ゲートトレンチ部６０上には接続部６８が設けられる。第１ゲートトレンチ部６０内のトレンチ導電部は、接続部６８に電気的に接続してよい。接続部６８は半導体基板１０上に設けられたポリシリコン等の導電材料であってよい。接続部６８の材料は接続部３８の材料と同じであってよく、接続部６８は接続部３８と同一のプロセスで形成されてもよい。
【００４４】
接続部６８はＹ軸方向に延伸してよい。接続部６８は、第２ゲートトレンチ部７０がＹ軸方向において終端する位置において、第２ゲートトレンチ部７０と重なってよい。接続部６８は、第２ゲートトレンチ部７０のＹ軸方向の端部７７よりも外側に延伸してよい。接続部６８は、第２ゲートトレンチ部７０との重なり位置において、第２ゲートトレンチ部７０内のトレンチ導電部と電気的に接続してよい。
【００４５】
本例では、第１ゲートトレンチ部６０と第２ゲートトレンチ部７０とは、接続部６８により電気的に互いに接続される。接続部６８は、第１ゲートトレンチ部６０がＹ軸方向において終端する終端部分のトレンチ導電部６３（後述）と、第２ゲートトレンチ部７０がＹ軸方向において終端する終端部分のトレンチ導電部７３（後述）とを、導電材料でブリッジ状に接続してよい。本例の接続部６８は、第１ゲートトレンチ部６０および第２ゲートトレンチ部７０の各トレンチ導電部を接続するゲート用ブリッジ導電部の一例である。接続部６８は、開口６９を通じてゲート電極５０‐１に電気的に接続してよい。なお、ゲート電極５０‐１が接続部６８と電気的に接続し、ダミー電極５６が接続部３８と電気的に接続することが確保されれば、ゲート電極５０‐１とダミー電極５６との位置を交換してもよい。
【００４６】
図２のセンスＩＧＢＴ領域８２においては、３本の第２ダミートレンチ部４０と４本の第２ゲートトレンチ部７０の長手部分７６とが設けられる。ただし、第２ダミートレンチ部４０および第２ゲートトレンチ部７０の長手部分７６の数は、上記例に限定されない。また、センスＩＧＢＴ領域８２のＸ軸方向の端は、図示しないウェル領域１７が形成されてよい。すなわち、センスＩＧＢＴ領域８２は、上面視で、ベース領域１４よりも深く形成されたウェル領域１７で囲まれていてよい。
【００４７】
第２ダミートレンチ部４０と第２ゲートトレンチ部７０の長手部分７６との間には、ベース領域１４、エミッタ領域１２、コンタクト領域１６ならびにウェル領域１７‐２および１７‐３が配置される。本例においては、Ｙ軸方向において１つのエミッタ領域１２を間に挟んだ２つのコンタクト領域１６が、Ｙ軸方向において２つのベース領域１４の間に挟まれる。また、当該２つのベース領域１４は、Ｙ軸方向において外側のウェル領域１７‐２と内側のウェル領域１７‐３とにより挟まれる。
【００４８】
第２ゲートトレンチ部７０は、Ｙ軸方向に延伸する長手部分７６とＸ軸方向に延伸する短手部分７８とを有してよい。第２ゲートトレンチ部７０は、長手部分７６と、短手部分７８と、長手部分７６および短手部分７８を接続する湾曲部７９とにより構成されてよい。本例の第２ゲートトレンチ部７０は、Ｕ字形状を有する。
【００４９】
第２ゲートトレンチ部７０においても、ゲート・オン時にトレンチの側壁に接してチャネルが形成されてよい。これに対して、第２ダミートレンチ部４０のトレンチの側壁には、チャネルは形成されない。第２ダミートレンチ部４０は、上述のＩＥ効果を発揮してよい。
【００５０】
第２ゲートトレンチ部７０のＹ軸方向における端部７７の底部は、ウェル領域１７‐２に覆われてよい。ウェル領域１７‐２に位置する第２ゲートトレンチ部７０の底部は、ウェル領域１７‐２により覆われてよい。ウェル領域１７‐３内に位置する第２ゲートトレンチ部７０の長手部分７６の一部の底部と短手部分７８の底部とも、同様にウェル領域１７‐３により覆われてよい。
【００５１】
第２ゲートトレンチ部７０の端部７７は、センスＩＧＢＴ領域８２におけるウェル領域１７の外周で規定される範囲内に設けられてよい。本例の第２ゲートトレンチ部７０においては、内側の端部７７がセンスＩＧＢＴ領域８２における内側のウェル領域１７‐２内に設けられ、外側の端部（即ち、短手部分７８）がセンスＩＧＢＴ領域８２における外側のウェル領域１７‐３内に設けられる。第２ゲートトレンチ部７０における内側の端部７７のＺ軸方向の側壁と、第２ゲートトレンチ部７０のＺ軸方向の底面が端部７７に達する部分とが、ウェル領域１７‐２内に設けられてよい。これにより、第２ゲートトレンチ部７０の端部７７における電界強度の増加を防ぐことができる。
【００５２】
本例において、全ての第２ゲートトレンチ部７０のＹ軸方向の端部７７は、Ｘ軸方向に延伸するウェル領域１７‐２と、半導体基板１０の上面に露出してウェル領域１７‐２に接するドリフト領域１８との境界８５よりも、外側に位置する。これにより、主ＩＧＢＴ領域９２における主電流とセンスＩＧＢＴ領域８２におけるセンス電流との干渉を低減することができる。それゆえ、本例のセンスＩＧＢＴ領域８２においては、主電流のセンス電流への干渉を低減することができる。なお、本例においては、全ての第１ゲートトレンチ部６０のＹ軸方向の端部は、Ｘ軸方向に延伸するウェル領域１７‐１よりも内側に位置する。
【００５３】
第２ゲートトレンチ部７０の短手部分７８において、第２ゲートトレンチ部７０内のトレンチ導電部とゲートランナー部５１とは電気的に接続してよい。ゲートランナー部５１は、層間絶縁膜に設けられた開口５４を通じてゲート電極５０‐２に電気的に接続してよい。ゲートランナー部５１は、不純物がドープされたポリシリコン等で形成されてよい。第２ゲートトレンチ部７０および第１ゲートトレンチ部６０には、ゲート電極５０‐２からゲート電位が供給される。
【００５４】
なお、本例においては、ゲート電極５０‐１とゲート電極５０‐２とは、領域Ａ以外の領域において電気的に接続する。他の例においては、ゲート電極５０‐１をなくして、ゲート電極５０‐２のみを設けてもよい。
【００５５】
第２ダミートレンチ部４０は、Ｙ軸方向に延伸してよい。本例の第２ダミートレンチ部４０は、センスＩＧＢＴ領域８２における外側のウェル領域１７‐３において終端する。第２ダミートレンチ部４０のＹ軸方向における終端部の底部は、ウェル領域１７‐３により覆われてよい。
【００５６】
本例において、第２ダミートレンチ部４０は、Ｙ軸方向において境界８５まで延伸し、境界８５において第１ダミートレンチ部３０に電気的に接続されている。それゆえ、本例のダミー電極５６は、第１ダミートレンチ部３０および第２ダミートレンチ部４０の両方と電気的に接続している。これにより、ダミー電極５６を介して主ＩＧＢＴ領域９２の第１ダミートレンチ部３０とセンスＩＧＢＴ領域８２の第２ダミートレンチ部４０とをスクリーニング試験することができる。
【００５７】
また、第１ダミートレンチ部３０および第２ダミートレンチ部４０は、ダミー電極５６を介して共通の１つのダミー電極パッド８６に電気的に接続されている。それゆえ、主ＩＧＢＴ領域９２の第１ダミートレンチ部３０と、センスＩＧＢＴ領域８２の第２ダミートレンチ部４０とで別個のダミー電極パッド８６を設けなくてよい。これにより、別個のダミー電極パッド８６をパッド部８０に配置しなくてよいので、パッドの数の増加を抑えることができ、さらには、半導体基板１０のチップ面積が増大することを防ぐことができる。
【００５８】
本例においては、第２ダミートレンチ部４０と第１ダミートレンチ部３０とは、互いにつながっており、一本のトレンチ部を形成している。これに対して、第１ダミートレンチ部３０と第２ダミートレンチ部４０とが離間されている場合には、両者を電気的に接続するための接続部が半導体基板１０上に必要となる。本例においては、第１ダミートレンチ部３０と第２ダミートレンチ部４０とを電気的に接続するための接続部を半導体基板１０上に設ける必要がないので、当該接続部とＸ軸方向に所定の幅を有しＹ軸方向に延びる接続部６８とがＸ軸方向において短絡するという事態を防ぐことができる。これにより、製造プロセスにおける加工精度が軽減され、歩留まりを向上させることができるという利点を得る。
【００５９】
センスＩＧＢＴ領域８２のエミッタ領域１２、ベース領域１４およびコンタクト領域１６上において、層間絶縁膜は開口６７を有してよい。センスエミッタ電極９６は、開口６７を通じて、半導体基板１０の表面に露出したエミッタ領域１２およびコンタクト領域１６と接触してよい。なお、開口６７においてセンスエミッタ電極９６と半導体基板１０の表面との間には、タングステンで形成されたプラグが設けられてもよい。
【００６０】
本例において、主エミッタ電極９５、ダミー電極５６、ゲート電極５０およびセンスエミッタ電極９６は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域は、アルミニウムまたはアルミニウム‐シリコン合金で形成される。各電極は、アルミニウム等で形成された領域の下にチタンまたはチタン化合物で形成されたバリアメタル層を有してもよい。プラグが設けられる場合には、プラグの下にバリアメタル層が設けられてもよい。
【００６１】
図３は、図２におけるＢ‐Ｂ断面を示す図である。図３は、接続部３８を通るＹ‐Ｚ平面で主ＩＧＢＴ領域９２およびセンスＩＧＢＴ領域８２を切断した断面である。図３において、半導体基板１０は、表面１１、裏面１９、Ｐ＋型のコレクタ領域２２およびＮ＋型のフィールドストップ（ＦＳ）層２０を有する。また、図３において、半導体装置２００は、層間絶縁膜２８、表面１１上の酸化膜２６、および、裏面１９下のコレクタ電極２４を有する。
【００６２】
コレクタ領域２２は、下面が裏面１９に露出してよい。ＦＳ層２０は、Ｚ軸方向において、ドリフト領域１８とコレクタ領域２２との間に位置してよい。ＦＳ層２０は、ベース領域１４の下面から広がる空乏層が、コレクタ領域２２に到達することを防ぐ機能を有してよい。コレクタ領域２２およびＦＳ層２０は、半導体基板１０の所定深さ位置において、Ｘ‐Ｙ平面全体に設けられてよい。
【００６３】
上述のように、第２ゲートトレンチ部７０の短手部分７８は、外側のウェル領域１７‐３中に設けられる。本例の第２ゲートトレンチ部７０は、トレンチ７４、トレンチ絶縁膜７２およびトレンチ導電部７３を含む。トレンチ絶縁膜７２は、トレンチ７４の内壁を覆って形成されてよい。トレンチ絶縁膜７２は、トレンチ７４の内壁の半導体を酸化または窒化して形成してよい。
【００６４】
トレンチ導電部７３は、トレンチ７４内においてトレンチ絶縁膜７２上に形成されてよい。トレンチ絶縁膜７２は、トレンチ導電部７３と半導体基板１０とを電気的に絶縁してよい。トレンチ導電部７３は、不純物が添加されたポリシリコン等の導電材料で形成されてよい。
【００６５】
酸化膜２６は、ゲートランナー部５１および接続部３８と表面１１との間に設けられてよい。酸化膜２６は、トレンチ部に設けられるトレンチ絶縁膜７２と同じタイミングで形成されてもよい。トレンチ絶縁膜７２と表面１１上の酸化膜２６とは、シリコン基板を熱酸化することにより形成した二酸化シリコン膜であってよい。
【００６６】
ゲートランナー部５１は、Ｚ軸方向における酸化膜２６と層間絶縁膜２８との間に位置してよい。ゲートランナー部５１は、層間絶縁膜２８に設けられた開口５４を通じてゲート電極５０‐２と接続してよい。また、ゲートランナー部５１は、第２ゲートトレンチ部７０とＺ軸方向で重なる位置において、トレンチ導電部７３と電気的に接続してよい。本例のゲートランナー部５１とトレンチ導電部７３とは、直接接触する。
【００６７】
図４は、図２におけるＣ‐Ｃ断面を示す図である。図４は、エミッタ領域１２を通るＸ‐Ｚ平面で主ＩＧＢＴ領域９２を切断した断面である。図４において、第１ダミートレンチ部３０は、トレンチ３４、トレンチ絶縁膜３２およびトレンチ導電部３３を含む。同様に、第１ゲートトレンチ部６０は、トレンチ６４、トレンチ絶縁膜６２およびトレンチ導電部６３を含む。図４において、第１ダミートレンチ部３０および第１ゲートトレンチ部６０の上面は、層間絶縁膜２８により覆われる。また、開口６５を通じて、主エミッタ電極９５は、エミッタ領域１２と電気的に接続する。
【００６８】
図５は、図２におけるＤ‐Ｄ断面を示す図である。図５は、コンタクト領域１６を通るＸ‐Ｚ平面でセンスＩＧＢＴ領域８２を切断した断面である。図５において、第２ダミートレンチ部４０は、トレンチ４４、トレンチ絶縁膜４２およびトレンチ導電部４３を含む。同様に、第２ゲートトレンチ部７０は、トレンチ７４、トレンチ絶縁膜７２およびトレンチ導電部７３を含む。図４において、第２ダミートレンチ部４０および第２ゲートトレンチ部７０の上面は、層間絶縁膜２８により覆われる。また、開口６７を通じて、センスエミッタ電極９６は、コンタクト領域１６と電気的に接続する。
【００６９】
図６は、図２におけるＥ‐Ｅ断面を示す図である。図６は、接続部６８を通るＸ‐Ｚ平面でゲート電極５０‐１を切断した断面である。酸化膜２６の上面に接続部６８が設けられる。本例の接続部６８は、ゲート用ブリッジ導電部である。第１ダミートレンチ部３０がゲート電極５０‐１および層間絶縁膜２８の下部に、Ｙ軸方向に沿って形成される。第１ダミートレンチ部３０は、トレンチ３４の側壁および底面に形成されたトレンチ絶縁膜３２と、トレンチ絶縁膜３２に接するトレンチ導電部３３を備える。接続部６８の上面に、層間絶縁膜２８を開口した開口６９が形成される。開口６９を介して、接続部６８とゲート電極５０‐１とが電気的に接続する。第１ダミートレンチ部３０の一部は、ウェル領域１７‐１の内部に形成される。第１ダミートレンチ部３０の底面は、ウェル領域１７‐１の底面より表面１１側に位置してよい。
【００７０】
図７は、スクリーニング試験前における半導体装置２００の一部に対応する回路図である。図７においては、主ＩＧＢＴ領域９２およびセンスＩＧＢＴ領域８２を破線により示す。本例においては、主ＩＧＢＴ領域９２およびセンスＩＧＢＴ領域８２のゲートには、ゲート電極５０（上述のゲート電極５０‐１およびゲート電極５０‐２）を介して共通のゲート電位が供給される。
【００７１】
第１ダミートレンチ部３０および第２ダミートレンチ部４０をキャパシタの記号を用いて示す。第１ダミートレンチ部３０においては、トレンチ絶縁膜３２をキャパシタの誘電体とみなしてよい。また、当該誘電体を挟む２つの電極のうち、一つの電極は主エミッタ電極９５であり、他の電極はトレンチ導電部３３に接続されたダミー電極５６であると見なしてよい。同様に、第２ダミートレンチ部４０においては、誘電体であるトレンチ絶縁膜４２をセンスエミッタ電極９６とダミー電極５６とが挟むと見なしてよい。なお、センスエミッタ電極９６は、センスエミッタパッド８４に接続している。
【００７２】
本例の特徴の１つは、第１ダミートレンチ部３０のトレンチ導電部３３と、第２ダミートレンチ部４０のトレンチ導電部４３とを、共通のダミー電極５６に電気的に接続していることである。これにより、ダミー電極５６を介して共通の１つのダミー電極パッド８６に電気的に接続することができる。
さらに本例においては、第２ダミートレンチ部４０と第１ダミートレンチ部３０とは、互いにつながっており、一本のトレンチ部を形成している。これにより、共通のダミー電極５６へ電気的に接続することを容易にする。
【００７３】
スクリーニング試験は、半導体装置２００の不良検出試験であってよい。スクリーニング試験は、ゲート‐エミッタ間に通常使用時よりも高い電圧を印加することにより、ゲート‐エミッタ間の漏れ電流を測定する試験を含んでよい。また、スクリーニング試験は、ゲートトレンチ部に過大な高電圧を印加した後にゲート洩れ電流を測定する試験を含んでもよい。
【００７４】
ゲート‐エミッタ間の漏れ電流測定により、ゲート電極５０と、主エミッタ電極９５、センスエミッタ電極９６、ベース領域１４または半導体基板１０との短絡による不良を検出することができる。ここで、センスエミッタ電極９６への電圧印加は、センスエミッタパッド８４への電圧印加と等価である。また、ゲート洩れ電流測定により、絶縁膜不良（トレンチ絶縁膜３２、４２、６２および７２が局所的に薄く形成されている、または、これらの膜質が悪いこと）を検出することができる。本例においては、スクリーニング試験の際に、主ＩＧＢＴ領域９２とセンスＩＧＢＴ領域８２とで共通の１つのダミー電極パッド８６を使用する。これにより、別個のダミー電極パッドをパッド部８０に配置しなくてよいので、パッドの数の増加を抑えることができる。
【００７５】
主ＩＧＢＴ領域９２とセンスＩＧＢＴ領域８２とにおける試験条件は異なってよい。例えば、印加する電圧値は同じとしたうえで、相対的に面積が大きい主ＩＧＢＴ領域９２における漏れ電流測定時間を相対的に面積が小さいセンスＩＧＢＴ領域８２における漏れ電流測定時間よりも長くする。
【００７６】
例えば、ダミー電極パッド８６に所定の高電圧を印加して、第１ダミートレンチ部３０について、ダミー電極５６と主エミッタ電極９５との間の漏れ電流測定をする（測定Ａ）。また、例えば、ダミー電極パッド８６に同じ所定の高電圧を印加して、第２ダミートレンチ部４０について、ダミー電極５６とセンスエミッタ電極９６との間の漏れ電流測定をする（測定Ｂ）。この場合に、測定Ａにおける漏れ電流測定時間を、測定Ｂにおける漏れ電流測定時間よりも長くする。測定ＡおよびＢは、共通の一つのダミー電極パッド８６を用いて別々に行うことができる。これにより、第１ダミートレンチ部３０と第２ダミートレンチ部４０とを別々にスクリーニング試験をすることができる。
【００７７】
また、ゲートトレンチ部とダミートレンチ部とにおける試験条件が異なってもよい。具体的には、上面視における領域の面積に応じて、ゲートトレンチ部とダミートレンチ部とにおける試験の条件が異なってもよい。例えば、印加する電圧値は同じとしたうえで、ゲートトレンチ部とダミートレンチ部との面積比と同じ時間比に基づいて、ゲートトレンチ部およびダミートレンチ部の漏れ電流を測定してもよい。例えば、ゲートトレンチ部とダミートレンチ部との面積比が２：１である場合には、ゲートトレンチ部とダミートレンチ部との測定時間比を２：１とする。
【００７８】
また、ゲート電極５０、コレクタ電極２４および主エミッタ電極９５を用いて、第１ゲートトレンチ部６０についてスクリーニング試験を行うことができる。同様に、ゲート電極５０、コレクタ電極２４およびセンスエミッタ電極９６を用いて、第２ゲートトレンチ部７０についてスクリーニング試験を行うことができる。これにより、第１ゲートトレンチ部６０と第２ゲートトレンチ部７０とを別々にスクリーニング試験をすることもできる。
【００７９】
図８は、スクリーニング試験後に主エミッタ電極９５とダミー電極５６とを短絡させた半導体装置２００における、図１の領域Ｂの拡大図である。パッド部８０に接する側の活性部９０の端には、ダミー電極５６と、ゲート電極５０‐１とが配線されている。センスＩＧＢＴ領域８２の一部を囲むように、ゲート電極５０‐２が配線されていてよい。本例のゲート電極５０‐２は、センスＩＧＢＴ領域８２におけるＸ軸方向の負の向きの端部およびＹ軸方向の負の向きの端部に隣接する。ゲート電極５０‐２は、ゲート電極５０‐１に接続している。センスＩＧＢＴ領域８２の上面側に形成されたセンスエミッタ電極９６は、センスエミッタパッド８４と接続している。ダミー電極５６は、ダミー電極パッド８６と接続している。ゲート電極５０‐１は、ダミー電極パッド８６から所定の距離だけ離れ、ダミー電極パッド８６を囲むように配線される。本例のゲート電極５０‐１は、ダミー電極パッド８６におけるＸ軸方向の両端部およびＹ軸方向の負の向きの端部に隣接する。
【００８０】
スクリーニング試験後においては、主エミッタ電極９５とダミー電極５６とを電気的に短絡させてよい。例えば、めっき、二層配線またはワイヤ接続により主エミッタ電極９５とダミー電極５６とを電気的に短絡させる。本例では、めっきにより、主エミッタ電極９５をダミー電極パッド８６に接続することで、主エミッタ電極９５をダミー電極５６と電気的に接続している。これにより、第１ダミートレンチ部３０のトレンチ導電部３３および第２ダミートレンチ部４０のトレンチ導電部４３は、ダミー電極５６およびダミー電極パッド８６を介して、主エミッタ電極９５に電気的に接続する。一般的には、スクリーニング試験後に主エミッタ電極９５とダミー電極５６とを電気的に短絡させてから、必要に応じて所定の製造工程を経て、半導体装置２００を完成させる。
【００８１】
本例において、ダミー電極パッド８６は、Ｘ軸方向においてセンスエミッタパッド８４を間に挟んでセンスＩＧＢＴ領域８２に隣接する。また、ダミー電極パッド８６は、Ｙ軸方向においてＦＷＤ領域９４に隣接する。なお、ＦＷＤ領域９４の上面の全体には、主エミッタ電極９５が設けられる。本例では、Ｙ軸方向おいてＦＷＤ領域９４とダミー電極パッド８６とが隣接するので、主エミッタ電極９５とダミー電極５６とを少なくともダミー電極パッド８６を介して電気的に短絡させることができる。
【００８２】
本例において、ゲート電極５０‐１は、めっきまたは二層配線等によってダミー電極５６およびダミー電極パッド８６と接続しないように、ダミー電極パッド８６から所定の距離だけ離し、ダミー電極パッド８６を迂回して配線される。これにより、スクリーニング試験後において、ゲート電極５０と主エミッタ電極９５とを接続すること無く、主エミッタ電極９５とダミー電極５６とを電気的に短絡させることができる。
なお、図８の例に限らず、ゲート電極５０と主エミッタ電極９５とを接続すること無く、主エミッタ電極９５とダミー電極５６とを電気的に短絡させることができれば、各電極やパッド等の配置および配線を種々変更することが可能である。一例として、ゲート電極５０‐１を、アルミニウムまたはアルミニウム合金を用いずにポリシリコンのみで形成する場合は、ダミー電極パッド８６を迂回せずに、一点破線のようにしてよい。すなわち、ダミー電極５６とダミー電極パッド８６をブリッジ状に接続するブリッジ部を、例えばアルミニウム合金で形成する。当該ブリッジ部の下に、層間絶縁膜を挟んで、ポリシリコンのゲート電極５０‐１を図８の一点破線のように形成してもよい。
【００８３】
図９は、スクリーニング試験後に主エミッタ電極９５とダミー電極５６とを短絡させた半導体装置２００の一部に対応する回路図である。スクリーニング試験後においては、主エミッタ電極９５とダミー電極５６とが電気経路Ａにより短絡されてよい。一例として、主エミッタ電極９５とダミー電極５６とを近接に配置し、めっきで接続してよい。これに代えて、スクリーニング試験後においては、主エミッタ電極９５とダミー電極パッド８６とが電気経路Ｂにより短絡されてもよい。短絡の手段は、上述または図８のようにめっきまたはワイヤ接続であってよい。
【００８４】
図１０は、第２実施形態における領域Ａの拡大図である。本例においては、第１ダミートレンチ部３０の外側の端部は、ウェル領域１７‐１で終端する。また、第２ダミートレンチ部４０の内側の端部は、ウェル領域１７‐２で終端する。そして、第１ダミートレンチ部３０と第２ダミートレンチ部４０とが、半導体基板上に設けられた接続部４８により電気的に互いに接続されている。
なお、接続部４８は、第１ダミートレンチ部３０がＹ軸方向において終端する終端部分のトレンチ導電部３３と、第２ダミートレンチ部４０がＹ軸方向において終端する終端部分のトレンチ導電部４３とを、導電材料でブリッジ状に接続してよい。本例の接続部４８は、第１ダミートレンチ部３０および第２ダミートレンチ部４０を接続するダミー用ブリッジ導電部の一例である。
【００８５】
これに対して、第１ゲートトレンチ部６０はＹ軸方向において境界８５まで延伸し、境界８５において第２ゲートトレンチ部７０と電気的に接続されてよい。本例においては、第１ゲートトレンチ部６０と第２ゲートトレンチ部７０とは、互いにつながっており、連続したトレンチ部を形成している。それゆえ、第１ゲートトレンチ部６０および第２ゲートトレンチ部７０上には、接続部６８は設けられない。これに代えて、本例においては、ウェル領域１７‐１に位置する第１ゲートトレンチ部６０上に接続部１６８および開口１６９が設けられる。係る点が第１実施形態と異なる。本例においても、第１実施形態と同じ有利な効果を得ることができる。
【００８６】
図１１は、図１０におけるＦ‐Ｆ断面を示す図である。図１１は、接続部４８および接続部１６８を通るＸ‐Ｚ平面でゲート電極５０‐１を切断した断面である。ウェル領域１７‐１の上面に酸化膜２６を挟んで、接続部４８が設けられる。本例の接続部４８は、ダミー用ブリッジ導電部である。第１ゲートトレンチ部６０がゲート電極５０‐１および層間絶縁膜２８の下部に、Ｙ軸方向に沿って形成される。第１ゲートトレンチ部６０は、トレンチ６４の側壁および底面に形成されたトレンチ絶縁膜６２と、トレンチ絶縁膜６２に接するトレンチ導電部６３を備える。第１ゲートトレンチ部６０の一部の上面側に、接続部１６８が形成される。接続部１６８は、トレンチ絶縁膜６２が半導体基板１０の表面１１に延在した酸化膜２６を挟んで、半導体基板１０の表面１１上に形成される。接続部１６８は、トレンチ導電部６３と接続する。接続部１６８の上面に、層間絶縁膜２８を開口した開口１６９が形成される。開口１６９を介して、接続部１６８とゲート電極５０‐１とが電気的に接続する。第１ゲートトレンチ部６０の一部は、ウェル領域１７‐１の内部に形成される。第１ゲートトレンチ部６０の底面は、ウェル領域１７‐１の底面より表面１１側に位置してよい。
【００８７】
図１２は、第３実施形態における領域Ａの拡大図である。本例においては、第１ダミートレンチ部３０および第２ダミートレンチ部４０は、第１実施形態と同様に互いにつながっている。さらに、第１ゲートトレンチ部６０および第２ゲートトレンチ部７０は、第２実施形態と同様に互いにつながっている。係る点が第１および第２実施形態と異なるが、本例においても、第１および第２実施形態と同じ有利な効果を得ることができる。
【００８８】
図１３Ａは、第４実施形態における半導体装置４００の上面視図である。本例の活性部９０は、温度センス部１１０および温度センス配線部１１２を有する。また、本例のパッド部８０は、ケルビンパッド８９（ＫＥ）および検知部１１８をさらに有する。温度センス配線部１１２は、アノード配線１１４とカソード配線１１６とを含んでよい。図１３Ａにおいて、アノード配線１１４およびカソード配線１１６を破線で示す。アノード配線はアノードパッド１１５に接続し、カソード配線１１６はカソードパッド１１７に接続してよい。さらに、図１３Ａにおいては、ゲート電極５０およびゲートランナー部５１と、ダミー電極５６およびダミーランナー部５９とを示す。
【００８９】
本例のダミー電極５６は、各々Ｘ軸方向に延伸する直線部１５６‐１、１５６‐２、１５６‐３および１５６‐４と、各々Ｙ軸方向に延伸する直線部１５６‐５および１５６‐６と、突出部５８とを有する。本例の直線部１５６‐１および１５６‐２は、Ｘ軸方向において直線部１５６‐５から直線部１５６‐６まで連続的に延伸する。これに対して、直線部１５６‐３は、温度センス配線部１１２において互いに分離している直線部１５６‐３ａと直線部１５６‐３ｂとを含む。直線部１５６‐４は、Ｘ軸方向において互いに分離する直線部１５６‐４ａと直線部１５６‐４ｂと直線部１５６‐４ｃとを含む。直線部１５６‐４ａと直線部１５６‐４ｂと間の離間部分には、主エミッタ電極９５が設けられてよい。
【００９０】
ダミー電極５６の直線部１５６‐４と主エミッタ電極９５とが電気的に短絡しないように、ダミーランナー部５９‐１は、直線部１５６‐４ａと直線部１５６‐４ｂとを接続してよい。本例のダミーランナー部５９‐１は、層間絶縁膜２８を介して主エミッタ電極９５の下方に設けられる。ダミーランナー部５９は、層間絶縁膜２８と表面１１との間に設けられるポリシリコン層であってよい。後述するように、主エミッタ電極９５は、ケルビンパッド８９からＹ軸正方向に延伸し、ダミーランナー部５９‐１上を通過し、ＦＷＤ領域９４に到達してよい。
【００９１】
直線部１５６‐４ｂと直線部１５６‐４ｃとの間の離間部分には、温度センス配線部１１２が設けられてよい。ダミーランナー部５９‐２は、直線部１５６‐４ｂと直線部１５６‐４ｃとを接続してよい。ダミーランナー部５９‐２は、層間絶縁膜２８を介して温度センス配線部１１２の下方に設けられてよい。
【００９２】
ダミー電極５６の突出部５８は、直線部１５６‐４ａからＹ軸方向に突出してよい。本例の突出部５８は、直線部１５６‐４ａからダミー電極パッド８６へＹ軸負方向に延伸する。突出部５８は、Ｚ軸方向においてダミー電極パッド８６と重なってよいし、重ならなくてもよい。突出部５８とダミー電極パッド８６とが重なる場合に、突出部５８は、ダミー電極パッド８６と直接接続してよい。突出部５８とダミー電極パッド８６とが重ならない場合に、突出部５８は、めっき、二層配線またはワイヤ接続により、ダミー電極パッド８６と電気的に短絡してよい。
【００９３】
本例のゲート電極５０は、各々Ｘ軸方向に延伸する直線部１５０‐１および１５０‐３と、各々Ｙ軸方向に延伸する直線部１５０‐２および１５０‐４と、延伸部１５１と、突出部１５２と、幅広部１５３とを有する。本例の直線部１５０‐１および１５０‐３は、直線部１５０‐２から直線部１５０‐４までＸ軸方向に連続的に延伸する。ただし、直線部１５０‐３と、延伸部１５１と、突出部１５２と、幅広部１５３とは、パッド部８０に設けられる。また、直線部１５０‐４の一部も、パッド部８０に設けられる。
【００９４】
本例の突出部１５２は、直線部１５０‐４から突出する。突出部１５２は、直線部１５０‐４からＸ軸正方向に突出し、Ｙ軸方向に９０度曲がってＹ軸正方向に延伸し、さらにＸ軸方向に９０度曲がってＸ軸正方向に延伸してよい。本例の突出部１５２は、ダミー電極パッド８６を回避するように、ダミー電極５６の突出部５８近傍まで延伸する。
【００９５】
延伸部１５１は、ゲートパッド８８およびセンスＩＧＢＴ領域８２に対してＹ軸正方向に隣接して、Ｘ軸正方向に延伸してよい。本例の延伸部１５１は、直線部１５０、突出部１５２および幅広部１５３から離間した、ゲート電極５０の島状の部分である。ただし、延伸部１５１は、ゲートランナー部５１‐１を介して突出部１５２と電気的に接続する。また、延伸部１５１は、ゲートランナー部５１‐２を介して幅広部１５３と電気的に接続する。本例の幅広部１５３は、直線部１５０‐２と１５０‐３との角部に設けられた部分であり、個々のパッド部に比べて大きな面積を有する部分である。延伸部１５１は、ゲートパッド８８にも電気的に接続する。
【００９６】
本例のゲートランナー部５１は、ゲートランナー部５１‐１、５１‐２、５１‐３および５１‐４を含む。理解を容易にするために図面においては直線部１５０の下方において延伸するゲートランナー部５１を省略するが、ゲートランナー部５１は直線部１５０‐１から１５０‐４の下方において環状に設けられてよい。本例のゲートランナー部５１は、ダミーランナー部５９と同様に、層間絶縁膜２８と表面１１との間に設けられるポリシリコン層であってよい。ゲートランナー部５１‐３は、Ｙ軸方向において直線部１５０‐１と温度センス部１１０との間に設けられる。ゲートランナー部５１‐３は、直線部１５０‐２から１５０‐４までＸ軸方向に延伸する。ゲートランナー部５１‐３は、層間絶縁膜２８を間に挟んでダミー電極５６の直線部１５６‐２の下方に設けられる。つまり、ゲートランナー部５１‐３と直線部１５６‐２とはＺ軸方向において重なっているが、互いに電気的に絶縁されている。
【００９７】
本例のゲートランナー部５１‐４は、Ｙ軸方向においてゲートランナー部５１‐３とゲートランナー部５１‐１および５１‐２との間に設けられる。ゲートランナー部５１‐４は、温度センス配線部１１２から直線部１５０‐４まで延伸するゲートランナー部５１‐４ａと、直線部１５０‐２から温度センス配線部１１２まで延伸するゲートランナー部５１‐４ｂとを有する。本例のゲートランナー部５１‐４は、温度センス配線部１１２において、途切れている。ゲートランナー部５１‐４とダミー電極５６の直線部１５６‐３とはＺ軸方向において重なっているが、互いに電気的に絶縁されている。
【００９８】
センスＩＧＢＴ領域８２は、Ｙ軸方向において、ダミー電極５６およびゲート電極５０を間に挟んで主ＩＧＢＴ領域９２と隣接してよい。本例のセンスＩＧＢＴ領域８２は、Ｙ軸正方向において、ゲート電極５０の延伸部１５１と、ダミー電極５６の直線部１５６‐４ｃとを間に挟んで主ＩＧＢＴ領域９２と隣接する。
【００９９】
センスＩＧＢＴ領域８２の第２ダミートレンチ部４０は、ダミー電極５６に電気的に接続してよい。本例において、センスＩＧＢＴ領域８２の第２ダミートレンチ部４０のトレンチ導電部４３は、ダミー電極５６の直線部１５６‐４ｃに電気的に接続する。第２ダミートレンチ部４０は、上述の図２、図１０および図１２の態様で、ダミー電極５６に電気的に接続してよい。
【０１００】
図１３Ｂは、第４実施形態における主エミッタ電極９５の配置を示す図である。図１３Ｂにおいては、主エミッタ電極９５が設けられる範囲を太線で囲って示す。本例の主エミッタ電極９５は、複数の領域に分割されている。分割されている主エミッタ電極９５のそれぞれの領域は、その上方に形成されためっき層またはワイヤ等により、互いに接続されてよい。
【０１０１】
主エミッタ電極９５は、第１の領域１９５‐１と、第２の領域１９５‐２と、第３の領域１９５‐３とを含む。第１の領域１９５‐１は、複数の領域１９５のうち最もＸ軸正方向に位置してよい。本例の第１の領域１９５‐１は、Ｙ軸方向においてダミー電極５６の直線部１５６‐１と１５６‐２との間に設けられる。本例の第１の領域１９５‐１は、Ｙ軸方向に比べてＸ軸方向に長い矩形形状を有する。
【０１０２】
本例の第２の領域１９５‐２は、Ｙ軸方向においてダミー電極５６の直線部１５６‐２と１５６‐３との間に設けられる。本例の第２の領域１９５‐２は、温度センス部１１０および温度センス配線部１１２から離間し、温度センス部１１０および温度センス配線部１１２を迂回するように配置される。
【０１０３】
第３の領域１９５‐３は、複数の領域１９５のうち最もＸ軸負方向に位置してよい。本例の第３の領域１９５‐３は、Ｙ軸方向においてダミー電極５６の直線部１５６‐３と１５６‐４との間に設けられる。本例の第３の領域１９５‐３は、Ｘ軸方向において温度センス配線部１１２により分断された第３の領域１９５‐３ａおよび１９５‐３ｂを含む。第３の領域１９５‐３ａおよび１９５‐３ｂは、ともにＹ軸方向に比べてＸ軸方向に長い矩形形状を有する。ただし、本例において、第３の領域１９５‐３ａは、ダミーランナー部５９‐１をＹ軸方向に横切り、ケルビンパッド８９の上方まで延伸する。
【０１０４】
図１４は、第５実施形態における半導体装置５００の上面視図である。本例おいては、ダミー電極５６、ダミーランナー部５９、ゲート電極５０、ゲートランナー部５１およびパッド部８０の構成および配置が第４実施形態と異なる。
【０１０５】
本例のダミー電極５６は、Ｘ軸方向において互いに分離された直線部１５６‐２ａ、１５６‐２ｂおよび１５６‐２ｃを有する。直線部１５６‐２ａと１５６‐２ｂとはダミーランナー部５９‐３により電気的に接続され、直線部１５６‐２ｂと１５６‐２ｃとはダミーランナー部５９‐４により電気的に接続される。ダミーランナー部５９‐３はＹ軸方向において互いに離間したダミーランナー部５９‐３ａおよび５９‐３ｂを含む。同様に、ダミーランナー部５９‐４はＹ軸方向において互いに離間したダミーランナー部５９‐４ａおよび５９‐４ｂを含む。また、直線部１５６‐２ａは直線部１５６‐６に接続し、直線部１５６‐２ｃは直線部１５６‐５に接続する。
【０１０６】
さらに、本例のダミー電極５６は、Ｘ軸方向において互いに分離された直線部１５６‐３ｄ、１５６‐３ｅ、１５６‐３ｆおよび１５６‐３ｇを有する。直線部１５６‐３ｄ、１５６‐３ｅ、１５６‐３ｆおよび１５６‐３ｇは、ダミーランナー部５９‐５により電気的に接続される。本例のダミーランナー部５９‐５は、ダミーランナー部５９‐５ａおよび５９‐５ｂを含む。本例のダミーランナー部５９‐５ａおよび５９‐５ｂは、Ｙ軸方向においてゲートランナー部５１‐４を間に挟む。また、本例のダミーランナー部５９‐５ａおよび５９‐５ｂは、温度センス配線部１１２の下方に位置する。
【０１０７】
さらに、本例のダミー電極５６は、Ｘ軸方向において互いに分離された直線部１５６‐４ｄ、１５６‐４ｅおよび１５６‐４ｆを有する。直線部１５６‐４ｄと１５６‐４ｅとはダミーランナー部５９‐６により電気的に接続される。ダミーランナー部５９‐６は、温度センス配線部１１２の下方に位置する。直線部１５６‐４ｅと１５６‐４ｆとはダミーランナー部５９‐７により電気的に接続される。また、直線部１５６‐４ｄは直線部１５６‐６に接続し、直線部１５６‐４ｆは直線部１５６‐５に接続する。
【０１０８】
さらに、本例のダミー電極５６は、直線部１５６‐４ｆからＹ軸負方向に突出する突出部５８を有する。突出部５８は直線部１５６‐４ｆからダミー電極パッド８６まで延伸してよい。加えて、本例のダミー電極５６は、延伸部５７を有する。延伸部５７は、センスＩＧＢＴ領域８２に対して主ＩＧＢＴ領域９２とは反対側に設けられてよい。本例の延伸部５７は、ダミー電極パッド８６、ケルビンパッド８９、センスエミッタパッド８４およびセンスＩＧＢＴ領域８２と、ゲート電極５０の直線部１５０‐３との間をＸ軸方向に延伸する。
【０１０９】
延伸部５７は、センスＩＧＢＴ領域８２における第２ダミートレンチ部４０と、ダミー電極パッド８６とに電気的に接続してよい。延伸部５７の一部は、Ｙ軸方向に突出してもよい。より具体的には、ダミー電極パッド８６の近傍における延伸部５７の一部は、Ｙ軸正方向に突出してよい。Ｙ軸正方向に突出した延伸部５７の一部は、Ｚ軸方向においてダミー電極パッド８６と重なってよいし、重ならなくてもよい。図１４の例では、延伸部５７の一部がＹ軸正方向に突出し、かつＺ軸方向においてダミー電極パッド８６と重なっている。
【０１１０】
同様に、延伸部５７の他の一部は、Ｙ軸方向に突出してもよい。より具体的には、センスＩＧＢＴ領域８２の近傍における延伸部５７の他の一部は、Ｙ軸正方向に突出してよい。Ｙ軸正方向に突出した延伸部５７の他の一部は、Ｚ軸方向においてセンスＩＧＢＴ領域８２の第２ダミートレンチ部４０と重なってよいし、重ならなくてもよい。なお、ダミー電極パッド８６および第２ダミートレンチ部４０と、延伸部５７とがＺ軸方向において重ならない場合に、めっき、二層配線またはワイヤ接続により、ダミー電極パッド８６と延伸部５７とが電気的に短絡してよく、第２ダミートレンチ部４０と延伸部５７とが電気的に短絡してよい。
【０１１１】
本例におけるセンスＩＧＢＴ領域８２の第２ダミートレンチ部４０は、Ｙ軸正方向においてダミー電極５６の直線部１５６‐４ｅと電気的に接続し、Ｙ軸負方向においてダミー電極５６の延伸部５７と電気的に接続することができる。本例においては、このように、第２ダミートレンチ部４０とダミー電極５６とをＹ軸方向の２つの異なる領域において電気的に接続する。これにより、第２ダミートレンチ部４０とダミー電極５６とをＹ軸方向の１つの領域において電気的に接続する場合（例えば、Ｙ軸正方向において第２ダミートレンチ部４０と直線部１５６‐４とを電気的に接続する場合）に比べて、第２ダミートレンチ部４０の電位上昇を抑えることができる。
【０１１２】
上述のように、センスＩＧＢＴ領域８２に流れるセンス電流は、主ＩＧＢＴ領域９２に流れる主電流に比べて十分に小さい。本例においては、第２ダミートレンチ部４０の電位上昇を抑えることにより、センス電流と主電流との比であるセンス比をより安定させることができる。安定したセンス比を得ることは、センス電流に基づき主電流を適切にフィードバック制御する場合に有効となり得る。
【０１１３】
図１５は、図１４における領域Ｇの拡大図である。図１５は、図２に類似する。ただし、図１５においては、センスエミッタ電極９６がＹ軸正方向に縮小し、ウェル領域１７‐３上にはダミー電極５６の延伸部５７が設けられる。また、延伸部５７と第２ダミートレンチ部４０とが交差する領域にも、接続部３８および開口３９が設けられる。本例において、延伸部５７と接続部３８とは、開口３９を通じて電気的に接続する。このように、第２ダミートレンチ部４０は、ダミー電極５６の直線部１５６‐４ｅとダミー電極５６の延伸部５７とにおいて、ダミー電極５６と電気的に接続することができる。なお、ダミー電極５６延伸部５７とゲートランナー部５１‐５とは、層間絶縁膜２８により互いに電気的に分離されている。
【０１１４】
図１６は、図１５におけるＨ‐Ｈ断面を示す図である。図１６は、図３に示すＢ‐Ｂ断面に類似する。ただし、図１６においては、ダミー電極５６の延伸部５７と第２ダミートレンチ部４０とが交差する領域にも、酸化膜２６および接続部３８が設けられる。
【０１１５】
図１７は、第５実施形態の第１変形例における領域Ｇの拡大図である。図１７は、図１０に類似する。ただし、図１７においては、センスエミッタ電極９６がＹ軸正方向に縮小し、ウェル領域１７‐３上にはダミー電極５６の延伸部５７が設けられる。また、延伸部５７と第２ダミートレンチ部４０とが交差する領域にも、接続部３８および開口３９が設けられる。本例において、延伸部５７と接続部３８とは、開口３９を通じて電気的に接続する。このように、第２ダミートレンチ部４０は、ダミー電極５６の直線部１５６‐４ｅとダミー電極５６の延伸部５７とにおいて、ダミー電極５６と電気的に接続することができる。
【０１１６】
図１８は、図１７におけるＩ‐Ｉ断面を示す図である。図１８は、図１６に類似する。ただし、酸化膜２６および接続部３８が、ウェル領域１７‐１および１７‐２にまたがって設けられる点が異なる。
【０１１７】
図１９は、第５実施形態の第２変形例における領域Ｇの拡大図である。図１９は、図１２に類似する。ただし、図１９においては、センスエミッタ電極９６がＹ軸正方向に縮小し、ウェル領域１７‐３上にはダミー電極５６の延伸部５７が設けられる。また、延伸部５７と第２ダミートレンチ部４０とが交差する領域にも、接続部３８および開口３９が設けられる。本例において、延伸部５７と接続部３８とは、開口３９を通じて電気的に接続する。このように、第２ダミートレンチ部４０は、ダミー電極５６の直線部１５６‐４ｅとダミー電極５６の延伸部５７とにおいて、ダミー電極５６と電気的に接続することができる。
【０１１８】
図２０は、第６実施形態における半導体装置６００の上面視図である。本例は、ゲート電極５０、ゲートランナー部５１、ダミー電極５６およびダミーランナー部５９の配置が第４および第５実施形態と異なる。本例においても第５実施形態と同様に、第２ダミートレンチ部４０の電位上昇を抑えることにより、センス電流と主電流との比であるセンス比をより安定させることができる。
【０１１９】
第４および第５実施形態において、ダミー電極５６の直線部１５６‐２および１５６‐３の直下においては、ゲート電位はゲートランナー部５１‐３および５１‐４により供給される。しかしながら、本例においては、ゲートランナー部５１‐３および５１‐４に加えて、ゲートランナー部５１よりも低抵抗であるゲート電極５０の直線部１５０‐５および１５０‐６を主として用いる。これにより、ゲート電位の信号遅延を低減することができる。
【０１２０】
本例のダミー電極５６の直線部１５６‐３は、直線部１５６‐３ａから１５６‐３ｄの上部と、直線部１５６‐３ｅから１５６‐３ｈの下部とを有する。直線部１５６‐３ａ、１５６‐３ｂ、１５６‐３ｃおよび１５６‐３ｄは、ダミーランナー部５９‐４により互いに電気的に接続される。また、直線部１５６‐３ｅ、１５６‐３ｆ、１５６‐３ｇおよび１５６‐３ｈは、ダミーランナー部５９‐３により互いに電気的に接続される。
【０１２１】
本例において、直線部１５６‐３ｂ、１５６‐３ｃ、１５６‐３ｆおよび１５６‐３ｇは、温度センス配線部１１２近傍の島状部分である。ダミーランナー部５９‐３および５９‐４は、温度センス配線部１１２の下方においてＸ軸方向に延伸してよい。
【０１２２】
本例のダミー電極５６の直線部１５６‐２は、直線部１５６‐２ａから１５６‐２ｃの上部と、直線部１５６‐２ｄから１５６‐２ｇの下部とを有する。直線部１５６‐２ａと１５６‐２ｂとは、ダミーランナー部５９‐６ａにより互いに電気的に接続される。また、直線部１５６‐２ｂと１５６‐２ｃとは、ダミーランナー部５９‐６ｂにより互いに電気的に接続される。
【０１２３】
また、直線部１５６‐２ｄと１５６‐２ｅとは、ダミーランナー部５９‐５ａにより互いに電気的に接続される。また、直線部１５６‐２ｆと１５６‐２ｇとは、ダミーランナー部５９‐５ｂにより互いに電気的に接続される。なお、直線部１５６‐２ｅと１５６‐２ｆとの間には、ゲート電極５０迂回部１５４が位置する。
【０１２４】
本例のダミーランナー部５９は、ダミーランナー部５９‐７ａから５９‐７ｄを含む。ダミーランナー部５９‐７ａは、Ｙ軸方向においてダミー電極５６の直線部１５６‐６ａと１５６‐６ｂとを電気的に接続してよい。同様に、ダミーランナー部５９‐７ｂは、Ｙ軸方向において直線部１５６‐５ａと１５６‐５ｂとを電気的に接続してよい。また、ダミーランナー部５９‐７ｃは、Ｙ軸方向において直線部１５６‐６ｂと１５６‐６ｃとを電気的に接続してよい。さらに、ダミーランナー部５９‐７ｄは、Ｙ軸方向において直線部１５６‐５ｂと１５６‐５ｃとを電気的に接続してよい。なお、本例においては、ダミー電極５６の直線部１５６‐４ａと１５６‐４ｂとの間の離間部分における、温度センス配線部１１２の下方の領域にダミーランナー部５９‐２を設けない。
【０１２５】
本例のゲート電極５０は、直線部１５０‐１から１５０‐６と、延伸部１５１と、幅広部１５３と、迂回部１５４とを有する。直線部１５０‐５は、Ｙ軸方向においてダミー電極５６の直線部１５６‐２ａから１５６‐２ｃと直線部１５６‐２ｄから１５６‐２ｇとの間に位置する。直線部１５０‐５は、直線部１５０‐５ａ、１５０‐５ｂおよび１５０‐５ｃを含んでよい。本例において、直線部１５０‐５ａと１５０‐５ｂとはゲートランナー部５１‐３ａにより電気的に接続され、直線部１５０‐５ｂと１５０‐５ｃとはゲートランナー部５１‐３ｂにより電気的に接続される。
【０１２６】
同様に、直線部１５０‐６は、Ｙ軸方向においてダミー電極５６の直線部１５６‐３ａから１５６‐３ｄと直線部１５６‐３ｅから１５６‐３ｈとの間に位置する。直線部１５０‐６は、直線部１５０‐６ａおよび１５０‐６ｂを含んでよい。本例において、直線部１５０‐６ａはゲートランナー部５１‐４ａにより迂回部１５４‐ｄ１に電気的に接続され、直線部１５０‐６ｂはゲートランナー部５１‐４ｂにより迂回部１５４‐ｄ２に電気的に接続される。
【０１２７】
本例の迂回部１５４は、それぞれ迂回部１５４の一部である、迂回部１５４‐ａから１５４‐ｆを含む。本例の迂回部１５４‐ａは、幅広部１５３と迂回部１５４‐ｂ１とを接続する左足部である。また、本例の迂回部１５４‐ｅは、突出部１５２から延伸するゲートランナー部５１‐１と迂回部１５４‐ｂ３とを接続する右足部である。本例の迂回部１５４‐ｂは、左側部に対応する迂回部１５４‐ｂ１と、頂部に対応する迂回部１５４‐ｂ２と、右側部に対応する迂回部１５４‐ｂ３とを含む。
【０１２８】
迂回部１５４‐ｄ１は、Ｘ軸方向において迂回部１５４‐ｂ１に接続する。また、迂回部１５４‐ｄ１と、直線部１５０‐６ａとはゲートランナー部５１‐４ａにより接続される。同様に、迂回部１５４‐ｄ２は、Ｘ軸方向において迂回部１５４‐ｂ３に接続する。また、迂回部１５４‐ｄ２と、直線部１５０‐６ｂとはゲートランナー部５１‐４ｂにより接続される。
【０１２９】
迂回部１５４‐ｃは、迂回部１５４‐ｂ２と直線部１５０‐５ｂとに接続する。迂回部１５４‐ｃは、迂回部１５４‐ｂ２と直線部１５０‐５ｂとの間においてＹ軸方向に延伸する。迂回部１５４‐ｆは、迂回部１５４‐ｅに接続し、迂回部１５４‐ｅからＹ軸負方向に延伸する。迂回部１５４‐ｆは、ゲートパッド８８に電気的に接続してよい。本例の迂回部１５４‐ｆは、ゲートパッド８８に向かってＹ軸負方向に延伸する。
【０１３０】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【０１３１】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順序で実施することが必須であることを意味するものではない。
【符号の説明】
【０１３２】
１０・・半導体基板、１１・・表面、１２・・エミッタ領域、１４・・ベース領域、１６・・コンタクト領域、１７・・ウェル領域、１８・・ドリフト領域、１９・・裏面、２０・・ＦＳ層、２２・・コレクタ領域、２４・・コレクタ電極、２６・・酸化膜、２８・・層間絶縁膜、３０・・第１ダミートレンチ部、３２・・トレンチ絶縁膜、３３・・トレンチ導電部、３４・・トレンチ、３８・・接続部、３９・・開口、４０・・第２ダミートレンチ部、４２・・トレンチ絶縁膜、４３・・トレンチ導電部、４４・・トレンチ、４８・・接続部、５０・・ゲート電極、５１・・ゲートランナー部、５４・・開口、５６・・ダミー電極、５７・・延伸部、５８・・突出部、５９・・ダミーランナー部、６０・・第１ゲートトレンチ部、６２・・トレンチ絶縁膜、６３・・トレンチ導電部、６４・・トレンチ、６５・・開口、６７・・開口、６８・・接続部、６９・・開口、７０・・第２ゲートトレンチ部、７２・・トレンチ絶縁膜、７３・・トレンチ導電部、７４・・トレンチ、７６・・長手部分、７７・・端部、７８・・短手部分、７９・・湾曲部、８０・・パッド部、８２・・センスＩＧＢＴ領域、８４・・センスエミッタパッド、８５・・境界、８６・・ダミー電極パッド、８８・・ゲートパッド、８９・・ケルビンパッド、９０・・活性部、９２・・主ＩＧＢＴ領域、９４・・ＦＷＤ領域、９５・・主エミッタ電極、９６・・センスエミッタ電極、１００・・エッジ終端部、１１０・・温度センス部、１１２・・温度センス配線部、１１４・・アノード配線、１１５・・アノードパッド、１１６・・カソード配線、１１７・・カソードパッド、１１８・・検知部、１５０・・直線部、１５１・・延伸部、１５２・・突出部、１５３・・幅広部、１５４・・迂回部、１５６・・直線部、１６８・・接続部、１６９・・開口、１９５・・領域、２００、４００、５００、６００・・半導体装置
【図１】
2018157192.tif 000003
【図２】
2018157192.tif 000004
【図３】
2018157192.tif 000005
【図４】
2018157192.tif 000006
【図５】
2018157192.tif 000007
【図６】
2018157192.tif 000008
【図７】
2018157192.tif 000009
【図８】
2018157192.tif 000010
【図９】
2018157192.tif 000011
【図１０】
2018157192.tif 000012
【図１１】
2018157192.tif 000013
【図１２】
2018157192.tif 000014
【図１３Ａ】
2018157192.tif 000015
【図１３Ｂ】
2018157192.tif 000016
【図１４】
2018157192.tif 000017
【図１５】
2018157192.tif 000018
【図１６】
2018157192.tif 000019
【図１７】
2018157192.tif 000020
【図１８】
2018157192.tif 000021
【図１９】
2018157192.tif 000022
【図２０】
2018157192.tif 000023