(57)【要約】【課題】スイッチング電源装置の動作状態にかかわらず良好な同期整流動作を実現することができる同期整流素子駆動装置及び同期整流素子駆動方法を提供する。【解決手段】スイッチング電源装置１におけるトランスＴの２次巻線Ｎｓの電圧を整流する同期整流素子Ｑ２を駆動する同期整流素子Ｑ２駆動装置であって、同期整流素子Ｑ２の両端電圧に基づいて同期整流素子Ｑ２のオンタイミングを検知する第１コンパレータＣＰ１と、２次巻線Ｎｓの電圧変動の基準タイミングを検知する第２コンパレータＣＰ２と、第２コンパレータＣＰ２によって検知された基準タイミングから予め設定された判定期間以内であることを条件に、第１コンパレータＣＰ１によって検知されたオンタイミングで同期整流素子Ｑ２をターンオンさせるパルス生成器１１及び駆動回路１２とを備えている。【選択図】図２
2018057132.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング電源装置におけるトランスの２次巻線の電圧を整流する同期整流素子を駆動する同期整流素子駆動装置であって、
前記同期整流素子の両端電圧に基づいて前記同期整流素子のオンタイミングを検知する第１検知部と、
前記２次巻線の電圧変動の基準タイミングを検知する第２検知部と、
前記第２検知部によって検知された前記基準タイミングから予め設定された判定期間以内であることを条件に、前記第１検出部によって検知された前記オンタイミングで前記同期整流素子をターンオンさせる制御部と、を具備することを特徴とする同期整流素子駆動装置。
【請求項２】
前記第２検知部は、前記２次巻線が整流可能な電圧極性に極性反転するタイミングを前記基準タイミングとして検知することを特徴とする請求項１記載の同期整流素子駆動装置。
【請求項３】
前記第１検知部は、前記同期整流素子の両端電圧をターンオン基準電圧と比較することで前記オンタイミングを検知し、
前記第２検知部は、前記同期整流素子の両端電圧を前記ターンオン基準電圧とは異なる第１基準電圧と比較することで前記基準タイミングを検知することを特徴とする請求項１記載の同期整流素子駆動装置。
【請求項４】
前記スイッチング電源装置の出力電圧を分圧して抵抗分圧信号を生成する分圧部を具備し、
前記第２検知部は、前記同期整流素子の両端電圧を前記抵抗分圧信号と比較することで前記基準タイミングを検知することを特徴とする請求項１記載の同期整流素子駆動装置。
【請求項５】
前記同期整流素子の両端に接続されたコンデンサと抵抗とからなる直列回路を具備し、
前記第２検知部は、前記直列回路における前記コンデンサと前記抵抗との接続点の電圧と第２基準電圧とを比較することで前記基準タイミングを検知することを特徴とする請求項１記載の同期整流素子駆動装置。
【請求項６】
スイッチング電源装置におけるトランスの２次巻線の電圧を整流する同期整流素子を駆動する同期整流素子駆動装置であって、
前記同期整流素子の両端電圧をターンオン基準電圧と比較することで前記同期整流素子のオンタイミングを検知すると共に、前記同期整流素子の両端電圧をターンオフ基準電圧と比較することで前記同期整流素子のオフタイミングを検知する第１検知部と、
前記第１検知部によって検知された前記オンタイミングから前記オフタイミングまでの期間を同期整流期間とし、前記同期整流素子のオン期間を１周期前の前記同期整流期間よりも短い期間に制限する最大オンタイム制限信号を生成する最大オンタイム生成部と、
前記最大オンタイム制限信号乃至は前記オフタイミングに基づいて前記同期整流素子をターンオフさせる制御部と、を具備することを特徴とする同期整流素子駆動装置。
【請求項７】
スイッチング電源装置におけるトランスの２次巻線の電圧を整流する同期整流素子を駆動する同期整流素子駆動装置であって、
前記同期整流素子の両端電圧をターンオン基準電圧と比較することで前記同期整流素子のオンタイミングを検知すると共に、前記同期整流素子の両端電圧をターンオフ基準電圧と比較することで前記同期整流素子のオフタイミングを検知する第１検知部と、
前記２次巻線の電圧変動の基準タイミングを検知する第２検知部と、
前記第１検知部によって検知された前記オンタイミングから前記オフタイミングまでの期間を同期整流期間とし、前記同期整流素子のオン期間を１周期前の前記同期整流期間よりも短い期間に制限する最大オンタイム制限信号を生成する最大オンタイム生成部と、
前記第２検知部によって検知された前記基準タイミングから予め設定された判定期間以内であることを条件に、前記第１検出部によって検知された前記オンタイミングで前記同期整流素子をターンオンさせると共に、前記最大オンタイム制限信号乃至は前記オフタイミングに基づいて前記同期整流素子をターンオフさせる制御部と、を具備することを特徴とする同期整流素子駆動装置。
【請求項８】
スイッチング電源装置におけるトランスの２次巻線の電圧を整流する同期整流素子を駆動する同期整流素子駆動方法であって、
第１検知部によって、前記同期整流素子の両端電圧に基づいて前記同期整流素子のオンタイミングを検知し、
第２検知部によって、前記２次巻線の電圧変動の基準タイミングを検知し、
前記同期整流素子の駆動を制御する制御部は、前記第２検知部が検知した前記基準タイミングから予め設定された判定期間以内であることを条件に、前記第１検出部が検知した前記オンタイミングで前記同期整流素子をターンオンさせることを特徴とする同期整流素子駆動装置。
【請求項９】
スイッチング電源装置におけるトランスの２次巻線の電圧を整流する同期整流素子を駆動する同期整流素子駆動方法であって、
第１検知部によって、前記同期整流素子の両端電圧をターンオン基準電圧と比較することで前記同期整流素子のオンタイミングを検知すると共に、前記同期整流素子の両端電圧をターンオフ基準電圧と比較することで前記同期整流素子のオフタイミングを検知し、
最大オンタイム生成部によって、前記第１検知部が検知した前記オンタイミングから前記オフタイミングまでの期間を同期整流期間とし、前記同期整流素子のオン期間を１周期前の前記同期整流期間よりも短い期間に制限する最大オンタイム制限信号を生成し、
前記同期整流素子の駆動を制御する制御部は、前記最大オンタイム制限信号乃至は前記オフタイミングに基づいて前記同期整流素子をターンオフさせることを特徴とする同期整流素子駆動方法。
【請求項１０】
スイッチング電源装置におけるトランスの２次巻線の電圧を整流する同期整流素子を駆動する同期整流素子駆動装置であって、
第１検知部によって、前記同期整流素子の両端電圧をターンオン基準電圧と比較することで前記同期整流素子のオンタイミングを検知すると共に、前記同期整流素子の両端電圧をターンオフ基準電圧と比較することで前記同期整流素子のオフタイミングを検知し、
第２検知部によって、前記２次巻線の電圧変動の基準タイミングを検知し、
最大オンタイム生成部によって、前記第１検知部が検知した前記オンタイミングから前記オフタイミングまでの期間を同期整流期間とし、前記同期整流素子のオン期間を１周期前の前記同期整流期間よりも短い期間に制限する最大オンタイム制限信号を生成し、
前記同期整流素子の駆動を制御する制御部は、前記第２検知部が検知した前記基準タイミングから予め設定された判定期間以内であることを条件に、前記第１検出部が検知した前記オンタイミングで前記同期整流素子をターンオンさせると共に、前記最大オンタイム制限信号乃至は前記オフタイミングに基づいて前記同期整流素子をターンオフさせることを特徴とする同期整流素子駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フライバック型スイッチング電源装置の２次側に設けられ、トランス２次巻線電圧を整流する同期整流素子を駆動する同期整流素子駆動装置及び同期整流素子駆動方法に関する。
【背景技術】
【０００２】
フライバック型スイッチング電源装置の２次側に同期整流素子として設けられたＭＯＳＦＥＴ（以下、同期整流用ＭＯＳと称す）をドレイン電圧に基づいて駆動する技術が提案されている（例えば、特許文献１参照）。特許文献１では、同期整流用ＭＯＳのドレイン電圧と第１基準電圧とを比較し、ドレイン電圧が第１基準電圧以下になると同期整流用ＭＯＳのゲートをトランスコンダクタンスアンプ経由で駆動する。そして、ドレイン電圧と第２基準電圧とをコンパレータで比較し、ドレイン電圧が第２基準電圧以上になるとトランスコンダクタンスアンプの出力をスイッチで０に引抜いて同期整流用ＭＯＳをオフするように構成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許８０６７９７３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、フライバック型スイッチング電源装置の動作は、図１３（ａ）に示すような電流不連続状態での動作と、図１３（ｂ）に示すような電流臨界状態での動作と、図１３（ｃ）に示すような電流連続状態の動作がある。従来技術では、電流臨界状態において、良好な動作を確保することが可能だが、電流不連続状態や電流連続状態において、良好な制御性を確保することが困難であるという問題点があった。
【０００５】
１次側メインスイッチがオフの間に電流ゼロ期間がある電流不連続状態では、トランスに蓄積された磁束エネルギーの放出が完了してから、再びメインスイッチのオンによってトランスへの磁束エネルギーの蓄積が開始されるまでに遅れ時間が生じる。この遅れ時間には、トランスのインダクタンス成分と１次側メインスイッチやスナバ回路、２次側整流回路等の寄生容量との直列共振回路が形成されてリンギングが生じることが知られている。仮に、このリンギングにより同期整流用ＭＯＳのドレイン電圧が第１基準電圧以下になると、同期整流制御の必要が無いタイミングにもかかわらず、同期整流用ＭＯＳが動作してしまう虞があり、良好な制御性を確保することが困難である。
【０００６】
１次側メインスイッチがオフの間に電流が連続的に流れる電流連続状態では、トランスに蓄積された磁束エネルギーの放出が完了する前に、１次側メインスイッチが動作を開始する。従って、１次側メインスイッチが動作開始する前に同期整流ＭＯＳＦＥＴのゲートを停止する必要があるが、従来技術では、ドレイン電圧が第２基準電圧以上になるまでは同期整流用ＭＯＳが動作を継続する。これにより、１次側メインスイッチと同期整流用ＭＯＳが同時にオン状態となるアブノーマル状態が生じ、効率の低下や回路の破損といった不具合が生じる虞があるため、良好な制御性を確保することが困難である。
【０００７】
本発明の目的は、従来技術の上記課題を解決し、スイッチング電源装置の動作状態にかかわらず良好な同期整流動作を実現することができる同期整流素子駆動装置及び同期整流素子駆動方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の同期整流素子駆動装置は、スイッチング電源装置におけるトランスの２次巻線の電圧を整流する同期整流素子を駆動する同期整流素子駆動装置であって、前記同期整流素子の両端電圧に基づいて前記同期整流素子のオンタイミングを検知する第１検知部と、前記２次巻線の電圧変動の基準タイミングを検知する第２検知部と、前記第２検知部によって検知された前記基準タイミングから予め設定された判定期間以内であることを条件に、前記第１検出部によって検知された前記オンタイミングで前記同期整流素子をターンオンさせる制御部と、を具備することを特徴とする。
さらに、本発明の同期整流素子駆動装置において、前記第２検知部は、前記２次巻線が整流可能な電圧極性に極性反転するタイミングを前記基準タイミングとして検知しても良い。
さらに、本発明の同期整流素子駆動装置において、前記第１検知部は、前記同期整流素子の両端電圧をターンオン基準電圧と比較することで前記オンタイミングを検知し、
前記第２検知部は、前記同期整流素子の両端電圧を前記ターンオン基準電圧とは異なる第１基準電圧と比較することで前記基準タイミングを検知しても良い。
さらに、本発明の同期整流素子駆動装置において、前記スイッチング電源装置の出力電圧を分圧して抵抗分圧信号を生成する分圧部を具備し、前記第２検知部は、前記同期整流素子の両端電圧を前記抵抗分圧信号と比較することで前記基準タイミングを検知しても良い。
さらに、本発明の同期整流素子駆動装置において、前記同期整流素子の両端に接続されたコンデンサと抵抗とからなる直列回路を具備し、前記第２検知部は、前記直列回路における前記コンデンサと前記抵抗との接続点の電圧と第２基準電圧とを比較することで前記基準タイミングを検知しても良い。
また、本発明の同期整流素子駆動装置は、スイッチング電源装置におけるトランスの２次巻線の電圧を整流する同期整流素子を駆動する同期整流素子駆動装置であって、前記同期整流素子の両端電圧をターンオン基準電圧と比較することで前記同期整流素子のオンタイミングを検知すると共に、前記同期整流素子の両端電圧をターンオフ基準電圧と比較することで前記同期整流素子のオフタイミングを検知する第１検知部と、前記第１検知部によって検知された前記オンタイミングから前記オフタイミングまでの期間を同期整流期間とし、前記同期整流素子のオン期間を１周期前の前記同期整流期間よりも短い期間に制限する最大オンタイム制限信号を生成する最大オンタイム生成部と、前記最大オンタイム制限信号乃至は前記オフタイミングに基づいて前記同期整流素子をターンオフさせる制御部と、を具備することを特徴とする。
また、本発明の同期整流素子駆動装置は、スイッチング電源装置におけるトランスの２次巻線の電圧を整流する同期整流素子を駆動する同期整流素子駆動装置であって、前記同期整流素子の両端電圧をターンオン基準電圧と比較することで前記同期整流素子のオンタイミングを検知すると共に、前記同期整流素子の両端電圧をターンオフ基準電圧と比較することで前記同期整流素子のオフタイミングを検知する第１検知部と、前記２次巻線の電圧変動の基準タイミングを検知する第２検知部と、前記第１検知部によって検知された前記オンタイミングから前記オフタイミングまでの期間を同期整流期間とし、前記同期整流素子のオン期間を１周期前の前記同期整流期間よりも短い期間に制限する最大オンタイム制限信号を生成する最大オンタイム生成部と、前記第２検知部によって検知された前記基準タイミングから予め設定された判定期間以内であることを条件に、前記第１検出部によって検知された前記オンタイミングで前記同期整流素子をターンオンさせると共に、前記最大オンタイム制限信号乃至は前記オフタイミングに基づいて前記同期整流素子をターンオフさせる制御部と、を具備することを特徴とする。
また、本発明の同期整流素子駆動方法は、スイッチング電源装置におけるトランスの２次巻線の電圧を整流する同期整流素子を駆動する同期整流素子駆動方法であって、第１検知部によって、前記同期整流素子の両端電圧に基づいて前記同期整流素子のオンタイミングを検知し、第２検知部によって、前記２次巻線の電圧変動の基準タイミングを検知し、前記同期整流素子の駆動を制御する制御部は、前記第２検知部が検知した前記基準タイミングから予め設定された判定期間以内であることを条件に、前記第１検出部が検知した前記オンタイミングで前記同期整流素子をターンオンさせることを特徴とする。
また、本発明の同期整流素子駆動方法は、スイッチング電源装置におけるトランスの２次巻線の電圧を整流する同期整流素子を駆動する同期整流素子駆動方法であって、第１検知部によって、前記同期整流素子の両端電圧をターンオン基準電圧と比較することで前記同期整流素子のオンタイミングを検知すると共に、前記同期整流素子の両端電圧をターンオフ基準電圧と比較することで前記同期整流素子のオフタイミングを検知し、最大オンタイム生成部によって、前記第１検知部が検知した前記オンタイミングから前記オフタイミングまでの期間を同期整流期間とし、前記同期整流素子のオン期間を１周期前の前記同期整流期間よりも短い期間に制限する最大オンタイム制限信号を生成し、前記同期整流素子の駆動を制御する制御部は、前記最大オンタイム制限信号乃至は前記オフタイミングに基づいて前記同期整流素子をターンオフさせることを特徴とする。
また、本発明の同期整流素子駆動方法は、スイッチング電源装置におけるトランスの２次巻線の電圧を整流する同期整流素子を駆動する同期整流素子駆動装置であって、第１検知部によって、前記同期整流素子の両端電圧をターンオン基準電圧と比較することで前記同期整流素子のオンタイミングを検知すると共に、前記同期整流素子の両端電圧をターンオフ基準電圧と比較することで前記同期整流素子のオフタイミングを検知し、第２検知部によって、前記２次巻線の電圧変動の基準タイミングを検知し、最大オンタイム生成部によって、前記第１検知部が検知した前記オンタイミングから前記オフタイミングまでの期間を同期整流期間とし、前記同期整流素子のオン期間を１周期前の前記同期整流期間よりも短い期間に制限する最大オンタイム制限信号を生成し、前記同期整流素子の駆動を制御する制御部は、前記第２検知部が検知した前記基準タイミングから予め設定された判定期間以内であることを条件に、前記第１検出部が検知した前記オンタイミングで前記同期整流素子をターンオンさせると共に、前記最大オンタイム制限信号乃至は前記オフタイミングに基づいて前記同期整流素子をターンオフさせることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、トランスに蓄積された磁束エネルギーの放出完了後のリンギングによる同期整流素子の誤動作を防止することができ、１次側のスイッチング素子Ｑ１がオフの間に電流ゼロ期間がある電流不連続状態であっても良好な同期整流動作を実現することができるという効果を奏する。
また、１次側のスイッチング素子が動作開始する前に同期整流素子の動作を確実に停止させることができ、１次側のスイッチング素子がオフの間に電流が連続的に流れる電流連続状態であっても良好な同期整流動作を実現することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明に係る同期整流素子駆動装置の第１の実施の形態を備えたスイッチング電源装置の回路構成を示す回路構成図である。
【図２】図１に示す同期整流素子駆動装置の回路構成を示す回路構成図である。
【図３】図２に示すパルス生成器の回路構成を示す回路構成図である。
【図４】図３に示す最大オンタイム生成回路の回路構成を示す回路構成図である。
【図５】図３に示す最大オンタイム生成回路の動作波形図である。
【図６】図２に示す同期整流素子駆動装置の電流不連続時における動作波形図である。
【図７】図２に示す同期整流素子駆動装置の電流連続時における動作波形図である。
【図８】図２に示す同期整流素子駆動装置の臨界動作時における動作波形図である。
【図９】本発明に係る同期整流素子駆動装置の第２の実施の形態の回路構成を示す回路構成図である。
【図１０】本発明に係る同期整流素子駆動装置の第３の実施の形態の回路構成を示す回路構成図である。
【図１１】図９に示す同期整流素子駆動装置の電流不連続時における動作波形図である。
【図１２】本発明に係る同期整流素子駆動装置の第４の実施の形態の回路構成を示す回路構成図である。
【図１３】スイッチング電源装置の動作波形図である。
【発明を実施するための形態】
【００１１】
次に、本発明の実施の形態を、図面を参照して具体的に説明する。なお、各実施の形態において、同一の構成には、同一の符号を付して適宜説明を省略する。
【００１２】
（第１の実施の形態）
第１の実施の形態の同期整流素子駆動装置１０を備えたスイッチング電源装置１は、絶縁型フライバックコンバータであり、図１を参照すると、整流回路ＤＢと、平滑コンデンサＣ１、Ｃ２と、トランスＴと、スイッチング素子Ｑ１と、コントローラ２と、同期整流素子Ｑ２と、エラーアンプ（Ｅ／Ａ）３と、フォトカプラを構成する発光ダイオードＰＣ１及び受光トランジスタＰＣ２と、抵抗Ｒ１と、を備えている。
【００１３】
ダイオードがブリッジ構成された整流回路ＤＢの交流入力端子ＡＣｉｎ１、ＡＣｉｎ２には商用交流電源ＡＣが接続され、商用交流電源ＡＣから入力された交流電圧が全波整流されて整流回路ＤＢから出力される。整流回路ＤＢの整流出力正極端子と整流出力負極端子との間には、平滑コンデンサＣ１が接続されている。これにより、商用交流電源ＡＣを整流回路ＤＢと平滑コンデンサＣ１とで整流平滑した直流電源が得られる。
【００１４】
また、整流回路ＤＢの整流出力正極端子と整流出力負極端子との間には、トランスＴの１次巻線Ｎｐと、スイッチング素子Ｑ１と、抵抗Ｒ１とが直列に接続されている。本実施の形態では、スイッチング素子Ｑ１はＮ型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成され、ソース端子が抵抗Ｒ１を介して整流回路ＤＢの整流出力負極端子に、ドレイン端子が１次巻線Ｎｐを介して整流回路ＤＢの整流出力正極端子にそれぞれ接続されている。また、スイッチング素子Ｑ１のゲート端子はコントローラ２のゲート制御端子Ｇに接続され、スイッチング素子Ｑ１は、コントローラ２によってオン／オフ制御される。
【００１５】
スイッチング素子Ｑ１のオン／オフ制御によって、整流回路ＤＢと平滑コンデンサＣ１とで整流平滑された直流電源が１次巻線Ｎｐに断続的に印加される。
【００１６】
トランスＴには、スイッチング素子Ｑ１がオンしている時に磁気エネルギーが蓄えられ、スイッチング素子Ｑ１がオフしている時に蓄えられた磁気エネルギーが２次巻線Ｎｓから電力として放出される。
【００１７】
２次巻線Ｎｓの両端子間には、平滑コンデンサＣ２と同期整流素子Ｑ２とが直列に接続され、トランスＴの２次側巻き線から放出された電力は、平滑コンデンサＣ２と同期整流素子Ｑ２とにより整流平滑され、平滑コンデンサＣ２の端子間電圧が出力電圧Ｖｏとして出力端子から出力される。本実施の形態では、同期整流素子Ｑ２はＮ型ＭＯＳＦＥＴで構成され、ソース端子が平滑コンデンサＣ２の負極端子に、ドレイン端子が２次巻線Ｎｓの一端にそれぞれ接続されている。なお、図１に示す符号Ｄ１は、スイッチング素子Ｑ１の寄生ダイオードである。
【００１８】
平滑コンデンサＣ２の正極端子と負極端子との間には、エラーアンプ３が直列に接続されている。エラーアンプ３は、出力電圧Ｖｏと定常電圧との差に応じて、フォトカプラの発光ダイオードＰＣ１に流れる電流を制御する。また、コントローラ２のＦＢ端子はフォトカプラの受光トランジスタＰＣ２を介して接地端子に接続されている。これにより、出力電圧に応じたフィードバック信号が二次側の発光ダイオードＰＣ１から一次側の受光トランジスタＰＣ２に送信され、コントローラ２のＦＢ端子に入力される。コントローラ２は、ＦＢ端子に入力されるフィードバック信号に基づいてスイッチング素子Ｑ１のゲート信号のデューティ比を制御し、二次側に供給する電力量を制御する。
【００１９】
同期整流素子駆動装置１０は、同期整流素子Ｑ２のソース端子からドレイン端子に向かって２次側電流ｉＮｓが流れる期間にのみ同期整流素子Ｑ２をオン状態として導通損失を低減させる。
【００２０】
同期整流素子駆動装置１０は、図２を参照すると、第１コンパレータＣＰ１と、第２コンパレータＣＰ２と、パルス生成器１１と、駆動回路１２とを備えている。
【００２１】
第１コンパレータＣＰ１は、ヒステリスコンパレータであり、ターン・オン・スレッショルドであるオフセット電圧Ｖｒｅｆ１と、ターン・オフ・スレッショルドであるオフセット電圧Ｖｒｅｆ２とが設定されている。第１コンパレータＣＰ１において、同期整流素子Ｑ２のドレイン端子が反転入力端子に、同期整流素子Ｑ２のソース端子がオフセット電圧Ｖｒｅｆ１もしくはオフセット電圧Ｖｒｅｆ２を介して非反転入力端子にそれぞれ接続され、出力端子から同期整流素子Ｑ２の駆動タイミングを通知する駆動タイミング通知信号Ｓｉｇ＿Ａを出力する。
【００２２】
第１コンパレータＣＰ１は、オフセット電圧Ｖｒｅｆ１によって、同期整流素子Ｑ２のドレイン電圧ＶＱ２の低下による同期整流素子Ｑ２の寄生ダイオードＤ１の導通を検知し、駆動タイミング通知信号Ｓｉｇ＿Ａをハイレベルに切り換える。また、第１コンパレータＣＰ１は、オフセット電圧Ｖｒｅｆ２によって、２次側電流ｉＮｓの低下を検知し、駆動タイミング通知信号Ｓｉｇ＿Ａをローレベルに切り換える。
【００２３】
第２コンパレータＣＰ２は、トランスＴの２次巻線Ｎｓの両端電圧が反転するタイミングを検知し、２次巻線Ｎｓの両端電圧が整流可能な電圧極性に極性反転するタイミングを基準タイミングとして通知する基準タイミング通知信号Ｓｉｇ＿Ｂとして出力する。第２コンパレータＣＰ２において、トランスＴの２次巻線Ｎｓと平滑コンデンサＣ２の正極端子との接続点が非反転入力端子に、トランスＴの２次巻線Ｎｓと同期整流素子Ｑ２のドレイン端子の接続点が反転入力端子にそれぞれ接続されている。
【００２４】
パルス生成器１１は、駆動タイミング通知信号Ｓｉｇ＿Ａと、基準タイミング通知信号Ｓｉｇ＿Ｂとに基づき、同期整流素子Ｑ２のオン期間をパルス幅で制御するＰＷＭ信号を生成する。
【００２５】
駆動回路１２は、パルス生成器１１で生成されたＰＷＭ信号を元に同期整流素子Ｑ２を駆動する。同期整流素子Ｑ２の駆動信号は、矩形パルス信号であっても良いし、同期整流素子Ｑ２のドレイン電圧ＶＱ２に応じたリニア信号であっても良い。
【００２６】
パルス生成器１１は、図３を参照すると、ワンショットパルス発生回路ＯＳ１と、反転回路ＮＯＴ１と、ナンド回路ＮＡＮＤ１と、オア回路ＯＲ１と、ＲＳ型のフリップフロップＦＦ１、ＦＦ２と、最大オンタイム生成回路１３とを備えている。パルス生成器１１は、ワンショットパルス発生回路ＯＳ１の入力端子によって第２コンパレータＣＰ２から出力される基準タイミング通知信号Ｓｉｇ＿Ｂの入力を受け付けると共に、反転回路ＮＯＴ１の入力端子によって第１コンパレータＣＰ１から出力される駆動タイミング通知信号Ｓｉｇ＿Ａの入力を受け付ける。そして、パルス生成器１１は、フリップフロップＦＦ２の出力端子Ｑから同期整流素子Ｑ２を制御するＰＷＭ信号を出力する。
【００２７】
ワンショットパルス発生回路ＯＳ１は、基準タイミング通知信号Ｓｉｇ＿Ｂの立ち上がりを検知すると、予め設定された所定期間ローレベルとなるパルス信号を出力する回路であり、出力端子がナンド回路ＮＡＮＤ１の一方の入力端子に接続されている。そして、ナンド回路ＮＡＮＤ１の他方の入力端子には、反転回路ＮＯＴ１の出力端子が接続されている。
【００２８】
ナンド回路ＮＡＮＤ１の出力端子は、フリップフロップＦＦ１のセット端子Ｓと、フリップフロップＦＦ２のセット端子Ｓとにそれぞれ接続されている。従って、フリップフロップＦＦ２の出力端子Ｑから出力されるＰＷＭ信号と、フリップフロップＦＦ２の出力端子Ｑから出力されるオン期間信号Ｓｉｇ＿ｏｎとは、ワンショットパルス発生回路ＯＳ１のパルス信号出力中を条件に、駆動タイミング通知信号Ｓｉｇ＿Ａの立ち上がりと同じタイミングで立ち上がる。
【００２９】
フリップフロップＦＦ１のリセット端子Ｒには、反転回路ＮＯＴ１の出力端子が接続されている。従って、フリップフロップＦＦ１の出力端子Ｑから出力されるオン期間信号Ｓｉｇ＿ｏｎは、駆動タイミング通知信号Ｓｉｇ＿Ａの立ち下りと同じタイミングで立ち下がる。
【００３０】
フリップフロップＦＦ１の出力端子Ｑには、最大オンタイム生成回路１３の入力端子が接続され、最大オンタイム生成回路１３の出力端子がオア回路ＯＲ１の一方の入力端子に接続されている。オア回路ＯＲ１の他方の入力端子には、反転回路ＮＯＴ１の出力端子が接続され、オア回路ＯＲ１の出力端子は、フリップフロップＦＦ２のリセット端子Ｒに接続されている。従って、フリップフロップＦＦ２の出力端子Ｑから出力されるＰＷＭ信号は、駆動タイミング通知信号Ｓｉｇ＿Ａの立ち下りと、最大オンタイム生成回路１３から出力される最大オンタイム制限信号ＭＯＴＧの立ち上がりとのいずれか早い方と同じタイミングで立ち下がる。
【００３１】
最大オンタイム生成回路１３の構成及び動作について、図４及び図５を参照して詳細に説明する。
【００３２】
図４に示すように、最大オンタイム生成回路１３は、Ｄ型のフリップフロップＦＦ３と、アンド回路ＡＮＤ１、ＡＮＤ２と、ＲＳ型のフリップフロップＦＦ４、ＦＦ５と、反転回路ＮＯＴ２、ＮＯＴ３と、定電流回路ＣＣ１、ＣＣ２、ＣＣ３、ＣＣ４と、充電スイッチＱ３、Ｑ５と、放電スイッチＱ４、Ｑ６と、コンデンサＣ３、Ｃ４と、コンパレータＣＰ３、ＣＰ４と、オア回路ＯＲ２と、ワンショットパルス発生回路ＯＳ２とを備えている。
【００３３】
図５に示す波形は、上から、オン期間信号Ｓｉｇ＿ｏｎ、フリップフロップＦＦ３のデータ入力端子Ｄへの入力波形、フリップフロップＦＦ３の出力端子Ｑからの出力波形、アンド回路ＡＮＤ１の出力波形、アンド回路ＡＮＤ２の出力波形、フリップフロップＦＦ４の反転出力端子Ｑｂからの出力波形、フリップフロップＦＦ５の反転出力端子Ｑｂからの出力波形、充電スイッチＱ３の駆動波形、放電スイッチＱ４の駆動波形、充電スイッチＱ５の駆動波形、放電スイッチＱ６の駆動波形、コンデンサＣ３の電圧波形、コンデンサＣ４の電圧波形、コンパレータＣＰ３の出力波形、
コンパレータＣＰ４の出力波形、オア回路ＯＲ２の出力波形、ワンショットパルス発生回路ＯＳ２の出力波形を示している。
【００３４】
オン期間信号Ｓｉｇ＿ｏｎは、フリップフロップＦＦ３の反転クロック入力端子ＣＬＫに入力されると共に、アンド回路ＡＮＤ１、ＡＮＤ２の一方の入力端子にそれぞれ入力される。なお、オン期間信号Ｓｉｇ＿ｏｎ信号は、最大オン時間生成回路１３が出力する最大オンタイム制限信号ＭＯＴＧの影響を受けない様に、同期整流用のＰＷＭ信号を生成するフリップフロップＦＦ２とは別のフリップフロップＦＦ１を用いて生成するように構成されている。
【００３５】
フリップフロップＦＦ３の出力端子Ｑは、アンド回路ＡＮＤ１の他方の入力端子に接続されている。また、フリップフロップＦＦ３の反転出力端子Ｑｂは、自身のデータ入力端子Ｄに接続されていると共に、アンド回路ＡＮＤ２の他方の入力端子に接続されている。
【００３６】
この構成により、オン期間信号Ｓｉｇ＿ｏｎは、フリップフロップＦＦ３及びアンド回路ＡＮＤ１、ＡＮＤ２からなる分周回路によって奇数時パルスと偶数時パルスに分割され、偶数時パルスがアンド回路ＡＮＤ１から、奇数時パルスがアンド回路ＡＮＤ２からそれぞれ出力される。
【００３７】
定電流回路ＣＣ１、ＣＣ２と、充電スイッチＱ３と、放電スイッチＱ４と、コンデンサＣ３と、コンパレータＣＰ３と、反転回路ＮＯＴ２と、フリップフロップＦＦ４とは、１つ前の偶数時パルスのオン期間に基づいて、奇数時パルスの同期整流素子Ｑ２のオン期間を制限する奇数時オン期間制限回路として機能する。
【００３８】
定電流回路ＣＣ１と、Ｐ型ＭＯＳＦＥＴで構成された充電スイッチＱ３と、Ｎ型ＭＯＳＦＥＴで構成された放電スイッチＱ４と、定電流回路ＣＣ２とが内部レギュレータＲｅｇと接地端子との間に直列に接続されている。充電スイッチＱ３と放電スイッチＱ４との接続点は、コンデンサＣ３を介して接地端子に接続されていると共に、コンパレータＣＰ３の反転入力端子に接続されている。コンパレータＣＰ３の非反転入力端子には、基準電圧Ｖｒｅｆ３が接続され、コンパレータＣＰ３の出力端子は、オア回路ＯＲ２の一方の入力端子に接続されている。充電スイッチＱ３のゲート端子には、アンド回路ＡＮＤ１の出力端子が反転回路ＮＯＴ２を介して接続されている。また、放電スイッチＱ４のゲート端子には、フリップフロップＦＦ４の反転出力端子Ｑｂが接続され、フリップフロップＦＦ４のセット端子Ｓには、アンド回路ＡＮＤ１の出力端子が、フリップフロップＦＦ４のリセット端子Ｒには、アンド回路ＡＮＤ２の出力端子がそれぞれ接続されている。
【００３９】
この構成により、偶数時パルスのオン期間（時刻ｔ３〜ｔ４の期間）は、充電スイッチＱ３がオン且つ放電スイッチＱ４がオフになり、定電流回路ＣＣ１の定電流によってコンデンサＣ３が充電される。そして、偶数時パルス終了後のオフ期間（時刻ｔ４〜ｔ５の期間）は、充電スイッチＱ３がオフ且つ放電スイッチＱ４がオフになり、充電されたコンデンサＣ３が高抵抗状態で維持される。次に、奇数時パルスのオン期間（時刻ｔ１〜ｔ２の期間）と、奇数時パルス終了後のオフ期間（時刻ｔ２〜ｔ３の期間）とは、充電スイッチＱ３がオフ且つ放電スイッチＱ４がオンで、定電流回路ＣＣ２の定電流によってコンデンサＣ３が放電される。
【００４０】
基準電圧Ｖｒｅｆ３は、コンデンサＣ３の放電完了を検知するための閾値であり、コンデンサＣ３の電圧が基準電圧Ｖｒｅｆ３を下回ると、コンパレータＣＰ３の出力が立ち上がる。ワンショットパルス発生回路ＯＳ２は、オア回路ＯＲ２を介してコンパレータＣＰ３の出力の立ち上がりを検知すると、予め設定された所定期間ハイレベルとなるパルス信号を出力し、この出力が奇数時パルスの同期整流素子Ｑ２のオン期間を制限する最大オンタイム制限信号ＭＯＴＧとなる。なお、コンデンサＣ３の充電電流となる定電流回路ＣＣ１の定電流は、コンデンサＣ３の放電電流となる定電流回路ＣＣ２の定電流に対して若干大きな値に設定されている。これにより、一つ前の偶数時パルスのオン期間（時刻ｔ３〜ｔ４の期間）よりも、奇数時パルスの立ち上がり（時刻ｔ１）からワンショットパルス発生回路ＯＳ２からパルス信号が出力されるまでの時間が短くなる。
【００４１】
定電流回路ＣＣ３、ＣＣ４と、充電スイッチＱ５と、放電スイッチＱ６と、コンデンサＣ４と、コンパレータＣＰ４と、反転回路ＮＯＴ３と、フリップフロップＦＦ５とは、１つ前の奇数時パルスのオン期間に基づいて、偶数時パルスの同期整流素子Ｑ２のオン期間を制限する偶数時オン期間制限回路として機能する。
【００４２】
定電流回路ＣＣ３と、Ｐ型ＭＯＳＦＥＴで構成された充電スイッチＱ５と、Ｎ型ＭＯＳＦＥＴで構成された放電スイッチＱ６と、定電流回路ＣＣ４とが内部レギュレータＲｅｇと接地端子との間に直列に接続されている。充電スイッチＱ５と放電スイッチＱ６との接続点は、コンデンサＣ４を介して接地端子に接続されていると共に、コンパレータＣＰ４の反転入力端子に接続されている。コンパレータＣＰ４の非反転入力端子には、基準電圧Ｖｒｅｆ４が接続され、コンパレータＣＰ４の出力端子は、オア回路ＯＲ２の他方の入力端子に接続されている。充電スイッチＱ５のゲート端子には、アンド回路ＡＮＤ２の出力端子が反転回路ＮＯＴ３を介して接続されている。また、放電スイッチＱ６のゲート端子には、フリップフロップＦＦ５の反転出力端子Ｑｂが接続され、フリップフロップＦＦ５のセット端子Ｓには、アンド回路ＡＮＤ２の出力端子が、フリップフロップＦＦ５のリセット端子Ｒには、アンド回路ＡＮＤ１の出力端子がそれぞれ接続されている。
【００４３】
この構成により、奇数時パルスのオン期間（時刻ｔ１〜ｔ２の期間）は、充電スイッチＱ５がオン且つ放電スイッチＱ６がオフになり、定電流回路ＣＣ３の定電流によってコンデンサＣ４が充電される。そして、奇数時パルス終了後のオフ期間（時刻ｔ２〜ｔ３の期間）は、充電スイッチＱ５がオフ且つ放電スイッチＱ６がオフになり、充電されたコンデンサＣ４が高抵抗状態で維持される。次に、偶数時パルスのオン期間（時刻ｔ３〜ｔ４の期間）と、偶数時パルス終了後のオフ期間（時刻ｔ４〜ｔ５の期間）とは、充電スイッチＱ５がオフ且つ放電スイッチＱ６がオンで、定電流回路ＣＣ４の定電流によってコンデンサＣ４が放電される。
【００４４】
基準電圧Ｖｒｅｆ４は、コンデンサＣ４の放電完了を検知するための閾値であり、コンデンサＣ４の電圧が基準電圧Ｖｒｅｆ４を下回ると、コンパレータＣＰ４の出力が立ち上がる。ワンショットパルス発生回路ＯＳ２は、オア回路ＯＲ２を介してコンパレータＣＰ４の出力の立ち上がりを検知すると、予め設定された所定期間ハイレベルとなるパルス信号を出力し、この出力が偶数時パルス時の同期整流素子Ｑ２のオン期間を制限する最大オンタイム制限信号ＭＯＴＧとなる。なお、コンデンサＣ４の充電電流となる定電流回路ＣＣ３の定電流は、コンデンサＣ４の放電電流となる定電流回路ＣＣ４の定電流に対して若干大きな値に設定されている。これにより、一つ前の奇数時パルスのオン期間（時刻ｔ１〜ｔ２の期間）よりも、偶数時パルスの立ち上がり（時刻ｔ３）からワンショットパルス発生回路ＯＳ２からパルス信号が出力されるまでの時間が短くなる。
【００４５】
次に、同期整流素子Ｑ２のオン動作について、図６に示す電流不連続状態における同期整流素子駆動装置１０の動作を参照して詳細に説明する。なお、図６に示す波形は、上から、２次巻線Ｎｓの両端電圧ＶＮｓ、同期整流素子Ｑ２のドレイン電圧ＶＱ２、２次側電流ｉＮｓ、第２コンパレータＣＰ２の出力波形、ワンショットパルス発生回路ＯＳ１の出力波形、第１コンパレータＣＰ１の出力波形、反転回路ＮＯＴ１の出力波形、ナンド回路ＮＡＮＤ１の出力波形、オア回路ＯＲ１の出力波形、フリップフロップＦＦ１の出力端子Ｑからの出力波形、最大オンタイム通知信号ＭＯＴＧ、フリップフロップＦＦ２の出力端子Ｑからの出力波形、を示している。
【００４６】
フライバック型のスイッチング電源装置１において、２次側電流ｉＮｓは、トランスＴに蓄えた磁束エネルギーが解放される瞬間（スイッチング素子Ｑ１のオフ直後）のエネルギーが最も多く時間経過に伴い減少する。従って、同期整流素子Ｑ２の開始タイミングはトランスＴに最も磁束エネルギーが蓄積された状態であるため、２次巻線Ｎｓの両端電圧ＶＮｓの変化が速いが、磁束エネルギーの放出が終わった後は２次巻線Ｎｓの両端電圧ＶＮｓの変化が緩慢となる。
【００４７】
そこで、本実施の形態では、この磁束エネルギーの放出動作の違いを利用することで、正確に同期整流素子Ｑ２をターンオンするタイミングを検知する。すなわち、磁束エネルギーの放出が完了した不連続状態ではトランスＴの２次巻線Ｎｓの電圧変動が緩慢となるが、連続状態ではトランスＴの２次巻線Ｎｓの電圧変動が急峻になる。従って、この違いを利用することで電源の動作状態を把握することが可能となる。
【００４８】
第２コンパレータＣＰ２によって、トランスＴの２次巻線Ｎｓの両端電圧が負から正に反転するタイミング（時刻ｔ１１、ｔ１３、ｔ１５）が検知されると、ワンショットパルス発生回路ＯＳ１は、パルス幅Ｔａのパルス信号を出力する。
【００４９】
ワンショットパルス発生回路ＯＳ１からパルス幅Ｔａのパルス信号が出力されている間に、第１コンパレータＣＰ１によって、同期整流素子Ｑ２の寄生ダイオードＤ１の導通が検知されて第１コンパレータＣＰ１から出力される駆動タイミング通知信号Ｓｉｇ＿Ａがハイレベルに切り換わると、フリップフロップＦＦ２がセットされ、同期整流素子Ｑ２がオンされる。すなわち、第２コンパレータＣＰ２で検知したトランスＴの２次巻線Ｎｓの両端電圧の反転タイミング（時刻ｔ１１）から第１コンパレータＣＰ１で検知した同期整流素子Ｑ２のドレイン電圧ＶＱ２の低下（寄生ダイオードＤ１の導通開始、時刻ｔ１１ａ）までの遅れ時間が所定期間（パルス幅Ｔａ）以内である場合、２次巻線Ｎｓの電圧変動が急峻であると判断され、同期整流素子Ｑ２は、ターンオンされる。
【００５０】
一方、ワンショットパルス発生回路ＯＳ１からパルス幅Ｔａのパルス信号が出力されていない状態で、第１コンパレータＣＰ１によって、同期整流素子Ｑ２の寄生ダイオードＤ１の導通が検知されて第１コンパレータＣＰ１から出力される駆動タイミング通知信号Ｓｉｇ＿Ａがハイレベルに切り換わっても、フリップフロップＦＦ２がセットされることなく、同期整流素子Ｑ２がオンされない。すなわち、第２コンパレータＣＰ２で検知したトランスＴの２次巻線Ｎｓの両端電圧の反転タイミング（時刻ｔ１３、ｔ１５）から第１コンパレータＣＰ１で検知した同期整流素子Ｑ２のドレイン電圧ＶＱ２の低下（寄生ダイオードＤ１の導通開始、時刻ｔ１３ａ、ｔ１５ａ）までの遅れ時間が所定期間（パルス幅Ｔａ）を超える場合、２次巻線Ｎｓの電圧変動が緩慢であると判断され、同期整流素子Ｑ２は、ターンオンされることがない。
【００５１】
このように、トランスＴの２次巻線Ｎｓの電圧変動の緩急に応じて、同期整流素子Ｑ２を動作させるか否かを判定することで、電流不連続状態において、トランスＴに蓄積された磁束エネルギーの放出完了後のリンギングによる同期整流素子Ｑ２の誤動作を防止することができる。
【００５２】
次に、同期整流素子Ｑ２のオフ動作について、図７に示す電流連続状態における同期整流素子駆動装置１０の動作を参照して詳細に説明する。なお、図７に示す波形は、上から、２次巻線Ｎｓの両端電圧ＶＮｓ、同期整流素子Ｑ２のドレイン電圧ＶＱ２、２次側電流ｉＮｓ、第２コンパレータＣＰ２の出力波形、ワンショットパルス発生回路ＯＳ１の出力波形、第１コンパレータＣＰ１の出力波形、反転回路ＮＯＴ１の出力波形、ナンド回路ＮＡＮＤ１の出力波形、オア回路ＯＲ１の出力波形、フリップフロップＦＦ１の出力端子Ｑからの出力波形、最大オンタイム制限信号ＭＯＴＧ、フリップフロップＦＦ２の出力端子Ｑからの出力波形、を示している。
【００５３】
連続状態では、トランスＴに蓄積された磁束エネルギーの放出が完了する前に、１次側のスイッチング素子Ｑ１がオンされるため、同期整流素子Ｑ２のドレイン電圧ＶＱ２のみを確認、すなわち第１コンパレータＣＰ１の出力のみでオフタイミングを図ることができない。そこで、本実施の形態では、フリップフロップＦＦ１の出力端子Ｑから出力されるオン期間信号Ｓｉｇ＿ｏｎに基づいて最大オンタイム生成回路１３で生成される最大オンタイム制限信号ＭＯＴＧによって、同期整流素子Ｑ２の最大オンタイムを制限している。
【００５４】
最大オンタイム生成回路１３は、上述のように、１周期前のオン期間（オン期間信号Ｓｉｇ＿ｏｎがハイレベルの期間、時刻ｔ２１ａ〜ｔ２２）をコンデンサＣ３もしくはＣ４に充電される電荷によって記憶し、この記憶した１周期前のオン期間よりも短い時間に、同期整流素子Ｑ２のオン期間を制限する最大オンタイム制限信号ＭＯＴＧを出力する。これにより、１次側のスイッチング素子Ｑ１が動作開始する前に同期整流素子Ｑ２の動作を確実に停止させることができる。なお、本実施の形態では、同期整流素子Ｑ２のオン期間を、１周期前のオン期間を所定の割合で減じた期間に制限するように構成したが、１周期前のオン期間から所定の期間を減じた期間に制限するように構成しても良い。
【００５５】
図８には、電流臨界状態における同期整流素子駆動装置１０の動作波形が示されている。なお、図８に示す波形は、上から、２次巻線Ｎｓの両端電圧ＶＮｓ、同期整流素子Ｑ２のドレイン電圧ＶＱ２、２次側電流ｉＮｓ、第２コンパレータＣＰ２の出力波形、ワンショットパルス発生回路ＯＳ１の出力波形、第１コンパレータＣＰ１の出力波形、反転回路ＮＯＴ１の出力波形、ナンド回路ＮＡＮＤ１の出力波形、オア回路ＯＲ１の出力波形、フリップフロップＦＦ１の出力端子Ｑからの出力波形、最大オンタイム制限信号ＭＯＴＧ、フリップフロップＦＦ２の出力端子Ｑからの出力波形、を示している。
【００５６】
電流臨界状態においても、図８に示すように、不連続状態で説明したオン動作と同様に時刻ｔ３１ａで同期整流素子Ｑ２をオンさせ、連続状態で説明したオフ動作と同様に時刻ｔ３２ｃで同期整流素子Ｑ２をオフさせることで、良好な同期整流動作を実現することができる。
【００５７】
なお、本実施の形態において、トランスＴの２次巻線Ｎｓの電圧変動の緩急に応じて、連続状態と不連続状態とを判定することもできる。同期整流素子Ｑ２のドレイン電圧ＶＱ２の上昇（第１コンパレータＣＰ１の再反転、時刻ｔ１２）から、第２コンパレータＣＰ２で検知した２次巻線Ｎｓの両端電圧ＶＮｓの再反転（時刻ｔ１２ａ）までの期間が所定期間以上である場合、不連続状態と判定することができる。そして、同期整流素子Ｑ２のドレイン電圧ＶＱ２の上昇（第１コンパレータＣＰ１の再反転）から、第２コンパレータＣＰ２で検知した２次巻線Ｎｓの両端電圧ＶＮｓの再反転までの期間が所定期間未満である場合、不連続状態と判定することができる。
【００５８】
このように、連続状態と不連続状態との判定を行うことで、不連続状態では、最大オンタイム生成回路１３の動作を停止させるようにしても良い。すなわち、不連続状態では、トランスＴに蓄積された磁束エネルギーの放出が完了した後に、１次側のスイッチング素子Ｑ１がオンされるため、同期整流素子Ｑ２のドレイン電圧ＶＱ２のみを確認、すなわち第１コンパレータＣＰ１の出力のみで正確なオフタイミングを把握することができる。
【００５９】
（第２の実施の形態）
第２の実施の形態では、同期整流素子Ｑ２の接続が、２次ＧＮＤ側から２次プラス側に変更され、同期整流素子駆動装置１０ａは、図９を参照すると、２次巻線Ｎｓと平滑コンデンサＣ２の正極端子に設けられ、ドレイン端子が２次巻線Ｎｓに、ソース端子が平滑コンデンサＣ２の正極端子にそれぞれ接続されている同期整流素子Ｑ２を駆動する。
【００６０】
同期整流素子駆動装置１０ａは、第１コンパレータＣＰ１と、第５コンパレータＣＰ５と、パルス生成器１１と、駆動回路１２とを備えている。
【００６１】
第１コンパレータＣＰ１は、同期整流素子Ｑ２のソース端子が反転入力端子に、同期整流素子Ｑ２のドレイン端子がオフセット電圧Ｖｒｅｆ１もしくはオフセット電圧Ｖｒｅｆ２を介して非反転入力端子にそれぞれ接続され、出力端子から同期整流素子Ｑ２の駆動タイミングを通知する駆動タイミング通知信号Ｓｉｇ＿Ａを出力する。
【００６２】
第５コンパレータＣＰ５は、同期整流素子Ｑ２のドレイン端子が非反転入力端子に、同期整流素子Ｑ２のソース端子がオフセット電圧Ｖｒｅｆ５を介して非反転入力端子にそれぞれ接続されている。オフセット電圧Ｖｒｅｆ５は、オフセット電圧Ｖｒｅｆ１及びオフセット電圧Ｖｒｅｆ２とは、異なる電圧に設定されている。そして、第５コンパレータＣＰ５は、同期整流素子Ｑ２のドレイン電圧ＶＱ２がオフセット電圧Ｖｒｅｆ５を交差するタイミングを検知し、検知した交差タイミングを基準タイミング通知信号Ｓｉｇ＿Ｂとして出力する。
【００６３】
（第３の実施の形態）
【００６４】
第３の実施の形態の同期整流素子駆動装置１０ｂは、図１０を参照すると、第１の実施の形態と同様に、２次ＧＮＤ側に接続された同期整流素子Ｑ２を駆動する。
【００６５】
同期整流素子駆動装置１０ｂは、第１コンパレータＣＰ１と、第６コンパレータＣＰ６と、パルス生成器１１と、駆動回路１２、抵抗Ｒ２、Ｒ３とを備えている。
【００６６】
第６コンパレータＣＰ６は、同期整流素子Ｑ２のドレイン端子が反転入力端子に、
出力電圧（平滑コンデンサＣ２の両端電圧）の抵抗Ｒ２、Ｒ３による分圧値が非反転入力端子に接続されている。抵抗Ｒ２、Ｒ３による分圧値は、オフセット電圧Ｖｒｅｆ１及びオフセット電圧Ｖｒｅｆ２とは異なる電圧になるように設定されている。そして、第６コンパレータＣＰ６は、同期整流素子Ｑ２のドレイン電圧ＶＱ２が抵抗Ｒ２、Ｒ３による分圧値を交差するタイミングを検知し、検知した交差タイミングを基準タイミング通知信号Ｓｉｇ＿Ｂとして出力する。
【００６７】
次に、第２の実施の形態及び第３の実施の形態のように、ドレイン電圧ＶＱ２に基づく基準タイミング通知信号Ｓｉｇ＿Ｂを用いた同期整流素子Ｑ２のオン動作について、図１１に示す電流不連続状態における同期整流素子駆動装置１０ａの動作を参照して詳細に説明する。なお、図１１は、第２の実施の形態の各部の動作波形であり、上から、同期整流素子Ｑ２のドレイン電圧ＶＱ２、２次側電流ｉＮｓ、第５コンパレータＣＰ５の出力波形、ワンショットパルス発生回路ＯＳ１の出力波形、第１コンパレータＣＰ１の出力波形、反転回路ＮＯＴ１の出力波形、ナンド回路ＮＡＮＤ１の出力波形、オア回路ＯＲ１の出力波形、フリップフロップＦＦ１の出力端子Ｑからの出力波形、最大オンタイム通知信号ＭＯＴＧ、フリップフロップＦＦ２の出力端子Ｑからの出力波形、を示している。
【００６８】
第５コンパレータＣＰ５によって、同期整流素子Ｑ２のドレイン電圧ＶＱ２がオフセット電圧Ｖｒｅｆ５を下回るタイミング（時刻ｔ４１、ｔ４３、ｔ４５）が検知されると、ワンショットパルス発生回路ＯＳ１は、パルス幅Ｔａのパルス信号を出力する。
【００６９】
ワンショットパルス発生回路ＯＳ１からパルス幅Ｔａのパルス信号が出力されている間に、第１コンパレータＣＰ１によって、同期整流素子Ｑ２の同期整流素子Ｑ２の寄生ダイオードＤ１の導通が検知されて第１コンパレータＣＰ１から出力される駆動タイミング通知信号Ｓｉｇ＿Ａがハイレベルに切り換わると、フリップフロップＦＦ２がセットされ、同期整流素子Ｑ２がオンされる。すなわち、第５コンパレータＣＰ５で検知した同期整流素子Ｑ２のドレイン電圧ＶＱ２がオフセット電圧Ｖｒｅｆ５を下回るタイミング（時刻ｔ４１）から第１コンパレータＣＰ１で検知した同期整流素子Ｑ２のドレイン電圧ＶＱ２の低下（寄生ダイオードＤ１の導通開始、時刻ｔ４１ａ）までの遅れ時間が所定期間（パルス幅Ｔａ）以内である場合、同期整流素子Ｑ２は、動作を開始する。
【００７０】
一方、ワンショットパルス発生回路ＯＳ１からパルス幅Ｔａのパルス信号が出力されていない状態で、第１コンパレータＣＰ１によって、同期整流素子Ｑ２の同期整流素子Ｑ２の寄生ダイオードＤ１の導通が検知されて第１コンパレータＣＰ１から出力される駆動タイミング通知信号Ｓｉｇ＿Ａがハイレベルに切り換わっても、フリップフロップＦＦ２がセットされず、同期整流素子Ｑ２はオンされない。すなわち、第５コンパレータＣＰ５で検知した同期整流素子Ｑ２のドレイン電圧ＶＱ２がオフセット電圧Ｖｒｅｆ５を下回るタイミング（時刻ｔ４３、ｔ４５）から第１コンパレータＣＰ１で検知した同期整流素子Ｑ２のドレイン電圧ＶＱ２の低下（寄生ダイオードＤ１の導通開始、時刻ｔ４３ａ、ｔ４５ａ）までの遅れ時間が所定期間（パルス幅Ｔａ）を超える場合、同期整流素子Ｑ２は、動作が開始されることがない。
【００７１】
（第４の実施の形態）
第４の実施の形態の同期整流素子駆動装置１０ｃは、図１２を参照すると、第１の実施の形態と同様に、２次ＧＮＤ側に接続された同期整流素子Ｑ２を駆動する。
【００７２】
同期整流素子駆動装置１０ｃは、第１コンパレータＣＰ１と、第７コンパレータＣＰ７と、パルス生成器１１と、駆動回路１２と、コンデンサＣ５と、抵抗Ｒ４とを備えている。
【００７３】
同期整流素子Ｑ２のドレイン端子とソース端子との間に、コンデンサＣ５と抵抗Ｒ４とからなる直列回路が接続されている。そして、第７コンパレータＣＰ７は、コンデンサＣ５と抵抗Ｒ４との接続点が反転入力端子に、同期整流素子Ｑ２のソース端子がオフセット電圧Ｖｒｅｆ６を介して非反転入力端子にそれぞれ接続されている。これにより、第７コンパレータＣＰ７は、トランスＴの両端電圧の変化を、コンデンサＣ５と抵抗Ｒ４とからなる直列回路を介して検知し、トランスＴの両端電圧がオフセット電圧Ｖｒｅｆ６によって決まる基準電圧を交差するタイミングを検知し、検知した交差タイミングを緩急検知基準信号Ｓｉｇ＿Ｂとして出力する。
【００７４】
以上のように、本実施の形態は、スイッチング電源装置１におけるトランスＴの２次巻線Ｎｓの電圧を整流する同期整流素子Ｑ２を駆動する同期整流素子Ｑ２駆動装置であって、同期整流素子Ｑ２の両端電圧に基づいて同期整流素子Ｑ２のオンタイミングを検知する第１検知部（第１コンパレータＣＰ１）と、２次巻線Ｎｓの電圧変動の基準タイミングを検知する第２検知部（第２コンパレータＣＰ２、第５コンパレータＣＰ５、第６コンパレータＣＰ６もしくは第７コンパレータＣＰ７）と、第２検知部によって検知された基準タイミングから予め設定された判定期間（ワンショットパルス発生回路ＯＳ１から出力されるパルス信号のパルス幅Ｔａ）以内であることを条件に、第１検出部によって検知されたオンタイミングで同期整流素子Ｑ２をターンオンさせる制御部（パルス生成器１１及び駆動回路１２）とを備えている。
この構成により、トランスＴの２次巻線Ｎｓの電圧変動の緩急に応じて、同期整流素子Ｑ２を動作させるか否かを判定することができるため、トランスＴに蓄積された磁束エネルギーの放出完了後のリンギングによる同期整流素子Ｑ２の誤動作を防止することができ、１次側のスイッチング素子Ｑ１がオフの間に電流ゼロ期間がある電流不連続状態であっても良好な同期整流動作を実現することができる。
【００７５】
さらに、本実施の形態によれば、第２検知部（第２コンパレータＣＰ２）は、２次巻線Ｎｓが整流可能な電圧極性に極性反転するタイミングを基準タイミングとして検知する。
【００７６】
さらに、本実施の形態によれば、第１検知部は、同期整流素子Ｑ２の両端電圧をターンオン基準電圧（オフセット電圧Ｖｒｅｆ１）と比較することでオンタイミングを検知し、第２検知部（第５コンパレータＣＰ５）は、同期整流素子Ｑ２の両端電圧をターンオン基準電圧とは異なる第１基準電圧（オフセット電圧Ｖｒｅｆ５）と比較することで基準タイミングを検知する。
【００７７】
さらに、本実施の形態によれば、スイッチング電源装置１の出力電圧を分圧して抵抗分圧信号を生成する分圧部（抵抗Ｒ２、Ｒ３）を具備し、第２検知部（第６コンパレータＣＰ６）は、同期整流素子Ｑ２の両端電圧を抵抗分圧信号と比較することで基準タイミングを検知する。
【００７８】
さらに、本実施の形態によれば、同期整流素子Ｑ２の両端に接続されたコンデンサＣ５と抵抗Ｒ４とからなる直列回路を具備し、
第２検知部（第７コンパレータＣＰ７）は、直列回路におけるコンデンサＣ５と抵抗Ｒ４との接続点の電圧と第２基準電圧（オフセット電圧Ｖｒｅｆ６）とを比較することで基準タイミングを検知する。
【００７９】
また、本実施の形態は、スイッチング電源装置１におけるトランスＴの２次巻線Ｎｓの電圧を整流する同期整流素子Ｑ２を駆動する同期整流素子Ｑ２駆動装置であって、同期整流素子Ｑ２の両端電圧をターンオン基準電圧（オフセット電圧Ｖｒｅｆ１）と比較することで同期整流素子Ｑ２のオンタイミングを検知すると共に、同期整流素子Ｑ２の両端電圧をターンオフ基準電圧（オフセット電圧Ｖｒｅｆ２）と比較することで同期整流素子Ｑ２のオフタイミングを検知する第１検知部（第１コンパレータＣＰ１）と、第１検知部によって検知されたオンタイミングからオフタイミングまでの期間を同期整流期間とし、同期整流素子Ｑ２のオン期間を１周期前の同期整流期間よりも短い期間に制限する最大オンタイム制限信号ＭＯＴＧを生成する最大オンタイム生成部（最大オンタイム生成回路１３）と、最大オンタイム制限信号ＭＯＴＧに基づいて同期整流素子Ｑ２をターンオフさせる制御部（パルス生成器１１及び駆動回路）とを備えている。
この構成により、同期整流素子Ｑ２のオン期間を、最大オンタイム制限信号ＭＯＴＧによって１周期前の同期整流期間よりも短い期間に制限することができるため、１次側のスイッチング素子Ｑ１が動作開始する前に同期整流素子Ｑ２の動作を確実に停止させることができ、１次側のスイッチング素子Ｑ１がオフの間に電流が連続的に流れる電流連続状態であっても良好な同期整流動作を実現することができる。
【００８０】
以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでも無い。
【符号の説明】
【００８１】
１  スイッチング電源装置
２  コントローラ
３  エラーアンプ
１０、１０ａ、１０ｂ、１０ｃ  同期整流素子駆動装置
１１  パルス生成器
１２  駆動回路
１３  最大オンタイム生成回路
ＡＮＤ１、ＡＮＤ２  アンド回路
Ｃ１、Ｃ２  平滑コンデンサ
Ｃ３、Ｃ４、Ｃ５  コンデンサ
ＣＣ１、ＣＣ２、ＣＣ３、ＣＣ４  定電流回路
ＣＰ１  第１コンパレータ
ＣＰ２  第２コンパレータ
ＣＰ３、ＣＰ４  コンパレータ
ＣＰ５  第５コンパレータ
ＣＰ６  第６コンパレータ
ＣＰ７  第７コンパレータ
ＤＢ  整流回路
Ｄ１  寄生ダイオード
ＦＦ１、ＦＦ２、ＦＦ３、ＦＦ４、ＦＦ５  フリップフロップ
ＮＯＴ１、ＮＯＴ２、ＮＯＴ３  反転回路
ＮＡＮＤ１  ナンド回路
ＯＲ１、ＯＲ２  オア回路
ＯＳ１、ＯＳ２  ワンショットパルス発生回路
ＰＣ１  発光ダイオード
ＰＣ２  受光トランジスタ
Ｑ１  スイッチング素子
Ｑ２  同期整流素子
Ｑ３、Ｑ５  充電スイッチ
Ｑ４、Ｑ６  放電スイッチ
Ｒ１、Ｒ２、Ｒ３、Ｒ４  抵抗
Ｔ  トランス
Ｎｐ  １次巻線
Ｎｓ  ２次巻線
【図１】
2018057132.tif 000003
【図２】
2018057132.tif 000004
【図３】
2018057132.tif 000005
【図４】
2018057132.tif 000006
【図５】
2018057132.tif 000007
【図６】
2018057132.tif 000008
【図７】
2018057132.tif 000009
【図８】
2018057132.tif 000010
【図９】
2018057132.tif 000011
【図１０】
2018057132.tif 000012
【図１１】
2018057132.tif 000013
【図１２】
2018057132.tif 000014
【図１３】
2018057132.tif 000015