(57)【要約】【課題】半導体基板にトレンチを形成する際に、ドライエッチング装置内に堆積する反応生成物を低減する。【解決手段】  ドライエッチング装置内にて、シリコン酸化膜ＨＭＦのハードマスクをエッチングマスクとしてドライエッチング処理を行うことにより、露出している半導体基板ＳＵＢにトレンチＴＲＣを形成する。このとき、エッチングガスとして、四フッ化メタン（ＣＦ４）、臭化水素ガス（ＨＢｒ）および塩素ガス（Ｃｌ２）の混合ガスを用いる。臭化水素ガスおよび塩素ガスの総流量を流量ＴＦとする。四フッ化メタンの流量を、四フッ化メタン１分子に結合しているフッ素原子の数で除した流量を流量ＮＦとする。流量ＮＦを流量ＴＦで除した値を流量比とする。ドライエッチング処理は、流量比が、０より大きく０．０４より小さい条件のもとで行われる。【選択図】図６
2018032722.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面にマスク材を形成する工程と、
前記マスク材が形成された前記半導体基板をドライエッチング装置に内に搬入する工程と、
前記ドライエッチング装置内にて、前記マスク材をエッチングマスクとして第１エッチング処理を行うことにより、露出している前記半導体基板に溝を形成する工程と、
を備え、
前記溝を形成する工程では、第１エッチングガスとして、フッ素原子を含有するフッ素系ガス、臭化水素ガス（ＨＢｒ）および塩素ガス（Ｃｌ２）の混合ガスを用い、
前記臭化水素ガス（ＨＢｒ）および前記塩素ガス（Ｃｌ２）の総流量を流量ＴＦとし、
前記フッ素系ガスの流量を、前記フッ素系ガス１分子に結合している前記フッ素原子の数で除した流量を流量ＮＦとし、
前記流量ＮＦを前記流量ＴＦで除した値を流量比とすると、
前記第１エッチング処理は、前記流量比が、０より大きく０．０４より小さい条件のもとで行うメインエッチング処理を含む、半導体装置の製造方法。
【請求項２】
前記メインエッチング処理は、前記流量比が、０．００５より大きく０．０３５より小さい条件のもとで行われる、請求項１記載の半導体装置の製造方法。
【請求項３】
前記メインエッチング処理は、前記流量比が、０．０１５より大きく０．０３５より小さい条件のもとで行われる、請求項２記載の半導体装置の製造方法。
【請求項４】
前記溝を形成する工程では、前記第１エッチング処理は、前記メインエッチング処理の前に、前記半導体基板の表面に位置する自然酸化膜を除去するプリエッチング処理を含む、請求項１記載の半導体装置の製造方法。
【請求項５】
前記プリエッチング処理では、第２エッチングガスとして、他のフッ素系ガスを用いる、請求項４記載の半導体装置の製造方法。
【請求項６】
前記溝を形成した後、
前記溝内に絶縁膜を介在させて、前記溝を埋め込む態様で、前記半導体基板を覆うように導電性膜を形成する工程と、
前記導電性膜に第２エッチング処理を行うことにより、前記溝外に形成された前記導電性膜を除去するとともに、前記溝内の前記導電性膜を残すことで、前記溝内に電極を形成する工程と
を備え、
前記溝内に電極を形成する工程では、前記第２エッチング処理は、前記第１エッチングガスに含まれる前記フッ素系ガスの流量よりも少ない流量の第３エッチングガスを用いて行う第１エッチングステップを含む、請求項１記載の半導体装置の製造方法。
【請求項７】
前記導電性膜を形成する工程における前記導電性膜の膜厚は、前記溝の深さに相当する膜厚よりも薄い、請求項６記載の半導体装置の製造方法。
【請求項８】
前記第３エッチングガスは、フッ素系ガスを含有しない、請求項７記載の半導体装置の製造方法。
【請求項９】
前記第１エッチングステップでは、前記第３エッチングガスとして、他の塩素（Ｃｌ２）および他の臭化水素（ＨＢｒ）を含む混合ガスを用いる、請求項８記載の半導体装置の製造方法。
【請求項１０】
前記溝内に前記電極を形成する工程では、前記第２エッチング処理は、前記第１エッチングステップの後、オーバーエッチングを行う第２エッチングステップを含む、請求項８記載の半導体装置の製造方法。
【請求項１１】
前記第２エッチングステップでは、第４エッチングガスとして、酸素（Ｏ２）およびさらに他の臭化水素（ＨＢｒ）を含む他の混合ガスを用いる、請求項１０記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、たとえば、半導体基板にトレンチを形成する工程を備えた半導体装置の製造方法に好適に利用できるものである。
【背景技術】
【０００２】
パワーＭＯＳ（Metal Oxide Semiconductor）半導体装置の一つに、トレンチ内にゲート電極が形成されたトレンチゲート型の半導体装置がある。この種の半導体装置では、半導体基板に所定の深さのトレンチが形成され、そのトレンチ内にゲート絶縁膜を介在させてゲート電極が形成されることになる。なお、トレンチゲート型の半導体装置を開示した特許文献の一例として、特許文献１がある。
【０００３】
また、特許文献２および特許文献３には、ポリシリコン膜をエッチングすることによってゲート電極を形成する方法が開示されている。その方法として、ポリシリコン膜をエッチングする際に、塩素ガス（Ｃｌ２）、臭化水素ガス（ＨＢｒ）およびフッ素系ガス（ＣＦ４、ＣＨＦ３）を含む混合ガスを用いる方法が提案されている。また、特許文献２には、臭化水素ガスと塩素ガスとの流量比（ＨＢｒ／Ｃｌ２）を１．２以上に設定し、かつ、フッ素系ガスと臭化水素ガスとの流量比（フッ素系ガス／ＨＢｒ）を１．０以上に設定する方法が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１２５３０号公報
【特許文献２】特開２００７−２１４２９９号公報
【特許文献３】特開２００１−２３７２１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来、半導体基板に所定の深さのトレンチを形成する際には、ハロゲン族ガスを使用したプラズマエッチング処理が広く行われている。とりわけ、エッチングガスとして、塩素（Ｃｌ２）と臭化水素（ＨＢｒ）との混合ガスが使用されている。
【０００６】
しかし、そのような混合ガスを用いて半導体基板（シリコン基板）にプラズマエッチング処理を行うと、反応生成物としては、シリコンの塩化物およびシリコンの臭化物が生成される。シリコンの塩化物およびシリコンの臭化物は、凝固点が比較的高いため、ドライエッチング装置に残留し、異物として、チャンバーの内壁面に付着して堆積しやすい。
【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付の図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態に係る半導体装置の製造方法は、以下の工程を備えている。半導体基板の表面にマスク材を形成する。マスク材が形成された半導体基板をドライエッチング装置に内に搬入する。ドライエッチング装置内にて、マスク材をエッチングマスクとして第１エッチング処理を行うことにより、露出している半導体基板に溝を形成する。溝を形成する工程では、第１エッチングガスとして、フッ素原子を含有するフッ素系ガス、臭化水素ガス（ＨＢｒ）および塩素ガス（Ｃｌ２）の混合ガスを用いる。臭化水素ガス（ＨＢｒ）および塩素ガス（Ｃｌ２）の総流量を流量ＴＦとする。フッ素系ガスの流量を、フッ素系ガス１分子に結合しているフッ素原子の数で除した流量を流量ＮＦとする。流量ＮＦを流量ＴＦで除した値を流量比とする。第１エッチング処理は、流量比が、０より大きく０．０４より小さい条件のもとで行うメインエッチング処理を含む。
【発明の効果】
【０００９】
一実施の形態に係る半導体装置によれば、ドライエッチング装置内に堆積する反応生成物の量を低減することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態に係る半導体装置の製造方法によって製造された半導体装置の断面図である。
【図２】同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。
【図３】同実施の形態において、ドライエッチングに使用されるエッチング装置を示す断面図である。
【図４】同実施の形態において、エッチング装置内に半導体基板が搬入された状態を示す断面図である。
【図５】同実施の形態において、エッチング装置によるエッチング処理の工程を示す断面図である。
【図６】同実施の形態において、図５に示す工程の後に行われる、エッチング装置によるエッチング処理の工程を示す断面図である。
【図７】同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。
【図８】同実施の形態において、図７に示す工程の後に行われる工程を示す断面図である。
【図９】同実施の形態において、図８に示す工程の後に行われる工程を示す断面図である。
【図１０】同実施の形態において、図９に示す工程の後に行われる工程を示す断面図である。
【図１１】同実施の形態において、図１０に示す工程の後に行われる工程を示す断面図である。
【図１２】比較例に係る半導体装置の製造方法における、エッチング装置内の状態を示す断面図である。
【図１３】同実施の形態において、フッ素系ガスとフッ素系ガス以外のエッチングガスとの流量比と、チャンバー内に付着した反応生成物のクリーニング時間との関係を示すグラフである。
【図１４】同実施の形態において、フッ素系ガスとフッ素系ガス以外のエッチングガスとの流量比と、トレンチ側壁のサイドエッチ量との関係を示すグラフである。
【発明を実施するための形態】
【００１１】
実施の形態
まず、トレンチゲート型のＮチャネル型ＭＯＳＦＥＴを備えた半導体装置の一例について説明する。
【００１２】
図１に示すように、半導体装置ＳＥＤでは、半導体基板ＳＵＢの表面から所定の深さにわたり、Ｎ＋型ソース領域ＮＤＲが形成されている。そのＮ＋型ソース領域ＮＤＲの底から所定の深さにわたり、Ｐ−ベース領域ＰＢＲが形成されている。Ｐ−ベース領域ＰＢＲの底から半導体基板ＳＵＢの他の表面にわたり、半導体基板ＳＵＢにおけるＮ型領域ＮＲが位置している。半導体基板ＳＵＢの表面からＮ型領域ＮＲに達するトレンチＴＲＣ内に、ゲート酸化膜ＧＩＦを介在させてゲート電極ＧＥＬが形成されている。
【００１３】
半導体基板ＳＵＢを覆うように、シリコン酸化膜ＳＯＦが形成されている。シリコン酸化膜ＳＯＦを貫通するように、タングステンプラグＷＦが形成されている。タングステンプラグＷＦは、コンタクトホールＣＨ内にバリアメタルＢＭＦを介在させて形成されている。タングステンプラグＷＦは、Ｐ＋型領域を介在させてＮ＋型ソース領域ＮＤＲとＰ−ベース領域ＰＢＲとに電気的に接続されている。
【００１４】
シリコン酸化膜ＳＯＦの表面には、タングステンプラグＷＦに電気的に接続される上部電極ＦＥＬが形成されている。半導体基板ＳＵＢの他方の表面には、下部電極ＳＥＬが形成されている。Ｎチャネル型ＭＯＳＦＥＴを備えた半導体装置ＳＥＤは、上記のように構成される。
【００１５】
次に、上述した半導体装置の製造方法の一例について説明する。まず、半導体基板ＳＵＢの表面を覆うように、ハードマスクとなるシリコン酸化膜ＨＭＦが形成される（図２参照）。次に、所定の写真製版処理を行うことにより、トレンチのパターンに対応したフォトレジストパターンＰＲＰが形成される（図２参照）。
【００１６】
次に、図２に示すように、そのフォトレジストパターンをエッチングマスクとして、シリコン酸化膜ＨＭＦにエッチング処理を行うことにより、トレンチを形成するためのハードマスクとなるシリコン酸化膜ＨＭＦのパターンが形成される。次に、ハードマスク（シリコン酸化膜ＨＭＦのパターン）が形成された半導体基板ＳＵＢ（ウェハ）に、エッチング装置によってトレンチが形成される。
【００１７】
図３に、エッチング装置の一例として、ＩＣＰ（Inductively Coupled Plasma）型のドライエッチング装置を示す。図３に示すように、ＩＣＰ型のドライエッチング装置ＥＴＭでは、チャンバーＣＨＢの上部に、ＩＣＰコイルＣＯＬが配置されている。そのＩＣＰコイルＣＯＬに、上部ＲＦ（Radio Frequency）電源ＵＰＳが電気的に接続されている。
【００１８】
チャンバーＣＨＢ内には、ウェハＷＡＦ（半導体基板ＳＵＢ）が載置されるステージＳＴＧが配置されている。ステージＳＴＧには、下部ＲＦ電源ＬＰＳが電気的に接続されている。チャンバーＣＨＢ内にエッチングガスを導入し、上部ＲＦ電源ＵＰＳによりＩＣＰコイルＣＯＬにＲＦ電力を供給することによってプラズマが生成される。下部ＲＦ電源ＬＰＳによりステージＳＴＧにＲＦ電力を印加し、プラズマ中に発生したイオンが、半導体基板に引き寄せられてエッチング処理が行われることになる。
【００１９】
図４に示すように、ハードマスク（シリコン酸化膜ＨＭＦのパターン）が形成された半導体基板ＳＵＢ（ウェハ）が、チャンバーＣＨＢ内に搬送されて、ステージＳＴＧに載置される。次に、図５に示すように、シリコン酸化膜ＨＭＦ（ハードマスク）の開口部の底に露出する半導体基板ＳＵＢの表面に位置する自然酸化膜ＮＯＦが除去される。
【００２０】
チャンバーＣＨＢ内の圧力が、たとえば、４ｍＴｏｒｒ（０．５３３Ｐａ）に設定される。上部ＲＦ電源ＵＰＳのパワーが、たとえば、４００Ｗに設定される。下部ＲＦ電源ＬＰＳのパワーが、たとえば、５０Ｗに設定される。エッチングガスとして、チャンバーＣＨＢ内に四フッ化メタン（ＣＦ４）が導入される。四フッ化メタン（ＣＦ４）の流量は、たとえば、５０ｓｃｃｍ（５０ｃｍ３／分）とされる。この条件のもとでエッチング処理を行うことで、露出した自然酸化膜ＮＯＦが除去される（ブレークスルー）。
【００２１】
引き続いて、半導体基板ＳＵＢの実質的なエッチングが行われる。チャンバーＣＨＢ内の圧力が、たとえば、７ｍＴｏｒｒ（０．９３３Ｐａ）に設定される。上部ＲＦ電源ＵＰＳのパワーが、たとえば、５００Ｗに設定される。下部ＲＦ電源ＬＰＳのパワーが、たとえば、２２５Ｗに設定される。エッチングガスとして、チャンバーＣＨＢ内に四フッ化メタン（ＣＦ４）、臭化水素（ＨＢｒ）、塩素（Ｃｌ２）、酸素（Ｏ２）が導入される。
【００２２】
四フッ化メタン（ＣＦ４）の流量は、たとえば、８ｓｃｃｍ（８ｃｍ３／分）とされる。臭化水素（ＨＢｒ）の流量は、たとえば、６０ｓｃｃｍ（６０ｃｍ３／分）とされる。塩素（Ｃｌ２）の流量は、たとえば、２０ｓｃｃｍ（２０ｃｍ３／分）とされる。酸素（Ｏ２）の流量は、たとえば、８ｓｃｃｍ（８ｃｍ３／分）とされる。図６に示すように、この条件のもとで、所定時間、半導体基板ＳＵＢ（シリコン）にエッチング処理を行うことで、所定の深さのトレンチＴＲＣが形成される。その後、シリコン酸化膜ＨＭＦが除去される。なお、トレンチＴＲＣの深さは、約２．０〜３．０μｍ程度であり、トレンチＴＲＣの幅は、約０．３〜０．７μｍ程度である。
【００２３】
次に、図７に示すように、たとえば、熱酸化処理を行うことにより、トレンチＴＲＣの側壁面等にゲート酸化膜ＧＩＦが形成される。次に、図８に示すように、たとえば、ＣＶＤ法により、トレンチＴＲＣを埋め込むように、ポリシリコン膜ＰＳＦが形成される。なお、堆積されるポリシリコン膜ＰＳＦの厚さは、約０．２〜０．４μｍ程度である。
【００２４】
次に、ドライエッチング装置により、半導体基板ＳＵＢの上面上に位置するポリシリコン膜ＰＳＦ等の部分が除去される。まず、メインエッチング処理として、チャンバーＣＨＢ内の圧力が、たとえば、４ｍＴｏｒｒ（０．５３３Ｐａ）に設定される。上部ＲＦ電源ＵＰＳのパワーが、たとえば、５５０Ｗに設定される。下部ＲＦ電源ＬＰＳのパワーが、たとえば、５０Ｗに設定される。エッチングガスとして、チャンバーＣＨＢ内に、臭化水素（ＨＢｒ）、塩素（Ｃｌ２）が導入される。臭化水素（ＨＢｒ）の流量は、たとえば、１２０ｓｃｃｍ（１２０ｃｍ３／分）とされる。塩素（Ｃｌ２）の流量は、たとえば、２０ｓｃｃｍ（２０ｃｍ３／分）とされる。
【００２５】
なお、ポリシリコン膜ＰＳＦをエッチングする際に導入される四フッ化メタン（ＣＦ４）の流量は、上述した半導体基板ＳＵＢをエッチングする際の流量よりも少なくする。より好ましくは、このドライエッチング処理では、フッ素系のガスは使用されない。後述するように、トレンチＴＲＣを形成する際には、トレンチＴＲＣの側壁のサイドエッチ量やチャンバーのクリーニング時間を短縮させる目的から、ある程度の四フッ化メタン（ＣＦ４）を導入することが望ましい。しかし、ポリシリコン膜ＰＳＦをエッチングする際には、その膜厚がトレンチＴＲＣの深さに相当する膜厚よりも十分に薄いことから、サイドエッチ等の問題は少ない。また、ポリシリコン膜ＰＳＦと下地のゲート酸化膜ＧＩＦとの高い選択比を確保する観点から、四フッ化メタン（ＣＦ４）等のフッ素系ガスの流量を少なくした方が好ましい。
【００２６】
次に、オーバーエッチング処理として、チャンバーＣＨＢ内の圧力が、たとえば、６５ｍＴｏｒｒ（０．８６７Ｐａ）に設定される。上部ＲＦ電源ＵＰＳのパワーが、たとえば、８２５Ｗに設定される。下部ＲＦ電源ＬＰＳのパワーが、たとえば、１２０Ｗに設定される。エッチングガスとして、チャンバーＣＨＢ内に、臭化水素（ＨＢｒ）、酸素（Ｏ２）が導入される。臭化水素（ＨＢｒ）の流量は、たとえば、６０ｓｃｃｍ（６０ｃｍ３／分）とされる。酸素（Ｏ２）の流量は、たとえば、８ｓｃｃｍ（８ｃｍ３／分）とされる。
【００２７】
このような条件のもとでドライエッチング処理を行うことにより、半導体基板ＳＵＢの上面上に位置するポリシリコン膜ＰＳＦ等の部分が除去される。こうして、図９に示すように、トレンチＴＲＣ内に残されたポリシリコン膜ＰＳＦの部分によって、ゲート電極ＧＥＬが形成される。なお、この時点で、Ｎ型の半導体基板ＳＵＢにあらかじめ注入された所定の導電型の不純物が拡散することによって、Ｎ＋ソース領域ＮＤＲ、Ｐ−ベース領域ＰＢＲが形成される。
【００２８】
次に、図１０に示すように、半導体基板ＳＵＢを覆うように、ＣＶＤ法により、たとえば、シリコン酸化膜ＳＯＦが形成される。次に、所定の写真製版処理およびエッチング処理を行うことにより、シリコン酸化膜ＳＯＦを貫通するコンタクトホールＣＨが形成される。次に、イオン注入処理を行うことにより、コンタクトホールＣＨの底に、Ｐ＋領域ＰＤＲが形成される。
【００２９】
次に、コンタクトホールＣＨの内壁面を覆うように、シリコン酸化膜ＳＯＦ上にバリアメタル（図示せず）が形成される。次に、コンタクトホールＣＨ内を埋め込むように、シリコン酸化膜ＳＯＦ上に、たとえは、タングステン膜（図示せず）が形成される。
【００３０】
次に、たとえば、化学的機械研磨処理を行うことにより、図１１に示すように、コンタクトホールＣＨ内に位置するバリアメタルＢＭＦおよびタングステン膜の部分を残して、シリコン酸化膜ＳＯＦの上面上に位置するバリアメタルおよびタングステン膜の部分が除去される。これにより、コンタクトホールＣＨ内にバリアメタルＢＭＦを介在させて、タングステンプラグＷＦが形成される。
【００３１】
次に、タングステンプラグＷＦに電気的に接続される上部電極ＦＥＬが形成される。次に、半導体基板ＳＵＢのＮ型領域ＮＲに接触する下部電極ＳＥＬが形成されて、図１に示される半導体装置ＳＥＤの主要部分が完成する。
【００３２】
上述した半導体装置の製造方法では、半導体基板ＳＵＢにトレンチＴＲＣを形成する際に、エッチングガスとして、フッ素原子を含有したフッ素系ガスを含むエッチングガスを用いることで、ドライエッチング装置ＥＴＭ内に反応生成物が付着するのを抑制することができる。このことについて、比較例に係る半導体装置の製造方法と比べて説明する。
【００３３】
比較例に係る半導体装置では、半導体基板ＳＵＢ（シリコン）にトレンチＴＲＣを形成する際に、エッチングガスとして、塩素（Ｃｌ２）と臭化水素（ＨＢｒ）が用いられる。半導体基板ＳＵＢのエッチング処理に伴って、反応生成物としてシリコンの塩化物とシリコンの臭化物が発生する。この場合、図１２に示すように、発生した反応生成物ＲＥＭは、ドライエッチング装置ＥＴＭのチャンバーＣＨＢの内壁面に付着しやすいという傾向がある。
【００３４】
チャンバーＣＨＢの内壁面に反応生成物ＲＥＭが徐々に堆積していくと、チャンバーＣＨＢの内壁面から反応生成物ＲＥＭが剥がれやすくなる。剥がれた反応生成物ＲＥＭは、半導体基板ＳＵＢ上に落下することがある。半導体基板ＳＵＢ上に反応生成物ＲＥＭが載った状態でドライエッチング処理が行われると、所望のパターンを形成することができなくなり、半導体装置の歩留まりを下げる要因の一つになることがある。
【００３５】
また、チャンバーＣＨＢの内壁面に反応生成物ＲＥＭが堆積することで、エッチングレート等のエッチング条件が変動してしまうことによっても、所望の寸法のパターンを形成することができなくなることがある。
【００３６】
半導体基板ＳＵＢ（シリコン）にトレンチＴＲＣを形成する際のエッチングガスとして、比較例に係る半導体装置の製造方法では、フッ素系ガスが使用されないのに対して、実施の形態に係る半導体装置の製造方法では、フッ素系ガスを含むエッチングガスが使用される。
【００３７】
フッ素系ガスを含むエッチングガスを用いることで、反応生成物として、凝固点がより低いシリコンフッ化物が生成し、気体としてチャンバーＣＨＢの外へ排出させることができる。これにより、チャンバーＣＨＢの内壁等に付着して堆積する反応生成物の量を抑えることができる。
【００３８】
発明者らは、エッチングガスに含まれるフッ素系ガスの流量と、反応生成物の量との関係を評価した。その結果のグラフを、図１３に示す。ここで、塩素（Ｃｌ２）と臭化水素（ＨＢｒ）との総流量を流量ＴＦとする。フッ素系ガスの流量を、フッ素系ガス１分子に結合しているフッ素原子の数で除した流量を流量ＮＦとする。その流量ＮＦを流量ＴＦで除した値を流量比とする。グラフの横軸は、その流量比を表す。たとえば、四フッ化メタン（ＣＦ４）の流量が、８ｓｃｃｍ（８ｃｍ３／分）である場合には、流量ＮＦは、２ｓｃｃｍ（２ｃｍ３／分）となる。
【００３９】
一方、グラフの縦軸は、チャンバーＣＨＢ内に付着した反応生成物を除去（クリーニング）するのに要する時間を表す。クリーニング時間が長いほど、反応生成物の量が多いことを意味する。
【００４０】
図１３に示すように、エッチングガスとして、フッ素系ガスを使用しない場合（横軸が０の場合）と比べて、フッ素系ガスを含むエッチングガスを使用することで、クリーニング時間が短くなることがわかった。また、フッ素系ガスの流量が増えるにしたがい、クリーニング時間がより短くなることがわかり、チャンバーＣＨＢの内壁面等に付着して堆積する反応生成物の量を抑えることが判明した。
【００４１】
一方で、発明者らは、フッ素系ガスの流量が増えるにしたがって、トレンチＴＲＣの側壁がエッチングされてしまう現象が生じることを確認した。その結果のグラフを、図１４に示す。横軸は、上述した流量比を表す。縦軸は、トレンチＴＲＣの側壁のサイドエッチ量Ｌを表す。
【００４２】
図１４に示すように、フッ素系ガスの流量が増えるにしたがい、トレンチＴＲＣの側壁のサイドエッチ量が増えることがわかる。トレンチＴＲＣの側壁のサイドエッチ量が増えると、ゲート電極ＧＥＬを形成する際に、ポリシリコン膜をトレンチＴＲＣ内に確実に充填させることができず、所望のゲート電極ＧＥＬを形成することができなくなる。
【００４３】
これらの結果から、チャンバーＣＨＢの内壁面等に付着して堆積する反応生成物の量を抑える観点からは、フッ素系ガスの流量は多い方が望ましいことがいえる。一方、サイドエッチ量を抑えて所望のゲート電極ＧＥＬを形成する観点からは、フッ素系ガスの流量は少ない方が望ましいことがいえる。
【００４４】
チャンバーＣＨＢの内壁面等に付着して堆積する反応生成物の量を抑えるとともに、トレンチＴＲＣのサイドエッチ量を抑えるために、発明者らは、フッ素系ガスに関する流量比は、０よりも高く、０．０４よりも低いことが望ましいことがわかった。反応生成物の量をより抑えて、許容し得るトレンチＴＲＣのサイドエッチ量からは、流量比は、０．００５よりも高く、０．０３５よりも低いことが、より望ましいことがわかった。反応生成物の量をさらに抑えて、許容し得るトレンチＴＲＣのサイドエッチ量からは、流量比は、０．０１５よりも高く、０．０３５よりも低いことが、さらに望ましいことがわかった。
【００４５】
なお、上述した半導体装置の製造方法では、フッ素系ガスとして、四フッ化メタン（ＣＦ４）を一例に挙げて説明した。フッ素系ガスとしては、これに限られるものではなく、たとえば、三フッ化メタン（ＣＨＦ３）、六フッ化硫黄（ＳＦ６）、三フッ化窒素（ＮＦ３）等を使用することができる。
【００４６】
また、上述した半導体装置の製造方法は、ゲート電極ＧＥＬが形成されるトレンチＴＲＣを形成する場合に限られるものではなく、たとえば、素子分離領域が形成されるトレンチを形成する場合等にも適用することができる。
【００４７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００４８】
ＳＥＤ  半導体装置、ＳＵＢ  半導体基板、ＮＲ  Ｎ型領域、ＮＤＲ  Ｎ＋ソース領域、ＰＢＲ  Ｐ−ベース領域、ＴＲＣ  トレンチ、ＧＩＦ  ゲート絶縁膜、ＧＥＬ  ゲート電極、ＰＤＲ  Ｐ＋領域、ＳＯＦ  シリコン酸化膜、ＣＨ  コンタクトホール、ＢＭＦ  バリアメタル、ＷＦ  タングステンプラグ、ＦＥＬ  上部電極、ＳＥＬ  下部電極、ＨＭＦ  シリコン酸化膜、ＰＲＰ  フォトレジストパターン、ＧＩＦ  ゲート絶縁膜、ＰＳＦ  ポリシリコン膜、ＥＴＭ  エッチング装置、ＣＯＬ  ＩＣＰコイル、ＵＰＳ  上部ＲＦ電源、ＬＰＳ  下部ＲＦ電源、ＳＴＧ  ステージ、ＣＨＢ  チャンバー、ＷＡＦ  ウェハ、ＮＯＦ  自然酸化膜、ＲＥＭ  反応生成物。
【図１】
2018032722.tif 000003
【図２】
2018032722.tif 000004
【図３】
2018032722.tif 000005
【図４】
2018032722.tif 000006
【図５】
2018032722.tif 000007
【図６】
2018032722.tif 000008
【図７】
2018032722.tif 000009
【図８】
2018032722.tif 000010
【図９】
2018032722.tif 000011
【図１０】
2018032722.tif 000012
【図１１】
2018032722.tif 000013
【図１２】
2018032722.tif 000014
【図１３】
2018032722.tif 000015
【図１４】
2018032722.tif 000016