(57)【要約】【課題】  本発明は、インダクター及びそれを備えたパッケージに関する。【解決手段】  本発明の一実施形態によるインダクターは、互いに対向する第１面及び第２面、上記第１面及び第２面を連結する複数の側面を含む本体と、複数の本体の側面のうち互いに対向する第３面及び第４面に形成され、且つ第１面及び第２面の一部まで延びて形成された第１及び第２外部電極と、第１面及び第２面において第１外部電極と第２外部電極との間に配置された応力緩衝層と、を含むことで、パッケージ時にインダクターの内部に生じる応力を最小化し、製品の信頼性を確保することができる。【選択図】図２
2018032842.tif 000002
【特許請求の範囲】
【請求項１】
内部にコイル部が配置されており、互いに対向する第１面及び第２面、前記第１面及び第２面を連結する複数の側面を含む本体と、
前記本体の前記複数の側面のうち互いに対向する第３面及び第４面に形成され、且つ前記第１面及び第２面の一部まで延びて形成された第１及び第２外部電極と、
前記第１面及び第２面において前記第１外部電極と第２外部電極との間に配置された応力緩衝層と、を含むインダクター。
【請求項２】
前記応力緩衝層の剛性は、前記第１及び第２外部電極の剛性と同一であるかまたはより大きい、請求項１に記載のインダクター。
【請求項３】
前記応力緩衝層のモジュラスは、前記第１及び第２外部電極のモジュラス以上である、請求項１または請求項２に記載のインダクター。
【請求項４】
前記応力緩衝層は、前記第１面及び第２面において前記第１及び第２外部電極が形成された領域を除いた領域に配置される、請求項１から請求項３の何れか一項に記載のインダクター。
【請求項５】
前記応力緩衝層は、アルミナ（Ａｌ２Ｏ３）及びシリカ（ＳｉＯ２）から選択された１つからなる、請求項１から請求項４の何れか一項に記載のインダクター。
【請求項６】
前記応力緩衝層の厚さは前記外部電極の厚さと同一である、請求項１から請求項５の何れか一項に記載のインダクター。
【請求項７】
前記第１及び第２外部電極は、前記複数の側面のうち互いに対向し、前記第３面及び第４面と連結された第５面及び第６面の一部まで延びて形成される、請求項１から請求項６の何れか一項に記載のインダクター。
【請求項８】
前記応力緩衝層は、前記第１面、第２面、第５面及び第６面において、前記第１及び第２外部電極が形成された領域を除いた領域に配置される、請求項７に記載のインダクター。
【請求項９】
基板上に配置されたインダクターと、
前記インダクターを囲むように形成された絶縁材と、を含み、
前記インダクターは、内部にコイル部が配置されており、互いに対向する第１面及び第２面、前記第１面及び第２面を連結する複数の側面を含む本体と、前記本体の前記複数の側面のうち互いに対向する第３面及び第４面に形成され、且つ前記第１面及び第２面の一部まで延びて形成された第１及び第２外部電極と、前記第１面及び第２面において前記第１外部電極と第２外部電極との間に配置された応力緩衝層と、を含む、パッケージ。
【請求項１０】
前記応力緩衝層の剛性は、前記第１及び第２外部電極の剛性と同一であるかまたはより大きい、請求項９に記載のパッケージ。
【請求項１１】
前記応力緩衝層のモジュラスは、前記第１及び第２外部電極のモジュラス以上である、請求項９または請求項１０に記載のパッケージ。
【請求項１２】
前記応力緩衝層は、前記第１面及び第２面において前記第１及び第２外部電極が形成された領域を除いた領域に配置される、請求項９から請求項１１の何れか一項に記載のパッケージ。
【請求項１３】
前記応力緩衝層は、アルミナ（Ａｌ２Ｏ３）及びシリカ（ＳｉＯ２）から選択された１つからなる、請求項９から請求項１２の何れか一項に記載のパッケージ。
【請求項１４】
前記絶縁材はエポキシモールディングコンパウンド（ＥＭＣ）からなる、請求項９から請求項１３の何れか一項に記載のパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクター及びそれを備えたパッケージに関する。
【背景技術】
【０００２】
近年、通信速度の高速化に伴い、スマートフォン（Ｓｍａｒｔ  Ｐｈｏｎｅ）はより広い周波数帯の信号を送受信しなければならない。高周波インダクター（ｉｎｄｕｃｔｏｒ）は、通常、高周波信号を送・受信するＲＦシステム（ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ  ｓｙｓｔｅｍ）におけるインピーダンス（ｉｍｐｅｄａｎｃｅ）マッチング回路に用いられており、このような高周波インダクターの使用が増加しつつある。
【０００３】
一方、パッケージ製品の小型化に伴い、インダクターなどの受動素子の実装面積を技術的に減少させており、受動素子の小型化及び薄型化がさらに求められている。パッケージの製造時に、インダクターがＩＣ及びメモリ（ｍｅｍｏｒｙ）とともにパッケージとして実現されており、この際、インダクターをモールドパッケージ（ｍｏｌｄ  ｐａｃｋａｇｅ）化して実装自由度を高める方法が考慮されている。
【０００４】
パッケージングに適用されるインダクターには、絶縁材の硬化時に発生する収縮力、パッケージを製作した後、実装してリフロー（ｒｅｆｌｏｗ）する時に発生する収縮力、各材料の温度単位変化に対する材料の寸法変化の比率（ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  ｔｈｅｒｍａｌ  ｅｘｐａｎｓｉｏｎ；ＣＴＥ）の不均衡（ｍｉｓｍａｔｃｈ）による大きい力が作用するが、このような力により、インダクター及びインダクターの内部に応力が生じることになる。これにより、製品信頼性の問題が発生し得る。
【０００５】
したがって、パッケージングする時にインダクターの内部に生じる応力を低減させ、製品の信頼性を確保することができる方法が必要な状況である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】韓国特許出願公開第２０１４‐００７７３４７号公報
【特許文献２】特許第３２４８２９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、インダクターをパッケージングする時にインダクターの内部に生じる応力を最小化し、製品の信頼性を確保することができるインダクター及びそれを備えたパッケージを得ることを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一実施形態は、内部にコイル部が配置されており、互いに対向する第１面及び第２面、上記第１面及び第２面を連結する複数の側面を含む本体と、複数の本体の側面のうち互いに対向する第３面及び第４面に形成され、且つ第１面及び第２面の一部まで延びて形成された第１及び第２外部電極と、第１面及び第２面において第１外部電極と第２外部電極との間に配置された応力緩衝層と、を含むインダクターを提供する。
【発明の効果】
【０００９】
本発明の一実施形態によると、パッケージングする時にインダクターの内部に生じる応力を最小化し、製品の信頼性を確保することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態によるインダクターを概略的に示した斜視図である。
【図２】図１のＩ−Ｉ'線に沿って示した断面図である。
【図３】本発明の他の実施形態によるインダクターを概略的に示した斜視図である。
【図４】本発明の一実施形態によるインダクターを備えたパッケージを概略的に示した平面図である。
【図５】図４のパッケージを示した正面図である。
【図６】比較例と実施例のパッケージングする時におけるインダクターの本体内の主たる応力の大きさ及び方向を示した表である。
【図７】比較例と実施例のパッケージングする時にインダクターの内部に発生した応力の数値を示した表である。
【発明を実施するための形態】
【００１１】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがある。
【００１２】
図１は本発明の一実施形態によるインダクターを概略的に示した斜視図であり、図２は、図１に示すインダクターにおいてＩ−Ｉ'線に沿った面を切断面とする断面図である。
【００１３】
図１及び図２を参照すると、本発明の一実施形態によるインダクター１００は、互いに対向する第１面Ｓ１及び第２面Ｓ２、上記第１面Ｓ１及び第２面Ｓ２を連結する複数の側面Ｓ３、Ｓ４、Ｓ５、Ｓ６を含む本体と、複数の本体の側面のうち互いに対向する第３面Ｓ３及び第４面Ｓ４に形成され、且つ第１面Ｓ１及び第２面Ｓ２の一部まで延びて形成された第１及び第２外部電極８１、８２と、第１面及び第２面において、第１外部電極と第２外部電極との間に配置された応力緩衝層９０と、を含む。
【００１４】
上記本体５０はインダクターの外観を成す。上記本体は、一面及び上記一面と対向する他面、上記一面と他面を連結する複数の面を有することができる。図１に表示されたＬ、Ｗ及びＴは、インダクタが存在する３次元空間における長さ方向、幅方向、厚さ方向をそれぞれ示す。
【００１５】
上記本体５０は、コイル層の積層方向（厚さ方向Ｔ）において互いに対向する第１面Ｓ１及び第２面Ｓ２と、長さ方向Ｌにおいて互いに対向する第３面Ｓ３及び第４面Ｓ４と、幅方向Ｗにおいて互いに対向する第５面Ｓ５及び第６面Ｓ６と、を含む六面体形状であることができる。印刷回路基板への実装時には、上記本体の第２面（他面）が実装面となることができる。各面が接する角は、研磨（Ｇｒｉｎｄｉｎｇ）などによって丸くなっていることができる。
【００１６】
上記本体５０は磁気特性を示す磁性材料を含む。
【００１７】
上記本体５０は、コイル部を形成した後、その上部及び下部に磁性材料を含むシートを積層し、それを圧着及び硬化することで形成されることができる。上記磁性材料は、例えば、フェライトまたは金属磁性粒子が含まれた樹脂であることができる。
【００１８】
上記本体５０は、フェライトや金属磁性粒子が樹脂に分散されている形態であることができる。
【００１９】
上記フェライトは、Ｍｎ‐Ｚｎ系フェライト、Ｎｉ‐Ｚｎ系フェライト、Ｎｉ‐Ｚｎ‐Ｃｕ系フェライト、Ｍｎ‐Ｍｇ系フェライト、Ｂａ系フェライトまたはＬｉ系フェライトなどの物質を含むことができる。
【００２０】
上記金属磁性粒子は、鉄（Ｆｅ）、シリコン（Ｓｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）及びニッケル（Ｎｉ）からなる群から選択された何れか１つ以上を含み、例えば、Ｆｅ‐Ｓｉ‐Ｂ‐Ｃｒ系非晶質金属であることができるが、必ずしもこれに制限されるものではない。上記金属磁性粒子の直径は約０．１μｍ〜３０μｍであることができる。
【００２１】
上記樹脂は、エポキシ（ｅｐｏｘｙ）樹脂やポリイミド（ｐｏｌｙｉｍｉｄｅ）樹脂などの熱硬化性樹脂であることができる。
【００２２】
上記コイル部は、インダクター１００のコイルから発現される特性により、電子機器内で様々な機能を担う。例えば、インダクター１００はパワーインダクターであることができ、この場合、コイル部は、電気を磁場の形態で貯蔵し、出力電圧を維持して電源を安定化する機能などを担うことができる。
【００２３】
上記コイル部は、支持部材２０の上面及び下面にそれぞれ形成された第１及び第２コイルパターン４０を含む。上記第１及び第２コイルパターン４０は、上記支持部材２０を基準として対向して配置されたコイル層である。
【００２４】
上記第１コイルパターン４１の引き出し端子は上記本体の第３面に露出し、上記第２コイルパターン４２の引き出し端子は上記本体の第４面に露出する。
【００２５】
上記第１及び第２コイルパターン４１、４２は、フォトリソグラフィ工程またはめっき工程により形成することができる。
【００２６】
上記第１及び第２外部電極８１、８２は、上記本体５０の第３面及び第４面にそれぞれ露出する上記第１及び第２コイルパターン４１、４２の引き出し端子とそれぞれ電気的に連結される。
【００２７】
図１を参照すると、第１及び第２外部電極８１、８２は、上記第１及び第２コイルパターン４１、４２と電気的に連結されるように、上記第１及び第２コイルパターンの引き出し端子が露出した第３面及び第４面にそれぞれ形成され、且つ上記第３面及び第４面から上記第１面及び第２面の一部まで延在して形成される。
【００２８】
上記第１及び第２外部電極８１、８２は、インダクターが電子機器に実装される時に、インダクター内のコイル部を電子機器と電気的に連結させる役割を担う。
【００２９】
上記第１及び第２外部電極８１、８２は、導電性金属を含む導電性ペーストを用いて形成されることができる。上記導電性金属としては、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）及び銀（Ａｇ）の少なくとも１つまたはこれらの合金を用いることができる。
【００３０】
上記第１及び第２外部電極は、上記ペースト層上に形成されためっき層を含むことができる。
【００３１】
上記めっき層は、ニッケル（Ｎｉ）、銅（Ｃｕ）及びスズ（Ｓｎ）からなる物質群から選択された何れか１つ以上を含むことができ、例えば、ニッケル（Ｎｉ）層とスズ（Ｓｎ）層を順に形成することができる。
【００３２】
通常、インダクターの内部に配置されたコイル部は、本体の第３面に露出した引き出し端子を有する第１コイルパターンと、第４面に露出した引き出し端子を有する第２コイルパターンと、を含むものであって、上記第１及び第２コイルパターンと外部電極との連結部分である引き出し端子が非対称構造となっている。このような非対称連結構造は、パッケージングする時における絶縁材の硬化時に発生する収縮力、パッケージを製作した後、実装してリフローする時に発生する収縮力、各材料の温度単位変化に対する材料の寸法変化の比率（ＣＴＥ）の不均衡による応力により、内部に配置されたインダクターに大きい圧縮応力が作用する原因となる。このような応力により、インダクターの本体及び周辺の構成部分にクラック（ｃｒａｃｋ）が発生して、製品の信頼性が低下する問題が発生し得る。
【００３３】
本発明によるインダクター１００は、上記第１面及び第２面において上記第１外部電極８１と第２外部電極８２との間に配置された応力緩衝層９０を含むことで、インダクターの内部に与えられる応力を最小化して、クラックなどの欠陥の発生を低減させる。
【００３４】
具体的に、上記応力緩衝層９０は、上記第１面及び第２面において、上記第１及び第２外部電極８１、８２が形成された領域を除いた領域に配置されることができ、外部収縮力が発生した時に力を分散させることで、インダクター及びインダクターの内部に生じるせん断応力を低減させることができる。
【００３５】
上記応力緩衝層９０は、高剛性材料からなり、上記第１及び第２外部電極に比べて剛性が同一であるかより大きい材料からなることができる。
【００３６】
剛性の高い物質の場合、応力と変形の比を表す弾性係数であるモジュラス（ｍｏｄｕｌｕｓ）が高い。上記第１及び第２外部電極は導電性金属を含むため、磁性材料を含む本体に比べてモジュラスが大きい。
【００３７】
しかし、上記第１及び第２コイルパターンの引き出し端子がそれぞれ第３面及び第４面に非対称に露出しているため、コイル部に与えられるせん断応力が大きくなり、クラック発生率が高くなる。
【００３８】
したがって、本体内に与えられる応力を低減させるために、上記応力緩衝層９０のモジュラスは、上記第１及び第２外部電極のモジュラス以上であることができる。上記応力緩衝層のモジュラスが高いことにより、非対称構造による応力の発生を低減させることができる。
【００３９】
上記応力緩衝層９０は、上記第１及び第２外部電極が電気的に導通しない高剛性材料からなり、例えば、アルミナ（Ａｌ２Ｏ３）及びシリカ（ＳｉＯ２）から選択された１つからなることができる。
【００４０】
インダクターの内部の所定領域に応力が集中されることを防止するために、上記応力緩衝層の厚さは、上記第１面及び第２面において上記第１及び第２外部電極と同一の厚さに形成されることができる。
【００４１】
図３は本発明の他の実施形態によるインダクター２００を概略的に示した斜視図である。
【００４２】
図３を参照すると、上記インダクター２００は、第１及び第２コイルパターン１４１、１４２と電気的に連結されており、上記第３面及び第４面に形成され、且つ上記第１面及び第２面の一部及び第５面及び第６面の一部まで延在して形成された第１及び第２外部電極１８１、１８２を含む。
【００４３】
図１の場合、上記第１及び第２外部電極８１、８２が上記第３面及び第４面から第１面及び第２面の一部まで延びて形成されたもの、すなわち、「コ」字状を有するものを示し、図３の場合、上記第１及び第２外部電極１８１、１８２が上記第３面及び第４面と上記第１面、第２面、第５面及び第６面の一部を囲むように形成されたものを示す。
【００４４】
図３のように、上記第１及び第２外部電極１８１、１８２が上記第３面及び第４面から上記第１面、第２面、第５面及び第６面の一部まで延びて形成される場合、応力緩衝層１９０は、上記第１面、第２面、第５面及び第６面において上記第１外部電極と第２外部電極との間に配置されることができる。すなわち、上記応力緩衝層１９０は、上記第１面、第２面、第５面及び第６面において、第１及び第２外部電極が形成された領域を除いた領域に配置されることができる。
【００４５】
上記支持部材２０は、第１及び第２コイルパターン４０を支持できるものであれば、その材質や種類は特に限定されず、例えば、銅張積層板（ＣＣＬ）、ポリプロピレングリコール（ＰＰＧ）基板、フェライト基板または金属系軟磁性基板などであることができる。また、絶縁樹脂からなる絶縁基板であってもよい。
【００４６】
上記絶縁樹脂としては、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーなどの補強材が含浸された樹脂、例えば、プリプレグ（ｐｒｅｐｒｅｇ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ  Ｂｕｉｌｄ‐ｕｐ  Ｆｉｌｍ）、ＦＲ‐４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ  Ｔｒｉａｚｉｎｅ）樹脂、ＰＩＤ（Ｐｈｏｔｏ  Ｉｍａｇａｂｌｅ  Ｄｉｅｌｅｃｔｒｉｃ）樹脂などが使用できる。剛性維持の点では、ガラス繊維及びエポキシ樹脂を含む絶縁基板を用いることができるが、これに限定されるものではない。
【００４７】
上記支持部材２０の上面及び下面の中央部は貫通されて孔が形成されており、上記孔にはフェライトまたは金属磁性粒子などの磁性体が充填されてコア部５５が形成されることができる。上記磁性体が充填されてコア部が形成されることにより、インダクタンス（Ｌ）が向上することができる。
【００４８】
上記支持部材の両面上に積層された上記第１コイルパターン４１と上記第２コイルパターン４２は、上記支持部材を貫通するビア４５を介して電気的に連結される。
【００４９】
上記ビア４５は、機械的ドリルまたはレーザードリルなどを用いて貫通孔を形成した後、上記貫通孔の内部にめっきにより導電性物質を満たすことで形成されることができる。
【００５０】
上記ビア４５は、支持部材２０の両面上にそれぞれ配置された上側の第１コイルパターン４１と下側の第２コイルパターン４２とを電気的に連結することができるものであれば、その形状や材質は特に限定されない。ここで、上側及び下側は、図面においてコイルパターンの積層方向を基準として判断する。
【００５１】
上記ビア４５は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｄ）、またはこれらの合金などの導電性物質を含むことができる。
【００５２】
上記支持部材の上下面に形成された第１及び第２コイルパターンを電気的に連結するためにビアを形成するが、この際、ビアは、レーザー加工により層間絶縁物質を焼くことにより形成することができる。ビアを形成する時に、支持部材の厚さが厚いほど、そのサイズが大きくなるが、ビアのサイズが大きくなると、コイルの体積が大きくなり得る。そのため、インダクター内の非磁性領域が増加することになり、インダクターが実現すべき電流特性が減少するという問題点がある。
【００５３】
上記ビア４５の断面は、台形状または砂時計状であることができる。
【００５４】
上記ビア４５の断面は砂時計状であることができる。上記形状は、上記支持部材の上面または下面を加工することで実現でき、これにより、上記ビアの断面の幅を減少させることができる。上記ビアの断面の幅は６０〜８０μｍであることができるが、これに限定されるものではない。
【００５５】
上記第１及び第２コイルパターン４１、４２は絶縁膜（不図示）により被覆されることで、上記本体を成す磁性材料と直接接触されない。
【００５６】
上記絶縁膜は、第１及び第２コイルパターンを保護する役割を担う。
【００５７】
上記絶縁膜の材質としては、絶縁物質を含むものであれば如何なるものでも適用可能であり、例えば、通常の絶縁コーティングに用いられる絶縁物質、例えば、エポキシ樹脂、ポリイミド樹脂、液晶結晶性ポリマー樹脂などを含むことができ、公知の感光性絶縁（Ｐｈｏｔｏ  Ｉｍａｇｅｂｌｅ  Ｄｉｅｌｅｃｔｒｉｃ：ＰＩＤ）樹脂などが用いられてもよいが、これに限定されるものではない。
【００５８】
以下、添付図面を参照して本発明によるインダクターを備えたパッケージについて説明する。
【００５９】
図４は本発明の一実施形態によるインダクターを備えたパッケージを概略的に示した平面図であり、図５は図４のパッケージを示した正面図である。
【００６０】
図４及び図５を参照すると、本発明の一実施形態によるパッケージ１０００は、基板上に配置されたインダクター１００と、インダクターを囲むように形成された絶縁材１２００と、を含み、インダクターは、内部にコイル部が配置されており、互いに対向する第１面及び第２面、第１面及び第２面を連結する複数の側面を含む本体と、複数の本体の側面のうち互いに対向する第３面及び第４面に形成され、且つ第１面及び第２面の一部まで延びて形成された第１及び第２外部電極と、第１面及び第２面において第１外部電極と第２外部電極との間に配置された応力緩衝層と、を含む。
【００６１】
上記基板１１００は、絶縁材料からなる板に導電性パターンを形成した印刷回路基板（ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ；ＰＣＢ）であることができる。
【００６２】
上記パッケージは、インダクターの他に、互いに異なる電気的特性を有する複数の電子部品３００、４００、５００をさらに含むことができる。
【００６３】
上記絶縁材１２００は、エポキシモールディングコンパウンド（ｅｐｏｘｙ  ｍｏｌｄｉｎｇ  ｃｏｍｐｏｕｎｄ；ＥＭＣ）であることができ、上記インダクター及び複数の電子部品の全体を囲むように形成されることができる。
【００６４】
本発明の一実施形態によると、インダクター１００を印刷回路基板１１００上に実装した後、絶縁材１２００により囲まれるように形成されたものであって、パッケージングする時における絶縁材による圧縮応力の影響を低減させるために、上記インダクターに応力緩衝層を配置する。
【００６５】
上記応力緩衝層を第１外部電極と第２外部電極との間に配置することで、パッケージングする時に必然的に発生する絶縁材の収縮及び膨張力をインダクター及びインダクター内に分散させ、インダクター内に生じる応力の最小化及びインダクターの構造安定性を確保することができる。
【００６６】
図６は、比較例と実施例のそれぞれにおいてパッケージング時にインダクター本体内で生じる主たる応力の大きさ及び方向を示した表であり、図７は、比較例と実施例のそれぞれにおいてパッケージング時にインダクターの内部に発生した応力の数値を示した表である。
【００６７】
図６及び図７は、比較例と実施例のパッケージング処理後のインダクターの本体内に生じた主たる応力及び等価応力を示したものであって、比較例は応力緩衝層が形成されていないインダクターであり、実施例は応力緩衝層が形成されているインダクターである。
【００６８】
図６を参照して本体に与えられる主たる応力の大きさ及び方向を見ると、比較例では、第１及び第２コイルパターンが受ける応力の方向が互いに異なって、中間地点でせん断応力が大きく上昇しており、クラックの発生可能性が高かった。しかし、実施例では、外部（絶縁材）の収縮力に対して応力緩和層が支持しているため、本体の内部に与えられる応力が著しく減少することが分かる。
【００６９】
図７を参照して本体及び外部電極に与えられる等価応力部分を見ると、比較例では、第１及び第２コイルパターンと本体の磁性材料とが接する部分に応力が集中され、クラック発生危険部（Ａ部）の等価応力値が５４．２ＭＰａであったのに対し、実施例では、応力緩衝層により相対的に応力が緩和されて、Ａ部の等価応力値が４５．２ＭＰａと、クラック発生率が減少することが分かる。
【００７０】
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【００７１】
２０  支持部材
４０  コイルパターン
４５  ビア
５０  本体
８１、８２、１８１、１８２  第１及び第２外部電極
１００  インダクター
１０００  パッケージ
１１００  基板
１２００  絶縁材
【図１】
2018032842.tif 000003
【図２】
2018032842.tif 000004
【図３】
2018032842.tif 000005
【図４】
2018032842.tif 000006
【図５】
2018032842.tif 000007
【図６】
2018032842.tif 000008
【図７】
2018032842.tif 000009