(57)【要約】【課題】  生産性の悪化を招くことなく製造され、且つ、インダクタンスが低減された半導体装置を提供すること。【解決手段】  半導体装置は、電極が形成された電極形成面を有する半導体素子と、導電性金属により構成され、半導体素子の電極に電気的に接続されるように電極形成面に接触する接触面が形成された表面を有する導電板と、を備える。また、導電板の表面であって、導電板を流れて電極に向かう電流の導電経路の近傍領域、又は電極から導電板に流れる電流の導電経路の近傍領域に、表面積が拡大された表面積拡大部が設けられている。【選択図】  図４
2018195751.tif 000002
【特許請求の範囲】
【請求項１】
電極が形成された電極形成面を有する半導体素子と、
導電性金属により構成され、前記半導体素子の前記電極に電気的に接続されるように前記電極形成面に接触する接触面が形成された表面を有する導電板と、
を備え、
前記導電板の前記表面であって、前記導電板を流れて前記電極に向かう電流の導電経路の近傍領域、又は前記電極から前記導電板に流れる電流の導電経路の近傍領域に、表面積が拡大された表面積拡大部が設けられている、
半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記表面積拡大部が、凹部である、
半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記導電板の前記表面に、電源に接続された電源接続部が取り付けられる電源接続部取付領域が設けられており、
前記表面積拡大部は、前記電源接続部取付領域と前記接触面とを結ぶ線分の近傍領域に設けられている、
半導体装置。
【請求項４】
請求項１乃至３のいずれか１項に記載の半導体装置において、
前記表面積拡大部が、前記接触面の隣接領域に設けられている
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を有する半導体装置に関する。
【背景技術】
【０００２】
トランジスタ等の半導体素子を有する半導体装置内のインダクタンスが大きい場合、大きなサージ電圧が発生する可能性がある。このサージ電圧は、半導体素子の動作に悪影響を及ぼす虞がある。従って、半導体装置内のインダクタンスは、できるだけ小さいのがよい。従来において、インダクタンスを低減するために、様々な工夫が施された半導体装置が提案されている。
【０００３】
特許文献１は、パワー半導体素子を搭載した上アームに高電位を供給する第一接続導体（正極接続端子）と、パワー半導体素子を搭載した下アームに低電位を供給する第二接続導体（負極接続端子）とを、絶縁シートを介して積層配置してなる半導体装置（パワーモジュール）を開示する。特許文献１に記載の半導体装置によれば、第一接続導体と第二接続導体が積層配置されているので、インダクタンスを低減することができる。また、絶縁シートを介して第一接続導体と第二接続導体が近接配置しているので、インダクタンスを低減することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１５４６０号公報
【発明の概要】
【０００５】
（発明が解決しようとする課題）
特許文献１によれば、絶縁シートを挟んで第一接続導体と第二接続導体とを積層配置させるといった煩雑な工程を要するので、製造工数が増加し、生産性の悪化を招く。
【０００６】
本発明は、生産性の悪化を招くことなく製造され、且つ、インダクタンスが低減された半導体装置を提供することを、目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置は、電極が形成された電極形成面（１７１ａ，１７２ｂ）を有する半導体素子（１７１，１７２）と、導電性金属により構成され、半導体素子の電極に電気的に接続されるように電極形成面に接触する接触面（Ｓ１，Ｓ２）が形成された表面（１４１，１５１）を有する導電板（１４，１５）と、を備える。そして、導電板の表面であって、導電板を流れて電極に向かう電流の導電経路、又は、電極から導電板に流れる電流の導電経路の近傍領域に、表面積が拡大された表面積拡大部（１５２）が設けられている。
【０００８】
本発明によれば、導電板の表面であって導電板を流れる電流の導電経路の近傍領域に表面積が拡大された部分が設けられる。導電板の表面であって導電経路の近傍領域に表面積が拡大された部分が設けられている場合、導電板のインダクタンスが低減する。よって、表面積拡大部が設けられた導電板を用いて半導体装置を製造することにより、特許文献１のように絶縁シートを挟んで２つの導電部材を積層させるような煩雑な製造工程を経ることなくインダクタンスが低減された半導体装置を製造することができる。このように、本発明によれば、生産性の悪化を招くことなく製造され、且つ、インダクタンスが低減された半導体装置を提供することができる。
【０００９】
本発明において、表面積拡大部について、「表面積が拡大された」とは、導電板の表面のうち表面積拡大部が設けられている領域の面積よりも、表面積拡大部の表面積の方が大きいことを意味する。従って、表面積拡大部は、それが導電板に設けられている領域の面積よりも表面積の方が大きくなるように形成された部分であると言える。例えば導電板の表面に凹部が設けられている場合、凹部の表面積は、凹部の開口面積よりも大きい。凹部の開口面積は、導電板の表面のうち凹部が設けられている領域の面積であるから、凹部は表面積拡大部に該当する。また、表面積拡大部が凸部である場合、凸部の表面積は、凸部の設置面積よりも大きい。凸部の設置面積は、導電板の表面のうち凸部が設けられている領域の面積であるから、凸部は表面積拡大部に該当する。このような凹部及び凸部以外にも、表面積拡大部は様々な形態を採り得る。例えば、表面積拡大部の形状は浪打形状であっても良いし、凹凸形状であってもよい。
【００１０】
この場合、表面積拡大部は、凹部であるとよい。表面積拡大部が凸部であると、半導体装置の大型化を招く。これに対し、表面積拡大部が凹部であると、半導体装置の大型化を招くことなく導電板のインダクタンスを低減することができる。
【００１１】
また、導電板の表面に、電源（Ｖ）に接続された電源接続部（１１，１２）が取り付けられる電源接続部取付領域（１４ｃ，１５ｃ）が設けられているとよい。この場合、表面積拡大部は、電源接続部取付領域と接触面とを結ぶ線分の近傍領域に設けられているとよい。電源から半導体素子に電流が流れる場合、導電板には、電源接続部が取り付けられている電源接続部取付領域から、半導体素子の電極形成面に接触する接触面に向かって、直線状に電流が流れると考えられる。また、半導体素子から電源に電流が流れる場合、導電板には、半導体素子の電極形成面に接触する接触面から、電源接続部取付領域に向かって、直線状に電流が流れると考えられる。従って、導電板の表面のうち、電源接続部取付領域と半導体素子の電極形成面に接触する接触面とを結ぶ線分の近傍領域に表面積拡大部を設けることにより、表面積拡大部が必ず導電板を流れる電流の導電経路の近傍に設けられることになる。よって、導電板のインダクタンスを確実に低減することができる。
【００１２】
また、表面積拡大部は、半導体素子の電極形成面に接触する接触面に隣接した領域に設けられているとよい。導電板を流れる電流は、半導体素子の電極形成面に接触する接触面を通る。従って、接触面の隣接領域に表面積拡大部を設けることにより、表面積拡大部が必ず導電板を流れる電流の導電経路の近傍に設けられることになる。よって、導電板のインダクタンスを確実に低減することができる。
【図面の簡単な説明】
【００１３】
【図１】本実施形態に係る半導体装置の平面図である
【図２】ケースの底面に埋め込まれて固定された正極板、負極板、及び導電板の配置関係を示す平面図である。
【図３】アームユニットの平面図である。
【図４】図３のＩＶ−ＩＶ断面図である
【図５】図４のＶ−Ｖ断面図である。
【図６】分割バスバーの平面図である。
【図７】分割バスバーの側面図である。
【図８】分割片を示す図である。
【図９】端末片を示す図である。
【図１０】第一半導体モジュール、第二半導体モジュール、第三半導体モジュールにより構成されるインバータ回路を示す回路図である。
【図１１】インダクタンスの計算に用いた正極導電板を示す図である。
【図１２】インダクタンスの計算に用いた負極導電板を示す図である。
【図１３】電流の導電経路が示された正極導電板の平面図である。
【図１４】電流の導電経路が示された負極導電板の平面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態に係る半導体装置について、図面を参照して説明する。本実施形態では、３相ＤＣブラシレスモータのインバータ回路として用いられる半導体装置について説明する。図１は、本実施形態に係る半導体装置１の平面図である。図１に示すように、半導体装置１は、第一半導体モジュール１０Ａと、第二半導体モジュール１０Ｂと、第三半導体モジュール１０Ｃと、これらの半導体モジュールを収容するケース４０とを備える。
【００１５】
ケース４０は、例えば樹脂等の絶縁性材料により構成される。また、ケース４０は、平面視にて円形状である底壁４１と、底壁４１の周端から底壁４１の中心軸方向に沿って上方に延設したリング状の側壁４２を備える。側壁４２の先端は開口している。この開口面上に、制御基板等を載置することができる。
【００１６】
第一半導体モジュール１０Ａ、第二半導体モジュール１０Ｂ、及び第三半導体モジュール１０Ｃは、ケース４０の底壁４１上に配設される。図１からわかるように、第一半導体モジュール１０Ａ、第二半導体モジュール１０Ｂ、第三半導体モジュール１０Ｃの構造は同一であり、底壁４１の中心回りに１２０°間隔で、それぞれの半導体モジュールが配設される。
【００１７】
第一半導体モジュール１０Ａ，第二半導体モジュール１０Ｂ，第三半導体モジュール１０Ｃは、それぞれ、正極端子１１と、負極端子１２と、出力端子１３と、正極導電板１４と、負極導電板１５と、出力導電板１６と、５個のアーム回路（１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅ）からなるアームユニット１７とを備える。正極導電板１４及び負極導電板１５が、本発明の導電板に相当する。
【００１８】
それぞれの半導体モジュール１０Ａ，１０Ｂ，１０Ｃが備える各正極端子１１、各負極端子１２、各出力端子１３、各正極導電板１４、各負極導電板１５、及び各出力導電板１６は、導電性金属により構成される。導電性金属として、例えば、銅、アルミニウム、モリブデン、及びこれらの複合材、を例示することができる。本実施形態では、銅によりこれらが形成される。
【００１９】
それぞれの半導体モジュール１０Ａ，１０Ｂ，１０Ｃが備える各正極端子１１は、図１の紙面に直交する方向に延設された円柱形状を呈しており、その一方端（上端）が、直流電源の電源側正極端子に正極ラインを介して並列接続される。また、それぞれの半導体モジュール１０Ａ，１０Ｂ，１０Ｃが備える各負極端子１２は、図１の紙面に直交する方向に延設された円柱形状を呈しており、その一方端（上端）が、直流電源の電源側負極端子に負極ラインを介して並列接続される。従って、各正極端子１１は直流電源の正極側に接続され、各負極端子１２は直流電源の負極側に接続される。正極端子１１及び負極端子１２が、本発明の電源接続部に相当する。また、直流電源は、電源側正極端子と電源側負極端子を有し、電源側正極端子と電源側負極端子との間に直流電圧を印加することができるデバイスであれば、どのようなものでもよい。例えば、直流電源として、バッテリ、電池、等を例示することができる。また、商用交流等の交流を全波整流或いは半波整流した後に平滑コンデンサにより平滑化した電力、所謂中間直流電力も、直流電源として利用することができる。
【００２０】
また、正極端子１１の他方端（下端）は、正極導電板１４に電気的に接続され、負極端子１２の他方端（下端）は、負極導電板１５に電気的に接続される。従って、それぞれの半導体モジュール１０Ａ，１０Ｂ，１０Ｃが備える各正極導電板１４は、各正極端子１１及び正極ラインを介して直流電源の電源側正極端子に電気的に接続され、それぞれの半導体モジュール１０Ａ，１０Ｂ，１０Ｃが備える各負極導電板１５は、各負極端子１２及び負極ラインを介して直流電源の電源側負極端子に電気的に接続されることになる。
【００２１】
また、それぞれの半導体モジュール１０Ａ，１０Ｂ，１０Ｃが備える各出力端子１３は、各正極端子１１及び各負極端子１２と同様に、図１の紙面に直交する方向に延設された円柱形状を呈している。また、第一半導体モジュール１０Ａが備える出力端子１３の一方端（上端）は、出力ラインを介して３相ＤＣブラシレスモータのＵ相コイルに電気的に接続され、第二半導体モジュール１０Ｂが備える出力端子１３の一方端（上端）は、出力ラインを介して３相ＤＣブラシレスモータのＶ相コイルに電気的に接続され、第三半導体モジュール１０Ｃが備える出力端子１３の一方端（上端）は、出力ラインを介して３相ブラシレスモータのＷ相コイルに電気的に接続される。また、それぞれの半導体モジュール１０Ａ，１０Ｂ，１０Ｃが備える各出力端子１３の他方端（下端）は、それぞれ、各出力導電板１６に接続される。
【００２２】
それぞれの半導体モジュール１０Ａ，１０Ｂ，１０Ｃが備える各正極導電板１４、各負極導電板１５、各出力導電板１６は、ケース４０の底壁４１に埋め込まれて固定されている。図２は、ケース４０の底壁４１に埋め込まれて固定された正極導電板１４、負極導電板１５、及び出力導電板１６の配置関係を示す平面図である。ケース４０の底壁４１に埋め込まれた正極導電板１４は、その一端面にて底壁４１から露出する。同様に、ケース４０の底壁４１に埋め込まれた負極導電板１５は、その一端面にて底壁４１から露出し、ケース４０の底壁４１に埋め込まれた出力導電板１６は、その一端面にて底壁４１から露出する。正極導電板１４の露出面が正極面１４１を構成し、負極導電板１５の露出面が負極面１５１を構成する。従って、図２には、正極導電板１４の正極面１４１、負極導電板１５の負極面１５１、及び、出力導電板１６の底壁４１からの露出面１６１が、それぞれ示される。正極面１４１及び負極面１５１が、本発明における、導電板の「表面」に相当する。
【００２３】
図２に示すように、正極導電板１４の正極面１４１は、台形領域１４ａと、台形領域１４ａの下底に接続した矩形領域１４ｂにより構成される。台形領域１４ａには、正極端子１１の他方端が接続される正極端子取付領域１４ｃが形成される。また、負極導電板１５の負極面１５１も、台形領域１５ａと、台形領域１５ａの下底に接続した矩形領域１５ｂにより構成される。台形領域１５ａに負極端子１２の他方端が接続される負極端子取付領域１５ｃが形成される。正極端子取付領域１４ｃ及び負極端子取付領域１５ｃが、本発明の電源接続部取付領域に相当する。
【００２４】
また、正極導電板１４と負極導電板１５は、正極面１４１の矩形領域１４ｂの端辺１４ｄと，負極面１５１の矩形領域１５ｂの端辺１５ｄが、一定の微小距離αを隔てて対向するように、ケース４０の底壁４１に埋め込まれる。端辺１４ｄと端辺１５ｄとの間の微小距離αは、正極導電板１４と負極導電板１５との距離に相当する。この微小距離αは小さい方が良い。例えば、微小距離αを０．０５ｍｍ〜１．０ｍｍに設定することができる。このように、正極導電板１４と負極導電板１５は、ケース４０の底壁４１に埋め込まれた状態で、微小距離αを隔てて隣接配置（近接配置）される。
【００２５】
ここで、説明の便宜上、図２の平面視における左右方向をＸ方向と定義し、右方をＸ１方向と定義し、左方をＸ２方向と定義する。また、図２の平面視における上下方向（すなわちＸ方向と直交する方向）をＹ方向と定義する。また、Ｘ方向及びＹ方向に直交する方向、すなわち鉛直上下方向をＺ方向と定義する。こうして方向を定義した場合、図２からわかるように、微小距離αは、Ｙ方向に沿った正極導電板１４と負極導電板１５との間の距離を表す。また、正極導電板１４と負極導電板１５は、互いの矩形領域１４ｂ、１５ｂを対向させた状態で、Ｙ方向に沿って微小距離αを隔てて隣接配置する。
【００２６】
また、正極導電板１４の正極面１４１と負極導電板１５の負極面１５１は、Ｙ方向における微小距離αの中間点を通り且つＸ方向に沿った直線Ｌに対して線対称状に形成される。また、出力導電板１６の露出面１６１は、正極導電板１４の正極面１４１及び負極導電板１５の負極面１５１よりもＸ１方向側の領域であって且つ直線Ｌが通過する領域に、形成される。
【００２７】
また、正極導電板１４の正極面１４１の矩形領域１４ｂには、後述する５個のアーム回路がそれぞれ備える第一トランジスタ１７１が接続され、負極導電板１５の負極面１５１の矩形領域１５ｂには、後述する５個のアーム回路がそれぞれ備える第二トランジスタ１７２が接続される。図２からわかるように、５個のアーム回路がそれぞれ備える第一トランジスタ１７１は、Ｘ方向に沿って直線状に整列するように、正極面１４１の矩形領域１４ｂに接続される。同様に、５個のアーム回路がそれぞれ備える第二トランジスタ１７２も、Ｘ方向に沿って直線状に整列するように、負極面１５１の矩形領域１５ｂに接続される。
【００２８】
次に、アームユニット１７について説明する。図３は、アームユニット１７の平面図である。図３において、左右方向がＸ方向であり、右方がＸ１方向であり、左方がＸ２方向であり、上下方向がＹ方向である。上述したように、アームユニット１７は、５個のアーム回路（第一アーム回路１７ａ、第二アーム回路１７ｂ、第三アーム回路１７ｃ、第四アーム回路１７ｄ、第五アーム回路１７ｅ）から構成される。図３からわかるように、各アーム回路は、Ｘ方向に沿って整列して配置される。具体的には、Ｘ１方向に向かって、第一アーム回路１７ａ、第二アーム回路１７ｂ、第三アーム回路１７ｃ、第四アーム回路１７ｄ、第五アーム回路１７ｅが、この順で、整列配置される。各アーム回路の構成は基本的には同一である。代表的に、第一アーム回路１７ａの構成を説明する。
【００２９】
図４は、図３のＩＶ−ＩＶ断面図であり、第一アーム回路１７ａのＹ方向に沿った断面を示す。図４の左右方向がＹ方向であり、上下方向がＺ方向（鉛直方向）である。また、Ｚ方向のうち上方向をＺ１方向と定義し、下方向をＺ２方向と定義する。図４に示すように、第一アーム回路１７ａは、第一トランジスタ１７１と、第二トランジスタ１７２と、後述する分割バスバー５０の第一分割片５１ａとを備える。第一トランジスタ１７１及び第二トランジスタ１７２が本発明の半導体素子に相当する。
【００３０】
第一トランジスタ１７１及び第二トランジスタ１７２は、本実施形態では、Ｎチャネル型のパワーＭＯＳＦＥＴである。第一トランジスタ１７１は薄板形状を呈し、板厚方向に沿って、一方面１７１ａ及び一方面１７１ａとは反対側を向いた他方面１７１ｂが形成される。一方面１７１ａにドレイン電極Ｄが形成され、他方面１７１ｂにソース電極Ｓ及びゲート電極Ｇが形成される。同様に、第二トランジスタ１７２も薄板形状を呈し、板厚方向に沿って、一方面１７２ａ及び一方面１７２ａとは反対側を向いた他方面１７２ｂが形成される。一方面１７２ａにドレイン電極Ｄが形成され、他方面１７２ｂにソース電極Ｓ及びゲート電極Ｇが形成される。
【００３１】
第一トランジスタ１７１は、ケース４０の底壁４１に埋め込まれている正極導電板１４の正極面１４１の矩形領域１４ｂ上に配設され、はんだ等の接合材１９１を介して正極導電板１４に接合される。この場合において、第一トランジスタ１７１の一方面１７１ａ、すなわちドレイン電極Ｄが形成されている面が、正極導電板１４の正極面１４１の矩形領域１４ｂに対面配置した状態で、第一トランジスタ１７１が正極導電板１４に接合される。このとき、正極導電板１４の正極面１４１のうち、図４に領域Ｓ１として示される部分が、接合材１９１を介して第一トランジスタ１７１の一方面１７１ａに接触する。第一トランジスタ１７１の一方面１７１ａが本発明の電極形成面に相当し、一方面１７１ａに形成されたドレイン電極Ｄが、本発明の電極に相当する。また、正極導電板１４の正極面１４１のうち、領域Ｓ１が、本発明の接触面に相当する。以下、領域Ｓ１を、接触面Ｓ１と呼ぶこともある。接触面Ｓ１にて、第一トランジスタ１７１のドレイン電極Ｄが正極導電板１４に電気的に接続される。
【００３２】
第二トランジスタ１７２は、ケース４０の底壁４１に埋め込まれている負極導電板１５の負極面１５１の矩形領域１５ｂ上に配設され、はんだ等の接合材１９２を介して負極導電板１５に接合される。この場合において、第二トランジスタ１７２の他方面１７２ｂ、すなわちソース電極Ｓ及びゲート電極Ｇが形成されている面が、負極導電板１５の負極面１５１の矩形領域１５ｂに対面配置した状態で、第二トランジスタ１７２が負極導電板１５に接合される。このとき、負極導電板１５の負極面１５１のうち、図４に領域Ｓ２として示される部分が、接合材１９２を介して第二トランジスタ１７２の他方面１７２ｂに接触する。第二トランジスタ１７２の他方面１７２ｂが本発明の電極形成面に相当し、他方面１７２ｂに形成されたソース電極Ｓが、本発明の電極に相当する。また、負極導電板１５の負極面１５１のうち、領域Ｓ２が、本発明の接触面に相当する。以下、領域Ｓ２を接触面Ｓ２と呼ぶこともある。接触面Ｓ２にて、第二トランジスタ１７２のソース電極Ｓが、負極導電板１５に電気的に接続される。
【００３３】
図４に示すように、正極導電板１４の正極面１４１と負極導電板１５の負極面１５１は、共に、底壁４１からの露出面であるため、底壁４１の底面（表面）と同じ平面内、すなわち同一平面内に形成され、且つ、同一の方向を向いている。図４においては、正極導電板１４の正極面１４１と負極導電板１５の負極面１５１は、Ｚ１方向（上方向）を向いている。同一方向を向いた２つの面（１４１，１５１）の一方（例えば正極導電板１４の正極面１４１）には、一方のトランジスタ（例えば第一トランジスタ１７１）のドレイン電極Ｄが形成された面が対面配置するように一方のトランジスタが配設され、他方の面（例えば負極導電板１５の負極面１５１）には、他方のトランジスタ（例えば第二トランジスタ１７２）のソース電極Ｓ及びゲート電極Ｇが形成された面が対面配置するように他方のトランジスタが配設されている。つまり、２つのトランジスタ（１７１，１７２）は、それぞれ反対向きとなるように、それぞれの導電板（正極導電板１４及び負極導電板１５）上に配設される。換言すれば、一方のトランジスタに対して他方のトランジスタが反転した状態で、両トランジスタが配設される。そのため、第一トランジスタ１７１のドレイン電極Ｄが形成された面（一方面１７１ａ）の向きと、第二トランジスタ１７２のソース電極Ｓ及びゲート電極Ｇが形成された面（他方面１７２ｂ）の向きは、同じ向き、すなわち下向き（Ｚ２方向向き）である。また、第一トランジスタ１７１のソース電極Ｓ及びゲート電極Ｇが形成された面（他方面１７１ｂ）の向きと第二トランジスタ１７２のドレイン電極Ｄが形成された面（一方面１７２ａ）の向きは、同じ向き、すなわち上向き（Ｚ１方向向き）である。
【００３４】
図４からわかるように、第一トランジスタ１７１と第二トランジスタ１７２は、第一分割片５１ａを介して電気的に接続される。なお、上述したように、第一分割片５１ａは、リードフレームである分割バスバー５０の一部を構成する。ここで、分割バスバー５０について説明する。
【００３５】
図６は、分割バスバー５０の平面図であり、図７は、分割バスバー５０の側面図である。なお、図６及び図７において、左右方向がＸ方向であり、右方がＸ１方向、左方がＸ２方向である。また、図６の上下方向がＹ方向である。さらに、図７の上下方向がＺ方向であり、上方がＺ１方向、下方がＺ２方向である。図６及び図７に示すように、分割バスバー５０は、４個の分割片（第一分割片５１ａ、第二分割片５１ｂ、第三分割片５１ｃ、第四分割片５１ｄ）と、１個の端末片５２とを有し、これらが連結されることによって構成される。各分割片の形状は同一である。各分割片を総称して、分割片５１と呼ぶ。
【００３６】
図８は、分割片５１を示す図であり、図８（ａ）が分割片５１の平面図、図８（ｂ）が分割片５１の側面図である。図９は、端末片５２を示す図であり、図９（ａ）が端末片５２の平面図、図９（ｂ）が端末片５２の側面図である。図８（ａ）に示す分割片５１の向き及び図９（ａ）に示す端末片５２の向きは、図６に示す分割片５１及び端末片５２の向きに一致し、図８（ｂ）に示す分割片５１の向き及び図９（ｂ）に示す端末片５２の向きは、図７に示す分割片５１及び端末片５２の向きに一致する。すなわち、図８（ａ）及び図９（ａ）の左右方向がＸ方向、右方がＸ１方向、左方がＸ２方向であり、上下方向がＹ方向である。また、図８（ｂ）及び図９（ｂ）の左右方向がＸ方向、右方がＸ１方向、左方がＸ２方向であり、上下方向がＺ方向、上方がＺ１方向、下方がＺ２方向である。
【００３７】
図８（ａ）によく示すように、分割片５１は、第一接合部５１１と、第二接合部５１２と、アーム内接続部５１３と、アーム間接続部５１４を有し、銅等の弾性係数の高い導電性金属により構成される。また、図９（ａ）によく示すように、端末片５２は、第一接合部５２１と、第二接合部５２２と、アーム内接続部５２３と、端末接続部を５２４有し、銅等の弾性係数の高い導電性金属により構成される。
【００３８】
図４には、分割片５１としての第一分割片５１ａの断面が示されている。分割片５１は、図４に示す断面方向（Ｘ方向）から見たときに、Ｙ方向に延設される。また、分割片５１のＹ方向における中央部分に上に凸（Ｚ１方向に凸）の凸状部分が形成される。凸状部分の左下端から図４のＹ方向における左方に延びる部分が第一接合部５１１を構成し、凸状部分の右下端から図４のＹ方向における右方に延びる部分が第二接合部５１２を構成し、凸状部分がアーム内接続部５１３を構成する。従って、Ｙ方向に沿って、第一接合部５１１、アーム内接続部５１３、第二接合部５１２が、この順で形成されていることになる。
【００３９】
また、図８（ａ）からわかるように、アーム間接続部５１４は、アーム内接続部５１３から、Ｘ１方向に延設される。また、図８（ｂ）からわかるように、アーム内接続部５１３とアーム間接続部５１４との間に傾斜部５１５が形成される。傾斜部５１５は、Ｘ方向に沿ってアーム内接続部５１３からアーム間接続部５１４に向かうにつれて、斜め上方に傾斜するように構成される。そして、傾斜部５１５の下方端（左方端）に凸状のアーム内接続部５１３の上辺部分が接続され、傾斜部５１５の上方端（右方端）にアーム間接続部５１４が接続される。従って、分割片５１を側面から見た場合におけるアーム間接続部５１４の上下方向位置（Ｚ方向位置）は、アーム内接続部５１３の上辺部分の上下方向位置よりも高い。具体的には、アーム間接続部５１４の下面５１４ａの上下方向位置（Ｚ方向位置）が、アーム内接続部５１３の上面５１３ｂの上下方向位置にほぼ等しい。
【００４０】
上記構造を有する４個の分割片５１は、図６に示すように、それぞれの第一接合部５１１がＸ方向に沿った直線上に配設され、且つ、それぞれの第二接合部５１２がＸ方向に沿った直線上に配設されるように、整列される。このとき、図７に示すように、第一分割片５１ａのアーム間接続部５１４が第二分割片５１ｂのアーム内接続部５１３の直上に重ね合わされ、第二分割片５１ｂのアーム間接続部５１４が第三分割片５１ｃのアーム内接続部５１３の直上に重ね合わされ、第三分割片５１ｃのアーム間接続部５１４が第四分割片５１ｄのアーム内接続部５１３の直上に重ね合わされるように、４個の分割片５１がＸ方向に沿って整列される。そして、互いに重ね合わされた一の分割片５１のアーム間接続部５１４と他の分割片５１のアーム内接続部５１３が、はんだ等の接合材により接合される。このようにして、４個の分割片５１が連結される。また、連結された４個の分割片５１のうち、第四分割片５１ｄのアーム間接続部５１４には、端末片５２が接続される。
【００４１】
端末片５２の第一接合部５２１、第二接合部５２２、及びアーム内接続部５２３の形状は、それぞれ、分割片５１の第一接合部５１１、第二接合部５１２、及びアーム内接続部５１３の形状と、ほぼ同一である。つまり、端末片５２は、図４に示す分割片５１と同様に、Ｘ方向から見たときにＹ方向に延在しており、その中央部分に上に凸の凸状部分が形成される。この凸状部分がアーム内接続部５２３を構成し、アーム内接続部５２３の左下端から第一接合部５２１が左方に延設され、アーム内接続部５２３の右下端から第二接合部５２２が右方に延設される。また、端末片５２の端末接続部５２４は、図９（ａ）に示すように、アーム内接続部５２３からＸ１方向に延設される。また、図９（ｂ）からわかるように、アーム内接続部５２３と端末接続部５２４との間に鉛直部５２５が形成される。鉛直部５２５は、上下方向（Ｚ方向）に延設されており、その上端に凸状のアーム内接続部５２３の上辺部分が接続され、その下端に端末接続部５２４が接続される。従って、端末片５２を側面から見た場合における端末接続部５２４の上下方向位置（Ｚ方向位置）は、アーム内接続部５１３の上辺部分の上下方向位置よりも低い。端末接続部５２４の下面５２４ａの上下方向位置（Ｚ方向位置）は、第一接合部５２１の下面５２１ａ（及び第二接合部５２２の下面）の上下方向位置に等しい。
【００４２】
端末片５２は、図６に示すように連結された、４個の分割片５１とともに整列される。このとき、端末片５２は、その第一接合部５２１が、連結された４個の分割片５１の第一接合部５１１とともに、Ｘ方向に沿った直線上に配置し、第二接合部５２２が、連結された４個の分割片５１の第二接合部５１２とともに、Ｘ方向に沿った直線上に配置するように、連結された４個の分割片５１に対して配設される。さらに、図７に示すように、端末片５２のアーム内接続部５２３が、第四分割片５１ｄのアーム間接続部５１４の直下に重ね合わされるように、連結された４個の分割片５１に対して配設される。そして、端末片５２のアーム内接続部５２３とその直上に配置する第四分割片５１ｄのアーム間接続部５１４が、はんだ等の接合材を介して接合される。このようにして、端末片５２のアーム内接続部５２３が第四分割片５１ｄに連結される。
【００４３】
上記構成の分割バスバー５０は、図６に示すように、第一分割片５１ａ、第二分割片５１ｂ、第三分割片５１ｃ、第四分割片５１ｄ、及び端末片５２が、Ｘ方向に沿って一列に整列するように、構成される。そして、分割バスバー５０は、図３に示すように、各分割片５１及び端末片５２の連結方向（すなわち各分割片５１及び端末片５２の整列方向）がＸ方向に一致し、且つ、Ｘ方向に整列した５個のアーム回路（１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅ）を横断するように、ケース４０内に配設される。このように５個のアーム回路に対して分割バスバー５０が配設されることにより、第一分割片５１ａが第一アーム回路１７ａに割り当てられ、第二分割片５１ｂが第二アーム回路１７ｂに割り当てられ、第三分割片５１ｃが第三アーム回路１７ｃに割り当てられ、第四分割片５１ｄが第四アーム回路１７ｄに割り当てられ、端末片５２が第五アーム回路１７ｅに割り当てられる。
【００４４】
図４に示すように、第一アーム回路１７ａに割り当てられた分割片５１（第一分割片５１ａ）の第一接合部５１１が、第一トランジスタ１７１のソース電極Ｓ及びゲート電極Ｇが形成された面である他方面１７１ｂに対面し、分割片５１の第二接合部５１２が、第二トランジスタ１７２のドレイン電極Ｄが形成された面である一方面１７２ａに対面する。そして、対面配置した分割片５１の第一接合部５１１と第一トランジスタ１７１の他方面１７１ｂが、はんだ等の接合材１９３を介して接合され、対面配置した分割片５１の第二接合部５１２と第二トランジスタ１７２の一方面１７２ａが、はんだ等の接合材１９４を介して接合される。
【００４５】
なお、第二〜第五アーム回路に割り当てられた分割片５１及び端末片５２と、第一トランジスタ１７１及び第二トランジスタ１７２との接続構成も、上記と同様である。
【００４６】
図５は、図３のＶ−Ｖ断面図であり、分割バスバー５０のＹ方向に沿った断面を示す。図５に示すように、第一アーム回路１７ａに割り当てられた第一分割片５１ａのアーム間接続部５１４が、第二アーム回路１７ｂに割り当てられた第二分割片５１ｂのアーム内接続部５１３に接続される。また、第二アーム回路１７ｂに割り当てられた第二分割片５１ｂのアーム間接続部５１４が、第三アーム回路１７ｃに割り当てられた第三分割片５１ｃのアーム内接続部５１３に接続される。また、第三アーム回路１７ｃに割り当てられた第三分割片５１ｃのアーム間接続部５１４が、第四アーム回路１７ｄに割り当てられた第四分割片５１ｄのアーム内接続部５１３に接続される。そして、第四アーム回路１７ｄに割り当てられた第四分割片５１ｄのアーム間接続部５１４が、第五アーム回路１７ｅに割り当てられた端末片５２のアーム内接続部５２３に接続される。また、第五アーム回路１７ｅに割り当てられた端末片５２の端末接続部５２４は、ケース４０の底壁４１に埋め込まれている出力導電板１６の露出面１６１に接続される。出力導電板１６には、上記したように出力端子１３が接続されている。従って、分割バスバー５０は、出力導電板１６を介して出力端子１３に接続されていることになる。
【００４７】
また、図４に示すように、第一トランジスタ１７１の他方面１７１ｂのうちゲート電極Ｇが形成されている部分及びソース電極Ｓが形成されている部分の一部の領域には、第一接合部５１１（５２１）が接合されていない。そして、第一トランジスタ１７１の他方面１７１ｂのうちゲート電極Ｇが形成されている部分に、可撓性を有する電線であるフレキシブル配線６１の一方端が接続され、第一トランジスタ１７１の他方面１７１ｂのうちソース電極Ｓが形成されている部分に、可撓性を有する電線であるフレキシブル配線６３の一方端が接続される。また、第二トランジスタ１７２の他方面１７２ｂのうちゲート電極Ｇが形成されている部分にも、可撓性を有する電線であるフレキシブル配線６２の一方端が接続され、第二トランジスタ１７２の他方面１７２ｂのうちソース電極Ｓが形成されている部分にも、可撓性を有する電線であるフレキシブル配線６４の一方端が接続される。ここで、第二トランジスタ１７２の他方面１７２ｂは、下向きの面であり、その全面が負極導電板１５の負極面１５１に対面接触していると、フレキシブル配線６２，６４を第二トランジスタ１７２の他方面１７２ｂに接続することができない。この点に関し、本実施形態においては、負極導電板１５の負極面１５１のうち、接触面Ｓ２に隣接し且つ第二トランジスタ１７２の他方面１７２ｂに形成されたゲート電極Ｇ及びソース電極Ｓに対面する部分に、ケース４０の内部空間に連通する凹部１５２が形成されており、この凹部１５２を経由して、フレキシブル配線６２，６４の一方端が第二トランジスタ１７２の他方面１７２ｂ（下面）に接続される。ここで、フレキシブル配線６２，６４は可撓性を有するので、凹部１５２内でフレキシブル配線６２，６４を図４に示すように折り返すことにより、確実に、フレキシブル配線６２，６４の一方端を第二トランジスタ１７２の他方面１７２ｂに形成されているゲート電極Ｇ及びソース電極Ｓに接続することができる。フレキシブル配線６１，６２，６３，６４の他方端は、図示しない制御基板に接続される。凹部１５２が、本発明の表面積拡大部に相当する。
【００４８】
図１０は、上記構成を備える第一半導体モジュール１０Ａ、第二半導体モジュール１０Ｂ、第三半導体モジュール１０Ｃにより構成されるインバータ回路を示す回路図である。図１０に示すように、各半導体モジュール１０Ａ，１０Ｂ，１０Ｃの正極端子１１は、直流電源Ｖの電源側正極端子ＶＰに接続されている正極ラインＰに並列的に接続され、各半導体モジュール１０Ａ，１０Ｂ，１０Ｃの負極端子１２は、直流電源Ｖの電源側負極端子ＶＮに接続されている負極ラインＮに並列的に接続される。従って、本実施形態に係る半導体装置１（インバータ回路）は、直流電源Ｖの電源側正極端子ＶＰに接続される正極ラインＰと直流電源Ｖの電源側負極端子ＶＮに接続される負極ラインＮとの間に並列接続される複数の半導体モジュール（第一半導体モジュール１０Ａ，第二半導体モジュール１０Ｂ，第三半導体モジュール１０Ｃ）を備える半導体装置である。
【００４９】
また、各半導体モジュール１０Ａ，１０Ｂ，１０Ｃが備える５個のアーム回路（第一アーム回路１７ａ、第二アーム回路１７ｂ、第三アーム回路１７ｃ、第四アーム回路１７ｄ、第五アーム回路１７ｅ）は、正極端子１１に接続された正極導電板１４と、負極端子１２に接続された負極導電板１５との間に、並列的に接続される。また、並列的に接続された５個のアーム回路にそれぞれ割り当てられた分割片５１及び端末片５２が、直列的に、出力端子１３に接続された出力導電板１６に接続される。そして、第一半導体モジュール１０Ａの出力端子１３が、第一出力ライン７１を介して３相ＤＣブラシレスモータＭのＵ相コイルに接続され、第二半導体モジュール１０Ｂの出力端子１３が、第二出力ライン７２を介して３相ＤＣブラシレスモータＭのＶ相コイルに接続され、第三半導体モジュール１０Ｃの出力端子１３が、第三出力ライン７３を介して３相ＤＣブラシレスモータＭのＷ相コイルに接続される。
【００５０】
各半導体モジュール１０Ａ，１０Ｂ，１０Ｃにそれぞれ備えられる５個の第一トランジスタ１７１及び５個の第二トランジスタ１７２は、スイッチング素子として機能する。この場合、制御基板６０から各トランジスタ１７１，１７２のゲート電極Ｇに所定のパターンで信号が入力されることにより、各トランジスタ１７１，１７２がスイッチング作動する。また、本実施形態において、各半導体モジュール１０Ａ，１０Ｂ，１０Ｃがそれぞれ備える５個の第一トランジスタ１７１は、全て同時に動作する。つまり、５個の第一トランジスタ１７１のＯＮ動作及びＯＦＦ動作は、全て同じタイミングで行われる。同様に、各半導体モジュール１０Ａ，１０Ｂ，１０Ｃがそれぞれ備える５個の第二トランジスタ１７２は、全て同時に動作する。つまり、５個の第二トランジスタ１７２のＯＮ動作及びＯＦＦ動作は、全て同じタイミングで行われる。
【００５１】
図１０に示すインバータ回路において、例えば、第一半導体モジュール１０Ａの第一トランジスタ１７１及び第三半導体モジュール１０Ｃの第二トランジスタ１７２がＯＮにされ、その他のトランジスタがＯＦＦにされている場合、インバータ回路内にて電流が以下のように流れる。すなわち、正極ラインＰからの電流が、第一半導体モジュール１０Ａの正極端子１１、正極導電板１４、第一トランジスタ１７１、分割バスバー５０、出力導電板１６、出力端子１３、にこの順で流れる。そして、第一半導体モジュール１０Ａの出力端子１３から第一出力ライン７１を経由して３相ＤＣブラシレスモータＭのＵ相コイルに電流が供給される。また、３相ＤＣブラシレスモータＭのＷ相コイルからの電流が、第三出力ライン７３を経由して第三半導体モジュール１０Ｃの出力端子１３に流れ、さらに、第三半導体モジュール１０Ｃの出力導電板１６、分割バスバー５０、第二トランジスタ１７２、負極導電板１５、負極端子１２、にこの順で流れる。そして、第三半導体モジュール１０Ｃの負極端子１２から負極ラインＮに電流が流れる。
【００５２】
また、例えば、第二半導体モジュール１０Ｂの第一トランジスタ１７１及び第一半導体モジュール１０Ａの第二トランジスタ１７２がＯＮにされ、その他のトランジスタがＯＦＦにされている場合、インバータ回路内にて電流が以下のように流れる。すなわち、正極ラインＰからの電流が、第二半導体モジュール１０Ｂの正極端子１１、正極導電板１４、第一トランジスタ１７１、分割バスバー５０、出力導電板１６、出力端子１３、にこの順で流れる。そして、第二半導体モジュール１０Ｂの出力端子１３から第二出力ライン７２を経由して３相ＤＣブラシレスモータＭのＶ相コイルに電流が供給される。また、３相ＤＣブラシレスモータＭのＵ相コイルからの電流が、第一出力ライン７１を経由して第一半導体モジュール１０Ａの出力端子１３に流れ、さらに、第一半導体モジュール１０Ａの出力導電板１６、分割バスバー５０、第二トランジスタ１７２、負極導電板１５、負極端子１２、にこの順で流れる。そして、第一半導体モジュール１０Ａの負極端子１２から負極ラインＮに電流が流れる。
【００５３】
上記した例のように、各半導体モジュール１０Ａ，１０Ｂ，１０Ｃの第一トランジスタ１７１がＯＮにされているときには、正極導電板１４から第一トランジスタ１７１に電流が流れる。一方、各半導体モジュール１０Ａ，１０Ｂ，１０Ｃの第二トランジスタ１７２がＯＮにされているときには、第二トランジスタ１７２から負極導電板１５に電流が流れる。これらの電流の流れを図４に示した場合、正極導電板１４を流れる電流の向きは矢印Ａで示すように上向き（Ｚ１方向）であり、負極導電板１５を流れる電流の向きは矢印Ｂで示すように下向き（Ｚ２方向）である。つまり、正極導電板１４を流れる電流の向きと負極導電板１５を流れる電流の向きは、反対である。
【００５４】
反対向きに電流が流れる部材を近接配置すると、相互インダクタンスが増加する。このためインダクタンスが打ち消し合って、インダクタンスを低減することができる。本実施形態によれば、正極導電板１４の正極面１４１（第一トランジスタ１７１の一方面１７１ａに接続される面）と負極導電板１５の負極面１５１（第二トランジスタ１７２の他方面１７２ｂに接続される面）とを同じ向きにすることにより、反対向きに電流が流れる正極導電板１４と負極導電板１５を隣り合わせに平行配置することを、実現している。そのため、隣接配置する正極導電板１４と負極導電板１５との間の距離（微小距離α）をできるだけ小さくすることができる。その結果、正極導電板１４及び負極導電板１５のインダクタンスを低減することができる。
【００５５】
また、正極導電板１４の正極面１４１（第一トランジスタ１７１の一方面１７１ａに接続される面）と、負極導電板１５の負極面１５１（第二トランジスタ１７２の他方面１７２ｂに接続される面）とを同じ向きにするために、第一トランジスタ１７１の向きと第二トランジスタ１７２の向きが反対にされる。これにより、第一トランジスタ１７１の他方面１７１ｂと第二トランジスタ１７２の一方面１７２ａが同じ向き（上向き）にされる。このため第一トランジスタ１７１の他方面１７１ｂと第二トランジスタ１７２の一方面１７２ａとを直線状に繋ぐことができ、それ故に、第一トランジスタ１７１の他方面１７１ｂと第二トランジスタ１７２の一方面１７２ａとを接続する接続部（アーム内接続部５１３，５２３）の長さの短縮化を図ることができる。その結果、上記接続部のインダクタンスを低減することができる。
【００５６】
また、本実施形態に係る半導体装置１においては、図４に良く示すように、負極導電板１５の負極面１５１に、凹部１５２が形成されている。この凹部１５２には、上述したように、第二トランジスタ１７２の他方面１７２ｂに接続されるフレキシブル配線６２，６４が配設される。また、この凹部１５２は、負極導電板１５の負極面１５１のうち、第二トランジスタ１７２の他方面１７２ｂに接合材１９２を介して接触している接触面Ｓ２に隣接した領域に設けられている。
【００５７】
接触面Ｓ２に隣接して凹部１５２が設けられているので、第二トランジスタ１７２の他方面１７２ｂに形成されたソース電極Ｓから負極導電板１５に流れる電流は、凹部１５２の近傍を通過することになる。言い換えれば、凹部１５２は、負極導電板１５の負極面１５１であって第二トランジスタ１７２のソース電極Ｓから負極導電板１５に流れる電流の導電経路の近傍領域に設けられていることになる。
【００５８】
本実施形態において、凹部１５２内の空間の形状は直方体状である。従って、凹部１５２の表面は、図４に示すように、長方形状（或いは正方形状）の底面１５２ａと、底面１５２ａの４辺から立設した４個の側面１５２ｂにより構成される。よって、凹部１５２の表面積は、底面１５２ａの面積と、４つの側面１５２ｂの面積の総和により表される。また、凹部１５２の開口面積は、凹部１５２の底面１５２ａの面積に等しい。
【００５９】
凹部１５２の開口面積は、負極導電板１５の負極面１５１のうち、凹部１５２が設けられている領域の面積である。また、凹部１５２の表面積（底面１５２ａの面積と４個の側面１５２ｂの面積の総和）は、凹部１５２の開口面積よりも大きい。従って、凹部１５２を設けることにより、負極導電板１５の表面積が拡大されたことになる。つまり、凹部１５２は、表面積拡大部である。
【００６０】
導電性基板の表面であって導電性基板を流れる電流の導電経路の近傍領域に凹部のような表面積を拡大するような部分が設けられている場合、導電性基板のインダクタンスが低減することが、近年の研究により判明した。従って、この凹部１５２によって、負極導電板１５のインダクタンスを低減することができる。以下、凹部の存在によるインダクタンスの低減についての検証実験について説明する。
【００６１】
図１に示す半導体装置１が備える第一半導体モジュール１０Ａの形状モデルを作製した。なお、第一、第二トランジスタ１７１．１７２の配置は図２を参照されたい。次いで、作製した形状モデルにおいて、５個の第一トランジスタ１７１がオン、５個の第二トランジスタ１７２がオフであるときに正極端子１１から出力端子１３に電流を流した場合における、正極導電板１４のインダクタンスをコンピュータシミュレーションにより計算した。その結果、正極導電板１４のインダクタンスは３．１７ナノヘンリーであった。なお、インダクタンスの計算に用いたシミュレーションソフトウェアは、アンシス・ジャパン株式会社製のＱ３Ｄである。
【００６２】
また、上記した第一半導体モジュール１０Ａの形状モデルにおいて、５個の第一トランジスタ１７１がオフ、５個の第二トランジスタ１７２がオンであるときに出力端子１３から負極端子１２に電流を流した場合における、負極導電板１５のインダクタンスを上記したソフトウェアを用いて計算した。その結果、負極導電板１５のインダクタンスは２．５３ナノヘンリーであった。
【００６３】
図１１は、インダクタンスの計算に用いた正極導電板１４を示す図である。ここで、図１１（ａ）は正極導電板１４の正面図、図１１（ｂ）は正極導電板１４の側面図、図１１（ｃ）は正極導電板１４の底面図である。また、図１２は、インダクタンスの計算に用いた負極導電板１５を示す図である。ここで、図１２（ａ）は負極導電板１５の正面図、図１２（ｂ）は負極導電板１５の側面図、図１２（ｃ）は負極導電板１５の底面図である。なお、図１１及び図１２に記載されている寸法の単位はミリメートルである。
【００６４】
図１１と図１２とを比較してわかるように、正極導電板１４の外形形状と負極導電板１５の外形形状は、対称形状である。ただし、負極導電板１５の負極面１５１には、図４及び図１２に示すように、第二トランジスタ１７２の他方面１７２ｂとの接触面Ｓ２に隣接した領域、すなわち負極導電板１５を流れる電流の導電経路の近傍領域に、凹部１５２が形成されているのに対し、正極導電板１４の正極面１４１には、そのような凹部が形成されていない。このことから、凹部１５２が設けられていることにより、インダクタンスが低減することがわかる。
【００６５】
このように、本実施形態に係る半導体装置１は、ソース電極Ｓ（電極）が形成された他方面１７２ｂ（電極形成面）を有する第二トランジスタ１７２（半導体素子）と、導電性金属により構成され、第二トランジスタ１７２のソース電極Ｓに電気的に接続されるように他方面１７２ｂに接触する接触面Ｓ２が形成された負極面１５１（表面）を有する負極導電板１５（導電板）と、を備える。そして、負極導電板１５の負極面１５１であって、第二トランジスタ１７２のソース電極Ｓから負極導電板１５に流れる電流の導電経路の近傍領域に、表面積が拡大された表面積拡大部としての凹部１５２が設けられている。
【００６６】
本実施形態によれば、凹部１５２の存在により、負極導電板１５のインダクタンスが低減する。よって、凹部１５２が設けられた負極導電板１５を用いて半導体装置１を製造することにより、生産性の悪化を招くことなく製造され、且つ、インダクタンスが低減された半導体装置を提供することができる。
【００６７】
また、凹部１５２は、負極導電板１５の負極面１５１のうち、第二トランジスタ１７２の他方面１７２ｂに接触する接触面Ｓ２に隣接した領域に設けられている。負極導電板１５を流れる電流は、第二トランジスタ１７２の他方面１７２ｂに接触する接触面Ｓ２を通る。従って、接触面Ｓ２の隣接領域に凹部１５２を設けることにより、凹部１５２が必ず負極導電板１５を流れる電流の導電経路の近傍に設けられることになる。よって、負極導電板１５のインダクタンスを確実に低減することができる。
【００６８】
以上、本発明の実施形態について説明したが、本発明は、上記実施形態に限定されるべきものではない。例えば、上記実施形態では、負極導電板１５の負極面１５１に、表面積拡大部として凹部１５２を設けた例を示したが、正極導電板１４の正極面１４１に、表面積拡大部を設けても良い。この場合、正極導電板１４の正極面１４１であって、正極導電板１４を流れて第一トランジスタ１７１の一方面１７１ａに形成されたドレイン電極Ｄに向かう電流の導電経路の近傍領域に、凹部等の表面積拡大部を設けるのが良い。また、上記実施形態では、表面積拡大部として凹部１５２を例示したが、表面積が拡大されるような形状であれば、凹部でなくてもよい。例えば、表面積拡大部として、凸部、凹凸部、或いは波打形状のように形成されている部分を、導電板（正極導電板１４或いは負極導電板１５）の表面（正極面１４１或いは負極面１５１）に設けても良い。
【００６９】
また、上記実施形態では、凹部１５２が、負極導電板１５の接触面Ｓ２に隣接して設けられている例を示したが、正極導電板１４の接触面Ｓ１に隣接して凹部等の表面積拡大部を設けても良いし、接触面Ｓ１、Ｓ２の両方に隣接して設けても良い。また、正極導電板１４の正極面１４１及び負極導電板１５の負極面１５１のうち、各導電板を流れる電流の導電経路の近傍領域と考えられる領域であれば、接触面Ｓ１及び接触面Ｓ２の隣接領域以外の領域に凹部等の表面積拡大部を形成しても良い。
【００７０】
例えば、正極導電板１４の正極面１４１には、電源Ｖの電源側正極端子ＶＰに接続された正極端子１１（電源接続部）が取り付けられる正極端子取付領域１４ｃ（電源接続部取付領域）が設けられる。このため、電源Ｖから正極端子１１を経由して正極端子取付領域１４ｃに至った電流は、正極端子取付領域１４ｃから第一トランジスタ１７１の一方面１７１ａとの接触面Ｓ１に向かって直線状に流れると考えられる。このような正極導電板１４内での電流の導電経路Ｌ１が、図１３に示される。従って、図１３に示すように、導電経路Ｌ１は、正極端子取付領域１４ｃの中心と接触面Ｓ１の中心とを結ぶ線分により表される。よって、正極端子取付領域１４ｃと接触面Ｓ１とを結ぶ線分（Ｌ１）の近傍の任意領域に、表面積拡大部Ｐを設けることができる。このようにして表面積拡大部Ｐを設けた場合においても、正極導電板１４のインダクタンスを低減することができる。
【００７１】
また、負極導電板１５の負極面１５１には、電源Ｖの電源側負極端子ＶＮに接続された負極端子１２（電源接続部）が取り付けられる負極端子取付領域１５ｃ（電源接続部取付領域）が設けられる。このため、第二トランジスタ１７２から第二トランジスタ１７２の他方面１７２ｂとの接触面Ｓ２に至った電流は、接触面Ｓ２から負極端子取付領域１５ｃに向かって直線状に流れると考えられる。このような負極導電板１５内での電流の導電経路Ｌ２が、図１４に示される。従って、図１４に示すように、導電経路Ｌ２は、接触面Ｓ２の中心と負極端子取付領域１５ｃの中心とを結ぶ線分により表される。よって、接触面Ｓ２と負極端子取付領域１５ｃとを結ぶ線分（Ｌ２）の近傍領域の任意の領域に、表面積拡大部Ｐを設けることができる。このようにして表面積拡大部Ｐを設けた場合においても、負極導電板１５のインダクタンスを低減することができる。
【００７２】
また、上記実施形態では、半導体素子として、トランジスタを例示したが、それ以外の半導体素子を有する半導体装置においても、本発明を適用することができる。ただし、半導体素子がスイッチング機能を有するトランジスタである場合、高い周波数領域で半導体素子がスイッチング作動する場合におけるインダクタンスの低減効果は大きい。そのため、本発明は、スイッチング機能を有するトランジスタが半導体素子である場合に大きな効果を発揮する。このように、本発明は、その趣旨を逸脱しない限りにおいて、変形可能である。
【符号の説明】
【００７３】
１…半導体装置、１０Ａ，１０Ｂ，１０Ｃ…半導体モジュール、１１…正極端子（電源接続部）、１２…負極端子（電源接続部）、１３…出力端子、１４…正極導電板（導電板）、１４ｃ…正極端子取付領域（電源接続部取付領域）、１４１…正極面（表面）、１５…負極導電板（導電板）、１５ｃ…負極端子取付領域（電源接続部取付領域）、１５１…負極面（表面）、１５２…凹部（表面積拡大部）、１５２ａ…底面、１５２ｂ…側面、１６…出力導電板、１７…アームユニット、１７１…第一トランジスタ（半導体素子）、１７１ａ…一方面（電極形成面）、１７１ｂ…他方面、１７２…第二トランジスタ（半導体素子）、１７２ａ…一方面、１７２ｂ…他方面（電極形成面）、４０…ケース、５０…分割バスバー、６０…制御基板、６１，６２，６３，６４…フレキシブル配線、Ｄ…ドレイン電極（電極）、Ｓ…ソース電極（電極）、Ｌ１，Ｌ２…導電経路、Ｐ…表面積拡大部、Ｓ１、Ｓ２…接触面、Ｖ…直流電源（電源）
【図１】
2018195751.tif 000003
【図２】
2018195751.tif 000004
【図３】
2018195751.tif 000005
【図４】
2018195751.tif 000006
【図５】
2018195751.tif 000007
【図６】
2018195751.tif 000008
【図７】
2018195751.tif 000009
【図８】
2018195751.tif 000010
【図９】
2018195751.tif 000011
【図１０】
2018195751.tif 000012
【図１１】
2018195751.tif 000013
【図１２】
2018195751.tif 000014
【図１３】
2018195751.tif 000015
【図１４】
2018195751.tif 000016