(57)【要約】      （修正有）【課題】ニューラルネットワーク内のエラーを検出して、そこから回復するシステムおよび方法を提供する。【解決手段】ニューラルネットワークを監視する方法であり、ニューラルネットワークの活性を監視し、また、活性に基づいて条件を検出する。検出された条件に基づいて例外イベントを実行する。ニューラル処理システムでは、例外条件を検出することに応答して、ニューラルモニタがプライマリニューラルネットワークをリセットおよび／または再構成する。【選択図】図５
2018041475.tif 000002
【特許請求の範囲】
【請求項１】
ニューラルネットワークを監視する方法であって、前記方法は下記を備える、
第１のニューラルネットワークの活性を監視することと、
前記活性に基づいて条件を検出することと、
前記検出された条件に少なくとも部分的に基づいて例外イベントを実行すること。
【請求項２】
請求項１に記載の方法であって、前記例外イベントを実行することが、前記条件を検出することに応答して前記第１のニューラルネットワークの実行を補正することを含む、方法。
【請求項３】
請求項１に記載の方法であって、前記例外イベントを実行することが、前記第１のニューラルネットワークのブロックを再構成することを含む、方法。
【請求項４】
請求項１に記載の方法であって、前記例外イベントを実行することが、前記第１のニューラルネットワークのブロックを無効にすることを含む、方法。
【請求項５】
請求項１に記載の方法であって、前記例外イベントを実行することが、補正係数を適用することを含む、方法。
【請求項６】
請求項１に記載の方法であって、前記例外イベントを実行することが、ニューロンスパイクをドロップすることを含む、方法。
【請求項７】
請求項１に記載の方法であって、前記例外イベントを実行することが、前記条件を検出すると前記第１のニューラルネットワークの少なくとも一部をリセットすることを含む、方法。
【請求項８】
請求項１に記載の方法であって、前記例外イベントを実行することが、前記例外イベントの前に、ネットワークパラメータ、値、接続性、および／または前回の時間期間の履歴を読み出すことを含む、方法。
【請求項９】
請求項１に記載の方法であって、前記例外イベントを前記監視、検出、および／または実行することが、第２のニューラルネットワークを介して実行される、方法。
【請求項１０】
ニューラル活性を監視するための装置であって、前記装置は下記を備える、
メモリユニットと、
前記メモリユニットに結合された少なくとも１つのプロセッサ、ここで、前記少なくとも１つのプロセッサが、
第１のニューラルネットワークの活性を監視し、
前記活性に基づいて条件を検出し、
前記検出された条件に少なくとも部分的に基づいて例外イベントを実行する、
ように構成される。
【請求項１１】
請求項１０に記載の装置であって、前記少なくとも１つのプロセッサが、前記条件を検出することに応答して前記第１のニューラルネットワークの実行を補正するようにさらに構成される、装置。
【請求項１２】
請求項１０に記載の装置であって、前記少なくとも１つのプロセッサが、前記第１のニューラルネットワークのブロックを再構成するようにさらに構成される、装置。
【請求項１３】
請求項１０に記載の装置であって、前記少なくとも１つのプロセッサが、前記第１のニューラルネットワークのブロックを無効にするようにさらに構成される、装置。
【請求項１４】
請求項１０に記載の装置であって、前記少なくとも１つのプロセッサが、補正係数を適用するようにさらに構成される、装置。
【請求項１５】
請求項１０に記載の装置であって、前記少なくとも１つのプロセッサが、ニューロンスパイクをドロップするようにさらに構成される、装置。
【請求項１６】
請求項１０に記載の装置であって、前記少なくとも１つのプロセッサが、前記条件を検出すると前記第１のニューラルネットワークの少なくとも一部をリセットするようにさらに構成される、装置。
【請求項１７】
請求項１０に記載の装置であって、前記少なくとも１つのプロセッサが、前記例外イベントの前に、ネットワークパラメータ、値、接続性、および／または前回の時間期間の履歴を読み出すようにさらに構成される、装置。
【請求項１８】
請求項１０に記載の装置であって、前記少なくとも１つのプロセッサが、第２のニューラルネットワークを介して前記例外イベントを監視、検出、および／または実行するようにさらに構成される、装置。
【請求項１９】
ニューラルネットワークを監視するための装置であって、前記装置は下記を備える、
前記ニューラルネットワークの活性を監視するための手段と、
前記活性に基づいて条件を検出するための手段と、
前記検出された条件に少なくとも部分的に基づいて例外イベントを実行するための手段。
【請求項２０】
ニューラルネットワークを監視するためのコンピュータプログラム製品であって、
プログラムコードを記録した非一時的コンピュータ可読媒体を備え、前記プログラムコードが、
前記ニューラルネットワークの活性を監視するためのプログラムコードと、
前記活性に基づいて条件を検出するためのプログラムコードと、
前記検出された条件に少なくとも部分的に基づいて例外イベントを実行するためのプログラムコードと
を備える、コンピュータプログラム製品。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]本開示のいくつかの態様は、一般にニューラルシステムエンジニアリングに関し、より詳細には、ニューラルネットワーク内のエラーを検出して、そこから回復するシステムおよび方法に関する。
【背景技術】
【０００２】
[0002]人工ニューロン（すなわち、ニューロンモデル）の相互結合されたグループを備え得る人工ニューラルネットワークは、計算デバイスであるか、または計算デバイスによって実行される方法を表す。人工ニューラルネットワークは、生物学的ニューラルネットワークにおける対応する構造および／または機能を有し得る。場合によっては、人工ニューラルネットワークは、従来の計算技法が厄介、実行不可能または不適切であるいくつかの適用例に革新的で有用な計算技法を提供することができる。人工ニューラルネットワークが観測から機能を推論することができるので、そのようなネットワークは、タスクまたはデータの複雑さが従来の技法による機能の設計を面倒にする適用例において、特に有用である。依然として、ニューラルネットワークは、失敗するか、予期しない挙動を経験することがある。したがって、ニューラルネットワーク内のエラーを検出して、そこから回復するために、ニューロモルフィック受信機を提供することが望ましい。
【発明の概要】
【０００３】
[0003]本開示の一態様では、ニューラルネットワークを監視する方法が開示される。本方法は、ニューラルネットワークの活性を監視することを含む。本方法はまた、活性に基づいて条件を検出することを含む。本方法は、検出された条件に基づいて例外イベントを実行することをさらに含む。
【０００４】
[0004]本開示の別の態様は、ニューラルネットワークの活性を監視するための手段を含む装置を対象とする。本装置はまた、活性に基づいて条件を検出するための手段を含む。本装置は、検出された条件に基づいて例外イベントを実行するための手段をさらに含む。
【０００５】
[0005]本開示の別の態様では、非一時的コンピュータ可読媒体を有するニューラルネットワークを監視するためのコンピュータプログラム製品が開示される。本コンピュータ可読媒体は、プロセッサによって実行されると、プロセッサに、ニューラルネットワークの活性を監視する動作を実行させる、非一時的プログラムコードを記録している。本プログラムコードはまた、プロセッサに、活性に基づいて条件を検出させる。本プログラムコードは、プロセッサに、検出された条件に基づいて例外イベントをさらに実行させる。
【０００６】
[0006]本開示の別の態様は、メモリと、メモリに結合された少なくとも１つのプロセッサとを有するニューラルネットワークを監視するための装置を対象とする。本プロセッサは、ニューラルネットワークの活性を監視するように構成される。本プロセッサはまた、活性に基づいて条件を検出するように構成される。本プロセッサは、検出された条件に基づいて例外イベントを実行するようにさらに構成される。
【０００７】
[0007]本開示の特徴、性質、および利点は、同様の参照文字が全体を通して相応して識別する図面を考慮した場合、以下に示される詳細な説明から、より明らかになるだろう。
【図面の簡単な説明】
【０００８】
【図１】[0008]本開示のいくつかの態様によるニューロンの例示的なネットワークを示す図。
【図２】[0009]本開示のいくつかの態様による、計算ネットワーク（ニューラルシステムまたはニューラルネットワーク）の処理ユニット（ニューロン）の一例を示す図。
【図３】[0010]本開示のいくつかの態様によるスパイクタイミング依存可塑性（ＳＴＤＰ）曲線の一例を示す図。
【図４】[0011]本開示のいくつかの態様による、ニューロンモデルの挙動を定義するための正レジームおよび負レジームの一例を示す図。
【図５】[0012]本開示のある態様による、ニューラルモニタを示すブロック図。
【図６】[0013]本開示のある態様による、汎用プロセッサを使用してニューラルネットワークを設計することの例示的な実装形態を示す図。
【図７】[0014]本開示のいくつかの態様による、メモリが個々の分散処理ユニットとインターフェースされ得るニューラルネットワークを設計する例示的な実装形態を示す図。
【図８】[0015]本開示のいくつかの態様による、分散メモリおよび分散処理ユニットに基づいてニューラルネットワークを設計する例示的な実装形態を示す図。
【図９】[0016]本開示のいくつかの態様による、ニューラルネットワークの例示的な実装形態を示す図。
【図１０】[0017]本開示のある態様による、ニューラル活性を監視するための方法を示すブロック図。
【図１１】[0018]例示的な装置における、異なるモジュール／手段／構成要素間のデータフローを示す概念的なデータフロー図。
【発明を実施するための形態】
【０００９】
[0019]添付の図面に関連して以下に示される詳細な説明は、様々な構成の説明として意図されたものであり、本明細書において説明される概念が実現され得る唯一の構成を表すことを意図されるものではない。詳細な説明は、様々な概念の完全な理解を提供する目的で、具体的な詳細を含む。しかしながら、これらの概念がこれらの具体的な詳細なしで実施され得ることは、当業者にとっては明らかであろう。いくつかの事例では、よく知られている構造および構成要素が、そのような概念を曖昧にするのを避けるために、ブロック図形式で示される。
【００１０】
[0020]本教示に基づいて、本開示の範囲は、本開示の任意の他の態様とは無関係に実装されるにせよ、本開示の任意の他の態様と組み合わされるにせよ、本開示のいかなる態様をもカバーするものであることを、当業者なら諒解されたい。たとえば、記載される態様をいくつ使用しても、装置は実装され得、または方法は実施され得る。さらに、本開示の範囲は、記載される本開示の様々な態様に加えてまたはそれらの態様以外に、他の構造、機能、または構造および機能を使用して実施されるそのような装置または方法をカバーするものとする。開示する本開示のいずれの態様も、請求項の１つまたは複数の要素によって実施され得ることを理解されたい。
【００１１】
[0021]「例示的」という単語は、本明細書では「例、事例、または例示の働きをすること」を意味するために使用される。「例示的」として本明細書で説明するいかなる態様も、必ずしも他の態様よりも好ましいまたは有利であると解釈されるべきであるとは限らない。
【００１２】
[0022]本明細書では特定の態様について説明するが、これらの態様の多くの変形および置換は本開示の範囲内に入る。好ましい態様のいくつかの利益および利点が説明されるが、本開示の範囲は特定の利益、使用、または目的に限定されるものではない。むしろ、本開示の態様は、様々な技術、システム構成、ネットワーク、およびプロトコルに広く適用可能であるものとし、そのうちのいくつかを例として図および好ましい態様についての以下の説明で示す。発明を実施するための形態および図面は、本開示を限定するものではなく説明するものにすぎず、本開示の範囲は添付の特許請求の範囲およびそれの均等物によって定義される。
【００１３】
例示的なニューラルシステム、トレーニングおよび動作
[0023]図１は、本開示のいくつかの態様による、複数のレベルのニューロンをもつ例示的な人工ニューラルシステム１００を示す。ニューラルシステム１００は、シナプス結合のネットワーク１０４（すなわち、フィードフォワード結合）を介してニューロンの別のレベル１０６に結合されたニューロンのあるレベル１０２を有し得る。簡単のために、図１には２つのレベルのニューロンのみが示されているが、ニューラルシステムには、より少ないまたはより多くのレベルのニューロンが存在し得る。ニューロンのいくつかは、ラテラル結合を介して同じ層の他のニューロンに結合し得ることに留意されたい。さらに、ニューロンのいくつかは、フィードバック結合を介して前の層のニューロンに戻る形で結合し得る。
【００１４】
[0024]図１に示すように、レベル１０２における各ニューロンは、前のレベル（図１に図示せず）のニューロンによって生成され得る入力信号１０８を受信し得る。信号１０８は、レベル１０２のニューロンの入力電流を表し得る。この電流は、膜電位を充電するためにニューロン膜上に蓄積され得る。膜電位がそれのしきい値に達すると、ニューロンは、発火し、ニューロンの次のレベル（たとえば、レベル１０６）に転送されるべき出力スパイクを生成し得る。そのような挙動は、以下で説明するものなどのアナログおよびデジタル実装形態を含むハードウェアおよび／またはソフトウェアでエミュレートまたはシミュレートされ得る。
【００１５】
[0025]生物学的ニューロンでは、ニューロンが発火するときに生成される出力スパイクは、活動電位と呼ばれる。電気信号は、約１００ｍＶの振幅と約１ｍｓの持続時間とを有する比較的急速で、一時的な神経インパルスである。一連の結合されたニューロンを有するニューラルシステムの特定の実施形態（たとえば、図１におけるあるレベルのニューロンから別のレベルのニューロンへのスパイクの転送）では、あらゆる活動電位が基本的に同じ振幅と持続時間とを有するので、信号における情報は、振幅によってではなく、スパイクの周波数および数、またはスパイクの時間によってのみ表され得る。活動電位によって搬送される情報は、スパイク、スパイクしたニューロン、および他の１つまたは複数のスパイクに対するスパイクの時間によって決定され得る。以下で説明するように、スパイクの重要性は、ニューロン間の接続に適用される重みによって決定され得る。
【００１６】
[0026]図１に示されるように、ニューロンのあるレベルから別のレベルへのスパイクの移動は、シナプス結合（または、単純に「シナプス」）１０４のネットワークを介して達成され得る。シナプス１０４に関して、レベル１０２のニューロンはシナプス前ニューロンと考えられ得、レベル１０６のニューロンはシナプス後ニューロンと考えられ得る。シナプス１０４は、レベル１０２のニューロンから出力信号（すなわち、スパイク）を受信して、調整可能なシナプスの重みｗ１（ｉ，ｉ＋１），．．．，ｗｐ（ｉ，ｉ＋１）に応じてそれらの信号をスケーリングすることができ、ここで、Ｐはレベル１０２のニューロンとレベル１０６のニューロンとの間のシナプス結合の総数であり、ニューロンレベルの指標である。図１の例では、ｉはニューロンレベル１０２を表し、ｉ＋１は、ニューロンレベル１０６を表す。さらに、スケーリングされた信号は、レベル１０６における各ニューロンの入力信号として合成され得る。レベル１０６におけるあらゆるニューロンは、対応する合成された入力信号に基づいて、出力スパイク１１０を生成し得る。出力スパイク１１０は、シナプス結合の別のネットワーク（図１には図示せず）を使用して、別のレベルのニューロンに転送され得る。
【００１７】
[0027]生物学的シナプスは、電気シナプスまたは化学シナプスのいずれに分類され得る。電気シナプスは、興奮性信号を送るために主に使用される一方、化学シナプスは、シナプス後ニューロンにおける興奮性活動または抑制性（過分極化）活動のいずれかを調停することができ、ニューロン信号を増幅する役目を果たすこともできる。興奮性信号は、膜電位を脱分極する（すなわち、静止電位に対して膜電位を増加させる）。しきい値を超えて膜電位を脱分極するために十分な興奮性信号が一定の時間期間内に受信された場合、シナプス後ニューロンに活動電位が生じる。対照的に、抑制性信号は一般に、膜電位を過分極する（すなわち、低下させる）。抑制性信号は、十分に強い場合、興奮性信号のすべてを相殺し、膜電位がしきい値に達するのを防止することができる。シナプス興奮を相殺することに加えて、シナプス抑制は、自然に活発なニューロンに対して強力な制御を行うことができる。自然に活発なニューロンは、たとえば、それのダイナミクスまたはフィードバックに起因するさらなる入力なしにスパイクするニューロンを指す。これらのニューロンにおける活動電位の自然な生成を抑圧することによって、シナプス抑制は、一般にスカルプチャリングと呼ばれる、ニューロンの発火のパターンを形成することができる。様々なシナプス１０４は、望まれる挙動に応じて、興奮性シナプスまたは抑制性シナプスの任意の組合せとして働き得る。
【００１８】
[0028]ニューラルシステム１００は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは他のプログラマブル論理デバイス（ＰＬＤ）、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、プロセッサによって実行されるソフトウェアモジュール、またはそれらの任意の組合せによってエミュレートされ得る。ニューラルシステム１００は、たとえば画像およびパターン認識、機械学習、モータ制御、および似ているなど、かなりの適用範囲において利用され得る。ニューラルシステム１００における各ニューロンは、ニューロン回路として実装され得る。出力スパイクを開始するしきい値まで充電されるニューロン膜は、たとえば、そこを通って流れる電流を積分するキャパシタとして実装され得る。
【００１９】
[0029]一態様では、キャパシタは、ニューロン回路の電流積分デバイスとして除去され得、その代わりにより小さいメモリスタ（memristor）要素が使用され得る。この手法は、ニューロン回路において、ならびにかさばるキャパシタが電流積分器として利用される様々な他の適用例において適用され得る。さらに、シナプス１０４の各々は、メモリスタ要素に基づいて実装され得、シナプス重みの変化は、メモリスタ抵抗の変化に関係し得る。ナノメートルの特徴サイズのメモリスタを用いると、ニューロン回路およびシナプスの面積が大幅に低減され得、それによって、大規模なニューラルシステムハードウェア実装形態の実装がより実用的になり得る。
【００２０】
[0030]ニューラルシステム１００をエミュレートするニューラルプロセッサの機能は、ニューロン間の結合の強さを制御し得る、シナプス結合の重みに依存し得る。シナプス重みは、パワーダウン後にプロセッサの機能を維持するために、不揮発性メモリに記憶され得る。一態様では、シナプス重みメモリは、主たるニューラルプロセッサチップとは別個の外部チップ上に実装され得る。シナプス重みメモリは、交換可能メモリカードとしてニューラルプロセッサチップとは別個にパッケージ化され得る。これは、ニューラルプロセッサに多様な機能を提供することができ、特定の機能は、ニューラルプロセッサに現在取り付けられているメモリカードに記憶されたシナプス重みに基づき得る。
【００２１】
[0031]図２は、本開示のいくつかの態様による、計算ネットワーク（たとえば、ニューラルシステムまたはニューラルネットワーク）の処理ユニット（たとえば、ニューロンまたはニューロン回路）２０２の例示的な図２００を示す。たとえば、ニューロン２０２は、図１のレベル１０２のニューロンおよび１０６のニューロンのうちのいずれかに対応し得る。ニューロン２０２は、複数の入力信号２０４1〜２０４N（ｘ1〜ｘN）を受信し得、それは、ニューラルシステムの外部にある信号、または同じニューラルシステムの他のニューロンによって生成された信号、またはその両方であり得る。入力信号は、電流または電圧、実数値または複素数値であり得る。入力信号は、固定小数点表現または浮動小数点表現をもつ数値を備え得る。これらの入力信号は、調整可能なシナプス重み２０６１〜２０６Ｎ（ｗ1〜ｗN）に従って信号をスケーリングするシナプス結合を通してニューロン２０２に伝えられ得、Ｎはニューロン２０２の入力接続の総数であり得る。
【００２２】
[0032]ニューロン２０２は、スケーリングされた入力信号を合成し、合成された、スケーリングされた入力を使用して、出力信号２０８（すなわち、信号ｙ）を生成し得る。出力信号２０８は、電流または電圧、実数値または複素数値であり得る。出力信号は、固定小数点表現または浮動小数点表現をもつ数値であり得る。出力信号２０８は、次いで、同じニューラルシステムの他のニューロンへの入力信号として、または同じニューロン２０２への入力信号として、またはニューラルシステムの出力として伝達され得る。
【００２３】
[0033]処理ユニット（ニューロン）２０２は電気回路によってエミュレートされ得、それの入力接続および出力接続は、シナプス回路をもつ電気接続によってエミュレートされ得る。処理ユニット２０２ならびにそれの入力接続および出力接続はまた、ソフトウェアコードによってエミュレートされ得る。処理ユニット２０２はまた、電気回路によってエミュレートされ得るが、それの入力接続および出力接続はソフトウェアコードによってエミュレートされ得る。一態様では、計算ネットワーク中の処理ユニット２０２はアナログ電気回路であり得る。別の態様では、処理ユニット２０２はデジタル電気回路であり得る。さらに別の態様では、処理ユニット２０２は、アナログ構成要素とデジタル構成要素の両方をもつ混合信号電気回路であり得る。計算ネットワークは、上述の形態のいずれかにおける処理ユニットを含み得る。そのような処理ユニットを使用した計算ネットワーク（ニューラルシステムまたはニューラルネットワーク）は、たとえば画像およびパターン認識、機械学習、モータ制御など、かなりの適用範囲において利用され得る。
【００２４】
[0034]ニューラルネットワークをトレーニングする過程で、シナプス重み（たとえば、図１の重みｗ１（ｉ，ｉ＋１），．．．，ｗｐ（ｉ，ｉ＋１）および／または図２の重み２０６1〜２０６N）がランダム値により初期化され得、学習ルールに従って増加または減少し得る。学習ルールの例は、これに限定されないが、スパイクタイミング依存可塑性（ＳＴＤＰ）学習ルール、Ｈｅｂｂ則、Ｏｊａ則、Ｂｉｅｎｅｎｓｔｏｃｋ−Ｃｏｐｐｅｒ−Ｍｕｎｒｏ（ＢＣＭ）則等を含むことを当業者は理解するだろう。いくつかの態様では、重みは、２つの値のうちの１つに安定または収束し得る（すなわち、重みの双峰分布）。この効果が利用されて、シナプス重みごとのビット数を低減し、シナプス重みを記憶するメモリとの間の読取りおよび書込みの速度を上げ、シナプスメモリの電力および／またはプロセッサ消費量を低減し得る。
【００２５】
シナプスタイプ
[0035]ニューラルネットワークのハードウェアおよびソフトウェアモデルでは、シナプス関係機能の処理がシナプスタイプに基づき得る。シナプスタイプは、非塑性シナプス（non-plastic synapse）（重みおよび遅延の変化がない）と、可塑性シナプス（重みが変化し得る）と、構造遅延可塑性シナプス（重みおよび遅延が変化し得る）と、完全可塑性シナプス（重み、遅延および結合性が変化し得る）と、それの変形（たとえば、遅延は変化し得るが、重みまたは結合性の変化はない）とを含み得る。複数のタイプの利点は、処理が再分割され得ることである。たとえば、非塑性シナプスは、可塑性機能を実行すること（またはそのような機能が完了するのを待つこと）がない場合がある。同様に、遅延および重み可塑性は、一緒にまたは別々に、順にまたは並列に動作し得る動作に再分割され得る。異なるタイプのシナプスは、適用される異なる可塑性タイプの各々の異なるルックアップテーブルまたは式およびパラメータを有し得る。したがって、本方法は、シナプスのタイプについての関連する表、式、またはパラメータにアクセスする。様々なシナプスタイプの使用は、人工ニューラルネットワークに柔軟性と設定可能性を追加し得る。
【００２６】
[0036]スパイクタイミング依存構造可塑性がシナプス可塑性とは無関係に実行されるという含意がある。構造可塑性（すなわち、遅延量の変化）は前後スパイク時間差（pre-post spike time difference）の直接関数であり得るので、構造可塑性は、重みの大きさに変化がない場合（たとえば、重みが最小値または最大値に達したか、あるいはそれが何らかの他の理由により変更されない場合）でも実行され得る。代替的に、構造可塑性は、重み変化量に応じて、または重みもしくは重み変化の限界に関係する条件に基づいて設定され得る。たとえば、重み変化が生じたとき、または重みが最大値になるのではなく、重みがゼロに達した場合のみ、シナプス遅延が変化し得る。しかしながら、これらのプロセスが並列化され、メモリアクセスの数および重複を低減し得るように、独立した機能を有することが有利であり得る。
【００２７】
シナプス可塑性の決定
[0037]神経可塑性（または単に「可塑性」）は、脳内のニューロンおよびニューラルネットワークがそれらのシナプス結合と挙動とを新しい情報、感覚上の刺激、発展、損傷または機能不全に応答して変える能力である。可塑性は、生物学における学習および記憶にとって、また計算論的神経科学およびニューラルネットワークにとって重要である。（たとえば、Ｈｅｂｂ則理論による）シナプス可塑性、スパイクタイミング依存可塑性（ＳＴＤＰ）、非シナプス可塑性、活性依存可塑性、構造可塑性および恒常的可塑性など、様々な形の可塑性が研究されている。
【００２８】
[0038]ＳＴＤＰは、ニューロン間のシナプス結合の強さを調整する学習プロセスである。結合強度は、特定のニューロンの出力スパイクおよび受信入力スパイク（すなわち、活動電位）の相対的タイミングに基づいて調整される。ＳＴＤＰプロセスの下で、あるニューロンに対する入力スパイクが、平均して、そのニューロンの出力スパイクの直前に生じる傾向がある場合、長期増強（ＬＴＰ）が生じ得る。その場合、その特定の入力はいくらか強くなる。一方、入力スパイクが、平均して、出力スパイクの直後に生じる傾向がある場合、長期抑圧（ＬＴＤ）が生じ得る。その場合、その特定の入力はいくらか弱くなるので、「スパイクタイミング依存可塑性」と呼ばれる。したがって、シナプス後ニューロンの興奮の原因であり得る入力は、将来的に寄与する可能性がさらに高くなる一方、シナプス後スパイクの原因ではない入力は、将来的に寄与する可能性が低くなる。結合の初期セットのサブセットが残る一方で、その他の部分の影響がわずかなレベルまで低減されるまで、このプロセスは続く。
【００２９】
[0039]ニューロンは一般に出力スパイクを、それの入力の多くが短い期間内に生じる（すなわち、出力をもたらすのに十分に累積している入力）ときに生成するので、通常残っている入力のサブセットは、時間的に相関する傾向のあった入力を含む。さらに、出力スパイクの前に生じる入力は強化されるので、最も早い十分に累積的な相関指示を提供する入力は結局、ニューロンへの最終入力となる。
【００３０】
[0040]ＳＴＤＰ学習ルールは、シナプス前ニューロンのスパイク時間ｔpreとシナプス後ニューロンのスパイク時間ｔpostとの間の時間差（すなわち、ｔ＝ｔpost−ｔpre）に応じて、シナプス前ニューロンをシナプス後ニューロンに結合するシナプスのシナプス重みを効果的に適合させ得る。ＳＴＤＰの通常の公式化は、時間差が正である（シナプス前ニューロンがシナプス後ニューロンの前に発火する）場合にシナプス重みを増加させ（すなわち、シナプスを増強し）、時間差が負である（シナプス後ニューロンがシナプス前ニューロンの前に発火する）場合にシナプス重みを減少させる（すなわち、シナプスを抑制する）ことである。
【００３１】
[0041]ＳＴＤＰプロセスでは、経時的なシナプス重みの変化は通常、以下の式によって与えられるように、指数関数的減衰を使用して達成され得る。
【数１】
2018041475.tif 000003
ここで、ｋ+および
【数２】
2018041475.tif 000004
はそれぞれ、正の時間差および負の時間差の時間定数であり、ａ+およびａ-は対応するスケーリングの大きさであり、μは正の時間差および／または負の時間差に適用され得るオフセットである。
【００３２】
[0042]図３は、ＳＴＤＰによる、シナプス前スパイクおよびシナプス後スパイクの相対的タイミングに応じたシナプス重み変化の例示的な図３００を示す。シナプス前ニューロンがシナプス後ニューロンの前に発火する場合、グラフ３００の部分３０２に示すように、対応するシナプス重みは増加し得る。この重み増加は、シナプスのＬＴＰと呼ばれ得る。グラフ部分３０２から、シナプス前スパイク時間とシナプス後スパイク時間との間の時間差に応じて、ＬＴＰの量がほぼ指数関数的に減少し得ることが観測され得る。グラフ３００の部分３０４に示すように、発火の逆の順序は、シナプス重みを減少させ、シナプスのＬＴＤをもたらし得る。
【００３３】
[0043]図３のグラフ３００に示すように、ＳＴＤＰグラフのＬＴＰ（原因）部分３０２に負のオフセットμが適用され得る。ｘ軸の交差３０６のポイント（ｙ＝０）は、層ｉ−１からの原因入力の相関を考慮して、最大タイムラグと一致するように構成され得る。フレームベースの入力（すなわち、スパイクまたはパルスの特定の持続時間のフレームの形態である入力）の場合、オフセット値μは、フレーム境界を反映するように計算され得る。直接的にシナプス後電位によってモデル化されるように、またはニューラル状態に対する影響の点で、フレームにおける第１の入力スパイク（パルス）が経時的に減衰することが考慮され得る。フレームにおける第２の入力スパイク（パルス）が特定の時間フレームの相関したまたは関連したものと考えられる場合、フレームの前および後の関連する時間は、その時間フレーム境界で分離され、関連する時間における値が異なり得る（たとえば、１つのフレームよりも大きい場合は負、１つのフレームよりも小さい場合は正）ように、ＳＴＤＰ曲線の１つまたは複数の部分をオフセットすることによって、可塑性の点で別様に扱われ得る。たとえば、曲線が、フレーム時間よりも大きい前後の時間で実際にゼロよりも下になり、結果的にＬＴＰの代わりにＬＴＤの一部であるようにＬＴＰをオフセットするために負のオフセットμが設定され得る。
【００３４】
ニューロンモデルおよび演算
[0044]有用なスパイキングニューロンモデルを設計するための一般的原理がいくつかある。良いニューロンモデルは、２つの計算レジーム、すなわち、一致検出および関数計算の点で豊かな潜在的挙動を有し得る。その上、良いニューロンモデルは、時間コーディングを可能にするための２つの要素を有する必要がある。たとえば、入力の到着時間は出力時間に影響を与え、一致検出は狭い時間ウィンドウを有し得る。加えて、計算上魅力的であるために、良いニューロンモデルは、連続時間に閉形式解と、ニアアトラクター（near attractor）と鞍点とを含む安定した挙動とを有し得る。言い換えれば、有用なニューロンモデルは、実用的なニューロンモデルであり、豊かで、現実的で、生物学的に一貫した挙動をモデル化するために使用され得、神経回路のエンジニアリングとリバースエンジニアリングの両方を行うために使用され得るニューロンモデルである。
【００３５】
[0045]ニューロンモデルは事象、たとえば入力の到着、出力スパイク、または内部的であるか外部的であるかを問わず他の事象に依存し得る。豊かな挙動レパートリーを実現するために、複雑な挙動を示すことができる状態機械が望まれ得る。入力寄与（ある場合）とは別個の事象の発生自体が状態機械に影響を与え、事象の後のダイナミクスを制限し得る場合、システムの将来の状態は、単なる状態および入力の関数ではなく、むしろ状態、事象および入力の関数である。
【００３６】
[0046]一態様では、ニューロンｎは、下記のダイナミクスによって決定される膜電圧ｖn（ｔ）によるスパイキングリーキー積分発火ニューロンとしてモデル化され得る。
【数３】
2018041475.tif 000005
ここでαおよびβはパラメータであり、ｗm,nｗm,nは、シナプス前ニューロンｍをシナプス後ニューロンｎに結合するシナプスのシナプス重みであり、ｙm（ｔ）は、ニューロンｎの細胞体に到着するまでΔｔm,nに従って樹状遅延または軸索遅延によって遅延し得るニューロンｍのスパイキング出力である。
【００３７】
[0047]シナプス後ニューロンへの十分な入力が達成された時間からシナプス後ニューロンが実際に発火する時間までの遅延があることに留意されたい。イジケヴィッチの単純モデルなど、動的スパイキングニューロンモデルでは、脱分極しきい値ｖtとピークスパイク電圧ｖpeakとの間に差がある場合、時間遅延が生じ得る。たとえば、単純モデルでは、電圧および復元のための１対の微分方程式、すなわち、
【数４】
2018041475.tif 000006
【数５】
2018041475.tif 000007
によってニューロン細胞体ダイナミクス（neuron soma dynamics）が決定され得る。ここでｖは膜電位であり、ｕは、膜復元変数であり、ｋは、膜電位ｖの時間スケールを記述するパラメータであり、ａは、復元変数ｕの時間スケールを記述するパラメータであり、ｂは、膜電位ｖのしきい値下変動に対する復元変数ｕの感度を記述するパラメータであり、ｖrは、膜静止電位であり、Ｉは、シナプス電流であり、Ｃは、膜のキャパシタンスである。このモデルによれば、ニューロンはｖ＞ｖpeakのときにスパイクすると定義される。
【００３８】
Ｈｕｎｚｉｎｇｅｒ  Ｃｏｌｄモデル
[0048]Ｈｕｎｚｉｎｇｅｒ  Ｃｏｌｄニューロンモデルは、豊かな様々な神経挙動を再生し得る最小二重レジームスパイキング線形動的モデルである。モデルの１次元または２次元の線形ダイナミクスは２つのレジームを有することができ、時間定数（および結合）はレジームに依存し得る。しきい値下レジームでは、時間定数は、慣例により負であり、一般に生物学的に一貫した線形方式で静止状態に細胞を戻す役目を果たすリーキーチャネルダイナミクスを表す。しきい値上レジームにおける時間定数は、慣例により正であり、一般にスパイク生成のレイテンシを生じさせる一方でスパイク状態に細胞を駆り立てる反リーキーチャネルダイナミクスを反映する。
【００３９】
[0049]図４に示すように、モデルのダイナミクス４００は２つの（またはそれよりも多くの）レジームに分割され得る。これらのレジームは、負レジーム４０２（互換的に（リーキー積分発火（ＬＩＦ）ニューロンモデルとは異なる）ＬＩＦレジームとも呼ばれる）および正レジーム４０４（反リーキー積分発火（ＡＬＩＦ）ニューロンモデルと混同されないように互換的にＡＬＩＦレジームとも呼ばれる））と呼ばれ得る。負レジーム４０２では、状態は将来の事象の時点における静止（ｖ-）の傾向がある。この負レジームでは、モデルは一般に、時間的入力検出特性と他のしきい値下挙動とを示す。正レジーム４０４では、状態はスパイキング事象（ｖs）の傾向がある。この正レジームでは、モデルは、後続の入力事象に応じてスパイクにレイテンシを生じさせるなどの計算特性を示す。事象の点からのダイナミクスの公式化およびこれら２つのレジームへのダイナミクスの分離は、モデルの基本的特性である。
【００４０】
[0050]線形二重レジーム２次元ダイナミクス（状態ｖおよびｕの場合）は、慣例により次のように定義され得る。
【数６】
2018041475.tif 000008
【数７】
2018041475.tif 000009
ここでｑρおよびｒは、結合のための線形変換変数である。
【００４１】
[0051]シンボルρは、ダイナミクスレジームを示すためにここで使用され、特定のレジームの関係を論述または表現するときに、それぞれ負レジームおよび正レジームについて符号「−」または「＋」にシンボルρを置き換える慣例がある。
【００４２】
[0052]モデル状態は、膜電位（電圧）ｖおよび復元電流ｕによって定義される。基本形態では、レジームは基本的にモデル状態によって決定される。正確で一般的な定義の微妙だが重要な側面があるが、差し当たり、モデルが、電圧ｖがしきい値（ｖ+）を上回る場合に正レジーム４０４にあり、そうでない場合に負レジーム４０２にあると考える。
【００４３】
[0053]レジーム依存時間定数は、負レジーム時間定数であるτ-と正レジーム時間定数であるτ+とを含む。復元電流時間定数τuは通常、レジームから独立している。便宜上、τuと同様に、指数およびτ+が一般に正となる正レジームの場合に、電圧発展（voltage evolution）に関する同じ表現が使用され得るように、減衰を反映するために負の量として負レジーム時間定数τ-が一般に指定される。
【００４４】
[0054]２つの状態要素のダイナミクスは、事象において、ヌルクラインから状態をオフセットする変換によって結合され得、ここで変換変数は、
【数８】
2018041475.tif 000010
【数９】
2018041475.tif 000011
であり、δ、ε、βおよびｖ-、ｖ+はパラメータである。ｖρのための２つの値は、２つのレジームのための参照電圧のベースである。パラメータｖ-は、負レジームのためのベース電圧であり、膜電位は一般に、負レジームにおいてｖ-へ減衰することになる。パラメータｖ+は、正レジームのためのベース電圧であり、膜電位は一般に、正レジームにおいてｖ+から離れる傾向となる。
【００４５】
[0055]ｖおよびｕのためのヌルクラインは、それぞれ変換変数ｑρおよびｒの負によって与えられる。パラメータδは，ｕヌルクラインの傾きを制御するスケール係数である。パラメータεは通常、−ｖ-に等しく設定される。パラメータβは、両方のレジームにおいてｖヌルクラインの傾きを制御する抵抗値である。τρ時間定数パラメータは、指数関数的減衰だけでなく、各レジームにおいて別個にヌルクラインの傾きを制御する。
【００４６】
[0056]モデルは、電圧ｖが値ｖsに達したときにスパイクするように定義され得る。続いて、状態は（スパイク事象と同じ１つのものであり得る）リセット事象でリセットされ得る。
【数１０】
2018041475.tif 000012
【数１１】
2018041475.tif 000013
ここで、
【数１２】
2018041475.tif 000014
およびΔｕはパラメータである。リセット電圧
【数１３】
2018041475.tif 000015
は通常、ｖ-にセットされる。
【００４７】
[0057]瞬時結合の原理によって、状態について（また、単一の指数項による）だけではなく、特定の状態に到達するために指定される時間についても、閉形式解が可能である。閉形式状態解は、次のとおりである。
【数１４】
2018041475.tif 000016
【数１５】
2018041475.tif 000017
【００４８】
[0058]したがって、モデル状態は、入力（シナプス前スパイク）または出力（シナプス後スパイク）などの事象においてのみ更新され得る。また、演算が（入力があるか、出力があるかを問わず）任意の特定の時間に実行され得る。
【００４９】
[0059]その上、瞬時結合原理によって、反復的技法または数値解法（たとえば、オイラー数値解法）なしに、特定の状態に到達する時間が事前に決定され得るように、シナプス後スパイクの時間が予想され得る。前の電圧状態ｖ0を踏まえ、電圧状態ｖfに到達するまでの時間遅延は、次の式によって与えられる。
【数１６】
2018041475.tif 000018
【００５０】
[0060]スパイクが、電圧状態ｖがｖsに到達する時間に生じると定義される場合、電圧が所与の状態ｖにある時間から測定されたスパイクが生じるまでの時間量、または相対的遅延に関する閉形式解は、次のとおりである。
【数１７】
2018041475.tif 000019
ここで、
【数１８】
2018041475.tif 000020
は通常、パラメータｖ+にセットされるが、他の変形も可能であり得る。
【００５１】
[0061]モデルダイナミクスの上記の定義は、モデルが正レジームにあるか、それとも負レジームにあるかに依存する。上述のように、結合およびレジームρは、事象に伴って計算され得る。状態の伝搬のために、レジームおよび結合（変換）変数は、最後の（前の）事象の時間における状態に基づいて定義され得る。続いてスパイク出力時間を予想するために、レジームおよび結合変数は、次の（最新の）事象の時間における状態に基づいて定義され得る。
【００５２】
[0062]Ｃｏｌｄモデルの、適時にシミュレーション、エミュレーションまたはモデルを実行するいくつかの可能な実装形態がある。これは、たとえば、事象更新モード、ステップ事象更新モード、およびステップ更新モードを含む。事象更新は、（特定の瞬間における）事象または「事象更新」に基づいて状態が更新される更新である。ステップ更新は、間隔（たとえば、１ｍｓ）をおいてモデルが更新される更新である。これは必ずしも、反復的技法または数値解法を必要とするとは限らない。また、事象がステップもしくはステップ間で生じる場合または「ステップ事象」更新によってモデルを更新するのみによって、ステップベースのシミュレータにおいて限られた時間分解能で事象ベースの実装形態が可能である。
【００５３】
ニューラルネットワーク監視システム
[0063]場合によっては、ニューラルネットワークに例外条件が発生し得る。例外条件は、たとえば、ネットワーク活性、学習機能、可塑性機能、および／または環境の影響によって引き起こされる、予期しない不安定性または不均衡であり得る。典型的なシステムは、例外条件に起因するデバッグシステム障害への制御されたデバッグ環境を提供し得る。デバッグ環境は例外条件の原因を決定するために有用であり得るが、デバッグ環境は例外条件に起因し得るシステム障害を緩和（たとえば、防止）しない。したがって、展開されたニューラルネットワークなどの非制御環境において、そのような状況を検出する、および／またはそのような状況から回復するためのシステムを提供することが望ましい。本出願において、例外条件は、潜在的にシステム障害につながる可能性があるイベントを指す点に留意されたい。例外条件は、条件と呼ばれ得る。
【００５４】
[0064]典型的なニューラルモニタは、指定された活性に反応する。たとえば、ニューラルモニタは、システムの温度が指定された値を上回る場合、ＣＰＵへの電力を切断し得る。本開示の一態様は、ニューラル活性に基づいて、１つまたは複数のニューラル要素および／またはプロセスにおける不安定性または不均衡条件を検出するニューラルモニタを対象とする。すなわち、ニューラルモニタは、活性が予測される（たとえば、ベースライン活性の範囲内で）かどうかを決定するために、ニューラルネットワークの活性パターンを監視し得る。より具体的には、活性パターンは、システム障害および／または構成要素障害の可能性を示し得る。ニューラルモニタは確率的ニューラルモニタと呼ばれ得る。
【００５５】
[0065]一構成では、例外条件を検出することに応答して、ニューラルモニタはプライマリニューラルネットワークをリセットおよび／または再構成する。代替的に、ニューラルモニタは、プライマリニューラルネットワークの１つまたは複数のサブセットをリセットおよび／または再構成し得る。さらに、ニューラルモニタはプライマリニューラルネットワーク、および／あるいは、プライマリニューラルネットワークの１つまたは複数のサブセットをリセットし得る。ニューラルモニタは、プライマリニューラルネットワーク、および／あるいは、プライマリニューラルネットワークの１つまたは複数のサブセットのソフトウェアおよび／またはハードウェアをリセットまたは再構成し得る。
【００５６】
[0066]一構成では、ニューラルモニタは、プライマリネットワークの１つまたは複数の要素から監視入力を受信するニューラルネットワークである。さらに、ニューラルモニタは、ニューラルネットワークの単一のニューロンを分析する個々のニューラルモニタを含み得る。個々のニューラルモニタは、ニューラルネットワークの活性パターンを監視するために集合的に使用され得る。
【００５７】
[0067]図５は、本開示のある態様による、ニューラルモニタ５１２を含むニューラル処理システム５０２の図５００を示す。図５に示すように、ニューラルモニタ５１２は、ニューラルモデル実行エンジン５０４と、活性モニタ５０６と、活性レギュレータ５０８とを含む。さらに、リセットブロック５１０は、ニューラル処理システム５０２に結合され得る。一構成では、リセットブロック５１０は、ニューラルモデル実行エンジン５０４またはニューラルモニタ５１２の構成要素であり得る。別の構成では、活性モニタ５０６、活性レギュレータ５０８、および／またはリセットブロック５１０のうちの１つまたは複数は、別のニューラルネットワークの構成要素である。
【００５８】
[0068]本開示のある態様によれば、ニューラルモデル実行エンジン５０４は、ニューラルネットワーク（たとえば、ニューラルモデル）を実行する処理ブロックである。活性モニタ５０６は、応答を指定する条件を検出するために、ニューラルモデルの実行を監視する。すなわち、活性モニタ５０６は、ニューラルモデル実行エンジン５０４の活性を監視し得、また、検出された条件を緩和するためにニューラルモデル実行エンジン５０４を調節（たとえば、制御）するために活性レギュレータ５０８をトリガし得る。代替的に、または追加で、ニューラルモデル実行エンジン５０４は、ニューラルモデル実行エンジン５０４をリセットするために、リセットブロック５１０をトリガし得る。
【００５９】
[0069]上で論じたように、活性モニタ５０６は、ニューラルモデル実行エンジン５０４の活性を監視し得る。一構成では、活性モニタ５０６は、活性が実質的に予測可能なパターンに従うかどうかを決定する。活性は、スパイキングレート、スパイキング挙動／パターン、および／または処理リソースを含み得る。スパイキングレートは、ニューロンごと、ニューロンのタイプごと、および／または領域ごとに監視され得る。さらに、スパイキング挙動／パターンは瞬間的（たとえば、絶対的）でもよく、スパイキングのレートでもよい。すなわち、スパイキング挙動／パターンは、ニューラルネットワーク内の重みの分布を指し得る。さらに、処理リソース活性は、ニューラルメモリ帯域幅、処理メモリ帯域幅、および／またはバッファされた動作の量を含み得る。
【００６０】
[0070]本構成では、活性レギュレータ５０８は、例外条件を緩和するために、ニューラルモデル実行エンジン５０４の実行を制御（たとえば、補正）する。一構成では、活性レギュレータ５０８は、例外条件を緩和するために、ニューラルモデル実行エンジン５０４を再構成する。すなわち、活性レギュレータ５０８は、ニューラルモデル実行エンジン５０４内のニューロンの接続性を変更し得る。代替的に、または追加で、活性レギュレータ５０８は、活性ニューロンの数を変更する、および／または確率的ニューロンを変更し得る。別の構成では、活性レギュレータ５０８は、例外条件を緩和するために、ニューラルモデル実行エンジン５０４のニューロンのブロックを無効にする。さらに別の構成では、活性レギュレータ５０８は、例外条件を緩和するために、ニューラルモデル実行エンジン５０４に補正係数を適用する。また別の態様では、活性レギュレータ５０８は、ニューロンスパイクをドロップする。またさらなる態様では、活性レギュレータ５０８は、例外イベントの前に、ネットワークパラメータ、値、接続性、および／または前回の履歴を読み出す。本開示のまたさらに別の態様では、活性レギュレータ５０８は、ニューラルモデルの実行に影響を与えるニューラルモジュレータの利得（たとえば、グローバルデータ）を調整し得る。代替的に、または追加で、活性レギュレータ５０８はまた、スパイク生成または内部ニューロン状態などのシステムパラメータの変化率に影響を与えるために、利得を調整し得る。
【００６１】
[0071]さらに、活性モニタ５０６と活性レギュレータ５０８とは、リセットを遅らせるためにニューラルモデル実行エンジン５０４を制御し得る。すなわち、ニューラルモデル実行エンジン５０４のリセットは望ましくない場合がある。したがって、活性モニタ５０６と活性レギュレータ５０８とは、ニューラルモデル実行エンジン５０４のリセットを遅らせるためにニューラルモデル実行エンジン５０４を再構成するために協働し得る。
【００６２】
[0072]さらに、活性モニタ５０６からのトリガに応答して、リセットブロック５１０はニューラルモデル実行エンジン５０４の構成要素のうちのいくつかまたはすべてをリセットし得る。リセットブロック５１０はまた、リセットの前に、ニューラルモデル実行エンジン５０４の記録されたデータをメモリユニットに記録および／または記憶するために、保存状態をトリガし得る。データは、例外条件の前に、ネットワークパラメータ、値、接続性、および／または時間フレームのデータを含み得る。メモリユニットは、ニューラルモデル実行エンジン５０４の構成要素でもよく、外部メモリでもよい。
【００６３】
[0073]図６は、本開示のいくつかの態様による、汎用プロセッサ６０２を使用した上述のニューラルモニタの例示的な実装形態６００を示している。変数（ニューラル信号）、シナプスの重み、計算ネットワーク（ニューラルネットワーク）に関連付けられるシステムパラメータ、遅延、および周波数ビン情報は、メモリブロック６０４に記憶され得、汎用プロセッサ６０２で実行される命令はプログラムメモリ６０６からロードされ得る。本開示のある態様では、汎用プロセッサ６０２にロードされた命令は、ニューラルネットワークの活性を監視して、活性に基づいて条件を検出して、および／または検出された条件に基づいて例外イベントを実行するためのコードを備え得る。
【００６４】
[0074]図７は、本開示のいくつかの態様による、メモリ７０２が相互接続ネットワーク７０４を介して計算ネットワーク（ニューラルネットワーク）の個々の（分散型）処理ユニット（ニューラルプロセッサ）７０６とインターフェースされ得る、上述のニューラルモニタの例示的な実装形態７００を示す。計算ネットワーク（ニューラルネットワーク）遅延に関連する変数（ニューラル信号）、シナプス重み、システムパラメータ、および／または周波数ビン情報は、メモリ７０２に記憶されてよく、相互接続ネットワーク７０４の接続を介してメモリ７０２から各処理ユニット（ニューラルプロセッサ）７０６にロードされ得る。本開示のある態様では、処理ユニット７０６は、ニューラルネットワークの活性を監視して、活性に基づいて条件を検出して、および／または検出された条件に基づいて例外イベントを実行するように構成され得る。
【００６５】
[0075]図８は、上述のニューラルモニタの例示的な実装形態８００を示す。図８に示すように、１つのメモリバンク８０２が、計算ネットワーク（ニューラルネットワーク）の１つの処理ユニット８０４と直接インターフェースされてよい。各メモリバンク８０２は、変数（ニューラル信号）、シナプスの重み、および／または対応する処理ユニット（ニューラルプロセッサ）８０４遅延に関連付けられるシステムパラメータ、および周波数ビン情報を記憶し得る。本開示のある態様では、処理ユニット８０４は、ニューラルネットワークの活性を監視して、活性に基づいて条件を検出して、および／または検出された条件に基づいて例外イベントを実行するように構成され得る。
【００６６】
[0076]図９は、本開示のいくつかの態様による、ニューラルネットワーク９００の例示的な実装形態を示す。図９に示すように、ニューラルネットワーク９００は、上述した方法の様々な動作を実行し得る複数のローカル処理ユニット９０２を有することができる。各ローカル処理ユニット９０２は、ニューラルネットワークのパラメータを記憶する、ローカルステートメモリ９０４およびローカルパラメータメモリ９０６を備え得る。加えて、ローカル処理ユニット９０２は、ローカルモデルプログラムを記憶するためのローカル（ニューロン）モデルプログラム（ＬＭＰ）メモリ９０８と、ローカル学習プログラムを記憶するためのローカル学習プログラム（ＬＬＰ）メモリ９１０と、ローカル接続メモリ９１２とを有し得る。さらに、図９に示すように、各ローカル処理ユニット９０２は、ローカル処理ユニットのローカルメモリのための構成を提供するための構成プロセッサユニット９１４と、およびローカル処理ユニット９０２間のルーティングを提供するルーティングユニット９１６とインターフェースされ得る。
【００６７】
[0077]本開示のいくつかの態様によれば、各ローカル処理ユニット９０２は、ニューラルネットワークの活性を監視して、活性に基づいて条件を検出して、および／または検出された条件に基づいて例外イベントを実行するように構成され得る。
【００６８】
[0078]図１０は、ニューラルネットワークの活性を監視するための方法１０００を示す。ブロック１００２で、ニューラルモニタがニューラルネットワークの活性を監視し、さらに、ブロック１００４で、ニューラルモニタが活性に基づいて条件を検出する。最後に、ブロック１００６で、ニューラルモニタが検出された条件に基づいて例外イベントを実行する。
【００６９】
[0079]図１１は、ニューラルモニタ１１００内の異なるモジュール／手段／構成要素間のデータフローを示す概念データフロー図である。ニューラルモニタ１１００は、ニューラルネットワークの活性を監視する監視モジュール１１０２を含む。監視モジュール１１０２は、ニューラルネットワーク全体、またはニューラルネットワークのサブセットの活性を監視し得る。活性は、ニューラルネットワークとの接続１１１０を介して受信され得る。監視モジュール１１０２は、ニューラルネットワークの単一のニューロンを監視する、個々のニューラルモニタを備え得る。集合的な個々のニューラルモニタは、ニューラルネットワーク全体、および／またはニューラルネットワークのサブセットを監視し得る。監視モジュール１１０２はまた、活性に基づいて条件を検出し得る。活性に基づいて条件を検出するために、別個のモジュールが指定され得る（図示せず）。
【００７０】
[0080]ニューラルモニタ１１００はまた、検出された条件に基づいて例外イベントを実行する例外モジュール１１０４を含む。例外モジュール１１０４は、条件が検出されると、監視モジュール１１０２から入力を受信する。例外モジュール１１０４は、例外イベントを実行するために、信号１１１２を介してニューラルネットワークおよび／または別のモジュールに例外イベントを送信する。例外イベントは、ニューラルネットワークを再構成すること、またはニューラルネットワークを再スタートすることを含み得る。
【００７１】
[0081]本装置は、上述の図１０のフローチャートにおけるプロセスのステップの各々を実行する追加のモジュールを含み得る。したがって、上述のフローチャート図１０における各ステップはモジュールによって実行され得、本装置はそれらのモジュールのうちの１つまたは複数を含み得る。本モジュールは、上述のプロセス／アルゴリズムを実行するように特に構成された、上述のプロセス／アルゴリズムを実行するように構成されたプロセッサによって実装された、プロセッサによる実装のためにコンピュータ可読媒体内に記憶された、またはそれらの何らかの組合せの、１つまたは複数のハードウェア構成要素であり得る。
【００７２】
[0082]一構成では、本開示の態様のニューラルモニタなどのニューラルネットワークはニューラルネットワークの活性を監視するように構成される。ニューラルネットワークは、監視するための手段と検出するための手段とを含み得る。一構成では、監視するための手段と検出するための手段とは、監視および／または検出手段によって記載される機能を実行するように構成された、プログラムメモリ６０６、ローカル状態メモリ９０４、メモリ７０２、相互接続ネットワーク７０４、処理ユニット７０６、処理ユニット８０４、ローカル処理ユニット９０２、活性モニタ５０６、監視モジュール１１０２、および／またはルーティングユニット９１６であり得る。
【００７３】
[0083]ニューラルネットワークはまた、例外を実行するための手段を含み得る。一構成では、例外を実行するための手段は、例外手段によって記載される機能を実行するように構成された、プログラムメモリ６０６、ローカル状態メモリ９０４、メモリ７０２、相互接続ネットワーク７０４、処理ユニット７０６、処理ユニット８０４、ローカル処理ユニット９０２、活性レギュレータ５０８、リセットブロック５１０、例外モジュール１１０４、および／またはルーティングユニット９１６であり得る。
【００７４】
[0084]別の構成では、上述の手段は、上述の手段によって記載された機能を実行するように構成された任意のモジュールでもよく、任意の装置でもよい。すなわち、上述した方法の様々な動作は、対応する機能を実行することが可能な任意の好適な手段によって実行され得る。それらの手段は、限定はしないが、回路、特定用途向け集積回路（ＡＳＩＣ）、またはプロセッサを含む、様々なハードウェアおよび／またはソフトウェア構成要素および／またはモジュールを含み得る。概して、図１０に示されている動作がある場合、それらの動作は、同様の番号をもつ対応するカウンターパートのミーンズプラスファンクション構成要素を有し得る。
【００７５】
[0085]本明細書で使用する「決定」という用語は、多種多様なアクションを包含する。たとえば、「決定」は、計算すること、算出すること、処理すること、導出すること、調査すること、ルックアップすること（たとえば、テーブル、データベースまたは別のデータ構造においてルックアップすること）、確認することなどを含み得る。さらに、「決定」は、受信すること（たとえば、情報を受信すること）、アクセスすること（たとえば、メモリ中のデータにアクセスすること）などを含み得る。さらに、「決定」は、解決すること、選択すること、選定すること、確立することなどを含み得る。
【００７６】
[0086]本明細書で使用する、項目のリスト「のうちの少なくとも１つ」を指す句は、単一のメンバーを含む、それらの項目の任意の組合せを指す。一例として、「ａ、ｂ、またはｃのうちの少なくとも１つ」は、ａ、ｂ、ｃ、ａ−ｂ、ａ−ｃ、ｂ−ｃ、およびａ−ｂ−ｃを包含するものとする。
【００７７】
[0087]本開示に関連して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ信号（ＦＰＧＡ）または他のプログラマブル論理デバイス（ＰＬＤ）、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行され得る。汎用プロセッサはマイクロプロセッサであり得るが、代替として、プロセッサは、任意の市販のプロセッサ、コントローラ、マイクロコントローラまたは状態機械であり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実装され得る。
【００７８】
[0088]本開示に関連して説明した方法またはアルゴリズムのステップは、ハードウェアで直接実施されるか、プロセッサによって実行されるソフトウェアモジュールで実施されるか、またはその２つの組合せで実施され得る。ソフトウェアモジュールは、当技術分野で知られている任意の形態の記憶媒体中に常駐し得る。使用され得る記憶媒体のいくつかの例は、ランダムアクセスメモリ（ＲＡＭ）、読出し専用メモリ（ＲＯＭ）、フラッシュメモリ、消去可能プログラマブル読出し専用メモリ（ＥＰＲＯＭ）、電気的消去可能プログラマブル読出し専用メモリ（ＥＥＰＲＯＭ（登録商標））、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭなどを含む。ソフトウェアモジュールは、単一の命令、または多数の命令を備えることができ、いくつかの異なるコードセグメント上で、異なるプログラム間で、複数の記憶媒体にわたって分散され得る。記憶媒体は、プロセッサがその記憶媒体から情報を読み取ることができ、その記憶媒体に情報を書き込むことができるように、プロセッサに結合され得る。代替として、記憶媒体はプロセッサと一体化され得る。
【００７９】
[0089]本明細書で開示する方法は、説明した方法を達成するための１つまたは複数のステップまたはアクションを備える。本方法のステップおよび／またはアクションは、特許請求の範囲から逸脱することなく互いに交換され得る。言い換えれば、ステップまたはアクションの特定の順序が指定されない限り、特定のステップおよび／またはアクションの順序および／または使用は、特許請求の範囲から逸脱することなく変更され得る。
【００８０】
[0090]説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ハードウェアで実装される場合、例示的なハードウェア構成はデバイス中に処理システムを備え得る。処理システムは、バスアーキテクチャを用いて実装され得る。バスは、処理システムの特定の適用例および全体的な設計制約に応じて、任意の数の相互接続バスとブリッジとを含み得る。バスは、プロセッサと、機械可読媒体と、バスインターフェースとを含む様々な回路を互いにリンクし得る。バスインターフェースは、ネットワークアダプタを、特に、バスを介して処理システムに接続するために使用され得る。ネットワークアダプタは、信号処理機能を実装するために使用され得る。いくつかの態様では、ユーザインターフェース（たとえば、キーパッド、ディスプレイ、マウス、ジョイスティックなど）もバスに接続され得る。バスはまた、タイミングソース、周辺機器、電圧調整器、電力管理回路などの様々な他の回路にリンクし得るが、それらは当技術分野でよく知られており、したがってこれ以上は説明されない。
【００８１】
[0091]プロセッサは、機械可読媒体に記憶されたソフトウェアの実行を含む、バスおよび一般的な処理を管理することを担当し得る。プロセッサは、１つまたは複数の汎用および／または専用プロセッサを用いて実装され得る。例としては、マイクロプロセッサ、マイクロコントローラ、ＤＳＰプロセッサ、およびソフトウェアを実行し得る他の回路を含む。ソフトウェアは、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語などの名称にかかわらず、命令、データ、またはそれらの任意の組合せを意味すると広く解釈されたい。機械可読媒体は、例として、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読出し専用メモリ（ＲＯＭ）、プログラマブル読出し専用メモリ（ＰＲＯＭ）、消去可能プログラマブル読出し専用メモリ（ＥＰＲＯＭ）、電気的消去可能プログラマブル読出し専用メモリ（ＥＥＰＲＯＭ）、レジスタ、磁気ディスク、光ディスク、ハードドライブ、または任意の他の好適な記憶媒体、あるいはそれらの任意の組合せを含み得る。機械可読媒体はコンピュータプログラム製品において実施され得る。コンピュータプログラム製品はパッケージング材料を備え得る。
【００８２】
[0092]ハードウェア実装形態では、機械可読媒体は、プロセッサとは別個の処理システムの一部であり得る。しかしながら、当業者なら容易に理解するように、機械可読媒体またはその任意の部分は処理システムの外部にあり得る。例として、機械可読媒体は、すべてバスインターフェースを介してプロセッサによってアクセスされ得る、伝送線路、データによって変調された搬送波、および／またはデバイスとは別個のコンピュータ製品を含み得る。代替的に、または追加で、機械可読媒体またはその任意の部分は、キャッシュおよび／または汎用レジスタファイルがそうであり得るように、プロセッサに統合され得る。論じた様々な構成要素は、ローカル構成要素などの特定の位置を有するものとして説明され得るが、それらはまた、分散コンピューティングシステムの一部として構成されているいくつかの構成要素などの様々な方法で構成され得る。
【００８３】
[0093]処理システムは、すべて外部バスアーキテクチャを介して他のサポート回路と互いにリンクされる、プロセッサ機能を提供する１つまたは複数のマイクロプロセッサと、機械可読媒体の少なくとも一部分を提供する外部メモリとをもつ汎用処理システムとして構成され得る。あるいは、処理システムは、本明細書に記載のニューロンモデルとニューラルシステムのモデルとを実装するための１つまたは複数のニューロモルフィックプロセッサを備え得る。別の代替として、処理システムは、プロセッサ、バスインターフェース、ユーザインターフェース、サポート回路、および単一のチップに統合された機械可読媒体の少なくとも一部を有する特定用途向け集積回路（ＡＳＩＣ）で、または、１つまたは複数のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブル論理デバイス（ＰＬＤ）、コントローラ、状態機械、ゲート論理、個別のハードウェア構成要素、あるいは任意の他の好適な回路、あるいは本開示を通じて説明される様々な機能を実行できる回路の任意の組合せで実装され得る。当業者なら、特定の適用例と、全体的なシステムに課される全体的な設計制約とに応じて、どのようにしたら処理システムについて説明した機能を最も良く実装し得るかを理解されよう。
【００８４】
[0094]機械可読媒体はいくつかのソフトウェアモジュールを備え得る。ソフトウェアモジュールは、プロセッサによって実行されたときに、処理システムに様々な機能を実行させる命令を含む。ソフトウェアモジュールは、送信モジュールと受信モジュールとを含み得る。各ソフトウェアモジュールは、単一の記憶デバイス中に常駐するか、または複数の記憶デバイスにわたって分散され得る。例として、トリガイベントが発生したとき、ソフトウェアモジュールがハードドライブからＲＡＭにロードされ得る。ソフトウェアモジュールの実行中、プロセッサは、アクセス速度を高めるために、命令のいくつかをキャッシュにロードし得る。次いで、１つまたは複数のキャッシュラインが、プロセッサによる実行のために汎用レジスタファイルにロードされ得る。以下でソフトウェアモジュールの機能に言及する場合、そのような機能は、そのソフトウェアモジュールからの命令を実行したときにプロセッサによって実装されることが理解されよう。
【００８５】
[0095]ソフトウェアで実装される場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、あるいはコンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、コンピュータ記憶媒体と通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気記憶デバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができる。さらに、いかなる接続もコンピュータ可読媒体を適切に名づけられる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線（ＩＲ）、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザーディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）、およびＢｌｕ−ｒａｙ（登録商標）ディスク（disc）を含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザーで光学的に再生する。したがって、いくつかの態様では、コンピュータ可読媒体は非一時的コンピュータ可読媒体（たとえば、有形媒体）を備え得る。さらに、他の態様では、コンピュータ可読媒体は一時的コンピュータ可読媒体（たとえば、信号）を備え得る。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。
【００８６】
[0096]したがって、いくつかの態様は、本明細書で提示する動作を実行するためのコンピュータプログラム製品を備え得る。たとえば、そのようなコンピュータプログラム製品は、本明細書で説明する動作を実行するために１つまたは複数のプロセッサによって実行可能である命令を記憶した（および／または符号化した）コンピュータ可読媒体を備え得る。いくつかの態様では、コンピュータプログラム製品はパッケージング材料を含み得る。
【００８７】
[0097]さらに、本明細書で説明した方法および技法を実行するためのモジュールおよび／または他の適切な手段は、適用可能な場合にユーザ端末および／または基地局によってダウンロードされ、および／または他の方法で取得され得ることを諒解されたい。たとえば、そのようなデバイスは、本明細書で説明した方法を実施するための手段の転送を可能にするためにサーバに結合され得る。代替的に、本明細書で説明した様々な方法は、ユーザ端末および／または基地局が記憶手段をデバイスに結合または提供すると様々な方法を得ることができるように、記憶手段（たとえば、ＲＡＭ、ＲＯＭ、コンパクトディスク（ＣＤ）またはフロッピーディスクなどの物理記憶媒体など）によって提供され得る。その上、本明細書で説明した方法および技法をデバイスに与えるための任意の他の好適な技法が利用され得る。
【００８８】
[0098]特許請求の範囲は、上記で示した厳密な構成および構成要素に限定されないことを理解されたい。上記で説明した方法および装置の構成、動作および詳細において、特許請求の範囲から逸脱することなく、様々な改変、変更および変形が行われ得る。
【図１】
2018041475.tif 000021
【図２】
2018041475.tif 000022
【図３】
2018041475.tif 000023
【図４】
2018041475.tif 000024
【図５】
2018041475.tif 000025
【図６】
2018041475.tif 000026
【図７】
2018041475.tif 000027
【図８】
2018041475.tif 000028
【図９】
2018041475.tif 000029
【図１０】
2018041475.tif 000030
【図１１】
2018041475.tif 000031
【手続補正書】
【提出日】平成29年11月1日(2017.11.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ニューラルネットワークを監視する方法であって、前記方法は下記を備える、
第１のニューラルネットワークの活性を監視することと、
前記活性に基づいて条件を検出することと、
前記検出された条件に少なくとも部分的に基づいて例外イベントを実行すること。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００８８
【補正方法】変更
【補正の内容】
【００８８】
[0098]特許請求の範囲は、上記で示した厳密な構成および構成要素に限定されないことを理解されたい。上記で説明した方法および装置の構成、動作および詳細において、特許請求の範囲から逸脱することなく、様々な改変、変更および変形が行われ得る。
以下に、出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］  ニューラルネットワークを監視する方法であって、前記方法は下記を備える、
第１のニューラルネットワークの活性を監視することと、
前記活性に基づいて条件を検出することと、
前記検出された条件に少なくとも部分的に基づいて例外イベントを実行すること。
［Ｃ２］  ［Ｃ１］に記載の方法であって、前記例外イベントを実行することが、前記条件を検出することに応答して前記第１のニューラルネットワークの実行を補正することを含む、方法。
［Ｃ３］  ［Ｃ１］に記載の方法であって、前記例外イベントを実行することが、前記第１のニューラルネットワークのブロックを再構成することを含む、方法。
［Ｃ４］  ［Ｃ１］に記載の方法であって、前記例外イベントを実行することが、前記第１のニューラルネットワークのブロックを無効にすることを含む、方法。
［Ｃ５］  ［Ｃ１］に記載の方法であって、前記例外イベントを実行することが、補正係数を適用することを含む、方法。
［Ｃ６］  ［Ｃ１］に記載の方法であって、前記例外イベントを実行することが、ニューロンスパイクをドロップすることを含む、方法。
［Ｃ７］  ［Ｃ１］に記載の方法であって、前記例外イベントを実行することが、前記条件を検出すると前記第１のニューラルネットワークの少なくとも一部をリセットすることを含む、方法。
［Ｃ８］  ［Ｃ１］に記載の方法であって、前記例外イベントを実行することが、前記例外イベントの前に、ネットワークパラメータ、値、接続性、および／または前回の時間期間の履歴を読み出すことを含む、方法。
［Ｃ９］  ［Ｃ１］に記載の方法であって、前記例外イベントを前記監視、検出、および／または実行することが、第２のニューラルネットワークを介して実行される、方法。
［Ｃ１０］  ニューラル活性を監視するための装置であって、前記装置は下記を備える、
メモリユニットと、
前記メモリユニットに結合された少なくとも１つのプロセッサ、ここで、前記少なくとも１つのプロセッサが、
第１のニューラルネットワークの活性を監視し、
前記活性に基づいて条件を検出し、
前記検出された条件に少なくとも部分的に基づいて例外イベントを実行する、
ように構成される。
［Ｃ１１］  ［Ｃ１０］に記載の装置であって、前記少なくとも１つのプロセッサが、前記条件を検出することに応答して前記第１のニューラルネットワークの実行を補正するようにさらに構成される、装置。
［Ｃ１２］  ［Ｃ１０］に記載の装置であって、前記少なくとも１つのプロセッサが、前記第１のニューラルネットワークのブロックを再構成するようにさらに構成される、装置。
［Ｃ１３］  ［Ｃ１０］に記載の装置であって、前記少なくとも１つのプロセッサが、前記第１のニューラルネットワークのブロックを無効にするようにさらに構成される、装置。
［Ｃ１４］  ［Ｃ１０］に記載の装置であって、前記少なくとも１つのプロセッサが、補正係数を適用するようにさらに構成される、装置。
［Ｃ１５］  ［Ｃ１０］に記載の装置であって、前記少なくとも１つのプロセッサが、ニューロンスパイクをドロップするようにさらに構成される、装置。
［Ｃ１６］    ［Ｃ１０］に記載の装置であって、前記少なくとも１つのプロセッサが、前記条件を検出すると前記第１のニューラルネットワークの少なくとも一部をリセットするようにさらに構成される、装置。
［Ｃ１７］  ［Ｃ１０］に記載の装置であって、前記少なくとも１つのプロセッサが、前記例外イベントの前に、ネットワークパラメータ、値、接続性、および／または前回の時間期間の履歴を読み出すようにさらに構成される、装置。
［Ｃ１８］  ［Ｃ１０］に記載の装置であって、前記少なくとも１つのプロセッサが、第２のニューラルネットワークを介して前記例外イベントを監視、検出、および／または実行するようにさらに構成される、装置。
［Ｃ１９］  ニューラルネットワークを監視するための装置であって、前記装置は下記を備える、
前記ニューラルネットワークの活性を監視するための手段と、
前記活性に基づいて条件を検出するための手段と、
前記検出された条件に少なくとも部分的に基づいて例外イベントを実行するための手段。
［Ｃ２０］  ニューラルネットワークを監視するためのコンピュータプログラム製品であって、
プログラムコードを記録した非一時的コンピュータ可読媒体を備え、前記プログラムコードが、
前記ニューラルネットワークの活性を監視するためのプログラムコードと、
前記活性に基づいて条件を検出するためのプログラムコードと、
前記検出された条件に少なくとも部分的に基づいて例外イベントを実行するためのプログラムコードと
を備える、コンピュータプログラム製品。
【外国語明細書】
2018041475000001.pdf