(57)【要約】【課題】様々なピッチ変換に対応可能で従来に比べて安価なインターポーザを実現する。【解決手段】一方の面に主基板との接続端子が設けられた樹脂層と、前記樹脂層の他方の面に沿って固定されたガラスシートと、を備え、前記ガラスシートは、前記樹脂層に対向しない面の少なくとも一部が前記樹脂層から露出する露出部となっており、前記露出部の面上に半導体素子との接続端子が設けられており、前記露出部の表面には前記接続端子と前記露出部の縁部とを連絡する配線が形成されているインターポーザ。【選択図】図１
2018041750.tif 000002
【特許請求の範囲】
【請求項１】
一方の面に主基板との接続端子が設けられた樹脂層と、
前記樹脂層の他方の面に沿って固定されたガラスシートと、
を備え、
前記ガラスシートは、前記樹脂層に対向しない面の少なくとも一部が前記樹脂層から露出する露出部となっており、前記露出部の面上に半導体素子との接続端子が設けられており、前記露出部の表面には前記接続端子と前記露出部の縁部とを連絡する配線が形成されているインターポーザ。
【請求項２】
前記ガラスシートは、前記樹脂層の他方の面に沿って埋め込み固定されている請求項１に記載のインターポーザ。
【請求項３】
前記ガラスシートの前記露出部に形成される前記配線の最小配線間隔は、前記樹脂層に形成される配線の最小配線間隔よりも狭い請求項１に記載のインターポーザ。
【請求項４】
前記ガラスシートの前記露出部に形成される前記配線の最小配線幅は、前記樹脂層に形成される配線の最小配線幅よりも狭い請求項１に記載のインターポーザ。
【請求項５】
前記ガラスシートの前記露出部に形成される前記配線の最小配線ピッチは、前記樹脂層に形成される配線の最小配線ピッチよりも小さい請求項１に記載のインターポーザ。
【請求項６】
前記ガラスシートの厚みは、５０μｍ以下（０μｍを除く）である請求項１に記載のインターポーザ。
【請求項７】
前記ガラスシートの前記露出部において前記半導体素子との接続端子が形成される接続端子形成領域と前記露出部の周縁部との間に、配線間隔と配線ピッチの少なくとも一方を切り替える第１切替部を備える請求項１に記載のインターポーザ。
【請求項８】
前記ガラスシートの前記露出部において前記半導体素子との接続端子が形成される接続端子形成領域と前記露出部の周縁部との間に、配線幅を切り替える第２切替部を備える請求項１に記載のインターポーザ。
【請求項９】
前記ガラスシートの前記露出部と前記樹脂層の他方の面とは略面一に構成されている請求項１に記載のインターポーザ。
【請求項１０】
前記樹脂層には、前記一方の面及び前記他方の面に対して略垂直な方向に延びる貫通電極が設けられており、
前記貫通電極は、前記他方の面に近づくほど縮径する孔形状を有する請求項１に記載のインターポーザ。
【請求項１１】
インターポーザと、前記インターポーザに実装された半導体素子とを備え、
前記インターポーザは、一方の面に主基板との接続端子が設けられる樹脂層と、前記樹脂層の他方の面に沿って固定されたガラスシートと、を備え、
前記ガラスシートは、前記樹脂層に対向しない面の少なくとも一部が前記樹脂層から露出する露出部となっており、前記露出部の面上に前記半導体素子との接続端子が設けられており、前記露出部の表面には前記接続端子と前記露出部の縁部とを連絡する配線が形成されているモジュール。
【請求項１２】
平坦面を有する支持体を準備し、
前記支持体の平坦面上に配線パターンを形成し、
前記支持体の前記配線パターンが形成されていない領域にガラスシートを載置し、
その後、前記配線パターン及び前記ガラスシートを絶縁樹脂で覆い、前記配線パターンに電気的に接続される配線層を前記絶縁樹脂上に形成し、
その後、前記絶縁樹脂によって一体化された前記配線パターン、前記ガラスシート及び前記配線層を前記支持体から分離し、
その後、前記ガラスシートの前記樹脂層に対向しない面上に、半導体素子との接続端子、及び前記接続端子と前記露出部の縁部とを連絡する配線を形成する、インターポーザの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、インターポーザ、モジュールおよびインターポーザの製造方法に関する。
【背景技術】
【０００２】
急激に微細化が進む半導体チップのパッドピッチと、そのチップの実装先である基板（実装基板）のパッドピッチとの間には一桁以上のギャップがある。このことが半導体技術の進歩により得られる高性能且つ高機能チップの性能をデバイスあるいはシステムに反映させることを難しくしている。
【０００３】
例えば、半導体チップのパッドピッチは５０μｍ以下にまで実用化が進んでいるのに対し、実装基板（例えばプリント基板）のパッドピッチは５００μｍ程度である。今後、半導体チップのパッドピッチの縮小化はスケーリング則に従って進展すると予測されているが、実装基板のパッドピッチの縮小化の進展は相対的に遅いと考えられている。
【０００４】
インターポーザは、このように狭ピッチの半導体チップのパッドピッチと広ピッチの実装基板のパッドピッチと間で配線ピッチを変換するものであり、シリコンを用いたシリコンインターポーザが一般的である。しかしながら、シリコンインターポーザは材料的に非常に高価であるし、前工程の装置や技術が必要なため工程的にも非常に高価である。
【０００５】
ここで、シリコンインターポーザの仕様に対応させて、ファインピッチの配線を多層化して形成したビルドアップ配線板を組み合わせて、シリコンインターポーザとビルドアップ配線板をまとめて樹脂モールドする技術が特許文献１，２に開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１６６３２７号公報
【特許文献２】特開２００９−１４１０４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述した特許文献１，２に記載の技術は、いずれもシリコンインターポーザを樹脂内に埋め込む方式でピッチ変換を行おうとしており、いずれも表裏に略垂直に貫通するビアを用いてピッチ変換を行っている。
【０００８】
このため、半導体素子のピッチを有機樹脂のピッチに変換するためには、シリコン層をビア貫通によって１層進む際にオフセットさせ得るピッチ量に限界があり、大量のオフセットが必要になるピッチ変換においては、シリコン層を多層化して数段階にわたってピッチのオフセットを行う必要が生じる。
【０００９】
しかしながら、シリコンは材料的に非常に高価であるし、前工程の装置や技術が必要なため、工程的にも非常に高価であることはもちろん、多層化シリコンをピッチ変換に用いる場合、更にコストアップにつながる。
【００１０】
本技術は、前記課題に鑑みてなされたもので、様々なピッチ変換に対応可能で従来に比べて安価なインターポーザ、当該インターポーザを用いたモジュール、及びインターポーザの製造方法の実現を目的とする。
【課題を解決するための手段】
【００１１】
本技術の態様の１つは、一方の面に主基板との接続端子が設けられた樹脂層と、  前記樹脂層の他方の面に沿って固定されたガラスシートと、を備え、前記ガラスシートは、前記樹脂層に対向しない面の少なくとも一部が前記樹脂層から露出する露出部となっており、前記露出部の面上に半導体素子との接続端子が設けられており、前記露出部の表面には前記接続端子と前記露出部の縁部とを連絡する配線が形成されているインターポーザである。
【００１２】
また、本技術の他の態様の１つは、インターポーザと、前記インターポーザに実装された半導体素子とを備え、前記インターポーザは、一方の面に主基板との接続端子が設けられる樹脂層と、前記樹脂層の他方の面に沿って固定されたガラスシートと、を備え、前記ガラスシートは、前記樹脂層に対向しない面の少なくとも一部が前記樹脂層から露出する露出部となっており、前記露出部の面上に前記半導体素子との接続端子が設けられており、前記露出部の表面には前記接続端子と前記露出部の縁部とを連絡する配線が形成されているモジュールである。
【００１３】
また、本技術の他の態様の１つは、平坦面を有する支持体を準備し、前記支持体の平坦面上に配線パターンを形成し、前記支持体の前記配線パターンが形成されていない領域にガラスシートを載置し、その後、前記配線パターン及び前記ガラスシートを絶縁樹脂で覆い、前記配線パターンに電気的に接続される配線層を前記絶縁樹脂上に形成し、その後、前記絶縁樹脂によって一体化された前記配線パターン、前記ガラスシート及び前記配線層を前記支持体から分離し、その後、前記ガラスシートの前記樹脂層に対向しない面上に、半導体素子との接続端子、及び前記接続端子と前記露出部の縁部とを連絡する配線を形成する、インターポーザの製造方法である。
【００１４】
なお、以上説明したインターポーザやモジュールは、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。
【発明の効果】
【００１５】
本技術によれば、様々なピッチ変換に対応可能で従来に比べて安価なインターポーザ、当該インターポーザを用いたモジュール、及びこれを備えた電子機器の提供することができる。なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また付加的な効果があってもよい。
【図面の簡単な説明】
【００１６】
【図１】第１の実施形態に係るインターポーザの断面を模式的に示した図である。
【図２】第１の実施形態に係るインターポーザの表面の配線構造を模式的に示した図である。
【図３】第１の実施形態に係るインターポーザの製造方法を説明する図である。
【図４】第１の実施形態に係るインターポーザの製造方法を説明する図である。
【図５】第２の実施形態に係るインターポーザを説明する図である。
【図６】第２の実施形態に係るインターポーザを説明する図である。
【図７】第３の実施形態に係るインターポーザを説明する図である。
【発明を実施するための形態】
【００１７】
以下、下記の順序に従って本技術を説明する。
（Ａ）第１の実施形態：
（Ｂ）第２の実施形態：
（Ｃ）第３の実施形態：
【００１８】
（Ａ）第１の実施形態： 
図１は本実施形態に係るインターポーザ１００の断面を模式的に示した図であり、図２は本実施形態に係るインターポーザ１００の表面の配線構造を模式的に示した図である。インターポーザ１００は、ピッチ変換等のために主基板ＭＢと半導体素子ＩＣとの間に介設されるものであり、必要に応じて主基板ＭＢと半導体素子ＩＣの少なくとも一方と一体的に構成してモジュール化することができる。
【００１９】
なお、以下の説明では、基板上で電気信号等を伝送するために用いられる伝送線をまとめて「配線」と呼ぶことがあり、例えばパターニングにより形成される「パターニング配線」とスルーホールにより形成される「貫通電極配線」とを合わせて「配線」と呼ぶ場合がある。
【００２０】
インターポーザ１００は、樹脂層１０とガラスシート２０とを備えており、ガラスシート２０は樹脂層１０の面１０Ｓに沿って埋め込み固定されている。樹脂層１０に形成される配線は、一方の面１０Ｓから他方の面１０Ｂに到る厚み方向の略全域に亘って形成されている。すなわち、樹脂層１０の厚み方向において、ガラスシート２０と樹脂層１０に形成される配線とが重複する位置関係で設けられている。
【００２１】
ガラスシート２０の面２０Ｓは、樹脂層１０の面１０Ｓより小面積であり、樹脂層１０の面１０Ｓは、ガラスシート２０によって覆われた部位と、ガラスシート２０によって覆われていない部位とを有する。
【００２２】
樹脂層１０の面１０Ｓには、インターポーザ１００と主基板ＭＢとの接続に用いられる接続端子Ｃ１が複数設けられている。複数の接続端子Ｃ１は、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）等を介して主基板ＭＢの接続端子に対して接続される。
【００２３】
ガラスシート２０の樹脂層１０に対向しない側の面２０Ｓの少なくとも一部は、樹脂層１０から露出する露出部２１となり、このガラスシート２０の露出部２１上には、半導体素子ＩＣとの接続に用いられる接続端子Ｃ２が複数設けられている。接続端子Ｃ２の最小端子間隔は接続端子Ｃ１の最小端子間隔よりも狭い。複数の接続端子Ｃ２は、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）等を介して半導体素子ＩＣの接続端子に対して接続される。接続端子Ｃ２は、半田への溶融や金属間化合物層（ＩＭＣ）の形成による耐久性劣化が生じにくい導電性材料（例えば、アルミニウムやニッケル）で形成される。
【００２４】
樹脂層１０には、面１０Ｓ及び面１０Ｂに平行な方向及び垂直な方向に配線が形成されている。これら配線が適宜に連絡することにより樹脂層１０の面１０Ｓと面１０Ｂの間を電気的に接続する信号伝送ラインが形成される。なお、これら配線は同じ面１０Ｓ又は面１０Ｂ同士の異なる箇所を互いに電気的に接続する信号伝送ラインを形成してもよい。
【００２５】
ガラスシート２０の露出部２１上にも配線Ｌ１が形成されており、露出部２１に設けられる配線Ｌ１の少なくとも一部は、露出部２１上に設けられる接続端子Ｃ２の少なくとも一部とガラスシート２０の周縁部２２との間を接続するように形成される。接続端子Ｃ２と周縁部２２との間を接続するように形成された配線Ｌ１は、周縁部２２で樹脂層１０上に形成された配線Ｌ２に接続される。
【００２６】
以上のように、インターポーザ１００が搭載される主基板ＭＢとインターポーザ１００のガラスシート２０上に搭載される半導体素子ＩＣとの間では、樹脂層１０に形成された配線Ｌ２や樹脂層１０の内部に形成された配線とガラスシート２０の露出部２１上に形成された配線Ｌ１（及び／又は後述する第２の実施形態の貫通孔２１０の配線）を介して電気信号の送受信が可能となる。なお、例えば、ガラスシート２０の面２０Ｓ上に複数の半導体素子ＩＣを搭載する場合、半導体素子ＩＣ同士を接続する配線をガラスシート２０の露出部２１上に形成される配線で構成することが可能であり、これにより半導体素子ＩＣ間で行う通信を高速化するとともに配線面積を低減することができる。
【００２７】
ここで、一般的に、基板上に形成しうる最小配線幅や最小配線間隔、最小配線ピッチは配線パターニング技術自体によっても制約されるが、配線パターニング対象面となる基板材料の表面特性に応じた技術的制約によっても制約される。具体的には、ガラス面上に形成しうる配線パターンの最小幅や最小間隔、最小ピッチは、通常、有機樹脂基板上又は有機樹脂基板内に形成しうる配線パターンの最小幅や最小間隔、最小ピッチよりも狭い。従って、ガラスシート２０の露出部２１に設けられる配線は、樹脂層１０に設けられる配線よりも、最小配線幅や最小配線間隔、最小配線ピッチを狭くすることができる。同様に、ガラスシート２０の露出部２１に設けられる接続端子Ｃ２についても、樹脂層１０に設けられる接続端子Ｃ１よりも幅や間隔、ピッチを狭くすることができる。
【００２８】
すなわち、ガラスシート２０上にパターニングされる配線Ｌ１は、その配線幅や配線間隔、配線ピッチについて樹脂層に比べて高い微細化限界値を有することとなる。これにより、近年、パッドピッチの微細化が著しい半導体素子ＩＣとの接続端子Ｃ２については狭ピッチ化が可能なガラスシート２０の上に形成し、パッドピッチの微細化が遅い主基板ＭＢとの接続端子Ｃ１が形成される部分等のその他の部分については有機樹脂で形成してコスト上昇を抑制することができる。
【００２９】
なお、インターポーザ１００に用いるガラスシート２０としては、樹脂層１０の１層当たりの厚み以下であることが好ましく、通常、樹脂層１０の１層当たりの厚みは約５０μｍ以下であることから、ガラスシート２０の厚みは５０μｍ以下（０μｍを除く）とすることが好ましく、より好ましくは約４５μｍ以下（０μｍを除く）とする。
【００３０】
また、ガラスシート２０の露出部２１において、半導体素子ＩＣとの接続端子Ｃ２が形成される接続端子形成領域２３と、露出部２１の周縁部２２との間を接続する配線Ｌ１には、配線間隔と配線ピッチの少なくとも一方を切り替える第１切替部２４が設けられている。
【００３１】
すなわち、接続端子Ｃ２と露出部２１の周縁部２２との間を接続するべく設けられる配線Ｌ１は、その途中に設けられる第１切替部２４によって配線間隔と配線ピッチの少なくとも一方が切り替えられる。これにより、パッドピッチが半導体素子ＩＣに近いガラスシート２０上で、パッドピッチが大きく異なる半導体素子ＩＣと樹脂層１０との間のピッチ変換を行うことができる、
【００３２】
また、ガラスシート２０の露出部２１において、半導体素子ＩＣとの接続端子Ｃ２が形成される接続端子形成領域２３と、露出部２１の周縁部２２との間を接続する配線Ｌ１には、配線幅を切り替える第２切替部２５が設けられている。この第２切替部２５は、例えば、第１切替部２４と露出部２１の周縁部２２との間に設けられる。
【００３３】
すなわち、接続端子Ｃ２と露出部２１の周縁部２２との間を接続するべく設けられる配線Ｌ１は、その途中に設けられる第２切替部２５によって配線幅が切り替えられる。これにより、半導体素子ＩＣのパッドピッチに合わせて幅狭でガラスシート２０上に形成される配線Ｌ１を、接続端子Ｃ２と露出部２１の周縁部２２との間の途中位置で拡幅することが可能となり、樹脂層１０の配線限界に合わせて幅広で形成される配線Ｌ２に対して配線Ｌ１を無理なく接続することができるようになる。
【００３４】
次に、本実施形態に係るインターポーザ１００の製造方法の一例について図３，図４を参照して説明する。
【００３５】
まず、図３（ａ）に示すように、平坦面３０ａ，３０ａを有する支持体３０を準備し、平坦面３０ａ，３０ａのそれぞれに対して蒸着等により銅の薄膜を形成する。図３（ａ）に示す例では、平坦面３０ａ，３０ａのそれぞれに対して２層の銅の薄膜３１，３２を順次に形成してある。そして、銅の薄膜３１，３２の上層に配線パターン３３を形成する。
【００３６】
次に、図３（ｂ）に示すように、銅の薄膜３１，３２の上層で配線パターン３３が形成されていない所定の領域に薄膜状のガラスシート３４を配設する。シート状のガラスを配設してガラスシート３４とする場合は、銅の薄膜３１，３２の表面にシート状ガラスが付着すればよく、シート状ガラスを銅の薄膜３１，３２の表面に吸着させてもよいし銅の薄膜３１，３２表面に官能基を付ける化学的粘着処理を行ってシート状ガラスを粘着させてもよい。むろん、接着剤を用いてシート状ガラスを貼着してもよい。
【００３７】
次に、図３（ｃ）に示すように、ガラスシート３４や配線パターン３３の上から、有機樹脂を積層させて層間絶縁層３５を形成する。この層間絶縁層３５は、ガラスシート３４全体を埋設するように、ガラスシート３４のシート厚よりも厚く形成する。
【００３８】
次に、図３（ｄ）に示すように、層間絶縁層３５に配線パターン３３を露出する貫通孔３５ｈを形成し、図３（ｅ）に示すように、貫通孔３５ｈを介して配線パターン３３と電気的に接続される配線層（配線パターン３６）を形成する。貫通孔３５ｈは、例えばレーザによるドライエッチングによって形成される。配線パターン３６は例えばセミアディティブ法、サブストラクティブ法、あるいはダマシン法により形成される。このようにして形成される貫通孔３５ｈ及び貫通孔３５ｈの中に形成される配線は、支持体３０に近づくほど縮径する形状を有することとなる。
【００３９】
次に、図４（ｆ）に示すように、配線パターン３６を覆うように層間絶縁層３５上に層間絶縁層３７を形成した後、配線パターン３６を露出する貫通孔３７ｈを層間絶縁層３７形成し、配線パターン３６の形成と同様にして、例えばセミアディティブ法を用いて配線パターン３８を形成する。貫通孔３７ｈは、例えばレーザによるドライエッチングによって形成される。このような工程を繰り返すことにより、本実施形態では、２層の層間絶縁層３７、３９、その界面に形成される配線パターン３８、４０、及び層間絶縁層３７、３９を貫通する貫通孔３７ｈ、３９ｈが形成される。なお、層間絶縁層や配線パターンの数はこれに限らず１以上で形成することができる。
【００４０】
なお、層間絶縁層は、インターポーザの反りの発生を防止するためにガラスクロス入りの樹脂を用いて補強してもよいが、ガラスクロス入りの樹脂は電気特性が多少劣化する。このため、例えば、インターポーザ１００の表面と裏面の中間的な位置に形成される層間絶縁層３７をガラスクロス入りの樹脂で形成することにより、高速な信号処理が必要な半導体素子ＩＣ側の信号はガラスクロス入りの樹脂内を通過しないように配線しつつ、インターポーザ１００の反りを防止することができる。
【００４１】
次に、図４（ｇ）に示すように、ビルドアップ層の最上層を覆う絶縁性、耐熱性を有するレジスト膜としてソルダレジスト４１を例えば印刷により形成した後、配線パターン４０の一部を露出する開口部４１ｈを形成する。開口部４１ｈによって露出された配線パターン４０が接続端子Ｃ１となる。この開口部４１ｈは、例えばレーザによる異方性ドライエッチングやフォトリソグラフィ技術によって形成される。
【００４２】
次に、図４（ｈ）に示すように、インターポーザ１００と支持体３０とを分離し、表面の銅の薄膜３１，３２をエッチングで除去する。このとき、ガラスシート３４の表面とその周囲の層間絶縁層３５の表面とが略面一に形成される。このため、ガラスシート３４が層間絶縁層３５に半埋め込み状に固定されるとともに、ガラスシート３４と層間絶縁層３５の境界に段差がほとんど形成されず、インターポーザ１００の表面に沿って形成される配線において、後述するガラスシート３４上に形成される配線４２ａと層間絶縁層３５上に形成される配線４２ｂとの間でギャップが生じにくくなる。
【００４３】
次に、図４（ｉ）に示すように、配線パターン３３が露出した段階で、ガラスシート３４の表面の接続端子４２ｃ及び配線４２ａと、配線４２ａに接続する層間絶縁層３５の表面の配線４２ｂとを形成する。図１，図２において、接続端子４２ｃは上述した接続端子Ｃ２に相当し、配線４２ａは上述した配線Ｌ１に相当し、配線４２ｂは上述した配線Ｌ２に相当する。
【００４４】
これら配線４２ａ，４２ｂ及び接続端子４２ｃは、接続端子４２ｃ及び配線４２ａの半田への溶融や金属間化合物層（ＩＭＣ）の形成による耐久性劣化を防止するべくアルミニウム又はニッケルで配線することが望ましい。接続端子４２ｃ及び接続端子４０には、図４（ｊ）に示すように、ディスペンサで溶けた半田を塗布し、半田の表面張力で半球状に形成されたボールグリッドアレイ電極が設けられる。
【００４５】
以上説明した製造方法により、ガラスシート３４の層間絶縁層３５に対向しない露出面と、層間絶縁層３５の面とが、略面一に構成されたインターポーザ１００が作成される。
【００４６】
（Ｂ）第２の実施形態： 
次に、図５，図６を参照して、第２の実施形態に係るインターポーザ２００について説明する。インターポーザ２００は、ガラスシートに貫通孔を設ける点を除くと、第１の実施形態に係るインターポーザ１００と同様の構成であるため、第１の実施形態に係るインターポーザ１００と共通する構成については同じ符号を付して説明する。
【００４７】
インターポーザ２００は、ガラスシート２０を表裏に貫通する貫通孔２１０（いわゆるビアホール）が形成されており、この貫通孔２１０に対応するガラスシート２０の面２０Ｓ上にも接続端子Ｃ２が形成されている。貫通孔２１０には、めっき又はＣｕ（又はＡｇ）ペーストが用いられている。貫通孔２１０は、ガラスシート２０の面２０Ｓに形成された接続端子Ｃ２と、ガラスシート２０の面２０Ｂ側の樹脂層１０内に形成された配線とを電気的に接続する。
【００４８】
このようにガラスシート２０に貫通孔２１０を設けることにより、半導体素子ＩＣの接続端子と樹脂層１０内の配線との接続に係る自由度が向上する。すなわち、半導体素子ＩＣの接続端子と樹脂層１０内の配線との間を、ガラスシート２０の面２０Ｓに沿って形成された配線Ｌ１を介して接続することもできるし、貫通孔２１０を介して接続することもできるようになる。
【００４９】
従って、接続端子Ｃ２の隙間を通した配線Ｌ１の引き回しが難しい場合には貫通孔２１０を介した接続を選択可能となり、配線Ｌ１の設計自由度が向上し、配線Ｌ１の製造コストを抑えることができる。また、ガラスシート２０上に形成しうる配線Ｌ１が所要の信号伝送品質に不十分な場合には、貫通孔２１０を通した配線を選択して貫通孔２１０の配線幅を太くすることで、所要の信号伝送品質を確保することもできる。
【００５０】
例えば、インターポーザ１００に搭載する半導体素子ＩＣによって被覆されるガラスシート２０の被覆範囲２０Ｘの中央部２０Ｙに貫通孔２１０を設けることにより、半導体素子ＩＣの中央部に設けられた接続端子Ｃ２については貫通孔２１０を介して樹脂層１０内の配線と接続し、半導体素子ＩＣの中央部２０Ｙ以外の部位に設けられた接続端子Ｃ２についてはガラスシート２０の面２０Ｓに沿って形成された配線Ｌ１及びこれに接続する配線Ｌ２を介して樹脂層１０内の配線と接続するといった使い分けが可能となる。
【００５１】
更に具体的には、例えば、貫通孔２１０を電源やグランド用の配線とし、配線Ｌ１，Ｌ２を信号伝送用の配線とする使い分けも可能である。この場合、電源やグランド用の貫通孔２１０により形成される接続端子Ｃ２の半径は、他の接続端子Ｃ２の半径に比べて大きくすることにより、半導体素子ＩＣに供給される電源電圧やグランド電圧を安定させることができる。
【００５２】
（Ｃ）第３の実施形態： 
次に、図７を参照して、第３の実施形態に係るインターポーザ３００について説明する。インターポーザ３００は、ガラスシートの周縁に有機樹脂の周り込み部を設けた点を除くと、第１の実施形態に係るインターポーザ１００と同様の構成であるため、第１の実施形態に係るインターポーザ１００と共通する構成については同じ符号を付して説明する。
【００５３】
インターポーザ３００は、ガラスシート２０の樹脂層１０に対向しない露出部２１において、樹脂層１０を構成する有機樹脂がガラスシート２０の面２０Ｓの周縁部３２０に回り込むことにより設けられた回込部３１０を有する。従って、ガラスシート２０上に形成される配線Ｌ１に連続して形成される配線Ｌ２は、回込部３１０上を通って配線されることになる。これにより、ガラスと樹脂の線膨張の相違に起因する配線Ｌ２の断線の発生可能性を抑制することができる。
【００５４】
回込部３１０は、ガラスシート２０の周縁に盛り上げ状に形成してもよいが、上述した第１の実施形態に記載した製造方法のように支持体３０を用いて作成する場合は、ガラスシート２０の面２０Ｓの周縁部３２０に、ガラスシート２０の中央部に比べて一段下がった段差部又は徐々に下がるテーパー部を設けることにより形成することができる。
【００５５】
すなわち、段差部又はテーパー部を設けた面を支持体３０に向けて銅の薄膜３１，３２に付着し、その上から有機樹脂を積層させるとともにガラスシート２０の周縁部の段差部又はテーパー部に樹脂を侵入させることにより、回込部３１０の有機樹脂も含めて全体的にガラスシート２０と樹脂層１０とを面一に形成することができる。これにより、上述した第１の実施形態と同様の製造方法で本実施形態に係るインターポーザ３００を作成することができる。
【００５６】
なお、本技術は上述した各実施形態に限られず、上述した各実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した各実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。また，本技術の技術的範囲は上述した実施形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。
【００５７】
そして、本技術は、以下のような構成を取ることができる。
【００５８】
（１）
一方の面に主基板との接続端子が設けられた樹脂層と、
前記樹脂層の他方の面に沿って固定されたガラスシートと、
を備え、
前記ガラスシートは、前記樹脂層に対向しない面の少なくとも一部が前記樹脂層から露出する露出部となっており、前記露出部の面上に半導体素子との接続端子が設けられており、前記露出部の表面には前記接続端子と前記露出部の縁部とを連絡する配線が形成されているインターポーザ。
【００５９】
（２）
前記ガラスシートは、前記樹脂層の他方の面に沿って埋め込み固定されている前記（１）に記載のインターポーザ。
【００６０】
（３）
前記ガラスシートの前記露出部に形成される前記配線の最小配線間隔は、前記樹脂層に形成される配線の最小配線間隔よりも狭い前記（１）又は前記（２）に記載のインターポーザ。
【００６１】
（４）
前記ガラスシートの前記露出部に形成される前記配線の最小配線幅は、前記樹脂層に形成される配線の最小配線幅よりも狭い前記（１）〜前記（３）の何れか１つに記載のインターポーザ。
【００６２】
（５）
前記ガラスシートの前記露出部に形成される前記配線の最小配線ピッチは、前記樹脂層に形成される配線の最小配線ピッチよりも小さい前記（１）〜前記（４）の何れか１つに記載のインターポーザ。
【００６３】
（６）
前記ガラスシートの厚みは、５０μｍ以下（０μｍを除く）である前記（１）〜前記（５）の何れか１つに記載のインターポーザ。
【００６４】
（７）
前記ガラスシートの前記露出部において前記半導体素子との接続端子が形成される接続端子形成領域と前記露出部の周縁部との間に、配線間隔と配線ピッチの少なくとも一方を切り替える第１切替部を備える前記（１）〜前記（６）の何れか１つに記載のインターポーザ。
【００６５】
（８）
前記ガラスシートの前記露出部において前記半導体素子との接続端子が形成される接続端子形成領域と前記露出部の周縁部との間に、配線幅を切り替える第２切替部を備える前記（１）〜前記（７）の何れか１つに記載のインターポーザ。
【００６６】
（９）
前記ガラスシートの前記露出部と前記樹脂層の他方の面とは略面一に構成されている前記（１）〜前記（８）の何れか１つに記載のインターポーザ。
【００６７】
（１０）
前記樹脂層には、前記一方の面及び前記他方の面に対して略垂直な方向に延びる貫通電極が設けられており、
前記貫通電極は、前記他方の面に近づくほど縮径する孔形状を有する前記（１）〜前記（９）の何れか１項に記載のインターポーザ。
【００６８】
（１１）
インターポーザと、前記インターポーザに実装された半導体素子とを備え、
前記インターポーザは、一方の面に主基板との接続端子が設けられる樹脂層と、前記樹脂層の他方の面に沿って固定されたガラスシートと、を備え、
前記ガラスシートは、前記樹脂層に対向しない面の少なくとも一部が前記樹脂層から露出する露出部となっており、前記露出部の面上に前記半導体素子との接続端子が設けられており、前記露出部の表面には前記接続端子と前記露出部の縁部とを連絡する配線が形成されているモジュール。
【００６９】
（１２）
平坦面を有する支持体を準備し、
前記支持体の平坦面上に配線パターンを形成し、
前記支持体の前記配線パターンが形成されていない領域にガラスシートを載置し、
その後、前記配線パターン及び前記ガラスシートを絶縁樹脂で覆い、前記配線パターンに電気的に接続される配線層を前記絶縁樹脂上に形成し、
その後、前記絶縁樹脂によって一体化された前記配線パターン、前記ガラスシート及び前記配線層を前記支持体から分離し、
その後、前記ガラスシートの前記樹脂層に対向しない面上に、半導体素子との接続端子、及び前記接続端子と前記露出部の縁部とを連絡する配線を形成する、インターポーザの製造方法。
【符号の説明】
【００７０】
１０…樹脂層、１０Ｂ…面、１０Ｓ…面、２０…ガラスシート、２０Ｓ…面、２１…露出部、２２…周縁部、２３…接続端子形成領域、２４…第１切替部、２５…第２切替部、３０…支持体、３０ａ…平坦面、３１…薄膜、３２…薄膜、３３…配線パターン、３４…ガラスシート、３５…層間絶縁層、３５ｈ…貫通孔、３６…配線パターン、３７…層間絶縁層、３７ｈ…貫通孔、３８…配線パターン、３９…層間絶縁層、４０…配線パターン、４１…ソルダレジスト、４１ｈ…開口部、４２ａ…配線、４２ｂ…配線、４２ｃ…接続端子、１００…インターポーザ、２００…インターポーザ、２１０…貫通孔、３００…インターポーザ、３１０…回込部、Ｃ１…接続端子、Ｃ２…接続端子、ＩＣ…半導体素子、Ｌ１…配線、Ｌ２…配線、ＭＢ…主基板
【図１】
2018041750.tif 000003
【図２】
2018041750.tif 000004
【図３】
2018041750.tif 000005
【図４】
2018041750.tif 000006
【図５】
2018041750.tif 000007
【図６】
2018041750.tif 000008
【図７】
2018041750.tif 000009