(57)【要約】【課題】素子のばらつきがあっても高調波終端回路の特性劣化が抑制される電力増幅モジュールを提供すること。【解決手段】電力増幅モジュールは、入力信号を増幅して増幅信号を出力する増幅器と、増幅器の後段に設けられ、増幅信号の高調波成分を減衰させる高調波終端回路であって、少なくとも１つのＦＥＴを備える高調波終端回路と、少なくとも１つのＦＥＴのゲート電圧を制御することにより、少なくとも１つのＦＥＴの寄生容量の容量値を調整する制御回路と、を備え、制御回路が少なくとも１つのＦＥＴの寄生容量の容量値を調整することにより、高調波終端回路の共振周波数が調整される。【選択図】図１
2018032951.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅して増幅信号を出力する増幅器と、
前記増幅器の後段に設けられ、前記増幅信号の高調波成分を減衰させる高調波終端回路であって、少なくとも１つのＦＥＴを備える高調波終端回路と、
前記少なくとも１つのＦＥＴのゲート電圧を制御することにより、前記少なくとも１つのＦＥＴの寄生容量の容量値を調整する制御回路と、
を備え、
前記制御回路が前記少なくとも１つのＦＥＴの寄生容量の容量値を調整することにより、前記高調波終端回路の共振周波数が調整される、電力増幅モジュール。
【請求項２】
前記高調波終端回路は、前記増幅器の出力端子と基準電位との間に直列接続されたキャパシタ及び第１インダクタを備えるＬＣ直列共振回路であり、
前記高調波終端回路は、前記第１インダクタと並列接続された第２インダクタをさらに備え、
前記少なくとも１つのＦＥＴは、前記第２インダクタと直列接続された、請求項１記載の電力増幅モジュール。
【請求項３】
前記少なくとも１つのＦＥＴは、並列接続された複数のＦＥＴを含み、
前記制御回路は、前記複数のＦＥＴの各々のゲート電圧を個別に制御する、請求項２記載の電力増幅モジュール。
【請求項４】
前記高調波終端回路は、前記増幅器の出力端子と基準電位との間に直列接続されたキャパシタ及び第１インダクタを備えるＬＣ直列共振回路であり、
前記少なくとも１つのＦＥＴは、前記キャパシタと並列接続された、請求項１記載の電力増幅モジュール。
【請求項５】
前記少なくとも１つのＦＥＴは、並列接続された複数のＦＥＴを含み、
前記制御回路は、前記複数のＦＥＴの各々のゲート電圧を個別に制御する、請求項４記載の電力増幅モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅モジュールに関する。
【背景技術】
【０００２】
携帯電話の通信網を用いる携帯端末においては、基地局へ送信する無線周波数（ＲＦ：Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号の電力を増幅するための電力増幅モジュールが用いられる。電力増幅モジュールでは、増幅器から出力される増幅信号の高調波成分（増幅信号の基本周波数の整数倍の周波数を有する信号）を減衰させるために、高調波終端回路が用いられる。例えば、特許文献１には、ＬＣ直列共振回路により構成される高調波終端回路であって、信号のモードに応じて特性を変更可能な回路が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−３０２７４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、近年の電力増幅モジュールの実装基板の薄型化、及びＲＦ信号の高周波化（例えば、３．５ＧＨｚ程度以上の周波数）に伴い、素子のばらつきに起因する高調波終端回路の特性の劣化が問題となり得る。この点、特許文献１に開示される回路では、インダクタ及びキャパシタ等の素子サイズが予め決められており、素子のばらつきに応じて高調波終端回路の特性を調整することはできない。
【０００５】
本発明は、かかる事情に鑑みてなされたものであり、素子のばらつきがあっても高調波終端回路の特性劣化が抑制される電力増幅モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００６】
かかる目的を達成するため、本発明の一側面に係る電力増幅モジュールは、入力信号を増幅して増幅信号を出力する増幅器と、増幅器の後段に設けられ、増幅信号の高調波成分を減衰させる高調波終端回路であって、少なくとも１つのＦＥＴを備える高調波終端回路と、少なくとも１つのＦＥＴのゲート電圧を制御することにより、少なくとも１つのＦＥＴの寄生容量の容量値を調整する制御回路と、を備え、制御回路が少なくとも１つのＦＥＴの寄生容量の容量値を調整することにより、高調波終端回路の共振周波数が調整される。
【発明の効果】
【０００７】
本発明によれば、素子のばらつきがあっても高調波終端回路の特性劣化が抑制される電力増幅モジュールを提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態に係る電力増幅モジュールの構成を示す図である。
【図２】高調波終端回路１５０Ａの等価回路を示す図である。
【図３】高調波終端回路１５０Ａにおける信号減衰のシミュレーション結果を示す図である。
【図４】本発明の第１実施形態の変形例に係る電力増幅モジュールの構成を示す図である。
【図５】高調波終端回路１５０Ｂにおける信号減衰のシミュレーション結果を示す図である。
【図６】本発明の第２実施形態に係る電力増幅モジュールの構成を示す図である。
【図７】高調波終端回路１５０Ｃにおける信号減衰のシミュレーション結果を示す図である。
【図８】本発明の第２実施形態の変形例に係る電力増幅モジュールの構成を示す図である。
【図９Ａ】本発明に係る電力増幅モジュールの調整時における構成の一例を示す概略図である。
【図９Ｂ】本発明に係る電力増幅モジュールの調整後における構成の一例を示す概略図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明の一実施形態について説明する。図１は、本発明の第１実施形態に係る電力増幅モジュール１００Ａの構成を示す図である。電力増幅モジュール１００Ａは、無線周波数（ＲＦ：Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号である入力信号ＲＦｉｎを増幅して、増幅信号ＲＦｏｕｔ２を出力するモジュールである。電力増幅モジュール１００Ａは、例えば、増幅器１１０、整合回路１２０Ａ、及び制御電圧生成回路１３０Ａを備える。なお、図１では、説明を簡単にするために、電力増幅モジュール１００Ａが備える他の構成要素（例えば、チョークインダクタ、バイアス回路等）は示されていない。
【００１０】
増幅器１１０は、入力信号ＲＦｉｎを増幅して増幅信号ＲＦｏｕｔ１を出力する。増幅器１１０は、増幅用のトランジスタを備える。増幅用のトランジスタは、例えば、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等のバイポーラトランジスタである。なお、増幅用のトランジスタとして、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を用いてもよい。
【００１１】
整合回路１２０Ａは、増幅器１１０と後段の回路（例えば、スイッチ回路）との間に設けられ、増幅器１１０の出力インピーダンスと後段の回路の入力インピーダンスとを整合する。増幅器１１０から出力される増幅信号ＲＦｏｕｔ１は、整合回路１２０Ａを通じて増幅信号ＲＦｏｕｔ２として出力される。整合回路１２０Ａは、例えば、インダクタＬ１，Ｌ２、キャパシタＣ１、及び高調波終端回路１４０，１５０Ａを備える。
【００１２】
インダクタＬ１、インダクタＬ２、及びキャパシタＣ１は、この順に直列接続され、インダクタＬ１の一端が増幅器１１０の出力端子に接続され、キャパシタＣ１の他端から増幅信号ＲＦｏｕｔ２を出力する。キャパシタＣ１は、増幅信号ＲＦｏｕｔ１の直流（ＤＣ）成分を除去するＤＣカットキャパシタとしても機能する。
【００１３】
高調波終端回路１４０，１５０Ａは、各々、インダクタ及びキャパシタを含むＬＣ直列共振回路である。ＬＣ直列共振回路は、共振周波数の近傍の周波数の成分を減衰させる機能を有する。従って、当該共振周波数が入力信号ＲＦｉｎの高調波（例えば、二倍波）の周波数と一致するようにＬＣ直列共振回路を設計することにより、増幅信号ＲＦｏｕｔ１に含まれる高調波成分を減衰させることができる。なお、例えばＬＣ直列共振回路がインダクタンスＬのインダクタとキャパシタンスＣのキャパシタにより構成される場合、共振周波数ｆ0は、ｆ0＝１／２π√ＬＣによって表される。
【００１４】
高調波終端回路１４０は、例えば、直列接続されたキャパシタＣ２及びインダクタＬ３を備える。キャパシタＣ２は、一端がインダクタＬ１とインダクタＬ２との接続点に接続され、他端がインダクタＬ３の一端に接続される。インダクタＬ３の他端は接地される。
【００１５】
高調波終端回路１５０Ａは、ＬＣ直列共振回路におけるキャパシタンス及びインダクタンスの少なくともいずれか一方を調整可能とした構造である。具体的には、例えば、高調波終端回路１５０Ａは、キャパシタＣ３、インダクタＬ４，Ｌ５（第１インダクタ），Ｌ６（第２インダクタ）、及びＦＥＴ（ＭＮ１）を備える。
【００１６】
キャパシタＣ３、インダクタＬ４、及びインダクタＬ５は、この順に直列接続される。キャパシタＣ３は、一端がインダクタＬ２とキャパシタＣ１との接続点に接続され、他端がインダクタＬ４の一端に接続される。インダクタＬ５は、一端がインダクタＬ４の他端に接続され、他端が接地される（すなわち、基準電位が供給される）。インダクタＬ６は、インダクタＬ５と並列接続され、一端がインダクタＬ４とインダクタＬ５との接続点に接続され、他端がＦＥＴ（ＭＮ１）のドレインに接続される。インダクタＬ６は、高調波終端回路１５０Ａにおける合成インダクタンスを調整するためのインダクタである。
【００１７】
ＦＥＴ（ＭＮ１）は、例えば、ＮチャネルＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＦＥＴ）であり、ドレインがインダクタＬ６の他端に接続され、ゲートに制御電圧生成回路１３０Ａから制御電圧Ｖｃｏｎｔ１が供給され、ソースが接地される。ＦＥＴ（ＭＮ１）の機能の詳細については後述する。
【００１８】
制御電圧生成回路１３０Ａ（制御回路）は、制御電圧Ｖｃｏｎｔ１を生成し、ＦＥＴ（ＭＮ１）のゲートに供給する。制御電圧生成回路１３０Ａは、高調波終端回路１５０Ａの共振周波数と入力信号ＲＦｉｎの高調波の周波数とのずれに応じて、制御電圧Ｖｃｏｎｔ１を適切に制御する。制御電圧生成回路１３０Ａは、例えば、制御ＩＣ及びＤＡコンバータを備え、制御ＩＣが出力する制御信号に応じてＤＡコンバータが出力電圧を生成する構成としてもよい。なお、制御電圧生成回路１３０Ａの構成はこれに限られない。
【００１９】
次に、本実施形態におけるキャパシタンス及びインダクタンスの調整機能について説明する。ＦＥＴは一般的に、ドレイン・ソース間に寄生容量が存在する。具体的には、ＦＥＴのゲート電圧を高くするか、もしくはゲート幅又はゲート長を大きくすることにより寄生容量が増加することが知られている。従って、ＦＥＴの寄生容量を制御することにより、当該ＦＥＴを備える回路の合成キャパシタンスを調整することができる。高調波終端回路１５０Ａにおいては、ＦＥＴ（ＭＮ１）のゲートに供給される制御電圧Ｖｃｏｎｔ１が制御されるため、寄生容量が調整され、高調波終端回路１５０Ａの合成キャパシタンスが調整される。
【００２０】
また、ＦＥＴ（ＭＮ１）のゲート電圧が制御されることにより、ＦＥＴ（ＭＮ１）のオン及びオフが切り替わる。これにより、ＦＥＴ（ＭＮ１）と直列接続されたインダクタＬ６の導通の有無も切り替わる。従って、制御電圧Ｖｃｏｎｔ１が制御されることにより、高調波終端回路１５０Ａの合成インダクタンスが調整される。
【００２１】
図２は、高調波終端回路１５０Ａの等価回路を示す図である。ＦＥＴは一般的に寄生容量及びオン抵抗を含む。従って、図２においてＦＥＴ（ＭＮ１）は、並列接続されたキャパシタＣＴと抵抗素子ＲＴにより表されている。図２に示される各素子のインピーダンスをそれぞれ、キャパシタＣ３：−ｊ×（１／（ωＣ3））、キャパシタＣＴ：−ｊ×（１／（ωＣT））、インダクタＬ４：ｊωＬ4、インダクタＬ５：ｊωＬ5、インダクタＬ６：ｊωＬ6、抵抗素子ＲＴ：ＲTとする。ここで、ωは高調波終端回路１５０Ａに供給される交流信号の中心周波数に対応する角周波数である。図２に示されるＰ１・Ｐ２間の合成インピーダンスＺ（すなわち、図１に示される接続点Ｐ１から見た高調波終端回路１５０Ａの合成インピーダンスＺ）は、以下の式（１）で表される。
【数１】
2018032951.tif 000003
【００２２】
ここで、Ａ＝（ωＣTＲT）2＋１、Ｂ＝ωＬ6｛（ωＣTＲT）2＋１｝−ωＣTＲTである。上記式（１）において、虚部が０となるとき（すなわち、以下の式（２）を満たすとき）のω（＝ω0）が高調波終端回路１５０Ａの共振周波数（角周波数）であり、共振周波数ｆ0（Ｈｚ）は、ｆ0＝ω0／２πとなる。
【数２】
2018032951.tif 000004
【００２３】
本実施形態においては、ＦＥＴ（ＭＮ１）のゲート電圧を制御することにより、寄生容量の容量値（すなわち、ＣT）及びオン抵抗の抵抗値（すなわち、ＲT）の値が変動する。具体的には、ＦＥＴ（ＭＮ１）のゲート電圧の上昇に伴って、寄生容量の容量値は増加し、オン抵抗の抵抗値は低下する。また、ＦＥＴ（ＭＮ１）のオン及びオフが切り替わることにより、インダクタＬ６の導通の有無も切り替わる。従って、上記式（１）より、合成インピーダンスＺが変動し、高調波終端回路１５０Ａの共振周波数ω0が調整可能であることが分かる。具体的には、高調波終端回路１５０Ａの共振周波数と入力信号ＲＦｉｎの高調波の周波数との間にずれが生じた場合、高調波終端回路１５０Ａの共振周波数が入力信号ＲＦｉｎの高調波の周波数に近づくように、当該共振周波数を補正することができる。
【００２４】
上述の構成により、電力増幅モジュール１００Ａは、高調波終端回路１５０Ａの共振周波数と入力信号ＲＦｉｎの高調波の周波数のずれに応じてＦＥＴ（ＭＮ１）のゲートに供給される制御電圧Ｖｃｏｎｔ１を制御することにより、高調波終端回路１５０Ａの合成インピーダンスＺを調整し、共振周波数を調整することができる。これにより、素子のばらつきがあっても、高調波終端回路の共振周波数を補正することにより、高調波終端回路の特性劣化が抑制される。
【００２５】
なお、高調波終端回路１４０，１５０Ａが減衰する高調波成分は二倍波に限られず、三倍以上の高調波成分であってもよい。また、高調波終端回路１５０Ａは、高調波終端回路１４０におけるインダクタＬ３の代わりに直列接続されたインダクタＬ４，Ｌ５を備えているが、当該インダクタＬ４，Ｌ５は分けずに１つのインダクタとしてもよい。インダクタＬ３をインダクタＬ４，Ｌ５に分け、調整用のインダクタＬ６をインダクタＬ５のみと並列接続する構成とすることにより、調整用のインダクタＬ６のサイズを小さくすることができる。
【００２６】
図３は、高調波終端回路１５０Ａにおける信号減衰のシミュレーション結果を示す図である。図３において、横軸は周波数（ＧＨｚ）、縦軸は高調波終端回路１５０Ａにおける信号減衰（ｄＢ）である。図３に示されるグラフは、減衰させる高調波の周波数の目標値が１．６５〜１．８１ＧＨｚの範囲に含まれる場合に、ＦＥＴ（ＭＮ１）のゲート電圧を０．６５Ｖ、０．７Ｖ、０．８Ｖ、１．０Ｖとした時の信号減衰の様子を示している。なお、本シミュレーションにおいて、ＦＥＴ（ＭＮ１）のゲート長は１０μｍであり、ゲート幅は４００μｍである。
【００２７】
図３に示されるように、高調波終端回路１５０Ａでは、ＦＥＴ（ＭＮ１）のゲート電圧を制御することにより、高調波終端回路の共振周波数を所望の値に補正可能であることが分かる。例えば、図３に示される例においては、ゲート電圧が０．８Ｖの場合に、共振周波数が高調波成分の範囲の略中央にあり、当該範囲の高調波成分が略均等に減衰されている。従って、ゲート電圧を例えば０．８Ｖに調整することにより、高調波終端回路の特性の劣化を抑制することができる。なお、本シミュレーションにおいては、ゲート電圧を上げるほど共振周波数が低周波数側に移動している。
【００２８】
図４は、本発明の第１実施形態の変形例に係る電力増幅モジュールの構成を示す図である。図４に示される電力増幅モジュール１００Ｂは、図１に示される電力増幅モジュール１００Ａに比べて、整合回路１２０Ａの代わりに整合回路１２０Ｂを備え、制御電圧生成回路１３０Ａの代わりに制御電圧生成回路１３０Ｂを備える。整合回路１２０Ｂは、高調波終端回路１５０Ａの代わりに高調波終端回路１５０Ｂを備える。なお、当該実施形態以降では、第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
【００２９】
高調波終端回路１５０Ｂは、高調波終端回路１５０Ａに比べて、ＦＥＴ（ＭＮ２，ＭＮ３，ＭＮ４）をさらに備える。ＦＥＴ（ＭＮ２，ＭＮ３，ＭＮ４）は、ＦＥＴ（ＭＮ１）と並列接続される。すなわち、ＦＥＴ（ＭＮ１，ＭＮ２，ＭＮ３，ＭＮ４）は、ドレインがそれぞれインダクタＬ６の他端に接続され、ゲートにそれぞれ制御電圧Ｖｃｏｎｔ１，Ｖｃｏｎｔ２，Ｖｃｏｎｔ３，Ｖｃｏｎｔ４が供給され、ソースがそれぞれ接地される。
【００３０】
制御電圧生成回路１３０Ｂは、制御電圧Ｖｃｏｎｔ１〜Ｖｃｏｎｔ４を生成し、ＦＥＴ（ＭＮ１〜ＭＮ４）のゲートに供給することにより、ＦＥＴ（ＭＮ１〜ＭＮ４）のゲート電圧を個別に制御する。具体的には、制御電圧生成回路１３０Ｂは、例えばＦＥＴ（ＭＮ１〜ＭＮ４）がオンとなる電圧（例えば、ＦＥＴの閾値電圧以上の電圧）、又はＦＥＴ（ＭＮ１〜ＭＮ４）がオフとなる電圧（例えば、０Ｖ）のいずれかを生成して、制御電圧Ｖｃｏｎｔ１〜Ｖｃｏｎｔ４として出力する。このように制御電圧Ｖｃｏｎｔ１〜Ｖｃｏｎｔ４の電圧値を個別に制御することにより、ＦＥＴ（ＭＮ１〜ＭＮ４）のオン又はオフの組み合わせを様々に変化させることができる。これにより、ＦＥＴ（ＭＮ１〜ＭＮ４）のそれぞれの寄生容量を合成した合成キャパシタンスを調整することができる。なお、ＦＥＴ（ＭＮ１〜ＭＮ４）の素子サイズの比は、例えば、１：２：４：８となるように構成してもよい。
【００３１】
上述の構成においても、電力増幅モジュール１００Ｂは、電力増幅モジュール１００Ａと同様に、高調波終端回路１５０Ａの共振周波数と入力信号ＲＦｉｎの高調波の周波数のずれに応じて制御電圧Ｖｃｏｎｔ１〜Ｖｃｏｎｔ４を制御することにより、高調波終端回路１５０Ｂの合成インピーダンスＺを調整し、共振周波数を調整することができる。これにより、素子のばらつきがあっても、高調波終端回路の共振周波数を補正することにより、高調波終端回路の特性劣化が抑制される。
【００３２】
また、高調波終端回路１５０Ｂは、複数のＦＥＴのうち、いずれかのＦＥＴ（例えば、２つのＦＥＴ）がオンであり、残りのＦＥＴ（例えば、残りの２つのＦＥＴ）がオフである状態を初期状態として設計してもよい。これにより、共振周波数が目標値より高い場合はオンにするＦＥＴの個数を増やし、共振周波数が目標値より低い場合はオンにするＦＥＴの個数を減らすことにより、共振周波数を高低のいずれにも補正することができる。
【００３３】
なお、本実施形態においては、制御電圧Ｖｃｏｎｔ１〜Ｖｃｏｎｔ４はＦＥＴ（ＭＮ１〜ＭＮ４）のオン及びオフを切り替える２値制御を例として説明したが、制御電圧Ｖｃｏｎｔ１〜Ｖｃｏｎｔ４は、電力増幅モジュール１００Ａと同様に連続的な電圧値としてもよい。また、並列接続されるＦＥＴの数は４つに限られず、２つ又は３つであってもよく、５つ以上であってもよい。
【００３４】
図５は、高調波終端回路１５０Ｂにおける信号減衰のシミュレーション結果を示す図である。図５において、横軸は周波数（ＧＨｚ）、縦軸は高調波終端回路１５０Ｂにおける信号減衰（ｄＢ）である。図５に示されるグラフは、減衰させる高調波の周波数の目標値が１．６５〜１．８１ＧＨｚの範囲に含まれる場合に、オンとなるＦＥＴの数を変化させた時の信号減衰の様子を示している。なお、本シミュレーションにおいては、ＦＥＴ（ＭＮ１〜ＭＮ４）のオン及びオフを切り替える代わりに、ＦＥＴのゲート幅を２００μｍ、３００μｍ、４００μｍ、８００μｍ（ゲート長はいずれも１０μｍ）としてＦＥＴのオン及びオフの操作を等価的に表している。
【００３５】
図５に示されるように、高調波終端回路１５０Ｂでは、ＦＥＴのゲート幅を変える（すなわち、オンとなるＦＥＴの数を変化させる）ことにより、高調波終端回路１５０Ｂの共振周波数を所望の値に補正可能であることが分かる。具体的には、オンとなるＦＥＴの個数が多いほど共振周波数が低下し、オンとなるＦＥＴの個数が少ないほど共振周波数が上昇することが分かる。なお、本シミュレーションにおいては、ゲート幅が４００μｍのときに、共振周波数が高調波成分の範囲の略中央にあり、当該範囲の高調波成分が略均等に減衰されている。従って、ゲート幅が例えば４００μｍであるＦＥＴと等価的な回路構成とすることにより、高調波終端回路の特性の劣化を抑制することができる。
【００３６】
図６は、本発明の第２実施形態に係る電力増幅モジュールの構成を示す図である。図６に示される電力増幅モジュール１００Ｃは、図１に示される電力増幅モジュール１００Ａに比べて、整合回路１２０Ａの代わりに整合回路１２０Ｃを備える。整合回路１２０Ｃは高調波終端回路１５０Ａの代わりに高調波終端回路１５０Ｃを備える。
【００３７】
高調波終端回路１５０Ｃは、ＬＣ直列共振回路におけるキャパシタンスとインダクタンスのうち、キャパシタンスを調整可能とした構造である。具体的には、高調波終端回路１５０Ｃは、例えば、キャパシタＣ３と並列接続されたＦＥＴ（ＭＮ５）を備える。ＦＥＴ（ＭＮ５）は、ドレインがキャパシタＣ３の一端に接続され、ゲートに制御電圧生成回路１３０Ａから制御電圧Ｖｃｏｎｔ５が供給され、ソースがキャパシタＣ３の他端に接続される。
【００３８】
高調波終端回路１５０Ｃにおいても、図１に示される高調波終端回路１５０Ａと同様に、ＦＥＴ（ＭＮ５）のゲートに供給される制御電圧Ｖｃｏｎｔ５を制御することにより、ＦＥＴ（ＭＮ５）の寄生容量が調整される。これにより、高調波終端回路１５０Ｃの合成キャパシタンスが調整され、高調波終端回路１５０Ｃの共振周波数が補正される。本実施形態においては、例えば、共振周波数が目標値より高い場合は、制御電圧Ｖｃｏｎｔ５の電圧を上げ、ＦＥＴ（ＭＮ５）の寄生容量を増大させる。これにより、高調波終端回路１５０Ｃの合成キャパシタンスも増大するため、共振周波数を下げることができる。このような構成によっても、電力増幅モジュール１００Ｃは、図１に示される電力増幅モジュール１００Ａと同様の効果を得ることができる。
【００３９】
図７は、高調波終端回路１５０Ｃにおける信号減衰のシミュレーション結果を示す図である。図７において、横軸は周波数（ＧＨｚ）、縦軸は高調波終端回路１５０Ｃにおける信号減衰（ｄＢ）である。図７に示されるグラフは、減衰させる高調波の周波数の目標値が１．６５〜１．８１ＧＨｚの範囲に含まれる場合に、ＦＥＴ（ＭＮ５）のゲート電圧を３．５Ｖとした時の信号減衰の様子である。なお、本シミュレーションにおいて、ＦＥＴ（ＭＮ５）のゲート長は１０μｍであり、ゲート幅は４００μｍである。
【００４０】
図７に示されるように、高調波終端回路１５０Ｃでは、ＦＥＴ（ＭＮ５）のゲート電圧を適切に制御することにより、高調波終端回路の共振周波数を補正可能であることが分かる。具体的には、補正前（すなわち、ＦＥＴ（ＭＮ５）のゲート電圧が０Ｖである。）には、共振周波数が減衰させる高調波の周波数の上限側（１．８１ＧＨｚ側）にずれており、当該範囲における信号の減衰レベルに差がある。一方、ＦＥＴ（ＭＮ５）のゲート電圧を３．５Ｖに上げることにより、共振周波数が当該範囲の略中央に移動し、当該範囲の高調波成分が略均等に減衰されていることが分かる。従って、ゲート電圧を例えば３．５Ｖに調整することにより、高調波終端回路の特性の劣化を抑制することができる。
【００４１】
図８は、本発明の第２実施形態の変形例に係る電力増幅モジュールの構成を示す図である。図８に示される電力増幅モジュール１００Ｄは、図６に示される電力増幅モジュール１００Ｃに比べて、整合回路１２０Ｃの代わりに整合回路１２０Ｄを備え、制御電圧生成回路１３０Ａの代わりに制御電圧生成回路１３０Ｂを備える。整合回路１２０Ｄは高調波終端回路１５０Ｃの代わりに高調波終端回路１５０Ｄを備える。
【００４２】
高調波終端回路１５０Ｄは、高調波終端回路１５０Ｃに比べて、ＦＥＴ（ＭＮ６，ＭＮ７，ＭＮ８）をさらに備える。ＦＥＴ（ＭＮ６，ＭＮ７，ＭＮ８）は、ＦＥＴ（ＭＮ５）と並列接続される。すなわち、ＦＥＴ（ＭＮ５，ＭＮ６，ＭＮ７，ＭＮ８）は、ドレインがそれぞれキャパシタＣ３の一端に接続され、ゲートにそれぞれ制御電圧Ｖｃｏｎｔ５，Ｖｃｏｎｔ６，Ｖｃｏｎｔ７，Ｖｃｏｎｔ８が供給され、ソースがそれぞれキャパシタＣ３の他端に接続される。ＦＥＴ（ＭＮ５〜ＭＮ８）の機能については、図４に示される高調波終端回路１５０ＢにおけるＦＥＴ（ＭＮ１〜ＭＮ４）と同様であるため、詳細な説明は省略する。
【００４３】
上述の構成においても、電力増幅モジュール１００Ｄは、電力増幅モジュール１００Ｂと同様に、制御電圧Ｖｃｏｎｔ５〜Ｖｃｏｎｔ８を制御することにより、高調波終端回路１５０Ｄの合成インピーダンスＺを調整し、共振周波数を調整することができる。このような構成によっても、電力増幅モジュール１００Ｄは、図４に示される電力増幅モジュール１００Ｂと同様の効果を得ることができる。
【００４４】
次に、本発明に係る電力増幅モジュールにおける高調波終端回路の調整方法の一例について説明する。電力増幅モジュールは、例えば、製造後に高調波終端回路の特性の検査が行われ、当該特性が所定の基準を満たすか否かにより選別される。次に、所定の基準を満たさないもののうち、上述の高調波終端回路の調整を施すことにより特性が改善すると見込まれるものに調整が施される。これにより、特性が所定の基準を満たせば出荷され、満たさなければ廃棄される。ここで、電力増幅モジュールの出荷後に、誤操作により当該調整が変更されることを防止するため、電力増幅モジュールの出荷後には当該調整が不可能となることが好ましい。
【００４５】
本実施形態においては、例えば、高調波終端回路の特性の制御において、電子的なプログラム操作により出力値を変更可能な素子（例えば、ｅｆｕｓｅセル等）を用いることにより、当該特性の調整が可能な状態（すなわち、データの書き換えが可能な状態）から調整が不可能な状態（すなわち、データの書き換えが不可能な状態）に切り替えることができる。ここで、ｅｆｕｓｅセルは、大電流を流すことにより抵抗値が増大して出力値が変化する素子であり、一度出力値が変化すると元に戻せない性質を持つ。従って、ｅｆｕｓｅセルの初期状態を書き換え可能な状態として、当該状態において制御電圧生成回路が生成する制御電圧を調整した後、ｅｆｕｓｅセルに大電流を流し書き換え不可能な状態に切り替える。これにより、高調波終端回路の特性が適切に調整された状態が保持され、出荷後の誤操作による調整の変更を防止することができる。
【００４６】
次に、高調波終端回路の調整方法の他の一例について説明する。図９Ａは、本発明に係る電力増幅モジュールの調整時における構成の一例を示す概略図であり、図９Ｂは、本発明に係る電力増幅モジュールの調整後における構成の一例を示す概略図である。図９Ａ及び図９Ｂに示されるように、本発明に係る電力増幅モジュール１０００は制御端子Ｔ１を備える。電力増幅モジュール１０００は、製造後の検査において選別用冶具２００に設置される。この時、制御端子Ｔ１にはコネクタ２０２を通じて外部から所定レベルの電圧が供給される（図９Ａ参照）。ここで、電力増幅モジュール１０００は、外部から制御端子Ｔ１に所定レベルの電圧が供給されている間のみ、高調波終端回路の特性の調整が可能となるように構成することができる。従って、電力増幅モジュール１０００が選別用冶具２００に設置されている場合は、高調波終端回路の特性を調整する書き込みを行うことができる。また、高調波終端回路の調整終了後、電力増幅モジュール１０００は、製品のマザーボード３００に実装されて出荷される。この時、制御端子Ｔ１には、例えば接地電位が供給される（図９Ｂ参照）。従って、電力増幅モジュール１０００がマザーボード３００に実装されている場合は、書き込みを行うことができない。このような構成によっても、電力増幅モジュールの出荷後の誤操作による調整の変更を防止することができる。なお、当該構成によれば、上述のｅｆｕｓｅセルを用いることなく誤操作が防止されるため、部品点数が減少する。また、ｅｆｕｓｅセルへの書き込み時間が不要となる。なお、電力増幅モジュールの調整方法は上述の方法に限られない。
【００４７】
以上、本発明の例示的な実施形態について説明した。電力増幅モジュール１００Ａ〜１００Ｄは、ＦＥＴを備える高調波終端回路１５０Ａ〜１５０Ｄと、当該ＦＥＴのゲート電圧を制御する制御電圧生成回路１３０Ａ，１３０Ｂと、を備え、ＦＥＴの寄生容量の容量値を調整することにより、高調波終端回路１５０Ａ〜１５０Ｄの共振周波数を調整することができる。これにより、素子のばらつきがあっても、高調波終端回路の共振周波数の補正により、高調波終端回路の特性劣化が抑制される。
【００４８】
また、電力増幅モジュール１００Ａ，１００Ｂにおいて、高調波終端回路１５０Ａ，１５０Ｂは、直列接続されたキャパシタＣ３及びインダクタＬ５と、インダクタＬ５と並列接続されたインダクタＬ６と、インダクタＬ６と直列接続されたＦＥＴ（ＭＮ１）を備える。また、制御電圧Ｖｃｏｎｔ１の制御により、ＦＥＴ（ＭＮ１）の寄生容量及びオン抵抗の抵抗値の調整、及びインダクタＬ６の導通の有無の切り替えることができる。これにより、高調波終端回路１５０Ａ，１５０Ｂの合成インピーダンスＺを調整し、共振周波数を補正することができる。
【００４９】
また、電力増幅モジュール１００Ｂにおいて、高調波終端回路１５０Ｂは、並列接続されたＦＥＴ（ＭＮ１〜ＭＮ４）を備え、制御電圧生成回路１３０ＢはＦＥＴ（ＭＮ１〜ＭＮ４）の各々のゲート電圧を個別に制御する。これにより、ＦＥＴ（ＭＮ１〜ＭＮ４）のオン又はオフの組み合わせを様々に変化させることができる。従って、高調波終端回路１５０Ｂの合成インピーダンスＺを調整し、共振周波数を補正することができる。
【００５０】
また、電力増幅モジュール１００Ｃ，１００Ｄにおいて、高調波終端回路１５０Ｃ，１５０Ｄは、直列接続されたキャパシタＣ３及びインダクタＬ４と、インダクタＬ４と並列接続されたＦＥＴ（ＭＮ５）を備える。また、制御電圧Ｖｃｏｎｔ５の制御により、ＦＥＴ（ＭＮ５）の寄生容量及びオン抵抗の抵抗値を調整することができる。これにより、高調波終端回路１５０Ｃ，１５０Ｄの合成インピーダンスＺを調整し、共振周波数を補正することができる。
【００５１】
また、電力増幅モジュール１００Ｄにおいて、高調波終端回路１５０Ｄは、並列接続されたＦＥＴ（ＭＮ５〜ＭＮ８）を備え、制御電圧生成回路１３０ＢはＦＥＴ（ＭＮ５〜ＭＮ８）の各々のゲート電圧を個別に制御する。これにより、ＦＥＴ（ＭＮ５〜ＭＮ８）のオン又はオフの組み合わせを様々に変化させることができる。従って、高調波終端回路１５０Ｂの合成インピーダンスＺを調整し、共振周波数を補正することができる。
【００５２】
なお、高調波終端回路１５０Ａ〜１５０Ｄにおいては、ＦＥＴがインダクタ又はキャパシタのいずれか一方と並列接続された例が示されているが、高調波終端回路は、インダクタに並列接続されたＦＥＴとキャパシタに並列接続されたＦＥＴのいずれも備えていてもよい。これにより、例えば、共振周波数が高周波数側にずれた場合はキャパシタに並列接続されたＦＥＴの調整により低周波数側に補正し、共振周波数が低周波数側にずれた場合はインダクタに並列接続されたＦＥＴの調整により高周波数側に補正してもよい。
【００５３】
また、高調波終端回路１５０Ａ〜１５０Ｄが備える各々のＦＥＴは、ＮチャネルＦＥＴの代わりにＰチャネルＦＥＴを用いてもよい。
【００５４】
以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更又は改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
【符号の説明】
【００５５】
１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１０００  電力増幅モジュール
１１０  増幅器
１２０Ａ，１２０Ｂ，１２０Ｃ，１２０Ｄ  整合回路
１３０Ａ，１３０Ｂ  制御電圧生成回路
１４０，１５０Ａ，１５０Ｂ，１５０Ｃ，１５０Ｄ  高調波終端回路
２００  選別用冶具
２０２  コネクタ
３００  マザーボード
Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６  インダクタ
Ｃ１，Ｃ２，Ｃ３，ＣＴ  キャパシタ
ＲＴ  抵抗素子
ＭＮ１，ＭＮ２，ＭＮ３，ＭＮ４，ＭＮ５，ＭＮ６，ＭＮ７，ＭＮ８  ＦＥＴ
Ｔ１  制御端子
【図１】
2018032951.tif 000005
【図２】
2018032951.tif 000006
【図３】
2018032951.tif 000007
【図４】
2018032951.tif 000008
【図５】
2018032951.tif 000009
【図６】
2018032951.tif 000010
【図７】
2018032951.tif 000011
【図８】
2018032951.tif 000012
【図９Ａ】
2018032951.tif 000013
【図９Ｂ】
2018032951.tif 000014