(57)【要約】【課題】透明導電膜からの集電極の剥がれが抑制され、生産性の高い光発電素子、及びその製造方法を提供する。【解決手段】本発明は、透明導電膜を少なくとも一方の最外層として有し、光照射により起電力が生じる層構造体と、上記透明導電膜の外面に配設される線状の集電極とを備える光発電素子であって、上記集電極が、上記透明導電膜の外面に積層され、銀合金から形成されるバリア層と、このバリア層の外面に積層され、ニッケル、クロム、銀又はこれらの合金から形成される第１メッキ層と、この第１メッキ層の外面に積層され、銅又は銅合金から形成される第２メッキ層とを有することを特徴とする。上記バリア層を形成する銀合金が、パラジウム及びガリウムのうちの少なくとも一種と、銅とを含むことが好ましい。【選択図】図１
2018041753.tif 000002
【特許請求の範囲】
【請求項１】
透明導電膜を少なくとも一方の最外層として有し、光照射により起電力が生じる層構造体と、上記透明導電膜の外面に配設される線状の集電極とを備える光発電素子であって、
上記集電極が、
上記透明導電膜の外面に積層され、銀合金から形成されるバリア層と、
このバリア層の外面に積層され、ニッケル、クロム、銀又はこれらの合金から形成される第１メッキ層と、
この第１メッキ層の外面に積層され、銅又は銅合金から形成される第２メッキ層と
を有することを特徴とする光発電素子。
【請求項２】
上記バリア層を形成する銀合金が、パラジウム及びガリウムのうちの少なくとも一種と、銅とを含む請求項１に記載の光発電素子。
【請求項３】
上記第１メッキ層の平均厚さが、０．０５μｍ以上５μｍ以下である請求項１又は請求項２に記載の光発電素子。
【請求項４】
上記集電極が、上記第２メッキ層の外面に積層される被覆層をさらに有する請求項１、請求項２又は請求項３に記載の光発電素子。
【請求項５】
上記層構造体が、ｐ型又はｎ型の結晶半導体基板と、この結晶半導体基板の一方の面側に以下の順で積層される第１中間層及びｐ型非晶質系半導体層と、上記結晶半導体基板の他方の面側に以下の順で積層される第２中間層及びｎ型非晶質系半導体層とをさらに有し、
上記第１中間層が、真性非晶質系半導体から形成され、
上記第２中間層が、真性非晶質系半導体、又は上記ｎ型非晶質系半導体層を形成するｎ型非晶質系半導体より電気抵抗率の高いｎ型非晶質系半導体から形成されている請求項１から請求項４のいずれか１項に記載の光発電素子。
【請求項６】
透明導電膜を少なくとも一方の最外層として有し、光照射により起電力が生じる層構造体の外面に、スパッタリングにより、銀合金から形成されるバリア層を積層する工程、
上記バリア層の外面の一部にレジスト膜を積層する工程、
メッキ処理により、上記バリア層の外面の露出部分にニッケル、クロム、銀又はこれら合金から形成される第１メッキ層を積層する工程、
メッキ処理により、上記第１メッキ層の外面に銅又は銅合金から形成される第２メッキ層を積層する工程、
上記レジスト膜を除去する工程、及び
上記レジスト膜が除去された領域の上記バリア層を除去する工程
を備える光発電素子の製造方法。
【請求項７】
上記レジスト膜積層工程前及び上記バリア層除去工程後に、それぞれ
上記層構造体を加熱処理する工程
をさらに備える請求項６に記載の光発電素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光発電素子及びその製造方法に関する。
【背景技術】
【０００２】
ＣＯ２等の温室効果ガスを発生しないクリーンな発電手段として、あるいは原子力発電に代わる操業安全性の高い発電手段として、太陽電池が近年特に注目されている。太陽電池（光発電素子）としては、外面に透明導電膜が設けられた層構造のセルが広く用いられており、この透明導電膜の外面には、発生した電気を集める集電極が配設されている。
【０００３】
外面に配設される集電極は線状であり、この集電極を細線化することにより光取り込み量を増やすことができる。このような線状の集電極としては、例えば透明導電膜の外面に積層される銀層と、この銀層の外面に積層される銅層とを有する二層構造のものが採用されている（特開平１１−１７２０２号公報及び特開２０１４−２４１３９２号公報参照）。このように銀層を介して銅層が透明導電膜外面に積層された層構造の集電極によれば、アニーリング処理の際に、銅の透明導電膜への拡散による導電性の低下を抑制することができる。
【０００４】
上記二層構造の集電極は、通常、スパッタリングにより透明導電膜表面に銀層を積層し、次いで、メッキ処理によりこの銀層の外面に銅層を積層することにより形成される。しかし、銀合金から形成されている銀層上にメッキ処理により銅層を積層する場合、硫酸塩浴などの強酸性の銅メッキ液により、透明導電膜から銀層の剥がれが生じる場合がある。このような銀層の剥がれを抑制するために、低濃度の銅メッキ液を用いてメッキ処理する方法も考えられるが、この場合、処理時間が長くなり、生産性が低下する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−１７２０２号公報
【特許文献２】特開２０１４−２４１３９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、以上のような事情に基づいてなされたものであり、その目的は、透明導電膜からの集電極の剥がれが抑制され、生産性の高い光発電素子、及びその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
上記課題を解決するためになされた本発明は、透明導電膜を少なくとも一方の最外層として有し、光照射により起電力が生じる層構造体と、上記透明導電膜の外面に配設される線状の集電極とを備える光発電素子であって、上記集電極が、上記透明導電膜の外面に積層され、銀合金から形成されるバリア層と、このバリア層の外面に積層され、ニッケル、クロム、銀又はこれらの合金から形成される第１メッキ層と、この第１メッキ層の外面に積層され、銅又は銅合金から形成される第２メッキ層とを有することを特徴とする。
【０００８】
当該光発電素子においては、銀合金から形成されるバリア層の外面に、ニッケル等により第１メッキ層が形成され、その外面に銅を主成分とする第２メッキ層が形成されている。ニッケル等のメッキは、強酸性のメッキ液を用いずに行うことができるため、第１メッキ層の形成の際に、バリア層の剥離が生じ難い。また、このような第１メッキ層の外面に、強酸性の銅メッキ液を用いて第２メッキ層を形成する際も、第１メッキ層でバリア層が被覆されているため、バリア層の剥離が生じ難い。従って、当該光発電素子は、透明導電膜からの集電極の剥がれが抑制され、生産性に優れる。
【０００９】
上記バリア層を形成する銀合金が、パラジウム及びガリウムのうちの少なくとも一種と、銅とを含むことが好ましい。上記バリア層がこのような合金から形成されていることで、酸化による抵抗上昇が小さく、かつ、拡散を抑制するバリア機能も十分に発現される。従って、集電極の細線化により光の取り込み量を増やしつつ、抵抗の上昇を抑えることを可能とし、これにより変換効率を高めることができる。
【００１０】
上記第１メッキ層の平均厚さとしては、０．０５μｍ以上５μｍ以下が好ましい。第１メッキ層の平均厚さを上記範囲とすることにより、バリア層の剥離をより効果的に抑制し、生産性を高めることなどができる。
【００１１】
上記集電極が、上記第２メッキ層の外面に積層される被覆層をさらに有することが好ましい。当該光発電素子がこのような被覆層を有することで、第２メッキ層表面の酸化を抑制し、その結果変換効率の低下を抑制することができる。
【００１２】
上記層構造体が、ｐ型又はｎ型の結晶半導体基板と、この結晶半導体基板の一方の面側に以下の順で積層される第１中間層及びｐ型非晶質系半導体層と、上記結晶半導体基板の他方の面側に以下の順で積層される第２中間層及びｎ型非晶質系半導体層とをさらに有し、上記第１中間層が、真性非晶質系半導体から形成され、上記第２中間層が、真性非晶質系半導体、又は上記ｎ型非晶質系半導体層を形成するｎ型非晶質系半導体より電気抵抗率の高いｎ型非晶質系半導体から形成されていることが好ましい。発明者は、光発電素子がこのような所謂ヘテロ接合型である場合、アニール処理により、キャリアの再結合を抑制する中間層（真性非晶質系半導体層等）のパッシベーション能力が向上し、光発電素子の出力特性が高まることを知見している。一方、当該光発電素子の集電極は、上記バリア層を有するため、アニール処理によっても銅層の酸化や拡散が抑えられ、集電極の接触抵抗の上昇が小さい。従って、当該光発電素子をヘテロ接合型の素子に採用することによって、変換効率等をより高めることができる。
【００１３】
上記課題を解決するためになされた別の発明は、透明導電膜を少なくとも一方の最外層として有し、光照射により起電力が生じる層構造体の外面に、スパッタリングにより、銀合金から形成されるバリア層を積層する工程、上記バリア層の外面の一部にレジスト膜を積層する工程、メッキ処理により、上記バリア層の外面の露出部分にニッケル、クロム、銀又はこれらの合金から形成される第１メッキ層を積層する工程、メッキ処理により、上記第１メッキ層の外面に銅又は銅合金から形成される第２メッキ層を積層する工程、上記レジスト膜を除去する工程、及び上記レジスト膜が除去された領域の上記バリア層を除去する工程を備える光発電素子の製造方法である。
【００１４】
当該製造方法は、メッキ処理中などにおける透明導電膜からの集電極の剥がれが抑制され、生産性に優れる。
【００１５】
当該製造方法は、上記レジスト膜積層工程前及び上記バリア層除去工程後に、それぞれ上記層構造体を加熱処理する工程をさらに備えることが好ましい。このように加熱（アニーリング）を行うことで、ヘテロ接合型の光発電素子の性能を高めることができ、また、バリア層の存在により、加熱を行っても第２メッキ層等の酸化や拡散が抑えられているため、出力特性に優れる光発電素子を得ることができる。なお、バリア層の除去後、すなわち集電極をメッキにより形成した後に比較的高温で加熱（アニーリング）を行うと、加熱に伴い集電極に内部応力が発生し、集電極が剥がれやすくなる。そこで、集電極形成前に比較的高温でアニーリングを行い、集電極形成後の加熱は比較的低温で行うことで、集電極の剥がれ発生を抑制することができる。なお、集電極形成後の比較的低温の加熱は、例えば銀ペースト等で配線、プラグ等を形成する際の乾燥のためなどに行われる。
【００１６】
ここで、非晶質系半導体層における「非晶質系」とは、完全な非晶質体のみならず、非晶質中に微結晶が存在するものも含む。また、真性非晶質系半導体層における「真性」とは、不純物が意図的にドープされていないことをいい、原料に本来含まれる不純物や製造過程において非意図的に混入した不純物が存在するものも含む意味である。
【発明の効果】
【００１７】
本発明によれば、透明導電膜からの集電極の剥がれが抑制され、生産性の高い光発電素子、及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】図１は、本発明の一実施形態に係る光発電素子の模式的断面図である。
【図２】図２（ａ）〜（ｇ）は、図１の光発電素子の製造方法を示す模式的断面図である。
【図３】図３は、実施例における集電極の接触抵抗を示すグラフである。
【図４】図４は、膜厚測定方法を示す模式図である。
【発明を実施するための形態】
【００１９】
以下、適宜図面を参照にしつつ、本発明の一実施形態に係る光発電素子及びその製造方法について詳説する。
【００２０】
＜光発電素子＞
図１の光発電素子１０は、光が照射されることにより起電力が生じる層構造体１１を備える。層構造体１１は、ｎ型結晶半導体基板１２と、ｎ型結晶半導体基板１２の一方の面側（図１における上側）に以下の順で積層される第１中間層１３、ｐ型非晶質系半導体層１４及び第１透明導電膜１５と、ｎ型結晶半導体基板１２の他方の面側（図１における下側）に以下の順で積層される第２中間層１６、ｎ型非晶質系半導体層１７及び第２透明導電膜１８とを有する。すなわち、第１透明導電膜１５と第２透明導電膜１８とは、層構造体１１の最外層である。さらに、光発電素子１０は、層構造体１１の外面（表面及び裏面）、すなわち第１透明導電膜１５の外面及び第２透明導電膜１８の外面に配設される複数の線状の集電極１９を備える。各面の複数の集電極１９は、それぞれ離間して配設されている。なお「外面」とは、ｎ型結晶半導体基板１２を中心とし、ｎ型結晶半導体基板１２と反対側の面をいう。また、「内面」とは、ｎ型結晶半導体基板１２側の面をいう。
【００２１】
ｎ型結晶半導体基板１２は、ｎ型結晶半導体から形成されている。ｎ型の基板を用いることで、ｐ型の基板に特有の光劣化現象を回避することができる。ｎ型結晶半導体とは、通常、シリコン等の半導体に微量の５価の元素が添加されてなる結晶体である。ｎ型結晶半導体基板１２を構成する結晶半導体としては、シリコン（Ｓｉ）の他、ＳｉＣ、ＳｉＧｅ等を挙げることができるが、生産性等の点からシリコンが好ましい。ｎ型結晶半導体基板１２は、単結晶体であってもよいし、多結晶体であってもよい。
【００２２】
ｎ型結晶半導体基板１２の両面には、ピラミッド状の微細な凹凸構造が形成されている。このような構造により、光の閉じ込め機能を高めることができる。この凹凸構造（テクスチャー構造）の高さや大きさは不揃いであってよく、隣り合う凹凸の一部が重なっていてもよい。また、頂点や谷部が丸みを帯びていてもよい。この凹凸の高さとしては、数μｍ〜数十μｍ程度である。このような凹凸構造は、例えば、約１〜５質量％の水酸化ナトリウムを含むエッチング液に基板材料を浸漬し、基板材料の（１００）面を異方性エッチングすることにより得ることができる。
【００２３】
ｎ型結晶半導体基板１２の平均厚さとしては特に制限されない。この平均厚さの上限としては、例えば３００μｍであり、２００μｍが好ましい。また、この下限としては、例えば５０μｍとすることができる。このようにｎ型結晶半導体基板１２を薄型化することにより、光発電素子１０自体の小型化、低コスト化等を図ることができる。
【００２４】
第１中間層１３は、ｎ型結晶半導体基板１２とｐ型非晶質系半導体層１４との間に介在する層であり、キャリアの再結合を抑制するパッシベーション層として機能する。第１中間層は、真性非晶質系半導体から形成されており、通常、シリコンから形成されている。このような第１中間層１３（真性非晶質系半導体層）により、キャリアの再結合を抑制し、出力特性を高めることができる。なお、第１中間層１３の平均厚さとしては、例えば１ｎｍ以上１０ｎｍ以下とすることができる。
【００２５】
ｐ型非晶質系半導体層１４は、第１中間層１３の外面側に積層されている。ｐ型非晶質系半導体層１４は、通常、シリコン等の半導体に微量の３価の元素が添加されてなる非晶質層である。ｐ型非晶質系半導体層１４の平均厚さとしては、例えば１ｎｍ以上２０ｎｍ以下とすることができる。
【００２６】
第２中間層１６は、ｎ型結晶半導体基板１２とｎ型非晶質系半導体層１７との間に介在する層であり、キャリアの再結合を抑制するパッシベーション層として機能する。第２中間層１６は、真性非晶質系半導体、又は上記ｎ型非晶質系半導体層を形成するｎ型非晶質系半導体より電気抵抗率の高いｎ型非晶質系半導体から形成されている。すなわち、第２中間層１６は、真性非晶質系半導体層、又はｎ型非晶質系半導体層１７より抵抗率の高い高抵抗ｎ型非晶質系半導体層である。第２中間層１６が真性非晶質系半導体層である場合、この層は、通常、シリコン等の半導体から形成されている。第２中間層１６が高抵抗ｎ型非晶質系半導体層である場合、通常、シリコン等の半導体に微量の５価の元素が添加されてなる非晶質層である。高抵抗ｎ型非晶質系半導体層は、ｎ型非晶質系半導体層１７より、５価の元素の添加量（ドーパント量）が少ないことにより、高抵抗となっている。このような第２中間層１６（真性非晶質系半導体層又は高抵抗ｎ型非晶質系半導体層）により、キャリアの再結合を抑制し、出力特性を高めることができる。なお、第２中間層１６の平均厚さとしては、例えば１ｎｍ以上１０ｎｍ以下とすることができる。
【００２７】
ｎ型非晶質系半導体層１７は、第２中間層１６の外面側に積層されている。ｎ型非晶質系半導体層１７は、通常、シリコン等の半導体に微量の５価の元素が添加されてなる非晶質層である。ｎ型非晶質系半導体層１７の平均厚さとしては、例えば１ｎｍ以上２０ｎｍ以下とすることができる。
【００２８】
第１透明導電膜１５は、ｐ型非晶質系半導体層１４の外面側に積層されている。また、第２透明導電膜１８は、ｎ型非晶質系半導体１７の外面側に積層されている。第１透明導電膜１５及び第２透明導電膜１８を構成する透明導電性材料としては、例えばインジウムスズ酸化物（ＩＴＯ）、インジウムタングステン酸化物（ＩＷＯ）、インジウムセリウム酸化物（ＩＣＯ）等を挙げることができる。第１透明導電膜１５及び第２透明導電膜１８の平均膜厚としては特に制限されないが、例えばそれぞれ４０ｎｍ以上２００ｎｍ以下とすることができる。
【００２９】
各集電極１９は、内面側から順にバリア層２０、第１メッキ層２１、第２メッキ層２２及び被覆層２３を有する層構造体である。
【００３０】
バリア層２０は、透明導電膜（第１透明導電膜１５及び第２透明導電膜１８）の外面に積層されている。バリア層２０は、銀合金から形成されている。バリア層２０を形成する銀合金としては、銀を主成分とする限り特に限定されず、銀以外の成分として、金、銅、ニッケル、白金、パラジウム、ガリウム、チタン、モリブデン、クロム、アルミニウム等を含むことができる。このバリア層２０により、アニール処理の際の銅の拡散を効果的に防ぐことなどができる。
【００３１】
上記バリア層２０を形成する銀合金は、主成分である銀（Ａｇ）に加えて、パラジウム（Ｐｄ）及びガリウム（Ｇａ）の少なくとも一種と、銅（Ｃｕ）とを含むことが好ましい。このような成分を含むバリア層２０が、各メッキ層と透明導電膜との間の良好なバリア性を発揮し、第２メッキ層２２中の銅の透明導電膜との接触による酸化を抑えることができる。一方、このような組成を有するバリア層２０自体は、酸化による抵抗上昇が小さい。また、このバリア層２０は、第２メッキ層２２を形成する銅の拡散も抑制することができる。
【００３２】
バリア層２０は、上述のように、好ましくはＡｇを主成分とし、Ｐｄ及びＧａの少なくとも一種並びにＣｕが添加されてなるＡｇ−Ｐｄ−Ｃｕ系又はＡｇ−Ｇａ−Ｃｕ系銀合金から形成される。バリア層２０におけるＡｇの含有量としては、例えば９０原子％以上９９原子％以下とすることができる。バリア層２０におけるＰｄの含有量としては、例えば０．２原子％以上５原子％以下とすることができる。バリア層２０におけるＧａの含有量としては、例えば０．２原子％以上５原子％以下とすることができる。バリア層２０はＰｄ及びＧａの両方を含有しても良く、Ｐｄ及びＧａの合計の含有量としては、例えば０．２原子％以上５原子％以下とすることができる。バリア層２０におけるＣｕの含有量としては、例えば０．１原子％以上５原子％以下とすることができる。バリア層２０がこのような組成の銀合金から形成されていることにより、より良好なバリア性等を発揮することができる。なお、実施例で用いたフルヤ金属社のＡＰＣ−ＴＲターゲットは上記組成を満たすＡｇ−Ｐｄ−Ｃｕ系合金である。なお、バリア層２０には、本発明の効果を阻害しない範囲で、その他の成分が含有されていてもよい。
【００３３】
バリア層２０の平均厚みとしては、特に限定されないが、下限として例えば１０ｎｍが好ましく、２０ｎｍがより好ましく、３０ｎｍがさらに好ましい。一方、この上限としては、３００ｎｍが好ましく、１５０ｎｍがより好ましく、１００ｎｍがさらに好ましい。バリア層２０の平均厚みが上記下限未満の場合は、十分なバリア性を発現できない場合がある。逆に、バリア層２０の平均厚みが上記上限を超える場合は、製造工程において不要な部分の除去（エッチバック）が容易ではなくなるなど、生産性が低下する。
【００３４】
第１メッキ層２１は、バリア層２０の外面に積層されている。第１メッキ層２１は、ニッケル（Ｎｉ）、クロム（Ｃｒ）、銀（Ａｇ）又はこれらの合金から形成されている。第１メッキ層２１は、メッキにより形成されている層であるが、単に第１導電層、ニッケル層等と換言することもできる。第１メッキ層２１におけるニッケル、クロム、銀又はこれらの組み合わせの含有量の下限としては、例えば８０質量％であり、９５質量％が好ましく、９９質量％がより好ましい。この上限は、１００質量％であってよい。但し、本発明の効果を阻害しない範囲で、第１メッキ層２１には、上記成分以外の他の成分が含有されていてもよい。なお、経済性や環境問題等の点からは、第１メッキ層２１は、ニッケルを主成分として含むことが好ましく、実質的にニッケルのみから形成された層であることが好ましい。
【００３５】
第１メッキ層２１の平均厚みとしては特に限定されないが、この下限としては、０．０５μｍが好ましく、０．１μｍがより好ましく、０．２μｍがさらに好ましく、０．５μｍがよりさらに好ましく、１μｍがよりさらに好ましい。一方、この上限としては、５μｍが好ましく、３μｍがより好ましく、２μｍがさらに好ましい。第１メッキ層２１の平均厚みが上記下限未満の場合は、第１メッキ層２１が十分にバリア層２０を被覆することができず、第２メッキ層２２の形成の際に、バリア層２０の剥離が生じやすくなるおそれがある。一方、第１メッキ層２１の平均厚みが上記上限を超える場合は、コスト高や生産性の低下につながるおそれがある。
【００３６】
第２メッキ層２２は、第１メッキ層２１の外面に積層されている。第２メッキ層２２は、銅（Ｃｕ）又は銅合金から形成されている。第２メッキ層２２は、メッキにより形成されている層であるが、単に第２導電層、銅層等と換言することもできる。第２メッキ層２２におけるＣｕの含有量の下限としては、例えば８０質量％であり、９５質量％が好ましく、９９質量％がより好ましい。この上限は、１００質量％であってよい。但し、本発明の効果を阻害しない範囲で、第２メッキ層２２には、Ｃｕ以外の他の成分が含有されていてもよい。
【００３７】
第２メッキ層２２の平均厚みとしては、特に限定されないが、例えば１μｍ以上５０μｍ以下とすることができる。第２メッキ層２２の平均厚みの下限は、４μｍがより好ましく、１０μｍがさらに好ましく、１５μｍがよりさらに好ましい。また、この上限は、３０μｍがより好ましい。第２メッキ層２２の平均厚みが上記下限未満の場合は、十分な導電性や集電性等を発揮できない場合がある。逆に、第２メッキ層２２の平均厚みが上記上限を超える場合は、コスト高や生産性の低下につながるおそれがある。
【００３８】
被覆層２３は、第２メッキ層２２の外面に積層されている。被覆層２３により第２メッキ層２２表面の酸化を防ぐことができる。被覆層２３は、通常金属から形成されている。被覆層２３を形成する金属としては、特に限定されないが、被覆層２３が主成分として錫（Ｓｎ）を含むことが好ましい。Ｓｎは光反射率が高いため、例えば第１透明導電膜１５の外面で反射した光が、被覆層２３の裏面（内面）で再度反射しやすく、光の取り込み量を増やすことができる。また、Ｓｎを被覆層２３に用いることで、はんだの濡れ性を高めることなどができる。被覆層２３におけるＳｎの含有量の下限としては、例えば８０質量％であり、９５質量％が好ましく、９９質量％がより好ましい。この上限は、１００質量％であってよい。但し、本発明の効果を阻害しない範囲で、被覆層２３には、Ｓｎ以外の他の成分が含有されていてもよい。
【００３９】
被覆層２３の平均厚みとしては、特に限定されないが、例えば０．５μｍ以上５μｍ以下とすることができる。被覆層２３の平均厚みが上記下限未満の場合は、十分な機能を発現できない場合がある。逆に、被覆層２３の平均厚みが上記上限を超える場合は、コスト高や生産性の低下につながるおそれがある。
【００４０】
複数の線状の集電極１９は、互いに平行に配設されている。集電極１９の線幅の下限としては、例えば５μｍが好ましく、１０μｍがより好ましい。一方、この線幅の上限としては、例えば１００μｍが好ましく、５０μｍがより好ましい。集電極１９の線幅を上記範囲とすることで、光取り込み量を増やしつつ、導電性を確保することができる。
【００４１】
集電極１９のピッチ（隣接する集電極１９の中心間の距離）としては特に限定されないが、下限として、０．５ｍｍが好ましく、１ｍｍがより好ましい。一方、この上限としては、１０ｍｍが好ましく、５ｍｍがより好ましい。集電極１９のピッチを上記範囲とすることで、光取り込み量を増やしつつ、集電性を確保することができる。
【００４２】
当該光発電素子１０において、光入射面は、第１透明導電膜１５側であってもよいし、第２透明導電膜１８側であってもよい。両面から受光するように使用してもよい。光発電素子１０は、通常、複数を直列に接続して使用される。複数の光発電素子１０を直列接続して使用することで、発電電圧を高めることができる。
【００４３】
＜光発電素子の製造方法＞
光発電素子１０の製造方法は、層構造体１１を得る工程と、集電極１９を形成する工程とを備える。
【００４４】
層構造体１１は公知の方法により得ることができるが、具体的には、この層構造体１１の製造方法は、ｎ型結晶半導体基板１２の一方の面側に第１中間層１３を積層する工程、さらにｐ型非晶質系半導体層１４を積層する工程、さらに第１透明導電膜１５を積層する工程、ｎ型結晶半導体基板１２の他方の面側に第２中間層１６を積層する工程、さらにｎ型非晶質系半導体層１７を積層する工程、及びさらに第２透明導電膜１８を積層する工程を有する。なお、各工程の順は、層構造体１１の層構造を得ることができる順である限り特に限定されるものではない。
【００４５】
真性非晶質系半導体層である第１中間層１３、及び真性非晶質系半導体層としての第２中間層１６を積層する方法としては、例えば化学気相成長法などの公知の方法が挙げられる。化学気相成長法としては、例えばプラズマＣＶＤ法や触媒ＣＶＤ法（別名ホットワイヤＣＶＤ法）等が挙げられる。プラズマＣＶＤ法による場合、原料ガスとしては例えばＳｉＨ４とＨ２との混合ガスを用いることができる。
【００４６】
ｐ型非晶質系半導体層１４及びｎ型非晶質系半導体層１７を積層する方法としても、真性非晶質系半導体層の積層と同様の、化学気相成長法などの公知の方法により製膜することができる。プラズマＣＶＤ法による場合、原料ガスとしては、ｐ型非晶質系半導体層１４においては、例えばＳｉＨ４とＨ２とＢ２Ｈ６との混合ガスを用いることができる。ｎ型非晶質系半導体層１７においては、例えばＳｉＨ４とＨ２とＰＨ３との混合ガスを用いることができる。
【００４７】
高抵抗ｎ型非晶質系半導体層としての第２中間層１６も、ｎ型非晶質系半導体層１７と同様に、化学気相成長法などの公知の方法により製膜することができる。高抵抗ｎ型非晶質系半導体層は、ｎ型非晶質系半導体層１７よりもドーパント量を少なくすることにより形成することができる。例えば、ＳｉＨ４とＰＨ３とを含む混合ガスを用いたプラズマＣＶＤ法により形成する場合、ＳｉＨ４を基準としたドーパントとしてのＰＨ３の導入量を１０００ｐｐｍ以下として製膜することにより、高抵抗ｎ型非晶質系半導体層を得ることができる。また、この高抵抗ｎ型非晶質系半導体層を製膜する際の上記ＰＨ３の導入量（濃度）は、ｎ型非晶質系半導体層１７を製膜する際の導入量（濃度）の１／１００以上１／５以下とすることができる。
【００４８】
第１透明導電膜１５及び第２透明導電膜１８を積層する方法としては、例えばスパッタリング法、真空蒸着法、イオンプレーティング法（反応性プラズマ蒸着法）等を挙げることができるが、スパッタリング法及びイオンプレーティング法によることが好ましい。スパッタリング法は、膜厚制御性等に優れ、また、イオンプレーティング法等に比べて低コストで行うことができる。一方、イオンプレーティング法によれば、欠陥の発生を抑制した製膜を行うことができる。
【００４９】
集電極１９は、例えば以下の工程（ａ）〜（ｇ）をこの順に経ることにより形成することができる。
【００５０】
層構造体１１の外面に、スパッタリングにより、銀合金から形成されるバリア層を積層する工程（ａ）
上記バリア層の外面の一部にレジスト膜を積層する工程（ｂ）
メッキ処理により、上記バリア層の外面の露出部分にニッケル、クロム、銀又はこれらの合金から形成される第１メッキ層を積層する工程（ｃ）
メッキ処理により、上記第１メッキ層の外面に銅又は銅合金から形成される第２メッキ層を積層する工程（ｄ）
上記第２メッキ層の外面に被覆層を積層する工程（ｅ）
上記レジスト膜を除去する工程（ｆ）
上記レジスト膜が除去された領域の上記バリア層を除去する工程（ｇ）
【００５１】
以下、図２を参照にしつつ、各工程について説明する。なお、図１に示されるように、層構造体１１の表面は、通常、微細な凹凸構造を有するが、図２においては、その凹凸構造を省略している。
【００５２】
［工程（ａ）］
工程（ａ）においては、層構造体１１の外面に、スパッタリングにより、銀合金から形成されるバリア層２０を積層する（図２（ａ）参照）。なお、層構造体１１の最外層は、第１透明導電膜１５あるいは第２透明導電膜１８である（図２においては図示しない）。バリア層２０を積層するためのスパッタリングは、バリア層２０の組成からなるスパッタリングターゲットを用いて行うことができる。また、バリア層２０を構成する各元素のスパッタリングターゲットを用い、放電量を制御して同時にスパッタリングすることにより製膜してもよい。
【００５３】
［工程（ｂ）］
工程（ｂ）においては、バリア層２０の外面の一部にレジスト膜３１を積層する（図２（ｂ）参照）。レジスト膜３１は、マスク、メッキレジスト等とも称されるものであり、レジスト膜３１が積層されていない部分が、集電極１９が形成される部分となる。レジスト膜３１は、例えばインクジェット印刷により形成することができる。レジスト膜３１を形成する材料としては、特に限定されず、一般的に使用される無機材料や有機材料を用いることができる。レジスト材料としては、インクジェット印刷によりレジスト膜３１を形成する場合、パラフィンろうを用いることが好ましい。加熱した溶融状態のパラフィンろうをインクジェット印刷によりバリア層２０表面に印刷すると、印刷後パラフィンろうがバリア層２０表面で硬化する。これにより、側面が急こう配であるレジスト膜３１を効率的に形成することができる。また、パラフィンろうで形成されたレジスト膜３１は、除去も容易に行うことができる。なお、レジスト膜３１は、その他の例えばフォトレジスト材料等で形成してもよい。
【００５４】
［工程（ｃ）］
工程（ｃ）においては、メッキ処理により、バリア層２０の外面の露出部分にニッケル、クロム、銀又はこれらの合金から形成される第１メッキ層２１を積層する（図２（ｃ）参照）。これらの金属のメッキは、比較的中性領域でのメッキ浴により行うことができる。この工程（ｃ）に用いられるメッキ液のｐＨは、例えば５以上７以下の弱い酸性領域とすることができる。これにより、バリア層２０が剥がれることなく、この外面を第１メッキ層２１で被覆することができる。ニッケルメッキは、例えばワット浴等の公知により行うことができる。クロムメッキは、例えば硬質クロムメッキ等の公知の方法により行うことができる。銀メッキは、例えばシアン化銀メッキ浴等の公知の方法により行うことができる。
【００５５】
［工程（ｄ）］
工程（ｄ）においては、メッキ処理により、上記第１メッキ層２１の外面に銅又は銅合金から形成される第２メッキ層２２を積層する（図２（ｄ）参照）。このいわゆる銅メッキは、硫酸塩浴等、公知の方法により行うことができる。なお、バリア層２０を第１メッキ層２１で被覆しているため、強酸性の硫酸塩浴等を行っても、バリア層２０の剥離は生じ難い。従って、強酸性（例えばｐＨ１〜２等）の硫酸塩浴等により、短時間で生産性高く第２メッキ層２２を形成することができる。
【００５６】
なお、銅メッキ反応の標準電極電位（＋０．３４Ｖ）は、水素（０Ｖ）より貴な電位である。硫酸銅のみの溶液では加水分解が起きやすく、また高い電源電圧が必要となる。そこで、メッキ液の電導性の向上や陽極の溶解促進、加水分解の防止のために高濃度の硫酸が加えられており、銅メッキ液は強酸性を示す。一方、水素に比べ卑な標準電極電位（−０．２３Ｖ）であるニッケルメッキ反応の場合、水の電気分解により水素が発生しやすい。ｐＨは低すぎると水素イオン濃度が高くなり、水素がより発生しやすくなる。これが、ニッケルメッキ液で硫酸銅メッキ液のような強酸性のメッキ液が存在しない理由である。
【００５７】
［工程（ｅ）］
工程（ｅ）においては、第２メッキ層２２の外面に被覆層２３を積層する（図２（ｅ）参照）。この被覆層２３の積層方法は特に限定されないが、メッキ処理が好適に用いられる。このメッキ処理は、公知の方法により行うことができ、例えば錫メッキを行う場合、硫酸塩浴などにより行うことができる。
【００５８】
［工程（ｆ）］
工程（ｆ）においては、レジスト膜３１を除去する（図２（ｆ）参照）。このレジスト膜３１の除去は、酸溶液やアルカリ溶液等を用いて行うことができる。レジスト膜３１がパラフィンろうから形成されている場合、例えば水酸化カリウム水溶液により効率的にレジスト膜３１を除去することができる。この水酸化カリウム水溶液の濃度としては、例えば１質量％以上５質量％以下程度である。
【００５９】
［工程（ｇ）］
工程（ｇ）においては、レジスト膜３１が除去された領域、すなわち第１メッキ層２１等が積層されていない領域のバリア層２０を除去（エッチバック）する（図２（ｇ）参照）。これにより、集電極１９が形成される。バリア層２０の除去は、バリア層２０を溶解可能なエッチング液により行うことができる。このようなエッチング液としては、例えばリン酸系水溶液等を挙げることができる。バリア層２０のエッチング液としては、リン酸の含有量が５０質量％以上７０％以下、硝酸の含有量が０．１質量％以上９．９質量％以下、酢酸の含有量が１０質量％以上３０質量％以下、フッ化アンモニウムの含有量が０．１質量％以上２．０質量％以下の水溶液が好ましい。
【００６０】
なお、このような工程によって得られた図２（ｇ）に示す集電極１９は、底面よりも上面がやや広く、側面が凹状にやや湾曲した形状となっている。このような形状である場合、透明導電膜外面で反射した光が、集電極１９の側面等で再度反射し、透明導電膜内へ入射しやすくなる。これにより、光の取り込み量を増やすことができる。
【００６１】
当該製造方法は、上記レジスト膜積層工程（ｂ）前に、層構造体１１を加熱処理する工程（第１加熱工程）をさらに備えることが好ましい。この第１加熱工程は、上記バリア層積層工程（ａ）とレジスト膜積層工程（ｂ）との間で行ってもよいし、バリア層積層工程（ａ）の前に行ってもよい。このようなアニーリングを行うことで、第１中間層１３や第２中間層１６のパッシベーション能力、第１透明導電膜１５や第２透明導電膜１８の特性等が向上し、ヘテロ接合型の光発電素子の出力特性を高めることができる。
【００６２】
第１加熱工程における加熱処理の条件としては、特に限定されないが、例えば処理温度としては１５０℃以上２５０℃以下とすることができ、１８０℃以上２２０℃以下が好ましい。また、処理時間としては１０分以上１時間以下とすることができる。
【００６３】
また、当該製造方法は、上記バリア層除去工程（ｇ）後に、配線形成用導電性ペーストを層構造体に接触させる工程、及び層構造体１１を配線形成用導電性ペーストと共に加熱処理する工程（第２加熱工程）をこの順にさらに備えることが好ましい。これにより、導電性ペーストから配線を形成することができる。この配線は、層構造体１１の表裏面に形成されていてもよいし、いわゆるビア、プラグ等として層構造体１１を貫通するように形成されていてもよい。表裏面に形成される配線は、例えばフィンガー電極としての集電極１９に対して直交するバスバー電極として機能するものとすることができる。なお、層構造体１１を貫通するようにビアを形成する場合、層構造体１１に予め貫通孔（ビアホール）を形成しておく。上記配線形成用導電性ペーストとしては、公知の銀ペースト等を用いることができる。なお、この第２加熱工程の際に、集電極１９も加熱されるが、この加熱を行うことによっても、バリア層２０により第２メッキ層２２（銅層）の酸化や拡散が抑えられるため、抵抗が大きくは上昇せず、発電効率に優れる光発電素子を得ることができる。
【００６４】
第２加熱工程における処理温度としては、１００℃以上１５０℃未満が好ましく、１２０℃以上１４０℃以下がより好ましい。このように比較的低温で行うことで、集電極１９における内部応力の発生を抑制し、集電極１９の剥がれを抑制することができる。また、１００℃以上の加熱により十分な導電性を有する配線を形成することができる。また、第２加熱工程における処理時間としては１０分以上１時間以下とすることができる。
【００６５】
＜効果等＞
このように、当該光発電素子１０の集電極１９は、銀合金から形成されるバリア層２０の外面に、ニッケル等により形成された第１メッキ層２１と、その外面に銅又は銅合金により形成された第２メッキ層２２とを有する構造を有する。集電極１９がこのような構造を有することにより、当該光発電素子１０は、製造工程中における透明導電膜からの集電極１９の剥がれが抑制され、生産性に優れる。この理由は、以下の理由が推察される。
【００６６】
通常、透明導電膜表面は、結晶半導体基板表面の形状に追従して、凹凸形状を有する。このような凹凸形状の透明導電膜表面にスパッタリングにより銀合金からなる薄膜のバリア層を形成した場合、谷部分など、バリア層に隙間などが生じ、透明導電膜が完全には被覆されない場合がある。このようなバリア層の表面に、直接、強酸性の硫酸塩浴を用いて銅層を形成しようとした場合、メッキ液がバリア層の隙間から浸入し、バリア層と透明導電膜との界面に浸透する。この際、強酸性のメッキ液の作用により、透明導電膜とバリア層との界面において、バリア層中の銀やその他の金属が酸化し、バリア層の剥離が生じる。なお、このような現象は、バリア層が純銀である場合は報告されていないことから、このようなバリア層の剥離は、バリア層に銀合金を用いた場合に生じる特有の現象であるものとも考えられる。このような現象を踏まえ、当該発明においては、バリア層の表面に、まず、ニッケル等により第１メッキ層を形成し、その外面に銅を主成分とする第２メッキ層を形成している。ニッケル等のメッキは、強酸性のメッキ液を用いずに行うことができるため、第１メッキ層の形成の際に、バリア層の剥離が生じ難い。また、このような第１メッキ層の外面に、強酸性の銅メッキ液を用いて第２メッキ層を形成する際も、第１メッキ層でバリア層が被覆されているため、バリア層の剥離が生じ難い。
【００６７】
＜他の実施形態＞
本発明は上述した実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲でその構成を変更することもできる。例えば、両面の集電極のうちの裏面側の集電極は、全面積層された金属等で形成されていてもよい。このような金属としては、銀や、Ａｇ−Ｐｄ−Ｃｕ系合金、Ａｇ−Ｇａ−Ｃｕ系合金等を好適に用いることができる。また、層構造体がヘテロ接合型を構成する場合、ｐ型の結晶半導体基板を用いてもよい。さらに、少なくとも入射面側に透明導電膜を形成すればよく、裏面側は透明導電膜が形成されていなくてもよい。但し、裏面側の非晶質系半導体層外面に透明導電膜を積層することにより、欠陥準位の発生を抑制し、変換効率を高めることができる。
【実施例】
【００６８】
以下、実施例及び比較例を挙げて、本発明の内容をより具体的に説明する。なお、本発明は以下の実施例に限定されるものではない。
【００６９】
＜実施例１＞
第１透明導電膜／ｐ型非晶質系シリコン層／第１真性非晶質系シリコン層／ｎ型結晶シリコン基板／第２真性非晶質系シリコン層／ｎ型非晶質系シリコン層／第２透明導電膜からなる層構造体を作成した。ｎ型結晶シリコン基板は、両面に無数のピラミッド形状を有する微細な凹凸構造（テクスチャー構造）が形成された単結晶基板を用いた。この凹凸構造は、約３質量％の水酸化ナトリウムを含むエッチング液に基板材料を浸漬し、基板材料の（１００）面を異方性エッチングすることにより形成した。また、各シリコン層は、プラズマＣＶＤ法により積層した。各透明導電膜は、酸化錫を３質量％含有した酸化インジウム（ユミコア社のスパッタリングターゲット）を用いて、スパッタリングにより積層した。なお、ｐ型非晶質系シリコン層、第１真性非晶質系シリコン層、ｎ型結晶シリコン基板、第２真性非晶質系シリコン層、ｎ型非晶質系シリコン層は、それぞれｐ型非晶質系半導体層、第１中間層、ｎ型結晶半導体基板、第２中間層、ｎ型非晶質系半導体層に対応する。
【００７０】
次いで、以下の方法により、第１透明導電膜及び第２透明導電膜外面に、複数の線状の集電極（線幅３０μｍ、ピッチ２ｍｍ）を形成した。まず、フルヤ金属社のＡＰＣ−ＴＲターゲットを用い、層構造体の両面にスパッタリングにより平均厚み５０ｎｍの金属膜（バリア層）を形成した。なお、上記ターゲット、すなわち、形成したこの金属膜は、銀を主成分とするＡｇ−Ｐｄ−Ｃｕ系合金である。次に、パラフィンろうを用い、金属膜上にインクジェット印刷によりメッキのためのレジスト膜を形成した。次いで、露出した金属膜上に、メッキ処理により平均厚み１μｍのニッケルメッキ層（第１メッキ層）を形成した。なお、このメッキ処理には、ｐＨ５．５のＮｉメッキ液を用いた。次いで、ニッケルメッキ層上に、メッキ処理により平均厚み２０μｍの銅メッキ層（第２メッキ層）を形成した。なお、このメッキ処理には、ｐＨ１のＣｕメッキ液を用いた。次いで、銅メッキ層上に、メッキ処理により平均厚み１μｍの錫メッキ層（被覆層）を形成した。次いで、２５℃の３質量％水酸化カリウム溶液に１分間浸漬させることにより、レジスト膜であるパラフィンろうを除去した。次いで、リン酸系水溶液に１０秒浸漬させることにより、露出部分の金属膜を除去した。その後、２００℃３０分のアニール処理を行った。これにより、実施例１の光発電素子を得た。なお、銅メッキ層（第２メッキ層）の形成の際には、金属膜（バリア層）の剥がれは生じなかった。
【００７１】
＜実施例２〜４、比較例１〜２＞
ニッケルメッキ層（第１メッキ層）の平均厚さ及び銅メッキ層（第２メッキ層）の平均厚さを表１に記載のとおりとしたこと以外は実施例１と同様にして、実施例２〜４、比較例１〜２の光発電素子をそれぞれ得た。
【００７２】
上記各実施例１〜４及び比較例１〜２の結果を以下の表にまとめて示す。
【００７３】
【表１】
2018041753.tif 000003
【００７４】
比較例１、２のように、第１メッキ層を設けず、バリア層に直接第２メッキ層（Ｃｕ層）を積層した場合は、バリア層の剥がれが生じ、第２メッキ層を厚くした場合にこれは顕著になる。幅の狭い配線（線状の集電極）を高く形成する、すなわち厚い銅メッキを施すことにより剥がれやすくなると言える。これに対し、実施例１〜４のように、バリア層に第１メッキ層（Ｎｉ層）を設け、この上に第２メッキ層（Ｃｕ層）を積層することで、バリア層の剥がれを防ぐことができることがわかる。第１メッキ層によって、バリア層が強酸性であるＣｕメッキ液から保護されるためであるといえる。
【００７５】
＜実施例５、比較例３＞
ニッケルメッキ層（第１メッキ層）の平均厚さ及び銅メッキ層（第２メッキ層）の平均厚さを表２に記載のとおりとしたこと以外は実施例１と同様にして、実施例５、比較例３の光発電素子をそれぞれ得た。各光発電素子を３サンプルずつ作製し、集電極の接触抵抗を測定した。測定結果を表２及び図３に示す。
【００７６】
【表２】
2018041753.tif 000004
【００７７】
実施例５と比較例３とは、メッキ層の合計の厚さは同じである。ニッケルの方が銅よりも電気抵抗率が大きいにも拘わらず、Ｎｉ層（第１メッキ層）を設けた実施例５の方が接触抵抗が低いことがわかる。これは、第１メッキ層によりバリア層が銅メッキ液から保護され、ダメージが受けにくくなっていることによると考えられる。
【００７８】
また、当該光発電素子の製造方法によれば、弱酸性のメッキ液を用いてバリア層の表面に直接銅層を形成する場合と比べて、強酸性のメッキ液を用いることで、銅層（第２メッキ層）の積層時間を約１０分の１に短縮できることが確認できた。第１メッキ層を積層する工程を考慮しても、弱酸性のメッキ液を用いてバリア層の表面に直接銅層を形成する場合と比べて、全体のメッキ処理時間を約５分の１に短縮できた。
【００７９】
＜参考例１〜８＞
ニッケルメッキ層（第１メッキ層）、銅メッキ層（第２メッキ層）及び錫メッキ層（被覆層）の平均厚さをそれぞれ表３に記載の通りとし、表３に記載の温度で加熱（アニール）処理したこと以外は実施例１と同様にして、参考例１〜８の光発電素子を得た。加熱処理前後での密着性を以下の方法にて評価した。
【００８０】
粘着テープ（積水化学工業の包装用オリエンスパットテープ）を集電極表面に貼り、その後粘着テープを剥がしたときの、集電極の状態を以下の基準で評価した。評価結果を表３に示す。
Ａ：集電極の剥がれ及び傷つき無し
Ｂ：集電極に傷がついた、又は１本の集電極が剥がれた
Ｃ：複数の集電極が剥がれた
【００８１】
【表３】
2018041753.tif 000005
【００８２】
表３に示されるように、１６０℃以上で加熱処理すると、集電極が剥がれやすくなる一方、１６０℃未満の場合は、集電極は十分に密着していることが分かる。
【００８３】
＜実施例６＞
貫通孔を形成した基板を用いたこと、金属膜（バリア層）形成後レジスト膜形成前に２００℃３０分で加熱処理したこと、集電極形成後、貫通孔に銀ペーストを充填したこと、及び上記充填後に１４０℃３０分で加熱処理を行ったこと以外は実施例１と同様にして光発電素子を得た。得られた光発電素子のＩ−Ｖ測定を行った。評価結果を表４に示す。
【００８４】
【表４】
2018041753.tif 000006
【００８５】
表４に示されるように、実施例６の光発電素子は十分な光電変換特性を有することが分かる。すなわち、１４０℃３０分の加熱処理でも、導電性ペーストは十分に乾燥し、良好な出力特性を発揮できることがわかる。
【００８６】
ここで、本明細書における各層又は膜の測定方法について説明する。金属膜等の厚さは、各層又は膜の面に対して垂直方向の厚みをいう。なお、平均厚さとは、任意に選んだ１０カ所の厚さの平均値とする。具体的に仮想的な基板５０を示した図４により説明する。図３の基板５０は、平滑部５１と凹凸部５２とを両方有する。例えば透過型電子顕微鏡（ＴＥＭ）を用いることで、層５３の基板５０（平滑部５１）の平面に対して垂直な厚さｔ、及び基板５０（凹凸部５２）の斜面に垂直な厚さｔ’、並びに凹凸部５２の斜面の角度αをそれぞれ測定することができる。平滑部５１に積層された層５３の厚さはｔである。凹凸部５２に積層された層５３の厚さはｔ’である。三角関数からｔ’＝ｔ×ｃｏｓαが成り立つ。
【産業上の利用可能性】
【００８７】
本発明の光発電素子は、生産性が高く、太陽光発電に好適に用いることができる。
【符号の説明】
【００８８】
１０  光発電素子
１１  層構造体
１２  ｎ型結晶半導体基板
１３  第１中間層
１４  ｐ型非晶質系半導体層
１５  第１透明導電膜
１６  第２中間層
１７  ｎ型非晶質系半導体層
１８  第２透明導電膜
１９  集電極
２０  バリア層
２１  第１メッキ層
２２  第２メッキ層
２３  被覆層
３１  レジスト膜
５０  基板
５１  平滑部
５２  凹凸部
５３  層
【図１】
2018041753.tif 000007
【図２】
2018041753.tif 000008
【図３】
2018041753.tif 000009
【図４】
2018041753.tif 000010