(57)【要約】【課題】さまざまな形態の抵抗膜タッチパネルに対応可能な制御回路を提供する。【解決手段】抵抗膜タッチパネルの制御回路２００が提供される。制御回路２００は、第１ピンＰ１〜第５ピンＰ５を備える。Ａ／Ｄ変換回路２１０は、第１ピンＰ１から第４ピンＰ４のうち少なくともひとつを選択可能であり、選択された少なくともひとつのピンの電圧をデジタル値に変換可能である。バイアス回路２２０は、第１ピンＰ１から第５ピンＰ５に対して、第１所定電圧、第２所定電圧およびハイインピーダンス状態を含む電気的状態の組み合わせを選択的に発生可能である。ロジック回路２３０は、Ａ／Ｄ変換回路２１０の出力信号を処理する。【選択図】図３
2018032202.tif 000002
【特許請求の範囲】
【請求項１】
抵抗膜タッチパネルの制御回路であって、
第１ピン、第２ピン、第３ピン、第４ピンおよび第５ピンと、
前記第１ピンから前記第４ピンのうち少なくともひとつを選択可能であり、選択された前記少なくともひとつのピンの電圧をデジタル値に変換可能なＡ／Ｄ変換回路と、
前記第１ピンから前記第５ピンに対して、第１所定電圧、第２所定電圧およびハイインピーダンス状態を含む電気的状態の組み合わせを選択的に発生可能に構成されたバイアス回路と、
前記Ａ／Ｄ変換回路のピンの選択および前記バイアス回路が発生する前記電気的状態の組み合わせを制御するとともに、前記Ａ／Ｄ変換回路の出力信号を処理するロジック回路と、
を備えることを特徴とする制御回路。
【請求項２】
前記ロジック回路は、
前記第１ピンから前記第４ピンを利用して、１枚の４線式の抵抗膜タッチパネルを制御する第１モードと、
前記第１ピンから前記第５ピンを利用して、２枚の３線式の抵抗膜タッチパネルを制御する第２モードと、
が切りかえ可能に構成されることを特徴とする請求項１に記載の制御回路。
【請求項３】
前記ロジック回路は、前記第１モードおよび前記第２モードに加えて、もしくはそれらの一方に代えて、前記第１ピンから前記第５ピンを利用して、１枚の５線式の抵抗膜タッチパネルを制御する第３モードに切りかえ可能であることを特徴とする請求項２に記載の制御回路。
【請求項４】
前記ロジック回路は、前記第１モードおよび前記第２モードに加えて、もしくはそれらの一方に代えて、前記第１ピンから前記第４ピンを利用して、２枚の２線式の抵抗膜タッチパネルを制御する第４モードに切りかえ可能であることを特徴とする請求項２または３に記載の制御回路。
【請求項５】
前記第１ピンから前記第５ピンは、パッケージの１辺に沿って配置されることを特徴とする請求項１から４のいずれかに記載の制御回路。
【請求項６】
前記第１ピンから前記第４ピンのセットを複数備え、
前記第５ピンは複数の前記セットで共有され、
前記セットごとにモードが選択可能であることを特徴とする請求項１から５のいずれかに記載の制御回路。
【請求項７】
前記Ａ／Ｄ変換回路は、複数のセットにより時分割で使用される単一のＡ／Ｄコンバータを含むことを特徴とする請求項６に記載の制御回路。
【請求項８】
すべての前記第１ピンから前記第５ピンは、パッケージの１辺に沿って配置されることを特徴とする請求項６または７に記載の制御回路。
【請求項９】
前記抵抗膜タッチパネルは一方向に長い矩形であり、
前記ロジック回路は、前記抵抗膜タッチパネルを長手方向に、少なくともひとつの不感領域と、前記少なくともひとつの不感領域によって隔てられた複数の有効領域に分割し、
いずれの有効領域がタッチされたかを判定可能であることを特徴とする請求項１から８のいずれかに記載の制御回路。
【請求項１０】
少なくともひとつの抵抗膜タッチパネルと、
前記少なくともひとつの抵抗膜タッチパネルを制御する請求項１から９のいずれかに記載の制御回路と、
を備えることを特徴とするタッチ式入力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗膜を用いたタッチ式入力装置に関する。
【背景技術】
【０００２】
スマートホン、タブレット端末、ノート型やポータブルオーディオ機器、デジタルカメラ、ゲーム機器、カーナビゲーション装置などの電子機器は、指で接触することによって電子機器を操作するための入力装置を備えるものが主流となっている。こうした入力装置として、抵抗膜式のタッチパネル（タッチセンサ）などが知られている（特許文献１）。
【０００３】
図１は、抵抗膜タッチパネルの構造を示す図である。抵抗膜タッチパネル（以下、単にタッチパネルという）９００は、第１抵抗膜９０２、第２抵抗膜９０４を備える。第１抵抗膜９０２と第２抵抗膜９０４は、Ｚ方向に離間して設けられる。第１抵抗膜９０２には、Ｘ方向に延びる２辺に沿って、第１電極９０６、第２電極９０８が形成される。第２抵抗膜９０４には、Ｙ方向に延びる２辺に沿って、第３電極９１０、第４電極９１２が形成される。４本の電極と接続される配線（あるいは端子）ＸＰ，ＸＮ，ＹＰ，ＹＮは、共通の一辺９１４側から引き出されている。
【０００４】
タッチの検出は、配線ＸＰに所定電圧ＶＰを、配線ＹＮに電圧ＶＮを印加した状態で行われる。この状態においてユーザがタッチパネル９００に接触すると、接触した座標に応じて、配線ＸＮ，ＹＰに発生する電気的状態、すなわち電圧や電流が変化する。したがって配線ＸＮ，ＹＰの電気的状態を測定することで、座標を計算することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−４８２３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明はかかる状況においてなされたものであり、さまざまな形態の抵抗膜タッチパネルに対応可能な制御回路の提供にある。
【課題を解決するための手段】
【０００７】
本発明のある態様は、抵抗膜タッチパネルの制御回路に関する。制御回路は、第１ピン、第２ピン、第３ピン、第４ピンおよび第５ピンと、第１ピンから第４ピンのうち少なくともひとつを選択可能であり、選択された少なくともひとつのピンの電圧をデジタル値に変換可能なＡ／Ｄ変換回路と、第１ピンから第５ピンに対して、第１所定電圧、第２所定電圧およびハイインピーダンス状態を含む電気的状態の組み合わせを選択的に発生可能に構成されたバイアス回路と、Ａ／Ｄ変換回路のピンの選択およびバイアス回路が発生する電気的状態の組み合わせを制御するとともに、Ａ／Ｄ変換回路の出力信号を処理するロジック回路と、を備える。
【０００８】
この態様によると、複数の抵抗膜タッチパネルあるいは種類の異なるタッチパネルをひとつの制御回路で制御可能となり、したがって、抵抗膜タッチパネルごとにひとつの制御回路が必要な場合に比べて回路の実装面積を小さくすることができる。
【０００９】
ロジック回路は、第１ピンから第４ピンを利用して、１枚の４線式の抵抗膜タッチパネルを制御する第１モードと、第１ピンから第５ピンを利用して、２枚の３線式の抵抗膜タッチパネルを制御する第２モードと、が切りかえ可能に構成されてもよい。
【００１０】
ロジック回路は、第１モードおよび第２モードに加えて、もしくはそれらの一方に代えて、第１ピンから第５ピンを利用して、１枚の５線式の抵抗膜タッチパネルを制御する第３モードに切りかえ可能であってもよい。
【００１１】
またロジック回路は、第１モードおよび第２モードに加えて、もしくはそれらの一方に代えて、第１ピンから第４ピンを利用して、２枚の２線式の抵抗膜タッチパネルを制御する第４モードに切りかえ可能であってもよい。
【００１２】
第１ピンから第５ピンは、パッケージの１辺に沿って配置されてもよい。複数の抵抗膜タッチパネルを操作インタフェースとして利用する場合、それらが隣接してあるいは並べて使用される態様が想定される。このような場合に、第１ピンから第５ピンを制御回路の１辺に沿って並べることで、配線パターンの引き回しを簡素化できる。
【００１３】
制御回路は、第１ピンから第４ピンのセットを複数備えてもよい。第５ピンは複数のセットにより共有されてもよい。制御回路は、セットごとにモードが選択可能であってもよい。これにより、複数の４線式や５線式の抵抗膜タッチパネルを、単一の制御回路で制御可能となる。また第５ピンは複数のセットにより共通化することで、ピン数の増加を抑制できる。
【００１４】
Ａ／Ｄ変換回路は、複数のセットにより時分割で使用される単一のＡ／Ｄコンバータを含んでもよい。これにより、制御回路のチップ面積を小さくできる。
【００１５】
すべてのセットの第１ピンから第５ピンは、パッケージの１辺に沿って配置されてもよい。複数の抵抗膜タッチパネルを操作インタフェースとして利用する場合、それらが隣接してあるいは並べて使用される態様が想定される。このような場合に、第１ピンから第５ピンを制御回路の１辺に沿って並べることで、配線パターンの引き回しを簡素化できる。
【００１６】
抵抗膜タッチパネルは一方向に長い矩形であり、ロジック回路は、抵抗膜タッチパネルを長手方向に、少なくともひとつの不感領域と、少なくともひとつの不感領域によって隔てられた複数の有効領域に分割してもよい。ロジック回路は、いずれの有効領域がタッチされたかを判定可能であってもよい。これにより、１枚の抵抗膜タッチパネルを、あたかも複数の抵抗膜タッチパネルとして機能させることができる。
【００１７】
なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１８】
本発明のある態様によれば、さまざまな形態の抵抗膜タッチパネルに対応できる。
【図面の簡単な説明】
【００１９】
【図１】抵抗膜タッチパネルの構造を示す図である。
【図２】図２（ａ）〜（ｄ）は、抵抗膜タッチパネルを示す図である。
【図３】実施の形態に係る制御回路のブロック図である。
【図４】図４（ａ）〜（ｄ）は、タッチパネルと制御回路の接続を示す図である。
【図５】制御回路の第１構成例を示すブロック図である。
【図６】図６（ａ）〜（ｄ）は、電圧源の構成例を示す回路図である。
【図７】図７は、さらに多くのタッチパネルを制御可能な制御回路のブロック図である。
【図８】制御回路および複数のタッチパネルのレイアウトの一例を示す図である。
【図９】従来の制御回路および複数のタッチパネルのレイアウトの一例を示す図である。
【図１０】図１０（ａ）〜（ｃ）は、分割モードを説明する図である。
【発明を実施するための形態】
【００２０】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２１】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２２】
はじめに、実施の形態に係る制御回路２００が対応可能な、異なる抵抗膜タッチパネルについて説明する。図２（ａ）〜（ｄ）は、抵抗膜タッチパネルを示す図である。図２（ａ）は、一般的な４線式のタッチパネル４００ａを示す。４線式のタッチパネル４００ａは、２枚の抵抗膜４０２，４０４と、抵抗膜４０２の対向する２辺に沿って設けられた電極対４０６，４０８と、抵抗膜４０４の対向する２辺に沿って設けられた電極対４１０，４１２と、を備える。４個の電極４０６，４０８，４１０，４１２から４本の配線Ｘ１，Ｘ２，Ｙ１，Ｙ２が引き出されており、図示しない制御回路と接続される。
【００２３】
接触点Ｐで２枚の抵抗膜４０２と４０４が接触したとする。Ｘ座標を検出するために、図示しない制御回路は、抵抗膜４０２の電極４０６に電源電圧（第１固定電圧）ＶＤＤを、電極４０８に接地電圧（第２固定電圧）ＶＧＮＤを印加する。接触点Ｐの電位ＶＰは、式（１）で表される。
ＶＰ＝ＶＤＤ×ＲＸ２／（ＲＸ１＋ＲＸ２）      …（１）
抵抗値ＲＸ１は、接触点Ｐと電極４０６の間の抵抗値であり、抵抗値ＲＸ２は、接触点Ｐと電極４０８の間の抵抗値である。ＲＸ１＋ＲＸ２は定数であり、ＲＣは接触抵抗を表す。抵抗膜４０４側をハイインピーダンスとしたとき、電極４１０および４１２には、接触点Ｐの電位ＶＰが現れるため、制御回路は電極４１０または４１２の電圧ＶＰを測定することにより、抵抗値ＲＸ２、すなわちＸ座標を判定できる。
【００２４】
Ｙ座標を検出するために、制御回路は、抵抗膜４０４の電極４１０に電源電圧ＶＤＤを、電極４１２に接地電圧ＶＧＮＤを印加する。接触点Ｐの電位ＶＰは、式（２）で表される。
ＶＰ＝ＶＤＤ×ＲＹ２／（ＲＹ１＋ＲＹ２）    …（２）
抵抗値ＲＹ１は、接触点Ｐと電極４１０の間の抵抗値であり、抵抗値ＲＹ２は、接触点Ｐと電極４１２の間の抵抗値である。ＲＹ１＋ＲＹ２は定数である。抵抗膜４０２側をハイインピーダンスとしたとき、電極４０６および４０８には、接触点Ｐの電位ＶＰが現れるため、制御回路は電極４０６または４０８の電圧ＶＰを測定することにより、ＲＹ２、すなわちＹ座標を判定できる。
【００２５】
図２（ｂ）は、５線式のタッチパネル４００ｂを示す。４線式のタッチパネル４００ｂは、２枚の抵抗膜４２０，４２２と、抵抗膜４２０の対向する２辺に設けられた電極対４２６，４２８、直交する２辺に設けられた電極対４３０，４３２を備える。電極４２６，４２８，４３０，４３２ならびに抵抗膜４２２の電極４２４から５本の配線Ａ〜Ｅが引き出されて、図示しない制御回路と接続される。
【００２６】
Ｘ座標を検出するために、制御回路は、配線Ａに電源電圧ＶＤＤを、配線Ｂに接地電圧ＶＧＮＤを印加し、配線Ｃ，Ｄをハイインピーダンスとする。接触点Ｐの電位ＶＰは、式（１）で表される。ただし、抵抗値ＲＸ１，ＲＸ２は、接触抵抗ＲＣ、下側の抵抗膜４２２の抵抗値ＲＬよりも大きいとする。（ＲＸ１，ＲＸ２≫ＲＣ，ＲＬ）
ＶＰ＝ＶＤＤ×ＲＸ２／（ＲＸ１＋ＲＸ２）      …（１）
抵抗値ＲＸ１は、接触点Ｐと電極４２６の間の抵抗値であり、抵抗値ＲＸ２は、接触点Ｐと電極４２８の間の抵抗値である。抵抗膜４２２側をハイインピーダンスとしたとき、抵抗膜４２２には、接触点Ｐの電位ＶＰが現れるため、制御回路は配線Ｅの電圧ＶＰを測定することにより、抵抗値ＲＸ２、すなわちＸ座標を判定できる。
【００２７】
Ｙ座標を検出するために、制御回路は、配線Ｃに電源電圧ＶＤＤを、配線Ｄに接地電圧ＶＧＮＤを印加し、配線Ａ，Ｂをハイインピーダンスとする。接触点Ｐの電位ＶＰは、式（２）で表される。
ＶＰ＝ＶＤＤ×ＲＹ２／（ＲＹ１＋ＲＹ２）      …（２）
抵抗値ＲＹ１（不図示）は、接触点Ｐと電極４３０の間の抵抗値であり、抵抗値ＲＹ２（不図示）は、接触点Ｐと電極４３２の間の抵抗値である。抵抗膜４２２側をハイインピーダンスとしたとき、抵抗膜４２２には、接触点Ｐの電位ＶＰが現れるため、制御回路は配線Ｅの電圧ＶＰを測定することにより、抵抗値ＲＹ２、すなわちＹ座標を判定できる。
【００２８】
図２（ｃ）のタッチパネル４００ｃは、図２（ａ）のタッチパネル４００ａの上側の構造と、図２（ｂ）の下側の構造の組み合わせと把握でき、３本の配線Ｘ１，Ｘ２，Ｆが引き出されている。本明細書においてタッチパネル４００ｃを３線式と称する。このタッチパネル４００ｃは、Ｘ方向にのみ位置分解能を有しており、制御回路は、図２（ａ）の４線式と同じ処理によってＸ座標を検出できる。
【００２９】
図２（ｄ）のタッチパネル４００ｄは、２枚の抵抗膜４０２，４０４と、電極４３４を備える。電極４３４から配線Ｇが、抵抗膜４０４から配線Ｈが引き出されており、図示しない制御回路と接続される。このタッチパネル４００ｄは、Ｘ方向にのみ位置分解能を有している。
【００３０】
Ｘ座標を検出するために、制御回路は、電極４３４から接触点Ｐを経て配線Ｈの引き出し点４３６に至る経路の抵抗値Ｚを測定する。
Ｚ＝ＲＸ＋ＲＣ＋ＲＬ
抵抗値Ｚの測定方法は特に限定されない。たとえば配線Ｇに電源電圧ＶＤＤを供給し、配線Ｈを既知の抵抗ｒでプルダウンし、このときの配線Ｈの電圧ＶＰを測定してもよい。
ＶＰ＝ＶＤＤ×ｒ／（ｒ＋Ｚ）
【００３１】
電圧ＶＰから抵抗値Ｚを計算可能である。さらにＲＣ、ＲＬが既知であるとすれば、抵抗値Ｚから抵抗値ＲＸ１を計算でき、したがってＸ座標を検出できる。抵抗膜４３２は金属導体であってもよく、この場合、ＲＬ＝０となる。
【００３２】
あるいは配線Ｈを接地し、配線Ｇから既知の定電流ＩＣを供給して、配線Ｇの電圧ＶＰを測定してもよい。
ＶＰ＝ＩＣ×Ｚ
【００３３】
本実施の形態に係る制御回路は、図２（ａ）〜（ｄ）の四種類のタッチパネルに対応する。以下、その構成を説明する。
【００３４】
図３は、実施の形態に係る制御回路２００のブロック図である。制御回路２００は、第１ピンＰ１、第２ピンＰ２、第３ピンＰ３、第４ピンＰ４、第５ピンＰ５、Ａ／Ｄ変換回路２１０、バイアス回路２２０、ロジック回路２３０、インタフェース回路２４０を備える。第５ピンＰ５を、コモンバイアスピンとも称する。複数のピンＰ１〜Ｐ５は、制御回路２００のパッケージの１辺に沿って配置されてもよい。電源ピンやグランドピン、インタフェース用のピン、エラー出力用のピンなどは、別の１辺に沿って配置してもよい。制御回路２００のパッケージの種類は特に限定されないが、挿入型のＤＩＰ（Dual Inline Package）やＳＩＰ（Single Inline Package）、あるいは表面実装型のＳＯＰ（Small Outline Package）、ＱＦＰ（Quad Flat Package）などであり得る。
【００３５】
Ａ／Ｄ変換回路２１０は、第１ピンＰ１から第４ピンＰ４の少なくとも２つと接続されており、その中から少なくともひとつを選択可能であり、選択されたピンＰｉの電圧Ｖｉをデジタル値Ｄｉに変換可能に構成される。本実施の形態では、Ａ／Ｄ変換回路２１０は、第１ピンＰ１から第４ピンＰ４のすべての接続されており、ｉ＝１，２，３，４を取り得る。
【００３６】
バイアス回路２２０は、第１ピンＰ１から第５ピンＰ５に対して、第１所定電圧（たとえば電源電圧ＶＤＤ）、第２所定電圧（たとえば接地電圧ＶＧＮＤ）およびハイインピーダンス状態（Ｈｉ−ｚ）の組み合わせを選択的に発生可能に構成される。たとえばバイアス回路２２０は、第１ピンＰ１から第５ピンＰ５それぞれに、電源電圧ＶＤＤ、接地電圧ＶＧＮＤ、ハイインピーダンス状態（Ｈｉ−ｚ）を選択的に発生可能に構成されてもよい。
【００３７】
ロジック回路２３０は、Ａ／Ｄ変換回路２１０の出力信号を処理し、ユーザがタッチした座標を検出する。またロジック回路２３０は、Ａ／Ｄ変換回路２１０が選択すべきピンを制御する。さらにロジック回路２３０は、バイアス回路２２０が第１ピンＰ１〜第５ピンＰ５に発生する電気的状態の組み合わせを制御する。インタフェース回路２４０は、図示しないプロセッサと接続され、インタフェース回路２４０を介して、ロジック回路２３０による信号処理の結果得られる情報がプロセッサによって読み出し可能となっている。この情報は、たとえばタッチの有無を示すデータや、タッチした座標データなどを含みうる。
【００３８】
本実施の形態において制御回路２００は、第１モードから第４モードが切りかえ可能である。
【００３９】
・第１モードでは、第１ピンＰ１から第４ピンＰ４を利用して、１枚の４線式の抵抗膜タッチパネルを制御する。
・第２モードでは、第１ピンＰ１から第５ピンＰ５を利用して、２枚の３線式の抵抗膜タッチパネルを制御する。
・第３モードでは、第１ピンＰ１から第５ピンＰ５を利用して、１枚の５線式の抵抗膜タッチパネルを制御する。
・第４モードでは、第１ピンＰ１から第４ピンＰ４を利用して、２枚の２線式の抵抗膜タッチパネルを制御する。
【００４０】
以上が制御回路２００の構成である。続いてその動作を説明する。図４（ａ）〜（ｄ）は、タッチパネル４００ａ〜４００ｄと制御回路２００の接続を示す図である。
【００４１】
図４（ａ）では、４線式タッチパネル４００ａが使用される。制御回路２００は第１モードに設定され、制御回路２００の第５ピンＰ５は不使用である。
【００４２】
バイアス回路２２０は、第１モードにおいて以下の状態を発生させる。
・Ｘ座標測定時
第１ピンＰ１：電源電圧ＶＤＤ
第２ピンＰ２：接地電圧ＶＧＮＤ
第３ピンＰ３：ハイインピーダンスＨｉ−ｚ
第４ピンＰ４：ハイインピーダンスＨｉ−ｚ
第５ピンＰ５：不使用
【００４３】
・Ｙ座標測定時
第１ピンＰ１：ハイインピーダンスＨｉ−ｚ
第２ピンＰ２：ハイインピーダンスＨｉ−ｚ
第３ピンＰ３：電源電圧ＶＤＤ
第４ピンＰ４：接地電圧ＶＧＮＤ
第５ピンＰ５：不使用
【００４４】
Ａ／Ｄ変換回路２１０は、第１モードにおいて以下の測定を行う。
・Ｘ座標測定時
第４ピンＰ４の電圧を測定（第３ピンＰ３を測定してもよい）
・Ｙ座標測定時
第２ピンＰ２の電圧を測定（第１ピンＰ１を測定してもよい）
【００４５】
図４（ｂ）では、５線式タッチパネル４００ｂが使用される。制御回路２００は第３モードに設定される。電圧を測定すべき配線Ｅは、第１ピンＰ１〜第４ピンＰ４のひとつ（ここでは第４ピンＰ４）と接続され、電圧を供給すべき配線Ａ〜Ｄは、第１ピンＰ１〜第４ピンＰ４の残り（第１ピンＰ１〜第３ピンＰ３）と、第５ピンＰ５に接続される。
【００４６】
バイアス回路２２０は、第３モードにおいて以下の状態を発生させる。不使用は、ハイインピーダンスと読み替えてもよい。
・Ｘ座標測定時
第１ピンＰ１：電源電圧ＶＤＤ
第２ピンＰ２：接地電圧ＶＧＮＤ
第３ピンＰ３：ハイインピーダンスＨｉ−ｚ
第４ピンＰ４：ハイインピーダンスＨｉ−ｚ
第５ピンＰ５：ハイインピーダンスＨｉ−ｚ
【００４７】
・Ｙ座標測定時
第１ピンＰ１：ハイインピーダンスＨｉ−ｚ
第２ピンＰ２：ハイインピーダンスＨｉ−ｚ
第３ピンＰ３：電源電圧ＶＤＤ
第４ピンＰ４：ハイインピーダンスＨｉ−ｚ
第５ピンＰ５：接地電圧ＶＧＮＤ
【００４８】
Ａ／Ｄ変換回路２１０は、第３モードにおいて以下の測定を行う。
・Ｘ座標測定時、Ｙ座標測定時
第４ピンＰ４の電圧を測定
【００４９】
図４（ｃ）では、３線式タッチパネル４００ｃが２枚使用される。２枚のタッチパネル４００ｃそれぞれの、電圧を測定すべき配線Ｆは、第１ピンＰ１〜第４ピンＰ４のいずれか（ここでは第２ピンＰ２および第４ピンＰ４）に接続される。また２枚のタッチパネル４００ｃそれぞれの、電圧（たとえば接地電圧ＶＧＮＤ）を供給すべき配線Ｘ２は、第５ピンＰ５に共通に接続される。２枚のタッチパネル４００ｃそれぞれの、電圧（たとえば電源電圧ＶＤＤ）を供給すべき配線Ｘ１は、第１ピンＰ１、第３ピンＰ３に接続される。
【００５０】
バイアス回路２２０は、第２モードにおいて以下の状態を発生させる。
・Ｘ座標測定時
第１ピンＰ１：電源電圧ＶＤＤ
第２ピンＰ２：ハイインピーダンスＨｉ−ｚ
第３ピンＰ３：電源電圧ＶＤＤ
第４ピンＰ４：ハイインピーダンスＨｉ−ｚ
第５ピンＰ５：接地電圧ＶＧＮＤ
【００５１】
Ａ／Ｄ変換回路２１０は、第２モードにおいて以下の測定を行う。
・Ｘ座標測定時
第２ピンＰ２の電圧を測定
第４ピンＰ４の電圧を測定
【００５２】
図４（ｄ）では、２線式タッチパネル４００ｄが２枚使用される。制御回路２００は第４モードに設定される。２枚のタッチパネル４００ｄそれぞれの電圧を測定すべき配線Ｈは、第１ピンＰ１〜第４ピンＰ４のいずれか（ここでは第２ピンＰ２および第４ピンＰ４）に接続される。また２枚のタッチパネル４００ｄそれぞれの、電圧（たとえば接地電圧ＶＧＮＤ）を供給すべき配線Ｇは、残りのピン（ここでは第１ピンＰ１、第３ピンＰ３）に接続される。
【００５３】
バイアス回路２２０は、第４モードにおいて以下の状態を発生させる。
・Ｘ座標測定時
第１ピンＰ１：電源電圧ＶＤＤ
第２ピンＰ２：ハイインピーダンス（もしくは高抵抗でプルダウン）
第３ピンＰ３：電源電圧ＶＤＤ
第４ピンＰ４：ハイインピーダンス（もしくは高抵抗でプルダウン）
第５ピンＰ５：不使用
【００５４】
Ａ／Ｄ変換回路２１０は、第４モードにおいて以下の測定を行う。
・Ｘ座標測定時
第２ピンＰ２の電圧を測定
第４ピンＰ４の電圧を測定
【００５５】
以上が制御回路２００の動作である。
この制御回路２００によれば、複数の抵抗膜タッチパネルを、ひとつの制御回路で制御可能となる。したがって、抵抗膜タッチパネルごとにひとつの制御回路を設ける場合に比べて回路の実装面積を小さくすることができる。
【００５６】
また、制御回路２００のチップ面積自体も、従来の制御回路のチップ面積に比べて、わずかに大きくなる程度で済む。
【００５７】
また、複数のピンＰ１〜Ｐ５を、制御回路２００のパッケージの１辺に沿って配置することにより、ひとつあるいは２個のタッチパネル４００との接続配線を簡素化できる。
【００５８】
本発明は、図３のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
【００５９】
図５は、制御回路２００の第１構成例（２００ａ）を示すブロック図である。この制御回路２００ａはすべてのピンＰ１〜Ｐ５を同等に扱うことができる汎用性を有している。Ａ／Ｄ変換回路２１０は、マルチプレクサ２１２およびＡ／Ｄコンバータ２１４を含む。マルチプレクサ２１２は、ロジック回路２３０からの制御信号Ｓ２にもとづいて、第１ピンＰ１〜第５ピンＰ５のひとつを選択する。Ａ／Ｄコンバータ２１４はマルチプレクサ２１２が選択したピンの信号をデジタル値に変換する。つまりＡ／Ｄ変換回路２１０は、すべてのピンの生ずる電圧を検出可能となっている。
【００６０】
上述した第１モードから第４モードのＡ／Ｄ変換回路２１０の状態に着目すると、第２ピンＰ２と第４ピンＰ４の電圧が測定できれば足りる。したがってマルチプレクサ２１２の入力には、第２ピンＰ２と第４ピンＰ４のみを接続してもよい。
【００６１】
一方、図５のようにすべてのピンＰ１〜Ｐ５の電圧を測定可能に構成しておくと、キャリブレーションや、機能検査などに利用することができるため、有利である。
【００６２】
バイアス回路２２０は、すべてのピンＰ１〜Ｐ５それぞれについて、電源電圧ＶＤＤ、接地電圧ＶＧＮＤ、ハイインピーダンス状態を切りかえ可能となっている。たとえばバイアス回路２２０は、ピンごとに設けられた電圧源２２２を備える。ｉ番目の電圧源２２２は、ロジック回路２３０からの制御信号Ｓ３ｉにもとづいて、その出力が、３状態（ＶＤＤ，ＶＧＮＤ，Ｈｉ−ｚ）で切りかえ可能である。
【００６３】
図６（ａ）〜（ｄ）は、電圧源２２２の構成例を示す回路図である。図６（ａ）の電圧源２２２は、イネーブル付きのバッファ（あるいはインバータ）である。電圧源２２２は、イネーブルピンにたとえばローレベルが入力されるとディセーブル状態となり、入力ＩＮにかかわらず、出力ＯＵＴがハイインピーダンス状態Ｈｉ−ｚとなる。またイネーブルピンにたとえばローレベルが入力されると、入力ＩＮに応じて、出力ＯＵＴは電圧ＶＤＤ、ＶＧＮＤの一方となる。
【００６４】
図６（ｂ）の電圧源２２２は、スイッチと抵抗の組み合わせで構成される。プルアップスイッチＳＷＵ、プルダウンスイッチＳＷＤのオン、オフ状態は、ロジック回路２３０により制御される。２つのスイッチＳＷＵ，ＳＷＤが両方オフのとき、出力ＯＵＴはハイインピーダンスとなる。プルアップスイッチＳＷＵがオン、プルダウンスイッチＳＷＤがオフのとき、出力ＯＵＴには電圧ＶＤＤが現れる。プルアップスイッチＳＷＵがオフ、プルダウンスイッチＳＷＤがオンのとき、出力ＯＵＴには電圧ＶＧＮＤが現れる。プルアップ抵抗ＲＵやプルダウン抵抗ＲＤは省略してもよい。
【００６５】
図６（ｃ）の電圧源２２２は、ハイインピーダンスと電圧ＶＤＤの２状態が切りかえ可能である。図６（ｄ）の電圧源２２２は、ハイインピーダンスと電圧ＶＧＮＤの２状態が切りかえ可能である。
【００６６】
各ピンＰ１〜Ｐ５ごとに、電圧源２２２は異なる回路であってもよい。たとえば上述の第１モードから第４モードでは、第１ピンＰ１〜第５ピンＰ５は以下の状態が切りかえ可能であれば足りる。
Ｐ１＝ハイインピーダンスＨｉ−ｚ、電源電圧ＶＤＤ
Ｐ２＝ハイインピーダンスＨｉ−ｚ、接地電圧ＶＧＮＤ
Ｐ３＝ハイインピーダンスＨｉ−ｚ、電源電圧ＶＤＤ
Ｐ４＝ハイインピーダンスＨｉ−ｚ、接地電圧ＶＧＮＤ
Ｐ５＝ハイインピーダンスＨｉ−ｚ、接地電圧ＶＧＮＤ
【００６７】
したがって、第１ピンＰ１、第３ピンＰ３に対応する電圧源２２２については図６（ｃ）の構成を、第２ピンＰ２、第４ピンＰ４、第５ピンＰ５に対応する電圧源２２２については図６（ｄ）の構成を採用できる。
【００６８】
なお当業者によれば、第１モードから第４モードでの各ピンの状態は上述したものには限定されず、ピンを入れ換えたりすることで、同等の機能が実現可能であることが理解される。
【００６９】
図７は、さらに多くのタッチパネル４００を制御可能な制御回路２００Ａのブロック図である。制御回路２００Ａは、第１ピンＰ１から第４ピンＰ４のセットを複数（Ｍ個、Ｍ≧２）備えており、第５ピンＰ５は複数のセットで共有される。つまり制御回路２００Ａは、第１ピンＰ１から第４ピンＰ４それぞれをＭ個ずつ有し、さらに単一の第５ピンＰ５を有している。そして、制御回路２００Ａは、セットごとにモードが選択可能である。図７には、Ｍ＝２の例が示されるが、Ｍは３以上であってもよい。
【００７０】
Ａ／Ｄ変換回路２１０Ａは、マルチプレクサ２１２およびＡ／Ｄコンバータ２１４を含む。マルチプレクサ２１２の入力は、Ｍ個のセットのピンＰ１〜Ｐ４と接続される。単一のＡ／Ｄコンバータ２１４は、時分割で複数のピンの電圧をデジタル値に変換する。すなわちひとつのＡ／Ｄコンバータ２１４が、複数のセットで時分割方式で共有されている。バイアス回路２２０Ａは、Ｍ個のセットのピンＰ１〜Ｐ４および単一の第５ピンＰ５と接続され、各ピンの状態を切りかえ可能に構成される。
【００７１】
図７の制御回路２００Ａによれば、複数のセットでＡ／Ｄコンバータ２１４を共有することで、回路面積の増加を抑制できる。言い換えればセットごとにＡ／Ｄコンバータ２１４を設けた場合に比べてチップシュリンクが可能となる。
【００７２】
また図３の制御回路２００をＭ個、併用した場合、タッチパネルと接続されるピンの個数は、Ｍ×５個となる。これに対して図７の制御回路２００Ａによれば、ピンの個数は（Ｍ×４＋１）個となり、４個減らすことができる。ピン数の削減は、すなわち実装基板上の配線数の削減であるため、実装面積を減らすことが可能である。
【００７３】
図７の制御回路２００Ａにおいても、すべてのピンＰ１〜Ｐ５が制御回路２００のパッケージの１辺に沿って配置されている。図８は、制御回路２００Ａおよび複数のタッチパネル４００ｃのレイアウトの一例を示す図である。図８では、Ｍ＝２であり、３線式のタッチパネル４００ｃを４個、使用したものである。制御回路２００Ａは、実装基板２７０に実装されている。また実装基板２７０の１辺に沿って、コネクタ２７２＿１〜２７２＿４が設けられている。コネクタ２７２＿１〜２７２＿４には、４個のタッチパネル４００ｃ＿１〜４００ｃ＿４が着脱可能に接続される。また実装基板２７０上には、制御回路２００Ａの各ピンと、コネクタ２７２の対応するピンとを接続する配線２７４が形成される。
【００７４】
図８に示すように、複数の抵抗膜タッチパネル４００を操作インタフェースとして利用する場合、それらが隣接してあるいは並べて使用される態様が想定される。このような場合に、第１ピンＰ１から第５ピンＰ５を制御回路２００Ａの１辺に沿って並べることで、配線２７４の引き回しを簡素化できる。なお図中、２７６はビアホールを表しており、複数のビアホール２７６は、実装基板２７０の裏面配線（あるいは中間の配線層）を介して電気的に接続される。
【００７５】
図８のレイアウトのメリットは、図９のレイアウトとの対比によって明確となる。従来では図９に示すように４枚の３線式タッチパネル４００ｃ＿１〜４００ｃ＿４を制御するために、４個の制御回路２００Ｒ＿１〜２００Ｒ＿４が必要であった。４個の制御回路２００Ｒ＿１〜２００Ｒ＿４は同一のパッケージ、ピン配置を有していることに留意されたい。
【００７６】
図８を図９と対比すると、実装基板２７０の面積が著しく小さくなっており、また配線が簡略化されていることが一目瞭然である。
【００７７】
続いて、上述の制御回路２００に追加することが可能な機能（以下、分割モードと称する）を説明する。図１０（ａ）〜（ｃ）は、分割モードを説明する図である。
【００７８】
図１０（ａ）に示すように、複数のタッチパネルＴＰを並べて使用したい場合がある。従来では、複数のタッチパネルＴＰを並べ、それらに対応する複数の制御回路を配置する必要があり、回路面積が非常に大きくなると言う問題がある。
【００７９】
これに対して分割モードでは、図１０（ｂ）に示すように、図１０（ａ）の複数のタッチパネルの配置方向に長い１枚のタッチパネルＬＴＰを用意し、それを複数のタッチパネル（仮想タッチパネルＩＴＰと称する）として制御する。具体的には、抵抗膜タッチパネルＬＴＰは長手方向に、少なくともひとつの不感領域４４０と、当該少なくともひとつの不感領域４４０によって隔てられた複数の有効領域４４２に分割される。制御回路２００Ｂは、ひとつの有効領域４４２を、ひとつの仮想タッチパネルＩＴＰとして扱う。図１０（ｃ）では、４個の不感領域４４０＿１〜４４０＿４と、５個の有効領域４４２＿１〜４４２＿５に分けられている。なおこの分割は仮想的なものであって、タッチパネルＴＬＰが外観上区別可能な態様で物理的に分割されているわけではない。
【００８０】
少なくともひとつの不感領域４４０および有効領域４４２それぞれの始点（座標原点Ｏ）の座標は、レジスタやメモリへの書き込みによって外部から設定可能である。
【００８１】
制御回路２００Ｂのロジック回路２３０は、タッチされた座標Ｐを、パネルの種類（２線式〜５線式）に応じたモードで検出する。なお、分割モードで使用する場合であって、タッチパネルの長手方向と垂直な方向の分解能は不要である場合には、３線式のタッチパネルを用いることが望ましい。
【００８２】
そして検出した座標ＰＡが、不感領域４４０に含まれる場合、そのタッチを無効とする。タッチされた座標ＰＢが有効領域４４２に含まれる場合、ロジック回路２３０は、タッチされた点を含む有効領域の番号（４４２＿１の場合、１）をメモリに保持する。外部のマイコンは、このメモリにアクセスすることで、いずれの仮想タッチパネルＩＴＰがタッチされたかを取得できる。外部から見れば、１個の仮想タッチパネルを、ひとつのスイッチ（ボタン）として扱うことができ、したがって１枚のタッチパネルを、５個のスイッチとして利用できる。
【００８３】
さらにロジック回路２３０は、有効領域４４２ごとに座標原点Ｏを定め、タッチされた座標の相対的な座標情報をメモリに保持してもよい。これにより外部のマイコンは、複数の仮想タッチパネルそれぞれを、あたかも複数のタッチパネルのように扱うことが可能となる。
【００８４】
なお分割モードを、一般的なソフトウェアキー（ソフトウェアボタン）と混同してはならない。一般的なソフトウェアキーは、制御回路２００が検出した座標を、上位のマイコンが処理することによって領域判定を行い、いずれのキーがタッチされたかが判定される。一方、分割モードは、マイコンでは領域判定は行われない。
【００８５】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００８６】
実施の形態では、制御回路が、第１〜第５モードのすべてをサポートする場合を説明したがその限りではなく、任意の組み合わせをサポートすることができる。
【００８７】
図１０を参照して説明した分割モードのアーキテクチャは、図３の制御回路２００に限らず、従来の制御回路に採用することも可能であり、そうした態様も本発明に含まれる。
【００８８】
５線式タッチパネルには、一方の抵抗膜４２０の４つの頂点の近傍の４カ所に、４個の電極が設けられ、４本の配線Ａ〜Ｄが引き出されるものが存在する。バイアス回路２２０を修正することにより、このような５線式タッチパネルにも対応可能である。
【００８９】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００９０】
１００…タッチ式入力装置、２００…制御回路、２１０…Ａ／Ｄ変換回路、２１２…マルチプレクサ、２１４…Ａ／Ｄコンバータ、２２０…バイアス回路、２２２…電圧源、２３０…ロジック回路、２４０…インタフェース回路、４００…タッチパネル、４４０…不感領域、４４２…有効領域。
【図１】
2018032202.tif 000003
【図２】
2018032202.tif 000004
【図３】
2018032202.tif 000005
【図４】
2018032202.tif 000006
【図５】
2018032202.tif 000007
【図６】
2018032202.tif 000008
【図７】
2018032202.tif 000009
【図８】
2018032202.tif 000010
【図９】
2018032202.tif 000011
【図１０】
2018032202.tif 000012