(57)【要約】【課題】  ＯＴＰへのデータ書き込みを２回に分けて実行する。【解決手段】  一つの実施形態によれば、アナログ半導体集積回路は、フラグビット、データビット列、及びパリティビットから構成され、1回目に前記データビット列にデータが書き込まれ、２回目に前記フラグビット、前記データビット列及び前記パリティビットにデータが書き込まれるＯＴＰを有する。【選択図】  図２
2018032672.tif 000002
【特許請求の範囲】
【請求項１】
フラグビット、データビット列、及びパリティビットから構成され、1回目に前記データビット列にデータが書き込まれ、２回目に前記フラグビット、前記データビット列及び前記パリティビットにデータが書き込まれるＯＴＰを具備することを特徴とするアナログ半導体集積回路。
【請求項２】
１回目の前記データビット列のデータと２回目の前記データビット列のデータが異なるとき、前記パリティビットのデータに基づいて、前記データビット列のデータのエラー訂正を実行するエラー訂正回路と、
前記フラグビットにデータが書き込まれたとき、前記フラグビットのデータに基づいて、前記データビット列のデータ及び前記パリティビットのデータを符号反転する符号反転回路と、
を更に具備することを特徴とする請求項１に記載のアナログ半導体集積回路。
【請求項３】
前記データビット列のデータを読み出す復号回路を更に具備することを特徴とする請求項２に記載のアナログ半導体集積回路。
【請求項４】
前記復号回路は前記エラー訂正回路でエラー訂正された２回目の前記データビット列のデータを読み出す、或いは前記符号反転回路での符号反転と前記エラー訂正回路でのエラー訂正とが実行された２回目の前記データビット列のデータを読み出すことを特徴とする請求項３に記載のアナログ半導体集積回路。
【請求項５】
前記復号回路は、アナログ回路の温度特性を平坦化するためのトリミングデータを出力することを特徴とする請求項３又は４に記載のアナログ半導体集積回路。
【請求項６】
前記アナログ回路は、基準電圧発生回路或いは基準電流発生回路であることを特徴とする請求項５に記載のアナログ半導体集積回路。
【請求項７】
前記ＯＴＰへの1回目のデータ書き込み及び２回目のデータ書き込みは、前記アナログ半導体集積回路のテスト工程で実行されることを特徴とする請求項１乃至６のいずれか１項に記載のアナログ半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、アナログ半導体集積回路に関する。
【背景技術】
【０００２】
アナログ半導体集積回路は、電源電圧変動やチップ温度の変化に対して変化の少ない平坦化された特性が要求される。このため、電源電圧変動を抑制するための回路構成や、チップ間、ウエハ間、ロット間等でのプロセス変動を抑制する素子（アクティブ素子、パッシブ素子等の形状や材質を含む）が多用される。アナログ半導体集積回路に搭載されるアナログ回路（例えば、基準電圧発生回路や基準電流発生回路等）では、温度依存性が非常に少ない特性を実現するためにトリミング技術が適用される。
【０００３】
トリミング技術に用いられるトリミングデータは、例えば、ＯＴＰ（Ｏｎｅ  Ｔｉｍｅ  Ｐｒｏｇｒａｍ）に書き込まれる。ＯＴＰは、通常１回しか書き込めない。例えば、ＯＴＰに書き込まれた“１”のデータを“０”のデータに変更することはできない。
【０００４】
温度特性の合わせ込みが要求されるアナログ半導体集積回路は、複数種類以上の温度条件で、トリミングデータ等の設定条件を変更しながらテストを実行する。算出された各温度条件のデータは、アナログ半導体集積回路に搭載される複数のＯＴＰにそれぞれ書き込まれる。複数のＯＴＰに保存された各温度条件のデータに基づいて最適な補正値が算出され、温度特性が平坦化できるトリミングデータとして補正値がトリミング用ＯＴＰに書き込まれる。
【０００５】
このため、アナログ半導体集積回路に搭載するＯＴＰの数が増大するという問題点がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−３４０８０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、データを２回に分けて書き込みすることができるＯＴＰを提供することにある。
【課題を解決するための手段】
【０００８】
一つの実施形態によれば、アナログ半導体集積回路は、フラグビット、データビット列、及びパリティビットから構成され、1回目に前記データビット列にデータが書き込まれ、２回目に前記フラグビット、前記データビット列及び前記パリティビットにデータが書き込まれるＯＴＰを有する。
【図面の簡単な説明】
【０００９】
【図１】本実施形態に係るアナログ半導体集積回路を示す回路図である。
【図２】本実施形態に係るデータ処理回路と基準電圧発生回路の内部構成を示す回路図である。
【図３】本実施形態に係るＯＴＰの内部構成を示す図である。
【図４】比較例のアナログ半導体集積回路を示す回路図である。
【図５】比較例のＯＴＰの内部構成を示す図である。
【図６】各トリミングデータでの温度と基準電圧の関係を示す特性図である。
【図７】本実施形態に係る第１のデータ処理例を示す図である。
【図８】本実施形態に係る第２のデータ処理例を示す図である。
【発明を実施するための形態】
【００１０】
以下本発明の実施形態について図面を参照しながら説明する。
【００１１】
（本実施形態）
まず、本発明の本実施形態に係るアナログ半導体集積回路について、図面を参照して説明する。図１はアナログ半導体集積回路を示す回路図である。図２はデータ処理回路と基準電圧発生回路の内部構成を示す回路図である。図３は、ＯＴＰの内部構成を示す図である。本実施形態では、データを２回に分けて書き込みすることができるＯＴＰをアナログ半導体集積回路に搭載している。
【００１２】
図１に示すように、アナログ半導体集積回路１００は、データ処理回路１、基準電圧発生回路２、アナログコア３、コントローラ４、入出力部５を含む。アナログ半導体集積回路１００は、民生用機器、産業用機器等に適用される。
【００１３】
データ処理回路１は、入出力部５を介してアナログ半導体集積回路１００の内部回路や外部との情報のやり取りを行う。データ処理回路１は、基準電圧発生回路２の出力特性を平坦化するために使用されるトリミングデータを補正値（温度特性平坦化用）として基準電圧発生回路２に出力する。基準電圧発生回路２は、バンドギャップリファレンス回路とも呼称される。基準電圧発生回路２は、基準電圧Ｖｒｅｆを生成してアナログコア３及び入出力部５に出力する。アナログコア３は、基準電圧Ｖｒｅｆが入力され、アナログ信号処理を実行して出力信号Ｓｏｕｔを入出力部５に出力する。
【００１４】
コントローラ４は、入出力部５を介してデータ処理回路１、基準電圧発生回路２、及びアナログコア３を含めアナログ半導体集積回路１００全体を統括制御する。コントローラ４は、外部に設けられる測定器５０と入出力部５を介して情報のやり取りを行う。例えば、テスト工程時、測定器５０から指令が入力された場合、その指令に基づいてアナログ半導体集積回路１００内部を統括制御する。
【００１５】
アナログ半導体集積回路１００は、温度特性の合わせ込みを含むテスト工程時、外部に設けられる測定回路５０と信号及び情報のやり取りを行う。測定回路５０は、テスト工程時、入出力部５を介して基準電圧発生回路２から出力される基準電圧Ｖｒｅｆ、アナログコア３から出力される出力信号Ｓｏｕｔなどのテスト情報を取得する。
【００１６】
図２に示すように、データ処理回路１は、ＯＴＰ１１、データ処理部１２、セレクタ１３、及びテストレジスタ１４を含む。
【００１７】
ＯＴＰ１１は、入出力部５を介してアナログ半導体集積回路１００の内部回路と情報のやり取りを行う。ＯＴＰ１１は、図３に示すように、フラグビット（１ｂｉｔ）、データビット列（ｋｂｉｔ）、パリティビット（３ｂｉｔ）が含まれ２ｎビットから構成される。ＯＴＰ１１のデータビット列に２ｋビットのトリミングデータを書き込むことができる。ここで、ｋは２以上の数であり、２Ｋ＝ｍ種類のトリミングデータを書き込むことができる。例えばｋが４の場合、ｍ＝１６種類のトリミングデータを書き込むことができる。ここで、ｎとｋの関係は、ｎ＝ｋ＋４である。
【００１８】
データビット列は、１回目の書き込みと２回目の書き込みのときにデータが書き込まれる。フラグビットとパリティビットは、２回目の書き込みの時にデータが書き込まれる。１回目のデータビット列のデータと２回目のデータビット列のデータが異なるとき、パリティビットのデータに基づいてデータビット列のデータがエラー訂正される。フラグビットにデータが書き込まれたとき、フラグビットにデータに基づいて、データビット列とパリティビットのデータが符号反転される。ＯＴＰ１１のデータビット列に書き込まれるトリミングデータは、基準電圧発生回路２で使用される。
【００１９】
データ処理部１２は、入出力部５とセレクタ１３にトリミングデータを出力する。データ処理部１２は、エラー訂正回路１５、符号反転回路１６、及び復号回路１７を含む。
【００２０】
エラー訂正回路１５は、パリティビットのデータに基づいてデータビット列のデータをエラー訂正する。符号反転回路１６は、フラグビットのデータに基づいて、データビット列とパリティビットのデータを符号反転する。復号回路１７は、データビット列のデータを読み出す。復号回路１７は、エラー訂正が発生した場合、エラー訂正回路１５でエラー訂正された２回目のデータビット列のデータを読み出してトリミング信号Ｓｔｒｉｍとしてセレクタ１３に出力する。復号回路１７は、エラー訂正及び符号反転が発生した場合、符号反転回路１６での符号反転とエラー訂正回路１５でのエラー訂正とが実行された２回目のデータビット列のデータを読み出してトリミング信号Ｓｔｒｉｍとしてセレクタ１３に出力する。
【００２１】
テストレジスタ１４は、入出力部５を介してアナログ半導体集積回路１００の内部回路や外部との情報のやり取りを行う。テストレジスタ１４は、入出力部５を介してアナログ半導体集積回路１００のテスト工程で必要となる情報を測定器５０から入手して格納する。テストレジスタ１４は、アナログ半導体集積回路１００のテスト工程時、基準電圧発生回路２の温度特性評価に必要な２ｋ種類のトリミングデータをセレクタ１３に送信する。テストレジスタ１４は、基準電圧発生回路２を含むアナログ半導体集積回路１００のテスト結果を格納する。
【００２２】
テストレジスタ１４は、テスト結果に基づいて、基準電圧発生回路２の測定データ（基準電圧Ｖｒｅｆの測定値）に関係する複数種類の測定データテーブル等を作成し、補正値として最適なＯＴＰコード（トリミングデータ）を検索する。
【００２３】
セレクタ１３は、コントローラ４から出力される制御信号Ｓｓｇ１、トリミング信号Ｓｔｒｉｍ、及びテストトリミング信号Ｓｔｔｒを入力する。セレクタ１３は、制御信号Ｓｓｇ１に基づいて、テスト時にはテストトリミング信号Ｓｔｔｒを基準電圧発生回路２に出力し、基準電圧発生回路２の温度特性平坦化のためのトリミング補正時にはトリミング信号Ｓｔｒｉｍを基準電圧発生回路２に出力する。
【００２４】
基準電圧発生回路２は、増幅回路ＡＭＰ１、増幅回路ＡＭＰ２、トランジスタＭＴ１、トランジスタＭＴ２、トランジスタＢＴ１、トランジスタＢＴ２、抵抗Ｒ１、抵抗Ｒ２、可変抵抗ＶＲ１、可変抵抗ＶＲ２を含む。基準電圧発生回路２は、トリミング信号Ｓｔｒｉｍがセレクタ１３を介して可変抵抗ＶＲ１及び可変抵抗ＶＲ２に入力され、データ信号回路１で信号処理されたトリミングコードにより、可変抵抗ＶＲ１及び可変抵抗ＶＲ２の最適な抵抗値が選択され、温度特性が平坦化された基準電圧発生回路となる。
【００２５】
トランジスタＭＴ１は、Ｐｃｈ  ＭＯＳトランジスタである。なお、ＭＯＳトランジスタは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）とも呼称される。トランジスタＭＴ１は、ソースが高電位側電源Ｖｄｄに接続され、ゲートがＮ３に接続され、ドレインがノードＮ１に接続される。抵抗Ｒ１は、トランジスタＭＴ１とトランジスタＢＴ１の間に設けられ、一端がノードＮ１に接続される。トランジスタＢＴ１は、ＮＰＮトランジスタである。トランジスタＢＴ１は、コレクタが抵抗Ｒ１の他端及びベースに接続され、エミッタが低電位側電源（接地電位）Ｖｓｓに接続される。トランジスタＢＴ１は、ベース接地のダイオードである。
【００２６】
トランジスタＭＴ２は、Ｐｃｈ  ＭＯＳトランジスタである。トランジスタＭＴ２は、ソースが高電位側電源Ｖｄｄに接続され、ゲートがノードＮ３に接続され、ドレインがノードＮ２に接続される。可変抵抗ＶＲ１は、トランジスタＭＴ２とトランジスタＢＴ２の間に設けられ、一端がノードＮ２に接続される。可変抵抗ＶＲ１は、セレクタ１３から出力されるトリミングコードにより２ｋ種類の抵抗値のいずれか１つを電気的に設定可能な可変抵抗である。トランジスタＢＴ２は、ＮＰＮトランジスタである。トランジスタＢＴ２は、コレクタが可変抵抗ＶＲ１の他端及びベースに接続され、エミッタが低電位側電源（接地電位）Ｖｓｓに接続される。トランジスタＢＴ２は、ベース接地のダイオードである。
【００２７】
増幅回路ＡＭＰ１は、ノードＮ１及びＮ２と、ノードＮ３（トランジスタＭＴ１のゲート及びトランジスタＭＴ２のゲート）の間に設けられる。増幅回路ＡＭＰ１は、差動増幅した信号をノードＮ３に出力する。増幅回路ＡＭＰ１から出力される信号は、トランジスタＭＴ１のゲートとトランジスタＭＴ２のゲートに帰還入力される。
【００２８】
可変抵抗ＶＲ２は、増幅回路ＡＭＰ２の入力側と低電位側電源（接地電位）Ｖｓｓの間に設けられ、一端がノードＮ４に接続される。可変抵抗ＶＲ２は、セレクタ１３から出力されるトリミングコードにより２ｋ種類の抵抗値のいずれか１つを電気的に設定可能な可変抵抗である。抵抗Ｒ３は、一端がノードＮ４に接続され、他端がノードＮ５（増幅回路ＡＭＰ２の出力側）に接続される。
【００２９】
増幅回路ＡＭＰ２は、ノードＮ３及びＮ４と、ノードＮ５（抵抗Ｒ３の他端）の間に設けられる。増幅回路ＡＭＰ２は、差動増幅した信号をノードＮ５に出力し、基準電圧Ｖｒｅｆとしてアナログコア３及び入出力部５に出力する。増幅回路ＡＭＰ２から出力される信号は、抵抗Ｒ３を介して増幅回路ＡＭＰ２の入力側（ノードＮ４）に帰還入力される。
【００３０】
次に、比較例のアナログ半導体集積回路について図４及び図５を参照して説明する。図４は、比較例のアナログ半導体集積回路を示す回路図である。図５は、比較例のＯＴＰの内部構成を示す図である。なお、本実施形態のアナログ半導体集積回路と同様な構成部分の説明は省略し、異なる部分のみ説明する。
【００３１】
図４に示すように、比較例のアナログ半導体集積回路２００は、基準電圧発生回路２、入出力部５、セレクタ１３、テストレジスタ１５、及びＯＴＰ２１乃至２４を含む。
【００３２】
ＯＴＰ２１は、入出力部５を介してアナログ半導体集積回路２００の内部回路と情報のやり取りを行う。ＯＴＰ２１は、例えば、テスト工程で第１のトリミングデータを用いて測定された温度に対する出力値である基準電圧Ｖｒｅｆの測定データが書き込まれる。
【００３３】
ＯＴＰ２２は、入出力部５を介してアナログ半導体集積回路２００の内部回路と情報のやり取りを行う。ＯＴＰ２２は、例えば、テスト工程で第２のトリミングデータを用いて測定された温度に対する出力値である基準電圧Ｖｒｅｆの測定データが書き込まれる。
【００３４】
ＯＴＰ２３は、入出力部５を介してアナログ半導体集積回路２００の内部回路と情報のやり取りを行う。ＯＴＰ２３は、例えば、テスト工程で第３のトリミングデータを用いて測定された温度に対する出力値である基準電圧Ｖｒｅｆの測定データが書き込まれる。
【００３５】
ＯＴＰ２４は、入出力部５を介してアナログ半導体集積回路２００の内部回路と情報のやり取りを行う。ＯＴＰ２４は、図５に示すように、データビット列（ｋｂｉｔ）から構成される。ＯＴＰ２４のデータビット列に２ｋビットのトリミングデータを書き込むことができる。ＯＴＰ２４は、トリミング信号Ｓｔｒｉｍをセレクタ１３に出力する。
【００３６】
比較例のアナログ半導体集積回路２００では、４つのＯＴＰ（ＯＴＰ２１〜２４）を設けているが、他の構成例でもよい。例えば、各トリミングデータでの直線近似式を算出し、各直線近似式のデータを第１のＯＴＰに書き込み、補正用のトリミングデータを第２のＯＴＰに書き込んでもよい。いずれの場合でも、比較例のアナログ半導体集積回路では、２つ以上のＯＴＰが搭載される。
【００３７】
次に、テスト工程において温度とトリミングデータを可変して測定された基準電圧発生回路の出力電圧（基準電圧）について説明する。図６は、各トリミングデータでの温度と基準電圧の関係を示す特性図である。この特性図は、例えば、テストレジスタ１４で作成された複数種類の測定データテーブル等をもとにして作成される。ここでは、複数種類の測定データテーブルをテストレジスタ１４で作成しているが、アナログ半導体集積回路１００の他の回路や外部で作成してもよい。
【００３８】
図６に示すように、選択したトリミングデータ（選択された可変抵抗の抵抗値）での温度に対する出力値である基準電圧Ｖｒｅｆの関係は、一次直線に近似して以下のように表すことができる。
【００３９】
ｙ＝ａ×＋ｂ・・・・・式（１）
なお、ａは傾き、×は温度、ｙは出力値である基準電圧Ｖｒｅｆ、ＴＬは最低保障温度、ＴＨは最高保障温度、ＴＭは中間温度である。最低保障温度と最高保障温度は、アナログ半導体集積回路のチップが動作しているときの温度のことである。例えば、最低保障温度ＴＬは-４０℃、最高保障温度ＴＨは１２０℃に設定される。中間温度ＴＭは室温２０℃である。
【００４０】
ここでは、トリミングデータＴＤ０の場合、傾きａはマイナスの値を有する。トリミングデータＴＤｍの場合、傾きａはプラスの値を有する。２Ｋ＝ｍ種類のトリミングデータから傾きａが一定或いは略一定となるトリミングデータを探索し、例えばトリミングデータＴＤｊを選択する。このトリミングデータＴＤｊは、基準電圧発生回路２のトリミングデータとして使用される。
【００４１】
次に、データビット列が４ビットの場合でのデータ処理回路の具体的な動作について図７及び図８を参照して説明する。図７は、第１のデータ処理例を示す図である。図８は、第２のデータ処理例を示す図である。
【００４２】
１回目の書き込みのときに、例えば、ＯＴＰ１１のデータビット列に最低保障温度ＴＬでのテストで使用された複数のトリミングデータの１つであるデータ“００１０”が書き込まれる。第１のデータ処理例では、温度特性平坦化に用いる補正値としてのトリミングデータが“１１００”と算出される。第２のデータ処理例では、温度特性平坦化に用いる補正値としてのトリミングデータが“１０１０”と算出される。
【００４３】
図７に示すように、第１のデータ処理例では、１回目の書き込みのときに、ＯＴＰ１１のデータビット列に最低保障温度ＴＬでのテストで算出されたデータ“００１０”が書き込まれる。温度特性平坦化に用いる補正値としてのトリミングデータが“１１００”と算出されている。２回目書き込みのとき、データビットＤ［３］に“１”のデータを書き込み、データビットＤ［２］に“１”のデータを書き込む。１回目の書き込みのときにデータビットＤ［１］にデータ“１”が既に書き込まれているので、データ“１”を変更してデータ“０”にすることができない。このため、パリティビットＰ［１］にデータ“１”を書き込む。
【００４４】
２回目の書き込みのときに、トリミングデータ “１１００”を書き込むことができないので、パリティデータ（“０１０”）に基づいてエラー訂正回路１５がエラー訂正を実行する。具体的には、データビットＤ［１］のデータ“１”を“０”にエラー訂正する。エラー訂正されたデータビット列のデータは、復号回路１７でトリミングデータ“１１００”として読み出される。
【００４５】
図８に示すように、第２のデータ処理例では、１回目の書き込みのときに、ＯＴＰ１１のデータビット列に最低保障温度ＴＬでのテストで算出されたデータ“００１０”が書き込まれる。温度特性平坦化に用いる補正値としてのトリミングデータが“１０１０”と算出されている。２回目書き込みのとき、フラグビットＦＬＧにデータ“１”を書き込み、データビットＤ［２］に“１”のデータを書き込み、データビットＤ［０］に“１”のデータを書き込む。１回目の書き込みのときにデータビットＤ［１］にデータ“１”が既に書き込まれているので、データ“１”を変更してデータ“０”にすることができない。パリティビットＰ［１］にデータ“１”を書き込み、パリティビットＰ［０］にデータ“１”を書き込む。
【００４６】
フラグビットＦＬＧのデータ“１”に基づいて、符号反転回路１６がデータビット列及びパリティビットのデータを符号反転して“１０００１００”とする。パリティデータ（“１００”）に基づいてエラー訂正回路１５がエラー訂正を実行する。具体的には、データビットＤ［１］のデータ“１”を“０”にエラー訂正する。符号反転及びエラー訂正されたデータビット列のデータは、復号回路１７でトリミングデータ“１０１０”として読み出される。
【００４７】
本実施形態では、アナログ半導体集積回路１００に搭載される基準電圧発生回路２のトリミング補正（データ処理回路１による温度特性平坦化）に適用しているが必ずしもこれに限定されるものではない。例えば、基準電流発生回路のトリミング補正などにも適用することができる。
【００４８】
上述したように、本実施形態のアナログ半導体集積回路１００では、データ処理回路１、基準電圧発生回路２、アナログコア３、コントローラ４、及び入出力部５が設けられる。データ処理回路１は、ＯＴＰ１１、データ処理部１２、セレクタ１３、及びテストレジスタ１４が設けられる。ＯＴＰ１１は、フラグビット、データビット列、及びパリティビットから構成される。データビット列は、１回目の書き込みと２回目の書き込みのときにデータが書き込まれる。フラグビットとパリティビットは、２回目の書き込みの時にデータが書き込まれる。エラー訂正回路１５はデータビット列のデータをエラー訂正する。符号反転回路１６は、データビット列及びパリティビットのデータを符号反転する。
【００４９】
このため、温度特性平坦化に用いる補正値としてのトリミングデータをデータ処理回路１から基準電圧発生回路２に出力することができる。しかも、アナログ半導体集積回路１００に設けるＯＴＰが１つだけである。したがって、アナログ半導体集積回路１００のチップサイズを従来よりも縮小化でき、アナログ半導体集積回路１００のコストダウンを達成することができる。
【００５０】
本発明のいくつかの実施形態を説明したが、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５１】
１  データ処理回路
２  基準電圧発生回路（バンドギャップリファレンス回路）
３  アナログコア
４  コントローラ
５  入出力部
１１、２１〜２４  ＯＴＰ（Ｏｎｅ  Ｔｉｍｅ  Ｐｒｏｇｒａｍ）
１２  データ処理部
１３  セレクタ
１４  テストレジスタ
１５  エラー訂正回路
１６  符号反転回路
１７  復号回路
５０  測定器
１００、２００  アナログ半導体集積回路
ＡＭＰ１、ＡＭＰ２  増幅回路
ＢＴ１、ＢＴ２、ＭＴ１、ＭＴ２  トランジスタ
Ｎ１〜Ｎ５  ノード
Ｒ１〜Ｒ３  抵抗
Ｓｏｕｔ  出力信号
Ｓｓｇ１  制御信号
Ｓｔｒｉｍ  トリミング信号
Ｓｔｔｒ  テストトリミング信号
ＴＤ０、ＴＤｉ、ＴＤｍ−１  トリミングデータ
ＴＨ  最高保障温度
ＴＬ  最低保証温度
ＴＭ  中間温度
Ｖｄｄ  高電位側電源
ＶＲ１、ＶＲ２  可変抵抗
Ｖｒｅｆ  基準電圧
Ｖｓｓ  低電位側電源（接地電位）
【図１】
2018032672.tif 000003
【図２】
2018032672.tif 000004
【図３】
2018032672.tif 000005
【図４】
2018032672.tif 000006
【図５】
2018032672.tif 000007
【図６】
2018032672.tif 000008
【図７】
2018032672.tif 000009
【図８】
2018032672.tif 000010