(57)【要約】【課題】  ΔΣ変調による矩形波信号の信号品質を維持したまま直流および低周波成分を除去することができるデジタルフィルタ、信号処理装置および通信機を提供する。【解決手段】  バンドパスΔΣ変調をされた信号を、信号のサンプル間に０を挿入し所定のサンプルレートにアップサンプリングして、この信号のサンプル間に０を挿入することでアップサンプリング信号を生成するアップサンプラ２１と、アップサンプラ２１からの現時点のアップサンプリング信号と、奇数サンプル前のアップサンプリング信号との減算を行って、バンドパスΔΣ変調をされた信号の直流成分および直流付近の周波数帯域を減衰させる遅延器２２と減算器２３とを備える。【選択図】  図３
2018195970.tif 000002
【特許請求の範囲】
【請求項１】
バンドパスΔΣ変調をされた信号を、信号のサンプル間に０を挿入し所定のサンプルレートにアップサンプリングすることでアップサンプリング信号を生成するアップサンプル部と、
前記アップサンプル部からの現時点のアップサンプリング信号と、奇数サンプル前のアップサンプリング信号との減算を行って、バンドパスΔΣ変調をされた信号の直流成分および直流付近の周波数帯域を減衰させる演算手段と、
を備えることを特徴とするデジタルフィルタ。
【請求項２】
前記演算手段は、
前記アップサンプル部からのアップサンプリング信号を奇数サンプル遅延する遅延部と、
前記アップサンプル部からのアップサンプリング信号と、前記遅延部からの遅延したアップサンプリング信号とを基に減算を行い、バンドパスΔΣ変調をされた信号の直流成分および直流付近の周波数帯域を減衰させる演算部と、
を備えることを特徴とする請求項１に記載のデジタルフィルタ。
【請求項３】
前記演算部は、前記アップサンプル部のアップサンプリング信号から、前記遅延部の遅延したアップサンプリング信号を減算する、
ことを特徴とする請求項２に記載のデジタルフィルタ。
【請求項４】
入力信号のバンドパスΔΣ変調をする変換部と、
前記変換部からのバンドパスΔΣ変調をされた信号を、信号のサンプル間に０を挿入し所定のサンプルレートにアップサンプリングすることでアップサンプリング信号を生成するアップサンプル部と、
前記アップサンプル部からの現時点のアップサンプリング信号と、奇数サンプル前のアップサンプリング信号との減算を行って、バンドパスΔΣ変調をされた信号の直流成分および直流付近の周波数帯域を減衰させる演算手段と、
を備えることを特徴とする信号処理装置。
【請求項５】
バンドパスΔΣ変調をされた信号を、信号のサンプル間に０を挿入し所定のサンプルレートにアップサンプリングすることでアップサンプリング信号を生成するアップサンプル部と、
前記アップサンプル部からの現時点のアップサンプリング信号と、奇数サンプル前のアップサンプリング信号との減算を行って、バンドパスΔΣ変調をされた信号の直流成分および直流付近の周波数帯域を減衰させる演算手段と、
前記演算手段からの信号からアナログの信号を取り出すアナログ部と、
を備えることを特徴とする通信機。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、デジタル信号を処理する際に利用されるデジタルフィルタ、このデジタルフィルタを用いた信号処理装置および通信機に関する。
【背景技術】
【０００２】
デジタル信号をアナログ信号に変換するＤ／Ａ変換器は、動作速度が速く、量子化ビットが大きな部品ほど高価である。このために、装置を低コスト化し、一般普及するには、Ｄ／Ａ変換器の削減が効果的である。Ｄ／Ａ変換を行う専用部品を用いないで様々な信号を生成する技術の１つとして、ΔΣ（デルタシグマ）変調器が知られている（例えば、特許文献１参照。）。
【０００３】
ΔΣ変調を用いると、希望波信号を単純な矩形波に変換することができる。このため、２値しか表現できないスイッチ回路、例えばマイクロコンピュータの汎用出力ポートや、高速なＳＥＲＤＥＳ（シリアライザ／デシリアライザ）出力ポートなど、様々なデジタル回路の出力回路から、希望波信号を生成することができる。しかも、ノイズシェーピングによって希望波周辺帯域の雑音レベルを選択的に減衰させることができる。このため、希望波帯域だけを通過させる適当なフィルタ回路を用いて、良好な信号対雑音比を維持したまま信号を復元できる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−６０５６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、先に述べたΔΣ変調を利用する場合には、次の課題がある。バンドパス型ΔΣ変調器は、ΔΣ変調においてサンプリング周波数に対して希望波信号の周波数が比較的高い場合に用いられる。しかし、バンドパス型ΔΣ変調器では、変換後の矩形波信号に直流成分または直流に近い低周波信号が高い頻度で現れる。
【０００６】
このために、バンドパス型ΔΣ変調では、スイッチ回路とフィルタ回路の伝送路、またはフィルタ回路の前に増幅器によって矩形波信号を増幅する場合は、スイッチ回路と増幅器、および増幅器とフィルタ回路の間の伝送路に、直流および直流付近の帯域を伝送できる回路を用いる必要がある。この制約のために、高速な信号を信号品質を維持したまま伝播できる交流結合の回路を用いることができず、無線機送信信号の生成などへ適用する妨げとなっている。
【０００７】
この発明の目的は、前記の課題を解決し、ΔΣ変調による矩形波信号の信号品質を維持したまま直流および低周波成分を除去することができるデジタルフィルタ、信号処理装置および通信機を提供することにある。
【課題を解決するための手段】
【０００８】
前記の課題を解決するために、請求項１の発明は、バンドパスΔΣ変調をされた信号を、信号のサンプル間に０を挿入し所定のサンプルレートにアップサンプリングすることでアップサンプリング信号を生成するアップサンプル部と、前記アップサンプル部からの現時点のアップサンプリング信号と、奇数サンプル前のアップサンプリング信号との減算を行って、バンドパスΔΣ変調をされた信号の直流成分および直流付近の周波数帯域を減衰させる演算手段と、を備えることを特徴とするデジタルフィルタである。
【０００９】
請求項１の発明では、デジタルフィルタがアップサンプル部と演算手段とを備えている。アップサンプル部は、バンドパスΔΣ変調をされた信号を、信号のサンプル間に０を挿入し所定のサンプルレートにアップサンプリングする。演算手段は、アップサンプル部からの現時点のサンプルの信号と、奇数サンプル前の信号との減算を行って、バンドパスΔΣ変調をされた信号の直流成分および直流付近の周波数帯域を減衰させる。
【００１０】
請求項２の発明は、請求項１に記載のデジタルフィルタにおいて、前記演算手段は、前記アップサンプル部からのアップサンプリング信号を奇数サンプル遅延する遅延部と、前記アップサンプル部からのアップサンプリング信号と、前記遅延部からの遅延したアップサンプリング信号とを基に減算を行い、バンドパスΔΣ変調をされた信号の直流成分および直流付近の周波数帯域を減衰させる演算部と、を備えることを特徴とする。
【００１１】
請求項３の発明は、請求項２に記載のデジタルフィルタにおいて、前記演算部は、前記アップサンプル部のアップサンプリング信号から、前記遅延部の遅延したアップサンプリング信号を減算する、ことを特徴とする。
【００１２】
請求項４の発明は、入力信号のバンドパスΔΣ変調をする変換部と、前記変換部からのバンドパスΔΣ変調をされた信号を、信号のサンプル間に０を挿入し所定のサンプルレートにアップサンプリングすることでアップサンプリング信号を生成するアップサンプル部と、前記アップサンプル部からの現時点のアップサンプリング信号と、奇数サンプル前のアップサンプリング信号との減算を行って、バンドパスΔΣ変調をされた信号の直流成分および直流付近の周波数帯域を減衰させる演算手段と、を備えることを特徴とする信号処理装置である。
【００１３】
請求項４の発明では、信号処理装置に対して請求項１のデジタルフィルタを適用している。つまり、変換部からのバンドパスΔΣ変調をされた信号を、アップサンプル部に加えている。
【００１４】
請求項５の発明は、バンドパスΔΣ変調をされた信号を、信号のサンプル間に０を挿入し所定のサンプルレートにアップサンプリングすることでアップサンプリング信号を生成するアップサンプル部と、前記アップサンプル部からの現時点のアップサンプリング信号と、奇数サンプル前のアップサンプリング信号との減算を行って、バンドパスΔΣ変調をされた信号の直流成分および直流付近の周波数帯域を減衰させる演算手段と、前記演算手段からの信号からアナログの信号を取り出すアナログ部と、を備えることを特徴とする通信機である。
【００１５】
請求項５の発明では、通信機に対して請求項１のデジタルフィルタを適用している。つまり、アナログ部は演算手段の信号からアナログの信号を取り出す。
【発明の効果】
【００１６】
請求項１の発明によれば、バンドパスΔΣ変調をされた信号に対して、０挿入によるアップサンプリングを行い、さらにアップサンプリング信号と、奇数サンプル前のアップサンプリング信号との減算をすることで、バンドパスΔΣ変調をされた信号に含まれる、ＤＣおよび低周波成分を除去することができる。
【００１７】
請求項２および請求項３の発明によれば、バンドパスΔΣ変調をされた信号に対して、アップサンプル部による０挿入によるアップサンプリングを行い、さらに、遅延部と演算部とによりアップサンプリング信号の遅延と減算とをすることで、バンドパスΔΣ変調をされた信号に含まれる、ＤＣおよび低周波成分を除去することができる。
【００１８】
請求項４の発明によれば、変換部からのバンドパスΔΣ変調をされた信号に対して、０挿入によるアップサンプリングを行い、さらにアップサンプリング信号と、奇数サンプル前のアップサンプリング信号との減算をする。これにより、バンドパスΔΣ変調をされた信号に含まれる、ＤＣおよび低周波成分を除去するので、ＤＣオフセットが無くなり、回路を正常に動作させることができる。さらに、ＳＮ比（信号対雑音比）の劣化、歪の発生を抑制することができる。
【００１９】
請求項５の発明によれば、アナログ部へ信号を出力する以前に、バンドパスΔΣ変調をされた信号に対して、０挿入によるアップサンプリングを行い、さらにアップサンプリング信号と、奇数サンプル前のアップサンプリング信号との減算をする。これにより、バンドパスΔΣ変調をされた信号に含まれる、ＤＣおよび低周波成分を除去する。この結果、アナログ部において矩形波伝送を行う際には、超高帯域の回路を不要にすることができる。
【図面の簡単な説明】
【００２０】
【図１】この発明の実施の形態１による信号処理装置を示す構成図である。
【図２】バンドパスΔΣ変調による変調信号を示す図である。
【図３】デジタルフィルタを示す構成図である。
【図４】デジタルフィルタでの処理を示す図である。
【図５】微分回路の次数とデジタルフィルタの特性を示す図である。
【図６】この発明の実施の形態２による無線機を示す構成図である。
【発明を実施するための形態】
【００２１】
次に、この発明の各実施の形態について、図面を用いて詳しく説明する。
【００２２】
（実施の形態１）
この実施の形態による信号処理装置の一例を図１に示す。この信号処理装置は、バンドパス（ＢＰ）ΔΣ（デルタシグマ）変換器１０とデジタルフィルタ（ＨＰＦ）２０とを備えている。
【００２３】
バンドパスΔΣ変換器１０は、ｎｂｉｔ（ビット）の入力信号をバンドパスΔΣ変調して、１ビットのパルス列から成るバンドパスΔΣ変調信号を生成する。バンドパスΔΣ変調は、１ｂｉｔ（あるいは、たかだか数ｂｉｔ程度）の出力で、大きなＳＮＲ（Ｓｉｇｎａｌ  ｔｏ  Ｎｏｉｓｅ  Ｒａｔｉｏ：信号対雑音比）や帯域を確保でき、回路を簡素化できる。バンドパスΔΣ変換器１０は、生成したバンドパスΔΣ変調信号をデジタルフィルタ２０に送る。
【００２４】
デジタルフィルタ２０は、マルチレートハイパスフィルタ（Ｍｕｌｔｉｒａｔｅ  Ｈｉｇｈ  Ｐａｓｓ  Ｆｉｌｔｅｒ：）である。デジタルフィルタ２０は、バンドパスΔΣ変換器１０からのバンドパスΔΣ変調信号を入力信号とする。バンドパスΔΣ変調をされた変調信号は、先に述べたように、大きなＳＮＲや帯域を確保でき、回路構成を簡素化できる。しかし、バンドパスΔΣ変調では、図２に示すように、ＤＣ（直流）、およびＤＣに近い低周波成分のレベルが大きくなる。そこで、デジタルフィルタ２０は、バンドパスΔΣ変調信号に含まれるＤＣおよび低周波成分を除去する。
【００２５】
このために、デジタルフィルタ２０は、図３に示すように、アップサンプラ２１と、遅延器２２と、減算器２３とを備えている。
【００２６】
アップサンプラ２１は、前段のバンドパスΔΣ変換器１０からのバンドパスΔΣ変調信号であり、サンプリング周波数ｆｓでサンプリングをされたバンドパスΔΣ変調信号を入力とする。アップサンプラ２１は、このバンドパスΔΣ変調信号に対して次の処理を行う。まず、アップサンプラ２１は、バンドパスΔΣ変調信号のサンプリング周波数ｆｓを整数ｍで増加させたアップサンプリング周波数ｍ・ｆｓで、バンドパスΔΣ変調信号をアップサンプリングする。この実施の形態では、整数ｍを２として、アップサンプリング周波数を２ｆｓとしている。
【００２７】
つまり、アップサンプラ２１は、サンプリング周波数ｆｓのサンプルに対して、図４に示すように、アップサンプリング周波数２ｆｓによるアップサンプリングで、Ａ信号に０（ゼロ）を挿入していく。図４では、Ａ信号（図３）がアップサンプラ２１に入力される入力信号、つまり、バンドパスΔΣ変調をされた変調信号を示している。Ａ信号のＸ１、Ｘ２、Ｘ３はサンプリング周波数ｆｓでサンプリングされた各サンプルを表し、サンプル値は０または１である。また、Ｂ信号（図３）は、アップサンプラ２１から出力されるアップサンプリング信号であり、アップサンプリングによりアップサンプラ２１が０（ゼロ）を挿入した状態を表している。
【００２８】
このように、アップサンプラ２１は、サンプリング周波数ｆｓをアップサンプリング周波数２ｆｓによるアップサンプリングにより、サンプルとサンプルとの間に０（ゼロ）を挿入する。結果、図４に示すようにサンプルＸ１、Ｘ２、Ｘ３に続いて０（ゼロ）が挿入される。
【００２９】
遅延器２２は、アップサンプラ２１からのアップサンプリング信号を遅延して出力する。遅延器２２による遅延量は奇数のサンプル時間に設定されている。これにより、遅延器２２は、アップサンプリング信号であるＢ信号を、奇数のサンプル時間だけ遅延して遅延信号を減算器２３に送る。この実施の形態では、遅延量を３サンプルとしている。つまり、遅延器２２は、アップサンプラ２１からのアップサンプリング信号を３サンプル遅延して遅延信号を生成する。これにより、遅延器２２は、アップサンプラ２１からのアップサンプリング信号と、生成する遅延信号との一方が０になるような遅延信号を生成している。
【００３０】
減算器２３は、遅延器２２と共に奇数次微分回路を形成する。減算器２３は、アップサンプラ２１からのアップサンプリング信号（Ｂ信号）から、遅延器２２からの遅延信号を差し引く減算つまり微分を行う。この様子を先の図４のＣ信号に示す。Ｃ信号は減算器２３での処理を説明するためのものである。減算器２３に入力される遅延器２２からの遅延信号は、減算器２３に対する信号の入力時点で、３サンプルの遅延をしている。したがって、矢印Ｃ１で示す減算では、アップサンプラ２１からの信号の入力時点、つまり現時点でのサンプルの信号がＸ３である。同時に、遅延器２２からの３サンプル前の信号である０（ゼロ）が現時点で減算器２３に入力されるので、減算結果を示すＤ信号は、Ｘ３になり１ｂｉｔである。また、矢印Ｃ２で示す減算では、現在が０（ゼロ）であり３サンプル前がＸ２であるので、減算結果を示すＤ信号は、−Ｘ２になり１ｂｉｔである。
【００３１】
こうした微分回路は、離散時間フィルタにおいて、最も簡易な構成で実現できるＨＰＦ（Ｈｉｇｈ  Ｐａｓｓ  Ｆｉｌｔｅｒ）である。ここで、減算器２３の次数とデジタルフィルタ２０の特性について図５に示す。サンプリング周波数ｆｓは入力信号のサンプリング周波数である。前段のアップサンプラ２１で２倍のアップサンプリングを行っているため、周波数特性は２ｆｓでレベルが０（ゼロ）になるようなＳｉｎｃ関数特性を伴ったものとなる。この実施の形態では、希望波帯域の中心周波数がｆｓ／４となるため、この帯域の減衰量をなるべく小さくする必要がある。また、遅延器２２と減算器２３とから成る奇数次微分回路は、奇数次数のものでなければ、出力を入力信号のｂｉｔ数と等しくできない。したがって、作成するバンドパスΔΣ変調器に適用できる最も基本的な奇数次微分回路の次数は３となる。なお、アナログフロントエンド回路がより有利となるならば、５次、７次と次数を上げることも可能である。
【００３２】
このように、入力信号のサンプル間に０（ゼロ）が挿入されて、２倍のサンプリングレートにアップサンプリングされたアップサンプリング信号に、遅延器２２と減算器２３とから成る奇数次微分回路が奇数次の微分を行う。つまり、この実施の形態では、３サンプル先に入力された信号と、現時点で入力された信号とを減算するという３次微分を行っている。これにより、減算器２３での演算対象の一方が常に０（ゼロ）となるため、減算器２３からの出力信号のｂｉｔ数を、減算器２３への入力信号のｂｉｔ数と等しくすることができる。減算器２３は、こうした微分で生成した信号、つまり、バンドパスΔΣ変調信号の信号品質を維持したままで、ＤＣおよび低周波成分を除去した信号を、出力信号として次段に送る。
【００３３】
以上が信号処理装置の構成である。次に、この信号処理装置の作用について説明する。この信号処理装置では、バンドパスΔΣ変換器１０が入力信号をバンドパスΔΣ変換して、バンドパスΔΣ変調信号をデジタルフィルタ２０に送る。
【００３４】
デジタルフィルタ２０では、前段が２次のアップサンプラ２１、後段が遅延器２２と減算器２３とから成る奇数次微分回路を形成している。アップサンプラ２１は、入力信号を２倍のサンプリングレートでアップサンプリングをし、サンプル間に０（ゼロ）が挿入された信号を出力する。
【００３５】
減算器２３と遅延器２２とは、アップサンプラ２１からの、０（ゼロ）が挿入された信号に奇数次微分を行う。この結果、演算対象の一方が常に０（ゼロ）となるため、出力信号のｂｉｔ数を入力信号のｂｉｔ数と等しくすることができる。減算器２３は、バンドパスΔΣ変調信号から、ＤＣおよび低周波成分を除去した信号を、次段に出力信号として送る。
【００３６】
こうして、この実施の形態によれば、バンドパスΔΣ変調信号からＤＣおよび低周波成分を除去するので、長いパルス波形が発生することを防ぐことができ、かつ、出力信号のｂｉｔ数を入力信号のｂｉｔ数と等しくすることができる。また、ＤＣオフセットが無くなり、交流結合回路を正常に動作させることができる。さらに、ＳＮ比（信号対雑音比）の劣化、歪の発生を抑制することができる。
【００３７】
（実施の形態２）
この実施の形態による無線機５０の一例を図６に示す。この無線機５０は、信号生成部５１と、バンドパスΔΣ変換器（ＢＰΔΣ）５２と、デジタルフィルタ（ＨＰＦ）５３と、アナログ部５４と、アンテナ５５とを備えている。
【００３８】
信号生成部５１は、無線機５０が送信する信号を生成する。信号生成部５１は、送信信号をｎｂｉｔのパラレル信号に変換してバンドパスΔΣ変換器５２に送る。
【００３９】
バンドパスΔΣ変換器５２は、実施の形態１のバンドパスΔΣ変換器１０と同じである。つまり、バンドパスΔΣ変換器５２は、信号生成部５１からのｎｂｉｔの信号をバンドパスΔΣ変調し、１ビットのパルス列から成るバンドパスΔΣ変調信号を生成する。バンドパスΔΣ変換器５２は、生成したバンドパスΔΣ変調信号をデジタルフィルタ５３に送る。
【００４０】
デジタルフィルタ５３は、実施の形態１のデジタルフィルタ２０と同じである。つまり、デジタルフィルタ５３からのバンドパスΔΣ変調信号では、ＤＣおよびＤＣに近い低周波成分のレベルが大きくなる。そこで、デジタルフィルタ５３は、バンドパスΔΣ変調信号に含まれるＤＣおよび低周波成分を除去する。そして、デジタルフィルタ５３は、入力されたバンドパスΔΣ変調信号と同じ１ｂｉｔの信号をアナログ部５４に送る。
【００４１】
アナログ部５４は、デジタルフィルタ５３からの信号の電力増幅やバンドパスフィルタによるフィルタ処理等を行い、希望波信号を生成する。そして、アナログ部５４は、生成した希望波信号をアンテナ５５に送る。アンテナ５５は、希望波信号を受け取ると、希望波を送信する。
【００４２】
こうして、この実施の形態によれば、アナログ部５４へ出力する以前にデジタルフィルタ５３で低周波成分を除去するので、アナログフロントエンド回路において、矩形波伝送を行う際には超高帯域の回路を不要にすることができる。
【００４３】
以上、この発明の各実施の形態を詳述してきたが、具体的な構成はこの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても、この発明に含まれる。
【符号の説明】
【００４４】
１０  バンドパスΔΣ変換器（変換部）
２０  デジタルフィルタ
２１  アップサンプラ（アップサンプル部）
２２  遅延器（遅延部・演算手段）
２３  減算器（演算部・演算手段）
５０  無線機（通信機）
５１  信号生成部
５２  バンドパスΔΣ変換器
５３  デジタルフィルタ
５４  アナログ部
５５  アンテナ
【図１】
2018195970.tif 000003
【図２】
2018195970.tif 000004
【図３】
2018195970.tif 000005
【図４】
2018195970.tif 000006
【図５】
2018195970.tif 000007
【図６】
2018195970.tif 000008