(57)【要約】      （修正有）【課題】シリアルインタフェースを用いてシリアルデータストリーム内の制御情報を高速に送信する装置および方法を提供する。【解決手段】制御情報（制御コマンドＢ）は、制御情報の受信の後、かつ、データストリームのキャラクタのストップビットＳＰの前において、キャラクタのスタートビットＳＴの直後の所定のビット位置でデータストリームに挿入される。受信機側では、キャラクタのスタートビットが検出され、検出されたスタートビットの直後のキャラクタの所定のビット位置で制御情報がデータストリームから抽出される。【選択図】図３
2018195306.tif 000002
【特許請求の範囲】
【請求項１】
シリアルインタフェースを用いてシリアルデータストリーム内の制御情報を送信する装置であって、
制御情報を受信する受信端子と、
前記制御情報の受信の後でかつ前記データストリームのキャラクタのストップビットの前において、前記キャラクタのスタートビットの直後の所定のビット位置で、前記制御情報を前記データストリームに挿入する接続ユニットと、
を備える装置。
【請求項２】
シリアルインタフェースを用いてシリアルデータストリーム内の制御情報を受信する装置であって、
前記データストリームのキャラクタのスタートビットを検出する検出器ユニットと、
前記検出されたスタートビットの直後の前記データストリームの前記キャラクタの所定のビット位置で、前記データストリームの前記制御情報を抽出する抽出ユニットと、
を備える装置。
【請求項３】
前記接続ユニットは、データソースから前記データストリームのデータを受信するためのさらなる入力端子の解放後、前記制御情報を含むキャラクタ全体を前記データストリームに挿入するように構成された、請求項１に記載の装置。
【請求項４】
前記接続ユニットは、前記データストリームの前記キャラクタの前記スタートビットの後の第１のビット位置で前記制御情報を挿入するように構成された、請求項１に記載の装置。
【請求項５】
前記制御情報は１ビットの長さをもつ、請求項１または２に記載の装置。
【請求項６】
前記制御情報は制御されるデバイスを作動するトリガコマンドを標示する、請求項５に記載の装置。
【請求項７】
前記制御情報は少なくとも２ビットの長さを有し、
前記制御情報は制御されるデバイスをアドレス指定するための第２のビットから始まるアドレス情報を含む、請求項１または２に記載の装置。
【請求項８】
前記シリアルインタフェースは万能非同期送受信機（ＵＡＲＴ）インタフェースである、請求項１から７のいずれかに記載の装置。
【請求項９】
請求項１に記載の装置を含むカメラ装置であって、
前記制御情報を用いて照明を制御するカメラ装置。
【請求項１０】
前記カメラ装置は前記制御情報のシリアル伝送におけるマスター装置として機能する、請求項９に記載のカメラ装置。
【請求項１１】
請求項２に記載の装置を含む照明装置であって、
前記制御情報を用いて前記照明装置の照明を制御する照明装置。
【請求項１２】
シリアルインタフェースを用いてシリアルデータストリーム内の制御情報を送信する方法であって、
前記制御情報を受信することと、
前記制御情報の受信の後でかつ前記データストリームのキャラクタのストップビットの前において、前記キャラクタのスタートビットの直後の所定のビット位置で、前記制御情報を前記データストリームに挿入することと、
を含む方法。
【請求項１３】
シリアルインタフェースを用いてシリアルデータストリーム内の制御情報を受信する方法であって、
前記データストリームのキャラクタのスタートビットを検出することと、
前記検出されたスタートビットの直後の前記データストリームの前記キャラクタの所定のビット位置で、前記データストリームから前記制御情報を抽出することと、
を含む方法。
【請求項１４】
データソースから前記データストリームのデータを受信するためのさらなる入力端子が解放された後、前記制御情報を含むキャラクタ全体を前記データストリームに挿入する、請求項１２に記載の方法。
【請求項１５】
コンピュータ装置の処理手段で実行されると、請求項１２または１３に記載の方法を前記コンピュータ装置に実行させるコンピュータプログラム。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、シリアルインタフェースを介したデータ通信において制御情報を送信する装置および方法に関する。
【０００２】
プロセッサ制御式システムにおける種々の構成要素がインタフェースを通じて相互に通信する。その際、エラーのないデータ通信を行うためには一定の規則を満たす必要がある。
【０００３】
所定のデータ転送速度を得るために、通常は送信機および受信機内の発振器によって一定の基準周波数を発生させる。このとき、送信機および受信機の基準周波数（すなわち実効データ速度）が互いにわずかにずれてデータ伝送エラーが発生することがある。この問題を防ぐために、スタートビットおよびストップビットが使用される。これにより受信機は新しいキャラクタの開始毎に同期し直すようになる。ラインがアイドル状態にある場合は、受信機は、スタートビットのフロントエッジ（例えば、論理レベルが「１」から「０」に変化）を検出するまでラインを監視する。上記検出時点は開始トリガとして使用することができ、検出後は連続したキャラクタの予想ビット毎に所定の時間間隔でラインのクエリまたはサンプリングが行われる。このとき、受信機はクエリの時点をビット同士の中間に一致するように設定する。その結果、例えば、データビット０はスタートビットのフロントエッジから１．５ビット後の時点でクエリされ、データビット１はスタートビットのフロントエッジから２．５ビット後の時点でクエリされる。ストップビットに達すると、受信機は「自由実行」を開始し、次のスタートビットまで待機する。
【０００４】
ストップビットは伝送路上で所定の論理レベルを確保する必要がある。具体的には、キャラクタの最終ビットの論理レベルが「０」である場合、受信機はこの最終ビットを直後に続く可能性のある次のキャラクタのスタートビットと区別できなくなることがある。したがって、各スタートビット（例えば、論理レベル「１」）の前には常に反対のレベル（例えば、論理レベル「０」）がくる必要がある。ストップビットによってこれが保証される。アイドル状態ではラインは同一レベルにあるため、この方法は長い伝送休止後にも用いることができる。受信機はキャラクタが続いている間のみ送信機に実質的に同期して動作し、各キャラクタの終了時にこの同期を中止する。このため、この伝送方式は非同期動作と呼ばれる。
【０００５】
また、ストップビットによって受信装置が最後に受信したキャラクタを処理するための遅延時間が与えられる。このために、１．５ビットや２ビットの長さのストップビットが使用される。
【０００６】
また、データビットに加えていわゆるパリティビットが送信される場合がある。このパリティビットによりエラー制御を簡単に行うことができる。偶数パリティが用いられる場合は、送信されるキャラクタが論理レベル「１」に設定された奇数のビットを有するならば、送信機はパリティビットを例えば論理レベル「１」に設定する。一方、キャラクタが偶数のビットを有する場合は、パリティビットは論理レベル「０」に設定される。ここで受信機は同様のルールに基づいて、受信したパリティビットの論理レベルが受信したデータビットのパリティを正しく反映しているかどうかをチェックする。これにより、伝送中にデータビットのいずれかにエラーが生じた場合、そのエラーを受信機で検出することができる。
【０００７】
このような非同期シリアルインタフェースの例として、デジタルシリアルインタフェースを具現化した電子回路である万能非同期送受信機（Universal Asynchronous Receiver Transmitter：ＵＡＲＴ）インタフェースがある。このインタフェースとして、スタンドアロンの電子部品（例えば、ＵＡＲＴチップまたは素子）や、より高集積の部品（例えば、マイクロコントローラ）の機能ブロックがある。ＵＡＲＴインタフェースはデータラインを介してデータを送受信する機能を有すると共に、パーソナルコンピュータ（ＰＣ）およびマイクロコントローラにおけるシリアルインタフェースの規格をなす。また、産業分野においてこのインタフェースは様々なインタフェース（例えば、ＲＳ−２３２やＥＩＡ−４８５）と共に広く普及している。
【０００８】
ＵＡＲＴインタフェースにおいて、データはシリアルデジタルデータストリームとして送信される。このシリアルデジタルデータストリームは、スタートビット、５ビットから最大９ビットのデータビット、伝送エラーを検出するためのオプションのパリティビット、およびストップビットからなる固定フレームを含んでいる。ストップビットをビットの標準伝送時間の１．５倍または２倍に伸長して、受信機が受信データのクロック用の同期時間を確保できるようにすることもできる。
【０００９】
ＵＡＲＴインタフェースの主な具体形態として、マイクロコントローラやコンピュータ内の通信部品、スタンドアロンの集積回路、フィールドプログラマブルゲートアレイ（Field Programmable Gate Array：ＦＰＧＡ）内の統合用ハードウェア記述言語形式の）チップセット内の部分機能、およびプログラムシーケンスとしてのみ提供されて所定の入出力ピンを直接駆動する、いわゆる「ソフトウェアＵＡＲＴ」がある。送受信されるデータの大部分は、例えばＣＰＵの外部のバスを介して並列にＵＡＲＴに伝送される。
【００１０】
制御されるデバイス（以下、制御デバイス）の場合は、多くの場合制御情報（例えば、トリガパルス等）をできるだけ速く送信して制御情報の送信と制御デバイスのトリガリングまたは作動との間の遅延をできるだけ少なくする必要がある。このようにして、例えば照明装置がカメラ装置のトリガによって制御される。この場合、従来は要求される高速トリガパルスを追加のラインを介して送信していたため、複雑さが増すと共により大きい空間が必要となっていた。
【００１１】
したがって、複雑さと寸法を極力低減するために、追加ラインなしに高速トリガパルスおよび他の制御情報の送信を実現できることが望まれる。例えば、１つのラインのみを介したデータ通信が標準のＵＡＲＴプロトコルを用いて２つのマイクロコントローラ（カメラおよび照明）間で行われている場合にこれが望まれる。
【００１２】
したがって本発明の目的は、制御情報をシリアルデータラインを介してほとんど遅延なく転送できるインーフェースを提供することである。
【００１３】
本発明によれば、上記目的は、請求項１、２に記載の装置、請求項８に記載のカメラ装置、請求項１０に記載の照明装置、請求項１１、１２に記載の方法、および請求項１３に記載のコンピュータプログラムによって達成される。
【００１４】
その結果、制御情報（例えば、トリガパルス）の受信およびデータストリームへの挿入または統合は、前記制御情報の受信に続くキャラクタのスタートビットの直後でかつ前記キャラクタのストップビットの前の所定のビット位置で行われる。受信機側すなわち制御デバイスでは、前記データストリームのキャラクタのスタートビットが検出されて、前記制御情報が前記データストリームから抽出されるが、これは前記検出されたスタートビットの直後の前記データストリームの前記キャラクタの所定のビット位置で行われる。このようにして前記制御情報の送信が前記データストリームのキャラクタの少なくとも１つのビット位置を用いて行われ、それにより標準的なシリアルインタフェース通信の効果を全て保ったまま、前記制御情報によって決定される１つまたは複数のコマンドを実質的により高速に実行することができる。したがって、前記データストリームに追加の入力端子を接続することによって、前記制御情報の送信を次に送信されるキャラクタの期間に先行して行うことができ、前記制御情報が受信側に供給されるまでの遅延時間（待機時間）を実質的に短くすることができる。
【００１５】
第１の有益な開発によれば、前記データストリームの前記キャラクタの前記スタートビットの後の前記第１のビット位置で、前記制御情報が例えば接続ユニットによって挿入される。これにより前記制御情報の極力速い送信を容易に実現できる。具体的には、受信側での前記制御情報の検出が、１０ビット後（つまり前記データストリームの次のキャラクタの送信終了後）ではなく、先行して２ビット（前記キャラクタのスタートビットおよび第１のデータビット）後に行われる。これにより、前記制御情報の送信時間が例えば８７マイクロ秒から約１８マイクロ秒に短縮される。
【００１６】
第２の有益な開発によれば、前記制御情報の長さは１ビットである。このもっとも簡素な実施形態の場合、前記データストリームの１つのキャラクタビットのみを用いて、１つのデバイスを前記データラインの他端で制御することができる。
【００１７】
第３の有益な開発によれば、前記制御情報は制御デバイスを作動させるトリガコマンドを標示する。これにより待機時間の短いトリガリングが可能になる。したがって、例えば、標準のＵＡＲＴ通信インタフェースに入力端子（入力ピン）を追加してトリガコマンドの処理を促進することができる。
【００１８】
第４の有益な開発によれば、前記制御情報は少なくとも２ビットの長さを有すると共に、制御デバイスをアドレス指定するための第２のビットから始まるアドレス情報を含む。この手段により、複数のデバイスでもデータラインが１つのみのシリアルインタフェースを介して制御することが可能であり、目下制御されるデバイスを前記データストリーム内で送信された前記アドレス情報によって（例えば、アドレスデコーダを用いて）選択することができる。
【００１９】
第５の有益な開発によれば、前記カメラ装置は前記制御情報の前記シリアル伝送におけるマスター装置として機能する。これにより、前記カメラ装置は前記シリアルインタフェースを用いて照明機能を高速に制御する。
【００２０】
上記目的を達成するために提案される装置の構成要素を具現するものとして、ディスクリート回路、集積回路（例えば、特定用途向け集積回路（Application-Specific Integrated Circuit：ＡＳＩＣ））、プログラマブル回路（例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ））がある。これらは個別にまたは全体として機能する。特に、前記カメラ装置はインタフェース機能が向上した中心要素としてＦＰＧＡを含む。さらに、方法についての請求項に記載の工程を具現するものとしてソフトウェアプログラムまたはソフトウェアルーチンがあり、これによってマイクロコントローラのプロセッサが制御されて前記工程が実行される。
【００２１】
以下、本発明を好適な実施形態に基づいて図面を参照しつつより詳細に説明する。
図１は、第１の実施形態による、カメラ装置と照明装置との間の通信用シリアルデータ伝送システムの模式的ブロック図を示す。
図２は、シリアルデジタルデータ伝送の波形による模式的タイムチャートを示す。
図３は、第２の実施形態による送信側伝送ユニットの模式的ブロック図を示す。
図４は、第２の実施形態による受信機側伝送ユニットの模式的ブロック図を示す。
【００２２】
以下の実施形態では、マイクロコントローラにより実行される、ＵＡＲＴインタフェースを介したカメラ装置による照明装置の高速かつ簡素な制御について説明する。説明では特に、追加の入力端子（入力ピン）を介して検出される、短い（したがって高速の）コマンドによるシリアル標準通信インタフェース（例えば、ＵＡＲＴ）の向上が示される。利用できる通信ラインは１つのみであるため、カメラはマスターとして動作することが好ましい。各実施形態において通信はＵＡＲＴインタフェースを介して行われるが、これは、このインタフェースが広く普及している標準インタフェースであって、そのプロトコルは既に多くのマイクロコントローラに統合されているため特にプログラミングする必要がないからである。
【００２３】
図１に第１の実施形態による統合制御機構を用いたデータ通信用のシリアルデータ伝送システムの模式的ブロック図を示す。このシステムは、（例えば監視用の産業用カメラ等の）カメラ装置１０と発光ダイオード（ＬＥＤ）２７で構成される（例えば制御可能な光源等の）照明装置２０との間の伝送システムである。図１には第１の実施形態の機能の説明に必要と思われる構成要素のみ示しており、簡明のためにその他の補足機能等についての構成要素は示していない。
【００２４】
カメラ装置１０はプログラマブル回路（ＦＰＧＡ）１４を備えている。この回路１４は、第１の実施形態の所望の機能に応じてプログラムされる。これにより、回路１４はトリガ発生手段１３を有する。手段１３は、バイナリ制御コマンドＢを含むトリガワードをトリガ信号としてＵＡＲＴインタフェースファンクション１５に送信する。この送信は、マニュアル制御や、プログラム制御や、センサ制御式のトリップファンクションに応じて行われる。なお、ファンクション１５もまた回路１４で実行される。また、統合ＵＡＲＴインタフェースファンクション１５は、（同じく回路１４に統合された）マイクロコントローラ（μＣ）１１から（このＵＡＲＴインタフェースを介して出力される）バイナリデータＤを供給される、あるいは外部から受信したデータＤをマイクロコントローラ１１に転送する。
【００２５】
第１の実施形態におけるＵＡＲＴインタフェースファンクション１５の動作は、マイクロコントローラ１１とトリガ発生手段１３とが個別に選択的にＵＡＲＴインタフェースファンクション１５を用いるように行われる。これを実現するために、マイクロコントローラ１１は例えば（トリガ発生手段１３等から）供給される許可信号Ｆに基づいてＵＡＲＴインタフェースファンクション１５を解除して、トリガ発生手段１３によるファンクション１５の使用を可能にする。
【００２６】
このようにトリガ等の制御コマンドＢはマイクロコントローラ１１の既存のデータ内には挿入されない。しかし、トリガ発生手段１３がトリガワードを供給することで、自律的にＵＡＲＴインタフェースファンクション１５に対して制御コマンドＢを含むトリガワードを送信させる。トリガワードはトリガの作動に対応するビット（例えばスタートビットおよび制御コマンドＢの第１のビット）を含む。他のビットは未使用のままか、または例えば初期の段階で決定された補足情報（例えば、「点灯してください」、「エラーの状態を送ってください」、等）を含んでいる。
【００２７】
許可信号Ｆが供給されることにより、マイクロコントローラ１１は、ＵＡＲＴインタフェースファンクション１５が一時的に解除されて制御情報（例えば、トリガ）が送信されるように制御される。次いで伝送システムは制御モードすなわちデータ通信の行われないモードになり、制御情報は随時直接送信可能になる。このモード以外では、制御情報は必ず次のデータバイトに挿入され、待機時間が生じる。
【００２８】
トリガ発生手段１３により作成された制御コマンドＢを含むトリガワードは、ＵＡＲＴインタフェースファンクション１５の解除後、バイナリデータＤのシリアルデータストリームの後に挿入される。その結果、ＵＡＲＴインタフェースのシリアル出力ビットストリームは統合制御コマンドＢを含むデータワードで構成される。
【００２９】
回路１４はＵＡＲＴインタフェースファンクションを介して、カメラ装置１０の接触端子である多目的インタフェース（例えば汎用入出力インタフェース（General Purpose Input/Output Interface：ＧＰＩＯ）等）に接続される。入力または出力インタフェースとしての該多目的インタフェースの作用は回路１４によって任意にプログラム可能である。
【００３０】
多目的インタフェースを介して出力された統合制御コマンドＢを含むデータＤはデータライン１００を通じてシリアルデータストリームとして照明装置２０に転送される。照明装置２０において、データＤはマイクロコントローラ２１に統合されたＵＡＲＴインタフェースファンクション２５に供給され、適当な処理（例えば、ＬＥＤ２７の明るさや輝度の調整等）に供される。これに先立って、統合制御コマンドＢが適当な抽出または分岐ファンクションによってデータストリームから分離され、マイクロコントローラ２１の入出力インタフェース２２に供給される。この抽出または分岐ファンクションを許可信号Ｆまたは許可信号Ｆから派生した信号によって制御して、制御コマンドが入出力インタフェース２２に供給されるようにすることも可能である。次いでマイクロコントローラ２１の制御プログラムに従って、受信された制御コマンドＢは照明装置２０の所望のファンクション（例えば、ＬＥＤ２７のオンとオフとの切り換え）を作動させる。
【００３１】
次に、シリアルインタフェースによって生成される波形の具体例、および制御コマンドＢを統合する方法について図２を参照して詳細に説明する。
【００３２】
図２に、シリアルデジタルデータ伝送の波形による模式的タイムチャートを示す。非同期シリアルデータストリーム（例えば、図１のＵＡＲＴインタフェースファンクション１５によって作成されたデータストリーム等）はバイナリレベル（例えば、論理レベル「０」および「１」）を有する。図２の上図はバイナリデータストリームを表し、下図はＲＳ−２３２規格に基づくインタフェースにおける該バイナリデータストリームに対応する反転電圧レベル（±１５Ｖ）を表す。
【００３３】
シリアルインタフェースの特徴は、先に述べた非同期動作モードにおいて伝送路上に専用のクロック信号を必要としないことである。その代わりに、受信機は、データストリームのキャラクタのスタートビットおよびストップビットのスイッチングエッジ並びに設定されたボーレート（この場合はビットレートに相当する）によって同期を取られる。スタートビットを用いた伝送開始は随時行うことができ、このシリアルインタフェースは非同期式と呼ばれている。同期を確実にするために、転送可能なビット数は制限される。データストリームが長いと同期が失われることがあり、それによってデータストリームが誤って解釈されて誤送信が起り得る。
【００３４】
ＵＡＲＴプロトコルの場合と同様に、最短のメッセージ（スタートビット、ストップビット、および最上位ビット（ＭＳＢ７）および最下位ビット（ＬＳＢ０）を含む８個のデータビットからなるデータワードまたはキャラクタ）は、図２に示すパリティビットを無視すると、１０ビットの長さを有し、伝送には１１５キロボーの最大可能データ速度で約８７マイクロ秒を要する。次のキャラクタの送信までの上記遅延時間（待機時間）はアプリケーションによっては長過ぎる場合がある。
【００３５】
追加の入力端子（入力ピン）を図１のＵＡＲＴインタフェースファンクション１５内のデータストリームに接続することによって、制御コマンドＢ（例えば、トリガ信号）を先行して２ビット（スタートビットおよび第１のデータビット）後に受信機（図１の照明装置２０）で検出する。これにより、制御コマンドＢの送信時間が約１８マイクロ秒に低減される。
【００３６】
必要に応じて、追加ビット（例えば、後続の第２データビット、第３データビット等）を用いて評価することにより追加のコマンドを送信することができる。ただし待機時間は追加ビット毎に約９マイクロ秒増える。
【００３７】
さらに、第１のデータビットが制御コマンドＢを標示し、続く２ビットがアドレスを表すものとして制御デバイスを指示することもできる。これにより、４つのデバイス（アドレス「００」、「０１」、「１０」、および「１１」）の制御（例えば、トリガリング）を４ビット（３６マイクロ秒）の待機時間で行うことが可能になる。
【００３８】
図３は第２の実施形態による送信機側コマンド伝送ユニットの模式的ブロック図である。制御コマンドＢはデータワード内に確保されたビット位置で直接挿入される。上記挿入はデータワードのビット幅を相応に適合させることにより実施することができる。ＵＡＲＴインタフェースファンクション１５をトリガ発生手段１３とマイクロコントローラ１１とによって同時に用いることができ、ＵＡＲＴインタフェースファンクション１５の解除は必要でない。
【００３９】
スタートビットＳＴ、ストップビットＳＰ、および８個のビット位置を含む連続キャラクタを含んでマイクロコントローラ１１から送られたデータストリームは、符号器（ＣＯＤ）１２２に供給される。符号器１２２は例えば図１のＵＡＲＴインタフェースファンクション１５に統合されている。符号器１２２は、検出時のアクティブバイナリ値（例えば、論理レベル「１」）を有する制御コマンドＢ用の追加入力端子を含む。制御コマンドＢは直後のキャラクタのスタートビットの後の所定のデータビット位置（ここではビット位置２または第１のデータビット）でデータストリームに挿入される。所定のビット位置は例えばオプションのプログラミング情報Ｐによって設定される。符号器１２２の出力において、図３に示すキャラクタパターン２００はアクティブ制御コマンドＢの検出の直後に取得される。このコマンドＢがデータライン１００に供給されて、照明装置の制御が行われる。
【００４０】
図４に、第２の実施形態による受信機側コマンド伝送ユニットの模式的ブロック図を示す。
【００４１】
受信機側では、例えば図３の符号器１２２によって作成されてデータライン１００を通じて送信された統合制御コマンドを含むキャラクタパターン２００が、検出器（ＤＥＴ）２２２および制御式切り換えスイッチとして構成されたデマルチプレクサまたはエクストラクタ２２１に並列に供給される。エクストラクタ２２１はデータＤ用のデータ出力および制御コマンドＢ用の制御出力を備え、これら出力は、検出器２２２から供給される制御信号に応じて切り換えスイッチを用いて入力データストリームに選択的に接続させることができる。検出器２２２は受信データストリーム中のキャラクタのスタートビットＳＴを検出するとすぐに、エクストラクタ２２１を時間補正方式で制御する。それにより検出器２２２は、（制御コマンドＢの構成に基づき）１つまたは数個のデータビットの期間に制御コマンドＢ（ここでは、ビット位置２または１ビット長の第１のデータビット）の所定のビット位置（ここではプログラミング情報Ｐによって任意に設定することも可能）でデータストリームを制御出力に接続する。その結果、（利用可能であれば）制御コマンドＢが抽出されて制御出力部に供給され、さらなる処理（例えば、照明装置のトリガリング）が行われる。
【００４２】
本発明は上述の実施形態に限定されない。種々の変形が以下の特許請求の範囲内で実施可能である。特に、本発明はカメラ装置と照明装置との間の統合制御を含むデータ通信に限定されず、またＵＡＲＴインタフェースにも限定されない。他のシリアルインタフェースも勿論同様に利用可能である。本発明は、制御に適したデバイスと制御デバイスとの間の全てのシリアルデータ伝送に関連して用いることができる。さらに、シリアルデータストリームのキャラクタ内の制御ビットの数と位置は全く制限されない。
【００４３】
要約すると、シリアルインタフェースを用いてシリアルデータストリーム内の制御情報を高速に送信する装置と方法が説明される。制御情報は、制御情報の受信の後でかつデータストリームのキャラクタのストップビットの前において、キャラクタのスタートビットの直後の所定のビット位置でデータストリームに挿入される。受信機側では、キャラクタのスタートビットが検出され、検出されたスタートビットの直後のキャラクタの所定のビット位置で制御情報がデータストリームから抽出される。
【図面の簡単な説明】
【００４４】
【図１】図１は、第１の実施形態による、カメラ装置と照明装置との間の通信用シリアルデータ伝送システムの模式的ブロック図を示す。
【図２】図２は、シリアルデジタルデータ伝送の波形による模式的タイムチャートを示す。
【図３】図３は、第２の実施形態による送信側伝送ユニットの模式的ブロック図を示す。
【図４】図４は、第２の実施形態による受信機側伝送ユニットの模式的ブロック図を示す。
【図１】
2018195306.tif 000003
【図２】
2018195306.tif 000004
【図３】
2018195306.tif 000005
【図４】
2018195306.tif 000006
【外国語明細書】
2018195306000001.pdf