(57)【要約】【課題】突入電流制限素子の温度特性を考慮する必要がなく、また負荷回路の突入電流制限時間の変更に対してハードウェアの変更を伴うことなく、突入電流制限を確実に行うことができる突入電流制限装置を廉価に提供する。【解決手段】電源装置と負荷回路をつなぐ電源供給ラインに設けられたＦＥＴを含むスイッチ回路のオン／オフ動作を管理する管理回路を設ける。この管理回路は、電源投入時においてスイッチ回路をオフ状態とすることで突入電流を制限する。そして突入電流の制限を解除するために、電源投入時からの経過時間を監視し、負荷回路の条件に応じて設定された、突入電流を制限すべき時間が経過したとき、および／または、負荷回路の電圧変化を監視し、突入電流制限が不要となったと判断したときに、スイッチ回路をオン状態とする。【選択図】図１
2018057136.tif 000002
【特許請求の範囲】
【請求項１】
電源装置と負荷回路との間に介挿される突入電流制限装置であって、
前記電源装置と前記負荷回路をつなぐ電源供給ラインに設けられたスイッチ回路と、
前記スイッチ回路のオン／オフ動作を管理する管理回路と、
を備え、
前記管理回路は、
電源投入時において前記スイッチ回路をオフ状態とすることで突入電流を制限する突入電流制限部と、
当該突入電流の制限を解除するために、（ｉ）前記電源投入時からの経過時間を監視し、前記負荷回路の条件に応じて設定された、突入電流を制限すべき時間が経過したときに、前記スイッチ回路をオン状態とすることが可能な信号を出力する第１の突入電流制限解除部、および（ｉｉ）前記負荷回路の電圧変化を監視し、突入電流制限が不要となったと判断したときに、前記スイッチ回路をオン状態とすることが可能な信号を出力する第２の突入電流制限解除部、の少なくとも一方と、
を有することを特徴とする突入電流制限装置。
【請求項２】
前記スイッチ回路は、スイッチ素子としてのＦＥＴを含むことを特徴とする請求項１に記載の突入電流制限装置。
【請求項３】
前記管理回路は、ＭＰＵ、ＦＰＧＡまたはＣＰＬＤを含むことを特徴とする請求項１または２に記載の突入電流制限装置。
【請求項４】
前記管理回路をリセットすることで、前記突入電流制限部が前記スイッチ回路をオフ状態とするようにするリセット回路をさらに備えたことを特徴とする請求項１ないし３のいずれかに記載の突入電流制限装置。
【請求項５】
前記スイッチ回路と並列に配された抵抗器をさらに備えたことを特徴とする請求項１ないし４のいずれかに記載の突入電流制限装置。
【請求項６】
前記管理回路は、前記第１の突入電流制限解除部と前記第２の突入電流制限解除部との双方を有することを特徴とする請求項１ないし５のいずれかに記載の突入電流制限装置。
【請求項７】
前記管理回路は、前記突入電流を制限すべき時間が経過し、且つ前記突入電流制限が不要となったと判断したときに、前記スイッチ回路をオン状態とすることが可能な信号を出力することを特徴とする請求項６に記載の突入電流制限装置。
【請求項８】
電源装置と負荷回路とをつなぐ電源供給ラインに設けられたスイッチ回路のオン／オフ動作を管理することで突入電流を制限する方法であって、
電源投入時において前記スイッチ回路をオフ状態とすることで突入電流を制限する工程と、
当該突入電流の制限を解除するために、（ｉ）前記電源投入時からの経過時間を監視し、前記負荷回路の条件に応じて設定された、突入電流を制限すべき時間が経過したときに、前記スイッチ回路をオン状態とすることが可能な信号を出力する工程、および（ｉｉ）前記負荷回路の電圧変化を監視し、突入電流制限が不要となったと判断したときに、前記スイッチ回路をオン状態とすることが可能な信号を出力する工程、の少なくとも一方と、
を備えたことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、突入電流制限装置および方法に関するものである。
【背景技術】
【０００２】
昇圧型電源回路（ＬＥＤバックライト用電源回路含む）入力部に配置される電解コンデンサおよびセラミックコンデンサ、その他電源回路の入力部に一般的に配置される電解コンデンサ、セラミックコンデンサには電源投入と同時に、数Ａから数十Ａの突入電流が流れる場合がある。また機器内部の放熱用に用いるファンの中には、ファン起動時に定常電流の数倍から数十倍の突入電流が流れるものがある。
【０００３】
これらの突入電流は、前段の電源回路の入出力電圧を瞬間的に低下させる場合があり、この瞬間的な電圧低下は、機器の破損、誤動作、動作停止、部分的な動作停止等の不具合を発生させる原因となる可能性がある。このため、この突入電流を抑制もしくは管理する必要がある。
【０００４】
一般的な突入電流防止技術としては、サーミスタのような温度依存素子を用いて電源投入時の突入電流を制限し、通電後の素子の温度上昇で抵抗値が最小となることを利用したものがある。しかし通電状態が一定時間続いた後に電源が遮断され、時間を置かずに電源が再度投入された場合のように、温度依存素子の温度が十分に低下せずに一定値以上となっている場合には、突入電流を抑制する効果はなくなる。
【０００５】
一方、特許文献１には、負荷への電力供給ラインに介挿されたスイッチ素子と、このスイッチ素子をオン／オフ制御するマイクロコンピュータ（マイコン）を備えた突入電流防止回路が開示されている。この回路は、電源投入後定常状態に至るまでの間はスイッチ素子をチョッパ制御し、定常状態に至ったことを、マイコンが所定時間の経過もしくは負荷電流の検出によって判断し、その判断に応じてチョッパ制御を解除する。同文献には、この回路は抵抗を必要としないため、抵抗によるロスがないこと、回路の大型化が生じないこと、および、熱に強いことなどの利点があることが示唆されている。また、負荷条件の変更に対しても柔軟な対処が可能となると考えられる。しかしながら、チョッパ制御に伴って、制御対象であるスイッチ素子（トランジスタ、ＦＥＴ等）のオン／オフ時に発生し得るオーバーシュートやアンダーシュートを考慮せねばならないため、回路素子については高耐圧性を満足するものが必要となり、結果として部品寸法の増大、部品価格ひいては回路価格の上昇を招く可能性がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１５−１３６２３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
よって本発明は、突入電流制限に温度依存性がなく、またスイッチ素子に掛かるオーバーシュートやアンダーシュートを考慮する必要がなく、さらに負荷回路の突入電流制限時間の変更に対してハードウェアの変更を伴うことなく、突入電流制限を確実に行うことができる突入電流制限装置を廉価に提供することを目的とする。
【課題を解決するための手段】
【０００８】
そのために、本発明は、電源装置と負荷回路との間に介挿される突入電流制限装置であって、
前記電源装置と前記負荷回路をつなぐ電源供給ラインに設けられたスイッチ回路と、
前記スイッチ回路のオン／オフ動作を管理する管理回路と、
を備え、
前記管理回路は、
電源投入時において前記スイッチ回路をオフ状態とすることで突入電流を制限する突入電流制限部と、
当該突入電流の制限を解除するために、（ｉ）前記電源投入時からの経過時間を監視し、前記負荷回路の条件に応じて設定された、突入電流を制限すべき時間が経過したときに、前記スイッチ回路をオン状態とすることが可能な信号を出力する第１の突入電流制限解除部、および（ｉｉ）前記負荷回路の電圧変化を監視し、突入電流制限が不要となったと判断したときに、前記スイッチ回路をオン状態とすることが可能な信号を出力する第２の突入電流制限解除部、の少なくとも一方と、
を有することを特徴とする。
【０００９】
また、本発明は、電源装置と負荷回路とをつなぐ電源供給ラインに設けられたスイッチ回路のオン／オフ動作を管理することで突入電流を制限する方法であって、
電源投入時において前記スイッチ回路をオフ状態とすることで突入電流を制限する工程と、
当該突入電流の制限を解除するために、（ｉ）前記電源投入時からの経過時間を監視し、前記負荷回路の条件に応じて設定された、突入電流を制限すべき時間が経過したときに、前記スイッチ回路をオン状態とすることが可能な信号を出力する工程、および（ｉｉ）前記負荷回路の電圧変化を監視し、突入電流制限が不要となったと判断したときに、前記スイッチ回路をオン状態とすることが可能な信号を出力する工程、の少なくとも一方と、
を備えたことを特徴とする。
【発明の効果】
【００１０】
本発明では、電源装置と負荷回路をつなぐ電源供給ラインに設けられたスイッチ回路のオン／オフ動作を管理する管理回路が設けられる。この管理回路は、電源投入時において、スイッチ回路をオフ状態とすることで突入電流を制限する。また管理回路は、突入電流の制限を解除するために、電源投入時からの経過時間を監視し、負荷回路の条件に応じて設定された、突入電流を制限すべき時間が経過したとき、および／または、負荷回路の電圧変化を監視し、突入電流制限が不要となったと判断したときに、スイッチ回路をオン状態とすることが可能な信号を出力する。したがって本発明によれば、温度依存性の高いサーミスタ等の温度依存素子を用いる必要がなく、スイッチ素子に掛かるオーバーシュートやアンダーシュートを考慮する必要がなく、さらに負荷回路の突入電流制限時間の変更に対してハードウェアの変更を伴うことなく、突入電流制限を確実に行うことができる突入電流制限装置を廉価に提供することができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の一実施形態に係る突入電流制限装置の構成例を示すブロック図である。
【図２】突入電流制限を電源投入時点からの経過時間の計測に基づいて行う場合の、図１の突入電流制限装置の動作手順を示すフローチャートである。
【図３】突入電流制限を、負荷回路の電圧検出に基づいて行う場合の、図１の突入電流制限装置の動作手順を示すフローチャートである。
【図４】突入電流制限を、電源投入時点からの経過時間の計測および負荷回路の電圧検出の双方に基づいて行う場合の、図１の突入電流制限装置の動作手順を示すフローチャートである。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明を詳細に説明する。
【００１３】
（１）構成
図１を参照すると、直流電源装置１と負荷回路２との間に、本発明の一実施形態に係る突入電流制限装置３が介挿されている。突入電流制限装置３は、概して、突入電流制限用スイッチ回路３１と、突入電流制限管理回路３３と、抵抗器３５と、リセット信号発生回路３７と、クロック信号発生回路３８と、負荷回路電圧検出回路３９と、を含む。
【００１４】
突入電流制限用スイッチ回路（以下、単にスイッチ回路ともいう）３１および抵抗器３５は、電源装置１と負荷回路２との間の電力供給ラインに並列に配設されている。スイッチ回路３１は、基本的には突入電流制限管理回路３３が出力する制限解除信号ＬＣＳの入力に応じて作動する。具体的には、まず電源１から電源が供給されると、駆動回路３１ｂは、突入電流制限管理回路３３から供給される制限解除信号ＬＣＳに基づいてドレイン・ソース間のオン抵抗を解消する。すなわち、スレッショルド以上もしくは以下の電圧をゲート端子に印加することでＮチャネル型もしくはＰチャネル型のＦＥＴ３１ａをオンとする。
【００１５】
なお、  スイッチ素子にＦＥＴを利用する理由は、同じ電流を流す場合でもトランジスタより部品の寸法が小さくて済むことや、ＦＥＴがオンとなったときのドレイン・ソース間のオン抵抗が低いため（０．０１Ω程度）、発熱が少ないことなどが挙げられる。
【００１６】
また抵抗器３５が配置されている場合、電源投入直後はスイッチ回路３１がオフ状態とされ、電力は抵抗器３５を介して負荷回路２に供給されるが、電流値はオームの法則で規定される値に制限される。スイッチ回路３１がオン状態となると抵抗器３５が短絡され、負荷回路２には電源電流がそのまま供給される。なお、後述するように、抵抗器３５の配設は必須ではない。
【００１７】
突入電流制限管理回路（以下、単に管理回路ともいう）３３は、電源投入後、突入電流制限が不要または他の回路に影響が出なくなった時点で、スイッチ回路３１に制限解除信号ＬＣＳを供給してこれをオン状態とするための回路である。なお、以下では当該時点を制限解除時点といい、電源投入時点からこの制限解除時点までの時間を突入電流制限時間または単に制限時間という。本実施形態では、管理回路３３はソフトウェアに基づいて動作するＭＰＵまたはハードウェア記述言語にて動作するＦＰＧＡもしくはＣＰＬＤ等の制御用ＩＣを含むものとして構成される。
【００１８】
リセット信号発生回路３７は、電源投入に応じて管理回路３３を初期化するリセット信号を供給する回路であり、ＩＣの形態とすることができる。クロック信号発生回路３８は所定周波数のクロック信号を発生し、管理回路３３は初期化後にそのクロック信号を計数することによって、電源投入時点からの経過時間を測定する。
【００１９】
負荷回路電圧検出回路（以下、単に電圧検出回路という）３９は、負荷回路２の電圧と所定電圧とを比較するコンパレータを含むものとすることができる。負荷回路２の電圧がコンパレータに設定した所定電圧を超えるとコンパレータの出力が変化し、管理回路３３はその変化を検出することで、負荷回路２に供給される電流が定常値に近づいていると判断することができる。なお、コンパレータに設定する電圧は負荷条件によって異なるが、例えば定常値の５０％〜１００％とすることができる。なお、この判定については必ずしもコンパレータを用いる必要はなく、電圧を検出し、基準電圧と比較して判定結果を出力できるものであれば、その形態を問わず適宜のものを採用することができる。
【００２０】
（２）スイッチ回路の動作制御
以上の構成に基づき、本実施形態では、次のような条件に基づいて突入電流制限の管理を行い、スイッチ回路３１の動作を制御する。
条件１：電源投入時から計時を行い、制限時間に至ったときにスイッチ回路３１をオン状態とする。  
条件２：負荷回路２の電圧を監視し、定常値に近づいていると判断したときにスイッチ回路３１をオン状態とする。  
条件３：条件１および条件２の双方が成立したときにスイッチ回路３１をオン状態とする。
【００２１】
以下、各条件に基づく突入電流制限装置の動作の詳細を説明する。
【００２２】
（２−１）条件１に基づく制御
条件１では、予め実験または計算により制限時間を求めておくものとする。すなわち、所要の制限時間は接続される負荷回路２の負荷条件に応じて定まるので、予め実験で制限時間を測定しておく。または、コンデンサ負荷である場合は、抵抗器３５の抵抗値Ｒと負荷回路２の等価容量Ｃとで定まる時定数Ｒに基づいて制限時間を算出しておく。この際、実験または算出によって得られた制限時間に相当する値をハードウェア記述言語もしくはソフトウェアに記述して管理回路３３の動作を決定し、ハードウェア記述言語で得られた結果またはプログラムを、管理回路３３を構成する制御用ＩＣの内部メモリにパーソナルコンピュータ等を用いて書き込んでおく。
【００２３】
図２は、このように書き込みが行われた管理回路３３の動作を説明するためのフローチャートである。  
電源が投入されると、リセット信号発生回路３７は管理回路３３を初期化するリセット信号を供給すると共に、これに伴って制限解除信号ＬＣＳが確実にオフとされる。抵抗器３５が無い場合は負荷への電力供給が停止され、抵抗器３５が有る場合はオームの法則で示される電流が負荷回路に供給される（ステップＳ１）。一方で、管理回路３３はクロック信号発生回路３８から供給されるクロック信号の計数を開始し（ステップＳ３）、電源投入時点からの経過時間を監視する（ステップＳ５）。設定された制限時間が経過すると、すなわち制限解除時点に至ると、管理回路３３は制限解除信号ＬＣＳを出力し、スイッチ回路３１がこれに応じて作動して、ＦＥＴ３１ａはオン状態となる。これによって抵抗器３５が無い場合はＦＥＴ３１aのオン抵抗の変化に相応した電流が負荷回路に供給され、抵抗器３５が有る場合は、抵抗器３５が短絡され、負荷回路２には電源電流がそのまま供給される。
【００２４】
（２−２）条件２に基づく制御
図３は、条件２に基づく管理回路３３の動作を説明するためのフローチャートである。この動作が図２に示したものと異なるのは、ステップＳ３およびＳ５の代わりに、電圧検出回路３９の出力変化を監視するステップＳ１５が介挿されている点である。すなわち、負荷回路２の電圧がコンパレータ等に設定した所定電圧を超えるまではスイッチ回路３１のオフ状態が継続され、電力は抵抗器３５を介して負荷回路２に供給されるが、その後はスイッチ回路３１がオン状態となって抵抗器３５が短絡され、負荷回路２には電源電流がそのまま供給される。
【００２５】
（２−３）条件３に基づく制御
図４は、条件３に基づく管理回路３３の動作を説明するための流れ図である。この動作は、図２のステップＳ５の後に、図３のステップＳ１５を介挿したものである。つまり、計時によって制限時間の経過が判定され、且つ負荷回路２の電圧検出によって定常値に近づいていると判断された場合に、スイッチ回路３１をオン状態とする動作が行われる。この動作は、条件１および条件２の双方の成立を確認すること（ＡＮＤを取ること）に相当し、突入電流制限の信頼性をより向上させる効果がある。
【００２６】
なお、条件１と条件２との双方が成立していることの確認は必ずしもソフトウェアで実施されるものに限られない。例えば、条件１に基づく制限解除信号の出力経路と、条件２に基づく制限解除信号の出力経路とを各別に設け、それらをＡＮＤ回路に入力し、そのＡＮＤ回路の出力を以てスイッチ回路３１に供給する制限解除信号とするようにしてもよい。
【００２７】
（３）実施形態の効果
以上の実施形態によれば、条件１〜３のいずれに基づく動作においても、温度依存性はなく、負荷回路の突入電流制限時間が変わってもハードウェアの変更を要さずに突入電流制限の制御を柔軟に行うことが可能となる。条件１および条件３に基づく動作を行うものでは、負荷回路の突入電流制限時間が変わった場合、単にソフトウェアまたはハードウェア記述言語を変更することで対応が可能である。また、条件２に基づく動作を行うものでは、負荷回路の突入電流制限時間が変更された場合でもソフトウェアまたはハードウェア記述言語の変更も要さずに対応が可能となる。その結果、負荷回路の少量多品種生産、マイナーチェンジのための開発費用および検証費用等を必要最小限に抑えることができるとともに、電源の起動時、電源の瞬停時および仕様外の電源低電圧からの復帰時における過渡期の突入電流管理を確実に行うことが可能となる。
【００２８】
また、後述のように抵抗器３５の配設は必須ではないが、これを使用することで突入電流をオームの法則で定まる値に設定できるため、電源供給側の出力電流容量以内に突入電流を制御することが可能となり、突入電流値の管理が容易となる。
【００２９】
さらに、リセット信号発生回路３７を使用することで、電源の瞬停が生じたり、仕様外の電圧を検出したりした場合に、リセット信号を管理回路３３のＭＰＵ、ＦＰＧＡまたはＣＰＬＤに送ることで負荷回路の動作を停止させることができる。これにより、負荷回路の誤動作を防止するとともに、電源の復帰後に突入電流制限動作を確実に行うことが可能となる。
【００３０】
（４）その他
なお、本発明は、上述した実施形態および随所に述べた変形例に限られることなく、種々の修正および変更が可能である。
【００３１】
例えば、上述の実施形態では、条件１に基づいてスイッチ回路３１を制御するための構成と条件２に基づいてスイッチ回路３１を制御するための構成との双方を備えたものとしたが、本発明の適用が想定される負荷回路の条件に応じて、いずれか一方の構成が設けられるものでもよい。また、双方の構成を備える場合においても、上述のように両条件のＡＮＤにより制限解除を行うほか、負荷に応じていずれかが選択的に作動できるようにすることや、いずれかの条件が満たされたときに作動されるようにしてもよい。
【００３２】
さらに、上述の実施形態では抵抗器３５を配設した構成について説明したが、これは必須ではない。突入電流が発生する様々な負荷回路の条件に応じて要否が定まるからである。つまり、抵抗器３５は、突入電流をオームの法則で示される電流値に制限する必要がある負荷回路に適用する場合に配設されるべきものであり、突入電流値や突入電流が流れる時間が小さい負荷回路に適用する場合には不要となる。なお、その場合、管理回路３３のリセット後にＦＥＴ３１ａがオンとなるまでのオン抵抗の変化によって突入電流が抑制される。
【符号の説明】
【００３３】
１  電源装置
２  負荷回路
３  突入電流制限装置
３１  突入電流制限用スイッチ回路
３１ａ  ＦＥＴ
３１ｂ  駆動回路
３３  突入電流制限管理回路
３５抵抗器
３７  リセット信号発生回路
３８  クロック信号発生回路
３９  負荷回路電圧検出回路
【図１】
2018057136.tif 000003
【図２】
2018057136.tif 000004
【図３】
2018057136.tif 000005
【図４】
2018057136.tif 000006