(57)【要約】【課題】ＦＯＷＬＰの製造の過程で生じるワークの反りを抑制する。【解決手段】半導体パッケージの製造方法は、支持体１１上に複数の半導体チップ１３を互いに離間して配置する工程と、支持体１１上の複数の半導体チップ１３を、樹脂１４により一体的にモールドする工程と、モールドした樹脂１４に対し、半導体チップ１３の周辺に切込みを形成する工程と、切込みを形成した後、半導体チップ１３と支持体１１とを分離する工程と、複数の半導体チップ１３に電極１５を形成する工程と、複数の半導体チップ１３を、少なくとも上記切込みに沿って切り離す工程と、を含む。【選択図】      図１
2018032809.tif 000002
【特許請求の範囲】
【請求項１】
支持体上に複数の半導体チップを互いに離間して配置する工程と、
前記支持体上の前記複数の半導体チップを、樹脂により一体的にモールドする工程と、
モールドした前記樹脂に対し、前記半導体チップの周辺に切込みを形成する工程と、
前記切込みを形成した後、前記半導体チップと前記支持体とを分離する工程と、
前記複数の半導体チップに電極を形成する工程と、
前記複数の半導体チップを、少なくとも前記切込みに沿って切り離す工程と、を含むことを特徴とする半導体パッケージの製造方法。
【請求項２】
前記切込みを形成する工程よりも前に、前記支持体上または前記複数の半導体チップ上に配線層を形成する工程をさらに含むことを特徴とする請求項１に記載の半導体パッケージの製造方法。
【請求項３】
前記切込みを形成する工程よりも後に、前記複数の半導体チップ上に配線層を形成する工程をさらに含むことを特徴とする請求項１に記載の半導体パッケージの製造方法。
【請求項４】
前記切込みを形成する工程では、少なくとも前記樹脂を切断することを特徴とする請求項１から３のいずれか１項に記載の半導体パッケージの製造方法。
【請求項５】
支持体上に複数の半導体チップを互いに離間して配置する工程と、
前記支持体上の前記半導体チップの周辺に仕切り部材を配置する工程と、
前記仕切り部材により仕切られた前記支持体上の前記半導体チップを、樹脂によりモールドする工程と、
前記モールドした後、前記半導体チップと前記支持体とを分離する工程と、
前記複数の半導体チップに電極を形成する工程と、
前記複数の半導体チップを、少なくとも前記仕切り部材に沿って切り離す工程と、を含むことを特徴とする半導体パッケージの製造方法。
【請求項６】
前記仕切り部材を配置する工程よりも前に、前記支持体上に配線層を形成する工程をさらに含むことを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項７】
前記仕切り部材を配置する工程よりも後に、前記複数の半導体チップ上に配線層を形成する工程をさらに含むことを特徴とする請求項５に記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージの製造方法に関する。
【背景技術】
【０００２】
近年、半導体チップの外部接続端子数を増加させるために、外部接続端子を半導体チップの平面領域の外側まで設けた半導体パッケージが提案されている。このような半導体パッケージは、ファンアウト・ウェハレベルパッケージ（Fan Out Wafer Level Package：ＦＯＷＬＰ）と呼ばれている。ＦＯＷＬＰは、基板レスのため、低コスト化や低背化が図れる。
ＦＯＷＬＰの製造方法として、例えば特許文献１には、支持体となる平板状の部材に複数の半導体チップを互いに離間して配置し、半導体チップを樹脂によりモールドした後、再配線パターンと外部接続端子とを形成し、支持体をモールド樹脂から切り離してから当該モールド樹脂を切断して個々のパッケージを得る方法が開示されている。
また、特許文献２には、支持体となる平板状の部材に先に再配線層を形成してから半導体チップを配置し、半導体チップが配置された支持体を切断して個々のパッケージを得る方法も開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１５１９１号公報
【特許文献２】特開２０１３−５８５２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記従来のＦＯＷＬＰの製造方法では、例えば図５に示すように、先ず支持体１１１としてシリコンウエハまたはガラスウエハを準備し（図５（ａ））、支持体１１１上に配線層（再配線層）１１２を形成する（図５（ｂ））。次に、配線層１１２の配線１２１に合わせて複数の半導体チップ１１３を互いに離間して配置し（図５（ｃ））、配置した複数の半導体チップ１１３を樹脂１１４でモールドする（図５（ｄ））。そして、支持体１１１を配線層１１２から切り離し（図５（ｅ））、配線層１１２の配線１２１上に電極（バンプ）１１５を形成する（図５（ｆ））。最後に、全体を個々のパッケージに切り離す（図５（ｇ））。
【０００５】
上記の製造方法では、図５（ｅ）に示すように配線層１１２から支持体１１１が切り離された後、配線層１１２の上に電極１１５が形成される。しかしながら、図５（ｅ）に示すワークは、表面側と裏面側とで収縮率が異なる。モールド樹脂部は、モールド樹脂１１４内に当該モールド樹脂１１４とは材質の異なる半導体チップ１１３が埋め込まれた構成を有し、表面側（図５（ｅ）の上面側）はモールド樹脂１１４のみにより構成され、裏面側（図５（ｅ）の下面側）は半導体チップ１１３とモールド樹脂１１４とにより構成されている。
モールド樹脂１１４の線膨張係数は、配線層１１２や半導体チップ１１３の線膨張係数よりも大きく、モールド樹脂１１４のみにより構成されるワークの表面側の収縮率は０．１％〜０．５％程度である。つまり、ワークの大きさがφ３００ｍｍウエハ相当の場合、ワークの表面側は０．３ｍｍ〜１．５ｍｍ程度収縮する。一方、配線層１１２と半導体チップ１１３とを含むワークの裏面側の収縮率は、上記の線膨張係数の差に起因して、ワークの表面側の収縮率よりも小さい。このように、ワークの表面側と裏面側とで収縮率が異なるため、支持体１１１が切り離されたワークには、図６に示すような反りが発生し得る。
【０００６】
そして、ワークに図６に示すような反りが発生していると、例えば電極形成を行う工程において、電極形成用の装置のステージにワークを吸着固定できず、適切に電極形成が行えない場合がある。また、ワークの搬送機構においても、搬送機構のハンドラがワークを吸着保持できず、適切に搬送できないという問題が生じ得る。さらに、上記のような３００ｍｍウエハ相当で０．３ｍｍ〜１．５ｍｍもの収縮が生じると、パッケージ全体の大きさや加工精度にも悪影響を及ぼす可能性もある。
そこで、本発明は、ＦＯＷＬＰの製造の過程で生じるワークの反りを抑制することを課題としている。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明に係る半導体パッケージの製造方法の一態様は、支持体上に複数の半導体チップを互いに離間して配置する工程と、前記支持体上の前記複数の半導体チップを、樹脂により一体的にモールドする工程と、モールドした前記樹脂に対し、前記半導体チップの周辺に切込みを形成する工程と、前記切込みを形成した後、前記半導体チップと前記支持体とを分離する工程と、前記複数の半導体チップに電極を形成する工程と、前記複数の半導体チップを、少なくとも前記切込みに沿って切り離す工程と、を含む。
このように、半導体チップをモールドした樹脂に切込みを形成することで、ワーク内においてモールド樹脂を分割することができる。したがって、モールド樹脂が収縮したとしても、その応力は分割された領域にとどまり、モールド樹脂の収縮による応力がワーク全体に広がることはない。したがって、モールド樹脂によるワークの反りを適切に抑制することができる。
【０００８】
また、上記の半導体パッケージの製造方法において、前記切込みを形成する工程よりも前に、前記支持体上または前記複数の半導体チップ上に配線層を形成する工程をさらに含んでもよい。
このように、支持体上に、先に配線層（再配線層）を形成してから半導体チップを配置する、所謂ＲＤＬ（Re-Distribution Layer）ファーストの手法に適用してもよい。また、支持体上に半導体チップを配置し、半導体チップを樹脂によりモールドしてから配線層を形成する、所謂チップファーストの手法の場合にも、半導体チップ上に配線層を形成してからモールド樹脂に切込みを形成するようにしてもよい。いずれの場合にも、支持体を半導体チップから取り外した際のワークの反りを適切に抑制することができる。また、切込み形成前に配線層を形成するので、モールド樹脂に切込みを形成する際に、同時に配線層に切込みを形成することもできる。
【０００９】
さらに、上記の半導体パッケージの製造方法において、前記切込みを形成する工程よりも後に、前記複数の半導体チップ上に配線層を形成する工程をさらに含んでもよい。このように、チップファーストの手法において、半導体チップをモールドする樹脂に切込みを形成してから半導体チップ上に配線層を形成してもよい。この場合にも、支持体を半導体チップから取り外した際のワークの反りを適切に抑制することができる。
また、上記の半導体パッケージの製造方法において、前記切込みを形成する工程では、少なくとも前記樹脂を切断することが好ましい。これにより、モールド樹脂の収縮による応力がワーク全体に広がることを適切に防止することができる。また、モールド樹脂を切断せず、途中までしか切込みを形成しなかった場合、切込み部分に応力が集中してモールド樹脂にクラックが発生し得る。モールド樹脂を切断するように切込みを形成することで、上記クラックの発生を防止することができる。
【００１０】
また、本発明に係る半導体パッケージの製造方法の一態様は、支持体上に複数の半導体チップを互いに離間して配置する工程と、前記支持体上の前記半導体チップの周辺に仕切り部材を配置する工程と、前記仕切り部材により仕切られた前記支持体上の前記半導体チップを、樹脂によりモールドする工程と、前記モールドした後、前記半導体チップと前記支持体とを分離する工程と、前記複数の半導体チップに電極を形成する工程と、前記複数の半導体チップを、少なくとも前記仕切り部材に沿って切り離す工程と、を含む。
このように、仕切り部材により仕切られた半導体チップを樹脂によりモールドすることで、ワーク内において仕切り部材によりモールド樹脂を分割することができる。したがって、モールド樹脂が収縮したとしても、その応力は分割された領域にとどまり、モールド樹脂の収縮による応力がワーク全体に広がることはない。したがって、モールド樹脂によるワークの反りを適切に抑制することができる。
【００１１】
さらに、上記の半導体パッケージの製造方法において、前記仕切り部材を配置する工程よりも前に、前記支持体上に配線層を形成する工程をさらに含んでもよい。このように、支持体上に、先に配線層（再配線層）を形成してから半導体チップを配置する、ＲＤＬファーストの手法に適用してもよい。この場合にも、支持体を半導体チップから取り外した際のワークの反りを適切に抑制することができる。
また、上記の半導体パッケージの製造方法において、前記仕切り部材を配置する工程よりも後に、前記複数の半導体チップ上に配線層を形成する工程をさらに含んでもよい。このように、支持体上に半導体チップを配置し、半導体チップを樹脂によりモールドしてから半導体チップ上に配線層を形成する、チップファーストの手法に適用してもよい。この場合にも、支持体を半導体チップから取り外した際のワークの反りを適切に抑制することができる。
【発明の効果】
【００１２】
本発明の半導体パッケージの製造方法では、ＦＯＷＬＰの製造の過程で生じる、モールド樹脂によるワークの反りを抑制することができ、適切に半導体パッケージを製造することができる。
【図面の簡単な説明】
【００１３】
【図１】第一の実施形態における半導体パッケージの製造方法を示す図である。
【図２】第二の実施形態における半導体パッケージの製造方法を示す図である。
【図３】第三の実施形態における半導体パッケージの製造方法を示す図である。
【図４】第四の実施形態における半導体パッケージの製造方法を示す図である。
【図５】従来の半導体パッケージの製造方法を示す図である。
【図６】半導体パッケージの製造過程で生じ得るワークの反りを示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態を図面に基づいて説明する。
（第一の実施形態）
図１は、本実施形態における半導体パッケージの製造方法を示す図である。
本実施形態における半導体パッケージは、外部接続端子を半導体チップの平面領域の外側まで設けた、ファンアウト型のチップサイズ半導体パッケージ（ＦＯＷＬＰ）である。
先ず、図１（ａ）に示す第一工程では、シリコンウエハまたはガラスウエハからなる支持体１１を準備する。支持体１１は、例えば円形の平板状の部材である。なお、支持体１１は、例えばＳＵＳ板等の金属材料からなる部材であってもよい。
次に、図１（ｂ）に示す第二工程では、支持体１１上に配線層（再配線層）１２を形成する。配線層には配線１２１が形成される。
次に、図１（ｃ）に示す第三工程では、配線層１２の配線１２１に合わせて複数の半導体チップ１３を互いに離間して配置する。例えば、半導体チップ１３は、配線層１２上にマトリクス状に配列される。
次に、図１（ｄ）に示す第四工程では、配線層１２上に配列された複数の半導体チップ１３を一体的に樹脂１４によりモールドする。なお、この第四工程までは、図５に示す従来の半導体パッケージの製造方法（図５（ａ）〜図５（ｄ））と同様である。
【００１５】
図１（ｅ）に示す第五工程では、モールド樹脂１４に対して、カッター２１を用い、切込みを形成する。切込みは、各半導体チップ１３の周辺に形成する。例えば、当該切込みは、各半導体チップ１３を取り囲むように、格子状に形成する。この切込みの形状は、最終製品形状である半導体パッケージの形状に合わせて形成することが好ましい。
また、本実施形態では、切込みの深さは、少なくともモールド樹脂１４を切断する深さとする。なお、切込みの深さは、モールド樹脂１４のみを切断する深さに限定されるものではなく、例えば、配線層１２まで切断するようにしてもよい。切込みを形成する技術としては、既存のダイシング技術を適用することができる。
【００１６】
上記の切込み形成により、モールド樹脂１４には、図１（ｆ）に示すように切込み１４ａが形成される。この状態で、第六工程では、支持体１１を配線層１２から取り外す。
半導体チップ１３を樹脂１４によりモールドしたモールド樹脂部の表面側（上面側）は、モールド樹脂１４のみにより構成され、裏面側（下面側）は、半導体チップ１３とモールド樹脂１４とにより構成されている。このように、モールド樹脂部の表面側と裏面側とでは樹脂１４の量が異なり、モールド樹脂部の表面側の収縮率は、裏面側の収縮率よりも大きい。また、モールド樹脂部の裏面には配線層１２が形成されており、モールド樹脂部と配線層１２とからなるワークの表面側の収縮率は、裏面側の収縮率よりも大きい。
そのため、モールド樹脂１４に切込みを形成していない場合、支持体１１が取り付けられた状態では、当該支持体１１によってワークの平坦性が保たれるが、支持体１１が取り外されると、ワークの表面側のモールド樹脂１４の収縮による応力がワーク全体に作用することで、図６に示すようなワークの反りが発生してしまう。
【００１７】
そこで、本実施形態では、支持体１１によってワークの平坦性が保たれている状態で、半導体チップ１３をモールドしたモールド樹脂１４に切込み１４ａを形成し、例えば、半導体パッケージ単位で樹脂１４を分割する。これにより、モールド樹脂１４の収縮による応力は、分割された領域内に収まり、ワーク全体には及ばない。したがって、支持体１１を取り外した際のモールド樹脂１４の収縮によるワークの反りを適切に抑制することができる。
【００１８】
次に、図１（ｇ）に示す第七工程では、配線層１２の配線１２１上に電極（バンプ）１５を形成する。そして、電極１５を形成した後、切込み１４ａに沿って配線層１２を切断し、各半導体チップ１３を切り離す。
これにより、半導体パッケージ１０が形成される。半導体パッケージ１０は、半導体チップ１３のサイズよりも大きな領域に配線層１２および電極１５が形成されたファンアウト型のチップサイズ半導体パッケージとなる。
【００１９】
以上のように、本実施形態では、配線層１２が形成された支持体１１上に互いに離間して配置された複数の半導体チップ１３を樹脂１４によりモールドし、モールド樹脂１４に対し、半導体チップ１３の周辺に切込みを形成する。そして、当該切込みを形成した後、半導体チップ１３と支持体１１とを分離し、半導体チップ１３に電極１５を形成する。その後、最終製品形状に個片化してＦＯＷＬＰを形成する。
なお、個片化する際の切断の幅は、切込み１４の幅よりも狭くなることがある。その場合、個片化後に、モールド樹脂１４と配線層１２との間で段差が生じることがあるが、製品の性能上の問題になることはない。
【００２０】
ＦＯＷＬＰは、基板レスのため、ワークの表面側と裏面側との収縮率の違いによるワークの反りが発生しやすい。しかしながら、本実施形態では、上記のように、モールド樹脂１４を形成した後、支持体１１を半導体チップ１３から切り離す前にモールド樹脂１４に切込みを形成する。したがって、支持体１１を半導体チップ１３から切り離した際のワークの反りを適切に抑制することができる。そのため、半導体チップ１３に対する応力を低減し、半導体チップ１３の破損等を防止することができる。
【００２１】
また、電極１５を形成する工程において、電極形成用の装置のステージに確実にワークを吸着固定することができ、適切に電極１５の形成を行うことができる。さらに、ワークの搬送機構においても、搬送機構のハンドラがワークを確実に吸着保持することができるので、適切にワークの搬送を行うことができる。また、半導体パッケージ１０の大きさや加工精度への悪影響も抑制することができる。したがって、半導体パッケージ１０を高精度に製造することが可能となる。
さらに、モールド樹脂１４への切込み形成は、半導体パッケージを個片化する際に用いる既存のダイシング技術を適用することが可能であるため、新たな設備や部材を追加する必要がなく、その分のコストの増大を防止することができる。
【００２２】
（第二の実施形態）
次に、本発明の第二の実施形態について説明する。
上述した第一の実施形態では、モールド樹脂１４に切込みを形成することでワークの反りを抑制する場合について説明した。第二の実施形態では、アイソレーション部材を用いてワークの反りを抑制する場合について説明する。
図２は、第二の実施形態における半導体パッケージの製造方法を示す図である。
図２（ａ）に示す第一工程から図２（ｃ）に示す第三工程までは、上述した第一の実施形態の第一工程から第三工程までと同様である。
【００２３】
図２（ｄ）に示す第四工程では、アイソレーション部材を配線層１２上に配置する。アイソレーション部材は、アイソレーション枠３１と、アイソレーション枠３１を支持するサポート部材３２とを備える。
アイソレーション枠３１は、半導体チップ１３の周辺に配置される仕切り部材である。本実施形態では、アイソレーション枠３１は、各半導体チップ１３を囲むように格子状に形成されており、配線層１２上に配置される。アイソレーション枠３１の形状は、最終製品形状である半導体パッケージの形状に合わせて形成することが好ましい。
アイソレーション枠３１の材料は、モールド樹脂１４とは接着しない材料、例えばシリコーン樹脂とすることができる。また、サポート部材３２は、例えばステンレス製であり、モールド樹脂１４を流し込むための流入孔３２ａと、モールド樹脂１４を充填するときに空気が逃げるための空気孔３２ｂとが形成されている。アイソレーション枠３１の形成方法は、フォトリソグラフィやディスペンサーなどを用いることができる。
【００２４】
アイソレーション部材を配線層１２上に配置した後、図２（ｅ）に示す第五工程では、サポート部材３２に形成された流入孔３２ａを介してアイソレーション枠３１の中に樹脂１４を流し込み、半導体チップ１３をモールドする。
次に、図２（ｆ）に示す第六工程では、アイソレーション枠３１からサポート部材３２を取り外す。このとき、アイソレーション枠３１はモールド樹脂１４の中に埋め込まれたままの状態になる。
【００２５】
次に、図２（ｇ）に示す第七工程では、支持体１１を配線層１２から取り外す。このとき、モールド樹脂１４には、当該モールド樹脂１４とは接着しないアイソレーション枠３１が挿入されているため、モールド樹脂１４の収縮はパッケージ内で収まり、ワーク全体には及ばない。したがって、支持体１１を取り外した際のワークの反りを抑制することができる。
次に、図２（ｈ）に示す第八工程では、配線層１２の配線１２１上に電極（バンプ）１５を形成する。そして、電極１５を形成した後、アイソレーション枠３１に沿って配線層１２を切断し、各半導体チップ１３を切り離す。
これにより、上述した第一の実施形態と同様に半導体パッケージ１０が形成される。
【００２６】
以上のように、本実施形態では、配線層１２が形成された支持体１１上に互いに離間して配置された複数の半導体チップ１３の周辺に仕切り部材としてアイソレーション枠３１を配置し、アイソレーション枠３１により仕切られた支持体１１上の半導体チップ１３を、樹脂１４によりモールドする。そして、樹脂１４により半導体チップ１３をモールドした後、半導体チップ１３と支持体１１とを分離し、半導体チップ１３に電極１５を形成する。その後、最終製品形状に個片化する。
なお、個片化する際の切断の幅は、アイソレーション枠３１の幅よりも狭くなることがある。その場合、個片化後に、モールド樹脂１４の切断面には、アイソレーション枠３１の一部が残ることになるが、すぐにはがれるので製品の性能上の問題になることはない。
【００２７】
このようにモールド樹脂１４にアイソレーション枠３１を挿入するので、支持体１１を半導体チップ１３から切り離した際のワークの反りを抑制することができ、上述した第一の実施形態と同様の効果を得ることができる。
また、アイソレーション枠３１内に樹脂１４を流し込むことでモールド樹脂１４をパッケージ単位で分割するので、ワークへ悪影響を及ぼすことなく、モールド樹脂１４を分割することができる。例えば、高圧の水を噴射させながら切断することでモールド樹脂１４を分割する場合、噴射させた水が支持体１１の接着性に悪影響を及ぼすなどの懸念がある。しかしながら、アイソレーション枠３１を用いてモールド樹脂１４を分割することで、上記のような問題を回避することができる。
【００２８】
（第三の実施形態）
次に、本発明の第三の実施形態について説明する。
上述した第一の実施形態では、支持体１１上に配線層１２を形成した後に半導体チップ１３を搭載して樹脂１４で封止する、ＲＤＬファーストの手法について説明した。第三の実施形態では、支持体１１上に半導体チップ１３を搭載し、樹脂１４で封止してから配線層１２を形成する、チップファーストの手法について説明する。なお、ワークの反りを抑制する方法としては、第一の実施形態と同様に、モールド樹脂１４に切込みを形成する方法を用いるものとする。
【００２９】
図３は、第三の実施形態における半導体パッケージの製造方法を示す図である。
先ず図３（ａ）に示す第一工程では、第一の実施形態と同様に支持体１１を準備する。
次に、図３（ｂ）に示す第二工程では、支持体１１上に複数の半導体チップ１３を互いに離間して配置する。例えば、半導体チップ１３は、支持体１１上にマトリクス状に配列される。
次に、図３（ｃ）に示す第三工程では、支持体１１上に配列された複数の半導体チップ１３を一体的に樹脂１４によりモールドする。
図３（ｄ）に示す第四工程では、モールド樹脂１４に対して、カッター２１を用い、切込みを形成する。切込みは、第一の実施形態と同様に、各半導体チップ１３の周辺に形成する。例えば、切込みは、個々の半導体パッケージを取り囲むように、格子状に形成する。また、本実施形態では、切込みの深さは、少なくともモールド樹脂１４を切断する深さとする。これにより、モールド樹脂１４には、図３（ｅ）に示すように切込み１４ａが形成される。
【００３０】
次に、図３（ｆ）に示す第五工程では、半導体チップ１３上に配線層１２を形成する。配線層１２には配線１２１が形成される。
次に、図３（ｇ）に示す第六工程では、支持体１１を半導体チップ１３から取り外す。このとき、モールド樹脂１４には切込み１４ａが形成されているため、モールド樹脂１４の収縮はパッケージ内で収まり、ワーク全体には及ばない。したがって、支持体１１を取り外した際のワークの反りを抑制することができる。
次に、図３（ｈ）に示す第七工程では、配線層１２の配線１２１上に電極（バンプ）１５を形成する。そして、電極１５を形成した後、切込み１４ａに沿って配線層１２を切断し、各半導体チップ１３を切り離す。
これにより、上述した第一の実施形態と同様に半導体パッケージ１０が形成される。
【００３１】
以上のように、本実施形態では、支持体１１上に互いに離間して配置された複数の半導体チップ１３を樹脂１４によりモールドし、モールド樹脂１４に対し、半導体チップ１３の周辺に切込みを形成する。そして、当該切込みを形成した後、半導体チップ１３上に配線層１２を形成し、半導体チップ１３と支持体１１とを分離し、半導体チップ１３に電極１５を形成する。その後、最終製品形状に個片化する。
このように、チップファーストの手法を採用した場合であっても、上述した第一の実施形態と同様の効果を得ることができる。
【００３２】
なお、上記実施形態においては、モールド樹脂１４に切込みを形成した後、配線層１２を形成する場合について説明したが、配線層１２を形成した後に、モールド樹脂１３に切込みを形成してもよい。つまり、この場合、図３（ｃ）に示す状態から、半導体チップ１３上に配線層１２を形成し、その後、配線層１２が形成された側から配線層１２を切断してモールド樹脂１４に切込みを形成することになる。
この場合にも、支持体１１を半導体チップ１３から取り外した際のワークの反りを抑制することができる。また、この場合、モールド樹脂１４への切込み形成時に配線層１２を切断するので、個々のパッケージ単位で切込みを形成すれば、最終製品形状に個片化するために切込みに沿って配線層１２を切断する工程は不要となる。
【００３３】
（第四の実施形態）
次に、本発明の第四の実施形態について説明する。
上述した第二の実施形態では、支持体１１上に配線層１２を形成した後に半導体チップ１３を搭載して樹脂１４で封止する、ＲＤＬファーストの手法について説明した。第四の実施形態では、支持体１１上に半導体チップ１３を搭載し、樹脂１４で封止してから配線層１２を形成する、チップファーストの手法について説明する。なお、ワークの反りを抑制する方法としては、第二の実施形態と同様に、モールド樹脂１４にアイソレーション枠３１を挿入する方法を用いるものとする。
【００３４】
図４は、第四の実施形態における半導体パッケージの製造方法を示す図である。
図４（ａ）に示す第一工程および図４（ｂ）に示す第二工程は、上述した第三の実施形態と同様である。
図４（ｃ）に示す第三工程では、アイソレーション部材を支持体１１上に配置する。アイソレーション部材は、第二の実施形態と同様に、アイソレーション枠３１と、アイソレーション枠を支持するサポート部材３２とを備える。
アイソレーション部材を支持体１１上に配置した後、図４（ｄ）に示す第四工程では、サポート部材３２に形成された流入孔３２ａを介してアイソレーション枠３１の中に樹脂１４を流し込み、半導体チップ１３をモールドする。
次に、図４（ｅ）に示す第五工程では、アイソレーション部材からサポート部材３２を取り外す。このとき、アイソレーション枠３１はモールド樹脂１４の中に埋め込まれたままの状態になる。また、この第五工程では、モールド樹脂１４の表面を、半導体チップ１３の電極が露出するまで削る。
【００３５】
次に、図４（ｆ）に示す第六工程では、半導体チップ１３上に配線層１２を形成する。配線層には配線１２１が形成される。
次に、図４（ｇ）に示す第七工程では、支持体１１を半導体チップ１３から取り外す。このとき、モールド樹脂１４には、当該モールド樹脂１４とは接着しないアイソレーション枠３１が挿入されているため、モールド樹脂１４の収縮はパッケージ内で収まり、ワーク全体には及ばない。したがって、支持体１１を取り外した際のワークの反りを抑制することができる。
次に、図４（ｈ）に示す第八工程では、配線層１２の配線１２１上に電極（バンプ）１５を形成する。そして、電極１５を形成した後、アイソレーション枠３１に沿って配線層１２を切断し、各半導体チップ１３を切り離す。
これにより、上述した第二の実施形態と同様に半導体パッケージ１０が形成される。
【００３６】
以上のように、本実施形態では、支持体１１上に互いに離間して配置された複数の半導体チップ１３の周辺に仕切り部材としてアイソレーション枠３１を配置し、アイソレーション枠３１により仕切られた支持体１１上の半導体チップ１３を、樹脂１４によりモールドする。そして、樹脂１４により半導体チップ１３をモールドした後、半導体チップ１３上に配線層１２を形成し、半導体チップ１３と支持体１１とを分離し、半導体チップ１３に電極１５を形成する。その後、最終製品形状に個片化する。
このように、チップファーストの手法を採用した場合であっても、上述した第二の実施形態と同様の効果を得ることができる。
【００３７】
（変形例）
上記第一および第三の実施形態においては、モールド樹脂１４に対し、半導体チップ１３の周囲に切込みを形成する場合について説明したが、切込みは、必ずしも半導体チップ１３を取り囲むように形成する必要はない。半導体チップ１３の周辺に切込みが形成されていればよく、支持体１１を取り外した際のワークの反りを抑制可能であれば、切込みの形状は任意の形状であってよい。
同様に、上記第二および第四の実施形態においては、仕切り部材として、半導体チップ１３を取り囲むアイソレーション枠３１を用いる場合について説明したが、仕切り部材は半導体チップ１３を取り囲む枠部材に限定されない。仕切り部材は、半導体チップ１３の周辺に配置されていればよく、支持体１１を取り外した際のワークの反りを抑制可能であれば、仕切り部材の形状は任意の形状であってよい。
【００３８】
また、上記第一および第二の実施形態においては、支持体１１を配線層１２から切り離す前に、支持体１１に対向する面（モールド樹脂１４上）に、第二の支持体を取り付けてもよい。ここで、第二の支持体は、支持体１１と同様の材料により構成することができる。この場合、支持体１１を切り離した際に、モールド樹脂１４に形成された切込みやアイソレーション枠３１によって、電極形成前の半導体チップ１３が個々に切り離されてしまうことを防止することができる。したがって、その後の電極形成工程を適切に実施することができる。
【００３９】
上記の第二の支持体を取り付ける工程は、第一の実施形態において、モールド樹脂１４への切込み形成時に配線層１２まで切断する場合、必須の工程となる。ただし、この場合、電極形成後、第二の支持体を取り外すだけで半導体チップ１３を切り離すことができる。そのため、個々のパッケージ単位で切込みを形成すれば、最終製品形状に個片化するためにモールド樹脂１４の切込みに沿って配線層１２を切断する工程は不要となる。
さらに、上記第三および第四の実施形態においては、支持体１１を取り外した後、配線層１２上に電極１５を形成する場合について説明したが、配線層１２上に電極１５を形成した後、支持体１１を取り外すようにしてもよい。
【符号の説明】
【００４０】
１０…半導体パッケージ、１１…支持体、１２…配線層、１２１…配線、１３…半導体チップ、１４…樹脂、１４ａ…切込み、１５…電極、２１…カッター、３１…アイソレーション枠（仕切り部材）、３２…サポート部材
【図１】
2018032809.tif 000003
【図２】
2018032809.tif 000004
【図３】
2018032809.tif 000005
【図４】
2018032809.tif 000006
【図５】
2018032809.tif 000007
【図６】
2018032809.tif 000008