(57)【要約】      （修正有）【課題】複数台の制御装置の相互間で秒以下の精度での時刻同期ができ、かつ、各制御装置内の入出力カード間を結ぶ配線を簡素化できる時刻同期制御システムを提供する。【解決手段】複数のインタフェース２ａ１〜２ａ４、２ｂ１〜２ｂ４と主コントローラ１ａ、１ｂとを備えてなる複数台の制御装置１０ａ、１０ｂが併設された分散システムであって、制御装置１０ａ、１０ｂを外部に設けたＦＭ時計５に共通に接続し、その接点パルスによって各制御装置１０ａ、１０ｂ相互間で時刻同期を行うと共に、各制御装置１０ａ、１０ｂ内では各インタフェース２ａ１〜２ａ４、２ｂ１〜２ｂ４と主コントローラ１ａ、１ｂ間をシリアルバス６ａ、６ｂで接続して時刻同期を行い、制御装置１０ａ、１０ｂ間および制御装置１０ａ、１０ｂ内の時刻同期を秒以下の精度で行えるようにした。【選択図】図３
2018032065.tif 000002
【特許請求の範囲】
【請求項１】
信号入出力用の複数のインタフェースと演算処理用の主コントローラとを備えてなる制御装置の複数台が併設された分散システムを前提として、各制御装置の相互間および各制御装置内の各インタフェースと主コントローラ間の時刻同期制御を行うための時刻同期制御システムであって、
各制御装置内の上記インタフェースと上記主コントローラとを互いに高速化されたシリアルバスで接続するとともに、定周期に接点パルスを出力するＦＭ時計を備える一方、各々の上記制御装置は、上記ＦＭ時計からの接点パルスを受信する１つのインタフェースを有し、このインタフェースは上記接点パルスを受信したタイミングで時刻同期を行うとともに、上記接点パルスの受信に応じて時刻同期通知を出力し、上記主コントローラおよび他のインタフェースは、上記時刻同期通知の受信に応じて時刻同期を行うことを特徴とする時刻同期制御システム。
【請求項２】
上記主コントローラは、上記ＦＭ時計からの接点パルスを受信した上記インタフェースからの時刻同期通知の受信に応じて制御装置内の全てのインタフェースに対してマルチキャストで時刻同期通知を送信する一方、上記ＦＭ時計からの接点パルスを受信したインタフェースは、自身が時刻同期通知を送信した時刻から上記主コントローラから送信された時刻同期通知を受信した時刻までに要した遅延時間を算出してその遅延時間に基づいて同期時刻の補正を行うとともに、その遅延時間の情報を他のインタフェースに送信する一方、他のインタフェースは、その遅延時間の情報を受信したタイミングで同期時刻の補正を行うことを特徴とする請求項１に記載の時刻同期制御システム。
【請求項３】
各々の上記インタフェースと上記主コントローラとを互いに割り込み信号線で接続する一方、上記ＦＭ時計からの接点パルスを受信したインタフェースは、上記時刻同期通知を出力する代わりに、制御装置内の主コントローラおよび他のインタフェースに対して上記割り込み信号線を通じて割り込み信号を送信し、割り込み信号を受信した上記主コントローラと他のインタフェースは、この割り込み信号の受信に応じて割り込み信号を送信したインタフェースと時刻同期を行うことを特徴とする請求項１に記載の時刻同期制御システム。
【請求項４】
各々の上記制御装置が上記ＦＭ時計からの接点パルスを受信する１つのインタフェースを備える代わりに、各々の制御装置の内の１台の制御装置の１つのインタフェースのパルス入力回路のみが上記ＦＭ時計に対して接点パルスを受信するよう接続され、かつ各々の制御装置の内の１つのインタフェースのパルス出力回路が他の制御装置の内の１つのインタフェースのパルス入力回路に順次カスケード接続されており、
各々の上記制御装置の内のカスケード接続されたインタフェースのパルス出力回路は、上記主コントローラから出力される上記時刻同期通知を受信したタイミングでカスケード接続された次の制御装置のインタフェースのパルス入力回路に対して接点パルスを送信して各々の上記制御装置の相互間の時刻同期を行うことを特徴とする請求項１に記載の時刻同期制御システム。
【請求項５】
信号入出力用の複数のインタフェースと演算処理用の主コントローラとを備えてなる制御装置の複数台が併設された分散システムを前提として、各制御装置の相互間および各制御装置内の各インタフェースと主コントローラ間の時刻同期制御を行うための時刻同期制御システムであって、
各々の上記制御装置の内の上記インタフェースと上記主コントローラとを互いに高速化されたシリアルバスで接続するとともに、各々の上記制御装置の内の１台の制御装置が備える主コントローラは、時刻同期の基準局として設定されて定周期で時刻同期通知を出力する一方、各々の制御装置の１つのインタフェースのパルス出力回路が他の制御装置の１つのインタフェースのパルス入力回路に順次カスケード接続されており、
上記基準局の主コントローラを有する制御装置の全てのインタフェースは、上記基準局の主コントローラからの時刻同期通知に応じて時刻同期を行うとともに、カスケード接続されたインタフェースのパルス出力回路は上記時刻同期通知を受信したタイミングで次の制御装置のインタフェースのパルス入力回路に対して接点パルスを送信し、
次段以降の制御装置は、上記パルス入力回路で上記接点パルスを受信したインタフェースがこの接点パルスを受信したタイミングで時刻同期を行うとともに、上記接点パルスの受信に応じて時刻同期通知を出力し、上記主コントローラおよび他のインタフェースは、上記時刻同期通知の受信に応じて時刻同期を行うことを特徴とする時刻同期制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、信号入出力用の複数のインタフェースと演算処理用の主コントローラとを備えてなる制御装置の複数台が併設された分散システムを前提として、各々の制御装置間および各制御装置内の各インタフェースと主コントローラ間の時刻同期制御を行うための時刻同期制御システムに関するものである。
【背景技術】
【０００２】
プラント制御システムにおいては、制御対象となるプラント機器が例えばボイラやタービンといったように互いに異なる場合、各プラント機器に対して個別にその制御用の制御装置を設けた分散システムが採用される場合がある。
【０００３】
その場合、各プラント機器に対応して設けられる制御装置には、プラント機器の監視制御用の入出力信号処理を行うインタフェースとしての役目を果たす入出力カードを複数台配置するとともに、各入出力カードからの情報を収集して当該プラント機器制御のための演算処理を行う主コントローラを設けて構成したものがある。
【０００４】
ここで、各プラント機器を精度良く監視制御する上では、各制御装置内における入出力カードや主コントローラは、その入出力信号に対して時刻同期を取る必要がある。このため、従来技術では、主コントローラから入出力カードに対して分以上の時刻を表す時刻情報を周期的に伝送して各入出力カード間で分以上の時刻を同期させる一方、一つの入出力カード（標準コントローラ）からは主コントローラからの時刻情報の受信に応じて残りの他の入出力カードに対して接点パルスを送信することで、各入出力カード間で秒以下の時刻を同期させるようにしたものが提案されている（例えば、特許文献１参照）。
【０００５】
このように、従来の各制御装置における時刻同期方式では、分以上の同期と秒以下の同期を別の手段で行うことによって入出力カード間で少ないデータ量でミリ秒精度の時刻同期を行うようにしている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平９−３１９４０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、従来の制御装置の時刻同期方式では、個々の制御装置内に存在する主コントローラや入出力カードの相互間では高精度な時刻同期を行うことができても、複数台の制御装置の相互間での時刻同期を行うための手段は何ら設けられていない。そのため、各制御装置の相互間ではミリ秒精度の時刻同期を行うことができなかった。
【０００８】
特に、近年、各プラント機器に対して個別に設けられている複数台の制御装置が協調して各プラント機器の時系列情報を収集してプラントシステム全体のシーケンス動作を確認するような要求が生じているが、従来技術ではこのような各制御装置の相互間でミリ秒精度での時刻同期が要求される高度な制御システムには対応できないという問題点があった。
【０００９】
また、従来のものでは、秒以下の時刻同期のために、入出力カード（標準コントローラ）のパルス出力回路と残りの他の入出力カードのパルス入力回路との間を結線する必要があるため、各制御装置内の配線が複雑になるという問題点もあった。
【００１０】
この発明は、上記のような課題を解決するためになされたものであり、複数台の制御装置の相互間でミリ秒精度での時刻同期ができるとともに、各制御装置内の入出力カード間を結ぶ配線を簡素化できる時刻同期制御システムを得ることを目的とする。
【課題を解決するための手段】
【００１１】
上記の課題を解決するため、この発明は、信号入出力用の複数のインタフェースと演算処理用の主コントローラとを備えてなる制御装置の複数台が併設された分散システムを前提として、各々の制御装置間および各制御装置内の各インタフェースと主コントローラ間の時刻同期制御を行うための時刻同期制御システムにおいて、次のようにしている。
【００１２】
すなわち、第１の発明では、各制御装置内の上記インタフェースと上記主コントローラとを互いに高速化されたシリアルバスで接続するとともに、定周期に接点パルスを出力するＦＭ時計を備える一方、各々の上記制御装置は、上記ＦＭ時計からの接点パルスを受信する１つのインタフェースを有し、このインタフェースは上記接点パルスを受信したタイミングで時刻同期を行うとともに、上記接点パルスの受信に応じて時刻同期通知を出力し、上記主コントローラおよび他のインタフェースは、上記時刻同期通知の受信に応じて時刻同期を行うことを特徴としている。
【００１３】
また、第２の発明では、各々の上記制御装置の内の上記インタフェースと上記主コントローラとを互いに高速化されたシリアルバスで接続するとともに、各々の上記制御装置の内の１台の制御装置が備える主コントローラは、時刻同期の基準局として設定されて定周期で時刻同期通知を出力する一方、各々の制御装置の１つのインタフェースのパルス出力回路が他の制御装置の１つのインタフェースのパルス入力回路に順次カスケード接続されており、上記基準局の主コントローラを有する制御装置の全てのインタフェースは、上記基準局の主コントローラからの時刻同期通知に応じて時刻同期を行うとともに、カスケード接続されたインタフェースのパルス出力回路は上記時刻同期通知を受信したタイミングで次の制御装置のインタフェースのパルス入力回路に対して接点パルスを送信し、次段以降の制御装置は、上記パルス入力回路で上記接点パルスを受信したインタフェースがこの接点パルスを受信したタイミングで時刻同期を行うとともに、上記接点パルスの受信に応じて時刻同期通知を出力し、上記主コントローラおよび他のインタフェースは、上記時刻同期通知の受信に応じて時刻同期を行うことを特徴としている。
【発明の効果】
【００１４】
この発明によれば、各制御装置内の各インタフェースと主コントローラ間でミリ秒精度で時刻同期制御を行うことができるだけでなく、各々の制御装置の相互間でもリ秒精度での時刻同期ができる。また、各々の制御装置内では、主コントローラと各インタフェースとの間を高速化されたシリアルバスで接続するだけでよく、各インタフェース間を別途接点パルスを入出力するための信号線で接続する必要がないので、各制御装置内での配線の簡略化を実現することができる。
【図面の簡単な説明】
【００１５】
【図１】この発明の参考技術の時刻同期制御システムにおけるシステム構成図である。
【図２】この発明の参考技術の時刻同期制御システムにおける時刻同期制御の動作説明図である。
【図３】この発明の実施の形態１の時刻同期制御システムにおけるシステム構成図である。
【図４】この発明の実施の形態１の時刻同期制御システムにおける各部の動作タイミングを示す説明図である。
【図５】この発明の実施の形態１の時刻同期制御システムにおける時刻同期制御の動作説明図である。
【図６】この発明の実施の形態２の時刻同期制御システムにおける各部の動作タイミングを示す説明図である。
【図７】この発明の実施の形態３の時刻同期制御システムにおけるシステム構成図である。
【図８】この発明の実施の形態４の時刻同期制御システムにおけるシステム構成図である。
【図９】この発明の実施の形態５の時刻同期制御システムにおけるシステム構成図である。
【発明を実施するための形態】
【００１６】
実施の形態１．
この発明の内容の理解を促すために、この発明の実施の形態１について説明する前に、先ず、図１、図２を用いて参考技術の内容について説明する。
【００１７】
図１に示す分散システムでは、一例として、共に同じ構成を有する２台の制御装置１０ａ、１０ｂが併設され、各々の制御装置１０ａ、１０ｂは、信号入出力用のインタフェースである４つの入出力カード２ａ１〜２ａ４、２ｂ１〜２ｂ４と、演算処理用の１つの主コントローラ１ａ、１ｂを備えている。
【００１８】
ここで、各入出力カード２ａ１〜２ａ４、２ｂ１〜２ｂ４は、図示しないが、それぞれ水晶発振子を備えたタイマ回路を備えており、ミリ秒分解能で秒以下の時刻を管理できる性能を有する。また、主コントローラ１ａ、１ｂは、１分ごとに時刻情報を出力するタイマ回路を備えている。
【００１９】
図１に示した構成の分散システムにおいて、いま、一つの制御装置１０ａに着目した場合、この制御装置１０ａの時刻同期方式では、主コントローラ１ａが１分毎に各入出力カード２ａ１〜２ａ４に対して時刻情報を送付し、１つの入出力カード（標準コントローラ）２ａ１は、この主コントローラ１ａからの時刻情報の受信に応じて残りの他の入出力カード２ａ２〜２ａ４に対してパルス出力回路３ａを介して接点パルスを送信し、他の入出力カード２ａ２〜２ａ４はこの接点パルスをパルス入力回路４ａを介して受信する。
【００２０】
図２に示すように、各々の入出力カード２ａ１〜２ａ４は、主コントローラ１ａから時刻情報を受信したタイミングで時刻の分データをインクリメントし、また入出力カード（標準コントローラ）２ａ１は接点パルスを送信したタイミングでミリ秒データをクリアする。他の入出力カード２ａ２〜２ａ４は入出力カード（標準コントローラ）２ａ１から送信された接点パルスを受信したタイミングでミリ秒データをクリアする。これにより、各入出力カード２ａ２〜２ａ４は、ミリ秒単位での時刻同期を実現している。なお、他の制御装置１０ｂについても、その動作は同じである。
【００２１】
このように、参考技術では、個々の制御装置１０ａ、１０ｂ内において、分以上の同期と秒以下の同期を別の手段で行うことによって入出力カード２ａ１〜２ａ４、２ｂ１〜２ｂ４間で少ないデータ量でミリ秒精度の時刻同期を行うことができる。
【００２２】
しかし、参考技術の時刻同期方式では、個々の制御装置１０ａまたは１０ｂ内に存在する入出力カード２ａ１〜２ａ４、２ｂ１〜２ｂ４間では高精度な時刻同期は行うことができても、各制御装置１０ａ、１０ｂの相互間で時刻同期を行う手段は何ら設けられていない。そのため、各制御装置１０ａ、１０ｂ内の各入出力カード２ａ１〜２ａ４、２ｂ１〜２ｂ４間のみならず、各々の制御装置１０ａ、１０ｂの相互間で時刻同期を行うことができない。
【００２３】
また、秒以下の時刻同期のために、入出力カード（標準コントローラ）２ａ１、２ｂ１のパルス出力回路３ａ、３ｂと他の入出力カード２ａ２〜２ａ４、２ｂ２〜２ｂ４のパルス入力回路４ａ、４ｂの間を結線する必要があるため、各々の各制御装置１０ａ、１０ｂ内の配線が複雑になる。
【００２４】
次に、この発明の実施の形態１における時刻同期制御システムについて説明する。
図３はこの発明の実施の形態１の時刻同期制御システムにおけるシステム構成図であり、図１に示した参考技術と対応もしくは相当する構成部分には同一の符号を付す。
【００２５】
図３に示すこの実施の形態１の分散システムでは、一例として、共に同じ構成を有する２台の制御装置１０ａ、１０ｂが併設され、各々の制御装置１０ａ、１０ｂは、信号入出力用のインタフェースである４つの入出力カード２ａ１〜２ａ４、２ｂ１〜２ｂ４と、演算処理用の１つの主コントローラ１ａ、１ｂとを備えている。
【００２６】
この場合、一方の制御装置１０ａは、各入出力カード２ａ１〜２ａ４と主コントローラ１ａとが互いに高速化されたシリアルバス６ａで接続されている。同様に、他方の制御装置１０ｂについても、各入出力カード２ｂ１〜２ｂ４と主コントローラ１ｂとは互いに高速化されたシリアルバス６ｂで接続されている。
【００２７】
なお、高速化されたシリアルバス６ａ、６ｂとしては、例えばＰＣＩバス（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｂｕｓ）が適用される。また、各入出力カード２ａ１〜２ａ４、２ｂ１〜２ｂ４は、参考技術と同様、図示しないが、それぞれ水晶発振子を備えたタイマ回路を備えており、ミリ秒分解能で秒以下の時刻を管理できる性能を有する。また、主コントローラ１ａ、１ｂは、１分ごとに時刻情報を出力するタイマ回路を備えている。
【００２８】
さらに、この実施の形態１では、定周期（ここでは１分ごと）に時刻同期の基準となる接点パルスを出力するＦＭ時計５を備える一方、各々の制御装置１０ａ、１０ｂの内の一つの入出力カード、ここでは２ａ１と２ｂ１は、パルス入力回路４ａ、４ｂを介してＦＭ時計５に共通に接続されており、これらの各入出力カード２ａ１、２ｂ１がＦＭ時計５からの接点パルスを受信する標準コントローラとして設定されている。
【００２９】
次に、図４および図５を参照してこの実施の形態１における時刻同期制御動作について説明する。なお、ここでは、一方の制御装置１０ａに着目してその動作について説明するが、他方の制御装置１０ｂについてもその動作は基本的に同じである。
【００３０】
ＦＭ時計５は、１分周期で接点パルスを入出力カード（標準コントローラ）２ａ１に送信する。これに応じて、入出力カード（標準コントローラ）２ａ１は、パルス入力回路４ａで接点パルスを検出したタイミングで、内部時刻の分データをインクリメントし、かつ、秒以下のデータを０クリアするとともに、シリアルバス６ａを介して主コントローラ１ａに時刻同期通知を送信する。
【００３１】
主コントローラ１ａは、入出力カード（標準コントローラ）２ａ１からの時刻同期通知を受信したタイミングで、内部時刻の分データをインクリメントするとともに、シリアルバス６ａを介して他の入出力カード２ａ２〜２ａ４に時刻同期通知をマルチキャストで送信する。
【００３２】
入出力カード２ａ２〜２ａ４は、主コントローラ１ａからの時刻同期通知を受信したタイミングで、それぞれの内部時刻の分データをインクリメントし、かつ秒以下のデータを０クリアする。
【００３３】
このように、入出力カード（標準コントローラ）２ａ１および主コントローラ１ａからの時刻同期通知は、いずれも高速化されたシリアルバス６ａ上で行われるため、主コントローラ１ａと入出力カード２ａ１〜２ａ４の時刻のずれはマイクロ秒オーダであり、ミリ秒精度での時刻同期が可能となり、しかも、制御装置１０ａ内の配線を簡略化できる。
【００３４】
また、ＦＭ時計５は１台の制御装置１０ａだけでなく、他の制御装置１０ｂにも接続されているため、複数の制御装置１０ａ、１０ｂで上記の動作を行うことにより、各制御装置１０ａ、１０ｂの相互間において入出力カード２ａ１〜２ａ４、２ｂ１〜２ｂ４の時刻をミリ秒単位で同期させることが可能となる。
【００３５】
実施の形態２．
上記の実施の形態１では、図４に示したように、制御装置１０ａ内において、ＦＭ時計５からの接点パルスを受信する入出力カード（標準コントローラ）２ａ１に対して、他の入出力カード２ａ２〜２ａ４は、主コントローラ１を経由して時刻同期を完了する分だけ時間遅延Ｔｄを生じる。
【００３６】
そこで、この実施の形態２では、このような入出力カード（標準コントローラ）２ａ１と入出力カード２ａ２〜２ａ４との間の遅延時間Ｔｄを短縮してさらに時刻同期精度を向上させるため、次のようにしている。以下、この点につき、図６を用いて説明する。
【００３７】
ＦＭ時計５は、１分周期で接点パルスを入出力カード（標準コントローラ）２ａ１に送信する。これに応じて、入出力カード（標準コントローラ）２ａ１は、パルス入力回路４ａで接点パルスを検出したタイミングで、内部時刻の分データをインクリメントし、かつ、秒以下のデータを０クリアするとともに、シリアルバス６ａを介して主コントローラ１ａに時刻同期通知を送信する。
【００３８】
主コントローラ１ａは、入出力カード（標準コントローラ）２ａ１からの時刻同期通知を受信したタイミングで、内部時刻の分データをインクリメントするとともに、他の入出力カード２ａ２〜２ａ４にシリアルバス６ａを介して時刻同期通知をマルチキャストする。ここまでの動作は実施の形態１の場合と同様である。
【００３９】
さらに、この実施の形態２では、主コントローラ１ａは、入出力カード（標準コントローラ）２ａ１からの時刻同期通知を受信すると、これに応じて入出力カード（標準コントローラ）２ａ１に対して時刻同期通知（ＡＣＫ）をマルチキャストデータに乗せて送信する。
【００４０】
他の入出力カード２ａ２〜２ａ４は、主コントローラ１ａからの時刻同期通知を受信したタイミングで、それぞれの内部時刻の分データをインクリメントする。また、入出力カード（標準コントローラ）２ａ１は、主コントローラ１ａから時刻同期通知（ＡＣＫ）を受信すると、この時刻同期通知（ＡＣＫ）を受信したタイミングで、自身が主コントローラ１ａに対して時刻同期通知を送信した時刻から、これに応じて主コントローラ１ａから送信された時刻同期通知（ＡＣＫ）を受信した時刻までに要した遅延時間Ｔｄを算出する。そして、自身の秒以下のデータについて遅延時間Ｔｄを減算する。さらに、他の入出力カード２ａ２〜２ａ４にシリアルパス６ａを介して補正時刻を通知する。
【００４１】
他の入出力カード２ａ２〜２ａ４は、主コントローラ１ａから時刻同期通知が既に受信され、かつ入出力カード（標準コントローラ）２ａ１からの補正時刻が受信された場合、その補正時刻が受信されたタイミングで内部時刻の秒以下のデータを０クリアする。
【００４２】
このように、秒以下の時刻について、時刻同期の補正を行うことによって、入出力カード２ａ１（標準コントローラ）と他の入出力カード２ａ２〜２ａ４の間の遅延時間はＴｓ（＜Ｔｄ）となり、実施の形態１の場合よりも短縮することができる。
なお、他の制御装置１０ｂについてもその動作は同じであるから、ここでは詳しい説明は省略する。
【００４３】
実施の形態３．
図７はこの実施の形態３における時刻同期制御システムにおけるシステム構成図であり、図３に示した実施の形態１と対応もしくは相当する構成部分には同一の符号を付す。
【００４４】
上記の実施の形態１では、各制御装置１０ａ、１０ｂ内においてシリアルバス６ａ、６ｂ上で時刻同期通知を行うことで時刻同期を行う場合について説明したが、この実施の形態３では、図７に示すように、各入出力カード２ａ１〜２ａ４、２ｂ１〜２ｂ４と主コントローラ１ａ、１ｂとの間をシリアルバス６ａ、６ａに加えて、さらに割り込み信号線７ａ、７ｂで接続している。
【００４５】
そして、入出力カード（標準コントローラ）２ａ１は、パルス入力回路４ａでＦＭ時計５からの接点パルスを検出したタイミングで、内部時刻の分データをインクリメントし、かつ、秒以下のデータを０クリアするとともに、制御装置１０ａ内の主コントローラ１ａおよび他の入出力カード２ａ２〜２ａ４に割り込み信号線７ａを通じて割り込み信号を送信する。
【００４６】
この割り込み信号を受信した主コントローラ１ａは、内部時刻の分データをインクリメントする。また、この割り込み信号を受信した他の入出力カード２ａ２〜２ａ４は、割り込み信号を受信したタイミングでそれぞれの内部時刻の分データをインクリメントし、かつ秒以下のデータを０クリアする。
なお、他の制御装置１０ｂについても、その動作は同じである。
【００４７】
これにより、各制御装置１０ａ、１０ｂ内の各入出力カード２ａ１〜２ａ４、２ｂ１〜２ｂ４と主コントローラ１ａ、１ｂ間においてミリ秒精度で時刻同期制御を行うことができるだけでなく、各々の制御装置１０ａ、１０ｂの相互間でもミリ秒精度での時刻同期ができる。しかも、各入出力カード２ａ１〜２ａ４、２ｂ１〜２ｂ４と主コントローラ１ａ、１ｂ間で時刻同期通知をやり取りすることなく、一回の割り込み信号のみで各入出力カード２ａ１〜２ａ４、２ｂ１〜２ｂ４と主コントローラ１ａ、１ｂ間で時刻同期を行えるため、実施の形態１、２の場合よりも遅延時間をさらに短縮化することができる。
【００４８】
実施の形態４．
図８はこの発明の実施の形態４の時刻同期制御システムにおけるシステム構成図であり、図３に示した実施の形態１と対応もしくは相当する構成部分には同一の符号を付す。
【００４９】
上記の実施の形態１〜３では、各々の制御装置１０ａ、１０ｂの内の一つの入出力カード２ａ１、２ｂ１がパルス入力回路４ａ、４ｂを介してＦＭ時計５に共通に接続されているが、この実施の形態４では、図８に示すように、各々の制御装置１０ａ、１０ｂ、１０ｃ、……の内の１台の制御装置１０ａの１つの入出力カード（標準コントローラ）２ａ１のパルス入力回路４ａのみがＦＭ時計５に対して接点パルスを受信するよう接続されている。
【００５０】
また、各制御装置１０ａ、１０ｂ、１０ｃ、……相互間の接続については、自装置の最下段の入出力カード２ａ４、２ｂ４、……のパルス出力回路３ａ、３ｂ、３ｃ、……が次の制御装置の最上段の入出力カード（標準コントローラ）２ｂ１、２ｃ１、……のパルス入力回路４ｂに順次カスケード接続されている。
【００５１】
この構成において、ＦＭ時計５に接続された制御装置１０ａについては、実施の形態１の場合と同様な動作を行うが、自装置の最下段の入出力カード２ａ４は、主コントローラ１ａからの時刻同期通知を受信したタイミングで、内部時刻の分データをインクリメントし、かつ秒以下のデータを０クリアすると同時に、パルス出力回路３ａから接点パルスを次の制御装置１０ｂの最上段の入出力カード（標準コントローラ）２ｂ１のパルス入力回路４ｂに向けて出力する。
【００５２】
以降の制御装置１０ｂ、１０ｃ、……については、最上段の入出力カード（標準コントローラ）２ｂ１、２ｃ１がパルス入力回路４ｂを介して接点パルスを受信することになるので、ＦＭ時計５からの接点パルスを受信する実施の形態１の場合と同様の動作を順次行う。
【００５３】
これにより、この実施の形態４についても、各制御装置１０ａ、１０ｂ、１０ｃ、……内の各入出力カード２ａ１〜２ａ４、２ｂ１〜２ｂ４と主コントローラ１ａ、１ｂ、１ｃ、……間においてミリ秒精度で時刻同期制御を行うことができるだけでなく、各々の制御装置１０ａ、１０ｂ、１０ｃ、……の相互間でもミリ秒精度での時刻同期ができる。
【００５４】
また、この実施の形態４の構成とした場合、ＦＭ時計５に接続された制御装置１０ａからカスケード接続される下段側の制御装置１０ｂ、１０ｃ、…になるほど、時刻同期に伴う遅延時間は長くなるものの、ＦＭ時計５と各制御装置１０ａ、１０ｂ、１０ｃ、……相互間の接続を簡略化することができる。
【００５５】
実施の形態５．
図９はこの発明の実施の形態５の時刻同期制御システムにおけるシステム構成図であり、図８に示した実施の形態４と対応もしくは相当する構成部分には同一の符号を付す。
【００５６】
上記の実施の形態４では、ＦＭ時計５を時刻同期の基準時刻とする場合について述べたが、この実施の形態５では、図９に示すように、ＦＭ時計５を省略するとともに、各々の制御装置１０ａ、１０ｂ、１０ｃ、……の内の１台の制御装置１０ａが備える主コントローラ１ａが時刻同期の基準局として設定されている。
【００５７】
また、この実施の形態５では、実施の形態４の場合と同様、各制御装置１０ａ、１０ｂ、１０ｃ、……の最下段の入出力カード２ａ４、２ｂ４、……のパルス出力回路３ａ、３ｂ、３ｃ、……が次の制御装置の最上段の入出力カード（標準コントローラ）２ｂ１、２ｃ１、……のパルス入力回路４ｂ、４ｃ、……に順次カスケード接続されている。
【００５８】
基準局として設定された主コントローラ１ａを有する制御装置１０ａについては、当該主コントローラ１ａから１分ごとにシリアルバス６ａを介して他の入出力カード２ａ１〜２ａ４に時刻同期通知をマルチキャストで送信するので、各入出力カード２ａ１〜２ａ４は、主コントローラ１ａからの時刻同期通知を受信したタイミングで、それぞれの内部時刻の分データをインクリメントし、かつ秒以下のデータを０クリアする。
【００５９】
さらに、この制御装置１０ａの最下段の入出力カード２ａ４については、主コントローラ１ａからの時刻同期通知を受信したタイミングで、パルス出力回路３ａから接点パルスを次の制御装置１０ｂの最上段の入出力カード（標準コントローラ）２ｂ１のパルス入力回路４ｂに向けて出力する。
【００６０】
以降の制御装置１０ｂ、１０ｃ、……については、最上段の入出力カード（標準コントローラ）２ｂ１、２ｃ１のパルス入力回路４ｂが接点パルスを受信するので、実施の形態４の場合と同様の動作を順次行う。
【００６１】
この実施の形態５では、一つの制御装置１０ａの主コントローラ１ａの時刻を基準時刻にしたので、これによって、ＦＭ時計５を無くすことができ、より安価に制御装置１０ａ、１０ｂ、１０ｃ、……相互間の時刻同期を実現することができる。
【００６２】
なお、上記の実施の形態１〜３では、制御装置１０ａ、１０ｂが２台併設された場合を例にとって説明したが、制御装置の台数はこれに限定されるものではなく、３台以上設けられている場合であってもこの発明は適用可能である。また、この発明は、上記の実施の形態１〜５の構成のみに限定されるものではなく、この発明の趣旨を逸脱しない範囲内において、各実施の形態１〜５の構成の一部を変更したり、その構成の一部を省略することができ、また、各実施の形態１〜５の構成を適宜組み合わせることが可能である。
【符号の説明】
【００６３】
１０ａ，１０ｂ，１０ｃ  制御装置、１ａ，１ｂ，１ｃ  主コントローラ、
２ａ１〜２ａ４，２ｂ１〜２ｂ４，２ｃ１〜２ｃ４  入出力カード（インタフェース）、３ａ，３ｂ，３ｃ  パルス出力回路、４ａ，４ｂ，４ｃ  パルス入力回路、
５  ＦＭ時計、６ａ，６ｂ  シリアルバス、７ａ，７ｂ  割り込み信号線。
【図１】
2018032065.tif 000003
【図２】
2018032065.tif 000004
【図３】
2018032065.tif 000005
【図４】
2018032065.tif 000006
【図５】
2018032065.tif 000007
【図６】
2018032065.tif 000008
【図７】
2018032065.tif 000009
【図８】
2018032065.tif 000010
【図９】
2018032065.tif 000011