(57)【要約】【課題】電子部品の特性に対する端子電極の影響を抑制する。【解決手段】チップサーミスタ１は、素体２と、端子電極３，４と、内部電極５，６と、を備えている。素体２は、主面２ａ，２ｂと、端面２ｃ，２ｄと、を有している。端子電極３，４は、素体２の端面２ｃ，２ｄの全体及び主面２ａ，２ｂの端面２ｃ，２ｄに隣接する部分を覆っている。内部電極５，６は、第一方向Ｄ１で互いに対向するように素体２内に配置され、対応する端子電極３，４に接続されている。素体２の第一方向Ｄ１の長さは、第二方向Ｄ２及び第三方向Ｄ３における素体２の周縁から中央に向けて減少し、主面２ａ，２ｂにおける端子電極３，４の第二方向Ｄ２の長さは、第三方向Ｄ３における主面２ａ，２ｂの両端から中央に向けて減少している。【選択図】図３
2018041760.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する一対の主面と、前記一対の主面が対向する第一方向に直交する第二方向で互いに対向する一対の端面と、を有する素体と、
前記端面の全体及び前記主面の前記端面に隣接する部分を覆う一対の端子電極と、
前記第一方向で互いに対向するように前記素体内に配置され、対応する前記端子電極に接続される複数の内部電極と、を備え、
前記素体の前記第一方向の長さは、前記第一方向及び前記第二方向に直交する第三方向並びに前記第二方向における前記素体の周縁から中央に向けて減少し、
前記主面における前記端子電極の前記第二方向の長さは、前記第三方向における前記主面の両端から中央に向けて減少している、電子部品。
【請求項２】
前記素体において前記第一方向で前記内部電極に挟まれた部分は、前記第二方向において各前記端子電極から離間している、請求項１に記載の電子部品。
【請求項３】
各前記主面における各前記端子電極の前記第二方向の長さは、前記第三方向における各前記主面の両端から中央に向けて減少している、請求項１又は２に記載の電子部品。
【請求項４】
互いに対向する一対の主面と、前記一対の主面が対向する第一方向に直交する第二方向で互いに対向する一対の端面と、を有する素体であって、前記第一方向で互いに対向するとともに対応する前記端面に露出する複数の内部電極が内部に配置された素体を準備する工程と、
前記素体の前記第一方向の長さが、前記第一方向及び前記第二方向に直交する第三方向並びに前記第二方向における前記素体の周縁から中央に向けて減少するように、前記素体の形状を加工する工程と、
前記素体の形状を加工する工程の後で、前記素体の前記端面を導電性ペースト中に浸漬することにより、前記主面における前記第二方向の長さが前記第三方向における前記主面の両端から中央に向けて減少するように、前記端面の全体及び前記主面の前記端面に隣接する部分を覆う一対の端子電極を形成する工程と、を含む、電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品及び電子部品の製造方法に関する。
【背景技術】
【０００２】
一対の主面及び一対の端面を有する素体と、素体の端面側に形成された一対の端子電極と、素体の内部に配置された複数の内部電極と、を備える電子部品が知られている（例えば、特許文献１〜３）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−２５０７０２号公報
【特許文献２】特開平８−１９８６７４号公報
【特許文献３】国際公開第２０１６／０７２１５４号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述のような電子部品では、端面を導電性ペーストに浸漬することにより、端子電極を形成することができる。このとき、端面に隣接する主面では、幅方向の中央に向けて導電性ペーストが高い位置まで到達する。このようにして形成された端子電極の形状によれば、例えば、電子部品としての特性を発揮する特性部が素体の中心部に配置されている場合、端子電極から特性部までの距離が短くなる。その結果、電子部品の特性が端子電極による影響を受ける懼れがある。
【０００５】
本発明は、電子部品の特性に対する端子電極の影響を抑制することが可能な電子部品及び電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る電子部品は、互いに対向する一対の主面と、一対の主面が対向する第一方向に直交する第二方向で互いに対向する一対の端面と、を有する素体と、端面の全体及び主面の端面に隣接する部分を覆う一対の端子電極と、第一方向で互いに対向するように素体内に配置され、対応する端子電極に接続される複数の内部電極と、を備え、素体の第一方向の長さは、第一方向及び第二方向に直交する第三方向並びに第二方向における素体の周縁から中央に向けて減少し、主面における端子電極の第二方向の長さは、第三方向における主面の両端から中央に向けて減少している。
【０００７】
本発明に係る電子部品では、素体の第一方向の長さは、第二方向及び第三方向における素体の周縁から中央に向けて減少している。つまり、素体は、主面の中央が窪んだ形状を有している。また、端子電極は、素体の形状に合わせて形成されており、主面における端子電極の第二方向の長さは、第三方向における主面の両端から中央に向けて減少している。端子電極のこのような形状によれば、端子電極から、素体において第一方向で内部電極に挟まれた部分に形成される特性部までの距離を長くすることができる。これにより、電子部品の特性に対する端子電極の影響を抑制することができる。
【０００８】
本発明に係る電子部品では、素体において第一方向で内部電極に挟まれた部分は、第二方向において各端子電極から離間していてもよい。この場合、電子部品の特性に対する端子電極の影響を確実に抑制することができる。
【０００９】
本発明に係る電子部品では、各主面における各端子電極の第二方向の長さは、第三方向における各主面の両端から中央に向けて減少していてもよい。この場合、電子部品の特性に対する端子電極の影響を更に抑制することができる。
【００１０】
本発明に係る電子部品の製造方法は、互いに対向する一対の主面と、一対の主面が対向する第一方向に直交する第二方向で互いに対向する一対の端面と、を有する素体であって、第一方向で互いに対向するとともに対応する端面に露出する複数の内部電極が内部に配置された素体を準備する工程と、素体の第一方向の長さが、第一方向及び第二方向に直交する第三方向並びに第二方向における素体の周縁から中央に向けて減少するように、素体の形状を加工する工程と、素体の形状を加工する工程の後で、素体の端面を導電性ペースト中に浸漬することにより、主面における第二方向の長さが第三方向における主面の両端から中央に向けて減少するように、端面の全体及び主面の端面に隣接する部分を覆う一対の端子電極を形成する工程と、を含む。
【００１１】
本発明に係る電子部品の製造方法では、素体の第一方向の長さが、第二方向及び第三方向における素体の周縁から中央に向けて減少するように、素体の形状を加工する工程を有している。これにより、素体は、主面の中央が窪んだ形状となる。このため、端面を導電性ペーストに浸漬して端子電極を形成すると、導電性ペーストが主面の第三方向の中央で低い位置までしか上らない。このようにして形成された端子電極によれば、素体において第一方向で内部電極に挟まれた部分に形成される特性部と端子電極との距離を長くすることができる。これにより、電子部品の特性に対する端子電極の影響を抑制することができる。
【発明の効果】
【００１２】
本発明に係る電子部品及び電子部品の製造方法によれば、電子部品の特性に対する端子電極の影響を抑制することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】実施形態に係るチップサーミスタの斜視図である。
【図２】図１のチップサーミスタの上面図である。
【図３】図１のチップサーミスタの正面図及び端面図である。
【図４】図１のチップサーミスタの側面図及び端面図である。
【図５】実施形態に係るチップサーミスタの製造方法における電極形成工程について説明するための図である。
【図６】図１のチップサーミスタを備える電子部品装置の端面図である。
【図７】比較例に係るチップサーミスタについて説明するための図である。
【発明を実施するための形態】
【００１４】
本発明の実施形態について図面を参照して説明する。以下の本実施形態は、本発明を説明するための例示であり、本発明を以下の内容に限定する趣旨ではない。説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。
【００１５】
図１〜図４を参照して、本実施形態に係るチップサーミスタ（電子部品）１について説明する。図１は、実施形態に係るチップサーミスタの斜視図である。図２は、図１のチップサーミスタの上面図である。図３（ａ）は、図１のチップサーミスタの正面図であり、図３（ｂ）は、図２のIIIｂ−IIIｂ線に沿っての端面図であり、図３（ｃ）は、図２のIIIｃ−IIIｃ線に沿っての端面図である。図４（ａ）は、図１のチップサーミスタの側面図であり、図４（ｂ）は、図２のIVｂ−IVｂ線に沿っての端面図であり、図４（ｃ）は、図２のIVｃ−IVｃ線に沿っての端面図である。
【００１６】
図１〜図４に示されるように、チップサーミスタ１は、素体２と、一対の端子電極３，４と、複数の内部電極５，６と、複数のダミー内部電極７，８と、を備えている。チップサーミスタ１は、積層型ＮＴＣ（Negative  Temperature  Coefficient）サーミスタであり、温度の上昇に対して抵抗が減少する（負の温度係数を有する）サーミスタである。
【００１７】
素体２は、略直方体形状を呈している。素体２の長さは、例えば３６０ｍｍ程度である。素体２の幅は、例えば１７０ｍｍ程度である。素体２の厚さは、例えば６２．５ｍｍ程度である。以下では、素体２の厚さ方向を第一方向Ｄ１、素体２の長さ方向を第二方向Ｄ２、及び素体２の幅方向を第三方向Ｄ３として説明を行う。第一方向Ｄ１、第二方向Ｄ２及び第三方向Ｄ３は、互いに直交している。
【００１８】
素体２は、一対の主面２ａ，２ｂと、一対の端面２ｃ，２ｄと、一対の側面２ｅ，２ｆと、を有している。一対の主面２ａ，２ｂは、長方形状を呈し、第一方向Ｄ１で互いに対向している。一対の端面２ｃ，２ｄは、長方形状を呈し、第二方向Ｄ２で互いに対向している。一対の側面２ｅ，２ｆは、長方形状を呈し、第三方向Ｄ３で互いに対向している。なお、チップサーミスタ１を主面２ａ側から見た図が図２であり、側面２ｆ側から見た図が図３（ａ）であり、端面２ｃ側から見た図が図４（ａ）である。
【００１９】
素体２の第一方向Ｄ１の長さは、第二方向Ｄ２及び第三方向Ｄ３における素体２の周縁から中央に向けて減少している。つまり、素体２は、主面２ａ，２ｂの中央が窪んだ形状を有している。
【００２０】
一対の側面２ｅ，２ｆに平行であり、かつ、一対の側面２ｅ，２ｆから等距離に位置している平面で素体２を切断したときの第一断面において、第二方向Ｄ２における中央での素体２の厚みが、第二方向Ｄ２における端での素体２の厚みよりも小さい。上記第一断面において、主面２ａの中央が、主面２ａの両端に接する仮想直線から離間するように、主面２ａが主面２ｂ側に窪んでいる。上記第一断面において、主面２ｂの中央が、主面２ｂの両端に接する仮想直線から離間するように、主面２ｂが主面２ａ側に窪んでいる。
【００２１】
一対の端面２ｃ，２ｄに平行であり、かつ、一対の端面２ｃ，２ｄから等距離に位置している平面で素体２を切断したときの第二断面において、第三方向Ｄ３における中央での素体２の厚みが、第三方向Ｄ３における端での素体２の厚みよりも小さい。上記第二断面において、主面２ａの中央が、主面２ａの両端に接する仮想直線から離間するように、主面２ａが主面２ｂ側に窪んでいる。上記第二断面において、主面２ｂの中央が、主面２ｂの両端に接する仮想直線から離間するように、主面２ｂが主面２ａ側に窪んでいる。
【００２２】
本実施形態では、上記第一及び第二断面において、主面２ａの両端に接する仮想直線と主面２ａとの第一方向Ｄ１での間隔は、主面２ａの端から中央に向かって、徐々に大きくなっている。すなわち、主面２ａが全体的に窪んでいる。
【００２３】
本実施形態では、上記第一及び第二断面において、主面２ｂの周縁に接する仮想直線と主面２ｂとの第一方向Ｄ１での間隔は、主面２ｂの端から中央に向かって、徐々に大きくなっている。すなわち、主面２ｂが全体的に窪んでいる。
【００２４】
素体２は、第一方向Ｄ１に積層された複数のサーミスタ層２１を有している。複数のサーミスタ層２１は、互いの間の境界が視認できない程度に一体化されて素体２を構成している。サーミスタ層２１は、ＮＴＣサーミスタとして機能し得るＮＴＣサーミスタ材料により構成されている。サーミスタ層２１は、例えば、主成分としてＭｎ、Ｎｉ及びＣｏの各金属酸化物を含んだセラミックスから形成されている。サーミスタ層２１は、主成分であるＭｎ、Ｎｉ及びＣｏの各金属酸化物の他に、特性（抵抗変化率）の調整のために、Ｆｅ、Ｃｕ、Ａｌ、及びＺｒ等を副成分として含んでいてもよい。サーミスタ層２１は、Ｍｎ、Ｎｉ及びＣｏの各金属酸化物に代えて、Ｍｎ及びＮｉの各金属酸化物、またはＭｎ及びＣｏの各金属酸化物から形成されていてもよい。サーミスタ層２１は、所定のＢ定数を有している。
【００２５】
端子電極３は、素体２の端面２ｃ側に設けられている。端子電極３は、一体的に設けられた電極部分３１〜３５を有している。電極部分３１は、端子電極３のうち第二方向Ｄ２から見て、端面２ｃと重複する部分である。電極部分３１は、端面２ｃの全体を覆っている。電極部分３２は、端子電極３のうち第一方向Ｄ１から見て、主面２ａと重複する部分である。電極部分３２は、主面２ａの端面２ｃに隣接する部分を覆っている。電極部分３３は、端子電極３のうち第一方向Ｄ１から見て、主面２ｂと重複する部分である。電極部分３３は、主面２ｂの端面２ｃに隣接する部分を覆っている。
【００２６】
電極部分３４は、端子電極３のうち第三方向Ｄ３から見て、側面２ｅと重複する部分である。電極部分３４は、側面２ｅの端面２ｃに隣接する部分を覆っている。電極部分３５は、端子電極３のうち第三方向Ｄ３から見て、側面２ｆと重複する部分である。電極部分３５は、側面２ｆの端面２ｃに隣接する部分を覆っている。電極部分３２及び電極部分３３は、互いに同形状を呈している。電極部分３４及び電極部分３５は、互いに同形状を呈している。
【００２７】
端子電極３は、素体２の形状に合わせて形成されている。電極部分３２，３３（主面２ａ，２ｂにおける端子電極３）の第二方向Ｄ２の長さは、第三方向Ｄ３における主面２ａ，２ｂの両端から中央に向けて減少している。つまり、電極部分３２，３３は、第三方向Ｄ３の中央において、端面２ｃ側に凹むように形成されている。
【００２８】
端子電極４は、素体２の端面２ｄ側に設けられている。端子電極４は、一体的に設けられた電極部分４１〜４５を有している。電極部分４１は、端子電極４のうち第二方向Ｄ２から見て、端面２ｄと重複する部分である。電極部分４１は、端面２ｄの全体を覆っている。電極部分４２は、端子電極４のうち第一方向Ｄ１から見て、主面２ａと重複する部分である。電極部分４２は、主面２ａの端面２ｄに隣接する部分を覆っている。電極部分４３は、端子電極４のうち第一方向Ｄ１から見て、主面２ｂと重複する部分である。電極部分４３は、主面２ｂの端面２ｄに隣接する部分を覆っている。
【００２９】
電極部分４４は、端子電極４のうち第三方向Ｄ３から見て、側面２ｅと重複する部分である。電極部分４４は、側面２ｅの端面２ｄに隣接する部分を覆っている。電極部分４５は、端子電極４のうち第三方向Ｄ３から見て、側面２ｆと重複する部分である。電極部分４５は、側面２ｆの端面２ｄに隣接する部分を覆っている。電極部分４２及び電極部分４３は、互いに同形状を呈している。電極部分４４及び電極部分４５は、互いに同形状を呈している。
【００３０】
端子電極４は、素体２の形状に合わせて形成されている。電極部分４２，４３（主面２ａ，２ｂにおける端子電極４）の第二方向Ｄ２の長さは、第三方向Ｄ３における主面２ａ，２ｂの両端から中央に向けて減少している。つまり、電極部分４２，４３は、第三方向Ｄ３の中央において、端面２ｄ側に凹むように形成されている。
【００３１】
端子電極３，４は、互いに同形状である。端子電極３，４は、例えばＡｇ、Ｐｄ、Ａｕ、Ｐｔ等の貴金属及びこれらの合金であってもよく、Ｃｕ、Ｎｉ等の卑金属及びこれらの合金であってもよい。端子電極３，４は、ガラス成分を含んでいてもよい。ガラス成分の含有量は、例えば１０重量％以下である。端子電極３，４は、はんだによる表面実装を容易とするために、表面にＮｉメッキ層及びＳｎメッキ層を有していてもよい。
【００３２】
内部電極５，６は、互いに同形状であり、第一方向Ｄ１から見て矩形状を呈している。内部電極５，６の第二方向Ｄ２の長さは、例えば、素体２の第二方向Ｄ２の長さの１／２よりも長い。内部電極５は、第二方向Ｄ２の一端５ａ及び他端５ｂを有している。一端５ａは端面２ｃに露出し、他端５ｂは端面２ｄ側に配置されている。内部電極６は、第二方向Ｄ２の一端６ａ及び他端６ｂを有している。一端６ａは端面２ｄに露出し、他端６ｂは端面２ｃ側に配置されている。つまり、内部電極５，６は、端面２ｃ，２ｄのうち対応する端面に露出している。
【００３３】
内部電極５，６は、側面２ｅ，２ｆから離間している。内部電極５，６の第三方向Ｄ３の長さは、素体２の第三方向Ｄ３の長さよりも短い。内部電極５，６の第三方向Ｄ３の長さは、例えば、素体２の第三方向Ｄ３の長さの１／３程度である。内部電極５，６は、第三方向Ｄ３の中央に配置され、内部電極５，６と側面２ｅとの離間距離は、内部電極５，６と側面２ｆとの離間距離と同等である。
【００３４】
内部電極５，６は、第一方向Ｄ１で互いに対向するように素体２内に配置されている。具体的には、内部電極５の他端５ｂ側の部分と、内部電極６の他端６ｂ側の部分とが、第一方向Ｄ１で互いに対向している。つまり、第二方向Ｄ２において、他端５ｂが他端６ｂよりも端子電極４に近い位置まで延び、他端６ｂが他端５ｂよりも端子電極３に近い位置まで延びている。
【００３５】
内部電極５，６は、サーミスタ層２１間に配置されている。内部電極５，６は、一対の端子電極３，４のうち対応する端子電極に接続されている。つまり、内部電極５の一端５ａは、端子電極３の電極部分３１に接続されている。内部電極６の一端６ａは、端子電極４の電極部分４１に接続されている。内部電極５の他端５ｂは、内部電極５と極性が互いに異なる端子電極４から第二方向Ｄ２において離間している。内部電極６の他端６ｂは、内部電極６と極性が互いに異なる端子電極３から第二方向Ｄ２において離間している。
【００３６】
内部電極５，６は、端子電極３，４と同様に、例えばＡｇ、Ｐｄ、Ａｕ、Ｐｔ等の貴金属及びこれらの合金であってもよく、Ｃｕ、Ｎｉ等の卑金属及びこれらの合金であってもよい。
【００３７】
素体２は、第一方向Ｄ１で内部電極５，６に挟まれた部分に形成される特性部Ａを有している。特性部Ａは、素体２においてチップサーミスタ１としての特性を発揮する部分である。チップサーミスタ１は、特性部Ａの抵抗値の温度変化を利用することにより、サーミスタとして機能する。特性部Ａは、第一方向Ｄ１から見て、素体２の中央に配置されている。特性部Ａは、第二方向Ｄ２において端子電極３，４から離間している。本実施形態では、チップサーミスタ１は、２つの内部電極５及び１つの内部電極６を備え、素体２は２つの特性部Ａを有している。つまり、２つのサーミスタ層２１が第一方向Ｄ１で内部電極５，６により挟まれた部分にそれぞれ特性部Ａを有している。
【００３８】
ダミー内部電極７，８は、互いに同形状であり、第一方向Ｄ１から見て矩形状を呈している。ダミー内部電極７の第二方向Ｄ２の長さは、電極部分３２，３３の第二方向Ｄ２の長さの最小値よりも短い。ダミー内部電極８の第二方向Ｄ２の長さは、電極部分４２，４３の第二方向Ｄ２の長さの最小値よりも短い。ダミー内部電極７，８は、サーミスタ層２１間に配置されている。
【００３９】
ダミー内部電極７は、内部電極６と同一平面上に配置されている。ダミー内部電極７は、第二方向Ｄ２の一端７ａ及び他端７ｂを有している。一端７ａは端面２ｃに露出し、他端７ｂは内部電極６の他端６ｂと第二方向Ｄ２において対向している。ダミー内部電極８は、内部電極５と同一平面上に配置されている。ダミー内部電極８は、第二方向Ｄ２の一端８ａ及び他端８ｂを有している。一端８ａは端面２ｄに露出し、他端８ｂは内部電極５の他端５ｂと第二方向Ｄ２において対向している。本実施形態では、チップサーミスタ１は、１つのダミー内部電極７及び２つのダミー内部電極８を備えている。
【００４０】
ダミー内部電極７，８は、端子電極３，４と同様に、例えばＡｇ、Ｐｄ、Ａｕ、Ｐｔ等の貴金属及びこれらの合金であってもよく、Ｃｕ、Ｎｉ等の卑金属及びこれらの合金であってもよい。
【００４１】
続いて、上述した構成を備えるチップサーミスタ１の製造方法について説明する。
【００４２】
まず、グリーンシートを作製する。ここでは、サーミスタ素体の主成分であるＭｎ、Ｎｉ、及びＣｏの各金属酸化物と、副成分であるＦｅ、Ｃｕ、Ａｌ、及びＺｒ等と、を所定の割合で混合してサーミスタ材料を調整する。その後、このサーミスタ材料に有機バインダ、有機溶剤、及び有機可塑剤等を添加してスラリーを得る。このスラリーをフィルム上に塗布して、所定の厚さの膜を作成する。こうして得られた膜をフィルムから剥離してグリーンシートを得る。
【００４３】
内部電極及びダミー内部電極を構成する導電性材料の粉末を含む導電性ペースト（電極ペースト）を作製する。作製した導電性ペーストをスクリーン印刷法等によりグリーンシート上に塗布し、内部電極５，６及びダミー内部電極７，８に対応する電極パターンを形成する。次に、電極パターンが形成されたグリーンシート、及び電極パターンが形成されていないグリーンシートを所望の順序で積層し、積層体グリーンを作製する。
【００４４】
続いて、積層体グリーンを所定の温度（例えば、６０℃程度）で加熱しながら、積層方向に所定の圧力でプレスする。その後、積層体グリーンをチップ単位に切断する。積層体グリーンの切断は、例えばダイシングソー等により行う。次に、切断された積層体グリーンに対して所定の条件（例えば、１８０℃以上４００℃以下で、かつ、０．５時間以上４５時間以下）で脱バインダ処理を行う。続いて、脱バインダ処理後の積層体グリーンを所定の条件（例えば、１０００℃以上１４００℃以下、かつ、２時間以上１６時間以下）で焼成する。これにより、複数のチップ素体が準備される。即ち、上述した過程が、チップ素体を準備する工程（準備工程）を構成している。
【００４５】
準備工程により準備されたチップ素体は、直方体形状を呈し、一対の主面２ａ，２ｂに対応する一対の主面と、一対の端面２ｃ，２ｄに対応する一対の端面と、一対の側面２ｅ，２ｆに対応する一対の側面と、を有している。チップ素体の内部には、内部電極５，６に対応する内部電極と、ダミー内部電極７，８に対応するダミー内部電極と、が配置されている。次に、このチップ素体の形状を加工する工程（加工工程）が行われる。加工工程では、チップ素体の第一方向Ｄ１の長さが、第二方向Ｄ２及び第三方向Ｄ３におけるチップ素体の周縁から中央に向けて減少するように、チップ素体の形状が加工される。これにより、加工工程後のチップ素体として、素体２が得られる。
【００４６】
加工工程では、例えば、チップ素体をバレル研磨する。バレル研磨では、バレル漕中に複数のチップ素体、研磨用メディア、及び研磨液等を入れ、回転または振動等により、相対運動を生じさせることで各チップ素体を研磨加工する。研磨用メディアとして、例えば、直径が素体２の厚さよりも小さく、かつ、ＺｒＯ２からなるメディアを用いることができる。研磨液として、例えば水を用いることができる。研磨時間は、例えば２〜３時間程度に設定される。
【００４７】
素体２では、バレル研磨により、外表面が平滑化されて、稜部が丸められる。これにより、割れ又は欠け等の発生が抑制される。また、素体２では、バレル研磨により、主面２ａ，２ｂの中央が窪んだ形状とされる。
【００４８】
次に、素体２の端面２ｃ，２ｄに端子電極３，４を形成する工程（電極形成工程）が行われる。図５は、実施形態に係るチップサーミスタの製造方法における電極形成工程について説明するための図である。本実施形態に係る電極形成工程では、例えば浸漬法（ディップ法）により素体２の端面２ｃ側に端子電極３が形成されるとともに、素体２の端面２ｄ側に端子電極４が形成される。
【００４９】
浸漬法では、まず端子電極３，４を構成する導電性材料の粉末を含む導電性ペーストＬを準備する。続いて、準備した導電性ペーストＬ中に素体２の端面２ｃを浸漬する。これにより、主面２ａ，２ｂに付着する導電性ペーストＬの第二方向Ｄ２の長さが、第三方向Ｄ３における主面２ａ，２ｂの両端から中央に向けて減少するように、素体２の端面２ｃ側に導電性ペーストＬを付着させる。
【００５０】
端面２ｄ側にも同様に導電性ペーストＬを付着させた後、素体２に付着させた導電性ペーストＬを所定温度（例えば、７００℃程度）にて焼き付ける。これにより、電極部分３２，３３（主面２ａ，２ｂにおける端子電極３）の第二方向Ｄ２の長さが、第三方向Ｄ３における主面２ａ，２ｂの両端から中央に向けて減少するように、端面２ｃの全体及び主面２ａ，２ｂの一部を覆う端子電極３が形成される。同様に、電極部分４２，４３（主面２ａ，２ｂにおける端子電極４）の第二方向Ｄ２の長さが、第三方向Ｄ３における主面２ａ，２ｂの両端から中央に向けて減少するように、端面２ｄの全体及び主面２ａ，２ｂの一部を覆う端子電極４が形成される。
【００５１】
これらの過程により、上述したチップサーミスタ１が得られる。
【００５２】
図６は、図１のチップサーミスタを備える電子部品装置の端面図である。図６に示されるように、電子部品装置１０は、チップサーミスタ１と、電子機器１１と、を備えている。電子機器１１は、例えば回路基板又は他の電子部品である。
【００５３】
チップサーミスタ１は、電子機器１１に実装されている。本実施形態では、チップサーミスタ１は、電子機器１１にはんだ実装されている。電子機器１１は、主面１１ａを有している。チップサーミスタ１は、実装面である主面２ｂと主面１１ａとが対向するように、電子機器１１に配置されている。端子電極３，４は、主面１１ａに形成された一対のランド電極１２にはんだ１３により接続されている。一対のランド電極１２は、信号配線（不図示）に接続されている。
【００５４】
続いて、図７を参照して、比較例に係るチップサーミスタ５０及びチップサーミスタ５０の製造方法について説明しながら、本実施形態の作用効果について説明する。
【００５５】
図７（ａ）は、比較例に係るチップサーミスタの斜視図であり、図７（ｂ）は比較例に係るチップサーミスタの電極形成工程について説明するための図である。図７（ａ）に示されるように、比較例に係るチップサーミスタ５０は、素体５１と、一対の端子電極５２，５３と、を備えている。チップサーミスタ５０は、素体５１及び一対の端子電極５２，５３の形状の点で、図１に示されるチップサーミスタ１と相違し、その他の点で一致している。即ち、チップサーミスタ５０は、チップサーミスタ１と同様に、図３（ｃ）等に示されるような複数の内部電極５，６と、ダミー内部電極７，８と、特性部Ａと、を更に備えている。
【００５６】
チップサーミスタ５０では、素体５１の第一方向Ｄ１の長さは均一であり、主面５１ａ，５１ｂは窪みのない平面形状である。また、チップサーミスタ５０では、主面５１ａ，５１ｂにおける端子電極５２，５３は、第三方向Ｄ３の中央において、第二方向Ｄ２の中央に向かって突出するような（膨らむような）形状を有している。主面５１ａ，５１ｂにおける端子電極５２，５３の第二方向Ｄ２の長さは、第三方向Ｄ３における主面５１ａ，５１ｂの両端から中央に向けて増加している。端子電極５２，５３のこのような形状によれば、端子電極５２，５３から特性部Ａまでの距離が短くなる。これにより、チップサーミスタ５０の特性に端子電極５２，５３の影響が及び易い。
【００５７】
これに対し、チップサーミスタ１では、素体２は、主面２ａ，２ｂの中央が窪んだ形状を有し、素体２の第一方向Ｄ１の長さは、第二方向Ｄ２及び第三方向Ｄ３における素体２の周縁から中央に向けて減少している。チップサーミスタ１では、主面２ａ，２ｂにおける端子電極３，４は、素体２の形状に合わせて形成されており、主面２ａ，２ｂにおける端子電極３，４の第二方向Ｄ２の長さは、第三方向Ｄ３における主面２ａ，２ｂの両端から中央に向けて減少している。端子電極３，４のこのような形状によれば、端子電極３，４から特性部Ａまでの距離を長くすることができる。これにより、チップサーミスタ１の特性に対する端子電極３，４の影響を抑制することができる。
【００５８】
チップサーミスタ１では、特性部Ａは、第二方向Ｄ２において各端子電極３，４から離間している。即ち、内部電極５の他端５ｂは、内部電極５と極性が互いに異なる端子電極４から第二方向Ｄ２において離間している。内部電極６の他端６ｂは、内部電極６と極性が互いに異なる端子電極３から第二方向Ｄ２において離間している。このため、チップサーミスタ１の特性に対する各端子電極３，４の影響を確実に抑制することができる。
【００５９】
チップサーミスタ１では、電極部分３２，３３，４２，４３それぞれの第二方向Ｄ２の長さが、第三方向Ｄ３における主面２ａ，２ｂの両端から中央に向けて減少している。このため、チップサーミスタ１の特性に対する端子電極３，４の影響を更に抑制することができる。
【００６０】
チップサーミスタ１では、主面２ａ，２ｂが窪んでいるので、端子電極３，４が厚く形成される。このため、端子電極３，４の表面にメッキ層を設ける場合、端子電極３，４によるメッキ液に対する主面２ａ，２ｂのシールド性が向上する。この結果、主面２ａ，２ｂ側からのメッキ液の浸入を抑制することができる。
【００６１】
比較例に係るチップサーミスタ５０の製造方法は、チップ素体の形状を加工する工程を含まない点で、実施形態に係るチップサーミスタ１の製造方法と相違し、その他の点で一致している。チップサーミスタ５０の素体５１は、この工程を経ずに形成されるため、上述のように主面５１ａ，５１ｂに窪みのない形状となる。
【００６２】
図６（ｂ）は、比較例に係るチップサーミスタの製造方法における端子電極を形成する工程について説明するための図である。図６（ｂ）に示されるように、準備した導電性ペーストＬ中に素体５１の端面を浸漬すると、導電性ペーストＬは、素体５１の端面側に付着し、主面５１ａ，５１ｂの第三方向Ｄ３の中央で高い位置まで上る。これにより、主面５１ａ，５１ｂにおける第二方向Ｄ２の長さが第三方向Ｄ３における主面５１ａ，５１ｂの両端から中央に向けて増加するような端子電極５２，５３が形成される。この結果、上述したチップサーミスタ５０が得られる。
【００６３】
これに対し、チップサーミスタ１の製造方法では、素体２の第一方向Ｄ１の長さが、第二方向Ｄ２及び第三方向Ｄ３における素体２の周縁から中央に向けて減少するように、素体２の形状を加工する工程を有している。これにより、素体２は、主面２ａ，２ｂの中央が窪んだ形状となる。したがって、端面２ｃ，２ｄを導電性ペーストに浸漬すると、主面２ａ，２ｂの第三方向Ｄ３の中央では、主面２ａ，２ｂの窪みにより導電性ペーストＬが溜り易く、導電性ペーストＬが低い位置までしか上らない。このようにして形成された端子電極３，４の形状によれば、チップサーミスタ１の特性に対する端子電極３，４の影響を抑制することができる。
【００６４】
チップサーミスタ１を備える電子部品装置１０では、チップサーミスタ１の実装面である主面２ｂの中央が窪んでいる。特性部Ａは、第一方向Ｄ１から見て、素体２の中央に配置されている。つまり、主面２ｂにおいて特性部Ａの位置に対応する部分は、電子機器１１の主面１１ａから離間する方向に窪んでいる。
【００６５】
本発明は上述した実施形態に限らず、様々な変形が可能である。
【００６６】
本発明は、チップサーミスタ１に限られることなく、積層インダクタ、積層バリスタ、積層圧電アクチュエータ、積層サーミスタ、又は積層複合部品等の他の電子部品にも適用できる。
【００６７】
特性部Ａは、第二方向Ｄ２において端子電極３，４から離間していなくてもよい。つまり、特性部Ａは、第一方向Ｄ１から見て、端子電極３，４と重複していてもよい。この場合であっても、上述したような端子電極３，４の形状によれば、第一方向Ｄ１から見て、特性部Ａが端子電極３，４と重複する面積を抑制することができる。これにより、チップサーミスタ１の特性に対する端子電極３，４の影響を抑制することができる。
【００６８】
チップサーミスタ１では、電極部分３２，３３，４２，４３の少なくとも１つにおいて、第二方向Ｄ２の長さが、第三方向Ｄ３における主面２ａ，２ｂの両端から中央に向けて減少していればよい。この場合でも、比較例に比べて、チップサーミスタ１の特性に対する端子電極３，４の影響を抑制することができる。
【００６９】
チップサーミスタ１は、ダミー内部電極７，８を備えなくてもよい。内部電極５，６の数はそれぞれ１つ以上であればよい。特性部Ａの数は１つ以上であればよい。端子電極３，４は、互いに異なる形状を有していてもよい。内部電極５，６は、互いに異なる形状を有していてもよい。
【符号の説明】
【００７０】
１…チップサーミスタ、２…素体、２ａ，２ｂ…主面、２ｃ，２ｄ…端面、３，４…端子電極、５，６…内部電極、Ａ…特性部、Ｌ…導電性ペースト。
【図１】
2018041760.tif 000003
【図２】
2018041760.tif 000004
【図３】
2018041760.tif 000005
【図４】
2018041760.tif 000006
【図５】
2018041760.tif 000007
【図６】
2018041760.tif 000008
【図７】
2018041760.tif 000009