(57)【要約】【課題】小型化が可能な半導体素子内蔵基板を提供することを課題とする。【解決手段】接地用接続パッド１１Ｇと接地用電極１３Ｇとが、位置決め導体１２に接続された接地用のスルーホール導体１７Ｇおよび配線導体１５を介して電気的に接続されるとともに、電源用接続パッド１１Ｐと電源用電極１３Ｐとが、位置決め導体１２に接続された電源用のスルーホール導体１７Ｐおよび配線導体１５を介して電気的に接続されている。【選択図】図１
2018032752.tif 000002
【特許請求の範囲】
【請求項１】
上面中央部に半導体素子搭載領域を有する絶縁基板と、
該絶縁基板の下面に形成された信号用接続パッドおよび接地用接続パッドおよび電源用接続パッドと、
前記半導体素子搭載領域の外周に沿って形成されており、複数の独立した導体パターンから成る半導体素子用の位置決め導体と、
信号用電極および接地用電極および電源用電極がそれぞれ複数形成された電極形成面、ならびに電極が形成されていない電極非形成面を有しており、前記半導体素子搭載領域に前記電極非形成面が接触するように載置された半導体素子と、
前記絶縁基板の上面全体に、前記半導体素子を被覆するように形成された樹脂封止体と、
を具備する半導体素子内蔵基板であって、
前記絶縁基板には、前記接地用接続パッドおよび位置決め導体を電気的に接続するスルーホール導体を備えた接地用のスルーホール、ならびに前記電源用接続パッドおよび位置決め導体を電気的に接続するスルーホール導体を備えた電源用のスルーホールが形成されるとともに、
前記樹脂封止体には、前記接地用電極を底面とする接地用の第１のビアホールおよび前記位置決め導体の上面を底面とする接地用の第２のビアホール、ならびに前記電源用電極を底面とする電源用の第１のビアホールおよび前記位置決め導体の上面を底面とする電源用の第２のビアホールが形成されており、
前記樹脂封止体の上面および接地用の前記第１および第２のビアホール内には、前記接地用電極および位置決め導体を電気的に接続する接地用の配線導体が形成されており、前記樹脂封止体の上面および電源用の前記第１および第２のビアホール内には、前記電源用電極および位置決め導体を電気的に接続する電源用の配線導体が形成されていることを特徴とする半導体素子内蔵基板。
【請求項２】
接地用の前記第２のビアホールと電源用の前記第２のビアホールとが、前記半導体素子搭載領域の外周に沿って交互に形成されていることを特徴とする請求項１に記載の半導体素子内蔵基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を内蔵する半導体素子内蔵基板に関するものである。
【背景技術】
【０００２】
図２に、従来の半導体素子内蔵基板Ｂの概略断面図を示す。
従来の半導体素子内蔵基板Ｂは、絶縁基板３０と、信号用接続パッド３１Ｓと、接地用接続パッド３１Ｇと、電源用接続パッド３１Ｐと、半導体素子用の位置決め導体３２と、半導体素子３３と、樹脂封止体３４と、配線導体３５と、を備えている。
【０００３】
絶縁基板３０は、上面中央部に半導体素子搭載領域Ｙを有している。絶縁基板３０は、各接続パッド３１Ｓ、３１Ｇ、３１Ｐを底面とする複数のスルーホール３６を有している。絶縁基板３０の表面およびスルーホール３６の内部には、絶縁基板用の配線導体３５が形成されている。
【０００４】
各接続パッド３１Ｓ、３１Ｇ、３１Ｐは、絶縁基板３０の下面に複数形成されており、この半導体素子内蔵基板Ｂが搭載される外部基板（不図示）の電極が半田を介して接続される。
【０００５】
半導体素子用の位置決め導体３２は、半導体素子搭載領域Ｙの外側の領域に枠状に形成されている。
【０００６】
半導体素子３３は、信号用電極３３Ｓおよび接地用電極３３Ｇおよび電源用電極３３Ｐがそれぞれ複数形成された電極形成面Ｖ２、ならびに電極が形成されていない電極非形成面Ｗ２を有している。半導体素子３３は、電極非形成面Ｗ２が半導体素子搭載領域Ｙに接触するように載置されている。
【０００７】
樹脂封止体３４は、絶縁基板３０の上面全体に、半導体素子３３を被覆するように形成されている。樹脂封止体３４は、第１のビアホール３７および第２のビアホール３８を有している。
第１のビアホール３７は、信号用電極３３Ｓおよび接地用電極３３Ｇおよび電源用電極３３Ｐをそれぞれ底面として形成されている。
第２のビアホール３８は、絶縁基板用の配線導体３５の一部を底面として形成されている。
【０００８】
配線導体３５は、絶縁基板３０の表面および内部、ならびに樹脂封止体３４の表面および内部に形成されている。配線導体３５は、信号用電極３３Ｓと信号用接続パッド３１Ｓ、および接地用電極３３Ｇと接地用接続パッド３１Ｇ、ならびに電源用電極３３Ｐと電源用接続パッド３１Ｐとを電気的に接続している。
【０００９】
ところで近年、携帯型のゲーム機や音楽プレーヤー等に代表される電子機器の小型化が進むにつれて、これらの電子機器に搭載される半導体素子内蔵基板も小型化の要求が高くなっている。
しかしながら、従来の半導体素子内蔵基板Ｂにおいては、半導体素子搭載領域Ｙの外側の領域に半導体素子用の位置決め導体３２を形成するための領域が必要である。
このため、各接続パッド３１Ｓ、３１Ｇ、３１Ｐを位置決め導体３２の外側に対応する位置に形成しなければならず、半導体素子内蔵基板を小型化することが困難であるという問題がある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００５−２３６０３９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、接続パッドの一部を半導体素子搭載領域に対応する領域に近接して形成することで、小型化が可能な半導体素子内蔵基板を提供することを課題とする。
【課題を解決するための手段】
【００１２】
本発明における半導体素子内蔵基板は、上面中央部に半導体素子搭載領域を有する絶縁基板と、絶縁基板の下面に形成された信号用接続パッドおよび接地用接続パッドおよび電源用接続パッドと、半導体素子搭載領域の外周に沿って形成されており、複数の独立した導体パターンから成る半導体素子用の位置決め導体と、信号用電極および接地用電極および電源用電極がそれぞれ複数形成された電極形成面、ならびに電極が形成されていない電極非形成面を有しており、半導体素子搭載領域に電極非形成面が接触するように載置された半導体素子と、絶縁基板の上面全体に、半導体素子を被覆するように形成された樹脂封止体と、を具備する半導体素子内蔵基板であって、絶縁基板には、接地用接続パッドおよび位置決め導体を電気的に接続するスルーホール導体を備えた接地用のスルーホール、ならびに電源用接続パッドおよび位置決め導体を電気的に接続するスルーホール導体を備えた電源用のスルーホールが形成されるとともに、樹脂封止体には、接地用電極を底面とする接地用の第１のビアホールおよび位置決め導体の上面を底面とする接地用の第２のビアホール、ならびに電源用電極を底面とする電源用の第１のビアホールおよび位置決め導体の上面を底面とする電源用の第２のビアホールが形成されており、樹脂封止体の上面および接地用の前記第１および第２のビアホール内には、接地用電極および位置決め導体を電気的に接続する接地用の配線導体が形成されており、樹脂封止体の上面および電源用の第１および第２のビアホール内には、電源用電極および位置決め導体を電気的に接続する電源用の配線導体が形成されていることを特徴とするものである。
【発明の効果】
【００１３】
本発明に係る半導体素子内蔵基板によれば、接地用の接続パッドと接地用電極とが、位置決め導体に接続された接地用のスルーホール導体および接地用の配線導体を介して電気的に接続されるとともに、電源用の接続パッドと電源用電極とが、位置決め導体に接続された電源用のスルーホール導体および電源用の配線導体を介して電気的に接続される。
このように、接地用および電源用の接続パッドを、半導体素子搭載領域に対応する位置に近接して形成することで、小型化が可能な半導体素子内蔵基板を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明に係る半導体素子内蔵基板の一例を示す概略断面図である。
【図２】図２は、従来の半導体素子内蔵基板を示す概略断面図である。
【発明を実施するための形態】
【００１５】
まず、本発明に係る半導体素子内蔵基板の一例を、図１を基にして説明する。
【００１６】
図１に示すように、本発明に係る半導体素子内蔵基板Ａは、絶縁基板１０と、信号用接続パッド１１Ｓと、接地用接続パッド１１Ｇと、電源用接続パッド１１Ｐと、半導体素子用の位置決め導体１２と、半導体素子１３と、樹脂封止体１４と、配線導体１５と、を備えている。
【００１７】
絶縁基板１０は、例えばビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂から成る。
絶縁基板１０は、上面中央部に半導体素子搭載領域Ｘを有しており、下面には複数の信号用および接地用および電源用接続パッド１１Ｓ、１１Ｇ、１１Ｐが形成されている。絶縁基板１０は、各接続パッド１１Ｓ、１１Ｇ、１１Ｐを底面とする複数のスルーホール１６を有している。絶縁基板１０の表面には、絶縁基板用の配線導体１５が形成されており、スルーホール１６の内部には、信号用のスルーホール導体１７Ｓおよび接地用のスルーホール導体１７Ｇ、ならびに電源用のスルーホール導体１７Ｐが形成されている。
【００１８】
各接続パッド１１Ｓ、１１Ｇ、１１Ｐは、例えば銅等の良導電性金属から成る。信号用接続パッド１１Ｓと信号用のスルーホール導体１７Ｓ、および接地用接続パッド１１Ｇと接地用のスルーホール導体１７Ｇ、ならびに電源用接続パッド１１Ｐと電源用のスルーホール導体１７Ｐとは電気的に接続されている。
各接続パッド１１Ｓ、１１Ｇ、１１Ｐには、この半導体素子内蔵基板Ｂが搭載される外部基板（不図示）の電極が半田を介して接続される。
【００１９】
半導体素子用の位置決め導体１２は、銅等の良導電性金属から成る複数の独立した導体パターンにより形成されており、半導体素子搭載領域Ｘの外周に沿って配置されている。
位置決め導体１２は、半導体素子１３を精度良く半導体素子搭載領域Ｘに配置するガイドとして機能する。
さらに、位置決め導体１２は、接地用のスルーホール導体１７Ｇと電気的に接続されているものと、電源用のスルーホール導体１７Ｐと電気的に接続されているものとを含んでいる。
各位置決め導体１２は、上面視において例えば円形状や矩形状に形成されており直径あるいは外形寸法は、およそ１００〜２００μｍ程度であるとともに、厚みは３０〜５０μｍ程度である。
【００２０】
半導体素子１３は、例えばマイクロプロセッサや半導体メモリ等があげられ、シリコンやゲルマニウムから成る。半導体素子１３は、信号用電極１３Ｓおよび接地用電極１３Ｇおよび電源用電極１３Ｐがそれぞれ複数形成された電極形成面Ｖ１、ならびに電極が形成されていない電極非形成面Ｗ１を有している。半導体素子１３は、半導体素子搭載領域Ｘに電極非形成面Ｗ１が接触するようにして搭載されている。
【００２１】
樹脂封止体１４は、例えばエポキシ樹脂やポリウレタン樹脂等の熱硬化性樹脂から成る。樹脂封止体１４は、絶縁基板１０の上面全体に半導体素子１３を被覆するように形成されており、半導体素子１３を外部環境から保護している。
樹脂封止体１４は、第１のビアホール１８および第２のビアホール１９を有している。第１のビアホール１８は、信号用電極１３Ｓおよび接地用電極１３Ｇおよび電源用電極１３Ｐをそれぞれ底面として形成されている。
第２のビアホール１９は、位置決め導体１２の上面または絶縁基板用の配線導体１５の上面を底面として形成されている。
第１および第２のビアホール１８、１９は、例えばレーザー加工やブラスト加工により形成される。第１および第２のビアホール１８、１９の開口径は、およそ５０〜１００μｍ程度である。
樹脂封止体１４は、例えば絶縁基板１０を囲む金型を配置して、封止用の樹脂を金型内に流し込んで硬化させることで形成される。
【００２２】
配線導体１５は、例えば周知のセミアディティブ法を用いて無電解銅めっきおよび電解銅めっき等の良導電性金属により、絶縁基板１０の表面および内部、ならびに樹脂封止体１４の表面および内部に形成されている。
配線導体１５は、信号用電極１３Ｓと信号用接続パッド１１Ｓ、および接地用電極１３Ｇと接地用接続パッド１１Ｇ、ならびに電源用電極１３Ｐと電源用の接続パッド１１Ｐとを電気的に接続している。
【００２３】
ところで、本発明に係る半導体素子内蔵基板Ａにおいては、接地用接続パッド１１Ｇと接地用電極１３Ｇとが、位置決め導体１２に接続された接地用のスルーホール導体１７Ｇおよび配線導体１５を介して電気的に接続されるとともに、電源用接続パッド１１Ｐと電源用電極１３Ｐとが、位置決め導体１２に接続された電源用のスルーホール導体１７Ｐおよび配線導体１５を介して電気的に接続される。
このように、接地用および電源用接続パッド１１Ｇ、１１Ｐを、半導体素子搭載領域Ｘに対応する位置に近接して形成することで、小型化が可能な半導体素子内蔵基板Ａを提供することができる。
なお、接地用接続パッド１１Ｇと電気的に接続される第２のビアホール１９と、電源用接続パッド１１Ｐと電気的に接続される第２のビアホール１９とは、半導体素子搭載領域Ｘの外周に沿って交互に配置することが好ましい。
このように、交互に配置することで、半導体素子内蔵基板Ａのループインダクタンスを小さくしてノイズを低減することができる。
【００２４】
なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば上述の実施の形態の一例では、一層の絶縁基板１０が形成されているが、複数の絶縁層と配線導体とが交互に積層されたファンアウト構造でも構わない。
また、上述の実施の形態の一例では、絶縁基板１０の表面および樹脂封止体１４の表面にソルダーレジスト層を形成していない例を示したが、ソルダーレジスト層を形成しても構わない。
【符号の説明】
【００２５】
１０            絶縁基板
１１Ｇ          接地用の接続パッド
１１Ｐ          電源用の接続パッド
１１Ｓ          信号用の接続パッド
１２            位置決め導体
１３            半導体素子
１３Ｇ          接地用電極
１３Ｐ          電源用電極
１３Ｓ          信号用電極
１４            樹脂封止体
１５            配線導体
１６            スルーホール
１７            スルーホール導体
１８            第１のビアホール
１９            第２のビアホール
Ａ              半導体素子内蔵基板
Ｖ１            電極形成面
Ｗ１            電極非形成面
Ｘ              半導体素子搭載領域
【図１】
2018032752.tif 000003
【図２】
2018032752.tif 000004