(57)【要約】【課題】抵抗変化素子の状態を容易に確認する。【解決手段】クロスバースイッチ回路と、クロスバースイッチ回路を含む再構成可能回路のデータ出力側配線の電位を測定し、測定した電位と所定の電位閾値とを比較し、比較の結果に基づいて、再構成可能回路内の対象となるクロスバースイッチ回路の不良を判定する判定回路１０２とを有する半導体集積回路。【選択図】図２３
2018032973.tif 000002
【特許請求の範囲】
【請求項１】
クロスバースイッチ回路と、
前記クロスバースイッチ回路を含む再構成可能回路のデータ出力側配線の電位を測定し、該測定した電位と所定の電位閾値とを比較し、該比較の結果に基づいて、前記再構成可能回路内の対象となるクロスバースイッチ回路の不良を判定する判定回路とを有する半導体集積回路。
【請求項２】
請求項１に記載の半導体回路において、
前記判定回路は、前記測定した電位が、第１の電位閾値以下であり、かつ第２の閾値以上である場合、前記クロスバースイッチ回路が不良であると判定する半導体集積回路。
【請求項３】
請求項２に記載の半導体集積回路において、
前記クロスバースイッチ回路は、抵抗変化素子を用いたスイッチセルを用いて構成され、
前記スイッチセルは、低抵抗状態または高抵抗状態にプログラム可能な第１の抵抗変化素子と第２の抵抗変化素子と少なくとも１つのトランジスタとから構成され、前記第１の抵抗変化素子の一方の端子と前記第２の抵抗変化素子の一方の端子と前記トランジスタのドレイン端子とが接続された半導体集積回路。
【請求項４】
請求項３に記載の半導体集積回路において、
前記第１の抵抗変化素子および前記第２の抵抗変化素子は、バイポーラ型の抵抗変化素子であり、抵抗変化極性が対向するように配置されている半導体集積回路。
【請求項５】
請求項１から４のいずれか１項に記載の半導体集積回路において、
前記判定回路は、
所定の電位まで前記データ出力側配線の電位を駆動後ハイインピーダンス状態にさせるプリチャージ回路と、
前記データ出力側配線の電位を測定する電圧モニター回路とを有する半導体集積回路。
【請求項６】
請求項１から５のいずれか１項に記載の半導体集積回路において、
前記判定回路は、定常電圧の印加と印加時に流れる電流値を測定し、該測定した電流値と所定の電流閾値とを比較し、該比較の結果に基づいて、前記再構成可能回路内の対象となるクロスバースイッチ回路の不良を判定する半導体集積回路。
【請求項７】
請求項１から６のいずれか１項に記載の半導体集積回路が有する判定回路を、アプリケーション電圧が印加された再構成可能回路のアプリケーション動作時に動作させる動作方法。
【請求項８】
請求項７に記載の動作方法において、
アプリケーション動作時のクロスバースイッチ内の配線の信号が変化する前後において前記判定回路を動作させない、または、前記判定回路における判定結果を無視する動作方法。
【請求項９】
請求項７または請求項８に記載の動作方法において、
前記半導体集積回路がクロックゲーティング回路を有する場合、前記クロックゲーティング回路からのゲーティング情報に基づいて、前記判定回路の判定条件を変更する動作方法。
【請求項１０】
請求項１から６のいずれか１項に記載の半導体集積回路が有する判定回路と電気的に接続されていないエラーを検査ノードが検出した後、アプリケーションを停止する処理と、
前記エラーを検出したノードと接続されたスイッチセルの２つの抵抗変化素子の抵抗値を測定する処理と、
前記２つの抵抗変化素子の一方の抵抗変化素子が高抵抗状態であり、他方の抵抗変化素子が低抵抗状態である場合に前記スイッチセルを不良セルと判定する処理と、
前記判定された不良セルに対して、該不良セル内の２つの抵抗変化素子に対して高抵抗から低抵抗状態へ遷移するようにセット動作を行う処理とを行う動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路およびその動作方法に関する。
【背景技術】
【０００２】
ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）などの再構成可能回路（プログラマブル論理集積回路）は、論理演算回路の動作や論理演算回路の接続を記憶するメモリを書き換えることで、製造後であっても論理動作や配線接続の変更が可能である。メモリ素子として、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）セル、アンチフューズ、フローティングゲートＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタなどを用いる。しかし、トランジスタと同じ層に形成するためチップ面積が大きくなり、製造コストの上昇や回路の動作速度の低下、動作電力の増大を招く。そこで、配線層に形成可能な抵抗変化素子を利用した再構成可能回路が提案されている（例えば、非特許文献１、特許文献１，２参照）。
【０００３】
図１（ａ）に示すように、抵抗変化素子（ＲＥ）は、第１の配線層（Ｔ１）と、第２の配線層（Ｔ２）と、第１の配線層および第２の配線層との間に形成された固体電解質材料（ＩＣ）とから構成される。図１（ｂ）は、図１（ａ）に示した抵抗変化素子のシンボリック表現を示す図である。図１（ｃ）に示すように、抵抗変化素子の両端に順バイアスのセット電圧（ＶＳＥＴ）、あるいは逆バイアスのリセット電圧（ＶＲＳＴ）を印加することでその抵抗値を変えることができる。低抵抗状態（ＯＮ状態）と高抵抗状態（ＯＦＦ状態）との比は１０の５乗、あるいはそれ以上となる。このため、上述した抵抗変化素子は、２つの配線間を電気的に接続、あるいは切断できるスイッチ手段として機能する。
【０００４】
また、抵抗変化素子をスイッチ用途で用いる場合、１つのトランジスタと２つの対となる抵抗変化素子とを用いた相補型（１Ｔ２Ｒ）スイッチセル構造が提案されている（例えば、特許文献３，４参照。）。図１（ｄ）は、１Ｔ２Ｒ構造のスイッチセルの一例を示す図である。図１（ｄ）に示した１Ｔ２Ｒ構造のスイッチセルは、第１の抵抗変化素子の一方の端子と第二２の抵抗変化素子の一方の端子とトランジスタのドレイン端子とが接続されている。また、第１の抵抗変化素子および第二２の抵抗変化素子は、イオン電導層を用いた原子移動型素子である。また、１Ｔ２Ｒ構造のスイッチセルは、図２に示すように直交する信号線の交点近傍に配置され、クロスバースイッチ回路として信号パスの切り替え用途に用いられる。このため、図３に示すように、再構成可能回路においては、ロジックブロック間の接続や信号パスの切り替える機能ブロックを実装する際に使われる。なお、ある規模のロジックブロックと、そのロジックブロックへの接続やその近傍の信号パスを切り替える機能ブロックを１のロジックエレメント（ＬＥ）とみなす。ロジックエレメントをタイル状に並べて相互に接続し、より大規模な再構成可能回路を実現する。
【０００５】
図４に示すように、タイル状に並べたＬＥの周辺には、スイッチセル内の抵抗変化素子を書き込む、また、書き込み後の状態を確認するための、アドレスデコーダやリード／ライトドライバ回路が配置され、接続される。図５や図６に示すように、あるスイッチ内の抵抗変化素子（ＲＥ１，ＲＥ２）に対して、ドライバから書き込み電圧を付与することで、抵抗変化素子を高（低）抵抗状態から低（高）抵抗状態へ変化させる。なお、所望のデータパスを実現できるスイッチパターンを基にクロスバースイッチ回路に存在する各スイッチセルをオン、オフする動作を、再構成可能回路のコンフィギュレーション動作（書き込み動作）と呼ぶ。
【０００６】
コンフィギュレーション動作後、抵抗変化素子に書き込んだ状態は不揮発であり、セット電圧（ＶＳＥＴ）、もしくは、リセット電圧（ＶＲＳＴ）以下の電圧下では状態が保持される。アプリケーション動作電圧（ＶＤＤ、ただし、ＶＤＤ＜｜ＶＳＥＴ｜またはＶＤＤ＜｜ＶＲＳＴ｜）において、図７に示すように所望のパスを通ってデータ（信号）処理が実行される。コンフィギュレーション動作によって書き込まれたスイッチ状態（パターン）に従って、信号を伝送してデータを処理させる動作を、再構成可能回路のアプリケーション動作と呼ぶ。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第４３５６５４２号
【特許文献２】国際公開第２０１２／０４３５０２号
【特許文献３】国際公開第２０１３／１９０７４２号
【特許文献４】国際公開第２０１４／０３０３９３号
【非特許文献】
【０００８】
【非特許文献１】Ｍ. Ｍｉｙａｍｕｒａ, ｅｔ ａｌ., “Ｆｉｒｓｔ ｄｅｍｏｎｓｔｒａｔｉｏｎ ｏｆ ｌｏｇｉｃ ｍａｐｐｉｎｇ ｏｎ ｎｏｎｖｏｌａｔｉｌｅ ｐｒｏｇｒａｍｍａｂｌｅ ｃｅｌｌ ｕｓｉｎｇ ｃｏｍｐｌｅｍｅｎｔａｒｙ ａｔｏｍ ｓｗｉｔｃｈ,” ＩＥＥＥ ＩＥＤＭ Ｄｉｇ. Ｔｅｃｈ. Ｐａｐｅｒｓ, ｐａｇｅｓ １０．６．１−１０．６．４, ２０１２.
【発明の概要】
【発明が解決しようとする課題】
【０００９】
再構成可能回路の回路規模が大きくなり、論理ゲート相当で１０万ゲート以上になると、使用される抵抗変化素子の個数も１メガを超えるようになる。このため、コンフィギュレーション動作後において、長期や高温環境下で保持、もしくは、アプリケーション動作を続けると、再構成可能回路内の抵抗変化素子の中には、ＯＮ状態からＯＦＦ状態に遷移してしまうビットが発生する（保持不良）。それにより、図８に示すように、保持不良が発生したスイッチ箇所では信号伝達が行われず、信号処理が正常に行われない。
【００１０】
保持不良が発生した状態でアプリケーション動作をしないためにも、定期的に抵抗変化素子の状態をチェックすることが望ましい。しかしながら、所定の抵抗変化素子の状態をチェックするために、関連する経路上のすべての信号状態をチェック前後で変化しないようにケアしなければならない。このため、アプリケーション動作を停止・再起動する処理の複雑化、および、時間的オーバーヘッドが大きくなり、信号の応答性（リアルタイム性）を下げてしまうという問題点がある。一方、図９に示すように、抵抗変化素子の状態を読み出すための電圧・電流ドライバと、クロスバースイッチ回路に信号を出力するバッファの駆動力とがバッティングするため、アプリケーション動作と並行して抵抗変化素子の状態を読み出すことも困難となってしまうという問題点がある。
【００１１】
本発明の目的は、上述した課題を解決する半導体集積回路およびその動作方法を提供することである。
【課題を解決するための手段】
【００１２】
本発明の半導体集積回路は、
クロスバースイッチ回路と、
前記クロスバースイッチ回路を含む再構成可能回路のデータ出力側配線の電位を測定し、該測定した電位と所定の電位閾値とを比較し、該比較の結果に基づいて、前記再構成可能回路内の対象となるクロスバースイッチ回路の不良を判定する判定回路とを有する。
また、本発明の半導体集積回路の動作方法は、
クロスバースイッチ回路を含む再構成可能回路のデータ出力側配線の電位を測定し、該測定した電位と所定の電位閾値とを比較し、該比較の結果に基づいて、前記再構成可能回路内の対象となるクロスバースイッチ回路の不良を判定する判定回路を、アプリケーション電圧が印加された再構成可能回路のアプリケーション動作時に動作させる。
【発明の効果】
【００１３】
以上説明したように、本発明においては、抵抗変化素子の状態を容易に確認することができる。
【図面の簡単な説明】
【００１４】
【図１（ａ）】抵抗値素子の構造の一例を示す図である。
【図１（ｂ）】図１（ａ）に示した抵抗値素子のシンボリック表現を示す図である。
【図１（ｃ）】図１（ａ）に示した抵抗値素子の抵抗値を変化させるための動作方法の一例を示す図である。
【図１（ｄ）】２つの抵抗値素子とトランジスタとから構成されたスイッチセルの一例を示す図である。
【図２】信号交点にスイッチセルが配置されたクロスバースイッチ回路の一例を示す図である。
【図３】再構成可能回路の基本構成（機能ブロック）の一例を示す図である。
【図４】スイッチセルの書き込み回路を含む再構成可能回路の一例を示す図である。
【図５】スイッチセルの抵抗変化素子（ＲＥ１）の書き込み方法の一例を示す図である。
【図６】スイッチセルの抵抗変化素子（ＲＥ２）の書き込み方法の一例を示す図である。
【図７】コンフィギュレーションによりＯＮ・ＯＦＦスイッチパターンが書き込まれたクロスバースイッチにおける信号伝達（アプリケーション動作）の一例を示す図である。
【図８】ＯＮからＯＦＦに変化した保持不良ビットの発生による信号伝達不良およびフローティングノードの発生の一例を示す図である。
【図９】アプリケーション動作と、抵抗変化素子の状態を読み出し動作との同時実施による、抵抗変化素子の状態を読み出す用電圧・電流ドライバと、クロスバースイッチ回路へ信号を出力するバッファとの駆動力バッティングの一例を示す図である。
【図１０】クロスバースイッチのデータ出力側配線（ＲＨ）および駆動力判定回路の一例を示す図である。
【図１１】図１０に示した駆動力判定回路の内部構造の一例を示す図である。
【図１２】図１０に示した駆動力判定回路の動作方法の一例を示す図である（保持不良が発生していない場合）。
【図１３】保持不良の発生によるＲＨ［ｍ’］ノードのフローティング状態発生の一例を示す図である。
【図１４】図１０に示した駆動力判定回路の動作方法の一例を示す図である（保持不良が発生している場合）。
【図１５】保持不良が発生しているかどうかの巡回チェックの一例を示す図である。
【図１６】巡回チェック時の動作フローの一例を説明するためのフローチャートである。
【図１７】信号の遷移前後における駆動力の判定チェック動作の禁止の様子の一例を示す図である。
【図１８】保持不良発生検知後の、不良発生ビットの位置同定と修復までの動作フローの一例を説明するためのフローチャートである。
【図１９】図１０に示した駆動力判定回路の内部構造の他の例を示す図である。
【図２０】図１１に示した駆動力判定回路の動作方法の一例を示す図である（保持不良が発生していない場合）。
【図２１】図１１に示した駆動力判定回路の動作方法を説明するためのフローチャートである。
【図２２】クロックのゲーティング領域情報と、巡回チェック条件の変更を説明するための図である。
【図２３】本発明の半導体集積回路の他の実施の形態を示す図である。
【発明を実施するための形態】
【００１５】
以下に本発明の実施の形態について図面を参照して説明する。
【００１６】
本形態におけるスイッチセルに用いる抵抗変化素子（図１（ａ）に示したもの）としては、遷移金属酸化物を用いたＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）や、イオン伝導体を用いたＮａｎｏＢｒｉｄｇｅ（登録商標）など、ある一定以上の電圧を所定時間以上印加することで抵抗状態が変化し、保持される抵抗変化素子であればよい。また、信号を継続的に通過させて使用する際のディスターブ耐性が高いという観点から、抵抗変化素子は、抵抗変化をさせための電圧の印加方向に極性がある、図１（ｃ）に示したようなバイポーラ型の抵抗変化素子である。さらに、抵抗変化素子は、バイポーラ型の抵抗変化素子が、抵抗変化極性が対向するように２つ対向して直列につながり、２つのスイッチの接続点にスイッチ（トランジスタ）が配置されているという、図１（ｄ）に示したような構成がより望ましい。また、図１（ｄ）に示したスイッチセルにおいて、２つの抵抗変化素子は、低抵抗状態（ＯＮ状態）または高抵抗状態（ＯＦＦ状態）にプログラム可能である。
【００１７】
スイッチセルを用いて、信号パスを切り替えるためのクロスバースイッチ回路を構成する。クロスバースイッチ回路では、信号用配線（ＲＶ）とそれに直交する信号用配線（ＲＨ）とのクロスポイント近傍にスイッチセルが配置される。図１（ｄ）に示したスイッチセルを用いる場合、図２に示すように２つの抵抗変化素子（ＲＥ［１］，ＲＥ［２］）の抵抗変化素子間で共有されていない側の電極ＴＲ１とＴＲ２とにそれぞれ接続される。各スイッチセル内の抵抗変化素子の状態を変えることで、クロスバースイッチ内のＲＶ信号線が、任意のＲＨ信号線と電気的に接続され、信号を伝達できる。
【００１８】
ロジックブロックとルーティング・コネクションブロックとを少なくとも有する再構成可能回路は、図３に示すように上述したクロスバースイッチ回路を少なくとも含む。再構成可能回路は、クロスバースイッチ回路内のスイッチを書き換えることでスイッチパターンに従った所望の信号処理を実行できる。なお、ロジックブロック内部のメモリを、クロスバースイッチ回路で実装しても良い。この場合、クロスバースイッチ回路の２つの入力信号線は、動作電圧（ＶＤＤ）もしくはＧＮＤと接続される。また、再構成可能回路は、スイッチを書き換えるために、図４に示すように、信号処理を実施するロジックブロックとルーティング・コネクションブロック以外に、各抵抗変化素子にアクセスするためのアドレスデコーダ、および、書き込み電流・電圧を供給するドライバを少なくとも含む。
【００１９】
図１（ｄ）に示したスイッチセルにおいては、アドレスデコーダ、および書き込みドライバを用いて、図５および図６に示すように各抵抗変化素子に電圧・電流を印加して、高抵抗状態（リセット状態）、および低抵抗状態（セット状態）にして、スイッチセルをオン・オフさせる。所望のデータ伝送経路を実現するスイッチパターンになるようにクロスバースイッチ回路に存在する各スイッチセルをオン・オフしておく動作を、再構成可能回路のコンフィギュレーション動作（書き込み動作）と呼ぶことにする。
【００２０】
コンフィギュレーション動作後、抵抗変化素子に書き込んだ状態は、セット電圧（ＶＳＥＴ）、もしくは、リセット電圧（ＶＲＳＴ）以下の電圧下では状態が保持される。そのため、その後のアプリケーション動作電圧（ＶＤＤ、ただしＶＤＤ＜｜ＶＳＥＴ｜またはＶＤＤ＜｜ＶＲＳＴ｜）においては、図７に示すように所望のパスを通ってデータ（信号）が処理される。コンフィギュレーション動作によって書き込まれたスイッチ状態（パターン）に従って、信号を伝送してデータを処理させる動作を、再構成可能回路のアプリケーション動作と呼ぶことにする。
【００２１】
各クロスバースイッチの周辺には、書き込みドライバとクロスバースイッチ回路の間の接続／非接続、およびロジックブロック間の信号伝送バッファとクロスバースイッチ回路の間の接続／非接続を行うためのトランジスタからなるスイッチ素子が少なくとも配置されて、接続される。コンフィギュレーション動作時とアプリケーション動作時とにそれぞれのスイッチが開閉される（図５〜７）。
【００２２】
図５に示したようなコンフィギュレーション動作で導通状態になる上述したトランジスタスイッチの両端子のうち、クロスバースイッチ内の配線と接続されない側の端子、もしくは、デコード回路を介して電気的に上述した端子と同電位になるノードに対して、図１０に示すように駆動力の判定回路（駆動力判定回路１００）を接続する。駆動力判定回路１００は、アプリケーション動作電圧であるＶＤＤ電位へプルアップ、もしくは、ＧＮＤ電位へプルダウンするための駆動回路（信号ＩＮ［ｎ］の出力バッファ）が、判定対象となるノード（ＲＨ［ｍ］）に対してスイッチ素子を介して電気的に接続されて、上記対象ノードの電位レベルが正常にＶＤＤもしくはＧＮＤのどちらかになっているかを判定する。
【００２３】
図１１に示すように、駆動力判定回路１００は、プリチャージ回路１２０と、電圧モニター回路である電位測定部１３０と、接続切り替えスイッチ（ＳＷ１，ＳＷ２）と、それらの動作タイミングを制御するコントロール回路である制御部１１０とを少なくとも含んでいれば良い。図１２に示すように、駆動力判定回路１００は、プリチャージ回路１２０を用いてＶＤＤ−ＧＮＤ間のある中間電位でノードをプリチャージしながら、評価対象のノードへアクセスする。プリチャージ回路１２０は、所定の電位までデータ出力側配線の電位を駆動後ハイインピーダンス状態にさせる。なお、プリチャージ回路１２０の中間電位はＶＤＤ／２が望ましい。ＳＷ１をＯＦＦ状態にすると同時にスイッチＳＷ［ｍ］をＯＮ状態にして、電位測定部１３０が測定する電圧レベルを評価する。電位測定部１３０は、データ出力側配線の電位を測定する。制御部１１０は、電位測定部１３０の観測電位がＶＤＤ電位に近い所定の電位閾値（Ｖｔｈ＿ｈｉｇｈ：第１の電位閾値）よりも高い、もしくは、ＧＮＤ電位に近い所定の電位閾値（Ｖｔｈ＿ｌｏｗ：第２の電位閾値）よりも低いかどうかを判定する。制御部１１０は、電位測定部１３０の観測電位がＶＤＤ電位に近い所定の電位もしくはＧＮＤ電位に近い所定の電位となっていれば、クロスバーの評価対象ノード（ＲＨ［ｍ］）が、保持不良のないスイッチセルを介して入力信号回路（駆動回路、図１０のＩＮ［ｎ］信号の出力バッファ）と正常に接続されていると判定する。一方、制御部１１０は、電位測定部１３０の観測電圧が、（Ｖｔｈ＿ｈｉｇｈ）よりも高くない、もしくは、（Ｖｔｈ＿ｌｏｗ）よりも低くない場合は、図１３および図１４のように保持不良が発生したと判定する。Ｖｔｈ＿ｈｉｇｈは（ＶＤＤ＊０．７〜ＶＤＤ＊０．９）の間が望ましく、Ｖｔｈ＿ｌｏｗは（ＶＤＤ＊０．１〜ＶＤＤ＊０．３）の間が望ましい。
【００２４】
駆動力判定回路１００はハイインピーダンスであり、クロスバースイッチ内の信号状態を変化させるとなく、抵抗変化素子がＯＮ状態からＯＦＦ状態に変化してないこと（保持不良が発生していないこと）を確認することができる。このため、保持不良チェックにおけるアプリケーション動作の停止、および、チェック後の復旧作業を行わずに保持不良の有無をチェックできる。
【００２５】
図１５および図１６に示すように、駆動力の判定回路による保持不良の有無チェックは、クロスバーのある出力信号線の正常動作を確認後、自動的に次の異なる出力信号線に対してチェック動作を実施させても良い。制御部１１０が、ＳＷ１をＯＮとし、ＳＷ２をＯＮとし、ＳＷ［ｍ］をＯＦＦとし、プリチャージを行う（ステップＳ１）。続いて、制御部１１０が、ＳＷ１をＯＦＦとし、ＳＷ２をＯＮとし、ＳＷ［ｍ］をＯＮとし、電位測定部１３０がデータ出力側配線の電位を測定する。制御部１１０は、電位測定部１３０が測定した電位ＶがＶｔｈ＿ｈｉｇｈよりも高いまたはＶｔｈ＿ｌｏｗよりも低いかどうかを判定する（ステップＳ２）。電位測定部１３０が測定した電位ＶがＶｔｈ＿ｈｉｇｈよりも高いまたはＶｔｈ＿ｌｏｗよりも低い場合、駆動力判定回路１００はＲＨ［ｍ］をＲＨ［ｍ＋１］とし、次の異なる出力信号線に対してチェック動作を実施する。一方、電位測定部１３０が測定した電位ＶがＶｔｈ＿ｈｉｇｈよりも高くなく、Ｖｔｈ＿ｌｏｗよりも低くない場合、制御部１１０は、ＲＨ［ｍ］において保持不良検出をしたと判定し、再書き込み動作を行う（ステップＳ３）。
ただし、図１７に示すように、アプリケーション動作中であっても、駆動力判定回路１００は、再構成可能回路内部の信号ノードが遷移するタイミングの前後はチェック動作を実行しない。もしくは、駆動力判定回路１００は、チェック動作を実施したとしてもその時に得たチェック結果は無視する。駆動力判定回路１００は、クロックの立ち上がりで各データをフリップフロップでラッチするアプリケーションの場合は、フリップフロップのセットアップ・ホールド違反となる期間をチェック作業の禁止期間としても良い。
【００２６】
保持不良検出後は、図１８のフローチャートに示す処理の流れで保持不良のスイッチセルを修復しても良い。保持不良を検出後（ステップＳ１１）、アプリケーションを停止させる（ステップＳ１２）。不良が検出されたデータ線（ＲＨ［ｍ’］）上にあるスイッチセルをｎ’＝０から順次、コンフィギュレーション動作と同様に各スイッチセルにアクセスし、Ｖｓｅｔ電圧よりも低い電圧を印加して流れる電流をモニターすることで、各抵抗変化素子の抵抗値を読み出す。スイッチセル内で抵抗変化素子の片側（ＲＥ１）を読み出し（ステップＳ１３）、次に反対側（ＲＥ２）の抵抗値を読み出す（ステップＳ１４）。ＲＥ１とＲＥ２との状態不一致から不良スイッチ箇所を同定し（ステップＳ１５，Ｓ１６）、不良スイッチセル［ｎ’，ｍ’］のＲＥ１とＲＥ２とに対してセット動作（高抵抗から低抵抗状態へ遷移するように）をして不良セルを修復しても良い（ステップＳ１７）。これにより、再構成可能回路のコンフィギュレーション用のスイッチパターンデータを再構成可能回路の外部から改めて読み出す必要がなくなる。
【００２７】
なお、判定回路としては、図１９に示すように、さらに定常電圧源・電流モニター回路を含んでいても良い。図１９に示すように、駆動力判定回路１０１は、プリチャージ回路１２１と、電圧モニター回路である電位測定部１３１と、接続切り替えスイッチ（ＳＷ１，ＳＷ２，ＳＷ３）と、電流モニター回路である電流測定部１４１と、それらの動作タイミングを制御するコントロール回路である制御部１１１とを少なくとも含んでいれば良い。
【００２８】
また、図２０および図２１に示すように、電位測定部１３１が測定した電位に応じた出力レベルを設定する。制御部１１１が、ＳＷ１をＯＮとし、ＳＷ２をＯＮとし、ＳＷ３をＯＦＦとし、ＳＷ［ｍ］をＯＦＦとし、プリチャージを行う（ステップＳ２１）。続いて、制御部１１１が、ＳＷ１をＯＦＦとし、ＳＷ２をＯＮとし、ＳＷ３をＯＦＦとし、ＳＷ［ｍ］をＯＮとし、電位測定部１３１がデータ出力側配線の電位を測定する。制御部１１１は、電位測定部１３１が測定した電位ＶがＶｔｈ＿ｈｉｇｈよりも高い、またはＶｔｈ＿ｌｏｗよりも低いかどうかを判定する（ステップＳ２２）。電位測定部１３０が測定した電位ＶがＶｔｈ＿ｈｉｇｈよりも高い場合、電源回路の出力レベルをＶＤＤ−ｄＶに設定する（ステップＳ２３）。また、電位測定部１３０が測定した電位ＶがＶｔｈ＿ｌｏｗよりも低い場合、電源回路の出力レベルをｄＶに設定する（ステップＳ２４）。
その後、制御部１１１が、ＳＷ１をＯＦＦとし、ＳＷ２をＯＦＦとし、ＳＷ３をＯＮとし、ＳＷ［ｍ］をＯＮとし、電流測定部１４１がデータ出力側配線に流れる電流を測定する。制御部１１１は、電流測定部１４１が測定した電流値の絶対値｜Ｉｓ｜がＩｔｈよりも大きいかどうかを判定する（ステップＳ２５）。電流測定部１４１が測定した電流値の絶対値｜Ｉｓ｜がＩｔｈよりも大きい場合、駆動力判定回路１０１はＲＨ［ｍ］をＲＨ［ｍ＋１］とし、次の異なる出力信号線に対してチェック動作を実施する。一方、電流測定部１４１が測定した電流値の絶対値｜Ｉｓ｜がＩｔｈよりも大きくない場合、制御部１１１は、ＲＨ［ｍ］において保持不良検出をしたと判定し、再書き込み動作を行う（ステップＳ２６）。このように、判定対象ノードと電源回路の出力ノード間で電位差ｄＶを発生させ、その際に流れる電流値をモニターできれば良い。駆動力判定回路１０１が、電流値が閾値（Ｉｔｈ）よりも大きいことを確認し、観測ノードが十分に低い抵抗を有するスイッチセルを介して入力信号回路（駆動回路）と接続されていると判断しても良い。信号は通すものの、伝達遅延に支障をきたすような不良スイッチセルを検出することが可能となる。電流閾値（Ｉｔｈ）は、１００ｕＡから０．１ｕＡの間が望ましい。
【００２９】
再構成可能回路は、クロック制御用のゲーティング回路を有していても良い。この場合、各ロジックエレメント、もしくは、ある一定のロジックエレメント単位で、ロジックエレメントに導入されるクロック信号をゲーティングできる。図２２に示すように、ゲーティングコントローラからのゲーティング情報に基づいて、ゲーティング領域のロジックエレメント内のクロスバーのスイッチセルを検査する際、図１７に示すようにチェック禁止区間を設定せずチェック動作を実施しても良い。すなわち、検査するロジックセルの状態に応じて、チェック条件を変えても良い。
【００３０】
（実施例１）
図１（ａ）〜（ｄ）に示したようなスイッチセルに用いる抵抗変化素子として、イオン伝導体を用いたＮａｎｏＢｒｉｄｇｅ（登録商標）を用いる。図１（ｃ）に示すように、抵抗変化素子はある一定以上の電圧を所定時間以上印加することで抵抗状態が変化し、保持される。また、抵抗変化素子は、抵抗変化をさせるための電圧の印加方向に極性があるバイポーラ型である。また、抵抗変化素子の低抵抗状態（ＯＮ状態）と高抵抗状態（ＯＦＦ状態）の比は１０の５乗、あるいはそれ以上である。スイッチセル内では、図１（ｄ）に示すように、バイポーラ型の抵抗変化素子が２つ対向して直列につながり、２つのスイッチの接続点にトランジスタが配置（接続）される。
【００３１】
上述したスイッチセルを用いて、信号パスを切り替えるためのクロスバースイッチ回路を構成する。図２に示すように、クロスバースイッチ回路では、信号用配線（ＲＶ）とそれに直交する信号用配線（ＲＨ）とのクロスポイント近傍にスイッチセルが配置され、２つの抵抗変化素子（ＲＥ［１］，ＲＥ［２］）の抵抗変化素子間で共有されていない側の電極ＴＲ１とＴＲ２とにそれぞれ接続される。各スイッチセル内の抵抗変化素子の状態を変えることで、クロスバースイッチ内のＲＶ信号線が、任意のＲＨ信号線と電気的に接続され、信号を伝達できるようになる。
【００３２】
ロジックブロックとルーティング・コネクションブロックとをベースとした再構成可能回路は、図３に示すように上述したクロスバースイッチ回路を含む。クロスバースイッチ回路内のスイッチを書き換えることでスイッチパターンに従った所望の信号伝搬を実行し、信号処理を行うことができる。なお、スイッチを書き換えるために図４に示すように、信号処理を実施するロジックブロックおよびルーティング・コネクションブロック以外に、各抵抗変化素子にアクセスするためのアドレスデコーダ、および電流・電圧を供給するドライバ回路を有する。
【００３３】
アドレスデコーダおよび書き込みドライバを用いて、図５および図６に示すように各抵抗変化素子を高抵抗状態（リセット状態）、および低抵抗状態（セット状態）にする。高抵抗状態から低抵抗状態にすることをセット動作、低抵抗状態から高抵抗状態にする動作をリセット動作と呼ぶ。また、所望のデータ伝送経路を実現するスイッチパターンになるようにクロスバーに存在する各スイッチセルをオン、ＯＦＦ状態にしておく動作を、再構成可能回路のコンフィギュレーション動作（書き込み動作）とする。
【００３４】
コンフィギュレーション動作後、抵抗変化素子に書き込んだ状態は、セット電圧（ＶＳＥＴ）、もしくは、リセット電圧（ＶＲＳＴ）以下の電圧下では状態が保持される。その後のアプリケーション動作電圧（ＶＤＤ、ただしＶＤＤ＜｜ＶＳＥＴ｜またはＶＤＤ＜｜ＶＲＳＴ｜）においては、図７に示すように所望のパスを通ってデータ（信号）処理が実行できる。コンフィギュレーション動作によって書き込まれたスイッチ状態（パターン）に従って、信号を伝送してデータを処理させる動作を、再構成可能回路のアプリケーション動作とする。
【００３５】
なお、各クロスバースイッチの周辺には、書き込みドライバとクロスバースイッチ回路の間、およびロジックブロック間の信号伝送バッファとクロスバースイッチ回路の間の接続、非接続を行うためのトランジスタからなるスイッチ素子が配置されている。図５〜７に示すような構成を有し、コンフィギュレーション動作時、アプリケーション動作時にそれぞれのスイッチが開閉する。
【００３６】
図５に示したコンフィギュレーション動作に導通状態になるトランジスタスイッチの両端子のうち、クロスバースイッチ内の配線と接続されない側の端子、もしくは、デコード回路を介して電気的に上述した端子と同電位になるノードに対して、駆動力判定回路１００を図１０に示すように接続する。駆動力判定回路１００は、アプリケーション動作電圧であるＶＤＤ電位へプルアップ、もしくはＧＮＤ電位へプルダウンするための駆動回路（信号ＩＮ［ｎ］の出力バッファ）が、判定対象となるノード（ＲＨ［ｍ］）に対してスイッチ素子を介して電気的に接続されて、対象ノードの電位レベルが正常にＶＤＤとＧＮＤとのどちらかになっているかを判定する。
【００３７】
図１１に示すように、駆動力判定回路１００は、プリチャージ回路１２０と、電圧モニター回路である電位測定部１３０と、接続切り替えスイッチ（ＳＷ１，ＳＷ２）と、それらの動作タイミングを制御するコントロール回路である制御部１１０とを有する。図１２に示すように、ＳＷ１をＯＮ状態にし、プリチャージ回路１２０を用いてＶＤＤ−ＧＮＤ間のある中間電位（ＶＤＤ／２）でノードをプリチャージしながら、評価対象のノードへアクセスするためのアドレスデコードを済ませておく。また、あらかじめＳＷ２をＯＮ状態にしておくことで、ノードと電源モニター回路とを電気的に接続しておく。次に、ＳＷ１をＯＦＦ状態にすると同時、もしくは、少し遅れたタイミングでスイッチＳＷ［ｍ］をＯＮ状態にする。ＳＷ［ｍ］を開閉して所定時間経過後、制御部１１０は、電位測定部１３０が測定した電圧レベルを評価する。電位測定部１３０が測定した電位がＶＤＤ電位に近い所定の電位（Ｖｔｈ＿ｈｉｇｈ＝ＶＤＤ＊０．９）よりも高い、もしくはＧＮＤ電位に近い所定の電位（Ｖｔｈ＿ｌｏｗ ＝ＶＤＤ＊０．１）よりも低い値になっている場合、制御部１１０は、クロスバーの評価対象ノード（ＲＨ［ｍ］）が保持不良のないスイッチセルを介して入力信号回路（駆動回路、図１０のＩＮ［ｎ］信号の出力バッファ）と正常に接続されていると判断する。
【００３８】
一方、保持不良が発生し、図１３に示すように対象ノード（ＲＨ［ｍ’］）が入力信号回路（信号ＩＮ［ｎ’］の出力バッファ）と正常に接続されなくなった場合にフローティング状態になる。図１４に示すように、ノードはＶＤＤにプルアップ、もしくはＧＮＤにプルダウンされないため、電位測定部１３０が測定した電位は、（Ｖｔｈ＿ｈｉｇｈ）よりも高くなく、（Ｖｔｈ＿ｌｏｗ）よりも低くなく、保持不良が発生したと判断できる。
【００３９】
駆動力判定回路１００は、ハイインピーダンスであるため、正常にアプリケーション動作していれば、クロスバー内のすべての信号線は電気的にＶＤＤもしくはＧＮＤ電位となるように駆動されており、駆動力判定回路１００と接続されてもクロスバースイッチ内の信号状態を変化させることがない。仮に、変動したとしても、ＯＵＴ［ｍ］として後段で信号を受け取るＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  ＭＯＳ）回路の反転閾値を超える継続的な変動ではなく、データの誤送は起こさない。このため、データ誤送を引き起こすことなく、抵抗変化素子がＯＮ状態からＯＦＦ状態に変化してないこと、すなわち、保持不良が発生していないことを確認することができる。従って、アプリケーション動作の停止、およびチェック後の復旧作業を行わずに保持不良の有無をチェックできる。
【００４０】
図１５および図１６に示すように、駆動力判定回路１００が行う保持不良の有無チェックは、クロスバーのある出力信号線の正常動作を確認後、自動的に次の異なる出力信号線に対してチェック動作を実施する。ただし、図１７に示すように、駆動力判定回路１００は、アプリケーション動作中であっても、再構成可能回路内部の信号ノードが遷移するタイミングの前後はチェック動作を実行しない。もしくは、駆動力判定回路１００は、チェック動作を実施したとしてもその時に得たチェック結果は無視する。例えば、クロックの立ち上がりで各データをフリップフロップでラッチするアプリケーションの場合、駆動力判定回路１００は、フリップフロップのセットアップ・ホールド違反となる期間をチェック作業の禁止期間とする。
【００４１】
図１８は、保持不良検出後の処理の流れの一例を示すフローチャートである。保持不良を検出後（ステップＳ１１）、アプリケーションを停止させる（ステップＳ１２）。不良が検出されたデータ線（ＲＨ［ｍ’］）上にあるスイッチセルをｎ’＝０から順次、コンフィギュレーション動作と同様に各スイッチセルにアクセスし、Ｖｓｅｔ電圧よりも低い電圧を印加して流れる電流をモニターすることで、各抵抗変化素子の抵抗値を読み出す。スイッチセル内で抵抗変化素子の片側（ＲＥ１）を読み出し（ステップＳ１３）、次に反対側（ＲＥ２）の抵抗値を読み出す（ステップＳ１４）。ＲＥ１とＲＥ２との状態不一致から不良スイッチ箇所を同定する（ステップＳ１５，Ｓ１６）。保持不良の発生確率（Ｆ）は、１５０℃保管でも、数ｐｐｍ／年のオーダーである。このため、同一のスイッチセル内で２つの抵抗変化素子が同時に保持不良で低抵抗状態から高抵抗状態に変化する確率は、ＦｘＦ／２（＝〜１０の１２乗）ときわめて低く、ＲＥ１とＲＥ２との片側のみ高抵抗状態になっているスイッチセルが信号経路を断絶させた不良スイッチセル［ｎ’，ｍ’］と判定できる。不良スイッチセル［ｎ’，ｍ’］のＲＥ１とＲＥ２とに対してセット動作（高抵抗から低抵抗状態へ戻す）をして不良セルを修復する（ステップＳ１７）。これにより、再度アプリケーション動作を実行できるようになる。このようにＲＥ１とＲＥ２との状態不一致から不良スイッチ箇所を同定することで、再構成可能回路のコンフィギュレーション用のスイッチパターンデータを再構成可能回路の外部から改めて読み出し、参照する必要がなくなる。
【００４２】
（実施例２）
図１９に示すように、駆動力判定回路１０１は、プリチャージ回路１２１と、電圧モニター回路である電位測定部１３１と、接続切り替えスイッチ（ＳＷ１，ＳＷ２，ＳＷ３）と、電流モニター回路である電流測定部１４１と、それらの動作タイミングを制御するコントロール回路である制御部１１１とを少なくとも含んでいれば良い。図２０および図２１に示すように、ＳＷ１をＯＮ状態にし、プリチャージ回路１２１を用いてＶＤＤ−ＧＮＤ間のある中間電位（ＶＤＤ／２）でノードをプリチャージしつつ、評価対象のノードへアクセスするためのアドレスデコードを済ませておく。また、あらかじめＳＷ２をＯＮ状態にしておくことで、ノードと電源モニター回路とを電気的に接続しておく。次に、ＳＷ１をＯＦＦ状態にすると同時、もしくは、少し遅れたタイミングでスイッチＳＷ［ｍ］をＯＮ状態にする。ＳＷ［ｍ］を開閉して所定の時間が経過した後、制御部１１１は、電位測定部１３１が測定した電圧レベルを判定する。電位測定部１３１が測定した電位がＶＤＤ電位に近い所定の電位（Ｖｔｈ＿ｈｉｇｈ＝ＶＤＤ＊０．９）よりも高い、もしくはＧＮＤ電位に近い所定の電位（Ｖｔｈ＿ｌｏｗ＝ＶＤＤ＊０．１）よりも低い場合、クロスバーの評価対象ノード（ＲＨ［ｍ］）は、保持不良のないスイッチセルを介して入力信号回路（駆動回路、図１０のＩＮ［ｎ］信号の出力バッファ）と電気的に接続されていると判定する。
【００４３】
次に、電位測定部１３１が測定した電位がＶｔｈ＿ｈｉｇｈよりも高い場合は電源回路の出力レベルをＶＤＤ−ｄＶ（＝ＶＤＤ＊０．９）に設定し、Ｖｔｈ＿ｌｏｗよりも低い場合は電源回路の出力レベルをｄＶ（＝ＶＤＤ＊０．１）に設定する。ＳＷ２をＯＦＦ状態に戻し、ＳＷ３をＯＮ状態にすることで、判定対象ノードと電源回路の出力ノードとの間で電位差ｄＶ（＝０．１Ｖ）を発生させ、その際に流れる電流値を電流測定部１４１が測定する。制御部１１は、電流測定部１４１が測定した電流値の絶対値が閾値（Ｉｔｈ）、例えば１０ｕＡを超える値であれば、クロスバーの評価対象ノード（ＲＨ［ｍ］）は、少なくとも１０ｋΩ以下の直列抵抗以下のスイッチセルを介して入力信号回路（駆動回路）と、正常に接続されていると判定する。
【００４４】
一方、保持不良が発生し、図１３に示すように対象ノード（ＲＨ［ｍ’］）が入力信号回路（信号ＩＮ［ｎ’］の出力バッファ）と正常に接続されなくなった場合、フローティング状態になる。このため、ノードはＶＤＤにプルアップ、もしくはＧＮＤにプルダウンされないため、モニターした電圧は、（Ｖｔｈ＿ｈｉｇｈ）を超えず、もしくは（Ｖｔｈ＿ｌｏｗ）を下回らず、保持不良が発生したと判定できる。
【００４５】
クロスバースイッチ内の信号状態の変動は、ＯＵＴ［ｍ］として後段で信号を受け取るＣＭＯＳ回路の反転閾値を超える変動ではなく、データの誤送は起こさない。したがって、誤送を引き起こすことなく、抵抗変化素子がＯＮ状態からＯＦＦ状態に変化してないこと、すなわち、保持不良が発生していないことを確認することができる。このため、アプリケーション動作の停止、およびチェック後の復旧作業を行わずに、保持不良の有無をチェックできる。
【００４６】
上述した駆動回路は、データの誤送は起こさない範囲で、差分電位ｄＶ（＝０．１Ｖ）を継続的に印加できる。測定した電流値から、入力信号回路（信号ＩＮ［ｎ’］の出力バッファ）と、対象ノード（ＲＨ［ｍ’］）との間を接続するスイッチセルの抵抗値を算出することが可能である。ＯＮ状態（〜１ｋΩ）からＯＦＦ状態（〜１００ＭΩ）に遷移する前駆的現象でＯＮ状態が高抵抗側（〜１０ｋΩ）へシフトする段階で保持不良を検出することができる。
【００４７】
（実施例３）
再構成可能回路は、クロック制御用のゲーティング回路を有しており、各ロジックエレメント、もしくはある一定のロジックエレメント単位で、ロジックエレメントに導入されるクロック信号をゲーティングできる。これにより、信号処理をしなくてよいロジックエレメントのクロックを止め、再構成可能回路の消費電力を低減できる。図２２のようにゲーティングコントローラからのゲーティング情報に基づいて、ゲーティング領域のロジックエレメント内のクロスバーのスイッチセルを検査する際、図１７に示すようにチェック禁止区間を設定せずチェック動作を実施する。
【００４８】
本発明は、以下の効果を奏する。アプリケーション動作時におけるクロスバースイッチ内の信号状態を変化させるとなく、抵抗変化素子がＯＮ状態からＯＦＦ状態に変化していない、すなわち、保持不良が発生していないことを適宜確認することができる。このため保持不良チェックにおいて、アプリケーション動作を停止・再起動する処理の複雑化を回避し、さらに時間的オーバーヘッドがない。
【００４９】
（他の実施の形態）
図２３は、本発明の他の実施の形態を示す図である。図２３に示した半導体集積回路は、クロスバースイッチ回路と、駆動力判定回路１０２とを有する。駆動力判定回路１０２は、クロスバースイッチ回路を含む再構成可能回路のデータ出力側配線の電位を測定する。また、駆動力判定回路１０２は、測定した電位と所定の電位閾値とを比較する。また、駆動力判定回路１０２は、比較の結果に基づいて、再構成可能回路内の対象となるクロスバースイッチ回路の不良を判定する。
【００５０】
このように、再構成可能回路のデータ出力側配線の電位を測定し、測定した電圧値に基づいて、クロスバースイッチ回路の不良を判定するため、抵抗変化素子の状態を容易に確認することができる。
【００５１】
上述した駆動力判定回路１００〜１０２それぞれに設けられた各構成要素が行う処理は、目的に応じてそれぞれ作製された論理回路で行うようにしても良い。また、処理内容を手順として記述したコンピュータプログラム（以下、プログラムと称する）を駆動力判定回路１００〜１０２それぞれにて読取可能な記録媒体に記録し、この記録媒体に記録されたプログラムを駆動力判定回路１００〜１０２それぞれに読み込ませ、実行するものであっても良い。駆動力判定回路１００〜１０２それぞれにて読取可能な記録媒体とは、フロッピー（登録商標）ディスク、光磁気ディスク、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）、ＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ）、Ｂｌｕ−ｒａｙ（登録商標）  Ｄｉｓｃなどの移設可能な記録媒体の他、駆動力判定回路１００〜１０２それぞれに内蔵されたＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等のメモリやＨＤＤ（Ｈａｒｄ  Ｄｉｓｃ  Ｄｒｉｖｅ）等を指す。この記録媒体に記録されたプログラムは、駆動力判定回路１００〜１０２それぞれに設けられたＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）にて読み込まれ、ＣＰＵの制御によって、上述したものと同様の処理が行われる。ここで、ＣＰＵは、プログラムが記録された記録媒体から読み込まれたプログラムを実行するコンピュータとして動作するものである。
【００５２】
上記の実施の形態の一部または全部は、以下の付記のようにも記載され得るが、以下には限られない。
（付記１）クロスバースイッチ回路と、
前記クロスバースイッチ回路を含む再構成可能回路のデータ出力側配線の電位を測定し、該測定した電位と所定の電位閾値とを比較し、該比較の結果に基づいて、前記再構成可能回路内の対象となるクロスバースイッチ回路の不良を判定する判定回路とを有する半導体集積回路。
（付記２）前記判定回路は、前記測定した電位が、第１の電位閾値以下であり、かつ第２の閾値以上である場合、前記クロスバースイッチ回路が不良であると判定する、付記１に記載の半導体集積回路。
（付記３）前記クロスバースイッチ回路は、抵抗変化素子を用いたスイッチセルを用いて構成され、
前記スイッチセルは、低抵抗状態または高抵抗状態にプログラム可能な第１の抵抗変化素子と第２の抵抗変化素子と少なくとも１つのトランジスタとから構成され、前記第１の抵抗変化素子の一方の端子と前記第２の抵抗変化素子の一方の端子と前記トランジスタのドレイン端子とが接続された、付記２に記載の半導体集積回路。
（付記４）前記第１の抵抗変化素子および前記第２の抵抗変化素子は、バイポーラ型の抵抗変化素子であり、抵抗変化極性が対向するように配置されている、付記３に記載の半導体集積回路。
（付記５）前記判定回路は、
所定の電位まで前記データ出力側配線の電位を駆動後ハイインピーダンス状態にさせるプリチャージ回路と、
前記データ出力側配線の電位を測定する電圧モニター回路とを有する、付記１から４のいずれか１項に記載の半導体集積回路。
（付記６）前記判定回路は、定常電圧の印加と印加時に流れる電流値を測定し、該測定した電流値と所定の電流閾値とを比較し、該比較の結果に基づいて、前記再構成可能回路内の対象となるクロスバースイッチ回路の不良を判定する、付記１から５のいずれか１項に記載の半導体集積回路。
（付記７）付記１から６のいずれか１項に記載の半導体集積回路が有する判定回路を、アプリケーション電圧が印加された再構成可能回路のアプリケーション動作時に動作させる動作方法。
（付記８）アプリケーション動作時のクロスバースイッチ内の配線の信号が変化する前後において前記判定回路を動作させない、または、前記判定回路における判定結果を無視する、付記７に記載の動作方法。
（付記９）前記半導体集積回路がクロックゲーティング回路を有する場合、前記クロックゲーティング回路からのゲーティング情報に基づいて、前記判定回路の判定条件を変更する、付記７または請求項８に記載の動作方法。
（付記１０）付記１から６のいずれか１項に記載の半導体集積回路が有する判定回路と電気的に接続されていないエラーを検査ノードが検出した後、アプリケーションを停止する処理と、
前記エラーを検出したノードと接続されたスイッチセルの２つの抵抗変化素子の抵抗値を測定する処理と、
前記２つの抵抗変化素子の一方の抵抗変化素子が高抵抗状態であり、他方の抵抗変化素子が低抵抗状態である場合に前記スイッチセルを不良セルと判定する処理と、
前記判定された不良セルに対して、該不良セル内の２つの抵抗変化素子に対して高抵抗から低抵抗状態へ遷移するようにセット動作を行う処理とを行う動作方法。
（付記１１）前記第１の抵抗変化素子および第２の抵抗変化素子が、イオン電導層を用いた原子移動型素子である、付記４に記載の半導体集積回路。
（付記１２）クロスバースイッチ回路を含む再構成可能回路のデータ出力側配線と接続され、該配線の電位を測定する電位測定部と、
前記電位測定部が測定した電位と、あらかじめ設定された値とを比較し、該比較の結果に基づいて、前記再構成可能回路内の対象となるクロスバースイッチ回路の不良を判定する制御部とを有する判定回路。
【符号の説明】
【００５３】
１００，１０１    駆動力判定回路
１０２    判定回路
１１０，１１１    制御部
１２０，１２１    プリチャージ回路
１３０，１３１    電位測定部
１４１    電流測定部
【図１（ａ）】
2018032973.tif 000003
【図１（ｂ）】
2018032973.tif 000004
【図１（ｃ）】
2018032973.tif 000005
【図１（ｄ）】
2018032973.tif 000006
【図２】
2018032973.tif 000007
【図３】
2018032973.tif 000008
【図４】
2018032973.tif 000009
【図５】
2018032973.tif 000010
【図６】
2018032973.tif 000011
【図７】
2018032973.tif 000012
【図８】
2018032973.tif 000013
【図９】
2018032973.tif 000014
【図１０】
2018032973.tif 000015
【図１１】
2018032973.tif 000016
【図１２】
2018032973.tif 000017
【図１３】
2018032973.tif 000018
【図１４】
2018032973.tif 000019
【図１５】
2018032973.tif 000020
【図１６】
2018032973.tif 000021
【図１７】
2018032973.tif 000022
【図１８】
2018032973.tif 000023
【図１９】
2018032973.tif 000024
【図２０】
2018032973.tif 000025
【図２１】
2018032973.tif 000026
【図２２】
2018032973.tif 000027
【図２３】
2018032973.tif 000028