(57)【要約】【課題】外部電極における電気抵抗を低くすることができるとともに、応力に対する耐性を向上させることができる、チップ状電子部品を提供する。【解決手段】外部電極５１，５２は、内部電極４９，５０に接続されるようにセラミック素体４２の端面４７，４８上に形成される下地電極層５３と、下地電極層の外側に位置する外側電極層５４と、少なくとも一部が下地電極層と外側電極層との間に位置する中間電極層５５と、を有する。中間電極層は導電性樹脂からなり、下地電極層および外側電極層は、導電性樹脂より電気抵抗率の低い材料からなる。中間電極層５５は、端面４７，４８の全面を覆うとともに、端面の各々から一方の主面４４の各一部にまで延びるように形成され、また、下地電極層５３は、その一部が中間電極層５５から露出する露出面５６を有し、この露出面５６において、外側電極層５４と面接触している。【選択図】図１
2018041761.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する第１および第２の主面、互いに対向する第１および第２の側面ならびに互いに対向する第１および第２の端面を有し、前記第２の主面は、当該チップ状電子部品が実装されるとき、実装基板側に向けられることが予定された面であり、前記主面と前記側面と前記端面とは互いに直交している、直方体形状をなすセラミック素体と、
前記セラミック素体の内部に設けられる内部導体と、
前記セラミック素体の前記第１および第２の端面上にそれぞれ形成されるとともに、前記第１および第２の端面の各々から当該第１および第２の端面の各々に隣接する少なくとも前記第２の主面にまで延びるように形成される、第１および第２の外部電極と、
を備え、
前記第１および第２の外部電極は、ともに、前記内部導体に電気的に接続されるように前記セラミック素体の少なくとも前記第１および第２の端面上にそれぞれ形成される下地電極層と、前記下地電極層の外側に位置する外側電極層と、少なくとも一部が前記下地電極層と前記外側電極層との間に位置する中間電極層と、を有し、
前記中間電極層は、樹脂成分と導電性金属成分とを含む導電性樹脂からなり、前記下地電極層および前記外側電極層は、前記導電性樹脂より電気抵抗率の低い材料からなり、
前記中間電極層は、前記第１および第２の端面の各々の全面を覆うとともに、前記第１および第２の端面の各々から少なくとも前記第２の主面の各一部にまで延びるように形成され、
前記下地電極層は、その一部が前記中間電極層から露出する露出面を有し、前記露出面において、前記外側電極層と面接触している、
チップ状電子部品。
【請求項２】
前記下地電極層は、焼付層または薄膜層からなる、請求項１に記載のチップ状電子部品。
【請求項３】
前記外側電極層は、めっき層からなる、請求項１または２に記載のチップ状電子部品。
【請求項４】
前記外側電極層は、前記下地電極層および前記中間電極層の少なくとも一方が形成された領域を覆うように形成される、請求項３に記載のチップ状電子部品。
【請求項５】
前記セラミック素体は、その内部に複数の前記内部導体が層状に配置された積層構造を有する、請求項１ないし４のいずれかに記載のチップ状電子部品。
【請求項６】
前記下地電極層は、さらに、前記第１および第２の端面の各々から当該第１および第２の端面の各々に隣接する前記第１および第２の側面の各一部にまで延びるように形成され、
前記中間電極層は、さらに、前記第１および第２の端面の各々から当該第１および第２の端面の各々に隣接する前記第１および第２の側面の各一部にまで延びるように形成され、
前記下地電極層の前記露出面の少なくとも一部は、前記第１および第２の側面上に位置する部分に与えられ、前記下地電極層は、前記第１および第２の側面上で前記外側電極層と面接触している、
請求項１ないし５のいずれかに記載のチップ状電子部品。
【請求項７】
前記中間電極層における、前記第１および第２の側面の各一部にまで延びる部分の、前記第１および第２の端面間を結ぶ方向に測定した寸法は、前記第１の主面側から前記第２の主面側に向かって、より長くなるようにされる、請求項６に記載のチップ状電子部品。
【請求項８】
前記中間電極層における、前記第１および第２の側面の各一部にまで延びる部分は、前記第１および第２の端面間を結ぶ方向に測定した寸法の比較的長い部分において、前記下地電極層からはみ出して形成されている、請求項７に記載のチップ状電子部品。
【請求項９】
前記下地電極層は、さらに、前記第１および第２の端面の各々から当該第１および第２の端面の各々に隣接する前記第１の主面の各一部にまで延びるように形成され、
前記下地電極層の前記露出面の少なくとも一部は、前記第１の主面上に位置する部分に与えられ、前記下地電極層は、前記第１の主面上で前記外側電極層と面接触している、
請求項１ないし５のいずれかに記載のチップ状電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、チップ状電子部品に関するもので、特に、チップ状電子部品における外部電極の構造に関するものである。
【背景技術】
【０００２】
この発明にとって興味ある技術として、たとえば特開平１０−２８４３４３号公報（特許文献１）に記載されたものがある。図９は、特許文献１の図１を引用したものである。
【０００３】
図９を参照して、チップ状電子部品１は、積層セラミックコンデンサを構成するもので、直方体形状をなすセラミック素体２を備えている。セラミック素体２は積層構造を有していて、セラミック素体２の内部には、内部導体としての複数の内部電極３および４が層状に配置されている。
【０００４】
内部電極３および４は、第１の内部電極３と第２の内部電極４とに分類され、第１の内部電極３と第２の内部電極４とは積層方向において交互に配置される。第１の内部電極３は、セラミック素体２の第１の端面５にまで引き出され、第２の内部電極４は、セラミック素体２の第１の端面５とは反対側の第２の端面６にまで引き出される。
【０００５】
セラミック素体２の第１の端面５上には、第１の外部電極７が形成され、第２の端面６上には、第２の外部電極８が形成される。第１の外部電極７は、さらに、第１の端面５から当該第１の端面５に隣接する第１および第２の主面９および１０ならびに第１および第２の側面（図９では図示されないが、紙面と平行に延びる面）の各一部にまで延びるように形成される。第２の外部電極８は、さらに、第２の端面６から当該第２の端面６に隣接する第１および第２の主面９および１０ならびに第１および第２の側面の各一部にまで延びるように形成される。
【０００６】
第１および第２の外部電極７および８は、ともに、内部電極３および４にそれぞれ電気的に接続されるようにセラミック素体２の第１および第２の端面５および６上にそれぞれ形成される焼結型電極層１１と、その上に形成される導電性樹脂電極層１２と、その上に形成されるめっき電極層１３と、を備えている。そして、めっき電極層１３は、Ｎｉめっき皮膜１４と、その上のＳｎまたはＳｎ／Ｐｂめっき皮膜１５とから構成される。
【０００７】
特許文献１に記載の技術では、チップ状電子部品１の使用時の温度サイクルでセラミック素体２にクラックを発生させるおそれがあるという問題を、上述した外部電極７および８において形成された導電性樹脂電極層１２が、セラミック素体２において生じる応力を緩和することにより解消しようとしている。
【０００８】
また、特許文献１に記載の技術は、焼結型電極層１１の回り込み長さＡを、導電性樹脂電極層１２の回り込み長さＢの０．７倍以下にすることを特徴としている。このことから、導電性樹脂電極層１２は焼結型電極層１１を完全に覆っていなければならない、という構成を導き出すことができる。
【０００９】
しかしながら、上述のように、導電性樹脂電極層１２が焼結型電極層１１を完全に覆っていると、外部電極７および８での電気抵抗が高くなり、チップ状電子部品１の等価直列抵抗の上昇など、電気的特性の悪化を招いてしまう。
【００１０】
上記の問題を解決するため、たとえば、特開２０１０−２２６０１７号公報（特許文献２）では、以下のような技術が提案されている。図１０は、特許文献２の図３を引用したものである。
【００１１】
図１０を参照して、チップ状電子部品２１は、図９に示したチップ状電子部品１の場合と同様、積層セラミックコンデンサを構成するもので、直方体形状をなすセラミック素体２２を備えている。セラミック素体２２は積層構造を有していて、セラミック素体２２の内部には、内部導体としての各々複数の第１の内部電極２３および第２の内部電極２４が層状に配置されている。
【００１２】
第１の内部電極２３と第２の内部電極２４とは積層方向において交互に配置される。第１の内部電極２３は、セラミック素体２２の第１の端面２５にまで引き出され、第２の内部電極２４は、セラミック素体２２の第１の端面２５とは反対側の第２の端面２６にまで引き出される。
【００１３】
セラミック素体２２の第１の端面２５上には、第１の外部電極２７が形成され、第２の端面２６上には、第２の外部電極２８が形成される。第１の外部電極２７は、さらに、第１の端面２５から当該第１の端面２５に隣接する第１および第２の主面２９および３０ならびに第１および第２の側面（図１０では図示されないが、紙面と平行に延びる面）の各一部にまで延びるように形成される。第２の外部電極２８は、さらに、第２の端面２６から当該第２の端面２６に隣接する第１および第２の主面２９および３０ならびに第１および第２の側面の各一部にまで延びるように形成される。
【００１４】
第１および第２の外部電極２７および２８は、ともに、内部電極２３および２４にそれぞれ電気的に接続されるようにセラミック素体２２の第１および第２の端面２５および２６上にそれぞれ形成される焼付電極層３１と、その上に形成される導電性樹脂電極層３２と、その上に形成されるめっき電極層３３と、を備えている。
【００１５】
特許文献２に記載の技術では、導電性樹脂電極層３２におけるセラミック素体の端面２５および２６に対向する部分に、いわゆる「窓」が形成され、めっき電極層３３が、「窓」の部分において、焼付電極層３１に面接触する状態が得られる。したがって、外部電極２７および２８には、電気抵抗が比較的高い導電性樹脂電極層３２を通らない電流経路が形成され、チップ状電子部品２１の電気的特性の悪化を抑制することができる。
【００１６】
また、特許文献２には、導電性樹脂電極層３２は、セラミック素体２２において生じる応力を緩和するように作用し、セラミック素体２２にクラックが発生することを防止すると記載されている。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開平１０−２８４３４３号公報
【特許文献２】特開２０１０−２２６０１７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
図１１には、上述したチップ状電子部品２１が実装基板３５上に実装された状態が模式的に示されている。チップ状電子部品２１と実装基板３５とは、はんだフィレット３６を介して電気的かつ機械的に接続されている。
【００１９】
図１１に示す状態において、たとえば、実装基板３５にたわみが生じた場合、それに起因する応力が、はんだフィレット３６に及ぼされるとともに、はんだフィレット３６を介してセラミック素体２２に及ぼされる。このとき、セラミック素体２２の、実装基板３５側に向く部分Ａでは、導電性樹脂電極層３２（図１０参照）の存在によって、はんだフィレット３６を介しての応力が効果的に緩和される。
【００２０】
一方、セラミック素体２２の、端面２５および２６の近傍Ｂでは、導電性樹脂電極層３２（図１０参照）がほとんどまたは全く存在しないため、はんだフィレット３６を介しての応力が十分に緩和されにくい。そのため、セラミック素体２２にクラックが生じることがある。
【００２１】
そこで、この発明の目的は、外部電極における電気抵抗を低くすることができるとともに、応力に対する耐性を向上させることができる、チップ状電子部品を提供しようとすることである。
【課題を解決するための手段】
【００２２】
この発明は、互いに対向する第１および第２の主面、互いに対向する第１および第２の側面ならびに互いに対向する第１および第２の端面を有し、第２の主面は、当該チップ状電子部品が実装されるとき、実装基板側に向けられることが予定された面であり、主面と側面と端面とは互いに直交している、直方体形状をなすセラミック素体と、セラミック素体の内部に設けられる内部導体と、セラミック素体の第１および第２の端面上にそれぞれ形成されるとともに、第１および第２の端面の各々から当該第１および第２の端面の各々に隣接する少なくとも第２の主面にまで延びるように形成される、第１および第２の外部電極と、を備える、チップ状電子部品に向けられる。
【００２３】
上記第１および第２の外部電極は、ともに、内部導体に電気的に接続されるようにセラミック素体の少なくとも第１および第２の端面上にそれぞれ形成される下地電極層と、下地電極層の外側に位置する外側電極層と、少なくとも一部が下地電極層と外側電極層との間に位置する中間電極層と、を有する。
【００２４】
ここで、中間電極層は、樹脂成分と導電性金属成分とを含む導電性樹脂からなる。他方、下地電極層および外側電極層は、上記導電性樹脂より電気抵抗率の低い材料からなる。
【００２５】
このようなチップ状電子部品において、前述した技術的課題を解決するため、中間電極層は、第１および第２の端面の各々の全面を覆うとともに、第１および第２の端面の各々から少なくとも第２の主面の各一部にまで延びるように形成され、また、下地電極層は、その一部が中間電極層から露出する露出面を有し、この露出面において、外側電極層と面接触していることを特徴としている。
【００２６】
上述のように、第１および第２の端面の各々の全面を覆うとともに、第１および第２の端面の各々から少なくとも第２の主面の各一部にまで延びるように形成された、導電性樹脂からなる中間電極層は、当該チップ状電子部品が実装されたとき、応力緩和の役割を果たす緩衝層として機能するものである。また、下地電極層における中間電極層から露出する露出面が外側電極層と面接触していることにより、電気抵抗が比較的高い中間電極層を通らない電流経路が形成される。
【００２７】
好ましい実施態様では、下地電極層は、焼付層または薄膜層からなる。この構成によれば、下地電極層の電気抵抗を比較的低くすることが容易である。
【００２８】
また、好ましくは、外側電極層は、めっき層からなる。この構成によれば、外側電極層の電気抵抗を比較的低くすることが容易である。
【００２９】
上述の場合、外側電極層は、下地電極層および中間電極層の少なくとも一方が形成された領域を覆うように形成されることがより好ましい。めっきにより外側電極層を形成したとき、外側電極層は、下地電極層および中間電極層の少なくとも一方が形成された領域を覆うように形成されるのが自然である。そのため、めっき工程を実施するに際して、たとえば特定箇所をマスキングしたりする必要がなく、めっき工程の能率化を図ることができる。
【００３０】
好ましい実施態様では、セラミック素体は、その内部に複数の内部導体が層状に配置された積層構造を有する。この構成は、たとえば積層セラミックコンデンサのような積層型の電子部品において採用されるものである。
【００３１】
この発明において、下地電極層と外側電極層との面接触構造に関して、以下に挙げるように、２つの態様があり得る。
【００３２】
第１の態様では、下地電極層は、さらに、第１および第２の端面の各々から当該第１および第２の端面の各々に隣接する第１および第２の側面の各一部にまで延びるように形成され、中間電極層は、さらに、第１および第２の端面の各々から当該第１および第２の端面の各々に隣接する第１および第２の側面の各一部にまで延びるように形成され、下地電極層の露出面の少なくとも一部は、第１および第２の側面上に位置する部分に与えられ、下地電極層は、第１および第２の側面上で外側電極層と面接触している。
【００３３】
第１の態様において、好ましくは、中間電極層における、第１および第２の側面の各一部にまで延びる部分の、第１および第２の端面間を結ぶ方向に測定した寸法は、第１の主面側から第２の主面側に向かって、より長くなるようにされる。
【００３４】
第１の態様において、より好ましくは、中間電極層における、第１および第２の側面の各一部にまで延びる部分は、第１および第２の端面間を結ぶ方向に測定した寸法の比較的長い部分において、下地電極層からはみ出して形成されている。この構成によれば、外部電極の形状が対称形状とならないため、外部電極を目視することにより、セラミック素体のいずれの面がたとえば第２の主面であるかを容易に判別することができる。したがって、チップ状電子部品の実装工程において、実装基板側に向けるべき面を迅速かつ確実に決定することができる。
【００３５】
第２の態様では、下地電極層は、さらに、第１および第２の端面の各々から当該第１および第２の端面の各々に隣接する第１の主面の各一部にまで延びるように形成され、下地電極層の露出面の少なくとも一部は、第１の主面上に位置する部分に与えられ、下地電極層は、第１の主面上で外側電極層と面接触している。
【発明の効果】
【００３６】
この発明によれば、外側電極層を下地電極層に面接触させているので、外部電極を通る電流経路における電気抵抗を低くすることができるので、チップ状電子部品の等価直列抵抗を低くすることができる。また、導電性樹脂からなる中間電極層は、第１および第２の端面の各々の全面を覆うとともに、第１および第２の端面の各々から少なくとも第２の主面の各一部にまで延びるように形成されるので、実装状態での応力に対する耐性を向上させることができる。
【図面の簡単な説明】
【００３７】
【図１】この発明の第１の実施形態によるチップ状電子部品４１を示す側面図であり、（Ａ）、（Ｂ）および（Ｃ）において、チップ状電子部品４１の外部電極５１および５２の形成工程を順次示している。
【図２】図１（Ｂ）に示したような形態の中間電極層５５を形成する工程を示す側面図である。
【図３】この発明の第２の実施形態によるチップ状電子部品４１ａを示す側面図であり、（Ａ）、（Ｂ）および（Ｃ）において、チップ状電子部品４１ａの外部電極５１および５２の形成工程を順次示している。
【図４】セラミック素体４２に、図３（Ｂ）に示したような形態の中間電極層５５を形成するために実施される撥水処理工程を示す側面図である。
【図５】図４に示した撥水処理工程を経たセラミック素体４２に、中間電極層５５を形成するために実施される浸漬工程を示す側面図である。
【図６】この発明の第３の実施形態によるチップ状電子部品４１ｂを示す図であり、（Ａ１）および（Ａ２）、（Ｂ）、ならびに（Ｃ）において、チップ状電子部品４１ｂの外部電極５１および５２の形成工程を順次示している。
【図７】セラミック素体４２に、図６（Ａ１）および（Ａ２）に示した下地電極層５３を形成する工程を説明するためのもので、（Ａ１）は下地電極層５３となる導電性ペースト６２を付与するための第１工程を主面４３側から示す図であり、（Ａ２）は（Ａ１）の第１工程を上方から示す図であり、（Ｂ）は第１工程の後に実施される第２工程を主面４３側から示す図である。
【図８】この発明の第４の実施形態であって、セラミック素体４２ａに、図６（Ａ１）および（Ａ２）に示した下地電極層５３を形成するための工程の他の例を説明するためのもので、（Ａ）は下地電極層５３を形成する前のセラミック素体４２ａを示す斜視図であり、（Ｂ）は下地電極層５３を形成した後のセラミック素体４２ａを示す斜視図である。
【図９】特許文献１に記載のチップ状電子部品１を示す断面図である。
【図１０】特許文献２に記載のチップ状電子部品２１を示す断面図である。
【図１１】この発明が解決しようとする課題を説明するためのもので、図１０に示したチップ状電子部品２１が実装基板３５上に実装された状態を示す図である。
【発明を実施するための形態】
【００３８】
図１および図２を参照して、この発明の第１の実施形態によるチップ状電子部品４１について説明する。図１（Ａ）および（Ｂ）は、チップ状電子部品４１の製造途中の状態を示し、図１（Ｃ）は、完成品としてのチップ状電子部品４１を示している。
【００３９】
チップ状電子部品４１は、積層セラミックコンデンサを構成するもので、セラミック素体４２を備えている。セラミック素体４２は、互いに対向する第１および第２の主面４３および４４、互いに対向する第１および第２の側面４５および４６ならびに互いに対向する第１および第２の端面４７および４８を有し、主面４３および４４と側面４５および４６と端面４７および４８とは互いに直交している、直方体形状をなしている。なお、本件において、直方体形状と言うときは、たとえば稜線部分や角部分にアール面取りが施された直方体形状をも含む。
【００４０】
セラミック素体４２は積層構造を有していて、セラミック素体４２の内部には、図１（Ａ）において破線で示されているように、内部導体としての複数の内部電極４９および５０が層状に配置されている。内部電極４９および５０は、第１の内部電極４９と第２の内部電極５０とに分類され、第１の内部電極４９と第２の内部電極５０とは積層方向において交互に配置される。第１の内部電極４９は、セラミック素体４２の第１の端面４７にまで引き出され、第２の内部電極５０は、セラミック素体４２の第２の端面４８にまで引き出される。
【００４１】
セラミック素体４２の第１の端面４７上には、第１の外部電極５１が形成され、第２の端面４８上には、第２の外部電極５２が形成される。第１の外部電極５１は、さらに、第１の端面４７から当該第１の端面４７に隣接する第１および第２の主面４３および４４ならびに第１および第２の側面４５および４６の各一部にまで延びるように形成される。第２の外部電極５２は、さらに、第２の端面４８から当該第２の端面４８に隣接する第１および第２の主面４３および４４ならびに第１および第２の側面４５および４６の各一部にまで延びるように形成される。
【００４２】
第１および第２の外部電極５１および５２は、ともに、内部電極４９および５０にそれぞれ電気的に接続されるようにセラミック素体４２の第１および第２の端面４７および４８上にそれぞれ形成される下地電極層５３と、下地電極層５３の外側に位置する外側電極層５４と、少なくとも一部が下地電極層５３と外側電極層５４との間に位置する中間電極層５５と、を有する。
【００４３】
図１において、（Ａ）は下地電極層５３が形成された後の状態を示し、（Ｂ）は下地電極層５３の外側に中間電極層５５が形成された後の状態を示し、（Ｃ）は、下地電極層５３および中間電極層５５の外側に外側電極層５４が形成された後の状態を示している。
【００４４】
より詳細には、下地電極層５３は、図１（Ａ）に示されているように、第１および第２の端面４７および４８の各々から当該第１および第２の端面４７および４８の各々に隣接する第１および第２の主面４３および４４ならびに第１および第２の側面４５および４６の各一部にまで延びるように形成される。下地電極層５３は、たとえば、焼付層または薄膜層からなる。
【００４５】
下地電極層５３が焼付層からなる場合、焼付層はガラスと金属とを含む。焼付層に含まれる金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、およびＡｕから選ばれる少なくとも１種が用いられる。焼付層は、複数層であってもよい。焼付層は、ガラスおよび金属を含む導電性ペーストをセラミック素体４２の端面４７および４８を含む所定の領域に塗布して焼き付けることにより形成されるものであり、セラミック素体４２ならびに内部電極４９および５０と同時焼成して形成しても、セラミック素体４２ならびに内部電極４９および５０を焼成した後に焼き付けて形成してもよい。
【００４６】
一方、下地電極層５３が薄膜層からなる場合、その形成には、めっきまたはスパッタ等の薄膜形成法が適用される。一例として、薄膜層は、金属粒子が堆積された厚さ１μｍ以下の層となる。
【００４７】
中間電極層５５は、図１（Ｂ）に示されるように、第１および第２の端面４７および４８の各々の全面を覆うとともに、第１および第２の端面４７および４８の各々から当該第１および第２の端面４７および４８の各々に隣接する第２の主面４４の各一部にまで延びるように形成される。第２の主面４４は、当該チップ状電子部品４１が実装されるとき、実装基板３５（図１１参照）側に向けられることが予定された面である。
【００４８】
中間電極層５５は、さらに、第１および第２の端面４７および４８の各々から当該第１および第２の端面４７および４８の各々に隣接する第１および第２の側面４５および４６の各一部にまで延びるように形成される。より具体的には、中間電極層５５の第１および第２の側面４５および４６の各一部にまで延びる部分は、図１（Ｂ）に示されるように、直角三角形をなしており、中間電極層５５における、第１および第２の側面４５および４６の各一部にまで延びる部分の、第１および第２の端面４７および４８間を結ぶ方向に測定した寸法は、第１の主面４３側から第２の主面４４側に向かって、より長くなるようにされる。
【００４９】
前述した下地電極層５３は、その一部が中間電極層５５から露出する露出面５６を有している。この実施形態では、下地電極層５３の露出面５６の少なくとも一部は、第１および第２の側面４５および４６上に位置する部分に与えられている。
【００５０】
中間電極層５５は、たとえば熱硬化性樹脂のような樹脂成分と導電性金属成分とを含む導電性樹脂からなる。なお、前述した下地電極層５３および後述する外側電極層５４をそれぞれ構成する材料は、上記導電性樹脂より電気抵抗率が低い。導電性樹脂に含まれる導電性金属成分、すなわち導電性フィラーの形状は、特に限定されるものではなく、たとえば、球状、扁平状等、任意の形状を採用できる。金属成分の平均粒径についても、特に限定されない。一例として、０．３μｍ以上かつ１０μｍ以下の平均粒径のものが用いられる。
【００５１】
中間電極層５５を構成する導電性樹脂は、樹脂成分を含むため、例えば、導電性ペーストの焼付層や薄膜層からなる下地電極層５３よりも柔軟性に富んでいる。このため、チップ状電子部品４１に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、中間電極層５５が緩衝層として機能し、チップ状電子部品４１においてクラックを生じにくくすることができる。
【００５２】
中間電極層５５を構成する導電性樹脂に含まれる熱硬化性樹脂の具体例としては、たとえば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を挙げることができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。
【００５３】
また、中間電極層５５を構成する導電性樹脂には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を使用することができる。
【００５４】
中間電極層５５を構成する導電性樹脂に含まれる金属成分は、通常、粉末の形態とされるが、この場合、１種類の金属粉末を用いても、複数種類の金属粉末を用いてもよい。また、金属粉末は、単一の金属からなるものでも、２種以上の金属からなるものでもよい。
【００５５】
たとえば、導電性樹脂に含まれる金属成分として、１種類の金属粉末が用いられる場合、好ましくは、Ａｇ粉末、または卑金属粒子の表面がＡｇコーティングされた金属粉末が用いられる。Ａｇは、金属の中で比抵抗が最も低いため、電極材料に適しており、また、Ａｇは貴金属であるため、酸化せず、耐候性が高いためである。なお、Ａｇコーティングされた金属粉末によれば、Ａｇの特性は保ちつつ、母材の金属を安価なものにすることが可能になる。
【００５６】
中間電極層５５は、たとえば、図２に示す工程を経て形成される。下地電極層５３の形成を終えたセラミック素体４２は、図２に示されるように、傾けられた姿勢でホルダ５７によって保持される。他方、導電性樹脂は、そこに含まれる熱硬化性樹脂が未硬化の状態である導電性樹脂液５８として用意される。ホルダ５７によって保持されたセラミック素体４２は、その下端部が導電性樹脂液５８に浸漬され、下端部に導電性樹脂液５８が付与される。同様の工程が、セラミック素体４２の他方の端部に対しても実施される。その後、導電性樹脂液５８が硬化されたとき、中間電極層５５が図１（Ｂ）に示されるように形成される。
【００５７】
外側電極層５４は、図１（Ｃ）に示されるように、下地電極層５３および中間電極層５５の少なくとも一方が形成された領域を覆うように形成される。その結果、外側電極層５４は、下地電極層５３における中間電極層５５から露出した露出面５６において、下地電極層５３と面接触する。この実施形態では、下地電極層５３の露出面５６の少なくとも一部は、第１および第２の側面４５および４６上に位置する部分に与えられ、下地電極層５３は、第１および第２の側面４５および４６上で外側電極層５４と面接触している。
【００５８】
また、外側電極層５４を構成する材料としては、前述した下地電極層５３を構成する材料の場合と同様、中間電極層５５を構成する導電性樹脂より電気抵抗率が低いものが選ばれる。したがって、外側電極層５４を下地電極層５３に面接触させることにより、外部電極５１および５２を通る電流経路における電気抵抗を低くすることができるので、チップ状電子部品４１の等価直列抵抗を低くすることができる。
【００５９】
外側電極層５４は、好ましくは、めっき層からなる。めっきにより外側電極層５４を形成したとき、外側電極層５４は、下地電極層５３および中間電極層５５の少なくとも一方が形成された領域を覆うように形成されるのが自然である。
【００６０】
めっき層を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕから選ばれる少なくとも１種が用いられる。めっき層は、複数層から構成されてもよい。
【００６１】
好ましくは、Ｎｉめっき層およびその上のＳｎめっき層からなる２層構造が採用される。Ｎｉめっき層は、チップ状電子部品４１を実装する際に用いられるはんだによって下地電極層５３や中間電極層５５が侵食されることを防止するように作用する。Ｎｉめっき層の上のＳｎめっき層は、チップ状電子部品４１を実装する際に用いられるはんだの濡れ性を向上させ、それによって、実装工程の能率化を図るとともに、実装の信頼性を高めることができる。めっき層の厚みは、１つの層あたり、１μｍ以上かつ１５μｍ以下であることが好ましい。
【００６２】
なお、外側電極層５４は、下地電極層５３と面接触するという条件が満たされる限り、前述したように、下地電極層５３および中間電極層５５の少なくとも一方が形成された領域を覆うように形成される必要はない。この実施形態で言えば、外側電極層５４は、たとえば、第１の主面４３を覆う領域に形成されなくてもよく、あるいは、中間電極層５５の一部を覆わないように形成されてもよい。
【００６３】
また、この実施形態では、中間電極層５５における、第１および第２の側面４５および４６の各一部にまで延びる部分は、第１および第２の端面４７および４８間を結ぶ方向に測定した寸法の比較的長い部分において、下地電極層５３からはみ出して形成されている。この構成によれば、外部電極５１および５２の各々の形状が非対称形状となるため、外部電極５１および５２を目視することにより、セラミック素体４２のいずれの面がたとえば第２の主面４４であるかを容易に判別することができる。したがって、チップ状電子部品４１の実装工程において、実装基板側に向けるべき面を迅速かつ確実に決定することができる。
【００６４】
次に、図３ないし図５を参照して、この発明の第２の実施形態によるチップ状電子部品４１ａについて説明する。図３（Ａ）および（Ｂ）は、チップ状電子部品４１ａの製造途中の状態を示し、図３（Ｃ）は、完成品としてのチップ状電子部品４１ａを示している。図３ないし図５において、前述した図１および図２に示した要素に相当する要素には同様の参照符号を付し、重複する説明を省略する。
【００６５】
チップ状電子部品４１ａは、前述のチップ状電子部品４１に備えるセラミック素体４２と同様のセラミック素体４２を備えている。したがって、チップ状電子部品４１ａに備えるセラミック素体４２においても、図３では図示が省略された内部電極２３および２４（図１（Ａ）参照）が設けられている。
【００６６】
図３において、（Ａ）は下地電極層５３が形成された後の状態を示し、（Ｂ）は下地電極層５３の外側に中間電極層５５が形成された後の状態を示し、（Ｃ）は、下地電極層５３および中間電極層５５の外側に外側電極層５４が形成された後の状態を示している。
【００６７】
まず、図３（Ａ）に示した下地電極層５３は、チップ状電子部品４１に備える下地電極層５３と同様である。したがって、下地電極層５３に関する説明は、前述したチップ状電子部品４１における下地電極層５３に関する説明を援用する。
【００６８】
中間電極層５５は、図３（Ｂ）に示されるように、第１および第２の端面４７および４８の各々の全面を覆うように形成される。また、中間電極層５５は、第１および第２の端面４７および４８の各々から第２の主面４４の各一部にまで延びるように形成されるとともに、第１および第２の端面４７および４８の各々から当該第１および第２の端面４７および４８の各々に隣接する第１および第２の側面４５および４６の各一部にまで延びるように形成される。
【００６９】
この実施形態では、中間電極層５５は、第１の主面４３を覆うようには形成されないことを特徴としている。このような中間電極層５５の形成を可能にするため、たとえば、図４において矢印５９で示されるように、セラミック素体４２の第１の主面４３側に、撥水処理が施され、撥水処理膜６０が形成される。次いで、図５に示されるように、セラミック素体４２は、第１の端面４７側の端部が導電性樹脂液５８に浸漬され、当該端部に導電性樹脂液５８が付与される。このとき、導電性樹脂液５８は、撥水処理膜５８が形成された面には付与されない。同様の工程が、セラミック素体４２の第２の端面４８側の端部に対しても実施される。その後、導電性樹脂液５８が硬化されたとき、中間電極層５５が図３（Ｂ）に示されるように形成される。
【００７０】
上述のようにして、中間電極層５５は、第１の主面４３を覆わない状態で形成される。すなわち、下地電極層５３における中間電極層５５から露出した露出面５６が第１の主面４３側に形成される。なお、本件において、撥水処理と言うときは、必ずしも、はじく対象が水または水溶液には限らない。ここでは、導電性樹脂液５８をはじくための処理を撥水処理と称している。
【００７１】
外側電極層５４は、たとえばめっき層からなる。外側電極層５４は、図３（Ｃ）に示されるように、下地電極層５３および中間電極層５５の少なくとも一方が形成された領域を覆うように形成される。その結果、外側電極層５４は、下地電極層５３における中間電極層５５から露出した露出面５６において、下地電極層５３と面接触する。この実施形態では、下地電極層５３の露出面５６は、第１の主面４３上に位置する部分に与えられ、下地電極層５３は、第１の主面４３上で外側電極層５４と面接触している。
【００７２】
次に、図６および図７を参照して、この発明の第３の実施形態によるチップ状電子部品４１ｂについて説明する。図６（Ａ１）および（Ａ２）ならびに（Ｂ）は、チップ状電子部品４１ｂの製造途中の状態を示し、図６（Ｃ）は、完成品としてのチップ状電子部品４１ｂを示している。図６および図７において、前述した図１および図２に示した要素に相当する要素には同様の参照符号を付し、重複する説明を省略する。
【００７３】
チップ状電子部品４１ｂは、前述のチップ状電子部品４１に備えるセラミック素体４２と同様のセラミック素体４２を備えている。したがって、チップ状電子部品４１ｂに備えるセラミック素体４２においても、内部電極２３および２４（図１（Ａ）参照）が設けられている。内部電極２３および２４のうち、第１の端面４７にまで引き出される第１の内部電極４９は、図６（Ａ２）に破線で示されている。
【００７４】
図６において、（Ａ１）および（Ａ２）は、それぞれ、下地電極層５３が形成された後の状態を側面４６側および端面４７側から示し、（Ｂ）は、下地電極層５３の外側に中間電極層５５が形成された後の状態を側面４６側から示し、（Ｃ）は、下地電極層５３および中間電極層５５の外側に外側電極層５４が形成された後の状態を側面４６側から示している。
【００７５】
下地電極層５３は、図６（Ａ１）および（Ａ２）に示されているように、第１および第２の端面４７および４８の各々から当該第１および第２の端面４７および４８の各々に隣接する第１および第２の側面４５および４６の各一部にまで延びるように形成される。下地電極層５３は、内部電極４９および５０の各々と電気的に接続されるが、第１の内部電極４９について図６（Ａ２）に示されているように、内部電極４９および５０の各々との電気的接続が達成されるに足る幅をもって形成される。この実施形態では、下地電極層５３は、第１および第２の主面４３および４４間を結ぶ寸法より短い寸法の幅をもって形成される。
【００７６】
この実施形態では、下地電極層５３は、焼付層からなる。下地電極層５３を形成するための工程は、図７に示すように実施される。
【００７７】
まず、図７（Ａ１）および（Ａ２）に示されるように、ゴムのような弾性体からなる塗布台６１が用意される。塗布台６１には、導電性ペースト６２を収容する凹部６３が設けられている。
【００７８】
次に、塗布台６１の凹部６３に対して、セラミック素体４２の第１の端面４７が、図７（Ａ１）および（Ａ２）に示されるように位置合わせされる。
【００７９】
次に、図７（Ｂ）に示されるように、セラミック素体４２が塗布台６１に向かって押圧される。これによって、塗布台６１は、セラミック素体４２の外面に沿って変形し、凹部６３に収容された導電性ペースト６２がセラミック素体４２の第１の端面４７から当該第１の端面４７に隣接する第１および第２の側面４５および４６の各一部にわたって付与される。
【００８０】
その後、上述した工程が、セラミック素体４２の第２の端面４８側においても実施される。そして、導電性ペースト６２の焼付け工程が実施される。このようにして、下地電極層５３が形成される。
【００８１】
中間電極層５５は、図６（Ｂ）に示されるように、第１および第２の端面４７および４８の各々の全面を覆うように形成される。また、中間電極層５５は、第１および第２の端面４７および４８の各々から第２の主面４４の各一部にまで延びるように形成されるとともに、第１および第２の端面４７および４８の各々から当該第１および第２の端面４７および４８の各々に隣接する第１および第２の側面４５および４６の各一部にまで延びるように形成される。
【００８２】
中間電極層５５は、たとえば、導電性樹脂液にセラミック素体４２の端部を浸漬する工程を経て形成される。このとき、上述した中間電極層５５における第１および第２の側面４５および４６の各一部にまで延びる部分は、下地電極層５３の端部に露出面５６を残すように形成される。
【００８３】
外側電極層５４は、図６（Ｃ）に示されるように、下地電極層５３および中間電極層５５の少なくとも一方が形成された領域を覆うように形成される。その結果、外側電極層５４は、下地電極層５３における中間電極層５５から露出した露出面５６において、下地電極層５３と面接触する。この実施形態では、下地電極層５３の露出面５６は、第１および第２の側面４５および４６上に位置する部分に与えられ、下地電極層５３は、第１および第２の側面４５および４６上で外側電極層５４と面接触している。
【００８４】
次に、図８を参照して、この発明の第４の実施形態について説明する。第４の実施形態は、第３の実施形態における下地電極層５３の形成工程についての変形例を与えるものである。
【００８５】
第４の実施形態では、図８（Ａ）に示される第１および第２の内部電極４９ａおよび５０ａが内部に設けられたセラミック素体４２ａが用いられる。内部電極４９ａおよび５０ａは、それぞれ、セラミック素体４２ａの端面４７および４８の全幅にわたって引き出されるだけでなく、側面４５および４６の各一部においても引き出される。
【００８６】
下地電極層５３は、セラミック素体４２ａにめっきを施すことにより形成される。より詳細には、セラミック素体４２ａに対して、たとえば電気めっきを適用すると、図８（Ａ）に示されるように、セラミック素体４２ａの外表面に露出した内部電極４９ａおよび５０ａの端縁が起点となってめっき成長が生じ、図８（Ｂ）に示されるように、めっき層からなる下地電極層５３が形成される。
【００８７】
下地電極層５３は、第３の実施形態における下地電極層５３の場合と同様、第１および第２の端面４７および４８の各々から当該第１および第２の端面４７および４８の各々に隣接する第１および第２の側面４５および４６の各一部にまで延びるように形成される。また、上述した形成方法から明らかなように、下地電極層５３は、内部電極４９ａおよび５０ａの各々と電気的に接続されている。さらに、下地電極層５３は、第３の実施形態における下地電極層５３の場合と同様、第１および第２の主面４３および４４間を結ぶ寸法より短い寸法の幅をもって形成される。
【００８８】
その後、中間電極層５５および外側電極層５４の形成については、第３の実施形態の場合と同様である。
【００８９】
以上、この発明を、第１の実施形態について詳しく説明し、第２ないし第４の実施形態については説明を省略した部分もあったが、第１の実施形態についての説明は、特に断らない限り、第２ないし第４の実施形態においても適用することができる。
【００９０】
また、第１の実施形態では、外部電極５１および５２の形状に基づいて、チップ状電子部品４１における、実装基板側に向けるべき面を決定することができたが、第２ないし第４の実施形態では、このような手段を用いることはできない。したがって、第２ないし第４の実施形態の場合には、実装基板側に向けるべき面を容易に決定できるようにするための目印をチップ状電子部品の外表面に表示することが有効である。
【００９１】
また、本明細書に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能であることを指摘しておく。
【００９２】
また、上述した実施形態では、チップ状電子部品として、積層セラミックコンデンサを構成するものを例示したが、他の機能を有する電子部品であってもよい。したがって、セラミック素体は、その内部に複数の内部導体が層状に配置された積層構造を有するものに限らず、たとえば、単に内部に、外部電極に電気的に接続される内部導体が設けられたものであってもよい。
【符号の説明】
【００９３】
４１，４１ａ，４１ｂ  チップ状電子部品
４２，４２ａ  セラミック素体
４３，４４  主面
４５，４６  側面
４７，４８  端面
４９，５０  内部電極（内部導体）
５１，５２  外部電極
５３  下地電極層
５４  外側電極層
５５  中間電極層
５６  露出面
【図１】
2018041761.tif 000003
【図２】
2018041761.tif 000004
【図３】
2018041761.tif 000005
【図４】
2018041761.tif 000006
【図５】
2018041761.tif 000007
【図６】
2018041761.tif 000008
【図７】
2018041761.tif 000009
【図８】
2018041761.tif 000010
【図９】
2018041761.tif 000011
【図１０】
2018041761.tif 000012
【図１１】
2018041761.tif 000013