(57)【要約】【課題】等価直列インダクタンスを低減し得るコンデンサおよび基板モジュールを提供する。【解決手段】本開示のコンデンサは、パッケージと、互いに接触しないように離れた状態で互いに対向し、パッケージ内において回転軸を中心に渦巻き状に巻回された第１および第２の電極と、第１の電極に接続され、一部分がパッケージの外に引き出された第１の接続端子と、第２の電極に接続され、一部分がパッケージの外に引き出された第２の接続端子と、第２の電極に接続され、一部分がパッケージの外に引き出された第３の接続端子とを備える。【選択図】図１１
2018139271.tif 000002
【特許請求の範囲】
【請求項１】
パッケージと、
互いに接触しないように離れた状態で互いに対向し、前記パッケージ内において回転軸を中心に渦巻き状に巻回された第１および第２の電極と、
前記第１の電極に接続され、一部分が前記パッケージの外に引き出された第１の接続端子と、
前記第２の電極に接続され、一部分が前記パッケージの外に引き出された第２の接続端子と、
前記第２の電極に接続され、一部分が前記パッケージの外に引き出された第３の接続端子と
を備える
コンデンサ。
【請求項２】
前記パッケージは、
前記パッケージの内部から見て前記回転軸の第１の方向に位置する第１の端部と、
前記パッケージの内部から見て前記回転軸の前記第１の方向とは異なる第２の方向に位置する第２の端部と
を含み、
前記第１の接続端子の前記一部分と前記第３の接続端子の前記一部分とが、前記第１の端部から前記パッケージの外に引き出されており、
前記第２の接続端子の前記一部分が、前記第２の端部から前記パッケージの外に引き出されている
請求項１に記載のコンデンサ。
【請求項３】
前記パッケージは、
前記パッケージの内部から見て前記回転軸の第１の方向に位置する第１の端部と、
前記パッケージの内部から見て前記第１の方向とは異なる前記回転軸の第２の方向に位置する第２の端部と
を含み、
前記第１ないし第３の接続端子のそれぞれの前記一部分がすべて、前記第１の端部から前記パッケージの外に引き出されており、
前記回転軸の無限遠方から、前記回転軸に垂直な平面に前記パッケージを射影したとき、
前記第１の接続端子が前記第１の電極に接続された位置と前記回転軸とを結ぶ線分を第１の線分とし、
前記第３の接続端子が前記第２の電極に接続された位置と前記回転軸とを結ぶ線分を第２の線分とし、
前記第１の線分と前記第２の線分との間の劣角となる角度をθとするとき、
θは０°以上９０°以下の範囲にある
請求項１に記載のコンデンサ。
【請求項４】
前記回転軸の無限遠方から、前記回転軸に垂直な平面に前記パッケージを射影したとき、前記第１の接続端子が接続された前記第１の電極の接続位置に対して、前記角度θの範囲内において隣接する前記第２の電極の位置に前記第３の接続端子が接続されている
請求項３に記載のコンデンサ。
【請求項５】
前記第１の電極に接続され、一部分が前記パッケージの外に引き出された第４の接続端子、
をさらに備える
請求項１に記載のコンデンサ。
【請求項６】
前記パッケージは、
前記パッケージの内部から見て前記回転軸の第１の方向に位置する第１の端部と、
前記パッケージの内部から見て前記第１の方向とは異なる前記回転軸の第２の方向に位置する第２の端部と
を含み、
前記第１の接続端子の前記一部分と前記第３の接続端子の前記一部分とが、前記第１の端部から前記パッケージの外に引き出されており、
前記第２の接続端子の前記一部分と前記第４の接続端子の前記一部分とが、前記第２の端部から前記パッケージの外に引き出されている
請求項５に記載のコンデンサ。
【請求項７】
前記第１の接続端子と前記第３の接続端子とが、互いに電気的に絶縁された状態で部分的に撚られている
請求項１ないし６のいずれか１つに記載のコンデンサ。
【請求項８】
前記第２の接続端子と前記第４の接続端子とが、互いに電気的に絶縁された状態で部分的に撚られている
請求項５または６に記載のコンデンサ。
【請求項９】
請求項１ないし８のいずれか１つに記載の前記コンデンサと、
第１の電源層と第２の電源層とを含む実装基板と
を備える
基板モジュール。
【請求項１０】
前記第１の接続端子の前記一部分が、前記第１の電源層および前記第２の電源層のうちのいずれか一方の電源層に接続され、
前記第２の接続端子の前記一部分と前記第３の接続端子の前記一部分とが、前記第１の電源層および前記第２の電源層のうちの他方の電源層に接続されている
請求項９に記載の基板モジュール。
【請求項１１】
パッケージと、
互いに接触しないように離れた状態で互いに対向し、前記パッケージ内において回転軸を中心に渦巻き状に巻回された第１および第２の電極と、
前記第１の電極に接続され、一部分が前記パッケージの外に引き出された第１の接続端子と、
前記第２の電極に接続され、一部分が前記パッケージの外に引き出された第２の接続端子と、
前記第１の接続端子の中間部分に接続され、前記第１の接続端子の前記中間部分から前記第１の接続端子の延在方向とは異なる方向に延在した後、一部分が前記パッケージの外に引き出された第３の接続端子と
を備える
コンデンサ。
【請求項１２】
前記パッケージは、
前記パッケージの内部から見て前記回転軸の第１の方向に位置する第１の端部と、
前記パッケージの内部から見て前記第１の方向とは異なる前記回転軸の第２の方向に位置する第２の端部と
を含み、
前記第１の接続端子の前記一部分が、前記第１の端部から前記パッケージの外に引き出されており、
前記第２の接続端子の前記一部分と前記第３の接続端子の前記一部分とが、前記第２の端部から前記パッケージの外に引き出されている
請求項１１に記載のコンデンサ。
【請求項１３】
前記第２の接続端子の中間部分に接続され、前記第２の接続端子の前記中間部分から前記第２の接続端子の延在方向とは異なる方向に延在した後、一部分が前記パッケージの外に引き出された第４の接続端子をさらに備え、
請求項１１に記載のコンデンサ。
【請求項１４】
前記パッケージは、
前記パッケージの内部から見て前記回転軸の第１の方向に位置する第１の端部と、
前記パッケージの内部から見て前記第１の方向とは異なる前記回転軸の第２の方向に位置する第２の端部と
を含み、
前記第１の接続端子の前記一部分と前記第４の接続端子の前記一部分とが、前記第１の端部から前記パッケージの外に引き出されており、
前記第２の接続端子の前記一部分と前記第３の接続端子の前記一部分とが、前記第２の端部から前記パッケージの外に引き出されている
請求項１３に記載のコンデンサ。
【請求項１５】
前記第２の接続端子と前記第３の接続端子とが、互いに電気的に絶縁された状態で部分的に撚られている
請求項１２に記載のコンデンサ。
【請求項１６】
前記第１の接続端子と前記第４の接続端子とが、互いに電気的に絶縁された状態で部分的に撚られている
請求項１４に記載のコンデンサ。
【請求項１７】
請求項１１ないし１６のいずれか１つに記載の前記コンデンサと、
第１の電源層と第２の電源層とを含む実装基板と
を備える
基板モジュール。
【請求項１８】
前記第１の接続端子の前記一部分と前記第３の接続端子の前記一部分とが、前記第１の電源層および前記第２の電源層のうちのいずれか一方の電源層に接続され、
前記第２の接続端子の前記一部分が、前記第１の電源層および前記第２の電源層のうちの他方の電源層に接続されている
請求項１７に記載の基板モジュール。
【請求項１９】
パッケージと、
互いに接触しないように離れた状態で互いに対向し、前記パッケージ内において回転軸を中心に渦巻き状に巻回された第１および第２の電極と、
前記第１の電極に接続され、一部分が前記パッケージの外に引き出された第１の接続端子と、
前記第２の電極に接続され、一部分が前記パッケージの外に引き出された第２の接続端子と、
前記パッケージの内部で互いに接続され、それぞれの一部分が前記パッケージの外に引き出された第３および第４の接続端子と
を備える
コンデンサ。
【請求項２０】
前記パッケージは、
前記パッケージの内部から見て前記回転軸の第１の方向に位置する第１の端部と、
前記パッケージの内部から見て前記第１の方向とは異なる前記回転軸の第２の方向に位置する第２の端部と
を含み、
前記第１の接続端子の前記一部分と前記第３の接続端子の前記一部分とが、前記第１の端部から前記パッケージの外に引き出されており、
前記第２の接続端子の前記一部分と前記第４の接続端子の前記一部分とが、前記第２の端部から前記パッケージの外に引き出されている
請求項１９に記載のコンデンサ。
【請求項２１】
前記第１の接続端子と前記第３の接続端子との第１の組と、前記第２の接続端子と前記第４の接続端子との第２の組との少なくとも一方の組の接続端子同士が、互いに電気的に絶縁された状態で部分的に撚られている
請求項２０に記載のコンデンサ。
【請求項２２】
請求項１９ないし２１のいずれか１つに記載の前記コンデンサと、
第１の電源層と第２の電源層とを含む実装基板と
を備える
基板モジュール。
【請求項２３】
前記第１の接続端子の前記一部分が、前記第１の電源層および前記第２の電源層のうちのいずれか一方の電源層に接続され、
前記第２の接続端子の前記一部分が、前記第１の電源層および前記第２の電源層のうちの他方の電源層に接続され、
前記第３の接続端子の前記一部分と前記第４の接続端子の前記一部分とが、前記第１の電源層および前記第２の電源層のうちのいずれか同一の電源層に接続されている
請求項２２に記載の基板モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサ、およびコンデンサを基板に実装した基板モジュールに関する。
【背景技術】
【０００２】
近年、情報処理装置に用いられるＣＰＵ（主演算処理装置）は、処理スピードの向上、および高集積化によって、動作周波数が高くなると共に消費電流が著しく増加している。そしてこれに伴い、消費電力を低減化するために動作電圧が減少する傾向にあった。従って、ＣＰＵへの電力供給用の電源においては、より高速で大きな電流変動（ノイズ電流）が生じるようになり、この電流変動に伴う電圧変動を電源の許容値内に抑えることが非常に困難になった。このため、平滑用コンデンサとしての積層コンデンサが電源に接続される形でＣＰＵの周辺に配置され、電源の安定化対策に頻繁に使用されるようになった。つまり、電流の高速で過渡的な変動時に素早い充放電によって、この積層コンデンサからＣＰＵに電流を供給して、電源の電圧変動を抑えるようにしていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−２８４１７０号公報
【特許文献２】特開２００１−２８４１７１号公報
【特許文献３】特開２００３−１６８６２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＣＰＵの動作周波数の一層の高周波数化、および動作電圧の一層の低電圧化に伴って、電流変動はより高速且つ大きなものとなり、積層コンデンサ自身が有している等価直列インダクタンス（ＥＳＬ：Equivalent Series Inductance）が電源の電圧変動に大きく影響するようになった。この結果、電流の変動が生じるのに合わせてこのＥＳＬが積層コンデンサの充放電を阻害するため、電源の電圧変動が大きくなりやすく、今後のＣＰＵの高速化には適応できなくなりつつある。
【０００５】
等価直列インダクタンスを低減し得るコンデンサおよび基板モジュールを提供することが望ましい。
【課題を解決するための手段】
【０００６】
本発明の一実施の形態に係る第１のコンデンサは、パッケージと、互いに接触しないように離れた状態で互いに対向し、パッケージ内において回転軸を中心に渦巻き状に巻回された第１および第２の電極と、第１の電極に接続され、一部分がパッケージの外に引き出された第１の接続端子と、第２の電極に接続され、一部分がパッケージの外に引き出された第２の接続端子と、第２の電極に接続され、一部分がパッケージの外に引き出された第３の接続端子とを備えるものである。
【０００７】
本発明の一実施の形態に係る第１の基板モジュールは、本発明の一実施の形態に係る第１のコンデンサと、第１の電源層と第２の電源層とを含む実装基板とを備えるものである。
【０００８】
本発明の一実施の形態に係る第２のコンデンサは、パッケージと、互いに接触しないように離れた状態で互いに対向し、パッケージ内において回転軸を中心に渦巻き状に巻回された第１および第２の電極と、第１の電極に接続され、一部分がパッケージの外に引き出された第１の接続端子と、第２の電極に接続され、一部分がパッケージの外に引き出された第２の接続端子と、第１の接続端子の中間部分に接続され、第１の接続端子の中間部分から第１の接続端子の延在方向とは異なる方向に延在した後、一部分がパッケージの外に引き出された第３の接続端子とを備えるものである。
【０００９】
本発明の一実施の形態に係る第２の基板モジュールは、本発明の一実施の形態に係る第２のコンデンサと、第１の電源層と第２の電源層とを含む実装基板とを備えるものである。
【００１０】
本発明の一実施の形態に係る第３のコンデンサは、パッケージと、互いに接触しないように離れた状態で互いに対向し、パッケージ内において回転軸を中心に渦巻き状に巻回された第１および第２の電極と、第１の電極に接続され、一部分がパッケージの外に引き出された第１の接続端子と、第２の電極に接続され、一部分がパッケージの外に引き出された第２の接続端子と、パッケージの内部で互いに接続され、それぞれの一部分がパッケージの外に引き出された第３および第４の接続端子とを備えるものである。
【００１１】
本発明の一実施の形態に係る第３の基板モジュールは、本発明の一実施の形態に係る第３のコンデンサと、第１の電源層と第２の電源層とを含む実装基板とを備えるものである。
【発明の効果】
【００１２】
本発明の一実施の形態に係るコンデンサ、または基板モジュールによれば、等価直列インダクタンスを低減し得る。
【図面の簡単な説明】
【００１３】
【図１】比較例に係る基板モジュールの一例を示す斜視図である。
【図２】図１におけるＡ−Ａ線で切断した断面構成の一例を示す断面図である。
【図３】図１におけるＢ−Ｂ線で切断した断面構成の一例を示す断面図である。
【図４】ファラデーの法則によって、磁束の変動に対して発生する渦電流の説明図である。
【図５】比較例に係る基板モジュールの等価回路の一例を示す回路図である。
【図６】図５に示す等価回路例の回路シミュレータによる計算結果を示す特性図である。
【図７】比較例に係る電解コンデンサの一構成例を示す断面図である。
【図８】比較例に係る電解コンデンサの一構成例を示す構成図である。
【図９】本発明の第１の実施の形態に係る電解コンデンサの基本構成の一例を示す構成図である。
【図１０】図９に示した電解コンデンサに流れるノイズ電流とループ電流との説明図である。
【図１１】第１の実施の形態に係る電解コンデンサの要部の接続形態（回路トポロジー）の一例を示す概念図である。
【図１２】第１の実施の形態に係る電解コンデンサにおけるノイズ電流の一例を示す説明図である。
【図１３】第１の実施の形態に係る電解コンデンサにおけるノイズ電流とループ電流との一例を示す説明図である。
【図１４】第１の実施の形態に係る電解コンデンサにおけるノイズ電流とループ電流との一例を示す説明図である。
【図１５】第１の実施の形態に係る電解コンデンサの他の例を簡略化して示す構成図である。
【図１６】図１５に示した電解コンデンサの要部の接続形態（回路トポロジー）の一例を示す概念図である。
【図１７】図１５に示した電解コンデンサの要部の接続形態（回路トポロジー）の一例を示す概念図である。
【図１８】図１５に示した電解コンデンサによって形成される閉導体ループの説明図である。
【図１９】図９に示した電解コンデンサにおける各接続端子の好ましい接続位置の一例を示す構成図である。
【図２０】図１９に示した電解コンデンサの要部の接続位置の一例を示す説明図である。
【図２１】第１の実施の形態に係る基板モジュールの第１の例を示す断面図である。
【図２２】第１の実施の形態に係る基板モジュールの第２の例を示す断面図である。
【図２３】第１の実施の形態に係る電解コンデンサの要部の接続形態（回路トポロジー）の一例を示す概念図である。
【図２４】第１の実施の形態に係る電解コンデンサの他の例を簡略化して示す構成図である。
【図２５】図２４に示した電解コンデンサの要部の接続形態（回路トポロジー）の一例を示す概念図である。
【図２６】図２４および図２５に示した電解コンデンサを実装した基板モジュールの一例を示す断面図である。
【図２７】図１５および図１６に示した電解コンデンサの一変形例を示す概念図である。
【図２８】図２４および図２５に示した電解コンデンサの一変形例を示す概念図である。
【図２９】図２４および図２５に示した電解コンデンサの一変形例を示す概念図である。
【図３０】第２の実施の形態に係る電解コンデンサの要部の接続形態（回路トポロジー）の一例を示す概念図である。
【図３１】第２の実施の形態に係る電解コンデンサの一例を簡略化して示す構成図である。
【図３２】図３１に示した電解コンデンサの要部の接続形態（回路トポロジー）の一例を示す概念図である。
【図３３】図３１および図３２に示した電解コンデンサを実装した基板モジュールの一例を示す断面図である。
【図３４】第２の実施の形態に係る電解コンデンサの要部の接続形態（回路トポロジー）の一例を示す概念図である。
【図３５】第２の実施の形態に係る電解コンデンサの他の例を簡略化して示す構成図である。
【図３６】図３５に示した電解コンデンサの要部の接続形態（回路トポロジー）の一例を示す概念図である。
【図３７】図３５および図３６に示した電解コンデンサを実装した基板モジュールの一例を示す断面図である。
【図３８】図３１および図３２に示した電解コンデンサの一変形例を示す概念図である。
【図３９】図３５および図３６に示した電解コンデンサの一変形例を示す概念図である。
【図４０】第３の実施の形態に係る電解コンデンサの要部の接続形態（回路トポロジー）の一例を示す概念図である。
【図４１】図４０に示した電解コンデンサによって形成される閉導体ループの説明図である。
【図４２】第３の実施の形態に係る電解コンデンサの一例を簡略化して示す構成図である。
【図４３】図４０および図４２に示した電解コンデンサを実装した基板モジュールの一例を示す断面図である。
【図４４】図４０に示した電解コンデンサの一変形例を示す概念図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
０．比較例（図１〜図８）
０．１  比較例に係るコンデンサおよび基板モジュールの概要
０．２  比較例に係る電解コンデンサの概要
０．３  比較例に係る電解コンデンサの課題
１．第１の実施の形態（図９〜図２９）
２．第２の実施の形態（図３０〜図３９）
３．第３の実施の形態（図４０〜図４４）
４．その他の実施の形態
【００１５】
＜０．比較例＞
［０．１  比較例に係るコンデンサおよび基板モジュールの概要］
特許文献１（特開２００１−２８４１７０号公報）、特許文献２（特開２００１−２８４１７１号公報）および特許文献３（特開２００３−１６８６２１号公報）には、低ＥＳＬを実現した積層コンデンサが提案されている。上記各文献に記載の積層コンデンサでは、隣り合う端子電極において流れる電流が相互に逆向きになるように、内部電極および側面端子を配置することで、相互インダクタンスを負にし、コンデンサが持つ寄生のインダクタ成分を減らし、低ＥＳＬを実現している。
【００１６】
上記各文献に記載の技術は、コンデンサ素子単体の寄生インダクタンスを低減させるものであるが、実際にはコンデンサ以外に実装基板の配線のインダクタンスも電源の電圧変動の抑制を阻害する要因になる。
【００１７】
上記事情に鑑み、図１ないし図６を参照して、コンデンサの寄生インダクタンスまたは実装基板の配線のインダクタンスである等価直列インダクタンスを低減し得る、比較例に係る電子回路基板（基板モジュール）の一例を説明する。
【００１８】
図１は、比較例に係る基板モジュール１００の一例を示している。図２は、図１におけるＡ−Ａ線で切断した断面構成の一例を示している。図３は、図１におけるＢ−Ｂ線で切断した断面構成の一例を示している。図１〜図３に示すように、基板モジュール１００は、グランド層１０１およびＤＣ電源層１０２を有する実装基板１１１とコンデンサ１０４とを有している。コンデンサ１０４は、グランド層１０１とＤＣ電源層１０２に実装基板１１１の配線１０３ａ，１０３ｂを介して接続されて実装基板１１１の表面に実装されている。
【００１９】
コンデンサ１０４は、複数の第１の内部電極１０４１と複数の第２の内部電極１０４２とを有している。各々の第１の内部電極１０４１と各々の第２の内部電極１０４２は誘電体１０４３を介して積層されている。コンデンサ１０４は、第１の端子電極１０４４と第２の端子電極１０４５とを有している。複数の第１の内部電極１０４１は、第１の端子電極１０４４に接続され、複数の第２の内部電極１０４２は第２の端子電極１０４５に接続されている。第１の端子電極１０４４は、配線１０３ａを介してグランド層１０１に接続されている。第２の端子電極１０４５は、配線１０３ｂを介して、ＤＣ電源層１０２に接続されている。
【００２０】
これによって、図５の等価回路図に示すように、ＤＣ電源層１０２とグランド層１０１との間に、コンデンサ１０４（の容量成分）とコンデンサ１０４の寄生インダクタ成分である第１のインダクタ３０１と配線１０３ａ，１０３ｂのインダクタ成分である第２のインダクタ３０２とが直列に接続されている。なお、図３においては、複数の第１の内部電極１０４１と複数の第２の内部電極１０４２とを簡略化して、それぞれ１つずつのみを描いている。
【００２１】
図１および図２に示すように、基板モジュール１００は、実装基板１１１の表面に形成された配線パターン１０５を有している。基板モジュール１００は、配線パターン１０５の両端が実装基板１１１の内部に形成された配線１０３ｃ，１０３ｄを介してＤＣ電源層１０２に接続されることによって形成される閉導体ループ１１０を有している。この閉導体ループ１１０の等価回路は、図５に示すように、閉導体ループ１１０のインダクタ成分であるインダクタ３０３と抵抗成分である抵抗３０４とを直列にループ状に接続することで表される。
【００２２】
閉導体ループ１１０は、主に実装基板１１１内に形成されるため、閉導体ループ１１０のインダクタ３０３は、主に、配線１０３ａ，１０３ｂのインダクタ成分である第２のインダクタ３０２と、発生する磁界を介して結合する。この結合によって、ファラデーの法則により、配線１０３ａ，１０３ｂを通るノイズ電流によって発生する磁束の時間変動を妨げるように、閉導体ループ１１０に逆起電力が発生する。この逆起電力により閉回路ループ１１０に発生する渦電流による磁束が、配線１０３ａ，１０３ｂを通るノイズ電流によって発生する磁束の時間変動を妨げるように発生する。これにより、配線１０３ａ，１０３ｂのインダクタ成分である第２のインダクタ３０２のインダクタンス（等価直列インダクタス）を主に減らすことができる。
【００２３】
この原理について、以下に詳しく説明する。インダクタンスＬは、電流Ｉ、磁束密度Ｂ、面積Ｓおよび時間ｔを用いて以下の数式（１）で定義される。この定義に従って考えると、インダクタンスは磁束Ｂ・ｄＳの時間変動に比例する。従って、発生する磁束の時間変動を抑えればインダクタンスを低減できる。
【００２４】
ＬｄＩ／ｄｔ＝−ｄ／ｄｔ∫∫Ｂ・ｄＳ  ……（１）
【００２５】
図４に、閉じた導体であるループ導体２０１を示す。ループ導体２０１のループの内部を貫く磁束２０２が発生すると、ファラデーの法則により、その発生した磁束２０２を打ち消す方向に起電力が発生し、ループ導体２０１に渦電流２０４が流れ、磁束２０２とは逆向きの磁束２０３が発生し、磁束の時間変動が抑制される。
【００２６】
図３において、ＤＣ電源層１０２にノイズが発生すると、配線１０３ａ，１０３ｂを介して、コンデンサ１０４を通過してグランド層１０１にノイズ電流１０８が流れる。そのとき、断面（図３における紙面）に垂直な方向の磁束が発生する。
【００２７】
図２に示すように、配線パターン１０５の両端が配線１０３ｃ，１０３ｄを介してＤＣ電源層１０２に接続されることで、閉導体ループ１１０が形成されている。ファラデーの法則によって、ノイズ電流１０８が流れることによって発生する磁束の増加を妨げる方向の起電力が発生し、ノイズ電流１０８とは逆向きの渦電流１０７がこの閉導体ループ１１０に流れ、ノイズ電流１０８により発生する磁束の時間変動を妨げる。渦電流１０７により発生した磁束は、ノイズ電流１０８により発生する実装基板１１１内部の磁束を打ち消すため、実装基板１１１の配線１０３ａ，１０３ｂのインダクタ成分である第２のインダクタ３０２の等価直列インダクタンスを低減することができる。
【００２８】
このように、基板モジュール１００は、ＤＣ電源層１０２とグランド層１０１を有する実装基板１１１とコンデンサ１０４とを有し、コンデンサ１０４が、ＤＣ電源層１０２とグランド層１０１とに配線１０３ａ，１０３ｂを介して接続されて実装基板１１１に実装され、コンデンサ１０４の寄生インダクタ成分である第１のインダクタ３０１と、配線１０３ａ，１０３ｂのインダクタ成分である第２のインダクタ３０２とが直列に接続され、第２のインダクタ３０２と磁気結合する閉導体ループ１１０を有する。これにより、第２のインダクタ３０２と閉導体ループ１１０とが磁気的に結合することによって、ファラデーの法則により、第２のインダクタ３０２のインダクタンスに対応する磁束の時間変動を妨げるように閉導体ループ１１０に逆起電力が発生する。これにより、実装基板１１１の配線１０３ａ，１０３ｂのインダクタンスである等価直列インダクタンスを減少させることができる。
【００２９】
さらに、基板モジュール１００では、閉導体ループ１１０は、実装基板１１１の内部または実装基板１１１の表面に形成された配線パターン（配線１０３ｃ，１０３ｄ、配線パターン１０５およびＤＣ電源層１０２）によって構成されているので、主に、配線１０３ａ，１０３ｂのインダクタ成分である第２のインダクタ３０２のインダクタンスに対応する磁束の時間変動を妨げ、実装基板１１１の配線１０３ａ，１０３ｂのインダクタンス（等価直列インダクタンス）を主に減らすことができる。
【００３０】
基板モジュール１００では、閉導体ループ１１０の一部は、ＤＣ電源層１０２であるので、閉導体ループ１１０の一部として、ＤＣ電極層１０２を用いることで、不要な配線を減らすことができる。
【００３１】
図５は基板モジュール１００について、閉導体ループ１１０と配線１０３ａ、１０３ｂによる第２のインダクタ３０２とが磁気的に結合した場合の等価回路例を示している。この等価回路例は、ＤＣ電源層１０２とグランド層１０１の間に直列に接続されるコンデンサ１０４と、コンデンサ１０４の寄生インダクタである第１のインダクタ３０１と、実装基板１１１の配線１０３ａ，１０３ｂの等価直列インダクタ成分である第２のインダクタ３０２とが直列に接続された回路と、配線パターン１０５、実装基板１１１の配線１０３ｃ，１０３ｄおよびＤＣ電源層１０２で形成される閉導体ループ１１０の抵抗成分である抵抗３０４と閉導体ループ１１０のインダクタ成分であるインダクタ３０３とが直列に接続された回路とを含み、第２のインダクタ３０２と閉導体ループ１１０のインダクタ３０３とが結合係数ｋで結合しているものである。この等価回路例において、コンデンサ１０４のキャパシタンスを１μＦ、第１のインダクタ３０１のインダクタンスを１００ｐＨ、第２のインダクタ３０２のインダクタンスを１００ｐＨ、閉導体ループ１１０のインダクタ３０３のインダクタンスを１ｐＨ、抵抗３０４の抵抗値を０．１μΩとしたときの、等価回路のＤＣ電源層１０２とグランド層１０１との間のインピーダンスの回路シミュレータによる計算結果を図６に示す。結合係数ｋが０、０．８、１と増加するに従って、ＤＣ電源層１０２とグランド層１０１との間の等価直列インダクタ成分のインダクタンスが減少することが図６よりわかる。ｋ＝０の場合は、閉導体ループ１１０が存在しない場合と等価であり、閉導体ループ１１０の存在により、ＤＣ電源層１０２とグランド層１０１との間の等価直列インダクタ成分のインダクタンスが減少することがわかる。
【００３２】
なお、以上の説明では、実装基板１１１の表面に形成された配線パターン１０５が閉導体ループ１１０の一部を構成していたが、配線パターン１０５が実装基板１１１の内部に形成されていてもよい。また、以上の説明では、配線パターン１０５の両端がＤＣ電源層１０２に配線１０３ｃ，１０３ｄを介して接続されて閉導体ループ１１０が形成されていたが、閉導体ループ１１０は、配線パターン１０５の両端が実装基板１１１の内部に形成された配線を介してグランド層１０１に接続されることによって形成されるものであってもよい。この場合でも基板モジュール１００と同様の効果が得られる。
【００３３】
また、閉導体ループ１１０は、配線パターン１０５の両端が、実装基板１１１の内部に形成された配線を介して、グランド層１０１やＤＣ電源層１０２に接続されていない独立した配線パターン１０９に接続されることによって形成されるものであってもよい。閉導体ループが形成されてさえいれば、ファラデーの法則によって発生する渦電流１０７によって、実装基板の配線のインダクタンスである等価直列インダクタンスを減らすことができる。
【００３４】
また、以上の説明では、閉導体ループ１１０を１つ有する基板モジュール１００で説明しているが、第２のインダクタ３０２と発生する磁界を介して結合する閉導体ループは複数あってもよい。例えば、２つの閉導体ループがコンデンサ１０４が実装された箇所を挟むように形成されていてもよい。
【００３５】
［０．２  比較例に係る電解コンデンサの概要］
図７および図８は、比較例に係る電解コンデンサの一構成例を示している。
比較例に係る電解コンデンサは、パッケージ２１と、パッケージ２１内に配置されたコンデンサ本体２０と、コンデンサ本体２０をパッケージ２１内に封止する封口体２２とを備えている。また、比較例に係る電解コンデンサは、封口体２２を介してコンデンサ本体２０に接続された第１の接続端子１および第２の接続端子２を備えている。
【００３６】
コンデンサ本体２０は、図８に示したように、第１の電極１１と、第２の電極１２と、セパレータ２３とを有している。第１の電極１１および第２の電極１２は、例えばアルミ箔で構成されている。第１の電極１１は例えば陽極、第２の電極１２は例えば陰極となっている。セパレータ２３は、例えば電解紙で構成されている。
【００３７】
第１の電極１１と第２の電極１２は、互いに接触しないようにセパレータ２３を挟んで離れた状態で互いに対向している。第１の電極１１とセパレータ２３と第２の電極１２は、パッケージ２１内において回転軸５０を中心に渦巻き状に巻回されている。
【００３８】
第１の接続端子１は、一端が第１の電極１１に接続され、他端を含む一部分がパッケージ２１の外に引き出されている。第２の接続端子２は、一端が第２の電極１２に接続され、他端を含む一部分がパッケージ２１の外に引き出されている。
【００３９】
［０．３  比較例に係る電解コンデンサの課題］
比較例に係る電解コンデンサにおいて、コンデンサ本体２０は、コンデンサＣ１を形成する。比較例に係る電解コンデンサにおける寄生インダクタとして、第１の接続端子１によるインダクタＬ１０と、第２の接続端子２によるインダクタＬ２０とが存在する。比較例に係る電解コンデンサは、コンデンサＣ１の容量が大きく、低周波特性に優れている。一方、第１の接続端子１および第２の接続端子２による寄生インダクタ（インダクタＬ１０，Ｌ２０）のインダクタンスが大きく、高周波特性が悪くなり得る。
【００４０】
このような電解コンデンサに対して、図１ないし図３に示した基板モジュール１００と同様の原理で、閉導体ループを形成することで、電解コンデンサの寄生インダクタンス（等価直列インダクタンス）を低減し得る技術の開発が望まれる。
【００４１】
＜１．第１の実施の形態＞
次に、本発明の第１の実施の形態に係る電解コンデンサおよび基板モジュールについて説明する。なお、以下では、上記比較例に係るコンデンサおよび基板モジュールの構成要素と略同じ部分については、同一符号を付し、適宜説明を省略する。
【００４２】
本発明における基板モジュールは、電解コンデンサと、第１の電源層と第２の電源層とを含む実装基板とを備えている。ここで、本発明における第１の電源層および第２の電源層のうちのいずれか一方の電源層はグランド層ＧＮＤであってもよい。また、第１の電源層および第２の電源層のうちの他方の電源層がＤＣ電源層Ｖｃｃであってもよい。また、グランド層ＧＮＤとＤＣ電源層Ｖｃｃとの組み合わせに代えて、電圧の異なる２つのＤＣ電源層を含んでもよい。この場合、本発明における第１の電源層および第２の電源層のうちのいずれか一方の電源層が、第１のＤＣ電圧を供給する第１のＤＣ電源層であってもよい。また、第１の電源層および第２の電源層のうちの他方の電源層が第２のＤＣ電圧を供給する第２のＤＣ電源層であってもよい。
【００４３】
上記したように、本発明における電源層はグランド層ＧＮＤとＤＣ電源層Ｖｃｃとに限定されるものではないが、以下の第１の実施の形態では、実装基板が、電源層としてグランド層ＧＮＤとＤＣ電源層Ｖｃｃとを含む場合を例に説明する。以降の他の実施の形態についても同様である。
【００４４】
図９は、本発明の第１の実施の形態に係る電解コンデンサの基本構成の一例を示している。図１０は、図９に示した電解コンデンサに流れるノイズ電流Ｉｎとループ電流Ｉｐとの説明図である。図１１は、第１の実施の形態に係る電解コンデンサの要部の接続形態（回路トポロジー）の一例を示している。
【００４５】
本実施の形態に係る電解コンデンサは、比較例に係る電解コンデンサの構成要素に加えて、さらに第３の接続端子３を備えている。
【００４６】
第３の接続端子３は、一端が第２の電極１２に接続され、他端を含む一部分がパッケージ２１の外に引き出されている。
【００４７】
図１１の構成例では、第１の接続端子１の一部分は、第１の電源層および第２の電源層のうちのいずれか一方の電源層に接続可能とされている。第２の接続端子２の一部分と第３の接続端子３の一部分は、第１の電源層および第２の電源層のうちの他方の電源層に接続可能とされている。
【００４８】
図１１に示したように、例えば、第１の接続端子１をグランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちのいずれか一方に接続し、第２の接続端子２をグランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちの他方に接続することで、ＤＣ電源層Ｖｃｃとグランド層ＧＮＤとの間にコンデンサＣ１が形成される。
【００４９】
特に、図９および図１０の構成例では、第１の接続端子１を＋側（ＤＣ電源層Ｖｃｃ側）に接続し、第２の接続端子２と第３の接続端子３とを−側（グランド層ＧＮＤ側）に接続した例を示している。図１０に示したように、第１の接続端子１によるインダクタＬ１０と、第２の接続端子２によるインダクタＬ２０と、第３の接続端子３によるインダクタＬ３０とが形成される。インダクタＬ１０とインダクタＬ３０とが相互インダクタンスＭで磁界結合する。
【００５０】
図１０に示したように、例えば、ＤＣ電源層Ｖｃｃ、インダクタＬ１０、コンデンサＣ１、インダクタＬ２０、およびグランド層ＧＮＤの経路順にノイズ電流Ｉｎが流れる。これに対して、グランド層ＧＮＤ、インダクタＬ２０、第２の電極１２、インダクタＬ３０、およびグランド層ＧＮＤによる閉導体ループが形成される。これにより、ノイズ電流Ｉｎが流れたときに、ファラデーの法則によって、閉導体ループに逆起電力が発生し、ノイズ電流Ｉｎとは逆向きにループ電流Ｉｐが流れる。
【００５１】
図１１に示したように、第２の接続端子２と第３の接続端子３とをグランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちの他方と接続することで、グランド層ＧＮＤ（またはＤＣ電源層Ｖｃｃ）、第２の接続端子２、第２の電極１２、第３の接続端子３、およびグランド層ＧＮＤ（またはＤＣ電源層Ｖｃｃ）の経路による閉導体ループが形成される。コンデンサＣ１にノイズ電流Ｉｎが流れたときに、ファラデーの法則によって、閉導体ループに逆起電力が発生する。これにより、電解コンデンサの寄生インダクタンス（等価直列インダクタンス）を減少させることができる。
【００５２】
図１２は、本実施の形態に係る電解コンデンサにおけるノイズ電流Ｉｎの一例を示している。図１３および図１４は、本実施の形態に係る電解コンデンサにおけるノイズ電流Ｉｎとループ電流Ｉｐとの一例を示している。図１２〜図１４において、Φ（＋），Φ（−）は、ノイズ電流Ｉｎによる磁束の向きを示す。Φ（＋）は、磁束の向きが紙面表側から裏側へと向かうことを示す。Φ（−）は、磁束の向きが紙面裏側から表側へと向かうことを示す。
【００５３】
第１の接続端子１がＤＣ電源層Ｖｃｃ、第２の接続端子２と第３の接続端子３とがグランド層ＧＮＤに接続されている場合を例に説明する。この場合、図１２に示したように、例えば、ＤＣ電源層Ｖｃｃ、第１の接続端子１、コンデンサＣ１、第２の接続端子２、グランド層ＧＮＤの経路順にノイズ電流Ｉｎが流れる。
【００５４】
これに対して図１３および図１４に示したように、閉導体ループ３０を形成することで、ファラデーの法則によって、閉導体ループ３０に逆起電力が発生し、ノイズ電流Ｉｎとは逆向きにループ電流Ｉｐが流れる。これにより、電解コンデンサの寄生インダクタンスを減少させることができる。この場合において、閉導体ループ３０によるインダクタンスの打ち消し効果をより大きくするためには、漏れ磁束を減らし、閉導体ループ３０とノイズ電流Ｉｎが流れる経路部分との結合係数を大きくすればよい。図１３に示したように、閉導体ループ３０と、ノイズ電流Ｉｎが流れる経路部分との重なりが大きいほど、同じ向きの磁束が足し合わされる効果が大きくなり、結合係数は大きくなるので好ましい。図１４に示したように、閉導体ループ３０と、ノイズ電流Ｉｎが流れる経路部分との重なりが少ないと、逆向きの磁束が足し合わされる効果が大きくなり、結合係数が小さくなる。
【００５５】
また、本実施の形態に係る電解コンデンサは、図１５に示す構成であってもよい。図１５は、本実施の形態に係る電解コンデンサの他の例を簡略化して示している。図１６は、図１５に示した電解コンデンサの要部の接続形態（回路トポロジー）の一例を示している。図１７は、図１５に示した電解コンデンサの要部の接続形態（回路トポロジー）の一例を示している。図１８は、図１５に示した電解コンデンサによって形成される閉導体ループ３０の一例を示している。
【００５６】
ここで、図１５および図１６に示したように、パッケージ２１の内部から見て、パッケージ２１における回転軸５０の第１の方向５１に位置する端部を第１の端部６１とする。また、パッケージ２１の内部から見て、パッケージ２１における回転軸５０の第１の方向５１とは異なる第２の方向５２に位置する端部を第２の端部６２とする。以降の他の構成例、他の実施の形態についても同様とする。
【００５７】
図１５ないし図１７の構成例では、第１の接続端子１の一部分と第３の接続端子３の一部分とが、第１の端部６１からパッケージ２１の外に引き出されている。また、第２の接続端子２の一部分が、第２の端部６２からパッケージ２１の外に引き出されている。
【００５８】
図１６に示したように、第１の接続端子１の一部分は、第１の電源層および第２の電源層のうちのいずれか一方の電源層に接続可能とされている。第２の接続端子２の一部分と第３の接続端子３の一部分とが、第１の電源層および第２の電源層のうちの他方の電源層に接続可能とされている。
【００５９】
この構成例では、第１の端部６１から引き出された第１の接続端子１、第１の電極１１、第２の電極１２、および第２の端部６２から引き出された第２の接続端子２を含むループ(ノイズ電流Ｉｎの経路)と、第１の端部６１から引き出された第３の接続端子３、第２の電極１２、および第２の端部６２から引き出された第２の接続端子２を含む閉導体ループとの重なり面積が大きくなり、ループ同士の結合が強くなる。これにより、電解コンデンサの寄生インダクタンスをより減少させることができる。特に、後述する図２１に示すようにして電解コンデンサを実装基板７０に実装した場合に、第３の接続端子３が第１の接続端子１に近い位置となり、重なり面積を大きくすることができる。
【００６０】
例えば図１７および図１８に示したように、第１の接続端子１をＤＣ電源層Ｖｃｃに接続し、第２の接続端子２および第３の接続端子３をグランド層ＧＮＤに接続することで、ＤＣ電源層Ｖｃｃ、第１の接続端子１、コンデンサＣ１、第２の接続端子２、グランド層ＧＮＤの経路順にノイズ電流Ｉｎが流れる。これに対して、グランド層ＧＮＤ、第２の接続端子２、第２の電極１２、第１の電極１１、第３の接続端子３、グランド層ＧＮＤの閉導体ループ３０にファラデーの法則によって逆起電力が発生し、ループ電流Ｉｐが流れる。ノイズ電流Ｉｎの経路（ループ）と、閉導体ループとが磁界結合するため、電解コンデンサの寄生インダクタンスを減らすことができる。
【００６１】
図１９は、図９に示した電解コンデンサにおける各接続端子の好ましい接続位置の一例を示している。図２０は、図１９に示した電解コンデンサの要部の接続位置の一例を示している。
【００６２】
図１９および図２０の構成例では、第１の接続端子１、第２の接続端子２、および第３の接続端子３のそれぞれの一部分がすべて、第１の端部６１からパッケージ２１の外に引き出されている。
【００６３】
図２０は、回転軸５０の無限遠方から、回転軸５０に垂直な平面にパッケージ２１を射影した状態を示している。回転軸５０に垂直な平面内において、第１の接続端子１が第１の電極１１に接続された位置と回転軸５０とを結ぶ線分を第１の線分４１とする。また、回転軸５０に垂直な平面内において、第３の接続端子３が第２の電極１２に接続された位置と回転軸５０とを結ぶ線分を第２の線分４２とする。第１の線分４１と第２の線分４２との間の劣角（minor angle）となる角度をθとするとき、θは０°以上９０°以下の範囲にあることが好ましい。また、回転軸５０の無限遠方から、回転軸５０に垂直な平面にパッケージ２１を射影したとき、第１の接続端子１が接続された第１の電極１１の接続位置に対して、角度θの範囲内において隣接する第２の電極１２の位置に第３の接続端子３が接続されていることが好ましい。
【００６４】
図１９および図２０の構成例では、グランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちのいずれか一方、第１の接続端子１、第１の電極１１および第２の電極１２の間で形成されるコンデンサＣ１、第２の接続端子２、並びに、グランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちの他方を流れるノイズ電流Ｉｎのループが形成される。このノイズ電流Ｉｎのループに対して、グランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちの他方、第２の接続端子２、第２の電極１２、第３の接続端子３、並びに、グランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちの他方によって閉導体ループが形成される。この構成例では、θを０°以上９０°以下に制限すると、ノイズ電流Ｉｎのループに対して、第３の接続端子３を含む閉導体ループをより近い位置で形成することができるため、２つのループ同士の結合係数を大きくすることができる。それによって、電解コンデンサの寄生インダクタンスをより減少させることができる。
さらに、第１の接続端子１が接続された第１の電極１１の接続位置に対して、角度θの範囲内において隣接する第２の電極１２の位置に、第３の接続端子３を接続することで、ノイズ電流Ｉｎのループに対して、第３の接続端子３を含む閉導体ループをさらに近い位置で形成することができる。このため、２つのループ同士の結合係数をさらに大きくすることができる。それによって、電解コンデンサの寄生インダクタンスをさらに減少させることができる。
【００６５】
図２１は、本実施の形態に係る基板モジュールの第１の例を示している。図２２は、本実施の形態に係る基板モジュールの第２の例を示している。
【００６６】
本実施の形態に係る基板モジュールは、実装基板７０を備え、実装基板７０に本実施の形態に係る電解コンデンサを実装している。
【００６７】
実装基板７０は、第１の電源層と第２の電源層とを含む。例えば、第１の電源層および第２の電源層のうちのいずれか一方がグランド層ＧＮＤ、第１の電源層および第２の電源層のうちの他方がＤＣ電源層Ｖｃｃとなっている。
【００６８】
また、実装基板７０は、例えばスルーホール等による配線７１、配線７２、および配線７３を含んでいる。配線７１、配線７２、および配線７３は、実装基板７０を貫通している。例えば、配線７３はＤＣ電源層Ｖｃｃ（またはグランド層ＧＮＤ）に接続されている。例えば、配線７１、および配線７２はグランド層ＧＮＤ（またはＤＣ電源層Ｖｃｃ）に接続されている。
【００６９】
例えば、上記した図１５および図１６の構成例のように、第１の接続端子１の一部分と第３の接続端子３の一部分とが第１の端部６１からパッケージ２１の外に引き出され、第２の接続端子２の一部分が第２の端部６２からパッケージ２１の外に引き出されている場合、図２１のように実装基板７０に電解コンデンサが実装される。例えば第１の接続端子１は配線７３を介してＤＣ電源層Ｖｃｃ（またはグランド層ＧＮＤ）に接続される。例えば第２の接続端子２は配線７２を介してグランド層ＧＮＤ（またはＤＣ電源層Ｖｃｃ）に接続される。例えば第３の接続端子３は配線７１を介してグランド層ＧＮＤ（またはＤＣ電源層Ｖｃｃ）に接続される。
このような構成により、電解コンデンサとの間で配線７１、および配線７２を経路に含む閉導体ループが形成されるので、電解コンデンサの寄生インダクタンスだけでなく、配線７１、配線７２、および配線７３による寄生インダクタンス（等価直列インダクタンス）を減少させることができる。
【００７０】
また例えば、上記した図１９の構成例のように、第１の接続端子１、第２の接続端子２、および第３の接続端子３のそれぞれの一部分がすべて、第１の端部６１からパッケージ２１の外に引き出されている場合、図２２のように実装基板７０に電解コンデンサが実装される。図２２の構成例では、例えば第１の接続端子１は配線７１を介してＤＣ電源層Ｖｃｃ（またはグランド層ＧＮＤ）に接続される。例えば第２の接続端子２は配線７２を介してグランド層ＧＮＤ（またはＤＣ電源層Ｖｃｃ）に接続される。例えば第３の接続端子３は配線７３を介してグランド層ＧＮＤ（またはＤＣ電源層Ｖｃｃ）に接続される。
このような構成により、電解コンデンサとの間で配線７２、および配線７３を経路に含む閉導体ループが形成されるので、電解コンデンサの寄生インダクタンスだけでなく、配線７１、配線７２、および配線７３による寄生インダクタンス（等価直列インダクタンス）を減少させることができる。
【００７１】
また、本実施の形態に係る電解コンデンサは、図２３に示す構成であってもよい。図２３は、本実施の形態に係る電解コンデンサの要部の接続形態（回路トポロジー）の一例を示している。
【００７２】
図２３の構成例では、上記した図１１の構成例に対して、第４の接続端子４をさらに備えている。第４の接続端子４は、第１の電極１１に接続され、一部分がパッケージ２１の外に引き出されている。
【００７３】
この構成例において、例えば、第１の接続端子１と第４の接続端子４とをグランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちのいずれか一方に接続し、第２の接続端子２と第３の接続端子３とをグランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちの他方に接続する。これにより、ＤＣ電源層Ｖｃｃとグランド層ＧＮＤとの間にコンデンサＣ１が形成される。また、例えばグランド層ＧＮＤ（またはＤＣ電源層Ｖｃｃ）、第２の接続端子２、第２の電極１２、第３の接続端子３、およびグランド層ＧＮＤ（またはＤＣ電源層Ｖｃｃ）の経路による第１の閉導体ループが形成される。また、例えばＤＣ電源層Ｖｃｃ（またはグランド層ＧＮＤ）、第１の接続端子１、第１の電極１１、第４の接続端子４、ＤＣ電源層Ｖｃｃ（またはグランド層ＧＮＤ）の経路による第２の閉導体ループが形成される。コンデンサＣ１にノイズ電流Ｉｎが流れたときに、ファラデーの法則によって、第１の閉導体ループと第２の閉導体ループとに逆起電力が発生する。２つの閉導体ループが形成されることで、図１１の構成例に対して、電解コンデンサの寄生インダクタンス（等価直列インダクタンス）をさらに減少させることができる。
【００７４】
また、本実施の形態に係る電解コンデンサは、図２４に示す構成であってもよい。図２４は、本実施の形態に係る電解コンデンサの他の例を簡略化して示している。図２５は、図２４に示した電解コンデンサの要部の接続形態（回路トポロジー）の一例を示している。
【００７５】
図２４および図２５の構成例では、上記した図１５および図１６の構成例に対して、第４の接続端子４をさらに備えている。第４の接続端子４は、第１の電極１１に接続されている。
【００７６】
図２４および図２５の構成例では、第１の接続端子１の一部分と第３の接続端子３の一部分とが、第１の端部６１からパッケージ２１の外に引き出されている。また、第２の接続端子２の一部分と第４の接続端子４の一部分とが、第２の端部６２からパッケージ２１の外に引き出されている。
【００７７】
例えば図２５に示したように、第１の接続端子１の一部分と第４の接続端子４の一部分とが、第１の電源層および第２の電源層のうちのいずれか一方の電源層に接続可能とされている。第２の接続端子２の一部分と第３の接続端子３の一部分とが、第１の電源層および第２の電源層のうちの他方の電源層に接続可能とされている。
【００７８】
この構成例において、例えば、第１の接続端子１と第４の接続端子４とをグランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちのいずれか一方に接続し、第２の接続端子２と第３の接続端子３とをグランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちの他方に接続する。これにより、ＤＣ電源層Ｖｃｃとグランド層ＧＮＤとの間にコンデンサＣ１が形成される。グランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちのいずれか一方、第１の接続端子１、コンデンサＣ１、第２の接続端子２、並びに、グランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちの他方の経路にノイズ電流Ｉｎのループが形成される。
【００７９】
また、グランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちの他方、第２の接続端子２、第２の電極１２、第３の接続端子３、並びに、グランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちの他方の経路による第１の閉導体ループが形成される。また、グランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちのいずれか一方、第１の接続端子１、第１の電極１１、第４の接続端子４、並びに、グランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちのいずれか一方の経路による第２の閉導体ループが形成される。コンデンサＣ１にノイズ電流Ｉｎが流れたときに、ファラデーの法則によって、第１の閉導体ループと第２の閉導体ループとに逆起電力が発生する。２つの閉導体ループが形成されることで、電解コンデンサの寄生インダクタンス（等価直列インダクタンス）をさらに減少させることができる。さらに、図１５ないし図１７の構成例と略同様に、ノイズ電流Ｉｎのループに対して、第１の閉導体ループと第２の閉導体ループとの重なり面積を大きくすることができ、ループ同士の結合係数を大きくすることができるため、電解コンデンサの寄生インダクタンスをより減少させることができる。特に、後述する図２６に示すようにして電解コンデンサを実装基板７０に実装した場合に、第３の接続端子３が第１の接続端子１に近い位置となり、また、第４の接続端子４が第２の接続端子２に近い位置となることで、重なり面積を大きくすることができる。
【００８０】
図２６は、図２４および図２５に示した電解コンデンサを実装した基板モジュールの一例を示している。
【００８１】
図２６の構成例において、実装基板７０は、図２１の構成例と略同様に、第１の電源層と第２の電源層とを含む。例えば、第１の電源層および第２の電源層のうちのいずれか一方がグランド層ＧＮＤ、第１の電源層および第２の電源層のうちの他方がＤＣ電源層Ｖｃｃとなっている。
【００８２】
図２６の構成例において、実装基板７０は、図２１の構成例に対して、さらに、例えばスルーホール等による配線７４を含んでいる。配線７１〜７４は、実装基板７０を貫通している。例えば、配線７３、および配線７４はＤＣ電源層Ｖｃｃ（またはグランド層ＧＮＤ）に接続されている。例えば、配線７１、および配線７２はグランド層ＧＮＤ（またはＤＣ電源層Ｖｃｃ）に接続されている。
【００８３】
例えば、上記した図２５の構成例のように、第１の接続端子１の一部分と第３の接続端子３の一部分とが第１の端部６１からパッケージ２１の外に引き出され、第２の接続端子２と第４の接続端子４の一部分が第２の端部６２からパッケージ２１の外に引き出されている場合、図２６のように実装基板７０に電解コンデンサが実装される。例えば第１の接続端子１は配線７３を介してＤＣ電源層Ｖｃｃ（またはグランド層ＧＮＤ）に接続される。例えば第２の接続端子２は配線７２を介してグランド層ＧＮＤ（またはＤＣ電源層Ｖｃｃ）に接続される。例えば第３の接続端子３は配線７１を介してグランド層ＧＮＤ（またはＤＣ電源層Ｖｃｃ）に接続される。例えば第４の接続端子４は配線７４を介してＤＣ電源層Ｖｃｃ（またはグランド層ＧＮＤ）に接続される。
【００８４】
また、本実施の形態に係る電解コンデンサは、図２７または図２８に示す構成であってもよい。図２７は、図１５および図１６に示した電解コンデンサの一変形例を示している。図２８は、図２４および図２５に示した電解コンデンサの一変形例を示している。
【００８５】
図２７および図２８の構成例では、第１の接続端子１と第３の接続端子３とが、互いに電気的に絶縁された状態で部分的に近接配置されている。近接配置された例として、図２７および図２８の構成例では、第１の接続端子１と第３の接続端子３とが、互いに電気的に絶縁された状態で、少なくとも一部分同士が撚られた構成としている。なお、撚られた構成ではなく、第１の接続端子１と第３の接続端子３とが、互いに電気的に絶縁された状態で略並列的に平行して近接配置された構成であってもよい。また、撚られている部分はパッケージ２１の内部であってもよいし、パッケージ２１の外部であってもよいし、パッケージ２１の内部と外部との両方であってもよい。
【００８６】
この構成例では、第１の接続端子１と第３の接続端子３とを部分的に近接配置するようにしたので、ノイズ電流Ｉｎのループと閉導体ループとの間の結合を強くすることができるため、より電解コンデンサの寄生インダクタンスを減らすことができる。
【００８７】
また、本実施の形態に係る電解コンデンサは、図２９に示す構成であってもよい。図２９は、図２４および図２５に示した電解コンデンサの一変形例を示している。
【００８８】
図２９の構成例では、第２の接続端子２と第４の接続端子４とが、互いに電気的に絶縁された状態で部分的に近接配置されている。近接配置された例として、図２９の構成例では、第２の接続端子２と第４の接続端子４とが、互いに電気的に絶縁された状態で、少なくとも一部分同士が撚られた構成としている。なお、撚られた構成ではなく、第２の接続端子２と第４の接続端子４とが、互いに電気的に絶縁された状態で略並列的に平行して近接配置された構成であってもよい。また、撚られている部分はパッケージ２１の内部であってもよいし、パッケージ２１の外部であってもよいし、パッケージ２１の内部と外部との両方であってもよい。
【００８９】
この構成例では、第２の接続端子２と第４の接続端子４とを部分的に近接配置するようにしたので、ノイズ電流Ｉｎのループと閉導体ループとの間の結合を強くすることができるため、より電解コンデンサの寄生インダクタンスを減らすことができる。
【００９０】
また、図示しないが、例えば図２９の構成例において、さらに、図２８の構成例と同様に、第１の接続端子１と第３の接続端子３とが、互いに電気的に絶縁された状態で、少なくとも一部分同士が撚られた構成となっていてもよい。
【００９１】
＜２．第２の実施の形態＞
次に、本開示の第２の実施の形態に係る電解コンデンサおよび基板モジュールについて説明する。なお、以下では、上記比較例に係るコンデンサおよび基板モジュール、または上記第１の実施の形態に係る電解コンデンサおよび基板モジュールの構成要素と略同じ部分については、同一符号を付し、適宜説明を省略する。
【００９２】
図３０は、第２の実施の形態に係る電解コンデンサの要部の接続形態（回路トポロジー）の一例を示している。
【００９３】
本実施の形態に係る電解コンデンサは、比較例に係る電解コンデンサの構成要素に加えて、さらに第３の接続端子３を備えている。
【００９４】
第３の接続端子３は、第１の接続端子１の中間部分１３に接続されている。第３の接続端子３は、第１の接続端子１の中間部分１３から第１の接続端子１の延在方向とは異なる方向に延在した後、一部分がパッケージ２１の外に引き出されている。
なお、中間部分１３は、第１の接続端子１の両端以外の任意の位置であって、第１の接続端子１における第１の電極１１との接続位置と、第１の接続端子１におけるパッケージ２１の外に引き出された一部分との間の任意の位置である。
【００９５】
図３０の構成例では、例えば、第１の接続端子１をグランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちのいずれか一方に接続し、第２の接続端子２をグランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちの他方に接続することで、ＤＣ電源層Ｖｃｃとグランド層ＧＮＤとの間にコンデンサＣ１が形成される。
【００９６】
図３０の構成例では、第３の接続端子３を第１の接続端子１の延在方向とは異なる方向に延在させ、第１の接続端子１と第３の接続端子３とを、グランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちのいずれか一方と接続することで、グランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちのいずれか一方、第１の接続端子１、第３の接続端子３、並びに、グランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちのいずれか一方の経路による閉導体ループが形成される。コンデンサＣ１にノイズ電流Ｉｎが流れたときに、ファラデーの法則によって、閉導体ループに逆起電力が発生する。これにより、電解コンデンサの寄生インダクタンスを減少させることができる。
【００９７】
また、本実施の形態に係る電解コンデンサは、図３１に示す構成であってもよい。図３１は、本実施の形態に係る電解コンデンサの一例を簡略化して示している。図３２は、図３１に示した電解コンデンサの要部の接続形態（回路トポロジー）の一例を示している。
【００９８】
図３１および図３２の構成例では、第１の接続端子１の一部分が、第１の端部６１からパッケージ２１の外に引き出されている。また、第２の接続端子２の一部分と第３の接続端子３の一部分とが、第２の端部６２からパッケージ２１の外に引き出されている
【００９９】
図３１および図３２の構成例では、第１の接続端子１を第１の端部６１から、グランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちのいずれか一方に接続し、第２の接続端子２を第２の端部６２からグランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちの他方に接続することで、ＤＣ電源層Ｖｃｃとグランド層ＧＮＤとの間にコンデンサＣ１が形成される。第３の接続端子３を第２の端部６２からグランド層ＧＮＤまたはＤＣ電源層Ｖｃｃの他方に接続することで、図１５ないし図１７の構成例と略同様に、第１の接続端子１と第３の接続端子３とを含む閉導体ループと、コンデンサＣ１が形成されたループ(ノイズ電流Ｉｎの経路)との重なり面積を大きくすることができ、ループ同士の結合を大きくすることができる。これにより、電解コンデンサの寄生インダクタンスをより減少させることができる。
【０１００】
図３１および図３２の構成例に係る電解コンデンサは、図２１の構成例と略同様にして実装基板７０に実装されることにより、基板モジュールを構成し得る。具体的には、例えば図３３に示したように実装基板７０に実装されることで、基板モジュールを構成し得る。例えば第１の接続端子１は配線７２を介してグランド層ＧＮＤ（またはＤＣ電源層Ｖｃｃ）に接続される。例えば第２の接続端子２は配線７３を介してＤＣ電源層Ｖｃｃ（またはグランド層ＧＮＤ）に接続される。例えば第３の接続端子３は配線７１を介してグランド層ＧＮＤ（またはＤＣ電源層Ｖｃｃ）に接続される。このような構成により、電解コンデンサとの間で配線７１、および配線７２を経路に含む閉導体ループが形成されるので、電解コンデンサの寄生インダクタンスだけでなく、配線７１、配線７２、および配線７３による寄生インダクタンス（等価直列インダクタンス）を減少させることができる。
【０１０１】
また、本実施の形態に係る電解コンデンサは、図３４に示す構成であってもよい。図３４は、本実施の形態に係る電解コンデンサの要部の接続形態（回路トポロジー）の一例を示している。
【０１０２】
図３４の構成例では、上記した図３０の構成例に対して、第４の接続端子４をさらに備えている。第４の接続端子４は、第２の接続端子２の中間部分１４に接続されている。第４の接続端子４は、第２の接続端子２の中間部分１４から第２の接続端子２の延在方向とは異なる方向に延在した後、一部分がパッケージ２１の外に引き出されている。
なお、中間部分１４は、第２の接続端子２の両端以外の任意の位置であって、第２の接続端子２における第２の電極１２との接続位置と、第２の接続端子２におけるパッケージ２１の外に引き出された一部分との間の任意の位置である。
【０１０３】
この構成例において、例えば、第１の接続端子１と第３の接続端子３とをグランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちのいずれか一方に接続し、第２の接続端子２と第４の接続端子４とをグランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちの他方に接続する。これにより、ＤＣ電源層Ｖｃｃとグランド層ＧＮＤとの間にコンデンサＣ１が形成される。また、第３の接続端子３を第１の接続端子１の延在方向とは異なる方向に延在させることで、グランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちのいずれか一方、第１の接続端子１、第３の接続端子３、並びに、グランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちのいずれか一方の経路による第１の閉導体ループが形成される。また、第４の接続端子４を第２の接続端子２の延在方向とは異なる方向に延在させることで、グランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちの他方、第２の接続端子２、第４の接続端子４、並びに、グランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちの他方の経路による第２の閉導体ループが形成される。コンデンサＣ１にノイズ電流Ｉｎが流れたときに、ファラデーの法則によって、第１の閉導体ループと第２の閉導体ループとに逆起電力が発生する。２つの閉導体ループが形成されることで、図３０の構成例に対して、電解コンデンサの寄生インダクタンス（等価直列インダクタンス）をさらに減少させることができる。
【０１０４】
また、本実施の形態に係る電解コンデンサは、図３５に示す構成であってもよい。図３５は、本実施の形態に係る電解コンデンサの他の例を簡略化して示している。図３６は、図３５に示した電解コンデンサの要部の接続形態（回路トポロジー）の一例を示している。
【０１０５】
図３５および図３６の構成例では、上記した図３１および図３２の構成例に対して、第４の接続端子４をさらに備えている。第４の接続端子４は、第２の接続端子２の中間部分１４に接続されている。第４の接続端子４は、第２の接続端子２の中間部分１４から第２の接続端子２の延在方向とは異なる方向に延在した後、一部分がパッケージ２１の外に引き出されている。
【０１０６】
図３５および図３６の構成例では、第１の接続端子１の一部分と第４の接続端子４の一部分とが、第１の端部６１からパッケージ２１の外に引き出されている。また、第２の接続端子２の一部分と第３の接続端子３の一部分とが、第２の端部６２からパッケージ２１の外に引き出されている。
【０１０７】
図３５および図３６の構成例では、第１の接続端子１と第３の接続端子３とを、ＤＣ電源層Ｖｃｃおよびグランド層ＧＮＤのうちのいずれか一方と接続することで、ＤＣ電源層Ｖｃｃおよびグランド層ＧＮＤのうちのいずれか一方、第１の接続端子１、第３の接続端子３、並びに、ＤＣ電源層Ｖｃｃおよびグランド層ＧＮＤのうちのいずれか一方の経路による第１の閉導体ループが形成される。また、第２の接続端子２と第４の接続端子４とを、ＤＣ電源層Ｖｃｃおよびグランド層ＧＮＤのうちの他方と接続することで、ＤＣ電源層Ｖｃｃおよびグランド層ＧＮＤのうちの他方、第２の接続端子２、第４の接続端子４、並びに、ＤＣ電源層Ｖｃｃおよびグランド層ＧＮＤのうちの他方の経路による第２の閉導体ループが形成される。これにより、図２４および図２５の構成例と略同様に、ノイズ電流Ｉｎのループに対する第１の閉導体ループと第２の閉導体ループとの重なり面積を大きくすることができるため、ループ同士の結合をより大きくすることができる。これにより、電解コンデンサの寄生インダクタンスをより減少させることができる。
【０１０８】
図３５および図３６の構成例に係る電解コンデンサは、図２６の構成例と略同様にして実装基板７０に実装されることにより、基板モジュールを構成し得る。具体的には、例えば図３７に示したように実装基板７０に実装されることで、基板モジュールを構成し得る。例えば第１の接続端子１は配線７２を介してグランド層ＧＮＤ（またはＤＣ電源層Ｖｃｃ）に接続される。例えば第２の接続端子２は配線７３を介してＤＣ電源層Ｖｃｃ（またはグランド層ＧＮＤ）に接続される。例えば第３の接続端子３は配線７１を介してグランド層ＧＮＤ（またはＤＣ電源層Ｖｃｃ）に接続される。例えば第４の接続端子４は配線７４を介してＤＣ電源層Ｖｃｃ（またはグランド層ＧＮＤ）に接続される。このような構成により、電解コンデンサとの間で配線７１、および配線７２を経路に含む閉導体ループが形成されるとともに、電解コンデンサとの間で配線７３、および配線７４を経路に含む閉導体ループが形成される。これにより、電解コンデンサの寄生インダクタンスだけでなく、配線７１、配線７２、配線７３、および配線７４による寄生インダクタンス（等価直列インダクタンス）を減少させることができる。
【０１０９】
また、本実施の形態に係る電解コンデンサは、図３８に示す構成であってもよい。図３８は、図３１および図３２に示した電解コンデンサの一変形例を示している。
【０１１０】
図３８の構成例では、第２の接続端子２と第３の接続端子３とが、互いに電気的に絶縁された状態で部分的に近接配置されている。近接配置された例として、図３８の構成例では、第２の接続端子２と第３の接続端子３とが、互いに電気的に絶縁された状態で、少なくとも一部分同士が撚られた構成としている。なお、撚られた構成ではなく、第２の接続端子２と第３の接続端子３とが、互いに電気的に絶縁された状態で略並列的に平行して近接配置された構成であってもよい。また、撚られている部分はパッケージ２１の内部であってもよいし、パッケージ２１の外部であってもよいし、パッケージ２１の内部と外部との両方であってもよい。
【０１１１】
この構成例では、第２の接続端子２と第３の接続端子３とを部分的に近接配置するようにしたので、ノイズ電流Ｉｎのループと閉導体ループとの間の結合を強くすることができるため、より電解コンデンサの寄生インダクタンスを減らすことができる。
【０１１２】
また、本実施の形態に係る電解コンデンサは、図３９に示す構成であってもよい。図３９は、図３５および図３６に示した電解コンデンサの一変形例を示している。
【０１１３】
図３９の構成例では、第２の接続端子２と第３の接続端子３とが、互いに電気的に絶縁された状態で部分的に近接配置されている。近接配置された例として、図３９の構成例では、第２の接続端子２と第３の接続端子３とが、互いに電気的に絶縁された状態で、少なくとも一部分同士が撚られた構成としている。なお、撚られた構成ではなく、第２の接続端子２と第３の接続端子３とが、互いに電気的に絶縁された状態で略並列的に平行して近接配置された構成であってもよい。同様に、第１の接続端子１と第４の接続端子４とが、互いに電気的に絶縁された状態で部分的に近接配置されている。近接配置された例として、図３９の構成例では、第１の接続端子１と第４の接続端子４とが、互いに電気的に絶縁された状態で、少なくとも一部分同士が撚られた構成としている。なお、撚られた構成ではなく、第１の接続端子１と第４の接続端子４とが、互いに電気的に絶縁された状態で略並列的に平行して近接配置された構成であってもよい。また、撚られている部分はパッケージ２１の内部であってもよいし、パッケージ２１の外部であってもよいし、パッケージ２１の内部と外部との両方であってもよい。また、図３９の構成例では、第１の接続端子１と第４の接続端子４との第１の組と、第２の接続端子２と第３の接続端子３との第２の組との両方の組が撚られた構成となっているが、いずれか一方の組のみが撚られた構成となっていてもよい。
【０１１４】
この構成例では、第１の接続端子１と第４の接続端子４との第１の組と、第２の接続端子２と第３の接続端子３との第２の組のうち、少なくとも一方の組を部分的に近接配置するようにしたので、ノイズ電流Ｉｎのループと閉導体ループとの間の結合を強くすることができるため、より電解コンデンサの寄生インダクタンスを減らすことができる。
【０１１５】
その他の構成、動作、ならびに効果は、上記第１の実施の形態に係る電解コンデンサおよび基板モジュールと略同様である。
【０１１６】
＜３．第３の実施の形態＞
次に、本開示の第３の実施の形態に係る電解コンデンサおよび基板モジュールについて説明する。なお、以下では、上記比較例に係るコンデンサおよび基板モジュール、または上記第１もしくは第２の実施の形態に係る電解コンデンサおよび基板モジュールの構成要素と略同じ部分については、同一符号を付し、適宜説明を省略する。
【０１１７】
図４０は、第３の実施の形態に係る電解コンデンサの要部の接続形態（回路トポロジー）の一例を示している。また、図４１は、図４０に示した電解コンデンサによって形成される閉導体ループ３０の一例を示している。
【０１１８】
本実施の形態に係る電解コンデンサは、比較例に係る電解コンデンサの構成要素に加えて、さらに第３の接続端子３と第４の接続端子４とを備えている。
【０１１９】
第３の接続端子３と第４の接続端子４は、パッケージ２１の内部において、第１の電極１１と第２の電極１２とは異なる位置において、互いに接続されている。第３の接続端子３と第４の接続端子４は、それぞれの一部分がパッケージ２１の外に引き出されている。
【０１２０】
図４０の構成例では、例えば、第１の接続端子１をグランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちのいずれか一方に接続し、第２の接続端子２をグランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちの他方に接続することで、ＤＣ電源層Ｖｃｃとグランド層ＧＮＤとの間にコンデンサＣ１が形成される。
【０１２１】
図４０の構成例では、第３の接続端子３の一部分と第４の接続端子４の一部分とをそれぞれ、グランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちのいずれか同一の電源層に接続することで、図４１に示したように、第３の接続端子３、第４の接続端子４、グランド層ＧＮＤおよびＤＣ電源層Ｖｃｃのうちのいずれかの電源層によって、閉導体ループ３０が形成される。コンデンサＣ１にノイズ電流Ｉｎが流れたときに、ファラデーの法則によって、閉導体ループ３０に逆起電力が発生する。これにより、電解コンデンサの寄生インダクタンスを減少させることができる。
【０１２２】
また、本実施の形態に係る電解コンデンサは、図４２に示す構成であってもよい。図４２は、本実施の形態に係る電解コンデンサの一例を簡略化して示している。
【０１２３】
図４２の構成例では、第１の接続端子１の一部分と第３の接続端子３の一部分とが、第１の端部６１からパッケージ２１の外に引き出されている。また、第２の接続端子２の一部分と第４の接続端子４の一部分とが、第２の端部６２からパッケージ２１の外に引き出されている
【０１２４】
この構成例では、第１の端部６１から引き出された第１の接続端子１、第１の電極１１、第２の電極１２、および第２の端部６２から引き出された第２の接続端子２を含むループ(ノイズ電流Ｉｎの経路)と、第１の端部６１から引き出された第３の接続端子３と第２の端部６２から引き出された第４の接続端子４とを含む閉導体ループとの重なり面積が大きくなるため、電解コンデンサの寄生インダクタンスをより減少させることができる。例えば図２６の構成例と略同様にして電解コンデンサを実装基板７０に実装した場合に、第３の接続端子３が第１の接続端子１に近い位置となると共に、第４の接続端子４が第２の接続端子２に近い位置となるので、重なり面積を大きくすることができる。
【０１２５】
図４０および図４２の構成例に係る電解コンデンサは、図２６の構成例と略同様にして実装基板７０に実装されることにより、基板モジュールを構成し得る。具体的には、例えば図４３に示したように実装基板７０に実装されることで、基板モジュールを構成し得る。例えば第１の接続端子１は配線７３を介してＤＣ電源層Ｖｃｃ（またはグランド層ＧＮＤ）に接続される。例えば第２の接続端子２は配線７２を介してグランド層ＧＮＤ（またはＤＣ電源層Ｖｃｃ）に接続される。例えば第３の接続端子３は配線７１を介してＤＣ電源層Ｖｃｃ（またはグランド層ＧＮＤ）に接続される。例えば第４の接続端子４は配線７４を介してＤＣ電源層Ｖｃｃ（またはグランド層ＧＮＤ）に接続される。このような構成により、第３の接続端子３、第４の接続端子４、配線７１、および配線７４を経路に含む閉導体ループが形成される。これにより、電解コンデンサの寄生インダクタンスだけでなく、配線７１、配線７２、配線７３、および配線７４による寄生インダクタンス（等価直列インダクタンス）を減少させることができる。
【０１２６】
また、本実施の形態に係る電解コンデンサは、図４４に示す構成であってもよい。図４４は、図４０および図４２に示した電解コンデンサの一変形例を示している。
【０１２７】
図４４の構成例では、第１の接続端子１と第３の接続端子３とが、互いに電気的に絶縁された状態で部分的に近接配置されている。近接配置された例として、図４４の構成例では、第１の接続端子１と第３の接続端子３とが、互いに電気的に絶縁された状態で、少なくとも一部分同士が撚られた構成としている。なお、撚られた構成ではなく、第１の接続端子１と第３の接続端子３とが、互いに電気的に絶縁された状態で略並列的に平行して近接配置された構成であってもよい。同様に、第２の接続端子２と第４の接続端子４とが、互いに電気的に絶縁された状態で部分的に近接配置されている。近接配置された例として、図４４の構成例では、第２の接続端子２と第４の接続端子４とが、互いに電気的に絶縁された状態で、少なくとも一部分同士が撚られた構成としている。なお、撚られた構成ではなく、第２の接続端子２と第４の接続端子４とが、互いに電気的に絶縁された状態で略並列的に平行して近接配置された構成であってもよい。また、撚られている部分はパッケージ２１の内部であってもよいし、パッケージ２１の外部であってもよいし、パッケージ２１の内部と外部との両方であってもよい。また、図４４の構成例では、第１の接続端子１と第３の接続端子３との第１の組と、第２の接続端子２と第４の接続端子４との第２の組との両方の組が撚られた構成となっているが、いずれか一方の組のみが撚られた構成となっていてもよい。
【０１２８】
この構成例では、第１の接続端子１と第３の接続端子３との第１の組と、第２の接続端子２と第４の接続端子４との第２の組のうち、少なくとも一方の組を部分的に近接配置するようにしたので、ノイズ電流Ｉｎのループと閉導体ループとの間の結合を強くすることができるため、より電解コンデンサの寄生インダクタンスを減らすことができる。
【０１２９】
その他の構成、動作、ならびに効果は、上記第１もしくは第２の実施の形態に係る電解コンデンサおよび基板モジュールと略同様である。
【０１３０】
［４．その他の実施の形態］
本発明による技術は、上記実施の形態の説明に限定されず種々の変形実施が可能である。
【０１３１】
例えば、上記各実施の形態の電解コンデンサを実装した基板モジュールは、ＤＣ−ＤＣコンバーター等の電源モジュール基板として用いられてもよい。または、スマートフォン、ＰＣ（パーソナルコンピュータ）、ノートＰＣ等のセットで使われている基板として用いられてもよいし、グラフィックボード、マイコンボード、メモリボード、ＰＣＩＥｘｐｒｅｓｓボード等の基板として用いられてもよい。
【符号の説明】
【０１３２】
１…第１の接続端子、２…第２の接続端子、３…第３の接続端子、４…第４の接続端子、１１…第１の電極、１２…第２の電極、１３…第１の接続端子の中間部分、１４…第２の接続端子の中間部分、１５…第３の接続端子と第４の接続端子との接続部分、２０…コンデンサ本体、２１…パッケージ、２２…封口体、２３…セパレータ、３０…閉導体ループ、４１…第１の線分、４２…第２の線分、５０…回転軸、５１…第１の方向、５２…第２の方向、６１…第１の端部、６２…第２の端部、７０…実装基板、７１…配線、７２…配線、７３…配線、７４…配線、１００…基板モジュール、Ｃ１…コンデンサ、Ｌ１０…インダクタ、Ｌ２０…インダクタ、Ｌ３０…インダクタ、ＧＮＤ…グランド層、Ｖｃｃ…ＤＣ電源層、Ｉｎ…ノイズ電流、Ｉｐ…ループ電流。
【図１】
2018139271.tif 000003
【図２】
2018139271.tif 000004
【図３】
2018139271.tif 000005
【図４】
2018139271.tif 000006
【図５】
2018139271.tif 000007
【図６】
2018139271.tif 000008
【図７】
2018139271.tif 000009
【図８】
2018139271.tif 000010
【図９】
2018139271.tif 000011
【図１０】
2018139271.tif 000012
【図１１】
2018139271.tif 000013
【図１２】
2018139271.tif 000014
【図１３】
2018139271.tif 000015
【図１４】
2018139271.tif 000016
【図１５】
2018139271.tif 000017
【図１６】
2018139271.tif 000018
【図１７】
2018139271.tif 000019
【図１８】
2018139271.tif 000020
【図１９】
2018139271.tif 000021
【図２０】
2018139271.tif 000022
【図２１】
2018139271.tif 000023
【図２２】
2018139271.tif 000024
【図２３】
2018139271.tif 000025
【図２４】
2018139271.tif 000026
【図２５】
2018139271.tif 000027
【図２６】
2018139271.tif 000028
【図２７】
2018139271.tif 000029
【図２８】
2018139271.tif 000030
【図２９】
2018139271.tif 000031
【図３０】
2018139271.tif 000032
【図３１】
2018139271.tif 000033
【図３２】
2018139271.tif 000034
【図３３】
2018139271.tif 000035
【図３４】
2018139271.tif 000036
【図３５】
2018139271.tif 000037
【図３６】
2018139271.tif 000038
【図３７】
2018139271.tif 000039
【図３８】
2018139271.tif 000040
【図３９】
2018139271.tif 000041
【図４０】
2018139271.tif 000042
【図４１】
2018139271.tif 000043
【図４２】
2018139271.tif 000044
【図４３】
2018139271.tif 000045
【図４４】
2018139271.tif 000046