(57)【要約】【課題】消費電力の低減と起動時間の短縮を両立する。【解決手段】リニア電源１は、入力電圧ＶＩＮの入力端と出力電圧ＶＯＵＴの出力端との間に接続された出力トランジスタ１０と、出力電圧ＶＯＵＴ（またはこれに応じた帰還電圧ＶＦＢ）が所定の基準電圧ＶＲＥＦと一致するように出力トランジスタ１０を駆動するドライバ３０と、出力電圧ＶＯＵＴの立ち上がりと共に減少するドレイン電流Ｉｄを生成して起動時に増強すべき電流（例えばドライバ３０の駆動電流Ｉｄｒｖ）に足し合わせるデプレッション型ＮＭＯＳＦＥＴ４０と、を有する。なお、デプレッション型ＮＭＯＳＦＥＴ４０は、例えば、ドレインがドライバ３０の出力段（具体的には駆動電流Ｉｄｒｖを生成する電流源３２の出力端）に接続されており、ソースが出力電圧ＶＯＵＴの出力端に接続されており、ゲートが定電圧の印加端（例えば接地端）に接続されている。【選択図】図１
2018112962.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧の入力端と出力電圧の出力端との間に接続された出力トランジスタと、
前記出力電圧またはこれに応じた帰還電圧が所定の基準電圧と一致するように前記出力トランジスタを駆動するドライバと、
前記出力電圧の立ち上がりと共に減少するドレイン電流を生成して起動時に増強すべき電流に足し合わせるデプレッション型ＮＭＯＳＦＥＴと、
を有することを特徴とするリニア電源。
【請求項２】
前記デプレッション型ＮＭＯＳＦＥＴは、前記ドレイン電流を前記ドライバの駆動電流に足し合わせることを特徴とする請求項１に記載のリニア電源。
【請求項３】
前記デプレッション型ＮＭＯＳＦＥＴは、ドレインが前記ドライバの出力段に接続されており、ソースが前記出力電圧の出力端に接続されており、ゲートが定電圧の印加端に接続されていることを特徴とする請求項２に記載のリニア電源。
【請求項４】
前記定電圧は、前記出力電圧の立ち上げ開始時点において、前記デプレッション型ＮＭＯＳＦＥＴのゲート・ソース間電圧がオンスレッショルド電圧以上となる電圧値に設定されていることを特徴とする請求項３に記載のリニア電源。
【請求項５】
前記定電圧は、接地電圧であることを特徴とする請求項４に記載のリニア電源。
【請求項６】
前記定電圧は、正電圧であることを特徴とする請求項４に記載のリニア電源。
【請求項７】
前記正電圧は、前記出力電圧を分圧して生成される分圧電圧であることを特徴とする請求項６に記載のリニア電源。
【請求項８】
前記ドレイン電流は、遅くとも前記出力電圧が目標値に到達するまでにゼロ値となることを特徴とする請求項１〜請求項７のいずれか一項に記載のリニア電源。
【請求項９】
前記ドレイン電流は、前記出力電圧が目標値に到達した後も流れ続けることを特徴とする請求項１〜請求項７のいずれか一項に記載のリニア電源。
【請求項１０】
入力電圧の入力端と出力電圧の出力端との間に接続された出力トランジスタと、
前記出力電圧またはこれに応じた帰還電圧が所定の基準電圧と一致するように前記出力トランジスタを駆動するドライバと、
前記出力電圧の立ち上がりと共に減少するドレイン電流を生成して前記出力電圧の出力端に流し込むデプレッション型ＮＭＯＳＦＥＴと、
を有することを特徴とするリニア電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リニア電源に関する。
【背景技術】
【０００２】
従来より、様々なデバイスの電源手段として、リニア電源（＝ＬＤＯ［low drop out］レギュレータなどのシリーズレギュレータ）が用いられている。
【０００３】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−３８５４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特に、近年では、デバイスの低消費電力化に伴い、これに搭載されるリニア電源についても、その消費電力の低減が進められている。
【０００６】
しかしながら、従来のリニア電源では、その消費電力を低減するために、出力段の駆動電流が常に小さく絞られていたので、起動時間（＝出力電圧の立ち上げ開始から目標値到達までの所要時間）が長くなってしまっていた。
【０００７】
本明細書中に開示されている発明は、本願の発明者により見出された上記課題に鑑み、消費電力の低減と起動時間の短縮を両立することのできるリニア電源を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本明細書中に開示されているリニア電源は、入力電圧の入力端と出力電圧の出力端との間に接続された出力トランジスタと、前記出力電圧またはこれに応じた帰還電圧が所定の基準電圧と一致するように前記出力トランジスタを駆動するドライバと、前記出力電圧の立ち上がりと共に減少するドレイン電流を生成して起動時に増強すべき電流に足し合わせるデプレッション型ＮＭＯＳＦＥＴと、を有する構成（第１の構成）とされている。
【０００９】
なお、上記第１の構成から成るリニア電源において、前記デプレッション型ＮＭＯＳＦＥＴは、前記ドレイン電流を前記ドライバの駆動電流に足し合わせる構成（第２の構成）にするとよい。
【００１０】
また、上記第２の構成から成るリニア電源において、前記デプレッション型ＮＭＯＳＦＥＴは、ドレインが前記ドライバの出力段に接続されており、ソースが前記出力電圧の出力端に接続されており、ゲートが定電圧の印加端に接続されている構成（第３の構成）にするとよい。
【００１１】
また、上記第３の構成から成るリニア電源において、前記定電圧は、前記出力電圧の立ち上げ開始時点において、前記デプレッション型ＮＭＯＳＦＥＴのゲート・ソース間電圧がオンスレッショルド電圧以上となる電圧値に設定されている構成（第４の構成）にするとよい。
【００１２】
また、上記第４の構成から成るリニア電源において、前記定電圧は、接地電圧である構成（第５の構成）にするとよい。
【００１３】
また、上記第４の構成から成るリニア電源において、前記定電圧は、正電圧である構成（第６の構成）にしてもよい。
【００１４】
また、上記第６の構成から成るリニア電源において、前記正電圧は、前記出力電圧を分圧して生成される分圧電圧である構成（第７の構成）にするとよい。
【００１５】
また、上記第１〜第７いずれかの構成から成るリニア電源において、前記ドレイン電流は、遅くとも前記出力電圧が目標値に到達するまでにゼロ値となる構成（第８の構成）にするとよい。
【００１６】
また、上記第１〜第７いずれかの構成から成るリニア電源において、前記ドレイン電流は、前記出力電圧が目標値に到達した後も流れ続ける構成（第９の構成）にしてもよい。
【００１７】
また、本明細書中に開示されているリニア電源は、入力電圧の入力端と出力電圧の出力端との間に接続された出力トランジスタと、前記出力電圧またはこれに応じた帰還電圧が所定の基準電圧と一致するように前記出力トランジスタを駆動するドライバと、前記出力電圧の立ち上がりと共に減少するドレイン電流を生成して前記出力電圧の出力端に流し込むデプレッション型ＮＭＯＳＦＥＴと、を有する構成（第１０の構成）とされている。
【発明の効果】
【００１８】
本明細書中に開示されている発明によれば、消費電力の低減と起動時間の短縮を両立することのできるリニア電源を提供することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】リニア電源の第１実施形態を示す図
【図２】デプレッション型ＮＭＯＳＦＥＴのＩｄ−Ｖｇｓ特性図
【図３】第１実施形態における出力電圧の立ち上げ挙動を示すタイムチャート
【図４】リニア電源の第２実施形態を示す図
【図５】第２実施形態における出力電圧の立ち上げ挙動を示すタイムチャート
【図６】リニア電源の第３実施形態を示す図
【図７】リニア電源の第４実施形態を示す図
【図８】車両の外観図
【発明を実施するための形態】
【００２０】
＜第１実施形態＞
図１は、リニア電源の第１実施形態を示す図である。本実施形態のリニア電源１は、出力トランジスタ１０と、出力分圧部２０と、ドライバ３０と、デプレッション型ＮＭＯＳＦＥＴ［N-channel type metal oxide semiconductor field effect transistor］４０とを有し、入力電圧ＶＩＮを降圧して所望の出力電圧ＶＯＵＴを生成する。出力電圧ＶＯＵＴは、後段の負荷２（＝二次電源やマイコンなど）に供給されている。なお、出力電圧ＶＯＵＴの出力端と接地端（＝接地電圧０Ｖの印加端）との間には、出力電圧ＶＯＵＴを平滑するための出力キャパシタ３を並列接続しておくとよい。リニア電源１は、例えば、ＩＣ内蔵の基準電圧源として用いることができる。
【００２１】
出力トランジスタ１０は、入力電圧ＶＩＮの入力端と出力電圧ＶＯＵＴの出力端との間に接続されており、ドライバ３０からのゲート信号Ｇ１０に応じて導通度（裏を返せばオン抵抗値）が制御される。なお、本図の例では、出力トランジスタ１０として、ＰＭＯＳＦＥＴ［P-channel type MOSFET］が用いられている。従って、ゲート信号Ｇ１０が低いほど、出力トランジスタ１０の導通度が高くなり、出力電圧ＶＯＵＴが上昇する。逆に、ゲート信号Ｇ１０が高いほど、出力トランジスタ１０の導通度が低くなり、出力電圧ＶＯＵＴが低下する。
【００２２】
出力分圧部２０は、出力電圧ＶＯＵＴの出力端と接地端との間に直列接続された抵抗２１及び２２（抵抗値：Ｒ１及びＲ２）を含み、両抵抗相互間の接続ノードから出力電圧ＶＯＵＴに応じた帰還電圧ＶＦＢ（＝ＶＯＵＴ×｛Ｒ２／（Ｒ１＋Ｒ２）｝）を出力する。ただし、出力電圧ＶＯＵＴがドライバ３０の入力ダイナミックレンジに収まっていれば、出力分圧部２０を割愛して出力電圧ＶＯＵＴをドライバ３０に直接入力しても構わない。
【００２３】
ドライバ３０は、非反転入力端（＋）に入力される帰還電圧ＶＦＢが反転入力端（−）に入力される所定の基準電圧ＶＲＥＦと一致するようにゲート信号Ｇ１０を生成して出力トランジスタ１０を駆動する。なお、ドライバ３０は、その出力段を構成する回路要素として、ＰＭＯＳＦＥＴ３１と電流源３２を含む。
【００２４】
ＰＭＯＳＦＥＴ３１は、入力電圧ＶＩＮの入力端と出力トランジスタ１０のゲートとの間に接続されており、帰還電圧ＶＦＢと基準電圧ＶＲＥＦとの差分値ΔＶ（＝ＶＦＢ−ＶＲＥＦ）に応じて導通度が制御される。具体的には、差分値ΔＶが高いほど、ＰＭＯＳＦＥＴ３１の導通度が高くなり、ゲート信号Ｇ１０が上昇する。逆に、差分値ΔＶが低いほど、ＰＭＯＳＦＥＴ３１の導通度が低くなり、ゲート信号Ｇ１０が低下する。
【００２５】
電流源３２は、出力トランジスタ１０のゲートと接地端との間に接続されており、ドライバ３０の駆動電流Ｉｄｒｖを生成する。なお、リニア電源１の消費電力を低減するためには、定常的に流れるドライバ３０の駆動電流Ｉｄｒｖをできるだけ小さく絞っておくことが望ましい。
【００２６】
デプレッション型ＮＭＯＳＦＥＴ４０は、出力電圧ＶＯＵＴの立ち上がりと共に減少するドレイン電流Ｉｄを生成し、これを起動時に増強すべき電流（本図ではドライバ３０の駆動電流Ｉｄｒｖ）に足し合わせる電流ブースターとして機能する。その接続関係について述べると、デプレッション型ＮＭＯＳＦＥＴ４０は、ドレインがドライバ３０の出力段（具体的には駆動電流Ｉｄｒｖを生成する電流源３２の出力端）に接続されており、ソースが出力電圧ＶＯＵＴの出力端に接続されており、ゲートが定電圧Ｖ１（本図では接地電圧０Ｖ）の印加端に接続されている。
【００２７】
以下では、デプレッション型ＮＭＯＳＦＥＴ４０の導入意義について詳細に説明する。
【００２８】
図２は、デプレッション型ＮＭＯＳＦＥＴ４０のＩｄ−Ｖｇｓ特性図である。図示のように、デプレッション型ＮＭＯＳＦＥＴ４０は、負のオンスレッショルド電圧（＝−Ｖｔｈ）を持っており、そのゲート・ソース間電圧Ｖｇｓ（＝Ｖ１−ＶＯＵＴ）が０Ｖであっても正のドレイン電流Ｉｄ（いわゆるドレイン飽和電流Ｉｄｓｓ）を流すことができる。
【００２９】
上記の特性に鑑み、デプレッション型ＮＭＯＳＦＥＴ４０を電流ブースターとして機能させるためには、出力電圧ＶＯＵＴの立ち上げ開始時点（ＶＯＵＴ＝０Ｖ）において、デプレッション型ＮＭＯＳＦＥＴ４０のゲート・ソース間電圧Ｖｇｓがオンスレッショルド電圧（＝−Ｖｔｈ）以上となるように、定電圧Ｖ１を適切な電圧値（例えばＶ１＝０Ｖ）に設定しておけばよいことが分かる。
【００３０】
図３は、第１実施形態（Ｖ１＝０Ｖ）における出力電圧ＶＯＵＴの立ち上げ挙動を示すタイムチャートである。なお、本図中の実線は電流ブースターありの挙動を示しており、小破線は電流ブースターなしの挙動（従来挙動）を示している。
【００３１】
時刻ｔ１において、リニア電源１が起動すると、出力電圧ＶＯＵＴが０Ｖ付近から立ち上がり始める。ここで、ＶＯＵＴ＝０Ｖであるときには、デプレッション型ＮＭＯＳＦＥＴ４０のゲート・ソース間電圧Ｖｇｓ（＝−ＶＯＵＴ）も０Ｖとなる。
【００３２】
ただし、先にも述べたように、デプレッション型ＮＭＯＳＦＥＴ４０は、負のオンスレッショルド電圧（＝−Ｖｔｈ）を持っており、そのゲート・ソース間電圧Ｖｇｓが０Ｖであっても、正のドレイン電流Ｉｄを流すことができる。
【００３３】
従って、リニア電源１の起動時には、ドライバ３０の出力段に流れる駆動電流を（Ｉｄｒｖ＋Ｉｄ）まで増強することができるので、ゲート信号Ｇ１０を素早く引き下げることが可能となり、延いては、出力電圧ＶＯＵＴの立ち上げを高速化することが可能となる。
【００３４】
特に、出力トランジスタ１０のゲート・ソース間に大きい寄生容量Ｃｇｓが付随している場合には、デプレッション型ＮＭＯＳＦＥＴ４０の導入が有効となる。
【００３５】
その後、出力電圧ＶＯＵＴが上昇し、時刻ｔ２において、デプレッション型ＮＭＯＳＦＥＴ４０のゲート・ソース間電圧Ｖｇｓ（＝−ＶＯＵＴ）がオンスレッショルド電圧（＝−Ｖｔｈ）よりも低くなると、デプレッション型ＮＭＯＳＦＥＴ４０がオフするので、ドレイン電流Ｉｄがゼロ値となる。その結果、時刻ｔ２以降、ドライバ３０の出力段には、電流源３２で生成される駆動電流Ｉｄｒｖのみが流れる状態となり、出力電圧ＶＯＵＴの上昇速度（＝実線の傾き）が従来挙動のそれ（＝小破線の傾き）と等しくなる。
【００３６】
なお、本図の例では、時刻ｔ１〜ｔ２に亘る電流ブースト動作により、リニア電源１の起動時間（＝出力電圧ＶＯＵＴが立ち上げ開始当初の初期値０Ｖから目標値Ｖｔａｒｇｅｔに到達するまでの所要時間）が、従来の「Ｔ１（＝ｔ４−ｔ１）」から「Ｔ２（＝ｔ３−ｔ１）」まで短縮されている。
【００３７】
このように、デプレッション型ＮＭＯＳＦＥＴ４０を用いて、リニア電源１の起動時にのみ電流ブースト動作を行う構成であれば、リニア電源１の定常動作時における消費電流を不必要に増大させることなく、リニア電源１の起動時間を短縮することが可能となる。
【００３８】
また、本実施形態のリニア電源１であれば、実績のある既存回路にデプレッション型ＮＭＯＳＦＥＴ４０を一つ追加するだけで、上記の電流ブースト動作を実現することができる、という点も大きなメリットであると言える。
【００３９】
＜第２実施形態＞
図４は、リニア電源の第２実施形態を示す図である。本実施形態のリニア電源１は、先出の第１実施形態（図１）をベースとしつつ、デプレッション型ＮＭＯＳＦＥＴ４０のゲートに正の定電圧Ｖ１（＞０Ｖ）を印加した構成とされている。
【００４０】
図５は、第２実施形態における出力電圧ＶＯＵＴの立ち上げ挙動を示すタイムチャートである。なお、本図中の実線は第２実施形態（Ｖ１＞０Ｖ）の挙動を示しており、大破線は第１実施形態（Ｖ１＝０Ｖ）の挙動を示しており、小破線は電流ブースターなしの挙動（従来挙動）を示している。
【００４１】
本実施形態のリニア電源１であれば、ＶＯＵＴ＞Ｖｔｈ＋Ｖ１となるまで、デプレッション型ＮＭＯＳＦＥＴ４０がオフしなくなる。すなわち、定電圧Ｖ１の電圧値に応じて、デプレッション型ＮＭＯＳＦＥＴ４０のオフタイミングを任意に調整することができる。
【００４２】
また、本実施形態のリニア電源１であれば、起動時におけるデプレッション型ＮＭＯＳＦＥＴ４０のゲート・ソース間電圧Ｖｇｓが正電圧（＞０Ｖ）となるので、電流ブースト動作時のドレイン電流Ｉｄが第１実施形態のそれよりも大きくなる（図２を参照）。従って、出力電圧ＶＯＵＴを第１実施形態よりも迅速に立ち上げることも可能となる。
【００４３】
なお、本図の例では、Ｖｔｈ＋Ｖ１＝Ｖｔａｒｇｅｔとなるように、定電圧Ｖ１の電圧値が設定されている。このような設定を行うことにより、出力電圧ＶＯＵＴがその目標値Ｖｔａｒｇｅｔに到達するまで、ドレイン電流Ｉｄを流し続けることができる。従って、第１実施形態（大破線）と異なり、出力電圧ＶＯＵＴの上昇途中で電流ブースト動作が終了しないので、電流ブースト動作の効果を最大限に享受することが可能となる。
【００４４】
特に、本図の例では、定電圧Ｖ１の最適化（Ｖ１＝Ｖｔａｒｇｅｔ−Ｖｔｈ）により、リニア電源１の起動時間が、第１実施形態の「Ｔ２（＝ｔ３−ｔ１）」から「Ｔ３（＝ｔ２−ｔ１）」までさらに短縮されている。
【００４５】
＜第３実施形態＞
図６は、リニア電源の第３実施形態を示す図である。本実施形態のリニア電源１は、先の第２実施形態（図４）をベースとしつつ、出力分圧部２０に抵抗２３（抵抗値：Ｒ３）を追加することにより、出力電圧ＶＯＵＴを分圧して生成される分圧電圧（＝ＶＯＵＴ×｛（Ｒ１＋Ｒ２）／（Ｒ１＋Ｒ２＋Ｒ３）｝）を正の定電圧Ｖ１として、デプレッション型ＮＭＯＳＦＥＴ４０のゲートに印加した構成とされている。
【００４６】
本構成を採用することにより、別途新たに電源を用意することなく、抵抗２３を一つ追加するだけで、デプレッション型ＮＭＯＳＦＥＴ４０のゲートに正の定電圧Ｖ１を印加することが可能となる。
【００４７】
なお、本実施形態のリニア電源１では、Ｖｇｓ＝−α×ＶＯＵＴ（ただし、分圧比α＝｛Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）｝）として表すことができる。
【００４８】
従って、α≦Ｖｔｈ／Ｖｔａｒｇｅｔを満たすように分圧比αを設定すると、ドレイン電流Ｉｄは、遅くとも出力電圧ＶＯＵＴが目標値Ｖｔａｒｇｅｔに到達するまでにゼロ値となる。従って、リニア電源１の定常動作時における消費電流を不要に増大せずに済む。
【００４９】
逆に、α＞Ｖｔｈ／Ｖｔａｒｇｅｔを満たすように分圧比αを設定すると、ドレイン電流Ｉｄは、出力電圧ＶＯＵＴが目標値Ｖｔａｒｇｅｔに到達した後も、ゼロ値とならずに流れ続ける。このように、リニア電源１の定常動作中にデプレッション型ＮＭＯＳＦＥＴ４０をフルオフさせる必要はなく、小さく絞られたドレイン電流Ｉｄを駆動電流Ｉｄｒｖに代えて（または駆動電流Ｉｄｒｖと共に）ドライバ３０の出力段に流し続けても構わない。本構成を採用すれば、必要に応じて電流源３２を割愛することができるので、リニア電源１の回路規模を縮小することが可能となる。
【００５０】
＜第４実施形態＞
図７は、リニア電源の第４実施形態を示す図である。本実施形態のリニア電源１は、先出の第１〜第３実施形態（図１、図４、図６）をベースとしつつ、ドライバ３０の電流ブースターとして機能するデプレッション型ＮＭＯＳＦＥＴ４０に代えて、出力トランジスタ１０と並列にデプレッション型ＮＭＯＳＦＥＴ５０を有する構成とされている。
【００５１】
デプレッション型ＮＭＯＳＦＥＴ５０は、出力電圧ＶＯＵＴの立ち上がりと共に減少するドレイン電流Ｉｄを生成し、これを出力電圧ＶＯＵＴの出力端に流し込むことにより、出力電圧ＶＯＵＴを直接的に持ち上げる出力ブースターとして機能する。その接続関係について述べると、デプレッション型ＮＭＯＳＦＥＴ５０は、ドレインが入力電圧ＶＩＮの入力端に接続されており、ソースが出力電圧ＶＯＵＴの出力端に接続されており、ゲートが定電圧Ｖ１（本図では接地電圧０Ｖ）の印加端に接続されている。
【００５２】
例えば、負荷２が軽い場合（＝負荷２が高インピーダンスであって負荷２に流れる電流が小さい場合）には、本実施形態で示したように、デプレッション型ＮＭＯＳＦＥＴ５０を用いて出力電圧ＶＯＵＴを直接的に持ち上げることも可能である。
【００５３】
なお、本実施形態では、第１〜第３実施形態のデプレッション型ＮＭＯＳＦＥＴ４０に代えてデプレッション型ＮＭＯＳＦＥＴ５０を設けた構成を例に挙げたが、デプレッション型ＮＭＯＳＦＥＴ４０及び５０の双方を設けても構わない。
【００５４】
＜車両への適用＞
図８は、車両Ｘの外観図である。本構成例の車両Ｘは、不図示のバッテリから電源電圧の供給を受けて動作する種々の電子機器Ｘ１１〜Ｘ１８を搭載している。なお、本図における電子機器Ｘ１１〜Ｘ１８の搭載位置は、図示の便宜上、実際とは異なる場合がある。
【００５５】
電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。
【００５６】
電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。
【００５７】
電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。
【００５８】
電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行う制動ユニットである。
【００５９】
電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。
【００６０】
電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、及び、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。
【００６１】
電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。
【００６２】
電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。
【００６３】
なお、先に説明したリニア電源１は、電子機器Ｘ１１〜Ｘ１８のいずれにも組み込むことが可能である。
【００６４】
＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【００６５】
本明細書中に開示されている発明は、車両関連機器、船舶関連機器、事務機器、ポータブル機器、ないしは、スマートフォンなどに利用することが可能である。
【符号の説明】
【００６６】
１    リニア電源
２    負荷
３    出力キャパシタ
１０    出力トランジスタ（ＰＭＯＳＦＥＴ）
２０    出力分圧部
２１、２２、２３    抵抗
３０    ドライバ
３１    ＰＭＯＳＦＥＴ
３２    電流源
４０、５０    デプレッション型ＮＭＯＳＦＥＴ
Ｘ    車両
Ｘ１１〜Ｘ１８    電子機器
【図１】
2018112962.tif 000003
【図２】
2018112962.tif 000004
【図３】
2018112962.tif 000005
【図４】
2018112962.tif 000006
【図５】
2018112962.tif 000007
【図６】
2018112962.tif 000008
【図７】
2018112962.tif 000009
【図８】
2018112962.tif 000010