(57)【要約】【課題】半導体チップにかかる応力を緩和し、隣接する接続端子同士が接触しないようにして、信頼性を向上させる。【解決手段】半導体装置を、外周部に設けられた第１接続端子１と、第１接続端子よりも内側に設けられ、第１接続端子よりも高さが高く、銅よりもヤング率が小さい材料からなり、第１接続端子よりも断面積が小さい第２接続端子２とを備えるものとする。【選択図】図１
2018195664.tif 000002
【特許請求の範囲】
【請求項１】
外周部に設けられた第１接続端子と、
前記第１接続端子よりも内側に設けられ、前記第１接続端子よりも高さが高く、銅よりもヤング率が小さい材料からなり、前記第１接続端子よりも断面積が小さい第２接続端子とを備えることを特徴とする半導体装置。
【請求項２】
前記第２接続端子は、複数の接続端子からなる接続端子群によって構成されることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記第２接続端子を複数備え、
前記複数の第２接続端子の間隔は、前記接続端子群に含まれる複数の接続端子の間隔よりも広いことを特徴とする、請求項２に記載の半導体装置。
【請求項４】
前記複数の第２接続端子は、前記第１接続端子と前記第２接続端子の高さの差の０．６倍よりも長い間隔で設けられており、
前記接続端子群に含まれる複数の接続端子は、前記第１接続端子と前記第２接続端子の高さの差の０．６倍よりも短い間隔で設けられていることを特徴とする、請求項３に記載の半導体装置。
【請求項５】
外周部に設けられた第１接続端子と、前記第１接続端子よりも内側に設けられ、複数のパッドからなるパッド群上に設けられた第２接続端子とを備える半導体チップと、
外周部に設けられた第３接続端子と、前記第３接続端子よりも内側に設けられた第４接続端子とを備える基板とを備え、
前記第２接続端子は、前記第４接続端子よりもヤング率が小さい材料からなり、
前記第１接続端子と前記第３接続端子が接合され、前記第２接続端子と前記第４接続端子が接合されていることを特徴とする半導体装置。
【請求項６】
前記第２接続端子を複数備え、
前記複数の第２接続端子のそれぞれが設けられた前記パッド群の間隔は、前記パッド群に含まれる複数のパッドの間隔よりも広いことを特徴とする、請求項５に記載の半導体装置。
【請求項７】
半導体チップの外周部に第１接続端子を形成するとともに、前記第１接続端子よりも内側に、前記第１接続端子よりも高さが高く、銅よりもヤング率が小さい材料からなり、前記第１接続端子よりも断面積が小さい第２接続端子を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項８】
基板の外周部に第３接続端子を形成するとともに、前記第３接続端子よりも内側に第４接続端子を形成する工程と、
前記第１接続端子が前記第３接続端子に接触するまで前記第２接続端子を前記第４接続端子に押し付けた状態で、前記第１接続端子と前記第３接続端子を接合し、前記第２接続端子と前記第４接続端子を接合する工程とを含むことを特徴とする、請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年の半導体チップの小型化にともない、半導体チップの接続端子の微細化が進展している。
微細な接続端子を用いた接続方法の１つとして、例えばＣｕ端子などの凸状端子同士を直接接合した実装構造がある。
このような凸状端子同士を接合させる構造では、高さの製造ばらつきによって接続不良や信頼性の低下につながる場合がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−２８１５６号公報
【特許文献２】特開２００５−３５３８５７号公報
【特許文献３】特開平９−１８１１２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、例えば図１３（Ａ）、図１３（Ｂ）に示すように、半導体チップ１００及び基板１０１の外周部に設けられる接続端子１０２、１０３の高さを低くし、圧力をかけることによって、すべての接続端子を確実に接合することが考えられる。
しかしながら、この方法では、接続時に半導体チップ１００にかかる応力、特に、半導体チップ１００の外周部よりも内側に設けられる接続端子１０４に集中する応力が大きくなり、信頼性の低下につながる。
【０００５】
そこで、この応力集中を緩和するために、例えば図１４（Ａ）、図１４（Ｂ）に示すように、半導体チップ１００の外周部よりも内側に設けられる接続端子１０４にヤング率の低い材料を用いることが考えられる。
しかしながら、この方法では、ヤング率の低い材料からなる接続端子１０４は、接続時に押しつぶされて側方へ広がってしまうため、接続端子１０４の狭ピッチ化が進むと隣接する接続端子同士が接触し、ショートするおそれがあり、信頼性の低下につながる。
【０００６】
この場合、例えば予めアンダーフィル等で接続端子同士が接触しないようにすることも考えられるが、アンダーフィルによって固められると接続端子が変形できず、半導体チップ１００にかかる応力を緩和することができない。
本発明は、半導体チップにかかる応力を緩和し、隣接する接続端子同士が接触しないようにして、信頼性を向上させることを目的とする。
【課題を解決するための手段】
【０００７】
１つの態様では、半導体装置は、外周部に設けられた第１接続端子と、第１接続端子よりも内側に設けられ、第１接続端子よりも高さが高く、銅よりもヤング率が小さい材料からなり、第１接続端子よりも断面積が小さい第２接続端子とを備える。
１つの態様では、半導体装置は、外周部に設けられた第１接続端子と、第１接続端子よりも内側に設けられ、複数のパッドからなるパッド群上に設けられた第２接続端子とを備える半導体チップと、外周部に設けられた第３接続端子と、第３接続端子よりも内側に設けられた第４接続端子とを備える基板とを備え、第２接続端子は、第４接続端子よりもヤング率が小さい材料からなり、第１接続端子と第３接続端子が接合され、第２接続端子と第４接続端子が接合されている。
【０００８】
１つの態様では、半導体装置の製造方法は、半導体チップの外周部に第１接続端子を形成するとともに、第１接続端子よりも内側に、第１接続端子よりも高さが高く、銅よりもヤング率が小さい材料からなり、第１接続端子よりも断面積が小さい第２接続端子を形成する工程を含む。
【発明の効果】
【０００９】
１つの側面として、半導体チップにかかる応力を緩和し、隣接する接続端子同士が接触しないようにして、信頼性を向上させることができるという効果を有する。
【図面の簡単な説明】
【００１０】
【図１】（Ａ）、（Ｂ）は、本実施形態にかかる半導体装置の構成を示す模式的断面図である。
【図２】（Ａ）、（Ｂ）は、本実施形態にかかる半導体装置の構成を示す模式的断面図である。
【図３】本実施形態にかかる半導体装置の構成を示す模式的断面図である。
【図４】本実施形態にかかる半導体装置の構成を示す模式的断面図である。
【図５】（Ａ）〜（Ｆ）は、本実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図６】（Ａ）〜（Ｄ）は、本実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図７】（Ａ）〜（Ｆ）は、本実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図８】（Ａ）〜（Ｄ）は、本実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図９】（Ａ）〜（Ｄ）は、本実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図１０】（Ａ）〜（Ｄ）は、本実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図１１】本実施形態にかかる半導体装置の製造方法及び半導体装置を説明するための模式的断面図である。
【図１２】本実施形態にかかる半導体装置の構成を示す模式的断面図である。
【図１３】（Ａ）、（Ｂ）は、本発明の課題を説明するための模式的断面図である。
【図１４】（Ａ）、（Ｂ）は、本発明の課題を説明するための模式的断面図である。
【発明を実施するための形態】
【００１１】
以下、図面により、本発明の実施の形態にかかる半導体装置及びその製造方法について、図１〜図１２を参照しながら説明する。
本実施形態にかかる半導体装置は、図１（Ａ）、図２（Ａ）に示すように、外周部に設けられた第１接続端子１と、第１接続端子１よりも内側に設けられ、第１接続端子１よりも高さが高く、銅よりもヤング率が小さい材料からなり、第１接続端子１よりも断面積が小さい第２接続端子２とを備える半導体チップ３である。なお、半導体チップ３を電子部品ともいう。また、端子の断面積とは、半導体チップ３あるいは基板４の主面に平行な面で端子を切った断面積をいう。
【００１２】
このように、本実施形態の半導体チップ３は、断面積の異なる接続端子（接続部）１、２を有し、断面積の広い接続端子（接続部；第１接続端子）１の高さよりも断面積の狭い接続端子（接続部；第２接続端子）２の高さが高くなっている。
これにより、図１（Ｂ）、図２（Ｂ）に示すように、すべての接続端子１、２が確実に接合されることで、製造ばらつきなどで生じる接続不良や信頼性の低下を抑制することができる。また、接合時に、断面積が小さく、高さが高い接続端子２が優先的に変形することで、半導体チップ３にかかる応力を緩和し、隣接する接続端子同士が接触しないようにして、信頼性を向上させることができる。
【００１３】
また、第２接続端子２は、銅よりもヤング率が小さい材料からなるため、半導体チップ３にかかる応力を緩和することが可能となる。
ここで、第１接続端子１は、例えば銅やＮｉなどの金属などによって構成される。また、第２接続端子２は、例えばＳｎ又はＩｎを主成分として含むはんだ（Ｓｎ、Ｉｎ又はこれらの合金）などによって構成される。ここで、Ｓｎ又はＩｎを主成分として含むはんだは、例えばＩｎＳｎはんだ、ＳｎＡｇはんだ、ＳｎＡｇＣｕはんだなどである。特に、ヤング率が低いという点で、Ｉｎを含むものであることが好ましい。これらの材料によって第１接続端子１及び第２接続端子２が構成される場合、第２接続端子２は、第１接続端子２よりもヤング率が小さい材料からなることになる。なお、第１接続端子１は、第２接続端子２と同様に、はんだなどによって構成しても良い。
【００１４】
ここで、第２接続端子２は、図１（Ａ）に示すように、複数の接続端子２Ａからなる接続端子群によって構成されることが好ましい。
この場合、複数の接続端子２Ａからなる接続端子群によって構成される１つの第２接続端子２は、図１（Ｂ）に示すように、基板（配線基板）４に設けられた１つの接続端子６に接続されることになる。
【００１５】
これにより、基板４に設けられた接続端子６に接合した場合に、接合断面積を確保することができ、また、位置合わせの際のマージンを広げることができる。
また、図１（Ａ）に示すように、第２接続端子２を複数備え、複数の第２接続端子２の間隔は、接続端子群に含まれる複数の接続端子２Ａの間隔よりも広いことが好ましい。
特に、図４に示すように、複数の第２接続端子２は、第１接続端子１と第２接続端子２の高さの差の０．６倍よりも長い間隔で設けられており、接続端子群に含まれる複数の接続端子２Ａは、第１接続端子１と第２接続端子２の高さの差の０．６倍よりも短い間隔で設けられていることが好ましい。つまり、断面積の狭い接続端子２（２Ａ）の間隔が、第１接続端子１と第２接続端子２の高さの差の０．６倍よりも短い間隔と０．６倍よりも長い間隔の２種類によって形成されていることが好ましい。
【００１６】
このように、第１接続端子１と第２接続端子２の高さの差をΔｈとした場合、複数の第２接続端子２の間隔を、Δｈの０．６倍よりも大きい間隔にすることによって、端子間で接触しにくくしている。また、第２接続端子２を構成する接続端子群に含まれる複数の接続端子２Ａの間隔を、Δｈの０．６倍以下の間隔にすることによって、良好な接続が得られるようにしている。ここで、０．６倍というのは高さ方向にΔｈ圧縮された場合、横方向に膨らむ倍率であるポアソン比０．３を端子間でとったものである。
【００１７】
つまり、図１（Ｂ）に示すように、基板４に設けられた接続端子６に接合した場合に、接続端子群を構成する複数の接続端子２Ａ同士が互いに接触することで良好な接続を確保しながら、隣接する第２接続端子２が接触してショートしてしまうのを防止することができる。
なお、図１、図２に示すように、基板４の外周部に設けられる第３接続端子５を、第３接続端子５よりも内側に設けられる第４接続端子６の高さよりも低くしているが、これに限られるものではなく、例えば図３に示すように、基板４の外周部に設けられる第３接続端子５の高さを、第３接続端子５よりも内側に設けられる第４接続端子６の高さと同じにしても良い。
【００１８】
上述のように構成される半導体装置の製造方法は、半導体チップ３の外周部に第１接続端子１を形成するとともに、第１接続端子１よりも内側に、第１接続端子１よりも高さが高く、銅よりもヤング率が小さい材料からなり、第１接続端子１よりも断面積が小さい第２接続端子２を形成する工程を含む（例えば図５〜図７参照）。
また、第２接続端子２を形成する工程において、複数の接続端子２Ａからなる接続端子群によって構成される第２接続端子２を形成するのが好ましい。
【００１９】
また、第２接続端子２を形成する工程において、接続端子群に含まれる複数の接続端子２Ａの間隔よりも間隔が広くなるように複数の第２接続端子２を形成することが好ましい。
また、第２接続端子２を形成する工程において、複数の第２接続端子２を、第１接続端子１と第２接続端子２の高さの差の０．６倍よりも長い間隔で形成し、接続端子群に含まれる複数の接続端子２Ａを、第１接続端子１と第２接続端子２の高さの差の０．６倍よりも短い間隔で形成することが好ましい。
【００２０】
具体的には、以下のようにして、半導体チップ３に第１接続端子１及び第２接続端子２を形成すれば良い。
ここでは、第２接続端子２として、複数の接続端子２Ａからなる接続端子群によって構成される第２接続端子２を形成する場合を例に挙げて説明する。
つまり、まず、図５（Ａ）に示すように、パッド（電極）を有する半導体チップ３上にレジスト膜７を形成する。
【００２１】
次に、図５（Ｂ）に示すように、レジスト膜７をパターニングすることで、第１接続端子１を形成するための開口部８を設ける。ここでは、半導体チップ１の外周部に大きな径（開口径）の開口部８を設ける。
次に、図５（Ｃ）に示すように、開口部８に、めっきによって、例えばＣｕやＮｉなどの金属からなる第１接続端子（金属端子）１を形成する。これにより、半導体チップ３の外周部に大きな径の第１接続端子１が形成される。
【００２２】
次に、図５（Ｄ）に示すように、レジスト膜９を形成し、パターニングすることで、第２接続端子２を形成するための開口部１０を設ける。ここでは、半導体チップ３の外周部よりも内側に小さな径の複数の開口部１０を設ける。
次に、図５（Ｅ）に示すように、開口部１０に、めっきによって、例えばＳｎ又はＩｎを主成分として含むはんだ（例えばＩｎＳｎはんだ、ＳｎＡｇはんだ、ＳｎＡｇＣｕはんだなど）からなる第２接続端子２を形成する。
【００２３】
その後、レジスト膜を除去することで、図５（Ｆ）に示すように、半導体チップ３の外周部に第１接続端子１が形成され、それよりも内側に第２接続端子２が形成される。
つまり、半導体チップ３の外周部に高さが低く、かつ、径が大きい第１接続端子１が形成され、それよりも内側に高さが高く、かつ、径が小さく、銅（又は第１接続端子）よりもヤング率が小さい第２接続端子２が形成される。ここでは、第２接続端子２として、複数の接続端子２Ａからなる接続端子群によって構成される第２接続端子２が形成される。
【００２４】
なお、第１接続端子１を、第２接続端子２と同様に、はんだなどによって構成する場合は、以下のようにして、半導体チップ３に第１接続端子１及び第２接続端子２を形成すれば良い。
つまり、まず、図６（Ａ）に示すように、パッド（電極）を有する半導体チップ３上にレジスト膜１１を形成する。
【００２５】
次に、図６（Ｂ）に示すように、レジスト膜１１をパターニングすることで、第１接続端子１及び第２接続端子２を形成するための開口部１２、１３を設ける。ここでは、少なくとも２種類以上の径（開口径）の開口部１２、１３を設ける。つまり、半導体チップ３の外周部に大きな径の開口部１２を設けるとともに、それよりも内側に小さな径の複数の開口部１３を設ける。
【００２６】
次に、図６（Ｃ）に示すように、開口部１２、１３に、めっきによって、例えばＳｎ又はＩｎを主成分として含むはんだ（例えばＩｎＳｎはんだ、ＳｎＡｇはんだ、ＳｎＡｇＣｕはんだなど）からなる第１接続端子１及び第２接続端子２（金属端子）を形成する。
その後、レジスト膜１１を除去することで、図６（Ｄ）に示すように、半導体チップ３の外周部に第１接続端子１が形成され、それよりも内側に第２接続端子２が形成される。
【００２７】
つまり、上述のように、開口部１２、１３の開口径を調整することで、めっきを行なう際に、開口径の大きいところでは電流密度が小さくなるため、半導体チップ３の外周部に高さが低く、かつ、径が大きい第１接続端子１が形成され、それよりも内側に高さが高く、かつ、径が小さい第２接続端子２が形成される。ここでは、第２接続端子２として、銅よりもヤング率が小さく、複数の接続端子２Ａからなる接続端子群によって構成される第２接続端子２が形成される。
【００２８】
このほか、第１接続端子１を、第２接続端子２と同様に、はんだなどによって構成する場合、以下のようにして、半導体チップ３に第１接続端子１及び第２接続端子２を形成することもできる。
つまり、まず、図７（Ａ）に示すように、パッド（電極）を有する半導体チップ３上にレジスト膜１４を形成する。
【００２９】
次に、図７（Ｂ）に示すように、レジスト膜１４をパターニングすることで、第１接続端子１及び第２接続端子２の下側部分２Ｘを形成するための開口部１５、１６を設ける。ここでは、半導体チップ３の外周部に大きな径の開口部１５を設けるとともに、それよりも内側に小さな径の複数の開口部１６を設ける。
次に、図７（Ｃ）に示すように、開口部１５、１６に、めっきによって、例えばＳｎ又はＩｎを主成分として含むはんだ（例えばＩｎＳｎはんだ、ＳｎＡｇはんだ、ＳｎＡｇＣｕはんだなど）からなる第１接続端子１及び第２接続端子２の下側部分２Ｘを形成する。
【００３０】
次に、図７（Ｄ）に示すように、レジスト膜１７を形成し、パターニングすることで、第２接続端子２の上側部分２Ｙを形成するための開口部１８を設ける。ここでは、半導体チップ３の外周部よりも内側に小さな径の複数の開口部１８を設ける。
次に、図７（Ｅ）に示すように、開口部１８に、めっきによって、例えばＳｎ又はＩｎを主成分として含むはんだ（例えばＩｎＳｎはんだ、ＳｎＡｇはんだ、ＳｎＡｇＣｕはんだなど）からなる第２接続端子２の上側部分２Ｙを形成する。
【００３１】
その後、レジスト膜１４、１７を除去することで、図７（Ｆ）に示すように、半導体チップ３の外周部に第１接続端子１が形成され、それよりも内側に第２接続端子２が形成される。
つまり、半導体チップ３の外周部に高さが低く、かつ、径が大きい第１接続端子１が形成され、それよりも内側に高さが高く、かつ、径が小さい第２接続端子２が形成される。ここでは、第２接続端子２として、銅よりもヤング率が小さく、複数の接続端子２Ａからなる接続端子群によって構成される第２接続端子２が形成される。
【００３２】
ところで、本実施形態にかかる半導体装置は、外周部に設けられた第１接続端子１と、第１接続端子１よりも内側に設けられ、複数のパッド２０からなるパッド群上に設けられた第２接続端子２とを備える半導体チップ３と、外周部に設けられた第３接続端子５と、第３接続端子５よりも内側に設けられた第４接続端子６とを備える基板（配線基板）４とを備え、第２接続端子２は、第４接続端子６よりもヤング率が小さい材料からなり、第１接続端子１と第３接続端子５が接合され、第２接続端子２と第４接続端子６が接合されているものである場合もある［例えば図１（Ｂ）、図２（Ｂ）、図１２参照］。
【００３３】
これにより、すべての接続端子が確実に接合されることで、製造ばらつきなどで生じる接続不良や信頼性の低下を抑制することができる。また、接合時に、断面積が小さく、高さが高い接続端子２が優先的に変形することで、半導体チップ３にかかる応力を緩和し、隣接する接続端子同士が接触しないようにして、信頼性を向上させることができる。
また、上述したように、第２接続端子２は、銅よりもヤング率が小さい材料からなるため、半導体チップ３にかかる応力を緩和することが可能となる。
【００３４】
また、第２接続端子２は、第４接続端子６よりもヤング率が小さい。ここで、第４接続端子６は、例えば銅やＮｉなどの金属によって構成される。なお、ここでは、第３接続端子５も、例えば銅やＮｉなどの金属によって構成される。
このように、ヤング率が低い第２接続端子２と、ヤング率が第２接続端子２よりも高い第４接続端子６とが接合されるようにすることで、第２接続端子２に応力が吸収されやすい構造となり、信頼性が高くなる。
【００３５】
また、上述したように、第１接続端子１を、例えば銅やＮｉなどの金属によって構成することで、接合時に、銅よりもヤング率が小さい材料からなる第２接続端子２が押しつぶされた場合に、確実に位置合わせを行なうことが可能となる。なお、第１接続端子１、第３接続端子５を、位置合わせ用接続端子ともいう。
また、半導体チップ３に、第２接続端子２として、複数の接続端子２Ａからなる接続端子群によって構成される第２接続端子２を形成し、複数の接続端子２Ａからなる接続端子群は、複数のパッド２０からなるパッド群上に設けられるため、半導体チップ３と基板４を接合した半導体装置では、複数のパッド２０からなるパッド群上に設けられた第２接続端子２を備えるものとなる（例えば図１２参照）。
【００３６】
また、半導体チップ３を、複数の第２接続端子２を備え、複数の第２接続端子２の間隔を、接続端子群に含まれる複数の接続端子２Ａの間隔よりも広くしたものとして、半導体チップ３と基板４を接合した半導体装置では、第２接続端子２を複数備え、複数の第２接続端子２のそれぞれが設けられたパッド群の間隔は、パッド群に含まれる複数のパッド２０の間隔よりも広いものとなる（例えば図１２参照）。
【００３７】
上述のように構成される半導体装置の製造方法は、上述の半導体装置の製造方法において、さらに、基板４の外周部に第３接続端子５を形成するとともに、第３接続端子５よりも内側に第４接続端子６を形成する工程と、第１接続端子１が第３接続端子５に接触するまで第２接続端子２を第４接続端子６に押し付けた状態で、第１接続端子１と第３接続端子５を接合し、第２接続端子２と第４接続端子６を接合する工程とを含むものとすれば良い。
【００３８】
なお、接合前の基板４において、第４接続端子６は、第３接続端子５よりも高さを高くするのが好ましい。これにより、すべての接続端子が確実に接合されることで、製造ばらつきなどで生じる接続不良や信頼性の低下を抑制することができる。
ここでは、第２接続端子２と第４接続端子６の高さの和は、第１接続端子１と第３接続端子５の高さの和よりも大きくしている。
【００３９】
具体的には、以下のようにして、基板（配線基板）４に第３接続端子５及び第４接続端子６を形成すれば良い。
ここでは、第３接続端子５と第４接続端子６の高さ及び径が同じ場合を例に挙げて説明する。
つまり、まず、図８（Ａ）に示すように、基板４上にレジスト膜１９を形成する。
【００４０】
次に、図８（Ｂ）に示すように、レジスト膜１９をパターニングすることで開口部２１を設ける。
ここでは、基板４の外周部及びそれよりも内側に等しい径の開口部２１を設ける。
次に、図８（Ｃ）に示すように、これらの開口部２１に、めっきによって、例えばＣｕやＮｉなどの金属からなる第３接続端子５及び第４接続端子６（金属端子）を形成する。
【００４１】
その後、レジスト膜１９を除去することで、図８（Ｄ）に示すように、基板４に、同じ高さ及び同じ径の第３接続端子５及び第４接続端子６が形成される。
なお、これに限られるものではなく、基板４の外周部に設けられる第３接続端子５よりも、それよりも内側に設けられる第４接続端子６の高さを高くしても良い。また、基板４の外周部に設けられる第３接続端子５よりも、それよりも内側に設けられる第４接続端子６の径を小さくしても良い。
【００４２】
この場合、以下のようにして、基板４に第３接続端子５及び第４接続端子６を形成すれば良い。
つまり、まず、図９（Ａ）に示すように、基板４上にレジスト膜２２を形成する。
次に、図９（Ｂ）に示すように、レジスト膜２２をパターニングすることで開口部２３、２４を設ける。
【００４３】
ここでは、基板４の外周部に大きい径（開口径）の開口部２３を設け、それよりも内側に小さい径の開口部２４を設ける。
次に、図９（Ｃ）に示すように、これらの開口部２３、２４に、めっきによって、例えばＣｕやＮｉなどの金属からなる第３接続端子５及び第４接続端子６（金属端子）を形成する。
【００４４】
その後、レジスト膜２２を除去することで、図９（Ｄ）に示すように、基板４に、異なる高さ及び異なる径の第３接続端子５及び第４接続端子６が形成される。
つまり、上述のように、開口部２３、２４の開口径を調整することで、めっきを行なう際に、開口径の大きいところでは電流密度が小さくなるため、基板４の外周部に高さが低く、かつ、径が大きい第３接続端子５が形成され、それよりも内側に高さが高く、かつ、径が小さい第４接続端子６が形成される。
【００４５】
ところで、第１接続端子１と第３接続端子５を接合し、第２接続端子２と第４接続端子６を接合する工程において、第１接続端子１が第３接続端子５に接触するまで第２接続端子２を第４接続端子６に押し付けた状態で、第２接続端子２を構成する材料の融点よりも低い温度で加熱し、電流を流して、第２接続端子２と第４接続端子６を接合することが好ましい。
【００４６】
具体的には、以下のようにして接合すれば良い。
つまり、まず、図１０（Ａ）に示すように、上述のようにして第１接続端子１及び第２接続端子２が形成された半導体チップ３と、上述のようにして第３接続端子５及び第４接続端子６が形成された基板４を対向させる。
次に、図１０（Ｂ）に示すように、半導体チップ３の径が小さく、かつ、高さが高い第２接続端子２を基板４の第４接続端子６に接触させ、図１０（Ｃ）に示すように、半導体チップ３の径が大きく、かつ、高さが低い第１接続端子１が第３接続端子５に接触するまで第２接続端子２を第４接続端子６に押し付ける。
【００４７】
この状態で、図１０（Ｄ）に示すように、他の接続端子１、５、６よりも低融点である第２接続端子２を構成する材料の融点よりも低い温度で加熱し、端子部に電流を流す。これにより、接触抵抗の高い微細端子部（接続端子群からなる第２接続端子２と第４接続端子６が接合される部分）の接点で発熱し、部分的に溶融し、接合されることになる。
ここで、例えば、第２接続端子２を構成する金属がＩｎＳｎ共晶合金の場合、加熱温度は約１００℃、電流密度は約１５ｋＡ／ｃｍ２以下とすれば良い。これは、約１５ｋＡ／ｃｍ２よりも大きい電流が流れると、高融点の接続端子である例えばＣｕからなる他の接続端子１、５、６がエレクトロマイグレーションする可能性が高くなり、接合後の信頼性が低下してしまうおそれがあるからである。
【００４８】
なお、第１接続端子１と第３接続端子５は、互いに押し付けられ、圧力を加えられることで、接合される。
ところで、第１接続端子１と第３接続端子５を接合し、第２接続端子２と第４接続端子６を接合する工程において、第１接続端子１が第３接続端子５に接触するまで第２接続端子２を第４接続端子６に押し付けた状態で、第２接続端子２を構成する材料の融点以上の温度で加熱して、第２接続端子２と第４接続端子６を接合することが好ましい。
【００４９】
このように、第２接続端子２を構成する材料の融点以上に加熱し、溶融させることで、より接続性を良好なものにでき、電気抵抗の低い接合部を実現することができる。
また、このようにして第２接続端子２を構成する材料を溶融させて接合する場合、半導体チップ３に、第２接続端子２として、複数の接続端子２Ａからなる接続端子群によって構成される第２接続端子２を形成すると、複数の接続端子２Ａからなる接続端子群は、複数のパッド２０からなるパッド群上に設けられることになるため、半導体チップ３と基板４を接合した半導体装置では、複数のパッド２０からなるパッド群上に設けられた第２接続端子２を備えるものとなる（例えば図１２参照）。
【００５０】
また、半導体チップ３を、複数の第２接続端子２を備え、複数の第２接続端子２の間隔を、接続端子群に含まれる複数の接続端子２Ａの間隔よりも広くしたものとすると、半導体チップ３と基板４を接合した半導体装置では、第２接続端子２を複数備え、複数の第２接続端子２のそれぞれが設けられたパッド群の間隔は、パッド群に含まれる複数のパッド２０の間隔よりも広いものとなる（例えば図１２参照）。
【００５１】
ここで、接合前の第１接続端子１と第２接続端子２の高さの差をΔｈとした場合、複数の第２接続端子２の間隔を、Δｈの０．６倍よりも大きい間隔にすることによって、端子間で接触しにくくなるため、このようにした場合、接合後の複数の第２接続端子２のそれぞれに設けられたパッド群の間隔は、Δｈの０．６倍よりも大きい間隔となる。また、第２接続端子２を構成する接続端子群に含まれる複数の接続端子２Ａの間隔を、Δｈの０．６倍以下の間隔にすることによって、良好な接続が得られるため、このようにした場合、接合後のパッド群に含まれる複数のパッド２０の間隔は、Δｈの０．６倍以下の間隔となる（例えば図１２参照）。
【００５２】
具体的には、以下のようにして接合すれば良い。
つまり、まず、上述のようにして第１接続端子１及び第２接続端子２が形成された半導体チップ３と、上述のようにして第３接続端子５及び第４接続端子６が形成された基板４を対向させる［図１０（Ａ）参照］。
次に、半導体チップ３の径が小さく、かつ、高さが高い第２接続端子２を基板４の第４接続端子６に接触させ［図１０（Ｂ）参照］、半導体チップ３の径が大きく、かつ、高さが低い第１接続端子１が第３接続端子５に接触するまで第２接続端子２を第４接続端子６に押し付ける［図１０（Ｃ）参照］。
【００５３】
この状態で、図１１に示すように、他の接続端子１、５、６よりも低融点である第２接続端子２を構成する材料の融点以上の温度で加熱し、溶融させて、第２接続端子２と第４接続端子６を接合する。これにより、微細な端子、即ち、第２接続端子２を構成する接続端子群の複数の接続端子２Ａの間に存在する隙間が埋められることになり、より電気抵抗の低い接合部を実現することができる。
【００５４】
したがって、本実施形態にかかる半導体装置及びその製造方法は、半導体チップ３にかかる応力を緩和し、隣接する接続端子同士が接触しないようにして、信頼性を向上させることができるという効果を有する。
特に、上述のように、高さの高い接続端子２の断面積を、高さの低い接続端子１の断面積よりも小さくし、対向する接続端子以下のヤング率の材料を用いて押し当てられた構造とする（例えば図１、図２参照）。また、端子径の小さい接続端子群を、対向する１つの接続端子に対して接触させ、加圧することによって製造する。これにより、接合時に半導体チップ３にかかる応力を緩和することができ、かつ、隣接する接続端子同士が接触することのない構造を実現することができる（例えば図１、図２参照）。さらに、この構造によって、端子径が小さく、ヤング率が小さい接続端子２が、緩衝材の役割を果たすことになり、製造後も半導体チップ３にかかる応力を緩和することができる。
【００５５】
また、上述のような構造によって、製造ばらつきによらず、良好な接続が達成される。また、高精度な高さ合わせを必要としないプロセスで製造可能である。さらに、半導体チップ３側の接続端子２のヤング率が低く、基板４側の接続端子６よりも断面積が小さいため、変形しやすいという特徴を持つことによって、半導体チップ３にかかる応力を緩和することができ、製造後も信頼性の高い接合部を実現することができる。
【００５６】
なお、本発明は、上述した実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の実施形態に関し、更に、付記を開示する。
（付記１）
外周部に設けられた第１接続端子と、
前記第１接続端子よりも内側に設けられ、前記第１接続端子よりも高さが高く、銅よりもヤング率が小さい材料からなり、前記第１接続端子よりも断面積が小さい第２接続端子とを備えることを特徴とする半導体装置。
【００５７】
（付記２）
前記第２接続端子は、複数の接続端子からなる接続端子群によって構成されることを特徴とする、付記１に記載の半導体装置。
（付記３）
前記第２接続端子を複数備え、
前記複数の第２接続端子の間隔は、前記接続端子群に含まれる複数の接続端子の間隔よりも広いことを特徴とする、付記２に記載の半導体装置。
【００５８】
（付記４）
前記複数の第２接続端子は、前記第１接続端子と前記第２接続端子の高さの差の０．６倍よりも長い間隔で設けられており、
前記接続端子群に含まれる複数の接続端子は、前記第１接続端子と前記第２接続端子の高さの差の０．６倍よりも短い間隔で設けられていることを特徴とする、付記３に記載の半導体装置。
【００５９】
（付記５）
外周部に設けられた第１接続端子と、前記第１接続端子よりも内側に設けられ、複数のパッドからなるパッド群上に設けられた第２接続端子とを備える半導体チップと、
外周部に設けられた第３接続端子と、前記第３接続端子よりも内側に設けられた第４接続端子とを備える基板とを備え、
前記第２接続端子は、前記第４接続端子よりもヤング率が小さい材料からなり、
前記第１接続端子と前記第３接続端子が接合され、前記第２接続端子と前記第４接続端子が接合されていることを特徴とする半導体装置。
【００６０】
（付記６）
前記第２接続端子を複数備え、
前記複数の第２接続端子のそれぞれが設けられた前記パッド群の間隔は、前記パッド群に含まれる複数のパッドの間隔よりも広いことを特徴とする、付記５に記載の半導体装置。
【００６１】
（付記７）
半導体チップの外周部に第１接続端子を形成するとともに、前記第１接続端子よりも内側に、前記第１接続端子よりも高さが高く、銅よりもヤング率が小さい材料からなり、前記第１接続端子よりも断面積が小さい第２接続端子を形成する工程を含むことを特徴とする半導体装置の製造方法。
【００６２】
（付記８）
前記第２接続端子を形成する工程において、複数の接続端子からなる接続端子群によって構成される第２接続端子を形成することを特徴とする、付記７に記載の半導体装置の製造方法。
（付記９）
前記第２接続端子を形成する工程において、前記接続端子群に含まれる複数の接続端子の間隔よりも間隔が広くなるように複数の第２接続端子を形成することを特徴とする、付記８に記載の半導体装置の製造方法。
【００６３】
（付記１０）
前記第２接続端子を形成する工程において、
前記複数の第２接続端子を、前記第１接続端子と前記第２接続端子の高さの差の０．６倍よりも長い間隔で形成し、
前記接続端子群に含まれる複数の接続端子を、前記第１接続端子と前記第２接続端子の高さの差の０．６倍よりも短い間隔で形成することを特徴とする、付記９に記載の半導体装置の製造方法。
【００６４】
（付記１１）
基板の外周部に第３接続端子を形成するとともに、前記第３接続端子よりも内側に第４接続端子を形成する工程と、
前記第１接続端子が前記第３接続端子に接触するまで前記第２接続端子を前記第４接続端子に押し付けた状態で、前記第１接続端子と前記第３接続端子を接合し、前記第２接続端子と前記第４接続端子を接合する工程とを含むことを特徴とする、付記７〜１０のいずれか１項に記載の半導体装置の製造方法。
【００６５】
（付記１２）
前記第１接続端子と前記第３接続端子を接合し、前記第２接続端子と前記第４接続端子を接合する工程において、前記第１接続端子が前記第３接続端子に接触するまで前記第２接続端子を前記第４接続端子に押し付けた状態で、前記第２接続端子を構成する材料の融点よりも低い温度で加熱し、電流を流して、前記第２接続端子と前記第４接続端子を接合することを特徴とする、付記１１に記載の半導体装置の製造方法。
【００６６】
（付記１３）
前記第１接続端子と前記第３接続端子を接合し、前記第２接続端子と前記第４接続端子を接合する工程において、前記第１接続端子が前記第３接続端子に接触するまで前記第２接続端子を前記第４接続端子に押し付けた状態で、前記第２接続端子を構成する材料の融点以上の温度で加熱して、前記第２接続端子と前記第４接続端子を接合することを特徴とする、付記１１に記載の半導体装置の製造方法。
【符号の説明】
【００６７】
１  第１接続端子
２  第２接続端子
２Ａ  複数の接続端子
３  半導体チップ
４  基板（配線基板）
５  第３接続端子
６  第４接続端子
７  レジスト膜
８  開口部
９  レジスト膜
１０  開口部
１１  レジスト膜
１２、１３  開口部
１４  レジスト膜
１５、１６  開口部
１７  レジスト膜
１８  開口部
１９  レジスト膜
２０  パッド
２１  開口部
２２  レジスト膜
２３、２４  開口部
【図１】
2018195664.tif 000003
【図２】
2018195664.tif 000004
【図３】
2018195664.tif 000005
【図４】
2018195664.tif 000006
【図５】
2018195664.tif 000007
【図６】
2018195664.tif 000008
【図７】
2018195664.tif 000009
【図８】
2018195664.tif 000010
【図９】
2018195664.tif 000011
【図１０】
2018195664.tif 000012
【図１１】
2018195664.tif 000013
【図１２】
2018195664.tif 000014
【図１３】
2018195664.tif 000015
【図１４】
2018195664.tif 000016