(57)【要約】【課題】一つの実施形態は、長波長の光も感度良く検知することが可能で、コストが抑制された受光装置を提供することを目的とする。【解決手段】一つの実施形態によれば、受光装置は、シリコン半導体基板の主表面に選択的に形成された、シリコンで構成される第１の光電変換素子を有する。前記シリコン半導体基板の前記主表面に選択的に形成された、前記シリコンよりも小さいバンドギャップを有する半導体材料を含んで構成される第２の光電変換素子を有する。前記第１の光電変換素子に一端が電気的に接続される第１のクエンチング抵抗を有する。前記第２の光電変換素子に一端が電気的に接続される第２のクエンチング抵抗を有する。前記第１のクエンチング抵抗と前記第２のクエンチング抵抗の夫々の他端に電気的に接続される第１の電極配線を有する。前記シリコン半導体基板に電気的に接続される第２の電極配線を有する。【選択図】図１
2018032810.tif 000002
【特許請求の範囲】
【請求項１】
シリコン半導体基板の主表面に選択的に形成された、シリコンで構成される第１の光電変換素子と、
前記シリコン半導体基板の前記主表面に選択的に形成された、前記シリコンよりも小さいバンドギャップを有する半導体材料を含んで構成される第２の光電変換素子と、
前記第１の光電変換素子に一端が電気的に接続され、フォトンが入射し電子雪崩が発生した場合に前記第１の光電変換素子の増倍作用を終息させる作用を有する第１の抵抗と、
前記第２の光電変換素子に一端が電気的に接続され、フォトンが入射し電子雪崩が発生した場合に前記第２の光電変換素子の増倍作用を終息させる作用を有する第２の抵抗と、
前記第１の抵抗と前記第２の抵抗の夫々の他端に電気的に接続される第１の電極配線と、
前記シリコン半導体基板に電気的に接続される第２の電極配線と、
を具備することを特徴とする受光装置。
【請求項２】
前記第１の光電変換素子と前記第２の光電変換素子は前記シリコン半導体基板の前記主表面にマトリクス状に複数形成されることを特徴とする請求項１に記載の受光装置。
【請求項３】
前記シリコン半導体基板の前記主表面に形成される複数の第１の光電変換素子と第２の光電変換素子が、前記シリコン半導体基板の前記主表面の第１の方向と前記第１の方向に直交する第２の方向に沿って交互に形成される領域を有することを特徴とする請求項２に記載の受光装置。
【請求項４】
前記シリコンよりも小さいバンドギャップを有する半導体材料はゲルマニウムを含むことを特徴とする請求項１から３のいずれか一項に記載の受光装置。
【請求項５】
前記シリコンよりも小さいバンドギャップを有する半導体材料を含んで構成される第２の光電変換素子は前記シリコン半導体基板の前記主表面に形成される前記シリコンよりも小さいバンドギャップを有する半導体材料で構成される半導体層を有し、前記半導体層は、エピタキシャル成長により前記シリコン半導体基板の前記主表面に形成されることを特徴とする請求項１から４のいずれか一項に記載の受光装置。
【請求項６】
シリコン半導体基板と、
前記シリコン半導体基板の主表面に選択的に形成される、シリコンで構成されるＰＮ接合を有する複数の光電変換素子と、
前記シリコン半導体基板の主表面に選択的に形成される、前記シリコンよりも小さいバンドギャップを有する半導体材料を含んで構成されるＰＮ接合を有する複数の光電変換素子と、
前記シリコンで構成される複数の光電変換素子の一方の導電型領域に電気的に接続される第１の電極と、
前記シリコンよりも小さいバンドギャップを有する半導体材料を含んで構成される複数の光電変換素子の一方の導電型領域に電気的に接続される第２の電極と、
前記シリコン半導体基板に形成され、前記シリコンで構成されるＰＮ接合を有する複数の光電変換素子とシリコンよりも小さいバンドギャップを有する半導体材料を含んで構成されるＰＮ接合を有する複数の光電変換素子の他方の導電型領域に電気的に接続される共通電極と、
を具備することを特徴とする受光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、受光装置に関する。
【背景技術】
【０００２】
従来、クエンチング抵抗とアパランシェフォトダイオード（ＡＰＤ）の直列接続を並列に接続し、入射したフォトンの個数を計測する受光装置の技術が開示されている。ＡＰＤがシリコン（Ｓｉ）で構成されることからＳｉＰＭ（Ｓｉｌｉｃｏｎ  Ｐｈｏｔｏｍｕｌｔｉｐｌｉｅｒｉｓ）と呼ばれる。
【０００３】
光源としてレーザーダイオード（ＬＤ）を使用し、測定対象物からの反射光を検知してその測定対象物との間の距離を測定する自動運転システムにＳｉＰＭを採用することが期待されている。しかし、シリコンで構成したＡＰＤは、長波長の光に対する感度特性に限界が有る。長波長の光を検知する為に、化合物半導体で受光装置を構成した場合には、コストが高くなる。コストを抑制しつつ、長波長の光も感度良く検出できる受光装置が望まれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−６２９９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一つの実施形態は、長波長の光も感度良く検知することが可能で、コストが抑制された受光装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
一つの実施形態によれば、受光装置は、シリコン半導体基板の主表面に選択的に形成された、シリコンで構成される第１の光電変換素子を有する。前記シリコン半導体基板の前記主表面に選択的に形成された、前記シリコンよりも小さいバンドギャップを有する半導体材料を含んで構成される第２の光電変換素子を有する。前記第１の光電変換素子に一端が電気的に接続される第１のクエンチング抵抗を有する。前記第２の光電変換素子に一端が電気的に接続される第２のクエンチング抵抗を有する。前記第１のクエンチング抵抗と前記第２のクエンチング抵抗の夫々の他端に電気的に接続される第１の電極配線を有する。前記シリコン半導体基板に電気的に接続される第２の電極配線を有する。
【図面の簡単な説明】
【０００７】
【図１】図１は、第１の実施形態に係る受光装置を模式的に示す平面図である。
【図２】図２は、第１の実施形態の受光装置の断面構造を模式的に示す図である。
【図３】図３は、第１の実施形態の受光装置の等価回路を示す図である。
【図４】図４は、第１の実施形態の受光装置の感度特性を説明する為の図である。
【図５】図５は、第２の実施形態の受光装置を模式的に示す平面図である。
【図６】図６は、第２の実施形態の受光装置の等価回路を示す図である。
【図７】図７は、第２の実施形態の受光装置の感度特性を説明する為の図である。
【図８】図８は、第２の実施形態の受光装置を用いた光検出システムの構成を示す図である。
【図９】図９は、実施形態に係る受光装置の製造方法を説明する為の図である。
【発明を実施するための形態】
【０００８】
以下に添付図面を参照して、実施形態にかかる受光装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００９】
（第１の実施形態）
図１は、第１の実施形態に係る受光置を模式的に示す平面図である。本実施形態の受光装置は、シリコン半導体基板（図示せず）の主表面に選択的に形成された、フォトンを検出する光電変換素子１０〜１３を有する。フォトンを検知すると、光電変換素子１０〜１３はその増幅作用により検出信号を出力する。光電変換素子１０〜１３は、シリコン半導体基板のＸＹ平面にマトリクス状に選択的に形成される。光電変換素子１２、１３は、Ｓｉで構成される。また、光電変換素子１０、１１は、Ｓｉよりも小さいバンドギャップを有する半導体材料である、例えば、ゲルマニウム（Ｇｅ）で構成される。光電変換素子のＰＮ接合を構成するアノード領域とカソード領域（図示せず）は、ＳｉあるいはＧｅで構成される。
【００１０】
図１では、ＳｉあるいはＧｅで構成される光電変換素子が千鳥状に配置されている。すなわち、Ｘ軸方向およびＹ軸方向にＧｅ光電変換素子１０、１１とＳｉ光電変換素子１２、１３が交互に配置される。
【００１１】
光電変換素子１０〜１３は、ガイガーモードで動作するＡＰＤである。ガイガーモードにおいては、各ＡＰＤのアノードとカソード間にブレークダウン電圧よりも高い逆バイアス電圧が印加される。
【００１２】
各光電変換素子１０〜１３には、クエンチング抵抗２０〜２３が接続される。すなわち、クエンチング抵抗２０は、一端が配線３０を介して光電変換素子１０のアノードに電気的に接続され、他端がアノード配線４０に接続される。クエンチング抵抗２０〜２３は、フォトンがＡＰＤに入射し電子雪崩が発生した場合に、その電圧降下によってＡＰＤの増倍作用を終息させる作用を有する。クエンチング抵抗２０〜２３の抵抗値は、例えば、数百ｋΩ程度に設定する。クエンチング抵抗２０〜２３は、例えば、多結晶シリコンにより形成する。
【００１３】
図２は、第１の実施形態の受光装置の断面構造を模式的に示す図であり、図１のＩ―Ｉにおける断面構造を模式的に示す。シリコン半導体基盤１は、主表面（一方の面）に光電変換素子が形成され、裏面（他方の面）にカソード配線５０が形成される。Ｇｅ光電変換素子１０は、シリコン半導体基板１の主表面に選択的に形成されたＮ型Ｇｅエピタキシャル層２１０を有する。Ｇｅエピタキシャル層２１０は、Ｐ型Ｇｅ領域２１１を有する。Ｇｅエピタキシャル層２１０とＧｅ領域２１１は、光電変換素子１０のＰＮ接合を構成する。
【００１４】
Ｓｉ光電変換素子１２は、シリコン半導体基板１の主表面に選択的に形成されたＮ型Ｓｉエピタキシャル層２１２を有する。Ｓｉエピタキシャル層２１２は、Ｐ型Ｓｉ領域２１３を有する。Ｓｉエピタキシャル層２１２とＳｉ領域２１３は、光電変換素子１２のＰＮ接合を構成する。シリコン酸化膜６０は、Ｇｅエピタキシャル層２１０とＳｉエピタキシャル層２１２が形成される領域を画定する。各光電変換素子１０、１２の表面には、保護膜としてシリコン酸化膜６１が形成される。
【００１５】
Ｇｅ領域２１１は、配線３０を介して、クエンチング抵抗２０の一端に電気的に接続される。配線３０は、一端がシリコン酸化膜６１に形成される接続部３１によりＧｅ領域２１１に接続され、他端が接続部３２によりクエンチング抵抗２０の一端に接続される。接続部３１、３２は、例えばメタル材料で埋め込まれたスルーホールで形成される。接続部３１、３２を含めて、配線３０として示している。クエンチング抵抗２０の他端は、接続部３３によりアノード配線４０に電気的に接続される。
【００１６】
Ｓｉ領域２１３は、配線３７を介して、クエンチング抵抗２２の一端に電気的に接続される。配線３７は、一端がシリコン酸化膜６１に形成される接続部３５によりＳｉ領域２１３に接続され、他端が接続部３６によりクエンチング抵抗２２の一端に接続される。接続部３５、３６を含めて、配線３７として示している。クエンチング抵抗２２の他端は、接続部３４によりアノード配線４０に電気的に接続される。尚、クエンチング抵抗２０、２２は、Ｇｅエピタキシャル層２１０とＳｉエピタキシャル層２１２の周縁部に形成されるが、図２では便宜的にこれらの上部に示している。
【００１７】
図３は、第１の実施形態の受光装置の等価回路を示す図である。アノード配線４０とカソード配線５０の間に、クエンチング抵抗と光電変換素子の直列接続が並列に接続される構成となる。光電変換素子は、フォトンを検知すると、検出信号を出力する。並列に接続された光電変換素子１０〜１３のいずれかがフォトンを検知すると、その光電変換素子の増幅作用により得られる検出信号をアノード電極４１、又は、カソード電極５１から和の検出信号として取り出すことが出来る。
【００１８】
図４は、第１の実施形態の受光装置の特性を説明する為の図である。図４の横軸は入射光の波長を示し、縦軸は受光装置の感度Ｒを示す。曲線７１は、Ｓｉ光電変換素子の感度特性を示し、曲線７２は、Ｇｅ光電変換素子の感度特性を示す。本実施形態の受光装置は、Ｇｅ光電変換素子とＳｉ光電変換素子が並列に接続されている為、全体としての感度特性は、曲線７１と曲線７２を統合した曲線７０で示される。
【００１９】
本実施形態においては、Ｇｅ光電変換素子とＳｉ光電変換素子がアノード電極４１とカソード電極５１間に並列に接続される構成となる。従って、本実施形態の受光装置は、Ｓｉ光電変換素子およびＧｅ光電変換素子が検知する広範な波長範囲で光検出を行うことが出来る。長波長の光源を用いた検出が可能となることで、例えば、長距離計測への対応が可能となる。また、一般的に用いられているシリコン半導体基板を使用することにより、コストを抑制することが出来る。更に、Ｓｉ光電変換素子とＧｅ光電変換素子をマトリクス状に、且つ、交互に配置することで、特性の異なる光電変換素子が均一に配置される為、均一な感度特性を提供することが出来る。
【００２０】
（第２の実施形態）
図５は、第２の実施形態の受光装置を模式的に示す平面図である。第１の実施形態に対応する構成要素には同一の符号を付し、重複した記載は必要な場合のみ行う。本実施形態においては、Ｘ軸方向にＧｅ光電変換素子１０、１１とＳｉ光電変換素子１２、１３が交互に配置される。Ｙ軸方向には、同じ半導体材料、ＳｉまたはＧｅで構成される光電変換素子が配置される。同じ半導体材料で構成される光電変換素子をＹ軸方向に接続する、第１のアノード配線４２と第２のアノード配線４４を有する。第１のアノード配線４２には、Ｇｅ光電変換素子１０、１１のアノードが、クエンチング抵抗２０、２１を介して電気的に接続される。第２のアノード配線４４には、Ｓｉ光電変換素子１２、１３のアノードが、クエンチング抵抗２２、２３を介して電気的に接続される。
【００２１】
図６は、第２の実施形態の受光装置の等価回路を示す図である。各光電変換素子１０〜１３のカソードは、カソード配線５０を介してカソード電極５１に接続される。Ｇｅ光電変換素子１０、１１のアノードは、夫々クエンチング抵抗２０、２１を介して第１のアノード配線４２に接続される。第１のアノード配線４２は、第１のアノード電極４３に電気的に接続される。Ｓｉ光電変換素子１２、１３のアノードは、夫々クエンチング抵抗２２、２３を介して第２のアノード配線４４に接続される。第２のアノード配線４４は、第２のアノード電極４５に電気的に接続される。
【００２２】
図７は、本実施形態の受光装置の特性を説明する為の図である。Ｇｅ光電変換素子１０、１１の感度特性は曲線７４で示される。Ｓｉ光電変換素子１２、１３の感度特性は曲線７１で示される。従って、第１のアノード電極４３と第２のアノード電極４５を適宜選択することにより、受光装置の感度特性を変更することが出来る。例えば、第１のアノード電極４３を選択した場合には、曲線７４の感度特性を有する受光装置として動作させることが出来る。
【００２３】
本実施形態においては、アノード電極を切り替えることにより光電変換素子を選択的に動作させることが出来る為、受光装置の感度特性を切替えることが出来る。すなわち、使用する光源の波長に応じて所望の感度特性を有する光電変換素子を選択することが出来る。また、光電変換素子の全てを動作させるのではなく、使用する光源に応じて動作させる光電変換素子の数を調整することにより消費電力を抑制することが出来る。
【００２４】
図８は、第２の実施形態の受光装置を用いた光検出システムの構成図である。光検出システムは、光検出の動作を制御する中央処理装置（ＣＰＵ）１００、タイミング調整回路１０１、発光パルス制御回路１０２、ＬＤ駆動回路１０３、スイッチ１０４、発光源（１２０、１２１）、計測回路１０７、及び受光部２００を有する。ＣＰＵ１００は、タイミング調整回路１０１を制御する。タイミング調整回路１０１は、発光パルス制御回路１０２を制御する。発光パルス制御回路１０２の出力信号に応答してＬＤ駆動回路１０３は駆動信号を出力する。
【００２５】
ＬＤ駆動回路１０３の出力信号は、スイッチ１０４を介して第１の発光源１２０または第２の発光源１２１に選択的に供給される。ＣＰＵ１００からの切替信号により、スイッチ１０４の接続端を切替端子１１０、１１１の間で切替えることにより第１の発光源１２０と第２の発光源１２１のいずれかを選択する。第１の発光源１２０は、例えば、赤外レーザーダイオードである。第２の発光源１２１は、例えば、赤色レーザーダイオードである。第１の発光源１２０と第２の発光源１２１を選択することにより、波長の異なる光を放出することが出来る。
【００２６】
第１の発光源１２０、又は、第２の発光源１２１から光が放出され、測定対象物によって反射した反射光が受光部２００で検出される。受光部２００においてフォトンが検知されると、ガイガーモードで動作する光電変換素子１０〜１３によって増幅され、検出信号として出力される。例えば、カソード電極５１、あるいは、アノード電極４６に接続される抵抗（図示せず）に生じる電圧降下を検知して、検出信号として出力することが出来る。検出信号が計測回路１０７に供給される。
【００２７】
本システムにおいては、第２の実施形態の受光装置が受光部２００に用いられる。カソード電極５１には、高電位側の電圧Ｖｐが印加される。第１のアノード電極４３とアノード電極４６、第２のアノード電極４５とアノード電極４６の間には、スイッチ１０５、１０６が設けられる。スイッチ１０５、１０６を切替えることにより第１のアノード電極４３と第２のアノード電極４５を選択してアノード電極４６に電気的に接続する。すなわち、第１のアノード電極４３または第２のアノード電極４５を選択することにより、Ｇｅ光電変換素子１０、１１とＳｉ光電変換素子１２、１３を選択的に動作させることが出来る。第１のアノード電極４３と第２のアノード電極４５の選択は、ＣＰＵ１００からの切替信号により制御する。
【００２８】
本システムにおいては、例えば、計測する距離に応じて第１の発光源１２０と第２の発光源１２１で切替え、その切替に応じて受光部２００において動作させる光電変換素子を選択する。すなわち、使用する発光源の波長に合わせて、受光部２００の感度特性を変更する為、感度の良い測定を行うことが出来る。また、受光部２００において光電変換素子を選択的に動作させることにより、消費電力を抑制することが出来る。尚、スイッチ１０５、１０６により、第１のアノード電極４３と第２のアノード電極４５の両方をアノード電極４６に接続し、Ｇｅ光電変換素子１０、１１とＳｉ光電変換素子１２、１３の両方を動作させる構成とすることも出来る。
【００２９】
図９は、実施形態に係る受光装置の製造方法を概略的に説明する為の図である。シリコン半導体基板１の主表面に、例えば、Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ（ＣＶＤ）によりシリコン酸化膜６０を形成する（同図（Ａ））。シリコン半導体基板１の主表面に、光電変換素子間を分離する分離領域（図示せず）を、例えば、Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ（ＬＯＣＯＳ）法で形成した後に、シリコン酸化膜６０を形成しても良い。シリコン酸化膜６０に選択的に開口３００を形成する（同図（Ｂ））。開口３００は、光電変換素子を形成する領域に形成する。
【００３０】
Ｎ型Ｇｅエピタキシャル層２１０を、開口３００により露出するシリコン半導体基板１の主表面に、例えばＣＶＤ法により選択的に形成する（同図（Ｃ））。例えば、キャリアガスとして水素を用い、ゲルマン（ＧｅＨ４）、Ｎ型のドーピングガスとしてアルシン（ＡｓＨ３）又はホスフィン（ＰＨ３）を用いることが出来る。
【００３１】
選択的に形成したＮ型Ｇｅエピタキシャル層２１０の表面にシリコン酸化膜３０１を形成した後、シリコン酸化膜６０とシリコン酸化膜３０１に開口３０２を形成する（同図（Ｄ））。開口３０２は、Ｓｉ光電変換素子を形成する領域に形成する。
【００３２】
Ｎ型Ｓｉエピタキシャル層２１２を、開口３０２により露出するシリコン半導体基板１の主表面に例えばＣＶＤ法により選択的に形成する（同図（Ｅ））。キャリアガスとして水素（Ｈ２）、ガス種として、例えばジクロロシラン（ＳｉＨ２Ｃｌ２）、塩化水素（ＨＣｌ）、Ｎ型のドーピングガスとして、アルシン（ＡｓＨ３）を用いることが出来る。
【００３３】
Ｎ型Ｇｅエピタキシャル層２１０とＮ型Ｓｉエピタキシャル層２１２の表面にシリコン酸化膜３０３を、例えば、ＣＶＤ法により形成する（同図（Ｆ））。尚、シリコン酸化膜３０３は、シリコン酸化膜３０１を含めて示している。
【００３４】
以降、Ｎ型Ｇｅエピタキシャル層２１０とＮ型Ｓｉエピタキシャル層２１２へのＰ型不純物、例えばホウ素のイオン注入、イオン注入した不純物領域の活性化の為の加熱処理、クエンチング抵抗２０〜２３の形成、電極配線の形成等の工程を行う。
【００３５】
Ｓｉよりもバンドギャップの小さい半導体材料として、ＳｉＧｅ、あるいは、ＩｎＧａＡｓ等の化合物半導体を用いても良い。あるいは、これらの半導体材料で構成される光電変換素子を適宜組み合わせて構成しても良い。シリコン半導体基板表面にこれらの化合物半導体の領域を選択エピタキシャル法により、同様に形成することが出来る。また、Ｓｉのエピタキシャル層が表面に形成されたシリコン半導体基板を用いても良い。この場合には、シリコン半導体基板の表面に形成されたＳｉのエピタキシャル層を選択的に露出させ、露出したエピタキシャル層に所定の不純物を注入してＳｉで構成される光電変換素子を構成しても良い。また、シリコン半導体基板としてＰ型のシリコン半導体基板を用いても良い。この場合には、選択的に形成される各光電変換素子の導電型をＰ型からＮ型に変えることで、同様に構成することが出来る。この場合には、シリコン半導体基板には、共通の電極としてアノード電極が接続される。
【００３６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３７】
１  シリコン半導体基板、１０〜１３  光電変換素子、２０〜２３  クエンチング抵抗、４０  アノード配線、５０  カソード配線、２１０  Ｎ型Ｇｅエピタキシャル層、２１２  Ｎ型Ｓｉエピタキシャル層。
【図１】
2018032810.tif 000003
【図２】
2018032810.tif 000004
【図３】
2018032810.tif 000005
【図４】
2018032810.tif 000006
【図５】
2018032810.tif 000007
【図６】
2018032810.tif 000008
【図７】
2018032810.tif 000009
【図８】
2018032810.tif 000010
【図９】
2018032810.tif 000011