(57)【要約】【課題】実装不良が発生し難い電子部品を提供する。【解決手段】基板の上面にダイが実装され、下面にキャパシタが実装されている。基板の上面のランドのうち、ダイの２つの端子に接続された第１の上面ランド及び第２の上面ランドが、基板の下面のランドのうち、キャパシタの一対の外部電極に接続された第１の下面ランド及び第２の下面ランドに、導体層及び前記ビアを介してそれぞれ接続されている。第１の上面ランドと第１の下面ランドとを接続する複数のビアのうち最も下面側に配置されたビアは、フィルドビア構造を有し、平面視において第１の下面ランドの内側に配置されている。第２の上面ランドと第２の下面ランドとを接続する複数のビアについても同様である。第１の上面ランドと第２の上面ランドとの中心間距離と、第１の下面ランドと第２の下面ランドとの中心間距離とが異なっている。【選択図】図１
2018195774.tif 000002
【特許請求の範囲】
【請求項１】
上面及び下面に複数のランドが設けられ、内部に複数の導体層及び複数のビアが設けられ、上面の少なくとも一部の前記ランドと下面の少なくとも一部の前記ランドとが、複数の前記導体層及び複数の前記ビアを介して電気的に接続されている第１の基板と、
複数の端子が設けられ、複数の前記端子がそれぞれ前記第１の基板の上面の前記ランドに接続されて前記第１の基板に実装されたダイと、
一対の外部電極が設けられ、一対の前記外部電極が前記第１の基板の下面の前記ランドにそれぞれ接続されて前記第１の基板に実装された第１のキャパシタと
を有し、
前記第１の基板の上面の前記ランドのうち、前記ダイの２つの前記端子に接続された第１の上面ランド及び第２の上面ランドが、前記第１の基板の下面の前記ランドのうち、前記第１のキャパシタの一対の前記外部電極に接続された第１の下面ランド及び第２の下面ランドに、前記導体層及び前記ビアを介してそれぞれ接続されており、
前記第１の上面ランドと前記第１の下面ランドとを接続する複数の前記ビアのうち最も下面側に配置された前記ビアは、フィルドビア構造を有し、平面視において前記第１の下面ランドの内側に配置されており、前記第２の上面ランドと前記第２の下面ランドとを接続する複数の前記ビアのうち最も下面側に配置された前記ビアは、フィルドビア構造を有し、平面視において前記第２の下面ランドの内側に配置されており、
前記第１の上面ランドと前記第２の上面ランドとの中心間距離と、前記第１の下面ランドと前記第２の下面ランドとの中心間距離とが異なっている電子部品。
【請求項２】
前記第１の上面ランドと前記第１の下面ランドとを接続する複数の前記ビアのうち、１つの前記導体層の上下に配置された２つの前記ビアに着目すると、下側の前記ビアは上側の前記ビアに対して前記第１の下面ランドに近づく向きに面内方向にずれた位置に配置されている請求項１に記載の電子部品。
【請求項３】
前記第１の上面ランドと前記第１の下面ランドとを接続する複数の前記ビアのうち、１つの前記導体層の上下に配置された２つの前記ビアは、平面視において部分的に重なっている請求項２に記載の電子部品。
【請求項４】
さらに、前記第１の基板の下面の複数の前記ランドのうち前記第１の下面ランド及び前記第２の下面ランド以外の複数の前記ランドに載せられたはんだボールを有する請求項１乃至３のいずれか１項に記載の電子部品。
【請求項５】
さらに、前記第１の基板を実装する第２の基板を有し、
前記第１のキャパシタは前記第２の基板に電気的に接続され、前記第１の基板の下面の前記ランドのうち前記はんだボールが載せられている前記ランドは、前記はんだボールを介して前記第２の基板に電気的に接続されている請求項４に記載の電子部品。
【請求項６】
さらに、前記第１の基板の下面の前記ランドに接続された第２のキャパシタを有し、
前記第１の基板の下面を基準としたときの前記第２のキャパシタの高さが、前記第１のキャパシタの高さより低く、
前記第２の基板に、前記第１のキャパシタの高さと前記第２のキャパシタの高さとの差に対応する高さの２つの補償導体が形成されており、前記第２のキャパシタは、２つの前記補償導体を介して前記第２の基板に電気的に接続される請求項５に記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板及び基板に搭載したダイを含む電子部品に関する。
【背景技術】
【０００２】
半導体集積回路素子（ダイ）に電源を供給する電源供給回路に、電源電圧の変動やノイズの発生を抑制するためにデカップリングキャパシタが接続される。ダイが実装されたパッケージ基板（インターポーザ）と、パッケージ基板を実装するプリント基板との間にデカップリングキャパシタを配置したキャパシタ実装構造が公知である（特許文献１）。
【０００３】
特許文献１に開示された装置では、パッケージ基板を貫通する貫通ビアを介して、ダイとデカップリングキャパシタとが接続される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第９２６３１８６号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
貫通ビアは、一般的にスルーホールの側面を覆う導体で構成されており、スルーホールの内部には空洞が残されている。デカップリングキャパシタ等のキャパシタの端子と貫通ビアとが重なるようにキャパシタを配置して実装すると、キャパシタの端子またははんだで貫通ビア内の空洞が塞がれてしまう。このため、実装時の熱膨張によって、はんだ爆ぜ、ポップコーン現象等が起こることにより実装不良が発生しやすくなる。
【０００６】
本発明の目的は、実装不良が発生し難い電子部品を提供することである。
【課題を解決するための手段】
【０００７】
本発明の第１の観点による電子部品は、
上面及び下面に複数のランドが設けられ、内部に複数の導体層及び複数のビアが設けられ、上面の少なくとも一部の前記ランドと下面の少なくとも一部の前記ランドとが、複数の前記導体層及び複数の前記ビアを介して電気的に接続されている第１の基板と、
複数の端子が設けられ、複数の前記端子がそれぞれ前記第１の基板の上面の前記ランドに接続されて前記第１の基板に実装されたダイと、
一対の外部電極が設けられ、一対の前記外部電極が前記第１の基板の下面の前記ランドにそれぞれ接続されて前記第１の基板に実装された第１のキャパシタと
を有し、
前記第１の基板の上面の前記ランドのうち、前記ダイの２つの前記端子に接続された第１の上面ランド及び第２の上面ランドが、前記第１の基板の下面の前記ランドのうち、前記第１のキャパシタの一対の前記外部電極に接続された第１の下面ランド及び第２の下面ランドに、前記導体層及び前記ビアを介してそれぞれ接続されており、
前記第１の上面ランドと前記第１の下面ランドとを接続する複数の前記ビアのうち最も下面側に配置された前記ビアは、フィルドビア構造を有し、平面視において前記第１の下面ランドの内側に配置されており、前記第２の上面ランドと前記第２の下面ランドとを接続する複数の前記ビアのうち最も下面側に配置された前記ビアは、フィルドビア構造を有し、平面視において前記第２の下面ランドの内側に配置されており、
前記第１の上面ランドと前記第２の上面ランドとの中心間距離と、前記第１の下面ランドと前記第２の下面ランドとの中心間距離とが異なっている。
【０００８】
最も下面側のビアがフィルドビア構造を有するため、第１のキャパシタの実装時にはんだ爆ぜやポップコーン現象等が生じ難い。このため、実装不良が発生し難くなる。また、第１の上面ランドと第２の上面ランドとの中心間距離と、第１の下面ランドと第２の下面ランドとの中心間距離とが異なっている。このため、ダイの端子間距離に拘束されることなく、種々の大きさの第１のキャパシタを実装することが可能になる。
【０００９】
本発明の第２の観点による電子部品は、第１の観点による電子部品の構成に加えて、
前記第１の上面ランドと前記第１の下面ランドとを接続する複数の前記ビアのうち、１つの前記導体層の上下に配置された２つの前記ビアに着目すると、下側の前記ビアは上側の前記ビアに対して前記第１の下面ランドに近づく向きに面内方向にずれた位置に配置されているという特徴を有する。
【００１０】
ダイから第１の下面ランドまでの電流経路を短くすることができる。第１のキャパシタがデカップリングキャパシタである場合、ノイズ抑制効果を高めることができる。
【００１１】
本発明の第３の観点による電子部品は、第２の観点による電子部品の構成に加えて、
前記第１の上面ランドと前記第１の下面ランドとを接続する複数の前記ビアのうち、１つの前記導体層の上下に配置された２つの前記ビアは、平面視において部分的に重なっているという特徴を有する。
【００１２】
ダイから第１の下面ランドまでの電流経路を、より短くすることができる。
【００１３】
本発明の第４の観点による電子部品は、第１から第３までの観点による電子部品の構成に加えて、
さらに、前記第１の基板の下面の複数の前記ランドのうち前記第１の下面ランド及び前記第２の下面ランド以外の複数の前記ランドに載せられたはんだボールを有する。
【００１４】
はんだボールのリフロー処理により、第１の基板をマザーボード等の他の基板に実装することができる。
【００１５】
本発明の第５の観点による電子部品は、第４の観点による電子部品の構成に加えて、
さらに、前記第１の基板を実装する第２の基板を有し、
前記第１のキャパシタは前記第２の基板に電気的に接続され、前記第１の基板の下面の前記ランドのうち前記はんだボールが載せられている前記ランドは、前記はんだボールを介して前記第２の基板に電気的に接続されているという特徴を有する。
【００１６】
第１のキャパシタが、第１の基板と第２の基板との両方に電気的に接続される。第１の基板の第１の下面ランド及び第２の下面ランドは、第１のキャパシタを介して第２の基板に電気的に接続される。
【００１７】
本発明の第６の観点による電子部品は、第５の観点による電子部品の構成に加えて、
さらに、前記第１の基板の下面の前記ランドに接続された第２のキャパシタを有し、
前記第１の基板の下面を基準としたときの前記第２のキャパシタの高さが、前記第１のキャパシタの高さより低く、
前記第２の基板に、前記第１のキャパシタの高さと前記第２のキャパシタの高さとの差に対応する高さの２つの補償導体が形成されており、前記第２のキャパシタは、２つの前記補償導体を介して前記第２の基板に電気的に接続されるという特徴を有する。
【００１８】
２つのキャパシタの高さが異なる場合でも、２つのキャパシタを第２の基板に接続することができる。
【発明の効果】
【００１９】
最も下面側のビアがフィルドビア構造を有するため、第１のキャパシタの実装時にはんだ爆ぜやポップコーン現象等が生じ難い。このため、実装不良が発生し難くなる。また、第１の上面ランドと第２の上面ランドとの中心間距離と、第１の下面ランドと第２の下面ランドとの中心間距離とが異なっている。このため、ダイの端子間距離に拘束されることなく、種々の大きさの第１のキャパシタを実装することが可能になる。
【図面の簡単な説明】
【００２０】
【図１】図１は、第１実施例による電子部品の断面図である。
【図２】図２は、図１に示した電子部品をマザーボードに実装した状態の断面図である。
【図３】図３Ａは、第２実施例による電子部品の部分断面図であり、図３Ｂは、ホット用上面ランド、ホット用下面ランド、グランド用上面ランド、グランド用下面ランド、及びこれらを接続する複数のビアの平面的な位置関係を示す図である。
【図４】図４Ａは、比較例による電子部品の断面図であり、図４Ｂは、比較例による電子部品のホット用上面ランド、ホット用下面ランド、グランド用上面ランド、グランド用下面ランド、及びこれらを接続する貫通ビアの平面的な位置関係を示す図である。
【図５】図５は、第３実施例による電子部品の断面図である。
【発明を実施するための形態】
【００２１】
［第１実施例］
図１及び図２を参照して、第１実施例による電子部品について説明する。
図１は、第１実施例による電子部品２０の断面図である。第１実施例による電子部品２０は、パッケージ基板（第１の基板）１０、ダイ（半導体チップ）３０、及びキャパシタ４０を含む。パッケージ基板１０は、その上面に設けられた複数のランド１１、下面に設けられた複数のランド１２、内部に設けられた複数の導体層１３及び複数のビア１４を含む。複数のビア１４は、複数の導体層１３を厚さ方向に接続する。
【００２２】
上面の複数のランド１１には、ホット用上面ランド１１Ｈ及びグランド用上面ランド１１Ｇが含まれている。下面の複数のランド１２にも、ホット用下面ランド１２Ｈ及びグランド用下面ランド１２Ｇが含まれている。ホット用下面ランド１２Ｈとグランド用下面ランド１２Ｇとの間の中心間距離は、ホット用上面ランド１１Ｈとグランド用上面ランド１１Ｇとの間の中心間距離と異なる。ホット用下面ランド１２Ｈは、複数の導体層１３及び複数のビア１４を介してホット用上面ランド１１Ｈに電気的に接続されている。同様に、グランド用下面ランド１２Ｇは、複数の導体層１３及び複数のビア１４を介してグランド用上面ランド１１Ｇに電気的に接続されている。
【００２３】
ダイ３０はパッケージ基板１０の上面に実装されている。ダイ３０は、例えばパッケージ基板１０にフリップチップボンディングされる。パッケージ基板１０のホット端子（電源端子）及びグランド端子が、それぞれホット用上面ランド１１Ｈ及びグランド用上面ランド１１Ｇに電気的に接続されている。ダイ３０は、モールド樹脂３１によってモールドされている。
【００２４】
キャパシタ４０は、パッケージ基板１０の下面に実装されている。キャパシタ４０の一対の外部電極４１が、それぞれホット用下面ランド１２Ｈ及びグランド用下面ランド１２Ｇに電気的に接続されている。キャパシタ４０の一方の外部電極４１とホット用下面ランド１２Ｈとの接続、及び他方の外部電極４１とグランド用下面ランド１２Ｇとの接続には、例えばはんだを用いることができる。
【００２５】
ホット用下面ランド１２Ｈとホット用上面ランド１１Ｈとを接続する複数のビア１４のうち最も下面側のビア１４Ｈはフィルドビア構造を有する。同様に、グランド用下面ランド１２Ｇとグランド用上面ランド１１Ｇとを接続する複数のビア１４のうち最も下面側のビア１４Ｇもフィルドビア構造を有する。すなわち、ビア１４Ｈ、１４Ｇのビアホール内が導体で埋め尽くされており、空洞が残されていない。平面視において、ビア１４Ｈはホット用下面ランド１２Ｈに重なる位置に配置され、ビア１４Ｇはグランド用下面ランド１２Ｇに重なる位置に配置されている。より具体的には、平面視において、ビア１４Ｈはホット用下面ランド１２Ｈの内側に配置され、ビア１４Ｇはグランド用下面ランド１２Ｇの内側に配置されている。
【００２６】
下面のランド１２のうちキャパシタ４０が接続されていない複数のランド１２に、それぞれはんだボール１７が載せられている。さらに、キャパシタ４０の一対の外部電極４１の下方を向く面に、それぞれはんだボール１８が載せられている。はんだボール１８は、ランド１２に載せられたはんだボール１７より小さい。
【００２７】
図２は、図１に示した電子部品２０をマザーボード（第２の基板）５０に実装した状態の断面図である。マザーボード５０の上面に複数のランド５１が設けられており、内部に複数の導体層５２及び複数のビア５３が設けられている。
【００２８】
電子部品２０は、パッケージ基板１０の下面をマザーボードに対向させて位置決めし、はんだリフロー処理を行うことにより、マザーボード５０に実装される。パッケージ基板１０の下面の複数のランド１２のうちキャパシタ４０に接続されていないランド１２は、はんだボール１７を介してマザーボード５０のランド５１に電気的に接続される。キャパシタ４０は、その外部電極４１に載せられていたはんだボール１８（図１）を介してマザーボード５０のランド５１に電気的に接続される。パッケージ基板１０のホット用下面ランド１２Ｈ及びグランド用下面ランド１２Ｇは、それぞれキャパシタ４０の外部電極４１を介してマザーボード５０のランド５１に電気的に接続される。
【００２９】
次に、第１実施例による電子部品が有する優れた効果について説明する。
第１実施例においては、パッケージ基板１０の最も下面側のビア１４Ｈ、１４Ｇ（図１）がフィルドビア構造を有している。このため、ホット用下面ランド１２Ｈ及びグランド用下面ランド１２Ｇを、それぞれビア１４Ｈ、１４Ｇに重ねて配置しても、キャパシタの実装時のはんだ爆ぜ等に起因する実装不良が生じにくい。
【００３０】
さらに、第１実施例においては、ホット用下面ランド１２Ｈとグランド用下面ランド１２Ｇとの中心間距離を、ホット用上面ランド１１Ｈとグランド用上面ランド１１Ｇとの中心間距離と異ならせることが可能である。これにより、ダイ３０の端子間距離に依存することなく、種々の大きさのキャパシタ４０をパッケージ基板１０の下面に実装することが可能になる。実装可能なキャパシタ４０の種類が増えるため、設計の自由度が増すという効果が得られる。
【００３１】
キャパシタ４０は、デカップリングキャパシタとして機能する。ダイ３０の直下にデカップリングキャパシタが配置されるため、ダイ３０から遠い位置にデカップリングキャパシタを配置する構成と比べて、高いノイズ低減効果が得られる。
【００３２】
図１及び図２では、パッケージ基板１０の下面に１つのキャパシタ４０が実装された例を示したが、複数のキャパシタを実装してもよい。各キャパシタとダイ３０との接続構造は、キャパシタ４０とダイ３０との接続構造と同様である。
【００３３】
［第２実施例］
次に、図３Ａ及び図３Ｂを参照して第２実施例による電子部品について説明する。以下、図１及び図２に示した第１実施例による電子部品と共通の構成については説明を省略する。第２実施例では、第１実施例と比べて、パッケージ基板１０の内部のビア１４の位置及び大きさが最適化される。
【００３４】
図３Ａは、第２実施例による電子部品の部分断面図である。パッケージ基板１０のホット用上面ランド１１Ｈとホット用下面ランド１２Ｈとが、複数の導体層１３及び複数のビア１４を介して電気的に接続されている。
【００３５】
図３Ｂは、ホット用上面ランド１１Ｈ、ホット用下面ランド１２Ｈ、グランド用上面ランド１１Ｇ、グランド用下面ランド１２Ｇ、及びこれらを接続する複数のビア１４の平面的な位置関係を示す図である。
【００３６】
ホット用上面ランド１１Ｈとホット用下面ランド１２Ｈとを接続する複数のビア１４のうち、１つの導体層１３の上下に配置された２つのビア１４に着目する。着目する２つのビア１４のうち上側のビア１４に対して下側のビア１４は、ホット用下面ランド１２Ｈに近づく向きに面内方向にずれた位置に配置されている。グランド用上面ランド１１Ｇとグランド用下面ランド１２Ｇとを接続する複数のビア１４も、同様の位置関係を有する。
【００３７】
厚さ方向に隣り合う２つのビア１４は、図３Ｂに示すように平面視において部分的に重なっている。ホット用下面ランド１２Ｈに直接接続された最も下面側のビア１４Ｈは、ホット用下面ランド１２Ｈの内側に配置されている。同様に、グランド用下面ランド１２Ｇに直接接続された最も下面側のビア１４Ｇは、グランド用下面ランド１２Ｇの内側に配置されている。
【００３８】
次に、図４Ａ及び図４Ｂに示した比較例による電子部品と比較して、第２実施例による電子部品が有する優れた効果について説明する。
【００３９】
図４Ａは、比較例による電子部品の断面図である。図４Ｂは、比較例による電子部品のホット用上面ランド１１Ｈ、ホット用下面ランド１２Ｈ、グランド用上面ランド１１Ｇ、グランド用下面ランド１２Ｇ、及びこれらを接続する貫通ビア１５Ｈ、１５Ｇの平面的な位置関係を示す図である。
【００４０】
比較例では、ホット用上面ランド１１Ｈとホット用下面ランド１２Ｈとが、パッケージ基板１０を厚さ方向に貫通する貫通ビア１５Ｈによって接続されている。同様に、グランド用上面ランド１１Ｇとグランド用下面ランド１２Ｇとが、パッケージ基板１０を厚さ方向に貫通する他の貫通ビア１５Ｇによって接続されている。
【００４１】
貫通ビア１５Ｈの下端とホット用下面ランド１２Ｈとを接続する配線１６Ｈが、パッケージ基板１０の下面に形成されている。同様に、貫通ビア１５Ｇの下端とグランド用下面ランド１２Ｇとを接続する配線１６Ｇが、パッケージ基板１０の下面に形成されている。
【００４２】
図４Ａ及び図４Ｂに示した比較例では、ホット用上面ランド１１Ｈとホット用下面ランド１２Ｈとを接続する電流経路、及びグランド用上面ランド１１Ｇとグランド用下面ランド１２Ｇとを接続する電流経路が、図４Ａに示したようにＬ字形になる。これに対し、図３Ａ及び図３Ｂに示した第２実施例では、パッケージ基板１０内に斜めの電流経路が形成される。このため、第２実施例では、ダイ３０とキャパシタ４０とを接続する電流経路が、比較例の電流経路より短くなる。その結果、デカップリングキャパシタのノイズ低減効果を高めることができる。
【００４３】
［第３実施例］
次に、図５を参照して第３実施例による電子部品について説明する。以下、図１及び図２に示した第１実施例による電子部品と共通の構成については説明を省略する。
【００４４】
図５は、第３実施例による電子部品の断面図である。第３実施例では、パッケージ基板１０の下面に、キャパシタ４０の他にキャパシタ４５が実装されている。パッケージ基板１０の下面を基準としてキャパシタ４５の高さがキャパシタ４０の高さより低い。
【００４５】
マザーボード５０の複数のランド５１のうちキャパシタ４５の一対の外部電極４６に接続される２つのランド５１の上に、それぞれ補償導体５５が配置されている。補償導体５５の高さは、キャパシタ４０の高さとキャパシタ４５の高さとの差に対応しており、キャパシタ４５の高さの不足を補う。キャパシタ４５の一対の外部電極４６は、それぞれ補償導体５５を介してランド５１に電気的に接続される。
【００４６】
補償導体５５は、例えば、ランド５１をめっきにより形成した後、キャパシタ４５に接続されるランド５１の上にのみ、さらにめっきを施すことにより形成することができる。
【００４７】
第３実施例においては、補償導体５５によってキャパシタ４０、４５の高さの違いを補償しているため、高さの異なる複数のキャパシタをパッケージ基板１０の下面に実装しておくことが可能である。
【００４８】
各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【符号の説明】
【００４９】
１０  パッケージ基板（第１の基板）
１１  上面のランド
１１Ｈ  ホット用上面ランド（第１の上面ランド）
１１Ｇ  グランド用上面ランド（第２の上面ランド）
１２  下面のランド
１２Ｈ  ホット用下面ランド（第１の下面ランド）
１２Ｇ  グランド用下面ランド（第２の下面ランド）
１３  導体層
１４  ビア
１４Ｈ  ホット用下面ランドに直接接続されたビア
１４Ｇ  グランド用下面ランドに直接接続されたビア
１５Ｈ、１５Ｇ  貫通ビア
１６Ｈ、１６Ｇ  配線
１７、１８  はんだボール
２０  電子部品
３０  ダイ
３１  モールド樹脂
４０  キャパシタ（第１のキャパシタ）
４１  外部電極
４５  キャパシタ（第２のキャパシタ）
４６  外部電極
５０  マザーボード（第２の基板）
５１  ランド
５２  導体層
５３  ビア
５５  補償導体
【図１】
2018195774.tif 000003
【図２】
2018195774.tif 000004
【図３】
2018195774.tif 000005
【図４】
2018195774.tif 000006
【図５】
2018195774.tif 000007