(57)【要約】【課題】中性点電位変動抑制制御と通流バランス制御との相互干渉を防止して、中性点電位の変動を抑制しつつ、通流バランスを確保することができる電力変換装置を得る。【解決手段】外部からの入力に基づいて、３レベルインバータに対する電圧指令値を演算する電圧指令演算部と、外部からの入力に基づいて、電圧指令値にあらかじめ設定された周期で正負の極性を切り替えながらバイアス値を加算する通流バランス制御部と、バイアス値が加算された電圧指令値を用いて、３レベルインバータのスイッチング素子に対するゲート信号を生成するＰＷＭ生成部と、正極側コンデンサおよび負極側コンデンサの電圧を正極側電圧および負極側電圧として検出する電圧検出部と、正極側電圧と負極側電圧との電位差に基づいて、電位差が小さくなるように、ＰＷＭ生成部で生成されたゲート信号について、スイッチング素子のデッドタイムを設定するデッドタイム設定部とを備える。【選択図】図２
2018057157.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の正極側と負極側との間に互いに直列に接続され、接続点を中性点とする正極側コンデンサおよび負極側コンデンサを有し、前記直流電源からの直流電力を交流電力に変換してモータに供給する３レベルインバータと、
外部からの周波数指令または速度指令に基づいて、前記３レベルインバータに対する電圧指令値を演算する電圧指令演算部と、
前記外部からの周波数指令または速度指令に基づいて、前記電圧指令値にあらかじめ設定された周期で正負の極性を切り替えながらバイアス値を加算する通流バランス制御部と、
前記バイアス値が加算された前記電圧指令値に基づいて、前記３レベルインバータのスイッチング素子に対するゲート信号を生成するＰＷＭ生成部と、
前記正極側コンデンサおよび前記負極側コンデンサの電圧を正極側電圧および負極側電圧として検出する電圧検出部と、
前記正極側電圧と前記負極側電圧との電位差に基づいて、前記電位差が小さくなるように、前記ＰＷＭ生成部で生成された前記ゲート信号について、前記スイッチング素子のデッドタイムを設定するデッドタイム設定部と、
を備えた電力変換装置。
【請求項２】
前記デッドタイム設定部は、前記３レベルインバータの各相について、前記スイッチング素子のデッドタイムを設定する
請求項１に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、３レベルインバータを用いた電力変換装置に関する。
【背景技術】
【０００２】
従来から、ゼロとプラス側との間で変化する三角波およびゼロとマイナス側との間で変化する三角波である２つの搬送波と、電圧指令値とを比較し、比較結果の大小関係に基づいて、スイッチング素子をオンまたはオフするためのゲート信号を生成し、ゲート信号に応じて３レベルインバータを制御する電力変換装置が知られている。
【０００３】
また、３レベルインバータを用いた電力変換装置において、直流電源の中性点電位の変動を抑制するために、電圧指令値に加算される中性点バイアス電圧を算出する中性点電位変動抑制制御部と、中性点バイアス電圧の極性を判定し、極性信号を出力する極性判定部と、ゲート信号があらかじめ設定された最小オンパルス幅を確保するために、中性点バイアス電圧が加算された電圧指令値に対して加算される値であり、極性信号に基づいて正負が決定されたオンパルスバイアス電圧を算出する最小オンパルス制御部と、を備えることで、中性点バイアス電圧とオンパルスバイアス電圧とが互いに干渉することを抑制することが提案されている（例えば、特許文献１参照）。
【０００４】
ここで、３レベルインバータにおいて、電圧指令値を定格直流電圧で規格化した変調率が０．５以下となった場合には、外側に配置されたＰ／Ｎ側素子の通流率に比べて、内側に配置された中性点側素子の通流率が大きくなる。
【０００５】
そのため、例えばＶ／Ｆ制御において、変調率が低い場合である低周波運転時には、中性点側素子に電流が集中し、インバータ装置として低周波領域で十分な電流を流すことができず、装置容量の低減率を大きくせざるを得ないという問題があった。そこで、低周波運転時における中性点側素子の通流率を改善する方法として、通流バランス制御が提案されている（例えば、特許文献２参照）。
【０００６】
通流バランス制御では、インバータの出力周波数に応じて、周波数が低いとき、すなわち変調率が小さいときほど振幅が大きくなる矩形波パルスを電圧指令値に加算することで、低周波運転時における中性点側素子の通流率とＰ／Ｎ側素子の通流率とを近づけて、通流バランスを確保している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１３−１１０８１５号公報
【特許文献２】特開２００６−１４５３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１の課題において、通流バランス制御を適用した場合であっても、中性点電位変動抑制制御および通流バランス制御が、ともに電圧指令値に対してバイアス値を加算する方法であることから、これらのバイアス値が互いに干渉してしまい、中性点電位が変動するとともに、制御が不安定になるという問題がある。
【０００９】
この発明は、上記のような課題を解決するためになされたものであり、中性点電位変動抑制制御と通流バランス制御との相互干渉を防止して、中性点電位の変動を抑制するとともに、通流バランスを確保することができる電力変換装置を得ることを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係る電力変換装置は、直流電源の正極側と負極側との間に互いに直列に接続され、接続点を中性点とする正極側コンデンサおよび負極側コンデンサを有し、直流電源からの直流電力を交流電力に変換してモータに供給する３レベルインバータと、外部からの周波数指令または速度指令に基づいて、３レベルインバータに対する電圧指令値を演算する電圧指令演算部と、外部からの周波数指令または速度指令に基づいて、電圧指令値にあらかじめ設定された周期で正負の極性を切り替えながらバイアス値を加算する通流バランス制御部と、バイアス値が加算された電圧指令値に基づいて、３レベルインバータのスイッチング素子に対するゲート信号を生成するＰＷＭ生成部と、正極側コンデンサおよび負極側コンデンサの電圧を正極側電圧および負極側電圧として検出する電圧検出部と、正極側電圧と負極側電圧との電位差に基づいて、電位差が小さくなるように、ＰＷＭ生成部で生成されたゲート信号について、スイッチング素子のデッドタイムを設定するデッドタイム設定部とを備えたものである。
【発明の効果】
【００１１】
この発明に係る電力変換装置によれば、外部からの周波数指令または速度指令に基づいて、３レベルインバータに対する電圧指令値を演算する電圧指令演算部と、外部からの周波数指令または速度指令に基づいて、電圧指令値にあらかじめ設定された周期で正負の極性を切り替えながらバイアス値を加算する通流バランス制御部と、バイアス値が加算された電圧指令値に基づいて、３レベルインバータのスイッチング素子に対するゲート信号を生成するＰＷＭ生成部と、正極側コンデンサおよび負極側コンデンサの電圧を正極側電圧および負極側電圧として検出する電圧検出部と、正極側電圧と負極側電圧との電位差に基づいて、電位差が小さくなるように、ＰＷＭ生成部で生成されたゲート信号について、スイッチング素子のデッドタイムを設定するデッドタイム設定部とを備えている。
そのため、中性点電位変動抑制制御と通流バランス制御との相互干渉を防止して、中性点電位の変動を抑制するとともに、通流バランスを確保することができる。
【図面の簡単な説明】
【００１２】
【図１】この発明の実施の形態１に係る電力変換装置の３レベルインバータを、直流電源およびモータとともに示す回路図である。
【図２】この発明の実施の形態１に係る電力変換装置の制御部を示すブロック構成図である。
【図３】（ａ）〜（ｄ）は、図１に示した３レベルインバータの一相分の回路動作モードを示す説明図である。
【図４】図２に示した中性点電位変動抑制制御部を示すブロック構成図である。
【図５】図２に示したデッドタイム生成部を示すブロック構成図である。
【図６】従来の中性点電位変動抑制制御と通流バランス制御とを同時に適用した電力変換装置におけるデッドタイムのシミュレーション結果を示す説明図である。
【図７】この発明の実施の形態１に係る中性点電位変動抑制制御と通流バランス制御とを同時に適用した電力変換装置におけるデッドタイムのシミュレーション結果を示す説明図である。
【図８】従来の中性点電位変動抑制制御と通流バランス制御とを同時に適用した電力変換装置における電位差のシミュレーション結果を示す説明図である。
【図９】この発明の実施の形態１に係る中性点電位変動抑制制御と通流バランス制御とを同時に適用した電力変換装置における電位差のシミュレーション結果を示す説明図である。
【発明を実施するための形態】
【００１３】
以下、この発明に係る電力変換装置の好適な実施の形態につき図面を用いて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。
【００１４】
まず、実施の形態の説明に先立って、この発明に係る電力変換装置の概要について説明する。この発明の電力変換装置は、３レベルインバータの正極側コンデンサおよび負極側コンデンサの直流電圧を検出し、これらの電位差に応じて、中性点電位の変動を抑制するように、通常は固定値であるインバータのスイッチング素子のデッドタイムを変化させるものである。
【００１５】
具体的には、直流電圧をフィードバックし、直流電圧がバランスするようにＰＩ制御を実施する。このとき、ＰＩ制御器の出力は、デッドタイムの補正量となるので、直流電圧のアンバランス度合に応じて、デッドタイムを変化させる。これを、三相のそれぞれについて、個別に実行する。
【００１６】
このように、インバータのスイッチング素子のデッドタイムを変化させる中性点電位変動抑制制御を採用することで、中性点電位変動抑制制御と通流バランス制御とを両立させることができる。
【００１７】
また、中性点電位の変動を抑制することにより、直流電圧のアンバランスが改善されるので、コンデンサの耐圧や静電容量を必要以上に大きくすることなく、装置を小型化することができる。また、低周波運転時において、中性点側素子に電流が集中することがないので、装置容量の低減率を小さくすることができ、装置を小型化することができる。なお、この発明に係る電力変換装置は、Ｖ／Ｆ制御、ベクトル制御等、制御種類によらず適用することができる。
【００１８】
実施の形態１．
図１は、この発明の実施の形態１に係る電力変換装置の３レベルインバータを、直流電源およびモータとともに示す回路図である。図１において、３レベルインバータ１０は、中性点が接地された直流電源１とモータ２とに接続されている。
【００１９】
３レベルインバータ１０は、直流電源１の正極側と負極側との間に互いに直列に接続され、接続点を中性点とする正極側コンデンサ１１および負極側コンデンサ１２と、一相あたり４個のスイッチング素子Ｑ１〜Ｑ４で構成された三相分３レベルインバータとを備え、直流電源１からの直流電力を交流電力に変換してモータ２に供給する。
【００２０】
ここで、３レベルインバータの一相分１３を構成する４個のスイッチング素子は、中性点に双方向スイッチとして接続された２個の中性点素子Ｑ３、Ｑ４と、直流電源１の正極側と負極側との間に互いに直列に接続された正極側素子Ｑ１および負極側素子Ｑ２とを有し、これにより３レベルインバータを実現している。
【００２１】
また、３レベルインバータ１０には、正極側コンデンサ１１および負極側コンデンサ１２の電圧を正極側電圧Ｖｃ１および負極側電圧Ｖｃ２としてそれぞれ検出する電圧センサ１４、１５が設けられている。
【００２２】
図２は、この発明の実施の形態１に係る電力変換装置の制御部を示すブロック構成図である。図２において、この制御部は、Ｖ／Ｆ制御部２０、通流バランス制御部３０、台形波変調回路４０、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）生成部５０、中性点電位変動抑制制御部６０およびデッドタイム生成部７０から構成されている。
【００２３】
Ｖ／Ｆ制御部２０は、一般的なインバータ駆動でのモータ可変速制御を実現するものであり、モータ２の回転速度に応じた周波数指令ｆ＊を用いて、通流バランス制御後の電圧指令値Ｖｕｕ＊、Ｖｖｖ＊、Ｖｗｗ＊を出力する。また、Ｖ／Ｆ制御部２０は、Ｖ／Ｆパターン２１、積分器２２、三相ｓｉｎテーブル２３および加算器２４を有している。
【００２４】
Ｖ／Ｆパターン２１は、周波数ｆと変調率ａとの関係を記憶しており、入力された周波数指令ｆ＊に対して、変調率ａを出力する。ここで、Ｖ／Ｆ制御では、周波数ｆと変調率ａとは比例の関係にあり、周波数ｆが低い場合には、変調率ａも低くなる。積分器２２は、周波数指令ｆ＊を積算して、位相角θを演算する。
【００２５】
三相ｓｉｎテーブル２３は、変調率ａおよび位相角θと、電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊との関係を記憶しており、入力された変調率ａおよび位相角θに対して、三相の電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊を出力する。
【００２６】
加算器２４は、三相ｓｉｎテーブル２３から出力された電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊に、通流バランス制御部３０から出力されたパルス状のバイアスを加算して、通流バランス制御後の電圧指令値Ｖｕｕ＊、Ｖｖｖ＊、Ｖｗｗ＊を出力する。
【００２７】
通流バランス制御部３０は、周波数指令ｆ＊を用いて、電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊に加算されるパルス状のバイアスを生成する。また、通流バランス制御部３０は、バイアスパターン３１と乗算器３２とを有している。
【００２８】
バイアスパターン３１は、周波数ｆとバイアス値との関係を記憶しており、入力された周波数指令ｆ＊に対して、バイアス値を出力する。ここで、周波数ｆとバイアス値とは反比例の関係にあり、周波数ｆが低い場合には、バイアス値が高くなる。乗算器３２は、バイアスパターン３１から出力されたバイアス値に、あらかじめ設定された周期で＋側と−側とに振動する矩形波パルスを乗算して、パルス状のバイアスを生成する。
【００２９】
台形波変調回路４０は、Ｖ／Ｆ制御部２０から出力された通流バランス制御後の電圧指令値Ｖｕｕ＊、Ｖｖｖ＊、Ｖｗｗ＊に対して、正弦波のピーク部分を一定値にカットするよう変形して、台形波変調後の電圧指令値Ｖｕｕｕ＊、Ｖｖｖｖ＊、Ｖｗｗｗ＊を出力する。
【００３０】
また、台形波変調回路４０は、三相それぞれの入力部にリミット回路４１を有し、各相のリミット回路出力から元の信号を減算した値と、他の二相分のリミット回路出力からそれぞれ元の信号を減算した値とを加算した値に、元の信号を加算するように構成されている。これにより、ある相がリミット回路４１にかかったとき、他の二相は線間電圧が変化しないように補正される。
【００３１】
ＰＷＭ生成部５０は、台形波変調後の電圧指令値Ｖｕｕｕ＊、Ｖｖｖｖ＊、Ｖｗｗｗ＊に基づいて、３レベルインバータ１０のゲート信号を生成する。ここで、ＰＷＭ生成部５０は、ゼロとプラス側との間で変化する三角波およびゼロとマイナス側との間で変化する三角波である２つの搬送波と、電圧指令値とを比較し、比較結果に基づいて、スイッチング素子Ｑ１〜Ｑ４をオンまたはオフするためのゲート信号を生成する。
【００３２】
ここで、一般的なＰＷＭ生成部の動作は、例えば特許文献２等に記載されているので、説明を省略する。なお、ＰＷＭ生成部５０から出力されるゲート信号には、デッドタイムＴｄが含まれていないものとする。また、中性点電位変動抑制制御部６０およびデッドタイム生成部７０は、３レベルインバータ１０を構成する１２個のスイッチング素子のデッドタイムＴｄを変化させることにより、中性点電位の変動を抑制する。
【００３３】
以下、図３（ａ）〜図３（ｄ）を参照しながら、３レベルインバータ１０のスイッチング素子Ｑ１〜Ｑ４のデッドタイムＴｄを変化させることにより、中性点電位の変動を抑制する方法について説明する。図３（ａ）〜（ｄ）は、図１に示した３レベルインバータの一相分の回路動作特性を示す説明図である。説明をわかりやすくするため、一相分にのみ着目するが、実際の制御は３相全て動作する。
【００３４】
まず、図３（ａ）は、３レベルインバータ１０の出力電流（中性点電流）＞０、かつスイッチング素子Ｑ１およびＱ３がスイッチングしている状態（電圧指令＞０）を示している。また、図３（ａ）において、実線はスイッチング素子Ｑ１がオン状態の電流経路を示し、点線はデッドタイム期間中の電流経路を示している。
【００３５】
なお、デッドタイム期間中は、スイッチング素子Ｑ１およびＱ３がともにオフ状態で、スイッチング素子Ｑ４が常時オン状態であることから、ダイオードＤ３およびスイッチング素子Ｑ４を通って電流が流れる。
【００３６】
また、図３（ｂ）は、３レベルインバータ１０の出力電流＜０、かつスイッチング素子Ｑ１およびＱ３がスイッチングしている状態（電圧指令＞０）を示している。また、図３（ｂ）において、実線はスイッチング素子Ｑ３がオン状態の電流経路を示し、点線はデッドタイム期間中の電流経路を示している。なお、デッドタイム期間中は、スイッチング素子Ｑ１およびＱ３がともにオフ状態であることから、ダイオードＤ１を通って電流が流れる。
【００３７】
また、図３（ｃ）は、３レベルインバータ１０の出力電流＞０、かつスイッチング素子Ｑ２およびＱ４がスイッチングしている状態（電圧指令＜０）を示している。また、図３（ｃ）において、実線はスイッチング素子Ｑ４がオン状態の電流経路を示し、点線はデッドタイム期間中の電流経路を示している。なお、デッドタイム期間中は、スイッチング素子Ｑ２およびＱ４がともにオフ状態であることから、ダイオードＤ２を通って電流が流れる。
【００３８】
また、図３（ｄ）は、３レベルインバータ１０の出力電流＜０、かつスイッチング素子Ｑ２およびＱ４がスイッチングしている状態（電圧指令＞０）を示している。また、図３（ｄ）において、実線はスイッチング素子Ｑ２がオン状態の電流経路を示し、点線はデッドタイム期間中の電流経路を示している。
【００３９】
なお、デッドタイム期間中は、スイッチング素子Ｑ２およびＱ４がともにオフ状態で、スイッチング素子Ｑ３が常時オン状態であることから、ダイオードＤ４およびスイッチング素子Ｑ３を通って電流が流れる。
【００４０】
ここで、図３（ａ）および図３（ｂ）より、スイッチング素子Ｑ１およびＱ３のデッドタイム期間中は、負極側コンデンサ１２から放電するか、または正極側コンデンサ１１に充電することが分かる。つまり、この場合には、正極側コンデンサ１１の正極側電圧Ｖｃ１が大きくなり、負極側コンデンサ１２の負極側電圧Ｖｃ２が小さくなることが分かる。
【００４１】
また、図３（ｃ）および図３（ｄ）より、スイッチング素子Ｑ２およびＱ４のデッドタイム期間中は、負極側コンデンサ１２に充電することが分かる。つまり、この場合には、負極側コンデンサ１２の負極側電圧Ｖｃ２が大きくなり、正極側コンデンサ１１の正極側電圧Ｖｃ１が小さくなることが分かる。
【００４２】
そこで、上述した回路動作特性を考慮して、中性点電位変動抑制制御部６０およびデッドタイム生成部７０により、以下の条件を満たす制御系を構成する。
正極側電圧Ｖｃ１＜負極側電圧Ｖｃ２：スイッチング素子Ｑ１およびＱ３のデッドタイムＴｄを長くし、スイッチング素子Ｑ２およびＱ４のデッドタイムＴｄを短くする。
正極側電圧Ｖｃ１＞負極側電圧Ｖｃ２：スイッチング素子Ｑ１およびＱ３のデッドタイムＴｄを短くし、スイッチング素子Ｑ２およびＱ４のデッドタイムＴｄを長くする。
【００４３】
以下、図４および図５を参照しながら、中性点電位変動抑制制御部６０およびデッドタイム生成部７０の詳細な構成について説明する。図４は、図２に示した中性点電位変動抑制制御部を示すブロック構成図であり、図５は、図２に示したデッドタイム生成部を示すブロック構成図である。
【００４４】
図４において、中性点電位変動抑制制御部６０は、減算器６１、ＰＩ制御器６２、上下限リミッタ６３、加算器６４、上下限リミッタ６５、減算器６６、反転回路６７および上下限リミッタ６８を有している。
【００４５】
減算器６１は、正極側電圧Ｖｃ１と負極側電圧Ｖｃ２との偏差ΔＶを演算する。ＰＩ制御器６２は、偏差ΔＶが零になるようＰＩ制御を実行し、偏差ΔＶにあらかじめ設定された係数Ｋを乗算してデッドタイムＴｄの変化量を演算する。上下限リミッタ６３は、デッドタイムＴｄの変化量があらかじめ設定された範囲内に収まるよう、上下限値を制限する。
【００４６】
加算器６４は、上下限値を制限されたデッドタイムＴｄの変化量と、デッドタイムＴｄの初期値（通常３〜５μｓｅｃ）とを加算する。上下限リミッタ６５は、加算器６４からの出力があらかじめ設定された範囲内に収まるよう、上下限値を制限して、Ｎ側Ｔｄバイアス値として出力する。なお、Ｎ側Ｔｄバイアス値は、スイッチング素子Ｑ２およびＱ４のデッドタイムＴｄを変化させるために用いられる。
【００４７】
減算器６６は、上下限値を制限されたデッドタイムＴｄの変化量から、デッドタイムＴｄの初期値を減算する。反転回路６７は、減算器６６からの出力に、−１を掛けて符号を反転させる。上下限リミッタ６８は、反転回路６７からの出力があらかじめ設定された範囲内に収まるよう、上下限値を制限して、Ｐ側Ｔｄバイアス値として出力する。なお、Ｐ側Ｔｄバイアス値は、スイッチング素子Ｑ１およびＱ３のデッドタイムＴｄを変化させるために用いられる。
【００４８】
ここで、ＰＩ制御器６２は、偏差ΔＶに応じて、デッドタイム補正量を計算する。例えばある偏差ΔＶの場合に、ＰＩ制御器６２の出力が１μｓｅｃであるとし、デッドタイムＴｄの初期値が５μｓｅｃであるとすると、Ｎ側Ｔｄバイアス値は６μｓｅｃとなり、Ｐ側Ｔｄバイアス値は４μｓｅｃとなる。なお、上下限リミッタ６３、６５、６８が設けられているのは、デッドタイムＴｄの変化量が極端に大きい場合や極端に小さい場合に、デッドタイムの可変範囲を制限するためである。
【００４９】
図５において、デッドタイム生成部７０には、ＰＷＭ生成部５０からスイッチング素子Ｑ１〜Ｑ４に対するデッドタイムＴｄを含まないゲート信号が入力される。ここで、デッドタイム生成部７０は、スイッチング素子Ｑ１〜Ｑ４それぞれについて同等の回路が設けられているので、ここでは、Ｑ１ゲート信号について説明する。
【００５０】
デッドタイム生成部７０は、積分器７１、ＮＯＴ回路７２、コンパレータ７３およびＡＮＤ回路７４を有している。積分器７１は、演算周期毎に１ずつカウントアップした値を出力する。ＮＯＴ回路７２は、入力側のＱ１ゲート信号がオフになった場合に、積分器７１のカウント値をリセットする。
【００５１】
コンパレータ７３は、積分器７１からの出力がＰ側Ｔｄバイアス値よりも大きくなった場合に、オンとなる信号を出力する。ＡＮＤ回路７４は、デッドタイムＴｄを含まないＱ１ゲート信号とコンパレータ７３から出力されたデッドタイムＴｄを含む信号との論理積をとって、デッドタイムＴｄを含むＱ１ゲート信号を出力する。
【００５２】
ここで、Ｐ側Ｔｄバイアス値が４μｓｅｃである場合には、ＡＮＤ回路７４から出力されるＱ１ゲート信号およびＱ３ゲート信号のデッドタイムＴｄが４μｓｅｃとなるので、５μｓｅｃであるデッドタイムＴｄの初期値よりも短くなっていることが分かる。
【００５３】
また、同様にして、Ｎ側Ｔｄバイアス値が６μｓｅｃである場合には、ＡＮＤ回路７４から出力されるＱ２ゲート信号およびＱ４ゲート信号のデッドタイムＴｄが６μｓｅｃとなるので、５μｓｅｃであるデッドタイムＴｄの初期値よりも長くなっていることが分かる。
【００５４】
すなわち、例えば正極側電圧Ｖｃ１と負極側電圧Ｖｃ２との偏差ΔＶがあり、正極側電圧Ｖｃ１＞負極側電圧Ｖｃ２となっている場合には、スイッチング素子Ｑ１およびＱ３のデッドタイムＴｄを短くして、スイッチング素子Ｑ２およびＱ４のデッドタイムＴｄを長くすることで、偏差ΔＶが零に近づくことが分かる。
【００５５】
次に、図６〜図９を参照しながら、この発明の実施の形態１に係る電力変換装置のシミュレーション結果について、特許文献に示した従来の中性点電位変動抑制制御と通流バランス制御とを同時に適用したものと、この発明の実施の形態１に係る中性点電位変動抑制制御と通流バランス制御とを同時に適用したものとを比較して説明する。
【００５６】
図６は、従来の中性点電位変動抑制制御と通流バランス制御とを同時に適用した電力変換装置におけるデッドタイムのシミュレーション結果を示す説明図である。また、図７は、この発明の実施の形態１に係る中性点電位変動抑制制御と通流バランス制御とを同時に適用した電力変換装置におけるデッドタイムのシミュレーション結果を示す説明図である。
【００５７】
図６および図７において、従来の中性点電位変動抑制制御と通流バランス制御とを同時に適用した電力変換装置では、Ｐ側Ｔｄの時間とＮ側Ｔｄの時間とがほぼ同じであることが分かる。これに対して、この発明の実施の形態１に係る中性点電位変動抑制制御と通流バランス制御とを同時に適用した電力変換装置では、Ｐ側Ｔｄバイアス値がＮ側Ｔｄバイアス値よりも大きくなるように制御することで、Ｎ側Ｔｄの時間よりも、Ｐ側Ｔｄの時間のほうが長くなっていることが分かる。
【００５８】
図８は、従来の中性点電位変動抑制制御と通流バランス制御とを同時に適用した電力変換装置における電位差のシミュレーション結果を示す説明図である。また、図９は、この発明の実施の形態１に係る中性点電位変動抑制制御と通流バランス制御とを同時に適用した電力変換装置における電位差のシミュレーション結果を示す説明図である。
【００５９】
図８および図９において、従来の中性点電位変動抑制制御と通流バランス制御とを同時に適用した電力変換装置では、正極側電圧Ｖｃ１と負極側電圧Ｖｃ２との偏差ΔＶがバランスしていないことが分かる。これは、中性点電位変動抑制制御と通流バランス制御とが相互干渉しているためである。これに対して、この発明の実施の形態１に係る中性点電位変動抑制制御と通流バランス制御とを同時に適用した電力変換装置では、正極側電圧Ｖｃ１と負極側電圧Ｖｃ２との電差ΔＶがバランスしていることが分かる。
【００６０】
以上のように、実施の形態１によれば、外部からの周波数指令または速度指令に基づいて、３レベルインバータに対する電圧指令値を演算する電圧指令演算部と、外部からの周波数指令または速度指令に基づいて、電圧指令値にあらかじめ設定された周期で正負の極性を切り替えながらバイアス値を加算する通流バランス制御部と、バイアス値が加算された電圧指令値に基づいて、３レベルインバータのスイッチング素子に対するゲート信号を生成するＰＷＭ生成部と、正極側コンデンサおよび負極側コンデンサの電圧を正極側電圧および負極側電圧として検出する電圧検出部と、正極側電圧と負極側電圧との電位差に基づいて、電位差が小さくなるように、ＰＷＭ生成部で生成されたゲート信号について、スイッチング素子のデッドタイムを設定するデッドタイム設定部とを備えている。
そのため、中性点電位変動抑制制御と通流バランス制御との相互干渉を防止して、中性点電位の変動を抑制するとともに、通流バランスを確保することができる。
【符号の説明】
【００６１】
１  直流電源、２  モータ、１０  ３レベルインバータ、１１  正極側コンデンサ、１２  負極側コンデンサ、１３  ３レベルインバータ一相分、１４、１５  電圧センサ（電圧検出部）、２０  Ｖ／Ｆ制御部（電圧指令演算部）、２１  Ｖ／Ｆパターン、２２  積分器、２３  三相ｓｉｎテーブル、２４  加算器、３０  通流バランス制御部、３１  バイアスパターン、３２  乗算器、４０  台形波変調回路、４１  リミット回路、５０  生成部、６０  中性点電位変動抑制制御部（デッドタイム設定部）、６１  減算器、６２  ＰＩ制御器、６３  上下限リミッタ、６４  加算器、６５  上下限リミッタ、６６  減算器、６７  反転回路、６８  上下限リミッタ、７０  デッドタイム生成部（デッドタイム設定部）、７１  積分器、７２  ＮＯＴ回路、７３  コンパレータ、７４  ＡＮＤ回路。
【図１】
2018057157.tif 000003
【図２】
2018057157.tif 000004
【図３】
2018057157.tif 000005
【図４】
2018057157.tif 000006
【図５】
2018057157.tif 000007
【図６】
2018057157.tif 000008
【図７】
2018057157.tif 000009
【図８】
2018057157.tif 000010
【図９】
2018057157.tif 000011