(57)【要約】      （修正有）【課題】より活用しやすいトランジスタおよびその製造方法を提供する。【解決手段】トランジスタ１２は、第１の面に位置する基板１１と、第２の面に位置する第１絶縁層３と、基板と第１絶縁層との間に位置する第１電極９、第２絶縁層８、半導体７、第２電極６、第３電極５、および第３絶縁層１０を含む。第２電極は第１層６ａと第２層６ｂを積層した積層構造を呈しており、第２電極における第２層の仕事関数の値は、半導体の最高被占軌道準位よりも小さく、第２電極における第１層の仕事関数の値は、第２電極における第２層の仕事関数よりも大きく、かつ半導体と接しており第２層は半導体と接していない。【選択図】図５
2018032790.tif 000002
【特許請求の範囲】
【請求項１】
第１の面に位置する基板と、
第２の面に位置する第１絶縁層と、
前記基板と前記第１絶縁層との間に位置する、第１電極、第２絶縁層、半導体、第２電極、第３電極、および第３絶縁層を含み、
前記第２電極は、第１層と第２層を積層した積層構造を呈しており、
前記第２電極における第２層の仕事関数の値は、前記半導体のＨＯＭＯ（Highest Occupied Molecular Orbital：最高被占軌道）準位よりも小さく、
前記第２電極における第１層の仕事関数の値は、前記第２電極における第２層の仕事関数よりも大きく、かつ、
前記第２電極における第１層は前記半導体と接しており、前記第２電極における第２層は前記半導体と接していない、トランジスタ。
【請求項２】
前記第３電極は、第１層と第２層を積層した積層構造を呈しており、
前記第３電極における第２層の仕事関数の値は、前記半導体のＨＯＭＯ（Highest Occupied Molecular Orbital：最高被占軌道）準位よりも小さく、
前記第３電極における第１層の仕事関数の値は、前記第３電極における第２層の仕事関数よりも大きく、かつ、
前記第３電極における第１層は半導体と接しており、前記第２電極における第２層は前記半導体と接していない、請求項１に記載のトランジスタ。
【請求項３】
前記第２電極および前記第３電極は、それぞれ、前記第２電極における第１層および前記第３電極における第１層のみが露出するように前記第２絶縁層に埋設されており、かつ当該露出した前記第２電極における第１層および前記第３電極における第１層それぞれの面と前記第２絶縁層の面とは同一平面に位置する、請求項２に記載のトランジスタ。
【請求項４】
前記第２電極および前記第３電極は、それぞれ、前記第２電極における第１層および前記第３電極における第１層のみが露出するように前記第３絶縁層に埋設されており、かつ当該露出した前記第２電極における第１層および前記第３電極における第１層それぞれの面と前記第３絶縁層の面とは同一平面に位置する、請求項２に記載のトランジスタ。
【請求項５】
前記第１絶縁層がパッシベーション層であり、
前記第２絶縁層がゲート絶縁層であり、
前記第３絶縁層がオーバーコート層であり、
前記第１電極がゲート電極であり、
前記第２電極がソース電極であり、
前記第３電極がドレイン電極である、請求項１〜４の何れか一項に記載のトランジスタ。
【請求項６】
表面に剥離層が形成された仮基板を準備する、仮基板準備工程と、
前記剥離層上に、その仕事関数の値がこの後に形成される第２電極の第２層よりも大きい第２電極の第１層を形成する、第２電極の第１層形成工程と、
前記第２電極の第１層上に、その仕事関数がこの後に形成される半導体のＨＯＭＯ（Highest Occupied Molecular Orbital：最高被占軌道）準位よりも小さい第２電極の第２層を形成する、第２電極の第２層形成工程と、
前記剥離層上に第３電極を形成する、第３電極形成工程と、
前記剥離層、第２電極、および第３電極を覆うように第２絶縁層を形成する、第２絶縁層形成工程と、
前記第２絶縁層上に第１電極を形成する、第１電極形成工程と、
前記第２絶縁層および第１電極を覆うように第３絶縁層を形成する、第３絶縁層形成工程と、
を行うことで、転写用積層体を形成し、次いで、
基板を準備する、基板準備工程と、
前記基板と、前記転写用積層体における前記第３絶縁層とを接着する、接着工程と、
前記転写用積層体における前記剥離層と、前記第２電極、第３電極および第２絶縁層とを、その界面で分離する、転写工程と、
を行うことで、前記第２電極、第３電極および第２絶縁層を露出せしめ、次いで、
露出した前記第２電極および第３電極に接するように半導体を形成する、半導体形成工程と、
前記第２絶縁層、第２電極、第３電極および半導体を覆うように第１絶縁層を形成する、第１絶縁層形成工程と、を含む、トランジスタの製造方法。
【請求項７】
表面に剥離層が形成された仮基板を準備する、仮基板準備工程と、
前記剥離層上に、その仕事関数の値がこの後に形成される第２電極の第２層よりも大きい第２電極の第１層を形成する、第２電極の第１層形成工程と、
前記第２電極の第１層上に、その仕事関数がこの後に形成される半導体のＨＯＭＯ（Highest Occupied Molecular Orbital：最高被占軌道）準位よりも小さい第２電極の第２層を形成する、第２電極の第２層形成工程と、
前記剥離層上に第３電極を形成する、第３電極形成工程と、
前記剥離層、第２電極および第３電極を覆うように第３絶縁層を積層する、第３絶縁層形成工程と、
を行うことで、転写用積層体を形成し、次いで、
基板を準備する、基板準備工程と、
前記基板と、前記転写用積層体における前記第３絶縁層とを接着する、接着工程と、
前記転写用積層体における前記剥離層と、前記第２電極、第３電極および第３絶縁層とを、その界面で分離する、転写工程と、
を行うことで、前記第２電極、第３電極および第３絶縁層を露出せしめ、次いで、
露出した前記第２電極および第３電極に接するように半導体を形成する、半導体形成工程と、
前記第２電極、第３電極、第３絶縁層層および半導体を覆うように第２絶縁層を形成する、第２絶縁層形成工程と、
前記第２絶縁層上に第１電極を形成する、第１電極形成工程と、
前記第２絶縁層および第１電極を覆うように第１絶縁層を形成する第１絶縁層形成工程と、を含む、トランジスタの製造方法。
【請求項８】
前記第３電極形成工程が、
前記剥離層上に、その仕事関数の値がこの後に形成される第３電極の第２層よりも大きい第３電極の第１層を形成する、第３電極の第１層形成工程と、
前記第３電極の第１層上に、その仕事関数がこの後に形成される半導体のＨＯＭＯ（Highest Occupied Molecular Orbital：最高被占軌道）準位よりも小さい第３電極の第２層を形成する、第３電極の第２層形成工程と、を含む、請求項６または７に記載のトランジスタの製造方法。
【請求項９】
前記第１絶縁層がパッシベーション層であり、
前記第２絶縁層がゲート絶縁層であり、
前記第３絶縁層がオーバーコート層であり、
前記第１電極がゲート電極であり、
前記第２電極がソース電極であり、
前記第３電極がドレイン電極である、請求項６〜８の何れか一項に記載のトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の実施形態は、トランジスタおよびトランジスタの製造方法に関する。
【背景技術】
【０００２】
従来から、無機半導体や有機半導体を備えるトランジスタが製造されており、当該トランジスタは種々の分野で活用されている。近年は、例えば特許文献１に記載されているように、柔軟な樹脂フィルムを基板として用いた、フレキシブルな薄膜トランジスタも開発されており、特許文献２に記載されているように、当該フレキシブルな薄膜トランジスタを応用した圧力センサなども知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第５１３８９２７号公報
【特許文献２】国際公開第２０１５／１１９２１１号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本開示の実施形態は、このような状況下においてなされたものであり、より活用しやすいトランジスタおよびその製造方法を提供することを主たる課題とする。
【課題を解決するための手段】
【０００５】
前記課題を解決するための本開示の一実施形態は、第１の面に位置する基板と、第２の面に位置する第１絶縁層と、前記基板と前記第１絶縁層との間に位置する、第１電極、第２絶縁層、半導体、第２電極、第３電極、および第３絶縁層を含み、前記第２電極は、第１層と第２層を積層した積層構造を呈しており、前記第２電極における第２層の仕事関数の値は、前記半導体のＨＯＭＯ（Highest Occupied Molecular Orbital：最高被占軌道）準位よりも小さく、前記第２電極における第１層の仕事関数の値は、前記第２電極における第２層の仕事関数よりも大きく、かつ、前記第２電極における第１層は前記半導体と接しており、前記第２電極における第２層は前記半導体と接していない、トランジスタである。
【０００６】
前記本開示の一実施形態にかかるトランジスタにあっては、前記第３電極は、第１層と第２層を積層した積層構造を呈しており、前記第３電極における第２層の仕事関数の値は、前記半導体のＨＯＭＯ（Highest Occupied Molecular Orbital：最高被占軌道）準位よりも小さく、前記第３電極における第１層の仕事関数の値は、前記第３電極における第２層の仕事関数よりも大きく、かつ、前記第３電極における第１層は半導体と接しており、前記第２電極における第２層は前記半導体と接していなくてもよい。
【０００７】
また、前記本開示の一実施形態にかかるトランジスタにあっては、前記第２電極および前記第３電極は、それぞれ、前記第２電極における第１層および前記第３電極における第１層のみが露出するように前記第２絶縁層に埋設されており、かつ当該露出した前記第２電極における第１層および前記第３電極における第１層それぞれの面と前記第２絶縁層の面とは同一平面に位置してもよい。
【０００８】
また、前記本開示の一実施形態にかかるトランジスタにあっては、前記第２電極および前記第３電極は、それぞれ、前記第２電極における第１層および前記第３電極における第１層のみが露出するように前記第３絶縁層に埋設されており、かつ当該露出した前記第２電極における第１層および前記第３電極における第１層それぞれの面と前記第３絶縁層の面とは同一平面に位置してもよい。
【０００９】
また、前記本開示の一実施形態にかかるトランジスタにあっては、前記第１絶縁層がパッシベーション層であり、前記第２絶縁層がゲート絶縁層であり、前記第３絶縁層がオーバーコート層であり、前記第１電極がゲート電極であり、前記第２電極がソース電極であり、前記第３電極がドレイン電極であってもよい。
【００１０】
前記課題を解決するための本開示の別の一実施形態は、表面に剥離層が形成された仮基板を準備する、仮基板準備工程と、前記剥離層上に、その仕事関数の値がこの後に形成される第２電極の第２層よりも大きい第２電極の第１層を形成する、第２電極の第１層形成工程と、前記第２電極の第１層上に、その仕事関数がこの後に形成される半導体のＨＯＭＯ（Highest Occupied Molecular Orbital：最高被占軌道）準位よりも小さい第２電極の第２層を形成する、第２電極の第２層形成工程と、前記剥離層上に第３電極を形成する、第３電極形成工程と、前記剥離層、第２電極、および第３電極を覆うように第２絶縁層を形成する、第２絶縁層形成工程と、前記第２絶縁層上に第１電極を形成する、第１電極形成工程と、前記第２絶縁層および第１電極を覆うように第３絶縁層を形成する、第３絶縁層形成工程と、を行うことで、転写用積層体を形成し、次いで、基板を準備する、基板準備工程と、前記基板と、前記転写用積層体における前記第３絶縁層とを接着する、接着工程と、前記転写用積層体における前記剥離層と、前記第２電極、第３電極および第２絶縁層とを、その界面で分離する、転写工程と、を行うことで、前記第２電極、第３電極および第２絶縁層を露出せしめ、次いで、露出した前記第２電極および第３電極に接するように半導体を形成する、半導体形成工程と、前記第２絶縁層、第２電極、第３電極および半導体を覆うように第１絶縁層を形成する、第１絶縁層形成工程と、を含む、トランジスタの製造方法である。
【００１１】
また、前記課題を解決するための本開示のさらに別の一実施形態は、表面に剥離層が形成された仮基板を準備する、仮基板準備工程と、前記剥離層上に、その仕事関数の値がこの後に形成される第２電極の第２層よりも大きい第２電極の第１層を形成する、第２電極の第１層形成工程と、前記第２電極の第１層上に、その仕事関数がこの後に形成される半導体のＨＯＭＯ（Highest Occupied Molecular Orbital：最高被占軌道）準位よりも小さい第２電極の第２層を形成する、第２電極の第２層形成工程と、前記剥離層上に第３電極を形成する、第３電極形成工程と、前記剥離層、第２電極および第３電極を覆うように第３絶縁層を積層する、第３絶縁層形成工程と、を行うことで、転写用積層体を形成し、次いで、基板を準備する、基板準備工程と、前記基板と、前記転写用積層体における前記第３絶縁層とを接着する、接着工程と、前記転写用積層体における前記剥離層と、前記第２電極、第３電極および第３絶縁層とを、その界面で分離する、転写工程と、を行うことで、前記第２電極、第３電極および第３絶縁層を露出せしめ、次いで、露出した前記第２電極および第３電極に接するように半導体を形成する、半導体形成工程と、前記第２電極、第３電極、第３絶縁層層および半導体を覆うように第２絶縁層を形成する、第２絶縁層形成工程と、前記第２絶縁層上に第１電極を形成する、第１電極形成工程と、前記第２絶縁層および第１電極を覆うように第１絶縁層を形成する第１絶縁層形成工程と、を含む、トランジスタの製造方法である。
【００１２】
前記本開示の一実施形態にかかるトランジスタの製造方法にあっては、前記第３電極形成工程が、前記剥離層上に、その仕事関数の値がこの後に形成される第３電極の第２層よりも大きい第３電極の第１層を形成する、第３電極の第１層形成工程と、前記第３電極の第１層上に、その仕事関数がこの後に形成される半導体のＨＯＭＯ（Highest Occupied Molecular Orbital：最高被占軌道）準位よりも小さい第３電極の第２層を形成する、第３電極の第２層形成工程と、を含んでもよい。
【００１３】
また、前記本開示の一実施形態にかかるトランジスタの製造方法にあっては、前記第１絶縁層がパッシベーション層であり、前記第２絶縁層がゲート絶縁層であり、前記第３絶縁層がオーバーコート層であり、前記第１電極がゲート電極であり、前記第２電極がソース電極であり、前記第３電極がドレイン電極であってもよい。
【発明の効果】
【００１４】
本開示の一実施形態によれば、より活用しやすい薄膜トランジスタおよびその製造方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本開示の第１の実施形態にかかるトランジスタの製造方法を示すフロー図である。
【図２】本開示の第１の実施形態にかかるトランジスタの製造方法を構成する各工程において形成されるものの構成を示す断面図である。
【図３】本開示の第２の実施形態にかかるトランジスタの製造方法を示すフロー図である。
【図４】本開示の第２の実施形態にかかるトランジスタの製造方法を構成する各工程において形成されるものの構成を示す断面図である。
【図５】本開示の実施形態にかかるトランジスタの断面図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照して、本開示の実施形態について説明する。なお、本明細書に添付する図面においては、図示と理解のしやすさの便宜上、適宜縮尺および縦横の寸法比等を実物のそれらから変更し誇張してある。また、本明細書において用いる、形状や幾何学的条件、並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。
【００１７】
（トランジスタの製造方法）
まず、本開示の実施形態にかかるトランジスタの製造方法について、図面を用いて説明する。
【００１８】
（１）第１の実施形態にかかるトランジスタの製造方法
図１は、本開示の第１の実施形態にかかるトランジスタの製造方法を示すフロー図である。
【００１９】
図２は、本開示の第１の実施形態にかかるトランジスタの製造方法を構成する各工程において形成されるものの構成を示す断面図である。
【００２０】
図１に示すように、本開示の第１の実施形態にかかるトランジスタの製造方法は、表面に剥離層が形成された仮基板を準備する、仮基板準備工程Ｓ１と、前記剥離層上に、その仕事関数の値がこの後に形成される第２電極の第２層よりも大きい第２電極の第１層を形成する、第２電極の第１層形成工程Ｓ２と、前記第２電極の第１層上に、その仕事関数がこの後に形成される半導体のＨＯＭＯ（Highest Occupied Molecular Orbital：最高被占軌道）準位よりも小さい第２電極の第２層を形成する、第２電極の第２層形成工程Ｓ３と、前記剥離層上に第３電極を形成する、第３電極形成工程Ｓ４と、前記剥離層、第２電極、および第３電極を覆うように第２絶縁層を形成する、第２絶縁層形成工程Ｓ５と、前記第２絶縁層上に第１電極を形成する、第１電極形成工程Ｓ６と、前記第２絶縁層および第１電極を覆うように第３絶縁層を形成する、第３絶縁層形成工程Ｓ７と、を行うことで、転写用積層体を形成し（Ｓ８）、次いで、基板を準備する、基板準備工程Ｓ９と、前記基板と、前記転写用積層体における前記第３絶縁層とを接着する、接着工程Ｓ１０と、前記転写用積層体における前記剥離層と、前記第２電極、第３電極および第２絶縁層とを、その界面で分離する、転写工程Ｓ１１と、を行うことで、前記第２電極、第３電極および第２絶縁層を露出せしめ、次いで、露出した前記第２電極および第３電極に接するように半導体を形成する、半導体形成工程Ｓ１２と、前記第２絶縁層、第２電極、第３電極および半導体を覆うように第１絶縁層を形成する、第１絶縁層形成工程Ｓ１３と、を含んでいる。
【００２１】
ここで、製造されるトランジスタを構成する第１〜第３絶縁層、および第１〜第３電極が何たるかについては特に限定されないが、以下の説明においては、第１絶縁層がパッシベーション層であり、第２絶縁層がゲート絶縁層であり、第３絶縁層がオーバーコート層であり、また、第１電極がゲート電極であり、第２電極がソース電極であり、第３電極がドレイン電極である場合を具体例として挙げて説明する。
【００２２】
・仮基板準備工程
図１および図２（ａ）に示すように、本開示の第１の実施形態にかかるトランジスタの製造方法においては仮基板準備工程Ｓ１が行われる。
【００２３】
仮基板準備工程Ｓ１は、表面に剥離層２が形成された仮基板１を準備する工程である。
【００２４】
ここで準備される仮基板１の材質については特に限定されることはなく、ガラスや各種樹脂板などを適宜選択して用いればよい。
【００２５】
また、仮基板１の表面に形成された剥離層２についても特に限定されることはなく、最終的に当該剥離層２上に積層形成されるトランジスタをきれいに剥離せしめることができる層であればよい。
【００２６】
・第２電極（ソース電極）の第１層形成工程
図１および図２（ｂ）に示すように、本開示の第１の実施形態にかかるトランジスタの製造方法においては、前記仮基板準備工程Ｓ１の後に、第２電極の第１層形成工程、より具体的にはソース電極の第１層形成工程Ｓ２が行われる。
【００２７】
ソース電極の第１層形成工程Ｓ２は、前記剥離層２上に、その仕事関数の値が、この後に形成されるソース電極の第２層６ｂよりも大きい、ソース電極の第１層６ａを形成する工程である。このように、ソース電極の第１層６ａの仕事関数をソース電極の第２層の仕事関数よりも大きくすることにより、当該ソース電極の第１層６ａの電荷注入性を向上させることができるとともに、後述するソース電極の第２層にあっては、電荷注入性の向上を当該ソース電極の第１層６ａに担わせることができることから、配線としての機能に注力せしめることが可能となり、よって、ソース電極全体としては、電荷注入性の向上と配線としての機能の双方を向上せしめることが可能となる。
【００２８】
このようなソース電極６の第１層６ａの材質については、後述するソース電極６の第２層６ｂの材料の仕事関数との関係で相対的に選択することとなるが、たとえば、後述する半導体７のＨＯＭＯ（Highest Occupied Molecular Orbital：最高被占軌道）準位が５．０ｅＶ以上５．２ｅＶ以下の場合には、これと同等の仕事関数を有する材質を用いることが好ましく、具体的には、ＩＴＯ（酸化インジウムスズ）やＩＺＯ（酸化インジウム亜鉛）、さらには白金や金などを挙げることができる。
【００２９】
ソース電極６の第１層６ａを形成する具体的な手段についても特に限定されることはなく、従来用いられている手段から適宜選択することができる。
【００３０】
・第２電極（ソース電極）の第２層形成工程
図１および図２（ｃ）に示すように、本開示の第１の実施形態にかかるトランジスタの製造方法においては、前記第２電極の第１層形成工程Ｓ２の後に、第２電極の第２層形成工程、より具体的にはソース電極の第２層形成工程Ｓ３が行われる。
【００３１】
ソース電極の第２層形成工程Ｓ３は、前記剥離層２上に形成されたソース電極６の第１層６ａ上に、その仕事関数がこの後に形成される半導体７のＨＯＭＯ（Highest Occupied Molecular Orbital：最高被占軌道）準位よりも小さいソース電極６の第２層６ｂを形成する工程である。このように、本開示の第１の実施形態にかかるトランジスタの製造方法にあっては、ソース電極６の第２層６ｂの仕事関数を半導体７のＨＯＭＯ（Highest Occupied Molecular Orbital：最高被占軌道）準位よりも小さくすることが許容されているため、当該半導体７への電荷注入性を考慮することなく、導電性のみを考慮することができるため、ソース電極６の第２層６ｂの配線としての機能を向上せしめることができる。
【００３２】
このようなソース電極６の第２層６ｂの材質については、前述のソース電極６の第１層６ａの材料の仕事関数や、後述する半導体７のＨＯＭＯ（Highest Occupied Molecular Orbital：最高被占軌道）準位との関係で相対的に選択することとなるが、たとえば、後述する半導体７のＨＯＭＯ（Highest Occupied Molecular Orbital：最高被占軌道）準位が５．０ｅＶ以上５．２ｅＶ以下の場合には、これよりも仕事関数が小さい材料を選択することが可能であり、具体的には、導電性の良好な銅や銅合金などを挙げることができる。
【００３３】
ソース電極６の第２層６ｂを形成する具体的な手段についても特に限定されることはなく、従来用いられている手段から適宜選択することができる。
【００３４】
・第３電極（ドレイン）形成工程
図１および図２（ｄ）に示すように、本開示の第１の実施形態にかかるトランジスタの製造方法においては、前記ソース電極の第２層形成工程Ｓ３の後に第３電極形成工程、より具体的にはドレイン電極形成工程Ｓ４が行われる。
【００３５】
ドレイン電極形成工程Ｓ４は、前記仮基板１の前記剥離層２上に、ドレイン電極５を形成する工程である。
【００３６】
ここで形成されるドレイン電極５の材質については特に限定されることはなく、従来のトランジスタにおけるドレイン電極５として用いられている各種金属や合金などから適宜選択することができる。
【００３７】
ドレイン電極５を形成する具体的な手段についても特に限定されることはなく、従来用いられている手段から適宜選択することができる。
【００３８】
なお、図２（ｄ）に示すように、この工程で形成されるドレイン電極５にあっては、前述のソース電極６と同様、ドレイン電極の第１層５ａと第２層５ｂとの積層構造としてもよく、この場合にあっては、やはり前述のソース電極６と同様、ドレイン電極の第１層５ａにあっては、その仕事関数の値が、この上に積層されるドレイン電極の第２層５ｂよりも大きくなるようにし、一方で、ドレイン電極の第２層５ｂにあっては、その仕事関数がこの後に形成される半導体７のＨＯＭＯ（Highest Occupied Molecular Orbital：最高被占軌道）準位より小さくなるようにしてもよい。このような構成のドレイン電極５とすることにより、前記ソース電極６と同様の作用効果を奏することができる。
【００３９】
また、本開示の第１の実施形態にかかるトランジスタの製造方法にあっては、前記で説明したドレイン電極５の第１層５ａとソース電極６の第１層６ａを同じ材料にて同時に形成し、一方でドレイン電極５の第２層５ｂとソース電極６の第２層６ｂを同じ材料にて同時に形成してもよい。
【００４０】
・第２絶縁層（ゲート絶縁層）形成工程
図１および図２（ｅ）に示すように、本開示の第１の実施形態にかかるトランジスタの製造方法においては、前記ドレイン電極形成工程Ｓ４の後に、第２絶縁層形成工程、より具体的にはゲート絶縁層形成工程Ｓ５が行われる。
【００４１】
ゲート絶縁層形成工程Ｓ７は、仮基板１の剥離層２、前記剥離層２上に形成された第２電極としてのソース電極６（第１層６ａおよび第２層６ｂ）、および第３電極としてのドレイン電極５（第１層５ａおよび第２層５ｂ）、を覆うようにゲート絶縁層８を形成する工程である。
【００４２】
ここで形成されるゲート絶縁層８の材質についても特に限定されることはなく、従来のトランジスタにおけるゲート絶縁層８として用いられている各種樹脂などから適宜選択することができる。
【００４３】
また、ゲート絶縁層８を形成する具体的な手段についても特に限定されることはなく、従来用いられている手段から適宜選択することができる。
【００４４】
・第１電極（ゲート電極）形成工程
図１および図２（ｆ）に示すように、本開示の第１の実施形態にかかるトランジスタの製造方法においては、前記ゲート絶縁層形成工程Ｓ５の後に第１電極形成工程、より具体的にはゲート電極形成工程Ｓ６が行われる。
【００４５】
ゲート電極形成工程Ｓ６は、第２絶縁層としてのゲート絶縁層８上に、第１電極としてのゲート電極９を形成する工程である。
【００４６】
ここで形成されるゲート電極９の材質についても特に限定されることはなく、従来のトランジスタにおけるゲート電極９として用いられている各種金属や合金などから適宜選択することができる。
【００４７】
また、ゲート電極９を形成する具体的な手段についても特に限定されることはなく、従来用いられている手段から適宜選択することができる。
【００４８】
・第３絶縁層（オーバーコート層）形成工程
図１および図２（ｇ）に示すように、本開示の第１の実施形態にかかるトランジスタの製造方法においては、前記ゲート電極形成工程Ｓ６の後に第３絶縁層形成工程、より具体的にはオーバーコート層形成工程Ｓ７が行われる。
【００４９】
オーバーコート層形成工程Ｓ７は、第２絶縁層としてのゲート絶縁層８、および第１電極としてのゲート電極９を覆うように第３絶縁層としてのオーバーコート層１０を形成する工程である。
【００５０】
ここで形成されるオーバーコート層１０の材質についても特に限定されることはなく、従来のトランジスタにおけるオーバーコート層１０として用いられている各種樹脂などから適宜選択することができる。
【００５１】
また、オーバーコート層１０を形成する具体的な手段についても特に限定されることはなく、従来用いられている手段から適宜選択することができる。
【００５２】
本開示の第１の実施形態にかかるトランジスタの製造方法にあっては、前記仮基板準備工程Ｓ１から第３絶縁層（オーバーコート層）形成工程Ｓ７を行うことで、仮基板１の表面に設けられた剥離層２上に、転写用積層体が形成される（Ｓ８）。
【００５３】
・基板準備工程
そして、図１に示すように、本開示の第１の実施形態にかかるトランジスタの製造方法にあっては、基板準備工程Ｓ９が行われる。
【００５４】
ここで準備される基板１１は、最終的に製造されるトランジスタの基板として用いられることができれば特に限定されることはなく、従来からトランジスタに用いられている各種基板から適宜選択可能である
【００５５】
また、基板１１の厚さについても特に限定されることはない。
【００５６】
・接着工程
図１および図２（ｈ）に示すように、本開示の第１の実施形態にかかるトランジスタの製造方法においては、前記基板準備工程Ｓ９の後に接着工程Ｓ１０が行われる。
【００５７】
接着工程Ｓ１０は、前記基板準備工程Ｓ９で準備された基板１１と、前記転写用積層体における前記第３絶縁層としてのオーバーコート層１０とを接着する工程である。つまり、転写用積層体を逆さまにして基板１１上に積層せしめる工程である。
【００５８】
基板１１と転写用積層体におけるオーバーコート層１０とを接着する具体的な手段については特に限定されることはなく、従来用いられている手段から適宜選択することができる。
【００５９】
・転写工程
図１および図２（ｉ）に示すように、本開示の第１の実施形態にかかるトランジスタの製造方法においては、前記接着工程Ｓ１０の後に転写工程Ｓ１１が行われる。
【００６０】
転写工程Ｓ１１は、転写用積層体における前記剥離層２と、前記第２電極としてのソース電極６の第１層６ａ、第３電極としてのドレイン電極５（ドレイン電極５が積層構造の場合にあっては、その第１層５ａ）、および第２絶縁層としてのゲート絶縁層８とをその界面で分離する工程である。
【００６１】
前記の界面で分離する具体的な手段については特に限定されることはなく、従来用いられている手段から適宜選択することができる。
【００６２】
このような本開示の第１の実施形態にかかるトランジスタの製造方法によれば、転写工程後、第２絶縁層としてのゲート絶縁層８の表面に、段差なく、第２電極としてのソース電極６の第１層６ａ、および第３電極としてのドレイン電極５（ドレイン電極５が積層構造の場合にあっては、その第１層５ａ）を露出せしめることができる。
【００６３】
・半導体形成工程
図１および図２（ｊ）に示すように、本開示の第１の実施形態にかかるトランジスタの製造方法においては、前記転写工程Ｓ１１の後に半導体形成工程Ｓ１２が行われる。
【００６４】
半導体形成工程Ｓ１２は、第２絶縁層としてのゲート絶縁層８上に露出した第２電極としてのソース電極６の第１層６ａ、および第３電極としてのドレイン電極５（ドレイン電極５が積層構造の場合にあっては、その第１層５ａ）に接するように、半導体７を半導体７を形成する工程である。
【００６５】
ここで形成される半導体７の材質についても特に限定されることはなく、従来のトランジスタにおける半導体７として用いられている各種材料から適宜選択することができる。
【００６６】
また、半導体７を形成する具体的な手段についても特に限定されることはなく、従来用いられている手段から適宜選択することができる。
【００６７】
・第１絶縁層（パッシベーション層）形成工程
図１および図２（ｋ）に示すように、本開示の第１の実施形態にかかるトランジスタの製造方法においては、前記半導体形成工程Ｓ１２の後に第１絶縁層形成工程、より具体的にはパッシベーション層形成工程Ｓ１３が行われる。
【００６８】
パッシベーション層形成工程Ｓ１３は、ゲート絶縁層８、ソース電極６、ドレイン電極５および半導体７を覆うようにパッシベーション層３を形成する工程である。
【００６９】
ここで形成されるパッシベーション層３の材質についても特に限定されることはなく、従来のトランジスタにおけるパッシベーション層３として用いられている各種樹脂などから適宜選択することができる。  
【００７０】
パッシベーション層３の厚さについても特に限定されることはない。
【００７１】
また、パッシベーション層３を形成する具体的な手段についても特に限定されることはなく、従来用いられている手段から適宜選択することができる。
【００７２】
また、図示はしないが、当該パッシベーション層３には、ドレイン電極とトランジスタ外部とを導通するための取り出し電極を設けるための貫通孔を一部に設けてもよい。
【００７３】
以上により、トランジスタが製造される。
【００７４】
この製造方法によれば、仮基板１の表面に形成された剥離層２上に、最終製造物であるトランジスタに必要なソース電極６、ドレイン電極５、ゲート絶縁層８、ゲート電極９、およびオーバーコート層１０を順次積層形成し、次いで、剥離層２との界面で剥離することで、転写用積層体を基板１１に転写しているので、転写後においては、ゲート絶縁層８の表面に段差なく、第２電極としてのソース電極６の第１層６ａ、および第３電極としてのドレイン電極５（ドレイン電極５が積層構造の場合にあっては、その第１層５ａ）を露出せしめることができる。また、当該露出したソース電極６は第１層６ａと第２層６ｂから構成される二層構造を呈しているので、半導体７と接続する第１層６ａによって半導体７への電荷注入性を向上せしめることができるとともに、第２層６ｂによって導電性を向上せしめることができる。
【００７５】
（１）第２の実施形態にかかるトランジスタの製造方法
図３は、本開示の第２の実施形態にかかるトランジスタの製造方法を示すフロー図である。
【００７６】
図４は、本開示の第２の実施形態にかかるトランジスタの製造方法を構成する各工程において形成されるものの構成を示す断面図である。
【００７７】
なお、図３および図４においては、図１および図２と同じ構成については同じ符号を付してある。
【００７８】
図３に示すように、本開示の第２の実施形態にかかるトランジスタの製造方法は、表面に剥離層が形成された仮基板を準備する、仮基板準備工程Ｓ１と、前記剥離層上に、その仕事関数の値がこの後に形成される第２電極の第２層よりも大きい第２電極の第１層を形成する、第２電極の第１層形成工程Ｓ２と、前記第２電極の第１層上に、その仕事関数がこの後に形成される半導体のＨＯＭＯ（Highest Occupied Molecular Orbital：最高被占軌道）準位よりも小さい第２電極の第２層を形成する、第２電極の第２層形成工程Ｓ３と、前記剥離層上に第３電極を形成する、第３電極形成工程Ｓ４と、前記剥離層、第２電極および第３電極を覆うように第３絶縁層を積層する、第３絶縁層形成工程Ｓ７と、
を行うことで、転写用積層体を形成し（Ｓ８）、次いで、基板を準備する、基板準備工程Ｓ９と、前記基板と、前記転写用積層体における前記第３絶縁層とを接着する、接着工程Ｓ１０と、前記転写用積層体における前記剥離層と、前記第２電極、第３電極および第３絶縁層とを、その界面で分離する、転写工程Ｓ１１と、を行うことで、前記第２電極、第３電極および第３絶縁層を露出せしめ、次いで、露出した前記第２電極および第３電極に接するように半導体を形成する、半導体形成工程Ｓ１２と、前記第２電極、第３電極、第３絶縁層層および半導体を覆うように第２絶縁層を形成する、第２絶縁層形成工程Ｓ５と、前記第２絶縁層上に第１電極を形成する、第１電極形成工程Ｓ６と、前記第２絶縁層および第１電極を覆うように第１絶縁層を形成する第１絶縁層形成工程Ｓ１３と、を含んでいる。
【００７９】
ここで、製造されるトランジスタを構成する第１〜第３絶縁層、および第１〜第３電極が何たるかについては特に限定されないが、以下の説明においては、前記（１）第１の実施形態にかかるトランジスタの製造方法と同様、第１絶縁層がパッシベーション層であり、第２絶縁層がゲート絶縁層であり、第３絶縁層がオーバーコート層であり、また、第１電極がゲート電極であり、第２電極がソース電極であり、第３電極がドレイン電極である場合を具体例として挙げて説明する。
【００８０】
なお、図３および図４からも明らかなように、本開示の第２の実施形態にかかるトランジスタの製造方法を構成する各工程自体は、前記（１）第１の実施形態にかかるトランジスタの製造方法と同じであり、各工程の順番が異なっている。
【００８１】
・仮基板準備工程
図３および図４（ａ）に示すように、本開示の第２の実施形態にかかるトランジスタの製造方法においては仮基板準備工程Ｓ１が行われる。当該工程については、前記（１）第１の実施形態にかかるトランジスタの製造方法と同じであるため、ここでの説明は省略する。
【００８２】
・第２電極（ソース電極）の第１層形成工程
図３および図４（ｂ）に示すように、本開示の第２の実施形態にかかるトランジスタの製造方法においては、前記仮基板準備工程Ｓ１の後に、第２電極の第１層形成工程、より具体的にはソース電極の第１層形成工程Ｓ２が行われる。当該工程については、前記（１）第１の実施形態にかかるトランジスタの製造方法と同じであるため、ここでの説明は省略する。
【００８３】
・第２電極（ソース電極）の第２層形成工程
図３および図４（ｃ）に示すように、本開示の第２の実施形態にかかるトランジスタの製造方法においては、前記第２電極の第１層形成工程Ｓ２の後に、第２電極の第２層形成工程、より具体的にはソース電極の第２層形成工程Ｓ３が行われる。当該工程についても、前記（１）第１の実施形態にかかるトランジスタの製造方法と同じであるため、ここでの説明は省略する。
【００８４】
・第３電極（ドレイン）形成工程
図３および図４（ｄ）に示すように、本開示の第２の実施形態にかかるトランジスタの製造方法においては、前記ソース電極の第２層形成工程Ｓ３の後に第３電極形成工程、より具体的にはドレイン電極形成工程Ｓ４が行われる。当該工程についても、前記（１）第１の実施形態にかかるトランジスタの製造方法と同じであるため、ここでの説明は省略する。
【００８５】
なお、図４（ｄ）に示すように、この工程で形成されるドレイン電極５にあっては、前記（１）第１の実施形態にかかるトランジスタの製造方法と同様、ドレイン電極の第１層５ａとドレイン電極５ｂとの積層構造としてもよく、この場合にあっては、やはり前述のソース電極６と同様、ドレイン電極の第１層５ａにあっては、その仕事関数の値が、この上に積層されるドレイン電極の第２層５ｂよりも大きくなるようにし、一方で、ドレイン電極の第２層５ｂにあっては、その仕事関数がこの後に形成される半導体７のＨＯＭＯ（Highest Occupied Molecular Orbital：最高被占軌道）準位より小さくなるようにしてもよい。このような構成のドレイン電極５とすることにより、前記ソース電極６と同様の作用効果を奏することができる。
【００８６】
また、本開示の第２の実施形態にかかるトランジスタの製造方法にあっても、前記（１）第１の実施形態にかかるトランジスタの製造方法と同様、前記で説明したドレイン電極５の第１層５ａとソース電極６の第１層６ａを同じ材料にて同時に形成し、一方でドレイン電極５の第２層５ｂとソース電極６の第２層６ｂを同じ材料にて同時に形成してもよい。
【００８７】
・第３絶縁層（オーバーコート層）形成工程
図３および図４（ｅ）に示すように、本開示の第２の実施形態にかかるトランジスタの製造方法においては、前記ドレイン電極形成工程Ｓ４の後に第３絶縁層形成工程、より具体的にはオーバーコート層形成工程Ｓ７が行われる。当該工程についても、前記（１）第１の実施形態にかかるトランジスタの製造方法と同じであるため、ここでの説明は省略する。
【００８８】
本開示の第２の実施形態にかかるトランジスタの製造方法にあっては、前記仮基板準備工程Ｓ１から第３絶縁層（オーバーコート層）形成工程Ｓ７を行うことで、仮基板１の表面に設けられた剥離層２上に、転写用積層体が形成される（Ｓ８）。
【００８９】
・基板準備工程
そして、図３に示すように、本開示の第２の実施形態にかかるトランジスタの製造方法にあっては、基板準備工程Ｓ９が行われる。当該工程についても、前記（１）第１の実施形態にかかるトランジスタの製造方法と同じであるため、ここでの説明は省略する。
【００９０】
・接着工程
図３および図４（ｆ）に示すように、本開示の第２の実施形態にかかるトランジスタの製造方法においては、前記基板準備工程Ｓ９の後に接着工程Ｓ１０が行われる。当該工程についても、前記（１）第１の実施形態にかかるトランジスタの製造方法と同じであるため、ここでの説明は省略する。
【００９１】
・転写工程
図３および図４（ｇ）に示すように、本開示の第２の実施形態にかかるトランジスタの製造方法においては、前記接着工程Ｓ１０の後に転写工程Ｓ１１が行われる。当該工程についても、前記（１）第１の実施形態にかかるトランジスタの製造方法と同じであるため、ここでの説明は省略する。
【００９２】
このような本開示の第２の実施形態にかかるトランジスタの製造方法によれば、転写工程後、第３絶縁層としてのオーバーコート層１０の表面に、段差なく、第２電極としてのソース電極６の第１層６ａ、および第３電極としてのドレイン電極５（ドレイン電極５が積層構造の場合にあっては、その第１層５ａ）を露出せしめることができる。
【００９３】
・半導体形成工程
図３および図４（ｈ）に示すように、本開示の第２の実施形態にかかるトランジスタの製造方法においては、前記転写工程Ｓ１１の後に半導体形成工程Ｓ１２が行われる。
【００９４】
半導体形成工程Ｓ１２は、第３絶縁層としてのオーバーコート層１０上に露出した第２電極としてのソース電極６の第１層６ａ、および第３電極としてのドレイン電極５（ドレイン電極５が積層構造の場合にあっては、その第１層５ａ）に接するように、半導体７を形成する工程である。当該工程についても、前記（１）第１の実施形態にかかるトランジスタの製造方法と同じであるため、ここでの説明は省略する。
【００９５】
・第２絶縁層（ゲート絶縁層）形成工程
図３および図４（ｉ）に示すように、本開示の第２の実施形態にかかるトランジスタの製造方法においては、前記半導体形成工程Ｓ７の後に、第２絶縁層形成工程、より具体的にはゲート絶縁層形成工程Ｓ５が行われる。当該工程についても、前記（１）第１の実施形態にかかるトランジスタの製造方法と同じであるため、ここでの説明は省略する。
【００９６】
・第１電極（ゲート電極）形成工程
図３および図４（ｊ）に示すように、本開示の第２の実施形態にかかるトランジスタの製造方法においては、前記ゲート絶縁層形成工程Ｓ５の後に第１電極形成工程、より具体的にはゲート電極形成工程Ｓ６が行われる。当該工程についても、前記（１）第１の実施形態にかかるトランジスタの製造方法と同じであるため、ここでの説明は省略する。
【００９７】
・第１絶縁層（パッシベーション層）形成工程
図３および図４（ｋ）に示すように、本開示の第２の実施形態にかかるトランジスタの製造方法においては、前記ゲート電極形成工程Ｓ６の後に第１絶縁層形成工程、より具体的にはパッシベーション層形成工程Ｓ１３が行われる。当該工程についても、前記（１）第１の実施形態にかかるトランジスタの製造方法と同じであるため、ここでの説明は省略する。
【００９８】
以上により、トランジスタが製造される。
【００９９】
この製造方法によっても、仮基板１の表面に形成された剥離層２上に、最終製造物であるトランジスタに必要なソース電極６、ドレイン電極５、およびオーバーコート層１０を順次積層形成し、次いで、剥離層２との界面で剥離することで、転写用積層体を基板１１に転写しているので、転写後においては、オーバーコート層１０の表面に、段差なく、第２電極としてのソース電極６の第１層６ａ、および第３電極としてのドレイン電極５（ドレイン電極５が積層構造の場合にあっては、その第１層５ａ）を露出せしめることができる。また、当該露出したソース電極６は第１層６ａと第２層６ｂから構成される二層構造を呈しているので、半導体７と接続する第１層６ａによって半導体７への電荷注入性を向上せしめることができるとともに、第２層６ｂによって導電性を向上せしめることができる。
【０１００】
（トランジスタ）
次に、本開示の実施形態にかかるトランジスタについて図面を用いて説明する。
【０１０１】
図５は、本開示の実施形態にかかるトランジスタの断面図である。
【０１０２】
なお、図５においても、図１〜図４と同じ構成については同じ符号を付してある。
【０１０３】
図５に示すトランジスタは、図１および図２を用いて説明した本開示の第１の実施形態にかかるトランジスタの製造方法によって製造されたトランジスタであり、第１の面に位置する基板１１と、第２の面に位置する第１絶縁層３と、前記基板１１と前記第１絶縁層３との間に位置する、第１電極９、第２絶縁層８、半導体７、第２電極６、第３電極５、および第３絶縁層１０を含み、前記第２電極６は、第１層６ａと第２層６ｂを積層した積層構造を呈しており、前記第２電極６における第２層６ｂの仕事関数の値は、前記半導体７のＨＯＭＯ（Highest Occupied Molecular Orbital：最高被占軌道）準位よりも小さく、前記第２電極６における第１層６ａの仕事関数の値は、前記第２電極６における第２層６ｂの仕事関数よりも大きく、かつ、前記第２電極６における第１層６ａは前記半導体７と接しており、前記第２電極６における第２層６ｂは前記半導体７と接していないトランジスタ１２である。
【０１０４】
本開示の実施形態にかかるトランジスタ１２の各構成については、前記（トランジスタの製造方法）と同じであり、ここでの説明は省略する。
【０１０５】
このようなトランジスタ１２によれば、ゲート絶縁層８の表面に、段差なく、第２電極としてのソース電極６の第１層６ａ、および第３電極としてのドレイン電極５（ドレイン電極５が積層構造の場合にあっては、その第１層５ａ）を露出せしめることができる。また、当該露出したソース電極６は第１層６ａと第２層６ｂから構成される二層構造を呈しているので、半導体７と接続する第１層６ａによって半導体７への電荷注入性を向上せしめることができるとともに、第２層６ｂによって導電性を向上せしめることができる。
【０１０６】
また、本開示の実施形態にかかるトランジスタにあっては、図５の構造に限定されることはなく、図４（ｋ）に示すされるトランジスタとすることも可能である。
【符号の説明】
【０１０７】
１…仮基板
２…剥離層
３…パッシベーション層
５…ドレイン電極
６…ソース電極
７…半導体
８…ゲート絶縁層
９…ゲート電極
１０…オーバーコート層
１１…基板
１２…トランジスタ
【図１】
2018032790.tif 000003
【図２】
2018032790.tif 000004
【図３】
2018032790.tif 000005
【図４】
2018032790.tif 000006
【図５】
2018032790.tif 000007