(57)【要約】【課題】入力過渡応答特性の高いリニア電源を提供する。【解決手段】リニア電源１は、入力電圧ＶＩＮの入力端と出力電圧ＶＯＵＴの出力端との間に接続された出力トランジスタ１０と、出力電圧ＶＯＵＴ（またはこれに応じた帰還電圧ＶＦＢ）が基準電圧ＶＲＥＦと一致するように出力トランジスタ１０を駆動するドライバ３０と、出力トランジスタ１０がフルオン状態とならないように基準電圧ＶＲＥＦを調整する基準電圧生成部６０と、を有する。基準電圧生成部６０は、入力電圧ＶＩＮと出力電圧ＶＯＵＴとの差分電圧（ＶＩＮ−ＶＯＵＴ）がオフセット電圧Ｖｏｆｆｓｅｔよりも高いときには基準電圧ＶＲＥＦを定常値に保持し、差分電圧（ＶＩＮ−ＶＯＵＴ）がオフセット電圧Ｖｏｆｆｓｅｔまで低下したときには差分電圧（ＶＩＮ−ＶＯＵＴ）がさらに低下しないように基準電圧ＶＲＥＦを定常値から引き下げる。【選択図】図１
2018112963.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧の入力端と出力電圧の出力端との間に接続された出力トランジスタと、
前記出力電圧またはこれに応じた帰還電圧が基準電圧と一致するように前記出力トランジスタを駆動するドライバと、
前記出力トランジスタがフルオン状態とならないように前記基準電圧を調整する基準電圧生成部と、
を有することを特徴とするリニア電源。
【請求項２】
前記基準電圧生成部は、前記入力電圧と前記出力電圧との差分電圧が所定のオフセット電圧よりも高いときには前記基準電圧を定常値に保持する一方、前記差分電圧が前記オフセット電圧まで低下したときには前記差分電圧がさらに低下しないように前記基準電圧を前記定常値から引き下げることを特徴とする請求項１に記載のリニア電源。
【請求項３】
前記オフセット電圧は、前記リニア電源で規定されている最低入出力間電圧差よりも低い電圧値に設定されていることを特徴とする請求項２に記載のリニア電源。
【請求項４】
前記基準電圧生成部は、
前記出力電圧を前記オフセット電圧分だけ高電圧側にオフセットさせる定電圧源と、
前記入力電圧とオフセット済みの出力電圧が差動入力される差動アンプと、
前記差動アンプの出力信号に基づいて前記基準電圧を調整する可変電圧源と、
を含むことを特徴とする請求項３に記載のリニア電源。
【請求項５】
前記基準電圧生成部は、
前記入力電圧を前記オフセット電圧分だけ低電圧側にオフセットさせる定電圧源と、
前記出力電圧とオフセット済みの入力電圧が差動入力される差動アンプと、
前記差動アンプの出力信号に基づいて前記基準電圧を調整する可変電圧源と、
を含むことを特徴とする請求項３に記載のリニア電源。
【請求項６】
前記可変電圧源は、
前記差動アンプの出力信号に基づいて導通度が制御されるトランジスタと、
前記トランジスタに流れる電流を受けて自身の両端間に生じる電圧降下分だけ前記基準電圧を前記定常値から引き下げる抵抗と、
を含むことを特徴とする請求項４または請求項５に記載のリニア電源。
【請求項７】
入力電圧の入力端と出力電圧の出力端との間に接続された出力トランジスタと；
所定の第１基準電圧、及び、前記入力電圧に応じて前記第１基準電圧を跨ぐように変動する第２基準電圧をそれぞれ生成する基準電圧生成部と；
前記出力電圧またはこれに応じた帰還電圧が前記第１基準電圧及び前記第２基準電圧のより低い方と一致するように前記出力トランジスタを駆動するドライバと；
を有することを特徴とするリニア電源。
【請求項８】
前記基準電圧生成部は、
前記第１基準電圧を生成する定電圧源と、
前記入力電圧を分圧して前記第２基準電圧を生成する入力分圧部と、
を含むことを特徴とする請求項７に記載のリニア電源。
【請求項９】
前記出力電圧を分圧して前記帰還電圧を生成する出力分圧部をさらに有することを特徴とする請求項８に記載のリニア電源。
【請求項１０】
前記出力分圧部は、前記出力電圧の出力端と接地端との間に直列接続された第１抵抗と第２抵抗を含み、
前記入力分圧部は、前記入力電圧の入力端と前記接地端との間に直列接続された第３抵抗と第４抵抗を含み、
前記入力電圧をＶＩＮとし、前記第１抵抗の抵抗値をＲ１とし、前記第２抵抗の抵抗値をＲ２とし、前記第３抵抗の抵抗値をＲａとし、前記第４抵抗の抵抗値をＲｂとし、前記リニア電源で規定されている最低入出力間電圧差をＶＳＡＴとしたときに、｛（Ｒ２Ｒａ−Ｒ１Ｒｂ）／Ｒ２（Ｒａ＋Ｒｂ）｝ＶＩＮ＜ＶＳＡＴが成立することを特徴とする請求項９に記載のリニア電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リニア電源に関する。
【背景技術】
【０００２】
従来より、様々なデバイスの電源手段として、リニア電源（＝ＬＤＯ［low drop out］レギュレータなどのシリーズレギュレータ）が用いられている。
【０００３】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１８５５９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、安定度の低い入力電圧（例えばバッテリ電圧）の供給を受けるリニア電源では、入力電圧の過渡的な変動に対する応答特性（＝入力過渡応答特性）を高めておく必要がある。なぜなら、入力過渡応答特性が低いと、入力電圧の変動時に出力電圧まで変動してしまい、負荷の特性悪化や破壊などの原因となり得るからである。特に、近年では、リニア電源に供給される入力電圧の低電圧化が進んでおり、入力過渡応答特性に対する要求も厳しくなっている。
【０００６】
本明細書中に開示されている発明は、本願の発明者により見出された上記課題に鑑み、入力過渡応答特性の高いリニア電源を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本明細書中に開示されているリニア電源は、入力電圧の入力端と出力電圧の出力端との間に接続された出力トランジスタと、前記出力電圧またはこれに応じた帰還電圧が基準電圧と一致するように前記出力トランジスタを駆動するドライバと、前記出力トランジスタがフルオン状態とならないように前記基準電圧を調整する基準電圧生成部と、を有する構成（第１の構成）とされている。
【０００８】
なお、上記第１の構成から成るリニア電源において、前記基準電圧生成部は、前記入力電圧と前記出力電圧との差分電圧が所定のオフセット電圧よりも高いときには前記基準電圧を定常値に保持する一方、前記差分電圧が前記オフセット電圧まで低下したときには前記差分電圧がさらに低下しないように前記基準電圧を前記定常値から引き下げる構成（第２の構成）にするとよい。
【０００９】
また、上記第２の構成から成るリニア電源において、前記オフセット電圧は、前記リニア電源で規定されている最低入出力間電圧差よりも低い電圧値に設定されている構成（第３の構成）にするとよい。
【００１０】
また、上記第３の構成から成るリニア電源において、前記基準電圧生成部は、前記出力電圧を前記オフセット電圧分だけ高電圧側にオフセットさせる定電圧源と、前記入力電圧とオフセット済みの出力電圧が差動入力される差動アンプと、前記差動アンプの出力信号に基づいて前記基準電圧を調整する可変電圧源を含む構成（第４の構成）にするとよい。
【００１１】
また、上記第３の構成から成るリニア電源において、前記基準電圧生成部は、前記入力電圧を前記オフセット電圧分だけ低電圧側にオフセットさせる定電圧源と、前記出力電圧とオフセット済みの入力電圧が差動入力される差動アンプと、前記差動アンプの出力信号に基づいて前記基準電圧を調整する可変電圧源を含む構成（第５の構成）としてもよい。
【００１２】
また、上記第４または第５の構成から成るリニア電源において、前記可変電圧源は、前記差動アンプの出力信号に基づいて導通度が制御されるトランジスタと、前記トランジスタに流れる電流を受けて自身の両端間に生じる電圧降下分だけ前記基準電圧を前記定常値から引き下げる抵抗と、を含む構成（第６の構成）にするとよい。
【００１３】
また、本明細書中に開示されているリニア電源は、入力電圧の入力端と出力電圧の出力端との間に接続された出力トランジスタと；所定の第１基準電圧、及び、前記入力電圧に応じて前記第１基準電圧を跨ぐように変動する第２基準電圧をそれぞれ生成する基準電圧生成部と；前記出力電圧またはこれに応じた帰還電圧が前記第１基準電圧及び前記第２基準電圧のより低い方と一致するように前記出力トランジスタを駆動するドライバと；を有する構成（第７の構成）とされている。
【００１４】
なお、上記第７の構成から成るリニア電源において、前記基準電圧生成部は、前記第１基準電圧を生成する定電圧源と、前記入力電圧を分圧して前記第２基準電圧を生成する入力分圧部と、を含む構成（第８の構成）にするとよい。
【００１５】
また、上記第８の構成から成るリニア電源は、前記出力電圧を分圧して前記帰還電圧を生成する出力分圧部をさらに有する構成（第９の構成）にするとよい。
【００１６】
また、上記第９の構成から成るリニア電源において、前記出力分圧部は、前記出力電圧の出力端と接地端との間に直列接続された第１抵抗及び第２抵抗を含み、前記入力分圧部は、前記入力電圧の入力端と前記接地端との間に直列接続された第３抵抗及び第４抵抗を含み、前記入力電圧をＶＩＮとし、前記第１抵抗の抵抗値をＲ１とし、前記第２抵抗の抵抗値をＲ２とし、前記第３抵抗の抵抗値をＲａとし、前記第４抵抗の抵抗値をＲｂとし、前記リニア電源で規定されている最低入出力間電圧差をＶＳＡＴとしたときに、｛（Ｒ２Ｒａ−Ｒ１Ｒｂ）／Ｒ２（Ｒａ＋Ｒｂ）｝ＶＩＮ＜ＶＳＡＴが成立する構成（第１０の構成）にするとよい。
【発明の効果】
【００１７】
本明細書中に開示されている発明によれば、入力過渡応答特性の高いリニア電源を提供することが可能となる。
【図面の簡単な説明】
【００１８】
【図１】リニア電源の第１実施形態を示す図
【図２】基準電圧固定時の入力過渡応答特性を示す図
【図３】第１実施形態の入力過渡応答特性を示す図
【図４】リニア電源の第２実施形態を示す図
【図５】リニア電源の第３実施形態を示す図
【図６】基準電圧切替動作を示す図
【図７】第３実施形態の入力過渡応答特性を示す図
【図８】車両の外観図
【発明を実施するための形態】
【００１９】
＜第１実施形態＞
図１は、リニア電源の第１実施形態を示す図である。本実施形態のリニア電源１は、出力トランジスタ１０と、出力分圧部２０と、ドライバ３０と、基準電圧生成部６０とを有し、入力電圧ＶＩＮを降圧して所望の出力電圧ＶＯＵＴを生成する。入力電圧ＶＩＮは、バッテリ４から供給されており、その安定度は必ずしも高くない。出力電圧ＶＯＵＴは、後段の負荷２（＝二次電源やマイコンなど）に供給されている。なお、出力電圧ＶＯＵＴの出力端と接地端（＝接地電圧０Ｖの印加端）との間には、出力電圧ＶＯＵＴを平滑するための出力キャパシタ３を並列接続しておくとよい。リニア電源１は、例えば、ＩＣ内蔵の基準電圧源として用いることができる。
【００２０】
出力トランジスタ１０は、入力電圧ＶＩＮの入力端と出力電圧ＶＯＵＴの出力端との間に接続されており、ドライバ３０からのゲート信号Ｇ１０に応じて導通度（裏を返せばオン抵抗値）が制御される。なお、本図の例では、出力トランジスタ１０として、ＰＭＯＳＦＥＴ［P-channel type MOSFET］が用いられている。従って、ゲート信号Ｇ１０が低いほど、出力トランジスタ１０の導通度が高くなり、出力電圧ＶＯＵＴが上昇する。逆に、ゲート信号Ｇ１０が高いほど、出力トランジスタ１０の導通度が低くなり、出力電圧ＶＯＵＴが低下する。ただし、出力トランジスタ１０としては、ＰＭＯＳＦＥＴに代えて、ＮＭＯＳＦＥＴを用いてもよいし、バイポーラトランジスタを用いてもよい。
【００２１】
出力分圧部２０は、出力電圧ＶＯＵＴの出力端と接地端との間に直列接続された抵抗２１及び２２（抵抗値：Ｒ１及びＲ２）を含み、両抵抗相互間の接続ノードから出力電圧ＶＯＵＴに応じた帰還電圧ＶＦＢ（＝ＶＯＵＴ×｛Ｒ２／（Ｒ１＋Ｒ２）｝）を出力する。ただし、出力電圧ＶＯＵＴがドライバ３０の入力ダイナミックレンジに収まっていれば、出力分圧部２０を割愛して出力電圧ＶＯＵＴをドライバ３０に直接入力しても構わない。
【００２２】
ドライバ３０は、非反転入力端（＋）に入力される帰還電圧ＶＦＢが反転入力端（−）に入力される所定の基準電圧ＶＲＥＦと一致するようにゲート信号Ｇ１０を生成して出力トランジスタ１０を駆動する。より具体的に述べると、ドライバ３０は、帰還電圧ＶＦＢと基準電圧ＶＲＥＦとの差分値ΔＶ（＝ＶＦＢ−ＶＲＥＦ）が高いほどゲート信号Ｇ１０を引き上げ、逆に、差分値ΔＶが低いほどゲート信号Ｇ１０を引き下げる。
【００２３】
基準電圧生成部６０は、定電圧源６１と、差動アンプ６２と、可変電圧源６３と、を含み、出力トランジスタ１０がフルオン状態とならないように、言い換えれば、ドライバ３０がその能力の限界までゲート信号Ｇ１０をローレベルに引き下げた状態とならないように、基準電圧ＶＲＥＦを調整する機能を備えている。
【００２４】
定電圧源６１は、出力電圧ＶＯＵＴを所定のオフセット電圧Ｖｏｆｆｓｅｔ分だけ高電圧側にオフセットさせる。なお、オフセット電圧Ｖｏｆｆｓｅｔは、リニア電源１で規定されている最低入出力間電圧差ＶＳＡＴよりも低い電圧値に設定することが望ましい（詳細は後述）。
【００２５】
差動アンプ６２では、入力電圧ＶＩＮとオフセット済みの出力電圧（＝ＶＯＵＴ＋Ｖｏｆｆｓｅｔ）の差動入力を受けて可変電圧源６３の制御信号Ｓ６３が生成される。より具体的に述べると、入力電圧ＶＩＮと出力電圧ＶＯＵＴとの差分電圧（ＶＩＮ−ＶＯＵＴ）がオフセット電圧Ｖｏｆｆｓｅｔよりも高いときには、基準電圧ＶＲＥＦを定常値に保持するように制御信号Ｓ６３が生成される。一方、差分電圧（ＶＩＮ−ＶＯＵＴ）がオフセット電圧Ｖｏｆｆｓｅｔまで低下したときには、そのさらなる低下を防止すべく、基準電圧ＶＲＥＦを定常値から引き下げるように制御信号Ｓ６３が生成される。
【００２６】
可変電圧源６３は、差動アンプ６２から出力される制御信号Ｓ６３に基づいて基準電圧ＶＲＥＦの電圧値を調整する。
【００２７】
なお、上記では、出力電圧ＶＯＵＴにオフセットを与える構成を例に挙げたが、逆に、入力電圧ＶＩＮにオフセットを与える構成としても構わない。具体的には、本図中の括弧内で示したように、入力電圧ＶＩＮをオフセット電圧Ｖｏｆｆｓｅｔ分だけ低電圧側にオフセットさせる定電圧源６１を設け、出力電圧ＶＯＵＴとオフセット済みの入力電圧（＝ＶＩＮ−Ｖｏｆｆｓｅｔ）を差動アンプ６２に差動入力してもよい。
【００２８】
次に、基準電圧調整機能の導入意義を説明するに先立ち、基準電圧ＶＲＥＦが固定値である場合の入力過渡応答特性について簡単に説明する。
【００２９】
図２は、基準電圧固定時の入力過渡応答特性を示す図である。なお、本図上段には、入力電圧ＶＩＮと出力電圧ＶＯＵＴとの関係が示されており、本図中段には、基準電圧ＶＲＥＦ（一点鎖線）と帰還電圧ＶＦＢ（実線）との関係が示されている。また、本図下段には、入力電圧ＶＩＮとゲート信号Ｇ１０との関係が示されている。
【００３０】
仮に、基準電圧ＶＲＥＦが固定値である場合、入力電圧ＶＩＮの低下に伴い、入力電圧ＶＩＮが出力目標値Ｖｔａｒｇｅｔ（＝出力電圧ＶＯＵＴの目標値）よりも低くなると、帰還電圧ＶＦＢが常に基準電圧ＶＲＥＦを下回った状態となる。その結果、ドライバ３０は、その能力の限界までゲート信号Ｇ１０をローレベルに引き下げた状態となるので、出力トランジスタ１０がフルオン状態に陥る（時刻ｔ１２〜ｔ１５を参照）。
【００３１】
このような状態から入力電圧ＶＩＮが出力目標値Ｖｔａｒｇｅｔよりも高い電圧まで急上昇した場合、その急変にゲート信号Ｇ１０を即時追従させて引き上げることは難しい。その結果、出力トランジスタ１０がフルオン状態とされたまま、入力電圧ＶＩＮをそのまま出力してしまい、出力電圧ＶＯＵＴのオーバーシュートを生じるおそれがあった（時刻ｔ１５〜ｔ１７を参照）。
【００３２】
図３は、第１実施形態（基準電圧調整時）の入力過渡応答特性を示す図である。なお、本図上段には、入力電圧ＶＩＮと出力電圧ＶＯＵＴとの関係が示されており、本図中段には、基準電圧ＶＲＥＦ（一点鎖線）と帰還電圧ＶＦＢ（実線）との関係が示されている。また、本図下段には、入力電圧ＶＩＮとゲート信号Ｇ１０との関係が示されている。
【００３３】
本実施形態のリニア電源１において、基準電圧生成部６０は、入力電圧ＶＩＮと出力電圧ＶＯＵＴの双方を監視し、両者の差分電圧（ＶＩＮ−ＶＯＵＴ）がオフセット電圧Ｖｏｆｆｓｅｔよりも高いときには、基準電圧ＶＲＥＦを定常値に保持する一方（時刻ｔ２２以前、若しくは、時刻ｔ２５以降を参照）、上記の差分電圧（ＶＩＮ−ＶＯＵＴ）がオフセット電圧Ｖｏｆｆｓｅｔまで低下したときには、これがさらに低下してしまわないように、基準電圧ＶＲＥＦを定常値から引き下げる（時刻ｔ２２〜ｔ２５を参照）。
【００３４】
上記の基準電圧調整動作により、入力電圧ＶＩＮが低下した場合でも、出力電圧ＶＯＵＴの目標値を入力電圧ＶＩＮよりも常に低い状態に維持することができる。従って、出力トランジスタ１０がフルオン状態に陥ることはなく、ドライバ３０は、ゲート信号Ｇ１０を適切な電圧値（例えばＶＩＮ−Ｖｔｈ、ただしＶｔｈは出力トランジスタ１０のオンスレッショルド電圧）に維持した状態となる。
【００３５】
このように、入力電圧ＶＩＮの低下に伴う出力トランジスタ１０のフルオン状態を回避しておけば、その後、入力電圧ＶＩＮが急上昇したとしても、その急変にゲート信号Ｇ１０を即時追従させて引き上げることができるので、出力電圧ＶＯＵＴのオーバーシュートを最小限に抑制することが可能となる。
【００３６】
なお、基準電圧ＶＲＥＦを引き下げるということは、出力電圧ＶＯＵＴが本来の目標値よりも低下することを意味する。出力電圧ＶＯＵＴの低下は、後段に接続される負荷２の特性悪化に繋がるおそれがあるので、そのような影響を及ぼさない範囲で基準電圧ＶＲＥＦを調整する必要がある。
【００３７】
一つの目安として、リニア電源１で規定されている最低入出力間電圧差ＶＳＡＴに着目する。最低入出力間電圧差ＶＳＡＴとは、リニア電源１から負荷２に所定の出力電流を安定供給するために最低限必要な入出力間電圧差（＝入力電圧ＶＩＮと出力電圧ＶＯＵＴとの差分電圧（ＶＩＮ−ＶＯＵＴ））に相当し、一般には、出力トランジスタ１０のフルオン状態におけるオン抵抗値と、そのときに流れる出力電流の電流値に応じて決まる。
【００３８】
これを鑑みると、オフセット電圧Ｖｏｆｆｓｅｔ（＝入力電圧ＶＩＮの低下時における出力電圧ＶＯＵＴの引き下げ幅に相当）は、上記の最低入出力間電圧差ＶＳＡＴよりも低い電圧値に設定しておくことが望ましいと言える。このような電圧値に設定しておけば、上記の基準電圧調整動作により出力電圧ＶＯＵＴが低下しても、リニア電源１の安定動作に支障を来たさずに済む。
【００３９】
＜第２実施形態＞
図４は、リニア電源の第２実施形態を示す図である。本実施形態のリニア電源１は、先の第１実施形態（図１）をベースとしつつ、可変電圧源６３を形成する回路要素として、ＮＭＯＳＦＥＴ６３ａと抵抗６３ｂを含む点に特徴を有する。そこで、第１実施形態と同様の構成要素については、図１と同一の符号を付すことで重複した説明を割愛し、以下では、本実施形態の特徴部分について重点的な説明を行う。
【００４０】
ＮＭＯＳＦＥＴ６３ａは、ドライバ３０の反転入力端（−）（＝基準電圧ＶＲＥＦの出力端）と接地端との間に接続されており、差動アンプ６２から出力される制御信号Ｓ６３（＝ゲート信号）に基づいて導通度が制御される。従って、ＮＭＯＳＦＥＴ６３ａに流れるドレイン電流Ｉ６３ａは、制御信号Ｓ６３が高いほど大きくなり、制御信号Ｓ６３が低いほど小さくなる。
【００４１】
抵抗６３ｂ（抵抗値：Ｒ６３ｂ）は、基準電圧ＶＲＥＦ０（＝基準電圧ＶＲＥＦの定常値に相当）の印加端とドライバ３０の反転入力端（−）との間に接続されており、ＮＭＯＳＦＥＴ６３ａに流れるドレイン電流Ｉ６３ａを受けて自身の両端間に生じる電圧降下分（＝Ｉ６３ａ×Ｒ６３ｂ）だけ基準電圧ＶＲＥＦ０を引き下げることにより、基準電圧ＶＲＥＦ（＝ＶＲＥＦ０−Ｉ６３ａ×Ｒ６３ｂ）を生成する。すなわち、基準電圧ＶＲＥＦは、Ｉ６３ａ＝０Ａであるときに定常値（＝ＶＲＥＦ０）となり、ドレイン電流Ｉ６３ａが大きくなるほど低下していく。
【００４２】
なお、可変電圧源６３の具体化に伴い、差動アンプ６２の入力極性が第１実施形態とは逆になっている。すなわち、差動アンプ６２の非反転入力端（＋）には、オフセット済みの出力電圧ＶＯＵＴが入力されており、差動アンプ６２の反転入力端（−）には、入力電圧ＶＩＮが入力されている。
【００４３】
本実施形態のリニア電源１において、入力電圧ＶＩＮと出力電圧ＶＯＵＴとの差分電圧（ＶＩＮ−ＶＯＵＴ）がオフセット電圧Ｖｏｆｆｓｅｔよりも高いときには、ＮＭＯＳＦＥＴ６３ａをオフして基準電圧ＶＲＥＦを定常値に保持するように、制御信号Ｓ６３がローレベルに保持される。
【００４４】
一方、差分電圧（ＶＩＮ−ＶＯＵＴ）がオフセット電圧Ｖｏｆｆｓｅｔまで低下したときには、そのさらなる低下を防止すべく、ＮＭＯＳＦＥＴ６３ａにドレイン電流Ｉ６３ａを流して基準電圧ＶＲＥＦを定常値から引き下げるように制御信号Ｓ６３が高められる。
【００４５】
このように、本実施形態のリニア電源１であれば、可変電圧源６３を簡易な回路要素で実現することができる。
【００４６】
＜第３実施形態＞
図５は、リニア電源の第３実施形態を示す図である。本実施形態のリニア電源１は、先の第１実施形態（図１）をベースとしつつ、ドライバ３０を２入力型から３入力型とし、基準電圧生成部６０で入力電圧ＶＩＮのみを監視する点に特徴を有する。そこで、第１実施形態と同様の構成要素については、図１と同一の符号を付すことで重複した説明を割愛し、以下では、本実施形態の特徴部分について重点的な説明を行う。
【００４７】
ドライバ３０の非反転入力端（＋）には、帰還電圧ＶＦＢ（または出力電圧ＶＯＵＴ）が入力されており、ドライバ３０の第１反転入力端（−）と第２反転入力端（−）には、それぞれ、第１基準電圧ＶＲＥＦ１と第２基準電圧ＶＲＥＦ２が入力されている。ドライバ３０は、帰還電圧ＶＦＢが第１基準電圧ＶＲＥＦ１及び第２基準電圧ＶＲＥＦ２のより低い方と一致するようにゲート信号Ｇ１０を生成して出力トランジスタ１０を駆動する。
【００４８】
なお、ＶＲＥＦ１＜ＶＲＥＦ２であるときには、ドライバ３０は、帰還電圧ＶＦＢと第１基準電圧ＶＲＥＦ１との差分値ΔＶ１（＝ＶＦＢ−ＶＲＥＦ１）が高いほどゲート信号Ｇ１０を引き上げ、逆に、差分値ΔＶ１が低いほどゲート信号Ｇ１０を引き下げる。
【００４９】
一方、ＶＲＥＦ１＞ＶＲＥＦ２であるときには、ドライバ３０は、帰還電圧ＶＦＢと第２基準電圧ＶＲＥＦ２との差分値ΔＶ２（＝ＶＦＢ−ＶＲＥＦ２）が高いほどゲート信号Ｇ１０を引き上げ、逆に、差分値ΔＶ２が低いほどゲート信号Ｇ１０を引き下げる。
【００５０】
基準電圧生成部６０は、定電圧源６４と入力分圧部６５を含み、所定の第１基準電圧ＶＲＥＦ１と、入力電圧ＶＩＮに応じて第１基準電圧ＶＲＥＦ１を跨ぐように変動する第２基準電圧ＶＲＥＦ２をそれぞれ生成する。
【００５１】
定電圧源６４は、第１基準電圧ＶＲＥＦ１を生成する。
【００５２】
入力分圧部６５は、入力電圧ＶＩＮの入力端と接地端との間に直列接続された抵抗６５ａ及び６５ｂ（抵抗値：Ｒａ及びＲｂ）を含み、入力電圧ＶＩＮを分圧して第２基準電圧ＶＲＥＦ２（＝ＶＩＮ×｛Ｒｂ／（Ｒａ＋Ｒｂ）｝）を生成する。
【００５３】
図６は、リニア電源１の起動時における基準電圧切替動作を示す図である。なお、本図上段には、入力電圧ＶＩＮと出力電圧ＶＯＵＴとの関係が示されており、本図下段には、第１基準電圧ＶＲＥＦ１（一点鎖線）及び第２基準電圧ＶＲＥＦ２（二点鎖線）と帰還電圧ＶＦＢ（実線）との関係が示されている。
【００５４】
時刻ｔ３１において、入力電圧ＶＩＮが上昇し始めると、これを分圧した第２基準電圧ＶＲＥＦ２も遅滞なく立ち上がり始める。ただし、この時点では、入力電圧ＶＩＮがリニア電源１の動作下限電圧ＶＬを下回っているので、出力電圧ＶＯＵＴ、帰還電圧ＶＦＢ、及び、第１基準電圧ＶＲＥＦ１は、いずれも０Ｖに維持されたままである。
【００５５】
その後、時刻ｔ３２において、入力電圧ＶＩＮがリニア電源１の動作下限電圧ＶＬまで上昇すると、第１基準電圧ＶＲＥＦ１の生成動作が開始される。その結果、ＶＲＥＦ１＞ＶＲＥＦ２となるので、リニア電源１では、ＶＦＢ＝ＶＲＥＦ２となるように出力帰還制御が行われる。すなわち、出力電圧ＶＯＵＴの目標値は、第２基準電圧ＶＲＥＦ２（延いては入力電圧ＶＩＮ）に応じた可変値ＶＯＵＴ２（＝ＶＲＥＦ２×｛（Ｒ１＋Ｒ２）／Ｒ２｝＝ＶＩＮ×｛Ｒｂ／（Ｒａ＋Ｒｂ）｝×｛（Ｒ１＋Ｒ２）／Ｒ２｝）となる。なお、可変値ＶＯＵＴ２は、Ａ×ＶＩＮ（ただしＡは定数）と表すことができる。従って、入力電圧ＶＩＮと出力電圧ＶＯＵＴとの差分値（ＶＩＮ−ＶＯＵＴ）は、図示からも明らかなように、入力電圧ＶＩＮが上昇するほど広がっていく。
【００５６】
さらに、入力電圧ＶＩＮが上昇し、時刻ｔ３３において、ＶＲＥＦ１≦ＶＲＥＦ２となると、リニア電源１では、ＶＦＢ＝ＶＲＥＦ１となるように出力帰還制御が行われるようになる。その結果、出力電圧ＶＯＵＴの目標値は、第１基準電圧ＶＲＥＦ１に応じた固定値ＶＯＵＴ１（＝ＶＲＥＦ１×｛（Ｒ１＋Ｒ２）／Ｒ２｝）となる。
【００５７】
時刻ｔ３４において、入力電圧ＶＩＮが規定値に達すると、第２基準電圧ＶＲＥＦ２の上昇も止まる。このように、第２基準電圧ＶＲＥＦ２は、第１基準電圧ＶＲＥＦ１を跨ぐように、第１基準電圧ＶＲＥＦ１よりも低い電圧値から高い電圧値まで、入力電圧ＶＩＮに応じて変動する。
【００５８】
本図の例では、入力電圧ＶＩＮと出力電圧ＶＯＵＴとの差分電圧（ＶＩＮ−ＶＯＵＴ）がオフセット電圧Ｖｏｆｆｓｅｔよりも高いときに、ＶＲＥＦ１≦ＶＲＥＦ２となり、第１基準電圧ＶＲＥＦ１に応じた出力帰還制御が行われる一方、上記の差分電圧（ＶＩＮ−ＶＯＵＴ）がオフセット電圧Ｖｏｆｆｓｅｔまで低下したときに、ＶＲＥＦ１＞ＶＲＥＦ２となり、第２基準電圧ＶＲＥＦ２に応じた出力帰還制御が行われるようになる。
【００５９】
図７は、第３実施形態の入力過渡応答特性を示す図である。なお、本図上段には、入力電圧ＶＩＮと出力電圧ＶＯＵＴの関係が示されており、本図中段には、第１基準電圧ＶＲＥＦ１（一点鎖線）及び第２基準電圧ＶＲＥＦ２（二点鎖線）と帰還電圧ＶＦＢ（実線）との関係が示されている。また、本図下段には、入力電圧ＶＩＮとゲート信号Ｇ１０との関係が示されている。
【００６０】
先にも述べた通り、本実施形態のリニア電源１では、入力電圧ＶＩＮと出力電圧ＶＯＵＴの差分電圧（ＶＩＮ−ＶＯＵＴ）がオフセット電圧Ｖｏｆｆｓｅｔよりも高いときに、ＶＲＥＦ１≦ＶＲＥＦ２となり、第１基準電圧ＶＲＥＦ１に応じた出力帰還制御が行われる（時刻ｔ４２以前、若しくは、時刻ｔ５５以降を参照）。このとき、出力電圧ＶＯＵＴの目標値は、入力電圧ＶＩＮに依存しない固定値ＶＯＵＴ１となる。
【００６１】
一方、上記の差分電圧（ＶＩＮ−ＶＯＵＴ）がオフセット電圧Ｖｏｆｆｓｅｔまで低下したときには、ＶＲＥＦ１＞ＶＲＥＦ２となり、第２基準電圧ＶＲＥＦ２に応じた出力帰還制御に切り替わる（時刻ｔ４２〜ｔ４５を参照）。その結果、出力電圧ＶＯＵＴの目標値は、入力電圧ＶＩＮに応じた可変値ＶＯＵＴ２となる。
【００６２】
上記の基準電圧切替動作により、入力電圧ＶＩＮが低下した場合でも、出力電圧ＶＯＵＴの目標値を入力電圧ＶＩＮよりも常に低い状態に維持することができる。従って、出力トランジスタ１０がフルオン状態に陥ることはなく、ドライバ３０は、ゲート信号Ｇ１０を適切な電圧値（例えばＶＩＮ−Ｖｔｈ、ただしＶｔｈは出力トランジスタ１０のオンスレッショルド電圧）に維持した状態となる。
【００６３】
このように、入力電圧ＶＩＮの低下に伴う出力トランジスタ１０のフルオン状態を回避しておけば、その後、入力電圧ＶＩＮが急上昇したとしても、その急変にゲート信号Ｇ１０を即時追従させて引き上げることができるので、出力電圧ＶＯＵＴのオーバーシュートを最小限に抑制することが可能となる。このような作用・効果については、先の第１実施形態（図１）や第２実施形態（図４）と同様である。
【００６４】
なお、上記のオフセット電圧Ｖｏｆｆｓｅｔは、リニア電源１の安定動作を鑑み、リニア電源１で規定されている最低入出力間電圧差ＶＳＡＴよりも低い電圧値に設定しておくことが望ましい。
【００６５】
より具体的には、Ｖｏｆｆｓｅｔ＝ＶＩＮ−ＶＯＵＴ２＜ＶＳＡＴが成立するように、抵抗値Ｒ１、Ｒ２、Ｒａ、Ｒｂを適宜設定すればよい。
【００６６】
なお、本実施形態の具体的な回路例（図５）に即して、上記した関係式を書き下すと、｛（Ｒ２Ｒａ−Ｒ１Ｒｂ）／Ｒ２（Ｒａ＋Ｒｂ）｝ＶＩＮ＜ＶＳＡＴが成立するように、抵抗値Ｒ１、Ｒ２、Ｒａ、Ｒｂを適宜設定すればよいことが分かる。
【００６７】
特に、Ｒｂ＝Ｒ２に設定する場合には、｛（Ｒａ−Ｒ１）／（Ｒａ＋Ｒ２）｝ＶＩＮ＜ＶＳＡＴが成立するように、Ｒ１、Ｒ２（＝Ｒｂ）、Ｒａを設定すればよい。
【００６８】
＜車両への適用＞
図８は、車両Ｘの外観図である。本構成例の車両Ｘは、不図示のバッテリから電源電圧の供給を受けて動作する種々の電子機器Ｘ１１〜Ｘ１８を搭載している。なお、本図における電子機器Ｘ１１〜Ｘ１８の搭載位置は、図示の便宜上、実際とは異なる場合がある。
【００６９】
電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。
【００７０】
電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。
【００７１】
電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。
【００７２】
電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行う制動ユニットである。
【００７３】
電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。
【００７４】
電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、及び、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。
【００７５】
電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。
【００７６】
電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。
【００７７】
なお、先に説明したリニア電源１は、電子機器Ｘ１１〜Ｘ１８のいずれにも組み込むことが可能である。
【００７８】
＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【００７９】
本明細書中に開示されている発明は、車両関連機器、船舶関連機器、事務機器、ポータブル機器、ないしは、スマートフォンなどに利用することが可能である。
【符号の説明】
【００８０】
１    リニア電源
２    負荷
３    出力キャパシタ
４    バッテリ
１０    出力トランジスタ（ＰＭＯＳＦＥＴ）
２０    出力分圧部
２１、２２    抵抗
３０    ドライバ
６０    基準電圧生成部
６１    定電圧源
６２    差動アンプ
６３    可変電圧源
６３ａ    ＮＭＯＳＦＥＴ
６３ｂ    抵抗
６４    定電圧源
６５    入力分圧部
６５ａ、６５ｂ    抵抗
Ｘ    車両
Ｘ１１〜Ｘ１８    電子機器
【図１】
2018112963.tif 000003
【図２】
2018112963.tif 000004
【図３】
2018112963.tif 000005
【図４】
2018112963.tif 000006
【図５】
2018112963.tif 000007
【図６】
2018112963.tif 000008
【図７】
2018112963.tif 000009
【図８】
2018112963.tif 000010