(57)【要約】【課題】半導体素子チップの割れが低減され、信頼性が高められた高周波半導体装置を提供する。【解決手段】高周波半導体装置は、金属板と、枠体と、入力回路基板と、出力回路基板と、半導体素子と、を有する。前記枠体は、誘電体を含み、前記金属板の表面に硬ロウからなる第１の接合材により接合される。前記入力回路基板は、前記金属板の前記表面のうち前記枠体に囲まれた領域に第２の接合材により接合され、誘電体からなる。前記出力回路基板は、前記金属板の前記表面のうち前記枠体に囲まれた前記領域に前記第２の接合材により接合され、誘電体からなる。前記半導体素子は、前記金属板の前記表面のうち前記入力回路基板と前記出力回路基板との間に挟まれた領域に、軟ロウからなる第３の接合材により接合される。前記第２の接合材は前記第３の接合材の融点において溶融しない。【選択図】図１
2018032676.tif 000002
【特許請求の範囲】
【請求項１】
金属板と、
誘電体を含み、前記金属板の表面に硬ロウからなる第１の接合材により接合された枠体と、
前記金属板の前記表面のうち前記枠体に囲まれた領域に第２の接合材により接合され、誘電体を含む入力回路基板と、
前記金属板の前記表面のうち前記枠体に囲まれた前記領域に前記第２の接合材により接合され、誘電体を含む出力回路基板と、
前記金属板の前記表面のうち前記入力回路基板と前記出力回路基板との間に挟まれた領域に、軟ロウからなる第３の接合材により接合された半導体素子と、
を備え、
前記第２の接合材は、前記第３の接合材の融点において溶融しない、高周波半導体装置。
【請求項２】
前記硬ロウの融点は、４５０℃以上であり、
前記第３の接合材の前記軟ロウの融点は、４５０℃よりも低い、請求項１記載の高周波半導体装置。
【請求項３】
前記第２の接合材は、金属ナノ粒子の焼結体からなる、請求項１または２に記載の高周波半導体装置。
【請求項４】
前記金属ナノ粒子の平均直径は、１ｎｍ以上かつ１μｍ以下である請求項３記載の高周波半導体装置。
【請求項５】
前記金属ナノ粒子は、Ａｇ、Ａｕ、ＰｄおよびＰｔのいずれかである請求項３または４に記載の高周波半導体装置。
【請求項６】
前記第２の接合材は、前記第１の接合材の融点よりも低い融点を有する硬ロウまたは軟ロウからなる、請求項１または２に記載の高周波半導体装置。
【請求項７】
前記第２の接合材は、ＡｕＧｅからなる請求項１または２に記載の高周波半導体装置。
【請求項８】
前記第３の接合材は、ＡｕＳｎまたはＡｕＳｉからなる、請求項１〜７のいずれか１つに記載の高周波半導体装置。
【請求項９】
前記金属板は、ＣｕまたはＣｕ合金である、請求項１〜８のいずれか１つに記載の高周波半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、高周波半導体装置に関する。
【背景技術】
【０００２】
ＨＥＭＴ（High  Electron  Mobility  Transistor)などの高周波半導体装置は、マイクロストリップ線路への接続が容易となるように、フラットなパッケージに実装される。
【０００３】
また、半導体素子チップをパッケージを構成する金属板の上に接合すると、放熱性が高められ高出力を得ることができる。
【０００４】
この場合、パッケージ内部に設けられる回路基板と金属板とでは線膨張率差が大きい。このため、半田の降温過程で、半導体素子へ圧縮応力が加わりチップの割れを生じ信頼性が低下することがある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−１７５３６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体素子チップの割れが低減され、信頼性が高められた高周波半導体装置を提供する。
【課題を解決するための手段】
【０００７】
実施形態の高周波半導体装置は、金属板と、枠体と、入力回路基板と、出力回路基板と、半導体素子と、を有する。前記枠体は、誘電体を含み、前記金属板の表面に硬ロウからなる第１の接合材により接合される。前記入力回路基板は、前記金属板の前記表面のうち前記枠体に囲まれた領域に第２の接合材により接合され、誘電体を含む。前記出力回路基板は、前記金属板の前記表面のうち前記枠体に囲まれた前記領域に前記第２の接合材により接合され、誘電体を含む。前記半導体素子は、前記金属板の前記表面のうち前記入力回路基板と前記出力回路基板との間に挟まれた領域に、軟ロウからなる第３の接合材により接合される。前記第２の接合材は前記第３の接合材の融点において溶融しない。
【図面の簡単な説明】
【０００８】
【図１】図１（ａ）は第１の実施形態にかかる高周波半導体装置の模式平面図、図１（ｂ）はＡ−Ａ線に沿った模式断面図、図１（ｃ）はＢ−Ｂ線に沿った模式断面図、である。
【図２】図２（ａ）〜（ｆ）は、第１の実施形態にかかる高周波半導体装置の組み立てプロセスを説明する模式図であり、図２（ａ）はパッケージのＡ−Ａ線に沿った模式断面図、図２（ｂ）はパッケージのＢ−Ｂ線に沿った模式断面図、図２（ｃ）は金属板に入力回路基板および出力回路基板を接合したのちのＡ−Ａ線に沿った模式断面図、図２（ｄ）は、金属板に入力回路基板および出力回路基板を接合したのちのＢ−Ｂ線に沿った模式断面図、図２（ｅ）は入力回路基板と出力回路基板の間の領域に半導体素子を接合したのちのＡ−Ａ線に沿った模式断面図、図２（ｆ）は入力回路基板と出力回路基板の間の領域に半導体素子を接合したのちのＢ−Ｂ線に沿った模式断面図、である。
【図３】図３（ａ）はＡｇナノ粒子ペースト塗布法の一例、図３（ｂ）はディスペンサの走査例、図３（ｃ）は走査の変形例、を表す模式図である。
【図４】金属ナノ粒子ペーストの加圧・加熱プロセスを説明する模式図である。
【図５】図５（ａ）はＡ−Ａ線に沿ったパッケージの初期状態の反りを表す模式断面図、図５（ｂ）はＢ−Ｂ線に沿ったパッケージの初期状態の反りを表す模式断面図、である。
【図６】図６（ａ）〜（ｈ）は比較例にかかる高周波半導体装置の組み立てプロセスを説明する模式断面図であり、図６（ａ）はパッケージの模式断面図、図６（ｂ）はＢ−Ｂ線に沿ったパッケージの模式断面図、図６（ｃ）はパッケージの金属板に入力回路基板および出力回路基板を接合した後の模式断面図、図６（ｄ）はＢ−Ｂ線に沿った模式断面図、図６（ｅ）は半導体素子を接合する過程の模式断面図、図６（ｆ）はＢ−Ｂ線に沿った模式断面図、図６（ｇ）は半導体素子を接合したのちの模式断面図、図６（ｈ）はＢ−Ｂ線に沿った模式断面図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照しつつ、本発明の実施形態について説明する。
図１（ａ）は第１の実施形態にかかる高周波半導体装置の模式平面図、図１（ｂ）はＡ−Ａ線に沿った模式断面図、図１（ｃ）はＢ−Ｂ線に沿った模式断面図、である。
高周波半導体装置は、金属板２０と、枠体３０と、入力回路基板４０と、出力回路基板４２と、半導体素子５０と、を有する。
【００１０】
枠体３０は、誘電体を含み、金属板２０の表面２０ａに硬ロウからなる第１の接合材６０により接合される。枠体３０は、誘電体からなる壁部３０ａと、誘電体からなる入力端部３０ｂと、誘電体からなる出力端部３０ｃと、入力端部３０ｂの表面に設けられた入力導電部３０ｄと、出力端部３０ｃの表面に設けられた出力導電部３０ｅと、を有する。なお、入力導電部３０ｄには入力リード３２が接合され、出力導電部３０ｅには出力リード３４が接合される。枠体３０を構成する誘電体は、Ａｌ２Ｏ３などのセラミックとすることができる。
【００１１】
入力回路基板４０は、金属板２０の表面２０ａのうち枠体３０に囲まれた領域２０ｂに第２の接合材６２により接合され、誘電体を含む。出力回路基板４２は、金属板２０の表面２０ａのうち枠体３０に囲まれた領域２０ｂに第２の接合材６０により接合され、誘電体を含む。入力回路基板４０や出力回路基板４２を構成する誘電体は、Ａｌ２Ｏ３などのセラミックやガラスエポキシなどとすることができる。また、金属板２０は、ＣｕまたはＣｕ合金（ＣｕＷなど）とすることができる。
【００１２】
半導体素子５０は、金属板２０の表面２０ａのうち入力回路基板４０と出力回路基板４２との間に挟まれた領域２０ｃに、軟ロウからなる第３の接合材６４により接合される。半導体素子５０は、ＨＥＭＴやＭＥＳＦＥＴ（Metal Semiconductor  Field  Effect  Transistor)とすることができ、その材料はＧａＮ系やＡｌＧａＡｓ系とすることができる。
【００１３】
第１の実施形態において、第２の接合材６２は第３の接合材６４の融点において溶融しない。このため、半導体素子５０を金属板２０に接合するプロセスにおいて、入力回路基板４０と金属板２０との間、および出力回路基板４２と金属板２０との間において、線膨張率の差により生じる熱応力を低減できる。このため、半導体素子５０のチップに、割れ（クラックを含む）が生じることが抑制できる。
【００１４】
図２（ａ）〜（ｆ）は、第１の実施形態にかかる高周波半導体装置の組み立てプロセスを説明する模式図である。すなわち、図２（ａ）は、金属板に枠体が接合されたパッケージのＡ−Ａ線に沿った模式断面図である。図２（ｂ）は、金属板に枠体が接合されたパッケージのＢ−Ｂ線に沿った模式断面図である。図２（ｃ）は、パッケージの金属板に入力回路基板および出力回路基板を第２の接合材で接合したのちのＡ−Ａ線に沿った模式断面図である。図２（ｄ）は、パッケージの金属板に入力回路基板および出力回路基板を第２の接合材で接合したのちのＢ−Ｂ線に沿った模式断面図である。図２（ｅ）は、入力回路基板と出力回路基板の間の金属板の間の領域に半導体素子を第３の接合材で接合したのちのＡ−Ａ線に沿った模式断面図である。図２（ｆ）は、入力回路基板と出力回路基板の間の金属板の間の領域に半導体素子を第３の接合材で接合したのちのＢ−Ｂ線に沿った模式断面図である。
【００１５】
本明細書において、ロウ接は、硬ロウ（融点が４５０℃以上）を用いるロウ付け（brazing）と、軟ロウ（融点が４５０℃よりも低い）を用いる半田付け（soldering）と、を含むものとする。図２（ａ）、（ｂ）において、枠体３０と金属板２０とは、たとえば、Ａｇロウなどでロウ付けされる。なお、基板が誘電体の表面に導電層を有すると確実にロウ付けができる。ＡｇロウがＡｇ（７２重量％）とＣｕ（２８重量％）とを含む場合、その融点を７８０〜９００℃とすることができる。
【００１６】
入力回路基板４０と金属板２０との間、および出力回路基板４２と金属板２０との間、は、金属ナノ粒子を含む焼結体からなる第２の接合材６２により接合されるものとする。
【００１７】
金属板２０がＣｕであると、その線膨張率（＠２９３℃）は、たとえば、１６．５×１０−６／Ｋなどである。金属板２０がＣｕＷ（３０重量％のＣｕ）であると、その線膨張率は、９．５×１０−６／Ｋなどである。金属板２０がＣｕＷ（２０重量％のＣｕ）であると、その線膨張率は、８．１×１０−６／Ｋなどである。
【００１８】
入力回路基板４０と出力回路基板４２とを構成する誘電体がＡｌ２Ｏ３であると、その線膨張率は、６．４×１０−６／Ｋなどである。
【００１９】
金属ナノ粒子の平均直径は、１ｎｍ以上かつ１μｍ以下などとすることができる。金属ナノ粒子は、Ａｇ、Ａｕ、ＰｄおよびＰｔのいずれかとすることができる。金属ナノ粒子がＡｇナノ粒子の場合、Ａｇの焼結体は、たとえば、加圧下で８０〜３００℃に加熱することにより生成される。
【００２０】
図２（ｃ）において、高温で熱膨張の大きいＣｕは、入力回路基板４０の長さＬＩおよび出力回路基板４２の長さＬ１に対して降温過程で収縮しようとする。それぞれの回路基板４０、４２の線膨張率は、金属板２０よりも小さい。このため、室温ＲＴに降温した図２（ｃ）、（ｄ）の状態において、金属板２０は、上に向かって凸となるように反る（反り量Ｓ１Ｘ）。
【００２１】
次に、半導体素子５０が、第３の接合材６４を用いて金属板２０に接合される。第３の接合材６４は、たとえば、ＡｕＳｎ（８０重量％Ａｕ−２０重量％Ｓｎの融点：約２８３℃）やＡｕＳｉ（融点：約３６３℃）のような軟ロウとされる。半導体素子５０の裏面にＡｕなどを含む導電層を設けると確実に半田付けができる。
【００２２】
Ｘ−Ｚ面内における金属板２０の長さをＬ、温度変化分をΔＴ、線膨張率をα、とするとき、両端が固定されない金属板２０の長さ変化量ΔＬは、式（１）で表される。
【００２３】
ΔＬ＝αＬΔＴ        式（１）
【００２４】
しかしながら、第２の接合材６２が第３の接合材６４の融点近傍で溶融しない場合、
金属板２０の表面のうち、２つの回路基板４０、４２で固定された長さがＬ１の２つの領域の長さ変化量は、昇温時に式（１）で表される長さ変化量（この場合は伸び量）ΔＬよりも低減される。
【００２５】
他方、半導体素子５０は、溶融した第３の接合材６４により金属板２０の表面２０ａに接合される。図２（ｅ）に表すように、Ｘ−Ｚ面内の半導体素子５０の幅Ｌ２は、それぞれの回路基板４０、４２の幅Ｌ１に比べて狭いので幅Ｌ２に対応する金属板２０の領域の収縮量は小さい。このため、半導体素子５０に加わる圧縮応力は小さくなる。この結果、半導体素子５０に割れ（クラックを含む）が生じることが抑制される。第３の接合材６４の凝固ののちに金属板２０の反り量Ｓ２Ｘは、図２（ｃ）、（ｄ）の状態（半導体素子５０の接合前）の反り量Ｓ１Ｘの近くまで戻る。なお、ｃ軸方向のＧａＮの線膨張率は、３００〜７００Ｋにおいて、約３．１７×１０−６／Ｋであり、Ａｌ２Ｏ３の線膨張率よりも小さい。第３の接合材６４により、半導体素子５０に加えられる圧縮応力は小さく、チップ割れに対する影響は少ない。
【００２６】
図２（ｆ）に表すＹ−Ｚ面内における金属板２０の表面側の反り量Ｓ２Ｙは、降温後に半導体素子５０を接合する前の反り量Ｓ１Ｙ（図２（ｄ））の近くに戻る。
【００２７】
図２（ｆ）に表すように、半導体素子５０はＹ−Ｚ面内における長さがＸ−Ｚ面内における長さよりも大きい。このため、図１（ａ）、（ｃ）に表すように、半導体素子５０を２チップに分割し、入力回路基板４０で入力を分岐し、出力回路基板４２で出力を合成する構成にすると、チップの割れがさらに抑制できる。
【００２８】
図３（ａ）はＡｇナノ粒子ペースト塗布法の一例、図３（ｂ）はディスペンサの走査方向、図３（ｃ）は走査方向の変形例、を表す模式図である。
図３（ａ）に表すように、Ａｇナノ粒子ペースト６１は、ディスペンサ７０から、入力回路基板４０の裏面４０ａなどに供給される。ディスペンサ７０は、裏面４０ａ上を走査され液状の金属ナノ粒子ペースト６１を滴下する。滴下後のＡｇナノ粒子ペースト６１の厚さをＴ１とする。
【００２９】
図３（ｂ）は、回路基板の裏面のほぼ全領域にＡｇナノ粒子ペーストを塗布する場合の走査線Ｓ１の例である。なお、回路基板において発生熱は小さいので、回路基板と金属板２０との間を密着させる必要はない。図３（ｃ）に表すように、裏面４０ａ上の走査線Ｓ２に沿ってＡｇナノ粒子ペーストを塗布してもよい。また、ディスペンサ塗布の代わりに、インクジェットを用いて塗布してもよい。回路基板の裏面に導電層を設けてもよい。
【００３０】
金属ナノ粒子ペースト６１は、銀、金、白金、パラジウムなどの金属ナノ粒子と、エステルアルコールなどの有機溶剤とを所望の比率で混合して調整される。金属ナノ粒子の割合は、たとえば、８５〜９３重量％などとされる。また、有機溶媒の割合は、５〜１５重量％などとされる。
【００３１】
図４は、金属ナノペーストの加圧・加熱プロセスを説明する模式図である。
裏面４０ａに塗布されたＡｇナノ粒子ペースト６１を、約１２０℃に加熱し、有機溶媒を揮発させる。このときＡｇナノ粒子ペーストの厚さＴ２は、厚さＴ１よりも小さくなる。さらに、入力回路基板４０の裏面側と、出力回路基板４２の裏面側と、を、金属板２０に対向させ、押圧板７２により圧力Ｐで押圧する。こののち、８０〜３００℃などに加熱すると、金属ナノ粒子が互いに接触しさらに塑性変形を生じ結合が強固な焼結体となる。焼結体と回路基板、焼結体と金属板２０と、の間の接合強度が高められる。また、焼結体は、Ａｇの融点（約９６２℃）近くにならないと溶融しない。
【００３２】
また、第３の接合材６４をＡｕＳｎとし、第２の接合材６２をＡｕＧｅ（８８重量％Ａｕ−１２重量％Ｇｅの融点：３５６℃、９２．６重量％Ａｕ−７．４重量％Ｇｅの融点：６８０℃）などとすることもできる。第２の接合材６２は、第３の接合材６４の融点近傍で溶融しないので、半導体素子５０に対して圧縮応力およびこれに起因する反りを低減し、チップの割れが抑制される。
【００３３】
図５（ａ）はＡ−Ａ線に沿ったパッケージの初期状態の反りを表す模式断面図、図５（ｂ）はＢ−Ｂ線に沿ったパッケージの初期状態の反りを表す模式断面図、である。
図５（ａ）および（ｂ）に表すように、金属板２０に枠体３０を硬ロウで接合すると、金属板２０と枠体３０との線膨張率差により、金属板２０と枠体３０とからなるパッケージは、上方に向かって凸となるように反る。すなわち、パッケージは、初期状態で反りを有する。初期状態の反り量は図２に表す組み立てプロセスによる反り量に加算されるが、パッケージの外周部の反りであるので半導体素子５０への圧縮応力に及ぼす影響は小さい。
【００３４】
図６（ａ）〜（ｈ）は比較例にかかる高周波半導体装置の組み立てプロセスを説明する模式断面図である。すなわち、図６（ａ）は、パッケージの模式断面図である。図６（ｂ）はＢ−Ｂ線に沿ったパッケージの模式断面図である。図６（ｃ）は、パッケージの金属板に入力回路基板および出力回路基板を接合材で接合した後の模式断面図である。図６（ｄ）は、Ｂ−Ｂ線に沿った模式断面図である。図６（ｅ）は、半導体素子を接合材で接合する過程の模式断面図である。図６（ｆ）は、Ｂ−Ｂ線に沿った模式断面図である。図６（ｇ）は、半導体素子を接合したのちの模式断面図である。図６（ｈ）は、Ｂ−Ｂ線に沿った模式断面図である。
【００３５】
図６（ａ）、（ｂ）は、金属板１２０に、硬ロウを用いて枠体１３０が金属板１２０に接合された室温ＲＴの模式断面図であり、第１の実施形態を表す図２（ａ）、（ｂ）と同様の構造である。
【００３６】
入力回路基板１４０と出力回路基板１４２とは、ＡｕＳｎなどの軟ロウを用いた接合材１６４を用いて金属板１２０に接合される。図６（ｃ）、（ｄ）に表すように、室温ＲＴにおいて、金属板１２０の表面のＸ−Ｚ面内の反り量をＳ１１Ｘで表す。
【００３７】
次に、半導体素子１５０を、入力回路基板１４０および出力回路基板１４２の接合に用いた接合材１６４と同一材料の接合材１６４により接合する。この場合、図６（ｅ）、（ｆ）に表すように、接合材１６４の融点（ＡｕＳｎの場合は約２８３℃）以上に加熱すると、接合材１６４が溶融する。このため、金属板１２０は、それぞれの回路基板１４０、１４２から圧縮応力を受けなくなるので、金属板１２０の反りは、図６（ａ）、（ｂ）の初期状態に戻る。
【００３８】
半導体素子１５０の裏面と金属板１２０の表面の領域１２０ｂに接合材１６４がぬれ現象で広げられたのち、降温が開始される。接合材１６４の融点近傍から室温ＲＴまでの温度下降（ΔＴ）ののち、それぞれの回路基板１４０、１４２に接する金属板１２０の表面の領域は、それぞれαＬＬ１ΔＴだけ縮まろうとする。他方、それぞれの回路基板１４０、１４２もその線膨張率（金属板１２０の線膨張率よりも小さい）に応じて縮まろうとする。
【００３９】
この結果、図６（ｇ）および（ｈ）に表すように、金属板１２０の表面の広い領域１２０ｂにおいて、それぞれの回路基板１４０、１４２および半導体素子１５０には、線膨張率差のため大きな圧縮応力が加わる。この大きな圧縮圧力により、金属板１２０には再度反り（反り量Ｓ２２Ｘ）が生じる。
【００４０】
このような圧縮応力および圧縮圧力に起因する反りにより、半導体素子１５０に割れ（クラックを含む）が発生し信頼性が低下することがある。金属板２０がＣｕ（Ｘ方向の幅が、たとえば、１０ｍｍ）の場合、反り量Ｓ２２Ｘは、３０〜１００μｍなどとなることがある。
【００４１】
これに対して、第１の実施形態では、半導体素子５０の接合プロセスの温度変化（ΔＴ）において、線膨張率の小さいそれぞれの回路基板４０、４２により固定された金属板２０の伸縮が抑制される。このため、半導体素子５０へ加えられる圧縮応力およびこれに起因する金属板２０の反りが低減される。この結果、半導体素子５０の割れが抑制され、信頼性が高く保たれる。
【００４２】
本実施形態によれば、半導体素子チップの割れが低減され、信頼性が高められた高周波半導体装置が提供される。この高周波半導体装置は、レーダー機器や通信機器に広く用いることができる。
【００４３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４４】
２０  金属板、３０  枠体、４０  入力回路基板、４２  出力回路基板、５０  半導体素子、６０  第１の接合材、６２  第２の接合材、６４  第３の接合材、Ｌ１  回路基板のＸ−Ｚ面内の長さ、Ｌ２  半導体素子のＸ−Ｚ面内の長さ、Ｓ１Ｘ、Ｓ２Ｘ  金属板のＸ−Ｚ面内の反り量、Ｓ１Ｙ、Ｓ２Ｙ  金属板のＹ−Ｚ面内の反り量
【図１】
2018032676.tif 000003
【図２】
2018032676.tif 000004
【図３】
2018032676.tif 000005
【図４】
2018032676.tif 000006
【図５】
2018032676.tif 000007
【図６】
2018032676.tif 000008