(57)【要約】      （修正有）【課題】有機膜との反応を防止する導電パターン及びこれを備える表示装置を提供する。【解決手段】絶縁膜ＩＬ２と、絶縁膜ＩＬ２上に設けられ、少なくとも第１サブ導電層ＳＣＬ１を含む第１導電層ＣＬ1Ａと、絶縁膜ＩＬ２と第１導電層ＣＬ1Ａとの間に設けられる第２導電層ＣＬ２Ａと、を含み、第２導電層ＣＬ２Ａは金属窒化物を含む導電パターン及びこの導電パターンを備える表示装置。【選択図】図７Ｂ
2018112737.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜と、
上記絶縁膜上に設けられ、少なくとも第１サブ導電層を含む第１導電層と、
上記絶縁膜と第１導電層との間または上記第１導電層上に設けられる追加導電層と、を含み、
上記追加導電層は金属窒化物を含むことを特徴とする導電パターン。
【請求項２】
上記追加導電層は、上記絶縁膜と第１導電層との間に設けられる第２導電層であることを特徴とする請求項１に記載の導電パターン。
【請求項３】
上記第１導電層は、上記第２導電層と上記第１サブ導電層との間に設けられる第２サブ導電層をさらに含み、
上記第２導電層は、上記第２サブ導電層に含まれる物質の窒化物を含むことを特徴とする請求項２に記載の導電パターン。
【請求項４】
上記第２サブ導電層は、チタン（Ｔｉ）を含むことを特徴とする請求項３に記載の導電パターン。
【請求項５】
上記第２導電層は、チタン窒化物を含むことを特徴とする請求項４に記載の導電パターン。
【請求項６】
上記第１サブ導電層上に設けられる第３サブ導電層をさらに含み、
上記第３サブ導電層は、上記第２サブ導電層と同じ物質を含むことを特徴とする請求項３に記載の導電パターン。
【請求項７】
上記第３サブ導電層は、チタン（Ｔｉ）を含むことを特徴とする請求項６に記載の導電パターン。
【請求項８】
上記第１サブ導電層上に設けられる第３導電層をさらに含み、
上記第３導電層は、上記第２導電層と同じ物質を含むことを特徴とする請求項３に記載の導電パターン。
【請求項９】
上記第３導電層は、チタン窒化物を含むことを特徴とする請求項８に記載の導電パターン。
【請求項１０】
上記第１サブ導電層上に設けられる第３サブ導電層をさらに含み、
上記第２導電層は、上記第３サブ導電層に含まれる物質の窒化物を含むことを特徴とする請求項２に記載の導電パターン。
【請求項１１】
上記第３サブ導電層上に設けられる第３導電層をさらに含み、
上記第３導電層は、上記第２導電層と同じ物質を含むことを特徴とする請求項１０に記載の導電パターン。
【請求項１２】
上記第１サブ導電層上に設けられる第３導電層をさらに含み、
上記第３導電層は、金属窒化物を含むことを特徴とする請求項２に記載の導電パターン。
【請求項１３】
上記第２導電層及び上記第３導電層は、チタン窒化物を含むことを特徴とする請求項１２に記載の導電パターン。
【請求項１４】
上記第１サブ導電層は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）及びこれらの合金のうち少なくとも１つを含むことを特徴とする請求項２に記載の導電パターン。
【請求項１５】
上記追加導電層は、上記第１導電層上に設けられる第３導電層であり、
上記第３導電層は、金属窒化物を含むことを特徴とする請求項１に記載の導電パターン。
【請求項１６】
表示領域と非表示領域を含む基板と、
上記基板の上記表示領域に設けられる少なくとも１つのトランジスタと、
上記トランジスタをカバーする第１絶縁膜と、
上記第１絶縁膜上に設けられ、上記トランジスタに接続される第１ブリッジパターンと、
上記第１ブリッジパターンをカバーし、有機絶縁物質を含む第２絶縁膜と、
上記第２絶縁膜上に設けられ、上記第１ブリッジパターンに接続される第２ブリッジパターンと、
上記第２ブリッジパターンに接続される表示素子と、を含み、
上記第２ブリッジパターンは
少なくとも第１サブ導電層を含む第１導電層と、
上記第２絶縁膜と第１導電層との間に設けられる第２導電層と、を含み、
上記第２導電層は、金属窒化物を含むことを特徴とする表示装置。
【請求項１７】
上記第１導電層は、上記第２導電層と上記第１サブ導電層との間に設けられる第２サブ導電層をさらに含み、
上記第２導電層は、上記第２サブ導電層に含まれる物質の窒化物を含むことを特徴とする請求項１６に記載の表示装置。
【請求項１８】
上記第２サブ導電層はチタン（Ｔｉ）を含み、
上記第２導電層はチタン窒化物を含むことを特徴とする請求項１７に記載の表示装置。
【請求項１９】
上記第１サブ導電層上に設けられる第３サブ導電層をさらに含み、
上記第３サブ導電層は、上記第２サブ導電層と同じ物質を含むことを特徴とする請求項１７に記載の表示装置。
【請求項２０】
上記第３サブ導電層はチタン（Ｔｉ）を含み、
上記第２導電層はチタン窒化物を含むことを特徴とする請求項１９に記載の表示装置。
【請求項２１】
上記トランジスタは、上記基板上に設けられるアクティブパターン、ゲート電極、ソース電極及びドレイン電極を含み、上記ソース電極及び上記ドレイン電極は、上記アクティブパターンの両側から延長された形状を有し、
上記ソース電極及び上記ドレイン電極は不純物がドープされた半導体層からなり、上記アクティブパターンは不純物がドープされない半導体層からなることを特徴とする請求項１９に記載の表示装置。
【請求項２２】
上記第１絶縁膜は、有機絶縁物質を含み、
上記第１ブリッジパターンは
上記第１絶縁膜上に設けられ、少なくとも第１サブ導電層を含む第１導電層と、
上記第１絶縁膜と第１導電層との間に設けられる第２導電層を含み、
上記第２導電層は、金属窒化物を含むことを特徴とする請求項２１に記載の表示装置。
【請求項２３】
上記第１ブリッジパターンにおいて、上記第１導電層は上記第２導電層と上記第１サブ導電層との間に設けられる第２サブ導電層をさらに含み、上記第２導電層は上記第２サブ導電層に含まれる物質の窒化物を含むことを特徴とする請求項２２に記載の表示装置。
【請求項２４】
上記第１ブリッジパターンにおいて、上記第２サブ導電層はチタン（Ｔｉ）を含み、上記第２導電層はチタン窒化物を含むことを特徴とする請求項２３に記載の表示装置。
【請求項２５】
上記第１ブリッジパターンにおいて、上記第１サブ導電層上に設けられる第３サブ導電層をさらに含み、上記第３サブ導電層は上記第２サブ導電層と同じ物質を含むことを特徴とする請求項２３に記載の表示装置。
【請求項２６】
上記第１ブリッジパターンにおいて、上記第３サブ導電層はチタン（Ｔｉ）を含み、上記第２導電層はチタン窒化物を含むことを特徴とする請求項２５に記載の表示装置。
【請求項２７】
上記第１ブリッジパターンにおいて、上記第１サブ導電層上に設けられる第３サブ導電層をさらに含み、上記第２導電層は上記第３サブ導電層に含まれる物質の窒化物を含むことを特徴とする請求項２２に記載の表示装置。
【請求項２８】
上記第１ブリッジパターンにおいて、上記第１サブ導電層上に設けられる第３導電層をさらに含み、上記第３導電層は上記第２導電層と同じ物質を含むことを特徴とする請求項２２に記載の表示装置。
【請求項２９】
上記第１サブ導電層上に設けられる第３サブ導電層をさらに含み、
上記第２導電層は、上記第３サブ導電層に含まれる物質の窒化物を含むことを特徴とする請求項１６に記載の表示装置。
【請求項３０】
表示領域と非表示領域を含む基板と、
上記基板の上記表示領域に設けられる少なくとも１つのトランジスタと、
上記トランジスタに接続される表示素子と、
上記トランジスタまたは上記表示素子に接続され、有機膜上に設けられる導電パターンと、を含み、
上記導電パターンは、
少なくとも第１サブ導電層を含む第１導電層と、
上記有機膜と第１導電層との間に設けられる第２導電層と、を含み、
上記第２導電層は金属窒化物を含むことを特徴とする表示装置。
【請求項３１】
上記第１導電層は、上記第２導電層と上記第１サブ導電層との間に設けられる第２サブ導電層をさらに含み、
上記第２導電層は、上記第２サブ導電層に含まれる物質の窒化物を含むことを特徴とする請求項３０に記載の表示装置。
【請求項３２】
上記第２サブ導電層はチタン（Ｔｉ）を含み、
上記第２導電層はチタン窒化物を含むことを特徴とする請求項３１に記載の表示装置。
【請求項３３】
上記第１サブ導電層上に設けられる第３サブ導電層をさらに含み、
上記第３サブ導電層は、上記第２サブ導電層と同じ物質を含むことを特徴とする請求項３１に記載の表示装置。
【請求項３４】
上記第３サブ導電層はチタン（Ｔｉ）を含み、
上記第２導電層はチタン窒化物を含むことを特徴とする請求項３３に記載の表示装置。
【請求項３５】
上記第１サブ導電層上に設けられる第３導電層をさらに含み、
上記第３導電層は上記第２導電層と同じ物質を含むことを特徴とする請求項３１に記載の表示装置。
【請求項３６】
上記第１サブ導電層上に設けられる第３サブ導電層をさらに含み、
上記第２導電層は上記第３サブ導電層に含まれる物質の窒化物を含むことを特徴とする請求項３０に記載の表示装置。
【請求項３７】
上記第３サブ導電層上に設けられる第３導電層をさらに含み、
上記第３導電層は上記第２導電層と同じ物質を含むことを特徴とする請求項３６に記載の表示装置。
【請求項３８】
上記第１サブ導電層上に設けられる第３導電層をさらに含み、
上記第３導電層は上記第２導電層と同じ物質を含むことを特徴とする請求項３０に記載の表示装置。
【請求項３９】
絶縁膜と、
上記絶縁膜上に設けられ、少なくとも第１サブ導電層を含む第１導電層と、
上記絶縁膜と第１導電層との間、または追加導電層上に設けられる導電層と、を含み、
上記追加導電層は上記絶縁膜に含まれる物質と反応しない物質を含むことを特徴とする導電パターン。
【請求項４０】
上記追加導電層は、上記絶縁膜と第１導電層との間に設けられる第２導電層であることを特徴とする請求項３９に記載の導電パターン。
【請求項４１】
上記第２導電層は、金属窒化物を含むことを特徴とする請求項４０に記載の導電パターン。
【請求項４２】
上記第１導電層は、上記第２導電層と上記第１サブ導電層との間に設けられる第２サブ導電層をさらに含み、
上記第２導電層は、上記第２サブ導電層に含まれる物質の窒化物を含むことを特徴とする請求項４１に記載の導電パターン。
【請求項４３】
上記第２サブ導電層はチタン（Ｔｉ）を含み、
上記第２導電層はチタン窒化物を含むことを特徴とする請求項４２に記載の導電パターン。
【請求項４４】
上記第１サブ導電層上に設けられる第３サブ導電層をさらに含み、
上記第３サブ導電層は上記第２サブ導電層と同じ物質を含むことを特徴とする請求項４２に記載の導電パターン。
【請求項４５】
上記第３サブ導電層はチタン（Ｔｉ）を含み、
上記第２導電層はチタン窒化物を含むことを特徴とする請求項４４に記載の導電パターン。
【請求項４６】
上記第１サブ導電層上に設けられる第３導電層をさらに含み、
上記第３導電層は上記第２導電層と同じ物質を含むことを特徴とする請求項４２に記載の導電パターン。
【請求項４７】
上記第１サブ導電層上に設けられる第３サブ導電層をさらに含み、
上記第２導電層は上記第３サブ導電層に含まれる物質の窒化物を含むことを特徴とする請求項４１に記載の導電パターン。
【請求項４８】
上記第３サブ導電層上に設けられる第３導電層をさらに含み、
上記第３導電層は上記第２導電層と同じ物質を含むことを特徴とする請求項４７に記載の導電パターン。
【請求項４９】
上記追加導電層は上記第１導電層上に設けられる第３導電層であり、
上記第３導電層は金属窒化物を含むことを特徴とする請求項３９に記載の導電パターン。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導電パターン及びこれを備える表示装置に関する。
【背景技術】
【０００２】
表示装置は表示素子を含む複数の画素を含み、各画素には配線、及び上記配線に接続され、表示装置を駆動するための少なくとも１つのトランジスタが配置されている。上記トランジスタは、上記表示素子と電気的に接続され、上記配線から印加される信号を利用して上記表示素子を駆動することができる。
【０００３】
一方、上記配線のうち少なくとも一部は有機膜上に配置され、上記配線の下部は上記有機膜と接触することができる。上記配線と上記有機膜が接触すると、上記配線の形成工程で上記配線と上記有機膜が反応して、上記配線と上記有機膜の界面にて上記配線に含まれる物質の酸化物または上記有機膜及び上記配線に含まれる物質を含む複合物質が生成されうる。
【０００４】
上記酸化物または上記複合物質は、上記配線をパターニングする際に、上記配線に含まれる物質と同時にパターニングされないのでありうる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】日本特許第5176217号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一目的は、有機膜との反応を防止する導電パターンを提供することである。
【０００７】
また、本発明の他の目的は、上記導電パターンを備える表示装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一実施例による導電パターンは、絶縁膜と、上記絶縁膜上に設けられ、少なくとも第１サブ導電層を含む第１導電層と、上記絶縁膜と第１導電層との間に設けられる第２導電層と、を含んでもよい。上記第２導電層は、金属窒化物を含んでもよい。
【０００９】
また、追加導電層は、上記絶縁膜と第１導電層との間に設けられる第２導電層であってもよい。
【００１０】
また、上記第１導電層は、上記第２導電層と上記第１サブ導電層との間に設けられる第２サブ導電層をさらに含み、上記第２導電層は、上記第２サブ導電層に含まれる物質の窒化物を含んでもよい。
【００１１】
また、上記第２サブ導電層はチタン（Ｔｉ）を含んでもよい。
【００１２】
また、上記第２導電層はチタン窒化物を含んでもよい。
【００１３】
また、上記第１サブ導電層上に設けられる第３サブ導電層をさらに含み、上記第３サブ導電層は、上記第２サブ導電層と同じ物質を含んでもよい。
【００１４】
また、上記第３サブ導電層はチタン（Ｔｉ）を含んでもよい。
【００１５】
また、上記第１サブ導電層上に設けられる第３導電層をさらに含み、上記第３導電層は、上記第２導電層と同じ物質を含んでもよい。
【００１６】
また、上記第３導電層はチタン窒化物を含んでもよい。
【００１７】
また、上記第１サブ導電層は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）及びこれらの合金のうち少なくとも１つを含んでもよい。
【００１８】
本発明の一実施例による表示装置は、表示領域と非表示領域を含む基板と、上記基板の上記表示領域に設けられる少なくとも１つのトランジスタと、上記トランジスタをカバーする第１絶縁膜と、上記第１絶縁膜上に設けられ、上記トランジスタに接続される第１ブリッジパターンと、上記第１ブリッジパターンをカバーし、有機絶縁物質を含む第２絶縁膜と、上記第２絶縁膜上に設けられ、上記第１ブリッジパターンに接続される第２ブリッジパターンと、上記第２ブリッジパターンに接続される表示素子と、を含んでもよい。上記第２ブリッジパターンは、上記第２絶縁膜上に設けられ、少なくとも第１サブ導電層を含む第１導電層と、上記第２絶縁膜と第１導電層との間に設けられる第２導電層と、を含んでもよい。上記第２導電層は金属窒化物を含んでもよい。
【００１９】
また、上記第１絶縁膜は、有機絶縁物質を含んでもよい。上記第１ブリッジパターンは、上記第１絶縁膜上に設けられ、少なくとも第１サブ導電層を含む第１導電層と、上記第１絶縁膜と第１導電層との間に設けられる第２導電層と、を含んでもよい。上記第１ブリッジパターンにおいて、第２導電層は金属窒化物を含んでもよい。
【００２０】
本発明の一実施例による表示装置は、表示領域と非表示領域を含む基板と、上記基板の上記表示領域に設けられる少なくとも１つのトランジスタと、上記トランジスタに接続される表示素子と、上記トランジスタまたは上記表示素子に接続され、有機膜上に設けられる導電パターンと、を含んでもよい。上記導電パターンは、少なくとも第１サブ導電層を含む第１導電層と、上記有機膜と第１導電層との間に設けられる第２導電層と、を含み、上記第２導電層は金属窒化物を含んでもよい。
【００２１】
本発明の一実施例による導電パターンは、絶縁膜と、上記絶縁膜上に設けられ、少なくとも第１サブ導電層を含む第１導電層と、上記絶縁膜と第１導電層との間に設けられる第２導電層と、を含んでもよい。上記第２導電層は、上記絶縁膜に含まれる物質と反応しない物質を含んでもよい。
【００２２】
具体的な一実施形態において、ＴＦＴ及びストレージキャパシタ（storage capacitor）の上下の層を覆う第1の樹脂絶縁膜（第２層間絶縁膜ＩＬ２）の上に、データ線Ｄを配置し、さらにこれを覆う第２の樹脂絶縁膜（第３層間絶縁膜ＩＬ３）の上に、電源線ＰＬを配置し、さらにこれを覆う第３の樹脂絶縁膜（第４層間絶縁膜ＩＬ４）の上に第1電極（ＡＤ画素電極）を配置する。そして、第1電極（ＡＤ画素電極）を、第1の樹脂絶縁膜（第２層間絶縁膜ＩＬ２）より下層にある初期化電源線ＩＰＬなどに接続するためには、３つの樹脂絶縁膜（第２〜４層間絶縁膜ＩＬ２〜４）をそれぞれ貫くコンタクトホールを経る必要があるので、コンタクト部での接触抵抗を低くする必要がある。また、有機物と金属層との反応による酸化物を除去する工程を、金属層のパターニングの工程ごとに設けると工程負担が大きい。
【００２３】
そこで、具体的な一実施形態において、好ましくは、次のとおりとする。
Ａ  第1電極以外の、樹脂絶縁膜の上に配置される各金属層には、樹脂絶縁膜の側に窒化チタンからなる追加導電層ＣＬ２Ａ，ＣＬ２Ｂを設けておく。
Ｂ  また、これら金属層は、アルミニウム（Ａｌ）などの低抵抗性金属層を、上下のチタン（Ｔｉ）層で挟む３層構造とする。
【発明の効果】
【００２４】
本発明の一実施例によると、有機膜上に配置される導電パターンが上記有機膜と反応して酸化物または複合物質などが生成することを防止することができる。従って、上記酸化物または上記複合物質により上記導電パターンを形成するためのエッチング工程の回数が増加することを防ぐことができる。このため、上記導電パターンを備える表示装置の製造工程時間が短縮されうる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施例による表示装置を説明するための斜視図である。
【図２】図１の表示装置を示す平面図である。
【図３】本発明の一実施例による画素を説明するための等価回路図である。
【図４】図３に示された画素を詳細に示す平面図である。
【図５】図４のII−II’線に沿った断面図である。
【図６】図４のIII−III’線に沿った断面図である。
【図７Ａ】図５のＥＡ１領域の拡大図である。
【図７Ｂ】図５のＥＡ１領域の拡大図である。
【図８】図５のＥＡ２領域の拡大図である。
【図９】ポリイミドを含む有機膜上に導電パターンが形成された状態を示す電子顕微鏡写真である。
【図１０】ポリイミドを含む有機膜上に導電パターンが形成された状態を示す電子顕微鏡写真である。
【図１１】ポリイミドを含む有機膜上に導電パターンが形成された状態を示す電子顕微鏡写真である。
【図１２】ポリイミドを含む有機膜上に導電パターンが形成された状態を示す電子顕微鏡写真である。
【図１３】ポリイミドを含む有機膜上に導電パターンが形成された状態を示すＨＡＡＤＦ（ｈｉｇｈ−ａｎｇｌｅ  ａｎｎｕｌａｒ  ｄａｒｋ−ｆｉｅｌｄ）のイメージである。
【図１４】ポリイミドを含む有機膜上に導電パターンが形成された状態を示すＨＡＡＤＦ（ｈｉｇｈ−ａｎｇｌｅ  ａｎｎｕｌａｒ  ｄａｒｋ−ｆｉｅｌｄ）のイメージである。
【図１５】ポリイミドを含む有機膜上に導電パターンが形成された状態を示すＨＡＡＤＦ（ｈｉｇｈ−ａｎｇｌｅ  ａｎｎｕｌａｒ  ｄａｒｋ−ｆｉｅｌｄ）のイメージである。
【図１６】ポリイミドを含む有機膜上に導電パターンが形成された状態を示すＨＡＡＤＦ（ｈｉｇｈ−ａｎｇｌｅ  ａｎｎｕｌａｒ  ｄａｒｋ−ｆｉｅｌｄ）のイメージである。
【図１７】図２のＩ−Ｉ’線に沿った断面図である。
【図１８】図１７のＥＡ３領域の拡大図である。
【図１９】本発明の一実施例による表示装置の導電パターンを説明するための断面図である。
【図２０】本発明の一実施例による表示装置の導電パターンを説明するための断面図である。
【図２１】本発明の一実施例による表示装置の導電パターンを説明するための断面図である。
【図２２】本発明の一実施例による表示装置の導電パターンを説明するための断面図である。
【図２３】本発明の一実施例による表示装置の導電パターンを説明するための断面図である。
【発明を実施するための形態】
【００２６】
本発明は多様に変更し、また、様々な形態を有することができるため、特定の実施例を図面に例示し以下で詳細に説明する。しかし、これは本発明を特定の開示形態に限定するものではなく、本発明の思想及び技術範囲に含まれるすべての変更、均等物ないし代替物を含むものと理解すべきである。
【００２７】
各図面を説明するに当たり、類似する構成要素には類似する参照符号を付した。添付の図面における構造物の寸法は、本発明を明確にするために拡大して示した。第１、第２などの用語は、様々な構成要素を説明するために用いられるが、上記構成要素は上記用語に限定されてはならない。上記用語は一構成要素を他の構成要素と区別するためのみに用いられる。例えば、本発明の権利範囲から外れない範囲内で、第１構成要素は第２構成要素と命名されてもよく、これと同様に第２構成要素も第１構成要素と命名されてもよい。単数の表現は文脈上明らかに相違する意味を持たない限り、複数の表現を含む。
【００２８】
本出願において、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらの組み合わせが存在することを示すものであり、１つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらの組み合わせの存在または付加可能性を事前に排除するものではないと理解すべきである。また、層、膜、領域、板などの部分が他の部分の「上に」あるというときは、他の部分の「真上に」ある場合のみならず、その中間に他の部分が介在されている場合も含む。また、本明細書において、ある層、膜、領域、板などの部分が他の部分上（ｏｎ）に形成されたというときは、上記形成された方向は上部方向のみに限らず、側面や下部方向に形成されたことを含む。逆に、層、膜、領域、板などの部分が他の部分の「下に」あるというときは、他の部分の「真下に」ある場合のみならず、その中間に他の部分が介在されている場合も含む。
【００２９】
以下では、添付の図面を参照して本発明の好ましい実施例をより詳細に説明する。
【００３０】
図１は本発明の一実施例による表示装置を説明するための斜視図であり、図２は図１の表示装置を示す平面図である。
【００３１】
図１及び図２を参照すると、本発明の一実施例による表示装置は、基板ＳＵＢと、上記基板ＳＵＢ上に設けられた画素ＰＸＬと、上記画素ＰＸＬに接続された配線ＬＰと、を含む。
【００３２】
上記基板ＳＵＢは表示領域ＤＡと、上記表示領域ＤＡの少なくとも一側に設けられる非表示領域ＮＤＡと、を含む。
【００３３】
上記基板ＳＵＢは様々な形状を有することができる。例えば、上記基板ＳＵＢは、直線の辺を含む閉じた形の多角形であってもよい。また、上記基板ＳＵＢは曲線からなる辺を含む円形及び楕円などの形状であってもよい。上記基板ＳＵＢは、直線と曲線からなる辺を含む半円及び半楕円などの形状であってもよい。本発明の一実施例において、上記基板ＳＵＢが直線からなる辺を有する場合、上記各形状の角の少なくとも一部は曲線からなることができる。例えば、上記基板ＳＵＢが長方形の場合、互いに隣接する直線の辺が接する部分が所定の曲率を有する曲線に代替されてもよい。即ち、長方形の頂点部分は、隣接する両端が隣接する２つの直線の辺に連結され、所定の曲率を有する曲線の辺からなることができる。上記曲率は、位置によって異なるように設定されてもよい。例えば、上記曲率は、曲線が始まる位置及び曲線の長さなどに応じて変更されてもよい。
【００３４】
上記基板ＳＵＢは、表示領域ＤＡと非表示領域ＮＤＡを有してもよい。上記表示領域ＤＡは、映像を表示する上記画素ＰＸＬが設けられる領域であってもよい。各画素ＰＸＬについては後述する。上記非表示領域ＮＤＡは、上記画素ＰＸＬが設けられない領域であって、画像が表示されない領域であってもよい。上記非表示領域ＮＤＡには、上記画素ＰＸＬを駆動部ＣＯＦに接続する配線ＬＰの一部が設けられてもよい。上記非表示領域ＮＤＡは、最終的な表示装置におけるベゼルに対応し、上記非表示領域ＮＤＡの幅に応じてベゼルの幅が決まりうる。
【００３５】
上記表示領域ＤＡは、複数の画素ＰＸＬが設けられて映像が表示される領域である。上記表示領域ＤＡは、上記基板ＳＵＢの形状に対応する形状であってもよい。例えば、上記表示領域ＤＡは、上記基板ＳＵＢの形状と同様に直線の辺を含む閉じた形の多角形であってもよい。また、上記表示領域ＤＡは曲線からなる辺を含む円形及び楕円などの形状であってもよい。上記表示領域ＤＡは直線と曲線からなる辺を含む半円及び半楕円などの形状であってもよい。本発明の一実施例において、上記表示領域ＤＡが直線からなる辺を有する場合、上記各形状の角の少なくとも一部は曲線からなることができる。例えば、上記表示領域ＤＡが長方形の場合、互いに隣接する直線の辺が接する部分が所定の曲率を有する曲線に代替されてもよい。即ち、長方形の頂点部分は、隣接する両端が隣接する２つの直線の辺に連結され、所定の曲率を有する曲線の辺からなることができる。上記曲率は位置によって異なるように設定されてもよい。例えば、上記曲率は曲線が始まる位置及び曲線の長さなどに応じて変更されてもよい。
【００３６】
上記画素ＰＸＬは、上記基板ＳＵＢの表示領域ＤＡ上に設けられる。各画素ＰＸＬは、映像を表示する最小単位であり、複数個設けられてもよい。上記画素ＰＸＬは、白色光及び／またはカラー光を出射することができる。例えば、各画素ＰＸＬは赤色、緑色、及び青色のいずれか１つの色を出射することができるが、これに限定されない。例えば、上記画素ＰＸＬは、シアン、マゼンタ、及びイエローのうち１つの色を出射してもよい。
【００３７】
上記画素ＰＸＬは映像を実現する基本単位であり、様々な表示素子（不図示）を備えてもよい。例えば、上記画素ＰＸＬは、液晶表示素子（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ  ｅｌｅｍｅｎｔ、ＬＣＤ  ｅｌｅｍｅｎｔ）、電気泳動表示素子（ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ  ｄｉｓｐｌａｙ  ｅｌｅｍｅｎｔ、ＥＰＤ  ｅｌｅｍｅｎｔ）、電気湿潤表示素子（ｅｌｅｃｔｒｏｗｅｔｔｉｎｇ  ｄｉｓｐｌａｙ  ｅｌｅｍｅｎｔ、ＥＷＤ  ｅｌｅｍｅｎｔ）、及び有機発光表示素子（ｏｒｇａｎｉｃ  ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｓｐｌａｙ  ｅｌｅｍｅｎｔ、ＯＬＥＤ  ｅｌｅｍｅｎｔ）のいずれか１つを含んでもよい。一方、以下では、説明の便宜上、上記表示素子として上記有機発光表示素子を例に挙げて説明する。
【００３８】
上記配線ＬＰは、上記画素ＰＸＬを上記駆動部ＣＯＦに接続することができる。上記駆動部ＣＯＦは、上記配線ＬＰを介して各画素ＰＸＬに信号を提供し、これにより、上記画素ＰＸＬの駆動を制御することができる。
【００３９】
上記駆動部ＣＯＦは、上記走査線（不図示）により上記画素ＰＸＬに走査信号を提供する走査駆動部（不図示）、上記データ線（不図示）により上記画素ＰＸＬにデータ信号を提供するデータ駆動部、及び上記走査駆動部と上記データ駆動部を制御するタイミング制御部（不図示）などを含んでもよい。
【００４０】
本発明の一実施例において、上記走査駆動部は、上記基板ＳＵＢ上に直接実装されてもよい。上記走査駆動部が上記基板ＳＵＢ上に直接実装される場合、上記画素ＰＸＬを形成する工程時にともに形成されることができる。しかし、上記走査駆動部の提供位置や提供方法は、これに限定されず、別のチップに形成されて上記基板ＳＵＢ上にチップオングラス形態で提供されてもよく、または印刷回路基板ＳＵＢ上に実装されて上記基板ＳＵＢに接続部材を介して接続されてもよい。
【００４１】
本発明の一実施例において、上記データ駆動部は、上記基板ＳＵＢ上に直接実装されてもよいが、これに限定されるものではなく、別のチップに形成されて上記基板ＳＵＢ上に接続されてもよい。本発明の一実施例において、上記データ駆動部が別のチップに形成されて上記基板ＳＵＢ上に接続される場合、チップオングラスやチップオンプラスチック形態で設けられてもよい。または、上記データ駆動部は、印刷回路基板ＳＵＢ上に実装されて上記基板ＳＵＢに接続部材を介して接続されてもよい。本発明の一実施例において、上記データ駆動部は、チップオンフィルム（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）形態に製造されて上記基板ＳＵＢに接続されてもよい。
【００４２】
本発明の一実施例において、上記非表示領域ＮＤＡは、その一部から突出した付加領域ＡＤＡをさらに含んでもよい。上記付加領域ＡＤＡは、上記非表示領域ＮＤＡをなす辺から突出してもよい。図２には、上記付加領域ＡＤＡが基板ＳＵＢの短辺のいずれか１つに対応する辺から突出したものを開示した。しかし、上記付加領域ＡＤＡは、長辺のいずれか１辺から突出してもよく、４辺のうち２辺以上から突出した形態であってもよい。本発明の一実施例において、上記付加領域ＡＤＡには、上記データ駆動部が設けられるか、接続されてもよいが、これに限定されず、様々な構成要素が配置されてもよい。
【００４３】
本発明の一実施例において、上記表示装置は、少なくとも一部が可撓性（ｆｌｅｘｉｂｉｌｉｔｙ）を有してもよく、上記可撓性を有する部分で曲げることができる。即ち、上記表示装置は可撓性を有し、一方向に曲げられた曲げ領域ＢＡ（ｂｅｎｔ  ａｒｅａ）と、上記曲げ領域ＢＡの少なくとも一側に設けられ、曲げられずに平らなフラット領域ＦＡ（ｆｌａｔ  ａｒｅａ）と、を含んでもよい。上記フラット領域ＦＡは可撓性があってもなくてもよい。
【００４４】
図１及び図２には、上記曲げ領域ＢＡが上記付加領域ＡＤＡに設けられたものを示した。本発明の一実施例によると、上記曲げ領域ＢＡの両側に第１フラット領域ＦＡ１と第２フラット領域ＦＡ２が設けられてもよい。例えば、上記曲げ領域ＢＡの一側に上記第１フラット領域ＦＡ１が設けられ、上記曲げ領域ＢＡの他側に上記第２フラット領域ＦＡ２が設けられてもよい。上記第１フラット領域ＦＡ１は上記表示領域ＤＡを含んでもよい。本発明の一実施例において、上記曲げ領域ＢＡは上記表示領域ＤＡから離隔されてもよい。
【００４５】
上記曲げ領域ＢＡにおいて、上記表示装置が曲げられる線を曲げ線とするとき、上記曲げ線は、上記曲げ領域ＢＡ内に設けられる。ここで、「曲げられる」という用語は、形態が固定されているのではなく、元の形態から他の形態に変形できるという意味で、1つ以上の特定の曲げ線に沿って折り曲げられたり（ｆｏｌｄｅｄ）、湾曲させられたり（ｃｕｒｖｅｄ）、巻物式に巻かれる（ｒｏｌｌｅｄ）ことを含む。従って、本発明の一実施例では、上記２つのフラット領域ＦＡ１、ＦＡ２の一面が互いに平行に位置し、対向するように曲げられた状態を図示したが、これに限定されず、上記曲げ領域ＢＡを介して上記２つのフラット領域ＦＡ１、ＦＡ２の面が所定の角度（例えば、鋭角、直角または鈍角）をなして曲げられてもよい。
【００４６】
本発明の一実施例において、上記付加領域ＡＤＡは、上記曲げ線に沿って曲げられてもよい。上記付加領域ＡＤＡが曲げられる場合、上記非表示領域ＮＤＡの幅が減少し、上記表示装置のベゼルの幅が減少することができる。
【００４７】
図３は、本発明の一実施例による画素を説明するための等価回路図である。図３では、説明の便宜上、ｊ番目のデータ線Ｄｊ及びｉ番目の走査線Ｓｉに接続された画素を図示する。
【００４８】
図３を参照すると、画素ＰＸＬは、表示素子ＯＬＥＤ、第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３、第４トランジスタＴ４、第５トランジスタＴ５、第６トランジスタＴ６、第７トランジスタＴ７、及びストレージキャパシタＣｓｔを備えてもよい。本発明の一実施例では、上記画素ＰＸＬが７つの薄膜トランジスタ及び１つのストレージキャパシタを含むものを例に挙げて説明するが、これに限定されない。例えば、上記画素ＰＸＬに含まれる薄膜トランジスタ及びストレージキャパシタの数は、必要に応じて多様に変更されてもよい。例えば、上記画素ＰＸＬは、２つの薄膜トランジスタ及び１つのストレージキャパシタを含んでもよい。また、上記画素ＰＸＬは、６つの薄膜トランジスタ及び１つのストレージキャパシタを含んでもよい。
【００４９】
上記表示素子ＯＬＥＤのアノードは、上記第６トランジスタＴ６を経由して上記第１トランジスタＴ１に接続され、カソードは第２電源ＥＬＶＳＳに接続されてもよい。上記表示素子ＯＬＥＤは、上記第１トランジスタＴ１から供給される電流量に応じて所定輝度の光を生成することができる。
【００５０】
上記表示素子ＯＬＥＤに電流が流れるように、第１電源ＥＬＶＤＤは、上記第２電源ＥＬＶＳＳより高い電圧に設定されてもよい。
【００５１】
上記第７トランジスタＴ７は、初期化電源Ｖｉｎｔと上記表示素子ＯＬＥＤのアノードとの間に接続されてもよい。上記第７トランジスタＴ７のゲート電極は、ｉ番目の走査線Ｓｉに接続されてもよい。上記第７トランジスタＴ７は、上記ｉ番目の走査線Ｓｉに走査信号が供給されるときターンオンされて初期化電源Ｖｉｎｔの電圧を上記表示素子ＯＬＥＤの上記アノードに供給することができる。ここで、上記初期化電源Ｖｉｎｔは、データ信号より低い電圧に設定されてもよい。
【００５２】
上記第６トランジスタＴ６は、上記第１トランジスタＴ１と上記表示素子ＯＬＥＤとの間に接続されてもよい。上記第６トランジスタＴ６のゲート電極は、ｉ番目の発光制御線Ｅｉに接続されてもよい。上記第６トランジスタＴ６は、上記ｉ番目の発光制御線Ｅｉに発光制御信号が供給されるときターンオフされ、それ以外の場合にターンオンされることができる。
【００５３】
上記第５トランジスタＴ５は、上記第１電源ＥＬＶＤＤと上記第１トランジスタＴ１との間に接続されてもよい。上記第５トランジスタＴ５のゲート電極は、上記ｉ番目の発光制御線Ｅｉに接続されてもよい。上記第５トランジスタＴ５は、上記ｉ番目の発光制御線Ｅｉに発光制御信号が供給されるときターンオフされ、それ以外の場合にターンオンされることができる。
【００５４】
上記第１トランジスタＴ１（駆動トランジスタ）の第１電極は、上記第５トランジスタＴ５を経由して上記第１電源ＥＬＶＤＤに接続され、上記第２電極は、上記第６トランジスタＴ６を経由して上記表示素子ＯＬＥＤの上記アノードに接続されてもよい。上記第１トランジスタＴ１のゲート電極は、第１ノードＮ１に接続されてもよい。上記第１トランジスタＴ１は、上記第１ノードＮ１の電圧に応じて上記第１電源ＥＬＶＤＤから上記表示素子ＯＬＥＤを経由して上記第２電源ＥＬＶＳＳに流れる電流量を制御することができる。即ち、上記第１電源ＥＬＶＤＤは、上記第１トランジスタＴ１を介して上記表示素子ＯＬＥＤの上記アノードに電気的に接続されることができる。
【００５５】
上記第３トランジスタＴ３は、上記第１トランジスタＴ１の上記第２電極と上記第１ノードＮ１との間に接続されてもよい。上記第３トランジスタＴ３のゲート電極は、上記ｉ番目の走査線Ｓｉに接続されてもよい。上記第３トランジスタＴ３は、上記ｉ番目の走査線Ｓｉに上記走査信号が供給されるときターンオンされて、上記第１トランジスタＴ１の上記第２電極と上記第１ノードＮ１を電気的に接続させることができる。従って、上記第３トランジスタＴ３がターンオンされると、上記第１トランジスタＴ１はダイオード状に接続されることができる。
【００５６】
上記第４トランジスタＴ４は、上記第１ノードＮ１と上記初期化電源Ｖｉｎｔとの間に接続されてもよい。上記第４トランジスタＴ４のゲート電極は、ｉ−１番目の走査線Ｓｉ−１に接続されてもよい。上記第４トランジスタＴ４は、上記ｉ−１番目の走査線Ｓｉ−１に走査信号が供給されるときターンオンされて、上記第１ノードＮ１に上記初期化電源Ｖｉｎｔの電圧を供給することができる。
【００５７】
上記第２トランジスタＴ２は、ｊ番目のデータ線Ｄｊと上記第１トランジスタＴ１の上記第１電極との間に接続されてもよい。上記第２トランジスタＴ２のゲート電極は、上記ｉ番目の走査線Ｓｉに接続されてもよい。上記第２トランジスタＴ２は、上記ｉ番目の走査線Ｓｉに上記走査信号が供給されるときターンオンされて、上記ｊ番目のデータ線Ｄｊと上記第１トランジスタＴ１の上記第１電極を電気的に接続させることができる。
【００５８】
上記ストレージキャパシタＣｓｔは、上記第１電源ＥＬＶＤＤと上記第１ノードＮ１との間に接続されてもよい。上記ストレージキャパシタＣｓｔは、上記データ信号及び上記第１トランジスタＴ１のしきい値電圧に対応する電圧を保存することができる。
【００５９】
図４は図３に示された画素を詳細に示す平面図であり、図５は図４のII-II’線に沿った断面図であり、図６は図４のIII-III’線に沿った断面図である。
【００６０】
図４〜図６は、ｉ番目の行及びｊ番目の列に配置された１つの画素ＰＸＬを基準に、１つの画素ＰＸＬに接続された２つの走査線Ｓｉ−１、Ｓｉ、発光制御線Ｅｉ、電源線ＰＬ、及びデータ線Ｄｊを示した。図４〜図６では、説明の便宜上、ｉ−１番目の行の走査線を「ｉ−１番目の走査線Ｓｉ−１」、ｉ番目の行の走査線を「ｉ番目の走査線Ｓｉ」、ｉ番目の行の発光制御線を「発光制御線Ｅｉ」、ｊ番目の列のデータ線を「データ線Ｄｊ」、ｊ番目の電源線を「電源線ＰＬ」と表示する。
【００６１】
図１〜図６を参照すると、表示装置は基板ＳＵＢ及び画素ＰＸＬを含んでもよい。
【００６２】
上記基板ＳＵＢは透明絶縁物質を含み、光が透過できる。上記基板ＳＵＢは硬性（ｒｉｇｉｄ）基板であってもよい。例えば、上記基板ＳＵＢは、ガラス基板、石英基板、ガラスセラミック基板、及び結晶質ガラス基板のいずれか１つであってもよい。
【００６３】
また、上記基板ＳＵＢは可撓性（ｆｌｅｘｉｂｌｅ）基板であってもよい。ここで、上記基板ＳＵＢは、高分子有機物を含むフィルム基板及びプラスチック基板のいずれか１つであってもよい。例えば、上記基板ＳＵＢは、ポリスチレン（ｐｏｌｙｓｔｙｒｅｎｅ）、ポリビニルアルコール（ｐｏｌｙｖｉｎｙｌ  ａｌｃｏｈｏｌ）、ポリメチルメタクリレート（Ｐｏｌｙｍｅｔｈｙｌ  ｍｅｔｈａｃｒｙｌａｔｅ）、ポリエーテルスルホン（ｐｏｌｙｅｔｈｅｒｓｕｌｆｏｎｅ）、ポリアクリレート（ｐｏｌｙａｃｒｙｌａｔｅ）、ポリエーテルイミド（ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ）、ポリエチレンナフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ  ｎａｐｈｔｈａｌａｔｅ）、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ  ｔｅｒｅｐｈｔｈａｌａｔｅ）、ポリフェニレンスルファイド（ｐｏｌｙｐｈｅｎｙｌｅｎｅ  ｓｕｌｆｉｄｅ）、ポリアリレート（ｐｏｌｙａｒｙｌａｔｅ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、ポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ）、トリアセテートセルロース（ｔｒｉａｃｅｔａｔｅ  ｃｅｌｌｕｌｏｓｅ）、セルロースアセテートプロピオネート（ｃｅｌｌｕｌｏｓｅ  ａｃｅｔａｔｅ  ｐｒｏｐｉｏｎａｔｅ）のうち少なくともいずれか１つを含んでもよい。但し、上記基板ＳＵＢを構成する材料は多様に変わってもよく、繊維強化プラスチック（ＦＲＰ、Ｆｉｂｅｒ  ｒｅｉｎｆｏｒｃｅｄ  ｐｌａｓｔｉｃ）などを含んでもよい。
【００６４】
上記画素ＰＸＬは、走査線Ｓｉ−１、Ｓｉ、データ線Ｄｊ、発光制御線Ｅｉ、電源線ＰＬ、及び初期化電源線ＩＰＬに接続されてもよい。
【００６５】
上記走査線Ｓｉ−１、Ｓｉは、第１方向ＤＲ１に延長されてもよい。上記走査線Ｓｉ−１、Ｓｉは、第２方向ＤＲ２に沿って順に配列されたｉ−１番目の走査線Ｓｉ−１、及び２つのｉ番目の走査線Ｓｉを含んでもよい。上記走査線Ｓｉ−１、Ｓｉには走査信号が印加されてもよい。例えば、上記ｉ−１番目の走査線Ｓｉ−１にはｉ−１番目の走査信号が印加されてもよい。上記ｉ−１番目の走査線Ｓｉ−１はｉ−１番目の走査信号によりｉ番目の行の画素ＰＸＬを初期化させることができる。上記ｉ番目の走査線Ｓｉにはｉ番目の走査信号が印加されてもよい。上記ｉ番目の走査線Ｓｉは、走査駆動部に接続される１つの信号配線から分岐された複数の信号配線であり、それぞれ、異なるトランジスタに接続されてもよい。例えば、上記ｉ番目の走査線Ｓｉの１つは、上記画素ＰＸＬに含まれる第１トランジスタＴ１〜第７トランジスタＴ７のうち、上記第２トランジスタＴ２と上記第３トランジスタＴ３に接続され、他の１つは、上記第１トランジスタＴ１〜上記第７トランジスタＴ７のうちの上記第７トランジスタＴ７に接続されてもよい。また、上記ｉ番目の走査線Ｓｉの分岐点は、非表示領域ＮＤＡ内における表示領域ＤＡに隣接した地点に設けられてもよいが、これに限定されるものではない。例えば、上記ｉ番目の走査線Ｓｉの分岐点は、上記表示領域ＤＡ内における上記非表示領域ＮＤＡに隣接した地点に設けられてもよい。
【００６６】
上記発光制御線Ｅｉは、第１方向ＤＲ１に延長されてもよい。上記発光制御線Ｅｉは、２つの上記ｉ番目の走査線Ｓｉの間に上記ｉ番目の走査線Ｓｉと離隔して配置される。上記発光制御線Ｅｉには発光制御信号が印加されてもよい。
【００６７】
上記電源線ＰＬは、第２方向ＤＲ２に沿って延長されてもよい。上記電源線ＰＬは、上記データ線Ｄｊと離隔して配置されてもよい。上記電源線ＰＬには、第１電源ＥＬＶＤＤが印加されうる。
【００６８】
上記初期化電源線ＩＰＬは、第１方向ＤＲ１に沿って延長されてもよい。上記初期化電源線ＩＰＬは、ｉ番目の画素の行の画素ＰＸＬとｉ＋１番目の画素の行の画素ＰＸＬとの間に設けられてもよい。上記初期化電源線ＩＰＬには初期化電源Ｖｉｎｔが印加されてもよい。
【００６９】
上記画素ＰＸＬのそれぞれは、上記第１トランジスタＴ１から上記第７トランジスタＴ７、ストレージキャパシタＣｓｔ、表示素子ＯＬＥＤを含んでもよい。
【００７０】
上記第１トランジスタＴ１は、第１ゲート電極ＧＥ１、第１アクティブパターンＡＣＴ１、第１ソース電極ＳＥ１、第１ドレイン電極ＤＥ１、及び接続線ＣＮＬを含んでもよい。
【００７１】
上記第１ゲート電極ＧＥ１は、上記第３トランジスタＴ３の第３ドレイン電極ＤＥ３及び第４トランジスタＴ４の第４ドレイン電極ＤＥ４と接続されてもよい。上記接続線ＣＮＬは、上記第１ゲート電極ＧＥ１と上記第３ドレイン電極ＤＥ３及び上記第４ドレイン電極ＤＥ４との間を接続することができる。上記接続線ＣＮＬの一端は、第１コンタクトホールＣＨ１を介して上記第１ゲート電極ＧＥ１に接続され、上記接続線ＣＮＬの他端は、第２コンタクトホールＣＨ２を介して上記第３ドレイン電極ＤＥ３と上記第４ドレイン電極ＤＥ４に接続されてもよい。
【００７２】
本発明の一実施例において、上記第１アクティブパターンＡＣＴ１と上記第１ソース電極ＳＥ１及び上記第１ドレイン電極ＤＥ１は、不純物がドープまたはドープされない半導体層で形成されてもよい。例えば、上記第１ソース電極ＳＥ１及び上記第１ドレイン電極ＤＥ１は不純物がドープされた半導体層からなり、上記第１アクティブパターンＡＣＴ１は不純物がドープされない半導体層からなってもよい。
【００７３】
上記第１アクティブパターンＡＣＴ１は、所定の方向に延長されたバー（ｂａｒ）状であってもよく、特には、延長された長さ方向に沿って複数回折り曲げられた形状であってもよい。上記第１アクティブパターンＡＣＴ１は、平面視のとき、上記第１ゲート電極ＧＥ１と重められてもよい。上記第１アクティブパターンＡＣＴ１が長く形成されることにより、上記第１トランジスタＴ１のチャネル領域が長く形成されることができる。これにより、上記第１トランジスタＴ１に印加されるゲート電圧の駆動範囲が広くなる。このため、以後、上記表示素子ＯＬＥＤから放出される光の階調を精密に制御することができる。
【００７４】
上記第１ソース電極ＳＥ１は、上記第１アクティブパターンＡＣＴ１の一端に接続されてもよい。上記第１ソース電極ＳＥ１は、上記第２トランジスタＴ２の第２ドレイン電極ＤＥ２と上記第５トランジスタＴ５の第５ドレイン電極ＤＥ５に接続されてもよい。上記第１ドレイン電極ＤＥ１は、上記第１アクティブパターンＡＣＴ１の他端に接続されてもよい。上記第１ドレイン電極ＤＥ１は、上記第３トランジスタＴ３の第３ソース電極ＳＥ３と上記第６トランジスタＴ６の第６ソース電極ＳＥ６に接続されてもよい。
【００７５】
上記第２トランジスタＴ２は、第２ゲート電極ＧＥ２、第２アクティブパターンＡＣＴ２、第２ソース電極ＳＥ２、及び第２ドレイン電極ＤＥ２を含んでもよい。
【００７６】
上記第２ゲート電極ＧＥ２は上記ｉ番目の走査線Ｓｉに接続されてもよい。上記第２ゲート電極ＧＥ２は、上記ｉ番目の走査線Ｓｉの一部として設けられるか、上記ｉ番目の走査線Ｓｉから突出した形状に設けられてもよい。本発明の一実施例において、上記第２アクティブパターンＡＣＴ２、上記第２ソース電極ＳＥ２及び上記第２ドレイン電極ＤＥ２は、不純物がドープまたはドープされない半導体層で形成されてもよい。例えば、上記第２ソース電極ＳＥ２及び上記第２ドレイン電極ＤＥ２は不純物がドープされた半導体層からなり、上記第２アクティブパターンＡＣＴ２は不純物がドープされない半導体層からなってもよい。上記第２アクティブパターンＡＣＴ２は、上記第２ゲート電極ＧＥ２と走査線Ｓｉと重なった部分に該当する。上記第２ソース電極ＳＥ２の一端は、上記第２アクティブパターンＡＣＴ２に接続されてもよい。上記第２ソース電極ＳＥ２の他端は、第６コンタクトホールＣＨ６を介して上記データ線Ｄｊに接続されてもよい。上記第２ドレイン電極ＤＥ２の一端は、上記第２アクティブパターンＡＣＴ２に接続されてもよい。上記第２ドレイン電極ＤＥ２の他端は、上記第１トランジスタＴ１の第１ソース電極ＳＥ１と上記第５トランジスタＴ５の上記第５ドレイン電極ＤＥ５に接続されてもよい。
【００７７】
上記第３トランジスタＴ３は、リーク電流を防止するために２重ゲート構造であってもよい。即ち、上記第３トランジスタＴ３は、第３ａトランジスタＴ３ａと第３ｂトランジスタＴ３ｂを含んでもよい。上記第３ａトランジスタＴ３ａは、第３ａゲート電極ＧＥ３ａ、第３ａアクティブパターンＡＣＴ３ａ、第３ａソース電極ＳＥ３ａ、及び第３ａドレイン電極ＤＥ３ａを含んでもよい。上記第３ｂトランジスタＴ３ｂは、第３ｂゲート電極ＧＥ３ｂ、第３ｂアクティブパターンＡＣＴ３ｂ、第３ｂソース電極ＳＥ３ｂ、及び第３ｂドレイン電極ＤＥ３ｂを含んでもよい。以下では、上記第３ａゲート電極ＧＥ３ａと上記第３ｂゲート電極ＧＥ３ｂを、まとめて第３ゲート電極ＧＥ３と呼び、上記第３ａアクティブパターンＡＣＴ３ａと上記第３ｂアクティブパターンＡＣＴ３ｂを、まとめて第３アクティブパターンＡＣＴ３と呼び、上記第３ａソース電極ＳＥ３ａと上記第３ｂソース電極ＳＥ３ｂを、まとめて第３ソース電極ＳＥ３と呼び、そして、上記第３ａドレイン電極ＤＥ３ａと上記第３ｂドレイン電極ＤＥ３ｂを、まとめて第３ドレイン電極ＤＥ３と称する。
【００７８】
上記第３ゲート電極ＧＥ３は、上記ｉ番目の走査線Ｓｉに接続されてもよい。上記第３ゲート電極ＧＥ３は、上記ｉ番目の走査線Ｓｉの一部として設けられるか、上記ｉ番目の走査線Ｓｉから突出した形状に設けられてもよい。例えば、上記第３ａゲート電極ＧＥ３ａは上記ｉ番目の走査線Ｓｉから突出した形状に設けられ、上記第３ｂゲート電極ＧＥ３ｂは上記ｉ番目の走査線Ｓｉの一部として設けられてもよい。
【００７９】
上記第３アクティブパターンＡＣＴ３、上記第３ソース電極ＳＥ３及び上記第３ドレイン電極ＤＥ３は、不純物がドープまたはドープされない半導体層で形成されてもよい。例えば、上記第３ソース電極ＳＥ３及び上記第３ドレイン電極ＤＥ３は不純物がドープされた半導体層からなり、上記第３アクティブパターンＡＣＴ３は不純物がドープされない半導体層からなってもよい。上記第３アクティブパターンＡＣＴ３は、上記第３ゲート電極ＧＥ３と重畳された部分に該当する。上記第３ソース電極ＳＥ３の一端は、上記第３アクティブパターンＡＣＴ３に接続されてもよい。上記第３ソース電極ＳＥ３の他端は、上記第１トランジスタＴ１の第１ドレイン電極ＤＥ１と上記第６トランジスタＴ６の第６ソース電極ＳＥ６に接続されてもよい。上記第３ドレイン電極ＤＥ３の一端は、上記第３アクティブパターンＡＣＴ３に接続されてもよい。上記第３ドレイン電極ＤＥ３の他端は、上記第４トランジスタＴ４の上記第４ドレイン電極ＤＥ４に接続されてもよい。また、上記第３ドレイン電極ＤＥ３は、上記接続線ＣＮＬ、上記第２コンタクトホールＣＨ２及び上記第１コンタクトホールＣＨ１を介して上記第１トランジスタＴ１の上記第１ゲート電極ＧＥ１に接続されてもよい。
【００８０】
上記第４トランジスタＴ４は、リーク電流を防止するために２重ゲート構造であってもよい。即ち、上記第４トランジスタＴ４は、第４ａトランジスタと第４ｂトランジスタを含んでもよい。上記第４ａトランジスタＴ４ａは、第４ａゲート電極ＧＥ４ａ、第４ａアクティブパターンＡＣＴ４ａ、第４ａソース電極ＳＥ４ａ、及び第４ａドレイン電極ＤＥ４ａを含み、上記第４ｂトランジスタは、第４ｂゲート電極ＧＥ４ｂ、第４ｂアクティブパターンＡＣＴ４ｂ、第４ｂソース電極ＳＥ４ｂ、及び第４ｂドレイン電極ＤＥ４ｂを含んでもよい。以下では、上記第４ａゲート電極ＧＥ４ａと上記第４ｂゲート電極ＧＥ４ｂを、まとめて第４ゲート電極ＧＥ４と呼び、上記第４ａアクティブパターンＡＣＴ４ａと上記第４ｂアクティブパターンＡＣＴ４ｂを、まとめて第４アクティブパターンＡＣＴ４と呼び、上記第４ａソース電極ＳＥ４ａと上記第４ｂソース電極ＳＥ４ｂを、まとめて第４ソース電極ＳＥ４と呼び、そして、上記第４ａドレイン電極ＤＥ４ａと上記第４ｂドレイン電極ＤＥ４ｂを、まとめて第４ドレイン電極ＤＥ４と称する。
【００８１】
上記第４ゲート電極ＧＥ４は、上記ｉ−１番目の走査線Ｓｉ−１に接続されてもよい。上記第４ゲート電極ＧＥ４は、上記ｉ−１番目の走査線Ｓｉ−１の一部として設けられるか、上記ｉ−１番目の走査線Ｓｉ−１から突出した形状に設けられてもよい。例えば、上記第４ａゲート電極ＧＥ４ａは、上記ｉ−１番目の走査線Ｓｉ−１の一部として設けられる。上記第４ｂゲート電極ＧＥ４ｂは、ｉ−１番目の走査線Ｓｉ−１から突出した形状に設けられてもよい。
【００８２】
上記第４アクティブパターンＡＣＴ４、上記第４ソース電極ＳＥ４及び上記第４ドレイン電極ＤＥ４は、不純物がドープまたはドープされない半導体層で形成されてもよい。例えば、上記第４ソース電極ＳＥ４及び上記第４ドレイン電極ＤＥ４は不純物がドープされた半導体層からなり、上記第４アクティブパターンＡＣＴ４は不純物がドープされない半導体層からなってもよい。上記第４アクティブパターンＡＣＴ４は、上記第４ゲート電極ＧＥ４と重畳された部分に該当する。
【００８３】
上記第４ソース電極ＳＥ４の一端は、上記第４アクティブパターンＡＣＴ４に接続されてもよい。上記第４ソース電極ＳＥ４の他端は、上記ｉ−１番目の行の画素ＰＸＬの初期化電源線ＩＰＬ及び上記ｉ−１番目の行の画素ＰＸＬの第７トランジスタＴ７の第７ドレイン電極ＤＥ７に接続されてもよい。上記第４ソース電極ＳＥ４と上記初期化電源線ＩＰＬの間には、補助接続線ＡＵＸが設けられてもよい。上記補助接続線ＡＵＸの一端は、第９コンタクトホールＣＨ９を介して上記第４ソース電極ＳＥ４と接続されてもよい。上記補助接続線ＡＵＸの他端は、ｉ−１番目の行の画素ＰＸＬの第８コンタクトホールＣＨ８を介して上記ｉ−１番目の行の初期化電源線ＩＰＬに接続されてもよい。上記第４ドレイン電極ＤＥ４の一端は、上記第４アクティブパターンＡＣＴ４に接続されてもよい。上記第４ドレイン電極ＤＥ４の他端は、上記第３トランジスタＴ３の上記第３ドレイン電極ＤＥ３に接続される。また、上記第４ドレイン電極ＤＥ４は、上記接続線ＣＮＬ、上記第２コンタクトホールＣＨ２及び上記第１コンタクトホールＣＨ１を介して上記第１トランジスタＴ１の上記第１ゲート電極ＧＥ１に接続される。
【００８４】
上記第５トランジスタＴ５は、第５ゲート電極ＧＥ５、第５アクティブパターンＡＣＴ５、第５ソース電極ＳＥ５、及び第５ドレイン電極ＤＥ５を含んでもよい。
【００８５】
上記第５ゲート電極ＧＥ５は上記発光制御線Ｅｉに接続されてもよい。上記第５ゲート電極ＧＥ５は上記発光制御線Ｅｉの一部として設けられるか、上記発光制御線Ｅｉから突出した形状に設けられてもよい。上記第５アクティブパターンＡＣＴ５、上記第５ソース電極ＳＥ５及び上記第５ドレイン電極ＤＥ５は、不純物がドープまたはドープされない半導体層で形成される。例えば、上記第５ソース電極ＳＥ５及び上記第５ドレイン電極ＤＥ５は不純物がドープされた半導体層からなり、上記第５アクティブパターンＡＣＴ５は不純物がドープされない半導体層からなる。上記第５アクティブパターンＡＣＴ５は、上記第５ゲート電極ＧＥ５と発光制御線Ｅｉが重なった部分に該当する。上記第５ソース電極ＳＥ５の一端は、上記第５アクティブパターンＡＣＴ５に接続されてもよい。上記第５ソース電極ＳＥ５の他端は、第５コンタクトホールＣＨ５を介して上記電源線ＰＬに接続されてもよい。上記第５ドレイン電極ＤＥ５の一端は、上記第５アクティブパターンＡＣＴ５に接続されてもよい。上記第５ドレイン電極ＤＥ５の他端は、上記第１トランジスタＴ１の上記第１ソース電極ＳＥ１及び上記第２トランジスタＴ２の上記第２ドレイン電極ＤＥ２に接続されてもよい。
【００８６】
上記第６トランジスタＴ６は、第６ゲート電極ＧＥ６、第６アクティブパターンＡＣＴ６、第６ソース電極ＳＥ６、及び第６ドレイン電極ＤＥ６を含んでもよい。
【００８７】
上記第６ゲート電極ＧＥ６は上記発光制御線Ｅｉに接続されてもよい。上記第６ゲート電極ＧＥ６は上記発光制御線Ｅｉの一部として設けられるか、上記発光制御線Ｅｉから突出した形状に設けられてもよい。上記第６アクティブパターンＡＣＴ６、上記第６ソース電極ＳＥ６及び上記第６ドレイン電極ＤＥ６は、不純物がドープまたはドープされない半導体層で形成される。例えば、上記第６ソース電極ＳＥ６及び上記第６ドレイン電極ＤＥ６は不純物がドープされた半導体層からなり、上記第６アクティブパターンＡＣＴ６は不純物がドープされない半導体層からなってもよい。上記第６アクティブパターンＡＣＴ６は、上記第６ゲート電極ＧＥ６と発光制御線Ｅｉとが重なった部分に該当する。上記第６ソース電極ＳＥ６の一端は、上記第６アクティブパターンＡＣＴ６に接続されてもよい。上記第６ソース電極ＳＥ６の他端は、上記第１トランジスタＴ１の上記第１ドレイン電極ＤＥ１及び上記第３トランジスタＴ３の上記第３ソース電極ＳＥ３に接続されてもよい。上記第６ドレイン電極ＤＥ６の一端は、上記第６アクティブパターンＡＣＴ６に接続されてもよい。上記第６ドレイン電極ＤＥ６の他端は、上記第７トランジスタＴ７の第７ソース電極ＳＥ７に接続されてもよい。
【００８８】
上記第７トランジスタＴ７は、第７ゲート電極ＧＥ７、第７アクティブパターンＡＣＴ７、第７ソース電極ＳＥ７、及び第７ドレイン電極ＤＥ７を含んでもよい。
【００８９】
上記第７ゲート電極ＧＥ７は、上記ｉ番目の走査線Ｓｉに接続されてもよい。上記第７ゲート電極ＧＥ７は、上記ｉ番目の走査線Ｓｉの一部として設けられるか、上記ｉ番目の走査線Ｓｉから突出した形状に設けられてもよい。上記第７アクティブパターンＡＣＴ７、上記第７ソース電極ＳＥ７及び上記第７ドレイン電極ＤＥ７は、不純物がドープまたはドープされない半導体層で形成されてもよい。例えば、上記第７ソース電極ＳＥ７及び上記第７ドレイン電極ＤＥ７は不純物がドープされた半導体層からなり、上記第７アクティブパターンＡＣＴ７は不純物がドープされない半導体層からなってもよい。上記第７アクティブパターンＡＣＴ７は、上記第７ゲート電極ＧＥ７と走査線Ｓｉとが重なった部分に該当する。上記第７ソース電極ＳＥ７の一端は、上記第７アクティブパターンＡＣＴ７に接続されてもよい。上記第７ソース電極ＳＥ７の他端は、上記第６トランジスタＴ６の上記第６ドレイン電極ＤＥ６に接続されてもよい。上記第７ドレイン電極ＤＥ７の一端は、上記第７アクティブパターンＡＣＴ７に接続されてもよい。上記第７ドレイン電極ＤＥ７の他端は、上記初期化電源線ＩＰＬに接続されてもよい。また、上記第７ドレイン電極ＤＥ７は、ｉ＋１番目の行に配置された画素ＰＸＬの第４トランジスタＴ４の第４ソース電極ＳＥ４に接続されてもよい。上記第７ドレイン電極ＤＥ７と上記ｉ＋１番目の行に配置された上記画素ＰＸＬの上記第４トランジスタＴ４の第４ソース電極ＳＥ４は、上記補助接続線ＡＵＸ、上記第８コンタクトホールＣＨ８、及び上記第９コンタクトホールＣＨ９を介して接続されうる。
【００９０】
上記ストレージキャパシタＣｓｔは、下部電極ＬＥと上部電極ＵＥを含んでもよい。上記下部電極ＬＥは、上記第１トランジスタＴ１の上記第１ゲート電極ＧＥ１からなるのであってもよい。
【００９１】
上記上部電極ＵＥは上記第１ゲート電極ＧＥ１（下部電極ＬＥ）と重なり合い、平面視のとき、上記下部電極ＬＥの全体をカバーすることができる。特には、図４に示すように、矩形状の上部電極ＵＥの縁が、いずれの側にも、矩形状の下部電極ＬＥの縁より少し突き出すようにすることができる。上記上部電極ＵＥと上記下部電極ＬＥとの重なり合う面積を広げることで、上記ストレージキャパシタＣｓｔのキャパシタンスが増加することができる。上記上部電極ＵＥは、第１方向ＤＲ１に延長されてもよい。本発明の一実施例において、上記上部電極ＵＥには、上記第１電源ＥＬＶＤＤと同じレベルの電圧が印加されてもよい。上記上部電極ＵＥは、上記第１ゲート電極ＧＥ１と上記接続線ＣＮＬが接触される上記第１コンタクトホールＣＨ１が形成される領域の一部が除去されてオープンされてもよい。
【００９２】
上記表示素子ＯＬＥＤは、第１電極ＡＤ、第２電極ＣＤ、及び第１電極ＡＤと第２電極ＣＤとの間に設けられた発光層ＥＭＬを含んでもよい。
【００９３】
上記第１電極ＡＤは、各画素ＰＸＬに対応する発光領域内に設けられてもよい。上記第１電極ＡＤは、上記第７コンタクトホールＣＨ７及び第１０コンタクトホールＣＨ１０を介して上記第７トランジスタＴ７の上記第７ソース電極ＳＥ７及び上記第６トランジスタＴ６の上記第６ドレイン電極ＤＥ６に接続されてもよい。上記第７コンタクトホールＣＨ７と上記第１０コンタクトホールＣＨ１０の間には、上記第１ブリッジパターンＢＲＰ１が設けられてもよい。上記第１０コンタクトホールＣＨ１０と第１２コンタクトホールＣＨ１２の間には、第２ブリッジパターンＢＲＰ２が設けられてもよい。上記第１ブリッジパターンＢＲＰ１と上記第２ブリッジパターンＢＲＰ２は、第６ドレイン電極ＤＥ６、第７ソース電極ＳＥ７及び第１電極ＡＤを接続させることができる。
【００９４】
以下では、図４〜図６を参照して、本発明の一実施例による表示装置の構造について積層順に沿って説明する。
【００９５】
上記基板ＳＵＢ上に上記第１アクティブパターンＡＣＴ１〜上記第７アクティブパターンＡＣＴ７が設けられてもよい。上記第１アクティブパターンＡＣＴ１〜上記第７アクティブパターンＡＣＴ７は、半導体物質を含んでもよい。
【００９６】
上記基板ＳＵＢと上記第１アクティブパターンＡＣＴ１〜上記第７アクティブパターンＡＣＴ７との間には、上記バッファ層ＢＵＬが設けられてもよい。上記バッファ層ＢＵＬは、上記基板ＳＵＢにおいて上記第１アクティブパターンＡＣＴ１〜上記第７アクティブパターンＡＣＴ７に不純物が拡散するのを防止することができる。上記バッファ層ＢＵＬは、単一層（単層膜）であってもよいが、少なくとも２層以上の多重層（多層膜）であってもよい。上記バッファ層ＢＵＬは、有機絶縁膜及び無機絶縁膜のうち少なくとも１つを含んでもよい。上記有機絶縁膜は、光を透過させることができる有機絶縁物質を含んでもよい。上記無機絶縁膜は、シリコン酸化物、シリコン窒化物及びシリコン酸窒化物のうち少なくとも１つを含んでもよい。上記バッファ層ＢＵＬが多重層である場合、各層は同じ物質または別の物質を含んでもよい。例えば、上記無機絶縁膜はシリコン酸化物を含む第１膜と、上記第１膜上に配置され、シリコン窒化物を含む第２膜と、を備えてもよい。
【００９７】
上記第１アクティブパターンＡＣＴ１〜上記第７アクティブパターンＡＣＴ７が形成された上記基板ＳＵＢ上には、ゲート絶縁膜ＧＩが設けられてもよい。上記ゲート絶縁膜ＧＩは、有機絶縁膜及び無機絶縁膜のうち少なくとも１つを含んでもよい。上記有機絶縁膜は、光を透過させることができる有機絶縁物質を含んでもよい。例えば、上記有機絶縁膜は、各種のフォトレジスト、ポリアクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ  ｒｅｓｉｎ）、エポキシ系樹脂（ｅｐｏｘｙ  ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ  ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ  ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ  ｒｅｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ  ｐｏｌｙｅｓｔｅｒｓ  ｒｅｓｉｎ）、ポリフェニレンエーテル系樹脂（ｐｏｌｙ−ｐｈｅｎｙｌｅｎｅ  ｅｔｈｅｒｓ  ｒｅｓｉｎ）、ポリフェニレンスルファイド系樹脂（ｐｏｌｙ−ｐｈｅｎｙｌｅｎｅ  ｓｕｌｆｉｄｅｓ  ｒｅｓｉｎ）、及びベンゾシクロブテン樹脂（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅｓ  ｒｅｓｉｎ）のうち少なくとも１つを含んでもよい。上記無機絶縁膜は、シリコン酸化物、シリコン窒化物、及びシリコン酸窒化物のうち少なくとも１つを含んでもよい。
【００９８】
上記のフォトレジストとしては、有機発光表示装置や液晶表示装置などのフラットパネルディスプレイ、並びに、各種半導体デバイスの製造に用いられている各種のものを用いることができる。例えば、ノボラック樹脂、シロキサン樹脂、アクリレート樹脂など、及び感光剤などを含むものを用いることができる。
【００９９】
上記ゲート絶縁膜ＧＩ上には、上記ｉ−１番目の走査線Ｓｉ−１、上記ｉ番目の走査線Ｓｉ、上記発光制御線Ｅｉ、及び上記第１ゲート電極ＧＥ１〜上記第７ゲート電極ＧＥ７が設けられてもよい。上記第１ゲート電極ＧＥ１は、上記ストレージキャパシタＣｓｔの上記下部電極ＬＥとなっていてもよい。上記第２ゲート電極ＧＥ２と上記第３ゲート電極ＧＥ３は、上記ｉ番目の走査線Ｓｉと一体に形成されてもよい。上記第４ゲート電極ＧＥ４は、上記ｉ−１番目の走査線Ｓｉ−１と一体に形成されてもよい。上記第５ゲート電極ＧＥ５と上記第６ゲート電極ＧＥ６は、上記発光制御線Ｅｉと一体に形成されてもよい。上記第７ゲート電極ＧＥ７は、上記ｉ番目の走査線Ｓｉと一体に形成されてもよい。
【０１００】
上記ｉ−１番目の走査線Ｓｉ−１、上記ｉ番目の走査線Ｓｉ、上記発光制御線Ｅｉ、及び上記第１ゲート電極ＧＥ１〜上記第７ゲート電極ＧＥ７は、金属物質を含んでもよい。例えば、上記ｉ−１番目の走査線Ｓｉ−１、上記ｉ番目の走査線Ｓｉ、上記発光制御線Ｅｉ、及び上記第１ゲート電極ＧＥ１〜上記第７ゲート電極ＧＥ７は、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタニウム（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、銅（Ｃｕ）、及びこれらの合金のうち少なくとも１つを含んでもよい。上記ｉ−１番目の走査線Ｓｉ−１、上記ｉ番目の走査線Ｓｉ、上記発光制御線Ｅｉ、及び上記第１ゲート電極ＧＥ１〜上記第７ゲート電極ＧＥ７は単層膜に形成されてもよいが、これに限定されるものではない。例えば、上記ｉ−１番目の走査線Ｓｉ−１、上記ｉ番目の走査線Ｓｉ、上記発光制御線Ｅｉ、及び上記第１ゲート電極ＧＥ１〜上記第７ゲート電極ＧＥ７は、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタニウム（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、銅（Ｃｕ）、及びこれらの合金のうち少なくとも１つを含む２以上の膜が積層された多重膜であってもよい。
【０１０１】
上記ｉ−１番目の走査線Ｓｉ−１などが形成された上記基板ＳＵＢ上には、第１層間絶縁膜ＩＬ１が設けられてもよい。上記第１層間絶縁膜ＩＬ１はポリシロキサン、シリコン酸化物、シリコン窒化物、及びシリコン酸窒化物のうち少なくとも１つを含んでもよい。
【０１０２】
上記第１層間絶縁膜ＩＬ１上には、上記ストレージキャパシタＣｓｔの上記上部電極ＵＥ及び上記初期化電源線ＩＰＬが設けられてもよい。上記上部電極ＵＥは、上記下部電極ＬＥをカバーすることができる。上記上部電極ＵＥは、上記第１層間絶縁膜ＩＬ１を挟んで上記下部電極ＬＥとともに上記ストレージキャパシタＣｓｔを構成することができる。上記上部電極ＵＥ及び上記初期化電源線ＩＰＬは、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタニウム（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、銅（Ｃｕ）、及びこれらの合金のうち少なくとも１つを含んでもよい。上記上部電極ＵＥ及び上記初期化電源線ＩＰＬは単層膜に形成されてもよいが、これに限定されるものではない。例えば、上記上部電極ＵＥ及び上記初期化電源線ＩＰＬは、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタニウム（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、銅（Ｃｕ）、及びこれらの合金のうち少なくとも１つを含む２以上の膜の積層された多重膜に形成されてもよい。
【０１０３】
上記上部電極ＵＥ及び上記初期化電源線ＩＰＬが配置された上記基板ＳＵＢ上には、第２層間絶縁膜ＩＬ２が設けられてもよい。
【０１０４】
上記第２層間絶縁膜ＩＬ２は、無機絶縁膜及び有機絶縁膜のうち少なくとも１つを含んでもよい。例えば、上記第２層間絶縁膜ＩＬ２は、少なくとも１つの無機絶縁膜を含んでもよい。上記無機絶縁膜は、シリコン酸化物、シリコン窒化物及びシリコン酸窒化物のうち少なくとも１つを含んでもよい。また、上記第２層間絶縁膜ＩＬ２は、少なくとも１つの有機絶縁膜を含んでもよい。上記有機絶縁膜は、各種のフォトレジスト、ポリアクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ  ｒｅｓｉｎ）、エポキシ系樹脂（ｅｐｏｘｙ  ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ  ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ  ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ  ｒｅｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ  ｐｏｌｙｅｓｔｅｒｓ  ｒｅｓｉｎ）、ポリフェニレンエーテル系樹脂（ｐｏｌｙ−ｐｈｅｎｙｌｅｎｅ  ｅｔｈｅｒｓ  ｒｅｓｉｎ）、ポリフェニレンスルファイド系樹脂（ｐｏｌｙ−ｐｈｅｎｙｌｅｎｅ  ｓｕｌｆｉｄｅｓ  ｒｅｓｉｎ）、及びベンゾシクロブテン樹脂（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅｓ  ｒｅｓｉｎ）のうち少なくとも１つをを含んでもよい。また、上記第２層間絶縁膜ＩＬ２は、少なくとも１つの無機絶縁膜と少なくとも１つの有機絶縁膜を含む積層膜構造であってもよい。
【０１０５】
上記第２層間絶縁膜ＩＬ２上には第１導電パターンが設けられてもよい。上記第１導電パターンは、上記データ線Ｄｊ、上記接続線ＣＮＬ、上記補助接続線ＡＵＸ、上記第１ブリッジパターンＢＲＰ１、及び上記電源線ＰＬを含んでもよい。
【０１０６】
上記データ線Ｄｊは、上記第１層間絶縁膜ＩＬ１、上記第２層間絶縁膜ＩＬ２、及び上記ゲート絶縁膜ＧＩを貫通する上記第６コンタクトホールＣＨ６を介して上記第２ソース電極ＳＥ２に接続されてもよい。
【０１０７】
上記接続線ＣＮＬは、上記第１層間絶縁膜ＩＬ１及び上記第２層間絶縁膜ＩＬ２を貫通する上記第１コンタクトホールＣＨ１を介して上記第１ゲート電極ＧＥ１に接続されてもよい。また、上記接続線ＣＮＬは、上記ゲート絶縁膜ＧＩ、上記第１層間絶縁膜ＩＬ１及び上記第２層間絶縁膜ＩＬ２を貫通する上記第２コンタクトホールＣＨ２を介して上記第３ドレイン電極ＤＥ３及び上記第４ドレイン電極ＤＥ４に接続されてもよい。
【０１０８】
上記補助接続線ＡＵＸは、上記第２層間絶縁膜ＩＬ２を貫通する上記第８コンタクトホールＣＨ８を介して上記初期化電源線ＩＰＬに接続されてもよい。また、上記補助接続線ＡＵＸは、上記ゲート絶縁膜ＧＩ、上記第１層間絶縁膜ＩＬ１及び上記第２層間絶縁膜ＩＬ２を貫通する上記第９コンタクトホールＣＨ９を介して上記第４ソース電極ＳＥ４及び上記ｉ−１番目の行の画素ＰＸＬの第７ドレイン電極ＤＥ７に接続されてもよい。
【０１０９】
上記第１ブリッジパターンＢＲＰ１は、上記第６ドレイン電極ＤＥ６と上記第１電極ＡＤとの間にあって、上記第６ドレイン電極ＤＥ６と上記第１電極ＡＤを接続する媒介体として設けられるパターンであってもよい。上記第１ブリッジパターンＢＲＰ１は、上記ゲート絶縁膜ＧＩ、上記第１層間絶縁膜ＩＬ１、及び上記第２層間絶縁膜ＩＬ２を貫通する上記第７コンタクトホールＣＨ７を介して、上記第６ドレイン電極ＤＥ６と上記第７ソース電極ＳＥ７に接続される。
【０１１０】
上記第１導電パターンが設けられた上記基板ＳＵＢには、第３層間絶縁膜ＩＬ３が設けられてもよい。上記第３層間絶縁膜ＩＬ３は第１絶縁膜ＩＬ３１と、上記第１絶縁膜ＩＬ３１上に設けられる第２絶縁膜ＩＬ３２と、を含んでもよい。
【０１１１】
上記第１絶縁膜ＩＬ３１は無機絶縁物質を含んでもよい。例えば、上記第１絶縁膜ＩＬ３１はポリシロキサン、シリコン酸化物、シリコン窒化物、及びシリコン酸窒化物のうちの少なくとも１つを含んでもよい。
【０１１２】
上記第２絶縁膜ＩＬ３２は無機絶縁物質を含んでもよい。例えば、上記第２絶縁膜ＩＬ３２は少なくとも１つの無機絶縁膜を含んでもよい。上記無機絶縁物質は、シリコン酸化物、シリコン窒化物、及びシリコン酸窒化物のうち少なくとも１つを含んでもよい。また、上記第２絶縁膜ＩＬ３２は有機絶縁物質を含んでもよい。例えば、上記第２絶縁膜ＩＬ３２は、各種のフォトレジスト、ポリアクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ  ｒｅｓｉｎ）、エポキシ系樹脂（ｅｐｏｘｙ  ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ  ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ  ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ  ｒｅｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ  ｐｏｌｙｅｓｔｅｒｓ  ｒｅｓｉｎ）、ポリフェニレンエーテル系樹脂（ｐｏｌｙ−ｐｈｅｎｙｌｅｎｅ  ｅｔｈｅｒｓ  ｒｅｓｉｎ）、ポリフェニレンスルファイド系樹脂（ｐｏｌｙ−ｐｈｅｎｙｌｅｎｅ  ｓｕｌｆｉｄｅｓ  ｒｅｓｉｎ）、及びベンゾシクロブテン樹脂（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅｓ  ｒｅｓｉｎ）のうち少なくとも１つを含んでもよい。また、上記第２絶縁膜ＩＬ３２は、少なくとも１つの無機絶縁膜と少なくとも１つの有機絶縁膜を含む積層膜の構造であってもよい。
【０１１３】
上記第３層間絶縁膜ＩＬ３上には、第２導電パターンが設けられてもよい。上記第２導電パターンは、上記電源線ＰＬと上記第２ブリッジパターンＢＲＰ２を含んでもよい。上記第２ブリッジパターンＢＲＰ２は、上記第１絶縁膜ＩＬ３１及び上記第２絶縁膜ＩＬ３２を貫通する上記第１０コンタクトホールＣＨ１０を介して上記第１ブリッジパターンＢＲＰ１に接続されてもよい。
【０１１４】
上記電源線ＰＬは、上記第２層間絶縁膜ＩＬ２、上記第３層間絶縁膜ＩＬ３を貫通する第３及び第４コンタクトホールＣＨ３、ＣＨ４を介して上記ストレージキャパシタＣｓｔの上記上部電極ＵＥに接続されてもよい。上記電源線ＰＬは、上記第１層間絶縁膜ＩＬ１、上記第２層間絶縁膜ＩＬ２、上記第３層間絶縁膜ＩＬ３、及び上記ゲート絶縁膜ＧＩを貫通する上記第５コンタクトホールＣＨ５を介して上記第５ソース電極ＳＥ５に接続されてもよい。
【０１１５】
上記第２導電パターンが設けられた上記第３層間絶縁膜ＩＬ３上には、第４層間絶縁膜ＩＬ４が設けられてもよい。
【０１１６】
上記第４層間絶縁膜ＩＬ４は有機絶縁物質を含んでもよい。例えば、上記第４層間絶縁膜ＩＬ４は、各種のフォトレジスト、ポリアクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ  ｒｅｓｉｎ）、エポキシ系樹脂（ｅｐｏｘｙ  ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ  ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ  ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ  ｒｅｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ  ｐｏｌｙｅｓｔｅｒｓ  ｒｅｓｉｎ）、ポリフェニレンエーテル系樹脂（ｐｏｌｙ−ｐｈｅｎｙｌｅｎｅ  ｅｔｈｅｒｓ  ｒｅｓｉｎ）、ポリフェニレンスルファイド系樹脂（ｐｏｌｙ−ｐｈｅｎｙｌｅｎｅ  ｓｕｌｆｉｄｅｓ  ｒｅｓｉｎ）、及びベンゾシクロブテン樹脂（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅｓ  ｒｅｓｉｎ）のうち少なくとも１つを含んでもよい。
【０１１７】
上記第４層間絶縁膜ＩＬ４上には、表示素子ＯＬＥＤが設けられてもよい。上記表示素子ＯＬＥＤは、第１電極ＡＤと、第２電極ＣＤと、上記第１電極ＡＤと上記第２電極ＣＤとの間に設けられた発光層ＥＭＬと、を含んでもよい。
【０１１８】
上記第１電極ＡＤは、上記第４層間絶縁膜ＩＬ４上に設けられてもよい。上記第１電極ＡＤは、上記第４層間絶縁膜ＩＬ４を貫通する第１２コンタクトホールＣＨ１２を介して上記第２ブリッジパターンＢＲＰ２に接続されてもよい。従って、上記第１電極ＡＤは、上記第１ブリッジパターンＢＲＰ１に電気的に接続されることができる。上記第１ブリッジパターンＢＲＰ１は、上記第７コンタクトホールＣＨ７を介して上記第６ドレイン電極ＤＥ６と上記第７ソース電極ＳＥ７に接続されるため、上記第１電極ＡＤは、最終的に上記第６ドレイン電極ＤＥ６と上記第７ソース電極ＳＥ７に電気的に接続されることができる。
【０１１９】
上記第１電極ＡＤなどが形成された上記基板ＳＵＢ上には、各画素ＰＸＬに対応するように発光領域を区画する画素定義膜（格子状のバンプ部）ＰＤＬが設けられてもよい。上記画素定義膜ＰＤＬは、上記第１電極ＡＤの上面を露出させるように配置され、上記画素ＰＸＬの周囲に沿って延びるようにして上記基板ＳＵＢから上方へと突出するのであってもよい。
【０１２０】
上記画素定義膜ＰＤＬによって囲まれた発光領域には上記発光層ＥＭＬが設けられ、上記発光層ＥＭＬ上には上記第２電極ＣＤが設けられてもよい。上記第２電極ＣＤ上には、上記第２電極ＣＤをカバーする封止膜ＳＬＭが設けられてもよい。第２電極ＣＤは、画素が配列される画像表示領域の全体にわたって設けられてもよく、封止膜ＳＬＭも、画像表示領域の全体にわたって設けられる。
【０１２１】
上記第１電極ＡＤ及び上記第２電極ＣＤのいずれか一方はアノード（ａｎｏｄｅ）電極で、他方はカソード（ｃａｔｈｏｄｅ）電極であってもよい。例えば、上記第１電極ＡＤはアノード電極で、上記第２電極ＣＤはカソード電極であってもよい。
【０１２２】
また、上記第１電極ＡＤ及び上記第２電極ＣＤのうちの少なくとも一方は、透過型電極であってもよい。例えば、上記表示素子ＯＬＥＤが背面発光型有機発光素子である場合、上記第１電極ＡＤは透過型電極で、上記第２電極ＣＤは反射型電極であってもよい。上記表示素子ＯＬＥＤが前面発光型有機発光素子である場合、上記第１電極ＡＤは反射型電極で、上記第２電極ＣＤは透過型電極であってもよい。上記表示素子ＯＬＥＤが両面発光型有機発光素子である場合には、上記第１電極ＡＤ及び上記第２電極ＣＤがともに透過型電極であってもよい。本実施例では、上記表示素子ＯＬＥＤが前面発光型有機発光素子であり、上記第１電極ＡＤがアノード電極である場合を例に挙げて説明する。
【０１２３】
上記第１電極ＡＤは、光を反射させることができる反射膜（不図示）と、上記反射膜の上部または下部に配置される透明導電膜（不図示）と、を含んでもよい。上記透明導電膜及び上記反射膜のうち少なくとも一方は、上記第７ソース電極ＳＥ７に電気的に接続されてもよい。
【０１２４】
上記反射膜は、光を反射させることができる物質を含んでもよい。例えば、上記反射膜は、アルミニウム（Ａｌ）、銀（Ａｇ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及びこれらの合金のうち少なくとも１つを含んでもよい。
【０１２５】
上記透明導電膜は、透明導電性酸化物を含んでもよい。例えば、上記透明導電膜は、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＡＺＯ（Ａｌｕｍｉｎｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＧＺＯ（ｇａｌｌｉｕｍ  ｄｏｐｅｄ  ｚｉｎｃ  ｏｘｉｄｅ）、ＺＴＯ（ｚｉｎｃ  ｔｉｎ  ｏｘｉｄｅ）、ＧＴＯ（Ｇａｌｌｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、及びＦＴＯ（ｆｌｕｏｒｉｎｅ  ｄｏｐｅｄ  ｔｉｎ  ｏｘｉｄｅ）のうちの少なくとも１つの透明導電性酸化物を含んでもよい。
【０１２６】
上記画素定義膜ＰＤＬは、有機絶縁物質を含んでもよい。例えば、上記画素定義膜ＰＤＬは、ポリスチレン（ｐｏｌｙｓｔｙｒｅｎｅ）、ポリメチルメタクリレート（ＰＭＭＡ、ｐｏｌｙｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ）、ポリアクリロニトリル（ＰＡＮ、ｐｏｌｙａｃｒｙｌｏｎｉｔｒｉｌｅ）、ポリアミド（ＰＡ、ｐｏｌｙａｍｉｄｅ）、ポリイミド（ＰＩ、ｐｏｌｙｉｍｉｄｅ）、ポリアリルエーテル（ＰＡＥ、ｐｏｌｙａｒｙｌｅｔｈｅｒ）、ヘテロサイクリックポリマー（ｈｅｔｅｒｏｃｙｃｌｉｃ  ｐｏｌｙｍｅｒ）、パリレン（ｐａｒｙｌｅｎｅ）、エポキシ（ｅｐｏｘｙ）、ベンゾシクロブテン（ＢＣＢ、ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、シロキサン系樹脂（ｓｉｌｏｘａｎｅ  ｂａｓｅｄ  ｒｅｓｉｎ）、及びシラン系樹脂（ｓｉｌａｎｅ  ｂａｓｅｄ  ｒｅｓｉｎ）のうちの少なくとも１つを含んでもよい。
【０１２７】
上記発光層ＥＭＬは、上記第１電極ＡＤの露出された表面上に配置されてもよい。上記発光層ＥＭＬは、少なくとも光生成層（ｌｉｇｈｔ  ｇｅｎｅｒａｔｉｏｎ  ｌａｙｅｒ）を含む多層薄膜構造であってもよい。例えば、上記発光層ＥＭＬは、正孔を注入する正孔注入層（ｈｏｌｅ  ｉｎｊｅｃｔｉｏｎ  ｌａｙｅｒ）と、正孔の輸送性に優れ、上記光生成層で結合していない電子の移動を抑制して正孔と電子の再結合の機会を増加させるための正孔輸送層（ｈｏｌｅ  ｔｒａｎｓｐｏｒｔ  ｌａｙｅｒ）と、注入された電子と正孔の再結合によって光を発する上記光生成層と、上記光生成層で結合していない正孔の移動を抑制するための正孔抑制層（ｈｏｌｅ  ｂｌｏｃｋｉｎｇ  ｌａｙｅｒ）と、電子を上記光生成層に円滑に輸送するための電子輸送層（ｅｌｅｃｔｒｏｎ  ｔｒａｎｓｐｏｒｔ  ｌａｙｅｒ）と、電子を注入する電子注入層（ｅｌｅｃｔｒｏｎ  ｉｎｊｅｃｔｉｏｎ  ｌａｙｅｒ）と、を備えてもよい。また、上記発光層ＥＭＬのうち上記正孔注入層、上記正孔輸送層、上記正孔抑制層、上記電子輸送層、及び上記電子注入層は、互いに隣接する上記画素ＰＸＬに共通に配置される共通層であってもよい。
【０１２８】
上記光生成層で生成される光の色は、赤（ｒｅｄ）、緑（ｇｒｅｅｎ）、青（ｂｌｕｅ）、及び白（ｗｈｉｔｅ）のいずれかであってもよいが、本実施例ではこれを限定しない。例えば、上記光生成層で生成される光の色はマゼンタ（ｍａｇｅｎｔａ）、シアン（ｃｙａｎ）、イエロー（ｙｅｌｌｏｗ）のいずれか１つであってもよい。
【０１２９】
上記第２電極ＣＤは半透過反射膜であってもよい。例えば、上記第２電極ＣＤは、上記発光層ＥＭＬから出射された光を透過させることができる程度の厚さを有する薄型金属層であってもよい。上記第２電極ＣＤは、上記発光層ＥＭＬから出射された光の一部は透過させ、上記発光層ＥＭＬから出射された光の残りは反射させてもよい。
【０１３０】
上記第２電極ＣＤは、上記透明導電膜に比べて仕事関数が低い物質を含んでもよい。例えば、上記第２電極ＣＤは、モリブデン（Ｍｏ）、タングステン（Ｗ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、リチウム（Ｌｉ）、カルシウム（Ｃａ）、及びこれらの合金のうちの少なくとも１つを含んでもよい。
【０１３１】
上記発光層ＥＭＬから出射された光の一部は上記第２電極ＣＤを透過できず、上記第２電極ＣＤから反射された光は上記反射膜で再び反射されうる。即ち、上記反射膜及び上記第２電極ＣＤの間で、上記発光層ＥＭＬから出射された光が共振することができる。光共振によって、上記表示素子ＯＬＥＤの光抽出効率は向上しうる。
【０１３２】
上記反射膜と上記第２電極ＣＤとの距離は、上記発光層ＥＭＬから出射された光の色に応じて異なってもよい。即ち、上記発光層ＥＭＬから出射された光の色に応じて上記反射膜及び上記第２電極ＣＤとの距離が共振距離に適合するように調節されてもよい。
【０１３３】
上記封止膜ＳＬＭは、上記表示素子ＯＬＥＤに酸素及び水分が浸透することを防止することができる。上記封止膜ＳＬＭは、複数の無機膜（不図示）及び複数の有機膜（不図示）を含んでもよい。例えば、上記封止膜ＳＬＭは無機膜と、無機膜上に配置された有機膜を含む複数の単位封止層と、を含んでもよい。また、上記封止膜ＳＬＭの最上部には、無機膜が配置されてもよい。無機膜は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、及びアルミニウム酸化物、チタン酸化物、ジルコニウム酸化物、スズ酸化物のうち少なくとも１つを含んでもよい。
【０１３４】
図７Ａ及び図７Ｂは図５の左端部の「ＥＡ１」領域の拡大図であり、図８Ａ及び図８Ｂは図５の左端部の「ＥＡ２」領域の拡大図であり、図９〜図１２はポリイミドを含む有機膜上に導電パターンが形成された状態を示す電子顕微鏡写真であり、図１３〜図１６はポリイミドを含む有機膜上に導電パターンが形成された状態を示すＨＡＡＤＦ（ｈｉｇｈ−ａｎｇｌｅ  ａｎｎｕｌａｒ  ｄａｒｋ−ｆｉｅｌｄ）のイメージである。図９、図１０、図１３及び図１４に示された導電パターンは、チタン（Ｔｉ）膜及びアルミニウム（Ａｌ）膜が、有機膜の側からこの順に積層された積層膜を含む。図１１及び図１５に示された導電パターンは、チタン窒化物（ＴＩＮ）膜、チタン（Ｔｉ）膜、及びアルミニウム（Ａｌ）膜が、有機膜の側からこの順に積層された積層膜を含む。図１２及び図１６に示された導電パターンは、チタン窒化物（ＴｉＮ）膜及びアルミニウム（Ａｌ）膜が、有機膜の側からこの順に積層された積層膜を含む。
【０１３５】
図４〜図１６を参照すると、各画素ＰＸＬは、基板ＳＵＢ上に設けられる少なくとも１つのトランジスタと、上記トランジスタに接続される表示素子ＯＬＥＤと、上記トランジスタと上記表示素子ＯＬＥＤを接続する第１ブリッジパターンＢＲＰ１及び第２ブリッジパターンＢＲＰ２と、を含んでもよい。
【０１３６】
上記トランジスタは、第１層間絶縁膜ＩＬ１及び第２層間絶縁膜ＩＬ２によりカバーされ、上記第２層間絶縁膜ＩＬ２上にはデータ線Ｄｊ、接続線ＣＮＬ、及び上記トランジスタに接続される上記第１ブリッジパターンＢＲＰ１が設けられてもよい。上記データ線Ｄｊ、上記接続線ＣＮＬ、及び上記第１ブリッジパターンＢＲＰ１は、上記第２層間絶縁膜ＩＬ２上に設けられる第１導電パターンのうちの１つである。
【０１３７】
上記第２層間絶縁膜ＩＬ２は、無機絶縁物質を含んでもよい。例えば、上記第２層間絶縁膜ＩＬ２は、少なくとも１つの無機絶縁膜を含んでもよい。上記無機絶縁物質は、シリコン酸化物、シリコン窒化物、及びシリコン酸窒化物のうち少なくとも１つを含んでもよい。また、上記第２絶縁膜ＩＬ３２は、有機絶縁物質を含んでもよい。上記有機絶縁物質は、ポリアクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ  ｒｅｓｉｎ）、エポキシ系樹脂（ｅｐｏｘｙ  ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ  ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ  ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ  ｒｅｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ  ｐｏｌｙｅｓｔｅｒｓ  ｒｅｓｉｎ）、ポリフェニレンエーテル系樹脂（ｐｏｌｙ−ｐｈｅｎｙｌｅｎｅ  ｅｔｈｅｒｓ  ｒｅｓｉｎ）、ポリフェニレンスルファイド系樹脂（ｐｏｌｙ−ｐｈｅｎｙｌｅｎｅ  ｓｕｌｆｉｄｅｓ  ｒｅｓｉｎ）、及びベンゾシクロブテン樹脂（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅｓ  ｒｅｓｉｎ）のうち少なくとも１つであってもよい。上述した有機絶縁膜に含まれる物質はすべて炭素及び水素を含有する。また、上記有機絶縁物質は、物質に応じて酸素、窒素、フッ素、及び硫黄のうち少なくとも１つをさらに含んでもよい。
【０１３８】
上記第１導電パターン、例えば、上記第１ブリッジパターンＢＲＰ１は、少なくとも第１Ａ導電層ＣＬ１Ａを含んでもよい。また、上記第２層間絶縁膜ＩＬ２が有機絶縁物質を含む場合、上記第１導電パターンは、上記第２層間絶縁膜ＩＬ２と上記第１Ａ導電層ＣＬ１Ａとの間に設けられる第２Ａ導電層ＣＬ２Ａをさらに含んでもよい。
【０１３９】
上記第１Ａ導電層ＣＬ１Ａは、上記第２層間絶縁膜ＩＬ２上に設けられる第１サブ導電層ＳＣＬ１と、上記第２層間絶縁膜ＩＬ２と上記第１サブ導電層ＳＣＬ１の間に設けられる第２サブ導電層ＳＣＬ２と、を含んでもよい。
【０１４０】
上記第１サブ導電層ＳＣＬ１は、伝導性、延性及び展性に優れた金属物質を含んでもよい。例えば、上記第１サブ導電層ＳＣＬ１は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、及びこれらの合金のうちの少なくとも１つを含んでもよい。
【０１４１】
上記第２サブ導電層ＳＣＬ２は、上記第１サブ導電層ＳＣＬ１に含まれる物質が拡散し、上記第１サブ導電層ＳＣＬ１が酸化することを防止する物質を含んでもよい。例えば、第２サブ導電層ＳＣＬ２は、チタン（Ｔｉ）を含んでもよい。
【０１４２】
上記第１Ａ導電層ＣＬ１Ａは、上記第１サブ導電層ＳＣＬ１上に設けられる第３サブ導電層ＳＣＬ３をさらに含んでもよい。上記第３サブ導電層ＳＣＬ３は、上記第１サブ導電層ＳＣＬ１の酸化を防止することができる。上記第３サブ導電層ＳＣＬ３は、上記第２サブ導電層ＳＣＬ２と同じ物質、例えば、チタン（Ｔｉ）を含んでもよい。
【０１４３】
上記第１導電パターンにおいて、上記第２Ａ導電層ＣＬ２Ａは、上記第２層間絶縁膜ＩＬ２と上記第１Ａ導電層ＣＬ１Ａとの間に設けられる追加導電層であり、有機絶縁物質と反応して酸化物または複合物質を形成しない物質を含んでもよい。例えば、上記第２Ａ導電層ＣＬ２Ａは金属窒化物を含んでもよい。上記金属窒化物は、上記第２サブ導電層ＳＣＬ２に含まれた物質の窒化物であってもよい。例えば、上記第２Ａ導電層ＣＬ２Ａは、チタン窒化物（ＴｉＮｘ）を含んでもよい。従って、上記第２Ａ導電層ＣＬ２Ａは、上記第２層間絶縁膜ＩＬ２が有機絶縁物質を含む場合、上記有機絶縁物質が上記第１Ａ導電層ＣＬ１Ａに拡散して上記第１Ａ導電層ＣＬ１Ａに含まれた物質と反応することを防止することができる。
【０１４４】
もし、上記第２層間絶縁膜ＩＬ２が有機絶縁物質を含み、上記第２Ａ導電層ＣＬ２Ａが省略されると、上記第１Ａ導電層ＣＬ１Ａが上記第２層間絶縁膜ＩＬ２上に直接設けられることとなり、上記第１Ａ導電層ＣＬ１Ａ、特に上記第２サブ導電層ＳＣＬ２は、上記第２層間絶縁膜ＩＬ２に接触した状態となりうる。上記第２サブ導電層ＳＣＬ２が上記第２層間絶縁膜ＩＬ２に接触した状態となると、上記第２サブ導電層ＳＣＬ２に含まれた物質が、上記第２層間絶縁膜ＩＬ２の有機絶縁物質と反応することで、上記第２サブ導電層ＳＣＬ２に含まれた物質からの酸化物が生成されうる。または、上記第２サブ導電層ＳＣＬ２に含まれた物質と上記有機絶縁物質に含まれた物質を含む複合物質が生成されうる。
【０１４５】
上記第２Ａ導電層ＣＬ２Ａが、上記第２層間絶縁膜ＩＬ２及び上記第１Ａ導電層ＣＬ１Ａに含まれた物質の拡散を防止することができない場合、上記第２層間絶縁膜ＩＬ２と上記第２Ａ導電層ＣＬ２Ａの境界面または上記第１Ａ導電層ＣＬ１Ａと上記第２Ａ導電層ＣＬ２Ａの境界面にて、上記第１Ａ導電層ＣＬ１Ａに含まれていた物質と、上記第２層間絶縁膜ＩＬ２に含まれた物質とが反応して、上記酸化物または上記複合物質が生成されうる。また、上記第２Ａ導電層ＣＬ２Ａが、上記有機絶縁物質と反応する物質を含む場合も、上記第２Ａ導電層ＣＬ２Ａの蒸着過程で、上記第２Ａ導電層ＣＬ２Ａに含まれていた物質と、上記有機絶縁膜に含まれていた物質とが反応することで、上記酸化物または上記複合物質が生成されうる。
【０１４６】
一方、上記第１導電パターンのうち上記データ線Ｄｊは、第２トランジスタＴ２の第２ソース電極ＳＥ２に接続されてもよい。上記第１導電パターンのうち第１ブリッジパターンＢＲＰ１は、第７トランジスタＴ７の第７ソース電極ＳＥ７に接続されてもよい。また、上記第１導電パターンのうち接続線ＣＮＬは、第３トランジスタＴ３の第３ドレイン電極ＤＥ３に接続されてもよい。上記第３ドレイン電極ＤＥ３及び上記第７ソース電極ＳＥ７は、半導体物質を含んでもよい。
【０１４７】
上記データ線Ｄｊ、上記第１ブリッジパターンＢＲＰ１及び上記接続線ＣＮＬにおいて、上記第２ソース電極ＳＥ２、上記第３ドレイン電極ＤＥ３及び上記第７ソース電極ＳＥ７に接続される部分は、上記第２Ａ導電層ＣＬ２Ａであってもよい。ここで、上記第２Ａ導電層ＣＬ２Ａは、第２ソース電極ＳＥ２、上記第３ドレイン電極ＤＥ３または上記第７ソース電極ＳＥ７に接続される接続部位の導電性を保持するために、上記第２Ａ導電層ＣＬ２Ａは９ａｔ％から４５ａｔ％の窒素を含有してもよい。
【０１４８】
また、上記第２Ａ導電層ＣＬ２Ａの厚さは、上記第１サブ導電層ＳＣＬ１、上記第２サブ導電層ＳＣＬ２、及び上記第３サブ導電層ＳＣＬ３の厚さより小さくてもよい。例えば、上記第２Ａ導電層ＣＬ２Ａの厚さは、１０Å〜１００Åであってもよい。
【０１４９】
上記第１導電パターンが第３層間絶縁膜ＩＬ３によりカバーされ、上記第３層間絶縁膜ＩＬ３上には、電源線ＰＬ及び第２ブリッジパターンＢＲＰ２が設けられるのであってもよい。上記第２ブリッジパターンＢＲＰ２は上記第１ブリッジパターンＢＲＰ１に接続されてもよい。上記電源線ＰＬ及び上記第２ブリッジパターンＢＲＰ２は、上記第３層間絶縁膜ＩＬ３上に設けられる第２導電パターンのうちの１つである。
【０１５０】
上記第３層間絶縁膜ＩＬ３は、無機絶縁物質を含む第１絶縁膜ＩＬ３１と、上記第１絶縁膜ＩＬ３１上に設けられ、有機絶縁物質を第２絶縁膜ＩＬ３２と、を含んでもよい。上記有機絶縁物質は、ポリアクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ  ｒｅｓｉｎ）、エポキシ系樹脂（ｅｐｏｘｙ  ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ  ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ  ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ  ｒｅｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ  ｐｏｌｙｅｓｔｅｒｓ  ｒｅｓｉｎ）、ポリフェニレンエーテル系樹脂（ｐｏｌｙ−ｐｈｅｎｙｌｅｎｅ  ｅｔｈｅｒｓ  ｒｅｓｉｎ）、ポリフェニレンスルファイド系樹脂（ｐｏｌｙ−ｐｈｅｎｙｌｅｎｅ  ｓｕｌｆｉｄｅｓ  ｒｅｓｉｎ）、及びベンゾシクロブテン樹脂（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅｓ  ｒｅｓｉｎ）のうち少なくとも１つであってもよい。上述した上記有機絶縁物質は、すべて炭素及び水素を含有する。また、上記有機絶縁物質は、その種類によっては、酸素、窒素、フッ素、及び硫黄のうち少なくとも１つをさらに含んでもよい。
【０１５１】
上記第２導電パターンは、上記第３層間絶縁膜ＩＬ３のうち上記第２絶縁膜ＩＬ３２上に設けられてもよい。上記第２導電パターンは、上記第１導電パターンと類似する構造であってもよい。例えば、上記第２導電パターンは、上記第２絶縁膜ＩＬ３２上に設けられる第１Ｂ導電層ＣＬ１Ｂと、上記第２絶縁膜ＩＬ３２と上記第１Ｂ導電層ＣＬ１Ｂの間に設けられる第２Ｂ導電層ＣＬ２Ｂと、をさらに含んでもよい。
【０１５２】
上記第１Ｂ導電層ＣＬ１Ｂは、上記第２Ｂ導電層ＣＬ２Ｂ上に設けられる第１サブ導電層ＳＣＬ１と、上記第２Ｂ導電層ＣＬ２Ｂと上記第１サブ導電層ＳＣＬ１の間に設けられる第２サブ導電層ＳＣＬ２と、を含んでもよい。また、上記第１Ｂ導電層ＣＬ１Ｂは、上記第１サブ導電層ＳＣＬ１上に設けられる第３サブ導電層ＳＣＬ３をさらに含んでもよい。
【０１５３】
上記第２導電パターンにおいて、上記第２Ｂ導電層ＣＬ２Ｂは、上記第３層間絶縁膜ＩＬ３と上記第１Ｂ導電層ＣＬ１Ｂとの間に設けられる追加導電層であり、上記第２Ｂ導電層ＣＬ２Ｂは、上記第２Ａ導電層ＣＬ２Ａのように有機絶縁物質と反応して酸化物または複合物質を形成しない物質を含んでもよい。例えば、上記第２Ｂ導電層ＣＬ２Ｂは、金属窒化物を含んでもよい。上記金属窒化物は上記第２サブ導電層ＳＣＬ２に含まれた物質の窒化物であってもよい。例えば、上記第２Ｂ導電層ＣＬ２Ｂは、チタン窒化物（ＴｉＮｘ）を含んでもよい。従って、上記第２Ｂ導電層ＣＬ２Ｂは、上記第２絶縁膜ＩＬ３２に含まれた有機絶縁物質が上記第１Ｂ導電層ＣＬ１Ｂに拡散して、上記第１Ｂ導電層ＣＬ１Ｂに含まれた物質と反応することを防止することができる。
【０１５４】
もし、上記第２Ｂ導電層ＣＬ２Ｂが省略されると、上記第１Ｂ導電層ＣＬ１Ｂが上記第２絶縁膜ＩＬ３２上に直接設けられ、上記第１Ｂ導電層ＣＬ１Ｂ、特に上記第２サブ導電層ＳＣＬ２は上記第２絶縁膜ＩＬ３２と当接することができる。上記第２サブ導電層ＳＣＬ２が上記第２絶縁膜ＩＬ３２に接触した状態となると、上記第２サブ導電層ＳＣＬ２に含まれた物質は、上記第２絶縁膜ＩＬ３２に含まれていた物質と反応することで、上記第２サブ導電層ＳＣＬ２に含まれていた物質からの酸化物が生成されうる。または、上記第２サブ導電層ＳＣＬ２に含まれた物質と、上記有機絶縁物質に含まれた物質とを含む複合物質が生成されうる。
【０１５５】
上記第２Ｂ導電層ＣＬ２Ｂが上記第２絶縁膜ＩＬ３２及び上記第１Ｂ導電層ＣＬ１Ｂに含まれた物質の拡散を防止することができない場合、上記第２絶縁膜ＩＬ３２と上記第２Ｂ導電層ＣＬ２Ｂとの境界面にて、または、上記第１Ｂ導電層ＣＬ１Ｂと上記第２Ｂ導電層ＣＬ２Ｂとの境界面にて、上記第１Ｂ導電層ＣＬ１Ｂに含まれた物質と、上記第２絶縁膜ＩＬ３２に含まれた物質とが反応して、上記酸化物または上記複合物質が生成されうる。また、上記第２Ｂ導電層ＣＬ２Ｂが、上記有機絶縁物質と反応する物質を含む場合も、上記第２Ｂ導電層ＣＬ２Ｂの蒸着過程で、上記第２Ｂ導電層ＣＬ２Ｂに含まれた物質と上記有機絶縁膜に含まれた物質とが反応して、上記酸化物または上記複合物質が生成されうる。
【０１５６】
上記第２導電パターンのうち、第２ブリッジパターンＢＲＰ２の上記第２Ｂ導電層ＣＬ２Ｂは、上記第１ブリッジパターンＢＲＰ１に接続されてもよい。ここで、上記第２ブリッジパターンＢＲＰ２の上記第２Ｂ導電層ＣＬ２Ｂは、上記第１ブリッジパターンＢＲＰ１に接続される接続部位の導電性を保持するために、上記第２ブリッジパターンＢＲＰ２の上記第２Ｂ導電層ＣＬ２Ｂは５５ａｔ％以下の窒素を含んでもよい。
【０１５７】
また、上記第２Ｂ導電層ＣＬ２Ｂの厚さは、上記第１サブ導電層ＳＣＬ１、上記第２サブ導電層ＳＣＬ２、及び上記第３サブ導電層ＳＣＬ３の厚さより小さくてもよい。例えば、上記第２Ｂ導電層ＣＬ２Ｂの厚さは、１０Å〜１００Åであってもよい。
【０１５８】
上記酸化物または上記複合物質は、図９、図１０、図１３及び図１４に示すように、第２Ａ導電層ＣＬ２Ａと上記有機絶縁膜との境界面、上記第２Ｂ導電層ＣＬ２Ｂと上記有機絶縁膜との境界面、上記第１Ａ導電層ＣＬ１Ａと上記第２Ａ導電層ＣＬ２Ａとの境界面、または上記第１Ｂ導電層ＣＬ１Ｂと上記第２Ｂ導電層ＣＬ２Ｂとの境界面に、残留膜の形態で存在しうる。上記酸化物または上記複合物質を含む上記残留膜は、上記第１導電パターンまたは上記第２導電パターンを形成するためのエッチング工程で除去されずに残留することができる。上記残留膜は、上記第１導電パターンまたは上記第２導電パターンの形成工程において、追加エッチング工程により除去されうる。従って、上記残留膜を除去するための追加工程が必要となる。
【０１５９】
しかし、本発明の実施例のように、上記第２Ａ導電層ＣＬ２Ａ及び上記第２Ｂ導電層ＣＬ２Ｂが金属窒化物、例えば、上記第１Ａ導電層ＣＬ１Ａ及び上記第１Ｂ導電層ＣＬ１Ｂ物質、特に上記第２サブ導電層ＳＣＬ２物質の窒化物を含むと、上記第２サブ導電層ＳＣＬ２及び上記有機絶縁膜に含まれた物質が反応して酸化物または複合物質が生成されることを防止することができる。従って、図１１、図１２、図１５及び図１６に示されたように、上記酸化物または上記複合物質を含む上記残留膜が生成されることを防止することができる。
【０１６０】
以下では、上記第１導電パターン及び上記第２導電パターンの製造方法を説明するが、説明の便宜上、上記第２導電パターンの製造方法を例に挙げて説明する。
【０１６１】
まず、有機絶縁物質を含む上記第３層間絶縁膜ＩＬ３における上記第２絶縁膜ＩＬ３２を形成する。上記第２絶縁膜ＩＬ３２は、スピンコートなどの方法を利用して形成してもよい。
【０１６２】
上記第２絶縁膜ＩＬ３２を形成した後、上記第２絶縁膜ＩＬ３２上に、上記第２Ｂ導電層ＣＬ２Ｂを形成する。
【０１６３】
上記第２Ｂ導電層ＣＬ２Ｂは、有機絶縁物質と反応しない物質を含んでもよい。例えば、上記第２Ｂ導電層ＣＬ２Ｂは、チタン窒化物（ＴｉＮｘ）を含んでもよい。
【０１６４】
上記第２Ｂ導電層ＣＬ２Ｂは、化学気相蒸着法（ＣＶＤ）、原子層堆積法（ＡＬＤ）及び反応性スパッタリング蒸着法（ｒｅａｃｔｉｖｅ  ｓｐｕｔｔｅｒｉｎｇ  ｄｅｐｏｓｉｔｉｏｎ）のいずれか１つを利用して形成してもよい。ここで、上記反応性スパッタリング蒸着法は、チタン（Ｔｉ）を含むターゲット及び窒素（Ｎ２）を含む反応ガスを用いてチタン窒化物（ＴｉＮｘ）を形成することができる。
【０１６５】
上記第２Ｂ導電層ＣＬ２Ｂを形成した後、上記第２Ｂ導電層ＣＬ２Ｂ上に、上記第１Ｂ導電層ＣＬ１Ｂを形成する。上記第１Ｂ導電層ＣＬ１Ｂは、以下の順に積層された、上記第２サブ導電層ＳＣＬ２、上記第１サブ導電層ＳＣＬ１及び上記第３サブ導電層ＳＣＬ３を含んでもよい。上記第１サブ導電層ＳＣＬ１、上記第２サブ導電層ＳＣＬ２及び上記第３サブ導電層ＳＣＬ３は、スパッタリングといった物理的な蒸着法を利用して形成してもよい。
【０１６６】
上記第１サブ導電層ＳＣＬ１は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、及びこれらの合金のうち少なくとも１つを含んでもよい。上記第２サブ導電層ＳＣＬ２及び上記第３サブ導電層ＳＣＬ３は、チタン（Ｔｉ）を含んでもよい。
【０１６７】
上記第１Ｂ導電層ＣＬ１Ｂを形成した後、フォトリソグラフィを利用して、上記第１Ｂ導電層ＣＬ１Ｂ及び上記第２Ｂ導電層ＣＬ２Ｂをエッチングしてもよい。上記第１Ｂ導電層ＣＬ１Ｂ及び上記第２Ｂ導電層ＣＬ２Ｂのエッチングにより上記第２導電パターンが形成されてもよい。ここで、上記第１Ｂ導電層ＣＬ１Ｂ及び上記第２Ｂ導電層ＣＬ２Ｂのパターン形成は、同じドライエッチング（ｄｒｙ  ｅｔｃｈｉｎｇ）工程を用いて一括して行われてもよい。
【０１６８】
上記第１導電パターンは、上記第２層間絶縁膜ＩＬ２上に形成されることを除き、上記第２導電パターンの製造と同じ工程を利用して形成することができる。
【０１６９】
図１７は図２のＩ−Ｉ’線に沿った断面図で、表示装置の表示領域及び非表示領域の断面を示し、図１８は図１７のＥＡ３領域の拡大図である。図１７では、説明の便宜上、１つの画素に１つのトランジスタ及び１つの表示素子を示した。
【０１７０】
図１〜図８、図１７及び図１８を参照すると、表示装置は、表示領域ＤＡ及び非表示領域ＮＤＡを含んでもよい。
【０１７１】
以下では、上記表示領域ＤＡを説明してから、上記非表示領域ＮＤＡを説明する。
【０１７２】
まず、上記表示領域ＤＡにおいて、基板ＳＵＢ上に複数の画素ＰＸＬが設けられる。各画素ＰＸＬは、少なくとも１つのトランジスタと、上記トランジスタに接続された表示素子ＯＬＥＤと、上記トランジスタと上記表示素子ＯＬＥＤを接続する第１ブリッジパターンＢＲＰ１及び第２ブリッジパターンＢＲＰ２と、を含んでもよい。
【０１７３】
上記トランジスタは、図４〜図６に示された第７トランジスタＴ７であってもよい。上記トランジスタは、アクティブパターンＡＣＴ、ゲート電極ＧＥ、ソース電極ＳＥ、及びドレイン電極ＤＥを含んでもよい。
【０１７４】
本発明の一実施例において、上記ソース電極ＳＥ及び上記ドレイン電極ＤＥは、上記アクティブパターンＡＣＴの両側から延長された形状を有することができる。上記アクティブパターンＡＣＴ、上記ソース電極ＳＥ及び上記ドレイン電極ＤＥは、不純物がドープまたはドープされない半導体層で形成されてもよい。例えば、上記ソース電極ＳＥ及び上記ドレイン電極ＤＥは不純物がドープされた半導体層からなり、上記アクティブパターンＡＣＴは不純物がドープされない半導体層からなってもよい。
【０１７５】
上記アクティブパターンＡＣＴ、上記ソース電極ＳＥ及び上記ドレイン電極ＤＥと上記ゲート電極ＧＥとの間には、ゲート絶縁膜ＧＩが設けられてもよい。上記ゲート絶縁膜ＧＩは、有機絶縁膜及び無機絶縁膜のうちの少なくとも１つを含んでもよい。
【０１７６】
上記ゲート絶縁膜ＧＩ上には上記ゲート電極ＧＥが設けられてもよい。上記ゲート電極ＧＥは、上記アクティブパターンＡＣＴをカバーするように形成されてもよい。
【０１７７】
上記基板ＳＵＢ及び上記トランジスタの間には、バッファ層ＢＵＬが設けられてもよい。上記バッファ層ＢＵＬは、有機絶縁物質及び無機絶縁物質のうち少なくとも１つを含んでもよい。
【０１７８】
上記トランジスタは、順に積層された第１層間絶縁膜ＩＬ１及び第２層間絶縁膜ＩＬ２によりカバーされてもよい。
【０１７９】
上記第１層間絶縁膜ＩＬ１は、ポリシロキサン、シリコン酸化物、シリコン窒化物及びシリコン酸窒化物のうち少なくとも１つを含んでもよい。
【０１８０】
上記第２層間絶縁膜ＩＬ２は、無機絶縁膜及び有機絶縁膜のうち少なくとも１つを含んでもよい。例えば、上記第２層間絶縁膜ＩＬ２は、少なくとも１つの無機絶縁膜を含んでもよい。上記無機絶縁膜は、シリコン酸化物、シリコン窒化物及びシリコン酸窒化物のうち少なくとも１つを含んでもよい。また、上記第２層間絶縁膜ＩＬ２は、少なくとも１つの有機絶縁膜を含んでもよい。上記有機絶縁膜は、各種のフォトレジスト、ポリアクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ  ｒｅｓｉｎ）、エポキシ系樹脂（ｅｐｏｘｙ  ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ  ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ  ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ  ｒｅｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ  ｐｏｌｙｅｓｔｅｒｓ  ｒｅｓｉｎ）、ポリフェニレンエーテル系樹脂（ｐｏｌｙ−ｐｈｅｎｙｌｅｎｅ  ｅｔｈｅｒｓ  ｒｅｓｉｎ）、ポリフェニレンスルファイド系樹脂（ｐｏｌｙ−ｐｈｅｎｙｌｅｎｅ  ｓｕｌｆｉｄｅｓ  ｒｅｓｉｎ）、及びベンゾシクロブテン樹脂（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅｓ  ｒｅｓｉｎ）のうち少なくとも１つをを含んでもよい。また、上記第２層間絶縁膜ＩＬ２は、少なくとも１つの無機絶縁膜と少なくとも１つの有機絶縁膜を含む積層膜構造であってもよい。
【０１８１】
上記第２層間絶縁膜ＩＬ２上には、上記トランジスタの上記ソース電極ＳＥに接続される上記第１ブリッジパターンＢＲＰ１が設けられ、上記第１ブリッジパターンＢＲＰ１は第３層間絶縁膜ＩＬ３によりカバーされてもよい。上記第３層間絶縁膜ＩＬ３は、第１絶縁膜ＩＬ３１、と、上記第１絶縁膜ＩＬ３１上に設けられる第２絶縁膜ＩＬ３２と、を含んでもよい。上記第１絶縁膜ＩＬ３１は無機絶縁物質を含んでもよい。上記第２絶縁膜ＩＬ３２は有機絶縁物質を含んでもよい。
【０１８２】
上記第３層間絶縁膜ＩＬ３上には上記第１ブリッジパターンＢＲＰ１に接続される第２ブリッジパターンＢＲＰ２が設けられ、上記第２ブリッジパターンＢＲＰ２は第４層間絶縁膜ＩＬ４によりカバーされてもよい。上記第４層間絶縁膜ＩＬ４は、上記第３層間絶縁膜ＩＬ３と同様の有機絶縁物質を含んでもよい。
【０１８３】
上記第４層間絶縁膜ＩＬ４上には上記第２ブリッジパターンＢＲＰ２に接続される表示素子ＯＬＥＤが設けられてもよい。上記表示素子ＯＬＥＤは、上記第４層間絶縁膜ＩＬ４上に設けられる第１電極ＡＤと、上記第１電極ＡＤ上に設けられる第２電極ＣＤと、上記第１電極ＡＤと上記第２電極ＣＤとの間に設けられた発光層ＥＭＬと、を含んでもよい。
【０１８４】
上記第２電極ＣＤ上には封止膜ＳＬＭが設けられてもよい。上記封止膜ＳＬＭは、上記表示素子ＯＬＥＤに酸素及び水分が浸透することを防止することができる。上記封止膜ＳＬＭは、複数の無機膜（不図示）及び複数の有機膜（不図示）を含んでもよい。
【０１８５】
次に、上記非表示領域ＮＤＡについて説明する。以下では、上記非表示領域を説明するに当たり、説明の重複を避けるため、既に説明したものについては、説明を省略したり、簡単にのみ説明したりする。
【０１８６】
上記非表示領域ＮＤＡには配線ＬＰが設けられ、上記非表示領域ＮＤＡの一部には上記基板ＳＵＢが折り曲げられたり、湾曲させられたりする曲げ領域ＢＡが設けられてもよい。
【０１８７】
上記配線ＬＰは、駆動部及び上記画素ＰＸＬを接続することができる。上記配線ＬＰは、第１配線Ｌ１及び第２配線Ｌ２を含んでもよい。
【０１８８】
上記第１配線Ｌ１及び上記第２配線Ｌ２のそれぞれは、走査線Ｓｉ−１、Ｓｉ、データ線Ｄｊ、初期化電源線ＩＰＬ及び電源線ＰＬのいずれか１つであってもよい。本発明の一実施例において、上記第１配線Ｌ１は上記データ線Ｄｊで、上記第２配線Ｌ２は上記電源線ＰＬであってもよい。
【０１８９】
上記第１配線Ｌ１は複数のサブ配線を含んでもよい。例えば、上記第１配線Ｌ１は、第１サブ配線Ｌ１１〜第３サブ配線Ｌ１３を含んでもよい。上記第１サブ配線Ｌ１１と上記第２サブ配線Ｌ１２は１対１に接続されてもよく、上記第２サブ配線Ｌ１２と上記第３サブ配線Ｌ１３は１対１に接続されてもよい。図１７では、説明の便宜上、第１サブ配線Ｌ１１〜第３サブ配線Ｌ１３の一部だけを概略的に示した。上記第１サブ配線Ｌ１１は上記駆動部に接続され、上記第３サブ配線Ｌ１３は上記画素ＰＸＬに接続されてもよい。
【０１９０】
また、上記第１サブ配線Ｌ１１及び上記第３サブ配線Ｌ１３は、上記ゲート絶縁膜ＧＩ上に設けられてもよい。上記第１サブ配線Ｌ１１は第１フラット領域ＦＡ１に設けられ、上記第３サブ配線Ｌ１３は第２フラット領域ＦＡ２に設けられてもよい。上記第１サブ配線Ｌ１１と上記第３サブ配線Ｌ１３は、上記ゲート電極ＧＥと、同じ物質により同一工程にて形成されてもよい。
【０１９１】
上記非表示領域ＮＤＡにおいて、上記基板ＳＵＢ上には順に積層された上記バッファ層ＢＵＬ、上記ゲート絶縁膜ＧＩ、上記第１層間絶縁膜ＩＬ１、及び上記第２層間絶縁膜ＩＬ２が設けられてもよい。ここで、上記バッファ層ＢＵＬ、上記ゲート絶縁膜ＧＩ、上記第１層間絶縁膜ＩＬ１、及び上記第２層間絶縁膜ＩＬ２は、上記曲げ領域ＢＡにおいて開口部ＯＰＮを有してもよい。上記開口部ＯＰＮは、上記曲げ領域ＢＡにおいて上記バッファ層ＢＵＬ、上記ゲート絶縁膜ＧＩ、上記第１層間絶縁膜ＩＬ１、及び上記第２層間絶縁膜ＩＬ２が除去された部分であってもよい。実施例によっては、上記バッファ層ＢＵＬ、上記ゲート絶縁膜ＧＩ、上記第１層間絶縁膜ＩＬ１、及び上記第２層間絶縁膜ＩＬ２の一部は、上記曲げ領域ＢＡに対応する部分が除去されなくてもよい。
【０１９２】
上記開口部ＯＰＮが上記曲げ領域ＢＡに対応するということは、上記開口部ＯＰＮが上記曲げ領域ＢＡと重畳するものと理解することができる。上記開口部ＯＰＮの面積は、上記曲げ領域ＢＡの面積より広くてもよい。本発明の一実施例では、上記開口部ＯＰＮの幅と上記曲げ領域ＢＡの幅が同一になるように図示したが、これは説明の便宜上のものであって、上記開口部ＯＰＮの幅は上記曲げ領域ＢＡの幅より広くてもよい。
【０１９３】
図１７には、上記バッファ層ＢＵＬ、上記ゲート絶縁膜ＧＩ、上記第１層間絶縁膜ＩＬ１、及び上記第２層間絶縁膜ＩＬ２の内側面が全て一致して直線上に配置されたものが示されているが、本発明はこれに限定されるものではない。例えば、上記バッファ層ＢＵＬの除去された部分の面積より上記第２層間絶縁膜ＩＬ２の除去された部分の面積が大きくてもよい。本発明の一実施例において、上記バッファ層ＢＵＬ、上記ゲート絶縁膜ＧＩ、上記第１層間絶縁膜ＩＬ１、及び上記第２層間絶縁膜ＩＬ２のうち上記バッファ層ＢＵＬの除去された部分の面積が最も小さくてもよい。
【０１９４】
上記開口部ＯＰＮには曲げ絶縁膜ＩＬＢが設けられる。上記曲げ絶縁膜ＩＬＢは、上記開口部ＯＰＮの少なくとも一部を埋めることができる。本発明の一実施例において、上記曲げ絶縁膜ＩＬＢは、上記開口部ＯＰＮを全て充填することができる。また、本発明の一実施例において、上記曲げ絶縁膜ＩＬＢは、上記開口部ＯＰＮを充填するとともに上記開口部ＯＰＮに隣接した領域、例えば、上記第１及び／または第２フラット領域ＦＡ１、ＦＡ２に対応する上記第２層間絶縁膜ＩＬ２の上部の一部をカバーすることもできる。
【０１９５】
上記曲げ絶縁膜ＩＬＢは、有機物質を含む有機絶縁膜であってもよい。例えば、上記曲げ絶縁膜ＩＬＢは、フォトレジスト、ポリアクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ  ｒｅｓｉｎ）、エポキシ系樹脂（ｅｐｏｘｙ  ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ  ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ  ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ  ｒｅｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ  ｐｏｌｙｅｓｔｅｒｓ  ｒｅｓｉｎ）、ポリフェニレンエーテル系樹脂（ｐｏｌｙ−ｐｈｅｎｙｌｅｎｅ  ｅｔｈｅｒｓ  ｒｅｓｉｎ）、ポリフェニレンスルファイド系樹脂（ｐｏｌｙ−ｐｈｅｎｙｌｅｎｅ  ｓｕｌｆｉｄｅｓ  ｒｅｓｉｎ）、及びベンゾシクロブテン樹脂（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅｓ  ｒｅｓｉｎ）のうちの少なくとも１つを含んでもよい。
【０１９６】
一方、上記第２層間絶縁膜ＩＬ２が有機絶縁物質を含む場合、上記曲げ絶縁膜ＩＬＢは省略してもよい。より詳細に説明すると、上記開口部ＯＰＮは、上記バッファ層ＢＵＬ、上記ゲート絶縁膜ＧＩ、及び上記第１層間絶縁膜ＩＬ１の上記曲げ領域ＢＡに対応する部分が除去されて形成され、上記開口部ＯＰＮを上記第２層間絶縁膜ＩＬ２が充填することもできる。従って、上記第２層間絶縁膜ＩＬ２は、上記開口部ＯＰＮにおいて上記曲げ絶縁膜ＩＬＢを代替することができる。
【０１９７】
上記第２層間絶縁膜ＩＬ２と上記曲げ絶縁膜ＩＬＢ上には、第２サブ配線Ｌ１２が設けられてもよい。上記第２サブ配線Ｌ１２は、上記第１フラット領域ＦＡ１から上記曲げ領域ＢＡを経て上記第２フラット領域ＦＡ２に延長され、上記曲げ絶縁膜ＩＬＢ上に配置されてもよい。上記第２サブ配線Ｌ１２は、上記曲げ絶縁膜ＩＬＢが設けられない部分では上記第２層間絶縁膜ＩＬ２上に配置されてもよい。
【０１９８】
一方、上記第２サブ配線Ｌ１２は、上記第１ブリッジパターンＢＲＰ１と、同じ物質により同一工程にて形成されてもよい。即ち、上記第２サブ配線Ｌ１２は、第１導電パターンのうちいずれか１つであってもよい。従って、上記第２サブ配線Ｌ１２は、上記曲げ絶縁膜ＩＬＢ上に設けられる第１Ａ導電層ＣＬ１Ａと、上記曲げ絶縁膜ＩＬＢと上記第１Ａ導電層ＣＬ１Ａとの間に設けられる第２Ａ導電層ＣＬ２Ａと、を含んでもよい。
【０１９９】
図１７には、上記表示装置が曲げられていない状態のものが示されているが、上記表示装置は、上記曲げ領域ＢＡで曲げられてもよい。本発明の一実施例による表示装置は、平らな状態で製造された後、曲げられてもよい。
【０２００】
本発明の一実施例において、上記曲げ領域ＢＡは、無機絶縁物質を含む上記バッファ層ＢＵＬ、上記ゲート絶縁膜ＧＩ及び上記第１層間絶縁膜ＩＬ１が除去された部分と一致するように示されているが、これは説明の便宜上のものであり、上記曲げ領域ＢＡと、上記バッファ層ＢＵＬ、上記ゲート絶縁膜ＧＩ及び上記第１層間絶縁膜ＩＬ１が除去された部分とは一致しなくてもよい。例えば、上記曲げ領域ＢＡは、大体、上記バッファ層ＢＵＬ、上記ゲート絶縁膜ＧＩ及び上記第１層間絶縁膜ＩＬ１が除去された部分に対応するが、必要に応じて上記バッファ層ＢＵＬ、上記ゲート絶縁膜ＧＩ及び上記第１層間絶縁膜ＩＬ１が除去された部分より広くても狭くてもよい。また、本発明の一実施例では、上記曲げ領域ＢＡが上記非表示領域ＮＤＡのみに位置したものが示されているが、これに限定されるものではない。例えば、上記曲げ領域ＢＡは、上記非表示領域ＮＤＡと上記表示領域ＤＡにわたって設けられてもよく、上記表示領域ＤＡ内に設けられてもよい。
【０２０１】
上記第２サブ配線Ｌ１２が形成された基板ＳＵＢ上には、上記第３層間絶縁膜ＩＬ３が設けられてもよい。上記第３層間絶縁膜ＩＬ３は、無機絶縁物質を含む上記第１絶縁膜ＩＬ３１と、上記第１絶縁膜ＩＬ３１上に設けられ、有機絶縁物質を含む上記第２絶縁膜ＩＬ３２と、を含んでもよい。上記第１絶縁膜ＩＬ３１は無機絶縁物質を含むため、上記バッファ層ＢＵＬ、上記ゲート絶縁膜ＧＩ及び上記第１層間絶縁膜ＩＬ１のように、上記曲げ領域ＢＡに対応する領域には設けられなくてもよい。
【０２０２】
上記第２配線Ｌ２は、上記第３層間絶縁膜ＩＬ３の第２絶縁膜ＩＬ３２上に設けられてもよい。上記第２配線Ｌ２は、上記第２ブリッジパターンＢＲＰ２と、同じ物質により同一工程にて形成されてもよい。即ち、上記第２配線Ｌ２は、第２導電パターンのうちのいずれか１つであってもよい。従って、上記第２配線Ｌ２は、上記第２絶縁膜ＩＬ３２上に設けられる第１Ｂ導電層ＣＬ１Ｂと、上記第２絶縁膜ＩＬ３２と上記第１Ｂ導電層ＣＬ１Ｂとの間に設けられる第２Ｂ導電層ＣＬ２Ｂと、を含んでもよい。
【０２０３】
上記第１Ａ導電層ＣＬ１Ａ及び上記第１Ｂ導電層ＣＬ１Ｂは、上記第２Ａ導電層ＣＬ２Ａ及び上記第２Ｂ導電層ＣＬ２Ｂ上に設けられる上記第１サブ導電層ＳＣＬ１と、上記第２Ａ導電層ＣＬ２Ａと上記第１サブ導電層ＳＣＬ１または上記第２Ｂ導電層ＣＬ２Ｂと上記第１サブ導電層ＳＣＬ１の間に設けられる第２サブ導電層ＳＣＬ２と、を含んでもよい。
【０２０４】
上記第１サブ導電層ＳＣＬ１は、伝導性、延性及び展性に優れた金属物質を含んでもよい。例えば、上記第１サブ導電層ＳＣＬ１は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）及びこれらの合金のうち少なくとも１つを含んでもよい。
【０２０５】
上記第２サブ導電層ＳＣＬ２は、上記第１サブ導電層ＳＣＬ１に含まれる物質が拡散し、上記第１サブ導電層ＳＣＬ１が酸化されることを防止する物質を含んでもよい。例えば、第２サブ導電層ＳＣＬ２は、チタン（Ｔｉ）を含んでもよい。
【０２０６】
上記第１Ａ導電層ＣＬ１Ａ及び上記第１Ｂ導電層ＣＬ１Ｂは、上記第１サブ導電層ＳＣＬ１上に設けられる第３サブ導電層ＳＣＬ３をさらに含んでもよい。上記第３サブ導電層ＳＣＬ３は、上記第１サブ導電層ＳＣＬ１の酸化を防止することができる。例えば、上記第３サブ導電層ＳＣＬ３は、チタン（Ｔｉ）を含んでもよい。
【０２０７】
上記第２Ａ導電層ＣＬ２Ａは、上記曲げ絶縁膜ＩＬＢに含まれた物質が上記第１Ａ導電層ＣＬ１Ａに拡散することを防止し、上記第２Ａ導電層ＣＬ２Ａに含まれた物質が上記曲げ絶縁膜ＩＬＢに拡散することを防止することができる。上記第２Ｂ導電層ＣＬ２Ｂは、上記第２絶縁膜ＩＬ３２に含まれた物質が上記第２Ａ導電層ＣＬ２Ａに拡散することを防止し、上記第２Ａ導電層ＣＬ２Ａに含まれた物質が上記第２絶縁膜ＩＬ３２に拡散することを防止することができる。また、上記第２Ａ導電層ＣＬ２Ａ及び上記第２Ｂ導電層ＣＬ２Ｂは、上記有機絶縁物質と反応して酸化物または複合物質を形成しない物質を含んでもよい。例えば、上記第２Ａ導電層ＣＬ２Ａ及び上記第２Ｂ導電層ＣＬ２Ｂは、金属窒化物を含んでもよい。上記金属窒化物は、上記第２サブ導電層ＳＣＬ２に含まれた物質の窒化物であってもよい。例えば、上記第２Ａ導電層ＣＬ２Ａ及び上記第２Ｂ導電層ＣＬ２Ｂは、チタン窒化物（ＴｉＮｘ）を含んでもよい。
【０２０８】
上記第２配線Ｌ２上には第４層間絶縁膜ＩＬ４が設けられてもよく、上記第４層間絶縁膜ＩＬ４上には画素定義膜ＰＤＬと同じ物質を含む絶縁膜が設けられてもよい。
【０２０９】
図１９〜図２３は、本発明の一実施例による表示装置の導電パターンを説明するための断面図である。
【０２１０】
図１〜図８及び図１７〜図２３を参照すると、表示装置に適用される導電パターンＣＰのうち少なくとも一部は、下部絶縁膜ＬＩＬ上に設けられ、上部絶縁膜ＵＩＬによりカバーされてもよい。
【０２１１】
上記下部絶縁膜ＬＩＬ及び上記上部絶縁膜ＵＩＬは、有機絶縁物質を含んでもよい。例えば、上記下部絶縁膜ＬＩＬ及び上記上部絶縁膜ＵＩＬは、各種フォトレジスト、ポリアクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ  ｒｅｓｉｎ）、エポキシ系樹脂（ｅｐｏｘｙ  ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ  ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ  ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ  ｒｅｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ  ｐｏｌｙｅｓｔｅｒｓ  ｒｅｓｉｎ）、ポリフェニレンエーテル系樹脂（ｐｏｌｙ−ｐｈｅｎｙｌｅｎｅ  ｅｔｈｅｒｓ  ｒｅｓｉｎ）、ポリフェニレンスルファイド系樹脂（ｐｏｌｙ−ｐｈｅｎｙｌｅｎｅ  ｓｕｌｆｉｄｅｓ  ｒｅｓｉｎ）、及びベンゾシクロブテン樹脂（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅｓ  ｒｅｓｉｎ）のうち少なくとも１つを含んでもよい。
【０２１２】
また、上記下部絶縁膜ＬＩＬは無機絶縁物質を含んでもよい。例えば、上記下部絶縁膜ＬＩＬは、シリコン酸化物、シリコン窒化物及びシリコン酸窒化物のうちの少なくとも１つを含んでもよい。
【０２１３】
本発明の一実施例による上記下部絶縁膜ＬＩＬは、図５、図６及び図１７に示された第２層間絶縁膜ＩＬ２、第３層間絶縁膜ＩＬ３、及び曲げ絶縁膜ＩＬＢのうちいずれか１つであってもよい。本発明の一実施例による上記上部絶縁膜ＵＩＬは、図５、図６及び図１７に示された第３層間絶縁膜ＩＬ３及び第４層間絶縁膜ＩＬ４のうちいずれか１つであってもよい。
【０２１４】
上記導電パターンＣＰは様々な積層構造を有してもよい。例えば、図１８及び図１９に示すように、上記導電パターンＣＰは上記下部絶縁膜ＬＩＬ上に設けられる第１導電層ＣＬ１と、上記下部絶縁膜ＬＩＬと上記第１導電層ＣＬ１の間に設けられる第２導電層ＣＬ２と、を含んでもよい。
【０２１５】
また、図２０〜図２２に示すように、上記導電パターンＣＰは、上記下部絶縁膜ＬＩＬ上に設けられる第１導電層ＣＬ１と、上記下部絶縁膜ＬＩＬと上記第１導電層ＣＬ１の間に設けられる第２導電層ＣＬ２と、上記第１導電層ＣＬ１上に設けられる第３導電層ＣＬ３と、を含んでもよい。
【０２１６】
また、図２３に示すように、上記導電パターンＣＰは上記下部絶縁膜ＬＩＬ上に設けられる第１導電層ＣＬ１と、上記第１導電層ＣＬ１上に設けられる第３導電層ＣＬ３と、を含んでもよい。
【０２１７】
上記第１導電層ＣＬ１は様々な積層構造を有してもよい。例えば、図１８、図２０、図２３に示すように、上記第１導電層ＣＬ１は、上記第１サブ導電層ＳＣＬ１と、上記第１サブ導電層ＳＣＬ１上に設けられる第２サブ導電層ＳＣＬ２と、上記第１サブ導電層ＳＣＬ１上に設けられる第３サブ導電層ＳＣＬ３と、を含んでもよい。
【０２１８】
また、図１９及び図２１に示すたように、上記第１導電層ＣＬ１は、上記第２導電層ＣＬ２上に設けられる第１サブ導電層ＳＣＬ１と、上記第１サブ導電層ＳＣＬ１上に設けられる第３サブ導電層ＳＣＬ３と、を含んでもよい。
【０２１９】
また、図２２に示すたように、上記第１導電層ＣＬ１は上記第２導電層ＣＬ２上に設けられる単一導電膜のみを含んでもよい。ここで、上記第１導電層ＣＬ１は上記第１サブ導電層ＳＣＬ１であってもよい。
【０２２０】
上記第１サブ導電層ＳＣＬ１は、伝導性、延性及び展性に優れた金属物質を含んでもよい。例えば、上記第１サブ導電層ＳＣＬ１は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、及びこれらの合金のうち少なくとも１つを含んでもよい。
【０２２１】
上記第２サブ導電層ＳＣＬ２は、上記第１サブ導電層ＳＣＬ１に含まれる物質が拡散し、上記第１サブ導電層ＳＣＬ１が酸化することを防止する物質を含んでもよい。例えば、第２サブ導電層ＳＣＬ２は、チタン（Ｔｉ）を含んでもよい。
【０２２２】
上記第１導電層ＣＬ１は、上記第１サブ導電層ＳＣＬ１上に設けられる第３サブ導電層ＳＣＬ３をさらに含んでもよい。上記第３サブ導電層ＳＣＬ３は、上記第１サブ導電層ＳＣＬ１の酸化を防止し、上記第２サブ導電層ＳＣＬ２と同じ物質を含んでもよい。例えば、上記第３サブ導電層ＳＣＬ３は、チタン（Ｔｉ）を含んでもよい。
【０２２３】
上記第２導電層ＣＬ２は、上記下部絶縁膜ＬＩＬに含まれた物質が上記第１導電層ＣＬ１に拡散することを防止し、上記第１導電層ＣＬ１に含まれた物質が上記第３層間絶縁膜ＩＬ３に拡散することを防止することができる。また、上記第２導電層ＣＬ２は、上記下部絶縁膜ＬＩＬの有機絶縁物質と反応して酸化物または複合物質を形成しない物質を含んでもよい。例えば、上記第２導電層ＣＬ２は金属窒化物を含んでもよい。上記金属窒化物は、上記第２サブ導電層ＳＣＬ２に含まれた物質の窒化物であってもよい。例えば、上記第２導電層ＣＬ２は、チタン窒化物（ＴｉＮｘ）を含んでもよい。
【０２２４】
上記第３導電層ＣＬ３は、上記第２導電層ＣＬ２と同じ物質を含んでもよい。例えば、上記第３導電層ＣＬ３は、金属窒化物を含んでもよい。上記第３導電層ＣＬ３は、図５、図６及び図１７に示された第１ブリッジパターンＢＲＰ１及び第２ブリッジパターンＢＲＰ２のように、２つの異なる導電パターンＣＰを接続するのためのもので、上記２つの導電パターンＣＰのうち下部に設けられる導電パターンＣＰ、例えば、上記第１ブリッジパターンＢＲＰ１に含まれてもよい。
【０２２５】
以上の詳細な説明は、本発明を例示し説明するものである。また、上述した内容は、本発明の好ましい実施形態を示して説明するものに過ぎず、上述したように、本発明は、様々な他の組み合わせ、変更、及び環境で使用することができ、本明細書に開示された発明の概念の範囲、上述した開示内容と均等な範囲及び／または当業界の技術または知識の範囲内で変更または修正が可能である。従って、以上の発明の詳細な説明は、開示された実施状態に本発明を制限する意図のものではない。また、添付の特許請求の範囲は、他の実施状態を含むものと解釈すべきである。
【符号の説明】
【０２２６】
ＤＡ  表示領域
ＮＤＡ  非表示領域
ＢＡ  曲げ領域
ＧＩ  ゲート絶縁膜
ＩＬ１、ＩＬ２、ＩＬ３  第１〜第３層間絶縁膜
ＳＵＢ  基板
ＣＰ  導電パターン
ＣＬ１、ＣＬ２、ＣＬ３  第１〜第３導電層
【図１】
2018112737.tif 000003
【図２】
2018112737.tif 000004
【図３】
2018112737.tif 000005
【図４】
2018112737.tif 000006
【図５】
2018112737.tif 000007
【図６】
2018112737.tif 000008
【図７Ａ】
2018112737.tif 000009
【図７Ｂ】
2018112737.tif 000010
【図８】
2018112737.tif 000011
【図９】
2018112737.tif 000012
【図１０】
2018112737.tif 000013
【図１１】
2018112737.tif 000014
【図１２】
2018112737.tif 000015
【図１３】
2018112737.tif 000016
【図１４】
2018112737.tif 000017
【図１５】
2018112737.tif 000018
【図１６】
2018112737.tif 000019
【図１７】
2018112737.tif 000020
【図１８】
2018112737.tif 000021
【図１９】
2018112737.tif 000022
【図２０】
2018112737.tif 000023
【図２１】
2018112737.tif 000024
【図２２】
2018112737.tif 000025
【図２３】
2018112737.tif 000026