(57)【要約】【課題】差動出力を用いてシングルエンド伝送を行う場合の伝送損失の増大を抑制することが可能な回路基板を提供する。【解決手段】第１の伝送路の一方の端部に信号送受信回路が接続され、他方の端部が終端抵抗で終端される。第２の伝送路の一方の端部に信号送受信回路が接続される。第２の伝送路は、信号送受信回路に接続された端部側に第１の伝送路と並走して差動伝送路を構成する並走部分を含み、他方の端部と並走部分との間に第１の伝送路と並走していない非並走部分を含む。並走部分と非並走部分との特性インピーダンスを整合させるインピーダンス整合構造が設けられている。【選択図】図３
2018195773.tif 000002
【特許請求の範囲】
【請求項１】
一方の端部に信号送受信回路が接続され、他方の端部が終端抵抗で終端された第１の伝送路と、
一方の端部に前記信号送受信回路が接続され、前記一方の端部側に前記第１の伝送路と並走して差動伝送路を構成する並走部分を含み、他方の端部と前記並走部分との間に前記第１の伝送路と並走していない非並走部分を含む第２の伝送路と、
前記並走部分と前記非並走部分との特性インピーダンスを整合させるインピーダンス整合構造と
を有する配線基板。
【請求項２】
前記非並走部分の幅が前記並走部分の幅より広く、前記非並走部分と前記並走部分との幅の相違によって前記インピーダンス整合構造が実現される請求項１に記載の配線基板。
【請求項３】
前記並走部分と前記第１の伝送路との間隔は一定であり、
前記非並走部分は、前記並走部分に連続する一部の領域に、前記信号送受信回路に接続される端部から遠ざかるに従って前記第１の伝送路との間隔が広がっている部分を含む請求項２に記載の配線基板。
【請求項４】
さらに、グランドプレーンを有し、
前記非並走部分から前記グランドプレーンまでの距離が、前記並走部分から前記グランドプレーンまでの距離と異なり、前記非並走部分から前記グランドプレーンまでの距離と、前記並走部分から前記グランドプレーンまでの距離との相違によって前記インピーダンス整合構造が実現されている請求項１に記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送路が形成された配線基板に関する。
【背景技術】
【０００２】
車載市場で用いられるインタフェース規格として、「ＦＰＤ−ＬｉｎｋＩＩＩ」、「ＧＭＳＬ」等のＳｅｒＤｅｓと呼ばれる規格が提案されている。下記の非特許文献１は、シリアルデータとパラレルデータとを相互変換するＳｅｒＤｅｓ回路モジュールの一つであるＦＰＤ−ＬｉｎｋＩＩＩの評価ボードの説明書である。非特許文献１の第２１頁にシリアライザ（直列化ＩＣ）の周辺回路が開示されており、第２５頁にデシリアライザ（並列化ＩＣ）の周辺回路が開示されている。シリアライザから送信された信号は同軸ケーブルを通って伝送され、デシリアライザで受信される。また、シリアライザ回路モジュールを駆動するための電力が、デシリアライザ回路モジュールから同軸ケーブルを通してシリアライザ回路モジュールに供給される。
【０００３】
シリアライザからの出力は２ラインの差動出力であり、ケーブルには１芯の同軸線が用いられる。このため、シリアライザからの作動出力のうち一方の出力を同軸線に通し、他方の出力は５０Ωで終端させることにより、シングルエンド伝送を行っている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】DS90UB913A-CXEVM & DS90UB914A-CXEVM User's Guide (http://www.tij.co.jp/jp/lit/ug/snlu135b/snlu135b.pdf)
【発明の概要】
【発明が解決しようとする課題】
【０００５】
差動信号をシングルエンド信号に変換する際に伝送損失が発生する。本発明の目的は、差動出力を用いてシングルエンド伝送を行う場合の伝送損失の増大を抑制することが可能な回路基板を提供することである。
【課題を解決するための手段】
【０００６】
本発明の第１の観点による配線基板は、
一方の端部に信号送受信回路が接続され、他方の端部が終端抵抗で終端された第１の伝送路と、
一方の端部に前記信号送受信回路が接続され、前記信号送受信回路に接続された端部側に前記第１の伝送路と並走して差動伝送路を構成する並走部分を含み、他方の端部と前記並走部分との間に前記第１の伝送路と並走していない非並走部分を含む第２の伝送路と、
前記並走部分と前記非並走部分との特性インピーダンスを整合させるインピーダンス整合構造と
を有する。
【０００７】
インピーダンス整合構造によって並走部分と非並走部分とのインピーダンス整合を図ることにより、第２の伝送路を伝送される信号の反射が抑制される。反射が抑制されることにより、伝送損失の増大を抑制することができる。
【０００８】
本発明の第２の観点による配線基板は、第１の観点による配線基板の構成に加えて、
前記非並走部分の幅が前記並走部分の幅より広く、前記非並走部分と前記並走部分との幅の相違によって前記インピーダンス整合構造が実現されるという特徴を有する。
【０００９】
並走部分の特性インピーダンスは、並走部分に並走する第１の伝送路の影響を受ける。これに対し、非並走部分の特性インピーダンスは、第１の伝送路の影響をほとんど受けない。並走する第１の伝送路の有無以外の条件が同一であれば、非並走部分の特性インピーダンスが並走部分の特性インピーダンスより高くなる。非並走部分の幅を広げると、非並走部分の寄生容量が増加し、寄生インダクタンスが低下する。その結果、非並走部分の特性インピーダンスが低下する。非並走部分の特性インピーダンスを低下させることにより、並走部分の特性インピーダンスに整合させることが可能になる。
【００１０】
本発明の第３の観点による配線基板は、第２の観点による配線基板の構成に加えて、
前記並走部分と前記第１の伝送路との間隔が一定であり、
前記非並走部分が、前記並走部分に連続する一部の領域に、前記信号送受信回路に接続される端部から遠ざかるに従って前記第１の伝送路との間隔が広がっている部分を含むという特徴を有する。
【００１１】
信号送受信回路に接続される端部から遠ざかるに従って非並走部分と第１の伝送路との間隔が広がるため、第１の伝送路及び第２の伝送路の長さ方向に関して、両者の相対位置関係が徐々に変化する。これにより、第２の伝送路の非並走部分と並走部分との特性インピーダンスの整合を取り易くなる。
【００１２】
本発明の第４の観点による配線基板は、第１の観点による配線基板の構成に加えて、
さらに、グランドプレーンを有し、
前記非並走部分から前記グランドプレーンまでの距離が、前記並走部分から前記グランドプレーンまでの距離と異なり、前記非並走部分から前記グランドプレーンまでの距離と、前記並走部分から前記グランドプレーンまでの距離との相違によって前記インピーダンス整合構造が実現されているという特徴を有する。
【００１３】
伝送路からグランドプレーンまでの距離を変化させることにより、特性インピーダンスを調整することができる。非並走部分の特性インピーダンスと並走部分の特性インピーダンスとが整合するようにグランドプレーンまでの距離を調整することにより、信号の反射を抑制することができる。
【発明の効果】
【００１４】
インピーダンス整合構造によって並走部分と非並走部分とのインピーダンス整合を図ることにより、第２の伝送路を伝送される信号の反射が抑制される。反射が抑制されることにより、伝送損失の増大を抑制することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、第１実施例による配線基板に搭載されるシリアライザ回路モジュール、デシリアライザ回路モジュール、及び両者を接続する同軸ケーブルの概略等価回路図である。
【図２】図２Ａは、第１参考例による配線基板の概略平面図であり、図２Ｂは、第２参考例による配線基板の概略平面図である。
【図３】図３Ａは、第１実施例による配線基板の概略平面図であり、図３Ｂ及び図３Ｃは、それぞれ図３Ａの一点鎖線３Ｂ−３Ｂ及び一点鎖線３Ｃ−３Ｃにおける断面図である。
【図４】図４は、第２実施例による配線基板の概略平面図である。
【図５】図５Ａは、第３実施例による配線基板の概略平面図であり、図５Ｂ及び図５Ｃは、それぞれ図５Ａの一点鎖線５Ｂ−５Ｂ、及び一点鎖線５Ｃ−５Ｃにおける断面図である。
【図６】図６Ａは、第４実施例による配線基板の概略平面図であり、図６Ｂは、図６Ａの一点鎖線６Ｂ−６Ｂにおける断面図である。
【図７】図７Ａは、シミュレーション対象となる第５実施例による配線基板の概略平面図であり、図７Ｂは、図７Ａの一点鎖線７Ｂ−７Ｂにおける断面図であり、図７Ｃは、第１比較例による配線基板の概略平面図であり、図７Ｄは、第２比較例による配線基板の概略平面図である。
【図８】図８は、第５実施例による配線基板の伝送路の特性インピーダンスの算出結果を示すグラフである。
【発明を実施するための形態】
【００１６】
［第１実施例］
図１から図３Ｃまでの図面を参照して、第１実施例による回路モジュールについて説明する。
【００１７】
図１は、第１実施例による配線基板に搭載されるシリアライザ回路モジュール１０、デシリアライザ回路モジュール３０、及び両者を接続する同軸ケーブル５０を含む装置の概略等価回路図である。シリアライザ１１及びその周辺回路が実装されたシリアライザ回路モジュール１０と、デシリアライザ３１及びその周辺回路が実装されたデシリアライザ回路モジュール３０とが、同軸ケーブル５０を介して接続されている。
【００１８】
イメージセンサ６０からシリアライザ１１にパラレル信号が入力される。シリアライザ１１は、入力されたパラレル信号をシリアル信号に変換する。このシリアル信号は、同軸ケーブル５０を通してデシリアライザ３１に入力される。デシリアライザ３１は、入力されたシリアル信号をパラレル信号に変換して、電子制御ユニット（ＥＣＵ）、ディスプレイ等の電子部品６１に送信する。
【００１９】
シリアライザ回路モジュール１０とデシリアライザ回路モジュール３０とは、実装されている信号送受信素子がシリアライザ１１かデシリアライザ３１かの違いがあるが、基本的な回路構成は同一である。以下、シリアライザ回路モジュール１０の構成について説明し、デシリアライザ回路モジュール３０の構成については重複した説明を省略する。
【００２０】
シリアライザ回路モジュール１０は、配線基板と、この配線基板に実装されたシリアライザ１１及びその他の周辺回路部品を含む。配線基板に、グランドプレーン２０、第１の伝送路２１、第２の伝送路２２、及び電源ライン２３が設けられている。シリアライザ１１は、入力されたパラレル信号をシリアル信号に変換して、データ出力端子Ｄ１、Ｄ２から差動信号を出力する。一方のデータ出力端子Ｄ１は、第１の伝送路２１及び終端抵抗Ｒ１を介してグランドプレーン２０に接続されている。他方のデータ出力端子Ｄ２は、第２の伝送路２２を介して同軸ケーブル５０の内部導体５１に接続される。第１の伝送路２１及び第２の伝送路２２に、それぞれコンデンサＣ１、Ｃ２が直列に挿入されている。コンデンサＣ１、Ｃ２は直流をカットし、高周波信号を通過させる。
【００２１】
データ出力端子Ｄ２から出力された一方の差動信号は、第２の伝送路２２を経由して同軸ケーブル５０の内部導体５１まで伝送される。データ出力端子Ｄ１から出力された他方の作動信号は、第１の伝送路２１を伝送される。第１の伝送路２１は終端抵抗Ｒ１で終端されているため、信号の反射はほとんど生じない。
【００２２】
同軸ケーブル５０の外部導体５２がグランドプレーン２０に接続される。同軸ケーブル５０の内部導体５１とコンデンサＣ２との間の第２の伝送路２２がインダクタＬ１を介して電源ライン２３に接続されている。インダクタＬ１は高周波信号をカットし、直流を通過させる。
【００２３】
デシリアライザ回路モジュール３０の電源ライン４３に、直流電源５５から電源が供給される。デシリアライザ回路モジュール３０の電源ライン４３は、同軸ケーブル５０の内部導体５１を介してシリアライザ回路モジュール１０の電源ライン２３に直流的に低インピーダンスで接続されている。デシリアライザ回路モジュール３０のグランドプレーン４０は、同軸ケーブル５０の外部導体５２を介してシリアライザ回路モジュール１０のグランドプレーン２０に直流的に低インピーダンスで接続される。直流電源５５からデシリアライザ回路モジュール３０及び同軸ケーブル５０を介して、シリアライザ回路モジュール１０に電源が供給される。
【００２４】
図２Ａは、第１参考例による配線基板の概略平面図である。第１参考例では、シリアライザ１１のデータ出力端子Ｄ１、Ｄ２にそれぞれ接続された第１の伝送路２１及び第２の伝送路２２が差動伝送路を構成する。シリアライザ１１から出力された差動信号が第１の伝送路２１及び第２の伝送路２２を差動伝送される。第２の伝送路２２の特性インピーダンスＺ０は、第２の伝送路２２の寄生インダクタンス、第２の伝送路２２とグランドプレーン２０との間、及び第２の伝送路２２と隣の第１の伝送路２１との間の寄生容量によって決まる。第２の伝送路２２の単位長さ当たりのインダクタンスをＬで表し、単位長さ当たりの寄生容量をＣで表すと、特性インピーダンスＺ０は以下の式で表される。
【数１】
2018195773.tif 000003
【００２５】
図２Ｂは、第２参考例による配線基板の概略平面図である。第２参考例では、一方のデータ出力端子Ｄ２から出力された一方の差動信号が、第２の伝送路２２を経由して同軸ケーブルまで伝送され、同軸ケーブルを通してシングルエンド伝送される。他方のデータ出力端子Ｄ１から出力された他方の差動信号が伝送される第１の伝送路２１は終端抵抗Ｒ１で終端されている。第１の伝送路２１及び第２の伝送路２２に、それぞれコンデンサＣ１、Ｃ２が直列に挿入されている。
【００２６】
第２の伝送路２２は、第１の伝送路２１と並走する部分（以下、並走部分という。）２２Ａ、及び並走しない部分（以下、非並走部分という。）２２Ｂとで構成される。並走部分２２Ａには、グランドプレーン２０との間、及び第１の伝送路２１との間に寄生容量Ｃが発生する。ところが、非並走部分２２Ｂでは、第１の伝送路２１との間の寄生容量はほとんど無視できる値になり、実質的にグランドプレーン２０との間にのみ寄生容量Ｃが発生する。このため、非並走部分２２Ｂの単位長さたりの寄生容量は、並走部分２２Ａの単位長さたりの寄生容量より小さくなる。
【００２７】
第２の伝送路２２の単位長さたりの寄生インダクタンスＬが長さ方向に関して一定であるとすると、非並走部分２２Ｂの特性インピーダンスＺ０は、寄生容量Ｃが小さくなることにより、並走部分２２Ａの特性インピーダンスＺ０より大きくなる。並走部分２２Ａと非並走部分２２Ｂとで特性インピーダンスＺ０が整合されないため、両者の境界で信号の反射等の不具合が生じる。
【００２８】
図３Ａは、第１実施例による配線基板の概略平面図である。第２の伝送路２２の一方の端部がシリアライザ１１等の信号送受信回路のデータ出力端子Ｄ２に接続される。第２の伝送路２２の他方の端部は、例えば同軸ケーブル５０（図１）の内部導体５１に接続される。第１の伝送路２１の一方の端部がシリアライザ１１等の信号送受信回路のデータ出力端子Ｄ１に接続され、他方の端部は終端抵抗Ｒ１、及びスルーホール２７を介して、グランドプレーン２０（図１）に接続される。
【００２９】
第２の伝送路２２は並走部分２２Ａと非並走部分２２Ｂとを含む。並走部分２２Ａはシリアライザ１１に接続され、第１の伝送路２１と並走する。非並走部分２２Ｂは、同軸ケーブル５０（図１）に接続される端部と並走部分２２Ａとの間に配置され、第１の伝送路２１と並走していない。第２の伝送路２２の並走部分２２Ａと第１の伝送路２１との間隔は一定であり、両者によって差動伝送路が構成される。第１実施例による配線基板は、並走部分２２Ａと非並走部分２２Ｂとの特性インピーダンスを整合させるインピーダンス整合構造を有する。ここで、「特性インピーダンスを整合させる」とは、必ずしも特性インピーダンスを完全に一致させることを意味しているわけではなく、特性インピーダンスの不整合の度合いを緩和させることを意味する。
【００３０】
以下、インピーダンス整合構造について説明する。第２の伝送路２２の非並走部分２２Ｂは並走部分２２Ａより太くされている。非並走部分２２Ｂは、並走部分２２Ａと接続された箇所において、並走部分２２Ａに向かって幅が徐々に狭くなるテーパ部２２Ｃを含む。非並走部分２２Ｂの幅と並走部分２２Ａの幅とが相違する構造、より具体的には非並走部分２２Ｂが並走部分２２Ａより太くされた構造により、インピーダンス整合構造が実現されている。
【００３１】
図３Ｂ及び図３Ｃは、それぞれ図３Ａの一点鎖線３Ｂ−３Ｂ、及び一点鎖線３Ｃ−３Ｃにおける断面図である。配線基板は、誘電体基板２５、その上面に形成された第２の伝送路２２の並走部分２２Ａと非並走部分２２Ｂ、第１の伝送路２１、及び裏面に形成されたグランドプレーン２０を含む。図３Ｂに示すように、第２の伝送路２２の並走部分２２Ａとグランドプレーン２０との間に寄生容量Ｃａが発生し、並走部分２２Ａと第１の伝送路２１との間に寄生容量Ｃｂが発生する。第１の伝送路２１とグランドプレーン２０との間に寄生容量Ｃｃが発生する。図３Ｃに示すように、第２の伝送路２２の非並走部分２２Ｂとグランドプレーン２０との間に寄生容量Ｃｄが発生する。非並走部分２２Ｂと第１の伝送路２１との間には、寄生容量はほとんど発生しない。
【００３２】
次に、インピーダンス整合構造によってインピーダンスを整合させることができる理由について説明する。
【００３３】
並走部分２２Ａとグランドプレーン２０との間の合成寄生容量は、寄生容量Ｃａより大きくなる。非並走部分２２Ｂが並走部分２２Ａと同一の幅である場合、非並走部分２２Ｂに発生する寄生容量Ｃｄは並走部分２２Ａとグランドプレーン２０との間に寄生容量Ｃａとほぼ等しくなる。寄生容量Ｃａは並走部分２２Ａの合成寄生容量より小さいため、式（１）から、並走部分２２Ａと等幅の非並走部分２２Ｂの特性インピーダンスは、並走部分２２Ａの特性インピーダンスより大きくなってしまう。
【００３４】
第１実施例では、非並走部分２２Ｂが並走部分２２Ａより太くされているため、非並走部分２２Ｂの寄生容量Ｃｄが並走部分２２Ａの寄生容量Ｃａより大きい。また、マイクロストリップ線路の寄生インダクタンスＬは、以下の式で表すことができる。
【数２】
2018195773.tif 000004
ここで、μ０は伝送路を構成する材料の透磁率であり、ｗは伝送路の幅であり、ａは伝送路の長さであり、ｔは伝送路とグランドプレーンとの間隔である。伝送路の幅ｗを広げると、寄生インダクタンスＬが小さくなることがわかる。従って、非並走部分２２Ｂの寄生インダクタンスは並走部分２２Ａの寄生インダクタンスより小さい。
【００３５】
上述のように、非並走部分２２Ｂの幅を広げると、広げる前の伝送路と比べて寄生容量が大きくなり、寄生インダクタンスが小さくなる。式（１）から、非並走部分２２Ｂの特性インピーダンスは、幅を広げる前の伝送路の特性インピーダンスより低くなる。このため、非並走部分２２Ｂを並走部分２２Ａより太くすることにより、並走部分２２Ａと同一の太さとした場合と比べて、非並走部分２２Ｂの特性インピーダンスと並走部分２２Ａの特性インピーダンスに近づけることが可能になる。すなわち、非並走部分２２Ｂの特性インピーダンスを並走部分２２Ａの特性インピーダンスに整合させることが可能になる。
【００３６】
次に、第１実施例による配線基板が有する優れた効果について説明する。
第１実施例では、第２の伝送路２２の非並走部分２２Ｂの特性インピーダンスを並走部分２２Ａの特性インピーダンスに整合させることにより、並走部分２２Ａと非並走部分２２Ｂとの境界における高周波信号の反射を低減させることができる。これにより、伝送損失の増大を抑制することができる。並走部分２２Ａに対する非並走部分２２Ｂの幅の好ましい拡幅量は、シミュレーションや実際の評価実験等により決定することができる。
【００３７】
並走部分２２Ａと非並走部分２２Ｂとの幅を、両者の境界で不連続に変化させると、不連続部分でノイズが発生しやすくなる。第１実施例では、テーパ部２２Ｃを設けて幅を徐々に、連続的に変化させているため、ノイズの発生を抑制することができる。
【００３８】
［第２実施例］
次に、図４を参照して第２実施例による配線基板について説明する。以下、第１実施例による配線基板と共通の構成については説明を省略する。
【００３９】
図４は、第２実施例による配線基板の概略平面図である。第１実施例では、第１の伝送路２１（図３Ａ）が、第２の伝送路２２の並走部分２２Ａに対して並走した後、ほぼ直角に折れ曲がって終端されていた。第２の伝送路２２は、１本の直線に沿う形状を有していた。第２実施例では、非並走部分２２Ｂが、並走部分２２Ａに連続する一部の領域に、シリアライザ１１に接続される端部から遠ざかるに従って第１の伝送路２１との間隔Ｇが徐々に広がる部分（以下、間隔広がり部という。）２２Ｄを含む。
【００４０】
第１の伝送路２１は、第２の伝送路２２の間隔広がり部２２Ｄに対応して、間隔広がり部２１Ｄを含む。間隔広がり部２２Ｄと間隔広がり部２１Ｄとは、並走部分２２Ａと、それに並走する第１の伝送路２１との対称軸ＣＬに関して線対称である。間隔広がり部２２Ｄ、２１Ｄは、並走部分２２Ａから遠ざかるに従って、対称軸ＣＬから離れるように斜めに配置されている。
【００４１】
間隔広がり部２２Ｄは、並走部分２２Ａから遠ざかるに従って徐々に太くなっている。並走部分２２Ａから見て間隔広がり部２２Ｄよりも遠い領域の非並走部分２２Ｂは、対称軸ＣＬに対して平行であり、並走部分２２Ａより太く、その幅は一定である。第２実施例においては、間隔広がり部２２Ｄ、２１Ｄ、及び非並走部分２２Ｂが並走部分２２Ａより太くされた構成により、インピーダンス整合構造が実現される。
【００４２】
次に、第２実施例による配線基板が有する優れた効果について説明する。第２実施例においても、インピーダンス整合構造により、非並走部分２２Ｂの特性インピーダンスを並走部分２２Ａの特性インピーダンスに整合させることができる。また、間隔広がり部２２Ｄ、２１Ｄが設けられているため、第１の伝送路２１及び第２の伝送路２２の長さ方向に関して第２の伝送路２２と第１の伝送路２１との相対位置関係が徐々に変化する。その結果、インピーダンス整合を取り易くなるという効果が得られる。
【００４３】
［第３実施例］
次に、図５Ａから図５Ｃまでの図面を参照して第３実施例による配線基板について説明する。以下、第１実施例による配線基板と共通の構成については説明を省略する。
【００４４】
図５Ａは、第３実施例による配線基板の概略平面図である。第１実施例では、第１の伝送路２１及び第２の伝送路２２（図３Ｂ、図３Ｃ）がマイクロストリップ線路で構成されていたが、第３実施例では、第１の伝送路２１及び第２の伝送路２２がコプレーナ線路で構成される。図５Ａにおいて、グランドプレーン２０が配置された領域にハッチングが付されている。
【００４５】
第２の伝送路２２の並走部分２２Ａと非並走部分２２Ｂとは、同一の太さを有する。並走部分２２Ａと第１の伝送路２１とにより差動伝送路が構成され、その両側にグランドプレーン２０が配置されている。第２の伝送路２２の非並走部分２２Ｂの両側にも、グランドプレーン２０が配置されている。第１の伝送路２１は、その一方の端部において終端抵抗Ｒ１を介してグランドプレーン２０に接続されている。
【００４６】
非並走部分２２Ｂからグランドプレーン２０までの距離ＧＢと、並走部分２２Ａからグランドプレーン２０までの距離ＧＡとが異なる。第２の伝送路２２からグランドプレーン２０までの距離は、並走部分２２Ａと非並走部分２２Ｂとの境界領域２６において徐々に変化する。境界領域２６以外においては、距離ＧＡ及び距離ＧＢは一定である。
【００４７】
図５Ｂ及び図５Ｃは、それぞれ図５Ａの一点鎖線５Ｂ−５Ｂ、及び一点鎖線５Ｃ−５Ｃにおける断面図である。図５Ｂに示すように、非並走部分２２Ｂと、片方のグランドプレーン２０との間に寄生容量Ｃｅが発生する。非並走部分２２Ｂと、両側のグランドプレーン２０との間の合成寄生容量は、寄生容量Ｃｅの２倍になる。図５Ｃに示すように、並走部分２２Ａとグランドプレーン２０との間に寄生容量Ｃｆが発生し、並走部分２２Ａと第１の伝送路２１との間に寄生容量Ｃｇが発生し、第１の伝送路２１とグランドプレーン２０との間に寄生容量Ｃｈが発生する。並走部分２２Ａとグランドプレーン２０との間の合成寄生容量Ｃｃは、これらの寄生容量Ｃｆ、Ｃｇ、Ｃｈを用いて以下の式で表される。
【数３】
2018195773.tif 000005
【００４８】
また、非並走部分２２Ｂの単位長さあたりのインダクタンス、及び並走部分２２Ａの単位長さあたりのインダクタンスは、それぞれ距離ＧＢ及び距離ＧＡに依存する。
【００４９】
非並走部分２２Ｂの特性インピーダンスは、その単位長さあたりの合成寄生容量と寄生インダクタンスとから求まる。同様に、並走部分２２Ａの特性インピーダンスも、その単位長さあたりの合成寄生容量と寄生インダクタンスとから求まる。非並走部分２２Ｂの特性インピーダンスが並走部分２２Ａの特性インピーダンスに整合するように、距離ＧＡ及び距離ＧＢが設定されている。このように距離ＧＡ及び距離ＧＢを設定することにより、非並走部分２２Ｂと並走部分２２Ａとの境界における高周波信号の反射を抑制することができる。
【００５０】
また、第３実施例による配線基板においては、第２の伝送路２２の幅が一定であるため、第２の伝送路２２と同軸ケーブル用のサセプタクルとの接続箇所において、従来の伝送路のパターン設計を流用することが可能である。
【００５１】
［第４実施例］
次に、図６Ａ及び図６Ｂを参照して第４実施例による配線基板について説明する。以下、第１実施例による配線基板と共通の構成については説明を省略する。
【００５２】
図６Ａは、第４実施例による配線基板の概略平面図である。第１実施例では、第２の伝送路２２の非並走部分２２Ｂを並走部分２２Ａより太くしたが、第４実施例では、第２の伝送路２２の幅が一定である。すなわち、非並走部分２２Ｂの幅が並走部分２２Ａの幅と等しい。
【００５３】
図６Ｂは、図６Ａの一点鎖線６Ｂ−６Ｂにおける断面図である。誘電体基板２５の上面に第２の伝送路２２が形成されている。誘電体基板２５の裏面にグランドプレーン２０Ａが配置され、内層に他のグランドプレーン２０Ｂが配置されている。内層のグランドプレーン２０Ｂは、非並走部分２２Ｂの直下に配置されているが、並走部分２２Ａの直下には配置されていない。グランドプレーン２０Ａとグランドプレーン２０Ｂとは層間接続用のビア導体によって相互に接続されている。グランドプレーン２０Ａと２０Ｂとが、第２の伝送路２２に対してグランドプレーン２０として作用する。
【００５４】
非並走部分２２Ｂからグランドプレーン２０Ｂまでの距離ＧＢが、並走部分２２Ａからグランドプレーン２０Ａまでの距離ＧＡより短い。距離ＧＢを距離ＧＡより短くすることにより、非並走部分２２Ｂに第１の伝送路２１が並走していないことによる寄生容量の低下を補償している。これにより、並走部分２２Ａと非並走部分２２Ｂとの特性インピーダンスを整合させることができる。第４実施例においては、距離ＧＢを距離ＧＡより狭くした構造により、インピーダンス整合構造が実現される。
【００５５】
［第５実施例］
次に、図７Ａから図８までの図面を参照して第５実施例による配線基板について説明する。以下、第１実施例による配線基板と共通の構成については説明を省略する。第５実施例では、特性インピーダンスを整合させることが可能であることを、シミュレーションにより確認する。
【００５６】
図７Ａは、シミュレーション対象となる第５実施例による配線基板の概略平面図である。第１実施例では、第２の伝送路２２の並走部分２２Ａと第１の伝送路２１（図３Ａ）とが同じ幅であった。第５実施例では、第２の伝送路２２の特性インピーダンスを５０Ωに整合させるために、並走部分２２Ａの幅Ｗ１と第１の伝送路２１の幅Ｗとをやや異ならせた。
【００５７】
並走部分２２Ａの長さＬＡを２５ｍｍとし、非並走部分２２Ｂの長さＬＢを２５ｍｍとし、テーパ部２２Ｃの長さＬＣを０．３ｍｍとした。なお、テーパ部２２Ｃは非並走部分２２Ｂに含まれる。第１の伝送路２１の幅Ｗを０．０８３ｍｍとし、並走部分２２Ａの幅Ｗ１を０．１１ｍｍとし、非並走部分２２Ｂの幅Ｗ２を０．１５５ｍｍとした。並走部分２２Ａと第１の伝送路２１との間隔Ｓを０．０３２７ｍｍとした。
【００５８】
図７Ｂは、図７Ａの一点鎖線７Ｂ−７Ｂにおける断面図である。第１の伝送路２１及び第２の伝送路２２の厚さｔを０．０２ｍｍとし、第１の伝送路２１及び第２の伝送路２２からグランドプレーン２０までの距離ｈを０．１ｍｍとした。誘電体基板２５の比誘電率εｒを４．４とした。
【００５９】
比較のために、２つの比較例による配線基板についてもシミュレーションを行った。
図７Ｃは、第１比較例による配線基板の概略平面図である。第１比較例では、第２の伝送路２２と第１の伝送路２１とが差動伝送路を構成している。第１の伝送路２１及び第２の伝送路２２の長さＬＸを５０ｍｍとした。第１の伝送路２１及び第２の伝送路２２の幅Ｗを０．０８３ｍｍとした。第１の伝送路２１と第２の伝送路２２との間隔Ｓは、第５実施例による配線基板の並走部分２２Ａと第１の伝送路２１との間隔Ｓと同一である。配線基板の厚さ方向に関する寸法、及び比誘電率は、第５実施例のものと同一である。
【００６０】
図７Ｄは、第２比較例による配線基板の概略平面図である。第２比較例では、第２の伝送路２２の並走部分２２Ａと非並走部分２２Ｂとの幅が同一である。並走部分２２Ａの長さＬＡ及び非並走部分２２Ｂの長さＬＢは、第５実施例による配線基板のそれらの長さＬＡ、ＬＢと同一である。第１の伝送路２１及び第２の伝送路２２の幅Ｗは、第１比較例による配線基板のそれらの幅Ｗと同一である。並走部分２２Ａと第１の伝送路２１との間隔Ｓは、第５実施例による配線基板における間隔Ｓと同一である。配線基板の厚さ方向に関する寸法、及び比誘電率は、第５実施例のものと同一である。
【００６１】
三次元電磁界解析ツールを用いて、第５実施例、第１比較例、及び第２比較例による配線基板の第２の伝送路２２の時間領域反射（ＴＤＲ）特性をシミュレーションにより求め、シミュレーション結果から特性インピーダンスを求めた。
【００６２】
図８は、求められた特性インピーダンスを示すグラフである。横軸は反射波形が観測されるまでの経過時間を単位「ｎｓ」で表す。上側の横軸に、経過時間に対応する伝送路の長さを単位「ｍｍ」で示している。縦軸は、特性インピーダンスを単位「Ω」で表す。図８において、太い実線７Ａ、破線７Ｃ、及び細い実線７Ｄは、それぞれ第５実施例による配線基板（図７Ａ）、第１比較例による配線基板（図７Ｃ）、及び第２比較例による配線基板（図７Ｄ）の第２の伝送路２２の特性インピーダンスを示す。
【００６３】
第１比較例（図７Ｃ）の第２の伝送路２２の特性インピーダンスは、ほぼ５０Ωに整合されていることが確認された。第２比較例（図７Ｄ）の第２の伝送路２２の並走部分２２Ａの特性インピーダンスはほぼ５０Ωに整合しているが、非並走部分２２Ｂの特性インピーダンスは、５０Ωより大きくなっており、十分なインピーダンス整合が得られていないことがわかる。
【００６４】
第５実施例（図７Ａ）の第２の伝送路２２の並走部分２２Ａの特性インピーダンスは、ほぼ５０Ωに整合している。非並走部分２２Ｂの特性インピーダンスは５０Ωからややずれているが、第２比較例（図７Ｄ）と比べると、５０Ωからのずれ量は小さいことがわかる。
【００６５】
第５実施例、第１比較例、及び第２比較例による配線基板のシミュレーション結果から、配線基板にインピーダンス整合構造を取り入れることによって、特性インピーダンスを整合させることが可能であることが確認された。
【００６６】
上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【符号の説明】
【００６７】
１０  シリアライザ回路モジュール
１１  シリアライザ
２０、２０Ａ、２０Ｂ  グランドプレーン
２１  第１の伝送路
２１Ｄ  間隔広がり部
２２  第２の伝送路
２２Ａ  並走部分
２２Ｂ  非並走部分
２２Ｃ  テーパ部
２２Ｄ  間隔広がり部
２３  電源ライン
２５  誘電体基板
２６  境界領域
２７  スルーホール
３０  デシリアライザ回路モジュール
３１  デシリアライザ
４０  グランドプレーン
４３  電源ライン
５０  同軸ケーブル
５１  内部導体
５２  外部導体
５５  直流電源
６０  イメージセンサ
６１  電子部品
【図１】
2018195773.tif 000006
【図２】
2018195773.tif 000007
【図３】
2018195773.tif 000008
【図４】
2018195773.tif 000009
【図５】
2018195773.tif 000010
【図６】
2018195773.tif 000011
【図７】
2018195773.tif 000012
【図８】
2018195773.tif 000013