(57)【要約】【課題】スイッチ信号を生成するための制御部の構成を複雑化することなく、インターリーブ構成におけるアーム相互の電流平衡をとる。【解決手段】スイッチング電源装置は、アーム３０−１，３０−２と、インダクタ２４−１，２４−２と、そのインダクタ２４−１，２４−２及びアーム３０−１，３０−２中のスイッチ素子を通して流れるインダクタ電流Ｉ１１，Ｉ１２が合成された合成電流Ｉａを検出する電流検出回路２６と、前記スイッチ素子をオン／オフさせるスイッチ信号Ｓ１１〜Ｓ１４を生成する制御部４０と、を備えている。制御部４０は、スイッチオン期間の所定箇所のタイミングで、電流検出回路２６の検出結果をサンプリングし、インダクタ電流Ｉ１１，Ｉ１２の電流平衡制御を行ってスイッチ信号Ｓ１１〜Ｓ１４を生成する。【選択図】図１
2018166376.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧を入力する正極側の第１端子及び負極側の第２端子と、
直流電圧を出力する正極側の第３端子及び負極側の第４端子と、
電流をオン／オフするスイッチ素子がそれぞれ設けられ、前記第３端子と前記第４端子との間に並列に接続された複数のアームと、
前記第１端子と前記各アームとの間にそれぞれ接続された複数のインダクタと、
前記複数のインダクタ及び複数の前記スイッチ素子を通して前記複数のインダクタにそれぞれ流れるインダクタ電流が合成された合成電流を検出する電流検出回路と、
前記複数のスイッチ素子間のオン／オフの位相をずらして前記複数のスイッチ素子をオン／オフさせる複数のスイッチ信号を生成する制御部と、
を備えるスイッチング電源装置において、
前記制御部は、
前記複数のスイッチ素子におけるそれぞれのスイッチ期間の所定箇所のタイミングで、前記電流検出回路の検出結果をそれぞれサンプリングし、これらのサンプリング結果に基づき、複数の前記インダクタ電流の電流平衡制御を行って前記複数のスイッチ信号を生成することを特徴とするスイッチング電源装置の制御方法。
【請求項２】
前記スイッチ期間の所定箇所のタイミングは、スイッチオン期間又はスイッチオフ期間の中央のタイミングである、
ことを特徴とする請求項１記載のスイッチング電源装置の制御方法。
【請求項３】
前記電流平衡制御では、前記複数のインダクタ電流における平均電流の差を極小化するような制御を行う、
ことを特徴とする請求項２記載のスイッチング電源装置の制御方法。
【請求項４】
前記平均電流の差は、前記スイッチ素子の前記スイッチ期間を増減させて極小化する、
ことを特徴とする請求項３記載のスイッチング電源装置の制御方法。
【請求項５】
前記平均電流の差は、前記複数のスイッチ素子のそれぞれのフィードバック制御において比例積分制御により極小化する、
ことを特徴とする請求項３記載のスイッチング電源装置の制御方法。
【請求項６】
直流電圧を入力する正極側の第１端子及び負極側の第２端子と、
直流電圧を出力する正極側の第３端子及び負極側の第４端子と、
電流をオン／オフするスイッチ素子がそれぞれ設けられ、前記第３端子と前記第４端子との間に並列に接続された複数のアームと、
前記第１端子と前記各アームとの間にそれぞれ接続された複数のインダクタと、
前記複数のインダクタ及び複数の前記スイッチ素子を通して前記複数のインダクタにそれぞれ流れるインダクタ電流が合成された合成電流を検出する１つの電流検出回路と、
前記複数のスイッチ素子間のオン／オフの位相をずらして前記複数のスイッチ素子をオン／オフさせる複数のスイッチ信号を生成する制御部と、
を備えるスイッチング電源装置において、
前記制御部は、
前記複数のスイッチ素子におけるそれぞれのスイッチ期間の所定箇所のタイミングで、前記電流検出回路の検出結果をそれぞれサンプリングし、これらのサンプリング結果に基づき、複数の前記インダクタ電流の電流平衡制御を行って前記複数のスイッチ信号を生成することを特徴とするスイッチング電源装置。
【請求項７】
前記スイッチ期間の所定箇所のタイミングは、スイッチオン期間又はスイッチオフ期間の中央のタイミングである、
ことを特徴とする請求項６記載のスイッチング電源装置。
【請求項８】
前記電流平衡制御では、前記複数のインダクタ電流における平均電流の差を極小化するような制御を行う、
ことを特徴とする請求項７記載のスイッチング電源装置。
【請求項９】
前記制御部は、
前記複数のインダクタ電流において前記平均電流に差が生じた場合、演算器及びカウンタを用いたカウント増減により、前記スイッチ素子の前記スイッチ期間を増減させて前記平均電流の差を極小化することを特徴とする請求項８記載のスイッチング電源装置。
【請求項１０】
前記制御部は、
前記複数のインダクタ電流において前記平均電流に差が生じた場合、前記複数のスイッチ素子のそれぞれのフィードバック制御において比例積分制御により前記平均電流の差を極小化することを特徴とする請求項８記載のスイッチング電源装置。
【請求項１１】
前記制御部は、
前記複数のスイッチ素子における前記スイッチ期間の前記所定箇所のタイミングで、前記電流検出回路のそれぞれの検出結果を取得して複数のデジタル値に変換するアナログ／デジタル変換手段と、
前記複数のデジタル値における検出差を算出する第１算出手段と、
前記検出差を縮小するような前記比例積分制御を行い、前記複数のインダクタ電流に対する１つ又は複数の制御結果を求める電流平衡制御手段と、
前記１つ又は複数の制御結果と制御指令値との１つ又は複数の指令差を算出する第２算出手段と、
前記１つ又は複数の指令差を、キャリア信号に基づいてパルス幅変調し、前記複数のスイッチ信号を生成するパルス幅変調手段と、
を有することを特徴とする請求項１０記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、インターリーブ昇降圧コンバータ、インターリーブ昇圧コンバータ、インターリーブ降圧コンバータ等により構成されるスイッチング電源装置とその制御方法に関するものである。
【背景技術】
【０００２】
従来、蓄電池と電力系統とを連系する蓄電パワーコンディショニング・システム（以下「蓄電ＰＣＳ」という。）が知られている。
【０００３】
蓄電ＰＣＳにおいて、蓄電池は、蓄電池コンバータユニット（以下「ＢＡＴユニット」という。）に接続され、このＢＡＴユニットが、系統連系インバータユニット（以下「ＩＮＶユニット」という。）に接続されている。ＩＮＶユニットは、負荷及び開閉器を介して電力系統に接続されている。ＢＡＴユニットは、スイッチング電源装置として、双方向に直流／直流変換（以下「ＤＣ／ＤＣ変換」という。）を行うコンバータを備えている。ＩＮＶユニットは、スイッチング電源装置として、双方向に直流／交流変換（以下「ＤＣ／ＡＣ変換」という。）を行う系統連系インバータを備えている。
【０００４】
この種の蓄電ＰＣＳでは、例えば、ＢＡＴユニット側の直流の放電電力が、ＩＮＶユニットで交流電力に変換されて負荷へ供給されると共に、電力系統の交流電力がその負荷へ供給される。蓄電池へ充電を行う場合、電力系統の交流電力が、ＩＮＶユニットで直流電力に変換された後、ＢＡＴユニットによって蓄電池の充電が行われる。
【０００５】
従来、ＢＡＴユニット内のコンバータとしては、例えば、特許文献１、２等に記載されたインターリーブ昇降圧コンバータが知られている。
【０００６】
図５は、二相インターリーブ昇降圧コンバータにより構成された従来のスイッチング電源装置を示す概略の回路図である。
このスイッチング電源装置は、直流の入力電圧Ｖｉｎが供給される正極側の入力端子１ａ及び負極側の入力端子１ｂと、直流の出力電圧Ｖｏｕｔを出力する正極側の出力端子２ａ及び負極側の出力端子２ｂと、を備えている。入力端子１ａ，１ｂ間には、入力コンデンサ３が接続されている。更に、入力端子１ａと接続点Ｎ１との間には、インダクタ４−１が接続されると共に、入力端子１ｂと接続点Ｎ２との間にも、インダクタ４−２が接続されている。
【０００７】
出力端子２ａ，２ｂ間には、２つのアーム５−１，５−２が並列に接続されている。アーム５−１は、スイッチ素子（例えば、Ｎチャネル型ＭＯＳＦＥＴ、以下単に「ＦＥＴ」という。）１１、接続点Ｎ１、及びスイッチ素子（例えば、ＦＥＴ）１２の直列回路で構成されている。同様に、アーム５−２も、スイッチ素子（例えば、ＦＥＴ）１３、接続点Ｎ２、及びスイッチ素子（例えば、ＦＥＴ）１４の直列回路で構成されている。各ＦＥＴ１１，１２，１３，１４は、図示しない制御部から供給されるスイッチ信号Ｓ１，Ｓ２，Ｓ３，Ｓ４によりオン／オフ動作する。これらの各ＦＥＴ１１，１２，１３，１４には、逆並列に、寄生ダイオード１１ａ，１２ａ，１３ａ，１４ａがそれぞれ接続されている。
【０００８】
出力端子２ａ，２ｂ間には、出力コンデンサ１５が接続されている。又、入力端子１ｂとアーム５−１との間には、電流検出回路１６が接続されている。電流検出回路１６は、インダクタ４−１，４−２をそれぞれ流れるインダクタ電流Ｉ１，Ｉ２の合成電流Ｉａを検出する回路である。
【０００９】
図６は、図５のスイッチング電源装置の動作を示す波形図であり、横軸は時刻、縦軸は電流Ｉ１，Ｉ２，Ｉａの値及びスイッチ信号Ｓ１，Ｓ２，Ｓ３，Ｓ４の電圧の値である。
【００１０】
スイッチ信号Ｓ１〜Ｓ４により、ＦＥＴ１１，１３とＦＥＴ１２，１４とは、相補的にオン／オフ動作し、ＦＥＴ１１，１２とＦＥＴ１３，１４とは、位相が１８０°ずらされてオン／オフ動作する。
【００１１】
図５において、スイッチ信号Ｓ１の電圧レベルが高レベル（以下「Ｈレベル」という。）、及びスイッチ信号Ｓ２の電圧レベルが低レベル（以下「Ｌレベル」という。）になると、ＦＥＴ１１がオンし、ＦＥＴ１２がオフする。ＦＥＴ１１のオンにより、入力端子１ａ→インダクタ４−１→接続点Ｎ１→ＦＥＴ１１→出力端子２ａ→図示しない負荷→出力端子２ｂ→電流検出回路１６→入力端子１ｂ、の経路を通して、インダクタ４−１にインダクタ電流Ｉ１が流れる。
【００１２】
スイッチ信号Ｓ１がＬレベル、及びスイッチ信号Ｓ２がＨレベルになると、ＦＥＴ１１がオフし、ＦＥＴ１２がオンする。ＦＥＴ１２のオンにより、入力端子１ａ→インダクタ４−１→接続点Ｎ１→ＦＥＴ１２→電流検出回路１６→入力端子１ｂ、の経路を通してインダクタ４−１にインダクタ電流Ｉ１が流れる。
【００１３】
スイッチ信号Ｓ１，Ｓ２のＨ／Ｌレベルの遷移に対し、位相が１８０°ずれてスイッチ信号Ｓ３，Ｓ４がＨ／Ｌレベルに遷移する。スイッチ信号Ｓ３がＬレベル、及びスイッチ信号Ｓ４がＨレベルになると、ＦＥＴ１３がオフし、ＦＥＴ１４がオンする。ＦＥＴ１４のオンにより、入力端子１ａ→インダクタ４−２→接続点Ｎ２→ＦＥＴ１４→電流検出回路１６→入力端子１ｂの経路、を通してインダクタ４−２にインダクタ電流Ｉ２が流れる。
【００１４】
スイッチ信号Ｓ３がＨレベル、及びスイッチ信号Ｓ４がＬレベルになると、ＦＥＴ１３がオンし、ＦＥＴ１４がオフする。ＦＥＴ１３のオンにより、入力端子１ａ→インダクタ４−２→接続点Ｎ２→ＦＥＴ１３→出力端子２ａ→図示しない負荷→出力端子２ｂ→電流検出回路１６→入力端子１ｂの経路を通して、インダクタ４−２にインダクタ電流Ｉ２が流れる。
【００１５】
出力端子２ａ，２ｂ側へ流れる電流は、出力コンデンサ１５で平滑され、この平滑された直流の出力電圧Ｖｏｕｔが、出力端子２ａ，２ｂから出力される。出力電圧Ｖｏｕｔは、ＦＥＴ１１，１２，１３，１４のデューティ比（＝１周期に対するＦＥＴのオン時間）に応じて、入力電圧Ｖｉｎが昇圧又は降圧された電圧である。
【００１６】
電流検出回路１６には、インダクタ電流Ｉ１とインダクタ電流Ｉ２とが合流（合成）された合成電流Ｉａが流れる。この合成電流Ｉａが電流検出回路１６にて検出され、図示しないスイッチ信号生成用の制御部によってスイッチ信号Ｓ１〜Ｓ４の制御が行われる。
【００１７】
特許文献１には、インターリーブコンバータの損失を低減する回路構成が記載されている。その損失を低減する実現手段として、各アーム５−１，５−２にそれぞれ直列に接続された電流検出回路が設けられている。
【００１８】
又、特許文献２には、インターリーブコンバータにおいて、電流検出と電圧検出のタイミングを補正することにより、ノイズを回避し、電圧及び電流を正確に検出することができる回路構成が記載されている。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２０１１−１５２０１７号公報
【特許文献２】特開２０１４−１３８４６３号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
図５に示すように、昇降圧コンバータをインターリーブ構成とし、電流検出回路１６によって合成電流Ｉａの検出のみで、スイッチ信号Ｓ１〜Ｓ４の制御を行おうとすると、回路の配線等の寄生インピーダンス等により、並列するアーム５−１とアーム５−２とにそれぞれ流れる電流に不平衡が生じるという問題がある。
【００２１】
この対策として、特許文献１に記載されているように、各アーム５−１，５−２にそれぞれ電流検出回路１６を接続し、各アーム５−１，５−２に流れる電流を個別に検出する構成が知られている。しかし、その構成では、電流検出回路１６を各ＦＥＴ１２，１４にそれぞれ直列に設ける必要があるため、電流検出箇所の電流が不連続となり、スイッチ信号生成用の制御部の回路構成が複雑化するという問題がある。
【００２２】
従来、インターリーブ制御を行うための構成としては、１つのスイッチ素子に対して１つの電流検出回路を直列に設けることを前提としている。
特許文献１、２は、いずれも、２つ以上の電流検出回路を用いることを前提としており、１つの電流検出回路で平衡制御を行うことについては、開示されていない。又、特許文献２では、ノイズ影響回避のための検出タイミングについて記載されているが、電流検出回路を１つにすることについては、開示されていない。
【００２３】
このように、従来のスイッチング電源装置では、電流検出回路を複数個設ける必要があるため、スイッチ信号生成用の制御部の回路構成が複雑化するという課題があった。
【課題を解決するための手段】
【００２４】
本発明におけるスイッチング電源装置の制御方法は、直流電圧を入力する正極側の第１端子及び負極側の第２端子と、直流電圧を出力する正極側の第３端子及び負極側の第４端子と、電流をオン／オフするスイッチ素子がそれぞれ設けられ、前記第３端子と前記第４端子との間に並列に接続された複数のアームと、前記第１端子と前記各アームとの間にそれぞれ接続された複数のインダクタと、前記複数のインダクタ及び複数の前記スイッチ素子を通して前記複数のインダクタにそれぞれ流れるインダクタ電流が合成された合成電流を検出する電流検出回路と、前記複数のスイッチ素子間のオン／オフの位相をずらして前記複数のスイッチ素子をオン／オフさせる複数のスイッチ信号を生成する制御部と、を備えるスイッチング電源装置の制御方法である。
【００２５】
本発明の制御方法において、前記制御部は、前記複数のスイッチ素子におけるそれぞれのスイッチ期間の所定箇所のタイミングで、前記電流検出回路の検出結果をそれぞれサンプリングし、これらのサンプリング結果に基づき、複数の前記インダクタ電流の電流平衡制御を行って前記複数のスイッチ信号を生成することを特徴とする。
【００２６】
本発明におけるスイッチング電源装置は、直流電圧を入力する正極側の第１端子及び負極側の第２端子と、直流電圧を出力する正極側の第３端子及び負極側の第４端子と、電流をオン／オフするスイッチ素子がそれぞれ設けられ、前記第３端子と前記第４端子との間に並列に接続された複数のアームと、前記第１端子と前記各アームとの間にそれぞれ接続された複数のインダクタと、前記複数のインダクタ及び複数の前記スイッチ素子を通して前記複数のインダクタにそれぞれ流れるインダクタ電流が合成された合成電流を検出する１つの電流検出回路と、前記複数のスイッチ素子間のオン／オフの位相をずらして前記複数のスイッチ素子をオン／オフさせる複数のスイッチ信号を生成する制御部と、を備えている。
【００２７】
前記制御部は、前記複数のスイッチ素子におけるそれぞれのスイッチ期間の所定箇所のタイミングで、前記電流検出回路の検出結果をそれぞれサンプリングし、これらのサンプリング結果に基づき、複数の前記インダクタ電流の電流平衡制御を行って前記複数のスイッチ信号を生成することを特徴とする。
【発明の効果】
【００２８】
本発明のスイッチング電源装置及びその制御方法によれば、電流検出のタイミングと、スイッチ反転により発生するノイズとのタイミングと、が一致しないことに着目し、合成電流のサンプリングタイミング及びスイッチング周期を補正することにより、複数のアームに対して１つの電流検出回路を用い、合成電流の検出と複数のインダクタ電流の電流平衡制御を行っている。これにより、複数のスイッチ信号を生成するための制御部の構成を複雑化することなく、インターリーブ構成におけるアーム相互の電流平衡をとることが可能になる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施例１におけるスイッチング電源装置の回路図
【図２】図１のスイッチング電源装置の動作を示す波形図
【図３】本発明の実施例２におけるスイッチング電源装置の回路図
【図４】図３のスイッチング電源装置の動作を示す波形図
【図５】従来のスイッチング電源装置の回路図
【図６】図５のスイッチング電源装置の動作を示す波形図
【発明を実施するための形態】
【００３０】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例１】
【００３１】
（実施例１の構成）
図１は、本発明の実施例１におけるスイッチング電源装置の概略の構成を示す回路図である。
【００３２】
このスイッチング電源装置は、二相インターリーブ昇降圧コンバータにより構成され、直流の入力電圧Ｖｉｎが供給される第１端子（例えば、正極側の入力端子）２１ａ及び第２端子（例えば、負極側の入力端子）２１ｂと、直流の出力電圧Ｖｏｕｔを出力する第３端子（例えば、正極側の出力端子）２２ａ及び第４端子（例えば、負極側の出力端子）２２ｂと、を備えている。入力端子２１ａ，２１ｂ間には、入力コンデンサ２３が接続されている。更に、入力端子２１ａと接続点Ｎ１１との間には、インダクタ２４−１が接続されると共に、入力端子２１ｂと接続点Ｎ１２との間にも、インダクタ２４−２が接続されている。
【００３３】
出力端子２２ａ，２２ｂ間には、２つのアーム３０−１，３０−２が並列に接続されている。アーム３０−１は、スイッチ素子（例えば、ＦＥＴ）３１、接続点Ｎ１１、及びスイッチ素子（例えば、ＦＥＴ）３２の直列回路で構成されている。同様に、アーム３０−２も、スイッチ素子（例えば、ＦＥＴ）３３、接続点Ｎ１２、及びスイッチ素子（例えば、ＦＥＴ）３４の直列回路で構成されている。各ＦＥＴ３１，３２，３３，３４は、制御部４０から供給されるスイッチ信号Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４によりオン／オフ動作する。これらの各ＦＥＴ３１，３２，３３，３４には、逆並列に、寄生ダイオード３１ａ，３２ａ，３３ａ，３４ａがそれぞれ接続されている。
【００３４】
出力端子２２ａ，２２ｂ間には、出力コンデンサ２５が接続されている。又、ＦＥＴ３２，３４のソースと入力端子２１ｂ及び出力端子２２ｂとの間には、１つの電流検出回路（例えば、シャント抵抗等で構成された電流センサ）２６が接続されている。電流センサ２６は、インダクタ２４−１，２４−２及びアーム３０−１，３０−２を通してそのインダクタ２４−１，２４−２にそれぞれ流れるインダクタ電流Ｉ１１，Ｉ１２の合成電流Ｉａを検出するものである。
【００３５】
制御部４０は、アーム３０−１内のＦＥＴ３１，３２とアーム３０−２内のＦＥＴ３３，３４とにおけるスイッチ期間（例えば、スイッチオン期間）の所定箇所のタイミング（例えば、スイッチオン期間の中央のタイミング）で、電流センサ２６の検出結果をそれぞれサンプリングし、これらのサンプリング結果に基づき、２つのインダクタ電流Ｉ１１，Ｉ１２の電流平衡制御を行って４つのスイッチ信号Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４を生成するものであり、マイクロコンピュータ（以下「マイコン」という。）等で構成されている。
【００３６】
ここで、２つのインダクタ電流Ｉ１１，Ｉ１２の電流平衡制御とは、例えば、２つのインダクタ電流Ｉ１１，Ｉ１２における平均電流の差を極小化するような制御である。制御部４０は、２つのインダクタ電流Ｉ１１，Ｉ１２の平均電流に差が生じた場合、アーム３０−１内のＦＥＴ３１，３２とアーム３０−２内のＦＥＴ３３，３４とのフィードバック制御において比例積分制御（以下「ＰＩ制御」という。）により平均電流の差を極小化するような制御を行う機能を有している。
【００３７】
このような制御部４０は、例えば、アナログ／デジタル変換（以下「ＡＤ変換」という。）手段としてのＡＤ変換部４１、第１算出手段としての減算部４３、電流平衡制御手段としての電流平衡制御部４４、第２算出手段としての減算部４５、移相部４６、パルス幅変調（以下「ＰＷＭ」という。）手段としての比較部４７−１，４７−２、及び、信号反転手段としてのインバータ４８−１，４８−２を有している。
【００３８】
ＡＤ変換部４１は、４つのＦＥＴ３１〜３４におけるスイッチオン期間の中央のタイミングで、電流センサ２６のそれぞれの検出結果（即ち、電流検出点４２Ａ，４２Ｂでの検出結果）を取得して２つのデジタル値に変換するものであり、この出力側に、減算部４３が接続されている。減算部４３は、その２つのデジタル値を減算して検出差を算出するものであり、この出力側に、電流平衡制御部４４が接続されている。電流平衡制御部４４は、その検出差を縮小するようなＰＩ制御を行い、２つのインダクタ電流Ｉ１１，Ｉ１２に対する１つの制御結果Ｓ４４を求めるものであり、この出力側に、減算部４５が接続されている。
【００３９】
減算部４５は、制御指令値ＣＯから制御結果Ｓ４４を減算して指令差を算出するものであり、この出力側に、比較部４７−２が接続されている。移相部４６は、ＰＷＭキャリア信号（例えば、三角波）ＣＷの位相を反転する（即ち、位相を１８０°移相する）ものである。比較部４７−１は、制御指令値ＣＯと三角波ＣＷとを比較し、その制御指令値ＣＯを三角波ＣＷに基づいてパルス幅変調し、スイッチ信号Ｓ１２を生成するものであり、この出力側に、インバータ４８−１が接続されている。
【００４０】
減算部４５の出力側に接続された比較部４７−２は、その減算部４５で算出された指令差と、移相部４６で反転された三角波ＣＷと、を比較し、その指令差を三角波ＣＷに基づいてパルス幅変調し、スイッチ信号Ｓ１４を生成するものであり、この出力側に、インバータ４８−２が接続されている。インバータ４８−１は、比較部４７−１から出力されるスイッチ信号Ｓ１２を反転してスイッチ信号Ｓ１１を生成するものである。更に、インバータ４８−２は、比較部４７−２から出力されるスイッチ信号Ｓ１４を反転してスイッチ信号Ｓ１３を生成するものである。
【００４１】
（実施例１の全体の動作）
図２は、図１のスイッチング電源装置の動作を示す波形図であり、横軸は時刻、縦軸は電流Ｉ１１，Ｉ１２，Ｉａの値及びスイッチ信号Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４の電圧の値である。
【００４２】
図１の制御部４０で生成されるスイッチ信号Ｓ１１〜Ｓ１４により、ＦＥＴ３１，３３とＦＥＴ３２，３４とは、同時にオンしてアーム短絡とならないように相補的にオン／オフ動作し、ＦＥＴ３１，３２とＦＥＴ３３，３４とは、位相が１８０°ずらされてオン／オフ動作する。
【００４３】
図２において、スイッチ信号Ｓ１１がＨレベル、及びスイッチ信号Ｓ１２がＬレベルになると、図１のＦＥＴ３１がオンし、ＦＥＴ３２がオフする。ＦＥＴ３１のオンにより、直流の入力電圧Ｖｉｎが供給される入力端子２１ａ→インダクタ２４−１→接続点Ｎ１１→ＦＥＴ３１→出力端子２２ａ→出力端子２２ａ，２２ｂに接続された図示しない負荷→出力端子２２ｂ→入力端子２１ｂ、の経路を通して、インダクタ２４−１にインダクタ電流Ｉ１１が流れる。
【００４４】
次に、スイッチ信号Ｓ１１がＬレベル、及びスイッチ信号Ｓ１２がＨレベルになると、ＦＥＴ３１がオフし、ＦＥＴ３２がオンする。ＦＥＴ３２のオンにより、入力端子２１ａ→インダクタ２４−１→接続点Ｎ１１→ＦＥＴ３２→電流センサ２６→入力端子２１ｂの経路、を通してインダクタ２４−１にインダクタ電流Ｉ１１が流れる。
【００４５】
スイッチ信号Ｓ１１，Ｓ１２のＨ／Ｌレベルの遷移に対し、位相が１８０°ずれてスイッチ信号Ｓ１３，Ｓ１４がＨ／Ｌレベルに遷移する。スイッチ信号Ｓ１３がＬレベル、及びスイッチ信号Ｓ１４がＨレベルになると、ＦＥＴ３３がオフし、ＦＥＴ３４がオンする。ＦＥＴ３４のオンにより、入力端子２１ａ→インダクタ２４−２→接続点Ｎ１２→ＦＥＴ３４→電流センサ２６→入力端子２１ｂの経路、を通してインダクタ２４−２にインダクタ電流Ｉ１２が流れる。
【００４６】
次に、スイッチ信号Ｓ１３がＨレベル、及びスイッチ信号Ｓ１４がＬレベルになると、ＦＥＴ３３がオンし、ＦＥＴ３４がオフする。ＦＥＴ３３のオンにより、入力端子２１ａ→インダクタ２４−２→接続点Ｎ１２→ＦＥＴ３３→出力端子２２ａ→図示しない負荷→出力端子２２ｂ→入力端子２１ｂの経路を通して、インダクタ２４−２にインダクタ電流Ｉ２が流れる。
【００４７】
出力端子２２ａ，２２ｂ側へ流れる電流は、出力コンデンサ２５で平滑され、この平滑された直流の出力電圧Ｖｏｕｔが、出力端子２２ａ，２２ｂから出力される。出力電圧Ｖｏｕｔは、次式のように、入力電圧Ｖｉｎが昇圧又は降圧された電圧であり、出力端子２２ａ，２２ｂから出力されて図示しない負荷へ供給される。
Ｖｏｕｔ＝（１／（１−α））×Ｖｉｎ
但し、α；ＦＥＴ３２，３４のデューティ比
【００４８】
ＦＥＴ３２，３４のソース側に接続された電流センサ２６には、インダクタ２４−１を流れるインダクタ電流Ｉ１１と、インダクタ２４−２を流れるインダクタ電流Ｉ１２と、が合成された合成電流Ｉａが流れる。この合成電流Ｉａが、電流センサ２６にて所定のタイミングで検出され、制御部４０によって以下のような制御が行われる。
【００４９】
（制御部４０の制御方法）
図２に示すように、スイッチ信号Ｓ１１及びＳ１２と、スイッチ信号Ｓ１３及びＳ１４と、が１８０°移相されている。スイッチ信号Ｓ１２のＨレベルによってＦＥＴ３２がオンした時にインダクタ２４−１に流れるインダクタ電流Ｉ１１と、スイッチ信号Ｓ１４のＨレベルによってＦＥＴ３４がオンした時にインダクタ２４−２に流れるインダクタ電流Ｉ１２と、の合成電流Ｉａが、電流センサ２６に流れる。電流センサ２６で検出された検出信号は、平滑せずに、制御部４０のＡＤ端子に入力される。
【００５０】
ＡＤ端子に入力された検出信号は、制御部４０内のＡＤ変換部４１にて、三角波ＣＷに同期するタイミングで取得されて、ＡＤ変換される。電流検出点４２ＡでＡＤ変換値の取得を行うことで、スイッチ信号Ｓ１２のＨレベルによりＦＥＴ３２がオンした時のインダクタ電流Ｉ１１のみを検出することができる。つまり、ＦＥＴ３２のオン期間の中央で、ＡＤ変換値を取得することで、インダクタ電流Ｉ１１の平均電流と同等の電流検出値が得られる。更に、電流検出点４２ＢでＡＤ変換値の取得を行うことで、スイッチ信号Ｓ１４のＨレベルによりＦＥＴ３４がオンした時のインダクタ電流Ｉ１２のみを検出することができる。つまり、ＦＥＴ３４のオン期間の中央で、ＡＤ変換値を取得することで、インダクタ電流Ｉ１２の平均電流と同等の電流検出値が得られる。
【００５１】
インターリーブ昇降圧コンバータでは、ＦＥＴ３２又は３４のデューティ比が１００％に近づくと、インダクタ２４−１又は２４−２にて入力電圧Ｖｉｎを短絡する状態になって危険であるため、一般的には１００％未満の最大デューティ比をとる。電流検出点４２Ａ及び４２Ｂは、ＦＥＴ３２又は３４のデューティ比が１００％未満である時には、配線等の寄生インピーダンスの影響によるサージや振動等の影響を除き、インダクタ電流Ｉ１１又はＩ１２のいずれか片方のみの電流となる。
【００５２】
減算部４３により、電流検出点４２ＢのＡＤ変換値から電流検出点４２ＡのＡＤ変換値が減算され、この減算結果が電流平衡制御部４４へ入力される。電流平衡制御部４４により、入力された減算結果に基づいてＰＩ制御が行われ、電流検出点４２Ａの電流検出値と電流検出点４２Ｂの電流検出値とが比較され、その２つの電流検出値の差を縮小するような制御が行われ、この制御結果Ｓ４４が減算部４５へ入力される。
【００５３】
減算部４５により、制御指令値ＣＯから制御結果Ｓ４４が減算され、この減算結果が出力される。インターリーブ制御とするために、スイッチ信号Ｓ１１及びＳ１２とスイッチ信号Ｓ１３及びＳ１４とのスイッチ信号電圧の移相を１８０°ずらす必要があるため、スイッチ信号Ｓ１１とＳ１２又はスイッチ信号Ｓ１２とＳ１３のいずれか片方に、三角波ＣＷの位相を反転する（即ち、１８０°移相する）ための移相部を設ける必要がある。図１では、スイッチ信号Ｓ１３及びＳ１４側に、移相部４６が設けられている。
【００５４】
三角波ＣＷと制御指令値ＣＯとが比較部４７−１に入力される。この比較部４７−１により、制御指令値ＣＯと三角波ＣＷとが比較され、その制御指令値ＣＯが三角波ＣＷに基づいてパルス幅変調され、スイッチ信号Ｓ１２が生成される。移相部４６により１８０°移相された三角波ＣＷａと、減算部４５の減算結果と、が比較部４７−２へ入力される。この比較部４７−２により、減算部４５の減算結果と三角波ＣＷａとが比較され、その減算結果が三角波ＣＷａに基づいてパルス幅変調され、スイッチ信号Ｓ１４が生成される。
【００５５】
ＦＥＴ３１とＦＥＴ３２、及びＦＥＴ３３とＦＥＴ３４が同時にオン状態になってアーム短絡とならないように、比較部４７−１で生成されたスイッチ信号Ｓ１２が、インバータ４８−１で反転されてスイッチ信号Ｓ１１が生成される。更に、比較部４７−２で生成されたスイッチ信号Ｓ１４が、インバータ４８−２で反転されてスイッチ信号Ｓ１３が生成される。生成されたスイッチ信号Ｓ１１〜Ｓ１４により、ＦＥＴ３１〜３４のオン／オフ制御が行われる。
【００５６】
このような本実施例１の制御方法をまとめれば、次のようになる。
本実施例１では、同一のデューティ比で駆動される２つのＦＥＴ３１，３３と、同一のデューティ比で駆動される２つのＦＥＴ３２，３４と、の発振周期を半周期ずらし、且つ、１つの電流センサ２６を用い、ＦＥＴ３１，３２のオン期間の中央にあたるタイミングと、ＦＥＴ３３，３４のオン期間の中央にあたるタイミングと、で合成電流Ｉａの電流値を検出（サンプリング）することで、インダクタ２４−１又は２４−２の平均電流を検出している。
【００５７】
この理由は、アーム３０−２のスイッチオン期間の中央にあたるタイミングでサンプリングした電流値は、そのアーム３０−２の接続点Ｎ１２に直列に接続されたインダクタ２４−２の平均電流に等しくなるからである。又、アーム３０−１のスイッチオン期間の中央にあたるタイミングでサンプリングした電流値は、そのアーム３０−１の接続点Ｎ１１に直列に接続されたインダクタ２４−１の平均電流に等しくなるからである。
【００５８】
そして、各アーム３０−１，３０−２の平均電流の差を極小化するように制御を行うために、電流平衡制御部４４により、各アーム３０−１，３０−２のフィードバック制御に、平均電流の差を極小化するＰＩ制御を行っている。
【００５９】
（実施例１の効果）
本実施例１のスイッチング電源装置及びその制御方法によれば、２つのアーム３０−１，３０−２に対して１つの電流センサ２６を用い、所定のタイミング（例えば、ＦＥＴ３１，３２のオン期間の中央にあたるタイミングと、ＦＥＴ３３，３４のオン期間の中央にあたるタイミング）で、合成電流Ｉａの検出とインダクタ電流Ｉ１１，Ｉ１２の電流平衡制御を行っている。これにより、スイッチ信号Ｓ１１〜Ｓ１４を生成するための制御部４０の構成を複雑化することなく、インターリーブ構成におけるアーム３０−１，３０−２の相互の電流平衡をとることが可能になる。
【００６０】
（実施例１の変形例１）
図１は、インターリーブ昇降圧コンバータの回路であるが、これをインターリーブ昇圧コンバータに変更しても、実施例１と同様の効果が得られる。
【００６１】
例えば、図１において、ＦＥＴ３１，３３を削除し、寄生ダイオード３１ａ，３３ａを通常のダイオードに置き換える。これに伴い、制御部４０内のインバータ４８−１，４８−２を削除し、この制御部４０からスイッチ信号Ｓ１２，Ｓ１４のみを出力する構成に変更すれば、インターリーブ昇圧コンバータとなる。
【００６２】
このインターリーブ昇圧コンバータの全体の動作は、以下のようになる。
スイッチ信号Ｓ１２がＬレベルになると、ＦＥＴ３２がオフする。すると、入力端子２１ａ→インダクタ２４−１→接続点Ｎ１１→ダイオード３１ａ→出力端子２２ａ→図示しない負荷→出力端子２２ｂ→入力端子２１ｂ、の経路を通して、インダクタ２４−１にインダクタ電流Ｉ１１が流れる。
【００６３】
次に、スイッチ信号Ｓ１２がＨレベルになると、ＦＥＴ３２がオンする。ＦＥＴ３２のオンにより、入力端子２１ａ→インダクタ２４−１→接続点Ｎ１１→ＦＥＴ３２→電流センサ２６→入力端子２１ｂの経路、を通してインダクタ２４−１にインダクタ電流Ｉ１が流れる。
【００６４】
スイッチ信号Ｓ１２のＨ／Ｌレベルの遷移に対し、位相が１８０°ずれてスイッチ信号Ｓ１４がＨ／Ｌレベルに遷移する。スイッチ信号Ｓ１４がＨレベルになると、ＦＥＴ３４がオンする。ＦＥＴ３４のオンにより、入力端子２１ａ→インダクタ２４−２→接続点Ｎ１２→ＦＥＴ３４→電流センサ２６→入力端子２１ｂの経路、を通してインダクタ２４−２にインダクタ電流Ｉ１２が流れる。
【００６５】
次に、スイッチ信号Ｓ１４がＬレベルになると、ＦＥＴ３４がオフする。すると、入力端子２１ａ→インダクタ２４−２→接続点Ｎ１２→ダイオード３３ａ→出力端子２２ａ→図示しない負荷→出力端子２２ｂ→入力端子２１ｂの経路を通して、インダクタ２４−２にインダクタ電流Ｉ２が流れる。
【００６６】
出力端子２２ａ，２２ｂ側へ流れる電流は、出力コンデンサ２５で平滑され、この平滑された直流の出力電圧Ｖｏｕｔが、出力端子２２ａ，２２ｂから出力される。出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎが昇圧された電圧であり、出力端子２２ａ，２２ｂから出力されて図示しない負荷へ供給される。
【００６７】
このようなインターリーブ昇圧コンバータでは、電流が不連続モードになる場合があるが、電流センサ２６による合成電流Ｉａの検出と、制御部４０における平衡制御は、実施例１と同様に適用が可能であり、実施例１と同様の作用効果を奏することができる。
【００６８】
（実施例１の変形例２）
図１のインターリーブ昇降圧コンバータを、インターリーブ降圧コンバータに変更しても、実施例１と同様の効果が得られる。
【００６９】
例えば、図１において、ＦＥＴ３２，３４を削除し、寄生ダイオード３２ａ，３４ａを通常のダイオードに置き換える。これに伴い、制御部４０からスイッチ信号Ｓ１１，Ｓ１３のみを出力する構成に変更すれば、インターリーブ降圧コンバータとなる。
【００７０】
このインターリーブ降圧コンバータでは、正極側の出力端子２２ａが第１端子、負極側の出力端子２２ｂが第２端子、正極側の入力端子２１ａが第３端子、及び、負極側の入力端子２１ｂが第４端子となり、その出力端子２２ａ，２２ｂから入力端子２１ａ，２１ｂの方向へ電力変換が行われる。全体の動作は、以下のようになる。
【００７１】
図１において、スイッチ信号Ｓ１１がＨレベルになると、ＦＥＴ３１がオンする。ＦＥＴ３１のオンにより、出力端子２２ａ→ＦＥＴ３１→接続点Ｎ１１→インダクタ２４−１→入力端子２１ａ→入力端子２１ａ，２１ｂに接続された図示しない負荷→入力端子２１ｂ→出力端子２２ｂ、の経路を通して、インダクタ２４−１にインダクタ電流Ｉ１１が流れる。
【００７２】
次に、スイッチ信号Ｓ１１がＬレベルになると、ＦＥＴ３１がオフする。すると、インダクタ２４−１に蓄積された電荷が、入力端子２１ａ→図示しない負荷→入力端子２１ｂ→電流センサ２６→ダイオード３２ａ→接続点Ｎ１１→インダクタ２４−１、の経路を通して、インダクタ２４−１にインダクタ電流Ｉ１１が流れる。
【００７３】
スイッチ信号Ｓ１１のＨ／Ｌレベルの遷移に対し、位相が１８０°ずれてスイッチ信号Ｓ１３がＨ／Ｌレベルに遷移する。スイッチ信号Ｓ１３がＨレベルになると、ＦＥＴ３３がオンする。ＦＥＴ３３のオンにより、出力端子２２ａ→ＦＥＴ３３→接続点Ｎ１２→インダクタ２４−２→入力端子２１ａ→図示しない負荷→入力端子２１ｂ→出力端子２２ｂの経路、を通してインダクタ２４−２にインダクタ電流Ｉ１２が流れる。
【００７４】
次に、スイッチ信号Ｓ１３がＬレベルになると、ＦＥＴ３３がオフする。すると、インダクタ２４−２に蓄積された電荷が、入力端子２１ａ→図示しない負荷→入力端子２１ｂ→電流センサ２６→ダイオード３４ａ→接続点Ｎ１２→インダクタ２４−２、の経路を通して、インダクタ２４−２にインダクタ電流Ｉ１１が流れる。
【００７５】
入力端子２１ａ，２１ｂ側へ流れる電流は、入力コンデンサ２３で平滑され、この平滑された直流の入力電圧Ｖｉｎが、入力端子２１ａ，２１ｂから出力される。
【００７６】
このように、インターリーブ降圧コンバータでは、出力端子２２ａ，２２ｂから入力端子２１ａ，２１ｂの方向へ電力変換が行われるので、電流センサ２６に流れる合成電流Ｉａが、下から上方向になる。但し、電流センサ２６の検出タイミングは、ＦＥＴ３１のオフ期間の中央と、ＦＥＴ３３のオフ期間の中央になるが、制御部４０における平衡制御は、実施例１と同様に適用が可能であり、実施例１と同様の作用効果を奏することができる。
【実施例２】
【００７７】
（実施例２の構成）
図３は、本発明の実施例２におけるスイッチング電源装置の概略の構成を示す回路図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。
【００７８】
本実施例２のスイッチング電源装置は、三相インターリーブ昇降圧コンバータにより構成されている。本実施例２では、実施例１の二相インターリーブ昇降圧コンバータに対して、三相用のインダクタ２４−３及びアーム３０−３が追加され、更に、実施例１の二相用の制御部４０に代えて、三相用の制御部４０Ａが設けられている。
【００７９】
インダクタ２４−３は、入力端子２１ａとアーム３０−３中の接続点Ｎ１３との間に接続されている。アーム３０−３は、他のアーム３０−１，３０−２に対して並列に接続され、スイッチ素子（例えば、ＦＥＴ）３５、接続点Ｎ１３、及びスイッチ素子（例えば、ＦＥＴ）３６の直列回路により構成されている。各ＦＥＴ３５，３６には、逆並列に寄生ダイオード３５ａ，３６ａが接続されている。
【００８０】
制御部４０Ａには、実施例１の二相用のＡＤ変換部４１に代えて三相用のＡＤ変換部４１Ａが設けられている。更に、実施例１の二相用の減算部４３、電流平衡制御部４４、減算部４５、移相部４６、比較部４７−１，４７−２、及びインバータ４８−１，４８−２に代えて、三相用の減算部４３−１，４３−２、電流平衡制御部４４−１，４４−２、減算部４５−１，４５−２、移相部４６Ａ−１，４６Ａ−２、比較部４７−１，４７−２，４７−３、及びインバータ４８−１，４８−２，４８−３が設けられている。
【００８１】
制御部４０Ａは、アーム３０−１内のＦＥＴ３１，３２と、アーム３０−２内のＦＥＴ３３，３４と、アーム３０−３内のＦＥＴ３５，３６と、におけるスイッチ期間（例えば、スイッチオン期間）の所定箇所のタイミング（例えば、スイッチオン期間の中央のタイミング）で、電流センサ２６の検出結果をそれぞれサンプリングし、これらのサンプリング結果に基づき、３つのインダクタ電流Ｉ１１，Ｉ１２，Ｉ１３の電流平衡制御を行って６つのスイッチ信号Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５，Ｓ１６を生成するものであり、マイコン等で構成されている。
【００８２】
ここで、３つのインダクタ電流Ｉ１１，Ｉ１２，Ｉ１３の電流平衡制御とは、例えば、３つのインダクタ電流Ｉ１１，Ｉ１２，Ｉ１３における平均電流の差を極小化するような制御である。制御部４０Ａでは、３つのインダクタ電流Ｉ１１，Ｉ１２，Ｉ１３の平均電流に差が生じた場合、アーム３０−１内のＦＥＴ３１，３２と、アーム３０−２内のＦＥＴ３３，３４と、アーム３０−３内のＦＥＴ３５，３６と、のフィードバック制御においてＰＩ制御により平均電流の差を極小化するような制御を行う機能を有している。
【００８３】
制御部４０Ａにおいて、ＡＤ変換部４１Ａは、６つのＦＥＴ３１〜３６におけるスイッチオン期間の中央のタイミングで、電流センサ２６のそれぞれの検出結果（即ち、電流検出点４２Ａ，４２Ｂ，４２Ｃでの検出結果）を取得して３つのデジタル値に変換するものであり、この出力側に、２つの減算部４３−１，４３−２が接続されている。減算部４３−１は、２つの電流検出点４２Ａ，４２Ｂのデジタル値を減算して検出差を算出するものであり、この出力側に、電流平衡制御部４４−１が接続されている。減算部４３−２は、２つの電流検出点４２Ａ，４２Ｃのデジタル値を減算して検出差を算出するものであり、この出力側に、電流平衡制御部４４−２が接続されている。電流平衡制御部４４−１，４４−２は、それらの検出差を縮小するようなＰＩ制御を行い、３つのインダクタ電流Ｉ１１，Ｉ１２，Ｉ１３に対する２つの制御結果Ｓ４４−１，Ｓ４４−２を求めるものであり、これらの出力側に、２つの減算部４５−１，４５−２が接続されている。
【００８４】
減算部４５−１は、制御指令値ＣＯから制御結果Ｓ４４−１を減算して指令差を算出するものであり、この出力側に、比較部４７−２が接続されている。減算部４５−２は、制御指令値ＣＯから制御結果Ｓ４４−２を減算して指令差を算出するものであり、この出力側に、比較部４７−３が接続されている。２つの移相部４６Ａ−１，４６Ａ−２は、三角波ＣＷの位相をそれぞれ１２０°ずつ移相するものである。比較部４７−１は、制御指令値ＣＯと三角波ＣＷとを比較し、その制御指令値ＣＯを三角波ＣＷに基づいてパルス幅変調し、スイッチ信号Ｓ１２を生成するものであり、この出力側に、インバータ４８−１が接続されている。
【００８５】
減算部４５−１の出力側に接続された比較部４７−２は、その減算部４５−１で算出された指令差と、移相部４６Ａ−１で１２０°移相された三角波ＣＷａと、を比較し、その指令差を三角波ＣＷａに基づいてパルス幅変調し、スイッチ信号Ｓ１４を生成するものであり、この出力側に、インバータ４８−２が接続されている。減算部４５−２の出力側に接続された比較部４７−３は、その減算部４５−２で算出された指令差と、２つの移相部４６Ａ−１，４６Ａ−２で２４０°移相された三角波ＣＷｂと、を比較し、その指令差を三角波ＣＷｂに基づいてパルス幅変調し、スイッチ信号Ｓ１６を生成するものであり、この出力側に、インバータ４８−３が接続されている。
【００８６】
インバータ４８−１は、比較部４７−１から出力されるスイッチ信号Ｓ１２を反転してスイッチ信号Ｓ１１を生成し、インバータ４８−２は、比較部４７−２から出力されるスイッチ信号Ｓ１４を反転してスイッチ信号Ｓ１３を生成し、更に、インバータ４８−３は、比較部４７−３から出力されるスイッチ信号Ｓ１６を反転してスイッチ信号Ｓ１５を生成するものである。
【００８７】
（実施例２の全体の動作）
図４は、図３のスイッチング電源装置の動作を示す波形図であり、横軸は時刻、縦軸は合成電流Ｉａ、ＦＥＴ３２，３４，３６に流れる電流、インダクタ電流Ｉ１１，Ｉ１２，Ｉ１３の値、スイッチ信号Ｓ１２，Ｓ１４，Ｓ１６、及び三角波ＣＷ，ＣＷａ，ＣＷｂの電圧の値である。
【００８８】
図３の制御部４０Ａで生成されるスイッチ信号Ｓ１１〜Ｓ１６により、ＦＥＴ３１，３３，３５とＦＥＴ３２，３４，３６とは、同時にオンしてアーム短絡とならないように相補的にオン／オフ動作し、ＦＥＴ３１，３２とＦＥＴ３３，３４とＦＥＴ３５，３６とは、位相が１２０°ずれてオン／オフ動作する。
【００８９】
本実施例２のスイッチング電源装置における全体の動作は、実施例１と略同様である。
【００９０】
図４に示すように、スイッチ信号Ｓ１２，Ｓ１４，Ｓ１６がＨ／Ｌレベルに遷移することにより、ＦＥＴ３２，３４，３６がオン／オフ動作する。これにより、ＥＴ３２，３４，３６にそれぞれ電流が流れ、インダクタ２４−１，２４−２，２４−３に、それぞれインダクタ電流Ｉ１１，Ｉ１２，Ｉ１３が流れる。その結果、インダクタ電流Ｉ１１，Ｉ１２，Ｉ１３が合成された合成電流Ｉａが電流センサ２６に流れる。
【００９１】
（制御部４０Ａの制御方法）
図４に示すように、スイッチ信号Ｓ１２，Ｓ１４，Ｓ１６が１２０°ずつ移相されている。スイッチ信号Ｓ１２のＨレベルによってＦＥＴ３２がオンした時にインダクタ２４−１に流れるインダクタ電流Ｉ１１と、スイッチ信号Ｓ１４のＨレベルによってＦＥＴ３４がオンした時にインダクタ２４−２に流れるインダクタ電流Ｉ１２と、スイッチ信号Ｓ１６のＨレベルによってＦＥＴ３６がオンした時にインダクタ２４−３に流れるインダクタ電流Ｉ１３と、の合成電流Ｉａが、電流センサ２６に流れる。電流センサ２６で検出された検出信号は、平滑せずに、制御部４０ＡのＡＤ端子に入力される。
【００９２】
ＡＤ端子に入力された検出信号は、制御部４０Ａ内のＡＤ変換部４１Ａにて、三角波ＣＷに同期するタイミングで取得されて、ＡＤ変換される。電流検出点４２ＡでＡＤ変換値の取得を行うことで、スイッチ信号Ｓ１２のＨレベルによりＦＥＴ３２がオンした時のインダクタ電流Ｉ１１のみを検出することができる。電流検出点４２ＢでＡＤ変換値の取得を行うことで、スイッチ信号Ｓ１４のＨレベルによりＦＥＴ３４がオンした時のインダクタ電流Ｉ１２のみを検出することができる。更に、電流検出点４２ＣでＡＤ変換値の取得を行うことで、スイッチ信号Ｓ１６のＨレベルによりＦＥＴ３６がオンした時のインダクタ電流Ｉ１３のみを検出することができる。
【００９３】
減算部４３−１により、電流検出点４２ＢのＡＤ変換値から電流検出点４２ＡのＡＤ変換値が減算され、この減算結果が電流平衡制御部４４−１へ入力される。更に、減算部４３−２により、電流検出点４２ＣのＡＤ変換値から電流検出点４２ＡのＡＤ変換値が減算され、この減算結果が電流平衡制御部４４−２へ入力される。
【００９４】
電流平衡制御部４４−１により、入力された減算結果に基づいてＰＩ制御が行われ、電流検出点４２Ａの電流検出値と電流検出点４２Ｂの電流検出値とが比較され、その２つの電流検出値の差を縮小するような制御が行われ、この制御結果Ｓ４４−１が減算部４５−１へ入力される。更に、電流平衡制御部４４−２により、入力された減算結果に基づいてＰＩ制御が行われ、電流検出点４２Ａの電流検出値と電流検出点４２Ｃの電流検出値とが比較され、その２つの電流検出値の差を縮小するような制御が行われ、この制御結果Ｓ４４−２が減算部４５−２へ入力される。
【００９５】
減算部４５−１により、制御指令値ＣＯから制御結果Ｓ４４−１が減算され、この減算結果が出力される。三角波ＣＷと制御指令値ＣＯとが比較部４７−１に入力され、この比較部４７−１により、制御指令値ＣＯと三角波ＣＷとが比較され、その制御指令値ＣＯが三角波ＣＷに基づいてパルス幅変調され、スイッチ信号Ｓ１２が生成される。
【００９６】
移相部４６Ａ−１により１２０°移相された三角波ＣＷａと、減算部４５−１の減算結果と、が比較部４７−２へ入力される。この比較部４７−２により、減算部４５−１の減算結果と１２０°移相された三角波ＣＷａとが比較され、その減算結果が三角波ＣＷａに基づいてパルス幅変調され、スイッチ信号Ｓ１４が生成される。更に、移相部４６Ａ−２により２４０°移相された三角波ＣＷｂと、減算部４５−２の減算結果と、が比較部４７−３へ入力される。この比較部４７−３により、減算部４５−２の減算結果と２４０°移相された三角波ＣＷｂとが比較され、その減算結果が三角波ＣＷｂに基づいてパルス幅変調され、スイッチ信号Ｓ１６が生成される。
【００９７】
生成されたスイッチ信号Ｓ１２，Ｓ１４，Ｓ１６は、それぞれインバータ４８−１，４８−２，４８−３で反転されてスイッチ信号Ｓ１１，Ｓ１３，Ｓ１５が生成される。生成されたスイッチ信号Ｓ１１〜Ｓ１６により、ＦＥＴ３１〜３６のオン／オフ制御が行われる。
【００９８】
（実施例２の効果）
本実施例２のスイッチング電源装置及びその制御方法によれば、３つのアーム３０−１，３０−２，３０−３に対して１つの電流センサ２６を用い、所定のタイミング（例えば、各ＦＥＴ３２，３４，３６のオン期間の中央にあたるタイミング）で、合成電流Ｉａの検出とインダクタ電流Ｉ１１，Ｉ１２，Ｉ１３の電流平衡制御を行っている。これにより、実施例１と同様に、スイッチ信号Ｓ１１〜Ｓ１６を生成するための制御部４０Ａの構成を複雑化することなく、インターリーブ構成におけるアーム３０−１，３０−２，３０−３の相互の電流平衡をとることが可能になる。
【００９９】
（実施例２の変形例）
実施例１の変形例１、２と同様に、図３の三相インターリーブ昇降圧コンバータを、三相インターリーブ昇圧コンバータ又は三相インターリーブ降圧インバータに変更しても、実施例２と同様の効果が得られる。
【０１００】
（実施例１、２の他の変形例）
本発明は、上記実施例１、２及びその変形例に限定されず、更に他の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ａ）〜（ｃ）のようなものがある。
【０１０１】
（ａ）  図１及び図３中の制御部４０，４０Ａの構成は、他の構成に変更しても良い。例えば、電流平衡制御において、複数のインダクタ電流Ｉ１１，Ｉ１２（又はＩ１１，Ｉ１２，Ｉ１３）における平均電流の差を極小化するような制御を行う場合、その平均電流の差を、ＦＥＴ３１〜３４（又は３１〜３６）のスイッチ期間（例えば、オン期間又はオフ期間）を増減させて極小化しても良い。この具体的な構成例として、制御部は、複数のインダクタ電流Ｉ１１，Ｉ１２（又はＩ１１，Ｉ１２，Ｉ１３）において平均電流に差が生じた場合、演算器及びカウンタを用いたカウント増減により、ＦＥＴ３１〜３４（又は３１〜３６）のスイッチ期間（例えば、オン期間又はオフ期間）を増減させて平均電流の差を極小化するようにしても良い。このような構成に変更しても、実施例１、２と略同様の作用効果を奏することができる。
【０１０２】
（ｂ）  電流センサ２６において、合成電流Ｉａを検出するタイミングは、スイッチオン期間又はスイッチオフ期間の中央のタイミングが望ましいが、これに限定されない。
【０１０３】
（ｃ）  スイッチング電源装置の電源変換回路部は、図１及び図３の構成に限定されない。例えば、アーム３０−１〜３０−３の構成において、ＦＥＴ３１〜３６は、他のトランジスタのスイッチ素子に変更しても良い。
【符号の説明】
【０１０４】
２１ａ，２１ｂ      入力端子
２２ａ，２２ｂ      出力端子
２４−１，２４−２，２４−３      インダクタ
３０−１，３０−２，３０−３      アーム
３１〜３６      ＦＥＴ
３１ａ〜３６ａ      ダイオード
４０，４０Ａ      制御部
４１，４１Ａ      ＡＤ変換部
４２Ａ，４２Ｂ，４２Ｃ      電流検出点
４３，４３−１，４３−２，４５，４５−１，４５−２      減算部
４４，４４−１，４４−２      電流平衡制御部
４６，４６Ａ−１，４６Ａ−２      移相部
４７−１，４７−２，４７−３      比較部
４８−１，４８−２，４８−３      インバータ
【図１】
2018166376.tif 000003
【図２】
2018166376.tif 000004
【図３】
2018166376.tif 000005
【図４】
2018166376.tif 000006
【図５】
2018166376.tif 000007
【図６】
2018166376.tif 000008