(57)【要約】      （修正有）【課題】容量値のトリミングおよびキャリブレーション動作を行うことなく、変換特性の良好な線形性を有し、入力容量を低減させた電荷再分配型ＡＤ変換器を提供する。【解決手段】電荷再分配型ＡＤ変換器およびＡＤ変換方法は、第１端が共通ラインに接続され、第２端にアナログ信号が入力されてアナログ信号をサンプリングする複数のサンプリングキャパシタＣ１〜Ｃ６と、共通ラインからの入力電圧と基準電圧とを比較する比較器４０と、共通ライン上において、アナログ信号をサンプリングする全てのサンプリングキャパシタと比較器との間に直列に接続された第１キャパシタ２１０とを備える。【選択図】図２
2018166276.tif 000002
【特許請求の範囲】
【請求項１】
第１端が共通ラインに接続され、第２端にアナログ信号が入力されて前記アナログ信号をサンプリングする複数のサンプリングキャパシタと、
前記共通ラインからの入力電圧と基準電圧とを比較する比較器と、
前記共通ライン上において、前記アナログ信号をサンプリングする全てのサンプリングキャパシタと前記比較器との間に直列に接続された第１キャパシタと
を備える電荷再分配型ＡＤ変換器。
【請求項２】
前記共通ラインを分割した複数のセグメントのそれぞれに対して前記複数のサンプリングキャパシタの一部ずつが接続され、
前記共通ライン上における前記複数のセグメント同士の間のそれぞれに直列に接続された第２キャパシタを更に備える
請求項１に記載の電荷再分配型ＡＤ変換器。
【請求項３】
前記複数のサンプリングキャパシタのそれぞれは、予め定められた第１単位容量の２ｎ倍の容量値を有する
請求項２に記載の電荷再分配型ＡＤ変換器。
【請求項４】
前記複数のサンプリングキャパシタのそれぞれは、前記第１単位容量よりも容量値が大きい第２単位容量の２ｎ倍の容量値を有し、
前記第２キャパシタは、
前記複数のサンプリングキャパシタの一部が接続される第１セグメントと、前記複数のサンプリングキャパシタの残りが接続される第２セグメントとの間に直列に接続され、
前記第１セグメントに接続されるサンプリングキャパシタのそれぞれとの合成容量を、前記第１単位容量の２ｎ倍の容量値とする、
請求項３に記載の電荷再分配型ＡＤ変換器。
【請求項５】
前記共通ライン上における、前記第１キャパシタおよび前記比較器の間の部分に一端が接続される調整キャパシタを更に備える請求項１から４のいずれか一項に記載の電荷再分配型ＡＤ変換器。
【請求項６】
第１端が共通ラインに接続され、第２端にアナログ信号が入力される複数のサンプリングキャパシタが前記アナログ信号をサンプリングする段階と、
前記共通ライン上において、前記アナログ信号をサンプリングする全てのサンプリングキャパシタと接続された第１キャパシタを介して、サンプリングされた前記アナログ信号に基づく入力電圧を伝送させる段階と、
前記共通ラインからの前記入力電圧と基準電圧とを比較する段階と、
を備える
ＡＤ変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電荷再分配型ＡＤ変換器およびＡＤ変換方法に関する。
【背景技術】
【０００２】
アナログ信号をデジタル信号に変換するＡＤＣ（アナログデジタル変換器）には、様々なアーキテクチャーが存在しており、仕様用途および要求に応じて使い分けられている。特に、逐次比較型ＡＤＣ（Ｓｕｃｃｅｓｓｉｖｅ  Ａｐｐｒｏｘｉｍａｔｉｏｎ  Ｒｅｓｉｓｔｅｒ  ＡＤＣ；ＳＡＲＡＤＣ）は、比較的単純な回路構成で実現できるので、ＣＭＯＳプロセスとの整合性が高く、近年の微細化および低消費電力化の要求にも適合することができ、幅広く使用されている（例えば、特許文献１参照）。
特許文献１  特表２００９−５１８９６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
このような逐次比較型ＡＤＣである電荷再分配型ＡＤ変換器は、変換特性が良好な線形性を有し、また、入力容量が低いことが望ましい。そこで、ＡＤ変換器の製造工程において、容量値をトリミングすること、および、デジタル演算による容量値のキャリブレーションを行うことが提案されている。しかしながら、トリミング工程は製造コストの増加を招いてしまう。また、キャリブレーションを実行すべく、ロジック回路等を追加すると、チップコストの増加および使用方法の制約等をもたらしてしまう。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、第１端が共通ラインに接続され、第２端にアナログ信号が入力されてアナログ信号をサンプリングする複数のサンプリングキャパシタと、共通ラインからの入力電圧と基準電圧とを比較する比較器と、共通ライン上において、アナログ信号をサンプリングする全てのサンプリングキャパシタと比較器との間に直列に接続された第１キャパシタとを備える電荷再分配型ＡＤ変換器およびＡＤ変換方法を提供する。
【０００５】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００６】
【図１】電荷再分配型ＡＤ変換器１００の構成例を示す。
【図２】本実施形態に係る電荷再分配型ＡＤ変換器２００の構成例を示す。
【図３】本実施形態に係る電荷再分配型ＡＤ変換器２００の容量Ｃｘに対する熱雑音Ｖｎの関係の一例を示す。
【図４】本実施形態に係る電荷再分配型ＡＤ変換器２００の容量Ｃｘに対する入力容量Ｃｉｎｐｕｔの関係の一例を示す。
【図５】本実施形態に係る電荷再分配型ＡＤ変換器２００の変形例を示す。
【発明を実施するための形態】
【０００７】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００８】
図１は、電荷再分配型ＡＤ変換器１００の構成例を示す。電荷再分配型ＡＤ変換器１００は、重みの異なる複数のサンプリングキャパシタを用いて、入力電圧をＡＤ変換する。電荷再分配型ＡＤ変換器１００は、共通ライン１０と、容量部２０と、切換部３０と、比較器４０と、基準電圧５０と、切換器６０と、調整キャパシタ７０と、制御部８０と、を備える。
【０００９】
共通ライン１０は、容量部２０および比較器４０の間を接続し、容量部２０からの入力電圧を比較器４０に伝送させる。当該電荷再分配型ＡＤ変換器１００は、共通ライン１０の電圧と、基準電圧５０とを略一致させるように動作する。
【００１０】
容量部２０は、複数のサンプリングキャパシタを有し、図１は、Ｃ０からＣ６の合計７つのサンプリングキャパシタを有する例を示す。複数のサンプリングキャパシタのそれぞれは、例えば、予め定められた第１単位容量Ｃｕの２ｎ倍の容量値を有する（ｎは０以上の整数）。図１は、７つのサンプリングキャパシタのうち、Ｃ０およびＣ１が容量値Ｃｕを、Ｃ２が容量値２Ｃｕを、Ｃ３が容量値４Ｃｕを、Ｃ４が容量値８Ｃｕを、Ｃ５が容量値１６Ｃｕを、Ｃ６が容量値３２Ｃｕを、それぞれ有する例を示す。
【００１１】
複数のサンプリングキャパシタのそれぞれは、第１端が共通ライン１０に接続され、第２端が切換部３０を介して正側の参照電圧ＶＲＰ、負側の参照電圧ＶＲＮ、もしくはアナログ信号に接続される。ここで、正側の参照電圧ＶＲＰ、負側の参照電圧ＶＲＮは、当該電荷再分配型ＡＤ変換器１００の入力振幅を決定する基準となる電圧であり、本実施例の構成においては、ＶＲＰ−ＶＲＮが入力振幅となる。
【００１２】
容量部２０は、サンプルモードにおいて、当該電荷再分配型ＡＤ変換器１００に入力するアナログ信号をサンプリングする。一方、ホールドモードでは、複数のサンプリングキャパシタの第２端のそれぞれに、正側の参照電圧ＶＲＰ、負側の参照電圧ＶＲＮのいずれかが入力され、共通ライン１０に入力信号と参照電圧との差分電圧に相当する電圧が出力される。この差分電圧が比較器４０への入力電圧として供給される。
【００１３】
切換部３０は、容量部２０に供給する信号電圧を切り換える。切換部３０は、容量部２０の複数のサンプリングキャパシタに対応する複数のスイッチ素子を有する。図１は、容量部２０の７つのサンプリングキャパシタに対応して、切換部３０がＳＷ０からＳＷ６の合計７つの切換素子を有する例を示す。
【００１４】
複数のスイッチ素子は、ＣＭＯＳスイッチでよい。複数のスイッチ素子のそれぞれは、入力する制御信号に応じて、入力信号ＶＩおよび負側の参照電圧ＶＲＮのいずれか一方を、対応するサンプリングキャパシタに供給してよい。一例として、切換素子ＳＷ０は、制御信号に応じて、入力信号ＶＩおよび負側の参照電圧ＶＲＮのいずれか一方を、対応するサンプリングキャパシタＣ０に供給する。
【００１５】
また、複数のスイッチ素子のそれぞれは、入力する制御信号に応じて、入力信号ＶＩ、正側の参照電圧ＶＲＰ、および負側の参照電圧ＶＲＮのいずれかを、対応するサンプリングキャパシタに供給してもよい。一例として、切換素子ＳＷ１からＳＷ６のそれぞれは、制御信号に応じて、入力信号ＶＩ、正側の参照電圧ＶＲＰ、および負側の参照電圧ＶＲＮのいずれかを、対応するサンプリングキャパシタＣ１からＣ６にそれぞれ供給する。
【００１６】
比較器４０は、共通ライン１０からの入力電圧と基準電圧５０とを比較する。比較器４０は、コンパレータでよい。また、基準電圧５０は、本実施例では０Ｖとする。比較器４０は、比較結果を制御部８０に供給する。
【００１７】
切換器６０は、共通ライン１０および基準電圧５０の間を電気的に接続するか否かを切り換える。切換器６０は、例えば、サンプルモードにおいて、共通ライン１０および基準電圧５０の間を電気的に接続する。この場合、切換器６０は、ホールドモードにおいて、共通ライン１０および基準電圧５０の間を電気的に切断する。
【００１８】
調整キャパシタ７０は、共通ライン１０および基準電圧５０の間に接続される。調整キャパシタ７０の共通ライン１０に接続される側の一端は、当該共通ライン１０における容量部２０および比較器４０の間に接続されてよい。また、調整キャパシタ７０の他端は、基準電圧５０に接続されてよい。なお、調整キャパシタ７０の他端は、基準電圧５０とは異なる電圧値の基準電圧に接続されてもよい。調整キャパシタ７０は、比較器４０に伝送する入力電圧の電圧レベルを、切換器６０の動作レンジに対応させて調節してよい。調整キャパシタ７０は、容量値に応じて切換器６０に伝送する入力電圧を減衰させて調節してよい。
【００１９】
制御部８０は、比較器４０の比較結果に応じて、切換部３０を制御する。制御部８０は、切換部３０の複数のスイッチ素子の切換を制御する制御信号を生成して、対応するスイッチ素子にそれぞれ供給する。制御部８０は、例えば、サンプルモードにおいて、入力信号ＶＩを容量部２０の複数のサンプリングキャパシタにそれぞれ供給するように、複数のスイッチ素子に制御信号をそれぞれ供給する。この場合、制御部８０は、ホールドモードにおいて、比較器４０の比較結果に応じた制御信号を、複数のスイッチ素子にそれぞれ供給する。
【００２０】
以上の電荷再分配型ＡＤ変換器１００は、クロック信号等に同期して、サンプルモードおよびホールドモードを切り換え、入力するアナログ信号をデジタル信号に変換する。例えば、サンプルモードにおいて、切換器６０は共通ライン１０および基準電圧５０の間を電気的に接続し、切換素子ＳＷ０からＳＷ６のそれぞれは入力信号ＶＩを対応するサンプリングキャパシタにそれぞれ供給する。即ち、複数のサンプリングキャパシタＣ０からＣ６のそれぞれは、一端が基準電圧５０に接続され、他端が入力信号ＶＩに接続される。
【００２１】
ホールドモードに切り換わると、切換器６０が共通ライン１０および基準電圧５０の間を電気的に切断するので、複数のサンプリングキャパシタＣ０からＣ６のそれぞれは、入力信号ＶＩに対応する電荷を保持することになる。図１の例の場合、サンプリングキャパシタＣ０およびＣ１にはＣｕ・ＶＩ、Ｃ２には２Ｃｕ・ＶＩ、Ｃ３には４Ｃｕ・ＶＩ、Ｃ４には８Ｃｕ・ＶＩ、Ｃ５には１６Ｃｕ・ＶＩ、Ｃ６には３２Ｃｕ・ＶＩの電荷が保持される。
【００２２】
そして、制御部８０は、切換素子ＳＷ０からＳＷ６のうち、重み（即ち、容量値）が大きいサンプリングキャパシタに対応する切換素子から順に正側の参照電圧ＶＲＰに接続する。制御部８０は、例えば、ＳＷ０からＳＷ６を切り換えて、サンプリングキャパシタＣ６の他端に正側の参照電圧ＶＲＰを接続し、サンプリングキャパシタＣ０からＣ５の他端に負側の参照電圧ＶＲＮを接続する。この場合、共通ライン１０には入力電圧ＶＩと参照電圧との差分電圧ＶＩ−０．５・（ＶＲＰ−ＶＲＮ）が出力されるので、比較器４０は、当該差分電圧と、基準電圧５０（本実施例では０Ｖ）とを比較することになる。
【００２３】
差分電圧が正の場合、比較器４０の比較結果は入力電圧の方が大きい結果となるので、制御部８０は、最上位ビット（ＭＳＢ）を当該比較結果（ハイ電位）にし、ＳＷ６を正側の参照電圧ＶＲＰに接続したままとする。また、差分電圧が負の場合、比較器４０の比較結果は入力電圧の方が小さい結果となるので、制御部８０は、ＭＳＢを当該比較結果（ロー電位）にして、ＳＷ６を負側の参照電圧ＶＲＮに切り換える。そして、制御部８０は、次に重みが大きいサンプリングキャパシタＣ５に対応する切換素子ＳＷ５を切り換えて、サンプリングキャパシタＣ５の他端に正側の参照電圧ＶＲＰを接続する。制御部８０は、論理回路等で構成されてよい。
【００２４】
このように、電荷再分配型ＡＤ変換器１００は、２分探索に基づき、比較器４０の比較結果に応じてＭＳＢからビット値を決定しつつ、サンプリングキャパシタＣ６からＣ１のそれぞれを正側の参照電圧ＶＲＰと負側の参照電圧ＶＲＮのいずれかに接続するかを選択する。即ち、制御部８０は、最終的に共通ライン１０に出力される差分電圧が基準電圧５０に略等しくなるようにそれぞれのサンプリングキャパシタに接続される参照電圧を制御する。そして、比較器４０の各比較結果が、順にＭＳＢ側からのＡＤ変換されたデジタルデータとなる。
【００２５】
図１の例は、容量部２０が第１単位容量Ｃｕの２ｎ倍の容量値を６種類（ｎ＝１，２，...，６）有するので、６ビットの電荷再分配型ＡＤ変換器１００を構成する。このように、電荷再分配型ＡＤ変換器１００は、容量部２０の複数のサンプリングキャパシタに応じて、複数ビットのＡＤ変換器を構成可能とする。なお、電荷再分配型ＡＤ変換器１００に用いられる複数のサンプリングキャパシタの第１単位容量Ｃｕの大きさは、例えば、要求される精度の熱雑音、および線形性のいずれか厳しい方で決定される。
【００２６】
ここで、容量部２０への切換部３０の切り換え動作によって発生する熱雑音は、次式のように算出される。なお、ｋはボルツマン定数、Ｔは絶対温度、Ｃｓは容量部２０の合成容量を示す。図１の場合、Ｃｓは、容量Ｃ０からＣ６までの合成容量を示す。
【数１】
2018166276.tif 000003
【００２７】
また、線形性エラーが最大となるのは、図１の６ビットの電荷再分配型ＡＤ変換器１００の場合、コードが３１から３２に切り換わる前後となる。ここで、第１単位容量Ｃｕのミスマッチエラーをεとすると、コードが３１から３２に切り換わるエラーε３１→３２は、次式のように算出される。なお、εは容量部２０の製造プロセス、および容量の面積等に依存し、当該面積の平方根に反比例して小さくなることが知られている。
【数２】
2018166276.tif 000004
【００２８】
一般に、ノイズおよび線形性の要求精度が同程度であれば、線形性の要求を満たす設計の方が厳密になることが多く、この場合、第１単位容量Ｃｕは、線形性の要求を満たすサイズに設定される。この場合、電荷再分配型ＡＤ変換器１００を駆動するバッファ等から、当該電荷再分配型ＡＤ変換器１００の入力側から見た入力容量Ｃｉｎｐｕｔは、サンプルモードにおいて当該入力側に接続される容量の合成容量となる。ここで、当該合成容量は、次式のように算出される。
【数３】
2018166276.tif 000005
【００２９】
電荷再分配型ＡＤ変換器１００は、パイプライン型ＡＤ変換器のように入力信号を増幅する増幅器等を有さないので、容量部２０への設計精度の要求が厳しくなる。即ち、容量部２０の容量増加は、そのまま入力容量の増大に直結し、前段バッファへの負荷が増加すること、およびキックバックノイズ等で問題となることがある。
【００３０】
このような問題に対して、製造工程における容量部２０の容量値のトリミング、およびデジタル演算による容量値のキャリブレーション等を実行することが提案されている。しかしながら、トリミング工程は、製造単価の増加を招くことがあり、また、キャリブレーションロジックの追加は、チップコストの増加、および使用方法への制約をもたらすことがある。
【００３１】
これに対し、本実施系値に係る電荷再分配型ＡＤ変換器は、容量値のトリミングおよびキャリブレーション動作を実行することなく、線形性の要求仕様を満足し、かつ、入力容量を削減する手段を提供する。このようなＡＤ変換器について、次に説明する。
【００３２】
図２は、本実施形態に係る電荷再分配型ＡＤ変換器２００の構成例を示す。本実施形態の電荷再分配型ＡＤ変換器２００において、図１に示された電荷再分配型ＡＤ変換器１００の動作と略同一のものには同一の符号を付け、説明を省略する。電荷再分配型ＡＤ変換器２００は、第１キャパシタ２１０を更に備える。
【００３３】
第１キャパシタ２１０は、共通ライン１０上において、アナログ信号をサンプリングする全てのサンプリングキャパシタと比較器４０との間に直列に接続される。第１キャパシタ２１０は、容量部２０および調整キャパシタ７０の間に接続されてよい。この場合、調整キャパシタ７０は、共通ライン１０上における、第１キャパシタ２１０および比較器４０の間の部分と基準電圧５０との間に接続される。ここで、第１キャパシタ２１０の容量をＣｘとすると、当該第１キャパシタ２１０の挿入により、（数１）式の熱雑音Ｖｎは、次式のように表される。
【数４】
2018166276.tif 000006
【００３４】
なお、（数２）式のエラーε31→32は、同様に、次式のように表される。
【数５】
2018166276.tif 000007
【００３５】
また、（数３）式の合成容量Ｃｉｎｐｕｔは、次式のように表される。
【数６】
2018166276.tif 000008
【００３６】
即ち、本実施形態に係る電荷再分配型ＡＤ変換器２００は、図１に示す電荷再分配型ＡＤ変換器１００と比較して、線形性エラーに変化はないが、熱雑音Ｖｎおよび入力容量Ｃｉｎｐｕｔは、容量Ｃｘの値に応じて変化することがわかる。このような容量Ｃｘと、熱雑音Ｖｎおよび入力容量Ｃｉｎｐｕｔの関係を次に示す。
【００３７】
図３は、本実施形態に係る電荷再分配型ＡＤ変換器２００の容量Ｃｘに対する熱雑音Ｖｎの関係の一例を示す。図３の横軸は容量Ｃｘを示し、縦軸は熱雑音Ｖｎを示す。図３は、容量部２０の合成容量Ｃｓを１０ｐＦ、調整キャパシタ７０の容量Ｃ７を５ｐＦとして算出した例を示す。図３より、容量Ｃｘを小さくすると熱雑音Ｖｎは悪化するので、熱雑音Ｖｎを低下させる場合は容量Ｃｘをより大きい値とすることが望ましい。
【００３８】
図４は、本実施形態に係る電荷再分配型ＡＤ変換器２００の容量Ｃｘに対する入力容量Ｃｉｎｐｕｔの関係の一例を示す。図４の横軸は容量Ｃｘを示し、縦軸は入力容量Ｃｉｎｐｕｔを示す。図４は、図３と同様に、容量部２０の合成容量Ｃｓを１０ｐＦ、調整キャパシタ７０の容量Ｃ７を５ｐＦとして算出した例を示す。図４より、容量Ｃｘを大きくすると入力容量Ｃｉｎｐｕｔは増加するので、入力容量Ｃｉｎｐｕｔを低下させる場合は容量Ｃｘをより小さい値とすることが望ましい。
【００３９】
以上のように、本実施形態に係る電荷再分配型ＡＤ変換器２００は、第１キャパシタ２１０を挿入することにより、容量部２０の構成を変化させずに、熱雑音Ｖｎおよび入力容量Ｃｉｎｐｕｔを調整することができる。例えば、線形性の要求等から定まった第１単位容量Ｃｕに対し、熱雑音Ｖｎが許容される範囲で容量Ｃｘを縮小することで、線形性エラーを悪化させずに、入力容量Ｃｉｎｐｕｔを小さくすることができる。
【００４０】
図３の例より、１０ｐＦの第１単位容量Ｃｕに対して、２０．０μＶｒｍｓ以下の熱雑音Ｖｎが許容されている場合、容量Ｃｘは１０ｐＦ程度に低減できることがわかる。そして、図４の例より、容量Ｃｘを１０ｐＦ程度にすることで、入力容量Ｃｉｎｐｕｔを５ｐＦ程度に低減できることがわかる。即ち、本実施形態に係る電荷再分配型ＡＤ変換器２００は、１０ｐＦの合成容量Ｃｓの容量部２０に対して、１０ｐＦ程度の第１キャパシタ２１０を挿入することにより、熱雑音Ｖｎを２０．０μＶｒｍｓ以下に保ちつつ、入力容量Ｃｉｎｐｕｔを５ｐＦ程度に低減できる。
【００４１】
なお、第１キャパシタ２１０は、線形性エラーεに対して全く関与しないので、容量部２０の複数のサンプリングキャパシタＣ０〜Ｃ６とのマッチングを考慮しなくてもよい。したがって、電荷再分配型ＡＤ変換器２００は、要求仕様に応じて、第１キャパシタ２１０の容量を変更できる。
【００４２】
また、本実施形態に係る電荷再分配型ＡＤ変換器２００は、第１キャパシタ２１０の挿入により、調整キャパシタ７０の容量を低減させることができる。例えば、第１キャパシタ２１０を挿入する前の調整キャパシタ７０の調整量（即ち、減衰量）と略同一の調整量とする場合、調整キャパシタ７０は、Ｃｘ／（Ｃｓ＋Ｃｘ）倍の容量でよく、サイズも同程度に減少させることができる。したがって、第１キャパシタ２１０を挿入させても、電荷再分配型ＡＤ変換器２００のトータルのチップ面積は、同等か微増程度に抑えることができる。
【００４３】
以上のように、本実施形態に係る電荷再分配型ＡＤ変換器２００は、第１キャパシタ２１０を挿入することで、熱雑音Ｖｎおよび入力容量Ｃｉｎｐｕｔを容易に調節できる。したがって、電荷再分配型ＡＤ変換器２００は、容量値のトリミングおよびキャリブレーション動作を実行することなく、また、チップ面積の増加を防止しつつ、線形性の要求仕様を満足し、入力容量を削減することができる。
【００４４】
図５は、本実施形態に係る電荷再分配型ＡＤ変換器２００の変形例を示す。変形例に係る電荷再分配型ＡＤ変換器２００は、第１単位容量Ｃｕの製造が困難な場合に、Ｃｕよりも大きな容量値を有する製造可能な第２単位容量Ｃｕ'を用いて、実質的に第１単位容量Ｃｕを有する容量部２０を構成可能とする。本変形例において、製造可能な第２単位容量Ｃｕ'を８Ｃｕとする。
【００４５】
この場合、容量部２０のサンプリングキャパシタＣ４からＣ６は製造可能だが、サンプリングキャパシタＣ０からＣ３は製造できない。そこで、本変形例の電荷再分配型ＡＤ変換器２００は、サンプリングキャパシタＣ０からＣ３を製造可能な第２単位容量Ｃｕ'に基づく容量値のキャパシタとしつつ、第２キャパシタ２２０を更に備える。
【００４６】
ここで、共通ライン１０は、複数のセグメントに分割される。１のセグメントは、１または複数のサンプリングキャパシタが接続される。即ち、共通ライン１０を分割した複数のセグメントのそれぞれに対して複数のサンプリングキャパシタの一部ずつが接続されてよい。また、容量部２０も、共通ラインに応じて分割されてよい。例えば、共通ライン１０の一のセグメントに接続される一または複数のキャパシタを、一のセグメントとしてよい。図５は、容量部２０が、第１セグメント２２および第２セグメント２４に分割される例を示す。
【００４７】
第１セグメント２２は、製造が困難な容量値のサンプリングキャパシタＣ０からＣ３を有する。即ち、第１セグメント２２は、製造可能な第２単位容量Ｃｕ'を用いた複数のサンプリングキャパシタＣ０からＣ３を有する。複数のサンプリングキャパシタの容量は、一例として、Ｃ０＝Ｃ１＝Ｃｕ'＝８Ｃｕ、Ｃ２＝２Ｃｕ'＝１６Ｃｕ、Ｃ３＝４Ｃｕ'＝３２Ｃｕである。
【００４８】
第２セグメント２４は、製造可能な容量値のサンプリングキャパシタＣ４からＣ６を有する。複数のサンプリングキャパシタの容量は、一例として、Ｃ４＝Ｃｕ'＝８Ｃｕ、Ｃ５＝２Ｃｕ'＝１６Ｃｕ、Ｃ６＝４Ｃｕ'＝３２Ｃｕである。このように、複数のサンプリングキャパシタのそれぞれは、第１単位容量Ｃｕよりも容量値が大きい第２単位容量Ｃｕ'の２ｎ倍の容量値を有する。
【００４９】
第２キャパシタ２２０は、共通ライン１０上における複数のセグメント同士の間のそれぞれに直列に接続される。第２キャパシタ２２０は、例えば、第１セグメント２２および第２セグメント２４の間に直列に接続される。第２キャパシタ２２０は、第１セグメント２２に含まれる複数のサンプリングキャパシタの容量を、合成することでそれぞれの容量値を小さくする。第２キャパシタ２２０の容量値を調節することで、第１セグメント２２が有する複数のサンプリングキャパシタとのそれぞれの合成容量を、第２単位容量Ｃｕ'よりも小さい第１単位容量Ｃｕを用いた複数のサンプリングキャパシタのそれぞれの容量値と略一致させる。
【００５０】
例えば、第２キャパシタ２２０の容量をＣｃとすると、第１セグメント２２の複数のサンプリングキャパシタＣ０からＣ３との合成容量Ｃ０'からＣ３'は、次式で表される。
【数７】
2018166276.tif 000009
【００５１】
ここで、一例として、第２キャパシタ２２０の容量Ｃｃを６４Ｃｕ／７とすることで、（数７）式は次式のように算出される。
【数８】
2018166276.tif 000010
【００５２】
このように、図５の例に示す、第１セグメント２２および第２キャパシタ２２０の組み合わせと、第２セグメント２４とを有する容量部２０は、図２の例に示した容量部２０と実質的に略同一の構成となることがわかる。即ち、第２キャパシタ２２０は、第１セグメント２２に含まれるサンプリングキャパシタのそれぞれとの合成容量を、第１単位容量の２ｎ倍の容量値にできる。このような構成の電荷再分配型ＡＤ変換器２００においても、第１キャパシタ２１０を備えることで、容量部２０の構成を変化させずに、熱雑音Ｖｎおよび入力容量Ｃｉｎｐｕｔを調整することができる。
【００５３】
以上の本発明の様々な実施形態は、フローチャート及びブロック図を参照して記載されてよい。フローチャート及びブロック図におけるブロックは、（１）オペレーションが実行されるプロセスの段階又は（２）オペレーションを実行する役割を持つ装置の「部」として表現されてよい。特定の段階及び「部」が、専用回路、コンピュータ可読記憶媒体上に格納されるコンピュータ可読命令と共に供給されるプログラマブル回路、及び／又はコンピュータ可読記憶媒体上に格納されるコンピュータ可読命令と共に供給されるプロセッサによって実装されてよい。
【００５４】
特定の段階及び「部」が、専用回路、コンピュータ可読記憶媒体上に格納されるコンピュータ可読命令と共に供給されるプログラマブル回路、及び／又はコンピュータ可読記憶媒体上に格納されるコンピュータ可読命令と共に供給されるプロセッサによって実装されてよい。なお、専用回路は、デジタル及び／又はアナログハードウェア回路を含んでよく、集積回路（ＩＣ）及び／又はディスクリート回路を含んでよい。プログラマブル回路は、例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、及びプログラマブルロジックアレイ（ＰＬＡ）等のような、論理積、論理和、排他的論理和、否定論理積、否定論理和、及び他の論理演算、フリップフロップ、レジスタ、並びにメモリエレメントを含む、再構成可能なハードウェア回路を含んでよい。
【００５５】
コンピュータ可読記憶媒体は、適切なデバイスによって実行される命令を格納可能な任意の有形なデバイスを含んでよい。これにより、当該有形なデバイスに格納される命令を有するコンピュータ可読記憶媒体は、フローチャート又はブロック図で指定されたオペレーションを実行するための手段を作成すべく実行され得る命令を含む、製品を備えることになる。
【００５６】
コンピュータ可読記憶媒体の例としては、電子記憶媒体、磁気記憶媒体、光記憶媒体、電磁記憶媒体、半導体記憶媒体等が含まれてよい。コンピュータ可読記憶媒体のより具体的な例としては、フロッピー（登録商標）ディスク、ディスケット、ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、消去可能プログラマブルリードオンリメモリ（ＥＰＲＯＭ又はフラッシュメモリ）、電気的消去可能プログラマブルリードオンリメモリ（ＥＥＰＲＯＭ）、静的ランダムアクセスメモリ（ＳＲＡＭ）、コンパクトディスクリードオンリメモリ（ＣＤ-ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、ブルーレイ（登録商標）ディスク、メモリスティック、集積回路カード等が含まれてよい。
【００５７】
コンピュータ可読命令は、アセンブラ命令、命令セットアーキテクチャ（ＩＳＡ）命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ等を含んでよい。また、コンピュータ可読命令は、Ｓｍａｌｌｔａｌｋ、ＪＡＶＡ（登録商標）、Ｃ＋＋等のようなオブジェクト指向プログラミング言語、及び「Ｃ」プログラミング言語又は同様のプログラミング言語のような従来の手続型プログラミング言語を含む、１又は複数のプログラミング言語の任意の組み合わせで記述されたソースコード又はオブジェクトコードを含んでよい。
【００５８】
コンピュータ可読命令は、ローカルに又はローカルエリアネットワーク（ＬＡＮ）、インターネット等のようなワイドエリアネットワーク（ＷＡＮ）を介して、汎用コンピュータ、特殊目的のコンピュータ、若しくは他のプログラム可能なデータ処理装置のプロセッサ、又はプログラマブル回路に提供されてよい。これにより、汎用コンピュータ、特殊目的のコンピュータ、若しくは他のプログラム可能なデータ処理装置のプロセッサ、又はプログラマブル回路は、フローチャート又はブロック図で指定されたオペレーションを実行するための手段を生成するために、当該コンピュータ可読命令を実行できる。なお、プロセッサの例としては、コンピュータプロセッサ、処理ユニット、マイクロプロセッサ、デジタル信号プロセッサ、コントローラ、マイクロコントローラ等を含む。
【００５９】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００６０】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００６１】
１０  共通ライン、２０  容量部、２２  第１セグメント、２４  第２セグメント、３０  切換部、４０  比較器、５０  基準電圧、６０  切換器、７０  調整キャパシタ、８０  制御部、１００  電荷再分配型ＡＤ変換器、２００  電荷再分配型ＡＤ変換器、２１０  第１キャパシタ、２２０  第２キャパシタ
【図１】
2018166276.tif 000011
【図２】
2018166276.tif 000012
【図３】
2018166276.tif 000013
【図４】
2018166276.tif 000014
【図５】
2018166276.tif 000015