(57)【要約】【課題】不良ビームの発生を防止する。【解決手段】本実施形態によるブランキングアパーチャアレイ１０は、基板１００と、基板１００の一方の面１００ａに形成されたブランキング電極１０７ｂ及びグランド電極１０７ａを有する複数のブランカ１０６と、を備える。複数のブランカ１０６は、少なくとも、ブランキング電極１０７ｂとグランド電極１０７ａとの間に所定の電圧が印加でき、基板１００を貫通する貫通孔１１０が形成される正常ブランカ１０６ａと、ブランキング電極１０７ｂとグランド電極１０７ａとの間に所定の電圧が印加できず、基板１００を貫通する貫通孔１１０がビーム遮蔽体で塞がれる不良ブランカ１０６ｂと、から構成される。【選択図】図３
2018010895.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板の一方の面に形成されたブランキング電極及びグランド電極を有する複数のブランカとを備えるマルチ荷電粒子ビーム描画装置のブランキングアパーチャアレイであって、
前記複数のブランカは、少なくとも、
前記ブランキング電極と前記グランド電極との間に所定の電圧が印加でき、前記基板を貫通する貫通孔が形成される正常ブランカと、
前記ブランキング電極と前記グランド電極との間に前記所定の電圧が印加できず、前記基板を貫通する貫通孔がビーム遮蔽体で塞がれる不良ブランカと、
から構成されることを特徴とするブランキングアパーチャアレイ。
【請求項２】
前記不良ブランカは、前記基板の一方の面に凹部が設けられ、
前記凹部の底面と、前記基板の他方の面との間の基板部材が、前記ビーム遮蔽体となることを特徴とする請求項１に記載のブランキングアパーチャアレイ。
【請求項３】
前記ビーム遮蔽体は重金属を含むことを特徴とする請求項１に記載のブランキングアパーチャアレイ。
【請求項４】
基板の一方の面に、ブランキング電極及びグランド電極を有する複数のブランカを形成する工程と、
前記基板の前記一方の面において、前記ブランキング電極と前記グランド電極との間に凹部を形成する工程と、
前記ブランキング電極と前記グランド電極との間に所定の電圧が印加できる正常ブランカにて、前記基板を他方の面からエッチングして前記凹部に連なる貫通孔を形成する工程と、
を備えるブランキングアパーチャアレイの製造方法。
【請求項５】
対象物を載置する、移動可能なステージと、
荷電粒子ビームを放出する放出部と、
複数の開口部が形成され、前記複数の開口部を前記荷電粒子ビームの一部がそれぞれ通過することにより、マルチビームを形成するアパーチャ部材と、
前記マルチビームのうち、それぞれ対応するビームに対して個別にビームのＯＮ／ＯＦＦ制御を行う請求項１乃至３のいずれかに記載のブランキングアパーチャアレイと、
前記ブランキングアパーチャアレイを通過した各ビームが前記対象物上のそれぞれの照射位置に照射されるように、各ビームをまとめて偏向する偏向器と、
を備えるマルチ荷電粒子ビーム描画装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブランキングアパーチャアレイ、ブランキングアパーチャアレイの製造方法、及びマルチ荷電粒子ビーム描画装置に関する。
【背景技術】
【０００２】
ＬＳＩの高集積化に伴い、半導体デバイスの回路線幅は年々微細化されてきている。半導体デバイスへ所望の回路パターンを形成するためには、石英上に形成された高精度の原画パターン（マスク、或いは特にステッパやスキャナで用いられるものはレチクルともいう。）を、縮小投影型露光装置を用いて、ウェーハ上に縮小転写する手法が採用されている。高精度の原画パターンは、電子ビーム描画装置によって描画され、所謂、電子ビームリソグラフィ技術が用いられている。
【０００３】
電子ビーム描画装置として、例えば、マルチビームを用いて一度に多くのビームを照射し、スループットを向上させたマルチビーム描画装置が知られている。このマルチビーム描画装置では、例えば、電子銃から放出された電子ビームが、複数の穴を有するアパーチャ部材を通過することでマルチビームが形成され、各ビームがブランキングアパーチャアレイにおいてブランキング制御される。ブランキング制御により遮蔽されなかったビームが、光学系で縮小され、描画対象のマスク上の所望の位置に照射される。
【０００４】
ブランキングアパーチャアレイには複数の穴が形成され、各穴の近傍には一対の電極（ブランカ）が設けられている。一対の電極の電極間に所定の電圧を印加することでビームをブランキング偏向し、ビームＯＦＦとすることができる。
【０００５】
ブランキングアパーチャアレイには、多数のブランカが設けられており、電極間に所望の電圧を印加できないブランカが含まれ得る。このようなブランカはビームＯＦＦ制御することができず、常時ビームＯＮとなる不良ビームが発生し、描画精度が低下するという問題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−１２８０３１号公報
【特許文献２】特開２０１３−１３５１６６号公報
【特許文献３】特開２０１３−１９７４６９号公報
【特許文献４】特開２０１５−５６６６８号公報
【特許文献５】特開２０１５−１０６６０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、不良ビームの発生を防止できるブランキングアパーチャアレイ、ブランキングアパーチャアレイの製造方法、及びマルチ荷電粒子ビーム描画装置を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の一態様によるブランキングアパーチャアレイは、基板と、前記基板の一方の面に形成されたブランキング電極及びグランド電極を有する複数のブランカとを備えるマルチ荷電粒子ビーム描画装置のブランキングアパーチャアレイであって、前記複数のブランカは、少なくとも、前記ブランキング電極と前記グランド電極との間に所定の電圧が印加でき、前記基板を貫通する貫通孔が形成される正常ブランカと、前記ブランキング電極と前記グランド電極との間に前記所定の電圧が印加できず、前記基板を貫通する貫通孔がビーム遮蔽体で塞がれる不良ブランカと、から構成されることを特徴とするものである。
【０００９】
本発明の一態様によるブランキングアパーチャアレイにおいて、前記不良ブランカは、前記基板の一方の面に凹部が設けられ、前記凹部の底面と、前記基板の他方の面との間の基板部材が、前記ビーム遮蔽体となる。
【００１０】
本発明の一態様によるブランキングアパーチャアレイにおいて、前記ビーム遮蔽体は重金属を含む。
【００１１】
本発明の一態様によるブランキングアパーチャアレイの製造方法は、基板の一方の面に、ブランキング電極及びグランド電極を有する複数のブランカを形成する工程と、前記基板の前記一方の面において、前記ブランキング電極と前記グランド電極との間に凹部を形成する工程と、前記ブランキング電極と前記グランド電極との間に所定の電圧が印加できる正常ブランカにて、前記基板を他方の面からエッチングして前記凹部に連なる貫通孔を形成する工程と、を備えるものである。
【００１２】
本発明の一態様によるマルチ荷電粒子ビーム描画装置は、対象物を載置する、移動可能なステージと、荷電粒子ビームを放出する放出部と、複数の開口部が形成され、前記複数の開口部を前記荷電粒子ビームの一部がそれぞれ通過することにより、マルチビームを形成するアパーチャ部材と、前記マルチビームのうち、それぞれ対応するビームに対して個別にビームのＯＮ／ＯＦＦ制御を行う本発明のブランキングアパーチャアレイと、前記ブランキングアパーチャアレイを通過した各ビームが前記対象物上のそれぞれの照射位置に照射されるように、各ビームをまとめて偏向する偏向器と、を備えるものである。
【発明の効果】
【００１３】
本発明によれば、所定の電圧が印加できず、常時ビームＯＮとなる不良ビームが発生することを防止できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施形態に係るマルチ荷電粒子ビーム描画装置の概略図である。
【図２】アパーチャ部材の概略図である。
【図３】同第１の実施形態によるブランキングアパーチャアレイの断面図である。
【図４】（ａ）〜（ｄ）は同第１の実施形態によるブランキングアパーチャアレイの製造方法を説明する工程断面図である。
【図５】（ａ）は不良セルマップの一例を示す図であり、（ｂ）はブランキングアパーチャアレイの平面図である。
【図６】同第２の実施形態によるブランキングアパーチャアレイの断面図である。
【図７】（ａ）〜（ｃ）は同第２の実施形態によるブランキングアパーチャアレイの製造方法を説明する工程断面図である。
【図８】（ｄ）〜（ｆ）は同第２の実施形態によるブランキングアパーチャアレイの製造方法を説明する工程断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１６】
（第１の実施形態）
図１は、第１の実施形態によるブランキングアパーチャアレイが取り付けられるマルチ荷電粒子ビーム描画装置の概略図である。本実施形態では、荷電粒子ビームの一例として、電子ビームを用いた構成について説明する。但し、荷電粒子ビームは、電子ビームに限るものではなく、イオンビーム等の他の荷電粒子ビームでもよい。
【００１７】
図１に示す描画装置は、電子ビーム鏡筒２及び描画室２０を有している。電子ビーム鏡筒２内には、電子銃４、照明レンズ６、アパーチャ部材８、ブランキングアパーチャアレイ１０、縮小レンズ１２、制限アパーチャ部材１４、対物レンズ１６、及び偏向器１８が配置されている。
【００１８】
描画室２０内には、ＸＹステージ２２が配置される。ＸＹステージ２２上には、描画対象の基板２４が載置されている。描画対象の基板２４は、例えば、ウェーハや、ウェーハにエキシマレーザを光源としたステッパやスキャナ等の縮小投影型露光装置や極端紫外線露光装置（ＥＵＶ）を用いてパターンを転写する露光用のブランクスが含まれる。また、基板２４には、例えば、既にパターンが形成されているマスクも含まれる。例えば、レベンソン型マスクは２回の描画を必要とするため、１度描画されマスクに加工された物に２度目のパターンを描画することもある。ＸＹステージ２２上には、さらに、ＸＹステージ２２の位置測定用のミラー２６が配置される。
【００１９】
電子銃４から放出された電子ビーム３０は、照明レンズ６によりほぼ垂直にアパーチャ部材８全体を照明する。図２は、アパーチャ部材８の構成を示す概念図である。アパーチャ部材８には、縦（ｙ方向）ｍ行×横（ｘ方向）ｎ列（ｍ，ｎ≧２）の穴（開口部）８０が所定の配列ピッチでマトリクス状に形成されている。例えば、５１２行×５１２列の穴８０が形成される。各穴８０は、共に同じ寸法形状の矩形で形成される。各穴８０は、同じ径の円形であっても構わない。
【００２０】
電子ビーム３０は、アパーチャ部材８のすべての穴８０が含まれる領域を照明する。これらの複数の穴８０を電子ビーム３０の一部がそれぞれ通過することで、図１に示すようなマルチビーム３０ａ〜３０ｅが形成されることになる。
【００２１】
図２では、縦横（ｘ，ｙ方向）が共に２列以上の穴８０が配置された例を示したが、これに限るものではない。例えば、縦横（ｘ，ｙ方向）どちらか一方が複数列で他方は１列だけであっても構わない。また、穴８０の配列の仕方は、図２に示すように、縦横が格子状に配置される場合に限るものではない。例えば、縦方向に隣接する穴同士が、千鳥状に互い違いに配置されてもよい。
【００２２】
後述するように、ブランキングアパーチャアレイ１０には、アパーチャ部材８の各穴８０の配置位置に合わせて貫通孔（図３における貫通孔１１０）が形成され、各貫通孔には、対となる２つの電極からなるブランカ（図３におけるグランド電極１０７ａ及びブランキング電極１０７ｂからなるブランカ１０６）が、それぞれ配置される。各貫通孔を通過する電子ビーム３０ａ〜３０ｅは、それぞれ独立に、ブランカが印加する電圧によって偏向される。この偏向によって、各ビームがブランキング制御される。このように、ブランキングアパーチャアレイ１０により、アパーチャ部材８の複数の穴８０を通過したマルチビームの各々に対してブランキング偏向が行われる。
【００２３】
ブランキングアパーチャアレイ１０を通過したマルチビーム３０ａ〜３０ｅは、縮小レンズ１２によって、各々のビームサイズと配列ピッチが縮小され、制限アパーチャ部材１４に形成された中心の穴に向かって進む。ここで、ブランキングアパーチャアレイ１０のブランカにより偏向された電子ビームは、その軌道が変位し制限アパーチャ部材１４の中心の穴から位置がはずれ、制限アパーチャ部材１４によって遮蔽される。一方、ブランキングアパーチャアレイ１０のブランカによって偏向されなかった電子ビームは、制限アパーチャ部材１４の中心の穴を通過する。
【００２４】
このように、制限アパーチャ部材１４は、ブランキングアパーチャアレイ１０の電極によってビームＯＦＦの状態になるように偏向された各ビームを遮蔽する。そして、ビームＯＮになってからビームＯＦＦになるまでに制限アパーチャ部材１４を通過したビームが、１回分のショットのビームとなる。
【００２５】
制限アパーチャ部材１４を通過したマルチビーム３０ａ〜３０ｅは、対物レンズ１６により焦点が合わされ、所望の縮小率のパターン像となる。制限アパーチャ部材１４を通過した各ビーム（マルチビーム全体）は、偏向器１８によって同方向にまとめて偏向され、基板２４に照射される。
【００２６】
一度に照射されるマルチビームは、理想的にはアパーチャ部材８の複数の穴８０の配列ピッチに上述した所望の縮小率を乗じたピッチで並ぶことになる。この描画装置は、ショットビームを連続して順に照射していくラスタースキャン方式で描画動作を行い、所望のパターンを描画する際、パターンに応じて必要なビームがブランキング制御によりビームＯＮに制御される。ＸＹステージ２２が連続移動している時、ビームの照射位置がＸＹステージ２２の移動に追従するように偏向器１８によって制御される。
【００２７】
描画装置の各部は図示しない制御装置により制御される。制御装置は、描画データに対し複数段のデータ変換処理を行って装置固有のショットデータを生成する。ショットデータには、各ショットの照射量及び照射位置座標等が定義される。制御装置は、各ショットの照射量を電流密度で割って照射時間ｔを求め、対応するショットが行われる際、照射時間ｔだけビームＯＮするように、ブランキングアパーチャアレイ１０の対応するブランカに偏向電圧を印加する。
【００２８】
また、制御装置は、ショットデータが示す位置（座標）に各ビームが偏向されるように偏向量を演算し、偏向器１８に偏向電圧を印加する。これにより、その回にショットされるマルチビームがまとめて偏向される。
【００２９】
図３は、ブランキングアパーチャアレイ１０の断面図である。ブランキングアパーチャアレイ１０は、基板１００、回路部１０２、及び複数のブランカ１０６を有する。各ブランカ１０６は、基板１００の一方の面１００ａに設けられており、一対のグランド電極１０７ａ及びブランキング電極１０７ｂを有する。グランド電極１０７ａとブランキング電極１０７ｂとの間に所定の電圧（例えば５Ｖ）を印加することで、電子ビームを偏向することができる。
【００３０】
基板１００には、アパーチャ部材８の各穴８０（図２参照）の配置位置に合わせて、複数の貫通孔１１０がマトリクス状に配列されている。グランド電極１０７ａ及びブランキング電極１０７ｂは貫通孔１１０を挟んで対向するように設けられる。
【００３１】
なお、貫通孔１１０は、グランド電極１０７ａとブランキング電極１０７ｂとの間に所定の電圧を印加することができる正常ブランカ（正常セル）１０６ａの箇所にのみ形成される。グランド電極１０７ａとブランキング電極１０７ｂとの間に所定の電圧を印加することができない不良ブランカ（不良セル）１０６ｂの箇所には貫通孔１１０は形成されず、面１００ａに凹部１０８のみが形成される。凹部１０８の深さは、基板１００の厚みよりも小さい。不良セル１０６ｂでは、凹部１０８を挟んで電極１０７ａ、１０７ｂが設けられる。
【００３２】
不良セル１０６ｂの貫通孔１１０が開口していないため、ビームが不良セル１０６ｂを通過せず、常時ビームＯＮとなる不良ビームの発生を防止し、描画精度を向上させることができる。
【００３３】
このようなブランキングアパーチャアレイ１０の製造方法を図４（ａ）〜（ｄ）を用いて説明する。
【００３４】
図４（ａ）に示すように、公知のＣＭＯＳプロセスにより基板１００にトランジスタや配線等の回路部１０２を形成する。基板１００は例えばシリコンウェーハである。続いて、基板１００の一方の面１００ａに、エッチングによりアライメントマーク１０４を形成する。さらに、Ａｕ等の電解めっきを行い、面１００ａにグランド電極１０７ａ及びブランキング電極１０７ｂを有するブランカ１０６を複数形成する。ブランカ１０６は、アパーチャ部材８の各穴８０の配置位置に合わせて、マトリクス状に形成される。
【００３５】
次に、図４（ｂ）に示すように、基板１００の一方の面１００ａをエッチングし、グランド電極１０７ａとブランキング電極１０７ｂとの間に凹部１０８を形成する。凹部１０８の深さは、基板１００の厚みよりも小さく、例えば基板１００の厚みの１／５程度である。
【００３６】
続いて、ブランカ１０６毎に、グランド電極１０７ａとブランキング電極１０７ｂとの間に所定の電圧が印加できるか否かテストを行い、所定のブランキング電圧（例えば５Ｖ）が印加できず、常時ビームＯＮとなる不良セルのマップ（不良セルマップ）を作成する。例えば、図５（ａ）に示すような不良セルマップＭが作成される。図５（ａ）は３×３個のブランカ１０６の不良セルマップの例を示し、“○”が正常セルを示し、“×”が不良セルを示す。
【００３７】
次に、図４（ｃ）に示すように、基板１００を反転し、公知のフォトリソグラフィ技術を用いて、基板１００の他方の面１００ｂに、正常セル１０６ａの部分にのみ開口部１０９ａを有するレジストパターン１０９を形成する。このとき、面１００ａに形成されたアライメントマーク１０４を用いて位置合わせを行うことにより、凹部１０８に対して、開口部１０９ａを高精度に配置できる。
【００３８】
次に、レジストパターン１０９をマスクにして基板１００をエッチングし、凹部１０８につなげる（連なる）ことで、図４（ｄ）に示すように、貫通孔１１０が形成される。貫通孔１１０の形成後、アッシング等によりレジストパターン１０９を除去する。
【００３９】
これにより、正常セル１０６ａの部分にのみ貫通孔１１０を形成し、不良セル１０６ｂの部分には貫通孔１１０が形成されないようにすることができる。図５（ｂ）は、図５（ａ）に示すような不良セルマップＭが得られた場合に作製されるブランキングアパーチャアレイ１０を面１００ｂ側から見た平面図である。不良セル１０６ｂの部分は貫通孔１１０が形成されず、面１００ａ側に凹部１０８が形成されるのみである。
【００４０】
言い換えれば、不良セル１０６ｂは、貫通孔１１０が基板１００の材料で塞がれ、電子ビームを遮蔽する。これにより、ブランキング偏向されずに常時ビームＯＮとなる不良ビームが発生することを防止できる。不良ビームが描画対象の基板２４に照射されることを防止でき、描画精度を向上させることができる。
【００４１】
（第２の実施形態）
上記第１の実施形態によるブランキングアパーチャアレイ１０は、凹部１０８の底面と、基板１００の面１００ｂとの間の基板１００の材料を、貫通孔１１０を塞ぐビーム遮蔽体としていたが、よりビーム遮蔽能の高い重金属をビーム遮蔽体として用いてもよい。
【００４２】
図６は、重金属を含むビーム遮蔽体１５０が設けられたブランキングアパーチャアレイ１０Ａの断面図である。ブランキングアパーチャアレイ１０Ａは、基板１２０、回路部１３２、及び複数のブランカ１３６を有する。
【００４３】
基板１２０は、シリコン層１２２とシリコン層１２６との間にシリコン酸化膜１２４を挿入したＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板である。
【００４４】
各ブランカ１３６は、基板１２０の一方の面１２０ａに設けられており、一対のグランド電極１３７ａ及びブランキング電極１３７ｂを有する。グランド電極１３７ａとブランキング電極１３７ｂとの間に所定の電圧（例えば５Ｖ）を印加することで、電子ビームを偏向することができる。
【００４５】
基板１２０には、アパーチャ部材８の各穴８０（図２参照）の配置位置に合わせて、複数の貫通孔１４０がマトリクス状に配列されている。グランド電極１３７ａ及びブランキング電極１３７ｂは貫通孔１４０を挟んで対向するように設けられる。
【００４６】
貫通孔１４０は、グランド電極１３７ａとブランキング電極１３７ｂとの間に所定の電圧を印加することができる正常ブランカ（正常セル）１３６ａの箇所にのみ形成される。グランド電極１３７ａとブランキング電極１３７ｂとの間に所定の電圧を印加することができない不良ブランカ（不良セル）１３６ｂの箇所には貫通孔１４０は形成されず、基板１２０の面１２０ａに凹部１３８が形成され、面１２０ｂ側にビーム遮蔽体１５０が形成されている（埋め込まれている）。凹部１３８の深さは、基板１２０の厚みよりも小さい。不良セル１３６ｂでは、凹部１３８を挟んで一対の電極１３７ａ、１３７ｂが設けられる。
【００４７】
ビーム遮蔽体１５０は、タングステンやタンタル等の重金属を含む。
【００４８】
不良セル１３６ｂの貫通孔１４０が開口していないため、常時ビームＯＮとなる不良ビームの発生を防止し、描画精度を向上させることができる。また、不良セル１３６ｂでは貫通孔１４０を重金属を含むビーム遮蔽体１５０で塞いでいるような構造になっているため、効果的に電子ビームを遮蔽できる。
【００４９】
このようなブランキングアパーチャアレイ１０Ａの製造方法を図７（ａ）〜（ｃ）、図８（ｄ）〜（ｆ）を用いて説明する。
【００５０】
図７（ａ）に示すように、公知のＣＭＯＳプロセスにより基板１２０のシリコン層１２６にトランジスタや配線等の回路部１３２を形成する。
【００５１】
次に、図７（ｂ）に示すように、基板１２０を反転して、面１２０ｂ（シリコン層１２２）に、エッチングによりアライメントマーク１３４を形成する。さらに、エッチングにより、シリコン層１２２に複数の凹部を形成し、この凹部にタングステンやタンタル等の重金属材料を埋め込んで、ビーム遮蔽体１５０を形成する。凹部を形成するエッチングでは、シリコン酸化膜１２４がストッパとなる。ビーム遮蔽体１５０は、アパーチャ部材８の各穴８０（図２参照）の配置位置に合わせて、マトリクス状に形成される。
【００５２】
次に、図７（ｃ）に示すように、基板１２０を再度反転し、Ａｕ等の電解めっきを行い、面１２０ａにグランド電極１３７ａ及びブランキング電極１３７ｂを有するブランカ１３６を複数形成する。ブランカ１３６は、アパーチャ部材８の各穴８０の配置位置に合わせて、すなわちビーム遮蔽体１５０の位置に合わせて、マトリクス状に形成される。このとき、面１２０ｂに形成されたアライメントマーク１３４を用いて位置合わせを行うことにより、ビーム遮蔽体１５０に対して、ブランカ１３６を高精度に配置できる。
【００５３】
次に、図８（ｄ）に示すように、基板１２０の面１２０ａからシリコン層１２６をエッチングし、グランド電極１３７ａとブランキング電極１３７ｂとの間に凹部１３８を形成する。凹部１３８を形成するエッチングでは、シリコン酸化膜１２４がストッパとなる。
【００５４】
続いて、ブランカ１３６毎に、グランド電極１３７ａとブランキング電極１３７ｂとの間に所定の電圧が印加できるか否かテストを行い、所定のブランキング電圧（例えば５Ｖ）が印加できず、常時ビームＯＮとなる不良セルのマップ（不良セルマップ）を作成する。
【００５５】
次に、図８（ｅ）に示すように、基板１２０を反転し、公知のフォトリソグラフィ技術を用いて、基板１２０の面１２０ｂに、正常セル１３６ａの部分にのみ開口部１３９ａを有するレジストパターン１３９を形成する。このとき、面１２０ｂに形成されたアライメントマーク１３４を用いて位置合わせを行うことにより、ビーム遮蔽体１５０に対して、レジストパターン１３９を高精度に配置できる。正常セル１３６ａの箇所では、開口部１３９ａを介して、ビーム遮蔽体１５０の表面が露出される。
【００５６】
次に、レジストパターン１３９をマスクにして基板１２０（埋め込まれたビーム遮蔽体１５０及びシリコン酸化膜１２４）をエッチングし、凹部１３８につなげる（連なる）ことで、図８（ｆ）に示すように、貫通孔１４０が形成される。貫通孔１４０の形成に伴い、正常セル１３６ａの箇所ではビーム遮蔽体１５０が除去される。貫通孔１４０の形成後、アッシング等によりレジストパターン１３９を除去する。
【００５７】
これにより、正常セル１３６ａの部分にのみ貫通孔１４０を形成し、不良セル１３６ｂの部分は貫通孔１４０が形成されないようにすることができる。不良セル１３６ｂの部分は貫通孔１４０が形成されず、面１２０ａ側に凹部１３８が形成されるのみである。
【００５８】
不良セル１３６ｂは、貫通孔１４０がビーム遮蔽体１５０（及びシリコン酸化膜１２４）で塞がれたような構造であり、電子ビームを遮蔽する。これにより、ブランキング偏向されずに常時ビームＯＮとなる不良ビームが発生することが防止される。また、ビーム遮蔽体１５０は重金属を含み、電子ビームを効果的に遮蔽することができる。
【００５９】
上記第２の実施形態では、不良セル１３６ｂの部分にのみ重金属を含むビーム遮蔽体１５０を設けていたが、ビーム遮蔽体１５０を基板１２０の面１２０ｂの全面に形成し、正常セル１３６ａの部分のみ除去して貫通孔１４０を形成するようにしてもよい。
【００６０】
上記第１の実施形態のブランキングアパーチャアレイ１０にＳＯＩ基板を用いてもよい。また、上記第２の実施形態のブランキングアパーチャアレイ１０Ａにシリコン基板を用いてもよい。
【００６１】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００６２】
２  電子ビーム鏡筒
４  電子銃
６  照明レンズ
８  アパーチャ部材
１０  ブランキングアパーチャアレイ
１２  縮小レンズ
１４  制限アパーチャ部材
１６  対物レンズ
１８  偏向器
２０  描画室
２２  ＸＹステージ
１０６  ブランカ
１０６ａ  正常セル
１０６ｂ  不良セル
１１０  貫通孔
１２０  基板
【図１】
2018010895.tif 000003
【図２】
2018010895.tif 000004
【図３】
2018010895.tif 000005
【図４】
2018010895.tif 000006
【図５】
2018010895.tif 000007
【図６】
2018010895.tif 000008
【図７】
2018010895.tif 000009
【図８】
2018010895.tif 000010