(57)【要約】【課題】本発明はＦＣＢＧＡ基板の導体ランド部を除いた半導体装置が実装される直下の領域において、表面絶縁樹脂層（ソルダーレジスト層）の一部が除去されることにより下地が露出し、電気的な絶縁性が損なわれることが無く、半田リフロー時に発生する反りを抑制可能なＦＣＢＧＡ基板を提供することを課題とする。【解決手段】半導体チップ２が搭載される面に半導体チップのアレイ状配列の端子電極と半田接合するＦＣパッド電極を備え、もう一方の面にプリント配線基板６のアレイ状配列の端子電極との半田接合電極を備えたＦＣＢＧＡ基板１であって、ＦＣＢＧＡ基板のＦＣパッド電極と、その裏面の半田接合電極以外はソルダーレジスト層３で被覆されており、ＦＣパッド電極側のソルダーレジスト層の表面には格子状の凹部５が形成されていることを特徴とするＦＣＢＧＡ基板。【選択図】図１
2018166155.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップが搭載される面に半導体チップのアレイ状配列の端子電極と半田接合するＦＣパッド電極を備え、もう一方の面にプリント配線基板のアレイ状配列した端子電極との半田接合電極を備えたＦＣＢＧＡ基板であって、
ＦＣＢＧＡ基板のＦＣパッド電極と、その裏面の半田接合電極以外はソルダーレジスト層で被覆されており、
ＦＣパッド電極側のソルダーレジスト層の表面には格子状の凹部が形成されていることを特徴とするＦＣＢＧＡ基板。
【請求項２】
請求項１に記載のＦＣＢＧＡ基板の製造方法であって、
コア基板の表裏面に導体配線層を形成する工程Ａと、
表裏面の導体配線層の上に層間絶縁層を形成し、ビアホールを形成する工程Ｂと、
工程Ａと工程Ｂとを繰り返すことにより、最表面に導体配線層が形成された配線基板を作製する工程と、
最表面の導体配線層の上にソルダーレジスト層を形成する工程と、
半導体チップが搭載される面の所望の位置のソルダーレジスト層を除去することにより、ＦＣパッド電極を露出し、且つ格子状の凹部を形成する工程と、
もう一方の面に形成されたソルダーレジスト層の所望の位置のソルダーレジスト層を除去することにより、プリント配線基板との半田接合電極を露出する工程と、を備えていることを特徴とするＦＣＢＧＡ基板の製造方法。
【請求項３】
前記半導体チップが搭載される面の所望の位置の前記ソルダーレジスト層を除去することにより、前記ＦＣパッド電極を露出し、且つ前記格子状の凹部を形成する工程が、感光性のソルダーレジストを使用して、ハーフトーンマスクにて露光・現像する工程であることを特徴とする請求項２に記載のＦＣＢＧＡ基板の製造方法。
【請求項４】
前記半導体チップが搭載される面の所望の位置の前記ソルダーレジスト層を除去することにより、前記ＦＣパッド電極を露出し、且つ前記格子状の凹部を形成する工程が、レーザービームを照射してソルダーレジスト層を除去する工程であることを特徴とする請求項２に記載のＦＣＢＧＡ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＦＣＢＧＡ（Ｆｌｉｐ  Ｃｈｉｐ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）基板とその製造方法に関する。
【背景技術】
【０００２】
電子機器の小型化、薄型化、高性能化が進んでおり、それらに使用されるＩＣチップの外部回路との接続電極（パッド電極）数も増加の一途を辿っている。パッド電極の数が増加するのに伴い、パッド電極の微細化が進んでいる。そのようなＩＣチップのパッド電極の寸法は、プリント配線基板に形成可能な電極寸法との差が大き過ぎるため、まず電極寸法の整合をとるための基板であるインターポーザに実装する。インターポーザに実装した上で、プリント配線基板に実装することが主流となっている。
【０００３】
インターポーザとしては、電極数の増加に伴いパターンの微細化が進み、電極数が多いＩＣチップには、ＦＣＢＧＡ基板が使用されている。ＦＣＢＧＡ基板は、プリント配線基板との接続およびＩＣチップとの接続共にＢＧＡが使用されている。
【０００４】
このようなＦＣＢＧＡ基板に形成されている電極の寸法は取扱い可能な範囲の最小寸法で形成されており、半田リフローの加熱時に発生する基板の反りにより、実装歩留まりが低下する。図３は、従来のＦＣＢＧＡ基板１´に反りが発生した場合のプリント配線基板６との半田接続不良の状況を例示した断面図である。ＦＣＢＧＡ基板１´が反っているために、反り上がった部位の半田ボール７が接続できない状況となっている。
【０００５】
このような反りの発生を抑制するため、各種の技術が検討されている。基板の内部に応力が発生しても、反り量を小さくするため、基板を構成する材料として剛性が高いコア基板を採用したり、基板の表裏面に形成する配線パターンの分布を均等にしたり、基板の積層構成として、熱膨張係数を表裏面で対称に配置する、など、多岐に亘る検討がなされている。
【０００６】
例えば特許文献１には、半田リフロー時の反りを防止し得るプリント配線基板として、コア基板の少なくとも片面に導体配線層と層間絶縁樹脂層が積層され、最表面の導体配線層上が表面絶縁樹脂層（ソルダーレジスト層）により覆われてなる多層プリント配線基板において、半導体パッケージなどの半導体装置を実装する領域内で、且つその半導体装置の外部電極と接合される導体ランド部を除いた半導体装置直下の領域において、層間絶縁樹脂層上または導体配線層上に形成された上記の表面絶縁樹脂層（ソルダーレジスト層）の一部が除去されたプリント配線基板が開示されている。
【０００７】
このプリント配線基板は、半田リフロー時に発生する反りを防止可能な優れた技術であるが、表面絶縁樹脂層（ソルダーレジスト層）の一部が除去されているため、その部位で下地が露出している。そのためその部位において下地が露出し溶融した半田と接触し、電気的な絶縁性が損なわれてしまう虞がある。
【０００８】
特に、半田リフロー時に反りが発生し易いインターポーザや半導体パッケージ用の薄型のプリント配線基板であるＦＣＢＧＡ基板においては、反りの発生を抑制可能な技術が待望されていた。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−１６６３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記の事情に鑑み、本発明は、半電気的絶縁性が損なわれることなく反りの発生を抑制し得るＦＣＢＧＡ基板を提供することを課題とする。
【課題を解決するための手段】
【００１１】
上記の課題を解決する手段として、本発明の請求項１に記載の発明は、半導体チップが搭載される面に半導体チップのアレイ状配列の端子電極と半田接合するＦＣパッド電極を備え、もう一方の面にプリント配線基板のアレイ状配列した端子電極との半田接合電極を備えたＦＣＢＧＡ基板であって、
ＦＣＢＧＡ基板のＦＣパッド電極と、その裏面の半田接合電極以外はソルダーレジスト層で被覆されており、
ＦＣパッド電極側のソルダーレジスト層の表面には格子状の凹部が形成されていることを特徴とするＦＣＢＧＡ基板である。
【００１２】
また、請求項２に記載の発明は、請求項１に記載のＦＣＢＧＡ基板の製造方法であって、
コア基板の表裏面に導体配線層を形成する工程Ａと、
表裏面の導体配線層の上に層間絶縁層を形成し、ビアホールを形成する工程Ｂと、
工程Ａと工程Ｂとを繰り返すことにより、最表面に導体配線層が形成された配線基板を作製する工程と、
最表面の導体配線層の上にソルダーレジスト層を形成する工程と、
半導体チップが搭載される面の所望の位置のソルダーレジスト層を除去することにより、ＦＣパッド電極を露出し、且つ格子状の凹部を形成する工程と、
もう一方の面に形成されたソルダーレジスト層の所望の位置のソルダーレジスト層を除去することにより、プリント配線基板との半田接合電極を露出する工程と、を備えていることを特徴とするＦＣＢＧＡ基板の製造方法である。
【００１３】
また、請求項３に記載の発明は、前記半導体チップが搭載される面の所望の位置の前記ソルダーレジスト層を除去することにより、前記ＦＣパッド電極を露出し、且つ前記格子状の凹部を形成する工程が、感光性のソルダーレジストを使用して、ハーフトーンマスクにて露光・現像する工程であることを特徴とする請求項２に記載のＦＣＢＧＡ基板の製造方法である。
【００１４】
また、請求項４に記載の発明は、前記半導体チップが搭載される面の所望の位置の前記ソルダーレジスト層を除去することにより、前記ＦＣパッド電極を露出し、且つ前記格子状の凹部を形成する工程が、感光性のソルダーレジストを使用して、ハーフトーンマスクにて露光・現像する工程であることを特徴とする請求項２に記載のＦＣＢＧＡ基板の製造方法である。
【発明の効果】
【００１５】
本発明のＦＣＢＧＡ基板によれば、半導体チップが搭載される側のソルダーレジストの表面に格子状の凹部が備えられているため、半田リフロー時の高温に晒されても、ＦＣＢＧＡ基板が反ることが抑制される。そのため、半導体チップとＦＣＢＧＡ基板との接続不良や、ＦＣＢＧＡ基板とプリント配線基板との接続不良の発生が抑制される。
【００１６】
また、本発明のＦＣＢＧＡ基板の製造方法によれば、本発明のＦＣＢＧＡ基板を提供可能とする。
【図面の簡単な説明】
【００１７】
【図１】本発明のＦＣＢＧＡ基板の一態様を例示した説明図であって、（ａ）は半導体チップを搭載する面に備えられた格子状に備えられた凹部の概略上面図、（ｂ）は（ａ）のＡ−Ａ´切断線における概略断面図、を示している。
【図２】本発明のＦＣＢＧＡ基板がプリント配線基板と半田ボールにて接続された状態を例示した概略断面図であって、ＦＣＢＧＡ基板が反っていない状況を例示している。
【図３】従来のＦＣＢＧＡ基板がプリント配線基板と半田ボールにて接続された状態を例示した概略断面図であって、ＦＣＢＧＡ基板が反っており、一部の半田ボールは接続しているが、一部の半田ボールは接続していない状況を例示している。
【発明を実施するための形態】
【００１８】
＜ＦＣＢＧＡ基板＞
本発明は、配線基板の最表面の絶縁樹脂層であるソルダーレジスト層の形態と、多層配線基板が半田リフローなどの高温環境に晒された時に生じる基板の反りについて、鋭意研究を重ねた結果、ソルダーレジストに形成した格子状の凹部が反りを低減する効果についての知見を得るに至り、本発明を完成させることができた。
【００１９】
本発明のＦＣＢＧＡ基板について、図１と図２を用いて説明する。
本発明のＦＣＢＧＡ基板１は、半導体チップが搭載される面に半導体チップ２のアレイ状配列の端子電極と半田接合するＦＣ（フリップチップ）パッド電極（図示せず）を備え、もう一方の面にプリント配線基板６のアレイ状配列の端子電極との半田接合電極（図示せず）を備えたＦＣＢＧＡ基板１である。
【００２０】
本発明のＦＣＢＧＡ基板１は、コアとなる基板の表裏面に導体配線層と層間絶縁層とを交互に形成して作製した配線基板４の、最表面の導体配線層の上に最表面の絶縁樹脂層であるソルダーレジスト層３を形成した構成を備えている。半導体チップ２が搭載される面に備えられたＦＣパッド電極と、その裏面の半田接合電極以外はソルダーレジスト層３で被覆されており、ＦＣパッド電極側のソルダーレジスト層３の表面には格子状の凹部が形成されていることが特徴となっている（図１（ｂ）参照）。
【００２１】
半導体チップ２が搭載される面のソルダーレジスト層３に、格子状の凹部５が形成されていることにより、半田リフローなどの高温処理工程を経ても、本発明のＦＣＢＧＡ基板１が反ることが抑制される。
【００２２】
格子状の凹部５は、ソルダーレジスト層３が全て除去されておらず、途中まで除去されることにより凹部を形成している。
【００２３】
＜ＦＣＢＧＡ基板の製造方法＞
次に、本発明のＦＣＢＧＡ基板の製造方法について説明する。
本発明のＦＣＢＧＡ基板の製造方法は、コア基板の表裏面に導体配線層を形成する工程Ａと、表裏面の導体配線層の上に層間絶縁層を形成し、ビアホールを形成する工程Ｂと、工程Ａと工程Ｂとを繰り返すことにより、最表面に導体配線層が形成された配線基板を作製する工程と、最表面の導体配線層の上にソルダーレジスト層を形成する工程と、半導体チップが搭載される面の所望の位置のソルダーレジスト層を除去することにより、ＦＣパッド電極を露出し、且つ格子状の凹部を形成する工程と、もう一方の面に形成されたソルダーレジスト層の所望の位置のソルダーレジスト層を除去することにより、プリント配線基板との半田接合電極を露出する工程と、を備えている。
【００２４】
上記の半導体チップが搭載される面の所望の位置のソルダーレジスト層を除去すること
により、ＦＣパッド電極を露出し、且つ格子状の凹部を形成する手段が、感光性のソルダーレジストを使用して、ハーフトーンマスクにて露光・現像する手段であっても良い。
【００２５】
また、上記の半導体チップが搭載される面の所望の位置のソルダーレジスト層を除去することにより、ＦＣパッド電極を露出し、且つ格子状の凹部を形成する手段が、レーザービームを照射してソルダーレジスト層を除去する手段であっても良い。
【００２６】
（導体配線層を形成する工程Ａ）
導体配線層を形成する手段としては、従来の多層プリント配線基板の製造工程を好適に使用することができる。また、コアとなる基板としては、例えばガラスクロスにＢステージのＦＲ−４のエポキシ樹脂を含浸させたプリプレグの表裏両面に電解銅箔の粗面を向い合わせにして熱プレスすることにより作製した銅張積層板を使用することができる。
【００２７】
この表裏両面の銅箔の所望の位置にドリル加工などによりスルーホールを形成後、スルーホールめっき工程を経て、スルーホール内部に銅めっき層を形成する。その後、感光性ドライフィルムを表裏両面にラミネートし、所望の露光パターンを備えたフォトマスクを用いて露光し、現像する。その後、そのドライフィルムパターンをエッチングマスクとして不要な銅箔をエッチング除去し、エッチングマスクを剥離することにより、銅箔層を導体とする導体配線層（導体パターン、配線パターンとも言う。）を形成することができる。
【００２８】
導体配線層としては、銅張積層板を使用して銅箔をパターニングして形成する例を説明したが、これに限定する必要はなく、例えば、絶縁性基板上に形成したアルミニウム箔をパターニングしたものでも良いし、金属インキや導体インキを印刷することによって形成した導体パターンを使用することもできる。またスルーホール内の銅めっきの代わりに、金属インキや導体インキをスルーホール内に充填して、基板の表裏面に形成した導体配線層と導通をとっても良い。
【００２９】
（導体配線層の上に層間絶縁層を形成し、ビアホールを形成する工程Ｂ）
導体配線層の上に層間絶縁層を形成する手段としては、従来の多層プリント配線基板の製造工程を好適に使用することができる。
【００３０】
層間絶縁層としては、例えば、有機絶縁樹脂シートを、真空ラミネーターを用いて張り合わせることができる。また、液状の絶縁樹脂を導体配線層の上に塗布・乾燥することで形成することができる。
【００３１】
層間絶縁層の材料としては、エポキシ系、アクリル系、ウレタン系、エポキシアクリレー系、フェノールエポキシ系、ポリイミド系、ポリアミド系、シアネート系、ポリマー液晶からなるシート類、これら樹脂にガラスやポリアミド、液晶からなる補強繊維を含浸させた材料、シリカやブチル系有機材料、炭酸カルシウムなどのフィラーを含んでいてもよい。
【００３２】
層間絶縁層にビアホールを形成する手段としては、従来の多層プリント配線基板の製造工程を好適に使用することができる。具体的には、レーザ（ＣＯ２、ＵＶ、エキシマ）を使用して所望の部位の層間絶縁層を除去する方法が挙げられる。また、層間絶縁層として、感光性の樹脂材料を使用し、所望のパターンを備えたフォトマスクを使用して露光・現像する工程により、層間絶縁層にビアホールを形成することが可能である。
【００３３】
（ソルダーレジスト層を表裏面の導体配線層の上に形成する工程）
最上層の導体配線層を形成した後、その上にソルダーレジスト層を形成する。ソルダー
レジスト層となるソルダーレジストインキを表裏面の導体配線層の上に塗布する手段としては、例えばロールコータを用いて所望の厚さに塗布することができる。塗布する手段としてはロールコータに限定する必要はなく、スクリーン印刷、カーテンコータ、スプレーコータなどを適宜使用することができる。
【００３４】
塗布後、乾燥することによって、ソルダーレジスト層とすることができる。乾燥の手段としては、通常、クリーンオーブン中で温風の中に保管し、ソルダーレジスト中の溶剤を揮発することによって、乾燥させる。そのため、使用されている溶剤に合せて乾燥温度と処理時間を設定すれば良い。
【００３５】
（ソルダーレジスト層を除去する手段）
所望の位置のソルダーレジスト層を除去する手段は、ソルダーレジスト層として感光性の材料を使用している場合と、そうでない場合によって異なる。
【００３６】
感光性のソルダーレジストを使用した場合、所望のパターンを備えたフォトマスクを使用して露光・現像処理を行うことによって、所望の部位のソルダーレジスト層を除去することができる。フォトマスクとしてハーフトーンマスクを使用することによって、ＦＣパッド電極部とその裏面の半田接合電極部のソルダーレジスト層を全て除去し、下地を露出させる一方、本願発明の凹部においては、露光量を調整することで、ソルダーレジスト層の表面から一定の深さまで現像により除去するが、それ以上の深さにあるソルダーレジスト層は残留させることができる。
【００３７】
また、感光性が無いソルダーレジストを使用した場合、レーザ（ＣＯ２、ＵＶ、エキシマ）を使用して所望の部位の層間絶縁層を除去する手段を使用することができる。電極以外はソルダーレジストで覆われている必要があるので、ソルダーレジスト層のある一定の深さまでは除去するが、それ以上の深さにあるソルダーレジスト層は残留させるためには、レーザ出力を下げて照射することにより、ソルダーレジスト層の所望の部位に凹部を形成することができる。
【００３８】
以上の様にして、半導体チップが搭載される面に半導体チップのアレイ状配列の端子電極と半田接合するＦＣパッド電極の部位にそれらの電極を露出する開口部と、もう一方の面にプリント配線基板のアレイ状配列の端子電極との半田接合する電極の部位にそれらの電極を露出する開口部以外には、ソルダーレジスト層が形成されており、且つ、ソルダーレジスト層の半導体チップが搭載される面には、格子状の凹部が備えられたＦＣＢＧＡ基板を作製することができる。
【００３９】
この半導体チップが搭載される面に格子状の凹部が備えられたＦＣＢＧＡ基板とすることにより、半田リフローなどの高温処理がなされた場合においても、反ることが抑制され、半田接続不良などの不具合の発生を抑制可能なＦＣＢＧＡ基板を提供することができる。
【符号の説明】
【００４０】
１・・・ＦＣＢＧＡ基板
２・・・半導体チップ
３・・・ソルダーレジスト層
４・・・配線基板
５・・・凹部
６・・・プリント配線基板
７・・・半田ボール
【図１】
2018166155.tif 000003
【図２】
2018166155.tif 000004
【図３】
2018166155.tif 000005