(57)【要約】【課題】  ショットキー接続面のバリアハイトの変化を抑制することができる技術を提供する。【解決手段】  半導体装置は、Ｓｉを含有する半導体基板と、トレンチと、ゲート絶縁膜と、トレンチ内に配置されるゲート電極と、ゲート電極の上面を覆う層間絶縁膜と、Ｔｉを含有しており、半導体基板の上面を覆うバリアメタル層と、バリアメタル層の上面を覆うＡｌＳｉ電極、を備えている。半導体基板が、ｎ型のエミッタ領域と、ｐ型のボディ領域と、ｎ型のドリフト領域と、半導体基板の上面からボディ領域を貫通してドリフト領域に達するｎ型のピラー領域、を備えている。バリアメタル層と層間絶縁膜の間に間隔が設けられており、バリアメタル層はエミッタ領域に接しているとともにピラー領域の上方に開口を有しており、ＡｌＳｉ電極は間隔内で半導体領域の上面に接しているとともに開口内でピラー領域にショットキー接触している。【選択図】  図２
2018125443.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉを含有する半導体基板と、
前記半導体基板の上面に設けられたトレンチと、
前記トレンチの内面を覆うゲート絶縁膜と、
前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極と、
前記ゲート電極の上面を覆う層間絶縁膜と、
Ｔｉを含有しており、前記半導体基板の上面を覆うバリアメタル層と、
前記バリアメタル層の上面を覆うＡｌＳｉ電極、
を備えており、
前記半導体基板が、
前記半導体基板の上面に露出しており、前記ゲート絶縁膜に接しているｎ型のエミッタ領域と、
前記エミッタ領域の下側で前記ゲート絶縁膜に接しているｐ型のボディ領域と、
前記ボディ領域の下側で前記ゲート絶縁膜に接しており、前記ボディ領域によって前記エミッタ領域から分離されているｎ型のドリフト領域と、
前記半導体基板の前記上面から前記ボディ領域を貫通して前記ドリフト領域に達するｎ型のピラー領域、
を備えており、
前記バリアメタル層と前記層間絶縁膜の間に間隔が設けられており、
前記バリアメタル層は、前記エミッタ領域に接しているとともに前記ピラー領域の上方に開口を有しており、
前記ＡｌＳｉ電極は、前記間隔内で前記半導体基板の前記上面に接しているとともに前記開口内で前記ピラー領域にショットキー接触している、
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書は、半導体装置を開示する。
【背景技術】
【０００２】
特許文献１に開示される半導体装置は、Ｓｉ（シリコン）を含有する半導体基板と、半導体基板の上面に設けられたトレンチと、トレンチの内面を覆うゲート絶縁膜と、トレンチ内に配置されており、ゲート絶縁膜によって半導体基板から絶縁されているゲート電極と、ゲート電極の上面を覆う層間絶縁膜と、半導体基板の上面を覆う上部電極、を備えている。半導体基板は、エミッタ領域、ボディ領域、ドリフト領域、ピラー領域を備えている。エミッタ領域は、半導体基板の上面に露出しており、ゲート絶縁膜に接しているｎ型領域である。ボディ領域は、エミッタ領域の下側でゲート絶縁膜に接しているｐ型領域である。ドリフト領域は、ボディ領域の下側でゲート絶縁膜に接しており、ボディ領域によってエミッタ領域から分離されているｎ型領域である。ピラー領域は、半導体基板の上面からボディ領域を貫通してドリフト領域に達するｎ型領域である。ピラー領域の上端は、上部電極に対してショットキー接続されている。
【０００３】
エミッタ領域、ボディ領域、ドリフト領域及びゲート電極等によってスイッチング素子が構成されている。また、ボディ領域とドリフト領域の界面（ｐｎ接続面）によって、ｐｎダイオードが構成されている。また、上部電極とピラー領域の界面（ショットキー接続面）によって、ショットキーバリアダイオード（以下、ＳＢＤという）が構成されている。ＳＢＤはｐｎダイオードに並列に接続されている。上部電極の電位が高くなると、ｐｎダイオードとＳＢＤに電流が流れる。ｐｎダイオードに並列接続されたＳＢＤを設けることで、ｐｎダイオードの逆回復電流を抑制することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−４８２３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体装置はその動作時に発熱するため、半導体装置のオンオフを繰り返すことによって、上部電極に高い応力が加わる。上部電極に繰り返し高い応力が加わると、上部電極に歪みやクラックが生じる。上部電極にＡｌＳｉ電極を用いる場合、応力への耐性を向上させるために、ＡｌＳｉ電極と半導体基板の間にバリアメタル層を設ける場合がある。バリアメタル層は、Ｔｉ（チタン）を含有する金属層である。バリアメタル層の上面にＡｌＳｉ電極を形成することにより、ＡｌＳｉ電極の粒径が小さくなり、ＡｌＳｉ電極の応力への耐性が向上する。但し、ピラー領域を有する半導体装置においては、バリアメタル層とピラー領域の界面で十分なバリアハイトが得られないので、ピラー領域の上方のバリアメタル層に開口を設け、開口内でＡｌＳｉ電極をピラー領域にショットキー接触させる。
【０００６】
一方で、上部電極にＡｌＳｉ電極（アルミニウムとシリコンの合金）を用いる場合、ＡｌＳｉ電極中のＳｉが半導体基板の表面に析出し、半導体基板の表面にシリコンノジュールが発生する。シリコンノジュールはｐ型半導体の特性を有する。シリコンノジュールは、半導体基板の表面にランダムに発生する。そのため、シリコンノジュールが、ピラー領域とＡｌＳｉ電極とのショットキー接続面に発生する場合がある。シリコンノジュールがピラー領域とＡｌＳｉ電極とのショットキー接続面に発生すると、そのショットキー接続面におけるバリアハイトが変化し、問題となる。
【課題を解決するための手段】
【０００７】
本明細書が開示する半導体装置は、Ｓｉを含有する半導体基板と、半導体基板の上面に設けられたトレンチと、トレンチの内面を覆うゲート絶縁膜と、トレンチ内に配置されており、ゲート絶縁膜によって半導体基板から絶縁されているゲート電極と、ゲート電極の上面を覆う層間絶縁膜と、Ｔｉを含有しており、半導体基板の上面を覆うバリアメタル層と、バリアメタル層の上面を覆うＡｌＳｉ電極、を備えている。半導体基板が、半導体基板の上面に露出しており、ゲート絶縁膜に接しているｎ型のエミッタ領域と、エミッタ領域の下側でゲート絶縁膜に接しているｐ型のボディ領域と、ボディ領域の下側でゲート絶縁膜に接しており、ボディ領域によってエミッタ領域から分離されているｎ型のドリフト領域と、半導体基板の上面からボディ領域を貫通してドリフト領域に達するｎ型のピラー領域、を備えている。バリアメタル層と層間絶縁膜の間に間隔が設けられており、バリアメタル層は、エミッタ領域に接しているとともにピラー領域の上方に開口を有しており、ＡｌＳｉ電極は、間隔内で半導体基板の上面に接しているとともに開口内でピラー領域にショットキー接触している。
【０００８】
上記の半導体装置では、ＡｌＳｉ電極と半導体基板の間にバリアメタル層が存在するので、ＡｌＳｉ電極の応力への耐性が向上する。また、バリアメタル層は、ピラー領域の上方に開口を有しており、その開口内でＡｌＳｉ電極がピラー領域にショットキー接触している。したがって、ＡｌＳｉ電極とピラー領域の界面（ショットキー接続面）で、適切なバリアハイトが得られる。また、バリアメタル層と層間絶縁膜の間に間隔が設けられており、その間隔内でＡｌＳｉ電極が半導体基板の上面に接している。シリコンノジュールは、層間絶縁膜と半導体基板の上面の間の段差近傍に成長しやすいことが分かっている。このため、この半導体装置では、層間絶縁膜の縁から半導体基板とＡｌＳｉ電極の界面に沿ってシリコンノジュールが成長し易い。この位置にシリコンノジュールが成長しても、半導体装置の特性への影響は極めて小さい。また、この位置にシリコンノジュールが成長することで、ピラー領域とＡｌＳｉ電極とのショットキー接続面にシリコンノジュールが発生することを抑制することができる。したがって、ショットキー接続面のバリアハイトの変化を抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】半導体装置１０の上面と断面を示す図。
【図２】半導体装置１０の縦断面図。
【図３】半導体装置１０における、上部電極８０を省略した区画領域５０の上面図（層間絶縁膜２８とバリアメタル層４２は破線により示す）。
【図４】変形例の半導体装置の上面と断面を示す図。
【図５】変形例の半導体装置における、上部電極８０を省略した上面の一部を示す図（層間絶縁膜２８とバリアメタル層４２は破線により示す）。
【発明を実施するための形態】
【００１０】
図１、２は、本実施形態の半導体装置１０を示している。半導体装置１０は、半導体基板１２と、上部電極８０と、下部電極９０と、絶縁膜等によって構成されている。半導体基板１２はＩＧＢＴ（Insulated Gate Bipolar Transistor）と、ダイオードとを備える、いわゆる逆導通ＩＧＢＴである。図１、２では、半導体基板１２の上面１２ａと平行な一方向をｘ方向といい、上面１２ａに平行でｘ方向に垂直な方向をｙ方向といい、半導体基板１２の厚み方向をｚ方向という。半導体基板１２は、例えば、Ｓｉ（シリコン）により構成されている。なお、図１では、図の見易さのため、半導体基板１２より上側の構成を省略している。
【００１１】
図１、２に示すように、半導体基板１２の上面１２ａには、トレンチ２２が形成されている。トレンチ２２は、ｘ方向に直線状に伸びる第１部分２２ａと、ｙ方向に直線状に伸びる第２部分２２ｂとを有している。第１部分２２ａと第２部分２２ｂが互いに接続されており、これによって半導体基板１２の上面１２ａが格子状に区画されている。トレンチ２２は、半導体基板１２の上面１２ａからｚ方向（下方向）に伸びている。以下では、格子状のトレンチ２２によって囲まれた範囲内の半導体領域を区画領域５０という。
【００１２】
トレンチ２２の内面は、ゲート絶縁膜２４によって覆われている。トレンチ２２内には、ゲート電極２６が配置されている。ゲート電極２６は、ゲート絶縁膜２４によって半導体基板１２から絶縁されている。ゲート電極２６の上面は、層間絶縁膜２８によって覆われている。ゲート電極２６は、層間絶縁膜２８によって上部電極８０から絶縁されている。
【００１３】
半導体基板１２の内部には、エミッタ領域３０、ボディ領域３２、ドリフト領域３４、バッファ領域３６、コレクタ領域３８、カソード領域３９及びピラー領域４０が設けられている。
【００１４】
各エミッタ領域３０は、ｎ型領域である。各エミッタ領域３０は、区画領域５０内に形成されている。各エミッタ領域３０は、半導体基板１２の上面１２ａに露出する位置に設けられている。各エミッタ領域３０は、トレンチ２２が直線状に伸びている部分（第２部分２２ｂ）のゲート絶縁膜２４に接している。各エミッタ領域３０は、トレンチ２２の上端部においてゲート絶縁膜２４に接している。
【００１５】
ボディ領域３２は、区画領域５０内に形成されている。ボディ領域３２は、高濃度領域３２ａと低濃度領域３２ｂを有している。高濃度領域３２ａは、高濃度のｐ型不純物を含有するｐ型領域である。高濃度領域３２ａは、半導体基板１２の上面１２ａに露出する位置に設けられている。高濃度領域３２ａは、エミッタ領域３０に隣接している。高濃度領域３２ａは、ピラー領域４０を取り囲む環状に形成されている。高濃度領域３２ａは、トレンチ２２が直線状に伸びている部分（第１部分２２ａ）のゲート絶縁膜２４に接している。低濃度領域３２ｂは、高濃度領域３２ａよりも低濃度のｐ型不純物を含有するｐ型領域である。低濃度領域３２ｂは、エミッタ領域３０と高濃度領域３２ａの下側に設けられている。また、低濃度領域３２ｂは、エミッタ領域３０と高濃度領域３２ａが形成されていない範囲で、半導体基板１２の上面１２ａに露出している。低濃度領域３２ｂは、エミッタ領域３０と高濃度領域３２ａの下側でゲート絶縁膜２４に接している。
【００１６】
ドリフト領域３４は、バリア領域３４ａと低濃度ドリフト領域３４ｂを有している。バリア領域３４ａは、区画領域５０内に形成されている。バリア領域３４ａは、エミッタ領域３０よりも低濃度のｎ型不純物を含有するｎ型領域である。バリア領域３４ａは、低濃度領域３２ｂの下側に設けられている。バリア領域３４ａは、低濃度領域３２ｂによってエミッタ領域３０から分離されている。バリア領域３４ａは、低濃度領域３２ｂの下側でゲート絶縁膜２４に接している。バリア領域３４ａと低濃度領域３２ｂの界面に、ｐｎ接合が形成されている。
【００１７】
低濃度ドリフト領域３４ｂは、バリア領域３４ａよりも低濃度のｎ型不純物を含有するｎ型領域である。低濃度ドリフト領域３４ｂは、バリア領域３４ａの下側に設けられている。低濃度ドリフト領域３４ｂは、バリア領域３４ａの下側において、トレンチ２２の下端部近傍のゲート絶縁膜２４と接している。
【００１８】
バッファ領域３６は、低濃度ドリフト領域３４ｂよりも高濃度のｎ型不純物を含有するｎ型領域である。バッファ領域３６は、低濃度ドリフト領域３４ｂの下側に設けられている。
【００１９】
コレクタ領域３８は、高濃度のｐ型不純物を含有するｐ型領域である。コレクタ領域３８は、バッファ領域３６の下側の領域の一部に設けられている。コレクタ領域３８は、半導体基板１２の裏面１２ｂに露出している。コレクタ領域３８は、下部電極９０に対してオーミック接触している。
【００２０】
カソード領域３９は、バッファ領域３６よりも高濃度のｎ型不純物を含有するｎ型領域である。カソード領域３９は、バッファ領域３６の下側の領域の一部に設けられている。カソード領域３９は、コレクタ領域３８に隣接している。カソード領域３９は、半導体基板１２の裏面１２ｂに露出している。カソード領域３９は、下部電極９０にオーミック接触している。
【００２１】
ピラー領域４０は、区画領域５０の中央に形成されている。ピラー領域４０は、ｎ型領域である。ピラー領域４０は、半導体基板１２の上面１２ａからボディ領域３２を貫通してドリフト領域３４（バリア領域３４ａ）に達している。ピラー領域４０は、ボディ領域３２によって、エミッタ領域３０から分離されている。ピラー領域４０の下端は、バリア領域３４ａに接続されている。
【００２２】
図２、３に示すように、半導体基板１２の上面１２ａには、バリアメタル層４２が設けられている。バリアメタル層４２は、例えば、ＴｉＮ（窒化チタン）によって構成されている。バリアメタル層４２は、区画領域５０の上側において層間絶縁膜２８から離間して配置されている。すなわち、層間絶縁膜２８とバリアメタル層４２の間には間隔Ｌが設けられている。バリアメタル層４２は、エミッタ領域３０の上面の一部と高濃度領域３２ａに接している。バリアメタル層４２は、エミッタ領域３０と高濃度領域３２ａに対してオーミック接触している。バリアメタル層４２は、ピラー領域４０の上方に開口４２ａを有している。このため、バリアメタル層４２は、ピラー領域４０に接していない。
【００２３】
バリアメタル層４２の上面には、上部電極８０が設けられている。上部電極８０は、ＡｌＳｉ（アルミニウムシリコン）によって構成されている。上部電極８０は、バリアメタル層４２と層間絶縁膜２８を覆っている。上部電極８０は、バリアメタル層４２と層間絶縁膜２８の間の間隔Ｌ内で半導体基板１２の上面１２ａに接している。上部電極８０は、間隔Ｌ内でエミッタ領域３０とボディ領域３２に対してオーミック接触している。上部電極８０は、バリアメタル層４２の開口４２ａ内でピラー領域４０に対してショットキー接触している。
【００２４】
半導体基板１２の裏面１２ｂには、下部電極９０が設けられている。下部電極９０は、コレクタ領域３８とカソード領域３９に対してオーミック接触している。
【００２５】
上述したように、半導体基板１２内には、高濃度領域３２ａ、ドリフト領域３４、バッファ領域３６及びカソード領域３９等によって上部電極８０と下部電極９０の間に接続されたダイオードが形成されている。また、半導体基板１２内には、エミッタ領域３０、低濃度領域３２ｂ、ドリフト領域３４、バッファ領域３６及びコレクタ領域３８等によって、上部電極８０と下部電極９０の間に接続されたＩＧＢＴが形成されている。すなわち、上部電極８０と下部電極９０の間には、ダイオードとＩＧＢＴが逆並列に接続されている。半導体装置１０がＩＧＢＴとして動作する場合には、上部電極８０がエミッタ電極であり、下部電極９０がコレクタ電極である。半導体装置１０がダイオードとして動作する場合には、上部電極８０がアノード電極であり、下部電極９０がカソード電極である。
【００２６】
ＩＧＢＴの動作について説明する。ＩＧＢＴをオンさせる場合には、下部電極９０に上部電極８０よりも高い電位が印加される。さらに、ゲート電極２６に閾値以上の電位を印加すると、ゲート絶縁膜２４近傍の低濃度領域３２ｂにチャネルが形成される。すると、上部電極８０から、エミッタ領域３０、チャネル、バリア領域３４ａ、低濃度ドリフト領域３４ｂ、バッファ領域３６及びコレクタ領域３８を経由して、下部電極９０に向かって電子が流れる。また、下部電極９０から、コレクタ領域３８、バッファ領域３６、低濃度ドリフト領域３４ｂ、バリア領域３４ａ、低濃度領域３２ｂ及び高濃度領域３２ａを経由して、上部電極８０に向かってホールが流れる。すなわち、ＩＧＢＴがオンして、下部電極９０から上部電極８０に向かって電流が流れる。その後、ゲート電極２６の電位を閾値未満に低下させると、チャネルが消失し、電流が停止する。すなわち、ＩＧＢＴがオフする。
【００２７】
次に、ダイオードの動作について説明する。ダイオードをオンさせる場合には、上部電極８０と下部電極９０の間に、上部電極８０が高電位となる電圧（順電圧）を印加する。以下では、上部電極８０の電位を、下部電極９０と同等の電位から徐々に上昇させる場合について考える。上部電極８０の電位を上昇させると、バリアメタル層４２の開口４２ａ内において、ピラー領域４０と上部電極８０との界面のショットキー接続部（すなわち、ＳＢＤ）が導通する。すると、下部電極９０から、カソード領域３９、バッファ領域３６、低濃度ドリフト領域３４ｂ、バリア領域３４ａ及びピラー領域４０を経由して、上部電極８０に向かって電子が流れる。ＳＢＤが導通すると、バリア領域３４ａの電位が上部電極８０の電位に近い電位となる。このため、低濃度領域３２ｂとバリア領域３４ａの境界のｐｎ接合に電位差が生じ難くなる。このため、その後に上部電極８０の電位を上昇させても、しばらくの間は、ｐｎ接合はオンしない。上部電極８０の電位をさらに上昇させると、ＳＢＤを介して流れる電流が増加する。これによって、上部電極８０とバリア領域３４ａの間の電位差が大きくなり、ｐｎ接合に生じる電位差も大きくなる。したがって、上部電極８０の電位を所定の電位以上に上昇させると、ｐｎ接合（すなわち、ｐｎダイオード）がオンする。すなわち、上部電極８０から、高濃度領域３２ａ、低濃度領域３２ｂ、バリア領域３４ａ、低濃度ドリフト領域３４ｂ、バッファ領域３６及びカソード領域３９を経由して下部電極９０に向かってホールが流れる。また、下部電極９０から、カソード領域３９、バッファ領域３６、低濃度ドリフト領域３４ｂ、バリア領域３４ａ、低濃度領域３２ｂ及び高濃度領域３２ａを経由して上部電極８０に向かって電子が流れる。このように、半導体装置１０では、上部電極８０の電位が上昇する際に、ＳＢＤが先にオンすることで、ｐｎダイオードがオンするタイミングが遅れる。これによって、低濃度領域３２ｂからバリア領域３４ａ及び低濃度ドリフト領域３４ｂにホールが流入することが抑制される。
【００２８】
ダイオードがオンした後に、上部電極８０と下部電極９０の間に逆電圧（上部電極８０が低電位となる電圧）を印加すると、ダイオードが逆回復動作を行う。すなわち、ダイオードがオンしている際には、バリア領域３４ａ及び低濃度ドリフト領域３４ｂ内にホールが存在している。逆電圧が印加されると、バリア領域３４ａ及び低濃度ドリフト領域３４ｂ内のホールが、低濃度領域３２ｂと高濃度領域３２ａを通って上部電極８０に排出される。このホールの流れによって、ダイオードに瞬間的に逆電流（いわゆる、逆回復電流）が発生する。しかしながら、半導体装置１０では、ダイオードがオンする際に、ＳＢＤがオンすることによって低濃度領域３２ｂからバリア領域３４ａ及び低濃度ドリフト領域３４ｂにホールが流入することが抑制される。このため、ダイオードが逆回復動作を行う際にバリア領域３４ａ及び低濃度ドリフト領域３４ｂから上部電極８０に排出されるホールが少ない。このため、本実施形態の半導体装置１０では、ダイオードの逆回復電流が小さい。
【００２９】
本実施形態の半導体装置１０では、上部電極８０と半導体基板１２の上面１２ａとの間にバリアメタル層４２が存在している。このため、バリアメタル層４２の上面に形成される上部電極８０の結晶粒径が小さくなり、上部電極８０の応力への耐性が向上する。このため、半導体装置１０の発熱により上部電極８０に応力が加わっても、上部電極８０にクラックが生じ難い。
【００３０】
また、バリアメタル層４２は、ピラー領域４０の上方に開口４２ａを有しており、その開口４２ａ内で上部電極８０がピラー領域４０にショットキー接触している。したがって、上部電極８０とピラー領域４０の界面（ショットキー接続面）で、適切なバリアハイトが得られる。
【００３１】
また、バリアメタル層４２と層間絶縁膜２８の間に間隔Ｌが設けられており、その間隔Ｌ内で上部電極８０が半導体基板１２の上面１２ａに接している。シリコンノジュールは、層間絶縁膜２８と半導体基板１２の上面１２ａの間の段差近傍に成長しやすいことが分かっている。このため、この半導体装置１０では、層間絶縁膜２８の縁から半導体基板１２と上部電極８０の界面に沿ってシリコンノジュールが成長し易い。この位置にシリコンノジュールが成長しても、半導体装置の特性への影響は極めて小さい。また、この位置にシリコンノジュールが成長することで、ピラー領域４０と上部電極８０とのショットキー接続面にシリコンノジュールが発生することを抑制することができる。したがって、ショットキー接続面のバリアハイトの変化を抑制することができる。
【００３２】
また、バリアメタル層４２は、エミッタ領域３０の一部に接している。バリアメタル層４２が形成されている範囲では、上部電極８０（ＡｌＳｉ）と半導体基板１２（Ｓｉ）が接していないため、シリコンノジュールは成長しない。したがって、エミッタ領域３０の上面全域にシリコンノジュールが成長することがない。このため、この半導体装置１０は、シリコンノジュールが発生しても、ＩＧＢＴの特性が変化し難い。
【００３３】
上述した半導体装置１０では、平面視において、トレンチ２２が格子状に形成されていたが、これに限られない。例えば、図４、５に示すように、複数のトレンチ２２が互いに間隔を空けて直線状に長く伸びるストライプ状に形成されていてもよい。この場合においても、層間絶縁膜２８とバリアメタル層４２の間に間隔Ｌを設け、ピラー領域４０の上方においてバリアメタル層４２に開口４２ａを設け、間隔Ｌ及び開口４２ａ内で上部電極８０を半導体基板１２に接触させることによって、半導体装置１０と同様の作用効果を奏することができる。
【００３４】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３５】
１０：半導体装置
１２：半導体基板
２２：トレンチ
２４：ゲート絶縁膜
２６：ゲート電極
２８：層間絶縁膜
３０：エミッタ領域
３２：ボディ領域
３４：ドリフト領域
３６：バッファ領域
３８：コレクタ領域
３９：カソード領域
４０：ピラー領域
４２：バリアメタル層
４２ａ：開口
８０：上部電極
９０：下部電極
【図１】
2018125443.tif 000003
【図２】
2018125443.tif 000004
【図３】
2018125443.tif 000005
【図４】
2018125443.tif 000006
【図５】
2018125443.tif 000007