(57)【要約】      （修正有）【課題】連続印刷動作の先頭ページでも適切なハンドリングが可能になると共に、画像転送ユニットの制御ソフトウェアの設計において、画像ハンドリングに関する設計面での負荷を軽減させ、設計効率を向上させる。【解決手段】画像転送ユニットは、外部コントローラからＴａｇ情報を１ページに１回受信するＴａｇ受信部と；設定されたライトプロセスＩＤを出力し受信したＴａｇ情報をメモリ領域に蓄積するＴａｇライトＤＭＡ部と；各版の多値画像データを受信するタイミングで設定されたリードプロセスＩＤを出力すると共に蓄積したＴａｇ情報をメモリ領域から読み出して出力するＴａｇリードＤＭＡ部と；を備え、メモリアクセス停止制御部はＴａｇライトＤＭＡ部が動作中にリードプロセスＩＤとライトプロセスＩＤと比較して同一ページであると判定する場合、メモリアクセス停止要求信号をＴａｇリードＤＭＡ部に対して出力しメモリリード動作を停止させる。【選択図】図４
2018176638.tif 000002
【特許請求の範囲】
【請求項１】
外部コントローラとインターフェースを介して接続される画像形成装置であって、
前記外部コントローラからカラー成分である複数の色ごとの版の多値画像データと、文字や写真等の画像種や属性を識別するＴａｇ情報とを受信し、前記多値画像データに対し画像処理を行って少値化する画像転送ユニット、及び
各版の画像処理後のデータを基にして記録媒体に印刷動作を行う書き込み部を含む画像形成エンジンを備えており、
前記画像転送ユニットは、
メモリ領域と、
前記外部コントローラから前記Ｔａｇ情報を１ページに１回受信するＴａｇ受信部と、
設定されたライトプロセスＩＤを出力し、受信した前記Ｔａｇ情報を前記メモリ領域に蓄積するＴａｇライトＤＭＡ部と、
各版の多値画像データを受信するタイミングで、設定されたリードプロセスＩＤを出力すると共に、蓄積した前記Ｔａｇ情報を前記メモリ領域から読み出して出力するＴａｇリードＤＭＡ部と、
状況に応じてメモリアクセス停止要求信号を生成して前記ＴａｇリードＤＭＡ部に出力して、前記ＴａｇリードＤＭＡ部でのメモリリード動作の停止を指示するメモリアクセス停止制御部と、
受信した各版の多値画像データを、前記メモリ領域より読み出した前記Ｔａｇ情報を用いて画像処理を行って少値化する画像処理部と、を備え、
前記メモリアクセス停止制御部は、前記ＴａｇライトＤＭＡ部が動作中のとき、前記リードプロセスＩＤと前記ライトプロセスＩＤと比較することで同一ページのＤＭＡ転送かのどうか判定を行い、同一ページである場合、前記メモリアクセス停止要求信号を前記ＴａｇリードＤＭＡ部に対して出力し、前記メモリリード動作を停止させることを特徴とする
画像形成装置。
【請求項２】
前記ＴａｇライトＤＭＡ部はライト処理ライン数を出力するライト処理ライン数出力部を有し、
前記ＴａｇリードＤＭＡ部はリード処理ライン数を出力するリード処理ライン数出力部を有しており、
前記メモリアクセス停止制御部は、前記ＴａｇライトＤＭＡ部が動作中のとき、前記リードプロセスＩＤと前記ライトプロセスＩＤと比較することで同一ページのＤＭＡ転送であるとの判定を行い、かつ前記ライト処理ライン数の値が前記リード処理ライン数の値以下である場合、前記メモリアクセス停止要求信号を前記ＴａｇリードＤＭＡ部に対して出力し、前記メモリリード動作を停止させることを特徴とする
請求項１に記載の画像形成装置。
【請求項３】
前記ライトプロセスＩＤは、前記ＴａｇライトＤＭＡ部の動作状態と停止状態を識別可能な所定の値に設定されることを特徴とする
請求項１又は２に記載の画像形成装置。
【請求項４】
前記画像転送ユニットは、
第２のメモリ領域と、
前記画像処理部により少値化された画像データを前記第２のメモリ領域に蓄積する画像ライトＤＭＡ部と、
各版の少値化後の画像データを前記第２のメモリ領域から読み出して出力する画像リードＤＭＡ部と、を備えており、
前記第２のメモリ領域は２ページ分の前記少値化後の画像データを保存することを特徴とする
請求項１乃至３のいずれか一項に記載の画像形成装置。
【請求項５】
ユーザーから送信された印刷データを受信して描画し、多値画像データを作成する前記外部コントローラとして機能するデジタルフロントエンドと、
前記デジタルフロントエンドとインターフェースを介して接続される請求項１乃至３のいずれか一項に記載の画像形成装置と、を備えることを特徴とする
印刷システム。
【請求項６】
カラー成分である各版の多値画像データと、文字や写真等の画像種を識別するＴａｇ情報を外部コントローラから受信し、受信したデータに対し画像処理を行って少値化した後、画像形成エンジンからの印刷要求にて少値データを送信する画像形成装置に搭載される画像転送用の集積回路であって、
メモリ領域と、
前記外部コントローラからＴａｇ情報を１ページに１回受信するＴａｇ受信部と、
設定されたライトプロセスＩＤを出力し、前記受信したＴａｇ情報を前記メモリ領域に蓄積するＴａｇライトＤＭＡ部と、
各版の多値画像データを受信するタイミングで、設定されたリードプロセスＩＤを出力すると共に、蓄積した前記Ｔａｇ情報を前記メモリ領域から読み出して出力するＴａｇリードＤＭＡ部と、
状況に応じてメモリアクセス停止要求信号を生成して前記ＴａｇリードＤＭＡ部に出力して、前記ＴａｇリードＤＭＡ部でのメモリリード動作の停止を指示するメモリアクセス停止制御部と、
受信した各版の多値画像データを、前記メモリ領域より読み出した前記Ｔａｇ情報を用いて画像処理を行って少値化する画像処理部と、を備え、
前記メモリアクセス停止制御部は、前記ＴａｇライトＤＭＡ部が動作中のとき、前記リードプロセスＩＤと前記ライトプロセスＩＤと比較することで同一ページのＤＭＡ転送かのどうか判定を行い、同一ページである場合、前記メモリアクセス停止要求信号を前記ＴａｇリードＤＭＡ部に対して出力し、前記メモリリード動作を停止させることを特徴とする
集積回路。
【請求項７】
前記ＴａｇライトＤＭＡ部はライト処理ライン数を出力するライト処理ライン数出力部を有し、
前記ＴａｇリードＤＭＡ部はリード処理ライン数を出力するリード処理ライン数出力部を有しており、
前記メモリアクセス停止制御部は、前記ＴａｇライトＤＭＡ部が動作中のとき、前記リードプロセスＩＤと前記ライトプロセスＩＤと比較することで同一ページのＤＭＡ転送であるとの判定を行い、かつ前記ライト処理ライン数の値が前記リード処理ライン数の値以下である場合、前記メモリアクセス停止要求信号を前記ＴａｇリードＤＭＡ部に対して出力し、前記メモリリード動作を停止させることを特徴とする
請求項６に記載の集積回路。
【請求項８】
前記ライトプロセスＩＤは、前記ＴａｇライトＤＭＡ部の動作状態と停止状態とを識別可能な所定の値に設定されることを特徴とする
請求項６又は７に記載の集積回路。
【請求項９】
前記集積回路はＦＰＧＡであることを特徴とする
請求項６乃至８のいずれか一項に記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置、印刷システム、及び画像形成装置に搭載される画像転送用の集積回路に関する。
【背景技術】
【０００２】
画像形成装置は、外部コントローラ（例えば、ＤＦＥ（digital  Front  End）などの上位装置）からデータを送信されることが多い。プリンタエンジン（画像形成装置）側では、上位装置から送られたデータを、ページ毎に識別する必要がある。
【０００３】
例えば、特許文献１では、エンジン側の中央演算処理部が印刷データをビットイメージに展開する際にデータに識別番号を付与する技術が提案されている。ここでは、付与データの中に入力インターフェースを識別する番号（Ｔａｇ情報）が入っており、プリントエンジン側が識別番号を読み出し、印刷完了メッセージを出力することで、入力インターフェースが変わっても印刷の待ちを発生させず、プリンタエンジンの状態に関わらず、複数の上位装置からの印刷データの受信及び展開処理を行っている。
【０００４】
上記のような画像形成装置において、データ転送ユニット（Data  Transfer  Unit：ＤＴＵ）がデータ受信、画像処理した後の少値データを印字するエンジン側は、メカレイアウトの都合上、印刷時の各版（各色）のデータの印字タイミングが異なることが大半である。一例として、Ｔａｇ情報をいったんＤＴＵ側メモリに蓄積し、ドラム先頭色以外は各版の画像データの転送タイミングに応じて、Ｔａｇ情報をメモリより読み出して各種画像処理を行っている。また、Ｔａｇの専用メモリとして、ドラム間の遅延を吸収するため、４ページ分のメモリを有しているものとする。
【０００５】
Ｔａｇ情報のリードは画像処理後のデータをメモリライトするライトＤＭＡ（Direct  Memory  Access）の開始指示によって開始され、画像処理の進み具合に追従して実行される。また、エンジン側に送る処理後の少値データを蓄積するページメモリを２ページ分、トグル使用するように持っており、エンジン側への印字データの転送はこの蓄積後のデータをメモリよりリードすることで行われる。
【０００６】
連続印刷の途中では、上記設定のＤＴＵにおけるＴａｇ情報のリードは、各版のドラム間距離、すなわち各版の印字タイミングの差により、確実にメモリライト後に実施されることが可能である。
【０００７】
しかし、連続印刷の先頭２ページや２ページ以下の印刷では、前述した２ページ分のページメモリがあることで、ドラム間遅延と無関係にライトＤＭＡが実行されてしまい、単純にソフトウェアにより画像ＤＭＡ起動の指示をした場合はＴａｇが書かれていないタイミングでメモリをリードしてしまう。これにより連続印刷の際の先頭ページでの印刷出力に異常画像が発生してしまうおそれがあった。
【０００８】
また、画像のページメモリを持たない場合でも、ＦＰＧＡ（Field-programmable  gate  array）デバイス内部に持つ数ライン分のラインメモリでも同様のことが発生してしまう。
【０００９】
画像形成装置のＤＴＵでは、ライトＤＭＡへの開始指示、エンジン側への印字データのＤＭＡ転送の開始指示等は、ソフトウェアにより実施している。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ここで、Ｔａｇのリードの開始タイミング、すなわち画像ライトＤＭＡの開始指示は、確実にＴａｇライト後に実施する必要がある等、適切に各版の画像データ転送タイミングに合わせて実施する必要があり、機械本体が高速になればなるほど画像ハンドリングが困難になる傾向にある。
【００１１】
そこで、本発明は上記事情に鑑み、連続印刷動作の先頭ページでも適切なハンドリングが可能になると共に、画像転送ユニットの制御ソフトウェアの設計において、画像ハンドリングに関する設計面での負荷を軽減させ、設計効率を向上させることができる画像形成装置の提供を目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明の一態様では、
外部コントローラとインターフェースを介して接続される画像形成装置であって、
前記外部コントローラからカラー成分である複数の色ごとの版の多値画像データと、文字や写真等の画像種や属性を識別するＴａｇ情報とを受信し、前記多値画像データに対し画像処理を行って少値化する画像転送ユニット、及び
各版の画像処理後のデータを基にして記録媒体に印刷動作を行う書き込み部を含む画像形成エンジンを備えており、
前記画像転送ユニットは、
メモリ領域と、
前記外部コントローラから前記Ｔａｇ情報を１ページに１回受信するＴａｇ受信部と、
設定されたライトプロセスＩＤを出力し、受信した前記Ｔａｇ情報を前記メモリ領域に蓄積するＴａｇライトＤＭＡ部と、
各版の多値画像データを受信するタイミングで、設定されたリードプロセスＩＤを出力すると共に、蓄積した前記Ｔａｇ情報を前記メモリ領域から読み出して出力するＴａｇリードＤＭＡ部と、
状況に応じてメモリアクセス停止要求信号を生成して前記ＴａｇリードＤＭＡ部に出力して、前記ＴａｇリードＤＭＡ部でのメモリリード動作の停止を指示するメモリアクセス停止制御部と、
受信した各版の多値画像データを、前記メモリ領域より読み出した前記Ｔａｇ情報を用いて画像処理を行って少値化する画像処理部と、を備え、
前記メモリアクセス停止制御部は、前記ＴａｇライトＤＭＡ部が動作中のとき、前記リードプロセスＩＤと前記ライトプロセスＩＤと比較することで同一ページのＤＭＡ転送かのどうか判定を行い、同一ページである場合、前記メモリアクセス停止要求信号を前記ＴａｇリードＤＭＡ部に対して出力し、前記メモリリード動作を停止させることを特徴とする画像形成装置、を提供する。
【発明の効果】
【００１３】
一態様によれば、画像形成装置において、連続印刷動作の先頭ページでも適切なハンドリングが可能になると共に、画像転送ユニットの制御ソフトウェアの設計において、画像ハンドリングに関する設計面での負荷を軽減させ、設計効率を向上させることができる。
【図面の簡単な説明】
【００１４】
【図１】画像転送ユニットを備える画像形成装置とＤＦＥとを含む印刷システムの構成の概略ブロック図。
【図２】図１に示す画像形成装置の制御に関する詳細ブロック図。
【図３】図１の画像形成装置のメカ構成の概略図。
【図４】本発明の実施形態に係る画像転送ユニットのＦＰＧＡのブロック図。
【図５】図４のＦＰＧＡに含まれるＴａｇライトＤＭＡＣの内部構成図。
【図６】図４のＦＰＧＡに含まれるＴａｇリードＤＭＡＣの内部構成図。
【図７】図４のＦＰＧＡに含まれるメモリアクセス停止制御回路の一例の内部構成図。
【図８】図７のメモリアクセス停止制御回路を用いた１ページ印刷の際の画像転送を説明するタイミングチャート。
【図９】４ページ印刷の際の画像転送を説明するタイミングチャート。
【図１０】図４のＦＰＧＡに含まれるメモリアクセス停止制御回路の別の例の内部構成図。
【図１１】図１０のメモリアクセス停止制御回路を用いた１ページ印刷の際の画像転送を説明するタイミングチャート。
【図１２】図４のＦＰＧＡに含まれるメモリアクセス停止制御回路のさらに別の例の内部構成図。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明を実施するための形態について説明する。下記、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
【００１６】
〔システム全体〕
図１は、画像転送ユニットを備える画像形成装置１と、ＤＦＥ２とを含む印刷システム３の構成の概略ブロック図である。本発明の一実施形態である、画像転送ユニット４０付の画像形成装置１の構成を、図１を用いて説明する。
【００１７】
図１に示すように、印刷システム３は、デジタルフロントエンド（ＤＦＥ:Digital  Front  End）２と、画像形成装置（エンジン部）１とを備える。
【００１８】
画像形成装置１は、例えば、制御部１０と、操作部２０と、画像形成エンジン３０と、画像転送ユニット４０とを備える。詳しくは、制御部１０は、コントローラ１１０と、画像処理ユニット（ＩＰＵ：Image  Processing  Unit）１２０と、ベースコントロールユニット（ＢＣＵ）１３０とを備える。画像形成エンジン３０は、書き込み部３００と、センサー３１３等とを備える。
【００１９】
ＤＦＥ２は、画像形成装置１のコントローラ１１０とＧｂＥ９１を介して接続され、画像形成装置１の画像転送ユニット４０と、高速シリアルＩ／Ｆ９２を介して接続されている。
【００２０】
ＤＦＥ２は、ユーザーから送られてきた印刷データを描画する。そして、ＤＦＥ２は、イエロー（Ｙ），マゼンタ（Ｍ）、シアン（Ｃ）及びブラック（Ｋ）と、必要に応じた特色（Ｓ）の各版を1200dpi/8bitで描画し、高速シリアルＩ／Ｆ９２を通して、画像データのみを画像転送ユニット４０へ転送する。また、ＤＦＥ２は、印刷のコマンド（印刷指示）を、ＧｂＥ９１を経由して、コントローラ１１０へ送る。
【００２１】
高速シリアルＩ／Ｆ９２は、ＤＦＥ２から、画像形成装置１の画像転送ユニット４０へ画像データを転送するためのインターフェース（Ｉ／Ｆ）である。転送のタイミングは、画像転送ユニット４０で生成する。
【００２２】
ＧｂＥ（Giga  Bit  Ethernet:ギガビットイーサネット（登録商標））９１は、１GBpsで通信が可能な伝送媒体であり、ＤＦＥ２から、画像形成装置１のコントローラ１１０へ、制御コマンド（印刷指示）を送るのに使用される。ここで、ＤＦＥ２と画像形成装置１とをＧｂＥ規格で通信する（接続する）伝送媒体は、例えば、ＳＴＰ（Shielded  Twisted  Pair）ケーブル、ＵＴＰ（Unshielded  Twisted  Pair）ケーブル、光ファイバーなどである。
【００２３】
また、ＤＦＥ２は、カスタマーＰＣからの印刷情報を受信するための、有線ＬＡＮ、無線ＬＡＮなどの通信インターフェースをさらに備えている。
【００２４】
画像形成装置１では、制御部１０のコントローラ１１０は、ＤＦＥ２から、印刷情報とコマンドを受け取って、ＢＣＵ１３０が解釈できるコマンドに変換して、ＢＣＵ１３０へコマンドを送り、画像転送ユニット４０に画像引取り情報をセットして、印刷全体の制御を行う。
【００２５】
画像転送ユニット４０は、高速シリアルＩ／Ｆ９２によりＤＦＥ２と接続され、ＤＦＥ２で描画された画像データを、コントローラ１１０からの指示で、ＩＰＵ１２０へ転送する。
【００２６】
ＩＰＵ１２０は、コピーの画像処理用のユニットであり、プリンタ動作時は、画像データの転送のみを行う。
【００２７】
ＢＣＵ１３０は、画像形成エンジン３０の紙搬送系などをコントロールする。
【００２８】
画像形成エンジン３０の一部であるセンサー３１３は、位置決めのためのトンボマーク情報を読み取り、ＢＣＵ１３０からの要求により、その位置決めトンボの画像を読み出す。
【００２９】
書き込み部３００が設けられる画像形成エンジン３０は画像形成を行う機構であるメカ部であり、図２、図３で後述するように、紙搬送機構を有し、画像を用紙に転写し、定着する機能を有しており、ＢＣＵ１３０により制御される。
【００３０】
また、操作部２０は、コントローラ１１０に接続され、ＵＩ（User  Interface）機能を有する。
【００３１】
このように本発明では、画像転送ユニット４０は、高速の画像転送を実現するために画像形成装置１側に設けられている。この画像転送ユニット４０により、コントローラ１１０とＤＦＥ２との転送パス（ＧｂＥ９１⇔コントローラ１１０）の他に、画像データのための転送パス（高速シリアルＩ／Ｆ９２⇔画像転送ユニット４０⇔ＩＰＵ１２０）を用意することで、高速の画像転送の実現が可能になる。そのため、画像形成エンジン３０の印刷速度が速くなっても、高速シリアルＩ／Ｆでの画像転送速度やＧｂＥでの転送速度が間に合わなくなるエラーを回避できる。
【００３２】
また、本発明では画像のための転送パスが画像形成装置側に設けられているため、ＤＦＥ側ではなく、画像処理（スクリーニング、エッジエンハンス、γ補正）などを、書き込み部３００の近くの、画像形成装置１側へ配置することで、比較的リアルタイムなフィードバックが可能になる。ここで、画質の安定を考えて、画像転送ユニット４０内に、画像処理部としてディザ処理回路４１６（図４参照）及びエッジエンハンス回路４１７が設けられている。
【００３３】
［制御ブロック］
図２に、図１に示す画像形成装置１の制御に関する詳細ブロック図を示す。図２では、画像形成装置１のうち、制御部１０として、コントローラ１１０、ＩＰＵ１２０及びベースコントロールユニット１３０と、画像転送ユニット４０と、操作部２０と、画像形成エンジン３０の一部であるセンサー３１３を示す。書き込み部３００の構成は図３とともに後述する。
【００３４】
図２に示すように、画像形成装置１と、外部コントローラであるＤＦＥ２とを接続するためのインターフェースとして、ＰＣＩｅ９２と、ＧｂＥ９１とが設けられている。ＰＣＩｅ９２は、パーツ間を接続する高速シリアルＩ／Ｆ９２の一種であり、画像転送ユニット４０と、ＤＦＥ２との間で、双方向通信が可能である。また、ＧｂＥ９１は、ＧｂＥ規格の伝送媒体であって、ＤＦＥ２とコントローラ１１０とを接続するための専用インターフェースである。
【００３５】
図２に示すコントローラ１１０は、ＣＰＵ１１１、ＬＳＩ１１２、ＡＳＩＣ１１３、ＨＤＤ１１４、ＮＩＣ１１５、ＲＡＭ１１６及びＲＯＭ１１７を備える。図２に示すコントローラ１１０は、印刷情報を受信してＲＡＭ１１６に一時保存する。
【００３６】
そしてコントローラ１１０は、ＤＦＥ２からのコマンドに応じて、印刷コマンド（印刷指示）を、ＰＣＩｅ１１８を通って、ＢＣＵ１３０へ転送し、画像引取り情報をＰＣＩｅ１１８を通って画像転送ユニット４０にセットすることで、印刷全体の制御を行う。
【００３７】
図２のコントローラ１１０において、ＣＰＵ(Central  Processing  Unit)１１１は、初期化プログラムをＲＯＭ１１７から読み出して、プログラムを実行する。また、ＣＰＵ１１１は、コントローラ１１０に搭載されるデバイスの初期化、ＰＣＩｅＳＷ４３と接続されるＰＣＩｅ１１８の初期化、ＦＰＧＡ４１に接続されるＰＣＩｅ部４３０の初期化、ＩＰＵ１２０のＡＳＩＣ１２１〜１２６のＰＣＩｅ部１２８の初期化、ＡＳＩＣ１２７との通信について制御ができる。
【００３８】
ＬＳＩ(Large-Scale  Integration)１１２は、ＣＰＵ１１１と合わせて使う集積回路であって、ＰＣＩｅ、ＵＳＢなどの周辺インターフェースを持つ。
【００３９】
ＡＳＩＣ(application  specific  integrated  circuit：特定用途向け集積回路)１１３は、接続及び転送用の専用ASICであり、ＩＰＵ１２０と接続するためのＰＣＩｅ１１８のインターフェースと転送のためのＤＭＡＣ(Direct  Memory  Access  Controller)などを有している。
【００４０】
ＨＤＤ(Hard  Disk  Drive)１１４は、プログラムやデータ、設定値などを保存する。ＮＩＣ(Network  Interface  Card)１１５は、ＰＣＩｅ１１８で、ＬＳＩ１１２に接続される、ＤＦＥ２と、接続するための専用インターフェースである。
【００４１】
ＲＡＭ(Random  Access  Memory)１１６は、ＣＰＵ１１１が、動作するために使用するメモリであり、画像データを一時保存するためにも使われる。ＲＯＭ(Read  Only  Memory)１１７は、ＣＰＵ１１１の初期化プログラムとブートローダーを格納する。
【００４２】
図２に示す画像転送ユニット４０は、ＦＰＧＡ４１、ＲＡＭ（メモリ）４２Ａ，４２Ｂ、ＰＣＩｅＳＷ４３、ＣＰＵ４４、ＲＯＭ４５、ＲＡＭ４６、高速シリアルインターフェース（Ｉ／Ｆ）４７、及びＢＣＵ  Ｉ／Ｆ４８を備えている。
【００４３】
画像転送ユニット４０は、ＰＣＩｅＳＷ４３を介して、ＰＣＩｅ（１１８、４３０、４７）を通って、コントローラ１１０と、ＩＰＵ１２０と接続される。また、画像転送ユニット４０は、ＢＣＵ  Ｉ／Ｆ４８を通って、ＢＣＵ１３０と接続される。
【００４４】
画像転送ユニット４０は、ＤＦＥ２から高速シリアルＩ／Ｆ９２を通して、画像処理前の画像データ及びＴａｇ情報を受信する。
【００４５】
ＰＣＩｅＳＷ４３は、ＰＣＩｅ（１１８、４３０、４７）のスイッチデバイスであって、複数のＰＣＩｅデバイスを接続するために使う。また、ＰＣＩｅＳＷ４３は、コントローラ１１０により、初期化される。
【００４６】
ＣＰＵ４４は、ＲＯＭ４５のプログラムを実行することで、画像転送ユニット４０の初期化を行い、ＢＣＵ１３０からの、コマンドにより、指示された内容を実行する。また、ＣＰＵ４４は、コントローラ１１０でセットされた画像引取り情報を基に、ページごとに、開始アドレス（プロセスＩＤ）を設定する。
【００４７】
ＲＯＭ４５は、データ転送ユニット４０の制御プログラムおよびデータが格納されている。ＲＡＭ４６は、ＣＰＵ４４のワーク用メモリである。
【００４８】
ＦＰＧＡ（Field-programmable  gate  array）４１は、プログラム可能なゲートアレイであり、高速シリアルインターフェース９２を介して、ＤＦＥ２から受け取った画像データを画像処理して、少値の画像データを生成し、ＲＡＭ４２Ｂに蓄積する。そして、ＩＰＵ１２０の転送要求に応じて、少値の画像データを、色版ごとに転送する。即ち、ＦＰＧＡ４１は画像転送用の集積回路である。
【００４９】
ここで、ＦＰＧＡ４１の役割は、外部コントローラ（ＤＦＥ２）から、各版の多値画像データと印刷１ページに、各版共通の文字や写真等の画像種や属性を識別するＴａｇ情報を受信して画像処理を行い、画像形成エンジン３０での印刷タイミングを制御するＢＣＵ１３０からの印刷要求に応じて少値データを送信することである。
【００５０】
画像転送ユニット４０のＦＰＧＡ４１では、Ｔａｇ情報を、いったん画像転送ユニット４０内のメモリ（ＲＡＭ４２Ａ，４２Ｂ）に蓄積し、各版の転送タイミングに応じて、Ｔａｇ情報をメモリより読み出して各種画像処理を行っている。
【００５１】
メモリであるＲＡＭ４２Ａ，４２Ｂは、ＦＰＧＡ４１のデータ一時蓄積用のメモリであり、画像転送に用いる画像処理用のデータを蓄積しておく。詳しくは、ＲＡＭ４２Ａは、図４に示すＴａｇ用のメモリであるＴａｇバッファメモリ４２１として機能し、画像形成エンジン３０のレイアウトの違いによりドラム間遅延を吸収するため、４ページ分のＴａｇ情報を蓄積可能なメモリを有している。さらに、ＲＡＭ４２Ｂは、図４に示す少値画像用のメモリである少値画像バッファメモリ４２２として機能し、ＦＰＧＡ４１での画像処理後の少値画像を、各版毎に表面印字用、裏面印字用を夫々２ページずつ計４面分、蓄積可能なメモリを有している。
【００５２】
高速シリアルＩ／Ｆ９２は、ＤＦＥ２から画像データを転送するための高速シリアルインターフェースである。高速シリアルＩ／Ｆ９２で画像データを転送する転送タイミングは、ＦＰＧＡ４１によって指示される。
【００５３】
ＢＣＵ  Ｉ／Ｆ４８は、ＢＣＵ１３０と画像転送ユニット４０間で、データのやり取りをするためのＢＣＵ用のインターフェースである。
【００５４】
ＩＰＵ（画像処理ユニット）１２０は、色版ごとの画像転送を受け持っており、ＰＣＩｅ１１８、４７で、コントローラ１１０と接続される。
【００５５】
図２を参照して、ＩＰＵ１２０は、複数の書き込み制御ＡＳＩＣ１２１、１２２、１２３、１２４、１２５、制御ＡＳＩＣ１２６、画像処理ＡＳＩＣ１２７を備える。
【００５６】
ＡＳＩＣ１２１は、Ｙ（イエロー）色用書き込みＡＳＩＣであり、画像補正（台形補正）の機能を有し、補正のパラメータは、ＢＣＵ１３０から設定される。
【００５７】
ＡＳＩＣ１２２は、Ｍ（マゼンタ）色用書き込みＡＳＩＣ、ＡＳＩＣ１２３は、Ｃ（シアン）色用書き込みＡＳＩＣ、ＡＳＩＣ１２４は、Ｋ（ブラック）色用書き込みＡＳＩＣであり、これらのＡＳＩＣはＹ用と同様に、画像補正（台形補正）の機能を有し、ＢＣＵ１３０から設定される。
【００５８】
ＡＳＩＣ１２５は、特色用書き込みＡＳＩＣであり、オプションで、５色目を使う時に追加して用いられる書き込み制御ＡＳＩＣであって、Ｙ用と同様に、画像補正（台形補正）の機能を有し、補正のパラメータは、ＢＣＵ１３０から設定される。
【００５９】
ＡＳＩＣ１２６は、書き込み制御ＡＳＩＣ（１２１〜１２５）を制御するＡＳＩＣである。ＡＳＩＣ１２７は、画像処理ＡＳＩＣであり、コントローラ１１０からの画像転送を行い、ＢＣＵ１３０によって、制御される。
【００６０】
ＢＣＵ１３０（ベースコントロールユニット）は、紙搬送等メカ的な制御と画像転送タイミング制御を行う。図２に示すＢＣＵ１３０はＣＰＵ１３１、ＲＡＭ１３２及びＲＯＭ１３３を備えている。
【００６１】
ＲＡＭ１３２は、ＣＰＵ１３１が、使用するメモリであり、ＲＯＭ１３３には、ＣＰＵ１３１のプログラム／データが格納されている。ＣＰＵ１３１が、ＲＯＭ１３３のプログラムを実行することで、ＩＰＵ１２０とＢＣＵ１３０の初期化を行う。
【００６２】
センサー３１３は、位置決め用トンボを読み出すための画像センサーである。ＢＣＵ１３０により画像が読み出され、ＢＣＵ１３０によりトンボの座標が決定される。
【００６３】
操作部２０は、ＵＩを受け持つユニットで、コントローラ１１０と接続される。図２において、操作部２０は、ＣＰＵ２１、タッチパネル２２、ＬＣＤ２３、キー入力部２４、ＲＯＭ２５、ＲＡＭ２６及び操作部Ｉ／Ｆ２７を備える。
【００６４】
操作部２０において、ＣＰＵ２１は、操作部２０の主制御部であり、ＲＯＭ２５のプログラムから起動し、操作部２０全体の初期化が終わったら、コントローラ１１０からのコマンド待ちになる。
【００６５】
タッチパネル２２は、ユーザーからの入力を検知する。ＬＣＤ（liquid Crystal Display: 液晶ディスプレイ）２３は表示部として機能する。キー入力部（ＫＥＹ）２４は、専用ハードキーで、ユーザーからの入力を検知する。
【００６６】
ＲＯＭ２５は、操作部２０のプログラム／データ格納用のメモリである。ＲＡＭ２６は、操作部２０のＣＰＵ２１のワーク用メモリである。操作部Ｉ／Ｆ２７は、操作部２０とコントローラ１１０とを接続するインターフェースである。
【００６７】
［画像形成エンジン］
図３に図１の画像形成エンジン３０のメカ構成の概略図を示す。図３を用いて、画像形成を行うメカ構成について説明する。
【００６８】
画像形成エンジン３０において、画像形成ユニットとして各色の感光体ユニット３０１〜３０４、転写ベルト３０６、レジストレーション部３０７、転写ユニット３０８、定着ユニット３０９及び冷却ユニット３１０を備える。
【００６９】
また、画像形成エンジン３０において、搬送ユニットとして、給紙トレイ３１１、反転ユニット３１２、センサー３１３及びセンサー３１４等を備える。
【００７０】
図３において、Ｙ色感光体ユニット３０１は、Ｙ色で画像を形成するためのユニットである、Ｍ色感光体ユニット３０２は、Ｍ色で画像を形成するためのユニットであり、Ｃ色感光体ユニット３０３は、Ｃ色で画像を形成するためのユニットであり、Ｋ色感光体ユニット３０４はＫ色で画像を形成するためのユニットである。
【００７１】
転写ベルト３０６は、各色の感光体ユニット３０１〜３０４から転写された、１ページ分の画像のトナーを載せて、用紙Ｐに二次転写するためのベルトである。レジストレーション部３０７は、タイミング合わせのために、一旦、用紙Ｐを停止させる場所である。転写ユニット３０８は、転写ベルト３０６から、用紙Ｐへトナー像を二次転写するユニットである。
【００７２】
定着ユニット３０９は、トナーの載った（トナー像が転写された）用紙Ｐを、熱と圧力で定着させるユニットである。冷却ユニット３１０は、定着で温められた用紙Ｐを冷却するユニットである。
【００７３】
また、搬送ユニットとして、給紙トレイ３１１は、用紙Ｐが載置され、用紙Ｐが必要に応じて供給する。反転ユニット３１２は、両面印刷の際に、用紙Ｐをスイッチバックして、用紙Ｐの表裏を反転させる。
【００７４】
センサー（位置決めセンサー）３１３は、用紙Ｐの第一面、第二面の位置決め用のトンボを読み取るセンサーである。濃度センサー３１４は、ローラー（転写ローラ）に転写された各色の濃度を読み取るセンサーであり、色合わせ、色位置合わせに使われる。
【００７５】
このようなメカ構成の画像形成エンジン３０では、印刷時、トレイ３１１から、用紙Ｐが搬送され、タイミング合わせのための位置、レジストレーション部３０７で、一瞬停止する。
【００７６】
そのタイミングに合わせて、ＩＰＵ１２０は、先頭色がＹ色として、Ｙ色感光体ユニット３０１の感光体に絵を描くために、画像を転送する。続いて、Ｍ色感光体ユニット３０２へ画像を転送し、Ｃ色感光体ユニット３０３へ画像を転送し、Ｋ色感光体ユニット３０４へ画像を転送する。
【００７７】
これらの画像は、それぞれ色のトナーを用いて色ごとに現像され、転写ベルト３０６に転写される。この際、画像の位置が合うようにタイミングを調節して、感光体ユニット３０１，３０２，３０３，３０４によって転写ベルト３０６上に画像が一次転写され、転写ユニット３０８において、転写ベルト３０６上の画像が用紙Ｐに二次転写される。
【００７８】
その後、用紙Ｐは、定着ユニット３０９で、熱と圧力を付与されることで画像が定着され、冷却ユニット３１０で冷却される。片面印刷である場合は、用紙Ｐは冷却後そのまま排紙される。
【００７９】
両面印刷の場合は、用紙Ｐは反転ユニット３１２に搬送され、スイッチバックして第二面が上になるようにして搬送される。両面印刷で第二面に印刷する場合も同様に、用紙Ｐは、レジストレーション部３０７で、一瞬停止し、各色の画像が載った、転写ユニット３０８で、転写ベルト３０６から、第二面へ画像が二次転写され、定着、冷却されて、排紙される。
【００８０】
なお、図３に示す画像形成エンジンでは、給紙トレイが１つの場合について説明したが、これに限定されるものではなく、給紙トレイが複数あってもよい。また、図３では、画像形成エンジンが４つの感光体を有する場合について説明したが、感光体の数は色に対応して増減可能であり、これに限定されるものではない。
【００８１】
［画像転送ユニット］
図４を用いて、本発明の実施形態における画像転送について説明する。図４では、画像転送ユニット４０におけるＦＰＧＡ４１と、ＦＰＧＡ４１に接続されるＴａｇバッファメモリ４２１及び少値画像バッファメモリ４２２を示している。
【００８２】
Ｔａｇバッファメモリ４２１は図２のＲＡＭ４２Ａによって実現され、少値画像バッファメモリ４２２はＲＡＭ４２Ｂによって実現される。
【００８３】
画像転送ユニット４０のＦＰＧＡ４１は、Ｔａｇ受信回路４１１、各色の版受信回路４１２Ｙ，４１２Ｍ，４１２Ｃ，４１２Ｋ、ＴａｇライトＤＭＡＣ４１３、ＴａｇリードＤＭＡＣ４１４Ｍ，４１４Ｃ，４１４Ｋ、パラメータ送信部４１５、ディザ処理回路４１６Ｙ，４１６Ｍ，４１６Ｃ，４１６Ｋ、エッジエンハンス回路４１７Ｙ，４１７Ｍ，４１７Ｃ，４１７Ｋ、メモリアクセス停止制御回路４１８Ｍ，４１８Ｃ，４１８Ｋ、及びＰＣＩｅ  Ｉ／Ｆ回路４１９を備える。
【００８４】
また、ＦＰＧＡ４１は、各色版の画像ライトＤＭＡＣ４９１Ｙ，４９１Ｍ，４９１Ｃ，４９１Ｋ、及び各色版の画像リードＤＭＡＣ４９２Ｙ，４９２Ｍ，４９２Ｃ，４９２Ｋをさらに備えている。
【００８５】
Ｔａｇ受信回路４１１は、外部コントローラであるＤＦＥ２から、画像種となるＴａｇデータ（Ｔａｇ情報）を受信する回路である。
【００８６】
多値画像データ受信回路（多値画像データ受信部）４１２Ｙは、ＤＦＥ２から、黄色の色成分（カラー成分）であるＹ版の多値画像データを受信する回路である。同様に、４１２Ｍ，４１２Ｃ，４１２Ｋは、夫々、Ｍ版、Ｃ版、Ｋ版の多値画像データを夫々受信する受信回路である。
【００８７】
ここで、ＤＦＥ２から送られてくる画像データの転送色順は、複数の色成分（Ｙ版／Ｍ版／Ｃ版／Ｋ版）ごとに異なり、図３に示すようなレイアウトの場合、メカレイアウトに合わせて、転送順序は、Ｔａｇ＝Ｙ版⇒Ｍ版⇒Ｃ版⇒Ｋ版の順となる。なお、この色の順番は一例であって、メカレイアウトの順番に合わせて転送順を設定する。
【００８８】
また、ＴａｇライトＤＭＡＣ４１３、ＴａｇリードＤＭＡＣ４１４Ｍ，４１４Ｃ，４１４Ｋは、ＣＰＵ４４と接続されるＣＰＵバス４４０が接続されている。
【００８９】
ＴａｇライトＤＭＡＣ４１３は、Ｔａｇ受信回路４１１からのデータを受信し、Ｔａｇバッファメモリ４２１にライトするＤＭＡ回路（ＴａｇライトＤＭＡ部、Ｔａｇ情報書き込み部）である。あらかじめＴａｇバッファメモリ４２１へアクセスする開始アドレス（プロセスＩＤ）が、画像転送ユニット４０のＣＰＵ４４（図２参照）にて設定される。
【００９０】
Ｔａｇバッファメモリ（Ｔａｇメモリ、メモリ領域、第１のメモリ領域、メモリバス）４２１は、Ｔａｇ用のバッファメモリであって、Ｔａｇ情報が埋め込まれた画像データを蓄積する。
【００９１】
ＴａｇリードＤＭＡＣ４１４Ｍ，４１４Ｃ，４１４Ｋは、Ｍ版／Ｃ版／Ｋ版の多値画像の受信タイミングに合わせて起動されるＤＭＡ回路（ＴａｇリードＤＭＡ部、Ｔａｇ情報読み出し部）である。詳しくは、ＴａｇリードＤＭＡＣ４１４Ｍ，４１４Ｃ，４１４Ｋが、複数の色ごとの版（Ｍ版／Ｃ版／Ｋ版）の多値画像データを受信するタイミングで、蓄積したＴａｇ情報を読み出し、識別子（開始アドレス）を抽出して出力する。
【００９２】
即ち、ＴａｇリードＤＭＡＣ４１４Ｍ，４１４Ｃ，４１４Ｋは、Ｔａｇバッファメモリ４２１から受信したＴａｇ情報及び画像データと、ＣＰＵ４４から受け取った開始アドレス（プロセスＩＤ）とを用いて、各色のデータが所望のデータであるかどうかを判別して、夫々の色ごとに異なるタイミングで画像処理へ移行させる。
【００９３】
メモリアクセス停止制御回路（メモリアクセス停止制御部）４１８Ｍ，４１８Ｃ，４１８Ｋは、Ｍ／Ｃ／Ｋ版用に３つ設けられ、ＴａｇライトＤＭＡＣ４１３と各版それぞれの色に対応するＴａｇリードＤＭＡＣ４１４Ｍ，４１４Ｃ，４１４Ｋから各種信号を受けとる。そして、メモリアクセス停止制御回路４１８Ｍ，４１８Ｃ，４１８Ｋは、ＴａｇリードＤＭＡＣ４１４Ｍ，４１４Ｃ，４１４Ｋにメモリアクセス停止要求信号を出力する。
【００９４】
ディザ処理回路（Dither：少値化回路）４１６Ｙは、６４画素×６４ラインのディザマトリクスを用いて、Ｙ版の多値画像データの画像処理により少値化する回路である。同様に、４１６Ｍ，４１６Ｃ，４１６Ｋは、夫々、Ｍ版、Ｃ版、Ｋ版の多値画像データを画像処理する回路である。
【００９５】
パラメータ送信部４１５は、ディザ処理に必要なパラメータを、ディザ処理回路４１６Ｙ，４１６Ｍ，４１６Ｃ，４１６Ｋへ、随時供給する回路である。
【００９６】
エッジエンハンス回路４１７Ｙは文字画像のエッジ補正を行う回路である。同様に、４１７Ｍ，４１７Ｃ，４１７Ｋは、夫々、Ｍ版、Ｃ版、Ｋ版の文字画像のエッジ補正を行う回路である。
【００９７】
ディザ処理回路４１６Ｙ〜４１６Ｋ、パラメータ送信部４１５、エッジエンハンス回路４１７は、画像処理部として機能する。
【００９８】
少値画像バッファメモリ（少値画像データ用メモリ、第２のメモリ領域）４２２は、画像処理後の少値画像データ用のバッファメモリであって、各色の版ごとに表面印字用としてページ２面と、裏面印字用としてページ２面の合計４面を有している。即ち、少値画像バッファメモリ４２２は、少値化後の画像データを、表裏分、各版２ページずつ保存可能である。
【００９９】
各版の画像ライトＤＭＡＣ４９１Ｙ，４９１Ｍ，４９１Ｃ，４９１Ｋ及び各版の画像リードＤＭＡＣ４９２Ｙ，４９２Ｍ，４９２Ｃ，４９２Ｋは、ＣＰＵ４４とＣＰＵバス４４０を介して接続されている。
【０１００】
Ｙ版ライトＤＭＡＣ（画像ライトＤＭＡ部）４９１Ｙは、少値化後の画像データを少値画像バッファメモリ４２２にライトするＤＭＡ回路である。あらかじめ少値画像バッファメモリ４２２をアクセスする開始アドレスがＣＰＵ４４にて設定される。画像ライトＤＭＡＣ４９１Ｍ，４９１Ｃ，４９１Ｋでの、他の色版でも同様である。
【０１０１】
Ｙ版リードＤＭＡＣ（画像リードＤＭＡ部）４９２Ｙは、印刷要求に合わせて起動されるＫ版データを転送するＤＭＡ回路である。あらかじめ少値画像バッファメモリ４２２をアクセスする開始アドレスがＣＰＵ４４にて設定されている。画像リードＤＭＡＣ４９２Ｍ，４９２Ｃ，４９２Ｋでの、他の色版でも同様である。
【０１０２】
上述のように、本実施形態では、少値化後のデータを、一旦、画像転送ユニット４０の少値画像バッファメモリ４２２に蓄積し、Ｙ版リードＤＭＡＣ（画像リードＤＭＡ部）４９２Ｙで読み出して使用する。
【０１０３】
＜ＴａｇライトＤＭＡＣ＞
図５には図４で示したＴａｇライトＤＭＡＣ４１３の内部構成図を示し、以下に説明する。
【０１０４】
図５に示す例では、ＴａｇライトＤＭＡＣ４１３は、データ入力回路５１と、バスＩ／Ｆ回路５２と、プロセスＩＤ・コマンド／ステータス設定部５３とを備える。バスＩ／Ｆ回路５２の内部には、ライト処理ライン数出力部であるラインカウンタ５２１が設けられている。
【０１０５】
ＴａｇライトＤＭＡＣ４１３では、プロセスＩＤ・コマンド／ステータス設定部５３において、ＣＰＵバス４４からアクセスする開始アドレス及び、転送するプロセスＩＤ（ライトプロセスＩＤ）があらかじめ設定されて起動される。ライトプロセスＩＤは、予めソフトウェアにより設定されているものとする。
【０１０６】
ＤＭＡ起動後は、ＤＦＥ２からのデータ入力回路５１へのＴａｇデータ受信に伴い、バスＩ／Ｆ回路５２が、随時ＴａｇデータをＴａｇバッファメモリ４２１のバスであるメモリバス４２１へライトする動作を行う。
【０１０７】
この動作と平行して、ＴａｇライトＤＭＡＣ４１３では、プロセスＩＤ・コマンド／ステータス設定部５３において、メモリアクセス停止制御回路４１８へ、ライトプロセスＩＤとＤＭＡ起動状態を示す信号を出力する。また、バスＩ／Ｆ回路５２は、内部のラインカウンタ５２１が計数する転送動作の進み具合を示すライト処理ライン数のカウント値であるラインカウンタ値を出力する。
【０１０８】
＜ＴａｇリードＤＭＡＣ＞
図６には図４で示したＴａｇリードＤＭＡＣ４１４Ｍの内部構成図を示し、以下に説明する。なお、図６では、ＴａｇリードＤＭＡＣ４１４Ｍを用いて説明するが、４１４Ｃ，４１４Ｋも同様の構成を有している。
【０１０９】
図６に示す例では、ＴａｇリードＤＭＡＣ４１４Ｍは、データ出力回路６１と、バスＩ／Ｆ回路６２と、プロセスＩＤ・コマンド／ステータス設定部６３とを備える。バスＩ／Ｆ回路６２の内部には、リード処理ライン数出力部であるラインカウンタ６２１と、要求停止回路６２２とが設けられている。
【０１１０】
ＴａｇリードＤＭＡＣ４１４Ｍでは、プロセスＩＤ・コマンド／ステータス設定部６３において、ＣＰＵバスからアクセスする開始アドレス、転送するプロセスＩＤがあらかじめ設定されて起動される。リードプロセスＩＤは、予めソフトウェアにより設定されているものとする。ただし起動に関しては、ＴａｇライトＤＭＡＣ４１３と、ページ読み込み状態に連動してハードウェア的に実行される。
【０１１１】
ＤＭＡ起動後はバスＩ／Ｆ回路５２がメモリバス４２１から転送データであるＴａｇ情報をリードする動作を行う。リードしたＴａｇ情報及び画像データは、データ出力回路６１が画像処理部であるディザ処理回路４１６へ転送する。
【０１１２】
またＴａｇリードＤＭＡＣ４１４Ｍでは、プロセスＩＤ・コマンド／ステータス設定部６３において、メモリアクセス停止制御回路４１８へ、プロセスＩＤ（リードプロセスＩＤ）を出力する。また、バスＩ／Ｆ回路６２は、内部のラインカウンタ６２１が計数する転送動作の進み具合を示すリード処理ライン数のカウント値であるラインカウンタ値を出力する。
【０１１３】
また、バスＩ／Ｆ回路６２の要求停止回路６２２は、メモリアクセス停止制御回路４１８から、メモリリード動作を停止させる停止要求信号を受信し、停止要求信号を受信している期間、メモリへのアクセスを停止させてメモリリード動作を停止する。
【０１１４】
＜メモリアクセス停止制御回路の構成例１＞    
図７には図４で示したメモリアクセス停止制御回路４１８の内部構成図の一例を示し、以下に説明する。メモリアクセス停止制御回路４１８Ｍは、ＴａｇライトＤＭＡＣ４１３とＴａｇリードＤＭＡＣ４１４Ｍとに接続されている。メモリアクセス停止制御回路４１８Ｃは、ＴａｇライトＤＭＡＣ４１３とＴａｇリードＤＭＡＣ４１４Ｃとに接続されている。メモリアクセス停止制御回路４１８Ｋは、ＴａｇライトＤＭＡＣ４１３とＴａｇリードＤＭＡＣ４１４Ｋとに接続されている。なお、図７では末尾の符号をつけずにメモリアクセス停止制御回路４１８を説明するが、色に対応する接続先を除き、メモリアクセス停止制御回路４１８Ｍ，４１８Ｃ，４１８Ｋは同様の構成を有している。
【０１１５】
図７に示す例では、メモリアクセス停止制御回路４１８は、一致判定部７１と、ＡＮＤ回路７２とを備える。
【０１１６】
メモリアクセス停止制御回路４１８の一致判定部７１は、ＴａｇライトＤＭＡＣ４１３よりＤＭＡ起動状態を示す信号とプロセスＩＤ（ライトプロセスＩＤ）とを受信する。また、ＴａｇリードＤＭＡＣ４１４からプロセスＩＤ（リードプロセスＩＤ）を受信する。
【０１１７】
メモリアクセス停止制御回路４１８において、一致判定部７１は、ＴａｇリードＤＭＡＣ４１４からプロセスＩＤ（リードプロセスＩＤ）と、ＴａｇライトＤＭＡＣ４１３のプロセスＩＤ（ライトプロセスＩＤ）とを比較し、一致していれば同一ページのデータとみなし、ＡＮＤ回路７２に同一で有る旨を通知する。ＡＮＤ回路７２は、ＴａｇライトＤＭＡＣ４１３が動作中か否かとのＡＮＤ条件でＴａｇリードＤＭＡＣ４１４Ｍ，４１４Ｃ，４１４Ｋのリードアクセスを停止させる停止要求を出力する。
【０１１８】
これによって、同一ページのＴａｇ情報が確実にＴａｇメモリ４２１にライトされた後に、Ｍ／Ｃ／Ｋ版のＴａｇリードＤＭＡＣ４１４Ｍ，４１４Ｃ，４１４ＫにＴａｇ情報をリードさせることになる。
【０１１９】
＜タイミングチャート＞
図８は、図７のメモリアクセス停止制御回路４１８Ｍ，４１８Ｃ，４１８Ｋを用いた１ページ印刷の際の画像転送を説明するタイミングチャートである。そのＴａｇ情報のライト動作と、各版の画像データのライト動作とリード動作とを示すタイミングチャートを図８に示す。
【０１２０】
図８は１ページを印刷する場合の様子であり、Ｙ版に関してはドラムの先頭色という理由で、受信したＴａｇ情報をそのまま用いて、太線で示すようにＴａｇ受信をトリガーとしてディザ処理回路４１６Ｙに転送され、画像処理が実行される。
【０１２１】
また、図８において、Ｍ／Ｃ／Ｋ版のＴａｇリードＤＭＡＣ４１４Ｍ，４１４Ｃ，４１４Ｋは、Ｔａｇのライト終了を待って、終了後に、Ｔａｇリード及びＭ／Ｃ／Ｋ版の画像処理を行った後、画像ライトＤＭＡＣ４９１Ｍ，４９１Ｃ，４９１Ｋで少値データの少値画像バッファメモリ４２２へのライト動作を行う。
【０１２２】
図８の下部は図４の少値画像バッファメモリ４２２に保存された画像データをリードし、制御部１０を介して書き込み部３００（図１参照）側に送る様子を示している。画像データの転送順は、図３に示す構成ではメカレイアウトの都合上、Ｔａｇ＝Ｙ版⇒Ｍ版⇒Ｃ版⇒Ｋ版の順となる。なお、図３に示すメカレイアウトが異なる場合は、適宜レイアウトに合わせて順番を変更する。
【０１２３】
図９には４ページの印刷が実行されるタイミングチャートを示す。少値化後の画像データを保存する少値画像バッファメモリ４２２（図４参照）が各版２ページずつあるため、最初の２ページまでは各版のライト動作はＴａｇのライト動作後にすぐに実行されている。
【０１２４】
その後の３ページ目はすぐには実行されず、点線の矢印に示すように、印刷動作が始まるまで待たされ、１ページ目の印刷で少値画像バッファメモリ４２２に空きができたことにより画像処理が開始されている。即ち、点線矢印で示すように、Ｍ版の１ページ目の少値画像のリード終了のタイミングで、３ページ目のＭ版のライト動作が実行される。
【０１２５】
図９の枠で囲った部分は、Ｔａｇのライトのページが４ページ目のものであり、それと同タイミングでＭ版の３ページ目の画像処理、すなわち３ページ目のＴａｇのリード動作が実行されていることを示している。
【０１２６】
このとき、メモリアクセス停止制御回路４１８Ｍは、プロセスＩＤ（リードプロセスＩＤとライトプロセスＩＤ）を比較し、プロセスＩＤが異なることで、停止要求を、非アクティブとしている様子を示している。
【０１２７】
このように、Ｔａｇデータのリードアクセスは、画像データの転送タイミングに合わせた画像ライトＤＭＡの開始指示で行われるが、ハードウェアにて、ＴａｇライトＤＭＡ４１３とＴａｇリードＤＭＡ４１４Ｍ，４１４Ｃ，４１４Ｋの印刷ページ毎に割り当てられたプロセスＩＤを比較する。
【０１２８】
このように、プロセスＩＤが同一のものである場合は適切にメモリアクセスを停止させる機構を設けたことで、画像ライトＤＭＡ４９１のライト開始指示が、ＴａｇライトＤＭＡ４１３の実行状況に依存せずに、実施が可能となる。
【０１２９】
その結果、ＤＴＵ（データ転送ユニット）の制御ソフトウェアの設計において、画像ハンドリングに関する設計面での負荷が軽減でき、設計効率が向上することが可能になる。これにより、印刷動作の立ち上がりの際の印刷の開始直後の数ページにおいても、ＤＭＡでの転送を確実に実施し、異常画像を発生させずに、連続印刷の最中と同様の、適切な画像形成を実行できる。
【０１３０】
＜メモリアクセス停止制御回路の構成例２＞
図１０は、図４のＦＰＧＡ４１に含まれるメモリアクセス停止制御回路の別の例の内部構成図である。本例のメモリアクセス停止制御回路４１８αの構成は、Ｍ／Ｃ／Ｋ版のメモリアクセス停止制御回路４１８Ｍ，４１８Ｃ，４１８Ｋに適用可能である。図１０の例では、メモリアクセス停止制御回路４１８αは、図７に示す構成に加えて、さらに大小比較部７３を有している。
【０１３１】
図１０の例では、メモリアクセス停止制御回路４１８αで設定される条件（停止条件）として、ＴａｇライトＤＭＡＣ４１３とＴａｇリードＤＭＡＣのラインカウンタ値を使用する。大小比較部７３は、ライト側のカウント値であるライトラインカウンタ値と、リード側のカウント値であるリードラインカウンタ値とを比較し、ライト側がリード側よりも小さいことを停止の条件に加えている。これによって、Ｔａｇライト動作が実行中の状態でもＴａｇのリードが開始され、印刷準備が早く行えるようになる。
【０１３２】
図１１にはその様子を示すタイミングチャートを示している。本例では、図１１の上段に示すように、Ｙ版だけではなく、Ｍ版／Ｃ版／Ｋ版のすべての多値画像データを受信するリード動作については、Ｔａｇのリードと同じタイミングで実行している。
【０１３３】
このような設定により、ＴａｇリードＤＭＡ４１４Ｍ，４１４Ｃ，４１４ＫでのＴａｇバッファメモリ４２１へのアクセスによるメモリリード動作が早く終了できるため、印字動作の準備を短くすることができる。そのため、本構成では、ＤＭＡ転送に起因する印刷動作の開始直後の先頭数ページでの異常画像を発生させないで、全体として印刷動作の起動を高速にすることが可能になる。
【０１３４】
＜メモリアクセス停止制御回路の構成例３＞
図１２は、図４のＦＰＧＡ４１に含まれるメモリアクセス停止制御回路のさらに別の例の内部構成図である。本例のメモリアクセス停止制御回路４１８βの構成は、Ｍ版/Ｃ版/Ｋ版のメモリアクセス停止制御回路４１８Ｍ，４１８Ｃ，４１８Ｋに適用可能である。
【０１３５】
図１２にはプロセスＩＤの中にＤＭＡ起動状態でないことを示す番号の含めて割り当てた場合の構成を示す。図１２に示すメモリアクセス停止制御回路４１８βでは、プロセスＩＤの一致判定部７４のみが設けられている。
【０１３６】
本構成では、一例として、プロセスＩＤは８ｂｉｔの信号で表され、０〜２５５の値で表現する。例えば、プロセスＩＤを示す信号（所定の値）として、０をＤＭＡが未起動状態と割り当てるとすると、１〜２５５を動作中のプロセスＩＤとして使用することで、動作状態と停止状態を識別可能な値に設定する。
【０１３７】
このとき、Ｔａｇのリードに使用されるプロセスＩＤには０は使用されないため、ＴａｇライトＤＭＡＣ４１３のプロセスＩＤが０の場合は必ずメモリアクセス停止制御回路４１８βの一致判定部７４で不一致となり、メモリリードの停止要求が発生しないことになる。これによって、メモリアクセス停止制御回路の回路構成を簡素化することができる。
【０１３８】
このような設定により、ＤＭＡ起動中の可否判定をプロセスＩＤにて行うので構成が簡素化でき、コストパフォーマンスに優れた画像形成装置を提供可能となる。
【０１３９】
上記のいずれの実施形態においても、Ｔａｇデータのリードアクセスは、画像データの転送タイミングに合わせた画像ライトＤＭＡの開始指示で行われるが、ハードウェアにて、ＴａｇライトＤＭＡ４１３とＴａｇリードＤＭＡの印刷ページ毎に割り当てられたプロセスＩＤを比較し、同一のものである場合は適切にメモリアクセスを停止させる機構を設けたことで、画像ライトＤＭＡの開始指示がＴａｇライトＤＭＡ４１３の実行状況に依存せずに実施が可能となる。
【０１４０】
画像転送ユニット（ＤＴＵ）の制御ソフトウェアの設計において、画像ハンドリングに関する設計面での負荷が軽減でき、設計効率が向上し、また高品質の画像形成装置の提供が可能となる。
【０１４１】
なお、上記では、画像形成装置として、電子写真方式のカラープリンタの場合について説明したが、これに限定されるものではなく、例えば、光プロッタやデジタル複写装置であってもよい。あるいは、画像形成装置は、用紙にインクを吹き付けて画像を形成するインクジェットプリンタにも適用可能であってもよい。
【０１４２】
また、上記の画像形成装置では、画像形成の対象を用紙として説明したが、画像が形成される記録媒体は、紙に限定されるものではない。例えば、記録媒体とは、液体が少なくとも一時的に付着可能なものであって、付着して固着するもの、付着して浸透するものなどを意味する。具体例としては、用紙、記録紙、記録用紙、フィルム、布などの被記録媒体、電子基板、圧電素子などの電子部品、粉体層（粉末層）、臓器モデル、検査用セルなどの媒体であり、特に限定しない限り、液体や粉体が付着するすべてのものが含まれる。例えば、上記「対象物」の材質は、紙、糸、繊維、布帛、皮革、金属、プラスチック、ガラス、木材、セラミックスなどであり、液体が一時的でも付着可能な材質であればよい。
【０１４３】
以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の実施形態の要旨の範囲内において、種々の変形、変更が可能である。
【符号の説明】
【０１４４】
１  画像形成装置
２  ＤＦＥ（外部コントローラ、デジタルフロントエンド）
１０  制御部
１１０  コントローラ（制御部）
１２０  ＩＰＵ（制御部）
１３０  ＢＣＵ（制御部）
２０  操作部
３０  画像形成エンジン
３１  書き込み部
３１３  センサー
４０  画像転送ユニット（データ転送ユニット、ＤＴＵ）
４１  ＦＰＧＡ（画像転送用の集積回路）
４２Ａ，４２Ｂ  ＲＡＭ
４４  ＣＰＵ
４１１  Ｔａｇ受信回路
４１２（４１２Ｙ，４１２Ｍ，４１２Ｃ，４１２Ｋ）  多値画像データ受信回路（多値データ受信部）
４１２  Ｔａｇ受信回路（Ｔａｇ受信部）
４１３  ＴａｇライトＤＭＡＣ（ＴａｇライトＤＭＡ部）
４１４（４１４Ｍ，４１４Ｃ，４１４Ｋ）  ＴａｇリードＤＭＡＣ（ＴａｇリードＤＭＡ部）
４１５  パラメータ送信部（画像処理部）
４１６（４１６Ｙ，４１６Ｍ，４１６Ｃ，４１６Ｋ）  ディザ処理回路（画像処理部）
４１７（４１７Ｙ，４１７Ｍ，４１７Ｃ，４１７Ｋ）  エッジエンハンス回路（画像処理部）
４１８，４１８α，４１８β（４１８Ｙ，４１８Ｍ，４１８Ｃ，４１８Ｋ）  メモリアクセス停止制御回路（メモリアクセス停止制御部）
４１９  ＰＣＩｅ  Ｉ／Ｆ回路
４２１  Ｔａｇバッファメモリ（メモリ、第１のメモリ領域、メモリ領域）
４２２  少値画像バッファメモリ（少値画像データ用バッファメモリ、第２のメモリ領域）
４９１  Ｋ版ライトＤＭＡＣ（画像ライトＤＭＡ部）
４９２  Ｋ版リードＤＭＡＣ（画像リードＤＭＡ部）
５１  データ入力回路
５２  バスＩ／Ｆ回路
５２１  ラインカウンタ（ライト処理ライン数出力部）
５３  プロセスＩＤ・コマンド／ステータス設定部
６１  データ出力回路
６２  バスＩ／Ｆ回路
６２１  ラインカウンタ（リード処理ライン数出力部）
６２２  要求停止回路
６３  プロセスＩＤ・コマンド／ステータス設定部
７１  一致判定部
７２  ＡＮＤ回路
７３  大小比較部
７４  一致判定部
Ｐ    用紙（記録媒体）
Ｔａｇ  Ｔａｇ情報（タグ）
ＰＩＤ  プロセスＩＤ（プロセス識別子、開始アドレス）
【先行技術文献】
【特許文献】
【０１４５】
【特許文献１】特許２８２８０１１号公報
【図１】
2018176638.tif 000003
【図２】
2018176638.tif 000004
【図３】
2018176638.tif 000005
【図４】
2018176638.tif 000006
【図５】
2018176638.tif 000007
【図６】
2018176638.tif 000008
【図７】
2018176638.tif 000009
【図８】
2018176638.tif 000010
【図９】
2018176638.tif 000011
【図１０】
2018176638.tif 000012
【図１１】
2018176638.tif 000013
【図１２】
2018176638.tif 000014