(57)【要約】【課題】電流増幅率の低下及びベース・エミッタ間逆方向耐圧の低下を抑制しつつ、高効率化を達成するＨＢＴを提供する。【解決手段】ヘテロ接合バイポーラトランジスタは、コレクタ層、ベース層、エミッタ層、及び半導体層がこの順に積層され、エミッタ層は、上面に半導体層が積層された第１領域と、第１領域に隣接して設けられ上面が露出した第２領域と、を含み、エミッタ層の第１及び第２領域におけるドーピング濃度は、ベース層との界面付近よりも上面付近の方が高い。【選択図】図１
2018010896.tif 000002
【特許請求の範囲】
【請求項１】
コレクタ層、ベース層、エミッタ層、及び半導体層がこの順に積層され、
前記エミッタ層は、上面に前記半導体層が積層された第１領域と、前記第１領域に隣接して設けられ上面が露出した第２領域と、を含み、
前記エミッタ層の前記第１及び第２領域におけるドーピング濃度は、前記ベース層との界面付近よりも前記上面付近の方が高い、ヘテロ接合バイポーラトランジスタ。
【請求項２】
前記エミッタ層の厚さは２０ｎｍ以上６０ｎｍ以下である、請求項１記載のヘテロ接合バイポーラトランジスタ。
【請求項３】
前記エミッタ層の厚さは２０ｎｍ以上４０ｎｍ以下である、請求項１又は２記載のヘテロ接合バイポーラトランジスタ。
【請求項４】
前記エミッタ層の前記第１及び第２領域は、下層と、前記下層より前記半導体層側に積層された上層を含む複数層から成り、
前記上層のドーピング濃度は前記下層のドーピング濃度より高い、請求項１〜３のいずれか一項に記載のヘテロ接合バイポーラトランジスタ。
【請求項５】
前記上層の厚さは、５ｎｍ以上２６／（ｔ／３０）ｎｍ以下である、請求項４記載のヘテロ接合バイポーラトランジスタ。
【請求項６】
前記上層のドーピング濃度は、７．５×１０17ｃｍ-3以上である、請求項４又は５記載のヘテロ接合バイポーラトランジスタ。
【請求項７】
前記エミッタ層の前記第１及び第２領域は、前記下層と前記上層との間に中間層を含み、
前記中間層のドーピング濃度は、前記下層のドーピング濃度より高く前記上層のドーピング濃度より低い、請求項４〜６のいずれか一項に記載のヘテロ接合バイポーラトランジスタ。
【請求項８】
前記エミッタ層の前記第１及び第２領域は、前記ベース層側から前記半導体層側に向かってドーピング濃度が連続的に変化する濃度傾斜層を含む、請求項１〜７のいずれか一項に記載のヘテロ接合バイポーラトランジスタ。
【請求項９】
前記エミッタ層の厚さをｔ（ｎｍ）、前記エミッタ層と前記半導体層との界面からの距離をｘ（ｎｍ）、前記エミッタ層のドーピング濃度分布をＮ（ｘ）、前記エミッタ層の表面ポテンシャルをΦs、前記エミッタ層の誘電率をε、電子の素電荷をｑとすると、
【数１】
2018010896.tif 000015
が成立する、請求項１〜８のいずれか一項に記載のヘテロ接合バイポーラトランジスタ。
【請求項１０】
前記エミッタ層は、前記ベース層側から前記半導体層側に向かって、下部領域、中間領域、及び上部領域を順に含み、
前記中間領域におけるドーピング濃度の変化率は、前記下部領域及び前記上部領域におけるドーピング濃度の変化率より大きい、請求項７〜９のいずれか一項に記載のヘテロ接合バイポーラトランジスタ。
【請求項１１】
前記エミッタ層の厚さをｔ（ｎｍ）、前記上層の厚さをｔH（ｎｍ）、前記下層のドーピング濃度をＮdL（ｃｍ-3）、前記上層のドーピング濃度をＮdH（ｃｍ-3）、前記エミッタ層の表面ポテンシャルをΦs、前記エミッタ層の誘電率をε、電子の素電荷をｑとすると、
【数２】
2018010896.tif 000016
が成立する、請求項４〜６のいずれか一項に記載のヘテロ接合バイポーラトランジスタ。
【請求項１２】
前記エミッタ層の前記第２領域は完全空乏化された、請求項１〜１１のいずれか一項に記載のヘテロ接合バイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘテロ接合バイポーラトランジスタに関する。
【背景技術】
【０００２】
携帯電話等の移動体通信機において、基地局へ送信する無線周波数（ＲＦ：Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号の電力を増幅するために、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）が広く用いられている。例えば特許文献１には、コレクタ層、ベース層、エミッタ層がこの順に積層され、当該エミッタ層のドーピング濃度が一様分布であるＨＢＴが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−７６０１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＨＢＴにおいては電力付加効率の向上が求められる。ＨＢＴの高効率化の方法の一つとして、ＨＢＴのエミッタ層のドーピング濃度を高めることによるベース・エミッタ間容量の増大化が有効であることが発明者らの検討の結果判明した。しかし、特許文献１に開示されるＨＢＴ（以下、従来のＨＢＴとも呼ぶ。）においては、以下の３つの理由から、エミッタ層の高濃度化が制限される。
【０００５】
第１に、エミッタ層の厚さを変えずにドーピング濃度を高めると、エミッタ層のＬｅｄｇｅ領域（後述する）に導電領域が形成され、電流増幅率が低下するという問題がある。ここで、エミッタ層の厚さ（すなわち、Ｌｅｄｇｅ領域の厚さ）をｔ、当該Ｌｅｄｇｅ領域の表面空乏層の厚さをｔs、エミッタ層のドーピング濃度をＮd、エミッタ層の表面ポテンシャルをΦs、エミッタ層の誘電率をε、電子の素電荷をｑとする。表面空乏層の厚さｔsは、ポアッソン方程式により以下の式（１）を満たす。
【０００６】
【数１】
2018010896.tif 000003
【０００７】
式（１）より、表面空乏層の厚さｔsは、以下の式（２）により表される。
【０００８】
【数２】
2018010896.tif 000004
【０００９】
式（２）より、ドーピング濃度Ｎdが高くなると、右辺の分母が大きくなり、表面空乏層の厚さｔsが薄くなることが分かる。従って、ドーピング濃度Ｎdが所定の濃度上限値ＮdMAX（ｔ）を越えるとｔs＜ｔとなり、Ｌｅｄｇｅ領域の表面空乏層の厚さｔsがＬｅｄｇｅ領域の厚さｔより薄くなる。Ｌｅｄｇｅ領域が完全空乏化となるドーピング濃度の濃度上限値ＮdMAX（ｔ）は、式（１）にｔs＝ｔを代入した以下の式（３）により表される。
【００１０】
【数３】
2018010896.tif 000005
【００１１】
このように、ドーピング濃度は、式（３）により導かれる濃度上限値ＮdMAX（ｔ）の制約を受ける。
【００１２】
第２に、式（３）より、エミッタ層の厚さｔを薄くすれば、右辺の分母が小さくなり、濃度上限値ＮdMAX（ｔ）を高めることができる。しかしＬｅｄｇｅ領域は、エミッタ層上に積層された層がエッチングにより除去されて形成されるため、当該除去時のエッチングによるばらつきが許容できる程度の厚さを必要とする。また、Ｌｅｄｇｅ領域が所定レベルより薄ければ、ベース層表面の再結合による電流リークの増大を抑制する機能が発揮されなくなる問題がある。従って、Ｌｅｄｇｅ領域の最低限の厚さをｔMINとすると、ドーピング濃度の濃度上限値ＮdMAXは、以下の式（４）を満たす。
【００１３】
【数４】
2018010896.tif 000006
【００１４】
具体的には、例えば、ｔMINは一般的に３０〜４０ｎｍ程度である。仮に厚さｔMIN＝３０ｎｍ、Φs＝０．４４ｅＶとすると、ドーピング濃度の濃度上限値は、ＮdMAX（ｔMIN）＝７．１×１０17ｃｍ-3となる。
【００１５】
第３に、ドーピング濃度Ｎdを高めると、ベース・エミッタ間に逆方向電圧を印加した場合にエミッタ層のベース層に近い側の電界強度が大きくなり、ベース・エミッタ間逆方向耐圧が低下するという問題がある。
【００１６】
本発明は、かかる事情に鑑みてなされたものであり、電流増幅率の低下及びベース・エミッタ間逆方向耐圧の低下を抑制しつつ、高効率化を達成するＨＢＴを提供することを目的とする。
【課題を解決するための手段】
【００１７】
かかる目的を達成するため、本発明の一側面に係るＨＢＴは、コレクタ層、ベース層、エミッタ層、及び半導体層がこの順に積層され、エミッタ層は、上面に半導体層が積層された第１領域と、第１領域に隣接して設けられ上面が露出した第２領域と、を含み、エミッタ層の第１及び第２領域におけるドーピング濃度は、ベース層との界面付近よりも上面付近の方が高い。
【発明の効果】
【００１８】
本発明によれば、電流増幅率の低下及びベース・エミッタ間逆方向耐圧の低下を抑制しつつ、高効率化を達成するＨＢＴを提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施形態に係るＨＢＴ１００の断面図である。
【図２】本発明の第１実施形態に係るＨＢＴ１００における各層とドーピング濃度との関係を示す図である。
【図３】本発明の第１実施形態に係るＨＢＴ１００における上層の厚さｔHとドーピング濃度の濃度上限値ＮdHMAXとの関係のシミュレーション結果の一例を示す図である。
【図４】本発明の第１実施形態に係るＨＢＴ１００のベース・エミッタ間電圧Ｖｂｅとベース・エミッタ間容量Ｃｂｅとの関係のシミュレーション結果の一例を示す図である。
【図５Ａ】本発明の第１実施形態に係るＨＢＴ１００の製造方法の手順を示す図である。
【図５Ｂ】本発明の第１実施形態に係るＨＢＴ１００の製造方法の手順を示す図である。
【図５Ｃ】本発明の第１実施形態に係るＨＢＴ１００の製造方法の手順を示す図である。
【図５Ｄ】本発明の第１実施形態に係るＨＢＴ１００の製造方法の手順を示す図である。
【図６】本発明の第１実施形態に係るＨＢＴ１００の下層の厚さｔLとエミッタ抵抗寄与分ΔＲｅとの関係のシミュレーション結果の一例を示す図である。
【図７】本発明の第１実施形態に係るＨＢＴ１００の下層の厚さｔLとエミッタ抵抗寄与分ΔＲｅとの関係のシミュレーション結果の一例を示す図である。
【図８】本発明の第１実施形態に係るＨＢＴ１００の上層の厚さｔHとエミッタ抵抗寄与分ΔＲｅとの関係のシミュレーション結果の一例を示す図である。
【図９】本発明の第１実施形態の変形例に係るＨＢＴ２００における各層とドーピング濃度との関係を示す図である。
【図１０】本発明の第１実施形態の他の変形例に係るＨＢＴ３００における各層とドーピング濃度との関係を示す図である。
【図１１】本発明の第２実施形態に係るＨＢＴ４００における各層とドーピング濃度との関係を示す図である。
【図１２】本発明の第２実施形態の変形例に係るＨＢＴ５００における各層とドーピング濃度との関係を示す図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。
【００２１】
まず、図１及び図２を参照しつつ、本発明の第１実施形態に係るＨＢＴについて説明する。ここで、図１は、本発明の第１実施形態に係るＨＢＴ１００の断面図であり、図２は、本発明の第１実施形態に係るＨＢＴ１００における各層とドーピング濃度との関係を示す図である。
【００２２】
図１に示されるように、ＨＢＴ１００は、半導体基板１の上に形成される。半導体基板１は、例えばＧａＡｓで構成されており、Ｙ軸と平行な幅方向と、Ｘ軸と平行な奥行方向と、Ｚ軸と平行な厚さ方向とを有している（図１参照）。半導体基板１の材料はＧａＡｓに限られず、Ｓｉ、ＩｎＰ、ＳｉＣ、ＧａＮ等であってもよい。
【００２３】
半導体基板１上に、サブコレクタ層２、コレクタ層３、ベース層４、エミッタ層５、コンタクト層６、グレーディング層７、及びコンタクト層８の各層がこの順でＺ軸正方向に積層されている。なお、以下に示される材料、ドーピング濃度、及び膜厚等は例示であり、これに限られない。
【００２４】
サブコレクタ層２は、半導体基板１上に形成されている。サブコレクタ層２の材料は特に限定されないが、例えば結晶構造を有した材料が挙げられる。サブコレクタ層２は、コレクタ層３とともにコレクタとして機能している。
【００２５】
コレクタ層３は、サブコレクタ層２上に形成されている。コレクタ層３の材料は特に限定されないが、例えば結晶構造を有した材料が挙げられる。本実施形態では、サブコレクタ層２及びコレクタ層３は、例えばＧａＡｓを主成分として含有している。
【００２６】
なお、ＧａＡｓを含有するコレクタ層３全体は、ｎ型半導体であってもｐ型半導体であってもよい。コレクタ層３がｎ型半導体である場合は、ＨＢＴ１００はｎｐｎトランジスタとなる。また、コレクタ層３がｐ型半導体である場合は、ＨＢＴ１００はｐｎｐトランジスタとなる。ただし、ＧａＡｓは電子移動度よりもホール移動度が低いため（電子移動度は約０．８５ｍ2／Ｖｓ、ホール移動度は約０．０４ｍ2／Ｖｓである。）、ｐｎｐトランジスタより周波数特性が良いという観点から、ｎ型半導体である方が好ましい。以下、本実施形態では、サブコレクタ層２及びコレクタ層３がｎ型半導体であるものとする。なお、サブコレクタ層２及びコレクタ層３をｎ型にするためには、Ｓｉ、Ｓ、Ｓｅ、Ｔｅ、Ｓｎ等のドーパントをドープし、ｐ型にするためには、Ｃ、Ｍｇ、Ｂｅ、Ｚｎ等のドーパントをドープする。本実施形態では、例えば、サブコレクタ層２は、Ｓｉドーピング濃度３×１０18ｃｍ-3、膜厚６００ｎｍであり、コレクタ層３は、Ｓｉドーピング濃度１×１０16ｃｍ-3、膜厚９５０ｎｍである。
【００２７】
ベース層４は、コレクタ層３上に形成されている。ベース層４の材料は特に限定されないが、例えばＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＧａＡｓＳｂ、ＧａＡｓＰＢｉ、ＧａＩｎＮＡｓ、ＧａＡｓＢｉ、ＧａＡｓＮ、ＧａＡｓＢｉＮ等の材料でもよく、またこれらを組み合わせた多層ベース構造、又は組成傾斜ベース構造等でもよい。本実施形態では、ベース層４は、例えば、サブコレクタ層２及びコレクタ層３と同様の材料としてＧａＡｓを主成分として含有している。
【００２８】
また、ベース層４の主成分とされるＧａＡｓは、ｎ型半導体であっても、ｐ型半導体であってもよい。本実施形態では、コレクタ層３がｎ型半導体であるため、ベース層４のＧａＡｓはｐ型半導体である。ベース層４は、Ｃドーピング濃度４×１０19ｃｍ-3、膜厚１００ｎｍである。
【００２９】
エミッタ層５は、ベース層４上に形成されている。エミッタ層５の材料は、半導体であれば特に限定されない。ただし、本実施形態では、エミッタ層５は、ベース層４とヘテロ接合をなすため、ベース層４の主成分と格子整合する材料を主成分とした半導体で構成されることが好ましい。エミッタ層５は、例えば、ＩｎＧａＰを主成分として含有するｎ型半導体であり、ＩｎxＧａ1-xＰとするとＩｎ組成比ｘ＝０．５、Ｓｉドーピング濃度２×１０17〜３×１０18ｃｍ-3、膜厚３６ｎｍである。なお、エミッタ層５の詳細については後述する。
【００３０】
エミッタ層５上の一部には、コンタクト層６（半導体層）、グレーディング層７、及びコンタクト層８（以下、これらの層をまとめて複数の半導体層とも呼ぶ。）がこの順に形成されている。コンタクト層６は、例えば、ＧａＡｓを主成分として含有するｎ型半導体であり、Ｓｉドーピング濃度３×１０18ｃｍ-3、膜厚９０ｎｍである。グレーディング層７は、例えば、ＩｎＧａＡｓを主成分として含有するｎ型半導体であり、Ｉｎ組成比ｘ＝０〜０．５、Ｓｉ濃度１×１０19ｃｍ-3、膜厚５０ｎｍである。コンタクト層８は、例えば、ＩｎＧａＡｓを主成分として含有するｎ型半導体であり、Ｉｎ組成比ｘ＝０．５、Ｓｉ濃度１×１０19ｃｍ-3、膜厚５０ｎｍである。これらの複数の半導体層は、エミッタ層５の上面（Ｚ軸正方向側の主面）上の一部に形成されている。すなわち、本実施形態においては、複数の半導体層の各々の主面（ＸＹ軸平面と平行な面）は、エミッタ層５の主面（ＸＹ軸平面と平行な面）よりも面積が小さい。なお、ＨＢＴは、コンタクト層６、グレーディング層７、及びコンタクト層８のいずれかを備えていなくてもよく、またこれらの複数の半導体層とは異なる半導体層を備えていてもよい。
【００３１】
コレクタ電極９は、サブコレクタ層２上でコレクタ層３を挟んでサブコレクタ層２の幅方向（Ｙ軸方向）の両側にそれぞれ（一対）形成されている。なお、コレクタ電極９は、サブコレクタ層２上で、コレクタ層３のいずれか一方側に形成されていてもよい。コレクタ電極９の材料は特に限定されないが、例えばＡｕＧｅ／Ｎｉ／Ａｕ等である。本実施形態においては、コレクタ電極９は、ＡｕＧｅ（膜厚６０ｎｍ）／Ｎｉ（膜厚１０ｎｍ）／Ａｕ（膜厚２００ｎｍ）である。なお、「／」は、積層構造を表す。例えば、「ＡｕＧｅ／Ｎｉ」は、ＡｕＧｅ上にＮｉが積層された構造を示している。以下の説明においても同様である。
【００３２】
ベース電極１０は、ベース層４上に形成されている。ベース電極１０の材料は特に限定されないが、例えばＴｉ／Ｐｔ／Ａｕ等である。本実施形態においては、ベース電極１０は、Ｔｉ（膜厚５０ｎｍ）／Ｐｔ（膜厚５０ｎｍ）／Ａｕ（膜厚２００ｎｍ）である。
【００３３】
エミッタ電極１１は、コンタクト層８上に形成されている。エミッタ電極１１の材料は特に限定されないが、例えばＭｏ／Ｔｉ／Ｐｔ／Ａｕ、ＷＳｉ、ＡｕＧｅ／Ｎｉ／Ａｕ等である。本実施形態においては、エミッタ電極１１は、ＷＳｉ（Ｓｉ組成比０．３、膜厚３００ｎｍ）である。
【００３４】
次に、図２を参照しつつ、エミッタ層５について詳細に説明する。なお、図２に示すグラフにおいて、縦軸は各層におけるドーピング濃度（ｃｍ-3）を示し、横軸はＨＢＴ１００のコンタクト層６の上面（Ｚ軸正方向側の主面）を基準とした場合のＺ軸負方向の深さ（ｎｍ）を示している。
【００３５】
本実施形態において、エミッタ層５は二層から成る。具体的には、エミッタ層５（膜厚ｔ＝３６ｎｍ）は、ベース層４側から順に積層された下層５ａ（膜厚ｔL＝１６ｎｍ）及び上層５ｂ（膜厚ｔH＝２０ｎｍ）を含んでいる。下層５ａ及び上層５ｂはドーピング濃度が異なり、上層５ｂのドーピング濃度ＮdHの方が下層５ａのドーピング濃度ＮdLより高くなっている（図２参照）。例えば、下層５ａのドーピング濃度ＮdL（すなわち、エミッタ層５とベース層４との界面付近におけるドーピング濃度）を３．２×１０17ｃｍ-3とし、上層５ｂのドーピング濃度ＮdH（すなわち、エミッタ層５の上面付近におけるドーピング濃度）を８．８×１０17ｃｍ-3としてもよい。なお、下層５ａ及び上層５ｂのドーピング濃度及び膜厚はこれに限られない。
【００３６】
また、エミッタ層５は、上面（Ｚ軸正方向側の主面）上にコンタクト層６、グレーディング層７、及びコンタクト層８が順に積層される第１領域ｅ１と、第１領域ｅ１に隣接した領域であって、複数の半導体層が積層されずにエミッタ層５の上面が露出した第２領域ｅ２を備える。エミッタ層５の第２領域ｅ２は、エミッタ層５のドーピング濃度及び表面ポテンシャルに応じて空乏化される表面空乏層を含む領域（以下、Ｌｅｄｇｅ領域と呼ぶ）である。Ｌｅｄｇｅ領域は、ベース層４の上面を保護し安定化させることにより、表面再結合によるリーク電流の増大を抑制し、当該増大に起因する電流増幅率の低下を回避する機能を有する。本実施形態においては、当該Ｌｅｄｇｅ領域に形成される空乏層が、エミッタ層５とベース層４との界面まで達しており、すなわちＬｅｄｇｅ領域の完全空乏化が維持されている。次に、当該完全空乏化について説明する。
【００３７】
下層のドーピング濃度をＮdL、厚さをｔL、上層のドーピング濃度をＮdH、厚さをｔH、Ｌｅｄｇｅ領域における表面空乏層の厚さをｔsとする。表面空乏層の厚さｔsは、ポアッソン方程式により以下の式（５）を満たす。
【００３８】
【数５】
2018010896.tif 000007
【００３９】
ここで、式（５）においてｔs＝ｔが成立する場合にＬｅｄｇｅ領域が完全空乏化する。従って、完全空乏化を満たす上層のドーピング濃度ＮdHは以下の式（６）を満たす。
【００４０】
【数６】
2018010896.tif 000008
【００４１】
さらに、上層のドーピング濃度ＮdHが以下の式（７）を満たせば、Ｌｅｄｇｅ領域における完全空乏化が維持される。
【００４２】
【数７】
2018010896.tif 000009
【００４３】
式（７）の等号が成立するとき（すなわち、式（６）が成立するとき）、上層のドーピング濃度ＮdHが濃度上限値ＮdHMAX（ｔ）となる。ここで、上述の式（３）及び式（６）を比較すると、上層の厚さｔH及び下層のドーピング濃度ＮdLの値を十分小さくすることにより、式（６）を満たす上層のドーピング濃度の濃度上限値ＮdHMAX（ｔ）が式（３）に示されるエミッタ層のドーピング濃度の濃度上限値ＮdMAX（ｔ）よりも高くなる。すなわち、従来のＨＢＴと比較して、Ｌｅｄｇｅ領域の完全空乏化を維持しつつ、ドーピング濃度の濃度上限値ＮdHMAX（ｔ）をより高くすることができる。
【００４４】
図３は、本発明の第１実施形態に係るＨＢＴ１００における上層の厚さｔHとドーピング濃度の濃度上限値ＮdHMAXとの関係のシミュレーション結果の一例を示す図である。図３に示されるグラフは、エミッタ層全体の厚さをｔ＝３６ｎｍ、下層のドーピング濃度をＮdL＝３．２×１０17ｃｍ-3とし、上層の厚さをｔH＝１５ｎｍ、２０ｎｍ、２５ｎｍ、３０ｎｍ、３６ｎｍとした場合に、上述の式（６）から上層のドーピング濃度の濃度上限値ＮdHMAX（ｔ）を算出した結果である。縦軸は上層のドーピング濃度の濃度上限値ＮdHMAX（×１０17ｃｍ-3）を示し、横軸は上層の厚さｔH（ｎｍ）を示している。
【００４５】
図３に示されるように、従来のＨＢＴにおけるドーピング濃度の濃度上限値（すなわち、ｔH＝３６ｎｍの場合のＮdHMAX（ｔ））に比べて、エミッタ層が上層及び下層の二層構造である本実施形態のドーピング濃度の濃度上限値ＮdHMAX（ｔ）は高いことが分かる。また、上層の厚さｔHは薄いほど上層のドーピング濃度の濃度上限値ＮdHMAX（ｔ）が上昇することが分かる。
【００４６】
以上の通り、本実施形態においては、エミッタ層５において上層５ｂよりドーピング濃度が低い下層５ａを設けることにより、Ｌｅｄｇｅ領域における表面空乏層がドーピング濃度が低い方向（すなわち、ベース層４側）に広がり、Ｌｅｄｇｅ領域の完全空乏化が維持される。従って、Ｌｅｄｇｅ領域における導電領域の発生を回避しつつ、エミッタ層のドーピング濃度を、従来のＨＢＴのエミッタ層のドーピング濃度の濃度上限値より高くすることができる。これにより、ＨＢＴのベース・エミッタ間容量が増大し、ＨＢＴの高効率化を達成することができる。
【００４７】
また、従来のＨＢＴのエミッタ層の厚さｔを薄くすることなく、エミッタ層のドーピング濃度を高めることができる。従って、エミッタ層の厚さを従来のＨＢＴにおける最小厚さｔMIN以上とすることができ、エッチングによって発生するエミッタ層の厚さのばらつきが許容される値の範囲内に収まる。また、Ｌｅｄｇｅ領域の機能が維持されるため、電流増幅率の低下を回避することができる。なお、本実施形態においては、エミッタ層の厚さが加工上の制約による最小厚さ（例えば、ｔMIN＝３０ｎｍ）の場合に、ドーピング濃度を従来のＨＢＴにおけるドーピング濃度の濃度上限値（例えば、ＮdMAX（ｔMIN）＝７．１×１０17ｃｍ-3程度）以上としても、Ｌｅｄｇｅ領域の完全空乏化を維持することができる（式（６）参照）。具体的には、例えば、上層のドーピング濃度は、７．５×１０17ｃｍ-3以上とすることが好ましい。
【００４８】
さらに、下層のドーピング濃度は従来のＨＢＴにおけるドーピング濃度より低くすることができるため、ベース・エミッタ間に逆方向電圧を印加した場合に、エミッタ層におけるベース層側の電界強度が緩和する。従って、ベース・エミッタ間逆方向耐圧の低下を抑制することができる。
【００４９】
図４は、本発明の第１実施形態に係るＨＢＴ１００のベース・エミッタ間電圧Ｖｂｅとベース・エミッタ間容量Ｃｂｅとの関係のシミュレーション結果の一例を示す図である。図４に示されるグラフは、ＨＢＴ１００（上層のドーピング濃度ＮdH＝８．８×１０17ｃｍ-3、下層のドーピング濃度ＮdL＝３．２×１０17ｃｍ-3、上層の厚さｔH＝２０ｎｍ、下層の厚さｔL＝１６ｎｍ）及び従来のＨＢＴ（ドーピング濃度Ｎd＝４．０×１０17ｃｍ-3、エミッタ層の厚さｔ＝３６ｎｍ）における、ベース・エミッタ間容量Ｃｂｅのシミュレーション結果である。縦軸はＨＢＴのベース・エミッタ間容量（Ｆ）を示し、横軸はＨＢＴのベース・エミッタ間電圧（Ｖ）を示している。
【００５０】
図４に示されるように、エミッタ層を下層及び上層に分け、上層のドーピング濃度ＮdHを従来のＨＢＴにおけるエミッタ層のドーピング濃度より高くすることにより、ＨＢＴ１００のベース・エミッタ間容量Ｃｂｅが任意のベース・エミッタ間電圧Ｖｂｅに対して従来のＨＢＴより増加していることが分かる。また、図３に示されるように、上層の厚さｔHが２０ｎｍのときに、上層のドーピング濃度の濃度上限値ＮdHMAXは８．８×１０17ｃｍ-3である。従って、本実施形態においてＬｅｄｇｅ領域は完全空乏化している。
【００５１】
以上のシミュレーション結果から、本実施形態においては、Ｌｅｄｇｅ領域の完全空乏化を維持しつつＨＢＴのベース・エミッタ間容量が増大することが分かる。なお、ベース・エミッタ間容量Ｃｂｅの増大により、ＨＢＴの電力付加効率が従来のＨＢＴに比べて向上（例えば、１．５％程度向上）する。
【００５２】
次に、図５Ａ〜図５Ｄを参照しつつ、本発明の第１実施形態に係るＨＢＴ１００の製造方法について説明する。ここで、図５Ａ〜図５Ｄは、本発明の第１実施形態に係るＨＢＴ１００の製造方法の手順を示す図である。図５Ａ〜図５Ｄに示される図は、図１におけるＨＢＴ１００の断面図と同様の方向を示したものである。なお、以下の説明においては、各要素の材料の詳細については、上述のＨＢＴ１００の説明と同様であるため省略する。
【００５３】
まず、図５Ａに示されるように、半導体基板１０１上に、サブコレクタ層１０２、コレクタ層１０３、ベース層１０４、エミッタ層１０５の下層１０５ａ、エミッタ層１０５の上層１０５ｂ、コンタクト層１０６、グレーディング層１０７、コンタクト層１０８をこの順に積層し、積層部材１０００を得る。当該積層には、例えば、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等のエピタキシャル成長法等を用いる。一般的に、ｎ型半導体層はＳｉをドーピングし、ｐ型半導体層はＣをドーピングすることにより形成される。なお、コンタクト層１０８はＳｅ、Ｔｅ等をドーピングしてもよい。
【００５４】
次に、図５Ｂに示されるように、コンタクト層１０８の上面にエミッタ電極１１１を形成する。また、所定のフォトレジストマスク（図示せず）をエッチングマスクとして、コンタクト層１０８、グレーディング層１０７、及びコンタクト層１０６の一部を除去する。当該除去は、例えば、上層１０５ｂを残す選択的エッチング処理により施すことができる。当該除去後、コンタクト層１０８、グレーディング層１０７、コンタクト層１０６のメサ領域が形成される。
【００５５】
次に、フォトレジストマスクを除去し、エミッタ層１０５の上層１０５ｂの表面を露出させる。当該上層１０５ｂの露出により表面ポテンシャルΦｓが生じ、これにより後の工程においてＬｅｄｇｅ領域Ｌが形成されることとなる。なお、表面ポテンシャルΦｓの値は、エミッタ層１０５の材料によって決まるが、他に、エッチング処理の方法（例えば、ウェットエッチング法、ドライエッチング法等）や、Ｌｅｄｇｅ領域Ｌの表面を覆うパッシベーション膜１１２（図５Ｄ参照）の種類や形成方法によってもわずかに影響を受ける。
【００５６】
次に、エミッタ層１０５及びベース層４等をパターニングするためのフォトレジストマスク（図示せず）を形成する。次に、図５Ｃに示されるように、当該フォトレジストマスクをエッチングマスクとして、エミッタ層１０５、ベース層１０４、及びコレクタ層１０３にエッチング処理を施す。これにより、エミッタ層１０５、ベース層１０４、及びコレクタ層１０３のメサ領域が形成される。その後、フォトレジストマスクを除去する。
【００５７】
次に、ベース電極１１０が形成される領域に対応するエミッタ層１０５を除去し、ベース層１０４を露出させた後、ベース層１０４に接するようにベース電極１１０を形成し、アロイ処理によりオーミック接続する。
【００５８】
次に、図５Ｄに示されるように、サブコレクタ層１０２に接するようにコレクタ電極１０９を形成し、アロイ処理によりオーミック接続する。最後に、ＨＢＴ表面にパッシベーション膜１１２を形成する。これにより、ヘテロ接合型のバイポーラトランジスタの主要部分が形成される。パッシベーション膜は、例えば、ＳｉＮ膜とすることができる。パッシベーション膜１１２が形成されると、Ｌｅｄｇｅ領域Ｌの表面ポテンシャルΦｓの値が略一定値に決まり、以降の工程による影響を受けることはほぼ無くなる。
【００５９】
次に、図６〜図８を参照しつつ、本実施形態における上層と下層のドーピング濃度及び厚さの具体的構成について詳細に説明する。
【００６０】
図６は、本発明の第１実施形態に係るＨＢＴ１００のエミッタ層の下層の厚さｔLとエミッタ抵抗寄与分ΔＲｅとの関係のシミュレーション結果の一例を示す図である。図６に示されるグラフは、ＨＢＴ１００のエミッタ層の上層のドーピング濃度をＮdH＝８．８×１０17ｃｍ-3、１４×１０17ｃｍ-3、３０×１０17ｃｍ-3としたときのエミッタ抵抗寄与分ΔＲｅを示しており、縦軸はＨＢＴ１００のエミッタ抵抗寄与分ΔＲｅ（Ω）を示し、横軸は下層の厚さｔL（ｎｍ）を示している。ここで、エミッタ抵抗寄与分ΔＲｅとは、エミッタ電極１１とベース層４との間に積層された層における抵抗値の合計のうち、エミッタ層５に起因する抵抗値である。
【００６１】
図６に示されるように、下層の厚さｔLが所定の厚さより薄くなるとエミッタ抵抗寄与分ΔＲｅが急激に増大し、ＨＢＴの性能が劣化するという問題がある。これは、下層の厚さｔLが薄い場合においてもＬｅｄｇｅ領域の完全空乏化を維持するためには、下層のドーピング濃度ＮdLを低くする必要がある一方（式（６）参照）、ドーピング濃度ＮdLを所定レベル以上に低下させると抵抗値が増大するためである。従って、ＨＢＴの性能劣化を回避するため、下層の厚さｔLは所定の厚さ以上とすることが好ましい。具体的には、上層のドーピング濃度ＮdHが十分高い場合には、下層の厚さｔLはエミッタ層全体の厚さｔの少なくとも６分の１以上とすることが好ましい。
【００６２】
図７は、本発明の第１実施形態に係るＨＢＴ１００の下層の厚さｔLとエミッタ抵抗寄与分ΔＲｅとの関係のシミュレーション結果の一例を示す図である。図７に示されるグラフは、ＨＢＴ１００のエミッタ層全体の厚さｔをｔ＝３０ｎｍ、４０ｎｍ、５０ｎｍ、６０ｎｍ、７０ｎｍとした場合における、ＨＢＴ１００の下層の厚さｔLとエミッタ抵抗寄与分ΔＲｅとの関係を示している。なお、ＨＢＴ１００の上層のドーピング濃度はＮdH＝８．８×１０17ｃｍ-3とし、縦軸はＨＢＴ１００のエミッタ抵抗寄与分ΔＲｅ（Ω）を示し、横軸は下層の厚さｔL（ｎｍ）を示している。
【００６３】
図７に示されるように、エミッタ層の厚さｔを一定とすると、下層の厚さｔLを所定の厚さより厚くすると、エミッタ抵抗寄与分ΔＲｅが略一定値に収束することが分かる。また、当該一定値は、エミッタ層の厚さｔが厚いほど高くなり、エミッタ抵抗寄与分ΔＲｅ＝０．１Ωに近付いている。さらに、エミッタ層の厚さｔが厚くなるとエミッタ抵抗寄与分ΔＲｅの増加率が上昇する。例えば、ｔ＝６０ｎｍを越えると増加率が顕著に大きくなることが分かる（図７参照）。ここで、エミッタサイズ１００μｍ2当たりのエミッタ抵抗は、一般的に０．５〜１．５Ω程度であり、エミッタ抵抗寄与分ΔＲｅの増加率の上昇はＨＢＴの性能劣化に影響を与える。従って、ＨＢＴのエミッタ層の厚さｔは２０ｎｍ以上６０ｎｍ以下であることが好ましく、さらに２０ｎｍ以上４０ｎｍ以下であることがより好ましい。これにより、ＨＢＴの性能劣化が回避され、エミッタ層のドーピング濃度の上昇に起因するＨＢＴの高効率化の効果が高まる。
【００６４】
図８は、本発明の第１実施形態に係るＨＢＴ１００の上層の厚さｔHとエミッタ抵抗寄与分ΔＲｅとの関係のシミュレーション結果の一例を示す図である。図８に示されるグラフは、ＨＢＴ１００のエミッタ層全体の厚さｔをｔ＝３０ｎｍ、４０ｎｍ、５０ｎｍ、６０ｎｍ、７０ｎｍとした場合における、ＨＢＴ１００の上層の厚さｔHとエミッタ抵抗寄与分ΔＲｅとの関係を示している。なお、ＨＢＴ１００の上層のドーピング濃度はＮdH＝８．８×１０17ｃｍ-3とし、縦軸はＨＢＴのエミッタ抵抗寄与分ΔＲｅ（Ω）を示し、横軸は上層の厚さｔH（ｎｍ）を示している。
【００６５】
図８に示されるように、ＨＢＴ１００においては、エミッタ層の厚さｔに関わらず、上層の厚さｔHが所定の厚さ以上（例えば、ｔ＝３０ｎｍの場合はｔH＝２７ｎｍ以上）となると、エミッタ抵抗寄与分ΔＲｅが急激に増加し、ＨＢＴの性能が劣化する。従って、上層の厚さｔHは所定レベル以下であることが好ましい。例えば、エミッタ層の厚さｔが３０ｎｍ以上７０ｎｍ以下の場合は、上層の厚さｔHは５ｎｍ以上２６／（ｔ／３０）ｎｍ（図８の太線に対応）以下であることが好ましい。
【００６６】
また、エミッタ抵抗寄与分ΔＲｅが急激に増加するときの上層の厚さｔHcritは、下層のドーピング濃度ＮdLがゼロの場合（すなわち、ＮdL＝０）においてＬｅｄｇｅ領域が完全空乏化するときの上層の厚さｔHに対応する。従って、厚さｔHcritは、上述の式（５）にＮdL＝０を代入した下記の式（８）を満たす。
【００６７】
【数８】
2018010896.tif 000010
【００６８】
すなわち、ｔH＞ｔHcritとなると、下層を備えていてもＬｅｄｇｅ領域が完全空乏化となる正のドーピング濃度ＮdL（＞０）が存在しないこととなる。従って、上層の厚さｔHは下記の式（９）を満たすことが好ましい。
【００６９】
【数９】
2018010896.tif 000011
【００７０】
図９は、本発明の第１実施形態の変形例に係るＨＢＴ２００における各層とドーピング濃度との関係を示す図である。図９に示すグラフにおいて、縦軸は各層におけるドーピング濃度（ｃｍ-3）を示し、横軸は図１におけるコンタクト層６の上面（Ｚ軸正方向側の主面）を基準としたＺ軸負方向の深さ（ｎｍ）を示している。
【００７１】
ＨＢＴ２００は、図１に示されるＨＢＴ１００に比べ、エミッタ層５Ａにおいて下層５ａと上層５ｂの間に中間層５ｍ1をさらに備える。
【００７２】
図９に示されるように、中間層５ｍ1のドーピング濃度は、下層５ａのドーピング濃度より高く、上層５ｂのドーピング濃度より低い。具体的には、例えば、下層５ａ（膜厚１６ｎｍ）、中間層５ｍ1（膜厚４ｎｍ）、上層５ｂ（膜厚１６ｎｍ）のドーピング濃度は順に、３．２×１０17ｃｍ-3、５×１０17ｃｍ-3、８．８×１０17ｃｍ-3である。すなわち、エミッタ層５Ａは、ベース層４との界面付近は比較的低濃度であり、上面付近は比較的高濃度であり、ベース層４側からコンタクト層６（半導体層）側に向かって徐々にドーピング濃度が上昇するように形成されている。中間層５ｍ1のドーピング濃度は、例えば、２×１０17〜９×１０17ｃｍ-3程度の範囲とすることができる。
【００７３】
ここで、エミッタ層における深さ方向（Ｚ軸方向）の位置をｘ（ただし、ｘの原点はエミッタ層５の上面（コンタクト層６の下面）とする。）、エミッタ層のドーピング濃度分布をＮ（ｘ）とする。エミッタ層のドーピング濃度分布が一様でない場合、一般的に、Ｌｅｄｇｅ領域における表面空乏層の厚さｔsは、以下の式（１０）を満たす。
【００７４】
【数１０】
2018010896.tif 000012
【００７５】
式（１０）においてｔs＝ｔが成立する場合にＬｅｄｇｅ領域が完全空乏化するため、そのときのエミッタ層のドーピング濃度分布Ｎ（ｘ）は、以下の式（１１）を満たす。
【００７６】
【数１１】
2018010896.tif 000013
【００７７】
従って、ドーピング濃度分布Ｎ（ｘ）が以下の式（１２）を満たせば、Ｌｅｄｇｅ領域における完全空乏化が維持される。
【００７８】
【数１２】
2018010896.tif 000014
【００７９】
ＨＢＴ２００におけるエミッタ層５Ａは、式（１２）を満たすようなドーピング濃度分布Ｎ（ｘ）とすることができる。従って、ＨＢＴ１００と同様に、コンタクト層６側のエミッタ層が従来のＨＢＴにおけるエミッタ層よりも高濃度（例えば、８．８×１０17ｃｍ-3程度）となるように形成しても、ベース層４側に低濃度の下層５ａを備えることにより、Ｌｅｄｇｅ領域の完全空乏化が維持される。すなわち、エミッタ層は三層から構成される場合であっても、従来のＨＢＴに比べてエミッタ層のドーピング濃度の濃度上限値を高めることができる。従って、ＨＢＴのベース・エミッタ間容量を増大することができ、ＨＢＴの高効率化が達成される。
【００８０】
また、エミッタ層を二層から三層としたことにより、濃度分布の設計の自由度が上がる。例えば、中間層５ｍ1のドーピング濃度を調整し、上層のドーピング濃度をＨＢＴ１００における上層のドーピング濃度よりも高くすれば、ベース・エミッタ間容量Ｃｂｅをさらに増大することができる。具体的には、ＨＢＴ１００に比べてさらに０．３〜０．５％程度電力付加効率が向上する。
【００８１】
なお、エミッタ層が備える層の数は、二層又は三層に限られず、四層以上であってもよい。エミッタ層が四層以上の複数層から構成される場合においても、ＨＢＴ１００，２００と同様に、エミッタ層のドーピング濃度分布Ｎ（ｘ）がベース層４側からコンタクト層６側に向かって徐々に上昇するように形成されることが好ましい。
【００８２】
図１０は、本発明の第１実施形態の他の変形例に係るＨＢＴ３００における各層とドーピング濃度との関係を示す図である。図１０に示すグラフにおいて、縦軸は各層におけるドーピング濃度（ｃｍ-3）を示し、横軸は図１におけるコンタクト層６の上面（Ｚ軸正方向側の主面）を基準としたＺ軸負方向の深さ（ｎｍ）を示している。
【００８３】
ＨＢＴ３００は、エミッタ層が備える中間層が複数層に分けられた例である。具体的には、比較的低濃度の下層５ａ（下部領域）と、比較的高濃度の上層５ｂ（上部領域）と、それらの間に形成された複数層（例えば、五層）から成る中間層５ｍ2（中間領域）と、によりエミッタ層５Ｂが構成されている。エミッタ層５Ｂのドーピング濃度分布Ｎ（ｘ）は、ＨＢＴ２００と同様に、ベース層４側からコンタクト層６側に向かって徐々に上昇するように形成されている。
【００８４】
また、中間層５ｍ2を含む中間領域は、コンタクト層６側の領域（上部領域）及びベース層４側の領域（下部領域）よりもドーピング濃度の変化率が大きくなるよう形成されている（図１０参照）。これにより、ドーピング濃度分布Ｎ（ｘ）が、ＨＢＴ１００のエミッタ層５（すなわち、二層構造のエミッタ層）の場合の分布と類似した形状となる。従って、Ｌｅｄｇｅ領域の完全空乏化を維持するとともに、ベース・エミッタ間逆方向耐圧の向上を図ることができる。
【００８５】
図１１は、本発明の第２実施形態に係るＨＢＴ４００における各層とドーピング濃度との関係を示す図である。図１１に示すグラフにおいて、縦軸は各層におけるドーピング濃度（ｃｍ-3）を示し、横軸は図１におけるコンタクト層６の上面（Ｚ軸正方向側の主面）を基準としたＺ軸負方向の深さ（ｎｍ）を示している。
【００８６】
ＨＢＴ４００は、図１に示されるＨＢＴ１００に比べ、エミッタ層が下層５ａ及び上層５ｂを備える代わりに、ドーピング濃度が連続的に変化するエミッタ層５Ｃ（濃度傾斜層）を備える。
【００８７】
図１１に示されるように、エミッタ層５Ｃは、ベース層４側からコンタクト層６側に向かって、ドーピング濃度が連続的に（例えば、略線形に）上昇するように形成される。具体的には、エミッタ層５Ｃは、ベース層４側の下部領域５A1と、コンタクト層６側の上部領域５B1と、それらの間の中間領域５M1を含む。また、下部領域５A1（すなわち、エミッタ層５Ｃにおけるベース層４との界面付近）が比較的低濃度（例えば、２×１０17〜５×１０17ｃｍ-3）となるように形成され、上部領域５B1（すなわち、エミッタ層５Ｃにおける上面付近）が比較的高濃度（例えば、６×１０17〜３０×１０17ｃｍ-3）となるように形成される。
【００８８】
本実施形態においても、ＨＢＴ２００，３００と同様に、ドーピング濃度分布Ｎ（ｘ）が式（１２）を満たすように形成することができる。これにより、Ｌｅｄｇｅ領域の完全空乏化を維持しつつ、ベース・エミッタ間容量Ｃｂｅを増大することができる。
【００８９】
また、エミッタ層を複数層から連続的な濃度変化率を有する濃度傾斜層に変更したことにより、ドーピング濃度分布Ｎ（ｘ）の設計の自由度が上がる。例えば、中間領域５M1のドーピング濃度を調整し、上部領域５B1のドーピング濃度をＨＢＴ１００における上層のドーピング濃度よりも高くすれば、ベース・エミッタ間容量Ｃｂｅをさらに増大することができる。具体的には、ＨＢＴ１００に比べてさらに０．５〜１％程度電力付加効率が向上する。
【００９０】
図１２は、本発明の第２実施形態の変形例に係るＨＢＴ５００における各層とドーピング濃度との関係を示す図である。図１２に示すグラフにおいて、縦軸は各層におけるドーピング濃度（ｃｍ-3）を示し、横軸は図１におけるコンタクト層６の上面（Ｚ軸正方向側の主面）を基準としたＺ軸負方向の深さ（ｎｍ）を示している。
【００９１】
ＨＢＴ５００は、図１１に示されるＨＢＴ４００に比べ、エミッタ層５Ｃの代わりにエミッタ層５Ｄを備える。エミッタ層５Ｄは、ベース層４側の下部領域５A2と、コンタクト層６側の上部領域５B2と、それらの間の中間領域５M2を含む。エミッタ層５Ｄは、図１１に示されるＨＢＴ４００に比べて、中間領域５M2におけるドーピング濃度の変化率が、下部領域５A2及び上部領域５B2におけるドーピング濃度の変化率よりも大きくなるように形成されている。これにより、ドーピング濃度分布Ｎ（ｘ）が、ＨＢＴ１００のエミッタ層５（すなわち、二層構造のエミッタ層）の場合の分布と類似した形状となる。従って、Ｌｅｄｇｅ領域の完全空乏化を維持するとともに、ベース・エミッタ間逆方向耐圧の向上を図ることができる。
【００９２】
このように、エミッタ層におけるドーピング濃度の変化率は、線形に限らず凹凸があってもよく、概ね傾斜傾向が維持されていればよい。
【００９３】
以上、本発明の例示的な実施形態について説明した。ＨＢＴ１００，２００，３００，４００，５００は、コレクタ層、ベース層、エミッタ層、及び半導体層がこの順に積層され、エミッタ層のドーピング濃度はベース層との界面付近よりもエミッタ層の上面付近の方が高い。これにより、エミッタ層のドーピング濃度を従来のＨＢＴのエミッタ層の濃度上限値ＮdMAX（ｔ）より高くしてもＬｅｄｇｅ領域の完全空乏化が維持される。従って、電流増幅率の低下を回避しつつ、ＨＢＴのベース・エミッタ間容量を増大させ、ＨＢＴの高効率化を達成することができる。また、ベース層との界面付近のドーピング濃度を従来のＨＢＴのエミッタ層のドーピング濃度より低く保つことができるため、ベース・エミッタ間逆方向耐圧の低下を抑制しつつ、高効率化を達成するＨＢＴを提供することができる。
【００９４】
また、エミッタ層の厚さは２０ｎｍ以上６０ｎｍ以下であってもよく、又は２０ｎｍ以上４０ｎｍ以下であってもよい。なお、エミッタ層の厚さはこれに限られない。
【００９５】
また、ＨＢＴ１００，２００，３００において、エミッタ層は、下層５ａと、当該下層５ａのドーピング濃度より高いドーピング濃度である上層５ｂを含む複数層から成る。なお、エミッタ層の構成はこれに限られない。
【００９６】
また、ＨＢＴ１００，２００，３００において、上層５ｂの厚さは、５ｎｍ以上２６／（ｔ／３０）ｎｍ以下であってもよい。これにより、抵抗値の増大が抑制され、ＨＢＴの性能劣化が回避される。
【００９７】
また、ＨＢＴ１００，２００，３００において、上層５ｂのドーピング濃度は特に限定されるものではないが、例えば、７．５×１０17ｃｍ-3以上であってもよい。
【００９８】
また、ＨＢＴ２００，３００において、エミッタ層は、下層５ａと上層５ｂとの間に、下層５ａのドーピング濃度より高く上層５ｂのドーピング濃度より低いドーピング濃度である中間層５ｍ1，５ｍ2を含む。これにより、ドーピング濃度分布の設計の自由度が上がる。従って、ＨＢＴ１００に比べてさらに上層５ｂのドーピング濃度を上昇させ、ベース・エミッタ間容量Ｃｂｅをさらに増大させることができる。
【００９９】
また、ＨＢＴ４００，５００において、エミッタ層は、ベース層側から半導体層側に向かってドーピング濃度が連続的に変化する濃度傾斜層を含む。これにより、ドーピング濃度分布の設計の自由度が上がる。従って、ＨＢＴ１００に比べてエミッタ層の上部領域のドーピング濃度をさらに上昇させ、ベース・エミッタ間容量Ｃｂｅをさらに増大させることができる。
【０１００】
また、ＨＢＴ２００，３００，４００，５００において、エミッタ層の厚さをｔ（ｎｍ）、濃度傾斜層のうちエミッタ層と半導体層との界面からの距離をｘ（ｎｍ）、濃度傾斜層のドーピング濃度分布をＮ（ｘ）、エミッタ層の表面ポテンシャルをΦs、誘電率をε、電子の素電荷をｑとすると、式（１２）が成立する。これにより、従来のＨＢＴよりエミッタ層のドーピング濃度を高めても、Ｌｅｄｇｅ領域の完全空乏化が維持される。
【０１０１】
また、ＨＢＴ３００，５００において、エミッタ層は、ベース層側から半導体層側に向かって下部領域、中間領域、及び上部領域を順に含み、中間領域におけるドーピング濃度の変化率が、下部領域及び上部領域におけるドーピング濃度の変化率より大きい。これにより、エミッタ層のドーピング濃度分布が、二層構造の場合の分布と類似した形状となる。従って、Ｌｅｄｇｅ領域の完全空乏化を維持するとともに、ベース・エミッタ間逆方向耐圧の向上を図ることができる。
【０１０２】
また、ＨＢＴ１００は、エミッタ層５の厚さをｔ（ｎｍ）、上層５ｂの厚さをｔH（ｎｍ）、下層５ａのドーピング濃度をＮdL（ｃｍ-3）、上層５ｂのドーピング濃度をＮdH（ｃｍ-3）、エミッタ層５の表面ポテンシャルをΦs、誘電率をε、電子の素電荷をｑとすると、式（７）が成立する。これにより、従来のＨＢＴよりエミッタ層のドーピング濃度を高めても、Ｌｅｄｇｅ領域の完全空乏化が維持される。
【０１０３】
また、ＨＢＴ１００，２００，３００，４００，５００において、エミッタ層の第２領域ｅ２は完全空乏化されている。これにより、Ｌｅｄｇｅ領域における導電領域の発生が回避され、電流増幅率の低下を抑制しつつ、ＨＢＴの高効率化を達成することができる。
【０１０４】
なお、本明細書においては、エミッタ層がドーピング濃度の異なる複数層、又は連続的にドーピング濃度が変化する濃度傾斜層のいずれかを備える実施形態について説明したが、エミッタ層の構造についてはこれに限られない。例えば、エミッタ層は、複数層及び濃度傾斜層が混在して形成されてもよい。
【０１０５】
また、エミッタ層５及びベース層４の材料の組み合わせは上述のＩｎＧａＰ及びＧａＡｓに限られず、例えば、ＡｌＧａＡｓ及びＧａＡｓ、ＩｎＰ及びＩｎＧａＡｓ、ＩｎＧａＰ及びＧａＡｓＳｂ、ＩｎＧａＰ及びＩｎＧａＡｓＮ、Ｓｉ及びＳｉＧｅ，ＡｌＧａＮ及びＧａＮ等の他のヘテロ接合の組み合わせでもよい。
【０１０６】
以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更又は改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
【符号の説明】
【０１０７】
１，１０１  半導体基板
２，１０２  サブコレクタ層
３，１０３  コレクタ層
４，１０４  ベース層
５，５Ａ，５Ｂ，５Ｃ，５Ｄ  エミッタ層
６，１０６  コンタクト層
７，１０７  グレーディング層
８，１０８  コンタクト層
９，１０９  コレクタ電極
１０，１１０  ベース電極
１１，１１１  エミッタ電極
１１２  パッシベーション膜
１００，２００，３００，４００，５００  ＨＢＴ
１０００  積層部材
Ｌ  Ｌｅｄｇｅ領域
ｅ１  第１領域
ｅ２  第２領域
５ａ，１０５ａ  下層
５ｂ，１０５ｂ  上層
５ｍ1，５ｍ2 中間層
５A1，５A2 下部領域
５B1，５B2 上部領域
５M1，５M2 中間領域
【図１】
2018010896.tif 000017
【図２】
2018010896.tif 000018
【図３】
2018010896.tif 000019
【図４】
2018010896.tif 000020
【図５Ａ】
2018010896.tif 000021
【図５Ｂ】
2018010896.tif 000022
【図５Ｃ】
2018010896.tif 000023
【図５Ｄ】
2018010896.tif 000024
【図６】
2018010896.tif 000025
【図７】
2018010896.tif 000026
【図８】
2018010896.tif 000027
【図９】
2018010896.tif 000028
【図１０】
2018010896.tif 000029
【図１１】
2018010896.tif 000030
【図１２】
2018010896.tif 000031