(57)【要約】【課題】シリケートガラスとレジストとの密着性を向上させる。【解決手段】炭化珪素基板等の半導体基板を有する半導体装置の製造方法であって、半導体基板の上方に、ＰＳＧまたはＢＰＳＧ等の不純物を添加したシリケートガラスを形成するガラス形成工程と、ＣＦ４ガスを用いたドライエッチング等によりシリケートガラスの上層部分を除去する上層除去工程と、上層部分を除去したシリケートガラスの上面にレジストを塗布するレジスト塗布工程とを備える製造方法を提供する。【選択図】図４
2018010933.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板を有する半導体装置の製造方法であって、
前記半導体基板の上方に、不純物を添加したシリケートガラスを形成するガラス形成工程と、
前記シリケートガラスの上層部分を除去する上層除去工程と、
前記上層部分を除去した前記シリケートガラスの上面にレジストを塗布するレジスト塗布工程と
を備える製造方法。
【請求項２】
前記上層除去工程において、ドライ工程により前記シリケートガラスの上層部分を除去する
請求項１に記載の製造方法。
【請求項３】
前記上層除去工程において、ＣＦ４ガスを用いたドライエッチングにより、前記シリケートガラスの上層部分を除去する
請求項２に記載の製造方法。
【請求項４】
前記上層除去工程において、希ガスを用いた逆スパッタリングにより、前記シリケートガラスの上層部分を除去する
請求項２に記載の製造方法。
【請求項５】
前記上層除去工程において、前記シリケートガラスの上層部分を、深さ方向において１０ｎｍ以上除去する
請求項１から４のいずれか一項に記載の製造方法。
【請求項６】
前記ガラス形成工程と前記上層除去工程の間に、ウェット工程を更に備える
請求項１から５のいずれか一項に記載の製造方法。
【請求項７】
前記ガラス形成工程と前記上層除去工程の間に、
前記シリケートガラスの上方にニッケル層を形成して、前記ニッケル層の少なくとも一部を除去するニッケル工程を備える
請求項１から６のいずれか一項に記載の製造方法。
【請求項８】
前記ガラス形成工程と前記上層除去工程の間に、
前記シリケートガラスの上方にチタンを含有するバリアメタル層を形成して、前記バリアメタル層の少なくとも一部を除去するバリアメタル工程を備え、
前記上層除去工程において、前記バリアメタル層が除去された前記シリケートガラスの上層部分を除去する
請求項１から７のいずれか一項に記載の製造方法。
【請求項９】
前記ガラス形成工程と前記上層除去工程の間に熱処理工程を備える
請求項１から８のいずれか一項に記載の製造方法。
【請求項１０】
前記半導体基板は炭化珪素基板である
請求項１から９のいずれか一項に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、絶縁膜として不純物を添加したシリケートガラスを用いた半導体装置が知られている（例えば特許文献１、２参照）。
特許文献１  特開２０１４−１７５４７１号公報
特許文献２  特開２００５−１４２３２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
シリケートガラスには、ゲート用等のコンタクトホールを形成する場合がある。この場合、シリケートガラスの上面にレジストを塗布し、レジストに所定の開口パターンを露光および現像する。当該開口により露出したシリケートガラスをエッチングすることで、コンタクトホールを形成する。
【０００４】
しかし、不純物を添加したシリケートガラスの上面は変質しやすい。例えば不純物を添加したシリケートガラスは、熱酸化膜または不純物を添加していないシリケートガラス等に比べて、外気中の水分を取り込みやすい性質を有する。シリケートガラスの上面が変質すると、レジストとの密着性が劣化してしまう。このため、コンタクトホールを形成する工程において、レジストの下面に沿ってエッチャントが浸みこみやすくなり、大きなアンダーカットが生じてしまう。これにより、コンタクトホールの開口幅または側壁角の制御が困難になる。
【課題を解決するための手段】
【０００５】
本発明の第１の態様においては、半導体基板を有する半導体装置の製造方法を提供する。製造方法は、半導体基板の上方に、不純物を添加したシリケートガラスを形成するガラス形成工程を備えてよい。製造方法は、シリケートガラスの上層部分を除去する上層除去工程を備えてよい。製造方法は、上層部分を除去したシリケートガラスの上面にレジストを塗布するレジスト塗布工程を備えてよい。
【０００６】
上層除去工程において、ドライ工程によりシリケートガラスの上層部分を除去してよい。上層除去工程において、ＣＦ４ガスを用いたドライエッチングにより、シリケートガラスの上層部分を除去してよい。上層除去工程において、希ガスを用いた逆スパッタリングにより、シリケートガラスの上層部分を除去してよい。
【０００７】
上層除去工程において、シリケートガラスの上層部分を、深さ方向において１０ｎｍ以上除去してよい。ガラス形成工程と上層除去工程の間に、ウェット工程を備えてよい。ガラス形成工程と上層除去工程の間に、シリケートガラスの上方にニッケル層を形成して、ニッケル層の少なくとも一部を除去するニッケル工程を備えてよい。
【０００８】
ガラス形成工程と上層除去工程の間に、シリケートガラスの上方にチタンを含有するバリアメタル層を形成して、バリアメタル層の少なくとも一部を除去するバリアメタル工程を備えてよい。上層除去工程において、バリアメタル層が除去されたシリケートガラスの上層部分を除去してよい。
【０００９】
ガラス形成工程と上層除去工程の間に熱処理工程を備えてよい。半導体基板は炭化珪素基板であってよい。
【００１０】
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
【図面の簡単な説明】
【００１１】
【図１】半導体基板１０に絶縁膜２０および導電層３０を形成する工程を示す図である。
【図２】半導体基板１０にゲート絶縁膜２２およびゲート電極３２を形成する工程を示す図である。
【図３】半導体基板１０の上方に層間絶縁膜６０を形成する工程を示す図である。
【図４】シリケートガラス５０の上層部分５２を除去する上層除去工程を示す図である。
【図５】上層部分５２を除去したシリケートガラス５０の上面にレジスト７０を塗布するレジスト塗布工程を示す図である。
【図６】層間絶縁膜６０にコンタクトホール８０を形成するコンタクトホール形成工程を示す図である。
【図７】図１から図６において説明した方法で形成したコンタクトホール８０の形状の一例を示す図である。
【図８】上層除去工程を行わずにコンタクトホール８０を形成した場合を示す図である。
【図９】半導体装置の製造方法の一例を示すフローチャートである。
【図１０】中間工程Ｓ９０２の一例を示す図である。
【図１１】中間工程Ｓ９０２の一例を示す図である。
【図１２】中間工程Ｓ９０２の一例を示す図である。
【図１３】中間工程Ｓ９０２の一例を示す図である。
【発明を実施するための形態】
【００１２】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１３】
なお、本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。「上」および「下」の方向は重力方向に限定されない。また、基板または層等の２つの主面において、一方の面を「上面」、上面とは逆側の面を「下面」と称する。
【００１４】
図１から図６は、本発明の一つの実施形態に係る、半導体装置の製造方法を示す図である。図１は、半導体基板１０に絶縁膜２０および導電層３０を形成する工程を示す図である。まず、半導体基板１０を準備する。半導体基板１０は、一例として単結晶炭化珪素基板であるが、当該例に限定されない。半導体基板１０は、シリコン基板であってよく、窒化ガリウム等の化合物半導体であってもよい。
【００１５】
次に、半導体基板１０の上面に絶縁膜２０を形成する。絶縁膜２０は、一例として熱酸化膜である。次に、絶縁膜２０の上面に導電層３０を形成する。導電層３０は、一例として低圧気相化学成長により形成した多結晶シリコン層である。
【００１６】
図２は、半導体基板１０にゲート絶縁膜２２およびゲート電極３２を形成する工程を示す図である。一例として、図１に示した導電層３０の上面にレジストを塗布して、所定のパターンに露光および現像する。そして、レジストパターンに覆われていない導電層３０および絶縁膜２０をドライエッチングして、所定の形状のゲート電極３２およびゲート絶縁膜２２を形成する。ドライエッチング後、レジストパターンを除去する。
【００１７】
図３は、半導体基板１０の上方に層間絶縁膜６０を形成する工程を示す図である。本例では、半導体基板１０の上面、ゲート電極３２の上面および側面、ならびに、ゲート絶縁膜２２の側面を覆うように層間絶縁膜６０を形成する。
【００１８】
本例の層間絶縁膜６０は、下側絶縁膜４０およびシリケートガラス５０を有する。シリケートガラス５０には、不純物を添加されている。ただし、層間絶縁膜６０は、下側絶縁膜４０を有さなくともよい。下側絶縁膜４０は、例えば不純物が添加されていないシリケートガラス（ＮＳＧ）である。
【００１９】
下側絶縁膜４０を形成した後、ガラス形成工程において下側絶縁膜４０の上面にシリケートガラス５０を形成する。シリケートガラス５０は、例えばリンが添加されたシリケートガラス（ＰＳＧ）、または、リンおよびボロンが添加されたシリケートガラス（ＢＰＳＧ）である。シリケートガラス５０に添加する不純物は、リンまたはボロンに限定されない。下側絶縁膜４０およびシリケートガラス５０は、例えば常圧気相化学成長により形成する。
【００２０】
シリケートガラス５０を形成した後に、半導体基板１０を加熱してリフローを行う。加熱温度は、数百℃程度で、例えば８００℃から１０００℃である。これにより、ゲート電極３２等により生じた層間絶縁膜６０の段差を平滑化できる。ＰＳＧまたはＢＰＳＧ等の不純物を添加したシリケートガラス５０を用いることで、当該段差を平滑化しやすくなる。
【００２１】
層間絶縁膜６０の膜厚は、一例として５００ｎｍ以上、１０００ｎｍ以下である。ただし、当該範囲に限定されない。層間絶縁膜６０の膜厚は、長期信頼性および加工性を考慮して適宜設定できる。シリケートガラス５０は、下側絶縁膜４０よりも厚く形成してよい。これにより、層間絶縁膜６０の段差を容易に平滑化できる。
【００２２】
図４は、シリケートガラス５０の上層部分５２を除去する上層除去工程を示す図である。上層部分５２とは、シリケートガラス５０の上面から所定の深さ範囲までの部分を指す。なお、図３に示したガラス形成工程と、図４に示す上層除去工程との間には、シリケートガラス５０を変質させ得る他の工程が存在してよい。
【００２３】
例えば半導体装置が横型のＭＯＳＦＥＴの場合、シリケートガラス５０を形成した後に、シリケートガラス５０にソース電極およびドレイン電極用のコンタクトホールを形成する。また、当該コンタクトホール内にソース電極およびドレイン電極を形成する。ソース電極およびドレイン電極を形成する場合、金属材料をシリケートガラス５０の上面に形成してから、リン硝酢酸等を用いたウェットエッチングにより金属材料をパターニングする。
【００２４】
例えば半導体装置が縦型のＭＯＳＦＥＴの場合、シリケートガラス５０を形成した後に、シリケートガラス５０にソース電極用のコンタクトホールを形成する。また、当該コンタクトホール内にソース電極を形成する。ソース電極を形成する場合、金属材料をシリケートガラス５０の上面に形成してから、リン硝酢酸等を用いたウェットエッチングにより金属材料をパターニングする。
【００２５】
また、半導体基板１０がＳｉＣ基板等の場合には、ソース電極およびドレイン電極等の上面側電極用のコンタクトホールの底面にニッケル等の金属材料をパターニングした後に、半導体基板１０を１０００℃程度に加熱して金属材料と半導体基板１０の材料とを反応させる。これにより、ニッケルシリサイド等のオーミック電極を形成する。オーミック電極を形成した後に、未反応の金属材料を、リン硝酢酸等を用いたウェットエッチングにより除去する。ニッケルシリサイドは酸に対して不溶性を有するので、オーミック電極は残留する。未反応の金属材料を除去した後に、アルミニウム等を含有する電極材料で上面側電極を形成する。
【００２６】
このように、シリケートガラス５０を形成した後に、ウェット工程または加熱工程を行うと、シリケートガラス５０の上層部分５２が変質しやすい。シリケートガラス５０の上層部分５２の変質により、シリケートガラス５０と、後述するレジスト塗布工程で塗布するレジストとの密着性が低下する。これに対して上層除去工程では、シリケートガラス５０の上層部分５２を除去する。これにより、シリケートガラス５０において変質した部分を除去することができ、レジストとの密着性を向上させることができる。
【００２７】
上層除去工程においては、ガラス形成工程と上層除去工程との間の工程よりも、シリケートガラス５０の変質が小さい条件で、シリケートガラス５０の上層部分５２を除去する。一例として上層除去工程において、ドライ工程によりシリケートガラス５０の上層部分５２を除去する。ドライ工程は、ウェット工程に比べてシリケートガラス５０の変質が小さいので、シリケートガラス５０とレジストとの密着性を向上させることができる。
【００２８】
上層除去工程の一つの実施例では、ＣＦ４ガスを用いたドライエッチングにより、シリケートガラス５０の上層部分５２を除去する。上層除去工程において、シリケートガラス５０の上層部分５２を、深さ方向において１０ｎｍ以上除去することが好ましい。これにより、シリケートガラス５０の変質部分の大部分を除去することができる。上層除去工程において除去されるシリケートガラス５０の厚みは、２０ｎｍ以上であってよく、５０ｎｍ以上であってもよい。
【００２９】
上層除去工程において除去されるシリケートガラス５０の厚みは、１００ｎｍ以下であることが好ましい。ただし、除去するシリケートガラス５０の厚みの上限は、残ったシリケートガラス５０が絶縁膜としての機能を確保できる厚みとする。
【００３０】
なお、上面側電極の材料として、Ａｌ−Ｓｉを採用している半導体装置の製造ラインでは、Ｓｉノジュールを除去するドライエッチャーを設ける場合が多い。Ｓｉノジュールとは、電極の表面等に析出するＳｉの微小な塊を指す。当該ドライエッチャーは、ＣＦ４ガスを用いる場合が多い。このため、上層除去工程においてＣＦ４ガスを用いることで、Ｓｉノジュールを除去するドライエッチャーを上層除去工程においても用いることができる。
【００３１】
ただし、ドライエッチングにおけるエッチングガスはＣＦ４ガスに限定されない。シリケートガラス５０における変質が小さい条件でシリケートガラス５０をエッチングできるガスを用いればよい。
【００３２】
上層除去工程の他の実施例では、希ガスを用いた逆スパッタリングにより、シリケートガラス５０の上層部分５２を除去する。逆スパッタリングでは、アルゴンイオン等の希ガスイオンをシリケートガラス５０の上面に衝突させて、シリケートガラス５０の上層部分５２を除去する。このような方法でも、シリケートガラス５０の変質が小さい条件で、シリケートガラス５０の上層部分５２を除去できる。
【００３３】
なお、図３に示したガラス形成工程と、上層除去工程の間に、ウェットエッチング等の他の工程がなくともよい。ガラス形成工程におけるリフロー等でシリケートガラス５０に変質が生じても、上層除去工程で変質部分を除去することができる。
【００３４】
図５は、上層部分５２を除去したシリケートガラス５０の上面にレジスト７０を塗布するレジスト塗布工程を示す図である。本例のレジスト７０は、感光性を有する。レジスト７０を塗布した後に、所定のパターンをレジスト７０に露光して現像する。本例では、ゲート電極３２の上方のレジスト７０に開口７２を形成するためのパターンを露光する。
【００３５】
図４に示した上層除去工程は、レジスト塗布工程の直前に行うことが好ましい。特に、上層除去工程とレジスト塗布工程の間には、ウェットエッチング工程または熱処理工程が含まれないことが好ましい。なお、レジスト塗布工程には、シリケートガラス５０の上面を疎水化する工程等、レジスト塗布の準備段階が含まれる。
【００３６】
図６は、層間絶縁膜６０にコンタクトホール８０を形成するコンタクトホール形成工程を示す図である。コンタクトホール形成工程では、レジスト７０の開口７２により露出した層間絶縁膜６０を、ウェットエッチングする。
【００３７】
一例として、コンタクトホール形成工程では、バッファードフッ酸（ＢＨＦ）を用いて層間絶縁膜６０をウェットエッチングする。これにより、コンタクトホール８０の側壁が急峻になりすぎずに、適度な傾きθを持たせることができる。従って、シリケートガラス５０の上方に上面側電極を堆積する場合に、上面側電極の段差を小さくしてオーバーハング等を抑制できる。コンタクトホール８０内には、ゲート電極３２に電気的に接続する上面側電極の一部が形成される。
【００３８】
本例では、図４に示した上層除去工程によりシリケートガラス５０の上層部分を除去しているので、層間絶縁膜６０とレジスト７０との密着性が大幅に向上する。このため、コンタクトホール８０の形状を精度よく制御できる。
【００３９】
図７は、図１から図６において説明した方法で形成したコンタクトホール８０の形状の一例を示す図である。図７の例と、図１から図６において説明した例では、コンタクトホール８０の形状、各層の膜厚等は一致していない。
【００４０】
図７の例では、上述したように層間絶縁膜６０とレジスト７０との密着性が高く、層間絶縁膜６０とレジスト７０との界面にエッチャントが浸透しづらい。このため、コンタクトホール８０の側壁６２の傾きθ１を精度よく制御できる。また、コンタクトホール８０のホール幅を精度よく制御できる。なお、傾きθは、側壁６２が層間絶縁膜６０の上面と垂直な場合を９０度とし、平行な場合を０度とする。
【００４１】
図８は、上層除去工程を行わずにコンタクトホール８０を形成した場合を示す図である。図８の例では、層間絶縁膜６０とレジスト７０との密着性が低く、層間絶縁膜６０とレジスト７０との界面にエッチャントが浸透しやすい。このため、コンタクトホール８０のアンダーカット部６４が大きくなり、コンタクトホール８０の側壁６２の傾きθ２が設計値よりも小さくなる。これに伴い、コンタクトホール８０の開口幅も大きくなってしまう。
【００４２】
一例として、シリケートガラス５０の上層部分をＣＦ４ガスを用いて深さ方向に１０ｎｍ除去した場合の傾きθ１は、５９．３度であった。また、上層除去工程を行わずに、他の条件を同一とした場合の傾きθ２は、１６．７度であった。このため、シリケートガラス５０の上層部分を少なくとも１０ｎｍ除去することで、側壁６２の傾きθが小さくなることを抑制できる。
【００４３】
図９は、半導体装置の製造方法の一例を示すフローチャートである。本例では、シリケートガラス５０を形成する工程より前の工程、および、コンタクトホール８０を形成するためのレジストを除去する工程より後の工程を省略している。
【００４４】
まず、ガラス形成工程Ｓ９００において、図３に示したように半導体基板１０の上方にシリケートガラス５０を形成する。シリケートガラス５０は、例えばゲート電極を覆う層間絶縁膜である。次に、中間工程Ｓ９０２において、シリケートガラス５０の上層部分が変質し得る工程を行う。例えば、中間工程Ｓ９０２においては、半導体基板１０の上方に、所定の形状のソース電極構造を形成する。
【００４５】
次に、上層除去工程Ｓ９０４において、シリケートガラス５０の上層部分を除去する。次に、レジスト塗布工程Ｓ９０６において、シリケートガラス５０の上面にレジスト７０を塗布する。
【００４６】
次に、露光工程Ｓ９０８において、レジスト７０に所定のパターンを露光する。本例では、ゲートコンタクト用のパターンを露光する。次に、現像段階Ｓ９１０において、レジスト７０に露光したパターンを現像する。これにより、図５に示したようにレジスト７０に開口７２が形成される。
【００４７】
次に、コンタクトホール形成工程Ｓ９１２において、図６に示すようにコンタクトホール８０を形成する。コンタクトホール形成工程Ｓ９１２においては、ウェットエッチングによりコンタクトホール８０を形成する。
【００４８】
次に、レジスト除去工程Ｓ９１４において、シリケートガラス５０の上面に残留しているレジスト７０を除去する。レジスト除去工程Ｓ９１４の後に、コンタクトホール８０内に導電材料を形成する工程等を行い、半導体装置を完成させる。
【００４９】
図１０および図１１は、中間工程Ｓ９０２の一例として横型のＭＯＳＦＥＴを示す図である。本例の半導体基板１０の上面近傍には、ｐ型のベース領域１２が形成されている。また、ベース領域１２内に、Ｎ＋型のソース領域１４およびドレイン領域１６が選択的に形成されている。
【００５０】
ゲート電極３２およびゲート絶縁膜２２は、ソース領域１４およびドレイン領域１６の間のベース領域１２と対向するように配置されている。層間絶縁膜６０は、ソース領域１４、ドレイン領域１６およびゲート電極３２を覆うように形成されている。
【００５１】
まず、図１０に示すように、層間絶縁膜６０にコンタクトホール６６を形成する。コンタクトホール６６は、ソース領域１４およびドレイン領域１６のそれぞれに対して形成される。コンタクトホール６６は、ソース領域１４の一部、および、ドレイン領域１６の一部を露出させる。
【００５２】
図１２および図１３は、中間工程Ｓ９０２の一例として縦型のＭＯＳＦＥＴを示す図である。本例のドリフト層１７の上面層には、ｐ型のベース領域１２が選択的に形成されている。また、ベース領域１２内に、Ｎ＋型のソース領域１４選択的に形成されている。また、ドリフト層１７の下面側には、ドレイン領域１６が配置されている。
【００５３】
ゲート電極３２およびゲート絶縁膜２２は、隣り合うベース領域１２の間に対向し、隣り合うベース領域１２内に形成されているそれぞれのソース領域１４にまたがるように配置されている。層間絶縁膜６０は、ソース領域１４の一部、およびゲート電極３２を覆うように形成されている。
【００５４】
まず、図１２に示すように、層間絶縁膜６０にコンタクトホール６６を形成する。コンタクトホール６６は、ソース領域１４およびドレイン領域１６のそれぞれに対して形成される。コンタクトホール６６は、ソース領域１４の一部を露出させる。
【００５５】
図１０および図１２の例において、コンタクトホール６６を形成する工程以降は、同様の工程である。図１０および図１２の例において、コンタクトホール６６は、コンタクトホール８０と同様の方法で形成されてよい。つまり、シリケートガラス５０の上にレジストを形成する。レジストに対して所定のパターンを露光および現像して、コンタクトホール６６に対応する開口を形成する。当該開口により露出した層間絶縁膜６０をエッチングして、コンタクトホール６６を形成する。コンタクトホール６６は、ドライエッチングで形成してよい。また、コンタクトホール６６は、ウェットエッチングで形成してもよい。
【００５６】
次にバリアメタル工程において、シリケートガラス５０の上方にチタンを含有するバリアメタル層９２を形成する。バリアメタル層９２は、コンタクトホール６６の側壁および底面にも形成される。バリアメタル層９２は、例えば窒化チタン層であってよく、チタン層の上面に窒化チタン層が積層された層であってもよい。
【００５７】
次に、コンタクトホール６６の底面のバリアメタル層９２を、ドライエッチングにより選択的に除去する。これにより、コンタクトホール６６の底面にソース領域１４およびドレイン領域１６が露出する。
【００５８】
次に、バリアメタル層９２およびコンタクトホール６６を覆うニッケル層９４を形成する。次に、コンタクトホール６６の底面以外におけるニッケル層９４を、リン硝酢酸等を用いたウェットエッチングにより選択的に除去する。これにより、図１１および図１３に示すように、コンタクトホール６６の底面にだけニッケル層９４が形成される。
【００５９】
次に熱処理工程において、半導体基板１０を１０００℃程度に加熱して、ニッケル層９４と、半導体基板１０に含まれるシリコンとを反応させる。これにより、コンタクトホール６６の底面にニッケルシリサイドのオーミック電極が形成される。次に、反応せずに残存しているニッケル層９４を除去する。また、オーミック電極に接続する上面側電極を、Ａｌ−Ｓｉ等の金属材料で形成する。
【００６０】
ニッケル層９４を除去した後、バリアメタル層９２の少なくとも一部を、ドライエッチングにより除去する。本例では、少なくともゲート電極３２の上方におけるバリアメタル層９２の一部を除去する。これにより、コンタクトホール８０を形成すべき領域における層間絶縁膜６０が露出する。層間絶縁膜６０を露出させた後、図４に示した上層除去工程を行う。これにより、バリアメタル層９２が除去された領域のシリケートガラス５０の上層部分を除去する。その後、上層部分を除去したシリケートガラス５０の上面にレジストを塗布して、コンタクトホール８０を形成する。
【００６１】
本例のように、シリケートガラス５０を形成した後に、バリアメタル層９２を形成、パターニングする工程を行うと、シリケートガラス５０の上面がドライ工程において露出する。このため、シリケートガラス５０の上層部分が変質する場合がある。これに対して本例では、バリアメタル層９２を形成、パターニングする工程の後に、シリケートガラス５０の上層部分を除去するので、シリケートガラス５０の変質部分を除去することができる。
【００６２】
また、シリケートガラス５０を形成した後に、ソース領域１４およびドレイン領域１６に対してオーミック電極を形成すると、シリケートガラス５０が高温に加熱される。このため、シリケートガラス５０の上層部分が変質する場合がある。これに対して本例では、オーミック電極を形成する工程の後に、シリケートガラス５０の上層部分を除去するので、シリケートガラス５０の変質部分を除去することができる。
【００６３】
特に、シリケートガラス５０の近傍にニッケル層９４を形成すると、シリケートガラス５０が変質しやすいこと（つまり、層間絶縁膜６０とレジスト７０の密着性が低下してウェットエッチングする際にコンタクトホール８０の開口幅が広がりやすいこと）が観察された。本例では、ニッケル層９４を除去した後に、シリケートガラス５０の上層部分を除去するので、シリケートガラス５０の変質部分を除去することができる。
【００６４】
なお、コンタクトホール６６をウェットエッチングで形成する場合、コンタクトホール６６を形成する前にもシリケートガラス５０の上層部分を除去してよい。コンタクトホール６６を形成する前におけるシリケートガラス５０の上層部分の変質が小さい場合、コンタクトホール６６を形成する直前において除去するシリケートガラス５０の厚みは、コンタクトホール８０を形成する直前において除去するシリケートガラス５０の厚みより小さくてよい。また、コンタクトホール６６を形成する前に、シリケートガラス５０の上層部分を大きく変質させる工程が無い場合、コンタクトホール６６を形成する直前にシリケートガラス５０の上層部分を除去しなくともよい。
【００６５】
例えば、ニッケル層９４を形成する工程の前において、シリケートガラス５０にレジストを塗布する場合、レジストを塗布する直前にシリケートガラス５０の上層部分を除去しなくてよい。一方、ニッケル層９４を形成する工程の後において、シリケートガラス５０にレジストを塗布する場合、レジストを塗布する直前にシリケートガラス５０の上層部分を除去することが好ましい。
【００６６】
また、上層除去工程は、複数回に分けて行ってもよい。例えば、シリケートガラス５０を形成した後にウェット工程を行うごとに、上層除去工程を行ってもよい。
【００６７】
以上の例においては、ゲート電極３２が半導体基板１０の上方に配置されるプレーナ構造の半導体装置について説明したが、ゲート電極３２が半導体基板１０に形成された溝に配置されるトレンチ構造の半導体装置についても同様である。トレンチ構造においても、溝内のゲート電極３２の上方には、層間絶縁膜としてシリケートガラス５０が形成される。シリケートガラス５０の一部の領域にはコンタクトホール８０が形成される。コンタクトホール８０を形成する直前に、シリケートガラス５０の上層部分を除去してよい。
【００６８】
以上説明した製造方法によれば、シリケートガラス５０の変質部分を除去して、シリケートガラス５０とレジスト７０との密着性を向上させることができる。このため、エッチャントがシリケートガラス５０とレジスト７０との界面に侵入することを抑制して、コンタクトホール８０のホール幅および側壁角を精度よく制御できる。
【００６９】
特に、半導体基板１０が炭化珪素基板の場合、ソース領域１４等に対してオーミック電極を形成するべく、高温のシンタリングを行う。このため、シリケートガラス５０が変質しやすい。このため、シリケートガラス５０の上層部分を除去する方法は、炭化珪素基板を用いた半導体装置において特に有効である。
【００７０】
また、ＣＦ４ガスを用いてシリケートガラス５０の上層部分を除去することで、上層除去工程において既存の設備を用いることが容易になる。また、ドライエッチングでシリケートガラス５０の上層部分を除去するので、除去する厚みを精度よく制御できる。
【００７１】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００７２】
特許請求の範囲、明細書、および図面中において示した方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００７３】
１０・・・半導体基板、１２・・・ベース領域、１４・・・ソース領域、１６・・・ドレイン領域、１７・・・ドリフト層、２０・・・絶縁膜、２２・・・ゲート絶縁膜、３０・・・導電層、３２・・・ゲート電極、４０・・・下側絶縁膜、５０・・・シリケートガラス、５２・・・上層部分、６０・・・層間絶縁膜、６２・・・側壁、６４・・・アンダーカット部、６６・・・コンタクトホール、７０・・・レジスト、７２・・・開口、８０・・・コンタクトホール、９２・・・バリアメタル層、９４・・・ニッケル層
【図１】
2018010933.tif 000003
【図２】
2018010933.tif 000004
【図３】
2018010933.tif 000005
【図４】
2018010933.tif 000006
【図５】
2018010933.tif 000007
【図６】
2018010933.tif 000008
【図７】
2018010933.tif 000009
【図８】
2018010933.tif 000010
【図９】
2018010933.tif 000011
【図１０】
2018010933.tif 000012
【図１１】
2018010933.tif 000013
【図１２】
2018010933.tif 000014
【図１３】
2018010933.tif 000015