(57)【要約】      （修正有）【課題】新しいタッチセンサ用の電極構造およびタッチセンサの駆動方法を有する表示装置を提供する。【解決手段】表示装置は、複数の画素が配置された表示装置であって、複数の画素の各々に配置された複数の第１電極と、複数の画素のうち第１方向Ｄ１に並べて配置された画素を含む行画素に共通して配置されると共に、第１方向Ｄ１に交差する第２方向Ｄ２に並べて配置された複数の第２電極１２０と、各画素の第１電極と第２電極との間に配置された発光層１６２と、第２電極に対向して配置され、第２電極とともに容量を形成し、複数の異なる出力端子に接続された第３電極１８０と、を有する。【選択図】図４
2018010392.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が配置された表示装置であって、
前記複数の画素の各々に配置された複数の第１電極と、
前記複数の画素のうち第１方向に並べて配置された画素を含む行画素に共通して配置されると共に、前記第１方向に交差する第２方向に並べて配置された複数の第２電極と、
各画素の前記第１電極と前記第２電極との間に配置された発光層と、
前記第２電極に対向して配置され、前記第２電極とともに容量を形成し、複数の異なる出力端子に接続された第３電極と、
を有する表示装置。
【請求項２】
前記複数の第２電極の各々は、前記第２方向に隣り合う複数の前記行画素ごとに共通して配置され、
前記第２方向に隣り合う前記第２電極の間にスリットが設けられている、請求項１に記載の表示装置。
【請求項３】
前記複数の第１電極に第１電位を供給する第１電源と、
前記複数の第２電極に前記第１電位とは異なる第２電位またはタッチセンサ用のタッチセンサ駆動信号を供給する第２電源と、をさらに有し、
前記複数の画素は、前記第１電源と前記第２電源との間に配置され、
前記第１電位および前記第２電位の電位差は前記発光層の発光強度に基づいて決定される請求項２に記載の表示装置。
【請求項４】
前記第１方向に延在するゲート線と、
前記第２方向に延在するソース線と、をさらに有し、
前記複数の画素の各々は、
ドレイン電極およびソース電極の一方が前記第１電極に接続され、前記ドレイン電極および前記ソース電極の他方が前記第１電源に接続された駆動トランジスタと、
ドレイン電極およびソース電極の一方が前記駆動トランジスタのゲート電極に接続され、前記ドレイン電極および前記ソース電極の他方が前記ソース線に接続され、ゲート電極が前記ゲート線に接続された画素選択トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続された容量素子と、を備える請求項３に記載の表示装置。
【請求項５】
前記第１電源と前記駆動トランジスタとの間に配置され、前記第１電源と前記駆動トランジスタとの間を導通状態または非導通状態に切り替える出力トランジスタをさらに有する請求項４に記載の表示装置。
【請求項６】
前記複数の第１電極の各々、および前記複数の第２電極の各々に供給される信号を制御する制御部をさらに有し、
前記制御部は、前記行画素に対して、
前記駆動トランジスタのソース電極、ドレイン電極、およびゲート電極の少なくともいずれか一の電極の電位を初期化する初期化期間と、
前記ソース線を介して前記駆動トランジスタのゲート電極に供給された映像信号に応じた電荷を前記容量素子に保持させる書き込み期間と、
前記映像信号に応じた発光強度で前記発光層を発光させる発光期間と、
を順次繰り返しつつ、前記画素行で行われた前記初期化期間、前記書き込み期間、および前記発光期間の各々の期間を次画素行に移行させる制御を行い、
前記初期化期間および前記書き込み期間において、前記行画素の前記第２電極に前記第２電位を供給し、
前記発光期間において、前記行画素の前記第２電極に前記第２電位を供給した後に前記タッチセンサ駆動信号を供給する請求項４に記載の表示装置。
【請求項７】
前記制御部は、次期間が前記初期化期間である前記画素行に対応する前記第２電極に前記タッチセンサ駆動信号を供給する、請求項６に記載の表示装置。
【請求項８】
前記複数の第１電極の各々、および前記複数の第２電極の各々に供給される信号を制御する制御部をさらに有し、
前記制御部は、前記行画素に対して、
前記駆動トランジスタのソース電極、ドレイン電極、およびゲート電極の少なくともいずれか一の電極の電位を初期化する初期化期間と、
前記ソース線を介して前記駆動トランジスタのゲート電極に供給された映像信号に応じた電荷を前記容量素子に保持させる書き込み期間と、
前記映像信号に応じた発光強度で前記発光層を発光させる発光期間と、
を順次繰り返しつつ、前記画素行で行われた前記初期化期間、前記書き込み期間、および前記発光期間の各々の期間を次画素行に移行させる制御を行い、
前記書き込み期間および前記発光期間において、前記行画素の前記第２電極に前記第２電位を供給し、
前記初期化期間において、前記行画素の前記第２電極に前記タッチセンサ駆動信号を供給する請求項４に記載の表示装置。
【請求項９】
前記第２電極は、前記第２方向に隣り合うｍ行（ｍは１以上の整数）の前記行画素に共通して配置され、
前記第２電極を共有する前記行画素の前記初期化期間は同じである請求項８に記載の表示装置。
【請求項１０】
前記制御部は、前記第２電極を共有するｍ行の前記行画素の前記初期化期間の後の前記書き込み期間に、前記第２電極を共有するｍ行の前記行画素に対して、１行目、２行目、・・・、ｍ行目の順で前記映像信号を順次供給する請求項９に記載の表示装置。
【請求項１１】
前記第２電極は、前記第２方向に並べて複数配置され、
前記制御部は、互いに隣り合う一対の前記第２電極のうち、一方の前記第２電極を共有するｍ行の前記行画素に対する前記書き込み期間の間に、他方の前記第２電極を共有するｍ行の前記行画素に対する前記初期化期間を開始する請求項１０に記載の表示装置。
【請求項１２】
前記第２電極は、前記第２方向に並べて複数配置され、
前記制御部は、互いに隣り合う一対の前記第２電極のうち、一方の前記第２電極の前記初期化期間の間に、他方の前記第２電極の１以上の前記行画素の前記書き込み期間が設けられている、請求項１０に記載の表示装置。
【請求項１３】
前記複数の第１電極の各々、および前記複数の第２電極の各々に供給される信号を制御する制御部をさらに有し、
前記制御部は、前記行画素に対して、
前記駆動トランジスタのソース電極、ドレイン電極、およびゲート電極の少なくともいずれか一の電極の電位を初期化する初期化期間と、
前記ソース線を介して前記駆動トランジスタのゲート電極に供給された映像信号に応じた電荷を前記容量素子に保持させる書き込み期間と、
前記映像信号に応じた発光強度で前記発光層を発光させる発光期間と、
を順次繰り返しつつ、前記画素行で行われた前記初期化期間、前記書き込み期間、および前記発光期間の各々の期間を次画素行に移行させる制御を行い、
前記複数の画素を含む前記行画素のうち、半数の前記行画素が前記初期化期間および前記書き込み期間を有し、残りの半数の前記行画素が前記発光期間を有する第１フレームと、
前記半数の前記行画素が前記発光期間を有し、前記残りの半数の前記行画素が前記初期化期間および前記書き込み期間を有する第２フレームと、
を交互に繰り返し、
前記初期化期間、前記書き込み期間、および前記発光期間の少なくともいずれか一の期間で、前記行画素の前記第２電極にタッチセンサ用のタッチセンサ駆動信号を供給する請求項３に記載の表示装置。
【請求項１４】
前記複数の画素のうち、白色を表示可能な前記画素の最小単位であるメイン画素は、前記第２方向に複数段配置され、
前記半数の前記行画素は、奇数段の前記メイン画素に含まれ、
前記残りの半数の前記行画素は、偶数段の前記メイン画素に含まれる請求項１３に記載の表示装置。
【請求項１５】
前記半数の前記行画素と前記残りの半数の前記行画素とは互いに交互に設けられると共に、前記複数の第２電極の各々は、前記第２方向に隣り合う複数の前記行画素に跨って配置されており、前記第２方向に隣り合う前記第２電極の間にスリットが設けられている、請求項１３に記載の表示装置。
【請求項１６】
前記第２電極と前記第３電極との間に配置され、前記第２電極を覆い、酸素および水に対するバリア性を有するバリア層をさらに有する、請求項１乃至１５のいずれか一に記載の表示装置。
【請求項１７】
前記画素が配置された第１基板と、
前記第１基板に対向する第２基板と、
前記バリア層と前記第２基板との間に配置された充填材と、
をさらに有し、
前記第３電極は、前記第２基板と前記充填材との間に配置された、請求項１６に記載の表示装置。
【請求項１８】
前記第２基板と前記充填材との間に配置されたカラーフィルタをさらに有し、
前記第３電極は、前記第２基板と前記カラーフィルタとの間に配置された、請求項１７に記載の表示装置。
【請求項１９】
前記画素が配置された第１基板と、
前記第１基板に対向する第２基板と、
前記第２電極と前記第２基板との間に配置された充填材と、
をさらに有し、
前記第３電極は、前記第２基板の前記第１基板側とは反対側に配置された、請求項１乃至１５のいずれか一に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一実施形態は、有機ＥＬ表示装置などの表示装置に関する。例えば、タッチセンサが搭載された表示装置に関する。
【背景技術】
【０００２】
ユーザが表示装置に対して情報を入力するためのインターフェースとして、タッチセンサが知られている。タッチセンサを表示装置の画面上に設置することで、ユーザは画面上に表示される入力ボタンやアイコンなどを操作することができ、表示装置へ容易に情報を入力することができる。例えば特許文献１では、有機ＥＬ（Ｅｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置上にタッチセンサが搭載された電子機器が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２０１５／０１８５９４２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に示す従来のタッチセンサ搭載の表示装置では、表示装置に設けられた導電層とは別にタッチセンサ用の電極を設ける必要がある。特に、静電容量式のタッチセンサでは、ユーザのタッチを検出する容量素子を形成するために一対の電極を表示装置に対して別途設ける必要がある。したがって、表示装置にタッチセンサを搭載するためには、表示装置に設けられた導電層に加えて、少なくとも２層以上の導電層を設ける必要があった。
【０００５】
本発明に係る一実施形態は、新しいタッチセンサ用の電極構造およびタッチセンサの駆動方法を有する表示装置を提供することを課題の一つとする。
【課題を解決するための手段】
【０００６】
本発明の一実施形態による表示装置は、複数の画素が配置された表示装置であって、複数の画素の各々に配置された複数の第１電極と、複数の画素のうち第１方向に並べて配置された画素を含む行画素に共通して配置されると共に、第１方向に交差する第２方向に並べて配置された複数の第２電極と、各画素の第１電極と第２電極との間に配置された発光層と、第２電極に対向して配置され、第２電極とともに容量を形成し、複数の異なる出力端子に接続された第３電極と、を有する。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施形態に係る表示装置の概要を示す機能ブロック図である。
【図２】本発明の一実施形態に係る表示装置の第２電極および第３電極の位置関係を示す上面図である。
【図３】本発明の一実施形態に係る表示装置の第２電極および画素の位置関係を示す上面図である。
【図４】本発明の一実施形態に係る表示装置の概要を示す断面図である。
【図５】本発明の一実施形態に係る表示装置の回路構成の一例を示す概略図である。
【図６】本発明の一実施形態に係る表示装置の回路構成の一例を示す概略図である。
【図７】本発明の一実施形態に係る画素回路の回路構成の一例を示す回路図である。
【図８】本発明の一実施形態に係る表示装置の画素回路の駆動方法を示すタイミングチャートを示す図である。
【図９】本発明の一実施形態に係る表示装置の動作を示す図である。
【図１０】本発明の一実施形態に係る表示装置の画素回路の駆動方法を示すタイミングチャートを示す図である。
【図１１】本発明の一実施形態に係る表示装置の動作を示す図である。
【図１２】本発明の一実施形態に係る表示装置の画素回路の駆動方法を示すタイミングチャートを示す図である。
【図１３】本発明の一実施形態に係る表示装置の画素回路の駆動方法を示すタイミングチャートを示す図である。
【図１４】本発明の一実施形態に係る表示装置の動作を示す図である。
【図１５】本発明の一実施形態に係る表示装置の画素回路の駆動方法を示すタイミングチャートを示す図である。
【図１６】本発明の一実施形態に係る表示装置の画素回路の駆動方法を示すタイミングチャートを示す図である。
【図１７】本発明の一実施形態に係る表示装置の画素回路の駆動方法を示すタイミングチャートを示す図である。
【図１８】本発明の一実施形態に係る表示装置の動作を示す図である。
【図１９】本発明の一実施形態に係る表示装置の画素回路の駆動方法を示すタイミングチャートを示す図である。
【図２０】本発明の一実施形態に係る表示装置の画素回路の駆動方法を示すタイミングチャートを示す図である。
【図２１】本発明の一実施形態に係る表示装置の画素回路の駆動方法を示すタイミングチャートを示す図である。
【図２２】本発明の一実施形態に係る表示装置の概要を示す断面図である。
【図２３】本発明の一実施形態に係る表示装置の概要を示す断面図である。
【図２４】本発明の一実施形態に係る表示装置の概要を示す断面図である。
【発明を実施するための形態】
【０００８】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【０００９】
本発明において、ある一つの膜を加工して複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の層構造、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。
【００１０】
本明細書および特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
【００１１】
〈実施形態１〉
図１〜図９を用いて、本発明の一実施形態に係る表示装置の概要について説明する。実施形態１では、タッチセンサが設けられた有機ＥＬ表示装置について説明する。なお、以下に示す実施形態は、本発明の一実施形態にすぎない。
【００１２】
［表示装置１０の機能構成］
図１は、本発明の一実施形態に係る表示装置の概要を示す機能ブロック図である。表示装置１０は表示部２０、タッチセンサ部３０、タッチ検出部４０、および制御部５０を有する。
【００１３】
表示部２０は、ゲートドライバ２２、ソース信号セレクタ２４、およびソースドライバ２６に接続され、これらによって制御される。具体的には、表示部２０には複数の画素回路がマトリクス状に配置されており、各画素回路がゲートドライバ２２、ソース信号セレクタ２４、およびソースドライバ２６によって制御される。フルカラーを実現するための単色の画素をサブ画素といい、フルカラーまたは白色を実現可能なサブ画素の最小単位をメイン画素という。以下の説明において、画素回路として各サブ画素に設けられた回路について説明する。
【００１４】
ゲートドライバ２２は、映像信号の書き込みを実行する行を選択する駆動回路である。後述するように、各画素回路には複数のトランジスタが配置されており、ゲートドライバ２２は当該複数のトランジスタのＯＮ／ＯＦＦを制御する。ゲートドライバ２２は、各行の画素回路に配置されたトランジスタを所定の順番で順次排他的に選択する。ゲートドライバ２２は、ソース信号セレクタ２４およびソースドライバ２６によって入力された映像信号を供給する行を選択し、各行の画素回路に配置された駆動トランジスタに映像信号を供給する駆動回路である。
【００１５】
ソース信号セレクタ２４は、ソースドライバ２６によって生成された制御信号に応じて映像信号を供給するサブ画素の列を選択する。ソース信号セレクタ２４はマルチプレクサ回路を有し、当該マルチプレクサ回路によって、例えば、赤（Ｒ）画素、緑（Ｇ）画素、および青（Ｂ）画素などのサブ画素ごとに順次映像信号を供給する、いわゆるマルチプレクサ駆動を行う。ソース信号セレクタ２４がマルチプレクサ回路を有することで、ソースドライバ２６と制御部５０との間の配線数を少なくすることができる。
【００１６】
タッチセンサ部３０は、タッチ信号セレクタ３２およびタッチドライバ３４に接続され、これらによって制御される。具体的には、タッチセンサ部３０には複数のタッチセンサ駆動電極（後に説明する「第２電極１２０」に相当する）が配置されており、各タッチセンサ駆動電極がタッチ信号セレクタ３２およびタッチドライバ３４によって制御される。
【００１７】
各タッチセンサ駆動電極は複数のサブ画素に跨って配置されている。本実施形態では、タッチセンサ駆動電極は行方向に並べて配置された複数のサブ画素（以下、行画素という）に跨って配置されている。換言すると、タッチセンサ駆動電極は行画素に対して配置されている。複数のタッチセンサ駆動電極は列方向に複数段配置されている。本実施形態では、１段のタッチセンサ駆動電極に対して、２行のサブ画素が配置されている。ただし、１段のタッチセンサ駆動電極に対して、サブ画素が１行だけ配置されていてもよく、３行以上配置されていてもよい。本実施形態では、タッチセンサ駆動電極が行画素に対して配置された構成を例示したが、この構成に限定されない。例えば、ｉ行ｊ列のサブ画素に跨って配置されたタッチセンサ駆動電極がマトリクス状に配置されていてもよい（ｉおよびｊはともに任意の整数）。
【００１８】
このように、タッチセンサ駆動電極は、各画素の列方向の大きさの整数倍に相当する幅を有して行方向に延在して形成されており、当該タッチセンサ駆動電極の数は必ずしも画素行の数に一致しない。これらを明確に区別するべく、タッチ駆動センサ駆動電極を「段」として数えることし、行画素を「行」として数えることとする。
【００１９】
タッチドライバ３４は、タッチセンサを駆動させる段を選択する駆動回路である。タッチドライバ３４は、複数段配置されたタッチセンサ駆動電極を所定の順番で順次排他的に選択する。タッチ信号セレクタ３２は、タッチドライバ３４によって生成された制御信号に応じてタッチセンサ駆動信号を供給するタッチセンサ駆動電極の段を選択する。タッチ信号セレクタ３２はマルチプレクサ回路を有し、ソース信号セレクタ２４と同様にマルチプレクサ駆動を行う。タッチ信号セレクタ３２がマルチプレクサ回路を有することで、タッチドライバ３４と制御部５０との間の配線数を少なくすることができる。
【００２０】
タッチ検出部４０はタッチセンサ部３０に接続されており、タッチセンサ部３０から出力された、タッチセンサ部３０への被検出物の接触又は近接（以下、かかる接触又は近接をタッチと称する）を示すタッチ検出信号を受信する。具体的には、タッチセンサ部３０には複数のタッチ検出電極（後に説明する「第３電極１８０」に相当する）が配置されており、各タッチ検出電極を介してタッチ検出部４０はタッチセンサ検出信号を受信する。タッチ検出部４０は、アナログＬＰＳ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）部４２、Ａ／Ｄ（アナログ／デジタル）変換部４４、信号処理部４６、座標抽出部４８、およびタッチ検出タイミング制御部４９を有する。なお、被検出物としては、当該表示装置を使用するユーザの手指等の誘電体が考えられるが、例えばスタイラス等の他の誘電体も採用可能である。
【００２１】
タッチ検出部４０は、制御部５０から供給される制御信号とタッチセンサ部３０から供給されるタッチ検出信号とに基づいて、タッチセンサ部３０に対するタッチの有無を検出する。タッチセンサ部３０に対するタッチが検出された場合、タッチ検出部４０はタッチが検出された座標を算出する。複数のタッチ検出電極のうち隣接する二つのタッチ検出電極は互いに分離されており、複数のタッチ検出電極を互いに電気的に独立するように構成されている。複数のタッチ検出電極は複数の異なる出力端子に接続されている。
【００２２】
アナログＬＰＳ部４２は、タッチセンサ部３０から受信したタッチ検出信号に含まれる高周波成分（ノイズ成分）を除去し、タッチ検出に基づくタッチ成分を抽出して出力するアナログのローパスフィルタである。なお、図示しないが、アナログＬＰＳ部４２の入力端子とＧＮＤとの間には抵抗素子が設けられている。Ａ／Ｄ変換部４４は、タッチ信号セレクタ３２を介して出力されるタッチセンサ駆動信号に同期して、アナログＬＰＳ部４２から出力されるアナログ信号をサンプリングしてデジタル信号に変換する回路である。
【００２３】
信号処理部４６は、Ａ／Ｄ変換部４４の出力信号に対してノイズを除去し、タッチ成分を抽出するデジタルフィルタを有する。具体的には、信号処理部４６は、タッチ信号セレクタ３２によってサンプリングされたタッチセンサ駆動信号の周波数よりも高い周波数成分を除去する。信号処理部４６は、Ａ／Ｄ変換部４４の出力信号に基づいて、タッチセンサ部３０に対するタッチ検出の有無を判断する論理回路である。座標抽出部４８は、信号処理部４６によってタッチセンサ部３０に対するタッチが検出されたと判断された場合に、タッチが検出された座標を算出する論理回路である。座標抽出部４８は算出された座標を出力信号として出力する。タッチ検出タイミング制御部４９は、Ａ／Ｄ変換部４４、信号処理部４６、および座標抽出部４８を各々が同期して動作するように制御する。
【００２４】
［タッチセンサ部３０のタッチセンサ駆動電極の構成］
図２および図３を用いて、タッチセンサ部３０のタッチセンサ駆動電極（第２電極１２０）およびタッチ検出部４０のタッチ検出電極（第３電極１８０）の構成について説明する。図２は、本発明の一実施形態に係る表示装置の第２電極および第３電極の位置関係を示す上面図である。図３は、本発明の一実施形態に係る表示装置の第２電極および画素の位置関係を示す上面図である。表示装置１０は、表示領域１０２、周辺領域１０４、および端子領域１０６に分けられる。表示領域１０２は画像を表示する画素が配置された領域である。周辺領域１０４は表示領域１０２の周辺の領域である。端子領域１０６は周辺領域１０４の一端に隣接する領域である。
【００２５】
表示領域１０２には、複数のサブ画素１００がマトリクス状に配置されており、これら複数のサブ画素１００に対応して複数の第２電極１２０および複数の第３電極１８０が配置されている。複数の第２電極１２０は行方向に長手を有し、行画素（行方向に並べて配置された複数のサブ画素１００）に共通して配置されている。各々の第２電極１２０は列方向に並べて配置されている。複数の第３電極１８０は列方向に長手を有し、列方向に並べて配置された複数のサブ画素１００に共通して配置されている。各々の第３電極１８０は行方向に並べて配置されている。なお、図３では、説明の便宜上、２行目のサブ画素１００と３行目のサブ画素１００との間隔を、１行目のサブ画素１００と２行目とのサブ画素１００の間隔よりも広く図示したが、実際には両者の間隔は同じである。
【００２６】
図３に示すように、複数のサブ画素１００は第２電極１２０によって覆われる。換言すると、一つの第２電極１２０は複数のサブ画素１００に共通して配置されている。具体的には、表示領域１０２の行方向（第１方向Ｄ１）に延在する第２電極１２０は、第１方向Ｄ１に並ぶ複数のサブ画素１００だけでなく、第１方向Ｄ１に交差する第２方向Ｄ２（例えば、列方向）に並ぶ複数のサブ画素１００に共通して配置されている。図３では、１つの第２電極１２０は、第２方向Ｄ２に沿って２行ずつ並ぶサブ画素１００を覆っている。換言すると、複数の第２電極１２０の各々は、第２方向Ｄ２に隣り合う複数の行画素ごとに共通して配置される。
【００２７】
隣接する二つの第２電極１２０は互いに分離されている。換言すると、第２方向Ｄ２に隣り合う第２電極１２０の間にスリット１２２が設けられている。上記の構成を有することで、複数の第２電極１２０を電気的に独立して制御することができる。この場合、各第２電極１２０には同時に同一の電位を印加することもでき、異なる電位を印加することもできる。図３のように、複数段配置された第２電極１２０には順次タッチセンサ駆動信号が供給される。ここで、低周波数のノイズを除去するために、第２電極１２０には１２０Ｈｚ以上の周波数でタッチセンサ駆動信号が供給されることが好ましい。
【００２８】
周辺領域１０４には、ゲートドライバ回路２００、タッチドライバ回路３００、およびタッチ検出回路４００が配置されている。ゲートドライバ回路２００およびタッチドライバ回路３００は表示領域１０２に対して行方向に隣接する領域に配置されている。タッチ検出回路４００は表示領域１０２に対して列方向に隣接する領域に配置されている。ゲートドライバ回路２００は、上記のゲートドライバ２２を有する。タッチドライバ回路３００は、上記のタッチ信号セレクタ３２およびタッチドライバ３４を有する。タッチ検出回路４００は、上記のアナログＬＰＳ部４２、Ａ／Ｄ変換部４４、信号処理部４６、座標抽出部４８、およびタッチ検出タイミング制御部４９を有する。
【００２９】
端子領域１０６には、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）３１０およびＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｉｒｎｔｅｄ  Ｃｉｒｃｕｉｔｓ）３２０が配置されている。ＣＯＧ３１０は、上記のソース信号セレクタ２４およびソースドライバ２６を有する。ＣＯＧ３１０はトランジスタが形成された基板にバンプ等を介して実装される。ＣＯＧ３１０は当該基板に設けられた配線に接続され、当該配線を介して各種回路に信号および電源を供給する。なお、ＣＯＧ３１０がゲートドライバ回路２００、タッチドライバ回路３００、およびタッチ検出回路４００の一部または全部の回路を有していてもよい。ＦＰＣ３２０はＣＯＧ３１０に接続されている。ＦＰＣ３２０は外部装置に接続される。図２では、ＦＰＣ３２０から延びる配線が全てＣＯＧ３１０に接続された構成を例示したが、この構成に限定されない。例えば、ＦＰＣ３２０から延びる配線の一部が直接ゲートドライバ回路２００、タッチドライバ回路３００、およびタッチ検出回路４００に接続されてもよい。
【００３０】
外部装置から供給された映像信号がＦＰＣ３２０を介してＣＯＧ３１０に入力され、ＣＯＧ３１０によって上記のゲートドライバ回路２００、タッチドライバ回路３００、およびタッチ検出回路４００が駆動される。これらの回路の駆動によって、表示領域１０２に配置されたサブ画素１００に映像信号（または階調信号）が供給され、表示領域１０２に映像信号に基づく画像が表示される。図２および図３では、ゲートドライバ回路２００およびタッチドライバ回路３００は表示領域１０２を挟むように二つ設けられているが、ゲートドライバ回路２００およびタッチドライバ回路３００は表示領域１０２の一方側に設けられていてもよい。
【００３１】
複数のサブ画素１００には互いに異なる色を与える発光素子や液晶素子などの表示素子を設けることができ、これにより、フルカラー表示を行うことができる。例えば赤色、緑色、青色、または白色を表示する表示素子を４つのサブ画素１００にそれぞれ設けることができる。ただし、赤色、緑色、または青色を表示する表示素子を３つのサブ画素１００にそれぞれ設けてもよい。表示素子自身が上記の色を表示してもよく、白色の光源に対してカラーフィルタを用いることで上記の色を表示してもよい。サブ画素１００の配列にも制限はなく、ストライプ配列、デルタ配列、ペンタイル配列などを採用することができる。
【００３２】
後述するように、本実施形態では、サブ画素１００には画素電極、画素電極上のＥＬ層が設けられる。ＥＬ層上には、図２および図３に示すように、ストライプ状に配置された対向電極（第２電極１２０）が設けられる。画素電極、ＥＬ層、および第２電極１２０によって発光素子が形成される。つまり、第２電極１２０には発光素子のアノード電源電位またはカソード電源電位が供給される。
【００３３】
［表示装置１０の断面構造］
図４は、本発明の一実施形態に係る表示装置の概要を示す断面図である。図４に示すように、サブ画素１００にはトランジスタ１４０と、これに接続される発光素子１６０が設けられる。図４は、一つのサブ画素１００に一つのトランジスタ１４０が設けられる例を示しているが、一つのサブ画素１００には複数のトランジスタが設けられてもよく、また、容量素子などの他の機能素子が設けられていてもよい。
【００３４】
トランジスタ１４０は、基板１１０上に設けられるアンダーコート１４２の上に半導体膜１４４、ゲート絶縁膜１４６、ゲート電極１４８、ソース電極およびドレイン電極１５０などを有する。ゲート電極１４８とソース電極およびドレイン電極１５０との間には層間膜１５２が設けられる。トランジスタ１４０は半導体膜１４４の上方にゲート電極１４８が設けられたトップゲート型トランジスタである。ただし、トランジスタ１４０の構造に制約はなく、ゲート電極と半導体膜との上下関係を入れ替えたボトムゲート型のトランジスタを用いてもよい。また、トランジスタ１４０は半導体膜１４４に対して半導体膜１４４の上方からソース電極およびドレイン電極１５０が接触するトップコンタクト構造である。ただし、半導体膜１４４とソース電極およびドレイン電極１５０の上下関係も任意に選択でき、トップコンタクト構造以外にも半導体膜に対して半導体膜の下方からソース電極およびドレイン電極が接触するボトムコンタクト構造を採用してもよい。
【００３５】
トランジスタ１４０上には、トランジスタ１４０やその他の機能素子に起因する凹凸や傾斜を緩和して平坦な表面を与える平坦化膜１５４が設けられる。平坦化膜１５４に設けられる開口部を介して、発光素子１６０の第１電極１２４がソース電極およびドレイン電極１５０の一方と電気的に接続される。第１電極１２４は画素電極であり、複数のサブ画素１００の各々に配置されている。
【００３６】
隔壁１２６は、第１電極１２４の端部を覆うとともに、第１電極１２４とソース電極およびドレイン電極１５０の一方との接続で用いられる開口部を埋める。隔壁１２６には開口部１２８が設けられる。開口部１２８および隔壁１２６上にＥＬ層１６２が設けられ、その上に第２電極１２０が設けられる。図４に示す第２電極１２０は図２および図３に示す第２電極１２０と同じ部材である。隣接する二つの第２電極１２０は、スリット１２２によって分離されている。なお、図４では、スリット１２２はＥＬ層１６２にも形成されているが、ＥＬ層１６２にスリット１２２が形成されていなくてもよい。ＥＬ層１６２は、ホール輸送層１６４、発光層１６６、および電子輸送層１６８を有する。発光層１６６は画素の表示色に応じた材料が配置されている。換言すると、表示装置１０は塗り分け型のＥＬ表示装置である。なお本明細書において、ＥＬ層とは、第１電極１２４と第２電極１２０との間の層を意味する。図４では、ＥＬ層１６２はホール輸送層１６４、発光層１６６、および電子輸送層１６８を含むように示されているが、ＥＬ層１６２中の層の数に制限はない。
【００３７】
第２電極１２０上に絶縁膜１７０、遮光層１８２、対向基板１１２、および第３電極１８０が設けられている。図４では、絶縁膜１７０は第１絶縁層１７２、第２絶縁層１７４、第３絶縁層１７６を有するように描かれている。第１絶縁層１７２は第２電極１２０上に配置される。第１絶縁層１７２は水分および酸素に対するバリア性を有するバリア膜を含む。第３絶縁層１７６は、対向基板１１２に設けられた遮光層１８２に起因する凹凸や傾斜を緩和し、平坦な表面を与えるオーバーコート膜を含む。第２絶縁層１７４は、第１絶縁層１７２と第３絶縁層１７６との間を充填する充填材を含む。ただし、絶縁膜１７０の構造に制約はなく、単一の層から形成される絶縁膜１７０を用いてもよい。
【００３８】
第３電極１８０は、対向基板１１２の遮光層１８２および第３絶縁層１７６が設けられた側とは逆側に設けられている。換言すると第３電極１８０は第２電極１２０に対向して配置されている。第２電極１２０と第３電極１８０との間には、少なくとも絶縁膜１７０および対向基板１１２が配置され、第２電極１２０および第３電極１８０は少なくとも絶縁膜１７０および対向基板１１２を含む積層構造１８４を誘電体とする容量を形成する。図２に示すように、第２電極１２０および第３電極１８０は互いに交差するストライプ状に配置されているため、第２電極１２０および第３電極１８０の交差部分に容量が形成される。この容量を用いてタッチセンサを実現する。
【００３９】
第２電極１２０および第３電極１８０に対して電圧を印加した状態で、第３電極１８０に対して直接、あるいは他の絶縁層を介して第３電極１８０に対して指や掌等の誘電体（或いは被検出物）が近接すると、積層構造１８４によって形成される容量が変化する。この容量変化を感知することによりタッチの有無を感知し、タッチの場所を特定することが可能となる。つまり、第２電極１２０は発光素子１６０の一方の電極として機能するとともに、タッチセンサの一方の電極としても機能する。換言すると、第２電極１２０は発光素子１６０とタッチセンサに共有される。
【００４０】
本実施形態で示す表示装置１０は、互いに電気的に独立した複数の第２電極１２０を発光素子１６０の上部電極として有する。さらに複数の第２電極１２０上に、これらと交差するストライプ状の第３電極１８０を含み、第２電極１２０および第３電極１８０によって形成される容量によってタッチセンサが実現される。つまり、表示装置１０は所謂インセル型タッチパネルとして機能することが可能である。このように、表示装置を構成する一部の導電層をタッチセンサの容量素子の一方の電極として利用することで、表示装置を構成する導電層に１層の導電層を追加するだけで、表示装置にタッチセンサを搭載することができる。このため、本実施形態は、より簡潔な工程で低コストで製造可能なタッチパネル搭載表示装置を提供することができる。
【００４１】
［表示装置１０の回路構成］
図５は、本発明の一実施形態に係る表示装置の回路構成の一例を示す概略図である。図５に示すように、表示装置１０はサブ画素１００がｘ行ｙ列のマトリクス状に配置されており、各サブ画素１００はゲートドライバ回路２００およびＣＯＧ３１０によって制御される。ここで、ｘ＝ｋ＋１，ｋ＋２，ｋ＋３，ｋ＋４，・・・、ｙ＝ｈ＋１，ｈ＋２，ｈ＋３，ｈ＋４，・・・であり、例えばｘ＝３であれば３行目に配置されたサブ画素１００を指し、ｙ＝３であれば３列目に配置されたサブ画素１００を指す（ｋおよびｈは任意の整数）。図５では４行４列のサブ画素１００を例示しているが、この形態に限定されず、ｘ及びｙの数は任意に決定することができる。
【００４２】
図５中に点線で示すように、第２方向Ｄ２に隣り合う（ｋ＋１）行目および（ｋ＋２）行目の行画素に共通して配置された第２電極１２０を（ｎ＋１）段目の第２電極１２０といい、第２方向Ｄ２に隣り合う（ｋ＋３）行目および（ｋ＋４）行目の行画素に共通して配置された第２電極１２０を（ｎ＋２）段目の第２電極１２０という。つまり、（ｋ＋１）行目および（ｋ＋２）行目の行画素に含まれるサブ画素１００の第２電極１２０には同電位が供給される。同様に、（ｋ＋３）行目および（ｋ＋４）行目の行画素に含まれるサブ画素１００の第２電極１２０には同電位が供給される。（ｋ＋１）行目および（ｋ＋２）行目の行画素に含まれるサブ画素１００に共通する（ｎ＋１）段目の第２電極１２０は、（ｋ＋３）行目および（ｋ＋４）行目の行画素に含まれるサブ画素１００に共通する（ｎ＋２）段目の第２電極１２０とは独立して制御される。なお、図示しないが、各段の第２電極１２０はタッチセンサ駆動線に接続されている。
【００４３】
第２電極１２０は段ごとに独立して制御することができるため、（ｋ＋１）行目および（ｋ＋２）行目の行画素に対して映像信号の書き込みおよび発光をさせる場合は、（ｎ＋１）段目の第２電極１２０にはカソード電源電位が供給される。一方、（ｎ＋１）段目の第２電極１２０に対応する位置のタッチセンサを駆動させる場合は、（ｎ＋１）段目の第２電極１２０にはタッチセンサ駆動信号が供給される。
【００４４】
ゲートドライバ回路２００には制御信号線２０２が接続されており、当該制御信号線２０２はサブ画素１００に配置されたトランジスタのゲート電極に接続されている。制御信号線２０２をゲート線ということもできる。詳細は後述するが、実施形態１では、制御信号線２０２として、リセット制御信号線２０２−１、出力制御信号線２０２−２、および画素制御信号線２０２−３が設けられている。これらの制御信号線２０２は、各行毎に所定の順番で順次排他的に選択される。
【００４５】
ＣＯＧ３１０にはデータ信号線３１２が接続されており、当該データ信号線３１２はサブ画素１００に配置されたトランジスタのソース電極およびドレイン電極の一方に接続されている。データ信号線３１２をソース線ということもできる。換言すると、外部装置から供給された映像信号がＦＰＣ３２０を介してＣＯＧ３１０に入力され、データ信号線３１２を介して各列のサブ画素１００に供給される。詳細は後述するが、実施形態１では、データ信号線３１２として、映像信号線３１２−１が設けられている。また、データ信号線３１２と同じ方向にリセット電源線３１２−２およびアノード電源線３１２−３が延在している。なお、これらの電源線はデータ信号線３１２と同様にＣＯＧ３１０に接続されていてもよい。データ信号線３１２は、上記の制御信号線２０２によって選択された行のサブ画素１００に映像信号または所定の電位を供給する。
【００４６】
図６は、本発明の一実施形態に係る表示装置の回路構成の一例を示す概略図である。図６に示すように、制御信号線２０２は、リセット制御信号線２０２−１、出力制御信号線２０２−２、および画素制御信号線２０２−３を含む。リセット制御信号線２０２−１にはリセット制御信号ＲＧが供給される。出力制御信号線２０２−２には出力制御信号ＢＧが供給される。画素制御信号線２０２−３には画素制御信号ＳＧが供給される。
【００４７】
データ信号線３１２は、映像信号線３１２−１を含む。映像信号線３１２−１には映像信号Ｖｓｉｇおよび初期化電位Ｖｉｎｉが交互に供給される。電源線は、リセット電源線３１２−２およびアノード電源線３１２−３を含む。リセット電源線３１２−２にはリセット電源電位Ｖｒｓｔが供給される。アノード電源線３１２−３にはアノード電源電位ＰＶＤＤが供給される。
【００４８】
タッチセンサ駆動線３０２はデータ信号線３１２に平行して行方向に延在している。（ｎ＋１）段目のタッチセンサ駆動線３０２は、（ｋ＋１）行目および（ｋ＋２）行目の行画素に共通して配置されている。タッチセンサ駆動線３０２にはカソード電源電位ＰＶＳＳおよびタッチセンサ駆動信号Ｔｘが交互に供給される。
【００４９】
［サブ画素１００の画素回路構成］
図７は、本発明の一実施形態に係る画素回路の回路構成の一例を示す回路図である。図７に示すサブ画素１００を構成するトランジスタは全てｎチャネル型トランジスタである。図７に示すように、サブ画素１００は、発光素子ＤＯ、駆動トランジスタＤＲＴ、出力トランジスタＢＣＴ、リセットトランジスタＲＳＴ、画素選択トランジスタＳＳＴ、保持容量Ｃｓ、および補助容量Ｃａｄを含む。以下の説明において、トランジスタのソース端子およびドレイン端子の一方を第１端子といい、ソース端子およびドレイン端子の他方を第２端子という。また、容量素子の一対の端子のうち一方の端子を第１端子といい、容量素子の一対の端子のうち他方の端子を第２端子という。
【００５０】
駆動トランジスタＤＲＴの第１端子２５１は発光素子ＤＯのアノード端子、保持容量Ｃｓの第１端子２６１、および補助容量Ｃａｄの第１端子２７１に接続されている。駆動トランジスタＤＲＴの第２端子２５２は出力トランジスタＢＣＴの第１端子２６１、およびリセットトランジスタＲＳＴの第１端子２３１に接続されている。発光素子ＤＯのカソード端子はタッチセンサ駆動線３０２に接続されている。補助容量Ｃａｄの第２端子２７２はアノード電源線３１２−３に接続されている。出力トランジスタＢＣＴの第２端子２６２はアノード電源線３１２−３に接続されている。リセットトランジスタＲＳＴの第２端子２３２はリセット電源線３１２−２に接続されている。
【００５１】
画素選択トランジスタＳＳＴの第１端子２４１は駆動トランジスタＤＲＴのゲート端子２５３、および保持容量Ｃｓの第２端子２６２に接続され、画素選択トランジスタＳＳＴの第２端子２４２は映像信号線３１２−１に接続されている。ここで、補助容量Ｃａｄの第２端子２７２がタッチセンサ駆動線３０２と接続されてもよい。
【００５２】
リセットトランジスタＲＳＴのゲート端子２３３はリセット制御信号線２０２−１に接続されている。出力トランジスタＢＣＴのゲート端子２６３は出力制御信号線２０２−２に接続されている。画素選択トランジスタＳＳＴのゲート端子２４３は画素制御信号線２０２−３に接続されている。
【００５３】
上記の構成を換言すると、アノード電源線３１２−３は、複数のサブ画素１００の各々に設けられた第１電極１２４にアノード電源電位ＰＶＤＤを供給する。タッチセンサ駆動線３０２は複数のサブ画素１００に跨って設けられた第２電極１２０にカソード電源電位ＰＶＳＳおよびタッチセンサ駆動信号Ｔｘを交互に供給する。つまり、各サブ画素１００はアノード電源線３１２−３とタッチセンサ駆動線３０２との間に配置されている。タッチセンサ駆動線３０２には発光素子ＤＯのカソード電源電位ＰＶＳＳが供給されるため、タッチセンサ駆動線３０２をカソード電源線ということもできる。アノード電源電位ＰＶＤＤとカソード電源電位ＰＶＳＳとの電位差は、発光素子ＤＯの発光強度に基づいて決定される。
【００５４】
発光素子ＤＯのアノード端子は第１電極１２４に相当する。したがって、駆動トランジスタＤＲＴの第１端子２５１は第１電極１２４に接続されている、ということもできる。駆動トランジスタＤＲＴの第２端子２５２は出力トランジスタＢＣＴを介してアノード電源線３１２−３に接続されている、ということもできる。出力トランジスタＢＣＴは、アノード電源線３１２−３と駆動トランジスタＤＲＴとの間を導通状態または非導通状態に切り替えることができる。
【００５５】
実施形態１では、サブ画素１００を構成するトランジスタが全てｎチャネル型トランジスタである構成を例示したが、この構成に限定されない。例えば、サブ画素１００を構成する駆動トランジスタＤＲＴ以外のトランジスタは全てｐチャネル型トランジスタであってもよく、ｎチャネル型トランジスタ及びｐチャネル型トランジスタの両方が用いられてもよい。また、上記のトランジスタはオン状態とオフ状態とを切り替え可能なスイッチング素子であればよく、トランジスタ以外のスイッチング素子を用いてもよい。
【００５６】
［サブ画素１００の画素回路の駆動方法］
図８は、本発明の一実施形態に係る表示装置の画素回路の駆動方法を示すタイミングチャートを示す図である。以下の画素回路の駆動は、図１の制御部５０によって実行される。なお、本実施形態では、画素回路を構成するトランジスタが全てｎチャネル型である場合を示しており、トランジスタのゲート端子に「ローレベル」の制御信号が供給されるとそのトランジスタはオフ状態（非導通状態）となる。一方、トランジスタのゲート端子に「ハイレベル」の制御信号が供給されるとそのトランジスタはオン状態（導通状態）となる。以下、図７の回路図及び図８のタイミングチャートを用いて、表示装置１０の駆動方法について説明する。なお、ここでは、（ｋ＋１）行目の行画素に対して映像信号を書き込む例について説明する。
【００５７】
図８に示すように、表示装置１０は（ａ）ソース初期化期間、（ｂ）ゲート初期化期間、（ｃ）しきい値補償期間、（ｄ）書き込み期間、および（ｅ）発光期間を有する。以下、これらの期間について図７及び図８を参照しながら説明する。なお、点線で区切られた期間のうち２つの期間が１水平期間（１Ｈ）に相当する。１水平期間とは、ある１行のサブ画素１００に映像信号を書き込む期間を意味する。
【００５８】
（ａ）ソース初期化期間
ソース初期化期間では、リセット制御信号ＲＧがローレベルからハイレベルになり、出力制御信号ＢＧがないレベルからローレベルになる。つまり、リセットトランジスタＲＳＴがオン状態となり、出力トランジスタＢＣＴがオフ状態となる。したがって、駆動トランジスタＤＲＴの第２端子２５２は出力トランジスタＢＣＴによってアノード電源線３１２−３から遮断される。また、駆動トランジスタＤＲＴの第２端子２５２にはリセットトランジスタＲＳＴを介してリセット電源電位Ｖｒｓｔが供給される。画素制御信号ＳＧはローレベルが維持され、画素選択トランジスタＳＳＴはオフ状態が維持される。
【００５９】
駆動トランジスタＤＲＴがオン状態になるように、リセット電源電位Ｖｒｓｔは駆動トランジスタＤＲＴのゲート端子２５３のフローティング電位（つまり、ゲート端子２５３に供給される可能性がある電位）よりも低い電位になるように設定される。この動作によって、駆動トランジスタＤＲＴの第１端子２５１および第２端子２５２は、リセット電源電位Ｖｒｓｔと同電位にリセットされる。ここで、リセット電源電位Ｖｒｓｔとしては、カソード電源電位ＰＶＳＳよりも低い電位が設定されてもよい。ただし、リセット電源電位Ｖｒｓｔは必ずしもカソード電源電位ＰＶＳＳより低い必要はなく、発光素子ＤＯに電流が流れないような電位にすることもできる。具体的には、リセット電源電位Ｖｒｓｔはカソード電源電位ＰＶＳＳよりも駆動トランジスタＤＲＴのしきい値電圧分だけ高い電位以下にすることができる。これらの動作によって、発光素子ＤＯに電流の供給が停止され、表示装置１０は非発光状態となる。
【００６０】
（ｂ）ゲート初期化期間
ゲート初期化期間では、画素制御信号ＳＧがローレベルからハイレベルになり、画素選択トランジスタＳＳＴがオン状態となる。したがって、駆動トランジスタＤＲＴのゲート端子２５３は画素選択トランジスタＳＳＴを介して映像信号線３１２−１に接続される。このとき、映像信号線３１２−１には初期化電位Ｖｉｎｉが供給されているため、駆動トランジスタＤＲＴのゲート端子２５３には初期化電位Ｖｉｎｉが供給される。
【００６１】
初期化電位Ｖｉｎｉは、リセット電源電位Ｖｒｓｔよりも高い電位が設定される。したがって、駆動トランジスタＤＲＴでは、第２端子２５２のリセット電源電位（Ｖｒｓｔ）に対するゲート端子２５３の初期化電位（Ｖｉｎｉ）がハイレベルになるため、駆動トランジスタＤＲＴはオン状態となる。また、この期間において、保持容量Ｃｓにはリセット電源電位Ｖｒｓｔと初期化電位Ｖｉｎｉとの電位差に基づく電荷が保持される。
【００６２】
（ｃ）しきい値補償期間
しきい値補償期間では、まず画素制御信号ＳＧがローレベルからハイレベルになり、画素選択トランジスタＳＳＴがオン状態となる。このとき、映像信号線３１２−１には初期化電位Ｖｉｎｉが供給されているため、駆動トランジスタＤＲＴのゲート端子２５３は初期化電位Ｖｉｎｉに固定される。続いて、リセット制御信号ＲＧがハイレベルからローレベルとなり、出力制御信号ＢＧがローレベルからハイレベルとなる。つまり、リセットトランジスタＲＳＴがオフ状態となり、出力トランジスタＢＣＴがオン状態となる。したがって、駆動トランジスタＤＲＴの第２端子２５２はリセットトランジスタＲＳＴによってリセット電源線３１２−２から遮断される。一方、駆動トランジスタＤＲＴの第２端子２５２には出力トランジスタＢＣＴを介してアノード電源電位ＰＶＤＤが供給される。
【００６３】
駆動トランジスタＤＲＴのゲート端子２５３は、リセット電源電位Ｖｒｓｔよりも高い電位である初期化電位Ｖｉｎｉに固定されているため、駆動トランジスタＤＲＴはオン状態である。したがって、駆動トランジスタＤＲＴの第２端子２５２に供給されたアノード電源電位ＰＶＤＤによって駆動トランジスタＤＲＴのチャネルを電流が流れ、第１端子２５１の電位が上昇する。そして、第１端子２５１の電位とゲート端子２５３の電位との差が駆動トランジスタＤＲＴのしきい値電圧（ＶＴＨ）に達すると、駆動トランジスタＤＲＴがオフ状態となる。具体的には、ゲート端子２５３はＶｉｎｉに固定されているため、第１端子２５１の電位が（Ｖｉｎｉ−ＶＴＨ）に達すると、駆動トランジスタＤＲＴがオフ状態となる。
【００６４】
このとき、保持容量Ｃｓの第２端子２６２にはＶｉｎｉが供給され、第１端子２６１には（Ｖｉｎｉ−ＶＴＨ）が供給されるため、保持容量ＣｓにはＶＴＨに基づく電荷が保持される。換言すると、しきい値補償期間において、保持容量Ｃｓには駆動トランジスタＤＲＴのＶＴＨに基づく情報が保存される。なお、しきい値補償期間における発光素子ＤＯの発光を抑制するために、｛（Ｖｉｎｉ−ＶＴＨ）−ＰＶＳＳ｝＜発光素子のしきい値電圧となるようにＶｉｎｉを設定することが好ましい。
【００６５】
（ｄ）書き込み期間
書き込み期間では、リセット制御信号ＲＧがローレベル、出力制御信号ＢＧがハイレベルの状態で画素制御信号ＳＧがローレベルからハイレベルとなる。つまり、リセットトランジスタＲＳＴがオフ状態、出力トランジスタＢＣＴがオン状態、画素選択トランジスタＳＳＴがオン状態となる。このとき、映像信号線３１２−１には映像信号Ｖｓｉｇが供給されるため、駆動トランジスタＤＲＴのゲート端子２５３および保持容量Ｃｓの第２端子２６２の電位はＶｉｎｉ→Ｖｓｉｇに変化する。
【００６６】
保持容量Ｃｓの第２端子２６２の電位がＶｉｎｉ→Ｖｓｉｇに変化すると、第１端子２６１の電位は（Ｖｓｉｇ−Ｖｉｎｉ）に基づいて上昇する。具体的には、保持容量Ｃｓ及び補助容量Ｃａｄが直列接続されているため、これらの容量の中間に位置する第１端子２６１の電位（Ｖｓ）は以下の式（１）で表される。
【００６７】
【数１】
2018010392.tif 000003
【００６８】
したがって、第１端子２１１の電位とゲート端子２１３の電位との電位差（Ｖｇｓ）は以下の式（２）で表される。つまり、ゲート端子２５３に映像信号Ｖｓｉｇを供給することで、保持容量Ｃｓに駆動トランジスタＤＲＴのＶＴＨおよび映像信号Ｖｓｉｇに基づく電荷を保持させることができる。このようにして、駆動トランジスタＤＲＴは映像信号Ｖｓｉｇに駆動トランジスタＤＲＴのＶＴＨが加算された電位差に基づいたオン状態となる。
【００６９】
【数２】
2018010392.tif 000004
【００７０】
（ｅ）発光期間
発光期間では、リセット制御信号ＲＧがローレベル、出力制御信号ＢＧがハイレベルの状態で画素制御信号ＳＧがローレベルとなる。つまり、リセットトランジスタＲＳＴがオフ状態、出力トランジスタＢＣＴがオン状態、画素選択トランジスタＳＳＴがオフ状態となる。このようにして、駆動トランジスタＤＲＴは第２端子２５２に供給されたアノード電源電位ＰＶＤＤのうち、上記の式（２）に基づく電流を発光素子ＤＯに提供する。
【００７１】
駆動トランジスタＤＲＴを流れる電流（Ｉｄ）は以下の式（３）で表される。式（３）に式（２）を代入することで、駆動トランジスタＤＲＴのＶＴＨ成分は式（３）から消去され、Ｉｄは以下の式（４）で表されるように、ＶＴＨに依存しない電流となる。
【００７２】
【数３】
2018010392.tif 000005
【００７３】
【数４】
2018010392.tif 000006
【００７４】
以上のようにして、発光期間において、駆動トランジスタＤＲＴのＶＴＨの影響が排除された電流を発光素子ＤＯに供給することができる。つまり、駆動トランジスタＤＲＴのＶＴＨが補償された電流を発光素子ＤＯに供給することができる。当該発光期間は、１フレーム期間後に再び出力制御信号ＢＧがローレベルになるまで維持される。つまり、制御部５０は、上記の（ａ）ソース初期化期間、（ｂ）ゲート初期化期間、（ｃ）しきい値補償期間、（ｄ）書き込み期間、および（ｅ）発光期間を順次繰り返す。制御部５０は、（ａ）〜（ｅ）の各々の期間を次画素行に移行させる制御を行うことで、１フレームの画素行に対して（ａ）〜（ｅ）の各々の期間を実行する。
【００７５】
［タッチセンサの駆動方法］
図８を用いて、表示装置１０のタッチセンサの駆動方法について説明する。図５に示すように、本実施形態では、（ｎ＋１）段目の第２電極１２０は、第２方向Ｄ２に隣り合う（ｋ＋１）行目および（ｋ＋２）行目の行画素に共通して配置されている。つまり、互いに隣り合う（ｋ＋１）行目および（ｋ＋２）行目という２行の行画素に相当する位置に対して、同時にタッチセンサが駆動する。（ｎ＋１）段目の第２電極１２０には、タッチセンサ駆動信号Ｔｘ（ｎ＋１）が供給される。
【００７６】
（ｋ＋１）行目および（ｋ＋２）行目の行画素は、（ａ）ソース初期化期間、（ｂ）ゲート初期化期間、および（ｃ）しきい値補償期間が同じ期間に設定されている。（ｋ＋１）行目および（ｋ＋２）行目の行画素の（ｃ）しきい値補償期間の後に、（ｋ＋１）行目、（ｋ＋２）行目の各々の行画素に対して、映像信号Ｖｓｉｇのタイミングに合わせて順次（ｄ）書き込み期間が設定されている。各々の（ｄ）書き込み期間の後に、順次（ｅ）発光期間が設定されている。つまり、（ｋ＋２）行目の行画素の（ｄ）書き込み期間は、（ｋ＋１）行目の行画素の（ｅ）発光期間と同じ期間に設定されている。
【００７７】
タッチセンサ駆動信号Ｔｘは、（ｅ）発光期間の後期にタッチセンサ駆動線３０２を介して第２電極１２０に供給される。具体的には、タッチセンサ駆動信号Ｔｘは（ｅ）発光期間において、次のフレームの（ａ）ソース初期化期間が開始される直前の６水平期間（６Ｈ）に第２電極１２０に供給される。換言すると、（ａ）〜（ｄ）の各々の期間において、第２電極１２０にはカソード電源電位ＰＶＳＳが供給され、（ｅ）発光期間の期間において、第２電極１２０にはカソード電源電位ＰＶＳＳが供給された後にタッチセンサ駆動信号Ｔｘが供給される。第２電極１２０にタッチセンサ駆動信号Ｔｘが供給されている期間をタッチセンサ駆動期間という。
【００７８】
図８では、タッチセンサ駆動期間が（ａ）ソース初期化期間が開始される直前の６Ｈである構成を例示したが、この構成に限定されない。例えば、タッチセンサ駆動期間が５Ｈ以下であってもよく、７Ｈ以上であってもよい。また、タッチセンサ駆動期間と（ａ）ソース初期化期間との間に１Ｈ以上のブランク期間が設けられてもよい。
【００７９】
図９は、本発明の一実施形態に係る表示装置の動作を示す図である。図９の（Ａ）の状態では、（ｎ＋１）段目の第２電極１２０を共有する画素（Ｔｘ（ｎ＋１）に対応する行画素）が（ｃ）しきい値補償期間および（ｄ）書き込み期間であり、（ｎ＋２）段目の第２電極１２０を共有する画素（Ｔｘ（ｎ＋２）に対応する行画素）が（ａ）ソース初期化期間および（ｂ）ゲート初期化期間であり、（ｎ＋３）〜（ｎ＋５）段目の第２電極１２０を共有する画素（Ｔｘ（ｎ＋３）〜Ｔｘ（ｎ＋５）に対応する行画素）がタッチセンサ駆動期間である。
【００８０】
図９の（Ｂ）の状態では、（ｎ＋１）段目の第２電極１２０を共有する画素が（ｅ）発光期間であり、（ｎ＋２）段目の第２電極１２０を共有する画素が（ｃ）しきい値補償期間および（ｄ）書き込み期間であり、（ｎ＋３）段目の第２電極１２０を共有する画素が（ａ）ソース初期化期間および（ｂ）ゲート初期化期間であり、（ｎ＋４）〜（ｎ＋６）段目の第２電極１２０を共有する画素がタッチセンサ駆動期間である。
【００８１】
図９の（Ｃ）の状態では、（ｎ＋１）〜（ｎ＋２）段目の第２電極１２０を共有する画素が（ｅ）発光期間であり、（ｎ＋３）段目の第２電極１２０を共有する画素が（ｃ）しきい値補償期間および（ｄ）書き込み期間であり、（ｎ＋４）段目の第２電極１２０を共有する画素が（ａ）ソース初期化期間および（ｂ）ゲート初期化期間であり、（ｎ＋５）〜（ｎ＋７）段目の第２電極１２０を共有する画素がタッチセンサ駆動期間である。このように、表示装置１０は、各画素行で行われた（ａ）ソース初期化期間および（ｂ）ゲート初期化期間（以下、（ａ）〜（ｂ）の初期化期間という）、（ｃ）しきい値補償期間および（ｄ）書き込み期間（以下、（ｃ）〜（ｄ）の書き込み期間という）、および（ｅ）発光期間の各々の期間を次画素行に移行させる。
【００８２】
（ｋ＋１）行目および（ｋ＋２）行目の行画素は、（ｅ）発光期間において映像信号に基づいた発光強度で発光し続ける。しかし、約１フレームが経過し、次の（ａ）ソース初期化期間が開始される直前には、画素選択トランジスタＳＳＴのソース電極とドレイン電極との間のリーク電流や、保持容量Ｃｓ自身のリーク電流等の影響により、（ｋ＋１）行目および（ｋ＋２）行目の行画素の発光強度が所望の発光強度から変化してしまう場合がある。具体的には、上記のリーク電流によって駆動トランジスタＤＲＴのゲート電位が変化し、駆動トランジスタＤＲＴを流れる電流（Ｉｄ）が小さくなる。その結果、１フレーム期間内の発光強度は、１フレーム期間内の後半になるほど弱くなる。したがって、発光強度が弱い上記の期間において、第２電極１２０にタッチセンサ駆動信号Ｔｘを供給しても、表示にはほとんど影響を及ぼさない。
【００８３】
以上のように、実施形態１に係るタッチセンサ付き表示装置１０の駆動方法によると、表示品位にほとんど影響を及ぼすことなく、発光素子のアノード電極をタッチセンサ駆動電極として利用することができる。
【００８４】
〈実施形態２〉
図１０および図１１を用いて、本発明の一実施形態に係る表示装置の概要について説明する。実施形態２では、実施形態１とは異なる駆動方法で表示およびタッチセンサを行う構成について説明する。実施形態２に係る表示装置１０Ａでは、１つの第２電極１２０Ａが第２方向Ｄ２に並ぶｍ行のサブ画素１００Ａに共通して配置されている（ｍは１以上の任意の整数）。それ以外の表示装置１０Ａの断面構造および回路構成は、実施形態１の表示装置１０の構成と同様であるので、説明を省略する。なお、以下に示す実施形態は、本発明の一実施形態にすぎない。
【００８５】
図１０は、本発明の一実施形態に係る表示装置の画素回路の駆動方法を示すタイミングチャートを示す図である。以下の画素回路の駆動は、表示装置１０Ａの制御部５０Ａによって実行される。表示装置１０Ａでは、第２電極１２０Ａがｍ行のサブ画素１００Ａに共通して配置されているため、同一の水平期間において（ｋ＋１）行目〜（ｋ＋ｍ）行目の行画素に対して（ａ）〜（ｂ）の初期化期間が設けられる。換言すると、第２電極１２０Ａを共有する行画素の（ａ）〜（ｂ）の初期化期間は同じである。
【００８６】
表示装置１０Ａでは、（ａ）〜（ｂ）の初期化期間において、（ｎ＋１）段目の第２電極１２０Ａにはタッチセンサ駆動信号Ｔｘ（ｎ＋１）が供給される。（ａ）〜（ｂ）の初期化期間に続いて（ｃ）〜（ｄ）の書き込み期間および（ｅ）発光期間が設けられている。（ｃ）〜（ｄ）の書き込み期間および（ｅ）発光期間において、（ｎ＋１）段目の第２電極１２０Ａにはカソード電源電位ＰＶＳＳが供給される。（ｃ）〜（ｄ）の書き込み期間では、（ｎ＋１）段目の第２電極１２０Ａを共有する（ｋ＋１）行目〜（ｋ＋ｍ）行目の行画素に対して、（ｋ＋１）行目、（ｋ＋２）行目、・・・、（ｋ＋ｍ）行目の順で（ｄ）書き込み期間が設けられ、これらの行画素に映像信号が順次供給される。
【００８７】
図１１は、本発明の一実施形態に係る表示装置の動作を示す図である。図１１の（Ａ）の状態では、（ｎ＋１）段目の第２電極１２０Ａを共有する画素（Ｔｘ（ｎ＋１）に対応する行画素）が（ｃ）〜（ｄ）の書き込み期間であり、（ｎ＋２）段目の第２電極１２０Ａを共有する画素（Ｔｘ（ｎ＋２）に対応する行画素）が（ａ）〜（ｂ）の初期化期間かつタッチセンサ駆動期間であり、（ｎ＋３）〜（ｎ＋４）段目の第２電極１２０Ａを共有する画素（Ｔｘ（ｎ＋３）〜Ｔｘ（ｎ＋４）に対応する行画素）が（ｅ）発光期間である。
【００８８】
図１１の（Ｂ）の状態では、（ｎ＋１）および（ｎ＋４）段目の第２電極１２０Ａを共有する画素が（ｅ）発光期間であり、（ｎ＋２）段目の第２電極１２０Ａを共有する画素が（ｃ）〜（ｄ）の書き込み期間であり、（ｎ＋３）段目の第２電極１２０Ａを共有する画素が（ａ）〜（ｂ）の初期化期間かつタッチセンサ駆動期間である。
【００８９】
図１１の（Ｃ）の状態では、（ｎ＋１）および（ｎ＋２）段目の第２電極１２０Ａを共有する画素が（ｅ）発光期間であり、（ｎ＋３）段目の第２電極１２０Ａを共有する画素が（ｃ）〜（ｄ）の書き込み期間であり、（ｎ＋４）段目の第２電極１２０Ａを共有する画素が（ａ）〜（ｂ）の初期化期間かつタッチセンサ駆動期間である。
【００９０】
以上のように、実施形態２に係るタッチセンサ付き表示装置１０Ａの駆動方法によると、行画素が発光しない（ａ）〜（ｂ）の初期化期間において、第２電極１２０にタッチセンサ駆動信号Ｔｘを供給することができる。したがって、発光強度に影響を及ぼすことなく発光素子のアノード電極をタッチセンサ駆動電極として利用することができる。
【００９１】
〈実施形態３〉
図１２を用いて、本発明の一実施形態に係る表示装置の概要について説明する。実施形態３の表示装置１０Ｂの駆動方法は、実施形態２の表示装置１０Ａの駆動方法と類似しているが、映像信号線３１２Ｂ−１に入力される映像信号Ｖｓｉｇおよび初期化電位Ｖｉｎｉのタイミングが表示装置１０Ａの駆動方法とは異なる。なお、表示装置１０Ｂの映像信号線３１２Ｂ−１に入力される信号以外の断面構造および回路構成は表示装置１０Ａと同様であるので、説明を省略する。なお、以下に示す実施形態は、本発明の一実施形態にすぎない。
【００９２】
図１２は、本発明の一実施形態に係る表示装置の画素回路の駆動方法を示すタイミングチャートを示す図である。以下の画素回路の駆動は、表示装置１０Ｂの制御部５０Ｂによって実行される。図１０のタイミングチャートでは、（ａ）ソース初期化期間の後半、および（ｂ）ゲート初期化期間と（ｃ）しきい値補償期間との間の期間において、映像信号線３１２Ｂ−１に映像信号Ｖｓｉｇが入力されるが、図１２のタイミングチャートでは、（ａ）〜（ｃ）の期間において、映像信号線３１２Ｂ−１に映像信号Ｖｓｉｇは入力されず、初期化電位Ｖｉｎｉだけが入力される。また、図１０のタイミングチャートでは、（ｃ）しきい値補償期間と（ｄ）書き込み期間との間の期間、および（ｅ）発光期間において、映像信号線３１２Ｂ−１に初期化電位Ｖｉｎｉが入力されるが、図１２のタイミングチャートでは、（ｄ）〜（ｅ）の期間において、映像信号線３１２Ｂ−１に初期化電位Ｖｉｎｉは入力されず、映像信号Ｖｓｉｇだけが入力される。
【００９３】
表示装置１０Ｂでは、第２電極１２０Ｂがｍ行のサブ画素１００Ｂに共通して配置されているため、同一の水平期間において（ｋ＋１）行目〜（ｋ＋ｍ）行目の行画素に対して（ａ）〜（ｂ）の初期化期間が設けられる。換言すると、第２電極１２０Ｂを共有する行画素の（ａ）〜（ｂ）の初期化期間は同じである。さらに換言すると、タッチセンサ駆動信号Ｔｘ（ｎ＋１）が供給される行画素は一度に初期化される。これらの初期化期間において、第２電極１２０Ｂは表示装置１０Ｂの表示の駆動に寄与しないため、第２電極１２０Ｂにタッチセンサ駆動信号Ｔｘ（ｎ＋１）が供給される。なお、図１２では、（ｂ）の初期化期間においてのみ、第２電極１２０Ｂにタッチセンサ駆動信号Ｔｘ（ｎ＋１）が供給される構成を例示したが、（ａ）の初期化期間においても、第２電極１２０Ｂにタッチセンサ駆動信号Ｔｘ（ｎ＋１）が供給されてもよい。
【００９４】
図１０と同様に、（ａ）〜（ｂ）の初期化期間に続いて（ｃ）〜（ｄ）の書き込み期間および（ｅ）発光期間が設けられている。（ｃ）〜（ｄ）の書き込み期間および（ｅ）発光期間において、（ｎ＋１）段目の第２電極１２０Ｂにはカソード電源電位ＰＶＳＳが供給される。（ｃ）〜（ｄ）の書き込み期間では、（ｎ＋１）段目の第２電極１２０Ｂを共有する（ｋ＋１）行目〜（ｋ＋ｍ）行目の行画素に対して、（ｋ＋１）行目、（ｋ＋２）行目、・・・、（ｋ＋ｍ）行目の順で（ｄ）書き込み期間が設けられ、これらの行画素に映像信号が順次供給される。
【００９５】
以上のように、実施形態３に係るタッチセンサ付き表示装置１０Ｂの駆動方法によると、（ａ）〜（ｃ）の期間において映像信号線３１２Ｂ−１に映像信号Ｖｓｉｇが入力される期間、および（ｄ）〜（ｅ）の期間において映像信号線３１２Ｂ−１に初期化電位Ｖｉｎｉが入力される期間が省略されるため、１Ｈあたりの時間を長くすることができる。または、より高い周波数のフレームレートを実現することができる。
【００９６】
〈実施形態４〉
図１３を用いて、本発明の一実施形態に係る表示装置の概要について説明する。実施形態４の表示装置１０Ｃの駆動方法は、実施形態２の表示装置１０Ａの駆動方法と類似しているが、（ｎ＋１）段目の第２電極１２０Ｃを共有する画素（Ｔｘ（ｎ＋１）に対応する行画素）の書き込み期間に、（ｎ＋２）段目の第２電極１２０Ｃを共有する画素（Ｔｘ（ｎ＋２）に対応する行画素）の初期化期間が設けられている点において、表示装置１０Ａの駆動方法と相違する。なお、表示装置１０Ｃの断面構造および回路構成は、実施形態１の表示装置１０の構成と同様であるので、説明を省略する。なお、以下に示す実施形態は、本発明の一実施形態にすぎない。
【００９７】
図１３は、本発明の一実施形態に係る表示装置の画素回路の駆動方法を示すタイミングチャートを示す図である。以下の画素回路の駆動は、表示装置１０Ｂの制御部５０Ｃによって実行される。図１３に示すＴｘ（ｎ＋１）に対応する（ｎ＋１）段目の第２電極１２０ＣとＴｘ（ｎ＋２）に対応する（ｎ＋２）段目の第２電極１２０Ｃとは第２方向Ｄ２に並べて配置されている。図１３では、（ｎ＋１）段目の第２電極１２０Ｃを共有する（ｋ＋ｍ−１）行目および（ｋ＋ｍ）行目の行画素の（ｄ）書き込み期間は、（ｎ＋２）段目の第２電極１２０Ｃを共有する（ｋ＋ｍ＋１）行目〜（ｋ＋２ｍ）行目の行画素の（ａ）〜（ｂ）の初期化期間と同じ期間に設けられている。
【００９８】
上記の駆動方法を換言すると、（ｎ＋１）段目の第２電極１２０Ｃを共有するｍ行の行画素に対応する（ｄ）書き込み期間の間に、（ｎ＋２）段目の第２電極１２０Ｃを共有するｍ行の行画素に対する（ａ）〜（ｂ）の初期化期間を開始する。さらに換言すると、第２方向Ｄ２に互いに隣り合う一対の第２電極１２０Ｃ（Ｔｘ（ｎ＋１）およびＴｘ（ｎ＋２）に対応する第２電極１２０Ｃ）のうち、一方の第２電極１２０Ｃ（Ｔｘ（ｎ＋２）に対応する第２電極１２０Ｃ）の（ａ）〜（ｂ）の初期化期間の間に、他方の第２電極１２０Ｃ（Ｔｘ（ｎ＋１）に対応する第２電極１２０Ｃ）の１以上の行画素の（ｄ）書き込み期間が設けられている。
【００９９】
以上のように、実施形態４に係るタッチセンサ付き表示装置１０Ｃの駆動方法によると、（ｎ＋１）段目の第２電極１２０Ｃを共有する行画素の書き込み期間中に（ｎ＋２）段目の第２電極１２０Ｃを共有する行画素の初期化期間を開始することができる。したがって、１Ｈあたりの時間を長くすることができる。または、より高い周波数のフレームレートを実現することができる。
【０１００】
〈実施形態５〉
図１４〜１６を用いて、本発明の一実施形態に係る表示装置の概要について説明する。実施形態５の表示装置１０Ｄの駆動方法は、実施形態２の表示装置１０Ａの駆動方法と類似しているが、１フレーム期間において半数のサブ画素１００Ｄに映像信号の書き込みを行い、次の１フレーム期間において残りの半数のサブ画素１００Ｄに映像信号の書き込みを行う点において、表示装置１０Ａの駆動方法とは相違する。つまり、表示装置１０Ｄはインターレース駆動を行う表示装置である。なお、表示装置１０Ｄの断面構造および回路構成は、実施形態１の表示装置１０の構成と同様であるので、説明を省略する。なお、以下に示す実施形態は、本発明の一実施形態にすぎない。
【０１０１】
図１４は、本発明の一実施形態に係る表示装置の動作を示す図である。図１４では、メイン画素が２行２列で配置された４つのサブ画素１００Ｄによって構成される。上記のように、メイン画素は、フルカラーまたは白色を実現可能なサブ画素の最小単位である。４つのサブ画素１００Ｄは、ＲＧＢＷ（Ｗは白画素）のそれぞれの表示色に対応する。図１４では、第２電極１２０Ｄは２行のサブ画素１００Ｄごとに配置されている。
【０１０２】
換言すると、第２電極１２０Ｄは第２方向Ｄ２においてメイン画素ごとに配置されている。本実施形態では、第２方向Ｄ２におけるメイン画素の数は第２方向Ｄ２における第２電極１２０Ｄの数と等しいため、（ｋ＋１）行目および（ｋ＋２）行目のサブ画素１００Ｄによって構成されるメイン画素を（ｎ＋１）段目のメイン画素といい、（ｋ＋３）行目および（ｋ＋４）行目のサブ画素１００Ｄによって構成されるメイン画素を（ｎ＋２）段目のメイン画素という。つまり、メイン画素は第２方向Ｄ２に複数段配置されている。
【０１０３】
図１４の（Ａ）に示すフレームでは、（ｎ＋１）段目の第２電極１２０Ｄを共有する（ｋ＋１）行目および（ｋ＋２）行目の行画素、ならびに（ｎ＋３）段目の第２電極１２０Ｄを共有する（ｋ＋５）行目および（ｋ＋６）行目の行画素に対して、（ａ）〜（ｂ）の初期化期間および（ｃ）〜（ｄ）の書き込み期間が設けられる。（ｎ＋２）段目の第２電極１２０Ｄを共有する（ｋ＋３）行目および（ｋ＋４）行目の行画素、ならびに（ｎ＋４）段目の第２電極１２０Ｄを共有する（ｋ＋７）行目および（ｋ＋８）行目の行画素に対して、（ｅ）発光期間が設けられている。換言すると、奇数段のメイン画素に対して（ａ）〜（ｂ）の初期化期間および（ｃ）〜（ｄ）の書き込み期間が設けられ、偶数段のメイン画素に対して（ｅ）発光期間が設けられている。
【０１０４】
本実施形態では、図１４の（Ａ）に示すフレームにおいて、（ｋ＋１）行目および（ｋ＋２）行目の行画素への（ａ）〜（ｂ）の初期化期間中に（ｎ＋１）段目の第２電極１２０Ｄにタッチセンサ駆動信号Ｔｘ（ｎ＋１）が供給される。（ｋ＋５）行目および（ｋ＋６）行目の行画素への（ａ）〜（ｂ）の初期化期間中に（ｎ＋３）段目の第２電極１２０Ｄにタッチセンサ駆動信号Ｔｘ（ｎ＋３）が供給される。換言すると、奇数段のメイン画素に対してタッチセンサ駆動信号Ｔｘ（ｎ＋１）、Ｔｘ（ｎ＋３）が供給される。
【０１０５】
図１４の（Ｂ）に示すフレームでは、（Ａ）に示すフレームとは逆に、（ｎ＋１）段目の第２電極１２０Ｄを共有する（ｋ＋１）行目および（ｋ＋２）行目の行画素、ならびに（ｎ＋３）段目の第２電極１２０Ｄを共有する（ｋ＋５）行目および（ｋ＋６）行目の行画素に対して、（ｅ）発光期間が設けられる。（ｎ＋２）段目の第２電極１２０Ｄを共有する（ｋ＋３）行目および（ｋ＋４）行目の行画素、ならびに（ｎ＋４）段目の第２電極１２０Ｄを共有する（ｋ＋７）行目および（ｋ＋８）行目の行画素に対して、（ａ）〜（ｂ）の初期化期間および（ｃ）〜（ｄ）の書き込み期間が設けられている。換言すると、偶数段のメイン画素に対して（ａ）〜（ｂ）の初期化期間および（ｃ）〜（ｄ）の書き込み期間が設けられ、奇数段のメイン画素に対して（ｅ）発光期間が設けられている。
【０１０６】
本実施形態では、図１４の（Ｂ）に示すフレームにおいて、（ｋ＋３）行目および（ｋ＋４）行目の行画素への（ａ）〜（ｂ）の初期化期間中に（ｎ＋２）段目の第２電極１２０Ｄにタッチセンサ駆動信号Ｔｘ（ｎ＋２）が供給される。（ｋ＋７）行目および（ｋ＋８）行目の行画素への（ａ）〜（ｂ）の初期化期間中に（ｎ＋４）段目の第２電極１２０Ｄにタッチセンサ駆動信号Ｔｘ（ｎ＋４）が供給される。換言すると、偶数段のメイン画素に対してタッチセンサ駆動信号Ｔｘ（ｎ＋２）、Ｔｘ（ｎ＋４）が供給される。
【０１０７】
つまり、第１フレームにおいて、マトリクス状に配置された複数のサブ画素１００を含む複数の行画素のうち、半数の行画素が（ａ）〜（ｂ）の初期化期間および（ｃ）〜（ｄ）の書き込み期間を有し、残りの半数の行画素が（ｅ）発光期間を有する。第１フレームにおいて（ａ）〜（ｂ）の初期化期間および（ｃ）〜（ｄ）の書き込み期間を有していた半数の行画素は、第２フレームにおいて（ｅ）発光期間を有する。第１フレームにおいて（ｅ）発光期間を有していた残りの半数の行画素は、第２フレームにおいて（ａ）〜（ｂ）の初期化期間および（ｃ）〜（ｄ）の書き込み期間を有する。表示装置１０Ｄは上記の第１フレームと第２フレームとを交互に繰り返すことで、１フレーム分の画像を表示する。
【０１０８】
なお、本実施形態では、第２方向Ｄ２に２行の行画素ごとに書き込みを行うインターレース駆動方法を例示したが、この駆動方法に限定されない。例えば、当該インターレース駆動は第２方向Ｄ２に３行以上の行画素ごとに書き込みを行ってもよい。換言すると、上記の半数の行画素と上記の残りの半数の行画素とが３行以上の行画素ごとに互いに交互に設けられていてもよい。
【０１０９】
上記のように、１フレームの半数のサブ画素ずつ書き込みおよびタッチセンサ駆動を行うため、１フレームが６０Ｈｚで駆動される場合に、図１４の（Ａ）および（Ｂ）に示すフレームは１２０Ｈｚで駆動される。
【０１１０】
図１５および図１６は、本発明の一実施形態に係る表示装置の画素回路の駆動方法を示すタイミングチャートを示す図である。図１５は、図１４の（Ａ）に示すフレームの駆動方法を示す。図１６は、図１４の（Ｂ）に示すフレームの駆動方法を示す。
【０１１１】
図１５に示すように、（ｎ＋１）段目の第２電極１２０Ｄを共有する（ｋ＋１）行目〜（ｋ＋２）行目の行画素に対して、（ａ）〜（ｂ）の初期化期間および（ｃ）〜（ｄ）の書き込み期間が設けられる。（ｋ＋１）行目〜（ｋ＋２）行目の行画素の（ａ）〜（ｂ）の初期化期間と同じ期間に、（ｎ＋１）段目の第２電極１２０Ｄにタッチセンサ駆動信号Ｔｘ（ｎ＋１）が供給される。続いて、（ｎ＋３）段目の第２電極１２０Ｄを共有する（ｋ＋５）行目〜（ｋ＋６）行目の行画素に対して、（ａ）〜（ｂ）の初期化期間および（ｃ）〜（ｄ）の書き込み期間が設けられる。（ｋ＋５）行目〜（ｋ＋６）行目の行画素の（ａ）〜（ｂ）の初期化期間と同じ期間に、（ｎ＋３）段目の第２電極１２０Ｄにタッチセンサ駆動信号Ｔｘ（ｎ＋３）が供給される。この間、（ｎ＋２）段目の第２電極１２０Ｄを共有する（ｋ＋３）行目〜（ｋ＋４）行目の行画素、および（ｎ＋４）段目の第２電極１２０Ｄを共有する（ｋ＋７）行目〜（ｋ＋８）行目の行画素には（ｅ）発光期間が設けられている。
【０１１２】
図１６に示すように、（ｎ＋２）段目の第２電極１２０Ｄを共有する（ｋ＋３）行目〜（ｋ＋４）行目の行画素に対して、（ａ）〜（ｂ）の初期化期間および（ｃ）〜（ｄ）の書き込み期間が設けられる。（ｋ＋３）行目〜（ｋ＋４）行目の行画素の（ａ）〜（ｂ）の初期化期間と同じ期間に、（ｎ＋２）段目の第２電極１２０Ｄにタッチセンサ駆動信号Ｔｘ（ｎ＋２）が供給される。続いて、（ｎ＋４）段目の第２電極１２０Ｄを共有する（ｋ＋７）行目〜（ｋ＋８）行目の行画素に対して、（ａ）〜（ｂ）の初期化期間および（ｃ）〜（ｄ）の書き込み期間が設けられる。（ｋ＋７）行目〜（ｋ＋８）行目の行画素の（ａ）〜（ｂ）の初期化期間と同じ期間に、（ｎ＋４）段目の第２電極１２０Ｄにタッチセンサ駆動信号Ｔｘ（ｎ＋４）が供給される。この間、（ｎ＋１）段目の第２電極１２０Ｄを共有する（ｋ＋１）行目〜（ｋ＋２）行目の行画素、および（ｎ＋３）段目の第２電極１２０Ｄを共有する（ｋ＋５）行目〜（ｋ＋６）行目の行画素には（ｅ）発光期間が設けられている。
【０１１３】
本実施形態では、（ａ）〜（ｂ）の初期化期間中において、第２電極１２０Ｄにタッチセンサ駆動信号が供給される駆動方法を例示したが、この駆動方法に限定されない。第２電極１２０Ｄにタッチセンサ駆動信号が供給される期間は、（ｄ）書き込み期間であってもよく、（ｅ）発光期間であってもよい。
【０１１４】
以上のように、実施形態５に係るタッチセンサ付き表示装置１０Ｄの駆動方法によると、ノイズ除去のためにタッチセンサ駆動信号を１２０Ｈｚで駆動する場合であっても、書き込みを走査するタイミングとタッチセンサ駆動信号を走査するタイミングとを合わせることができる。
【０１１５】
なお、実施形態５に係る表示装置１０Ｄの駆動方法に対して、実施形態４に係る表示装置１０Ｃの駆動方法を適用してもよい。つまり、図１７に示すように、例えば、（ｋ＋２）行目の行画素の書き込み期間中に、（ｋ＋５）行目の行画素の初期化期間が開始されてもよい。
【０１１６】
〈実施形態６〉
図１８〜２０を用いて、本発明の一実施形態に係る表示装置の概要について説明する。実施形態６の表示装置１０Ｅの駆動方法は、実施形態５の表示装置１０Ｄの駆動方法と類似しているが、表示装置１０Ｅはメイン画素が１行３列で配置された３つのサブ画素１００Ｅによって構成される点において表示装置１０Ｄと相違する。３つのサブ画素１００Ｅは、ＲＧＢのそれぞれの表示色に対応する。表示装置１０Ｅは表示装置１０Ｄと同様にインターレース駆動を行う表示装置である。なお、表示装置１０Ｅの断面構造および回路構成は、実施形態１の表示装置１０の構成と同様であるので、説明を省略する。なお、以下に示す実施形態は、本発明の一実施形態にすぎない。
【０１１７】
図１８は、本発明の一実施形態に係る表示装置の動作を示す図である。図１８では、第２電極１２０Ｅは１行のサブ画素１００Ｅごとに配置されている。
【０１１８】
図１８の（Ａ）に示すフレームでは、（ｎ＋１）段目の第２電極１２０Ｅを共有する（ｋ＋１）行目の行画素、および（ｎ＋３）段目の第２電極１２０Ｅを共有する（ｋ＋３）行目の行画素に対して、（ａ）〜（ｂ）の初期化期間および（ｃ）〜（ｄ）の書き込み期間が設けられる。（ｎ＋２）段目の第２電極１２０Ｅを共有する（ｋ＋２）行目の行画素、および（ｎ＋４）段目の第２電極１２０Ｄを共有する（ｋ＋４）行目の行画素に対して、（ｅ）発光期間が設けられている。換言すると、奇数行のサブ画素１００Ｅに対して（ａ）〜（ｂ）の初期化期間および（ｃ）〜（ｄ）の書き込み期間が設けられ、偶数行のサブ画素１００Ｅに対して（ｅ）発光期間が設けられている。
【０１１９】
本実施形態では、図１８の（Ａ）に示すフレームにおいて、（ｋ＋１）行目の行画素への（ａ）〜（ｂ）の初期化期間中に（ｎ＋１）段目の第２電極１２０Ｅにタッチセンサ駆動信号Ｔｘ（ｎ＋１）が供給される。（ｋ＋３）行目の行画素への（ａ）〜（ｂ）の初期化期間中に（ｎ＋３）段目の第２電極１２０Ｅにタッチセンサ駆動信号Ｔｘ（ｎ＋３）が供給される。換言すると、奇数行のサブ画素１００Ｅに対してタッチセンサ駆動信号Ｔｘ（ｎ＋１）、Ｔｘ（ｎ＋３）が供給される。
【０１２０】
図１８の（Ｂ）に示すフレームでは、（ｎ＋１）段目の第２電極１２０Ｅを共有する（ｋ＋１）行目の行画素、および（ｎ＋３）段目の第２電極１２０Ｅを共有する（ｋ＋３）行目の行画素に対して、（ｅ）発光期間が設けられる。（ｎ＋２）段目の第２電極１２０Ｅを共有する（ｋ＋２）行目の行画素、および（ｎ＋４）段目の第２電極１２０Ｄを共有する（ｋ＋４）行目の行画素に対して、（ａ）〜（ｂ）の初期化期間および（ｃ）〜（ｄ）の書き込み期間が設けられている。換言すると、偶数行のサブ画素１００Ｅに対して（ａ）〜（ｂ）の初期化期間および（ｃ）〜（ｄ）の書き込み期間が設けられ、奇数行のサブ画素１００Ｅに対して（ｅ）発光期間が設けられている。
【０１２１】
本実施形態では、図１８の（Ｂ）に示すフレームにおいて、（ｋ＋２）行目の行画素への（ａ）〜（ｂ）の初期化期間中に（ｎ＋２）段目の第２電極１２０Ｅにタッチセンサ駆動信号Ｔｘ（ｎ＋２）が供給される。（ｋ＋４）行目の行画素への（ａ）〜（ｂ）の初期化期間中に（ｎ＋４）段目の第２電極１２０Ｅにタッチセンサ駆動信号Ｔｘ（ｎ＋４）が供給される。換言すると、偶数行のサブ画素１００Ｅに対してタッチセンサ駆動信号Ｔｘ（ｎ＋２）、Ｔｘ（ｎ＋４）が供給される。
【０１２２】
図１９および図２０は、本発明の一実施形態に係る表示装置の画素回路の駆動方法を示すタイミングチャートを示す図である。図１９は、図１８の（Ａ）に示すフレームの駆動方法を示す。図２０は、図１８の（Ｂ）に示すフレームの駆動方法を示す。
【０１２３】
図１９に示すように、（ｎ＋１）段目の第２電極１２０Ｅを共有する（ｋ＋１）行目の行画素に対して、（ａ）〜（ｂ）の初期化期間および（ｃ）〜（ｄ）の書き込み期間が設けられる。（ｋ＋１）行目の行画素の（ａ）〜（ｂ）の初期化期間と同じ期間に、（ｎ＋１）段目の第２電極１２０Ｅにタッチセンサ駆動信号Ｔｘ（ｎ＋１）が供給される。続いて、（ｎ＋３）段目の第２電極１２０Ｅを共有する（ｋ＋３）行目の行画素に対して、（ａ）〜（ｂ）の初期化期間および（ｃ）〜（ｄ）の書き込み期間が設けられる。（ｋ＋３）行目の行画素の（ａ）〜（ｂ）の初期化期間と同じ期間に、（ｎ＋３）段目の第２電極１２０Ｅにタッチセンサ駆動信号Ｔｘ（ｎ＋３）が供給される。この間、（ｎ＋２）段目の第２電極１２０Ｅを共有する（ｋ＋２）行目の行画素、および（ｎ＋４）段目の第２電極１２０Ｄを共有する（ｋ＋４）行目の行画素には（ｅ）発光期間が設けられている。
【０１２４】
図２０に示すように、（ｎ＋２）段目の第２電極１２０Ｅを共有する（ｋ＋２）行目の行画素に対して、（ａ）〜（ｂ）の初期化期間および（ｃ）〜（ｄ）の書き込み期間が設けられる。（ｋ＋２）行目の行画素の（ａ）〜（ｂ）の初期化期間と同じ期間に、（ｎ＋２）段目の第２電極１２０Ｅにタッチセンサ駆動信号Ｔｘ（ｎ＋２）が供給される。続いて、（ｎ＋４）段目の第２電極１２０Ｅを共有する（ｋ＋４）行目の行画素に対して、（ａ）〜（ｂ）の初期化期間および（ｃ）〜（ｄ）の書き込み期間が設けられる。（ｋ＋４）行目の行画素の（ａ）〜（ｂ）の初期化期間と同じ期間に、（ｎ＋４）段目の第２電極１２０Ｅにタッチセンサ駆動信号Ｔｘ（ｎ＋４）が供給される。この間、（ｎ＋１）段目の第２電極１２０Ｅを共有する（ｋ＋１）行目の行画素、および（ｎ＋３）段目の第２電極１２０Ｄを共有する（ｋ＋３）行目の行画素には（ｅ）発光期間が設けられている。
【０１２５】
以上のように、実施形態６に係るタッチセンサ付き表示装置１０Ｅの駆動方法によると、ノイズ除去のためにタッチセンサ駆動信号を１２０Ｈｚで駆動する場合であっても、書き込みを走査するタイミングとタッチセンサ駆動信号を走査するタイミングとを合わせることができる。
【０１２６】
なお、実施形態６に係る表示装置１０Ｅの駆動方法に対して、実施形態１に係る表示装置１０の駆動方法を適用してもよい。つまり、図２１に示すように、例えば、（ｋ＋３）行目の行画素に対する初期化期間の直前に、（ｎ＋３）段目の第２電極１２０Ｅにタッチセンサ駆動信号Ｔｘ（ｎ＋３）が供給されてもよい。
【０１２７】
〈実施形態７〉
図２２を用いて、本発明の一実施形態に係る表示装置の概要について説明する。図２２は、本発明の一実施形態に係る表示装置の概要を示す断面図である。実施形態７の表示装置１０Ｆの断面構造は、実施形態１の表示装置１０の断面構造と類似しているが、表示装置１０Ｆの第３電極１８０Ｆが対向基板１１２Ｆと遮光層１８２Ｆとの間に配置されている点において、表示装置１０の断面構造とは相違する。上記以外の点について、表示装置１０Ｆは表示装置１０と同様なので、説明を省略する。なお、以下に示す実施形態は、本発明の一実施形態にすぎない。
【０１２８】
〈実施形態８〉
図２３を用いて、本発明の一実施形態に係る表示装置の概要について説明する。図２３は、本発明の一実施形態に係る表示装置の概要を示す断面図である。実施形態８の表示装置１０Ｇの断面構造は、実施形態１の表示装置１０の断面構造と類似しているが、表示装置１０Ｇの第３電極１８０Ｇが第１絶縁層１７２Ｇと第２絶縁層１７４Ｇとの間に配置されている点において、表示装置１０の断面構造とは相違する。上記以外の点について、表示装置１０Ｇは表示装置１０と同様なので、説明を省略する。なお、以下に示す実施形態は、本発明の一実施形態にすぎない。
【０１２９】
以上のように、実施形態７、８に係る表示装置１０Ｆ、１０Ｇに示すように、第３電極１８０Ｆ、１８０Ｇの位置は対向基板１１２Ｆ、１１２Ｇ以外の位置に配置してもよい。つまり、第３電極１８０Ｆ、１８０Ｇの位置は、製造方法との関係で適宜設定することができる。
【０１３０】
〈実施形態９〉
図２４を用いて、本発明の一実施形態に係る表示装置の概要について説明する。図２４は、本発明の一実施形態に係る表示装置の概要を示す断面図である。実施形態９の表示装置１０Ｈの断面構造は、実施形態１の表示装置１０の断面構造と類似しているが、表示装置１０Ｈの対向基板１１２Ｈと発光素子１６０Ｈとの間にカラーフィルタ１９０Ｈが設けられている点において、表示装置１０の断面構造とは相違する。さらに、表示装置１０Ｈの発光素子１６０Ｈは白色の光を発光する点において、表示装置１０とは相違する。つまり、表示装置１０Ｈは白色発光＋カラーフィルタ型の有機ＥＬ表示装置である。なお、以下に示す実施形態は、本発明の一実施形態にすぎない。
【０１３１】
表示装置１０Ｈでは、各サブ画素１００Ｈは白色発光なので、発光素子１６０ＨのＥＬ層１６２Ｈは、各サブ画素１００Ｈで共通の構造を用いることができる。つまり、各サブ画素１００Ｈごとに塗り分けをする必要がない。カラーフィルタ１９０ＨはＲＧＢの３色を用いることもでき、ＲＧＢＷの４色を用いることもできる。
【０１３２】
以上のように、実施形態９に係るタッチセンサ付き表示装置１０Ｈによると、サブ画素１００ＨごとにＥＬ層１６２Ｈを塗り分ける必要がないため、ＥＬ層を形成する構成を簡易化することができる。その結果、製造期間を短縮することができ、ＥＬ層の塗り分け工程における不良の発生がよくせいできるため、歩留まりを向上させることができる。
【０１３３】
なお、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【０１３４】
１Ｈ：水平期間、  １０：表示装置、  ２０：表示部、  ２２：ゲートドライバ、  ２４：ソース信号セレクタ、  ２６：ソースドライバ、  ３０：タッチセンサ部、  ３２：タッチ信号セレクタ、  ３４：タッチドライバ、  ４０：タッチ検出部、  ４２：アナログＬＰＳ部、  ４４：Ａ／Ｄ変換部、  ４６：信号処理部、  ４８：座標抽出部、  ４９：タッチ検出タイミング制御部、  ５０：制御部、  １００：サブ画素、  １０２：表示領域、  １０４：周辺領域、  １０６：端子領域、  １１０：基板、  １１２：対向基板、  １２０：第２電極、  １２４：第１電極、  １２６：隔壁、  １２８：開口部、  １４０：トランジスタ、  １４２：アンダーコート、  １４４：半導体膜、  １４６：ゲート絶縁膜、  １４８：ゲート電極、  １５０：ドレイン電極、  １５２：層間膜、  １５４：平坦化膜、  １６０：発光素子、  １６２：ＥＬ層、  １６４：ホール輸送層、  １６６：発光層、  １６８：電子輸送層、  １７０：絶縁膜、  １７２：第１絶縁層、  １７４：第２絶縁層、  １７６：第３絶縁層、  １８０：第３電極、  １８２：遮光層、  １８４：積層構造、  １９０Ｈ：カラーフィルタ、  ２００：ゲートドライバ回路、  ２０２：制御信号線、  ２０２−１：リセット制御信号線、  ２０２−２：出力制御信号線、  ２０２−３：画素制御信号線、  ３００：タッチドライバ回路、  ３０２：タッチセンサ駆動線、  ３１０：ＣＯＧ、  ３１２：データ信号線、  ３１２−１：映像信号線、  ３１２−２：リセット電源線、  ３１２−３：アノード電源線、  ３２０：ＦＰＣ、  ４００：タッチ検出回路
【図１】
2018010392.tif 000007
【図２】
2018010392.tif 000008
【図３】
2018010392.tif 000009
【図４】
2018010392.tif 000010
【図５】
2018010392.tif 000011
【図６】
2018010392.tif 000012
【図７】
2018010392.tif 000013
【図８】
2018010392.tif 000014
【図９】
2018010392.tif 000015
【図１０】
2018010392.tif 000016
【図１１】
2018010392.tif 000017
【図１２】
2018010392.tif 000018
【図１３】
2018010392.tif 000019
【図１４】
2018010392.tif 000020
【図１５】
2018010392.tif 000021
【図１６】
2018010392.tif 000022
【図１７】
2018010392.tif 000023
【図１８】
2018010392.tif 000024
【図１９】
2018010392.tif 000025
【図２０】
2018010392.tif 000026
【図２１】
2018010392.tif 000027
【図２２】
2018010392.tif 000028
【図２３】
2018010392.tif 000029
【図２４】
2018010392.tif 000030