(57)【要約】      （修正有）【課題】高温動作時でも、不揮発性セルアレイにドライブ信号を安定して供給することができるドライブ回路を提供する。【解決手段】ドライブ回路は、第１のドライバ４００と、スイッチ回路４５０と、第２のドライバと４６０を有する。第１のドライバは、入力信号ＩＮおよび反転入力信号ＩＮｂを受け取り、ドライブ信号ＯＵＴを生成する。スイッチ回路には、ドライブ信号と第１のモード信号Ｍ１とを受け取る。また、出力信号ＯＵＴ１が出力端子から出力される。さらに第２のドライバ４６０が出力端子に接続されている。【選択図】図４Ａ
2018010708.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性セルアレイに接続されるドライブ回路であって、
第１の電源電圧に接続されたソース端子およびボディ端子と、ノードａ１に接続されたドレイン端子と、ノードｂ２に接続されたゲート端子とを有する第１のトランジスタと、
該第１の電源電圧に接続されたソース端子およびボディ端子と、ノードｂ１に接続されたドレイン端子と、ノードａ２に接続されたゲート端子とを有する第２のトランジスタと、
第２の電源電圧に接続されたソース端子と、該第１の電源電圧に接続されたボディ端子と、該ノードａ１に接続されたドレイン端子およびゲート端子とを有する第３のトランジスタと、
該第２の電源電圧に接続されたソース端子と、該第１の電源電圧に接続されたボディ端子と、該ノードｂ１に接続されたドレイン端子およびゲート端子とを有する第４のトランジスタと、
該ノードａ１に接続されたソース端子およびボディ端子と、該第２の電源電圧に接続されたゲート端子と、該ノードａ２に接続されたドレイン端子とを有する第５のトランジスタと、
該ノードｂ１に接続されたソース端子およびボディ端子と、該第２の電源電圧に接続されたゲート端子と、該ノードｂ２に接続されたドレイン端子とを有し、ドライブ信号が該ノードｂ２から出力される、第６のトランジスタと、
該ノードａ２に接続されたソース端子およびボディ端子と、第３の電源電圧に接続されたゲート端子と、ノードａ３に接続されたドレイン端子とを有する第７のトランジスタと、
該ノードｂ２に接続されたソース端子およびボディ端子と、該第３の電源電圧に接続されたゲート端子と、ノードｂ３に接続されたドレイン端子とを有する第８のトランジスタと、
該ノードａ３に接続されたドレイン端子と、該第３の電源電圧に接続されたゲート端子と、ノードａ４に接続されたソース端子と、第４の電源電圧に接続されたボディ端子とを有する第９のトランジスタと、
該ノードｂ３に接続されたドレイン端子と、該第３の電源電圧に接続されたゲート端子と、ノードｂ４に接続されたソース端子と、該第４の電源電圧に接続されたボディ端子とを有する第１０のトランジスタと、
該ノードａ４に接続されたドレイン端子と、入力信号を受け取るゲート端子と、該第４の電源電圧に接続されたソース端子およびボディ端子とを有する第１１のトランジスタと、
該ノードｂ４に接続されたドレイン端子と、反転入力信号を受け取るゲート端子と、第５の電源電圧に接続されたソース端子と、該第４の電源電圧に接続されたボディ端子を有する第１２のトランジスタと、
該ノードａ２に接続され、該ノードａ２に所定電圧を供給する第１のバイアス回路と、
該ノードｂ２に接続され、該ノードｂ２に該所定電圧を供給する第２のバイアス回路と
を有する、ドライブ回路。
【請求項２】
該第１のバイアス回路は、
該ノードａ３に接続されたゲート端子と、該ノードａ２に接続されたソース端子とを有する第１３のトランジスタと、
該第１３のトランジスタのドレイン端子に接続されたソース端子と、該ノードａ３に接続されたゲート端子と、該第３の電源電圧に接続されたドレイン端子とを有する第１４のトランジスタと
を有する、請求項１に記載のドライブ回路。
【請求項３】
該第２のバイアス回路は、
該ノードｂ３に接続されたゲート端子と、該ノードｂ２に接続されたソース端子とを有する第１５のトランジスタと、
該第１５のトランジスタのドレイン端子に接続されたソース端子と、該ノードｂ３に接続されたゲート端子と、該第３の電源電圧に接続されたドレイン端子とを有する第１６のトランジスタと
を有する、請求項２に記載のドライブ回路。
【請求項４】
該第１３のトランジスタのボディ端子およびソース端子が互いに接続され、該第１４のトランジスタのボディ端子およびソース端子が互いに接続され、該第１５のトランジスタのボディ端子およびソース端子が互いに接続され、該第１６のトランジスタのボディ端子およびソース端子が互いに接続されている、請求項３に記載のドライブ回路。
【請求項５】
該第１３のトランジスタのボディ端子と、該第１４のトランジスタのボディ端子と、該第１５のトランジスタのボディ端子と、該第１６のトランジスタのボディ端子とが、バイアス電圧に接続されている、請求項３に記載のドライブ回路。
【請求項６】
該第１の電源電圧は該第２の電源電圧以上であり、該第２の電源電圧は該第３の電源電圧以上であり、該第３の電源電圧は該第４の電源電圧より高い、請求項１に記載のドライブ回路。
【請求項７】
不揮発性セルアレイに接続されるドライブ回路であって、
第１のドライバと、
第１のスイッチ回路と、
第２のドライバと
を有し、
該第１のドライバは、
第１の電源電圧に接続されたソース端子およびボディ端子と、ノードａ１に接続されたドレイン端子と、ノードｂ２に接続されたゲート端子とを有する第１のトランジスタと、
該第１の電源電圧に接続されたソース端子およびボディ端子と、ノードｂ１に接続されたドレイン端子と、ノードａ２に接続されたゲート端子とを有する第２のトランジスタと、
第２の電源電圧に接続されたソース端子と、該第１の電源電圧に接続されたボディ端子と、該ノードａ１に接続されたドレイン端子およびゲート端子とを有する第３のトランジスタと、
該第２の電源電圧に接続されたソース端子と、該第１の電源電圧に接続されたボディ端子と、該ノードｂ１に接続されたドレイン端子およびゲート端子とを有する第４のトランジスタと、
該ノードａ１に接続されたソース端子およびボディ端子と、該第２の電源電圧に接続されたゲート端子と、該ノードａ２に接続されたドレイン端子とを有する第５のトランジスタと、
該ノードｂ１に接続されたソース端子およびボディ端子と、該第２の電源電圧に接続されたゲート端子と、該ノードｂ２に接続されたドレイン端子とを有する第６のトランジスタと、
該ノードａ２に接続されたソース端子およびボディ端子と、第３の電源電圧に接続されたゲート端子と、ノードａ３に接続されたドレイン端子とを有する第７のトランジスタと、
該ノードｂ２に接続されたソース端子およびボディ端子と、該第３の電源電圧に接続されたゲート端子と、ノードｂ３に接続されたドレイン端子とを有する第８のトランジスタと、
該ノードａ３に接続されたドレイン端子と、該第３の電源電圧に接続されたゲート端子と、ノードａ４に接続されたソース端子と、第４の電源電圧に接続されたボディ端子とを有する第９のトランジスタと、
該ノードｂ３に接続されたドレイン端子と、該第３の電源電圧に接続されたゲート端子と、ノードｂ４に接続されたソース端子と、該第４の電源電圧に接続されたボディ端子とを有する第１０のトランジスタと、
該ノードａ４に接続されたドレイン端子と、入力信号を受け取るゲート端子と、該第４の電源電圧に接続されたソース端子およびボディ端子とを有する第１１のトランジスタと、
該ノードｂ４に接続されたドレイン端子と、反転入力信号を受け取るゲート端子と、第５の電源電圧に接続されたソース端子と、該第４の電源電圧に接続されたボディ端子とを有する第１２のトランジスタと、
該ノードａ２に接続され、該ノードａ２に所定電圧を供給する第１のバイアス回路と、
該ノードｂ２に接続され、該ノードｂ２に該所定電圧を供給する第２のバイアス回路と
を有し、
該第１のスイッチ回路は、該ノードｂ２と第１の出力端子との間に接続されており、
該第２のドライバは、該第１の出力端子に接続されており、第１の出力信号が該第１の出力端子から出力される、ドライブ回路。
【請求項８】
該第１の電源電圧は該第２の電源電圧以上であり、該第２の電源電圧は該第３の電源電圧以上であり、該第３の電源電圧は該第４の電源電圧より高い、請求項７に記載のドライブ回路。
【請求項９】
該第１のスイッチ回路は、
該ノードｂ２に接続されたソース端子およびボディ端子と、第１のモード信号を受け取るゲート端子と、ノードｘ１に接続されたドレイン端子とを有する第１３のトランジスタと、
該ノードｘ１に接続されたソース端子およびボディ端子と、該第２の電源電圧に接続されたゲート端子と、ノードｘ２に接続されたドレイン端子とを有する第１４のトランジスタと、
該ノードｘ２に接続されたソース端子およびボディ端子と、該第３の電源電圧に接続されたゲート端子と、該第１の出力端子に接続されたドレイン端子とを有する第１５のトランジスタと、
該ノードｘ１に接続された第３のバイアス回路と、
該ノードｘ２に接続された第４のバイアス回路と
を有する、請求項７に記載のドライブ回路。
【請求項１０】
該第２のドライバは、
該第１の出力端子に接続されたドレイン端子と、該第３の電源電圧を受け取るゲート端子と、該第４の電源電圧を受け取るボディ端子とを有する第１６のトランジスタと、
該第１６のトランジスタのソース端子に接続されたドレイン端子と、該反転入力信号を受け取るゲート端子と、該第４の電源電圧を受け取るボディ端子と、該第５の電源電圧に接続されるソース端子とを有する第１７のトランジスタと、
該第１６のトランジスタの該ソース端子に接続されたドレイン端子と、第２のモード信号を受け取るゲート端子と、該第４の電源電圧を受け取るボディ端子と、該第５の電源電圧に接続されたソース端子とを有する第１８のトランジスタと
を有する、請求項９に記載のドライブ回路。
【請求項１１】
該第３のバイアス回路は、該第２の電源電圧に接続されたソース端子と、該ノードｘ１に接続されたゲート端子およびドレイン端子と、該第１の電源電圧に接続されたボディ端子とを有する第１９のトランジスタを有する、請求項９に記載のドライブ回路。
【請求項１２】
該第４のバイアス回路は、
該ノードｘ２に接続されたソース端子と、該第１の出力端子に接続されたゲート端子とを有する第２０のトランジスタと、
該第２０のトランジスタのドレイン端子に接続されたソース端子と、該第１の出力端子に接続されたゲート端子と、該第３の電源電圧に接続されたドレイン端子とを有する第２１のトランジスタと
を有する、請求項１１に記載のドライブ回路。
【請求項１３】
該ノードｂ２および第２の出力端子との間に接続された第２のスイッチ回路と、
該第２の出力端子に接続されており、第２の出力信号が該第２の出力端子から出力される、第３のドライバと
をさらに有する、請求項７に記載のドライブ回路。
【請求項１４】
該第２のスイッチ回路は、
該ノードｂ２に接続されたソース端子およびボディ端子と、該第３の電源電圧を受け取るゲート端子と、該第２の出力端子に接続されたドレイン端子とを有する第２２のトランジスタ
を有する、請求項１３に記載のドライブ回路。
【請求項１５】
該第３のドライバは、
該第２の出力端子に接続されたドレイン端子と、該第３の電源電圧を受け取るゲート端子と、該第４の電源電圧を受け取るボディ端子とを有する第２３のトランジスタと、
該第２３のトランジスタのソース端子に接続されたドレイン端子と、該反転入力信号を受け取るゲート端子と、該第４の電源電圧を受け取るボディ端子と、該第５の電源電圧に接続されたソース端子とを有する第２４のトランジスタと
を有する、請求項１４に記載のドライブ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はドライブ回路に関し、特に不揮発性メモリ用のドライブ回路に関する。
【背景技術】
【０００２】
よく知られているように、不揮発性メモリは供給電力が中断された後でもデータを継続して保持できる。そのため、不揮発性メモリは様々な電気製品に広く使われている。一般に、不揮発性メモリは不揮発性セルアレイを有する。不揮発性セルアレイは、複数の不揮発性セルからなる。さらに、各不揮発性セルはフローティングゲートトランジスタを有する。
【０００３】
図１は、不揮発性メモリのアーキテクチャを概略的に示す。図１に示すように、不揮発性メモリは、不揮発性セルアレイ１１０およびドライブ回路１２０を有する。ドライブ回路１２０は、不揮発性セルアレイ１１０に接続されている。ドライブ回路１２０は、不揮発性メモリの異なる動作モード時に異なるドライブ信号ＯＵＴを不揮発性セルアレイ１１０に供給する。
【０００４】
例えば、ドライブ回路１２０は、不揮発性メモリの動作モードに従って適切なドライブ信号ＯＵＴを不揮発性セルアレイ１１０に供給する。そのドライブ信号ＯＵＴに従って、不揮発性セルアレイ１１０の読出し動作やプログラム動作が実行される。例えば、米国特許第７，５８０，３１１号明細書は、不揮発性メモリ（ＮＶＭ）用の高電圧スイッチを開示する。
【発明の概要】
【０００５】
本発明は、不揮発性メモリ用のドライブ回路を提供する。本ドライブ回路は高温動作時でも、不揮発性セルアレイにドライブ信号を安定して供給することができる。
【０００６】
本発明の１つの実施形態では、ドライブ回路が提供される。本ドライブ回路は、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、第５のトランジスタ、第６のトランジスタ、第７のトランジスタ、第８のトランジスタ、第９のトランジスタ、第１０のトランジスタ、第１１のトランジスタ、第１２のトランジスタ、第１のバイアス回路、および第２のバイアス回路を有する。第１のトランジスタのソース端子およびボディ端子は、第１の電源電圧に接続されている。第１のトランジスタのドレイン端子はノードａ１に接続されている。第１のトランジスタのゲート端子はノードｂ２に接続されている。第２のトランジスタのソース端子およびボディ端子は第１の電源電圧に接続されている。第２のトランジスタのドレイン端子はノードｂ１に接続されている。第２のトランジスタのゲート端子はノードａ２に接続されている。第３のトランジスタのソース端子は第２の電源電圧に接続されている。第３のトランジスタのボディ端子は第１の電源電圧に接続されている。第３のトランジスタのドレイン端子およびゲート端子はノードａ１に接続されている。第４のトランジスタのソース端子は第２の電源電圧に接続されている。第４のトランジスタのボディ端子は第１の電源電圧に接続されている。第４のトランジスタのドレイン端子およびゲート端子は、ノードｂ１に接続されている。第５のトランジスタのソース端子およびボディ端子は、ノードａ１に接続されている。第５のトランジスタのゲート端子は第２の電源電圧に接続されている。第５のトランジスタのドレイン端子はノードａ２に接続されている。第６のトランジスタのソース端子およびボディ端子は、ノードｂ１に接続されている。第６のトランジスタのゲート端子は第２の電源電圧に接続されている。第６のトランジスタのドレイン端子はノードｂ２に接続されており、ドライブ信号がそのノードｂ２から出力される。第７のトランジスタのソース端子およびボディ端子は、ノードａ２に接続されている。第７のトランジスタのゲート端子は第３の電源電圧に接続されている。第７のトランジスタのドレイン端子はノードａ３に接続されている。第８のトランジスタのソース端子およびボディ端子は、ノードｂ２に接続されている。第８のトランジスタのゲート端子は第３の電源電圧に接続されている。第８のトランジスタのドレイン端子はノードｂ３に接続されている。第９のトランジスタのドレイン端子はノードａ３に接続されている。第９のトランジスタのゲート端子は第３の電源電圧に接続されている。第９のトランジスタのソース端子はノードａ４に接続されている。第９のトランジスタのボディ端子は第４の電源電圧に接続されている。第１０のトランジスタのドレイン端子はノードｂ３に接続されている。第１０のトランジスタのゲート端子は第３の電源電圧に接続されている。第１０のトランジスタのソース端子はノードｂ４に接続されている。第１０のトランジスタのボディ端子は第４の電源電圧に接続されている。第１１のトランジスタのドレイン端子はノードａ４に接続されている。第１１のトランジスタのゲート端子は入力信号を受け取る。第１１のトランジスタのソース端子およびボディ端子は、第４の電源電圧に接続されている。第１２のトランジスタのドレイン端子はノードｂ４に接続されている。第１２のトランジスタのゲート端子は反転入力信号を受け取る。第１２のトランジスタのソース端子は第５の電源電圧に接続されている。第１２のトランジスタのボディ端子は第４の電源電圧に接続されている。第１のバイアス回路はノードａ２に接続されており、所定電圧をそのノードａ２に供給する。第２のバイアス回路はノードｂ２に接続されており、所定電圧をそのノードｂ２に供給する。
【０００７】
本発明の別の実施形態では、ドライブ回路が提供される。本ドライブ回路は、第１のドライバ、スイッチ回路、および第２のドライバを有する。第１のドライバは、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、第５のトランジスタ、第６のトランジスタ、第７のトランジスタ、第８のトランジスタ、第９のトランジスタ、第１０のトランジスタ、第１１のトランジスタ、第１２のトランジスタ、第１のバイアス回路、および第２のバイアス回路を有する。第１のトランジスタのソース端子およびボディ端子は、第１の電源電圧に接続されている。第１のトランジスタのドレイン端子はノードａ１に接続されている。第１のトランジスタのゲート端子はノードｂ２に接続されている。第２のトランジスタのソース端子およびボディ端子は第１の電源電圧に接続されている。第２のトランジスタのドレイン端子はノードｂ１に接続されている。第２のトランジスタのゲート端子はノードａ２に接続されている。第３のトランジスタのソース端子は第２の電源電圧に接続されている。第３のトランジスタのボディ端子は第１の電源電圧に接続されている。第３のトランジスタのドレイン端子およびゲート端子はノードａ１に接続されている。第４のトランジスタのソース端子は第２の電源電圧に接続されている。第４のトランジスタのボディ端子は第１の電源電圧に接続されている。第４のトランジスタのドレイン端子およびゲート端子は、ノードｂ１に接続されている。第５のトランジスタのソース端子およびボディ端子は、ノードａ１に接続されている。第５のトランジスタのゲート端子は第２の電源電圧に接続されている。第５のトランジスタのドレイン端子はノードａ２に接続されている。第６のトランジスタのソース端子およびボディ端子は、ノードｂ１に接続されている。第６のトランジスタのゲート端子は第２の電源電圧に接続されている。第６のトランジスタのドレイン端子はノードｂ２に接続されている。第７のトランジスタのソース端子およびボディ端子は、ノードａ２に接続されている。第７のトランジスタのゲート端子は第３の電源電圧に接続されている。第７のトランジスタのドレイン端子はノードａ３に接続されている。第８のトランジスタのソース端子およびボディ端子は、ノードｂ２に接続されている。第８のトランジスタのゲート端子は第３の電源電圧に接続されている。第８のトランジスタのドレイン端子はノードｂ３に接続されている。第９のトランジスタのドレイン端子はノードａ３に接続されている。第９のトランジスタのゲート端子は第３の電源電圧に接続されている。第９のトランジスタのソース端子はノードａ４に接続されている。第９のトランジスタのボディ端子は第４の電源電圧に接続されている。第１０のトランジスタのドレイン端子はノードｂ３に接続されている。第１０のトランジスタのゲート端子は第３の電源電圧に接続されている。第１０のトランジスタのソース端子はノードｂ４に接続されている。第１０のトランジスタのボディ端子は第４の電源電圧に接続されている。第１１のトランジスタのドレイン端子はノードａ４に接続されている。第１１のトランジスタのゲート端子は入力信号を受け取る。第１１のトランジスタのソース端子およびボディ端子は、第４の電源電圧に接続されている。第１２のトランジスタのドレイン端子はノードｂ４に接続されている。第１２のトランジスタのゲート端子は反転入力信号を受け取る。第１２のトランジスタのソース端子は第５の電源電圧に接続されている。第１２のトランジスタのボディ端子は第４の電源電圧に接続されている。第１のバイアス回路はノードａ２に接続されており、所定電圧をそのノードａ２に供給する。第２のバイアス回路はノードｂ２に接続されており、所定電圧をそのノードｂ２に供給する。スイッチ回路は、ノードｂ２および出力端子の間に接続されている。第２のドライバは出力端子に接続されており、出力信号が出力端子から出力される。
【０００８】
本発明の実施形態の以下の詳細な説明が添付の図面と併せて読まれれば、本発明の多くの目的、特徴、および効果が容易に明らかになるであろう。しかしながら、ここで用いられる図面は説明のためのものであり、それらに限定されるものではない。
【図面の簡単な説明】
【０００９】
当業者が以下の詳細な説明と添付の図面を検討すれば、本発明の上記目的および効果がより容易に明らかになるであろう。
【００１０】
【図１】不揮発性メモリのアーキテクチャを概略的に示す（従来技術）。
【００１１】
【図２】本発明の第１の実施形態に係る、不揮発性メモリ用のドライブ回路を例示する概略回路図である。
【００１２】
【図３Ａ】本発明の第２の実施形態に係る、不揮発性メモリ用のドライブ回路を例示する概略回路図である。
【００１３】
【図３Ｂ】本発明の第２の実施形態に係るドライブ回路の第１のバイアス回路を例示する概略回路図である。
【００１４】
【図３Ｃ】本発明の第２の実施形態に係るドライブ回路の第２のバイアス回路を例示する概略回路図である。
【００１５】
【図４Ａ】本発明の第３の実施形態に係る、不揮発性メモリ用のドライブ回路を例示する概略回路図である。
【００１６】
【図４Ｂ】本発明の第３の実施形態に係るドライブ回路の第３のバイアス回路を例示する概略回路図である。
【００１７】
【図４Ｃ】本発明の第３の実施形態に係るドライブ回路の第４のバイアス回路を例示する概略回路図である。
【００１８】
【図４Ｄ】第３の実施形態のドライブ回路が異なる動作モードで動作する場合の、関連する信号の電圧レベルを例示する表である。
【発明を実施するための形態】
【００１９】
図２は、本発明の第１の実施形態に係る、不揮発性メモリ用のドライブ回路を例示する概略回路図である。ドライブ回路２００は、不揮発性セルアレイ（図示せず）にドライブ信号ＯＵＴを供給する。
【００２０】
図２に示すように、ドライブ回路２００は複数のＰ型トランジスタｍ１〜ｍ８、および複数のＮ型トランジスタｍ９〜ｍ１２を有する。トランジスタｍ１〜ｍ４のボディ端子は、第１の電源電圧Ｖｐｐ１に接続されている。トランジスタｍ９〜ｍ１２のボディ端子は、第４の電源電圧Ｖｎｎに接続されている。第１の電源電圧Ｖｐｐ１は最も高い電圧値の電源電圧である。第４の電源電圧Ｖｎｎは最も低い電圧値の電源電圧である。
【００２１】
トランジスタｍ１のソース端子は第１の電源電圧Ｖｐｐ１に接続されている。トランジスタｍ１のゲート端子はノードｂ２に接続されている。トランジスタｍ１のドレイン端子は、ノードａ１に接続されている。トランジスタｍ２のソース端子は第１の電源電圧Ｖｐｐ１に接続されている。トランジスタｍ２のゲート端子はノードａ２に接続されている。トランジスタｍ２のドレイン端子はノードｂ１に接続されている。トランジスタｍ３のソース端子は第２の電源電圧Ｖｐｐ２に接続されている。トランジスタｍ３のゲート端子およびドレイン端子は、ノードａ１に接続されている。トランジスタｍ４のソース端子は第２の電源電圧Ｖｐｐ２に接続されている。トランジスタｍ４のゲート端子およびドレイン端子は、ノードｂ１に接続されている。トランジスタｍ５のソース端子およびボディ端子はノードａ１に接続されている。トランジスタｍ５のゲート端子は第２の電源電圧Ｖｐｐ２に接続されている。トランジスタｍ５のドレイン端子はノードａ２に接続されている。トランジスタｍ６のソース端子およびボディ端子は、ノードｂ１に接続されている。トランジスタｍ６のゲート端子は第２の電源電圧Ｖｐｐ２に接続されている。トランジスタｍ６のドレイン端子はノードｂ２に接続されている。第２の電源電圧Ｖｐｐ２は第１の電源電圧Ｖｐｐ１以下である。さらに、ドライブ信号ＯＵＴがノードｂ２から出力される。
【００２２】
トランジスタｍ７のソース端子およびボディ端子は、ノードａ２に接続されている。トランジスタｍ７のゲート端子は第３の電源電圧Ｖｐｐ３と接続されている。トランジスタｍ７のドレイン端子はノードａ３に接続されている。トランジスタｍ８のソース端子およびボディ端子は、ノードｂ２に接続されている。トランジスタｍ８のゲート端子は第３の電源電圧Ｖｐｐ３に接続されている。トランジスタｍ８のドレイン端子はノードｂ３に接続されている。第３の電源電圧Ｖｐｐ３は第２の電源電圧Ｖｐｐ２以下である。
【００２３】
トランジスタｍ９のドレイン端子はノードａ３に接続されている。トランジスタｍ９のゲート端子は第３の電源電圧Ｖｐｐ３に接続されている。トランジスタｍ９のソース端子はノードａ４に接続されている。トランジスタｍ１０のドレイン端子はノードｂ３に接続されている。トランジスタｍ１０のゲート端子は第３の電源電圧Ｖｐｐ３に接続されている。トランジスタｍ１０のソース端子はノードｂ４に接続されている。トランジスタｍ１１のドレイン端子はノードａ４に接続されている。トランジスタｍ１１のゲート端子は入力信号ＩＮを受け取る。トランジスタｍ１１のソース端子は第４の電源電圧Ｖｎｎに接続されている。トランジスタｍ１２のドレイン端子はノードｂ４に接続されている。トランジスタｍ１２のゲート端子は反転入力信号ＩＮｂを受け取る。トランジスタｍ１２のソース端子は第５の電源電圧Ｖｐｒに接続されている。さらに、第５の電源電圧Ｖｐｒは第３の電源電圧Ｖｐｐ３以下であり、第４の電源電圧Ｖｎｎ以上である。
【００２４】
第１の電源電圧Ｖｐｐ１は不揮発性メモリの書込み電圧である。第５の電源電圧Ｖｐｒは不揮発性メモリの読出し電圧である。ある実施形態では、第１の電源電圧Ｖｐｐ１は９Ｖであり、第２の電源電圧Ｖｐｐ２は６Ｖであり、第３の電源電圧Ｖｐｐ３は４．５Ｖであり、第４の電源電圧Ｖｎｎは０Ｖであり、第５の電源電圧Ｖｐｒは１．５Ｖである。
【００２５】
第１の実施形態のドライブ回路２００が高温（例えば、１５０°Ｃ〜２５０°Ｃ）で動作する時、ノードａ２またはノードｂ２はフローティング状態になる可能性がある。例えば、ノードｂ２がフローティング状態にある時、トランジスタｍ６のソース端子およびドレイン端子の間の電圧差は安全動作領域（ＳＯＡ）を越える可能性があり、トランジスタｍ１のソース端子およびドレイン端子の間の電圧差も安全動作領域を越える可能性がある。また、トランジスタｍ１またはｍ６が安全動作領域を越えた場合、漏れ電流が大きくなる。この状況下では、電源電圧およびドライブ信号ＯＵＴの大きさが悪影響を受け、不揮発性セルアレイは正常に動作することができない。
【００２６】
図３Ａは、本発明の第２の実施形態に係る、不揮発性メモリ用のドライブ回路を例示する概略回路図である。第１の実施形態と比べると、第２の実施形態には第１のバイアス回路３１０および第２のバイアス回路３２０が追加されている。この実施形態のドライブ回路３００では、第１のバイアス回路３１０はノードａ２に接続され、第２のバイアス回路３２０はノードｂ２に接続されている。第１のバイアス回路３１０はノードａ２に所定電圧を供給する。そのため、ノードａ２はフローティング状態にはならない。同様に、第２のバイアス回路３２０はノードｂ２に所定電圧を供給する。そのため、ノードｂ２もフローティング状態にはならない。
【００２７】
図３Ｂは、本発明の第２の実施形態に係るドライブ回路の第１のバイアス回路を例示する概略回路図である。図３Ｃは、本発明の第２の実施形態に係るドライブ回路の第２のバイアス回路を例示する概略回路図である。
【００２８】
図３Ｂに示すように、第１のバイアス回路３１０はＰ型トランジスタｍ１３およびｍ１４を有する。トランジスタｍ１３のソース端子はノードａ２に接続されている。トランジスタｍ１３のゲート端子は制御信号Ｃ１を受け取る。トランジスタｍ１４のソース端子はトランジスタｍ１３のドレイン端子に接続されている。トランジスタｍ１４のゲート端子は制御信号Ｃ１を受け取る。トランジスタｍ１４のドレイン端子は所定電圧Ｂ１を受け取る。ある実施形態では、制御信号Ｃ１はノードａ３の電圧であり、所定電圧Ｂ１は第３の電源電圧Ｖｐｐ３である。すなわち、トランジスタｍ１３のゲート端子およびトランジスタｍ１４のゲート端子は、ノードａ３に接続され、トランジスタｍ１４のドレイン端子は、トランジスタｍ９のゲート端子に接続される。これにより、第１のバイアス回路３１０は、ノードａ２に第３の電源電圧Ｖｐｐ３を供給することができる。
【００２９】
第２のバイアス回路３２０は、Ｐ型トランジスタｍ１５およびｍ１６を有する。トランジスタｍ１５のソース端子はノードｂ２に接続されている。トランジスタｍ１５のゲート端子は制御信号Ｄ１を受け取る。トランジスタｍ１６のソース端子はトランジスタｍ１５のドレイン端子に接続されている。トランジスタｍ１６のゲート端子は制御信号Ｄ１を受け取る。トランジスタｍ１６のドレイン端子は所定電圧Ｂ１を受け取る。ある実施形態では、制御信号Ｄ１はノードｂ３の電圧であり、所定電圧Ｂ１は、第３の電源電圧Ｖｐｐ３である。すなわち、トランジスタｍ１５のゲート端子とトランジスタｍ１６のゲート端子は、ノードｂ３に接続され、トランジスタｍ１６のドレイン端子は、トランジスタｍ１０のゲート端子に接続される。これにより、第２のバイアス回路３２０は、ノードｂ２に第３の電源電圧Ｖｐｐ３を供給することができる。
【００３０】
必要に応じて、トランジスタｍ１３のボディ端子およびソース端子が互いに接続され、トランジスタｍ１４のボディ端子およびソース端子が互いに接続され、トランジスタｍ１５のボディ端子およびソース端子が互いに接続され、トランジスタｍ１６のボディ端子およびソース端子が互いに接続される。または、トランジスタｍ１３〜ｍ１６のボディ端子は、第１の電源電圧Ｖｐｐ１またはその他のバイアス電圧に接続される。
【００３１】
ノードａ２がフローティング状態にならない理由は、以下の通りである。入力信号ＩＮがハイレベルの状態で、反転入力信号ＩＮｂがローレベルの状態の時、第４の電源電圧Ｖｎｎがノードａ３に供給される。すなわち、制御信号Ｃ１は第４の電源電圧Ｖｎｎとなる。さらに、第１の電源電圧Ｖｐｐ１が、ノードｂ２およびノードｂ３に供給される。すなわち、制御信号Ｄ１は第１の電源電圧Ｖｐｐ１となる。これにより、第２のバイアス回路３２０は無効になる。制御信号Ｃ１が第４の電源電圧Ｖｎｎであるため、第１のバイアス回路３１０のトランジスタｍ１３およびｍ１４がオンとなる。それと同時に第１のバイアス回路３１０が有効になり、第３の電源電圧Ｖｐｐ３をノードａ２に供給する。ハイレベルの状態では、電圧レベルはＶｄｄ（例えば、３．３Ｖ）である。ローレベルの状態では、電圧レベルは接地電圧（例えば、０Ｖ）である。
【００３２】
一方、入力信号ＩＮがローレベルの状態で、反転入力信号ＩＮｂがハイレベルの状態の時、第１の電源電圧Ｖｐｐ１がノードａ２およびａ３に供給され、第１のバイアス回路３１０が無効になる。さらに第５の電源電圧Ｖｐｒがノードｂ３に供給され、第２のバイアス回路３２０が有効になる。第２のバイアス回路３２０は、ノードｂ２に第３の電源電圧Ｖｐｐ３を供給する。
【００３３】
第２の実施形態のドライブ回路３００のアーキテクチャにより、ノードａ２はフローティング状態にならない。同様に、第２の実施形態のドライブ回路３００のアーキテクチャにより、ノードｂ２もフローティング状態にならない。
【００３４】
図４Ａは、本発明の第３の実施形態に係る、不揮発性メモリ用のドライブ回路を例示する概略回路図である。図４Ａに示すように、本ドライブ回路は、第１のドライバ４００、第２のドライバ４６０、第３のドライバ４６５、第１のスイッチ回路４５０，および第２のスイッチ回路４５５を有する。第１のドライバ４００の回路構成は、第２の実施形態のドライブ回路３００の回路構成と同じなので、ここでは冗長な説明はされない。
【００３５】
第２の実施形態に比べると、本実施形態のドライブ回路はさらに第１のスイッチ回路４５０、第２のスイッチ回路４５５、第２のドライバ４６０、および第３のドライバ４６５を有する。第１のスイッチ回路４５０はノードｂ２および第１の出力端子の間に接続され、第１の出力端子は第１の出力信号ＯＵＴ１を生成する。第２のスイッチ回路４５５はノードｂ２および第２の出力端子の間に接続され、第２の出力端子は第２の出力信号ＯＵＴ２を生成する。第２のドライバ４６０は第１の出力端子に接続されている。第３のドライバ４６５は第２の出力端子に接続されている。
【００３６】
第１のスイッチ回路４５０において、トランジスタｍ１７、ｍ１８、およびｍ１９はスイッチ素子として用いられる。トランジスタｍ１７のソース端子はドライブ信号ＯＵＴを受け取る。トランジスタｍ１７のボディ端子はトランジスタｍ１７のソース端子に接続されている。トランジスタｍ１７のゲート端子はモード信号Ｍ１を受け取る。トランジスタｍ１７のドレイン端子はノードｘ１に接続されている。トランジスタｍ１８のソース端子もノードｘ１に接続されている。トランジスタｍ１８のボディ端子はトランジスタｍ１８のソース端子に接続されている。トランジスタｍ１８のゲート端子は第２の電源電圧Ｖｐｐ２を受け取る。トランジスタｍ１８のドレイン端子はノードｘ２に接続されている。トランジスタｍ１９のソース端子もノードｘ２に接続されている。トランジスタｍ１９のボディ端子はトランジスタｍ１９のソース端子に接続されている。トランジスタｍ１９のゲート端子は第３の電源電圧Ｖｐｐ３を受け取る。トランジスタｍ１９のドレイン端子は第１の出力端子に接続され、第１の出力信号ＯＵＴ１を生成する。
【００３７】
第２のドライバ４６０はＮ型トランジスタｍ２０〜ｍ２２を有する。トランジスタｍ２０〜ｍ２２のボディ端子は第４の電源電圧Ｖｎｎに接続されている。トランジスタｍ２０のドレイン端子は第１の出力端子に接続されている。トランジスタｍ２０のゲート端子は第３の電源電圧Ｖｐｐ３を受け取る。トランジスタｍ２１のドレイン端子はトランジスタｍ２０のソース端子に接続されている。トランジスタｍ２１のゲート端子は反転入力信号ＩＮｂを受け取る。トランジスタｍ２１のソース端子は第５の電源電圧Ｖｐｒに接続されている。トランジスタｍ２２のドレイン端子はトランジスタｍ２０のソース端子に接続されている。トランジスタｍ２２のゲート端子はモード信号Ｍ２を受け取る。トランジスタｍ２２のソース端子は第５の電源電圧Ｖｐｒに接続されている。
【００３８】
スイッチ回路４５０はさらに、第３のバイアス回路４３０および第４のバイアス回路４４０を有する。第３のバイアス回路４３０および第４のバイアス回路４４０により、ノードｘ１およびノードｘ２は本ドライブ回路の動作中にフローティング状態にはならない。第３のバイアス回路４３０はノードｘ１に接続されている。第４のバイアス回路４４０はノードｘ２に接続されている。
【００３９】
第２のスイッチ回路４５５において、トランジスタｍ２６はスイッチ素子として用いられる。トランジスタｍ２６のソース端子はドライブ信号ＯＵＴを受け取る。トランジスタｍ２６のボディ端子はトランジスタｍ２６のソース端子に接続されている。トランジスタｍ２６のゲート端子は第３の電源電圧Ｖｐｐ３を受け取る。トランジスタｍ２６のドレイン端子は第２の出力端子に接続され、第２の出力信号ＯＵＴ２を生成する。
【００４０】
第３のドライバ４６５は、Ｎ型トランジスタｍ２７およびｍ２８を有する。トランジスタｍ２７およびｍ２８のボディ端子は、第４の電源電圧Ｖｎｎに接続されている。トランジスタｍ２７のドレイン端子は第２の出力端子に接続されている。トランジスタｍ２７のゲート端子は第３の電源電圧Ｖｐｐ３を受け取る。トランジスタｍ２８のドレイン端子はトランジスタｍ２７のソース端子に接続されている。トランジスタｍ２８のゲート端子は反転入力信号ＩＮｂを受け取る。トランジスタｍ２８のソース端子は第５の電源電圧Ｖｐｒに接続されている。
【００４１】
図４Ｂは、本発明の第３の実施形態に係るドライブ回路の第３のバイアス回路を例示する概略回路図である。図４Ｃは、本発明の第３の実施形態に係るドライブ回路の第４のバイアス回路を例示する概略回路図である。
【００４２】
第３のバイアス回路４３０はＰ型トランジスタｍ２３を有する。トランジスタｍ２３のソース端子は所定電圧Ｂ２を受け取る。トランジスタｍ２３のゲート端子とドレイン端子は、ノードｘ１に接続されている。トランジスタｍ２３のボディ端子は第１の電源電圧Ｖｐｐ１に接続されている。ある実施形態では、所定電圧Ｂ２は第２の電源電圧Ｖｐｐ２である。これにより、第３のバイアス回路４３０からノードｘ１に供給される電圧は（Ｖｐｐ２−｜Ｖｔｈｐ｜）となる。ここで、Ｖｔｈｐはトランジスタｍ２３のしきい値電圧である。
【００４３】
第４のバイアス回路４４０は、Ｐ型トランジスタｍ２４およびｍ２５を有する。トランジスタｍ２４のソース端子はノードｘ２に接続されている。トランジスタｍ２４のゲート端子は第１の出力信号ＯＵＴ１を受け取る。トランジスタｍ２５のソース端子はトランジスタｍ２４のドレイン端子に接続されている。トランジスタｍ２５のゲート端子は第１の出力信号ＯＵＴ１を受け取る。トランジスタｍ２５のドレイン端子は所定電圧Ｂ３を受け取る。ある実施形態では、所定電圧Ｂ３は第３の電源電圧Ｖｐｐ３である。これにより、第４のバイアス回路４４０は、ノードｘ２に第３の電源電圧Ｖｐｐ３を供給することができる。
【００４４】
図４Ｄは、第３の実施形態のドライブ回路が異なる動作モードで動作する場合の、関連する信号の電圧レベルを例示する表である。
【００４５】
第１の動作モードでは、モード信号Ｍ１はＶｐｐ１であり、モード信号Ｍ２はＶｄｄである。第２の動作モードでは、モード信号Ｍ１およびＭ２は０Ｖであるが、トランジスタｍ１７のストレスを低減し、その機能を維持するために、モード信号Ｍ１は第３の電源電圧Ｖｐｐ３であってもよい。
【００４６】
第１の状態では、ドライブ回路は第１の動作モードであり、入力信号ＩＮはＶｄｄであり、反転入力信号ＩＮｂは０Ｖである。この状態では、ノードａ２には第３の電源電圧Ｖｐｐ３が供給され、ノードｂ２には第１の電源電圧Ｖｐｐ１が供給され、ノードｘ１には（Ｖｐｐ２−｜Ｖｔｈｐ｜）が供給され、ノードｘ２には第３の電源電圧Ｖｐｐ３が供給され、第１の出力信号ＯＵＴ１は第５の電源電圧Ｖｐｒとなり、第２の出力信号ＯＵＴ２は第１の電源電圧Ｖｐｐ１となる。
【００４７】
第２の状態では、ドライブ回路は第２の動作モードであり、入力信号ＩＮはＶｄｄであり、反転入力信号ＩＮｂは０Ｖである。この状態では、ノードａ２には第３の電源電圧Ｖｐｐ３が供給され、ノードｂ２には第１の電源電圧Ｖｐｐ１が供給され、ノードｘ１にも第１の電源電圧Ｖｐｐ１が供給され、ノードｘ２にも第１の電源電圧Ｖｐｐ１が供給され、第１の出力信号ＯＵＴ１は第１の電源電圧Ｖｐｐ１となり、第２の出力信号ＯＵＴ２も第１の電源電圧Ｖｐｐ１となる。
【００４８】
第３の状態では、ドライブ回路は第１の動作モードであり、入力信号ＩＮは０Ｖであり、反転入力信号ＩＮｂはＶｄｄである。この状態では、ノードａ２には第１の電源電圧Ｖｐｐ１が供給され、ノードｂ２には第３の電源電圧Ｖｐｐ３が供給され、ノードｘ１には（Ｖｐｐ２−｜Ｖｔｈｐ｜）が供給され、ノードｘ２には第３の電源電圧Ｖｐｐ３が供給され、第１の出力信号ＯＵＴ１は第５の電源電圧Ｖｐｒとなり、第２の出力信号ＯＵＴ２も第５の電源電圧Ｖｐｒとなる。
【００４９】
第４の状態では、ドライブ回路は第２の動作モードであり、入力信号ＩＮは０Ｖであり、反転入力信号ＩＮｂはＶｄｄである。この状態では、ノードａ２には第１の電源電圧Ｖｐｐ１が供給され、ノードｂ２には第３の電源電圧Ｖｐｐ３が供給され、ノードｘ１には（Ｖｐｐ２−｜Ｖｔｈｐ｜）が供給され、ノードｘ２には第３の電源電圧Ｖｐｐ３が供給され、第１の出力信号ＯＵＴ１は第５の電源電圧Ｖｐｒとなり、第２の出力信号ＯＵＴ２も第５の電源電圧Ｖｐｒとなる。
【００５０】
以上の説明から、第２の実施形態のドライブ回路および第３の実施形態のドライブ回路は、ノードがフローティング状態になることを防止することができる。したがって、第２の実施形態のドライブ回路および第３の実施形態のドライブ回路が高温下で動作しても、不揮発性セルアレイは正常に動作することができる。
【００５１】
また、当業者であれば、本発明の教示を保持しながら、多数の修正や変更が可能なことを容易に理解するであろう。例えば、ドライブ回路は、第１の出力信号ＯＵＴ１のみを生成し、第２の出力信号ＯＵＴ２を生成しない場合がある。他の実施形態では、ドライブ回路は、第１のドライバ、第２のドライバ、および第１のスイッチ回路を有する場合がある。
【００５２】
現在考えられる最も実用的で好ましい実施形態という観点から本発明が説明されたが、本発明は開示された実施形態に限定される必要はないことを理解されたい。逆に、全ての修正や類似の構成を包含するように、最も広い解釈を与えられるべき、添付の特許請求の範囲の主旨および範囲に含まれる様々な修正や類似の仕組みを包含することが意図されている。
【図１】
2018010708.tif 000003
【図２】
2018010708.tif 000004
【図３Ａ】
2018010708.tif 000005
【図３Ｂ】
2018010708.tif 000006
【図３Ｃ】
2018010708.tif 000007
【図４Ａ】
2018010708.tif 000008
【図４Ｂ】
2018010708.tif 000009
【図４Ｃ】
2018010708.tif 000010
【図４Ｄ】
2018010708.tif 000011
【外国語明細書】
2018010708000001.pdf