(57)【要約】【課題】  降圧チョッパ回路のスイッチング損失を低減する電源装置を提供する。【解決手段】  実施形態の電源装置は、昇圧チョッパ回路、降圧チョッパ回路、両端電圧検出回路及び制御回路を備える。電源装置は、両端電圧検出回路で検出された両端電圧にマスク期間を設定し、マスク期間経過後に、振動する両端電圧の１つの目の谷部を降圧チョッパ回路のスイッチング素子の駆動タイミングとする。【選択図】図１
2018057093.tif 000002
【特許請求の範囲】
【請求項１】
整流された直流電力を出力する直流電源部と；
前記直流電源部の出力端に入力端が接続される少なくとも１つのスイッチング素子と；
前記スイッチング素子の出力端に直列に一端が接続されるインダクタと；
前記インダクタの他端に接続され、負荷に供給する電圧を平滑するキャパシタと；
前記キャパシタの低電位側にアノードが接続し、前記スイッチング素子の前記出力端に接続して、前記インダクタのエネルギーを還流するダイオードと；
前記スイッチング素子の電流通路の両端電圧を検出できる両端電圧検出回路と；
前記インダクタに流れる電流が不連続モードとなるように前記スイッチング素子をスイッチング制御し、該スイッチング素子のオン期間や前記インダクタに流れる電流が継続する時間に応じて、前記インダクタに流れる電流がゼロとなった後で、前記スイッチング素子がオンされるタイミングを規定するマスク期間を設け、前記マスク期間の解除後に最初に前記両端電圧検出回路で検出された振動する両端電圧の谷部を前記スイッチング素子をオンするタイミングに設定する制御回路と；
を具備する電源装置。
【請求項２】
整流された直流電力を出力する直流電源部と；
前記直流電源部の出力端に入力端が接続される少なくとも１つのスイッチング素子と；
前記スイッチング素子の出力端に直列に一端が接続されるインダクタと；
前記インダクタの他端に接続され、負荷に供給する電圧を平滑するキャパシタと；
前記キャパシタの低電位側にアノードが接続し、前記スイッチング素子の前記出力端に接続して、前記インダクタのエネルギーを還流するダイオードと；
前記スイッチング素子の電流通路の両端電圧を検出できる両端電圧検出回路と；
とを備え、さらに；
前記インダクタに流れる電流が予め定めたスイッチング周波数で不連続モードとなるように前記スイッチング素子のオンをスイッチング制御し、前記インダクタに流れる電流がゼロとなった後で、前記両端電圧に生じる振動による連なる谷部のうちで、前記負荷の仕様に応じて、１回目からｎ回目までの何れか前記谷部を選択し、選択された前記谷部を前記スイッチング素子をオンさせるタイミングとして設定する制御回路と；
を具備する電源装置。
【請求項３】
前記スイッチング周波数は、上限となる上限周波数を設定し、前記谷部の選択は、前記上限周波数の範囲内で選択する請求項２に記載の電源装置。
【請求項４】
前記負荷は、固体光源であり、照明用点灯装置として用いる請求項１乃至３のうちの何れか１項に記載の電源装置。
【請求項５】
さらに前記電源装置は、前記直流電源部の出力を昇圧し、力率改善効果を得る力率改善回路を備える請求項１乃至４のうちの何れか１項に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、照明装置等に用いられる電源装置に関する。
【背景技術】
【０００２】
一般に、照明装置等に用いられ、高調波改善と定電流特性を実現する電源装置として、力率改善（ＰＦＣ：power factor correction）回路である昇圧チョッパ回路と降圧チョッパ回路を備える構成が知られてる。電源装置として例えば、固体光源であるＬＥＤを負荷とする照明用点灯装置では、商用交流入力電圧を全波整流し、この整流電圧を昇圧チョッパ回路にて昇圧するとともに力率を改善し、昇圧チョッパ回路の出力電圧（ＶＤＣ）を降圧チョッパ回路を用いて定電流制御する構成が広く使用されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１８５４５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
前述した降圧チョッパ回路は、ハイサイド側にスイッチング素子であるn-chＦＥＴ（ｎ型チャンネル電界効果トランジスタ）を配置する構成を使用し、ドレインを昇圧チョッパ回路の出力端に接続し、スイッチング素子の出力側に出力電圧ＶＤＣが直接出力されないようにしている。
【０００５】
降圧チョッパ回路のスイッチング素子を固定周波数Ｔの不連続モードで駆動させた場合、巻き線電流がゼロとなった直後から、スイッチング素子のドレインから出力される出力信号ＶＤＣに後述する振動が発生する。次の固定周波数Ｔでスイッチング素子を動作させる際に、振動の山部でスイッチング素子がオンされた場合、谷部に比べて、スイッチング素子の発熱量も大きくなることを考慮しなくてはならないため、スイッチング素子の小型化が容易ではない。また、電気的なスイッチング損失も大きくなる。  
【０００６】
そこで本発明は、降圧チョッパ回路のスイッチング損失を低減する電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に従う実施形態の電源装置は、整流された直流電力を出力する直流電源部と；前記直流電源部の出力端に入力端が接続される少なくとも１つのスイッチング素子と；前記スイッチング素子の出力端に直列に一端が接続されるインダクタと；前記インダクタの他端に接続され、負荷に供給する電圧を平滑するキャパシタと；前記キャパシタの低電位側にアノードが接続し、前記スイッチング素子の前記出力端に接続して、前記インダクタのエネルギーを還流するダイオードと；前記スイッチング素子の電流通路の両端電圧を検出できる両端電圧検出回路と；前記インダクタに流れる電流が不連続モードとなるように前記スイッチング素子をスイッチング制御し、該スイッチング素子のオン期間や前記インダクタに流れる電流が継続する時間に応じて、前記インダクタに流れる電流がゼロとなった後で、前記スイッチング素子がオンされるタイミングを規定するマスク期間を設け、前記マスク期間の解除後に最初に前記両端電圧検出回路で検出された振動する両端電圧の谷部を前記スイッチング素子をオンするタイミングに設定する制御回路と；を具備する。
【発明の効果】
【０００８】
本発明によれば、降圧チョッパ回路のスイッチング損失を低減する電源装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、第１の実施形態に係る両端電圧回路を備えた電源装置と光源ユニットにより構成される照明装置の電気回路例を示す図である。
【図２】図２は、図１に示す照明装置内の制御装置の概念的な構成例を示す図である。
【図３】図３（ａ）は、スイッチ素子におけるドレイン電流ＩＤ及び巻き線電流の信号波形を示す図、図３（ｂ）は、ドレイン−ソース間電圧波形を示す図である。
【図４】図４（ａ）は、スイッチ素子におけるドレイン電流ＩＤ及び巻き線電流の信号波形を示す図、図４（ｂ）は、ドレイン−ソース間の電圧波形にマスク期間を設けた一例を示す図である。
【図５】図５は、第１の実施形態の電源装置の変形例として両端電圧検出回路を制御回路内に設けた概念的な構成例を示す図である。
【図６】図６（ａ）は、第２の実施形態に係る電源装置を説明するためのスイッチ素子におけるドレイン電流ＩＤ及び巻き線電流の信号波形を示す図、図６（ｂ）は、ドレイン−ソース間電圧波形を示す図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して本発明の実施形態について詳細に説明する。  
図１は、第１の実施形態に係る両端電圧回路を備えた電源装置と光源ユニットにより構成される照明装置の電気回路例を示す図である。尚、図１は、本実施形態が実現するための概念的な回路を記載しており、実際の電源装置が備える要素の一部の図示は省略している。  
照明装置１００は、光源ユニット１及び電源装置３を備える。光源ユニット１は、消耗品であるため、照明装置１００の本体に対して、端子を用いて交換を可能に構成されている。
【００１１】
光源ユニット１は、少なくとも１つの固体光源である発光ダイオード（ＬＥＤ：light emitting diode）Ｄ１１と抵抗器Ｒ１１とを備え、これらは直列に接続されている。発光ダイオードは、長期な寿命を有し、用いられる個数は要求される明るさにより設定される。抵抗器Ｒ１１は、発光ダイオードＤ１１の直列回路における電流出力端であるカソードに接続されている。尚、図１では、１列の発光ダイオードＤ１１の直列回路を示しているが、複数列に並設される構成であってもよい。
【００１２】
光源ユニット１には、電源装置３に対して着脱可能に接続するための端子Ｔ１１，Ｔ１２が設けられている。また、発光ダイオードＤ１１のカソードと抵抗器Ｒ１１の間には、端子Ｔ１３が設けられている。尚、本実施形態では、固体光源として発光ダイオードを一例として説明しているが、他にも、例えば有機ＥＬ（electroluminescence）等の他の光源であってもよい。
【００１３】
電源装置３は、外部電源２００から商用電力を受けて、光源ユニット１の発光ダイオードＤ１１を発光させるための電力を生成する。  
電源装置３は、大別して、整流回路１０、力率改善［ＰＦＣ（power factor correction）］回路２０、降圧チョッパ回路３０、制御回路４０及び、両端電圧検出部５０で構成される。他にも、図１に示すように、それぞれに機能を持たせた、複数のキャパシタ、複数の抵抗器及び、複数のダイオードを含んでいる。尚、図１に示す構成部品は、本実施形態に関わる一部のみを示しており、他は省略している。
【００１４】
整流回路１０（直流電源部）は、例えば、ブリッジ型整流回路で構成され、一対の入力端子Ｔ２１，Ｔ２２には、外部電源２００から商用電力等が供給され、交流電力を直流電力に整流して出力する。キャパシタ（平滑キャパシタ）Ｃ１は、一端を整流回路１０の出力端に接続し、他端をグランド（接地電位）に接続している。整流回路１０の出力端から出力された直流電力は、キャパシタＣ１により平滑化され、ＰＦＣ回路２０へ供給される。
【００１５】
また、抵抗器Ｒ２，Ｒ３は、直列接続されて、整流回路１０の出力端とグランドとの間に設けられている。これらの抵抗器Ｒ２，Ｒ３は、ＰＦＣ回路２０へ供給される出力電圧を抵抗比により分圧し、分圧された電圧は、制御回路４０のＭＵＬＴ端子に入力される。
【００１６】
ＰＦＣ回路２０は、供給された直流電力を力率改善のために昇圧する昇圧チョッパ回路である。このＰＦＣ回路２０は、少なくともトランスＴｒ２１、スイッチング素子Ｑ２１、ダイオード２０、電解キャパシタＣ２１及び抵抗器Ｒ２１を含み構成される。  
トランスＴｒ２１は、一次コイルＬ２１及び二次コイルＬ２２を備える。一次コイルＬ２１の一端は、整流回路１０と接続するキャパシタＣ１の一端に接続され、平滑化された直流電力が入力される。一次コイルＬ２１の他端は、スイッチング素子Ｑ２１のドレイン及びダイオードＤ２０のアノードにそれぞれ接続される。
【００１７】
ダイオードＤ２０のカソードは、電解キャパシタＣ２１の一端と接続され、ＰＦＣ回路２０の出力端となっている。電解キャパシタＣ２１の他端は、グランド電位に接続されている。ＰＦＣ回路２０の出力は、ダイオードＤ２０のカソード電位とグランド電位との電位差が出力電圧ＶＤＣとなる。出力電圧ＶＤＣは、降圧チョッパ回路３０に供給されるとともに、制御回路４０のＶＤＣ端子に供給される。
【００１８】
本実施形態のスイッチング素子Ｑ２１は、n-chＦＥＴ（ｎ型チャンネル電界効果トランジスタ）を用いており、そのソースは、制御回路４０のＣＳ端子及び、抵抗器Ｒ２１を介してグランド電位にそれぞれ接続される。また、スイッチング素子Ｑ２１のゲートは、制御回路４０のＧＤ端子に接続されている。ＰＦＣ回路２０は、制御回路４０の制御によりスイッチング素子Ｑ２１をオン／オフすることで自励発振制御を行う。スイッチング素子Ｑ２１をオン／オフするスイッチング信号は、例えば４０〜５０ｋＨｚ程度の高周波信号である。
【００１９】
二次コイルＬ２２の一端は、抵抗器Ｒ１、キャパシタＣ２及びダイオードＤ１を直列接続して形成された整流回路を介して制御回路４０のＶＢ端子に接続されている。二次コイルＬ２２の他端は、制御回路４０のＶＳ端子に接続されている。この様な構成により、二次コイルＬ２２に発生した電圧は、制御回路４０のＶＢ端子とＶＳ端子とに供給する。
【００２０】
また、抵抗器Ｒ４，Ｒ５は、直列接続されて、ＰＦＣ回路２０の出力端とグランドとの間に設けられている。これらの抵抗器Ｒ４，Ｒ５は、降圧チョッパ回路３０へ供給される出力電圧を抵抗比により分圧し、分圧された電圧は、制御回路４０のＶＦＢ端子に入力される。
【００２１】
ダイオードＤ２は、アノードを制御回路４０のＶｃｃ端子に接続し、カソードをＶＢ端子にそれぞれ接続している。ダイオードＤ２は、制御回路４０のＶｃｃ端子から出力される電流をＶＢ端子に入力させるべく通過させる。また、ダイオードＤ２は、ＶＳ端子に対して逆流を阻止する。
【００２２】
キャパシタＣ３は、制御回路４０のＶＳ端子とＶＢ端子とにそれぞれ接続されている。キャパシタＣ３は、ＶＢ端子の電位がＶＳ端子の電位よりも高いときに、抵抗器Ｒ１、キャパシタＣ２及びダイオードＤ１により形成された整流回路から出力される電圧及びＶｃｃ端子から出力される後述する電圧Ｖｃｃにより充電される。  
降圧チョッパ回路３０は、少なくともスイッチング素子Ｑ３１、コイル（インダクタ）Ｌ３１、ダイオードＤ３１及びキャパシタＣ３１を有する。
【００２３】
降圧チョッパ回路３０のスイッチング素子Ｑ３１は、ドレインをハイサイドに配置するn-chＦＥＴを用いている。このドレインは、降圧チョッパ回路３０の入力端に相当し、ＰＦＣ回路２０の出力端となるキャパシタＣ２１の一端に接続され、ＶＤＣが供給されている。また、スイッチング素子Ｑ３１のゲートは、制御回路４０のＨＯ端子に接続され、出力端であるソースは、コイルＬ３１の一端に接続されている。コイルＬ３１の他端は、降圧チョッパ回路３０の出力端子３１に接続されている。
【００２４】
スイッチング素子Ｑ３１のソースは、コイル（インダクタ）Ｌ３２とダイオードＤ３１との直列回路を介してグランド電位に接続されている。ダイオードＤ３１のアノードがグランド電位に接続される。尚、抵抗器Ｒ３１は、発光ダイオードＤ１１を流れる電流の検出用であり、キャパシタＣ３１と抵抗器Ｒ３１との接続点に当該電流に応じた大きさの電位を生じさせる。キャパシタＣ３１と抵抗器Ｒ３１との接続点は、抵抗器Ｒ６を介して制御回路４０のＯＣＰ端子に接続されている。尚、ダイオードＤ３１に接続されるコイルＬ３２はフィルタとして用いているが必須ではない。
【００２５】
また、コイルＬ３１とキャパシタＣ３１との接続点は、降圧チョッパ回路の出力端に相当する。この接続点は、光源ユニットの端子Ｔ１１に接触する端子Ｔ３１に接続されている。抵抗器Ｒ３２は、光源ユニットの端子Ｔ１２，Ｔ１３にそれぞれ接触する端子Ｔ３２，Ｔ３３の両端がそれぞれ接続されている。抵抗器Ｒ３２と端子Ｔ３２との接続点は、制御回路４０のＯＰ−端子に接続されている。端子Ｔ３３は、抵抗器Ｒ３１を介してグランド電位に接続されている。
【００２６】
キャパシタＣ４は、制御回路４０のＣＯＭＰ端子とＬＧＮＤ端子との間に接続される。抵抗器Ｒ７及びキャパシタＣ５は、制御回路４０のＣＯＭＰ端子とＬＧＮＤ端子との間に直列に接続される。  
抵抗器Ｒ８，Ｒ９は、コイルＬ３１とＬＧＮＤ端子との間に直列に接続されている。キャパシタＣ６及び抵抗器Ｒ１０は、コイルＬ３１と、抵抗器Ｒ８と抵抗器Ｒ９との接続点との間に直列に接続されている。そして抵抗器Ｒ８，Ｒ９，Ｒ１０の接続点は、制御回路４０のＡＢＮ端子に接続されている。抵抗器Ｒ８，Ｒ９は降圧チョッパ回路出力の電圧検出回路を構成し、キャパシタＣ６及び抵抗器Ｒ１０は降圧チョッパ回路出力の電圧変化検出回路を構成する。
【００２７】
次に、両端電圧検出回路５０は、スイッチング素子Ｑ３１のドレインとソースの電流通路の両端にそれぞれ接続し、ドレイン・ソース間電圧である両端電圧ＶＤＳを検出する。検出された両端電圧ＶＤＳは、制御回路４０のＶＤＳ端子を経て後述する点灯制御回路４２に入力される。
【００２８】
通常、固定周波数でオンデューティー制御で、負荷に応じた定電流電源として降圧チョッパ回路３０を動作させた場合、コイルＬ３１に流れる巻線電流を不連続モードで動作させることとなる。図３（ａ）又は図４（ａ）に示すように、スイッチング素子Ｑ３１がオフすると、巻線電流がゼロとなった後は振動電圧が発生し、スイッチング素子Ｑ３１の両端電圧ＶＤＳが振動することとなり、連続する谷部と山部が生じる。この時、両端電圧検出回路５０は、図３（ｂ）又は図４（ｂ）に示すような電圧値が高低（山部と谷部）に振動する両端電圧ＶＤＳを検出する。
【００２９】
制御回路４０は、全ての要素（構成部位）を、集積回路（ＩＣ：integrated circuit）として実装してもよいし、その要素の一部をＩＣ外に実装してもよい。すべての要素をアナログ回路で構成してもよい。さらに、制御回路４０に含まれる各回路で行われる処理の一部、例えば、動作シーケンス等を、コンピュータを用いたソフトウェア処理により実現することもできる。
【００３０】
まず、制御回路４０が備える各端子について説明する。  
図１に示す制御回路４０に記載される端子は、ＭＵＬＴ端子、ＧＤ端子、ＣＳ端子、Ｖｃｃ端子、ＶＳ端子、ＨＯ端子、ＶＢ端子、ＶＦＢ端子、ＶＤＣ端子、ＶＤＳ端子、ＯＣＰ端子、ＡＢＮ端子、ＯＰ−端子、ＣＯＭＰ端子及びＬＧＮＤ端子である。勿論、これらの端子に限定されるものではなく、他にも複数の端子を備えているが、本実施形態に関わるものについて説明している。
【００３１】
ＭＵＬＴ端子は、ＰＦＣ回路２０への入力電圧を監視するための端子である。  
ＧＤ端子は、スイッチング素子Ｑ２１のゲートに駆動信号を送出する端子である。  
ＨＯ端子は、スイッチング素子Ｑ３１のゲートに駆動信号を送出する端子である。  
ＣＳ端子の電位は、スイッチング素子Ｑ２１のドレイン−ソース間に流れる電流に応じて変化する。つまりＣＳ端子は、上記電流の大きさを監視するための端子である。
【００３２】
ＶＳ端子の電位は、ＨＯ端子、ＶＢ端子の基準電位を定めるための端子である。  
ＶＢ端子は、ＨＯ端子に電圧を発生させるための電源用の端子であり、その電源はＶｃｃ端子からダイオードＤ２を介して供給される。また、ＶＢ端子には、二次コイルＬ２２で発生した電圧を抵抗器Ｒ１、キャパシタＣ２及びダイオードＤ１を介して供給される。Ｖｃｃ端子から供給される電圧は、例えば降圧チョッパ回路３０のコイルＬ３１と磁気結合された図示しないコイル等で発生した電圧を元に供給される。
【００３３】
ＶＦＢ端子は、ＰＦＣ回路２０の出力の電圧ＶＤＣに応じた電位となる。つまりＶＦＢ端子は、電圧ＶＤＣの大きさを監視するための端子である。  
ＶＤＣ端子は、電圧ＶＤＣを制御回路４０の動作電圧として取り込むための端子である。
【００３４】
ＣＯＭＰ端子は、後述するようにキャパシタＣ４，Ｃ５を充電する端子である。  
またＣＯＭＰ端子は、キャパシタＣ４，Ｃ５からの放電により生じる電圧を取り込む端子である。ＯＣＰ端子の電位は、抵抗器Ｒ３１に流れる電流に応じた電位となる。抵抗器Ｒ３１に流れる電流は、発光ダイオードＤ１１を流れた電流である。つまり、ＯＣＰ端子は、発光ダイオードＤ１１に供給された電流の大きさを監視するために設けられており、本実施形態では過電流保護のために使用する。
【００３５】
ＯＰ−端子の電位は、発光ダイオードＤ１１に流れる電流と抵抗器Ｒ１１に基づく電圧降下に相当する電圧であり、端子Ｔ１２、Ｔ１３間に発生する電位差となる。発光ダイオードＤ１１の負荷に応じて抵抗器Ｒ１１の抵抗値の大きさが設定され、すなわち流すべき電流値に応じて設定されており、ＯＰ−の値が予め設定された目標値に一致するように電源装置３の出力電流がフィードバック制御される。
【００３６】
尚、光源ユニット１の端子Ｔ１２が端子Ｔ３２と接触していない場合には、ＯＰ−端子には検出電圧が入力されなくなる。また、ＯＰ−の値が一定時間目標値に一致しない場合は電源装置３の異常が推定される。そこで、本実施形態では、ＯＰ−端子は、光源ユニット１が正常に装着されているか否か、並びに、電源装置３の異常を監視するための端子としても利用する。
【００３７】
ＶＤＳ端子は、両端電圧検出回路５０により検出されるスイッチング素子Ｑ３１のドレイン・ソース間電圧である両端電圧ＶＤＳが入力する端子である。  
ＡＢＮ端子は、降圧チョッパ回路３０から光源ユニット１へと供給される電圧の変化量または電位に応じた出力が入力される。上記変化量は、抵抗器Ｒ８，Ｒ９が形成する電圧検出回路としての分圧回路と、キャパシタＣ６及び抵抗器Ｒ１０が形成する電圧変化検出回路としての微分回路とにより検出される。つまり、ＡＢＮ端子は、降圧チョッパ回路３０から光源ユニット１へと供給される電圧の一定時間当たりの変化量を監視するための端子である。
【００３８】
図２は、図１に示す照明装置内の制御回路４０の概念的な構成例を示す図である。  
まず、ＰＦＣ制御回路４１は、ＭＵＬＴ端子、ＺＣＤ端子、ＣＯＭＰ端子、ＣＳ端子及びＶＦＢ端子のそれぞれの電位に基づき、自励発振制御を行う。即ち、ＰＦＣ制御回路４１は、ＰＦＣ回路２０から出力された電圧ＶＤＣと予め設定した目標電圧との差、スイッチング素子Ｑ２１を流れる電流に応じて設定される電流の上限値、及び一次コイルＬ２１を流れる電流がゼロになったタイミング等により、スイッチング信号ＧＤを調整する。
【００３９】
調整されたスイッチング信号ＧＤにより、スイッチング素子Ｑ２１をオン／オフすることで周知の自励発振方式による昇圧チョッピングの制御が行われる。尚、目標電圧は、例えば４００Ｖに定められる。  
ＰＦＣ制御回路４１は、ＶＦＢ端子の電位と予め定められた基準電位との差分に相当する電圧を図示しないエラーアンプにより得て、当該電圧をスイッチング信号ＧＤの周波数及びデューティ比を調整するためのフィードバックに加味する。これらの制御のための処理については、既存の処理を用いることができるので、その詳細な説明は省略する。スイッチング信号ＧＤは、例えば４０〜５０ｋＨｚ程度の高周波信号となる。
【００４０】
点灯制御回路４２は、ＶＢ端子とＶＳ端子との間の電圧を用いて、スイッチング素子Ｑ３１をオン／オフするためのスイッチング信号ＨＯを生成する。即ち、点灯制御回路４２は、降圧チョッパ回路３０におけるチョッピングに関して、ＯＰ−端子の電位がＯＰ＋の基準電位に一致するように、すなわち発光ダイオードＤ１１に流れる電流を一定とするようなフィードバック制御を行うように、スイッチング信号ＨＯを生成する。
【００４１】
また、点灯制御回路４２は、図４（ｂ）に示す後述するマスク期間ＴＭを設けて、スイッチング素子Ｑ３１をオンするためのスイッチング信号ＨＯを出力するタイミングを設定する。本実施形態では、マスク期間ＴＭを超えた１つ目の谷部となった時に、スイッチング信号ＨＯを出力して、スイッチング素子Ｑ３１をオンする。
【００４２】
保護回路４３は、通常、ＶＤＣ端子を電源回路４４に接続している。保護回路４３は、監視回路４６の制御のもとに、ＶＤＣ端子と電源回路４４との接続を遮断する。  
電源回路４４は、制御回路４０の立ち上げ時にＶＤＣ端子から取り込まれた電圧ＶＤＣを用いてドロッパ電源を生成する。電圧ＶＤＣを用いて生成されたドロッパ電源は立ち上げから一定時間の間、制御回路４０内の各回路を動作させるための動作電圧と、電圧Ｖｃｃとを供給する。また、電源回路４４は図示しない任意の電源を電源装置２から確保するように構成されており、ドロッパ電源供給がタイムアウトした後は、任意の電源から各回路を動作させるための動作電圧と、電圧Ｖｃｃとを生成する。
【００４３】
エラーアンプ４５は、差動アンプであり、非反転入力端に基準値ＯＰ＋が入力され、反転入力端子にはＯＰ−端子が接続されている。エラーアンプ４５は、基準値ＯＰ＋に対するＯＰ−端子の電位の差分に比例した大きさの電圧を出力する。エラーアンプ４５の出力は、点灯制御回路４２と監視回路４６とに入力される。
【００４４】
監視回路４６は、エラーアンプ４５から出力された電圧と、ＡＢＮ端子の電位とに基づいて照明装置１００の異常を監視する。監視回路４６は、異常検出時には、ＧＤ端子からの出力を停止するように保護回路４３を制御する。
【００４５】
このように構成された照明装置１００の動作について説明する。  
まず、定常的な動作状態において、照明装置１００の図示しない電源スイッチがオン操作されると、整流回路１０に交流電力が供給され、整流動作を開始する。整流回路１０及びキャパシタＣ１により得られた直流電力が、ＰＦＣ回路２０及び制御回路４０のＰＦＣ制御回路４１へ供給される。
【００４６】
この時、ＰＦＣ制御回路４１によりスイッチング素子Ｑ２１が駆動され、ＰＦＣ回路２０は、位相補償を行いつつ、電圧ＶＤＣを予め定められた目標電圧とするように昇圧チョッピングする。また、ＰＦＣ制御回路４１は、前述した様に、ＶＦＢ端子の電位と予め定められた基準電位との差分に相当する電圧をスイッチング信号ＧＤの周波数及びデューティ比を調整するためのフィードバックに加味している。但し、前述した差分に相当する電圧は、抵抗器Ｒ７及びキャパシタＣ４，Ｃ５により形成されたＣＲ回路に出し入され、電圧変動が小さくしている。これよりＰＦＣ制御回路４１は、フィードバックの応答速度を調整し、発振現象を防止する。
【００４７】
次に、定常的な動作状態において、降圧チョッパ回路３０は、ＰＦＣ回路２０から供給される電圧を降圧しつつ、発光ダイオードＤ１１に流れる電流が、発光ダイオードＤ１１を適正な強度で発光させるための大きさで一定となるように降圧チョッピングする。点灯制御回路４２は、発光ダイオードＤ１１に流れる電流の大きさを、発光強度の設定値に応じた強度で発光ダイオードＤ１１を発光させるための適切な大きさに近付けるように、スイッチング信号ＨＯ（ドレイン電流ＩＤ）の周波数及びデューティ比を調整する。
【００４８】
点灯制御回路４２は、図３（ａ）又は、図４（ａ）に示すように、スイッチング素子Ｑ３１のゲートに供給するスイッチング信号ＨＯを固定周波数で不連続モードの三角波形の駆動信号として生成する。このスイッチング信号ＨＯは、スイッチング素子Ｑ３１をオフすると、巻線電流も追従するように減少してゼロとなる。巻線電流がゼロになると振動電圧が発生し、両端電圧検出回路５０で検出されるスイッチング素子Ｑ３１のドレイン・ソース間の両端電圧ＶＤＳが振動して、図３（ｂ）又は、図４（ｂ）に示すように、谷部と山部が生じる。
【００４９】
これらの谷部と山部の振幅や波長（周波数）は、負荷（光源ユニット１等）によって異なるが、設計に従い、同一仕様の光源ユニットを交換しているのであれば、電源装置において普遍的な固有の振幅や波長となっている。
【００５０】
前述した様に、図３（ｂ）に示すように、次のスイッチング素子Ｑ３１のオンのタイミングが振動の山部でオンする、即ち、ドレイン・ソース間の両端電圧ＶＤＳが大きい場合には、スイッチング損失が増加し、発熱量も振動の谷部に比べて大きくなる。一方、両端電圧ＶＤＳの谷部でオンする、即ち両端電圧ＶＤＳが小さい場合には、スイッチング損失が抑制され、発熱量も振動の山部に比べて小さくなる。
【００５１】
本実施形態では、図４（ｂ）に示すように、常時、スイッチング素子Ｑ３１が両端電圧ＶＤＳの谷部でオンするように制御する。但し、無条件で両端電圧ＶＤＳの谷部にて、スイッチング素子Ｑ３１をオンさせるだけでは、負荷に応じて周波数が極端に大きくなる事態が生じる。
【００５２】
そこで、両端電圧ＶＤＳの谷部でスイッチング素子Ｑ３１がオンするように、ゲートに加えるスイッチング信号ＨＯの出力タイミングをマスク期間ＴＭを設けて調整することで、周波数が大きくなることを防止する。
【００５３】
本実施形態では、マスク期間ＴＭが経過した後、両端電圧ＶＤＳの波長の１つ目の谷部でスイッチング素子Ｑ３１がオンされるタイミングでスイッチング信号ＨＯを出力する。これにより、マスク期間ＴＭは、スイッチング素子Ｑ３１を駆動する周波数を考慮して、スイッチング素子Ｑ３１のオフ時を開始時間として、巻線電流がゼロになり振動が発生する時間を通過し、且つ駆動する周波数による周期時間Ｔになるように設定する。
【００５４】
以上のように、本実施形態の電源装置は、スイッチング素子Ｑ３１のオンのタイミングをマスク期間を設けて制限することで、周波数の増加を招くことなく、スイッチング損失が低下を実現することができる。また、この制御を行っていない状態に比べて、発熱量も抑制でき、装置の小型化が実現できる。
【００５５】
また本実施形態では、点灯制御回路４２により、両端電圧検出回路５０で検出された両端電圧ＶＤＳの振動における谷部を検出し、マスク期間を設定する制御を行った例について説明したが、点灯制御回路４２外に、両端電圧ＶＤＳの谷部検出部及びマスク期間設定部を設けても良い。
【００５６】
次に、前述した第１の実施形態の変形例について説明する。  
図５は、第１の実施形態の電源装置の変形例として両端電圧検出回路を制御回路内に設けた概念的な構成例を示す図である。
【００５７】
本変形例の電源装置の制御回路４０は、前述したＰＦＣ制御回路４１、点灯制御回路４２、保護回路４３、電源回路４４、エラーアンプ４５及び監視回路４６に加えて、前述した両端電圧検出回路５０を組み入れた構成である。制御回路４０内で、ＶＳ端子からのスイッチング素子Ｑ３１のソース電圧と、ＶＤＣ端子からのスイッチング素子Ｑ３１のドレイン電圧を検出電圧とする。その他、動作、作用は前述した第１の実施形態と同等である。
【００５８】
本変形例によれば、第１の実施形態では、制御回路４０に対して外付けの電気回路であったが、制御回路内に組み入れることで、制御回路４０であるＩＣ回路素子の端子を増設しなくとも実現することができる。
【００５９】
次に、第２の実施形態に係る両端電圧回路を備えた電源装置及び照明装置について説明する。  
図６（ａ）は、第２の実施形態に係る電源装置を説明するためのスイッチ素子におけるドレイン電流ＩＤ及び巻き線電流の信号波形を示す図、図６（ｂ）は、ドレイン−ソース間電圧波形を示す図である。尚、本実施形態の電源装置及び照明装置の構成は、図１に示した構成と同等であり、点灯制御回路４２内の処理が異なっている。本実施形態は、前述した第１の実施形態の構成部位の参照番号を用いて説明する。
【００６０】
前述したように、両端電圧検出回路５０により検出された両端電圧ＶＤＳを用いて、無条件で両端電圧ＶＤＳの谷部にて、スイッチング素子Ｑ３１をオンさせた場合、負荷に応じて周波数が極端に大きくなる事態が生じる。そこで、点灯制御回路４２において、上限周波数を設定し、範囲内でスイッチング素子Ｑ３１をオンさせるタイミングを設定する。
【００６１】
図６（ｂ）に示すように、巻線電流がゼロとなった後、振動電圧が発生し、スイッチング素子Ｑ３１のから両端電圧検出回路５０により検出された両端電圧ＶＤＳのＶＤＳが振動することとなり、連続的な谷部と山部が生じる。
【００６２】
前述した第１の実施形態では、マスク期間Ｔを設定して、この期間直後の１回目の谷部をスイッチング素子Ｑ３１をオンさせるタイミングを設定した。これに対して、本実施形態では、上限周波数を設定し、負荷により波長（周波数）及び振幅の異なる谷部と山部に応じて、その上限周波数に近い谷部をスイッチング素子Ｑ３１がオンされるタイミングとして設定する。即ち、本実施形態では、巻線電流がゼロとなって以降で両端電圧ＶＤＳの谷部の回数を１回目からｎ回目まで、負荷に応じて可変させながらスイッチング素子Ｑ３１をオンさせる制御する。図６（ｂ）においては、一例として、４つ目の谷部を選択して、スイッチング素子Ｑ３１がオンされるタイミングとして設定している。
【００６３】
このオンの制御は、上限周波数が設定されていることで、より効果的に周波数の増大を抑制させながらスイッチング損失の低減を図ることができる。また、ドレイン・ソース間電圧である両端電圧の振動の谷部でをスイッチング素子Ｑ３１がオンさせることにより、発熱量を抑制でき、装置の小型化も実現できる。
【００６４】
上述した実施形態は、一例として提示したものであり、発明の範囲を限定するものではなく、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６５】
１…光源ユニット、２…電源装置、３…電源装置、１０…整流回路、２０…ＰＦＣ回路、２１…キャパシタ、３０…降圧チョッパ回路、３１…出力端子、４０…制御回路、４１…ＰＦＣ制御回路、４２…点灯制御回路、４３…保護回路、４４…電源回路、４５…エラーアンプ、４６…監視回路、５０…両端電圧検出回路、１００…照明装置、２００…外部電源、Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ２１，Ｃ３１…キャパシタ、Ｄ１，Ｄ２，Ｄ２０，Ｄ３１…ダイオード、Ｄ１１…発光ダイオード、Ｌ２１…一次コイル、Ｌ２２…二次コイル、Ｌ３１，Ｌ３２…コイル、Ｑ２１，Ｑ３１…スイッチング素子、Ｒ１，Ｒ２，Ｒ４，Ｒ６，Ｒ７，Ｒ８，Ｒ９，Ｒ１０，Ｒ１１，Ｒ２１，Ｒ３１，Ｒ３２…抵抗器、Ｔ１１，Ｔ１２，Ｔ１３，Ｔ２１，Ｔ３１，Ｔ３２，Ｔ３３…端子、Ｔｒ２１…トランス。
【図１】
2018057093.tif 000003
【図２】
2018057093.tif 000004
【図３】
2018057093.tif 000005
【図４】
2018057093.tif 000006
【図５】
2018057093.tif 000007
【図６】
2018057093.tif 000008