(57)【要約】【課題】認証が得られた補助記憶装置以外を情報処理装置に接続できないようにする。【解決手段】接続制御システム１は、ＶＤＰ１０に設けられた外部Ｉ／Ｆ制御部１００と、補助記憶装置２０に設けられた接続制御部２９との接続を制御する。第一ハッシュ生成器１０４は、第一パスワード設定部１０２が供給する第一パスワード、第一乱数生成器１０３が生成した第一乱数、第二乱数生成器２０３が生成した第二乱数から第一ハッシュ値を生成する。第二ハッシュ生成器２０４は、第二パスワード設定部２０２が供給する第二パスワード、第一乱数生成器１０３が生成した第一乱数、第二乱数生成器２０３が生成した第二乱数から第二ハッシュ値を生成する。比較器１０５、２０５による第一ハッシュ値と第二ハッシュ値の比較結果に応じて、ＶＤＰ１０と補助記憶装置２０との間で通常の、又はダミーのリード／ライト動作が実行される。【選択図】図４
2018166714.tif 000002
【特許請求の範囲】
【請求項１】
遊技機用のデータを処理する情報処理装置側に設けられた第一接続制御部と、前記情報処理装置により処理される前記遊技機用のデータを記憶する補助記憶装置側に設けられた第二接続制御部と、の接続を制御する遊技機用の接続制御システムであって、
前記第一接続制御部と前記第二接続制御部の少なくとも一方は、乱数を生成する乱数生成器を備え、
前記第一接続制御部は、予め第一パスワードが設定された第一パスワード設定部と、前記第一パスワードと前記乱数から第一ハッシュ値を生成する第一ハッシュ生成器と、を備え、
前記第二接続制御部は、予め第二パスワードが設定された第二パスワード設定部と、前記第一ハッシュ生成器と同一のアルゴリズムにより前記第二パスワードと前記乱数から第二ハッシュ値を生成する第二ハッシュ生成器と、を備え、
前記第一接続制御部と前記第二接続制御部の少なくとも一方は、前記第一ハッシュ値と前記第二ハッシュ値とを比較する比較器を備えることを特徴とする接続制御システム。
【請求項２】
前記第一接続制御部は、前記乱数生成器と前記比較器を備えることを特徴とする請求項１に記載の接続制御システム。
【請求項３】
前記第一接続制御部は、第一乱数を生成する第一乱数生成器を備えており、前記第一乱数生成器は生成した前記第一乱数を前記第一ハッシュ生成器と前記第二ハッシュ生成器に出力し、
前記第二接続制御部は、第二乱数を生成する第二乱数生成器を備えており、前記第二乱数生成器は生成した前記第二乱数を前記第一ハッシュ生成器と前記第二ハッシュ生成器に出力することを特徴とする請求項１又は２に記載の接続制御システム。
【請求項４】
少なくとも一方の前記パスワード設定部は、予め保持された複数のパスワードから一のパスワードを選択して設定可能に構成されていることを特徴とする請求項１乃至３の何れか一項に記載の接続制御システム。
【請求項５】
少なくとも一方の前記パスワード設定部は、任意のパスワードを設定可能に構成されていることを特徴とする請求項１乃至３の何れか一項に記載の接続制御システム。
【請求項６】
コンテンツデータと制御データの少なくとも一方を含むデータを処理する情報処理装置側に設けられた第一接続制御部と、前記情報処理装置により処理されるデータを記憶する補助記憶装置側に設けられた第二接続制御部との接続を制御する接続制御システムであって、
前記第一接続制御部と前記第二接続制御部の少なくとも一方は、乱数を生成する乱数生成器を備え、
前記第一接続制御部は、予め第一パスワードが設定された第一パスワード設定部と、第一パスワードと前記乱数から第一ハッシュ値を生成する第一ハッシュ生成器と、を備え、
前記第二接続制御部は、予め第二パスワードが設定された第二パスワード設定部と、前記第一ハッシュ生成器と同一のアルゴリズムにより前記第二パスワードと前記乱数から第二ハッシュ値を生成する第二ハッシュ生成器と、を備え、
前記第一接続制御部と前記第二接続制御部の少なくとも一方は、前記第一ハッシュ値と前記第二ハッシュ値とを比較する比較器を備えることを特徴とする接続制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパチンコ・パチスロ等の遊技機のデータ改ざん防止機能を有するシステムに関し、特に遊技機のディスプレイ上に表示されるキャラクタや背景などの画像コンテンツや、遊技機で再生されるサウンドコンテンツ等を格納した記憶装置のデータ改ざん防止、及びデータ改ざんされた記憶装置の遊技機の画像処理装置への接続を防止する機構及び方法に関するものである。
【背景技術】
【０００２】
パチンコ、パチスロ等の遊技機では制御プログラムがＲＯＭ（Read Only Memory）等の不揮発メモリに格納され、遊技開始に際してはプログラムのセキュリティチェックを行うことで不正な改造が行われた遊技機の動作を制限している。またディスプレイに表示する画像データやスピーカから出力する音声データ等もＳＳＤ等の補助記憶装置に記憶され、遊技の進行や入賞等に合わせて必要な画像データや音声データが補助記憶装置から読み出され、デコードが行われる。そのため、これら各種コンテンツデータに関しても、変更、改ざん、盗用、転用等を防止するための様々な手段が採用されている。
特許文献１は遊技機のプログラム、パラメータ、画像データ等の改ざん等を防止することができるデータ保存装置に関するものであり、プログラムファイル等を暗号化して保存し、ゲームを実行するときに暗号化したファイルを元ファイルに戻して遊技機を稼働状態にするものである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２４００６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１記載の発明はメイン基盤に設けられたＲＯＭに格納された画像ファイルや音声ファイルを、直接、暗号化キーを利用して暗号化することでＲＯＭ内のデータを保護するものであって、メイン基盤に対する非正規のＲＯＭの接続可否を判定するものではない。
本発明は上記課題を解決するためになされたものであって、ＳＡＴＡ等の汎用インターフェースにより接続するＳＳＤ等の補助記憶装置側のファームウェアを利用して補助記憶装置自体の接続を制御することで、認証が得られた補助記憶装置以外の補助記憶装置が情報処理装置に接続できないようにすることを目的とする。
【課題を解決するための手段】
【０００５】
上記の課題を解決するために、請求項１に記載の発明は、遊技機用のデータを処理する情報処理装置側に設けられた第一接続制御部と、前記情報処理装置により処理される前記遊技機用のデータを記憶する補助記憶装置側に設けられた第二接続制御部と、の接続を制御する遊技機用の接続制御システムであって、前記第一接続制御部と前記第二接続制御部の少なくとも一方は、乱数を生成する乱数生成器を備え、前記第一接続制御部は、予め第一パスワードが設定された第一パスワード設定部と、前記第一パスワードと前記乱数から第一ハッシュ値を生成する第一ハッシュ生成器と、を備え、前記第二接続制御部は、予め第二パスワードが設定された第二パスワード設定部と、前記第一ハッシュ生成器と同一のアルゴリズムにより前記第二パスワードと前記乱数から第二ハッシュ値を生成する第二ハッシュ生成器と、を備え、前記第一接続制御部と前記第二接続制御部の少なくとも一方は、前記第一ハッシュ値と前記第二ハッシュ値とを比較する比較器を備えることを特徴とする。
【発明の効果】
【０００６】
本発明によれば、ＳＡＴＡ等の汎用インターフェースにより接続するＳＳＤ等の補助記憶装置側のファームウェアを利用して補助記憶装置自体の接続を制御することで、認証が得られた補助記憶装置以外の補助記憶装置が情報処理装置に接続できなくなる。
【図面の簡単な説明】
【０００７】
【図１】遊技機の概略構成を示す図である。
【図２】補助記憶装置の概略構成を示すブロック図である。
【図３】本発明の第一の実施形態に係る接続制御システムの構成を示す機能ブロック図である。
【図４】本発明の第一の実施態様に係る接続制御システムにおけるデータフローの概略を示すブロック図である。
【図５】本発明の第一の実施形態に係る処理の流れを示したシーケンス図である。
【図６】本発明の第二の実施形態に係る接続制御システムにおけるデータフローの概略を示すブロック図である。
【図７】本発明の第三の実施形態に係る接続制御システムにおけるデータフローの概略を示すブロック図である。
【図８】本発明の第四の実施形態に係る接続制御システムにおけるデータフローの概略を示すブロック図である。
【発明を実施するための形態】
【０００８】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
【０００９】
〔遊技機の概略構成〕
図１は、遊技機の概略構成を示す図である。遊技機Ｐは、画像処理に係る機能部として、ＶＤＰ１０、補助記憶装置２０、及び表示装置４０を備えている。
ＶＤＰ（Video Display Processor：画像処理装置）１０は、パチンコ・パチスロ等の遊技機Ｐに備えられる装置である。ＶＤＰ１０は、メインＣＰＵ（Central Processing Unit）１１、外部Ｉ／Ｆ１２、動画デコーダ１３、描画回路１４、ＶＲＡＭ（Video Random Access Memory）１５、表示回路１６、及び表示Ｉ／Ｆ１７を備え、上記各部がバス１８にて接続された構成を有する。ＶＤＰ１０には、外部Ｉ／Ｆ１２を介して補助記憶装置２０が接続され、表示Ｉ／Ｆ１７を介して表示装置４０が接続される。
【００１０】
ＶＤＰ＿ＣＰＵ１１は、遊技機等を構成するＶＤＰ１０に対して上位に配置された上位ＣＰＵからの命令により、ＶＤＰ１０の全体を制御する。
外部Ｉ／Ｆ１２は、ＶＤＰ１０のバス１８に補助記憶装置２０を接続するインターフェースである。
動画デコーダ１３は、補助記憶装置２０に格納されている符号化された画像データを復号する。
描画回路１４は、動画デコーダ１３が復号したデータを用いて、表示装置４０に表示する画像を描画する。
ＶＲＡＭ１５は、動画デコーダ１３が復号した復号データ、及び描画回路１４が描画した画像データ等を一時的に格納する。ＶＲＡＭ１５はＤＤＲ（Double-Data-Rate）３メモリ等から構成される。
表示回路１６は、描画回路１４が描画した１フレーム分の画像がＶＲＡＭ１５に格納された後、ＶＤＰ＿ＣＰＵ１１からの制御信号に基づいてＶＲＡＭ１５から画像データを読み出して、表示装置４０に表示するためのデータに変換して、出力する。
表示Ｉ／Ｆ１７は、ｅＤＰ（embedded DisplayPort）やＬＶＤＳ（Low Voltage Differential Signaling）等の、表示装置４０をＶＤＰ１０に接続するためのインターフェースである。
【００１１】
補助記憶装置２０は、遊技機用のコンテンツデータと遊技機用の制御データの少なくとも一方を含む遊技機用のデータを格納する。遊技機用のコンテンツデータとは、具体的には表示装置４０に表示するための画像データや、スピーカから出力するための音声データ等である。補助記憶装置２０に格納される各種のコンテンツデータは符号化により圧縮されていてもよい。
表示装置４０は、ＬＣＤ（Liquid Crystal Display）等、画像を表示する装置である。
【００１２】
ＶＤＰ１０の基本的な動作は以下の通りである。
まず、ＶＤＰ＿ＣＰＵ１１は、描画するべき画像について、設定データや描画制御コマンド群から構成されるディスプレイリストを生成する。
描画回路１４は、ディスプレイリストに記載されている描画コマンドを解析し、描画コマンドが指定する画像データを特定する。描画回路１４は、特定した画像データのコンテンツデータを補助記憶装置２０から読み出す。
動画デコーダ１３は、符号化されているコンテンツデータを復号してＶＲＡＭ１５に格納する。
描画回路１４は、復号されたコンテンツデータをＶＲＡＭ１５から読み出して画像データを生成し、ＶＲＡＭ１５に１フレーム分の画像データを書き込む。
表示回路１６は、表示装置４０の表示タイミングに合わせてＶＲＡＭ１５から画像データを読み出して、表示Ｉ／Ｆ１７を介して表示装置４０に出力する。
【００１３】
〔補助記憶装置の概略構成〕
図２は、補助記憶装置の概略構成を示すブロック図である。
補助記憶装置２０は、記憶部（フラッシュメモリ）２１、一時記憶部（ＤＲＡＭ：Dynamic Random Access Memory）２２、メモリコントローラ２３、及び上記各部を接続するバス３０を備えている。補助記憶装置２０は、いわゆるＮＡＮＤ型フラッシュメモリを含むＳＳＤ（Solid State Drive）である。ただし、通常のＳＳＤでは一時記憶部２２が書き込み用のキャッシュメモリとして用いられるが、本発明において用いるＳＳＤはＳＳＤのファームウェアを変更し、一時記憶部２２を読み出し用のキャッシュメモリとして利用している。なお、書き込み用に利用されるＤＲＡＭを読み出し用に変更せず、読み出し用として別途ＤＲＡＭを用意しても良い。また、ＮＡＮＤ型フラッシュメモリではなく、ＮＯＲ型フラッシュメモリのものを利用しても良いが、本実施の形態ではＮＡＮＤ型フラッシュメモリを例に挙げて説明する。
【００１４】
記憶部２１は、データを記憶する手段であり、例えば、ＮＡＮＤフラッシュメモリアレイからなる。
一時記憶部２２は、読み出しデータを一時的に記憶するキャッシュ手段であり、例えば、ＤＤＲ ＳＤＲＡＭ（Double-Data-Rate Synchronous DRAM）からなる一時記憶部である。
メモリコントローラ２３は、全体制御部２４、シーケンス制御部２５、ＥＣＣ（Error Check and Correct）制御部２６、ホストＩ／Ｆ制御部２７、メモリＩ／Ｆ制御部２８、及び接続制御部２９を備え、補助記憶装置２０を制御する。
全体制御部２４は、ＲＡＭ、ＲＯＭ等を内蔵し（図示省略）、メモリコントローラ２３全体を制御する。
シーケンス制御部２５は、メモリコントローラ２３から記憶部２１に与えられる内部コマンド信号に基づき、記憶部２１の動作を制御する。
【００１５】
ＥＣＣ制御部２６は、読み出しデータに付加されたエラーコレクションコードに基づき、読み出したデータに含まれる誤りを検出し、且つ誤りを検出した場合に当該データの誤りを訂正する。
ホストＩ／Ｆ制御部２７は、ホスト装置（ＶＤＰ１０）との間のインターフェースを制御する。
メモリＩ／Ｆ制御部２８は、記憶部２１であるＮＡＮＤアレイや一時記憶部２２であるＤＲＡＭ等とのインターフェースを制御する。
接続制御部２９は、記憶部２１からのデータの読み出しの許否を制御する。接続制御部２９の詳細については後述する。
なお、メモリコントローラ２３の各構成は、メモリコントローラ２３のマイクロプロセッサにより実現する。また、バス１８とバス３０との接続は、シリアル高速通信バスや、ＰＣＩｅ（ＰＣＩエクスプレス）等を利用することができ、各バス１８、３０は説明を簡単にするためデータバス及びレジスタバスを区別せずに記載している。
【００１６】
〔第一の実施形態〕
図３は、本発明の第一の実施形態に係る接続制御システムの構成を示す機能ブロック図である。
接続制御システム１は、特定のＶＤＰと特定の補助記憶装置以外の接続を拒絶することにより、改ざんデータの使用、及びデータの改ざんを防止するものである。即ち、接続制御システム１は、特定のＶＤＰ１０と特定の補助記憶装置２０とが接続された場合にのみ、補助記憶装置２０からのデータの読み出しを可能とすることによって、ＶＤＰ１０が改ざんデータに基づいて動作することを防止する。また、接続制御システム１は、特定のＶＤＰ１０と特定の補助記憶装置２０とが接続された場合にのみ、補助記憶装置２０に対するデータの書き込みを可能とすることによって、特定のＶＤＰ１０以外によるデータの改ざんを防止する。
【００１７】
ＶＤＰ１０と補助記憶装置２０との間の接続を制御する接続制御システム１は、ＶＤＰ１０の外部Ｉ／Ｆ１２（図２）に配置されて補助記憶装置２０との接続を制御する外部Ｉ／Ｆ制御部１００（第一接続制御部）と、補助記憶装置２０に配置されてＶＤＰ１０との接続を制御する接続制御部２９（第二接続制御部）とを含んで実現される。
【００１８】
外部Ｉ／Ｆ制御部１００は、サブＣＰＵ１０１、第一パスワード設定部１０２、第一乱数生成器１０３、第一ハッシュ生成器１０４、第一比較器１０５、及び、第一バッファ１０６を備える。
【００１９】
サブＣＰＵ１０１は、ＶＤＰ＿ＣＰＵ１１の命令に従って外部Ｉ／Ｆ制御部１００の各部を制御することにより、補助記憶装置２０との接続制御に係る各種の処理を実行する。
第一パスワード設定部１０２は、第一パスワードを設定し、保持する手段である。第一パスワード設定部１０２は、予め複数保持したパスワードから設定ピン等により１つのパスワードを選択的に設定する手段であってもよいし、予めファームウェアとして書き込まれた任意の第一パスワードを保持する書き換え不能なＲＯＭであってもよい。前者の場合、ピンを設定することで所望の第一パスワードを選択でき、パスワードの設定が容易である。また後者の場合、事後的なパスワードの変更が不能となるので、データの改ざんや装置の改造を効果的に防止できる。
第一乱数生成器１０３は、乱数を生成する手段である。第一乱数生成器１０３には、任意の乱数生成アルゴリズムを用いることができる。
第一ハッシュ生成器１０４は、入力された値からハッシュ値を生成する手段である。第一ハッシュ生成器１０４には、どのようなハッシュ関数アルゴリズムを用いてもよい。例えばＳＨＡ−２５６（Secure Hash Algorism ２５６）や、ＭＤ５（Message Digest Algorithm 5）等を用いることができる。
第一比較器１０５は、入力された複数の値を比較し、比較結果を出力する。
第一バッファ１０６は、乱数、パスワード、及びハッシュ値を一時的に格納する手段である。
【００２０】
補助記憶装置２０は、ＶＤＰ１０との接続を制御する構成（第二接続制御部）として、全体制御部２４と接続制御部２９とを備える。接続制御部２９は、第二パスワード設定部２０２、第二乱数生成器２０３、第二ハッシュ生成器２０４、第二比較器２０５、及び、第二バッファ２０６を備える。
第二パスワード設定部２０２は、第二パスワードを設定し、保持する手段である。第二パスワード設定部２０２には任意のパスワードを第二パスワードとして設定することができる。第二パスワード設定部２０２は、予め第二パスワードをファームウェアとして書き込んだ書き換え不能なＲＯＭにより構成することができる。なお、第二パスワード設定部２０２は第一パスワード設定部１０２と同様に、予め複数保持したパスワードから設定ピン等により１つのパスワードを選択的に設定する手段としてもよい。
第二乱数生成器２０３、第二ハッシュ生成器２０４、第二比較器２０５、及び第二バッファ２０６は、夫々ＶＤＰ１０の外部Ｉ／Ｆ制御部１００の各構成と同様であるため、説明を省略する。
なお、第二乱数生成器２０３には、第一乱数生成器１０３と同一の乱数生成アルゴリズムを用いてもよいし、第一乱数生成器１０３とは異なる乱数生成アルゴリズムを用いてもよい。
また、第二ハッシュ生成器２０４には、第一ハッシュ生成器１０４と同一のハッシュ関数アルゴリズムを用いる。
【００２１】
＜データフロー＞
図４は、本発明の第一の実施態様に係る接続制御システムにおけるデータフローの概略を示すブロック図である。
【００２２】
第一バッファ１０６は、第一パスワード設定部１０２からの第一パスワード、第一乱数生成器１０３からの第一乱数、及び、第二乱数生成器２０３からの第二乱数を一時的に格納する。第一ハッシュ生成器１０４は、第一パスワード、第一乱数、及び第二乱数を所定の順番で連結した第一連結値から第一ハッシュ値を生成する。
第二バッファ２０６は、第二パスワード設定部２０２からの第二パスワード、第一乱数生成器１０３からの第一乱数、及び、第二乱数生成器２０３からの第二乱数を一時的に格納する。第二ハッシュ生成器２０４は、第二パスワード、第一乱数、及び第二乱数を、ＶＤＰ１０側と同一の順番で連結した第二連結値から第二ハッシュ値を生成する。ここで、「同一の順番で連結」するとは、第一又は第二パスワードに対して第一乱数及び第二乱数を同一の順番で連結するという意味である。
第一ハッシュ値と第二ハッシュ値は、第一比較器１０５と第二比較器２０５に夫々入力される。第一比較器１０５と第二比較器２０５は、第一ハッシュ値と第二ハッシュ値とを比較する。第一比較器１０５は比較結果をサブＣＰＵ１０１に出力し、第二比較器２０５は比較結果を全体制御部２４に出力する。
【００２３】
ＶＤＰ１０と補助記憶装置２０が正規の組み合わせである場合、第一パスワードと第二パスワードが一致するため、第一ハッシュ値と第二ハッシュ値が同一となり、ＶＤＰ１０と補助記憶装置２０との間で通常のリード／ライト動作が実行される。
ＶＤＰ１０と補助記憶装置２０が正規の組み合わせでない場合、第一パスワードと第二パスワードが一致せず、第一ハッシュ値と第二ハッシュ値も異なる値となり、ＶＤＰ１０と補助記憶装置２０との間で通常のリード／ライト動作は実行されない。
【００２４】
＜シーケンス＞
図５は、本発明の第一の実施形態に係る処理の流れを示したシーケンス図である。本シーケンスの処理は、ＶＤＰ１０の電源が投入された場合に実行される。
【００２５】
＜＜接続の確立＞＞
ステップＳ１において、ＶＤＰ＿ＣＰＵ１１は、サブＣＰＵ１０１に対して補助記憶装置２０と接続するように命令する。
ステップＳ３において、サブＣＰＵ１０１は、補助記憶装置２０の全体制御部２４に、初期化命令と接続要求を出力する。初期化命令に基づいて、ＶＤＰ１０と補助記憶装置２０との間の接続が確立される。
ステップＳ５において、全体制御部２４は、初期化完了した旨を応答する。
【００２６】
＜＜パスワードの準備＞＞
ステップＳ７において、サブＣＰＵ１０１は、第一パスワード設定部１０２に対して第一パスワードを要求する。
ステップＳ９において、第一パスワード設定部１０２は、第一パスワードを応答する。
ステップＳ１１において、サブＣＰＵ１０１は、第一パスワードを第一バッファ１０６に格納する。
ステップＳ１３において、全体制御部２４は、第二パスワード設定部２０２に対して、第二パスワードを要求する。
ステップＳ１５において、第二パスワード設定部２０２は、第二パスワードを応答する。
ステップＳ１７において、全体制御部２４は、第二パスワードを第二バッファ２０６に格納する。
【００２７】
＜＜乱数の準備＞＞
ステップＳ１９において、サブＣＰＵ１０１は、第一乱数生成器１０３に対して第一乱数を要求する。
ステップＳ２１において、第一乱数生成器１０３は、第一乱数を生成する。
ステップＳ２３において、第一乱数生成器１０３は、第一乱数をサブＣＰＵ１０１に応答する。
ステップＳ２５において、サブＣＰＵ１０１は、第一乱数を第一バッファ１０６に格納する。
ステップＳ２７において、サブＣＰＵ１０１は、第一乱数を全体制御部２４に出力する。
ステップＳ２９において、全体制御部２４は、第一乱数を第二バッファ２０６に格納する。
【００２８】
ステップＳ３１において、サブＣＰＵ１０１は、全体制御部２４に対して第二乱数を要求する。
ステップＳ３３において、全体制御部２４は、第二乱数生成器２０３に対して第二乱数を要求する。
ステップＳ３５において、第二乱数生成器２０３は、第二乱数を生成する。
ステップＳ３７において、第二乱数生成器２０３は、第二乱数を全体制御部２４に応答する。
ステップＳ３９において、全体制御部２４は、第二乱数をサブＣＰＵ１０１に出力する。
ステップＳ４１において、サブＣＰＵ１０１は、第二乱数を第一バッファ１０６に格納する。
ステップＳ４３において、全体制御部２４は、第二乱数を第二バッファ２０６に格納する。
【００２９】
＜＜第一ハッシュ値の準備＞＞
ステップＳ４５において、サブＣＰＵ１０１は、第一バッファ１０６から、第一パスワード、第一乱数、及び第二乱数を読み出す。
ステップＳ４７において、サブＣＰＵ１０１は、第一パスワード、第一乱数、及び第二乱数を所定の順番で連結した第一連結値を生成する。
ステップＳ４９において、サブＣＰＵ１０１は、第一連結値と共に第一ハッシュ値の生成要求を第一ハッシュ生成器１０４に出力する。
ステップＳ５１において、第一ハッシュ生成器１０４は、第一連結値から第一ハッシュ値を生成する。
ステップＳ５３において、第一ハッシュ生成器１０４は、第一ハッシュ値をサブＣＰＵ１０１に応答する。
ステップＳ５５において、サブＣＰＵ１０１は、第一ハッシュ値を第一バッファ１０６に格納する。
ステップＳ５７において、サブＣＰＵ１０１は、第一ハッシュ値を全体制御部２４に出力する。
ステップＳ５９において、全体制御部２４は、第一ハッシュ値を第一バッファ１０６に格納する。
【００３０】
＜＜第二ハッシュ値の準備＞＞
ステップＳ６１において、サブＣＰＵ１０１は、全体制御部２４に対して第二ハッシュ値、及びハッシュ値の比較要求を出力する。
ステップＳ６３において、全体制御部２４は、第二バッファ２０６から、第二パスワード、第一乱数、及び第二乱数を読み出す。
ステップＳ６５において、全体制御部２４は、第二パスワード、第一乱数、及び第二乱数を所定の順番で連結した第二連結値を生成する。
ステップＳ６７において、全体制御部２４は、第二連結値と共に第二ハッシュ値の生成要求を第二ハッシュ生成器２０４に出力する。
ステップＳ６９において、第二ハッシュ生成器２０４は、第二連結値から第二ハッシュ値を生成する。
ステップＳ７１において、第二ハッシュ生成器２０４は、第二ハッシュ値を全体制御部２４に応答する。
ステップＳ７３において、全体制御部２４は、第二ハッシュ値をサブＣＰＵ１０１に出力する。
ステップＳ７５において、全体制御部２４は、第二ハッシュ値を第二バッファ２０６に格納する。
ステップＳ７７において、サブＣＰＵ１０１は、第二ハッシュ値を第一バッファ１０６に格納する。
【００３１】
＜＜ハッシュ値の比較１＞＞
ステップＳ７９において、サブＣＰＵ１０１は、第一バッファ１０６から第一ハッシュ値、及び第二ハッシュ値を読み出す。
ステップＳ８１において、サブＣＰＵ１０１は、第一ハッシュ値、第二ハッシュ値、及び両ハッシュ値の比較要求を第一比較器１０５に出力する。
ステップＳ８３において、第一比較器１０５は、第一ハッシュ値と第二ハッシュ値を比較する。
ステップＳ８５において、第一比較器１０５は、第一ハッシュ値と第二ハッシュ値の比較結果をサブＣＰＵ１０１に応答する。
ステップＳ８７において、サブＣＰＵ１０１は、第一ハッシュ値と第二ハッシュ値の比較結果に基づいて、ＶＤＰ＿ＣＰＵ１１に対して接続完了通知又は接続不可通知を出力する。即ち、サブＣＰＵ１０１はＶＤＰ＿ＣＰＵ１１に対して、第一ハッシュ値と第二ハッシュ値が一致した場合に補助記憶装置２０との接続が完了した旨の接続完了通知を出力し、不一致の場合に補助記憶装置２０との接続ができない旨の接続不可通知を出力する。
【００３２】
＜＜ハッシュ値の比較２＞＞
ステップＳ８９において、全体制御部２４は、第二バッファ２０６から第一ハッシュ値、及び第二ハッシュ値を読み出す。
ステップＳ９１において、全体制御部２４は、第一ハッシュ値、第二ハッシュ値、及び両ハッシュ値の比較要求を第二比較器２０５に出力する。
ステップＳ９３において、第二比較器２０５は、第一ハッシュ値と第二ハッシュ値を比較する。
ステップＳ９５において、第二比較器２０５は、第一ハッシュ値と第二ハッシュ値の比較結果を全体制御部２４に応答する。
ステップＳ９７において、全体制御部２４は、第一ハッシュ値と第二ハッシュ値の比較結果に基づいて、通常のリード／ライト動作、又はダミーのリード／ライト動作を実行する。即ち、全体制御部２４は、第一ハッシュ値と第二ハッシュ値が一致した場合に通常のリード／ライト動作を実行し、不一致の場合にダミーのリード／ライト動作を実行する。
【００３３】
＜まとめ＞
ＶＤＰ１０と補助記憶装置２０のパスワードが一致した場合、即ち、ＶＤＰ１０と補助記憶装置２０が正規の組み合わせであった場合は、ＶＤＰ１０と補助記憶装置２０との間で通常のリード／ライト動作が行われる。
ＶＤＰ１０と補助記憶装置２０のパスワードが一致しない場合は、以下のような動作となる。
ＶＤＰ１０のサブＣＰＵ１０１は、ＶＤＰ＿ＣＰＵ１１からの接続命令（ステップＳ１）に対して接続不可を応答し（ステップＳ８７）、外部Ｉ／Ｆ制御部１００は補助記憶装置２０とのインターフェース機能を停止する。また、外部Ｉ／Ｆ制御部１００は、補助記憶装置２０に対してデータのリード・ライト要求を出力しない。
補助記憶装置２０の全体制御部２４は、仮にＶＤＰ１０からデータのリード要求を受け付けた場合にダミーのリードデータを応答し、ライト要求を受け付けた場合に記憶部２１へのライト動作を実行せずに、ＯＫのステータスを応答する。
【００３４】
接続制御機能を有するＶＤＰ１０に対して接続制御機能を有さない補助記憶装置が接続された場合、外部Ｉ／Ｆ制御部１００はハッシュ値を比較できないため、サブＣＰＵ１０１はＶＤＰ＿ＣＰＵ１１からデータのリード／ライト要求を受け付けた場合に接続不可を応答し、補助記憶装置に対してデータのリード・ライト要求を出力しない。これにより改ざんされたデータが記憶された想定外の補助記憶装置からデータの読み出しを防止することができる。
しかし、ＶＤＰ１０の利用ユーザによっては接続制御機能を有さない補助記憶装置を利用する場合もあり得るので、ハッシュ値比較の実行制御は遊技機の上位ＣＰＵからの設定やＶＤＰ＿ＣＰＵ１１における設定により決定しても良い。
【００３５】
また、接続制御機能を有さないＶＤＰに対して接続制御機能を有する補助記憶装置２０が接続された場合、サブＣＰＵ１０１から全体制御部２４に対して接続制御に関わる各種の命令が出力されないため、補助記憶装置２０においては乱数生成、ハッシュ値生成、及びハッシュ値比較処理が実行されない。従って、ＶＤＰ１０からデータのリード要求又はライト要求を受け付けた場合に、全体制御部２４は、ダミーデータを応答するか、ライト動作を実行せずにＯＫステータスを応答する。これにより、正しいデータが格納された補助記憶装置２０からデータを不正に抽出しようとしても、正しいデータを得ることができず、また不正なデータを書き込もうとしても書き込むことができず、変更、改ざん、盗用等を防止することができる。
なお、上記と同様、接続制御機能を有さないＶＤＰの利用ユーザが接続制御機能を有する補助記憶装置を利用する場合もあり得るので、補助記憶装置２０の接続制御の実行の有無は補助記憶装置２０の全体制御部に対して何らかのコマンドを入力し、設定するようにしても良い。ただし、ＶＤＰ１０側における接続制御機能の非実施や補助記憶装置２０側での接続制御機能の非実施はデータの改ざん、盗用等につながる可能性があるため、その設定変更については悪意を持つ者に感知されないように運用する必要がある。
【００３６】
以上のように、本実施形態によれば、ＶＤＰ１０又は補助記憶装置２０が正規品ではなく、改造又はデータ改ざんされた装置である場合に、データのリード／ライトが不能となるため、改造又はデータ改ざんされた装置の利用を抑止することが可能となる。また、非正規のＶＤＰ１０を利用した補助記憶装置２０からのデータの不正読み出しを防止することができる。
なお、本実施形態においては、ＶＤＰ１０と補助記憶装置２０にバッファ１０６、２０６を備える構成としたが、ハッシュ生成器１０４、２０４に対する乱数及びパスワードの出力順を、サブＣＰＵ１０１と全体制御部２４によって制御すれば、バッファの構成を省略することができ、ハッシュ値の生成に必要なデータを直接ハッシュ生成器に出力できる。
本実施形態においては、ＶＤＰと補助記憶装置との間で直接パスワードを送受しないので、両者の通信ラインにおけるパスワードの不正な読取を防止できる。また、ハッシュ値を送受しているので、セキュリティ性を高めることができる。また、ハッシュ値の生成に乱数を用いており、生成されるハッシュ値が接続毎に変化するので、パスワードを破られにくい。
本実施形態においては、補助記憶装置と接続して接続制御システムを形成する情報処理装置としてＶＤＰを例示したが、補助記憶装置にＶＤＰ以外の他の情報処理装置（例えば音声処理装置）を接続して接続制御システムを形成してもよい。
【００３７】
〔第一の実施形態の変形例〕
第一の実施形態の変形例について説明する。
【００３８】
第一の実施形態において、補助記憶装置２０は、サブＣＰＵ１０１からの命令に基づいて第二乱数の生成処理（ステップＳ３１〜Ｓ３７、Ｓ４３）を実行し、第二ハッシュ値の生成処理とハッシュ値の比較処理（ステップＳ６１〜Ｓ９５）を実行した。
しかし、補助記憶装置２０は第二ハッシュ値の生成に必要なデータが揃った時点で、即ち、サブＣＰＵ１０１から入力された第一乱数が第二バッファ２０６に格納され、且つ第二パスワードと第二乱数が第二バッファ２０６に格納された場合に、予め自主的に第二ハッシュ値を生成して第二バッファ２０６に格納するようにしてもよい。
具体的には、補助記憶装置２０はステップＳ４３を実行した後、ＶＤＰ１０によるステップＳ４５〜Ｓ５５の処理と並行してステップＳ６３〜Ｓ７１、Ｓ７５の処理を実行する。その後、補助記憶装置２０は、サブＣＰＵ１０１からステップＳ６１に相当する要求を受信した場合に、第一ハッシュ値と第二ハッシュ値を第二バッファ２０６から読み出して第二ハッシュ値をサブＣＰＵ１０１に出力し、ステップＳ９１以下の処理を実行する。
【００３９】
〔第二の実施形態〕
図６は、本発明の第二の実施形態に係る接続制御システムにおけるデータフローの概略を示すブロック図である。第一の実施形態と同一の構成には同一の符号を付して詳細な説明を省略する。
第二の実施形態に係る接続制御システム２は、図４に示す構成から第二乱数生成器２０３を省略した構成となっている。従って、第一ハッシュ生成器１０４は第一パスワードと第一乱数から第一ハッシュ値を生成し、第二ハッシュ生成器２０４は第二パスワードと第一乱数から第二ハッシュ値を生成する。
接続制御システム２においては、第二乱数生成器２０３を省略しているため、図５に示すシーケンス図中、第二乱数生成器２０３に係るステップＳ３１〜Ｓ４３の処理が省略され、第二乱数に係る処理の一部が変更される（例えばステップＳ６３において第二乱数は読み出されない）。
接続制御システム１は、接続制御システム２よりも乱数生成器を多く備えている点で、セキュリティ性能が高い。しかし、接続制御システム２においても、２つのパスワードの同一性を確認するために、ＶＤＰ１０と補助記憶装置２０との間でハッシュ値を受け渡すため、通信ライン上でパスワードが漏洩することはなく、接続制御システム２も十分なセキュリティ性を有している。
本実施形態においては補助記憶装置２０側の乱数生成器を省略したが、補助記憶装置２０側ではなく、ＶＤＰ１０側の乱数生成器を省略した構成としてもよい。乱数生成器は、ＶＤＰ１０と補助記憶装置２０の何れか又は双方に搭載すればよい。
【００４０】
〔第三の実施形態〕
図７は、本発明の第三の実施形態に係る接続制御システムにおけるデータフローの概略を示すブロック図である。第一の実施形態と同一の構成には同一の符号を付して詳細な説明を省略する。
【００４１】
第三の実施形態に係る接続制御システム３は、図４に示す構成から第二比較器２０５を省略した構成となっている。従って、第一ハッシュ値と第二ハッシュ値は、外部Ｉ／Ｆ制御部１００側で第一比較器１０５により比較されるが、接続制御部２９側では比較されない。
接続制御システム３においては、第二比較器２０５を省略しているため、図５に示すシーケンス図中、第二比較器２０５の処理に関わるステップＳ８９〜Ｓ９７の処理が省略される。
本実施形態に係るＶＤＰ１０は、ＶＤＰ１０と異なるパスワードを設定された補助記憶装置２０と接続制御機能を備えていない補助記憶装置との双方の接続を拒絶することができる。なお、補助記憶装置２０の接続制御機能が働かないため、本実施形態における補助記憶装置２０は接続制御機能を備えないＶＤＰ等のホスト装置との間では、通常のリード／ライト動作が可能である。
本実施形態においては補助記憶装置２０側の比較器を省略したが、補助記憶装置２０側ではなく、ＶＤＰ１０側の比較器を省略した構成としてもよい。比較器は、ＶＤＰ１０又は補助記憶装置２０に与える機能に応じて、ＶＤＰ１０と補助記憶装置２０の何れか又は双方に搭載すればよい。
【００４２】
〔第四の実施形態〕
図８は、本発明の第四の実施形態に係る接続制御システムにおけるデータフローの概略を示すブロック図である。第一の実施形態と同一の構成には同一の符号を付して詳細な説明を省略する。
【００４３】
第四の実施形態に係る接続制御システム４は、図４に示す構成から第二乱数生成器２０３と第二比較器２０５を省略した構成となっている点に特徴がある。従って、第一ハッシュ生成器１０４は第一パスワードと第一乱数から第一ハッシュ値を生成し、第二ハッシュ生成器２０４は第二パスワードと第一乱数から第二ハッシュ値を生成し、第一比較器１０５は第一ハッシュ値と第二ハッシュ値を比較する。
接続制御システム４においては、第二乱数生成器２０３を省略しているため、図５に示すシーケンス図中、第二乱数生成器２０３に係るステップＳ３１〜Ｓ４３の処理が省略され、第二乱数に係る処理の一部が変更される（例えばステップＳ６３において第二乱数は読み出されない）。
また、接続制御システム４においては、第二比較器２０５を省略しているため、図５に示すシーケンス図中、第二比較器２０５に係るステップＳ８９〜Ｓ９７の処理が省略される。
本実施形態によっても、第三の実施形態と同様の作用、効果を奏することができる。
【００４４】
〔本発明の実施態様例と作用、効果のまとめ〕
＜第一の実施態様＞
本態様は、遊技機Ｐ用のデータ（画像データ）を処理する情報処理装置（ＶＤＰ１０）側に設けられた第一接続制御部（外部Ｉ／Ｆ制御部１００）と、情報処理装置により処理される遊技機用のデータを記憶する補助記憶装置２０側に設けられた第二接続制御部（接続制御部２９）と、の接続を制御する遊技機用の接続制御システム１であって、第一接続制御部と第二接続制御部の少なくとも一方は、乱数を生成する乱数生成器１０３、２０３を備え、第一接続制御部は、予め第一パスワードが設定された第一パスワード設定部１０２と、第一パスワードと乱数から第一ハッシュ値を生成する第一ハッシュ生成器１０４と、を備え、第二接続制御部は、予め第二パスワードが設定された第二パスワード設定部１０２と、第一ハッシュ生成器と同一のアルゴリズムにより第二パスワードと乱数から第二ハッシュ値を生成する第二ハッシュ生成器２０４と、を備え、第一接続制御部と第二接続制御部の少なくとも一方は、第一ハッシュ値と第二ハッシュ値とを比較する比較器１０５、２０５を備えることを特徴とする。
本態様によれば、ＳＡＴＡ等の汎用インターフェースにより接続するＳＳＤ等の補助記憶装置側のファームウェアを利用して補助記憶装置自体の接続を制御することで、認証が得られた補助記憶装置以外の補助記憶装置が情報処理装置に接続できなくなる。従って、情報処理装置が改ざんされた補助記憶装置内のデータに基づいて動作することや、補助記憶装置に格納されたデータの改ざん等を効果的に防止できる。
【００４５】
＜第二の実施態様＞
本態様に係る接続制御システム１において、第一接続制御部（外部Ｉ／Ｆ制御部１００）は、乱数生成器（第一乱数生成器１０３）と比較器（第一比較器１０５）を備えることを特徴とする。
情報処理装置（ＶＤＰ１０）に乱数生成器と比較器を備えることによって、特定の補助記憶装置２０以外の接続を拒絶することができる。従って、情報処理装置が、改ざんされた補助記憶装置内のデータに基づいて動作することを防止することができる。
【００４６】
＜第三の実施態様＞
本態様に係る接続制御システム１において、第一接続制御部（外部Ｉ／Ｆ制御部１００）は、第一乱数を生成する第一乱数生成器１０３を備えており、第一乱数生成器は生成した第一乱数を第一ハッシュ生成器１０４と第二ハッシュ生成器２０４に出力し、第二接続制御部（接続制御部２９）は、第二乱数を生成する第二乱数生成器２０３を備えており、第二乱数生成器は生成した第二乱数を第一ハッシュ生成器１０４と第二ハッシュ生成器２０４に出力することを特徴とする。
本態様によれば、情報処理装置（ＶＤＰ１０）と補助記憶装置２０の夫々に乱数生成器を配置することで、セキュリティ性能を向上させることができる。
【００４７】
＜第四の実施態様＞
本態様に係る接続制御システム１において、少なくとも一方のパスワード設定部１０２、２０２は、予め保持された複数のパスワードから一のパスワードを選択して設定可能に構成されていることを特徴とする。
例えば、パスワード設定部は、物理的な設定ピンにより一のパスワードを選択的に設定可能に構成することができる。本態様によれば、所望の第一パスワードを選択でき、パスワードの設定が容易である。
【００４８】
＜第五の実施態様＞
本態様に係る接続制御システム１において、少なくとも一方のパスワード設定部１０２、２０２は、任意のパスワードを設定可能に構成されていることを特徴とする。
例えば、パスワード設定部は、予めファームウェアとして書き込まれた任意のパスワードを保持する書き換え不能なＲＯＭとして構成することができる。本態様によれば、接続する装置に応じて任意のパスワードを設定することができる。
【００４９】
＜第六の実施態様＞
本態様は、コンテンツデータと制御データの少なくとも一方を含むデータを処理する情報処理装置（ＶＤＰ１０）側に設けられた第一接続制御部（外部Ｉ／Ｆ制御部１００）と、情報処理装置により処理されるデータを記憶する補助記憶装置（接続制御部２９）側に設けられた第二接続制御部（接続制御部２９）との接続を制御する接続制御システム１であって、第一接続制御部と第二接続制御部の少なくとも一方は、乱数を生成する乱数生成器１０３、２０３を備え、第一接続制御部は、予め第一パスワードが設定された第一パスワード設定部１０２と、第一パスワードと乱数から第一ハッシュ値を生成する第一ハッシュ生成器１０４と、を備え、第二接続制御部は、予め第二パスワードが設定された第二パスワード設定部２０２と、第一ハッシュ生成器と同一のアルゴリズムにより第二パスワードと乱数から第二ハッシュ値を生成する第二ハッシュ生成器２０４と、を備え、第一接続制御部と第二接続制御部の少なくとも一方は、第一ハッシュ値と第二ハッシュ値とを比較する比較器１０５、２０５を備えることを特徴とする。
本態様によれば、ＳＡＴＡ等の汎用インターフェースにより接続するＳＳＤ等の補助記憶装置側のファームウェアを利用して補助記憶装置自体の接続を制御することで、認証が得られた補助記憶装置以外の補助記憶装置が情報処理装置に接続できなくなる。従って、情報処理装置が改ざんされた補助記憶装置内のデータに基づいて動作することや、補助記憶装置に格納されたデータの改ざん等を効果的に防止できる。本態様は、データ改ざんや改ざんデータに基づく機器の動作が厳しく制限されるべき遊技機やデジタルサイネージのデータ等を記憶する補助記憶装置の接続制御に特に有効である。
【符号の説明】
【００５０】
Ｐ…遊技機、１〜４…接続制御システム、１０…ＶＤＰ、１１…ＶＤＰ＿ＣＰＵ、１２…外部Ｉ／Ｆ、１３…動画デコーダ、１４…描画回路、１５…ＶＲＡＭ、１６…表示回路、１７…表示Ｉ／Ｆ、１８…バス、２０…補助記憶装置、２１…記憶部、２２…一時記憶部、２３…メモリコントローラ、２４…全体制御部、２５…シーケンス制御部、２６…ＥＣＣ制御部、２７…ホストＩ／Ｆ制御部、２８…メモリＩ／Ｆ制御部、２９…接続制御部（第二接続制御部）、３０…バス、４０…表示装置、１００…外部Ｉ／Ｆ制御部（第一接続制御部）、１０１…サブＣＰＵ、１０２…第一パスワード設定部、１０３…第一乱数生成器、１０４…第一ハッシュ生成器、１０５…第一比較器、１０６…第一バッファ、２０２…第二パスワード設定部、２０３…第二乱数生成器、２０４…第二ハッシュ生成器、２０５…第二比較器、２０６…第二バッファ
【図１】
2018166714.tif 000003
【図２】
2018166714.tif 000004
【図３】
2018166714.tif 000005
【図４】
2018166714.tif 000006
【図５】
2018166714.tif 000007
【図６】
2018166714.tif 000008
【図７】
2018166714.tif 000009
【図８】
2018166714.tif 000010