(57)【要約】【課題】電界集中を抑制しながら優れた高周波特性を得ることができる化合物半導体装置及びその製造方法を提供する。【解決手段】キャリア走行層１０１と、キャリア走行層１０１上方のキャリア供給層１０２と、キャリア供給層１０２上方のソース電極１０３及びドレイン電極１０４と、ソース電極１０３とドレイン電極１０４との間でキャリア供給層１０２上方のゲート電極１０５と、ゲート電極１０５とドレイン電極１０４との間でキャリア供給層１０２上方の第１の絶縁膜１０７、第２の絶縁膜１０８及び第３の絶縁膜１０９と、が含まれる。ゲート電極１０５には、第３の絶縁膜１０９上の部分１０６が含まれ、第１の絶縁膜１０７中の電子トラップの濃度は、第２の絶縁膜１０８中の電子トラップの濃度よりも高く、第３の絶縁膜１０９中の電子トラップの濃度は、第２の絶縁膜１０８中の電子トラップの濃度よりも高い。【選択図】図１
2018010937.tif 000002
【特許請求の範囲】
【請求項１】
キャリア走行層と、
前記キャリア走行層上方のキャリア供給層と、
前記キャリア供給層上方のソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間で前記キャリア供給層上方のゲート電極と、
前記ゲート電極と前記ドレイン電極との間で前記キャリア供給層上方の第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜と、
を有し、
前記ゲート電極は、前記第３の絶縁膜上の部分を有し、
前記第１の絶縁膜中の電子トラップの濃度は、前記第２の絶縁膜中の電子トラップの濃度よりも高く、
前記第３の絶縁膜中の電子トラップの濃度は、前記第２の絶縁膜中の電子トラップの濃度よりも高いことを特徴とする化合物半導体装置。
【請求項２】
前記第１の絶縁膜は第１の酸化アルミニウム膜であり、
前記第３の絶縁膜は第２の酸化アルミニウム膜であり、
前記第２の酸化アルミニウム膜中の酸素原子のうち、Ａｌ−Ｏ−Ａｌの結合状態を構成する酸素原子の数に対する水酸化アルミニウムに含まれる酸素原子の数の比率は、前記第１の酸化アルミニウム膜中の酸素原子のうち、Ａｌ−Ｏ−Ａｌの結合状態を構成する酸素原子の数に対する水酸化アルミニウムに含まれる酸素原子の数の比率よりも高いことを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記第３の絶縁膜は、平面視で前記第１の絶縁膜よりも前記ドレイン電極側に延在していることを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
前記第３の絶縁膜は前記第１の絶縁膜の側方の部分を有することを特徴とする請求項３に記載の化合物半導体装置。
【請求項５】
前記第２の絶縁膜は、窒化シリコン膜若しくは酸窒化シリコン膜又はこれらの両方を有することを特徴とする請求項１乃至４のいずれか１項に記載の化合物半導体装置。
【請求項６】
請求項１乃至５のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
【請求項７】
請求項１乃至５のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
【請求項８】
キャリア走行層上方にキャリア供給層を形成する工程と、
前記キャリア供給層上方にソース電極及びドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極との間で前記キャリア供給層上方にゲート電極を形成する工程と、
前記ゲート電極と前記ドレイン電極との間で前記キャリア供給層上方に第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜を形成する工程と、
を有し、
前記ゲート電極は、前記第３の絶縁膜上の部分を有し、
前記第１の絶縁膜中の電子トラップの濃度は、前記第２の絶縁膜中の電子トラップの濃度よりも高く、
前記第３の絶縁膜中の電子トラップの濃度は、前記第２の絶縁膜中の電子トラップの濃度よりも高いことを特徴とする化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を有している。このため、これらの特性を利用して窒化物半導体を高耐圧及び高出力の半導体デバイスに適用することについて種々の検討が行われている。近年では、例えば、ＧａＮ系高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）がパワーデバイスとして使用されている。
【０００３】
ＧａＮ系ＨＥＭＴでは、いわゆるＴ字型構造を有するゲート電極が用いられることがある。このＧａＮ系ＨＥＭＴによれば、ゲート長を短縮しながら、ゲート抵抗を低減することができる。
【０００４】
しかしながら、Ｔ字型構造のゲート電極を備えた従来のＧａＮ系ＨＥＭＴでは、特許文献２にも記載されているように、庇状の部分のドレイン電極側の端部近傍に電界が集中しやすい。特許文献２にこのような電界集中を緩和する技術が記載されているが、所期の目的を達成できるものの、優れた高周波特性を得にくいという問題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−２２９８７９号公報
【特許文献２】特開２０１５−１２０３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、電界集中を抑制しながら優れた高周波特性を得ることができる化合物半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
化合物半導体装置の一態様には、キャリア走行層と、前記キャリア走行層上方のキャリア供給層と、前記キャリア供給層上方のソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間で前記キャリア供給層上方のゲート電極と、前記ゲート電極と前記ドレイン電極との間で前記キャリア供給層上方の第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜と、が含まれる。前記ゲート電極には、前記第３の絶縁膜上の部分が含まれ、前記第１の絶縁膜中の電子トラップの濃度は、前記第２の絶縁膜中の電子トラップの濃度よりも高く、前記第３の絶縁膜中の電子トラップの濃度は、前記第２の絶縁膜中の電子トラップの濃度よりも高い。
【０００８】
化合物半導体装置の製造方法の一態様では、キャリア走行層上方にキャリア供給層を形成し、前記キャリア供給層上方にソース電極及びドレイン電極を形成し、前記ソース電極と前記ドレイン電極との間で前記キャリア供給層上方にゲート電極を形成し、前記ゲート電極と前記ドレイン電極との間で前記キャリア供給層上方に第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜を形成する。前記ゲート電極には、前記第３の絶縁膜上の部分が含まれる。前記第１の絶縁膜中の電子トラップの濃度は、前記第２の絶縁膜中の電子トラップの濃度よりも高く、前記第３の絶縁膜中の電子トラップの濃度は、前記第２の絶縁膜中の電子トラップの濃度よりも高い。
【発明の効果】
【０００９】
上記の化合物半導体装置等によれば、適切な第１〜第３の絶縁膜が含まれるため、電界集中を抑制しながら優れた高周波特性を得ることができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図２】第１の実施形態に係る化合物半導体装置の作用を示す断面図である。
【図３】第２の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図４】酸化アルミニウム膜におけるＡｌ−Ｏ−Ａｌの結合状態を構成する酸素原子の数に対する水酸化アルミニウム（Ａｌ（ＯＨ）ｘ）に含まれる酸素原子の数の比率Ｒと閾値電圧の変動及びゲートリーク電流との関係を示すグラフである。
【図５Ａ】第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【図５Ｂ】図５Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。
【図５Ｃ】図５Ｂに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。
【図５Ｄ】図５Ｃに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。
【図６】第３の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図７Ａ】第３の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【図７Ｂ】図７Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。
【図８】第４の実施形態に係るディスクリートパッケージを示す図である。
【図９】第５の実施形態に係るＰＦＣ回路を示す結線図である。
【図１０】第６の実施形態に係る電源装置を示す結線図である。
【図１１】第７の実施形態に係る増幅器を示す結線図である。
【発明を実施するための形態】
【００１１】
本願発明者らは、上記課題を解決すべく鋭意検討を行った。この結果、特許文献２に記載された技術では、ゲート電極の庇状の部分とチャネルとの間に酸化アルミニウム膜が形成されているために大きな寄生容量が存在し、この寄生容量が高周波特性の向上を妨げていることが明らかになった。寄生容量を低減するためには、ゲート電極の庇状の部分とチャネルとの間の距離を大きくすればよいが、酸化アルミニウム膜を厚く形成すると酸化アルミニウム膜に含まれるＯＨ基の量がその分だけ多くなるため、閾値の変動が大きくなり、信頼性が低下しまう。
【００１２】
以下、実施形態について添付の図面を参照しながら具体的に説明する。
【００１３】
（第１の実施形態）
先ず、第１の実施形態について説明する。第１の実施形態はＨＥＭＴを備えた化合物半導体装置の一例に関する。図１は、第１の実施形態に係る化合物半導体装置の構造を示す断面図である。
【００１４】
第１の実施形態に係る化合物半導体装置１００には、図１に示すように、キャリア走行層１０１、キャリア走行層１０１上方のキャリア供給層１０２、並びにキャリア供給層１０２上方のソース電極１０３及びドレイン電極１０４が含まれる。化合物半導体装置１００には、ソース電極１０３とドレイン電極１０４との間でキャリア供給層１０２上方のゲート電極１０５、並びにゲート電極１０５とドレイン電極１０４との間でキャリア供給層１０２上方の第１の絶縁膜１０７、第２の絶縁膜１０８及び第３の絶縁膜１０９も含まれる。第１の絶縁膜１０７中の電子トラップの濃度は、第２の絶縁膜１０８中の電子トラップの濃度よりも高く、第３の絶縁膜１０９中の電子トラップの濃度は、第２の絶縁膜１０８中の電子トラップの濃度よりも高い。ゲート電極１０５には、第３の絶縁膜１０９上の部分１０６が含まれる。
【００１５】
第１の実施形態に係る化合物半導体装置１００では、第１の絶縁膜１０７中の電子トラップ及び第３の絶縁膜１０９中の電子トラップにより、図２に示すように、ドレイン電極１０４からの電気力線１５０が終端される。このため、ゲート電極１０５のドレイン電極１０４側の端部近傍における電界集中を緩和することができ、ゲートリーク電流を低減することができる。また、第２の絶縁膜１０８が第１の絶縁膜１０７と第３の絶縁膜１０９との間にあるため、第１の絶縁膜１０７及び第３の絶縁膜１０９が厚くなくても、キャリア走行層１０１のキャリア供給層１０２近傍に生じた二次元電子ガス（２ＤＥＧ）と庇状の部分１０６との間の寄生容量を低減することができる。このため、優れた高周波特性を得ることができる。更に、第２の絶縁膜１０８中の電子トラップの濃度が第１の絶縁膜１０７中の電子トラップの濃度及び第３の絶縁膜１０９中の電子トラップの濃度よりも低いため、電子トラップが引き起こす閾値の変動を抑制することができる。
【００１６】
絶縁膜に含まれる電子トラップの濃度の高低は、例えば、絶縁膜の電気抵抗に応じて判断することができる。絶縁膜の電気抵抗は、例えば、電子顕微鏡に設けられた探触子を用いて測定することができる。絶縁膜に含まれる電子トラップの濃度が高ければ、絶縁膜の電気抵抗は低く、絶縁膜に含まれる電子トラップの濃度が低ければ、絶縁膜の電気抵抗は高い。第１の実施形態に係る化合物半導体装置１００では、第２の絶縁膜１０８中の電子トラップの濃度が第１の絶縁膜１０７又は第３の絶縁膜１０９中の電子トラップよりも低いので、第２の絶縁膜１０８の電気抵抗は第１の絶縁膜１０７又は第３の絶縁膜１０９の電気抵抗よりも高い。絶縁膜に含まれる電子トラップの濃度の高低は、例えば、絶縁膜のウェットエッチング後の状態を観察することで判断することもできる。電子トラップの濃度が高い絶縁膜ほどウェットエッチングの速度が遅くなる。
【００１７】
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態はＧａＮ系ＨＥＭＴを備えた化合物半導体装置の一例である。図３は、第２の実施形態に係る化合物半導体装置の構造を示す断面図である。
【００１８】
第２の実施形態に係る化合物半導体装置２００には、図３に示すように、基板２１１、基板２１１上のバッファ層２１２、及びバッファ層２１２上のキャリア走行層２０１が含まれる。化合物半導体装置２００には、キャリア走行層２０１上のスペーサ層２１３、スペーサ層２１３上のキャリア供給層２０２、及びキャリア供給層２０２上のキャップ層２１４も含まれる。
【００１９】
基板２１１は、例えばＳｉＣ基板である。バッファ層２１２は、例えばＡｌＧａＮ層である。バッファ層２１２が超格子構造を備えていてもよい。キャリア走行層２０１は、例えば厚さが３μｍ程度で不純物の意図的なドーピングが行われていないＧａＮ層（ｉ−ＧａＮ層）である。スペーサ層２１３は、例えば厚さが５ｎｍ程度で不純物の意図的なドーピングが行われていないＡｌＧａＮ層（ｉ−ＡｌＧａＮ層）である。キャリア供給層２０２は、例えば厚さが３０ｎｍ程度のｎ型のＡｌＧａＮ層（ｎ−ＡｌＧａＮ層）である。キャップ層２１４は、例えば厚さが１０ｎｍ程度のｎ型のＧａＮ層（ｎ−ＧａＮ層）である。キャリア供給層２０２及びキャップ層２１４には、例えばＳｉが５×１０18ｃｍ-3程度の濃度でドーピングされている。
【００２０】
キャリア走行層２０１、スペーサ層２１３、キャリア供給層２０２及びキャップ層２１４の積層体に、素子領域を画定する素子分離領域２１５が形成されている。素子領域内において、キャップ層２１４に開口部２１６及び開口部２１７が形成されており、開口部２１６内にソース電極２０３が形成され、開口部２１７内にドレイン電極２０４が形成されている。
【００２１】
ソース電極２０３とドレイン電極２０４との間でキャップ層２１４の上方に第２の絶縁膜２０８が形成されている。第２の絶縁膜２０８には、例えば、窒化シリコン膜２０８ａ及びその上の酸窒化シリコン膜２０８ｂが含まれる。絶縁膜２０８には、ソース電極２０３とドレイン電極２０４との間の開口部２２１が形成されており、開口部２２１よりもドレイン電極２０４側では、絶縁膜２０８上に第３の絶縁膜２０９が形成されている。絶縁膜２０９は、例えば酸化アルミニウム膜である。そして、開口部２２１を介してキャップ層２１４とショットキー接触するゲート電極２０５が形成されている。ゲート電極２０５は、いわゆるＴ字型構造を有しており、絶縁膜２０９上の庇状の部分２０６を含む。キャップ層２１４と絶縁膜２０８との間で、部分２０６の下方に第１の絶縁膜２０７が形成されている。絶縁膜２０７は、例えば酸化アルミニウム膜である。絶縁膜２０７及び絶縁膜２０９は水酸化アルミニウムを含有しており、絶縁膜中の酸素原子のうち、Ａｌ−Ｏ−Ａｌの結合状態を構成する酸素原子の数ＮAl-O-Alに対する水酸化アルミニウム（Ａｌ（ＯＨ）ｘ）に含まれる酸素原子の数ＮAl(OH)xの比率をＲとすると、絶縁膜２０９における比率Ｒは、絶縁膜２０７における比率Ｒよりも高い。例えば、絶縁膜２０７における比率Ｒは０．０４〜０．０８程度であり、絶縁膜２０９における比率Ｒは０．１０〜０．１４程度である。絶縁膜２０７中の電子トラップの濃度は、絶縁膜２０８中の電子トラップの濃度よりも高く、絶縁膜２０９中の電子トラップの濃度は、絶縁膜２０８中の電子トラップの濃度よりも高い。ゲート電極２０５を覆う保護膜２２２が絶縁膜２０９上に形成されている。例えば、絶縁膜２０７の厚さは１ｎｍ〜１００ｎｍ程度、絶縁膜２０９の厚さは１ｎｍ〜１００ｎｍ程度、窒化シリコン膜２０８ａの厚さは１ｎｍ〜１００ｎｍ程度、酸窒化シリコン膜２０８ｂの厚さは１ｎｍ〜１００ｎｍ程度である。
【００２２】
第２の実施形態によっても第１の実施形態と同様の効果を得ることができる。第２の実施形態では、絶縁膜２０９がより広い範囲に形成されているため、電界集中をより緩和することができる。第２の実施形態によれば、ゲートリーク電流の低減効果と閾値電圧の変動の抑制効果とのバランスをより良好なものとすることができる。図４は、酸化アルミニウム膜における酸素原子の数ＮAl-O-Alに対する酸素原子の数ＮAl(OH)xの比率Ｒと閾値電圧の変動（Δｔｈ）及びゲート電圧が−５０Ｖのときのゲートリーク電流（Ｉｇ）との関係を示すグラフである。図４に示すように、比率Ｒが高いほどゲートリーク電流が低くなり、比率Ｒが低いほど閾値電圧の変動が抑制される。また、閾値電圧の変動は２ＤＥＧに近い部分の電子トラップの影響を受けやすい。従って、第２の実施形態では、絶縁膜２０７が閾値電圧の変動の抑制に効果的であり、絶縁膜２０９がゲートリーク電流の低減に効果的であり、これら効果のバランスが良好である。
【００２３】
次に、第２の実施形態に係る化合物半導体装置の製造方法について説明する。図５Ａ乃至図５Ｄは、第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【００２４】
先ず、図５Ａ（ａ）に示すように、基板２１１上に、バッファ層２１２、キャリア走行層２０１、スペーサ層２１３、キャリア供給層２０２及びキャップ層２１４を形成する。バッファ層２１２、キャリア走行層２０１、スペーサ層２１３、キャリア供給層２０２及びキャップ層２１４は、例えば有機金属気相成長（metal organic vapor phase epitaxy：ＭＯＶＰＥ）法により形成することができる。
【００２５】
これら化合物半導体層の形成に際しては、例えば、Ａｌ源であるトリメチルアルミニウム（ＴＭＡ）ガス、Ｇａ源であるトリメチルガリウム（ＴＭＧ）ガス、及びＮ源であるアンモニア（ＮＨ3）ガスの混合ガスを用いる。このとき、成長させる化合物半導体層の組成に応じて、トリメチルアルミニウムガス及びトリメチルガリウムガスの供給の有無及び流量を適宜設定する。各化合物半導体層に共通の原料であるアンモニアガスの流量は、例えば１００ｃｃｍ〜１０ＬＭ程度とする。また、例えば、成長圧力は５０Ｔｏｒｒ〜３００Ｔｏｒｒ程度、成長温度は１０００℃〜１２００℃程度とする。また、ｎ型の化合物半導体層（例えばキャリア供給層２０２及びキャップ層２１４）を成長させる際には、例えば、Ｓｉを含むＳｉＨ4ガスを所定の流量で混合ガスに添加し、化合物半導体層にＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18ｃｍ-3程度〜１×１０20ｃｍ-3程度、例えば５×１０18ｃｍ-3程度とする。
【００２６】
次いで、図５Ａ（ｂ）に示すように、キャップ層２１４、キャリア供給層２０２、スペーサ層２１３及びキャリア走行層２０１に素子領域を画定する素子分離領域２１５を形成する。素子分離領域２１５の形成では、例えば、素子分離領域２１５を形成する予定の領域を露出するフォトレジストのパターンをキャップ層２１４上に形成し、このパターンをマスクとしてＡｒ等のイオン注入を行う。このパターンをエッチングマスクとして塩素系ガスを用いたドライエッチングを行ってもよい。
【００２７】
その後、図５Ａ（ｃ）に示すように、キャップ層２１４上に第１の絶縁膜２０７を形成する。絶縁膜２０７としては、例えば、比率Ｒが０．０４〜０．０８程度の酸化アルミニウム膜を原子層堆積法（atomic layer deposition：ＡＬＤ）により形成する。比率Ｒは、成膜時のトリメチルアルミニウム（ＴＭＨ）又はＨ2Ｏの流量比を制御することで、調整することができる。
【００２８】
続いて、図５Ｂ（ｄ）に示すように、絶縁膜２０７をウェットエッチングによりパターニングする。
【００２９】
次いで、図５Ｂ（ｅ）に示すように、キャップ層２１４に開口部２１６及び開口部２１７を形成し、開口部２１６内にソース電極２０３を形成し、開口部２１７内にドレイン電極２０４を形成する。ソース電極２０３及びドレイン電極２０４は、例えばリフトオフ法により形成することができる。すなわち、ソース電極２０３を形成する予定の領域及びドレイン電極２０４を形成する予定の領域を露出し、他の領域を覆うフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、Ｔｉ膜を形成した後にＡｌ膜を形成する。次いで、例えば、窒素雰囲気中にて４００℃〜９００℃（例えば５８０℃）で熱処理を行い、オーミック特性を確立する。
【００３０】
その後、図５Ｂ（ｆ）に示すように、窒化シリコン膜２０８ａ及びその上の酸窒化シリコン膜２０８ｂを含む第２の絶縁膜２０８を形成する。絶縁膜２０８は、例えば化学気相成長（chemical vapor deposition：ＣＶＤ）法、原子層堆積（atomic layer deposition：ＡＬＤ）法、又はスパッタ法により形成することができる。
【００３１】
続いて、図５Ｃ（ｇ）に示すように、絶縁膜２０８のゲート電極２０５を形成する予定の領域に開口部２２１を形成する。開口部２２１は、例えばドライエッチングにより形成することができる。開口部２２１をウェットエッチング又はイオンミリングにより形成してもよい。
【００３２】
次いで、図５Ｃ（ｈ）に示すように、開口部２２１よりドレイン電極２０４側で絶縁膜２０８上に第３の絶縁膜２０９を形成する。絶縁膜２０９としては、例えば、比率Ｒが０．１０〜０．１４程度の酸化アルミニウム膜を原子層堆積法（ＡＬＤ）により形成する。
【００３３】
その後、図５Ｄ（ｉ）に示すように、絶縁膜２０９上の庇状の部分２０６を含むゲート電極２０５を形成する。ゲート電極２０５は、例えばリフトオフ法により形成することができる。すなわち、ゲート電極２０５を形成する予定の領域を露出するフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、Ｎｉ膜を形成した後にＡｕ膜を形成する。
【００３４】
その後、図５Ｄ（ｊ）に示すように、ゲート電極２０５を覆う保護膜２２２を、ゲート電極２０５よりソース電極２０３側では絶縁膜２０８上に、ドレイン電極２０４側では絶縁膜２０９上に形成する。保護膜２２２は、例えばＣＶＤ法、ＡＬＤ法又はスパッタ法により形成することができる。
【００３５】
そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置を完成させる。
【００３６】
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態はＧａＮ系ＨＥＭＴを備えた化合物半導体装置の一例である。図６は、第３の実施形態に係る化合物半導体装置の構造を示す断面図である。
【００３７】
第３の実施形態に係る化合物半導体装置３００では、図６に示すように、第２の絶縁膜２０８に、平面視で庇状の部分２０６とドレイン電極２０４との間の開口部３２１が形成されている。そして、第３の絶縁膜３０９が庇状の部分２０６と絶縁膜２０８との間、及び開口部３２１内に形成され、開口部３２１内で絶縁膜３０９がキャップ層２１４と接している。他の構成は第２の実施形態と同様である。
【００３８】
第３の実施形態によっても第２の実施形態と同様の効果を得ることができる。第３の実施形態では、絶縁膜２０９が２ＤＥＧにより近く形成されているため、電界集中をより緩和することができる。
【００３９】
次に、第３の実施形態に係る化合物半導体装置の製造方法について説明する。図７Ａ乃至図７Ｂは、第３の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【００４０】
先ず、図７Ａ（ａ）に示すように、第２の実施形態と同様にして、第２の絶縁膜２０８の形成までの処理を行う。次いで、図７Ａ（ｂ）に示すように、開口部２２１及び開口部３２１を形成する。その後、図７Ａ（ｃ）に示すように、開口部３２１内及び開口部２２１よりドレイン電極２０４側で絶縁膜２０８上に第３の絶縁膜２０９を形成する。
【００４１】
続いて、図７Ｂ（ｄ）に示すように、絶縁膜２０９上の庇状の部分２０６を含むゲート電極２０５を形成する。次いで、図７Ｂ（ｅ）に示すように、ゲート電極２０５を覆う保護膜２２２を、ゲート電極２０５よりソース電極２０３側では絶縁膜２０８上に、ドレイン電極２０４側では絶縁膜２０９上に形成する。
【００４２】
そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置を完成させる。
【００４３】
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態は、ＨＥＭＴのディスクリートパッケージに関する。図８は、第４の実施形態に係るディスクリートパッケージを示す図である。
【００４４】
第４の実施形態では、図８に示すように、第１〜第３の実施形態のいずれかのＨＥＭＴのＨＥＭＴチップ１２１０の裏面がはんだ等のダイアタッチ剤１２３４を用いてランド（ダイパッド）１２３３に固定されている。また、ドレイン電極１０４又は２０４が接続されたドレインパッド１２２６ｄに、Ａｌワイヤ等のワイヤ１２３５ｄが接続され、ワイヤ１２３５ｄの他端が、ランド１２３３と一体化しているドレインリード１２３２ｄに接続されている。ソース電極１０３又は２０３に接続されたソースパッド１２２６ｓにＡｌワイヤ等のワイヤ１２３５ｓが接続され、ワイヤ１２３５ｓの他端がランド１２３３から独立したソースリード１２３２ｓに接続されている。ゲート電極１０５又は２０５に接続されたゲートパッド１２２６ｇにＡｌワイヤ等のワイヤ１２３５ｇが接続され、ワイヤ１２３５ｇの他端がランド１２３３から独立したゲートリード１２３２ｇに接続されている。そして、ゲートリード１２３２ｇの一部、ドレインリード１２３２ｄの一部及びソースリード１２３２ｓの一部が突出するようにして、ランド１２３３及びＨＥＭＴチップ１２１０等がモールド樹脂１２３１によりパッケージングされている。
【００４５】
このようなディスクリートパッケージは、例えば、次のようにして製造することができる。先ず、ＨＥＭＴチップ１２１０をはんだ等のダイアタッチ剤１２３４を用いてリードフレームのランド１２３３に固定する。次いで、ワイヤ１２３５ｇ、１２３５ｄ及び１２３５ｓを用いたボンディングにより、ゲートパッド１２２６ｇをリードフレームのゲートリード１２３２ｇに接続し、ドレインパッド１２２６ｄをリードフレームのドレインリード１２３２ｄに接続し、ソースパッド１２２６ｓをリードフレームのソースリード１２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂１２３１を用いた封止を行う。続いて、リードフレームを切り離す。
【００４６】
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態は、ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路に関する。図９は、第５の実施形態に係るＰＦＣ回路を示す結線図である。
【００４７】
ＰＦＣ回路１２５０には、スイッチ素子（トランジスタ）１２５１、ダイオード１２５２、チョークコイル１２５３、コンデンサ１２５４及び１２５５、ダイオードブリッジ１２５６、並びに交流電源（ＡＣ）１２５７が設けられている。そして、スイッチ素子１２５１のドレイン電極と、ダイオード１２５２のアノード端子及びチョークコイル１２５３の一端子とが接続されている。スイッチ素子１２５１のソース電極と、コンデンサ１２５４の一端子及びコンデンサ１２５５の一端子とが接続されている。コンデンサ１２５４の他端子とチョークコイル１２５３の他端子とが接続されている。コンデンサ１２５５の他端子とダイオード１２５２のカソード端子とが接続されている。また、スイッチ素子１２５１のゲート電極にはゲートドライバが接続されている。コンデンサ１２５４の両端子間には、ダイオードブリッジ１２５６を介してＡＣ１２５７が接続される。コンデンサ１２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子１２５１に、第１〜第３の実施形態のいずれかのＨＥＭＴが用いられている。
【００４８】
ＰＦＣ回路１２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子１２５１をダイオード１２５２及びチョークコイル１２５３等に接続する。
【００４９】
（第６の実施形態）
次に、第６の実施形態について説明する。第６の実施形態は、ＨＥＭＴを備えた電源装置に関する。図１０は、第６の実施形態に係る電源装置を示す結線図である。
【００５０】
電源装置には、高圧の一次側回路１２６１及び低圧の二次側回路１２６２、並びに一次側回路１２６１と二次側回路１２６２との間に配設されるトランス１２６３が設けられている。
【００５１】
一次側回路１２６１には、第５の実施形態に係るＰＦＣ回路１２５０、及びＰＦＣ回路１２５０のコンデンサ１２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路１２６０が設けられている。フルブリッジインバータ回路１２６０には、複数（ここでは４つ）のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄが設けられている。
【００５２】
二次側回路１２６２には、複数（ここでは３つ）のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃが設けられている。
【００５３】
本実施形態では、一次側回路１２６１を構成するＰＦＣ回路１２５０のスイッチ素子１２５１、並びにフルブリッジインバータ回路１２６０のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄに、第１〜第３の実施形態のいずれかのＨＥＭＴが用いられている。一方、二次側回路１２６２のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。
【００５４】
（第７の実施形態）
次に、第７の実施形態について説明する。第７の実施形態は、ＨＥＭＴを備えた増幅器に関する。図１１は、第７の実施形態に係る増幅器を示す結線図である。
【００５５】
増幅器には、ディジタル・プレディストーション回路１２７１、ミキサー１２７２ａ及び１２７２ｂ、並びにパワーアンプ１２７３が設けられている。
【００５６】
ディジタル・プレディストーション回路１２７１は、入力信号の非線形歪みを補償する。ミキサー１２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ１２７３は、第１〜第３の実施形態のいずれかのＨＥＭＴを備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー１２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路１２７１に送出できる。この増幅器は、高周波増幅器、高出力増幅器として使用することができる。高周波増幅器は、例えば、携帯電話基地局用送受信装置、レーダー装置及びマイクロ波発生装置に用いることができる。
【００５７】
化合物半導体層の組成は特に限定されず、例えば、ＧａＮ、ＡｌＮ及びＩｎＮ等の窒化物半導体を用いることができる。また、これらの混晶を用いることもできる。第２の絶縁膜は、窒化シリコン膜又は酸窒化シリコン膜を含んでいなくてもよい。
【００５８】
いずれの実施形態においても、基板として、炭化シリコン（ＳｉＣ）基板、サファイア基板、シリコン基板、ＧａＮ基板又はＧａＡｓ基板等を用いてもよい。基板が、導電性、半絶縁性又は絶縁性のいずれであってもよい。
【００５９】
ゲート電極、ソース電極及びドレイン電極の構造は上述の実施形態のものに限定されない。例えば、これらが単層から構成されていてもよい。また、これらの形成方法はリフトオフ法に限定されない。更に、オーミック特性が得られるのであれば、ソース電極及びドレイン電極の形成後の熱処理を省略してもよい。ゲート電極に、Ｎｉ及びＡｕの他にＰｄ及び／又はＰｔが含まれていてもよい。
【００６０】
以下、本発明の諸態様を付記としてまとめて記載する。
【００６１】
（付記１）
キャリア走行層と、
前記キャリア走行層上方のキャリア供給層と、
前記キャリア供給層上方のソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間で前記キャリア供給層上方のゲート電極と、
前記ゲート電極と前記ドレイン電極との間で前記キャリア供給層上方の第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜と、
を有し、
前記ゲート電極は、前記第３の絶縁膜上の部分を有し、
前記第１の絶縁膜中の電子トラップの濃度は、前記第２の絶縁膜中の電子トラップの濃度よりも高く、
前記第３の絶縁膜中の電子トラップの濃度は、前記第２の絶縁膜中の電子トラップの濃度よりも高いことを特徴とする化合物半導体装置。
【００６２】
（付記２）
前記第１の絶縁膜は第１の酸化アルミニウム膜であり、
前記第３の絶縁膜は第２の酸化アルミニウム膜であり、
前記第２の酸化アルミニウム膜中の酸素原子のうち、Ａｌ−Ｏ−Ａｌの結合状態を構成する酸素原子の数に対する水酸化アルミニウムに含まれる酸素原子の数の比率は、前記第１の酸化アルミニウム膜中の酸素原子のうち、Ａｌ−Ｏ−Ａｌの結合状態を構成する酸素原子の数に対する水酸化アルミニウムに含まれる酸素原子の数の比率よりも高いことを特徴とする付記１に記載の化合物半導体装置。
【００６３】
（付記３）
前記第３の絶縁膜は、平面視で前記第１の絶縁膜よりも前記ドレイン電極側に延在していることを特徴とする付記１又は２に記載の化合物半導体装置。
【００６４】
（付記４）
前記第３の絶縁膜は前記第１の絶縁膜の側方の部分を有することを特徴とする付記３に記載の化合物半導体装置。
【００６５】
（付記５）
前記第２の絶縁膜は、窒化シリコン膜若しくは酸窒化シリコン膜又はこれらの両方を有することを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体装置。
【００６６】
（付記６）
付記１乃至５のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
【００６７】
（付記７）
付記１乃至５のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
【００６８】
（付記８）
キャリア走行層上方にキャリア供給層を形成する工程と、
前記キャリア供給層上方にソース電極及びドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極との間で前記キャリア供給層上方にゲート電極を形成する工程と、
前記ゲート電極と前記ドレイン電極との間で前記キャリア供給層上方に第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜を形成する工程と、
を有し、
前記ゲート電極は、前記第３の絶縁膜上の部分を有し、
前記第１の絶縁膜中の電子トラップの濃度は、前記第２の絶縁膜中の電子トラップの濃度よりも高く、
前記第３の絶縁膜中の電子トラップの濃度は、前記第２の絶縁膜中の電子トラップの濃度よりも高いことを特徴とする化合物半導体装置の製造方法。
【００６９】
（付記９）
前記第１の絶縁膜は第１の酸化アルミニウム膜であり、
前記第３の絶縁膜は第２の酸化アルミニウム膜であり、
前記第２の酸化アルミニウム膜中の酸素原子のうち、Ａｌ−Ｏ−Ａｌの結合状態を構成する酸素原子の数に対する水酸化アルミニウムに含まれる酸素原子の数の比率は、前記第１の酸化アルミニウム膜中の酸素原子のうち、Ａｌ−Ｏ−Ａｌの結合状態を構成する酸素原子の数に対する水酸化アルミニウムに含まれる酸素原子の数の比率よりも高いことを特徴とする付記８に記載の化合物半導体装置の製造方法。
【００７０】
（付記１０）
前記第３の絶縁膜は、平面視で前記第１の絶縁膜よりも前記ドレイン電極側に延在していることを特徴とする付記８又は９に記載の化合物半導体装置の製造方法。
【００７１】
（付記１１）
前記第３の絶縁膜は前記第１の絶縁膜の側方の部分を有することを特徴とする付記１０に記載の化合物半導体装置の製造方法。
【００７２】
（付記１２）
前記第２の絶縁膜は、窒化シリコン膜若しくは酸窒化シリコン膜又はこれらの両方を有することを特徴とする付記８乃至１１のいずれか１項に記載の化合物半導体装置の製造方法。
【符号の説明】
【００７３】
１００、２００、３００：化合物半導体装置
１０１、２０１：キャリア走行層
１０２、２０２：キャリア供給層
１０３、２０３：ソース電極
１０４、２０４：ドレイン電極
１０５、２０５：ゲート電極
１０６、２０６：庇状の部分
１０７、２０７：第１の絶縁膜
１０８、２０８：第２の絶縁膜
１０９、２０９、３０９：第３の絶縁膜
【図１】
2018010937.tif 000003
【図２】
2018010937.tif 000004
【図３】
2018010937.tif 000005
【図４】
2018010937.tif 000006
【図５Ａ】
2018010937.tif 000007
【図５Ｂ】
2018010937.tif 000008
【図５Ｃ】
2018010937.tif 000009
【図５Ｄ】
2018010937.tif 000010
【図６】
2018010937.tif 000011
【図７Ａ】
2018010937.tif 000012
【図７Ｂ】
2018010937.tif 000013
【図８】
2018010937.tif 000014
【図９】
2018010937.tif 000015
【図１０】
2018010937.tif 000016
【図１１】
2018010937.tif 000017