(57)【要約】【課題】７００℃〜１１５０℃の温度範囲で不純物を熱拡散させようとしても、ｐ型ＩＩＩ族窒化物半導体層に良好なオーミックコンタクトを形成できないという問題がある。【解決手段】ＩＩＩ族窒化物半導体基板とＩＩＩ族窒化物半導体基板上のｐ型ＩＩＩ族窒化物半導体層とを有する半導体装置の製造方法であって、ｐ型ＩＩＩ族窒化物半導体層上に直接接してマグネシウム含有層を形成する段階と、ｐ型ＩＩＩ族窒化物半導体層を１３００℃以上の温度でアニールして、マグネシウム含有層の直下に位置するｐ型ＩＩＩ族窒化物半導体層にマグネシウムを不純物として含むｐ＋型領域を形成する段階とを備える、半導体装置の製造方法を提供する。【選択図】図１
2018010946.tif 000002
【特許請求の範囲】
【請求項１】
ＩＩＩ族窒化物半導体基板と前記ＩＩＩ族窒化物半導体基板上のｐ型ＩＩＩ族窒化物半導体層とを有する半導体装置の製造方法であって、
前記ｐ型ＩＩＩ族窒化物半導体層上に直接接するマグネシウム含有層を形成する段階と、
前記ｐ型ＩＩＩ族窒化物半導体層を１３００℃以上の温度でアニールして、前記マグネシウム含有層の直下に位置する前記ｐ型ＩＩＩ族窒化物半導体層にマグネシウムを不純物として含むｐ＋型領域を形成する段階と
を備える
半導体装置の製造方法。
【請求項２】
前記アニールする段階において、前記ｐ型ＩＩＩ族窒化物半導体層を１５００℃以上の温度でアニールする
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記アニールする段階において、前記ｐ型ＩＩＩ族窒化物半導体層を２０００℃以下の温度でアニールする
請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記マグネシウム含有層を形成する段階の後、かつ、前記ｐ＋型領域を形成する段階の前に、前記ｐ型ＩＩＩ族窒化物半導体層および前記マグネシウム含有層上に保護膜を形成する段階をさらに備える
請求項１から３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記保護膜は、前記マグネシウム含有層の上面および側面と、前記ｐ型ＩＩＩ族窒化物半導体層の上面とを覆う
請求項４に記載の半導体装置の製造方法。
【請求項６】
前記保護膜は、窒化アルミニウム、窒化ホウ素およびその他の高融点材料のいずれか一種類の材料を有する
請求項４または５に記載の半導体装置の製造方法。
【請求項７】
前記ｐ＋型領域を形成する段階の後に、
前記保護膜を除去する段階と、
前記マグネシウム含有層を除去する段階と
をさらに備える
請求項４から６のいずれか一項に記載の半導体装置の製造方法。
【請求項８】
前記ＩＩＩ族窒化物半導体基板は、１０７ｃｍ−２未満の貫通転位密度を有する
請求項１から７のいずれか一項に記載の半導体装置の製造方法。
【請求項９】
前記ｐ＋型領域は、１Ｅ＋１８ｃｍ−３以上１Ｅ＋２１ｃｍ−３以下のマグネシウム濃度を有する
請求項１から８のいずれか一項に記載の半導体装置の製造方法。
【請求項１０】
前記ｐ型ＩＩＩ族窒化物半導体層を形成する段階の前に、前記ＩＩＩ族窒化物半導体基板と前記ｐ型ＩＩＩ族窒化物半導体層との間にｎ型ＩＩＩ族窒化物半導体層を形成する段階と、
前記ｐ型ＩＩＩ族窒化物半導体層を形成する段階の後に、前記ｐ型ＩＩＩ族窒化物半導体層上にｎ＋型ＩＩＩ族窒化物半導体層を形成する段階と、
前記ｎ＋型ＩＩＩ族窒化物半導体層を形成する段階の後、かつ、前記マグネシウム含有層を形成する段階の前に、前記ｎ＋型ＩＩＩ族窒化物半導体層を部分的に除去することにより前記半導体層のおもて面に直交する断面において一対の前記ｐ＋型領域よりも内側に一対のｎ＋型領域を形成する段階と、
前記ｐ＋型領域を形成する段階の後に、前記一対のｎ＋型領域の間であって前記ｐ＋型領域とは異なる位置の前記ｐ型ＩＩＩ族窒化物半導体層にｎ型不純物を注入することにより、前記ｐ型ＩＩＩ族窒化物半導体層にｎ型領域を形成する段階と、
前記ｎ型領域を形成する段階の後に、前記ｎ型領域上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜を形成する段階の後に、前記ゲート絶縁膜上に直接接するゲート電極を形成する段階と、
前記ｎ型領域を形成する段階の後に、前記一対のｎ＋型領域と前記ｐ＋型領域とに電気的に接続するソース電極を形成する段階と、
前記ｎ型領域を形成する段階の後に、前記ＩＩＩ族窒化物半導体基板の下に直接接するドレイン電極を形成する段階と
をさらに備える
請求項１から９のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【０００２】
一般的に、ＩＩＩ族窒化物半導体に対してオーミック接触を形成することは難しく、特に、ｐ型のオーミック接触は形成が難しい。不純物の熱拡散によりオーミック接触層を形成する技術が開示されている。特許文献１においては、ｐ型のドーパントとしてＭｇを熱拡散させることによりｐ型領域およびｐ＋型領域を形成している。熱拡散は、アンモニア雰囲気において７００℃〜１１５０℃で行っている。特許文献２においては、ｐ型のドーパントとしてＺｎを熱拡散させることによりｐ＋領域を形成している。特許文献３においては、ｐ型のドーパントとしてＭｇ、Ｚｎ、ＳｉおよびＯを用いて、酸素雰囲気において８００℃〜１０００℃で熱拡散を行っている。特許文献４においては、ＩＩＩ族窒化物半導体層に良好なオーミックコンタクトを得るために、ｎ型不純物を熱拡散させることによりｎ型不純物拡散領域を形成している。
［先行技術文献］
［特許文献］
［特許文献１］  特開２００８−７８３３２号公報
［特許文献２］  特開２０１２−１６４７１８号公報
［特許文献３］  特開２０１１−１１４０１７号公報
［特許文献４］  特開２００３−１９７６４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
７００℃〜１１５０℃の温度範囲で不純物を熱拡散させようとしても、ｐ型ＩＩＩ族窒化物半導体層に良好なオーミックコンタクトを形成できないという問題がある。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、ＩＩＩ族窒化物半導体基板とｐ型ＩＩＩ族窒化物半導体層とを有する半導体装置の製造方法を提供する。ｐ型ＩＩＩ族窒化物半導体層は、ＩＩＩ族窒化物半導体基板上に設けられてよい。半導体装置の製造方法は、マグネシウム含有層を形成する段階と、ｐ＋型領域を形成する段階とを備えてよい。マグネシウム含有層は、ｐ型ＩＩＩ族窒化物半導体層上に直接接してよい。ｐ＋型領域を形成する段階においては、ｐ型ＩＩＩ族窒化物半導体層を１３００℃以上の温度でアニールして、マグネシウム含有層の直下に位置するｐ型ＩＩＩ族窒化物半導体層にｐ＋型領域を形成してよい。ｐ＋型領域は、マグネシウムを不純物として含んでよい。
【０００５】
アニールする段階において、ｐ型ＩＩＩ族窒化物半導体層を１５００℃以上の温度でアニールしてよい。
【０００６】
アニールする段階において、ｐ型ＩＩＩ族窒化物半導体層を２０００℃以下の温度でアニールしてよい。
【０００７】
半導体装置の製造方法は、マグネシウム含有層を形成する段階の後、かつ、ｐ＋型領域を形成する段階の前に、保護膜を形成する段階をさらに備えてよい。保護膜は、ｐ型ＩＩＩ族窒化物半導体層およびマグネシウム含有層上に形成されてよい。
【０００８】
保護膜は、マグネシウム含有層の上面および側面と、ｐ型ＩＩＩ族窒化物半導体層の上面とを覆ってよい。
【０００９】
保護膜は、窒化アルミニウム、窒化ホウ素およびその他の高融点材料のいずれか一種類の材料を有してよい。
【００１０】
半導体装置の製造方法は、ｐ＋型領域を形成する段階の後に、保護膜を除去する段階と、マグネシウム含有層を除去する段階とをさらに備えてよい。
【００１１】
ＩＩＩ族窒化物半導体基板は、１０６ｃｍ−２以下の貫通転位密度を有してよい。
【００１２】
ｐ＋型領域は、１Ｅ＋１８ｃｍ−３以上１Ｅ＋２１ｃｍ−３以下のマグネシウム濃度を有してよい。
【００１３】
半導体装置の製造方法は、ｐ型ＩＩＩ族窒化物半導体層を形成する段階の前に、ｎ型ＩＩＩ族窒化物半導体層を形成する段階と、ｐ型ＩＩＩ族窒化物半導体層を形成する段階の後に、ｎ＋型ＩＩＩ族窒化物半導体層を形成する段階と、ｎ＋型ＩＩＩ族窒化物半導体層を形成する段階の後、かつ、マグネシウム含有層を形成する段階の前に、一対のｎ＋型領域を形成する段階と、ｐ＋型領域を形成する段階の後に、ｎ型領域を形成する段階と、ｎ型領域を形成する段階の後に、ゲート絶縁膜を形成する段階と、ゲート絶縁膜を形成する段階の後に、ゲート電極を形成する段階と、ｎ型領域を形成する段階の後に、ソース電極を形成する段階と、ｎ型領域を形成する段階の後に、ドレイン電極を形成する段階とをさらに備えてよい。
【００１４】
ｎ型ＩＩＩ族窒化物半導体層は、ＩＩＩ族窒化物半導体基板とｐ型ＩＩＩ族窒化物半導体層との間に形成されてよい。ｎ＋型ＩＩＩ族窒化物半導体層は、ｐ型ＩＩＩ族窒化物半導体層上に形成されてよい。一対のｎ＋型領域は、ｎ＋型ＩＩＩ族窒化物半導体層を部分的に除去することにより半導体層のおもて面に直交する断面において一対のｐ＋型領域よりも内側に形成されてよい。ｎ型領域は、ｐ型ＩＩＩ族窒化物半導体層に形成されてよい。ｎ型領域は、一対のｎ＋型領域の間であってｐ＋型領域とは異なる位置のｐ型ＩＩＩ族窒化物半導体層にｎ型不純物を注入することにより形成されてよい。ゲート絶縁膜は、ｎ型領域上に形成されてよい。ゲート電極は、ゲート絶縁膜上に直接接してよい。ソース電極は、一対のｎ＋型領域とｐ＋型領域とに電気的に接続してよい。ドレイン電極は、ＩＩＩ族窒化物半導体基板の下に直接接してよい。
【００１５】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１６】
【図１】第１実施形態におけるオーミックコンタクト構造１００の断面を示す概要図である。
【図２】オーミックコンタクト構造１００の製造方法２００を示すフロー図である。
【図３Ａ】段階Ｓ１０を示す図である。
【図３Ｂ】段階Ｓ２０を示す図である。
【図３Ｃ】段階Ｓ３０を示す図である。
【図３Ｄ】段階Ｓ４０を示す図である。
【図３Ｅ】段階Ｓ５０を示す図である。
【図３Ｆ】段階Ｓ６０を示す図である。
【図４】第２実施形態における縦型ＭＯＳＦＥＴ３００の断面を示す概要図である。
【図５】ＭＯＳＦＥＴ３００の製造方法４００を示すフロー図である。
【図６Ａ】段階Ｓ１１０を示す図である。
【図６Ｂ】段階Ｓ１１４を示す図である。
【図６Ｃ】段階Ｓ１１６を示す図である。
【図６Ｄ】段階Ｓ１２０を示す図である。
【図６Ｅ】段階Ｓ１３０を示す図である。
【図６Ｆ】段階Ｓ１４０を示す図である。
【図６Ｇ】段階Ｓ１５０を示す図である。
【図６Ｈ】段階Ｓ１５４を示す図である。
【図６Ｉ】段階Ｓ１５６を示す図である。
【図６Ｊ】段階Ｓ１５８を示す図である。
【図６Ｋ】段階Ｓ１６０を示す図である。
【図６Ｌ】段階Ｓ１６２を示す図である。
【発明を実施するための形態】
【００１７】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１８】
図１は、第１実施形態におけるオーミックコンタクト構造１００の断面を示す概要図である。オーミックコンタクト構造１００は、ＩＩＩ族窒化物半導体を用いた半導体装置の一部であってよい。本例のＩＩＩ族窒化物半導体は、窒化ガリウム（以下、ＧａＮと記載する）である。ただし、ＩＩＩ族窒化物半導体は、Ａｌ（アルミニウム）およびＩｎ（インジウム）の一種類以上をさらに含んでもよい。ＩＩＩ族窒化物半導体は、ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ（ただし、０≦ｘ≦１、０≦ｙ≦１）であってもよい。
【００１９】
本例のオーミックコンタクト構造１００は、ＩＩＩ族窒化物半導体基板としてのｎ＋型ＧａＮ基板１０と、ＧａＮ層２０と、電極６０とを有する。本例のＧａＮ層２０は、ｎ＋型ＧａＮ基板１０上に直接接して設けられたホモエピタキシャル層である。本例のＧａＮ層２０は、ｎ型ＧａＮ層１２と、ｐ型ＩＩＩ族窒化物半導体層としてのｐ型ＧａＮ層１４とを有する。ｐ型ＧａＮ層１４は、ｎ型ＧａＮ層１２上に直接接して設けられてよい。
【００２０】
本例のｎ＋型ＧａＮ基板１０は、自立基板である。ｎ＋型ＧａＮ基板１０は、後続のエピタキシャル工程における種結晶となってよい。本例において、ｎ＋型ＧａＮ基板１０とＧａＮ層２０との境界を境界１１とする。本例においては、境界１１とは反対側のｎ＋型ＧａＮ基板１０の主面を裏面１７とし、境界１１とは反対側のＧａＮ層２０の主面をおもて面１５とする。
【００２１】
本例において、ｎ＋型ＧａＮ基板１０の裏面１７からＧａＮ層２０のおもて面１５に向かう方向を「上」とする。また、「下」とは、当該「上」と逆方向を意味する。「上」および「下」は、必ずしも地面に対する垂直方向を意味しない。「上」および「下」は、基板、層および膜等の相対的な位置関係を特定する便宜的な表現に過ぎない。
【００２２】
本例のｐ型ＧａＮ層１４は、ｐ＋型領域１６を有する。ｐ＋型領域１６は、高い濃度（１Ｅ＋１８ｃｍ−３以上）でｐ型不純物が拡散した領域（高濃度不純物拡散領域）である。なお、Ｅは１０の冪を意味する。例えば、Ｅ＋１８は１０１８を意味する。ｐ＋型領域１６は、ＧａＮ層２０と電極６０とのオーミックコンタクトを提供してよい。本例のｐ型ＧａＮ層１４は、ウェル（ｗｅｌｌ）形状であってよい。ｐ型ＧａＮ層１４の最上部は、おもて面１５に露出してよい。ｐ＋型領域１６の最上部は、電極６０と合金層を形成してもよい。
【００２３】
ＩＩＩ族窒化物半導体に対するｎ型不純物は、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、およびＯ（酸素）の一種類以上の元素であってよい。また、ＩＩＩ族窒化物半導体に対するｐ型不純物としては、Ｍｇ（マグネシウム）、Ｈｇ（水銀）、Ｂｅ（ベリリウム）およびＺｎ（亜鉛）の一種類以上の元素であってよい。
【００２４】
本願の発明者の知見によれば、１３００℃未満の温度域（例えば、１１５０℃）においては、ｐ型不純物はエピタキシャル形成されたｐ型ＧａＮ層１４中に固相拡散しない。これは、ｐ型不純物の拡散距離が短いからである。アンドープＧａＮ層上に高濃度ＭｇドープＧａＮ層を成長させた試料に対して１１５０℃のアニール処理を施し、その後これらの層についてＭｇ濃度の深さ方向分布をＳＩＭＳ分析（二次イオン質量分析）により測定した。その結果、Ｍｇの拡散距離が３０ｎｍと非常に小さかった。
【００２５】
本例においては、アニール段階（後述の図３Ｄ）において、ＩＩＩ族窒化物半導体中にｐ型不純物を固相拡散させ、且つ、拡散させたｐ型不純物を活性化してアクセプタとして機能させる。ｐ型不純物のうちＨｇ、ＢｅおよびＺｎは、ＩＩＩ族窒化物半導体中での活性化エネルギーがＭｇに比べて高いので、仮にＩＩＩ族窒化物半導体中へ拡散させることができたとしてもアクセプタとして機能させることが難しい。それゆえ、ｐ型不純物としてはＨｇ、ＢｅおよびＺｎよりも、Ｍｇが望ましい。本例においては、ｐ型不純物としてＭｇを用いる。
【００２６】
図２は、オーミックコンタクト構造１００の製造方法２００を示すフロー図である。本例の製造工程は、段階Ｓ１０からＳ６０の順に行われる。本例の製造工程は、ｎ型ＧａＮ層１２およびｐ型ＧａＮ層１４をエピタキシャル形成する段階（Ｓ１０）と、マグネシウム含有層（以下、Ｍｇ含有層３０と記載する）を形成する段階（Ｓ２０）と、保護膜４０を形成する段階（Ｓ３０）と、被処理積層体４５を１３００℃以上の温度でアニールする段階（Ｓ４０）と、Ｍｇ含有層３０および保護膜４０を除去する段階（Ｓ５０）と、電極６０を形成する段階（Ｓ６０）とを備える。
【００２７】
図３Ａは、段階Ｓ１０を示す図である。段階Ｓ１０においては、有機金属成長法（ＭＯＣＶＤ）によりｎ＋型ＧａＮ基板１０上にｎ型ＧａＮ層１２をエピタキシャル形成する。一例において、トリメチルガリウム（Ｇａ（ＣＨ３）３）、アンモニア（ＮＨ３）およびモノシラン（ＳｉＨ４）を含む原料ガスと、窒素（Ｎ２）および水素（Ｈ２）を含む押圧ガスとを高温のｎ＋型ＧａＮ基板１０上に流す。ＳｉＨ４のＳｉは、ｎ型不純物として機能する。なお、原料ガスおよび押圧ガスの種類は上記例に限定されない。
【００２８】
次いで、ＭＯＣＶＤによりｎ型ＧａＮ層１２上にｐ型ＧａＮ層１４をエピタキシャル形成する。一例において、トリメチルガリウム、アンモニアおよびビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を含む原料ガスと、窒素（Ｎ２）および水素（Ｈ２）を含む押圧ガスとを高温のｎ型ＧａＮ層１２上に流す。Ｃｐ２ＭｇのＭｇは、ｐ型不純物として機能する。なお、原料ガスおよび押圧ガスの種類は上記例に限定されない。
【００２９】
図３Ｂは、段階Ｓ２０を示す図である。段階Ｓ２０においては、ｐ型ＧａＮ層１４上に直接接するＭｇ含有層３０を形成する。Ｍｇ含有層３０をおもて面１５全体に形成した後、フォトリソグラフィー工程を経てＭｇ含有層３０を所定の形状にパターニングする。当該所定の形状は、おもて面１５におけるｐ＋型領域１６の形状に対応してよく、具体的にはｐ＋型領域１６と相似形状であってよい。図３Ｂには、パターニング後のＭｇ含有層３０を示す。
【００３０】
Ｍｇ含有層３０のＭｇは、後述のアニール段階（Ｓ４０）において、Ｍｇ含有層３０からｐ型ＧａＮ層１４に固相拡散する。Ｍｇ含有層３０は、ｐ＋型領域１６を形成するための固体不純物源として機能する。本例においては、Ｍｇ含有層３０を所定の形状に成形するので、ｐ＋型層をエピタキシャル形成する場合と比較して、Ｍｇがドープされる領域を制限しつつｐ＋型領域１６を形成することが容易にできる。なお、高濃度のｐ型不純物をｐ型ＧａＮ層１４にイオン注入すると、ｐ型ＧａＮ層１４の結晶品質が劣化する。本例においては、Ｍｇ含有層３０を熱拡散で形成するので、イオン注入によるｐ型ＧａＮ層１４の結晶品質の低下を防ぐことができる。
【００３１】
Ｍｇ含有層３０は、Ｍｇを含む合金層であってよく、Ｍｇを含む化合物層であってもよい。ただし、Ｍｇは酸化されやすいので、Ｍｇを含む合金層の表面は酸化されていてもよい。また、Ｍｇ含有層３０上には保護用の金属膜が積層されてもよい。一例において、ＭｇとＺｒを含む合金層は、蒸着法、スパッタリング法（ｓｐｕｔｔｅｒｉｎｇ）またはイオンプレーティング法（ｉｏｎ  ｐｌａｔｉｎｇ）によりおもて面１５全体に形成してよい。なお、Ｍｇ含有層３０をおもて面１５全体に形成するときにＧａＮ層２０の温度は室温以上２００℃以下の範囲の温度としてよい。
【００３２】
Ｍｇを含む合金層は、高融点金属にＭｇを添加したＭｇ‐Ｎｉ合金、Ｍｇ‐Ｔｉ合金、Ｍｇ‐Ｚｒ合金、Ｍｇ‐Ｗ合金、または、Ｍｇ‐希土類元素系合金であってよい。Ｍｇを含む化合物層は、Ｍｇ（ＯＨ）（水酸化マグネシウム）またはＭｇ（ＮＯ３）２（硝酸マグネシウム）であってよい。
【００３３】
図３Ｃは、段階Ｓ３０を示す図である。段階Ｓ３０においては、ｐ型ＧａＮ層１４およびＭｇ含有層３０上に保護膜４０を形成する。また、ｎ＋型ＧａＮ基板１０の裏面１７に直接接して保護膜４０をさらに形成してもよい。これにより、ｎ＋型ＧａＮ基板１０、ＧａＮ層２０、Ｍｇ含有層３０および保護膜４０を有する被処理積層体４５を形成する。保護膜４０は、ＡｌＮ（窒化アルミニウム）、ＢＮ（窒化ホウ素）およびその他の高融点材料のいずれか一種類の材料を有してよい。高融点材料は、ＷＣ（炭化タングステン）、Ａｌ２Ｏ３（酸化アルミニウム）、Ｗ（タングステン）、Ｚｒ（シルコニウム）、Ｐｔ（プラチナ）であってよい。
【００３４】
保護膜４０は、Ｍｇ含有層３０が熱分解して蒸発することを防ぐ機能を有してよい。本例の保護膜４０は、Ｍｇ含有層３０の上面３２および側面３４を覆う。これにより、保護膜４０が無い場合および保護膜４０がＭｇ含有層３０の上面３２のみを覆う場合と比較して、Ｍｇ含有層３０が熱分解して蒸発することを防ぐことができる。それゆえ、より確実にＭｇをｐ型ＧａＮ層１４中へ固相拡散させることができる。
【００３５】
保護膜４０は、耐熱性が高く、ｐ型ＧａＮ層１４と良好な密着性を有し、保護膜４０からｐ型ＧａＮ層１４へ不純物が拡散せず、かつ、ｐ型ＧａＮ層１４に対して選択的に除去可能であることが望ましい。保護膜４０の耐熱性が高いとは、１３００℃以上２０００℃以下の温度でアニールされた場合においても保護膜４０にピット（貫通開口）が形成されない程度に、保護膜４０が実質的に分解しないことを意味する。
【００３６】
本例の保護膜４０は、ｐ型ＧａＮ層１４の上面も覆う。なお、本例の保護膜４０は、Ｍｇ含有層３０とｐ型ＧａＮ層１４との接触領域以外の領域におけるＧａＮ層２０のおもて面１５全体を覆う。また、ｎ＋型ＧａＮ基板１０の裏面１７に保護膜４０をさらに形成してもよい。
【００３７】
保護膜４０は、熱分解によりおもて面１５から窒素が放出されることを防ぐ機能も有する。ＧａＮ層２０のおもて面１５から窒素が放出されると、おもて面１５に穴ができる。保護膜４０は、おもて面１５からの窒素の放出を抑制することにより、おもて面１５に穴が形成されることを抑制することができる。
【００３８】
図３Ｄは、段階Ｓ４０を示す図である。段階Ｓ４０においては、被処理積層体４５を１３００℃以上の温度でアニールして、ｐ＋型領域１６を形成する。本例においては、１４００℃以上１５００℃以下の所定温度で被処理積層体４５をアニールする。当該所定温度は±２５℃の揺れを含んでもよい。段階Ｓ４０において、Ｍｇ含有層３０の直下に位置するｐ型ＧａＮ層１４にｐ＋型領域１６が形成される。本例のｐ＋型領域１６は、Ｍｇを不純物として含む領域である。
【００３９】
段階Ｓ４０のアニールは、アニール装置５０の処理室内に被処理積層体４５を載置して行う。段階Ｓ４０のアニールにおいて、被処理積層体４５の温度を１３００℃以上とすることにより、Ｍｇをｐ型ＧａＮ層１４中に固相拡散させ且つアクセプタとして活性化することができる。なお、被処理積層体４５の温度は、ｐ型ＧａＮ層１４の温度と読み替えてよい。
【００４０】
段階Ｓ４０において、被処理積層体４５を１３５０℃以上の温度でアニールしてよく、１４００℃以上、１４５０℃以上または１５００℃以上の温度でアニールしてもよい。このような高温でアニールすることにより、十分に高濃度のＭｇを拡散することができる。
【００４１】
より高温でアニールするほどｐ＋型領域１６のＭｇ濃度が高くなる。つまり、より高温でアニールするほど、ｐ型ＧａＮ層１４に固相拡散したＭｇ原子の総数が増加し、アクセプタ濃度も増加する。それゆえ、アニール温度はより高い方が望ましい。ただし、本例においては、Ｍｇ含有層３０の溶融およびＧａＮ層２０からの窒素抜けを防ぐべく、アニール温度の上限を設定する。
【００４２】
段階Ｓ４０においては、被処理積層体４５を２０００℃以下の温度でアニールしてよい。２０００℃よりも高い温度においては、Ｍｇ含有層３０が溶融および／または蒸発する恐れがある。それゆえ、２０００℃以下とすることが望ましい。
【００４３】
ｐ＋型領域１６は、１Ｅ＋１８ｃｍ−３以上１Ｅ＋２１ｃｍ−３以下のＭｇ濃度を有してよい。一例において、おもて面１５から深さ１００ｎｍまでの範囲でのＭｇの濃度が１Ｅ＋１８ｃｍ−３以上１Ｅ＋２１ｃｍ−３以下であってよい。
【００４４】
Ｍｇの濃度は、おもて面１５（深さゼロｎｍ）では２Ｅ＋２１ｃｍ−３と１Ｅ＋２１ｃｍ−３以上であってよく、おもて面１５から１００ｎｍの深さ位置において５Ｅ＋１８ｃｍ−３であってよく、おもて面１５から２００ｎｍの深さ位置において２Ｅ＋１８ｃｍ−３であってよく、おもて面１５から３００ｎｍの深さ位置において１Ｅ＋１８ｃｍ−３であってよい。なお、深さとはおもて面１５からの下方向の長さを意味する。このように、Ｍｇの濃度は、おもて面１５を除いて下に行くにつれて指数関数的に減少してよい。
【００４５】
なお、本例のｎ＋型ＧａＮ基板１０は、１０７ｃｍ−２未満の貫通転位密度を有する。この場合、ＧａＮ層２０の転位密度もｎ＋型ＧａＮ基板１０と同程度に低い。一般に貫通転位密度が低い方が、不純物は半導体層中に固相拡散しにくい。ただし、１３００℃以上の高温でＭｇを固相拡散する本例においては、１０７ｃｍ−２未満の貫通転位密度を有するｐ型ＧａＮ層１４中にもＭｇを固相拡散させることができる。また、本例においては、ｎ＋型ＧａＮ基板１０およびＧａＮ層２０の貫通転位密度が低くても、素子抵抗を下げることができる点も有利である。
【００４６】
図３Ｅは、段階Ｓ５０を示す図である。段階Ｓ５０においては、保護膜４０を除去し、Ｍｇ含有層３０を除去する。保護膜４０がＡｌＮの場合、保護膜４０はアルカリ水溶液（例えば、水酸化カリウム水溶液）により除去してよい。保護膜４０が金属の場合、酸性水溶液（例えば、硫酸、塩酸または王水）により除去してよい。保護膜４０がＷＣの場合、保護膜４０は硝酸ナトリウムにより溶解してよい。いずれの水溶液もＧａＮ層２０をエッチングしないので、下地層にダメージを与えることは無い。保護膜４０がＢＮの場合、ＧａＮ層２０へのダメージはあるがドライエッチングで除去してもよい。Ｍｇ含有層３０は、酸性水溶液（例えば、硫酸、塩酸または王水）やドライエッチングにより除去してよい。
【００４７】
図３Ｆは、段階Ｓ６０を示す図である。段階Ｓ５０においては、おもて面１５上の全体に金属層を形成した後、フォトリソグラフィー工程を経て所定の形状に金属層をパターニングする。金属層は、プラチナ（Ｐｔ）またはパラジウム（Ｐｄ）であってよい。また、金属層の上にＴｉやＡｌなどを積層してもよい。当該所定の形状は、おもて面１５におけるｐ＋型領域１６の形状に対応してよく、具体的にはｐ＋型領域１６と同一または相似形状であってよい。図３Ｆには、金属層をパターニングした後に形成された電極６０を示す。これにより、オーミックコンタクト構造１００が完成する。
【００４８】
図４は、第２実施形態における縦型ＭＯＳＦＥＴ３００の断面を示す概要図である。なお、図４は、縦型ＭＯＳＦＥＴ３００の単位構造を示す。当該単位構造は、図面の左右に繰り返し設けられてよい。本例の縦型ＭＯＳＦＥＴ３００は、ｎ＋型ＧａＮ基板１０、ＧａＮ層２０、一対のｎ＋型領域２８、ゲート端子７０、ゲート絶縁膜７２、ゲート電極７４、ソース端子８０、ソース電極８４、ドレイン端子９０およびドレイン電極９４を有する。なお、縦型ＭＯＳＦＥＴ３００を上面視した場合に、本例のｎ＋型領域２８は直線部および湾曲部を有する環状である。本例の断面は、ＧａＮ層２０のおもて面１５とｎ＋型領域２８の直線部とに直交する断面である。
【００４９】
ＧａＮ層２０は、ｎ型ＩＩＩ族窒化物半導体層としてのｎ型の下部ドリフト層２２、ｐ型ＧａＮ層２４、一対のｐ＋型領域２６、および、ｎ型領域としての上部ドリフト領域２９を有する。なお、縦型ＭＯＳＦＥＴ３００を上面視した場合に、本例のｐ型ＧａＮ層２４およびｐ＋型領域２６は直線部および湾曲部を有する環状である。なお、図４の断面視において、ｐ型ＧａＮ層２４は上部ドリフト領域２９により空間的に分離されている。本例は、第１実施形態におけるｐ＋型領域１６の製法を縦型ＭＯＳＦＥＴ３００に適用したものである。下部ドリフト層２２は、第１実施形態のｎ型ＧａＮ層１２と同じであってよい。
【００５０】
ｐ型ＧａＮ層２４は、第１実施形態のｐ型ＧａＮ層１４と同じ方法により形成されてよい。ｐ型ＧａＮ層２４のうちゲート絶縁膜７２の直下の領域は、チャネル形成領域２５として機能してよい。ｐ＋型領域２６は、第１実施形態のｐ＋型領域１６と同じであってよい。ｐ＋型領域２６は、ソース電極８４との接触抵抗を低減する機能、および、オフ時の正孔引き抜き経路を提供する機能を有してよい。
【００５１】
上部ドリフト領域２９は、一対のｎ＋型領域２８の間に設けられる。上部ドリフト領域２９は、下部ドリフト層２２と連続するよう形成されてよい。ｎ＋型領域２８は、ソース領域として機能してよい。その他、本例において、第１実施形態と同じ構成には同じ符番を付して示す。
【００５２】
ゲート端子７０、ソース端子８０およびドレイン端子９０を、それぞれＧ、ＤおよびＳに丸を付けて示す。例えば、ドレイン電極９４が所定の高電位を有し、かつ、ソース電極８４が接地電位を有する場合に、ゲート端子７０からゲート電極７４に閾値電圧以上の電位が与えられると、チャネル形成領域２５に電荷反転層が形成され、ドレイン端子９０からソース端子８０へ電流が流れる。また、ゲート電極７４に閾値電圧よりも低い電位が与えられるとチャネル形成領域２５における電荷反転層が消滅し、電流が遮断される。
【００５３】
図５は、ＭＯＳＦＥＴ３００の製造方法４００を示すフロー図である。本例の製造工程は、段階Ｓ１１０からＳ１６２の順に行われる。本例の段階Ｓ１１０、Ｓ１２０、Ｓ１３０、Ｓ１４０、Ｓ１５０およびＳ１６０は、第１実施形態の段階Ｓ１０、Ｓ２０、Ｓ３０、Ｓ４０、Ｓ５０およびＳ６０にそれぞれ対応する。それゆえ、重複する説明は省略する。本例の製造工程においては、段階Ｓ１１４、Ｓ１１６、Ｓ１５４、Ｓ１５６、Ｓ１５８およびＳ１６２をさらに有する。なお、段階Ｓ１１４のｎ＋型ＧａＮ層２７および段階Ｓ１４０の被処理積層体１４５の詳細については後述する。
【００５４】
図６Ａは、段階Ｓ１１０を示す図である。段階Ｓ１１０においては、ｎ＋型ＧａＮ基板１０上にｎ型ＧａＮ層１２およびｐ型ＧａＮ層２４をエピタキシャル形成する。段階Ｓ１１０は、段階Ｓ１０に対応するので、詳細は省略する。
【００５５】
図６Ｂは、段階Ｓ１１４を示す図である。段階Ｓ１１４では、ｐ型ＧａＮ層２４上に直接接するｎ＋型ＧａＮ層２７をエピタキシャル形成する。製法は、第１実施形態のｎ型ＧａＮ層１２の製法と同じであってよい。ただし、ｎ＋型ＧａＮ層２７のｎ型不純物濃度が１Ｅ＋２０ｃｍ−３となるように、モノシランの流量をｎ型ＧａＮ層１２の形成時よりも増加させてよい。
【００５６】
図６Ｃは、段階Ｓ１１６を示す図である。段階Ｓ１１６では、ｎ＋型ＧａＮ層２７を部分的に除去することにより一対のｎ＋型領域２８を形成する。
【００５７】
図６Ｄは、段階Ｓ１２０を示す図である。段階Ｓ１２０では、一対のｎ＋型領域２８の外側において、ｐ型ＧａＮ層２４に直接接するＭｇ含有層３０を形成する。なお、一対のｎ＋型領域２８の間を内側とし、一対のｎ＋型領域２８に対して内側とは反対の側を外側とする。本例のＭｇ含有層３０は、ｎ＋型領域２８の外側に直接接する。その他の点は、段階Ｓ２０と同じである。
【００５８】
図６Ｅは、段階Ｓ１３０を示す図である。段階Ｓ１３０では、ｐ型ＧａＮ層２４、一対のｎ＋型領域２８およびＭｇ含有層３０の覆う保護膜４０を形成する。保護膜４０は、一対のｎ＋型領域２８およびＭｇ含有層３０の全ての面（上面３２および側面）を覆う。なお、図６Ｅにおいて保護膜４０に覆われたＭｇ含有層３０の側面は図示されていない。Ｍｇ含有層３０の側面は、紙面手前から奥に向かう方向におけるＭｇ含有層３０の端面であってよい。その他の点は、段階Ｓ３０と同じである。また、ｎ＋型ＧａＮ基板１０の裏面１７にも保護膜４０を形成してよい。
【００５９】
図６Ｆは、段階Ｓ１４０を示す図である。段階Ｓ１４０では、ｎ＋型ＧａＮ基板１０、ＧａＮ層２０、一対のｎ＋型領域２８、Ｍｇ含有層３０および保護膜４０を有する被処理積層体１４５をアニールする。これにより、Ｍｇをｐ型ＧａＮ層２４中に固相拡散させる。その他の点は、段階Ｓ４０と同じである。
【００６０】
図６Ｇは、段階Ｓ１５０を示す図である。段階Ｓ１５０では、Ｍｇ含有層３０および保護膜４０を除去する。これにより、おもて面１５上には一対のｐ＋型領域２６よりも内側に一対のｎ＋型領域２８が残る。なお、一対のｎ＋型領域２８の各々は、少なくとも一部が一対のｐ＋型領域２６よりも内側に位置していればよい。その他の点は、段階Ｓ５０と同じである。
【００６１】
図６Ｈは、段階Ｓ１５４を示す図である。段階Ｓ１５４では、一対のｎ＋型領域２８の間であってｐ＋型領域２６とは異なる位置のｐ型ＧａＮ層２４にｎ型不純物を注入することにより、ｐ型ＧａＮ層２４に上部ドリフト領域２９を形成する。本例においては、フォトレジスト膜１１０をおもて面１５上の全体に形成する。その後、フォトレジスト膜１１０をパターニングして、ｎ＋型領域２８から内側に距離Ｌだけ離れた位置に開口１１２を設ける。当該距離Ｌはチャネル長に対応してよい。その後、当該開口１１２を介してＳｉ等のｎ型不純物をイオン注入する。
【００６２】
説明の便宜上、図６Ｈにおいては、上部ドリフト領域２９と下部ドリフト層２２との境界を点線により示す。ただし、縦型ＭＯＳＦＥＴ３００においては、当該境界線は観察されなくてもよい。なお、イオン注入したｎ型不純物は活性化アニールが必要であり、ｐ型不純物の場合と異なり、１０００℃以上のアニールを行った。これにより、一対のｎ＋型領域２８の間であってｐ＋型領域２６とは異なる位置にｎ型の上部ドリフト領域２９を形成する。また、当業者であれば、上部ドリフト領域２９の深さに応じてイオン注入時の加速度［ｋｅＶ］およびドーズ量［ｃｍ−２］は適宜定めることができる。
【００６３】
図６Ｉは、段階Ｓ１５６を示す図である。段階Ｓ１５６では、上部ドリフト領域２９上にゲート絶縁膜７２を形成する。本例のゲート絶縁膜７２は、おもて面１５と一対のｎ＋型領域２８とに直接接して設けられる。本例では、減圧化学気相成長法（ＬＰＣＶＤ）によりゲート絶縁膜７２として二酸化シリコン（ＳｉＯ２）膜を形成する。ＳｉＯ２膜に代えて、酸窒化シリコン（ＳｉＯＮ）膜、酸化アルミニウム（Ａｌ２Ｏ３）膜、酸窒化アルミニウム（ＡｌＯＮ）膜、酸化マグネシウム（ＭｇＯ）膜、酸化ガリウム（ＧａＯｘ）膜および窒化シリコン（ＳｉＮ）膜、ならびに、これらの二種類以上を含む積層膜であってもよい。本例では、ＳｉＯ２膜を形成後に、フォトリソグラフィー工程を経てＳｉＯ２膜をパターニングする。これにより、ゲート絶縁膜７２を形成する。
【００６４】
図６Ｊは、段階Ｓ１５８を示す図である。段階Ｓ１５８では、ゲート絶縁膜７２上に直接接するゲート電極７４を形成する。ゲート電極７４は、蒸着法により形成したＡｌ（アルミニウム）からなる電極であってよい。なお、ゲート電極７４は、Ａｌ（アルミニウム）、金（Ａｕ）、白金（Ｐｔ）およびニッケル（Ｎｉ）のいずれかの金属膜、または、これらの合金膜や積層膜としてもよい。また、リンや砒素をドープした多結晶シリコン膜であってもより。本例では、Ａｌ層を形成後に、フォトリソグラフィー工程を経てＡｌ層をパターニングする。これにより、ゲート電極７４を形成する。
【００６５】
図６Ｋは、段階Ｓ１６０を示す図である。段階Ｓ１６０では、一対のｎ＋型領域２８とｐ＋型領域２６とに電気的に接続するソース電極８４を形成する。段階Ｓ１６０は、段階Ｓ６０と同じであってよい。なお、段階Ｓ１６０のソース電極８４は、下層のＴｉ（チタン）層と上層のＡｌ層とを有する積層体であってもよい。
【００６６】
図６Ｌは、段階Ｓ１６２を示す図である。段階Ｓ１６２では、ｎ＋型ＧａＮ基板１０の下に直接接するドレイン電極９４を形成する。ドレイン電極９４は、ｎ＋型ＧａＮ基板１０の裏面１７と直接接する上層のＴｉ層と下層のＡｌ層とを有する積層体であってよい。その後、ゲート端子７０、ソース端子８０およびドレイン端子９０を各電極に接続させて縦型ＭＯＳＦＥＴ３００を完成する。
【００６７】
なお、上記では、ｐ＋型領域１６をオーミックコンタクト構造１００に適用する例、および、ｐ＋型領域２６を縦型ＭＯＳＦＥＴ３００に適用する例を述べた。ただし、ｐ＋型領域１６またはｐ＋型領域２６を、ＩＩＩ族窒化物半導体を用いたダイオードおよびＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）に適用してもよい。
【００６８】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００６９】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順序で実施することが必須であることを意味するものではない。
【符号の説明】
【００７０】
１０・・ｎ＋型ＧａＮ基板、１１・・境界、１２・・ｎ型ＧａＮ層、１４・・ｐ型ＧａＮ層、１５・・おもて面、１６・・ｐ＋型領域、１７・・裏面、２０・・ＧａＮ層、２２・・下部ドリフト層、２４・・ｐ型ＧａＮ層、２５・・チャネル形成領域、２６・・ｐ＋型領域、２７・・ｎ＋型ＧａＮ層、２８・・ｎ＋型領域、２９・・上部ドリフト領域、３０・・Ｍｇ含有層、３２・・上面、３４・・側面、４０・・保護膜、４５・・被処理積層体、５０・・アニール装置、６０・・電極、７０・・ゲート端子、７２・・ゲート絶縁膜、７４・・ゲート電極、８０・・ソース端子、８４・・ソース電極、９０・・ドレイン端子、９４・・ドレイン電極、１００・・オーミックコンタクト構造、１１０・・フォトレジスト膜、１１２・・開口、１４５・・被処理積層体、２００・・製造方法、３００・・ＭＯＳＦＥＴ、４００・・製造方法
【図１】
2018010946.tif 000003
【図２】
2018010946.tif 000004
【図３Ａ】
2018010946.tif 000005
【図３Ｂ】
2018010946.tif 000006
【図３Ｃ】
2018010946.tif 000007
【図３Ｄ】
2018010946.tif 000008
【図３Ｅ】
2018010946.tif 000009
【図３Ｆ】
2018010946.tif 000010
【図４】
2018010946.tif 000011
【図５】
2018010946.tif 000012
【図６Ａ】
2018010946.tif 000013
【図６Ｂ】
2018010946.tif 000014
【図６Ｃ】
2018010946.tif 000015
【図６Ｄ】
2018010946.tif 000016
【図６Ｅ】
2018010946.tif 000017
【図６Ｆ】
2018010946.tif 000018
【図６Ｇ】
2018010946.tif 000019
【図６Ｈ】
2018010946.tif 000020
【図６Ｉ】
2018010946.tif 000021
【図６Ｊ】
2018010946.tif 000022
【図６Ｋ】
2018010946.tif 000023
【図６Ｌ】
2018010946.tif 000024