(57)【要約】【課題】低いチャネル抵抗と高温動作における高い信頼性を両立することができる炭化珪素半導体装置を提供する。【解決手段】  炭化珪素半導体装置１は、半導体基板１０の表面１０ａのシャロートレンチＳＴ内に充填されている絶縁ゲート３０を備える。絶縁ゲート３０の側面３０ａ，３０ｂは、ソース領域１４に接する。絶縁ゲート３０の底面３０ｃは、中央側でドリフト領域１２のアパーチャ部１２ａに接しており、側面３０ａ，３０ｂ側でボディ領域１３に接する。【選択図】図２
2018010995.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素の半導体基板と、
前記半導体基板の表面のトレンチ内に充填されており、対向する一対の側面とそれら側面の間を延びる底面とを有する絶縁ゲートと、を備えており、
前記半導体基板は、
前記絶縁ゲートの前記底面の一部に接するアパーチャ部を含む第１導電型のドリフト領域と、
前記ドリフト領域上に設けられており、前記ドリフト領域の前記アパーチャ部を間に置いて配置されており、前記絶縁ゲートの前記底面の一部に接する第２導電型のボディ領域と、
前記ボディ領域によって前記ドリフト領域から隔てられており、前記絶縁ゲートの前記側面に接する第１導電型のソース領域と、を有しており、
前記絶縁ゲートの前記底面は、中央側で前記ドリフト領域の前記アパーチャ部に接しており、前記側面側で前記ボディ領域に接する、炭化珪素半導体装置。
【請求項２】
前記トレンチのアスペクト比が、１よりも小さい、請求項１に記載の炭化珪素半導体装置。
【請求項３】
第１導電型のドリフト領域と第２導電型のボディ領域を有する炭化珪素の半導体基板を用意する工程であって、前記ドリフト領域のアパーチャ部が前記半導体基板の表面に露出しており、前記ボディ領域が前記ドリフト領域上に設けられており、前記ドリフト領域の前記アパーチャ部を間に置いて配置されているとともに前記半導体基板の前記表面に露出する、半導体基板を用意する工程と、
前記半導体基板の前記表面に第１導電型のソース領域を形成する工程であって、前記ソース領域は、前記ドリフト領域の前記アパーチャ部の一部とそのアパーチャ部に隣接する前記ボディ領域の一部に重複して形成される、ソース領域を形成する工程と、
マスクを前記半導体基板の前記表面上に形成する工程であって、前記マスクには前記ソース領域の一部が露出するように開口が形成されている、マスクを形成する工程と、
前記ソース領域よりも浅い予備トレンチを形成する工程であって、前記予備トレンチは、異方性エッチングを利用して前記マスクの前記開口から露出する前記ソース領域の一部を除去することで形成される、予備トレンチを形成する工程と、
前記予備トレンチを拡張させてトレンチを形成する工程であって、前記トレンチは、前記マスクを残存させた状態で等方性エッチングを利用して前記予備トレンチを拡張させることで形成され、前記トレンチの対向する一対の側面には前記ソース領域が露出し、前記トレンチの前記一対の側面の間を延びる底面には前記ドリフト領域の前記アパーチャ部とそのアパーチャ部に隣接する前記ボディ領域の一部が露出する、トレンチを形成する工程と、
前記トレンチ内に絶縁ゲートを充填する工程と、を備える、炭化珪素半導体装置の製造方法。
【請求項４】
前記トレンチのアスペクト比が、１よりも小さい、請求項３に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、炭化珪素半導体装置とその製造方法に関する。
【背景技術】
【０００２】
炭化珪素の半導体基板を利用する炭化珪素半導体装置の開発が進められている。炭化珪素は、シリコンに比して絶縁破壊電界強度が大きい。このため、炭化珪素半導体装置では、所望の耐圧を確保しながらドリフト領域の厚みを薄くすることができる。これにより、炭化珪素半導体装置では、極めて低いドリフト抵抗が実現される。
【０００３】
炭化珪素半導体装置では、ドリフト抵抗が極めて低いことから、オン抵抗に占めるチャネル抵抗の割合が高くなっている。このため、炭化珪素半導体装置では、オン抵抗をさらに低下させるために、チャネル抵抗を低下させる技術の必要性が増している。
【０００４】
例えば、シリコン単結晶の半導体基板を利用する半導体装置では、チャネル抵抗を低下させるために、トレンチ型の絶縁ゲートが採用されることが多い。トレンチ型の絶縁ゲートは、側面をチャネルとして利用することによってチャネル密度を増加させることができるので、チャネル抵抗を低下させることができる。
【０００５】
しかしながら、このようなトレンチ型の絶縁ゲートが炭化珪素半導体装置に採用されると、絶縁ゲートの側面がシリコンと炭素が混在するａ面又はｍ面に対向することになる。シリコンと炭素が混在する結晶面では、原子半径の相違から平坦性が悪く、キャリア移動度が大きくなるという問題がある。このため、炭化珪素半導体装置にトレンチ型の絶縁ゲートが採用されても、チャネル抵抗が期待するほど低下しないことが分かってきた。
【０００６】
プレーナー型の絶縁ゲートが採用されれば、チャネルが（０００１）のＳｉ面又は（０００-１）のＣ面に形成される。このため、平坦性が良好な結晶面をチャネルとして利用することができるので、キャリア移動度を低下させることができる。特許文献１は、プレーナー型の絶縁ゲートを採用した炭化珪素半導体装置の一例を開示する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１４−１３５３６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、炭化珪素半導体装置は、広いバンドギャップにより、高温下でもリーク電流が低いという特性を有することができる。これにより、炭化珪素半導体装置は、高温動作可能な素子として期待されている。
【０００９】
しかしながら、プレーナー型の絶縁ゲートが採用された炭化珪素半導体装置では、半導体基板とソース電極の熱膨張差に起因する熱応力が、例えばプレーナー型の絶縁ゲートと半導体基板の表面で構成される角部に集中するという問題がある。即ち、プレーナー型の絶縁ゲートが採用された炭化珪素半導体装置では、プレーナー型の絶縁ゲートのレイアウトに対応した凹凸が半導体基板の表面上に形成されているので、このような凹凸が原因で熱応力の局所集中が問題となる。このため、プレーナー型の絶縁ゲートが採用された炭化珪素半導体装置は、高温下での使用が期待されているものの、信頼性という点で問題がある。
【００１０】
本明細書は、上記した課題に対策する炭化珪素半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本明細書が開示する炭化珪素半導体装置は、炭化珪素の半導体基板及び絶縁ゲートを備える。絶縁ゲートは、半導体基板の表面のトレンチ内に充填されており、対向する一対の側面とそれら側面の間を延びる底面とを有する。半導体基板は、第１導電型のドリフト領域、第２導電型のボディ領域及び第１導電型のソース領域を有する。ドリフト領域は、絶縁ゲートの底面の一部に接するアパーチャ部を含む。ボディ領域は、ドリフト領域上に設けられており、ドリフト領域の前記アパーチャ部を間に置いて配置されており、絶縁ゲートの底面の一部に接する。ソース領域は、ボディ領域によってドリフト領域から隔てられており、絶縁ゲートの側面に接する。絶縁ゲートの底面は、中央側でドリフト領域のアパーチャ部に接しており、側面側でボディ領域に接する。
【００１２】
上記炭化珪素半導体装置では、少なくとも一部のチャネルが絶縁ゲートの底面に対向する半導体基板に形成される。このため、上記炭化珪素半導体装置は、チャネルが平坦性の良好な結晶面に形成されるので、低いチャネル抵抗を有することができる。さらに、絶縁ゲートが半導体基板の表面のトレンチ内に充填されている。このため、半導体基板の表面の凹凸が小さく又は凹凸が無く、熱応力の局所集中が緩和される。このように、上記炭化珪素半導体装置は、低いチャネル抵抗と高温動作における高い信頼性を両立することができる。
【００１３】
本明細書が開示する炭化珪素半導体装置の製造方法は、第１導電型のドリフト領域と第２導電型のボディ領域を有する炭化珪素の半導体基板を用意する工程、半導体基板の表面に第１導電型のソース領域を形成する工程、マスクを半導体基板の表面上に形成する工程、ソース領域よりも浅い予備トレンチを形成する工程、予備トレンチを拡張させてトレンチを形成する工程及びトレンチ内に絶縁ゲートを充填する工程を備える。半導体基板を用意する工程では、ドリフト領域のアパーチャ部が半導体基板の表面に露出しており、ボディ領域がドリフト領域上に設けられており、ドリフト領域のアパーチャ部を間に置いて配置されているとともに半導体基板の表面に露出する。ソース領域を形成する工程では、ソース領域が、ドリフト領域のアパーチャ部の一部とそのアパーチャ部に隣接するボディ領域の一部に重複して形成される。マスクを形成する工程で用いられるマスクには、ソース領域の一部が露出するように開口が形成されている。予備トレンチを形成する工程では、予備トレンチが、異方性エッチングを利用してマスクの開口から露出するソース領域の一部を除去することで形成される。トレンチを形成する工程では、トレンチが、マスクを残存させた状態で等方性エッチングを利用して予備トレンチを拡張させることで形成され、トレンチの対向する一対の側面にはソース領域が露出し、トレンチの一対の側面の間を延びる底面にはドリフト領域のアパーチャ部とそのアパーチャ部に隣接するボディ領域の一部が露出する。
【００１４】
上記製造方法によると、低いチャネル抵抗と高温動作における高い信頼性を両立することができる炭化珪素半導体装置を製造することができる。
【図面の簡単な説明】
【００１５】
【図１】実施例の半導体装置の半導体基板の平面図を模式的に示す。
【図２】実施例の半導体装置の半導体基板の要部断面図を模式的に示しており、図１のII-II線に対応した断面図である。
【図３】実施例の半導体装置の製造過程の要部断面図を模式的に示す。
【図４】実施例の半導体装置の製造過程の要部断面図を模式的に示す。
【図５】実施例の半導体装置の製造過程の要部断面図を模式的に示す。
【図６】実施例の半導体装置の製造過程の要部断面図を模式的に示す。
【図７】実施例の半導体装置の製造過程の要部断面図を模式的に示す。
【図８】実施例の半導体装置の製造過程の要部断面図を模式的に示す。
【図９】変形例の半導体装置の半導体基板の要部断面図を模式的に示しており、図１のII-II線に対応した断面図である。
【発明を実施するための形態】
【００１６】
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
【００１７】
本明細書が開示する炭化珪素半導体装置としては、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）及びＩＧＢＴ（Insulated Gate Bipolar Transistor）が例示される。これらの炭化珪素半導体装置の一実施形態は、炭化珪素の半導体基板及び絶縁ゲートを備えていてもよい。絶縁ゲートは、半導体基板の表面のトレンチ内に充填されており、対向する一対の側面とそれら側面の間を延びる底面とを有する。絶縁ゲートは、トレンチ内に完全に充填される必要はなく、少なくとも一部がトレンチ内に充填されていればよい。好ましくは、絶縁ゲートを構成するゲート電極の全体が、トレンチ内に充填されているのが望ましい。このような形態によると、絶縁ゲートが半導体基板の表面から突出する高さが小さく又は突出しなくなり、半導体基板の表面における凹凸が小さく又は凹凸が無くなる。半導体基板は、第１導電型のドリフト領域、第２導電型のボディ領域及び第１導電型のソース領域を有する。ドリフト領域は、絶縁ゲートの底面の一部に接するアパーチャ部を含む。ボディ領域は、ドリフト領域上に設けられており、ドリフト領域の前記アパーチャ部を間に置いて配置されており、絶縁ゲートの底面の一部に接する。ソース領域は、ボディ領域によってドリフト領域から隔てられており、絶縁ゲートの側面に接する。ソース領域は、絶縁ゲートの側面の全域に接するように形成されていてもよく、絶縁ゲートの側面の一部に接するように形成されていてもよい。絶縁ゲートの底面は、中央側でドリフト領域のアパーチャ部に接しており、側面側でボディ領域に接する。
【００１８】
上記実施形態の炭化珪素半導体装置において、トレンチのアスペクト比が、１よりも小さくてもよい。即ち、トレンチの深さが比較的に浅い。この場合、トレンチを形成するときのエッチング処理時間が短くなるので、トレンチの内壁面のエッチングダメージが少ない。このため、チャネルにおけるキャリア移動度が高くなり、炭化珪素半導体装置は、より低いチャネル抵抗を有することができる。
【００１９】
本明細書が開示する炭化珪素半導体装置の製造方法は、第１導電型のドリフト領域と第２導電型のボディ領域を有する炭化珪素の半導体基板を用意する工程、半導体基板の表面に第１導電型のソース領域を形成する工程、マスクを半導体基板の表面上に形成する工程、ソース領域よりも浅い予備トレンチを形成する工程、予備トレンチを拡張させてトレンチを形成する工程及びトレンチ内に絶縁ゲートを充填する工程を備えていてもよい。半導体基板を用意する工程では、ドリフト領域のアパーチャ部が半導体基板の表面に露出しており、ボディ領域がドリフト領域上に設けられており、ドリフト領域のアパーチャ部を間に置いて配置されているとともに半導体基板の表面に露出する。ボディ領域は、イオン注入技術を利用して形成されてもよく、結晶成長技術を利用して形成されてもよい。ソース領域を形成する工程では、ソース領域が、ドリフト領域のアパーチャ部の一部とそのアパーチャ部に隣接するボディ領域の一部に重複して形成される。ソース領域の不純物濃度は、ドリフト領域及びボディ領域の不純物濃度よりも濃いのが望ましい。マスクを形成する工程で用いられるマスクには、ソース領域の一部が露出するように開口が形成されている。予備トレンチを形成する工程では、予備トレンチが、異方性エッチングを利用してマスクの開口から露出するソース領域の一部を除去することで形成される。トレンチを形成する工程では、トレンチが、マスクを残存させた状態で等方性エッチングを利用して予備トレンチを拡張させることで形成され、トレンチの対向する一対の側面にはソース領域が露出し、トレンチの一対の側面の間を延びる底面にはドリフト領域のアパーチャ部とそのアパーチャ部に隣接するボディ領域の一部が露出する。異方性エッチングと等方性エッチングを組合せることで、トレンチの形状を高精度に制御することができるとともにエッチングダメージを除去することができる。また、上記実炭化珪素半導体装置の製造方法において、トレンチのアスペクト比が、１よりも小さくてもよい。
【実施例１】
【００２０】
図１に、炭化珪素半導体装置１の半導体基板１０の平面図を模式的に示す。図２に、図１のII-II線に対応した半導体基板１０の要部断面図を模式的に示す。なお、図１は、半導体基板１０の表面を被覆するソース電極を取り除いた状態で図示している。また、以下では、半導体基板１０の厚み方向をｚ方向といい、半導体基板１０の表面１０ａに平行な一方向をｘ方向といい、ｘ方向とｚ方向に対して直交する方向をｙ方向という。
【００２１】
図２に示されるように、炭化珪素半導体装置１は、ＭＯＳＦＥＴと称されるパワー半導体素子であり、半導体基板１０、半導体基板１０の裏面１０ｂを被覆するドレイン電極２２、半導体基板１０の表面１０ａを被覆するソース電極２４及び半導体基板１０の表層部に設けられている絶縁ゲート３０を備える。絶縁ゲート３０は、半導体基板１０の表面１０ａに対して直交する方向（ｚ方向）から観測したときに（以下、「平面視したときに」という）、ｙ方向に長手方向を有して伸びている（図１参照）。複数の絶縁ゲート３０がｘ方向に並んでストライプ状に配置されている。
【００２２】
半導体基板１０は、４Ｈの炭化珪素を材料とする炭化珪素基板であり、表面１０ａの結晶面が（０００１）のＳｉ面である。半導体基板１０は、ｎ+型のドレイン領域１１、ｎ-型のドリフト領域１２、ｐ型のボディ領域１３及びｎ+型のソース領域１４を有する。
【００２３】
ドレイン領域１１は、半導体基板１０の裏層部に配置されており、半導体基板１０の裏面１０ｂに露出する。ドレイン領域１１は、後述するドリフト領域１２がエピタキシャル成長するための下地基板でもある。ドレイン領域１１は、半導体基板１０の裏面１０ｂを被膜するドレイン電極２２にオーミック接触する。
【００２４】
ドリフト領域１２は、ドレイン領域１１上に設けられている。ドリフト領域１２は、絶縁ゲート３０の底面３０ｃの一部に接するアパーチャ部１２ａを有する。ドリフト領域１２は、エピタキシャル成長技術を利用して、ドレイン領域１１の表面から結晶成長して形成される。ドリフト領域１２の不純物濃度は、半導体基板１０の厚み方向に一定である。
【００２５】
ボディ領域１３は、ドリフト領域１２上に設けられており、半導体基板１０の表層部に配置されており、半導体基板１０の表面１０ａに露出する。ボディ領域１３は、ドリフト領域１２のアパーチャ部１２ａを間に置いて配置されており、絶縁ゲート３０の底面３０ｃの一部に接する。ボディ領域１３は、半導体基板１０の表面１０ａを被膜するソース電極２４にオーミック接触する。なお、ボディ領域１３は、ソース電極２４とのコンタクト抵抗を低下させるために、不純物濃度が濃いコンタクト領域を有していてもよい。ボディ領域１３は、イオン注入技術を利用して、半導体基板１０の表層部にアルミニウムを導入して形成される。
【００２６】
ソース領域１４は、ボディ領域１３上に設けられており、半導体基板１０の表層部に配置されており、半導体基板１０の表面１０ａに露出する。ソース領域１４は、ボディ領域１３によってドリフト領域１２から隔てられている。ソース領域１４は、絶縁ゲート３０の側面３０ａ，３０ｂに接する。ソース領域１４は、イオン注入技術を利用して、半導体基板１０の表層部に窒素又はリンを導入して形成される。ソース領域１４は、半導体基板１０の表面１０ａを被膜するソース電極２４にオーミック接触する。
【００２７】
絶縁ゲート３０は、半導体基板１０の表面１０ａに形成されているシャロートレンチＳＴ内に充填されており、ゲート絶縁膜３２、ゲート電極３４及び層間絶縁膜３６を有する。ゲート絶縁膜３２は、シャロートレンチＳＴの内壁面を被覆しており、酸化シリコンである。ゲート電極３４は、ゲート絶縁膜３２及び層間絶縁膜３６で被覆されており、不純物を含むポリシリコンである。層間絶縁膜３６は、ゲート電極３４の表面をキャップしており、ゲート電極３４とソース電極２４を絶縁分離しており、酸化シリコンである。
【００２８】
絶縁ゲート３０は、対向する一対の側面３０ａ，３０ｂとそれら側面３０ａ，３０ｂの間を延びる底面３０ｃを有する。一対の側面３０ａ，３０ｂは、絶縁ゲート３０の長手方向（ｙ軸方向であり、図１参照）に対して平行に延びる。一対の側面３０ａ，３０ｂは、半導体基板１０の厚み方向（ｚ軸方向）に対して平行でもよく、傾斜していてもよい。底面３０ｃは、半導体基板１０の表面１０ａに対して平行に延びており、（０００１）のＳｉ面又は（０００-１）のＣ面である。
【００２９】
絶縁ゲート３０の側面３０ａ，３０ｂは、ソース領域１４に接する。この例では、側面３０ａ，３０ｂの全域がソース領域１４に接する。この例に代えて、ソース領域１４は、側面３０ａ，３０ｂの一部に接するように形成されていてもよい。絶縁ゲート３０の底面３０ｃは、中央側でドリフト領域１２のアパーチャ部１２ａに接しており、側面側でボディ領域１３に接する。このように、絶縁ゲート３０の側面３０ａ，３０ｂと底面３０ｃで構成されるコーナー部は、ボディ領域１３によってドリフト領域１２から隔てられている。
【００３０】
ここで、絶縁ゲート３０の深さ、即ち、シャロートレンチＳＴの深さＤ１は、半導体基板１０の厚み方向（ｚ軸方向）に沿った深さとして定義される。この例では、シャロートレンチＳＴの深さＤ１は、０．５〜１．０μｍであり、極めて浅い。また、絶縁ゲート３０の幅、即ち、シャロートレンチの幅Ｗ１は、一方の側面３０ａと他方の側面３０ｂを結ぶ方向（ｘ軸方向）に沿った幅であり、その方向に沿ったシャロートレンチＳＴの底面の幅として定義される。この例では、シャロートレンチＳＴの幅Ｗ１は、１．０〜５．０μｍである。このため、シャロートレンチＳＴは、その深さＤ１が幅Ｗ１よりも小さい。換言すると、シャロートレンチＳＴのアスペクト比は１よりも小さい。
【００３１】
次に、図２を参照し、炭化珪素半導体装置１の動作を説明する。ドレイン電極２２に正電圧が印加され、ソース電極２４が接地され、絶縁ゲート３０のゲート電極３４が接地されていると、炭化珪素半導体装置１はオフである。炭化珪素半導体装置１では、ボディ領域１３が絶縁ゲート３０の側面３０ａ，３０ｂと底面３０ｃで構成されるコーナー部を覆うように設けられている。このため、炭化珪素半導体装置１がオフのときに、絶縁ゲート３０のコーナー部における電界集中が緩和される。炭化珪素半導体装置１は、高い耐圧を有することができる。
【００３２】
ドレイン電極２２に正電圧が印加され、ソース電極２４が接地され、絶縁ゲート３０のゲート電極３４にソース電極２４よりも正となる電圧が印加されていると、炭化珪素半導体装置１はオンである。このとき、ソース領域１４とドリフト領域１２のアパーチャ部１２ａを隔てるボディ領域１３のうちの絶縁ゲート３０の底面３０ｃに対向する部分に反転層が形成される。ソース領域１４から供給される電子は、その反転層を経由してドリフト領域１２のアパーチャ部１２ａに達する。ドリフト領域１２のアパーチャ部１２ａに達した電子は、ドリフト領域１２を経由してドレイン領域１１に流れる。
【００３３】
炭化珪素半導体装置１では、絶縁ゲート３０の底面３０ｃに対向するボディ領域１３にチャネルが形成される。このチャネルが形成される結晶面は、半導体基板１０の表面１０ａに対して平行であり、（０００１）のＳｉ面又は（０００-１）のＣ面である。Ｓｉ面又はＣ面は、単一の原子が露出する結晶面であり、ａ面又はｍ面のように原子半径が異なるシリコンと炭素が混在する結晶面に比して平坦性が良好である。炭化珪素半導体装置１では、このような平坦性が良好な結晶面にチャネルが形成されるので、低いチャネル抵抗を有することができる。
【００３４】
炭化珪素半導体装置１では、絶縁ゲート３０がシャロートレンチＳＴ内に充填されているので、絶縁ゲート３０の上面、即ち層間絶縁膜３６の上面と半導体基板１０の表面１０ａで構成される面が比較的に平坦である。このため、半導体基板１０の表面１０ａを被覆するソース電極２４も、平坦に形成されている。背景技術で説明したように、プレーナー型の絶縁ゲートが採用されている場合、基板表面の凹凸を原因とする熱応力の局所集中が問題となる。一方、炭化珪素半導体装置１では、半導体基板１０の表面１０ａにおける凹凸が小さく、このような熱応力の局所集中が緩和される。このため、炭化珪素半導体装置１は、高温動作において高い信頼性を有することができる。
【００３５】
次に、炭化珪素半導体装置１の製造方法を説明する。まず、図３に示されるように、ドレイン領域１１とドリフト領域１２とボディ領域１３が形成されている半導体基板１０を準備する。この半導体基板１０は、エピタキシャル成長技術を利用してドレイン領域１１からドリフト領域１２を結晶成長させた後に、イオン注入技術を利用してドリフト領域１２の一部にアルミニウムを導入してボディ領域１３を形成することで準備される。
【００３６】
次に、図４に示されるように、半導体基板１０の表面１０ａにマスク４２をパターニングする。マスク４２の開口４２ａは、ドリフト領域１２のアパーチャ部１２ａとそれに隣接するボディ領域１３の一部が露出するように形成される。次に、イオン注入技術を利用して、マスク４２の開口４２ａ越しに半導体基板１０の表層部に窒素又はリンを注入してソース領域１４を形成する。ソース領域１４を形成した後に、マスク４２は除去される。
【００３７】
次に、図５に示されるように、半導体基板１０の表面１０ａにマスク４４をパターニングする。マスク４４の開口４４ａは、ソース領域１４の一部が露出するように形成されている。より詳細には、マスク４４の開口４４ａは、半導体基板１０を平面視したときに、ドリフト領域１２のアパーチャ部１２ａの範囲を含むように形成されている。次に、ＲＩＥ（Reactive Ion Etching）技術を利用して、ソース領域１４の一部を除去して予備トレンチＰＴを形成する。予備トレンチＰＴは、ソース領域１４よりも浅く形成される。
【００３８】
次に、図６に示されるように、マスク４４を残存させた状態で、ＣＤＥ（Chemical Dry Etching）技術を利用して、予備トレンチＰＴを拡張させてシャロートレンチＳＴを形成する。エッチングガスには、ＣＦ４が用いられる。このＣＤＥプロセスでは、ソース領域１４の不純物濃度に対してドリフト領域１２及びボディ領域１３の不純物濃度が十分に薄いので、ドリフト領域１２のアパーチャ部１２ａ及びボディ領域１３が露出した段階で、予備トレンチＰＴの拡張を停止させることができる。これにより、シャロートレンチＳＴの底面にはドリフト領域１２のアパーチャ部１２ａとそのアパーチャ部１２ａに隣接するボディ領域１３の一部が露出し、シャロートレンチＳＴの側面にはソース領域１４が露出する。また、このＣＤＥプロセスにおいて、ＲＩＥプロセスで生じたエッチングダメージが除去されるので、シャロートレンチＳＴの内壁面の平坦性が極めて良好なものとなっている。
【００３９】
次に、図７に示されるように、ＣＶＤ技術を利用して、シャロートレンチＳＴの内壁面及び半導体基板１０の表面１０ａにゲート絶縁膜３２及びゲート電極３４を堆積する。その後に、エッチング技術を利用して、シャロートレンチＳＴの内部以外に堆積したゲート電極３４を除去する。ここで、ゲート電極３４の上面が半導体基板１０の表面１０ａを超えないように、即ち、シャロートレンチＳＴの内部に収まるように制御して堆積するのが望ましい。この場合、後述する層間絶縁膜３６を堆積した後において、絶縁ゲート３０が半導体基板１０の表面１０ａから突出する量が抑えられる。
【００４０】
次に、図８に示されるように、ＣＶＤ技術を利用して、ゲート電極３４の上面をキャップするための層間絶縁膜３６を堆積する。その後に、エッチング技術を利用して、シャロートレンチＳＴの内部以外に堆積したゲート絶縁膜３２及び層間絶縁膜３６を除去する。
最後に、半導体基板１０の裏面１０ｂにドレイン電極２２を被膜し、半導体基板１０の表面１０ａにソース電極２４を被膜すると、炭化珪素半導体装置１が完成する。
【００４１】
図９に、変形例の炭化珪素半導体装置２を示す。この炭化珪素半導体装置２は、ｐ+型のパンチスルーストップ層１５を備えることを特徴とする。パンチスルーストップ層１５は、ドリフト領域１２とボディ領域１３の間に設けられており、その不純物濃度がボディ領域１３の不純物濃度よりも濃い。より詳細には、パンチスルーストップ層１５は、アパーチャ部１２ａ以外のドリフト領域１２とボディ領域１３の底面の間に設けられており、平面視したときに、ソース領域１４と重複する位置に形成されている。これにより、炭化珪素半導体装置２がオフのときにボディ領域１３内に伸展する空乏層の幅が狭くなり、パンチスルーが抑えられる。
【００４２】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４３】
１：炭化珪素半導体装置
１０：半導体基板
１１：ドレイン領域
１２：ドリフト領域
１３：ボディ領域
１４：ソース領域
２２：ドレイン電極
２４：ソース電極
３０：トレンチゲート
３２：ゲート絶縁膜
３４：ゲート電極
３６：層間絶縁膜
ＳＴ：シャロートレンチ
【図１】
2018010995.tif 000003
【図２】
2018010995.tif 000004
【図３】
2018010995.tif 000005
【図４】
2018010995.tif 000006
【図５】
2018010995.tif 000007
【図６】
2018010995.tif 000008
【図７】
2018010995.tif 000009
【図８】
2018010995.tif 000010
【図９】
2018010995.tif 000011