(57)【要約】【課題】撮像素子の画素を構成するフォトダイオード内に、半導体基板の上面に形成した素子分離溝の表面から電子およびＦｅ（鉄）が拡散することに起因して画素特性が低下することを防ぐ。また、素子分離溝の表面に形成される酸化ホウ素膜からフォトダイオード内に酸素が拡散することを防ぐ。【解決手段】半導体基板ＳＢの上面に、フォトダイオードを形成する領域を囲む素子分離領域を埋め込むための溝Ｄ１を形成した後、Ｂ（ホウ素）を溝Ｄ１の表面に導入して半導体層ＢＬを形成する。続いて、当該表面に付着したホウ素と酸素とが反応して形成された酸化ホウ素膜を、ＡＰＭ洗浄により除去した後、熱処理を行って半導体層ＢＬ内のホウ素を拡散させる。【選択図】図６
2018110140.tif 000002
【特許請求の範囲】
【請求項１】
入射光の光量に応じた信号電荷を生成する光電変換素子を有する撮像素子を含む半導体装置の製造方法であって、
（ａ）半導体基板を用意する工程、
（ｂ）前記半導体基板の主面の第１領域を囲む第１溝を、前記半導体基板の前記主面に形成する工程、
（ｃ）前記半導体基板の前記主面の第２領域を第１フォトレジスト膜により覆い、前記第１フォトレジスト膜をマスクとして用いて前記第１溝の表面にホウ素を導入することで、前記第１溝の前記表面にホウ素を含む第１半導体層を形成する工程、
（ｄ）前記第１フォトレジスト膜を、酸素を用いたアッシング処理により除去することで、酸素と、前記第１溝の前記表面のホウ素とを反応させ、これにより前記第１溝の前記表面を覆う第１酸化ホウ素膜を形成する工程、
（ｅ）ＡＰＭ洗浄を行うことで、前記第１酸化ホウ素膜を除去する工程、
（ｆ）前記（ｅ）工程の後、前記第１溝内に絶縁膜を埋め込むことで、前記絶縁膜からなる素子分離領域を形成する工程、
（ｇ）前記第１領域の前記半導体基板の前記主面に前記光電変換素子を形成する工程、
を有する、半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記（ｃ）工程では、前記第１フォトレジスト膜をマスクとして用いてプラズマドーピングを行うことにより、前記第１溝の前記表面にホウ素を導入し、これにより前記第１半導体層を形成する、半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程では、前記第１溝と、前記半導体基板の前記主面の前記第２領域に隣接する第２溝とを形成し、
前記（ｃ）工程では、前記第２領域および前記第２溝を前記第１フォトレジスト膜により覆った状態で、前記第１溝の前記表面に前記第１半導体層を形成し、
前記（ｆ）工程では、前記第１溝および前記第２溝のそれぞれの内側に前記絶縁膜を埋め込むことで、前記絶縁膜からなる前記素子分離領域を形成し、
（ｈ）前記第２領域の前記半導体基板上に電界効果トランジスタを形成する工程をさらに有する、半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
（ｅ１）前記（ｅ）工程の後、前記半導体基板を９００〜１１００℃で熱処理することで、前記第１半導体層内のホウ素を拡散させる工程をさらに有する、半導体装置の製造方法。
【請求項５】
請求項１記載の半導体装置の製造方法において、
前記（ｅ）工程では、４０〜７５℃の温度条件で前記ＡＰＭ洗浄を行い、これにより前記第１酸化ホウ素膜を除去する、半導体装置の製造方法。
【請求項６】
請求項１記載の半導体装置の製造方法において、
（ｉ）前記（ｇ）工程の後、前記半導体基板の前記主面に、前記第１溝よりも深い第３溝を形成する工程、
（ｊ）前記半導体基板の前記主面の前記第２領域を第２フォトレジスト膜により覆い、前記第２フォトレジスト膜をマスクとして用いて前記第３溝の表面にホウ素を導入することで、前記第３溝の前記表面にホウ素を含む第２半導体層を形成する工程、
（ｋ）前記第２フォトレジスト膜を、酸素を用いたアッシング処理により除去することで、酸素と、前記第３溝の前記表面のホウ素とを反応させ、これにより前記第３溝の前記表面を覆う第２酸化ホウ素膜を形成する工程、
（ｌ）ＡＰＭ洗浄を行うことで、前記第２酸化ホウ素膜を除去する工程、
（ｍ）前記（ｌ）工程の後、前記半導体基板上に層間絶縁膜を形成することで、前記第３溝を前記層間絶縁膜により覆う工程、
をさらに有する、半導体装置の製造方法。
【請求項７】
入射光の光量に応じた信号電荷を生成する光電変換素子を有する撮像素子を含む半導体装置の製造方法であって、
（ａ）半導体基板を用意する工程、
（ｂ）前記半導体基板の主面の第１領域を囲む第１溝を、前記半導体基板の前記主面に形成する工程、
（ｃ）前記半導体基板の前記主面の第２領域を第１フォトレジスト膜により覆い、前記第１フォトレジスト膜をマスクとして用いて前記第１溝の表面にホウ素を導入することで、前記第１溝の前記表面にホウ素を含む第１半導体層を形成する工程、
（ｄ）前記半導体基板を酸素雰囲気に曝すことにより、酸素と、前記第１溝の前記表面のホウ素とを反応させ、これにより前記第１溝の前記表面を覆う第１酸化ホウ素膜を形成する工程、
（ｅ）１６０〜２３０℃の温度条件でＳＰＭ洗浄を行うことで、前記第１フォトレジスト膜および前記第１酸化ホウ素膜を除去する工程、
（ｆ）前記（ｅ）工程の後、前記第１溝内に絶縁膜を埋め込むことで、前記絶縁膜からなる素子分離領域を形成する工程、
（ｇ）前記第１領域の前記半導体基板の前記主面に前記光電変換素子を形成する工程、
を有する、半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法において、
前記（ｃ）工程では、前記第１フォトレジスト膜をマスクとして用いてプラズマドーピングを行うことにより、前記第１溝の前記表面にホウ素を導入し、これにより前記第１半導体層を形成する、半導体装置の製造方法。
【請求項９】
請求項７記載の半導体装置の製造方法において、
前記（ｂ）工程では、前記第１溝と、前記半導体基板の前記主面の前記第２領域に隣接する第２溝とを形成し、
前記（ｃ）工程では、前記第２領域および前記第２溝を前記第１フォトレジスト膜により覆った状態で、前記第１溝の前記表面に前記第１半導体層を形成し、
前記（ｆ）工程では、前記第１溝および前記第２溝のそれぞれの内側に前記絶縁膜を埋め込むことで、前記絶縁膜からなる前記素子分離領域を形成し、
（ｈ）前記第２領域の前記半導体基板上に電界効果トランジスタを形成する工程をさらに有する、半導体装置の製造方法。
【請求項１０】
請求項７記載の半導体装置の製造方法において、
（ｅ１）前記（ｅ）工程の後、前記半導体基板を９００〜１１００℃で熱処理することで、前記第１半導体層内のホウ素を拡散させる工程をさらに有する、半導体装置の製造方法。
【請求項１１】
請求項７記載の半導体装置の製造方法において、
（ｉ）前記（ｇ）工程の後、前記半導体基板の前記主面に、前記第１溝よりも深い第３溝を形成する工程、
（ｊ）前記半導体基板の前記主面の前記第２領域を第２フォトレジスト膜により覆い、前記第２フォトレジスト膜をマスクとして用いて前記第３溝の表面にホウ素を導入することで、前記第３溝の前記表面にホウ素を含む第２半導体層を形成する工程、
（ｋ）前記第２フォトレジスト膜を、酸素を用いたアッシング処理により除去することで、酸素と、前記第３溝の前記表面のホウ素とを反応させ、これにより前記第３溝の前記表面を覆う第２酸化ホウ素膜を形成する工程、
（ｌ）ＡＰＭ洗浄を行うことで、前記第２酸化ホウ素膜を除去する工程、
（ｍ）前記（ｌ）工程の後、前記半導体基板上に層間絶縁膜を形成することで、前記第３溝を前記層間絶縁膜により覆う工程、
をさらに有する、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、撮像素子を含む半導体装置の製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
デジタルカメラなどに用いられる撮像素子（画像素子）は、例えば、光を検出して電荷を発生させるフォトダイオードを含む画素を、マトリクス状に複数並べた構成を有している。１個の画素の構成としては、上記フォトダイオードと、上記電荷を周辺素子に出力する転送トランジスタと、信号の増幅などを行う当該周辺素子とを含む構成が知られている。半導体基板の主面に形成されたフォトダイオードのレイアウトは、フォトダイオードの周囲を囲む素子分離領域により規定される。素子分離領域を形成する方法としては、半導体基板の主面に溝を形成し、当該溝内に絶縁膜を埋め込むことにより、当該絶縁膜からなる素子分離領域を形成する方法が知られている。
【０００３】
特許文献１（特開２０１６−１３４６１４号公報）には、半導体基板の上面の溝内に絶縁膜を埋め込んで素子分離領域を形成すると、素子分離領域と半導体基板との境界から電子またはＦｅ（鉄）がフォトダイオード中に拡散すると、画素特性が低下する問題が生じることが記載されている。そこで、特許文献１では、素子分離用の溝の表面にプラズマドーピング法によりＢ（ホウ素）を一定の深さで均一に導入することで、電子および鉄の拡散を防いでいる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−１３４６１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１のように、フォトレジスト膜をイオン導入素子マスクとして用いて素子分離用の溝の表面にホウ素を導入した後、フォトレジスト膜をアッシングにより除去すると、当該表面にＢＸＯＹ（酸化ホウ素）膜が形成される。その後、熱処理などにより酸化ホウ素膜内の酸素がフォトダイオードに拡散することで、画素特性（撮像特性）が劣化する問題が生じる。
【０００６】
その他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００８】
一実施の形態である半導体装置の製造方法は、半導体基板の上面に、フォトダイオードの形成領域を囲む素子分離領域を埋め込むための溝を形成する工程、Ｂ（ホウ素）を当該溝の側面および底面に導入する工程、フォトレジスト膜をアッシングにより除去する工程を順に行った後、素子分離領域を形成する前に、ＡＰＭ洗浄を行う工程を行うものである。
【発明の効果】
【０００９】
本願において開示される一実施の形態によれば、半導体装置の信頼性を向上させることができる。特に、画素特性の低下を防ぐことができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１である半導体装置の製造工程を説明する断面図である。
【図２】図１に続く半導体装置の製造工程中の断面図である。
【図３】本発明の実施の形態１である半導体装置の製造工程に用いるプラズマドープ装置の断面図である。
【図４】図２に続く半導体装置の製造工程中の断面図である。
【図５】図４に続く半導体装置の製造工程中の断面図である。
【図６】図５に続く半導体装置の製造工程中の断面図である。
【図７】図６に続く半導体装置の製造工程中の断面図である。
【図８】図７に続く半導体装置の製造工程中の断面図である。
【図９】図８に続く半導体装置の製造工程中の断面図である。
【図１０】図９に続く半導体装置の製造工程中の断面図である。
【図１１】図１０に続く半導体装置の製造工程中の断面図である。
【図１２】図１１に続く半導体装置の製造工程中の断面図である。
【図１３】図１２に続く半導体装置の製造工程中の断面図である。
【図１４】図１３に続く半導体装置の製造工程中の断面図である。
【図１５】図１４に続く半導体装置の製造工程中の断面図である。
【図１６】図１５に続く半導体装置の製造工程中の断面図である。
【図１７】図１６に続く半導体装置の製造工程中の断面図である。
【図１８】図１７に続く半導体装置の製造工程中の断面図である。
【図１９】図１８に続く半導体装置の製造工程中の断面図である。
【図２０】図１９に続く半導体装置の製造工程中の断面図である。
【図２１】図２０に続く半導体装置の製造工程中の断面図である。
【図２２】図２１に続く半導体装置の製造工程中の断面図である。
【図２３】図２２に続く半導体装置の製造工程中の断面図である。
【図２４】本発明の実施の形態１である半導体装置のレイアウトを示す平面図である。
【図２５】本発明の実施の形態１である半導体装置を示す等価回路図である。
【図２６】本発明の実施の形態１の変形例である半導体装置の製造工程を説明する断面図である。
【図２７】図２６に続く半導体装置の製造工程中の断面図である。
【図２８】本発明の実施の形態２である半導体装置の製造工程を説明する断面図である。
【図２９】本発明の実施の形態３である半導体装置の製造工程を説明する断面図である。
【図３０】図２９に続く半導体装置の製造工程中の断面図である。
【図３１】図３０に続く半導体装置の製造工程中の断面図である。
【図３２】図３１に続く半導体装置の製造工程中の断面図である。
【図３３】図３２に続く半導体装置の製造工程中の断面図である。
【図３４】図３３に続く半導体装置の製造工程中の断面図である。
【図３５】比較例である半導体装置の製造工程を説明する断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。
【００１２】
また、符号「−」および「＋」は、Ｎ型またはＰ型の導電型を有する半導体における不純物の相対的な濃度を表しており、例えばＮ型不純物の場合は、「Ｎ−」、「Ｎ」、「Ｎ＋」の順に不純物濃度が高くなる。ただし、「Ｎ−」、「Ｎ」、「Ｎ＋」のような不純物濃度の高低に関わらず、それらの導電型を総称してＮ型と呼ぶ場合がある。Ｐ型の半導体についても同様である。
【００１３】
（実施の形態１）
本実施の形態の半導体装置は、撮像素子（固体撮像素子）に係るものであり、特に、画素を構成するフォトダイオードを、ＳＴＩ（Shallow Trench Isolation）構造を有する素子分離領域により囲む撮像素子に係る。当該撮像素子は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。
【００１４】
本実施の形態では、素子分離領域を埋め込む溝（素子分離溝）の側面および底面にＢ（ホウ素）を導入することで、電子およびＦｅ（鉄）がフォトダイオードへ拡散することに起因する画素特性の低下を防ぐ場合において、当該溝の側面および底面に形成される酸化膜をＡＰＭにより除去するものである。ここでは画素の一例として、ＣＭＯＳイメージセンサにおいて画素実現回路として使用される４トランジスタ型の画素を想定して説明を行うが、それに限るものではない。
【００１５】
＜半導体装置の製造方法について＞
以下に、図１〜図２３を用いて、本実施の形態の半導体装置の製造方法を説明する。図１、図２および図４〜図２３は、本実施の形態の半導体装置の製造工程を説明する断面図である。図３は、本実施の形態の半導体装置の製造工程に用いるプラズマドープ装置の断面図である。
【００１６】
図１〜図２３では、図の左側に画素領域１Ａにおける断面を示し、図の右側にロジック回路領域１Ｂにおける断面を示す。画素領域１Ａおよびロジック回路領域１Ｂは、同一の半導体基板上において、当該半導体基板の主面に沿う方向に隣り合う領域である。画素領域１Ａは、フォトダイオードおよびその周辺素子を形成する領域であり、ロジック回路領域１Ｂは、アナログデジタル変換用の回路などを構成するＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor、ＭＯＳ型電界効果トランジスタ）を形成する領域である。ここではロジック回路領域１ＢにＮ型のＭＯＳＦＥＴを形成する工程について説明するが、ロジック回路領域１Ｂの図示していない他の領域にはＰ型のＭＯＳＦＥＴも形成する。つまり、ロジック回路領域１ＢにはＣＭＯＳを形成する。
【００１７】
まず、図１に示すように、半導体基板ＳＢを用意する。半導体基板ＳＢは例えばＰ型の単結晶シリコン（Ｓｉ）からなる。続いて、半導体基板ＳＢ上に、例えば熱酸化法などを用いて、酸化シリコン膜からなる絶縁膜ＩＦ１を形成する。その後、例えばＣＶＤ（Chemical Vapor Deposition）法を用いて、絶縁膜ＩＦ１上に、例えば窒化シリコン膜からなる絶縁膜ＩＦ２を形成する。これにより、半導体基板ＳＢの主面は、絶縁膜ＩＦ１、ＩＦ２からなる積層膜により覆われる。
【００１８】
次に、図２に示すように、フォトリソグラフィ技術およびエッチング法を用いて、画素領域１Ａおよびロジック回路領域１Ｂのそれぞれの一部の上記積層膜を除去する。これにより、半導体基板ＳＢの主面の一部が絶縁膜ＩＦ１、ＩＦ２から露出する。ここでは、後の工程でフォトダイオードを形成する領域および後の工程でＭＯＳＦＥＴを形成する領域などのアクティブ領域における半導体基板ＳＢ上の絶縁膜ＩＦ１、ＩＦ２を残し、他の領域（フィールド領域）の絶縁膜ＩＦ１、ＩＦ２を除去する。
【００１９】
続いて、絶縁膜ＩＦ１、ＩＦ２をマスクとして用い、ドライエッチング法を用いて、半導体基板ＳＢの上面に溝Ｄ１、Ｄ２を形成する。つまり、絶縁膜ＩＦ１、ＩＦ２をマスクパターンとして用いて、溝Ｄ１、Ｄ２を異方性エッチングにより形成する。溝Ｄ１は画素領域１Ａに形成され、溝Ｄ２はロジック回路領域１Ｂに形成される。溝Ｄ１は、後の工程でフォトダイオードが形成される領域を、平面視において囲むように環状に形成される。溝Ｄ１、Ｄ２はいずれも同様の形成深さを有し、溝Ｄ１、Ｄ２のそれぞれの底面は、半導体基板ＳＢの途中深さまで達している。その後、フッ酸（ＨＦ）を用いて洗浄を行うことで、エッチング残渣などの付着物を除去する。
【００２０】
溝Ｄ１、Ｄ２を形成する上記ドライエッチングは異方性エッチングであり、このエッチングを行うことで、溝Ｄ１、Ｄ２のそれぞれの内側において露出する半導体基板ＳＢの表面は、ダメージを負う。また、このエッチングを行うことで、溝Ｄ１、Ｄ２のそれぞれの内側において露出する半導体基板ＳＢの表面には、Ｆｅ（鉄）が導入される。当該鉄は、溝Ｄ１、Ｄ２のそれぞれの側面および底面に意図して導入するものではないが、ドライエッチング法を用いて溝Ｄ１、Ｄ２を形成する際、ニッケル（Ｎｉ）およびクロム（Ｃｒ）などと共に、露出する半導体基板ＳＢの表面に導入される。つまり、溝Ｄ１、Ｄ２のそれぞれの側面および底面ではＦｅ汚染が生じる。
【００２１】
次に、ロジック回路領域１Ｂをフォトレジスト膜ＰＲ１により覆った後、図３に示すプラズマドープ装置を用いて、図４に示すように、絶縁膜ＩＦ１、ＩＦ２から露出する半導体基板ＳＢの表面、つまり溝Ｄ１の側面および底面に、Ｂ（ホウ素）をプラズマドーピング法により導入する。つまり、ロジック回路領域１Ｂをフォトレジスト膜ＰＲ１により覆い、かつ画素領域１Ａをフォトレジスト膜ＰＲ１から露出させた状態で、プラズマドープを行う。ここでは、ロジック回路領域１Ｂの半導体基板ＳＢはフォトレジスト膜ＰＲ１により覆われているため、溝Ｄ２の側面および底面にホウ素は導入されない。
【００２２】
ここで、ロジック回路領域１Ｂの半導体基板ＳＢをフォトレジスト膜ＰＲ１により覆った状態でプラズマドーピングを行い、溝Ｄ２の側面および底面にホウ素を導入していないのは、ロジック回路領域１Ｂに後に形成されるトランジスタの特性が変動することを防ぐためである。すなわち、ロジック回路領域１Ｂに形成されるトランジスタの活性領域の端部、つまり、例えばソース・ドレイン領域の端部またはチャネル領域などの端部にホウ素が導入されると、当該トランジスタのしきい値電圧が変動し、当該トランジスタを含む回路が正常に動作しなくなる虞がある。よって、ここではロジック回路領域１Ｂの溝Ｄ２の側面および底面にホウ素を導入しない。
【００２３】
図３に示すように、プラズマドープ装置ＰＤＤは、チャンバを構成する容器ＣＳと、容器ＣＳ内に配置されたウエハステージ（載置台）ＷＳと、容器ＣＳ内においてウエハステージＷＳの上方に配置された天板ＴＰと、天板ＴＰ上に配置された平面アンテナＰＡと、平面アンテナＰＡ上に配置された導波管ＷＤとを有している。導波管ＷＤはマイクロ発生器（図示しない）に接続されている。ウエハステージＷＳと天板ＴＰとの間の高さにおける容器ＣＳの側面には、容器ＣＳ内にプラズマ安定化ガスおよびドープガスなどを導入するためのガス供給部ＧＳが設けられている。容器ＣＳ内の気体はポンプ（図示しない）により排出することができ、容器ＣＳ内は真空状態とすることができる。
【００２４】
ここでは、被処理体である半導体基板（半導体ウエハ）ＳＢの表面に対し、プラズマを用いてドープガス中に含まれる不純物元素（ホウ素）をドープするプラズマドーピング法を用いる。具体的には、まず、半導体基板ＳＢをウエハステージＷＳの上面に接するように載置する。容器ＣＳ内の圧力は５０〜１５０ｍＴｏｒｒであり、望ましくは、５０ｍＴｏｒｒとする。ウエハステージＷＳには、バイアス用の高周波電力（ＲＦ：RadioFrequency）を印加することができるが、本実施の形態では、ＲＦバイアスを行わない。つまり、ウエハステージＷＳに対するＲＦバイアスは０Ｗである。
【００２５】
その後、容器ＣＳ内にガス供給部ＧＳからドープガスとしてＢ２Ｈ６（ジボラン）とＨｅ（ヘリウム）との混合ガスを供給し、出力３ｋＷのマイクロ波を上記マイクロ発生器から導波管ＷＤを介して平面アンテナＰＡに供給する。これにより、容器ＣＳ内の上部であって、天板ＴＰの下の領域にプラズマＰＬを発生させ、プラズマを用いたドーピングを行う。これにより、ドープガス中の不純物元素（ホウ素）を半導体基板ＳＢの表面に導入する。なお、ここでは、ドープガスとして、Ｂ２Ｈ６（ジボラン）ガスを用いることについて説明するが、他のドープガスとしては、ＢＦ３ガスを用いてもよい。
【００２６】
上記プラズマドーピングにより、図４に示すように、絶縁膜ＩＦ１、ＩＦ２から露出する半導体基板ＳＢの表面、つまり溝Ｄ１の側面および底面に、Ｂ（ホウ素）が導入され、ホウ素を含む半導体層ＢＬが形成される。上記ドープガスおよび半導体層ＢＬに含まれるＢ（ホウ素）は、ホウ素の同位体である１０Ｂおよび１１Ｂを含んでいる。半導体層ＢＬのホウ素のドープ量は、５×１０１３〜２×１０１４ｃｍ−２であり、半導体層ＢＬの厚さは、例えば１〜２ｎｍである。フォトレジスト膜ＰＲ１に覆われているロジック回路領域１Ｂおよび絶縁膜ＩＦ１、ＩＦ２に覆われている半導体基板ＳＢの表面には半導体層ＢＬは形成されない。
【００２７】
上記プラズマドーピングにおいて用いるプラズマドープ装置ＰＤＤのウエハステージＷＳに対するＲＦバイアスを０Ｗとしているのは、プラズマ中のＢ（ホウ素）イオン（ラジカル）を積極的に半導体基板ＳＢの表面に取り込まないようにするためである。これにより、プラズマドープにより半導体基板ＳＢの表面、つまり溝Ｄ１の側面および底面にダメージが生じることを防ぐ。また、ＲＦバイアスが０Ｗであるため、半導体層ＢＬの厚さは比較的小さい。このように溝Ｄ１の側面に形成される半導体層ＢＬの厚さを抑えることで、溝Ｄ１により囲まれた領域に形成されるフォトダイオードの受光面積が低減することを防ぐことができる。
【００２８】
また、上記プラズマドーピングにおいて容器ＣＳ内の圧力を５０〜１５０ｍＴｏｒｒとしているのは、容器ＣＳ内の圧力が大きすぎることにより、半導体基板ＳＢの表面、つまり溝Ｄ１の側面および底面にダメージが生じることを防ぐためである。よって、容器ＣＳ内の圧力は５０ｍＴｏｒｒ程度の低さであることが望ましい。
【００２９】
次に、図５に示すように、アッシング（アッシング処理）を行うことで、フォトレジスト膜ＰＲ１を除去する。すなわち、アッシング装置（アッシング室）内に半導体基板ＳＢを設置し、続いて、アッシング装置内にＯ２（酸素）を供給する。続いて、アッシング装置内の酸素を高周波によりプラズマ化する。つまり、Ｏ２プラズマ（活性状態の酸素）を作り出す。このＯ２プラズマと、有機物からなるフォトレジスト膜ＰＲ１とを反応させることで、フォトレジスト膜ＰＲ１は燃焼して灰化する。灰化したフォトレジスト膜ＰＲ１は、最終的にはＣＯ２（二酸化炭素）またはＨ２Ｏ（水）となってアッシング装置外に排出される。これにより、ロジック回路領域１Ｂの半導体基板ＳＢの主面を覆うフォトレジスト膜ＰＲ１は除去され、半導体基板ＳＢの主面が露出する。
【００３０】
つまり、ここではプラズマアッシングを行ってフォトレジスト膜ＰＲ１を除去する。なお、Ｏ３（オゾン）ガスの雰囲気において光励起アッシングを行い。これによりフォトレジスト膜ＰＲ１を除去してもよい。光励起アッシングは、処理室内にオゾンガスなどの反応性ガスを導入し、紫外線などの光を照射して反応性ガスとフォトレジストとの化学反応を促進させながら基板上のフォトレジストを灰化除去する方法である。
【００３１】
この工程では、図３および図４を用いて説明したプラズマドーピング工程において画素領域１Ａの溝Ｄ１の表面に付着したホウ素が、アッシング装置内において活性状態の酸素と反応する。これにより、溝Ｄ１の表面には、酸化ホウ素膜ＯＸ１が形成される。言い換えれば、半導体層ＢＬの側面および底面を覆う、ＢＸＯＹ（酸化ホウ素）からなる絶縁膜が形成される。酸化ホウ素膜の膜厚は、例えば１〜２ｎｍである。
【００３２】
次に、図６に示すように、ＡＰＭ（アンモニア過水）洗浄を行うことで、酸化ホウ素膜ＯＸ１を除去し、これにより、溝Ｄ１の表面を露出させる。ここでは、ＡＰＭ（Ammonium hydrogen Peroxide Mixture）を用いて洗浄を行う。当該洗浄は、例えば４０〜７５℃の温度条件で行い、これにより酸化ホウ素膜ＯＸ１を完全に除去する。ここでは、ＡＰＭ洗浄の温度を過度に高くすると、半導体基板ＳＢの表面がエッチングされ、これに伴い、図３および図４を用いて説明した工程でホウ素を導入して形成した半導体層ＢＬが除去される。よって、半導体層ＢＬが除去されることを防ぐため、当該ＡＰＭ洗浄の温度範囲は、４０〜７０℃とすることがより好ましい。
【００３３】
続いて、前洗浄として、ＨＰＭ（塩酸過水）洗浄を行う。つまり、半導体基板ＳＢに対し、ＨＰＭ（Hydrochloric acid hydrogen Peroxide Mixture）を用いて洗浄を行う。当該ＨＰＭ洗浄は、室温で行う。ここで当該ＨＰＭ洗浄を行うことで、半導体基板ＳＢの表面の金属汚染を除去することができる。
【００３４】
なお、上記ＡＰＭ洗浄工程と上記ＨＰＭ洗浄との間に、ＳＰＭ洗浄を行ってもよい。すなわち、ＳＰＭ（Sulfuric acid and hydrogen Peroxide Mixture）、つまり、硫酸（Ｈ２ＳＯ４）と過酸化水素（Ｈ２Ｏ２）との混合液を用いて洗浄を行ってもよい。当該ＳＰＭ洗浄は、例えば１２０℃以下の温度で行う。ここで当該ＳＰＭ洗浄を行うことで、上記アッシング工程を行っても除去しきれずに残っていたフォトレジスト膜ＰＲ１を、除去することができる。
【００３５】
続いて、９００〜１１００℃の熱で３０秒間のＲＴＡ（rapid thermal annealing）を行う。この熱処理により、半導体層ＢＬに導入したホウ素が拡散する。ここでは例えば９００℃の熱で当該熱処理を行う。当該熱処理の温度を９００〜１１００℃としているのは、温度が低すぎると十分にホウ素が拡散せず、また、温度が高すぎると過度な拡散が生じ、後に形成するフォトダイオードの受光面積が低減する問題が生じるためである。
【００３６】
プラズマドーピングおよび上記熱拡散により、半導体層ＢＬは、溝Ｄ１の側面および底面のそれぞれの表面から一定の深さで均一（コンフォーマル）に形成される。つまり、半導体層ＢＬに含まれるホウ素は、半導体基板ＳＢの表面から２０ｎｍの範囲内に１×１０１７ｃｍ−３以上の濃度で導入されている。つまり、上記熱処理により内部のホウ素が拡散した半導体層ＢＬは、半導体基板ＳＢの表面から２０ｎｍ以上の厚さを有している。上記熱処理により内部のホウ素が拡散した半導体層ＢＬの、半導体基板ＳＢの表面からの形成深さは、図２を用いて説明したドライエッチング工程により、溝Ｄ１の側面および底面に鉄が導入された領域よりも深い。よって、後述するように、半導体層ＢＬ内のホウ素により、フォトダイオードが形成される活性領域への鉄の拡散を防ぐことができる。
【００３７】
上記のようなホウ素濃度を有する半導体層ＢＬが、後の工程でフォトダイオードが形成される領域（第１領域）を平面視において囲むように均一に形成されている。なお、図に示す２つの溝Ｄ１に挟まれた領域は、フォトダイオードを形成する領域に加えて、後に説明する転送トランジスタを形成する領域も含んでいる。
【００３８】
次に、図７に示すように、プラズマＣＶＤ法または低圧熱ＣＶＤ法を用いて、半導体基板ＳＢの主面全面上に酸化シリコン膜からなる絶縁膜ＩＦ３を形成する。絶縁膜ＩＦ３は比較的大きい膜厚で形成され、溝Ｄ１、Ｄ２のそれぞれを完全に埋め込むように形成される。なお、絶縁膜ＩＦ３の形成前に、溝Ｄ１、Ｄ２のそれぞれの側面および底面を酸化（内壁酸化）させ、薄い酸化膜を形成してもよい。
【００３９】
次に、図８に示すように、ＣＭＰ（Chemical Mechanical Polishing）法を用いて絶縁膜ＩＦ３の上面を研磨することで、絶縁膜ＩＦ２を露出させる。その後、絶縁膜ＩＦ２を除去する。
【００４０】
次に、図９に示すように、フッ酸（ＨＦ）を用いてウェットエッチングを行うことにより、絶縁膜ＩＦ１と、絶縁膜ＩＦ３の一部とを除去する。これにより、半導体基板ＳＢの主面の一部が露出する。ただし、溝Ｄ１、Ｄ２のそれぞれの内側は絶縁膜ＩＦ３（図８参照）により埋め込まれたままであり、溝Ｄ１、Ｄ２のそれぞれの側面および底面は露出していない。当該エッチングにより溝Ｄ１、Ｄ２のそれぞれの内側に残された絶縁膜ＩＦ３により、素子分離領域ＥＩが形成される。素子分離領域ＥＩは、ＳＴＩ構造を有している。なお、本願では、素子分離領域ＥＩから半導体基板ＳＢの主面が露出している領域を活性領域と呼ぶ場合がある。
【００４１】
次に、図１０に示すように、フォトリソグラフィ技術およびイオン注入法を用いて、半導体基板ＳＢの主面にＰ型の不純物（例えばＢ（ホウ素））を打ち込むことにより、Ｐ型のウエルＷＬを形成する。ウエルＷＬは、比較的不純物濃度が低いＰ−型半導体領域である。ここでは、画素領域１Ａおよびロジック回路領域１Ｂのそれぞれにおいて露出する半導体基板ＳＢの主面にウエルＷＬを形成する。ウエルＷＬの形成深さは、素子分離領域ＥＩの形成深さよりも深い。
【００４２】
本実施の形態では、ロジック回路領域１ＢにＮ型のＭＯＳＦＥＴを形成する場合について説明するため、ここではロジック回路領域１ＢにもＰ型のウエルＷＬを形成している。これに対し、図示はしないが、ロジック回路領域１ＢであってＰ型のＭＯＳＦＥＴを形成する領域では、ウエルＷＬを形成する上記イオン注入工程とは別のイオン注入工程により半導体基板ＳＢにＮ型の不純物（例えばＰ（リン）またはＡｓ（ヒ素））を導入してＮ型のウエルを形成する。
【００４３】
次に、図１１に示すように、画素領域１Ａの半導体基板ＳＢ上にゲート絶縁膜ＧＦを介してゲート電極Ｇ１を形成し、ロジック回路領域１Ｂの半導体基板ＳＢ上にゲート絶縁膜ＧＦを介してゲート電極Ｇ２を形成する。すなわち、半導体基板ＳＢ上に、例えば熱酸化法により酸化シリコン膜を形成し、当該酸化シリコン膜上に例えばポリシリコンからなる導体膜を形成した後、フォトリソグラフィ技術およびエッチング法を用いて当該導体膜および当該酸化シリコン膜を加工する。これにより、当該酸化シリコン膜からなるゲート絶縁膜ＧＦと、当該導体膜からなるゲート電極Ｇ１、Ｇ２を形成する。
【００４４】
画素領域１Ａにおいて、ゲート絶縁膜ＧＦおよびゲート電極Ｇ１からなる積層膜は、隣り合う素子分離領域ＥＩ同士の間において露出する半導体基板ＳＢの主面上において、素子分離領域ＥＩから離間して形成される。同様に、ロジック回路領域１Ｂにおいて、ゲート絶縁膜ＧＦおよびゲート電極Ｇ２からなる積層膜は、隣り合う素子分離領域ＥＩ同士の間において露出する半導体基板ＳＢの主面上において、素子分離領域ＥＩから離間して形成される。ただし、図示していない領域において、ゲート電極Ｇ１、Ｇ２のそれぞれの一部は素子分離領域ＥＩの直上に形成されている。
【００４５】
次に、図１２に示すように、フォトリソグラフィ技術およびイオン注入法を用いて、画素領域１Ａの半導体基板ＳＢの上面に、Ｎ−型半導体領域Ｎ１およびＰ＋型半導体領域Ｐ１を含むフォトダイオードＰＤを形成する。Ｎ−型半導体領域Ｎ１は、Ｐ＋型半導体領域Ｐ１および素子分離領域ＥＩよりも形成深さが深く、ウエルＷＬよりも形成深さが浅い。Ｐ＋型半導体領域Ｐ１は、素子分離領域ＥＩよりも形成深さが浅い。フォトダイオードＰＤは、入射光の光量に応じた信号電荷を生成する光電変換素子である。
【００４６】
ここでは、画素領域１Ａの半導体基板ＳＢの主面に、Ｎ型の不純物（例えばＰ（リン）またはヒ素（Ａｓ））を、イオン注入法により打ち込むことで、受光部を形成する領域に、Ｎ−型半導体領域Ｎ１を形成する。続いて、画素領域１Ａの半導体基板ＳＢの主面に、Ｐ型の不純物（例えばＢ（ホウ素）を、イオン注入法により打ち込むことで、受光部を形成する領域に、Ｐ＋型半導体領域Ｐ１を形成する。つまり、Ｎ−型半導体領域Ｎ１とＰ＋型半導体領域Ｐ１とは、異なるフォトレジスト膜をマスクとして用いる別々のイオン注入工程により形成される。
【００４７】
これにより、ゲート電極Ｇ１と素子分離領域ＥＩとの間の半導体基板ＳＢの主面に、Ｎ−型半導体領域Ｎ１とＰ＋型半導体領域Ｐ１とのＰＮ接合部により構成されるフォトダイオードＰＤを形成する。ゲート電極Ｇ１は、平面視において素子分離領域ＥＩに挟まれるように配置されており、フォトダイオードＰＤが形成されるのは、ゲート電極Ｇ１の横の一方の素子分離領域ＥＩとゲート電極Ｇ１との間の活性領域であり、ゲート電極Ｇ１の横の他方の素子分離領域ＥＩとゲート電極Ｇ１との間の活性領域にはフォトダイオードＰＤは形成されない。
【００４８】
ここで、上記イオン注入法による打ち込みは、フォトリソグラフィ技術を用いて形成したフォトレジスト膜（図示しない）と、ゲート電極Ｇ１とをマスクとして用いて行う。このため、ロジック回路領域１Ｂには不純物イオンは注入されない。つまり、Ｎ−型半導体領域Ｎ１およびＰ＋型半導体領域Ｐ１はロジック回路領域１Ｂには形成されない。また、Ｎ−型半導体領域Ｎ１はゲート電極Ｇ１に隣接して形成されるが、Ｐ＋型半導体領域Ｐ１は、Ｎ−型半導体領域Ｎ１の直上であって、ゲート電極Ｇ１から離間した位置に形成される。すなわち、ゲート電極Ｇ１とＰ＋型半導体領域Ｐ１との間の半導体基板ＳＢの主面には、Ｎ−型半導体領域Ｎ１が露出している。
【００４９】
次に、図１３に示すように、画素領域１Ａをフォトレジスト膜ＰＲ２により覆った後、フォトレジスト膜ＰＲ２およびゲート電極Ｇ２をマスクとして、ロジック回路領域１Ｂの半導体基板ＳＢの主面に、一対のエクステンション領域ＥＸを形成する。ここでは、ロジック回路領域１Ｂにおいて露出する半導体基板ＳＢの主面に、例えばイオン注入法を用いてＮ型の不純物（例えばＰ（リン）またはヒ素（Ａｓ））を比較的低濃度で打ち込むことで、平面視においてゲート電極Ｇ２を挟むように一対のＮ−型半導体領域であるエクステンション領域ＥＸを形成する。
【００５０】
次に、図１４に示すように、フォトレジスト膜ＰＲ２を除去した後、フォトダイオードＰＤの上面を覆うキャップ絶縁膜ＣＩと、キャップ絶縁膜ＣＩ、ゲート電極Ｇ１、Ｇ２、素子分離領域ＥＩおよび半導体基板ＳＢの主面を覆う絶縁膜ＩＦ４とを順に形成する。
【００５１】
キャップ絶縁膜ＣＩは、例えば、ＣＶＤ法を用いて半導体基板ＳＢの主面全面を覆う酸化シリコン膜を形成した後、フォトリソグラフィ技術およびエッチング法を用いて当該酸化シリコン膜を加工することで形成する。キャップ絶縁膜ＣＩはフォトダイオードＰＤの上面を覆う膜であり、他の活性領域を覆っていない。ここではＣＶＤ法を用いてキャップ絶縁膜ＣＩを形成することについて説明したが、画素領域１Ａのゲート絶縁膜ＧＦを構成する絶縁膜をフォトダイオードＰＤの形成領域上に残すことで、フォトダイオードＰＤの直上の当該絶縁膜をキャップ絶縁膜として用いてもよい。
【００５２】
絶縁膜ＩＦ４は、例えば窒化シリコン膜からなり、キャップ絶縁膜ＣＩの形成後に、例えばＣＶＤ法を用いて形成することができる。
【００５３】
次に、図１５に示すように、フォトリソグラフィ技術およびドライエッチング法を用いて、絶縁膜ＩＦ４を加工する。ここでは、フォトダイオードＰＤ、当該フォトダイオードＰＤに隣接するゲート電極Ｇ１の一部および素子分離領域ＥＩの一部を覆うフォトレジスト膜（図示しない）と、ゲート電極Ｇ１およびＧ２とをマスクとして用いてエッチングを行う。したがって、フォトダイオードＰＤの直上には、平面視においてフォトダイオードＰＤを挟むように配置されたゲート電極Ｇ１および素子分離領域ＥＩのそれぞれの上面同士の間に亘って、絶縁膜ＩＦ４からなる反射防止膜ＡＲ１が残る。
【００５４】
また、ゲート電極Ｇ１の側面のうち、反射防止膜ＡＲ１が接する側面の反対側の側面に接するように、絶縁膜ＩＦ４からなるサイドウォールＳＷが自己整合的に形成される。また、ゲート電極Ｇ２の両側の側面のそれぞれに接するように、絶縁膜ＩＦ４からなるサイドウォールＳＷが自己整合的に形成される。
【００５５】
次に、図１６に示すように、半導体基板ＳＢの主面に対し、ゲート電極Ｇ１、Ｇ２、反射防止膜ＡＲ１およびサイドウォールＳＷをマスクとしてＮ型の不純物（例えばＰ（リン）またはヒ素（Ａｓ））を比較的高濃度で打ち込むことで、画素領域１Ａの浮遊拡散容量部ＦＤおよびロジック回路領域１Ｂの拡散層ＤＦを形成する。浮遊拡散容量部ＦＤはＮ＋型半導体領域であり、ゲート電極Ｇ１の一方の側面に接するサイドウォールＳＷと素子分離領域ＥＩとの間において、反射防止膜ＡＲ１から露出する半導体基板ＳＢの主面に形成される。また、Ｎ＋型半導体領域である拡散層ＤＦは、平面視においてゲート電極Ｇ２およびその両側のサイドウォールＳＷを挟むように、半導体基板ＳＢの主面に一対形成される。
【００５６】
これにより、ロジック回路領域１Ｂに、拡散層ＤＦおよびエクステンション領域ＥＸからなる一対のソース・ドレイン領域と、ゲート電極Ｇ２とを含むＭＯＳＦＥＴであるトランジスタＱ１が形成される。また、画素領域１Ａに、Ｎ−型半導体領域Ｎ１と浮遊拡散容量部ＦＤとからなる一対のソース・ドレイン領域と、ゲート電極Ｇ１とを有するＭＯＳＦＥＴである転送トランジスタＴＸが形成される。
【００５７】
ロジック回路領域１Ｂの一対のソース・ドレイン領域のそれぞれは、不純物濃度が比較的低いエクステンション領域ＥＸと、不純物濃度が比較的高い拡散層ＤＦとを含むＬＤＤ（Lightly Doped Drain）構造を有している。浮遊拡散容量部ＦＤおよび拡散層ＤＦは、エクステンション領域ＥＸよりも深い形成深さを有している。
【００５８】
転送トランジスタＴＸにおいて、Ｎ−型半導体領域Ｎ１は転送トランジスタＴＸのソース領域として機能し、浮遊拡散容量部ＦＤは転送トランジスタＴＸのドレイン領域として機能する。なお、ここでは説明していないが、転送トランジスタＴＸのドレイン領域は、浮遊拡散容量部ＦＤに加えて浮遊拡散容量部ＦＤよりも不純物濃度が低いエクステンション領域ＥＸを含んでいてもよい。
【００５９】
また、上記の工程により、図示していない領域において、後述する周辺トランジスタであるリセットトランジスタ、増幅トランジスタおよび選択トランジスタが形成される。以上の工程により、フォトダイオードＰＤ、転送トランジスタＴＸおよびその他の周辺トランジスタ（図示しない）を含む画素ＰＥ（図２４参照）が形成される。図示はしていないが、画素ＰＥは半導体基板ＳＢ上の画素アレイ部にマトリクス状に並んで複数形成されている。つまり、フォトダイオードＰＤおよびその周辺トランジスタは、画素アレイ部にマトリクス状に並んで複数形成されている。
【００６０】
次に、図１７に示すように、例えばＣＶＤ法を用いて、半導体基板ＳＢの主面全面上に酸化シリコン膜からなる絶縁膜ＩＦ５を形成する。
【００６１】
次に、図１８に示すように、フォトリソグラフィ技術およびドライエッチング法を用いて、絶縁膜ＩＦ５を加工する。これにより、ロジック回路領域１Ｂの絶縁膜ＩＦ５は除去され、トランジスタＱ１は絶縁膜ＩＦ５から露出する。また、画素領域１Ａでは、浮遊拡散容量部ＦＤの上面が絶縁膜ＩＦ５から露出する。ここでは、ゲート電極Ｇ１の上面は絶縁膜ＩＦ５に覆われたままである。また、フォトダイオードＰＤの上面は、キャップ絶縁膜ＣＩ、反射防止膜ＡＲ１および絶縁膜ＩＦ５により覆われている。絶縁膜ＩＦ５は次に行うサリサイドプロセスにおけるマスクとして用いる。
【００６２】
次に、図１９に示すように、サリサイドプロセスを行うことで、浮遊拡散容量部ＦＤの上面、拡散層ＤＦの上面およびゲート電極Ｇ２の上面のそれぞれの上にシリサイド層Ｓ１を形成する。このとき、絶縁膜ＩＦ５により覆われているゲート電極Ｇ１の上面にはシリサイド層Ｓ１は形成されない。当該サリサイドプロセスでは、まずスパッタリング法を用いて半導体基板ＳＢの主面全面上に例えばＮｉ（ニッケル）などを含む金属膜を形成した後、半導体基板ＳＢを加熱することで当該金属膜と半導体とを反応させることでシリサイド層Ｓ１を形成した後、未反応の当該金属膜を除去する。
【００６３】
次に、図２０に示すように、半導体基板ＳＢ上に層間絶縁膜ＣＬを形成する。層間絶縁膜ＣＬは、半導体基板ＳＢの主面全面上に例えばＣＶＤ法を用いて酸化シリコン膜を形成し、当該酸化シリコン膜の上面をＣＭＰ法などを用いて研磨することで形成する。層間絶縁膜ＣＬの膜厚は、ゲート電極Ｇ１、Ｇ２の上面の高さよりも大きい。ここでは、絶縁膜ＩＦ５を除去してから層間絶縁膜ＣＬを形成してもよいが、絶縁膜ＩＦ５を残して層間絶縁膜ＣＬを形成することにより、絶縁膜ＩＦ５と層間絶縁膜ＣＬとを一体化させてもよい。
【００６４】
次に、図２１に示すように、フォトリソグラフィ技術およびドライエッチング法を用いて、層間絶縁膜ＣＬを貫通する複数のコンタクトホールを形成した後、それらのコンタクトホールを埋め込むコンタクトプラグＣＰを複数形成する。ここでは、ゲート電極Ｇ１、Ｇ２、浮遊拡散容量部ＦＤおよび拡散層ＤＦのそれぞれを層間絶縁膜ＣＬから露出するように複数のコンタクトホールを形成する。コンタクトホールの底面には、シリサイド層Ｓ１またはゲート電極Ｇ１の上面が露出する。フォトダイオードＰＤを含む受光部の直上にコンタクトホールは形成しない。図では、浮遊拡散容量部ＦＤおよび拡散層ＤＦに電気的に接続されたコンタクトプラグＣＰを示しており、ゲート電極Ｇ１、Ｇ２のそれぞれの上のコンタクトプラグＣＰは示していない。
【００６５】
コンタクトプラグＣＰは、複数のコンタクトホール内を含む層間絶縁膜ＣＬ上に、主にＷ（タングステン）を含む金属膜を形成した後、層間絶縁膜ＣＬ上の当該金属膜を、例えばＣＭＰ法により研磨することで除去して、層間絶縁膜ＣＬの上面を露出させる。これにより、複数のコンタクトホールのそれぞれに埋め込まれた当該金属膜からなるコンタクトプラグＣＰを複数形成する。コンタクトプラグＣＰは、例えば、コンタクトホール内の側面および底面を覆う窒化チタン膜と、当該コンタクトホール内に当該窒化チタン膜を介して埋め込まれたタングステン膜とを含む積層膜により構成される。
【００６６】
次に、図２２に示すように、第１配線層、第２配線層および第３配線層を積層する。第１配線層は層間絶縁膜ＩＬ１および配線Ｍ１からなり、第２配線層は層間絶縁膜ＩＬ２および配線Ｍ２からなり、第３配線層は層間絶縁膜ＩＬ３および配線Ｍ３からなる。下層配線である配線Ｍ１は、いわゆるシングルダマシン法により形成し、上層配線である配線Ｍ２、Ｍ３はいわゆるデュアルダマシン法により形成する。これらのダマシン法を用いる場合、配線Ｍ１〜Ｍ３は例えばＣｕ（銅）膜により形成する。ダマシン法を用いず、配線を形成してから当該配線の横を層間絶縁膜により埋め込む場合は、配線Ｍ１〜Ｍ３を例えばＡｌ（アルミニウム）膜により形成する。
【００６７】
ここではダマシン法を用いる場合について説明する。図２１に示す構造を得た後、図２２に示すように、層間絶縁膜ＣＬ上に、例えばＣＶＤ法を用いて例えば酸化シリコン膜などからなる層間絶縁膜ＩＬ１を形成する。その後、層間絶縁膜ＩＬ１を、フォトリソグラフィ技術およびドライエッチング法を用いて加工することで、層間絶縁膜ＩＬ１を貫通する開口部であって、層間絶縁膜ＣＬの上面およびコンタクトプラグＣＰの上面を露出する配線溝を形成する。続いて、配線溝内を含む層間絶縁膜ＩＬ１上に金属膜を形成し、層間絶縁膜ＩＬ１上の余分な金属膜をＣＭＰ法などにより除去することで、配線溝に埋め込まれた金属膜からなる配線Ｍ１を形成する。
【００６８】
配線Ｍ１は、例えば窒化タンタル膜および銅膜を順に積層した積層構造を有している。配線溝内の側面および底面は、窒化タンタル膜により覆われている。配線Ｍ１は、その底面においてコンタクトプラグＣＰの上面に接続されている。
【００６９】
続いて、層間絶縁膜ＩＬ１上および配線Ｍ１上に、ビア（図示しない）、配線Ｍ２および層間絶縁膜ＩＬ２を形成する。ここで用いるデュアルダマシン法は、例えば層間絶縁膜ＩＬ２を形成し、層間絶縁膜ＩＬ２を貫通するビアホールを形成した後、当該ビアホールよりも浅い配線溝をビアホールの直上の層間絶縁膜ＩＬ２の上面に形成し、その後ビアホールおよび配線溝内に金属を埋め込むことで、ビアホール内のビアと、その上の配線溝内の配線Ｍ２とを同時に形成する方法である。ただし、配線溝を形成してから、当該配線溝の底面から層間絶縁膜ＩＬ２の底面まで貫通するビアホールを設け、その後、ビアおよび配線Ｍ２を形成してもよい。配線Ｍ１は、当該ビアを介して配線Ｍ２に電気的に接続される。
【００７０】
その後、第２配線層と同様にして、層間絶縁膜ＩＬ２上の層間絶縁膜ＩＬ３、ビア（図示しない）および配線Ｍ３からなる第３配線層を形成する。配線Ｍ３は、ビアおよび配線Ｍ２を介して配線Ｍ１に電気的に接続される。続いて、第３配線層の上面を覆う絶縁膜ＩＦ６を形成する。絶縁膜ＩＦ６は例えばＣＶＤ法により形成され、例えば酸化シリコン膜からなる。
【００７１】
配線Ｍ１〜Ｍ３は画素領域１Ａおよびロジック回路領域１Ｂに形成されるが、画素領域１Ａにおいて、フォトダイオードＰＤの直上に配線Ｍ１〜Ｍ３は配置されない。配線Ｍ１〜Ｍ３が、フォトダイオードＰＤの上方から入射する光を遮ることを防ぐためである。
【００７２】
次に、図２３に示すように、画素領域１Ａの絶縁膜ＩＦ６上にマイクロレンズＭＬを形成する。なお、層間絶縁膜ＩＬ３とマイクロレンズＭＬとの間にはカラーフィルタを形成してもよい。マイクロレンズＭＬは、フォトダイオードＰＤの直上に形成する。マイクロレンズＭＬは、絶縁膜ＩＦ６上に形成した膜を、平面視において円形のパターンに加工した後、例えば当該膜を加熱することで当該膜の表面を丸め、これにより当該膜をレンズ状に加工することで形成する。
【００７３】
この後の工程では、半導体基板ＳＢ、つまり半導体ウエハのスクライブラインをダイシングにより切削する。これにより、半導体ウエハを複数のセンサチップに個片化することで、当該センサチップからなる撮像素子を複数形成する。これにより、当該撮像素子を含む本実施の形態の半導体装置が完成する。
【００７４】
なお、ここでは、プラズマドーピング法を用いて図４に示す溝Ｄ１（図４参照）の表面にホウ素を導入することについて説明したが、半導体層ＢＬを形成する方法として、プラズマドーピング法ではなくイオン注入法を用いてもよい。ただし、イオン注入法により溝Ｄ１にホウ素を注入する方法に比べ、プラズマドーピング法を用いれば、溝Ｄ１の表面にダメージが生じることを防ぐことができる効果、および、溝Ｄ１の側面および底面に均一にホウ素を打ち込むことが容易であるという効果を得ることができる。
【００７５】
＜半導体装置の撮像素子の構造、動作について＞
以下では、本実施の形態の半導体装置である撮像素子の構造、動作について図２４および図２５を用いて説明する。図２４は、本実施の形態の半導体装置のレイアウトを示す平面図である。図２５は、本実施の形態の半導体装置を示す等価回路図である。本実施の形態の半導体装置である撮像素子は、１つの半導体チップからなるＣＭＯＳイメージセンサであって、撮像素子の画素アレイ部には、複数の画素が形成されている。すなわち、画素アレイ部には、複数の画素が行列状に並んで配置されている。図２４では、各ゲート電極に覆われた箇所における活性領域の輪郭およびホウ素注入領域である半導体層ＢＬの輪郭を破線で示している。
【００７６】
図２４に示すように、１つの画素ＰＥは、フォトダイオードＰＤおよび複数の周辺トランジスタを有しており、フォトダイオードＰＤの周りは、素子分離領域ＥＩにより囲まれている。フォトダイオードＰＤは平面視において矩形の形状を有している。ただし、フォトダイオードＰＤが形成された活性領域は、当該矩形の形状の１辺から平面視において一部突出した部分を有しており、当該突出した部分の近傍に転送トランジスタＴＸが形成されている。
【００７７】
転送トランジスタＴＸは、当該突出した部分に形成された浮遊拡散容量部ＦＤと、上記矩形の形状部分に形成されたフォトダイオードＰＤを構成するＮ−型半導体領域とをソース・ドレイン領域として有し、平面視において当該ソース・ドレイン領域間に形成されたゲート電極Ｇ１を有している。当該ソース・ドレイン領域およびフォトダイオードＰＤが形成された活性領域の周縁部には、ホウ素が導入された半導体層ＢＬが環状に均一な不純物濃度で形成されている。つまり、半導体層ＢＬは、素子分離領域ＥＩに隣接する半導体基板の表面、すなわち、フォトダイオードＰＤを含む活性領域の平面視における端部に形成され、当該活性領域の周囲を１周するように連続的に形成されている。
【００７８】
また、１つの画素ＰＥ内において、フォトダイオードＰＤと隣り合う領域には、接地領域ＧＮＤ１、周辺トランジスタであるリセットトランジスタＲＳＴ、増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬが形成されている。ここでは、フォトダイオードＰＤおよび転送トランジスタＴＸと、リセットトランジスタＲＳＴと、増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬと、接地領域ＧＮＤ１とは、それぞれ素子分離領域ＥＩにより区切られた別々の活性領域に形成されている。増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬは、同一の活性領域に形成されており、互いのソース・ドレイン領域のうち一方を活性領域内において共有している。周辺トランジスタは画素領域内に形成されているが、各周辺トランジスタが形成された活性領域には、ホウ素を含む半導体層ＢＬは形成されていない。
【００７９】
次に、図２５に１つの画素の回路を示す。複数の画素のそれぞれが、図２５に示す回路を有している。図２５に示すように、画素は、光電変換を行うフォトダイオードＰＤと、フォトダイオードで発生した電荷を転送する転送トランジスタＴＸとを有している。また、画素は、転送トランジスタＴＸから転送される電荷を蓄積する浮遊拡散容量部ＦＤと、浮遊拡散容量部ＦＤの電位を増幅する増幅トランジスタＡＭＩとを有している。画素はさらに、増幅トランジスタＡＭＩで増幅された電位を、読み出し回路（図示しない）に接続された出力線ＯＬに出力するか否かを選択する選択トランジスタＳＥＬと、フォトダイオードＰＤのカソードおよび浮遊拡散容量部ＦＤの電位を所定電位に初期化するリセットトランジスタＲＳＴとを備えている。
【００８０】
転送トランジスタＴＸ、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬのそれぞれは、例えばＮ型のＭＯＳＦＥＴである。
【００８１】
フォトダイオードＰＤのアノードには、マイナス側電源電位である接地電位ＧＮＤが印加され、フォトダイオードＰＤのカソードは、転送トランジスタＴＸのソースに接続されている。浮遊拡散容量部ＦＤは、転送トランジスタＴＸのドレインと、リセットトランジスタＲＳＴのソースと、増幅トランジスタＡＭＩのゲートとに接続されている。リセットトランジスタＲＳＴのドレインと、増幅トランジスタＡＭＩのドレインとには、プラス側電源電位ＶＣＣが印加される。増幅トランジスタＡＭＩのソースは、選択トランジスタＳＥＬのドレインに接続されている。選択トランジスタＳＥＬのソースは、出力線ＯＬに接続されている。
【００８２】
次に画素の動作について説明する。まず、転送トランジスタＴＸおよびリセットトランジスタＲＳＴのゲート電極に所定電位が印加されて、転送トランジスタＴＸおよびリセットトランジスタＲＳＴがともにオン状態となる。そうすると、フォトダイオードＰＤに残存する電荷および浮遊拡散容量部ＦＤに蓄積された電荷がプラス側電源電位ＶＣＣに向かって流れて、フォトダイオードＰＤおよび浮遊拡散容量部ＦＤの電荷が初期化される。その後、リセットトランジスタＲＳＴがオフ状態となる。
【００８３】
次に、入射光がフォトダイオードＰＤのＰＮ接合に照射されて、フォトダイオードＰＤで光電変換が発生する。その結果、フォトダイオードＰＤに電荷が発生する。この電荷は、転送トランジスタＴＸによってすべて浮遊拡散容量部ＦＤに転送される。浮遊拡散容量部ＦＤは転送されてきた電荷を蓄積する。これにより、浮遊拡散容量部ＦＤの電位が変化する。
【００８４】
次に、選択トランジスタＳＥＬがオン状態となると、変化後の浮遊拡散容量部ＦＤの電位が、増幅トランジスタＡＭＩによって増幅され、その後、出力線ＯＬに出力される。そして、読み出し回路は、出力線ＯＬの電位を読み出す。このようにして、画素アレイ部に複数形成された画素のそれぞれから、電荷情報を読出し、撮像素子により撮像した画像を得ることができる。
【００８５】
＜本実施の形態の効果について＞
以下では、本実施の形態の半導体装置の効果に付いて、図３５に示す比較例を用いて説明する。図３５は、比較例における半導体装置の製造工程を説明する断面図である。なお、図３５では、図１６と同様に画素領域１Ａおよびロジック回路領域１Ｂを示している。
【００８６】
撮像素子では、半導体チップに搭載するロジック回路領域のＣＭＯＳの高速化のために、ＭＯＳＦＥＴおよびフォトダイオードを区画する素子分離領域をＳＴＩ法により形成する。ＳＴＩ法により形成した素子分離領域は、ＬＯＣＯＳ（Local Oxidization of Silicon）により形成した素子分離領域に比べて、半導体基板と素子分離領域との境界におけるダメージが大きく、当該境界において電子が発生しやすい問題がある。
【００８７】
すなわち、半導体基板に形成した溝内に絶縁膜を埋め込んで形成した場合、当該溝をドライエッチング法により形成する際に、ドライエッチングにより溝の側面および底面にダメージが生じる。このようにして形成した溝内に絶縁膜を埋め込んでＳＴＩ構造の素子分離領域と半導体基板との界面では、上記ダメージに起因して電子が発生する。この電子がフォトダイオード中に拡散すると、画素において暗時白傷欠陥（暗時白点欠陥）が生じ、画素特性が低下する。
【００８８】
つまり、上記電子がフォトダイオード内に拡散することで、フォトダイオード内に、上記光電変換で発生する電子より多くの電子が溜まるため、画素において読出される電荷が大きくなる。この場合、撮像素子から読出される画像情報のうち、上記電子の拡散が起こった当該画素では画像が白くなる。つまり、光を当てていない画素においても電子が発生するため、正確な画素情報を取得することができない。このように正常な画像情報の読出しができなくなることを、ここでは暗時白傷欠陥（暗時白点欠陥）と呼ぶ。
【００８９】
また、素子分離領域を埋め込む溝を形成するためのドライエッチング工程では、当該溝の側面および底面にＦｅ（鉄）が混入する。この鉄がフォトダイオード内に拡散することも、暗時白傷欠陥の原因となる。
【００９０】
これに対し、素子分離領域と半導体基板の境界近傍の半導体基板内にＢ（ホウ素）を導入することで、上記の問題の発生を防ぐことができる。境界近傍の半導体基板内にホウ素を導入すると、当該境界部分において発生した電子は、ホウ素を導入した半導体層のポテンシャルバリアを超えることができないため、フォトダイオード内に電子が拡散することを防ぐことができる。また、ホウ素を導入した半導体層内の正孔が電子を打ち消すため、フォトダイオード内に電子が拡散することを防ぐことができる。また、ホウ素は半導体基板内の鉄をゲッタリングにより捕獲するため、フォトダイオード内に鉄が拡散することを防ぐことができる。よって、上記ホウ素の導入により、電子および鉄の拡散を防止し、これにより画素特性の低下を防ぐことができる。
【００９１】
そこで、本実施の形態では、図３および図４を用いて説明した工程により、ホウ素を溝Ｄ１の表面に導入し、これによりホウ素を含む半導体層ＢＬを形成している。しかし、ロジック回路領域１Ｂの半導体基板ＳＢの表面にホウ素が導入されることを防ぐためにマスクとして使用したフォトレジスト膜ＰＲ１を、半導体層ＢＬの形成後にアッシング法により除去すると、図５を用いて説明したように、酸素と半導体層ＢＬ内のホウ素とが反応し、これにより、酸化ホウ素からなる酸化膜が溝Ｄ１の表面を覆うように形成される。
【００９２】
当該酸化膜を除去せずに残したままフォトダイオードＰＤ、転送トランジスタＴＸおよびトランジスタＱ１を形成した構造を、比較例として図３５に示す。すなわち、図３５に示すように、溝Ｄ１の側面および底面は、フォトレジスト膜ＰＲ１をアッシング法により除去した際に形成された酸化ホウ素膜ＯＸ３により覆われており、溝Ｄ１内には、酸化ホウ素膜ＯＸ３を介して素子分離領域ＥＩが形成されている。酸化ホウ素膜ＯＸ３は、上記のようにホウ素を溝Ｄ１の表面に導入する工程を行った際、溝Ｄ１の表面に付着したホウ素が、フォトレジスト膜ＰＲ１（図４参照）を除去する際に行ったアッシング工程において酸素と反応して形成された膜である。
【００９３】
溝Ｄ１の表面にプラズマドーピング法などにより導入したホウ素を拡散させるため、ＢＸＯＹからなる酸化ホウ素膜ＯＸ３が形成された後、素子分離領域ＥＩを形成する前に９００℃程度の熱処理（ドライブインアニール）を行うと、酸化ホウ素膜ＯＸ３を構成する酸素は、半導体基板ＳＢ内に拡散する。これにより半導体基板ＳＢ内に溶け込んだ固溶酸素（Ｏ）は、半導体基板ＳＢを構成するシリコン結晶中で結晶欠陥または析出欠陥となる。析出欠陥とは、半導体基板ＳＢ内に酸化シリコン膜が形成されることを指す。このように固溶酸素が溶け込み、または、上記各欠陥が生じている半導体基板ＳＢに搭載された撮像素子では、画素特性（撮像特性）が低下する問題が生じる。
【００９４】
なお、フォトレジスト膜ＰＲ１を除去する過程で、７０℃以下の温度条件でＳＰＭ洗浄を行うこと、または、室温でＨＰＭ洗浄を行うことが考えられる。しかし、このような条件でＳＰＭ洗浄またはＨＰＭ洗浄を行っても、酸化ホウ素膜ＯＸ３を十分に除去することはできない。
【００９５】
これに対し、本実施の形態では、図４に示すように、溝Ｄ１の表面にホウ素を導入して半導体層ＢＬを形成し、その後にフォトレジスト膜ＰＲ１をアッシング法により除去した際に形成された酸化ホウ素膜ＯＸ１（図５参照）を、図６に示すように、ＡＰＭ洗浄を行うことで除去している。したがって、その後に半導体層ＢＬ内のホウ素を拡散させるために９００℃程度の熱処理を行っても、酸素が溝Ｄ１の表面から半導体基板ＳＢ内に溶け込むことを防ぐことができ、結晶欠陥および析出欠陥が発生することを防ぐことができる。よって、半導体装置の信頼性を向上させることができる。
【００９６】
また、ＡＰＭ洗浄は、ＳＰＭ洗浄に比べシリコンを削りやすい洗浄法である。ＡＰＭ洗浄を例えば７５℃よりも高い高温で行った場合、溝Ｄ１の表面が削られ、溝Ｄ１の表面に形成された半導体層ＢＬが除去される虞がある。この場合、溝Ｄ１の表面にホウ素を導入することで、電子または鉄がフォトダイオードに拡散することを防ぐ効果が得られなくなる問題が生じる。
【００９７】
そこで、本実施の形態では、ＡＰＭ洗浄の温度を抑えている。具体的には、ＡＰＭ洗浄時の半導体基板ＳＢの温度を４０〜７５℃以下としている。さらに、溝Ｄ１の表面が削られることを防ぐ観点から、ＡＰＭ洗浄時の半導体基板ＳＢの温度は、４０〜７０℃以下であることがより好ましい。
【００９８】
以上より、本実施の形態では、図２３に示す素子分離領域ＥＩと隣接する半導体基板ＳＢの表面にホウ素を導入することにより、フォトダイオードＰＤの受光面積の縮小による画素特性の低下を防ぎ、かつ電子および鉄の拡散による暗時白傷欠陥の発生を防ぐことができる。さらに、本実施の形態では、フォトレジスト膜ＰＲ１（図４参照）のアッシング法による除去に起因して生じる酸化ホウ素膜ＯＸ１（図５参照）から酸素が半導体基板ＳＢ内に溶け込むことを防ぐことができ、結晶欠陥および析出欠陥が発生することを防ぐことができる。よって、半導体装置の信頼性を向上させることができる。
【００９９】
また、本実施の形態ではプラズマドーピングを用いてホウ素を半導体基板ＳＢに導入するため、絶縁膜ＩＦ１、ＩＦ２（図４参照）から露出している半導体基板ＳＢの表面に均一（コンフォーマル）にホウ素を導入することができる。したがって、当該比較例のように溝Ｄ１の側面および底面へホウ素が不均一に導入され、ホウ素の注入量が特に低い箇所から電子および鉄がフォトダイオード内に拡散することを防ぐことができる。
【０１００】
また、本実施の形態では、図２４に示すように、フォトダイオードＰＤが形成された活性領域の周縁部に、ホウ素が導入された半導体層ＢＬが環状に均一な濃度で形成されているため、当該活性領域の周縁部のいずれかの箇所から電子および鉄がフォトダイオードＰＤ内に拡散することを防ぐことができる。よって、画素において暗時白傷欠陥が生じることを防ぐことができるため、撮像素子を含む半導体装置の信頼性を向上させることができる。
【０１０１】
＜変形例＞
本変形例の上記構成は、半導体基板の裏面側からフォトダイオードに対して光を照射する裏面照射型の撮像素子にも適用することができる。
【０１０２】
以下では、裏面照射型の撮像素子において、素子分離領域に隣接する半導体基板にホウ素をプラズマドーピングにより導入することについて、図２６および図２７を用いて説明する。ただし、複数の配線層を形成する工程までは上述した工程と同様により行われるため、当該配線層形成までの具体的な製造方法の説明は省略する。図２６および図２７は、本変形例の半導体装置の製造工程を説明する断面図である。図２６および図２７では、画素領域１Ａにおける断面を示し、ロジック回路領域１Ｂ（図２２参照）は示していないが、本変形例の半導体装置はロジック回路領域１Ｂを備えており、図１〜図２２を用いて説明した工程を行うことでロジック回路領域１Ｂに例えばトランジスタを形成している。
【０１０３】
まず、図１〜図２２を用いて説明した工程を行うことで、半導体基板上に層間絶縁膜、フォトダイオード、転送トランジスタ、増幅トランジスタ、選択トランジスタ、リセットトランジスタ、ロジック回路領域のトランジスタ、および複数の配線層を形成する。ここで、層間絶縁膜と隣接する半導体基板の表面には、図３および図４を用いて説明したように、プラズマドーピング工程によりホウ素が導入されている。ただし、ここでは絶縁膜ＩＦ６（図２３参照）を形成しない。
【０１０４】
次に、図２６に示すように、半導体基板ＳＢを上下逆さまにする。ただし、以下では、上下方向および半導体基板ＳＢの主面並びに裏面などの説明は、図１、図２および図４〜図２２と同様に行う。よって、図２６および図２７における半導体基板ＳＢの下側を半導体基板ＳＢの主面（上面）側として説明し、半導体基板ＳＢの上側を半導体基板ＳＢの裏面（下面）側として説明する。つまり、例えば、図２６および図２７において、層間絶縁膜ＩＬ１の下面は層間絶縁膜ＣＬの上面に接し、層間絶縁膜ＩＬ１の上面は層間絶縁膜ＩＬ２の下面に接している。
【０１０５】
続いて、層間絶縁膜ＩＬ３の上面および配線Ｍ３の上面を、接着用の絶縁膜ＩＦ７を介して支持基板ＣＷの下面に貼り合わせる。支持基板ＣＷは、半導体基板ＳＢとは別に用意したシリコン基板である。絶縁膜ＩＦ７は、上記貼り合わせの工程の前に支持基板ＣＷの裏面を覆うように形成した酸化シリコン膜からなる。
【０１０６】
続いて、半導体基板ＳＢの裏面を研磨することで、半導体基板ＳＢを薄膜化する。ここでは、半導体基板ＳＢの主面から裏面までの膜厚が２〜５μｍ程度になるまで研磨を行う。
【０１０７】
次に、図２７に示すように、半導体基板ＳＢの裏面を覆うように、反射防止膜ＡＲ２を形成する。反射防止膜ＡＲ２は、例えば窒化シリコン膜からなり、例えばＣＶＤ法により形成する。続いて、フォトダイオードＰＤの直下において、反射防止膜ＡＲ２の下面を覆うマイクロレンズＭＬを形成する。つまり、マイクロレンズＭＬは、半導体基板ＳＢの裏面に反射防止膜ＡＲ２を介して形成される。
【０１０８】
この後の工程では、半導体基板ＳＢ、つまり半導体ウエハのスクライブラインをダイシングにより切削する。これにより、半導体ウエハを複数のセンサチップに個片化することで、当該センサチップからなる裏面照射型の撮像素子を複数形成する。これにより、当該撮像素子を含む本変形例の半導体装置が完成する。本変形例の半導体装置では、図１〜図２３を用いて説明した半導体装置の製造方法と同様の効果を得ることができる。
【０１０９】
（実施の形態２）
前記実施の形態１では、ホウ素を素子分離溝の表面に導入した後にアッシング工程で形成される酸化ホウ素膜をＡＰＭ洗浄により除去することについて説明したが、アッシング工程を行わず、かつ、ＡＰＭ洗浄の代わりに、ＳＰＭ洗浄を高温で行うことで酸化ホウ素膜を除去してもよい。
【０１１０】
本実施の形態では、まず、図１〜図４を用いて説明した工程と同様の工程を行うことで、溝Ｄ１の表面に半導体層ＢＬを形成する。
【０１１１】
次に、図２８に示すように、半導体基板ＳＢをプラズマドープ装置の外に搬送する。このとき、半導体基板ＳＢは大気（酸素を含む雰囲気、酸素雰囲気）に曝される。ここで、大気中のＯ２（酸素）と、プラズマドーピング工程において画素領域１Ａの溝Ｄ１の表面に付着したホウ素とが反応することで、溝Ｄ１の表面に酸化ホウ素膜ＯＸ１が形成される。つまり、本実施の形態の酸化ホウ素膜ＯＸ１は、自然酸化膜である。
【０１１２】
次に、１６０〜２３０℃の温度条件でＳＰＭ洗浄を行うことにより、フォトレジスト膜ＰＲ１（図４参照）および酸化ホウ素膜ＯＸ１を除去する。これにより、図６に示す構造を得る。なお、異物を除去するために、当該ＳＰＭ洗浄の後にＡＰＭ洗浄を室温で行ってもよい。
【０１１３】
すなわち、本実施の形態では、フォトレジスト膜ＰＲ１を除去するためのアッシングを行わず、高温のＳＰＭ洗浄によりフォトレジスト膜ＰＲ１を除去する。アッシングを行わなくとも、図３および図４を用いて説明した半導体層ＢＬの形成工程の後に半導体基板ＳＢが大気に曝されると、上述したように自然酸化膜として酸化ホウ素膜ＯＸ１が形成される。
【０１１４】
ＳＰＭ洗浄は、例えば７０℃程度の温度条件で行っても酸化ホウ素膜ＯＸ１を十分に除去することができない洗浄方法であるが、ここでは、１６０〜２３０℃という高温条件でＳＰＭ洗浄を行うため、酸化ホウ素膜ＯＸ１を除去することができる。
【０１１５】
その後、ＨＰＭ洗浄を行うことで、半導体基板ＳＢの表面の金属汚染を除去する。続いて、例えば９００℃で例えば３０秒間の熱処理（ドライブインアニール）を行うことで、半導体層ＢＬ内のホウ素を半導体基板ＳＢ内に拡散させる。その後の工程は、図７〜図２３を用いて説明した工程と同様に行うことで、本実施の形態の半導体装置が完成する。
【０１１６】
本実施の形態では、高温のＳＰＭ洗浄を行う、これにより酸化ホウ素膜ＯＸ１を除去することができるため、前記実施の形態１と同様の効果を得ることができる。
【０１１７】
（実施の形態３）
前記実施の形態１は、素子分離領域よりも深い素子分離構造であるＤＴＩ（Deep Trench Isolation）を形成する場合にも適用することができる。以下では、図２９〜図３４を用いて、本実施の形態の半導体装置の製造工程について説明する。図２９〜図３４は、本実施の形態の半導体装置の製造工程を説明する断面図である。
【０１１８】
本実施の形態では、まず、図１〜図２０を用いて説明した工程と同様の工程を行う。
【０１１９】
次に、図２９に示すように、フォトリソグラフィ技術およびドライエッチング法を用いて、画素領域１Ａに、層間絶縁膜ＣＬの上面から半導体基板ＳＢの途中深さまで達する深い溝ＤＴを形成する。つまり、ここでは、素子分離領域ＥＩの直下の半導体基板ＳＢの主面に溝ＤＴを形成する。溝ＤＴは、層間絶縁膜ＣＬ、素子分離領域ＥＩおよび半導体層ＢＬを貫通している。このとき、ロジック回路領域１Ｂに溝ＤＴを形成してもよい。
【０１２０】
次に、図３０に示すように、図３および図４を用いて説明した工程と同様に、フォトレジスト膜ＰＲ３によりロジック回路領域１Ｂを覆い、その後、プラズマドーピング法を用いることで、溝ＤＴ内で露出する半導体基板ＳＢの表面にＢ（ホウ素）を導入し、これにより半導体層ＢＬＡを形成する。ここでは、ロジック回路領域１Ｂにおいて、例えば溝ＤＴ（図示しない）が形成されている箇所の半導体基板ＳＢにホウ素が導入されることを防ぐため、フォトレジスト膜ＰＲ３を形成している。半導体層ＢＬＡは、半導体基板ＳＢにホウ素が導入された半導体領域である。半導体層ＢＬＡの厚さは、例えば１〜２ｎｍである。
【０１２１】
次に、図３１に示すように、アッシング（アッシング処理）を行ってフォトレジスト膜ＰＲ３を除去する。このとき、アッシング工程で用いるＯ２プラズマと、溝ＤＴの表面に付着したホウ素粒子などとが反応して、溝ＤＴ内で露出する半導体基板ＳＢの表面を覆う酸化ホウ素膜ＯＸ２が形成される。酸化ホウ素膜ＯＸ２は、ＢＸＯＹからなり、例えば１〜２ｎｍの厚さを有している。
【０１２２】
次に、図３２に示すように、図６を用いて説明した工程と同様の工程を行う。つまり、例えば４０〜７５℃の温度条件でＡＰＭ洗浄を行うことで、酸化ホウ素膜ＯＸ２を除去し、これにより溝ＤＴ内の半導体基板ＳＢの表面を露出させる。その後、ＨＰＭ洗浄を室温で行うことで、金属汚染を除去する。当該ＡＰＭ洗浄工程と当該ＨＰＭ洗浄工程との間に、１２０℃以下でＳＰＭ洗浄を行い、これによりフォトレジスト膜ＰＲ３（図３０参照）の残りを除去してもよい。続いて、例えば９００℃の熱処理を例えば３０秒間行うことで、半導体層ＢＬＡ内のホウ素を半導体基板ＳＢ内に拡散させる。
【０１２３】
次に、図３３に示すように、層間絶縁膜ＣＬ上に、粘性が高く埋込み性の低い絶縁膜（例えば酸化シリコン膜）をＣＶＤ法などにより堆積することで、溝ＤＴの上部を閉塞し、層間絶縁膜ＣＬの上面を覆う層間絶縁膜ＣＬＡを形成する。つまり、半導体基板ＳＢの主面上に、溝ＤＴを覆う層間絶縁膜ＣＬＡを形成する。これにより、溝ＤＴの上部が層間絶縁膜ＣＬＡにより塞がれるため、溝ＤＴ内には空隙が形成される。当該空隙は絶縁性が高い領域であるため、当該空隙を形成することで、隣り合う素子同士を電気的に分離することができる。なお、溝ＤＴ内には層間絶縁膜ＣＬＡの一部が形成されていてもよい。また、溝ＤＴ内の全体を層間絶縁膜ＣＬＡで充填し、当該空隙を形成しなくてもよい。
【０１２４】
次に、図３４に示すように、図２１〜図２３を用いて説明した工程と同様の工程を行うことで、本実施の形態の半導体装置が完成する。なお、図２１を用いて説明した工程を行う際は、層間絶縁膜ＣＬおよびＣＬＡからなる積層膜を貫通するコンタクトプラグＣＰを形成する。
【０１２５】
本実施の形態では、素子分離の効果を高めるため、素子分離領域ＥＩよりも深い溝ＤＴにより構成されるＤＴＩを形成している。ここでは、ＤＴＩは溝ＤＴと、溝ＤＴ内の空隙とにより構成される。ここで、溝ＤＴの表面であって、素子分離領域ＥＩの下で溝ＤＴ内に露出する半導体基板ＳＢの表面には、ホウ素が導入された半導体層ＢＬＡを形成している。これにより、当該表面からフォトダイオードＰＤに酸素また鉄が拡散することに起因する画素特性の低下を防ぐことができる。
【０１２６】
また、図３１を用いて説明した工程では、フォトレジスト膜ＰＲ３（図３０参照）をアッシングにより除去したことで、溝ＤＴの底部の表面を覆う酸化ホウ素膜ＯＸ２が形成されている。これに対し、本実施の形態では、図３２を用いて説明した工程によりＡＰＭ洗浄を行い、これにより酸化ホウ素膜ＯＸ２を除去している。よって、フォトレジスト膜ＰＲ３の除去後に半導体層ＢＬＡ内のホウ素を半導体基板ＳＢ内に拡散させるため、例えば９００℃の熱処理を行っても、酸化ホウ素膜ＯＸ２から酸素が半導体基板ＳＢ内に溶け込むことがない。したがって、当該酸素の溶け込みにより画素特性が低下することを防ぐことができる。よって、半導体装置の信頼性を向上させることができる。
【０１２７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１２８】
例えば、ＤＴＩを形成する前記実施の形態３において、前記実施の形態２のように、アッシングを行わずＳＰＭ洗浄によりフォトレジスト膜を除去し、さらに当該ＳＰＭ洗浄により、酸化ホウ素膜ＯＸ２（図３１参照）を除去してもよい。また、前記実施の形態２または前記実施の形態３に記載の半導体装置は、前記実施の形態１の変形例のように裏面照射型の撮像素子であってもよい。
【０１２９】
また、前記実施の形態３では、ＡＰＭ洗浄を行うことで酸化ホウ素膜ＯＸ２（図３１参照）を除去することについて説明したが、前記実施の形態２と同様に、フォトレジスト膜ＰＲ３を除去する前に半導体基板ＳＢを大気に曝して酸化ホウ素膜ＯＸ２を形成し、その後、ＡＰＭ洗浄ではなく１６０℃以上のＳＰＭ洗浄により酸化ホウ素膜ＯＸ２およびフォトレジスト膜ＰＲ３を除去してもよい。
【符号の説明】
【０１３０】
１Ａ    画素領域
１Ｂ    ロジック回路領域
ＢＬ、ＢＬＡ    半導体層
Ｄ１、Ｄ２、ＤＴ    溝
ＩＦ１〜ＩＦ７    絶縁膜
ＯＸ１、ＯＸ２    酸化ホウ素膜
ＳＢ    半導体基板
【図１】
2018110140.tif 000003
【図２】
2018110140.tif 000004
【図３】
2018110140.tif 000005
【図４】
2018110140.tif 000006
【図５】
2018110140.tif 000007
【図６】
2018110140.tif 000008
【図７】
2018110140.tif 000009
【図８】
2018110140.tif 000010
【図９】
2018110140.tif 000011
【図１０】
2018110140.tif 000012
【図１１】
2018110140.tif 000013
【図１２】
2018110140.tif 000014
【図１３】
2018110140.tif 000015
【図１４】
2018110140.tif 000016
【図１５】
2018110140.tif 000017
【図１６】
2018110140.tif 000018
【図１７】
2018110140.tif 000019
【図１８】
2018110140.tif 000020
【図１９】
2018110140.tif 000021
【図２０】
2018110140.tif 000022
【図２１】
2018110140.tif 000023
【図２２】
2018110140.tif 000024
【図２３】
2018110140.tif 000025
【図２４】
2018110140.tif 000026
【図２５】
2018110140.tif 000027
【図２６】
2018110140.tif 000028
【図２７】
2018110140.tif 000029
【図２８】
2018110140.tif 000030
【図２９】
2018110140.tif 000031
【図３０】
2018110140.tif 000032
【図３１】
2018110140.tif 000033
【図３２】
2018110140.tif 000034
【図３３】
2018110140.tif 000035
【図３４】
2018110140.tif 000036
【図３５】
2018110140.tif 000037