(57)【要約】【課題】より結晶性が良好な半導体基板およびその製造方法を提供する。【解決手段】シリコン基板１の上に、Ｘ線回折によるロッキングカーブ半値幅が３ｄｅｇ以下という良好な結晶性のγ−Ａｌ2Ｏ3膜２を備えた半導体基板とする。このような半導体基板を用いて半導体デバイスを製造すれば、半導体デバイスの高機能化、小型化が可能になる。また、γ−Ａｌ2Ｏ3膜２を成膜する際におけるＴＭＡと酸素とを含むアルミナ成膜用ガスの導入において、ＴＭＡの導入タイミングより酸素の導入タイミングを遅らせる。これにより、シリコン基板１の表面に酸化膜が形成されることを抑制でき、シリコン基板１の表面に良好なγ−Ａｌ2Ｏ3膜２を形成することが可能となる。さらに、ＴＭＡの導入から酸素の導入までの遅延時間を長くし過ぎないようにすることで、ＴＭＡによってシリコン基板１の表面が荒れることを抑制でき、γ−Ａｌ2Ｏ3膜２を良好にすることが可能となる。【選択図】図１
2018152457.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板（１）と、
前記シリコン基板の上に形成されたγ−Ａｌ2Ｏ3膜（２）と、を有する半導体基板であって、
前記γ−Ａｌ2Ｏ3膜は、Ｘ線回折によるロッキングカーブ半値幅が３ｄｅｇ以下となっている半導体基板。
【請求項２】
前記シリコン基板は、主面の面方位が（００１）とされ、
前記γ−Ａｌ2Ｏ3膜は、Ｘ線回折面が（００４）面とされている請求項１に記載の半導体基板。
【請求項３】
シリコン基板（１）の上にγ−Ａｌ2Ｏ3膜（２）を成膜する半導体基板の製造方法であって、
前記シリコン基板に対してトリメチルアルミニウムと酸素を供給することで前記γ−Ａｌ2Ｏ3膜の成膜を行っており、前記トリメチルアルミニウムの供給を開始した後で前記酸素の供給を行う半導体基板の製造方法。
【請求項４】
前記トリメチルアルミニウムの供給開始から前記酸素の供給開始までの遅延時間を２秒以上とする請求項３に記載の半導体基板の製造方法。
【請求項５】
前記トリメチルアルミニウムの供給開始から前記酸素の供給開始までの遅延時間を８秒以下とする請求項３または４に記載の半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン基板上にγ−Ａｌ2Ｏ3膜が積層された半導体基板およびその製造方法に関するものである。
【背景技術】
【０００２】
従来より、シリコン基板上に機能性膜を形成した半導体基板を用いて半導体デバイスを作製することで、半導体デバイスの高機能化、小型化が可能になることが知られている。
【０００３】
しかしながら、シリコン基板上に機能成膜をエピタキシャル成長によって形成する必要がある場合、シリコンの格子定数に近い材料でないとエピタキシャル成長させることができないため、材料が限られてしまい、半導体デバイスの高機能化の障害になる。
【０００４】
一方、シリコン基板上に機能性膜としてγ−Ａｌ2Ｏ3膜を成膜する技術が提案されている（特許文献１参照）。γ−Ａｌ2Ｏ3膜は、シリコンとは格子定数が大きく異なるにもかかわらず、結晶面の向きを変えることでシリコン基板上にエピタキシャル成長させられる膜である。このγ−Ａｌ2Ｏ3膜を用いることで、シリコン基板上にエピタキシャル成長が可能な材料の選択幅を広げることが可能になる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−０８８０１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、γ−Ａｌ2Ｏ3膜の格子間隔は、結晶面の向きが変わっても完全にシリコンの格子間隔と一致することはないため、結晶性の低下を避けることはできない。シリコン基板上に成膜したγ−Ａｌ2Ｏ3膜の結晶性の評価として一般的であるＸ線回折によるロッキングカーブ測定においても、γ−Ａｌ2Ｏ3膜のロッキングカーブ半値幅は４ｄｅｇ程度までしか得られておらず、半導体デバイスの高機能化を実現する上では、さらに結晶性が良好なγ−Ａｌ2Ｏ3膜であることが望まれている。
【０００７】
本発明は上記点に鑑みて、より結晶性が良好な半導体基板およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、請求項１に記載の発明は、シリコン基板（１）と、シリコン基板の上に形成されたγ−Ａｌ2Ｏ3膜（２）と、を有する半導体基板であって、γ−Ａｌ2Ｏ3膜は、Ｘ線回折によるロッキングカーブ半値幅が３ｄｅｇ以下となっている。
【０００９】
このように、シリコン基板の上に、Ｘ線回折によるロッキングカーブ半値幅が３ｄｅｇ以下という良好な結晶性のγ−Ａｌ2Ｏ3膜を備えた半導体基板としている。このような半導体基板を用いて半導体デバイスを製造すれば、半導体デバイスの高機能化、小型化が可能になる。
【００１０】
請求項３に記載の発明は、シリコン基板（１）の上にγ−Ａｌ2Ｏ3膜（２）を成膜する半導体基板の製造方法であって、シリコン基板に対してトリメチルアルミニウム（以下、ＴＭＡという）と酸素を供給することでγ−Ａｌ2Ｏ3膜の成膜を行っており、ＴＭＡの供給を開始した後で酸素の供給を行う。
【００１１】
このように、ＴＭＡと酸素とを含むアルミナ成膜用ガスの導入において、ＴＭＡの導入タイミングより酸素の導入タイミングを遅らせるようにしている。このため、シリコン基板の表面に酸化膜が形成されることを抑制でき、シリコン基板の表面に良好なγ−Ａｌ2Ｏ3膜を形成することが可能となる。さらに、ＴＭＡの導入から酸素の導入までの遅延時間を長くし過ぎないようにすることで、ＴＭＡによってシリコン基板の表面が荒れることを抑制でき、γ−Ａｌ2Ｏ3膜を良好にすることが可能となる。
【００１２】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態で説明するγ−Ａｌ2Ｏ3膜を有する半導体基板を用いて形成した圧電素子の断面図である。
【図２】γ−Ａｌ2Ｏ3膜の成膜に用いる成膜装置の概略構成を示した断面図である。
【図３】γ−Ａｌ2Ｏ3膜の成膜プロファイルを示した図である。
【図４】ＴＭＡの導入タイミングに対する酸素の導入タイミングの遅延時間とＸ線回折によるロッキングカーブ半値幅との関係を調べた結果を示す図である。
【図５】ＴＭＡの導入タイミングに対する酸素の導入タイミングの遅延時間とＸ線回折強度との関係を調べた結果を示す図である。
【図６】γ−Ａｌ2Ｏ3膜の成膜温度とロッキングカーブ半値幅の関係を示す図である。
【図７】γ−Ａｌ2Ｏ3膜の膜厚とロッキングカーブ半値幅の関係を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１５】
（第１実施形態）  第１実施形態について説明する。本実施形態では、γ−Ａｌ2Ｏ3膜を有する半導体基板を用いて、半導体デバイスとして圧電素子を形成した場合を例に挙げて説明する。
【００１６】
図１に示すように、シリコン基板１の上にγ−Ａｌ2Ｏ3膜２が成膜された半導体基板を用いて、圧電素子が形成されている。具体的には、γ−Ａｌ2Ｏ3膜２の上に、下部電極３と圧電膜４および上部電極５が順に積層されることで圧電素子が構成されている。
【００１７】
シリコン基板１には、主面の面方位が（００１）のものが用いられており、この上にγ−Ａｌ2Ｏ3膜２がエピタキシャル成長によって形成されている。γ−Ａｌ2Ｏ3膜２は、シリコン基板１の主表面上にエピタキシャル成長により形成されたものである。具体的には、γ−Ａｌ2Ｏ3膜２は、後述するように有機金属気相成長法（以下、ＭＯＣＶＤという）で形成され、Ｘ線回折面が（００４）面とされており、Ｘ線回折によるロッキングカーブ半値幅が３ｄｅｇ以下となっている。上記したように、従来では、シリコン基板上にγ−Ａｌ2Ｏ3膜を形成したときに、Ｘ線回折によるロッキングカーブ半値幅が４ｄｅｇ程度のγ−Ａｌ2Ｏ3膜しか得られていないが、本実施形態のγ−Ａｌ2Ｏ3膜２はそれよりも小さくロッキングカーブ半値幅が３ｄｅｇ以下となっている。このようなγ−Ａｌ2Ｏ3膜２が得られる理由については、後述する。
【００１８】
γ−Ａｌ2Ｏ3膜２の上には、圧電素子を構成するための構造、すなわち圧電膜４の下面に下部電極３が形成され、上面に上部電極５が形成された構造とされている。下部電極３は、例えば白金（Ｐｔ）層３ａとＳＲＯ（ストロンチウムルテニウムオキサイド）層３ｂの積層構造とされ、圧電膜４は、例えばチタン酸ジルコン酸鉛（以下、ＰＺＴという）で構成され、上部電極５は、例えばＴｉ／Ａｕ層によって構成される。例えば、ＭＥＭＳミラーを備えたレーザスキャナ装置等における圧電素子として、本構造が適用される。その場合、下部電極３と上部電極５との間に所望の電位差を発生させることで、圧電効果に基づいて圧電膜４を変形させ、例えば上部電極５の上に形成されるミラー部を屈曲させることによって、ミラー部での反射光の焦点位置を変化させることができる。このようにして、マイクロレーザを走査し、障害物の検知を行うことなどが可能となる。
【００１９】
このような圧電素子などの半導体デバイスが形成されるにあたり、半導体デバイスの高機能化、小型化を実現するためには、半導体デバイスの下層に機能成膜として形成されるγ−Ａｌ2Ｏ3膜２の結晶性が重要となる。
【００２０】
これに対して、本実施形態の場合、γ−Ａｌ2Ｏ3膜２がＸ線回折によるロッキングカーブ半値幅が３ｄｅｇ以下という良好な結晶性のもので構成されている。このため、その上に形成される半導体デバイスの高機能化、小型化を実現することが可能となっている。
【００２１】
続いて、上記のように構成される圧電素子を備える半導体デバイスの製造方法について説明するが、γ−Ａｌ2Ｏ3膜２の成膜工程以外については、従来と同じ製造方法であるため、ここではγ−Ａｌ2Ｏ3膜２の成膜工程について主に説明する。
【００２２】
まず、主面の面方位が（００１）とされたシリコン基板１を用意する。そして、ＲＣＡ洗浄、つまり過酸化水素をベースに、アルカリや酸を加えた濃厚薬液を高温で使った洗浄後に、希フッ酸によりシリコン基板１の表面に生成された自然酸化膜を除去する。
【００２３】
そして、自然酸化膜を除去してから３０分以内に、シリコン基板１を図２に示す成膜装置１０内に設置する。成膜装置１０は、アルミナ成膜用のＭＯＣＶＤ装置であり、本実施形態の場合、この成膜装置１０を用いてγ−Ａｌ2Ｏ3膜２の成膜を行う。
【００２４】
この成膜装置１０は、チャンバー１１、ガス導入部１２、設置台１３、加熱装置１４、排気口１５、ＡＰＣ（Active Pressure Control）装置１６などを備えた構成とされている。成膜装置１０は、排気口１５を通じてチャンバー１１内の雰囲気ガスを排出することでチャンバー１１内の真空度を制御できると共に、チャンバー１１内にガス導入部１２を通じて所望のガス導入が行えるようになっている。このため、γ−Ａｌ2Ｏ3膜２の成膜前の段階では、上記したように自然酸化膜を除去してから３０分以内にシリコン基板１をチャンバー１１内に設置し、チャンバー１１内を高真空に保つようにすれば、自然酸化膜の再形成を防止することができる。
【００２５】
このような成膜装置１０における設置台１３の上に被成膜対象となるシリコン基板１を設置し、加熱装置１４によってシリコン基板１を裏面側から加熱しつつ、ＡＰＣ装置１６によってチャンバー１１内の雰囲気圧力を一定に制御することでγ−Ａｌ2Ｏ3膜２を成膜する。
【００２６】
本実施形態の場合、ガス導入部１２は、アルミナ成膜用ガスとして、例えばＴＭＡや酸素（Ｏ2）を導入できるものとされ、必要に応じて例えば窒素（Ｎ2）等のキャリアガスも導入可能とされている。ガス導入部１２は、ＴＭＡの導入ラインと酸素の導入ラインを別ラインとして備えており、ＴＭＡの導入タイミングと酸素の導入タイミングや導入量などを独立して制御可能となっている。また、ガス導入部１２のうちチャンバー１１内に設けられたガス導入口１２ａは、二種ガス同軸吹き出し構造のシャワーヘッド型となっており、ＴＭＡと酸素を同時にシリコン基板１の面方向において偏りなく導入できるようになっている。
【００２７】
設置台１３は、ガス導入口１２ａに対向する設置面を有し、設置面上に配置されたシリコン基板１に対してガス導入口１２ａから導入されるガスが少ない偏りで供給されるようになっている。加熱装置１４は、設置台１３の裏面側からヒータ加熱によってシリコン基板１の加熱を行うことで、シリコン基板１の主面を所望温度に調整する。
【００２８】
なお、排気口１５には例えば図示しないドライポンプなどが備えられ、真空吸引を行ったり、γ−Ａｌ2Ｏ3膜２の成長に寄与しなかったガス等の排出を行ったりできるようにしている。そして、排気口１５に備えらえたＡＰＣ装置１６によってチャンバー１１内の雰囲気圧力を所望圧力に制御できるようになっている。
【００２９】
このような成膜装置１０を用いて、図３に示す成膜プロファイルでシリコン基板１の主表面上にγ−Ａｌ2Ｏ3膜２をエピタキシャル成長させる。具体的には、成膜装置１０内にシリコン基板１を設置したのち、キャリアガスとして窒素を導入することでチャンバー１１内を窒素雰囲気とし、さらにドライポンプなどを用いて排気口１５よりガス排出を行うことでチャンバー１１内の雰囲気圧力を３００Ｐａ程度にする。
【００３０】
そして、加熱装置１４による加熱を行うことで、シリコン基板１を徐々に加熱する。まず、シリコン基板１を９５０℃以上、例えば１０００℃まで加熱したのち、所定時間、例えば５分間その温度で安定させたのち、更に１０５０℃以上、例えば１０９０℃まで上昇させる。シリコン基板１の表面温度については、例えば放射温度計などを用いて確認することができる。
【００３１】
この後、ＴＭＡや酸素の導入を行う。このとき、ＴＭＡと酸素を同時に導入するのではなく、ＴＭＡを先に導入したのち、所定時間の遅延時間を設けてから酸素を導入している。また、チャンバー１１内の圧力変動が起きないように、最初に窒素でバブリングしてチャンバー１１内に供給している。
【００３２】
具体的には、ＴＭＡの導入を開始してから２秒以上、例えば４秒の遅延時間を設けて酸素の導入を開始している。ＴＭＡと酸素の導入量については任意に調整可能であるが、例えばＴＭＡの導入量を１７．５ｓｃｃｍ、酸素の導入量を１５．０ｓｃｃｍとしている。そして、１０分間の成膜を続けることで、１００ｎｍの厚さのγ−Ａｌ2Ｏ3膜２を成膜することができる。この後、ＴＭＡや酸素の導入を終了し、チャンバー１１をロードロック室に搬送し、冷却後に、γ−Ａｌ2Ｏ3膜２を成膜したシリコン基板１を取り出す。
【００３３】
このようにＴＭＡの導入開始から酸素の導入開始までに遅延時間を設けると、後述するように、γ−Ａｌ2Ｏ3膜２をＸ線回折によるロッキングカーブ半値幅が３ｄｅｇ以下という良好な結晶性のもので構成することが可能となる。このときの遅延時間については、２秒以上であれば良く、少なくとも８秒まではγ−Ａｌ2Ｏ3膜２を良好な結晶性のもので構成できるという結果が得られている。
【００３４】
図４は、ＴＭＡの導入タイミングに対する酸素の導入タイミングの遅延時間とＸ線回折によるロッキングカーブ半値幅との関係を調べた結果を示している。この図に示されるように、遅延時間が２秒以上になるとロッキングカーブ半値幅が３ｄｅｇ以下になっている。そして、少なくとも遅延時間が８秒以下においてはロッキングカーブ半値幅が３ｄｅｇ以下という結果が得られた。
【００３５】
ＴＭＡの導入タイミングに対する酸素の導入タイミングの遅延時間とロッキングカーブ半値幅との関係は、遅延時間とシリコン基板１の表面状態との関係によるものであると考えられる。すなわち、ＴＭＡと酸素とを同時に導入した場合、もしくは、酸素をＴＭＡよりも早くから導入した場合、シリコン基板１の表面が酸化されてしまい、表面に生成された酸化膜の影響でγ−Ａｌ2Ｏ3膜２の結晶性が良好にならない。逆に、酸素の供給が無いままＴＭＡの供給が先に進み過ぎると、シリコン基板１の表面が荒れて、γ−Ａｌ2Ｏ3膜２結晶性が乱れてしまう。そして、シリコン基板１の表面の酸化を抑制しつつ、表面荒れも抑制できるような遅延時間が、２秒以上かつ８秒以下になったと考えられる。
【００３６】
また、図５は、ＴＭＡの導入タイミングに対する酸素の導入タイミングの遅延時間とＸ線回折強度との関係を調べた結果を示している。このように、Ｘ線回折強度を確認しても、遅延時間が２秒以上、かつ、８秒以下において、強度が高くなっていることが確認できる。なお、図５中において縦軸に示した数値は目安として示してある値であり、絶対的な値ではなく、Ｘ線の強度等によって変化する値である。
【００３７】
このように、ＴＭＡの導入タイミングに対する酸素の導入タイミングの遅延時間を２秒以上、かつ、８秒以下とすることで、γ−Ａｌ2Ｏ3膜２を良好な結晶性のもので構成することができる。
【００３８】
例えば、半導体デバイスとして圧電素子を形成する場合、圧電膜４を構成するＰＺＴを成膜したときの粒界の大きさや配向が圧電素子の特性を決めることになる。リーク電流が少なく高耐電圧が得られる良好な特性の半導体デバイスとするには、粒界が無い方が良く、そのためには下地となるγ−Ａｌ2Ｏ3膜２についても粒界が無い方が良い。配向については、ａ軸配向とｃ軸配向とでＰＺＴの誘電率が変わるが、ｃ軸配向の方が圧電素子の特性として良好なものが得られる。
【００３９】
これに対して、本実施形態のような製造方法によれば、γ−Ａｌ2Ｏ3膜２をエピタキシャル成長によって形成できることから、粒界が殆ど無い結晶となる。このため、その上に半導体デバイスを形成したときに、リーク電流が少ない高耐電圧の半導体デバイスとすることが可能となる。
【００４０】
また、γ−Ａｌ2Ｏ3膜２をエピタキシャル成長で形成する場合、ポーリングによってγ−Ａｌ2Ｏ3膜２の配向を揃えることが可能となる。本実施形態のようにγ−Ａｌ2Ｏ3膜２を形成する場合、主面の面方位が（００１）とされたシリコン基板１上にγ−Ａｌ2Ｏ3膜２を形成していることから、γ−Ａｌ2Ｏ3膜２の結晶性をｃ軸に合わせ易い。したがって、γ−Ａｌ2Ｏ3膜２の上に半導体デバイスを形成したときに、例えば好感度な半導体デバイスにできるなど、高機能化が可能になる。
【００４１】
また、上記したように、γ−Ａｌ2Ｏ3膜２の成膜温度を１０９０℃としているが、この成膜温度についても、Ｘ線回折によるロッキングカーブ半値幅との関係に基づいて設定している。具体的には、図６に示すように、γ−Ａｌ2Ｏ3膜２の成膜温度を１０９０℃近辺にすると、Ｘ線回折によるロッキングカーブ半値幅が３ｄｅｇ以下になったが、１０９０℃からある程度ずれるとその値が３．５ｄｅｇ程度になった。このため、Ｘ線回折によるロッキングカーブ半値幅が３ｄｅｇ以下になるγ−Ａｌ2Ｏ3膜２の成膜温度の範囲は狭く、１０９０℃前後の所定範囲内になる。したがって、上記成膜温度としている。
【００４２】
勿論、γ−Ａｌ2Ｏ3膜２の成膜温度を１０５０℃〜１１５０℃の範囲内における１０９０℃から外れた温度としても、ロッキングカーブ半値幅を３．５ｄｅｇ程度にできることから、それでも従来のものより良好な特性が得られる。
【００４３】
なお、図６は、ＴＭＡの導入量を１７．５ｓｃｃｍ、酸素の導入量を１５．０ｓｃｃｍとし、ＴＭＡの導入開始から酸素の導入開始までに遅延時間を４秒とした場合の成膜温度とロッキングカーブ半値幅の関係を示している。
【００４４】
また、上記したように、γ−Ａｌ2Ｏ3膜２の厚みを１００ｎｍとしているが、この厚みについても、Ｘ線回折によるロッキングカーブ半値幅との関係に基づいて設定している。γ−Ａｌ2Ｏ3膜２の厚みを厚くするほど結晶性が向上していくが、その厚みを厚くするほど成膜時間が長くなるため、できるだけ厚みが薄くてもＸ線回折によるロッキングカーブ半値幅が３ｄｅｇ以下となるようにすることが望ましい。これについて実験により調べたところ、図７に示す結果が得られた。この図に示されるように、γ−Ａｌ2Ｏ3膜２の厚みを５０ｎｍまで薄くすると、Ｘ線回折によるロッキングカーブ半値幅が３ｄｅｇを超えてしまうが、１００ｎｍ以上とすれば、ロッキングカーブ半値幅を３ｄｅｇ以下にできる。このため、γ−Ａｌ2Ｏ3膜２の厚みを最も薄くできる１００ｎｍとしている。
【００４５】
なお、図７も、ＴＭＡの導入量を１７．５ｓｃｃｍ、酸素の導入量を１５．０ｓｃｃｍとし、ＴＭＡの導入開始から酸素の導入開始までに遅延時間を４秒とした場合のγ−Ａｌ2Ｏ3膜２の温度とロッキングカーブ半値幅の関係を示している。
【００４６】
以上説明したように、本実施形態では、シリコン基板１の上に、Ｘ線回折によるロッキングカーブ半値幅が３ｄｅｇ以下という良好な結晶性のγ−Ａｌ2Ｏ3膜２を備えた半導体基板としている。このような半導体基板を用いて半導体デバイスを製造すれば、半導体デバイスの高機能化、小型化が可能になる。
【００４７】
また、γ−Ａｌ2Ｏ3膜２を成膜する際におけるＴＭＡと酸素とを含むアルミナ成膜用ガスの導入において、ＴＭＡの導入タイミングより酸素の導入タイミングを遅らせるようにしている。このため、シリコン基板１の表面に酸化膜が形成されることを抑制でき、シリコン基板１の表面に良好なγ−Ａｌ2Ｏ3膜２を形成することが可能となる。さらに、ＴＭＡの導入から酸素の導入までの遅延時間を長くし過ぎないようにすることで、ＴＭＡによってシリコン基板１の表面が荒れることを抑制でき、γ−Ａｌ2Ｏ3膜２を良好にすることが可能となる。
【００４８】
（他の実施形態）  本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００４９】
例えば、γ−Ａｌ2Ｏ3膜２の成膜条件として示した各数値については一例を示したのである。また、シリコン基板１の上にγ−Ａｌ2Ｏ3膜２を成膜した半導体基板が用いられる半導体デバイスの一例として、圧電素子を例に挙げて説明したが、圧電素子に限らない。また、γ−Ａｌ2Ｏ3膜２の膜厚として１００ｎｍを例に挙げたが、１００ｎｍ以上であっても１００ｎｍ以下であっても構わない。ただし、γ−Ａｌ2Ｏ3膜２の膜厚が大きくなるほど結晶性は徐々に向上していく傾向があるものの成膜時間が長くなる。このため、成膜時間が短くて済む１００ｎｍ以下の膜厚においてγ−Ａｌ2Ｏ3膜２のＸ線回折によるロッキングカーブ半値幅が３ｄｅｇ以下にできるという点で、上記の製造方法が特に有効であると言える。
【符号の説明】
【００５０】
１    シリコン基板
２    γ−Ａｌ2Ｏ3膜
３    下部電極
４    圧電膜
５    上部電極
１０  成膜装置
【図１】
2018152457.tif 000003
【図２】
2018152457.tif 000004
【図３】
2018152457.tif 000005
【図４】
2018152457.tif 000006
【図５】
2018152457.tif 000007
【図６】
2018152457.tif 000008
【図７】
2018152457.tif 000009