(57)【要約】【課題】消費電流及びチップダイサイズを大幅に増加せずに、高次周波数測定を行うこと。【解決手段】半導体装置（１００）は、電力測定を行う電力測定部（１）と、高次周波数測定を行う高次周波数測定部（２）と、第１のサンプリング周波数の第１クロック信号（ＣＬＫ１）を電力測定部（１）へ供給し、第２のサンプリング周波数の第２クロック信号（ＣＬＫ２）を高次周波数測定部（２）へ供給するクロック制御部（３）と、を備える。第２のサンプリング周波数は、第１のサンプリング周波数より高い周波数である。【選択図】図１
2018085587.tif 000002
【特許請求の範囲】
【請求項１】
電力測定を行う電力測定部と、
高次周波数測定を行う高次周波数測定部と、
第１のサンプリング周波数の第１クロック信号を前記電力測定部へ供給し、第２のサンプリング周波数の第２クロック信号を前記高次周波数測定部へ供給するクロック制御部と、を備え、
前記第２のサンプリング周波数は、前記第１のサンプリング周波数より高い周波数である、
半導体装置。
【請求項２】
前記電力測定部は、デルタシグマ型Ａ／Ｄ変換器を備え、
前記高次周波数測定部は、ＳＡＲ（Successive Approximation Register）型Ａ／Ｄ変換器を備え、
前記クロック制御部は、前記第１クロック信号を前記デルタシグマ型Ａ／Ｄ変換器へ供給し、前記第２クロック信号を前記ＳＡＲ型Ａ／Ｄ変換器へ供給する、
請求項１に記載の半導体装置。
【請求項３】
前記電力測定部を複数備え、
前記高次周波数測定部は、マルチプレクサをさらに備え、
複数の前記電力測定部は、それぞれ異なるチャンネルの電力測定を行い、
前記高次周波数測定部は、前記マルチプレクサの切り替えによって、前記複数の電力測定部により電力測定が行われるそれぞれのチャンネルの高次周波数測定を行う、
請求項２に記載の半導体装置。
【請求項４】
前記電力測定部は、
第１の増幅器をさらに備え、
前記第１の増幅器の出力端子は、前記デルタシグマ型Ａ／Ｄ変換器の入力端子に接続され、
前記第１の増幅器の入力端子に入力される電流信号の電流測定を行うように構成され、
前記高次周波数測定部は、
第２の増幅器と、
第３の増幅器と、
マルチプレクサと、をさらに備え、
前記第２の増幅器の入力端子は、前記第１の増幅器の入力端子に接続され、
前記第２の増幅器の出力端子及び前記第３の増幅器の出力端子は、それぞれ前記マルチプレクサの異なる入力端子に接続され、
前記マルチプレクサの出力端子は、前記ＳＡＲ型Ａ／Ｄ変換器の入力端子に接続され、
前記マルチプレクサの切り替えによって、前記第２の増幅器の入力端子に入力される電流信号の高次周波数測定と、前記第３の増幅器の入力端子に入力される電圧信号の電圧測定及び当該電圧信号の高次周波数測定と、を行うように構成される、
請求項２に記載の半導体装置。
【請求項５】
前記電力測定部を複数備え、
前記高次周波数測定部は、前記第２の増幅器を複数備え、且つ前記第３の増幅器を複数備え、
複数の前記電力測定部は、それぞれ異なるチャンネルの電流信号の電流測定を行い、
前記高次周波数測定部は、前記マルチプレクサの切り替えによって、各チャンネルの前記電流信号の高次周波数測定と、複数の前記第３の増幅器の入力端子に入力されるそれぞれ異なるチャンネルの電圧信号の電圧測定及び各チャンネルの前記電圧信号の高次周波数測定と、を行う、
請求項４に記載の半導体装置。
【請求項６】
前記電力測定部の数は４つであり、
前記第２の増幅器の数は４つであり、
前記第３の増幅器の数は３つである、
請求項５に記載の半導体装置。
【請求項７】
前記電力測定部は、デルタシグマ型Ａ／Ｄ変換器と、第１のデジタルフィルタと、を備え、
前記高次周波数測定部は、第２のデジタルフィルタを備え、
前記クロック制御部は、前記第１クロック信号を前記第１のデジタルフィルタへ供給し、前記第２クロック信号を前記第２のデジタルフィルタへ供給する、
請求項１に記載の半導体装置。
【請求項８】
前記クロック制御部は、高次周波数測定が不要の場合に、前記第２のデジタルフィルタによる高次周波数測定の実行をオフする、請求項７に記載の半導体装置。
【請求項９】
前記第２のデジタルフィルタによる高次周波数測定の実行をオフすることは、前記第２のデジタルフィルタへ供給する前記第２クロック信号のサンプリング周波数を前記第１のサンプリング周波数に変更することである、請求項８に記載の半導体装置。
【請求項１０】
前記第２のデジタルフィルタによる高次周波数測定の実行をオフすることは、前記第２のデジタルフィルタへの前記第２クロック信号の供給を停止することである、請求項８に記載の半導体装置。
【請求項１１】
前記第２のデジタルフィルタによる高次周波数測定の実行をオフすることは、高次周波数測定の不要期間が所定期間未満の場合に、前記第２のデジタルフィルタへ供給する前記第２クロック信号のサンプリング周波数を前記第１のサンプリング周波数に変更し、高次周波数測定の不要期間が前記所定期間以上の場合に、前記第２のデジタルフィルタへの前記第２クロック信号の供給を停止することである、請求項８に記載の半導体装置。
【請求項１２】
前記電力測定部を複数備え、
複数の電力測定部は、それぞれ異なるチャンネルの電力測定を行い、
前記高次周波数測定部は、前記複数の電力測定部により電力測定が行われるそれぞれのチャンネルの高次周波数測定を行う、
請求項７に記載の半導体装置。
【請求項１３】
第２クロック信号の第２のサンプリング周波数を第１クロック信号の第１のサンプリング周波数より高く設定し、
前記第１クロック信号を用いた電力測定、及び前記第２クロック信号を用いた高次周波数測定を行う、
測定方法。
【請求項１４】
前記電力測定は、前記第１クロック信号をデルタシグマ型Ａ／Ｄ変換器へ供給することにより行われ、
前記高次周波数測定は、前記第２クロック信号をＳＡＲ（Successive Approximation Register）型Ａ／Ｄ変換器へ供給することにより行われる、
請求項１３に記載の測定方法。
【請求項１５】
前記電力測定は、複数の前記デルタシグマ型Ａ／Ｄ変換器を用いて、それぞれ異なるチャンネルの電力測定として行われ、
前記高次周波数測定は、マルチプレクサの切り替えによって、１つの前記ＳＡＲ型Ａ／Ｄ変換器を用いて、前記それぞれ異なるチャンネルの高次周波数測定として行われる、
請求項１４に記載の測定方法。
【請求項１６】
前記電力測定は、前記第１クロック信号を第１のデジタルフィルタへ供給することにより行われ、
前記高次周波数測定は、前記第２クロック信号を第２のデジタルフィルタへ供給することにより行われる、
請求項１３に記載の測定方法。
【請求項１７】
高次周波数測定が不要の場合に、前記第２のデジタルフィルタによる高次周波数測定の実行をオフする、請求項１６に記載の測定方法。
【請求項１８】
前記第２のデジタルフィルタによる高次周波数測定の実行をオフすることは、前記第２のデジタルフィルタへ供給する前記第２クロック信号のサンプリング周波数を前記第１のサンプリング周波数に変更することである、請求項１７に記載の測定方法。
【請求項１９】
前記第２のデジタルフィルタによる高次周波数測定の実行をオフすることは、前記第２のデジタルフィルタへの前記第２クロック信号の供給を停止することである、請求項１７に記載の測定方法。
【請求項２０】
前記第２のデジタルフィルタによる高次周波数測定の実行をオフすることは、高次周波数測定の不要期間が所定期間未満の場合に、前記第２のデジタルフィルタへ供給する前記第２クロック信号のサンプリング周波数を前記第１のサンプリング周波数に変更し、高次周波数測定の不要期間が前記所定期間以上の場合に、前記第２のデジタルフィルタへの前記第２クロック信号の供給を停止することである、請求項１７に記載の測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及び測定方法に関し、例えば電力測定及び高次周波数測定を行う半導体装置及びその測定方法に関する。
【背景技術】
【０００２】
Ａ／Ｄ変換器の一形態として、デルタシグマ（ΔΣ）型Ａ／Ｄ変換器が知られている。特許文献１には、複数のデルタシグマ型Ａ／Ｄ変換器を備えた半導体装置が開示されている。
【０００３】
また、デルタシグマ型Ａ／Ｄ変換器を用いて電力測定を行うことが知られている。デルタシグマ型Ａ／Ｄ変換器を用いて電力測定を行う場合、低消費電力とするために、デルタシグマ型Ａ／Ｄ変換器のサンプリング周波数を、例えば３．９ｋＨｚとすることがある。
【０００４】
一方、高次周波数測定に関して、現状、日本ではＩＥＣ規格に準拠している。ＩＥＣ規格では、５次周波数までの測定が要求されている。５次周波数までの測定であれば、消費電流及びチップダイサイズを大幅に増加することなく、デルタシグマ型Ａ／Ｄ変換器を用いて測定することができる。このため、現状の日本においては、デルタシグマ型Ａ／Ｄ変換器を用いて電力測定及び高次周波数測定を行うことに問題はない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−８６８９２号公報
【非特許文献】
【０００６】
【非特許文献１】ＯＩＭＬ Ｒ ４６−１／−２ Ｅｄｉｔｉｏｎ ２０１２（Ｅ）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、国際法定計量機関であるＯＩＭＬのＲ４６国際規格に準拠するためには、５次より高次の周波数測定を行う必要が生じる。非特許文献１には、４０次高次周波数までの測定が必要であることが開示されている。
【０００８】
電力測定用のサンプリング周波数を３．９ｋＨｚとする場合、４０次高次周波数信号を測定するためには、２３５ｋＨｚのサンプリング周波数が必要となる。このため、本件発明者は、ＯＩＭＬのＲ４６国際規格に準拠することを想定すると、デルタシグマ型Ａ／Ｄ変換器を用いて電力測定及び高次周波数測定を行う構成では、消費電流及びチップダイサイズが大幅に増加することになるという問題を見出した。
【０００９】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
一実施の形態によれば、半導体装置は、第１のサンプリング周波数の第１クロック信号を電力測定部へ供給し、前記第１のサンプリング周波数より高い周波数である第２のサンプリング周波数の第２クロック信号を高次周波数測定部へ供給するクロック制御部を備えるものである。
【発明の効果】
【００１１】
前記一実施の形態によれば、消費電流及びチップダイサイズを大幅に増加せずに、高次周波数測定を行うことができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態にかかる半導体装置の構成例を示すブロック図である。
【図２】実施の形態にかかる半導体装置の動作例を示すフロー図である。
【図３】実施の形態１にかかる半導体装置の構成例を示すブロック図である。
【図４】実施の形態２にかかる半導体装置の構成例を示すブロック図である。
【図５】実施の形態２の変形例１にかかるクロック制御部の動作例を示すフロー図である。
【図６】実施の形態２の変形例２にかかる半導体装置の構成例を示すブロック図である。
【図７】実施の形態３にかかる半導体装置の構成例を示すブロック図である。
【図８】実施の形態３の変形例にかかる半導体装置における高次周波数測定部の構成例を示すブロック図である。
【発明を実施するための形態】
【００１３】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１４】
さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合及び原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。
【００１５】
以下、図面を参照して実施の形態について説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００１６】
実施の形態の概要
実施の形態の説明に先立って、実施の形態の概要について説明する。図１は、実施の形態にかかる半導体装置１００の構成例を示すブロック図である。半導体装置１００は、電力測定部１と、高次周波数測定部２と、クロック制御部３と、を備えている。
【００１７】
電力測定部１は、電力測定を行う機能ブロックである。なお、電力測定部１は、デルタシグマ型Ａ／Ｄ変換器を備えてもよいが、これに限らない。電力測定部１が備えるＡ／Ｄ変換器は、例えば、サイクリック型Ａ／Ｄ変換器等、電力測定に要求される測定精度（ＳＮＤＲ（Signal-to-noise and distortion ratio）等）を満たすＡ／Ｄ変換器であれば、どのような種類のＡ／Ｄ変換器でもよい。
【００１８】
高次周波数測定部２は、高次周波数測定を行う機能ブロックである。なお、高次周波数測定部２は、高次周波数測定に要求される測定精度を満たすものであればよく、電力測定部１よりも測定精度が低いものでもよい。
【００１９】
クロック制御部３は、第１のサンプリング周波数の第１クロック信号（ＣＬＫ１）を電力測定部１へ供給し、第２のサンプリング周波数の第２クロック信号（ＣＬＫ２）を高次周波数測定部２へ供給する機能ブロックである。ここで、第２のサンプリング周波数は、第１のサンプリング周波数より高い周波数である。例えば、第１のサンプリング周波数を３．９ｋＨｚとし、第２のサンプリング周波数を２３５ｋＨｚとしてもよい。この場合、高次周波数測定部２により４０次高次周波数信号を測定することができる。
【００２０】
なお、図１では、１つのクロック制御部３により、電力測定部１及び高次周波数測定部２にクロック信号を供給する例を示しているが、これに限らない。半導体装置１００は、電力測定部１用のクロック制御部と、高次周波数測定部２用のクロック制御部と、を備えるようにしてもよい。
【００２１】
続いて、図２のフロー図を用いて、実施の形態にかかる半導体装置１００の動作例について説明する。
【００２２】
まず、クロック制御部３において、第２クロックの第２のサンプリング周波数を第１クロックの第１のサンプリング周波数より高く設定する（ステップＳ１０１）。
【００２３】
次に、電力測定部１による第１クロックを用いた電力測定、及び高次周波数測定部２による第２クロックを用いた高次周波数測定を行う（ステップＳ１０２）。
【００２４】
以上、説明したように、実施の形態にかかる半導体装置１００は、電力測定部１と、高次周波数測定部２と、クロック制御部３と、を備えた構成としている。また、クロック制御部３は、第１のサンプリング周波数の第１クロック信号を電力測定部１へ供給し、第１のサンプリング周波数より高い周波数である第２のサンプリング周波数の第２クロック信号を高次周波数測定部２へ供給する構成としている。これにより、半導体装置１００では、電力測定部１とは別構成の高次周波数測定部２によって、第２のサンプリング周波数の第２クロック信号を用いて高次周波数測定を行うことができる。すなわち、半導体装置１００では、消費電流及びチップダイサイズを大幅に増加せずに、高次周波数測定を行うことができる。
【００２５】
実施の形態１
続いて、実施の形態１について説明する。図３は、実施の形態１にかかる半導体装置１００Ａの構成例を示すブロック図である。半導体装置１００Ａは、電力測定部１Ａ＿１〜電力測定部１Ａ＿７と、高次周波数測定部２Ａと、クロック制御部３Ａと、バス（Bus）４と、を備えている。なお、電力測定部１Ａ＿２〜電力測定部１Ａ＿７は、電力測定部１Ａ＿１と同じ構成であり、図示を省略している。なお、実施の形態１では、半導体装置１００Ａが７つの電力測定部１Ａ（１Ａ＿１〜１Ａ＿７）を備える例について説明するが、半導体装置１００Ａが備える電力測定部１Ａの数は、７つに限らない。半導体装置１００Ａが備える電力測定部１Ａの数は、２つ以上であればいくつでもよい。
【００２６】
クロック制御部３Ａは、第１のサンプリング周波数の第１クロック信号を電力測定部１Ａ＿１〜電力測定部１Ａ＿７へ供給する。また、クロック制御部３Ａは、第２のサンプリング周波数の第２クロック信号を高次周波数測定部２Ａへ供給する。以下、第１のサンプリング周波数を３．９ｋＨｚ、第２のサンプリング周波数を２３５ｋＨｚとした場合について説明する。
【００２７】
次に、電力測定部１Ａ＿１〜電力測定部１Ａ＿７について説明する。電力測定部１Ａ＿１〜電力測定部１Ａ＿７は、それぞれ対応するチャンネルの電力測定を行う機能ブロックである。すなわち、半導体装置１００Ａは、電力測定部１Ａ＿１〜電力測定部１Ａ＿７により、７つのチャンネルの電力測定を行うことができる。
【００２８】
電力測定部１Ａ＿１〜電力測定部１Ａ＿７は、測定するチャンネルが異なること以外は同様であるため、代表して電力測定部１Ａ＿１のみ説明する。電力測定部１Ａ＿１は、増幅器１１＿１と、デルタシグマ型Ａ／Ｄ変換器１２＿１と、デジタルフィルタ１３＿１と、を備えている。
【００２９】
増幅器１１＿１は、例えば、図示しない制御部から供給される設定情報に基づいて、利得が設定されるＰＧＡ（Programmable Gain Amplifier）である。増幅器１１＿１は、第１チャンネルの非反転アナログ入力信号を非反転入力端子に受け、第１チャンネルの反転アナログ入力信号を反転入力端子に受けて増幅する。そして、増幅器１１＿１は、増幅された第１チャンネルのアナログ信号を、デルタシグマ型Ａ／Ｄ変換器１２＿１及び高次周波数測定部２Ａへ出力する。
【００３０】
デルタシグマ型Ａ／Ｄ変換器１２＿１は、クロック制御部３Ａから３．９ｋＨｚの第１クロック信号を受けて動作する。デルタシグマ型Ａ／Ｄ変換器１２＿１は、第１クロック信号を用いて、増幅器１１＿１から受け取った第１チャンネルのアナログ信号をデジタル信号に変換する。そして、デルタシグマ型Ａ／Ｄ変換器１２＿１は、第１チャンネルのデジタル信号をデジタルフィルタ１３＿１へ出力する。
【００３１】
デジタルフィルタ１３＿１は、デシメーションフィルタ（Decimation Filter）１４＿１と、ローパスフィルタ（Low Pass Filter）１５＿１と、ハイパスフィルタ（High Pass Filter）１６＿１と、を備えている。
【００３２】
デシメーションフィルタ１４＿１は、デルタシグマ型Ａ／Ｄ変換器１２＿１から受け取った第１チャンネルのデジタル信号について、間引き処理を行うことにより所要のサンプリング周波数へと低下させる。そして、デシメーションフィルタ１４＿１は、サンプリング周波数が低下した第１チャンネルのデジタル信号をローパスフィルタ１５＿１へ出力する。
【００３３】
ローパスフィルタ１５＿１は、デシメーションフィルタ１４＿１から受け取った第１チャンネルのデジタル信号について、高周波領域の量子化雑音を抑圧するローパスフィルタ処理を実行する。そして、ローパスフィルタ１５＿１は、ローパスフィルタ処理後の第１チャンネルのデジタル信号をハイパスフィルタ１６＿１へ出力する。
【００３４】
ハイパスフィルタ１６＿１は、ローパスフィルタ１５＿１から受け取った第１チャンネルのデジタル信号について、低周波領域の信号を抑圧するハイパスフィルタ処理を実行する。そして、ハイパスフィルタ１６＿１は、ハイパスフィルタ処理後の第１チャンネルのデジタル信号をバス４へ出力する。
【００３５】
次に、高次周波数測定部２Ａについて説明する。高次周波数測定部２Ａは、自身が備えるマルチプレクサ（Multiplexer：ＭＵＸ）の切り替えによって、電力測定部１Ａ＿１〜電力測定部１Ａ＿７により電力測定が行われるそれぞれのチャンネルの高次周波数測定を行う機能ブロックである。
【００３６】
高次周波数測定部２Ａは、マルチプレクサ２１と、増幅器２２と、ＳＡＲ（Successive Approximation Register）型Ａ／Ｄ変換器２３と、を備えている。
【００３７】
マルチプレクサ２１は、７つの入力端子と、１つの出力端子と、を備えている。なお、マルチプレクサ２１の備える入力端子の数は、７つに限らない。本実施の形態１では、マルチプレクサ２１の備える入力端子の数は、半導体装置１００Ａが備える電力測定部１Ａの数と同数とするのが好ましい。
【００３８】
マルチプレクサ２１は、７つの入力端子により、電力測定部１Ａ＿１〜電力測定部１Ａ＿７のそれぞれの増幅器１１＿１〜増幅器１１＿７から出力されるアナログ信号を受け取る。また、マルチプレクサ２１は、例えば、図示しない制御部から供給される切り替え信号又はクロック信号に基づいて、７つの入力端子により受け取ったアナログ信号を順次選択して増幅器２２へ出力する。すなわち、マルチプレクサ２１は、増幅器１１＿１〜増幅器１１＿７から受け取ったアナログ信号を順次選択して増幅器２２へ出力する。なお、マルチプレクサ２１による切り替え、すなわち受け取ったアナログ信号の順次の選択は、周期的に行ってもよいし、非周期的に行ってもよい。
【００３９】
増幅器２２は、例えば、図示しない制御部から供給される設定情報に基づいて、利得が設定されるＰＧＡである。増幅器２２は、マルチプレクサ２１から受け取ったアナログ信号を増幅し、ＳＡＲ型Ａ／Ｄ変換器２３へ出力する。
【００４０】
ＳＡＲ型Ａ／Ｄ変換器２３は、クロック制御部３Ａから２３５ｋＨｚの第２クロック信号を受けて動作する。ＳＡＲ型Ａ／Ｄ変換器２３は、第２クロック信号を用いて、増幅器２２から受け取ったアナログ信号をデジタル信号に変換する。そして、ＳＡＲ型Ａ／Ｄ変換器２３は、デジタル信号をバス４へ出力する。
【００４１】
以上、説明したように、実施の形態１にかかる半導体装置１００Ａでは、電力測定部１Ａ＿１〜電力測定部１Ａ＿７が、それぞれデルタシグマ型Ａ／Ｄ変換器１２＿１〜デルタシグマ型Ａ／Ｄ変換器１２＿７を備えた構成としている。また、半導体装置１００Ａでは、高次周波数測定部２Ａが、マルチプレクサ２１と、ＳＡＲ型Ａ／Ｄ変換器２３と、を備えた構成としている。これにより、半導体装置１００Ａでは、電力測定部１Ａ＿１〜電力測定部１Ａ＿７により、それぞれ異なるチャンネルの電力測定を行うことができる。また、半導体装置１００Ａでは、高次周波数測定部２Ａが、マルチプレクサ２１の切り替えによって、電力測定部１Ａ＿１〜電力測定部１Ａ＿７により電力測定が行われるそれぞれのチャンネルの高次周波数測定を行うことができる。すなわち、半導体装置１００Ａでは、７つのチャンネルそれぞれの高次周波数測定を１つの高次周波数測定部２Ａにより行うことができるため、消費電流及びチップダイサイズを大幅に増加せずに、高次周波数測定を行うことができる。
【００４２】
実施の形態２
続いて、実施の形態２について説明する。図４は、実施の形態２にかかる半導体装置１００Ｂの構成例を示すブロック図である。半導体装置１００Ｂは、電力測定部１Ｂと、高次周波数測定部２Ｂと、クロック制御部３Ｂと、バス４と、を備えている。
【００４３】
電力測定部１Ｂは、増幅器１１Ｂと、デルタシグマ型Ａ／Ｄ変換器１２Ｂと、デジタルフィルタ１３Ｂ（第１のデジタルフィルタ）と、を備えている。また、デジタルフィルタ１３Ｂは、デシメーションフィルタ１４Ｂと、ローパスフィルタ１５Ｂと、ハイパスフィルタ１６Ｂと、を備えている。なお、増幅器１１Ｂ、ローパスフィルタ１５Ｂ、ハイパスフィルタ１６Ｂは、それぞれ増幅器１１＿１、ローパスフィルタ１５＿１、ハイパスフィルタ１６＿１と同様であり、説明を省略する。
【００４４】
デルタシグマ型Ａ／Ｄ変換器１２Ｂは、１．５ＭＨｚのクロック信号を受けて動作する。なお、デルタシグマ型Ａ／Ｄ変換器１２Ｂは、１．５ＭＨｚのクロック信号を、クロック制御部３Ｂから受けてもよいが、これに限定されない。デルタシグマ型Ａ／Ｄ変換器１２Ｂは、１．５ＭＨｚのクロック信号を用いて、増幅器１１Ｂから受け取ったアナログ信号をサンプリング周波数が１．５ＭＨｚであるデジタル信号に変換する。そして、デルタシグマ型Ａ／Ｄ変換器１２Ｂは、サンプリング周波数が１．５ＭＨｚであるデジタル信号をデシメーションフィルタ１４Ｂ及び高次周波数測定部２Ｂへ出力する。
【００４５】
デシメーションフィルタ１４Ｂは、クロック制御部３Ｂから３．９ｋＨｚの第１クロック信号を受けて動作する。デシメーションフィルタ１４Ｂは、デルタシグマ型Ａ／Ｄ変換器１２Ｂからサンプリング周波数が１．５ＭＨｚであるデジタル信号を受け取る。また、デシメーションフィルタ１４Ｂは、第１クロック信号を用いて、受け取ったデジタル信号について、間引き処理を行う。これにより、デジタル信号のサンプリング周波数は、１．５ＭＨｚから３．９ｋＨｚに低下する。そして、デシメーションフィルタ１４Ｂは、サンプリング周波数が３．９ｋＨｚに低下したデジタル信号をローパスフィルタ１５Ｂへ出力する。
【００４６】
次に、高次周波数測定部２Ｂについて説明する。高次周波数測定部２Ｂは、デジタルフィルタ２４（第２のデジタルフィルタ）を備えている。デジタルフィルタ２４は、デシメーションフィルタ２５と、ローパスフィルタ２６と、ハイパスフィルタ２７と、を備えている。
【００４７】
デシメーションフィルタ２５は、クロック制御部３Ｂから２３５ｋＨｚの第２クロック信号を受けて動作する。デシメーションフィルタ２５は、デルタシグマ型Ａ／Ｄ変換器１２Ｂからサンプリング周波数が１．５ＭＨｚであるデジタル信号を受け取る。また、デシメーションフィルタ２５は、第２クロック信号を用いて、受け取ったデジタル信号について、間引き処理を行う。これにより、デジタル信号のサンプリング周波数は、１．５ＭＨｚから２３５ｋＨｚに低下する。そして、デシメーションフィルタ２５は、サンプリング周波数が２３５ｋＨｚに低下したデジタル信号をローパスフィルタ２６へ出力する。
【００４８】
ローパスフィルタ２６は、デシメーションフィルタ２５から受け取ったデジタル信号について、高周波領域の量子化雑音を抑圧するローパスフィルタ処理を実行する。そして、ローパスフィルタ２６は、ローパスフィルタ処理後のデジタル信号をハイパスフィルタ２７へ出力する。
【００４９】
ハイパスフィルタ２７は、ローパスフィルタ２６から受け取ったデジタル信号について、低周波領域の信号を抑圧するハイパスフィルタ処理を実行する。そして、ハイパスフィルタ２７は、ハイパスフィルタ処理後のデジタル信号をバス４へ出力する。
【００５０】
以上、説明したように、実施の形態２にかかる半導体装置１００Ｂでは、高次周波数測定部２Ｂをデジタルフィルタ２４により構成している。このため、半導体装置１００Ｂでは、高次周波数測定部２Ｂをデジタル回路のみにより構成することができる。また、例えば、半導体装置１００Ｂが電力測定部１Ｂ及び高次周波数測定部２Ｂをそれぞれ７つ備えた構成とした場合に、実施の形態１にかかる半導体装置１００Ａに比べ、消費電流及びチップダイサイズをさらに削減することができる。
【００５１】
実施の形態２の変形例１
続いて、実施の形態２の変形例１にかかる半導体装置１００Ｃについて説明する。本変形例１は、高次周波数測定が不要の場合に、実施の形態２におけるデジタルフィルタ２４による高次周波数測定の実行をオフする機能に関する。
【００５２】
実施の形態２の変形例１にかかる半導体装置１００Ｃは、電力測定部１Ｂと、高次周波数測定部２Ｂと、クロック制御部３Ｃと、バス４と、を備えている。なお、半導体装置１００Ｃの構成は、実施の形態２の半導体装置１００Ｂに対して、クロック制御部３Ｃの機能がクロック制御部３Ｂと異なることのみ相違する構成であるため、図示は省略する。
【００５３】
クロック制御部３Ｃは、高次周波数測定が不要の場合に、デジタルフィルタ２４による高次周波数測定の実行をオフする機能を備えている。具体的には、クロック制御部３Ｃは、高次周波数測定が不要の場合に、デジタルフィルタ２４をオフするように制御する。すなわち、クロック制御部３Ｃは、高次周波数測定が不要の場合に、デジタルフィルタ２４への第２クロック信号の供給を停止する。これにより、半導体装置１００Ｃでは、実施の形態２の半導体装置１００Ｂに比べ、消費電流をさらに削減することができる。
【００５４】
なお、デジタルフィルタ２４への第２クロック信号の供給を停止した場合、次に高次周波数測定を行う際に、測定が開始可能になるまでに所定の時間を要する。このため、クロック制御部３Ｃは、高次周波数測定が不要の場合に、デジタルフィルタ２４への第２クロック信号の供給を停止するのではなく、デジタルフィルタ２４へ供給する第２クロック信号のサンプリング周波数を２３５ｋＨｚから３．９ｋＨｚに変更するようにしてもよい。この場合、半導体装置１００Ｃでは、実施の形態２の半導体装置１００Ｂに比べ、消費電流を削減することができ、且つ、高次周波数測定が不要の場合にデジタルフィルタ２４への第２クロック信号の供給を停止する場合に比べて、次に高次周波数測定をする際の測定開始までの時間を短縮することができる。
【００５５】
さらに、クロック制御部３Ｃは、高次周波数測定に関する処理を、図５のフロー図に示すように行ってもよい。
【００５６】
図５のフロー図に示すクロック制御部３Ｃの高次周波数測定に関する処理について説明する。まず、クロック制御部３Ｃは、高次周波数測定が不要か否かを判定する（ステップＳ２０１）。なお、ステップＳ２０１の判定は、例えば、図示しない制御部から供給される情報に基づいて行う。
【００５７】
高次周波数測定が必要である場合（ステップＳ２０１にてＮＯ）、第２クロック信号のサンプリング周波数を２３５ｋＨｚに設定し、デジタルフィルタ２４へ供給する（ステップＳ２０２）。
【００５８】
他方、高次周波数測定が不要である場合（ステップＳ２０１にてＹＥＳ）、不要期間が所定期間未満であるか否かを判定する（ステップＳ２０３）。なお、所定期間はユーザにより設定可能としてもよい。
【００５９】
不要期間が所定期間未満である場合（ステップＳ２０３にてＹＥＳ）、第２クロック信号のサンプリング周波数を３．９ｋＨｚに設定し、デジタルフィルタ２４へ供給する（ステップＳ２０４）。
【００６０】
他方、不要期間が所定期間以上である場合（ステップＳ２０３にてＮＯ）、デジタルフィルタ２４への第２クロック信号の供給を停止する（ステップＳ２０５）。
【００６１】
クロック制御部３Ｃによる高次周波数測定に関する処理を、図５のフロー図に示すように行う場合、半導体装置１００Ｃでは、高次周波数測定が不要である期間が所定期間以上の長期にわたる場合には、第２クロック信号の供給を停止し、所定期間未満である場合には、第２クロック信号のサンプリング周波数を３．９ｋＨｚとすることができる。すなわち、高次周波数測定が不要である期間の長さに応じて、効率的な消費電流の削減を実現することができる。
【００６２】
実施の形態２の変形例２
続いて、実施の形態２の変形例２にかかる半導体装置１００Ｄについて説明する。本変形例２は、実施の形態２の電力測定部１Ｂを複数備え、実施の形態２の高次周波数測定部２Ｂを１つ備えた半導体装置１００Ｄに関する。
【００６３】
図６は、実施の形態２の変形例２にかかる半導体装置１００Ｄの構成例を示すブロック図である。半導体装置１００Ｄは、電力測定部１Ｂ＿１〜電力測定部１Ｂ＿７と、高次周波数測定部２Ｂと、クロック制御部３Ｂと、バス４と、を備えている。なお、電力測定部１Ｂ＿２〜電力測定部１Ｂ＿７は、電力測定部１Ｂ＿１と同じ構成であり、図示を省略している。半導体装置１００Ｄは、電力測定部１Ｂ＿１〜電力測定部１Ｂ＿７により、７つのチャンネルの電力測定を行うことができる。なお、本変形例２では、半導体装置１００Ｄが７つの電力測定部１Ｂ（１Ｂ＿１〜１Ｂ＿７）を備える例について説明するが、半導体装置１００Ｄが備える電力測定部１Ｂの数は、７つに限らない。半導体装置１００Ｄが備える電力測定部１Ｂの数は、２つ以上であればいくつでもよい。
【００６４】
デシメーションフィルタ２５の入力端子には、電力測定部１Ｂ＿１〜電力測定部１Ｂ＿７のそれぞれのデルタシグマ型Ａ／Ｄ変換器１２Ｂ＿１〜デルタシグマ型Ａ／Ｄ変換器１２Ｂ＿７の出力端子が接続されている。そして、デシメーションフィルタ２５は、デルタシグマ型Ａ／Ｄ変換器１２Ｂ＿１〜デルタシグマ型Ａ／Ｄ変換器１２Ｂ＿７から順次に出力されるデジタル信号を受け取る。なお、デルタシグマ型Ａ／Ｄ変換器１２Ｂ＿１〜デルタシグマ型Ａ／Ｄ変換器１２Ｂ＿７からデジタル信号を順次に出力する手法は、どのような手法を用いてもよい。また、デルタシグマ型Ａ／Ｄ変換器１２Ｂ＿１〜デルタシグマ型Ａ／Ｄ変換器１２Ｂ＿７からのデジタル信号の順次の出力は、周期的に行ってもよいし、非周期的に行ってもよい。
【００６５】
デシメーションフィルタ２５は、デルタシグマ型Ａ／Ｄ変換器１２Ｂ＿１〜デルタシグマ型Ａ／Ｄ変換器１２Ｂ＿７から順次に受け取ったデジタル信号について、それぞれ第２クロック信号を用いて、間引き処理を行う。これにより、実施の形態２の変形例２にかかる半導体装置１００Ｄでは、７つのチャンネルそれぞれの高次周波数測定を１つの高次周波数測定部２Ｂにより行うことができる。このため、半導体装置１００Ｄでは、実施の形態２の半導体装置１００Ｂが電力測定部１Ｂ及び高次周波数測定部２Ｂをそれぞれ７つ備えた構成とした場合に比べ、消費電流及びチップダイサイズをさらに削減することができる。
【００６６】
なお、半導体装置１００Ｄは、クロック制御部３Ｂではなく、クロック制御部３Ｃを備えるようにしてもよい。この場合、半導体装置１００Ｄは、高次周波数測定が不要の場合に、デジタルフィルタ２４による高次周波数測定の実行をオフすることができ、消費電流をさらに削減することができる。
【００６７】
実施の形態３
続いて、実施の形態３にかかる半導体装置１００Ｅについて説明する。図７は、実施の形態３にかかる半導体装置１００Ｅの構成例を示すブロック図である。半導体装置１００Ｅは、電力測定部１Ａ＿１と、高次周波数測定部２Ｅと、クロック制御部３Ａと、バス４と、を備えている。なお、半導体装置１００Ｅは、電力測定部１Ａ＿１により電流測定を行い、高次周波数測定部２Ｅにより電圧測定及び高次周波数測定を行うことができるように構成されている。
【００６８】
電力測定部１Ａ＿１は、増幅器１１＿１（第１の増幅器）の非反転入力端子及び反転入力端子に入力される第１チャンネルの電流信号（Ｉ１）の電流測定を行う。
【００６９】
高次周波数測定部２Ｅは、増幅器２８（第２の増幅器）と、増幅器２９（第３の増幅器）と、マルチプレクサ２１と、ＳＡＲ型Ａ／Ｄ変換器２３と、デジタルフィルタ２４Ｅと、を備えている。また、デジタルフィルタ２４Ｅは、ローパスフィルタ２６と、ハイパスフィルタ２７と、を備えている。
【００７０】
増幅器２８は、例えば、図示しない制御部から供給される設定情報に基づいて、利得が設定されるＰＧＡである。増幅器２８は、その非反転入力端子が、増幅器１１＿１の非反転入力端子に接続されている。また、増幅器２８は、その反転入力端子が、増幅器１１＿１の反転入力端子に接続されている。すなわち、増幅器２８の入力端子は、増幅器１１＿１の入力端子に接続されている。このため、増幅器２８は、増幅器１１＿１へ入力される信号と同じ信号を受け取る。すなわち、増幅器２８は、増幅器１１＿１へ入力される第１チャンネルの電流信号を受け取り、増幅する。そして、増幅器２８は、増幅された第１チャンネルの電流信号を、マルチプレクサ２１へ出力する。
【００７１】
増幅器２９は、例えば、図示しない制御部から供給される設定情報に基づいて、利得が設定されるＰＧＡである。増幅器２９は、非反転入力端子及び反転入力端子にて、第１チャンネルの電圧信号（Ｖ１）を受け取る。そして、増幅器２９は、受け取った第１チャンネルの電圧信号（Ｖ１）を増幅し、マルチプレクサ２１へ出力する。
【００７２】
増幅器２８の出力端子及び増幅器２９の出力端子は、それぞれマルチプレクサ２１の異なる入力端子に接続されている。
【００７３】
マルチプレクサ２１は、増幅器２８及び増幅器２９から出力されるアナログ信号を受け取る。すなわち、マルチプレクサ２１は、増幅器２８から出力される第１チャンネルの電流信号、及び増幅器２９から出力される第１チャンネルの電圧信号を受け取る。また、マルチプレクサ２１は、例えば、図示しない制御部から供給される切り替え信号又はクロック信号に基づいて、受け取った第１チャンネルの電流信号及び第１チャンネルの電圧信号を順次選択してＳＡＲ型Ａ／Ｄ変換器２３へ出力する。なお、マルチプレクサ２１による切り替え、すなわち受け取った第１チャンネルの電流信号及び第１チャンネルの電圧信号の順次の選択は、周期的に行ってもよいし、非周期的に行ってもよい。
【００７４】
ＳＡＲ型Ａ／Ｄ変換器２３は、第２クロック信号を用いて、マルチプレクサ２１から受け取ったアナログ信号をデジタル信号に変換する。すなわち、ＳＡＲ型Ａ／Ｄ変換器２３は、第２クロック信号を用いて、第１チャンネルの電流信号及び第１チャンネルの電圧信号を、それぞれデジタル信号に変換する。そして、ＳＡＲ型Ａ／Ｄ変換器２３は、デジタル信号をローパスフィルタ２６へ出力する。
【００７５】
ローパスフィルタ２６は、ＳＡＲ型Ａ／Ｄ変換器２３から受け取ったデジタル信号について、高周波領域の量子化雑音を抑圧するローパスフィルタ処理を実行する。そして、ローパスフィルタ２６は、ローパスフィルタ処理後のデジタル信号をハイパスフィルタ２７へ出力する。
【００７６】
ハイパスフィルタ２７は、ローパスフィルタ２６から受け取ったデジタル信号について、低周波領域の信号を抑圧するハイパスフィルタ処理を実行する。そして、ハイパスフィルタ２７は、ハイパスフィルタ処理後のデジタル信号をバス４へ出力する。
【００７７】
以上、説明したように、実施の形態３にかかる半導体装置１００Ｅでは、増幅器２８の入力端子が増幅器１１＿１の入力端子に接続された構成としている。また、半導体装置１００Ｅでは、増幅器１１＿１の入力端子に電流信号が入力され、増幅器２９の入力端子に電圧信号が入力される構成としている。さらに、半導体装置１００Ｅでは、増幅器２８及び増幅器２９の出力信号をマルチプレクサ２１が受け取り、順次選択してＳＡＲ型Ａ／Ｄ変換器２３へ出力する構成としている。これにより、半導体装置１００Ｅでは、電力測定部１Ａ＿１により、電流信号の電流測定を行うことができる。また、半導体装置１００Ｅでは、高次周波数測定部２Ｅが、マルチプレクサ２１の切り替えによって、電流信号の高次周波数測定と、電圧信号の電圧測定及び電圧信号の高次周波数測定とを行うことができる。具体的には、半導体装置１００Ｅでは、マルチプレクサ２１が増幅器２８の出力信号を選択してＳＡＲ型Ａ／Ｄ変換器２３へ出力する場合、第１チャンネルの電流信号の高次周波数測定を行い、マルチプレクサ２１が増幅器２９の出力信号を選択してＳＡＲ型Ａ／Ｄ変換器２３へ出力する場合、第１チャンネルの電圧信号の電圧測定及び第１チャンネルの電圧信号の高次周波数測定を行うことができる。
【００７８】
また、半導体装置１００Ｅでは、上記構成により、実施の形態１にかかる半導体装置１００Ａに比べて、デルタシグマ型Ａ／Ｄ変換器１２＿１とＳＡＲ型Ａ／Ｄ変換器２３との間のノイズ干渉を低減することができる。
【００７９】
実施の形態３の変形例
続いて、実施の形態３の変形例にかかる半導体装置１００Ｆについて説明する。本変形例は、実施の形態３の電力測定部１Ａを複数備え、高次周波数測定部２Ｆを１つ備えた半導体装置１００Ｆに関する。
【００８０】
半導体装置１００Ｆは、電力測定部１Ａ＿１〜電力測定部１Ａ＿４と、高次周波数測定部２Ｆと、クロック制御部３Ａと、バス４と、を備えている。なお、電力測定部１Ａ＿２〜電力測定部１Ａ＿４は、電力測定部１Ａ＿１と同じ構成であり、説明を省略する。なお、半導体装置１００Ｆが備える電力測定部１Ａの数は、４つに限らない。
【００８１】
半導体装置１００Ｆにより、例えば、三相４線式の交流電源の測定を行うことができる。この場合、電力測定部１Ａ＿１〜電力測定部１Ａ＿４により、４つのチャンネルの電流信号（Ｉ１〜Ｉ４）の電流測定を行う。すなわち、電力測定部１Ａ＿１〜電力測定部１Ａ＿４により、４線の電流測定を行うことができる。また、高次周波数測定部２Ｆにより、３つのチャンネルの電圧信号（Ｖ１〜Ｖ３）の電圧測定、及び７つのチャンネルの高次周波数測定を行う。すなわち、高次周波数測定部２Ｆにより、三相の電圧測定、及び三相４線の高次周波数測定を行うことができる。
【００８２】
図８は、半導体装置１００Ｆにおける高次周波数測定部２Ｆの構成例を示すブロック図である。高次周波数測定部２Ｆは、増幅器２８＿１〜増幅器２８＿４と、増幅器２９＿１から増幅器２９＿３と、マルチプレクサ２１と、ＳＡＲ型Ａ／Ｄ変換器２３と、デジタルフィルタ２４Ｅと、を備えている。
【００８３】
増幅器２８＿１〜増幅器２８＿４のそれぞれの非反転入力端子は、対応する増幅器１１の非反転入力端子に接続されている。すなわち、増幅器２８＿１の非反転入力端子が増幅器１１＿１の非反転入力端子に接続され、増幅器２８＿２の非反転入力端子が増幅器１１＿２の非反転入力端子に接続され、増幅器２８＿３の非反転入力端子が増幅器１１＿３の非反転入力端子に接続され、増幅器２８＿４の非反転入力端子が増幅器１１＿４の非反転入力端子に接続されている。また、増幅器２８＿１〜増幅器２８＿４のそれぞれの反転入力端子は、対応する増幅器１１の反転入力端子に接続されている。
【００８４】
増幅器２８＿１〜増幅器２８＿４は、それぞれ対応するチャンネルの電流信号（Ｉ１〜Ｉ４）を増幅し、マルチプレクサ２１へ出力する。
【００８５】
増幅器２９＿１〜増幅器２９＿３は、それぞれ対応するチャンネルの電圧信号（Ｖ１〜Ｖ３）を増幅し、マルチプレクサ２１へ出力する。
【００８６】
マルチプレクサ２１は、７つの入力端子により、増幅器２８＿１〜増幅器２８＿４、及び増幅器２９＿１〜増幅器２９＿３から出力されるアナログ信号を受け取る。また、マルチプレクサ２１は、例えば、図示しない制御部から供給される切り替え信号又はクロック信号に基づいて、受け取ったアナログ信号を順次選択してＳＡＲ型Ａ／Ｄ変換器２３へ出力する。すなわち、マルチプレクサ２１は、増幅器２８＿１〜増幅器２８＿４、及び増幅器２９＿１〜増幅器２９＿３から受け取ったアナログ信号を順次選択してＳＡＲ型Ａ／Ｄ変換器２３へ出力する。なお、マルチプレクサ２１による切り替え、すなわち受け取ったアナログ信号の順次の選択は、周期的に行ってもよいし、非周期的に行ってもよい。
【００８７】
ＳＡＲ型Ａ／Ｄ変換器２３、ローパスフィルタ２６、及びハイパスフィルタ２７の処理は、実施の形態３の半導体装置１００Ｅにおける処理と同様であり、説明を省略する。
【００８８】
以上、説明したように、実施の形態３の変形例にかかる半導体装置１００Ｆでは、電力測定部１Ａ＿１〜電力測定部１Ａ＿４を備えた構成としている。また、半導体装置１００Ｆでは、高次周波数測定部２Ｆが、増幅器２８＿１〜増幅器２８＿４と、増幅器２９＿１から増幅器２９＿３と、マルチプレクサ２１と、ＳＡＲ型Ａ／Ｄ変換器２３と、を備えた構成としている。このため、半導体装置１００Ｆでは、電力測定部１Ａ＿１〜電力測定部１Ａ＿４により、４つのチャンネルの電流信号の電流測定を行うことができる。また、半導体装置１００Ｆでは、高次周波数測定部２Ｆが、マルチプレクサ２１の切り替えによって、４つのチャンネルの電流信号の高次周波数測定と、３つのチャンネルの電圧信号の電圧測定及び３つのチャンネルの電圧信号の高次周波数測定とを行うことができる。さらに、半導体装置１００Ｆでは、実施の形態１にかかる半導体装置１００Ａに比べてデルタシグマ型Ａ／Ｄ変換器の数が少ないため、半導体装置１００Ａよりも消費電流及びチップダイサイズをさらに削減することができる。
【００８９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【符号の説明】
【００９０】
１、１Ａ、１Ｂ    電力測定部
２、２Ａ、２Ｂ、２Ｅ、２Ｆ    高次周波数測定部
３、３Ａ、３Ｂ、３Ｃ    クロック制御部
１２、１２Ｂ    デルタシグマ型Ａ／Ｄ変換器
２３    ＳＡＲ型Ａ／Ｄ変換器
２１    マルチプレクサ
１１    増幅器（第１の増幅器）
２８    増幅器（第２の増幅器）
２９    増幅器（第３の増幅器）
１３Ｂ    デジタルフィルタ（第１のデジタルフィルタ）
２４    デジタルフィルタ（第２のデジタルフィルタ）
１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、１００Ｅ、１００Ｆ    半導体装置
ＣＬＫ１    第１クロック信号
ＣＬＫ２    第２クロック信号
【図１】
2018085587.tif 000003
【図２】
2018085587.tif 000004
【図３】
2018085587.tif 000005
【図４】
2018085587.tif 000006
【図５】
2018085587.tif 000007
【図６】
2018085587.tif 000008
【図７】
2018085587.tif 000009
【図８】
2018085587.tif 000010