(57)【要約】【課題】回路規模が低減された半導体装置を提供する。【解決手段】プログラマブルロジックエレメントと、入力端子と、出力端子と、を有する半導体装置であり、プログラマブルロジックエレメントは、第１コンテキスト乃至第Ｎコンテキスト（Ｎは３以上の整数である。）を用いて演算を行う。第１コンテキストが選択された期間では、プログラマブルロジックエレメントは、入力端子から入力された第１データと第１コンフィギュレーションデータを用いて積和演算を行って第１出力データを出力する。第ｋコンテキスト（ｋは２以上Ｎ−１以下の整数である。）が選択された期間では、プログラマブルロジックエレメントは、第ｋ−１出力データと第ｋコンフィギュレーションデータを用いて積和演算を行って第ｋ出力データを出力する。第Ｎコンテキストが選択された期間では、プログラマブルロジックエレメントは、第Ｎ−１出力データを出力端子に出力する。【選択図】図１
2018110386.tif 000002
【特許請求の範囲】
【請求項１】
プログラマブルロジックエレメントと、入力端子と、出力端子と、を有し、
前記プログラマブルロジックエレメントは、第１コンテキスト乃至第Ｎコンテキスト（Ｎは３以上の整数である。）を用いて演算を行う機能を有し、
前記第１コンテキストが選択された期間において、前記プログラマブルロジックエレメントは、前記入力端子から入力された第１データと、第１コンフィギュレーションデータと、を用いて積和演算を行って、第１出力データを出力する機能を有し、
前記第ｋコンテキスト（ｋは２以上Ｎ−１以下の整数である。）が選択された期間において、前記プログラマブルロジックエレメントは、第ｋ−１出力データと、第ｋコンフィギュレーションデータと、を用いて積和演算を行って、第ｋ出力データを出力する機能を有し、
前記第Ｎコンテキストが選択された期間において、前記プログラマブルロジックエレメントは、第Ｎ−１出力データを前記出力端子に出力する機能を有することを特徴とする半導体装置。
【請求項２】
請求項１において、
第１乃至第３プログラマブルスイッチを有し、
前記プログラマブルロジックエレメントは、第１端子と、第２端子と、を有し、
前記第１プログラマブルスイッチは、前記第１コンテキストが選択された期間において、前記入力端子と、前記プログラマブルロジックエレメントの前記第１端子と、を電気的に接続する機能を有し、
前記第２プログラマブルスイッチは、前記第ｋコンテキストが選択された期間において、前記プログラマブルロジックエレメントの前記第２端子と、前記プログラマブルロジックエレメントの前記第１端子と、を電気的に接続する機能を有し、
前記第３プログラマブルスイッチは、前記第Ｎコンテキストが選択された期間において、前記プログラマブルロジックエレメントの前記第２端子と、前記入力端子と、を電気的に接続する機能を有することを特徴とする半導体装置。
【請求項３】
請求項２において、
前記プログラマブルロジックエレメントは、第１コンフィギュレーションメモリを有し、
前記プログラマブルスイッチは、第２コンフィギュレーションメモリを有し、
前記第１乃至第Ｎコンフィギュレーションデータは、前記第１コンフィギュレーションメモリに格納され、
前記プログラマブルスイッチの導通状態、及び非導通状態を制御するデータは、前記第２コンフィギュレーションメモリに格納され、
前記第１コンフィギュレーションメモリへのデータの書き込みと、前記第２コンフィギュレーションメモリへのデータの書き込みは、異なる駆動回路を用いて行われることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記プログラマブルロジックエレメントは、複数の乗算回路と、加算回路と、活性化関数回路と、保持回路と、を有し、
前記乗算回路は、前記プログラマブルロジックエレメントに入力された前記第１データと、前記第１乃至第Ｎコンフィギュレーションデータのいずれか一と、を乗算して、第２データを生成する機能を有し、
前記加算回路は、前記複数の乗算回路から出力された複数の前記第２データを加算して、第３データを生成する機能を有し、
前記活性化関数回路は、第３コンフィギュレーションメモリに格納された第４データによって定義される関数系に従って、前記加算回路から出力された前記第３データに演算を施して、第５データを生成する機能を有し、
前記保持回路は、前記第５データを保持する機能と、クロック信号に応じて、前記活性化関数素子から出力される前記第５データを出力する機能を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記プログラマブルロジックエレメントと、前記プログラマブルスイッチと、の少なくとも一方は、トランジスタを有し、
前記トランジスタは、チャネル形成領域に金属酸化物を有することを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
演算処理を行う機能を有し、
前記演算処理は、人工ニューラルネットワークによって構成された前記プログラマブルロジックエレメントを用いて行われ、
前記第１乃至第Ｎコンフィギュレーションデータは、前記人工ニューラルネットワークが有するニューロン回路の重み係数とすることを特徴とする半導体装置。
【請求項７】
請求項６に記載の半導体装置を用いて、パターン認識、又は連想記憶の処理を行う機能を有する電子機器。
【請求項８】
請求項７において、
生体情報取得装置を有し、
前記半導体装置と、前記生体情報取得装置と、によって生体認証を行う機能を有する電子機器。
【請求項９】
請求項７において、
前記半導体装置によって、映像データのパターン認識を行い、前記映像データのエンコード処理を行う機能を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置、及び該半導体装置を有する電子機器に関する。
【０００２】
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置、プロセッサ、電子機器、それらの駆動方法、それらの製造方法、それらの検査方法、またはそれらのシステムを一例として挙げることができる。
【背景技術】
【０００３】
人工ニューラルネットワークは、神経回路網をモデルにした情報処理システムである。人工ニューラルネットワークを利用することで、従来のノイマン型コンピュータよりも高性能なコンピュータが実現できると期待されており、近年、電子回路上で人工ニューラルネットワークを構築する種々の研究が進められている。
【０００４】
人工ニューラルネットワークでは、ニューロンを模したユニットが、シナプスを模したユニットを介して、互いに結合された構成となっている。この結合の強度を変更することで、様々な入力パターンに対して学習し、パターン認識や連想記憶などを高速に実行できると考えられている。また、非特許文献１には、人工ニューラルネットワークによる自己学習機能を備えたチップに関する技術が記載されている。
【０００５】
また、特許文献１には、チャネル形成領域に酸化物半導体を有するトランジスタを用いた記憶装置によって、人工ニューラルネットワークを用いた計算に必要な重みデータを保持する発明が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許公開第２０１６／０３４３４５２号公報
【非特許文献】
【０００７】
【非特許文献１】Ｙｕｔａｋａ  Ａｒｉｍａ  ｅｔ  ａｌ，”Ａ  Ｓｅｌｆ−Ｌｅａｒｎｉｎｇ  Ｎｅｕｒａｌ  Ｎｅｔｗｏｒｋ  Ｃｈｉｐ  ｗｉｔｈ  １２５  Ｎｅｕｒｏｎｓ  ａｎｄ  １０Ｋ  Ｓｅｌｆ−Ｏｒｇａｎｉｚａｔｉｏｎ  Ｓｙｎａｐｓｅｓ”，  ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，  ＶＯＬ．２６，ＮＯ．４，  ＡＰＲＩＬ  １９９１，  ｐｐ．６０７−６１１
【発明の概要】
【発明が解決しようとする課題】
【０００８】
対象とする問題によって、ニューラルネットワークの階層の深さ、ニューロン素子数などの最適値は変わるため、種々のネットワーク構成で学習を行う必要がある。そのため、ソフトウェアを利用して高速の計算機で学習を行う構成が普及している。なお、学習後に当該計算機を推論（認知）に利用する場合には、例えば、携帯端末で推論（認知）を行う場合には通信機能が必須になるなど不利になる。また、ニューラルネットワークの電力効率を向上するためには専用回路化が必要であるが、ネットワーク構成が未確定の場合に専用回路化は困難である。また、ネットワークを全てチップ化する場合には膨大な回路規模になる。
【０００９】
本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。又は、本発明の一態様は、新規な半導体装置を有する電子機器を提供することを課題の一とする。又は、本発明の一態様は、新規な半導体装置を有する電子機器を利用したシステムを提供することを課題の一とする。
【００１０】
又は、本発明の一態様は、回路面積が小さい半導体装置を提供することを課題の一とする。又は、本発明の一態様は、消費電力が低減された半導体装置を提供することを課題の一とする。又は、本発明の一態様は、認証機能を有する新規の半導体装置を提供することを課題の一とする。又は、本発明の一態様は、画像データの圧縮を行う新規の半導体装置を提供することを課題の一とする。
【００１１】
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、及び他の課題のうち、少なくとも一つの課題を解決するものである。なお、本発明の一態様は、上記列挙した記載、及び他の課題の全てを解決する必要はない。
【課題を解決するための手段】
【００１２】
（１）
本発明の一態様は、プログラマブルロジックエレメントと、入力端子と、出力端子と、を有し、プログラマブルロジックエレメントは、第１コンテキスト乃至第Ｎコンテキスト（Ｎは３以上の整数である。）を用いて演算を行う機能を有し、第１コンテキストが選択された期間において、プログラマブルロジックエレメントは、入力端子から入力された第１データと、第１コンフィギュレーションデータと、を用いて積和演算を行って、第１出力データを出力する機能を有し、第ｋコンテキスト（ｋは２以上Ｎ−１以下の整数である。）が選択された期間において、プログラマブルロジックエレメントは、第ｋ−１出力データと、第ｋコンフィギュレーションデータと、を用いて積和演算を行って、第ｋ出力データを出力する機能を有し、第Ｎコンテキストが選択された期間において、プログラマブルロジックエレメントは、第Ｎ−１出力データを出力端子に出力する機能を有することを特徴とする半導体装置である。
【００１３】
（２）
又は、本発明の一態様は、前記（１）において、第１乃至第３プログラマブルスイッチを有し、プログラマブルロジックエレメントは、第１端子と、第２端子と、を有し、第１プログラマブルスイッチは、第１コンテキストが選択された期間において、入力端子と、プログラマブルロジックエレメントの第１端子と、を電気的に接続する機能を有し、第２プログラマブルスイッチは、第ｋコンテキストが選択された期間において、プログラマブルロジックエレメントの第２端子と、プログラマブルロジックエレメントの第１端子と、を電気的に接続する機能を有し、第３プログラマブルスイッチは、第Ｎコンテキストが選択された期間において、プログラマブルロジックエレメントの第２端子と、入力端子と、を電気的に接続する機能を有することを特徴とする半導体装置である。
【００１４】
（３）
又は、本発明の一態様は、前記（２）において、プログラマブルロジックエレメントは、第１コンフィギュレーションメモリを有し、プログラマブルスイッチは、第２コンフィギュレーションメモリを有し、第１乃至第Ｎコンフィギュレーションデータは、第１コンフィギュレーションメモリに格納され、プログラマブルスイッチの導通状態、及び非導通状態を制御するデータは、第２コンフィギュレーションメモリに格納され、第１コンフィギュレーションメモリへのデータの書き込みと、第２コンフィギュレーションメモリへのデータの書き込みは、異なる駆動回路を用いて行われることを特徴とする半導体装置である。
【００１５】
（４）
又は、本発明の一態様は、前記（１）乃至（３）のいずれか一において、プログラマブルロジックエレメントは、複数の乗算回路と、加算回路と、活性化関数回路と、保持回路と、を有し、乗算回路は、プログラマブルロジックエレメントに入力された第１データと、第１乃至第Ｎコンフィギュレーションデータのいずれか一と、を乗算して、第２データを生成する機能を有し、加算回路は、複数の乗算回路から出力された複数の第２データを加算して、第３データを生成する機能を有し、活性化関数回路は、第３コンフィギュレーションメモリに格納された第４データによって定義される関数系に従って、加算回路から出力された第３データに演算を施して、第５データを生成する機能を有し、保持回路は、第５データを保持する機能と、クロック信号に応じて、活性化関数素子から出力される第５データを出力する機能を有することを特徴とする半導体装置である。
【００１６】
（５）
又は、本発明の一態様は、前記（１）乃至（４）のいずれか一において、プログラマブルロジックエレメントと、プログラマブルスイッチと、の少なくとも一方は、トランジスタを有し、トランジスタは、チャネル形成領域に金属酸化物を有することを特徴とする半導体装置である。
【００１７】
（６）
又は、本発明の一態様は、前記（１）乃至（５）のいずれか一において、演算処理を行う機能を有し、演算処理は、人工ニューラルネットワークによって構成されたプログラマブルロジックエレメントを用いて行われ、第１乃至第Ｎコンフィギュレーションデータは、人工ニューラルネットワークが有するニューロン回路の重み係数とすることを特徴とする半導体装置である。
【００１８】
（７）
又は、本発明の一態様は、前記（６）に記載の半導体装置を用いて、パターン認識、又は連想記憶の処理を行う機能を有する電子機器である。
【００１９】
（８）
又は、本発明の一態様は、前記（７）において、生体情報取得装置を有し、半導体装置と、生体情報取得装置と、によって生体認証を行う機能を有する電子機器である。
【００２０】
（９）
又は、本発明の一態様は、前記（７）において、半導体装置によって、映像データのパターン認識を行い、映像データのエンコード処理を行う機能を有する電子機器である。
【発明の効果】
【００２１】
本発明の一態様によって、新規な半導体装置を提供することができる。又は、本発明の一態様によって、新規な半導体装置を有する電子機器を提供することができる。又は、本発明の一態様によって、新規な半導体装置を有する電子機器を利用したシステムを提供することができる。
【００２２】
又は、本発明の一態様によって、回路面積が小さい半導体装置を提供することができる。又は、本発明の一態様によって、消費電力が低減された半導体装置を提供することができる。又は、本発明の一態様によって、認証機能を有する新規の半導体装置を提供することができる。又は、本発明の一態様によって、画像データの圧縮を行う新規の半導体装置を提供することができる。
【００２３】
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
【図面の簡単な説明】
【００２４】
【図１】半導体装置の構成例を示すブロック図。
【図２】積和演算回路の構成例を示すブロック図。
【図３】プログラマブルスイッチについて説明するブロック図と回路図。
【図４】半導体装置の構成例を示すブロック図。
【図５】半導体装置の構成例を示すブロック図。
【図６】半導体装置の構成例を示すブロック図。
【図７】階層型の人工ニューラルネットワークの一例を示す図。
【図８】階層型の人工ニューラルネットワークの一例を示す図。
【図９】階層型の人工ニューラルネットワークの一例を示す図。
【図１０】回路の構成例を説明する図。
【図１１】積和演算回路の一例を示すブロック図。
【図１２】図１１の積和演算回路のオフセット回路の一例を示す回路図。
【図１３】図１１の積和演算回路のオフセット回路の一例を示す回路図。
【図１４】図１１の積和演算回路のオフセット回路の一例を示す回路図。
【図１５】図１１の積和演算回路のオフセット回路の一例を示す回路図。
【図１６】図１１の積和演算回路のオフセット回路の一例を示す回路図。
【図１７】図１１の積和演算回路のメモリセルアレイの一例を示す回路図。
【図１８】図１１の積和演算回路のオフセット回路の一例を示す回路図。
【図１９】図１１の積和演算回路のメモリセルアレイの一例を示す回路図。
【図２０】積和演算回路の動作例を示すタイミングチャート。
【図２１】積和演算回路の動作例を示すタイミングチャート。
【図２２】積和演算回路の動作例を示すタイミングチャート。
【図２３】電子機器の例を示す斜視図。
【図２４】電子機器の例を示す斜視図。
【図２５】放送システムのデータ伝送を示す模式図。
【図２６】医療現場における映像配信システムの構成例を示す図。
【図２７】トランジスタの構成例を示す上面図および断面図。
【図２８】トランジスタの構成例を示す断面図。
【図２９】トランジスタの構成例を示す断面図。
【図３０】金属酸化物の原子数比の範囲を説明する図。
【図３１】トランジスタの構成例を示す上面図および断面図。
【発明を実施するための形態】
【００２５】
本明細書等において、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有するトランジスタのチャネル形成領域を構成し得る場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。また、ＯＳ  ＦＥＴ（又はＯＳトランジスタ）と記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
【００２６】
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置の構成と、該半導体装置の動作例について説明する。
【００２７】
＜構成例＞
図１は、本発明の一態様の半導体装置の構成例を示したブロック図である。
【００２８】
半導体装置１００は、入力端子ＰＤＬ［１］乃至入力端子ＰＤＬ［ｌ］（ｌは１以上の整数である。）、出力端子ＰＤＲ［１］乃至出力端子ＰＤＲ［ｎ］（ｎは１以上の整数である。）、プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｍ］、配線Ｌ［１］乃至配線Ｌ［ｌ］、配線Ｐ［１］乃至配線Ｐ［ｍ］、配線Ｒ［１］乃至配線Ｒ［ｍ］、配線Ｑ［１］乃至配線Ｑ［ｍ］、複数のプログラマブルスイッチＰＳＷ１、複数のプログラマブルスイッチＰＳＷ２、及び複数のプログラマブルスイッチＰＳＷ３を有する。
【００２９】
つまり、本発明の一態様は、プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｍ］、及びプログラマブルスイッチＰＳＷ１乃至プログラマブルスイッチＰＳＷ３を用いた、マルチコンテキスト方式のプログラマブルな演算処理装置である。具体的には後述するが、当該演算処理装置は、階層型の人工ニューラルネットワークにおいて、各階層間のネットワークの接続状態を各コンテキストに対応させており、コンテキストを順次切り替えることによって、人工ニューラルネットワークの演算処理を行うことができる。
【００３０】
入力端子ＰＤＬ［ｉ］（ここでのｉは１以上ｌ以下の整数である。）は、配線Ｌ［ｉ］と電気的に接続されている。出力端子ＰＤＲ［ｋ］（ここでのｋは１以上ｎ以下の整数である。）は、配線Ｒ［１］乃至配線Ｒ［ｍ］のそれぞれと、プログラマブルスイッチＰＳＷ３を介して、電気的に接続されている。プログラマブルロジックエレメントＰＬＥ［ｊ］（ここでのｊは１以上ｍ以下の整数である。）の第１端子は、配線Ｑ［ｊ］と電気的に接続され、配線Ｑ［ｊ］は、配線Ｌ［１］乃至配線Ｌ［ｌ］のそれぞれと、プログラマブルスイッチＰＳＷ１を介して、電気的に接続されている。また、配線Ｑ［ｊ］は、配線Ｐ［１］乃至配線Ｐ［ｍ］のそれぞれと、プログラマブルスイッチＰＳＷ２を介して、電気的に接続されている。プログラマブルロジックエレメントＰＬＥ［ｊ］の第２端子は、配線Ｒ［ｊ］と電気的に接続されている。配線Ｐ［１］乃至Ｐ［ｍ］のそれぞれは、配線Ｒ［１］乃至Ｒ［ｍ］のそれぞれと電気的に接続されている。
【００３１】
半導体装置１００が有するプログラマブルスイッチＰＳＷ１乃至プログラマブルスイッチＰＳＷ３は、後述するコンフィギュレーションメモリＣＭＳに格納されたコンフィギュレーションデータによって、導通状態、非導通状態を切り替えることができるスイッチである。なお、プログラマブルスイッチＰＳＷ１乃至プログラマブルスイッチＰＳＷ３のそれぞれは、スイッチ回路ＳＷＣを有する。また、プログラマブルスイッチＰＳＷ１乃至プログラマブルスイッチＰＳＷ３の詳細については、後述する。
【００３２】
プログラマブルロジックエレメントＰＬＥは、図２（Ａ）に示す演算処理回路を有する。演算処理回路１５０は、入力端子Ｉｎ［１］乃至入力端子Ｉｎ［ｓ］（ここでのｓは１以上の整数である。）と、出力端子ＯＵＴと、乗算回路ＭＬＴ［１］乃至乗算回路ＭＬＴ［ｓ］と、加算回路ＡＤと、活性化関数回路ＦＣと、保持回路ＫＣと、コンフィギュレーションメモリＣＭＷ［１］乃至コンフィギュレーションメモリＣＭＷ［ｓ］と、コンフィギュレーションメモリＣＭＦと、を有する。なお、コンフィギュレーションメモリＣＭＷ［１］乃至コンフィギュレーションメモリＣＭＷ［ｓ］は一つのコンフィギュレーションメモリとしてもよい。また、コンフィギュレーションメモリＣＭＷ［１］乃至コンフィギュレーションメモリＣＭＷ［ｓ］と、コンフィギュレーションメモリＣＭＦと、は一つのコンフィギュレーションメモリとしてもよい。
【００３３】
入力端子Ｉｎ［ｈ］（ここでのｈは１以上ｓ以下の整数である。）は、乗算回路ＭＬＴ［ｈ］の入力端子と電気的に接続され、乗算回路ＭＬＴ［ｈ］の出力端子は、加算回路ＡＤの入力端子と電気的に接続されている。加算回路ＡＤの出力端子は、活性化関数回路ＦＣの入力端子と電気的に接続されている。活性化関数回路ＦＣの出力端子は、保持回路ＫＣの端子ＴＡ１と電気的に接続されている。保持回路ＫＣの端子ＴＡ２は、出力端子ＯＵＴと電気的に接続されている。
【００３４】
乗算回路ＭＬＴ［ｈ］は、コンフィギュレーションメモリＣＭＷ［ｈ］に保持されているデータ（以後、重み係数と呼称する。）を乗数とし、入力端子Ｉｎ［ｈ］に入力された入力信号を被乗数とする乗算を行う回路である。加算回路ＡＤは、乗算回路ＭＬＴ［１］乃至乗算回路ＭＬＴ［ｓ］から出力されるそれぞれの乗算結果の和を計算する回路である。つまり、乗算回路ＭＬＴ［１］乃至乗算回路ＭＬＴ［ｓ］、及び加算回路ＡＤによって、積和演算回路が構成されている。
【００３５】
活性化関数回路ＦＣは、入力端子に入力された信号、つまり積和演算結果に対して、コンフィギュレーションメモリＣＭＦに保持されているデータにより定義された関数系に従った演算を行う回路である。当該関数系としては、例えば、シグモイド関数、ｔａｎｈ関数、ｓｏｆｔｍａｘ関数、ＲｅＬＵ関数、しきい値関数などを用いることができる。
【００３６】
保持回路ＫＣは、活性化関数回路ＦＣから出力された演算結果を端子ＴＡ１から取得し、当該演算結果を一時的に保持する機能と、一時的に保持した演算結果を端子ＴＡ２に出力する機能とを有する。加えて、保持回路ＫＣは、端子ＣＫＴに入力されるクロック信号ＣＬＫに応じて、上述した２つの機能を切り替えることができる。
【００３７】
例えば、クロック信号ＣＬＫが高レベル電位であるとき、保持回路ＫＣは、端子ＴＡ１から入力された電位を保持することができ、クロック信号ＣＬＫが低レベル電位であるとき、保持回路ＫＣは、端子ＴＡ２から出力端子ＯＵＴに、該電位を出力することができる。
【００３８】
演算処理回路１５０はデジタルデータを扱う回路である場合、保持回路ＫＣは、例えば、フリップフロップ回路を適用することができる。
【００３９】
また、演算処理回路１５０はアナログデータを扱う回路である場合、一例として、図２（Ｂ）に示す保持回路ＫＣを適用することができる。図２（Ｂ）に示す保持回路ＫＣは、サンプルホールド回路であり、トランジスタＴｒＡと、トランジスタＴｒＢと、容量素子Ｃと、アンプＡＭＰと、ＮＯＴ回路ＮＬと、を有する。
【００４０】
トランジスタＴｒＡの第１端子は、端子ＴＡ１と電気的に接続され、トランジスタＴｒＡの第２端子は、容量素子Ｃの第１端子と電気的に接続され、トランジスタＴｒＡのゲートは、端子ＣＫＴと電気的に接続されている。アンプＡＭＰの入力端子は、トランジスタＴｒＡの第２端子と電気的に接続され、アンプＡＭＰの出力端子は、トランジスタＴｒＢの第１端子と電気的に接続されている。トランジスタＴｒＢの第２端子は、端子ＴＡ２と電気的に接続されている。ＮＯＴ回路ＮＬの入力端子は、端子ＣＫＴと電気的に接続され、ＮＯＴ回路ＮＬの出力端子は、トランジスタＴｒＢのゲートと電気的に接続されている。容量素子Ｃの第２端子は、配線ＧＮＤＬと電気的に接続されている。なお、トランジスタＴｒＡの第２端子と、アンプＡＭＰの入力端子と、容量素子Ｃの第１端子の接続点を、ノードＮとする。
【００４１】
アンプＡＭＰは、入力端子に入力された信号を１倍に増幅して、出力端子に増幅した信号を出力する機能を有する。
【００４２】
配線ＧＮＤＬは、基準電位を与える配線である。
【００４３】
端子ＣＫＴに入力されるクロック信号ＣＬＫが高レベル電位であるとき、トランジスタＴｒＡは導通状態となり、トランジスタＴｒＢは非導通状態となる。このとき、端子ＴＡ１から入力された信号は、トランジスタＴｒＡを介して、アンプＡＭＰに入力される。このため、アンプＡＭＰは該信号を増幅して、アンプＡＭＰの出力端子から増幅した信号を出力する。なお、トランジスタＴｒＢは非導通状態であるため、増幅した信号は、端子ＴＡ２から出力されない。
【００４４】
また、ノードＮの電位は、容量素子Ｃによって、保持される。このとき、ノードＮの電位は、端子ＴＡ１から入力された信号の電位となる。
【００４５】
端子ＣＫＴに入力されるクロック信号ＣＬＫが低レベル電位であるとき、トランジスタＴｒＡは非導通状態となり、トランジスタＴｒＢは導通状態となる。ノードＮの電位は、トランジスタＴｒＡが非導通状態となっているので、該電位の変化はない。アンプＡＭＰは、ノードＮの電位をトランジスタＴｒＢの第１端子に出力をする。トランジスタＴｒＢは導通状態となっているため、ノードＮの電位、つまりクロック信号ＣＬＫが高レベル電位のときに端子ＴＡ１から入力された信号の電位が、端子ＴＡ２から出力される。
【００４６】
トランジスタＴｒＡ、及び／又はトランジスタＴｒＢは、実施の形態４で説明するＯＳトランジスタであることが好ましい。特に、該ＯＳトランジスタは、チャネル形成領域にインジウム、元素Ｍ（元素Ｍは、アルミニウム、ガリウム、イットリウム、又はスズ）、亜鉛の少なくとも一を有する酸化物を用いることが好ましい。このようなＯＳトランジスタをトランジスタＴｒＡ、及び／又はトランジスタＴｒＢに適用することで、トランジスタのオフ電流を非常に低くすることができる。このため、トランジスタのオフ電流による電荷のリークの影響を低くすることができる。
【００４７】
なお、本発明の一態様の半導体装置が有する演算処理回路１５０の保持回路ＫＣは、上述の構成に限定されない。場合によって、又は、状況に応じて、保持回路ＫＣの構成を適宜変更することができる。
【００４８】
なお、演算処理回路１５０が有するコンフィギュレーションメモリＣＭＷ［１］乃至ＣＭＷ［ｓ］及びコンフィギュレーションメモリＣＭＦと、後述するプログラマブルスイッチＰＳＷ１乃至プログラマブルスイッチＰＳＷ３の状態を設定するコンフィギュレーションメモリＣＭＳと、はそれぞれ異なる駆動回路によって、データの書き込みを行う構成としてもよい。つまり、プログラマブルスイッチＰＳＷ１乃至プログラマブルスイッチＰＳＷ３のコンフィギュレーションメモリＣＭＳのデータを更新せずに、演算処理回路１５０のコンフィギュレーションメモリＣＭＷ［１］乃至ＣＭＷ［ｓ］及びコンフィギュレーションメモリＣＭＦのデータの更新を繰り返し行うことができる。これにより、人工ニューラルネットワークにおいて、効率的な学習が可能となる。
【００４９】
更に、コンフィギュレーションメモリを複数セット有するマルチコンテキスト方式として、各コンテキストにおけるコンフィギュレーションデータに人工ニューラルネットワークの各層の積和演算の重み係数が対応する場合、コンテキストの切り替えを行うことによって、少ない回路資源で各層の積和演算を順次実行することができる。
【００５０】
なお、上述では、１つのプログラマブルロジックエレメントが単独の演算処理回路１５０を有する構成として説明をしたが、複数のプログラマブルロジックエレメント及び当該プログラマブルロジックエレメント間を接続するプログラマブルスイッチによって、１つの積和演算回路を構成することも可能である。
【００５１】
次に、プログラマブルスイッチＰＳＷ１乃至プログラマブルスイッチＰＳＷ３の構成について説明する。図３（Ａ）は、半導体装置１００において、配線Ｌ［１］乃至配線Ｌ［ｌ］と、配線Ｐ［１］乃至配線Ｐ［ｍ］と、配線Ｑ［ｊ］と、プログラマブルスイッチＰＳＷ１と、プログラマブルスイッチＰＳＷ２と、プログラマブルロジックエレメントＰＬＥ［ｊ］と、の接続例について示し、図３（Ｂ）は、スイッチ回路ＳＷＣの構成例を示している。
【００５２】
なお、図３（Ａ）において、配線Ｑ［ｊ］は、配線ｑ［１］乃至配線ｑ［ｓ］から構成されている。さらに、図３（Ａ）において、プログラマブルロジックエレメントＰＬＥ［ｊ］の第１端子は、図２（Ａ）で説明した演算処理回路１５０の端子Ｉｎ［１］乃至端子Ｉｎ［ｓ］としている。つまり、図３（Ａ）において、配線ｑ［ｈ］は、端子Ｉｎ［ｈ］と電気的に接続されている。
【００５３】
また、図３（Ａ）では、配線ｑ［１］乃至配線ｑ［ｓ］は、プログラマブルスイッチＰＳＷ１を介して、配線”０”と電気的に接続されている。配線”０”は、０の値の信号（信号の電位が基準電位）を供給する配線である。
【００５４】
図３（Ａ）に示す構成例において、プログラマブルスイッチＰＳＷ１及びプログラマブルスイッチＰＳＷ２はスイッチ回路ＳＷＣを有する。スイッチ回路ＳＷＣの構成例を図３（Ｂ）に示す。スイッチＳＷの第１端子は、配線ｑ［ｈ］と電気的に接続され、スイッチＳＷの第２端子は、配線Ｘと電気的に接続されている。なお、配線Ｘは、配線”０”、配線Ｌ［１］乃至配線Ｌ［ｌ］、配線Ｐ［１］乃至配線Ｐ［ｍ］のいずれか一の配線である。スイッチＳＷは、コンフィギュレーションメモリＣＭＳが保持するデータによって、導通状態、非導通状態を決定する。
【００５５】
つまり、図３（Ａ）に記載するプログラマブルスイッチＰＳＷ１、及びプログラマブルスイッチＰＳＷ２のそれぞれは、コンフィギュレーションメモリＣＭＳのデータによって、導通状態、非導通状態となる。つまり、コンフィギュレーションメモリＣＭＳのデータによって、配線”０”、配線Ｌ［１］乃至配線Ｌ［ｌ］、配線Ｐ［１］乃至配線Ｐ［ｍ］のそれぞれと、端子Ｉｎ［１］乃至端子Ｉｎ［ｓ］のそれぞれと、の接続の有無を制御することができる。
【００５６】
特に、端子Ｉｎ［１］乃至端子Ｉｎ［ｓ］の一部に信号の入力を行わない場合、その一部の端子と、配線”０”とを接続するスイッチ回路ＳＷＣを導通状態とする。このとき、該一部の端子に対応する乗算回路は、パワーゲーティングにより消費電力を低減することができる。
【００５７】
図３（Ｂ）に示すスイッチＳＷとしては、例えば、トランジスタ、ダイオード、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチなどを適用することができる。また、スイッチＳＷはトランジスタを組み合わせた論理回路でもよい。また、スイッチＳＷを１個のトランジスタとする場合、オフ電流が非常に低い特性を有するＯＳトランジスタを用いるのが好ましい。
【００５８】
図３（Ｃ）は、半導体装置１００において、配線Ｒ［ｋ］と、プログラマブルスイッチＰＳＷ３と、プログラマブルロジックエレメントＰＬＥ［ｊ］と、出力端子ＰＤＲ［１］乃至出力端子ＰＤＲ［ｎ］の接続例について示している。
【００５９】
なお、図３（Ｃ）において、配線Ｒ［ｋ］は、配線ｒ［１］乃至配線ｒ［ｔ］（ここでのｔは１以上の整数である。）から構成されている。さらに、図３（Ｃ）において、プログラマブルロジックエレメントＰＬＥ［ｊ］の第２端子を、端子Ｏ［１］乃至端子Ｏ［ｔ］と図示している。つまり、図３（Ｃ）において、配線ｒ［ｕ］は、端子Ｏ［ｕ］（ここでのｕは１以上ｔ以下の整数である。）と電気的に接続されている。なお、図３（Ｃ）では、第２端子を複数図示しているが、１つの端子としてもよい。これにより、配線ｒ［１］乃至配線ｒ［ｔ］を１本の配線とすることができる。
【００６０】
図３（Ｃ）に示す構成例において、プログラマブルスイッチＰＳＷ３はスイッチ回路ＳＷＣを有する。つまり、プログラマブルスイッチＰＳＷ１及びプログラマブルスイッチＰＳＷ２と同様に、コンフィギュレーションメモリＣＭＳが保持するデータによって、スイッチ回路ＳＷＣの有するスイッチＳＷの導通状態、非導通状態を決定することができる。このため、コンフィギュレーションメモリＣＭＳのデータによって、端子Ｏ［１］乃至端子Ｏ［ｔ］のそれぞれと、出力端子ＰＤＲ［１］乃至出力端子ＰＤＲ［ｎ］のそれぞれと、の接続の有無を制御することができる。
【００６１】
ところで、上述したコンフィギュレーションメモリＣＭＳ、コンフィギュレーションメモリＣＭＷ［１］乃至コンフィギュレーションメモリＣＭＷ［ｓ］、コンフィギュレーションメモリＣＭＦは、例えば、ＳＲＡＭ、ＭＲＡＭなどを適用することができる。また、例えば、ＯＳトランジスタを用いた記憶装置（本明細書では、ＯＳメモリと呼称する。）を適用することができる。特に、上述したコンフィギュレーションメモリとして、ＯＳメモリを適用することによって、少ない素子数で低消費電力の人工ニューラルネットワークを構成することができる。
【００６２】
上述した乗算回路ＭＬＴ［１］乃至乗算回路ＭＬＴ［ｓ］、及び加算回路ＡＤをアナログ積和演算回路とすることで、積和演算回路を構成するトランジスタ数を低減することができる。なお、アナログ積和演算回路については、実施の形態２で説明する。
【００６３】
＜動作方法例＞
次に、半導体装置１００の動作方法の一例について、図４乃至図６を用いて説明する。
【００６４】
なお、本動作方法例において、半導体装置１００は、コンテキスト数をＮとする。つまり、半導体装置１００が有する複数のコンフィギュレーションメモリＣＭＳ、コンフィギュレーションメモリＣＭＷ［１］乃至コンフィギュレーションメモリＣＭＷ［ｓ］、及びコンフィギュレーションメモリＣＭＦは、それぞれＮセットのコンフィギュレーションデータを有するものとする。
【００６５】
また、本動作方法例で扱う人工ニューラルネットワークは、入力層、第１中間層乃至第Ｎ−１中間層からなる階層型の人工ニューラルネットワークとする。特に、第Ｎ−１中間層は、階層型の人工ニューラルネットワークにおける出力層とする。なお、階層型の人工ニューラルネットワークについては、実施の形態２で説明する。
【００６６】
また、図４乃至図６において、導通状態となっているスイッチ回路ＳＷＣは、黒丸で図示し、非導通状態となっているスイッチ回路ＳＷＣは、白丸で図示している。
【００６７】
また、配線Ｑ［１］乃至配線Ｑ［ｍ］、配線Ｒ［１］乃至配線Ｒ［ｍ］、及びプログラマブルスイッチＰＳＷ１乃至プログラマブルスイッチＰＳＷ３の構成は、図３（Ａ）（Ｂ）（Ｃ）のそれぞれの説明を参酌する。
【００６８】
初めに、コンテキスト１が選択される。コンテキスト１とは、入力層と第１中間層との間のネットワークに対応するコンフィギュレーションである。コンテキスト１における、半導体装置１００を図４に示す。
【００６９】
このとき、プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｍ］と、配線Ｌ［１］乃至配線Ｌ［ｌ］と、の間が電気的に接続されるように、プログラマブルスイッチＰＳＷ１乃至プログラマブルスイッチＰＳＷ３にコンフィギュレーションデータが設定される。また、プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｌ］のそれぞれにおいて、入力層のニューロンの出力信号に対する第１中間層の各ニューロンの重み係数が設定されるように、プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｌ］にコンフィギュレーションデータが設定される。
【００７０】
入力層から第１中間層へ入力される信号は、入力端子ＰＤＬ［１］乃至入力端子ＰＤＬ［ｌ］から入力される信号に相当する。入力端子ＰＤＬ［ｉ］から入力された信号は、配線Ｌ［ｉ］を介して、配線Ｑ［１］乃至配線Ｑ［ｍ］のそれぞれに送信される。そして、配線Ｑ［ｊ］に送られた該信号は、プログラマブルロジックエレメントＰＬＥ［ｊ］の第１端子に入力される。
【００７１】
プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｍ］の第１端子に入力された複数の信号は、各プログラマブルロジックエレメントが有する積和演算回路及び活性化関数回路によって、演算処理が行われる。具体的には、複数の信号と、それぞれの信号に対応する重み係数との積和演算と、当該積和演算結果を入力情報とする活性化関数演算と、が行われる。なお、重み係数、及び活性化関数は、上述したとおり、コンテキスト１のコンフィギュレーションに基づく。
【００７２】
当該活性化関数演算の出力結果は、図２に示す保持回路ＫＣによって保持される。なお、保持回路ＫＣへのデータ保持は、クロック信号ＣＬＫの電位が低レベル電位から高レベル電位になったときに行われるものとする。また、保持回路ＫＣに保持しているデータの出力は、クロック信号ＣＬＫの電位が高レベル電位から低レベル電位になったときに行われるものとする。
【００７３】
次に、コンテキスト２が選択される。コンテキスト２とは、第１中間層と第２中間層との間のネットワークに対応するコンフィギュレーションである。コンテキスト２における、半導体装置１００を図５に示す。
【００７４】
このとき、プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｍ］と、配線Ｐ［１］乃至配線Ｐ［ｌ］と、の間が電気的に接続されるように、プログラマブルスイッチＰＳＷ１乃至プログラマブルスイッチＰＳＷ３にコンフィギュレーションデータが設定される。また、プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｌ］のそれぞれにおいて、第１中間層のニューロンの出力信号に対する第２中間層の各ニューロンの重み係数が設定されるように、プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｌ］にコンフィギュレーションデータが設定される。
【００７５】
当該コンフィギュレーションにおいて、プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｍ］の第２端子から出力されるデータは、先に説明した保持回路ＫＣに格納されているデータ、すなわち、コンテキスト１における、活性化関数演算の結果となる。該結果は、保持回路ＫＣにおいて、クロック信号ＣＬＫが高レベル電位から低レベル電位になったときに、プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｍ］の第２端子から出力される。プログラマブルロジックエレメントＰＬＥ［ｊ］の第２端子から出力された該結果は、配線Ｐ［ｊ］を介して、配線Ｑ［１］乃至配線Ｑ［ｍ］のそれぞれに送信される。そして、配線Ｑ［ｊ］に送られた該信号は、プログラマブルロジックエレメントＰＬＥ［ｊ］の第１端子に入力される。
【００７６】
つまり、第１中間層から第２中間層へ入力される信号は、プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｍ］の第２端子から出力される信号に相当する。
【００７７】
プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｍ］の第１端子に入力された複数の信号は、各プログラマブルロジックエレメントが有する積和演算回路及び活性化関数回路によって、演算処理が行われる。具体的には、複数の信号と、それぞれの信号に対応する重み係数との積和演算と、当該積和演算結果を入力情報とする活性化関数演算と、が行われる。なお、重み係数、及び活性化関数は、上述したとおり、コンテキスト２のコンフィギュレーションに基づく。
【００７８】
当該活性化関数演算の出力結果は、コンテキスト１の動作と同様に、図２に示す保持回路ＫＣによって保持される。
【００７９】
以降の半導体装置１００の動作は、コンテキスト２と同様に行われる。例えば、コンテキストｇ（ｇは３以上Ｎ−１以下の整数）が選択された場合を考える。コンテキストｇは、第ｇ−１中間層と第ｇ中間層との間のネットワークに対応するコンフィギュレーションとする。なお、コンテキストｇにおける半導体装置１００の接続の状態は、図５の内容を参酌する。
【００８０】
このとき、プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｍ］と、配線Ｐ［１］乃至配線Ｐ［ｌ］と、の間が電気的に接続されるように、プログラマブルスイッチＰＳＷ１乃至プログラマブルスイッチＰＳＷ３にコンフィギュレーションデータが設定される。また、プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｌ］のそれぞれにおいて、第ｇ−１中間層のニューロンの出力信号に対する第ｇ中間層の各ニューロンの重み係数が設定されるように、プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｌ］にコンフィギュレーションデータが設定される。
【００８１】
当該コンフィギュレーションにおいて、プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｍ］の第２端子から出力されるデータは、先に説明した保持回路ＫＣに格納されているデータ、すなわち、コンテキストｇ−１における、活性化関数演算の結果となる。該結果は、保持回路ＫＣにおいて、クロック信号ＣＬＫが高レベル電位から低レベル電位になったときに、プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｍ］の第２端子から出力される。プログラマブルロジックエレメントＰＬＥ［ｊ］の第２端子から出力された該結果は、配線Ｐ［ｊ］を介して、配線Ｑ［１］乃至配線Ｑ［ｍ］のそれぞれに送信される。そして、配線Ｑ［ｊ］に送られた該信号は、プログラマブルロジックエレメントＰＬＥ［ｊ］の第１端子に入力される。
【００８２】
つまり、第ｇ−１中間層から第ｇ中間層へ入力される信号は、プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｍ］の第２端子から出力される信号に相当する。
【００８３】
プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｍ］の第１端子に入力された複数の信号は、各プログラマブルロジックエレメントが有する積和演算回路及び活性化関数回路によって、演算処理が行われる。具体的には、複数の信号と、それぞれの信号に対応する重み係数との積和演算と、当該積和演算結果を入力情報とする活性化関数演算と、が行われる。なお、重み係数、及び活性化関数は、上述したとおり、コンテキストｇのコンフィギュレーションに基づく。
【００８４】
当該活性化関数演算の出力結果は、コンテキスト１、コンテキスト２の動作と同様に、図２に示す保持回路ＫＣによって保持される。
【００８５】
最後に、コンテキストＮが選択される。コンテキストＮとは、第Ｎ−１中間層（出力層）と、出力端子ＰＤＲ［１］乃至出力端子ＰＤＲ［ｎ］との間の接続に対応するコンフィギュレーションである。コンテキストＮにおける半導体装置１００を図６に示す。
【００８６】
このとき、プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｍ］と、配線Ｒ［１］乃至配線Ｒ［ｍ］と、の間が電気的に接続されるように、プログラマブルスイッチＰＳＷ１乃至プログラマブルスイッチＰＳＷ３にコンフィギュレーションデータが設定される。
【００８７】
当該コンフィギュレーションにおいて、プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｍ］の第２端子から出力されるデータは、先に説明した保持回路ＫＣに格納されているデータ、すなわち、コンテキストＮ−１における、活性化関数演算の結果となる。該結果は、保持回路ＫＣにおいて、クロック信号ＣＬＫが高レベル電位から低レベル電位になったときに、プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｍ］の第２端子から出力される。プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｍ］のそれぞれの第２端子から出力された該結果は、配線Ｒ［１］乃至配線Ｒ［ｍ］のそれぞれを介して、出力端子ＰＤＲ［１］乃至出力端子ＰＤＲ［ｎ］のそれぞれに送信される。但し、出力端子ＰＤＲ［ｎ］は、出力端子ＰＤＲ［ｍ］としている。
【００８８】
つまり、第Ｎ−１中間層（出力層）から出力される階層型の人工ニューラルネットワークの出力結果は、プログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｍ］の第２端子から出力される信号に相当する。
【００８９】
なお、入力層、第１中間層乃至第Ｎ−１中間層、のそれぞれの層において、各層のニューロンとして使用されないプログラマブルロジックエレメントは、上述したパワーゲーティングを行うことによって、消費電力を低減することができる。
【００９０】
また、図２の演算処理回路１５０では、学習によって重み係数を更新することが可能である。この場合、所望の人工ニューラルネットワーク構成となる各コンテキストに対応したコンフィギュレーションデータを生成し、対応するコンテキストの重み係数のコンフィギュレーションデータのみを繰り返し変更する構成が有効である。なお、重み係数の更新は、対応する演算処理を実行する専用の回路を実装することによって可能である。
【００９１】
また、図２の演算処理回路１５０において、サーバで対応する演算処理を実行する構成が可能である。例えば、人工ニューラルネットワークの階層構成の検討及び学習は、サーバで行い、学習によって得られた、最適化された階層構造及び重み係数に対応する各コンテキストのコンフィギュレーションデータを生成し、当該コンフィギュレーションデータをサーバ以外の電子機器が有する演算処理回路１５０に送信して、当該電子機器において、図２の演算処理回路１５０を各コンテキストに切り替えながら、推論（認知）を実行するニューラルネットワークとする構成が可能である。
【００９２】
上述した半導体装置を構成することによって、学習及び推論に利用することができる人工ニューラルネットワークの処理演算回路を実現することができる。また、素子数の削減、配線数の削減によって回路面積が低減されたマルチコンテキスト方式のプログラマブルなニューラルネットワークを提供することができる。
【００９３】
また、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【００９４】
（実施の形態２）
本実施の形態では、階層型の人工ニューラルネットワークと、実施の形態１で説明した積和演算回路の構成例について説明する。
【００９５】
＜階層型の人工ニューラルネットワーク＞
本発明の一態様の半導体装置に利用できる人工ニューラルネットワークの種類の一として、階層型の人工ニューラルネットワークについて説明する。
【００９６】
図７は、階層型の人工ニューラルネットワークの一例を示した図である。第（ｋ−１）層（ｋは２以上の整数である。）は、ニューロンをＰ個（Ｐは１以上の整数である。）有し、第ｋ層は、ニューロンをＱ個（Ｑは１以上の整数である。）有し、第（ｋ＋１）層は、ニューロンをＲ個（Ｒは１以上の整数である。）有する。
【００９７】
第（ｋ−１）層の第ｐニューロン（ｐは１以上Ｐ以下の整数である。）の出力信号ｚｐ（ｋ−１）と重み係数ｗｑｐ（ｋ）と、の積が第ｋ層の第ｑニューロン（ｑは１以上Ｑ以下の整数である。）に入力されるものとし、第ｋ層の第ｑニューロンの出力信号ｚｑ（ｋ）と重み係数ｗｒｑ（ｋ＋１）と、の積が第（ｋ＋１）層の第ｒニューロン（ｒは１以上Ｒ以下の整数である。）に入力されるものとし、第（ｋ＋１）層の第ｒニューロンの出力信号をｚｒ（ｋ＋１）とする。
【００９８】
このとき、第ｋ層の第ｑニューロンへ入力される信号の総和は、次の式で表される。
【００９９】
【数１】
2018110386.tif 000003
【０１００】
また、第ｋ層の第ｑニューロンからの出力信号ｚｑ（ｋ）を次の式で定義する。
【０１０１】
【数２】
2018110386.tif 000004
【０１０２】
関数ｆ（ｕｑ（ｋ））は、活性化関数であり、ステップ関数、線形ランプ関数、又はシグモイド関数などを用いることができる。なお、式（Ｄ１）の積和演算は、後述する積和演算回路７００によって実現できる。なお、式（Ｄ２）の演算は、例えば、図１０（Ａ）に示す回路１６１によって実現できる。
【０１０３】
なお、活性化関数は、全てのニューロンにおいて同一でもよいし、又は異なっていてもよい。加えて、活性化関数は、層毎において、同一でもよいし、異なっていてもよい。
【０１０４】
ここで、図８に示す、全Ｌ層（ここでのＬは３以上の整数とする。）からなる階層型の人工ニューラルネットワークを考える（つまり、ここでのｋは２以上（Ｌ−１）以下の整数とする。）。第１層は、階層型の人工ニューラルネットワークの入力層となり、第Ｌ層は、階層型の人工ニューラルネットワークの出力層となり、第２層乃至第（Ｌ−１）層は、階層型の人工ニューラルネットワークの隠れ層となる。
【０１０５】
第１層（入力層）は、ニューロンをＰ個有し、第ｋ層（隠れ層）は、ニューロンをＱ［ｋ］個（Ｑ［ｋ］は１以上の整数である。）有し、第Ｌ層（出力層）は、ニューロンをＲ個有する。
【０１０６】
第１層の第ｓ［１］ニューロン（ｓ［１］は１以上Ｐ以下の整数である。）の出力信号をｚｓ［１］（１）とし、第ｋ層の第ｓ［ｋ］ニューロン（ｓ［ｋ］は１以上Ｑ［ｋ］以下の整数である。）の出力信号をｚｓ［ｋ］（ｋ）とし、第Ｌ層の第ｓ［Ｌ］ニューロン（ｓ［Ｌ］は１以上Ｒ以下の整数である。）の出力信号をｚｓ［Ｌ］（Ｌ）とする。
【０１０７】
また、第（ｋ−１）層の第ｓ［ｋ−１］ニューロン（ｓ［ｋ−１］は１以上Ｑ［ｋ−１］以下の整数である。）の出力信号ｚｓ［ｋ−１］（ｋ−１）と重み係数ｗｓ［ｋ］ｓ［ｋ−１］（ｋ）と、の積ｕｓ［ｋ］（ｋ）が第ｋ層の第ｓ［ｋ］ニューロンに入力されるものとし、第（Ｌ−１）層の第ｓ［Ｌ−１］ニューロン（ｓ［Ｌ−１］は１以上Ｑ［Ｌ−１］以下の整数である。）の出力信号ｚｓ［Ｌ−１］（Ｌ−１）と重み係数ｗｓ［Ｌ］ｓ［Ｌ−１］（Ｌ）と、の積ｕｓ［Ｌ］（Ｌ）が第Ｌ層の第ｓ［Ｌ］ニューロンに入力されるものとする。
【０１０８】
次に、教師付き学習について説明する。教師付き学習とは、上述の階層型の人工ニューラルネットワークの機能において、出力した結果と、所望の結果（教師データ、又は教師信号という場合がある。）と異なったときに、階層型の人工ニューラルネットワークの全ての重み係数を、出力した結果と所望の結果とに基づいて、更新する動作をいう。
【０１０９】
教師付き学習の具体例として、誤差逆伝播方式による学習方法について説明する。図９は、誤差逆伝播方式による学習方法を説明する図である。誤差逆伝播方式は、階層型の人工ニューラルネットワークの出力と教師データとの誤差が小さくなるに、重み係数を変更する方式である。
【０１１０】
例えば、第１層の第ｓ［１］ニューロンに入力データを入力し、第Ｌ層の第ｓ［Ｌ］ニューロンから出力データｚｓ［Ｌ］（Ｌ）を出力されたとする。ここで、出力データｚｓ［Ｌ］（Ｌ）に対する教師信号をｔｓ［Ｌ］（Ｌ）としたとき、誤差エネルギーＥは、出力データｚｓ［Ｌ］（Ｌ）及び教師信号ｔｓ［Ｌ］（Ｌ）によって表すことができる。
【０１１１】
誤差エネルギーＥに対して、第ｋ層の第ｓ［ｋ］ニューロンの重み係数ｗｓ［ｋ］ｓ［ｋ−１］（ｋ）の更新量を∂Ｅ／∂ｗｓ［ｋ］ｓ［ｋ−１］（ｋ）とすることで、新たに重み係数を変更することができる。ここで、第ｋ層の第ｓ［ｋ］ニューロンの出力値ｚｓ［ｋ］（ｋ）の誤差δｓ［ｋ］（ｋ）を∂Ｅ／∂ｕｓ［ｋ］（ｋ）と定義すると、δｓ［ｋ］（ｋ）及び∂Ｅ／∂ｗｓ［ｋ］ｓ［ｋ−１］（ｋ）は、それぞれ次の式で表すことができる。
【０１１２】
【数３】
2018110386.tif 000005
【０１１３】
【数４】
2018110386.tif 000006
【０１１４】
ｆ’（ｕｓ［ｋ］（ｋ））は、活性化関数の導関数である。なお、式（Ｄ３）の演算は、例えば、図１０（Ｂ）に示す回路１６３によって実現できる。また、式（Ｄ４）の演算は、例えば、図１０（Ｃ）に示す回路１６４によって実現できる。出力関数の導関数は、例えば、オペアンプの出力端子に所望の導関数に対応した演算回路を接続することによって実現できる。
【０１１５】
また、例えば、式（Ｄ３）のΣδｓ［ｋ＋１］（ｋ＋１）・ｗｓ［ｋ＋１］・ｓ［ｋ］（ｋ＋１）の部分の演算は、後述する積和演算回路７００によって実現できる。
【０１１６】
ここで、第（ｋ＋１）層が出力層のとき、すなわち、第（ｋ＋１）層が第Ｌ層であるとき、δｓ［Ｌ］（Ｌ）及び∂Ｅ／∂ｗｓ［Ｌ］ｓ［Ｌ−１］（Ｌ）は、それぞれ次の式で表すことができる。
【０１１７】
【数５】
2018110386.tif 000007
【０１１８】
【数６】
2018110386.tif 000008
【０１１９】
式（Ｄ５）の演算は、図１０（Ｄ）に示す回路１６５によって実現できる。また、式（Ｄ６）の演算は、図１０（Ｃ）に示す回路１６４によって実現できる。
【０１２０】
つまり、式（Ｄ１）乃至式（Ｄ６）により、全てのニューロン回路の誤差δｓ［ｋ］（ｋ）及びδｓ［Ｌ］（Ｌ）を求めることができる。なお、重み係数の更新量は、誤差δｓ［ｋ］（ｋ）、δｓ［Ｌ］（Ｌ）及び所望のパラメータなどに基づいて、設定される。
【０１２１】
以上のように、図１０（Ａ）乃至図１０（Ｄ）に示す回路、及び後述する積和演算回路７００を用いることによって、教師付き学習を適用した階層型の人工ニューラルネットワークの計算を行うことができる。
【０１２２】
＜積和演算回路の構成例＞
次に、上述した階層型の人工ニューラルネットワークを実現するための積和演算回路の構成例について、説明する。
【０１２３】
図１１に本発明の一態様に係る半導体装置の一例を示す。図１１は、積和演算回路のブロック図を示しており、積和演算回路７００は、オフセット回路７１０と、メモリセルアレイ７２０と、を有する。
【０１２４】
オフセット回路７１０は、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］（ｎは１以上の整数である。）と、参照列出力回路Ｃｒｅｆと、を有する。
【０１２５】
メモリセルアレイ７２０は、列方向にｍ個（ここでのｍは１以上の整数である。）、行方向にｎ個、合計ｍ×ｎ個のメモリセルＡＭと、列方向にｍ個のメモリセルＡＭｒｅｆと、を有する。メモリセルＡＭと、メモリセルＡＭｒｅｆと、は、メモリセルアレイ７２０において、ｍ×（ｎ＋１）のマトリクス状に設けられている。特に、図１１のメモリセルアレイ７２０では、ｉ行目ｊ列目に位置するメモリセルＡＭを、メモリセルＡＭ［ｉ，ｊ］（ここでのｉは１以上ｍ以下の整数であり、ｊは１以上ｎ以下の整数である。）と表記し、ｉ行目に位置するメモリセルＡＭｒｅｆを、メモリセルＡＭｒｅｆ［ｉ］と表記する。
【０１２６】
なお、メモリセルＡＭは、第１アナログデータに応じた電位を保持し、メモリセルＡＭｒｅｆは、所定の電位を保持する。なお、この所定の電位は、積和演算処理に必要な電位であり、本明細書では、この電位に対応するデータを参照アナログデータという場合がある。
【０１２７】
メモリセルアレイ７２０は、出力端子ＳＰＴ［１］乃至出力端子ＳＰＴ［ｎ］を有する。
【０１２８】
列出力回路ＯＵＴ［ｊ］は、出力端子ＯＴ［ｊ］を有し、参照列出力回路Ｃｒｅｆは、出力端子ＯＴｒｅｆを有する。
【０１２９】
配線ＯＲＰは、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］に電気的に接続され、配線ＯＳＰは、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］に電気的に接続されている。配線ＯＲＰ及び配線ＯＳＰは、オフセット回路７１０に制御信号を供給するための配線である。
【０１３０】
メモリセルアレイ７２０の出力端子ＳＰＴ［ｊ］は、配線Ｂ［ｊ］と電気的に接続されている。
【０１３１】
列出力回路ＯＵＴ［ｊ］の出力端子ＯＴ［ｊ］は、配線Ｂ［ｊ］と電気的に接続されている。
【０１３２】
参照列出力回路Ｃｒｅｆの出力端子ＯＴｒｅｆは、配線Ｂｒｅｆと電気的に接続されている。
【０１３３】
メモリセルＡＭ［ｉ，ｊ］は、配線ＲＷ［ｉ］と、配線ＷＷ［ｉ］と、配線ＷＤ［ｊ］と、配線Ｂ［ｊ］と、配線ＶＲと、に電気的に接続されている。
【０１３４】
メモリセルＡＭｒｅｆ［ｉ］は、配線ＲＷ［ｉ］と、配線ＷＷ［ｉ］と、配線ＷＤｒｅｆと、配線Ｂｒｅｆと、配線ＶＲと、に電気的に接続されている。
【０１３５】
配線ＷＷ［ｉ］は、メモリセルＡＭ［ｉ，１］乃至メモリセルＡＭ［ｉ，ｎ］、及びメモリセルＡＭｒｅｆ［ｉ］に選択信号を供給するための配線として機能し、配線ＲＷ［ｉ］は、メモリセルＡＭ［ｉ，１］乃至メモリセルＡＭ［ｉ，ｎ］、及びメモリセルＡＭｒｅｆ［ｉ］に基準電位、又は第２アナログデータに応じた電位のどちらかを与える配線として機能する。配線ＷＤ［ｊ］は、ｊ列目のメモリセルＡＭに書き込むデータを供給する配線として機能し、配線ＶＲは、メモリセルＡＭ又はメモリセルＡＭｒｅｆからデータを読み出す際に、メモリセルＡＭ又はメモリセルＡＭｒｅｆに所定の電位を与えるための配線として機能する。
【０１３６】
配線Ｂ［ｊ］は、列出力回路ＯＵＴ［ｊ］からメモリセルアレイ７２０のｊ列目に有するメモリセルＡＭに信号を供給する配線として機能する。
【０１３７】
配線Ｂｒｅｆは、参照列出力回路ＣｒｅｆからメモリセルＡＭｒｅｆ［１］乃至メモリセルＡＭｒｅｆ［ｍ］のそれぞれに信号を供給する配線として機能する。
【０１３８】
なお、図１１に示す積和演算回路７００は、オフセット回路７１０、メモリセルアレイ７２０、列出力回路ＯＵＴ［１］、列出力回路ＯＵＴ［ｊ］、列出力回路ＯＵＴ［ｎ］、参照列出力回路Ｃｒｅｆ、出力端子ＯＴ［１］、出力端子ＯＴ［ｊ］、出力端子ＯＴ［ｎ］、出力端子ＯＴｒｅｆ、出力端子ＳＰＴ［１］、出力端子ＳＰＴ［ｊ］、出力端子ＳＰＴ［ｎ］、メモリセルＡＭ［１，１］、メモリセルＡＭ［ｉ，１］、メモリセルＡＭ［ｍ，１］、メモリセルＡＭ［１，ｊ］、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｍ，ｊ］、メモリセルＡＭ［１，ｎ］、メモリセルＡＭ［ｉ，ｎ］、メモリセルＡＭ［ｍ，ｎ］、メモリセルＡＭｒｅｆ［１］、メモリセルＡＭｒｅｆ［ｉ］、メモリセルＡＭｒｅｆ［ｍ］、配線ＯＳＰ、配線ＯＲＰ、配線Ｂ［１］、配線Ｂ［ｊ］、配線Ｂ［ｎ］、配線Ｂｒｅｆ、配線ＷＤ［１］、配線ＷＤ［ｊ］、配線ＷＤ［ｎ］、配線ＷＤｒｅｆ、配線ＶＲ、配線ＲＷ［１］、配線ＲＷ［ｉ］、配線ＲＷ［ｍ］、配線ＷＷ［１］、配線ＷＷ［ｉ］、配線ＷＷ［ｍ］のみ図示しており、それ以外の回路、配線、素子、及びそれらの符号については省略している。
【０１３９】
積和演算回路７００の構成は、図１１に示す構成に限定されない。状況に応じて、場合によって、又は、必要に応じて、積和演算回路７００の構成を変更することができる。例えば、積和演算回路７００の回路構成によっては、配線ＷＤ［ｊ］と配線ＶＲと、をまとめて１本の配線として共有する構成であってもよい。また、積和演算回路７００の回路構成によっては、配線ＯＲＰと配線ＯＳＰと、をまとめて１本の配線として共有する構成であってもよい。
【０１４０】
＜＜オフセット回路７１０＞＞
次に、オフセット回路７１０に適用できる回路構成の例について説明する。図１２に、オフセット回路７１０の一例として、オフセット回路７１１を示す。
【０１４１】
オフセット回路７１１は、電源電圧の供給のため、配線ＶＤＤＬ、及び配線ＶＳＳＬと電気的に接続されている。具体的には、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］は、それぞれ配線ＶＤＤＬ、及び配線ＶＳＳＬと電気的に接続され、参照列出力回路Ｃｒｅｆは、配線ＶＤＤＬと電気的に接続されている。なお、後述するカレントミラー回路ＣＭも、配線ＶＳＳＬと電気的に接続されている場合がある。配線ＶＤＤＬは、高レベル電位を与える配線であり、配線ＶＳＳＬは、低レベル電位を与える配線である。
【０１４２】
以下、列出力回路ＯＵＴ［ｊ］の内部の回路構成について説明する。列出力回路ＯＵＴ［ｊ］は、定電流回路ＣＩと、トランジスタＴｒ１乃至トランジスタＴｒ３と、容量素子Ｃ１と、配線ＯＬ［ｊ］と、を有する。また、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］、及び参照列出力回路Ｃｒｅｆは、カレントミラー回路ＣＭを共有している。
【０１４３】
定電流回路ＣＩは、端子ＣＴ１と、端子ＣＴ２と、を有する。端子ＣＴ１は、定電流回路ＣＩの入力端子として機能し、端子ＣＴ２は、定電流回路ＣＩの出力端子として機能する。また、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］、及び参照列出力回路Ｃｒｅｆで共有しているカレントミラー回路ＣＭは、端子ＣＴ５［１］乃至端子ＣＴ５［ｎ］と、端子ＣＴ６［１］乃至端子ＣＴ６［ｎ］と、端子ＣＴ７と、端子ＣＴ８と、を有する。
【０１４４】
定電流回路ＣＩは、端子ＣＴ１から端子ＣＴ２に流れる電流を一定に保つ機能を有する。
【０１４５】
列出力回路ＯＵＴ［ｊ］において、トランジスタＴｒ１の第１端子は、配線ＯＬ［ｊ］と電気的に接続され、トランジスタＴｒ１の第２端子は、配線ＶＳＳＬと電気的に接続され、トランジスタＴｒ１のゲートは、容量素子Ｃ１の第１端子と電気的に接続されている。トランジスタＴｒ２の第１端子は、配線ＯＬ［ｊ］と電気的に接続され、トランジスタＴｒ２の第２端子は、容量素子Ｃ１の第１端子と電気的に接続され、トランジスタＴｒ２のゲートは、配線ＯＳＰと電気的に接続されている。トランジスタＴｒ３の第１端子は、容量素子Ｃ１の第１端子と電気的に接続され、トランジスタＴｒ３の第２端子は、配線ＶＳＳＬと電気的に接続され、トランジスタＴｒ３のゲートは、配線ＯＲＰと電気的に接続されている。容量素子Ｃ１の第２端子は、配線ＶＳＳＬと電気的に接続されている。
【０１４６】
なお、トランジスタＴｒ１乃至トランジスタＴｒ３は、それぞれＯＳトランジスタであることが好ましい。加えて、トランジスタＴｒ１乃至トランジスタＴｒ３のそれぞれのチャネル形成領域は、インジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、又はスズ）、亜鉛の少なくとも一を含む酸化物であることがより好ましい。
【０１４７】
ＯＳトランジスタは、オフ電流が極めて小さいという特性を有する。そのため、ＯＳトランジスタが非導通状態であるときにソース−ドレイン間に流れるリーク電流を非常に小さくすることができる。特に、トランジスタＴｒ２として、ＯＳトランジスタを用いることにより、容量素子Ｃ１に保持した電荷が、オフ状態のトランジスタＴｒ２のソース−ドレイン間に流れるのを抑えることができる。加えて、トランジスタＴｒ３として、ＯＳトランジスタを用いることにより、容量素子Ｃ１に保持した電荷が、オフ状態のトランジスタＴｒ３のソース−ドレイン間に流れるのを抑えることができる。そのため、トランジスタＴｒ１のゲートの電位を長時間保持することができるため、トランジスタＴｒ１のソース−ドレイン間には、安定した定電流を流すことができる。その結果、計算精度の高い積和演算回路を実現することができる場合がある。
【０１４８】
列出力回路ＯＵＴ［ｊ］において、定電流回路ＣＩの端子ＣＴ１は、配線ＶＤＤＬと電気的に接続され、定電流回路ＣＩの端子ＣＴ２は、カレントミラー回路ＣＭの端子ＣＴ５［ｊ］と電気的に接続されている。カレントミラー回路ＣＭの端子ＣＴ６［ｊ］は、出力端子ＯＴ［ｊ］と電気的に接続されている。
【０１４９】
なお、配線ＯＬ［ｊ］は、カレントミラー回路ＣＭの端子ＣＴ５［ｊ］及び端子ＣＴ６［ｊ］を介して、定電流回路ＣＩの端子ＣＴ２と、出力端子ＯＴ［ｊ］と、を電気的に接続する配線である。
【０１５０】
次に、参照列出力回路Ｃｒｅｆについて説明する。参照列出力回路Ｃｒｅｆは、定電流回路ＣＩｒｅｆと、配線ＯＬｒｅｆと、を有する。また、上述したとおり、参照列出力回路Ｃｒｅｆは、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］と、カレントミラー回路ＣＭを共有している。
【０１５１】
定電流回路ＣＩｒｅｆは、端子ＣＴ３と、端子ＣＴ４と、を有する。端子ＣＴ３は、定電流回路ＣＩｒｅｆの入力端子として機能し、端子ＣＴ４は、定電流回路ＣＩｒｅｆの出力端子として機能する。
【０１５２】
定電流回路ＣＩｒｅｆは、端子ＣＴ３から端子ＣＴ４に流れる電流を一定に保つ機能を有する。
【０１５３】
参照列出力回路Ｃｒｅｆにおいて、定電流回路ＣＩｒｅｆの端子ＣＴ３は、配線ＶＤＤＬと電気的に接続され、定電流回路ＣＩｒｅｆの端子ＣＴ４は、カレントミラー回路ＣＭの端子ＣＴ７と電気的に接続されている。カレントミラー回路ＣＭの端子ＣＴ８は、出力端子ＯＴｒｅｆと電気的に接続されている。
【０１５４】
なお、配線ＯＬｒｅｆは、カレントミラー回路ＣＭの端子ＣＴ７及び端子ＣＴ８を介して、定電流回路ＣＩｒｅｆの端子ＣＴ４と、出力端子ＯＴｒｅｆと、を電気的に接続する配線である。
【０１５５】
カレントミラー回路ＣＭにおいて、端子ＣＴ５［ｊ］は、端子ＣＴ６［ｊ］と電気的に接続され、端子ＣＴ７は、端子ＣＴ８と電気的に接続されている。加えて、端子ＣＴ５［ｊ］と端子ＣＴ６［ｊ］の間に、配線ＩＬ［ｊ］が電気的に接続され、端子ＣＴ７と端子ＣＴ８の間に、配線ＩＬｒｅｆが電気的に接続されている。また、端子ＣＴ７と端子ＣＴ８の間と配線ＩＬｒｅｆとの接続箇所をノードＮＣＭｒｅｆとする。カレントミラー回路ＣＭは、ノードＮＣＭｒｅｆの電位を参照して、配線ＩＬｒｅｆに流れる電流の量と、配線ＩＬ［１］乃至配線ＩＬ［ｎ］のそれぞれに流れる電流の量を等しくする機能を有する。
【０１５６】
なお、図１２に示すオフセット回路７１１は、列出力回路ＯＵＴ［１］、列出力回路ＯＵＴ［ｊ］、列出力回路ＯＵＴ［ｎ］、参照列出力回路Ｃｒｅｆ、定電流回路ＣＩ、定電流回路ＣＩｒｅｆ、カレントミラー回路ＣＭ、出力端子ＯＴ［１］、出力端子ＯＴ［ｊ］、出力端子ＯＴ［ｎ］、出力端子ＯＴｒｅｆ、端子ＣＴ１、端子ＣＴ２、端子ＣＴ３、端子ＣＴ４、端子ＣＴ５［１］、端子ＣＴ５［ｊ］、端子ＣＴ５［ｎ］、端子ＣＴ６［１］、端子ＣＴ６［ｊ］、端子ＣＴ６［ｎ］、端子ＣＴ７、端子ＣＴ８、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、容量素子Ｃ１、配線ＯＬ［１］、配線ＯＬ［ｊ］、配線ＯＬ［ｎ］、配線ＯＬｒｅｆ、配線ＯＲＰ、配線ＯＳＰ、配線Ｂ［１］、配線Ｂ［ｊ］、配線Ｂ［ｎ］、配線Ｂｒｅｆ、配線ＩＬ［１］、配線ＩＬ［ｊ］、配線ＩＬ［ｎ］、配線ＩＬｒｅｆ、ノードＮＣＭｒｅｆ、配線ＶＤＤＬ、配線ＶＳＳＬのみ図示しており、それ以外の回路、配線、素子、及びそれらの符号については省略している。
【０１５７】
なお、オフセット回路７１１の構成は、図１２に示す構成に限定されない。状況に応じて、場合によって、又は、必要に応じて、オフセット回路７１１の構成を変更することができる。
【０１５８】
〔定電流回路ＣＩ、ＣＩｒｅｆ〕
次に、定電流回路ＣＩ、及び定電流回路ＣＩｒｅｆの内部の構成例について説明する。
【０１５９】
図１３に示すオフセット回路７１２は、図１２のオフセット回路７１１の定電流回路ＣＩ、及び定電流回路ＣＩｒｅｆの内部の構成の例を示した回路図である。
【０１６０】
列出力回路ＯＵＴ［ｊ］において、定電流回路ＣＩは、トランジスタＴｒ４を有する。トランジスタＴｒ４は、デュアルゲート構造のトランジスタであり、第１ゲート（フロントゲート、又は単にゲートと記載する場合がある。）と第２ゲート（バックゲートと記載する場合がある。）を有する。
【０１６１】
なお、本明細書において、デュアルゲート構造を有するトランジスタの第１ゲートは、フロントゲートとし、第１ゲートはゲートという語句に置き換えて記載する。加えて、デュアルゲート構造を有するトランジスタの第２ゲートは、バックゲートとし、第２ゲートはバックゲートという語句に置き換えて記載する。
【０１６２】
トランジスタＴｒ４の第１端子は、定電流回路ＣＩの端子ＣＴ１と電気的に接続され、トランジスタＴｒ４の第２端子は、定電流回路ＣＩの端子ＣＴ２と電気的に接続され、トランジスタＴｒ４のゲートは、定電流回路ＣＩの端子ＣＴ２と電気的に接続されている。トランジスタＴｒ４のバックゲートは、配線ＢＧ［ｊ］と電気的に接続されている。
【０１６３】
参照列出力回路Ｃｒｅｆにおいて、定電流回路ＣＩｒｅｆは、トランジスタＴｒ６を有する。トランジスタＴｒ６は、デュアルゲート構造のトランジスタであり、第１ゲート（フロントゲート、又は単にゲートと記載する場合がある。）と第２ゲート（バックゲートと記載する場合がある。）を有する。
【０１６４】
トランジスタＴｒ６の第１端子は、定電流回路ＣＩｒｅｆの端子ＣＴ３と電気的に接続され、トランジスタＴｒ６の第２端子は、定電流回路ＣＩｒｅｆの端子ＣＴ４と電気的に接続され、トランジスタＴｒ６のゲートは、定電流回路ＣＩｒｅｆの端子ＣＴ４と電気的に接続されている。トランジスタＴｒ６のバックゲートは、配線ＢＧｒｅｆと電気的に接続されている。
【０１６５】
この接続構成を適用することで、配線ＢＧ［ｊ］、及び配線ＢＧｒｅｆに電位を印加することにより、トランジスタＴｒ４、及びトランジスタＴｒ６のそれぞれのしきい値電圧を制御することができる。
【０１６６】
なお、トランジスタＴｒ４、及びトランジスタＴｒ６は、それぞれＯＳトランジスタであることが好ましい。加えて、トランジスタＴｒ４、及びトランジスタＴｒ６のそれぞれのチャネル形成領域は、インジウム、元素Ｍ、亜鉛の少なくとも一を含む酸化物であることがより好ましい。
【０１６７】
なお、図１３に示すオフセット回路７１２は、列出力回路ＯＵＴ［１］、列出力回路ＯＵＴ［ｊ］、列出力回路ＯＵＴ［ｎ］、参照列出力回路Ｃｒｅｆ、定電流回路ＣＩ、定電流回路ＣＩｒｅｆ、カレントミラー回路ＣＭ、出力端子ＯＴ［１］、出力端子ＯＴ［ｊ］、出力端子ＯＴ［ｎ］、出力端子ＯＴｒｅｆ、端子ＣＴ１、端子ＣＴ２、端子ＣＴ３、端子ＣＴ４、端子ＣＴ５［１］、端子ＣＴ５［ｊ］、端子ＣＴ５［ｎ］、端子ＣＴ６［１］、端子ＣＴ６［ｊ］、端子ＣＴ６［ｎ］、端子ＣＴ７、端子ＣＴ８、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、トランジスタＴｒ４、トランジスタＴｒ６、容量素子Ｃ１、配線ＯＬ［１］、配線ＯＬ［ｊ］、配線ＯＬ［ｎ］、配線ＯＬｒｅｆ、配線ＯＲＰ、配線ＯＳＰ、配線Ｂ［１］、配線Ｂ［ｊ］、配線Ｂ［ｎ］、配線Ｂｒｅｆ、配線ＢＧ［１］、配線ＢＧ［ｊ］、配線ＢＧ［ｎ］、配線ＢＧｒｅｆ、配線ＩＬ［１］、配線ＩＬ［ｊ］、配線ＩＬ［ｎ］、配線ＩＬｒｅｆ、ノードＮＣＭｒｅｆ、配線ＶＤＤＬ、配線ＶＳＳＬのみ図示しており、それ以外の回路、配線、素子、及びそれらの符号については省略している。
【０１６８】
なお、本発明の一態様に係るオフセット回路の定電流回路ＣＩ及び定電流回路ＣＩｒｅｆの構成は、図１３に示すオフセット回路７１２に限定されない。状況に応じて、場合によって、又は、必要に応じて、オフセット回路７１２が有する回路、素子、配線などの構成要素を除去する、オフセット回路７１２に新たに回路、素子、配線などの構成要素を追加する、又はオフセット回路７１２の内部の接続構成を変更する、などを行うことができる。例えば、図１４に示すオフセット回路７１５のように、オフセット回路７１２が有する定電流回路ＣＩの構成を変更し、かつ定電流回路ＣＩｒｅｆを除去した構成としてもよい。
【０１６９】
図１４に示すオフセット回路７１５の定電流回路ＣＩは、トランジスタＴｒ２１乃至トランジスタＴｒ２３と、容量素子Ｃ３と、を有する。また、オフセット回路７１２の定電流回路ＣＩの端子ＣＴ１として、オフセット回路７１５の定電流回路ＣＩは、端子ＣＴ１−１、端子ＣＴ１−２、及び端子ＣＴ１−３を有する。更に、オフセット回路７１５は、配線ＯＳＭと、配線ＯＲＭと、に電気的に接続されている。
【０１７０】
なお、トランジスタＴｒ２１は、ｐチャネル型のトランジスタであり、トランジスタＴｒ２２、及びトランジスタＴｒ２３は、ｎチャネル型のトランジスタである。特に、トランジスタＴｒ２２、及びトランジスタＴｒ２３は、それぞれＯＳトランジスタであることが好ましい。加えて、トランジスタＴｒ２２、及びトランジスタＴｒ２３のそれぞれのチャネル形成領域は、インジウム、元素Ｍ、亜鉛の少なくとも一を含む酸化物であることがより好ましい。
【０１７１】
前述したとおり、ＯＳトランジスタは、オフ電流が極めて小さいという特性を有する。特に、トランジスタＴｒ２２として、ＯＳトランジスタを用いることにより、容量素子Ｃ３に保持した電荷が、オフ状態のトランジスタＴｒ２２のソース−ドレイン間に流れるのを抑えることができる。加えて、トランジスタＴｒ２３として、ＯＳトランジスタを用いることにより、容量素子Ｃ３に保持した電荷が、オフ状態のトランジスタＴｒ２３のソース−ドレイン間に流れるのを抑えることができる。そのため、トランジスタＴｒ２１のゲートの電位を長時間保持することができるため、トランジスタＴｒ２１のソース−ドレイン間には、安定した定電流を流すことができる。その結果、計算精度の高い積和演算回路を実現することができる場合がある。
【０１７２】
トランジスタＴｒ２１の第１端子は、端子ＣＴ１−１と電気的に接続され、トランジスタＴｒ２１の第２端子は、端子ＣＴ２と電気的に接続され、トランジスタＴｒ２１のゲートは、容量素子Ｃ３の第１端子と電気的に接続されている。トランジスタＴｒ２２の第１端子は、端子ＣＴ２と電気的に接続され、トランジスタＴｒ２２の第２端子は、容量素子Ｃ３の第１端子と電気的に接続され、トランジスタＴｒ２２のゲートは、配線ＯＳＭと電気的に接続されている。トランジスタＴｒ２３の第１端子は、容量素子Ｃ３の第１端子と電気的に接続され、トランジスタＴｒ２３の第２端子は、端子ＣＴ１−３と電気的に接続され、トランジスタＴｒ２３のゲートは、配線ＯＲＭと電気的に接続されている。容量素子Ｃ３の第２端子は、端子ＣＴ１−２と電気的に接続されている。
【０１７３】
端子ＣＴ１−１乃至端子ＣＴ１−３は、それぞれ配線ＶＤＤＬと電気的に接続されている。
【０１７４】
なお、図１４に示すオフセット回路７１５は、列出力回路ＯＵＴ［１］、列出力回路ＯＵＴ［ｊ］、列出力回路ＯＵＴ［ｎ］、参照列出力回路Ｃｒｅｆ、定電流回路ＣＩ、カレントミラー回路ＣＭ、出力端子ＯＴ［１］、出力端子ＯＴ［ｊ］、出力端子ＯＴ［ｎ］、出力端子ＯＴｒｅｆ、端子ＣＴ１−１、端子ＣＴ１−２、端子ＣＴ１−３、端子ＣＴ２、端子ＣＴ５［１］、端子ＣＴ５［ｊ］、端子ＣＴ５［ｎ］、端子ＣＴ６［１］、端子ＣＴ６［ｊ］、端子ＣＴ６［ｎ］、端子ＣＴ８、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、トランジスタＴｒ２１、トランジスタＴｒ２２、トランジスタＴｒ２３、容量素子Ｃ１、容量素子Ｃ３、配線ＯＬ［１］、配線ＯＬ［ｊ］、配線ＯＬ［ｎ］、配線ＯＬｒｅｆ、配線ＯＲＰ、配線ＯＳＰ、配線ＯＳＭ、配線ＯＲＭ、配線Ｂ［１］、配線Ｂ［ｊ］、配線Ｂ［ｎ］、配線Ｂｒｅｆ、配線ＩＬ［１］、配線ＩＬ［ｊ］、配線ＩＬ［ｎ］、配線ＩＬｒｅｆ、ノードＮＣＭｒｅｆ、配線ＶＤＤＬ、配線ＶＳＳＬのみ図示しており、それ以外の回路、配線、素子、及びそれらの符号については省略している。
【０１７５】
以下に、オフセット回路７１５の定電流回路ＣＩの動作について、説明する。
【０１７６】
配線ＯＲＭに高レベル電位が入力され、配線ＯＳＭに低レベル電位が入力されたとき、トランジスタＴｒ２３は導通状態となり、トランジスタＴｒ２２は非導通状態となる。このとき、容量素子Ｃ３の第１端子は、トランジスタＴｒ２３を介して、配線ＶＤＤＬから高レベル電位が与えられる。容量素子Ｃ３の第２端子は、配線ＶＤＤＬから高レベル電位が与えられているため、容量素子Ｃ３の保持電圧は０Ｖとなる。つまり、配線ＯＲＭに高レベル電位が入力され、配線ＯＳＭに低レベル電位が入力されることで、容量素子Ｃ３に保持された電荷を放電して、定電流回路ＣＩの初期化を行うことができる。
【０１７７】
配線ＯＲＭに低レベル電位が入力され、配線ＯＳＭに高レベル電位が入力されたとき、トランジスタＴｒ２３は非導通状態となり、トランジスタＴｒ２２は導通状態となる。このとき、トランジスタＴｒ２１の第２端子は、トランジスタＴｒ２２を介して、トランジスタＴｒ２１のゲートと電気的に接続される。つまり、トランジスタＴｒ２１は、ダイオード接続の構成となる。また、時間の経過によって、容量素子Ｃ３の第１端子の電位は、トランジスタＴｒ２１の第２端子の電位と等しくなる。
【０１７８】
この状態で、配線ＯＳＭに低レベル電位を入力して、トランジスタＴｒ２２を非導通状態にすることによって、容量素子Ｃ３に、トランジスタＴｒ２１の第２端子と等しい電位が保持される。これにより、トランジスタＴｒ２１のゲートには、該電位が保持されているので、トランジスタＴｒ２１には該電位に基づいた定電流が流れる。
【０１７９】
〔カレントミラー回路ＣＭ〕
次に、カレントミラー回路ＣＭの内部の構成例について説明する。
【０１８０】
図１５に示すオフセット回路７１３は、図１２のオフセット回路７１１のカレントミラー回路ＣＭの内部の構成の例を示した回路図である。
【０１８１】
カレントミラー回路ＣＭは、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれにトランジスタＴｒ５を有し、参照列出力回路ＣｒｅｆにトランジスタＴｒ７を有する。なお、トランジスタＴｒ５、及びトランジスタＴｒ７は、それぞれｎチャネル型トランジスタとする。
【０１８２】
列出力回路ＯＵＴ［ｊ］が有するトランジスタＴｒ５の第１端子は、カレントミラー回路の端子ＣＴ５［ｊ］と、端子ＣＴ６［ｊ］と、に電気的に接続されている。列出力回路ＯＵＴ［ｊ］が有するトランジスタＴｒ５の第２端子は、配線ＶＳＳＬと電気的に接続されている。列出力回路ＯＵＴ［ｊ］が有するトランジスタＴｒ５のゲートは、カレントミラー回路ＣＭの端子ＣＴ７と、端子ＣＴ８と、に電気的に接続されている。
【０１８３】
参照列出力回路Ｃｒｅｆが有するトランジスタＴｒ７の第１端子は、カレントミラー回路の端子ＣＴ７と、端子ＣＴ８と、に電気的に接続されている。参照列出力回路Ｃｒｅｆが有するトランジスタＴｒ７の第２端子は、配線ＶＳＳＬと電気的に接続されている。参照列出力回路Ｃｒｅｆが有するトランジスタＴｒ７のゲートは、カレントミラー回路ＣＭの端子ＣＴ７と、端子ＣＴ８と、に電気的に接続されている。
【０１８４】
この接続構成を適用することで、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれのトランジスタＴｒ５のゲートに、ノードＮＣＭｒｅｆの電位を印加することができ、トランジスタＴｒ７のソース−ドレイン間に流れる電流の量と、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれのトランジスタＴｒ５のソース−ドレイン間に流れる電流の量と、を等しくすることができる。なお、オフセット回路７１３のカレントミラー回路ＣＭのトランジスタＴｒ５、トランジスタＴｒ７は、ｎチャネル型トランジスタであり、かつ、それらのトランジスタは、低レベル電位が印加されている配線ＶＳＳＬと接続されているので、電流シンクのカレントミラー回路として動作する。
【０１８５】
なお、トランジスタＴｒ５、及びトランジスタＴｒ７は、それぞれＯＳトランジスタであることが好ましい。加えて、トランジスタＴｒ５、及びトランジスタＴｒ７のそれぞれのチャネル形成領域は、インジウム、元素Ｍ、亜鉛の少なくとも一を含む酸化物であることがより好ましい。
【０１８６】
なお、図１５に示すオフセット回路７１３は、列出力回路ＯＵＴ［１］、列出力回路ＯＵＴ［ｊ］、列出力回路ＯＵＴ［ｎ］、参照列出力回路Ｃｒｅｆ、定電流回路ＣＩ、定電流回路ＣＩｒｅｆ、カレントミラー回路ＣＭ、出力端子ＯＴ［１］、出力端子ＯＴ［ｊ］、出力端子ＯＴ［ｎ］、出力端子ＯＴｒｅｆ、端子ＣＴ１、端子ＣＴ２、端子ＣＴ３、端子ＣＴ４、端子ＣＴ５［１］、端子ＣＴ５［ｊ］、端子ＣＴ５［ｎ］、端子ＣＴ６［１］、端子ＣＴ６［ｊ］、端子ＣＴ６［ｎ］、端子ＣＴ７、端子ＣＴ８、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、トランジスタＴｒ５、トランジスタＴｒ７、容量素子Ｃ１、配線ＯＬ［１］、配線ＯＬ［ｊ］、配線ＯＬ［ｎ］、配線ＯＬｒｅｆ、配線ＯＲＰ、配線ＯＳＰ、配線Ｂ［１］、配線Ｂ［ｊ］、配線Ｂ［ｎ］、配線Ｂｒｅｆ、配線ＩＬ［１］、配線ＩＬ［ｊ］、配線ＩＬ［ｎ］、配線ＩＬｒｅｆ、ノードＮＣＭｒｅｆ、配線ＶＤＤＬ、配線ＶＳＳＬのみ図示しており、それ以外の回路、配線、素子、及びそれらの符号については省略している。
【０１８７】
なお、本発明の一態様に係るオフセット回路のカレントミラー回路ＣＭの構成は、図１５に示すオフセット回路７１３に限定されない。状況に応じて、場合によって、又は、必要に応じて、オフセット回路７１３が有する回路、素子、配線などの構成要素を除去する、オフセット回路７１３に新たに回路、素子、配線などの構成要素を追加する、又はオフセット回路７１３の内部の接続構成を変更する、などを行うことができる。例えば、図１６に示すオフセット回路７１６のように、カレントミラー回路ＣＭの構成を変更してもよい。
【０１８８】
図１６に示すオフセット回路７１６のカレントミラー回路ＣＭは、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれにトランジスタＴｒ８と、参照列出力回路ＣｒｅｆにトランジスタＴｒ９と、を有する。なお、トランジスタＴｒ８、及びトランジスタＴｒ９は、それぞれｐチャネル型トランジスタとする。
【０１８９】
列出力回路ＯＵＴ［ｊ］が有するトランジスタＴｒ８の第１端子は、カレントミラー回路ＣＭの端子ＣＴ５［ｊ］と、端子ＣＴ６［ｊ］と、に電気的に接続されている。列出力回路ＯＵＴ［ｊ］が有するトランジスタＴｒ８の第２端子は、配線ＶＤＤＬと電気的に接続されている。列出力回路ＯＵＴ［ｊ］が有するトランジスタＴｒ８のゲートは、カレントミラー回路ＣＭの端子ＣＴ７と、端子ＣＴ８と、に電気的に接続されている。
【０１９０】
参照列出力回路Ｃｒｅｆが有するトランジスタＴｒ９の第１端子は、カレントミラー回路ＣＭの端子ＣＴ７と、端子ＣＴ８と、に電気的に接続されている。参照列出力回路Ｃｒｅｆが有するトランジスタＴｒ９の第２端子は、配線ＶＤＤＬと電気的に接続されている。参照列出力回路Ｃｒｅｆが有するトランジスタＴｒ９のゲートは、カレントミラー回路ＣＭの端子ＣＴ７と、端子ＣＴ８と、に電気的に接続されている。
【０１９１】
この接続構成を適用することで、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれのトランジスタＴｒ８のゲートに、ノードＮＣＭｒｅｆの電位を印加することができ、トランジスタＴｒ９のソース−ドレイン間に流れる電流の量と、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれのトランジスタＴｒ８のソース−ドレイン間に流れる電流の量と、を等しくすることができる。なお、オフセット回路７１６のカレントミラー回路ＣＭのトランジスタＴｒ８、トランジスタＴｒ９は、ｐチャネル型トランジスタであり、かつ、それらのトランジスタは、高レベル電位が印加されている配線ＶＤＤＬと接続されているので、電流ソースのカレントミラー回路として動作する。
【０１９２】
なお、図１６に示すオフセット回路７１６は、列出力回路ＯＵＴ［１］、列出力回路ＯＵＴ［ｊ］、列出力回路ＯＵＴ［ｎ］、参照列出力回路Ｃｒｅｆ、定電流回路ＣＩ、定電流回路ＣＩｒｅｆ、カレントミラー回路ＣＭ、出力端子ＯＴ［１］、出力端子ＯＴ［ｊ］、出力端子ＯＴ［ｎ］、出力端子ＯＴｒｅｆ、端子ＣＴ１、端子ＣＴ２、端子ＣＴ３、端子ＣＴ４、端子ＣＴ５［１］、端子ＣＴ５［ｊ］、端子ＣＴ５［ｎ］、端子ＣＴ６［１］、端子ＣＴ６［ｊ］、端子ＣＴ６［ｎ］、端子ＣＴ７、端子ＣＴ８、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、トランジスタＴｒ８、トランジスタＴｒ９、容量素子Ｃ１、配線ＯＬ［１］、配線ＯＬ［ｊ］、配線ＯＬ［ｎ］、配線ＯＬｒｅｆ、配線ＯＲＰ、配線ＯＳＰ、配線Ｂ［１］、配線Ｂ［ｊ］、配線Ｂ［ｎ］、配線Ｂｒｅｆ、配線ＩＬ［１］、配線ＩＬ［ｊ］、配線ＩＬ［ｎ］、配線ＩＬｒｅｆ、ノードＮＣＭｒｅｆ、配線ＶＤＤＬ、配線ＶＳＳＬのみ図示しており、それ以外の回路、配線、素子、及びそれらの符号については省略している。
【０１９３】
＜＜メモリセルアレイ７２０＞＞
次に、メモリセルアレイ７２０に適用できる回路構成の例について説明する。図１７に、メモリセルアレイ７２０の一例として、メモリセルアレイ７２１を示す。
【０１９４】
メモリセルアレイ７２１は、メモリセルＡＭと、メモリセルＡＭｒｅｆと、を有する。メモリセルアレイ７２１が有する全てのメモリセルＡＭのそれぞれは、トランジスタＴｒ１１と、トランジスタＴｒ１２と、容量素子Ｃ２と、を有する。メモリセルＡＭｒｅｆ［１］乃至メモリセルＡＭｒｅｆ［ｍ］のそれぞれは、トランジスタＴｒ１１と、トランジスタＴｒ１２と、容量素子Ｃ２と、を有する。
【０１９５】
メモリセルアレイ７２１の接続構成について、メモリセルＡＭ［ｉ，ｊ］に着目して説明する。トランジスタＴｒ１１の第１端子は、トランジスタＴｒ１２のゲートと、容量素子Ｃ２の第１端子と、に電気的に接続され、トランジスタＴｒ１１の第２端子は、配線ＷＤ［ｊ］と電気的に接続され、トランジスタＴｒ１１のゲートは、配線ＷＷ［ｉ］と電気体に接続されている。トランジスタＴｒ１２の第１端子は、配線Ｂ［ｊ］と電気的に接続され、トランジスタＴｒ１２の第２端子は、配線ＶＲと電気的に接続される。容量素子Ｃ２の第２端子は、配線ＲＷ［ｉ］と電気的に接続されている。
【０１９６】
メモリセルＡＭ［ｉ，ｊ］において、トランジスタＴｒ１１の第１端子と、トランジスタＴｒ１２のゲートと、容量素子Ｃ２の第１端子と、の接続箇所をノードＮ［ｉ，ｊ］とする。本実施の形態において、ノードＮ［ｉ，ｊ］には、第１アナログデータに応じた電位を保持する。
【０１９７】
次に、メモリセルＡＭｒｅｆ［ｉ］に着目して説明する。トランジスタＴｒ１１の第１端子は、トランジスタＴｒ１２のゲートと、容量素子Ｃ２の第１端子と、に電気的に接続され、トランジスタＴｒ１１の第２端子は、配線ＷＤｒｅｆと電気的に接続され、トランジスタＴｒ１１のゲートは、配線ＷＷ［ｉ］と電気体に接続されている。トランジスタＴｒ１２の第１端子は、配線Ｂｒｅｆと電気的に接続され、トランジスタＴｒ１２の第２端子は、配線ＶＲと電気的に接続される。容量素子Ｃ２の第２端子は、配線ＲＷ［ｉ］と電気的に接続されている。
【０１９８】
メモリセルＡＭｒｅｆ［ｉ］において、トランジスタＴｒ１１の第１端子と、トランジスタＴｒ１２のゲートと、容量素子Ｃ２の第１端子と、の接続箇所をノードＮｒｅｆ［ｉ］とする。
【０１９９】
なお、トランジスタＴｒ１１、及びトランジスタＴｒ１２は、それぞれＯＳトランジスタであることが好ましい。加えて、トランジスタＴｒ１１、及びトランジスタＴｒ１２のそれぞれのチャネル形成領域は、インジウム、元素Ｍ、亜鉛の少なくとも一を含む酸化物であることがより好ましい。
【０２００】
トランジスタＴｒ１１、及びトランジスタＴｒ１２として、ＯＳトランジスタを用いることにより、トランジスタＴｒ１１、及びトランジスタＴｒ１２のそれぞれのリーク電流を抑えることができるため、計算精度の高い積和演算回路を実現できる場合がある。また、トランジスタＴｒ１１として、ＯＳトランジスタに用いることにより、トランジスタＴｒ１１が非導通状態における、保持ノードから書き込みワード線へのリーク電流を非常に小さくすることができる。つまり、保持ノードの電位のリフレッシュ動作を少なくすることができるため、半導体装置の消費電力を低減することができる。
【０２０１】
更に、上述したトランジスタＴｒ１乃至トランジスタＴｒ７、トランジスタＴｒ１１、トランジスタＴｒ１２、トランジスタＴｒ２２、及びトランジスタＴｒ２３の全てにＯＳトランジスタを適用することによって、半導体装置の作製工程を短縮することができる。つまり、半導体装置の生産時間を少なくすることができるため、一定時間当たりの生産数を増加することができる。
【０２０２】
なお、トランジスタＴｒ１、トランジスタＴｒ４乃至トランジスタＴｒ９、トランジスタＴｒ１２、及びトランジスタＴｒ２１は、特に断りのない場合は、飽和領域で動作するものとする。すなわち、トランジスタＴｒ１、トランジスタＴｒ４乃至トランジスタＴｒ９、トランジスタＴｒ１２、及びトランジスタＴｒ２１のゲート電圧、ソース電圧、及びドレイン電圧は、飽和領域で動作する範囲での電圧に適切にバイアスされているものとする。なお、トランジスタＴｒ１、トランジスタＴｒ４乃至トランジスタＴｒ９、トランジスタＴｒ１２、及びトランジスタＴｒ２１の動作が、理想的な飽和領域での動作からずれていても、出力データの精度が所望の範囲内で得られる場合であれば、トランジスタＴｒ１、トランジスタＴｒ４乃至トランジスタＴｒ９、トランジスタＴｒ１２、及びトランジスタＴｒ２１のゲート電圧、ソース電圧、及びドレイン電圧は、適切にバイアスされているものとみなす。
【０２０３】
なお、図１７に示すメモリセルアレイ７２１は、メモリセルＡＭ［１，１］、メモリセルＡＭ［ｉ，１］、メモリセルＡＭ［ｍ，１］、メモリセルＡＭ［１，ｊ］、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｍ，ｊ］、メモリセルＡＭ［１，ｎ］、メモリセルＡＭ［ｉ，ｎ］、メモリセルＡＭ［ｍ，ｎ］、メモリセルＡＭｒｅｆ［１］、メモリセルＡＭｒｅｆ［ｉ］、メモリセルＡＭｒｅｆ［ｍ］、配線ＲＷ［１］、配線ＲＷ［ｉ］、配線ＲＷ［ｍ］、配線ＷＷ［１］、配線ＷＷ［ｉ］、配線ＷＷ［ｍ］、配線ＷＤ［１］、配線ＷＤ［ｊ］、配線ＷＤ［ｎ］、配線ＷＤｒｅｆ、配線Ｂ［１］、配線Ｂ［ｊ］、配線Ｂ［ｎ］、配線Ｂｒｅｆ、配線ＶＲ、出力端子ＳＰＴ［１］、出力端子ＳＰＴ［ｊ］、出力端子ＳＰＴ［ｎ］、ノードＮ［１，１］、ノードＮ［ｉ，１］、ノードＮ［ｍ，１］、ノードＮ［１，ｊ］、ノードＮ［ｉ，ｊ］、ノードＮ［ｍ，ｊ］、ノードＮ［１，ｎ］、ノードＮ［ｉ，ｎ］、ノードＮ［ｍ，ｎ］、ノードＮｒｅｆ［１］、ノードＮｒｅｆ［ｉ］、ノードＮｒｅｆ［ｍ］、トランジスタＴｒ１１、トランジスタＴｒ１２、容量素子Ｃ２のみ図示しており、それ以外の回路、配線、素子、及びそれらの符号については省略している。
【０２０４】
また、本実施の形態の半導体装置は、場合によって、状況に応じて、又は、必要に応じて、上述した構成例を互いに組み合わせた構成としてもよい。
【０２０５】
＜動作例＞
ここでは、積和演算回路７００の動作の一例について説明する。なお、本動作例で説明する積和演算回路７００は、オフセット回路７１０として、図１８に示すオフセット回路７５１を適用し、かつ積和演算回路７００のメモリセルアレイ７２０として、図１７に示すメモリセルアレイ７２１を適用した構成とする。
【０２０６】
図１８に示すオフセット回路７５１は、図１４のオフセット回路７１５の定電流回路ＣＩと、図１６のオフセット回路７１６が有するカレントミラー回路ＣＭと、を適用させた回路構成となっている。なお、本動作例の説明として、図１８は、列出力回路ＯＵＴ［ｊ］、列出力回路ＯＵＴ［ｊ＋１］、及び参照列出力回路Ｃｒｅｆを図示している。
【０２０７】
なお、図１８には、列出力回路ＯＵＴ［ｊ］において定電流回路ＣＩの端子ＣＴ２からカレントミラー回路ＣＭの端子ＣＴ５［ｊ］に流れる電流をＩＣ［ｊ］と記載し、列出力回路ＯＵＴ［ｊ＋１］において定電流回路ＣＩの端子ＣＴ２からカレントミラー回路ＣＭの端子ＣＴ５［ｊ＋１］に流れる電流をＩＣ［ｊ＋１］と記載する。また、カレントミラー回路ＣＭにおいて、列出力回路ＯＵＴ［ｊ］のトランジスタＴｒ８の第１端子から配線ＩＬ［ｊ］に流れる電流と、列出力回路ＯＵＴ［ｊ＋１］のトランジスタＴｒ８の第１端子から配線ＩＬ［ｊ＋１］に流れる電流と、参照列出力回路ＣｒｅｆのトランジスタＴｒ９の第１端子から配線ＩＬｒｅｆに流れる電流と、をＩＣＭｒｅｆと記載する。つまり、端子ＣＴ６［ｊ］には、ＩＣ［ｊ］＋ＩＣＭｒｅｆの電流が出力され、端子ＣＴ６［ｊ＋１］には、ＩＣ［ｊ＋１］＋ＩＣＭｒｅｆの電流が出力される。更に、列出力回路ＯＵＴ［ｊ］の配線ＯＬ［ｊ］からトランジスタＴｒ１の第１端子又はトランジスタＴｒ２の第１端子に流れる電流をＩＣＰ［ｊ］と記載し、列出力回路ＯＵＴ［ｊ＋１］の配線ＯＬ［ｊ＋１］からトランジスタＴｒ１の第１端子又はトランジスタＴｒ２の第１端子に流れる電流をＩＣＰ［ｊ＋１］と記載する。そして、列出力回路ＯＵＴ［ｊ］の出力端子ＯＴ［ｊ］から配線Ｂ［ｊ］に出力する電流をＩＢ［ｊ］と記載し、列出力回路ＯＵＴ［ｊ＋１］の出力端子ＯＴ［ｊ＋１］から配線Ｂ［ｊ＋１］に出力する電流をＩＢ［ｊ＋１］と記載し、参照列出力回路Ｃｒｅｆの出力端子ＯＴｒｅｆから配線Ｂｒｅｆに出力する電流をＩＢｒｅｆと記載する。
【０２０８】
図１９に示すメモリセルアレイ７６０は、図１７に示すメモリセルアレイ７２１と同様の構成であり、本動作例の説明として、図１９は、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、メモリセルＡＭｒｅｆ［ｉ］、及びメモリセルＡＭｒｅｆ［ｉ＋１］を図示している。
【０２０９】
なお、図１９には、配線Ｂ［ｊ］から入力される電流をＩＢ［ｊ］と記載し、配線Ｂ［ｊ＋１］から入力される電流をＩＢ［ｊ＋１］と記載し、配線Ｂｒｅｆから入力される電流をＩＢｒｅｆと記載する。また、配線Ｂ［ｊ］に電気的に接続されている出力端子ＳＰＴ［ｊ］から出力される電流をΔＩＢ［ｊ］と記載し、配線Ｂ［ｊ＋１］に電気的に接続されている出力端子ＳＰＴ［ｊ＋１］から出力される電流をΔＩＢ［ｊ＋１］と記載する。
【０２１０】
図２０乃至図２２に、積和演算回路７００の動作例のタイミングチャートを示す。図２０のタイミングチャートは、時刻Ｔ０１乃至時刻Ｔ０５における、配線ＷＷ［ｉ］、配線ＷＷ［ｉ＋１］、配線ＷＤ［ｊ］、配線ＷＤ［ｊ＋１］、配線ＷＤｒｅｆ、ノードＮ［ｉ，ｊ］、ノードＮ［ｉ，ｊ＋１］、ノードＮ［ｉ＋１，ｊ］、ノードＮ［ｉ＋１，ｊ＋１］、ノードＮｒｅｆ［ｉ］、ノードＮｒｅｆ［ｉ＋１］、配線ＲＷ［ｉ］、及び配線ＲＷ［ｉ＋１］の電位の変動を示し、電流ΣＩ［ｉ，ｊ］、電流ΣＩ［ｉ，ｊ＋１］、及び電流ＩＢｒｅｆの大きさの変動を示している。なお、電流ΣＩ［ｉ，ｊ］は、メモリセルＡＭ［ｉ，ｊ］のトランジスタＴｒ１２に流れる電流をｉについて和をとった値であり、電流ΣＩ［ｉ，ｊ＋１］は、メモリセルＡＭ［ｉ，ｊ＋１］のトランジスタＴｒ１２に流れる電流をｉについて和をとった値である。また、図２０のタイミングチャートにおいて、配線ＯＲＰ、配線ＯＳＰ、配線ＯＲＭ、及び配線ＯＳＭの電位は、常に低レベル電位である（図示しない。）。
【０２１１】
図２１のタイミングチャートは、図２０のタイミングチャートの時刻Ｔ０５より先の時刻の動作を示しており、時刻Ｔ０６乃至時刻Ｔ１１における配線ＯＲＰ、配線ＯＳＰ、配線ＯＲＭ、及び配線ＯＳＭの電位の変動を示している。なお、時刻Ｔ０６乃至時刻Ｔ１１において、配線ＷＷ［ｉ］、配線ＷＷ［ｉ＋１］、配線ＷＤ［ｊ］、配線ＷＤ［ｊ＋１］、配線ＷＤｒｅｆ、ノードＮ［ｉ，ｊ］、ノードＮ［ｉ，ｊ＋１］、ノードＮ［ｉ＋１，ｊ］、ノードＮ［ｉ＋１，ｊ＋１］、ノードＮｒｅｆ［ｉ］、ノードＮｒｅｆ［ｉ＋１］、配線ＲＷ［ｉ］、及び配線ＲＷ［ｉ＋１］の電位の変動はなく、また、電流ΣＩ［ｉ，ｊ］、電流ΣＩ［ｉ，ｊ＋１］、及び電流ＩＢｒｅｆの大きさの変動はないので、図２１では省略している。
【０２１２】
図２２のタイミングチャートは、図２１のタイミングチャートの時刻Ｔ１２より先の時刻の動作を示しており、時刻Ｔ１２乃至時刻Ｔ１７におけるノードＮ［ｉ，ｊ］、ノードＮ［ｉ，ｊ＋１］、ノードＮ［ｉ＋１，ｊ］、ノードＮ［ｉ＋１，ｊ＋１］、ノードＮｒｅｆ［ｉ］、ノードＮｒｅｆ［ｉ＋１］、配線ＲＷ［ｉ］、及び配線ＲＷ［ｉ＋１］の電位の変動を示し、電流ΣＩ［ｉ，ｊ］、電流ΣＩ［ｉ，ｊ＋１］、及び電流ＩＢｒｅｆの大きさの変動を示している。なお、配線ＷＷ［ｉ］、配線ＷＷ［ｉ＋１］、配線ＯＲＰ、配線ＯＳＰ、配線ＯＲＭ、及び配線ＯＳＭのそれぞれの電位は、低レベル電位のまま変動せず、配線ＷＤ［ｊ］、配線ＷＤ［ｊ＋１］、配線ＷＤｒｅｆのそれぞれの電位は、接地電位のまま変動しないため、図２２のタイミングチャートでは、配線ＷＷ［ｉ］、配線ＷＷ［ｉ＋１］、配線ＷＤ［ｊ］、配線ＷＤ［ｊ＋１］、配線ＷＤｒｅｆ、配線ＯＲＰ、配線ＯＳＰ、配線ＯＲＭ、及び配線ＯＳＭの電位の変動の記載を省略している。また、図２２のタイミングチャートは、後述するΔＩＢ［ｊ］、ΔＩＢ［ｊ＋１］の電流の大きさの変動も記載している。
【０２１３】
＜＜時刻Ｔ０１から時刻Ｔ０２まで＞＞
時刻Ｔ０１から時刻Ｔ０２までの間において、配線ＷＷ［ｉ］に高レベル電位（図２０ではＨｉｇｈと表記している。）が印加され、配線ＷＷ［ｉ＋１］に低レベル電位（図２０ではＬｏｗと表記している。）が印加されている。加えて、配線ＷＤ［ｊ］には接地電位（図２０ではＧＮＤと表記している。）よりもＶＰＲ−ＶＸ［ｉ，ｊ］大きい電位が印加され、配線ＷＤ［ｊ＋１］には接地電位よりもＶＰＲ−ＶＸ［ｉ，ｊ＋１］大きい電位が印加され、配線ＷＤｒｅｆには接地電位よりもＶＰＲ大きい電位が印加されている。更に、配線ＲＷ［ｉ］、及び配線ＲＷ［ｉ＋１］にはそれぞれ基準電位（図２０ではＲＥＦＰと表記している。）が印加されている。
【０２１４】
なお、電位ＶＸ［ｉ，ｊ］、及び電位ＶＸ［ｉ，ｊ＋１］は、第１アナログデータに対応する電位である。また、電位ＶＰＲは、参照アナログデータに対応する電位である。
【０２１５】
このとき、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれのトランジスタＴｒ１１のゲートに高レベル電位が印加されるため、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれのトランジスタＴｒ１１は、導通状態となる。そのため、メモリセルＡＭ［ｉ，ｊ］において、配線ＷＤ［ｊ］とノードＮ［ｉ，ｊ］とが電気的に接続されるため、ノードＮ［ｉ，ｊ］の電位は、ＶＰＲ−ＶＸ［ｉ，ｊ］となる。同様に、メモリセルＡＭ［ｉ，ｊ＋１］において、配線ＷＤ［ｊ＋１］とノードＮ［ｉ，ｊ＋１］とが電気的に接続されるため、ノードＮ［ｉ，ｊ＋１］の電位は、ＶＰＲ−ＶＸ［ｉ，ｊ＋１］となり、メモリセルＡＭｒｅｆ［ｉ］において、配線ＷＤｒｅｆとノードＮｒｅｆ［ｉ］とが電気的に接続されるため、ノードＮｒｅｆ［ｉ］の電位は、ＶＰＲとなる。
【０２１６】
ここで、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれのトランジスタＴｒ１２の第１端子から第２端子に流れる電流を考える。配線Ｂ［ｊ］からメモリセルＡＭ［ｉ，ｊ］のトランジスタＴｒ１２の第１端子を介して第２端子に流れる電流Ｉ０［ｉ，ｊ］は、次の式で表すことができる。
【０２１７】
【数７】
2018110386.tif 000009
【０２１８】
ｋは、トランジスタＴｒ１２のチャネル長、チャネル幅、移動度、及びゲート接続膜の容量などで決まる定数である。また、Ｖｔｈは、トランジスタＴｒ１２のしきい値電圧である。
【０２１９】
このとき、列出力回路ＯＵＴ［ｊ］の出力端子ＯＴ［ｊ］から配線Ｂ［ｊ］に流れる電流は、Ｉ０［ｉ，ｊ］となる。
【０２２０】
同様に、配線Ｂ［ｊ＋１］からメモリセルＡＭ［ｉ，ｊ＋１］のトランジスタＴｒ１２の第１端子を介して第２端子に流れる電流Ｉ０［ｉ，ｊ＋１］は、次の式で表すことができる。
【０２２１】
【数８】
2018110386.tif 000010
【０２２２】
このとき、列出力回路ＯＵＴ［ｊ＋１］の出力端子ＯＴ［ｊ＋１］から配線Ｂ［ｊ＋１］に流れる電流は、Ｉ０［ｉ，ｊ＋１］となる。
【０２２３】
更に、配線ＢｒｅｆからメモリセルＡＭｒｅｆ［ｉ］のトランジスタＴｒ１２の第１端子を介して第２端子に流れる電流Ｉｒｅｆ０［ｉ］は、次の式で表すことができる。
【０２２４】
【数９】
2018110386.tif 000011
【０２２５】
このとき、参照列出力回路Ｃｒｅｆの出力端子ＯＴｒｅｆから配線Ｂｒｅｆに流れる電流は、Ｉｒｅｆ０［ｉ］となる。
【０２２６】
なお、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのトランジスタＴｒ１１のゲートに低レベル電位が印加されるため、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのトランジスタＴｒ１１は、非導通状態となる。このため、ノードＮ［ｉ＋１，ｊ］、ノードＮ［ｉ＋１，ｊ＋１］、及びノードＮ［ｉ＋１］への電位の保持は行われない。
【０２２７】
＜＜時刻Ｔ０２から時刻Ｔ０３まで＞＞
時刻Ｔ０２から時刻Ｔ０３までの間において、配線ＷＷ［ｉ］に低レベル電位が印加される。このとき、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれのトランジスタＴｒ１１のゲートに低レベル電位が印加されるため、メモリセルＡＭｒｅｆ［ｉ］のそれぞれのトランジスタＴｒ１１は非導通状態となる。
【０２２８】
また、配線ＷＷ［ｉ＋１］には、時刻Ｔ０２以前から引き続き、低レベル電位が印加されている。このため、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのトランジスタＴｒ１１は、時刻Ｔ０２以前から非導通状態となっている。
【０２２９】
上述のとおり、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、メモリセルＡＭｒｅｆ［ｉ］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのトランジスタＴｒ１１は非導通状態となっているため、時刻Ｔ０２から時刻Ｔ０３までの間では、ノードＮ［ｉ，ｊ］、ノードＮ［ｉ，ｊ＋１］、ノードＮ［ｉ＋１，ｊ］、ノードＮ［ｉ＋１，ｊ＋１］、ノードＮｒｅｆ［ｉ］、及びノードＮｒｅｆ［ｉ＋１］のそれぞれの電位が保持される。
【０２３０】
特に、積和演算回路７００の回路構成の説明で述べたとおり、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、メモリセルＡＭｒｅｆ［ｉ］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのトランジスタＴｒ１１にＯＳトランジスタを適用することによって、トランジスタＴｒ１１のソース−ドレイン間に流れるリーク電流を小さくすることができるため、それぞれのノードの電位を長時間保持することができる。
【０２３１】
時刻Ｔ０２から時刻Ｔ０３までの間において、配線ＷＤ［ｊ］、配線ＷＤ［ｊ＋１］、及び配線ＷＤｒｅｆには接地電位が印加されている。メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、メモリセルＡＭｒｅｆ［ｉ］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのトランジスタＴｒ１１は、非導通状態となっているため、配線ＷＤ［ｊ］、配線ＷＤ［ｊ＋１］、及び配線ＷＤｒｅｆからの電位の印加によって、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、メモリセルＡＭｒｅｆ［ｉ］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのノードに保持されている電位が書き換えられることは無い。
【０２３２】
＜＜時刻Ｔ０３から時刻Ｔ０４まで＞＞
時刻Ｔ０３から時刻Ｔ０４までの間において、配線ＷＷ［ｉ］に低レベル電位が印加され、配線ＷＷ［ｉ＋１］に高レベル電位が印加されている。加えて、配線ＷＤ［ｊ］には接地電位よりもＶＰＲ−ＶＸ［ｉ＋１，ｊ］大きい電位が印加され、配線ＷＤ［ｊ＋１］には接地電位よりもＶＰＲ−ＶＸ［ｉ＋１，ｊ＋１］大きい電位が印加され、配線ＷＤｒｅｆには接地電位よりもＶＰＲ大きい電位が印加されている。更に、時刻Ｔ０２から引き続き、配線ＲＷ［ｉ］、及び配線ＲＷ［ｉ＋１］には、それぞれ基準電位が印加されている。
【０２３３】
なお、電位ＶＸ［ｉ＋１，ｊ］、及び電位ＶＸ［ｉ＋１，ｊ＋１］は、第１アナログデータに対応する電位である。
【０２３４】
このとき、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのトランジスタＴｒ１１のゲートに高レベル電位が印加されるため、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのトランジスタＴｒ１１は、導通状態となる。そのため、メモリセルＡＭ［ｉ＋１，ｊ］において、配線ＷＤ［ｊ］とノードＮ［ｉ＋１，ｊ］とが電気的に接続されるため、ノードＮ［ｉ＋１，ｊ］の電位は、ＶＰＲ−ＶＸ［ｉ＋１，ｊ］となる。同様に、メモリセルＡＭ［ｉ＋１，ｊ＋１］において、配線ＷＤ［ｊ＋１］とノードＮ［ｉ＋１，ｊ＋１］とが電気的に接続されるため、ノードＮ［ｉ＋１，ｊ＋１］の電位は、ＶＰＲ−ＶＸ［ｉ＋１，ｊ＋１］となり、メモリセルＡＭｒｅｆ［ｉ＋１］において、配線ＷＤｒｅｆとノードＮｒｅｆ［ｉ＋１］とが電気的に接続されるため、ノードＮｒｅｆ［ｉ＋１］の電位は、ＶＰＲとなる。
【０２３５】
ここで、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのトランジスタＴｒ１２の第１端子から第２端子に流れる電流を考える。配線Ｂ［ｊ］からメモリセルＡＭ［ｉ＋１，ｊ］のトランジスタＴｒ１２の第１端子を介して第２端子に流れる電流Ｉ０［ｉ＋１，ｊ］は、次の式で表すことができる。
【０２３６】
【数１０】
2018110386.tif 000012
【０２３７】
このとき、列出力回路ＯＵＴ［ｊ］の出力端子ＯＴ［ｊ］から配線Ｂ［ｊ］に流れる電流は、Ｉ０［ｉ，ｊ］＋Ｉ０［ｉ＋１，ｊ］となる。
【０２３８】
同様に、配線Ｂ［ｊ＋１］からメモリセルＡＭ［ｉ＋１，ｊ＋１］のトランジスタＴｒ１２の第１端子を介して第２端子に流れる電流Ｉ０［ｉ＋１，ｊ＋１］は、次の式で表すことができる。
【０２３９】
【数１１】
2018110386.tif 000013
【０２４０】
このとき、列出力回路ＯＵＴ［ｊ＋１］の出力端子ＯＴ［ｊ＋１］から配線Ｂ［ｊ＋１］に流れる電流は、Ｉ０［ｉ，ｊ＋１］＋Ｉ０［ｉ＋１，ｊ＋１］となる。
【０２４１】
更に、配線ＢｒｅｆからメモリセルＡＭｒｅｆ［ｉ＋１］のトランジスタＴｒ１２の第１端子を介して第２端子に流れる電流Ｉｒｅｆ０［ｉ＋１］は、次の式で表すことができる。
【０２４２】
【数１２】
2018110386.tif 000014
【０２４３】
このとき、参照列回路Ｃｒｅｆの出力端子ＯＴｒｅｆから配線Ｂｒｅｆに流れる電流は、Ｉｒｅｆ０［ｉ］＋Ｉｒｅｆ０［ｉ＋１］となる。
【０２４４】
＜＜時刻Ｔ０４から時刻Ｔ０５まで＞＞
時刻Ｔ０４から時刻Ｔ０５までの間において、時刻Ｔ０１から時刻Ｔ０２までの動作、又は時刻Ｔ０３から時刻Ｔ０４までの間の動作と同様に、残りのメモリセルＡＭに第１アナログデータに対応する電位が書き込まれ、残りのメモリセルＡＭｒｅｆに電位ＶＰＲが書き込まれるものとする。したがって、全てのメモリセルＡＭのそれぞれのトランジスタＴｒ１２に流れる電流の総和は、列出力回路ＯＵＴ［ｊ］の出力端子ＯＴ［ｊ］から配線Ｂ［ｊ］に流れる電流となり、ΣＩ０［ｉ，ｊ］（このΣはｉについて和をとっている。）となる。
【０２４５】
ここで、参照列出力回路Ｃｒｅｆについて着目する。参照列出力回路Ｃｒｅｆの配線ＯＬｒｅｆは、出力端子ＯＴｒｅｆを介して、配線Ｂｒｅｆと電気的に接続されているため、配線Ｂｒｅｆに流れる電流は、配線ＯＬｒｅｆに流れる電流となる。配線Ｂｒｅｆには、メモリセルＡＭｒｅｆ［１］乃至メモリセルＡＭｒｅｆ［ｎ］のそれぞれのトランジスタＴｒ１２に流れる電流を足し合わせた電流が流れる。つまり、配線Ｂｒｅｆには、ＩＢｒｅｆ＝ΣＩｒｅｆ０［ｉ］（このΣはｉについて和をとっている。）の電流が流れるため、該電流は、配線ＯＬｒｅｆにも流れる。該電流は、カレントミラー回路ＣＭにおいて、ノードＮＣＭｒｅｆの電位に応じて、トランジスタＴｒ９の第１端子からノードＮＣＭｒｅｆの方向に出力される。
【０２４６】
ところで、図１８において、配線ＩＬｒｅｆに流れる電流をＩＣＭｒｅｆと記載しているが、本明細書では、時刻Ｔ０９より前の時刻において、配線ＩＬｒｅｆに流れる電流をＩＣＭｒｅｆ０と記載する。
【０２４７】
したがって、配線ＩＬｒｅｆに流れる電流ＩＣＭｒｅｆ０は、次の式のように示すことができる。
【０２４８】
【数１３】
2018110386.tif 000015
【０２４９】
なお、カレントミラー回路ＣＭは、トランジスタＴｒ９のゲートの電位（ノードＮＣＭｒｅｆの電位）を参照しているため、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれの配線ＩＬ［１］乃至配線ＩＬ［ｎ］に、同じ電流ＩＣＭｒｅｆ０が流れる。
【０２５０】
＜＜時刻Ｔ０６から時刻Ｔ０７まで＞＞
時刻Ｔ０６から時刻Ｔ１１までの間については、図２１を用いて説明する。時刻Ｔ０６から時刻Ｔ０７までの間において、配線ＯＲＰを高レベル電位とし、配線ＯＲＭを高レベル電位とする。このとき、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれのトランジスタＴｒ３のゲートに高レベル電位が印加されるため、トランジスタＴｒ３は導通状態となる。そのため、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれの容量素子Ｃ１の第１端子に低レベル電位が印加され、容量素子Ｃ１の電位が初期化される。また、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれのトランジスタＴｒ２３のゲートに高レベル電位が印加されるため、トランジスタＴｒ２３は導通状態となる。そのため、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれの容量素子Ｃ３の第１端子に高レベル電位が印加され、容量素子Ｃ３の電位が初期化される。なお、時刻Ｔ０６の時点において、配線ＯＳＰには低レベル電位が印加されて、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれのトランジスタＴｒ２を非導通状態とし、配線ＯＳＭには低レベル電位が印加されて、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれのトランジスタＴｒ２２を非導通状態としている。
【０２５１】
＜＜時刻Ｔ０７から時刻Ｔ０８まで＞＞
時刻Ｔ０７から時刻Ｔ０８までの間において、配線ＯＲＰ及び配線ＯＲＭを低レベル電位としている。このとき、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれのトランジスタＴｒ３のゲートに低レベル電位が印加されるため、トランジスタＴｒ３は非導通状態となる。また、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれのトランジスタＴｒ２３のゲートに低レベル電位が印加されるため、トランジスタＴｒ２３は非導通状態となる。
【０２５２】
＜＜時刻Ｔ０８から時刻Ｔ０９まで＞＞
時刻Ｔ０８から時刻Ｔ０９までの間において、配線ＯＳＰを高レベル電位としている。このとき、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれのトランジスタＴｒ２のゲートに高レベル電位が印加されるため、トランジスタＴｒ２は導通状態となる。ところで、列出力回路ＯＵＴ［ｊ］から出力される電流ＩＢ［ｊ］は、ΣＩ０［ｉ，ｊ］（このΣはｉについて和をとっている。）となる。ここで、電流ＩＢ［ｊ］よりも電流ＩＣＭｒｅｆ０が大きいとき、トランジスタＴｒ２の第１端子から、トランジスタＴｒ２の第２端子を経由して、容量素子Ｃ１の第１端子に電流が流れ、容量素子Ｃ１によって正の電位が保持される。これにより、トランジスタＴｒ１のゲートの電位が保持されるため、トランジスタＴｒ１のソース−ドレイン間に、トランジスタＴｒ１のゲートの電位に応じた電流が流れる。
【０２５３】
なお、時刻Ｔ０９の時点において、配線ＯＳＰには低レベル電位を印加して、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれのトランジスタＴｒ２を非導通状態としている。このとき、トランジスタＴｒ１のゲートの電位は、容量素子Ｃ１に保持されているため、時刻Ｔ０９以降もトランジスタＴｒ１のソース−ドレイン間に同じ大きさの電流が流れ続ける。
【０２５４】
＜＜時刻Ｔ１０から時刻Ｔ１１まで＞＞
時刻Ｔ１０から時刻Ｔ１１までの間において、配線ＯＳＭを高レベル電位としている。このとき、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれのトランジスタＴｒ２２のゲートに高レベル電位が印加されるため、トランジスタＴｒ２２は導通状態となる。ところで、列出力回路ＯＵＴ［ｊ］から出力される電流ＩＢ［ｊ］は、ΣＩ０［ｉ，ｊ］（このΣはｉについて和をとっている。）となる。ここで、電流ＩＢ［ｊ］よりも電流ＩＣＭｒｅｆ０が小さいとき、容量素子Ｃ３の第１端子から、トランジスタＴｒ２２の第２端子を経由して、トランジスタＴｒ２２の第１端子に電流が流れ、容量素子Ｃ３によって電位が保持される。これにより、トランジスタＴｒ２１のゲートの電位が保持されるため、トランジスタＴｒ２１のソース−ドレイン間に、トランジスタＴｒ２１のゲートの電位に応じた電流が流れる。
【０２５５】
なお、時刻Ｔ１１の時点において、配線ＯＳＭには低レベル電位を印加して、列出力回路ＯＵＴ［１］乃至列出力回路ＯＵＴ［ｎ］のそれぞれのトランジスタＴｒ２２を非導通状態としている。このとき、トランジスタＴｒ２１のゲートの電位は、容量素子Ｃ３に保持されているため、時刻Ｔ１１以降もトランジスタＴｒ１のソース−ドレイン間に同じ大きさの電流が流れ続ける。
【０２５６】
なお、図２１のタイミングチャートでは、トランジスタＴｒ２の導通状態、又は非導通状態の切り替え動作（時刻Ｔ０８から時刻Ｔ０９までの間の動作）は、トランジスタＴｒ２２を導通状態、又は非導通状態の切り替え動作（時刻Ｔ１０から時刻Ｔ１１までの間の動作）の前に行っていたが、オフセット回路７５１の動作の順序はこれに限定されない。例えば、トランジスタＴｒ２２を導通状態、又は非導通状態の切り替え動作（時刻Ｔ１０から時刻Ｔ１１までの間の動作）を先に行い、後に、トランジスタＴｒ２の導通状態、又は非導通状態の切り替え動作（時刻Ｔ０８から時刻Ｔ０９までの間の動作）を行ってもよい。
【０２５７】
ここで、時刻Ｔ０６以降から時刻Ｔ１２（図２２に記載）までにおける、列出力回路ＯＵＴ［ｊ］に着目する。列出力回路ＯＵＴ［ｊ］において、トランジスタＴｒ１のソース−ドレイン間に流れる電流をＩＣＰ［ｊ］とし、定電流回路ＣＩ［ｊ］のトランジスタＴｒ２１のソース−ドレイン間に流れる電流をＩＣ［ｊ］とする（端子ＣＴ２から端子ＣＴ５［ｊ］に流れる電流）。また、トランジスタＴｒ８のソース−ドレイン間に流れる電流は、カレントミラー回路ＣＭによってＩＣＭｒｅｆ０となる。時刻Ｔ０１から時刻Ｔ１２までの間では出力端子ＳＰＴ［ｊ］から電流を出力しないものとした場合、列出力回路ＯＵＴ［ｊ］と電気的に接続されている配線Ｂ［ｊ］には、メモリセルＡＭ［１，ｊ］乃至メモリセルＡＭ［ｍ，ｊ］のそれぞれのトランジスタＴｒ１２に流れる電流を足し合わせた電流が流れる。つまり、時刻Ｔ０６から時刻Ｔ１２までの間では、列出力回路ＯＵＴ［ｊ］において、入力される電流ＩＣＭｒｅｆ０と出力されるΣＩ０［ｉ，ｊ］と、に過不足が生じたとき、トランジスタＴｒ２１の第２端子から流れる電流ＩＣ［ｊ］が配線ＯＬ［ｊ］に供給され、又は、配線ＯＬ［ｊ］から流れる電流ＩＣＰ［ｊ］がトランジスタＴｒ１の第１端子に流れる、動作が行われる。したがって、上記より次の式が成り立つ。
【０２５８】
【数１４】
2018110386.tif 000016
【０２５９】
＜＜時刻Ｔ１２から時刻Ｔ１３まで＞＞
時刻Ｔ１２以降は、図２２を用いて説明する。時刻Ｔ１２から時刻Ｔ１３までの間において、配線ＲＷ［ｉ］に基準電位（図２２ではＲＥＦＰと表記している。）よりもＶＷ［ｉ］高い電位が印加される。このとき、メモリセルＡＭ［ｉ，１］乃至メモリセルＡＭ［ｉ，ｎ］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれの容量素子Ｃ２の第２端子に、電位ＶＷ［ｉ］が印加されるため、トランジスタＴｒ１２のゲートの電位が上昇する。
【０２６０】
なお、電位ＶＷ［ｉ］は、第２アナログデータに対応する電位である。
【０２６１】
なお、トランジスタＴｒ１２のゲートの電位の増加分は、配線ＲＷ［ｉ］の電位変化に、メモリセルの構成によって決まる容量結合係数を乗じた電位となる。該容量結合係数は、容量素子Ｃ２の容量、トランジスタＴｒ１２のゲート容量、及び寄生容量によって算出される。本動作例では、説明の煩雑さを避けるため、配線ＲＷ［ｉ］の電位の増加分もトランジスタＴｒ１２のゲートの電位の増加分も同じ値として説明する。これは、メモリセルＡＭ、及びメモリセルＡＭｒｅｆにおけるそれぞれの容量結合係数を１としていることに相当する。
【０２６２】
容量結合係数を１としているため、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれの容量素子Ｃ２の第２端子に、電位ＶＷ［ｉ］が印加されることによって、ノードＮ［ｉ，ｊ］、ノードＮ［ｉ，ｊ＋１］、及びノードＮｒｅｆ［ｉ］の電位は、それぞれＶＷ［ｉ］上昇する。
【０２６３】
ここで、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれのトランジスタＴｒ１２の第１端子から第２端子に流れる電流を考える。配線Ｂ［ｊ］からメモリセルＡＭ［ｉ，ｊ］のトランジスタＴｒ１２の第１端子を介して第２端子に流れる電流Ｉ［ｉ，ｊ］は、次の式で表すことができる。
【０２６４】
【数１５】
2018110386.tif 000017
【０２６５】
つまり、配線ＲＷ［ｉ］に電位ＶＷ［ｉ］を印加することによって、配線Ｂ［ｊ］からメモリセルＡＭ［ｉ，ｊ］のトランジスタＴｒ１２の第１端子を介して第２端子に流れる電流は、Ｉ［ｉ，ｊ］−Ｉ０［ｉ，ｊ］（図２２では、ΔＩ［ｉ，ｊ］と表記する。）増加する。
【０２６６】
同様に、配線Ｂ［ｊ＋１］からメモリセルＡＭ［ｉ，ｊ＋１］のトランジスタＴｒ１２の第１端子を介して第２端子に流れる電流Ｉ［ｉ，ｊ＋１］は、次の式で表すことができる。
【０２６７】
【数１６】
2018110386.tif 000018
【０２６８】
つまり、配線ＲＷ［ｉ］に電位ＶＷ［ｉ］を印加することによって、配線Ｂ［ｊ＋１］からメモリセルＡＭ［ｉ，ｊ＋１］のトランジスタＴｒ１２の第１端子を介して第２端子に流れる電流は、Ｉ［ｉ，ｊ＋１］−Ｉ０［ｉ，ｊ＋１］（図２２では、ΔＩ［ｉ，ｊ＋１］と表記する。）増加する。
【０２６９】
更に、配線ＢｒｅｆからメモリセルＡＭｒｅｆ［ｉ］のトランジスタＴｒ１２の第１端子を介して第２端子に流れる電流Ｉｒｅｆ［ｉ］は、次の式で表すことができる。
【０２７０】
【数１７】
2018110386.tif 000019
【０２７１】
つまり、配線ＲＷ［ｉ］に電位ＶＷ［ｉ］を印加することによって、配線ＢｒｅｆからメモリセルＡＭｒｅｆ［ｉ］のトランジスタＴｒ１２の第１端子を介して第２端子に流れる電流は、Ｉｒｅｆ［ｉ］−Ｉｒｅｆ０［ｉ］（図２２では、ΔＩｒｅｆ［ｉ］と表記する。）増加する。
【０２７２】
ここで、参照列出力回路Ｃｒｅｆについて着目する。配線Ｂｒｅｆには、メモリセルＡＭｒｅｆ［１］乃至メモリセルＡＭｒｅｆ［ｍ］のそれぞれのトランジスタＴｒ１２に流れる電流を足し合わせた電流が流れる。配線ＯＬｒｅｆは、出力端子ＯＴｒｅｆを介して、配線Ｂｒｅｆと電気的に繋がっているため、配線ＯＬｒｅｆにはＩＢｒｅｆ＝ΣＩｒｅｆ［ｉ］の電流が流れる。該電流は、カレントミラー回路ＣＭにおいて、ノードＮＣＭｒｅｆの電位に応じて、トランジスタＴｒ９の第１端子からノードＮＣＭｒｅｆの方向に出力される。
【０２７３】
したがって、配線ＩＬｒｅｆからカレントミラー回路ＣＭの端子ＣＴ８に流れる電流ＩＣＭｒｅｆは、次の式のように示すことができる。
【０２７４】
【数１８】
2018110386.tif 000020
【０２７５】
ここで、配線Ｂ［ｊ］に電気的に接続されている出力端子ＳＰＴ［ｊ］から出力される電流ΔＩＢ［ｊ］について考える。時刻Ｔ１１から時刻Ｔ１２までの間では、数式（Ｅ４）を満たすため、配線Ｂ［ｊ］に電気的に接続されている出力端子ＳＰＴ［ｊ］から電流ΔＩＢ［ｊ］は出力されない。
【０２７６】
時刻Ｔ１２から時刻Ｔ１３までの間においては、配線ＲＷ［ｉ］に基準電位よりもＶＷ［ｉ］高い電位が印加されて、メモリセルＡＭ［ｉ，ｊ］のトランジスタＴｒ１２に流れるソース−ドレイン間電流が変化するため、配線Ｂ［ｊ］に電気的に接続されている出力端子ＳＰＴ［ｊ］から電流ΔＩＢ［ｊ］が出力される。具体的には、列出力回路ＯＵＴ［ｊ］では、定電流回路ＣＩの端子ＣＴ２から電流ＩＣ［ｊ］が出力され、トランジスタＴｒ８のソース−ドレイン間に電流ＩＣＭが流れ、トランジスタＴｒ１のソース−ドレイン間に電流ＩＣＰ［ｊ］が流れるため、電流ΔＩＢ［ｊ］は、メモリセルＡＭ［ｉ，ｊ］のトランジスタＴｒ１２に流れるソース−ドレイン電流をｉについて足し合わせたΣＩ［ｉ，ｊ］を用いて、次の式で表すことができる。
【０２７７】
【数１９】
2018110386.tif 000021
【０２７８】
数式（Ｅ８）に、数式（Ｅ１）乃至数式（Ｅ７）を用いることで、次の式が得られる。
【０２７９】
【数２０】
2018110386.tif 000022
【０２８０】
つまり、数式（Ｅ９）より、電流ΔＩＢ［ｊ］は、複数の第１アナログデータである電位ＶＸ［ｉ，ｊ］と、複数の第２アナログデータである電位ＶＷ［ｉ］と、の積の和に応じた値となる。すなわち、電流ΔＩＢ［ｊ］を計測することによって、第１アナログデータと第２アナログデータとの積和値を求めることができる。
【０２８１】
時刻Ｔ１２から時刻Ｔ１３までの間において、配線ＲＷ［ｉ］を除く配線ＲＷ［１］乃至配線ＲＷ［ｍ］のそれぞれの電位を基準電位にしたとき、ＶＷ［ｇ］＝０（ｇは１以上ｍ以下であり、かつｉではない整数である。）となるので、数式（Ｅ９）より、ΔＩＢ［ｊ］＝２ｋＶＸ［ｉ，ｊ］ＶＷ［ｉ］が出力される。つまり、メモリセルＡＭ［ｉ，ｊ］に格納された第１アナログデータと、配線ＲＷ［ｉ］に印加された選択信号に相当する第２アナログデータと、の積に対応したデータが、配線Ｂ［ｊ］に電気的に接続されている出力端子ＳＰＴ［ｊ］から出力される。
【０２８２】
また、同様に、配線Ｂ［ｊ＋１］に電気的に接続されている出力端子ＳＰＴ［ｊ＋１］から出力される差分電流は、ΔＩＢ［ｊ＋１］＝２ｋＶＸ［ｉ，ｊ＋１］ＶＷ［ｉ］となり、メモリセルＡＭ［ｉ，ｊ＋１］に格納された第１アナログデータと、配線ＲＷ［ｉ］に印加された選択信号に相当する第２アナログデータと、の積に対応したデータが、配線Ｂ［ｊ＋１］に電気的に接続されている出力端子ＳＰＴ［ｊ＋１］から出力される。
【０２８３】
＜＜時刻Ｔ１３から時刻Ｔ１４まで＞＞
時刻Ｔ１３から時刻Ｔ１４までの間において、配線ＲＷ［ｉ］には接地電位を印加している。このとき、メモリセルＡＭ［ｉ，１］乃至メモリセルＡＭ［ｉ，ｎ］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれの容量素子Ｃ２の第２端子に、接地電位が印加されるため、ノードＮ［ｉ，１］乃至ノードＮ［ｉ，ｎ］、及びノードＮｒｅｆ［ｉ］の電位は、それぞれ時刻Ｔ１１から時刻Ｔ１２までの間の電位に戻る。
【０２８４】
＜＜時刻Ｔ１４から時刻Ｔ１５まで＞＞
時刻Ｔ１４から時刻Ｔ１５までの間において、配線ＲＷ［ｉ＋１］を除く配線ＲＷ［１］乃至配線ＲＷ［ｍ］のそれぞれの電位を基準電位とし、配線ＲＷ［ｉ＋１］に基準電位よりもＶＷ［ｉ＋１］高い電位を印加するものとする。このとき、時刻Ｔ１２から時刻Ｔ１３までの動作と同様に、メモリセルＡＭ［ｉ＋１，１］乃至メモリセルＡＭ［ｉ＋１，ｎ］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれの容量素子Ｃ２の第２端子に、電位ＶＷ［ｉ＋１］が印加されるため、トランジスタＴｒ１２のゲートの電位が上昇する。
【０２８５】
なお、電位ＶＷ［ｉ＋１］は、第２アナログデータに対応する電位である。
【０２８６】
なお、先述のとおり、メモリセルＡＭ、及びメモリセルＡＭｒｅｆにおけるそれぞれの容量結合係数を１としているため、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれの容量素子Ｃ２の第２端子に、電位ＶＷ［ｉ＋１］が印加されることによって、ノードＮ［ｉ＋１，ｊ］、ノードＮ［ｉ＋１，ｊ＋１］、及びノードＮｒｅｆ［ｉ＋１］の電位は、それぞれＶＷ［ｉ＋１］上昇する。
【０２８７】
ノードＮ［ｉ＋１，ｊ］、ノードＮ［ｉ＋１，ｊ＋１］、及びノードＮｒｅｆ［ｉ＋１］の電位がそれぞれＶＷ［ｉ＋１］上昇することにより、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのトランジスタＴｒ１２に流れる電流の量が増加する。メモリセルＡＭ［ｉ＋１，ｊ］のトランジスタＴｒ１２に流れる電流をＩ［ｉ＋１，ｊ］としたとき、列出力回路ＯＵＴ［ｊ］の出力端子ＯＴ［ｊ］から配線Ｂ［ｊ］に流れる電流は、Ｉ［ｉ＋１，ｊ］−Ｉ０［ｉ＋１，ｊ］（図２２では、ΔＩ［ｉ＋１，ｊ］と表記する。）増加することになる。同様に、メモリセルＡＭ［ｉ＋１，ｊ＋１］のトランジスタＴｒ１２に流れる電流をＩ［ｉ＋１，ｊ＋１］としたとき、列出力回路ＯＵＴ［ｊ＋１］の出力端子ＯＴ［ｊ＋１］から配線Ｂ［ｊ＋１］に流れる電流は、Ｉ［ｉ＋１，ｊ＋１］−Ｉ０［ｉ＋１，ｊ＋１］（図２２では、ΔＩ［ｉ＋１，ｊ＋１］と表記する。）増加することになる。更に、メモリセルＡＭｒｅｆ［ｉ＋１］のトランジスタＴｒ１２に流れる電流をＩｒｅｆ［ｉ＋１］としたとき、参照列出力回路Ｃｒｅｆの出力端子ＯＴｒｅｆから配線Ｂ［ｊ＋１］に流れる電流は、Ｉｒｅｆ［ｉ＋１］−Ｉｒｅｆ０［ｉ＋１］（図２２では、ΔＩｒｅｆ［ｉ＋１］と表記する。）増加することになる。
【０２８８】
時刻Ｔ１４から時刻Ｔ１５までの動作は、時刻Ｔ１２から時刻Ｔ１３までの動作と同様に考えることができるので、時刻Ｔ１４から時刻Ｔ１５までの動作に対して、数式（Ｅ９）を用いると、配線Ｂ［ｊ］から出力される差分電流は、ΔＩＢ［ｊ］＝２ｋＶＸ［ｉ＋１，ｊ］ＶＷ［ｉ＋１］となる。つまり、メモリセルＡＭ［ｉ＋１，ｊ］に格納された第１アナログデータと、配線ＲＷ［ｉ＋１］に印加された選択信号に相当する第２アナログデータと、の積に対応したデータが、配線Ｂ［ｊ］に電気的に接続されている出力端子ＳＰＴ［ｊ］から出力される。
【０２８９】
また、同様に、配線Ｂ［ｊ＋１］から出力される差分電流は、ΔＩＢ［ｊ＋１］＝２ｋＶＸ［ｉ＋１，ｊ＋１］ＶＷ［ｉ＋１］となり、メモリセルＡＭ［ｉ＋１，ｊ＋１］に格納された第１アナログデータと、配線ＲＷ［ｉ＋１］に印加された選択信号に相当する第２アナログデータと、の積に対応したデータが、配線Ｂ［ｊ＋１］に電気的に接続されている出力端子ＳＰＴ［ｊ＋１］から出力される。
【０２９０】
＜＜時刻Ｔ１５から時刻Ｔ１６まで＞＞
時刻Ｔ１５から時刻Ｔ１６までの間において、配線ＲＷ［ｉ＋１］には接地電位が印加されている。このとき、メモリセルＡＭ［ｉ＋１，１］乃至メモリセルＡＭ［ｉ＋１，ｎ］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれの容量素子Ｃ２の第２端子に、接地電位が印加されるため、ノードＮ［ｉ＋１，１］乃至ノードＮ［ｉ＋１，ｎ］、及びノードＮｒｅｆ［ｉ＋１］の電位は、それぞれ時刻Ｔ１３から時刻Ｔ１４までの間の電位に戻る。
【０２９１】
＜＜時刻Ｔ１６から時刻Ｔ１７まで＞＞
時刻Ｔ１６から時刻Ｔ１７までの間において、配線ＲＷ［ｉ］、及び配線ＲＷ［ｉ＋１］を除く配線ＲＷ［１］乃至配線ＲＷ［ｍ］のそれぞれの電位を基準電位とし、配線ＲＷ［ｉ］に基準電位よりもＶＷ２［ｉ］高い電位を印加し、配線ＲＷ［ｉ＋１］に基準電位よりもＶＷ２［ｉ＋１］低い電位を印加するものとする。このとき、時刻Ｔ１２から時刻Ｔ１３までの動作と同様に、メモリセルＡＭ［ｉ，１］乃至メモリセルＡＭ［ｉ，ｎ］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれの容量素子Ｃ２の第２端子に、電位ＶＷ２［ｉ］が印加されるため、メモリセルＡＭ［ｉ，１］乃至メモリセルＡＭ［ｉ，ｎ］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれのトランジスタＴｒ１２のゲートの電位が上昇する。同時に、メモリセルＡＭ［ｉ＋１，１］乃至メモリセルＡＭ［ｉ＋１，ｎ］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれの容量素子Ｃ２の第２端子に、電位−ＶＷ２［ｉ＋１］が印加されるため、メモリセルＡＭ［ｉ＋１，１］乃至メモリセルＡＭ［ｉ＋１，ｎ］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのトランジスタＴｒ１２のゲートの電位が下降する。
【０２９２】
なお、電位ＶＷ２［ｉ］、及び電位ＶＷ２［ｉ＋１］は、第２アナログデータに対応する電位である。
【０２９３】
なお、メモリセルＡＭ、及びメモリセルＡＭｒｅｆにおけるそれぞれの容量結合係数を１としているため、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれの容量素子Ｃ２の第２端子に、電位ＶＷ２［ｉ］が印加されることによって、ノードＮ［ｉ，ｊ］、ノードＮ［ｉ，ｊ＋１］、及びノードＮｒｅｆ［ｉ］の電位は、それぞれＶＷ２［ｉ］上昇する。また、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれの容量素子Ｃ２の第２端子に、電位−ＶＷ２［ｉ＋１］が印加されることによって、ノードＮ［ｉ＋１，ｊ］、ノードＮ［ｉ＋１，ｊ＋１］、及びノードＮｒｅｆ［ｉ＋１］の電位は、それぞれＶＷ２［ｉ＋１］下降する。
【０２９４】
ノードＮ［ｉ，ｊ］、ノードＮ［ｉ，ｊ＋１］、及びノードＮｒｅｆ［ｉ］の電位がそれぞれＶＷ２［ｉ］上昇することにより、メモリセルＡＭ［ｉ，ｊ］、メモリセルＡＭ［ｉ，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ］のそれぞれのトランジスタＴｒ１２に流れる電流の量が増加する。ここで、メモリセルＡＭ［ｉ，ｊ］のトランジスタＴｒ１２に流れる電流をＩ［ｉ，ｊ］とし、メモリセルＡＭ［ｉ，ｊ＋１］のトランジスタＴｒ１２に流れる電流をＩ［ｉ，ｊ＋１］とし、メモリセルＡＭｒｅｆ［ｉ］のトランジスタＴｒ１２に流れる電流をＩｒｅｆ［ｉ］とする。
【０２９５】
また、ノードＮ［ｉ＋１，ｊ］、ノードＮ［ｉ＋１，ｊ＋１］、及びノードＮｒｅｆ［ｉ＋１］の電位がそれぞれＶＷ２［ｉ＋１］下降することにより、メモリセルＡＭ［ｉ＋１，ｊ］、メモリセルＡＭ［ｉ＋１，ｊ＋１］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれのトランジスタＴｒ１２に流れる電流の量が減少する。ここで、メモリセルＡＭ［ｉ＋１，ｊ］のトランジスタＴｒ１２に流れる電流をＩ２［ｉ，ｊ］とし、メモリセルＡＭ［ｉ＋１，ｊ＋１］のトランジスタＴｒ１２に流れる電流をＩ２［ｉ，ｊ＋１］とし、メモリセルＡＭｒｅｆ［ｉ＋１］のトランジスタＴｒ１２に流れる電流をＩ２ｒｅｆ［ｉ＋１］とする。
【０２９６】
このとき、列出力回路ＯＵＴ［ｊ］の出力端子ＯＴ［ｊ］から配線Ｂ［ｊ］に流れる電流は、（Ｉ２［ｉ，ｊ］−Ｉ０［ｉ，ｊ］）＋（Ｉ２［ｉ＋１，ｊ］−Ｉ０［ｉ＋１，ｊ］）（図２２では、ΔＩ［ｊ］と表記する。）増加することになる。また、列出力回路ＯＵＴ［ｊ＋１］の出力端子ＯＴ［ｊ＋１］から配線Ｂ［ｊ＋１］に流れる電流は、（Ｉ２［ｉ，ｊ＋１］−Ｉ０［ｉ，ｊ＋１］）＋（Ｉ２［ｉ＋１，ｊ＋１］−Ｉ０［ｉ＋１，ｊ＋１］）（図２２では、ΔＩ［ｊ＋１］と表記し、ΔＩ［ｊ＋１］は負の電流であるとする。）増加することになる。そして、参照列出力回路Ｃｒｅｆの出力端子ＯＴｒｅｆから配線Ｂｒｅｆ［ｊ］に流れる電流は、（Ｉｒｅｆ［ｉ，ｊ］−Ｉｒｅｆ０［ｉ，ｊ］）＋（Ｉｒｅｆ［ｉ＋１，ｊ］−Ｉｒｅｆ０［ｉ＋１，ｊ］）（図２２では、ΔＩＢｒｅｆと表記する。）増加することになる。
【０２９７】
時刻Ｔ１６から時刻Ｔ１７までの動作は、時刻Ｔ１２から時刻Ｔ１３までの動作と同様に考えることができるので、時刻Ｔ１６から時刻Ｔ１７までの動作に対して、数式（Ｅ９）を用いると、配線Ｂ［ｊ］から出力される差分電流は、ΔＩＢ［ｊ］＝２ｋ｛ＶＸ［ｉ，ｊ］ＶＷ２［ｉ］−ＶＸ［ｉ＋１，ｊ］ＶＷ２［ｉ＋１］｝となる。つまり、メモリセルＡＭ［ｉ，ｊ］及びメモリセルＡＭ［ｉ＋１，ｊ］に格納されたそれぞれの第１アナログデータと、配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］に印加された選択信号に相当するそれぞれの第２アナログデータと、の各々の積の足し合わせに対応したデータが、配線Ｂ［ｊ］に電気的に接続されている出力端子ＳＰＴ［ｊ］から出力される。
【０２９８】
また、同様に、配線Ｂ［ｊ＋１］から出力される差分電流は、ΔＩＢ［ｊ＋１］＝２ｋ｛ＶＸ［ｉ，ｊ＋１］ＶＷ２［ｉ］−ＶＸ［ｉ＋１，ｊ＋１］ＶＷ２［ｉ＋１］｝となり、メモリセルＡＭ［ｉ，ｊ＋１］及びメモリセルＡＭ［ｉ＋１，ｊ＋１］に格納されたそれぞれの第１アナログデータと、配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］に印加された選択信号に相当するそれぞれの第２アナログデータと、の積に対応したデータが、配線Ｂ［ｊ＋１］に電気的に接続されている出力端子ＳＰＴ［ｊ＋１］から出力される。
【０２９９】
＜＜時刻Ｔ１７以降＞＞
時刻Ｔ１７以降において、配線ＲＷ［ｉ］、配線ＲＷ［ｉ＋１］には接地電位を印加している。このとき、メモリセルＡＭ［ｉ，１］乃至メモリセルＡＭ［ｉ，ｎ］、メモリセルＡＭ［ｉ＋１，１］乃至メモリセルＡＭ［ｉ＋１，ｎ］、メモリセルＡＭｒｅｆ［ｉ］、及びメモリセルＡＭｒｅｆ［ｉ＋１］のそれぞれの容量素子Ｃ２の第２端子に、接地電位が印加されるため、ノードＮ［ｉ，１］乃至ノードＮ［ｉ，ｎ］、ノードＮ［ｉ＋１，１］乃至ノードＮ［ｉ＋１，ｎ］、ノードＮｒｅｆ［ｉ］、及びノードＮｒｅｆ［ｉ＋１］の電位は、それぞれ時刻Ｔ１５から時刻Ｔ１６までの間の電位に戻る。
【０３００】
以上のように、半導体装置１００のプログラマブルロジックエレメントＰＬＥ［１］乃至プログラマブルロジックエレメントＰＬＥ［ｍ］が有する積和演算回路として、図１１に示す回路を適用することによって、高速な積和演算処理を実現することができる。
【０３０１】
ここで、第１アナログデータを重み係数として、複数の第２アナログデータをニューロン出力に対応することで、各ニューロン出力の重み付け和の演算を並列して行うことができ、当該出力信号として重み付け和の演算の結果に対応したデータ、すなわちシナプス入力を取得することができる。具体的には、メモリセルＡＭ［１，ｊ］乃至メモリセルＡＭ［ｍ，ｊ］に、第ｋ層の第ｓ［ｋ］ニューロンの重み係数ｗｓ［ｋ］・１（ｋ）乃至ｗｓ［ｋ］・Ｑ［ｋ−１］（ｋ）を第１アナログデータとして格納し、配線ＲＷ［１］乃至配線ＲＷ［ｍ］にそれぞれ第（ｋ−１）層の各ニューロンの出力信号ｚ１・ｓ［ｋ］（ｋ−１）乃至ｚＱ［ｋ−１］・ｓ［ｋ］（ｋ−１）を第２アナログデータとして供給することで、第ｋ層の第ｓ［ｋ］ニューロンに入力される信号の総和ｕｓ［ｋ］（ｋ）を計算することができる。つまり、式（Ｄ１）に示した積和演算を積和演算回路７００によって実現することができる。
【０３０２】
また、教師付き学習で重み係数の更新を行うとき、メモリセルＡＭ［１，ｊ］乃至メモリセルＡＭ［ｍ，ｊ］に、第ｋ層の第ｓ［ｋ］ニューロンから第（ｋ＋１）層の各ニューロンに信号が送られるときに掛かる重み係数ｗ１・ｓ［ｋ］（ｋ＋１）乃至ｗＱ［ｋ＋１］ｓ［ｋ］（ｋ＋１）を第１アナログデータとして格納し、配線ＲＷ［１］乃至配線ＲＷ［ｍ］に第（ｋ＋１）層の各ニューロンの誤差δ１（ｋ＋１）乃至δＱ［ｋ＋１］（ｋ＋１）を第２アナログデータとして供給すると、式（Ｄ３）におけるΣｗｓ［ｋ＋１］・ｓ［ｋ］（ｋ＋１）・δｓ［ｋ＋１］（ｋ＋１）の値を、配線Ｂ［ｊ］に流れる差分電流ΔＩＢ［ｊ］から得ることができる。つまり、式（Ｄ３）に示した演算の一部を積和演算回路７００によって実現することができる。
【０３０３】
上述した積和演算回路を、階層型の人工ニューラルネットワークの隠れ層として適用する場合、重み係数ｗｓ［ｋ］ｓ［ｋ−１］（ｋ）をメモリセルＡＭ［ｉ，ｊ］に格納する第１アナログデータとし、第（ｋ−１）層の第ｓ［ｋ−１］ニューロンからの出力信号ｚｓ［ｋ−１］（ｋ−１）を配線ＲＷ［ｉ］から印加する電位（第２アナログデータ）とし、積和演算回路の配線Ｂ［ｊ］に出力される電流に応じて出力関数に相当する変調を加えた信号を第ｋ層の第ｓ［ｋ］ニューロンの出力信号ｚｓ［ｋ］（ｋ）とすればよい。
【０３０４】
また、上述した積和演算回路を、階層型の人工ニューラルネットワークの出力層として適用する場合、重み係数ｗｓ［Ｌ］ｓ［Ｌ−１］（Ｌ）をメモリセルＡＭ［ｉ，ｊ］に格納する第１アナログデータとし、第（Ｌ−１）層の第ｓ［Ｌ−１］ニューロンからの出力信号ｚｓ［Ｌ−１］（Ｌー１）を配線ＲＷ［ｉ］から印加する電位（第２アナログデータ）とし、積和演算回路の配線Ｂ［ｊ］に出力される電流に応じて出力関数に相当する変調を加えた信号を第Ｌ層の第ｓ［Ｌ］ニューロンの出力信号ｚｓ［Ｌ］（Ｌ）とすればよい。
【０３０５】
なお、階層型の人工ニューラルネットワークの入力層は、入力信号を第２層に出力するバッファ回路として機能してもよい。
【０３０６】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０３０７】
（実施の形態３）
本実施の形態では、実施の形態１で説明した半導体装置１００を利用した電子機器、及びシステムについて説明する。
【０３０８】
人工ニューラルネットワークは、ニューロンを模したユニットが、シナプスを模したユニットを介して、互いに結合された構成となっており、この結合の強度を変更することで様々な入力パターンに対して学習し、パターン認識や連想記憶、データマイニングなどを高速に実行できると考えられている。特に、音、音声、音楽、画像、または映像などのパターン認識を利用した新規な電子機器を実現できる場合がある。
【０３０９】
実施の形態２で説明した積和演算回路において、複数の第１アナログデータを重み係数として、複数の第２アナログデータをニューロン出力に対応することで、各ニューロン出力の重み付け和の演算を並列して行うことができ、当該出力信号として重み付け和の演算の結果に対応したデータ、すなわちシナプス入力を取得することができる。
【０３１０】
図２３（Ａ）は、タブレット型の情報端末であり、筐体５２２１、表示部５２２２、操作ボタン５２２３、スピーカ５２２４を有する。また、表示部５２２２に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。また、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。あるいは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。また、操作ボタン５２２３に情報端末を起動する電源スイッチ、情報端末のアプリケーションを操作するボタン、音量調整ボタン、または表示部５２２２を点灯、あるいは消灯するスイッチなどのいずれかを備えることができる。また、図２３（Ａ）に示した情報端末では、操作ボタン５２２３の数を４個示しているが、情報端末の有する操作ボタンの数及び配置は、これに限定されない。また、図示していないが、図２３（Ａ）に示した情報端末は、カメラを有する構成であってもよい。また、図示していないが、図２３（Ａ）に示した情報端末は、フラッシュライト、または照明の用途として発光装置を有する構成であってもよい。また、図示していないが、図２３（Ａ）に示した情報端末は、筐体５２２１の内部にセンサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線などを測定する機能を含むもの）を有する構成であってもよい。特に、ジャイロ、加速度センサなどの傾きを検出するセンサを有する検出装置を設けることで、図２３（Ａ）に示す情報端末の向き（鉛直方向に対して情報端末がどの向きに向いているか）を判断して、表示部５２２２の画面表示を、情報端末の向きに応じて自動的に切り替えるようにすることができる。
【０３１１】
また、情報端末５２００は、表示部５２２２として可撓性を有する基材を用いて、表示部５２２２を自由に折りたたむことができる構造を有してもよい。このような構成を図２３（Ｂ）に示す。情報端末５３００は、情報端末５２００と同様のタブレット型の情報端末であり、筐体５３２１ａ、筐体５３２１ｂ、表示部５３２２、操作ボタン５３２３、スピーカ５３２４を有している。
【０３１２】
筐体５３２１ａと筐体５３２１ｂと、は、ヒンジ部５３２１ｃにより結合されており、ヒンジ部５３２１ｃによって、２つ折りが可能となっている。また、表示部５３２２は、筐体５３２１ａ、筐体５３２１ｂ、及びヒンジ部５３２１ｃに設けられている。
【０３１３】
表示部５２２２に適用できる可撓性を有する基材としては、可視光に対する透光性を有する材料として、ポリエチレンテレフタレート樹脂（ＰＥＴ）、ポリエチレンナフタレート樹脂（ＰＥＮ）、ポリエーテルサルフォン樹脂（ＰＥＳ）、ポリアクリロニトリル樹脂、アクリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート樹脂、ポリアミド樹脂、ポリシクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリプロピレン樹脂、ポリエステル樹脂、ポリハロゲン化ビニル樹脂、アラミド樹脂、エポキシ樹脂などを用いることができる。また、これらの材料を混合または積層して用いてもよい。
【０３１４】
ところで、情報端末５２００、及び情報端末５３００に、指紋、静脈、虹彩、または声紋など生体情報を取得する装置を設けることで、生体認証機能を有する情報端末を実現することができる。特に、この生体認証機能に、上述の人工ニューラルネットワークを用いることにより、精度の高い認証システムを構築できる場合がある。また、情報端末における人工ニューラルネットワークの応用については、認証システムのみに限定されない。例えば、情報端末において、人工ニューラルネットワークを利用して音声解読を行うことができる場合がある。情報端末に音声解読機能を設けることで、音声認識によってタブレット型の情報端末を操作する機能、更には、音声や会話を判読して会話録を作成する機能、などをタブレット型の情報端末に有することができる。また、例えば、表示部にタッチパネルを有する情報端末において、該タッチパネルに指又はスタイラスペンなどにより書いた文字を人工ニューラルネットワークによって認識できる場合がある。これを利用することで、書いた文字を認識して、あらかじめ設定したフォントに変換して、表示部に映すことができる。これらの機能を用いることで、例えば、タブレット型の情報端末を、外国語などを学習するための教科書の代わりとして活用することができる。又は、例えば、会議などの議事録作成として活用することができる。
【０３１５】
なお、本発明の一態様は、図２３（Ａ）（Ｂ）に示すタブレット型の情報端末に限定せず、図２４（Ａ）に示すような、図２３（Ａ）の情報端末のサイズを小さくし、かつ通話機能を搭載した携帯電話（スマートフォン）の形態であってもよい。図２４（Ａ）の携帯電話は、筐体５５０１、表示部５５０２、マイク５５０３、スピーカ５５０４、操作ボタン５５０５を有する。図１１（Ａ）（Ｂ）に示す情報端末と同様に、指紋、静脈、虹彩、または声紋などの生体情報を取得する装置を設けることで、人工ニューラルネットワークを利用した生体認証機能を有する情報端末を実現することができる場合がある。また、図２３（Ａ）（Ｂ）に示す情報端末と同様に、人工ニューラルネットワークを利用した音声解読の機能を有してもよい。また、図２３（Ａ）（Ｂ）に示す情報端末と同様に、人工ニューラルネットワークを利用した文字認識の機能を有しても良い。
【０３１６】
図２４（Ｂ）はビデオカメラであり、第１筐体５８０１、第２筐体５８０２、表示部５８０３、操作キー５８０４、レンズ５８０５、接続部５８０６等を有する。本発明の一態様にかかる半導体装置は、ビデオカメラの各種集積回路に用いることができる。操作キー５８０４及びレンズ５８０５は第１筐体５８０１に設けられており、表示部５８０３は第２筐体５８０２に設けられている。そして、第１筐体５８０１と第２筐体５８０２とは、接続部５８０６により接続されており、第１筐体５８０１と第２筐体５８０２の間の角度は、接続部５８０６により変更が可能である。表示部５８０３における映像を、接続部５８０６における第１筐体５８０１と第２筐体５８０２との間の角度に従って切り替える構成としてもよい。
【０３１７】
ビデオカメラで撮影した画像を記録する際、データの記録形式に応じたエンコードを行う必要がある。エンコードの際に、人工ニューラルネットワークによるパターン認識を利用することによって、前回の撮像画像データと今回の撮像画像データとの差分データを算出して、データの圧縮を行うことができる。
【０３１８】
図２４（Ｃ）は、掌紋認証装置を示しており、筐体５４３１、表示部５４３２、掌紋読み取り部５４３３、配線５４３４を有している。図２４（Ｃ）は、手５４３５の掌紋を取得する様子を示している。また、本発明の一態様は、掌紋認証装置に限定されず、指紋、静脈、顔、虹彩、声紋、遺伝子などの生体情報を取得して生体認証を行う装置であってもよい。
【０３１９】
図２５に、放送システムにおけるデータ伝送を模式的に示す。図２５には、放送局６５６１から送信された電波（放送信号）が、各家庭のテレビジョン受信装置（ＴＶ）６５６０に届けられるまでの経路を示している。ＴＶ６５６０は、受信装置及び表示装置を備えている。人工衛星６５６２として、例えば、ＣＳ衛星、ＢＳ衛星などが挙げられる。アンテナ６５６４として、例えば、ＢＳ・１１０°ＣＳアンテナ、ＣＳアンテナなどが挙げられる。アンテナ６５６５として、例えば、ＵＨＦ（Ｕｌｔｒａ  Ｈｉｇｈ  Ｆｒｅｑｕｅｎｃｙ）アンテナなどが挙げられる。
【０３２０】
電波６５６６Ａ、６５６６Ｂは、衛星放送用の放送信号である。人工衛星６５６２は電波６５６６Ａを受信すると、地上に向けて電波６５６６Ｂを伝送する。各家庭において、電波６５６６Ｂはアンテナ６５６４で受信され、ＴＶ６５６０において衛星ＴＶ放送を視聴することができる。あるいは、電波６５６６Ｂは他の放送局のアンテナで受信され、放送局内の受信装置によって光ケーブルに伝送できる信号に加工される。放送局は光ケーブル網を利用して放送信号を各家庭のＴＶ６５６０に送信する。電波６５６７Ａ、６５６７Ｂは、地上波放送用の放送信号である。電波塔６５６３は、受信した電波６５６７Ａを増幅して、電波６５６７Ｂを送信する。各家庭では、アンテナ６５６５で電波６５６７Ｂを受信することで、ＴＶ６５６０で地上波ＴＶ放送を視聴することができる。
【０３２１】
放送局６５６１から電波６５６６Ａ、又は電波６５６７Ａを発信する前に、放送局６５６１が有する電子機器によって、映像データのエンコード処理が行われる。このとき、人工ニューラルネットワークによるパターン認識を利用することによって、前回の撮像画像データと今回の撮像画像データとの差分データを算出して、データの圧縮を行うことができる。
【０３２２】
また、本実施の形態の映像配信システムは、ＴＶ放送用のシステムに限定されるものではない。また配信する映像データは、動画像データでもよいし、静止画像データでもよい。
【０３２３】
例えば、高速ＩＰネットワークを通じてカメラの映像データを配信してもよい。例えば、映像データの配信システムは医療現場では、遠隔診断、遠隔診療に用いることができる。画像診断などの医療行為に利用する映像は、より高精細な映像であることが求められており、医療用画像として高解像度（８Ｋ、４Ｋ、２Ｋ）の映像求められる。図２６は、映像データの配信システムを利用した救急医療システムを模式的に示す。
【０３２４】
救急車６６００（救急車；救急搬送車両）と医療機関６６０１と間、医療機関６６０１と医療機関６６０２間の通信は、高速ネットワーク６６０５を利用して行われる。救急車６６００には、カメラ６６１０、エンコーダ６６１１、通信装置６６１２が搭載されている。
【０３２５】
カメラ６６１０は、医療機関６６０１へ搬送する患者を撮影する。カメラ６６１０で取得した映像データ６６１５は、通信装置６６１２によって非圧縮で送信することもできる。これにより遅延を少なくして、高解像度の映像データ６６１５を医療機関６６０１に伝送送することができる。救急車６６００と医療機関６６０１と間の通信に、高速ネットワーク６６０５を利用できない場合は、エンコーダ６６１１で映像データを符号化し、符号化した映像データ６６１６を送ることもできる。このとき、人工ニューラルネットワークによるパターン認識を利用することによって、前述したテレビシステムと同様に映像データデータの圧縮を行うことができる。
【０３２６】
医療機関６６０１では、救急車６６００から送られた映像データを通信装置６６２０で受信される。受信した映像データが非圧縮データであれば、通信装置６６２０を介して、表示装置６６２３に送られ、表示される。映像データが圧縮データであれば、デコーダ６６２１でデータ伸長された後、サーバ６６２２、及び表示装置６６２３に送られる。医師は、表示装置６６２３の画像から、救急車６６００の救急隊員への指示、あるいは、患者の治療にあたる医療機関６６０１内のスタッフに指示を行う。図２６の配信システムは高精細な画像を伝送することができので、医療機関６６０１内において、医師は救急搬送中の患者の細部を確認することができる。そのため、医師は短時間でより的確な指示を救急隊員やスタッフに与えることができ、患者の救命率の向上につながる。
【０３２７】
医療機関６６０１と医療機関６６０２間の映像データの通信も、上記と同様である。医療機関６６０１の画像診断装置（ＣＴ、ＭＲＩ等）で取得した医療画像を医療機関６６０２に伝送することができる。また、ここでは、救急車６６００を例に挙げたが、患者を搬送する手段は、ヘリコプターなどの航空機や、船舶でもよい。
【０３２８】
なお、本実施の形態で示した電子機器、又はシステムは、他の電子機器、又はシステムと適宜組み合わせることができる。
【０３２９】
また、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０３３０】
（実施の形態４）
本実施の形態では、本明細書などで扱うトランジスタに適用することができるトランジスタ２００およびトランジスタ２０１の詳細について、図２７乃至図３１を用いて説明を行う。
【０３３１】
＜トランジスタ２００＞
初めに、トランジスタ２００の詳細について説明を行う。
【０３３２】
図２７（Ａ）は、トランジスタ２００を有する半導体装置の上面図である。また、図２７（Ｂ）は、図２７（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図２７（Ｃ）は、図２７（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。図２７（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０３３３】
図２７（Ａ）から（Ｃ）に示すように、トランジスタ２００は、基板（図示せず）の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された金属酸化物４０６ａと、金属酸化物４０６ａの上面の少なくとも一部に接して配置された金属酸化物４０６ｂと、金属酸化物４０６ｂの上に配置された絶縁体４１２と、絶縁体４１２の上に配置された導電体４０４ａと、導電体４０４ａの上に配置された導電体４０４ｂと、導電体４０４ｂの上に配置された絶縁体４１９と、絶縁体４１２、導電体４０４ａ、および導電体４０４ｂ、および絶縁体４１９の側面に接して配置された絶縁体４１８と、金属酸化物４０６ｂの上面に接し、かつ絶縁体４１８の側面に接して配置された絶縁体２２５と、を有する。ここで、図２７（Ｂ）に示すように、絶縁体４１８の上面は、絶縁体４１９の上面と略一致することが好ましい。また、絶縁体２２５は、絶縁体４１９、導電体４０４、絶縁体４１８、および金属酸化物４０６を覆って設けられることが好ましい。
【０３３４】
以下において、金属酸化物４０６ａと金属酸化物４０６ｂをまとめて金属酸化物４０６という場合がある。なお、トランジスタ２００では、金属酸化物４０６ａおよび金属酸化物４０６ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、金属酸化物４０６ｂのみを設ける構成にしてもよい。また、導電体４０４ａと導電体４０４ｂをまとめて導電体４０４という場合がある。なお、トランジスタ２００では、導電体４０４ａおよび導電体４０４ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体４０４ｂのみを設ける構成にしてもよい。
【０３３５】
導電体４４０は、絶縁体３８４の開口の内壁に接して導電体４４０ａが形成され、さらに内側に導電体４４０ｂが形成されている。ここで、導電体４４０ａおよび導電体４４０ｂの上面の高さと、絶縁体３８４の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体４４０ａおよび導電体４４０ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体４４０ｂのみを設ける構成にしてもよい。
【０３３６】
導電体３１０は、絶縁体２１４および絶縁体２１６の開口の内壁に接して導電体３１０ａが形成され、さらに内側に導電体３１０ｂが形成されている。よって、導電体３１０ａは導電体４４０ｂに接する構成が好ましい。ここで、導電体３１０ａおよび導電体３１０ｂの上面の高さと、絶縁体２１６の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体３１０ａおよび導電体３１０ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体３１０ｂのみを設ける構成にしてもよい。
【０３３７】
導電体４０４は、トップゲートとして機能でき、導電体３１０は、バックゲートとして機能できる。バックゲートの電位は、トップゲートと同電位としてもよいし、接地電位や、任意の電位としてもよい。また、バックゲートの電位をトップゲートと連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
【０３３８】
導電体４４０は、導電体４０４と同様にチャネル幅方向に延伸されており、導電体３１０、すなわちバックゲートに電位を印加する配線として機能する。ここで、バックゲートの配線として機能する導電体４４０の上に積層して、絶縁体２１４および絶縁体２１６に埋め込まれた導電体３１０を設けることにより、導電体４４０と導電体４０４の間に絶縁体２１４および絶縁体２１６などが設けられ、導電体４４０と導電体４０４の間の寄生容量を低減し、絶縁耐圧を高めることができる。導電体４４０と導電体４０４の間の寄生容量を低減することで、トランジスタのスイッチング速度を向上させ、高い周波数特性を有するトランジスタにすることができる。また、導電体４４０と導電体４０４の間の絶縁耐圧を高めることで、トランジスタ２００の信頼性を向上させることができる。よって、絶縁体２１４および絶縁体２１６の膜厚を大きくすることが好ましい。なお、導電体４４０の延伸方向はこれに限られず、例えば、トランジスタ２００のチャネル長方向に延伸されてもよい。
【０３３９】
ここで、導電体３１０ａおよび導電体４４０ａは、水または水素などの不純物の透過を抑制する機能を有する（透過しにくい）導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましく、単層または積層とすればよい。これにより、下層から水素、水などの不純物が導電体４４０および導電体３１０を通じて上層に拡散するのを抑制することができる。なお、導電体３１０ａおよび導電体４４０ａは、水素原子、水素分子、水分子、酸素原子、酸素分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物または、酸素（例えば、酸素原子、酸素分子など）の少なくとも一の透過を抑制する機能を有することが好ましい。また、以下において、不純物の透過を抑制する機能を有する導電性材料について記載する場合も同様である。導電体３１０ａおよび導電体４４０ａが酸素の透過を抑制する機能を持つことにより、導電体３１０ｂおよび導電体４４０ｂが酸化して導電率が低下することを防ぐことができる。
【０３４０】
また、導電体３１０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、図示しないが、導電体３１０ｂは積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０３４１】
また、導電体４４０ｂは、配線として機能するため、導電体３１０ｂより導電性が高い導電体を用いることが好ましく、例えば、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、図示しないが、導電体４４０ｂは積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０３４２】
絶縁体２１４は、下層から水または水素などの不純物がトランジスタに混入するのを防ぐバリア絶縁膜として機能できる。絶縁体２１４は、水または水素などの不純物の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体２１４として窒化シリコンなどを用いることが好ましい。これにより、水素、水などの不純物が絶縁体２１４より上層に拡散するのを抑制することができる。なお、絶縁体２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の少なくとも一の透過を抑制する機能を有することが好ましい。また、以下において、不純物の透過を抑制する機能を有する絶縁性材料について記載する場合も同様である。
【０３４３】
また、絶縁体２１４は、酸素（例えば、酸素原子または酸素分子など）の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。これにより、絶縁体２２４などに含まれる酸素が下方拡散するのを抑制することができる。
【０３４４】
また、導電体４４０の上に導電体３１０を積層して設ける構成にすることにより、導電体４４０と導電体３１０の間に絶縁体２１４を設けることができる。ここで、導電体４４０ｂに銅など拡散しやすい金属を用いても、絶縁体２１４として窒化シリコンなどを設けることにより、当該金属が絶縁体２１４より上の層に拡散するのを防ぐことができる。
【０３４５】
また、絶縁体２２２は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体２２２より下層から水素、水などの不純物が絶縁体２２２より上層に拡散するのを抑制することができる。さらに、絶縁体２２４などに含まれる酸素が下方拡散するのを抑制することができる。
【０３４６】
また、絶縁体２２４中の水、水素または窒素酸化物などの不純物濃度が低減されていることが好ましい。例えば、絶縁体２２４の水素の脱離量は、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ））において、５０℃から５００℃の範囲において、水素分子に換算した脱離量が、絶縁体２２４の面積当たりに換算して、２×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、好ましくは１×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、より好ましくは５×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下であればよい。また、絶縁体２２４は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
【０３４７】
絶縁体４１２は、第１のゲート絶縁膜として機能でき、絶縁体２２０、絶縁体２２２、および絶縁体２２４は、第２のゲート絶縁膜として機能できる。なお、トランジスタ２００では、絶縁体２２０、絶縁体２２２、および絶縁体２２４を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、絶縁体２２０、絶縁体２２２、および絶縁体２２４のうちいずれか２層を積層した構造にしてもよいし、いずれか１層を用いる構造にしてもよい。
【０３４８】
金属酸化物４０６は、酸化物半導体として機能する金属酸化物を用いることが好ましい。金属酸化物としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【０３４９】
金属酸化物を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置が提供できる。また、金属酸化物は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
【０３５０】
金属酸化物４０６は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０３５１】
ここでは、金属酸化物４０６が、インジウム、元素Ｍおよび亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０３５２】
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
【０３５３】
ここで、金属酸化物４０６ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、金属酸化物４０６ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物４０６ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、金属酸化物４０６ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物４０６ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、金属酸化物４０６ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
【０３５４】
以上のような金属酸化物を金属酸化物４０６ａとして用いて、金属酸化物４０６ａの伝導帯下端のエネルギーが、金属酸化物４０６ｂの伝導帯下端のエネルギーが低い領域における、伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、金属酸化物４０６ａの電子親和力が、金属酸化物４０６ｂの伝導帯下端のエネルギーが低い領域における電子親和力より小さいことが好ましい。
【０３５５】
ここで、金属酸化物４０６ａおよび金属酸化物４０６ｂにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようにするためには、金属酸化物４０６ａと金属酸化物４０６ｂとの界面において形成される混合層の欠陥準位密度を低くするとよい。
【０３５６】
具体的には、金属酸化物４０６ａと金属酸化物４０６ｂが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、金属酸化物４０６ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、金属酸化物４０６ａとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
【０３５７】
このとき、キャリアの主たる経路は金属酸化物４０６ｂに形成されるナローギャップ部分となる。金属酸化物４０６ａと金属酸化物４０６ｂとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
【０３５８】
また、金属酸化物４０６は、領域４２６ａ、領域４２６ｂ、および領域４２６ｃを有する。領域４２６ａは、図２７（Ｂ）に示すように、領域４２６ｂと領域４２６ｃに挟まれる。領域４２６ｂおよび領域４２６ｃは、絶縁体２２５の成膜により低抵抗化された領域であり、領域４２６ａより導電性が高い領域となる。領域４２６ｂおよび領域４２６ｃは、絶縁体２２５の成膜雰囲気に含まれる、水素または窒素などの不純物元素が添加される。これにより、金属酸化物４０６ｂの絶縁体２２５と重なる領域を中心に、添加された不純物元素により酸素欠損が形成され、さらに当該不純物元素が酸素欠損に入り込むことで、キャリア密度が高くなり、低抵抗化される。
【０３５９】
よって、領域４２６ｂおよび領域４２６ｃは、領域４２６ａより、水素および窒素の少なくとも一方の濃度が大きくなることが好ましい。水素または窒素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定すればよい。ここで、領域４２６ａの水素または窒素の濃度としては、金属酸化物４０６ｂの絶縁体４１２と重なる領域の中央近傍（例えば、金属酸化物４０６ｂの絶縁体４１２のチャネル長方向の両側面からの距離が概略等しい部分）の水素または窒素の濃度を測定すればよい。
【０３６０】
なお、領域４２６ｂおよび領域４２６ｃは、酸素欠損を形成する元素、または酸素欠損と結合する元素を添加されることで低抵抗化される。このような元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。よって、領域４２６ｂおよび領域４２６ｃは、上記元素の一つまたは複数を含む構成にすればよい。
【０３６１】
また、金属酸化物４０６ａは、領域４２６ｂおよび領域４２６ｃにおいて、元素Ｍに対するＩｎの原子数比が、金属酸化物４０６ｂの元素Ｍに対するＩｎの原子数比と同程度になることが好ましい。言い換えると、金属酸化物４０６ａは、領域４２６ｂおよび領域４２６ｃにおける元素Ｍに対するＩｎの原子数比が、領域４２６ａにおける元素Ｍに対するＩｎの原子数比より大きいことが好ましい。ここで、金属酸化物４０６は、インジウムの含有率を高くすることで、キャリア密度を高くし、低抵抗化を図ることができる。このような構成にすることにより、トランジスタ２００の作製工程において、金属酸化物４０６ｂの膜厚が薄くなり、金属酸化物４０６ｂの電気抵抗が大きくなった場合でも、領域４２６ｂおよび領域４２６ｃにおいて、金属酸化物４０６ａが十分低抵抗化されており、金属酸化物４０６の領域４２６ｂおよび領域４２６ｃはソース領域およびドレイン領域として機能させることができる。
【０３６２】
図２７（Ｂ）に示す領域４２６ａ近傍の拡大図を、図２８（Ａ）に示す。図２８（Ａ）に示すように、領域４２６ｂおよび領域４２６ｃは、金属酸化物４０６の少なくとも絶縁体２２５と重なる領域に形成される。ここで、金属酸化物４０６ｂの領域４２６ｂおよび領域４２６ｃの一方は、ソース領域として機能でき、他方はドレイン領域として機能できる。また、金属酸化物４０６ｂの領域４２６ａはチャネル形成領域として機能できる。
【０３６３】
なお、図２７（Ｂ）および図２８（Ａ）では、領域４２６ａ、領域４２６ｂ、および領域４２６ｃが、金属酸化物４０６ｂおよび金属酸化物４０６ａに形成されているが、これらの領域は少なくとも金属酸化物４０６ｂに形成されていればよい。また、図２７（Ｂ）などでは、領域４２６ａと領域４２６ｂの境界、および領域４２６ａと領域４２６ｃの境界を金属酸化物４０６の上面に対して略垂直に表示しているが、本実施の形態はこれに限られるものではない。例えば、領域４２６ｂおよび領域４２６ｃが金属酸化物４０６ｂの表面近傍では導電体４０４側に張り出し、金属酸化物４０６ａの下面近傍では、絶縁体２２５側に後退する形状になる場合がある。
【０３６４】
トランジスタ２００では、図２８（Ａ）に示すように、領域４２６ｂおよび領域４２６ｃが、金属酸化物４０６の絶縁体２２５と接する領域と、絶縁体４１８、および絶縁体４１２の両端部近傍と重なる領域に形成される。このとき、領域４２６ｂおよび領域４２６ｃの導電体４０４と重なる部分は、所謂オーバーラップ領域（Ｌｏｖ領域ともいう）として機能する。Ｌｏｖ領域を有する構造とすることで、金属酸化物４０６のチャネル形成領域と、ソース領域およびドレイン領域との間に高抵抗領域が形成されないため、トランジスタのオン電流および移動度を大きくすることができる。
【０３６５】
ただし、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、図２８（Ｂ）に示すように、領域４２６ｂおよび領域４２６ｃが、金属酸化物４０６の絶縁体２２５および絶縁体４１８と重なる領域に形成される構成にしてもよい。なお、図２８（Ｂ）に示す構成を別言すると、導電体４０４のチャネル長方向の幅と、領域４２６ａとの幅と、が概略一致している構成である。図２８（Ｂ）に示す構成とすることで、ソース領域およびドレイン領域との間に高抵抗領域が形成されないため、トランジスタのオン電流を大きくすることができる。また、図２８（Ｂ）に示す構成とすることで、チャネル長方向において、ソース領域およびドレイン領域と、ゲートとが重ならないため、不要な容量が形成されるのを抑制することができる。
【０３６６】
このように、領域４２６ｂおよび領域４２６ｃの範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
【０３６７】
絶縁体４１２は、金属酸化物４０６ｂの上面に接して配置されることが好ましい。絶縁体４１２は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。このような絶縁体４１２を金属酸化物４０６ｂの上面に接して設けることにより、金属酸化物４０６ｂに効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体４１２中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体４１２の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましく、例えば、１ｎｍ程度の膜厚にすればよい。
【０３６８】
絶縁体４１２は酸素を含むことが好ましい。例えば、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、１００℃以上７００℃以下または１００℃以上５００℃以下の表面温度の範囲で、酸素分子の脱離量を絶縁体４１２の面積当たりに換算して、１×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上、好ましくは２×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上、より好ましくは４×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上であればよい。
【０３６９】
絶縁体４１２、導電体４０４、および絶縁体４１９は、金属酸化物４０６ｂと重なる領域を有する。また、絶縁体４１２、導電体４０４ａ、導電体４０４ｂ、および絶縁体４１９の側面は略一致することが好ましい。
【０３７０】
導電体４０４ａとして、導電性酸化物を用いることが好ましい。例えば、金属酸化物４０６ａまたは金属酸化物４０６ｂとして用いることができる金属酸化物を用いることができる。特に、Ｉｎ−Ｇａ−Ｚｎ系酸化物のうち、導電性が高い、金属の原子数比が［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値のものを用いることが好ましい。このような導電体４０４ａを設けることで、導電体４０４ｂへの酸素の透過を抑制し、酸化によって導電体４０４ｂの電気抵抗値が増加することを防ぐことができる。
【０３７１】
また、このような導電性酸化物を、スパッタリング法を用いて成膜することで、絶縁体４１２に酸素を添加し、金属酸化物４０６ｂに酸素を供給することが可能となる。これにより、金属酸化物４０６の領域４２６ａの酸素欠損を低減することができる。
【０３７２】
導電体４０４ｂは、例えばタングステンなどの金属を用いることができる。また、導電体４０４ｂとして、導電体４０４ａに窒素などの不純物を添加して導電体４０４ａの導電性を向上できる導電体を用いてもよい。例えば導電体４０４ｂは、窒化チタンなどを用いることが好ましい。また、導電体４０４ｂを、窒化チタンなどの金属窒化物と、その上にタングステンなどの金属を積層した構造にしてもよい。
【０３７３】
ここで、ゲート電極の機能を有する導電体４０４が、絶縁体４１２を介して、金属酸化物４０６ｂの領域４２６ａ近傍の上面及びチャネル幅方向の側面を覆うように設けられる。従って、ゲート電極としての機能を有する導電体４０４の電界によって、金属酸化物４０６ｂの領域４２６ａ近傍の上面及びチャネル幅方向の側面を電気的に取り囲むことができる。導電体４０４の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。そのため、金属酸化物４０６ｂの領域４２６ａ近傍の上面及びチャネル幅方向の側面にチャネルを形成することができるので、ソース−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を大きくすることができる。また、金属酸化物４０６ｂの領域４２６ａ近傍の上面及びチャネル幅方向の側面が、導電体４０４の電界によって取り囲まれていることから、非導通時のリーク電流（オフ電流）を小さくすることができる。
【０３７４】
導電体４０４ｂの上に絶縁体４１９が配置されることが好ましい。また、絶縁体４１９、導電体４０４ａ、導電体４０４ｂ、および絶縁体４１２の側面は略一致することが好ましい。絶縁体４１９は、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜することが好ましい。これにより、絶縁体４１９の膜厚を１ｎｍ以上２０ｎｍ以下程度、好ましくは５ｎｍ以上１０ｎｍ以下程度で成膜することができる。ここで、絶縁体４１９は、絶縁体４１８と同様に、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。
【０３７５】
このような絶縁体４１９を設けることにより、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁体４１９と絶縁体４１８で導電体４０４の上面と側面を覆うことができる。これにより、導電体４０４を介して、水または水素などの不純物が金属酸化物４０６に混入することを防ぐことができる。このように、絶縁体４１８と絶縁体４１９はゲートを保護するゲートキャップとしての機能を有する。
【０３７６】
絶縁体４１８は、絶縁体４１２、導電体４０４、および絶縁体４１９の側面に接して設けられる。また、絶縁体４１８の上面は、絶縁体４１９の上面に略一致することが好ましい。絶縁体４１８は、ＡＬＤ法を用いて成膜することが好ましい。これにより、絶縁体４１８の膜厚を１ｎｍ以上２０ｎｍ以下程度、好ましくは１ｎｍ以上３ｎｍ以下程度、例えば１ｎｍで成膜することができる。
【０３７７】
上記の通り、金属酸化物４０６の領域４２６ｂおよび領域４２６ｃは、絶縁体２２５の成膜で添加された不純物元素によって形成される。トランジスタが微細化され、チャネル長が１０ｎｍ乃至３０ｎｍ程度に形成されている場合、ソース領域またはドレイン領域に含まれる不純物元素が拡散し、ソース領域とドレイン領域が電気的に導通する恐れがある。これに対して、本実施の形態に示すように、絶縁体４１８を形成することにより、金属酸化物４０６の絶縁体２２５と接する領域どうしの間の距離を大きくすることができるので、ソース領域とドレイン領域が電気的に導通することを防ぐことができる。さらに、ＡＬＤ法を用いて、絶縁体４１８を形成することで、微細化されたチャネル長と同程度以下の膜厚にし、必要以上にソース領域とドレイン領域の距離が広がって、抵抗が増大することをふせぐことができる。
【０３７８】
ここで、絶縁体４１８は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体４１２中の酸素が外部に拡散することを防ぐことができる。また、絶縁体４１２の端部などから金属酸化物４０６に水素、水などの不純物が浸入するのを抑制することができる。
【０３７９】
絶縁体４１８は、ＡＬＤ法を用いて絶縁膜を成膜してから、異方性エッチングを行って、当該絶縁膜のうち、絶縁体４１２、導電体４０４、および絶縁体４１９の側面に接する部分を残存させて形成することが好ましい。これにより、上記のように膜厚の薄い絶縁体を容易に形成することができる。また、このとき、導電体４０４の上に、絶縁体４１９を設けておくことで、当該異方性エッチングで絶縁体４１９が一部除去されても、絶縁体４１８の絶縁体４１２および導電体４０４に接する部分を十分残存させることができる。
【０３８０】
絶縁体２２５は、絶縁体４１９、絶縁体４１８、金属酸化物４０６および絶縁体２２４を覆って設けられる。ここで、絶縁体２２５は、絶縁体４１９および絶縁体４１８の上面に接し、かつ絶縁体４１８の側面に接して設けられる。絶縁体２２５は、上述の通り、水素または窒素などの不純物を金属酸化物４０６に添加して、領域４２６ｂおよび領域４２６ｃを形成する。このため、絶縁体２２５は、水素および窒素の少なくとも一方を有することが好ましい。
【０３８１】
また、絶縁体２２５は、金属酸化物４０６ｂの上面に加えて、金属酸化物４０６ｂの側面および金属酸化物４０６ａの側面に接して設けられることが好ましい。これにより、領域４２６ｂおよび領域４２６ｃにおいて、金属酸化物４０６ｂの側面および金属酸化物４０６ａの側面まで低抵抗化することができる。
【０３８２】
また、絶縁体２２５は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体２２５として、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどを用いることが好ましい。このような絶縁体２２５を形成することで、絶縁体２２５を透過して酸素が浸入し、領域４２６ｂおよび領域４２６ｃの酸素欠損に酸素を供給して、キャリア密度が低下するのを防ぐことができる。また、絶縁体２２５を透過して水または水素などの不純物が浸入し、領域４２６ｂおよび領域４２６ｃが過剰に領域４２６ａ側に拡張するのを防ぐことができる。
【０３８３】
絶縁体２２５の上に絶縁体２８０を設けることが好ましい。絶縁体２８０は、絶縁体２２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
【０３８４】
絶縁体２８０および絶縁体２２５に形成された開口に導電体４５０ａおよび導電体４５１ａと、導電体４５０ｂおよび導電体４５１ｂと、が配置される。導電体４５０ａおよび導電体４５１ａと、導電体４５０ｂおよび導電体４５１ｂと、は、導電体４０４を挟んで対向して設けられることが好ましい。
【０３８５】
ここで、絶縁体２８０および絶縁体２２５の開口の内壁に接して導電体４５０ａが形成され、さらに内側に導電体４５１ａが形成されている。当該開口の底部の少なくとも一部には金属酸化物４０６の領域４２６ｂが位置しており、導電体４５０ａは領域４２６ｂと接する。同様に、絶縁体２８０および絶縁体２２５の開口の内壁に接して導電体４５０ｂが形成され、さらに内側に導電体４５１ｂが形成されている。当該開口の底部の少なくとも一部には金属酸化物４０６の領域４２６ｃが位置しており、導電体４５０ｂは領域４２６ｃと接する。
【０３８６】
ここで、図２７（Ａ）にＡ５−Ａ６の一点鎖線で示す部位の断面図を図２９（Ａ）に示す。なお、図２９（Ａ）では、導電体４５０ｂおよび導電体４５１ｂの断面図を示すが、導電体４５０ａおよび導電体４５１ａの構造も同様である。
【０３８７】
図２７（Ｂ）および図２９（Ａ）に示すように、導電体４５０ｂは、少なくとも金属酸化物４０６の上面と接し、さらに金属酸化物４０６の側面と接することが好ましい。特に、図２９（Ａ）に示すように、導電体４５０ｂは、金属酸化物４０６のチャネル幅方向のＡ５側の側面およびＡ６側の側面双方、または一方と接することが好ましい。また、図２７（Ｂ）に示すように、導電体４５０ｂが、金属酸化物４０６のチャネル長方向のＡ２側の側面と接する構成にしてもよい。このように、導電体４５０ｂが金属酸化物４０６の上面に加えて、金属酸化物４０６の側面と接する構成にすることにより、導電体４５０ｂと金属酸化物４０６のコンタクト部の上面積を増やすことなく、コンタクト部の接触面積を増加させ、導電体４５０ｂと金属酸化物４０６の接触抵抗を低減することができる。これにより、トランジスタのソース電極およびドレイン電極の微細化を図りつつ、オン電流を大きくすることができる。なお、導電体４５０ａおよび導電体４５１ａについても上記と同様のことが言える。
【０３８８】
ここで、導電体４５０ａはトランジスタ２００のソース領域およびドレイン領域の一方として機能する領域４２６ｂと接しており、導電体４５０ｂはトランジスタ２００のソース領域およびドレイン領域の他方として機能する領域４２６ｃと接している。よって、導電体４５０ａおよび導電体４５１ａはソース電極およびドレイン電極の一方として機能でき、導電体４５０ｂおよび導電体４５１ｂはソース電極およびドレイン電極の他方として機能できる。領域４２６ｂおよび領域４２６ｃは低抵抗化されているので、導電体４５０ａと領域４２６ｂの接触抵抗、および導電体４５０ｂと領域４２６ｃの接触抵抗を低減し、トランジスタ２００のオン電流を大きくすることができる。
【０３８９】
ここで、導電体４５０ａおよび導電体４５０ｂは、導電体３１０ａなどと同様に、水または水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウムまたは酸化ルテニウムなどを用いることが好ましく、単層または積層とすればよい。これにより、絶縁体２８０より上層から水素、水などの不純物が導電体４５１ａおよび導電体４５１ｂを通じて金属酸化物４０６に混入するのを抑制することができる。
【０３９０】
また、導電体４５１ａおよび導電体４５１ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、図示しないが、導電体４５１ａおよび導電体４５１ｂは積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０３９１】
なお、図２７（Ｃ）および図２９（Ａ）では、導電体４５０ａおよび導電体４５０ｂが、金属酸化物４０６ａおよび金属酸化物４０６ｂの両方と接しているが、これに限られず、例えば、金属酸化物４０６ｂのみと接する構成にしてもよい。また、導電体４５０ａ、導電体４５１ａ、導電体４５０ｂ、および導電体４５１ｂの上面の高さは同程度にできる。また、トランジスタ２００では、導電体４５０ａと導電体４５１ａを積層にし、導電体４５０ｂと導電体４５１ｂを積層にする構成について示しているが、本発明はこれに限られるものではない。例えば、導電体４５１ａと導電体４５１ｂのみを設ける構成にしてもよい。
【０３９２】
また、図２９（Ａ）では、絶縁体２２４が、導電体４５０ａおよび導電体４５０ｂが設けられる開口の底部になっているが、本実施の形態はこれに限られるものではない。図２９（Ｂ）に示すように、絶縁体２２２が、導電体４５０ａおよび導電体４５０ｂが設けられる開口の底部になる場合もある。図２９（Ａ）に示す場合は、導電体４５０ｂ（導電体４５０ａ）が、絶縁体２２４、金属酸化物４０６ａ、金属酸化物４０６ｂ、絶縁体２２５、および絶縁体２８０と接する。図２９（Ｂ）に示す場合では、導電体４５０ｂ（導電体４５０ａ）が、絶縁体２２２、絶縁体２２４、金属酸化物４０６ａ、金属酸化物４０６ｂ、絶縁体２２５、および絶縁体２８０と接する。
【０３９３】
次に、トランジスタ２００の構成材料について説明する。
【０３９４】
＜＜基板＞＞
トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【０３９５】
また、基板として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板が伸縮性を有してもよい。また、基板は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
【０３９６】
可とう性基板である基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板として好適である。
【０３９７】
＜＜絶縁体＞＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
【０３９８】
トランジスタを、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば、絶縁体２２２、絶縁体２１４として、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
【０３９９】
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
【０４００】
また、例えば、絶縁体２２２および絶縁体２１４としては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。なお、絶縁体２２２および絶縁体２１４は、酸化アルミニウムまたは酸化ハフニウムなどを有することが好ましい。
【０４０１】
絶縁体３８４、絶縁体２１６、絶縁体２２０、絶縁体２２４および絶縁体４１２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体３８４、絶縁体２１６、絶縁体２２０、絶縁体２２４および絶縁体４１２としては、酸化シリコン、酸化窒化シリコンまたは、窒化シリコンを有することが好ましい。
【０４０２】
絶縁体２２０、絶縁体２２２、絶縁体２２４、および／または絶縁体４１２は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体２２０、絶縁体２２２、絶縁体２２４、および／または絶縁体４１２は、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などを有することが好ましい。または、絶縁体２２０、絶縁体２２２、絶縁体２２４、および／または絶縁体４１２は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、絶縁体２２４および絶縁体４１２において、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムを金属酸化物４０６と接する構造とすることで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、金属酸化物４０６に混入することを抑制することができる。また、例えば、絶縁体２２４および絶縁体４１２において、酸化シリコンまたは酸化窒化シリコンを金属酸化物４０６と接する構造とすることで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
【０４０３】
絶縁体３８４、絶縁体２１６、および絶縁体２８０は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体３８４、絶縁体２１６、および絶縁体２８０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁体３８４、絶縁体２１６、および絶縁体２８０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
【０４０４】
絶縁体４１８および絶縁体４１９としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。絶縁体４１８および絶縁体４１９としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
【０４０５】
＜＜導電体＞＞
導電体４０４ａ、導電体４０４ｂ、導電体３１０ａ、導電体３１０ｂ、導電体４５０ａ、導電体４５０ｂ、導電体４５１ａおよび導電体４５１ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【０４０６】
また、上記導電体、特に導電体４０４ａ、導電体３１０ａ、導電体４５０ａ、および導電体４５０ｂとして、金属酸化物４０６に適用可能な金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、金属酸化物４０６に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
【０４０７】
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
【０４０８】
なお、トランジスタのチャネル形成領域に酸化物を用いる場合は、ゲート電極として前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
【０４０９】
＜＜金属酸化物４０６に適用可能な金属酸化物＞＞
以下に、本発明に係る金属酸化物４０６について説明する。金属酸化物４０６として、酸化物半導体として機能する金属酸化物を用いることが好ましい。
【０４１０】
金属酸化物４０６は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０４１１】
ここで、金属酸化物４０６が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、金属酸化物４０６が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
【０４１２】
以下に、図３０（Ａ）、図３０（Ｂ）、および図３０（Ｃ）を用いて、金属酸化物４０６が有するインジウム、元素Ｍおよび亜鉛の原子数比の好ましい範囲について説明する。なお、図３０（Ａ）、図３０（Ｂ）、および図３０（Ｃ）には、酸素の原子数比については記載しない。また、金属酸化物４０６が有するインジウム、元素Ｍ、および亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
【０４１３】
図３０（Ａ）、図３０（Ｂ）、および図３０（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
【０４１４】
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるラインを表す。
【０４１５】
また、図３０（Ａ）、図３０（Ｂ）、および図３０（Ｃ）に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比、およびその近傍値の金属酸化物は、スピネル型の結晶構造をとりやすい。
【０４１６】
また、金属酸化物中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の近傍値である場合、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０の近傍値である場合、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。金属酸化物中に複数の相が共存する場合、異なる結晶構造の間において、結晶粒界が形成される場合がある。
【０４１７】
図３０（Ａ）に示す領域Ａは、金属酸化物４０６が有する、インジウム、元素Ｍ、および亜鉛の原子数比の好ましい範囲の一例について示している。
【０４１８】
金属酸化物は、インジウムの含有率を高くすることで、金属酸化物のキャリア移動度（電子移動度）を高くすることができる。従って、インジウムの含有率が高い金属酸化物はインジウムの含有率が低い金属酸化物と比較してキャリア移動度が高くなる。
【０４１９】
一方、金属酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍値である場合（例えば図３０（Ｃ）に示す領域Ｃ）は、絶縁性が高くなる。
【０４２０】
例えば、金属酸化物４０６ｂに用いる金属酸化物は、キャリア移動度が高い、図３０（Ａ）の領域Ａで示される原子数比を有することが好ましい。金属酸化物４０６ｂに用いる金属酸化物は、例えばＩｎ：Ｇａ：Ｚｎ＝４：２：３から４．１、およびその近傍値程度になるようにすればよい。一方、金属酸化物４０６ａに用いる金属酸化物は、絶縁性が比較的高い、図３０（Ｃ）の領域Ｃで示される原子数比を有することが好ましい。金属酸化物４０６ａに用いる金属酸化物は、例えばＩｎ：Ｇａ：Ｚｎ＝１：３：４程度になるようにすればよい。
【０４２１】
特に、図３０（Ｂ）に示す領域Ｂでは、領域Ａの中でも、キャリア移動度が高く、信頼性が高い優れた金属酸化物が得られる。
【０４２２】
なお、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を含む。近傍値には、例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。また、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６、およびその近傍値、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：７、およびその近傍値を含む。
【０４２３】
また、金属酸化物４０６として、Ｉｎ−Ｍ−Ｚｎ酸化物を用いる場合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。なお、成膜される金属酸化物の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、金属酸化物４０６に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される金属酸化物の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。また、金属酸化物４０６に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝５：１：７［原子数比］の場合、成膜される金属酸化物の組成は、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６［原子数比］の近傍となる場合がある。
【０４２４】
なお、金属酸化物が有する性質は、原子数比によって一義的に定まらない。同じ原子数比であっても、形成条件により、金属酸化物の性質が異なる場合がある。例えば、金属酸化物４０６をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。また、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。従って、図示する領域は、金属酸化物が特定の特性を有する傾向がある原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
【０４２５】
＜＜金属酸化物の構成＞＞
以下では、ＯＳトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
【０４２６】
なお、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
【０４２７】
ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【０４２８】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【０４２９】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【０４３０】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
【０４３１】
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【０４３２】
＜＜金属酸化物の構造＞＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
【０４３３】
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
【０４３４】
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０４３５】
また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
【０４３６】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。
【０４３７】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０４３８】
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ  ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
【０４３９】
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
【０４４０】
＜＜金属酸化物を有するトランジスタ＞＞
続いて、上記金属酸化物をトランジスタに用いる場合について説明する。
【０４４１】
なお、上記金属酸化物をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【０４４２】
また、トランジスタには、金属酸化物４０６ｂの領域４２６ａにおけるキャリア密度の低いことが好ましい。金属酸化物のキャリア密度を低くする場合においては、金属酸化物中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、金属酸化物４０６ｂの領域４２６ａにおけるキャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
【０４４３】
また、高純度真性または実質的に高純度真性である金属酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【０４４４】
また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
【０４４５】
従って、トランジスタの電気特性を安定にするためには、金属酸化物４０６ｂの領域４２６ａ中の不純物濃度を低減することが有効である。また、金属酸化物４０６ｂの領域４２６ａ中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【０４４６】
＜＜不純物＞＞
ここで、金属酸化物中における各不純物の影響について説明する。
【０４４７】
金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、金属酸化物において欠陥準位が形成される。このため、金属酸化物４０６ｂの領域４２６ａにおけるシリコンや炭素の濃度（ＳＩＭＳにより得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０４４８】
また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物４０６ｂの領域４２６ａにおいて、アルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物４０６ｂの領域４２６ａ中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０４４９】
また、金属酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、金属酸化物４０６ｂの領域４２６ａに窒素が含まれているトランジスタはノーマリーオン特性となりやすい。従って、金属酸化物４０６ｂの領域４２６ａにおいて、窒素はできる限り低減されていることが好ましい、例えば、金属酸化物４０６ｂの領域４２６ａ中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０４５０】
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、金属酸化物４０６ｂの領域４２６ａに水素が多く含まれているトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物４０６ｂの領域４２６ａ中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【０４５１】
金属酸化物４０６ｂの領域４２６ａ中の不純物を十分に低減することで、トランジスタに安定した電気特性を付与することができる。
【０４５２】
＜トランジスタ２０１＞
次に、トランジスタ２００とは異なる構成例として、トランジスタ２０１の詳細について説明を行う。
【０４５３】
図３１（Ａ）は、トランジスタ２０１を有する半導体装置の上面図である。また、図３１（Ｂ）は、図３１（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２０１のチャネル長方向の断面図でもある。また、図３１（Ｃ）は、図３１（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２０１のチャネル幅方向の断面図でもある。図３１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。また、トランジスタ２０１の構成要素のうち、トランジスタ２００と共通のものについては、符号を同じくする。
【０４５４】
図３１（Ａ）から（Ｃ）に示すように、トランジスタ２０１は、基板（図示せず）の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された金属酸化物４０６ａと、金属酸化物４０６ａの上面の少なくとも一部に接して配置された金属酸化物４０６ｂと、金属酸化物４０６ｂの上面の少なくとも一部に接して配置された導電体４５２ａおよび導電体４５２ｂと、金属酸化物４０６ｂの上面の少なくとも一部に接し且つ導電体４５２ａおよび導電体４５２ｂの上に配置された金属酸化物４０６ｃと、金属酸化物４０６ｃの上に配置された絶縁体４１２と、絶縁体４１２の上に配置された導電体４０５ａと、導電体４０５ａの上に配置された導電体４０５ｂと、導電体４０５ｂの上に配置された絶縁体４２０と、を有する。
【０４５５】
導電体４０５（導電体４０５ａおよび導電体４０５ｂ）は、トップゲートとして機能でき、導電体３１０は、バックゲートとして機能できる。バックゲートの電位は、トップゲートと同電位としてもよいし、接地電位や、任意の電位としてもよい。また、バックゲートの電位をトップゲートと連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
【０４５６】
導電体４０５ａは、図２７の導電体４０４ａと同様の材料を用いて設けることができる。導電体４０５ｂは、図２７の導電体４０４ｂと同様の材料を用いて設けることができる。
【０４５７】
導電体４５２ａはソース電極またはドレイン電極の一方としての機能を有し、導電体４５２ｂはソース電極またはドレイン電極の他方としての機能を有する。
【０４５８】
導電体４５２ａ、４５２ｂは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。また、図では単層構造を示したが、２層以上の積層構造としてもよい。また、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
【０４５９】
トランジスタ２０１において、チャネルは金属酸化物４０６ｂに形成されることが好ましい。そのため、金属酸化物４０６ｃは金属酸化物４０６ｂよりも絶縁性が比較的高い材料を用いることが好ましい。金属酸化物４０６ｃは、金属酸化物４０６ａと同様の材料を用いればよい。
【０４６０】
トランジスタ２０１は、金属酸化物４０６ｃを設けることで、トランジスタ２０１を埋め込みチャネル型のトランジスタとすることができる。また、導電体４５２ａおよび導電体４５２ｂの端部の酸化を防ぐことができる。また、導電体４０５と導電体４５２ａ（または導電体４０５と導電体４５２ｂ）との間のリーク電流を防ぐことができる。なお、金属酸化物４０６ｃは、場合によっては省略してもよい。
【０４６１】
また、金属酸化物４０６ｂは、領域４２６ｄを有する。領域４２６ｄは、図３１（Ｂ）に示すように、金属酸化物４０６ｂが、導電体４５２ａ、及び導電体４５２ｂと接する領域に位置する。領域４２６ｄは、導電体４５２ａ、及び導電体４５２ｂの成膜時によるダメージと、当該成膜雰囲気に含まれる窒素などの不純物が添加されることと、によって形成される。これによって、金属酸化物４０６ｂの領域４２６ｄにおいて、添加された不純物元素により酸素欠損が形成され、更に当該不純物元素が酸素欠損に入り込むことで、キャリア密度が高くなり、低抵抗化される。なお、導電体４５２ａ、及び導電体４５２ｂの成膜条件次第では、領域４２６ｄは、金属酸化物４０６ｂの界面にのみ形成される場合がある。
【０４６２】
絶縁体４２０は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体４２０として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
【０４６３】
トランジスタ２０１は、絶縁体４２０を設けることで、導電体４０５が酸化することを防ぐことができる。また、水または水素などの不純物が、金属酸化物４０６へ侵入することを防ぐことができる。
【０４６４】
トランジスタ２０１は、トランジスタ２００と比べて、金属酸化物４０６ｂと電極（ソース電極またはドレイン電極）との接触面積を大きくすることができる。また、図２７に示す領域４２６ｂおよび領域４２６ｃを作製する工程が不要になる。そのため、トランジスタ２０１は、トランジスタ２００よりもオン電流を大きくすることができる。また製造工程を簡略化することができる。
【０４６５】
トランジスタ２０１のその他の構成要素の詳細は、トランジスタ２００の記載を参照すればよい。
【０４６６】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０４６７】
（本明細書等の記載に関する付記）
以上の実施の形態における各構成の説明について、以下に付記する。
【０４６８】
＜実施の形態で述べた本発明の一態様に関する付記＞
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
【０４６９】
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）と、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）との少なくとも一つの内容に対して、適用、組み合わせ、又は置き換えなどを行うことができる。
【０４７０】
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
【０４７１】
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）と、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）との少なくとも一つの図に対して、組み合わせることにより、さらに多くの図を構成させることができる。
【０４７２】
＜序数詞に関する付記＞
本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
【０４７３】
＜図面を説明する記載に関する付記＞
実施の形態について図面を参照しながら説明している。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【０４７４】
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。
【０４７５】
また、「上」や「下」の用語は、構成要素の位置関係が直上又は直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
【０４７６】
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
【０４７７】
また、図面において、斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
【０４７８】
また、図面において、同一の要素又は同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【０４７９】
＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子と呼ぶ場合や、第３端子、第４端子と呼ぶ場合がある。また、本明細書等に記載するトランジスタが２つ以上のゲートを有するとき（この構成をデュアルゲート構造という場合がある）、それらのゲートを第１ゲート、第２ゲートと呼ぶ場合や、フロントゲート、バックゲートと呼ぶ場合がある。特に、「フロントゲート」という語句は、単に「ゲート」という語句に互いに言い換えることができる。また、「バックゲート」という語句は、単に「ゲート」という語句に互いに言い換えることができる。なお、ボトムゲートとは、トランジスタの作製時において、チャネル形成領域よりも先に形成される端子のことをいい、「トップゲート」とは、トランジスタの作製時において、チャネル形成領域よりも後に形成される端子のことをいう。
【０４８０】
トランジスタは、ゲート、ソース、及びドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御端子として機能する端子である。ソース又はドレインとして機能する２つの入出力端子は、トランジスタの型及び各端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子と呼ぶ場合や、第３端子、第４端子と呼ぶ場合がある。
【０４８１】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【０４８２】
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
【０４８３】
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。又は、場合によっては、又は、状況に応じて、「膜」、「層」などの語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」又は「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。又は、例えば、「絶縁層」「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。
【０４８４】
なお本明細書等において、「配線」、「信号線」、「電源線」などの用語は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」という用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、「信号線」「電源線」などの用語を、「配線」という用語に変更することが可能な場合がある。「電源線」などの用語は、「信号線」などの用語に変更することが可能な場合がある。また、その逆も同様で「信号線」などの用語は、「電源線」などの用語に変更することが可能な場合がある。また、配線に印加されている「電位」という用語を、場合によっては、又は、状況に応じて、「信号」などという用語に変更することが可能な場合がある。また、その逆も同様で、「信号」などの用語は、「電位」という用語に変更することが可能な場合がある。
【０４８５】
＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及した語句の定義について説明する。
【０４８６】
＜＜半導体の不純物について＞＞
半導体の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅｓ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
【０４８７】
＜＜トランジスタについて＞＞
本明細書において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソース‐ドレイン間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
【０４８８】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
【０４８９】
＜＜スイッチについて＞＞
本明細書等において、スイッチとは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。又は、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
【０４９０】
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
【０４９１】
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。
【０４９２】
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
【０４９３】
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
【０４９４】
＜＜接続について＞＞
本明細書等において、ＸとＹとが接続されている、と記載する場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とを含むものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも含むものとする。
【０４９５】
ここで使用するＸ、Ｙなどは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【０４９６】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。
【０４９７】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
【０４９８】
なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
【０４９９】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【０５００】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。又は、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。又は、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【０５０１】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【０５０２】
＜＜平行、垂直について＞＞
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【符号の説明】
【０５０３】
ＰＤＬ［１］    入力端子、ＰＤＬ［ｌ］    入力端子、ＰＤＲ［１］    出力端子、ＰＤＲ［ｎ］    出力端子、ＰＬＥ［１］    プログラマブルロジックエレメント、ＰＬＥ［ｍ］    プログラマブルロジックエレメント、ＳＷＣ    スイッチ回路、ＰＳＷ１    プログラマブルスイッチ、ＰＳＷ２    プログラマブルスイッチ、ＰＳＷ３    プログラマブルスイッチ、Ｌ［１］    配線、Ｌ［２］    配線、Ｌ［ｌ］    配線、Ｒ［１］    配線、Ｒ［２］    配線、Ｒ［ｍ］    配線、Ｐ［１］    配線、Ｐ［２］    配線、Ｐ［ｍ］    配線、Ｑ［１］    配線、Ｑ［２］    配線、Ｑ［ｍ］    配線、Ｉｎ［１］    端子、Ｉｎ［２］    端子、Ｉｎ［ｓ］    端子、ＭＬＴ［１］    乗算回路、ＭＬＴ［ｓ］    乗算回路、ＣＭＷ［１］    コンフィギュレーションメモリ、ＣＭＷ［ｓ］    コンフィギュレーションメモリ、ＣＭＦ    コンフィギュレーションメモリ、ＡＤ    加算回路、ＦＣ    活性化関数回路、ＫＣ    保持回路、ＴＡ１    端子、ＴＡ２    端子、ＣＫＴ    端子、ＣＬＫ    クロック信号、ＴｒＡ    トランジスタ、ＴｒＢ    トランジスタ、Ｃ    容量素子、ＡＭＰ    アンプ、ＮＬ    ＮＯＴ回路、Ｎ    ノード、ＧＮＤＬ    配線、ｑ［１］    配線、ｑ［ｓ］    配線、ｒ［１］    配線、ｒ［ｔ］    配線、Ｏ［１］    端子、Ｏ［ｔ］    端子、ＳＷ    スイッチ、Ｘ    配線、ＣＭＳ    コンフィギュレーションメモリ、ＯＵＴ［１］    列出力回路、ＯＵＴ［ｊ］    列出力回路、ＯＵＴ［ｊ＋１］    列出力回路、ＯＵＴ［ｎ］    列出力回路、Ｃｒｅｆ    参照列出力回路、ＳＰＴ［１］    出力端子、ＳＰＴ［ｊ］    出力端子、ＳＰＴ［ｊ＋１］    出力端子、ＳＰＴ［ｎ］    出力端子、ＯＴ［１］    出力端子、ＯＴ［ｊ］    出力端子、ＯＴ［ｊ＋１］    出力端子、ＯＴ［ｎ］    出力端子、ＯＴｒｅｆ    出力端子、ＯＳＰ    配線、ＯＲＰ    配線、ＯＳＭ    配線、ＯＲＭ    配線、ＡＭ［１，１］    メモリセル、ＡＭ［ｉ，１］    メモリセル、ＡＭ［ｍ，１］    メモリセル、ＡＭ［１，ｊ］    メモリセル、ＡＭ［ｉ，ｊ］    メモリセル、ＡＭ［ｍ，ｊ］    メモリセル、ＡＭ［１，ｎ］    メモリセル、ＡＭ［ｉ，ｎ］    メモリセル、ＡＭ［ｍ，ｎ］    メモリセル、ＡＭ［ｉ＋１，ｊ］    メモリセル、ＡＭ［ｉ，ｊ＋１］    メモリセル、ＡＭ［ｉ＋１，ｊ＋１］    メモリセル、ＡＭｒｅｆ    メモリセル、ＶＲ    配線、ＲＷ［１］    配線、ＲＷ［ｉ］    配線、ＲＷ［ｍ］    配線、ＷＷ［１］    配線、ＷＷ［ｉ］    配線、ＷＷ［ｍ］    配線、ＷＤ［１］    配線、ＷＤ［ｊ］    配線、ＷＤ［ｊ＋１］    配線、ＷＤ［ｎ］    配線、ＷＤｒｅｆ    配線、Ｂ［１］    配線、Ｂ［ｊ］    配線、Ｂ［ｊ＋１］    配線、Ｂ［ｎ］    配線、Ｂｒｅｆ    配線、ＶＤＤＬ    配線、ＶＳＳＬ    配線、ＣＩ    定電流回路、ＣＩｒｅｆ    定電流回路、ＣＭ    カレントミラー回路、ＯＬ［１］    配線、ＯＬ［ｊ］    配線、ＯＬ［ｎ］    配線、ＯＬｒｅｆ    配線、ＩＬ［１］    配線、ＩＬ［ｊ］    配線、ＩＬ［ｊ＋１］    配線、ＩＬ［ｎ］    配線、ＩＬｒｅｆ    配線、ＢＧ［１］    配線、ＢＧ［ｊ］    配線、ＢＧ［ｎ］    配線、ＢＧｒｅｆ    配線、ＮＣＭｒｅｆ    ノード、Ｎ［１，１］    ノード、Ｎ［ｉ，１］    ノード、Ｎ［ｍ，１］    ノード、Ｎ［１，ｊ］    ノード、Ｎ［ｉ，ｊ］    ノード、Ｎ［ｍ，ｊ］    ノード、Ｎ［１，ｎ］    ノード、Ｎ［ｉ，ｎ］    ノード、Ｎ［ｍ，ｎ］    ノード、Ｎ［ｉ＋１，ｊ］    ノード、Ｎ［ｉ，ｊ＋１］    ノード、Ｎ［ｉ＋１，ｊ＋１］    ノード、Ｎｒｅｆ［１］    ノード、Ｎｒｅｆ［ｊ］    ノード、Ｎｒｅｆ［ｍ］    ノード、Ｃ１    容量素子、Ｃ２    容量素子、Ｃ３    容量素子、ＣＴ１    端子、ＣＴ１−１    端子、ＣＴ１−２    端子、ＣＴ１−３    端子、ＣＴ２    端子、ＣＴ３    端子、ＣＴ４    端子、ＣＴ５［１］    端子、ＣＴ５［ｊ］    端子、ＣＴ５［ｊ＋１］    端子、ＣＴ５［ｎ］    端子、ＣＴ６［１］    端子、ＣＴ６［ｊ］    端子、ＣＴ６［ｊ＋１］    端子、ＣＴ６［ｎ］    端子、ＣＴ７    端子、ＣＴ８    端子、Ｔｒ１    トランジスタ、Ｔｒ２    トランジスタ、Ｔｒ３    トランジスタ、Ｔｒ４    トランジスタ、Ｔｒ５    トランジスタ、Ｔｒ６    トランジスタ、Ｔｒ７    トランジスタ、Ｔｒ８    トランジスタ、Ｔｒ９    トランジスタ、Ｔｒ１１    トランジスタ、Ｔｒ１２    トランジスタ、Ｔｒ２１    トランジスタ、Ｔｒ２２    トランジスタ、Ｔｒ２３    トランジスタ、１００    半導体装置、１５０    演算処理回路、１６１    回路、１６３    回路、１６４    回路、１６５    回路、２００    トランジスタ、２０１    トランジスタ、２１４    絶縁体、２１６    絶縁体、２２０    絶縁体、２２２    絶縁体、２２４    絶縁体、２２５    絶縁体、２８０    絶縁体、３１０    導電体、３１０ａ    導電体、３１０ｂ    導電体、３８４    絶縁体、４０４    導電体、４０４ａ    導電体、４０４ｂ    導電体、４０５    導電体、４０５ａ    導電体、４０５ｂ    導電体、４０６    金属酸化物、４０６ａ    金属酸化物、４０６ｂ    金属酸化物、４０６ｃ    金属酸化物、４１２    絶縁体、４１８    絶縁体、４１９    絶縁体、４２０    絶縁体、４２６ａ    領域、４２６ｂ    領域、４２６ｃ    領域、４２６ｄ    領域、４４０    導電体、４４０ａ    導電体、４４０ｂ    導電体、４５０ａ    導電体、４５０ｂ    導電体、４５１ａ    導電体、４５１ｂ    導電体、４５２ａ    導電体、４５２ｂ    導電体、７００    積和演算回路、７１０    オフセット回路、７１１    オフセット回路、７１２    オフセット回路、７１３    オフセット回路、７１５    オフセット回路、７１６    オフセット回路、７２０    メモリセルアレイ、７２１    メモリセルアレイ、７５１    オフセット回路、７６０    メモリセルアレイ、５２００    情報端末、５２２１    筐体、５２２２    表示部、５２２３    操作ボタン、５２２４    スピーカ、５３００    情報端末、５３２１ａ    筐体、５３２１ｂ    筐体、５３２１ｃ    ヒンジ部、５３２２    表示部、５３２３    操作ボタン、５３２４    スピーカ、５４３１    筐体、５４３２    表示部、５４３３    掌紋読み取り部、５４３４    配線、５４３５    手、５５０１    筐体、５５０２    表示部、５５０３    マイク、５５０４    スピーカ、５５０５    操作ボタン、５８０１    第１筐体、５８０２    第２筐体、５８０３    表示部、５８０４    操作キー、５８０５    レンズ、５８０６    接続部、６５６０    ＴＶ、６５６１    放送局、６５６２    人工衛星、６５６３    電波塔、６５６４    アンテナ��６５６５    アンテナ、６５６６Ａ    電波、６５６６Ｂ    電波、６５６７Ａ    電波、６５６７Ｂ    電波、６６００    救急車、６６０１    医療機関、６６０２    医療機関、６６０５    高速ネットワーク、６６１０    カメラ、６６１１    エンコーダ、６６１２    通信装置、６６１５    映像データ、６６１６    映像データ、６６２０    通信装置、６６２１    デコーダ、６６２２    サーバ、６６２３    表示装置
【図１】
2018110386.tif 000023
【図２】
2018110386.tif 000024
【図３】
2018110386.tif 000025
【図４】
2018110386.tif 000026
【図５】
2018110386.tif 000027
【図６】
2018110386.tif 000028
【図７】
2018110386.tif 000029
【図８】
2018110386.tif 000030
【図９】
2018110386.tif 000031
【図１０】
2018110386.tif 000032
【図１１】
2018110386.tif 000033
【図１２】
2018110386.tif 000034
【図１３】
2018110386.tif 000035
【図１４】
2018110386.tif 000036
【図１５】
2018110386.tif 000037
【図１６】
2018110386.tif 000038
【図１７】
2018110386.tif 000039
【図１８】
2018110386.tif 000040
【図１９】
2018110386.tif 000041
【図２０】
2018110386.tif 000042
【図２１】
2018110386.tif 000043
【図２２】
2018110386.tif 000044
【図２３】
2018110386.tif 000045
【図２４】
2018110386.tif 000046
【図２５】
2018110386.tif 000047
【図２６】
2018110386.tif 000048
【図２７】
2018110386.tif 000049
【図２８】
2018110386.tif 000050
【図２９】
2018110386.tif 000051
【図３０】
2018110386.tif 000052
【図３１】
2018110386.tif 000053