(57)【要約】【課題】金属酸化物膜により形成されたゲート絶縁膜上の導電膜をパターニングして電極を形成する際の電極の微細化を可能とする電界効果型トランジスタの製造方法を提供する。【解決手段】本電界効果型トランジスタの製造方法は、酸化物半導体からなる半導体層と、前記半導体層と接するゲート絶縁膜と、前記ゲート絶縁膜の上に形成された電極と、を有する電界効果型トランジスタの製造方法であって、前記ゲート絶縁膜として、金属酸化物膜を成膜する工程と、前記金属酸化物膜の上に電極となる導電膜を成膜する工程と、前記導電膜をドライエッチングによりパターニングし、前記金属酸化物膜の上に部分的に前記電極を形成する工程と、を有する。【選択図】図３
2018110151.tif 000002
【特許請求の範囲】
【請求項１】
酸化物半導体からなる半導体層と、前記半導体層と接するゲート絶縁膜と、前記ゲート絶縁膜の上に形成された電極と、を有する電界効果型トランジスタの製造方法であって、
前記ゲート絶縁膜として、金属酸化物膜を成膜する工程と、
前記金属酸化物膜の上に電極となる導電膜を成膜する工程と、
前記導電膜をドライエッチングによりパターニングし、前記金属酸化物膜の上に部分的に前記電極を形成する工程と、を有することを特徴とする電界効果型トランジスタの製造方法。
【請求項２】
前記金属酸化物膜は、アルカリ土類金属と希土類元素を少なくとも１種類含有する金属酸化物であることを特徴とする請求項１に記載の電界効果型トランジスタの製造方法。
【請求項３】
前記電極は、Ａｌ、Ｔｉ、及びＭｏの何れか１つを含む単層膜であることを特徴とする請求項１又は２に記載の電界効果型トランジスタの製造方法。
【請求項４】
前記電極は、前記単層膜を２つ以上積層した積層膜であることを特徴とする請求項３に記載の電界効果型トランジスタの製造方法。
【請求項５】
前記ドライエッチングは、ＲＩＥ、ＥＣＲ、ＩＣＰ、マグネトロンＥＣＲの何れかにより行うことを特徴とする請求項１乃至４の何れか一項に記載の電界効果型トランジスタの製造方法。
【請求項６】
前記ドライエッチングには、ハロゲン系（ＨＣｌ、Ｃｌ２、ＨＢｒ、ＢＣｌ２、ＣＣｌ４、Ｈｌ）、有機系（ＣＨ４、ＣＨ３ＯＨ、Ｃ２Ｈ２ＯＨ）反応ガス、及びＡｒとＮ２を含むキャリアガスの中から、前記ゲート絶縁膜より前記導電膜のエッチングレートが高くなる複数のガスを選択して用いることを特徴とする請求項１乃至５の何れか一項に記載の電界効果型トランジスタの製造方法。
【請求項７】
前記金属酸化物膜は、アルカリ土類金属と希土類元素を少なくとも１種類含有する金属酸化物であり、
前記ドライエッチングの際に、ゲート電極のＡｌ系の反応ガス、前記アルカリ土類金属、又は前記希土類元素と、選択した前記複数のガスとの反応により発生する反応ガスをモニタすることにより、前記電極のエッチングの終点を検出することを特徴とする請求項６に記載の電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果型トランジスタの製造方法に関する。
【背景技術】
【０００２】
液晶ディスプレイ（Liquid Crystal Display：ＬＣＤ）や有機ＥＬ（エレクトロルミネッセンス）ディスプレイ（ＯＬＥＤ）、電子ペーパー等の平面薄型ディスプレイ（ＦＰＤ）は  大型ＴＶやＰＣ、携帯電話、モバイル機器に広く応用されている。これらのＦＰＤにはスイッチング素子や駆動素子に電界効果型トランジスタ（Field Effect Transistor；ＦＥＴ）を備えた薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）が使われる。
【０００３】
これらのＴＦＴにはアモルファスＳｉ（ａ−Ｓｉ）、低温ポリシリコン（ＬＴＰＳ）が使われてきたが、ａ−Ｓｉは移動度が低く、今後の高解像・高速化に対応できない、ＬＴＰＳは移動度は高いがリークが多く、特性バラツキも大きく、特殊な装置が必要なため、大規模な基板には展開しにくい。
【０００４】
このため、酸化物半導体がＴＦＴに用いられるようになり、この酸化物半導体は移動度がａ−Ｓｉより高く、リークがＬＴＰＳより少ない特性を持っており、次世代の材料として注目されている。更に、ゲート絶縁膜も従来はＳｉＯ２（シリコン酸化膜）やＳｉＯＮ（シリコン窒化酸化膜）等が使われてきたが、誘電率が高く、安価な塗布型の金属酸化物にて開発されている（例えば、特許文献１参照）。これら金属酸化物ゲート絶縁体を下地としたゲート電極等の金属膜のエッチングには、ウェットエッチングが使用されていた。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ディスプレイの高密度化に伴い素子の微細化が求められる中、寸法シフトが大きいウェットエッチングが微細化の妨げになっていた。又、ゲート電極に近い金属性の絶縁膜や半導体層をエッチングした場合、選択比が悪いと下地の絶縁膜や半導体層もエッチングされてしまうおそれがあった。
【課題を解決するための手段】
【０００６】
本電界効果型トランジスタの製造方法は、酸化物半導体からなる半導体層と、前記半導体層と接するゲート絶縁膜と、前記ゲート絶縁膜の上に形成された電極と、を有する電界効果型トランジスタの製造方法であって、前記ゲート絶縁膜として、金属酸化物膜を成膜する工程と、前記金属酸化物膜の上に電極となる導電膜を成膜する工程と、前記導電膜をドライエッチングによりパターニングし、前記金属酸化物膜の上に部分的に前記電極を形成する工程と、を有することを要件とする。
【発明の効果】
【０００７】
開示の技術によれば、金属酸化物膜により形成されたゲート絶縁膜上又は半導体層上の導電膜をパターニングして電極を形成する際の電極の微細化を可能とする電界効果型トランジスタの製造方法を提供できる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施の形態に係る電界効果型トランジスタを例示する断面図である。
【図２】第１の実施の形態に係る電界効果型トランジスタの製造工程を例示する図（その１）である。
【図３】第１の実施の形態に係る電界効果型トランジスタの製造工程を例示する図（その２）である。
【図４】第１の実施の形態の変形例に係る電界効果型トランジスタを例示する断面図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して発明を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
【００１０】
〈第１の実施の形態〉
［電界効果型トランジスタの構造］
図１は、第１の実施の形態に係る電界効果型トランジスタを例示する断面図である。図１を参照するに、電界効果型トランジスタ１０は、基材１１と、半導体層１２と、ソース電極１３と、ドレイン電極１４と、ゲート絶縁膜１５と、ゲート電極１６とを有するトップゲート／トップコンタクト型の電界効果型トランジスタである。なお、電界効果型トランジスタ１０は、本発明に係る半導体装置の代表的な一例である。
【００１１】
電界効果型トランジスタ１０では、絶縁性の基材１１上に半導体層１２が形成され、半導体層１２上に、ソース電極１３及びドレイン電極１４が形成されている。更に、半導体層１２、ソース電極１３、及びドレイン電極１４を覆うようにゲート絶縁膜１５が形成され、ゲート絶縁膜１５上にゲート電極１６が形成されている。以下、電界効果型トランジスタ１０の各構成要素について、詳しく説明する。
【００１２】
なお、本実施の形態では、便宜上、ゲート電極１６側を上側又は一方の側、基材１１側を下側又は他方の側とする。又、各部位のゲート電極１６側の面を上面又は一方の面、基材１１側の面を下面又は他方の面とする。但し、電界効果型トランジスタ１０は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を基材１１の上面の法線方向から視ることを指し、平面形状とは対象物を基材１１の上面の法線方向から視た形状を指すものとする。
【００１３】
＜基板＞
基材１１は、半導体層１２等を形成する基体となる絶縁性の部材である。基材１１の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。基材１１の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ガラス基材やプラスチック基材等を用いることができる。
【００１４】
ガラス基材としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、無アルカリガラス、シリカガラス等が挙げられる。又、プラスチック基材としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等が挙げられる。基材１１の厚さは、例えば、２００〜２０００μｍ程度とすることができる。
【００１５】
＜半導体層＞
半導体層１２は、酸化物半導体からなり、基材１１上の所定領域に形成されている。半導体層１２を構成する酸化物半導体としては、例えば、ｎ型酸化物半導体を用いることができる。ｎ型酸化物半導体としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ＺｎＯ、ＳｎＯ２、Ｉｎ２Ｏ３、ＴｉＯ２、Ｇａ２Ｏ３等が挙げられる。
【００１６】
又、ｎ型酸化物半導体として、Ｉｎ−Ｚｎ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｓｎ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ系酸化物、Ｚｎ−Ｇａ系酸化物、Ｉｎ−Ｚｎ−Ｓｎ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物等、複数の金属を含む酸化物を用いることもできる。
【００１７】
半導体層１２は、半導体層１２を構成する元素、製造プロセス条件、製膜後の後処理等により、電子キャリア濃度を適切な範囲に制御することができる。半導体層１２の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、１ｎｍ〜１００ｎｍ程度とすることができる。
【００１８】
＜ソース電極、ドレイン電極＞
ソース電極１３及びドレイン電極１４は、各々の一部分が半導体層１２の上面と接するように、基材１１上に形成されている。ソース電極１３及びドレイン電極１４は、ゲート電極１６へのゲート電圧の印加に応じて電流を取り出すための電極である。なお、ソース電極１３及びドレイン電極１４と共に、ソース電極１３及びドレイン電極１４と接続される配線が同一層に形成されてもよい。
【００１９】
ソース電極１３及びドレイン電極１４の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、銅（Ｃｕ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）等の金属、これらの合金、これら金属の混合物等を用いることができる。ソース電極１３及びドレイン電極１４は、これらの何れか１つを含む単層膜であってもよいし、これらの何れか１つを含む単層膜を２つ以上積層した積層膜であってもよい。
【００２０】
又、ソース電極１３及びドレイン電極１４の材料として、酸化インジウム、酸化亜鉛、酸化スズ、酸化ガリウム、酸化ニオブ等の導電性酸化物、これらの複合化合物、これらの混合物等を用いてもよい。ソース電極１３及びドレイン電極１４は、これらの何れか１つを含む単層膜であってもよいし、これらの何れか１つを含む単層膜を２つ以上積層した積層膜であってもよい。
【００２１】
ソース電極１３及びドレイン電極１４の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、５０ｎｍ〜１０００ｎｍ程度とすることができる。
【００２２】
なお、図１に示す電界効果型トランジスタ１０はトップコンタクト構造であるため、ソース電極１３及びドレイン電極１４は半導体層１２の上に形成されているが、ボトムコンタクト構造にてソース電極１３及びドレイン電極１４が半導体層１２と基材１１との間にあっても構わない。若しくは、ゲート電極、層間絶縁膜形成後、上部に形成しても構わない。
【００２３】
＜ゲート絶縁膜＞
ゲート絶縁膜１５は、半導体層１２とゲート電極１６との間に、ソース電極１３及びドレイン電極１４を被覆して設けられている金属酸化物膜である。ゲート絶縁膜１５は、ソース電極１３及びドレイン電極１４とゲート電極１６とを絶縁するための層である。
【００２４】
ゲート絶縁膜１５を構成する金属酸化物膜は、アルカリ土類金属と希土類元素を少なくとも１種類含有する金属酸化物である。
【００２５】
アルカリ土類金属としては、Ｂａ（バリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）等が挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。希土類元素としては、Ｙ（イットリウム）、Ｌａ（ランタン）、Ｇｄ（ガドリニウム）、Ｌｕ（ルテチウム）等が挙げられる。
【００２６】
ゲート絶縁膜１５を構成する金属酸化物膜におけるアルカリ土類金属と、希土類元素との組成比としては、特に制限はなく、目的に応じて適宜選択することができるが、以下の範囲であることが好ましい。
【００２７】
アルカリ土類金属酸化物（ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ等）は１０．０ｍｏｌ％〜６７．０ｍｏｌ％、希土類金属酸化物（Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｇｄ２Ｏ３、Ｌｕ２Ｏ３等）は３３．０ ｍｏｌ％〜９０．０ｍｏｌ％が好ましい。
【００２８】
すなわち、ゲート絶縁膜１５を構成する金属酸化物膜において、アルカリ土類元素よりも、希土類元素が多いほうが好ましい。
【００２９】
ゲート絶縁膜１５の平均膜厚としては、１０〜１，０００ｎｍが好ましく、２０〜５００ｎｍがより好ましい。ゲート絶縁膜１５をゲート絶縁膜形成用塗布液を用いて形成する場合には、ゲート絶縁膜形成用塗布液は、アルカリ土類金属含有化合物と、希土類元素含有化合物と、溶媒とを少なくとも含有し、更に必要に応じて、その他成分を含有する。
【００３０】
＜ゲート電極＞
ゲート電極１６は、ゲート絶縁膜１５上の所定領域に形成されている。ゲート電極１６は、ゲート電圧を印加するための電極である。ゲート電極１６の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ソース電極１３及びドレイン電極１４の材料として例示した材料と同様の材料を用いることができる。
【００３１】
ゲート電極１６の形成方法としては、特に制限はなく、目的に応じて適宜選択することができる。ゲート電極１６の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、２０ｎｍ〜１μｍが好ましく、５０ｎｍ〜３００ｎｍがより好ましい。
【００３２】
［電界効果型トランジスタの製造方法］
次に、図１に示す電界効果型トランジスタの製造方法について説明する。図２及び図３は、第１の実施の形態に係る電界効果型トランジスタの製造工程を例示する図である。
【００３３】
まず、図２（ａ）に示す工程では、ガラス基材等からなる基材１１を準備し、基材１１上に、酸化物半導体からなる半導体層１２を形成する。基材１１及び半導体層１２の材料や厚さは、前述の通り適宜選択することができる。又、基材１１の表面の清浄化及び密着性向上の点で、酸素プラズマ、ＵＶオゾン、ＵＶ照射洗浄等の前処理が行われることが好ましい。
【００３４】
半導体層１２の製造方法は、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション（ＰＬＤ）法、化学気相蒸着（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の真空プロセスや、ディップコーティング、スピンコート、ダイコート等の溶液プロセスによる成膜後、フォトリソグラフィによってパターニングする方法、インクジェット、ナノインプリント、グラビア等の印刷法によって、所望の形状を直接成膜する方法等が挙げられる。
【００３５】
次に、図２（ｂ）に示す工程では、半導体層１２上に、ソース電極１３及びドレイン電極１４を形成する。ソース電極１３及びドレイン電極１４の材料や厚さは、前述の通り適宜選択することができる。ソース電極１３及びドレイン電極１４を形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、真空蒸着法、ディップコーティング法、スピンコート法、ダイコート法等による成膜後、フォトリソグラフィによってパターニングする方法、インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法等が挙げられる。
【００３６】
次に、図２（ｃ）に示す工程では、基材１１上に、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するゲート絶縁膜１５となる酸化物膜を形成する。ゲート絶縁膜１５の材料や厚さは、前述の通り適宜選択することができる。ゲート絶縁膜１５の製造方法としては、ディップコーティング法、スピンコート法、ダイコート法等の塗布法（溶液プロセス）による成膜方法を用いることができる。
【００３７】
次に、図２（ｄ）に示す工程では、酸化物膜であるゲート絶縁膜１５上に、導電膜１６０を形成する。導電膜１６０は、最終的にゲート電極１６となるものである。従って、導電膜１６０の材料や厚さは、ゲート電極１６として例示した材料や厚さを適宜選択することができる。導電膜１６０を形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、真空蒸着法、ディップコーティング法、スピンコート法、ダイコート法等が挙げられる。
【００３８】
次に、図３（ａ）に示す工程では、導電膜１６０上に感光性樹脂からなるレジストを形成し、露光及び現像（フォトリソグラフィ工程）を行って、導電膜１６０上のゲート電極１６を形成したい領域を被覆するレジスト層３００を形成する。なお、レジスト層３００のエッチング時のダメージを低減するため、レジスト層３００に対して１００〜２００℃程度でのベーク（加熱）や紫外線照射等によるキュア（硬化）を行うことが好ましい。
【００３９】
次に、図３（ｂ）に示す工程では、導電膜１６０を異方性のドライエッチングによりパターニングし、酸化物膜であるゲート絶縁膜１５上に部分的にゲート電極１６を形成する。具体的には、レジスト層３００をエッチングマスクとして、レジスト層３００に被覆されていない領域の導電膜１６０を異方性のドライエッチングにより除去し、ゲート電極１６を形成する。
【００４０】
ドライエッチングは、例えば、ＲＩＥ（Reactive Ion Etching）、高密度プラズマエッチ（ＥＣＲ：Electron Cyclotron Etch、ＩＣＰ：Inductively Coupled Plasma、マグネトロンＥＣＲ：Magnetron RIE）等の装置を用いて行うことができる。ドライエッチングの条件は、例えば、真空度：０．１Ｐａ〜１０００Ｐａ、ＲＦパワー：１０Ｗ〜１０００Ｗ、基板温度：０〜１００℃とすることができる。
【００４１】
又、ドライエッチングには、ハロゲン系（ＨＣｌ、Ｃｌ２、ＨＢｒ、ＢＣｌ２、ＣＣｌ４、Ｈｌ）、有機系（ＣＨ４、ＣＨ３ＯＨ、Ｃ２Ｈ２ＯＨ）の反応ガス、及びＡｒとＮ２を含むキャリアガスの中から、ゲート絶縁膜１５より導電膜１６０のエッチングレートが高くなる複数のガスを選択して用いることができる。ガス流量は、例えば、１０〜２０００ｓｃｃｍ程度とすることができる。
【００４２】
導電膜１６０とゲート絶縁膜１５のエッチング選択比が１０以上となるようにガスの種類と流量を設定することが好ましい。１枚当たりの導電膜１６０からゲート電極１６を形成するためのエッチング時間は、装置と条件によるが、３０〜１００秒程度となる。
【００４３】
なお、導電膜１６０の不要部分を確実に除去するためには、図３（ｃ）に示すように、オーバーエッチングしてもよい。
【００４４】
例えば、導電膜１６０とゲート絶縁膜１５のエッチング選択比が１０であり、導電膜１６０の膜厚が１００ｎｍである場合、オーバーエッチング５０％なら、ゲート絶縁膜１５の膜減り量ΔＴは、１００×０．５／１０＝５ｎｍとなり、ゲート絶縁膜１５の膜厚Ｔは十分に確保される。
【００４５】
以上の工程により、トップゲート／トップコンタクト型の電界効果型トランジスタ１０（図１参照）が完成する。
【００４６】
このように、発明者らは、ゲート絶縁膜として酸化物膜を用いた場合において、ゲート絶縁膜の上層である導電膜（電極となる膜）を異方性のドライエッチングでパターニング可能であることを見出した。従来、ゲート絶縁膜として酸化物膜を用いた場合、ゲート絶縁膜の上層である導電膜のパターニングはウェットエッチングにより行われていたが、この場合、前述のように所謂サイドエッチングが生じるため、導電膜を微細化することが困難である。
【００４７】
これに対して、ゲート絶縁膜の上層である導電膜を異方性のドライエッチングでパターニングすることで、所謂サイドエッチングが生じず、略エッチングマスク寸法通りの電極形状を形成することができる。その結果、電極の微細化が可能となる。
【００４８】
又、導電膜とゲート絶縁膜とのエッチング選択比を適切に設定することで、オーバーエッチングした場合でもゲート絶縁膜の膜減り量を低減し、ゲート絶縁膜の膜厚を十分に確保できる。その結果、ゲート絶縁膜の良好な絶縁性を維持することが可能となり、良好な電気特性を備えた電界効果型トランジスタを実現できる。
【００４９】
〈第１の実施の形態の変形例〉
第１の実施の形態の変形例では、トップゲート／ボトムコンタクト型の電界効果型トランジスタの例を示す。なお、第１の実施の形態の変形例において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
【００５０】
図４は、第１の実施の形態の変形例に係る電界効果型トランジスタを例示する断面図である。図４に示す各電界効果型トランジスタは、本発明に係る半導体装置の代表的な一例である。
【００５１】
図４に示す電界効果型トランジスタ１０Ａは、トップゲート／ボトムコンタクト型の電界効果型トランジスタである。電界効果型トランジスタ１０Ａでは、絶縁性の基材１１上にソース電極１３及びドレイン電極１４が形成され、ソース電極１３及びドレイン電極１４の一部を覆うように半導体層１２が形成されている。更に、半導体層１２、ソース電極１３、及びドレイン電極１４を覆うようにゲート絶縁膜１５が形成され、ゲート絶縁膜１５上にゲート電極１６が形成されている。
【００５２】
電界効果型トランジスタ１０Ａは、図２（ａ）に示した工程と、図２（ｂ）に示した工程の順番を変更することで製造できる。
【００５３】
このように、本発明に係る電界効果型トランジスタの層構造は、特に制限はなく、図１や図４に示す構造を、目的に応じて適宜選択することができる。図４に示す電界効果型トランジスタ１０Ａについても、電界効果型トランジスタ１０と同様の効果を奏する。
【００５４】
〈実施例１〉
実施例１では、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０を作製した。
【００５５】
まず、ガラスからなる基材１１上に、酸化物半導体からなる半導体層１２を形成した。具体的には、ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ系酸化物）を用いて、スパッタ法により、膜厚２０ｎｍの半導体層１２を形成した。
【００５６】
次に、半導体層１２上に、スパッタ法によりソース電極１３及びドレイン電極１４を形成した。具体的には、半導体層１２上を含む基材１１上にＴｉ／Ａｌ／Ｔｉを３０ｎｍ／１００ｎｍ／３０ｎｍの厚みで順次積層して成膜し、フォトリソグラフィ及びウェットエッチングによりパターニングし、ソース電極１３及びドレイン電極１４を形成した。
【００５７】
次に、基材１１上に、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するゲート絶縁膜１５として酸化物膜を成膜した。具体的には、溶剤に上述のアルカリ土類金属であるＣａ（カルシウム）と希土類金属であるＬａ（ランタン）を加えた溶液を、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するように基材１１上にスピンコート法により塗布し、塗布された溶液を加熱して焼成し、膜厚１００ｎｍのゲート絶縁膜１５を形成した。なお、ＣａＯとＬａ２Ｏ３との組成比は酸化物モル比で２０％・８０％となる。
【００５８】
次に、ゲート絶縁膜１５上に、スパッタ法により、Ｔｉ／Ａｌ／Ｔｉが順次積層された積層膜を成膜し、膜厚が１６０ｎｍの導電膜１６０を形成した。
【００５９】
次に、導電膜１６０上に感光性樹脂からなるレジストを形成し、露光及び現像（フォトリソグラフィ工程）を行って、導電膜１６０上のゲート電極１６を形成したい領域を被覆するレジスト層３００を形成した。レジスト層３００のエッチング時のダメージを低減するため、レジスト層３００に対して１５０℃程度でのベーク（加熱）及び紫外線照射によるキュア（硬化）を行った。
【００６０】
次に、導電膜１６０を異方性のドライエッチングによりパターニングし、酸化物膜であるゲート絶縁膜１５上に部分的にゲート電極１６を形成した。
【００６１】
具体的には、レジスト層３００をエッチングマスクとして、レジスト層３００に被覆されていない領域の導電膜１６０を異方性のドライエッチングにより除去し、ゲート電極１６を形成した。ドライエッチングは、日立製ＲＩＥ（Reactive Ion Etching）の装置を用いて行った。ドライエッチングの条件は、真空度：１Ｐａ、ＲＦパワー：３００ｍＡ、基板温度：６０℃とした。
【００６２】
又、ドライエッチングに使用するガスは、Ｃｌ２、ＢＣｌ３のガスを選択して用いた。具体的には、導電膜１６０とゲート絶縁膜１５のエッチング選択比が１０となるようにガスの種類を選択し、ガス流量をＣｌ２：６０、ＢＣｌ３：４０ｓｃｃｍとした。エッチングが終了したかどうかは、エンドポイントディテクタという装置を用いて、ＡｌＣｌｘの反応ガスの発光量を計測することにより終点を判定する。
【００６３】
次に、レジスト層３００を除去することで、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０が完成した。
【００６４】
このように、ゲート絶縁膜１５として酸化物膜を用いた場合において、ゲート絶縁膜１５の上層である導電膜１６０を異方性のドライエッチングでパターニング可能であることが確認された。形成されたゲート電極１６は、所謂サイドエッチングが生じず、略エッチングマスク寸法通りの電極形状となった。
【００６５】
なお、実施例１では、導電膜１６０（膜厚１６０ｎｍ）とゲート絶縁膜１５（膜厚１００ｎｍ）のエッチング選択比を１０とし、オーバーエッチングを５０％としたところ、ゲート絶縁膜１５の膜減り量は５ｎｍとなり、ゲート絶縁膜１５の膜厚が十分に確保された。
【００６６】
〈実施例２〉
実施例２では、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０を作製した。
【００６７】
まず、ガラスからなる基材１１上に、酸化物半導体からなる半導体層１２を形成した。具体的には、ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ系酸化物）を用いて、スパッタ法により、膜厚２０ｎｍの半導体層１２を形成した。
【００６８】
次に、半導体層１２上に、スパッタ法によりソース電極１３及びドレイン電極１４を形成した。具体的には、半導体層１２上を含む基材１１上にＡｌ／Ｍｏ／Ｔｉを１００ｎｍ／３０ｎｍ／３０ｎｍの厚みで順次積層して成膜し、フォトリソグラフィ及びウェットエッチングによりパターニングし、ソース電極１３及びドレイン電極１４を形成した。
【００６９】
次に、基材１１上に、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するゲート絶縁膜１５として酸化物膜を成膜した。具体的には、溶剤に上述のアルカリ土類金属であるＭｇ（マグネシウム）と希土類金属であるＬａ（ランタン）を加えた溶液を、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するように基材１１上にスピンコート法により塗布し、塗布された溶液を加熱して焼成し、膜厚１００ｎｍのゲート絶縁膜１５を形成した。なお、ＭｇＯとＬａ２Ｏ３との組成比は酸化物モル比で１５％・８５％となる。
【００７０】
次に、ゲート絶縁膜１５上に、スパッタ法により、Ａｌ／Ｍｏ／Ｔｉが積層された積層膜を成膜し、膜厚が１６０ｎｍの導電膜１６０を形成した。
【００７１】
次に、導電膜１６０上に感光性樹脂からなるレジストを形成し、露光及び現像（フォトリソグラフィ工程）を行って、導電膜１６０上のゲート電極１６を形成したい領域を被覆するレジスト層３００を形成した。レジスト層３００のエッチング時のダメージを低減するため、レジスト層３００に対して１５０℃程度でのベーク（加熱）及び紫外線照射によるキュア（硬化）を行った。
【００７２】
次に、導電膜１６０を異方性のドライエッチングによりパターニングし、酸化物膜であるゲート絶縁膜１５上に部分的にゲート電極１６を形成した。
【００７３】
具体的には、レジスト層３００をエッチングマスクとして、レジスト層３００に被覆されていない領域の導電膜１６０を異方性のドライエッチングにより除去し、ゲート電極１６を形成した。ドライエッチングは、日立製ＲＩＥ（Reactive Ion Etching）の装置を用いて行った。ドライエッチングの条件は、真空度：１Ｐａ、ＲＦパワー：３００ｍＡ、基板温度：６０℃とした。
【００７４】
又、ドライエッチングに使用するガスは、Ｃｌ２、Ａｒのガスを選択して用いた。具体的には、導電膜１６０とゲート絶縁膜１５のエッチング選択比が１０となるようにガスの種類を選択し、ガス流量をＣｌ２：５０、Ａｒ：５０ｓｃｃｍとした。エッチングが終了したかどうかは、エンドポイントディテクタという装置を用いて、ＡｌＣｌｘの反応ガスの発光量を計測することにより終点を判定する。
【００７５】
次に、レジスト層３００を除去することで、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０が完成した。
【００７６】
このように、ゲート絶縁膜１５として酸化物膜を用いた場合において、ゲート絶縁膜１５の上層である導電膜１６０を異方性のドライエッチングでパターニング可能であることが確認された。形成されたゲート電極１６は、所謂サイドエッチングが生じず、略エッチングマスク寸法通りの電極形状となった。
【００７７】
なお、実施例２では、導電膜１６０（膜厚１６０ｎｍ）とゲート絶縁膜１５（膜厚１００ｎｍ）のエッチング選択比を１０とし、オーバーエッチングを５０％としたところ、ゲート絶縁膜１５の膜減り量は５ｎｍとなり、ゲート絶縁膜１５の膜厚が十分に確保された。
【００７８】
〈実施例３〉
実施例３では、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０を作製した。
【００７９】
まず、ガラスからなる基材１１上に、酸化物半導体からなる半導体層１２を形成した。具体的には、ＩＭＯ＝Ｉｎ２ＭｇＯ４（Ｉｎ−Ｍｇ系酸化物）を用いて、スパッタ法により、膜厚２０ｎｍの半導体層１２を形成した。
【００８０】
次に、半導体層１２上に、スパッタ法によりソース電極１３及びドレイン電極１４を形成した。具体的には、半導体層１２上を含む基材１１上にＴｉ／Ａｌ／Ｔｉを３０ｎｍ／１００ｎｍ／３０ｎｍの厚みで順次積層して成膜し、フォトリソグラフィ及びウェットエッチングによりパターニングし、ソース電極１３及びドレイン電極１４を形成した。
【００８１】
次に、基材１１上に、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するゲート絶縁膜１５として酸化物膜を成膜した。具体的には、溶剤に上述のアルカリ土類金属であるＢａ（バリウム）と希土類金属であるＧｄ（ガドリニウム）を加えた溶液を、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するように基材１１上にスピンコート法により塗布し、塗布された溶液を加熱して焼成し、膜厚１００ｎｍのゲート絶縁膜１５を形成した。なお、ＢａＯとＧｄ２Ｏ３との組成比は酸化物モル比で５０％・５０％となる。
【００８２】
次に、ゲート絶縁膜１５上に、スパッタ法により、Ｔｉ／Ａｌ／Ｔｉが積層された積層膜を成膜し、膜厚が１６０ｎｍの導電膜１６０を形成した。
【００８３】
次に、導電膜１６０上に感光性樹脂からなるレジストを形成し、露光及び現像（フォトリソグラフィ工程）を行って、導電膜１６０上のゲート電極１６を形成したい領域を被覆するレジスト層３００を形成した。レジスト層３００のエッチング時のダメージを低減するため、レジスト層３００に対して１５０℃程度でのベーク（加熱）及び紫外線照射によるキュア（硬化）を行った。
【００８４】
次に、導電膜１６０を異方性のドライエッチングによりパターニングし、酸化物膜であるゲート絶縁膜１５上に部分的にゲート電極１６を形成した。
【００８５】
具体的には、レジスト層３００をエッチングマスクとして、レジスト層３００に被覆されていない領域の導電膜１６０を異方性のドライエッチングにより除去し、ゲート電極１６を形成した。ドライエッチングは、日立製ＲＩＥ（Reactive Ion Etching）の装置を用いて行った。ドライエッチングの条件は、真空度：１Ｐａ、ＲＦパワー：３００ｍＡ、基板温度：６０℃とした。
【００８６】
又、ドライエッチングに使用するガスは、Ｃｌ２、Ｎ２のガスを選択して用いた。具体的には、導電膜１６０とゲート絶縁膜１５のエッチング選択比が１０となるようにガスの種類を選択し、ガス流量をＣｌ２：５０、Ｎ２：４０ｓｃｃｍとした。エッチングが終了したかどうかは、エンドポイントディテクタという装置を用いて、ＡｌＣｌｘの反応ガスの発光量を計測することにより終点を判定する。
【００８７】
次に、レジスト層３００を除去することで、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０が完成した。
【００８８】
このように、ゲート絶縁膜１５として酸化物膜を用いた場合において、ゲート絶縁膜１５の上層である導電膜１６０を異方性のドライエッチングでパターニング可能であることが確認された。形成されたゲート電極１６は、所謂サイドエッチングが生じず、略エッチングマスク寸法通りの電極形状となった。
【００８９】
なお、実施例３では、導電膜１６０（膜厚１６０ｎｍ）とゲート絶縁膜１５（膜厚１００ｎｍ）のエッチング選択比を１０とし、オーバーエッチングを５０％としたところ、ゲート絶縁膜１５の膜減り量は５ｎｍとなり、ゲート絶縁膜１５の膜厚が十分に確保された。
【００９０】
〈実施例４〉
実施例４では、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０を作製した。
【００９１】
まず、ガラスからなる基材１１上に、酸化物半導体からなる半導体層１２を形成した。具体的には、ＩＭＯ＝Ｉｎ２ＭｇＯ４（Ｉｎ−Ｍｇ系酸化物）を用いて、スパッタ法により、膜厚２０ｎｍの半導体層１２を形成した。
【００９２】
次に、半導体層１２上に、スパッタ法によりソース電極１３及びドレイン電極１４を形成した。具体的には、半導体層１２上を含む基材１１上にＡｌ／Ｍｏ／Ｔｉを１００ｎｍ／３０ｎｍ／３０ｎｍの厚みで順次積層して成膜し、フォトリソグラフィ及びウェットエッチングによりパターニングし、ソース電極１３及びドレイン電極１４を形成した。
【００９３】
次に、基材１１上に、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するゲート絶縁膜１５として酸化物膜を成膜した。具体的には、溶剤に上述のアルカリ土類金属であるＳｒ（ストロンチウム）と希土類金属である（Ｙ（イットリウム）を加えた溶液を、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するように基材１１上にスピンコート法により塗布し、塗布された溶液を加熱して焼成し、膜厚１００ｎｍのゲート絶縁膜１５を形成した。なお、ＳｒＯとＹ２Ｏ３との組成比は酸化物モル比で４６％・５４％となる。
【００９４】
次に、ゲート絶縁膜１５上に、スパッタ法により、Ａｌ／Ｍｏ／Ｔｉが積層された積層膜を成膜し、膜厚が１６０ｎｍの導電膜１６０を形成した。
【００９５】
次に、導電膜１６０上に感光性樹脂からなるレジストを形成し、露光及び現像（フォトリソグラフィ工程）を行って、導電膜１６０上のゲート電極１６を形成したい領域を被覆するレジスト層３００を形成した。レジスト層３００のエッチング時のダメージを低減するため、レジスト層３００に対して１５０℃程度でのベーク（加熱）及び紫外線照射によるキュア（硬化）を行った。
【００９６】
次に、導電膜１６０を異方性のドライエッチングによりパターニングし、酸化物膜であるゲート絶縁膜１５上に部分的にゲート電極１６を形成した。
【００９７】
具体的には、レジスト層３００をエッチングマスクとして、レジスト層３００に被覆されていない領域の導電膜１６０を異方性のドライエッチングにより除去し、ゲート電極１６を形成した。ドライエッチングは、日立製ＲＩＥ（Reactive Ion Etching）の装置を用いて行った。ドライエッチングの条件は、真空度：１Ｐａ、ＲＦパワー：３００ｍＡ、基板温度：６０℃とした。
【００９８】
又、ドライエッチングに使用するガスはＣＣｌ２、Ｎ２のガスを選択して用いた。具体的には、導電膜１６０とゲート絶縁膜１５のエッチング選択比が１０となるようにガスの種類を選択し、ガス流量はＣＣｌ２：３０、Ｎ２：３０ｓｃｃｍとした。エッチングが終了したかどうかは、エンドポイントディテクタという装置を用いて、ＡｌＣｌｘの反応ガスの発光量を計測することにより終点を判定する。
【００９９】
次に、レジスト層３００を除去することで、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０が完成した。
【０１００】
このように、ゲート絶縁膜１５として酸化物膜を用いた場合において、ゲート絶縁膜１５の上層である導電膜１６０を異方性のドライエッチングでパターニング可能であることが確認された。形成されたゲート電極１６は、所謂サイドエッチングが生じず、略エッチングマスク寸法通りの電極形状となった。
【０１０１】
なお、実施例４では、導電膜１６０（膜厚１６０ｎｍ）とゲート絶縁膜１５（膜厚１００ｎｍ）のエッチング選択比を１０とし、オーバーエッチングを５０％としたところ、ゲート絶縁膜１５の膜減り量は５ｎｍとなり、ゲート絶縁膜１５の膜厚が十分に確保された。
【０１０２】
〈実施例５〉
実施例５では、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０を作製した。
【０１０３】
まず、ガラスからなる基材１１上に、酸化物半導体からなる半導体層１２を形成した。具体的には、ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ系酸化物）を用いて、スパッタ法により、膜厚２０ｎｍの半導体層１２を形成した。
【０１０４】
次に、半導体層１２上に、スパッタ法によりソース電極１３及びドレイン電極１４を形成した。具体的には、半導体層１２上を含む基材１１上にＴｉ／Ａｌ／Ｔｉを３０ｎｍ／１００ｎｍ／３０ｎｍの厚みで順次積層して成膜し、フォトリソグラフィ及びウェットエッチングによりパターニングし、ソース電極１３及びドレイン電極１４を形成した。
【０１０５】
次に、基材１１上に、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するゲート絶縁膜１５として酸化物膜を成膜した。具体的には、溶剤に上述のアルカリ土類金属であるＣａ（カルシウム）と希土類金属であるＬａ（ランタン）を加えた溶液を、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するように基材１１上にスピンコート法により塗布し、塗布された溶液を加熱して焼成し、膜厚１００ｎｍのゲート絶縁膜１５を形成した。なお、ＣａＯとＬａ２Ｏ３との組成比は酸化物モル比で２０％・８０％となる。
【０１０６】
次に、ゲート絶縁膜１５上に、スパッタ法により、Ｔｉ／Ａｌ／Ｔｉが積層された積層膜を成膜し、膜厚が１６０ｎｍの導電膜１６０を形成した。
【０１０７】
次に、導電膜１６０上に感光性樹脂からなるレジストを形成し、露光及び現像（フォトリソグラフィ工程）を行って、導電膜１６０上のゲート電極１６を形成したい領域を被覆するレジスト層３００を形成した。レジスト層３００のエッチング時のダメージを低減するため、レジスト層３００に対して１５０℃程度でのベーク（加熱）及び紫外線照射によるキュア（硬化）を行った。
【０１０８】
次に、導電膜１６０を異方性のドライエッチングによりパターニングし、酸化物膜であるゲート絶縁膜１５上に部分的にゲート電極１６を形成した。
【０１０９】
具体的には、レジスト層３００をエッチングマスクとして、レジスト層３００に被覆されていない領域の導電膜１６０を異方性のドライエッチングにより除去し、ゲート電極１６を形成した。ドライエッチングは、日立製ＲＩＥ（Reactive Ion Etching）の装置を用いて行った。ドライエッチングの条件は、真空度：１Ｐａ、ＲＦパワー：３００ｍＡ、基板温度：６０℃とした。
【０１１０】
又、ドライエッチングに使用するガスは、ＨＣｌ２、ＢＣｌ２のガスを選択して用いた。具体的には、導電膜１６０とゲート絶縁膜１５のエッチング選択比が１０となるようにガスの種類を選択し、ガス流量をHＣｌ２：４０、ＢＣｌ２：３０ｓｃｃｍとした。エッチングが終了したかどうかは、エンドポイントディテクタという装置を用いて、ＡｌＣｌｘの反応ガスの発光量を計測することにより終点を判定する。
【０１１１】
次に、レジスト層３００を除去することで、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０が完成した。
【０１１２】
このように、ゲート絶縁膜１５として酸化物膜を用いた場合において、ゲート絶縁膜１５の上層である導電膜１６０を異方性のドライエッチングでパターニング可能であることが確認された。形成されたゲート電極１６は、所謂サイドエッチングが生じず、略エッチングマスク寸法通りの電極形状となった。
【０１１３】
なお、実施例５では、導電膜１６０（膜厚１６０ｎｍ）とゲート絶縁膜１５（膜厚１００ｎｍ）のエッチング選択比を１０とし、オーバーエッチングを５０％としたところ、ゲート絶縁膜１５の膜減り量は５ｎｍとなり、ゲート絶縁膜１５の膜厚が十分に確保された。
【０１１４】
〈実施例６〉
実施例６では、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０を作製した。
【０１１５】
まず、ガラスからなる基材１１上に、酸化物半導体からなる半導体層１２を形成した。具体的には、ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ系酸化物）を用いて、スパッタ法により、膜厚２０ｎｍの半導体層１２を形成した。
【０１１６】
次に、半導体層１２上に、スパッタ法によりソース電極１３及びドレイン電極１４を形成した。具体的には、半導体層１２上を含む基材１１上にＡｌ／Ｍｏ／Ｔｉを１００ｎｍ／３０ｎｍ／３０ｎｍの厚みで順次積層して成膜し、フォトリソグラフィ及びウェットエッチングによりパターニングし、ソース電極１３及びドレイン電極１４を形成した。
【０１１７】
次に、基材１１上に、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するゲート絶縁膜１５として酸化物膜を成膜した。具体的には、溶剤に上述のアルカリ土類金属であるＭｇ（マグネシウム）と希土類金属であるＬａ（ランタン）を加えた溶液を、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するように基材１１上にスピンコート法により塗布し、塗布された溶液を加熱して焼成し、膜厚１００ｎｍのゲート絶縁膜１５を形成した。なお、ＭｇＯとＬａ２Ｏ３との組成比は酸化物モル比で１５％・８５％となる。
【０１１８】
次に、ゲート絶縁膜１５上に、スパッタ法により、Ａｌ／Ｍｏ／Ｔｉが積層された積層膜を成膜し、膜厚が１６０ｎｍの導電膜１６０を形成した。
【０１１９】
次に、導電膜１６０上に感光性樹脂からなるレジストを形成し、露光及び現像（フォトリソグラフィ工程）を行って、導電膜１６０上のゲート電極１６を形成したい領域を被覆するレジスト層３００を形成した。レジスト層３００のエッチング時のダメージを低減するため、レジスト層３００に対して１５０℃程度でのベーク（加熱）及び紫外線照射によるキュア（硬化）を行った。
【０１２０】
次に、導電膜１６０を異方性のドライエッチングによりパターニングし、酸化物膜であるゲート絶縁膜１５上に部分的にゲート電極１６を形成した。
【０１２１】
具体的には、レジスト層３００をエッチングマスクとして、レジスト層３００に被覆されていない領域の導電膜１６０を異方性のドライエッチングにより除去し、ゲート電極１６を形成した。ドライエッチングは、日立製ＲＩＥ（Reactive Ion Etching）の装置を用いて行った。ドライエッチングの条件は、真空度：１Ｐａ、ＲＦパワー：３００ｍＡ、基板温度：６０℃とした。
【０１２２】
又、ドライエッチングに使用するガスは、ＣＨ４、Ｎ２のガスを選択して用いた。具体的には、導電膜１６０とゲート絶縁膜１５のエッチング選択比が１０となるようにガスの種類を選択し、ガス流量をＣＨ４：３０、Ｎ２：３０ｓｃｃｍとした。エッチングが終了したかどうかは、エンドポイントディテクタという装置を用いて、Ａｌ系の反応ガスの発光量を計測することにより終点を判定する。
【０１２３】
次に、レジスト層３００を除去することで、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０が完成した。
【０１２４】
このように、ゲート絶縁膜１５として酸化物膜を用いた場合において、ゲート絶縁膜１５の上層である導電膜１６０を異方性のドライエッチングでパターニング可能であることが確認された。形成されたゲート電極１６は、所謂サイドエッチングが生じず、略エッチングマスク寸法通りの電極形状となった。
【０１２５】
なお、実施例６では、導電膜１６０（膜厚１６０ｎｍ）とゲート絶縁膜１５（膜厚１００ｎｍ）のエッチング選択比を１０とし、オーバーエッチングを５０％としたところ、ゲート絶縁膜１５の膜減り量は５ｎｍとなり、ゲート絶縁膜１５の膜厚が十分に確保された。
【０１２６】
〈実施例７〉
実施例７では、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０を作製した。
【０１２７】
まず、ガラスからなる基材１１上に、酸化物半導体からなる半導体層１２を形成した。具体的には、ＩＭＯ＝Ｉｎ２ＭｇＯ４（Ｉｎ−Ｍｇ系酸化物）を用いて、スパッタ法により、膜厚２０ｎｍの半導体層１２を形成した。
【０１２８】
次に、半導体層１２上に、スパッタ法によりソース電極１３及びドレイン電極１４を形成した。具体的には、半導体層１２上を含む基材１１上にＴｉ／Ａｌ／Ｔｉを３０ｎｍ／１００ｎｍ／３０ｎｍの厚みで順次積層して成膜し、フォトリソグラフィ及びウェットエッチングによりパターニングし、ソース電極１３及びドレイン電極１４を形成した。
【０１２９】
次に、基材１１上に、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するゲート絶縁膜１５として酸化物膜を成膜した。具体的には、溶剤に上述のアルカリ土類金属である Ｂａ（バリウム）と希土類金属であるＧｄ（ガドリニウム）を加えた溶液を、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するように基材１１上にスピンコート法により塗布し、塗布された溶液を加熱して焼成し、膜厚１００ｎｍのゲート絶縁膜１５を形成した。なお、ＢａＯとＧｄ２Ｏ３との組成比は酸化物モル比で５０％・５０％となる。
【０１３０】
次に、ゲート絶縁膜１５上に、スパッタ法により、Ｔｉ／Ａｌ／Ｔｉが積層された積層膜を成膜し、膜厚が１６０ｎｍの導電膜１６０を形成した。
【０１３１】
次に、導電膜１６０上に感光性樹脂からなるレジストを形成し、露光及び現像（フォトリソグラフィ工程）を行って、導電膜１６０上のゲート電極１６を形成したい領域を被覆するレジスト層３００を形成した。レジスト層３００のエッチング時のダメージを低減するため、レジスト層３００に対して１５０℃程度でのベーク（加熱）及び紫外線照射によるキュア（硬化）を行った。
【０１３２】
次に、導電膜１６０を異方性のドライエッチングによりパターニングし、酸化物膜であるゲート絶縁膜１５上に部分的にゲート電極１６を形成した。
【０１３３】
具体的には、レジスト層３００をエッチングマスクとして、レジスト層３００に被覆されていない領域の導電膜１６０を異方性のドライエッチングにより除去し、ゲート電極１６を形成した。ドライエッチングは、ＵＬＶＡＣ社製ＲＩＥ（Reactive Ion Etching）の装置を用いて行った。ドライエッチングの条件は、真空度：０．３Ｐａ、ＲＦパワー：６００Ｗ、基板温度：２０℃とした。
【０１３４】
又、ドライエッチングに使用するガスは、Ｃｌ２、ＢＣｌ２のガスを選択して用いた。具体的には、導電膜１６０とゲート絶縁膜１５のエッチング選択比が１０となるようにガスの種類を選択し、ガス流量をＣｌ２：３０、ＢＣｌ２：２５ｓｃｃｍとした。エッチングが終了したかどうかは、エンドポイントディテクタという装置を用いて、ＡｌＣｌｘの反応ガスの発光量を計測することにより終点を判定する。
【０１３５】
次に、レジスト層３００を除去することで、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０が完成した。
【０１３６】
このように、ゲート絶縁膜１５として酸化物膜を用いた場合において、ゲート絶縁膜１５の上層である導電膜１６０を異方性のドライエッチングでパターニング可能であることが確認された。形成されたゲート電極１６は、所謂サイドエッチングが生じず、略エッチングマスク寸法通りの電極形状となった。
【０１３７】
なお、実施例７では、導電膜１６０（膜厚１６０ｎｍ）とゲート絶縁膜１５（膜厚１００ｎｍ）のエッチング選択比を１０とし、オーバーエッチングを５０％としたところ、ゲート絶縁膜１５の膜減り量は５ｎｍとなり、ゲート絶縁膜１５の膜厚が十分に確保された。
【０１３８】
〈実施例８〉
実施例８では、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０を作製した。
【０１３９】
まず、ガラスからなる基材１１上に、酸化物半導体からなる半導体層１２を形成した。具体的には、ＩＭＯ＝Ｉｎ２ＭｇＯ４（Ｉｎ−Ｍｇ系酸化物）を用いて、スパッタ法により、膜厚２０ｎｍの半導体層１２を形成した。
【０１４０】
次に、半導体層１２上に、スパッタ法によりソース電極１３及びドレイン電極１４を形成した。具体的には、半導体層１２上を含む基材１１上にＡｌ／Ｍｏ／Ｔｉを１００ｎｍ／３０ｎｍ／３０ｎｍの厚みで順次積層して成膜し、フォトリソグラフィ及びウェットエッチングによりパターニングし、ソース電極１３及びドレイン電極１４を形成した。
【０１４１】
次に、基材１１上に、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するゲート絶縁膜１５として酸化物膜を成膜した。具体的には、溶剤に上述のアルカリ土類金属であるＳｒ（ストロンチウム）と希土類金属であるＹ（イットリウム）を加えた溶液を、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するように基材１１上にスピンコート法により塗布し、塗布された溶液を加熱して焼成し、膜厚１００ｎｍのゲート絶縁膜１５を形成した。なお、ＳｒＯとＹ２Ｏ３との組成比は酸化物モル比で４６％・５４％となる。
【０１４２】
次に、ゲート絶縁膜１５上に、スパッタ法により、Ａｌ／Ｍｏ／Ｔｉが積層された積層膜を成膜し、膜厚が１６０ｎｍの導電膜１６０を形成した。
【０１４３】
次に、導電膜１６０上に感光性樹脂からなるレジストを形成し、露光及び現像（フォトリソグラフィ工程）を行って、導電膜１６０上のゲート電極１６を形成したい領域を被覆するレジスト層３００を形成した。レジスト層３００のエッチング時のダメージを低減するため、レジスト層３００に対して１５０℃程度でのベーク（加熱）及び紫外線照射によるキュア（硬化）を行った。
【０１４４】
次に、導電膜１６０を異方性のドライエッチングによりパターニングし、酸化物膜であるゲート絶縁膜１５上に部分的にゲート電極１６を形成した。
【０１４５】
具体的には、レジスト層３００をエッチングマスクとして、レジスト層３００に被覆されていない領域の導電膜１６０を異方性のドライエッチングにより除去し、ゲート電極１６を形成した。ドライエッチングは、ＵＬＶＡＣ社製ＲＩＥ（Reactive Ion Etching）の装置を用いて行った。ドライエッチングの条件は、真空度：０．３Ｐａ、ＲＦパワー：６００Ｗ、基板温度：２０℃とした。
【０１４６】
又、ドライエッチングに使用するガスは、Ｃｌ２、Ａｒのガスを選択して用いた。具体的には、導電膜１６０とゲート絶縁膜１５のエッチング選択比が１０となるようにガスの種類を選択し、ガス流量をＣｌ２：２５、Ａｒ：２５ｓｃｃｍとした。エッチングが終了したかどうかは、エンドポイントディテクタという装置を用いて、ＡｌＣｌｘの反応ガスの発光量を計測することにより終点を判定する。
【０１４７】
次に、レジスト層３００を除去することで、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０が完成した。
【０１４８】
このように、ゲート絶縁膜１５として酸化物膜を用いた場合において、ゲート絶縁膜１５の上層である導電膜１６０を異方性のドライエッチングでパターニング可能であることが確認された。形成されたゲート電極１６は、所謂サイドエッチングが生じず、略エッチングマスク寸法通りの電極形状となった。
【０１４９】
なお、実施例８では、導電膜１６０（膜厚１６０ｎｍ）とゲート絶縁膜１５（膜厚１００ｎｍ）のエッチング選択比を１０とし、オーバーエッチングを５０％としたところ、ゲート絶縁膜１５の膜減り量は５ｎｍとなり、ゲート絶縁膜１５の膜厚が十分に確保された。
【０１５０】
〈実施例９〉
実施例９では、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０を作製した。
【０１５１】
まず、ガラスからなる基材１１上に、酸化物半導体からなる半導体層１２を形成した。具体的には、ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ系酸化物）を用いて、スパッタ法により、膜厚２０ｎｍの半導体層１２を形成した。
【０１５２】
次に、半導体層１２上に、スパッタ法によりソース電極１３及びドレイン電極１４を形成した。具体的には、半導体層１２上を含む基材１１上にＴｉ／Ａｌ／Ｔｉを３０ｎｍ／１００ｎｍ／３０ｎｍの厚みで順次積層して成膜し、フォトリソグラフィ及びウェットエッチングによりパターニングし、ソース電極１３及びドレイン電極１４を形成した。
【０１５３】
次に、基材１１上に、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するゲート絶縁膜１５として酸化物膜を成膜した。具体的には、溶剤に上述のアルカリ土類金属であるＣａ（カルシウム）と希土類金属であるＬａ（ランタン）を加えた溶液を、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するように基材１１上にスピンコート法により塗布し、塗布された溶液を加熱して焼成し、膜厚１００ｎｍのゲート絶縁膜１５を形成した。なお、ＣａＯとＬａ２Ｏ３との組成比は酸化物モル比で２０％・８０％となる。
【０１５４】
次に、ゲート絶縁膜１５上に、スパッタ法により、Ｔｉ／Ａｌ／Ｔｉが積層された積層膜を成膜し、膜厚が１６０ｎｍの導電膜１６０を形成した。
【０１５５】
次に、導電膜１６０上に感光性樹脂からなるレジストを形成し、露光及び現像（フォトリソグラフィ工程）を行って、導電膜１６０上のゲート電極１６を形成したい領域を被覆するレジスト層３００を形成した。レジスト層３００のエッチング時のダメージを低減するため、レジスト層３００に対して１５０℃程度でのベーク（加熱）及び紫外線照射によるキュア（硬化）を行った。
【０１５６】
次に、導電膜１６０を異方性のドライエッチングによりパターニングし、酸化物膜であるゲート絶縁膜１５上に部分的にゲート電極１６を形成した。
【０１５７】
具体的には、レジスト層３００をエッチングマスクとして、レジスト層３００に被覆されていない領域の導電膜１６０を異方性のドライエッチングにより除去し、ゲート電極１６を形成した。ドライエッチングは、ＵＬＶＡＣ社製ＲＩＥ（Reactive Ion Etching）の装置を用いて行った。ドライエッチングの条件は、真空度：０．３Ｐａ、ＲＦパワー：６００Ｗ、基板温度：２０℃とした。
【０１５８】
又、ドライエッチングに使用するガスは、Ｃｌ２、Ｎ２のガスを選択して用いた。具体的には、導電膜１６０とゲート絶縁膜１５のエッチング選択比が１０となるようにガスの種類を選択し、ガス流量をＣｌ２：２５、Ｎ２：３０ｓｃｃｍとした。エッチングが終了したかどうかは、エンドポイントディテクタという装置を用いて、ＡｌＣｌｘの反応ガスの発光量を計測することにより終点を判定する。
【０１５９】
次に、レジスト層３００を除去することで、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０が完成した。
【０１６０】
このように、ゲート絶縁膜１５として酸化物膜を用いた場合において、ゲート絶縁膜１５の上層である導電膜１６０を異方性のドライエッチングでパターニング可能であることが確認された。形成されたゲート電極１６は、所謂サイドエッチングが生じず、略エッチングマスク寸法通りの電極形状となった。
【０１６１】
なお、実施例９では、導電膜１６０（膜厚１６０ｎｍ）とゲート絶縁膜１５（膜厚１００ｎｍ）のエッチング選択比を１０とし、オーバーエッチングを５０％としたところ、ゲート絶縁膜１５の膜減り量は５ｎｍとなり、ゲート絶縁膜１５の膜厚が十分に確保された。
【０１６２】
〈実施例１０〉
実施例１０では、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０を作製した。
【０１６３】
まず、ガラスからなる基材１１上に、酸化物半導体からなる半導体層１２を形成した。具体的には、ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ系酸化物）を用いて、スパッタ法により、膜厚２０ｎｍの半導体層１２を形成した。
【０１６４】
次に、半導体層１２上に、スパッタ法によりソース電極１３及びドレイン電極１４を形成した。具体的には、半導体層１２上を含む基材１１上にＡｌ／Ｍｏ／Ｔｉを１００ｎｍ／３０ｎｍ／３０ｎｍの厚みで順次積層して成膜し、フォトリソグラフィ及びウェットエッチングによりパターニングし、ソース電極１３及びドレイン電極１４を形成した。
【０１６５】
次に、基材１１上に、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するゲート絶縁膜１５として酸化物膜を成膜した。具体的には、溶剤に上述のアルカリ土類金属であるＭｇ（マグネシウム）と希土類金属であるＬａ（ランタン）を加えた溶液を、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するように基材１１上にスピンコート法により塗布し、塗布された溶液を加熱して焼成し、膜厚１００ｎｍのゲート絶縁膜１５を形成した。なお、ＭｇＯとＬａ２Ｏ３との組成比は酸化物モル比で１５％・８５％となる。
【０１６６】
次に、ゲート絶縁膜１５上に、スパッタ法により、Ａｌ／Ｍｏ／Ｔｉが積層された積層膜を成膜し、膜厚が１６０ｎｍの導電膜１６０を形成した。
【０１６７】
次に、導電膜１６０上に感光性樹脂からなるレジストを形成し、露光及び現像（フォトリソグラフィ工程）を行って、導電膜１６０上のゲート電極１６を形成したい領域を被覆するレジスト層３００を形成した。レジスト層３００のエッチング時のダメージを低減するため、レジスト層３００に対して１５０℃程度でのベーク（加熱）及び紫外線照射によるキュア（硬化）を行った。
【０１６８】
次に、導電膜１６０を異方性のドライエッチングによりパターニングし、酸化物膜であるゲート絶縁膜１５上に部分的にゲート電極１６を形成した。
【０１６９】
具体的には、レジスト層３００をエッチングマスクとして、レジスト層３００に被覆されていない領域の導電膜１６０を異方性のドライエッチングにより除去し、ゲート電極１６を形成した。ドライエッチングは、ＵＬＶＡＣ社製ＲＩＥ（Reactive Ion Etching）の装置を用いて行った。ドライエッチングの条件は、真空度：０．３Ｐａ、ＲＦパワー：６００Ｗ、基板温度：２０℃とした。
【０１７０】
又、ドライエッチングに使用するガスは、ＣＣｌ４、Ｎ２のガスを選択して用いた。具体的には、導電膜１６０とゲート絶縁膜１５のエッチング選択比が１０となるようにガスの種類を選択し、ガス流量をＣＣｌ４：２５、Ｎ２：２５ｓｃｃｍとした。エッチングが終了したかどうかは、エンドポイントディテクタという装置を用いて、ＡｌＣｌｘの反応ガスの発光量を計測することにより終点を判定する。
【０１７１】
次に、レジスト層３００を除去することで、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０が完成した。
【０１７２】
このように、ゲート絶縁膜１５として酸化物膜を用いた場合において、ゲート絶縁膜１５の上層である導電膜１６０を異方性のドライエッチングでパターニング可能であることが確認された。形成されたゲート電極１６は、所謂サイドエッチングが生じず、略エッチングマスク寸法通りの電極形状となった。
【０１７３】
なお、実施例１０では、導電膜１６０（膜厚１６０ｎｍ）とゲート絶縁膜１５（膜厚１００ｎｍ）のエッチング選択比を１０とし、オーバーエッチングを５０％としたところ、ゲート絶縁膜１５の膜減り量は５ｎｍとなり、ゲート絶縁膜１５の膜厚が十分に確保された。
【０１７４】
〈実施例１１〉
実施例１１では、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０を作製した。
【０１７５】
まず、ガラスからなる基材１１上に、酸化物半導体からなる半導体層１２を形成した。具体的には、ＩＭＯ＝Ｉｎ２ＭｇＯ４（Ｉｎ−Ｍｇ系酸化物）を用いて、スパッタ法により、膜厚２０ｎｍの半導体層１２を形成した。
【０１７６】
次に、半導体層１２上に、スパッタ法によりソース電極１３及びドレイン電極１４を形成した。具体的には、半導体層１２上を含む基材１１上にＴｉ／Ａｌ／Ｔｉを３０ｎｍ／１００ｎｍ／３０ｎｍの厚みで順次積層して成膜し、フォトリソグラフィ及びウェットエッチングによりパターニングし、ソース電極１３及びドレイン電極１４を形成した。
【０１７７】
次に、基材１１上に、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するゲート絶縁膜１５として酸化物膜を成膜した。具体的には、溶剤に上述のアルカリ土類金属である Ｂａ（バリウム）と希土類金属であるＧｄ（ガドリニウム）を加えた溶液を、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するように基材１１上にスピンコート法により塗布し、塗布された溶液を加熱して焼成し、膜厚１００ｎｍのゲート絶縁膜１５を形成した。なお、ＢａＯとＧｄ２Ｏ３との組成比は酸化物モル比で５０％・５０％となる。
【０１７８】
次に、ゲート絶縁膜１５上に、スパッタ法により、Ｔｉ／Ａｌ／Ｔｉが積層された積層膜を成膜し、膜厚が１６０ｎｍの導電膜１６０を形成した。
【０１７９】
次に、導電膜１６０上に感光性樹脂からなるレジストを形成し、露光及び現像（フォトリソグラフィ工程）を行って、導電膜１６０上のゲート電極１６を形成したい領域を被覆するレジスト層３００を形成した。レジスト層３００のエッチング時のダメージを低減するため、レジスト層３００に対して１５０℃程度でのベーク（加熱）及び紫外線照射によるキュア（硬化）を行った。
【０１８０】
次に、導電膜１６０を異方性のドライエッチングによりパターニングし、酸化物膜であるゲート絶縁膜１５上に部分的にゲート電極１６を形成した。
【０１８１】
具体的には、レジスト層３００をエッチングマスクとして、レジスト層３００に被覆されていない領域の導電膜１６０を異方性のドライエッチングにより除去し、ゲート電極１６を形成した。ドライエッチングは、ＵＬＶＡＣ社製ＲＩＥ（Reactive Ion Etching）の装置を用いて行った。ドライエッチングの条件は、真空度：０．３Ｐａ、ＲＦパワー：６００Ｗ、基板温度：２０℃とした。
【０１８２】
又、ドライエッチングに使用するガスは、ＨＣｌ２、ＢＣｌ２のガスを選択して用いた。具体的には、導電膜１６０とゲート絶縁膜１５のエッチング選択比が１０となるようにガスの種類を選択し、ガス流量をＨＣｌ２：４０、ＢＣｌ２：３０ｓｃｃｍとした。エッチングが終了したかどうかは、エンドポイントディテクタという装置を用いて、ＡｌＣｌｘの反応ガスが無くなり、ＢａやＧｄとの反応ガスが観察されたことにより終点を判定する。
【０１８３】
次に、レジスト層３００を除去することで、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０が完成した。
【０１８４】
このように、ゲート絶縁膜１５として酸化物膜を用いた場合において、ゲート絶縁膜１５の上層である導電膜１６０を異方性のドライエッチングでパターニング可能であることが確認された。形成されたゲート電極１６は、所謂サイドエッチングが生じず、略エッチングマスク寸法通りの電極形状となった。
【０１８５】
なお、実施例１１では、導電膜１６０（膜厚１６０ｎｍ）とゲート絶縁膜１５（膜厚１００ｎｍ）のエッチング選択比を１０とし、オーバーエッチングを５０％としたところ、ゲート絶縁膜１５の膜減り量は５ｎｍとなり、ゲート絶縁膜１５の膜厚が十分に確保された。
【０１８６】
〈実施例１２〉
実施例１２では、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０を作製した。
【０１８７】
まず、ガラスからなる基材１１上に、酸化物半導体からなる半導体層１２を形成した。具体的には、ＩＭＯ＝Ｉｎ２ＭｇＯ４（Ｉｎ−Ｍｇ系酸化物）を用いて、スパッタ法により、膜厚２０ｎｍの半導体層１２を形成した。
【０１８８】
次に、半導体層１２上に、スパッタ法によりソース電極１３及びドレイン電極１４を形成した。具体的には、半導体層１２上を含む基材１１上にＡｌ／Ｍｏ／Ｔｉを１００ｎｍ／３０ｎｍ／３０ｎｍの厚みで順次積層して成膜し、フォトリソグラフィ及びウェットエッチングによりパターニングし、ソース電極１３及びドレイン電極１４を形成した。
【０１８９】
次に、基材１１上に、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するゲート絶縁膜１５として酸化物膜を成膜した。具体的には、溶剤に上述のアルカリ土類金属であるＳｒ（ストロンチウム）と希土類金属であるＹ（イットリウム）を加えた溶液を、半導体層１２、ソース電極１３、及びドレイン電極１４を被覆するように基材１１上にスピンコート法により塗布し、塗布された溶液を加熱して焼成し、膜厚１００ｎｍのゲート絶縁膜１５を形成した。なお、ＳｒＯとＹ２Ｏ３との組成比は酸化物モル比で４６％・５４％となる。
【０１９０】
次に、ゲート絶縁膜１５上に、スパッタ法により、Ａｌ／Ｍｏ／Ｔｉが積層された積層膜を成膜し、膜厚が１６０ｎｍの導電膜１６０を形成した。
【０１９１】
次に、導電膜１６０上に感光性樹脂からなるレジストを形成し、露光及び現像（フォトリソグラフィ工程）を行って、導電膜１６０上のゲート電極１６を形成したい領域を被覆するレジスト層３００を形成した。レジスト層３００のエッチング時のダメージを低減するため、レジスト層３００に対して１５０℃程度でのベーク（加熱）及び紫外線照射によるキュア（硬化）を行った。
【０１９２】
次に、導電膜１６０を異方性のドライエッチングによりパターニングし、酸化物膜であるゲート絶縁膜１５上に部分的にゲート電極１６を形成した。
【０１９３】
具体的には、レジスト層３００をエッチングマスクとして、レジスト層３００に被覆されていない領域の導電膜１６０を異方性のドライエッチングにより除去し、ゲート電極１６を形成した。ドライエッチングは、ＵＬＶＡＣ社製ＲＩＥ（Reactive Ion Etching）の装置を用いて行った。ドライエッチングの条件は、真空度：０．３Ｐａ、ＲＦパワー：６００Ｗ、基板温度：２０℃とした。
【０１９４】
又、ドライエッチングに使用するガスは、ＣＨ４、Ｎ２のガスを選択して用いた。具体的には、導電膜１６０とゲート絶縁膜１５のエッチング選択比が１０となるようにガスの種類を選択し、ガス流量をＣＨ４：３０、Ｎ２：３０ｓｃｃｍとした。エッチングが終了したかどうかは、エンドポイントディテクタという装置を用いて、Ａｌ系の反応ガスが無くなり、ＳｒやＹとの反応ガスが観察されたことにより終点を判定する。
【０１９５】
次に、レジスト層３００を除去することで、図１に示すトップゲート／トップコンタクト型の電界効果型トランジスタ１０が完成した。
【０１９６】
このように、ゲート絶縁膜１５として酸化物膜を用いた場合において、ゲート絶縁膜１５の上層である導電膜１６０を異方性のドライエッチングでパターニング可能であることが確認された。形成されたゲート電極１６は、所謂サイドエッチングが生じず、略エッチングマスク寸法通りの電極形状となった。
【０１９７】
なお、実施例１２では、導電膜１６０（膜厚１６０ｎｍ）とゲート絶縁膜１５（膜厚１００ｎｍ）のエッチング選択比を１０とし、オーバーエッチングを５０％としたところ、ゲート絶縁膜１５の膜減り量は５ｎｍとなり、ゲート絶縁膜１５の膜厚が十分に確保された。
【０１９８】
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
【符号の説明】
【０１９９】
１０、１０Ａ  電界効果型トランジスタ
１１  基材
１２  半導体層
１３  ソース電極
１４  ドレイン電極
１５  ゲート絶縁膜
１６  ゲート電極
１６０  導電膜
【先行技術文献】
【特許文献】
【０２００】
【特許文献１】特開２０１１−１５１３７０号公報
【図１】
2018110151.tif 000003
【図２】
2018110151.tif 000004
【図３】
2018110151.tif 000005
【図４】
2018110151.tif 000006