(57)【要約】【課題】ハイレゾ音源を再生可能なオーディオシステムを、低コスト化、および／または低消費電力化する。【解決手段】オーディオ信号処理回路１００は、周波数帯域分割部１１０およびメインデジタル信号処理部１２０を備える。周波数帯域分割部１１０は、入力サンプリング周波数ｆｓ０を有する入力オーディオ信号ＳＨＲを、第１周波数帯域ＦＢ１を含む第１信号Ｓ１と第１周波数帯域ＦＢ１より高い第２周波数帯域ＦＢ２を含む第２信号Ｓ２に分割する。第１信号Ｓ１は入力サンプリング周波数ｆｓ０より低い内部サンプリング周波数ｆｓ１にダウンサンプリングされている。メインデジタル信号処理部１２０は第１信号Ｓ１を処理する。【選択図】図２
2018110362.tif 000002
【特許請求の範囲】
【請求項１】
入力サンプリング周波数を有する入力オーディオ信号を、第１周波数帯域を含みかつ前記入力サンプリング周波数より低い内部サンプリング周波数にダウンサンプリングされている第１信号と、前記第１周波数帯域より高い第２周波数帯域を含む第２信号と、に分割する周波数帯域分割部と、
前記第１信号をデジタル信号処理するメインデジタル信号処理部と、
を備えることを特徴とするオーディオ信号処理回路。
【請求項２】
前記周波数帯域分割部は、前記入力オーディオ信号を前記内部サンプリング周波数にダウンサンプリングするダウンサンプリング回路を含み、
前記ダウンサンプリング回路の出力が前記第１信号であることを特徴とする請求項１に記載のオーディオ信号処理回路。
【請求項３】
前記周波数帯域分割部は、前記ダウンサンプリング回路の後段に設けられたフィルタをさらに含み、前記フィルタの出力が、前記第１信号であることを特徴とする請求項２に記載のオーディオ信号処理回路。
【請求項４】
前記周波数帯域分割部は、
前記ダウンサンプリング回路の出力を前記入力サンプリング周波数にアップサンプリングする第１アップサンプリング回路と、
前記入力オーディオ信号と前記第１アップサンプリング回路の出力の差分を生成する減算器と、
をさらに含み、前記減算器の出力が前記第２信号であることを特徴とする請求項２または３に記載のオーディオ信号処理回路。
【請求項５】
前記周波数帯域分割部は、前記入力オーディオ信号の高周波成分を通過するハイパスフィルタをさらに含み、前記ハイパスフィルタの出力が前記第２信号であることを特徴とする請求項１から３のいずれかに記載のオーディオ信号処理回路。
【請求項６】
前記第２信号をデジタル信号処理するサブデジタル信号処理部をさらに備え、
前記サブデジタル信号処理部は、前記メインデジタル信号処理部より簡素化されたデジタル処理を実行することを特徴とする請求項１から５のいずれかに記載のオーディオ信号処理回路。
【請求項７】
前記周波数帯域分割部は、前記第１信号を複数のサブ周波数帯域に分割するサブ帯域分割部をさらに備え、
前記メインデジタル信号処理部は、サブ周波数帯域ごとにデジタル信号処理を実行することを特徴とする請求項１から６のいずれかに記載のオーディオ信号処理回路。
【請求項８】
前記第２信号には可聴周波数帯域の一部が含まれていることを特徴とする請求項１から７のいずれかに記載のオーディオ信号処理回路。
【請求項９】
前記第１信号と前記第２信号を個別に出力することを特徴とする請求項１から８のいずれかに記載のオーディオ信号処理回路。
【請求項１０】
前記第２信号には可聴周波数帯域が含まれず、
前記第１信号と前記第２信号を合成した信号を出力することを特徴とする請求項１から８のいずれかに記載のオーディオ信号処理回路。
【請求項１１】
前記メインデジタル信号処理部の出力を前記入力サンプリング周波数にアップサンプリングする第２アップサンプリング回路と、
前記第２信号と前記第２アップサンプリング回路の出力を合成する加算器と、
をさらに備え、
前記第１信号と前記第２信号を再合成した信号を出力することを特徴とする請求項８または１０に記載のオーディオ信号処理回路。
【請求項１２】
入力サンプリング周波数を有する入力オーディオ信号を、前記入力サンプリング周波数より低い内部サンプリング周波数にダウンサンプリングするダウンサンプリング回路と、
前記ダウンサンプリング回路の出力を前記入力サンプリング周波数にアップサンプリングするアップサンプリング回路と、
前記入力オーディオ信号と前記アップサンプリング回路の出力の差分を生成する減算器と、
を備えることを特徴とするオーディオ信号処理回路。
【請求項１３】
前記入力サンプリング周波数は９６ｋＨｚまたは１９２ｋＨｚであり、前記内部サンプリング周波数は４８ｋＨｚであることを特徴とする請求項１から１２のいずれかに記載のオーディオ信号処理回路。
【請求項１４】
ひとつの半導体基板上に一体集積化されることを特徴とする請求項１から１３のいずれかに記載のオーディオ信号処理回路。
【請求項１５】
請求項１から１４のいずれかに記載のオーディオ信号処理回路を備えることを特徴とする車載オーディオシステム。
【請求項１６】
請求項１から１４のいずれかに記載のオーディオ信号処理回路を備えることを特徴とするオーディオコンポーネント装置。
【請求項１７】
請求項１から１４のいずれかに記載のオーディオ信号処理回路を備えることを特徴とする電子機器。
【請求項１８】
入力オーディオ信号を第１周波数帯域を含み、前記入力オーディオ信号よりもダウンサンプリングされている第１信号と、前記第１周波数帯域より高い第２周波数帯域を含む第２信号に分割するステップと、
前記第１周波数帯域をデジタル信号処理するステップと、
を備えることを特徴とするオーディオ信号処理方法。
【請求項１９】
入力サンプリング周波数を有する入力オーディオ信号を、前記入力サンプリング周波数より低い内部サンプリング周波数にダウンサンプリングするステップと、
ダウンサンプリングされた信号を、前記入力サンプリング周波数にアップサンプリングするステップと、
前記入力オーディオ信号とアップサンプリングされた信号との差分を生成するステップと、
を備えることを特徴とするオーディオ信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーディオ信号処理回路に関する。
【背景技術】
【０００２】
近年、ハイレゾ（Hi-Resolution）音源の普及が進んでおり、それにともなってオーディオ再生機器にもハイレゾ対応化が求められている。ハイレゾの定義はさまざまであるが、本明細書では、２４ビット、９６ｋＨｚ以上のデジタル信号を処理でき、可聴周波数帯より高い周波数（たとえば４０ｋＨｚ以上）のアナログ信号を出力できるものを、ハイレゾ対応機器として扱う。本明細書において、ハイレゾ以外を、非ハイレゾあるいはローレゾ（Low-Resolution）とも称する。
【０００３】
図１（ａ）、（ｂ）はそれぞれ、本発明者が検討したローレゾ音源およびハイレゾ音源を再生可能なオーディオシステムのブロック図である。図１（ａ）のオーディオシステム２００Ｌは、ローレゾのオーディオデータ（オーディオ信号ともいう）ＳＬＲを再生する。オーディオシステム２００Ｌは、デジタル信号処理部２１０Ｌ、Ｄ／Ａコンバータ２２０、パワーアンプ２３０、およびスピーカ２４０を備える。
【０００４】
デジタル信号処理部２１０Ｌは、オーディオデータＳＬＲに対して、さまざまなデジタル信号処理を施す。デジタル信号処理部２１０Ｌはデジタルボリューム回路２１２Ｌや、デジタルフィルタ回路２１４Ｌを含む。
【０００５】
Ｄ／Ａコンバータ２２０は、デジタル信号処理部２１０Ｌの処理を経たオーディオ信号をアナログのオーディオ信号ＳＡＮＡＬＯＧに変換する。パワーアンプ２３０は、オーディオ信号ＳＡＮＡＬＯＧを増幅し、スピーカ２４０を駆動する。
【０００６】
デジタル信号処理部２１０Ｌには、オーディオデータＳＬＲに含まれる最高周波数の２倍より高いサンプリング周波数が要求される。ローレゾのオーディオデータＳＬＲには、可聴周波数帯域である２０〜２０ｋＨｚが含まれるため、デジタル信号処理部２１０Ｌのサンプリング周波数ｆｓは、４０ｋＨｚで足りる。
【０００７】
図１（ｂ）のオーディオシステム２００Ｈは、ハイレゾのオーディオデータＳＨＲを再生する。オーディオシステム２００Ｈの構成は、図１（ａ）の２００Ｌと同様である。
【０００８】
ハイレゾのオーディオデータＳＨＲには、可聴周波数帯域２０〜２０ｋＨｚよりも高い周波数成分が含まれる。たとえばオーディオデータＳＨＲに最高で４０ｋＨｚの周波数成分が含まれる場合、デジタル信号処理部２１０Ｈには８０ｋＨｚより高いサンプリング周波数ｆｓが要求され、オーディオデータＳＨＲに最高で９６ｋＨｚの周波数成分が含まれる場合、デジタル信号処理部２１０Ｈには１９２ｋＨｚより高いサンプリング周波数ｆｓが要求される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１６−１１５９３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
デジタル信号処理部２１０Ｈの動作クロックは、サンプリング周波数ｆｓに応じて高くなるため、ハイレゾ対応のデジタル信号処理部２１０Ｈの回路規模（面積）は、非ハイレゾのデジタル信号処理部２１０Ｌの回路規模よりも大きくなり、コストが高くなる。回路規模の増大の程度は、ハイレゾ音源のサンプリング周波数が高くなるほど大きい。
【００１１】
また、ハイレゾ対応のデジタル信号処理部２１０Ｈでは、動作クロックの周波数が高くなるため、その消費電力も、非ハイレゾのデジタル信号処理部２１０Ｌの消費電力より大きくなる。
【００１２】
これらの事情から、ハイレゾ音源に対応したオーディオシステム２００Ｈは、非ハイレゾのオーディオシステム２００Ｌに比べて高価となり、ハイレゾ音源のさらなる普及の妨げとなっている。
【００１３】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ハイレゾ音源を再生可能なオーディオシステムの、低コスト化、および／または低消費電力化にある。
【課題を解決するための手段】
【００１４】
本発明のある態様はオーディオ信号処理回路に関する。オーディオ信号処理回路は、入力サンプリング周波数を有する入力オーディオ信号を、第１周波数帯域を含み、入力サンプリング周波数より低い内部サンプリング周波数にダウンサンプリングされている第１信号と、第１周波数帯域より高い第２周波数帯域を含む第２信号と、に分割する周波数帯域分割部と、第１信号をデジタル信号処理するメインデジタル信号処理部と、を備える。
【００１５】
この態様によると、メインデジタル信号処理部は、入力オーディオ信号の全周波数帯域を処理する必要が無く、メインデジタル信号処理部が対応すべきサンプリング周波数は、第１信号に含まれる最高周波数の２倍程度でよい。したがって、メインデジタル信号処理部のサイズを小さくしてコストを下げることができ、および／または、消費電力を低減できる。
【００１６】
入力サンプリング周波数は、９６ｋＨｚまたは１９２ｋＨｚであり、内部サンプリング周波数は４８ｋＨｚであってもよい。
【００１７】
周波数帯域分割部は、入力オーディオ信号を内部サンプリング周波数にダウンサンプリングするダウンサンプリング回路を含んでもよい。ダウンサンプリング回路の出力が第１信号であってもよい。これによりデジタルフィルタを用いずに、第１信号を生成できる。
【００１８】
内部サンプリング周波数を、可聴周波数帯域の最高周波数の２倍付近に設定してもよい。これにより第１信号として可聴周波数帯域を抽出することができる。
【００１９】
周波数帯域分割部は、ダウンサンプリング回路の後段に設けられたフィルタをさらに含み、当該フィルタの出力が、第１信号であってもよい。フィルタのカットオフ周波数に応じて、第１周波数帯域を規定することができる。
【００２０】
周波数帯域分割部は、ダウンサンプリング回路の出力を入力サンプリング周波数にアップサンプリングする第１アップサンプリング回路と、入力オーディオ信号と第１アップサンプリング回路の出力の差分を生成する減算器と、をさらに含み、減算器の出力が第２信号であってもよい。
第１アップサンプリング回路の出力には、可聴周波数帯域が含まれるため、入力オーディオ信号と第１アップサンプリング回路の出力の差分、すなわち第２信号として、可聴周波数帯域より上の周波数帯域を得ることができる。こうして得られる第２信号は、ハイパスフィルタを利用して可聴周波数帯域より上の周波数帯域を得る場合に比べて、フィルタのカットオフ特性（クロスオーバー特性）の影響を受けないという利点がある。
【００２１】
周波数帯域分割部は、入力オーディオ信号の高周波成分を通過するハイパスフィルタをさらに含み、ハイパスフィルタの出力が第２信号であってもよい。
ハイパスフィルタのカットオフ周波数に応じて、第２周波数帯域を規定することができる。
【００２２】
オーディオ信号処理回路は、第２信号をデジタル信号処理するサブデジタル信号処理部をさらに備えてもよい。サブデジタル信号処理部は、メインデジタル信号処理部より簡素化されたデジタル処理を実行してもよい。
【００２３】
周波数帯域分割部は、第１信号を、複数のサブ周波数帯域に分割するサブ帯域分割部を含んでもよい。メインデジタル信号処理部は、サブ周波数帯域ごとにデジタル信号処理を実行してもよい。
【００２４】
第２信号には可聴周波数帯域の一部が含まれていてもよい。
この場合において、オーディオ信号処理回路は、第１信号と第２信号を、個別に出力してもよい。これにより、第１周波数帯域と第２周波数帯域を別々のスピーカユニットから再生することができる。
【００２５】
第２信号には、可聴周波数帯域が含まれず、オーディオ信号処理回路は第１信号と第２信号を合成した信号を出力してもよい。
【００２６】
オーディオ信号処理回路は、メインデジタル信号処理部の出力を入力サンプリング周波数にアップサンプリングする第２アップサンプリング回路と、第２信号と第２アップサンプリング回路の出力を合成する加算器と、をさらに備えてもよい。
【００２７】
オーディオ信号処理回路は、ひとつの半導体基板上に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
【００２８】
本発明の別の態様は、車載オーディオシステムに関する。車載オーディオシステムは、上述のいずれかのオーディオ信号処理回路を備える。
【００２９】
本発明の別の態様は、オーディオコンポーネント装置に関する。オーディオコンポーネント装置は、上述のいずれかのオーディオ信号処理回路を備える。
【００３０】
本発明の別の態様は、電子機器に関する。電子機器は、上述のいずれかのオーディオ信号処理回路を備える。
【００３１】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【００３２】
さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【発明の効果】
【００３３】
本発明によれば、ハイレゾ音源を再生可能なオーディオシステムを、低コストまたは低消費電力で提供できる。
【図面の簡単な説明】
【００３４】
【図１】図１（ａ）、（ｂ）はそれぞれ、本発明者が検討したローレゾ音源およびハイレゾ音源を再生可能なオーディオシステムのブロック図である。
【図２】実施の形態に係るオーディオ信号処理回路の基本構成を示すブロック図である。
【図３】図３（ａ）、（ｂ）は、図２のオーディオ信号処理回路の処理を説明する図である。
【図４】第１実施例に係るオーディオ信号処理回路を備えるオーディオシステムのブロック図である。
【図５】第２実施例に係るオーディオ信号処理回路を備えるオーディオシステムのブロック図である。
【図６】第３実施例に係るオーディオ信号処理回路を備えるオーディオシステムのブロック図である。
【図７】第４実施例に係るオーディオ信号処理回路を備えるオーディオシステムのブロック図である。
【図８】第５実施例に係るオーディオシステムのブロック図である。
【図９】オーディオ信号処理回路を用いた車載オーディオシステムのブロック図である。
【図１０】オーディオ信号処理回路を用いた別の車載オーディオシステムのブロック図である。
【図１１】図１１（ａ）、（ｂ）は、オーディオ信号処理回路を備える電子機器を、図１１（ｃ）はオーディオコンポーネント装置を示す図である。
【発明を実施するための形態】
【００３５】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３６】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【００３７】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【００３８】
図２は、実施の形態に係るオーディオ信号処理回路１００の基本構成を示すブロック図である。図２にはオーディオ信号処理回路１００の主要部のみが簡略化して示されており、発明の無関係のブロックは省略されている。
【００３９】
オーディオ信号処理回路１００は、ハイレゾの入力オーディオ信号ＳＨＲに対応しており、周波数帯域分割部１１０、メインデジタル信号処理部１２０、サブデジタル信号処理部１３０を備える。
【００４０】
周波数帯域分割部１１０は、入力サンプリング周波数ｆｓ０を有する入力オーディオ信号ＳＨＲを受け、第１周波数帯域ＦＢ１を含む第１信号Ｓ１と、第１周波数帯域ＦＢ１より高い第２周波数帯域ＦＢ２を含む第２信号Ｓ２を生成する。第１信号Ｓ１は入力サンプリング周波数ｆｓ０より低い内部サンプリング周波数ｆｓ１にダウンサンプリングされている。
【００４１】
第１信号Ｓ１は、入力オーディオ信号ＳＨＲのうち、可聴周波数帯域の全部（あるいは低周波側の一部）を含み、第２信号Ｓ２は、入力オーディオ信号ＳＨＲの残り、すなわち可聴周波数帯域（あるいは可聴周波数帯域の全部および可聴周波数帯域の高周波側の残り）を含む。第２信号Ｓ２のサンプリング周波数ｆｓ２は、元の入力オーディオ信号ＳＨＲの入力サンプリング周波数ｆｓ０と等しい。
【００４２】
メインデジタル信号処理部１２０は、ダウンサンプリング後の第１信号Ｓ１を、内部サンプリング周波数ｆｓ１にて処理する。デジタル信号処理の内容は特に限定されず、マルチバンドイコライジング処理、マルチバンドトーンコントロール処理、デジタルボリューム処理、ラウドネス処理、バスブースト処理などが例示される。
【００４３】
サブデジタル信号処理部１３０は、第２信号Ｓ２に対してデジタル信号処理を施す。たとえばサブデジタル信号処理部１３０は、第２信号Ｓ２に、可聴周波数帯域が含まれる場合に設けることが望ましい。第２信号Ｓ２は、可聴周波数帯域外を主成分とするため、サブデジタル信号処理部１３０における信号処理は、メインデジタル信号処理部１２０よりも簡略化することができる。たとえば、サブデジタル信号処理部１３０には、バスブースト機能などは不要である。メインデジタル信号処理部１２０およびサブデジタル信号処理部１３０がマルチバンドイコライザを含む場合、サブデジタル信号処理部１３０のバンド数は、メインデジタル信号処理部１２０のバンド数より少ないため、前者は後者より簡略化される。なおサブデジタル信号処理部１３０はオプションであり、省略できる場合もある。
【００４４】
メインデジタル信号処理部１２０の出力信号Ｓ３およびサブデジタル信号処理部１３０の出力Ｓ４は、図示しない回路ブロックに供給される。後述のように、メインデジタル信号処理部１２０およびサブデジタル信号処理部１３０の処理はさまざまであり、特に限定されない。
【００４５】
以上がオーディオ信号処理回路１００の基本構成である。続いてその動作を説明する。
図３（ａ）、（ｂ）は、図２のオーディオ信号処理回路１００の処理を説明する図である。図３（ａ）は、元の入力オーディオ信号ＳＨＲのスペクトルであり、図３（ｂ）は、第１信号Ｓ１および第２信号Ｓ２のスペクトルである。
【００４６】
たとえばｆｓ０＝９６ｋＨｚとすると、入力オーディオ信号ＳＨＲには、最高４８ｋＨｚの周波数成分が含まれる。
【００４７】
第１周波数帯域ＦＢ１と第２周波数帯域ＦＢ２のクロスオーバー周波数をｆｃとする。第１周波数帯域ＦＢ１の最高周波数は、クロスオーバー周波数ｆｃと実質的に一致すると考えてよい。
【００４８】
第１信号Ｓ１のサンプリング周波数ｆｓ１は、ｆｓ１＞２ｆｃを満たせばよい。クロスオーバー周波数ｆｃを２０ｋＨｚとした場合、内部サンプリング周波数ｆｓ１は４０ｋＨｚより高ければ足り、たとえばｆｓ１＝４８ｋＨｚとすることができ、元の入力サンプリング周波数ｆｓ０（＝９６ｋＨｚ）より低くなる。
【００４９】
メインデジタル信号処理部１２０は、第１信号Ｓ１を、内部サンプリング周波数ｆｓ１で処理し、サブデジタル信号処理部１３０は、第２信号Ｓ２を、入力サンプリング周波数ｆｓ０で処理する。
【００５０】
以上がオーディオ信号処理回路１００の動作である。
【００５１】
オーディオ信号処理回路１００の利点は、図１（ｂ）のオーディオシステム２００Ｈとの対比によって明確となる。オーディオシステム２００Ｈでは、デジタル信号処理部２１０Ｈが、入力オーディオ信号ＳＨＲの全周波数帯域を処理する必要があり、ｆｓ０＝９６ｋＨｚの場合、デジタル信号処理部２１０Ｈにおけるサンプリング周波数も９６ｋＨｚとなる。
【００５２】
一方、図２のオーディオ信号処理回路１００において、メインデジタル信号処理部１２０は、入力オーディオ信号ＳＨＲの全周波数帯域を処理する必要が無く、それに要求されるサンプリング周波数ｆｓ１は、第１信号Ｓ１に含まれる最高周波数の２倍程度（たとえば４８ｋＨｚ）でよい。
【００５３】
メインデジタル信号処理部１２０とサブデジタル信号処理部１３０の組み合わせによって、図１（ｂ）のデジタル信号処理部２１０Ｈと同じ処理を行う場合を考える。デジタル信号処理回路の面積は、サンプリング周波数に応じてスケーリングされる。一例として、メインデジタル信号処理部１２０の回路面積は、デジタル信号処理部２１０Ｈの１／２まで削減することができる。
【００５４】
一方、追加で必要となるサブデジタル信号処理部１３０および周波数帯域分割部１１０の合計の面積は、デジタル信号処理部２１０Ｈの面積の１／２よりも十分に小さい。したがって、図２のオーディオ信号処理回路１００は、デジタル信号処理部２１０Ｈよりも小さくすることができ、ひいてはオーディオ信号処理回路１００の低コスト化が可能となる。
【００５５】
また、メインデジタル信号処理部１２０におけるサンプリング周波数を下げることができるため、消費電力を低減できる。
【００５６】
入力サンプリング周波数ｆｓ０＝１９２ｋＨｚのオーディオ信号ＳＨＲに対応する場合、ｆｓ１＝４８ｋＨｚとすれば、面積削減の効果はより一層顕著となる。
【００５７】
本発明は、図２のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な実施例や変形例を説明する。
【００５８】
（第１実施例）
図４は、第１実施例に係るオーディオ信号処理回路１００Ａを備えるオーディオシステム２００Ａのブロック図である。オーディオシステム２００Ａは、２ウェイネットワークの再生システムであり、オーディオ信号処理回路１００Ａ、パワーアンプ２３０Ｈ，２３０Ｌ、スピーカユニット２４０Ｈ，２４０Ｌを備える。高域用のスピーカユニット２４０Ｈはツイータ、低域用のスピーカユニット２４０Ｌはウーハとも称される。
【００５９】
なお図４および以降の図では、１チャンネルのみが示されるが、実際には、入力オーディオ信号ＳＨＲのチャンネル数に応じた数だけ同じ回路が設けられる。
【００６０】
オーディオ信号処理回路１００Ａは、スピーカユニット２４０Ｌ、スピーカユニット２４０Ｈそれぞれの再生周波数帯域のアナログオーディオ信号ＳＬ，ＳＨを、個別に出力する。パワーアンプ２３０Ｌ，２３０Ｈはそれぞれ、アナログオーディオ信号ＳＬ，ＳＨを増幅し、スピーカユニット２４０Ｌ，２４０Ｈを駆動する。
【００６１】
オーディオ信号処理回路１００Ａの構成を説明する。オーディオ信号処理回路１００Ａは、上述の周波数帯域分割部１１０、メインデジタル信号処理部１２０、サブデジタル信号処理部１３０に加えて、入力インタフェース１０２、高域補間部１０４、Ｄ／Ａコンバータ１５０，１５２を備え、ひとつの半導体基板に一体集積化されている。
【００６２】
入力インタフェース１０２は、図示しない音源から、ハイレゾあるいは非ハイレゾのオーディオデータＳＩＮを受信する。高域補間部１０４はオンオフが切りかえ可能であり、オーディオデータＳＩＮが非ハイレゾであったり、あるいはＭＰ３などの圧縮音源であったりする場合に、高域周波数成分を補間する。高域補間部１０４は省略してもよい。
【００６３】
周波数帯域分割部１１０は、ダウンサンプリング回路１１２、ローパスフィルタ１１４、ハイパスフィルタ１１６を含む。ダウンサンプリング回路１１２は、サンプリングレートコンバータであり、入力オーディオ信号ＳＨＲを、内部サンプリング周波数ｆｓ１にダウンサンプリングする。ローパスフィルタ１１４は、ダウンサンプリング回路１１２の後段に設けられ、ローパスフィルタ１１４の出力が、第１信号Ｓ１となる。ローパスフィルタ１１４はダウンサンプリング回路１１２の前段に設けることも可能であるが、後段に設けることにより、ローパスフィルタ１１４の回路規模を小さくできる。
【００６４】
ハイパスフィルタ１１６は、入力オーディオ信号ＳＨＲの高周波成分を抽出し、第２信号Ｓ２を生成する。ローパスフィルタ１１４およびハイパスフィルタ１１６それぞれのカットオフ周波数は、第１周波数帯域ＦＢ１と第２周波数帯域ＦＢ２のクロスオーバー周波数ｆｃに応じて規定される。
【００６５】
この実施例においてクロスオーバー周波数ｆｃは、スピーカユニット２４０Ｈの再生周波数帯域にもとづいて規定され、可聴周波数帯域の最高周波数（２０ｋＨｚ）より低い。したがって第２周波数帯域ＦＢ２は、可聴周波数帯域の高域側の一部を含む。たとえばクロスオーバー周波数ｆｃは１０ｋＨｚであり、第１周波数帯域ＦＢ１は２０〜１０ｋＨｚを含み、第２周波数帯域ＦＢ２は１０ｋＨｚより高い周波数成分を含む。
【００６６】
内部サンプリング周波数ｆｓ１は、２×ｆｃ＝２０ｋＨｚより高ければ任意の値とすることができる。従来の非ハイレゾ用のデジタル信号処理部は、４８ｋＨｚのサンプリング周波数で設計されている場合が多い。したがって、回路資産の有効活用の観点から、ダウンサンプリング後の第１信号Ｓ１の内部サンプリング周波数ｆｓ１は４８ｋＨｚとすることが好ましい。
【００６７】
メインデジタル信号処理部１２０は、第１周波数帯域ＦＢ１を含む第１信号Ｓ１を処理し、サブデジタル信号処理部１３０は、第２周波数帯域ＦＢ２を含む第２信号Ｓ２を処理する。メインデジタル信号処理部１２０は、デジタルボリューム回路１２２、フィルタブロック１２４、遅延ブロック１２６を含む。同様にサブデジタル信号処理部１３０は、デジタルボリューム回路１３２、フィルタブロック１３４、遅延ブロック１３６を含む。
【００６８】
デジタルボリューム回路１２２および１３２はそれぞれ、ユーザが設定したボリューム値（音量）にもとづいて、第１信号Ｓ１、第２信号Ｓ２の振幅を調節する。
【００６９】
フィルタブロック１２４およびフィルタブロック１３４の組み合わせは、（i）マルチバンドイコライジング処理、（ii）マルチバンドトーンコントロール処理、（iii）ラウドネス処理、（iv）バスブースト処理などを実行する。
【００７０】
フィルタブロック１３４はフィルタブロック１２４よりも簡素化されている。たとえば第２信号Ｓ２には、バスブースト処理の対象となる周波数成分は含まれないため、フィルタブロック１３４からこの機能は省略される。
【００７１】
マルチバンドイコライジング処理に関連して、第２信号Ｓ２に含まれるバンド数は、第１信号Ｓ１に含まれるバンド数よりも少ないから、この機能に関しても、フィルタブロック１３４はデジタルボリューム回路１３２より簡略化することができる。たとえば１３バンドイコライザを実装する場合、フィルタブロック１２４は低域側の１１バンドを受け持ち、フィルタブロック１３４は、高域側の２バンドを受け持つこととなる。
【００７２】
マルチトーンコントロール処理に関連して、第２信号Ｓ２に含まれるバンド数は、第１信号Ｓ１に含まれるバンド数よりも少ないから、この機能に関しても、フィルタブロック１３４はデジタルボリューム回路１３２より簡略化することができる。たとえばロー、ミッド、トレブルの３バンドトーンコントロールを実装する場合、フィルタブロック１２４はロー、ミッドの２バンドを受け持ち、フィルタブロック１３４は、トレブルを受け持つこととなる。
【００７３】
遅延ブロック１２６，１３６は、アナログオーディオ信号ＳＬ，ＳＨの相対的な遅延量を調節する。遅延ブロック１２６，１３６は、第１信号Ｓ１と第２信号Ｓ２の遅延を揃える第１機能と、オーディオ信号ＳＬとＳＨに積極的に遅延差を与える第２機能を担う。
【００７４】
第１信号Ｓ１と第２信号Ｓ２を比較すると、第１信号Ｓ１はダウンサンプリング回路１１２を通過しており、また第１信号Ｓ１と第２信号Ｓ２は別々のフィルタ回路を通過しているため、第１信号Ｓ１は第２信号Ｓ２に比べてΔτだけ遅延している。そこで、遅延ブロック１２６と１３６は、この遅延量Δτをキャンセルさせる（第１機能）。
【００７５】
第２機能は、いわゆるタイムアライメントと称されるものである。車載オーディオシステムでは、スピーカユニット２４０Ｌと２４０Ｈが離れた場所に設置される場合がある。この場合、オーディオ信号処理回路１００Ａの出力ＳＨ，ＳＬの遅延差がゼロであると、視聴者（運転手）の耳に、スピーカユニット２４０Ｌ、２４０Ｈから異なるタイミングで音が到達し、音質が劣化する。遅延ブロック１２６，１３６の遅延量は、視聴位置と２つのスピーカユニット２４０Ｈ，２４０Ｌとの距離の差がキャンセルされるように、設定される。
【００７６】
したがって、遅延ブロック１２６には、タイムアライメント用の遅延量が設定され、遅延ブロック１３６には、ダウンサンプリング回路１１２の遅延量をキャンセルするための遅延量と、タイムアライメント用の遅延量と、が設定される。タイムアライメント機能が省略される場合、遅延ブロック１２６を省略してもよい。
【００７７】
Ｄ／Ａコンバータ１５０，１５２はそれぞれ、メインデジタル信号処理部１２０、サブデジタル信号処理部１３０の出力Ｓ３，Ｓ４をアナログオーディオ信号ＳＬ，ＳＨに変換する。
【００７８】
以上がオーディオシステム２００Ａの構成である。オーディオ信号処理回路１００Ａを用いることにより、低コストおよび／または低消費電力のオーディオシステム２００Ａを提供できる。
【００７９】
また既存のハイレゾ非対応の２ウェイオーディオシステムにおいて、オーディオ信号処理回路を置き換えるだけで、ハイレゾ対応とすることができる。
【００８０】
（第２実施例）
図５は、第２実施例に係るオーディオ信号処理回路１００Ｂを備えるオーディオシステム２００Ｂのブロック図である。オーディオシステム２００Ｂは、３ウェイネットワークの再生システムであり、オーディオ信号処理回路１００Ａ、パワーアンプ２３０Ｈ，２３０Ｌ、２３０Ｓ、スピーカユニット２４０Ｈ，２４０Ｌ，２４０Ｓを備える。
【００８１】
オーディオ信号処理回路１００Ｂは、第１実施例における第１信号Ｓ１を、２つのサブ周波数帯域に分割して出力する。周波数帯域分割部１１０Ｂは、図４のローパスフィルタ１１４に代えて、サブ帯域分割部１１５を備える。サブ帯域分割部１１５は、第１信号Ｓ１を、複数のサブ周波数帯域に分割し、サブ周波数帯域毎の信号Ｓ１１，Ｓ１２を出力する。
【００８２】
一例として、サブ周波数帯域のひとつは重低音の周波数帯域（２０〜１００Ｈｚ）であり、別のひとつは低域〜中高域の周波数帯域（１００Ｈｚ〜１０ｋＨｚ）である。このようなオーディオシステムは、２．１チャンネル（５．１チャンネル）などと称され、０．１チャンネルは重低音に対応する。スピーカユニット２４０Ｈ，２４０Ｌ，２４０Ｓはそれぞれ、高域を受け持つツイータ、低域を受け持つウーハおよび重低音を受け持つサブウーハであってもよい。
【００８３】
サブ帯域分割部１１５は、バンドパスフィルタ１１５Ａおよびローパスフィルタ１１５Ｂを含む。ローパスフィルタ１１５Ｂは、スピーカユニット２４０Ｓに対応する周波数成分を抽出する。たとえばスピーカユニット２４０Ｓがサブウーハであり、その再生周波数帯域が２０〜１００Ｈｚである場合、ローパスフィルタ１１５Ｂのカットオフ周波数ｆｃは１００Ｈｚとなる。バンドパスフィルタ１１５Ａは、スピーカユニット２４０Ｌに対応する周波数成分を抽出する。この例ではバンドパスフィルタ１１５Ａは、１００Ｈｚ〜１００ｋＨｚの周波数成分を抽出する。ダウンサンプリング回路１１２の出力ＳＤＳに１０ｋＨｚ以上の帯域が含まれない場合、バンドパスフィルタ１１５Ａは、ハイパスフィルタに置換できる。
【００８４】
メインデジタル信号処理部１２０Ｂは、サブ周波数帯域ごとに、デジタル信号処理を実行する。メインデジタル信号処理部１２０Ｂは、第１サブ周波数帯域の信号Ｓ１１を処理するデジタルボリューム回路１２２、フィルタブロック１２４、遅延ブロック１２６を備える。これらは図４のそれらと同様である。
【００８５】
またメインデジタル信号処理部１２０Ｂは、第２サブ周波数帯域（重低音）の信号Ｓ１２を処理するデジタルボリューム回路１２７、遅延ブロック１２８を備える。重低音に関しては、イコライジング処理は不要であることから、フィルタブロックは省略することができる。
【００８６】
重低音に対応する第２サブ周波数帯域の再生ブロック（１１５Ｂ，１２７，１２８）は、全チャンネルで共通でひとつだけ設けられ、この再生ブロックは、全チャンネルの重低音の成分を合成した信号を再生する。
【００８７】
Ｄ／Ａコンバータ１５０，１５２および１５４はそれぞれ、対応するデジタル信号Ｓ３１，Ｓ３２およびＳ４を、アナログオーディオ信号ＳＬ１，ＳＬ２およびＳＨに変換する。
【００８８】
（第３実施例）
図６は、第３実施例に係るオーディオ信号処理回路１００Ｃを備えるオーディオシステム２００Ｃのブロック図である。第１、第２実施例では、第２信号Ｓ２に可聴周波数帯域が含まれていた。これに対して、第３実施例では、第２信号Ｓ２は可聴周波数帯域外の周波数成分のみを含む。したがって、第１周波数帯域ＦＢ１と第２周波数帯域ＦＢ２のクロスオーバー周波数ｆｃは２０ｋＨｚより高く定められ、たとえば２４ｋＨｚである。
【００８９】
オーディオ信号処理回路１００Ｃは、第１信号Ｓ１と第２信号Ｓ２をデジタル信号処理した後に、それらを合成し、アナログオーディオ信号に変換して出力する。パワーアンプ２３０は、オーディオ信号処理回路１００Ｃの出力信号を受け、スピーカ２４０を駆動する。スピーカ２４０の再生周波数帯域は、全周波数帯域に及ぶ。
【００９０】
周波数帯域分割部１１０Ｃは、ダウンサンプリング回路１１２、第１アップサンプリング回路１１８、減算器１１９を備える。ダウンサンプリング回路１１２は、入力オーディオ信号ＳＨＲを内部サンプリング周波数ｆｓ１にダウンサンプリングする。ダウンサンプリング回路１１２の出力ＳＤＳは、ｆｓ１／２より低い周波数成分のみを含み、第１信号Ｓ１に対応する。たとえばｆｓ１＝４８ｋＨｚとした場合、第１信号Ｓ１は、２０〜２０ｋＨｚの可聴周波数帯域を含む。
【００９１】
第１アップサンプリング回路１１８は、サンプリングレートコンバータであり、ダウンサンプリング回路１１２の出力ＳＤＳを、入力サンプリング周波数ｆｓ０に再度、アップサンプリングする。減算器１１９は、入力オーディオ信号ＳＨＲと第１アップサンプリング回路１１８の出力ＳＵＳの差分に応じた信号を生成する。減算器１１９の出力は第２信号Ｓ２に対応する。上述のようにダウンサンプリング回路１１２の出力ＳＤＳは可聴周波数帯域を含む信号であるから、それをアップサンプリングした信号ＳＵＳも同様に可聴周波数帯域を含む。したがって減算器１１９の出力は、入力オーディオ信号ＳＨＲのうち可聴周波数帯域を除去した信号であり、したがって、可聴周波数帯域外の信号となる。
【００９２】
メインデジタル信号処理部１２０Ｃは、第１信号Ｓ１を処理する。メインデジタル信号処理部１２０Ｃは、デジタルボリューム回路１２２とフィルタブロック１２４を含む。第３実施例において、第１信号Ｓ１と第２信号Ｓ２は同じスピーカ２４０から再生されることから、タイムアライメント機能は不要である。したがってメインデジタル信号処理部１２０Ｃからは、遅延ブロック１２６が省略される。
【００９３】
サブデジタル信号処理部１３０Ｃは、デジタルボリューム回路１３２および遅延ブロック１３６を含む。遅延ブロック１３６は、第１信号Ｓ１と第２信号Ｓ２の遅延量を合わせる。
【００９４】
第２アップサンプリング回路１４０は、メインデジタル信号処理部１２０Ｃの出力Ｓ３を、元の入力サンプリング周波数ｆｓ０にアップサンプリングする。加算器１４２は、第２アップサンプリング回路１４０の出力Ｓ５とサブデジタル信号処理部１３０Ｃの出力Ｓ４を加算する。Ｄ／Ａコンバータ１５０は、加算器１４２の出力Ｓ６をアナログオーディオ信号Ｓ７に変換する。アナログオーディオ信号Ｓ７は、元の入力オーディオ信号ＳＨＲに含まれていたすべての周波数帯域を含む。
【００９５】
（第４実施例）
図７は、第４実施例に係るオーディオ信号処理回路１００Ｄを備えるオーディオシステム２００Ｄのブロック図である。オーディオ信号処理回路１００Ｄの構成は、出力段を除いて、図６のオーディオ信号処理回路１００Ｃと同様である。パワーアンプ２３０Ｄは、デジタルオーディオ信号を受けることが可能なＤ級アンプであり、オーディオ信号処理回路１００Ｄは、デジタルオーディオ信号Ｓ６を出力する。
【００９６】
（第５実施例）
図８は、第５実施例に係るオーディオシステム２００Ｅのブロック図である。オーディオ信号処理回路１００Ｅは、図６のオーディオ信号処理回路１００Ｃと、図５のオーディオ信号処理回路１００Ｂの組み合わせと把握できる。周波数帯域分割部１１０Ｅは、第１信号Ｓ１を、重低音のサブ周波数帯域を含む信号Ｓ１１と、それより高いサブ周波数帯域を含む信号Ｓ１２に分割する。周波数帯域分割部１１０Ｅは、バンドパスフィルタ（もしくはハイパスフィルタ）１１７Ａとローパスフィルタ１１７Ｂを含むサブ帯域分割部１１７を備える。
【００９７】
メインデジタル信号処理部１２０Ｅは、サブ周波数帯域ごとの信号Ｓ１１，Ｓ１２を処理する。デジタルボリューム回路１２７は、重低音のサブ周波数帯域の音量を調節する。遅延ブロック１２８は、重低音のサブ周波数帯域に、必要に応じて遅延を与える。メインデジタル信号処理部１２０Ｅの高域側の出力Ｓ３１は、第２アップサンプリング回路１４０に供給される。
【００９８】
メインデジタル信号処理部１２０Ｅの低域側の出力Ｓ３２は、Ｄ／Ａコンバータ１５４によってアナログオーディオ信号ＳＬ２に変換される。パワーアンプ２３０Ｓは、オーディオ信号ＳＬ２に応じてスピーカユニット（サブウーハ）２４０Ｓを駆動する。
【００９９】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【０１００】
（第１変形例）
図４におけるＤ／Ａコンバータ１５０，１５２、図５におけるＤ／Ａコンバータ１５０，１５２，１５４、図６におけるＤ／Ａコンバータ１５０は、オーディオ信号処理回路の外部に設けられてもよい。この場合、オーディオ信号処理回路の出力段には、デジタルオーディオ信号を、後段のＤ／Ａコンバータチップに送信する出力インタフェースが設けられる。
【０１０１】
（第２変形例）
図４、図５、図６において、パワーアンプ２３０をデジタル入力を受け付けるＤ級アンプで構成し、オーディオ信号処理回路の出力段のＤ／Ａコンバータ１５０，１５２，１５４を省略してもよい。
【０１０２】
（第３変形例）
第３実施例や第４実施例において、メインデジタル信号処理部およびサブデジタル信号処理部の出力Ｓ３，Ｓ４の合成方法は限定されない。たとえばオーディオ信号Ｓ３，Ｓ４それぞれを、２個のＤ／Ａコンバータによりアナログオーディオ信号に変換した後に、アナログ加算器によって２つのアナログオーディオ信号を合成してもよい。
【０１０３】
（第４変形例）
図５のオーディオシステム２００Ｂの変形例として、スピーカユニット２４０Ｈ，２４０Ｌ，２４０Ｓはそれぞれ、高域を受け持つツイータ、中域を受け持つミッドレンジスピーカ（スコーカ）、低域を受け持つウーハであってもよい。この場合、低域に対応する第２サブ周波数帯域の再生ブロックにはさらにフィルタが追加される。またこの再生ブロックは、チャンネルごとに個別に設けられる。
【０１０４】
（第５変形例）
最終段のＤ／Ａコンバータの後段に、複数チャンネルの相対的な音量を調節するためのフェダーボリューム回路を追加してもよい。
【０１０５】
（第６変形例）
オーディオ信号処理回路は、外部からのアナログオーディオ信号を受け、入力オーディオ信号ＳＨＲに変換するＡ／Ｄコンバータを備えてもよい。
【０１０６】
（用途）
最後に、オーディオ信号処理回路の用途を説明する。図９は、オーディオ信号処理回路を用いた車載オーディオシステムのブロック図である。
【０１０７】
車載オーディオシステム５００Ａは、４個のスピーカ２４０ＦＬ，２４０ＦＲ，２４０ＲＬ，２４０ＲＲを備える。
【０１０８】
音源５０２は、左右（ＬＲ）２チャンネルのデジタルオーディオ信号を出力する。オーディオ信号処理回路５０４は、音源５０２からデジタルオーディオ信号を受信する入力インタフェース１０２と、左右２チャンネルに対応する２個の回路ブロック１０１Ｌ，１０１Ｒを含む。たとえばオーディオ信号処理回路５０４は、第３実施例に係るオーディオ信号処理回路１００Ｃのアーキテクチャを用いて構成するこることができ、各回路ブロック１０１はそれぞれ、図６の高域補間部１０４〜Ｄ／Ａコンバータ１５０を含む。
【０１０９】
回路ブロック１０１ＬのＤ／Ａコンバータ１５０の出力は、図示しないフェダーボリュームを経て、パワーアンプ２３０ＦＬ，２３０ＲＬに分配される。同様に回路ブロック１０１ＲのＤ／Ａコンバータの出力１５０は、図示しないフェダーボリュームを経て、パワーアンプ２３０ＦＲ，２３０ＲＲに分配される。各パワーアンプ２３０は、対応するスピーカ２４０を駆動する。パワーアンプ２３０をＤ級アンプとして、オーディオ信号処理回路５０４に、第４実施例のオーディオ信号処理回路１００Ｄのアーキテクチャを採用してもよい。
【０１１０】
図１０は、別の車載オーディオシステムのブロック図である。車載オーディオシステム５００Ｂは、４個のスピーカ２４０ＦＬ，２４０ＦＲ，２４０ＲＬ，２４０ＲＲを備える。フロントのスピーカ２４０ＦＬ、２４０ＦＲはそれぞれ、ツイータユニット２４０Ｈおよびウーハーユニット２４０Ｌを含む。
【０１１１】
オーディオ信号処理回路５０６は、音源５０２からデジタルオーディオ信号を受信する入力インタフェース１０２と、左右２チャンネルに対応する２個の回路ブロック１０１Ｌ，１０１Ｒを含む。たとえばオーディオ信号処理回路５０６は、第１実施例に係るオーディオ信号処理回路１００Ａのアーキテクチャを用いて構成するこることができ、各回路ブロック１０１はそれぞれ、図６の高域補間部１０４〜Ｄ／Ａコンバータ１５０，１５２を含む。
【０１１２】
左チャンネルの回路ブロック１０１ＬのＤ／Ａコンバータ１５０の出力ＳＬは、図示しないフェダーボリュームを経て、パワーアンプ２３０ＦＬＬ，２３０ＲＬに分配される。回路ブロック１０１ＬのＤ／Ａコンバータ１５２の出力ＳＨは、パワーアンプ２３０ＦＬＨに供給される。右チャンネルの回路ブロック１０１Ｒについても同様である。
【０１１３】
各パワーアンプ２３０は、入力されたオーディオ信号に応じて、対応するスピーカ（スピーカユニット）を駆動する。
【０１１４】
車載オーディオシステム５００がサブウーハを備える場合、オーディオ信号処理回路として、第２実施例に係るオーディオ信号処理回路１００Ｂあるいは第５実施例に係るオーディオ信号処理回路１００Ｅのアーキテクチャを採用できる。
【０１１５】
図１１（ａ）、（ｂ）は、オーディオ信号処理回路１００を備える電子機器を示す図である。図１１（ａ）の電子機器はディスプレイ装置６００である。ディスプレイ装置６００は、ディスプレイパネル６０２に加えて、オーディオ信号処理回路１００、パワーアンプ２３０Ｌ，２３０Ｒ、スピーカ２４０Ｌ，２４０Ｒを備える。
【０１１６】
図１１（ｂ）の電子機器７００は、持ち運び可能な機器であり、スマートホン、タブレットＰＣ（Personal Computer）、オーディオプレイヤなどである。小型情報端末７００は、筐体７０２、ディスプレイ７０２、ヘッドホン端子７０４、パワーアンプ２３０Ｌ，２３０Ｒ、２３１Ｌ，２３１Ｒ、スピーカ２４０Ｌ，２４０Ｒを備える。パワーアンプ２３１Ｌ，２３２Ｒの出力はヘッドホン端子７０４を介して、ヘッドホン７１０と接続される。
【０１１７】
図１１（ｃ）は、オーディオコンポーネント装置８００を示す図である。オーディオコンポーネント装置８００は、オーディオ信号処理回路１００、パワーアンプ２３０Ｌ，２３０Ｒを備える。パワーアンプ２３０Ｌ，２３０Ｒは、スピーカケーブルを介して接続されるスピーカ２４０Ｌ，２４０Ｒを駆動する。
【０１１８】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【０１１９】
１００…オーディオ信号処理回路、１０２…入力インタフェース、１０４…高域補間部、１１０…周波数帯域分割部、１１０Ｂ…周波数帯域分割部、１１２…ダウンサンプリング回路、１１４…ローパスフィルタ、１１５…サブ帯域分割部、１１５Ａ…バンドパスフィルタ、１１５Ｂ…ローパスフィルタ、１１６…ハイパスフィルタ、１１８…第１アップサンプリング回路、１１９…減算器、１２０…メインデジタル信号処理部、１２２…デジタルボリューム回路、１２４…フィルタブロック、１２６…遅延ブロック、１３０…サブデジタル信号処理部、１３２…デジタルボリューム回路、１３４…フィルタブロック、１３６…遅延ブロック、１４０…第２アップサンプリング回路、１４２…加算器、１５０，１５２，１５４…Ｄ／Ａコンバータ、ＳＨＲ…入力オーディオ信号、Ｓ１…第１信号、Ｓ２…第２信号、ｆｓ０…入力サンプリング周波数、ｆｓ１…内部サンプリング周波数、２００…オーディオシステム、２３０…パワーアンプ、２４０…スピーカユニット、５００…車載オーディオシステム、５０２…音源、５０４…オーディオ信号処理回路、６００…ディスプレイ装置、７００…小型電子機器、８００…オーディオコンポーネント装置。
【図１】
2018110362.tif 000003
【図２】
2018110362.tif 000004
【図３】
2018110362.tif 000005
【図４】
2018110362.tif 000006
【図５】
2018110362.tif 000007
【図６】
2018110362.tif 000008
【図７】
2018110362.tif 000009
【図８】
2018110362.tif 000010
【図９】
2018110362.tif 000011
【図１０】
2018110362.tif 000012
【図１１】
2018110362.tif 000013