(57)【要約】【課題】膜厚の十分に薄い接合膜を有し、かつ結晶粒径の均一な結晶セレン膜を有する光電変換膜、およびその製造方法を提供する。【解決手段】厚みが０．０１〜１．０ｎｍである接合膜４と、接合膜４上に形成され、全ての結晶の円相当径ｄが下記式（１）を満たす結晶セレン膜５とを有する光電変換膜７とする。０．１〜０．５ｎｍ／ｍｉｎの成膜速度で、厚みが０．０１〜１．０ｎｍの接合膜４を形成する接合膜形成工程と、接合膜４上にアモルファスセレン膜を形成し、熱処理することにより、全ての結晶の円相当径ｄが下記式（１）を満たす結晶セレン膜５を形成する結晶セレン膜形成工程とを有する光電変換膜７の製造方法とする。  ｄ＝ｍ±３σ      （１）（式（１）中のｍは結晶の円相当径の平均値であり、σは標準偏差である。）【選択図】図１
2018085381.tif 000002
【特許請求の範囲】
【請求項１】
厚みが０．０１〜１．０ｎｍである接合膜と、
前記接合膜上に形成され、全ての結晶の円相当径ｄが下記式（１）を満たす結晶セレン膜とを有することを特徴とする光電変換膜。
ｄ＝ｍ±３σ      （１）
（式（１）中のｍは結晶の円相当径の平均値であり、σは標準偏差である。）
【請求項２】
前記接合膜がテルル膜であることを特徴とする請求項１に記載の光電変換膜。
【請求項３】
０．１〜０．５ｎｍ／ｍｉｎの成膜速度で、厚みが０．０１〜１．０ｎｍの接合膜を形成する接合膜形成工程と、
前記接合膜上にアモルファスセレン膜を形成し、熱処理することにより、全ての結晶の円相当径ｄが下記式（１）を満たす結晶セレン膜を形成する結晶セレン膜形成工程とを有することを特徴とする光電変換膜の製造方法。
ｄ＝ｍ±３σ      （１）
（式（１）中のｍは結晶の円相当径の平均値であり、σは標準偏差である。）
【請求項４】
前記接合膜形成工程が、抵抗加熱蒸着法を用いて前記接合膜を形成する工程であり、蒸着マスクの開口部の大きさによって前記成膜速度を制御することを特徴とする請求項３に記載の光電変換膜の製造方法。
【請求項５】
請求項１または請求項２に記載の光電変換膜を備えることを特徴とする光電変換素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、結晶セレン膜を含む光電変換膜およびその製造方法、光電変換膜を備える光電変換素子に関する。
【背景技術】
【０００２】
結晶セレン膜を含む光電変換膜を光電変換層として用いた光電変換素子は、整流器や太陽電池などに広く利用されている。このような光電変換素子は、可視光全域における高い光吸収係数と視感度に近い分光感度特性とを有する。また、光電変換層の材料が安価である。
結晶セレン膜を含む光電変換膜を用いた光電変換素子としては、結晶セレン膜と導電性金属酸化物であるＩＴＯ膜とのショットキー接合を用いたものや、結晶セレン膜と半絶縁性金属酸化物とのＰＮ接合を用いたものが報告されている（例えば、非特許文献１、非特許文献２、特許文献１参照）。
【０００３】
従来、結晶セレン膜を含む光電変換膜を形成する方法として、テルル膜からなる接合膜上にアモルファスセレン膜を形成して熱処理することにより、結晶セレン膜を形成する方法がある。接合膜上に結晶セレン膜を形成することで、結晶セレン膜の膜剥がれを防止できる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６１−６７２７９号公報
【非特許文献】
【０００５】
【非特許文献１】Japanese  Journal  of  Applied  Physics,Vol.23,No.8,pp.L587-L589（1984）
【非特許文献２】Applied  Physics  Letters,Vol.104,No.24,pp.242101-242101-4（2014）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、接合膜上に形成された結晶セレン膜を有する光電変換膜では、結晶セレン膜の直下に設けられた接合膜が、結晶セレン膜内のキャリア発生源となる。したがって、接合膜上に形成された結晶セレン膜を有する光電変換膜を備える光電変換素子では、結晶セレン膜の直下に設けられた接合膜が、逆バイアス電圧印加時の暗電流を増加させる要因となる。
このため、光電変換素子中の接合膜の膜厚を薄くすることが要求されている。
【０００７】
しかし、接合膜の膜厚を薄くすると、接合膜の面内での膜厚ムラが大きくなり、接合膜上に形成される結晶セレン膜の結晶粒径が不均一になる。その結果、結晶セレン膜を含む光電変換膜を備える光電変換素子において、逆バイアス電圧印加時の暗電流が増加するなどの不都合が生じ、歩留まりが低下する。
したがって、従来の技術では、結晶セレン膜の直下に設けられた接合膜の膜厚を薄くして、結晶セレン膜を含む光電変換膜を備える光電変換素子における逆バイアス電圧印加時の暗電流を低減することは困難であった。
【０００８】
本発明は、上記事情を鑑みてなされたものであり、膜厚の十分に薄い接合膜を有し、かつ結晶粒径の均一な結晶セレン膜を有する光電変換膜、およびその製造方法を提供することを課題とする。
また、本発明は、上記の光電変換膜を備え、逆バイアス電圧印加時の暗電流を低減できる光電変換素子を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明者は、上記課題を解決するために、接合膜の厚みおよび成膜条件と、接合膜上に形成した結晶セレン膜における結晶粒径の均一性との関係に着目し、鋭意検討を重ねた。
その結果、十分に遅い成膜速度で形成した接合膜上に結晶セレン膜を形成した場合、接合膜の厚みが薄くても結晶粒径の均一な結晶セレン膜が得られることを見出した。これは、接合膜の成膜速度を十分に遅くすると、成膜時の被形成面に接合膜の原料が極めて少量ずつ均一に供給されるため、膜厚が薄くても膜厚ムラの少ない接合膜が得られることによるものと推定される。
【００１０】
さらに、本発明者は鋭意検討を重ね、０．１〜０．５ｎｍ／ｍｉｎの成膜速度で、厚みが０．０１〜１．０ｎｍの接合膜を形成することで、接合膜上に、全ての結晶の円相当径が円相当径の平均値±３σの範囲内である結晶粒径の均一な結晶セレン膜を形成できることを確認し、本発明を想到した。
すなわち、本発明は、以下の発明に関わる。
【００１１】
［１］厚みが０．０１〜１．０ｎｍである接合膜と、
前記接合膜上に形成され、全ての結晶の円相当径ｄが下記式（１）を満たす結晶セレン膜とを有することを特徴とする光電変換膜。
ｄ＝ｍ±３σ      （１）
（式（１）中のｍは結晶の円相当径の平均値であり、σは標準偏差である。）
【００１２】
［２］前記接合膜がテルル膜であることを特徴とする［１］に記載の光電変換膜。
【００１３】
［３］０．１〜０．５ｎｍ／ｍｉｎの成膜速度で、厚みが０．０１〜１．０ｎｍの接合膜を形成する接合膜形成工程と、
前記接合膜上にアモルファスセレン膜を形成し、熱処理することにより、全ての結晶の円相当径ｄが下記式（１）を満たす結晶セレン膜を形成する結晶セレン膜形成工程とを有することを特徴とする光電変換膜の製造方法。
ｄ＝ｍ±３σ      （１）
（式（１）中のｍは結晶の円相当径の平均値であり、σは標準偏差である。）
【００１４】
［４］前記接合膜形成工程が、抵抗加熱蒸着法を用いて前記接合膜を形成する工程であり、蒸着マスクの開口部の大きさによって前記成膜速度を制御することを特徴とする［３］に記載の光電変換膜の製造方法。
【００１５】
［５］［１］または［２］に記載の光電変換膜を備えることを特徴とする光電変換素子。
【発明の効果】
【００１６】
本発明の光電変換膜は、厚みが０．０１〜１．０ｎｍである接合膜と、接合膜上に形成され、全ての結晶の円相当径ｄが式（１）を満たす結晶セレン膜とを有する。本発明の光電変換膜は、接合膜の厚みが十分に薄いため、接合膜が設けられていることによる結晶セレン膜内のキャリア濃度の増加を抑制できる。また、本発明の光電変換膜は、結晶セレン膜の結晶粒径が均一であるので、光電変換膜面内の位置による特性のばらつきが発生しにくく、光電変換膜を備える光電変換素子における逆バイアス電圧印加時の暗電流を低減できる。
【００１７】
本発明の光電変換膜の製造方法では、０．１〜０．５ｎｍ／ｍｉｎの成膜速度で、厚みが０．０１〜１．０ｎｍの接合膜を形成する。このため、接合膜上にアモルファスセレン膜を形成し、熱処理することにより、結晶粒径の均一な結晶セレン膜を含む光電変換膜が得られる。
【図面の簡単な説明】
【００１８】
【図１】本発明の光電変換膜を備える光電変換素子の一例を説明するための断面模式図である。
【図２】実施例で作成した試料を説明するための断面模式図である。
【図３】実施例で使用した蒸着装置を説明するための断面模式図である。
【図４】試料１の走査型電子顕微鏡（ＳＥＭ）写真である。
【図５】試料２の走査型電子顕微鏡（ＳＥＭ）写真である。
【図６】試料１の結晶セレン膜における結晶の円相当径と度数との関係を示したヒストグラムである。
【図７】試料２の結晶セレン膜における結晶の円相当径と度数との関係を示したヒストグラムである。
【図８】試料３および試料４の電圧と暗電流密度との関係を示したグラフである。
【発明を実施するための形態】
【００１９】
以下、例を挙げて本発明を詳細に説明する。
「光電変換膜、光電変換素子」
図１は、本発明の光電変換膜を備える光電変換素子の一例を説明するための断面模式図である。図１に示す光電変換素子１０は、透明基板１上に、透明導電膜２（電極）と、半絶縁性金属酸化物膜３と、光電変換膜７と、電極６とがこの順に積層されているものである。図１に示す光電変換素子１０は、透明基板１側（図１における下側）から光入射を行うものである。
【００２０】
透明基板１としては、例えば、ガラス基板などを用いることができる。
透明導電膜２としては、例えば、ＩＴＯ（酸化インジウムスズ）、ＩＺＯ（酸化亜鉛スズ）、ＡＺＯ（アルミニウム添加酸化亜鉛）などからなるものを用いることができる。
【００２１】
半絶縁性金属酸化物膜３は、ｎ型半導体として機能するものである。半絶縁性金属酸化物膜３としては、例えば、酸化亜鉛（ＺｎＯ）、酸化ガリウム（Ｇａ２Ｏ３）、酸化セリウム（ＣｅＯ２）、酸化イットリウム（Ｙ２Ｏ３)、酸化インジウム(Ｉｎ２Ｏ３)からなる群から選択される１種または２種以上のものを用いることができる。
半絶縁性金属酸化物膜３の膜厚は、２〜１００ｎｍであることが好ましい。半絶縁性金属酸化物膜３の膜厚が２ｎｍ以上であると、電極６からの正孔注入電荷を効率良く阻止することができ、好ましい。また、半絶縁性金属酸化物膜３の膜厚が１００ｎｍ以下、より好ましくは５０ｎｍ以下であると、外部印加電圧が効率良く光電変換膜７に加わる。
【００２２】
本実施形態では、光電変換膜７として、図１に示すように、接合膜４と、接合膜４上に形成された結晶セレン膜５とからなるものを備える。
【００２３】
接合膜４は、図１に示すように、半絶縁性金属酸化物膜３の一方の面（図１においては上面）に接して配置されている。接合膜４は、接合膜４の下層（本実施形態においては半絶縁性金属酸化物膜３）と結晶セレン膜５との接着力を向上させる機能を有する。
接合膜４は、テルル（Ｔｅ）、ビスマス（Ｂｉ）、アンチモン（Ｓｂ）から選ばれるいずれか１種または２種以上からなるものであることが好ましい。接合膜４としては、上記の中でもテルル膜を用いることが好ましい。
【００２４】
接合膜４の膜厚は０．０１〜１．０ｎｍである。接合膜４の膜厚が０．０１ｎｍ以上であると、半絶縁性金属酸化物膜３と結晶セレン膜５との接着力が十分に得られる。接合膜４の膜厚は、膜厚のばらつきを抑制するために０．１ｎｍ以上であることが好ましい。また、接合膜４の膜厚が１．０ｎｍ以下であると、接合膜４が設けられていることによる結晶セレン膜５内のキャリア濃度の増加を十分に抑制できる。接合膜４の膜厚は、接合膜４が結晶セレン膜５中の結晶欠陥となって暗電流増加の要因となることを防止するために、半絶縁性金属酸化物膜３と結晶セレン膜５との接着力が十分に得られる範囲で、薄いほど好ましい。
【００２５】
接合膜４の膜厚は、例えば以下に示す方法により測定できる。
接合膜４の膜厚を測定できる膜厚計としては、例えば商品名：ＤＥＰＯＳＩＴＩＯＮ  ＣＯＮＴＲＯＬＬＥＲ  ＸＴＣ／２（インフィコン（ＩＮＦＩＣＯＮ）株式会社製）などが挙げられる。この膜厚計は、接合膜４の膜厚が０．１ｎｍ以上である場合に測定可能である。また、この膜厚計は、接合膜４の膜厚を２０μｍ程度まで厚くしても測定可能である。
【００２６】
本実施形態では、測定したい接合膜４の膜厚が０．１ｎｍ未満である場合には、以下に示す方法により算出する。
まず、測定したい接合膜４を製造した時と同じ成膜速度（蒸着レート）で、成膜時間を膜厚が０．１ｎｍ以上となるように所定の時間分長くして、基準となる試験体を作製する。次いで、基準となる試験体の膜厚を測定する。その後、以下に示す式を用いて、測定したい接合膜４の膜厚Ｄを算出する。
Ｄ＝基準となる試験体の膜厚×（測定したい接合膜の成膜時間／基準となる試験体の成膜時間）
【００２７】
図１に示す光電変換素子１０では、接合膜４の半絶縁性金属酸化物膜３と反対側の面（図１においては上面）に結晶セレン膜５が配置されている。
結晶セレン膜５の膜厚は０．１〜５μｍであることが好ましい。結晶セレン膜５の膜厚が０．１μｍ以上であると、可視光全域で十分な感度を得ることができ、光電変換層として良好に機能する。結晶セレン膜５の膜厚は、長波長領域の感度を高めるために、０．５μｍ以上であることがより好ましい。また、結晶セレン膜５の膜厚が５μｍ以下であると、効率よく形成でき、生産性に優れた光電変換素子１０となる。結晶セレン膜５の膜厚は、２μｍ以下であることが好ましい。
【００２８】
結晶セレン膜５における全ての結晶の円相当径ｄは、下記式（１）を満たす。
ｄ＝ｍ±３σ      （１）
（式（１）中のｍは結晶の円相当径の平均値であり、σは標準偏差である。）
したがって、結晶セレン膜５は、結晶粒径が均一であり、光電変換膜７の面内の位置による特性のばらつきが発生しにくい。結晶セレン膜５の結晶のうち一部の円相当径が、式（１）を満たさないと、結晶セレン膜５を含む光電変換膜７を備える光電変換素子１０において、逆バイアス電圧印加時の暗電流が増加する。
【００２９】
電極６は、ＩＴＯ、ＩＺＯ、ＡＺＯ、Ａｌ（アルミ）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｔｉ（チタン）、Ａｕ（金）など導電性を有する材料からなる。電極６は、透光性を有するものであってもよいし、透光性を有していなくてもよい。
【００３０】
「製造方法」
次に、図１に示す光電変換素子１０の製造方法を説明する。
図１に示す光電変換素子１００を製造するには、まず、透明基板１の一方の面（図１においては上面）に、例えば、真空蒸着法やスパッタリング法などにより透明導電膜２を形成する。
次いで、透明導電膜２上に、スパッタリング法、パルスレーザー蒸着法、真空蒸着法などにより、半絶縁性金属酸化物膜３を形成する。
【００３１】
次に、図１に示す半絶縁性金属酸化物膜３の上面（結晶セレン膜５の被形成面上）に、０．１〜０．５ｎｍ／ｍｉｎの成膜速度で、厚みが０．０１〜１．０ｎｍの接合膜４を形成する（接合膜形成工程）。
接合膜４の成膜速度が０．１ｎｍ／ｍｉｎ以上であると、効率よく接合膜４が得られる。また、接合膜４の成膜速度が０．５ｎｍ／ｍｉｎ以下であると、接合膜４の厚みを１．０ｎｍ以下にしても、接合膜４上に形成した結晶セレン膜５が、均一な結晶粒径を有するものとなる。接合膜４上により一層均一な結晶粒径を有する結晶セレン膜５を形成するために、接合膜４の成膜速度は、０．３ｎｍ／ｍｉｎ以下であることが好ましい。
【００３２】
接合膜４は、後述する熱処理の際に半絶縁性金属酸化物膜３と結晶セレン膜５との接着力を向上させ、結晶セレン膜５の膜剥がれを防止する機能を有する。
接合膜形成工程では、接合膜４を、例えば、抵抗加熱蒸着法やスパッタリング法などを用いて形成でき、抵抗加熱蒸着法を用いて形成することが好ましい。
【００３３】
接合膜形成工程は、抵抗加熱蒸着法を用いて接合膜４を形成する工程であり、蒸着マスクの開口部の大きさによって、成膜速度を制御する工程であることが好ましい。さらに、抵抗加熱蒸着法としては、モリブデンなどからなる蒸着用ボートに接合膜４となる材料を入れ、蒸着用ボートに電流を流すことにより材料を加熱して蒸着する方法を用いることが好ましい。抵抗加熱蒸着法を用いて接合膜４を形成する場合、安定した成膜速度で成膜できるように、一般的な電流値の範囲内で成膜することが好ましい。
【００３４】
本実施形態では、接合膜４の成膜速度を制御するために、成膜時の電流値を変化させて蒸着量を調整してもよい。しかし、成膜時の電流値を過度に低下させると、成膜速度が不安定となる。その結果、接合膜４の成膜速度を上記範囲にしても膜厚ムラの少ない接合膜４が得られにくくなり、接合膜４上に形成した結晶セレン膜５が、均一な結晶粒径を有するものとなりにくくなる。
したがって、本実施形態では、電流値の範囲を一般的な範囲内とし、蒸着マスクの開口部の大きさによって蒸着量を調整することにより、成膜速度を制御することが好ましい。
【００３５】
続いて、接合膜４上に、例えば真空蒸着法やスパッタリング法などにより、好ましくは厚み０．１〜５μｍのアモルファスセレン膜を形成する。その後、例えば、１００℃〜２２０℃の温度で３０秒〜１時間の熱処理を行う。このことにより、アモルファスセレン膜が結晶化され、全ての結晶の円相当径ｄが式（１）を満たす結晶セレン膜５が形成される（結晶セレン膜形成工程）。
熱処理温度および熱処理時間が上記範囲内であると、結晶性の良好な結晶セレン膜５が得られる。
【００３６】
その後、光電変換膜７上に、真空蒸着法、スパッタリング法などにより、ＩＴＯなどからなる電極６を形成する。
以上の工程を行うことにより、図１に示す光電変換素子１０が得られる。
【００３７】
図１に示す光電変換素子１０は、厚みが０．０１〜１．０ｎｍである接合膜４と、接合膜４上に形成され、全ての結晶の円相当径ｄが式（１）を満たす結晶セレン膜５とを有する。図１に示す光電変換膜１０は、接合膜４の厚みが十分に薄いため、接合膜４が設けられていることによる結晶セレン膜５内のキャリア濃度の増加を抑制できる。また、図１に示す光電変換膜１０は、結晶セレン膜５の結晶粒径が均一であるので、光電変換膜７の面内の位置による特性のばらつきが発生しにくく、光電変換膜７を備える光電変換素子１０における逆バイアス電圧印加時の暗電流を低減できる。
【００３８】
本実施形態の光電変換膜７の製造方法では、０．１〜０．５ｎｍ／ｍｉｎの成膜速度で、厚みが０．０１〜１．０ｎｍの接合膜４を形成する。このため、接合膜４上にアモルファスセレン膜を形成し、熱処理することにより、結晶粒径の均一な結晶セレン膜５を含む光電変換膜７が得られる。
【００３９】
なお、本発明の光電変換素子は、上述した実施形態の光電変換素子に限定されない。
例えば、上述した実施形態では、図１に示すように、透明基板１側（図１における下側）から光入射を行う光電変換素子１０を例に挙げて説明したが、本発明の光電変換素子は、電極６側（図１における上側）から光入射を行うものであってもよい。この場合、基板として、透光性を有しない材料からなるものを用いてもよい。具体的には、基板として、例えば、シリコン基板などを用いることができる。
【実施例】
【００４０】
以下、本発明の実施例および比較例について説明する。なお、本発明は以下に示す実施例に限定されるものではない。
【００４１】
「試料１」
以下に示す方法により、図２に示す試料を作成し、評価した。
ガラス基板１３上に、抵抗加熱蒸着法により膜厚１．０ｎｍのテルルからなる接合膜４を、０．２ｎｍ／ｍｉｎの成膜速度で成膜した。
接合膜４の成膜は、図３に示す蒸着装置を使用して行った。図３において、符号１３はガラス基板を示し、符号１４は蒸着マスクを示し、符号１６は蒸着用ボートを示す。ガラス基板１３は、図示しない回転可能なホルダーに取り付けられている。蒸着用ボード１６は、モリブデンからなるものであり、接合膜４となるテルルが入れられている。蒸着マスク１４は、蒸着ボート１６側から見てガラス基板１３を覆う形状を有し、気化したテルルが通過する隙間からなる開口部１５（スリット）が設けられている。開口部１５は、ガラス基板１３の回転軸と同軸の位置から蒸着マスク１４の縁部に向かって、所定の幅で略直線状に連続して形成されている。
【００４２】
接合膜４の成膜は、図３に示す蒸着用ボート１６に電流値２０Ａで電流を流すことにより、真空中でテルルを加熱して気化させ、回転しているガラス基板１３上に蒸着する抵抗加熱蒸着法を用いて行った。成膜速度は、蒸着マスク１４の開口部１５の幅を調整することにより、０．２ｎｍ／ｍｉｎとなるようにした。
得られた接合膜４の膜厚を膜厚計（商品名：ＤＥＰＯＳＩＴＩＯＮ  ＣＯＮＴＲＯＬＬＥＲ  ＸＴＣ／２（インフィコン（ＩＮＦＩＣＯＮ）株式会社製）を用いて測定した。その結果、接合膜４の膜厚は１．０ｎｍであった。
【００４３】
続いて、接合膜４上に、真空蒸着法により、膜厚０．５μｍのアモルファスセレン膜を形成した。その後、接合膜４とアモルファスセレン膜の形成されたガラス基板１３を、２００℃で１分間熱処理し、膜厚０．５μｍの結晶セレン膜５を形成した。
【００４４】
「試料２」
図３に示す蒸着マスク１４の開口部１５の幅を調整することにより、テルルからなる接合膜４の成膜速度を、６．０ｎｍ／ｍｉｎとなるようにしたこと以外は、試料１と同様にして、試料２を得た。
接合膜４の成膜後、試料１と同様にして、接合膜４の膜厚を測定した。その結果、試料２の接合膜４の膜厚は１．０ｎｍであった。
【００４５】
次に、このようにして得られた試料１および試料２の結晶セレン膜５について調べた。
図４は、試料１の走査型電子顕微鏡（ＳＥＭ）写真であり、図４（ａ）は図４（ｂ）の一部を拡大した拡大写真である。図５は、試料２の走査型電子顕微鏡（ＳＥＭ）写真であり、図５（ａ）は図５（ｂ）の一部を拡大した拡大写真である。
【００４６】
また、試料１の結晶セレン膜５について、図４（ａ）に示す視野のＳＥＭ像観察を画像解析し、各結晶粒子が円であると仮定して各結晶粒子の面積を用いて、全ての結晶の円相当径ｄをそれぞれ算出し、その度数分布を調べた。その結果を表１および表２に示す。また、図６は、試料１の結晶セレン膜における結晶の円相当径と度数との関係を示したヒストグラムである。
【００４７】
【表１】
2018085381.tif 000003
【００４８】
【表２】
2018085381.tif 000004
【００４９】
次に、試料１と同様にして、試料２の結晶セレン膜５について、図５（ａ）に示す視野のＳＥＭ像観察を画像解析し、全ての結晶の円相当径ｄを算出し、その度数分布を調べた。その結果を表３および表４に示す。また、図７は、試料２の結晶セレン膜における結晶の円相当径と度数との関係を示したヒストグラムである。
【００５０】
【表３】
2018085381.tif 000005
【００５１】
【表４】
2018085381.tif 000006
【００５２】
図４に示すように、試料１の結晶セレン膜は、結晶粒が等方的に成長しており、結晶粒径が均一であった。また、表１および表２に示すように、試料１の結晶セレン膜は、結晶の円相当径（直径）の平均値（ｍ）は１８９、標準偏差（σ）は１４１であり、（ｍ＋３σ）の値は６１２であった。したがって、試料１の結晶セレン膜は、全ての結晶の円相当径ｄが（ｍ±３σ）の範囲内であり、円相当径が平均値を大きく外れた粒子は含まれていなかった。
【００５３】
これに対し、図５に示すように、試料２の結晶セレン膜は、試料１の結晶セレン膜と比較して、結晶粒径にムラがあった。また、表３および表４に示すように、試料２の結晶セレン膜は、結晶の円相当径（直径）の平均値（ｍ）は９７、標準偏差（σ）は６２であり、（ｍ＋３σ）の値は２８３であった。したがって、試料２の結晶セレン膜には、円相当径が平均値を大きく外れ、結晶の円相当径が（ｍ±３σ）の範囲内から外れた粒子が存在していた。
【００５４】
「試料３」
以下に示す方法により、図１に示す光電変換素子からなる試料を作製し、評価した。
ガラス基板からなる透明基板１上に、スパッタリング法により膜厚１０ｎｍのＩＴＯ膜からなる透明導電膜２を形成した。次に、スパッタリング法により膜厚２０ｎｍの酸化ガリウム膜からなる半絶縁性金属酸化物膜３を形成した。半絶縁性金属酸化物膜３は、成膜時に酸素分圧を１．５×１０−２Ｐａとし、ＲＦパワー２００Ｗで成膜した。
【００５５】
次に、半絶縁性金属酸化物膜３上に、試料１と同様にして、接合膜４と結晶セレン膜５とを、この順に形成した。
その後、結晶セレン膜５上にスパッタリング法により膜厚３０ｎｍのＩＴＯ膜からなる電極６を形成した。
【００５６】
「試料４」
図３に示す蒸着マスク１４の開口部１５の幅を調整することにより、テルルからなる接合膜４の成膜速度を、６．０ｎｍ／ｍｉｎとなるようにしたこと以外は、試料３と同様にして、試料４の光電変換素子を得た。
【００５７】
このようにして得られた試料３および試料４の光電変換素子について、逆バイアス電圧を印加した時の電圧−暗電流特性を調べた。その結果を図８に示す。図８は、試料３および試料４の電圧と暗電流密度との関係を示したグラフである。
図８に示すように、試料３の光電変換素子では、逆バイアス印加時に暗電流が十分に抑制されている。これに対し、試料４の光電変換素子では、逆バイアス印加時の暗電流が抑制されず、増加している。これは、試料３の光電変換膜は、試料４の光電変換素子と比較して、結晶セレン膜の結晶粒径が均一であるためであると推定される。
【符号の説明】
【００５８】
１…透明基板、２…透明導電膜、３…半絶縁性金属酸化物膜、４…接合膜、５…結晶セレン膜、６…電極、７…光電変換膜、１０…光電変換素子、１３…ガラス基板、１４…蒸着マスク、１５…開口部、１６…蒸着用ボート。
【図１】
2018085381.tif 000007
【図２】
2018085381.tif 000008
【図３】
2018085381.tif 000009
【図４】
2018085381.tif 000010
【図５】
2018085381.tif 000011
【図６】
2018085381.tif 000012
【図７】
2018085381.tif 000013
【図８】
2018085381.tif 000014