(57)【要約】【課題】半導体チップ積層体をより効率的に樹脂で封止した半導体装置及びその製造方法を提供する。【解決手段】実施形態の半導体装置は、第１面を有する配線基板と、前記第１面上に位置し、第１半導体チップと、前記第１半導体チップと前記第１面との間に設けられ貫通電極を有する第２半導体チップと、前記第２半導体チップと前記第１面との間に設けられる第３半導体チップとを含むチップ積層体と、前記第１面と前記第３半導体チップとの間に位置し前記第１面及び前記第３半導体チップに接する第１樹脂と、前記第２半導体チップと前記第１面との間に位置し、前記第２半導体チップ及び前記第１面に接し前記チップ積層体を封止し、かつ前記第１樹脂と異なる材料の第２樹脂と、を具備する。【選択図】図１
2018152417.tif 000002
【特許請求の範囲】
【請求項１】
第１面を有する配線基板と、
前記第１面上に位置し、第１半導体チップと、前記第１半導体チップと前記第１面との
間に設けられ貫通電極を有する第２半導体チップと、前記第２半導体チップと前記第１面
との間に設けられる第３半導体チップとを含むチップ積層体と、
前記第１面と前記第３半導体チップとの間に位置し前記第１面及び前記第３半導体チッ
プに接する第１樹脂と、
前記第２半導体チップと前記第１面との間に位置し、前記第２半導体チップ及び前記第
１面に接し前記チップ積層体を封止し、かつ前記第１樹脂と異なる材料の第２樹脂と、
を具備する半導体装置。
【請求項２】
前記第１半導体チップと前記第２半導体チップとの間に、前記第１及び第２半導体チッ
プに接し前記第２樹脂と異なる材料の第３樹脂を有する請求項１に記載の半導体装置。
【請求項３】
前記第２半導体チップと前記第１面との間に、前記第２半導体チップ及び前記第１面に
接し、前記第２樹脂と異なる材料の第４樹脂を有する請求項１または２に記載の半導体装
置。
【請求項４】
前記第１、第２及び第３樹脂において、弾性率またはガラス転移点のいずれか一方が第
１樹脂＜第３樹脂＜第２樹脂となることを特徴とする請求項２または３に記載の半導体装
置。
【請求項５】
前記第１、第２及び第３樹脂において、熱膨張係数が第２樹脂＜第１樹脂＜第３樹脂と
なることを特徴とする請求項２または４のいずれか１項に記載の半導体装置。
【請求項６】
第１半導体チップの第１面上に、第１バンプ電極を介して貫通電極を有する第２半導体
チップを前記第１バンプ電極と前記貫通電極とが重なるように積層し、
前記第２半導体チップ上に、前記貫通電極と第２バンプ電極が重なるように前記第２バ
ンプ電極を介して第３半導体チップを積層させてチップ積層体を形成し、
配線基板の第２面に第１樹脂を形成し、
前記第１樹脂と前記第３半導体チップとを接着させつつ、第３バンプ電極を介して前記
チップ積層体を前記配線基板の第２面に搭載し、
リフローによって前記第１基板と前記チップ積層体とを電気的に接続し、
前記第２面上及び前記第１、第２及び第３半導体チップ間を樹脂封止する、
半導体装置の製造方法。
【請求項７】
第１半導体チップの第１面上に、第１バンプ電極を介して貫通電極を有する第２半導体
チップを前記第１バンプ電極と前記貫通電極とが重なるように積層し、
前記第２半導体チップ上に、前記貫通電極と第２バンプ電極が重なるように前記第２バ
ンプ電極を介して第３半導体チップを積層させてチップ積層体を形成し、
前記第３半導体チップの前記第２バンプ電極が位置する面と反対面に第１樹脂を形成し
、
前記第１樹脂が形成された前記チップ積層体を、前記第１樹脂が配線基板の第２面に接
着するように搭載し、
リフローによって前記配線基板と前記チップ積層体とを電気的に接続し、
前記第２面上及び前記第１、第２及び第３半導体チップ間を樹脂封止する、
半導体装置の製造方法。
【請求項８】
前記チップ積層体を前記配線基板の第２面に搭載する前に、前記チップ積層体のリフロ
ーを行い、前記貫通電極と前記第１及び第２バンプ電極とをそれぞれ電気的に接続させる
ことを特徴とする請求項６または７に記載の半導体装置の製造方法。
【請求項９】
前記第１半導体チップと前記第２半導体チップとの間に、前記第１及び第２半導体チッ
プに接する第２樹脂を設けることを特徴とする請求項６乃至８のいずれか１項に記載の半
導体装置の製造方法。
【請求項１０】
前記第２半導体チップと前記配線基板の第２面との間に、前記第２半導体チップ及び前
記配線基板の第２面に接する第３樹脂を設けることを特徴とする請求項６乃至９のいずれ
か１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ＮＡＮＤ型フラッシュメモリ等の高容量を要求されるデバイスにおいて、半導体チップ
を多段に積層して樹脂封止する方法が提案されている。各半導体チップは信号取り出しの
伝達速度をより高速化するためにＴＳＶ（Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  ＶＩＡ）方
式による積層方式が注目されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−０５６５６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、半導体チップ積層体をより効率的に樹脂で封止した
半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置は、第１面を有する配線基板と、前記第１面上に位置し、第１半
導体チップと、前記第１半導体チップと前記第１面との間に設けられ貫通電極を有する第
２半導体チップと、前記第２半導体チップと前記第１面との間に設けられる第３半導体チ
ップとを含むチップ積層体と、前記第１面と前記第３半導体チップとの間に位置し前記第
１面及び前記第３半導体チップに接する第１樹脂と、前記第２半導体チップと前記第１面
との間に位置し、前記第２半導体チップ及び前記第１面に接し前記チップ積層体を封止し
、かつ前記第１樹脂と異なる材料の第２樹脂と、を具備する。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る半導体装置の構成を示す断面図。
【図２】第１の実施形態に係る半導体装置の構成を示す断面図。
【図３】第１の実施形態に係る半導体装置の平面レイアウトを説明する図。
【図４】第１の実施形態に係る半導体装置の第１の製造方法を説明するフローチャート。
【図５】第１の実施形態に係る半導体装置の第１の製造方法を説明する図。
【図６】第１の実施形態に係る半導体装置の第１の製造方法を説明する図。
【図７】第１の実施形態に係る半導体装置の第１の製造方法を説明する図。
【図８】第１の実施形態に係る半導体装置の第１の製造方法を説明する図。
【図９】第１の実施形態に係る半導体装置の第１の製造方法を説明する図。
【図１０】第１の実施形態に係る半導体装置のその他の製造方法を説明するフローチャート。
【図１１】第１の実施形態に係る半導体装置の第２の製造方法を説明するフローチャート。
【図１２】第１の実施形態に係る半導体装置の第２の製造方法を説明する図。
【図１３】第１の実施形態に係る半導体装置の第２の製造方法を説明する図。
【図１４】第２の実施形態に係る半導体装置の構成を示す図。
【図１５】第２の実施形態に係る半導体装置の製造方法を説明する図。
【図１６】第２の実施形態の変形例を説明する図。
【発明を実施するための形態】
【０００７】
（第１の実施形態）
以下、第１の実施形態に係る半導体装置について図１乃至図１３を参照して説明する。
なお、以下の図面の記載において、同一の部分には同一の符号で表している。ただし、図
面は厚さと平面寸法との関係、比率等は現実のものとは異なり、模式的なものである。ま
た、本明細書においては、説明の便宜上、ＸＹＺ直交座標系を用いる。この座標系におい
ては、配線基板の主面に対して平行な方向であって相互に直交する２方向をＸ方向及びＹ
方向とし、これらＸ方向及びＹ方向の双方に対して直交する方向をＺ方向（高さ方向）と
する。
【０００８】
図１は、第１の実施形態に係る半導体装置の構成を示すＸＺ断面模式図である。図２は
図１のＡ−Ａ‘に相当する半導体装置のＹＺ切断断面を示す模式図である。図１に示すよ
うに本実施形態に係る半導体装置は支持基板１、半導体チップ２、貫通電極３、ロジック
ＬＳＩ（半導体チップ）４及び金属バンプ５を含むチップ積層体と、配線基板６、樹脂モ
ールド７を備える。なお、以降の説明において、ロジックＬＳＩ４を半導体チップ４とす
る。
【０００９】
本実施形態の半導体装置は、配線基板６上に支持基板１、半導体チップ２及び半導体チ
ップ４を含むチップ積層体がフリップチップ接続され、半導体チップ２及び４間を含む配
線基板６上のチップ積層体が樹脂７でモールドされた構造を有する。樹脂モールド７は例
えばエポキシ樹脂等が用いられる。
【００１０】
支持基板１は配線基板６に対向する第１面１ａと、第１面１ａの反対の面である第２面
１ｂとを有する。支持基板１の第１面１ａには、接着剤１１を介して半導体チップ２−１
が接着されている。
【００１１】
支持基板１は例えばリードフレームなどの金属板、シリコン基板、またはフィルム材料
等が用いられる。接着剤１１は例えばダイアタッチフィルムを含む。
【００１２】
半導体チップ２−１の支持基板１と反対の面には、複数の金属バンプ５が形成され、金
属バンプ５は半導体チップ２−２に形成された貫通電極３に電気的に接続されている。ま
た、同様に半導体チップ２−２の貫通電極３は金属バンプ５を介して半導体チップ２−３
に形成された貫通電極３に電気的に接続されている。半導体チップ２−３の配線基板６と
対向する面には図示しない再配線が形成されている。半導体チップ２−３の貫通電極３は
金属バンプ５を介して半導体チップ４と接続されている。支持基板１、半導体チップ２及
び半導体チップ４を合わせてチップ積層体とする。
【００１３】
半導体チップ４と配線基板６との間には接着剤１２を有する。接着剤１２は例えばＮＣ
Ｐ（Ｎｏｎ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）及びＮＣＦ（Ｎｏｎ  Ｃｏｎｄｕｃｔ
ｉｖｅ  Ｆｉｌｍ）を用いる。ＮＣＰ及びＮＣＦは例えばアクリル樹脂やエポキシ樹脂を
含む樹脂が用いられるが特に限定されない。例えば接着剤１２は樹脂モールド７と異なる
材料である。接着剤１２を有することでチップ積層体を配線基板上に固定しやすくなる。
【００１４】
半導体チップ２は例えばＮＡＮＤ型フラッシュメモリ等のメモリチップを含む。半導体
チップ２、４はシリコン基板、ＳｉＣやＧａＮなどの基板等を用いることができるが特に
限定されない。本実施形態において、半導体チップ４は半導体チップ２と比較してＸＹ平
面上の面積が小さい。
【００１５】
半導体チップ２−２、２−３に設けられた貫通電極（Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ
Ｖｉａ：ＴＳＶ）３は、半導体チップ２−１、２−２に電位や信号を伝える。
【００１６】
半導体チップ２は共通の半導体チップ４と並列に接続される（バス接続）。つまり、貫
通電極３によってチップ積層方向に形成される共通のデータバスに対して、複数の半導体
チップ２のデータ入出力線が並列接続している。
【００１７】
金属バンプ５は例えば、Ａｕ、Ｎｉ、Ｃｕ、Ｓｎ、Ｂｉ、Ｚｎ、Ｉｎ、またはその合金
を用いる。または、金属バンプに代えてＡｕ、Ｎｉ、Ｃｕ、Ａｌ、Ｐｄ、またはその合金
を含む電極パッドを用いても良い。
【００１８】
本実施形態における半導体チップ２の数は例えば３個を示したが、半導体チップ２の数
は特に限定されない。また、金属バンプ５の数も特に限定されない。
【００１９】
配線基板６は、樹脂製の絶縁層６１と、金属製の配線層６２とを有する。絶縁層６１は
、コア層とビルドアップ層とを有する。配線基板６上には、配線基板６に対して半導体チ
ップ４が最も近く、支持基板１が最も遠くなるようにチップ積層体が搭載されている。
【００２０】
配線基板６は、例えば、図１において、チップ積層体の搭載面である第１面６ａと、第
１面６ａの反対面である第２面６ｂを有している。配線基板６の第２面６ｂには外部接続
端子９が形成されている。半導体装置をＢＧＡパッケージとして使用する場合、外部接続
端子９にはんだボール、はんだメッキ、Ａｕメッキ等を有する突起端子を用いる。半導体
装置をＬＧＡパッケージとして使用する場合には、外部接続端子９に金属ランドを用いる
。
【００２１】
配線基板６の第１面６ａには内部接続端子１０が設けられる。内部接続端子１０は例え
ばはんだバンプ８を介して半導体チップ４を除いたチップ積層体の最下段の半導体チップ
２−３の第１面６ａと対向する面の電極パッド２−３ａに接続される。図１においてはん
だバンプ８は、例えば第１はんだバンプ８ａと第２はんだバンプ８ｂの少なくとも二箇所
に形成されている。内部接続端子１０はチップ積層体との接続時に接続部（接続パッド）
として機能するものであり、配線基板６の配線網を介して外部接続端子９と電気的に接続
されている。はんだバンプ８の個数は特に限定されないが、接続不良を改善するために複
数個設けることが望ましい。
【００２２】
配線基板６の第１面６ａ上に位置するチップ積層体、金属バンプ５、及びはんだバンプ
８は全体が樹脂モールド７で覆われ封止されている。
【００２３】
なお、図１に示すように、半導体チップ２間及び半導体チップ２と４間に接着剤１３を
設けても良い。また、図２に示すように配線基板６の第１面６ａに対向する半導体チップ
２−３と配線基板６との間に接着剤１４を設けても良い。接着剤１３及び１４により、半
導体チップ２間、及び配線基板６とチップ積層体との固定が強固になり、位置ズレを低減
できる。
【００２４】
この時、樹脂の弾性率またはガラス転移点（Ｔｇ）が、接着剤１２＜接着剤１３＜樹脂
モールド７の大小関係にある場合、樹脂モールド７の界面剥離をより抑制することができ
る。さらには、熱膨張係数が樹脂モールド７＜接着剤１２＜接着剤１３の大小関係にある
場合、配線基板６の反りをより抑制し、第１及び第２はんだバンプ８ａ、ｂと配線基板６
との接続不良を改善することができる。接着剤１３は例えばＳＡ（Ｓｐａｃｅｒ  Ａｄｈ
ｅｓｉｖｅ）が用いられる。接着剤１３は例えばアクリル樹脂やエポキシ樹脂等を含む材
料によって構成される。接着剤１４は例えばＮＣＰを用いるが特に限定されない。なお、
本実施形態のガラス転移点はＤＭＡ (Ｄｙｎａｍｉｃ  Ｍｅｃｈａｎｉｃａｌ  Ａｎａｌ
ｙｓｉｓ)法を用いて測定し、熱膨張係数はＴＭＡ（Ｔｈｅｒｍｏｍｅｃｈａｎｉｃａｌ
Ａｎａｌｙｓｉｓ）法によって測定するものとする。弾性率は例えば曲げ弾性率である
。
【００２５】
次に、上述した接着剤１２及び１３の配線基板６上のＸＹ平面のレイアウトについて説
明する。
【００２６】
図３（ａ）〜（ｅ）はチップ積層体及び樹脂モールド７を除いた配線基板６の第１面６
ａを示すＸＹ平面図である。第１はんだバンプ８ａが形成される領域を第１はんだバンプ
領域８ａ‘とし、第２はんだバンプが形成される領域を第２はんだバンプ領域８ｂ’とす
る。さらに、半導体チップ４が搭載される領域を破線で示す。
【００２７】
図３（ａ）に示すように、本実施形態に係る半導体装置は少なくとも半導体チップ４と
配線基板６との間に接着剤１２を有する。またこの時、図３（ｂ）、（ｄ）に示すように
半導体チップ２と配線基板６とを接着させる接着剤１４が設けられてもよい。接着剤１４
の個数や配置は特に限定されないが、例えば接着剤１２及び接着剤１４がＹ方向に一直線
状に位置する。図３（ｃ）に示すように、接着剤１２及び接着剤１４の数はそれぞれ２つ
以上でも良いし、第１及び第２はんだバンプ領域８ａ‘、８ｂ’の外側にさらに接着剤１
４を設けても良い。なお、外側とは、第１及び第２はんだバンプ領域８ａ‘、８ｂ’を軸
としたＸ方向において半導体チップ４と反対側の領域を指す。一方で、内側とは第１及び
第２はんだバンプ領域８ａ‘、８ｂ’を軸としたＸ方向において半導体チップ４側の領域
を指す。
【００２８】
上記において、例えば、半導体チップ４と配線基板との間に位置する接着剤１２の接着
面積は半導体チップ２と配線基板６との間に位置しかつ第１及び第２はんだバンプ領域８
ａ‘、８ｂ’の内側に設けられた接着剤１４の接着面積よりも大きいことが成り立つ。
【００２９】
図３（ｅ）に示すように、第３はんだバンプ領域８ｃを更に設け、はんだバンプ領域が
３つ以上ある場合、または半導体チップ４が２つ以上ある場合も同様に、上述した体積の
関係が成り立つ。
【００３０】
ただし、図３において、少なくとも半導体チップ４と配線基板６との間に接着剤１２を
設ければよく、はんだバンプ領域及び接着剤の位置、個数、面積等は特に限定されない。
【００３１】
本実施形態に係る半導体装置によれば、チップ積層体と配線基板との間に部分的に接着
剤１２（及び１４）を設けることによって、配線基板６の反りを抑制し、はんだバンプ８
と配線基板との接続不良を抑制することが可能になる。さらには、樹脂モールド７の半導
体チップ４表面の界面剥離を低減できる。
【００３２】
次に、本実施形態に係る半導体装置の第１の製造方法について図４乃至図１０を用いて
説明する。
【００３３】
図４は本実施形態に係る半導体装置の第１の製造方法を製造工程順に示すフローチャー
トである。図５〜図８は製造工程を工程順に示す半導体装置のＸＺ断面図である。
【００３４】
図５（ａ）に示すように、金属バンプ５があらかじめ形成された半導体チップ２−１の
金属バンプ５が形成された面とは反対側の面に接着剤１１を設け、支持基板１の第１面１
ａに接着させる（Ｓ−１）。この時、支持基板１にあらかじめ接着剤１１を形成しておい
てもよい。
【００３５】
次に、図５（ｂ）に示すように貫通電極３があらかじめ形成され、かつ金属バンプ５を
有する半導体チップ２−２を半導体チップ２−１上に積層する（Ｓ−２）。貫通電極３の
形成は、例えばＢＳＶ（Ｂａｃｋ  Ｓｉｄｅ  ＶＩＡ）方式のウエハプロセスによって行
なわれる。なお、ＢＳＶ方式とは、基板表面に配線を有するＬＳＩ及び表電極を形成し、
基板裏面から配線に向かってホールを形成し、ホールに金属を埋め込むことでＴＳＶを形
成する方法である。
【００３６】
ここで、半導体チップ２−２に形成された貫通電極３が、半導体チップ２−１に形成さ
れた金属バンプ５と、支持基板１に対して略垂直なＺ軸に上下に重なるように積層される
。同様にして貫通電極３を有する半導体チップ２−３を半導体チップ２−２上に積層する
（図６（ａ））。半導体チップ２−３には例えば半導体チップ２−２と反対側の面に再配
線（図示しない）と電極パッド２−３ａを有する。なお、半導体チップ２の積層において
、半導体チップ２−１にあらかじめ金属バンプ５を形成せず、半導体チップ２−２及び２
−３の支持基板１と対向する面にあらかじめ金属バンプ５を形成し、上述のように積層さ
せる方法を用いても良い。
【００３７】
次に、図６（ｂ）に示すように、金属バンプ５が形成された半導体チップ４を半導体チ
ップ２−３上に積層する（Ｓ−３）。この時、例えば金属バンプ５が半導体チップ２−３
の貫通電極３上に位置するように搭載される。なお、半導体チップ２−３の配線基板６と
対向する面には再配線が形成されていても良い。その場合、再配線上に金属バンプ５が搭
載される。このようにしてチップ積層体が完成する。その後第１のリフロー（還元リフロ
ー）を行う（Ｓ−４）。
【００３８】
上記のチップ積層体において、第１のリフロー前にそれぞれの半導体チップ２を積層さ
せるときの温度は金属バンプ５の溶融温度未満でおこない、それにより半導体チップ間を
機械的に接続しないようにしている。これにより半導体チップ２を積層するときに、金属
バンプ５の溶融や凝固を繰り返すことにより金属バンプ５が脆くなり、半導体チップ２の
接続部が破断する虞を低減できる。
【００３９】
次に図７（ａ）、（ｂ）に示すように、配線を有する配線基板６の第１面６ａの内部接
続端子１０上に第１及び第２はんだバンプ８ａ、８ｂ及び接着剤１２を形成し（Ｓ−５）
、上述の方法で製造されたチップ積層体を第１面６ａにフリップチップ実装する（Ｓ−６
）。この際、半導体チップ２−３に形成された電極パッド２−３ａと配線基板６上のはん
だバンプ８が配線基板６と重なるようにする。半導体チップ４が接着剤１２を介して配線
基板６に接着するようにする。なお、フリップチップ実装するときの温度は、配線基板６
に形成された第１及び第２はんだバンプ８ａ、８ｂの溶融温度未満でおこなっても良い。
【００４０】
半導体チップ２と配線基板６との間に接着剤１４を設ける場合は、配線基板６上に接着
剤１２の形成と同時に接着剤１４の形成をおこなう。
【００４１】
次に、チップ積層体が搭載された配線基板６を還元雰囲気内で加熱し、半導体チップの
金属バンプ５及び配線基板６のはんだバンプ８を溶融させ、第２のリフローを行う（Ｓ―
７）。これによりチップ積層体と配線基板６を電気的に接続させる。
【００４２】
次に、図８に示すように、半導体チップ２の間およびチップ積層体と配線基板６の間も
含めた配線基板６上を樹脂モールド７で一括封止する（Ｓ−８）。
【００４３】
図９に示すように、配線基板６の第２面６ｂに外部接続端子９を形成する。最後に半導
体装置の断片化（シンギュレーション）を行う（図示しない）。
【００４４】
上記のようにして本実施形態の第１の製造方法による半導体装置が完成する。
【００４５】
第１の製造方法に係る半導体装置の製造方法によれば、配線基板６上に接着剤１２を形
成することで、接着剤１２を形成しない場合と比較してチップ積層体を配線基板６により
安定して固定できる。また、半導体チップ４と配線基板６との間にあらかじめ接着剤１２
を形成するため、接着剤１２がない場合と比較して樹脂モールド７が充填しにくく隙間が
できて密着不良になるという可能性を低減できる。さらには、チップ積層体を形成後に、
アンダーフィル剤等で一度チップ間に樹脂を充填することなく、一括で全体を樹脂封止す
ることが可能になる。そのため工程数が削減できる。
【００４６】
以下、第１の製造方法において、図１０に示すように第１のリフローを行なわない方法
もある。この場合、第１のリフローの代わりに、半導体チップ２間及び半導体チップ２と
４の間に接着剤１３を設けることで、チップ積層体を固定する。接着剤１３は半導体チッ
プ２及び４積層時にチップ間に設ける（Ｓ−２、３）。接着剤１３は、半導体チップに塗
布された後、フォトリソグラフィー工程によって形成される。図１０に示すフローでは接
着剤１３で固定したチップ積層体を配線基板６にフリップチップ実装後に最初のリフロー
を行う（Ｓ−６）。これにより、リフロー回数が１回になるため、工程数をさらに削減で
きる。
【００４７】
なお、図４に示すフローチャートで製造する場合にも接着剤１３を設け、チップ積層体
をより固定しても良い。
【００４８】
次に、本実施形態に係る半導体装置の第２の製造方法について図１１乃至図１３を用い
て説明する。
【００４９】
図１１は本実施形態に係る半導体装置の第２の製造方法を製造工程順に示すフローチャ
ートである。図１２及び図１３は製造工程の一部を示す半導体装置のＸＺ断面図である。
なお、第１の製造方法と同じ部分はその説明を省略する。
【００５０】
図１２（ａ）に示すように、第１の製造方法と同様に第１のリフローを行う前のチップ
積層体を形成する（Ｓ−１〜Ｓ−３）。この時半導体チップ２間、及び半導体チップ２と
４の間に接着剤１３を設けても良い。
【００５１】
次に図１２（ｂ）に示すように、半導体チップ４に接着剤１２を塗布する（Ｓ−４）。
必要に応じて半導体チップ２にも接着剤１２を塗布しても良い。
【００５２】
はんだバンプ８があらかじめ形成された配線基板６に接着剤１２が塗布されたチップ積
層体をフリップチップ実装する（Ｓ−６）。
【００５３】
第２の製造方法において、チップ積層体を配線基板６に実装する際、配線基板６を接着
剤１２の硬化温度に設定する。そのため、チップ積層体と配線基板６とが接着剤１２によ
って固定される。その後、リフローによって配線基板６とチップ積層体とを電気的に接続
する（Ｓ−７）。最後に第１の製造方法と同様に配線基板６上全体を樹脂モールド７で一
括封止し（Ｓ−８）、第２の製造方法に係る半導体装置が完成する。
【００５４】
第２の製造方法に係る半導体装置の製造方法によれば、第１の製造方法と同様な効果を
有し、さらには、チップ積層体に直接接着剤１２を塗布した後配線基板６上に実装させる
ため、フリップチップ実装の際に配線基板６を接着剤１２の硬化温度に設定することが可
能になる。例えば、配線基板６上に接着剤１２を直接塗布する場合、配線基板６を接着剤
１２の硬化温度にしてしまうとチップ積層体を実装する前に接着剤１２が硬化し、チップ
積層体との固定ができない虞がある。そのため、配線基板６の温度は上げずにチップ積層
体の温度を上げる必要があり、チップ積層体に負荷かがかかることに加え、支持基板１側
からチップ積層体の温度を上げるため、接着剤１２が硬化温度に達するまで時間がかかる
。なお、チップ積層体への負荷とは例えば温度上昇による半導体チップ２間の接着剤１３
や金属バンプ５の変形である。
【００５５】
以上、第２の製造方法に係る半導体装置の製造方法によれば、チップ積層体の実装時間
が短く、より信頼性を向上させた半導体装置の製造が可能となる。
【００５６】
なお、第１及び第２の製造方法で示した半導体装置の断面図は一例であり、接着剤の個
数等は特に限定されない。
【００５７】
（第２の実施形態）
次に、第２の実施形態について、図１４乃至図１６を参照しながら説明する。
【００５８】
第２の実施形態は、第１の実施形態と比較して、支持基板を用いないという点が異なる
。なお、それ以外の構成及び製造方法は第１の実施形態と同様である。
【００５９】
図１４は第２の実施形態に係る半導体装置の構成を示す断面図である。図１４に示すよ
うに、本実施形態の半導体装置は第１の実施形態と比較して支持基板を用いない。つまり
、配線基板上のチップ積層体の最上段（Ｚ軸上段）は半導体チップ２−１となる。なお、
その他の構成は第１の実施形態と同様であるためその説明は省略する。また、図１４の半
導体装置において半導体チップ２及び４間に接着剤１３を設けても良いし、半導体チップ
２と配線基板６間に接着剤１４を設けても良い。
【００６０】
第２の実施形態に係る半導体装置の製造方法は、図１５（ａ）に示すように金属バンプ
５があらかじめ形成された半導体チップ２−１上に、貫通電極３及び金属バンプ５があら
かじめ形成された半導体チップ２−２を積層する。この時、半導体チップ２−１に対して
略垂直なＺ軸方向において、半導体チップ２−１の金属バンプ５と半導体チップ２−２の
貫通電極３との位置が重なるように積層させる。その後の工程は第１の実施形態と同様な
ため説明を省略する。なお、図１５（ｂ）に示すように、半導体チップ２の間及び半導体
チップ２と４の間に接着剤１３を設けても良い。また、半導体チップ２と配線基板６との
間に接着剤１４を設けても良い。
【００６１】
以上、本実施形態に係る半導体装置によれば、第１の実施形態と同様な効果を有し、さ
らには第１の実施形態と比較して支持基板を用いずにチップ積層体を形成することが可能
なため、工程数及び費用が削減される。
【００６２】
次に、第２の実施形態のその他の製造方法について、図１６を参照しながら説明する。
【００６３】
その他の製造方法は、第１の実施形態の製造方法と比較して、テープ材料を用いる点で
異なる。なお、それ以外の方法は第１の実施形態と同様である。
【００６４】
図１６（ａ）に示すように、接着性のあるテープ材料１００を準備し、その上に金属バ
ンプが形成された半導体チップ２−１を接着させる。テープ材料１００はたとえば、片面
に接着性を有するものであればその形状や材質は問わない。その後、第１の実施形態と同
様にチップ積層体を形成する。その後、テープ材料１００をチップ積層体から剥離させる
。テープ材料１００の剥離は、例えばピックアップツールＡ及び吸着ツールＢ等を用いる
。
【００６５】
図１３（ｂ）にピックアップツールＡおよび吸着ツールＢを用いたテープ材料１００の
剥離方法を示している。ピックアップツールＡにより、チップ積層体を突き上げると同時
に吸着ツールＢによりチップ積層体の半導体チップ４を吸着させることで、テープ材料１
００をチップ積層体から剥離させることが可能になる。なお、この時吸着させる半導体チ
ップは半導体チップ２でも良い。その後の製造方法は第１の実施形態に示したとおりであ
る。
【００６６】
以上、本実施形態に係る半導体装置のその他の製造方法によれば、第１の実施形態と同
様の効果を有し、さらには第１の実施形態と比較してテープ材料を後に剥離させるため、
半導体装置の面積を削減することが可能になる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したも
のであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その
他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の
省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や
要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる
【符号の説明】
【００６７】
１  支持基板
１ａ、６ａ  第１面
１ｂ、６ｂ  第２面
２  半導体チップ
３  貫通電極
４  ロジックＬＳＩ（半導体チップ）
５  金属バンプ
６  配線基板
７  樹脂モールド
８ａ、８ｂ  はんだバンプ
９  外部接続端子
１０  内部接続端子
１１、１２、１３、１４  接着剤（樹脂）
６１  絶縁層
６２  配線層
１００  テープ材料
【図１】
2018152417.tif 000003
【図２】
2018152417.tif 000004
【図３】
2018152417.tif 000005
【図４】
2018152417.tif 000006
【図５】
2018152417.tif 000007
【図６】
2018152417.tif 000008
【図７】
2018152417.tif 000009
【図８】
2018152417.tif 000010
【図９】
2018152417.tif 000011
【図１０】
2018152417.tif 000012
【図１１】
2018152417.tif 000013
【図１２】
2018152417.tif 000014
【図１３】
2018152417.tif 000015
【図１４】
2018152417.tif 000016
【図１５】
2018152417.tif 000017
【図１６】
2018152417.tif 000018