(57)【要約】【課題】記録速度の向上のために素子基板で同時駆動するヒータの数を増やしながら、素子基板のサイズの増大や配線の多層化などに伴うコスト上昇を抑制し、更に余剰なエネルギーの投入によるヒータ劣化を抑えることである。【解決手段】素子基板に配置される複数のヒータそれぞれに対して電源パッドから電源電圧を共通に供給する電源配線を設ける。ここで、複数のヒータそれぞれの抵抗値は、前記電源パッドから距離が遠い位置に配置されるヒータの抵抗値が低く、前記電源パッドからの距離が近い位置に配置されるヒータの抵抗値が高くされる。【選択図】  図４
2018015953.tif 000002
【特許請求の範囲】
【請求項１】
素子基板であって、
予め定められた方向に配列される複数のヒータと、
前記素子基板の周縁部に備えられ、外部の電源電圧を受ける電源パッドと、
前記複数のヒータそれぞれに対して前記電源パッドから電源電圧を共通に供給する電源配線とを有し、
前記複数のヒータそれぞれの抵抗値は、前記電源パッドから距離が遠い位置に配置されるヒータの抵抗値が低く、前記電源パッドからの距離が近い位置に配置されるヒータの抵抗値が高くされることを特徴とする素子基板。
【請求項２】
前記複数のヒータを、近傍の複数のヒータで構成される複数のグループに分割し、
前記複数のグループごとにヒータの抵抗値は変化することを特徴とする請求項１に記載の素子基板。
【請求項３】
前記複数のヒータから構成されるヒータ列を複数、備え、
前記電源配線は、前記複数のヒータ列に対して共通化することを特徴とする請求項１又は２に記載の素子基板。
【請求項４】
前記複数のヒータの面積は概ね同じであるが、形状は異ならせて、ヒータの抵抗値を変化させることを特徴とする請求項１乃至３のいずれか１項に記載の素子基板。
【請求項５】
前記電源配線の一部を分割し、該分割された電源配線それぞれにより前記複数のヒータの異なる部分に電源電圧が供給されることを特徴とする請求項１乃至４のいずれか１項に記載の素子基板。
【請求項６】
前記素子基板の形状は、矩形、平行四辺形、又は、台形であることを特徴とする請求項１乃至５のいずれか１項に記載の素子基板。
【請求項７】
前記電源パッドは、前記矩形の素子基板の短辺側に備えられることを特徴とする請求項６に記載の素子基板。
【請求項８】
前記電源パッドは、前記矩形、又は、前記平行四辺形の素子基板の長辺側に複数、備えられることを特徴とする請求項６に記載の素子基板。
【請求項９】
前記複数のヒータが配列される前記予め定められた方向は、前記長辺に平行であり、
前記電源パッドから最も離れた前記平行四辺形の鋭角部に近い領域にあるヒータの抵抗値を小さくすることを特徴とする請求項８に記載の素子基板。
【請求項１０】
請求項１乃至９のいずれか１項に記載の素子基板を用い、前記複数のヒータによりインクに熱エネルギーを与えてインクを吐出する記録ヘッドであって、
前記素子基板には、
前記複数のヒータによって形成されるヒータ列に平行に、インクを供給するインク供給口が設けられ、
前記インク供給口について、前記素子基板の短辺方向の少なくとも一方に前記ヒータ列が備えられることを特徴とする記録ヘッド。
【請求項１１】
前記複数のヒータの抵抗値は異なるが、前記複数のヒータの面積は概ね同じであり、インクの発泡への寄与は概ね同じとなることを特徴とする請求項１０に記載の記録ヘッド。
【請求項１２】
前記インク供給口は離散的な複数のインク供給口に分割され、
前記分割された複数のインク供給口の間に、前記ヒータ列に電源電圧を供給する電源配線の一部が配置されることを特徴とする請求項１０又は１１に記載の記録ヘッド。
【請求項１３】
前記インク供給口は前記ヒータ列に平行な連続的な１つのインク供給口であり、
前記１つのインク供給口の外側に、前記インク供給口の両側に備えられた２つのヒータ列に共通に電源電圧を供給する電源配線の一部が配置されることを特徴とする請求項１０又は１１に記載の記録ヘッド。
【請求項１４】
請求項１０乃至１３のいずれか１項に記載の記録ヘッドを用いて、インクを記録媒体に吐出して画像を記録する記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は素子基板、記録ヘッド、及び記録装置に関し、特に、例えば、素子基板を組み込んだ記録ヘッドをインクジェット方式に従って記録を行うために適用した記録装置に関する。
【背景技術】
【０００２】
インクジェット記録装置に搭載される記録ヘッドは、その素子基板に多数のヒータと駆動回路を配置し、外部から印加されるヒータ電源と制御信号により多数のヒータを駆動することで高速な記録動作を実現している。また、記録ヘッド内の複数のヒータを同時駆動可能な構成とすることで高速な記録動作を実現している。
【０００３】
複数のヒータを同時駆動する場合、同一の配線に流れる電流が同時駆動するヒータの数に応じて変化する。即ち、同時駆動するヒータの数に応じて、配線における電圧降下の値が変化する。この電圧降下の値の変化に伴い、ヒータに印加される電圧が変化し、特に、電圧降下時に吐出されるインクの量や吐出速度が低下し、記録される画像の濃度ムラなどの悪影響が現れる場合がある。そのため、同時駆動ヒータ数が最大となる時の電圧降下を見込んだ電源電圧でヒータに電流を通電する時間（ヒートパルス幅）を設計し、常に安定的なインク吐出が行われるように長めのヒートパルス幅でヒータを駆動する。しかしながら、同時駆動ヒータの数が少ない時には、過剰なヒートパルス幅の電流がヒータに流れることとなり、ヒータ寿命を短くしてしまうという弊害がある。
【０００４】
これら同時駆動数に伴う電圧の変化を補償するために、従来より以下の２つの対策が取られることが多い。
【０００５】
・対策１
電源配線を同時駆動するヒータで共有することを避ける構成とする。このことで同時駆動するヒータ数による変化を小さいものとすることができる。しかし、電源部からヒータまでの全経路にわたって配線の共有をなくすことは困難である。特に、電源パッドは同時駆動するヒータと同数配置することは素子基板サイズを大きくするため困難である。そのため、素子基板内の電源パッドの近傍では共通配線としつつ、ヒータまでの配線をできるだけ分割する構成としている（特許文献１）。
【０００６】
・対策２
ヒータ駆動条件を同時駆動ヒータの数に応じて変化させる。具体的には、同時駆動するヒータ数を予めカウントしておき、その数に応じてヒータへの通電時間（ヒートパルス幅）を変化させる。同時駆動するヒータの数が少なく、配線での電圧降下が小さいときはヒートパルス幅を短くする。一方、同時駆動するヒータの数が多く、配線での電圧降下が大きいときはヒートパルス幅を長くする。このような駆動制御を行うことで、同時駆動するヒータ数に応じて変化するヒータで発生させる熱量の変化を補償する（特許文献２）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１０−０４４４１６号公報
【特許文献２】特開２００１−３４１３５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
更なる記録速度の向上のため、素子基板内に配置するヒータ数をより増加させることが進められており、同時駆動するヒータの数も増加している。また、製造コストを抑制するために回路の高集積化を行いつつ、基板面積あたりのヒータ数を多くすることも同時に進められてきている。多数のヒータを同時駆動するためには、素子基板内に同時駆動数だけ分割した電源配線を配置する必要がある。
【０００９】
分割した配線を素子基板内に配置すると配線の配置面積を増加させる必要が生じる。また、その配置面積の増加を抑えるためには、分割した配線を素子基板の内部に多層配線する必要が生じる。
【００１０】
図１２は従来の素子基板の典型的なレイアウトを示す図である。図１２において、（ａ）は素子基板の全体模式図であり、（ｂ）は素子基板の端部の拡大図を示す。
【００１１】
図１２に示されるように、矩形状の素子基板１００の短辺（上辺と下辺）にはそれぞれ２つの電源パッド１０２と２つのグランドパッド１０８が設けられている。また、素子基板１００の中央には長辺方向にインクを供給するインク供給口１０９が設けられ、インク供給口１０９の両側には長辺方向にそって複数のヒータからなるヒータ列１１１、１１２が設けられる。そして、ヒータ列１１１、１１２はそれぞれ、近傍の複数のヒータからなる８つのグループ（１）〜（８）に分割され、各グループに対して合計４つの電源パッドからの配線が配置される。図１２から分かるように、各電源パッド１０２と各グランドパッド１０８からの配線はそれぞれ４つに分割され、４つのグループに対してそれぞれ接続される。
【００１２】
このようなレイアウト構成から分かるように、配線の配置面積を増加することは、１つのウェハから切り出すことができる素子基板の数を低下させ、素子基板の生産コストを上昇させることとなる。また、配線の配置面積の増加を抑えつつ、分割した配線を基板内に配置すると配線の幅が細くなり、その配線抵抗が高くなり電力効率が低下する。例えば、図１２（ｂ）の拡大図からも分かるように、分割した配線の全てが同じ幅を有している訳ではなく、一部の配線の幅は細くなっている。
【００１３】
さらに、素子基板内部への多層配線を実現するためには、半導体製造工程における工程数を増加させる必要があり、ウェハあたりの製造コストを上昇させることとなる。
【００１４】
本発明は上記従来例に鑑みてなされたもので、素子基板面積の増加や配線層数の増加を抑制するとともに余剰なエネルギー印加によるヒータ劣化を抑制することが可能な素子基板、記録ヘッド、及び記録装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために本発明の素子基板は次のような構成からなる。
【００１６】
即ち、素子基板であって、予め定められた方向に配列される複数のヒータと、前記素子基板の周縁部に備えられ、外部の電源電圧を受ける電源パッドと、前記複数のヒータそれぞれに対して前記電源パッドから電源電圧を共通に供給する電源配線とを有し、前記複数のヒータそれぞれの抵抗値は、前記電源パッドから距離が遠い位置に配置されるヒータの抵抗値が低く、前記電源パッドからの距離が近い位置に配置されるヒータの抵抗値が高くされることを特徴とする。
【００１７】
また本発明を別の側面から見れば、上記構成の素子基板を用い、前記複数のヒータによりインクに熱エネルギーを与えてインクを吐出する記録ヘッドであって、前記素子基板には、前記複数のヒータによって形成されるヒータ列に平行に、インクを供給するインク供給口が設けられ、前記インク供給口の両側に前記ヒータ列が備えられることを特徴とする記録ヘッドを備える。
【００１８】
さらに本発明を別の側面から見れば、上記構成の記録ヘッドを用いて、インクを記録媒体に吐出して画像を記録する記録装置を備える。
【発明の効果】
【００１９】
従って本発明によれば、ヒータと電源パッドとの間の距離に応じてヒータの抵抗値を変化させているので、これらを接続する電源配線を共通化しても、ヒータに対してばらつきの少ない安定的な電源電圧供給を行うことができる。これにより、分割配線などによる基板面積の増加や配線層数の増加を抑制するとともに、余剰なエネルギー印加によるヒータの劣化を抑制することができる。また、電源配線での電圧降下を抑制し、電力効率を向上させることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の代表的な実施例である記録ヘッドを備えた記録装置の構造を説明するための斜視透視図である。
【図２】図１に示した記録装置の制御構成を示すブロック図である。
【図３】本発明の実施例１に従う素子基板のレイアウト図である。
【図４】ヒータのアスペクト比による抵抗形状を変化させた例を示す図である。
【図５】ヒータ列内のヒータ抵抗は均一とした場合のヒータ印加電力量の傾向を示す図である。
【図６】ヒータ列内のヒータ抵抗を変化させた場合のヒータ印加電力量の傾向を示す図である。
【図７】本発明の実施例２に従う素子基板のレイアウト図である。
【図８】本発明の実施例３に従う素子基板のレイアウト図である。
【図９】本発明の実施例４に従う素子基板のレイアウト図である。
【図１０】本発明の実施例５に従う素子基板のレイアウト図である。
【図１１】本発明の実施例６に従う素子基板のレイアウト図である。
【図１２】従来の素子基板のレイアウト図である。
【発明を実施するための形態】
【００２１】
以下添付図面を参照して本発明の好適な実施例について、さらに具体的かつ詳細に説明する。
【００２２】
なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わない。また人間が視覚で知覚し得るように顕在化したものであるか否かを問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
【００２３】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００２４】
さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきものである。従って、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。
【００２５】
またさらに、「ノズル」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００２６】
以下に用いる記録ヘッド用の素子基板（ヘッド基板）とは、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線等が設けられた構成を差し示すものである。
【００２７】
さらに、基板上とは、単に素子基板の上を指し示すだけでなく、素子基板の表面、表面近傍の素子基板内部側をも示すものである。また、本発明でいう「作り込み（built-in）」とは、別体の各素子を単に基体表面上に別体として配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程等によって素子板上に一体的に形成、製造することを示すものである。
【００２８】
＜記録装置の概要説明（図１〜図２）＞
図１は本発明の代表的な実施例であるインクジェット記録ヘッド（以下、記録ヘッド）を用いて記録を行なう記録装置の構成の概要を示す外観斜視図である。
【００２９】
図１に示すようにインクジェット記録装置（以下、記録装置）１はインクジェット方式に従ってインクを吐出して記録を行なうインクジェット記録ヘッド（以下、記録ヘッド）３をキャリッジ２に搭載し、キャリッジ２を矢印Ａ方向に往復移動させて記録を行う。記録紙などの記録媒体Ｐを給紙機構５を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド３から記録媒体Ｐにインクを吐出することで記録を行なう。
【００３０】
記録装置１のキャリッジ２には記録ヘッド３を搭載するのみならず、記録ヘッド３に供給するインクを貯留するインクタンク６を装着する。インクタンク６はキャリッジ２に対して着脱自在になっている。
【００３１】
図１に示した記録装置１はカラー記録が可能であり、そのためにキャリッジ２にはマゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクを夫々、収容した４つのインクカートリッジを搭載している。これら４つのインクカートリッジは夫々独立に着脱可能である。
【００３２】
この実施例の記録ヘッド３は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用している。このため、電気熱変換素子（ヒータ）を備えている。この電気熱変換素子は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換素子にパルス電圧を印加することによって対応する吐出口からインクを吐出する。なお、記録装置は、上述したシリアルタイプの記録装置に限定するものではなく、記録媒体の幅方向に吐出口を配列した記録ヘッド（ラインヘッド）を記録媒体の搬送方向に配置するいわゆるフルラインタイプの記録装置にも適用できる。
【００３３】
図２は図１に示した記録装置の制御構成を示すブロック図である。
【００３４】
図２に示すように、コントローラ６００は、ＭＰＵ６０１、ＲＯＭ６０２、特殊用途集積回路（ＡＳＩＣ）６０３、ＲＡＭ６０４、システムバス６０５、Ａ／Ｄ変換器６０６などで構成される。ここで、ＲＯＭ６０２は後述する制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納する。ＡＳＩＣ６０３は、キャリッジモータＭ１の制御、搬送モータＭ２の制御、及び、記録ヘッド３の制御のための制御信号を生成する。ＲＡＭ６０４は、画像データの展開領域やプログラム実行のための作業用領域等として用いられる。システムバス６０５は、ＭＰＵ６０１、ＡＳＩＣ６０３、ＲＡＭ６０４を相互に接続してデータの授受を行う。Ａ／Ｄ変換器６０６は以下に説明するセンサ群からのアナログ信号を入力してＡ／Ｄ変換し、デジタル信号をＭＰＵ６０１に供給する。
【００３５】
また、図２において、６１０は画像データの供給源となる図１に示したホストやＭＦＰに対応するホスト装置である。ホスト装置６１０と記録装置１との間ではインタフェース（Ｉ／Ｆ）６１１を介して画像データ、コマンド、ステータス等をパケット通信により送受信する。このパケット通信については後で説明する。なお、インタフェース６１１としてＵＳＢインタフェースをネットワークインタフェースとは別にさらに備え、ホストからシリアル転送されるビットデータやラスタデータを受信できるようにしても良い。
【００３６】
さらに、６２０はスイッチ群であり、電源スイッチ６２１、プリントスイッチ６２２、回復スイッチ６２３などから構成される。
【００３７】
６３０は装置状態を検出するためのセンサ群であり、位置センサ６３１、温度センサ６３２等から構成される。この実施例では、この他にもインク残量を検出するフォトセンサが設けられる。このフォトセンサの詳細について後述する。
【００３８】
さらに、６４０はキャリッジ２を矢印Ａ方向に往復走査させるためのキャリッジモータＭ１を駆動させるキャリッジモータドライバ、６４２は記録媒体Ｐを搬送するための搬送モータＭ２を駆動させる搬送モータドライバである。
【００３９】
ＡＳＩＣ６０３は、記録ヘッド３による記録走査の際に、ＲＡＭ６０４の記憶領域に直接アクセスしながら記録ヘッドに対して発熱素子（インク吐出用のヒータ）を駆動するためのデータを転送する。加えて、この記録装置には、ユーザインタフェースとしてＬＣＤやＬＥＤで構成される表示部が備えられている。
【００４０】
次に、上記構成の記録装置に搭載する記録ヘッドに実装される素子基板に関しいくつかの実施例を説明する。
【実施例１】
【００４１】
図３は実施例１に従う素子基板のレイアウトを示す図である。図３において、（ａ）は素子基板の全体模式図であり、（ｂ）は素子基板の端部の拡大図を示す。図３（ｂ）では、一部の配線を透視とし、配線下のトランジスタなどが図示できるようにしている。
【００４２】
なお、説明を簡単にするために、図３に示す素子基板１００は基本的には図１２に示した従来の素子基板と類似のレイアウト構成をもっている。即ち、素子基板１００の形状は矩形状であり、短辺となる上辺と下辺にそれぞれ４つの電源パッド１０２を備え、インク供給口１０９の両側に備えられた記録素子列は、近傍の複数のヒータからなる８つのグループ（１）〜（８）に分割された構成となっている。また、ヒータ列１１１、１１２のうちいずれか一方のヒータ列が配置されている形態であっても構わない。即ち、素子基板の短辺方向にインク供給口の片側に、ヒータ列が備えられていても構わない。
【００４３】
図３に示されているように、素子基板１００の周縁部に配置された電源パッド１０２から共通の電源配線１０３を介して複数のヒータ１０４へと電源電圧が供給されている。複数のヒータ１０４はそれぞれ対応する個別配線１０５によって、それぞれ対応するトランジスタ１０６へと接続されている。各トランジスタは共通のグランド配線１０７に接続され、グランド配線１０７は素子基板１００上に配置されたグランドパッド１０８へと接続されている。
【００４４】
素子基板１００を貫通して開口したインク供給口１０９を挟んで対向するように配置されたヒータ列１１１、１１２に対応した電源パッド１０２とグランドパッド１０８は、同じヒータ列の共通配線に接続されている。
【００４５】
この実施例において、各ヒータ列のグループ（１）〜（８）で同時駆動できるヒータはそれぞれ１つずつとなっている。この実施例ではこれらのヒータの形状が異なり、抵抗値が異なることが特徴となっている。電源パッド１０２に近いヒータ列の端部のグループ（１）及び（８）では抵抗値が高く、電源パッドから遠い素子基板１００の中央部のグループ（４）及び（５）では抵抗値が低くなっている。また、ヒータ列の端部と中央部との間のグループ（２）〜（３）及び（６）〜（７）では、グループ毎に順次、抵抗値が階段状に変化している。
【００４６】
なお、このヒータの抵抗値を変化させるために、この実施例ではヒータ形状の縦横比を変化させる。
【００４７】
図４はヒータ形状の縦横比を変化させる具体的な例を示す図である。
【００４８】
図４において、（ａ）はヒータの縦横比（アスペクト比：ＡＲ）が１．０、即ち、ヒータの形状が正方形の例を示し、（ｂ）〜（ｄ）はアスペクト比（ＡＲ）がそれぞれ、１．１、１．２、１．３であるヒータの形状を示している。
【００４９】
また、図４（ａ）〜図４（ｄ）にはそれぞれ、ヒータの縦の長さと横の長さとが示されており、ヒータ面積はそれぞれ、“１”、“０．９９７５”、“１．００１”、“１．００３２”であり、アスペクト比は異なってもヒータ面積は概ね一定となっている。このように、この実施例では、ヒータ面積を概ね一定に保ちつつ、ヒータ形状は変化させて、ヒータの抵抗値を変化させている。
【００５０】
この実施例では、発泡に寄与するヒータの面積を概ね一定としつつ、縦横比を段階的に変化させる。このように、発泡に寄与するヒータの面積を概ね一定とすることで、それぞれのヒータでの発泡の大きさが概ね同じとなる。発泡の大きさを概ね同じとすることで、インク吐出量やインク吐出速度の差を小さくすることが可能となり、インク吐出量やインク吐出速度差に伴う画像ムラを抑制することができる。
【００５１】
このような構成をとることで、電源配線を同時駆動するヒータに応じて分割した配線を用いた場合に必要な配線領域が不要となる。
【００５２】
さて、素子基板のレイアウト構成によれば、共通配線を同時駆動するヒータで共有しているため、同時駆動のヒータの数に応じて生じる電圧差は大きくなる。即ち、１つのヒータのみが駆動される場合、電源配線における電圧降下は小さく、多くのヒータが同時駆動される場合、電圧降下が大きくなる。また、そのときの電圧降下は、より多くのヒータと電流経路を共有することになる素子基板の中央部で特に大きくなる。このような同時駆動ヒータ数の違いによる電圧変化を補償するために、ヒートパルス幅を最も電圧降下の大きいヒータ列中央のヒータでも安定な発泡が達成できるように長めのヒートパルスとすることが考えられる。しかしながら、このような方法では、複数のヒートパルス制御を実現するために回路規模が大きくなり、素子基板のサイズが大きくなる傾向がある。
【００５３】
このため、この実施例では、この影響を抑制するためにヒータの抵抗値をヒータ列内のグループ毎に変化させる。即ち、ヒータが素子基板のどこに配置されるのかに従って、ヒータ抵抗に差をつける。そして、ヒータ列内で均一なパルスを印加し、ヒータ列中央のヒータ（電源配線での電圧降下の大きいヒータ）に合わせて長いヒートパルスを印加しつつ、ヒータ列端部のヒータ（電源配線での電圧降下の小さいヒータ）のヒータの抵抗値を相対的に大きくする。これにより、過剰な電流がヒータに供給されることが抑制される。
【００５４】
図５はヒータ抵抗をヒータ列内で均一とした時の各グループに対するヒータ印加電力量の傾向を示す図である。
【００５５】
図５において、破線は１〜数個のヒータを駆動した時（以下、単ビット駆動時）のヒータ印加電力量を示し、実線は各グループのほぼ全てのヒータを駆動した時（以下、全ビット駆動時）のヒータ印加電力量を示す。単ビット駆動時は、ヒータ抵抗に対して電源配線での電圧降下はほぼ無視できる程度に小さいため、グループに係らずほぼ一定のヒータ印加電力量とすることができる。ここで、ヒータに印加する必要のある電力量は正常なインク吐出を達成できる電力量にほぼ等しい電力である。一方、全ビット駆動時においては、共通配線に流れる電流も多くなり配線での電圧降下の影響が顕在化する。また、その影響は素子基板の中央部のグループ（４）〜（５）で最も大きくなる。
【００５６】
グループ（４）〜（５）へのヒータ印加電力量は正常なインク吐出を達成できる電力量とする必要があり、図５に示すように単ビット駆動時の電力をできるだけ抑えている場合、単ビット駆動時の電力量に概ね等しい。一方、グループ（４）〜（５）に対して相対的に配線での電圧降下の影響が小さい素子基板の端部側のグループ（１）、（８）に近づくにつれて、過剰な電力がヒータに印加される。図５では、過剰な電力印加を単・全ビット差として示されている。このような過剰な電力印加は、ヒータを必要以上に加熱することになり、ヒータ寿命を短くしてしまう懸念がある。
【００５７】
図６はヒータ抵抗をグループに応じて変化させた時の各グループに対するヒータの印加電力量の傾向を示す図である。
【００５８】
図６に示されるように、単ビット駆動時は各グループに応じてヒータの抵抗値を階段状に変化させているため、ヒータ抵抗値の小さいグループ（４）〜（５）でのヒータ印加電力量は高くなる。これに対して、全ビット駆動時にはヒータ抵抗値が変化するグループの切り替わりでヒータ印加電力量は配線の電圧降下の影響を打ち消す方向に変化する。このことで、ヒータ印加電力量の単ビット駆動時と全ビット駆動時との差（単・全ビット差）はヒータ抵抗をヒータ列内で均一とした場合（図５）に比較して低減される。
【００５９】
このようにこの実施例では、単・全ビット差を小さくできることで、ヒータに印加される過剰な電力量を抑制することができ、ヒータの耐久寿命の劣化を抑えることができる。
【００６０】
なお、この実施例では、グループ（１）〜（８）のヒータをグループ毎に階段状に抵抗値を変化させているが、より細かにヒータ形状を変化させることも可能である。さらに、１つ１つのヒータ形状を徐々に変化させても良い。
【実施例２】
【００６１】
図７は実施例２に従う素子基板のレイアウトを示す図である。図７において、（ａ）は素子基板の全体模式図であり、（ｂ）は素子基板の端部の拡大図を示す。なお、図７において、既に図３と図１２において説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。
【００６２】
この実施例が実施例１に対して異なる点は、複数のヒータ列１１１、１１２間で電源配線１０３を共通化している点にある。この実施例では、電源配線の共通化を行うために、図３に示したインク供給口１０９を素子基板１００上で長辺方向に分割して、離散的な複数の開口部１０９’を設けるようにしている。そして、図７に示すように、インク供給口の開口部１０９’の間の梁に電源配線を配置し２つのヒータ列間での電源配線を共通化している。
【００６３】
従って以上説明した実施例に従えば、同時駆動ヒータ数が少ない場合の配線での電圧降下は実施例１に比べてより小さく抑制できるので、電力効率をさらに向上することが可能となる。
【実施例３】
【００６４】
図８は実施例３に従う素子基板のレイアウトを示す図である。図８において、（ａ）は素子基板の全体模式図であり、（ｂ）は素子基板の端部の拡大図を示す。なお、図８において、既に図３と図１２において説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。
【００６５】
この実施例が実施例１に対して異なる点は、図８に示されるように、ヒータ列内で電源配線１０３を一部分割して、電源配線１０３ａ、１０３ｂとしている点にある。
【００６６】
従って以上説明した実施例に従えば、ヒータの形状差を小さくしても、ヒータ列を構成する複数のヒータの内、素子基板の端部と中央部での同時駆動ヒータの数の差に伴う電圧降下差を抑制できる。
【００６７】
なお、以上説明した実施例では、ヒータの面積を概ね揃えた上でヒータ形状を変化することでインク吐出量やインク吐出速度などの吐出特性差を小さくし、記録される画像のムラが生じることを抑制している。しかしながら、ヒータ形状差が大きく異なると完全に各ヒータの吐出特性差を揃えることが困難となる場合もある。そのような場合に、この実施例で説明した構成を採用することでヒータの形状差を一定の範囲内とし、吐出特性差を画像影響が問題とならない範囲とすることが可能となる。
【実施例４】
【００６８】
図９は実施例４に従う素子基板のレイアウトを示す図である。図９において、（ａ）は素子基板の全体模式図であり、（ｂ）は素子基板の端部の拡大図を示す。なお、図９において、既に図３と図７〜８と図１２において説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。
【００６９】
この実施例では、図９に示すように、電源パッド１０２を矩形状の素子基板１００の長辺側に配置し、その配置方向（長辺方向）に平行に４つのヒータ列１１３−１〜４が配置される。さらに、インク供給口の間の梁に電源配線を配置してヒータ列間の電源配線の接続を行っている。
【００７０】
この実施例では、素子基板の短辺側に電源パッドを配置した場合に比べて多数の電源パッドを配置可能となり、外部電源との接続抵抗を低減することが可能となる。また、ヒータ列が長くなった場合に、短辺側に電源パッドを配置していた時に比べ配線経路長を短くすることが可能であり、これにより配線抵抗を低減することが可能となる。
【００７１】
また、この実施例では、ヒータ抵抗をヒータ列間１１３−１〜４で異なる値とし、電源パッド１０２に近いヒータ列１１３−１のヒータの抵抗値を電源パッド１０２より遠いヒータ列１１３−４のヒータの抵抗値よりも高くしている。
【００７２】
通常、同一ヒータ列内に吐出特性差がある場合、記録される画像のムラがスジとして視認されやすく影響が大きい。しかしながら、この実施例の構成では、同一ヒータ列内のヒータ形状は均一とするためヒータ形状起因の吐出特性の差が生じることはない。
【実施例５】
【００７３】
図１０は実施例５に従う素子基板のレイアウトを示す図である。なお、図１０において、既に図３と図７〜９と図１２において説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。
【００７４】
この実施例では、実施例４で説明した構成に加えて、素子基板１００の形状を概ね平行四辺形としている。これは、素子基板を隣接して実装したときにつなぎ部のノズル間距離を小さくするのに有効な構成である。このとき、図１０において破線で囲まれた領域１１４に存在する電源パッド１０２から最も距離があり、電源パッド１０２から最も離れたヒータ列の平行四辺形の鋭角部に近いヒータの抵抗を小さい値としている。
【００７５】
このような構成により、この実施例のような素子基板の形状の影響により配線抵抗による電圧降下差が生じる構成においても、その影響を軽減することが可能となる。
【実施例６】
【００７６】
図１１は実施例６に従う素子基板のレイアウトを示す図である。なお、図１１において、既に図３と図７〜９と図１２において説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。
【００７７】
この実施例では、図１１に示すように、実施例４で説明した構成と比較して、インク供給口１０９がヒータ列に渡って１つの供給口としている。各インク供給口の両側それぞれにヒータ列が配置されている。図１１に示す素子基板には２つのインク供給口が配置されるので、ヒータ列は合計４列となる。
【００７８】
また、この実施例ではインク供給口１０９をヒータ列に渡った連続的な１つの供給口としているので、ヒータ列間の電源配線１０３はインク供給口１０９の両端の外側で接続している。
【００７９】
この実施例では、ヒータ群１１４−１、１１４−２は概ね電源パッド１０２までの配線抵抗が同等であるため同じヒータ抵抗値としている。また、ヒータ群１１４−３はヒータ群１１４−１、１１４−２よりも配線抵抗が高いため、ヒータ抵抗を小さくしている。ヒータ群１１４−４〜１６に対しても配線抵抗に応じてヒータ抵抗を変化させている。
【００８０】
即ち、この実施例に従う素子基板では、配線抵抗が大きくなるに従い、ヒータ抵抗は小さくなるように変化させる。
【００８１】
なお、複数の素子基板を配置してフルライン記録ヘッドを構成する場合、ヒータ列方向と同じ方向に複数の素子基板を配置したりすることができる。特に、素子基板の形状が平行四辺形や台形の場合、隣接する素子基板同士のつなぎ部分のヒータ間の距離を小さくするために、ヒータ列方向に対して複数の素子基板の配置方向がわずかに斜めになるようにしたりすることができる。
【符号の説明】
【００８２】
１００  素子基板、１０２  電源パッド、１０３  電源配線、１０４  ヒータ、
１０５  個別配線、１０６  トランジスタ、１０７  グランド配線、
１０８  グランドパッド、１０９  インク供給口
【図１】
2018015953.tif 000003
【図２】
2018015953.tif 000004
【図３】
2018015953.tif 000005
【図４】
2018015953.tif 000006
【図５】
2018015953.tif 000007
【図６】
2018015953.tif 000008
【図７】
2018015953.tif 000009
【図８】
2018015953.tif 000010
【図９】
2018015953.tif 000011
【図１０】
2018015953.tif 000012
【図１１】
2018015953.tif 000013
【図１２】
2018015953.tif 000014