(57)【要約】【課題】オン抵抗を低減できる半導体装置及びその製造方法を提供する。【解決手段】実施形態によれば、半導体装置は、第１電極、第２電極、第１〜第４半導体領域及び第１絶縁膜を含む。第２電極は、第１電極領域、第２電極領域及び第３電極領域を含む。第１電極から第１電極領域に向かう第１方向は、第１電極領域から第２電極領域に向かう第２方向と交差する。第１、第４半導体領域は、第１導電形である。第２、第３半導体領域は、第２導電形である。第４半導体領域の一部は、第１、第２電極領域の間の第２半導体領域の一部と第２電極との間に位置する。第１絶縁膜は、第１電極と半導体領域との間に設けられる。【選択図】図１
2018125331.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と、
第２電極であって、前記第２電極は、第１電極領域、第２電極領域及び第３電極領域を含み、前記第１電極から前記第１電極領域に向かう第１方向は、前記第１電極領域から前記第２電極領域に向かう第２方向と交差し、前記第１方向における前記第３電極領域の位置は、前記第１方向における第１電極領域の位置と、前記第１方向における前記第１電極の位置との間にある、前記第２電極と、
第１導電形の第１半導体領域であって、前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含み、前記第１部分領域は、前記第１方向及び前記第２方向と交差する第３方向において前記第１電極から離れ、前記第２部分領域は、前記第３方向において前記第１電極領域から離れ、前記第１方向における前記第３部分領域の位置は、前記第１方向における前記第１部分領域の位置と、前記第１方向における前記第２部分領域と、の間にあり、前記第３部分領域の少なくとも一部は、前記第１方向において前記第１電極と前記第１電極領域との間にあり、前記第４部分領域は、前記第３方向において前記第２電極領域から離れ、前記第５部分領域は、前記第２部分領域と前記第４部分領域との間にある、前記第１半導体領域と、
第２導電形の第２半導体領域であって、前記第２半導体領域は、第６部分領域、第７部分領域、第８部分領域及び第９部分領域を含み、前記第６部分領域は、前記第３方向において前記第２部分領域と前記第１電極領域との間に位置し、前記第７部分領域の一部は、前記第１方向において前記第３部分領域の前記少なくとも一部と前記第１電極領域との間に位置し、前記第８部分領域は、前記第３方向において前記第４部分領域と前記第２電極領域との間に位置し、前記第９部分領域の少なくとも一部は、前記第２方向において前記第１電極領域と前記第２電極領域との間に位置した、前記第２半導体領域と、
前記第２半導体領域と接続された前記第２導電形の第３半導体領域であって、前記第３半導体領域は、前記第３方向において前記第３部分領域の前記少なくとも一部と前記第３電極領域との間に位置し、前記第３半導体領域は、前記第１方向において、前記第１電極と、前記第７部分領域の別の一部と、の間に位置した、前記第３半導体領域と、
前記第２電極と電気的に接続された前記第１導電形の第４半導体領域であって、前記第４半導体領域は、第１０部分領域、第１１部分領域及び第１２部分領域を含み、前記第１０部分領域は、前記第３方向において、前記第３半導体領域と、前記第３電極領域の一部と、の間に位置し、前記第１１部分領域は、前記第３方向において、前記第７部分領域と、前記第３電極領域の別の一部と、の間に位置し、前記第１２部分領域は、前記第３方向において、前記第９部分領域と、前記第２電極との間に位置した、前記第４半導体領域と、
前記第１電極と前記第１半導体領域との間、前記第１電極と前記第３半導体領域との間、及び、前記第１電極と前記第４半導体領域との間に設けられた第１絶縁膜と、
を含む半導体装置。
【請求項２】
前記第１２部分領域は、前記第２方向において前記第１電極領域と接し、前記第２方向において前記第２電極領域と接した、請求項１記載の半導体装置。
【請求項３】
前記第９部分領域は、前記第２方向において前記第１電極領域と接し、前記第２方向において前記第２電極領域と接した、請求項１または２に記載の半導体装置。
【請求項４】
前記第２電極は、第４電極領域をさらに含み、
前記第２方向における前記第４電極領域の位置は、前記第２方向における前記第１電極領域の位置と、前記第２方向における前記第２電極領域の位置と、の間に位置し、
前記第１２部分領域は、前記第９部分領域と前記第４電極領域との間に位置した、請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
前記第６部分領域と前記第１電極領域との間の境界の前記第３方向における位置は、前記第２部分領域の前記第３方向における位置と、前記第１部分領域と前記第１絶縁膜との間の境界の前記第３方向における位置と、の間に位置した、請求項１〜４のいずれか１つに記載の半導体装置。
【請求項６】
前記第１電極領域と前記第１２部分領域との間の境界は、前記第１方向に対して傾斜し、前記第２方向に対して傾斜した、請求項１〜５のいずれか１つに記載の半導体装置。
【請求項７】
前記第１半導体領域、前記第２半導体領域、前記第３半導体領域及び前記第４半導体領域は、炭化珪素を含む、請求項１〜６のいずれか１つに記載の半導体装置。
【請求項８】
第１導電形の第１半導体膜を含む加工体の上面に複数の部分を含む第１トレンチを形成し、
前記第１トレンチの形成の後に、前記上面に対して傾斜する複数の方向から、前記加工体に、第２導電形の元素を注入する、
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置において、オン抵抗の低減が望まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１３４９１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、オン抵抗を低減できる半導体装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、半導体装置は、第１電極、第２電極、第１〜第４半導体領域及び第１絶縁膜を含む。前記第２電極は、第１電極領域、第２電極領域及び第３電極領域を含む。前記第１電極から前記第１電極領域に向かう第１方向は、前記第１電極領域から前記第２電極領域に向かう第２方向と交差する。前記第１方向における前記第３電極領域の位置は、前記第１方向における第１電極領域の位置と、前記第１方向における前記第１電極の位置との間にある。前記第１半導体領域は、第１導電形である。前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含む。前記第１部分領域は、前記第１方向及び前記第２方向と交差する第３方向において前記第１電極から離れる。前記第２部分領域は、前記第３方向において前記第１電極領域から離れる。前記第１方向における前記第３部分領域の位置は、前記第１方向における前記第１部分領域の位置と、前記第１方向における前記第２部分領域と、の間にある。前記第３部分領域の少なくとも一部は、前記第１方向において前記第１電極と前記第１電極領域との間にある。前記第４部分領域は、前記第３方向において前記第２電極領域から離れる。前記第５部分領域は、前記第２部分領域と前記第４部分領域との間にある。前記第２半導体領域は、第２導電形である。前記第２半導体領域は、第６部分領域、第７部分領域、第８部分領域及び第９部分領域を含む。前記第６部分領域は、前記第３方向において前記第２部分領域と前記第１電極領域との間に位置する。前記第７部分領域の一部は、前記第１方向において前記第３部分領域の前記少なくとも一部と前記第１電極領域との間に位置する。前記第８部分領域は、前記第３方向において前記第４部分領域と前記第２電極領域との間に位置する。前記第９部分領域の少なくとも一部は、前記第２方向において前記第１電極領域と前記第２電極領域との間に位置する。前記第３半導体領域は、前記第２半導体領域と接続され、前記第２導電形である。前記第３半導体領域は、前記第３方向において前記第３部分領域の前記少なくとも一部と前記第３電極領域との間に位置する。前記第３半導体領域は、前記第１方向において、前記第１電極と、前記第７部分領域の別の一部と、の間に位置する。前記第４半導体領域は、前記第２電極と電気的に接続され、前記第１導電形である。前記第４半導体領域は、第１０部分領域、第１１部分領域及び第１２部分領域を含む。前記第１０部分領域は、前記第３方向において、前記第３半導体領域と、前記第３電極領域の一部と、の間に位置する。前記第１１部分領域は、前記第３方向において、前記第７部分領域と、前記第３電極領域の別の一部と、の間に位置する。前記第１２部分領域は、前記第３方向において、前記第９部分領域と、前記第２電極との間に位置する。前記第１絶縁膜は、前記第１電極と前記第１半導体領域との間、前記第１電極と前記第３半導体領域との間、及び、前記第１電極と前記第４半導体領域との間に設けられる。
【図面の簡単な説明】
【０００６】
【図１】図１（ａ）及び図１（ｂ）は、第１実施形態に係る半導体装置を例示する模式図である。
【図２】図２（ａ）及び図２（ｂ）は、第１実施形態に係る半導体装置を例示する模式的断面図である。
【図３】第１実施形態に係る半導体装置を例示する模式的断面図である。
【図４】図４（ａ）〜図４（ｃ）は、第１実施形態に係る半導体装置を例示する模式的断面図である。
【図５】図５（ａ）及び図５（ｂ）は、第１実施形態に係る半導体装置を例示する模式的断面図である。
【図６】図６（ａ）及び図６（ｂ）は、第１実施形態に係る別の半導体装置を例示する模式図である。
【図７】図７（ａ）〜図７（ｃ）は、第１実施形態に係る半導体装置の製造方法を例示する模式図である。
【図８】図８（ａ）〜図８（ｃ）は、第１実施形態に係る半導体装置の製造方法を例示する模式図である。
【図９】図９（ａ）〜図９（ｃ）は、第１実施形態に係る半導体装置の製造方法を例示する模式図である。
【図１０】図１０（ａ）〜図１０（ｃ）は、第１実施形態に係る半導体装置の製造方法を例示する模式図である。
【図１１】図１１（ａ）〜図１１（ｃ）は、第１実施形態に係る半導体装置の製造方法を例示する模式図である。
【図１２】図１２（ａ）〜図１２（ｃ）は、第１実施形態に係る半導体装置の製造方法を例示する模式図である。
【図１３】図１３（ａ）〜図１３（ｃ）第１実施形態に係る半導体装置の製造方法を例示する模式図である。
【図１４】図１４（ａ）〜図１４（ｃ）は、第１実施形態に係る半導体装置の製造方法を例示する模式図である。
【図１５】図１５（ａ）〜図１５（ｃ）は、第１実施形態に係る半導体装置の製造方法を例示する模式図である。
【図１６】図１６（ａ）〜図１６（ｃ）は、第１実施形態に係る半導体装置の製造方法を例示する模式図である。
【図１７】第１実施形態に係る別の半導体装置を例示する模式図である。
【図１８】第１実施形態に係る別の半導体装置を例示する模式図である。
【図１９】第１実施形態に係る別の半導体装置を例示する模式図である。
【図２０】第１実施形態に係る別の半導体装置を例示する模式図である。
【図２１】第１実施形態に係る別の半導体装置を例示する模式図である。
【図２２】第１実施形態に係る別の半導体装置を例示する模式図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。  
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１実施形態）  
図１（ａ）及び図１（ｂ）は、第１実施形態に係る半導体装置を例示する模式図である。  
図２（ａ）及び図２（ｂ）は、第１実施形態に係る半導体装置を例示する模式的断面図である。  
図３は、第１実施形態に係る半導体装置を例示する模式的断面図である。  
図４（ａ）〜図４（ｃ）は、第１実施形態に係る半導体装置を例示する模式的断面図である。  
図５（ａ）及び図５（ｂ）は、第１実施形態に係る半導体装置を例示する模式的断面図である。  
図１（ａ）は、模式的透過平面図である。図１（ａ）は、図１（ｂ）の矢印ＡＲから見た平面図に対応する。図１（ｂ）、図２（ａ）、図２（ｂ）及び図３は、それぞれ、図１（ａ）のＡ１−Ａ２線、Ｂ１−Ｂ２線、Ｃ１−Ｃ２線、及び、Ｅ１−Ｅ２線の断面図である。図４（ａ）〜図４（ｃ）、図５（ａ）及び図５（ｂ）は、それぞれ、図１（ｂ）のＬ１−Ｌ２線、Ｍ１−Ｍ２線、Ｎ１−Ｎ２線、Ｏ１−Ｏ２線、及び、Ｐ１−Ｐ２線の断面図である。
【０００９】
これらの図に示すように、本実施形態に係る半導体装置１１０は、第１電極２１、第２電極２２、第１〜第４半導体領域１１〜１４、及び、第１絶縁膜３１を含む。この例では、第２絶縁膜３２及び第３電極２３がさらに設けられている。
【００１０】
図１（ｂ）及び図２（ｂ）に示すように、第２電極２２は、第１電極領域ｅｒ１、第２電極領域ｅｒ２及び第３電極領域ｅｒ３を含む。後述するように、第２電極２２に、他の電極領域がさらに設けられても良い。
【００１１】
第１電極２１から第１電極領域ｅｒ１に向かう第１方向Ｄ１は、第１電極領域ｅｒ１から第２電極領域ｅｒ２に向かう第２方向Ｄ２と交差する。
【００１２】
第１方向Ｄ１は、例えば、Ｘ軸方向である。
【００１３】
Ｘ軸方向に対して垂直な１つの方向をＹ軸方向とする。Ｘ軸方向及びＹ軸方向に対して垂直な方向をＺ軸方向とする。
【００１４】
この例では、第２方向Ｄ２は、Ｙ軸方向である。
【００１５】
図１（ｂ）に示すように、第１方向Ｄ１（Ｘ軸方向）における第３電極領域ｅｒ３の位置は、第１方向Ｄ１における第１電極領域ｅｒ１の位置と、第１方向Ｄ１における第１電極２１の位置との間にある。
【００１６】
図３に示すように、第２電極領域ｅｒ２は、第１電極領域ｅｒ１と連続している。例えば、第２電極領域ｅｒ２は、第４電極領域ｅｒ４により、第１電極領域ｅｒ１と繋がっている。第２電極領域ｅｒ２は、第１電極領域ｅｒ１と電気的に接続される。
【００１７】
第１半導体領域１１は、第１導電形である。第１半導体領域１１は、第１部分領域１１ａ、第２部分領域１１ｂ、第３部分領域１１ｃ、第４部分領域１１ｄ及び第５部分領域１１ｅを含む。
【００１８】
第１部分領域１１ａは、第３方向Ｄ３において第１電極２１から離れる。第３方向Ｄ３は、第１方向Ｄ１及び第２方向Ｄ２と交差する。この例では、第３方向Ｄ３は、Ｚ軸方向である。
【００１９】
第２部分領域１１ｂは、第３方向Ｄ３（Ｚ軸方向）において、第１電極領域ｅｒ１から離れる。
【００２０】
第１方向Ｄ１（Ｘ軸方向）における第３部分領域１１ｃの位置は、第１方向Ｄ１における第１部分領域１１ａの位置と、第１方向Ｄ１における第２部分領域１１ｂと、の間にある。第３部分領域１１ｃの少なくとも一部は、第１方向Ｄ１（Ｘ軸方向）において、第１電極２１と第１電極領域ｅｒ１との間にある。
【００２１】
図２（ｂ）に示すように、第４部分領域１１ｄは、第３方向Ｄ３（Ｚ軸方向）において、第２電極領域ｅｒ２から離れる。
【００２２】
図３に示すように、第５部分領域１１ｅは、第２方向Ｄ２において、第２部分領域１１ｂと第４部分領域１１ｄとの間にある。
【００２３】
第２半導体領域１２は、第２導電形である。
【００２４】
第１導電形はｎ形であり、第２導電形はｐ形である。第１導電形がｐ形であり、第２導電形がｎ形でも良い。以下では、第１導電形がｎ形で第２導電形がｐ形とする。
【００２５】
第２半導体領域１２は、第６部分領域１２ｆ、第７部分領域１２ｇ、第８部分領域１２ｈ及び第９部分領域１２ｉを含む。
【００２６】
図１（ｂ）及び図３に示すように、第６部分領域１２ｆは、第３方向Ｄ３（Ｚ軸方向）において、第２部分領域１１ｂと第１電極領域ｅｒ１との間に位置する。
【００２７】
第７部分領域１２ｇの一部（図１（ｂ）において下側部分）は、第１方向Ｄ１（Ｘ軸方向）において、第３部分領域１１ｃの上記の少なくとも一部と、第１電極領域ｅｒ１と、の間に位置する。
【００２８】
図２（ｂ）及び図３に示すように、第８部分領域１２ｈは、第３方向Ｄ３（Ｚ軸方向）において、第４部分領域１１ｄと第２電極領域ｅｒ２との間に位置する。
【００２９】
図３に示すように、第９部分領域１２ｉの少なくとも一部は、第２方向Ｄ２（Ｙ軸方向）において、第１電極領域ｅｒ１と第２電極領域ｅｒ２との間に位置する。
【００３０】
図３に示すように、この例では、第９部分領域１２ｉは、第２方向Ｄ２において第１電極領域ｅｒ１と接する。第９部分領域１２ｉは、第２方向Ｄ２において第２電極領域ｅｒ２と接する。
【００３１】
図３に示すように、この例では、第２電極２２に第４電極領域ｅｒ４が設けられている。第２方向Ｄ２（Ｙ軸方向）における第４電極領域ｅｒ４の位置は、第２方向Ｄ２における第１電極領域ｅｒ１の位置と、第２方向Ｄ２における第２電極領域ｅｒ２の位置と、の間に位置する。第９部分領域１２ｉは、第３方向Ｄ３（Ｚ軸方向）において、第４電極領域ｅｒ４と第５部分領域１１ｅとの間に位置する。
【００３２】
図１（ｂ）に示すように、第３半導体領域１３は、第２半導体領域１２と接続される。第３半導体領域１３は、第２導電形（この例ではｐ形）である。第３半導体領域１３は、第３方向Ｄ３（Ｚ軸方向）において、第３部分領域１１ｃの上記の少なくとも一部と、第３電極領域ｅｒ３との間に位置する。第３半導体領域１３は、第１方向Ｄ１（Ｘ軸方向）において、第１電極２１と、第７部分領域１２ｇの別の一部（図１（ｂ）において上側部分）と、の間に位置する。
【００３３】
第４半導体領域１４は、第２電極２２と電気的に接続される。第４半導体領域１４は、第１導電形（この例ではｎ形）である。第４半導体領域１４は、第１０部分領域１４ｊ、第１１部分領域１４ｋ及び第１２部分領域１４ｌを含む。
【００３４】
図１（ｂ）に示すように、第１０部分領域１４ｊは、第３方向Ｄ３（Ｚ軸方向）において、第３半導体領域１３と、第３電極領域ｅｒ３の一部と、の間に位置する。
【００３５】
図１（ｂ）及び図５（ｂ）に示すように、第１０部分領域１４ｊは、第１方向Ｄ１（Ｘ軸方向）において、第１電極２１と第１電極領域ｅｒ１との間に位置する。
【００３６】
図１（ｂ）に示すように、第１１部分領域１４ｋは、第３方向Ｄ３（Ｚ軸方向）において、第７部分領域１２ｇと、第３電極領域ｅｒ３の別の一部と、の間に位置する。
【００３７】
図１（ｂ）及び図５（ｂ）に示すように、第１１部分領域１４ｋは、第１方向Ｄ１（Ｘ軸方向）において、第１０部分領域１４ｊと第１電極領域ｅｒ１との間に位置する。
【００３８】
図３に示すように、第１２部分領域１４ｌは、第３方向Ｄ３（Ｚ軸方向）において、第９部分領域１２ｉと、第２電極２２との間に位置する。
【００３９】
図３及び図５（ｂ）に示すように、例えば、第１２部分領域１４ｌは、第２方向Ｄ２（Ｙ軸方向）において、第１電極領域ｅｒ１と第２電極領域ｅｒ２との間に位置する。例えば、第１２部分領域１４ｌは、第２方向Ｄ２（Ｙ軸方向）において、第１電極領域ｅｒ１と接する。例えば、第１２部分領域１４ｌは、第２方向Ｄ２（Ｙ軸方向）において、第２電極領域ｅｒ２と接する。
【００４０】
図３に示すように、第１２部分領域１４ｌは、第３方向Ｄ３（Ｚ軸方向）において、第９部分領域１２ｉと第４電極領域ｅｒ４との間に位置する。
【００４１】
図１（ｂ）に示すように、第１絶縁膜３１は、第１電極２１と第１半導体領域１１との間、第１電極２１と第３半導体領域１３との間、及び、第１電極２１と第４半導体領域１４との間に設けられる。
【００４２】
図１（ｂ）に示すように、第３方向Ｄ３（Ｚ軸方向）において、第３電極２３と第１電極２１との間、第３方向Ｄ３において第３電極２３と第２電極２２と、の間に、第１半導体領域１１が位置する。この他、他の半導体領域は、第３方向Ｄ３において第３電極２３と第２電極２２との間に位置する。
【００４３】
図１（ｂ）に示すように、この例では、第２電極２２は、第３方向Ｄ３（Ｚ軸方向）において第１電極２１と重なる部分をさらに含む。この例では、第２絶縁膜３２がさらに設けられている。第２絶縁膜３２は、第３方向Ｄ３において、第２電極２２の上記の部分（重なる部分）と、第１電極２１と、の間に位置する。第２絶縁膜３２は、第１電極２１と第２電極２２を互いに電気的に分離する。
【００４４】
第１電極２１は、例えば、ゲート電極として機能する。第１絶縁膜３１は、例えば、ゲート絶縁膜として機能する。第２電極２２は、例えば、ソース電極として機能する。第３電極２３は、例えば、ドレイン電極として機能する。
【００４５】
例えば、第１電極２１の電位に応じて、第２電極２２と第３電極２３との間に流れる電流が制御される。例えば、第４半導体領域１４、第３半導体領域１３及び第１半導体領域１１がチャネルとなる。
【００４６】
図５（ａ）及び図５（ｂ）に示すように、第１電極２１は、第２方向Ｄ２（Ｙ軸方向）に沿って延びる。第２電極領域ｅｒ２は、第１方向Ｄ１（Ｘ軸方向）において、第１電極２１から離れる。第１電極２１は、例えば、トレンチ型のゲート電極である。
【００４７】
半導体装置１１０は、例えば、縦型のＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）である。
【００４８】
半導体装置１１０においては、トレンチ型のゲート電極の構造により、例えば、単位面積当たりのチャネルの面積を拡大できる。低いオン抵抗が得られる。
【００４９】
実施形態において、第４半導体領域１４は、例えば、第２電極２２とのコンタクト領域となる。実施形態においては、第４半導体領域１４は、第１０部分領域１４ｊ及び第１１部分領域１４ｋを含む。図１（ｂ）及び図５（ｂ）に示すように、これらの部分領域は、第１方向Ｄ１（Ｘ軸方向）において、第１電極領域ｅｒ１と並ぶ。これらの部分領域において、第２電極２２との電気的なコンタクトが得られる。
【００５０】
実施形態において、第１０部分領域１４ｊ及び第１１部分領域１４ｋに加えて、第４半導体領域１４に第１２部分領域１４ｌが設けられる。図３及び図５（ｂ）に示すように、この第１２部分領域１４ｌは、第２方向Ｄ２（Ｙ軸方向）において、第１電極領域ｅｒ１（及び第２電極領域ｅｒ２）と並ぶ。この第１２部分領域１４ｌも、第２電極２２とのコンタクト領域として機能する。この第１２部分領域１４ｌを設けることにより、コンタクト領域が拡大できる。これにより、オン抵抗が低減できる。
【００５１】
実施形態によれば、オン抵抗を低減できる半導体装置が提供できる。
【００５２】
例えば、第１半導体領域１１、第２半導体領域１２、第３半導体領域１３及び第４半導体領域１４は、炭化珪素（ＳｉＣ）を含む。これにより、高い耐圧が得られる。これらの半導体領域は、例えば、Ａｌ、Ｎ、ＰまたはＡｓなどを含んでも良い。
【００５３】
この際、実施形態においては、第２電極２２の少なくとも一部（上記の第１電極領域ｅｒ１及び第２電極領域ｅｒ２など）は、第１方向Ｄ１（Ｘ軸方向）において、第１電極２１と重なる。そして、第２電極２２のこの部分の下に、第２半導体領域１２が設けられている。これにより、例えば、第１絶縁膜３１に印加される電界が緩和される。例えば、第１電極領域ｅｒ１の下の第２半導体領域１２から、第１絶縁膜３１に向かって空乏層が延びる。これにより、例えば、第１絶縁膜３１に印加される電界が緩和される。これにより、高い信頼性が得られる。
【００５４】
例えば、第２半導体領域１２における第２導電形の不純物濃度が高いことにより、電界の緩和効果が大きくなる。
【００５５】
例えば、第２半導体領域１２における第２導電形の不純物の第１濃度と、第２半導体領域１２における第１導電形の不純物の第２濃度と、の差は、第３半導体領域１３における第２導電形の不純物の第４濃度と、第３半導体領域１３における第１導電形の前記不純物の第４濃度と、の差よりも大きい。例えば、第１濃度は、第２濃度よりも高い。第３濃度は、第４濃度よりも高い。
【００５６】
一方、例えば、第４半導体領域１４における第１導電形の不純物の第５濃度と、第４半導体領域１４における第２導電形の不純物の第６濃度と、の差は、第１半導体領域１１における第１導電形の不純物の第７濃度と、第１半導体領域１１における第２導電形の不純物の第８濃度と、の差よりも大きい。例えば、第５濃度は、第６濃度よりも高い。第７濃度は、第８濃度よりも高い。
【００５７】
第４半導体領域１４における第１導電形の不純物濃度が高いことで、例えば、第２電極２２と第４半導体領域１４との間において、低いコンタクト抵抗が得られる。
【００５８】
実施形態において、第１半導体領域１１は、例えば、ｎ層である。第２半導体領域１２は、例えば、ｐ＋層である。第３半導体領域１３は、例えば、ｐ層である。第４半導体領域１４は、ｎ＋層である。
【００５９】
半導体領域がＳｉＣを含む場合、第１導電形の不純物は、例えば、窒素（Ｎ）、燐（Ｐ）及び砒素（Ａｓ）からなる群から選択された少なくとも１つを含む。第２導電形の不純物は、例えば、アルミニウム（Ａｌ）、ホウ素（Ｂ）及びゲルマニウム（Ｇｅ）からなる群から選択された少なくとも１つを含む。
【００６０】
図１（ｂ）に示すように、第２半導体領域１２の下端は、第１絶縁膜３１の下端よりも下に位置する。これにより、例えば、第１絶縁膜３１に印加される電界が効果的に緩和できる。
【００６１】
図１（ｂ）に示すように、例えば、第２半導体領域１２の第６部分領域１２ｆと第１電極領域ｅｒ１との間の境界ＢＲ２の第３方向Ｄ３（Ｚ軸方向）における位置は、第１半導体領域１１第２部分領域１１ｂの第３方向Ｄ３における位置と、第１部分領域１１ａと第１絶縁膜３１との間の境界ＢＲ１の第３方向Ｄ３における位置と、の間に位置する。
【００６２】
例えば、境界ＢＲ１よりも下に境界ＢＲ２がある。この境界ＢＲ２よりもさらに下に第６部分領域１２ｆがある。そして、第６部分領域１２ｆのさらに下に、第２部分領域１１ｂがある。
【００６３】
図１（ｂ）に示すように、第６部分領域１２ｆの少なくとも一部は、第１方向Ｄ１（Ｘ軸方向）において、第１絶縁膜３１と重ならない。
【００６４】
図１（ｂ）に示すように、第３電極２３と第６部分領域１２ｆとの間の第３方向Ｄ３に沿った距離ｄｚ２は、第３電極２３と第１絶縁膜３１との間の第３方向Ｄ３に沿った距離ｄｚ１よりも短い。
【００６５】
このような構成により、例えば、第１絶縁膜３１に印加される電界が効果的に緩和できる。
【００６６】
図１（ｂ）に示すように、第１半導体領域１１の第３部分領域１１ｃと、第２半導体領域の第７部分領域１２ｇと、の間の境界Ｂｐｎが定義できる。この境界Ｂｐｎは、第１導電形の領域と、第２導電形の領域と、の間の境界に対応する。境界Ｂｐｎにおいて、例えば、第１導電形の不純物濃度は第２導電形の不純物濃度と実質的に同じになる。
【００６７】
例えば、第１絶縁膜３１と境界Ｂｐｎとの間の第１方向Ｄ１に沿った距離を第１幅ｗ１とする。実施形態において、第１幅ｗ１は、例えば、０．２μｍ以上２．５μｍ以下である。
【００６８】
例えば、第１電極領域ｅｒ１と第１絶縁膜３１との間の第１方向Ｄ１に沿った距離を第２幅ｗ２とする。第２幅ｗ２は、例えば、０．５μｍ以上３μｍ以下である。
【００６９】
例えば、第１半導体領域１１の第２部分領域１１ｂと、第２半導体領域１２の第６部分領域１２ｆと、の間の境界ＢＲ３と、第１絶縁膜３１と第１部分領域１１ａとの間の境界ＢＲ１と、の間の第３方向Ｄ３に沿った距離を、高さｈ１とする。高さｈ１は、例えば、０．５μｍ以上３μｍ以下である。
【００７０】
図３に示すように、第１電極領域ｅｒ１と第２電極領域ｅｒ２との間の第２方向Ｄ２に沿った距離を第３幅ｗ３とする。第３幅ｗ３は、例えば、０．５μｍ以上２μｍ以下である。第３幅ｗ３は、例えば、約１μｍである。第３幅ｗ３は、例えば、第１２部分領域１４ｌの第２方向Ｄ２に沿った長さに対応する。第３幅ｗ３は、例えば、第９部分領域１２ｉの第２方向Ｄ２に沿った長さに対応する。
【００７１】
図３及び図５（ｂ）に示すように、この例では、第１電極領域ｅｒ１は、第３方向Ｄ３において第１２部分領域１４ｌと重ならない。第２電極領域ｅｒ２は、第３方向Ｄ３において第１２部分領域１４ｌと重ならない。この例では、これらの電極領域は、第１２部分領域１４ｌ及び第９部分領域１２ｉにより分断される。後述するように、これらの電極領域の少なくとも一部が繋がっても良い。
【００７２】
図４（ａ）に示すように、第１部分領域１１ａは、第１電極２１が設けられる帯状の領域の少なくとも一部に対応する。この例では、第２部分領域１１ｂ、第５部分領域１１ｅ及び第４部分領域１１ｄは、第２電極２２の第１電極領域ｅｒ１及び第２電極領域ｅｒ２などが設けられる帯状の領域に対応する。
【００７３】
図４（ｂ）に示すように、この例では、第２半導体領域１２は、第２方向Ｄ２に沿う帯状である。
【００７４】
図４（ｃ）に示すように、この例では、帯状の第２半導体領域１２の中に、第１電極領域ｅｒ１及び第２電極領域ｅｒ２などが分離して設けられる。
【００７５】
図５（ａ）に示すように、第１電極２１は、第２方向Ｄ２に沿う帯状である。
【００７６】
図５（ａ）及び図１（ｂ）に示すように、例えば、第１電極２１は、第２方向Ｄ２及び第３方向Ｄ３に沿って延びる。第２方向Ｄ２及び第３方向Ｄ３は、半導体領域（例えば第１半導体領域１１）のｍ面に沿う。例えば、第１方向Ｄ１（Ｘ軸方向）は、ｍ面に対して実質的に垂直でも良い。例えば、第１方向Ｄ１は、ａ面に実質的に沿っても良い。
【００７７】
図５（ｂ）に示すように、境界Ｂｐｎは、第１２部分領域１４ｌに対応する部分において、部分的に後退する。このような形状は、例えば、後述する斜め注入などを含む製造方法により形成できる。
【００７８】
図６（ａ）及び図６（ｂ）は、第１実施形態に係る別の半導体装置を例示する模式図である。  
図６（ａ）及び図６（ｂ）は、それぞれ、図１（ａ）の、Ａ１−Ａ２線、及び、Ｅ１−Ｅ２線断面に対応する断面図である。
【００７９】
これらの図に示すように、本実施形態に係る別の半導体装置１１１においては、第２電極２２は、複数の導電膜（第１導電膜２２ａ及び第２導電膜２２ｂなど）を含む。例えば、第２導電膜２２ｂと第４半導体領域１４との間に第１導電膜２２ａが設けられる。これ以外は、半導体装置１１０と同様である。
【００８０】
第１導電膜２２ａは、例えば、Ａｌ及びＮｉからなる群から選択された少なくとも１つを含む。第１導電膜２２ａは、例えば、コンタクトメタル膜である。
【００８１】
第２導電膜２２ｂは、例えば、Ａｌ及びＴｉからなる群から選択された少なくとも１つ含む。第２導電膜２２ｂは、例えば、ボンディングパッドの少なくとも一部を形成しても良い。
【００８２】
第２電極２２において、さらに他の導電膜が設けられても良い。これらの導電膜は、積層される。
【００８３】
以下、実施形態に係る半導体装置の製造方法の例について説明する。以下の例は、半導体装置１１１の製造方法の例に対応する。
【００８４】
図７（ａ）〜図７（ｃ）、図８（ａ）〜図８（ｃ）、図９（ａ）〜図９（ｃ）、図１０（ａ）〜図１０（ｃ）、図１１（ａ）〜図１１（ｃ）、図１２（ａ）〜図１２（ｃ）、図１３（ａ）〜図１３（ｃ）、図１４（ａ）〜図１４（ｃ）、図１５（ａ）〜図１５（ｃ）、及び、図１６（ａ）〜図１６（ｃ）は、第１実施形態に係る半導体装置の製造方法を例示する模式図である。
【００８５】
図７（ａ）、図８（ａ）、図９（ａ）、図１０（ａ）、図１１（ａ）、図１２（ａ）、図１３（ａ）、図１４（ａ）、図１５（ａ）及び図１６（ａ）は、透過平面図である。図７（ｂ）、図８（ｂ）、図９（ｂ）、図１０（ｂ）、図１１（ｂ）、図１２（ｂ）、図１３（ｂ）、図１４（ｂ）、図１５（ｂ）及び図１６（ｂ）は、それぞれ、図７（ａ）、図８（ａ）、図９（ａ）、図１０（ａ）、図１１（ａ）、図１２（ａ）、図１３（ａ）、図１４（ａ）、図１５（ａ）及び図１６（ａ）のＸ１−Ｘ２線に対応する断面図である。図７（ｃ）、図８（ｃ）、図９（ｃ）、図１０（ｃ）、図１１（ｃ）、図１２（ｃ）、図１３（ｃ）、図１４（ｃ）、図１５（ｃ）及び図１６（ｃ）は、それぞれ、図７（ａ）、図８（ａ）、図９（ａ）、図１０（ａ）、図１１（ａ）、図１２（ａ）、図１３（ａ）、図１４（ａ）、図１５（ａ）及び図１６（ａ）のＹ１−Ｙ２線に対応する断面図である。
【００８６】
図７（ａ）〜図７（ｃ）に示すように、第１半導体膜１１Ｆが設けられる。例えば、図示しない基板の上においてエピタキシャル成長が行われ、第１半導体膜１１Ｆが得られる。第１半導体膜１１Ｆは、第１半導体領域１１となる。第１半導体膜１１Ｆは、第１導電形である。例えば、第１半導体膜１１Ｆの上部分に第４半導体膜１４Ｆが形成される。例えば、第１半導体膜１１Ｆの上面に近傍に、第１導電形の不純物がイオン注入される。これにより、第４半導体膜１４Ｆが形成される。第４半導体膜１４Ｆの一部が、第４半導体領域１４となる。これらの半導体領域は、例えば、ＳｉＣを含む。
【００８７】
第１半導体膜１１Ｆ及び第４半導体膜１１Ｆは、加工体ＰＭに含まれる。
【００８８】
図８（ａ）〜図８（ｃ）に示すように、開口部を有する第１マスクＭ１を用いて、第４半導体膜１４Ｆの一部、及び、第１半導体膜１１Ｆの一部を除去する。これにより、第１トレンチＴ１が形成される。第１トレンチＴ１は、複数の部分（第１部分Ｔ１ａ及び第２部分Ｔ１ｂなど）を含む。複数の部分は、Ｘ軸方向及びＹ軸方向において、並ぶ。第１部分Ｔ１ａと第２部分Ｔ１ｂとを結ぶ方向は、Ｙ軸方向に沿う。第１部分Ｔ１ａの一部が、第２部分Ｔ１ｂの一部と繋がっていても良い。第１トレンチＴ１は、例えば、ソーストレンチとなる。第１トレンチＴ１の２つの部分（第１部分Ｔ１ａ及び第２部分Ｔ１ｂ）の間の第２方向Ｄ２に沿う距離は、例えば、約１μｍである。この距離は、第３幅ｗ３（図３参照）に対応する。
【００８９】
図９（ａ）〜図９（ｃ）に示すように、第１元素Ｉｍ１のイオン注入を行う。このイオン注入は、Ｚ軸方向を軸として、斜め方向から行われる。例えば、イオン注入の方向を変更して複数回のイオン注入が行われても良い。第１元素Ｉｍ１は、第２導電形の不純物なる元素である。第１元素Ｉｍ１は、例えば、Ａｌを含む。
【００９０】
このように、加工体ＰＭの上面ＰＭｆに対して傾斜した複数の方向から、第２導電形の元素（第１元素Ｉｍ１）を注入する。
【００９１】
図１０（ａ）〜図１０（ｃ）に示すように、第１マスクＭ１を除去する。上記のイオン注入により、第２導電形の第２半導体膜１２Ｆが形成される。第１元素Ｉｍ１が実質的に注入されない領域は、第１半導体領域となる。第２半導体膜１２Ｆの一部が、第９部分領域１２ｉとなる。第９部分領域１２ｉとなる領域の上に設けられた第４半導体膜１４Ｆが、第１２部分領域１４ｌとなる。
【００９２】
図１１（ａ）〜図１１（ｃ）に示すように、第２元素Ｉｍ２のイオン注入を行う。第２元素Ｉｍ２は、第２導電形である。第２元素Ｉｍ２は、例えば、Ａｌを含む。このイオン注入は、第４半導体膜１４Ｆを介して行われる。このイオン注入により、第３半導体領域１３が形成される。第２半導体領域１２及び第４半導体領域１４が形成される。
【００９３】
図１２（ａ）〜図１２（ｃ）に示すように、第２トレンチＴ２を形成する。第２トレンチＴ２は、例えば、ゲートトレンチとなる。
【００９４】
図１３（ａ）〜図１３（ｃ）に示すように、絶縁膜３１Ｆを形成し、さらに、第１電極２１を形成する。後述するように、絶縁膜３１Ｆは、第１絶縁膜３１となる。第１電極２１は、例えば、ポリシリコンである。絶縁膜３１Ｆ（第１絶縁膜３１）は、例えば、酸化シリコンを含む。
【００９５】
図１４（ａ）〜図１４（ｃ）に示すように、第２絶縁膜３２を形成する。第２絶縁膜３２の形成の一部の処理において、絶縁膜３１Ｆの一部が除去される。これにより、第１絶縁膜３１が形成される。例えば、第４半導体領域１４及び第２半導体領域１２などが露出する。
【００９６】
図１５（ａ）〜図１５（ｃ）に示すように、第１導電膜２２ａを形成する。
【００９７】
図１６（ａ）〜図１６（ｃ）に示すように、第２導電膜２２ｂを形成する。
【００９８】
これにより、半導体装置１１１が作製される。
【００９９】
以下、本実施形態に係る別の半導体装置のいくつかの例について説明する。以下の説明では、半導体装置１１０と異なる部分について説明する。以下の例の半導体装置においても、第２電極２２に複数の導電膜（第１導電膜２２ａ及び第２導電膜２２ｂなど）を設けても良い。
【０１００】
図１７〜図２２は、第１実施形態に係る別の半導体装置を例示する模式図である。  
これらの図は、それぞれ、図１（ｂ）のＰ１−Ｐ２線断面に対応する。
【０１０１】
図１７に示すように、半導体装置１１１においては。第１電極領域ｅｒ１と第１２部分領域１４ｌとの間の境界Ｂｎｓは、第１方向Ｄ１に対して傾斜し、第２方向Ｄ２に対して傾斜している。
【０１０２】
境界Ｂｎｓが傾斜していることで、例えば、第１元素Ｉｍ１の斜め方向からのイオン注入の回数が減る。例えば、生産性の高い半導体装置が得られる。
【０１０３】
図１８に示すように、半導体装置１１２においては、第１電極領域ｅｒ１及び第２電極領域ｅｒ２のそれぞれのコーナー部に突出部が設けられる。突出部どうしの第２方向Ｄ２に沿う距離は、突出部以外どうしの第２方向Ｄ２に沿う距離よりも短い。
【０１０４】
図１８に示すように、第１電極２１は、第２方向Ｄ２（Ｙ軸方向）に沿って延びている。第１電極領域ｅｒ１及び第２電極領域ｅｒ２は、第１方向Ｄ１（Ｘ軸方向）において第１電極２１から離れる。第１電極領域ｅｒ１は、第１内側領域ｅｒｉ１と、第１外側領域ｅｒｏ１と、を含む。第１外側領域ｅｒｏ１は、第１方向Ｄ１において第１内側領域ｅｒｉ１と第１電極２１との間に位置する。第２電極領域ｅｒ２は、第２内側領域ｅｒｉ２と、第２外側領域ｅｒｏ２と、を含む。第２外側領域ｅｒｏ２は、第１方向Ｄ１において第２内側領域ｅｒｉ２と第１電極２１との間に位置する。
【０１０５】
第１外側領域ｅｒｏ１と第２外側領域ｅｒｏ２との間の第２方向Ｄ２に沿った距離を第２距離ｄ２とする。第１内側領域ｅｒｉ１と第２内側領域ｅｒｉ２との間の第２方向Ｄ２に沿った距離を第１距離ｄ１とする。半導体装置１１２においては、第２距離ｄ２は、第１距離ｄ１よりもよりも短い。
【０１０６】
このような構成により、例えば、境界Ｂｐｎ（第３部分領域１１ｃと第７部分領域１２ｇとの間の境界）の後退の程度が小さくできる。これにより、例えば、第１絶縁膜３１に印加される電界の緩和において、高い効果が維持できる。
【０１０７】
図１９に示すように、半導体装置１１３においては、第１電極領域ｅｒ１の一部が第２電極領域ｅｒ２の一部と繋がっている。例えば、第２電極２２は、第２電極２２は、第５電極領域ｅｒ５をさらに含む。第５電極領域ｅｒ５は、第２方向Ｄ２（Ｙ軸方向）において、第１電極領域ｅｒ１の一部と第２電極領域ｅｒ２の一部との間ある。第５電極領域ｅｒ５は、第１電極領域ｅｒ１のこの一部を、第２電極領域ｅｒ２のこの一部と接続する。
【０１０８】
この例では、第５電極領域ｅｒ５が設けられない部分において、第１電極領域ｅｒ１と第２電極領域ｅｒ２との間に、第４半導体領域１４の第１２部分領域１４ｌが設けられる。
【０１０９】
図２０に示すように、半導体装置１１４においても、第５電極領域ｅｒ５が設けられる。
【０１１０】
図２１に示すように、半導体装置１１５においても、第５電極領域ｅｒ５が設けられる。この例では、第１２部分領域１４ｌは、第１電極２１の側に設けられる。この例においては、帯状の第２電極２２の一部に後退部が設けられていると見なすこともできる。後退部に、第１２部分領域１４ｌが設けられる。
【０１１１】
図２２に示すように、半導体装置１１６においても、第５電極領域ｅｒ５が設けられる。この例においては、帯状の第２電極２２の一部に後退部が設けられていると見なすこともできる。帯状の第２電極２２の両側に後退部が設けられる。この後退部に、第１２部分領域１４ｌが設けられる。複数の後退部は、帯状の第２電極２２の両側において、交互に設けられる。複数の第１２部分領域１４ｌは、第２電極２２の両側において、交互に設けられる。
【０１１２】
半導体装置１１１〜１１６においても、第１２部分領域１４ｌが設けられる。これにより、例えば、コンタクト抵抗を低減できる。例えば、オン抵抗を低減できる半導体装置が提供できる。
【０１１３】
(第２実施形態）  
本実施形態は、半導体装置に製造方法に係る。  
この製造方法においては、例えば、加工体ＰＭの上面ＰＭｆに、複数の部分を含む第１トレンチＴ１を形成する（図８（ａ）〜図８（ｃ）参照）。加工体ＰＭは、第１導電形の第１半導体膜１１Ｆを含む。この複数の部分は、例えば、第１部分Ｔ１ａ及びＴ１ｂなどを含む。
【０１１４】
この製造方法は、第１トレンチＴ１の形成の後に、第２導電形の元素を注入することを含む（図９（ａ）〜図９（ｃ）参照）。第２導電形の元素は、例えば、第１元素Ｉｍ１を含む。この注入は、上面ＰＭｆに対して傾斜する複数の方向から、加工体ＰＭに、この元素を注入することを含む。
【０１１５】
これにより、図１０（ａ）〜図１０（ｃ）に関して説明したように、第２半導体領域１２の第９部分領域１２ｉに対応する領域、及び、第４半導体領域１４の第１２部分領域１２ｌに対応する部分が形成できる。
【０１１６】
本実施形態に係る製造方法によれば、オン抵抗を低減できる半導体装置の製造方法が提供できる。
【０１１７】
実施形態によれば、オン抵抗を低減できる半導体装置及びその製造方法を提供することができる。
【０１１８】
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。
【０１１９】
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
【０１２０】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体領域、電極及び絶縁膜などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
【０１２１】
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０１２２】
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１２３】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０１２４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１２５】
１１〜１４…第１〜第４半導体領域、  １１Ｆ、１２Ｆ、１４Ｆ…第１、第２、第４半導体膜、  １１ａ〜１１ｅ…第１〜第５部分領域、  １２ｆ〜１２ｉ…第５〜第９部分領域、  １４ｊ〜１４ｌ…第１０〜第１１部分領域、  ２１〜２３…第１〜第３電極、  ２２ａ、２２ｂ…第１、第２導電膜、  ３１、３２…第１、第２絶縁膜、  ３１Ｆ…絶縁膜、  １１０〜１１６…半導体装置、  ＡＲ…矢印、  ＢＲ１〜ＢＲ３…境界、  Ｂｎｓ、Ｂｐｎ…境界、  Ｄ１〜Ｄ３…第１〜第３方向、  Ｉｍ１、Ｉｍ２…第１、第２元素、  Ｍ１…第１マスク、  ＰＭ…加工体、  ＰＭｆ…上面、  Ｔ１、Ｔ２…第１、第２トレンチ、  Ｔ１ａ、Ｔ１ｂ…第１、第２部分、  ｄ１、ｄ２…第１、第２距離、  ｄｚ１、ｄｚ２…距離、  ｅｒ１〜ｅｒ５…第１〜第５電極領域、  ｅｒｉ１、ｅｒｉ２…第１、第２内側領域、  ｅｒｏ１、ｅｒｏ２…第１、第２外側領域、  ｈ１…高さ、  ｗ１〜ｗ３…第１〜第３幅
【図１】
2018125331.tif 000003
【図２】
2018125331.tif 000004
【図３】
2018125331.tif 000005
【図４】
2018125331.tif 000006
【図５】
2018125331.tif 000007
【図６】
2018125331.tif 000008
【図７】
2018125331.tif 000009
【図８】
2018125331.tif 000010
【図９】
2018125331.tif 000011
【図１０】
2018125331.tif 000012
【図１１】
2018125331.tif 000013
【図１２】
2018125331.tif 000014
【図１３】
2018125331.tif 000015
【図１４】
2018125331.tif 000016
【図１５】
2018125331.tif 000017
【図１６】
2018125331.tif 000018
【図１７】
2018125331.tif 000019
【図１８】
2018125331.tif 000020
【図１９】
2018125331.tif 000021
【図２０】
2018125331.tif 000022
【図２１】
2018125331.tif 000023
【図２２】
2018125331.tif 000024