(57)【要約】【課題】無線通信機能を搭載した検針装置等において、水晶発振回路部を装置に１個搭載の条件で高精度間欠信号を生成し、装置の低コスト化と長期安定稼働を実現する。【解決手段】間欠時間長計測回路部５３３０は間欠時間長を第１クロック周波数ｋよりも高速高精度な第２クロック周波数ｆを用いて計測する。分周比変換回路部１３４０は計測結果ｎを時間積分および分周比情報に変換し高精度分周比情報ｐを得る。分周比情報展開回路部５３８０は高精度分周比情報ｐを元に時間軸上で待機時間の分周比を動的制御可能な分周比情報ｍを得る。間欠信号生成回路部５３２０は間欠時間を間欠時間制御情報ｋ０により固定又は可変分周、待機時間を分周比情報ｍにより可変分周することで高精度間欠信号を得る。【選択図】図１４
2018152802.tif 000002
【特許請求の範囲】
【請求項１】
第１クロック周波数を生成可能な第１クロック発振回路部と、
間欠時間と待機時間とからなる間欠信号を、前記間欠時間は前記第１クロック周波数を第１の可変分周比で生成し、前記待機時間は前記第１クロック周波数を前記第１の可変分周比とは異なる第２の可変分周比で生成する間欠信号生成回路部と、
前記第１クロック周波数よりも高速高精度の第２クロック周波数を生成可能な第２クロック発振回路部と、
前記間欠時間の時間長を前記第２クロック周波数で計測し、前記第１の可変分周比にフィードバック制御可能な間欠時間制御情報と、前記第２の可変分周比にフィードフォワード制御可能な計測結果を生成可能な間欠時間長計測回路部と、を備える間欠信号生成装置において、
前記計測結果を時間積分および高精度分周比情報に変換可能な分周比変換回路部と、
前記高精度分周比情報を前記高精度分周比情報よりも低精度の分周比で時間軸展開可能な分周比情報を生成可能な分周比情報展開回路部を備えることで、高精度の動的周波数制御を実現したことを特徴とする間欠信号生成装置。
【請求項２】
前記分周比情報展開回路部は、前記高精度分周比情報をより低精度の情報に量子化する量子化部と、
前記量子化部で量子化した結果の逆量子化情報と、前記量子化部の量子化前入力情報との誤差を求める量子化誤差抽出部と、
前記量子化誤差抽出部で得られた誤差情報を前記高精度分周比情報にフィードバック加算し、新たな前記量子化前入力情報を生成する量子化情報フィードバック部を備えることで、
前記高精度分周比情報を前記高精度分周比情報よりも低精度の分周比情報で時間軸展開可能とすることを特徴とする、請求項１記載の間欠信号生成装置。
【請求項３】
前記分周比変換回路部は、前記高精度分周比情報と推定時間長情報とを乗算し、前記乗算した結果と基準値との差を求め、前記差がゼロとなるように、前記推定時間長情報をフィードバック更新し、前記第１クロック周波数の周波数情報を消すことにより、前記高精度分周比情報を前記推定時間長情報に変換する、時間長変換回路部と、
前記時間長変換回路部で得た前記推定時間長情報と前記間欠時間の前記計測結果との誤差を求め、前記誤差がゼロとなるように前記高精度分周比情報にフィードバック制御する、分周情報生成回路部を備えたことを特徴とする請求項１又は２に記載の間欠信号生成装置。
【請求項４】
前記分周比変換回路部は、前記第１クロック周波数の変動要因である温度及び又は電圧及び又は素子のバラツキのいずれか又は全ての情報により、時間変動する前記第１クロック周波数を推定可能な変動周波数推定回路部を備え、
前記変動周波数推定回路部から出力された変動情報を前記高精度分周比情報に加算し、新たな高精度分周比情報を得ることで、前記変動要因に対する動的追従力を改善したことを特徴とする、請求項１又は２又は３記載の間欠信号生成装置。
【請求項５】
前記間欠時間長計測回路部は、前記間欠時間の実測結果と、前記実測結果の時間積分結果と、前記時間積分結果の所定の領域判定結果である前記間欠時間制御情報と、を生成すると共に、
前記第１の可変分周比を所定の固定値とする場合には、前記間欠時間制御情報を所定の固定値で固定出力すると共に、前記実測結果をそのまま前記計測結果として出力し、
前記第１の可変分周比を可変とする場合には、前記実測結果に前記間欠時間制御情報を時間長に変換した結果を加算し、前記計測結果として出力することを特徴とする、請求項１又は２又は３又は４記載の間欠信号生成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ通信の高精度周波数同期分野であり、より具体的には、無線通信機能を搭載した検針装置等において、間欠処理型で、高精度周波数同期が可能な間欠信号生成装置に関する。
【背景技術】
【０００２】
（国内優先権主張）
本発明は、先に出願した特願２０１６−１９９６６４の改良発明である。
具体的には、特願２０１６−１９９６６４の発明では、後述するように、間欠時間の生成を固定の分周比としていたため、第１クロック周波数の変動により、間欠時間長が大きく変動を受けていた。
システムによっては、この変動幅が許容できない場合があり、本発明では、間欠時間長の生成を固定分周比でなく固定又は可変分周比とすることで、システムにより最適な間欠信号生成を可能とする。
以上から、本発明では、先に出願した特願２０１６−１９９６６４を国内優先権主張するものである。
【０００３】
尚、先に出願明細書の中で一部、誤植があり、本発明では、該当部分に修正を加えている。具体的には、図１０のパラメータｔ１を先の出願では１９，９０２としていたが、これを１９，９５２に修正、また、分周比情報ｍの範囲を先の出願では１１，９０２〜２７，９０２としていたが、１１，９５２〜２７，９５２に修正している。その他の図面は同一内容となっている。これらは設計事項であり、単純な計算ミスによるものである。新たな発明を創出しているものではない。
【０００４】
検針等を目的として、省電力で長期間稼働することを目的とした検針装置等が知られている。これらの装置では、以下に示すように、水晶振動子を用い、対象回路部を間欠制御することで、装置の低消費電力化を実現している。
【０００５】
例えば、特許文献１では、水晶振動子を用い、リアルタイムクロックを生成し、生成したクロック信号を基に、間欠制御による装置の低消費電力化を実現している。（特許文献１の図１、段落番号１０を参照）
【０００６】
また、特許文献２でも、水晶振動子を用い、間欠信号を生成し、間欠信号を基に検針等での省電力化を実現している。（特許文献２の図１、図４、段落番号１５と２２を参照）
【０００７】
以上に示すように、従来例では、対象回路部の正確な稼働時間制御を行うため、高精度の高価な水晶振動子を搭載し、装置の低消費電力化と長期安定稼働を実現していた。
【０００８】
また、装置によっては、累計稼働時間の監視が必要な装置もあり、このような装置では、リアルタイムクロックによる稼働時間監視も行っていた。
さらに、これらの検針装置等では、上位システムとの通信のため、無線又は有線による通信機能を搭載していることが多い。
【０００９】
実際問題、特許文献１および特許文献２にも、上位システムとの通信のため、無線送受信部が記載されている。これらの無線送受信部においては、一般的に無線通信用に高精度の発振回路が必要であり、例えば、無線送信部、無線受信部、制御部等において、水晶発振回路部を搭載していることが多い。
即ち、従来例では、１台の装置に複数の高価な水晶発振回路部を搭載しているのが一般的であり、装置のコストアップ要因となっていた。
【００１０】
特許文献３では、伝送速度可変に対応したクロック再生回路において、タイミング周波数が変化してもタイミング周波数に同期し、かつ、一定の周波数のサンプリングクロックを再生する技術が記載（特許文献３の図１および段落番号１２を参照）されているが、一般的なフィードバック系による制御であり、本発明のような、後述するフィードバック系およびフィードフォワード系による同期技術は記載されていない。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００７−７９６６９号公報
【特許文献２】特開２００５−５７９７７号公報
【特許文献３】特開平９−２２４０６３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明では、上記課題を解決するため、無線通信機能を搭載した検針装置等において、水晶発振回路部を装置に１個搭載の条件で高精度間欠信号を生成し、装置の低コスト化と長期安定稼働を実現することにある。
【課題を解決するための手段】
【００１３】
間欠信号生成の解決手段としては、間欠時間を固定分周、待機時間を可変分周とする第１の解決手段と、間欠時間および待機時間の両方を可変分周とする第２の解決手段が上げられる。
第１の解決手段は、本発明の先の出願（特願２０１６−１９９６６４）の発明内容であり、第２の解決手段は、先の出願をベースに、本発明により、新たに追加した解決手段である。
まず、以下に第１の解決手段の４つの解決手段を示す。
【００１４】
第１クロック周波数を生成可能な第１クロック発振回路部と、
間欠時間と待機時間とからなる間欠信号を、前記間欠時間は前記第１クロック周波数を固定分周比で生成し、前記待機時間は前記第１クロック周波数を可変分周比で生成する間欠信号生成回路部と、
前記第１クロック周波数よりも高速高精度の第２クロック周波数を生成可能な第２クロック発振回路部と
前記間欠時間の時間長を前記第２クロック周波数で計測可能な間欠時間長計測回路部と、前記間欠時間長計測回路部での計測結果を、前記間欠信号生成回路に供給することで前記間欠信号を生成する間欠信号生成装置において、
前記計測結果を時間積分および高精度分周比情報に変換可能な分周比変換回路部と、
前記高精度分周比情報を前記高精度分周比情報よりも低精度の分周比で時間軸展開可能な分周比情報を生成可能な分周比情報展開回路部を備えることで、高精度の動的周波数制御が可能なことを特徴とする間欠信号生成装置。
【００１５】
前記分周比情報展開回路部は、前記高精度分周比情報をより低精度の情報に量子化する量子化部と、
前記量子化部で量子化した結果の逆量子化情報と、前記量子化部の量子化前入力情報との誤差を求める量子化誤差抽出部と、
前記量子化誤差抽出部で得られた誤差情報を前記高精度分周比情報にフィードバック加算し、新たな前記量子化前入力情報を生成する量子化情報フィードバック部を備えることで、
前記高精度分周比情報を前記高精度分周比情報よりも低精度の分周比情報で時間軸展開可能とすることを特徴とする、前記記載の間欠信号生成装置。
【００１６】
前記分周比変換回路部は、前記高精度分周比情報と推定時間長情報とを乗算し、前記乗算した結果と基準値との差を求め、前記差がゼロとなるように、前記推定時間長情報をフィードバック更新し、前記第１クロック周波数の周波数情報を消すことにより、前記高精度分周比情報を前記推定時間長情報に変換する、時間長変換回路部と、
前記時間長変換回路部で得た前記推定時間長情報と前記間欠時間の前記計測結果との誤差を求め、前記誤差がゼロとなるように前記高精度分周比情報にフィードバック制御する、分周情報生成回路部を備えたことを特徴とする前記記載の間欠信号生成装置。
【００１７】
前記分周比変換回路部は、前記第１クロック周波数の変動要因である温度及び又は電圧及び又は素子のバラツキのいずれか又は全ての情報により、時間変動する前記第１クロック周波数を推定可能な変動周波数推定回路部を備え、
前記変動周波数推定回路部から出力された変動情報を前記高精度分周比情報に加算し、新たな高精度分周比情報を得ることで、前記変動要因に対する動的追従力を改善したことを特徴とする、前記記載の間欠信号生成装置。
【００１８】
次に、以下に第２の解決手段の５つの解決手段を示す。
【００１９】
第１クロック周波数を生成可能な第１クロック発振回路部と、
間欠時間と待機時間とからなる間欠信号を、前記間欠時間は前記第１クロック周波数を第１の可変分周比で生成し、前記待機時間は前記第１クロック周波数を前記第１の可変分周比とは異なる第２の可変分周比で生成する間欠信号生成回路部と、
前記第１クロック周波数よりも高速高精度の第２クロック周波数を生成可能な第２クロック発振回路部と、
前記間欠時間の時間長を前記第２クロック周波数で計測し、前記第１の可変分周比にフィードバック制御可能な間欠時間制御情報と、前記第２の可変分周比にフィードフォワード制御可能な計測結果を生成可能な間欠時間長計測回路部と、を備える間欠信号生成装置において、
前記計測結果を時間積分および高精度分周比情報に変換可能な分周比変換回路部と、
前記高精度分周比情報を前記高精度分周比情報よりも低精度の分周比で時間軸展開可能な分周比情報を生成可能な分周比情報展開回路部を備えることで、高精度の動的周波数制御を実現したことを特徴とする間欠信号生成装置。
【００２０】
前記分周比情報展開回路部は、前記高精度分周比情報をより低精度の情報に量子化する量子化部と、
前記量子化部で量子化した結果の逆量子化情報と、前記量子化部の量子化前入力情報との誤差を求める量子化誤差抽出部と、
前記量子化誤差抽出部で得られた誤差情報を前記高精度分周比情報にフィードバック加算し、新たな前記量子化前入力情報を生成する量子化情報フィードバック部を備えることで、
前記高精度分周比情報を前記高精度分周比情報よりも低精度の分周比情報で時間軸展開可能とすることを特徴とする、前記記載の間欠信号生成装置。
【００２１】
前記分周比変換回路部は、前記高精度分周比情報と推定時間長情報とを乗算し、前記乗算した結果と基準値との差を求め、前記差がゼロとなるように、前記推定時間長情報をフィードバック更新し、前記第１クロック周波数の周波数情報を消すことにより、前記高精度分周比情報を前記推定時間長情報に変換する、時間長変換回路部と、
前記時間長変換回路部で得た前記推定時間長情報と前記間欠時間の前記計測結果との誤差を求め、前記誤差がゼロとなるように前記高精度分周比情報にフィードバック制御する、分周情報生成回路部を備えたことを特徴とする前記に記載の間欠信号生成装置。
【００２２】
前記分周比変換回路部は、前記第１クロック周波数の変動要因である温度及び又は電圧及び又は素子のバラツキのいずれか又は全ての情報により、時間変動する前記第１クロック周波数を推定可能な変動周波数推定回路部を備え、
前記変動周波数推定回路部から出力された変動情報を前記高精度分周比情報に加算し、新たな高精度分周比情報を得ることで、前記変動要因に対する動的追従力を改善したことを特徴とする、前記に記載の間欠信号生成装置。
【００２３】
前記間欠時間長計測回路部は、前記間欠時間の実測結果と、前記実測結果の時間積分結果と、前記時間積分結果の所定の領域判定結果である前記間欠時間制御情報と、を生成すると共に、
前記第１の可変分周比を所定の固定値とする場合には、前記間欠時間制御情報を所定の固定値で固定出力すると共に、前記実測結果をそのまま前記計測結果として出力し、
前記第１の可変分周比を可変とする場合には、前記実測結果に前記間欠時間制御情報を時間長に変換した結果を加算し、前記計測結果として出力することを特徴とする、前記に記載の間欠信号生成装置。
【発明の効果】
【００２４】
本発明では、無線通信機能を搭載した検針装置等において、水晶発振回路部を装置に１個搭載の条件下で、かつ、間欠処理型で、安価／高精度／低消費の間欠信号を生成できるため、装置の低コスト化を実現できると共に、間欠制御並びに稼働時間監視の長期安定稼働を実現できる。
【図面の簡単な説明】
【００２５】
【図１】実施の形態１〜４、１１〜１４のシステム構成図を示す図である。
【図２】実施の形態１〜４、１１〜１４の間欠信号タイムチャートを説明する図である。
【図３】実施の形態１〜４、１１〜１４における選択肢、比較表を説明したものである。
【図４】実施の形態１の全体ブロック図を示したものである。
【図５】実施の形態１〜４の間欠信号生成回路部を示す図である。
【図６】実施の形態２の概要を説明した図である。
【図７】実施の形態３の時間長変換回路部を説明するための図である。
【図８】実施の形態４の変動周波数推定回路部を説明するための図である。
【図９】実施の形態１〜４を総括的にまとめたものである。
【図１０】実施の形態２の分周比情報展開回路部１３８０の詳細を説明したものである。
【図１１】実施の形態３の分周比変換回路部１３４０の詳細を説明したものである。
【図１２】実施の形態４の変動周波数推定回路部１３７０の詳細を説明したものである。
【図１３】実施の形態１〜４、１１〜１４の変動要因一覧を示したものである。
【図１４】実施の形態１１の全体ブロック図を示したものである。
【図１５】実施の形態１１〜１４の間欠信号生成回路部を示す図である。
【図１６】実施の形態１２の概要を説明した図である。
【図１７】実施の形態１３の時間長変換回路部を説明するための図である。
【図１８】実施の形態１４の変動周波数推定回路部を説明するための図である。
【図１９】実施の形態１１〜１４を総括的にまとめたものである。
【図２０】実施の形態１２の分周比情報展開回路部１３８０の詳細を説明したものである。
【図２１】実施の形態１１〜１４の間欠時間長計測回路部を説明するための図である。
【図２２】実施の形態１１〜１４の制御情報一覧を説明するための図である。
【図２３】実施の形態１３の時間長変換回路部を説明するための図である。
【発明を実施するための形態】
【００２６】
以下、実施の形態の間欠信号生成装置を、図面を参照して詳細に説明する。以降では大きく、第１の解決手段（前半）、第２の解決手段（後半）に分けて説明している。
【００２７】
＜第１の解決手段：第１−１段階：システム構成図、基本タイムチャート＞
図１は、実施の形態１〜４及び、実施の形態１１〜１４のシステム構成図を示す図である。
図１の間欠信号生成装置１０００（例えば、本発明では検針装置等）は、電池部１１００、電源制御部１２００、ＣＰＵ（中央処理装置：Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）部１３００、無線送受信部１４００、ＤＴＥ−ＩＦ（データ端末装置インタフェース：Ｄａｔａ  Ｔｅｒｍｉｎａｌ  Ｅｑｕｉｐｍｅｎｔ−ＩｎｔｅｒＦａｃｅ）部１６００、変動要因１５００、から構成されている。
【００２８】
電池部１１００は、電源制御部１２００に電源を供給し、電源制御部１２００は、ＣＰＵ部１３００に電源を供給すると共に、ＣＰＵ部１３００の指示に従い、例えば、無線送受信部１４００への電源供給を制御する。電池部１１００の電池容量は、例えば、３Ｖ（ボルト）のリチウムイオン電池であり、例えば、２４００ｍＡｈ（ミリアンペアアワー）の電池であり、検針装置等においては、システムの要求仕様に従い、１個または２個の電池を搭載している。
【００２９】
ＣＰＵ部１３００は、電源制御部１２００より、必要な電源供給を受け、上位システムと無線送受信部１４００と無線信号（図示せず）で接続を行い、また、下位システムであるＤＴＥとＤＴＥ−ＩＦ部１６００経由で接続を行い、上位／下位システム間で各種情報のやりとりを行うと共に、無線送受信部１４００及びＤＴＥ−ＩＦ部１６００の間欠制御を行い、検針装置等の長期安定稼働を実現している。
【００３０】
図２は、実施の形態１〜４及び、実施の形態１１〜１４の間欠信号タイムチャートを説明する図である。ＣＰＵ部１３００は、実施の形態１〜４及び、実施の形態１１〜１４の間欠信号タイムチャート２０００を生成する。具体的には、ＣＰＵ部１３００は、間欠信号２１００、待機信号２２００、を生成し、約２秒となる間欠制御周期２３１０の繰り返しで、間欠信号を生成する。これに応じて、無線送受信部１４００は、間欠処理２１３０を行い、その後、待機時間２２３０で待機する。ＣＰＵ部１３００は、約２秒となる間欠制御周期２３３０で、これらの間欠制御を行い、検針装置等の長期安定稼働を実現する。尚、間欠信号２１００は例えば約４．８ｍｓ（ミリセカンド）、間欠処理時間２１３０は例えば約６ｍｓ、約２秒の間欠制御周期２３１０及び２３３０は例えば約２秒、となっているが、これらの値は、個々のシステムの要求仕様に従い、時間長は最適化される。
【００３１】
＜第１−２段階：システム要求仕様の明確化＞
検針装置等での発振周波数精度に対する要求仕様であるが、これには、無線送受信部での無線通信に対する要求仕様と、装置の実運用面での間欠時間制御ならびに稼働時間監視に伴う要求仕様と、大きく２種類の要求仕様がある。
【００３２】
第１の無線通信に対する要求仕様に関しては、例えば、検針装置等に用いられる特定小電力無線局においては、日本国内の標準仕様書「特定小電力無線局４００ＭＨｚ（メガヘルツ）帯及び１，２００ＭＨｚ帯テレメータ用、テレコントロール用及びデータ伝送用無線設備ＡＲＩＢ  ＳＴＤ−Ｔ６７（Ａｓｓｏｃｉａｔｉｏｎ  ｏｆ  Ｒａｄｉｏ  Ｉｎｄｕｓｔｒｉｅｓ  ａｎｄ  Ｂｕｓｉｎｅｓｓｅｓ  Ｓｔａｎｄａｒｄ−Ｔ６７：一般社団法人電波産業会  標準規格Ｔ−６７）１．３版  平成１９年９月２６日改定」に詳細に記載されている。無線送受信部の主要仕様は、これらの標準仕様に準拠している。
【００３３】
詳細は割愛するが、無線送受信部の発振周波数精度に関係する主な仕様は例えば、以下に示すとおりである。
□電波の周波数          ：４００ＭＨｚ帯、１，２００ＭＨｚ帯
□チャネル間隔          ：１２．５ｋＨｚ（キロヘルツ）
□占有周波数帯幅        ：８．５ｋＨｚ以下
□局部発振器の周波数変動：±４．０ｐｐｍ以下（ピーピーエム）
□データ通信速度        ：２４００ｂｐｓ（ｂｉｔ  ｐｅｒ  ｓｅｃｏｎｄ）
又は３２００ｂｐｓ
【００３４】
また、装置の実運用面での間欠時間制御ならびに稼働時間監視に伴う要求仕様は、対象システムの顧客仕様による。例えば、システムの周波数精度として、累計稼働時間監視に月差±約５分を要求するシステムにおいては、月差±５分＝５分／（２４時間＊６０分＊３６５日／１２ケ月）＝約±１１４ｐｐｍ（ｐａｒｔ  ｐｅｒ  ｍｉｌｌｉｏｎ）、即ち、装置仕様としては、マージンを見込み、約±１００ｐｐｍ以下程度の時間精度を要求している。
【００３５】
従って、検針装置等においては、無線通信用の例えば、４００ＭＨｚ帯または１,２００ＭＨｚ帯の高速高精度クロック（±４ｐｐｍ以下）と、間欠時間制御並びに運用時間の稼働時間監視における、例えば数１０ｋＨｚ程度の低速高精度クロック（±１００ｐｐｍ以下）の２種類のクロック信号精度が要求されている。
【００３６】
さらに、検針装置等におけるシステム要求仕様としては、上記以外に、検針装置等に電池１個または２個搭載の条件下で、「累計稼働時間１０年以上を確保」という条件がある。このため、検針装置等においては、間欠制御による低消費電力化も必須要件となる。
【００３７】
＜第１−３段階：デバイス要求仕様の明確化＞
検針装置等の実現にあたっては、専用のフルカスタムＬＳＩ（大規模集積回路：Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）の開発によるアプローチと、汎用の１チップＣＰＵを適用するアプローチと２種類が考えられるが、ここでは、安価な汎用の１チップＣＰＵを使用しての実現案を検討することとする。
【００３８】
現在、入手可能な市販の汎用１チップＣＰＵの仕様は、例えば、以下に示す仕様がある。以下は、特に、電池駆動の低消費電力システム用に開発されたＣＰＵの仕様である。
□動作クロック          ：以下、３種類を選択使用可
高速高精度クロック    ：最大８ＭＨｚ以下  （ＣＰＵに外部クロックを供給）
低速高精度クロック    ：３２．７６８ｋＨｚ（ＣＰＵに水晶振動子を外付け）
低速低精度クロック    ：約１０ｋＨｚ      （ＣＰＵ内部クロックを使用）
□間欠処理時消費電流    ：約２７０μＡ（マイクロアンペア）／ＭＨｚ
□待機時消費電流        ：約１．２μＡ
【００３９】
以上から、装置に適用するデバイスが決定した場合に、具体的にどのクロックを選択し、どのように装置を最適化するかは、本発明の重要なポイントの一つとなる。
【００４０】
＜第１−４段階：ＣＰＵデバイスクロックの選択最適化＞
検針装置等の主要デバイスである、ＣＰＵデバイスが決定した場合、次に重要となるのは、具体的にどのクロックをどのように使用するかである。ＣＰＵクロックの選択肢には以下３種ある。
【００４１】
図３は、実施の形態１〜４及び、実施の形態１１〜１４における選択肢、比較表を説明したものである。
【００４２】
第１に、高速高精度クロックを選択した場合には、項３１００の第１項、第４項に示すように、間欠時の処理能力／精度／コスト面では問題はないが、ＣＰＵを常時高速で動作させるため、待機時間の消費電力が問題となる。例えば、８ＭＨｚで動作させた場合であるが、消費電流は、約２７０μＡ／ＭＨｚ＊８ＭＨｚとなり、常時２,１６０μＡの電流が流れることとなり、従って、装置として、長期安定稼働は不可となる。装置としては、何らかの間欠制御が必須となる。
【００４３】
第２に、低速高精度クロックを使用の場合であるが、項３１００の第２項、第５項に示すように、低速のため、待機時の消費電力は問題とならないが、高精度を確保するため、ＣＰＵ外部に高価な水晶振動子を付加する必要があり、従って、コスト的に不可となる。
【００４４】
第３に、低速低精度クロックを適用する場合であるが、項３１００の第３項、第６項に示すように、低速のため消費電力の問題はなく、また、この選択肢では、ＣＰＵ外部に高価な水晶振動子も付加する必要がないため、コスト的にも問題はない。しかしながら、精度面では、低速低精度クロックは、±４００,０００ｐｐｍのバラツキがあり、要求精度±１００ｐｐｍに対し、４,０００倍の精度劣化であり、精度面で全く適用は不可である。実際問題、デバイス仕様にも、高精度が要求されるシステムでは、低速低精度クロックは使用せず、水晶振動子を外付けとし対応する旨が使い方として、推奨されている。
【００４５】
以上、図３に示すように、間欠時は、高速高精度クロックの使用で問題はないが、待機時には、全ての選択肢が不可となっており、最適選択肢がない。従って、本発明の実施の形態の待機時では、コストと消費電力を重視し、選択肢、比較表３０００の第６項の低速低精度クロックを使用し、かつ高精度を確保するということが、本発明での最大のポイントとなる。
【００４６】
図４は、実施の形態１の全体ブロック図を示したものである。
図４は、第１クロック周波数を生成可能な第１クロック発振回路部１３１０と、
間欠時間と待機時間とからなる間欠信号ｅ（図４）を、前記間欠時間は前記第１クロック周波数ｋ（図４）を固定分周比で生成し、前記待機時間は前記第１クロック周波数ｋ（図４）を可変分周比で生成する間欠信号生成回路部１３２０と、
前記第１クロック周波数ｋ（図４）よりも高速高精度の第２クロック周波数ｆ（図４）を生成可能な第２クロック発振回路部１４１０と
前記間欠時間の時間長を前記第２クロック周波数ｆ（図４）で計測可能な間欠時間長計測回路部１３３０と、前記間欠時間長計測回路部１３３０での計測結果ｎ（図４）を、前記間欠信号生成回路１３２０に供給することで前記間欠信号ｅ（図４）を生成する間欠信号生成装置において、
前記計測結果ｎ（図４）を時間積分および高精度分周比情報に変換可能な分周比変換回路部１３４０と、
前記高精度分周比情報ｐ（図４）を前記高精度分周比情報よりも低精度の分周比で時間軸展開可能な分周比情報ｍ（図４）を生成可能な分周比情報展開回路部１３８０を備えることで、高精度の動的周波数制御が可能なことを特徴とする間欠信号生成装置となっている。以降に、個々の発明のポイントを順次説明する。
【００４７】
＜第１−５段階：発明の実施の形態の特徴及び骨子＞
（本発明の特徴１：間欠時間は固定分周、待機時間は可変分周）
本発明の第１の特徴は、間欠時間を固定分周で信号生成し、待機時間は可変分周で信号生成することである。
【００４８】
図５は、実施の形態１〜４の間欠信号生成回路部１３２０を示す図である。
図５の間欠信号生成回路部１３２０は、間欠時間分周部１３２１、間欠信号生成部１３２２、待機時間分周部１３２３、からなる。
【００４９】
動作タイムチャートは図２のようになっており、待機時間の低消費電力化を実現するため、待機時間に動作している回路ブロックは、後述する第１クロック発振回路部１３１０と間欠信号生成回路部１３２０のみとなっている。他の回路は待機時間には動作せず、間欠時間のみ動作する。
【００５０】
以上から、何らかの形で約２秒の間欠制御周期の周期時間長又は周波数を抽出する必要があるが、この情報を抽出処理できる時間帯は、各種信号処理が可能な間欠時間２１１０（図２）に限られている。
【００５１】
ここで、図２の間欠信号２１００の生成方法を考える。この信号生成方法は、第１クロック周波数ｋ（図５）を固定の分周比でカウントし出力するか、あるいは、可変の分周比でカウントし出力するかである。
【００５２】
間欠信号２１００を固定の分周比でカウントし出力する場合には、ｔｙｐ．１０ｋＨｚのクロック信号で約４．８ｍｓの間欠信号２１００を生成するため、この場合の分周比ｋ０（図５）は、ｋ０＝４．８ｍｓ＊１０ｋＨｚ＝４８分周となる。
一方、可変の分周比でカウントし出力する場合であるが、周波数が６ｋＨｚ〜１４ｋＨｚとバラツクため、同様に分周比を計算すると、分周比ｋ０は、２８〜６８分周の範囲となる。
この分周差は４０カウントである。もし、この４０カウントの分解能で±４００ｋｐｐｍの周波数を分周制御するとすれば、量子化単位は、±４００ｋｐｐｍ／４０分周＝±１０ｋｐｐｍの偏差となり、所望の±１００ｐｐｍ以下を満足させることは不可能である。
【００５３】
従って、本発明では、間欠信号２１００を固定分周の４８分周で信号出力し、待機時間２２００は、可変分周で信号出力することを第１の特徴とする。これにより、本発明での間欠信号生成方法は、フィードバック制御ではなく、フィードフォワード制御となる。
【００５４】
図５の間欠時間分周部１３２１では間欠信号２１００を生成のための分周を行っており、待機時間分周部１３２３は、待機信号２２００を生成するための分周を行っており、間欠信号生成部１３２２は、これらの出力信号ｋ１、ｋ２（図５）を入力とし、所望の間欠信号タイムチャート２０００を得る。
【００５５】
（本発明の特徴２：分周比情報展開回路部）
本発明の第２の特徴は、分周比情報展開回路部１３８０を設けたことである。
間欠信号タイムチャート２０００の信号生成のためには、待機時間を高精度で分周比制御することが必要である。一方、間欠信号生成回路部１３２０には、第１クロック発振回路部１３１０より、±４００ｋｐｐｍの偏差を伴った周波数（６ｋＨｚ〜１４ｋＨｚ）が入力される。これを高精度の２秒クロックとする時の分周比を求めると以下に示すようになる。尚、間欠信号２１００は、４８カウントの固定カウント数となっている。
【００５６】
周波数６ｋＨｚの場合のトータルカウント数ｚ（図２）は、ｚ＝２，０００ｍｓ＊６ｋＨｚ＝１２，０００カウント、周波数１４ｋＨｚの場合のトータルカウント数ｚ（図２）は、ｚ＝２，０００ｍｓ＊１４ｋＨｚ＝２８，０００カウントである。従って、カウント差は、２８，０００−１２，０００＝１６，０００カウントとなる。有効ビット数は、ｌｏｇ（１６，０００）／ｌｏｇ２＝約１３．９６ビットとなる。±４００ｋｐｐｍを１６，０００カウントで量子化すると、量子化単位は、±４００ｋｐｐｍ／１６，０００カウント＝±２５ｐｐｍとなる。一見、精度を満足しているように見えるが、実際には、制御に伴う変動誤差が追加となるため、例えば、この変動誤差を１５ｄＢ（デシベル）見込めば、約５．６２倍の変動誤差となり、±２５ｐｐｍ＊５．６２倍＝±１４０．５ｐｐｍとなり、さらに、これに第２クロック周波数ｆ（図４）の周波数偏差±４ｐｐｍを加算すると、±１４４．５ｐｐｍの偏差となり、所望の±１００ｐｐｍの精度を満足することはできない。
【００５７】
従って、本発明では、分周比情報展開回路部１３８０を設けることを第２の特徴としており、より具体的には、分周比情報展開回路部１３８０により、図４の高精度分周比情報ｐ（図４）（十分な制御ビット数、例えば１５ビット）から、間欠信号生成回路部１３２０への分周比情報ｍ（図４）（十分な制御ビット数でない、例えば約１３．９６ビット）を時間軸で動的展開制御することで、高精度の間欠信号を生成出力することを第２の特徴としている。
【００５８】
図６は、実施の形態２の概要を説明した図である。
図６の分周比情報展開回路部１３８０は、量子化部１３９０、量子化誤差抽出部１３９５、量子化フィードバック部１３８５、から構成されている。
分周比情報展開回路部１３８０は、高精度分周比情報ｐ（図６）をより低精度の情報に量子化する量子化部１３９０と、
量子化部１３９０で量子化した結果を逆量子化した逆量子化情報ｕ（図６）と、量子化部１３９０の量子化前入力信号ｔ（図６）との誤差を求める量子化誤差抽出部１３９５と、
量子化誤差抽出部１３９５で得られた誤差情報ｖ（図６）を高精度分周比情報ｐ（図６）にフィードバック加算し、新たな量子化前入力信号ｔ（図６）を生成する量子化情報フィードバック部１３８５を備えることで、
高精度分周比情報ｐ（図６）を高精度分周比情報ｐ（図６）よりも低精度の分周比情報ｍ（図６）で時間軸展開可能とすることを特徴としている。
【００５９】
（本発明の特徴３：分周比変換回路部）
本発明では、分周比変換回路部１３４０を設けていることを第３の特徴としている。
図４に戻り、動作を以下に説明する。
【００６０】
間欠時間長計測回路部１３３０は、無線送受信部１４００内部の第２クロック発振回路部１４１０の第２クロック信号ｆ（図４）を基準クロック信号として入力し、間欠信号生成回路部１３２０で生成された、間欠信号ｅ（図４）の間欠時間長を計測する。
【００６１】
第２クロック発振回路部１４１０から出力される周波数は、無線送受信部１４００の要求仕様を満足する周波数の整数分の１の周波数であり、システム要求仕様の例えば、データ通信速度２４００ｂｐｓ又は３２００ｂｐｓの周波数を満足する整数倍の周波数であり、さらに、ＣＰＵデバイス仕様の最大８ＭＨｚ以下の周波数の整数倍を満足した周波数が選択生成される。
【００６２】
例えば、システムの要求仕様を満足した、７，９８７．２ｋＨｚ等（データ通信速度２．４ｋｂｐｓ、３．２ｋｂｐｓの整数倍）のクロック信号などが選択出力される。これは、一例であり、システム要求仕様に従い最適な周波数が選択設定される。また、間欠処理時にはできるだけ、低消費電力化が望まれるため、間欠時の処理内容は必要最小限とされ、このため、ＣＰＵ部１３００に供給される第２クロック周波数ｆ（図４）は、さらに例えば、１／２（３，９９３．６ｋＨｚ）や、１／４（１，９９６．８ｋＨｚ）等の周波数に低減された周波数が選択されても良い。又は、ＣＰＵ部１３００内部でソフト的に動作クロックを１／２や１／４に低減しても良い。これらは設計事項となる。以降、本発明では、説明の容易性のため、第２クロック周波数ｆ（図４）を仮に３，９９３．６ｋＨｚ（±４ｐｐｍ）で設定入力する。
【００６３】
尚、基本の±４ｐｐｍの精度クロックであるが、これをさらに安価とするために、例えば、±３０ｐｐｍ精度の水晶発振回路部を設け、これに温度補償等の補償回路を装置側で付加して、最終的に±４ｐｐｍの精度を確保しても良い。実際問題、市販されているＴＣＸＯ（温度補償水晶発振回路：Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｃｒｙｓｔａｌ  Ｏｓｃｉｌｌａｔｏｒ）も基本の水晶発振回路に発振器内部で温度補償を付加したに過ぎず、これは実現上の問題であるため、購入デバイスレベルでなく、装置側の回路で低コストを実現しても良い。従って、ＣＰＵ部１３００に入力されるクロックの精度としては、例えば、要求仕様±１００ｐｐｍの半分程度以下の精度が確保できるものであればよい。
【００６４】
間欠信号生成回路部１３２０から出力される間欠時間２１００の時間長は、第１クロック発振回路部１３１０の第１クロック周波数ｋ（図４）を一定のカウント数、即ち、例えば、４８カウント分出力されるため、第１クロック周波数ｋ（図４）が６ｋＨｚ〜１４ｋＨｚの範囲でバラツク場合には、時間長は、約３．４２８ｍｓ〜約８．０００ｍｓ間でバラツクこととなる。
【００６５】
この場合の、第２クロック周波数ｆ（図４：３，９９３．６ｋＨｚ）でカウントした場合のカウント数は、量子化を無視すれば、約１３，６９２カウント（１４ｋＨｚ時）、〜約３１，９４９カウント（６ｋＨｚ時）までバラツクこととなる。この差分は、約３１，９４９−約１３，６９２＝約１８，２５７カウントとなり、有効ビット数で表現すれば、約１４．１５ビットとなる。ただし、これには、時間長の非同期サンプリングのため、±１ビットの量子化雑音が発生しているため、実質の有効ビット数は、約１３．１５ビットとなる。
【００６６】
一方、分周比情報展開回路部１３８０では、前述したように、入力精度（図４のｐ）を約１５ビット必要としているため、間欠時間長計測回路部１３３０での出力精度（約１３．１５ビット）を時間積分することで、量子化雑音を低減し、約１５ビットのビット精度を確保する必要がある。
【００６７】
具体的には、第１クロック周波数ｋ（図５）と第２クロック周波数ｆ（図４）は、基本的に周波数同期がとれていないため、時間軸上非同期で、両者の波形は流れている。従って、時間積分することで、一定時間長に収束すると仮定する。これを２秒間隔の実質ランダム位相で発生していると仮定すると、単純な時間積分による改善効果が見込めると考えて良い。具体的には、２秒間隔で１６回分を時間積分したとすると、改善量ＸｄＢは、Ｘ＝１０＊ｌｏｇ（１６）＝約１２．０４ｄＢ、即ち、約２ビットの改善量が見込め、有効ビット１３．１５ビットは、有効ビット約１５ビットの高精度時間情報となる。
【００６８】
この改善量はシステムの要求仕様に依存するため、システムの要求仕様に従い、積分量を決定する。以上に示すビット精度改善のための回路が、分周比変換回路部１３４０である。
【００６９】
以上により、本発明では、分周比変換回路部１３４０を搭載しているため、第２クロック周波数ｆ（図４）のクロック周波数を低減した場合でも、高精度の周波数抽出が可能となるため、間欠時の低消費電力化を実現可能となる。
【００７０】
（本発明の特徴４：時間長変換回路部）
図７は、実施の形態３の時間長変換回路部を説明するための図である。
分周比変換回路部１３４０は、分周情報生成回路部１３５０と時間長変換回路部１３６０より構成される。
【００７１】
分周比変換回路部１３４０は、高精度分周比情報ｐ（図７）と推定時間長情報ｒ（図７）とを乗算し、乗算した結果と基準値との差を求め、差がゼロとなるように、推定時間長情報ｒ（図７）をフィードバック更新し、第１クロック周波数ｋ（図７）の周波数情報を消すことにより、高精度分周比情報ｐ（図７）を推定時間長情報ｒ（図７）に変換する、時間長変換回路部１３６０と、
時間長変換回路部１３６０で得た推定時間長情報ｒ（図７）と間欠時間の計測結果ｎ（図７）との誤差を求め、誤差がゼロとなるように高精度分周比情報ｐ（図７）にフィードバック制御する、分周情報生成回路部１３５０を備えたことを特徴とする。
【００７２】
本発明では、分周比変換回路部１３４０の中に時間長変換回路部１３６０を設けていることを第４の特徴としている。
【００７３】
第１クロック発振回路部１３１０の周波数をｋ（図７）ｋＨｚ、この時に、例えば、間欠信号周期が２，０００ｍｓとなる分周比をｐ（図７）とすると、ｐ／ｋ＝２，０００ｍｓとなるため、周波数ｋと分周比ｐとは、正に直線関係にある。一方、例えば、間欠時間長約４．８ｍｓに対してのカウント数は４８カウントと固定であるため、間欠時間長ｍｓは、４８／ｋ（図７）ｍｓとなるため、計測結果ｎ（図７）は周波数ｋ（図７）に対して、直線関係ではなく、１／ｋに比例した関係となる。これは、等価回路をどのような信号基準軸で構成するか、という観点で極めて重要なことである。最終的には、待機時間の分周比が必要であるため、最終的な制御情報は分周比とせざるを得ない。しかしながら、最初の時間長計測結果は、カウント数となっており、このカウント数は周波数ｋ（図７）と直線関係ではなく、ｋ（図７）に反比例した関係となっているため、どこの時点で信号処理をどのような手法で変換するかが、本発明での重要なポイントとなっている。
【００７４】
本発明では時間長変換回路部１３６０を設け、早めの段階で時間長と分周比との間の変換を実施し、全体処理量の最小化を実現していることを第４の特徴としている。
【００７５】
（本発明の特徴５：変動周波数推定回路部）
本発明では、変動周波数推定回路部１３７０を設けていることを第５の特徴としている。
図８は、実施の形態４の変動周波数推定回路部１３７０を説明するための図である。
図８は、変動周波数推定回路部１３７０が追加となっている。
分周比変換回路部１３４０は、第１クロック周波数ｋ（図８）の変動要因である温度及び又は電圧及び又は素子のバラツキ（１５００）のいずれか又は全ての情報により、時間変動する第１クロック周波数ｋ（図８）を推定可能な変動周波数推定回路部１３７０を備え、
変動周波数推定回路部１３７０から出力された変動情報ｓ（図７）を高精度分周比情報ｐ（図８）に加算し、新たな高精度分周比情報ｐ（図８）を得ることで、変動要因に対する動的追従力を改善したことを特徴とする。
【００７６】
第２クロック周波数ｆ（図８）であるが、システムのより低消費電力化のため、ＣＰＵ部１３００への周波数をより低速化（例えば、７，９８７．２ｋＨｚを３，９９３．６ｋＨｚ、さらに１，９９６．８ｋＨｚなどへと低減）することがあり得る。このような場合には、最終的な要求精度を確保のため、分周比変換回路部１３４０では、さらに、積分時間長を拡大し、精度維持を図ろうとする。この結果、間欠信号２０００の変動要因に対する動的追従力が低下し、結果として、動的精度確保が困難となる。
本発明では、このような状況に対応するため、変動周波数推定回路部１３７０を設けている。
【００７７】
具体的には、変動周波数推定回路部１３７０には、温度センサや電圧センサ、素子変動（デバイスのバラツキ、個体差）などの情報が入力され、第１クロック発振回路部１３１０の周波数変動を素早く推定し、分周情報生成回路部１３５０へ情報提供している。動的変動要因の情報をフィードフォワード系へ入力することで、分周情報生成回路部１３５０の高精度情報抽出を容易とするだけでなく、フィードフォワード系としての動的追従力を補完している。尚、温度センサや電圧センサなどの情報は、ＣＰＵ部１３００内部のセンサを使用しても良いし、ＣＰＵ部１３００の外部のセンサ情報を用いても良い。素子変動、所謂デバイスのバラツキ、個体差要素であるが、これは工場出荷時に実測し、実測結果をパラメータとして盛り込んでも良い。
【００７８】
以上により、本発明では、第２クロック周波数ｆ（図８）をさらに低速化（例えば、７，９８７．２ｋＨｚを３，９９３．６ｋＨｚ、さらに１，９９６．８ｋＨｚなどへと低減）した場合でも、変動周波数推定回路部１３７０を設けているため、動的変動に対する追従力を補完でき、システムとして、より低消費電力化を実現できることを第５の特徴としている。
【００７９】
＜実施の形態１、２、３、４の詳細＞
本発明の実施の形態１、２、３、４のさらなる詳細について、個々のブロック単位で以下に詳細に補足説明する。
【００８０】
図９は、実施の形態１〜４を総括的にまとめたものである。
図９内の同一番号は、同一ブロック内容を示しているため、説明は割愛する。
【００８１】
＜第２−１段階：図９関係の補足説明＞
電池部１１００は、例えば、市販の汎用のリチウムイオン電池であり、３．０Ｖの電圧で２４００ｍＡｈの電池容量を持った電池を１個または２個、検針装置等の要求仕様に従い搭載している。
【００８２】
電源制御部１２００は、電池部１１００からの電源供給を受け、ＣＰＵ部１３００に電源を供給すると共に、ＣＰＵ部１３００からの制御を受け、無線送受信部１４００に間欠制御による電源供給を実施する。電源制御部１２００内部には、例えば、イネイブル端子付きの３端子レギュレータ等が搭載されており、ＣＰＵ部１３００からの指示により、無線送受信部１４００の電源供給を実施している。
【００８３】
無線送受信部１４００は、一般的な無線機の送信部、受信部の通信機能を搭載したものであり、本発明の実施の形態では、例えば、検針装置等への適用を考えているため、前述した特定小電力の４００ＭＨｚ帯又は１，２００ＭＨｚ帯の無線通信の送受信機能が搭載されている。この無線送受信部１４００には、第２クロック発振回路部１４１０も搭載されている。
【００８４】
ＣＰＵ部１３００は、例えば、市販の汎用の１チップＣＰＵであり、例えば１６ビットのＣＰＵである。ＣＰＵ部１３００の内部は、演算処理を行うＣＰＵ部（図示せず）と、演算用のプログラムやデータを格納するＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ：図示せず）と、各種データを格納するＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ：図示せず）から構成されている。また、ＣＰＵ部１３００の入出力機能に関しては、ＤＴＥ（Ｄａｔａ  Ｔｅｒｍｉｎａｌ  Ｅｑｕｉｐｍｅｎｔ：図示せず）側は、例えば、送信側ＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ  Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｒｅｃｅｉｖｅｒ  Ｔｒａｎｓｍｉｔｔｅｒ：図示せず）および受信側ＵＡＲＴ（図示せず）、その他Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ：図示せず）により、各種デジタル情報を入出力できる。また、回線側は、Ｄ／Ａ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  ｃｏｎｖｅｒｔｅｒ：図示せず）および、Ａ／Ｄ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ  ｃｏｎｖｅｒｔｅｒ：図示せず）により、各種アナログ情報を入出力できる。
【００８５】
以上により、本発明で使用する汎用の１チップＣＰＵ部１３００では、ＣＰＵ部１３００外部のデジタル情報やアナログ情報をＣＰＵ部１３００に取り込み、各種信号処理を行い、結果をデジタル情報およびアナログ情報としてＣＰＵ部１３００の外部に出力できる。また、本発明で使用したＣＰＵ部１３００には、第１クロック発振回路部１３１０の低速低精度のアナログ発振回路も搭載されている。
【００８６】
ＤＴＥ−ＩＦ部１６００は、外部ＤＴＥとの外部インタフェース用の回路部であり、検針装置等で必要な、ＣＰＵ部１３００でサポートされていない外部インタフェース等をサポートする時にオプション搭載するものである。
【００８７】
＜第２−２段階：図４関係の補足＞
図４の第１クロック発振回路部１３１０は、抵抗やコンデンサ等で構成された所謂アナログ型の発振回路であり、高価な水晶発振子をＣＰＵ外部に搭載を必要とすることなく、低速の周波数を発振可能である。このため、低コストでシステムを構築できる。ただし、発振回路自体がアナログ素子のため、温度や電圧や素子のバラツキ等（図９の１５００）に敏感であり、高精度の周波数が要求されるシステムでの適用は一般的には不可能である。例えば、水晶発振回路であれば一般的に±数ｐｐｍ〜±数１０ｐｐｍ程度の精度が得られるが、この発振回路部ではアナログのため、±４００ｋｐｐｍなどの低精度となる。
【００８８】
無線送受信部１４００内部の第２クロック発振回路部１４１０であるが、無線周波数の生成で±４ｐｐｍ等の高精度の発振周波数が要求されているため、一般的には高精度の水晶発振回路部等が搭載されている。本発明の実施の形態も同様であり、４００ＭＨｚ帯及び１，２００ＭＨｚ帯に適用可能な高速高精度の水晶発振回路が搭載されている。
【００８９】
本発明では、無線で必要な周波数を分周し、ＣＰＵ部に必要な高速発振周波数、例えば、７，９８７．２ｋＨｚ、３，９９３．６ｋＨｚ、または１，９９６．８ｋＨｚ等を生成し、ＣＰＵ部１３００にクロック供給している。
【００９０】
＜第２−３段階：図５関係の補足＞
間欠時間分周部１３２１は、図２の間欠信号２１００を生成する。
間欠時間分周部１３２１は、間欠信号ｅ（図５）のオフからオンへの立ち上がりで、間欠時間２１１０をカウント開始する。ここでは、固定のカウント時間がｋ０（図５）で与えられており、本発明では例えば４８カウントである。第１クロック周波数ｋ（図５）の周波数が約１０ｋＨｚの場合には、４８カウントで約４．８ｍｓとなり、４．８ｍｓ時点で間欠時間分周部１３２１は、カウントアップ信号ｋ１（図５）を間欠信号生成部１３２２に通知する。この後は、再度のトリガがかかるまで、間欠時間分周部１３２１はカウントを休止する。
【００９１】
待機時間分周部１３２３は、図２の待機時間２２１０を生成する。
待機時間分周部１３２３は、間欠信号ｅ（図５）のオンからオフへの立ち下がりで、待機時間２２１０（図２）をカウント開始する。ここでは、可変の分周比ｍ（図４）が分周比情報展開回路部１３８０より与えられており、本発明では例えば（１２，０００−４８＝１１，９５２）〜（２８，０００−４８＝２７，９５２）カウントの動的信号である。第１クロック周波数ｋ（図４）の周波数が約１０ｋＨｚの場合には、（２０，０００−４８＝１９，９５２）カウントで約２秒となり、約２秒時点で待機時間分周部１３２３は、カウントアップ信号ｋ２（図５）を間欠信号生成部１３２２に通知する。この後は、再度のトリガがかかるまで、待機時間分周部１３２３はカウントを休止する。
【００９２】
間欠信号生成部１３２２は、待機時間分周部１３２３のカウントアップ信号ｋ２（図５）をトリガとして、間欠信号２１００を立ち上げ、間欠時間分周部１３２１のカウントアップ信号ｋ１（図５）で間欠信号をオンからオフに切り替え、間欠信号ｅ（図５）を生成し、間欠時間分周部１３２１および待機時間分周部１３２３に間欠信号ｅ（図５）をフィードバックする。以上により、間欠信号２０００（図２）が生成される。
【００９３】
＜第２−４段階：分周比情報展開回路部＞
図１０は、実施の形態２の分周比情報展開回路部１３８０の詳細を説明したものである。
【００９４】
量子化情報フィードバック部１３８５は、加算器１３８６、ＬＭ（リミッタ）１３８７、遅延素子１３８８より構成される。
【００９５】
加算器１３８６は、高精度分周比情報ｐ（図１０）と誤差情報ｖ（図１０）を遅延させた誤差情報ｖ０（図１０）を加算することで、新たな更新情報ｐ０（図１０）を得る。
【００９６】
ＬＭ（リミッタ）１３８７は、更新情報ｐ０（図１０）に上限／下限、ここでは、±１６，０００に値を制限し、量子化前入力情報ｔ（図１０）を得る。
【００９７】
量子化部１３９０は、１ビット右シフト量子化部１３９１、加算器１３９２、逆量子化部（１ビット左シフト回路部）１３９３、から構成される。
【００９８】
１ビット右シフト量子化部１３９１は、量子化前入力情報ｔ（図１０）、具体的には±１６，０００のビットに丸目操作（図示せず）を行い、１ビット右シフトをして、±８，０００に制限（四捨五入）した値ｔ０（図１０）を得る。
【００９９】
加算器１３９２は、±８，０００の値を所望の分周比情報ｍにシフトするため、固定値ｔ１（図１０）を加算する。ここでのｔ１（図１０）は、待機時間２２１０の所望の分周比を得るため、中心値のシフトと共に、間欠時間２１１０分のカウント値４８を差し引いた値としていることに注意が必要である。
【０１００】
逆量子化部１３９３は、量子化信号ｔ０（図１０）を逆量子化し、量子化前情報、ただし、丸目操作や四捨五入はなしの純粋、逆量子化情報ｕ（図１０）を得る。
【０１０１】
量子化誤差抽出部１３９５は、加算器１３９６より構成される。
加算器１３９６は、量子化前入力情報ｔ（図１０）から、逆量子化情報ｕ（図１０）を差し引き、誤差情報ｖ（図１０）を得、量子化情報フィードバック部１３８５にフィードバック情報を供給する。
【０１０２】
以上により、分周比情報展開回路部１３８０では、高精度分周比情報ｐ（図１０）を時間軸上で情報展開することで、より低精度の分周比情報ｍを得る。
【０１０３】
例えば、２ビットの高精度情報があり、これを１ビット情報で時間軸展開したとすると、２ビットは４パターンであるため、時間軸では、００、０１、１０、１１の４パターンとなる。この時間軸上での１ビット＊２回のセット情報により、等価的に２ビットの高精度情報を得る。これと同じ動作をビット数は異なるが、分周比情報展開回路部１３８０では実施していることとなる。
【０１０４】
本発明の実施例では、約１５ビットの高精度分周比情報ｐ（図１０）を約１４ビットの精度も持つ分周比情報ｍ（図１０）に時間軸で展開制御する例を示したが、当然ながら、これらのビット数は設計事項であり、システム要求に合わせ、任意にパラメータを最適化可能である。
【０１０５】
＜第２−５段階：間欠時間長計測回路部１３３０＞
図４の間欠時間長計測回路部１３３０は、カウントイネイブル端子を搭載したカウンタ回路である。間欠時間長計測回路部１３３０には、第２クロック発振回路部１４１０より、例えば、約３，９９３．６ｋＨｚ±４ｐｐｍの第２クロック周波数ｆ（図４）が基準クロック信号として供給される。また、間欠信号ｅ（図４）は、間欠時間長計測回路部１３３０のカウントイネイブル端子に接続され、間欠時間２１１０のみ、時間長をカウントし、計測結果ｎ（図４）を分周比変換回路部１３４０へ出力する。
【０１０６】
間欠時間２１１０の時間長は、周波数範囲が６ｋＨｚ〜１４ｋＨｚであり、オンのカウント時間が例えば、固定の４８カウントであるため、時間長の長さは、約３．４２８ｍｓ〜約８．０００ｍｓとなる。これを例えば、第２クロック周波数ｆ（図４）３，９９３．６ｋＨｚでカウントする。このため、カウント結果は、１３，６９２〜３１，９４９カウントとなる。差分的には、３１，９４９−１３，６９２＝１８，２５７通りとなり、等価分解能は、約１４．１５ビットのビット精度となる。ただし、第１クロック周波数ｋ（図４）および第２クロック周波数ｆ（図４）は非同期であるため、量子化が±１ビットの時間長分、間欠信号ｅ（図４）の立ち上り点、ならびに立下り点で発生するため、実質の等価分解能は約±１３ビットとなる。この実質の等価分解能約１３ビットの情報を分周比変換回路部１３４０へ供給する。尚、本実施の形態では、第２クロック周波数ｆ（図４）を約３，９９３．６ｋＨｚ±４ｐｐｍとしたが、当然ながら、システム要求仕様に従い、より低速とした周波数としてもよい。このことで、分解能は悪化するが、システムとしてのより低消費電力化が図れる。
【０１０７】
＜第２−６段階：分周比変換回路部＞
図１１は、実施の形態３の分周比変換回路部１３４０の詳細を説明したものである。
図１１は、分周情報生成回路部１３５０と時間長変換回路部１３６０とから構成される。
【０１０８】
分周情報生成回路部１３５０は、加算器１３５１、ＬＭ（リミッタ）１３５２、加算器１３５３、判（判定回路）１３５４、加算器１３５５、ＬＭ（リミッタ）１３５６、遅延素子１３５７、から構成される。
【０１０９】
第１クロック周波数をｋ（図７）ｋＨｚ、この時に、例えば、間欠信号周期が２，０００ｍｓとなる分周比をｐ（図７）とすると、ｐ（図７）／ｋ（図７）＝２，０００ｍｓとなるため、第１クロック周波数ｋ（図７）と高精度分周比情報ｐ（図７）とは、正に直線関係にある。一方、例えば、間欠時間長約４．８ｍｓに対してのカウント数は４８カウントと固定であるため、計測結果ｎ（図７）は、４８／ｋ（図７）ｋＨｚの時間長ｍｓに対応したカウント数ｎ（図７）となるため、計測結果ｎ（図７）は第１クロック周波数ｋ（図７）に対して、直線関係ではなく、周波数に反比例した関係となる。これは、等価回路をどのような信号基準軸で構成するか、という観点で極めて重要なことである。最終的には、待機時間の分周比が必要であるため、最終的な制御情報は分周比とせざるを得ない。しかしながら、最初の計測結果ｎ（図７）は、カウント数となっており、このカウント数は周波数と直線関係ではなく、周波数に反比例した関係となっているため、どこの時点で信号処理をどのような手法で変換するかが、本発明での重要なポイントとなっている。
【０１１０】
本発明では早めの段階で変換を実施していることを特徴としている。具体的には、最初の段階で時間長情報から分周比情報の変換を行い、フィードバックの最終段階で、逆の分周比情報から時間長情報への変換を実施し、全体処理量の最小化を実現していることを特徴としている。
【０１１１】
具体的には、図１１を用いてさらに説明する。
時間長変換回路部１３６０は、乗算器１３６１、加算器１３６２、加算器１３６３、判（判定回路）１３６４、加算器１３６５、ＬＭ（リミッタ）１３６６、遅延素子１３６７、乗算器１３６８、から構成されている。
【０１１２】
まず、温度や電圧、素子のバラツキ等で第１クロック周波数ｋ（図７）は、約６ｋＨｚ〜約１４ｋＨｚと大きく変動する。これらの変動要因による変動情報ｓ（図１１）は、分周情報生成回路部１３５０に入力される。ただし、実施の形態３では、後述する変動周波数推定回路部１３７０は実装していないため、実施の形態３での変動情報ｓ（図１１）はゼロが加算器１３５１に入力される。
【０１１３】
加算器１３５１は、後述する誤差情報ｎ４（図１１）と加算され、誤差が補正された後、ＬＭ１３５２に出力される。
【０１１４】
ＬＭ１３５２は、信号ｓ０（図１１）を所定の範囲に抑え、高精度分周比情報ｐ（図１１）として、分周比情報展開回路部１３８０へ出力される。と同時に、時間長変換回路部１３６０に入力される。
【０１１５】
時間長変換回路部１３６０では、入力された高精度分周比情報ｐ（図１１）を推定時間長情報ｒ（図１１）に変換する。因みに、この時間長への変換は単純なＲＯＭでも良いが、ＲＯＭ容量は比較的大きなＲＯＭ容量が必要であるため、コストアップとなる。本発明では、以下に示す回路で時間長への変換を行っており、安価な実現方式となっている。
【０１１６】
加算器１３５３では、入力された計測結果ｎ（図１１）より、推定時間長情報ｒ（図１１）を減算し、結果を誤差情報ｎ０（図１１）として、判１３５４に出力する。
【０１１７】
判１３５４は、信号ｎ０（図１１）の極性判定を行い、例えば±１の値を出力し、加算器１３５５で過去の値ｎ４と加算し、ＬＭ１３５６にて値を制限し、結果を遅延素子１３５７に書込み、この結果ｎ４（図１１）を加算器１３５１へ供給し、誤差ｎ０がゼロとなるようにフィードバック系を構築する。
【０１１８】
分周情報生成回路部１３５０では、誤差情報ｎ０（図１１）を時間積分し、誤差を低減し、即ち、ビット精度を向上させ、誤差情報ｎ４（図１１）として加算器１３５１に出力する。
【０１１９】
以上の大枠のフィードバック系で、分周比変換回路部１３４０に入力された、計測結果ｎ（図７）は、高精度分周比情報ｐ（図７）を得る。
【０１２０】
次に、細部の時間長変換回路部１３６０の細部について説明する。
信号ｐ（図１１）は、例えば、１５ビットのビット精度で２秒の間欠信号を生成する場合には、本来、２４，０００〜５６，０００であるが、中間の４０，０００を差し引いて、４０，０００±１６，０００の値とし、実際には、この差分情報±１６，０００を信号ｐ（図１１）として入力する。このことで、ＣＰＵ内部の信号処理をできるだけ、１６ビットの範囲で扱えるようにしている。
【０１２１】
次に、第１クロック周波数ｋ（図７）と計測結果ｎ（図７）との関係であるが、前述したように周波数に反比例の関係となっており、扱いが難しい。
即ち、系の関係上、扱うパラメータが周波数に比例した情報と周波数に反比例した情報と２種類の情報が存在しており、どこかで変換が必要である。この変換をどこで、どのようにして行うかが、本発明の特徴とも言える。
【０１２２】
具体的には、まず、計測結果ｎ（図１１）と分周比情報の変換であるが、これは、判（判定回路）１３５４時点で行っている。判１３５４の入力ｎ０（図１１）は時間長の誤差情報であるが、判１３５４の出力情報ｎ１は、反比例から比例関係に変換するため、変換後の値ｎ１を極性逆転させた微小信号とし、時間長情報から分周比情報への変換を行っている。
【０１２３】
より具体的には、計測結果ｎ（図１１）の値が推定時間長情報ｒ（図１１）より大きい場合には、推定時間長情報ｒ（図１１）の値が小さいということであり、従って、判１３５４では例えば、−ＬＳＢ（Ｌｅａｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）の値を出力し、信号ｐ（図１１）の値を減少させ、信号ｒ（図１１）の値を増大させる。
【０１２４】
逆に計測結果ｎ（図１１）の値が、推定時間長情報ｒ（図１１）より小さい場合には、推定時間長情報ｒ（図１１）の値が大きいということであり、従って、判１３５４では例えば、＋ＬＳＢの値を出力し、信号ｐの値を増大させ、推定時間長情報ｒ（図１１）の値を減少させる。以上により、推定時間長情報ｒ（図１１）の値は、計測結果ｎ（図１１）の値に収束する。収束した結果ｐ（図１１）は、正に所望の分周比となる。
【０１２５】
判１３５４の値は仮に±ＬＳＢとしたが、これは、システムの要求仕様に従い、積分時間を最適化する。
【０１２６】
次に、時間長変換回路部１３６０動作について説明する。
時間長変換回路部１３６０の基本的な考え方は、高精度分周比情報ｐ（図１１）、と、計測結果ｎ（図１１）の関係にある。ここでのｐは前述したオフセット値を含む値、即ち、４０，０００±１６，０００と仮定する。高精度分周比情報ｐ（図１１）は、周波数ｋ（図７）に対して、ｐ／ｋ＝２０００ｍｓとなるように制御する。ｐ＝ｋ＊２０００ｍｓとなる。一方、計測結果ｎ（図１１）は、ｎ＝４８／ｋ＊３９９３．６ｋＨｚの関係にある。従って、このｐとｎを乗算した結果をｐ２とすれば、ｐ２＝ｐ＊ｎ＝ｋ＊２０００ｍｓ＊４８／ｋ＊３９９３．６ｋＨｚ＝２０００＊４８＊３９９３．６＝固定値＝基準値ｐ３（図１１）となり、周波数のパラメータが消える。従って、高精度分周比情報ｐ（図１１）と計測結果ｎ（図１１）＝推定時間長情報ｒ（図１１：収束時）を乗算すれば、高精度分周比情報ｐ（図１１）を推定時間長情報ｒ（図１１）に変換可能である。
【０１２７】
また、本発明では、１６ビット領域での乗算に抑えたいため、この乗算は、少し難解である。具体的には、高精度分周比情報ｐは、ｎ＝４０，０００±１６，０００の値であり、これにｒ（図１１）を乗算することになるため、（４０，０００±ｐ）＊ｒ、即ち、固定値ｐ８（図１１：４０,０００）＊ｒ＋ｐ＊ｒの計算とすれば、良い。この計算は、乗算器１３６１、乗算器１３６８、加算器１３６２で実現し、一定値ｐ２（図１１）を得る。この値は一定値を期待しているため、所望の一定値に収束すべく基準値ｐ３（図１１）との誤差を加算器１３６３より実施する。得られた誤差情報ｐ４（図１１）を判１３６４に入力し、判定結果±ＬＳＢを得て、加算器１３６５、ＬＭ１３６６、遅延素子１３６７により、所望の推定時間長情報ｒ（図１１）を得る。この基本動作は、前述した、分周情報生成回路部１３５０内の積分動作と同様であるため、詳細説明は割愛する。
【０１２８】
＜第２−７段階：変動周波数推定回路部＞
図１２は、実施の形態４の変動周波数推定回路部１３７０の詳細を説明したものである。
【０１２９】
変動周波数推定回路部１３７０は、温度センサ１３７１、加算器１３７２、乗算器１３７３、電圧センサ１３７４、加算器１３７５、乗算器１３７６、遅延素子１３７７、加算器１３７８、雑音除去回路部５３７０から構成される。
【０１３０】
雑音除去回路部５３７０は、さらに、加算器５３７１、判（判定回路）５３７２、加算器５３７３、ＬＭ（リミッタ）５３７４、遅延素子５３７５から構成される。
【０１３１】
図１３は、実施の形態１〜４及び実施の形態１１〜１４の変動要因一覧を示したものである。
各種変動要因は、変動要因一覧４０００によれば、温度４３００、電圧４４００、素子４５００となっている。
また、個々の周波数値および偏差（ｍａｘ．：最大値、ｔｙｐ．：通常値、ｍｉｎ．：最小値）は変動要因一覧４０００に示す通りの値となっている。
これらの値は、例えば、一例であるが、温度が支配的な劣化要因となっている。
また、詳細データは割愛されているが、各種変動要因に対する変動結果は、比例関係となっており、温度と電圧と値および素子の個体差バラツキが把握できれば、実際の周波数をかなりの高精度で推測可能な状況となっている。これは、動的追従力を確保する上で重要なポイントである。
【０１３２】
図１２に戻り、動作を以下に説明する。
温度センサ１３７１は、ＣＰＵ部１３００内部の温度または周辺の温度を測定し、結果を加算器１３７２に供給する。
【０１３３】
加算器１３７２および乗算器１３７３は、温度センサ１３７１の出力値ｇ０（図１２）を所望の値ｇ４（図１２）、即ち、温度４３００の偏差値の値−１３，０００〜１２，０００に変換する。固定値ｇ１（図１２）、ｇ３（図１２）は所望の値ｇ４（図１２）が出力されるように事前調整される。
【０１３４】
同様に、加算器１３７５および乗算器１３７６は、電圧センサ１３７４の出力値ｈ０（図１２）を所望の値ｈ（図１２）、即ち、電圧４４００の偏差値の値−１，４４０〜１，４４０に変換する。固定値ｈ１（図１２）、ｈ３（図１２）は所望の値ｈ４（図１２）が出力されるように事前調整される。
【０１３５】
素子のバラツキは個々の素子で決定される固定値であるため、遅延素子１３７７は、例えば、製品の工場出荷時等において実測され、実測結果が固定値として、遅延素子１３７７に書き込まれる。
【０１３６】
加算器１３７８は、各種変動要因ｇ４（図１２）、ｈ４（図１２）、ｉ０（図１２）を単純加算し、ｇ５（図１２）の結果を得る。このｇ５は、周波数４２００に記載された変動範囲±１６，０００ｐｐｍの値となる。
【０１３７】
実際の温度、電圧等は、時間軸で変動しており、各種環境の変動要因の影響、例えば雑音の影響を受ける。これらの雑音は、今回のフィードフォワード系としては、望ましくない情報であるため、雑音除去回路部５３７０により、不要な雑音を除去する。
【０１３８】
加算器５３７１は雑音が除去された変動情報ｓ（図１２）を入力信号ｇ５（図１２）から減算し、誤差情報ｓ０（図１２）を出力する。
【０１３９】
判５３７２は、誤差情報ｓ０（図１２）を極性判定し、例えば、±ＬＳＢを出力する。
【０１４０】
加算器５３７３は、誤差情報ｓ１（図１２）と変動情報ｓ（図１２）を加算し、ＬＭ５３７４で値を制限すると共に、制限結果ｓ３（図１２）を遅延素子５３７５に書込み、最新の変動情報ｓ（図１２）を得る。
【０１４１】
雑音除去回路部５３７０は、以上の動作により、信号ｇ５（図１２）に重畳されている不要な雑音を低減し、低減結果を変動情報ｓ（図１２）として出力する。尚、判５３７２の判定結果であるパラメータｓ１（図１２）は、設計事項であり、システムの要求仕様に従い最適化する。
【０１４２】
＜第２の解決手段＞
＜第３−１段階：発明の実施の形態の特徴及び骨子＞
（本発明の特徴２１：間欠時間、待機時間とも可変分周）
図１４は、実施の形態１１の全体ブロック図を示したものである。
図１４は、図４と同一内容に関しては、同一参照番号を付与しているため、説明は割愛する。図４と異なるブロックは、間欠信号生成回路部５３２０、間欠時間長計測回路部５３３０、分周比変換回路部５３４０、分周比情報展開回路部５３８０、の４か所である。
【０１４３】
図１４では、
第１クロック周波数ｋ（図１４）を生成可能な第１クロック発振回路部１３１０と、
間欠時間と待機時間とからなる間欠信号ｅ（図１４）を、前記間欠時間は前記第１クロック周波数ｋ（図１４）を第１の可変分周比ｋ０（図１４）で生成し、前記待機時間は前記第１クロック周波数ｋ（図１４）を前記第１の可変分周比ｋ０（図１４）とは異なる第２の可変分周比ｍ（図１４）で生成する間欠信号生成回路部５３２０と、
前記第１クロック周波数ｋ（図１４）よりも高速高精度の第２クロック周波数ｆ（図１４）を生成可能な第２クロック発振回路部１４１０と、
前記間欠時間の時間長を前記第２クロック周波数ｆ（図１４）で計測し、前記第１の可変分周比ｋ０（図１４）にフィードバック制御可能な間欠時間制御情報ｋ０（図１４）と、前記第２の可変分周比ｍ（図１４）にフィードフォワード制御可能な計測結果ｎ（図１４）を生成可能な間欠時間長計測回路部５３３０と、を備える間欠信号生成装置において、
前記計測結果ｎ（図１４）を時間積分および高精度分周比情報に変換可能な分周比変換回路部５３４０と、
前記高精度分周比情報ｐ（図１４）を前記高精度分周比情報よりも低精度の分周比で時間軸展開可能な分周比情報ｍ（図１４）を生成可能な分周比情報展開回路部５３８０を備えることで、高精度の動的周波数制御を実現したことを特徴とする間欠信号生成装置となっている。以降に、個々の発明のポイントを順次説明する。
【０１４４】
本発明の第２１の特徴は、間欠時間をフィードバック、待機時間をフィードフォワード制御（共に可変分周制御）とすることで、間欠信号２１００の時間長を維持し、高精度の間欠信号ｅ（図１４）を生成することである。
【０１４５】
図１５は、実施の形態１１〜１４の間欠信号生成回路部５３２０を示す図である。
図１５の間欠信号生成回路部５３２０は、間欠時間分周部１３２１、間欠信号生成部１３２２、待機時間分周部１３２３、からなる。図５と異なる点は、図５のｋ０は固定値を設定していたが、図１５では、これを外部入力端子に接続し、外部より可変制御可能な構造としたことである。これにより、第２の解決手段では、間欠信号２１００を最適値にフィードバック制御可能となる。
【０１４６】
間欠信号２１００を可変の分周比でカウントし出力する場合であるが、第１クロック周波数ｋ（図１５）が６ｋＨｚ〜１４ｋＨｚとバラツクため、分周比ｋ０は、２８〜６８分周の制御範囲となる。
【０１４７】
間欠信号２１００を固定の分周比（例えば、４８カウント）の場合には、第１クロック周波数ｋ（図１５）が６ｋＨｚ〜１４ｋＨｚとバラツクことにより、間欠信号の時間長２１１０が約３．４２ｍｓ〜約８．００ｍｓと大きくバラツクこととなる。システムによっては、このバラツキを許容できない場合があり、本発明では、このような場合に、第２の解決手段により、時間長２１１０のバラツキを吸収する。
【０１４８】
具体的には、例えば、第１クロック周波数ｋ（図１５）が６ｋＨｚでカウント値が２９カウントの場合には、時間長２１１０は約４．８３ｍｓとなるが、これを２８分周に制御することで約４．６７ｍｓと制御でき、ｔｙｐ．値を約４．８ｍｓに維持できる。
【０１４９】
また、第１クロック周波数ｋ（図１５）が１４ｋＨｚでカウント値が６７の場合には、時間長２１１０は約４．７９ｍｓ、カウント値が６８の場合には、約４．８５ｍｓとでき、同様にｔｙｐ．値を約４．８ｍｓに維持できる。従って、第２の解決手段では、第１クロック周波数ｋ（図１５）がどのような場合でも、時間長２１１０をｔｙｐ．値、約４．８ｍｓに維持できる。
【０１５０】
以上により、本発明では、間欠時間をフィードバック、待機時間をフィードフォワード制御（共に可変分周制御）とすることで、間欠信号２１００の時間長を維持し、高精度の間欠信号ｅ（図１４）を生成することができる。
【０１５１】
（本発明の特徴２２：分周比情報展開回路部）
本発明の第２２の特徴は、分周比情報展開回路部５３８０を設けたことである。
間欠信号タイムチャート２０００の信号生成のためには、待機時間を高精度で分周比制御することが必要である。一方、間欠信号生成回路部５３２０には、第１クロック発振回路部１３１０より、±４００ｋｐｐｍの偏差を伴った周波数（６ｋＨｚ〜１４ｋＨｚ）が入力される。これを高精度の２秒クロックとする時の分周比を求めると以下に示すようになる。尚、間欠信号２１００は、２８〜６８カウントの可変カウント数となっている。
【０１５２】
周波数６ｋＨｚの場合のトータルカウント数ｚ（図２）は、ｚ＝２，０００ｍｓ＊６ｋＨｚ＝１２，０００カウント、周波数１４ｋＨｚの場合のトータルカウント数ｚ（図２）は、ｚ＝２，０００ｍｓ＊１４ｋＨｚ＝２８，０００カウントである。従って、カウント差は、２８，０００−１２，０００＝１６，０００カウントとなる。有効ビット数は、ｌｏｇ（１６，０００）／ｌｏｇ２＝約１３．９６ビットとなる。±４００ｋｐｐｍを１６，０００カウントで量子化すると、量子化単位は、±４００ｋｐｐｍ／１６，０００カウント＝±２５ｐｐｍとなる。一見、精度を満足しているように見えるが、実際には、制御に伴う変動誤差が追加となるため、例えば、この変動誤差を１５ｄＢ（デシベル）見込めば、約５．６２倍の変動誤差となり、±２５ｐｐｍ＊５．６２倍＝±１４０．５ｐｐｍとなり、さらに、これに第２クロック周波数ｆ（図１４）の周波数偏差±４ｐｐｍを加算すると、±１４４．５ｐｐｍの偏差となり、所望の±１００ｐｐｍの精度を満足することはできない。
【０１５３】
従って、本発明では、分周比情報展開回路部５３８０を設けることを第２２の特徴としており、より具体的には、分周比情報展開回路部５３８０により、図１４の高精度分周比情報ｐ（図１４）（十分な制御ビット数、例えば１５ビット）から、間欠信号生成回路部５３２０への分周比情報ｍ（図１４）（十分な制御ビット数でない、例えば約１３．９６ビット）を時間軸で動的展開制御することで、高精度の間欠信号を生成出力することを第２２の特徴としている。
【０１５４】
図１６は、実施の形態１２の概要を説明した図である。
図１６の分周比情報展開回路部５３８０は、量子化部５３９０、量子化誤差抽出部１３９５、量子化フィードバック部１３８５、から構成されている。
【０１５５】
分周比情報展開回路部５３８０は、高精度分周比情報ｐ（図１６）をより低精度の情報に量子化する量子化部５３９０と、
量子化部５３９０で量子化した結果の逆量子化情報ｕ（図１６）と、量子化部５３９０の量子化前入力情報ｔ（図１６）との誤差を求める量子化誤差抽出部１３９５と、
量子化誤差抽出部１３９５で得られた誤差情報ｖ（図１６）を高精度分周比情報ｐ（図１６）にフィードバック加算し、新たな量子化前入力情報ｔ（図１６）を生成する量子化情報フィードバック部１３８５を備えることで、
高精度分周比情報ｐ（図１６）を高精度分周比情報ｐ（図１６）よりも低精度の分周比情報ｍ（図１６）で時間軸展開可能とすることを特徴とする、間欠信号生成装置である。
【０１５６】
尚、量子化部５３９０には、間欠時間長計測回路部５３３０より、新たに、間欠時間制御情報ｋ０（図１６）が供給されており、本信号により、カウント数が可変となっている間欠信号２１００においても安定した待機信号２２００制御が可能となっている。詳細は後述する。
【０１５７】
（本発明の特徴２３：分周比変換回路部）
本発明では、分周比変換回路部５３４０を設けていることを第２３の特徴としている。
【０１５８】
間欠時間長計測回路部５３３０は、無線送受信部１４００内部の第２クロック発振回路部１４１０の第２クロック信号ｆ（図１６）を基準クロック信号として入力し、間欠信号生成回路部５３２０で生成された、間欠信号ｅ（図１６）の間欠時間長を計測する。
【０１５９】
第２クロック発振回路部１４１０から出力される周波数は、無線送受信部１４００の要求仕様を満足する周波数の整数分の１の周波数であり、システム要求仕様の例えば、データ通信速度２４００ｂｐｓ又は３２００ｂｐｓの周波数を満足する整数倍の周波数であり、さらに、ＣＰＵデバイス仕様の最大８ＭＨｚ以下の周波数の整数倍を満足した周波数が選択生成される。
【０１６０】
例えば、システムの要求仕様を満足した、７，９８７．２ｋＨｚ等（データ通信速度２．４ｋｂｐｓ、３．２ｋｂｐｓの整数倍）のクロック信号などが選択出力される。これは、一例であり、システム要求仕様に従い最適な周波数が選択設定される。また、間欠処理時にはできるだけ、低消費電力化が望まれるため、間欠時の処理内容は必要最小限とされ、このため、ＣＰＵ部１３００に供給される第２クロック周波数ｆ（図１６）は、さらに例えば、１／２（３，９９３．６ｋＨｚ）や、１／４（１，９９６．８ｋＨｚ）等の周波数に低減された周波数が選択されても良い。又は、ＣＰＵ部１３００内部でソフト的に動作クロックを１／２や１／４に低減しても良い。これらは設計事項となる。以降、本発明では、説明の容易性のため、第２クロック周波数ｆ（図１６）を仮に３，９９３．６ｋＨｚ（±４ｐｐｍ）で設定入力する。
【０１６１】
間欠信号生成回路部５３２０から出力される間欠時間２１００の時間長は、第１クロック発振回路部１３１０の第１クロック周波数ｋ（図１６）を可変のカウント数、即ち、例えば、２８〜６８カウント分出力されるため、第１クロック周波数ｋ（図１６）が６ｋＨｚ〜１４ｋＨｚの範囲でバラツク場合には、時間長は、最悪の場合には、約２．００ｍｓ〜約１１．３３ｍｓ間でバラツクこととなるが、適正に制御された場合には、ｔｙｐ．約４．８ｍｓの時間長となり、極めて安定した間欠信号２１００となる。
【０１６２】
この場合の、第２クロック周波数ｆ（図１６：３，９９３．６ｋＨｚ）でカウントした場合のカウント数は、量子化を無視すれば、最悪の場合、約７，９８７カウント（１４ｋＨｚ時）、〜約４５，２６１カウント（６ｋＨｚ時）までバラツクこととなる。この差分は、約４５，２６１−約７，９８７＝約３７，２７４カウントとなり、有効ビット数で表現すれば、約１５．１８ビットとなる。ただし、これには、時間長の非同期サンプリングのため、±１ビットの量子化雑音が発生しているため、実質の有効ビット数は、約１４．１８ビットとなる。一方、間欠信号２１００の時間長が適正に制御された場合には、間欠信号２１００の時間長はｔｙｐ．４．８ｍｓとなっており、カウント数はｔｙｐ．約１９，１６９カウントとなる。有効ビット数は約１４．２２ビット、実質の有効ビット数は、約１３．２２ビットとなる。
【０１６３】
一方、分周比情報展開回路部５３８０では、前述したように、入力精度（図１６のｐ）を約１５ビット必要としているため、間欠時間長計測回路部５３３０での出力精度（約１４．２２ビット）を時間積分することで、量子化雑音を低減し、約１５ビットのビット精度を確保する必要がある。
【０１６４】
具体的には、第１クロック周波数ｋ（図１６）と第２クロック周波数ｆ（図１６）は、基本的に周波数同期がとれていないため、時間軸上非同期で、両者の波形は流れている。従って、時間積分することで、一定時間長に収束すると仮定する。これを２秒間隔の実質ランダム位相で発生していると仮定すると、単純な時間積分による改善効果が見込めると考えて良い。具体的には、２秒間隔で１６回分を時間積分したとすると、改善量ＸｄＢは、Ｘ＝１０＊ｌｏｇ（１６）＝約１２．０４ｄＢ、即ち、約２ビットの改善量が見込め、有効ビット１４．２２ビットは、有効ビット約１５ビットの高精度時間情報とできる。
【０１６５】
この改善量はシステムの要求仕様に依存するため、システムの要求仕様に従い、積分量を決定する。以上に示すビット精度改善のための回路が、分周比変換回路部５３４０である。
【０１６６】
以上により、本発明では、分周比変換回路部５３４０を搭載しているため、第２クロック周波数ｆ（図１６）のクロック周波数を低減した場合でも、高精度の周波数抽出が可能となるため、間欠時の低消費電力化を実現可能となる。
【０１６７】
（本発明の特徴２４：時間長変換回路部）
図１７は、実施の形態１３の時間長変換回路部を説明するための図である。
分周比変換回路部５３４０は、分周情報生成回路部１３５０と時間長変換回路部５３６０より構成される。
【０１６８】
分周比変換回路部５３４０は、高精度分周比情報ｐ（図１７）と推定時間長情報ｒ（図１７）とを乗算し、乗算した結果と基準値との差を求め、前記差がゼロとなるように、推定時間長情報ｒ（図１７）をフィードバック更新し、第１クロック周波数ｋ（図１７）の周波数情報を消すことにより、高精度分周比情報ｐ（図１７）を推定時間長情報ｒ（図１７）に変換する、時間長変換回路部５３６０と、
時間長変換回路部５３６０で得た推定時間長情報ｒ（図１７）と間欠時間の計測結果ｎ（図１７）との誤差を求め、前記誤差がゼロとなるように高精度分周比情報ｐ（図１７）にフィードバック制御する、分周情報生成回路部１３５０を備えたことを特徴とする、間欠信号生成装置である。
【０１６９】
本発明では、分周比変換回路部５３４０の中に時間長変換回路部５３６０を設けていることを第２４の特徴としている。
【０１７０】
第１クロック発振回路部１３１０の周波数をｋ（図１７）ｋＨｚ、この時に、例えば、間欠信号周期が２，０００ｍｓとなる分周比をｐ（図１７）とすると、ｐ／ｋ＝２，０００ｍｓとなるため、周波数ｋ（図１７）と分周比ｐ（図１７）とは、正に直線関係にある。一方、例えば、間欠時間長約４．８ｍｓに対してのカウント数は２８〜６８カウントと可変であるが、この可変のカウント数をカウントｚ２３２０（図２）とすれば、間欠時間長ｍｓは、ｚ／ｋ（図１７）ｍｓとなるため、計測結果ｎ（図１７）は周波数ｋ（図１７）に対して、直線関係ではなく、ｚ／ｋに比例した関係となる。これは、等価回路をどのような信号基準軸で構成するか、という観点で極めて重要なことである。最終的には、待機時間の分周比が必要であるため、最終的な制御情報は分周比とせざるを得ない。しかしながら、最初の時間長計測結果は、カウント数となっており、このカウント数は周波数ｋ（図１７）と直線関係ではなく、ｋ（図１７）に反比例した関係となっているため、どこの時点で信号処理をどのような手法で変換するかが、本発明での重要なポイントとなっている。
【０１７１】
本発明では時間長変換回路部５３６０を設け、早めの段階で時間長と分周比との間の変換を実施し、全体処理量の最小化を実現していることを第２４の特徴としている。
【０１７２】
（本発明の特徴２５：変動周波数推定回路部）
本発明では、変動周波数推定回路部１３７０を設けていることを第２５の特徴としている。
図１８は、実施の形態１４の変動周波数推定回路部１３７０を説明するための図である。図１８の変動周波数推定回路部１３７０は、図８の変動周波数推定回路部１３７０と同じである。
図１８は、変動周波数推定回路部１３７０が追加となっている。
【０１７３】
分周比変換回路部５３４０は、第１クロック周波数ｋ（図１８）の変動要因である温度ｇ（図１８）及び又は電圧ｈ（図１８）及び又は素子ｉ（図１８）のバラツキ（図１８の１５００）のいずれか又は全ての情報により、時間変動する第１クロック周波数ｋ（図１８）を推定可能な変動周波数推定回路部１３７０を備え、
変動周波数推定回路部１３７０から出力された変動情報ｓ（図１８）を高精度分周比情報ｐ（図１８）に加算し、新たな高精度分周比情報ｐ（図１８）を得ることで、変動要因ｓ（図１８）に対する動的追従力を改善したことを特徴とする、間欠信号生成装置である。
【０１７４】
第２クロック周波数ｆ（図１８）であるが、システムのより低消費電力化のため、ＣＰＵ部１３００への周波数をより低速化（例えば、７，９８７．２ｋＨｚを３，９９３．６ｋＨｚ、さらに１，９９６．８ｋＨｚなどへと低減）することがあり得る。このような場合には、最終的な要求精度を確保のため、分周比変換回路部５３４０では、さらに、積分時間長を拡大し、精度維持を図ろうとする。この結果、間欠信号２０００の変動要因に対する動的追従力が低下し、結果として、動的精度確保が困難となる。
本発明では、このような状況に対応するため、変動周波数推定回路部１３７０を設けている。
【０１７５】
具体的には、変動周波数推定回路部１３７０には、温度センサや電圧センサ、素子変動（デバイスのバラツキ、個体差）などの情報が入力され、第１クロック発振回路部１３１０の周波数変動を素早く推定し、分周情報生成回路部１３５０へ情報提供している。動的変動要因の情報をフィードフォワード系へ入力することで、分周情報生成回路部１３５０の高精度情報抽出を容易とするだけでなく、フィードフォワード系としての動的追従力を補完している。尚、温度センサや電圧センサなどの情報は、ＣＰＵ部１３００内部のセンサを使用しても良いし、ＣＰＵ部１３００の外部のセンサ情報を用いても良い。素子変動、所謂デバイスのバラツキ、個体差要素であるが、これは工場出荷時に実測し、実測結果をパラメータとして盛り込んでも良い。
【０１７６】
以上により、本発明では、第２クロック周波数ｆ（図１８）をさらに低速化（例えば、７，９８７．２ｋＨｚを３，９９３．６ｋＨｚ、さらに１，９９６．８ｋＨｚなどへと低減）した場合でも、変動周波数推定回路部１３７０を設けているため、動的変動に対する追従力を補完でき、システムとして、より低消費電力化を実現できることを第２５の特徴としている。
【０１７７】
＜実施の形態１１、１２、１３、１４の詳細＞
本発明の実施の形態１１、１２、１３、１４のさらなる詳細について、個々のブロック単位で以下に詳細に補足説明する。
【０１７８】
図１９は、実施の形態１１〜１４を総括的にまとめたものである。
図１９内の同一番号は、同一ブロック内容を示しているため、説明は割愛する。
【０１７９】
＜第４−１段階：図１９関係の補足説明＞
電池部１１００は、例えば、市販の汎用のリチウムイオン電池であり、３．０Ｖの電圧で２４００ｍＡｈの電池容量を持った電池を１個または２個、検針装置等の要求仕様に従い搭載している。
【０１８０】
電源制御部１２００は、電池部１１００からの電源供給を受け、ＣＰＵ部１３００に電源を供給すると共に、ＣＰＵ部１３００からの制御を受け、無線送受信部１４００に間欠制御による電源供給を実施する。電源制御部１２００内部には、例えば、イネイブル端子付きの３端子レギュレータ等が搭載されており、ＣＰＵ部１３００からの指示により、無線送受信部１４００の電源供給を実施している。
【０１８１】
無線送受信部１４００は、一般的な無線機の送信部、受信部の通信機能を搭載したものであり、本発明の実施の形態では、例えば、検針装置等への適用を考えているため、前述した特定小電力の４００ＭＨｚ帯又は１，２００ＭＨｚ帯の無線通信の送受信機能が搭載されている。この無線送受信部１４００には、第２クロック発振回路部１４１０も搭載されている。
【０１８２】
ＣＰＵ部１３００は、例えば、市販の汎用の１チップＣＰＵであり、例えば１６ビットのＣＰＵである。ＣＰＵ部１３００の内部は、演算処理を行うＣＰＵ部（図示せず）と、演算用のプログラムやデータを格納するＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ：図示せず）と、各種データを格納するＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ：図示せず）から構成されている。また、ＣＰＵ部１３００の入出力機能に関しては、ＤＴＥ（Ｄａｔａ  Ｔｅｒｍｉｎａｌ  Ｅｑｕｉｐｍｅｎｔ：図示せず）側は、例えば、送信側ＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ  Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｒｅｃｅｉｖｅｒ  Ｔｒａｎｓｍｉｔｔｅｒ：図示せず）および受信側ＵＡＲＴ（図示せず）、その他Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ：図示せず）により、各種デジタル情報を入出力できる。また、回線側は、Ｄ／Ａ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  ｃｏｎｖｅｒｔｅｒ：図示せず）および、Ａ／Ｄ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ  ｃｏｎｖｅｒｔｅｒ：図示せず）により、各種アナログ情報を入出力できる。
【０１８３】
以上により、本発明で使用する汎用の１チップＣＰＵ部１３００では、ＣＰＵ部１３００外部のデジタル情報やアナログ情報をＣＰＵ部１３００に取り込み、各種信号処理を行い、結果をデジタル情報およびアナログ情報としてＣＰＵ部１３００の外部に出力できる。また、本発明で使用したＣＰＵ部１３００には、第１クロック発振回路部１３１０の低速低精度のアナログ発振回路も搭載されている。
【０１８４】
ＤＴＥ−ＩＦ部１６００は、外部ＤＴＥとの外部インタフェース用の回路部であり、検針装置等で必要な、ＣＰＵ部１３００でサポートされていない外部インタフェース等をサポートする時にオプション搭載するものである。
【０１８５】
＜第４−２段階：図１４関係の補足＞
図１４の第１クロック発振回路部１３１０は、抵抗やコンデンサ等で構成された所謂アナログ型の発振回路であり、高価な水晶発振子をＣＰＵ外部に搭載を必要とすることなく、低速の周波数を発振可能である。このため、低コストでシステムを構築できる。ただし、発振回路自体がアナログ素子のため、温度や電圧や素子のバラツキ等（図１９の１５００）に敏感であり、高精度の周波数が要求されるシステムでの適用は一般的には不可能である。例えば、水晶発振回路であれば一般的に±数ｐｐｍ〜±数１０ｐｐｍ程度の精度が得られるが、この発振回路部ではアナログのため、±４００ｋｐｐｍなどの低精度となる。
【０１８６】
無線送受信部１４００内部の第２クロック発振回路部１４１０であるが、無線周波数の生成で±４ｐｐｍ等の高精度の発振周波数が要求されているため、一般的には高精度の水晶発振回路部等が搭載されている。本発明の実施の形態も同様であり、４００ＭＨｚ帯及び１，２００ＭＨｚ帯に適用可能な高速高精度の水晶発振回路が搭載されている。
【０１８７】
本発明では、無線で必要な周波数を分周し、ＣＰＵ部に必要な高速発振周波数、例えば、７，９８７．２ｋＨｚ、３，９９３．６ｋＨｚ、または１，９９６．８ｋＨｚ等を生成し、ＣＰＵ部１３００にクロック供給している。
【０１８８】
＜第４−３段階：図１５関係の補足＞
間欠時間分周部１３２１は、図２の間欠信号２１００を生成する。
間欠時間分周部１３２１は、間欠信号ｅ（図１５）のオフからオンへの立ち上がりで、間欠時間２１１０をカウント開始する。ここでは、可変のカウント時間がｋ０（図１５）で与えられており、本発明では例えば２８〜６８カウントである。第１クロック周波数ｋ（図１５）の周波数が約１０ｋＨｚの場合には、４８カウントで約４．８ｍｓとなり、４．８ｍｓ時点で間欠時間分周部１３２１は、カウントアップ信号ｋ１（図１５）を間欠信号生成部１３２２に通知する。この後は、再度のトリガがかかるまで、間欠時間分周部１３２１はカウントを休止する。
【０１８９】
待機時間分周部１３２３は、図２の待機時間２２１０を生成する。
待機時間分周部１３２３は、間欠信号ｅ（図１５）のオンからオフへの立ち下がりで、待機時間２２１０（図２）をカウント開始する。ここでは、可変の分周比ｍ（図１４）が分周比情報展開回路部５３８０より与えられており、本発明では例えば（１２，０００−２８＝１１，９７２）〜（２８，０００−６８＝２７，９３２）カウントの動的信号である。第１クロック周波数ｋ（図１４）の周波数が約１０ｋＨｚの場合には、（２０，０００−４８＝１９，９５２）カウントで約２秒となり、約２秒時点で待機時間分周部１３２３は、カウントアップ信号ｋ２（図１５）を間欠信号生成部１３２２に通知する。この後は、再度のトリガがかかるまで、待機時間分周部１３２３はカウントを休止する。
【０１９０】
間欠信号生成部１３２２は、待機時間分周部１３２３のカウントアップ信号ｋ２（図１５）をトリガとして、間欠信号２１００を立ち上げ、間欠時間分周部１３２１のカウントアップ信号ｋ１（図１５）で間欠信号をオンからオフに切り替え、間欠信号ｅ（図１５）を生成し、間欠時間分周部１３２１および待機時間分周部１３２３に間欠信号ｅ（図１５）をフィードバックする。以上により、間欠信号２０００（図２）が生成される。
【０１９１】
＜第４−４段階：分周比情報展開回路部＞
図２０は、実施の形態１２の分周比情報展開回路部５３８０の詳細を説明したものである。
【０１９２】
量子化情報フィードバック部１３８５は、加算器１３８６、ＬＭ（リミッタ）１３８７、遅延素子１３８８より構成される。
【０１９３】
加算器１３８６は、高精度分周比情報ｐ（図２０）と誤差情報ｖ（図２０）を遅延させた誤差情報ｖ０（図２０）を加算することで、新たな更新情報ｐ０（図２０）を得る。
【０１９４】
ＬＭ（リミッタ）１３８７は、更新情報ｐ０（図２０）に上限／下限、ここでは、±１６，０００に値を制限し、量子化前入力情報ｔ（図２０）を得る。
【０１９５】
量子化部５３９０は、１ビット右シフト量子化部１３９１、加算器１３９２、逆量子化部（１ビット左シフト回路部）１３９３、加算器１３９４から構成される。
【０１９６】
１ビット右シフト量子化部１３９１は、量子化前入力情報ｔ（図２０）、具体的には±１６，０００のビットに丸目操作（図示せず）を行い、１ビット右シフトをして、±８，０００に制限（四捨五入）した値ｔ０（図２０）を得る。
【０１９７】
加算器１３９４は、固定値ｔ２（図２０）２０，０００より、間欠時間制御情報ｋ０（図２０）を減算し、結果ｔ１（図２０）を得る。この後、加算器１３９２は、±８，０００の値ｔ０（図２０）を所望の分周比情報ｍ（図２０）にシフトするため、可変値ｔ１（図２０）を加算する。ここでのｔ１（図２０）は、待機時間２２１０の所望の分周比を得るため、中心値のシフトと共に、間欠時間２１１０分のカウント値２８〜６８を差し引いた値としていることに注意が必要である。
【０１９８】
逆量子化部１３９３は、量子化信号ｔ０（図２０）を逆量子化し、量子化前情報、ただし、丸目操作や四捨五入はなしの純粋、逆量子化情報ｕ（図２０）を得る。
【０１９９】
量子化誤差抽出部１３９５は、加算器１３９６より構成される。
加算器１３９６は、量子化前入力情報ｔ（図２０）から、逆量子化情報ｕ（図２０）を差し引き、誤差情報ｖ（図２０）を得、量子化情報フィードバック部１３８５にフィードバック情報を供給する。
【０２００】
以上により、分周比情報展開回路部５３８０では、高精度分周比情報ｐ（図２０）を時間軸上で情報展開することで、より低精度の分周比情報ｍ（図２０）を得る。
【０２０１】
例えば、２ビットの高精度情報があり、これを１ビット情報で時間軸展開したとすると、２ビットは４パターンであるため、時間軸では、００、０１、１０、１１の４パターンとなる。この時間軸上での１ビット＊２回のセット情報により、等価的に２ビットの高精度情報を得る。これと同じ動作をビット数は異なるが、分周比情報展開回路部５３８０では実施していることとなる。
【０２０２】
本発明の実施例では、約１５ビットの高精度分周比情報ｐ（図２０）を約１４ビットの精度も持つ分周比情報ｍ（図２０）に時間軸で展開制御する例を示したが、当然ながら、これらのビット数は設計事項であり、システム要求に合わせ、任意にパラメータを最適化可能である。
【０２０３】
＜第４−５段階：間欠時間長計測回路部＞
図２１の間欠時間長計測回路部５３３０は、間欠時間長計測回路部１３３０と、判５３３１、加算器５３３２、ＬＭ５３３３、遅延素子５３３４、判５３３５、時間長変換ＲＯＭ５３３６、加算器５３３７、より構成されている。
【０２０４】
図２１の間欠時間長計測回路部５３３０は、間欠信号２１００を固定分周とするか、可変分周とするかで、２通りの動作が可能な構成となっている。
【０２０５】
具体的には、判５３３５に入力されているｅ６（図２１）を固定と設定するか、可変と設定するかで、判５３３５の出力ｋ０（図２１）の値を制御することが可能である。
【０２０６】
ｅ６（図２１）を固定と設定した場合には、判５３３５の出力ｋ０（図２１）は４８の固定カウント値となり、ｅ６（図２１）を可変と設定した場合には、判５３３５の出力ｋ０（図２１）は２８〜６８の可変カウント値となる。
【０２０７】
可変と設定した場合には、時間長変換ＲＯＭ５３３６の出力内容ｋ５（図２１）が、入力ｋ０（図２１）の値により変更され、間欠時間制御情報ｋ０（図２１）の値の変化に応じた計測結果ｎ（図２１）を得ることが可能となる。以降、２つのモードの動作について、個々に説明していく。まずは、固定分周モードである。
【０２０８】
間欠時間長計測回路部１３３０は、カウントイネイブル端子を搭載したカウンタ回路である。間欠時間長計測回路部１３３０には、第２クロック発振回路部１４１０より、例えば、約３，９９３．６ｋＨｚ±４ｐｐｍの第２クロック周波数ｆ（図２１）が基準クロック信号として供給される。また、間欠信号ｅ（図２１）は、間欠時間長計測回路部１３３０のカウントイネイブル端子に接続され、間欠時間２１１０のみ、時間長をカウントし、実測結果ｅ１（図２１）を加算器５３３７経由、計測結果ｎ（図２１）として出力する。
【０２０９】
間欠時間２１１０の時間長は、周波数範囲が６ｋＨｚ〜１４ｋＨｚであり、オンのカウント時間が例えば、４８カウント固定であれば、時間長の長さは、約３．４２８ｍｓ〜約８．０００ｍｓとなる。これを例えば、第２クロック周波数ｆ（図２１）３，９９３．６ｋＨｚでカウントする。このため、カウント結果は、１３，６９２〜３１，９４９カウントとなる。
【０２１０】
差分的には、３１，９４９−１３，６９２＝１８，２５７通りとなり、等価分解能は、約１４．１５ビットのビット精度となる。ただし、第１クロック周波数ｋ（図２１）および第２クロック周波数ｆ（図２１）は非同期であるため、量子化が±１ビットの時間長分、間欠信号ｅ（図２１）の立ち上り点、ならびに立下り点で発生するため、実質の等価分解能は約±１３ビットとなる。
【０２１１】
この実質の等価分解能約１３ビットの情報を加算器５３３７経由、計測結果ｎ（図２１）として出力する。この場合のｋ５（図２１）の値は、４８の固定分周のため、０となる。
【０２１２】
尚、本実施の形態では、第２クロック周波数ｆ（図２１）を約３，９９３．６ｋＨｚ±４ｐｐｍとしたが、当然ながら、システム要求仕様に従い、より低速とした周波数としてもよい。このことで、分解能は悪化するが、システムとしてのより低消費電力化が図れる。
【０２１３】
次に可変分周モードの場合について、以下に説明する。
【０２１４】
間欠時間２１１０の時間長は、周波数範囲が６ｋＨｚ〜１４ｋＨｚであり、オンのカウント時間が例えば、２８〜６８カウントと可変であれば、時間長の長さは、大きく変化し、最悪の場合には、約２．０００ｍｓ〜約１１．３３３ｍｓとなる。これを例えば、第２クロック周波数ｆ（図２１）３，９９３．６ｋＨｚでカウントする。このため、カウント結果は、７，９８７〜４５，２６１カウントとなる。
【０２１５】
ただし、実際には、本発明での間欠信号ｅ（図２１）は、ｔｙｐ．４．８ｍｓでフィードバックされるため、間欠時間長計測回路部１３３０の出力ｅ１（図２１）の値は、ｔｙｐ．１９，１６９となる。
【０２１６】
最悪ケースの差分値は、４５，２６１−７，９８７＝３７，２７４通りとなり、等価分解能は、約１５．１９ビットのビット精度となる。
ただし、第１クロック周波数ｋ（図２１）および第２クロック周波数ｆ（図２１）は非同期であるため、量子化が±１ビットの時間長分、間欠信号ｅ（図２１）の立ち上り点、ならびに立下り点で発生するため、実質の等価分解能は約±１４ビットとなる。
【０２１７】
この実質の等価分解能約１４ビットの情報を加算器５３３７経由、計測結果ｎ（図２１）として出力する。
この場合のｋ５（図２１）の値は、２８〜６８の可変分周のため、この値が加味された計測結果ｎ（図２１）を得る。時間長変換ＲＯＭ５３３６の内容は後述する。
【０２１８】
実測結果ｅ１（図２１）は、時間軸上で変動する信号であるため、この変動信号を時間軸上で積分し、平均的な制御値＝ｋ０（図２１）、即ち、ｅ５、ｅ２（図２１）を得る。
【０２１９】
また、実測結果ｅ１（図２１）は、間欠時間制御情報ｋ０（図２１）の値に依存した実測結果であるため、判５３３１では、ｅ２（図２１）を加味した値で誤差を判定し、判定結果ｅ３（図２１）を得る。
【０２２０】
加算器５３３２は、判定結果ｅ３（図２１）とｅ２（図２１）とを加算し、加算結果ｅ４（図２１）を得ると共に、加算結果をＬＭ（リミッタ）５３３３に出力する。
【０２２１】
ＬＭ（リミッタ）５３３３は、ｅ４（図２１）を所定の範囲に制限し、制限結果ｅ５（図２１）を得る。また、ＬＭ５３３３は、制限結果ｅ５（図２１）を遅延素子５３３４に格納すると共に、判５３３５に出力する。
【０２２２】
判（判定回路）５３３５は、固定分周モードの場合には、固定値４８をｋ０（図２１）として出力し、可変分周モードの場合には、ｅ５（図２１）をそのままｋ０（図２１）として出力する。
【０２２３】
時間長変換ＲＯＭ５３３６では、所定のテーブル内容（後述）に従い、ｋ５（図２１）を得る。
【０２２４】
加算器５３３７は、ｅ１（図２１）とｋ５（図２１）とを加算し、加算結果を計測結果ｎ（図２１）として出力する。
【０２２５】
次に、図２２に従い、前記動作の概要をさらに詳しく説明する。
図２２は、実施の形態１１〜１４における制御情報６０００の概要を示したものである。縦軸の項目は１〜４１項目を示しており、これは、６１００（ｋ０）の値２８〜６８の値に依存したテーブルとなっている。結果として、カウント値６８００（ｎ）を得る。
【０２２６】
６１００（ｋ０）の第２１項は、中心分周比４８を示している。
【０２２７】
６２００（周波数）は、６１００（ｋ０）に対応した周波数値５．８３ｋＨｚ〜１４．１７ｋＨｚを示している。
【０２２８】
６３００（ｅ）は、間欠信号ｅ（図２１）の判５３３１（図２１）における上限判定および下限判定の閾値における時間長ｍｓを示したものである。判５３３１（図２１）では、第２クロック周波数ｆによるカウント結果の判断閾値を±０．７５カウント点においており、この２つの閾値を超えた場合に、上限を超えたか、下限を下回ったかを判定し、判定結果ｅ３（図２１）を得るようにしている。このため、判定閾値の前後の±０．７６と±０．７４の２種類の時間長ｍｓを示している。
【０２２９】
６４００（ｅ１）は、実測結果ｅ１（図２１）の結果を示したものである。±０．７５の閾値を意識し、±０．７６と±０．７４のカウント時のカウント値＝実測結果ｅ１を示したものである。
【０２３０】
６５００（閾値）は、判５３３１の内部の閾値（±の符号は省略）を示したものである。この閾値は、６１００（ｋ０）の値に依存して変化する値となっている。
【０２３１】
６６００（ｅ１）は、実測結果ｅ１の閾値判定結果が、確かに±０．７５以下では必要カウント制御量が０であり、±０．７５を超えた領域では、必要カウント制御量が所望の±１を得ていることを確認検証したものである。これにより、ｋ０（図２１）の値が変化しても、適正なフィードバック制御が可能であることを示している。
【０２３２】
６７００（ｋ５）は、ｋ０（図２１）の値が２８〜６８まで変化した場合の時間長変換ＲＯＭ５３３６（図２１）の内容を示したものである。６１００（ｋ０）の値が４８の場合には、６７００（ｋ５）は０となっており、実測結果ｅ１（図２１）がそのまま、加算器５３３７（図２１）を通過し、計測結果ｎ（図２１）となる。
【０２３３】
６８００（ｎ）は最終的な計測結果ｎ（図２１）を示している。また、６９００（誤差）は最終的な誤差を示したものである。この誤差は±１に入っており、制御精度としては十分な誤差となっている。
【０２３４】
＜第４−６段階：分周比変換回路部＞
図２３は、実施の形態１３の分周比変換回路部５３４０の詳細を説明したものである。
図２３は、分周情報生成回路部１３５０と時間長変換回路部５３６０とから構成される。尚、分周情報生成回路部１３５０は、図１１の実施の形態３で説明したものと同一であるため、説明は割愛する。
【０２３５】
第１クロック周波数をｋ（図１７）ｋＨｚ、この時に、例えば、間欠信号周期が２，０００ｍｓとなる分周比をｐ（図１７）とすると、ｐ（図１７）／ｋ（図１７）＝２，０００ｍｓとなるため、第１クロック周波数ｋ（図１７）と高精度分周比情報ｐ（図１７）とは、正に直線関係にある。
【０２３６】
一方、例えば、間欠時間長約４．８ｍｓに対してのカウント数は２８〜６８カウントと可変であるため、計測結果ｎ（図１７）は、（２８〜６８）／ｋ（図１７）ｋＨｚの時間長ｍｓに対するカウント結果となるため、計測結果ｎ（図１７）は第１クロック周波数ｋ（図１７）に対して、直線関係ではなく、周波数に反比例した関係となる。これは、等価回路をどのような信号基準軸で構成するか、という観点で極めて重要なことである。最終的には、待機時間の分周比が必要であるため、最終的な制御情報は分周比とせざるを得ない。しかしながら、最初の計測結果ｎ（図１７）は、カウント数となっており、このカウント数は周波数と直線関係ではなく、周波数に反比例した関係となっているため、どこの時点で信号処理をどのような手法で変換するかが、本発明での重要なポイントとなっている。
【０２３７】
本発明では早めの段階で変換を実施していることを特徴としている。具体的には、最初の段階で時間長情報から分周比情報の変換を行い、フィードバックの最終段階で、逆の分周比情報から時間長情報への変換を実施し、全体処理量の最小化を実現していることを特徴としている。
【０２３８】
具体的には、図２３を用いてさらに説明する。
時間長変換回路部５３６０は、乗算器１３６１、加算器１３６２、加算器１３６３、判（判定回路）１３６４、加算器１３６５、ＬＭ（リミッタ）１３６６、遅延素子１３６７、乗算器１３６８、ＲＯＭ５３６１から構成されている。ＲＯＭ５３６１が新たに追加されているところが、時間長変換回路部５３６０と１３６０との相違点である。
【０２３９】
まず、温度や電圧、素子のバラツキ等で第１クロック周波数ｋ（図１７）は、約６ｋＨｚ〜約１４ｋＨｚと大きく変動する。これらの変動要因による変動情報ｓ（図２３）は、分周情報生成回路部１３５０に入力される。ただし、実施の形態１３では、後述する変動周波数推定回路部１３７０は実装していないため、実施の形態１３での変動情報ｓ（図２３）はゼロが加算器１３５１に入力される。
【０２４０】
図２３の分周情報生成回路部１３５０は、図１１の分周情報生成回路部１３５０と同一内容であるため、説明は割愛する。
【０２４１】
時間長変換回路部５３６０では、入力された高精度分周比情報ｐ（図２３）を推定時間長情報ｒ（図２３）に変換する。因みに、この時間長への変換は単純なＲＯＭでも良いが、ＲＯＭ容量は比較的大きなＲＯＭ容量が必要であるため、コストアップとなる。本発明では、以下に示す回路で時間長への変換を行っており、安価な実現方式となっている。
【０２４２】
以下、時間長変換回路部５３６０の細部について説明する。
信号ｐ（図２３）は、例えば、１５ビットのビット精度で２秒の間欠信号を生成する場合には、本来、２４，０００〜５６，０００であるが、中間の４０，０００を差し引いて、４０，０００±１６，０００の値とし、実際には、この差分情報±１６，０００を信号ｐ（図２３）として入力する。このことで、ＣＰＵ内部の信号処理をできるだけ、１６ビットの範囲で扱えるようにしている。
【０２４３】
次に、第１クロック周波数ｋ（図１７）と計測結果ｎ（図１７）との関係であるが、前述したように周波数に反比例の関係となっており、扱いが難しい。
即ち、系の関係上、扱うパラメータが周波数に比例した情報と周波数に反比例した情報と２種類の情報が存在しており、どこかで変換が必要である。この変換をどこで、どのようにして行うかが、本発明の特徴とも言える。
【０２４４】
具体的には、まず、計測結果ｎ（図１７）と分周比情報の変換であるが、これは、判（判定回路）１３５４時点で行っている。判１３５４の入力ｎ０（図２３）は時間長の誤差情報であるが、判１３５４の出力情報ｎ１は、反比例から比例関係に変換するため、変換後の値ｎ１を極性逆転させた微小信号とし、時間長情報から分周比情報への変換を行っている。
【０２４５】
より具体的には、計測結果ｎ（図２３）の値が推定時間長情報ｒ（図２３）より大きい場合には、推定時間長情報ｒ（図２３）の値が小さいということであり、従って、判１３５４では例えば、−ＬＳＢ（Ｌｅａｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）の値を出力し、信号ｐ（図２３）の値を減少させ、信号ｒ（図２３）の値を増大させる。
【０２４６】
逆に計測結果ｎ（図２３）の値が、推定時間長情報ｒ（図２３）より小さい場合には、推定時間長情報ｒ（図２３）の値が大きいということであり、従って、判１３５４では例えば、＋ＬＳＢの値を出力し、信号ｐの値を増大させ、推定時間長情報ｒ（図２３）の値を減少させる。以上により、推定時間長情報ｒ（図２３）の値は、計測結果ｎ（図２３）の値に収束する。収束した結果ｐ（図２３）は、正に所望の分周比となる。
【０２４７】
判１３５４の値は仮に±ＬＳＢとしたが、これは、システムの要求仕様に従い、積分時間を最適化する。
【０２４８】
時間長変換回路部５３６０の基本的な考え方は、高精度分周比情報ｐ（図２３）と、計測結果ｎ（図２３）の関係にある。ここでのｐは前述したオフセット値を含む値、即ち、４０，０００±１６，０００と仮定する。高精度分周比情報ｐ（図２３）は、周波数ｋ（図１７）に対して、ｐ／ｋ＝２０００ｍｓとなるように制御する。ｐ＝ｋ＊２０００ｍｓとなる。一方、計測結果ｎ（図２３）は、ｎ＝（２８〜６８）／ｋ＊３９９３．６ｋＨｚの関係にある。従って、このｐとｎを乗算した結果をｐ２とすれば、ｐ２＝ｐ＊ｎ＝ｋ＊２０００ｍｓ＊（２８〜６８）／ｋ＊３９９３．６ｋＨｚ＝２０００＊（２８〜６８）＊３９９３．６＝ｋ０の値に依存した固定値＝基準値ｐ３（図２３）となり、周波数のパラメータが消える。従って、高精度分周比情報ｐ（図２３）と計測結果ｎ（図２３）＝推定時間長情報ｒ（図２３：収束時）を乗算すれば、高精度分周比情報ｐ（図２３）を推定時間長情報ｒ（図２３）に変換可能である。
【０２４９】
このために、時間長変換回路部５３６０では、時間長変換回路部１３６０に新たにＲＯＭ５３６１を設け、間欠時間制御情報ｋ０に従い、基準値ｐ０（図２３）への変換を行っている。ＲＯＭ５３６１の変換内容をどう生成するかは、設計事項であるため、説明は割愛する。
【０２５０】
また、本発明では、１６ビット領域での乗算に抑えたいため、この乗算は、少し難解である。具体的には、高精度分周比情報ｐは、ｎ＝４０，０００±１６，０００の値であり、これにｒ（図２３）を乗算することになるため、（４０，０００±ｐ）＊ｒ、即ち、固定値ｐ８（図２３：４０,０００）＊ｒ＋ｐ＊ｒの計算とすれば、良い。この計算は、乗算器１３６１、乗算器１３６８、加算器１３６２で実現し、一定値ｐ２（図２３）を得る。この値は一定値を期待しているため、所望の一定値に収束すべく基準値ｐ３（図２３）との誤差を加算器１３６３より実施する。得られた誤差情報ｐ４（図２３）を判１３６４に入力し、判定結果±ＬＳＢを得て、加算器１３６５、ＬＭ１３６６、遅延素子１３６７により、所望の推定時間長情報ｒ（図２３）を得る。この基本動作は、前述した、分周情報生成回路部１３５０内の積分動作と同様であるため、詳細説明は割愛する。
【０２５１】
＜第４−７段階：変動周波数推定回路部＞
図１２は、実施の形態４の変動周波数推定回路部１３７０の詳細を説明したものであるが、そのまま、図１８の実施の形態１４にも適用可能であるため、説明は割愛する。
【０２５２】
尚、実施の形態１〜４及び実施の形態１１〜１４では、各種信号処理内容を示したが、実際の処理にあたっては、これらの全ての処理を一式、間欠時間２１１０内で完結する必要はなく、システム要求仕様にあわせて、分散処理を実施し、さらなる低消費電力化を実施しても良い。
【０２５３】
以上、本発明の実施の形態を、図示の実施の形態に基づいて説明したが、本発明はこれらに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物や工程が付加されていてもよい。
また、本発明は、前述した各実施の形態のうちの、任意の２以上の構成（特徴）を組み合わせたものであってもよい。
【産業上の利用可能性】
【０２５４】
テレメータ、テレコントロール用、及びデータ伝送用特定小電力無線は、４００ＭＨｚ帯、及び１２００ＭＨｚ帯で、遠隔制御やデータ取得のために使用するものであり、水道等の社会インフラのみならず、クレーン、溶鉱炉制御装置、無人搬送台車や構内ディーゼル機関車など、鉄鋼・建設分野などの産業用途を中心に利用が進んでいる。
総務省の電波の利用状況調査（平成２１年度〜平成２６年度）によれば、これらの出荷台数は毎年１３０万台前後で推移している。また、ドローン制御、農薬散布、無人重機、救助用ロボット、山岳遭難事故対策用登山者や、鳥獣被害対策用狩猟者の位置把握、更に、社会インフラのスマート化など、新たな利用用途の拡大の検討も進んでおり、本発明はこれらの産業分野等にも利用が可能である。
また、一般的な同期装置で、間欠処理型で高精度周波数同期が必要な用途に幅広く利用が可能である。
【符号の説明】
【０２５５】
（図１関係）
１０００：間欠信号生成装置
１１００：電池部
１２００：電源制御部
１３００：ＣＰＵ部
１４００：無線送受信部
１５００：温度、電圧、素子
１６００：ＤＴＥ−ＩＦ部
１４１０：第２クロック発振回路部
（図２関係）
２０００：間欠信号タイムチャート
２１００：間欠信号
２２００：待機信号
２１１０：約４．８ｍｓ
２２１０：待機時間
２３１０：約２秒（間欠制御周期）
２１２０：カウントｘ
２２２０：カウントｙ
２１３０：間欠処理時間
２２３０：待機時間
２３３０：約２秒（間欠制御周期）
（図３関係）
３０００：選択肢、比較表
３１００：項
３２００：区分
３３００：選択肢
３４００：評価項目
３５００：総合判断
（図４関係）
１３１０：第１クロック発振回路部
１３２０：間欠信号生成回路部
１３３０：間欠時間長計測回路部
１３４０：分周比変換回路部
１３８０：分周比情報展開回路部
（図５関係）
１３２１：間欠時間分周部
１３２２：間欠信号生成部
１３２３：待機時間分周部
（図６関係）
１３８５：量子化情報フィードバック部
１３９０：量子化部
１３９５：量子化誤差抽出部
（図７関係）
１３５０：分周情報生成回路部
１３６０：時間長変換回路部
（図８関係）
１３７０：変動周波数推定回路部
（図１０関係）
１３８６：加算器
１３８７：ＬＭ（リミッタ）
１３８８：遅延素子
１３９１：１ビット右シフト量子化部
１３９２：加算器
１３９３：逆量子化部
１３９６：加算器
（図１１関係）
１３５１：加算器
１３５２：ＬＭ（リミッタ）
１３５３：加算器
１３５４：判（判定回路）
１３５５：加算器
１３５６：ＬＭ（リミッタ）
１３５７：遅延素子
１３６１：乗算器
１３６２：加算器
１３６３：加算器
１３６４：判（判定回路）
１３６５：加算器
１３６６：ＬＭ（リミッタ）
１３６７：遅延素子
１３６８：乗算器
（図１２関係）
１３７１：温度センサ
１３７２：加算器
１３７３：乗算器
１３７４：電圧センサ
１３７５：加算器
１３７６：乗算器
１３７７：遅延素子
１３７８：加算器
５３７１：加算器
５３７２：判（判定回路）
５３７３：加算器
５３７４：ＬＭ（リミッタ）
５３７５：遅延素子
（図１３関係）
４０００：変動要因一覧
４１００：区分
４２００：周波数
４３００：温度
４４００：電圧
４５００：素子
（図１４関係）
５３２０：間欠信号生成回路部
５３３０：間欠時間長計測回路部
５３４０：分周比変換回路部
５３８０：分周比情報展開回路部
（図１６関係）
５３９０：量子化部
（図１７関係）
５３６０：時間長変換回路部
（図２０関係）
１３９４：加算器
（図２１関係）
５３３１：判（判定回路）
５３３２：加算器
５３３３：ＬＭ（リミッタ）
５３３４：遅延素子
５３３５：判（判定回路）
５３３６：時間長変換ＲＯＭ
５３３７：加算器
（図２２関係）
６０００：制御情報一覧
６１００：ｋ０
６２００：周波数
６３００：ｅ
６４００：ｅ１
６５００：閾値
６６００：ｅ１（カウント誤差）
６７００：ｋ５
６８００：ｎ
６９００：誤差
（図２３関係）
５３６１：ＲＯＭ
【図１】
2018152802.tif 000003
【図２】
2018152802.tif 000004
【図３】
2018152802.tif 000005
【図４】
2018152802.tif 000006
【図５】
2018152802.tif 000007
【図６】
2018152802.tif 000008
【図７】
2018152802.tif 000009
【図８】
2018152802.tif 000010
【図９】
2018152802.tif 000011
【図１０】
2018152802.tif 000012
【図１１】
2018152802.tif 000013
【図１２】
2018152802.tif 000014
【図１３】
2018152802.tif 000015
【図１４】
2018152802.tif 000016
【図１５】
2018152802.tif 000017
【図１６】
2018152802.tif 000018
【図１７】
2018152802.tif 000019
【図１８】
2018152802.tif 000020
【図１９】
2018152802.tif 000021
【図２０】
2018152802.tif 000022
【図２１】
2018152802.tif 000023
【図２２】
2018152802.tif 000024
【図２３】
2018152802.tif 000025
【手続補正書】
【提出日】平成29年12月21日(2017.12.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１クロック周波数を生成可能な第１クロック発振回路部と、
間欠時間と待機時間とからなる間欠信号を、前記間欠時間は前記第１クロック周波数を第１の可変分周比で生成し、前記待機時間は前記第１クロック周波数を前記第１の可変分周比とは異なる第２の可変分周比で生成する間欠信号生成回路部と、
前記第１クロック周波数よりも高速高精度の第２クロック周波数を生成可能な第２クロック発振回路部と、
前記間欠時間の時間長を前記第２クロック周波数で計測し、前記第１の可変分周比にフィードバック制御可能な間欠時間制御情報と、前記第２の可変分周比にフィードフォワード制御可能な計測結果を生成可能な間欠時間長計測回路部と、を備える間欠信号生成装置において、
前記計測結果を時間積分することで高精度分周比情報に変換可能な分周比変換回路部と、
前記高精度分周比情報を前記高精度分周比情報よりも低精度の分周比で時間軸展開可能な分周比情報を生成可能な分周比情報展開回路部を備えることで、高精度の動的周波数制御を実現したことを特徴とする間欠信号生成装置。
【請求項２】
前記分周比情報展開回路部は、前記高精度分周比情報をより低精度の情報に量子化する量子化部と、
前記量子化部で量子化した結果の逆量子化情報と、前記量子化部の量子化前入力情報との誤差を求める量子化誤差抽出部と、
前記量子化誤差抽出部で得られた誤差情報を前記高精度分周比情報にフィードバック加算し、新たな前記量子化前入力情報を生成する量子化情報フィードバック部を備えることで、
前記高精度分周比情報を前記高精度分周比情報よりも低精度の分周比情報で時間軸展開可能とすることを特徴とする、請求項１記載の間欠信号生成装置。
【請求項３】
前記分周比変換回路部は、前記高精度分周比情報と推定時間長情報とを乗算し、前記乗算した結果と基準値との差を求め、前記差がゼロとなるように、前記推定時間長情報をフィードバック更新し、前記第１クロック周波数の周波数情報を消すことにより、前記高精度分周比情報を前記推定時間長情報に変換する、時間長変換回路部と、
前記時間長変換回路部で得た前記推定時間長情報と前記間欠時間の前記計測結果との誤差を求め、前記誤差がゼロとなるように前記高精度分周比情報にフィードバック制御する、分周情報生成回路部を備えたことを特徴とする請求項１又は２に記載の間欠信号生成装置。
【請求項４】
前記分周比変換回路部は、前記第１クロック周波数の変動要因である温度及び又は電圧及び又は素子のバラツキのいずれか又は全ての情報により、時間変動する前記第１クロック周波数を推定可能な変動周波数推定回路部を備え、
前記変動周波数推定回路部から出力された変動情報を前記高精度分周比情報に加算し、新たな高精度分周比情報を得ることで、前記変動要因に対する動的追従力を改善したことを特徴とする、請求項１又は２又は３記載の間欠信号生成装置。
【請求項５】
前記間欠時間長計測回路部は、前記間欠時間の実測結果と、前記実測結果の時間積分結果と、前記時間積分結果の所定の判定結果である前記間欠時間制御情報と、を生成すると共に、
前記第１の可変分周比を所定の固定値とする場合には、前記間欠時間制御情報を所定の固定値で固定出力すると共に、前記実測結果をそのまま前記計測結果として出力し、
前記第１の可変分周比を可変とする場合には、前記実測結果に前記間欠時間制御情報を時間長に変換した結果を加算し、前記計測結果として出力することを特徴とする、請求項１又は２又は３又は４記載の間欠信号生成装置。
【手続補正書】
【提出日】平成30年3月26日(2018.3.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１クロック周波数を生成可能な第１クロック発振回路部と、
間欠時間と待機時間とからなる間欠信号を、前記間欠時間は前記第１クロック周波数を第１の可変分周比で生成し、前記待機時間は前記第１クロック周波数を前記第１の可変分周比とは異なる第２の可変分周比で生成する間欠信号生成回路部と、
前記第１クロック周波数よりも高速高精度の第２クロック周波数を生成可能な第２クロック発振回路部と、
前記間欠時間の時間長を前記第２クロック周波数で計測し、前記第１の可変分周比にフィードバック制御可能な間欠時間制御情報と、前記第２の可変分周比にフィードフォワード制御可能な計測結果を生成可能な間欠時間長計測回路部と、を備える間欠信号生成装置において、
推定時間長情報と前記計測結果との誤差を時間積分することで、高精度分周比情報を生成し、ここで、前記高精度分周比情報より、前記第１クロック周波数の周波数情報を消した前記推定時間長情報を生成する分周比変換回路部と、
前記高精度分周比情報を前記高精度分周比情報よりも低精度の分周比で時間軸展開可能な分周比情報を生成可能な分周比情報展開回路部を備えることで、高精度の動的周波数制御を実現したことを特徴とする間欠信号生成装置。
【請求項２】
前記分周比情報展開回路部は、前記高精度分周比情報をより低精度の情報に量子化する量子化部と、
前記量子化部で量子化した結果の逆量子化情報と、前記量子化部の量子化前入力情報との誤差を求める量子化誤差抽出部と、
前記量子化誤差抽出部で得られた誤差情報を前記高精度分周比情報にフィードバック加算し、新たな前記量子化前入力情報を生成する量子化情報フィードバック部を備えることで、
前記高精度分周比情報を前記高精度分周比情報よりも低精度の分周比情報で時間軸展開可能とすることを特徴とする、請求項１記載の間欠信号生成装置。
【請求項３】
前記分周比変換回路部は、前記高精度分周比情報と前記推定時間長情報とを乗算し、前記乗算した結果と基準値との差を求め、前記差がゼロとなるように、前記推定時間長情報をフィードバック更新し、前記第１クロック周波数の周波数情報を消すことにより、前記高精度分周比情報を前記推定時間長情報に変換する、時間長変換回路部と、
前記時間長変換回路部で得た前記推定時間長情報と前記間欠時間の前記計測結果との誤差を求め、前記誤差がゼロとなるように前記高精度分周比情報にフィードバック制御する、分周情報生成回路部を備えたことを特徴とする請求項１又は２に記載の間欠信号生成装置。
【請求項４】
前記分周比変換回路部は、前記第１クロック周波数の変動要因である温度及び又は電圧及び又は素子のバラツキのいずれか又は全ての情報により、時間変動する前記第１クロック周波数を推定可能な変動周波数推定回路部を備え、
前記変動周波数推定回路部から出力された変動情報を前記高精度分周比情報に加算し、新たな高精度分周比情報を得ることで、前記変動要因に対する動的追従力を改善したことを特徴とする、請求項１又は２又は３記載の間欠信号生成装置。
【請求項５】
前記間欠時間長計測回路部は、前記間欠時間の実測結果と、前記実測結果の時間積分結果と、前記時間積分結果の所定の判定結果である前記間欠時間制御情報と、を生成すると共に、
前記第１の可変分周比を所定の固定値とする場合には、前記間欠時間制御情報を所定の固定値で固定出力すると共に、前記実測結果をそのまま前記計測結果として出力し、
前記第１の可変分周比を可変とする場合には、前記実測結果に前記間欠時間制御情報を時間長に変換した結果を加算し、前記計測結果として出力することを特徴とする、請求項１又は２又は３又は４記載の間欠信号生成装置。