(57)【要約】【課題】ＭＥＲの測定を行うことなく、また、ＩＦＦＴクロックの基となる電圧制御発振器の発振出力の温度変動等の影響を受けることなく、放送ＲＦ信号のＭＥＲを良好に維持する。【解決手段】ＩＦＦＴクロック調整装置１００は、温度保証された基準クロック発振器６１と、この基準クロック発振器６１の発振周波数の計測により得られた発振周波数の実測値を補正値として記録する不揮発性メモリ（データ記録手段）６３と、この補正値を参照し、基準クロック発振器６１からの基準クロックに基づいて単位時間を計測するためのタイマー回路６０と、電圧制御発振器４０と、タイマー回路６０で定められる単位時間内の電圧制御発振器４０の発振出力を計数する発振出力カウンタ５０と、予め定めた目標値と発振出力カウンタ５０の出力カウント値とを比較し、両値の誤差に応じて出力カウント値が目標値と一致するように電圧制御発振器４０の制御を行う帰還制御回路３０とを備える。【選択図】図２
2018152647.tif 000002
【特許請求の範囲】
【請求項１】
放送ＴＳを受けてＯＦＤＭ変調を行うＯＦＤＭ変調器の出力を放送ＲＦ信号に変換するデジタルテレビジョン放送装置に用いられるＯＦＤＭ変調器用のＩＦＦＴクロックを調整するＩＦＦＴクロック調整装置であって、
温度変化による発振周波数の変動を抑止するよう温度保証された、基準クロックを生成する基準クロック発振器と、
前記基準クロック発振器の発振周波数の計測により得られた発振周波数の実測値を補正値として不揮発的に記録するデータ記録手段と、
前記データ記録手段に記録された発振周波数の補正値を参照し、前記基準クロック発振器から出力される基準クロックに基づいて単位時間を計測するためのタイマー回路と、
与えられた入力電圧に応じた周波数の発振出力を生成する電圧制御発振器と、
前記タイマー回路で定められる単位時間内の前記電圧制御発振器の発振出力を計数する発振出力カウンタと、
予め定めた目標値と前記発振出力カウンタの出力カウント値とを比較し、両値の誤差に応じて前記出力カウント値が前記目標値と一致するように前記電圧制御発振器の入力電圧の制御を行う帰還制御回路と、
を備えたＩＦＦＴクロック調整装置。
【請求項２】
放送ＴＳを受けてＯＦＤＭ変調を行うＯＦＤＭ変調器の出力を放送ＲＦ信号に変換するデジタルテレビジョン放送装置に用いられるＯＦＤＭ変調器用のＩＦＦＴクロックを調整するＩＦＦＴクロック調整装置であって、
温度変化による発振周波数の変動を抑止するよう温度保証された、基準クロックを生成する基準クロック発振器と、
前記基準クロック発振器よりも高精度の基準クロックを用いた送信装置からのＴＳデータを伝送するＲＴＰパケットに包含されたタイムスタンプに基づいて、前記基準クロック発振器の発振周波数の誤差を求め、この誤差を補正する補正値を生成する補正値生成部と、
前記補正値を参照し、前記基準クロック発振器から出力される基準クロックに基づいて単位時間を計測するためのタイマー回路と、
与えられた入力電圧に応じた周波数の発振出力を生成する電圧制御発振器と、
前記タイマー回路で定められる単位時間内の前記電圧制御発振器の発振出力を計数する発振出力カウンタと、
予め定めた目標値と前記発振出力カウンタの出力カウント値とを比較し、両値の誤差に応じて前記出力カウント値が前記目標値と一致するように前記電圧制御発振器の入力電圧の制御を行う帰還制御回路と、
を備えたＩＦＦＴクロック調整装置。
【請求項３】
前記タイマー回路は、前記基準クロック発振器から出力される基準クロックの計数を開始してから当該カウント値が前記補正値に達したときまでの時間に相当するゲート幅を有するゲート信号を生成する請求項１または２に記載のＩＦＦＴクロック調整装置。
【請求項４】
前記帰還制御回路は、
予め定めた目標値と前記発振出力カウンタの出力カウント値とを比較し、両値の誤差に応じて目標ＰＷＭ制御値を生成する比較制御部と、
前記比較制御部から目標ＰＷＭ制御値を設定され、当該目標ＰＷＭ制御値に応じたデューティー比を有するパルス信号を出力するＰＷＭ部と、
前記ＰＷＭ部からのパルス信号を平滑し、前記電圧制御発振器に入力するローパスフィルタと
により構成される請求項１、２または３に記載のＩＦＦＴクロック調整装置。
【請求項５】
前記比較制御部は、前記ＰＷＭ部に与えるＰＷＭ制御値として、現在のＰＷＭ制御値が前記目標ＰＷＭ制御値へ達するまで、一定時間間隔で現在のＰＷＭ制御値を前記目標ＰＷＭ制御値へ向けて単位量ずつ増加または減少させる請求項４に記載のＩＦＦＴクロック調整装置。
【請求項６】
放送ＴＳを受けてＯＦＤＭ変調を行うＯＦＤＭ変調器と、
前記ＯＦＤＭ変調器の出力を放送ＲＦ信号に変換するアップコンバータと、
請求項１〜５のいずれかに記載のＩＦＦＴクロック調整装置とを備えたデジタルテレビジョン放送装置。
【請求項７】
放送ＴＳを受けてＯＦＤＭ変調を行うＯＦＤＭ変調器とその出力を放送ＲＦ信号に変換するアップコンバータとを有するデジタルテレビジョン放送装置に用いられるＯＦＤＭ変調器用のＩＦＦＴクロックを調整するＩＦＦＴクロック調整方法であって、
温度変化による発振周波数の変動を抑止するよう温度保証された、基準クロックを生成する基準クロック発振器の発振周波数を計測するステップと、
前記基準クロック発振器の発振周波数の計測により得られた発振周波数の実測値を補正値として不揮発的にデータ記録手段に記録するステップと、
前記データ記録手段に記録された発振周波数の補正値を参照し、前記基準クロック発振器から出力される基準クロックに基づいて単位時間をタイマー回路で計測するステップと、
前記タイマー回路で定められる単位時間内の電圧制御発振器の発振出力を発振出力カウンタで計数するステップと、
予め定めた目標値と前記発振出力カウンタの出力カウント値とを比較し、両値の誤差に応じて前記出力カウント値が前記目標値と一致するように前記電圧制御発振器の入力電圧の制御を行うステップと、
を備えたＩＦＦＴクロック調整方法。
【請求項８】
放送ＴＳを受けてＯＦＤＭ変調を行うＯＦＤＭ変調器とその出力を放送ＲＦ信号に変換するアップコンバータとを有するデジタルテレビジョン放送装置に用いられるＯＦＤＭ変調器用のＩＦＦＴクロックを調整するＩＦＦＴクロック調整方法であって、
温度変化による発振周波数の変動を抑止するよう温度保証された、基準クロックを生成する基準クロック発振器の発振周波数を計測するステップと、
前記基準クロック発振器よりも高精度の基準クロックを用いた送信装置からのＴＳデータを伝送するＲＴＰパケットに包含されたタイムスタンプに基づいて、前記基準クロック発振器の発振周波数の誤差を求め、この誤差を補正する補正値を生成するステップと、
前記補正値を参照し、前記基準クロック発振器から出力される基準クロックに基づいて単位時間をタイマー回路で計測するステップと、
前記タイマー回路で定められる単位時間内の電圧制御発振器の発振出力を発振出力カウンタで計数するステップと、
予め定めた目標値と前記発振出力カウンタの出力カウント値とを比較し、両値の誤差に応じて前記出力カウント値が前記目標値と一致するように前記電圧制御発振器の入力電圧の制御を行うステップと、
を備えたＩＦＦＴクロック調整方法。
【請求項９】
前記求められた基準クロック発振器の発振周波数の誤差または前記補正値があらかじめ定めた閾値を超えたかどうかをチェックするステップと、
前記発振周波数の誤差または前記補正値が前記閾値を超えていなければ、前記補正値を更新するステップと、
前記発振周波数の誤差または前記補正値が前記閾値を超えていれば、前記補正値の更新を抑制するステップと
をさらに備えた請求項８に記載のＩＦＦＴクロック調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＦＦＴ(Inverse Fast Fourier Transform)クロック調整装置、例えば、自主放送コンテンツを複数の配信先に配信する自主放送装置等のデジタルテレビジョン（ＴＶ）放送装置に用いられるＯＦＤＭ変調器用のＩＦＦＴクロック調整装置、ＩＦＦＴクロックの調整方法、およびこれらを用いるデジタルテレビジョン放送装置（単にデジタル放送装置ともいう）に関する。
【背景技術】
【０００２】
ＯＦＤＭ変調器に用いられるＩＦＦＴクロックの周波数の精度はＯＦＤＭ変調器の基本的性能であるＭＥＲ（Modulation Error Ratio）特性を決定する。すなわち、ＩＦＦＴクロックの周波数の精度が高ければ高いほど、ＭＥＲ特性が良好となる。ＭＥＲは、ＯＦＤＭ変調器によるＯＦＤＭ変調の変調誤差比であり、デジタル変調において放送局から送信された振幅・位相と実際の振幅・位相との差を数値で表したものである。ＭＥＲの値（ｄＢ値）は大きいほど信号品質が高いと言える。
【０００３】
そのため、従来、放送局内でＯＦＤＭ変調器を使用するときには非常に精度の高い１０ＭＨｚのクロック源（周波数誤差±０．２５ｐｐｍ程度の発振器）からフェーズロックループ（ＰＬＬ）を用いてＩＦＦＴクロックを生成することにより、ＭＥＲ特性を高めている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１６８１６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、簡易自主放送装置などでは、そのような精度の高い１０ＭＨｚクロック源を実装することはコスト高となり、好ましくない。そこで、ＩＦＦＴクロックを生成する電圧制御発振器（ＶＣＯ）の一種であるＶＣＸＯ（Voltage Controlled Xtal Oscillator）発振器に対してデジタルアナログ変換器（ＤＡＣ）を用いて、ＶＣＸＯ発振器に直接電圧を印加し、この電圧を微調整することによりＩＦＦＴクロックを微調整し、これによりＭＥＲ特性を改善している。ＶＣＸＯ発振器は、ＬＣ−ＶＣＯのコイル（Ｌ）を水晶発振子（ＸＴＡＬ）に置き換えたものであり、周波数安定度が高くなる。
【０００６】
この方法によれば、比較的簡単な構成でＩＦＦＴクロックの精度を高めることが容易となる。しかし、ＶＣＸＯ発振器の温度特性が問題となる。放送ＲＦ信号のＭＥＲ特性は、ＶＣＸＯ発振器から発生するＩＦＦＴクロックの周波数に依存して大きく左右される。既存のＶＣＸＯ発振器の温度特性は必ずしも良好ではなく、調整した制御電圧が一定であっても、温度変動によりＶＣＸＯ発振器の特性が変動してしまう。その結果、ＭＥＲ特性が悪化する結果となっていた。
【０００７】
このような問題に対して、本願出願人は、特願２０１３−３９３７６号（特許文献１に対応）として新規なＩＦＦＴクロック調整装置を提案している。このＩＦＦＴクロック調整装置では、設定されたＤＡＣデータをＤＡＣを介して電圧制御発振器に印加することにより、当該アナログ信号に応じた周波数の発振出力をＯＦＤＭ変調器へＩＦＦＴクロック用のシステムクロック信号として供給する。さらに、電圧制御発振器から出力される発振出力に基づいてその発振周波数（または発振周期）に依存して変化するデジタル値を生成するデジタル値生成手段（カウンタ）およびＭＥＲ測定器を用いて、放送ＲＦ信号のＭＥＲを測定しながらＤＡＣデータを更新し、測定値のほぼ最大値が得られたときのデジタル値を目標デジタル値として不揮発性メモリに記録する。その後、電圧制御発振器４０の発振出力に基づくデジタル値と目標デジタル値とを逐次比較し、両デジタル値の誤差が所定範囲内になるまでＤＡＣデータを更新する。この構成により、ＩＦＦＴクロックの基となるシステムクロック信号を発生する電圧制御発振器の発振出力が温度変動等の影響を受けることなく、放送ＲＦ信号のＭＥＲを良好に維持することが可能となった。
【０００８】
しかしながら、この先行技術では、個々のＩＦＦＴクロック調整装置（ひいてはＴＶ放送装置）について、ＭＥＲの最大値の測定に相応の時間を要し、製品出荷時の工数増加の要因となっていた。
【０００９】
本発明はこのような背景においてなされたものであり、その目的は、ＭＥＲの測定を行うことなく、また、ＩＦＦＴクロックの基となる電圧制御発振器の発振出力の温度変動等の影響を受けることなく、放送ＲＦ信号のＭＥＲを良好に維持することができるＩＦＦＴクロック調整装置、ＩＦＦＴクロックの調整方法、およびデジタルテレビジョン放送装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明によるＩＦＦＴクロック調整装置は、放送ＴＳを受けてＯＦＤＭ変調を行うＯＦＤＭ変調器の出力を放送ＲＦ信号に変換するデジタルテレビジョン放送装置に用いられるＯＦＤＭ変調器用のＩＦＦＴクロックを調整するＩＦＦＴクロック調整装置であって、温度変化による発振周波数の変動を抑止するよう温度保証された、基準クロックを生成する基準クロック発振器と、前記基準クロック発振器の発振周波数の計測により得られた発振周波数の実測値を補正値として不揮発的に記録するデータ記録手段と、前記データ記録手段に記録された発振周波数の補正値を参照し、前記基準クロック発振器から出力される基準クロックに基づいて単位時間を計測するためのタイマー回路と、与えられた入力電圧に応じた周波数の発振出力を生成する電圧制御発振器と、前記タイマー回路で定められる単位時間内の前記電圧制御発振器の発振出力を計数する発振出力カウンタと、予め定めた目標値と前記発振出力カウンタの出力カウント値とを比較し、両値の誤差に応じて前記出力カウント値が前記目標値と一致するように前記電圧制御発振器の制御を行う帰還制御回路とを備えたものである。
【００１１】
基準クロック発振器は、発振周波数の精度が高くなくても温度特性が良好であれば、その発振周波数の実測値（補正値）に基づいて、高精度な単位時間信号を生成することができる。この単位時間信号を基準として、ＩＦＦＴクロック用のシステムクロックを発生する電圧制御発振器の発振周波数を目標周波数に一致するように調整することにより、極めて高精度のＩＦＦＴクロック用のシステムクロック、ひいてはＩＦＦＴクロックを得ることができる。その結果として、電圧制御発振器の温度特性や経年変化等の誤差要因の存在に拘わらず、ＭＥＲ値をほぼ最大に維持することができる。
【００１２】
本発明による他のＩＦＦＴクロック調整装置は、放送ＴＳを受けてＯＦＤＭ変調を行うＯＦＤＭ変調器の出力を放送ＲＦ信号に変換するデジタルテレビジョン放送装置に用いられるＯＦＤＭ変調器用のＩＦＦＴクロックを調整するＩＦＦＴクロック調整装置であって、温度変化による発振周波数の変動を抑止するよう温度保証された、基準クロックを生成する基準クロック発振器と、前記基準クロック発振器よりも高精度の基準クロックを用いた送信装置からのＴＳデータを伝送するＲＴＰパケットに包含されたタイムスタンプに基づいて、前記基準クロック発振器の発振周波数の誤差を求め、この誤差を補正する補正値を生成する補正値生成部と、前記補正値を参照し、前記基準クロック発振器から出力される基準クロックに基づいて単位時間を計測するためのタイマー回路と、与えられた入力電圧に応じた周波数の発振出力を生成する電圧制御発振器と、前記タイマー回路で定められる単位時間内の前記電圧制御発振器の発振出力を計数する発振出力カウンタと、予め定めた目標値と前記発振出力カウンタの出力カウント値とを比較し、両値の誤差に応じて前記出力カウント値が前記目標値と一致するように前記電圧制御発振器の制御を行う帰還制御回路とを備えたものである。
【００１３】
基準クロック発振器は、発振周波数の精度が高くなくても温度特性が良好であれば、この基準クロック発振器よりも高精度の基準クロックを用いた送信装置からのＴＳデータを伝送するＲＴＰパケットに包含されたタイムスタンプに基づいて、補正値生成部により、基準クロック発振器の発振周波数の誤差を求め、この誤差を補正する補正値を生成し、この補正値に基づいて、高精度な単位時間信号を生成することができる。この単位時間信号を基準として、ＩＦＦＴクロック用のシステムクロックを発生する電圧制御発振器の発振周波数を目標周波数に一致するように調整することにより、極めて高精度のＩＦＦＴクロック用のシステムクロック、ひいてはＩＦＦＴクロックを得ることができる。その結果として、電圧制御発振器の温度特性や経年変化等の誤差要因の存在に拘わらず、ＭＥＲ値をほぼ最大に維持することができる。
【００１４】
前記タイマー回路は、その一態様として、前記基準クロック発振器から出力される基準クロックの計数を開始してから当該カウント値が前記補正値に達したときまでの時間に相当するゲート幅を有するゲート信号を生成する。
【００１５】
前記帰還制御回路は、その一態様として、予め定めた目標値と前記発振出力カウンタの出力カウント値とを比較し、両値の誤差に応じて目標ＰＷＭ制御値を生成する比較制御部と、前記比較制御部から目標ＰＷＭ制御値を設定され、当該目標ＰＷＭ制御値に応じたデューティー比を有するパルス信号を出力するＰＷＭ部と、前記ＰＷＭ部からのパルス信号を平滑し、前記電圧制御発振器に入力するローパスフィルタとにより構成される。
【００１６】
前記比較制御部は、その一態様として、前記ＰＷＭ部に与えるＰＷＭ制御値として、現在のＰＷＭ制御値が前記目標ＰＷＭ制御値へ達するまで、一定時間間隔で現在のＰＷＭ制御値を前記目標ＰＷＭ制御値へ向けて単位量ずつ増加または減少させる。
【００１７】
本発明によるデジタルテレビジョン放送装置は、放送ＴＳを受けてＯＦＤＭ変調を行うＯＦＤＭ変調器と、前記ＯＦＤＭ変調器の出力を放送ＲＦ信号に変換するアップコンバータと、上記のいずれかに記載のＩＦＦＴクロック調整装置とを備えたものである。
【００１８】
本発明によるＩＦＦＴクロック調整方法は、放送ＴＳを受けてＯＦＤＭ変調を行うＯＦＤＭ変調器とその出力を放送ＲＦ信号に変換するアップコンバータとを有するデジタルテレビジョン放送装置に用いられるＯＦＤＭ変調器用のＩＦＦＴクロックを調整するＩＦＦＴクロック調整方法であって、温度変化による発振周波数の変動を抑止するよう温度保証された、基準クロックを生成する基準クロック発振器の発振周波数を計測するステップと、前記基準クロック発振器の発振周波数の計測により得られた発振周波数の実測値を補正値として不揮発的にデータ記録手段に記録するステップと、前記データ記録手段に記録された発振周波数の補正値を参照し、前記基準クロック発振器から出力される基準クロックに基づいて単位時間をタイマー回路で計測するステップと、前記タイマー回路で定められる単位時間内の電圧制御発振器の発振出力を発振出力カウンタで計数するステップと、予め定めた目標値と前記発振出力カウンタの出力カウント値とを比較し、両値の誤差に応じて前記出力カウント値が前記目標値と一致するように前記電圧制御発振器の制御を行うステップとを備えたものである。
【００１９】
また、本発明による他のＩＦＦＴクロック調整方法は、放送ＴＳを受けてＯＦＤＭ変調を行うＯＦＤＭ変調器とその出力を放送ＲＦ信号に変換するアップコンバータとを有するデジタルテレビジョン放送装置に用いられるＯＦＤＭ変調器用のＩＦＦＴクロックを調整するＩＦＦＴクロック調整方法であって、温度変化による発振周波数の変動を抑止するよう温度保証された、基準クロックを生成する基準クロック発振器の発振周波数を計測するステップと、前記基準クロック発振器よりも高精度の基準クロックを用いた送信装置からのＴＳデータを伝送するＲＴＰパケットに包含されたタイムスタンプに基づいて、前記基準クロック発振器の発振周波数の誤差を求め、この誤差を補正する補正値を生成するステップと、前記補正値を参照し、前記基準クロック発振器から出力される基準クロックに基づいて単位時間をタイマー回路で計測するステップと、前記タイマー回路で定められる単位時間内の電圧制御発振器の発振出力を発振出力カウンタで計数するステップと、予め定めた目標値と前記発振出力カウンタの出力カウント値とを比較し、両値の誤差に応じて前記出力カウント値が前記目標値と一致するように前記電圧制御発振器の制御を行うステップとを備えたものである。
【００２０】
このＩＦＦＴクロック調整方法において、前記求められた基準クロック発振器の発振周波数の誤差または前記補正値があらかじめ定めた閾値を超えたかどうかをチェックするステップと、前記発振周波数の誤差または前記補正値が前記閾値を超えていなければ、前記補正値を更新するステップと、前記発振周波数の誤差または前記補正値が前記閾値を超えていれば、前記補正値の更新を抑制するステップとをさらに備えてもよい。これにより、例えば送信側の異常時にＩＦＦＴクロックを誤調整してしまうような不具合の発生を防止することができる。
【発明の効果】
【００２１】
本発明によれば、ＭＥＲの測定を行うことなく、また、ＩＦＦＴクロックの基となる電圧制御発振器の発振出力の温度変動等の影響を受けることなく、放送ＲＦ信号のＭＥＲを良好に維持することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施形態によるＩＦＦＴクロック調整装置のシステムの概略構成を示したブロック図である。
【図２】図１に示したＩＦＦＴクロック調整装置の初期設定時のシステム構成を示す図である。
【図３】図１に示したＩＦＦＴクロック調整装置を用いたデジタルテレビジョン放送装置の概略構成を示す図である。
【図４】本発明の第１の実施形態における個々のＩＦＦＴクロック調整装置の初期設定時の処理手順を表したフローチャートである。
【図５】図１に示したＩＦＦＴクロック調整装置内の帰還制御回路の比較制御部の具体的な動作例を説明するためのフローチャートである。
【図６】本発明の第２の実施形態によるコンテンツ配信システムの概略構成を表したブロック図である。
【図７】図６における送信装置におけるＴＳ／ＩＰ変換部（図示せず）による処理の概要を説明するための図である。
【図８】図６におけるＴＳ／ＩＰ変換部により生成されるＩＰパケットとしてのＲＴＰパケットの概略構成を示す図である。
【図９】本発明の第２の実施形態の受信装置の概略構成を示すブロック図である。
【図１０】図６における補正値生成部の処理手順を示したフローチャートである。
【図１１】図１０に示した処理の説明に供する図である。
【図１２】図６に示した処理において変数ｉが所定値ｎに達するまでの誤差計測時間Ｔに関連するデータをテーブル形式に示した図である。
【図１３】図１０の処理の変形例を示すフローチャートである。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態について図面を参照しながら詳細に説明する。
【００２４】
＜第１の実施形態＞
＜ＩＦＦＴクロック調整装置の構成＞
本実施形態によるＩＦＦＴクロック調整装置１００は、放送ＴＳを受けてＯＦＤＭ変調を行うＯＦＤＭ変調器の出力を放送ＲＦ信号に変換するデジタルテレビジョン放送装置に用いられるＯＦＤＭ変調器用のＩＦＦＴクロックを調整する装置である。
【００２５】
上述したように、ＩＳＤＢ−Ｔ変調方式のＭＥＲは、ＩＦＦＴクロックをいかに精度よく維持することができるかに依存する。このＩＦＦＴクロックの周波数は８，１２６，９８４Ｈｚである。ＩＦＦＴクロックを生成するには、通常  その周波数の８倍または１６倍の周波数の基準クロックを使用する。８倍の周波数は６５．０１５８７２ＭＨｚである。
【００２６】
一般に、発振周波数を高精度に維持するにはＰＬＬ（Phase Lock Loop）が用いられる。ＩＳＤＢ−Ｔ変調の場合、ＩＦＦＴクロックの精度をＨｚ単位で維持する必要があるため、高精度の基準クロック（リファレンスクロック）が必要とされる。そのため、例えば恒温槽つきの水晶発振器（ＯＣＸＯ： Oven Controlled Crystal Oscillator）などが用いられるが、そのような部品を装置の構成部品として使用するとコスト高となって、現実的ではない。
【００２７】
本実施形態では、このＩＦＦＴクロックの理想周波数を簡易な構成により得て、かつ高精度に維持する方法および装置を提案するものである。
【００２８】
図１は、本実施形態によるＩＦＦＴクロック調整装置１００のシステムの概略構成を示したブロック図である。
【００２９】
ＩＦＦＴクロック調整装置１００は、帰還制御回路３０と、電圧制御発振器４０と、発振出力カウンタ５０と、基準クロック発振器６１と、タイマー回路６０と、不揮発性メモリ６３とを含む。
【００３０】
基準クロック発振器６１は、温度変化による発振周波数の変動を抑止するよう温度保証された、基準クロックを生成するデバイスである。本実施形態では、温度補償型水晶発振器（TCXO: Temperature Compensated Crystal Oscillator）を用いる。その周波数は特に限定するものではないが、本例では２５ＭＨｚまたは２７ＭＨｚを例として挙げる。本実施形態で用いる基準クロック発振器６１の精度は超高精度である必要はなく、比較的高精度な周波数誤差±２．５ｐｐｍ程度のもので足りる。
【００３１】
基準クロック発振器６１の発振周波数のばらつき（公称値に対する誤差）は問題とならない。その公称値に対する実際の周波数値の誤差が大きくても、実際の周波数値の温度変化や経年変化が小さければ足りる。このような特性を有する発振器デバイスは比較的安価に入手が可能である。ネットワーク系には２５ＭＨｚ、放送系には２７ＭＨｚなどの周波数を有するデバイスが提供されている。
【００３２】
例えば、精度２．５ｐｐｍの２７ＭＨｚの基準クロック発振器の発振周波数の誤差は６７．５Ｈｚであり、２５ＭＨｚの場合の誤差は６２．５Hzである。
【００３３】
一例として、２７ＭＨｚの場合、発振周波数は、個体によって２７００００６７．５Ｈｚから２６９９９９３２．５Ｈｚまで変動する可能性がある。
【００３４】
この実際の発振周波数は、高精度の周波数カウンタで計測するとＨｚ単位で値を求めることができる。そのときの精度は、仮に誤差１Ｈｚとすると、３７ｐｐｂとなる。
【００３５】
不揮発性メモリ６３は、電源が切断された状態でも記憶しているデータを保持する例えばＥＥＰＲＯＭ等の記憶装置（データ記録手段）であり、本実施形態では、基準クロック発振器６１の発振周波数の計測により得られた発振周波数の実測値を補正値として不揮発的に記録するデータ記録手段として機能する。
【００３６】
タイマー回路６０は、不揮発性メモリ６３に記録された発振周波数の補正値を参照し、基準クロック発振器６１から出力される基準クロックに基づいて単位時間を計測するための回路である。このタイマー回路６０は、基準クロック発振器６１と不揮発性メモリ６３に記録されたデータと協働して、高精度な単位時間信号を生成する。
【００３７】
帰還制御回路３０は、本実施形態における予め定めた目標値３３と発振出力カウンタ５０の出力カウント値とを比較し、両値の誤差に応じて出力カウント値が目標値と一致するように電圧制御発振器４０の制御を行う回路である。予め定めた目標値３３は、本実施形態におけるＩＦＦＴクロックの理想周波数の値であり、ここでは"６５０１５８７２"とする。
【００３８】
電圧制御発振器４０は、その入力端子に与えられた入力電圧に応じた周波数の発振出力を生成する回路であり、ここではＶＣＸＯ（Voltage Controlled Crystal Oscillator：電圧制御水晶発振器）を用いている。この電圧制御発振器４０の発振出力がＩＦＦＴクロックの基となるクロック信号（システムクロック）としてＯＦＤＭ変調器１１０に供給される。本発明を特に限定するものではないが、本例での電圧制御発振器４０の発振出力の目標の周波数は、ＩＦＦＴクロックの８倍の周波数（６５ＭＨｚ）である。
【００３９】
発振出力カウンタ５０は、タイマー回路６０で定められる単位時間内の電圧制御発振器４０の発振出力を計数する回路である。上記の具体例では、発振出力カウンタ５０はタイマー回路６０からのゲート信号のゲート幅の期間内で電圧制御発振器４０の発振出力を計数する。
【００４０】
帰還制御回路３０は、比較制御部３５と、パルス幅変調（ＰＷＭ）部３６と、ローパスフィルタ（ＬＰＦ）３７とを含む。
【００４１】
比較制御部３５は、予め定めた目標値３３と発振出力カウンタ５０の出力カウント値とを比較し、両値の誤差に応じて目標ＰＷＭ制御値を生成する機能を有する。後に詳述するように本実施形態における比較制御部３５は、ＰＷＭ部３６に与えるＰＷＭ制御値として、現在のＰＷＭ制御値が目標ＰＷＭ制御値へ達するまで、一定時間間隔で現在のＰＷＭ制御値を目標ＰＷＭ制御値へ向けて単位量ずつ増加または減少させるよう、ＰＷＭ部３６を制御する。単位量ずつの変化によれば、電圧制御発振器４０の発振出力の周波数が急峻に変化して帰還ループの動作が一時的に不安定となる、という事態の発生を防止することができる。
【００４２】
現在のＰＷＭ制御値を増加させるか減少させるかは、予め定めた目標値３３と発振出力カウンタ５０の出力カウント値の差分である周波数差Ａの符号に基づいて定まる。例えば、カウント値が目標値よりも低い側に所定範囲を外れた場合には、ＤＡＣデータを所定量増加させることにより電圧制御発振器４０の発振出力の周波数を高める。反対にカウント値が目標値よりも高い側に外れた場合には、ＤＡＣデータを所定量減少させることにより電圧制御発振器４０の発振出力の周波数を低下させる。
【００４３】
ＰＷＭ部３６は、比較制御部３５から目標ＰＷＭ制御値を設定され、当該目標ＰＷＭ制御値に応じたデューティー比を有するパルス信号を出力する。本例では、１４ビットのＰＷＭ制御を想定している。但し、本発明はこのビット数に限定されるものではない。
【００４４】
ＬＰＦ３７は、ＰＷＭ部３６からのパルス信号を平滑し、電圧制御発振器４０に入力する。
【００４５】
このような構成を有する本実施形態における帰還制御回路３０の働きは、発振出力カウンタ５０の出力カウント値と目標値３３の誤差に応じて、発振出力カウンタ５０の出力カウント値が漸次、目標値３３へ近づいていき両値が一致するように電圧制御発振器４０の制御を行う。
【００４６】
その結果として、発振出力カウンタ５０の発振周波数、ひいてはＩＦＦＴクロックの周波数の目標周波数に対する誤差が絶えず補正され、ＩＦＦＴクロックの周波数が目標周波数に一致するように安定的に維持されることになる。
【００４７】
ＰＷＭ部３６とＬＰＦ３７は、等価的にデジタルアナログ変換器（ＤＡＣ）として機能する。ＰＷＭ部３６をＰＷＭ回路としてＦＰＧＡ（Field Programmable Gate Array）に含めることができるので、装置のコスト低減を図ることができる。
【００４８】
図２は、図１に示したＩＦＦＴクロック調整装置１００の初期設定時のシステム構成を示している。個々のＩＦＦＴクロック調整装置１００の初期設定時には、図２に示すように、ＩＦＦＴクロック調整装置１００に対して、基準クロック発振器６１の発振周波数を正確に計測するための高精度の周波数計測器６５と、この周波数計測器６５により得られた実測値を不揮発性メモリ６３に記録（不揮発的に記憶）するための設定器６６が接続される。周波数計測器６５は、本例では、少なくとも誤差１Ｈｚの精度で計測できるものを用いる。
【００４９】
図３は、ＩＦＦＴクロック調整装置１００を用いたデジタルテレビジョン放送装置の概略構成を示している。デジタルテレビジョン放送装置は、ＯＦＤＭ変調器１１０およびアップコンバータ１２０を含む。
【００５０】
ＯＦＤＭ変調器１１０は、例えばＳＤ／ＨＤ−ＭＰＥＧ２信号およびデータ放送信号を含むトランスポート信号（放送ＴＳ）を受けてＯＦＤＭ変調を行い、ＯＦＤＭ変調出力を生成する。アップコンバータ１２０は、このＯＦＤＭ変調出力をＶＨＦ／ＵＨＦ／ＣＡＴＶなどの所望のチャンネルのＲＦ信号（放送ＲＦ信号）に変換する。このＲＦ信号は、必要に応じて混合器等を介してテレビ受信機（通常、複数台）へ伝送され、あるいは、アンテナを介して電波として送信される。
【００５１】
＜ＩＦＦＴクロック調整装置１００の動作＞
図４に、個々のＩＦＦＴクロック調整装置１００の初期設定時の処理手順を表したフローチャートを示す。
【００５２】
個々のＩＦＦＴクロック調整装置１００の初期設定時には、図２に示したように、高精度の周波数計測器６５をＩＦＦＴクロック調整装置１００に接続し、基準クロック発振器６１の発振周波数を高精度に計測する（Ｓ１１）。その際、好ましくは、ＩＦＦＴクロック調整装置１００の電源投入後、温度が安定するまで待機する。周波数計測器６５では、基準クロック発振器６１の発振出力を所定の時間（例えば１０秒程度まで）計測して、精度を高めることができる。得られた実測値は、設定器６６により不揮発性メモリ６３に記録（不揮発的に記憶）する（Ｓ１２）。例えば、２５ＭＨｚの基準クロック発振器６１の実際のクロック周波数を計測した場合、仮にその実測値が２５，０００，０６２Ｈｚであったとすると、その値"２５００００６２"を不揮発性メモリ６３に記録する。
【００５３】
このような初期設定処理は、ＩＦＦＴクロック調整装置１００またはこれを搭載したデジタルテレビジョン放送装置の出荷前の処理として実行可能である。この処理は、上述した先行技術のようにＭＥＲの測定を要しないので、極めて迅速に実行することができる。
【００５４】
次に、再度図１を参照して、上記のような初期設定を終了したＩＦＦＴクロック調整装置１００の通常動作時の動作を説明する。
【００５５】
タイマー回路６０は、基準クロック発振器６１から出力される基準クロックの計数を開始してから当該計数値が不揮発性メモリ６３に記録された発振周波数値に達するときまでの単位時間（本例では１秒）に相当するゲート幅を有するゲート信号（単位時間信号）を生成する。
【００５６】
発振出力カウンタ５０は、このゲート信号のゲート幅で定まる時間内に、電圧制御発振器（ＶＣＸＯ）４０の発振出力（６５ＭＨｚクロック）を計数する。
【００５７】
発振出力カウンタ５０により得られたカウント値は、帰還制御回路３０の比較制御部３５により、目標値３３と比較される。当該カウント値と目標値との差分は以前のデータに加算され、ＰＷＭ部３６のＰＷＭ制御用の新しい制御データとして用いられる。
【００５８】
この制御データは１４ビットのＰＷＭ部３６に設定される。ＰＷＭ部３６のパルス出力はローパスフィルタ３７を使ってアナログ電圧に変換され、電圧制御発振器４０に印加される。電圧制御発振器４０は与えられた入力電圧の大きさに応じた周波数の発振出力を生成する。
【００５９】
図５は、帰還制御回路３０の比較制御部３５の具体的な動作例を説明するためのフローチャートである。
【００６０】
まず、初期ＰＷＭ制御値を設定する（Ｓ２１）。この例では、初期ＰＷＭ制御値を０ｘ２０００とする。ここに"０ｘ"はその後に続く数値が１６進数であることを示す。この初期ＰＷＭ制御値０ｘ２０００は、１４ビットＰＷＭ部３６の制御範囲の中心値に相当する。初期ＰＷＭ制御値は制御範囲の中心値に限るものではないが、中心値とすることにより後述する差分が小さくなり、目標値に達する時間の短縮が期待できる。
【００６１】
その後、ステップＳ２２〜Ｓ２９のループ処理を繰り返して実行する。
【００６２】
ステップＳ２２では、発振出力カウンタ５０により、電圧制御発振器４０（ＶＣＸＯ）の発振周波数を計測する。
【００６３】
ステップＳ２３では、比較制御部３５により、目標値３３（"６５０１５８７２"）とカウント値（実測値）との差分である周波数差Ａを求める。この周波数差Ａは、初期ＰＷＭ制御値に対して、電圧制御発振器４０の発振周波数が目標値からずれていることを意味する。
【００６４】
ステップＳ２４では、この周波数差Ａの絶対値が所定の許容値Ｄを超えているか否かを判定する。
【００６５】
周波数差Ａの絶対値が許容値Ｄ以下であれば、一定時間待機して（Ｓ２５）、ステップＳ２２へ戻る。この一定時間は、少なくとも、ＰＷＭ制御の一周期＋フィルタ安定時間＋ＶＣＸＯ周波数安定時間である。  
【００６６】
ステップＳ２４において周波数差Ａの絶対値が所定の許容値Ｄを超えていると判定されれば、次のステップＳ２６へ移行する。
【００６７】
ステップＳ２６では、周波数差ＡをＰＷＭ制御値の差分Ｐ（ＰＷＭ制御値の変動量）に換算して、それを現在のＰＷＭ制御値に加算（あるいは減算）し、目標ＰＷＭ制御値を算出する。なお、この差分Ｐ全体の加算（減算）を一度に行うと、ＰＷＭ出力ひいては電圧制御発振器の出力の変動が大きくなり、動作が不安定となるおそれがある。
【００６８】
そこで、１４ビットＰＷＭ制御値をその最小変化量（１ステップ）ずつ時間をかけて（所定時間たとえば１秒単位に）変更（増減）することとする。これにより周波数の一度の変動量を最小にし、周波数ジッターの低減が図れる。そのため、ステップＳ２７で、ＰＷＭ制御値を最小変更する。
【００６９】
ついで、ステップＳ２８で所定の待ち時間だけ待機する。この待ち時間は、少なくとも、ＰＷＭ制御値の変更が電圧制御発振器４０の出力に反映されるだけの時間である。
【００７０】
続くステップＳ２９において、変更したＰＷＭ制御値が目標ＰＷＭ制御値に達したか否かを判定する。達していなければ、ステップＳ２７へ戻って、さらにＰＷＭ制御値の最小変更を行う。目標ＰＷＭ制御値に達したら、ステップＳ２２へ戻り、上記の電圧制御発振器４０の発振周波数の計測以降の処理を再度実行する。
【００７１】
ここで、ステップＳ２６で説明した周波数差ＡをＰＷＭ制御値の差分Ｐに換算する方法について簡単に説明する。
【００７２】
電圧制御発振器４０の発振周波数の範囲は、電圧制御発振器４０の入力アナログ電圧の範囲（例えば０Ｖ〜３．３Ｖ）に対応する周波数範囲である。この周波数範囲はＰＷＭ制御のビット数（ここでは１４ビット）の制御範囲（０ｘ００００〜０ｘ３ＦＦＦ）に対応する。この場合、初期ＰＷＭ制御値０ｘ２０００は、電圧制御発振器４０の入力アナログ電圧１．６５Ｖに相当する。そこで、当該周波数範囲を０ｘ３ＦＦＦ（１０進数で２の１４乗）で割れば、ＰＷＭ制御の１ステップ当たりの周波数幅Δｆ［Ｈｚ／ｓｔｅｐ］が得られる。この逆数として、周波数１Ｈｚあたりのステップ数ΔＳ［ｓｔｅｐ／Ｈｚ］が得られる。そこで、周波数差Ａに、周波数１Ｈｚあたりのステップ数ΔＳ［ＳＴＥＰ／Ｈｚ］を掛け算すると、ＰＷＭ制御値の差分Ｐを求めることができる。このＰＷＭ制御値の差分Ｐを現在のＰＷＭ制御値に加算したものが目標ＰＷＭ制御値である。
【００７３】
本実施形態では、電圧制御発振器（ＶＣＸＯ発振器）の良好な温度特性は特に必要としない。良好な温度特性を有する基準クロック発振器６１に加えて、不揮発性メモリ６３に記録する数値を高精度に設定すれば、電圧制御発振器の発振周波数を高精度に計測することができる。その結果、電圧制御発振器の経年変化や温度特性による変動があっても、帰還制御回路３０の制御により電圧制御発振器の発振周波数を高精度に維持することが可能となる。これにより、ＩＦＦＴクロックの周波数を高精度に維持し、ＯＦＤＭ変調特性を格段に向上させることができる。
【００７４】
＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。
【００７５】
この第２の実施形態は、送信装置から配信されるコンテンツを受信して放送する手段を含む受信装置における高精度の単位時間の計測および基準クロックの補正を、ＩＰ伝送を利用して行うものである。すなわち、この時間補正は一台の親機に合わせて、全ての子機が時間補正をする方法である。計測動作を開始してから一定時間経過すると全ての子機の単位時間（ここでは１秒）の計測が完了し、ＭＥＲ補正も達成できる。
【００７６】
＜コンテンツ配信システムの概略構成＞
図６に、本実施形態によるコンテンツ配信システムの概略構成を表したブロック図を示す。本明細書において、コンテンツとは動画像（または映像）、音声、静止画等のいずれかまたはそれらの任意の組み合わせをいう。本実施形態におけるコンテンツ配信システムの受信装置はデジタル放送システムの一部として把握することもできる。
【００７７】
このシステムは、典型的には、送信側の送信装置２００と、受信側の１以上（典型的には複数）の受信装置３００とが通信ネットワーク２５０（例えばインターネット等のＩＰ網）で接続されたものである。この図では３台の受信装置＃１〜＃３を示しているが、受信装置３００の台数は３台に限るものではない。
【００７８】
送信装置２００にはその基準クロックを発生する装置として超高精度発振器２１０を用いる。超高精度発振器２１０は、例えば、精度１０ｐｐｂ程度の２５ＭＨｚまたは２７ＭＨｚの恒温槽発振器である。このような高超精度であれば恒温槽発振器以外の基準クロック発生手段を用いてもよい。
【００７９】
本実施形態のシステムにおいては、送信装置２００および受信装置３００は、通信ネットワーク２５０を介して相互にＩＰパケットでデータの送受信を行う。
【００８０】
本実施形態における送信装置２００は、リアルタイムトランスポートプロトコル（ＲＴＰ)を使用したＩＰパケットにより通信ネットワーク経由でコンテンツを伝送するための装置である。より具体的には、映像、音声およびデータを含みうるコンテンツをＴＳパケットとしてＲＴＰストリームにより通信ネットワーク２５０へ送信する。ＲＴＰストリームは、ユニキャストまたはマルチキャストで送信を行う。ユニキャストとは、１台の送信装置２００が特定の１台の受信装置３００へ１対１で配信を行う方式である。マルチキャストとは、１台の送信装置２００が複数の受信装置３００へ、１対特定多数で配信を行う方式である。ブロードキャストとは、１台の送信装置２００が不特定多数の受信装置３００へ配信を行う方式である。
【００８１】
本実施形態における受信装置３００は、送信装置２００からＲＴＰを利用してＩＰパケットにより通信ネットワーク経由で配信されるコンテンツをＲＴＰストリームとして受信し、コンテンツの簡易自主放送装置として機能する機器である。より具体的には、受信装置３００は、ＲＴＰを使用したＩＰパケットによるＭＰＥＧ２−ＴＳの伝送を受ける受信装置であり、ＴＳデータを送信装置２００から受信する。受信装置３００は１台でもよいが、典型的には複数台である。各受信装置３００には、その出力信号を再生する表示装置および放送ＲＦ信号として再送信する装置が接続されうる。表示装置は、映像および音声を再生するモニタ、テレビジョン受信機等である。
【００８２】
なお、送信装置２００から送信するＴＳデータは暗号化されてもよい。その場合、受信装置３００側には復号化手段を備える。
【００８３】
図７に、送信装置２００におけるＴＳ／ＩＰ変換部（図示せず）による処理の概要を説明する。この図に模式的に示すように、ＴＳ／ＩＰ変換部は所定の個数の時系列のＴＳパケット６９をカプセル化して１つのＲＴＰパケット７０を構成する。時系列の複数のＴＳパケットは、映像、音声、ＰＡＴ（Program Association Table)、ＰＭＴ(Program Map Table)、ＰＣＲ(Program Clock Reference)、Ｎｕｌｌ(空)等の各種のパケットを含み得る。各ＲＴＰパケット７０には一連のシーケンス番号（ｎ，ｎ＋１，…）が付与される。シーケンス番号はＲＴＰパケットの送出ごとに増分（＋１）される。
【００８４】
図８に、ＴＳ／ＩＰ変換部１０５により生成されるＩＰパケットとしてのＲＴＰパケット７０の概略構成を示す。ＲＴＰパケット７０は、ＩＰヘッド７１と、ＵＤＰヘッダ７２と、ＲＴＰヘッダ７３と、データ７４の各部により構成される。
【００８５】
ＩＰヘッド７１は、ＩＰパケットのヘッダ部であり、送信元ＩＰアドレス、宛先ＩＰアドレス等が格納される。
【００８６】
ＵＤＰヘッダ７２は、ＵＤＰパケットのヘッダ部であり、ＵＤＰに関連した送信元ポートおよび宛先ポートが格納される。
【００８７】
ＲＴＰヘッダ７３は、ＲＴＰパケットのヘッダ部であり、上述したＲＴＰパケットのシーケンス番号、およびタイムスタンプ等が格納される。タイムスタンプは所定ビット数（例えば３２ビット）のデータであり、各ＲＴＰパケットの先頭のＴＳパケットの送信時刻の情報が格納される。
【００８８】
データ７４には、一連のＴＳパケット等のデータが包含される。
【００８９】
本実施形態では、このようなコンテンツ配信システムにおいて、送信装置２００からのＲＴＰ伝送におけるタイムスタンプを利用して、受信装置３００に本発明を適用するものである。
【００９０】
図９に本実施形態の受信装置３００の概略構成を示す。受信装置３００は、ＩＰ受信部１３０と、ＩＦＦＴクロック調整装置１００ａと、ＯＦＤＭ変調器１１０と、アップコンバータ１２０を備える。
【００９１】
ＩＦＦＴクロック調整装置１００ａは基本的には図１に示した第１の実施形態のＩＦＦＴクロック調整装置１００と同様であるが、基準クロック発振器６１ａは放送系の２７ＭＨｚを採用した例を説明する。また、第１の実施形態で用いた不揮発性メモリ６３は削除し、補正値生成部６８を追加する。この補正値生成部６８は、後に詳述するように、不揮発性メモリ６３に記録されていた発振周波数の実測値に相当する数値を、ＩＰ受信部１３０から受領するタイムスタンプに基づいて生成する機能を有する。
【００９２】
ＯＦＤＭ変調器１１０と、アップコンバータ１２０についてはその構成および動作は第１の実施形態で説明したと同様であり、説明を省略する。ＩＰ受信部１３０の構成および動作については以下に説明する。
【００９３】
＜受信装置３００の概略構成＞
受信装置３００は、ＩＰ入力部１３１、ＩＰ／ＴＳ変換部１３３、およびＴＳ出力部１３５を含む。
【００９４】
ＩＰ入力部１３１は、送信装置２００から受け取ったＩＰパケット（ＲＴＰパケット等）を入力する入力インタフェース部である。ＩＰ入力の具体的なインタフェースは問わない。ＲＴＰパケットはＩＰ入力部１３１の後段のＩＰ／ＴＳ変換部１３３へ送られる。
【００９５】
ＩＰ／ＴＳ変換部１３３は、受信したＩＰパケット、すなわちＲＴＰパケットをＴＳパケットに変換（復元）する部位である。復元されたＴＳパケットは後段のＴＳ出力部１３５へ入力される。ＩＰ／ＴＳ変換部１３３は、また、ＲＴＰパケットに含まれるタイムスタンプを抽出し、ＩＦＦＴクロック調整装置１００ａ内の補正値生成部６８へ送る。
【００９６】
ＴＳ出力部１３５は、ＩＰ／ＴＳ変換部１３３からＴＳパケットを受けて、所定（所望）の形式のＴＳデータを出力する。本実施形態では、上記のとおり、ＴＳデータをデジタル放送波としてＲＦ信号に変換するために、ＴＳ出力部１３５の後段にＯＦＤＭ変調器１１０およびＲＦアップコンバータ１２０を設けている。
【００９７】
ＩＦＦＴクロック調整装置１００ａ内の補正値生成部６８は、ＲＴＰパケットに含まれるタイムスタンプと、基準クロック発振器６１ａから出力される基準クロックとに基づいて、発振周波数の補正値を生成する。この補正値は、第１の実施形態における不揮発性メモリ６３に記録される発振周波数値のデータに相当する。
【００９８】
以下、補正値生成部６８の具体的な動作例について説明する。
【００９９】
送信装置２００から受領したタイムスタンプは送信装置２００の超高精度発振器２１０の基準クロックに基づいて生成されたものであるが、通信経路を経て、所定のジッターを有する。そこで、連続した複数のタイムスタンプに基づいてより高精度の基準時間を求め、この高精度の基準時間を基準として、受信装置３００内部の基準クロック発振器６１ａの発振周波数の誤差を算出し、所定の補正値を求める。
【０１００】
＜ＩＦＦＴクロック調整装置１００ａの動作＞
図１０は、補正値生成部６８の処理手順を示したフローチャートである。この処理は受信装置３００の電源投入時、およびその他、周期的、定期的（例えば１日１回定時）または必要なときに実行される。
【０１０１】
この処理が起動されたとき、まず、変数ｉをそれぞれ０にリセットする（Ｓ３１）。この変数ｉはタイムスタンプの受領毎にインクリメント（１増分）する変数である。
【０１０２】
ついで、受信装置３００内部の基準クロック（この例では２７ＭＨｚ）に基づき内部のタイムスタンプを発生する変数（カウンタ）であるＭｙＴｉｍｅＳｔａｍｐを０から始動する（Ｓ３２）。より具体的には、ＭｙＴｉｍｅＳｔａｍｐは３００個の２７ＭＨｚクロックが発生する毎に１増分する変数（カウンタ）である。２７ＭＨｚ／３００は９０ＫＨｚに相当する。受信装置３００内部の基準クロックの精度は第１の実施形態と同様のものであり、その発振周波数は温度等の変動を受けて変動する。
【０１０３】
補正値生成部６８が受信装置３００経由で送信装置２００からのタイムスタンプを受領したとき（Ｓ３３）、ステップＳ３４へ進み、変数ｉが０か否かをチェックする。変数ｉ＝０であれば、次のステップＳ３５へ進む。
【０１０４】
ステップＳ３５では、受領したタイムスタンプを表す変数ＩｎｃｏｍｉｎｇＴｉｍｅＳｔａｍｐの値を変数ＩｎｃｏｍｉｎｇＴｉｍｅＳｔａｍｐＡに入力するとともに、その時点の受信装置３００内部の基準クロックに基づく変数ＭｙＴｉｍｅＳｔａｍｐの値を変数ＭｙＴｉｍｅＳｔａｍｐＡに入力する。その後、ステップＳ３６で、変数ｉをインクリメント（１増分）する（Ｓ３６）。
【０１０５】
変数ｉが、予め定めた所定値ｎ未満であれば（Ｓ３７，Ｙｅｓ）、ステップＳ３３へ戻る。所定値ｎについては後述する。変数ｉが所定値ｎに達したら（Ｓ３７，Ｎｏ）、次のステップＳ３８へ進む。
【０１０６】
ステップＳ３８では、受領したタイムスタンプを表す変数ＩｎｃｏｍｉｎｇＴｉｍｅＳｔａｍｐの値を変数ＩｎｃｏｍｉｎｇＴｉｍｅＳｔａｍｐＢに入力するとともに、その時点の受信装置３００内部の基準クロックに基づく変数ＭｙＴｉｍｅＳｔａｍｐの値を変数ＭｙＴｉｍｅＳｔａｍｐＢに入力する。
【０１０７】
続くステップＳ３９では、次式により、最初にタイムスタンプを受領した時点（ｉ＝０）から現時点（ｉ＝ｎ）までの時間を、タイムスタンプに基づく時間差と、受信装置内の基準クロックに基づく時間差として求め、さらに、両時間差の誤差すなわち時間誤差Ｔｄｅｌｔａを次式により算出する。
【０１０８】
Tdelta =｛(IncomingTimeStampB - IncomingTimeStampA｝ − ｛MyTimeStampB - MyTimeStampA｝    …（１）
【０１０９】
続くステップＳ４０で、受信装置内の基準クロック発振器の発振周波数の誤差、より厳密には誤差率Ｅｒを次式により求める。
【０１１０】
Er = Tdelta / ｛IncomingTimeStampB - IncomingTimeStampA｝  …（２）
【０１１１】
ついでステップＳ４１により、この誤差率Ｅｒに基づいて、発振周波数の補正値Ｆｃを次式により求める。
【０１１２】
Ｆｃ＝Ｆｒｅｆ × Ｅｒ  ＋  Ｆｒｅｆ  …（３）
【０１１３】
ここに、Ｆｒｅｆは基準クロック発振器６１の発振周波数の公称値である。この公称値は本例では、２７ＭＨｚであり、その補正値Ｆｃは公称値２７００００００からずれた例えば、２７００００９９  、２６９９９９８０等の値となる。基準クロック発振器６１のクロックをこの補正値Ｆｃの個数だけカウントした時間が正確な単位時間（本例では１秒）の期間である。
【０１１４】
ついで、ステップＳ４２で補正値Ｆｃを新たな値に更新して、本処理を終了する。ここに、「補正値Ｆｃを新たな値に更新」とは、補正値Ｆｃの新たな値をタイマー回路６０への入力に反映させることである。
【０１１５】
図１１に示すように、タイムスタンプを受領する毎に、すなわち、変数ｉの増加（＃０，＃１，＃２，…，＃ｎ）に伴って、補正値Ｆｃを求める対象となる期間が増加していくので、補正値Ｆｃの精度が向上していく（Ｅｒ＃０，Ｅｒ＃１，Ｅｒ＃２，…，Ｅｒ＃ｎ）。実際にはｉ＝ｎの時点でのみ誤差率Ｅｒ＃ｎ＝Ｅｒを求め、これに基づいて補正値Ｆｃを算出すれば足りる。
【０１１６】
図１２に、変数ｉが所定値ｎに達するまでの誤差計測時間Ｔに関連するデータをテーブル形式に示す。この例では、基準クロック周波数２７ＭＨｚ（２７００００００）に対して、タイムスタンプの送信周波数は９０ＫＨｚであり、これにより送信装置２００内の２７ＭＨｚのクロック精度は１／３００となっているので、少なくともその逆数の３００倍の時間（すなわち３００秒＝５分）の誤差計測時間Ｔが必要と考えられる。さらに、タイムスタンプには送受信のジッターの影響を受けるため、その受信時刻が予期される時刻から変動し、この変動はＭｙＴｉｍｅＳｔａｍｐの精度に影響を与える。ジッターの影響は誤差計測時間すなわち所定値ｎの値をある程度大きく設定することにより軽減される。ｎの値を２倍、４倍、８倍、…と増加させたときの９０ＫＨｚクロックの計測時間Ｔは、５分、１０分、２０分、…となる。
【０１１７】
送受信でジッターがないと仮定すると、２７００００００ＭＨｚに対する１Ｈｚ精度を考慮した場合、１／２７，０００，０００＝３７Ｅ−９ 程度の誤差を計測する必要がある。さらにジッターを考慮すると、現状では誤差計測時間Ｔは８０秒程度が妥当と考えるが、実際はもっと長く計測してもよい。
【０１１８】
第２の実施形態では、第１の実施形態に比べて、受信装置側で自動的に補正値Ｆｃが求められ、ＩＦＦＴクロック調整が行われる。また、受信装置の動作時に補正値Ｆｃが動的に調整されるので、基準クロック発振器６１の経年変化によるクロック周波数の変動にも対応可能である。
【０１１９】
なお、第２の実施形態においても不揮発性メモリ６３を設け、受信装置の電源遮断前に最後に計測した補正値Ｆｃを保存しておけば、再度の電源投入時に、上記変数ｉが所定値ｎに達するまでの間、その保存した値を利用する（所定値ｎに達した後は上記の動作に切り替える）ようにしてもよい。
【０１２０】
ところで、第２の実施形態において、送信側がリセットされたような場合に、一時的に誤差率Ｅｒが異常となり、これに基づいて算出した補正値Ｆｃをそのまま用いるとＩＦＦＴクロックを誤調整してしまう場合がある。そこで、このような場合に対応するための処理を設けてもよい。
【０１２１】
図１３により、このような処理として、図１０に示した処理の変形例を説明する。この変形例は、図１０内のステップＳ４２の処理を変更したものである。図１０のステップＳ４２では、補正値Ｆｃの現在の値を無条件で新たに得られた値で更新したが、図１３のステップＳ４３では、条件付きで補正値Ｆｃを更新する。すなわち、算出された補正値Ｆｃ（または誤差率Ｅｒ）の値があらかじめ定めた閾値を超えたかどうかをチェックする（Ｓ５１）。閾値を超えていなければ、補正値Ｆｃを更新する（Ｓ５３）。もし、閾値を超えていれば、その補正値Ｆｃの更新を抑制し（Ｓ５２）、現在の値を継続して利用する。
【０１２２】
更に図示はしないが、次のような別の変形例も考えられる。図１０の処理はその起動時に単発で１回の補正値の算出および更新を行う形態としたが、定期的に補正値の算出および更新を繰り返して実行する形態とすることも可能である。そのためには、例えば、図１０のステップＳ４２の後に、変数ｉを０にリセットして、変数ＩｎｃｏｍｉｎｇＴｉｍｅＳｔａｍｐＢの現在の値をＩｎｃｏｍｉｎｇＴｉｍｅＳｔａｍｐＡに入力するとともに、変数ＭｙＴｉｍｅＳｔａｍｐＢの現在の値を変数ＭｙＴｉｍｅＳｔａｍｐＡに入力し、その後、ステップＳ３６へ戻って以降のステップを実行するようにすればよい。
【０１２３】
以上、本発明の好適な実施形態について説明したが、上記で言及した以外にも種々の変形、変更を行うことが可能である。
【符号の説明】
【０１２４】
３０：帰還制御回路  ３３：目標値  ３５：比較制御部  ３６：パルス幅変調（ＰＷＭ）部  ３７：ローパスフィルタ  ４０：電圧制御発振器  ５０：発振出力カウンタ  ６０：タイマー回路  ６１：基準クロック発振器  ６１ａ：基準クロック発振器  ６３：不揮発性メモリ  ６５：周波数計測器  ６６：設定器  ６８：補正値生成部  ６９：ＴＳパケット  ７０：ＲＴＰパケット  ７１：ＩＰヘッド  ７２：ＵＤＰヘッダ  ７３：ＲＴＰヘッダ  ７４：データ（ＴＳパケットを含む）  １００：クロック調整装置  １００ａ：クロック調整装置  １０５：ＴＳ／ＩＰ変換部  １１０：ＯＦＤＭ変調器  １２０：アップコンバータ  １３０：ＩＰ受信部  １３１：ＩＰ入力部  １３３：ＩＰ／ＴＳ変換部  １３５：ＴＳ出力部  ２００：送信装置  ２１０：超高精度発振器  ２５０：通信ネットワーク  ３００：受信装置  Ｅｒ：誤差率  Ｆｃ：補正値  ｉ：変数
【図１】
2018152647.tif 000003
【図２】
2018152647.tif 000004
【図３】
2018152647.tif 000005
【図４】
2018152647.tif 000006
【図５】
2018152647.tif 000007
【図６】
2018152647.tif 000008
【図７】
2018152647.tif 000009
【図８】
2018152647.tif 000010
【図９】
2018152647.tif 000011
【図１０】
2018152647.tif 000012
【図１１】
2018152647.tif 000013
【図１２】
2018152647.tif 000014
【図１３】
2018152647.tif 000015