(57)【要約】【課題】リードレス表面実装方式の半導体装置を回路基板に実装する際の半田フィレットを良好に形成することができ、半導体装置の上方から実装状況を容易に確認し得る半導体装置を製造し得るその製造方法を提供する。【解決手段】  樹脂から露出している電極層４の裏面から該電極層４を切込むことにより裏面から一体的に連続するように形成した凹部を含め樹脂１０から露出している電極層４にめっき膜１２を施すとともに、凹部の底部を貫通する切断線に沿い刃厚がめっき膜１２を含む凹部の幅Ｗ１と同等もしくは前記幅Ｗ１よりも小さいダイシングソーで複数個が一体となった半導体装置Ｉを個片化する工程を有する。【選択図】  図１０
2018085487.tif 000002
【特許請求の範囲】
【請求項１】
接続部材を介して電極層に電気的に接続されるとともに金属層に搭載された複数個の半導体素子を樹脂封止して形成した半導体装置の複数個を個片化により得る半導体装置の製造方法であって、
母材の一面側に前記金属層および前記電極層を形成する第１の工程と、
前記金属層に前記半導体素子を搭載して接合するとともに、前記半導体素子と前記各電極層とを電気的に接続する第２の工程と、
前記母材上において前記金属層に搭載された前記半導体素子を含む搭載部分の全体を樹脂で封止して複数個が一体となった半導体装置を形成する第３の工程と、
複数個が一体となった前記半導体装置から前記母材を除去する第４の工程と、
前記樹脂から露出している前記電極層の裏面に凹部を形成する第５の工程と、
前記凹部を含め前記樹脂から露出している前記電極層および前記金属層に金属膜を形成する第６の工程と、
前記凹部の底部を貫通する切断線に沿い、前記金属膜を含む前記凹部の幅と同等もしくは前記幅よりも小さい幅で複数個が一体となった前記半導体装置を個片化する第７の工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
接続部材を介して電極層に電気的に接続された複数個の半導体素子を樹脂封止して形成した半導体装置の複数個を個片化により得る半導体装置の製造方法であって、
母材の一面側に複数の前記電極層を形成する第８の工程と、
前記半導体素子を前記電極層にそれぞれ接合して前記半導体素子と電極層とを電気的に接続する第９の工程と、
前記母材上において前記電極層に接合された前記半導体素子を含む搭載部分の全体を樹脂で封止して複数個が一体となった半導体装置を形成する第１０の工程と、
複数個が一体となった前記半導体装置から前記母材を除去する第１１の工程と、
前記樹脂から露出している前記電極層の裏面に凹部を形成する第１２の工程と、
前記凹部を含め前記樹脂から露出している前記電極層に金属膜を形成する第１３の工程と、
前記凹部の底部を貫通する切断線に沿い、前記金属膜を含む前記凹部の幅と同等もしくは前記幅よりも小さい幅で複数個が一体となった前記半導体装置を個片化する第１４の工程とを有することを特徴とする半導体装置の製造方法。
【請求項３】
請求項２に記載する半導体装置の製造方法において、
前記第9の工程における前記半導体素子と前記電極層とはフリップチップ実装により電気的に接続したことを特徴とする半導体装置の製造方法。
【請求項４】
請求項２に記載する半導体装置の製造方法において、
前記第9の工程における前記半導体素子と前記電極層とはワイヤボンディングにより電気的に接続したことを特徴とする半導体装置の製造方法。
【請求項５】
接続部材を介して電極層に電気的に接続された複数個の半導体素子を樹脂封止して形成した半導体装置の複数個を個片化により得る半導体装置の製造方法であって、
母材の一面側に１または複数の前記電極層を形成する第１５の工程と、
前記母材の前記一面側に前記半導体素子を配設するとともに、前記半導体素子と前記電極層とをワイヤボンディングにより電気的に接続する第１６の工程と、
前記母材上において前記電極層に接合された前記半導体素子を含む搭載部分の全体を樹脂で封止して複数個が一体となった半導体装置を形成する第１７の工程と、
複数個が一体となった前記半導体装置から前記母材を除去する第１８の工程と、
前記樹脂から露出している前記電極層の裏面に凹部を形成する第１９の工程と、
前記凹部を含め前記樹脂から露出している前記電極層に金属膜を形成する第２０の工程と、
前記凹部の底部を貫通する切断線に沿い、前記金属膜を含む前記凹部の幅と同等もしくは前記幅よりも小さい幅で複数個が一体となった前記半導体装置を個片化する第２１の工程とを有することを特徴とする半導体装置の製造方法。
【請求項６】
請求項１、請求項２または請求項５に記載する半導体装置の製造方法において、
前記金属層および前記電極層、または前記電極層は、導電部材の母材上に形成した所定のレジストパターン層で規定される母材の所定領域における所定金属の電鋳により形成することを特徴とする半導体装置の製造方法。
【請求項７】
請求項６に記載する半導体装置の製造方法において、
前記電鋳工程では、前記レジストパターン層の表面を超えて前記所定金属を電着させることによりレジストパターン層の上面側に張り出すオーバーハング部を前記金属層および前記電極層、または前記電極層の上端部周縁に形成することを特徴とする半導体装置の製造方法。
【請求項８】
請求項１の前記第５の工程、請求項２の前記第１２の工程および請求項５の前記第１９の工程における凹部は、前記電極層を貫通して前記樹脂の途中まで到達するように形成することを特徴とする半導体装置の製造方法。
【請求項９】
半導体素子と、該半導体素子と電気的に接続されている電極層とを樹脂で封止して形成した半導体装置であって、
前記電極層は、前記樹脂の一方向に沿う面に交叉する方向の面である端面が前記樹脂から露出されており、
前記樹脂は、前記一方向に沿う面に交叉する方向の面である端面が、前記電極層の端面と面一となって前記電極層の端面に連続する下端面部と、前記一方向に沿い外側に突出した段部と、該段部を介して前記一方向に沿う面である上面に向けて連続的に伸びる上端面部とを有するとともに、
前記電極層の前記端面には、その全域に前記段部の前記一方向に沿う寸法と同一またはそれ以下の厚さの金属膜が形成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法および半導体装置に関し、特に複数の半導体装置の集合体から各半導体装置を個片化した際、各半導体装置の電極層の端面が露出する場合に適用して有用なものである。
【背景技術】
【０００２】
従来技術に係る半導体装置VI、特に、リードレス表面実装方式の樹脂封止された半導体装置VIの中には、図２７に示すように、半導体素子０１を搭載している金属層０２と、該金属層０２の図中、Ｘ軸方向に沿う両側に配設され半導体素子０１とワイヤ０３，０３で接続される複数の電極層０４とを有し、全体を樹脂０５で封止して形成したものがある。この種の半導体装置VIでは、金属層０２および電極層０４を半田０６により回路基板０９に接合することにより実装される。かかる実装において、半田０６の濡れ性を良好に保持するため、金属層０２および電極層０４の露出面には金めっき膜０７，０８，０８が形成されている。ここで、半導体装置VIにおける電極層０４の金属層０２と反対側の端面０４Ａは露出している。
【０００３】
リードレス表面実装方式のうち、樹脂封止された半導体装置の電極層０４における金属層０２と反対側の端面０４Ａが露出しているものを開示する公知文献として特許文献１（図７参照）が存在する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−００９１９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述の如くＸ軸方向に関して電極層０４の金属層０２と反対側の端面０４Ａが露出しているリードレス表面実装方式の半導体装置VIにおいては、半導体装置VIを回路基板０９上に実装した場合、図２７に示すように、半田０６のフィレットが電極層０４の端面０４Ａに接する部分では凹部となってしまう場合がある。これは、端面０４Ａの材料であるニッケルに対する半田０６の濡れ性があまり良くない点に起因するものである。このように半田０６のフィレットに凹部が形成された場合、半導体装置VIの回路基板０７に対する半田０６による接合状態を半導体装置VIの上方から観察して、その接合の良否の判断をすることが困難になる。すなわち、この場合の半田０６によるフィレットは先端部から半導体装置VIの端面上部に向かって徐々に立ち上る曲線形状となるのが理想であり、この場合に半田０６による良好な接合が担保される。
【０００６】
本発明は、上記従来技術に鑑み、リードレス表面実装方式の半導体装置を回路基板に実装する際の半田フィレットを良好に形成することができ、半導体装置の上方から実装状況を容易に確認し得る半導体装置の製造方法および半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成する本発明の第１の態様に係る半導体装置の製造方法は、
接続部材を介して電極層に電気的に接続されるとともに金属層に搭載された複数個の半導体素子を樹脂封止して形成した半導体装置の複数個を個片化により得る半導体装置の製造方法であって、
母材の一面側に前記金属層および前記電極層を形成する第１の工程と、
前記金属層に前記半導体素子を搭載して接合するとともに、前記半導体素子と前記電極層とを電気的に接続する第２の工程と、
前記母材上において前記金属層に搭載された前記半導体素子を含む搭載部分の全体を樹脂で封止して複数個が一体となった半導体装置を形成する第３の工程と、
複数個が一体となった前記半導体装置から前記母材を除去する第４の工程と、
前記樹脂から露出している前記電極層の裏面に凹部を形成する第５の工程と、
前記凹部を含め前記樹脂から露出している前記電極層および前記金属層に金属膜を形成する第６の工程と、
前記凹部の底部を貫通する切断線に沿い、前記金属膜を含む前記凹部の幅と同等もしくは前記幅よりも小さい幅で複数個が一体となった前記半導体装置を個片化する第７の工程とを有することを特徴とする。
【０００８】
第２の態様は、
接続部材を介して電極層に電気的に接続された複数個の半導体素子を樹脂封止して形成した半導体装置の複数個を個片化により得る半導体装置の製造方法であって、
母材の一面側に複数の前記電極層を形成する第８の工程と、
前記半導体素子を前記電極層にそれぞれ接合して前記半導体素子と電極層とを電気的に接続する第９の工程と、
前記母材上において前記電極層に接合された前記半導体素子を含む搭載部分の全体を樹脂で封止して複数個が一体となった半導体装置を形成する第１０の工程と、
複数個が一体となった前記半導体装置から前記母材を除去する第１１の工程と、
前記樹脂から露出している前記電極層の裏面に凹部を形成する第１２の工程と、
前記凹部を含め前記樹脂から露出している前記電極層に金属膜を形成する第１３の工程と、
前記凹部の底部を貫通する切断線に沿い、前記金属膜を含む前記凹部の幅と同等もしくは前記幅よりも小さい幅で複数個が一体となった前記半導体装置を個片化する第１４の工程とを有することを特徴とする。
【０００９】
第３の態様は、
上記第２の態様に記載する半導体装置の製造方法において、
前記第9の工程における前記半導体素子と前記電極層とはフリップチップ実装により電気的に接続したことを特徴とする。
【００１０】
第４の態様は、
上記第２の態様に記載する半導体装置の製造方法において、
前記第9の工程における前記半導体素子と前記電極層とはワイヤボンディングにより電気的に接続したことを特徴とする。
【００１１】
第５の態様は、
接続部材を介して電極層に電気的に接続された複数個の半導体素子を樹脂封止して形成した半導体装置の複数個を個片化により得る半導体装置の製造方法であって、
母材の一面側に１または複数の前記電極層を形成する第１５の工程と、
前記母材の前記一面側に前記半導体素子を配設するとともに、前記半導体素子と前記電極層とをワイヤボンディングにより電気的に接続する第１６の工程と、
前記母材上において前記電極層に接合された前記半導体素子を含む搭載部分の全体を樹脂で封止して複数個が一体となった半導体装置を形成する第１７の工程と、
複数個が一体となった前記半導体装置から前記母材を除去する第１８の工程と、
前記樹脂から露出している前記電極層の裏面に凹部を形成する第１９の工程と、
前記凹部を含め前記樹脂から露出している前記電極層に金属膜を形成する第２０の工程と、
前記凹部の底部を貫通する切断線に沿い、前記金属膜を含む前記凹部の幅と同等もしくは前記幅よりも小さい幅で複数個が一体となった前記半導体装置を個片化する第２１の工程とを有することを特徴とする。
【００１２】
第６の態様は、
上記第１、第２または第５の態様に記載する半導体装置の製造方法において、
前記金属層および前記電極層、または前記電極層は、導電部材の母材上に形成した所定のレジストパターン層で規定される母材の所定領域における所定金属の電鋳により形成することを特徴とする。
【００１３】
第７の態様は、
上記第６の態様に記載する半導体装置の製造方法において、
前記電鋳工程では、前記レジストパターン層の表面を超えて前記所定金属を電着させることによりレジストパターン層の上面側に張り出すオーバーハング部を前記金属層および前記電極層、または前記電極層の上端部周縁に形成することを特徴とする。
【００１４】
第８の態様は、
上記第１の態様の前記第５の工程、上記第２の態様の前記第１２の工程および上記第５の態様の前記第１９の工程における凹部は、前記電極層を貫通して前記樹脂の途中まで到達するように形成することを特徴とする。
【００１５】
上記目的を達成する本発明の第９の態様に係る半導体装置は、
半導体素子と、該半導体素子と電気的に接続されている電極層とを樹脂で封止して形成した半導体装置であって、
前記電極層は、前記樹脂の一方向に沿う面に交叉する方向の面である端面が前記樹脂から露出されており、
前記樹脂は、前記一方向に沿う面に交叉する方向の面である端面が、前記電極層の端面と面一となって前記電極層の端面に連続する下端面部と、前記一方向に沿い外側に突出した段部と、該段部を介して前記一方向に沿う面である上面に向けて連続的に伸びる上端面部とを有するとともに、
前記電極層の前記端面には、その全域に前記段部の前記一方向に沿う寸法と同一またはそれ以下の厚さの金属膜が形成されていることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、電極層の端面に形成した金属膜が前記電極層の端面に形成されているので、当該半導体装置を回路基板に半田接合した場合、半導体装置の端面に隣接する先端部から前記端面上部に向けて連続的に立ち上がる曲線状の半田のフィレットが良好に形成される。この結果、半導体装置の上方から前記フィレットの形成状態を容易に視認でき、半田接合の良否を容易かつ確実に検査することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施の形態に係る半導体装置の製造方法における第１の工程を示す模式図である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法における第２の工程を示す模式図である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法における第３の工程を示す模式図である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造方法における第４の工程を示す模式図である。
【図５】本発明の第１の実施の形態に係る半導体装置の製造方法における第５の工程を示す模式図である。
【図６】本発明の第１の実施の形態に係る半導体装置の製造方法における第６の工程を示す模式図である。
【図７】本発明の第１の実施の形態に係る半導体装置の製造方法における第７の工程を示す模式図である。
【図８】本発明の第１の実施の形態に係る半導体装置の製造方法における第８の工程を示す模式図である。
【図９】本発明の第１の実施の形態に係る半導体装置の製造方法における第９の工程を示す模式図である。
【図１０】本発明の第１の実施の形態に係る半導体装置の製造方法における第１０の工程を示す模式図である。
【図１１】本発明の第１の実施の形態に係る半導体装置の製造方法における第１１の工程を示す模式図である。
【図１２】本発明の第１の実施の形態に係る製造方法により個片化して作製した半導体装置の一個を示す模式図である。
【図１３】本発明の第２の実施の形態に係る半導体装置の製造方法における第９の工程を示す模式図である。
【図１４】本発明の第２の実施の形態に係る半導体装置の製造方法における第１０の工程を示す模式図である。
【図１５】本発明の第２の実施の形態に係る半導体装置の製造方法における第１１の工程を示す模式図である。
【図１６】本発明の第２の実施の形態に係る製造方法により個片化して作製した半導体装置の一個を示す模式図である。
【図１７】本発明の第３の実施の形態に係る半導体装置の製造方法における第３の工程を示す模式図である。
【図１８】本発明の第３の実施の形態に係る半導体装置の製造方法における第６の工程を示す模式図である。
【図１９】本発明の第３の実施の形態に係る半導体装置の製造方法における第７の工程を示す模式図である。
【図２０】本発明の第３の実施の形態に係る半導体装置の製造方法における第１０の工程を示す模式図である。
【図２１】本発明の第４の実施の形態に係る半導体装置の製造方法における第１０の工程を示す模式図である。
【図２２】本発明の第５の実施の形態に係る半導体装置の製造方法における第２の工程を示す模式図である。
【図２３】本発明の第５の実施の形態に係る半導体装置の製造方法における第３の工程を示す模式図である。
【図２４】本発明の第５の実施の形態に係る半導体装置の製造方法における第４の工程を示す模式図である。
【図２５】本発明の第５の実施の形態に係る半導体装置の製造方法における第５の工程を示す模式図である。
【図２６】本発明の第５の実施の形態に係る半導体装置の製造方法における第１０の工程を示す模式図である。
【図２７】従来技術に係る半導体装置を個片化してその一個を示す模式図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態を図面に基づき詳細に説明する。なお、各実施の形態中、同一部分には同一番号を付し重複する説明は省略する。
【００１９】
［第１の実施の形態］
図１〜図１１は第１の実施の形態の各工程を示す模式図である。これらの図に示すように、本形態に係る半導体装置は、次のような各工程を経て製造される。以下、順次詳細に説明する。
【００２０】
＜第１の工程＞
図１に示すように、平板状の母材１の図中Ｘ軸方向に沿う一方の面（図中の上面；以下同じ）にレジスト２Ａを塗布する。ここで、母材１は導電性を有する材料であれば特に限定はないが、ＳＵＳが好適である。なお、レジスト２Ａは母材１の上面と同様に他方の面（図中の下面；以下同じ）にも塗布しておいても良い。下面にも塗布した場合には、図3に示す金属層３および電極層４の形成に際し、両者の材料（本形態の場合はニッケル）が母材１に付着するのを防止するとともに、図４に示すめっき膜５，６の形成に際し、めっきが母材１に付着するのを防止することができる。
【００２１】
＜第２の工程＞
図２に示すように、レジスト２Ａに所定のパターニングを施すことにより所定のレジストパターン層２Ｂを形成する。
【００２２】
＜第３の工程＞
図３に示すように、母材１上に形成した所定のレジストパターン層２Ｂで規定される母材１の所定領域、すなわち導電性の母材１の上面が露出している領域における所定金属の電鋳により金属層３および電極層４をそれぞれ独立に形成する。かかる電鋳工程においては、母材１を一方の電極とする。また、電鋳工程における所定金属として本形態ではニッケルを用いた。電鋳を行うための金属としては他にもニッケル・コバルト合金や銅等を適用し得る。
【００２３】
本形態における電鋳工程では、レジストパターン層２Ｂの表面を超えて導電性金属を電着させることにより金属層３および電極層４の上端部周縁にレジストパターン層２Ｂの上面側に張り出すオーバーハング部３Ａ，４Ａを形成した。このように、オーバーハング部３Ａ，４Ａを形成することは必須ではない。ただ、オーバーハング部３Ａ，４Ａを形成することで、レジストパターン層２Ｂを除去した後の樹脂封止工程（図７参照）において、樹脂１０（図７参照；以下同じ）に対し各オーバーハング部３Ａ，４Ａを食い込ませることができる。かかる食い込み効果により、後の工程である剥離作業（図８参照）等により母材１を樹脂１０による封止部側から引き剥して除去する際、金属層３および電極層４が母材１側にくっついて樹脂１０から引き剥がされる心配はなく、確実に樹脂１０による封止部側に残すことができる。この結果、金属層３および電極層４のズレや欠け等を効果的に防止して、半導体装置Ｉの信頼性を向上させることができる。また、金属層３および電極層４の上端部周縁全周にわたって形成される特有のオーバーハング部３Ａ，４Ａの形状により、半導体装置Ｉの裏面側から金属層３および電極層４と樹脂１０との境界部分を通して侵入する水分等の上方への侵入を阻止し、耐水性にも優れたものとすることができる。
【００２４】
＜第４の工程＞
図４に示すように、オーバーハング部３Ａ，４Ａを形成後、上面に金属膜であるめっき膜（本形態ではＡｇめっき膜）５，６を形成した金属層３および電極層４間のレジストパターン層２Ｂを除去する。かかる除去工程により、Ｘ軸方向に関し金属層３を挟んで両側に電極層４が形成される。この結果、電極層４は半分がＸ軸方向で隣接する他の半導体装置Ｉ（図１１参照；以下同じ）の電極層４となる。かかる金属層３と、Ｘ軸方向に関し金属層３を挟んで両側に形成される電極層４との組が、後に詳述する一個の半導体装置Ｉの要素となる。
【００２５】
なお、当該工程におけるレジストパターン層２Ｂの除去処理は必ずしも必要ではない。レジストパターン層２Ｂを、後工程（図７に示す第７の工程）において樹脂１０（図７参照）で封止する場合に、樹脂１０と一体化することも可能であるからである。この場合のレジストパターン層２Ｂはソルダーレジストを使用するのが好適である。
【００２６】
＜第５の工程＞
図５に示すように、めっき膜５（本形態では銀めっき膜）を介して金属層３上に半導体素子７を載置し、介在層（半田、ペースト、テープ等）８で固定する。ここで、めっき膜５は必ずしも必要ではない。また、めっき膜５としては銀めっき膜に限定する必要はない。ワイヤ９やバンプ１７（図１８参照；以下同じ）との良好な接着性を確保し得る金属であれば良い。他に金やパラジウムを挙げることができる。
【００２７】
＜第６の工程＞
図６に示すように、接続部材であるワイヤ９を用いたワイヤボンディングにより半導体素子７を、めっき膜６（本形態では銀めっき膜）を介して電極層４に電気的に接続する。ここで、めっき膜６は必ずしも必要ではないが、めっき膜６を形成しておくことで、電極層４に対するワイヤ９の固定を、強固・確実なものとすることができる。また、めっき膜６としては銀めっき膜に限定する必要はない。ワイヤ９との良好な接着性を確保し得る金属であれば良い。他に金やパラジウムを挙げることができる。
【００２８】
＜第７の工程＞
図７に示すように、母材１上において、金属層３に載置された半導体素子７を含む搭載部分の全体を樹脂１０で封止して複数個が一体となった半導体装置を形成する。
【００２９】
＜第８の工程＞
図８に示すように、複数個が一体となった半導体装置から母材１を剥離除去して樹脂１０の裏面側に金属層３および電極層４の裏面を露出させる。なお、母材１の除去方法として、剥離除去以外に、溶解除去、研削除去が挙げられる。
【００３０】
＜第９の工程＞
図９に示すように、樹脂１０の裏面側から露出している電極層４の裏面から上面側に向けて図中のＺ軸方向に沿い電極層４を切込むことにより裏面から一体的に連続する凹部４Ｂを形成する。
【００３１】
＜第１０の工程＞
図１０に示すように、樹脂１０の裏面側から露出している金属層３の裏面および凹部４Ｂを含む電極層４の裏面に無電解めっき法により金属膜であるめっき膜（本形態では金めっき膜）１１，１２を形成する。かかるめっき膜１１，１２の形成により幅Ｗ１の凹部を介してＸ軸方向で隣接する複数個が一体となった個片化する前の半導体装置Ｉが完成する。なお、本形態においては、めっき膜１１，１２を無電解めっき法により形成したが、これに限定するものではない。電解めっき法で形成しても構わない。ただ、無電解めっき法による場合がめっき膜１１，１２をより薄く形成することができる。また、めっき膜１１，１２は金めっき膜に限定するものではない。半田との濡れ性が良好な金属であれば良い。他に銀、パラジウムが考えられる。
【００３２】
＜第１１の工程＞
図１１に示すように、凹部４B（図９参照）の底部を貫通してＺ軸方向に伸びる切断線に沿い刃厚が幅Ｗ１（図１０参照）と同等もしくは幅Ｗ１よりも小さい切断工具であるダイシングソー１３で複数個が一体となった半導体装置Ｉを個片化する。かかる個片化の結果、電極層４は２分割され、半分はＸ軸方向で隣接する他の半導体装置Ｉの電極層４となる。
【００３３】
図１２は、第１の実施の形態に係る半導体装置Ｉを個片化してその一個を示す模式図である。同図に示すように、半導体装置Ｉは、半導体素子７を搭載している金属層３と、複数の電極層４とを樹脂１０で一体的に封止して形成したものである。ここで、電極層４は、金属層３のＸ軸方向に沿う両側に配設された半導体素子７とワイヤ９，９で接続されるとともにＸ軸方向に沿う金属層３と反対側の端面が樹脂１０の端面から露出している。また、金属層３および電極層４の裏面には個別にめっき膜１１，１２が形成され、特に電極層４のめっき膜１２は電極層４の端面にまで連続して一体的に形成されている。
【００３４】
かくして半導体装置Ｉを回路基板１４に半田１５を介して実装する際には、電極層４の裏面に施しためっき膜１２が電極層４の端面にまで連続して一体的に形成されているので、半導体装置Ｉの端面に隣接する先端部から端面に向けて連続的に立ち上がる曲線状の半田１２のフィレットが良好に形成される。この結果、半導体装置Ｉの上方から前記フィレットの形成状態を容易に視認でき、半田接合の良否を容易かつ確実に検査することができる。
【００３５】
［第２の実施の形態］
第２の実施の形態において、図１〜図８に示す第１〜第８の工程、すなわち樹脂１０で一体化した半導体装置を母材１から剥離するまでは第１の実施の形態と全く同様の工程である。本形態においては、母材１から剥離除去した後の工程が異なる。そこで、重複する工程の説明は省略し、異なる工程のみを説明する。図１３〜図１５は第２の実施の形態における第１の実施の形態とは異なる各工程を示す模式図である。
【００３６】
＜第９の工程＞
【００３７】
図１３に示すように、樹脂１０の裏面から露出している電極層４の裏面から上面側に向けて電極層４を切込むことにより裏面から一体的に連続する凹部４Ｃを形成する。このときの切込みで形成される凹部４Ｃの幅をＷ２とする。また、当該工程における幅Ｗ２の切込みは、電極層４を貫通して樹脂１０の途中まで到達するように形成する。
【００３８】
＜第１０の工程＞
図１４に示すように、樹脂１０の裏面側から露出している金属層３の裏面および凹部４Ｃを含む電極層４の裏面に無電解めっき法によりめっき膜（本形態では金めっき膜）１１，１６を形成する。かかるめっき膜１１，１６の形成により複数個が一体となった個片化する前の半導体装置IIが完成する。
【００３９】
ここで、本形態における電極層４では凹部４Ｃを形成するＺ軸方向に立上る端面の全域にめっき膜１６が形成される。この結果、半田１５（図１６参照）の濡れ性が良好なめっき膜１６を第１の実施の形態よりもＺ軸方向に関し、より上方まで形成することができる。なお、本形態においても、第１の実施の形態と同様に、めっき膜１１，１６を無電解めっき法により形成したが、これに限定するものではない。電解めっき法で形成しても構わない。ただ、無電解めっき法による場合がめっき膜１１，１６をより薄く形成することができる。また、めっき膜１１，１６は金めっき膜に限定するものではない。半田との濡れ性が良好な金属であれば良い。他に銀、パラジウムが考えられる。
【００４０】
＜第１１の工程＞
図１５に示すように、凹部４Ｃの底部を貫通する切断線に沿い刃厚がめっき膜１６を含む凹部４Ｃの幅Ｗ２と同等もしくは幅Ｗ２よりも小さい幅Ｗ３の切断工具であるダイシングソー（図示せず）で複数個が一体となった半導体装置IIを個片化する。かかる個片化の結果、電極層４は２分割され、半分はＸ軸方向で隣接する他の半導体装置IIの電極層４となる。
【００４１】
図１６は、第２の実施の形態に係る半導体装置IIを個片化してその一個を示す模式図である。同図に示すように、半導体装置IIは、半導体素子７を搭載している金属層３と、複数の電極層４とを樹脂１０で一体的に封止して形成してある。ここで、電極層４は、金属層３のＸ軸方向（一方向）に沿う両側に配設されて半導体素子７とワイヤ９，９で接続されるとともにＸ軸方向に沿う金属層３と反対側の端面（一方向に沿う面に交叉する方向の面）が樹脂１０の端面から露出している。また、金属層３および電極層４の裏面には個別にめっき膜１１，１６が形成され、特に電極層４のめっき膜１６は電極層４の端面にまで連続して一体的に形成されている。すなわち、電極層４には、Ｘ軸方向に沿う面である裏面から、該裏面に交叉するＺ軸方向に沿う面である端面にまで一体的に連続してめっき膜１６が形成されている。
【００４２】
さらに、樹脂１０の端面は、Z軸方向に沿い上方に向かって連続する下部端面部１０Ａ、段部１０Ｂおよび上部端面部１０Ｃを有している。ここで、下部端面部１０Ａは、電極層４の端面と面一となって電極層４の端面に連続している。段部１０Ｂは、めっき膜１６の厚さ以上、すなわち{（幅Ｗ２−幅Ｗ３）／２}以上樹脂１０を外側に突出させた部位である。また、上端面部１０Ｃは、段部１０Ｂから樹脂１０の上面に向けてＺ軸方向に沿い連続的に伸びる面である。この結果、本形態におけるめっき膜１６は、電極層４の端面の全域に残すことができる。
【００４３】
かくして半導体装置IIを回路基板１４に半田１５を介して実装する際には、
電極層４の裏面に施しためっき膜１６が電極層４の端面全域まで連続して一体的に形成されているので、半導体装置IIの端面に隣接する先端部から端面に向けて連続的に立ち上がる曲線状の半田１５のフィレットが良好に形成される。この結果、半導体装置IIの上方から前記フィレットの形成状態を容易に視認でき、半田接合の良否を容易かつ確実に検査することができる。ここで、本形態では、金属層４の露出している端面の全域がめっき膜１６で覆われており、端面におけるめっき膜１６の形成領域が第１の実施の形態の場合よりも電極層４を貫通して凹部４Ｃを形成した分広いので、その分より良好な半田１５によるフィレットを形成することができる。
【００４４】
［第３の実施の形態］
第３の実施の形態は、第１および第２の実施の形態と異なり、半導体素子７を載置する金属層３を形成することなく、半導体素子７をＸ軸方向で隣接する電極層４に跨って配設したものである（図２０参照）。かかる第３の実施の形態に係る半導体装置の製造方法に関し、第１の実施の形態と異なる本形態の特徴的な工程を抽出して説明する。
【００４５】
＜第３の工程＞
図１７に示すように、第１の実施の形態における第１および第２の工程とほぼ同様の工程でＸ軸方向で隣接するレジストパターン層２Ｂの間に電鋳により電極層４を形成する。
【００４６】
＜第６の工程＞
第１の実施の形態における第４および第５の工程とほぼ同様の工程でめっき膜６を形成するとともにレジンパターン層２Ｂを除去した後、図１８に示すように、Ｘ軸方向で隣接する電極層４間に跨って半導体素子７を載置し、半導体素子７の両端部に配設したバンプ１７を介して半導体素子７を電極層４にフリップチップ実装する。
【００４７】
＜第７の工程＞
図１９に示すように、母材１上において、電極層４に載置された半導体素子７を含む搭載部分の全体を樹脂１０で封止して複数個が一体となった半導体装置IIIを形成する。
【００４８】
＜第１０の工程＞
第１の実施の形態における第８および第９の工程とほぼ同様の工程で樹脂１０から母材１を除去した後、各電極層４に凹部４Ｂ（図９参照；以下同じ）を形成する。本形態では、電極層４間に金属層３（例えば、図７参照）を有しないので、Ｘ軸方向に関するすべての電極層４に凹部４Ｂを形成する。かかる切込み工程を経た後、本実施形態の第１０の工程では、図２０に示すように、凹部４Ｂを含み、樹脂１０の裏面側から露出している電極層４に無電解めっき法によりめっき膜（本形態では金めっき膜）１２を形成する。
【００４９】
その後第１の実施の形態の第１１の工程と同様の態様で複数の半導体装置IIIに個片化する。かかる個片化はＸ軸方向で隣接する電極層４の左半分と右半分およびこれら左右の電極層４に跨って配設された半導体素子７を樹脂１０で一体的に封止した半導体装置IIIを単位として、これを複数個切り出すことにより実施される。ここで、個片化した半導体装置IIIは、図１２に示す態様で回路基板１４に実装される。この結果、かかる実装状態において半導体装置IIIは半導体装置Ｉと同様の作用・効果を発揮する。
【００５０】
［第４の実施の形態］
第４の実施の形態は、第３の実施の形態と同様に半導体素子７をＸ軸方向で隣接する電極層４に跨って配設したものであるが、半導体素子７を電極層４に対しワイヤ９により電気的な接続を確保して実装した点が異なる。そこで、第３の実施の形態に対応する第４の実施の形態における第１０の工程でも、図２１に示すように、第３の実施の形態と同様のめっき膜１２を形成する。
【００５１】
その後第３の実施の形態の第１１の工程と同様の態様で複数の半導体装置IVに個片化する。個片化した半導体装置IVは、図１２に示す態様で回路基板１４に実装される。この結果、かかる実装状態において半導体装置IVは半導体装置Ｉと同様の作用・効果を発揮する。
【００５２】
［第５の実施の形態］
第５の実施の形態は、第１〜第４の実施の形態と異なり、半導体素子７を載置する金属層３を形成することなく、半導体素子７をＸ軸方向で隣接する電極層４の間に配設して各電極層３との間をワイヤ９により接続することで両者の電気的接続を確保したものである（図２６参照）。そこで、第１〜第４の実施の形態と異なる本形態に特有の工程に関して説明し、第１〜第４の実施の形態と重複する説明は省略する。
【００５３】
＜第２の工程＞
図２２に示すように、本発明の第５の実施の形態に係る半導体装置の製造方法においても第１の工程の後の第２の工程で、レジスト層２Ｂを形成する。ここで中央部のレジスト層２Ｂの除去後の領域が半導体素子７（図２５参照）の実装領域となる。
【００５４】
＜第３の工程＞
図２３に示すように、第１の実施の形態における第３の工程と同様に、Ｘ軸方向で隣接するレジスト層２Ｂの間に電鋳により電極層４を形成する。
【００５５】
＜第４の工程＞
図２４に示すように、第１の実施の形態における第４の工程と同様に、電極層４の上面に必要に応じめっき膜６を形成する、とともにレジストパターン層２Bを除去する。
【００５６】
＜第５の工程＞
図２５に示すように、Ｘ軸方向で隣接し、めっき膜６を形成した電極層４の間で母材１上に半導体素子７を配設するとともに、ワイヤ９を用いたワイヤボンディングにより各ワイヤ９，９と電極層４，４とを電気的に接続する。
【００５７】
＜第１０の工程＞
第１の実施の形態における第６〜第９の工程とほぼ同様の工程により、電極層４の裏面側からＺ軸方向に沿い切込んで凹部４Ｂを形成した電極層４に、図２６に示すように、凹部４Ｂを含み、樹脂１０の裏面側から露出している電極層４に無電解めっき法によりめっき膜１２を形成する。
【００５８】
その後第１の実施の形態の第１１の工程と同様の態様で複数の半導体装置Vに個片化する。個片化した半導体装置Ｖは、図１２示す態様で回路基板１４に実装される。この結果、かかる実装状態において半導体装置Vは半導体装置Ｉと同様の作用・効果を発揮する。
【００５９】
［他の実施の形態］
上記第３〜第５の実施の形態における電極層４の切込みはＺ軸に関し電極層４の途中で止めたが、第２の実施の形態に関する図１３〜図１５に示すように、電極層４を貫通して樹脂１０の部分にまで切込んで、電極層４の端面の全域がめっき膜１６で覆われるように形成しても良い。この場合、最終的に個片化した半導体装置III，IV，Ｖは図１２に示すような態様で回路基板１４上に実装され、図１２に示す実装状態と同様の作用・効果を奏することができる。
【００６０】
また、第１および第２の実施の形態における金属層３および電極層４、ならびに第３〜第５の実施の形態における電極層４は電鋳により形成したが、これに限定する必要はない。例えば金属ペーストを印刷することによっても金属層３および電極層４を形成することができる。この場合には、レジストパターン層２Ｂを形成する必要はない。また、金属板をエッチングもしくはパンチングすることで金属層３や電極層４を形成した後、粘着テープを貼ることによっても形成することができる。
【００６１】
上述の如く電鋳法によることなく金属層３や電極層４を形成する場合には、母材１を電極として機能させる必要はない。そこで、この場合には、母材１の材料を導電性部材に限る必要はない。また、金属膜であるめっき膜１２，１６は、電極層4の裏面および端面に形成してあるが、これに限定する必要はなく、電極層４の端面のみに形成しても良い。かかる構成は、第１０の工程におけるめっき膜１２，１６の形成を、電極層４の裏面にレジストパターン層を形成したうえで行うことで実現できる。
【符号の説明】
【００６２】
Ｉ〜Ｖ  半導体装置
１  母材
２Ａ  レジスト  
２Ｂ  レジストパターン層
３  金属層
３Ａ，４Ａ  オーバーハング部  
４  電極層
４Ｂ，４Ｃ  凹部
５，６  めっき膜（銀めっき膜）
７  半導体素子
８，１５  半田
９  ワイヤ
１０  樹脂
１１，１２，１６  めっき膜（金めっき膜）
１３  ダイシングソー
１４  回路基板
１７  バンプ
【図１】
2018085487.tif 000003
【図２】
2018085487.tif 000004
【図３】
2018085487.tif 000005
【図４】
2018085487.tif 000006
【図５】
2018085487.tif 000007
【図６】
2018085487.tif 000008
【図７】
2018085487.tif 000009
【図８】
2018085487.tif 000010
【図９】
2018085487.tif 000011
【図１０】
2018085487.tif 000012
【図１１】
2018085487.tif 000013
【図１２】
2018085487.tif 000014
【図１３】
2018085487.tif 000015
【図１４】
2018085487.tif 000016
【図１５】
2018085487.tif 000017
【図１６】
2018085487.tif 000018
【図１７】
2018085487.tif 000019
【図１８】
2018085487.tif 000020
【図１９】
2018085487.tif 000021
【図２０】
2018085487.tif 000022
【図２１】
2018085487.tif 000023
【図２２】
2018085487.tif 000024
【図２３】
2018085487.tif 000025
【図２４】
2018085487.tif 000026
【図２５】
2018085487.tif 000027
【図２６】
2018085487.tif 000028
【図２７】
2018085487.tif 000029