(57)【要約】【課題】新規な半導体装置の提供。【解決手段】プログラム可能な論理素子を有するプログラマブルロジックデバイスと、制御回路と、検出回路と、を有し、プログラマブルロジックデバイスは、複数のコンテキストを有し、制御回路は、コンテキストの選択又は非選択を制御する機能を有し、検出回路は、放射線の量に対応する信号を出力する機能を有し、制御回路は、放射線の量に対応する信号に基づいて、第１のモードと第２のモードの切り替えを行う機能を有し、第１のモードは、プログラマブルロジックデバイスが、マルチコンテキスト方式を用いて処理を行うモードであり、第２のモードは、プログラマブルロジックデバイスが、複数のコンテキストによって多重化された論理素子から出力された信号のうち、多数派の信号を用いて処理を行うモードである半導体装置。【選択図】図１
2018085716.tif 000002
【特許請求の範囲】
【請求項１】
プログラム可能な論理素子を有するプログラマブルロジックデバイスと、制御回路と、検出回路と、を有し、
前記プログラマブルロジックデバイスは、複数のコンテキストを有し、
前記制御回路は、前記コンテキストの選択又は非選択を制御する機能を有し、
前記検出回路は、放射線の量に対応する信号を出力する機能を有し、
前記制御回路は、前記放射線の量に対応する信号に基づいて、第１のモードと第２のモードの切り替えを行う機能を有し、
前記第１のモードは、前記プログラマブルロジックデバイスが、マルチコンテキスト方式を用いて処理を行うモードであり、
前記第２のモードは、前記プログラマブルロジックデバイスが、前記複数のコンテキストによって多重化された前記論理素子から出力された複数の信号のうち、多数派の信号を用いて処理を行うモードである半導体装置。
【請求項２】
請求項１において、
前記多重化は、前記複数のコンテキストが同一の回路を構成することによって行われる半導体装置。
【請求項３】
請求項１又は２において、
前記検出回路は、記憶装置と、検査回路と、を有し、
前記記憶装置は、メモリセルを有し、
前記検査回路は、前記記憶装置に記憶されたデータに変動があったか否かに基づいて、前記放射線の量に対応する信号を生成する機能を有する半導体装置。
【請求項４】
請求項１又は２において、
前記検出回路は、記憶装置と、検査回路と、を有し、
前記記憶装置は、多値のデータを記憶する機能を有するメモリセルを有し、
前記検査回路は、前記メモリセルに記憶された多値のデータの変動に基づいて、前記放射線の量に対応する信号を生成する機能を有する半導体装置。
【請求項５】
請求項３又は４において、
前記論理素子は記憶回路を有し、
前記記憶回路及び前記メモリセルは、トランジスタと、容量素子と、を有し、
前記トランジスタのソース又はドレインの一方は、前記容量素子と電気的に接続され、
前記トランジスタは、チャネル形成領域に金属酸化物を含む半導体装置。
【請求項６】
請求項１乃至５のいずれか一項に記載の半導体装置を有する制御部と、表示部と、を有し、
前記制御部は、前記半導体装置を用いて映像信号を生成する機能を有し、
前記表示部は、前記映像信号を用いて映像を表示する機能を有し、
前記表示部は、第１の表示ユニットと、第２の表示ユニットと、を有し、
前記第１の表示ユニットは、反射型の液晶素子を用いて表示を行う機能を有し、
前記第２の表示ユニットは、発光素子を用いて表示を行う機能を有する表示システム。
【請求項７】
請求項６に記載の表示システムと、プロセッサと、を有し、
前記プロセッサは、前記制御部に制御信号を送信する機能を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置、表示システム及び電子機器に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、表示システム、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。
【０００３】
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。
【背景技術】
【０００４】
回路の構成をユーザーが任意に変更することが可能なデバイスとして、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）が広く知られている。ＰＬＤはその回路規模によって、ＳＰＬＤ（Ｓｉｍｐｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）、ＣＰＬＤ（Ｃｏｍｐｌｅｘ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）などに分類される。
【０００５】
特許文献１には、コンフィギュレーションメモリが酸化物半導体を用いたトランジスタによって構成されたＦＰＧＡが開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許公開第２０１４／０１５９７７１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一態様は、新規な半導体装置の提供を課題とする。又は、本発明の一態様は、信頼性が高い半導体装置の提供を課題とする。又は、本発明の一態様は、高速な動作が可能な半導体装置の提供を課題とする。又は、本発明の一態様は、消費電力が低い半導体装置の提供を課題とする。又は、本発明の一態様は、面積が小さい半導体装置の提供を課題とする。
【０００８】
なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【０００９】
本発明の一態様に係る半導体装置は、プログラム可能な論理素子を有するプログラマブルロジックデバイスと、制御回路と、検出回路と、を有し、プログラマブルロジックデバイスは、複数のコンテキストを有し、検出回路は、記憶装置と、検査回路と、を有し、記憶装置は、多値のデータを記憶する機能を有するメモリセルを有し、制御回路は、コンテキストの選択又は非選択を制御する機能を有し、検出回路は、放射線の量に対応する信号を出力する機能を有し、制御回路は、放射線の量に対応する信号に基づいて、第１のモードと第２のモードの切り替えを行う機能を有し、第１のモードは、プログラマブルロジックデバイスが、マルチコンテキスト方式を用いて処理を行うモードであり、第２のモードは、プログラマブルロジックデバイスが、複数のコンテキストによって多重化された論理素子から出力された信号のうち、多数派の信号を用いて処理を行うモードであり、検査回路は、メモリセルに記憶された多値のデータの変動に基づいて、放射線の量に対応する信号を生成する機能を有する半導体装置である。
【００１０】
また、本発明の一態様に係る半導体装置において、多重化は、複数のコンテキストが同一の回路を構成することによって行われてもよい。
【００１１】
また、本発明の一態様に係る半導体装置において、論理素子は記憶回路を有し、記憶装置はメモリセルを有し、記憶回路及びメモリセルは、トランジスタと、容量素子と、を有し、トランジスタのソース又はドレインの一方は、容量素子と電気的に接続され、トランジスタは、チャネル形成領域に金属酸化物を含んでいてもよい。
【００１２】
また、本発明の一態様にかかる表示システムは、上記半導体装置を有する制御部と、表示部と、を有し、制御部は、半導体装置を用いて映像信号を生成する機能を有し、表示部は、映像信号を用いて映像を表示する機能を有し、表示部は、第１の表示ユニットと、第２の表示ユニットと、を有し、第１の表示ユニットは、反射型の液晶素子を用いて表示を行う機能を有し、第２の表示ユニットは、発光素子を用いて表示を行う機能を有する表示システムである。
【００１３】
また、本発明の一態様にかかる電子機器は、上記表示システムと、プロセッサと、を有し、プロセッサは、制御部に制御信号を送信する機能を有する電子機器である。
【発明の効果】
【００１４】
本発明の一態様により、新規な半導体装置を提供することができる。又は、本発明の一態様により、信頼性が高い半導体装置を提供することができる。又は、本発明の一態様により、高速な動作が可能な半導体装置を提供することができる。又は、本発明の一態様により、消費電力が低い半導体装置を提供することができる。又は、本発明の一態様により、面積が小さい半導体装置を提供することができる。
【００１５】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００１６】
【図１】半導体装置の構成例を示す図。
【図２】半導体装置の動作例を示す図。
【図３】制御回路の構成例を示す図。
【図４】制御回路の構成例を示す図。
【図５】ＰＬＤの構成例を示す図。
【図６】検出回路の構成例を示す図。
【図７】タイミングチャート。
【図８】半導体装置の構成例を示す図。
【図９】タイミングチャート。
【図１０】半導体装置の構成例を示す図。
【図１１】半導体装置の動作例を示す図。
【図１２】記憶回路の構成例を示す図。
【図１３】検出回路の構成例を示す図。
【図１４】データの推移を示す図。
【図１５】ＰＬＤの構成例を示す図。
【図１６】ＬＥの構成例を示す図。
【図１７】記憶装置の構成例を示す図。
【図１８】メモリセルの構成例を示す図。
【図１９】表示システムの構成例を示す図。
【図２０】表示装置の構成例を示す図。
【図２１】表示装置の構成例を示す図。
【図２２】表示装置の構成例を示す図。
【図２３】表示装置の構成例を示す図。
【図２４】表示装置の構成例を示す図。
【図２５】画素の構成例を説明する図。
【図２６】画素の構成例を説明する図。
【図２７】表示モジュールの構成例を示す図。
【図２８】記憶装置の構成例を示す図。
【図２９】記憶装置の構成例を示す図。
【図３０】トランジスタの構成例を示す図。
【図３１】トランジスタの構成例を示す図。
【図３２】トランジスタの構成例を示す図。
【図３３】金属酸化物の原子数比の範囲を説明する図。
【図３４】トランジスタの構成例を示す図。
【図３５】電子機器の構成例を示す図。
【図３６】回路の構成を示す図。
【図３７】回路のサイズとソフトエラー率の関係を示す図。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００１８】
また、本発明の一態様には、半導体装置、記憶装置、表示装置、撮像装置、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）タグなど、あらゆる装置がその範疇に含まれる。また、表示装置には、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）などが、その範疇に含まれる。
【００１９】
また、本明細書等において、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタのチャネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。以下、チャネル形成領域に金属酸化物を含むトランジスタを、ＯＳトランジスタとも表記する。
【００２０】
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。金属酸化物の詳細については後述する。
【００２１】
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に記載されているものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００２２】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【００２３】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、オン状態、又は、オフ状態になり、電流を流すか流さないかを制御する機能を有している。又は、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【００２４】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【００２５】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【００２６】
また、異なる図面間で同じ符号が付されている構成要素は、特に説明がない限り、同じものを表す。
【００２７】
また、図面上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００２８】
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置について説明する。
【００２９】
＜半導体装置の構成例１＞
図１に、半導体装置１０の構成例を示す。半導体装置１０は、制御回路１１、プログラマブルロジックデバイス（ＰＬＤ）１２、検出回路１３を有する。
【００３０】
ＰＬＤ１２は、制御回路１１から入力される信号により、回路構成を変更することが可能な回路である。ＰＬＤ１２には、ＳＰＬＤ、ＣＰＬＤ、ＧＡＬ、ＦＰＧＡなどを自由に用いることができる。
【００３１】
ＰＬＤ１２は、プログラム可能な論理素子（ＬＥ）と、ＬＥ間に設けられたプログラム可能なスイッチ（ＲＳ）を有する。ＬＥが有する記憶回路に格納されたデータを変更することにより、ＬＥの機能を変更することができる。また、ＲＳが有する記憶回路に格納されたデータを変更することにより、ＬＥ間の導通状態を変更することができる。
【００３２】
なお、本明細書等において、ＬＥの機能を制御するデータ、又はＬＥ間の導通状態を制御するデータをコンフィギュレーションデータといい、コンフィギュレーションデータが記憶される記憶回路をコンフィギュレーションメモリという。また、コンフィギュレーションメモリに記憶されたコンフィギュレーションデータを更新することを再構成という。
【００３３】
コンフィギュレーションメモリには、ＯＳトランジスタを用いることが好ましい。金属酸化物は、シリコンなどの半導体よりもエネルギーギャップが大きく、少数キャリア密度を低くすることができるため、ＯＳトランジスタがオフ状態であるときに、ＯＳトランジスタのソースとドレイン間を流れる電流（以下、オフ電流ともいう）を極めて小さくすることができる。そのため、ＯＳトランジスタを用いた場合、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタともいう）などを用いる場合と比較して、長期間にわたってコンフィギュレーションメモリに電荷を保持することができる。これにより、ＰＬＤ１２への電力の供給が停止された期間においても、ＰＬＤ１２の回路構成を保持することができる。ＯＳトランジスタを用いたコンフィギュレーションメモリの詳細については後述する。
【００３４】
また、ＰＬＤ１２には、複数のコンテキストを切り替えて処理を行う、マルチコンテキスト方式を用いることができる。マルチコンテキスト方式は、所定の回路構成に対応するコンフィギュレーションデータのセットを複数用意しておき、ＰＬＤ１２に格納されるコンフィギュレーションデータのセットを切り替えることにより、ＰＬＤ１２の回路構成を切り換える方式である。これにより、ＰＬＤ１２の高速な再構成が可能となり、半導体装置の動作速度を向上させることができる。以下では一例として、ＰＬＤ１２が３つのコンテキスト（ｃｏｎｔｅｘｔ［０］、［１］、［２］）を有する場合について説明するが、コンテキスト数は特に限定されない。
【００３５】
制御回路１１は、ＰＬＤ１２において処理を行うコンテキストを選択する機能を有する。制御回路１１にコンテキストを指定する信号ＣＴＸ＿ｉｎ［１：０］が入力されると、制御回路１１は、信号ＣＴＸ＿ｉｎ［１：０］に基づいてコンテキストの選択又は非選択を制御する信号ＣＴＸ［２：０］を生成し、ＰＬＤ１２に出力する。そして、信号ＣＴＸ［０］、［１］、［２］によって、ｃｏｎｔｅｘｔ［０］、［１］、［２］の選択状態がそれぞれ決定され、選択されたコンテキストによって処理が行われる。
【００３６】
ここで、ＰＬＤ１２においては、放射線の照射によるソフトエラーが発生し得る。ソフトエラーは、半導体装置１０を構成する材料などから放出されるα線や、宇宙から大気に入射した一次宇宙線が大気中に存在する原子の原子核と核反応を起こすことにより発生する二次宇宙線中性子などがＰＬＤ１２に照射され、電子正孔対が生成されることにより、コンフィギュレーションメモリに保持されたデータが反転するなどの誤作動が生じる現象である。ＰＬＤ１２にソフトエラーが発生すると、ＰＬＤ１２の回路構成が意図せず変更され、ＰＬＤ１２による処理の正確性が低下する。
【００３７】
本発明の一態様に係るＰＬＤ１２は、マルチコンテキスト方式を用いる第１のモードで動作する機能と、第１のモードよりも放射線に対する耐性が高い第２のモードで動作する機能を有する。以下、第１のモードをコンテキストモードともいい、第２のモードを放射線耐性モードともいう。そして、半導体装置１０は、照射される放射線の量に応じて、コンテキストモードと放射線耐性モードを切り替えることができる。これにより、ソフトエラーが発生し得る環境下においても、ＰＬＤ１２による処理を正確に行うことができ、半導体装置１０の信頼性を向上させることができる。
【００３８】
具体的には、半導体装置１０は検出回路１３を有する。検出回路１３は、検出回路１３に照射される放射線の量を検出し、検出された放射線の量に対応する信号ＲＡＤを出力する機能を有する。以下では一例として、検出回路１３が、照射された放射線の量に対応する値が基準値以下の場合はローレベルの信号ＲＡＤを、基準値を超える場合はハイレベルの信号ＲＡＤを出力する場合について説明する。この基準値は、放射線の照射量（μＳｖ／ｈ）の他、検出回路１３に設けられた検査用の記憶回路で生じたソフトエラーの個数などを用いて設定することができる。
【００３９】
制御回路１１は、検出回路１３から入力された信号ＲＡＤに従って、コンテキストの選択を行う。図２に、コンテキスト選択時の半導体装置１０の動作例を示す。図２（Ａ）はコンテキストモードに対応し、図２（Ｂ）は放射線耐性モードに対応する。
【００４０】
まず、検出回路１３に照射された放射線の量に対応する値が基準値以下である場合は、図２（Ａ）に示すように、ローレベルの信号ＲＡＤが制御回路１１に入力される。このとき、制御回路１１は、信号ＣＴＸ＿ｉｎ［１：０］に基づいて信号ＣＴＸ［２：０］を生成し、ＰＬＤ１２に出力する。図２（Ａ）には一例として、信号ＣＴＸ＿ｉｎ［１：０］がｃｏｎｔｅｘｔ［０］を指定する信号であり、制御回路１１によってハイレベルの信号ＣＴＸ［０］、ローレベルの信号ＣＴＸ［１］、［２］が生成される場合を示している。信号ＣＴＸ［２：０］がＰＬＤ１２に入力されると、ｃｏｎｔｅｘｔ［０］が選択状態、ｃｏｎｔｅｘｔ［１］、［２］が非選択状態となり、ＰＬＤ１２はｃｏｎｔｅｘｔ［０］を用いて処理を行う。なお、図２（Ａ）において、破線で示すコンテキストは非選択状態のコンテキストを表し、実線で示すコンテキストは選択状態のコンテキストを表す。また、処理を行うコンテキストの切り替えは、信号ＣＴＸ＿ｉｎ［１：０］の変更により行うことができる。
【００４１】
このように、放射線の量に対応する値が基準値以下である場合、ＰＬＤ１２はマルチコンテキスト方式で動作する。また、ＰＬＤ１２をコンテキストモードで動作させる際は、制御回路１１からＰＬＤ１２に信号Ｍｒｅｆが出力される。
【００４２】
一方、検出回路１３に照射された放射線の量に対応する値が基準値を超える場合は、図２（Ｂ）に示すように、ハイレベルの信号ＲＡＤが制御回路１１に入力される。このとき制御回路１１は、信号ＣＴＸ＿ｉｎ［１：０］に関わらず、ハイレベルの信号ＣＴＸ［０］、［１］、［２］をＰＬＤ１２に出力する。これにより、ｃｏｎｔｅｘｔ［０］、［１］、［２］が選択状態となる。
【００４３】
また、ｃｏｎｔｅｘｔ［０］、［１］、［２］には同一のコンフィギュレーションデータが格納される。これにより、ＰＬＤ１２に含まれるＬＥの回路構成は、ｃｏｎｔｅｘｔ［０］、［１］、［２］のいずれが選択された場合でも同一となり、ＬＥが多重化される。図２（Ｂ）における信号ＬＥ＿ｏｕｔ［０］、［１］、［２］はそれぞれ、ｃｏｎｔｅｘｔ［０］、［１］、［２］が選択されたときのＬＥの出力信号を表す。
【００４４】
ＰＬＤ１２においてソフトエラーが発生していない場合は、信号ＬＥ＿ｏｕｔ［０］、［１］、［２］は一致する。一方、ｃｏｎｔｅｘｔ［０］、［１］、［２］のいずれかでソフトエラーが発生すると、ＬＥの回路構成が意図せず変更され、ＬＥから誤った信号が出力される場合がある。図２（Ｂ）には一例として、ＬＥからハイレベルの信号が出力されるようにｃｏｎｔｅｘｔ［０］、［１］、［２］が構成されたものの、ｃｏｎｔｅｘｔ［２］におけるソフトエラーの発生により、信号ＬＥ＿ｏｕｔ［２］が反転してローレベルとなっている状態を示す。
【００４５】
ここで、ＬＥは、信号ＬＥ＿ｏｕｔ［０］、［１］、［２］のうち、多数派の信号を出力する機能を有する。図２（Ｂ）においては、ｃｏｎｔｅｘｔ［２］におけるソフトエラーの発生により、信号ＬＥ＿ｏｕｔ［０］、［１］はハイレベル、信号ＬＥ＿ｏｕｔ［２］がローレベルとなっている。このときＬＥは、信号ＬＥ＿ｏｕｔ［０］、［１］、［２］から多数決によってハイレベルの信号を採用し、これをＬＥの出力信号ＬＥ＿ｏｕｔとして出力する。すなわち、ＬＥは多数決回路としての機能を備える。これにより、多重化された回路から出力された信号のうち、多数派の信号を用いて処理を行うことができ、ソフトエラーの影響を低減することができる。
【００４６】
このように、放射線の量に対応する値が基準値を超える場合、ＰＬＤ１２は複数のコンテキストによって回路を多重化し、多数決により出力信号を決定する方式で動作する。また、ＰＬＤ１２が放射線耐性モードで動作する際は、制御回路１１からＰＬＤ１２に信号Ｍｒａｄが出力される。
【００４７】
なお、ここでは、コンテキスト数を３として多数決を行う場合について説明したが、多数決に用いるコンテキスト数は、３以上の奇数であれば自由に設定することができる。
【００４８】
以上の通り、ＰＬＤ１２は、放射線の照射量が少ない場合はマルチコンテキスト方式を用いて高速な処理を行い、放射線の照射量が多い場合はソフトエラーの影響を受けにくいモードで処理を行うことができる。これにより、半導体装置１０の動作速度と信頼性を両立させることができる。
【００４９】
また、ＰＬＤ１２は、回路の多重化を、マルチコンテキストを用いて行うことができる。これにより、半導体装置１０に同一の構成を有する回路を複数設ける必要がなく、半導体装置１０の面積の縮小を図ることができる。
【００５０】
＜検出回路の構成例＞
次に、制御回路１１の具体的な構成例について説明する。図３に、制御回路１１の構成例を示す。制御回路１１は、検出回路２１、検出回路２１と接続された信号生成回路２２、信号生成回路２２と接続された選択回路２３を有する。
【００５１】
検出回路２１は、信号ＣＴＸ＿ｉｎの変化を検出する機能を有する。具体的には、検出回路２１は、信号ＣＴＸ＿ｉｎの論理推移を検出し、検出結果をクロック信号ＣＬＫに同期して信号生成回路２２に出力する機能を有する。検出回路２１から出力される信号を、信号ｃｔｘ＿ａとする。
【００５２】
信号生成回路２２は、信号ｃｔｘ＿ａに基づいて、コンテキストの選択又は非選択を制御する信号ｃｔｘ＿ｂを生成する機能を有する。信号ｃｔｘ＿ｂは、ＰＬＤ１２が有するコンテキストの数と同数生成される。信号生成回路２２によって生成された信号ｃｔｘ＿ｂは、選択回路２３に出力される。
【００５３】
選択回路２３は、ＰＬＤ１２に出力される信号ＣＴＸを選択する機能を有する。具体的には、選択回路２３は、ＰＬＤ１２をコンテキストモードで動作させる際は、信号ＣＴＸとして信号ｃｔｘ＿ｂを出力する機能を有する。また、選択回路２３は、ＰＬＤ１２を放射線耐性モードで動作させる際は、信号ｃｔｘ＿ｂの値に関わらず、信号ＣＴＸとしてコンテキストを選択状態とする信号を出力する機能を有する。なお、コンテキストモード又は放射線耐性モードの選択は、検出回路１３から入力される信号ＲＡＤに基づいて行われる。また、選択回路２３は、ＰＬＤ１２をコンテキストモードで動作させる際は信号Ｍｒｅｆを出力し、ＰＬＤ１２を放射線耐性モードで動作させる際は信号Ｍｒａｄを出力する機能を有する。
【００５４】
このように、制御回路１１は、信号ＣＴＸ＿ｉｎに基づいてコンテキストの選択状態を制御する信号を生成し、また、信号ＲＡＤに基づいてＰＬＤ１２の動作モードに適合する信号ＣＴＸを出力することができる。
【００５５】
次に、制御回路１１のより具体的な構成例について説明する。図４に、検出回路２１、信号生成回路２２、選択回路２３の回路構成の例を示す。ここでは一例として、信号ＣＴＸ＿ｉｎ［１：０］と信号ＲＡＤに基づいて信号ＣＴＸ［２：０］が生成される場合について説明する。
【００５６】
検出回路２１は、フリップフロップＦＦ１を有する。フリップフロップＦＦ１の入力端子には信号ＣＴＸ＿ｉｎが入力され、出力端子から信号ｃｔｘ＿ａが出力される。なお、信号ｃｔｘ＿ａは、クロック信号ＣＬＫに同期して出力される。
【００５７】
検出回路２１には、信号ＣＴＸ＿ｉｎのビット数と同数のフリップフロップＦＦ１が設けられる。図４では、検出回路２１に信号ＣＴＸ＿ｉｎ［０］、［１］が入力されるため、検出回路２１にはフリップフロップＦＦ１［０］、［１］が設けられている。
【００５８】
信号生成回路２２は、インバータＩＮＶ１と、ＮＯＲを有する。信号生成回路２２に信号ｃｔｘ＿ａ［０］、［１］が入力されると、ＮＯＲ［０］、［１］、［２］はそれぞれ信号ｃｔｘ＿ｂ［０］、［１］、［２］を出力する。信号ｃｔｘ＿ｂ［０］、［１］、［２］はそれぞれ、ｃｏｎｔｅｘｔ［０］、［１］、［２］の選択状態を制御する信号に対応する。
【００５９】
なお、図４では、信号ｃｔｘ＿ａ［０］、［１］に基づいて信号ｃｔｘ＿ｂ［０］、［１］、［２］を生成するために、２つのインバータＩＮＶ１［０］、［１］、３つのＮＯＲ［０］、［１］、［２］が設けられているが、インバータＩＮＶ１とＮＯＲの数は、信号ｃｔｘ＿ａ及び信号ｃｔｘ＿ｂの数に応じて適宜設定される。
【００６０】
選択回路２３は、選択回路として機能するマルチプレクサＭＵＸ、フリップフロップＦＦ２、フリップフロップＦＦ３、インバータＩＮＶ２を有する。マルチプレクサＭＵＸ、フリップフロップＦＦ２は、選択回路２３に入力される信号ｃｔｘ＿ｂの数と同数設けられる。
【００６１】
マルチプレクサＭＵＸの入力端子には、信号ｃｔｘ＿ｂ及び高電源電位ＶＤＤが入力される。また、マルチプレクサＭＵＸには信号ＲＡＤが入力され、信号ＲＡＤによってマルチプレクサＭＵＸから出力される信号が選択される。具体的には、信号ＲＡＤがローレベル場合は、マルチプレクサＭＵＸから信号ｃｔｘ＿ｂが出力され、信号ＲＡＤがハイレベル場合は、マルチプレクサＭＵＸから高電源電位ＶＤＤが出力される。
【００６２】
フリップフロップＦＦ２の入力端子には、マルチプレクサＭＵＸの出力信号が入力される。フリップフロップＦＦ２は、マルチプレクサＭＵＸから入力された信号を、所定のタイミングで出力端子から出力する機能を有する。フリップフロップＦＦ２から出力される信号が信号ＣＴＸに対応する。なお、信号ＣＴＸは、クロック信号ＣＬＫに同期して出力される。
【００６３】
信号ＲＡＤがローレベルの場合は、信号ＣＴＸ＿ｉｎに対応する信号ｃｔｘ＿ｂ［０］、［１］、［２］が、信号ＣＴＸ［０］、［１］、［２］として出力される。一方、信号ＲＡＤがハイレベルの場合は、信号ＣＴＸ＿ｉｎに値に関わらず、ハイレベルの信号が信号ＣＴＸ［０］、［１］、［２］として出力される。このように、信号ＲＡＤに基づいて、コンテキストモードと放射線耐性モードの切り替えを行うことができる。
【００６４】
また、信号ＲＡＤは、フリップフロップＦＦ３の入力端子に入力される。フリップフロップＦＦ３は、信号ＲＡＤを所定のタイミングで出力端子から出力する機能を有する。フリップフロップＦＦ３から出力される信号が信号Ｍｒｅｆに対応し、フリップフロップＦＦ３から出力される信号がインバータＩＮＶ２によって反転された信号が、信号Ｍｒａｄに対応する。
【００６５】
以上のように、制御回路１１は、信号ＣＴＸ＿ｉｎ［１：０］及び信号ＲＡＤに基づいて、信号ＣＴＸ［２：０］を生成することができる。
【００６６】
＜ＰＬＤの構成例＞
次に、ＰＬＤ１２の構成例ついて説明する。図５に、ＰＬＤ１２が有するＬＥの構成例を示す。ＬＥ３０は、複数の記憶回路３１、選択回路３２、電流供給回路３３、ラッチ回路３４を有する。ＬＥ３０は、制御回路１１によって選択された記憶回路３１の出力信号を配線ＯＵＴに供給する機能と、複数の記憶回路３１の出力信号のうち、多数派の信号を配線ＯＵＴに供給する機能を有する。
【００６７】
記憶回路３１は、ＬＥ３０のコンフィギュレーションメモリに相当する。図５においては、３つの記憶回路３１が設けられており、記憶回路３１［０］、［１］、［２］はそれぞれ、ｃｏｎｔｅｘｔ［０］、［１］、［２］のコンフィギュレーションメモリに相当する。
【００６８】
記憶回路３１は、トランジスタＴｒ１、トランジスタＴｒ２、容量素子Ｃ１を有する。ここではトランジスタＴｒ１、Ｔｒ２をｎチャネル型としているが、これらのトランジスタの極性は自由に設定することができる。
【００６９】
トランジスタＴｒ１のゲートは配線ＷＬと接続され、ソース又はドレインの一方はトランジスタＴｒ２のゲートおよび容量素子Ｃ１の一方の電極と接続され、ソース又はドレインの他方は配線ＢＬと接続されている。トランジスタＴｒ２のソース又はドレインの一方は選択回路３２と接続され、ソース又はドレインの他方は低電源電位ＶＳＳが供給される配線と接続されている。トランジスタＴｒ１のソース又はドレインの一方、トランジスタＴｒ２のゲート、および容量素子Ｃ１の一方の電極と接続されたノードを、ノードＦＤとする。
【００７０】
選択回路３２は、複数のトランジスタＴｒ３を有し、記憶回路３１と配線ＯＵＴ間の導通状態を制御する機能を有する。ここではトランジスタＴｒ３をｎチャネル型としているが、トランジスタＴｒ３の極性は自由に設定することができる。
【００７１】
トランジスタＴｒ３のゲートは信号ＣＴＸが供給される配線と接続され、ソース又はドレインの一方はトランジスタＴｒ２のソース又はドレインの一方と接続され、ソース又はドレインの他方は配線ＯＵＴと接続されている。トランジスタＴｒ３［０］がオン状態になると記憶回路３１［０］が選択され、トランジスタＴｒ３［１］がオン状態になると記憶回路３１［１］が選択され、トランジスタＴｒ３［２］がオン状態になると記憶回路３１［２］が選択される。
【００７２】
電流供給回路３３は、トランジスタＴｒ４、トランジスタＴｒ５を有し、ＰＬＤ１２の動作モードに応じた電流を配線ＯＵＴに供給する機能を有する。ここではトランジスタＴｒ４、Ｔｒ５をｐチャネル型としているが、これらのトランジスタＴｒ４、Ｔｒ５の極性は自由に設定することができる。
【００７３】
トランジスタＴｒ４のゲートは信号Ｍｒｅｆが供給される配線と接続され、ソース又はドレインの一方は配線ＯＵＴと接続され、ソース又はドレインの他方は高電源電位ＶＤＤが供給される配線と接続されている。トランジスタＴｒ５のゲートは信号Ｍｒａｄが供給される配線と接続され、ソース又はドレインの一方は配線ＯＵＴと接続され、ソース又はドレインの他方は高電源電位ＶＤＤが供給される配線と接続されている。
【００７４】
ＰＬＤ１２がコンテキストモードで動作する際は、信号ＭｒｅｆによってトランジスタＴｒ４がオン状態、信号ＭｒａｄによってトランジスタＴｒ５がオフ状態となる。これにより、トランジスタＴｒ４を介して配線ＯＵＴに電流が供給される。また、ＰＬＤ１２が放射線耐性モードで動作する際は、信号ＭｒｅｆによってトランジスタＴｒ４がオフ状態、信号ＭｒａｄによってトランジスタＴｒ５がオン状態となる。これにより、トランジスタＴｒ５を介して配線ＯＵＴに電流が供給される。
【００７５】
ラッチ回路３４は、インバータＩＮＶ３、インバータＩＮＶ４を有する。インバータＩＮＶ３の入力端子は配線ＯＵＴと接続され、出力端子はインバータＩＮＶ４の入力端子と接続されている。インバータＩＮＶ４の出力端子は配線ＯＵＴと接続されている。
【００７６】
ラッチ回路３４は、配線ＯＵＴの電位を維持する機能を有する。これにより、配線ＯＵＴに中間電位が出力されることを防止することができる。なお、ラッチ回路３４は省略することもできる。
【００７７】
次に、ＬＥ３０の動作例について説明する。以下、記憶回路３１にコンフィギュレーションデータが書き込まれる際の動作例、コンテキストモードの動作例、放射線耐性モードの動作例について説明する。なお、以下の説明において、あるトランジスタがオン状態であるときに、そのトランジスタのソースとドレイン間を流れる電流を、オン電流と表記する。
【００７８】
［コンフィギュレーションデータの書き込み］
まず、配線ＷＬの電位を制御してトランジスタＴｒ１をオン状態とする。これにより、コンフィギュレーションデータに対応する配線ＢＬの電位がノードＦＤに与えられる。その後、配線ＷＬの電位を制御してトランジスタＴｒ１をオフ状態とする。これにより、ノードＦＤが浮遊状態となり、ノードＦＤの電位が保持される。このように、記憶回路３１にコンフィギュレーションデータが書き込まれる。
【００７９】
ＰＬＤ１２をコンテキストモードで動作させる場合、記憶回路３１［０］、［１］、［２］にはそれぞれｃｏｎｔｅｘｔ［０］、［１］、［２］に対応するコンフィギュレーションデータが格納される。一方、ＰＬＤ１２を放射線耐性モードで動作させる場合、記憶回路３１［０］、［１］、［２］には同一のコンフィギュレーションデータが格納される。
【００８０】
［コンテキストモード］
コンテキストモードでは、記憶回路３１［０］、［１］、［２］のうちいずれかが選択され、選択された記憶回路３１に格納されたコンフィギュレーションデータに対応する電位が、配線ＯＵＴに供給される。例えば、ｃｏｎｔｅｘｔ［０］が選択された場合は、信号ＣＴＸ［０］がハイレベル、信号ＣＴＸ［１］、［２］はローレベルとなり、トランジスタＴｒ３［０］はオン状態、トランジスタＴｒ３［１］、［２］はオフ状態となる。これにより、記憶回路３１［０］が選択される。
【００８１】
そして、配線ＯＵＴには、ノードＦＤ［０］の電位に応じた電位が、トランジスタＴｒ３［０］を介して出力される。具体的には、ノードＦＤ［０］にハイレベルの電位が保持されている場合は、トランジスタＴｒ２［０］はオン状態となり、低電源電位ＶＳＳがトランジスタＴｒ２［０］、Ｔｒ３［０］を介して配線ＯＵＴに供給される。これにより、配線ＯＵＴの電位はローレベルとなる。一方、ノードＦＤ［０］にローレベルの電位が保持されている場合は、トランジスタＴｒ２［０］はオフ状態となり、配線ＯＵＴには低電源電位ＶＳＳが供給されない。これにより、配線ＯＵＴの電位はハイレベルとなる。
【００８２】
また、コンテキストモードでは、信号Ｍｒｅｆがローレベル、信号Ｍｒａｄがハイレベルとなる。これにより、配線ＯＵＴにはトランジスタＴｒ４を介して高電源電位ＶＤＤが供給される。ここで、トランジスタＴｒ４はプルアップ抵抗として機能する。具体的には、トランジスタＴｒ２のオン電流（ＩＴｒ２）は、トランジスタＴｒ４のオン電流（ＩＴｒ４）よりも大きい。そのため、トランジスタＴｒ２がオン状態のときは配線ＯＵＴがローレベルとなり、トランジスタＴｒ２がオフ状態のときは配線ＯＵＴがハイレベルとなる。これにより、配線ＯＵＴの電位が中間電位になることを防止することができる。
【００８３】
電流ＩＴｒ２を電流ＩＴｒ４より大きくするためには、トランジスタＴｒ２、Ｔｒ４の構造や寸法を適宜調節すればよい。例えば、トランジスタＴｒ２のチャネル幅Ｗ／チャネル長Ｌを、トランジスタＴｒ４のチャネル幅Ｗ／チャネル長Ｌよりも大きくすればよい。
【００８４】
［放射線耐性モード］
放射線耐性モードでは、記憶回路３１［０］、［１］、［２］が選択され、記憶回路３１［０］、［１］、［２］から出力される電位のうち、多数派の電位が配線ＯＵＴに供給される。ここでは一例として、ノードＦＤ［０］、［１］の電位がハイレベルであり、ノードＦＤ［２］の電位がソフトエラーによりハイレベルからローレベルに反転した状態について説明する。
【００８５】
トランジスタＴｒ３［０］、［１］、［２］のゲートにはそれぞれ、信号ＣＴＸ［０］、［１］、［２］としてハイレベルの電位が供給される。これにより、トランジスタＴｒ３［０］、［１］、［２］はオン状態となり、記憶回路３１［０］、［１］、［２］が選択される。
【００８６】
そして、配線ＯＵＴには、ノードＦＤ［０］、［１］、［２］の電位に応じた電位が、それぞれトランジスタＴｒ３［０］、［１］、［２］を介して出力される。具体的には、トランジスタＴｒ２［０］、［１］はオン状態となり、記憶回路３１［０］、［１］から配線ＯＵＴにそれぞれ低電源電位ＶＳＳが供給される。また、トランジスタＴｒ２［２］はオフ状態となり、記憶回路３１［２］から配線ＯＵＴに低電源電位ＶＳＳは供給されない。
【００８７】
また、放射線耐性モードでは、信号Ｍｒｅｆがハイレベル、信号Ｍｒａｄがローレベルとなる。これにより、配線ＯＵＴにはトランジスタＴｒ５を介して高電源電位ＶＤＤが供給される。ここで、トランジスタＴｒ５はプルアップ抵抗として機能する。具体的には、トランジスタＴｒ５のオン電流（電流ＩＴｒ５）は、電流ＩＴｒ２よりも大きく、且つ、電流ＩＴｒ２×２よりも小さい。そのため、トランジスタＴｒ２［０］、［１］、［２］のうち２つ以上がオン状態であるときは、配線ＯＵＴがローレベルとなる。一方、トランジスタＴｒ２［０］、［１］、［２］のうち１つ以下がオン状態であるときは、配線ＯＵＴがハイレベルとなる。これにより、記憶回路３１［０］、［１］、［２］から出力される電位のうち、多数派の電位を配線ＯＵＴに出力することができる。よって、ソフトエラーによって記憶回路３１［０］、［１］、［２］のいずれか一のコンフィギュレーションデータが変動しても、正確な論理値を出力することができる。
【００８８】
電流ＩＴｒ５を電流ＩＴｒ２よりも大きく、且つ、電流ＩＴｒ２×２よりも小さくするためには、トランジスタＴｒ２、Ｔｒ５の構造や寸法を適宜調節すればよい。例えば、トランジスタＴｒ５のチャネル幅Ｗ／チャネル長Ｌを、トランジスタＴｒ２のチャネル幅Ｗ／チャネル長Ｌよりも大きく、且つ、トランジスタＴｒ２のチャネル幅Ｗ／チャネル長Ｌの２倍よりも小さくすればよい。
【００８９】
また、ラッチ回路３４と配線ＯＵＴの間に流れる電流ＩＬａｔは、配線ＯＵＴに出力される論理値に影響を与えないことが好ましい。具体的には、電流ＩＬａｔが電流ＩＴｒ４よりも小さく、電流ＩＬａｔと電流ＩＴｒ４の和が電流ＩＴｒ２よりも小さく、電流ＩＬａｔと電流ＩＴｒ５の和が電流ＩＴｒ２の２倍よりも小さいことが好ましい。これにより、ラッチ回路３４に起因する論理値の変動を防止することができる。
【００９０】
以上のように、ＬＥ３０は、信号ＣＴＸによって選択された記憶回路３１から出力された電位の配線ＯＵＴへの供給、及び、記憶回路３１［０］、［１］、［２］から出力された電位のうち、多数派の電位の配線ＯＵＴへの供給を行うことができる。よって、ＬＥ３０は、コンテキストモードと放射線耐性モードで動作するＰＬＤ１２に用いることができる。
【００９１】
なお、トランジスタＴｒ１として、ＯＳトランジスタを用いることが好ましい。ＯＳトランジスタは、オフ電流が極めて小さいため、トランジスタＴｒ１をオフ状態である期間において、ノードＦＤの電位を長時間にわたって保持することができる。これにより、コンフィギュレーションデータの更新を行わない期間において、記憶回路３１への電力の供給を停止することができる。よって、ＰＬＤ１２の消費電力を削減することができる。
【００９２】
なお、トランジスタＴｒ１には、ＯＳトランジスタ以外のトランジスタを用いてもよい。例えば、金属酸化物以外の単結晶半導体を有する基板の一部にチャネル形成領域が形成されるトランジスタを用いてもよい。このような基板としては、単結晶シリコン基板や単結晶ゲルマニウム基板などが挙げられる。また、トランジスタＴｒ１として、金属酸化物以外の材料を含む膜にチャネル形成領域が形成されるトランジスタを用いることもできる。金属酸化物以外の材料としては、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体などがあげられる。これらの材料は、単結晶半導体であってもよいし、非晶質半導体、微結晶半導体、多結晶半導体などの非単結晶半導体であってもよい。
【００９３】
また、トランジスタＴｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５、及び以降の説明におけるトランジスタに用いることができる材料の例は、トランジスタＴｒ１と同様である。
【００９４】
また、トランジスタＴｒ２と高電源電位ＶＤＤが供給される配線とが接続され、トランジスタＴｒ４、Ｔｒ５と低電源電位ＶＳＳが供給される配線とが接続されていてもよい。この場合、トランジスタＴｒ２はｐチャネル型とし、トランジスタＴｒ４、Ｔｒ５はｎチャネル型とすることが好ましい。
【００９５】
＜検出回路の構成例＞
次に、検出回路１３の構成例ついて説明する。検出回路１３は、照射された放射線の量に対応する信号ＲＡＤを出力する機能を有していれば、その構成は特に限定されない。ここでは一例として、検出回路１３に備えられた記憶装置でソフトエラーが発生したか否かに基づいて、信号ＲＡＤを出力する機能を有する検出回路１３について説明する。
【００９６】
図６に、検出回路１３の構成例を示す。検出回路１３は、記憶装置４１、検査回路４２を有する。
【００９７】
記憶装置４１は、セルアレイ４３、駆動回路４４を有する。セルアレイ４３は、マトリクス状に設けられた複数のメモリセル４５を有する。メモリセル４５にはそれぞれ、所定のデータＤｍｅｍが書き込まれている。以下では一例として、放射線の検出に用いる全てのメモリセル４５にハイレベルの電位が格納されている場合について説明する。
【００９８】
駆動回路４４は、メモリセル４５へのデータＤｍｅｍの書き込み、及びメモリセル４５からのデータＤｍｅｍの読み出しを行う機能を有する。駆動回路４４は、放射線の量の測定時において、メモリセル４５から定期的にデータＤｍｅｍを読み出す。そして、駆動回路４４によって読み出されたデータＤｍｅｍは、検査回路４２に出力される。
【００９９】
検査回路４２は、記憶装置４１に記憶されたデータに変動があったか否かを検査する機能を有する。具体的には、複数のメモリセル４５に保持されたハイレベルの電位が、放射線の照射によりローレベルに変動したか否かが検査される。そして、変動したデータがある場合、又は変動したデータの数が一定以上の場合、検査回路４２は信号ＲＡＤとしてハイレベルの信号を出力する。このように、検出回路１３は、記憶装置４１においてソフトエラーが発生したか否かに基づいて信号ＲＡＤを生成し、出力することができる。
【０１００】
ここで、メモリセル４５の回路構成は、記憶回路３１（図５参照）と同様の構成とすることが好ましい。例えば、図５に示すように、ＯＳトランジスタのソース又はドレインの一方及び容量素子と接続されたノードに電位が保持される構成を、記憶回路３１及びメモリセル４５に適用することが好ましい。これにより、ＰＬＤ１２のコンフィギュレーションメモリでソフトエラーが発生するタイミングと信号ＲＡＤが切り替わるタイミングの整合性を高めることができる。
【０１０１】
また、放射線の測定時、メモリセル４５はデータＤｍｅｍが保持された状態に維持される。ここで、メモリセル４５に、トランジスタＴｒ１にＯＳトランジスタを用いた図５の記憶回路３１を用いることにより、メモリセル４５に格納されたデータＤｍｅｍを極めて長期間にわたって保持することができる。これにより、所定の周期で再度書き込みを行う動作（リフレッシュ動作）が不要となるか、または、リフレッシュ動作の頻度を極めて少なくすることができる。よって、検出回路１３の消費電力を低減することができる。
【０１０２】
なお、ここでは検査回路４２において、変動したデータの有無又は個数によってソフトエラーの検査を行う場合について説明したが、検査の方法は特に限定されない。例えば、パリティチェック、ＥＣＣ（Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｏｎ  Ｃｏｄｅ）、ＣＲＣ（Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｈｅｃｋ）などを用いて検査を行うことができる。
【０１０３】
また、検出回路１３は、他の記憶装置の一部を記憶装置４１として用いることもできる。すなわち、他の用途で使用されている記憶装置が有するメモリセルの一部に、データＤｍｅｍが記憶されていてもよい。これにより、記憶装置の面積を削減することができる。
【０１０４】
＜半導体装置の動作例＞
次に、半導体装置１０の動作例について説明する。図７は、半導体装置１０の動作例を示すタイミングチャートである。ここでは一例として、図４の制御回路１１、図５のＰＬＤ１２を用いた半導体装置１０について説明する。
【０１０５】
［コンテキストモード］
時刻Ｔ１乃至Ｔ３において、信号ＲＡＤはローレベルであり、半導体装置１０はコンテキストモードで動作する。また、時刻Ｔ１の直前において、ローレベルの信号ＣＴＸ＿ｉｎ［０］、［１］によってｃｏｎｔｅｘｔ［０］が選択されており、ノードＦＤ［０］、［１］、［２］にはハイレベルの電位が保持されているものとする。
【０１０６】
まず、時刻Ｔ１において、信号ＣＴＸ＿ｉｎ［０］がハイレベルになり、信号ＣＴＸ＿ｉｎ［１］はローレベルに維持される。このときの信号ＣＴＸ＿ｉｎ［１：０］は、ｃｏｎｔｅｘｔ［１］を指定する信号に対応する。
【０１０７】
次に、時刻Ｔ２において、クロック信号ＣＬＫのローレベルからハイレベルへの遷移に同期して、信号ＣＴＸ＿ｉｎ［０］がフリップフロップＦＦ１［０］に、信号ＣＴＸ＿ｉｎ［１］がフリップフロップＦＦ１［１］に取り込まれる。これにより、信号ｃｔｘ＿ａ［０］がハイレベル、信号ｃｔｘ＿ａ［１］がローレベルとなる。また、信号ｃｔｘ＿ｂ［０］がローレベル、信号ｃｔｘ＿ｂ［１］がハイレベル、信号ｃｔｘ＿ｂ［２］がローレベルとなる。
【０１０８】
ここで、信号ＲＡＤはローレベルであり、マルチプレクサＭＵＸ［０］、［１］、［２］はそれぞれ信号ｃｔｘ＿ｂ［０］、［１］、［２］を選択する。
【０１０９】
次に、時刻Ｔ３において、クロック信号ＣＬＫのローレベルからハイレベルへの遷移に同期して、信号ｃｔｘ＿ｂ［０］がフリップフロップＦＦ２［０］に、信号ｃｔｘ＿ｂ［１］がフリップフロップＦＦ２［１］に、信号ｃｔｘ＿ｂ［２］がフリップフロップＦＦ２［２］に取り込まれる。これにより、信号ＣＴＸ［０］がローレベル、信号ＣＴＸ［１］がハイレベル、信号ＣＴＸ［２］がローレベルとなり、ＰＬＤ１２においてｃｏｎｔｅｘｔ［１］が選択される。
【０１１０】
また、信号ＲＡＤはフリップフロップＦＦ３に取り込まれ、信号Ｍｒｅｆはローレベル、信号Ｍｒａｄはハイレベルとなる。これにより、トランジスタＴｒ４がオン状態、トランジスタＴｒ５がオフ状態となる。
【０１１１】
以上のように、コンテキストモードにおいては、信号ＣＴＸ＿ｉｎ［１：０］に基づいて特定のコンテキストが選択される。
【０１１２】
［放射線耐性モード］
次に、時刻Ｔ４において、信号ＲＡＤがローレベルからハイレベルに切り替わり、コンテキストモードから放射線耐性モードへの切り替えが行われる。これにより、マルチプレクサＭＵＸ［０］、［１］、［２］はそれぞれ高電源電位ＶＤＤを選択する。
【０１１３】
次に、時刻Ｔ５において、クロック信号ＣＬＫのローレベルからハイレベルへの遷移に同期して、高電源電位ＶＤＤがフリップフロップＦＦ２［０］、［１］、［２］に取り込まれる。これにより、信号ＣＴＸ［０］、［１］、［２］がハイレベルとなり、ＰＬＤ１２においてｃｏｎｔｅｘｔ［０］、［１］、［２］が選択される。
【０１１４】
また、信号ＲＡＤはフリップフロップＦＦ３に取り込まれ、信号Ｍｒｅｆはハイレベル、信号Ｍｒａｄはローレベルとなる。これにより、トランジスタＴｒ４がオフ状態、トランジスタＴｒ５がオン状態となる。
【０１１５】
以上のように、放射線耐性モードにおいては、信号ＣＴＸ＿ｉｎ［１：０］に関わらず、ｃｏｎｔｅｘｔ［０］、［１］、［２］が選択される。
【０１１６】
なお、時刻Ｔ６は、ソフトエラーによってノードＦＤ［０］の電位が反転した時刻を示す。このとき、ノードＦＤ［１］、［２］の電位がハイレベルのままであれば、トランジスタＴｒ２［１］を流れる電流とトランジスタＴｒ２［２］を流れる電流の和が、トランジスタＴｒ５を流れる電流よりも大きくなり、配線ＯＵＴの電位はローレベルに維持される。よって、記憶回路３１［０］にソフトエラーが発生した場合であっても、ＰＬＤ１２を正常に動作させることができる。
【０１１７】
＜半導体装置の構成例２＞
次に、半導体装置１０の他の構成例について説明する。図８に示す半導体装置１０は、制御回路１１、ＰＬＤ１２、検出回路１３に加えて、制御回路１４を有する。
【０１１８】
制御回路１４は、ＰＬＤ１２の再構成を制御する機能を有する。具体的には、制御回路１４はＰＬＤ１２へのコンフィギュレーションデータの書き込みを制御する機能を有する。また、制御回路１４は、コンフィギュレーションデータを記憶する機能を有する記憶装置１５を有する。
【０１１９】
ここで、ＰＬＤ１２が、ｃｏｎｔｅｘｔ［０］を用いて処理を行うコンテキストモードから、放射線耐性モードに移行する場合を考える。放射線耐性モードでｃｏｎｔｅｘｔ［０］、［１］、［２］を用いた多数決を行うためには、ｃｏｎｔｅｘｔ［１］、［２］をｃｏｎｔｅｘｔ［０］と同じ回路構成にするため、ｃｏｎｔｅｘｔ［１］、［２］にｃｏｎｔｅｘｔ［０］と同じコンフィギュレーションデータを格納する必要がある。このとき制御回路１４は、ｃｏｎｔｅｘｔ［０］に格納されているコンフィギュレーションデータと同じデータＤｃｏｎを記憶装置１５から読み出し、ｃｏｎｔｅｘｔ［１］、［２］に出力する機能を有する。これにより、ｃｏｎｔｅｘｔ［０］、［１］、［２］において同じ回路を構成することができる。
【０１２０】
具体的には、まず、放射線の量に対応する信号ＲＡＤ＿ｉｎが、検出回路１３から制御回路１４に入力される。ここでは一例として、検出回路１３が、検出回路１３に照射された放射線の量に対応する値が基準値以下の場合はローレベルの信号ＲＡＤ＿ｉｎを、基準値を超える場合はハイレベルの信号ＲＡＤ＿ｉｎを出力する場合について説明する。
【０１２１】
ハイレベルの信号ＲＡＤ＿ｉｎが入力されると、制御回路１４は、選択状態のコンテキストを信号ＣＴＸ＿ｉｎ［１：０］に基づいて判別する。そして、選択状態のコンテキストに格納されたコンフィギュレーションデータと同じデータＤｃｏｎを、記憶装置１５から読み出す。
【０１２２】
そして、制御回路１４は、記憶装置１５から読み出されたデータＤｃｏｎを、クロック信号ＤＣＬＫを用いて、非選択状態のコンテキストに書き込む。これにより、選択状態のコンテキストによって構成されている回路を多重化することができる。
【０１２３】
また、制御回路１４は、データＤｃｏｎの書き込みが終わった後、ハイレベルの信号ＲＡＤを制御回路１１に出力する。これにより、制御回路１１からハイレベルの信号ＣＴＸ［０］、［１］、［２］が出力され、ｃｏｎｔｅｘｔ［０］、［１］、［２］が選択状態となり、ＰＬＤ１２は放射線耐性モードに移行する。このように、非選択状態のコンテキストへのデータＤｃｏｎの書き込みが完了した後にＰＬＤ１２を放射線耐性モードに移行させることにより、非選択状態のコンテキストの再構成を行っている期間において、選択状態のコンテキストによる処理を続行することができる。
【０１２４】
図８に示す半導体装置１０の動作例を示すタイミングチャートを、図９に示す。時刻Ｔ１１乃至Ｔ１３における動作は、図７における時刻Ｔ１乃至Ｔ３と同様である。ただし、時刻Ｔ１１の直前において、ノードＦＤ［０］、［１］にはハイレベルの電位が、ノードＦＤ［２］にはローレベルの電位が保持されているものとする。
【０１２５】
まず、時刻Ｔ１４において、検出回路１３によって基準値を超える放射線が検出され、信号ＲＡＤ＿ｉｎがハイレベルとなる。これにより、制御回路１４からＰＬＤ１２にデータＤｃｏｎ、クロック信号ＤＣＬＫが供給され、ｃｏｎｔｅｘｔ［０］、［２］の再構成が行われる。
【０１２６】
なお、時刻Ｔ１４において、信号ＲＡＤはローレベルに維持されている。よって、ｃｏｎｔｅｘｔ［１］では引き続き処理が続行される。
【０１２７】
次に、時刻Ｔ１５において、ｃｏｎｔｅｘｔ［０］、［２］の再構成が終了すると、ノードＦＤ［０］、［２］の電位はノードＦＤ［１］と同じハイレベルとなる。また、再構成が終了した後、信号ＲＡＤがハイレベルとなる。これにより、ＰＬＤ１２は放射線耐性モードに移行し、信号Ｍｒｅｆはハイレベル、信号Ｍｒａｄはローレベルとなる。
【０１２８】
このように、制御回路１４を用いることにより、放射線耐性モードにおいて回路の多重化を行うことができる。
【０１２９】
以上の通り、本発明の一態様においては、照射された放射線の量に応じて、マルチコンテキスト方式を用いて高速に処理を行うモードと、放射線に対する耐性が高いモードとを切り替えることができる。これにより、ＰＬＤの処理の高速性を維持しつつソフトエラーに対処することができ、高速な動作が可能で信頼性が高い半導体装置を提供することができる。この半導体装置は、屋内、屋外など様々な場所で使用され、使用状況によって照射される放射線の量が異なる電子機器などに特に有用である。
【０１３０】
また、本発明の一態様において、記憶回路にＯＳトランジスタを用いることにより、消費電力が低い半導体装置を提供することができる。
【０１３１】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０１３２】
（実施の形態２）
本実施の形態では、上記実施の形態で説明した半導体装置の変形例について説明する。
【０１３３】
＜半導体装置の変形例＞
上記実施の形態では、半導体装置１０を、マルチコンテキスト方式を用いる第１のモード、又は、放射線に対する耐性が高い第２のモードで動作させる場合について説明したが、半導体装置１０は、マルチコンテキスト方式を用い、且つ、放射線に対する耐性が高い第３のモードで動作させることもできる。以下、第３のモードを併用モードともいう。図１０に、併用モードで動作可能な半導体装置１０の構成例を示す。
【０１３４】
図１０に示す半導体装置１０は、制御回路１１に信号ＣＴＸ＿ｉｎ［２：０］が入力される点、ＰＬＤ１２に信号ＣＴＸ［５：０］が入力される点において、図１と異なる。また、図１０におけるＰＬＤ１２は、６つのコンテキスト（ｃｏｎｔｅｘｔ［０］乃至［５］）を有する。
【０１３５】
放射線の量に対応する値が基準値以下の場合、半導体装置１０は、ｃｏｎｔｅｘｔ［０］乃至［５］から一又は複数のコンテキストを選択して処理を行うコンテキストモードで動作させることができる。一方、放射線の量に対応する値が基準値を超える場合、半導体装置１０は、多重化された回路を複数用いて、マルチコンテキスト方式で処理を行う併用モードで動作させることができる。図１１に、併用モードにおける半導体装置１０の動作例を示す。
【０１３６】
信号ＲＡＤがハイレベルになると、ｃｏｎｔｅｘｔ［０］、［１］、［２］は同一の回路を構成し、ｃｏｎｔｅｘｔ［３］、［４］、［５］は同一の回路を構成する。これにより、多重化された回路が複数構成される。そして、ＰＬＤ１２は、ｃｏｎｔｅｘｔ［０］、［１］、［２］によって構成されたコンテキスト（ｃｏｎｔｅｘｔＡ）、又は、ｃｏｎｔｅｘｔ［３］、［４］、［５］によって構成されたコンテキスト（ｃｏｎｔｅｘｔＢ）の一方を選択して処理を行う、マルチコンテキスト方式によって動作する。これにより、ＰＬＤ１２を併用モードで動作させることができる。
【０１３７】
ｃｏｎｔｅｘｔＡを用いて処理を行う場合、図１１（Ａ）に示すように、制御回路１１からＰＬＤ１２に、ハイレベルの信号ＣＴＸ［０］、［１］、［２］と、ローレベルの信号ＣＴＸ［３］、［４］、［５］が入力される。これにより、ｃｏｎｔｅｘｔＡが選択され、ｃｏｎｔｅｘｔＡは多重化された回路を用いて処理を行う。一方、ｃｏｎｔｅｘｔＢを用いて処理を行う場合、図１１（Ｂ）に示すように、制御回路１１からＰＬＤ１２に、ローレベルの信号ＣＴＸ［０］、［１］、［２］と、ハイレベルの信号ＣＴＸ［３］、［４］、［５］が入力される。これにより、ｃｏｎｔｅｘｔＢが選択され、ｃｏｎｔｅｘｔＢは多重化された回路を用いて処理を行う。
【０１３８】
なお、ここではＰＬＤ１２のコンテキスト数が６の場合について説明したが、コンテキスト数は特に限定されない。すなわち、多重化に用いるコンテキストの数は３以上の奇数であればよく、多重化された回路は２以上であればよい。
【０１３９】
＜記憶回路の変形例＞
図５に示す記憶回路３１が有するトランジスタは、一対のゲートを有していてもよい。トランジスタＴｒ１が一対のゲート電極を有する構成例を図１２（Ａ）、（Ｂ）に示す。ここでは、トランジスタＴｒ１としてＯＳトランジスタを用いている。
【０１４０】
なお、トランジスタが一対のゲートを有する場合、一方のゲートを第１のゲート、フロントゲート、又は単にゲートと呼ぶことがあり、他方のゲートを第２のゲート、又はバックゲートと呼ぶことがある。
【０１４１】
図１２（Ａ）に示すトランジスタＴｒ１はバックゲートを有し、バックゲートはフロントゲートと接続されている。この場合、バックゲートにはフロントゲートと同じ電位が印加され、トランジスタＴｒ１のオン電流を増加させることができる。トランジスタＴｒ１はコンフィギュレーションデータの書き込みに用いられるため、図１２（Ａ）に示す構造を採用することにより、高速なデータの読み書きが可能となる。
【０１４２】
図１２（Ｂ）に示すトランジスタＴｒ１は、バックゲートが配線ＢＧＬと接続されている。配線ＢＧＬは、バックゲートに所定の電位を供給する機能を有する配線である。配線ＢＧＬの電位を制御することにより、トランジスタＴｒ１の閾値電圧を制御することができる。トランジスタＴｒ１はノードＦＤの電位の保持に用いられるため、配線ＢＧＬの電位を制御してトランジスタＴｒ１の閾値電圧をプラス側にシフトさせることにより、トランジスタＴｒ１のオフ電流を低減してもよい。なお、配線ＢＧＬに供給される電位は、固定電位であってもよいし、変動する電位であってもよい。
【０１４３】
配線ＢＧＬは、記憶回路３１ごとに個別に設けてもよいし、ＰＬＤ１２が有する全て又は一部の記憶回路３１で共有されていてもよい。
【０１４４】
なお、ここではトランジスタＴｒ１にバックゲートが設けられた構成について説明したが、トランジスタＴｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５にも同様にバックゲートを設けることができる。
【０１４５】
また、図１２（Ｃ）に、記憶回路３１の他の構成例を示す。図１２（Ｃ）に示す記憶回路３１は、容量素子Ｃ１の代わりに回路３５が設けられた構成を有する。回路３５はインバータループを構成しており、ノードＦＤの電位は回路３５によってハイレベル又はローレベルに維持される。
【０１４６】
なお、図１２に示す構成は、図６におけるメモリセル４５にも用いることができる。
【０１４７】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０１４８】
（実施の形態３）
本実施の形態では、上記実施の形態で説明した検出回路１３の構成例について説明する。具体的には、検出回路１３に備えられた記憶装置４１として、多値メモリを用いた構成について説明する。
【０１４９】
図１３に、検出回路１３の構成例を示す。図１３に示す検出回路１３は、メモリセル４５が多値のデータを記憶する機能を有する点において、図６と異なる。なお、以下では一例として、メモリセル４５が１６値（４ビット）のデータを記憶する機能を有する場合について説明するが、メモリセル４５に記憶される値の数は特に限定されず、自由に設定することができる。
【０１５０】
メモリセル４５には、データに対応する電位Ｖｄａｔａが書き込まれ、保持される。メモリセル４５に４ビットのデータが記憶される場合、図１３に示すように、電位Ｖｄａｔａは１６値の電位レベルをとる。１６値の電位レベルは、４ビットのデータ“００００”乃至“１１１１”に対応する。
【０１５１】
なお、メモリセル４５に多値のデータを記憶する場合、メモリセルにはＯＳトランジスタを用いることが好ましい。オフ電流が極めて小さいＯＳトランジスタを用いることにより、メモリセル４５に保持された電荷のリークを抑えることができる。そのため、メモリセル４５に多値のデータを正確に記憶することができる。また、図１３に示す電位Ｖｄａｔａの分布の幅を狭めることができ、メモリセル４５に保持されるデータのビット数を増加させることができる。
【０１５２】
さらに、ＯＳトランジスタはＳｉトランジスタと比べて耐圧性が高い。そのため、メモリセル４５にＯＳトランジスタを用いることにより、メモリセル４５に保持される電位Ｖｄａｔａの範囲を拡大することができる。これにより、メモリセル４５に保持されるデータのビット数を増加させることができる。なお、ＯＳトランジスタを用いたメモリセル４５の具体的な構成例については、実施の形態４において説明する。
【０１５３】
次に、多値データが記憶されるメモリセル４５を備えた検出回路１３を用いて、コンテキストモードから放射線耐性モードへの切り替えを行う際の動作例について説明する。図１４に、メモリセル４５に保持されているデータの推移の例を示す。
【０１５４】
図１４（Ａ）は、初期状態においてデータ“１１１１”が記憶されているメモリセル４５の動作例を示す。メモリセル４５に放射線が照射され、ソフトエラーによってデータ“１１１１”が変動すると、検査回路４２はデータの変動を検出して信号ＲＡＤを生成し、ＰＬＤ１２（図１等参照）を放射線耐性モードに移行させる。図１４（Ａ）には、ソフトエラーによってデータ“１１１１”がデータ“１０００”に変動した場合を示している。このように検出回路１３は、メモリセル４５に記憶された多値のデータの変動に基づいて信号ＲＡＤを生成し、ＰＬＤ１２を放射線耐性モードに移行させる機能を有する。
【０１５５】
そして、ＰＬＤ１２が放射線耐性モードに移行した際は、メモリセル４５へのデータ“１１１１”の書き込みにより、データのリフレッシュが行われる。これにより、メモリセル４５は初期状態となり、改めてソフトエラーの検出を行うことができる。
【０１５６】
ここで、メモリセル４５に２値のデータが記憶される場合は、放射線の照射によりメモリセル４５に保持された電位が変動しても、電位の変動が、データの反転が生じない範囲内に収まる限り、ソフトエラーは検出されない。一方、メモリセル４５に多値のデータが記憶される場合、ソフトエラーの検出の分解能を多値データの間隔まで向上させることができる。そのため、図１４（Ａ）に示すように、放射線の照射による電位の変動がハイレベルの範囲内に収まる場合であっても、ソフトエラーの発生の危険性を察知することができ、放射線耐性モードへの移行を事前に行うことができる。
【０１５７】
なお、ＰＬＤ１２の放射線耐性モードへの移行の条件は、自由に設定することができる。例えば、メモリセル４５に記憶されたデータ“１１１１”が他のデータ“００００”乃至“１１１０”のいずれに変動したことを条件としてもよいし、特定の位のビット（例えば、上位２ビット、又は上位３ビットなど）の論理値が変動したことを条件としてもよい。このように、放射線耐性モードへの移行の条件を適宜設定することにより、ソフトエラーの検出の感度を調整することができる。
【０１５８】
なお、図１４（Ａ）においては、初期状態においてメモリセル４５にデータ“１１１１”が記憶されている場合について説明したが、初期状態においてメモリセル４５に記憶されるデータは自由に設定することができる。例えば、図１４（Ｂ）に示すように初期状態においてメモリセル４５にデータ“００００”を記憶することもできる。そして、データの変動によってＰＬＤ１２が放射線耐性モードへ移行した際は、メモリセル４５にデータ“００００”を書き込むことにより、データのリフレッシュを行うことができる。なお、放射線耐性モードへの移行の条件は、図１４（Ａ）と同様、自由に設定することができる。
【０１５９】
以上のように、メモリセル４５が多値のデータを記憶する機能を有することにより、検出回路１３におけるソフトエラーの検出の感度を向上させることができ、半導体装置１０の信頼性をさらに向上させることができる。
【０１６０】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０１６１】
（実施の形態４）
本実施の形態では、上記実施の形態で説明した半導体装置に用いることができるＰＬＤ及び記憶装置の構成例について説明する。
【０１６２】
＜ＰＬＤの構成例＞
図１５に、ＰＬＤ２００の構成を示す。ＰＬＤ２００は、上記実施の形態におけるＰＬＤ１２として用いることができる。なお、ＰＬＤ２００にはマルチコンテキスト方式を適用することができる。
【０１６３】
ＰＬＤ２００は、ロジック部、入出力部、及び周辺回路部を有する。ロジック部は、ロジックアレイ（ＬＡ）２１１、２１２、スイッチアレイ（ＳＷＡ）２２１乃至２２３を有する。入出力部は、入出力アレイ（ＩＯＡ）２２４、２２５を有する。周辺回路部は、ロジック部および入出力部を駆動する機能を有する回路を有する。例えば周辺回路部は、クロック信号生成装置２３０、コンテキストコントローラ２３１、コンフィギュレーションコントローラ２３２、列ドライバ回路２３４、行ドライバ回路２３５を有する。
【０１６４】
なお、コンテキストコントローラ２３１は図１における制御回路１１に対応し、コンフィギュレーションコントローラ２３２は図８における制御回路１４に対応する。
【０１６５】
ＬＡ２１１、２１２はそれぞれ、複数のＬＥ２４０を有する。図１５には、ＬＡ２１１が１０個のＬＥ２４０（ＬＥ＜００＞乃至＜０９＞）を有し、ＬＡ２１２が１０個のＬＥ２４０（ＬＥ＜１０＞乃至＜１９＞）を有する構成例を示しているが、ＬＥ２４０の数は自由に設定することができる。ＩＯＡ２２４、２２５は、ＰＬＤ２００の外部端子とＬＡ２１１、２１２との間の信号の入出力を制御する機能を有する。
【０１６６】
ＩＯＡ２２４、２２５はそれぞれ、複数の入出力回路（ＩＯ）を有する。図１５には、ＩＯＡ２２４が１０個の入出力回路（ＩＯ＜００＞乃至＜０９＞）を有し、ＩＯＡ２２５が１０個の入出力回路（ＩＯ＜１０＞乃至＜１９＞）を有する構成例を示している。ＩＯ＜００＞乃至＜１９＞は、互いに異なる外部端子と接続されている。
【０１６７】
ＳＷＡ２２１乃至２２３はそれぞれ、複数のＲＳ２８０を有する。ＲＳ２８０内の表記は、その機能を表している。例えば、「ＬＥ０＊  ｔｏ  ＩＯ００」とは、ＲＳ２８０が、ＬＥ＜００＞乃至＜０９＞の出力ノードと、ＩＯ＜００＞の入力ノードとの間のスイッチとしての機能を有することを示しており、ＲＳ２８０は、コンフィギュレーションデータ及びコンテキストを選択するデータ（以下、コンテキストデータともいう）に従って、ＬＥ＜００＞乃至＜０９＞とＩＯ＜００＞との接続関係を決定する。
【０１６８】
クロック信号生成装置２３０は、ＰＬＤ２００内で使用される１または複数のクロック信号を生成する機能を有する。列ドライバ回路２３４は、コンフィギュレーションデータを生成する機能を有する。行ドライバ回路２３５は、コンフィギュレーションメモリを選択する信号を生成する機能を有する。コンフィギュレーションコントローラ２３２は、列ドライバ回路２３４および行ドライバ回路２３５を制御する機能を有する。コンテキストコントローラ２３１は、コンテキストデータを生成する機能を有する。
【０１６９】
図１６に、ＬＥ２４０の構成例を示す。ＬＥ２４０はプログラム可能な論理回路であり、コンフィギュレーションメモリ部２５０、ロジックセル（ＬＣＥＬＬ）２６０を有する。
【０１７０】
コンフィギュレーションメモリ部２５０は、コンフィギュレーションデータを格納する機能を有する。ＬＥ２４０の機能は、コンフィギュレーションメモリ部２５０に格納されたコンフィギュレーションデータに従って決定される。コンフィギュレーションメモリ部２５０には、図５に示す記憶回路３１を用いることができる。
【０１７１】
ＬＥ２４０は、入力データＩＮに所定の論理演算を施したデータを生成し、これを出力データＯＵＴとして出力する機能を有する。ＬＥ２４０は、排他的論理和（ＸＯＲ）回路群２６１、ＬＵＴ２６２、キャリーロジック２６３、セレクタ（ＳＥＬ）２６４、フリップフロップ（ＦＦ）２６５、セレクタ（ＳＥＬ）２６６を有する。ＦＦ２６５はレジスタとしての機能を有する。ＦＦ２６５は、データが入力される端子Ｄ、リセット信号ＲＳＴが入力される端子ＸＲ、クロック信号ＣＬＫが入力される端子、データを出力する端子Ｑを有する。コンフィギュレーションメモリ部２５０から出力されるコンフィギュレーションデータによって、ＬＣＥＬＬ２６０の論理機能が制御される。
【０１７２】
データＩＮは、ＲＳ２８０から入力される。また、データＯＵＴはＲＳ２８０に出力される。複数のＬＥ２４０によってキャリーチェーンを形成するため、複数のＬＥ２４０間でキャリー信号（ｃａｒｒｙ  ｓｉｇｎａｌ）の入出力が行われる。また、複数のＬＥ２４０によってレジスタチェーンを形成するため、隣接するＬＥ２４０間でレジスタチェーン信号（ｒｅｇｉｓｔｅｒ  ｃｈａｉｎ  ｓｉｇｎａｌ）の入出力が行われる。
【０１７３】
ＰＬＤ２００が有するＬＥ２４０及びＲＳ２８０は、それぞれコンフィギュレーションメモリを有する。コンフィギュレーションメモリは、コンフィギュレーションデータを記憶する機能を有する記憶回路を有する。コンフィギュレーションメモリが有する記憶回路は、揮発性であっても不揮発性であってもよい。揮発性の記憶回路としては、例えば、ＳＲＡＭなどが挙げられる。また、不揮発性の記憶回路としては、例えば、フラッシュメモリ、強誘電体メモリ（ＦｅＲＡＭ）、磁気抵抗メモリ（ＭＲＡＭ）、相変化メモリ（ＰＲＡＭ）、抵抗変化型メモリ（ＲｅＲＡＭ）などが挙げられる。
【０１７４】
記憶回路には、上記実施の形態で説明したように、ＯＳトランジスタを用いることが特に好ましい。コンフィギュレーションメモリにＯＳトランジスタを用いることにより、コンフィギュレーションデータを極めて長期間にわたって保持することができる。
【０１７５】
＜記憶装置の構成例＞
次に、図６における検出回路１３に用いることができる記憶装置の構成例について説明する。
【０１７６】
図１７（Ａ）に、記憶装置３５０の構成例を示す。記憶装置３５０は、上記実施の形態における記憶装置４１として用いることができる。記憶装置３５０は、セルアレイ３６０、駆動回路３７０、駆動回路３８０を有する。また、セルアレイ３６０は、複数のメモリセル３９０を有する。ここでは、セルアレイ３６０が（ｎ＋１）×（ｍ＋１）個のメモリセル３９０（３９０［０，０］乃至［ｎ，ｍ］）を有する構成を示している（ｎ、ｍは自然数）。
【０１７７】
メモリセル３９０は、電力の供給が停止された期間においてもデータを保持することが可能な構成とすることが好ましい。ここで、ＯＳトランジスタはオフ電流が極めて小さいため、メモリセル３９０に用いるトランジスタとして好適である。具体的には、図１７（Ｂ）に示すように、メモリセル３９０にＯＳトランジスタであるトランジスタ３９１、容量素子３９２を設けることが好ましい。
【０１７８】
トランジスタ３９１のソース又はドレインの一方は容量素子３９２と接続されている。ここで、トランジスタ３９１のソース又はドレインの一方および容量素子３９２と接続されたノードを、ノードＮ１１とする。
【０１７９】
ノードＮ１１には、メモリセル３９０に保持される電位が、トランジスタ３９１を介して配線ＢＬなどから供給される。そして、トランジスタ３９１がオフ状態となると、ノードＮ１１が浮遊状態となり、ノードＮ１１の電位が保持される。ここで、ＯＳトランジスタであるトランジスタ３９１のオフ電流は極めて小さいため、ノードＮ１１の電位を長期間にわたって保持することが可能となる。なお、トランジスタ３９１の導通状態は、トランジスタ３９１のゲートと接続された配線に所定の電位を供給することにより、制御することができる。
【０１８０】
ＯＳトランジスタには、バックゲートを設けてもよい。図１７（Ｃ）、（Ｄ）に、トランジスタ３９１にバックゲートを設けた構成の例を示す。図１７（Ｃ）に示すトランジスタ３９１のバックゲートは、トランジスタ３９１のフロントゲートと接続されている。図１７（Ｄ）に示すトランジスタ３９１のバックゲートは、所定の電位が供給される配線と接続されている。
【０１８１】
このように、メモリセル３９０にＯＳトランジスタを用いることにより、メモリセル３９０に記憶されたデータを長期間保持することができ、信頼性が高い半導体装置を提供することができる。以下、メモリセル３９０の具体的な構成例について説明する。
【０１８２】
図１８（Ａ）に、メモリセル３９０の構成例を示す。図１８（Ａ）に示すメモリセル３９０は、トランジスタ３９３、３９４、容量素子３９５を有する。なお、トランジスタ３９３はＯＳトランジスタとする。また、ここではトランジスタ３９４をｎチャネル型としているが、ｐチャネル型であってもよい。
【０１８３】
トランジスタ３９３のゲートは配線ＷＷＬと接続され、ソース又はドレインの一方はトランジスタ３９４のゲートおよび容量素子３９５の一方の電極と接続され、ソース又はドレインの他方は配線ＢＬと接続されている。トランジスタ３９４のソース又はドレインの一方は配線ＳＬと接続され、ソース又はドレインの他方は配線ＢＬと接続されている。容量素子の他方の電極は、配線ＲＷＬと接続されている。ここで、トランジスタ３９３のソース又はドレインの一方、トランジスタ３９４のゲート、および容量素子３９５の一方の電極と接続されたノードを、ノードＮ１２とする。
【０１８４】
配線ＷＷＬは、書き込みを行うメモリセル３９０に選択信号を伝える機能を有する配線であり、配線ＲＷＬは、読み出しを行うメモリセル３９０に選択信号を伝える機能を有する配線であり、配線ＢＬは、メモリセル３９０に書き込むデータに対応する電位（以下、書き込み電位ともいう）、またはメモリセル３９０に記憶されたデータに対応する電位（以下、読み出し電位ともいう）を伝える機能を有する配線であり、配線ＳＬは、所定の電位が供給される配線である。所定の電位は、固定電位でもよいし、異なる２以上の電位であってもよい。なお、配線ＷＷＬおよび配線ＲＷＬは駆動回路３７０と接続されている。配線ＳＬは、駆動回路３７０または駆動回路３８０と接続されていてもよいし、駆動回路３７０や駆動回路３８０とは別に設けられた電源線と接続されていてもよい。
【０１８５】
トランジスタ３９３にＯＳトランジスタを用いることにより、トランジスタ３９３をオフ状態とした際、ノードＮ１２の電位を極めて長時間にわたって保持することができる。
【０１８６】
次に、図１８（Ａ）に示すメモリセル３９０の動作について説明する。まず、配線ＷＷＬの電位を、トランジスタ３９３がオン状態となる電位にして、トランジスタ３９３をオン状態とする。これにより、配線ＢＬの電位がノードＮ１２に与えられる。すなわち、トランジスタ３９４のゲート電極には所定の電荷が与えられる（データの書き込み）。
【０１８７】
その後、配線ＷＷＬの電位をトランジスタ３９３がオフ状態となる電位にして、トランジスタ３９３をオフ状態とすることにより、ノードＮ１２が浮遊状態となり、ノードＮ１２の電位が保持される（データの保持）。
【０１８８】
次に、配線ＳＬの電位を一定の電位に維持した上で、配線ＲＷＬの電位を所定の電位とすると、ノードＮ１２に保持された電荷の量に応じて、配線ＢＬは異なる電位となる。一般に、トランジスタ３９４をｎチャネル型とすると、トランジスタ３９４のゲートの電位がハイレベルである場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ３９４のゲートの電位がローレベルである場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ３９４をオン状態とするために必要な配線ＲＷＬの電位をいうものとする。したがって、配線ＲＷＬの電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＮ１２の電位を判別することができる。例えば、ノードＮ１２の電位がハイレベルである場合には、配線ＲＷＬの電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３９４はオン状態となる。一方、ノードＮ１２の電位がローレベルである場合には、配線ＲＷＬの電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３９４はオフ状態のままとなる。このため、配線ＢＬの電位を読み出すことにより、メモリセル３９０に記憶されているデータの読み出しが可能となる。
【０１８９】
データの読み出しを行わない場合には、ノードＮ１２の電位に関わらずトランジスタ３９４がオフ状態となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を配線ＲＷＬに与えればよい。
【０１９０】
また、データの書き換えは、上記データの書き込みおよび保持と同様の動作により行うことができる。具体的には、配線ＷＷＬの電位を、トランジスタ３９３がオン状態となる電位にして、トランジスタ３９３をオン状態とする。これにより、書き換えるデータに対応する配線ＢＬの電位がノードＮ１２に与えられる。その後、配線ＷＷＬの電位を、トランジスタ３９３がオフ状態となる電位にして、トランジスタ３９３をオフ状態とすることにより、ノードＮ１２が浮遊状態となり、ノードＮ１２には書き換えたデータに対応する電位が保持される。
【０１９１】
トランジスタ３９３はＯＳトランジスタであり、オフ電流が極めて小さいため、保持期間においてノードＮ１２の電位を長時間にわたって維持することができる。そのため、メモリセル３９０への電力の供給が停止された期間においても、データを保持することができる。
【０１９２】
なお、図１８（Ａ）においては、データの書き込みと読み出しを同一の配線ＢＬを用いて行う構成を示すが、データの書き込みと読み出しはそれぞれ別の配線を用いておこなってもよい。すなわち、トランジスタ３９３のソース又はドレインの他方と、トランジスタ３９４のソース又はドレインの他方は、別々の配線と接続されていてもよい。また、トランジスタ３９４と配線ＢＬは他のトランジスタを介して接続されていてもよいし、トランジスタ３９４と配線ＳＬは他のトランジスタを介して接続されていてもよい。図１８（Ａ）におけるメモリセル３９０の変形例を図１８（Ｂ）に示す。
【０１９３】
図１８（Ｂ）に示すメモリセル３９０は、トランジスタ３９３、３９４、容量素子３９５に加えて、トランジスタ３９６を有する。なお、ここではトランジスタ３９４、３９６をｎチャネル型としているが、トランジスタ３９４、３９６はｐチャネル型であってもよい。
【０１９４】
トランジスタ３９３のゲートは配線ＷＷＬと接続され、ソース又はドレインの一方はトランジスタ３９４のゲートおよび容量素子３９５の一方の電極と接続され、ソース又はドレインの他方は配線ＷＢＬと接続されている。トランジスタ３９４のソース又はドレインの一方は配線ＳＬと接続され、ソース又はドレインの他方はトランジスタ３９６のソース又はドレインの一方と接続されている。トランジスタ３９６のゲートは配線ＲＷＬと接続され、ソース又はドレインの他方は配線ＲＢＬと接続されている。容量素子３９５の他方の電極は、所定の電位が供給される配線と接続されている。
【０１９５】
また、図１８（Ｂ）におけるメモリセル３９０においては、配線ＢＬが配線ＷＢＬと配線ＲＢＬに分割されている。配線ＷＢＬは、書き込み電位を伝える機能を有する配線であり、配線ＲＢＬは、読み出し電位を伝える機能を有する配線である。
【０１９６】
図１８（Ｂ）においては、配線ＲＷＬの電位を、トランジスタ３９６がオン状態となる電位にして、トランジスタ３９６をオン状態とすることにより、配線ＲＢＬに読み出し電位を出力することができる。すなわち、配線ＲＢＬに供給する信号によって、メモリセル３９０からのデータの読み出しを制御することができる。
【０１９７】
また、図１８（Ｂ）において、配線ＷＢＬと配線ＲＢＬを同一の配線ＢＬとしてもよい。このようなメモリセル３９０の構成を、図１８（Ｃ）に示す。図１８（Ｃ）において、トランジスタ３９３とトランジスタ３９６は配線ＢＬと接続されている。また、容量素子３９５は、配線ＳＬと接続されている。
【０１９８】
なお、図１８において、トランジスタ３９３とトランジスタ３９４（およびトランジスタ３９６）は積層することができる。例えば、トランジスタ３９４の上方に絶縁層を設け、当該絶縁層の上方にＯＳトランジスタであるトランジスタ３９３、および容量素子３９５を設けた構成とすることができる。これにより、メモリセル３９０の面積を縮小することができる。
【０１９９】
以上のように、メモリセル３９０にＯＳトランジスタを用いることにより、メモリセル３９０に記憶されたデータを長時間にわたって保持することができる。また、メモリセル３９０への電力の供給が停止された状態においても、メモリセル３９０に記憶されたデータを保持することができる。
【０２００】
また、図１８に示すメモリセル３９０は、図５における記憶回路３１と同様に、トランジスタのソース又はドレインの一方及び容量素子の一方の電極と接続されたノードにデータが保持される構成を有する。このように、記憶回路３１とメモリセル３９０が同様の構成を有することにより、ＰＬＤ１２のコンフィギュレーションメモリでソフトエラーが発生するタイミングと信号ＲＡＤ（図１等参照）が切り替わるタイミングの整合性を高めることができる。
【０２０１】
なお、図１７、図１８におけるメモリセル３９０には、多値データを記憶することができる。これにより、実施の形態３で説明した、多値メモリを有する検出回路１３を構成することができる。例えば、図１８（Ａ）に示すメモリセル３９０に多値データを記憶する場合、配線ＢＬに３値以上の電位を供給することにより、ノードＮ１２に３値以上の電位を供給することができる。メモリセル３９０からのデータの読み出しは、例えば、配線ＲＷＬに段階的に変化する電位を供給し、配線ＢＬの電位の変動をモニタすることによって行うことができる。また、データの読み出しには、ノードＮ１２の電位に応じて配線ＢＬに供給される電流の値を用いてもよい。
【０２０２】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０２０３】
（実施の形態５）
本実施の形態では、上記実施の形態で説明した半導体装置を用いた表示システムの構成例について説明する。
【０２０４】
図１９に、表示部７１０と、表示部７１０の動作を制御する機能を有する制御部７２０と、を有する表示システム７００の構成例を示す。制御部７２０は、インターフェース７２１、フレームメモリ７２２、デコーダ７２３、センサコントローラ７２４、コントローラ７２５、クロック生成回路７２６、画像処理部７３０、記憶装置７４１、タイミングコントローラ７４２、レジスタ７４３、駆動回路７５０、タッチセンサコントローラ７６１を有する。
【０２０５】
表示部７１０は、制御部７２０から入力された映像信号を用いて、表示ユニット７１１に映像を表示する機能を有する。また、表示部７１０は、タッチの有無、タッチ位置などの情報を得る機能を有するタッチセンサユニット７１２を有していてもよい。表示部７１０がタッチセンサユニット７１２を有しない場合、タッチセンサコントローラ７６１は省略することができる。
【０２０６】
表示ユニット７１１は、表示素子を用いて表示を行う機能を有する。表示素子の例としては、液晶素子、発光素子などが挙げられる。液晶素子としては、透過型の液晶素子、反射型の液晶素子、半透過型の液晶素子などを用いることができる。また、表示素子として、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）素子、光干渉方式のＭＥＭＳ素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）方式等を適用した表示素子などを用いることもできる。また、発光素子の例としては、例えばＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、半導体レーザなどの、自発光性の発光素子が挙げられる。
【０２０７】
表示部７１０に設けられる表示ユニット７１１は、１つであっても２以上であってもよい。ここでは一例として、表示部７１０が、反射型の液晶素子を用いて表示を行う表示ユニット７１１ａと、発光素子を用いて表示を行う表示ユニット７１１ｂを有する構成について説明する。
【０２０８】
駆動回路７５０は、ソースドライバ７５１を有する。ソースドライバ７５１は、表示ユニット７１１に映像信号を供給する機能を有する回路である。図１９においては、表示部７１０が表示ユニット７１１ａ、７１１ｂを有するため、駆動回路７５０はソースドライバ７５１ａ、７５１ｂを有する。
【０２０９】
制御部７２０とホスト７７０との通信は、インターフェース７２１を介して行われる。ホスト７７０から制御部７２０には、画像データ、各種制御信号などが送られる。また、制御部７２０からホスト７７０には、タッチセンサコントローラ７６１が取得したタッチの有無、タッチ位置などの情報が送られる。なお、制御部７２０が有するそれぞれの回路は、ホスト７７０の規格、表示部７１０の仕様等によって、適宜取捨される。ホスト７７０は、制御部７２０の動作を制御するプロセッサなどに相当する。
【０２１０】
フレームメモリ７２２は、制御部７２０に入力された画像データを記憶する機能を有する記憶回路である。ホスト７７０から制御部７２０に圧縮された画像データが送られる場合、フレームメモリ７２２は、圧縮された画像データを格納することができる。デコーダ７２３は、圧縮された画像データを伸長するための回路である。画像データを伸長する必要がない場合、デコーダ７２３は処理を行わない。なお、デコーダ７２３は、フレームメモリ７２２とインターフェース７２１との間に配置することもできる。
【０２１１】
画像処理部７３０は、フレームメモリ７２２又はデコーダ７２３から入力された画像データに対して、各種の画像処理を行い、映像信号を生成する機能を有する。例えば、画像処理部７３０は、ガンマ補正回路７３１、調光回路７３２、調色回路７３３を有する。
【０２１２】
また、ソースドライバ７５１ｂが、表示ユニット７１１ｂが有する発光素子に流れる電流を検出する機能を有する回路（電流検出回路）を有する場合、画像処理部７３０にはＥＬ補正回路７３４を設けてもよい。ＥＬ補正回路７３４は、電流検出回路から送信される信号に基づいて、発光素子の輝度を調節する機能を有する。
【０２１３】
画像処理部７３０で生成された映像信号は、記憶装置７４１を経て、駆動回路７５０に出力される。記憶装置７４１は、画像データを一時的に格納する機能を有する。ソースドライバ７５１ａ、７５１ｂはそれぞれ、記憶装置７４１から入力された映像信号に対して各種の処理を行い、表示ユニット７１１ａ、７１１ｂに出力する機能を有する。
【０２１４】
タイミングコントローラ７４２は、駆動回路７５０、タッチセンサコントローラ７６１、表示ユニット７１１が有する駆動回路で用いられるタイミング信号などを生成する機能を有する。
【０２１５】
タッチセンサコントローラ７６１は、タッチセンサユニット７１２の動作を制御する機能を有する。タッチセンサユニット７１２で検出されたタッチ情報を含む信号は、タッチセンサコントローラ７６１で処理された後、インターフェース７２１を介してホスト７７０に送信される。ホスト７７０は、タッチ情報を反映した画像データを生成し、制御部７２０に送信する。なお、制御部７２０が画像データにタッチ情報を反映させる機能を有していてもよい。また、タッチセンサコントローラ７６１は、タッチセンサユニット７１２に設けられていてもよい。
【０２１６】
クロック生成回路７２６は、制御部７２０で使用されるクロック信号を生成する機能を有する。コントローラ７２５は、インターフェース７２１を介してホスト７７０から送られる各種制御信号を処理し、制御部７２０内の各種回路を制御する機能を有する。また、コントローラ７２５は、制御部７２０内の各種回路への電源供給を制御する機能を有する。例えばコントローラ７２５は、停止状態の回路への電源供給を一時的に遮断することができる。
【０２１７】
レジスタ７４３は、制御部７２０の動作に用いられるデータを格納する機能を有する。レジスタ７４３が格納するデータとしては、画像処理部７３０が補正処理を行うために使用するパラメータ、タイミングコントローラ７４２が各種タイミング信号の波形生成に用いるパラメータなどが挙げられる。レジスタ７４３は、複数のレジスタで構成されるスキャンチェーンレジスタによって構成することができる。
【０２１８】
また、制御部７２０には、光センサ７８０と接続されたセンサコントローラ７２４を設けることができる。光センサ７８０は、外光７８１を検知して、検知信号を生成する機能を有する。センサコントローラ７２４は、検知信号に基づいて制御信号を生成する機能を有する。センサコントローラ７２４で生成された制御信号は、例えば、コントローラ７２５に出力される。
【０２１９】
表示ユニット７１１ａと表示ユニット７１１ｂが同じ映像を表示する場合、画像処理部７３０は、表示ユニット７１１ａの映像信号と表示ユニット７１１ｂの映像信号とを分けて生成する機能を有する。この場合、光センサ７８０およびセンサコントローラ７２４を用いて測定した外光７８１の明るさに応じて、表示ユニット７１１ａが有する反射型の液晶素子の反射強度と、表示ユニット７１１ｂが有する発光素子の発光強度を調整することができる。ここでは、当該調整を調光、あるいは調光処理と呼ぶ。また、当該処理を実行する回路を調光回路と呼ぶ。
【０２２０】
画像処理部７３０は、表示部７１０の仕様によって、ＲＧＢ−ＲＧＢＷ変換回路など、他の処理回路を有していてもよい。ＲＧＢ−ＲＧＢＷ変換回路とは、ＲＧＢ（赤、緑、青）画像データを、ＲＧＢＷ（赤、緑、青、白）画像信号に変換する機能をもつ回路である。すなわち、表示部７１０がＲＧＢＷ４色の画素を有する場合、画像データ内のＷ（白）成分を、Ｗ（白）画素を用いて表示することで、消費電力を低減することができる。なお、表示部７１０がＲＧＢＹ４色の画素を有する場合、例えば、ＲＧＢ−ＲＧＢＹ（赤、緑、青、黄）変換回路を用いることができる。
【０２２１】
なお、上記では一例として、表示ユニット７１１ａが反射型の液晶素子を有し、表示ユニット７１１ｂが発光素子を有する場合について説明したが、表示ユニット７１１ａ、７１１ｂに設ける表示素子は特に限定されず、自由に選択することができる。例えば、表示ユニット７１１ａ、７１１ｂの一方に透過型の液晶素子を設け、他方に反射型の液晶素子を設けることもできる。この場合、半透過型の液晶素子が構成される。また、表示ユニット７１１ａ、７１１ｂにそれぞれ異なる種類の発光素子を設けることもできる。
【０２２２】
制御部７２０は、上記実施の形態で説明した半導体装置によって構成することができる。例えば、画像処理部７３０を半導体装置１０によって構成し、ＰＬＤ１２が表示ユニット７１１ａの映像信号を生成するコンテキストと、表示ユニット７１１ｂの映像信号を生成するコンテキストを有していてもよい。この場合、表示ユニット７１１ａの映像信号を生成する回路と、表示ユニット７１１ｂの映像信号を生成する回路とを、マルチコンテキスト方式を用いて切り替えることができる。
【０２２３】
また、表示システム７００が放射線の量が多い場所で用いられる場合は、画像処理部７３０を構成する回路を多重化して映像信号を生成することができる。これにより、映像信号のエラーを低減することができる。
【０２２４】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０２２５】
（実施の形態６）
本実施の形態では、図１９で説明した表示システムに用いることができる表示装置の構成例について説明する。ここでは特に、異なる複数の種類の表示素子が設けられた表示装置の構成例について説明する。
【０２２６】
本実施の形態の表示装置には、ハイブリッド表示方法を用いることができる。ハイブリッド表示方法とは、同一の画素ユニットにおいて複数の光を表示し、文字または／及び画像を表示する方法である。また、ハイブリッドディスプレイとは、表示部に含まれる同一の画素ユニットにおいて複数の光を表示し、文字または／及び画像を表示する集合体である。
【０２２７】
ハイブリッド表示方法の一例としては、同一の画素ユニットにおいて、第１の光と、第２の光の表示タイミングを異ならせて表示する方法がある。このとき、同一の画素ユニットにおいて、同一色調（赤、緑、または青、もしくはシアン、マゼンタ、またはイエローのいずれかの一）の第１の光及び第２の光を同時に表示し、表示部において文字または／及び画像を表示させることができる。
【０２２８】
また、ハイブリッド表示方法の一例としては、反射光と自発光とを同一の画素ユニットで表示する方法がある。同一色調の反射光及び自発光（例えば、ＯＬＥＤ光、ＬＥＤ光等）を、同一の画素ユニットで、同時に表示させることができる。
【０２２９】
なお、ハイブリッド表示方法において、同一の画素ユニットではなく、隣接する同一の画素ユニットにおいて、複数の光を表示してもよい。また、第１の光及び第２の光を同時に表示するとは、人の目の感覚でちらつきを感知しない程度に第１の光及び第２の光を同じ期間表示することをいい、人の目の感覚でちらつきを感知しなければ、第１の光の表示期間と第２の光の表示期間がずれていてもよい。
【０２３０】
また、ハイブリッドディスプレイは、同一の画素ユニットにおいて、複数の表示素子を有し、同じ期間に複数の表示素子それぞれが表示する集合体である。また、ハイブリッドディスプレイは、同一の画素ユニットにおいて、複数の表示素子と、表示素子を駆動する能動素子とを有する。能動素子として、スイッチ、トランジスタ、薄膜トランジスタ等がある。複数の表示素子それぞれに能動素子が接続されているため、複数の表示素子それぞれの表示を個別に制御することができる。
【０２３１】
また、本実施の形態の表示装置は、第１の表示素子、第２の表示素子を有する。第１の表示素子が可視光を反射する表示素子であり、第２の表示素子が可視光を発する表示素子である場合について説明する。本実施の形態の表示装置は、第１の表示素子が反射する光と、第２の表示素子が発する光のうち、いずれか一方、または両方により、画像を表示する機能を有する。
【０２３２】
第１の表示素子には、外光を反射して表示する素子を用いることができる。このような素子は光源を持たないため、表示の際の消費電力を極めて小さくすることが可能となる。第１の表示素子には、代表的には反射型の液晶素子を用いることができる。または、第１の表示素子として、シャッター方式のＭＥＭＳ素子、光干渉方式のＭＥＭＳ素子の他、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）方式等を適用した素子などを用いることができる。
【０２３３】
第２の表示素子には、発光素子を用いることが好ましい。このような表示素子が射出する光は、その輝度や色度が外光に左右されることがないため、色再現性が高く（色域が広く）、コントラストの高い、鮮やかな表示を行うことができる。第２の表示素子には、例えばＯＬＥＤ、ＬＥＤ、ＱＬＥＤなどの自発光性の発光素子を用いることができる。
【０２３４】
本実施の形態の表示装置は、第１の表示素子を用いて映像を表示する第１の表示モード、第２の表示素子を用いて映像を表示する第２の表示モード、並びに、第１の表示素子及び第２の表示素子を用いて映像を表示する第３の表示モードを有し、これらの表示モードを自動または手動で切り替えて使用することができる。
【０２３５】
第１の表示モードでは、第１の表示素子と外光を用いて映像を表示する。第１の表示モードは光源が不要であるため、極めて低消費電力なモードである。例えば、表示装置に外光が十分に入射されるとき（明るい環境下など）は、第１の表示素子が反射した光を用いて表示を行うことができる。例えば、外光が十分に強く、かつ外光が白色光またはその近傍の光である場合に有効である。第１の表示モードは、文字を表示することに適したモードである。また、第１の表示モードは、外光を反射した光を用いるため、目に優しい表示を行うことができ、目が疲れにくいという効果を奏する。
【０２３６】
第２の表示モードでは、第２の表示素子による発光を利用して画像を表示する。そのため、照度や外光の色度によらず、極めて鮮やかな（コントラストが高く、且つ色再現性の高い）表示を行うことができる。例えば、夜間や暗い室内など、照度が極めて低い場合などに有効である。また周囲が暗い場合、明るい表示を行うと使用者が眩しく感じてしまう場合がある。これを防ぐために、第２の表示モードでは輝度を抑えた表示を行うことが好ましい。これにより、眩しさを抑えることに加え、消費電力も低減することができる。第２の表示モードは、鮮やかな画像（静止画及び動画）などを表示することに適したモードである。
【０２３７】
第３のモードでは、第１の表示素子による反射光と、第２の表示素子による発光の両方を利用して表示を行う。第１の表示モードよりも鮮やかな表示をしつつ、第２の表示モードよりも消費電力を抑えることができる。例えば、室内照明下や、朝方や夕方の時間帯など、照度が比較的低い場合、外光の色度が白色ではない場合などに有効である。また、反射光と発光とを混合させた光を用いることで、まるで絵画を見ているかのように感じさせる画像を表示することが可能となる。
【０２３８】
このような構成とすることで、周囲の明るさによらず、視認性が高く利便性の高い表示装置または全天候型の表示装置を実現できる。
【０２３９】
本実施の形態の表示装置は、第１の表示素子を有する第１の画素と、第２の表示素子を有する第２の画素とをそれぞれ複数有する。第１の画素と第２の画素は、それぞれ、マトリクス状に配置されることが好ましい。
【０２４０】
第１の画素及び第２の画素は、それぞれ、１つ以上の副画素を有する構成とすることができる。例えば、画素には、副画素を１つ有する構成（白色（Ｗ）など）、副画素を３つ有する構成（赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の３色、または、黄色（Ｙ）、シアン（Ｃ）、及びマゼンタ（Ｍ）の３色など）、または、副画素を４つ有する構成（赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、白色（Ｗ）の４色、または、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、黄色（Ｙ）の４色など）を適用できる。
【０２４１】
本実施の形態の表示装置は、第１の画素と第２の画素のどちらでも、フルカラー表示を行う構成とすることができる。または、本実施の形態の表示装置は、第１の画素では白黒表示またはグレースケールでの表示を行い、第２の画素ではフルカラー表示を行う構成とすることができる。第１の画素を用いた白黒表示またはグレースケールでの表示は、文書情報など、カラー表示を必要としない情報を表示することに適している。
【０２４２】
なお、第１の表示素子と第２の表示素子は上記に限られず、自由に選択することができる。例えば、第１の表示素子、第２の表示素子の一方を透過型の液晶素子とし、他方を反射型の液晶素子とすることもできる。この場合、半透過型の液晶素子を構成することができる。
【０２４３】
本実施の形態の表示装置は、複数の種類の表示素子を有するため、上記の複数の表示モードで動作させることができる。これにより、周囲の環境に合わせて表示装置の表示モードを切り替えることができ、視認性の高い表示装置を構成することができる。また、本実施の形態の表示装置に加えて、上記実施の形態で説明した半導体装置を用いた表示システム（図１９参照）を構成することにより、使用される場所の放射線量に応じて映像信号を生成する回路の動作モードを切り替えることができる。よって、様々な環境下での使用に対応可能な表示装置を構成することができる。
【０２４４】
＜表示装置の構成例＞
図２０乃至図２３を用いて、本実施の形態の表示装置の構成例について説明する。
【０２４５】
［構成例１］
図２０は、表示装置６００の斜視概略図である。表示装置６００は、基板６５１と基板６６１とが貼り合わされた構成を有する。図２０では、基板６６１を破線で明示している。
【０２４６】
表示装置６００は、表示部６６２、回路６６４、配線６６５等を有する。図２０では表示装置６００にＩＣ（集積回路）６７３及びＦＰＣ６７２が実装されている例を示している。そのため、図２０に示す構成は、表示装置６００、ＩＣ６７３、及びＦＰＣ６７２を有する表示モジュールということもできる。
【０２４７】
回路６６４としては、例えば走査線駆動回路を用いることができる。
【０２４８】
配線６６５は、表示部６６２及び回路６６４に信号及び電力を供給する機能を有する。当該信号及び電力は、ＦＰＣ６７２を介して外部から、またはＩＣ６７３から配線６６５に入力される。
【０２４９】
図２０では、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式またはＣＯＦ（Ｃｈｉｐ  ｏｎ  Ｆｉｌｍ）方式等により、基板６５１にＩＣ６７３が設けられている例を示す。ＩＣ６７３は、例えば走査線駆動回路または信号線駆動回路などを有するＩＣを適用できる。なお、表示装置６００及び表示モジュールは、ＩＣを設けない構成としてもよい。また、ＩＣを、ＣＯＦ方式等により、ＦＰＣに実装してもよい。
【０２５０】
図２０には、表示部６６２の一部の拡大図を示している。表示部６６２には、複数の表示素子が有する電極６１１ｂがマトリクス状に配置されている。電極６１１ｂは、可視光を反射する機能を有し、液晶素子の反射電極として機能する。
【０２５１】
また、図２０に示すように、電極６１１ｂは開口４５１を有する。さらに表示部６６２は、電極６１１ｂよりも基板６５１側に、発光素子を有する。発光素子からの光は、電極６１１ｂの開口４５１を介して基板６６１側に射出される。発光素子の発光領域の面積と開口４５１の面積とは等しくてもよい。発光素子の発光領域の面積と開口４５１の面積のうち一方が他方よりも大きいと、位置ずれに対するマージンが大きくなるため好ましい。特に、開口４５１の面積は、発光素子の発光領域の面積に比べて大きいことが好ましい。開口４５１が小さいと、発光素子からの光の一部が電極６１１ｂによって遮られ、外部に取り出せないことがある。開口４５１を十分に大きくすることで、発光素子の発光が無駄になることを抑制できる。
【０２５２】
図２１に、図２０で示した表示装置６００の、ＦＰＣ６７２を含む領域の一部、回路６６４を含む領域の一部、及び表示部６６２を含む領域の一部をそれぞれ切断したときの断面の一例を示す。
【０２５３】
図２１に示す表示装置６００は、基板６５１と基板６６１の間に、トランジスタ５０１、トランジスタ５０３、トランジスタ５０５、トランジスタ５０６、液晶素子４８０、発光素子４７０、絶縁層５２０、着色層４３１、着色層４３４等を有する。基板６６１と絶縁層５２０は接着層４４１を介して接着されている。基板６５１と絶縁層５２０は接着層４４２を介して接着されている。
【０２５４】
基板６６１には、着色層４３１、遮光層４３２、絶縁層４２１、及び液晶素子４８０の共通電極として機能する電極４１３、配向膜４３３ｂ、絶縁層４１７等が設けられている。基板６６１の外側の面には、偏光板４３５を有する。絶縁層４２１は、平坦化層としての機能を有していてもよい。絶縁層４２１により、電極４１３の表面を概略平坦にできるため、液晶層４１２の配向状態を均一にできる。絶縁層４１７は、液晶素子４８０のセルギャップを保持するためのスペーサとして機能する。絶縁層４１７が可視光を透過する場合は、絶縁層４１７を液晶素子４８０の表示領域と重ねて配置してもよい。
【０２５５】
液晶素子４８０は反射型の液晶素子である。液晶素子４８０は、画素電極として機能する電極６１１ａ、液晶層４１２、電極４１３が積層された積層構造を有する。電極６１１ａの基板６５１側に接して、可視光を反射する電極６１１ｂが設けられている。電極６１１ｂは開口４５１を有する。電極６１１ａ及び電極４１３は可視光を透過する。液晶層４１２と電極６１１ａの間に配向膜４３３ａが設けられている。液晶層４１２と電極４１３の間に配向膜４３３ｂが設けられている。
【０２５６】
液晶素子４８０において、電極６１１ｂは可視光を反射する機能を有し、電極４１３は可視光を透過する機能を有する。基板６６１側から入射した光は、偏光板４３５により偏光され、電極４１３、液晶層４１２を透過し、電極６１１ｂで反射する。そして液晶層４１２及び電極４１３を再度透過して、偏光板４３５に達する。このとき、電極６１１ｂと電極４１３の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板４３５を介して射出される光の強度を制御することができる。また光は着色層４３１によって特定の波長領域以外の光が吸収されることにより、取り出される光は、例えば赤色を呈する光となる。
【０２５７】
図２１に示すように、開口４５１には可視光を透過する電極６１１ａが設けられていることが好ましい。これにより、開口４５１と重なる領域においてもそれ以外の領域と同様に液晶が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図しない光が漏れてしまうことを抑制できる。
【０２５８】
接続部５０７において、電極６１１ｂは、導電層５２１ｂを介して、トランジスタ５０６が有する導電層５２２ａと接続されている。トランジスタ５０６は、液晶素子４８０の駆動を制御する機能を有する。
【０２５９】
接着層４４１が設けられる一部の領域には、接続部５５２が設けられている。接続部５５２において、電極６１１ａと同一の導電膜を加工して得られた導電層と、電極４１３の一部が、接続体５４３により接続されている。したがって、基板６６１側に形成された電極４１３に、基板６５１側に接続されたＦＰＣ６７２から入力される信号または電位を、接続部５５２を介して供給することができる。
【０２６０】
接続体５４３としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体５４３として、弾性変形、または塑性変形する材料を用いることが好ましい。このとき導電性の粒子である接続体５４３は、図２１に示すように上下方向に潰れた形状となる場合がある。こうすることで、接続体５４３と、これと電気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの不具合の発生を抑制することができる。
【０２６１】
接続体５４３は、接着層４４１に覆われるように配置することが好ましい。例えば、硬化前の接着層４４１に接続体５４３を分散させておけばよい。
【０２６２】
発光素子４７０は、ボトムエミッション型の発光素子である。発光素子４７０は、絶縁層５２０側から画素電極として機能する電極４９１、ＥＬ層４９２、及び共通電極として機能する電極４９３の順に積層された積層構造を有する。電極４９１は、絶縁層５１４に設けられた開口を介して、トランジスタ５０５が有する導電層５２２ｂと接続されている。トランジスタ５０５は、発光素子４７０の駆動を制御する機能を有する。絶縁層５１６が電極４９１の端部を覆っている。電極４９３は可視光を反射する材料を含み、電極４９１は可視光を透過する材料を含む。電極４９３を覆って絶縁層４９４が設けられている。発光素子４７０が発する光は、着色層４３４、絶縁層５２０、開口４５１、電極６１１ａ等を介して、基板６６１側に射出される。
【０２６３】
液晶素子４８０及び発光素子４７０は、画素によって着色層の色を変えることで、様々な色を呈することができる。表示装置６００は、液晶素子４８０を用いて、カラー表示を行うことができる。表示装置６００は、発光素子４７０を用いて、カラー表示を行うことができる。
【０２６４】
トランジスタ５０１、トランジスタ５０３、トランジスタ５０５、及びトランジスタ５０６は、いずれも絶縁層５２０の基板６５１側の面上に形成されている。これらのトランジスタは、同一の工程を用いて作製することができる。
【０２６５】
液晶素子４８０と接続される回路は、発光素子４７０と接続される回路と同一面上に形成されることが好ましい。これにより、２つの回路を別々の面上に形成する場合に比べて、表示装置の厚さを薄くすることができる。また、２つのトランジスタを同一の工程で作製できるため、２つのトランジスタを別々の面上に形成する場合に比べて、作製工程を簡略化することができる。
【０２６６】
液晶素子４８０の画素電極は、トランジスタが有するゲート絶縁層を挟んで、発光素子４７０の画素電極とは反対に位置する。
【０２６７】
ここで、トランジスタ５０６にＯＳトランジスタを適用した場合や、トランジスタ５０６と接続される記憶素子を適用した場合などでは、液晶素子４８０を用いて静止画を表示する際に画素への書き込み動作を停止しても、階調を維持させることが可能となる。すなわち、フレームレートを極めて小さくしても表示を保つことができる。本発明の一態様では、フレームレートを極めて小さくでき、消費電力の低い駆動を行うことができる。
【０２６８】
トランジスタ５０３は、画素の選択、非選択状態を制御するトランジスタ（スイッチングトランジスタ、または選択トランジスタともいう）である。トランジスタ５０５は、発光素子４７０に流れる電流を制御するトランジスタ（駆動トランジスタともいう）である。
【０２６９】
絶縁層５２０の基板６５１側には、絶縁層５１１、絶縁層５１２、絶縁層５１３、絶縁層５１４等の絶縁層が設けられている。絶縁層５１１は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁層５１２は、トランジスタ５０６等を覆って設けられる。絶縁層５１３は、トランジスタ５０５等を覆って設けられている。絶縁層５１４は、平坦化層としての機能を有する。なお、トランジスタを覆う絶縁層の数は限定されず、単層であっても２層以上であってもよい。
【０２７０】
各トランジスタを覆う絶縁層の少なくとも一層に、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。これにより、絶縁層をバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示装置を実現できる。
【０２７１】
トランジスタ５０１、トランジスタ５０３、トランジスタ５０５、及びトランジスタ５０６は、ゲートとして機能する導電層５２１ａ、ゲート絶縁層として機能する絶縁層５１１、ソース及びドレインとして機能する導電層５２２ａ及び導電層５２２ｂ、並びに、半導体層５３１を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。
【０２７２】
トランジスタ５０１及びトランジスタ５０５は、トランジスタ５０３及びトランジスタ５０６の構成に加えて、ゲートとして機能する導電層５２３を有する。
【０２７３】
トランジスタ５０１及びトランジスタ５０５には、チャネル形成領域を有する半導体層を２つのゲートで挟持する構成が適用されている。このような構成とすることで、トランジスタの閾値電圧を制御することができる。２つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示装置を大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。
【０２７４】
または、２つのゲートのうち、一方に閾値電圧を制御するための電位を与え、他方に駆動のための電位を与えることで、トランジスタの閾値電圧を制御することができる。
【０２７５】
表示装置が有するトランジスタの構造に限定はない。回路６６４が有するトランジスタと、表示部６６２が有するトランジスタは、同じ構造であってもよく、異なる構造であってもよい。回路６６４が有する複数のトランジスタは、全て同じ構造であってもよく、２種類以上の構造が組み合わせて用いられていてもよい。同様に、表示部６６２が有する複数のトランジスタは、全て同じ構造であってもよく、２種類以上の構造が組み合わせて用いられていてもよい。
【０２７６】
導電層５２３には、酸化物を含む導電性材料を用いることが好ましい。導電層５２３を構成する導電膜の成膜時に、酸素を含む雰囲気下で成膜することで、絶縁層５１２に酸素を供給することができる。成膜ガス中の酸素ガスの割合を９０％以上１００％以下の範囲とすることが好ましい。絶縁層５１２に供給された酸素は、後の熱処理により半導体層５３１に供給され、半導体層５３１中の酸素欠損の低減を図ることができる。
【０２７７】
特に、導電層５２３には、低抵抗化された金属酸化物を用いることが好ましい。このとき、絶縁層５１３に水素を放出する絶縁膜、例えば窒化シリコン膜等を用いることが好ましい。絶縁層５１３の成膜中、またはその後の熱処理によって導電層５２３中に水素が供給され、導電層５２３の電気抵抗を効果的に低減することができる。
【０２７８】
絶縁層５１３に接して着色層４３４が設けられている。着色層４３４は、絶縁層５１４に覆われている。
【０２７９】
基板６５１と基板６６１が重ならない領域には、接続部５０４が設けられている。接続部５０４では、配線６６５が接続層５４２を介してＦＰＣ６７２と接続されている。接続部５０４は接続部５０７と同様の構成を有している。接続部５０４の上面は、電極６１１ａと同一の導電膜を加工して得られた導電層が露出している。これにより、接続部５０４とＦＰＣ６７２とを接続層５４２を介して接続することができる。
【０２８０】
基板６６１の外側の面に配置する偏光板４３５として直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。これにより、外光反射を抑制することができる。また、偏光板の種類に応じて、液晶素子４８０に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。
【０２８１】
なお、基板６６１の外側には各種光学部材を配置することができる。光学部材としては、偏光板、位相差板、光拡散層（拡散フィルムなど）、反射防止層、及び集光フィルム等が挙げられる。また、基板６６１の外側には、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜等を配置してもよい。
【０２８２】
基板６５１及び基板６６１には、それぞれ、ガラス、石英、セラミック、サファイア、有機樹脂などを用いることができる。基板６５１及び基板６６１に可撓性を有する材料を用いると、表示装置の可撓性を高めることができる。
【０２８３】
反射型の液晶素子を用いる場合には、表示面側に偏光板４３５を設ける。またこれとは別に、表示面側に光拡散板を配置すると、視認性を向上させられるため好ましい。
【０２８４】
偏光板４３５よりも外側に、フロントライトを設けてもよい。フロントライトとしては、エッジライト型のフロントライトを用いることが好ましい。ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を備えるフロントライトを用いると、消費電力を低減できるため好ましい。
【０２８５】
［構成例２］
図２２に示す表示装置６００Ａは、トランジスタ５０１、トランジスタ５０３、トランジスタ５０５、及びトランジスタ５０６を有さず、トランジスタ５８１、トランジスタ５８４、トランジス５８５、及びトランジスタ５８６を有する点で、主に表示装置６００と異なる。
【０２８６】
なお、図２２では、絶縁層４１７及び接続部５０７等の位置も図２１と異なる。図２２では、画素の端部を図示している。絶縁層４１７は、着色層４３１の端部に重ねて配置されている。また、絶縁層４１７は、遮光層４３２の端部に重ねて配置されている。このように、絶縁層は、表示領域と重ならない部分（遮光層４３２と重なる部分）に配置されてもよい。
【０２８７】
トランジスタ５８４及びトランジスタ５８５のように、表示装置が有する２つのトランジスタは、部分的に積層して設けられていてもよい。これにより、画素回路の占有面積を縮小することが可能なため、精細度を高めることができる。また、発光素子４７０の発光面積を大きくでき、開口率を向上させることができる。発光素子４７０は、開口率が高いと、必要な輝度を得るための電流密度を低くできるため、信頼性が向上する。
【０２８８】
トランジスタ５８１、トランジスタ５８４、及びトランジスタ５８６は、導電層５２１ａ、絶縁層５１１、半導体層５３１、導電層５２２ａ、及び導電層５２２ｂを有する。導電層５２１ａは、絶縁層５１１を介して半導体層５３１と重なる。導電層５２２ａ及び導電層５２２ｂは、半導体層５３１と電気的に接続される。トランジスタ５８１は、導電層５２３を有する。
【０２８９】
トランジスタ５８５は、導電層５２２ｂ、絶縁層５１７、半導体層５６１、導電層５２３、絶縁層５１２、絶縁層５１３、導電層５６３ａ、及び導電層５６３ｂを有する。導電層５２２ｂは、絶縁層５１７を介して半導体層５６１と重なる。導電層５２３は、絶縁層５１２及び絶縁層５１３を介して半導体層５６１と重なる。導電層５６３ａ及び導電層５６３ｂは、半導体層５６１と電気的に接続される。
【０２９０】
導電層５２１ａは、ゲートとして機能する。絶縁層５１１は、ゲート絶縁層として機能する。導電層５２２ａはソースまたはドレインの一方として機能する。導電層５２２ｂは、ソースまたはドレインの他方として機能する。
【０２９１】
トランジスタ５８４とトランジスタ５８５が共有している導電層５２２ｂは、トランジスタ５８４のソースまたはドレインの他方として機能する部分と、トランジスタ５８５のゲートとして機能する部分を有する。絶縁層５１７、絶縁層５１２、及び絶縁層５１３は、ゲート絶縁層として機能する。導電層５６３ａ及び導電層５６３ｂのうち、一方はソースとして機能し、他方はドレインとして機能する。導電層５２３は、ゲートとして機能する。
【０２９２】
［構成例３］
図２３に、表示装置６００Ｂの表示部の断面図を示す。
【０２９３】
図２３に示す表示装置６００Ｂは、基板６５１と基板６６１の間に、トランジスタ５４０、トランジスタ５８０、液晶素子４８０、発光素子４７０、絶縁層５２０、着色層４３１、着色層４３４等を有する。
【０２９４】
液晶素子４８０では、外光を電極６１１ｂが反射し、基板６６１側に反射光を射出する。発光素子４７０は、基板６６１側に光を射出する。
【０２９５】
基板６６１には、着色層４３１、絶縁層４２１、及び液晶素子４８０の共通電極として機能する電極４１３、配向膜４３３ｂが設けられている。
【０２９６】
液晶層４１２は、配向膜４３３ａ及び配向膜４３３ｂを介して、電極６１１ａ及び電極４１３の間に挟持されている。
【０２９７】
トランジスタ５４０は、絶縁層５１２及び絶縁層５１３で覆われている。絶縁層５１３と着色層４３４は、接着層４４２によって、絶縁層４９４と貼り合わされている。
【０２９８】
表示装置６００Ｂは、液晶素子４８０を駆動するトランジスタ５４０と発光素子４７０を駆動するトランジスタ５８０とを、異なる面上に形成するため、それぞれの表示素子を駆動するために適した構造、材料を用いて形成することが容易である。
【０２９９】
＜画素の構成例＞
次に、表示装置が有する画素の具体的な構成例について、図２４乃至図２６を用いて説明する。
【０３００】
図２４（Ａ）は、表示装置６０１のブロック図である。表示装置６０１は、表示部６６２、回路ＧＤ、及び回路ＳＤを有する。表示部６６２は、マトリクス状に配列した複数の画素ユニット６９０を有する。回路ＳＤは、図１９における駆動回路７５０に対応する。
【０３０１】
表示装置６０１は、複数の配線ＧＬａ、複数の配線ＧＬｂ、複数の配線ＡＮＯ、複数の配線ＣＳＣＯＭ、複数の配線ＳＬａ、及び複数の配線ＳＬｂを有する。複数の配線ＧＬａ、複数の配線ＧＬｂ、複数の配線ＡＮＯ、及び複数の配線ＣＳＣＯＭは、それぞれ、矢印Ｒで示す方向に配列した複数の画素ユニット６９０及び回路ＧＤと接続する。複数の配線ＳＬａ及び複数の配線ＳＬｂは、それぞれ、矢印Ｃで示す方向に配列した複数の画素ユニット６９０及び回路ＳＤと接続する。
【０３０２】
画素ユニット６９０は、反射型の液晶素子と、発光素子を有する。
【０３０３】
図２４（Ｂ１）乃至（Ｂ４）に、画素ユニット６９０が有する電極６１１の構成例を示す。電極６１１は、液晶素子の反射電極として機能する。図２４（Ｂ１）、（Ｂ２）の電極６１１には、開口４５１が設けられている。
【０３０４】
図２４（Ｂ１）、（Ｂ２）には、電極６１１と重なる領域に位置する発光素子６６０を破線で示している。発光素子６６０は、電極６１１が有する開口４５１と重ねて配置されている。これにより、発光素子６６０が発する光は、開口４５１を介して表示面側に射出される。
【０３０５】
図２４（Ｂ１）では、矢印Ｒで示す方向に隣接する画素ユニット６９０が異なる色に対応する画素である。このとき、図２４（Ｂ１）に示すように、矢印Ｒで示す方向に隣接する２つの画素ユニット６９０において、開口４５１が一列に配列されないように、電極６１１の異なる位置に設けられていることが好ましい。これにより、２つの発光素子６６０を離すことが可能で、発光素子６６０が発する光が隣接する画素ユニット６９０が有する着色層に入射してしまう現象（クロストークともいう）を抑制することができる。また、隣接する２つの発光素子６６０を離して配置することができるため、発光素子６６０のＥＬ層をシャドウマスク等により作り分ける場合であっても、高い精細度の表示装置を実現できる。
【０３０６】
図２４（Ｂ２）では、矢印Ｃで示す方向に隣接する画素ユニット６９０が異なる色に対応する画素である。図２４（Ｂ２）においても同様に、矢印Ｃで示す方向に隣接する２つの画素ユニット６９０において、開口４５１が一列に配列されないように、電極６１１の異なる位置に設けられていることが好ましい。
【０３０７】
非開口部の総面積に対する開口４５１の総面積の比の値が小さいほど、液晶素子を用いた表示を明るくすることができる。また、非開口部の総面積に対する開口４５１の総面積の比の値が大きいほど、発光素子６６０を用いた表示を明るくすることができる。
【０３０８】
開口４５１の形状は、例えば多角形、四角形、楕円形、円形または十字等の形状とすることができる。また、細長い筋状、スリット状、市松模様状の形状としてもよい。また、開口４５１を隣接する画素ユニット６９０に寄せて配置してもよい。好ましくは、開口４５１を同じ色を表示する他の画素ユニット６９０に寄せて配置する。これにより、クロストークを抑制できる。
【０３０９】
また、図２４（Ｂ３）、（Ｂ４）に示すように、電極６１１が設けられていない部分に、発光素子６６０の発光領域が位置していてもよい。これにより、発光素子６６０が発する光は、表示面側に射出される。
【０３１０】
図２４（Ｂ３）では、矢印Ｒで示す方向に隣接する２つの画素ユニット６９０において、発光素子６６０が一列に配列されていない。図２４（Ｂ４）では、矢印Ｒで示す方向に隣接する２つの画素ユニット６９０において、発光素子６６０が一列に配列されている。
【０３１１】
図２４（Ｂ３）の構成は、隣接する２つの画素ユニット６９０が有する発光素子６６０どうしを離すことができるため、上述の通り、クロストークの抑制、及び、高精細化が可能となる。また、図２４（Ｂ４）の構成では、発光素子６６０の矢印Ｃに平行な辺側に、電極６１１が位置しないため、発光素子６６０の光が電極６１１に遮られることを抑制でき、高い視野角特性を実現できる。
【０３１２】
回路ＧＤには、シフトレジスタ等の様々な順序回路等を用いることができる。回路ＧＤには、トランジスタ及び容量素子等を用いることができる。回路ＧＤが有するトランジスタは、画素ユニット６９０に含まれるトランジスタと同じ工程で形成することができる。
【０３１３】
回路ＳＤは、配線ＳＬａ及び配線ＳＬｂと接続される。回路ＳＤには、上記実施の形態で説明した駆動回路７５０を用いることができる。
【０３１４】
例えば、ＣＯＧ方式またはＣＯＦ方式等を用いて、画素ユニット６９０と電気的に接続されるパッドに回路ＳＤを実装することができる。具体的には、異方性導電膜を用いて、パッドに集積回路を実装できる。
【０３１５】
図２５は、画素ユニット６９０の回路図の一例である。図２５では、隣接する２つの画素ユニット６９０を示している。
【０３１６】
画素ユニット６９０は、スイッチＳＷ１１、容量素子Ｃ１１、液晶素子６４０を有する画素６９１ａと、スイッチＳＷ１２、トランジスタＭ、容量素子Ｃ１２、及び発光素子６６０を有する画素６９１ｂを有する。また、画素ユニット６９０には、配線ＧＬａ、配線ＧＬｂ、配線ＡＮＯ、配線ＣＳＣＯＭ、配線ＳＬａ、及び配線ＳＬｂが接続されている。また、図２５では、液晶素子６４０と接続する配線ＶＣＯＭ１、及び発光素子６６０と電気的に接続する配線ＶＣＯＭ２を示している。
【０３１７】
図２５では、スイッチＳＷ１１及びスイッチＳＷ１２にトランジスタを用いた場合の例を示している。
【０３１８】
スイッチＳＷ１１のゲートは、配線ＧＬａと接続されている。スイッチＳＷ１１のソース又はドレインの一方は、配線ＳＬａと接続され、ソース又はドレインの他方は、容量素子Ｃ１１の一方の電極、及び液晶素子６４０の一方の電極と接続されている。容量素子Ｃ１１の他方の電極は、配線ＣＳＣＯＭと接続されている。液晶素子６４０の他方の電極は配線ＶＣＯＭ１と接続されている。
【０３１９】
スイッチＳＷ１２のゲートは、配線ＧＬｂと接続されている。スイッチＳＷ１２のソース又はドレインの一方は、配線ＳＬｂと接続され、ソース又はドレインの他方は、容量素子Ｃ１２の一方の電極、及びトランジスタＭのゲートと接続されている。容量素子Ｃ１２の他方の電極は、トランジスタＭのソース又はドレインの一方、及び配線ＡＮＯと接続されている。トランジスタＭのソース又はドレインの他方は、発光素子６６０の一方の電極と接続されている。発光素子６６０の他方の電極は、配線ＶＣＯＭ２と接続されている。
【０３２０】
図２５では、トランジスタＭが半導体を挟む２つのゲートを有し、これらが接続されている例を示している。これにより、トランジスタＭが流すことのできる電流を増大させることができる。
【０３２１】
配線ＶＣＯＭ１、配線ＣＳＣＯＭには、それぞれ所定の電位を与えることができる。
【０３２２】
配線ＶＣＯＭ２及び配線ＡＮＯには、発光素子６６０が発光する電位差が生じる電位をそれぞれ与えることができる。
【０３２３】
図２５に示す画素ユニット６９０は、例えば反射モードの表示を行う場合には、配線ＧＬａ及び配線ＳＬａに与える信号により駆動し、液晶素子６４０による光学変調を利用して表示することができる。また、透過モードで表示を行う場合には、配線ＧＬｂ及び配線ＳＬｂに与える信号により駆動し、発光素子６６０を発光させて表示することができる。また両方のモードで駆動する場合には、配線ＧＬａ、配線ＧＬｂ、配線ＳＬａ及び配線ＳＬｂのそれぞれに与える信号により駆動することができる。
【０３２４】
なお、スイッチＳＷ１１及びスイッチＳＷ１２には、ＯＳトランジスタを用いることが好ましい。これにより、画素６９１ａ、６９１ｂに映像信号を極めて長期間保持することができ、画素６９１ａ、６９１ｂに表示された階調を長期間維持することができる。
【０３２５】
なお、図２５では一つの画素ユニット６９０に、一つの液晶素子６４０と一つの発光素子６６０とを有する例を示したが、これに限られない。図２６（Ａ）は、一つの画素ユニット６９０に一つの液晶素子６４０と４つの発光素子６６０（発光素子６６０ｒ、６６０ｇ、６６０ｂ、６６０ｗ）を有する例を示している。図２６（Ａ）に示す画素６９１ｂは、図２５とは異なり、１つの画素で発光素子を用いたフルカラーの表示が可能である。
【０３２６】
図２６（Ａ）では、画素ユニット６９０に配線ＧＬｂａ、配線ＧＬｂｂ、配線ＳＬｂａ、配線ＳＬｂｂが接続されている。
【０３２７】
図２６（Ａ）に示す例では、例えば４つの発光素子６６０に、それぞれ赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、及び白色（Ｗ）を呈する発光素子を用いることができる。また液晶素子６４０として、白色を呈する反射型の液晶素子を用いることができる。これにより、反射モードの表示を行う場合には、反射率の高い白色の表示を行うことができる。また透過モードで表示を行う場合には、演色性の高い表示を低い電力で行うことができる。
【０３２８】
図２６（Ｂ）に、図２６（Ａ）に対応した画素ユニット６９０の構成例を示す。画素ユニット６９０は、電極６１１が有する開口部と重なる発光素子６６０ｗと、電極６１１の周囲に配置された発光素子６６０ｒ、発光素子６６０ｇ、及び発光素子６６０ｂとを有する。発光素子６６０ｒ、発光素子６６０ｇ、及び発光素子６６０ｂは、発光面積がほぼ同等であることが好ましい。
【０３２９】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０３３０】
（実施の形態７）
本実施の形態では、上記実施の形態で説明した表示装置を用いた表示モジュールの構成例について説明する。
【０３３１】
図２７示す表示モジュール１０００は、上部カバー１００１と下部カバー１００２との間に、ＦＰＣ１００３に接続されたタッチパネル１００４、ＦＰＣ１００５に接続された表示装置１００６、フレーム１００９、プリント基板１０１０、及びバッテリ１０１１を有する。
【０３３２】
上記実施の形態で説明した表示装置は、表示装置１００６として用いることができる。
【０３３３】
上部カバー１００１及び下部カバー１００２は、タッチパネル１００４及び表示装置１００６のサイズに合わせて、形状や寸法を適宜変更することができる。
【０３３４】
タッチパネル１００４としては、抵抗膜方式又は静電容量方式のタッチパネルを表示装置１００６に重畳して用いることができる。また、タッチパネル１００４を設けず、表示装置１００６に、タッチパネル機能を持たせるようにすることも可能である。
【０３３５】
フレーム１００９は、表示装置１００６の保護機能の他、プリント基板１０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム１００９は、放熱板としての機能を有していてもよい。
【０３３６】
プリント基板１０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ１０１１による電源であってもよい。バッテリ１０１１は、商用電源を用いる場合には、省略可能である。
【０３３７】
また、表示モジュール１０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【０３３８】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０３３９】
（実施の形態８）
本実施の形態では、上記実施の形態において用いることができる記憶装置の構成例について説明する。以下で説明する記憶装置の構成例は、例えば、図５、図１２に示す記憶回路３１、図１８に示すメモリセル３９０において、ＯＳトランジスタ及びＳｉトランジスタを用いた場合などに適用することができる。
【０３４０】
＜記憶装置の構成例＞
図２８は記憶装置１０５０の一例を示す断面模式図である。記憶装置１０５０は、トランジスタ１３００と、トランジスタ１２００、および容量素子１１００を有する。トランジスタ１２００はトランジスタ１３００の上方に設けられ、容量素子１１００はトランジスタ１３００、およびトランジスタ１２００の上方に設けられている。
【０３４１】
トランジスタ１２００はチャネル形成領域に酸化物半導体を有するＯＳトランジスタである。ＯＳトランジスタは微細化しても歩留まり良く形成できるので、トランジスタ１２００の微細化を図ることができる。このようなトランジスタを記憶装置に用いることで、記憶装置の微細化または高集積化を図ることができる。ＯＳトランジスタは、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
【０３４２】
トランジスタ１３００は、基板１３１１上に設けられ、導電体１３１６、絶縁体１３１５、基板１３１１の一部からなる半導体領域１３１３、およびソース領域またはドレイン領域として機能する低抵抗領域１３１４ａ、および低抵抗領域１３１４ｂを有する。
【０３４３】
トランジスタ１３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
【０３４４】
半導体領域１３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域１３１４ａ、および低抵抗領域１３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。
【０３４５】
低抵抗領域１３１４ａ、および低抵抗領域１３１４ｂは、半導体領域１３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
【０３４６】
ゲート電極として機能する導電体１３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
【０３４７】
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
【０３４８】
図２８に示すトランジスタ１３００はチャネルが形成される半導体領域１３１３（基板１３１１の一部）が凸形状を有する。また、半導体領域１３１３の側面および上面を、絶縁体１３１５を介して、導電体１３１６が覆うように設けられている。なお、導電体１３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ１３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
【０３４９】
なお、図２８に示すトランジスタ１３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【０３５０】
トランジスタ１３００を覆って、絶縁体１３２０、絶縁体１３２２、絶縁体１３２４、および絶縁体１３２６が順に積層して設けられている。
【０３５１】
絶縁体１３２０、絶縁体１３２２、絶縁体１３２４、および絶縁体１３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
【０３５２】
絶縁体１３２２は、その下方に設けられるトランジスタ１３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体１３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
【０３５３】
また、絶縁体１３２４には、基板１３１１、またはトランジスタ１３００などから、トランジスタ１２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
【０３５４】
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ１２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ１２００と、トランジスタ１３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０３５５】
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）などを用いて分析することができる。例えば、絶縁体１３２４の水素の脱離量は、ＴＤＳ分析において、５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体１３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
【０３５６】
なお、絶縁体１３２６は、絶縁体１３２４よりも誘電率が低いことが好ましい。例えば、絶縁体１３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体１３２６の比誘電率は、絶縁体１３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０３５７】
また、絶縁体１３２０、絶縁体１３２２、絶縁体１３２４、および絶縁体１３２６には導電体１３２８、および導電体１３３０等が埋め込まれている。なお、導電体１３２８、および導電体１３３０はプラグ、または配線として機能を有する。また、プラグまたは配線として機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
【０３５８】
各プラグ、および配線（導電体１３２８、および導電体１３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【０３５９】
絶縁体１３２６、および導電体１３３０上に、配線層を設けてもよい。例えば、図２８において、絶縁体１３５０、絶縁体１３５２、絶縁体１３５４、絶縁体１３６０、絶縁体１３６２、絶縁体１３６４、絶縁体１３７０、絶縁体１３７２、絶縁体１３７４、絶縁体１３８０、絶縁体１３８２および絶縁体１３８４が順に積層して設けられている。また、これら絶縁体には、導電体１３５６、導電体１３６６、導電体１３７６および導電体１３８６が形成されている。これら導電体は、プラグ、または配線としての機能を有する。なおこれら導電体は、導電体１３２８、および導電体１３３０と同様の材料を用いて設けることができる。
【０３６０】
なお、絶縁体１３５０、絶縁体１３６０、絶縁体１３７０および絶縁体１３８０は、絶縁体１３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体１３５６、導電体１３６６、導電体１３７６および導電体１３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。例えば、絶縁体１３５０と導電体１３５６についてみた場合、絶縁体１３５０が有する開口部に導電体１３５６が形成されることで、トランジスタ１３００からトランジスタ１２００への水素の拡散を抑制することができる。他の絶縁体と導電体についても同じことが言える。
【０３６１】
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ１３００からの水素の拡散を抑制することができる。
【０３６２】
絶縁体１３８４上には絶縁体１２１４および絶縁体１２１６が積層して設けられている。絶縁体１２１４および絶縁体１２１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
【０３６３】
例えば、絶縁体１２１４には、例えば、基板１３１１またはトランジスタ１３００を設ける領域などから、トランジスタ１２００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体１３２４と同様の材料を用いることができる。
【０３６４】
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ１２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ１２００と、トランジスタ１３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０３６５】
また、水素に対するバリア性を有する膜として、例えば、絶縁体１２１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【０３６６】
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ１２００への混入を防止することができる。また、トランジスタ１２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ１２００に対する保護膜として用いることに適している。
【０３６７】
また、例えば、絶縁体１２１６には、絶縁体１３２０と同様の材料を用いることができる。また、当該絶縁膜に、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体１２１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０３６８】
また、絶縁体１２１４および絶縁体１２１６には、導電体１２１８、及びトランジスタ１２００を構成する導電体（例えばバックゲートとして機能する電極）等が埋め込まれている。導電体１２１８は、導電体１３２８、および導電体１３３０と同様の材料を用いて設けることができる。
【０３６９】
導電体１２１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。この場合、トランジスタ１３００からトランジスタ１２００への酸素、水素、および水の拡散を抑制することができる。
【０３７０】
絶縁体１２１６の上方には、トランジスタ１２００が設けられている。なお、トランジスタ１２００としては、ＯＳトランジスタを用いればよい。トランジスタ１２００の詳細は後述する。
【０３７１】
トランジスタ１２００の上方には、絶縁体１２８０を設ける。絶縁体１２８０には、過剰酸素領域が形成されていることが好ましい。特に、トランジスタ１２００に酸化物半導体を用いる場合、トランジスタ１２００近傍の層間膜などに、過剰酸素領域を有する絶縁体を設けることで、トランジスタ１２００が有する酸化物１２３０の酸素欠損を低減することで、信頼性を向上させることができる。また、トランジスタ１２００を覆う絶縁体１２８０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。なお、絶縁体１２８０は、トランジスタ１２００の上部に形成される絶縁体１２２５に接して設けられる。
【０３７２】
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
【０３７３】
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
【０３７４】
絶縁体１２８０上に、絶縁体１２８２を設ける構成にしてもよい。絶縁体１２８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。従って、絶縁体１２８２には、絶縁体１２１４と同様の材料を用いることができる。例えば、絶縁体１２８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。また、例えば、絶縁体１２８２をスパッタリング法によって、酸素を含むプラズマを用いて成膜すると該酸化物の下地層となる絶縁体１２８０へ酸素を添加することができる。
【０３７５】
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ１２００への混入を防止することができる。また、トランジスタ１２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ１２００に対する保護膜として用いることに適している。
【０３７６】
また、絶縁体１２８２上には、絶縁体１２８６が設けられている。絶縁体１２８６は、絶縁体１３２０と同様の材料を用いることができる。また、当該絶縁膜に、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体１２８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０３７７】
また、絶縁体１２２０、絶縁体１２２２、絶縁体１２２４、絶縁体１２５０、絶縁体１２８０、絶縁体１２８２、および絶縁体１２８６には、導電体１２４６、および導電体１２４８等が埋め込まれている。
【０３７８】
導電体１２４６、および導電体１２４８は、導電体１３２８、および導電体１３３０と同様の材料を用いて設けることができる。
【０３７９】
続いて、トランジスタ１２００の上方には、容量素子１１００が設けられている。容量素子１１００は、導電体１１１０と、導電体１１２０、および絶縁体１１３０とを有する。
【０３８０】
また、導電体１２４６、および導電体１２４８上に、導電体１１１２を設けてもよい。なお、導電体１１１２、および導電体１１１０は、同時に形成することができる。
【０３８１】
導電体１１１２、および導電体１１１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
【０３８２】
図２８では、導電体１１１２、および導電体１１１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
【０３８３】
また、導電体１１１２、および導電体１１１０上に、容量素子１１００の誘電体として、絶縁体１１３０を設ける。絶縁体１１３０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
【０３８４】
例えば、絶縁体１１３０には、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いるとよい。当該構成により、容量素子１１００は、絶縁体１１３０を有することで、絶縁耐力が向上し、容量素子１１００の静電破壊を抑制することができる。
【０３８５】
絶縁体１１３０上に、導電体１１１０と重畳するように、導電体１１２０を設ける。なお、導電体１１２０は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
【０３８６】
導電体１１２０、および絶縁体１１３０上には、絶縁体１１５０が設けられている。絶縁体１１５０は、絶縁体１３２０と同様の材料を用いて設けることができる。また、絶縁体１１５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
【０３８７】
以上が構成例についての説明である。本構成を用いることで、ＯＳトランジスタを用いた記憶装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、ＯＳトランジスタを用いた記憶装置において、消費電力を低減することができる。または、ＯＳトランジスタを用いた記憶装置において、微細化または高集積化を図ることができる。または、微細化または高集積化された記憶装置を生産性良く提供することができる。
【０３８８】
また、図２９に記憶装置の他の構成例を示す。図２９は、図２８のトランジスタ１２００をトランジスタ１２０１に置き替えた場合の断面模式図である。トランジスタ１２００と同様、トランジスタ１２０１はＯＳトランジスタである。なお、トランジスタ１２０１の詳細は後述する。
【０３８９】
図２９のその他の構成例の詳細は、図２８の記載を参酌すればよい。
【０３９０】
＜トランジスタの構成例１＞
次に、図２８に示すトランジスタ１２００の詳細について説明を行う。
【０３９１】
図３０（Ａ）は、トランジスタ１２００を有する半導体装置の上面図である。また、図３０（Ｂ）は、図３０（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ１２００のチャネル長方向の断面図でもある。また、図３０（Ｃ）は、図３０（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ１２００のチャネル幅方向の断面図でもある。図３０（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０３９２】
図３０（Ａ）から（Ｃ）に示すように、トランジスタ１２００は、基板（図示せず）の上に配置された絶縁体１２２４と、絶縁体１２２４の上に配置された金属酸化物１４０６ａと、金属酸化物１４０６ａの上面の少なくとも一部に接して配置された金属酸化物１４０６ｂと、金属酸化物１４０６ｂの上に配置された絶縁体１４１２と、絶縁体１４１２の上に配置された導電体１４０４ａと、導電体１４０４ａの上に配置された導電体１４０４ｂと、導電体１４０４ｂの上に配置された絶縁体１４１９と、絶縁体１４１２、導電体１４０４ａ、および導電体１４０４ｂ、および絶縁体１４１９の側面に接して配置された絶縁体１４１８と、金属酸化物１４０６ｂの上面に接し、かつ絶縁体１４１８の側面に接して配置された絶縁体１２２５と、を有する。ここで、図３０（Ｂ）に示すように、絶縁体１４１８の上面は、絶縁体１４１９の上面と略一致することが好ましい。また、絶縁体１２２５は、絶縁体１４１９、導電体１４０４、絶縁体１４１８、および金属酸化物１４０６を覆って設けられることが好ましい。
【０３９３】
以下において、金属酸化物１４０６ａと金属酸化物１４０６ｂをまとめて金属酸化物１４０６という場合がある。なお、トランジスタ１２００では、金属酸化物１４０６ａおよび金属酸化物１４０６ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、金属酸化物１４０６ｂのみを設ける構成にしてもよい。また、導電体１４０４ａと導電体１４０４ｂをまとめて導電体１４０４という場合がある。なお、トランジスタ１２００では、導電体１４０４ａおよび導電体１４０４ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体１４０４ｂのみを設ける構成にしてもよい。
【０３９４】
導電体１４４０は、絶縁体１３８４の開口の内壁に接して導電体１４４０ａが形成され、さらに内側に導電体１４４０ｂが形成されている。ここで、導電体１４４０ａおよび導電体１４４０ｂの上面の高さと、絶縁体１３８４の上面の高さは同程度にできる。なお、トランジスタ１２００では、導電体１４４０ａおよび導電体１４４０ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体１４４０ｂのみを設ける構成にしてもよい。
【０３９５】
導電体１３１０は、絶縁体１２１４および絶縁体１２１６の開口の内壁に接して導電体１３１０ａが形成され、さらに内側に導電体１３１０ｂが形成されている。よって、導電体１３１０ａは導電体１４４０ｂに接する構成が好ましい。ここで、導電体１３１０ａおよび導電体１３１０ｂの上面の高さと、絶縁体１２１６の上面の高さは同程度にできる。なお、トランジスタ１２００では、導電体１３１０ａおよび導電体１３１０ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体１３１０ｂのみを設ける構成にしてもよい。
【０３９６】
導電体１４０４は、トップゲートとして機能でき、導電体１３１０は、バックゲートとして機能できる。バックゲートの電位は、トップゲートと同電位としてもよいし、接地電位や、任意の電位としてもよい。また、バックゲートの電位をトップゲートと連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
【０３９７】
導電体１４４０は、導電体１４０４と同様にチャネル幅方向に延伸されており、導電体１３１０、すなわちバックゲートに電位を印加する配線として機能する。ここで、バックゲートの配線として機能する導電体１４４０の上に積層して、絶縁体１２１４および絶縁体１２１６に埋め込まれた導電体１３１０を設けることにより、導電体１４４０と導電体１４０４の間に絶縁体１２１４および絶縁体１２１６などが設けられ、導電体１４４０と導電体１４０４の間の寄生容量を低減し、絶縁耐圧を高めることができる。導電体１４４０と導電体１４０４の間の寄生容量を低減することで、トランジスタのスイッチング速度を向上させ、高い周波数特性を有するトランジスタにすることができる。また、導電体１４４０と導電体１４０４の間の絶縁耐圧を高めることで、トランジスタ１２００の信頼性を向上させることができる。よって、絶縁体１２１４および絶縁体１２１６の膜厚を大きくすることが好ましい。なお、導電体１４４０の延伸方向はこれに限られず、例えば、トランジスタ１２００のチャネル長方向に延伸されてもよい。
【０３９８】
ここで、導電体１３１０ａおよび導電体１４４０ａは、水または水素などの不純物の透過を抑制する機能を有する（透過しにくい）導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましく、単層または積層とすればよい。これにより、下層から水素、水などの不純物が導電体１４４０および導電体１３１０を通じて上層に拡散するのを抑制することができる。なお、導電体１３１０ａおよび導電体１４４０ａは、水素原子、水素分子、水分子、酸素原子、酸素分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物または、酸素（例えば、酸素原子、酸素分子など）の少なくとも一の透過を抑制する機能を有することが好ましい。また、以下において、不純物の透過を抑制する機能を有する導電性材料について記載する場合も同様である。導電体１３１０ａおよび導電体１４４０ａが酸素の透過を抑制する機能を持つことにより、導電体１３１０ｂおよび導電体１４４０ｂが酸化して導電率が低下することを防ぐことができる。
【０３９９】
また、導電体１３１０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、図示しないが、導電体１３１０ｂは積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０４００】
また、導電体１４４０ｂは、配線として機能するため、導電体１３１０ｂより導電性が高い導電体を用いることが好ましく、例えば、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、図示しないが、導電体１４４０ｂは積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０４０１】
絶縁体１２１４は、下層から水または水素などの不純物がトランジスタに混入するのを防ぐバリア絶縁膜として機能できる。絶縁体１２１４は、水または水素などの不純物の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体１２１４として窒化シリコンなどを用いることが好ましい。これにより、水素、水などの不純物が絶縁体１２１４より上層に拡散するのを抑制することができる。なお、絶縁体１２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の少なくとも一の透過を抑制する機能を有することが好ましい。また、以下において、不純物の透過を抑制する機能を有する絶縁性材料について記載する場合も同様である。
【０４０２】
また、絶縁体１２１４は、酸素（例えば、酸素原子または酸素分子など）の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。これにより、絶縁体１２２４などに含まれる酸素が下方拡散するのを抑制することができる。
【０４０３】
また、導電体１４４０の上に導電体１３１０を積層して設ける構成にすることにより、導電体１４４０と導電体１３１０の間に絶縁体１２１４を設けることができる。ここで、導電体１４４０ｂに銅など拡散しやすい金属を用いても、絶縁体１２１４として窒化シリコンなどを設けることにより、当該金属が絶縁体１２１４より上の層に拡散するのを防ぐことができる。
【０４０４】
また、絶縁体１２２２は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体１２２２より下層から水素、水などの不純物が絶縁体１２２２より上層に拡散するのを抑制することができる。さらに、絶縁体１２２４などに含まれる酸素が下方拡散するのを抑制することができる。
【０４０５】
また、絶縁体１２２４中の水、水素または窒素酸化物などの不純物濃度が低減されていることが好ましい。例えば、絶縁体１２２４の水素の脱離量は、昇温脱離ガス分析法（ＴＤＳ）において、５０℃から５００℃の範囲において、水素分子に換算した脱離量が、絶縁体１２２４の面積当たりに換算して、２×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、好ましくは１×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、より好ましくは５×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下であればよい。また、絶縁体１２２４は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
【０４０６】
絶縁体１４１２は、第１のゲート絶縁膜として機能でき、絶縁体１２２０、絶縁体１２２２、および絶縁体１２２４は、第２のゲート絶縁膜として機能できる。なお、トランジスタ１２００では、絶縁体１２２０、絶縁体１２２２、および絶縁体１２２４を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、絶縁体１２２０、絶縁体１２２２、および絶縁体１２２４のうちいずれか２層を積層した構造にしてもよいし、いずれか１層を用いる構造にしてもよい。
【０４０７】
金属酸化物１４０６は、酸化物半導体として機能する金属酸化物を用いることが好ましい。金属酸化物としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【０４０８】
金属酸化物を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置が提供できる。また、金属酸化物は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
【０４０９】
金属酸化物１４０６は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０４１０】
ここでは、金属酸化物１４０６が、インジウム、元素Ｍおよび亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０４１１】
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
【０４１２】
ここで、金属酸化物１４０６ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、金属酸化物１４０６ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物１４０６ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、金属酸化物１４０６ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物１４０６ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、金属酸化物１４０６ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
【０４１３】
以上のような金属酸化物を金属酸化物１４０６ａとして用いて、金属酸化物１４０６ａの伝導帯下端のエネルギーが、金属酸化物１４０６ｂの伝導帯下端のエネルギーが低い領域における、伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、金属酸化物１４０６ａの電子親和力が、金属酸化物１４０６ｂの伝導帯下端のエネルギーが低い領域における電子親和力より小さいことが好ましい。
【０４１４】
ここで、金属酸化物１４０６ａおよび金属酸化物１４０６ｂにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようにするためには、金属酸化物１４０６ａと金属酸化物１４０６ｂとの界面において形成される混合層の欠陥準位密度を低くするとよい。
【０４１５】
具体的には、金属酸化物１４０６ａと金属酸化物１４０６ｂが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、金属酸化物１４０６ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、金属酸化物１４０６ａとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
【０４１６】
このとき、キャリアの主たる経路は金属酸化物１４０６ｂに形成されるナローギャップ部分となる。金属酸化物１４０６ａと金属酸化物１４０６ｂとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
【０４１７】
また、金属酸化物１４０６は、領域１４２６ａ、領域１４２６ｂ、および領域１４２６ｃを有する。領域１４２６ａは、図３０（Ｂ）に示すように、領域１４２６ｂと領域１４２６ｃに挟まれる。領域１４２６ｂおよび領域１４２６ｃは、絶縁体１２２５の成膜により低抵抗化された領域であり、領域１４２６ａより導電性が高い領域となる。領域１４２６ｂおよび領域１４２６ｃは、絶縁体１２２５の成膜雰囲気に含まれる、水素または窒素などの不純物元素が添加される。これにより、金属酸化物１４０６ｂの絶縁体１２２５と重なる領域を中心に、添加された不純物元素により酸素欠損が形成され、さらに当該不純物元素が酸素欠損に入り込むことで、キャリア密度が高くなり、低抵抗化される。
【０４１８】
よって、領域１４２６ｂおよび領域１４２６ｃは、領域１４２６ａより、水素および窒素の少なくとも一方の濃度が大きくなることが好ましい。水素または窒素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定すればよい。ここで、領域１４２６ａの水素または窒素の濃度としては、金属酸化物１４０６ｂの絶縁体１４１２と重なる領域の中央近傍（例えば、金属酸化物１４０６ｂの絶縁体１４１２のチャネル長方向の両側面からの距離が概略等しい部分）の水素または窒素の濃度を測定すればよい。
【０４１９】
なお、領域１４２６ｂおよび領域１４２６ｃは、酸素欠損を形成する元素、または酸素欠損と結合する元素を添加されることで低抵抗化される。このような元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。よって、領域１４２６ｂおよび領域１４２６ｃは、上記元素の一つまたは複数を含む構成にすればよい。
【０４２０】
また、金属酸化物１４０６ａは、領域１４２６ｂおよび領域１４２６ｃにおいて、元素Ｍに対するＩｎの原子数比が、金属酸化物１４０６ｂの元素Ｍに対するＩｎの原子数比と同程度になることが好ましい。言い換えると、金属酸化物１４０６ａは、領域１４２６ｂおよび領域１４２６ｃにおける元素Ｍに対するＩｎの原子数比が、領域１４２６ａにおける元素Ｍに対するＩｎの原子数比より大きいことが好ましい。ここで、金属酸化物１４０６は、インジウムの含有率を高くすることで、キャリア密度を高くし、低抵抗化を図ることができる。このような構成にすることにより、トランジスタ１２００の作製工程において、金属酸化物１４０６ｂの膜厚が薄くなり、金属酸化物１４０６ｂの電気抵抗が大きくなった場合でも、領域１４２６ｂおよび領域１４２６ｃにおいて、金属酸化物１４０６ａが十分低抵抗化されており、金属酸化物１４０６の領域１４２６ｂおよび領域１４２６ｃはソース領域およびドレイン領域として機能させることができる。
【０４２１】
図３０（Ｂ）に示す領域１４２６ａ近傍の拡大図を、図３１（Ａ）に示す。図３１（Ａ）に示すように、領域１４２６ｂおよび領域１４２６ｃは、金属酸化物１４０６の少なくとも絶縁体１２２５と重なる領域に形成される。ここで、金属酸化物１４０６ｂの領域１４２６ｂおよび領域１４２６ｃの一方は、ソース領域として機能でき、他方はドレイン領域として機能できる。また、金属酸化物１４０６ｂの領域１４２６ａはチャネル形成領域として機能できる。
【０４２２】
なお、図３０（Ｂ）および図３１（Ａ）では、領域１４２６ａ、領域１４２６ｂ、および領域１４２６ｃが、金属酸化物１４０６ｂおよび金属酸化物１４０６ａに形成されているが、これらの領域は少なくとも金属酸化物１４０６ｂに形成されていればよい。また、図３０（Ｂ）などでは、領域１４２６ａと領域１４２６ｂの境界、および領域１４２６ａと領域１４２６ｃの境界を金属酸化物１４０６の上面に対して略垂直に表示しているが、本実施の形態はこれに限られるものではない。例えば、領域１４２６ｂおよび領域１４２６ｃが金属酸化物１４０６ｂの表面近傍では導電体１４０４側に張り出し、金属酸化物１４０６ａの下面近傍では、絶縁体１２２５側に後退する形状になる場合がある。
【０４２３】
トランジスタ１２００では、図３１（Ａ）に示すように、領域１４２６ｂおよび領域１４２６ｃが、金属酸化物１４０６の絶縁体１２２５と接する領域と、絶縁体１４１８、および絶縁体１４１２の両端部近傍と重なる領域に形成される。このとき、領域１４２６ｂおよび領域１４２６ｃの導電体１４０４と重なる部分は、所謂オーバーラップ領域（Ｌｏｖ領域ともいう）として機能する。Ｌｏｖ領域を有する構造とすることで、金属酸化物１４０６のチャネル形成領域と、ソース領域およびドレイン領域との間に高抵抗領域が形成されないため、トランジスタのオン電流および移動度を大きくすることができる。
【０４２４】
ただし、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、図３１（Ｂ）に示すように、領域１４２６ｂおよび領域１４２６ｃが、金属酸化物１４０６の絶縁体１２２５および絶縁体１４１８と重なる領域に形成される構成にしてもよい。なお、図３１（Ｂ）に示す構成を別言すると、導電体１４０４のチャネル長方向の幅と、領域１４２６ａとの幅と、が概略一致している構成である。図３１（Ｂ）に示す構成とすることで、ソース領域およびドレイン領域との間に高抵抗領域が形成されないため、トランジスタのオン電流を大きくすることができる。また、図３１（Ｂ）に示す構成とすることで、チャネル長方向において、ソース領域およびドレイン領域と、ゲートとが重ならないため、不要な容量が形成されるのを抑制することができる。
【０４２５】
このように、領域１４２６ｂおよび領域１４２６ｃの範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
【０４２６】
絶縁体１４１２は、金属酸化物１４０６ｂの上面に接して配置されることが好ましい。絶縁体１４１２は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。このような絶縁体１４１２を金属酸化物１４０６ｂの上面に接して設けることにより、金属酸化物１４０６ｂに効果的に酸素を供給することができる。また、絶縁体１２２４と同様に、絶縁体１４１２中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体１４１２の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましく、例えば、１ｎｍ程度の膜厚にすればよい。
【０４２７】
絶縁体１４１２は酸素を含むことが好ましい。例えば、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、１００℃以上７００℃以下または１００℃以上５００℃以下の表面温度の範囲で、酸素分子の脱離量を絶縁体１４１２の面積当たりに換算して、１×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上、好ましくは２×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上、より好ましくは４×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上であればよい。
【０４２８】
絶縁体１４１２、導電体１４０４、および絶縁体１４１９は、金属酸化物１４０６ｂと重なる領域を有する。また、絶縁体１４１２、導電体１４０４ａ、導電体１４０４ｂ、および絶縁体１４１９の側面は略一致することが好ましい。
【０４２９】
導電体１４０４ａとして、導電性酸化物を用いることが好ましい。例えば、金属酸化物１４０６ａまたは金属酸化物１４０６ｂとして用いることができる金属酸化物を用いることができる。特に、Ｉｎ−Ｇａ−Ｚｎ系酸化物のうち、導電性が高い、金属の原子数比が［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値のものを用いることが好ましい。このような導電体１４０４ａを設けることで、導電体１４０４ｂへの酸素の透過を抑制し、酸化によって導電体１４０４ｂの電気抵抗値が増加することを防ぐことができる。
【０４３０】
また、このような導電性酸化物を、スパッタリング法を用いて成膜することで、絶縁体１４１２に酸素を添加し、金属酸化物１４０６ｂに酸素を供給することが可能となる。これにより、金属酸化物１４０６の領域１４２６ａの酸素欠損を低減することができる。
【０４３１】
導電体１４０４ｂは、例えばタングステンなどの金属を用いることができる。また、導電体１４０４ｂとして、導電体１４０４ａに窒素などの不純物を添加して導電体１４０４ａの導電性を向上できる導電体を用いてもよい。例えば導電体１４０４ｂは、窒化チタンなどを用いることが好ましい。また、導電体１４０４ｂを、窒化チタンなどの金属窒化物と、その上にタングステンなどの金属を積層した構造にしてもよい。
【０４３２】
ここで、ゲート電極の機能を有する導電体１４０４が、絶縁体１４１２を介して、金属酸化物１４０６ｂの領域１４２６ａ近傍の上面及びチャネル幅方向の側面を覆うように設けられる。従って、ゲート電極としての機能を有する導電体１４０４の電界によって、金属酸化物１４０６ｂの領域１４２６ａ近傍の上面及びチャネル幅方向の側面を電気的に取り囲むことができる。導電体１４０４の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。そのため、金属酸化物１４０６ｂの領域１４２６ａ近傍の上面及びチャネル幅方向の側面にチャネルを形成することができるので、ソース−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を大きくすることができる。また、金属酸化物１４０６ｂの領域１４２６ａ近傍の上面及びチャネル幅方向の側面が、導電体１４０４の電界によって取り囲まれていることから、非導通時のリーク電流（オフ電流）を小さくすることができる。
【０４３３】
導電体１４０４ｂの上に絶縁体１４１９が配置されることが好ましい。また、絶縁体１４１９、導電体１４０４ａ、導電体１４０４ｂ、および絶縁体１４１２の側面は略一致することが好ましい。絶縁体１４１９は、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜することが好ましい。これにより、絶縁体１４１９の膜厚を１ｎｍ以上２０ｎｍ以下程度、好ましくは５ｎｍ以上５１０ｎｍ以下程度で成膜することができる。ここで、絶縁体１４１９は、絶縁体１４１８と同様に、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。
【０４３４】
このような絶縁体１４１９を設けることにより、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁体１４１９と絶縁体１４１８で導電体１４０４の上面と側面を覆うことができる。これにより、導電体１４０４を介して、水または水素などの不純物が金属酸化物１４０６に混入することを防ぐことができる。このように、絶縁体１４１８と絶縁体１４１９はゲートを保護するゲートキャップとしての機能を有する。
【０４３５】
絶縁体１４１８は、絶縁体１４１２、導電体１４０４、および絶縁体１４１９の側面に接して設けられる。また、絶縁体１４１８の上面は、絶縁体１４１９の上面に略一致することが好ましい。絶縁体１４１８は、ＡＬＤ法を用いて成膜することが好ましい。これにより、絶縁体１４１８の膜厚を１ｎｍ以上２０ｎｍ以下程度、好ましくは１ｎｍ以上３ｎｍ以下程度、例えば１ｎｍで成膜することができる。
【０４３６】
上記の通り、金属酸化物１４０６の領域１４２６ｂおよび領域１４２６ｃは、絶縁体１２２５の成膜で添加された不純物元素によって形成される。トランジスタが微細化され、チャネル長が１０ｎｍ乃至３０ｎｍ程度に形成されている場合、ソース領域またはドレイン領域に含まれる不純物元素が拡散し、ソース領域とドレイン領域が電気的に導通する恐れがある。これに対して、本実施の形態に示すように、絶縁体１４１８を形成することにより、金属酸化物１４０６の絶縁体１２２５と接する領域どうしの間の距離を大きくすることができるので、ソース領域とドレイン領域が電気的に導通することを防ぐことができる。さらに、ＡＬＤ法を用いて、絶縁体１４１８を形成することで、微細化されたチャネル長と同程度以下の膜厚にし、必要以上にソース領域とドレイン領域の距離が広がって、抵抗が増大することをふせぐことができる。
【０４３７】
ここで、絶縁体１４１８は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体１４１２中の酸素が外部に拡散することを防ぐことができる。また、絶縁体１４１２の端部などから金属酸化物１４０６に水素、水などの不純物が浸入するのを抑制することができる。
【０４３８】
絶縁体１４１８は、ＡＬＤ法を用いて絶縁膜を成膜してから、異方性エッチングを行って、当該絶縁膜のうち、絶縁体１４１２、導電体１４０４、および絶縁体１４１９の側面に接する部分を残存させて形成することが好ましい。これにより、上記のように膜厚の薄い絶縁体を容易に形成することができる。また、このとき、導電体１４０４の上に、絶縁体１４１９を設けておくことで、当該異方性エッチングで絶縁体１４１９が一部除去されても、絶縁体１４１８の絶縁体１４１２および導電体１４０４に接する部分を十分残存させることができる。
【０４３９】
絶縁体１２２５は、絶縁体１４１９、絶縁体１４１８、金属酸化物１４０６および絶縁体１２２４を覆って設けられる。ここで、絶縁体１２２５は、絶縁体１４１９および絶縁体１４１８の上面に接し、かつ絶縁体１４１８の側面に接して設けられる。絶縁体１２２５は、上述の通り、水素または窒素などの不純物を金属酸化物１４０６に添加して、領域１４２６ｂおよび領域１４２６ｃを形成する。このため、絶縁体１２２５は、水素および窒素の少なくとも一方を有することが好ましい。
【０４４０】
また、絶縁体１２２５は、金属酸化物１４０６ｂの上面に加えて、金属酸化物１４０６ｂの側面および金属酸化物１４０６ａの側面に接して設けられることが好ましい。これにより、領域１４２６ｂおよび領域１４２６ｃにおいて、金属酸化物１４０６ｂの側面および金属酸化物１４０６ａの側面まで低抵抗化することができる。
【０４４１】
また、絶縁体１２２５は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体１２２５として、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどを用いることが好ましい。このような絶縁体１２２５を形成することで、絶縁体１２２５を透過して酸素が浸入し、領域１４２６ｂおよび領域１４２６ｃの酸素欠損に酸素を供給して、キャリア密度が低下するのを防ぐことができる。また、絶縁体１２２５を透過して水または水素などの不純物が浸入し、領域１４２６ｂおよび領域１４２６ｃが過剰に領域１４２６ａ側に拡張するのを防ぐことができる。
【０４４２】
絶縁体１２２５の上に絶縁体１２８０を設けることが好ましい。絶縁体１２８０は、絶縁体１２２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
【０４４３】
絶縁体１２８０および絶縁体１２２５に形成された開口に導電体１４５０ａおよび導電体１４５１ａと、導電体１４５０ｂおよび導電体１４５１ｂと、が配置される。導電体１４５０ａおよび導電体１４５１ａと、導電体１４５０ｂおよび導電体１４５１ｂと、は、導電体１４０４を挟んで対向して設けられることが好ましい。
【０４４４】
ここで、絶縁体１２８０および絶縁体１２２５の開口の内壁に接して導電体１４５０ａが形成され、さらに内側に導電体１４５１ａが形成されている。当該開口の底部の少なくとも一部には金属酸化物１４０６の領域１４２６ｂが位置しており、導電体１４５０ａは領域１４２６ｂと接する。同様に、絶縁体１２８０および絶縁体１２２５の開口の内壁に接して導電体１４５０ｂが形成され、さらに内側に導電体１４５１ｂが形成されている。当該開口の底部の少なくとも一部には金属酸化物１４０６の領域１４２６ｃが位置しており、導電体１４５０ｂは領域１４２６ｃと接する。
【０４４５】
ここで、図３０（Ａ）にＡ５−Ａ６の一点鎖線で示す部位の断面図を図３２（Ａ）に示す。なお、図３２（Ａ）では、導電体１４５０ｂおよび導電体１４５１ｂの断面図を示すが、導電体１４５０ａおよび導電体１４５１ａの構造も同様である。
【０４４６】
図３０（Ｂ）および図３２（Ａ）に示すように、導電体１４５０ｂは、少なくとも金属酸化物１４０６の上面と接し、さらに金属酸化物１４０６の側面と接することが好ましい。特に、図３２（Ａ）に示すように、導電体１４５０ｂは、金属酸化物１４０６のチャネル幅方向のＡ５側の側面およびＡ６側の側面双方、または一方と接することが好ましい。また、図３０（Ｂ）に示すように、導電体１４５０ｂが、金属酸化物１４０６のチャネル長方向のＡ２側の側面と接する構成にしてもよい。このように、導電体１４５０ｂが金属酸化物１４０６の上面に加えて、金属酸化物１４０６の側面と接する構成にすることにより、導電体１４５０ｂと金属酸化物１４０６のコンタクト部の上面積を増やすことなく、コンタクト部の接触面積を増加させ、導電体１４５０ｂと金属酸化物１４０６の接触抵抗を低減することができる。これにより、トランジスタのソース電極およびドレイン電極の微細化を図りつつ、オン電流を大きくすることができる。なお、導電体１４５０ａおよび導電体１４５１ａについても上記と同様のことが言える。
【０４４７】
ここで、導電体１４５０ａはトランジスタ１２００のソース領域およびドレイン領域の一方として機能する領域１４２６ｂと接しており、導電体１４５０ｂはトランジスタ１２００のソース領域およびドレイン領域の他方として機能する領域１４２６ｃと接している。よって、導電体１４５０ａおよび導電体１４５１ａはソース電極およびドレイン電極の一方として機能でき、導電体１４５０ｂおよび導電体１４５１ｂはソース電極およびドレイン電極の他方として機能できる。領域１４２６ｂおよび領域１４２６ｃは低抵抗化されているので、導電体１４５０ａと領域１４２６ｂの接触抵抗、および導電体１４５０ｂと領域１４２６ｃの接触抵抗を低減し、トランジスタ１２００のオン電流を大きくすることができる。
【０４４８】
ここで、導電体１４５０ａおよび導電体１４５０ｂは、導電体１３１０ａなどと同様に、水または水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウムまたは酸化ルテニウムなどを用いることが好ましく、単層または積層とすればよい。これにより、絶縁体１２８０より上層から水素、水などの不純物が導電体１４５１ａおよび導電体１４５１ｂを通じて金属酸化物１４０６に混入するのを抑制することができる。
【０４４９】
また、導電体１４５１ａおよび導電体１４５１ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、図示しないが、導電体１４５１ａおよび導電体１４５１ｂは積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０４５０】
なお、図３０（Ｂ）および図３２（Ａ）では、導電体１４５０ａおよび導電体１４５０ｂが、金属酸化物１４０６ａおよび金属酸化物１４０６ｂの両方と接しているが、これに限られず、例えば、金属酸化物１４０６ｂのみと接する構成にしてもよい。また、導電体１４５０ａ、導電体１４５１ａ、導電体１４５０ｂ、および導電体１４５１ｂの上面の高さは同程度にできる。また、トランジスタ１２００では、導電体１４５０ａと導電体１４５１ａを積層にし、導電体１４５０ｂと導電体１４５１ｂを積層にする構成について示しているが、本発明はこれに限られるものではない。例えば、導電体１４５１ａと導電体１４５１ｂのみを設ける構成にしてもよい。
【０４５１】
また、図３２（Ａ）では、絶縁体１２２４が、導電体１４５０ａおよび導電体１４５０ｂが設けられる開口の底部になっているが、本実施の形態はこれに限られるものではない。図３２（Ｂ）に示すように、絶縁体１２２２が、導電体１４５０ａおよび導電体１４５０ｂが設けられる開口の底部になる場合もある。図３２（Ａ）に示す場合は、導電体１４５０ｂ（導電体１４５０ａ）が、絶縁体１２２４、金属酸化物１４０６ａ、金属酸化物１４０６ｂ、絶縁体１２２５、および絶縁体１２８０と接する。図３２（Ｂ）に示す場合では、導電体１４５０ｂ（導電体１４５０ａ）が、絶縁体１２２２、絶縁体１２２４、金属酸化物１４０６ａ、金属酸化物１４０６ｂ、絶縁体１２２５、および絶縁体１２８０と接する。
【０４５２】
＜構成材料＞
次に、トランジスタ１２００の構成材料について説明する。
【０４５３】
［基板］
トランジスタ１２００を形成する基板としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【０４５４】
また、基板として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板が伸縮性を有してもよい。また、基板は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
【０４５５】
可とう性基板である基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板として好適である。
【０４５６】
［絶縁体］
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
【０４５７】
トランジスタを、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば、絶縁体１２２２、絶縁体１２１４として、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
【０４５８】
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
【０４５９】
また、例えば、絶縁体１２２２および絶縁体１２１４としては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。なお、絶縁体１２２２および絶縁体１２１４は、酸化アルミニウムまたは酸化ハフニウムなどを有することが好ましい。
【０４６０】
絶縁体１３８４、絶縁体１２１６、絶縁体１２２０、絶縁体１２２４および絶縁体１４１２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体１３８４、絶縁体１２１６、絶縁体１２２０、絶縁体１２２４および絶縁体１４１２としては、酸化シリコン、酸化窒化シリコンまたは、窒化シリコンを有することが好ましい。
【０４６１】
絶縁体１２２０、絶縁体１２２２、絶縁体１２２４、および／または絶縁体１４１２は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体１２２０、絶縁体１２２２、絶縁体１２２４、および／または絶縁体１４１２は、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などを有することが好ましい。または、絶縁体１２２０、絶縁体１２２２、絶縁体１２２４、および／または絶縁体１４１２は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、絶縁体１２２４および絶縁体１４１２において、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムを金属酸化物１４０６と接する構造とすることで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、金属酸化物１４０６に混入することを抑制することができる。また、例えば、絶縁体１２２４および絶縁体１４１２において、酸化シリコンまたは酸化窒化シリコンを金属酸化物１４０６と接する構造とすることで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
【０４６２】
絶縁体１３８４、絶縁体１２１６、および絶縁体１２８０は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体１３８４、絶縁体１２１６、および絶縁体１２８０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁体１３８４、絶縁体１２１６、および絶縁体１２８０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
【０４６３】
絶縁体１４１８および絶縁体１４１９としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。絶縁体１４１８および絶縁体１４１９としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
【０４６４】
［導電体］
導電体１４０４ａ、導電体１４０４ｂ、導電体１３１０ａ、導電体１３１０ｂ、導電体１４５０ａ、導電体１４５０ｂ、導電体１４５１ａおよび導電体１４５１ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【０４６５】
また、上記導電体、特に導電体１４０４ａ、導電体１３１０ａ、導電体１４５０ａ、および導電体１４５０ｂとして、金属酸化物１４０６に適用可能な金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、金属酸化物１４０６に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
【０４６６】
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
【０４６７】
なお、トランジスタのチャネル形成領域に酸化物を用いる場合は、ゲート電極として前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
【０４６８】
［金属酸化物］
以下に、本発明に係る金属酸化物１４０６について説明する。金属酸化物１４０６として、酸化物半導体として機能する金属酸化物を用いることが好ましい。
【０４６９】
金属酸化物１４０６は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０４７０】
ここで、金属酸化物１４０６が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、金属酸化物１４０６が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
【０４７１】
以下に、図３３（Ａ）、図３３（Ｂ）、および図３３（Ｃ）を用いて、金属酸化物１４０６が有するインジウム、元素Ｍおよび亜鉛の原子数比の好ましい範囲について説明する。なお、図３３（Ａ）、図３３（Ｂ）、および図３３（Ｃ）には、酸素の原子数比については記載しない。また、金属酸化物１４０６が有するインジウム、元素Ｍ、および亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
【０４７２】
図３３（Ａ）、図３３（Ｂ）、および図３３（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
【０４７３】
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるラインを表す。
【０４７４】
また、図３３（Ａ）、図３３（Ｂ）、および図３３（Ｃ）に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比、およびその近傍値の金属酸化物は、スピネル型の結晶構造をとりやすい。
【０４７５】
また、金属酸化物中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の近傍値である場合、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０の近傍値である場合、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。金属酸化物中に複数の相が共存する場合、異なる結晶構造の間において、結晶粒界が形成される場合がある。
【０４７６】
図３３（Ａ）に示す領域Ａは、金属酸化物１４０６が有する、インジウム、元素Ｍ、および亜鉛の原子数比の好ましい範囲の一例について示している。
【０４７７】
金属酸化物は、インジウムの含有率を高くすることで、金属酸化物のキャリア移動度（電子移動度）を高くすることができる。従って、インジウムの含有率が高い金属酸化物はインジウムの含有率が低い金属酸化物と比較してキャリア移動度が高くなる。
【０４７８】
一方、金属酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍値である場合（例えば図３３（Ｃ）に示す領域Ｃ）は、絶縁性が高くなる。
【０４７９】
例えば、金属酸化物１４０６ｂに用いる金属酸化物は、キャリア移動度が高い、図３３（Ａ）の領域Ａで示される原子数比を有することが好ましい。金属酸化物１４０６ｂに用いる金属酸化物は、例えばＩｎ：Ｇａ：Ｚｎ＝４：２：３から４．１、およびその近傍値程度になるようにすればよい。一方、金属酸化物１４０６ａに用いる金属酸化物は、絶縁性が比較的高い、図３３（Ｃ）の領域Ｃで示される原子数比を有することが好ましい。金属酸化物１４０６ａに用いる金属酸化物は、例えばＩｎ：Ｇａ：Ｚｎ＝１：３：４程度になるようにすればよい。
【０４８０】
特に、図３３（Ｂ）に示す領域Ｂでは、領域Ａの中でも、キャリア移動度が高く、信頼性が高い優れた金属酸化物が得られる。
【０４８１】
なお、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を含む。近傍値には、例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。また、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６、およびその近傍値、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：７、およびその近傍値を含む。
【０４８２】
また、金属酸化物１４０６として、Ｉｎ−Ｍ−Ｚｎ酸化物を用いる場合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。なお、成膜される金属酸化物の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、金属酸化物１４０６に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される金属酸化物の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。また、金属酸化物１４０６に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝５：１：７［原子数比］の場合、成膜される金属酸化物の組成は、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６［原子数比］の近傍となる場合がある。
【０４８３】
なお、金属酸化物が有する性質は、原子数比によって一義的に定まらない。同じ原子数比であっても、形成条件により、金属酸化物の性質が異なる場合がある。例えば、金属酸化物１４０６をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。また、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。従って、図示する領域は、金属酸化物が特定の特性を有する傾向がある原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
【０４８４】
次に、ＯＳトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
【０４８５】
なお、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
【０４８６】
ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【０４８７】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【０４８８】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【０４８９】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
【０４９０】
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【０４９１】
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
【０４９２】
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
【０４９３】
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０４９４】
また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
【０４９５】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。
【０４９６】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０４９７】
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ  ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
【０４９８】
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
【０４９９】
［金属酸化物を有するトランジスタ］
続いて、上記金属酸化物をトランジスタに用いる場合について説明する。
【０５００】
なお、上記金属酸化物をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【０５０１】
また、トランジスタには、金属酸化物１４０６ｂの領域１４２６ａにおけるキャリア密度の低いことが好ましい。金属酸化物のキャリア密度を低くする場合においては、金属酸化物中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、金属酸化物１４０６ｂの領域１４２６ａにおけるキャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
【０５０２】
また、高純度真性または実質的に高純度真性である金属酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【０５０３】
また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
【０５０４】
従って、トランジスタの電気特性を安定にするためには、金属酸化物１４０６ｂの領域１４２６ａ中の不純物濃度を低減することが有効である。また、金属酸化物１４０６ｂの領域１４２６ａ中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【０５０５】
［不純物］
ここで、金属酸化物中における各不純物の影響について説明する。
【０５０６】
金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、金属酸化物において欠陥準位が形成される。このため、金属酸化物１４０６ｂの領域１４２６ａにおけるシリコンや炭素の濃度（ＳＩＭＳにより得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０５０７】
また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物１４０６ｂの領域１４２６ａにおいて、アルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物１４０６ｂの領域１４２６ａ中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０５０８】
また、金属酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、金属酸化物１４０６ｂの領域１４２６ａに窒素が含まれているトランジスタはノーマリーオン特性となりやすい。従って、金属酸化物１４０６ｂの領域１４２６ａにおいて、窒素はできる限り低減されていることが好ましい、例えば、金属酸化物１４０６ｂの領域１４２６ａ中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０５０９】
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、金属酸化物１４０６ｂの領域１４２６ａに水素が多く含まれているトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物１４０６ｂの領域１４２６ａ中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【０５１０】
金属酸化物１４０６ｂの領域１４２６ａ中の不純物を十分に低減することで、トランジスタに安定した電気特性を付与することができる。
【０５１１】
＜トランジスタの構成例２＞
次に、図２９に示すトランジスタ１２０１の詳細について説明を行う。
【０５１２】
図３４（Ａ）は、トランジスタ１２０１を有する半導体装置の上面図である。また、図３４（Ｂ）は、図３４（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ１２０１のチャネル長方向の断面図でもある。また、図３４（Ｃ）は、図３４（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ１２０１のチャネル幅方向の断面図でもある。図３４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。また、トランジスタ１２０１の構成要素のうち、トランジスタ１２００と共通のものについては、符号を同じくする。
【０５１３】
図３４（Ａ）から（Ｃ）に示すように、トランジスタ１２０１は、基板（図示せず）の上に配置された絶縁体１２２４と、絶縁体１２２４の上に配置された金属酸化物１４０６ａと、金属酸化物１４０６ａの上面の少なくとも一部に接して配置された金属酸化物１４０６ｂと、金属酸化物１４０６ｂの上面の少なくとも一部に接して配置された導電体１４５２ａおよび導電体１４５２ｂと、金属酸化物１４０６ｂの上面の少なくとも一部に接し且つ導電体１４５２ａおよび導電体１４５２ｂの上に配置された金属酸化物１４０６ｃと、金属酸化物１４０６ｃの上に配置された絶縁体１４１３と、絶縁体１４１３の上に配置された導電体１４０５ａと、導電体１４０５ａの上に配置された導電体１４０５ｂと、導電体１４０５ｂの上に配置された絶縁体１４２０と、を有する。
【０５１４】
導電体１４０５（導電体１４０５ａおよび導電体１４０５ｂ）は、トップゲートとして機能でき、導電体１３１０は、バックゲートとして機能できる。バックゲートの電位は、トップゲートと同電位としてもよいし、接地電位や、任意の電位としてもよい。また、バックゲートの電位をトップゲートと連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
【０５１５】
導電体１４０５ａは、図３０の導電体１４０４ａと同様の材料を用いて設けることができる。導電体１４０５ｂは、図３０の導電体１４０４ｂと同様の材料を用いて設けることができる。
【０５１６】
導電体１４５２ａはソース電極またはドレイン電極の一方としての機能を有し、導電体１４５２ｂはソース電極またはドレイン電極の他方としての機能を有する。
【０５１７】
導電体１４５２ａ、１４５２ｂは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。また、図では単層構造を示したが、２層以上の積層構造としてもよい。また、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
【０５１８】
トランジスタ１２０１において、チャネルは金属酸化物１４０６ｂに形成されることが好ましい。そのため、金属酸化物１４０６ｃは金属酸化物１４０６ｂよりも絶縁性が比較的高い材料を用いることが好ましい。金属酸化物１４０６ｃは、金属酸化物１４０６ａと同様の材料を用いればよい。
【０５１９】
トランジスタ１２０１は、金属酸化物１４０６ｃを設けることで、トランジスタ１２０１を埋め込みチャネル型のトランジスタとすることができる。また、導電体１４５２ａおよび導電体１４５２ｂの端部の酸化を防ぐことができる。また、導電体１４０５と導電体１４５２ａ（または導電体１４０５と導電体１４５２ｂ）との間のリーク電流を防ぐことができる。なお、金属酸化物１４０６ｃは、場合によっては省略してもよい。
【０５２０】
絶縁体１４２０は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体１４２０として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
【０５２１】
トランジスタ１２０１は、絶縁体１４２０を設けることで、導電体１４０５が酸化することを防ぐことができる。また、水または水素などの不純物が、金属酸化物１４０６へ侵入することを防ぐことができる。
【０５２２】
トランジスタ１２０１は、トランジスタ１２００と比べて、金属酸化物１４０６ｂと電極（ソース電極またはドレイン電極）との接触面積を大きくすることができる。また、図３０に示す領域１４２６ｂおよび領域１４２６ｃを作製する工程が不要になる。そのため、トランジスタ１２０１は、トランジスタ１２００よりもオン電流を大きくすることができる。また製造工程を簡略化することができる。
【０５２３】
トランジスタ１２０１のその他の構成要素の詳細は、トランジスタ１２００の記載を参照すればよい。
【０５２４】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０５２５】
（実施の形態９）
本実施の形態では、本発明の一態様の半導体装置、表示装置、表示システム、又は表示モジュールを用いることが可能な電子機器について説明する。
【０５２６】
本発明の一態様の表示装置は、外光の強さによらず、高い視認性を実現することができる。そのため、携帯型の電子機器、装着型の電子機器（ウェアラブル機器）、及び電子書籍端末などに好適に用いることができる。図３５に、本発明の一態様の表示装置を用いた電子機器の例を示す。
【０５２７】
図３５（Ａ）、（Ｂ）に、携帯情報端末２０００の一例を示す。携帯情報端末２０００は、筐体２００１、筐体２００２、表示部２００３、表示部２００４、及びヒンジ部２００５等を有する。
【０５２８】
筐体２００１と筐体２００２は、ヒンジ部２００５で連結されている。携帯情報端末２０００は、図３５（Ａ）に示すように折り畳んだ状態から、図３５（Ｂ）に示すように筐体２００１と筐体２００２を開くことができる。
【０５２９】
例えば表示部、２００３及び表示部２００４に文書情報を表示することが可能であり、電子書籍端末としても用いることができる。また、表示部２００３及び表示部２００４に静止画像や動画像を表示することもできる。また、表示部２００３は、タッチパネルを有していてもよい。
【０５３０】
このように、携帯情報端末２０００は、持ち運ぶ際には折り畳んだ状態にできるため、汎用性に優れる。
【０５３１】
なお、筐体２００１及び筐体２００２には、電源ボタン、操作ボタン、外部接続ポート、スピーカ、マイク等を有していてもよい。
【０５３２】
なお、携帯情報端末２０００は、表示部２００３に設けられたタッチセンサを用いて、文字、図形、イメージを識別する機能を有していてもよい。この場合、例えば、数学又は言語などを学ぶための問題集などを表示する情報端末に対して、指、又はスタイラスペンなどで解答を書き込んで、携帯情報端末２０００で正誤の判定を行うといった学習を行うことができる。また、携帯情報端末２０００は、音声解読を行う機能を有していてもよい。この場合、例えば、携帯情報端末２０００を用いて外国語の学習などを行うことができる。このような携帯情報端末は、教科書などの教材、又はノートなどとして利用する場合に適している。
【０５３３】
なお、表示部２００３に設けられたタッチセンサによって取得したタッチ情報は、本発明の一態様に係る半導体装置による、電力供給の有無の予測に用いることができる。
【０５３４】
図３５（Ｃ）に携帯情報端末の一例を示す。図３５（Ｃ）に示す携帯情報端末２０１０は、筐体２０１１、表示部２０１２、操作ボタン２０１３、外部接続ポート２０１４、スピーカ２０１５、マイク２０１６、カメラ２０１７等を有する。
【０５３５】
携帯情報端末２０１０は、表示部２０１２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部２０１２に触れることで行うことができる。
【０５３６】
また、操作ボタン２０１３の操作により、電源のオン、オフ動作や、表示部２０１２に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
【０５３７】
また、携帯情報端末２０１０の内部に、ジャイロセンサまたは加速度センサ等の検出装置を設けることで、携帯情報端末２０１０の向き（縦か横か）を判断して、表示部２０１２の画面表示の向きを自動的に切り替えるようにすることができる。また、画面表示の向きの切り替えは、表示部２０１２を触れること、操作ボタン２０１３の操作、またはマイク２０１６を用いた音声入力等により行うこともできる。
【０５３８】
携帯情報端末２０１０は、例えば、電話機、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。例えば、携帯情報端末２０１０はスマートフォンとして用いることができる。また、携帯情報端末２０１０は、例えば、移動電話、電子メール、文章閲覧及び作成、音楽再生、動画再生、インターネット通信、ゲームなどの種々のアプリケーションを実行することができる。
【０５３９】
図３５（Ｄ）に、カメラの一例を示す。カメラ２０２０は、筐体２０２１、表示部２０２２、操作ボタン２０２３、シャッターボタン２０２４等を有する。またカメラ２０２０には、着脱可能なレンズ２０２６が取り付けられている。
【０５４０】
ここではカメラ２０２０として、レンズ２０２６を筐体２０２１から取り外して交換することが可能な構成としたが、レンズ２０２６と筐体が一体となっていてもよい。
【０５４１】
カメラ２０２０は、シャッターボタン２０２４を押すことにより、静止画、または動画を撮像することができる。また、表示部２０２２はタッチパネルとしての機能を有し、表示部２０２２をタッチすることにより撮像することも可能である。
【０５４２】
なお、カメラ２０２０は、ストロボ装置や、ビューファインダーなどを別途装着することができる。または、これらが筐体２０２１に組み込まれていてもよい。
【０５４３】
なお、図３５に示す電子機器には、図１９におけるホスト７７０に相当するプロセッサを内蔵することができる。
【０５４４】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【実施例】
【０５４５】
本実施例では、ＯＳトランジスタを用いたコンフィギュレーションメモリの特性を測定した結果について説明する。ここでは、ＯＳトランジスタを用いた記憶回路に放射線を照射することにより、放射線耐性の評価を行った。
【０５４６】
＜ＯＳトランジスタを用いた記憶回路の測定＞
測定には、図３６（Ａ）に示す回路５０００を備えた記憶回路Ａ、図３６（Ｂ）に示す回路５１００を備えた記憶回路Ｂ、図３６（Ｃ）に示す回路５２００を備えた記憶回路Ｃを用いた。
【０５４７】
図３６（Ａ）に示す回路５０００は、トランジスタ５００１、５００２、５００３、容量素子５００４によって構成されている。回路５０００は、図１８（Ｃ）に示す回路３９０と同様の構成を有する。なお、ノードＮａは、コンフィギュレーションデータを保持するノードに対応する。
【０５４８】
図３６（Ｂ）に示す回路５１００は、トランジスタ５１０１、５１０２、インバータ５１０３、５１０４、トランジスタ５１０５、５１０６、容量素子５１０７、５１０８によって構成されている。トランジスタ５１０１、５１０２、インバータ５１０３、５１０４によって、揮発性のＳＲＡＭセルが構成されている。なお、ノードＮｄおよびノードＮｅは、コンフィギュレーションデータを保持するノードに対応する。
【０５４９】
トランジスタ５１０５、５１０６はＯＳトランジスタである。ノードＮｄは、トランジスタ５１０５を介してノードＮｂと接続されている。ノードＮｅは、トランジスタ５１０６を介してノードＮｃと接続されている。これにより、ＳＲＡＭセルに保持されたデータを、ノードＮｂおよびノードＮｃに退避させることができる。また、退避させたデータを再度、ＳＲＡＭセルに復帰させることができる。
【０５５０】
トランジスタ５１０５、５１０６はＯＳトランジスタであり、オフ電流が極めて小さい。そのため、トランジスタ５１０５、５１０６がオフ状態であるとき、ノードＮｂの電位とノードＮｃの電位を長期間にわたって保持することができる。従って、回路５１００への電力の供給が停止される直前に、ノードＮｄ、Ｎｅに保持されたデータをノードＮｂ、Ｎｃに退避させることにより、回路５１００への電力の供給が停止した場合であっても、回路５１００に記憶されたデータを保持することが可能となる。そして、回路５１００への電力の供給が再開された後、ノードＮｂ、Ｎｃに保持されたデータをノードＮｄ、Ｎｅに復帰させることができる。
【０５５１】
図３６（Ｃ）に示す回路５２００は、トランジスタ５２０１、容量素子５２０２によって構成されている。回路５２００は、図１７（Ｂ）に示す回路３９０と同様の構成を有する。なお、ノードＮｆは、コンフィギュレーションデータを保持するノードに対応する。
【０５５２】
なお、図３６（Ａ）におけるトランジスタ５００２、５００３、及び図３６（Ｂ）におけるトランジスタ５１０１、５１０２には、ＳＯＩ基板を用いたＳｉトランジスタを用いた。
【０５５３】
放射線耐性の評価は、データが記憶された状態の記憶回路Ａ乃至Ｃに対して放射線を照射し、その時にデータが変動しないかを測定することにより行った。測定には大阪大学核物理研究センターの放射線施設を利用し、放射線として、中性子束が６．０５×１０５［ｎ／ｃｍ２／ｓ］の白色中性子を用いた。白色中性子の生成は、エネルギーが４００［ＭｅＶ］の陽子ビームを、最大ビーム電流１．１［μＡ］でターゲットに照射し、核破砕反応を生じさせることにより行った。なお、ターゲットには、厚さ６５ｎｍのタングステンを用いた。そして、記憶回路Ａ乃至Ｃにそれぞれ放射線を７０分間照射し、放射線の照射により、保持されたデータが変動したビット数（回路５０００、５１００、５２００の個数に対応）をソフトエラー数としてカウントした。
【０５５４】
記憶回路Ａ、Ｂについては、ビット数、テクノロジーノード、記憶回路のサイズが異なる２種類のサンプル（サンプル１、２）を用いて測定を行った。また、記憶回路Ｂのサンプル１の測定は、図３６（Ｂ）におけるノードＮｄ、Ｎｅにデータが保持されている状態で行い、記憶回路Ｂのサンプル２の測定は、図３６（Ｂ）におけるノードＮｄ、Ｎｅにデータが保持されている状態、及び、ノードＮｂ、Ｎｃにデータが保持されている状態で行った。
【０５５５】
ソフトエラー数の測定結果を表１に示す。表１には、ビット数（回路５０００、５１００、５２００の数に相当）、ＯＳトランジスタとＳｉトランジスタのテクノロジーノード、記憶回路のサイズも併せて表記している。
【０５５６】
【表１】
2018085716.tif 000003
【０５５７】
表１に示すように、記憶回路Ａ乃至Ｃのいずれにおいてもソフトエラーは生じなかった。これより、図３６に示す回路を用いて構成された記憶回路は、放射線耐性が高いことが分かる。よって、図３６に示す回路をコンフィギュレーションメモリに用いることにより、信頼性が高いＰＬＤを実現することができる。
【０５５８】
＜比較例＞
上記と同様の測定を、市販のＳＲＡＭ（Ｓｉトランジスタを用いて構成）を用いた３種類の記憶回路ａ乃至ｃに対しても行った。ただし、放射線の照射時間は５分間とした。なお、記憶回路ａ、ｂについては、それぞれサンプル３種類、４種類のサンプルを用いて測定を行った。測定結果を表２に示す。
【０５５９】
【表２】
2018085716.tif 000004
【０５６０】
記憶回路ａのサンプル２、３は、高放射線耐性構造を有する記憶回路である。また、記憶回路ｂのサンプル４は、ＥＣＣ（Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｏｎ  Ｃｏｄｅ）を備えた記憶回路である。表２より、高放射線耐性構造を有しない全ての記憶回路において、ソフトエラーが発生していることが分かる。
【０５６１】
表１、２に示す各記憶回路のサイズ［μｍ２／ｂｉｔ］とソフトエラー率の関係を、図３７に示す。図３７より、テクノロジーノードの違いを考慮する必要はあるが、市販のＳＲＡＭのサイズに対するソフトエラー率の傾向に対して、記憶回路Ａ、Ｂ、Ｃは低いソフトエラー率を示す傾向にあることがわかる。なお、市販のＳＲＡＭでもＥＣＣ付きや高耐性構造とすることでソフトエラー率は下げられるが、そのような対策をしなくとも、記憶回路Ａ、Ｂ、Ｃはソフトエラー率が低い傾向を示していることが分かる。
【０５６２】
以上の結果から、ＯＳトランジスタを用いた記憶回路は、放射線耐性が高い傾向を示すことが分かる。よって、ＯＳトランジスタをコンフィギュレーションメモリに用いることにより、信頼性が高いＰＬＤを実現することが期待できる。
【符号の説明】
【０５６３】
１０    半導体装置
１１    制御回路
１２    ＰＬＤ
１３    検出回路
１４    制御回路
１５    記憶装置
２１    検出回路
２２    信号生成回路
２３    選択回路
３０    ＬＥ
３１    記憶回路
３２    選択回路
３３    電流供給回路
３４    ラッチ回路
３５    回路
４１    記憶装置
４２    検査回路
４３    セルアレイ
４４    駆動回路
４５    メモリセル
５０    駆動回路
２００    ＰＬＤ
２１１    ロジックアレイ
２１２    ロジックアレイ
２２１    スイッチアレイ
２２３    スイッチアレイ
２２４    入出力アレイ
２２５    入出力アレイ
２３０    クロック信号生成装置
２３１    コンテキストコントローラ
２３２    コンフィギュレーションコントローラ
２３４    列ドライバ回路
２３５    行ドライバ回路
２４０    ＬＥ
２５０    コンフィギュレーションメモリ部
２６０    ロジックセル
２６１    回路群
２６２    ＬＵＴ
２６３    キャリーロジック
２６５    フリップフロップ
２８０    ＲＳ
３５０    記憶装置
３６０    セルアレイ
３７０    駆動回路
３８０    駆動回路
３９０    メモリセル
３９１    トランジスタ
３９２    容量素子
３９３    トランジスタ
３９４    トランジスタ
３９５    容量素子
３９６    トランジスタ
４１２    液晶層
４１３    電極
４１７    絶縁層
４２１    絶縁層
４３１    着色層
４３２    遮光層
４３３    配向膜
４３４    着色層
４３５    偏光板
４４１    接着層
４４２    接着層
４５１    開口
４７０    発光素子
４８０    液晶素子
４９１    電極
４９２    ＥＬ層
４９３    電極
４９４    絶縁層
５０１    トランジスタ
５０３    トランジスタ
５０４    接続部
５０５    トランジスタ
５０６    トランジスタ
５０７    接続部
５１１    絶縁層
５１２    絶縁層
５１３    絶縁層
５１４    絶縁層
５１６    絶縁層
５１７    絶縁層
５２０    絶縁層
５２１    導電層
５２３    導電層
５３１    半導体層
５４０    トランジスタ
５４２    接続層
５４３    接続体
５５２    接続部
５６１    半導体層
５６３    導電層
５８０    トランジスタ
５８１    トランジスタ
５８４    トランジスタ
５８５    トランジス
５８６    トランジスタ
６００    表示装置
６００Ａ    表示装置
６００Ｂ    表示装置
６０１    表示装置
６１１    電極
６４０    液晶素子
６５１    基板
６６０    発光素子
６６１    基板
６６２    表示部
６６４    回路
６６５    配線
６７２    ＦＰＣ
６７３    ＩＣ
６９０    画素ユニット
６９１    画素
７００    表示システム
７１０    表示部
７１１    表示ユニット
７１２    タッチセンサユニット
７２０    制御部
７２１    インターフェース
７２２    フレームメモリ
７２３    デコーダ
７２４    センサコントローラ
７２５    コントローラ
７２６    クロック生成回路
７３０    画像処理部
７３１    ガンマ補正回路
７３２    調光回路
７３３    調色回路
７３４    ＥＬ補正回路
７４１    記憶装置
７４２    タイミングコントローラ
７４３    レジスタ
７５０    駆動回路
７５１    ソースドライバ
７６１    タッチセンサコントローラ
７７０    ホスト
７８０    光センサ
７８１    外光
１０００    表示モジュール
１００１    上部カバー
１００２    下部カバー
１００３    ＦＰＣ
１００４    タッチパネル
１００５    ＦＰＣ
１００６    表示装置
１００９    フレーム
１０１０    プリント基板
１０１１    バッテリ
１０５０    記憶装置
１１００    容量素子
１１１０    導電体
１１１２    導電体
１１２０    導電体
１１３０    絶縁体
１１５０    絶縁体
１２００    トランジスタ
１２０１    トランジスタ
１２１４    絶縁体
１２１６    絶縁体
１２１８    導電体
１２２０    絶縁体
１２２２    絶縁体
１２２４    絶縁体
１２２５    絶縁体
１２３０    酸化物
１２４６    導電体
１２４８    導電体
１２５０    絶縁体
１２８０    絶縁体
１２８２    絶縁体
１２８６    絶縁体
１３００    トランジスタ
１３１０    導電体
１３１１    基板
１３１３    半導体領域
１３１４    低抵抗領域
１３１５    絶縁体
１３１６    導電体
１３２０    絶縁体
１３２２    絶縁体
１３２４    絶縁体
１３２６    絶縁体
１３２８    導電体
１３３０    導電体
１３５０    絶縁体
１３５２    絶縁体
１３５４    絶縁体
１３５６    導電体
１３６０    絶縁体
１３６２    絶縁体
１３６４    絶縁体
１３６６    導電体
１３７０    絶縁体
１３７２    絶縁体
１３７４    絶縁体
１３７６    導電体
１３８０    絶縁体
１３８２    絶縁体
１３８４    絶縁体
１３８６    導電体
１４０４    導電体
１４０５    導電体
１４０６    金属酸化物
１４１２    絶縁体
１４１３    絶縁体
１４１８    絶縁体
１４１９    絶縁体
１４２０    絶縁体
１４２６    領域
１４４０    導電体
１４５０    導電体
１４５１    導電体
１４５２    導電体
２０００    携帯情報端末
２００１    筐体
２００２    筐体
２００３    表示部
２００４    表示部
２００５    ヒンジ部
２０１０    携帯情報端末
２０１１    筐体
２０１２    表示部
２０１３    操作ボタン
２０１４    外部接続ポート
２０１５    スピーカ
２０１６    マイク
２０１７    カメラ
２０２０    カメラ
２０２１    筐体
２０２２    表示部
２０２３    操作ボタン
２０２４    シャッターボタン
２０２６    レンズ
５０００    回路
５００１    トランジスタ
５００２    トランジスタ
５００３    トランジスタ
５００４    容量素子
５１００    回路
５１０１    トランジスタ
５１０２    トランジスタ
５１０３    インバータ
５１０４    インバータ
５１０５    トランジスタ
５１０６    トランジスタ
５１０７    容量素子
５１０８    容量素子
５２００    回路
５２０１    トランジスタ
５２０２    容量素子
【図１】
2018085716.tif 000005
【図２】
2018085716.tif 000006
【図３】
2018085716.tif 000007
【図４】
2018085716.tif 000008
【図５】
2018085716.tif 000009
【図６】
2018085716.tif 000010
【図７】
2018085716.tif 000011
【図８】
2018085716.tif 000012
【図９】
2018085716.tif 000013
【図１０】
2018085716.tif 000014
【図１１】
2018085716.tif 000015
【図１２】
2018085716.tif 000016
【図１３】
2018085716.tif 000017
【図１４】
2018085716.tif 000018
【図１５】
2018085716.tif 000019
【図１６】
2018085716.tif 000020
【図１７】
2018085716.tif 000021
【図１８】
2018085716.tif 000022
【図１９】
2018085716.tif 000023
【図２０】
2018085716.tif 000024
【図２１】
2018085716.tif 000025
【図２２】
2018085716.tif 000026
【図２３】
2018085716.tif 000027
【図２４】
2018085716.tif 000028
【図２５】
2018085716.tif 000029
【図２６】
2018085716.tif 000030
【図２７】
2018085716.tif 000031
【図２８】
2018085716.tif 000032
【図２９】
2018085716.tif 000033
【図３０】
2018085716.tif 000034
【図３１】
2018085716.tif 000035
【図３２】
2018085716.tif 000036
【図３３】
2018085716.tif 000037
【図３４】
2018085716.tif 000038
【図３５】
2018085716.tif 000039
【図３６】
2018085716.tif 000040
【図３７】
2018085716.tif 000041