(57)【要約】【課題】簡易な回路構成でかつ回路の応答性に優れ、さらに経時変化や温度変化、電源電圧変化等の外部環境の影響を受けにくいクロックデータ再生機能を備えた受信装置を提供すること。【解決手段】位相の異なる複数のクロック信号である多相クロック信号ＣＭ＿ＣＬＫを生成するクロック生成部と、多相クロック信号ＣＭ＿ＣＬＫから位相差が等間隔とされた複数のサンプリングクロックＳ＿ＣＬＫを選択する選択部と、入力データ信号Ｉ＿ＤＡＴＡを複数のサンプリングクロックＳ＿ＣＬＫの各々によりサンプリングして複数のサンプリングデータを生成するサンプリング部と、複数のサンプリングデータを用いて入力データ信号Ｉ＿ＤＡＴＡと複数のサンプリングクロック信号Ｓ＿ＣＬＫとのタイミングのずれを判定し判定結果Ｓを選択部に送る判定部と、を含み、選択部は、判定結果Ｓに基づいて複数のサンプリングクロックＳ＿ＣＬＫを選択する。【選択図】図１
2018125576.tif 000002
【特許請求の範囲】
【請求項１】
互いに位相の異なる複数のクロック信号である多相クロック信号を生成するクロック生成部と、
前記多相クロック信号から位相差が等間隔とされた複数のサンプリングクロックを選択する選択部と、
入力データ信号を前記複数のサンプリングクロックの各々によりサンプリングして複数のサンプリングデータを生成するサンプリング部と、
前記複数のサンプリングデータを用いて前記入力データ信号と前記複数のサンプリングクロック信号とのタイミングのずれを判定するとともに判定結果を前記選択部に送る判定部と、を含み、
前記選択部は、前記判定結果に基づいて前記複数のサンプリングクロックを選択する
受信装置。
【請求項２】
前記選択部は、前記多相クロック信号から位相が連続するように、または前記多相クロック信号から位相が予め定められた間隔だけ飛び飛びとなるように前記複数のサンプリングクロックを選択する
請求項１に記載の受信装置。
【請求項３】
前記多相クロック信号の相数が４以上の整数であり、
前記サンプリングクロックの相数が３以上の奇数である
請求項１または請求項２に記載の受信装置。
【請求項４】
入力されたデータ信号を入力されたクロック信号により識別して復調する復調部をさらに含み、
前記選択部は、前記複数のサンプリングクロックのうちの位相が中央である中央サンプリングクロックを前記復調部に送り、
前記サンプリング部は、前記中央サンプリングクロックによりサンプリングされた中央サンプリングデータを前記復調部に送り、
前記復調部は、前記中央サンプリングデータを前記中央サンプリングクロックで識別して前記入力データ信号を復調する
請求項３に記載の受信装置。
【請求項５】
前記判定部は、前記複数のサンプリングデータの値の組み合わせにより前記入力データ信号と前記複数のサンプリングクロック信号とのタイミングのずれを判定する
請求項１〜請求項４のいずれか１項に記載の受信装置。
【請求項６】
前記判定部は、前記複数のサンプリングデータの値の組み合わせと前記判定結果との対応を示すルックアップテーブルを備えた
請求項５に記載の受信装置。
【請求項７】
前記判定部は、前記複数のサンプリングデータの値の組み合わせが予め定められた組み合わせである場合に入力データ信号の異常をさらに判定する
請求項１〜請求項６のいずれか１項に記載の受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信装置、特にクロックデータリカバリ（Ｃｌｏｃｋ  ａｎｄ  Ｄａｔａ  Ｒｅｃｏｖｅｒｙ：クロックデータ再生、以下「ＣＤＲ」という場合がある）機能を備えた受信装置に関する。
【背景技術】
【０００２】
デジタルデータ信号を送受信する通信システムにおける受信装置では、一般に送信装置から送信されたデータ信号を受信した後、所定のタイミングで受信したデータが０なのか１なのかを判別（識別）し、再生（復調）する必要がある。従って、受信装置においては、送信されたデータ信号を所定のタイミングで復調するためのクロック信号が必要になる。クロック信号がデータ信号とともに送信装置から送られてくる場合にはそのクロック信号を用いればよいが、送信装置からはデータ信号のみ送られ、クロック信号は送られない通信システムも多い。その場合の受信装置は、何らかの形で送信されたデータ信号と相関したクロック信号を生成させる必要がある。このクロック信号を生成させつつ、データ信号を復調する機能をＣＤＲ機能という。
【０００３】
ＣＤＲ機能を実現するための回路方式としてはさまざまな方式があり、例えば、アナログ回路であるＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）を用いた方式、あるいは位相インターポレータ（位相補間回路）を用いた方式等が知られている。
【０００４】
また、主要部がデジタル回路で構成されたＣＤＲ回路に関する従来技術として、特許文献１に開示されたクロックデータリカバリ回路が知られている。特許文献１に開示されたクロックデータリカバリ回路は多相クロックを用い、受信データ信号を該多相クロックの各々でサンプリングして複数のデータ信号を生成し、該複数のデータ信号のうち位相の適切なデータ信号を選択するための選択信号を生成する。そして、該選択信号に従って複数のデータ信号のうちの１つを選択し、かつ複数のクロックのうち選択されたデータ信号に対応するクロックを選択している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２０１１／００４５８０号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＰＬＬ、あるいは位相インターポレータを用いた方式は回路構成が複雑であり、ビットレートより高い周波数のクロック信号が必要になる場合もある。従って、一般にＣＤＲチップの面積が広くなり、また消費電力も大きくなる傾向にある。さらに、アナログ回路を用いるＰＬＬ方式では、デジタル回路に加えてアナログ回路が必要なため、経時変化や温度変化、電源電圧変化の影響を受けやすいという課題がある。また、回路の応答性における限界もある。これらの結果、概して総合的にコスト高になる傾向がある。
【０００７】
一方、特許文献１に開示されたクロックデータリカバリ回路では多相クロックのうちの１つを選択するにあたり、多相クロックの数分のデータ信号を復元しているので回路規模が大きくなってしまうという問題がある。
【０００８】
本発明は、上記問題に鑑みてなされたものであり、簡易な回路構成でかつ回路の応答性に優れ、さらに経時変化や温度変化、電源電圧変化等の外部環境の影響を受けにくいクロックデータ再生機能を備えた受信装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、請求項１に記載の受信装置は、互いに位相の異なる複数のクロック信号である多相クロック信号を生成するクロック生成部と、前記多相クロック信号から位相差が等間隔とされた複数のサンプリングクロックを選択する選択部と、入力データ信号を前記複数のサンプリングクロックの各々によりサンプリングして複数のサンプリングデータを生成するサンプリング部と、前記複数のサンプリングデータを用いて前記入力データ信号と前記複数のサンプリングクロック信号とのタイミングのずれを判定するとともに判定結果を前記選択部に送る判定部と、を含み、前記選択部は、前記判定結果に基づいて前記複数のサンプリングクロックを選択するものである。
【００１０】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記選択部は、前記多相クロック信号から位相が連続するように、または前記多相クロック信号から位相が予め定められた間隔だけ飛び飛びとなるように前記複数のサンプリングクロックを選択するものである。
【００１１】
また、請求項３に記載の発明は、請求項１または請求項２に記載の発明において、前記多相クロック信号の相数が４以上の整数であり、前記サンプリングクロックの相数が３以上の奇数であるものである。
【００１２】
また、請求項４に記載の発明は、請求項３に記載の発明において、入力されたデータ信号を入力されたクロック信号により識別して復調する復調部をさらに含み、前記選択部は、前記複数のサンプリングクロックのうちの位相が中央である中央サンプリングクロックを前記復調部に送り、前記サンプリング部は、前記中央サンプリングクロックによりサンプリングされた中央サンプリングデータを前記復調部に送り、前記復調部は、前記中央サンプリングデータを前記中央サンプリングクロックで識別して前記入力データ信号を復調するものである。
【００１３】
また、請求項５に記載の発明は、請求項１〜請求項４のいずれか１項に記載の発明において、前記判定部は、前記複数のサンプリングデータの値の組み合わせにより前記入力データ信号と前記複数のサンプリングクロック信号とのタイミングのずれを判定するものである。
【００１４】
また、請求項６に記載の発明は、請求項５に記載の発明において、前記判定部は、前記複数のサンプリングデータの値の組み合わせと前記判定結果との対応を示すルックアップテーブルを備えたものである。
【００１５】
また、請求項７に記載の発明は、請求項１〜請求項６のいずれか１項に記載の発明において、前記判定部は、前記複数のサンプリングデータの値の組み合わせが予め定められた組み合わせである場合に入力データ信号の異常をさらに判定するものである。
【発明の効果】
【００１６】
本発明によれば、簡易な回路構成でかつ回路の応答性に優れ、さらに経時変化や温度変化、電源電圧変化等の外部環境の影響を受けにくいクロックデータ再生機能を備えた受信装置を提供することが可能となるという効果を奏する。
【図面の簡単な説明】
【００１７】
【図１】実施の形態に係る受信装置の構成の一例を示すブロック図である。
【図２】実施の形態に係る受信装置の動作を説明するためのブロック図である。
【図３】（ａ）は、実施の形態に係るクロック生成部の構成の一例を示すブロック図である。（ｂ）は、クロック生成部で生成された多相クロックの位相関係を説明するためのタイミングチャートである。（ｃ）は、相数が４である場合の位相循環クロックを示すタイミングチャートである。
【図４】実施の形態に係る受信装置のタイミング判定部が備えるＬＵＴを示す図である。
【図５】実施の形態に係る受信装置におけるタイミング判定信号の生成方法を説明する図である。
【図６】実施の形態に係る受信装置の動作を説明するタイミングチャートである。
【発明を実施するための形態】
【００１８】
以下、図１ないし図６を参照して本発明の実施の形態について詳細に説明する。
【００１９】
まず、図１を参照して本実施の形態に係る受信装置について説明する。本実施の形態に係る受信装置では、互いに位相の異なる複数のクロック信号で入力データ信号をオーバーサンプリングして各々のクロック信号に対応する複数のサンプリングデータを生成する。
そして、生成された複数のサンプリングデータを用いて入力データ信号とクロック信号との位相関係を判定し、最適な位相のクロック信号を選択している。なお、ここでいう「オーバーサンプリング」とは、１タイムスロット（ＴＳ）内で２回以上のタイミングでサンプリングして、本来のデータ信号の整数倍のデータ信号を生成することをいう。
【００２０】
図１は、本実施の形態に係る受信装置１０の構成の一例を示すブロック図である。図１に示すように、受信装置１０は、サンプリング部１２、タイミング判定部１４、復調部１６、クロック生成部１８、およびクロック選択部２０を含んで構成されている。
【００２１】
クロック生成部１８は、サンプリング部１２において入力データ信号Ｉ＿ＤＡＴＡをサンプリングするための所定の位相差を有する複数のクロック信号の元となるクロック信号、すなわち多相クロック信号Ｍ＿ＣＬＫ、およびこれを元に生成される位相循環クロックＣＭ＿ＣＬＫを生成する。クロック生成部１８の詳細ついては後述する。なお、本実施の形態に係る受信装置１０では、入力データ信号Ｉ＿ＤＡＴＡとクロック生成部１８で生成される多相クロック信号Ｍ＿ＣＬＫの各々は同期はしていないが、入力データ信号Ｉ＿ＤＡＴＡのビットレートと多相クロック信号Ｍ＿ＣＬＫの各々の周波数とは極めて近い値とされている。
【００２２】
クロック選択部２０は、タイミング判定部１４の判定結果であるタイミング判定信号Ｓに基づいて、位相循環クロックＣＭ＿ＣＬＫの中から適切な位相のサンプリングクロックＳ＿ＣＬＫ１、Ｓ＿ＣＬＫ２、Ｓ＿ＣＬＫ３（以下、総称する場合は「サンプリングクロックＳ＿ＣＬＫ」）を選択する。選択されたサンプリングクロックＳ＿ＣＬＫ１、Ｓ＿ＣＬＫ２、Ｓ＿ＣＬＫ３はサンプリング部１２に送られる。ここで、本実施の形態では、サンプリングクロックＳ＿ＣＬＫ１、Ｓ＿ＣＬＫ２、Ｓ＿ＣＬＫ３はこの順で位相が遅れているものとする。クロック選択部２０は、さらに中央の位相を有するＳ＿ＣＬＫ２を、受信クロック信号Ｒ＿ＣＬＫとして後述する復調部１６に送る。
【００２３】
なお、本実施の形態では３相のサンプリングクロックＳ＿ＣＬＫを用いる形態を例示して説明するが、これに限られず、５相以上のサンプリングクロックＳ＿ＣＬＫを用いる形態としてもよい。ただし、本実施の形態においては、各々のサンプリングクロックＳ＿ＣＬＫの周波数は略同一とされ、サンプリングクロックＳ＿ＣＬＫの相数は奇数とされ、サンプリングクロック同士の位相差は等しくされている。
【００２４】
サンプリング部１２は、サンプリングクロックＳ＿ＣＬＫ１、Ｓ＿ＣＬＫ２、Ｓ＿ＣＬＫ３を用いて入力データ信号Ｉ＿ＤＡＴＡをオーバーサンプリングし、サンプリングデータＩ１、Ｉ２、Ｉ３を生成する。生成されたサンプリングデータＩ１、Ｉ２、Ｉ３はタイミング判定部１４に送られる。本実施の形態では、サンプリングデータＩ１、Ｉ２、Ｉ３は各々サンプリングクロックＳ＿ＣＬＫ１、Ｓ＿ＣＬＫ２、Ｓ＿ＣＬＫ３によってサンプリングされた入力データ信号Ｉ＿ＤＡＴＡであるので、サンプリングデータＩ１、Ｉ２、Ｉ３はこの順に位相が遅れている。ここで、サンプリングデータＩ１、Ｉ２、Ｉ３の値（「０」または「１」）の組を、（Ｉ１，Ｉ２，Ｉ３）と表記する。サンプリング部１２は、さらに、サンプリングデータＩ２（すなわち、位相が中央であるサンプリングデータ）を、受信データ信号Ｒ＿ＤＡＴＡとして復調部１６に送る。
【００２５】
タイミング判定部１４は、送られたサンプリングデータＩ１、Ｉ２、Ｉ３の組み合わせについてタイミングの適否を判定し、上記のタイミング判定信号Ｓを生成する。タイミング判定信号Ｓは、入力データ信号Ｉ＿ＤＡＴＡと、サンプリングクロックＳ＿ＣＬＫ１、Ｓ＿ＣＬＫ２、Ｓ＿ＣＬＫ３との間の位相関係の適否を判定した信号である。タイミング判定部１４はタイミング判定信号Ｓをクロック選択部２０に送り、位相関係が不適切な場合クロック選択部２０においてサンプリングクロックＳ＿ＣＬＫの位相の変更が行われる。また、タイミング判定部１４は、入力データ信号Ｉ＿ＤＡＴＡが劣化しているか否かも判定し、劣化している場合には信号劣化フラグＦを発出する。
【００２６】
復調部１６は、受信クロック信号Ｒ＿ＣＬＫによって受信データ信号Ｒ＿ＤＡＴＡを識別、再生する機能を有し、具体的にはＤＦＦ（Ｄ型フリップフロップ）等によって構成されている。再生されたデータ信号は再生データ信号Ｏ＿ＤＡＴＡとして、再生されたクロック信号は再生クロック信号Ｏ＿ＣＬＫ（本実施の形態では、受信クロック信号Ｒ＿ＣＬＫと同じ）として後段回路等に送られる。
【００２７】
次に、図２を参照して、受信装置１０の動作についてより詳細に説明する。図２は、図１におけるクロック選択部２０、サンプリング部１２、およびタイミング判定部１４を抜き出して示したブロック図である。
【００２８】
クロック選択部２０には、クロック生成部１８から送られた位相循環クロックＣＭ＿ＣＬＫが入力される。クロック選択部２０には選択スイッチ４２が備えられており、互いに位相が異なるクロック信号が、位相循環クロックＣＭ＿ＣＬＫとして選択スイッチ４２に入力される。選択スイッチ４２は、タイミング判定信号Ｓに基づいて、位相循環クロックＣＭ＿ＣＬＫの中からサンプリングクロックＳ＿ＣＬＫ１、Ｓ＿ＣＬＫ２、Ｓ＿ＣＬＫ３を選択する（位相の順序の入れ替えを行う）。位相循環クロックＣＭ＿ＣＬＫの詳細については後述する。
【００２９】
ここで、図３を参照し、本実施の形態に係るクロック生成部１８における多相クロック信号Ｍ＿ＣＬＫの生成方法の一例、および位相循環クロックＣＭ＿ＣＬＫの具体的な生成方法の一例について説明する。
【００３０】
図３（ａ）に示すように、クロック生成部１８は、クロック源２２、多相クロック源２４−１、２４−２、・・・２４−ｎ（以下、総称する場合は「多相クロック源２４」）、およびインバータ２６−１、２６−２、・・・２６−ｎ（以下、総称する場合は「インバータ２６」）を含んで構成されている。
【００３１】
クロック源２２は、予め定められた単一の周波数のクロック信号を発生するクロック源である。本実施の形態に係るクロック源２２としては特に限定されず、一般的な発振器等を用いて構成される。
【００３２】
多相クロック源２４−１、２４−２、・・・、２４−ｎは各々クロック源２２からのクロック信号ＣＬＫを入力し、互いに位相のずれたデューティ５０％のクロック信号ＣＬＫ１、ＣＬＫ２、・・・、ＣＬＫｎを生成する。図３（ｂ）は、クロック信号ＣＬＫ１、ＣＬＫ２、・・・、ＣＬＫｎの位相関係を示している。本実施の形態では、ｎ個の多相クロック源２４−１、２４−２、・・・、２４−ｎによって、位相が互いに１８０°／ｎだけずれたｎ個のクロック信号ＣＬＫ１、ＣＬＫ２、・・・、ＣＬＫｎが生成される。ただし、図３（ｂ）に示すように、３６０°は入力データ信号Ｉ＿ＤＡＴＡのビットレートに略一致している。
【００３３】
さらに、本実施の形態に係るサンプリング部１２では、サンプリングクロックＳ＿ＣＬＫ１、Ｓ＿ＣＬＫ２、Ｓ＿ＣＬＫ３の立ち上がりを用いてサンプリングを行う。従って、クロック生成部１８からは、図３（ａ）に示すように、多相クロック源２４の各々で生成されたクロック信号ＣＬＫ−１＋、ＣＬＫ−２＋、・・・、ＣＬＫ−ｎ＋に加え、多相クロック源２４−１、２４−２、・・・、２４−ｎの各々の出力をインバータ２６−１、２６−２、・・・２６−ｎで反転させたクロック信号ＣＬＫ１−、ＣＬＫ２−、・・・、ＣＬＫｎ−が生成される。つまり、図３（ａ）に示す、クロック信号ＣＬＫ１＋、ＣＬＫ２＋、・・・、ＣＬＫｎ＋、ＣＬＫ１−、ＣＬＫ２−、・・・、ＣＬＫｎ−によって、相数２ｎの本実施の形態に係る位相循環クロックＣＭ＿ＣＬＫが構成されている。
【００３４】
上記のように、本実施の形態では、ｎ個の多相クロック源２４によって２ｎ個のクロック信号が生成される。そして、本実施の形態ではサンプリングクロックＳ＿ＣＬＫとして３個以上の奇数個のクロック信号を用いているから、（２ｍ＋１）（ｍは整数）個のサンプリングクロックＳ＿ＣＬＫを用いる場合は、２ｍ個の多相クロック源２４を用いる。そして、２ｍ個の多相クロック源２４で生成された４ｍ個のクロック信号によって位相が循環する位相循環クロックＣＭ＿ＣＬＫが構成される。なお、位相循環クロックＣＭ＿ＣＬＫの相数は多相クロック信号Ｍ＿ＣＬＫの相数と同じ（つまり、４ｍ＝２ｎ）であってもよいし、違っていてもよい。
【００３５】
本実施の形態、すなわちｍ＝１の場合の位相循環クロックＣＭ＿ＣＬＫを図示すると図３（ｃ）のようになる。すなわち、クロック信号ＣＬＫ１＋、ＣＬＫ２＋、ＣＬＫ１−、ＣＬＫ２−によって、本実施の形態に係る４相の位相循環クロックＣＭ＿ＣＬＫが構成されている。いま、クロック信号ＣＬＫ１＋を基準にすると、各クロック信号の位相は、ＣＬＫ１＋  →  ＣＬＫ２＋  →  ＣＬＫ１−  →ＣＬＫ２−  →ＣＬＫ１＋  ・・・の順（位相遅れ方向）、あるいは、ＣＬＫ１＋  →  ＣＬＫ２−  →  ＣＬＫ１−  →ＣＬＫ２＋  →ＣＬＫ１＋  ・・・の順（位相進み方向）で循環する。本実施の形態に係るタイミング判定部１４が発出するタイミング判定信号Ｓは、この位相循環クロックＣＭ＿ＣＬＫのいずれの位相のクロックを選択するかを指示する信号となっている。
【００３６】
再び図２を参照して説明する。先述したように、クロック選択部２０の選択スイッチ４２は、タイミング判定信号Ｓに基づいて位相循環クロックＣＭ＿ＣＬＫを構成するクロック信号ＣＬＫ１＋、ＣＬＫ２＋、ＣＬＫ１−、ＣＬＫ２−の中からいずれか３つを選択し、サンプリングクロックＳ＿ＣＬＫ１、Ｓ＿ＣＬＫ２、Ｓ＿ＣＬＫ３を生成する。詳細については後述するように、タイミング判定信号ＳがＳ＝０の場合は現状の位相の選択を維持し、Ｓ＝＋１の場合は位相を１ステップ遅らせる選択を行い、Ｓ＝−１の場合は位相を１ステップ進ませる選択を行う。サンプリングクロックＳ＿ＣＬＫ１、Ｓ＿ＣＬＫ２、Ｓ＿ＣＬＫ３はサンプリング部１２に送られる。本実施の形態では、中央の位相であるサンプリングクロックＳ＿ＣＬＫ２が常に最適な位相状態であるように構成されており、このサンプリングクロックＳ＿ＣＬＫ２が受信クロック信号Ｒ＿ＣＬＫとして復調部１６に送られる。
【００３７】
サンプリング部１２は、ＤＦＦ３０（図２では、「ＦＦ１」と表記）、ＤＦＦ３２（図２では、「ＦＦ２」と表記）、ＤＦＦ３４（図２では、「ＦＦ３」と表記）、ＤＦＦ３６（図２では、「ＦＦ４」と表記）、およびＤＦＦ３８（図２では、「ＦＦ５」と表記）を含んで構成されている。図３に示すように、ＤＦＦ３０はサンプリングクロックＳ＿ＣＬＫ１で入力データ信号Ｉ＿ＤＡＴＡを識別し、ＤＦＦ３２はサンプリングクロックＳ＿ＣＬＫ２で入力データ信号Ｉ＿ＤＡＴＡを識別し、ＤＦＦ３４はサンプリングクロックＳ＿ＣＬＫ３で入力データ信号Ｉ＿ＤＡＴＡを識別する。ＤＦＦ３６およびＤＦＦ３８は、識別された３組のデータ信号の先頭を揃えるための回路であり、本実施の形態では、一番位相の遅れたサンプリングクロックＳ＿ＣＬＫ３のタイミングに合わせるようにしている。サンプリングクロックＳ＿ＣＬＫの各々によってサンプリング（識別）された入力データ信号Ｉ＿ＤＡＴＡの組であるサンプリングデータ（Ｉ１、Ｉ２、Ｉ３）はタイミング判定部１４に送られる。一方、中央のサンプリングデータＩ２は受信データ信号Ｒ＿ＤＡＴＡとして復調部１６に送られる。
【００３８】
タイミング判定部１４は、サンプリングデータ（Ｉ１、Ｉ２、Ｉ３）に基づいて、入力データ信号Ｉ＿ＤＡＴＡとサンプリングクロックＳ＿ＣＬＫの位相関係の適否について判定する。本実施の形態に係るタイミング判定部１４はＬＵＴ（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）４０を備え、サンプリングデータ（Ｉ１、Ｉ２、Ｉ３）をＬＵＴ４０と照合することにより、入力データ信号Ｉ＿ＤＡＴＡとサンプリングクロックＳ＿ＣＬＫとの位相関係の適否について判定している。
【００３９】
図４に、本実施の形態で用いているＬＵＴ４０の一例を示す。図４に示すように、ＬＵＴ４０は、サンプリングデータ（Ｉ１、Ｉ２、Ｉ３）の値の組み合わせに応じてタイミング判定信号Ｓ、および信号劣化フラグＦを出力する。タイミング判定信号Ｓはクロック選択部２０に送られる。一方信号劣化フラグＦは受信装置１０の図示しない監視部、あるいは制御部等の上位部に送られ、受信動作の初期化等の対応に用いられる。
【００４０】
図５を参照して、ＬＵＴ４０によるタイミング判定信号Ｓの生成アルゴリズムについて説明する。図５は、入力データ信号Ｉ＿ＤＡＴＡとサンプリングクロックＳ＿ＣＬＫとの相対的な位相関係の違いによるタイミング判定信号Ｓの値の違いを示している。なお、図５では、サンプリングクロックＳ＿ＣＬＫとして、上向き矢印によりタイミングを示している。図５（ａ）〜（ｃ）は、入力データ信号が（０、１、０）と変化している場合の例であり、図５（ｄ）〜（ｆ）は、入力データ信号が（１、０、１）と変化している場合の例である。本実施の形態に係るタイミング判定部１４におけるタイミング判定では、入力データ信号Ｉ＿ＤＡＴＡの値が変化している領域において入力データ信号Ｉ＿ＤＡＴＡとサンプリングクロックＳ＿ＣＬＫとの位相関係が判定される。
【００４１】
図５（ａ）に示すタイミング関係では、入力データ信号Ｉ＿ＤＡＴＡとサンプリングクロックＳ＿ＣＬＫとの位相関係が正常であるので、３相のサンプリングクロックＳ＿ＣＬＫのすべてが入力データ信号Ｉ＿ＤＡＴＡの「１」をサンプリングしている。従って、サンプリングデータ（Ｉ１，Ｉ２，Ｉ３）は（１，１，１）となり、タイミング判定信号Ｓは現状のサンプリングクロックＳ＿ＣＬＫの維持を示すＳ＝０となっている（図４参照）。
【００４２】
図５（ｂ）に示すタイミング関係では、入力データ信号Ｉ＿ＤＡＴＡに対してサンプリングクロックＳ＿ＣＬＫが遅れている。従って、位相の進んでいるサンプリングクロックＳ＿ＣＬＫ１、Ｓ＿ＣＬＫ２は「１」をサンプリングするが、位相の遅れているサンプリングクロックＳ＿ＣＬＫ３は誤って「０」をサンプリングし、サンプリングデータは（１，１，０）となる。したがって、タイミング判定信号Ｓは、サンプリングクロックＳ＿ＣＬＫの位相が遅れていることを示す「−１」となっている（図４参照）。
【００４３】
図５（ｃ）に示すタイミング関係では、入力データ信号Ｉ＿ＤＡＴＡに対してサンプリングクロックＳ＿ＣＬＫが進んでいる。従って、位相の遅れているサンプリングクロックＳ＿ＣＬＫ２、Ｓ＿ＣＬＫ３は「１」をサンプリングするが、位相の進んでいるサンプリングクロックＳ＿ＣＬＫ１は誤って「０」をサンプリングし、サンプリングデータは（０，１，１）となる。したがって、タイミング判定信号Ｓは、サンプリングクロックＳ＿ＣＬＫの位相が進んでいることを示す「＋１」となっている（図４参照）。
【００４４】
ここで、図５では入力データ信号Ｉ＿ＤＡＴＡが（０，１，０）、（１，０，１）のように３タイムスロット分変化する場合を例示して説明したが、これはサンプリングクロックＳ＿ＣＬＫが遅れている場合と進んでいる場合との双方を同時に説明するためのものである。つまり、入力データ信号Ｉ＿ＤＡＴＡに対するサンプリングクロックＳ＿ＣＬＫの瞬間的な位相関係は遅れているか、進んでいるかであるから２タイムスロット分の入力データ信号Ｉ＿ＤＡＴＡの変化があれば双方の位相関係は判定可能である。
【００４５】
入力データ信号Ｉ＿ＤＡＴＡが（１，０，１）の場合も上記と同様に考えることができ、結果は、図５（ｄ）〜（ｆ）に示すように、サンプリングデータが（０，０，０）の場合はＳ＝０となり、サンプリングデータが（０，０，１）の場合はＳ＝−１となり、サンプリングデータが（１，０，０）の場合はＳ＝＋１となる。以上のタイミング判定信号Ｓの生成アルゴリズムによれば、サンプリングデータ（Ｉ１，Ｉ２，Ｉ３）の中央の値であるＩ２は常に正しい値が期待される。
【００４６】
一方、信号劣化フラグＦは以下の場合に生成される。すなわち、上記のタイミング判定信号Ｓの生成アルゴリズムによれば、サンプリングデータ（１，０，１）、あるいはサンプリングデータ（０，１，０）の組み合わせは想定していない。本実施の形態に係るタイミング判定信号Ｓの生成アルゴリズムでは、サンプリングの誤りは最も位相の進んだサンプリングクロックＳ＿ＣＬＫ１および最も位相の遅れたサンプリングクロックＳ＿ＣＬＫ３のいずれかで発生するので、双方が誤ることがないからである。双方が誤る場合としては、伝送路異常、あるいは継続的な外乱等により入力データ信号Ｉ＿ＤＡＴＡが劣化していることが考えられる。そこで、本実施の形態では、このような場合には、タイミング判定部１４において信号劣化フラグＦを生成し、受信装置１０における上位部に送信し、受信動作の停止等の対応を促すようにしている。
【００４７】
次に、図６を参照し、本実施の形態に係る受信装置１０の動作についてより詳細に説明する。図６は、受信装置１０の各部の動作波形を示したフローチャートであり、図６（ａ）は入力データ信号Ｉ＿ＤＡＴＡを、図６（ｂ）および（ｃ）は位相循環クロックＣＭ＿ＣＬＫを、図６（ｄ）はサンプリングデータ（Ｉ１，Ｉ２，Ｉ３）を、図６（ｅ）は受信データ信号Ｒ＿ＤＡＴＡを、図６（ｆ）は受信クロック信号Ｒ＿ＣＬＫを、各々示している。
【００４８】
図６（ａ）に示すように、本例では、タイムスロットＴＳ１、ＴＳ２、ＴＳ３、ＴＳ４、ＴＳ５、ＴＳ６、ＴＳ７、ＴＳ８、ＴＳ９の各々に対応して、入力データ信号Ｉ＿ＤＡＴＡが（０，１，０，０，１，１，０，０，１）と変化した場合を例示している。
【００４９】
図６（ｂ）、（ｃ）に示す位相循環クロックＣＭ＿ＣＬＫは、図３（ｃ）に示したものと同じである。ただし、図６（ｂ）、（ｃ）では、クロック信号ＣＬＫ１＋およびＣＬＫ１−をＣＬＫ１に立ち上がり、立ち下がりを付してまとめて表し、クロック信号ＣＬＫ２＋およびＣＬＫ２−をＣＬＫ２に立ち上がり、立ち下がりを付してまとめて表している。
ここで、位相循環クロックＣＭ＿ＣＬＫを構成するクロック信号ＣＬＫ１＋をφ１、クロック信号ＣＬＫ２＋をφ２、クロック信号ＣＬＫ１−をφ３、クロック信号ＣＬＫ２−をφ４と表記する。この場合、サンプリングクロックＳ＿ＣＬＫは、クロック選択部２０において、クロック信号φ１、φ２、φ３、φ４の中から連続する３つを選択して生成される。
【００５０】
すなわち、サンプリングクロックＳ＿ＣＬＫの初期状態を（φ１，φ２，φ３）とすると、サンプリングクロックＳ＿ＣＬＫが遅れる傾向にある場合は、（φ１，φ２，φ３）→（φ４，φ１，φ２）→（φ３，φ４，φ１）→（φ２，φ３，φ４）→（φ１，φ２，φ３）・・・のように、サンプリングクロックＳ＿ＣＬＫの位相が相対的に進むように選択される。この場合、タイミング判定信号としてＳ＝−１がタイミング判定部１４から出力される。一方、サンプリングクロックＳ＿ＣＬＫが進む傾向にある場合には、（φ１，φ２，φ３）→（φ２，φ３，φ４）→（φ３，φ４，φ１）→（φ４，φ１，φ２）→（φ１，φ２，φ３）・・・のように、サンプリングクロックＳ＿ＣＬＫの位相が相対的に遅れるように選択される。この場合、タイミング判定信号としてＳ＝＋１がタイミング判定部１４から出力される。図６（ｂ）、図６（ｃ）に表された点線は、このサンプリングクロックφ１、φ２、φ３、φ４のうちの組み合わせを示し、点線内の太い矢印は位相が中央のサンプリングクロックＳ＿ＣＬＫのタイミング、すなわち、受信クロック信号Ｒ＿ＣＬＫのタイミングを示している。
【００５１】
図６（ａ）〜（ｃ）に示すように、タイムスロットＴＳ１では、サンプリングクロック（φ１，φ２，φ３）によって「０」が正しくサンプリングされ、図６（ｄ）に示すように、サンプリングデータは（０，０，０）となっている。この際のタイミング判定信号Ｓの値は、図４よりＳ＝０である。
【００５２】
次のタイムスロットＴＳ２では、サンプリングクロックＳ＿ＣＬＫが遅れたことにより図６（ｂ）の×印で示すように、サンプリングクロック（φ１，φ２，φ３）によって「１」が誤ってサンプリングされ、図６（ｄ）に示すように、サンプリングデータは（１，１，０）となっている。これはタイムスロットＴＳ３の入力データ信号Ｉ＿ＤＡＴＡの値が「０」だからである。この際のタイミング判定信号Ｓの値は、図４よりＳ＝−１である。
【００５３】
Ｓ＝−１のタイミング判定信号を受けて、クロック選択部２０は、タイムスロットＴＳ３において、サンプリングクロックＳ＿ＣＬＫを（φ１，φ２，φ３）から（φ４，φ１，φ２）に切り替えている。
【００５４】
次のタイムスロットＴＳ４では、入力データ信号Ｉ＿ＤＡＴＡの「０」が正しく読み込まれ、サンプリングデータは図６（ｄ）に示すように（０，０，０）となっている。この際のタイミング判定信号Ｓの値は、図４よりＳ＝０である。
【００５５】
次のタイムスロットＴＳ５では、サンプリングクロックＳ＿ＣＬＫがさらに遅れ、「１」の入力データが図６（ｃ）に×印で示すように誤ってサンプリングされている。しかしながら、タイムスロットＴＳ６の入力データ信号Ｉ＿ＤＡＴＡが「１」であることに起因して、サンプリングデータは（１，１，１）となっている。このように、本実施の形態では、「１」（または「０」）が連続した場合には、入力データ信号Ｉ＿ＤＡＴＡとサンプリングクロックＳ＿ＣＬＫとの位相関係が検出されない。換言すると、入力データ信号Ｉ＿ＤＡＴＡが例えばＰＮ（Ｐｓｅｕｄ  Ｒａｎｄｏｍ  Ｎｏｉｓｅ：擬似ランダムノイズ）パターンのように「０」と「１」の切り替えが頻繁に発生する信号であるほど、速やかに入力データ信号Ｉ＿ＤＡＴＡとサンプリングクロックＳ＿ＣＬＫとの位相関係が検出される。
【００５６】
次のタイムスロットＴＳ６では、入力データ信号Ｉ＿ＤＡＴＡが「１」になり、次のタイムスロットＴＳ７の入力データ信号Ｉ＿ＤＡＴＡが「０」であるので、「１」が誤ってサンプリングされ、サンプリングデータが（１，１，０）となっている。この場合のタイミング判定信号Ｓは図４よりＳ＝−１となるので、クロック選択部２０は、タイムスロットＴＳ７において、サンプリングクロックＳ＿ＣＬＫを（φ４，φ１，φ２）から（φ３，φ４，φ１）に切り替えている。その結果、タイムスロットＴＳ７では、「０」の入力データ信号Ｉ＿ＤＡＴＡが正しくサンプリングされ、サンプリングデータが（０，０，０）となっている。
【００５７】
次のタイムスロットＴＳ８では、タイムスロットＴＳ９の入力データ信号Ｉ＿ＤＡＴＡ信号が「１」であるので、「０」の入力データ信号Ｉ＿ＤＡＴＡが図６（ｂ）に示す×印の部分で誤ってサンプリングされ、サンプリングデータが（０，０，１）となっている。この場合、図４よりタイミング判定信号ＳがＳ＝−１となるので、クロック選択部２０は、サンプリングクロックを（φ３，φ４，φ１）から（φ２，φ３，φ４）に切り替えている。このことにより、次のタイムスロットＴＳ９では、「１」の入力データ信号Ｉ＿ＤＡＴＡが正しくサンプリングされ、図６（ｄ）に示すようにサンプリングデータが（１，１，１）となっている。
【００５８】
以上の動作の結果、図６（ｅ）に示すように、受信データ信号Ｒ＿ＤＡＴＡでは、入力データ信号Ｉ＿ＤＡＴＡが正しく再生されている。これは、本実施の形態に係るサンプリングの方式により、サンプリングデータ（Ｉ１，Ｉ２，Ｉ３）の中央の値Ｉ２は常に正しい入力データ信号Ｉ＿ＤＡＴＡとなっているからである。
【００５９】
また、図６（ｆ）に示すように、受信クロック信号Ｒ＿ＣＬＫの立ち上がりが常に受信データ信号Ｒ＿ＤＡＴＡの切り替え点（いわゆるクロスポイント）に一致しており、受信クロック信号Ｒ＿ＣＬＫも常に最適な位相が選択され、正しく生成されていることがわかる。なお、受信クロック信号Ｒ＿ＣＬＫでは、サンプリングクロックＳ＿ＣＬＫの切り替えに対応して、図６（ｆ）に矢印Ｐで示すように、パルス幅が細くなっている。本実施の形態ではサンプリングクロックＳ＿ＣＬＫの各々の間の位相差が９０°であるので、サンプリングクロックＳ＿ＣＬＫの切り替えが発生した箇所の受信クロック信号Ｒ＿ＣＬＫのパルス幅は、サンプリングクロックＳ＿ＣＬＫの切り替えが発生していない箇所の受信クロック信号Ｒ＿ＣＬＫのパルス幅の１／２となっている。
【００６０】
図６では、入力データ信号Ｉ＿ＤＡＴＡに対してサンプリングクロックＳ＿ＣＬＫの相対的な位相が遅れる方向を例示したが、入力データ信号Ｉ＿ＤＡＴＡに対してサンプリングクロックＳ＿ＣＬＫの相対的な位相が進む方向も同様に考えることができる。また、図６に示す例では理解しやすいように入力データ信号Ｉ＿ＤＡＴＡとサンプリングクロックＳ＿ＣＬＫの相対的な位相関係が極端に変わる例を示したが、実際の受信装置１０では、入力データ信号Ｉ＿ＤＡＴＡのビットレートと、サンプリングクロックＳ＿ＣＬＫの周波数とは極めて近い値とされているので、サンプリングクロックＳ＿ＣＬＫの切り替えが頻繁に起こることはない。そのため、サンプリングクロックＳ＿ＣＬＫの切り替えは、必ずしも入力データ信号Ｉ＿ＤＡＴＡが誤った直後のタイムスロットで行う必要はなく、数タイムスロット後で行ってもよい。
【００６１】
なお、上記実施の形態では、偶数の位相循環クロックＣＭ＿ＣＬＫの中から連続する奇数のクロック信号を選択してサンプリングクロックＳ＿ＣＬＫとする形態を例示して説明したが、これに限られない。例えば、サンプリングクロックＳ＿ＣＬＫの相数を５とし（位相循環クロックＣＭ＿ＣＬＫの相数を６とし）、その中の１相目、３相目、５相目のように、飛び飛びの位相のクロック信号を選択して３相のサンプリングクロックＳ＿ＣＬＫとする形態としてもよい。サンプリングクロックＳ＿ＣＬＫの相数を多くすると、入力データ信号Ｉ＿ＤＡＴＡのクロスポイントにより近づいてサンプリングすることになるので、入力データ信号Ｉ＿ＤＡＴＡのクロスポイント近傍の状態をより反映させたデータ信号、クロック信号の再生が可能になる。
【００６２】
また、上記実施の形態ではサンプリングクロックＳ＿ＣＬＫの位相の進む方向に１つのサンプリングクロックＳ＿ＣＬＫ１、位相の遅れる方向に１つのサンプリングクロックＳ＿ＣＬＫ３を配置した形態を例示して説明したがこれに限られない。例えば、サンプリングクロックＳ＿ＣＬＫの相数を５とし（位相循環クロックＣＭ＿ＣＬＫの相数を６とし）、その中の１相目および２相目をサンプリングクロックＳ＿ＣＬＫの位相が進む方向のサンプリングクロックＳ＿ＣＬＫとして配置し、４相目および５相目をサンプリングクロックＳ＿ＣＬＫの位相が遅れる方向のサンプリングクロックＳ＿ＣＬＫとして配置してもよい。片側について複数の位相でサンプリングすることにより、入力データ信号Ｉ＿ＤＡＴＡのサンプリングがより正確に行われる。この場合のタイミング判定部１４が備えるＬＵＴは図４に準じて作成すればよい。
【００６３】
また、上記実施の形態では、タイミング判定部１４がＬＵＴ４０を用いて、サンプリングクロックＳ＿ＣＬＫによる入力データ信号Ｉ＿ＤＡＴＡのサンプリング結果を判定する形態を例示して説明したがこれに限られない。例えば、ＬＵＴ４０による判定アルゴリズムを実現した半導体集積回路のようなハードウエアによってサンプリング結果を判定する形態としてもよいし、図示しない制御部が実行するソフトウエアによって結果を判定する形態としてもよい。
【００６４】
また、上記実施の形態では、多相クロック源２４の各々についてそのままの出力と、インバータ２６により反転させた出力とを用いて、ｎ個の多相クロック源２４から２ｎ相の多相クロック信号Ｍ＿ＣＬＫを生成する形態を例示して説明したが、これに限られない。
例えば、単一のクロック源２２の位相を順次変えて多相クロック信号Ｍ＿ＣＬＫを生成する形態としてもよい。
【符号の説明】
【００６５】
１０    受信装置
１２    サンプリング部
１４    タイミング判定部
１６    復調部
１８    クロック生成部
２０    クロック選択部
２２    クロック源
２４、２４−１、２４−２、・・・、２４−ｎ  多相クロック源
２６、２６−１、２６−２、・・・、２６−ｎ  インバータ
３０、３２、３４、３６、３８  ＤＦＦ
４０    ＬＵＴ
４２    選択スイッチ
ＣＭ＿ＣＬＫ、  位相循環クロック
ＣＬＫ１＋、ＣＬＫ２＋、ＣＬＫ１−、ＣＬＫ２−  クロック信号
Ｆ      信号劣化フラグ
Ｉ１、Ｉ２、Ｉ３  サンプリングデータ
Ｍ＿ＣＬＫ  多相クロック信号
Ｓ＿ＣＬＫ、Ｓ＿ＣＬＫ１、Ｓ＿ＣＬＫ２、Ｓ＿ＣＬＫ３  サンプリングクロック
Ｉ＿ＤＡＴＡ  入力データ信号
Ｏ＿ＤＡＴＡ  再生データ信号
Ｏ＿ＣＬＫ  再生クロック信号
Ｒ＿ＤＡＴＡ  受信データ信号
Ｒ＿ＣＬＫ  受信クロック信号
Ｓ      タイミング判定信号
【図１】
2018125576.tif 000003
【図２】
2018125576.tif 000004
【図３】
2018125576.tif 000005
【図４】
2018125576.tif 000006
【図５】
2018125576.tif 000007
【図６】
2018125576.tif 000008