(57)【要約】【課題】  ＳｉＣウエハを用いた半導体装置の故障を、より早い段階で予測することができる回路を提供する。【解決手段】  半導体装置と特性検査装置とを備える回路。半導体装置のＳｉＣ基板が、ｎ型不純物濃度が１×１０１９ｃｍ-３よりも高いドレイン領域と、ドレイン領域上に配置されているドリフト領域と、ドリフト領域上に配置されているボディ領域と、メイン領域内に配置されているメインソース領域と、センス領域内に配置されているセンスソース領域を備える。メイン領域内ではドレイン領域とドリフト領域の境界に、１×１０１７ｃｍ-３よりも高く１×１０１９ｃｍー３以下のｎ型不純物濃度を有するとともに５００ｎｍよりも厚い厚みを有する緩和領域が設けられている。センス領域内には緩和領域が設けられていない。特性検査装置が、センス上部電極から下部電極に電流を流し、その前後におけるセンス領域の特性の変化を検出する。【選択図】図１
2018085418.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置と特性検査装置とを備える回路であって、
前記半導体装置が、
メイン領域とセンス領域を備えるＳｉＣ基板と、
前記ＳｉＣ基板の下面に接する下部電極と、
前記メイン領域内で前記ＳｉＣ基板の上面に接するメイン上部電極と、
前記センス領域内で前記ＳｉＣ基板の前記上面に接するセンス上部電極と、
メインゲート電極と、
センスゲート電極、
を備え、
前記ＳｉＣ基板が、
前記メイン領域と前記センス領域に跨って配置されており、ｎ型不純物濃度が１×１０１９ｃｍ-３よりも高く、前記下部電極に接するｎ型のドレイン領域と、
前記メイン領域と前記センス領域に跨って前記ドレイン領域上に配置されており、前記ドレイン領域よりもｎ型不純物濃度が低いｎ型のドリフト領域と、
前記メイン領域と前記センス領域に跨って前記ドリフト領域上に配置されており、前記メイン上部電極と前記センス上部電極に接しているｐ型のボディ領域と、
前記メイン領域内に配置されており、前記ボディ領域によって前記ドリフト領域から分離されており、前記メイン上部電極に接しているｎ型のメインソース領域と、
前記センス領域内に配置されており、前記ボディ領域によって前記ドリフト領域から分離されており、前記センス上部電極に接しているｎ型のセンスソース領域、
を備え、
前記メインゲート電極が、前記ドリフト領域と前記メインソース領域の間を分離している部分の前記ボディ領域に対してメインゲート絶縁層を介して対向しており、
前記センスゲート電極が、前記ドリフト領域と前記センスソース領域の間を分離している部分の前記ボディ領域に対してセンスゲート絶縁層を介して対向しており、
前記メイン領域内では前記ドレイン領域と前記ドリフト領域の境界に、１×１０１７ｃｍ-３よりも高く１×１０１９ｃｍー３以下のｎ型不純物濃度を有するとともに５００ｎｍよりも厚い厚みを有する緩和領域が設けられており、
前記センス領域内では前記ドレイン領域と前記ドリフト領域の境界に、前記緩和領域が設けられておらず、
前記特性検査装置が、前記センス上部電極から前記下部電極に電流を流し、その前後における前記センス領域の特性の変化を検出する、
回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、半導体装置と特性検査装置とを備える回路に関する。
【０００２】
特許文献１には、ダイオードを介してＩＧＢＴ（Insulated Gate Bipolar Transistor）の主電極間の電圧を検出することで、ＩＧＢＴの短絡故障を検出する回路が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１５９６７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術では、ＩＧＢＴが短絡故障した段階でその短絡故障が検出される。半導体装置が実際に故障するよりも早い段階で故障を予測することがより望ましい。
【０００５】
近年では、ＳｉＣ（炭化シリコン）ウエハを用いた半導体装置が用いられるようになっている。本明細書では、ＳｉＣウエハを用いた半導体装置の故障を、より早い段階で予測することができる回路を提供する。
【課題を解決するための手段】
【０００６】
本明細書が開示する回路は、半導体装置と特性検査装置とを備える。前記半導体装置が、メイン領域とセンス領域を備えるＳｉＣ基板と、前記ＳｉＣ基板の下面に接する下部電極と、前記メイン領域内で前記ＳｉＣ基板の上面に接するメイン上部電極と、前記センス領域内で前記ＳｉＣ基板の前記上面に接するセンス上部電極と、メインゲート電極と、センスゲート電極を備える。前記ＳｉＣ基板が、ドレイン領域と、ドリフト領域と、ボディ領域と、メインソース領域と、センスソース領域を備える。前記ドレイン領域は、前記メイン領域と前記センス領域に跨って配置されており、ｎ型不純物濃度が１×１０１９ｃｍ−３よりも高く、前記下部電極に接するｎ型の領域である。前記ドリフト領域は、前記メイン領域と前記センス領域に跨って前記ドレイン領域上に配置されており、前記ドレイン領域よりもｎ型不純物濃度が低いｎ型の領域である。前記ボディ領域は、前記メイン領域と前記センス領域に跨って前記ドリフト領域上に配置されており、前記メイン上部電極と前記センス上部電極に接しているｐ型の領域である。前記メインソース領域は、前記メイン領域内に配置されており、前記ボディ領域によって前記ドリフト領域から分離されており、前記メイン上部電極に接しているｎ型の領域である。前記センスソース領域は、前記センス領域内に配置されており、前記ボディ領域によって前記ドリフト領域から分離されており、前記センス上部電極に接しているｎ型の領域である。前記メインゲート電極が、前記ドリフト領域と前記メインソース領域の間を分離している部分の前記ボディ領域に対してメインゲート絶縁層を介して対向している。前記センスゲート電極が、前記ドリフト領域と前記センスソース領域の間を分離している部分の前記ボディ領域に対してセンスゲート絶縁層を介して対向している。前記メイン領域内では前記ドレイン領域と前記ドリフト領域の境界に、１×１０１７ｃｍ−３よりも高く１×１０１９ｃｍ−３以下のｎ型不純物濃度を有するとともに５００ｎｍよりも厚い厚みを有する緩和領域が設けられている。前記センス領域内では前記ドレイン領域と前記ドリフト領域の境界に、前記緩和領域が設けられていない。前記特性検査装置が、前記センス上部電極から前記下部電極に電流を流し、その前後における前記センス領域の特性の変化を検出する。
【０００７】
この半導体装置では、ドリフト領域がドレイン領域上に設けられている。ドリフト領域内の結晶欠陥密度は、ドレイン領域内の結晶欠陥密度に依存する。すなわち、ドレイン領域内の結晶欠陥密度が高いほど、ドリフト領域内の結晶欠陥密度が高くなる。但し、ドレイン領域とドリフト領域の境界に緩和領域を設けることで、ドリフト領域内の結晶欠陥密度を低減することができる。例えば、緩和領域上のドリフト領域の結晶欠陥密度を、緩和領域が存在しない境界（ドレイン領域とドリフト領域の境界）上のドリフト領域の結晶欠陥密度の１／１０００程度とすることができる。この半導体装置では、メイン領域に緩和領域が設けられているとともにセンス領域に緩和領域が設けられていないので、メイン領域内のドリフト領域の結晶欠陥密度は、センス領域内のドリフト領域の結晶欠陥密度よりも低い。但し、緩和領域を設けた場合でも、ドレイン領域の結晶欠陥密度が高いほど、その上部のドリフト領域（すなわち、メイン領域内のドリフト領域）の結晶欠陥密度は高くなる。つまり、ドレイン領域の結晶欠陥密度が高いほど、メイン領域内のドリフト領域の結晶欠陥密度が高くなり、そのメイン領域内のドリフト領域の結晶欠陥密度よりもさらにセンス領域内のドリフト領域の結晶欠陥密度が高くなる。したがって、センス領域内のドリフト領域の結晶欠陥密度とメイン領域内のドリフト領域内の結晶欠陥密度の間には、正の相関がある。
【０００８】
この半導体装置では、ドレイン領域、ドリフト領域、ボディ領域、ソース領域（メインソース領域またはセンスソース領域）、ゲート電極（メインゲート電極またはセンスゲート電極）等によって、メイン領域とセンス領域のそれぞれにＭＯＳＦＥＴが設けられている。また、各ＭＯＳＦＥＴの内部には、ドリフト領域とボディ領域の界面のｐｎ接合によって寄生ダイオードが設けられている。メイン上部電極を下部電極に対して高電位とすることで、メイン領域の寄生ダイオードに電流が流れる。センス上部電極を下部電極に対して高電位とすることで、センス領域の寄生ダイオードに電流が流れる。各寄生ダイオードに電流を流すと、ドリフト領域内の欠陥が成長し、ドリフト領域の結晶欠陥密度が上昇する。結晶欠陥密度の上昇に伴って、メイン領域及びセンス領域の特性が変化する。センス領域のドリフト領域にはメイン領域のドリフト領域よりも高密度に結晶欠陥が存在しているので、センス領域のドリフト領域ではメイン領域のドリフト領域よりも結晶欠陥密度が上昇し易い。このため、センス領域の特性は、メイン領域の特性よりも変化し易い。
【０００９】
特性検査装置は、前記センス上部電極から前記下部電極に電流を流すことで、センス領域内の寄生ダイオードに電流を流す。特性検査装置は、センス領域内の寄生ダイオードに電流を流す前後におけるセンス領域の特性の変化を検出する。センス領域の特性の変化が大きいことは、センス領域内のドリフト領域の結晶欠陥密度が高いことを意味する。センス領域のドリフト領域の結晶欠陥密度が高いことは、メイン領域のドリフト領域の結晶欠陥密度が高いことを意味する。メイン領域のドリフト領域の結晶欠陥密度が高いことは、メイン領域のＭＯＳＦＥＴまたは寄生ダイオードが故障し易いことを意味する。したがって、特性検査装置がセンス領域の特性の変化を検出することで、メイン領域で故障が生じるか否かを予測することができる。すなわち、この回路によれば、半導体装置のメイン領域が故障するよりも前に、メイン領域の故障を予測することができる。
【図面の簡単な説明】
【００１０】
【図１】半導体装置の縦断面図。
【図２】図１のＩＩ−ＩＩ線の位置におけるｎ型不純物濃度分布を示すグラフ。
【図３】図１のＩＩＩ−ＩＩＩ線の位置におけるｎ型不純物濃度分布を示すグラフ。
【図４】検査回路を示す回路図。
【図５】検査における各値の変化を示すグラフ。
【図６】変形例の検査における各値の変化を示すグラフ。
【図７】昇圧回路を示す回路図。
【図８】昇圧回路の動作時の各値の変化を示すグラフ。
【図９】昇圧回路が実施する処理を示すフローチャート。
【発明を実施するための形態】
【実施例１】
【００１１】
図１に示す半導体装置１０は、ＳｉＣ基板１２と、電極、絶縁層等を備えている。ＳｉＣ基板１２は、ＳｉＣ（炭化シリコン）を主成分とする半導体基板である。
【００１２】
ＳｉＣ基板１２は、メイン領域１４とセンス領域１６を有している。メイン領域１４とセンス領域１６のそれぞれに、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）が設けられている。ＳｉＣ基板１２を上側から見たときに、メイン領域１４の面積は、センス領域１６の面積よりも大きい。より詳細には、メイン領域１４の面積は、センス領域１６の面積の約１０００倍である。
【００１３】
ＳｉＣ基板１２の上面１２ａには、複数のトレンチ２２が設けられている。メイン領域１４とセンス領域１６のそれぞれに、複数のトレンチ２２が設けられている。各トレンチ２２の内面は、ゲート絶縁層２４によって覆われている。各トレンチ２２内には、ゲート電極２６が配置されている。各ゲート電極２６は、ゲート絶縁層２４によってＳｉＣ基板１２から絶縁されている。各ゲート電極２６の上面は、層間絶縁膜２８によって覆われている。なお、以下では、メイン領域１４内のゲート電極２６をメインゲート電極２６ｍといい、センス領域１６内のゲート電極２６をセンスゲート電極２６ｓという。また、以下では、メイン領域１４内のゲート絶縁層２４をメインゲート絶縁層２４ｍといい、センス領域１６内のゲート絶縁層２４をセンスゲート絶縁層２４ｓという。
【００１４】
ＳｉＣ基板１２の上面１２ａには、メイン上部電極７０とセンス上部電極７２が配置されている。メイン上部電極７０は、メイン領域１４内に配置されている。センス上部電極７２は、センス領域１６内に配置されている。メイン上部電極７０とセンス上部電極７２は、層間絶縁膜２８が設けられていない部分でＳｉＣ基板１２の上面１２ａに接している。メイン上部電極７０とセンス上部電極７２は、層間絶縁膜２８によってゲート電極２６から絶縁されている。ＳｉＣ基板１２の下面１２ｂには、下部電極７４が配置されている。下部電極７４は、ＳｉＣ基板１２の下面１２ｂに接している。
【００１５】
ＳｉＣ基板１２の内部には、複数のソース領域３０、ボディ領域３２、ドリフト領域３４、ドレイン領域３５及び複数の底部領域３６が設けられている。
【００１６】
ドレイン領域３５は、１×１０１９ｃｍ-３よりも高いｎ型不純物濃度を有するｎ型領域である。ドレイン領域３５は、下面１２ｂに露出する範囲において、メイン領域１４とセンス領域１６に跨って分布している。ドレイン領域３５は、メイン領域１４とセンス領域１６のそれぞれにおいて、下部電極７４に接している。
【００１７】
ドリフト領域３４は、１×１０１９ｃｍ-３以下のｎ型不純物濃度を有するｎ型領域である。ドリフト領域３４は、ドレイン領域３５上に配置されている。ドリフト領域３４は、メイン領域１４とセンス領域１６に跨って分布している。ドリフト領域３４は、メインゲート絶縁層２４ｍ及びセンスゲート絶縁層２４ｓに接している。
【００１８】
図２は、図１のＩＩ−ＩＩ線（メイン領域１４内のドリフト領域３４とドレイン領域３５の境界）におけるｎ型不純物濃度分布を示している。また、図３は、図１のＩＩＩ−ＩＩＩ線（センス領域１６内のドリフト領域３４とドレイン領域３５の境界）におけるｎ型不純物濃度分布を示している。図２に示すように、メイン領域１４内には、ドリフト領域３４とドレイン領域３５の境界に、１×１０１７ｃｍ-３よりも高く１×１０１９ｃｍ-３以下のｎ型不純物濃度を有するとともに５００ｎｍよりも厚い厚みを有する緩和領域３４ｂが設けられている。図３に示すように、センス領域１６内では、ドリフト領域３４からドレイン領域３５に向かって連続的にｎ型不純物濃度が上昇しており、これらの境界に緩和領域３４ｂ（すなわち、１×１０１７ｃｍ-３よりも高く１×１０１９ｃｍ-３以下のｎ型不純物濃度を有するとともに５００ｎｍよりも厚い厚みを有する領域）が設けられていない。以下では、緩和領域３４ｂの上部のドリフト領域３４（すなわち、ｎ型不純物濃度が１×１０１７ｃｍ-３以下のドリフト領域３４）を、低濃度領域３４ａという。
【００１９】
底部領域３６は、ｐ型領域である。各トレンチ２２の底面に露出する範囲に、底部領域３６が設けられている。底部領域３６は、ドリフト領域３４に接している。
【００２０】
ボディ領域３２は、ｐ型領域である。ボディ領域３２は、ドリフト領域３４上に配置されている。ボディ領域３２は、メイン領域１４とセンス領域１６に跨って分布している。ボディ領域３２は、複数の高濃度領域３２ａと、低濃度領域３２ｂを有している。低濃度領域３２ｂのｐ型不純物濃度は、各高濃度領域３２ａのｐ型不純物濃度よりも低い。低濃度領域３２ｂは、ドリフト領域３４の上側でメインゲート絶縁層２４ｍ及びセンスゲート絶縁層２４ｓに接している。各高濃度領域３２ａは、低濃度領域３２ｂの上側に配置されている。各高濃度領域３２ａは、ＳｉＣ基板１２の上面１２ａに露出している。メイン領域１４内の高濃度領域３２ａは、メイン上部電極７０に接している。センス領域１６内の高濃度領域３２ａは、センス上部電極７２に接している。
【００２１】
各ソース領域３０は、ｎ型領域である。各ソース領域３０は、ＳｉＣ基板１２の上面１２ａに露出している。メイン領域１４とセンス領域１６のそれぞれに、複数のソース領域３０が設けられている。以下では、メイン領域１４内のソース領域３０をメインソース領域３０ｍといい、センス領域１６内のソース領域３０をセンスソース領域３０ｓという。各メインソース領域３０ｍは、メイン上部電極７０に接している。各センスソース領域３０ｓは、センス上部電極７２に接している。各メインソース領域３０ｍと各センスソース領域３０ｓは、ボディ領域３２によってドリフト領域３４から分離されている。各メインソース領域３０ｍは、ボディ領域３２の上側でメインゲート絶縁層２４ｍに接している。各センスソース領域３０ｓは、ボディ領域３２の上側でセンスゲート絶縁層２４ｓに接している。
【００２２】
各メインゲート電極２６ｍは、メインソース領域３０ｍとドリフト領域３４を分離している範囲のボディ領域３２に対して、メインゲート絶縁層２４ｍを介して対向している。また、各センスゲート電極２６ｓは、センスソース領域３０ｓとドリフト領域３４を分離している範囲のボディ領域３２に対して、センスゲート絶縁層２４ｓを介して対向している。
【００２３】
メイン領域１４内のドレイン領域３５、ドリフト領域３４、ボディ領域３２、メインソース領域３０ｍ及びメインゲート電極２６ｍ等によって、ＭＯＳＦＥＴが構成されている。メイン領域１４がＭＯＳＦＥＴとして動作する場合には、メイン上部電極７０がソース電極であり、下部電極７４がドレイン電極である。また、メイン領域１４内のボディ領域３２とドリフト領域３４の界面のｐｎ接合によって、寄生ダイオードが構成されている。メイン領域１４が寄生ダイオードとして機能する場合には、メイン上部電極７０がアノード電極であり、下部電極７４がカソード電極である。
【００２４】
センス領域１６内のドレイン領域３５、ドリフト領域３４、ボディ領域３２、センスソース領域３０ｓ及びセンスゲート電極２６ｓ等によって、ＭＯＳＦＥＴが構成されている。センス領域１６がＭＯＳＦＥＴとして動作する場合には、センス上部電極７２がソース電極であり、下部電極７４がドレイン電極である。また、センス領域１６内のボディ領域３２とドリフト領域３４の界面のｐｎ接合によって、寄生ダイオードが構成されている。センス領域１６が寄生ダイオードとして機能する場合には、センス上部電極７２がアノード電極であり、下部電極７４がカソード電極である。
【００２５】
ドリフト領域３４は、ドレイン領域３５上にエピタキシャル成長によって形成された層である。このため、ドレイン領域３５の結晶欠陥密度が高い場合には、ドリフト領域３４の結晶欠陥密度が高くなる。また、メイン領域１４内ではドリフト領域３４とドレイン領域３５の界面に緩和領域３４ｂが設けられているので、緩和領域３４ｂの上部の低濃度領域３４ａの結晶欠陥密度は、センス領域１６内のドリフト領域３４（すなわち、緩和領域３４ｂを有さないドリフト領域３４）の結晶欠陥密度よりも低い。但し、低濃度領域３４ａのｎ型不純物濃度も、その下部のドレイン領域３５の結晶欠陥密度が高いほど高くなる。
【００２６】
また、寄生ダイオードに電流を流すと、ドリフト領域３４内で結晶欠陥が成長し、ドリフト領域３４内の結晶欠陥密度が高くなる。電流を流す前にドリフト領域３４に存在する結晶欠陥密度が高いほど、電流を流すときにおける結晶欠陥密度の上昇率が高くなる。センス領域１６内のドリフト領域３４の結晶欠陥密度がメイン領域１４内のドリフト領域３４の結晶欠陥密度よりも高いので、センス領域１６内の寄生ダイオードに電流を流すと、センス領域１６内のドリフト領域３４の結晶欠陥密度が高い割合で上昇する。結晶欠陥密度の上昇に伴って、センス領域１６内のＭＯＳＦＥＴの特性が変化する。この現象を利用して、半導体装置１０のメイン領域１４の故障を予測することができる。
【００２７】
図４は、実施例１の検査回路１００を示している。半導体装置１０の製造工程において、検査回路１００によって半導体装置１０の特性が検査される。図４において、ＭＯＳＦＥＴ１０２はメイン領域１４のＭＯＳＦＥＴを示しており、ダイオード１０４はメイン領域１４の寄生ダイオードを示しており、ＭＯＳＦＥＴ１０６はセンス領域１６のＭＯＳＦＥＴを示しており、ダイオード１０８はセンス領域１６の寄生ダイオードを示している。下部電極７４、メインゲート電極２６ｍ、メイン上部電極７０及びセンスゲート電極２６ｓは、グランドに接続されている。センス上部電極７２は、定電流源１１０を介してグランドに接続されている。定電流源１１０は、センス領域１６の寄生ダイオード１０８に順方向に一定の電流を流す。また、センス上部電極７２と下部電極７４の間に、電圧計１１２が接続されている。定電流源１１０と電圧計１１２によって、特性検査装置が構成されている。
【００２８】
図５は、検査回路１００によって半導体装置１０を検査するときの、寄生ダイオード１０８に流れる電流Ｉ１０８と、センス上部電極７２と下部電極７４の間の電圧ＶＦ１０８（すなわち、寄生ダイオード１０８の順方向電圧降下）を示している。定電流源１１０は、寄生ダイオード１０８に一定時間、一定の電流を流す。その他の素子（すなわち、ＭＯＳＦＥＴ１０２、寄生ダイオード１０４及びＭＯＳＦＥＴ１０６）には電流は流れない。電圧計１１２は、電流Ｉ１０８が流れ始めた直後のタイミングｔ１と電流Ｉ１０８が停止する直前のタイミングｔ２において、電圧ＶＦ１０８を検出する。検査回路１００は、タイミングｔ２における電圧ＶＦ１０８とタイミングｔ１における電圧ＶＦ１０８の差ΔＶＦ１０８を算出し、差ΔＶＦ１０８が所定値よりも高い場合に、通電した半導体装置１０を不良と判定する。寄生ダイオード１０８の通電時にセンス領域１６内のドリフト領域３４の結晶欠陥密度が上昇する。通電前にセンス領域１６内のドリフト領域３４の結晶欠陥密度が高いほど、結晶欠陥密度の上昇率が高くなり、ドリフト領域３４の抵抗が高くなる。したがって、通電前にセンス領域１６内のドリフト領域３４の結晶欠陥密度が高いほど、差ΔＶＦ１０８が高くなる。また、通電前にセンス領域１６内のドリフト領域３４の結晶欠陥密度が高いことは、メイン領域１４内のドリフト領域３４の結晶欠陥密度が高いこと（すなわち、メイン領域１４内のＭＯＳＦＥＴ１０２が故障し易いこと）を意味する。したがって、差ΔＶＦ１０８が高い半導体装置１０を不良と判定することで、故障し易いＭＯＳＦＥＴ１０２を有する半導体装置１０を取り除くことができる。このように、この検査回路１００によれば、メイン領域１４内のＭＯＳＦＥＴ１０２の故障を予測することができる。
【００２９】
なお、図６に示すように、電圧ＶＦ１０８を検出するタイミングｔ１及びｔ２において、電流Ｉ１０８を小さくしてもよい。
【実施例２】
【００３０】
図７は、実施例２の昇圧回路２００を示している。昇圧回路２００は、その動作の途中で、半導体装置１０を検査することができる。昇圧回路２００は、バッテリ２９０と負荷２９２（本実施例では、インバータ回路と車両走行用モータ）を有している。バッテリ２９０の負極と負荷２９２の低電位側入力端子は、低電位配線２９４によって接続されている。バッテリ２９０の正極は、第１高電位配線２９６に接続されている。負荷２９２の高電位側入力端子は、第２高電位配線２９８に接続されている。第１高電位配線２９６と低電位配線２９４の間に、平滑化コンデンサ２９９が接続されている。昇圧回路２００は、４つのＤＣ−ＤＣコンバータ回路２１０を有している。ＤＣ−ＤＣコンバータ回路２１０は、バッテリ２９０と負荷２９２の間に並列に接続されている。各ＤＣ−ＤＣコンバータ回路２１０の構成は互いに等しいので、以下では１つのＤＣ−ＤＣコンバータ回路２１０の構成について説明する。
【００３１】
図７に示すように、ＤＣ−ＤＣコンバータ回路２１０は、２つの半導体装置１０（１０ａ、１０ｂ）と、インダクタ２２０と、平滑化コンデンサ２３０を有している。なお、図７では、半導体装置１０のうちの並列に接続されたＭＯＳＦＥＴ１０２、１０６（図３参照）を１つのＭＯＳＦＥＴ２４０として示しており、並列に接続された寄生ダイオード１０４、１０８を１つの寄生ダイオード２４２として示している。また、図７では、各半導体装置１０のメイン上部電極７０とセンス上部電極７２が互いに短絡している。
【００３２】
インダクタ２２０の一端は、第１高電位配線２９６に接続されている。インダクタ２２０の他端と低電位配線２９４の間に、一方の半導体装置１０ａが接続されている。半導体装置１０ａの下部電極７４がインダクタ２２０の他端に接続されており、半導体装置１０ａの上部電極７０、７２が低電位配線２９４に接続されている。半導体装置１０ａのゲート電極（メインゲート電極２６ｍ及びセンスゲート電極２６ｓ）の電位は、図示しない制御装置によって制御される。インダクタ２２０の他端と第２高電位配線２９８の間に、他方の半導体装置１０ｂが接続されている。半導体装置１０ｂの下部電極７４が第２高電位配線２９８に接続されており、半導体装置１０ｂの上部電極７０、７２がインダクタ２２０の他端に接続されている。半導体装置１０ｂのゲート電極（メインゲート電極２６ｍ及びセンスゲート電極２６ｓ）の電位は、図示しない制御装置によって制御される。平滑化コンデンサ２３０は、第２高電位配線２９８と低電位配線２９４の間に接続されている。
【００３３】
図８は、半導体装置１０ａのゲート電位Ｖｇ１０ａと半導体装置１０ｂのゲート電位Ｖｇ１０ｂを示している。ゲート電位Ｖｇ１０ａが高電位であるときに半導体装置１０ａのＭＯＳＦＥＴ２４０がオンし、ゲート電位Ｖｇ１０ａが低電位であるときに半導体装置１０ａのＭＯＳＦＥＴ２４０がオフする。また、ゲート電位Ｖｇ１０ｂが高電位であるときに半導体装置１０ｂのＭＯＳＦＥＴ２４０がオンし、ゲート電位Ｖｇ１０ｂが低電位であるときに半導体装置１０ｂのＭＯＳＦＥＴ２４０がオフする。なお、以下では、半導体装置１０ａのＭＯＳＦＥＴ２４０がオン（またはオフ）することを、半導体装置１０ａがオン（またはオフ）するという。同様に、半導体装置１０ｂのＭＯＳＦＥＴ２４０がオン（またはオフ）することを、半導体装置１０ｂがオン（またはオフ）するという。図８に示すように、ＤＣ−ＤＣコンバータ回路２１０では、半導体装置１０ａがオンする期間Ｔｏｎ１０ａ、半導体装置１０ａ、１０ｂが共にオフする期間Ｔｏｆｆ１、半導体装置１０ｂがオンする期間Ｔｏｎ１０ｂ及び半導体装置１０ａ、１０ｂが共にオフする期間Ｔｏｆｆ２がこの順序で繰り返し出現するように、半導体装置１０ａ、１０ｂが制御される。これによって、バッテリ２９０の出力電圧を昇圧し、昇圧した電圧を負荷２９２の入力端子間に印加する動作（昇圧動作）と、負荷２９２の入力端子間の電圧を降圧し、降圧した電圧をバッテリに印加する動作（降圧動作）が実行される。
【００３４】
昇圧動作の期間Ｔｏｎ１０ａでは、バッテリ２９０の正極から、インダクタ２２０と半導体装置１０ａのＭＯＳＦＥＴ２４０を介してバッテリ２９０の負極へ電流が流れる。昇圧動作の期間Ｔｏｆｆ１、Ｔｏｎ１０ｂ及びＴｏｆｆ２では、バッテリ２９０の正極からインダクタ２２０と半導体装置１０ｂの寄生ダイオード２４２を介して第２高電位配線２９８へ電流が流れる。なお、期間Ｔｏｎ１０ｂでは、半導体装置１０ｂのＭＯＳＦＥＴ２４０がオンするので、寄生ダイオード２４２とＭＯＳＦＥＴ２４０の両方に電流が流れる。このため、期間Ｔｏｎ１０ｂでは、寄生ダイオード２４２に流れる電流が抑制され、半導体装置１０ｂの内部（ＳｉＣ基板１２の内部）で結晶欠陥が成長することが抑制される。
【００３５】
また、降圧動作の期間Ｔｏｎ１０ｂでは、第２高電位配線２９８から、半導体装置１０ｂのＭＯＳＦＥＴ２４０とインダクタ２２０を介してバッテリ２９０の正極へ電流が流れる。降圧動作の期間Ｔｏｆｆ２、Ｔｏｎ１０ａ及びＴｏｆｆ１では、バッテリ２９０の負極から、半導体装置１０ａの寄生ダイオード２４２とインダクタ２２０を介してバッテリ２９０の正極へ電流が流れる。なお、期間Ｔｏｎ１０ａでは、半導体装置１０ａのＭＯＳＦＥＴ２４０がオンするので、寄生ダイオード２４２とＭＯＳＦＥＴ２４０の両方に電流が流れる。このため、期間Ｔｏｎ１０ａでは、寄生ダイオード２４２に流れる電流が抑制され、半導体装置１０ａの内部（ＳｉＣ基板１２の内部）で結晶欠陥が成長することが抑制される。
【００３６】
ＤＣ−ＤＣコンバータ回路２１０は、図示しない特性検査装置によって、各半導体装置１０ａ、１０ｂの寄生ダイオード２４２に電流が流れる前後において、センス領域１６内の寄生ダイオードの順方向電圧降下の変化を検出する。上述したように、センス領域１６内は初期状態において結晶欠陥密度が高いので、通電時に結晶欠陥密度が上昇し易い。したがって、センス領域１６内の寄生ダイオードの順方向電圧降下が変化し易く、その変化を検出し易い。ＤＣ−ＤＣコンバータ回路２１０は、センス領域１６内の寄生ダイオードの順電圧降下が所定値まで上昇したときに、メイン領域１４内のＭＯＳＦＥＴが故障するおそれがあると判定する。昇圧回路２００は、故障が予測される半導体装置１０の使用を回避するように、各ＤＣ−ＤＣコンバータ回路２１０を制御する。
【００３７】
図９は、昇圧回路２００が実行する処理を示している。昇圧回路２００は、図９の処理を繰り返し実行する。ステップＳ２では、昇圧回路２００は、バッテリ２９０と負荷２９２の状態（例えば、バッテリ２９０の出力電圧、インバータの出力電圧等）に基づいて、全相駆動が必要か否かを判定する。なお、全相駆動とは、４つのＤＣ−ＤＣコンバータ回路２１０の全てを動作させる制御方法である。ステップＳ２でＹＥＳの場合には、昇圧回路２００は、ステップＳ１６で全相駆動を実施する。
【００３８】
ステップＳ２でＮＯの場合には、昇圧回路２００は、ステップＳ４において、故障が予測される半導体装置１０（１０ａ、１０ｂ）が存在するか否かを判定する。半導体装置１０の故障の予測は、上述した方法によって行われる。昇圧回路２００は、ステップＳ４でＹＥＳの場合には、ステップＳ６で故障が予測される半導体装置１０を有するＤＣ−ＤＣコンバータ回路２１０の優先度を低下させる。
【００３９】
ステップＳ８では、昇圧回路２００は、モータが搭載されている車両のアクセル信号やブレーキ信号に基づいて、駆動相数を算出する。なお、駆動相数とは、駆動させるＤＣ−ＤＣコンバータ回路２１０の数である。
【００４０】
ステップＳ１０では、昇圧回路２００は、各半導体装置１０の温度を検出する素子（図示省略）の検出値を参照する。昇圧回路２００は、所定温度以上の温度を有する半導体装置１０が存在するか否かを判定する。ステップＳ１０でＹＥＳの場合には、昇圧回路２００は、その半導体装置１０の温度上昇を抑制するためにステップＳ１２で駆動相数を増加させる。
【００４１】
ステップＳ１４では、ステップＳ６で決定した優先度順にしたがって、ステップＳ８〜Ｓ１２で決定した駆動相数分のＤＣ−ＤＣコンバータ回路２１０を駆動させる。このため、故障が予測される半導体装置１０への通電が抑制される。
【００４２】
なお、上述した実施例２では、寄生ダイオードに電流が流れる期間の一部でその寄生ダイオードに並列接続されたＭＯＳＦＥＴをオンさせたが、並列接続されたＭＯＳＦＥＴをオンさせなくてもよい。
【００４３】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００４４】
１０  ：半導体装置
１２  ：ＳｉＣ基板
１４  ：メイン領域
１６  ：センス領域
２２  ：トレンチ
２４ｍ：メインゲート絶縁層
２４ｓ：センスゲート絶縁層
２６ｍ：メインゲート電極
２６ｓ：センスゲート電極
２８  ：層間絶縁膜
３０ｍ：メインソース領域
３０ｓ：センスソース領域
３２  ：ボディ領域
３４  ：ドリフト領域
３４ａ：低濃度領域
３４ｂ：緩和領域
３５  ：ドレイン領域
３６  ：底部領域
７０  ：メイン上部電極
７２  ：センス上部電極
７４  ：下部電極
１００：検査回路
【図１】
2018085418.tif 000003
【図２】
2018085418.tif 000004
【図３】
2018085418.tif 000005
【図４】
2018085418.tif 000006
【図５】
2018085418.tif 000007
【図６】
2018085418.tif 000008
【図７】
2018085418.tif 000009
【図８】
2018085418.tif 000010
【図９】
2018085418.tif 000011