(57)【要約】【課題】ＩＧＢＴ半導体構造を提供する。【解決手段】は、それぞれがＧａＡｓ化合物を含有しているか、またはそれぞれＧａＡｓ化合物から成る、ｐ+基板と、ｎ-層と、ｎ-層に接している少なくとも１つのｐ領域と、ｐ領域に接している少なくとも１つのｎ+領域と、誘電層と、３つの端子コンタクトと、を有しており、ｐ領域は、ｎ-層と共に第１のｐｎ接合部を形成しており、ｎ+領域は、少なくとも１つのｐ領域と共に第２のｐｎ接合部を形成しており、誘電層は、第１のｐｎ接合部および第２のｐｎ接合部を覆っており、第２の端子コンタクトは、フィールドプレートとして誘電層の上に形成されており、ｐ+基板とｎ-層との間には、１μｍ〜５０μｍの層厚（Ｄ３）および１０12〜１０17ｃｍ-3のドーパント濃度を備えており、かつドープされた中間層が配置されており、中間層は、少なくともｐ+基板と素材結合によって結合されている。【選択図】図１
2018110231.tif 000002
【特許請求の範囲】
【請求項１】
上面（１２）および下面（２２）を備えているＩＧＢＴ半導体構造（１０）において、
前記ＩＧＢＴ半導体構造（１０）の前記下面（２２）に形成されており、５×１０18〜５×１０20ｃｍ-3のドーパント濃度および５０〜５００μｍの層厚（Ｄ１）を有しており、かつＧａＡｓ化合物を含有しているか、またはＧａＡｓ化合物から成る、ｐ+基板（２４）と、
１０12〜１０17ｃｍ-3のドーパント濃度および１０〜３００μｍの層厚（Ｄ２）を備えており、かつＧａＡｓ化合物を含有しているか、またはＧａＡｓ化合物から成る、ｎ-層（２８）と、
１０14〜１０18ｃｍ-3のドーパント濃度を備えており、かつＧａＡｓ化合物を含有しているか、またはＧａＡｓ化合物から成る、前記ｎ-層（２８）に接している少なくとも１つのｐ領域（３２）と、
少なくとも１０19ｃｍ-3のドーパント濃度を備えており、かつＧａＡｓ化合物を含有しているか、またはＧａＡｓ化合物から成る、前記ｐ領域（３２）に接している少なくとも１つのｎ+領域（３４）と、
誘電層（２０）と、
前記ＩＧＢＴ半導体構造（１０）の前記下面（２２）と導電的に接続されており、かつ金属または金属化合物を含有しているか、または金属または金属化合物から成る、第１の端子コンタクト（１４）と、
それぞれが、金属または金属化合物を含有しているか、または金属または金属化合物から成る、第２の端子コンタクト（１６）および第３の端子コンタクト（１８）と、
を有しており、
前記少なくとも１つのｐ領域（３２）は、前記ｎ-層（２８）と共に、第１のｐｎ接合部（３６）を形成しており、
前記少なくとも１つのｎ+領域（３４）は、前記少なくとも１つのｐ領域（３２）と共に、第２のｐｎ接合部（３８）を形成しており、
前記誘電層（２０）は、少なくとも、前記第１のｐｎ接合部（３６）および前記第２のｐｎ接合部（３８）を覆っており、かつ前記ｎ-層（２８）、前記ｐ領域（３２）および前記ｎ+領域（３４）と素材結合によって結合されており、
前記第２の端子コンタクト（１６）は、フィールドプレートとして、前記誘電層（２０）の上に形成されており、
前記第３の端子コンタクト（１８）は、前記少なくとも１つのｐ領域（３２）および前記少なくとも１つのｎ+領域（３４）と導電的に接続されている、
ＩＧＢＴ半導体構造（１０）において、
前記ｐ+基板（２４）と前記ｎ-層（２８）との間には、１μｍ〜５０μｍの層厚（Ｄ３）および１０12〜１０17ｃｍ-3のドーパント濃度を備えており、かつドープされた中間層（２６）が配置されており、
前記中間層（２６）は、少なくとも、前記ｐ+基板（２４）と素材結合によって結合されている、ことを特徴とする
ＩＧＢＴ半導体構造（１０）。
【請求項２】
前記中間層（２６）は、ｐ型ドープされて形成されていることを特徴とする、
請求項１記載のＩＧＢＴ半導体構造（１０）。
【請求項３】
前記中間層（２６）のドーパント濃度は、前記ｐ+基板（２４）のドーパント濃度よりも低くされているか、または前記中間層（２６）のドーパント濃度は、前記ｐ+基板（２４）のドーパント濃度の、係数２〜５オーダ未満の係数までの間の範囲にあることを特徴とする、
請求項２記載のＩＧＢＴ半導体構造（１０）。
【請求項４】
前記中間層（２６）は、亜鉛および／またはケイ素を含有していることを特徴とする、
請求項２または３記載のＩＧＢＴ半導体構造（１０）。
【請求項５】
前記中間層（２６）は、ｎ型ドープされて形成されていることを特徴とする、
請求項１記載のＩＧＢＴ半導体構造（１０）。
【請求項６】
前記中間層（２６）は、ケイ素および／またはスズを含有していることを特徴とする、
請求項５記載のＩＧＢＴ半導体構造（１０）。
【請求項７】
前記中間層（２６）のドーパント濃度は、前記ｎ-層（２８）のドーパント濃度よりも係数１００まで程度低いことを特徴とする、
請求項５または６記載のＩＧＢＴ半導体構造（１０）。
【請求項８】
前記ＩＧＢＴ半導体構造（１０）は、ｎ型ドープされたバッファ層（４０）を有しており、前記バッファ層（４０）は、前記中間層（２６）と前記ｎ-層（２８）との間に配置されており、１０12〜１０17ｃｍ-3のドーパント濃度および１μｍ〜５０μｍの層厚（Ｄ４）を有しており、かつＧａＡｓ化合物を含有しているか、またはＧａＡｓ化合物から成ることを特徴とする、
請求項１から７までのいずれか１項記載のＩＧＢＴ半導体構造（１０）。
【請求項９】
前記ＩＧＢＴ半導体構造（１０）は、トレンチ型のＩＧＢＴ半導体構造（１０）として形成されており、前記誘電層（２０）は、前記ＩＧＢＴ半導体構造（１０）の前記上面（１２）に対して垂直に延びていることを特徴とする、
請求項１から８までのいずれか１項記載のＩＧＢＴ半導体構造（１０）。
【請求項１０】
前記ｐ+基板（２４）は、亜鉛を含有していることを特徴とする、
請求項１から９までのいずれか１項記載のＩＧＢＴ半導体構造（１０）。
【請求項１１】
前記ｎ-層（２８）および／または前記ｎ+領域（３４）は、ケイ素および／またはクロムおよび／またはパラジウムおよび／またはスズを含有していることを特徴とする、
請求項１から１０までのいずれか１項記載のＩＧＢＴ半導体構造（１０）。
【請求項１２】
前記ＩＧＢＴ半導体構造（１０）は、モノリシックに形成されていることを特徴とする、
請求項１から１１までのいずれか１項記載のＩＧＢＴ半導体構造（１０）。
【請求項１３】
前記ＩＧＢＴ半導体構造（１０）の全高（Ｈ１）は、最大で１５０〜５００μｍであることを特徴とする、
請求項１から１２までのいずれか１項記載のＩＧＢＴ半導体構造（１０）。
【請求項１４】
前記ｐ領域（３２）および／または前記ｎ+領域（３４）は、前記ＩＧＢＴ半導体構造（１０）の前記上面（１２）において、楕円形または真円形に形成されていることを特徴とする、
請求項１から１３までのいずれか１項記載のＩＧＢＴ半導体構造（１０）。
【請求項１５】
前記ＩＧＢＴ半導体構造（１０）は、１ｍｍ〜１５ｍｍまでの辺長（Ｋ１，Ｋ２）または直径（Ａ１）を有していることを特徴とする、
請求項１から１４までのいずれか１項記載のＩＧＢＴ半導体構造（１０）。
【請求項１６】
前記誘電層（２０）は、堆積された酸化物を含有しており、かつ１０ｎｍ〜１μｍまでの層厚（Ｄ５）を有していることを特徴とする、
請求項１から１５までのいずれか１項記載のＩＧＢＴ半導体構造（１０）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ｐ+基板、ｎ-層、ｐ領域、ｎ+領域、誘電層ならびに３つの端子コンタクトを備えているＩＧＢＴ半導体構造に関する。
【背景技術】
【０００２】
Ｊｏｓｅｆ  Ｌｕｔｚ等の「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｐｏｗｅｒ  Ｄｅｖｉｃｅｓ」Ｓｐｒｉｎｇｅｒ  Ｖｅｒｌａｇ、２０１１年、ＩＳＢＮ９７８−３−６４２−１１１２４−２、第１０章、第３２２頁、３２３頁および３３０頁から、ＩＧＢＴの種々の実施の形態が公知である。その種の電力素子は、ケイ素またはＳｉＣを基礎として製造される。
【０００３】
ＧａＡｓを基礎としている、高耐圧性を有しているｐ−ｎ−ｉ−ｐトランジスタならびに高耐圧性を有している半導体ダイオードｐ+−ｎ−ｎ+は、Ｇｅｒｍａｎ  Ａｓｈｋｉｎａｚｉの「ＧａＡｓ  Ｐｏｗｅｒ  Ｄｅｖｉｃｅｓ」、ＩＳＢＮ９６５−７０９４−１９−４、第５章、第９７頁、ないし第７．８章、第２２５頁から公知である。
【０００４】
例えば原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いる、ＧａＡｓを基礎としている酸化物層の堆積は、Ｍ．Ｘｕ等の論文「Ｎｅｗ  Ｉｎｓｉｇｈｔ  ｉｎｔｏ  Ｆｅｒｍｉ−Ｌｅｖｅｌ  Ｕｎｐｉｎｎｉｎｇ  ｏｎ  ＧａＡｓ：  Ｉｍｐａｃｔ  ｏｆ  Ｄｉｆｆｅｒｅｎｔ  Ｓｕｒｆａｃｅ  Ｏｒｉｅｎｔａｔｉｏｎｓ」、Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｍｅｅｔｉｎｇ（ＩＥＤＭ）、ＩＥＥＥ、２００９年、第８６５頁〜第８６８頁、およびＧ．Ｋ．Ｄａｌａｐａｔｉ等の「Ｉｍｐａｃｔ  ｏｆ  Ｂｕｆｆｅｒ  Ｌａｙｅｒ  ｏｎ  Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｅｄ  ＴｉＡｌＯ  Ａｌｌｏｙ  Ｄｉｅｌｅｃｔｒｉｃ  Ｑｕａｌｉｔｙ  ｆｏｒ  Ｅｐｉｔａｘｉａｌ−ＧａＡｓ／Ｇｅ  Ｄｅｖｉｃｅ  Ａｐｐｌｉｃａｔｉｏｎ」、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ、Ｖｏｌ．６０、Ｎｏ．１、２０１３年に記載されている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
この背景を基礎とする、本発明の課題は、従来技術をさらに発展させた装置を提供することである。
【課題を解決するための手段】
【０００６】
この課題は、請求項１の特徴を備えているＩＧＢＴ半導体構造によって解決される。本発明の有利な構成は、従属請求項の対象である。
【０００７】
本発明の対象によれば、上面および下面を備えているＩＧＢＴ半導体構造が提供される。
【０００８】
ＩＧＢＴ半導体構造は、そのＩＧＢＴ半導体構造の下面に形成されているｐ+基板と、そのｐ+基板の上に載置されたｎ-層と、を有している。
【０００９】
ｎ-層は、接しているｐ領域と、そのｐ領域に接している、少なくとも１つのｎ+領域と、を有している。
【００１０】
とりわけ、堆積された酸化物から成る誘電層、ＩＧＢＴ半導体構造の下面と導電性に接続されている第１の端子コンタクト、第２の端子コンタクトおよび第３の端子コンタクトを有している。
【００１１】
ｐ+基板は、５×１０18〜５×１０20ｃｍ-3のドーパント濃度および５０〜５００μｍの層厚を有している。
【００１２】
ｎ-層は、１０12〜１０17ｃｍ-3のドーパント濃度および１０〜３００μｍの層厚を有している。
【００１３】
少なくとも１つのｐ領域は、１０14〜１０18ｃｍ-3のドーパント濃度を有しており、少なくとも１つのｎ+領域は、少なくとも１０19ｃｍ-3のドーパント濃度を有しており、ここで少なくとも１つのｐ領域は、ｎ-層と共に第１のｐｎ接合部を形成している。
【００１４】
ｎ+領域は、ｐ領域と共に第２のｐｎ接合部を形成している。
【００１５】
ｐ+基板、ｎ-層、ｐ領域ならびにｎ+領域は、それぞれＧａＡｓ化合物を含有しているか、またはそれぞれＧａＡｓ化合物から成る。
【００１６】
第１の端子コンタクト、第２の端子コンタクトおよび第３の端子コンタクトは、それぞれ金属または金属化合物を含有しているか、もしくはそれぞれ金属または金属化合物から成り、ここで第２の端子コンタクトは、フィールドプレートとして、誘電層の上に形成されている。
【００１７】
第３の端子コンタクトは、少なくとも１つのｐ領域および少なくとも１つのｎ+領域と導電的に接続されている。
【００１８】
とりわけ、端子コンタクトはそれぞれ半導体構造の表面に配置されている。
【００１９】
誘電層は、少なくとも、第１のｐｎ接合部および第２のｐｎ接合部を覆っており、かつｎ-層、ｐ領域およびｎ+領域と素材結合によって結合されている。
【００２０】
付加的に、ｐ+基板とｎ-層との間には、１μｍ〜５０μｍの層厚および１０12〜１０17ｃｍ-3のドーパント濃度を備えており、かつドープされた中間層が配置されており、この場合、中間層は、少なくともｐ+基板と素材結合によって結合されている。
【００２１】
第２の端子コンタクトは、ゲートと称されることを言及しておく。第１の端子コンタクトは、典型的には、コレクタまたはアノードと称され、他方、第３の端子コンタクトは、エミッタまたはカソードと称される。
【００２２】
端子コンタクトは層として形成されていると解される。端子コンタクトは、それぞれ導電性であって金属性の特性を有しており、またとりわけ、金属性かつ導電性の半導体層または金属層またはそれら２つの層の組合せを含んでいるか、もしくはそのような層から成る。端子コンタクトは、直接的に接しているドープされた半導体層との、電気的に低抵抗性のコンタクトを形成している。
【００２３】
さらに、端子コンタクトはとりわけボンディングワイヤを用いて、コンタクトフィンガ、いわゆるピンに接続されていると解される。
【００２４】
さらに、中間層は、接している層と比較すると、少なくとも、異なるドーパント濃度を有していると解される。
【００２５】
有利には、ＧａＡｓ半導体構造では、ケイ素に比べて、電荷がより少ない実効質量を有している。また、Ｓｉに比べて、素子が破壊されることなく、ｐｎ接合部においてより高い温度を達成することもできる。これによって、ＧａＡｓ半導体構造を用いて、同等のＳｉ半導体構造に比べて高いスイッチング周波数および低い損失を達成することができる。
【００２６】
さらなる利点は、ＩＩＩ−ＩＶ族ＩＧＢＴ半導体構造を、ＳｉＣから成る同等の半導体構造に比べて廉価に製造できることである。
【００２７】
本発明によるＩＩＩ−Ｖ族ＩＧＢＴ半導体構造の別の利点は、３００℃までの高い温度耐性である。換言すれば、ＩＩＩ−Ｖ族半導体ダイオードを、高温の環境下でも使用することができる。
【００２８】
第１の実施の形態においては、中間層は、ｐ型ドープされて形成されており、また代替的な発展形態によれば、ドーパントとして亜鉛および／またはケイ素を含有している。中間層のドーパント濃度は、好適には、ｐ+基板のドーパント濃度よりも低い。特に好適には、ドーパント濃度は、係数２〜５オーダ未満の係数まで間の範囲にある。
【００２９】
１つの別の実施の形態においては、中間層は、ｎ型ドープされて形成されており、かつドーパントとして、とりわけケイ素および／またはスズを含有している。中間層のドーパント濃度は、好適には、ｎ+基板のドーパント濃度よりも低い。特に好適には、ドーパント濃度は、ｎ-層のドーパント濃度よりも係数１００まで低い。
【００３０】
１つの別の実施の形態によれば、ＩＧＢＴ半導体構造は、ｎ型ドープされたバッファ層を有しており、このバッファ層は、中間層とｎ-層との間に配置されており、１０12〜１０16ｃｍ-3のドーパント濃度および１μｍ〜５０μｍの層厚を有しており、かつＧａＡｓ化合物を含有しているか、またはＧａＡｓ化合物から成る。
【００３１】
１つの別の実施の形態においては、ＩＧＢＴ半導体構造は、トレンチ型のＩＧＢＴ半導体構造として形成されており、この場合、誘電層は、ＩＧＢＴ半導体構造の上面に対して垂直に延びている。
【００３２】
ｐ+基板は、好適には、亜鉛を含有している。ｎ-層および／またはｎ+領域は、好適には、ケイ素および／またはクロムおよび／またはパラジウムおよび／またはスズを含有しており、この場合、ＩＧＢＴ半導体構造は、特に好適にはモノリシックに形成されている。
【００３３】
１つの別の実施の形態によれば、ＩＧＢＴ半導体構造の全高は、最大で１５０〜５００μｍであり、かつ／またはＩＧＢＴ半導体構造の辺長または直径は、１ｍｍ〜１５ｍｍの間である。
【００３４】
１つの別の実施の形態においては、ｐ領域および／またはｎ領域は、ＩＧＢＴ半導体構造の上面において円形に形成されているか、または構造の端面にそれぞれ配置されている半円形でもって形成されている。
【００３５】
１つの発展形態によれば、誘電層は、堆積された酸化物を含有しており、かつ１０ｎｍ〜１μｍまでの層厚を有している。
【００３６】
１つの別の実施の形態においては、スタック状の層構造は、ｎ-層とｐ+基板との間に形成されている半導体ボンディングを有している。
【００３７】
用語「半導体ボンディング」は、用語「ウェハボンディング」と同義で用いられていることを言及しておく。
【００３８】
１つの実施の形態においては、ｐ+基板から成る層構造は、第１の部分スタックを形成しており、またｎ+層およびｎ-層、また場合によってはバッファ層から成る層構造は、第２の部分スタックを形成している。
【００３９】
１つの発展形態においては、スタック状の層構造は、ｐ+基板とｎ-層との間に配置されている中間層を有している。ここで、第１の部分スタックは、中間層を含んでいる。半導体ボンディングは、中間層とｎ-層との間に、または中間層とバッファ層との間に配置されている。
【００４０】
１つの発展形態においては、第１の部分スタックおよび第２の部分スタックは、それぞれモノリシックに形成されている。
【００４１】
１つの別の発展形態においては、ｐ+基板から出発してエピタキシを用いて中間層が形成されることによって、第１の部分スタックは形成される。とりわけ、ｐ-層として形成されている中間層は、１０13Ｎ／ｃｍ-3未満のドーパントを有しているか、つまり中間層は、真性ドーピングされているか、または１０13Ｎ／ｃｍ-3〜１０15Ｎ／ｃｍ-3の間のドーパントを有している。１つの実施の形態においては、ｐ+基板は、ボンディングの前または後に、研磨プロセスによって２００μｍ〜５００μｍの間の厚さまで薄くされる。
【００４２】
１つの別の実施の形態においては、ｎ-基板から出発して、ｎ-基板がウェハボンディングプロセスによって第２のスタックと、すなわちｎ+層と接合されることによって、第２のスタックは形成される。１つの実施の形態においては、ｎ+層は、ｎ+基板として形成されている。
【００４３】
さらなるプロセスステップにおいて、ｎ-基板が所望の厚さまで薄くされる。
【００４４】
１つの発展形態においては、ｎ-基板ないしｎ-層が薄くされた後に、エピタキシプロセスによってバッファ層は形成される。
【００４５】
とりわけ、ｎ-基板ないしｎ-層の厚さは、５０μｍ〜２５０μｍまでの間の範囲にある。とりわけ、ｎ-基板のドーパントは、１０13Ｎ／ｃｍ-3〜１０15Ｎ／ｃｍ-3の間の範囲にある。ウェハボンディングの１つの利点は、厚いｎ-層を容易に形成できることにある。これによって、エピタキシの際の長い堆積プロセスが省略される。また、ウェハボンディングによって、積層欠陥の数を低減することもできる。
【００４６】
１つの代替的な実施の形態においては、ｎ-基板は、１０10Ｎ／ｃｍ-3より高く、かつ１０13Ｎ／ｃｍ-3未満のドーパントを有している。ドーパントを極端に低くすることによって、ｎ-基板を、真性層と解することもできる。
【００４７】
１つの発展形態においては、ｎ-基板またはバッファ層の表面は、半導体ボンディングプロセスステップによって、第１のスタックに直接的に接合される。続いて、ｎ-基板の裏面が、ｎ-層の所望の厚さまで薄くされる。ｎ-基板ないしｎ-層を薄くした後に、エピタキシまたは高ドーズ注入によって、１０18Ｎ／ｃｍ-3〜５×１０19Ｎ／ｃｍ-3未満の間の範囲のドーパントを用いてｎ+層が形成される。
【００４８】
ｎ-基板を薄くすることは、とりわけＣＭＰステップを用いて、すなわち化学機械研磨を用いて行われると解される。
【００４９】
以下では、図面を参照しながら、本発明を詳細に説明する。図中、同種の部分には、同一の参照番号を付している。図示の実施の形態は、非常に概略的に示されている。つまり、間隔、横方向および縦方向の大きさは、縮尺通りではなく、また別記しない限りは、導き出すことができる相互の幾何学的な関係も有していない。
【図面の簡単な説明】
【００５０】
【図１】ＩＧＢＴの本発明による第１の実施の形態の概略図を示す。
【図２】ＩＧＢＴの本発明による第１の実施の形態の概略的な平面図を示す。
【図３】ＩＧＢＴの本発明による第２の実施の形態の概略図を示す。
【図４】ＩＧＢＴの本発明による第３の実施の形態の概略図を示す。
【図５】ＩＧＢＴの本発明による第３の実施の形態の概略的な平面図を示す。
【図６】ＩＧＢＴの本発明による第４の実施の形態の概略図を示す。
【発明を実施するための形態】
【００５１】
図１は、３つの端子コンタクト１４、１６、１８ならびに誘電層２０を備えているＩＧＢＴ半導体構造１０の第１の実施の形態の断面図を示す。以下では半導体構造１０とも記すＩＧＢＴ半導体構造１０は、上面１２および下面２２を有するようにスタック状に形成されており、また図示の実施例においては、いわゆるノンパンチスルー型の設計および全高Ｈ１を有している。
【００５２】
第１の端子コンタクト１４は、金属層として形成されており、この金属層は素材結合によって、半導体構造１０の下面２２と結合されている。
【００５３】
ＩＧＢＴ半導体構造の一番下の層は、ｐ+基板２４を形成している。したがって、ｐ+基板は、半導体構造１０の下面２２を形成しており、かつ層厚Ｄ１を有している。ｐ+基板には、弱くｎ型ドープされているか、または弱くｐ型ドープされている、層厚Ｄ３の薄い中間層２６および層厚Ｄ２のｎ-層２８が、この記載の順序で続いている。
【００５４】
図示の実施例においては、ｎ-層２８は、半導体構造１０の上面１２の少なくとも一部を形成している。半導体構造１０の上面１２の別の部分は、ｐ領域３２によって形成され、ここでは、ｐ領域３２が、ＩＧＢＴ半導体構造１０の上面１２から深さＴ１まで、ｎ-層内に延びている。
【００５５】
半導体構造１０の上面１２の別の部分は、ｎ+領域３４によって形成され、ここでは、ｎ+領域が、半導体構造１０の上面１２からＴ１よりも浅い深さＴ２まで、ｐ領域内に延びている。
【００５６】
つまり、半導体構造１０の上面１２に接して、ｐ領域とｎ-層との間の第１のｐｎ接合部３６と、ｎ+領域とｐ領域との間の第２のｐｎ接合部３８と、が形成されており、ここでは、誘電層２０が、少なくとも、第１のｐｎ接合部３６および第２のｐｎ接合部３８を覆っており、半導体構造１０の上面１２と、特にｎ+領域、ｐ領域およびｎ-層と素材結合によって結合されており、かつ層厚Ｄ５を有している。
【００５７】
第２の端子コンタクト１６は、フィールドプレートとして、誘電層２０の、半導体構造１０とは反対側の表面に形成されている。
【００５８】
第３の端子コンタクト１８は、同様に、金属層として形成されており、この金属層は素材結合によって、半導体構造１０の上面１２の、ｐ領域およびｎ+領域から形成された部分と結合されている。
【００５９】
ｎ+領域３４、ｐ領域３２およびｎ-層２８は、誘電層２０および３つの端子コンタクト１４、１６、１８と共に、ＭＯＳトランジスタ、すなわちバイポーラモジュールを形成しており、その一方で、ｐ基板２４、中間層２６およびｎ-層２８は、ｐｉｎダイオードを表している。
【００６０】
図２には、ＩＧＢＴ半導体構造１０の上面１２の平面図が示されている。ｐ領域３２もｎ+領域３４も円形に形成されている。ＩＧＢＴ半導体構造１０は、第１の辺長Ｋ１および第２の辺長Ｋ２を備えている矩形の上面１２を有している。
【００６１】
図３には、ＩＧＢＴ半導体構造１０の別の実施の形態が示されている。以下では、図１との相異のみを説明する。半導体構造１０は、いわゆるパンチスルー型のＩＧＢＴとして形成されており、中間層２６とｎ層２８との間には、弱くｎ型ドープされているかまたは弱くｐ型ドープされている、層厚Ｄ４のバッファ層４０が配置されている。
【００６２】
図４には、ＩＧＢＴ半導体構造１０の別の実施の形態が示されている。以下では、図１および図３との相異のみを説明する。半導体構造１０は、いわゆるトレンチ型のＩＧＢＴとして形成されている。
【００６３】
ｐ領域３２はｎ-層の上に、またｎ+領域３４はｐ領域３２の上に、それぞれ層として形成されており、半導体構造１０は、上面１２から層状のｎ領域および層状のｐ領域を貫通してｎ-層まで達する溝４２、いわゆるトレンチを有している。
【００６４】
第１のｐｎ接合部３６および第２のｐｎ接合部３８は、溝４２の側面４４に対して垂直に延びている。溝の側面４４ならび底部４８は、誘電層２０によって覆われている。フィールドプレートとして形成されている第２の端子コンタクト１６は、相応に、誘電層２０上に延びている。第３の端子コンタクト１８は、溝４２の側面４４とは反対側に位置している、半導体構造１０の側面５０に配置されており、かつ層状のｎ+領域３４ならびに層状のｐ領域３２と導電的に接続されている。
【００６５】
図６に示されている１つの代替的な実施の形態においては、第３の端子コンタクト１８が上面１２に配置されている。換言すれば、第２のｐｎ接合部３８は、図１に示した実施の形態に応じて、表面においても形成されている。
【００６６】
図４によるトレンチ型のＩＧＢＴの概略的な平面図が図５に示されている。溝４２は、長円の形状を有しており、またＩＧＢＴ半導体構造１０は、直径Ａ１を有している。
【００６７】
図６には、ＩＧＢＴ半導体構造１０の別の実施の形態が示されている。以下では、図４との相異のみを説明する。同様にトレンチ型のＩＧＢＴとして形成されている半導体構造１０は、中間層２６とｎ-層２８との間にバッファ層４０を有している。
【図１】
2018110231.tif 000003
【図２】
2018110231.tif 000004
【図３】
2018110231.tif 000005
【図４】
2018110231.tif 000006
【図５】
2018110231.tif 000007
【図６】
2018110231.tif 000008
【外国語明細書】
2018110231.tif 000009
2018110231.tif 000010
2018110231.tif 000011
2018110231.tif 000012
2018110231.tif 000013
2018110231.tif 000014
2018110231.tif 000015
2018110231.tif 000016
2018110231.tif 000017
2018110231.tif 000018
2018110231.tif 000019
2018110231.tif 000020
2018110231.tif 000021
2018110231.tif 000022
2018110231.tif 000023
2018110231.tif 000024
2018110231.tif 000025
2018110231.tif 000026
2018110231.tif 000027