(57)【要約】【課題】オン抵抗の増加を抑制しつつ、短絡耐量を向上することができるスイッチング素子を有する半導体装置を提供する。【解決手段】第１導電型の第１半導体領域と、第１半導体領域の上に配置された第２導電型の第２半導体領域と、第２半導体領域を貫通して第１半導体領域に達する溝と、溝の深さ方向に沿って設けられた第１の部分と、第１の部分の上部に接して横方向に延びる第２の部分とを備え、第１の部分と第２の部分が第２半導体領域の上に配置された第１導電型の第３半導体領域と、溝の内側に絶縁膜を介して配置された制御電極とを備え、第１の部分の上部の幅が第１の部分の下部の幅よりも狭くなっている。【選択図】図１
2018125326.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体領域と、
前記第１半導体領域の上に配置された第２導電型の第２半導体領域と、
前記第２半導体領域を貫通して前記第１半導体領域に達する溝と、
前記溝の深さ方向に沿って設けられた第１の部分と、前記第１の部分の上部に接して横方向に延びる第２の部分とを備え、前記第１の部分と前記第２の部分が前記第２半導体領域の上に配置された第１導電型の第３半導体領域と、
前記溝の内側に絶縁膜を介して配置された制御電極と、
を備え、
前記第１の部分の上部の幅が前記第１の部分の下部の最大値の幅よりも狭くなっている事を特徴とする半導体装置。
【請求項２】
前記制御電極の上端は前記第２の部分よりも低い位置にあって、
前記制御電極の上端近傍と対向する溝の側壁の角度は、前記第１の部分の深さ方向に延伸する方向の角度よりも小さいことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の部分の不純物濃度が前記第２の部分の不純物濃度よりも低い事を特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１の部分の深さ方向の不純物濃度の変化はガウス分布よりも小さい領域があることを特徴とする請求項１〜３いずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチゲート型スイッチング素子を有する半導体装置に関する。
【背景技術】
【０００２】
トレンチゲート型スイッチング素子は、モータの駆動回路等の大電流のスイッチング動作を行うスイッチング素子（パワー半導体素子）として広く利用されている。しかし、スイッチング素子に接続されたモータの巻き線の短絡事故等が生じてスイッチング素子に大電流が流れた場合でも、スイッチング素子が発熱により破壊される前にゲート電圧をオフする必要がある。この破壊に至るまでの時間が短絡耐量であり、スイッチング素子の特性を決める重要な要素の１つとなっている。
例えば、特許文献１によれば、溝を傾斜させてチャネル長を長くすることで、短絡耐量を向上する例が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開2014-160720号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、図２のように短絡耐量を向上させるためにチャネル長を長くすると、チャネル抵抗が増加してしまい、飽和電圧（Vcesat）が増加するという問題が発生する。
そこで、本発明は、飽和電圧の増加を抑制しつつ、短絡耐量を向上することができるスイッチング素子を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一態様によれば、第１導電型の第１半導体領域と、第１半導体領域の上に配置された第２導電型の第２半導体領域と、第２半導体領域を貫通して前記第１半導体領域に達する溝と、溝の深さ方向に沿って設けられた第１の部分と前記第１の部分の上部に接して横方向に延びる第２の部分とを備え第１の部分と前記第２の部分が前記第２半導体領域の上に配置された第１導電型の第３半導体領域と、溝の内側に絶縁膜を介して配置された制御電極とを備え、第１の部分の上部の幅が第１の部分の下部の幅よりも狭い半導体装置が提供される。
【発明の効果】
【０００６】
本発明によれば、オン抵抗の増加を抑制しつつ、短絡耐量を向上することができるスイッチング素子を有する半導体装置を提供できる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態に係る半導体装置の構造を示す模式的な断面図である。
【図２】本発明の実施形態に係る半導体装置の模式的な図の一部分を拡大した拡大図である。
【図３】従来の半導体装置を示す模式的な断面図である。
【発明を実施するための形態】
【０００８】
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の長さの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【０００９】
また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。  
【００１０】
本発明の実施形態に係る半導体装置は、図１に示すように、第１導電型の第１半導体領域（ドリフト領域１０）と、第１半導体領域の上に配置された第２導電型の第２半導体領域（ベース領域２０）と、第２半導体領域の上に配置された第１導電型の第３半導体領域（エミッタ領域３０）とを備える。第３半導体領域の上面から延伸して第３半導体領域及び第２半導体領域を貫通して第１半導体領域まで達する溝が形成され、溝の内壁に内壁絶縁膜４０が配置されている。
第１導電型と第２導電型とは互いに反対導電型である。即ち、第１導電型がｎ型であれば、第２導電型はｐ型であり、第１導電型がｐ型であれば、第２導電型はｎ型である。以下では、第１導電型がｎ型、第２導電型がｐ型の場合を例示的に説明する。
【００１１】
ドリフト領域１０は、ｐ型のコレクタ領域６０の一方の主面上に配置されている。なお、ドリフト領域１０とコレクタ領域６０間に、ドリフト領域１０よりも不純物濃度の高いｎ型のフィールドストップ領域６５が配置されているが、フィールドストップ領域６５は配置しなくても良い。フィールドストップ領域６５によって、半導体装置のオン状態でコレクタ領域６０からドリフト領域１０に達する正孔の量を制限される。また、半導体装置のオフ状態でドリフト領域１０の上面から延伸する空乏層の端がコレクタ領域６０に達することが抑制される。コレクタ領域６０の他方の主面上には、コレクタ領域６０と電気的に接続するコレクタ電極８０が配置されている。
【００１２】
図１に示した半導体装置は、ベース領域２０の側面に対向して溝の側面の内壁絶縁膜４０の上に配置された制御電極（ゲート電極５０）を備えた、トレンチゲート型のＩＧＢＴである。
図１に示すように、ゲート電極５０とエミッタ電極９０との間に層間絶縁膜７０が設けられている。  そして、内壁絶縁膜４０を挟んでベース領域２０と対向する領域に、ゲート電極５０が配置されている。ベース領域２０の上部には選択的にエミッタ領域３０が配置されている。エミッタ電極９０は層間絶縁膜７０上に配置され、エミッタ電極９０がエミッタ領域３０又はベース領域２０とエミッタ領域３０の両方に接続する。層間絶縁膜７０によって、ゲート電極５０とエミッタ電極９０とは電気的に絶縁されている。
図１に示した半導体装置では、内壁絶縁膜４０を介してゲート電極５０と対向するベース領域２０の表面が、チャネルの形成されるチャネル領域である。つまり、内壁絶縁膜４０のゲート電極５０とベース領域２０間の領域が、ゲート絶縁膜として機能する。エミッタ領域３０からドリフト領域１０まで溝に沿ってベース領域２０にチャネルが形成されるように、ゲート電極５０は少なくともベース領域２０に対向して配置される。さらに、ゲート電極５０の溝のコーナー側の端（溝の側面側の端）はベース領域２０とドリフト領域１０との界面が溝の側面と交わる位置よりも低い位置、つまりドリフト領域１０上まで延伸している事が望ましい。これにより、エミッタ領域３０からドリフト領域１０まで溝に沿って、ベース領域２０にチャネルが確実に形成され、半導体装置を確実にオンさせることができる。
【００１３】
図２は図１の半導体装置において、溝の側壁周辺を拡大した図面である。図２に示すように、エミッタ領域３０は溝に沿って深さ方向に延伸した第１の部分３０Ａと第１の部分３０Ａの上部に接続して溝から離間する横方向に延びる第２の部分３０Ｂを有する。図２の半導体装置において、第２の部分３０Ｂの横方向に延伸する方向に対して第１の部分３０Ａの深さ方向に延伸する方向の角度βが略垂直となっている。一方、ゲート電極５０の上部端近傍から溝の開口部にかけて溝の側壁がそれよりも下側の溝の側壁よりもなだらかな角度αとなっている。ゲート電極５０の上部端近傍の溝の側壁の角度αは第１の部分３０Ａの深さ方向に延伸する方向の角度βよりも小さく、第２の部分３０Ｂの下面の高さ（第２の部分３０Ｂの厚み）Ｈ１よりも、角度αとなる深さＨ２の方が深い。これにより第１の部分３０Ａの上部の幅Ｘが第１の部分３０Ａの下部の最大値の幅Ｙよりも狭くなっている。なお、第１の部分３０Ａの上部の幅Ｘが第２の部分３０Ｂの高さ（第２の部分３０Ｂの厚み）Ｈ１よりも狭く、更に第１の部分３０Ａの下部の最大値の幅Ｙが第２の部分３０Ｂの高さ（第２の部分３０Ｂの厚み）Ｈ１よりも狭くなっている。なお、ゲート電極５０の上部端で電界集中を抑制するため、ゲート電極５０の上部端は溝の側壁側が欠けている事が望ましい。また、溝の開口部が広がっているため、層間絶縁膜７０が溝の内側に良好に埋めることができる。
【００１４】
ここで、図１に示した半導体装置の動作について説明する。エミッタ電極９０とコレクタ電極８０との間に所定のコレクタ電圧を印加し、エミッタ電極９０とゲート電極５０との間に所定のゲート電圧を印加する。例えば、コレクタ電圧は３００Ｖ〜１６００Ｖ程度、ゲート電圧は１０Ｖ〜２０Ｖ程度である。このようにして半導体装置をオン状態にすると、チャネル領域がｐ型からｎ型に反転してチャネルが形成される。すると、エミッタ電極９０からエミッタ領域３０の第２の部分３０Ｂ、エミッタ領域３０の第１の部分３０Ａ、形成されたチャネルを通過して、電子がドリフト領域１０に注入される。コレクタ領域６０とドリフト領域１０との間が順バイアスされ、コレクタ電極８０からコレクタ領域６０を経由して正孔（ホール）がドリフト領域１０、ベース領域２０の順に移動する。更に半導体装置に流れる電流を増やしていくと、コレクタ領域６０からの正孔が増加し、ベース領域２０の下方に正孔が蓄積される。その結果、伝導度変調によって半導体装置のオン電圧が低下する。
【００１５】
エミッタ領域３０の第１の部分３０Ａが狭いため、従来の半導体装置に比べてエミッタ領域３０の第１の部分３０Ａの上部の抵抗値が増加している。これにより、仮に本発明の実施例の半導体装置に接続されたモータの巻き線が短絡して電源電圧と近い電圧が半導体装置に印加された場合などにおいて、半導体装置の短絡耐量を向上することができる。また、チャネル部に対向する溝の側壁の角度を略垂直とすることにより、図３の従来例のようにチャネルに対向する溝の側面を傾斜させて、あえてチャネル長を長くしなくても良い。よって、飽和電圧Ｖｃｅｓａｔの増加を抑制することができる。
【００１６】
ここで、第１の部分３０Ａの不純物濃度は第２の部分３０Ｂの不純物濃度より低いことが望ましく、第１の部分３０Ａの不純物濃度は第２の部分３０Ｂの不純物濃度の1/10以下であることが望ましい。また、第１の部分３０Ａの深さ方向の不純物濃度はガウス分布よりも小さい濃度変化の領域があり、第１の部分３０Ａの不純物濃度は深さ方向に出来る限り同じ値とすることが望ましい。これにより、半導体装置に接続された負荷が短絡して電源電圧と近い電圧が半導体装置に印加された場合、エミッタ領域３０の深さ方向の抵抗（第１の部分３０Ａの抵抗）は増加し、大電流領域で電流制限が生じ易くなり、さらに短絡耐量を向上することができる。
【００１７】
また、エミッタ領域３０の第２の部分の不純物濃度は比較的高くすることで、エミッタ領域３０とエミッタ電極とを低抵抗接続することができる。
【００１８】
また、  溝と接するエミッタ領域３０の第１の部分の下面の高さ（Ｈ３）を第２の部分の下面の高さ（Ｈ１）よりも深くまで形成する、更に好ましくはＨ３の高さをＨ１の２倍以上とする。これにより、閾値電圧Ｖｔｈを決定するエミッタ領域３０と接するベース領域２０のチャネルの上部の不純物濃度が下がることになる。その結果、閾値電圧Ｖｔｈを決定するエミッタ領域３０と接するベース領域２０のチャネルの上部の不純物濃度を従来構造と同じとした場合、本実施例の構造ではベース領域２０全体の不純物濃度を高めることができ、寄生サイリスタ動作を抑制し、ラッチアップ耐量を高めることができる。
【００１９】
半導体装置をオン状態からオフ状態にする場合には、ゲート電圧をしきい値電圧よりも低く制御する。例えば、ゲート電圧を、エミッタ電圧と同じ電位又は負電位となるようにする。これにより、ベース領域２０のチャネルが消滅して、エミッタ電極９０からドリフト領域１０への電子の注入が停止する。コレクタ電極８０の電位がエミッタ電極９０よりも高いので、ベース領域２０とドリフト領域１０との界面から空乏層が広がっていくと共に、ドリフト領域１０に蓄積された正孔の一部はエミッタ電極９０に抜けていく。
【００２０】
また、図１の半導体装置では、トレンチゲート型のＩＧＢＴに適応する例を示したが、周知のトレンチゲート型のＭＯＳＦＥＴに適応しても良い。トレンチゲート型のＩＧＢＴはトレンチゲート型のＭＯＳＦＥＴに比べて小型であり、バイポーラ動作をするために、短絡耐量が小さくなる。よって、本発明をトレンチゲート型のＩＧＢＴで用いることで、より大きい効果を得ることができる。
【００２１】
なお、半導体装置がｎチャネル型である場合を例示的に説明したが、半導体装置がｐチャネル型であっても本発明の効果を得られることは明らかである。
【００２２】
このように、本発明はここでは記載していない様々な実施形態等を含むことはもちろんである。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【００２３】
１０…ドリフト領域
２０…ベース領域
３０…エミッタ領域
４０…内壁絶縁膜
５０…ゲート電極
６０…コレクタ領域
６５…フィールドストップ領域
７０…層間絶縁膜
１００…結晶欠陥領域
【図１】
2018125326.tif 000003
【図２】
2018125326.tif 000004
【図３】
2018125326.tif 000005