(57)【要約】【課題】低温環境下で低いオン抵抗を有するスイッチング素子が必要とされており、そのようなスイッチング素子を提供することを目的とする。【解決手段】スイッチング素子は、チャネル部と、前記チャネル部の一部に接する超電導材料のドレイン電極と、前記チャネル部の他の一部に接する超電導材料のソース電極と、前記ドレイン電極と前記ソース電極の間の前記チャネル部に対向するゲート電極と、を備えることを特徴とする。チャネル部は、強相関電子系材料を含む、又は、窒化物半導体の窒化物ヘテロ構造を含む。【選択図】図１
2018085461.tif 000002
【特許請求の範囲】
【請求項１】
チャネル部と、
前記チャネル部の一部に接する超電導材料のドレイン電極と、
前記チャネル部の他の一部に接する超電導材料のソース電極と、
前記ドレイン電極と前記ソース電極の間の前記チャネル部に対向するゲート電極と、を備え、
前記チャネル部は、強相関電子系材料を含む、又は、窒化物半導体の窒化物ヘテロ構造を含むスイッチング素子。
【請求項２】
前記チャネル部が前記強相関電子系材料を含んでおり、
前記強相関電子系材料と前記超電導材料の結晶構造はいずれも、ペロブスカイト構造である、請求項１に記載のスイッチング素子。
【請求項３】
前記チャネル部は第１層と第２層を有しており、前記第１層と前記第２層が接合して強相関ヘテロ構造が構成される、請求項２に記載のスイッチング素子。
【請求項４】
前記第１層の材料が、ＳｒＴｉＯ3であり、
前記第２層の材料が、ＬａＡｌＯ3である、請求項３に記載のスイッチング素子。
【請求項５】
前記ドレイン電極は、前記第１層の表面の一部に接しており、
前記ソース電極は、前記第１層の前記表面の他の一部に接しており、
前記第２層は、前記ドレイン電極と前記ソース電極の間の前記第１層の前記表面にヘテロ接合しており、
前記ドレイン電極とソース電極の材料が、ＹＢａ2Ｃｕ3Ｏ6又はＹＢａ2Ｃｕ3Ｏ7である、請求項４に記載のスイッチング素子。
【請求項６】
前記ドレイン電極は、前記第２層の表面の一部に接しており、
前記ソース電極は、前記第２層の前記表面の他の一部に接しており、
前記第２層の厚みが５ｎｍ以下であり、
前記ドレイン電極とソース電極の材料が、ＹＢａ2Ｃｕ3Ｏ6又はＹＢａ2Ｃｕ3Ｏ7である、請求項４に記載のスイッチング素子。
【請求項７】
前記ゲート電極と前記第２層の間に設けられている絶縁層をさらに備える、請求項５又は６に記載のスイッチング素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、低温環境下で低い電気抵抗を有するチャネル部を備えるスイッチング素子に関する。
【背景技術】
【０００２】
強相関電子系材料を含むチャネル部を備えるスイッチング素子の開発が進められている。また、窒化物半導体の窒化物ヘテロ構造を含むチャネル部を備えるスイッチング素子の開発が進められている。この種のスイッチング素子では、チャネル部に対してゲート電極が対向して設けられており、ゲート電極に印加されるゲート電圧によってチャネル部の電気抵抗が低下する。特に、強相関電子系材料を含むチャネル部及び窒化物ヘテロ構造を含むチャネル部は、低温環境下で低い電気抵抗を有することができる。非特許文献１は、強相関電子系材料であるＳｒＴｉＯ3をチャネル部の材料に適用したスイッチング素子を開示する。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】K.Ueno, I.H.Inoue, H.Akoh, M.Kawasaki, Y.Tokura, and H.Takagi, Appl. Phys. Lett., Vol. 83, 1755(2003)
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このようなスイッチング素子を例えばＳＭＥＳ（超電導エネルギー貯蔵装置）に含まれるコイルの両端を接続するスイッチとして利用することが想定される。強相関電子系材料を含むチャネル部は低温環境下で低いチャネル抵抗を有することから、このようなスイッチング素子をＳＭＥＳに適用すれば、コイルが磁気エネルギーを貯蔵しているときの電力損失を低下させることができる。しかしながら、非特許文献１のスイッチング素子は、ドレイン電極及びソース電極の材料にアルミニウムが用いられている。このようなドレイン電極及びソース電極は、強相関電子系材料を含むチャネル部に対して良好なコンタクトを取ることが難しい。同様に、窒化物ヘテロ構造を含むチャネル部を備えるスイッチング素子でも、ドレイン電極及びソース電極の材料にアルミニウムが用いられることが多いが、このようなドレイン電極及びソース電極は、窒化物ヘテロ構造を含むチャネル部に対して良好なコンタクトを取ることが難しい。このため、強相関電子系材料を含むチャネル部及び窒化物ヘテロ構造を含むチャネル部が低温環境下で低いチャネル抵抗を有していても、高いコンタクト抵抗によってスイッチング素子のオン抵抗が十分に低下しない。低温環境下で低いオン抵抗を有するスイッチング素子が必要とされている。
【課題を解決するための手段】
【０００５】
本明細書が開示するスイッチング素子の一実施形態は、チャネル部と、チャネル部の一部に接する超電導材料のドレイン電極と、チャネル部の他の一部に接する超電導材料のソース電極と、ドレイン電極とソース電極の間のチャネル部に対向するゲート電極と、を備える。ゲート電極は、チャネル部にショットキー接触してもよく、絶縁層を介してチャネル部に対向してもよい。チャネル部は、強相関電子系材料を含む、又は、窒化物半導体の窒化物ヘテロ構造を含む。このスイッチング素子では、ドレイン電極及びソース電極の材料に超電導材料が用いられている。チャネル部が強相関電子系材料を含む場合、超電導材料の格子定数と強相関電子系材料の格子定数は同程度であることから、ドレイン電極及びソース電極はチャネル部に対して良好にコンタクトすることができる。チャネル部が窒化物半導体の窒化物ヘテロ構造を含む場合、超電導材料の格子定数と窒化物半導体の格子定数は同程度であることから、ドレイン電極及びソース電極はチャネル部に対して良好にコンタクトすることができる。これにより、このスイッチング素子は、低温環境下で低いオン抵抗を有することができる。なお、本明細書において、格子定数が同程度とは、格子定数の低い方の材料の格子定数に対して格子定数の差が１０％の範囲内にあることをいう。
【０００６】
チャネル部が強相関電子系材料を含む場合、上記実施形態のスイッチング素子では、チャネル部とドレイン電極とソース電極の結晶構造はいずれも、ペロブスカイト構造であってもよい。このスイッチング素子では、チャネル部とドレイン電極とソース電極の格子定数が良く整合し、ドレイン電極及びソース電極はチャネル部に対して良好にコンタクトすることができる。
【０００７】
チャネル部が強相関電子系材料を含む場合、上記実施形態のスイッチング素子では、チャネル部が第１層と第２層を有しており、第１層と第２層が接合して強相関ヘテロ構造が構成されてもよい。第１層の材料がＳｒＴｉＯ3であり、第２層の材料がＬａＡｌＯ3であってもよい。強相関ヘテロ構造は、低温環境下で極めて低いシートキャリア抵抗を有することができる。このため、このスイッチング素子は、低温環境下で極めて低いオン抵抗を有することができる。
【０００８】
上記実施形態のスイッチング素子では、ドレイン電極が第１層の表面の一部に接しており、ソース電極が第１層の表面の他の一部に接しており、第２層がドレイン電極とソース電極の間の第１層の表面にヘテロ接合していてもよい。この場合、ドレイン電極とソース電極の材料が、ＹＢａ2Ｃｕ3Ｏ6又はＹＢａ2Ｃｕ3Ｏ7である。第１層の材料であるＳｒＴｉＯ3の格子定数が約３．９０４オングストロームであり、ドレイン電極とソース電極の材料であるＹＢＣＯの格子定数が約３．８６０オングストローム（ＹＢａ2Ｃｕ3Ｏ6の正方晶のとき）又は約３．８２２７オングストローム（ＹＢａ2Ｃｕ3Ｏ7の斜方晶のとき）である。第１層とドレイン電極とソース電極の材料がこのような組合せであると、第１層とドレイン電極とソース電極の格子定数が良く一致し、ドレイン電極及びソース電極が第１層に対して良好にコンタクトすることができる。
【０００９】
上記実施形態のスイッチング素子では、ドレイン電極が第２層の表面の一部に接しており、ソース電極が第２層の表面の他の一部に接していてもよい。この場合、第２層の厚みが５ｎｍ以下である。さらに、ドレイン電極とソース電極の材料が、ＹＢａ2Ｃｕ3Ｏ6又はＹＢａ2Ｃｕ3Ｏ7である。このスイッチング素子では、第２層の厚みが薄いので、ドレイン電極及びソース電極が第２層を介して第１層に対して良好にコンタクトすることができる。
【図面の簡単な説明】
【００１０】
【図１】スイッチング素子の要部断面図を模式的に示す。
【図２】スイッチング素子を製造する方法の一工程を示す。
【図３】スイッチング素子を製造する方法の一工程を示す。
【図４】スイッチング素子を製造する方法の一工程を示す。
【図５】スイッチング素子を製造する方法の一工程を示す。
【図６】変形例のスイッチング素子の要部断面図を模式的に示す。
【図７】スイッチング素子を製造する方法の一工程を示す。
【発明を実施するための形態】
【００１１】
図１に示されるスイッチング素子１は、ＳＭＥＳ（超電導エネルギー貯蔵装置）のコイルの両端を接続するスイッチとして利用される。このため、スイッチング素子１の使用温度範囲は、超電導材料の超電導転移温度以下であり、具体的には１００Ｋ以下である。また、冷却媒体に液体窒素の使用が想定されており、このため、スイッチング素子１の使用温度範囲は液体窒素の温度以上であり、具体的には７７Ｋ以上である。スイッチング素子１は、このような温度範囲（７７Ｋ〜１００Ｋ）での使用が想定されている。
【００１２】
図１に示すように、スイッチング素子１は、チャネル部１０、ドレイン電極２２、ソース電極２４、ゲート電極３２及び絶縁層３４を備える。
【００１３】
チャネル部１０は、ＳＴＯ基板１２とＬＡＯ薄膜１４を有する。ＳＴＯ基板１２は、本明細書が開示する第１層の一例である。ＬＡＯ薄膜１４は、本明細書が開示する第２層の一例である。ＳＴＯ基板１２の材料には、ペロブスカイト構造を有する強相関電子系材料が用いられている。具体的には、ＳＴＯ基板１２の材料には、ＳｒＴｉＯ3が用いられている。ＳＴＯ基板１２の厚みは、数百μｍである。ＳＴＯ基板１２は、後述するように、ＬＡＯ薄膜１４を成膜するときの下地として用いられる。
【００１４】
ＬＡＯ薄膜１４は、ドレイン電極２２とソース電極２４の間のＳＴＯ基板１２の表面の一部に接合して設けられている。ＬＡＯ薄膜１４の材料には、ペロブスカイト構造を有する強相関電子系材料が用いられている。具体的には、ＬＡＯ薄膜１４の材料には、ＬａＡｌＯ3が用いられている。このように、ＳＴＯ基板１２とＬＡＯ薄膜１４は、強相関ヘテロ構造を構成する。スイッチング素子１は、ＳＴＯ基板１２とＬＡＯ薄膜１４の接合面近傍に誘起される２次元電子ガスをチャネルとして動作することができる。ＬＡＯ薄膜１４の厚みは、１ｎｍ以上で１００ｎｍ以下である。なお、ＬＡＯ薄膜１４の厚みが薄いと、誘起される２次元電子ガスの濃度が高くなる。このため、ＬＡＯ薄膜１４の厚みは、１ｎｍ以上で５ｎｍ以下であってもよい。
【００１５】
ドレイン電極２２は、ＳＴＯ基板１２の表面の一部に接して設けられている。ドレイン電極２２の材料には、ペロブスカイト構造を有する超電導材料が用いられている。具体的には、ドレイン電極２２の材料には、ＹＢＣＯが用いられている。ＹＢＣＯは、結晶構造が正方晶のＹＢａ2Ｃｕ3Ｏ6又は斜方晶のＹＢａ2Ｃｕ3Ｏ7である。
【００１６】
ソース電極２４は、ＳＴＯ基板１２の表面の他の一部に接して設けられており、ドレイン電極２２から離れて配置されている。ソース電極２４の材料には、ペロブスカイト構造を有する超電導材料が用いられている。具体的には、ソース電極２４の材料には、ＹＢＣＯが用いられている。ＹＢＣＯは、結晶構造が正方晶のＹＢａ2Ｃｕ3Ｏ6又は斜方晶のＹＢａ2Ｃｕ3Ｏ7である。
【００１７】
このように、ＳＴＯ基板１２とドレイン電極２２とソース電極２４はいずれも、ペロブスカイト構造の結晶構造であり、格子定数が同程度となる。具体的には、ドレイン電極２２及びソース電極２４の格子定数が約３．８６０オングストローム（ＹＢａ2Ｃｕ3Ｏ6の正方晶のとき）又は約３．８２２７オングストローム（ＹＢａ2Ｃｕ3Ｏ7の斜方晶のとき）であり、ＳＴＯ基板１２の格子定数が約３．９０４オングストローム（ＳｒＴｉＯ3のとき）である。このため、ドレイン電極２２及びソース電極２４は、ＳＴＯ基板１２の表面に良好に成膜されるので、ＳＴＯ基板１２に対して良好にオーミック接触することができる。
【００１８】
ゲート電極３２は、絶縁層３４を介してチャネル部１０の強相関ヘテロ構造に対向するように配置されており、絶縁ゲート構造を構成する。絶縁層３４がＬＡＯ薄膜１４の表面に接して配置されており、ゲート電極３２が絶縁層３４の表面に接して配置されている。ゲート電極３２の材料には、Ｔｉ、Ｎｉ又はＣｒが用いられており、必要に応じて、これら金属の表面がＡｕで被膜されていてもよい。絶縁層３４の材料には、Ａｌ2Ｏ3、ＳｉＯ2、ＴｉＯ2、ＡｌＮ、ＳｉＮが用いられる。
【００１９】
次に、スイッチング素子１の動作を説明する。スイッチング素子１は、ドレイン電極２２に正電圧が印加され、ソース電極２４に接地電圧が印加されて用いられる。ゲート電極３２に正電圧が印加されると、ＳＴＯ基板１２とＬＡＯ薄膜１４の強相関ヘテロ構造に２次元電子ガスが誘起され、この２次元電子ガスを介してドレイン電極２２とソース電極２４が導通する。次に、ゲート電極３２に接地電圧が印加されると、２次元電子ガスが消失し、ドレイン電極２２とソース電極２４が非導通となる。このように、スイッチング素子１は、ゲート電極３２に印加する電圧に基づいてオンとオフが切り換わるトランジスタとして動作することができる。
【００２０】
スイッチング素子１のオン抵抗は、（１）ＳＴＯ基板１２とＬＡＯ薄膜１４の強相関ヘテロ構造に誘起される２次元電子ガスのシートキャリア抵抗、（２）ドレイン電極２２及びソース電極２４とＳＴＯ基板１２のコンタクト抵抗、の合計となる。ＳＴＯ基板１２とＬＡＯ薄膜１４の強相関ヘテロ構造に誘起される２次元電子ガスのキャリア移動度は、温度が低いほど高くなるという特徴を有する。例えば、このキャリア濃度は、室温では２０００ｃｍ2／Ｖｓであり、１００Ｋでは５０００ｃｍ2／Ｖｓであり、１．４Ｋでは１００００ｃｍ2／Ｖｓであるとされている。このため、２次元電子ガスのシートキャリア抵抗は、温度が低いほど低くなる。上記したように、スイッチング素子１は、ＳＭＥＳのコイルの両端を接続するスイッチとして利用される。このため、使用温度を８０Ｋと想定すると、２次元電子ガスのシートキャリア抵抗は、０．１ｍΩｃｍ2以下である。また、ドレイン電極２２及びソース電極２４とＳＴＯ基板１２のコンタクト抵抗は、上記したように、良好なオーミック接触という関係から、実質的に無視することができる。これにより、スイッチング素子１のオン抵抗は、使用温度を８０Ｋと想定すると、０．１ｍΩｃｍ2以下となり、極めて低い値となる。このように、スイッチング素子１は、低温環境下で低いオン抵抗を有することができる。
【００２１】
次に、スイッチング素子１の製造方法を説明する。まず、図２に示されるように、チャネル部１０を準備する。チャネル部１０は、ＳＴＯ基板１２の表面にＡＬＯ薄膜１４を成膜することで形成される。成膜方法は、ＰＬＤ法、スパッタ法、ＣＶＤ法、ＡＬＤ法、ＭＢＥ法又はスピンコート法を利用することができる。
【００２２】
次に、図３に示されるように、反応性イオンエッチング技術又はウェットエッチング技術を利用して、ＡＬＯ薄膜１４の一部を除去し、ＳＴＯ基板１２の表面の一部を露出させる。
【００２３】
次に、図４に示されるように、露出するＳＴＯ基板１２の表面にドレイン電極２２及びソース電極２４を成膜する。上記したように、ＳＴＯ基板１２とドレイン電極２２とソース電極２４の格子定数が同程度なので、ドレイン電極２２及びソース電極２４は、ＳＴＯ基板１２の表面に良好に成膜することができる。成膜方法は、ＰＬＤ法、スパッタ法、ＣＶＤ法、ＡＬＤ法、ＭＢＥ法又はスピンコート法を利用することができる。このように成膜されるドレイン電極２２及びソース電極２４は、アニール処理をすることなく、ＳＴＯ基板１２の表面に良好にオーミック接触することができる。このため、アニール処理による熱ストレスを回避することができるので、信頼性の高いスイッチング素子１を製造することができる。
【００２４】
次に、図５に示されるように、ＡＬＯ薄膜１４とドレイン電極２２とソース電極２４の表面に絶縁層３４を成膜する。成膜方法は、ＰＬＤ法、スパッタ法、ＣＶＤ法、ＡＬＤ法を利用することができる。次に、反応性イオンエッチング技術又はウェットエッチング技術を利用して、絶縁層３４の一部を除去し、ドレイン電極２２とソース電極２４の各々の表面の一部を露出させる。
【００２５】
最後に、絶縁層３４の表面にゲート電極３２を成膜する。成膜方法は、ＰＬＤ法、スパッタ法、ＣＶＤ法、を利用することができる。これにより、図１に示すスイッチング素子１が完成する。
【００２６】
図６に、変形例のスイッチング素子２を示す。なお、図１のスイッチング素子１と共通する構成要素については共通の符号を付し、その説明を省略する。図６に示されるように、スイッチング素子２は、ゲート電極３２がＬＡＯ薄膜１４の表面に直接的に接してショットキー電極を構成することを特徴とする。このように、絶縁ゲート電極に代えてショットキー電極であっても、スイッチング素子２は、ゲート電極３２に印加する電圧に基づいてオンとオフが切り換わるトランジスタとして動作することができる。さらに、ドレイン電極２２及びソース電極２４が、ＬＡＯ薄膜１４の表面に接して設けられていることを特徴とする。ＬＡＯ薄膜１４の厚みが十分に薄ければ、例えば５ｎｍ以下であれば、ドレイン電極２２及びソース電極２４は、ＬＡＯ薄膜１４の表面に良好に成膜することができ、ＬＡＯ薄膜１４を介してＳＴＯ基板１２に対して良好にオーミック接触することができる。
【００２７】
次に、スイッチング素子２の製造方法を説明する。チャネル部１０を準備する工程（図２）までは、スイッチング素子１の製造方法と同一である。次に、図７に示されるように、ＡＬＯ薄膜１４の表面の一部にドレイン電極２２及びソース電極２４を成膜する。上記したように、ＬＡＯ薄膜１４の厚みが十分に薄いので、ＳＴＯ基板１２とドレイン電極２２とソース電極２４の格子定数が同程度の関係により、ドレイン電極２２及びソース電極２４は、ＬＡＯ薄膜１４の表面に良好に成膜することができる。成膜方法は、ＰＬＤ法、スパッタ法、ＣＶＤ法、ＡＬＤ法、ＭＢＥ法又はスピンコート法を利用することができる。
【００２８】
最後に、ドレイン電極２２とソース電極２４の間のＬＡＯ薄膜１４の表面にゲート電極３２を成膜する。成膜方法は、ＰＬＤ法、スパッタ法、ＣＶＤ法、を利用することができる。これにより、図６に示すスイッチング素子２が完成する。
【００２９】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００３０】
例えば、上記例に代えて、基板の材料にＬａＡｌＯ3が用いられ、薄膜の材料にＳｒＴｉＯ3が用いられてもよい。また、強相関ヘテロ構造を構成する材料の組合せとしては、上記例に代えて、Ｉｎ／ｍｉｃａ、Ｓｎ／ＴＧＳ、Ｉｎ／ＩｎＯｘ／Ａｌ2Ｏ3、ＹＢａ2Ｃｕ3Ｏ7／Kapton、ＹＢａ2Ｃｕ3Ｏ7／ＳｒＴｉＯ3、ＧｄＢａ2Ｃｕ3Ｏ7／ＰＴＺ、ＮｄＢａ2Ｃｕ3Ｏ7／ＳｒＴｉＯ3、Ｂｉ／ＳｒＴｉＯ3、ＳｒＴｉＯ3／ＰＺＴが例示される。２次元電子ガスの濃度は低温ほど高くなることから、これらの材料の組合せで構成される強相関ヘテロ構造はいずれも、低温環境下で低いシートキャリア抵抗を有することができる。また、強相関ヘテロ構造に代えて、窒化物ヘテロ構造が用いられてもよい。窒化物ヘテロ構造を構成する材料の組合せとしては、ＡｌＧａＮ／ＧａＮ、ＩｎＡｌＮ／ＧａＮが例示される。窒化物ヘテロ構造においても、２次元電子ガスの濃度は低温ほど高くなることから、窒化物ヘテロ構造も、低温環境下で低いシートキャリア抵抗を有することができる。
【００３１】
また、チャネル部が強相関ヘテロ構造を有する上記例に代えて、チャネル部が単層で構成されていてもよい。この場合、チャネル部を構成する単層の材料には、ＬａＴｉＯ3、ＬａＶＯ3、ＬａＦｅＯ3、ＬａＶＯ3、ＬａＴｉＯ3、ＹＴｉＯ3、ＢａＴｉＯ3，ＫＴａＯ3が例示される。これらの材料を含む単層のチャネル部も、低温環境下で低いチャネル抵抗を有することができる。
【００３２】
また、ドレイン電極とソース電極に用いられる超電導材料には、チャネル部の強相関電子系材料（又は、窒化物半導体）の格子定数と同程度な格子定数を有する限りにおいて、様々な材料を採用することができる。金属系の超電導材料としてＮｂ、ＮｂＮ、ＮｂＣ、Ｎｂ3Ｓｎ、Ｖ3Ｓｉ，ＭｇＢ2、Ｎｂ3Ｇｅ、Ｎｂ-Ａｌ-Ｇｅが例示され、酸化物系の超電導材料としてＹＢａＣｕＯ、ＢｉＣａＳｒＣｕＯ、ＴｉＣａＢａＣｕＯ，Ｂｉ2Ｓｒ2ＣａＣｕ2Ｏｙ、Ｂｉ2Ｓｒ2ＣａＣｕ3Ｏｙ、ＢａＫＢｉＯ3、ＨｇＣａＢａＣｕＯが例示され、鉄系の超電導材料としてＳｍＦｅＡｓＯ1-ｘＦｘ、（Ｂａ1-ｘＫｘ）Ｆｅ2Ａｓ2が例示される。
【００３３】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３４】
１：スイッチング素子
１０：チャネル部
１２：ＳＴＯ基板
１４：ＬＡＯ薄膜
２２：ドレイン電極
２４：ソース電極
３２：ゲート電極
３４：絶縁層
【図１】
2018085461.tif 000003
【図２】
2018085461.tif 000004
【図３】
2018085461.tif 000005
【図４】
2018085461.tif 000006
【図５】
2018085461.tif 000007
【図６】
2018085461.tif 000008
【図７】
2018085461.tif 000009