(57)【要約】      （修正有）【課題】酸化物半導体薄膜のバンドギャップ内にある欠陥のエネルギー位置とその欠陥密度を予測し、ストレス耐性を正確、且つ簡便に評価する方法を提供すると共に、該評価に基づく酸化物半導体薄膜の品質管理方法を提供すること。【解決手段】μ−ＰＣＤ法によって測定した励起光停止後の経過時間毎の各信号値及びその経過時間を下記式（１）に代入して得られた各計算値のうち、計算値が最も高いピーク値及び前記ピーク値の時定数（μ秒）を選出し、前記ピーク値及び前記時定数から、酸化物半導体薄膜中に存在する欠陥準位のエネルギー位置と欠陥密度を推定する。ｘ＝信号値×信号値の経過時間・・・式（１）（式中、ｘ：計算値、信号値：マイクロ波の反射率（ｍＶ）、信号値の経過時間：励起光停止後から信号値までの経過時間（μ秒））【選択図】なし【特許請求の範囲】
【請求項１】
酸化物半導体薄膜が形成された試料に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記酸化物半導体薄膜からの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記酸化物半導体薄膜からの反射波の反射率の時間的な変化を測定し、励起光の照射停止後の経過時間（μ秒）毎のマイクロ波の反射率を信号値として記録する第１の工程と、
前記励起光の照射停止後の経過時間毎の各信号値、及びその経過時間を下記式（１）に代入して得られた各計算値のうち、計算値が最も高いピーク値、及び前記ピーク値の時定数（μ秒）を選出し、前記ピーク値、及び前記時定数から、前記酸化物半導体薄膜中に存在する欠陥準位のエネルギー位置と欠陥密度を推定する第２の工程を含むことを特徴とする酸化物半導体薄膜の品質評価方法。
ｘ＝信号値×信号値の経過時間・・・式（１）
（式中、
ｘ：計算値、
信号値：マイクロ波の反射率（ｍＶ）、
信号値の経過時間：励起光照射停止後から信号値までの経過時間（μ秒））
【請求項２】
前記第２の工程は、前記各計算値を縦軸、前記時定数（μ秒）を横軸として得られるマイクロ波の反射率の経過曲線に基づき、計算値が最も高いピーク値と前記ピーク値の時定数（μ秒）を選出することを特徴とする請求項１に記載の酸化物半導体薄膜の品質評価方法。
【請求項３】
前記ピーク値と前記ピーク値の時定数に基づいて、薄膜トランジスタに光照射と負バイアス、または正バイアスを印加したとき、印加前後のしきい値電圧の差ΔＶｔｈを評価することを特徴とする請求項１または２に記載の酸化物半導体薄膜の品質評価方法。
【請求項４】
前記第２の工程は、前記各計算値を縦軸、前記励起光の照射停止後の経過時間である時定数（μ秒）を対数表示したものを横軸として得られるマイクロ波の反射率の経過曲線において、縦軸をｙ軸、横軸をｘ軸とした場合における、前記経過曲線、ｙ＝０の直線、ｘ＝ｔ１の直線およびｘ＝ｔ２の直線（ただし、ｔ１とｔ２は任意の時定数であり、ｔ１＜ｔ２を満たす）とが囲む面積の値から、前記酸化物半導体薄膜中に存在するトータルの欠陥密度を推定することを更に含むことを特徴とする請求項１〜３のいずれか１項に記載の酸化物半導体薄膜の品質評価方法。
【請求項５】
前記経過曲線、ｙ＝０の直線、ｘ＝ｔ１の直線およびｘ＝ｔ２の直線とが囲む面積の値に基づいて、薄膜トランジスタに光照射と負バイアス、または正バイアスを印加したとき、印加前後のしきい値電圧の差ΔＶｔｈを評価することを特徴とする請求項４に記載の酸化物半導体薄膜の品質評価方法。
【請求項６】
前記酸化物半導体薄膜が、Ｉｎ、Ｇａ、Ｚｎ、およびＳｎよりなる群から選択される少なくとも１種以上の元素を含むことを特徴とする請求項１〜５のいずれか１項に記載の酸化物半導体薄膜の品質評価方法。
【請求項７】
前記酸化物半導体薄膜が、ゲート絶縁膜の表面に成膜されていることを特徴とする請求項１〜６のいずれか１項に記載の酸化物半導体薄膜の品質評価方法。
【請求項８】
前記酸化物半導体薄膜が、その表面に保護膜を有していることを特徴とする請求項１〜７のいずれか１項に記載の酸化物半導体薄膜の品質評価方法。
【請求項９】
半導体製造工程のいずれかの工程に、請求項１〜８のいずれか１項に記載の品質評価方法を適用することを特徴とする酸化物半導体薄膜の品質管理方法。
【請求項１０】
請求項１〜８のいずれか１項に記載の品質評価方法を用いる半導体の製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイや有機ＥＬディスプレイなどの表示装置に用いられる薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）に好適な酸化物半導体薄膜の品質評価方法、及び該酸化物半導体薄膜の品質管理方法、並びに該品質評価方法を用いる半導体の製造装置に関する。
【背景技術】
【０００２】
フラットパネルディスプレイ（ｆｌａｔ  ｐａｎｎｅｌ  ｄｉｓｐｌａｙ：以下、「ＦＰＤ」という）はテレビやスマートフォンなどの普及に伴い、高精細化、表示周波数の高速化、低消費電力化が要求されている。これに伴い、ディスプレイを駆動する回路に用いられるＴＦＴには、高速応答性、すなわち半導体特性として高移動度が要求されている。
【０００３】
ＴＦＴを形成する半導体薄膜材料として、近年、アモルファス酸化物半導体薄膜（以下、「酸化物半導体薄膜」という）が注目されており、特にＩｎ−Ｇａ−Ｚｎ−Ｏ４（以下、「ＩＧＺＯ」という）は有力な素材として研究されている。ＩＧＺＯは従来用いられていたアモルファスシリコン（以下、「ａ−Ｓｉ」という）よりも移動度が高く、高精細化が可能であると共に、リーク電流を抑えることができるためＦＰＤの低消費電力化に寄与するなどの利点を有する。そのため、ＩＧＺＯは大型・高解像度・高速駆動が要求される次世代ディスプレイなどへの適用が期待されている。
【０００４】
しかしながら、酸化物半導体薄膜はその多元性に起因する組成のずれ、あるいはアモルファスに起因する構造のゆらぎなどにより、膜中に電気的な欠陥が導入されることがある。特に酸化物半導体薄膜は、成膜工程で生じる格子欠陥や膜中の水素に起因して、ＴＦＴ特性を支配するキャリア濃度が大きく変化したり、その後の熱処理に起因して電子状態が変化し、ＴＦＴの品質に影響を及ぼすことが知られている。そのため、膜質に起因する移動度のばらつきや、光照射下における負バイアスストレスによってストレス印加前後のしきい値電圧（Ｖｔｈ：Ｔｈｒｅｓｈｏｌｄ  Ｖｏｌｔａｇｅ）がシフトし、スイッチング特性が変化するなどＴＦＴ特性への影響が問題となっている。例えばＦＰＤに組み込まれたＩＧＺＯを用いたＴＦＴは、使用中に晒される光や待機中の印加電圧によるストレスによってスイッチング特性が劣化することが問題となっている。また、ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を用いたＦＰＤにおいては、ＯＬＥＤを発光させる正方向の駆動電圧の影響で、Ｖｔｈがシフトすることが問題となっている。ＴＦＴ特性は酸化物半導体薄膜の電子状態に起因するため、ストレスによるスイッチング特性の劣化も酸化物半導体薄膜の電子状態の変化に起因すると考えられる。
【０００５】
したがって酸化物半導体薄膜の製造工程においては、酸化物半導体薄膜中の電子状態を把握すると共に、製造プロセスが電子状態に与える影響について評価し、その結果をフィードバックして製造条件を調整してＴＦＴの品質管理を行うことが、生産性向上の観点からは重要となる。
【０００６】
スイッチング特性に影響を及ぼすしきい値電圧の変化の差ΔＶｔｈ（以下、「しきい値シフトΔＶｔｈ」ということがある）を測定する試験方法として、待機状態のＴＦＴに負のゲート電圧（負のバイアス）が印加されると共に、バックライトの迷光による光照射を連続的に受ける状態を模擬した加速試験であるＬＮＢＴＳ（Ｌｉｇｈｔ  Ｎｅｇａｔｉｖｅ  Ｂｉａｓ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｓｔｒｅｓｓ）試験が採用されている。また、待機状態のＴＦＴに正のゲート電圧（正のバイアス）が印加された状態を模擬した加速試験として、ＰＢＴＳ（Ｐｏｓｉｔｉｖｅ  Ｂｉａｓ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｓｔｒｅｓｓ）試験が採用されている。ＬＮＢＴＳ試験やＰＢＴＳ試験はストレス印加前後のしきい値電圧の変化量を測定するものであり、該試験結果に基づいて算出される、しきい値シフトΔＶｔｈが小さいほど、ストレス耐性に優れており、実用上優れたスイッチング特性を有すると評価できる。ＬＮＢＴＳ試験やＰＢＴＳ試験は信頼性の高い評価手法として汎用されているが、これら試験を行うためには実際に電極付けしたＴＦＴを作製する必要があり、時間とコストを要するため、より簡便に、かつ正確にストレス耐性を評価できる手法が望まれていた。
【０００７】
ところで、電極付けすることなく、非接触式方法で、酸化物半導体薄膜のストレス耐性を評価する方法として、特許文献１及び非特許文献１にはマイクロ波光導電減衰法（以下、「Ｍｉｃｒｏｗａｖｅ  Ｐｈｏｔｏｃｏｎｄｕｃｔｉｖｉｔｙ  Ｄｅｃａｙ  Ｍｅｔｈｏｄ（μ−ＰＣＤ法）」ということがある）により、酸化物半導体薄膜のストレス耐性を定性的または定量的に評価する方法が開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１５−１３０４０４号公報
【非特許文献】
【０００９】
【非特許文献１】Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｖｏｌ．１１２、０５３７１５（２０１２）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１では、薄膜トランジスタの製造工程の任意の２工程間の酸化物半導体薄膜の電子状態を測定、評価することで、酸化物半導体薄膜の欠陥を把握し、酸化物半導体薄膜の品質を管理できる。しかしながら特許文献１の技術では１μ秒程度の遅い減衰のライフタイムに基づいてしきい値シフトΔＶｔｈを推定し、ＴＦＴ特性を評価しているが、遅い減衰のより長いライフタイムに存在する欠陥に起因するしきい値シフトΔＶｔｈは十分に推定できなかった。また非特許文献１は、温度変化から欠陥準位の活性化エネルギーを評価する技術であるが、複数の温度条件で測定を行う必要があるため高温になると試料が変質しやすく、また活性化エネルギー、すなわちエネルギー位置の把握はできるが、欠陥密度は評価できなかった。
【００１１】
本発明は上記の様な事情に着目してなされたものである。本発明の目的は、酸化物半導体薄膜のバンドギャップ内にある欠陥のエネルギー位置とその欠陥密度を予測し、ストレス耐性を正確、且つ簡便に評価する方法を提供すると共に、該評価に基づく酸化物半導体薄膜の品質管理方法、並びに半導体の製造装置を提供することである。
【課題を解決するための手段】
【００１２】
上記課題を解決し得た本発明の品質評価方法は、酸化物半導体薄膜が形成された試料に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記酸化物半導体薄膜からの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記酸化物半導体薄膜からの反射波の反射率の時間的な変化を測定し、励起光の照射停止後の経過時間（μ秒）毎のマイクロ波の反射率を信号値として記録する第１の工程と、
前記励起光の照射停止後の経過時間毎の各信号値、及びその経過時間を下記式（１）に代入して得られた各計算値のうち、計算値が最も高いピーク値（Ｎ値）、及び前記ピーク値の時定数（μ秒）を選出し、前記ピーク値、及び前記時定数から、前記酸化物半導体薄膜中に存在する欠陥準位のエネルギー位置と欠陥密度を推定する第２の工程を含むことに要旨を有する。
ｘ＝信号値×信号値の経過時間・・・式（１）
（式中、
ｘ：計算値、
信号値：マイクロ波の反射率（ｍＶ）、
信号値の経過時間：励起光照射停止後から信号値までの経過時間（μ秒））
【００１３】
上記第２の工程は、前記各計算値を縦軸、前記時定数（μ秒）を横軸として得られるマイクロ波の反射率の経過曲線に基づき、計算値が最も高いピーク値（Ｎ値）と前記ピーク値の時定数（μ秒）を選出することも好ましい実施態様である。
【００１４】
本発明によれば、前記ピーク値（Ｎ値）と前記ピーク値の時定数に基づいて、薄膜トランジスタに光照射と負バイアス、または正バイアスを印加したとき、印加前後のしきい値電圧の差ΔＶｔｈを評価することができる。
【００１５】
上記第２の工程は、前記各計算値を縦軸、前記励起光の照射停止後の経過時間である時定数（μ秒）を対数表示したものを横軸として得られるマイクロ波の反射率の経過曲線において、縦軸をｙ軸、横軸をｘ軸とした場合における、前記経過曲線、ｙ＝０の直線、ｘ＝ｔ１の直線およびｘ＝ｔ２の直線（ただし、ｔ１とｔ２は任意の時定数であり、ｔ１＜ｔ２を満たす）とが囲む面積の値から、前記酸化物半導体薄膜中に存在するトータルの欠陥密度を推定することを更に含むことも好ましい実施態様である。
【００１６】
本発明によれば、前記経過曲線、ｙ＝０の直線、ｘ＝ｔ１の直線およびｘ＝ｔ２の直線とが囲む面積の値に基づいて、薄膜トランジスタに光照射と負バイアス、または正バイアスを印加したとき、印加前後のしきい値電圧の差ΔＶｔｈを評価することができる。
【００１７】
また本発明では、上記酸化物半導体薄膜が、Ｉｎ、Ｇａ、Ｚｎ、およびＳｎよりなる群から選択される少なくとも１種以上の元素を含むことも望ましい実施形態である。
【００１８】
更に本発明では、上記酸化物半導体薄膜が、ゲート絶縁膜の表面に成膜されていること、あるいは更に上記酸化物半導体薄膜が、その表面に保護膜を有していることも好ましい実施態様である。また本発明には上記評価方法を適用する酸化物半導体薄膜の品質管理方法も含まれる。
【００１９】
また本発明には上記品質評価方法を用いる半導体の製造装置も含まれる。
【発明の効果】
【００２０】
本発明によれば、酸化物半導体薄膜中に存在する欠陥準位のエネルギー位置と密度を予測し、ストレス耐性を正確、且つ簡便に評価できる。また本発明の評価方法を半導体の製造装置、具体的には酸化物半導体薄膜の製造工程に採用することで、ＴＦＴの製造過程において酸化物半導体薄膜の品質を適切に管理できる。なお、本発明においてストレス耐性とは薄膜トランジスタに光照射と負バイアス、または正バイアスを印加したとき、印加前後のしきい値電圧の差ΔＶｔｈを意味する。
【図面の簡単な説明】
【００２１】
【図１】図１は、マイクロ波減衰波形の一例を示す図である。
【図２】図２は、実施例１（ＥＳＬ型ＴＦＴ）においてμ−ＰＣＤ法で得られたマイクロ波の反射波の減衰波形に対して、本発明の演算処理を行って得られた結果をプロットしたグラフである。
【図３】図３は、実施例１においてμ−ＰＣＤ法で得られたマイクロ波の反射波の減衰波形を本発明の演算処理を行って得られたピーク値とＬＮＢＴＳ試験で得られたしきい値電圧の変化の差ΔＶｔｈとの関係を示すグラフである。
【図４】図４は、ＬＮＢＴＳ試験と本発明の評価方法との相関関係を示す図である。
【図５】図５は、ＬＮＢＴＳ試験と特許文献１の評価方法との相関関係を示す図である。
【図６】図６は、実施例１における各試料のＮ値と、ピークが得られた時点での経過時間との関係を示す図である。
【図７】図７は、本発明に用いられる評価装置の一例を示す概略説明図である。
【図８】図８は、本発明に用いられる評価素子の配列構成の一例を示す評価用基板の概略図である。
【図９】図９は、本発明に用いられるＥＳＬ型ＴＦＴの概略断面構造の一例である。
【図１０】図１０は、本発明に用いられるＢＣＥ型ＴＦＴの概略断面構造の一例である。
【図１１Ａ】図１１Ａは、本発明に用いられるＢＣＥ型ＴＦＴ（ポストアニール温度：２５０℃）のＬＮＢＴＳ試験データの例である。
【図１１Ｂ】図１１Ｂは、本発明に用いられるＢＣＥ型ＴＦＴ（ポストアニール温度：２７０℃）のＬＮＢＴＳ試験データの例である。
【図１１Ｃ】図１１Ｃは、本発明に用いられるＢＣＥ型ＴＦＴ（ポストアニール温度：３００℃）のＬＮＢＴＳ試験データの例である。
【図１２Ａ】図１２Ａは、実施例２（ＢＣＥ型ＴＦＴ：ポストアニール温度：２５０℃）において、μ−ＰＣＤ法で得られたマイクロ波の反射波の減衰波形を本発明に基づく処理により演算した結果を示したグラフである。
【図１２Ｂ】図１２Ｂは、実施例２（ＢＣＥ型ＴＦＴ：ポストアニール温度：２７０℃）において、μ−ＰＣＤ法で得られたマイクロ波の反射波の減衰波形を本発明に基づく処理により演算した結果を示したグラフである。
【図１２Ｃ】図１２Ｃは、実施例２（ＢＣＥ型ＴＦＴ：ポストアニール温度：３００℃）において、μ−ＰＣＤ法で得られたマイクロ波の反射波の減衰波形を本発明に基づく処理により演算した結果を示したグラフである。
【図１３】図１３は、実施例２においてμ−ＰＣＤ法で得られたマイクロ波の反射波の減衰波形から本発明の演算処理を行って得られたピーク値とＬＮＢＴＳ試験で得られたしきい値電圧の変化の差ΔＶｔｈとの関係を示すグラフである。
【図１４Ａ】図１４Ａは、実施例３においてμ−ＰＣＤ法で得られたマイクロ波の反射波の減衰波形から本発明の演算処理を行って得られたピーク値とＬＮＢＴＳ試験で得られたしきい値電圧の変化の差ΔＶｔｈとの関係を示すグラフである。
【図１４Ｂ】図１４Ｂは、実施例３においてμ−ＰＣＤ法で得られたマイクロ波の反射波の減衰波形から本発明の演算処理を行って得られたピーク値とＰＢＴＳ試験で得られたしきい値電圧の変化の差ΔＶｔｈとの関係を示すグラフである。
【発明を実施するための形態】
【００２２】
以下、本発明を実施するための形態について、詳細に説明する。なお、本発明は、以下に説明する実施形態に限定されるものではない。
【００２３】
（第１の実施形態）
まず、本発明の第１の実施形態について説明する。本発明者らのこれまでの研究結果によって、μ−ＰＣＤ法による酸化物半導体薄膜の評価とＴＦＴのストレス耐性との間には以下の関係があることが明らかとなっている。
【００２４】
μ−ＰＣＤ法では、まず、酸化物半導体薄膜にバンドギャップを超えるエネルギーを持つレーザ（以下、「励起光」ということがある）を照射して、電子・正孔対を発生させて過剰キャリアを生成させる。過剰キャリアは再結合により消滅するが、消滅するまでの時間（以下、「ライフタイム」という）は欠陥準位や密度など酸化物半導体薄膜の物理的特性（以下、「膜質」ということがある）に影響を受ける。またレーザの照射により発生した過剰キャリアは酸化物半導体薄膜の導電率を増加させるため、マイクロ波の反射率は過剰キャリアの密度に比例して変化する。したがってμ−ＰＣＤ法ではマイクロ波の反射率の時間変化からライフタイムを測定できる。
【００２５】
μ−ＰＣＤ法によって得られるマイクロ波の減衰曲線は図１に示すような減衰波形になる。図１に示すように励起光照射によるキャリア注入速度と消失速度が等しくなったときに過剰キャリア密度は一定のピークを形成する。その後励起光の照射を停止すると、過剰キャリアは再結合により消滅するため減衰する。減衰波形のうち、励起光照射停止後１μ秒までの減衰を速い減衰、１μ秒以降を遅い減衰という。特許文献１では遅い減衰のうち、励起光照射停止後１μ秒程度に対応する傾きτ２、すなわちマイクロ波反射強度が最大値の１／ｅから最大値の１／ｅ２になるまでの反射波強度の減衰曲線を対数変換した傾きの逆数として算出したτ２は、しきい値シフトΔＶｔｈと比例関係にあり、相関していることが開示されている。
【００２６】
しかしながらこの評価方法は励起光照射停止後１μ秒程度に存在するトラップ準位に起因する遅い減衰の傾きを推論しているに過ぎず、より長いライフタイムに存在する欠陥に起因するしきい値シフトΔＶｔｈは評価できなかった。詳細は実施例に記載しているが、例えば図５に示すように特許文献１の評価方法で得たライフタイム（μ−ＰＣＤ法の減衰波形から取得した遅い減衰の傾きτ２）とＬＮＢＴＳ試験によって測定したしきい値シフトΔＶｔｈは、Ｓａｍｐｌｅ  ＩＤ．１が示すように試料Ｎｏ．３−１についてはほぼ一致していたが、Ｓａｍｐｌｅ  ＩＤ．６が示すように試料Ｎｏ．３−６については乖離していた。このように特許文献１の方法ではライフタイム１〜２μ秒程度に欠陥が存在する場合のしきい値シフトΔＶｔｈは高い精度で推定できるが、それよりも遅いライフタイムに欠陥が存在する場合についてはしきい値シフトΔＶｔｈを十分に推定できなかった。
【００２７】
本発明者らが鋭意研究を重ねた結果、上記マイクロ波の減衰波形を用いて、１μ秒よりも遅いライフタイム、例えば１０〜数１０μ秒に存在する欠陥に起因するしきい値シフトΔＶｔｈを評価できることを見出した。
【００２８】
本発明でも特許文献１と同じ方法により、第１の工程を行ってライフタイムを測定する。第１の工程とは、酸化物半導体薄膜が形成された試料に励起光及びマイクロ波を照射し、該励起光の照射により変化する前記マイクロ波の該酸化物半導体薄膜からの反射波の最大値、すなわち、ピークを測定した後、該励起光の照射を停止し、該励起光の照射停止後の該マイクロ波の該酸化物半導体薄膜からの反射波の反射率の時間的な変化を測定し、該励起光照射停止後の経過時間（μ秒）毎のマイクロ波の反射率を信号値として記録する工程である。
【００２９】
上記信号値を後記するようにグラフにプロットすると、特許文献１で使用されているマイクロ波の反射率の減衰曲線が得られるが、本発明では上記経過時間（μ秒）と経過時間毎の信号値を利用して下記第２の工程を行う。
【００３０】
上記励起光照射停止後の経過時間毎の各信号値、及びその経過時間を下記式（１）に代入して計算値を得る。
ｘ＝信号値×信号値の経過時間・・・式（１）
式中、ｘ：計算値、
信号値：マイクロ波の反射率（ｍＶ）、
信号値の経過時間：励起光照射停止後から信号値までの経過時間（μ秒）である。
【００３１】
次に式（１）に代入して得られた各計算値から、計算値が最も高いピーク値（Ｎ値）、及び該ピーク値をとる経過時間（μ秒）を選出する。そして該ピーク値は欠陥密度の相対値に相当し、またピーク値をとる経過時間（μ秒）は欠陥の時定数（μ秒）、すなわち、欠陥のエネルギー位置に相当することがわかった。
【００３２】
上記ピーク値に基づいて欠陥のエネルギー位置と欠陥密度を推定できる理由は以下のように考えられる。すなわち、酸化物半導体薄膜中の欠陥に捕獲された電子は、そのエネルギー位置により下記式（２）で算出される時定数で再度伝導帯に放出される。
【００３３】
１／τ＝Ｎｅσｎνｔｈ・ｅｘｐ（−ΔＥ／ｋＴ）・・・式（２）
式中、
τ：時定数（Ｔｉｍｅ  Ｃｏｎｓｔａｎｔ）
Ｎｅ：伝導帯端での有効状態密度（Ｅｆｆｅｃｔｉｖｅ  Ｄｅｎｓｉｔｙ  Ｏｆ  Ｓｔａｔｅｓ  ｉｎ  ｔｈｅ  ＣＢＭ（ｃｏｎｄｕｃｔｉｏｎ  Ｂａｎｄ  Ｍｉｎｉｍｕｍ））
σｎ：電子捕獲断面積（Ｃａｐｔｕｒｅ  Ｃｒｏｓｓ  Ｓｅｃｔｉｏｎ  Ｏｆ  Ｅｌｅｃｔｒｏｎ）
νｔｈ：熱運動速度（Ｔｈｅｒｍａｌ  Ｖｅｌｏｃｉｔｙ）
ΔＥ：エネルギー変化
ｋ：ボルツマン定数（Ｂｏｌｔｚｍａｎｎ  Ｃｏｎｓｔａｎｔ）
Ｔ：絶対温度（Ａｂｓｏｌｕｔｅ  Ｔｅｍｐｅｒａｔｕｒｅ）
【００３４】
上記時定数τの逆数は、電子の放出率ｅｎであり、時間単位あたりに放出される電子数に相当する。そのため、伝導帯に放出される単位体積あたりの電子数の変化は、下記式（３）で表される。
ｄｎ／ｄｔ＝ＮＴ×ｅｎ＝ＮＴ×１／τ・・・式（３）
式中、ＮＴは、電子が捕獲されているある時定数を持つ欠陥準位の密度
【００３５】
そして式（３）の両辺に素電荷をかけると、荷電の時間変化を示す式、すなわち電流が得られる。そのためμ−ＰＣＤ法の反射率の変化は捕獲された電子からの放出に基づく光電流の変化と等しくなる。したがって得られたマイクロ波の減衰波形の測定時間における信号値にそれぞれの測定時間をかけて、縦軸にマイクロ波の反射率と時定数の積、横軸にそれぞれの時定数をプロットすると、酸化物半導体薄膜中に存在する欠陥のエネルギー位置と、密度を相対的に評価できる。
【００３６】
更に上記式（１）によって得られる計算値と、ＬＮＢＴＳ試験によって測定したしきい値シフトΔＶｔｈとは高い相関関係を有することがわかった。詳細は実施例に記載しているが、上記したように特許文献１の評価方法では、図５のサンプルＩＤ．６に示すようにτ２としきい値シフトΔＶｔｈが乖離しており、高精度で推定することは難しかった。一方、図４のサンプルＩＤ．６に示すように本発明の評価方法に基づくピーク値としきい値シフトΔＶｔｈはほぼ一致した。また本発明の評価方法ではサンプルＩＤ．１についても同様に一致した結果が得られた。したがって本発明の評価方法に基づけば、従来の評価方法と比べて、しきい値シフトΔＶｔｈをより高精度で推定できる。本発明の評価方法では、好ましくは０．１μ秒以上、より好ましくは０．５μ秒以上、更に好ましくは１μ秒以上、最も好ましくは１０μ秒以上であって、好ましくは１００μ秒以下、より好ましくは５０μ秒以下、更に好ましくは３０μ秒以下、最も好ましくは２０μ秒以下の範囲におけるマイクロ波の反射波の範囲におけるストレス耐性を評価できる。
【００３７】
以下、本発明の評価方法について説明する。本発明に用いられる装置としては、例えば特許文献１などでも使用している公知のライフタイム測定装置が挙げられる。上記装置の説明は特許文献１や特開２０１２−３３８５７号公報に詳述されているので、それを参照すればよい。但し、本発明に用いられる装置はこれに限定されない。
【００３８】
まず、酸化物半導体薄膜が形成された試料を用意する。酸化物半導体薄膜として、Ｉｎ、Ｇａ、Ｚｎ、およびＳｎよりなる群から選択される少なくとも１種以上の元素を含む非晶質の酸化物半導体薄膜が好ましく用いられる。これらの元素は単独で含有しても良く、二種以上を併用しても良い。具体的には例えば、Ｉｎ酸化物、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｉｎ−Ｇａ酸化物、Ｚｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｚｎ酸化物などが挙げられる。
【００３９】
上記酸化物半導体薄膜の厚さは、例えば、数十ｎｍ〜５００ｎｍ程度であることが好ましい。上記厚さの上限について、より好ましくは２００ｎｍ以下であり、更に好ましくは１００ｎｍ以下である。また、上記厚さの下限について、より好ましくは１０ｎｍ以上であり、更に好ましくは３０ｎｍ以上である。
【００４０】
本発明に用いられる上記試料は、基板の上に、上記酸化物半導体薄膜が形成されたものである。上記基板は、本発明の技術分野に通常用いられる各種基板を用いることができるが、例えば、厚み０．７ｍｍ程度、大きさ（広さ）が第１世代〜第１０世代と呼ばれる数十ｃｍ２から数ｍ２を超える液晶表示装置用のガラス基板などを用いることができる。
【００４１】
このような試料に対し、上記したように励起光およびマイクロ波を照射する。上記第１の工程を行ってマイクロ波の反射率の時間的な変化を測定し、励起光照射停止後の経過時間（μ秒）毎のマイクロ波の反射率を信号値として記録する。そして上記経過時間（μ秒）と経過時間毎の信号値を上記式（１）に代入し、経過時間毎の計算値を得る。例えば経過時間ｔ１、ｔ２、ｔ３・・・ｔｚ（ｚは経過時間）に対応する信号値を式（１）に代入し、計算値ｘｔ１、ｘｔ２、ｘｔ３・・・ｘｔｚを算出する。そしてこれら計算値からピーク値（Ｎ値）、及び前記ピーク値をとる経過時間（μ秒）を選出する。選出にはコンピュータなどの演算処理手段を用いればよい。このときの該ピーク値は欠陥密度の相対値に相当し、またピーク値をとる経過時間（μ秒）は、その欠陥の時定数（μ秒）を意味しており、欠陥のエネルギー位置に相当する。
【００４２】
また上記該ピーク値と該時定数の選出方法として例えば、上記各計算値を縦軸、上記時定数（μ秒）を横軸として得られるマイクロ波の反射率の経過曲線を作成し、該経過曲線に基づき、計算値が最も高いピーク値と該ピーク値の時定数（μ秒）を選出することもできる。
【００４３】
なお、プロットした結果は例えば図２に示すようにピークを形成した後、減衰する経過曲線を描く。これは減衰曲線が、伝導帯下の欠陥のエネルギー分布を示していることから、通常は、主要な欠陥、例えばストレス特性を左右する欠陥が他の欠陥よりも大きく広がって分布していることを示している。
【００４４】
そして該経過曲線から最も高いピークに位置する計算値であるピーク値（Ｎ値）を特定する。該ピーク値の計算値からは、その時定数を持つ欠陥密度を推定でき、また該ピーク値の時定数からは欠陥準位のエネルギー位置を推定できる。ピーク値の計算値が高い程、欠陥密度が高く、また時定数が大きい程、欠陥準位のエネルギー位置は深いことを示す。したがって本発明の評価方法によれば、酸化物半導体薄膜中の欠陥位置と該欠陥密度を推定できる。そして上記したようにピーク値からストレス耐性、具体的にはＬＮＢＴＳ試験と同等のしきい値シフトΔＶｔｈを評価できる。
【００４５】
以上、本発明の第１の実施形態に係る酸化物半導体薄膜の評価方法について詳述した。
【００４６】
（第２の実施形態）
続いて、本発明の第２の実施形態について説明する。上記で説明した、励起光の照射停止後の経過時間毎の各信号値、及びその経過時間を上記式（１）に代入して得られた各計算値は、電子が捕獲されている、ある時定数を持つ欠陥準位の密度に相当する。このため、上記各計算値を縦軸、励起光の照射停止後の経過時間である時定数（μ秒）を対数表示したものを横軸として得られるマイクロ波の反射率の経過曲線に関し、縦軸をｙ軸、横軸をｘ軸とした場合において、この経過曲線、ｙ＝０の直線（ｘ軸）、ｘ＝ｔ１の直線およびｘ＝ｔ２の直線（ただし、ｔ１とｔ２は任意の時定数であり、ｔ１＜ｔ２を満たす）とが囲む面積に相当する値は、酸化物半導体薄膜中のトータルの欠陥密度に比例する値になる。言い換えると、上記経過曲線に対し横軸（ｘ軸）を時間の対数として、ｘ＝ｔ１からｘ＝ｔ２の積分区間で積分した値が、酸化物半導体薄膜中のトータルの欠陥密度に比例する値になる。なお、上記面積における代表的なものとしては、上記経過曲線、縦軸（ｘ＝０の直線）および横軸（ｙ＝０の直線）とが囲む面積である。ただし、上記経過曲線が横軸（ｙ＝０の直線）と交わっていない場合には、上記経過曲線、縦軸（ｘ＝０の直線）およびｘ＝ｔ３の直線（ｔ３は、上記経過曲線の終端（右端）に対応する時定数）とが囲む面積が、上記面積に相当する。
【００４７】
また、薄膜トランジスタに光照射と負バイアス、または正バイアスを印加したとき引き起こされる印加前後のしきい値電圧の差ΔＶｔｈは、後述するバックチャネルエッチ型（ＢＣＥ−）ＴＦＴの場合には、酸化物半導体薄膜中に存在するしきい値シフトを引き起こすトータルの欠陥密度に比例することが知られている。
【００４８】
以上のことから、上記積分値（上記経過曲線、ｙ＝０の直線、ｘ＝ｔ１の直線およびｘ＝ｔ２の直線とが囲む面積に相当する値）に基づいて、薄膜トランジスタに光照射と負バイアス、または正バイアスを印加したとき、印加前後のしきい値電圧の差ΔＶｔｈを評価することもできる。
【００４９】
なお、第１の実施形態で説明した、上記ピーク値および上記時定数から上記酸化物半導体薄膜中に存在する欠陥準位のエネルギー位置と欠陥密度を推定する工程と、第２の実施形態で説明した、上記経過曲線、ｙ＝０の直線、ｘ＝ｔ１の直線およびｘ＝ｔ２の直線とが囲む面積の値から上記酸化物半導体薄膜中に存在するトータルの欠陥密度を推定する工程を組み合わせて実施することも可能である。第１の実施形態と第２の実施形態を組み合わせて実施することにより、ストレス耐性をより正確に評価することが可能となる。
【００５０】
以上、本発明の第２の実施形態に係る酸化物半導体薄膜の評価方法について詳述した。
【００５１】
本発明には、上記評価方法を、半導体製造工程のいずれかの工程に適用して酸化物半導体薄膜の品質管理を行なう方法も含まれる。上記評価方法を、上記製造工程のいずれかの工程に適用することによって、酸化物半導体薄膜のストレス耐性を評価した結果をフィードバックし、製造条件を調整するなどして膜質の管理を行うことができるため、酸化物半導体の品質管理を適切に行うことができる。
【００５２】
ここで、上記「いずれかの工程」は、半導体製造工程における任意の工程を意味する。本発明者らの検討結果によれば、ストレス耐性に影響を及ぼす製造工程として、（ｉ）ゲート絶縁膜の成膜工程、（ｉｉ）酸化物半導体薄膜の成膜工程、（ｉｉｉ）上記酸化物半導体薄膜成膜後の熱処理工程（以下、「プレアニール工程」ということがある）、（ｉｖ）酸化物半導体薄膜の表面に形成され得る保護膜の成膜工程、（ｖ）上記保護膜成膜後の熱処理（以下、「ポストアニール処理」ということがある）工程などがあることを知見しており、例えば、これらの工程に上記の評価方法を適用すれば、酸化物半導体薄膜の品質を精度良く管理することができる。
【００５３】
ここで上記保護膜、すなわちパッシベーション絶縁膜には、酸化物半導体薄膜の表面を直接保護するためのエッチストップ層、および当該保護膜の表面を更に保護するための最終保護膜の両方が含まれる。
【００５４】
また、半導体層の上に直接電極を形成した後にエッチングをしてチャネル部分を形成するＢＣＥ型トランジスタの場合には、（ｖｉ）ＢＣＥエッチング工程、（ｖｉｉ）エッチング後の保護膜形成工程、などへの適用が好適である。
【００５５】
具体的には、例えば基板上へ、ゲート絶縁膜を形成した後、若しくはゲート絶縁膜を形成せずに直接、酸化物半導体薄膜を形成し、その直後に、上記の評価方法を行っても良い。或いは、基板上、またはゲート絶縁膜上へ形成した酸化物半導体薄膜に対して、例えば酸素や水蒸気によるプレアニール処理を行った後に上記の評価方法を行っても良いし、或いは、保護膜の形成前に行っても良い。更に上記の評価方法は、上記製造工程の一工程でワンポイントで行なっても良いし、二以上の工程の複数のポイントで行っても良い。後者のように二以上の工程に本発明の評価方法を適用することにより、酸化物半導体薄膜の面内分布、すなわち、面内におけるＶｔｈのばらつきを測定することができる。
【００５６】
本発明では、例えば、基板の上に酸化物半導体薄膜を形成する場合；ゲート絶縁膜を形成した後、その上に酸化物半導体薄膜を形成する場合；酸化物半導体薄膜を形成した後、プレアニール処理する場合、なお、酸化物半導体薄膜の形成前にゲート絶縁膜を形成しても良いし形成しなくても良い；或いは、上記のいずれかの後、得られた酸化物半導体薄膜の上に保護膜、但し、当該保護膜を更に保護するための最終保護膜も含む、を形成する場合；或いは、その後にポストアニール処理などする場合；などに、本発明の評価方法を適用することができる。
【００５７】
本発明の評価方法を用いれば、酸化物半導体薄膜の材料開発段階において、様々な組成や濃度の酸化物半導体薄膜のストレス耐性を簡易に短時間で、且つ低コストで評価することができる。また本発明の評価方法を用いれば、液晶表示装置などの製造ラインにおいて、酸化物半導体薄膜の電気的特性をインラインで短時間に評価することができ、更に非接触型で行うことができるため、歩留まりの向上など、生産性を向上することができ、酸化物半導体の品質管理を適切に行うことができる。
【００５８】
本発明には、上記のいずれかに記載の評価方法に用いられる評価素子も含まれる。上記評価素子は、基板の上に酸化物半導体薄膜が形成されたものであり、前述した（ｉ）〜（ｖｉｉ）の工程などに代表される「いずれかの工程」に対応する構成からなる。
【００５９】
上記酸化物半導体薄膜の電子状態の測定に適した評価素子は、基板またはゲート絶縁膜の表面に直接、酸化物半導体薄膜が形成されていることが重要である。すなわち、酸化物半導体薄膜の直下にゲート電極などの金属電極は存在しない。酸化物半導体薄膜の直下にゲート電極が存在すると、ゲート電極の自由キャリアが１０１８ｃｍ−３以上と多いため、前記マイクロ波の反射率に対し、該ゲート電極の影響が優性になるからである。
【００６０】
また評価素子の構成は特に限定されず、本発明の評価方法を組み込む製造工程に応じた構成とすればよい。評価素子の構成として例えば、（ａ）酸化物半導体薄膜が基板の表面に直接形成されたもの；（ｂ）酸化物半導体薄膜が基板の表面に形成したゲート絶縁膜の表面に直接形成されたもの；（ｃ）上記（ａ）または上記（ｂ）の酸化物半導体薄膜の表面に保護膜が形成されたもの；などが挙げられる。なお、保護膜はエッチストップ層、あるいは最終保護膜であってもよいし、両方がこの順序で形成されていてもよい。
【００６１】
また酸化物半導体薄膜、及び保護膜など基板に積層させる薄膜は必要に応じてパターニングしたものであってもよい。例えば基板上にゲート絶縁膜、パターニングされた酸化物半導体薄膜、およびパターニングされた保護膜であるエッチストップ層をこの順序で形成されていてもよい。あるいは更に最終保護膜が形成されていてもよい。
【００６２】
また、半導体層の上に直接電極を形成した後にエッチングをしてチャネル部分を形成するＢＣＥ型トランジスタの場合には、一旦ソース／ドレイン（Ｓ／Ｄ）電極となる金属（モリブデンなど）を一旦形成して、その後、エッチングにより除去して測定を行うとよい。さらに、その上に保護膜が形成されていても良い。
【００６３】
更に本発明には、上記のいずれかに記載の評価素子が基板上に複数配置された評価装置も含まれる。
【００６４】
図８は、上記評価素子の構成の一例を示す概略図である。図８に示すように、ディスプレイ５０の量産ラインで用いられるマザーガラス５１に、複数の評価素子４９が規則的に配列して設置されている。このような評価装置を用いることにより、酸化物半導体薄膜の品質管理、具体的には基板面内におけるしきい値電圧Ｖｔｈのばらつき（以下、「基板面内分布」ということがある）、基板間におけるしきい値電圧Ｖｔｈのばらつき（以下、「基板間分布」ということがある）を測定できる。
【００６５】
［品質管理方法］
本発明には、上記の評価方法を適用して酸化物半導体薄膜の品質管理を行う方法も含まれる。品質管理方法としては、上記したように本発明の評価方法を適用して、酸化物半導体薄膜の電子状態の評価結果をフィードバックすればよい。該フィードバックに基づいて製造条件、具体的には上記した（ｉ）〜（ｖ）の製造工程の少なくとも１つの製造条件を調整すれば酸化物半導体薄膜の欠陥を減少できる。その結果、酸化物半導体薄膜の適切な品質管理ができる。
【００６６】
［評価装置］
以下、本発明の実施形態について図面を用いて詳細に説明する。ただし、本発明に適した評価装置は以下の構成に限定されず、適宜変更を加えることも可能である。
【００６７】
図７は、μ−ＰＣＤ法を用いて酸化物半導体薄膜を非接触式方法で測定する際に用いる装置の構成の一例を示す概略図である。図７に示す評価装置は、ガラス基板２０ａに酸化物半導体薄膜２０ｂが形成された構成を有する試料２０の測定部位に対して励起光を照射して酸化物半導体薄膜中に電子−正孔対を生成する励起光照射手段１、該試料２０の測定部位に対してマイクロ波を照射するマイクロ波照射手段３、励起光の照射により変化するマイクロ波の試料２０からの反射マイクロ波の強度を検出する反射マイクロ波強度検出手段７、前記反射マイクロ波強度検出手段の検出データに基づいて試料２０の電気抵抗率を評価する手段を備えており、該構成により同一の装置で反射率の変化と電気抵抗率を測定・評価できる。
【００６８】
励起光照射手段１は、好ましくは酸化物半導体薄膜のバンドキャップ以上のエネルギーを出力する光源を有するものであり、例えば光源に紫外線レーザを用いればよい。具体的には波長３４９ｎｍ、パワー１μＪ／ｐｕｌｓｅ、パルス幅１５ｎｓ程度、ビーム径１．５ｍｍ程度のパルス状の紫外光、例えばＹＬＦレーザ第三高調波等を励起光として出射するパルスレーザなどの半導体レーザ等である。
【００６９】
また、励起光照射手段１は評価手段９から伝送（図中、破線）されてくるタイミング信号の入力をトリガとして励起光であるパルス光を出力する。なお、タイミング信号は、同時に信号処理装置８に対しても伝送される。また励起光照射手段１から出力される励起光は出力調整用パワーモニター１６ａと出力調整手段１６ｂによって出力を調整することができる。
【００７０】
励起光は励起光照射手段１からミラーなどの光路変更手段１２で反射され、図示しない集光レンズなどの集光手段によって集光され、第１導波管６ａに設けられた微小開口６ｃを通過し、その第１導波管６ａの試料２０に近接する開口部６ｄを通じて、試料２０の例えば、直径５〜１０μｍ程度の測定部位に対して照射される。これにより試料２０における励起光照射領域２１において励起キャリアが発生する。
【００７１】
例えば、周波数２６ＧＨｚのガンダイオード等のマイクロ波照射手段３から出力されたマイクロ波は１０ｄＢカプラ等の方向性結合器４で分岐され、一方の出力波はマジックＴ５側へ伝送され、他方の出力波は相位調整器４ａ、反射マイクロ波強度検出手段７のＬＯ入力端へ伝送される。
【００７２】
マジックＴ５に伝送された出力は２分岐され、一方のマイクロ波は第１導波管（信号用導波管）６ａから試料２０における励起光照射領域２１に照射されると共に、その反射波は再び第１導波管６ａからマジックＴ５に伝送される。他方のマイクロ波は参照用導波管である第２導波管６ｂから励起光照射領域２１以外の試料２０に照射されると共に、その反射波は第２導波管６ｂからマジックＴ５に伝送される。そしてマジックＴ５からこれら反射波の差信号が反射マイクロ波強度検出手段７のＲＦ入力端に伝送される。
【００７３】
反射マイクロ波強度検出手段７ではＬＯ入力端へ伝送されたマイクロ波と上記反射波の差信とを混合することによって検波信号Ｓｇ１を信号処理装置８に出力する。検波信号Ｓｇ１は、反射波差信号Ｒｔ１の強度の一例を表す信号である。
【００７４】
反射マイクロ波強度検出手段７により検出される反射波差信号Ｒｔ１の強度は、試料２０の測定部位に対する励起光の照射により変化する。具体的には、反射波差信号Ｒｔ１の強度は、励起光の照射によって一時的に強くなった後に減衰する。また測定部位に不純物や欠陥等が多いほど反射波差信号Ｒｔ１の強度のピーク値は小さくなり、その減衰時間、すなわちキャリア寿命も短くなる。
【００７５】
ここで励起光の照射により変化する反射波差信号Ｒｔ１の強度について、そのピーク値が生じてから励起光照射停止後に見られる遅い減衰に対応するパラメータが、試料２０の電気抵抗率を評価する指標となる。
【００７６】
信号処理装置８は、反射マイクロ波強度検出手段７により検出される反射波差信号Ｒｔ１の強度の変化のピーク値Ｓｐを検出し、その検出結果を評価手段９に伝送する装置である。より具体的には信号処理装置８は、評価手段９からのタイミング信号の入力をトリガとして反射波差信号Ｒｔ１の変化を所定時間監視し、その間に得られる反射波差信号Ｒｔ１のレベルの最高値を反射波差信号Ｒｔ１の強度の変化のピーク値Ｓｐとして検出する。ここで信号処理装置８は、反射波差信号Ｒｔ１に対して遅延処理を施す遅延回路を備え、遅延処理後の信号に対して所定のサンプリング周波数で信号強度を順次検出し、その検出値の変化から反射波差信号Ｒｔ１の強度の変化のピーク値Ｓｐを検出する。
【００７７】
評価手段９としては、ＣＰＵ、記憶部、入出力信号のインターフェース等を備えたコンピュータを用いることができ、ＣＰＵが所定のプログラムを実行することによって各種の処理を実行する。
【００７８】
例えば、評価手段９は、励起光照射手段１及び信号処理装置８に対して励起光の出力タイミングを表すタイミング信号を出力すると共に、信号処理装置８によって検出される反射波差信号Ｒｔ１のピーク値Ｓｐを取り込んで当該評価手段９が備える記憶部に記録する。記録された反射波差信号Ｒｔ１（検出データ）は、試料２０の電気抵抗率の評価に用いられる。
【００７９】
またステージコントローラ１０は、評価手段９からの指令に従ってＸ−Ｙステージ１１を制御することにより、試料２０における測定部位の位置決め制御を行う。
【００８０】
Ｘ−Ｙステージ１１の上側には図示しない試料台が設けられている。試料台は、アルミニウム、ステンレス或いは鉄等の金属又はその他の導体からなる板状の導体部材である。その上側に図示しない基板保持部が設けられ、さらにその基板保持部の上に試料２０が載置される。
【００８１】
基板保持部は、試料台に対してその上側に固定された固形の誘電体である。基板保持部は基板と試料台との間に挿入される固形の誘電体であり、その材質は、例えばガラスやセラミック等の比較的屈折率の大きな誘電体である。これにより基板保持部を媒質とするマイクロ波の波長が短くなり、基板保持部としてより厚みの薄い軽量なものを採用できる。
【００８２】
以上、本発明の電気抵抗率を評価するための構成によれば、励起光照射手段１から照射された励起光によって酸化物半導体薄膜中に光励起キャリアが生成されると共に、マイクロ波照射手段３から照射されたマイクロ波の電界で光励起キャリアが運動し、その運動状態は、半導体中の不純物、欠陥等の存在によって影響を受ける。このため、反射マイクロ波強度検出手段７で、試料からの反射マイクロ波の強度を検出し、評価手段９で既に説明したように過剰キャリア濃度の変化を解析することで、酸化物半導体薄膜のキャリア濃度を判定し、電子状態の変化から間接的に電気抵抗率を評価することができる。この際、評価手段９が、Ｘ−Ｙステージ１１などから成るステージの位置を制御することで、所定の範囲の電気抵抗率を判定するマッピング測定も可能である。
【００８３】
［薄膜トランジスタの製造方法、及び半導体の製造装置］
上記評価方法をＴＦＴの製造方法に適用することで、ストレス耐性に優れた酸化物半導体薄膜を有するＴＦＴを製造することができる。本発明の上記評価方法は各種公知の半導体の製造装置に幅広く適用できるため、上記したように欠陥準位のエネルギー位置と密度を予測し、ストレス耐性を正確、且つ簡便に評価できる。
【００８４】
ＴＦＴは、基板上に、ゲート絶縁膜、酸化物半導体薄膜、前記酸化物半導体薄膜の表面に形成される保護膜、およびソース電極・ドレイン電極を有する。そしてＴＦＴの酸化物半導体薄膜、及び保護膜等は上記酸化物半導体薄膜の評価に基いて決定した条件で成膜すればよい。
【実施例】
【００８５】
以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。
【００８６】
＜実施例１＞
（１）ＴＦＴ特性およびストレス耐性測定用ＴＦＴ試料の作製
図９に示すエッチストッパー（ＥＳＬ；Ｅｔｃｈ  Ｓｔｏｐｐｅｒ  Ｌａｙｅｒ）型ＴＦＴを作製した。まず、６インチ×厚さ０．７ｍｍのガラス基板２０ａの上に、ゲート電極４２としてＭｏ薄膜を１００ｎｍ、およびＳｉＯ２ゲート絶縁膜４３を膜厚２００ｎｍ、順次成膜した。ゲート電極４２は純Ｍｏのスパッタリングターゲットを用いてＤＣスパッタ法により形成した。スパッタリング条件は基板温度：室温、ガス圧：２ｍＴｏｒｒとした。また、ゲート絶縁膜４３はプラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ４とＮ２Ｏの混合ガスをＮ２Ｏ＝１００ｓｃｃｍ、ＳｉＨ４＝４ｓｃｃｍ、Ｎ２＝３６ｓｃｃｍ、成膜パワー：３００Ｗ、成膜温度：３２０℃とした。
【００８７】
次に、酸化物半導体薄膜２０ｂとしてＩＧＺＯをスパッタリング法で成膜した。なお、本実施例では酸素添加量を下記のように変更して複数の試料を作製した。
スパッタリング装置：アルバック社製「ＣＳ−２００」
スパッタリングターゲットの組成：ＩｎＧａＺｎＯ４［Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子比）］
基板温度：室温
酸化物半導体薄膜の膜厚：４０ｎｍ
ガス圧：１ｍＴｏｒｒ
酸素添加量：Ｏ２／（Ａｒ＋Ｏ２）＝４％（体積比）：試料２−１、２−２
１２％（体積比）：試料２−３、２−４
２０％（体積比）：試料２−５、２−６
【００８８】
上記のようにして酸化物半導体薄膜２０ｂを成膜した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。ウェットエッチャント液としては、関東化学製「ＩＴＯ−０７Ｎ」を使用した。
【００８９】
このようにして酸化物半導体薄膜２０ｂをパターニングした後、膜質を向上させるため、プレアニール処理を行った。
【００９０】
プレアニール処理条件は、大気雰囲気、大気圧下で３５０℃、１時間の条件で行った。
【００９１】
次に、酸化物半導体薄膜２０ｂ上に保護膜４５としてエッチストップ層を形成した。本実施例では保護膜４５形成時のキャリアガスを下記のように変更して複数の試料を作製した。
ガス圧：１３３Ｐａ
成膜パワー：１００Ｗ
成膜温度：２３０℃
膜厚：１００ｎｍ
原料ガス：
Ｎ２Ｏ＝１００ｓｃｃｍ、ＳｉＨ４／Ｎ２＝４／３６ｓｃｃｍ：試料２−１、２−３、２−５
Ｎ２Ｏ＝１５０ｓｃｃｍ、ＳｉＨ４／Ｎ２＝６／５４ｓｃｃｍ：試料２−２、２−４、２−６
【００９２】
上記のようにして保護膜４５を形成した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。ウェットエッチャント液としては、関東化学製「ＩＴＯ−０７Ｎ」を使用した。
【００９３】
次に、純Ｍｏを使用し、ＤＣスパッタリング法により膜厚１００ｎｍとなるように成膜した後、パターニングを行い、ソース電極４６ａ、ドレイン電極４６ｂを形成した。純Ｍｏ膜の成膜方法およびパターニング方法は、前述したゲート電極の場合と同じであり、ＴＦＴのチャネル長を１０μｍ、チャネル幅を２００μｍとした。
【００９４】
更に、最終保護膜４７として膜厚２００ｎｍのＳｉＯ２と膜厚２００ｎｍのＳｉＮの積層膜を形成した。上記最終保護膜４７は、サムコ製「ＰＤ−２２０ＮＬ」を用い、プラズマＣＶＤ法を用いて形成した。本実施例では、Ｎ２Ｏガスによってプラズマ処理を行った後、ＳｉＯ２およびＳｉＮを下記条件で順次形成した。ＳｉＯ２の形成には、ＳｉＨ４、Ｎ２、Ｎ２Ｏの混合ガスを用い、ＳｉＮの形成にはＳｉＨ４、Ｎ２、ＮＨ３の混合ガスを用いた。いずれの場合も成膜パワーを１００Ｗ、成膜温度を１５０℃とした。この保護層の条件はすべての試料で同一としている。
【００９５】
（第１層）：ＳｉＯ２
キャリアガス：ＳｉＨ４／Ｎ２＝４／３６ｓｃｃｍ、Ｎ２Ｏ＝１００ｓｃｃｍ
ガス圧：１３３Ｐａ
成膜パワー：１００Ｗ
成膜温度：１５０℃
【００９６】
（第２層）：ＳｉＮ
キャリアガス：ＳｉＨ４＝１２．５ｓｃｃｍ、Ｎ２＝２９７．５ｓｃｃｍ、ＮＨ３＝６ｓｃｃｍ
ガス圧：１３３Ｐａ
成膜パワー：１００Ｗ
成膜温度：１５０℃
【００９７】
次に、フォトリソグラフィ、およびドライエッチングにより、最終保護膜４７にトランジスタ特性評価用プローブのためのコンタクトホール４８を形成し、ＥＳＬ型ＴＦＴを得た。
【００９８】
コンタクトホール４８を形成した後、最終のアニールとして大気囲気中、大気圧下、２５０℃で３０分の熱処理を行ってストレス耐性測定用ＴＦＴ試料Ｎｏ．１−１〜１−６を作製した。
【００９９】
［ストレス耐性の評価］
各ＴＦＴ試料のしきい値シフトΔＶｔｈを調べた。本実施例では、実際のパネル駆動時のストレス環境を模擬して、ゲート電極に負バイアスをかけながら光を照射するストレス印加試験を行った。ストレス印加条件は以下のとおりである。なお、光の波長は、酸化物半導体のバンドギャップに近く、トランジスタ特性が変動し易い４００ｎｍ程度とした。
ストレス耐性評価条件
ゲート電圧：−２０Ｖ
基板温度：６０℃
光ストレス
光源：白色光源
照度としてＴＦＴに照射される光の強度：２５，０００ＮＩＴ
光照射装置：Ｙａｎｇ電子製ＹＳＭ−１４１０
ストレス印加時間：２時間
【０１００】
（２）評価素子の作製
ゲート電極４２を設けなかった以外は上記（１）で作製した各ＴＦＴと同じ条件でライフタイム測定用評価素子Ｎｏ．２−１〜２−６を作製した。作製した評価素子を用いて下記測定条件でμ−ＰＣＤ法により減衰波形を取得した。なお、評価素子Ｎｏ．２−１〜２−６はゲート電極以外の構造はそれぞれＴＦＴ試料Ｎｏ．１−１〜１−６と同じである。
［μ−ＰＣＤ法測定条件］
レーザ波長：３４９ｎｍ（紫外光）
レーザエネルギー：１０μＪ
パルス幅：５ｎｓ
ビーム径：１．５ｍｍφ
１測定におけるパルス数：１６３８４ショット
装置：ＬＴＡ−１６１０ＳＰ（Ｋ）（株式会社コベルコ科研製）
【０１０１】
［演算処理］
評価素子に励起光及びマイクロ波を照射し、励起光の照射により変化するマイクロ波の評価素子からの反射波の最大値を測定した後、励起光の照射を停止し、励起光の照射停止後のマイクロ波の評価素子からの反射波の反射率の時間的な変化を測定し、励起光照射停止後の経過時間（μ秒）毎のマイクロ波の反射率を信号値として記録した。そして該経過時間毎の各信号値を式（１）［ｘ＝信号値×信号値の経過時間、ただし、式中、ｘ：計算値、信号値：マイクロ波の反射率（ｍＶ）、信号値の経過時間：励起光照射停止後から信号値までの経過時間（μ秒）］に代入して得られた各計算値を、縦軸に計算値（相対値）、横軸に時定数（Ｔｉｍｅ  Ｃｏｎｓｔａｎｔ）をとったグラフにプロットした。結果を図２に示す。
【０１０２】
また参考例として特許文献１に記載の手順に基づいて上記信号値をグラフにプロットして描いたマイクロ波の反射率の減衰曲線に基づいてτ２を算出した。具体的にはマイクロ波反射強度が最大値の１／ｅから最大値の１／ｅ２になるまでの反射波強度の減衰曲線を対数変換した傾きをτ２として算出し、試料Ｎｏ．３−１〜３−６とした。
【０１０３】
図２はμ−ＰＣＤ法で得られたマイクロ波の反射波の減衰波形を本発明の演算処理を行って得られた結果をプロットしたグラフである。図２に示すように各評価素子の波形は、横軸１０〜２０μ秒付近で計算値が最も高いピーク値（Ｎ値）に達していると共に、該（Ｎ値）に向かって一定の傾きで上昇した後、減衰していることがわかる。また、本発明のＮ値を横軸、上記ＬＮＢＴＳ試験で得られたしきい値シフトΔＶｔｈを縦軸にとり、各試験結果（Ｎｏ．２−１〜２−６）におけるＮ値としきい値シフトΔＶｔｈをそれぞれプロットした結果を図３に示す。図３に示すように、Ｎ値が大きくなるほど、しきい値シフトΔＶｔｈも大きくなることがわかる。
【０１０４】
μ−ＰＣＤ法による測定結果に基づいて演算処理を行った結果から得られた上記Ｎ値と、ＬＮＢＴＳ試験によって測定したしきい値シフトΔＶｔｈとの関係を図４に示す。図４に示すようにＮ値とＬＮＢＴＳ試験によって測定したしきい値電圧の変化の差ΔＶｔｈとはほぼ一致しているように、強い相関関係が認められる。なお、図４のＳａｍｐｌｅ  ＩＤ１〜６はそれぞれ、試料Ｎｏ．１−１〜１−６と対応する構造を有する評価素子Ｎｏ．２−１〜２−６との組み合わせ、すなわち、試料Ｎｏ．１−１と評価素子Ｎｏ．２−１の組み合わせがＳａｍｐｌｅ  ＩＤ．１である。同様に図５のＳａｍｐｌｅ  ＩＤ．１〜６はそれぞれ試料Ｎｏ．１−１〜１−６と試料Ｎｏ．３−１〜３−６との組み合わせである。
【０１０５】
また、μ−ＰＣＤ法の減衰波形から取得した遅い減衰の傾きτ２と、ＬＮＢＴＳ試験によって測定したしきい値シフトΔＶｔｈとの関係を図５に示す。図５に示すようにτ２の値とＬＮＢＴＳ試験によって測定したしきい値シフトΔＶｔｈの値は乖離している。よって、しきい値シフトΔＶｔｈとの相関性は、図４に示すように、遅い減衰の傾きτ２よりも本発明に基づく計算値（Ｎ値）の方が高いことがわかる。
【０１０６】
更に図６において、上記図２に示す各試料のＮ値と、該ピークが得られた時点での経過時間との関係をプロットした。ピークが得られた時点での経過時間が長くなるほど、Ｎ値が大きくなる関係があり、その関係はほぼ比例的な相関関係が見られる。
【０１０７】
したがって、μ−ＰＣＤ法による測定結果を式（１）に代入、算出した計算値に基づけばＮ値と、ピークが得られた時点での経過時間から酸化物半導体薄膜のバンドギャップ内にある欠陥のエネルギー位置とその欠陥密度を予測することができ、またストレス耐性を従来のμ−ＰＣＤ法を用いる方法よりもより精密に予測することが可能であることがわかる。
【０１０８】
＜実施例２＞
（１）ＴＦＴ特性およびストレス耐性測定用ＴＦＴ試料の作製
図１０に示す構造を有するバックチャネルエッチ（ＢＣＥ）型薄膜トランジスタを作製した。
【０１０９】
まずガラス基板２０ａ（コーニング社製イーグルＸＧ、直径１００ｎｍ×厚さ０．７ｍｍ）上に、ゲート電極４２として純Ｍｏ薄膜を１００ｎｍ、およびゲート絶縁膜４３としてＳｉＯｘ膜（膜厚２５０ｎｍ）を順次成膜した。上記ゲート電極４２は、純Ｍｏスパッタリングターゲットを使用し、ＤＣスパッタリング法により、成膜温度：室温、成膜パワー：３００Ｗ、キャリアガス：Ａｒ、ガス圧：２ｍＴｏｒｒの条件で成膜した。また、上記ゲート絶縁膜４３は、プラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ４とＮ２Ｏの混合ガス、成膜パワー：３００Ｗ、成膜温度：３５０℃の条件で成膜した。
【０１１０】
次に酸化物半導体薄膜２０ｂ（膜厚４０ｎｍ）として、ＩＧＺＯをスパッタリング法で成膜した。なお、スパッタリングターゲットの組成はＩｎＧａＺｎＯ４［Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子比）］である。スパッタリングに使用した装置は、（株）アルバック社製「ＣＳ−２００」であり、スパッタリング条件は下記のとおりである。
【０１１１】
［スパッタリング条件］
基板温度：室温
成膜パワー：ＤＣ  ２００Ｗ
ガス圧：１ｍＴｏｒｒ
酸素分圧：１００×Ｏ２／（Ａｒ＋Ｏ２）＝４％
【０１１２】
上記のようにして酸化物半導体薄膜２０ｂを成膜した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。前記ウェットエッチングでは、関東化学社製「ＩＴＯ−０７Ｎ」を使用し、液温を室温とした。なお、本実施例では、実験を行った全ての酸化物薄膜について、残渣なくエッチングできることを確認した。
【０１１３】
上記のとおり、酸化物半導体薄膜２０ｂをパターニングした後、酸化物半導体薄膜２０ｂの膜質を向上させるため、プレアニール処理を行った。プレアニール処理は、大気雰囲気下にて３５０℃で６０分間行った。
【０１１４】
次にソース電極４６ａ及びドレイン電極４６ｂを形成した。具体的には、モル比で１：１のＭｏ−Ｔｉ合金薄膜（膜厚１００ｎｍ）を形成した。ソース電極４６ａ及びドレイン電極４６ｂを成膜後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。パターニングには過酸化水素水を主成分とする無機系エッチング液を用いた。ソース電極４６ａ及びドレイン電極４６ｂのパターニングにより、ＴＦＴのチャネル長を１０μｍ、チャネル幅を２００μｍとした。ソース電極４６ａ及びドレイン電極４６ｂの短絡を防ぐために、６０秒のオーバーエッチングを実施した。
【０１１５】
その後、最終保護膜として、まずは第１保護膜４７ａとしてのＳｉＯｘ膜を形成した。該ＳｉＯｘ膜の形成はサムコ製「ＰＤ−２２０ＮＬ」を用い、プラズマＣＶＤ法で行った。ＳｉＯｘ膜の形成には、ＳｉＨ４およびＮ２Ｏの混合ガスを用いた。また成膜パワーを１００Ｗ、成膜温度を２３０℃とした。前記ＳｉＨ４とＮ２Ｏのガス比は、ＳｉＨ４：Ｎ２Ｏ＝４：１００とし、この場合ＳｉＯｘ膜の水素濃度は４．３原子％であった。また、ＳｉＯｘ膜の膜厚は２００ｎｍとした。
【０１１６】
保護膜としての上記ＳｉＯｘ膜を形成した後、シリコン系樹脂をスピンコーターで膜厚６００ｎｍになるように塗布した（回転速度：１０００ｒｐｍ）。塗布後のプレベークとして９０℃で２分間の処理を行った後、露光装置にて露光、ホットプレートで９０℃、６０秒間のベークを行った後で現像処理を実施した。現像処理後には１８０℃、６０分間のポストベークを窒素雰囲気にて行った。
【０１１７】
その後、第２保護膜４７ｂとして、ＳｉＮｘ膜を成膜した。該ＳｉＮｘ膜の形成は、第１保護膜４７ａと同じくサムコ製「ＰＤ−２２０ＮＬ］を用い、プラズマＣＶＤ法で行った。ＳｉＮｘ膜の形成には、ＳｉＨ４、ＮＨ３およびＮ２の混合ガスを用いた。また成膜パワーを１００Ｗ、成膜温度を２００℃とした。前記ＳｉＨ４とＮＨ３とＮ２のガス比は、ＳｉＨ４：ＮＨ３：Ｎ２＝１２．５：６．０：２９７．５とした。
【０１１８】
次にフォトリソグラフィ、およびドライエッチングにより、第１保護膜４７ａおよび第２保護膜４７ｂにトランジスタ特性評価用のプロービングのためのコンタクトホール４８を形成し、更にコンタクトホール４８を介して透明導電膜５２をドレイン電極４６ｂに電気的に接続した。
【０１１９】
最後にポストアニール処理を行った。ポストアニール処理は、窒素雰囲気下にて３０分間行った。ポストアニールの温度は２５０℃、２７０℃及び３００℃の３水準とした。以上の手順によりＢＣＥ型ＴＦＴを得た。
【０１２０】
［トランジスタ特性の測定］
実施例２のＴＦＴを用いてＩｄ−Ｖｇ特性を測定した。Ｉｄ−Ｖｇ特性は、ゲート電圧、ソース・ドレイン電極の電圧を以下のように設定し、プローバーおよび半導体パラメーターアナライザ（Ｋｅｉｔｈｌｅｙ４２００ＳＣＳ）を用いて測定を行った。
ゲート電圧：−３０〜３０Ｖ（ステップ０．２５Ｖ）
ソース電圧：０Ｖ
ドレイン電圧：１０Ｖ
測定温度：室温
【０１２１】
［ストレス耐性の評価］
実施例２のＴＦＴを用いてストレス耐性（光ストレス及び負バイアスストレスに対する耐性）の評価を行った。ストレス耐性は、実施例１の場合と同様、ゲート電極に負バイアスをかけながら光を照射するストレス印加試験を行って評価した。ストレス印加条件は以下のとおりである。
ゲート電圧：−２０Ｖ
ソース・ドレイン電圧：１０Ｖ
基板温度：６０℃
ストレス印加時間：２時間
光ストレス条件：
光強度：２５０００ＮＩＴ
光源：白色ＬＥＤ
【０１２２】
続いて、光ストレス及び負バイアスストレス印加前後のしきい値電圧シフト（ドレイン電流が１０−９Ａとなるゲート電圧の差）を測定した。この差をΔＶｔｈと呼ぶ。このＬＮＢＴＳ試験データの結果（Ｉｄ−Ｖｇ特性）を図１１Ａ〜図１１Ｃに示す。なお、図１１Ａは、ポストアニール温度が２５０℃の場合、図１１Ｂは、ポストアニール温度が２７０℃の場合、図１１Ｃは、ポストアニール温度が３００℃の場合である。図中の各Ｉｄ−Ｖｇ曲線は、ストレス印加時間違い（０秒、３０秒、１００秒、３００秒、１０００秒、３６００秒、７２００秒）のものを示している。
【０１２３】
図１１Ａ〜図１１Ｃのいずれの場合にも、ストレス印加時間が長くなるほど、しきい値電圧がシフト（図中の矢印で示すように、ＴＦＴ特性のグラフが右から左に移動）することが読み取れる。また、図１１Ａ〜図１１Ｃから明らかなように、ポストアニール温度が３００℃の例において、最小のしきい値電圧シフト値ΔＶｔｈが得られた。
【０１２４】
（２）評価素子の作製
ゲート電極４２を設けなかった以外は上記で作製した各ＴＦＴと同じ条件でライフタイム測定用評価素子を作製した。作製した評価素子を用い、実施例１の場合と同じ条件でμ−ＰＣＤ法により減衰波形を取得した。なお、上記ＴＦＴ作製の場合と同様、評価素子の作製の場合においても、ポストアニール処理を窒素雰囲気下にて３０分間行い、ポストアニールの温度は２５０℃、２７０℃及び３００℃の３水準とした。
【０１２５】
［演算処理］
上記ポストアニール温度違いの３水準の評価素子に対し、実施例１の場合と同様に、評価素子に励起光及びマイクロ波を照射し、励起光の照射により変化するマイクロ波の評価素子からの反射波の最大値を測定した後、励起光の照射を停止し、励起光の照射停止後のマイクロ波の評価素子からの反射波の反射率の時間的な変化を測定し、励起光照射停止後の経過時間（μ秒）毎のマイクロ波の反射率を信号値として記録した。そして該経過時間毎の各信号値を式（１）［ｘ＝信号値×信号値の経過時間、ただし、式中、ｘ：計算値、信号値：マイクロ波の反射率（ｍＶ）、信号値の経過時間：励起光照射停止後から信号値までの経過時間（μ秒）］に代入して得られた各計算値を縦軸に、前記励起光の照射停止後の経過時間である時定数（μ秒）を対数表示したものを横軸にしたグラフにプロットした。μ−ＰＣＤ法で得られたマイクロ波の反射波の減衰波形を本発明の演算処理を行って得られた結果を図１２Ａ〜図１２Ｃに示す。なお、図１２Ａは、ポストアニール温度が２５０℃の場合、図１２Ｂは、ポストアニール温度が２７０℃の場合、図１２Ｃは、ポストアニール温度が３００℃の場合である。
【０１２６】
これらのグラフをもとに、演算処理をして得られた経過曲線において、この経過曲線、縦軸（ｘ＝０）および横軸（ｙ＝０）とが囲む面積に相当する値を算出した。具体的には、隣り合う測定時間の対数の差を横軸に、台形公式により面積を足し算する（経過曲線、縦軸および横軸が囲む面積を積分する）ことで、３水準それぞれの上記面積の値を算出した。
【０１２７】
図１３は、本実施例の演算処理を行って得られた計算値（上記面積の値）とＬＮＢＴＳ試験で得られたしきい値電圧の変化の差ΔＶｔｈとの関係をプロットしたグラフである。図１３に示すように、上記面積の値（横軸の計算値）が小さいほど、ストレス試験におけるしきい値シフトΔＶｔｈ（縦軸のＶｔｈ  ｓｈｉｆｔ）の値が小さいことがわかる。
【０１２８】
＜実施例３＞
後記する表１に記載の種々の作製条件以外は、実施例２と同様にして、実施例２と同様の構造（図１０を参照）を有する各種のＢＣＥ型薄膜トランジスタを作製した。また、ゲート電極４２を設けなかった以外は上記の各ＴＦＴと同じ条件でライフタイム測定用評価素子も作製した。なお、表１に示すように、サンプルＮｏ．６〜Ｎｏ．９においては、酸化物半導体薄膜２０ｂとしてのＩＧＺＯのスパッタリング時の酸素濃度（酸素分圧）を２０％とした。また、サンプルＮｏ．４〜Ｎｏ．９においては、第１保護膜４７ａとしてのＳｉＯｘ膜を形成した後、回復アニール（回復熱処理）として、大気中３００℃で１時間の熱処理を行った。更に、ポストアニール処理条件については、ポストアニール温度を２５０℃、２７０℃および３００℃とした３水準に加え、ポストアニール処理を施さない水準も合わせて計４水準とした。
【０１２９】
【表１】
2018152540.tif 000002
【０１３０】
図１４Ａは、実施例２で示した条件と同様にして、本実施例の演算処理を行って得られた計算値（上記面積の値）とＬＮＢＴＳ試験で得られたしきい値電圧の変化の差ΔＶｔｈとの関係をプロットしたグラフである。図１４Ａに示すように、図１３で示したＬＮＢＴＳ試験（実施例２）の場合と同様、上記面積の値（グラフの横軸である計算値）が小さいほど、ストレス試験におけるしきい値シフトΔＶｔｈ（グラフの縦軸であるＶｔｈ  ｓｈｉｆｔ）の値が小さいことがわかる。
【０１３１】
また、実施例３の各ＴＦＴを用いて、正バイアスストレスに対するストレス耐性の評価（ＰＢＴＳ試験）を行った。ＰＢＴＳ試験におけるストレス印加条件は以下の通りである。
ゲート電圧：＋２０Ｖ
ソース・ドレイン電圧：０Ｖ
基板温度：６０℃
ストレス印加時間：２時間
光ストレス条件：なし
【０１３２】
図１４Ｂは、実施例２で示した条件と同様にして、本実施例の演算処理を行って得られた計算値（上記面積の値）とＰＢＴＳ試験で得られたしきい値電圧の変化の差ΔＶｔｈとの関係をプロットしたグラフである。図１４Ｂに示すように、ＰＢＴＳ試験においても、図１３や図１４Ａで示したＬＮＢＴＳ試験の場合と同様に、上記面積の値（グラフの横軸である計算値）が小さいほど、ストレス試験におけるしきい値シフトΔＶｔｈ（グラフの縦軸であるＶｔｈ  ｓｈｉｆｔ）の値が小さいことがわかる。
【０１３３】
したがって、μ−ＰＣＤ法による測定結果から、上記経過曲線、ｙ＝０の直線、ｘ＝ｔ１の直線およびｘ＝ｔ２の直線（ただし、ｔ１とｔ２は任意の時定数であり、ｔ１＜ｔ２を満たす）とが囲む面積の値を算出し、算出した計算値に基づけば酸化物半導体薄膜のバンドギャップ内にあるトータルの欠陥密度を予測することができ、またストレス耐性を従来のμ−ＰＣＤ法を用いる方法よりもより精密に予測することができる。
【０１３４】
以上より、酸化物半導体薄膜の電子状態を測定、評価し、該評価に基づいて該酸化物半導体薄膜の成膜条件や保護膜成膜条件などの製造条件を調整し、酸化物半導体薄膜の電子状態を最適化することで、酸化物半導体薄膜の欠陥を低減することができ、ストレス耐性が良好なＴＦＴを製造できる。
【符号の説明】
【０１３５】
１  励起光照射手段
３  マイクロ波照射手段
４  方向性結合器
４ａ  相位調整器
５  マジックＴ
６ａ  第１導波管
６ｂ  第２導波管
６ｄ、６ｅ  開口部
６ｃ  微小開口
７  反射マイクロ波強度検出手段
８  信号処理装置
９  評価手段
１０  ステージコントローラ
１１  Ｘ−Ｙステージ
１２  光路変更手段
１６ａ  出力調整用パワーモニター
１６ｂ  出力調整手段
２０  試料
２０ａ  ガラス基板
２０ｂ  酸化物半導体薄膜
２１  励起光照射領域
４２  ゲート電極
４３  ゲート絶縁膜
４５  エッチストップ層、または保護膜
４６ａ  ソース電極
４６ｂ  ドレイン電極
４７  最終保護膜
４７ａ  第１保護膜
４７ｂ  第２保護膜
４８  コンタクトホール
４９  評価素子
５０  ディスプレイ
５１  マザーガラス
５２  透明導電膜
【図１】
2018152540.tif 000003
【図２】
2018152540.tif 000004
【図３】
2018152540.tif 000005
【図４】
2018152540.tif 000006
【図５】
2018152540.tif 000007
【図６】
2018152540.tif 000008
【図７】
2018152540.tif 000009
【図８】
2018152540.tif 000010
【図９】
2018152540.tif 000011
【図１０】
2018152540.tif 000012
【図１１Ａ】
2018152540.tif 000013
【図１１Ｂ】
2018152540.tif 000014
【図１１Ｃ】
2018152540.tif 000015
【図１２Ａ】
2018152540.tif 000016
【図１２Ｂ】
2018152540.tif 000017
【図１２Ｃ】
2018152540.tif 000018
【図１３】
2018152540.tif 000019
【図１４Ａ】
2018152540.tif 000020
【図１４Ｂ】
2018152540.tif 000021