(57)【要約】【課題】安価な構成で設計自由度の高い保護回路を提供する。【解決手段】保護回路１１０は、それぞれＮチャネル型ＭＯＳＦＥＴである第１，第２のスイッチング素子Ｑ１，Ｑ２と、ゲート制御部８とを有している。ゲート制御部８は、第１，第２のスイッチング素子Ｑ１，Ｑ２のそれぞれのゲート端子Ｇに接続されている。ゲート制御部８は、入力されたＰＷＭ信号に基づいてゲート端子Ｇに電圧を印加して第１，第２のスイッチング素子Ｑ１，Ｑ２のスイッチング動作を制御する。第１，第２のスイッチング素子Ｑ１，Ｑ２は、直流電源端子１２と出力端子２２との間に、互いのソース端子Ｓ同士が接続されるようにして直列に配置されている。【選択図】図２
2018152693.tif 000002
【特許請求の範囲】
【請求項１】
直流電源端子と出力端子とを有する保護回路であって、
それぞれＮチャネル型ＭＯＳＦＥＴである第１，第２のスイッチング素子と、
前記第１，第２のスイッチング素子のそれぞれのゲート端子に接続されており、入力されたＰＷＭ信号に基づいて前記ゲート端子に電圧を印加して前記第１，第２のスイッチング素子のスイッチング動作を制御するゲート制御部とを備え、
前記第１，第２のスイッチング素子は、直流電源端子と前記出力端子との間に、互いのソース端子同士が接続されるようにして直列に配置されている、保護回路。
【請求項２】
前記ゲート制御部は、前記ＰＷＭ信号が入力されるゲートドライバを有し、
前記ゲートドライバは、前記ＰＷＭ信号の振幅を増幅させて出力することで、前記第１，第２のスイッチング素子のスイッチング動作を制御する、請求項１に記載の保護回路。
【請求項３】
前記保護回路は、前記第１，第２のスイッチング素子のそれぞれのソース端子をグランドに接続する第３のスイッチング素子をさらに備え、
前記ゲートドライバは、ハーフブリッジドライバであり、
前記ゲートドライバのハイサイドの入力端子に、前記ＰＷＭ信号が入力され、
前記ゲートドライバのローサイドの入力端子に、前記ＰＷＭ信号に基づくパルス信号が入力され、
前記第１，第２のスイッチング素子のゲート端子は、前記ゲートドライバのハイサイドの出力端子に接続されており、
前記第３のスイッチング素子の制御端子は、前記ゲートドライバのローサイドの出力端子に接続されている、請求項２に記載の保護回路。
【請求項４】
前記保護回路は、
前記第１，第２のスイッチング素子のそれぞれのソース端子をグランドに接続する第３のスイッチング素子と、
前記第３のスイッチング素子の制御端子に接続され、前記ＰＷＭ信号に基づくパルス信号が入力される第１の抵抗とをさらに備え、
前記ゲートドライバは、ハイサイドドライバであり、
前記第１，第２のスイッチング素子のゲート端子は、前記ゲートドライバのハイサイドの出力端子に接続されている、請求項２に記載の保護回路。
【請求項５】
前記保護回路は、前記ＰＷＭ信号及び前記直流電源端子の電圧に基づいて前記パルス信号を生成するパルス信号生成回路をさらに備え、
前記パルス信号生成回路は、前記ＰＷＭ信号が制御端子に入力される第４のスイッチング素子を有する、請求項３又は４に記載の保護回路。
【請求項６】
前記保護回路は、前記第１，第２のスイッチング素子のそれぞれのソース端子とグランドとの間に配置された第２の抵抗をさらに備え、
前記ゲートドライバは、ハイサイドドライバである、請求項２に記載の保護回路。
【請求項７】
前記保護回路は、前記保護回路の動作開始時において、前記第１，第２のスイッチング素子のそれぞれのゲート端子の電圧を徐々に増加させるスロースタート回路をさらに備える、請求項１から６のいずれかに記載の保護回路。
【請求項８】
請求項１から７のいずれかに記載の保護回路と、
前記保護回路の出力端子から供給される電力に基づいて負荷に電流を流す駆動回路部と、
前記駆動回路部の動作を制御する制御回路部とを備え、
前記制御回路部は、前記ＰＷＭ信号を前記保護回路に出力するＰＷＭ信号出力部を有する、負荷駆動回路。
【請求項９】
前記ＰＷＭ信号出力部は、前記保護回路の動作開始時において、前記ＰＷＭ信号のデューティ比を徐々に所定のデューティ比まで増加させる、請求項８に記載の負荷駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、保護回路及び負荷駆動回路に関し、特に、異常電流による機器の故障や不具合を防止する保護回路及び負荷駆動回路に関する。
【背景技術】
【０００２】
従来、異常電流による機器の故障や不具合を防止するために、電源オン時の突入電流を抑制し、電源の逆接続（電源を誤って逆の極性で電子回路に接続）から電子回路を保護する保護回路が設けられる。この保護回路には、Ｐチャネル型ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）が使用されることが多かった。
【０００３】
しかしながら、Ｐチャネル型ＭＯＳＦＥＴは、Ｎチャネル型ＭＯＳＦＥＴと比較して、チップ面積が大きくて割高であり、かつ、プロセス工程として作りにくいという短所がある。また、近年、Ｐチャネル型ＭＯＳＦＥＴの入手性が悪化してきている。すなわち、供給メーカが減少し、製品のラインアップが少なくなっており、価格面や性能面についての制限が大きくなっている。
【０００４】
このような問題に対して、下記特許文献１には、Ｎチャネル型ＭＯＳＦＥＴを用いて構成された保護回路の構成が開示されている。Ｎチャネル型ＭＯＳＦＥＴを完全にオンにするには、ゲート端子の電圧を電源電圧よりもある程度高い電圧にする必要がある。そのため、特許文献１においては、チャージポンプが用いられている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１５−１９２３１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、特許文献１に記載されている保護回路においては、制御部、チャージポンプ、及びプリドライバなどを含む駆動回路が１つの集積回路として構成されている。そのため、保護回路の設計の自由度が低いという問題がある。
【０００７】
この発明はそのような問題点を解決するためになされたものであり、安価な構成で設計自由度の高い保護回路及び負荷駆動回路を提供することを目的としている。
【課題を解決するための手段】
【０００８】
上記目的を達成するためこの発明のある局面に従うと、直流電源端子と出力端子とを有する保護回路は、それぞれＮチャネル型ＭＯＳＦＥＴである第１，第２のスイッチング素子と、第１，第２のスイッチング素子のそれぞれのゲート端子に接続されており、入力されたＰＷＭ信号に基づいてゲート端子に電圧を印加して第１，第２のスイッチング素子のスイッチング動作を制御するゲート制御部とを備え、第１，第２のスイッチング素子は、直流電源端子と出力端子との間に、互いのソース端子同士が接続されるようにして直列に配置されている。
【０００９】
好ましくは、ゲート制御部は、ＰＷＭ信号が入力されるゲートドライバを有し、ゲートドライバは、ＰＷＭ信号の振幅を増幅させて出力することで、第１，第２のスイッチング素子のスイッチング動作を制御する。
【００１０】
好ましくは、保護回路は、第１，第２のスイッチング素子のそれぞれのソース端子をグランドに接続する第３のスイッチング素子をさらに備え、ゲートドライバは、ハーフブリッジドライバであり、ゲートドライバのハイサイドの入力端子に、ＰＷＭ信号が入力され、ゲートドライバのローサイドの入力端子に、ＰＷＭ信号に基づくパルス信号が入力され、第１，第２のスイッチング素子のゲート端子は、ゲートドライバのハイサイドの出力端子に接続されており、第３のスイッチング素子の制御端子は、ゲートドライバのローサイドの出力端子に接続されている。
【００１１】
好ましくは、保護回路は、第１，第２のスイッチング素子のそれぞれのソース端子をグランドに接続する第３のスイッチング素子と、第３のスイッチング素子の制御端子に接続され、ＰＷＭ信号に基づくパルス信号が入力される第１の抵抗とをさらに備え、ゲートドライバは、ハイサイドドライバであり、第１，第２のスイッチング素子のゲート端子は、ゲートドライバのハイサイドの出力端子に接続されている。
【００１２】
好ましくは、保護回路は、ＰＷＭ信号及び直流電源端子の電圧に基づいてパルス信号を生成するパルス信号生成回路をさらに備え、パルス信号生成回路は、ＰＷＭ信号が制御端子に入力される第４のスイッチング素子を有する。
【００１３】
好ましくは、保護回路は、第１，第２のスイッチング素子のそれぞれのソース端子とグランドとの間に配置された第２の抵抗をさらに備え、ゲートドライバは、ハイサイドドライバである。
【００１４】
好ましくは、保護回路は、保護回路の動作開始時において、第１，第２のスイッチング素子のそれぞれのゲート端子の電圧を徐々に増加させるスロースタート回路をさらに備える。
【００１５】
この発明の他の局面に従うと、負荷駆動回路は、上述のいずれかに記載の保護回路と、保護回路の出力端子から供給される電力に基づいて負荷に電流を流す駆動回路部と、駆動回路部の動作を制御する制御回路部とを備え、制御回路部は、ＰＷＭ信号を保護回路に出力するＰＷＭ信号出力部を有する。
【００１６】
好ましくは、ＰＷＭ信号出力部は、保護回路の動作開始時において、ＰＷＭ信号のデューティ比を徐々に所定のデューティ比まで増加させる。
【発明の効果】
【００１７】
これらの発明に従うと、安価な構成で設計自由度の高い保護回路及びモータ駆動制御装置を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態の１つに係る保護回路を用いたモータ駆動制御装置の構成を示すブロック図である。
【図２】保護回路の構成を示す回路図である。
【図３】保護回路の各点の電圧の推移を示すグラフである。
【図４】保護回路の動作を説明する図である。
【図５】保護回路の各部の電圧の推移を示すタイミングチャートである。
【図６】上述の実施の形態の第１の変形例に係る保護回路の構成を示す回路図である。
【図７】上述の実施の形態の第２の変形例に係る保護回路の構成を示す回路図である。
【図８】上述の実施の形態の第３の変形例に係る保護回路の構成を示す回路図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態における保護回路を用いたモータ駆動制御装置について説明する。
【００２０】
［実施の形態］
【００２１】
図１は、本発明の実施の形態の１つに係る保護回路１１０を用いたモータ駆動制御装置１の構成を示すブロック図である。
【００２２】
モータ駆動制御装置（負荷駆動回路の一例）１は、モータ（負荷の一例）２０の巻線に電流を流し、モータ２０を駆動させる。図１に示されるように、モータ駆動制御装置１は、保護回路１１０と、保護回路１１０の出力端子２２，２４から供給される電力に基づいてモータ２０に電流を流す駆動回路部２と、駆動回路部２の動作を制御する制御回路部９とを備える。以下に詳述するが、本実施の形態の保護装置１１０は、直流電源端子１２，１４と出力端子２２，２４とを有し、それぞれＮチャネル型ＭＯＳＦＥＴである２つのスイッチング素子（第１，第２のスイッチング素子Ｑ１，Ｑ２）と、第１，第２のスイッチング素子Ｑ１，Ｑ２のそれぞれのゲート端子Ｇに接続されており、入力されたＰＷＭ信号に基づいてゲート端子Ｇに電圧を印加して第１，第２のスイッチング素子Ｑ１，Ｑ２のスイッチング動作を制御するゲート制御部８とを備え、第１，第２のスイッチング素子Ｑ１，Ｑ２は、直流電源端子１２と出力端子２２との間に、互いのソース端子Ｓ同士が接続されるようにして直列に配置されている。
【００２３】
駆動回路部２は、インバータ回路２ａと、プリドライブ回路２ｂとを有している。インバータ回路２ａは、モータ２０の各相についてハイ側、ロー側の２つのスイッチング素子を有している。プリドライブ回路２ｂは、各スイッチング素子をオン、オフするための信号を各スイッチング素子の制御端子に出力する。
【００２４】
制御回路部９は、プリドライブ回路２ｂに駆動制御信号Ｓｄを出力する。駆動制御信号Ｓｄは、例えば、ＰＷＭ信号（パルス幅変調信号）である。駆動制御信号Ｓｄは、モータ２０の各相に出力される。プリドライブ回路２ｂは、駆動制御信号Ｓｄに基づいて、インバータ回路２ａのスイッチング素子を駆動する信号を出力する。インバータ回路２ａは、各スイッチング素子のオン、オフに応じて、保護回路１１０の出力端子２２，２４から供給される電力をモータ２０に出力する。これにより、モータ２０が駆動される。
【００２５】
本実施の形態において、制御回路部９は、ＰＷＭ信号を保護回路１１０に出力するＰＷＭ信号出力部９ａを有する。ＰＷＭ信号出力部９ａは、ＰＷＭ信号を生成して出力する。
【００２６】
保護回路１１０は、直流電源端子１２，１４と出力端子２２，２４とを有している。直流電源端子１２及び出力端子２２は、ハイ側（高電圧側）の端子である。他方、直流電源端子１４及び出力端子２４は、ロー側（低電圧側）の端子である。ロー側の直流電源端子１４及び出力端子２４は、グランド（ＧＮＤ）に接続されている（接地電位となっている）。直流電源端子１２には、電源電圧Ｖｄｄが接続される。
【００２７】
保護回路１１０は、大まかに、保護動作部５と、ゲート制御部８とを備えている。保護動作部５は、直流電源端子１２と出力端子２２との間に配置されている。ゲート制御部８は、保護動作部５に接続されている。ゲート制御部８は、保護動作部５と、制御回路部９とに接続されている。ゲート制御部８には、ＰＷＭ信号出力部９ａから出力されたＰＷＭ信号が入力される。
【００２８】
図２は、保護回路１１０の構成を示す回路図である。
【００２９】
保護回路１１０は、それぞれＮチャネル型ＭＯＳＦＥＴである２つのスイッチング素子（第１のスイッチング素子Ｑ１、第２のスイッチング素子Ｑ２）を含む保護動作部５と、ゲート制御部８とを備えている。また、保護回路１１０は、出力端子２２，２４側の正極と陰極との間に接続された平滑用コンデンサＣ１を備えている。
【００３０】
第１，第２のスイッチング素子Ｑ１，Ｑ２は、直流電源端子１２，１４と出力端子２２，２４との間に、互いのソース端子Ｓ同士が接続されるようにして直列に配置されている。すなわち、第１，第２のスイッチング素子Ｑ１，Ｑ２は、直流電源端子１２，１４と平滑用コンデンサＣ１の正極との間に、互いのソース端子Ｓ同士が接続されるようにして直列に配置されている。第１のスイッチング素子Ｑ１のドレイン端子Ｄは、直流電源端子１２に接続されている。第１のスイッチング素子Ｑ１のソース端子Ｓは、第２のスイッチング素子Ｑ２のソース端子Ｓに接続されている。第２のスイッチング素子Ｑ２のドレイン端子Ｄは、出力端子２２に接続されている。すなわち、第２のスイッチング素子Ｑ２のドレイン端子Ｄは、平滑用コンデンサＣ１の一端に接続されている。平滑用コンデンサＣ１の他端は、グランドに接続されている。
【００３１】
このように配置されている第１のスイッチング素子Ｑ１は、突入電流低減回路５ａとして機能する。すなわち、第１のスイッチング素子Ｑ１の寄生ダイオードは、出力端子２２から直流電源端子１２に向けて順方向となる向きとなる。そのため、第１のスイッチング素子Ｑ１がオフのとき、直流電源端子１２から出力端子２２に向けて電流が流れない。第１のスイッチング素子Ｑ１が後述のようにしてオンになることにより、第１のスイッチング素子Ｑ１のドレイン、ソース間の電流が徐々に流れるので、突入電流が流れるのを防止することができる。
【００３２】
また、上記のように配置されている第２のスイッチング素子Ｑ２は、逆接続保護回路５ｂとして機能する。すなわち、第２のスイッチング素子Ｑ２の寄生ダイオードは、直流電源端子１２から出力端子２２に向けて順方向となる向きとなる。そのため、第２のスイッチング素子Ｑ２がオフのとき、出力端子２２から直流電源端子１２に向けて電流が流れない。したがって、直流電源端子１２，１４に逆の向きに電源が接続された場合（逆接続の場合）において、保護回路１１０に電流が流れず、逆接続時にモータ駆動制御装置１を保護することができる。
【００３３】
ゲート制御部８は、第１，第２のスイッチング素子Ｑ１，Ｑ２のそれぞれのゲート端子Ｇに接続されており、入力されたＰＷＭ信号に基づいてゲート端子Ｇに電圧を印加して第１，第２のスイッチング素子Ｑ１，Ｑ２のスイッチング動作（オン、オフ動作）を制御する。
【００３４】
すなわち、第１のスイッチング素子Ｑ１のゲート端子Ｇと第２のスイッチング素子Ｑ２のゲート端子Ｇとは、ゲート制御部８に接続されている。また、第１，第２のスイッチング素子Ｑ１，Ｑ２のそれぞれのソース端子Ｓも、ゲート制御部８に接続されている。このソース端子Ｓとゲート制御部８とを接続するラインには、第１，第２のスイッチング素子Ｑ１，Ｑ２のそれぞれのゲート端子Ｇが、抵抗を介して接続されている。
【００３５】
ゲート制御部８は、ＰＷＭ信号が入力されるゲートドライバ８ａを有している。本実施の形態において、ゲートドライバ８ａは、ハーフブリッジドライバ（ハイサイドローサイドドライバ）の一例である。ゲートドライバ８ａは、例えば、ローサイドの入力端子ＬＩＮ，ハイサイドの入力端子ＨＩＮ，ローサイドの＋（プラス）電源端子Ｖｃｃ（ゲートドライバ８ａの＋電源端子も兼ねる），ローサイドの−（マイナス）電源端子ＣＯＭ（ゲートドライバ８ａの−電源端子も兼ねる）、ハイサイドの＋（プラス）電源端子ＶＢ，ハイサイドの−（マイナス）電源端子ＶＳ、ローサイドの出力端子ＬＯ，及びハイサイドの出力端子ＨＯを有している。ハイサイドの＋電源端子ＶＢ，ハイサイドの−電源端子ＶＳ間には、ブートストラップコンデンサＣｂが接続されており、ゲートドライバ８ａは、ブートストラップ方式でハイサイドの出力を行う。以下に詳述するが、ゲートドライバ８ａのハイサイドの入力端子ＨＩＮにＰＷＭ信号が入力され、ゲートドライバ８ａのローサイドの入力端子ＬＩＮにＰＷＭ信号に基づくパルス信号が入力される。
【００３６】
第１，第２のスイッチング素子Ｑ１，Ｑ２のゲート端子Ｇは、ゲートドライバ８ａのハイサイドの出力端子ＨＯに接続されている。ゲートドライバ８ａは、ＰＷＭ信号の振幅を増幅させて出力することで、第１，第２のスイッチング素子Ｑ１，Ｑ２のスイッチング動作を制御する。ＰＷＭ信号出力部９ａは、ゲートドライバ８ａのハイサイドの入力端子ＨＩＮに接続されている。ゲートドライバ８ａのハイサイドの入力端子ＨＩＮに、ＰＷＭ信号が入力される。ゲートドライバ８ａは、入力されたＰＷＭ信号のオン期間に対応する期間に、ブートストラップコンデンサＣｂの電荷を利用して、ハイサイドの出力端子ＨＯから、ハイサイドの−電源端子ＶＳの電圧にローサイドの＋電源端子Ｖｃｃの電圧を加えた電圧すなわち電源電圧Ｖｄｄよりも高い電圧を出力する。出力端子ＨＯは、抵抗を介して第１，第２のスイッチング素子Ｑ１，Ｑ２のゲート端子Ｇに接続されている。これにより、入力されたＰＷＭ信号のオン期間に対応して、第１，第２のスイッチング素子Ｑ１，Ｑ２がオンになる。電源電圧Ｖｄｄよりも高い電圧が出力端子ＨＯからゲート端子Ｇに印加されるため、Ｎチャネル型ＭＯＳＦＥＴであるスイッチング素子Ｑ１，Ｑ２がオンとなる。
【００３７】
また、ゲート制御部８は、第１，第２つのスイッチング素子Ｑ１，Ｑ２のそれぞれのソース端子Ｓをグランドに接続する第３のスイッチング素子Ｑ３と、ＰＷＭ信号及び直流電源端子１２，１４の電圧に基づいてパルス信号を生成するパルス信号生成回路８ｂと、レギュレータ８ｃとを有している。
【００３８】
本実施の形態において、第３のスイッチング素子Ｑ３は、Ｎチャネル型ＭＯＳＦＥＴである。第３のスイッチング素子Ｑ３のソース端子Ｓは、グランドに接続されている。第３のスイッチング素子Ｑ３のドレイン端子Ｄは、ダイオードを介して、第１，第２のスイッチング素子Ｑ１，Ｑ２のソース端子Ｓに接続されている。また、第３のスイッチング素子Ｑ３のドレイン端子Ｄは、ダイオードと抵抗とを介して、第１，第２のスイッチング素子Ｑ１，Ｑ２のそれぞれのゲート端子Ｇに接続されている。第３のスイッチング素子Ｑ３がオンになると、第１，第２のスイッチング素子Ｑ１，Ｑ２のそれぞれのソース端子Ｓ、ゲート端子Ｇに蓄積されている電荷がグランドに逃げる。
【００３９】
第３のスイッチング素子Ｑ３の制御端子（ゲート端子Ｇ）は、抵抗を介して、ゲートドライバ８ａのローサイドの出力端子ＬＯに接続されている。
【００４０】
レギュレータ８ｃは、直流電源端子１２と直流電源端子１４との間に接続されている。レギュレータ８ｃは、ダイオードやトランジスタ等を有している。レギュレータ８ｃは、直流電源端子１２に印加された電源電圧Ｖｄｄに基づいて所定の電圧を出力する。レギュレータ８ｃから出力された電圧は、ゲートドライバ８ａとブートストラップコンデンサＣｂとに入力される。すなわち、ローサイドの＋電源端子Ｖｃｃ、ハイサイドの＋電源端子ＶＢに入力される。また、レギュレータ８ｃから出力された電圧は、パルス信号生成回路８ｂに入力される。
【００４１】
ゲートドライバ８ａのローサイドの入力端子ＬＩＮに、ＰＷＭ信号に基づくパルス信号が入力される。パルス信号生成回路８ｂは、ＰＷＭ信号及び直流電源端子１２，１４の電圧に基づいてパルス信号を生成する。
【００４２】
パルス信号生成回路８ｂは、ＰＷＭ信号が制御端子に入力される第４のスイッチング素子Ｑ４を有している。本実施の形態において、第４のスイッチング素子Ｑ４は、Ｎチャネル型ＭＯＳＦＥＴである。パルス信号生成回路８ｂは、第４のスイッチング素子Ｑ４のほか、抵抗等で構成されている。
【００４３】
第４のスイッチング素子Ｑ４のソース端子Ｓは、グランドに接続されている。レギュレータ８ｃの出力端は、抵抗を挟んで、第４のスイッチング素子Ｑ４のドレイン端子Ｄと、ゲートドライバ８ａのローサイドの入力端子ＬＩＮとに接続されている。第４のスイッチング素子Ｑ４がオンのとき、ローサイドの入力端子ＬＩＮはグランドに接続され、第４のスイッチング素子Ｑ４がオフのとき、ローサイドの入力端子ＬＩＮには抵抗を介してレギュレータ８ｃの出力電圧が入力される。すなわち、パルス信号生成回路８ｂは、第４のスイッチング素子Ｑ４のオン、オフに応じたパルス信号を、レギュレータ８ｃの出力電圧すなわち直流電源端子１２，１４の電圧に基づいて出力する。
【００４４】
第４のスイッチング素子Ｑ４の制御端子（ゲート端子Ｇ）は、抵抗を介して、ＰＷＭ信号出力部９ａに接続されている。ＰＷＭ信号出力部９ａから出力され、ハイサイドの入力端子ＨＩＮに入力されるＰＷＭ信号は、第４のスイッチング素子Ｑ４のゲート端子Ｇにも入力される。第４のスイッチング素子Ｑ４は、ＰＷＭ信号に対応してスイッチング動作（オン、オフ動作）を行う。すなわち、ゲートドライバ８ａのローサイドの入力端子ＬＩＮに入力されるパルス信号は、ＰＷＭ信号に対応してオフ、オンを繰り返す、ＰＷＭ信号に基づく信号である。
【００４５】
図３は、保護回路１１０の各点の電圧の推移を示すグラフである。なお、図３においては、各部位の電圧が簡易的に表現されて示されており、各部のスイッチング素子等の動作遅れ等は考慮されていない。
【００４６】
図３においては、図２にＡ，Ｂ，Ｃで示す各点の電圧の推移が同一の軸に重ねて示されている。すなわち、Ａ点は、ハイサイドの入力端子ＨＩＮの電圧である。Ｂ点は、出力端子ＨＯの電圧である。Ｃ点は、保護回路１１０の出力端子２２の電圧である。
【００４７】
図３においては、保護回路１１０が定常の駆動状態であるときが示されている。図３において示されている例では、ゲートドライバ８ａのハイサイドの入力端子ＨＩＮに、入力信号としてデューティが５０パーセントのＰＷＭ信号（周期１ｋＨｚ、電圧１０Ｖ）が入力されている。このとき、ＰＷＭ信号の入力に伴い、出力端子ＨＯから、電源電圧Ｖｄｄ以上の電圧が、第１，第２のスイッチング素子Ｑ１，Ｑ２に出力される。そのため、ハイサイドの出力端子ＨＯの出力がハイである間、第１，第２のスイッチング素子Ｑ１，Ｑ２は開放状態となる。ハイサイドの出力端子ＨＯの出力がローである間、第１，第２のスイッチング素子Ｑ１，Ｑ２は閉じる。そうすると、平滑用コンデンサＣ１が放電されることにより、出力端子２２の電圧がある程度維持される。これにより、このように、オフ期間からオン期間に移る前後において出力端子２２の電圧に多少リップルは発生するものの、継続的にハイサイドの入力端子ＨＩＮにＰＷＭ信号を入力することにより、安定した電源の供給を行える。
【００４８】
図４は、保護回路１１０の動作を説明する図である。図５は、保護回路１１０の各部の電圧の推移を示すタイミングチャートである。
【００４９】
図４においては、保護回路１１０の動作タイミングを大きくＡ，Ｂ，Ｃの３段階に分け、各動作タイミングにおける、ゲートドライバ８ａの挙動と、ゲートドライバ８ａの動作を補佐する部分の挙動とが示されている。ここで、ゲートドライバ８ａの動作を補佐する部分とは、第３のスイッチング素子Ｑ３及びパルス信号生成回路８ｂが設けられている部分をいう。なお、図４において、ステップＳ１からステップＳ２４までの各動作手順の段階のうち、ゲートドライバ８ａの挙動と、ゲートドライバ８ａの動作を補佐する部分の挙動とが併記されている段階があるが、これは、両挙動が同時に発生することを必ずしも意味しない。なお、図４においては、各部のスイッチング素子等の動作遅れ等は考慮されていない。
【００５０】
図５においては、上段から、ゲートドライバ８ａのハイサイドの入力端子ＨＩＮに入力されるＰＷＭ信号の電圧、ゲートドライバ８ａのハイサイドの出力端子ＨＯの出力電圧、ゲートドライバ８ａのハイサイドの−電源端子ＶＳの電圧、第２のスイッチング素子Ｑ２のドレイン端子Ｄの電圧、ゲートドライバ８ａのローサイドの入力端子ＬＩＮに入力されるパルス信号の電圧、ゲートドライバ８ａのローサイドの出力端子ＬＯの電圧が、それぞれ示されている。縦軸はそれぞれの電圧値を示し、横軸は時間を示す。横軸に示されたＡ，Ｂ，Ｃの各タイミングは、図４に示される動作タイミングを示している。なお、図５においては、各部位の電圧が簡易的に表現されて示されており、各部のスイッチング素子等の動作遅れ等は考慮されていない。
【００５１】
まず、モータ駆動制御装置１の起動が開始されるとき、直流電源端子１２，１４に電源電圧Ｖｄｄが印加される（ステップＳ１）。そうすると、モータ駆動制御装置１の各部が起動する。すなわち、保護回路１１０のゲートドライバ８ａに電力が供給され、ゲートドライバ８ａが起動する。また、ＰＷＭ信号出力部９ａを有する制御回路部９も起動する（ステップＳ２）。
【００５２】
モータ駆動制御装置１の各部が起動すると、動作タイミングＡの動作が行われる。動作タイミングＡでは、ステップＳ３からステップＳ８の挙動が順次発生する。
【００５３】
すなわち、制御回路部９のＰＷＭ信号出力部９ａから出力されるＰＷＭ信号がハイ（Ｈ）期間となる（ステップＳ３）。ＰＷＭ信号のハイ（Ｈ）信号（電圧は、例えばａ［Ｖ］である。）は、ゲートドライバ８ａのハイサイドの入力端子ＨＩＮに入力される（ステップＳ４）。そうすると、ゲートドライバ８ａの出力端子ＨＯから、ハイ（Ｈ）信号（電圧は、例えばＸ［Ｖ］である。ただし、Ｘはａよりも大きい値である。）が出力される（ステップＳ５）。
【００５４】
ゲートドライバ８ａのハイサイドの出力端子ＨＯからハイ信号が出力されると、第１，第２のスイッチング素子Ｑ１，Ｑ２のそれぞれのゲート端子Ｇに、ハイ信号が入力される（ステップＳ６）。これにより、第１，第２のスイッチング素子Ｑ１，Ｑ２がゲートを開放する（ステップＳ８）。
【００５５】
一方、このときパルス信号生成回路８ｂでは、第４のスイッチング素子Ｑ４にも、ＰＷＭ信号のハイ信号（電圧は、例えばａ［Ｖ］である。）が入力される（ステップＳ４）。そうすると、第４のスイッチング素子Ｑ４がゲートを開放する（ステップＳ５）。
【００５６】
第４のスイッチング素子Ｑ４がゲートを開放することで、ゲートドライバ８ａのローサイドの入力端子ＬＩＮがグランドに接続され、ローサイドの入力端子ＬＩＮにロー（Ｌ）信号が入力される（ステップＳ６）。すなわち、ローサイドの入力端子ＬＩＮの電圧が０Ｖになる。そのため、ゲートドライバ８ａは、ローサイドの出力端子ＬＯから、ロー信号を出力する（ステップＳ７）。ローサイドの出力端子ＬＯから出力されるロー信号は、例えば、０Ｖである。これにより、第３のスイッチング素子Ｑ３は、ゲートを閉じる（ステップＳ８）。
【００５７】
次に、動作タイミングＢの動作が行われる。動作タイミングＢでは、ステップＳ９からステップＳ１１の挙動が順次発生する。
【００５８】
すなわち、第１のスイッチング素子Ｑ１がオンになると、保護動作部５に電源電圧Ｖｄｄ（電圧は、例えばＹ［Ｖ］である。）が印加される（ステップＳ９）。そうすると、ゲートドライバ８ａのハイサイドの−電源端子ＶＳに、電源電圧Ｖｄｄが入力される（ステップＳ１０）。これにより、ゲートドライバ８ａのハイサイドの出力端子ＨＯから、より電圧が高いハイ（Ｈ）信号（電圧は、例えば（Ｘ＋Ｙ）［Ｖ］である。）が出力される（ステップＳ１１）。
【００５９】
このように動作タイミングＢの動作が行われることで、次の動作タイミングＣまでの間、第１，第２のスイッチング素子Ｑ１，Ｑ２はゲートを開放した状態を持続し（ステップＳ１２）、ゲート制御部８の内部のブートストラップコンデンサＣｂは放電する（ステップＳ１３）。第１，第２のスイッチング素子Ｑ１，Ｑ２のゲート端子Ｇの電圧が十分に高いので、ゲートを開放した状態が安定して持続する。
【００６０】
次に、動作タイミングＣの動作が行われる。動作タイミングＣでは、ステップＳ１４からステップＳ２２の挙動が順次発生する。
【００６１】
動作タイミングＣの動作は、ＰＷＭ信号がオフ期間となるときのものである。動作タイミングＣでは、制御回路部９のＰＷＭ信号出力部９ａから出力されるＰＷＭ信号がロー（Ｌ）信号となる（ステップＳ１４）。ＰＷＭ信号のロー（Ｌ）信号（電圧は、例えば０［Ｖ］である。）は、ゲートドライバ８ａのハイサイドの入力端子ＨＩＮに入力される（ステップＳ１５）。そうすると、ゲートドライバ８ａのハイサイドの出力端子ＨＯから、ロー（Ｌ）信号（電圧は、例えば０［Ｖ］である。）が出力される（ステップＳ１６）。出力端子ＨＯからロー信号が出力されると、第１，第２のスイッチング素子Ｑ１，Ｑ２のそれぞれのゲート端子Ｇに、ロー信号が入力される（ステップＳ１７）。
【００６２】
一方、このときパルス信号生成回路８ｂでは、第４のスイッチング素子Ｑ４にも、ＰＷＭ信号のロー（Ｌ）信号が入力される（ステップＳ１５）。そうすると、第４のスイッチング素子Ｑ４がゲートを閉じる（ステップＳ１６）。
【００６３】
第４のスイッチング素子Ｑ４がゲートを閉じると、ゲートドライバ８ａのローサイドの入力端子ＬＩＮに、レギュレータ８ｃから出力された電圧に基づくハイ（Ｈ）信号（電圧は、例えばａ［Ｖ］である。）が入力される（ステップＳ１７）。そうすると、ゲートドライバ８ａは、ローサイドの出力端子ＬＯから、ハイ（Ｈ）信号（電圧は、例えばＸ［Ｖ］である。）を出力する（ステップＳ１８）。これにより、第３のスイッチング素子Ｑ３は、ゲートを開放する（ステップＳ１９）。
【００６４】
第１，第２のスイッチング素子Ｑ１，Ｑ２は、ゲート端子Ｇにロー信号が入力されることにより、ゲートを閉じる（ステップＳ２０）。また、第３のスイッチング素子Ｑ３がゲートを開放していることにより、保護動作部５がグランドに接続される。そうすると、ゲートドライバ８ａのハイサイドの−電源端子ＶＳの電圧が、０［Ｖ］に降圧し（ステップＳ２１）。保護動作部５の電圧が降下する（ステップＳ２２）。
【００６５】
そうすると、ＰＷＭ信号がオフ期間である間、第１，第２のスイッチング素子Ｑ１，Ｑ２がゲートを閉じた状態を持続する（ステップＳ２３）。また、ブートストラップコンデンサＣｂが充電され、次のオン期間の動作に備えられる（ステップＳ２４）。
【００６６】
なお、このとき、第２のスイッチング素子Ｑ２がオフであるため、平滑用コンデンサＣ１が放電する。そのため、図５に示されるように、動作タイミングＣになった後に、当初は、第２のスイッチング素子Ｑ２のドレイン端子Ｄの電圧すなわち保護回路１１０の出力電圧は、Ｙ［Ｖ］に維持される。出力電圧は、時間の経過と共に徐々に降下するが、その後、再びＰＷＭ信号がオン期間となると、Ｙ［Ｖ］に戻る。
【００６７】
その後、再びＰＷＭ信号がオン期間、オフ期間となる度に、動作タイミングＡからＣの動作が繰り返される。図５に示されるように、各動作タイミングにおいて、電圧は、時間の経過と共に徐々に上昇又は降下する。なお、ゲートドライバの仕様によっては、例えば、動作タイミングがＣから開始される場合もあるので、上記の挙動に限定されない。
【００６８】
なお、本実施の形態において、ＰＷＭ信号出力部９ａは、保護回路１１０の動作開始時において、ＰＷＭ信号のデューティ比を徐々に所定のデューティ比まで増加させるスロースタート動作を行う。すなわち、ゲートドライバ８ａには、起動時には、例えば０パーセントから徐々にデューティ比が上昇するＰＷＭ信号が入力される。そのため、保護回路１１０の出力電圧は、ＰＷＭ信号のデューティ比に応じて、徐々に上昇する。なお、デューティ比の増加態様（時間の経過と増加量との関係等）は、例えば、電源電圧Ｖｄｄの大きさや、平滑用コンデンサＣ１の大きさ等を鑑みて適宜設定されればよい。
【００６９】
このように保護回路１１０の動作開始時にスロースタート動作が行われた後には、ＰＷＭ信号出力部９ａは、上述のように、デューティ比が一定のＰＷＭ信号（固定デューティのＰＷＭ信号）を出力する。これにより、所定の電圧が、保護回路１１０から出力される。すなわち、動作開始時におけるＰＷＭ信号のデューティ比の終点となる所定のデューティ比や、固定デューティの値は、要求される保護回路１１０からの出力電圧の大きさや、電源電圧Ｖｄｄ等に応じて適宜設定されればよい。
【００７０】
本実施の形態において、保護回路１１０が上記のような構成を有しているので、以下のように、安価な構成で設計自由度の高い保護回路１１０及びモータ駆動制御装置１を提供することができる。
【００７１】
モータ駆動制御装置１に、電源が正極性で接続された場合には、第１のスイッチング素子Ｑ１のドレイン端子Ｄに電源電圧Ｖｄｄが印加される。このとき、第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２がオフであると、電流は流れない。ＰＷＭ信号出力部９ａから出力されるＰＷＭ信号に応じて第１，第２のスイッチング素子Ｑ１，Ｑ２がスイッチング動作（オン、オフ動作）を繰り返すことにより、電流が流れる。ＰＷＭ信号は小さいデューティ比から徐々に増加するため、保護回路１１０を流れる電流は当初は小さく、その後、徐々に大きくなる。
【００７２】
一般に、大容量の平滑コンデンサ等を持つ電子機器は、電源を投入する際などにおいて、平滑コンデンサが充電されるため、定常電流値を超える大きな突入電流が流れることがある。突入電流が流れると、回路に使用されている素子が過剰に発熱するなどし、誤作動や故障が発生する可能性がある。
【００７３】
しかしながら、本実施の形態においては、平滑用コンデンサＣ１の充電が開始される起動時において、上記のように保護回路１１０を流れる電流が当初は小さく、徐々に大きくなる。したがって、突入電流が流れることがなくなる。
【００７４】
また、モータ駆動制御装置１に、電源が誤って逆に接続された場合には、第２のスイッチング素子Ｑ２に印加される電圧は、寄生ダイオードとは逆方向になる。そのため、第２のスイッチング素子Ｑ２に電流は流れず、保護回路１１０が逆接続から保護される。
【００７５】
本実施の形態においては、保護動作部５の第１，第２のスイッチング素子Ｑ１，Ｑ２として、低コストでかつ安定して入手可能なＮチャネル型ＭＯＳＦＥＴを利用することができる。したがって、保護回路１１０の製造コストを低くすることができる。また、ダイオードを用いた逆接続保護回路よりも発熱を抑制できる。
【００７６】
また、ゲートドライバ８ａにより、保護動作部５の動作が制御される。ゲートドライバ８ａとして、一般的なゲートドライバを用いることができるため、保護回路１１０の設計の自由度及び汎用性が高くなる。保護回路１１０の入力電圧に関する制限が少なくなる。また、保護回路１１０の製造コストを低くすることができる。保護回路１１０を小型化することができる。
【００７７】
第１，第２のスイッチング素子Ｑ１，Ｑ２は、Ｎチャネル型ＭＯＳＦＥＴであるが、チャージポンプ方式ではなく、スイッチング動作（オン、オフ動作）を繰り返すブートストラップ方式で駆動される。そのため、スイッチング素子Ｑ１，Ｑ２は、ソース端子Ｓ同士が接続されており、スイッチングオフ時には、ソース端子Ｓに電荷が入らないように構成されている。ゲートドライバ８ａに入力するＰＷＭ信号のデューティ比によって、保護回路１１０の出力電圧が変化する。したがって、例えばＣＲの時定数を設定するハードウェアによる回路構成を設けることなく、ＰＷＭ信号のデューティ比を当初は低くすることによって、スロースタート動作を行い、適切に突入電流を低減させることができる。保護回路１１０が用いられる様々な構成において、保護回路１１０の起動時の電流調整を容易に行うことができ、突入電流を低減させることができる。また、定常時の出力電圧を容易に調整することができる。
【００７８】
［変形例の説明］
【００７９】
上記の実施の形態に係る保護回路１１０について、一部の構成を変更してもよい。以下、このような上記の実施の形態の変形例について説明する。以下の説明において、既述のものと同一の構成には、同一の符号を付したり、説明を省略したりする。
【００８０】
図６は、上述の実施の形態の第１の変形例に係る保護回路２１０の構成を示す回路図である。
【００８１】
図６に示されるように、保護回路２１０は、図２に示した保護回路１１０のゲート制御部８に代えて、ゲート制御部２０８を有している点で異なっている。ゲート制御部２０８には、ゲートドライバ２０８ａが設けられている。
【００８２】
ゲートドライバ２０８ａは、ハイサイドドライバの一例である。すなわち、ゲートドライバ２０８ａは、ゲートドライバ８ａとは異なり、ローサイドの入力端子ＬＩＮや出力端子ＬＯを有していない。ゲートドライバ２０８ａは、例えば、ハイサイドの入力端子ＩＮ，ゲートドライバ２０８ａの＋（プラス）電源端子Ｖｃｃ、ゲートドライバ２０８ａの−（マイナス）電源端子ＣＯＭ、ハイサイドの＋（プラス）電源端子ＶＢ、ハイサイドの−（マイナス）電源端子ＶＳ、及びハイサイドの出力端子ＨＯを有している。これらの端子には、上述の第１の実施の形態と同様の配線がなされている。ゲートドライバ２０８ａは、ハイサイドの入力端子ＩＮに入力されたＰＷＭ信号を増幅してハイサイドの出力端子ＨＯから出力する。
【００８３】
第１の変形例においては、第３のスイッチング素子Ｑ３の制御端子（ゲート端子Ｇ）に接続され、ＰＷＭ信号に基づくパルス信号が入力される第１の抵抗Ｒ１が設けられている。第１の抵抗Ｒ１の一端は、第３のスイッチング素子Ｑ３のソース端子Ｓに接続されている。また、第１の抵抗Ｒ１の他端は、パルス信号生成回路８ｂに接続されている。具体的には、第１の抵抗Ｒ１の他端は、第４のスイッチング素子Ｑ４のドレイン端子Ｄに接続されている。したがって、保護回路２１０の駆動時において、第４のスイッチング素子Ｑ４がオフになるときに、第３のスイッチング素子Ｑ３がオンとなり、ゲートドライバ２０８ａのハイサイドの−電源端子ＶＳの電圧を低下させる。
【００８４】
このように、第１の変形例に係る保護回路２１０では、ゲートドライバ２０８ａがハイサイドドライバであるので、保護回路１１０と比較して、製造コストを低減させることができる。そのほか、保護回路２１０は保護回路１１０と同様の構成を有しているので、上述と同様に、安価な構成で設計自由度の高い保護回路２１０及びモータ駆動制御装置１を提供することができる。
【００８５】
なお、第３のスイッチング素子Ｑ３がオンとなるタイミングは、第１，第２のスイッチング素子Ｑ１，Ｑ２がオフとなるタイミングよりも後である必要がある。そのため、適切なタイミングで第３のスイッチング素子Ｑ３がオンになるように、第３のスイッチング素子Ｑ３の内部容量を鑑みて、第１の抵抗Ｒ１の抵抗値が設定されている。すなわち、第３のスイッチング素子Ｑ３と第１の抵抗Ｒ１とで、時定数が設定されている。
【００８６】
図７は、上述の実施の形態の第２の変形例に係る保護回路４１０の構成を示す回路図である。
【００８７】
図７に示されるように、保護回路４１０は、第１の変形例に係る保護回路２１０と比較して、第３のスイッチング素子Ｑ３及びパルス信号生成回路８ｂを有しておらず、第３のスイッチング素子Ｑ３に代えて、第２の抵抗Ｒ４１を有している。第２の抵抗Ｒ４１は、保護動作部５の第１，第２のスイッチング素子Ｑ１，Ｑ２のそれぞれのソース端子Ｓとグランドとの間に配置されている。また、第２の抵抗Ｒ４１は、ゲートドライバ２０８ａのハイサイドの−電源端子ＶＳとグランドとの間に配置されている。
【００８８】
このように、第２の変形例に係る保護回路４１０では、第１，第２のスイッチング素子Ｑ１，Ｑ２のそれぞれがオフであるとき、ハイサイドの−電源端子ＶＳの電圧を第２の抵抗Ｒ４１によって低下させる。したがって、保護回路２１０において用いられていた第３のスイッチング素子Ｑ３及び第４のスイッチング素子Ｑ４を省くことができ、保護回路４１０の製造コストをさらに低減させることができる。また、保護回路４１０の構成を簡素にすることができる。第２の抵抗Ｒ４１において電力が消費されるので、消費電力は増加する。そのほか、保護回路４１０は、保護回路２１０と同様の構成を有しているので、上述と同様に、安価な構成で設計自由度の高い保護回路４１０及びモータ駆動制御装置１を提供することができる。
【００８９】
図８は、上述の実施の形態の第３の変形例に係る保護回路６１０の構成を示す回路図である。
【００９０】
図８に示されるように、保護回路６１０は、保護回路６１０の動作開始時において、第１，第２のスイッチング素子Ｑ１，Ｑ２のそれぞれのゲート端子Ｇの電圧を徐々に増加させるスロースタート回路６をさらに備えている。保護回路６１０のその他の構成は、保護回路１１０と同一である。
【００９１】
スロースタート回路６は、保護動作部５の後段に配置されている。スロースタート回路６は、ゲートドライバ８ａのハイサイドの出力端子ＨＯと第１，第２のスイッチング素子Ｑ１，Ｑ２のそれぞれのゲート端子Ｇとを接続する経路と、第２のスイッチング素子Ｑ２のドレイン端子Ｄとの間に配置されたコンデンサと、コンデンサを放電させる抵抗と、逆流防止用のダイオード等を有している。
【００９２】
スロースタート回路６は、そのコンデンサが充電されていない状態で保護回路６１０が起動されたとき、ゲートドライバ８ａのハイサイドの出力端子ＨＯから出力される電圧によってコンデンサを充電させる。すなわち、スロースタート回路６において、コンデンサが充電されるまでの間、第１，第２のスイッチング素子Ｑ１，Ｑ２のゲート端子Ｇの電圧を緩やかに増加させるスロースタート動作が行われる。したがって、保護回路６１０においては、ＰＷＭ信号出力部９ａにおいて起動時にＰＷＭ信号を徐々に上昇させる制御を行うことが不要となる。換言すると、ＰＷＭ信号出力部９ａは、起動時においても、デューティ比を変化させることなく、固定デューティのＰＷＭ信号を出力すればよい。したがって、モータ駆動制御装置１の制御回路部９の制御内容を簡素にすることができ、容易に制御を行うことができるようになる。そのほか、保護回路６１０は、保護回路１１０と同様の構成を有しているので、上述と同様に、安価な構成で設計自由度の高い保護回路６１０及びモータ駆動制御装置１を提供することができる。
【００９３】
なお、保護回路６１０を、ハイサイドドライバをゲートドライバとして用いた、第１の変形例に係る保護回路２１０のように構成してもよい。また、スロースタート回路６がある場合であっても、ＰＷＭ信号出力部９ａから出力されるＰＷＭ信号のデューティ比が徐々に増加するようにしてもよい。
［その他］
【００９４】
モータ駆動制御装置の構成は、上述のものに限定されない。例えば、プリドライブ回路の一部又は全部が、制御回路部に含まれるようにしてもよい。平滑用コンデンサは、保護回路内に設けられていなくてもよい。平滑用コンデンサは、例えば、保護回路の外部に接続されていてもよい。
【００９５】
上述の実施の形態や変形例が組み合わされて保護回路が構成されるようにしてもよい。
【００９６】
モータの種類や相数などは、限定されない。
【００９７】
上述の実施の形態において、起動時に徐々にデューティ比が増加するＰＷＭ信号の起動直後のデューティ比は、必ずしも０パーセントでなくてもよい。
【００９８】
負荷は、モータに限られない。電子機器や電気を使用する部品、機器などであってもよい。例えば、照明の光源など、様々な負荷に電力を供給する用途に、保護回路や負荷駆動回路を用いることができる。
【００９９】
上記実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１００】
１  モータ駆動制御装置（負荷駆動回路の一例）
２  駆動回路部
２ａ  インバータ回路
２ｂ  プリドライブ回路
５  保護動作部
５ａ  突入電流低減回路
５ｂ  逆接続保護回路
６  スロースタート回路
８，２０８，４０８  ゲート制御部
８ａ  ゲートドライバ（ハーフブリッジドライバの一例）
２０８ａ  ゲートドライバ（ハイサイドドライバの一例）
８ｂ  パルス信号生成回路
８ｃ  レギュレータ
９  制御回路部
９ａ  ＰＷＭ信号出力部
１２，１４  直流電源端子
２０  モータ（負荷の一例）
２２，２４  出力端子
１１０，２１０，４１０，６１０  保護回路
Ｃ１  平滑用コンデンサ
Ｃｂ  ブートストラップコンデンサ
ＨＩＮ，ＩＮ  ハイサイドの入力端子
ＨＯ  ハイサイドの出力端子
ＬＩＮ  ローサイドの入力端子
ＬＯ  ローサイドの出力端子
ＶＢ  ハイサイドの＋電源端子
ＶＳ  ハイサイドの−電源端子
Ｑ１  第１のスイッチング素子
Ｑ２  第２のスイッチング素子
Ｑ３  第３のスイッチング素子
Ｑ４  第４のスイッチング素子
Ｒ１  第１の抵抗
Ｒ４１  第２の抵抗
【図１】
2018152693.tif 000003
【図２】
2018152693.tif 000004
【図３】
2018152693.tif 000005
【図４】
2018152693.tif 000006
【図５】
2018152693.tif 000007
【図６】
2018152693.tif 000008
【図７】
2018152693.tif 000009
【図８】
2018152693.tif 000010