(57)【要約】【課題】様々な大きさのディスプレイを実現できるマイクロＬＥＤディスプレイ装置を提供する。【解決手段】複数のマイクロＬＥＤピクセルが行と列に配列された平面視で矩形状のマイクロＬＥＤパネル、及び前記複数のマイクロＬＥＤピクセルに対応する複数のＣＭＯＳセルを備えるＡＭ（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ、アクティブマトリクス）回路部と、前記ＡＭ回路部の外郭に配置される制御回路部とを含むマイクロＬＥＤ駆動基板（ｂａｃｋｐｌａｎｅ）を含み、前記制御回路部は、前記マイクロＬＥＤパネルの４辺のうち隣接する２辺に沿って配置されることを特徴とする。【選択図】  図８
2018185515.tif 000002
【特許請求の範囲】
【請求項１】
マイクロＬＥＤディスプレイ装置であって、
第１マイクロＬＥＤ駆動基板（ｂａｃｋｐｌａｎｅ）と、前記第１マイクロＬＥＤ駆動基板上に配置される第１マイクロＬＥＤパネルとを含む第１タイプのマイクロＬＥＤディスプレイモジュールと、
第２マイクロＬＥＤ駆動基板（ｂａｃｋｐｌａｎｅ）と、前記第２マイクロＬＥＤ駆動基板上に配置される第２マイクロＬＥＤパネルとを含む第２タイプのマイクロＬＥＤディスプレイモジュールと、
前記第１及び第２マイクロＬＥＤパネルの４辺のうち２辺に隣接する領域に配置される制御回路部と、を有し、
前記第１マイクロＬＥＤパネルの４辺のうち前記２辺を除外した少なくとも１辺と、前記第２マイクロＬＥＤパネルの４辺のうち、前記２辺を除外した少なくとも１辺とは互いに対向して配置されることを特徴とするマイクロＬＥＤディスプレイ装置。
【請求項２】
第１マイクロＬＥＤ駆動基板は、前記第１マイクロＬＥＤパネルのマイクロＬＥＤピクセルに対応する複数のＣＭＯＳセルを備える第１ＡＭ（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ：アクティブマトリクス）回路部と、前記第１ＡＭ回路部の外郭に沿って配置される第１制御回路部と、を含むことを特徴とする請求項１に記載のマイクロＬＥＤディスプレイ装置。
【請求項３】
前記第１制御回路部は、前記第１ＡＭ回路部の第１辺及び第２辺に隣接する領域に配置されることを特徴とする請求項２に記載のマイクロＬＥＤディスプレイ装置。
【請求項４】
第２マイクロＬＥＤ駆動基板は、前記第２マイクロＬＥＤパネルのマイクロＬＥＤピクセルに対応する複数のＣＭＯＳセルを備える第２ＡＭ回路部と、前記第２ＡＭ回路部の外郭に沿って配置される第２制御回路部と、を含むことを特徴とする請求項１に記載のマイクロＬＥＤディスプレイ装置。
【請求項５】
前記第２制御回路部は、前記第２ＡＭ回路部の第１辺及び第２辺に隣接する領域に配置されることを特徴とする請求項４に記載のマイクロＬＥＤディスプレイ装置。
【請求項６】
前記第１及び第２マイクロＬＥＤパネルは、それぞれ前記第１及び第２マイクロＬＥＤ駆動基板上にフリップチップボンディング（ｆｌｉｐ  ｃｈｉｐ  ｂｏｎｄｉｎｇ）によって結合されることを特徴とする請求項１に記載のマイクロＬＥＤディスプレイ装置。
【請求項７】
前記第１及び第２タイプのマイクロＬＥＤディスプレイモジュールは、それぞれ前記第１及び第２マイクロＬＥＤパネルのマイクロＬＥＤピクセルと、前記第１及び第２マイクロＬＥＤ駆動基板のＣＭＯＳセルとを電気的に接続させる複数のバンプと、をさらに含むことを特徴とする請求項６に記載のマイクロＬＥＤディスプレイ装置。
【請求項８】
前記複数のバンプは、前記ＣＭＯＳセルの各々に形成され、加熱によるバンプの溶融によって、前記ＣＭＯＳセルの各々と前記ＣＭＯＳセルの各々に対応するマイクロＬＥＤピクセルとが電気的に接続されることを特徴とする請求項７に記載のマイクロＬＥＤディスプレイ装置。
【請求項９】
前記第１及び第２マイクロＬＥＤパネルのマイクロＬＥＤピクセルは、基板上に第１導電型半導体層、活性層、及び第２導電型半導体層を順次に成長させた後にエッチングして形成され、
前記マイクロＬＥＤピクセルの垂直構造は、第１導電型半導体層、活性層、及び第２導電型半導体層を順次に含み、
前記マイクロＬＥＤピクセルが形成されていない部分は、活性層及び第２導電型半導体層が除去されて第１導電型半導体層が露出されることを特徴とする請求項１に記載のマイクロＬＥＤディスプレイ装置。
【請求項１０】
前記マイクロＬＥＤピクセルが形成されていない部分の第１導電型半導体層上には、前記マイクロＬＥＤピクセルから離隔するように第１導電型メタル層が形成されることを特徴とする請求項９に記載のマイクロＬＥＤディスプレイ装置。
【請求項１１】
前記第１導電型メタル層は、前記第１導電型半導体層上で前記第１又は第２マイクロＬＥＤパネルの外郭に沿って形成されることを特徴とする請求項１０に記載のマイクロＬＥＤディスプレイ装置。
【請求項１２】
前記第１導電型メタル層は、前記マイクロＬＥＤピクセルの共通電極として機能することを特徴とする請求項１０に記載のマイクロＬＥＤディスプレイ装置。
【請求項１３】
前記第１及び第２マイクロＬＥＤ駆動基板は、それぞれ前記第１導電型メタル層に対応するように形成された共通セルを含み、前記第１導電型メタル層と前記共通セルは、バンプによって電気的に接続されることを特徴とする請求項１０に記載のマイクロＬＥＤディスプレイ装置。
【請求項１４】
前記第１導電型メタル層は、共通電極として、前記制御回路部の配置に対応した前記第１及び第２マイクロＬＥＤパネルの２辺に位置することを特徴とする請求項１０に記載のマイクロＬＥＤディスプレイ装置。
【請求項１５】
前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする請求項９に記載のマイクロＬＥＤディスプレイ装置。
【請求項１６】
前記制御回路部は、スキャン駆動部、第１データ駆動部、第２データ駆動部、ガンマ電圧生成部、タイミング制御部、スキャン信号検知パッド部、データ出力検知パッド部、及びインターフェースパッド部の内の少なくとも一つを含むことを特徴とする請求項１に記載のマイクロＬＥＤディスプレイ装置。
【請求項１７】
前記第１マイクロＬＥＤパネルと前記第２マイクロＬＥＤパネルとの間の離隔距離は、下記に示す一般式１によって決定されることを特徴とする請求項１に記載のマイクロＬＥＤディスプレイ装置。
（数１）
ｄ＝４０＋２α＋β  ・・・一般式１
ここで、４０（ｍｍ）は第１及び第２マイクロＬＥＤ駆動基板の端領域の長さ（２０ｍｍ）を合算した値であり、α（ｍｍ）はＳａｗｉｎｇ誤差であり、β（ｍｍ）はモジュール組み立てマージンである。
【請求項１８】
前記第１マイクロＬＥＤパネルと前記第２マイクロＬＥＤパネルとの間の連結部分に共通電極が形成されていない場合、前記第１マイクロＬＥＤパネルの端ピクセルと前記第２マイクロＬＥＤパネルの端ピクセルとの間の間隔がピクセルピッチ（ｐｉｘｅｌ  ｐｉｔｃｈ）に対応するように構成されることを特徴とする請求項１に記載のマイクロＬＥＤディスプレイ装置。
【請求項１９】
前記第１マイクロＬＥＤパネルと前記第２マイクロＬＥＤパネルとの間の連結部分に共通電極が形成された場合、前記共通電極を除いた前記第１マイクロＬＥＤパネルの端ピクセルと前記第２マイクロＬＥＤパネルの端ピクセルとの間の間隔がピクセルピッチ（ｐｉｘｅｌ  ｐｉｔｃｈ）に対応するように構成されることを特徴とする請求項１に記載のマイクロＬＥＤディスプレイ装置。
【請求項２０】
前記第１及び第２タイプのマイクロＬＥＤディスプレイモジュールは、水平又は垂直方向に配列されることを特徴とする請求項１に記載のマイクロＬＥＤディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロＬＥＤディスプレイ装置に関し、より具体的には、様々な大きさのディスプレイを実現できるマイクロＬＥＤディスプレイ装置に関する。
【背景技術】
【０００２】
発光素子（ＬＩＧＨＴ  ＥＭＩＴＴＩＮＧ  ＤＥＶＩＣＥ、ＬＥＤ）は電気エネルギを光エネルギに変換する半導体素子の一種である。発光素子は、蛍光灯、白熱灯等の既存の光源に比べて低消費電力、半永久的な寿命、迅速な応答速度、安全性、環境親和性の長所を有する。
【０００３】
そこで、既存の光源を発光素子に代替するための多くの研究が行われており、室内外で用いられる各種ランプ、液晶表示装置、電光掲示板、街灯等の照明装置の光源として発光素子を用いる場合が増加している。
【０００４】
最近、ＬＥＤ産業では既存の伝統的な照明の範囲を越えて様々な産業にＬＥＤを適用するための新しい試みがなされており、特に低電力駆動フレキシブルディスプレイ、人体モニタリングのための付着型情報表示素子、生体反応及びＤＮＡセンシング、光遺伝学的な有効検証のためのバイオ融合分野、導電性繊維とＬＥＤ光源が結合したＰｈｏｔｏｎｉｃｓ  Ｔｅｘｔｉｌｅ分野等において研究が活発に行われている。
【０００５】
一般にＬＥＤチップを数〜数十マイクロレベルに小さく製作すれば、無機物材料の特性上、曲がる時に壊れる短所を克服でき、フレキシブル基板にＬＥＤチップを転写することによって柔軟性（ｆｌｅｘｉｂｉｌｉｔｙ）を付与して、前述したフレキシブルディスプレイのみならず、ウェアラブル機器及び人体挿入用医療機器まで様々な応用分野に広範囲に適用できる。但し、上述した応用分野にＬＥＤ光源が適用されるためには薄く且つ柔軟なマイクロレベルの光源の開発が必須であり、ＬＥＤに柔軟性を付与するためには、互いに分離した、例えば薄膜ＧａＮ層からなるＬＥＤチップを個別又は所望の配列でフレキシブル基板に転写する工程が求められる。
【０００６】
一方、従来のマイクロＬＥＤ技術は、半導体工程によりＬＥＤピクセル単位を数マイクロ大きさに製作するのに成功した反面、ウェハー（ｗａｆｅｒ）大きさの限界により、マイクロＬＥＤモジュールの大きさが制限されるという問題点がある。また、約１．２インチ以上のディスプレイを要求する製品の場合、別途の光学モジュールを必要とし、これは、ディスプレイモジュールの大きさを増加させるだけでなく、光効率を低下させる問題点を引き起こす。よって、様々な大きさのディスプレイを実現できるマイクロＬＥＤモジュールを開発する必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、前述した問題及び他の問題を解決することにある。特に第１の目的は、ＣＭＯＳバックプレーン（ｂａｃｋｐｌａｎｅ）の構造を変更して様々な大きさのディスプレイを実現できるマイクロＬＥＤディスプレイ装置を提供することにある。
【０００８】
また他の目的は、マイクロＬＥＤパネルの共通電極の構造を変更して様々な大きさのディスプレイを実現できるマイクロＬＥＤディスプレイ装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するためになされた本発明によるマイクロＬＥＤディスプレイ装置は、マイクロＬＥＤディスプレイ装置であって、第１マイクロＬＥＤ駆動基板（ｂａｃｋｐｌａｎｅ）と、前記第１マイクロＬＥＤ駆動基板上に配置される第１マイクロＬＥＤパネルとを含む第１タイプのマイクロＬＥＤディスプレイモジュールと、第２マイクロＬＥＤ駆動基板（ｂａｃｋｐｌａｎｅ）と、前記第２マイクロＬＥＤ駆動基板上に配置される第２マイクロＬＥＤパネルとを含む第２タイプのマイクロＬＥＤディスプレイモジュールと、前記第１及び第２マイクロＬＥＤパネルの４辺のうち２辺に隣接する領域に配置される制御回路部と、を有し、前記第１マイクロＬＥＤパネルの４辺のうち前記２辺を除外した少なくとも１辺と、前記第２マイクロＬＥＤパネルの４辺のうち、前記２辺を除外した少なくとも１辺とは互いに対向して配置されることを特徴とする。
【発明の効果】
【００１０】
本発明の実施形態によるマイクロＬＥＤディスプレイ装置の効果について説明すれば以下のとおりである。
【００１１】
本発明の実施形態のうち少なくとも一つによれば、マイクロＬＥＤディスプレイ装置に用いられるＣＭＯＳバックプレーンの構造を変更して様々な大きさのディスプレイを実現できるという長所がある。
【００１２】
また、本発明の実施形態のうち少なくとも一つによれば、マイクロＬＥＤディスプレイ装置に用いられるマイクロＬＥＤパネルの共通電極の構造を変更して様々な大きさのディスプレイを実現できるという長所がある。
【００１３】
なお、本発明の実施形態のうち少なくとも一つによれば、第１タイプのマイクロＬＥＤディスプレイ装置と第２タイプのマイクロＬＥＤディスプレイ装置の方向転換及び組み合わせによって様々な大きさのディスプレイを実現できるという長所がある。
【００１４】
但し、本発明の実施形態によるマイクロＬＥＤディスプレイ装置が達成できる効果は以上で言及したものに制限されず、言及していないまた他の効果は下記の記載によって本発明が属する技術分野で通常の知識を有する者に明らかに理解できるものである。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態によるマイクロＬＥＤパネルの断面図である。
【図２】本発明の一実施形態によるマイクロＬＥＤパネルの平面図である。
【図３】本発明の一実施形態によるマイクロＬＥＤパネルの製造方法を説明する図である。
【図４】本発明の一実施形態によるマイクロＬＥＤパネルの製造方法を説明する図である。
【図５】本発明の一実施形態によるマイクロＬＥＤパネルの製造方法を説明する図である。
【図６】本発明の一実施形態によるマイクロＬＥＤパネルの製造方法を説明する図である。
【図７】本発明の一実施形態によるマイクロＬＥＤパネルの製造方法を説明する図である。
【図８】本発明の他の実施形態によるマイクロＬＥＤパネルの断面図である。
【図９】本発明の他の実施形態によるマイクロＬＥＤパネルの平面図である。
【図１０】本発明の他の実施形態によるマイクロＬＥＤパネルの製造方法を説明する図である。
【図１１】本発明の他の実施形態によるマイクロＬＥＤパネルの製造方法を説明する図である。
【図１２】本発明の他の実施形態によるマイクロＬＥＤパネルの製造方法を説明する図である。
【図１３】本発明の他の実施形態によるマイクロＬＥＤパネルの製造方法を説明する図である。
【図１４】本発明の他の実施形態によるマイクロＬＥＤパネルの製造方法を説明する図である。
【図１５】マイクロＬＥＤディスプレイ装置に用いられる一般的なＣＭＯＳバックプレーンの構造を説明する図である。
【図１６】本発明の一実施形態によるＣＭＯＳバックプレーンの構造を説明する図である。
【図１７】本発明の他の実施形態によるＣＭＯＳバックプレーンの構造を説明する図である。
【図１８】本発明の一実施形態によるマイクロＬＥＤディスプレイ装置を説明する図である。
【図１９】本発明の他の実施形態によるマイクロＬＥＤディスプレイ装置を説明する図である。
【図２０】ディスプレイ大きさを水平方向に２倍拡張したマイクロＬＥＤディスプレイ装置を説明する図である。
【図２１】ディスプレイ大きさを垂直方向に２倍拡張したマイクロＬＥＤディスプレイ装置を説明する図である。
【図２２】ディスプレイ大きさを４倍に拡張したマイクロＬＥＤディスプレイ装置を説明する図である。
【発明を実施するための形態】
【００１６】
以下、添付図面を参照して本明細書に開示された実施形態を詳細に説明するが、図面符号に関わらず同一又は類似の構成要素には同一の参照番号を付け、これに対する重複する説明は省略することにする。以下の説明で用いられる構成要素に対する接尾辞「モジュール」及び「部」は明細書の作成の容易さだけが考慮されて付与又は使用されるものであって、そのもので互いに区別される意味又は役割を有するものではない。即ち、本発明で用いられる「部」という用語はソフトウェア、ＦＰＧＡ、又はＡＳＩＣなどのハードウェア構成要素を意味し、「部」はある役割を行う。しかし、「部」はソフトウェア又はハードウェアに限定される構成要素ではない。「部」はアドレッシングできる格納媒体にあるように構成されてもよく、一つ又はそれ以上のプロセッサを再生させるように構成されてもよい。よって、一例として、「部」はソフトウェア構成要素、オブジェクト指向ソフトウェア構成要素、クラス構成要素及びタスク構成要素のような構成要素と、プロセス、関数、属性、プロシージャ、サブルーチン、プログラムコードのセグメント、ドライバ、ファームウェア、マイクロコード、回路、データ、データベース、データ構造、テーブル、アレイ、及び変数を含む。構成要素としての「部」により提供される機能は結合されて、さらに小さい数の構成要素としての「部」を形成するか、又は追加の構成要素としての「部」にさらに分割され得る。
【００１７】
また、本発明による実施形態を説明する際、各層（膜）、領域、パターン又は構造物が、基板、各層（膜）、領域、パッド又はパターンの「上方／上（ａｂｏｖｅ、ｏｖｅｒ）」に又は「下方／下（ｂｅｌｏｗ、ｕｎｄｅｒ）」に形成されると記載される場合、「上方／上」と「下方／下」は「直接（ｄｉｒｅｃｔｌｙ）」又は「他の層を介在して（ｉｎｄｉｒｅｃｔｌｙ）」形成されることを全て含む。また、各層の上部／上又は下部／下に対する基準は図面を基準に説明する。図面での各層の厚さや大きさは説明の便宜及び明確性のために誇張又は省略されるか又は概略的に図示されている。また、各構成要素の図上の大きさは実際の大きさを全面的に反映するものではない。
【００１８】
なお、本明細書に開示された実施形態を説明する際、関連の公知技術に関する具体的な説明が本明細書に開示された実施形態の要旨を不要に濁す恐れがあると判断される場合には、その詳細な説明は省略する。また、添付された図面は本明細書に開示された実施形態を容易に理解できるようにするためのものに過ぎず、添付された図面によって本明細書に開示された技術的思想が制限されるものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むものとして理解しなければならない。
【００１９】
本発明は、ＣＭＯＳバックプレーン（ｂａｃｋｐｌａｎｅ）の構造を変更して様々な大きさのディスプレイを実現できるマイクロＬＥＤディスプレイ装置及びその製造方法を提案する。以下、本実施形態に係るマイクロＬＥＤディスプレイ装置においては、複数のマイクロＬＥＤピクセルを含むマイクロＬＥＤパネルと、前記複数のマイクロＬＥＤピクセルを独立に駆動するための複数のＣＭＯＳセルを含むＣＭＯＳバックプレーンとがバンプ（ｂｕｍｐ）を介してフリップチップボンディングされて形成される。
【００２０】
以下では、本発明の様々な実施形態について図面を参照して詳細に説明する。
図１は本発明の一実施形態によるマイクロＬＥＤパネル１００の断面図であり、図２は本発明の一実施形態によるマイクロＬＥＤパネル１００の平面図である。
【００２１】
図１及び図２を参照すれば、本発明に係るマイクロＬＥＤパネル（又はマイクロＬＥＤアレイ）１００は、ウェハー上に積層された複数の発光素子（即ち、複数のマイクロＬＥＤピクセル）がマトリクス状に配列されたアレイ（ａｒｒａｙ）構造を有するＬＥＤパネルであって、画像表示機器の画像信号に対応する光（ｌｉｇｈｔ）を出力する機能を果たす。この時、前記複数のマイクロＬＥＤピクセルはウェハー上に行と列に配列され、各々のピクセルは数μｍの大きさを有する。
【００２２】
このようなマイクロＬＥＤパネル１００は、成長基板１１０、成長基板１１０上の第１導電型半導体層１２０、第１導電型半導体層１２０上の活性層１３０、活性層１３０上の第２導電型半導体層１４０、第１導電型半導体層１２０上の第１導電型メタル層１６０、第２導電型半導体層１４０上の第２導電型メタル層１５０、及びパッシベーション層１７０を含む。
【００２３】
成長基板１１０は、透光性を有する材質、例えば、サファイア（Ａｌ２Ｏ３）、単結晶基板、ＳｉＣ、ＧａＡｓ、ＧａＮ、ＺｎＯ、ＡｌＮ、Ｓｉ、ＧａＰ、ＩｎＰ、Ｇｅのうち少なくとも一つからなるが、これらに限定されない。
【００２４】
第１導電型半導体層１２０は、ｎ型ドーパントがドープされたＩＩＩ族−Ｖ族元素の化合物半導体を含み得る。このような第１導電型半導体層１２０は例えば、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体材料、具体的には、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＡｌＩｎＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮ等から選択され、Ｓｉ、Ｇｅ、Ｓｎ等のｎ型ドーパントがドープされる。
【００２５】
活性層１３０は、第１導電型半導体層１２０を介して注入される電子（又は正孔）と第２導電型半導体層１４０を介して注入される正孔（又は電子）が結合して、活性層１３０の形成物質に応じたエネルギバンド（Ｅｎｅｒｇｙ  Ｂａｎｄ）のバンドギャップ（Ｂａｎｄ  Ｇａｐ）差によって光を放出する層である。活性層１３０は単一量子井戸構造、多重量子井戸構造（ＭＱＷ：Ｍｕｌｔｉ  Ｑｕａｎｔｕｍ  Ｗｅｌｌ）、量子ドット構造又は量子線構造の何れか一つにより形成できるが、これらに限定されない。活性層１３０は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体材料からなり得る。活性層１３０が多重量子井戸構造により形成された場合、活性層１３０は複数の井戸層と複数の障壁層が交互に積層されて形成される。
【００２６】
第２導電型半導体層１４０は、ｐ型ドーパントがドープされたＩＩＩ族−Ｖ族元素の化合物半導体を含み得る。このような第２導電型半導体層１４０は例えば、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体材料、具体的には、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＮ、ＡｌＮ、ＩｎＮ等から選択され、Ｍｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａ等のｐ型ドーパントがドープされる。
【００２７】
第２導電型半導体層１４０上には第２導電型メタル層（即ち、ｐ電極）１５０が形成され、第１導電型半導体層１２０上には第１導電型メタル層（即ち、ｎ電極）１６０が形成される。
【００２８】
例えば、図２に示すように、第２導電型メタル層１５０は、各々のマイクロＬＥＤピクセルに対応する第２導電型半導体層１４０上に配置され、ＣＭＯＳバックプレーンに備えられた各々のＣＭＯＳセルとバンプ（ｂｕｍｐ）を介して電気的に接続される。
【００２９】
第１導電型メタル層１６０は、第１導電型半導体層１２０のメサエッチングされた領域上に配置され、前記複数のマイクロＬＥＤピクセルから一定距離だけ離隔して形成される。第１導電型メタル層１６０は、第１導電型半導体層１２０上でマイクロＬＥＤパネル１００の外郭に沿って所定の幅を有して形成される。第１導電型メタル層１６０の高さは、前記複数のマイクロＬＥＤピクセルの高さと概して同一に形成される。第１導電型メタル層１６０は、バンプによってＣＭＯＳバックプレーンの共通セルと電気的に接続され、マイクロＬＥＤピクセルの共通電極として機能する。例えば、第１導電型メタル層１６０は共通接地である。
【００３０】
このような第１導電型メタル層１６０及び第２導電型メタル層１５０は、マイクロＬＥＤパネル１００に形成された複数のマイクロＬＥＤピクセルに電源を提供する。
【００３１】
第１導電型半導体層１２０、活性層１３０、第２導電型半導体層１４０、第１導電型メタル層１６０及び第２導電型メタル層１５０の少なくとも一側面にはパッシベーション層１７０が形成される。パッシベーション層１７０は、発光構造物１２０、１３０、１４０を電気的に保護するために形成され、例えば、ＳｉＯ２、ＳｉＯｘ、ＳｉＯｘＮｙ、Ｓｉ３Ｎ４、Ａｌ２Ｏ３からなるが、これらに限定されない。
【００３２】
マイクロＬＥＤパネル１００に形成された発光素子（即ち、マイクロＬＥＤピクセル）は、化合物半導体の組成比に応じて互いに異なる波長の光を放射する。マイクロＬＥＤパネル１００に含まれた発光素子が赤色ＬＥＤ素子の場合、マイクロＬＥＤパネル１００は赤色ＬＥＤパネルとなる。マイクロＬＥＤパネル１００に含まれた発光素子が緑色ＬＥＤ素子の場合、マイクロＬＥＤパネル１００は緑色ＬＥＤパネルとなる。マイクロＬＥＤパネル１００に含まれた発光素子が青色ＬＥＤ素子の場合、マイクロＬＥＤパネル１００は青色ＬＥＤパネルとなる。一方、マイクロＬＥＤパネル１００は、特定波長を出力する複数の発光素子にＲ／Ｇ／Ｂ蛍光体又はＲ／Ｇ／Ｂカラーフィルタ等を結合してフルカラー（ｆｕｌｌ  ｃｏｌｏｒ）を実現できる。
【００３３】
マイクロＬＥＤパネル１００に形成された複数のマイクロＬＥＤピクセルとＣＭＯＳバックプレーン上に形成された複数のＣＭＯＳセルが一対一に対応して連結されるようにバンプを用いてフリップチップボンディング（ｆｌｉｐ  ｃｈｉｐ  ｂｏｎｄｉｎｇ）することによってマイクロＬＥＤディスプレイ装置が構成される。この時、マイクロＬＥＤパネル１００に形成された第１導電型メタル層１６０及び第２導電型メタル層１５０は、前記バンプを介してＣＭＯＳバックプレーンと電気的に接続される。
【００３４】
図３〜図７は、本発明の一実施形態によるマイクロＬＥＤパネルの製造方法を説明する図である。
図３を参照すれば、成長基板１１０上に第１導電型半導体層１２０、活性層１３０及び第２導電型半導体層１４０を順次成長させて発光構造物１２０、１３０、１４０を形成することができる。
【００３５】
成長基板１１０は、透光性を有する材質、例えば、サファイア（Ａｌ２Ｏ３）、単結晶基板、ＳｉＣ、ＧａＡｓ、ＧａＮ、ＺｎＯ、ＡｌＮ、Ｓｉ、ＧａＰ、ＩｎＰ、Ｇｅのうち少なくとも一つからなり得るが、これらに限定されない。
【００３６】
第１導電型半導体層１２０は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体材料、例えば、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＡｌＩｎＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮ等から選択され、Ｓｉ、Ｇｅ、Ｓｎ等のｎ型ドーパントがドープされる。このような第１導電型半導体層１２０は、トリメチルガリウム（ＴＭＧａ）ガス、アンモニア（ＮＨ３）ガス、シラン（ＳｉＨ４）ガスを水素ガスと共にチャンバー（ｃｈａｍｂｅｒ）に注入して形成される。成長基板１１０と第１導電型半導体層１２０との間に非ドープの半導体層（図示せず）及び／又はバッファ層（図示せず）をさらに含み得るが、特にこれに限定されない。
【００３７】
活性層１３０は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体材料からなることができる。このような活性層１３０は、トリメチルガリウム（ＴＭＧａ）ガス、トリメチルインジウム（ＴＭＩｎ）ガス、アンモニア（ＮＨ３）ガスを水素ガスと共にチャンバーに注入して形成されることができる。
【００３８】
第２導電型半導体層１４０は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体材料、例えば、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＮ、ＡｌＮ、ＩｎＮ等から選択され、Ｍｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａ等のｐ型ドーパントがドープされる。このような第２導電型半導体層１４０は例えば、トリメチルガリウム（ＴＭＧａ）ガス、アンモニア（ＮＨ３）ガス、ビス（エチルシクロペンタジエニル）マグネシウム（ｂｉｓ（ｅｔｈｙｌｃｙｃｌｏｐｅｎｔａｄｉｅｎｙｌ）ｍａｇｎｅｓｉｕｍ、｛（ＥｔＣｐ）２Ｍｇ｝、又は｛Ｍｇ（Ｃ２Ｈ５Ｃ５Ｈ４）２｝）ガスを水素ガスと共にチャンバーに注入して形成される。
【００３９】
図４を参照すれば、発光構造物１２０、１３０、１４０に対して単位ピクセル領域に応じてアイソレーションエッチング（ｉｓｏｌａｔｉｏｎ  ｅｔｃｈｉｎｇ）工程を行って複数の発光素子を形成する。例えば、前記アイソレーションエッチングは、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）のような乾式エッチング方法により実施される。このようなアイソレーションエッチング工程によって第１導電型半導体層１２０の一つの上面が露出される。この時、共通電極（即ち、ｎ電極）１６０を形成するために、第１導電型半導体層１２０の周縁領域は、所定の幅を有するようにエッチングされる。
【００４０】
図５及び図６を参照すれば、第２導電型半導体層１４０の一つの上面に第２導電型半導体層１４０の一部を被覆する第２導電型メタル層１５０を形成し、露出した周縁領域の第１導電型半導体層１２０の一つの上面に第１導電型メタル層１６０を形成する。
この時、第１及び第２導電型メタル層１６０、１５０は蒸着工程又はメッキ工程によって形成されるが、特にこれに限定されない。
【００４１】
図７を参照すれば、成長基板１１０、発光構造物１２０、１３０、１４０、第１導電型メタル層１６０及び第２導電型メタル層１５０上にパッシベーション層１７０を形成し、第１及び第２導電型メタル層１５０、１６０の一つの上面が外部に露出するようにパッシベーション層１７０を選択的に除去する。その後、上述した工程により形成されたマイクロＬＥＤパネル１００をＣＭＯＳバックプレーン（図示せず）にフリップチップボンディングしてマイクロＬＥＤディスプレイ装置を形成する。
【００４２】
図８は本発明の他の実施形態によるマイクロＬＥＤパネルの断面図であり、図９は本発明の他の実施形態によるマイクロＬＥＤパネルの平面図である。
図８及び図９を参照すれば、本発明に係るマイクロＬＥＤパネル２００は、ウェハー上に積層された複数の発光素子（即ち、複数のマイクロＬＥＤピクセル）がマトリクス状に配列されたアレイ（ａｒｒａｙ）構造を有するＬＥＤパネルであって、画像表示機器の画像信号に対応する光（ｌｉｇｈｔ）を出力する機能を果たす。
【００４３】
このようなマイクロＬＥＤパネル２００は、成長基板２１０、成長基板２１０上の第１導電型半導体層２２０、第１導電型半導体層２２０上の活性層２３０、活性層２３０上の第２導電型半導体層２４０、第１導電型半導体層２２０上の第１導電型メタル層２６０、第２導電型半導体層２４０上の第２導電型メタル層２５０、及びパッシベーション層２７０を含む。
【００４４】
本実施形態において、成長基板２１０、第１導電型半導体層２２０、活性層２３０、第２導電型半導体層２４０、第１及び２導電型メタル層２５０、２６０、パッシベーション層２７０は、図１の成長基板１１０、第１導電型半導体層１２０、活性層１３０、第２導電型半導体層１４０、第１及び２導電型メタル層１５０、１６０、パッシベーション層１７０と類似するため、それに関する詳しい説明は省略し、その差異点を中心に説明することにする。
【００４５】
第２導電型半導体層２４０上には第２導電型メタル層（即ち、ｐ電極）２５０が形成され、第１導電型半導体層２２０上には第１導電型メタル層（即ち、ｎ電極）２６０が形成される。
【００４６】
例えば、図９に示すように、第２導電型メタル層２５０は、各々のマイクロＬＥＤピクセルに対応する第２導電型半導体層２４０上に配置され、ＣＭＯＳバックプレーンに備えられた各々のＣＭＯＳセルとバンプ（ｂｕｍｐ）を介して電気的に接続される。
【００４７】
第１導電型メタル層２６０は、マイクロＬＥＤパネル２００の上面で左側外郭領域及び下部外郭領域に沿って所定の幅を有するように形成され、マイクロＬＥＤピクセルの共通電極として機能する。一方、他の実施形態（図示しない）として、第１導電型メタル層２６０は、マイクロＬＥＤパネル２００の上面で右側外郭領域及び下部外郭領域に沿って所定の幅を有するように形成され、マイクロＬＥＤピクセルの共通電極として機能する。このような第１及び第２導電型メタル層２５０、２６０は、マイクロＬＥＤパネル２００に形成された複数のマイクロＬＥＤピクセルに電源を提供する。
【００４８】
第１導電型半導体層２２０、活性層２３０、第２導電型半導体層２４０、第１導電型メタル層２６０及び第２導電型メタル層２５０の少なくとも一側面にはパッシベーション層２７０が形成される。パッシベーション層２７０は、発光構造物２２０、２３０、２４０を電気的に保護するために形成され、例えば、ＳｉＯ２、ＳｉＯｘ、ＳｉＯｘＮｙ、Ｓｉ３Ｎ４、Ａｌ２Ｏ３からなるが、これらに限定されない。
【００４９】
マイクロＬＥＤパネル２００に形成された複数のマイクロＬＥＤピクセルとＣＭＯＳバックプレーン上に形成された複数のＣＭＯＳセルが一対一に対応して連結されるようにバンプを用いてフリップチップボンディング（ｆｌｉｐ  ｃｈｉｐ  ｂｏｎｄｉｎｇ）することによってマイクロＬＥＤディスプレイ装置が構成される。この時、マイクロＬＥＤパネル２００に形成された第１導電型メタル層２６０及び第２導電型メタル層２５０は、前記バンプを介してＣＭＯＳバックプレーンと電気的に接続される。
【００５０】
図１０〜図１４は、本発明の上記他の実施形態に係るマイクロＬＥＤパネルの製造方法を説明する図である。以下、本実施形態において、前記マイクロＬＥＤパネル製造方法は図３〜図７のマイクロＬＥＤパネル製造方法と類似するため、それに関する詳しい説明は省略し、その差異点を中心に説明することにする。
【００５１】
図１０を参照すれば、成長基板２１０上に第１導電型半導体層２２０、活性層２３０及び第２導電型半導体層２４０を順次成長させて発光構造物２２０、２３０、２４０を形成する。
【００５２】
図１１を参照すれば、発光構造物２２０、２３０、２４０に対して単位ピクセル領域に応じてアイソレーションエッチング（ｉｓｏｌａｔｉｏｎ  ｅｔｃｈｉｎｇ）工程を行って複数の発光素子（即ち、複数のマイクロＬＥＤピクセル）を形成する。例えば、前記アイソレーションエッチングは、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）のような乾式エッチング方法により実施される。このようなアイソレーションエッチング工程によって第１導電型半導体層２２０の一つの上面が露出される。
【００５３】
図１２及び図１３を参照すれば、第２導電型半導体層２４０の一つの上面に第２導電型半導体層２４０の一部を被覆する第２導電型メタル層２５０を形成し、メサエッチングされた第１導電型半導体層２２０の一つの上面に第１導電型メタル層２６０を形成することができる。図５及び図６の製造工程とは異なり、第１導電型メタル層２６０は第１導電型半導体層２２０の周縁領域の一部の領域にのみ形成される。この時、第１及び第２導電型メタル層２６０、２５０は蒸着工程又はメッキ工程によって形成されるが、特にこれに限定されない。
【００５４】
図１４を参照すれば、成長基板２１０、発光構造物２２０、２３０、２４０、第１導電型メタル層２６０及び第２導電型メタル層２５０上にパッシベーション層２７０を形成し、第１及び第２導電型メタル層２６０、２５０の一つの上面が外部に露出するようにパッシベーション層２７０を選択的に除去する。その後、上述した工程により形成されたマイクロＬＥＤパネル２００をＣＭＯＳバックプレーン（図示せず）にフリップチップボンディングしてマイクロＬＥＤディスプレイ装置を形成することができる。
【００５５】
図１５は、マイクロＬＥＤディスプレイ装置に用いられる一般的なＣＭＯＳバックプレーンの構造を説明する図である。
図１５を参照すれば、一般的なＣＭＯＳバックプレーン（又は、マイクロＬＥＤ駆動基板）４００は、マイクロＬＥＤパネル１００と対向するように配置され、入力画像信号に対応してマイクロＬＥＤパネル１００に備えられる複数のマイクロＬＥＤピクセルを駆動する機能を果たす。
【００５６】
ＣＭＯＳバックプレーン４００は、複数のマイクロＬＥＤピクセルを個別的に駆動させるための複数のＣＭＯＳセルを備えるアクティブマトリクス（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ）回路部４０５と、アクティブマトリクス回路部４０５の外郭に配置される制御回路部４１０〜４８０とを含むことができる。
【００５７】
アクティブマトリクス回路部４０５に備えられる複数のＣＭＯＳセルの各々は、バンプを介して対応するマイクロＬＥＤピクセルに電気的に接続される。よって、複数のＣＭＯＳセルの各々は、例えば、２個のトランジスタと１個のキャパシタを含むピクセル駆動回路であり、バンプを用いてＣＭＯＳバックプレーン４００にマイクロＬＥＤパネル１００をフリップチップボンディングする場合、等価回路上、前記ピクセル駆動回路のトランジスタのドレーン端子と共通接地端子との間に個々のマイクロＬＥＤピクセルが配置される形態に構成される。
【００５８】
ＣＭＯＳバックプレーン４００はマイクロＬＥＤパネル１００の第１導電型メタル層１６０と対応する位置に形成された共通セル（図示せず）を含み、第１導電型メタル層１６０と共通セルはバンプを介して電気的に接続される。
【００５９】
制御回路部は、スキャン駆動部４１０、第１データ駆動部４２０、第２データ駆動部４３０、ガンマ電圧生成部４４０、タイミング制御部４５０、スキャン信号検知パッド部４６０、データ出力検知パッド部４７０及び入力パッド部４８０を含む。
【００６０】
制御回路部を構成する回路４１０〜４８０は、矩形に配置されたアクティブマトリクス回路部４０５の４辺（即ち、上／下／左／右辺）に隣接した領域に配置される。一例として、図面に示すように、スキャン駆動部４１０はアクティブマトリクス回路部４０５の左方の領域に配置され、スキャン信号検知パッド部４６０はアクティブマトリクス回路部４０５の右方の領域に配置される。また、データ出力検知パッド部４７０はアクティブマトリクス回路部４０５の上方の領域に配置され、第１及び第２データ駆動部４２０、４３０、ガンマ電圧生成部４４０、タイミング制御部４５０及び入力パッド部４８０はアクティブマトリクス回路部４０５の下方の領域に配置される。
【００６１】
スキャン駆動部４１０は、タイミング制御部４５０から供給されたゲートタイミング制御信号（ＧＤＣ）に応答して、複数のマイクロＬＥＤピクセルに対応するトランジスタが動作可能なようにゲート駆動電圧のスイングレベルを発生させる信号をシフトさせつつスキャン信号を順次生成する。スキャン駆動部４１０は、スキャンラインを介して生成されたスキャン信号をマイクロＬＥＤパネル１００に含まれた複数のマイクロＬＥＤピクセルに供給する。
【００６２】
第１及び第２データ駆動部４２０、４３０は、タイミング制御部４５０から供給されたデータタイミング制御信号（ＤＤＣ）に応答して、タイミング制御部４５０から供給されるデジタル形態のデータ信号をサンプリングしラッチして並列データ体系のデータに変換する。第１及び第２データ駆動部４２０、４３０は、並列データ体系のデータに変換する時、デジタル形態のデータ信号をガンマ基準電圧に変換してアナログ形態のデータ信号を出力する。第１及び第２データ駆動部４２０、４３０は、データラインを介して前記アナログ形態のデータ信号をマイクロＬＥＤパネル１００に含まれた複数のマイクロＬＥＤピクセルに供給する。ここで、第１データ駆動部４２０はデータ信号をマイクロＬＥＤパネル１００の左側領域に存在するマイクロＬＥＤピクセルに供給し、第２データ駆動部４３０はデータ信号をマイクロＬＥＤパネル１００の右側領域に存在するマイクロＬＥＤピクセルに供給する。
【００６３】
ガンマ電圧生成部４４０は、ガンマ（ｇａｍｍａ）基準電圧を生成して第１及び第２データ駆動部４２０、４３０に提供する。
【００６４】
タイミング制御部４５０は、外部から垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、データイネーブル信号（Ｄａｔａ  Ｅｎａｂｌｅ、ＤＥ）、クロック信号（ＣＬＫ）、データ信号（ＤＡＴＡ）等の供給を受ける。タイミング制御部４５０は、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、データイネーブル信号（Ｄａｔａ  Ｅｎａｂｌｅ、ＤＥ）、クロック信号（ＣＬＫ）等のタイミング信号等を用いて、第１及び第２データ駆動部４２０、４３０とスキャン駆動部４１０の動作タイミングを制御する。
【００６５】
タイミング制御部４５０から生成される制御信号には、スキャン駆動部４１０の動作タイミングを制御するためのゲートタイミング制御信号（ＧＤＣ）と第１及び第２データ駆動部４２０、４３０の動作タイミングを制御するためのデータタイミング制御信号（ＤＤＣ）が含まれる。
【００６６】
ゲートタイミング制御信号（ＧＤＣ）には、ゲートスタートパルス（Ｇａｔｅ  Ｓｔａｒｔ  Ｐｕｌｓｅ、ＧＳＰ）、ゲートシフトクロック（Ｇａｔｅ  Ｓｈｉｆｔ  Ｃｌｏｃｋ、ＧＳＣ）、ゲート出力イネーブル信号（Ｇａｔｅ  Ｏｕｔｐｕｔ  Ｅｎａｂｌｅ、ＧＯＥ）が含まれる。データタイミング制御信号（ＤＤＣ）には、ソーススタートパルス（Ｓｏｕｒｃｅ、Ｓｔａｒｔ  Ｐｕｌｓｅ、ＳＳＰ）、ソースサンプリングクロック（Ｓｏｕｒｃｅ  Ｓａｍｐｌｉｎｇ  Ｃｌｏｃｋ、ＳＳＣ）、ソース出力イネーブル信号（Ｓｏｕｒｃｅ  Ｏｕｔｐｕｔ  Ｅｎａｂｌｅ、ＳＯＥ）が含まれる。
【００６７】
スキャン信号検知パッド部４６０は、スキャン駆動部４１０から出力されるスキャン信号を検知するためのパッド（ｐａｄｓ）を含む。データ出力検知パッド部４７０は、第１及び第２データ駆動部４２０、４３０から出力されるデータ信号を多重化（ｍｕｌｔｉｐｌｅｘ）し、それを検知するためのパッド（ｐａｄｓ）を含む。
【００６８】
入力パッド部４８０は、外部信号を入力するためのパッドであって、ＲＧＢ入力パッド部、ＬＶＤＳ（Ｌｏｗ  ｖｏｌｔａｇｅ  ｄｉｆｆｅｒｅｎｔｉａｌ  ｓｉｇｎａｌｉｎｇ）入力パッド部、及びＳＰＩ（Ｓｅｒｉａｌ  Ｐｅｒｉｐｈｅｒａｌ  Ｉｎｔｅｒｆａｃｅ）入力パッド部を含む。
【００６９】
ＣＭＯＳバックプレーン４００を介したマイクロＬＥＤパネル１００の制御動作を簡単に見てみれば、スキャン駆動部４１０は、イメージデータの提供時、全てのスキャニングラインをスキャニングし、そのうちの何れか一つ以上にＨ（ｈｉｇｈ）信号を入力してターンオン（ｔｕｒｎ  ｏｎ）させる。一方、第１及び第２データ駆動部４２０、４３０からイメージデータを複数のデータラインに供給すると、前記スキャニングラインにおいてターンオン状態に置かれたマイクロＬＥＤピクセルのみが前記イメージデータを受信し、該イメージデータがマイクロＬＥＤパネル１００を介して表示される。このような方式で全てのスキャニングラインが順次スキャニングされて一つのフレーム（ｆｒａｍｅ）に対するディスプレイが完了する。
【００７０】
このようなＣＭＯＳバックプレーン４００上にマイクロＬＥＤパネル１００をフリップチップボンディング（ｆｌｉｐ  ｃｈｉｐ  ｂｏｎｄｉｎｇ）してマイクロＬＥＤディスプレイ装置を形成する。
【００７１】
図１６は、本発明の一実施形態によるＣＭＯＳバックプレーンの構造を説明する図である。
図１６を参照すれば、本発明の一実施形態によるＣＭＯＳバックプレーン（又は第１タイプのＣＭＯＳバックプレーン）５００は、マイクロＬＥＤパネル２００と互いに対向するように配置され、入力画像信号に対応してマイクロＬＥＤパネル２００に備えられる複数のマイクロＬＥＤピクセルを駆動する機能を果たす。
【００７２】
ＣＭＯＳバックプレーン５００は、複数のマイクロＬＥＤピクセルを個別的に駆動させるための複数のＣＭＯＳセルを備えるアクティブマトリクス回路部５０５と、アクティブマトリクス回路部５０５の外郭に配置される制御回路部５１０〜５８０とを含む。
【００７３】
アクティブマトリクス回路部５０５に備えられる複数のＣＭＯＳセルの各々は、バンプを介して対応するマイクロＬＥＤピクセルに電気的に接続される。ＣＭＯＳバックプレーン５００はマイクロＬＥＤパネル２００の第１導電型メタル層２６０と対応する位置に形成された共通セル（図示せず）を含み、第１導電型メタル層２６０と共通セルとはバンプを介して電気的に接続される。
【００７４】
制御回路部は、スキャン駆動部５１０、第１データ駆動部５２０、第２データ駆動部５３０、ガンマ電圧生成部５４０、タイミング制御部５５０、スキャン信号検知パッド部５６０、データ出力検知パッド部５７０及び入力パッド部５８０等を含む。
【００７５】
本実施形態において、前記制御回路部を構成するスキャン駆動部５１０、第１データ駆動部５２０、第２データ駆動部５３０、ガンマ電圧生成部５４０、タイミング制御部５５０、スキャン信号検知パッド部５６０、データ出力検知パッド部５７０及び入力パッド部５８０は各々、上述した図１５のスキャン駆動部４１０、第１データ駆動部４２０、第２データ駆動部４３０、ガンマ電圧生成部４４０、タイミング制御部４５０、スキャン信号検知パッド部４６０、データ出力検知パッド部４７０及び入力パッド部４８０と同一であるので、それに関する詳しい説明は省略する。
【００７６】
一方、図１５に示した一般的なＣＭＯＳバックプレーン４００とは異なり、本実施形態による制御回路部を構成する回路５１０〜５８０は、矩形に配置されたアクティブマトリクス回路部５０５の第１辺（即ち、左辺）及び第２辺（即ち、下辺）に隣接した領域にのみ配置されること。この場合、ＣＭＯＳバックプレーン５００は、回路５１０〜５８０が配置された領域に対応するマイクロＬＥＤパネル２００上の共通電極（即ち、ｎ電極）を共用できる。
【００７７】
一例として、図面に示すように、スキャン駆動部５１０及びスキャン信号検知パッド部５６０は、アクティブマトリクス回路部５０５の左方の領域に隣接して配置される。より具体的には、アクティブマトリクス回路部５０５の左辺に隣接してスキャン駆動部５１０が配置され、その左方に隣接してにスキャン信号検知パッド部５６０が配置される。
【００７８】
第１及び第２データ駆動部５２０、５３０、ガンマ電圧生成部５４０、データ出力検知パッド部５７０、タイミング制御部５５０及び入力パッド部５８０は、アクティブマトリクス回路部５０５の下方の領域に隣接して配置される。より具体的には、アクティブマトリクス回路部５０５の下方に隣接してデータ出力検知パッド部５７０が配置され、その下方に隣接して第１及び第２データ駆動部５２０、５３０とガンマ電圧生成部５４０が配置され、更にその下方に隣接して入力パッド部５８０が配置される。また、タイミング制御部５５０は、データ出力検知パッド部５７０及び第１データ駆動部５２０の左方の隣接領域に配置される。
【００７９】
一方、アクティブマトリクス回路部５０５の２辺に隣接して配置される回路５１０〜５８０の配列形態及び細部位置は図面に示された回路配置に制限されず、顧客の要求事項又は製造会社の設計事項等に応じてその位置を変更できることは当業者に明らかなことである。
【００８０】
このようなＣＭＯＳバックプレーン５００上にマイクロＬＥＤパネル２００をフリップチップボンディングして第１タイプのマイクロＬＥＤディスプレイ装置を形成する。この時、前記第１タイプのマイクロＬＥＤディスプレイ装置は最大１．２２インチまで製作可能である。
【００８１】
図１７は、本発明の他の実施形態によるＣＭＯＳバックプレーンの構造を説明する図である。
図１７を参照すれば、本発明の他の実施形態によるＣＭＯＳバックプレーン（又は第２タイプのＣＭＯＳバックプレーン）６００は、上述の図１６示されに示されたマイクロＬＥＤパネル２００に対して図において左右鏡像対象なマイクロＬＥＤパネル３００（図示せず）と互いに対向するように配置され、入力画像信号に対応してマイクロＬＥＤパネル３００に備えられる複数のマイクロＬＥＤピクセルを駆動する機能を果たす。
【００８２】
ＣＭＯＳバックプレーン６００は、複数のマイクロＬＥＤピクセルを個別的に駆動させるための複数のＣＭＯＳセルを備えるアクティブマトリクス回路部６０５と、アクティブマトリクス回路部６０５の外郭に配置される制御回路部６１０〜６８０とを含む。
【００８３】
アクティブマトリクス回路部６０５に備えられる複数のＣＭＯＳセルの各々は、バンプを介して対応するマイクロＬＥＤピクセルに電気的に接続される。ＣＭＯＳバックプレーン６００は、マイクロＬＥＤパネル３００の第１導電型メタル層３６０（図示せず、マイクロＬＥＤパネル２００の第１導電型メタル層２６０とは、平面視で左右鏡像対称位置に配置されている）に対応する位置に形成された共通セル（図示せず）を含み、第１導電型メタル層３６０とＣＭＯＳバックプレーン６００上の共通セル（図示せず）とはバンプを介して電気的に接続される。
【００８４】
制御回路部は、スキャン駆動部６１０、第１データ駆動部６２０、第２データ駆動部６３０、ガンマ電圧生成部６４０、タイミング制御部６５０、スキャン信号検知パッド部６６０、データ出力検知パッド部６７０及び入力パッド部６８０等を含む。
【００８５】
本実施形態において、前記制御回路部を構成するスキャン駆動部６１０、第１データ駆動部６２０、第２データ駆動部６３０、ガンマ電圧生成部６４０、タイミング制御部６５０、スキャン信号検知パッド部６６０、データ出力検知パッド部６７０及び入力パッド部６８０は、上述した図１５のスキャン駆動部４１０、第１データ駆動部４２０、第２データ駆動部４３０、ガンマ電圧生成部４４０、タイミング制御部４５０、スキャン信号検知パッド部４６０、データ出力検知パッド部４７０及び入力パッド部４８０と同一であるので、それに関する詳しい説明は省略する。
【００８６】
一方、図１５に示した一般的なＣＭＯＳバックプレーン４００とは異なり、本実施形態による制御回路部を構成する回路６１０〜６８０は、アクティブマトリクス回路部６０５の第１辺（即ち、右辺）及び第２辺（即ち、下辺）に隣接した領域にのみ配置される。この場合、ＣＭＯＳバックプレーン６００は、回路６１０〜６８０が配置された領域に対応するマイクロＬＥＤパネル３００上の共通電極（即ち、ｎ電極）を共用できる。
【００８７】
一例として、図１７に示すように、スキャン駆動部６１０及びスキャン信号検知パッド部６６０は、アクティブマトリクス回路部６０５の右方の領域に隣接して配置される。より具体的には、アクティブマトリクス回路部６０５の右辺に隣接してスキャン駆動部６１０が配置され、その右辺に隣接してスキャン信号検知パッド部６６０が配置される。
【００８８】
第１及び第２データ駆動部６２０、６３０、ガンマ電圧生成部６４０、データ出力検知パッド部６７０、タイミング制御部６５０及び入力パッド部６８０は、アクティブマトリクス回路部６０５の下方の領域に隣接して配置される。より具体的には、アクティブマトリクス回路部６０５の下方に隣接してデータ出力検知パッド部６７０が配置され、その下方に隣接に第１及び第２データ駆動部６２０、６３０とガンマ電圧生成部６４０が配置され、更にその下方に隣接して入力パッド部６８０が配置される。また、タイミング制御部６５０は、データ出力検知パッド部６７０及び第１データ駆動部６２０の右方の隣接領域に配置される。
【００８９】
一方、アクティブマトリクス回路部６０５の２辺に隣接して配置される回路６１０〜６８０の配列形態及び細部位置は図面に示された回路配置に制限されず、顧客の要求事項又は製造会社の設計事項等に応じてその位置を変更できることは当業者に明らかなことである。
【００９０】
このようなＣＭＯＳバックプレーン６００上にマイクロＬＥＤパネル３００をフリップチップボンディングして第２タイプのマイクロＬＥＤディスプレイ装置を形成する。この時、前記第２タイプのマイクロＬＥＤディスプレイ装置は最大１．２２インチまで製作可能である。
【００９１】
第１タイプのマイクロＬＥＤディスプレイ装置と第２タイプのマイクロＬＥＤディスプレイ装置は、同一の製造工程上で左／右位置だけ変更すれば良いので、別途の追加工程が不要であり、駆動ソフトウェアも上／下、左／右の対称オプションによって単一ソフトウェアの開発のみにより適用可能である。以下に、このような第１タイプのマイクロＬＥＤディスプレイ装置と第２タイプのマイクロＬＥＤディスプレイ装置を組み合わせてディスプレイの大きさを拡張できることを示す。
【００９２】
図１８は、本発明の一実施形態によるマイクロＬＥＤディスプレイ装置を説明する図である。
図１８を参照すれば、本発明の一実施形態によるマイクロＬＥＤディスプレイ装置１０００は、マイクロＬＥＤパネル２００、第１タイプのＣＭＯＳバックプレーン５００及びバンプ１０１０を含む。この時、第１タイプのＣＭＯＳバックプレーン５００は、アクティブマトリクス回路部５０５と、アクティブマトリクス回路部５０５の（平面視で）左辺及び下辺に隣接した領域に配置される制御回路部５１０〜５８０とを含む。
【００９３】
マイクロＬＥＤパネル２００は複数のマイクロＬＥＤピクセル２８０を含み、ＣＭＯＳバックプレーン５００は複数のマイクロＬＥＤピクセルの各々を個別的に駆動させるためにマイクロＬＥＤピクセルの各々に対応する複数のＣＭＯＳセル５０１を含む。この時、マイクロＬＥＤパネル２００のピクセル領域はＣＭＯＳバックプレーン５００のＡＭ（アクティブマトリクス）領域と対応する。
【００９４】
バンプ１０１０は、マイクロＬＥＤピクセル２８０とＣＭＯＳセル５０１が対向するように配置された状態（図１８（ａ））で、マイクロＬＥＤピクセル２８０の各々とこれらの各々に対応するＣＭＯＳセル５０１とを電気的に接続する（図１８（ｂ））。
【００９５】
このようなマイクロＬＥＤディスプレイ装置１０００の製造工程を簡単に見てみれば、先ず、複数のバンプ１０１０をＣＭＯＳバックプレーン５００のＣＭＯＳセル５０１と共通セル５０２の上部に配置する（図１８（ａ））。そして、複数のバンプ１０１０が配置された状態のＣＭＯＳバックプレーン５００とマイクロＬＥＤパネル２００を互いに対向するようにしてＣＭＯＳセル５０１とマイクロＬＥＤピクセル２８０を一対一対応させて密着させた後に加熱する。そうすると、複数のバンプ１０１０が一旦、溶解し、それにより、ＣＭＯＳセル５０１とそれに対応するマイクロＬＥＤピクセル２８０が電気的に接続され、且つ、共通セル５０２とそれに対応するマイクロＬＥＤパネル２００の共通電極２６０が電気的に接続される状態となる（図１８（ｂ））。
【００９６】
一方、本実施形態においては、図８のマイクロＬＥＤパネル２００がマイクロＬＥＤディスプレイ装置１０００に用いられることを例示しているが、これに制限されず、上述した図１のマイクロＬＥＤパネル１００がマイクロＬＥＤディスプレイ装置１０００に用いられてもよいことは当業者に明らかなことである。
【００９７】
図１９は、本発明の他の実施形態によるマイクロＬＥＤディスプレイ装置を説明する図である。
図１９を参照すれば、本発明の他の実施形態によるマイクロＬＥＤディスプレイ装置１１００は、マイクロＬＥＤパネル３００、第２タイプのＣＭＯＳバックプレーン６００及びバンプ１１１０を含む。この時、第２タイプのＣＭＯＳバックプレーン６００は、アクティブマトリクス回路部６０５と、アクティブマトリクス回路部６０５の右辺及び下辺に隣接した領域に配置される制御回路部６１０〜６８０とを含む。
【００９８】
マイクロＬＥＤパネル３００は複数のマイクロＬＥＤピクセル３８０を含み、ＣＭＯＳバックプレーン６００は複数のマイクロＬＥＤピクセルの各々を個別的に駆動させるためにマイクロＬＥＤピクセルの各々に対応する複数のＣＭＯＳセル６０１を含む。そして、バンプ１１１０は、マイクロＬＥＤピクセル３８０とＣＭＯＳセル６０１が対向するように配置された状態（図１９（ａ））で、マイクロＬＥＤピクセル２８０の各々とこれらの各々に対応するＣＭＯＳセル６０１とを電気的に接続する（図１９（ｂ））。
【００９９】
このようなマイクロＬＥＤディスプレイ装置１１００の製造工程を簡単に見てみれば、先ず、複数のバンプ１１１０をＣＭＯＳバックプレーン６００のＣＭＯＳセル６０１と共通セル６０２の上部に配置する。そして、複数のバンプ１１１０が配置された状態のＣＭＯＳバックプレーン６００とマイクロＬＥＤパネル２００を互いに対向するようにしてＣＭＯＳセル６０１とマイクロＬＥＤピクセル２８０を一対一対応させて密着させた後に加熱する。そうすると、複数のバンプ１１１０が一旦、溶解し、それにより、ＣＭＯＳセル６０１とそれに対応するマイクロＬＥＤピクセル２８０が電気的に接続され、共通セル６０２とそれに対応するマイクロＬＥＤパネル２００の共通電極２６０が電気的に接続される状態となる。
【０１００】
同様に、本実施形態においては、マイクロＬＥＤパネル３００がマイクロＬＥＤディスプレイ装置１１００に用いられることを例示しているが、これに制限されず、例えば上述した図１のマイクロＬＥＤパネル１００がマイクロＬＥＤディスプレイ装置１１００に用いてもよいことは当業者に明らかなことである。
【０１０１】
図２０は、ディスプレイ大きさを水平方向に２倍拡張したマイクロＬＥＤディスプレイ装置を説明する図である。
図２０を参照すれば、第１タイプのマイクロＬＥＤディスプレイ装置１０００と第２タイプのマイクロＬＥＤディスプレイ装置１１００を平面視で互いに横方向（即ち、水平方向）に配置してディスプレイの大きさを２倍に拡張したマイクロＬＥＤディスプレイ装置１０を実現する。
【０１０２】
拡張されたマイクロＬＥＤディスプレイ装置１０は、第１タイプのマイクロＬＥＤディスプレイ装置１０００の第１表示領域（又は第１表示パネル）と第２タイプのマイクロＬＥＤディスプレイ装置１１００の第２表示領域（又は第２表示パネル）とを互いに対向するように構成してなる。この時、第１表示領域と第２表示領域との間の間隔を最小化するように構成する。
【０１０３】
一例として、第１表示領域と第２表示領域との間の間隔（又は、距離、ｄ）は下記一般式１によって決定される。
［数１］
ｄ  ＝  ４０＋２α＋β            （一般式１）
【０１０４】
ここで、４０（ｍｍ）は第１ＣＭＯＳバックプレーンの端領域の幅（２０ｍｍ）と第２ＣＭＯＳバックプレーンの端領域の幅（２０ｍｍ）を合算した値であり、α（ｍｍ）はソーイング（Ｓａｗｉｎｇ、チップ化切断）誤差であり、β（ｍｍ）はモジュール組み立てマージンである。
【０１０５】
図８及び図９に示すように、第１表示領域と第２表示領域との間の連結部分に共通電極（即ち、ｎ電極）が形成されていない場合、第１表示領域の端ピクセルと第２表示領域の端ピクセルとの間の間隔がピクセルピッチ（ｐｉｘｅｌ  ｐｉｔｃｈ）に対応するように構成される。前記ピクセルとピクセルとの間の間隔（ｇａｐ）がピクセルピッチより大きい場合、光学系を用いて人間の視覚で認知できない数μｍの大きさにギャップを最小化できる。
【０１０６】
一方、図１及び図２に示すように、第１表示領域と第２表示領域との間の連結部分に共通電極（即ち、ｎ電極）が形成されている場合、前記共通電極を除いた連結部分の間隔（ｇａｐ）がピクセルピッチに対応するように構成される。同様に、前記連結部分の間隔（ｇａｐ）がピクセルピッチより大きい場合、光学系を用いて人間の視覚で認知できない数μｍの大きさにギャップを最小化できる。
【０１０７】
このように、第１タイプのマイクロＬＥＤディスプレイ装置１０００と第２タイプのマイクロＬＥＤディスプレイ装置１１００とを水平方向に結合してディスプレイの大きさを２倍に拡張できる。
【０１０８】
図２１は、ディスプレイ大きさを平面視で互いに縦方向（即ち、垂直方向）に２倍拡張したマイクロＬＥＤディスプレイ装置を説明する図である。
図２１を参照すれば、第１タイプのマイクロＬＥＤディスプレイ装置１０００と第２タイプのマイクロＬＥＤディスプレイ装置１１００を平面視で縦方向（即ち、垂直方向）に配置してディスプレイ大きさを２倍に拡張したマイクロＬＥＤディスプレイ装置２０を実現する。
【０１０９】
拡張されたマイクロＬＥＤディスプレイ装置２０は、第１タイプのマイクロＬＥＤディスプレイ装置１０００の第１表示領域と第２タイプのマイクロＬＥＤディスプレイ装置１１００の第２表示領域が互いに対向するように構成してなる。この時、第１表示領域と第２表示領域との間の間隔を最小化するように構成する。一例として、第１表示領域と第２表示領域との間の間隔（ｄ）は前記一般式１によって決定される。
【０１１０】
図８及び図９に示すように、第１表示領域と第２表示領域との間の連結部分に共通電極（即ち、ｎ電極）が形成されていない場合、第１表示領域の端ピクセルと第２表示領域の端ピクセルとの間の間隔がピクセルピッチに対応するように構成される。一方、図１及び図２に示すように、第１表示領域と第２表示領域との間の連結部分に共通電極（即ち、ｎ電極）が形成されている場合、前記共通電極を除いた連結部分の間隔（ｇａｐ）がピクセルピッチに対応するように構成される。
【０１１１】
このように、第１タイプのマイクロＬＥＤディスプレイ装置１０００と第２タイプのマイクロＬＥＤディスプレイ装置１１００を垂直方向に結合してディスプレイの大きさを２倍に拡張できる。
【０１１２】
図２２は、ディスプレイの大きさを４倍に拡張したマイクロＬＥＤディスプレイ装置を説明する図である。
図２２を参照すれば、２個の第１タイプのマイクロＬＥＤディスプレイ装置１０００と２個の第２タイプのマイクロＬＥＤディスプレイ装置１１００をマトリクス状に配列してディスプレイの大きさを４倍に拡張したマイクロＬＥＤディスプレイ装置３０を実現する。
【０１１３】
前記マトリクス配列構造において、第１タイプのマイクロＬＥＤディスプレイ装置１０００は拡張されたマイクロＬＥＤディスプレイ装置３０の第１対角線方向に位置し、第２タイプのマイクロＬＥＤディスプレイ装置１１００は拡張されたマイクロＬＥＤディスプレイ装置３０の第２対角線方向に位置することができる。
【０１１４】
第１対角線方向に位置する第１タイプのマイクロＬＥＤディスプレイ装置１０００の何れか一つは、同一タイプの他のマイクロＬＥＤディスプレイ装置１０００を１８０度回転して配置されることができる。また、第２対角線方向に位置する第２タイプのマイクロＬＥＤディスプレイ装置１１００の何れか一つは、同一タイプの他のマイクロＬＥＤディスプレイ装置１１００を１８０度回転して配置されることができる。
【０１１５】
拡張されたマイクロＬＥＤモジュール３０は、第１タイプのマイクロＬＥＤモジュール１０００の第１表示領域と第２タイプのマイクロＬＥＤモジュール１１００の第２表示領域が互いに対向するように構成されることができる。この時、第１表示領域と第２表示領域との間の間隔が最小化するように構成されることができる。一例として、第１表示領域と第２表示領域との間の間隔（ｄ）は一般式１によって決定される。
【０１１６】
図８及び図９に示すように、第１表示領域と第２表示領域との間の連結部分に共通電極（即ち、ｎ電極）が形成されていない場合、第１表示領域の端ピクセルと第２表示領域の端ピクセルとの間の間隔（ｇａｐ）がピクセルピッチに対応するように構成される。一方、図１及び図２に示すように、第１表示領域と第２表示領域との間の連結部分に共通電極（即ち、ｎ電極）が形成された場合、前記共通電極を除いた連結部分の間隔（ｇａｐ）がピクセルピッチに対応するように構成される。
【０１１７】
このように、第１タイプのマイクロＬＥＤディスプレイ装置１０００と第２タイプのマイクロＬＥＤディスプレイ装置１１００の方向転換及び組み合わせを通じてディスプレイの大きさを４倍に拡張できる。
【０１１８】
以上では本発明の具体的な実施形態について説明したが、本発明の範囲から逸脱しない範囲内で種々の変形が可能であることは勿論である。よって、本発明の範囲は説明された実施形態に限定されず、後述する特許請求の範囲だけでなく、該特許請求の範囲と均等なものによって定めなければならない。
【符号の説明】
【０１１９】
１０，２０，３０  ・・・マイクロＬＥＤディスプレイ装置
１００、２００  ・・・マイクロＬＥＤパネル、マイクロＬＥＤアレイ
１１０、２１０  ・・・成長基板
１２０、２２０  ・・・第１導電型半導体層
１３０、２３０  ・・・活性層
１４０、２４０  ・・・第２導電型半導体層
１５０、２５０、３５０  ・・・第２導電型メタル層
１６０、２６０、３６０  ・・・第１導電型メタル層
１７０、２７０  ・・・パッシベーション層
１８０，２８０、３８０  ・・・マイクロＬＥＤピクセル
４００、５００、６００  ・・・ＣＭＯＳバックプレーン
４０１、５０１，６０１  ・・・ＣＭＯＳセル
４０５、５０５，６０５  ・・・アクティブマトリクス（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ）回路部
４１０、５１０，６１０  ・・・スキャン駆動部
４２０，５２０，６２０  ・・・第１データ駆動部
４３０，５３０，６３０  ・・・第２データ駆動部
４４０，５４０，６４０  ・・・ガンマ電圧生成部
４５０，５５０，６５０  ・・・タイミング制御部
４６０，５６０，６６０  ・・・スキャン信号検知パッド部
４７０，５７０，６７０  ・・・データ出力検知パッド部
４８０，５８０，６８０  ・・・入力パッド部
１０００，１１００  ・・・マイクロＬＥＤディスプレイ装置
１０１０，１１１０  ・・・バンプ
【図１】
2018185515.tif 000003
【図２】
2018185515.tif 000004
【図３】
2018185515.tif 000005
【図４】
2018185515.tif 000006
【図５】
2018185515.tif 000007
【図６】
2018185515.tif 000008
【図７】
2018185515.tif 000009
【図８】
2018185515.tif 000010
【図９】
2018185515.tif 000011
【図１０】
2018185515.tif 000012
【図１１】
2018185515.tif 000013
【図１２】
2018185515.tif 000014
【図１３】
2018185515.tif 000015
【図１４】
2018185515.tif 000016
【図１５】
2018185515.tif 000017
【図１６】
2018185515.tif 000018
【図１７】
2018185515.tif 000019
【図１８】
2018185515.tif 000020
【図１９】
2018185515.tif 000021
【図２０】
2018185515.tif 000022
【図２１】
2018185515.tif 000023
【図２２】
2018185515.tif 000024