(57)【要約】【課題】  回路規模の増大を抑制しつつ、最大出力電力の増大を図ることができる電力増幅回路を提供する。【解決手段】  電力増幅回路は、第１トランジスタと、第２トランジスタと、第１バイアス電流又は電圧を供給する第１バイアス回路と、第２バイアス電流又は電圧を供給する第２バイアス回路と、第１インダクタと、第１キャパシタと、を備え、第１トランジスタのコレクタに電源電圧が供給され、第１トランジスタのエミッタは接地され、第１トランジスタのベースに無線周波数信号及び第１バイアス電流又は電圧が供給され、第２トランジスタのコレクタに電源電圧が供給され、第２トランジスタのエミッタは第１キャパシタを通じて第１トランジスタのコレクタと接続されるとともに第１インダクタを通じて接地され、第２トランジスタのベースに第２バイアス電流又は電圧が供給され、第２トランジスタのコレクタから無線周波数信号を増幅した増幅信号を出力する。【選択図】図１
2018085689.tif 000002
【特許請求の範囲】
【請求項１】
第１トランジスタと、
第２トランジスタと、
第１バイアス電流又は電圧を供給する第１バイアス回路と、
第２バイアス電流又は電圧を供給する第２バイアス回路と、
第１インダクタと、
第１キャパシタと、
を備え、
前記第１トランジスタのコレクタに、電源電圧が供給され、
前記第１トランジスタのエミッタは、接地され、
前記第１トランジスタのベースに、無線周波数信号、及び前記第１バイアス電流又は電圧が供給され、
前記第２トランジスタのコレクタに、前記電源電圧が供給され、
前記第２トランジスタのエミッタは、前記第１キャパシタを通じて前記第１トランジスタのコレクタと接続されるとともに、前記第１インダクタを通じて接地され、
前記第２トランジスタのベースに、前記第２バイアス電流又は電圧が供給され、
前記第２トランジスタのコレクタから、前記無線周波数信号を増幅した増幅信号を出力する、
電力増幅回路。
【請求項２】
前記電力増幅回路は、
前記第２トランジスタのベース電圧を調整する電圧調整回路を備える、請求項１記載の電力増幅回路。
【請求項３】
前記電圧調整回路は、
一端が前記第２トランジスタのベースに接続され、他端が接地される第２キャパシタを備える、請求項２記載の電力増幅回路。
【請求項４】
前記電圧調整回路は、
前記第２バイアス回路と前記第２トランジスタのベースとの間に第２インダクタを備える、請求項２又は３記載の電力増幅回路。
【請求項５】
前記電力増幅回路は、
第３トランジスタと、
第３バイアス電流又は電圧を供給する第３バイアス回路と、
第３インダクタと、
第３キャパシタと、
をさらに備え、
前記第３トランジスタのコレクタに、前記電源電圧が供給され、
前記第３トランジスタのエミッタは、前記第３キャパシタを通じて前記第２トランジスタのコレクタと接続されるとともに、前記第３インダクタを通じて接地され、
前記第３トランジスタのベースに、前記第３バイアス電流又は電圧が供給され、
前記第３トランジスタのコレクタから、前記無線周波数信号を増幅した増幅信号を出力する、請求項１から４のいずれか一項に記載の電力増幅回路。
【請求項６】
前記第１キャパシタは、前記第１及び第２トランジスタが実装された集積回路に実装される、請求項１から５のいずれか一項に記載の電力増幅回路。
【請求項７】
前記第１インダクタは、前記第１及び第２トランジスタが実装された集積回路とは異なる基板に実装される、請求項１から６のいずれか一項に記載の電力増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅回路に関する。
【背景技術】
【０００２】
携帯電話等の移動体通信機においては、トランジスタを用いた電力増幅回路が搭載されている。例えば、非特許文献１には、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）を用いた電力増幅回路が開示されている。また、特許文献１には、２つのＨＢＴがカスコード接続された電力増幅回路が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１１５８３５号公報
【非特許文献】
【０００４】
【非特許文献１】Satoshi Tanaka、「Evolution of Power Amplifier for mobile applications」、International Meeting for Future of Electron Devices, Kansai（IMFEDK）、IEEE、2013、p.112−113
【発明の概要】
【発明が解決しようとする課題】
【０００５】
電力増幅回路においては、電源電圧を昇圧することにより最大出力電力の増大を図ることができる。しかし、非特許文献１に開示される回路では、トランジスタのコレクタ・ベース間の耐電圧によって電源電圧の上限が制約される。この点、特許文献１に開示される回路では、２つのトランジスタがカスコード接続されることにより各トランジスタに印加される電圧が分圧されるため、非特許文献１に開示される構成よりも電源電圧の上限を上げることができる。しかし、電源電圧としてバッテリ電圧の上限より高い電圧を印加するためには昇圧型の変換回路が必要となり、回路規模が大きくなる。
【０００６】
本発明は、かかる事情に鑑みてなされたものであり、回路規模の増大を抑制しつつ、最大出力電力の増大を図ることができる電力増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
かかる目的を達成するため、本発明の一側面に係る電力増幅回路は、第１トランジスタと、第２トランジスタと、第１バイアス電流又は電圧を供給する第１バイアス回路と、第２バイアス電流又は電圧を供給する第２バイアス回路と、第１インダクタと、第１キャパシタと、を備え、第１トランジスタのコレクタに、電源電圧が供給され、第１トランジスタのエミッタは、接地され、第１トランジスタのベースに、無線周波数信号、及び第１バイアス電流又は電圧が供給され、第２トランジスタのコレクタに、電源電圧が供給され、第２トランジスタのエミッタは、第１キャパシタを通じて第１トランジスタのコレクタと接続されるとともに、第１インダクタを通じて接地され、第２トランジスタのベースに、第２バイアス電流又は電圧が供給され、第２トランジスタのコレクタから、無線周波数信号を増幅した増幅信号を出力する。
【発明の効果】
【０００８】
本発明によれば、回路規模の増大を抑制しつつ、最大出力電力の増大を図ることができる電力増幅回路を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態に係る電力増幅回路の構成例を示す図である。
【図２】バイアス回路１２０の構成例を示す図である。
【図３】本発明の一実施形態に係る電力増幅回路の他の構成例を示す図である。
【図４】本発明の一実施形態に係る電力増幅回路の他の構成例を示す図である。
【図５】本発明の一実施形態に係る電力増幅回路の実装例を模式的に示す図である。
【図６Ａ】電力増幅回路１００及び比較例における利得のシミュレーション結果を示すグラフである。
【図６Ｂ】電力増幅回路１００及び比較例における電力付加効率のシミュレーション結果を示すグラフである。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。
【００１１】
図１は、本発明の一実施形態に係る電力増幅回路の構成例（電力増幅回路１００）を示す図である。電力増幅回路１００は、例えば、携帯電話等の移動体通信機において、入力される無線周波数（ＲＦ：Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号ＲＦｉｎを増幅し、増幅信号ＲＦｏｕｔ２を出力する。ＲＦ信号ＲＦｉｎの周波数は、例えば数ＧＨｚ程度である。
【００１２】
図１に示されるように、電力増幅回路１００は、トランジスタ１１０，１１１，１１２、バイアス回路１２０，１２１，１２２、電圧調整回路１３０、キャパシタ１４０，１４１，１４２、インダクタ１５０，１５１，１５２，１５３及び整合回路１６０，１６１，１６２を備える。
【００１３】
電力増幅回路１００は二段の増幅器を含む。初段の増幅器（ドライブ段）はトランジスタ１１０を含み、後段の増幅器（パワー段）はトランジスタ１１１，１１２を含む。トランジスタ１１０，１１１，１１２は、例えば、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等のバイポーラトランジスタである。ドライブ段は、整合回路１６０を通じて入力されるＲＦ信号ＲＦｉｎを増幅して、増幅信号ＲＦｏｕｔ１を出力する。増幅信号ＲＦｏｕｔ１は、整合回路１６１を通じてパワー段に入力される。パワー段は、増幅信号ＲＦｏｕｔ１を増幅して、増幅信号ＲＦｏｕｔ２を出力する。なお、以下の説明において、２つのトランジスタ１１１，１１２をまとめて増幅器とも呼ぶ。また、本実施形態においては増幅器の段数は二段であるが、増幅器の段数は二段に限られず、一段であってもよく、三段以上であってもよい。
【００１４】
トランジスタ１１０は、コレクタにインダクタ１５０を通じて電源電圧Ｖｃｃ１が供給され、ベースがキャパシタ１４０の一端に接続され、エミッタが接地される。また、トランジスタ１１０のベースには、ＲＦ信号ＲＦｉｎ及びバイアス回路１２０から出力されるバイアス電流が供給される。これにより、トランジスタ１１０のコレクタから増幅信号ＲＦｏｕｔ１が出力される。ドライブ段の増幅器は、カスコード接続されたトランジスタを備えない構成（以下、シングル構成とも呼ぶ。）である。
【００１５】
トランジスタ１１１（第１トランジスタ）は、コレクタにインダクタ１５１を通じて電源電圧Ｖｃｃ２が供給され、ベースがキャパシタ１４１の一端に接続され、エミッタが接地される。また、トランジスタ１１１のベースには、増幅信号ＲＦｏｕｔ１及びバイアス回路１２１から出力されるバイアス電流（第１バイアス電流）が供給される。
【００１６】
トランジスタ１１２（第２トランジスタ）は、キャパシタ１４２を通じてトランジスタ１１１にカスコード接続される。具体的には、トランジスタ１１２は、コレクタにインダクタ１５２を通じて電源電圧Ｖｃｃ３が供給され、ベースが電圧調整回路１３０に接続され、エミッタがキャパシタ１４２の一端に接続される。また、トランジスタ１１２のベースには、バイアス回路１２２から出力されるバイアス電流（第２バイアス電流）が、電圧調整回路１３０を通じて供給される。また、トランジスタ１１２のエミッタには、インダクタ１５３の一端が接続される。このように、パワー段の増幅器はカスコード接続されたトランジスタ１１２を備える構成（以下、カスコード構成とも呼ぶ。）である。なお、トランジスタ１１２のサイズは、トランジスタ１１１のサイズと同じであってもよく、又はトランジスタ１１１のサイズに比べて小さくてもよい。パワー段の増幅器の動作の詳細については後述する。
【００１７】
バイアス回路１２０，１２１（第１バイアス回路），１２２（第２バイアス回路）は、それぞれ、バイアス電流又は電圧を生成し、トランジスタ１１０，１１１，１１２のベースにバイアス電流又は電圧を供給する。
【００１８】
図２は、バイアス回路１２０の構成例を示す図である。なお、バイアス回路１２１，１２２の構成は、バイアス回路１２０と同様であるため、詳細な説明は省略する。図２に示されるように、バイアス回路１２０は、ダイオード２００，２０１、トランジスタ２１０、抵抗素子２２０及び電流源２３０を備える。
【００１９】
ダイオード２００，２０１及び電流源２３０は、所定レベルの電圧を生成するように構成される。具体的には、ダイオード２００，２０１は直列接続され、ダイオード２００のアノードに電流源２３０から定電流が供給され、ダイオード２０１のカソードが接地される。また、ダイオード２００のアノードがトランジスタ２１０のベースに接続される。これにより、トランジスタ２１０のベースに、所定レベルの電圧（例えば、２．６Ｖ程度）が生成される。なお、ダイオード２００，２０１の代わりに、コレクタとベースが接続されたバイポーラトランジスタを用いてもよい。
【００２０】
トランジスタ２１０は、コレクタに電源電圧Ｖｃｃｂが供給され、ベースがダイオード２００のアノードに接続され、エミッタが抵抗素子２２０の一端に接続される。トランジスタ２１０は、エミッタから抵抗素子２２０を通じてトランジスタ１１０（図１参照）のベースにバイアス電流を供給する。
【００２１】
図１に戻り、キャパシタ１４０，１４１は、それぞれ、ＲＦ信号の直流成分を除去する。インダクタ１５０，１５１，１５２は、それぞれ、高周波信号の電源回路への結合を抑制するチョークインダクタである。
【００２２】
整合回路１６０，１６１，１６２は、回路間のインピーダンスを整合させるために設けられている。整合回路１６０，１６１，１６２は、それぞれ、例えばインダクタやキャパシタを用いて構成される。整合回路１６０，１６１，１６２は、例えば、ローパスフィルタ又はハイパスフィルタであってもよく、又はローパスフィルタとハイパスフィルタを組み合わせた構成であってもよい。
【００２３】
次に、パワー段の増幅器の動作について詳細に説明する。なお、以下では説明の便宜上、電源電圧Ｖｃｃ２，Ｖｃｃ３がともに直流電圧３Ｖ（以下、ＤＣ３Ｖと表記する。）として説明するが、電源電圧Ｖｃｃ２，Ｖｃｃ３の電圧値はこれに限られない。
【００２４】
キャパシタ１４２（第１キャパシタ）は、一端がトランジスタ１１２のエミッタに接続され、他端がトランジスタ１１１のコレクタに接続される。キャパシタ１４２は、下段のトランジスタ１１１と上段のトランジスタ１１２が直流においては分離され、交流においては接続されるように設けられている。
【００２５】
インダクタ１５３（第１インダクタ）は、一端がトランジスタ１１２のエミッタに接続され、他端が接地される。インダクタ１５３は、高周波においてはインピーダンスが高いため、ＲＦ信号の増幅には影響を与えない。すなわち、インダクタ１５３は、トランジスタ１１２のエミッタが、直流においては接地され、交流においてはトランジスタ１１１のコレクタと接続されるように設けられている。
【００２６】
下段のトランジスタ１１１に着目する。トランジスタ１１１のエミッタが接地され、コレクタに電源電圧Ｖｃｃ２（ＤＣ３Ｖ）が供給されるため、コレクタにおけるＲＦ信号の振幅は交流電圧が±３Ｖ（以下、ＡＣ±３Ｖと表記する。）となる。従って、トランジスタ１１１のコレクタ電圧は３Ｖ±３Ｖ（すなわち、０Ｖ〜６Ｖ）の範囲において変動する。次に、上段のトランジスタ１１２のエミッタに着目する。トランジスタ１１２のエミッタは、直流においては接地されるためＤＣ０Ｖとなり、交流においてはトランジスタ１１１のコレクタと接続されるためＡＣ±３Ｖとなる。従って、トランジスタ１１２のエミッタ電圧は０Ｖ±３Ｖ（すなわち、−３Ｖ〜３Ｖ）の範囲において変動する。トランジスタ１１２のコレクタは、直流においては電源電圧Ｖｃｃ３（ＤＣ３Ｖ）が供給されるためＤＣ３Ｖとなり、交流においてはトランジスタ１１２のエミッタの変動範囲と合わせてＡＣ±６Ｖとなる。従って、トランジスタ１１２のコレクタ電圧は３Ｖ±６Ｖ（すなわち、−３Ｖ〜９Ｖ）の範囲において変動する。すなわち、トランジスタ１１２のコレクタの信号振幅（１２Ｖ）は、トランジスタ１１１のコレクタの信号振幅（６Ｖ）の２倍となる。
【００２７】
ここで、トランジスタ１１２がオンとなるためには、トランジスタ１１２のベース・エミッタ間電圧が閾値電圧（例えば、１．３Ｖ程度）以上である必要がある。従って、トランジスタ１１２のベース電圧は、トランジスタ１１２のエミッタ電圧の変動（ＡＣ±３Ｖ）に応じて１．３Ｖ±３Ｖ（すなわち、−１．７Ｖ〜４．３Ｖ）の範囲において変動する必要がある。この点、本実施形態においては、電圧調整回路１３０を備えることにより、トランジスタ１１２のベース電圧が交流において変動可能となるように調整される。具体的には、電圧調整回路１３０はトランジスタ１１２のベースに接続され、トランジスタ１１２のベース電圧の振幅動作がバイアス回路１２２によって制限されないように動作する。
【００２８】
上述の構成では、電力増幅回路１００のパワー段の増幅器はカスコード構成である。これにより、上段のトランジスタ１１２のコレクタの信号振幅（例えば、±６Ｖ程度）を、シングル構成におけるトランジスタのコレクタの信号振幅（例えば、±３Ｖ程度）に比べて約２倍とすることができる。すなわち、電源電圧の生成のために昇圧型の変換回路を用いてバッテリ電圧を昇圧することなく、信号振幅を増大させることができる。
【００２９】
ここで、信号の出力電力をＰ、コレクタ電圧をＶ、増幅器の負荷インピーダンスをＲとすると、Ｐ＝Ｖ2／Ｒの関係が成り立つ。従って、負荷インピーダンスＲを一定とすると、コレクタ電圧Ｖが２倍になると出力電力Ｐが４倍となる。従って、増幅器がシングル構成である電力増幅回路に比べ、電源電圧を上昇させることなくコレクタ電圧の信号振幅の増大によって最大出力電力を増大させることができる。
【００３０】
なお、出力電力Ｐを一定とすると、コレクタ電圧Ｖが２倍になると負荷インピーダンスＲが４倍となる。ここで、一般的に増幅器の負荷インピーダンスが高くなると、出力整合回路において後段のインピーダンスと整合させる際の変換比率であるインピーダンス変換比率が下がる。これにより、当該出力整合回路における通過損失及び反射損失が低減され、電力付加効率が改善する。従って、本実施形態においても、信号振幅が増大することによりパワー段の増幅器の負荷インピーダンスが高くなるため、整合回路１６２におけるインピーダンス変換比率が下がる。これにより、増幅器がシングル構成である電力増幅回路に比べ、整合回路１６２におけるＲＦ信号の損失が抑制され、電力増幅回路１００の電力付加効率が向上する。このように、電力増幅回路の増幅器をカスコード構成とすることにより、回路規模の増大を抑制しつつ、最大出力電力の増大又は電力付加効率の向上を図ることができる。
【００３１】
なお、本実施形態においてはパワー段の増幅器にカスコード構成が適用されているが、カスコード構成が適用される段は最終段に限られず、いずれの段であってもよい。ここで、電力増幅回路が複数段の増幅器により構成される場合、段間整合回路に比べて出力整合回路の出力インピーダンス（例えば、５０Ω）の方が高いため、インピーダンス変換比率は最終段（パワー段）において最も高くなる。従って、最終段の増幅器にカスコード構成が適用されることにより、ＲＦ信号の損失の抑制の効果が高くなる。また、全ての増幅器にカスコード構成が適用される構成に比べ、回路規模の増大が抑制される。
【００３２】
また、インダクタ１５０，１５１，１５２を通じて各トランジスタに供給される電源電圧Ｖｃｃ１，Ｖｃｃ２，Ｖｃｃ３は、例えば、バックコンバータ（降圧型ＤＣ−ＤＣコンバータ）によりバッテリ電圧が降圧された電圧であってもよい。なお、電源電圧Ｖｃｃ１，Ｖｃｃ２，Ｖｃｃ３は、トランジスタの耐圧の範囲内であれば、ブーストコンバータ（昇圧型ＤＣ−ＤＣコンバータ）により昇圧された電圧であってもよい。また、バイアス回路１２０，１２１，１２２に供給される電源電圧Ｖｃｃｂは、例えば、バッテリ電圧であってもよい。
【００３３】
図３は、本発明の一実施形態に係る電力増幅回路の他の構成例（電力増幅回路１００Ａ）を示す図である。なお、電力増幅回路１００と同一の要素には同一の符号を付して説明を省略する。また、以下の説明においては、図１に示される実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
【００３４】
電力増幅回路１００Ａは、電力増幅回路１００が備える要素のうち電圧調整回路１３０の具体例が示された構成である。
【００３５】
電圧調整回路１３０Ａは、例えば、キャパシタ１４３及びインダクタ１５４を備える。キャパシタ１４３（第２キャパシタ）は、一端がトランジスタ１１２のベースに接続され、他端が接地される。インダクタ１５４（第２インダクタ）は、一端にバイアス回路１２２からバイアス電流又は電圧が供給され、他端がトランジスタ１１２のベースに接続される。これにより、トランジスタ１１２のベース電圧の振幅動作を保つことができる。
【００３６】
このような構成によっても、電力増幅回路１００Ａは、電力増幅回路１００と同様の効果を得ることができる。なお、電圧調整回路１３０の構成はこれに限られない。例えば、電圧調整回路１３０は、キャパシタ１４３に直列接続されたインダクタをさらに備えていてもよい。
【００３７】
図４は、本発明の一実施形態に係る電力増幅回路の他の構成例（電力増幅回路１００Ｂ）を示す図である。なお、電力増幅回路１００と同一の要素には同一の符号を付して説明を省略する。また、説明の便宜上、図４においては電力増幅回路１００Ｂにおけるパワー段の増幅器に関する構成要素のみを図示する。電力増幅回路１００Ｂにおいては、パワー段の増幅器において合計３つのトランジスタがカスコード接続される。
【００３８】
トランジスタ１１３（第３トランジスタ）は、図１に示されるトランジスタ１１２と同様に、キャパシタ１４４（第３キャパシタ）を通じてトランジスタ１１２にカスコード接続される。具体的には、トランジスタ１１３は、コレクタにインダクタ１５５を通じて電源電圧Ｖｃｃ４が供給され、ベースが電圧調整回路１３１に接続され、エミッタがキャパシタ１４４の一端に接続される。また、トランジスタ１１３のベースには、バイアス回路１２３（第３バイアス回路）から出力されるバイアス電流（第３バイアス電流）が、電圧調整回路１３１を通じて供給される。また、トランジスタ１１３のエミッタは、インダクタ１５６（第３インダクタ）を通じて直流においては接地される。なお、バイアス回路１２３、電圧調整回路１３１、キャパシタ１４４及びインダクタ１５５，１５６の構成については、図１に示されるバイアス回路１２２、電圧調整回路１３０、キャパシタ１４２及びインダクタ１５２，１５３と同様であるため、詳細な説明は省略する。
【００３９】
上段のトランジスタ１１３は、中段のトランジスタ１１２と直流においては分離され、交流においては接続されるように設けられている。すなわち、トランジスタ１１３のエミッタは、直流においては接地されるためＤＣ０Ｖとなり、交流においてはトランジスタ１１２のコレクタと接続されるためＡＣ±６Ｖとなる。従って、トランジスタ１１３のエミッタ電圧は０Ｖ±６Ｖ（すなわち、−６Ｖ〜６Ｖ）の範囲において変動する。トランジスタ１１３のコレクタは、直流においては電源電圧Ｖｃｃ４（ＤＣ３Ｖ）が供給されるためＤＣ３Ｖとなり、交流においてはトランジスタ１１３のエミッタの変動範囲と合わせてＡＣ±９Ｖとなる。従って、トランジスタ１１３のコレクタ電圧は３Ｖ±９Ｖ（すなわち、−６Ｖ〜１２Ｖ）の範囲において変動する。すなわち、トランジスタ１１３のコレクタの信号振幅（１８Ｖ）は、トランジスタ１１１のコレクタの信号振幅（６Ｖ）の３倍となる。
【００４０】
このように、カスコード接続されるトランジスタの個数は合計２つに限られず、３つ以上であってもよい。その場合、電力増幅回路１００に比べて、最上段（図４に示される例においては、トランジスタ１１３）のトランジスタのコレクタの信号振幅がさらに増大する。従って、電力増幅回路１００Ｂにおいては、電力増幅回路１００に比べて最大出力電力がさらに増大する。又は、電力増幅回路１００Ｂは、電力増幅回路１００に比べて増幅器の負荷インピーダンスがさらに上昇する。そのため、インピーダンス変換比率が低下し、整合回路１６２におけるＲＦ信号の損失がさらに抑制される。なお、例えば、合計Ｎ個のトランジスタがカスコード接続される場合、最上段のトランジスタのコレクタの信号振幅は、シングル構成におけるトランジスタのコレクタの信号振幅の約Ｎ倍となる。従って、カスコード接続されるトランジスタの個数の増加に伴い負荷インピーダンスが十分高くなれば、出力整合回路（図４に示される例においては、整合回路１６２）が不要となり得る。
【００４１】
図５は、本発明の一実施形態に係る電力増幅回路の実装例を模式的に示す図である。電力増幅回路１００において、トランジスタ１１１のコレクタとトランジスタ１１２のエミッタを接続するキャパシタ１４２は、トランジスタ１１１，１１２が実装されるＨＢＴチップ３００（集積回路）上に実装される。これにより、キャパシタ１４２をＨＢＴチップ３００の外に実装した場合に発生し得る寄生インダクタの影響を回避することができる。また、キャパシタ１４２をＨＢＴチップ３００の外に実装した場合に比べ、電力増幅回路１００の構成が簡素化される。
【００４２】
また、インダクタ１５１，１５２，１５３は、ＨＢＴチップ３００とは異なる基板に実装されている。なお、整合回路１６１がキャパシタ及びインダクタを備える場合、キャパシタがＨＢＴチップ３００上に実装され、インダクタがＨＢＴチップ３００の外に実装されていてもよい。
【００４３】
図６Ａは、電力増幅回路１００及び比較例における利得のシミュレーション結果を示すグラフである。図６Ａに示されるグラフにおいて、縦軸は利得（ｄＢ）を表し、横軸は出力電力（ｄＢｍ）を表している。図６Ａは、電力増幅回路１００及び比較例において、負荷インピーダンスを同一として、周波数を１７１０ＭＨｚ、１８５０ＭＨｚ、１９８０ＭＨｚ、２０２５ＭＨｚとした場合におけるシミュレーション結果を示している。なお、比較例とは、図１に示される電力増幅回路１００において、パワー段の増幅器がカスコード構成の代わりにシングル構成である電力増幅回路である。
【００４４】
図６Ａに示されるように、電力増幅回路１００においては、いずれの周波数であっても比較例に比べて最大出力電力が増大している。具体的には、電力増幅回路１００においては、増幅利得が所定レベル以上となる最大出力電力が比較例に比べて２ｄＢ程度増大している。
【００４５】
図６Ｂは、電力増幅回路１００及び比較例における電力付加効率のシミュレーション結果を示すグラフである。図６Ｂに示されるグラフにおいて、縦軸は電力付加効率（ＰＡＥ：Ｐｏｗｅｒ  Ａｄｄｅｄ  Ｅｆｆｉｃｉｅｎｃｙ）（％）を表し、横軸は出力電力（ｄＢｍ）を表している。図６Ｂは、電力増幅回路１００及び比較例において、負荷インピーダンスを同一として、周波数を１７１０ＭＨｚ、１８５０ＭＨｚとした場合におけるシミュレーション結果を示している。
【００４６】
図６Ｂに示されるように、電力増幅回路１００においては、いずれの周波数であっても、電力付加効率が最大となる出力電力が、比較例に比べて２ｄＢ程度増大している。すなわち、電力増幅回路１００においては、比較例に比べて最大出力電力が増大している。これらの結果は、電力増幅回路１００においては、比較例と同一の負荷インピーダンスであってもコレクタの信号振幅を増大させられることに起因している。すなわち、本シミュレーション結果により本発明の有効性が示されたと言える。
【００４７】
以上、本発明の例示的な実施形態について説明した。電力増幅回路１００，１００Ａ，１００Ｂは、トランジスタ１１１，１１２を備え、トランジスタ１１１のコレクタとトランジスタ１１２のエミッタが、キャパシタ１４２を通じて接続される。これにより、上段のトランジスタ１１２のコレクタの信号振幅を、シングル構成におけるトランジスタのコレクタの信号振幅の約２倍とすることができる。従って、電源電圧を昇圧することなく、出力電力の増大又は増幅器の負荷インピーダンスの上昇を図ることができる。よって、電力増幅回路１００，１００Ａ，１００Ｂにおいては、回路規模の増大を抑制しつつ、最大出力電力の増大又は電力付加効率の向上を図ることができる。
【００４８】
また、電力増幅回路１００，１００Ａ，１００Ｂは、トランジスタ１１２のベース電圧を調整する電圧調整回路１３０，１３０Ａを備える。これにより、トランジスタ１１２のベース電圧の振幅動作を保つことができる。従って、トランジスタ１１２をオンに維持することができる。
【００４９】
また、電圧調整回路１３０は、特に限定されるものではないが、例えばトランジスタ１１２のベースを交流において接地するキャパシタ１４３を備えていてもよい。または、バイアス回路１２２とトランジスタ１１２のベースとの間にインダクタ１５４を備えていてもよい。
【００５０】
また、電力増幅回路１００Ｂは、トランジスタ１１３をさらに備え、トランジスタ１１２のコレクタとトランジスタ１１３のエミッタが、キャパシタ１４４を通じて接続される。これにより、電力増幅回路１００に比べて、最上段のトランジスタ１１３のコレクタの信号振幅がさらに増大し、出力電力の増大又は増幅器の負荷インピーダンスの上昇を図ることができる。従って、電力増幅回路１００Ｂは、電力増幅回路１００に比べてさらなる最大出力電力の増大又は電力付加効率の向上を図ることができる。
【００５１】
また、電力増幅回路１００，１００Ａ，１００Ｂにおいては、キャパシタ１４２は、トランジスタ１１１，１１２が実装されたＨＢＴチップ３００に実装される。これにより、寄生インダクタの影響を回避することができる。また、キャパシタ１４２をＨＢＴチップ３００の外に実装した場合に比べ、電力増幅回路の構成が簡素化される。
【００５２】
また、電力増幅回路１００，１００Ａ，１００Ｂにおいて、インダクタ１５１，１５２，１５３の構成は特に限定されるものではないが、例えば、ＨＢＴチップ３００の外に実装されていてもよい。
【００５３】
以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更又は改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
【符号の説明】
【００５４】
１００，１００Ａ，１００Ｂ  電力増幅回路
１１０，１１１，１１２，１１３，２１０  トランジスタ
１２０，１２１，１２２，１２３  バイアス回路
１３０，１３１  電圧調整回路
１４０，１４１，１４２，１４３，１４４  キャパシタ
１５０，１５１，１５２，１５３，１５４，１５５，１５６  インダクタ
１６０，１６１，１６２  整合回路
２００，２０１  ダイオード
２２０  抵抗素子
２３０  電流源
３００  ＨＢＴチップ
【図１】
2018085689.tif 000003
【図２】
2018085689.tif 000004
【図３】
2018085689.tif 000005
【図４】
2018085689.tif 000006
【図５】
2018085689.tif 000007
【図６Ａ】
2018085689.tif 000008
【図６Ｂ】
2018085689.tif 000009