(57)【要約】【課題】ｐ層と反射電極とのコンタクト抵抗の上昇を抑制すること。【解決手段】ｐ層１３上であって後に反射電極１４を形成する領域に、犠牲層２０を形成する。次に、ｐ層１３表面の一部をドライエッチングし、ｎ層１１を露出させる。次に、ｐ層１３上および前工程で露出させたｎ層１１上に、フォトリソグラフィによって開口２１Ａを有したレジスト層２１を形成する。開口２１Ａは、平面視において犠牲層２０を内包するようなパターンとし、レジスト層２１と犠牲層２０とが接触しないよう間隔Ｄ１を空けている。次に、犠牲層２０をバッファードフッ酸を用いてウェットエッチングし、全て除去する。次に、ｐ層１３上およびレジスト層２１上に、スパッタ法を用いて反射膜２２を形成する。次に、レジスト剥離液を用いてレジスト層２１を除去し、ｐ層１３上の反射膜２２のみを残存させて反射電極１４とする。【選択図】図３
2018085432.tif 000002
【特許請求の範囲】
【請求項１】
ｐ層上に反射電極を有したIII 族窒化物半導体からなる発光素子の製造方法において、
前記ｐ層上であって後に前記反射電極を形成する領域に、犠牲層を形成する犠牲層形成工程と、
前記ｐ層上および前記犠牲層上に、開口を有したレジスト層を形成し、前記開口は底面に前記犠牲層表面を露出させるレジスト層形成工程と、
前記犠牲層をウェットエッチングにより全て除去する犠牲層除去工程と、
前記ｐ層上、および前記レジスト層上に反射膜を形成する反射膜形成工程と、
前記レジスト層を除去するとともに前記レジスト層上の反射膜を除去し、これにより前記ｐ層上の反射膜を残存させて反射電極を形成する反射電極形成工程と、
を有することを特徴とする発光素子の製造方法。
【請求項２】
前記レジスト層形成工程は、前記レジスト層を前記犠牲層表面の端部上にも連続して形成して、前記開口が前記犠牲層表面の中央部を露出させ、前記犠牲層表面の端部は露出させずに形成する工程であり、
前記犠牲層除去工程は、前記犠牲層をサイドエッチングすることにより全て除去する工程である、
ことを特徴とする請求項１に記載の発光素子の製造方法。
【請求項３】
前記レジスト層形成工程は、前記開口が平面視で前記犠牲層を内包するようにし、前記犠牲層と前記レジスト層との間隔を空けて形成する工程である、ことを特徴とする請求項１に記載の発光素子の製造方法。
【請求項４】
前記犠牲層形成工程の後、前記レジスト層形成工程の前に、ｎ層を露出させるドライエッチングを行う、ことを特徴とする請求項１ないし請求項３のいずれか１項に記載の発光素子の製造方法。
【請求項５】
前記反射電極は、Ｒｕ、Ｒｈ、またはＰｔを含むことを特徴とする請求項１ないし請求項４のいずれか１項に記載の発光素子の製造方法。
【請求項６】
前記反射電極は、Ａｕを含むＡｇ合金を含むことを特徴とする請求項１ないし請求項４のいずれか１項に記載の発光素子の製造方法。
【請求項７】
前記反射電極は、積層膜であることを特徴とする請求項１ないし請求項６のいずれか１項に記載の発光素子の製造方法。
【請求項８】
前記発光素子は、紫外発光素子である、ことを特徴とする請求項１ないし請求項７のいずれか１項に記載の発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ｐ層上に反射電極を有したIII 族窒化物半導体からなる発光素子の製造方法に関するものである。
【背景技術】
【０００２】
フリップチップ型のIII 族窒化物半導体からなる発光素子では、ｐ層上に反射膜を兼ねる電極（反射電極）を設け、これにより基板裏面側へと光を反射させて光取り出し効率の向上を図っている。反射電極の材料には、ＡｇまたはＡｇ合金が多く用いられている。他にもＲｕ、Ｒｈ、Ｐｔ、Ａｌなどを反射電極の材料として用いることが知られている。
【０００３】
特許文献１には、以下のようにしてｐ層上にｐ電極を形成する方法が記載されている。まず、素子上部全体に絶縁膜を形成し、絶縁膜上にレジストを形成し、レジストの一部を除去して開口させる。次に、その開口内のレジストの残渣をアッシング処理によって除去する。次に、開口部の絶縁膜をウェットエッチングにより除去してｐ層表面を露出させ、リフトオフによって開口部に露出するｐ層上にｐ電極を形成する。以上の方法によると、レジストの残渣のない清浄なｐ層上にｐ電極を形成できることが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−３０７１８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
反射電極をリフトオフ法によりパターニングする場合、ｐ層上にレジストが塗布されることになり、レジストの除去後にも残渣がｐ層上に残る場合がある。このようなレジストの残渣があると、その影響により反射電極とｐ層との間のコンタクト抵抗が上昇してしまう。そのため、従来Ａｇからなる反射電極はウェットエッチングによりパターニングしている。しかし、Ａｇは薬液や熱処理によって反射率が低下してしまうため、形成後の工程に制約がかかることが問題である。また、Ａｇ合金については、ウェットエッチング可能な材料とするために種類に制約がかかる。
【０００６】
また、Ｒｕ、Ｒｈ、Ｐｔなどの白金系材料はウェットエッチングが困難である。また、反射電極を積層構造とした場合も、各層をウェットエッチング可能な材料とする必要性や、各層のエッチングレートの違いなどの理由から、ウェットエッチングによるパターニングは困難である。そのため、これらの材料や積層構造を採用する場合はリフトオフ法により反射電極をパターニングする必要があり、上記のようにコンタクト抵抗上昇の問題を生じる。
【０００７】
このように、従来の反射電極の形成方法は、コンタクト抵抗の上昇を抑制することと、反射電極の材料や構造の選択の広さとを両立させることが困難であった。
【０００８】
また、特許文献１では、ｎ層を露出させるためのドライエッチングを行ってから、絶縁膜を形成している。このドライエッチングではレジストをマスクとして用いるため、絶縁膜の形成前にｐ層上にレジストが接触する。そのため、このレジストを除去してもｐ層上に残渣が生じる可能性がある。したがって、特許文献１の方法では、ｐ層と反射電極との間のコンタクト抵抗が上昇してしまう場合がある。また、全面に絶縁膜を形成するため、素子の形状によっては開口を所望の位置に設けることが難しくなる。また、絶縁膜の一部を除去しているのでｐ層を広く露出させるのが難しい場合もある。その結果、所望のコンタクト面積を得られない場合があり、反射電極の面積が小さくなって反射効率が低下してしまったり、抵抗の上昇を引き起こしてしまう。
【０００９】
そこで本発明は、ｐ層上に反射電極を有した発光素子の製造方法において、コンタクト抵抗の上昇を抑制でき、かつ反射電極の材料や構造の選択が広い製造方法の提供を目的とする。
【課題を解決するための手段】
【００１０】
本発明は、ｐ層上に反射電極を有したIII 族窒化物半導体からなる発光素子の製造方法において、ｐ層上であって後に反射電極を形成する領域に、犠牲層を形成する犠牲層形成工程と、ｐ層上および犠牲層上に、開口を有したレジスト層を形成し、開口は底面に犠牲層表面を露出させるレジスト層形成工程と、犠牲層をウェットエッチングにより全て除去する犠牲層除去工程と、ｐ層上、およびレジスト層上に反射膜を形成する反射膜形成工程と、レジスト層を除去するとともにレジスト層上の反射膜を除去し、これによりｐ層上の反射膜を残存させて反射電極を形成する反射電極形成工程と、を有することを特徴とする発光素子の製造方法である。
【００１１】
レジスト層形成工程では、レジスト層を犠牲層表面の端部上にも連続して形成して、開口が犠牲層表面の中央部を露出させ、犠牲層表面の端部は露出させずに形成してもよい。この場合、反射電極が接するｐ層表面のうち全面がレジスト層の接触していない清浄な面となるため、よりコンタクト抵抗の上昇を抑制することができる。また、犠牲層除去工程により開口側面の下部に凹部による段差が生じるため、この部分で反射膜を精度よく分離することができ、反射電極のパターン精度がより向上する。
【００１２】
また、レジスト層形成工程では、開口が平面視で犠牲層を内包するようにし、犠牲層とレジスト層との間隔を空けて形成してもよい。犠牲層がレジスト層に接触しないため、犠牲層除去工程において犠牲層を全て除去することが容易となる。
【００１３】
ｎ電極を形成するためのｎ層を露出させるドライエッチングは、犠牲層形成工程後、レジスト層形成工程前に行うとよい。ドライエッチングの際に用いるレジストマスクについて、レジスト剥離液の種類や、レジスト除去後の熱処理、アッシングなどの後処理の方法に制約が生じることがないためである。
【００１４】
本発明は、反射電極として、Ｒｕ、Ｒｈ、またはＰｔを含む材料や、Ａｕを含むＡｇ合金材料を用いる場合、反射電極を積層膜とする場合に有効である。また、本発明は紫外発光素子において特に有効である。本発明の発光素子の製造方法は、反射電極の材料の種類や構造に特に制約がないため、発光波長に応じた最適な反射率の材料を選択したり、コンタクト抵抗の低減や耐環境性などのよりすぐれた材料、構造を採用することができる。
【発明の効果】
【００１５】
本発明の発光素子の製造方法によれば、レジストの残渣のない清浄なｐ層表面上に反射電極を設けることができる。そのため、発光素子の順方向電圧を低減することができる。また、本発明の発光素子の製造方法は、反射電極の材料や構造の制約がない。そのため、発光波長に応じてより反射率の高い最適な材料を選択したり、反射電極を積層膜とすることも可能となり、光出力の向上を図ることができる。
【図面の簡単な説明】
【００１６】
【図１】実施例１の発光素子の構成を示した図。
【図２】実施例１の発光素子の製造工程を示した図。
【図３】実施例１の発光素子の製造工程を示した図。
【図４】実施例１の発光素子の製造工程を示した図。
【図５】実施例２の発光素子の製造工程を示した図。
【発明を実施するための形態】
【００１７】
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。
【実施例１】
【００１８】
図１は、実施例１の発光素子の構成を示した図である。図１のように、実施例１の発光素子は、基板１０と、基板１０上にバッファ層（図示しない）を介して順に積層されたｎ層１１、発光層１２、ｐ層１３と、ｐ層１３上に設けられた反射電極１４と、ｎ電極１５と、保護膜１６と、接合電極１７Ａ、Ｂと、によって構成されている。実施例１の発光素子は、基板１０裏面（ｎ層１１と接する側の表面とは反対側の面）側から光を取り出すフリップチップ型の素子である。
【００１９】
基板１０は、その主面上にIII 族窒化物半導体を形成するための成長基板である。基板１０のｎ層１１側の表面には凹凸加工が施されており、光取り出し効率の向上が図られている。基板１０の材料はサファイア以外を用いてもよく、Ｓｉ、ＧａＮ、ＳｉＣ、ＺｎＯなどを用いてもよい。
【００２０】
ｎ層１１、発光層１２、およびｐ層１３の構成は、発光素子の構成として従来採用されている任意の構成でよい。たとえば、ｎ層１１は、ｎ−ＧａＮからなるｎコンタクト層、アンドープＧａＮとｎ−ＧａＮを順に積層させた静電耐圧層、ｎ−ＧａＮとＩｎＧａＮを交互に繰り返し積層させたｎ超格子層を順に積層させた構造である。また、発光層１２は、ＩｎＧａＮからなる井戸層、ＧａＮまたはＡｌＧａＮからなるキャップ層、ＡｌＧａＮからなる障壁層を順に積層させた構造を１単位として、これを複数回繰り返し積層させたＭＱＷ構造である。また、ｐ層１３は、ｐ−ＡｌＧａＮとｐ−ＩｎＧａＮを交互に繰り返し積層させたｐクラッド層、ｐ−ＧａＮからなるｐコンタクト層を順に積層させた構造である。
【００２１】
ｐ層１３表面の一部領域には、ｎ層１１に達する深さの溝が設けられている。この溝は、ｎ電極１５を設けるためにｎ層１１表面を露出させるものである。
【００２２】
反射電極１４は、ｐ層１３上であって端部を除いた領域に形成されている。反射電極１４はＡｇ合金／Ｔｉ／Ａｕ／Ａｌの積層である。Ａｇ合金は、Ａｇを主たる構成元素とする合金である。また、記号「／」は、積層を意味し、Ａ／ＢはＡを成膜した後Ｂを成膜した積層構造であることを意味する。以下においても材料の説明において「／」を同様の意味で用いる。反射電極１４のそれぞれの層の厚さは、積層順に、１００ｎｍ、１００ｎｍ、１５００ｎｍ、１０ｎｍである。
【００２３】
反射電極１４の構造、材料は上記に限るものではなく、任意の材料、構造を採用することができる。たとえば、実施例１の反射電極１４は積層膜としているが、単層であってもよい。たとえばＡｇあるいはＡｇ合金の単層としてもよい。実施例１では、Ａｇ合金の種類に制約がないため、ウェットエッチングが困難なＡｇ合金も用いることができ、たとええばＡｕを含むＡｇ合金も用いることができる。
【００２４】
また、反射電極１４の材料として、発光波長に応じた反射率の高い材料を選択して採用することができる。たとえば、紫外発光素子である場合、紫外域（たとえば４００ｎｍ以下）に対して反射率の高い材料を用いることができる。たとえば、Ｒｕ、Ｒｈ、Ｐｔなどの白金系材料を含む材料を用いることができ、Ｒｕ、Ｒｈ、Ｐｔなどの単層、あるいはその層を含む積層膜を用いることができる。あるいはＡｌ膜を含む積層膜を用いることもできる。
【００２５】
また、反射電極１４を積層膜とする場合、最下層（ｐ層１３と接する層）をＮｉ膜とした構造を用いることができる。これにより、ｐ層１３とのコンタクト抵抗のさらなる低減を図ることができる。
【００２６】
ｎ電極１５は、溝の底面に露出するｎ層１１上に設けられている。ｎ電極１５はＴｉ／Ａｌ／Ｔｉ／Ａｕ／Ａｌからなり、各層の厚さは、積層順に、１ｎｍ、１００ｎｍ、１００ｎｍ、１５００ｎｍ、１０ｎｍ、である。
【００２７】
保護膜１６は、反射電極１４、ｎ層１１、およびｎ電極１５に連続して素子上部全体を覆うように設けられている。保護膜１６は、ＳｉＯ2 からなり、厚さ３００ｎｍである。
【００２８】
接合電極１７Ａ、Ｂは、保護膜１６上にそれぞれ離間して設けられている。保護膜１６にはその保護膜１６を貫通する孔が設けられており、その孔を介して接合電極１７Ａと反射電極１４、接合電極１７Ｂとｎ電極１５が接続されている。接合電極１７Ａ、Ｂは、Ｔｉ／ＡｕＳｎ／Ａｕからなり、各層の厚さは、積層順に、１００ｎｍ、３０００ｎｍ、５０ｎｍである。
【００２９】
次に、実施例１の発光素子の製造工程について、図２〜４を参照に説明する。
【００３０】
（半導体層形成工程）
まず、基板１０上に、ＭＯＣＶＤ法を用いて、バッファ層（図示しない）、ｎ層１１、発光層１２、ｐ層１３を順に積層する（図２（ａ）参照）。  ＭＯＣＶＤ法において、窒素源は、アンモニア、Ｇａ源は、トリメチルガリウム（Ｇａ（ＣＨ3 ）3 ：ＴＭＧ）、Ｉｎ源は、トリメチルインジウム（Ｉｎ（ＣＨ3 ）3 ：ＴＭＩ）、Ａｌ源は、トリメチルアルミニウム（Ａｌ（ＣＨ3 ）3 ：ＴＭＡ）である。また、ｎ型ドーパントガスは、シラン（ＳｉＨ4 ）、ｐ型ドーパントガスは、シクロペンタジエニルマグネシウム（Ｍｇ（Ｃ5 Ｈ5 ）2 ：ＣＰ2 Ｍｇ）である。キャリアガスは水素や窒素である。
【００３１】
（犠牲層形成工程）
次に、ｐ層１３上であって後に反射電極１４を形成する領域に、ＣＶＤ法を用いてＳｉＯ2 からなる厚さ１００ｎｍの犠牲層２０を形成する（図２（ｂ）参照）。この犠牲層２０は、ｐ層１３表面のうち反射電極１４が形成される領域に、レジストが接触しないように保護するための層であり、後工程により全て除去される層である。
【００３２】
なお、犠牲層２０の材料はＳｉＯ2 に限らず、酸系のエッチング液によってウェットエッチング可能な材料であれば、任意の材料を用いることができる。たとえば、ＳｉＯ2 の他、ＴｉＯ2 、Ａｌ2 Ｏ3 、ＡｌＮ、Ｓｉ3 Ｎ4 などの絶縁材料や、ＩＴＯ（スズドープの酸化インジウム）、ＩＺＯ（亜鉛ドープの酸化インジウム）、ＩＣＯ（セリウムドープの酸化インジウム）、Ｉｎ2 Ｏ3 、ＳｎＯ2 、ＺｎＯなどの透明導電性材料、Ｔｉなどの金属材料、などを用いることができる。
【００３３】
犠牲層２０の厚さは、１００ｎｍに限らず、ウェットエッチングによって除去可能な厚さに形成されていればよい。たとえば２０〜２００ｎｍの範囲であれば、容易に除去が可能であり好ましい。
【００３４】
また、犠牲層２０はＣＶＤ法に限らず任意の方法で形成することができ、スパッタや蒸着などの方法によって形成してもよい。
【００３５】
（ｎ層露出工程）
次に、ｐ層１３表面の一部をドライエッチングし、ｎ層１１を露出させる（図２（ｃ）参照）。このドライエッチングでは、フォトリソグラフィにより形成したレジストをマスクとして用いるが、ｐ層１３上の所定領域には犠牲層２０が設けられている。そのため、犠牲層２０下のｐ層１３表面はレジストに接触せず、清浄な表面を保つことができる。
【００３６】
（レジスト層形成工程）
次に、ｐ層１３上および前工程で露出させたｎ層１１上に、フォトリソグラフィによって開口２１Ａを有したレジスト層２１を形成する（図３（ａ）参照）。この際も、犠牲層２０下のｐ層１３表面はレジストに接触せず、清浄な表面を保つことができる。開口２１Ａは、平面視において犠牲層２０を内包するようなパターンとし、レジスト層２１と犠牲層２０とが接触しないよう間隔Ｄ１を空けている。
【００３７】
犠牲層２０とレジスト層２１に間隔Ｄ１が生じるが、この間隔Ｄ１が空いた領域のｐ層１３上は、レジスト層２１の形成のためにレジストが接触した領域であり、その領域上にも後に反射電極１４が形成されることになる。したがって、よりコンタクト抵抗の上昇を抑制する点からは、犠牲層２０とレジスト層２１との間隔Ｄ１はなるべく空けない方がよい。たとえば間隔Ｄ１を５μｍ以下とするのがよく、より望ましくは３μｍ以下、さらに望ましくは２μｍ以下である。間隔Ｄ１の下限については、レジストのパターニング精度によるが、たとえば１μｍ以上である。
【００３８】
レジスト材料は、たとえば、ＡＺ５２１４（ＡＺエレクトロニックマテリアルズ社製）やＡＺ５２００ＮＪ（同上）などのポジ反転型レジストを用いる。もちろん、レジストの材料はこれらに限るものではなく、次工程の犠牲層のウェットエッチング液に対して耐性を有した材料であれば任意の材料でよい。
【００３９】
なお、レジスト層２１のパターニング後、犠牲層２０上に薄くレジストが残る場合がある。そこで、レジスト層２１のパターニング後に光励起アッシングを行い、犠牲層２０上のレジストを除去しておくとよい。次工程における犠牲層２０のウェットエッチングがより容易となる。
【００４０】
また、レジスト層２１の開口２１Ａのパターンは、平面視で犠牲層２０を内包するようなパターンであれば任意のパターンでよいが、犠牲層２０のパターンの拡大相似形とするのがよい。犠牲層２０とレジスト層２１との間隔Ｄ１が均一となり、次工程で犠牲層２０を全て除去するのがより容易となる。
【００４１】
（犠牲層除去工程）
次に、犠牲層２０をバッファードフッ酸を用いてウェットエッチングし、全て除去する（図３（ｂ）参照）。エッチング液は、バッファードフッ酸に限らず、酸系のものであれば任意のものを用いることができる。このような酸系のエッチング液であれば、レジスト層２１をエッチングせず、犠牲層２０のみをエッチングすることができる。また、犠牲層２０とレジスト層２１が接触しないため、犠牲層２１を容易に全て除去することができる。犠牲層２０を全て除去するのは、犠牲層２０が残るとｐ層１３と反射電極１４との接触面積が小さくなってしまい、抵抗が上昇してしまうためである。犠牲層２０の除去により、ｐ層１３表面のうち反射電極１４を形成する領域には、レジストが接触したことのない清浄な面が露出する。
【００４２】
（反射膜形成工程）
次に、ｐ層１３上およびレジスト層２１上に、スパッタ法を用いて反射膜２２を形成する（図３（ｃ）参照）。スパッタ法以外にも蒸着法などを用いてもよい。ここで、ｐ層１３表面のうち大部分は犠牲層２０の形成されていた領域であり、レジストが接触したことのない清浄な面である。したがって、反射膜２２が接するｐ層１３表面は、大部分が清浄な面である。
【００４３】
（反射電極形成工程）
次に、レジスト剥離液を用いてレジスト層２１を除去する。これにより、レジスト層２１上の反射膜２２を除去し、ｐ層１３上の反射膜２２のみを残存させて反射電極１４とする（図３（ｄ）参照）。以上によって、レジストが接触したことのない清浄なｐ層１３上に反射電極１４を形成することができる。その後、必要に応じて、コンタクト抵抗低減のための熱処理を行ってもよい。
【００４４】
（ｎ電極形成工程）
次に、エッチングによる溝の底面に露出したｎ層１１上に、スパッタによってｎ電極１５を形成する（図４（ａ）参照）。ｎ電極１５のパターニングにはリフトオフ法を用いる。
【００４５】
（保護膜形成工程）
次に、発光素子上部全体にＣＶＤ法によって厚さ３００ｎｍの保護膜１６を形成する。すなわち、反射電極１４上、ｐ層１３上、ｎ層１１上、およびｎ電極１５上にわたって連続的に保護膜１６を形成する。そして、保護膜１６の一部領域に孔を設けて、孔の底面に反射電極１４の一部領域、およびｎ電極１５の一部領域を露出させる（図４（ｂ）参照）。孔の形成は、フォトリソグラフィによるレジストマスクの形成とバッファードフッ酸を用いたウェットエッチングによって行う。
【００４６】
（接合電極形成工程）
次に、孔の底面に露出する反射電極１４上および保護膜１６上に接合電極１７Ａを、孔の底面に露出するｎ電極１５上および保護膜１６上に接合電極１７Ｂを、それぞれ離間して形成する（図４（ｃ）参照）。成膜は蒸着法により行い、パターニングはリフトオフ法を用いる。以上が実施例１の発光素子の製造方法である。
【００４７】
実施例１の発光素子の製造方法によれば、ｐ層１３表面のうち反射電極１４が形成される領域にレジストを接触させることなく、ｐ層１３上に反射電極１４を形成することができる。そのため、ｐ層１３表面にレジストの残渣を生じさせることがなく、ｐ層１３と反射電極１４との間のコンタクト抵抗上昇を抑制することができる。また、反射電極１４をリフトオフ法で形成するため、反射電極１４の材料や選択性の幅が広がる。その結果、たとえば発光波長に応じた最適な反射率の材料、構造を採用したり、マイグレーションの抑制により適した材料、構造を採用したりすることができる。これらの結果、順方向電圧の低減、光出力の向上などを図ることができる。
【００４８】
たとえば、Ａｕを含むＡｇ合金、Ｒｕ、Ｒｈ、Ｐｔなどの白金系材料、積層膜を用いる場合に、本発明は有効である。これらの材料や積層構造では、ウェットエッチングの困難さなどの点からリフトオフ法によってパターニングする他なく、その結果、ｐ層１３上にレジストの残渣が生じる場合があり、それがコンタクト抵抗の上昇を引き起こしていた。しかし、本発明によれば、レジストの接触していない清浄なｐ層１３上に反射電極１４を形成できるため、反射電極１４の材料としてウェットエッチング困難な材料を用いたり、積層構造を用いたりする場合であっても、コンタクト抵抗の上昇を抑制することができる。
【００４９】
本発明は、紫外発光素子において特に有効である。たとえば発光波長が４００ｎｍ以下の発光素子である。青色発光素子において反射電極１４の材料として広く使用されているＡｇあるいはＡｇ合金は、ウェットエッチングによりパターニング可能であり、レジスト残渣によるコンタクト抵抗の上昇の問題は生じないが、紫外域での反射率が低い。そのため、紫外発光素子の反射電極１４の材料には、紫外域での反射率の高いＲｕ、Ｒｈ、Ｐｔなどの白金系材料などが適している。白金系材料はウェットエッチングによるパターニングが困難であり、反射電極１４の材料としてこれらを採用する場合、リフトオフ法によってパターニングする必要があった。そこで本発明を用いれば、反射電極１４として紫外域に高い反射率を有した材料を用いた紫外発光素子であっても、コンタクト抵抗の上昇を抑制することができ、順方向電圧を低減し、光出力を向上させることができる。
【００５０】
また、本発明は、反射電極１４を積層構造とする場合に特に有効である。反射電極１４が積層構造である場合、各層にウェットエッチング可能な材料を用いる必要性や、各層のエッチングレートの違いから、ウェットエッチングによるパターニングは困難であった。そのため、反射電極１４を積層構造とする場合、リフトオフ法によってパターニングする必要があった。そこで本発明を用いれば、反射電極１４として積層構造を採用した発光素子であっても、コンタクト抵抗の上昇を抑制することができ、順方向電圧を低減し、光出力を向上させることができる。特に、最下層（ｐ層１３と接する層）としてＮｉ膜を有した積層構造の反射電極１４とすれば、ｐ層１３とのコンタクト抵抗のさらなる低減を図ることができる。また、Ａｌ膜を有した積層構造とすることで、紫外域での反射率が高く、低コストな反射電極１４を実現することができ、紫外発光素子の光出力向上、低コスト化を図ることができる。
【実施例２】
【００５１】
実施例２では、図３におけるレジスト層２１の形成工程、およびその後の犠牲層２０の除去工程を、以下の工程に置き替えたものである。他の工程については、実施例１と同様である。
【００５２】
ｎ層１１を露出させるドライエッチングの後、ｐ層１３上および前工程で露出させたｎ層１１上に、フォトリソグラフィによって開口２２１Ａを有したレジスト層２２１を形成する開口２２１Ａは、平面視で犠牲層２０に内包されるパターンとし、犠牲層２０表面の中央部は開口２２１Ａにより露出され、犠牲層２０表面の端部はレジスト層２２１に覆われた状態とする（図５（ａ）参照）。つまり、犠牲層２０の端部においてレジスト層２２１が重畳するように形成し、犠牲層２０の表面端部、犠牲層２０の側面、ｐ層１３表面にわたって連続してレジスト層２１１を形成する。このようにレジスト層２２１を形成することで、犠牲層２０とレジスト層２１１との隙間を無くして接触するようにしている。
【００５３】
開口２２１Ａのパターンは、平面視で犠牲層２０を内包するパターンであれば任意でよいが、犠牲層２０のパターンの縮小相似形であることが望ましい。レジスト層２２１を重畳させる幅Ｄ２（犠牲層２０表面端部のレジスト層２２１が形成されている領域の幅）が均一となり、次工程で犠牲層２０を全て除去することが容易となる。
【００５４】
次に、犠牲層２０をバッファードフッ酸などの酸系のエッチング液を用いてウェットエッチングする。このとき、上部にレジスト層２２１の形成されていない犠牲層２０の領域だけでなく、形成されている犠牲層２０の領域もサイドエッチングによって全て除去する。犠牲層２０の除去により、ｐ層１３表面のうち反射電極１４を形成する領域には、レジストが接触したことのない清浄な面が露出する。また、犠牲層２０とレジスト層２２１との間に隙間を設けていない。隙間がある場合、そのｐ層表面の領域は、レジスト層２２１のパターニングの際レジストが付着する領域となるが、隙間がないため、ｐ層１３表面のうちレジスト層２２１が設けられていない領域は、全てがレジストの接触していない清浄な面である。
【００５５】
また、レジスト層２２１下の犠牲層２０がサイドエッチングにより除去される結果、レジスト層２２１の開口２２１Ａ側面の下部に凹みが生じ、段差が生じる。
【００５６】
なお、サイドエッチングをより容易とするために、レジスト層２２１の形成前にＨＭＤＳ処理を行わずに犠牲層２０をウェットエッチングするのがよい。ＨＭＤＳ処理は、ヘキサメチルジシザラン（ＨＭＤＳ）を用いた表面処理である。通常はレジストの密着性を高めるためにＨＭＤＳ処理を行うが、実施例２ではレジスト層２２１と犠牲層２０が接するため、ＨＭＤＳ処理によって犠牲層２０とレジスト層２２１との密着性が高まり、サイドエッチングがしにくくなり、犠牲層２０を全て除去しにくくなる。そこで、ＨＭＤＳ処理を行わないことで、犠牲層２０とレジスト層２２１との密着性を弱めることができるので、サイドエッチングにより犠牲層２０を全て除去するのが容易となる。
【００５７】
次に、ｐ層１３上およびレジスト層２２１上に、スパッタ法を用いて反射膜２２２を形成する（図５（ｃ）参照）。スパッタ法以外にも蒸着法などを用いてもよい。レジスト層２２１の開口２２１Ａ側面の下部に凹の段差があるため、この段差部分で反射膜２２２が段切れを起こすか、あるいは非常に薄くなる。
【００５８】
次に、レジスト剥離液を用いてレジスト層２２１を除去する。これにより、レジスト層２２１上の反射膜２２２を除去し、ｐ層１３上の反射膜２２２のみを残して反射電極２１４とする（図５（ｄ）参照）。ここで、開口２２１Ａ側面下部の段差部分で、反射膜２２２は段切れしているか、あるいは非常に薄くなっているため、この位置でｐ層１３上の反射膜２２２と、他の領域の反射膜２２２とが精度よく分離する。したがって、反射電極２１４のパターン精度が向上している。また、犠牲層２０とレジスト層２２１との間に隙間を空けていないため、反射電極２１４の接するｐ層１３表面全面が、レジストの接触したことのない清浄な面である。そのため、コンタクト抵抗の上昇を抑制する効果が実施例１に比べて高くなっている。
【００５９】
なお、レジスト層２２１を重複させる幅Ｄ２（犠牲層２０表面端部のレジスト層２２１が形成されている領域の幅）は、０μｍより大きく５μｍ以下とすることが望ましい。この範囲であれば、レジスト層２２１の開口２２１Ａ側面下部の段差により影となる領域にも、反射膜２２２を精度よく形成することができる。また、この段差領域の犠牲層２０をサイドエッチングにより除去する際に、容易に全ての犠牲層２０を除去することができる。より望ましい幅Ｄ２の範囲は、０μｍより大きく３μｍ以下、さらに望ましくは１μｍ以上３μｍ以下である。
【００６０】
（各種変形例）
実施例１、２の発光素子の製造方法では、図２（ｂ）の犠牲層２０の形成工程後、図３の反射電極１４の形成工程前に、図２（ｃ）のようにｎ層１１を露出させるドライエッチングを行っているが、図３の反射電極１４の形成後に、ｎ層１１を露出させるドライエッチングを行ってもよい。ただし、この場合、ドライエッチングの際に用いるレジストマスクの処理、たとえばレジスト剥離液の種類や、レジスト除去後の熱処理、アッシングなどの後処理の方法について、反射電極１４に影響がないようにするなど制約が生じる場合がある。そこで実施例１、２のように、反射電極１４の形成前にｎ層１１を露出させるドライエッチングを行えば、このような制約は生じないため望ましい。
【００６１】
また、レジスト層形成工程におけるレジスト層の開口は、実施例１、２のような開口に限るものではなく、犠牲層が露出するような開口であれば任意のパターンでよい。
【００６２】
また、本発明は任意の発光波長の発光素子に対して適用可能であるが、紫外発光において特に有効である。紫外域で高い反射率を示す材料は、ウェットエッチングが困難であるなどの理由からリフトオフ法によってパターニングする必要があるが、本発明によればレジスト残渣によるコンタクト抵抗の上昇を引き起こすことなく、リフトオフ法によって反射電極を形成することができる。
【００６３】
また、実施例１の発光素子はフリップチップ型であったが、本発明はこれに限らず、ｐ層上に反射電極を有した任意の構造の発光素子に適用することができる。
【産業上の利用可能性】
【００６４】
本発明により製造される発光素子は、表示装置や照明装置などの光源として利用することができる。
【符号の説明】
【００６５】
１０：基板
１１：ｎ層
１２：発光層
１３：ｐ層
１４、２１４：反射電極
１５：ｎ電極
１６：保護膜
１７Ａ、Ｂ：接合電極
２０：犠牲層
２１、２２１：レジスト層
２２、２２２：反射膜
【図１】
2018085432.tif 000003
【図２】
2018085432.tif 000004
【図３】
2018085432.tif 000005
【図４】
2018085432.tif 000006
【図５】
2018085432.tif 000007