(57)【要約】      （修正有）【課題】歩留まりを向上させ、サイクルタイムを短縮し、スルーホール形成プロセス中のオーバーエッチングを防止する電子デバイス及びその製造方法を提供する。【解決手段】電子デバイスは、底面１０ａに配置された電子回路１８を取り囲む第１側壁３３を有する第１基板１０と、頂面２０ａに形成された所定高さの第２側壁３４を有する第２基板２０とを含む。第２側壁は、第１側壁に位置合わせされて接合され、第１基板の底面としての第１ウェハの底面に第１側壁を形成するとともに、周縁に沿って所定高さの第１封止部を形成することと、第２基板の頂面としての第２ウェハの頂面に第２側壁を形成するとともに、周縁に沿って所定高さの第２封止部を形成することと、第１ウェハと第２ウェハとを互いに位置合わせして接合することとを含む。第１封止部及び第１側壁はそれぞれ、液相拡散接合によって第２封止部及び第２側壁に接合される。【選択図】図３
2018110381.tif 000002
【特許請求の範囲】
【請求項１】
電子デバイスを製造する方法であって、
前記電子デバイスは、周縁に沿って形成されて底面に配置された電子回路を取り囲む第１側壁を有する第１基板と、周縁に沿って頂面に形成された第２側壁を有する第２基板とを含み、
前記第１基板の底面、前記第２基板の頂面、前記第１側壁、及び前記第２側壁により内部にキャビティを画定するべく前記第２側壁は前記第１側壁と位置合わせされて接合され、
前記方法は、
前記第１基板の底面としての第１ウェハの底面に前記第１側壁を形成するとともに、前記第１ウェハの底面の周縁まわりに第１封止部を形成することと、
前記第２基板の頂面としての第２ウェハの頂面に前記第２側壁を形成するとともに、前記第２ウェハの頂面の周縁まわりに第２封止部を形成することと、
前記第１ウェハの底面、前記第２ウェハの頂面、前記第１封止部、及び前記第２封止部により内部にキャビティを画定するべく、前記第１ウェハと前記第２ウェハとを互いに位置合わせして接合することと
を含み、
前記第１封止部及び前記第１側壁はそれぞれが、液相拡散接合により前記第２封止部及び前記第２側壁と接合される方法。
【請求項２】
圧電薄膜共振器、バルク弾性波素子、音響多層膜共振器及び弾性表面波素子の少なくとも一つを含む電子回路を、前記第１基板の底面、前記第２基板の頂面、前記第１側壁、及び前記第２側壁により画定されたキャビティに形成することをさらに含む請求項１の方法。
【請求項３】
前記第１ウェハ及び前記第２ウェハはそれぞれが実質的に円形状にされる請求項１の方法。
【請求項４】
前記第１ウェハ及び前記第２ウェハの外側エッジをトリミングすることをさらに含む請求項１の方法。
【請求項５】
前記トリミングすることにより、前記第１封止部及び前記第２封止部が、前記第１ウェハ及び前記第２ウェハの周縁に露出される請求項４の方法。
【請求項６】
前記第１ウェハ及び前記第２ウェハの周縁にメッキ給電部を形成することをさらに含む請求項４の方法。
【請求項７】
前記トリミングすることにより、前記第１ウェハの底面又は前記第２ウェハの頂面の一方に対して一定角度をなす斜面が、前記第１ウェハ及び前記第２ウェハの外側エッジに形成される請求項４の方法。
【請求項８】
前記トリミングすることにより、前記斜面は、前記第１ウェハの底面又は前記第２ウェハの頂面の前記一方に対して４０oから８０oの角度をなすように形成される請求項７の方法。
【請求項９】
前記トリミングすることにより、前記第２ウェハの底面及び前記第１ウェハの頂面の一方の周縁を含むフランジ部が形成される請求項４の方法。
【請求項１０】
前記第１ウェハの頂面及び前記第２ウェハの底面を、それぞれの所定深さまで研磨することをさらに含む請求項９の方法。
【請求項１１】
前記第１ウェハの頂面及び前記第２ウェハの底面を研磨することは、前記フランジ部を除去することを含む請求項１０の方法。
【請求項１２】
前記電子デバイスを形成することは、前記第１ウェハ及び前記第２ウェハをダイシングして個片化することを含む請求項１の方法。
【請求項１３】
前記第１ウェハ及び前記第２ウェハをダイシングして個片化することは、プラズマダイシングビフォアグラインディング技術によって行われる請求項１２の方法。
【請求項１４】
前記第１側壁及び前記第２側壁、並びに前記第１封止部及び前記第２封止部は、それぞれが、液相拡散接合により接合された第１合金層及び第２合金層を含む請求項１の方法。
【請求項１５】
前記第１側壁及び前記第１封止部は第１金属の第１金属層を含み、
前記第２側壁及び前記第２封止部は、順に積層された第２金属の第２金属層及び第３金属の第３金属層を含み、
前記方法は、前記第１合金層及び前記第２合金層を、前記第１金属層及び前記第２金属層それぞれが前記第３金属層とともに溶融されることから形成することを含む請求項１４の方法。
【請求項１６】
前記第１ウェハと前記第２ウェハとを互いに接合することは、前記第１金属を、前記第２金属とは異なる温度で溶融することを含む請求項１５の方法。
【請求項１７】
前記第２封止部を形成することは、
前記第２金属層を前記第２ウェハの頂面に第１厚さで成膜することと、
前記第３金属層を前記第２金属層に第１厚さ未満の第２厚さで成膜することと
を含む請求項１５の方法。
【請求項１８】
前記第３金属の溶融温度は前記第２金属の溶融温度よりも低い請求項１７の方法。
【請求項１９】
前記第１封止部を形成することは、前記第１金属層を前記第１ウェハの底面に前記第２金属層の厚さ未満の厚さで成膜することを含む請求項１５の方法。
【請求項２０】
前記第１封止部を形成することは、前記第１金属層を前記第１ウェハの底面に前記第２金属層の幅未満の幅で成膜することを含む請求項１５の方法。
【請求項２１】
前記第１封止部及び前記第２封止部を形成することは、前記第１封止部及び前記第２封止部それぞれを、実質的にリング状の構成に形成することを含む請求項１の方法。
【請求項２２】
前記第１封止部と前記第２封止部とを接合することは、前記第１側壁と前記第２側壁とを接合することと同時に行われる請求項１の方法。
【発明の詳細な説明】
【背景技術】
【０００１】
従来、携帯電話機のような通信デバイスにおいて、送信信号及び受信信号のような異なる帯域の信号を分離するためのフィルタデバイスが使用されている。圧電薄膜共振器（Ｆｉｌｍ  Ｂｕｌｋ  Ａｃｏｕｓｔｉｃ  Ｒｅｓｏｎａｔｏｒ（ＦＢＡＲ））及び音響多層膜共振器（Ｓｏｌｉｄｌｙ  Ｍｏｕｎｔｅｄ  Ｒｅｓｏｎａｔｏｒ（ＳＭＲ））のようなバルク弾性波（Ｂｕｌｋ  Ａｃｏｕｓｔｉｃ  Ｒｅｓｏｎａｔｏｒ（ＢＡＷ））共振器を含む電子デバイスが、フィルタデバイスにおいて使用されている。かかる電子デバイスには、電子回路が配置されたデバイス基板、及びキャップ基板が含まれ得る。かかる電子デバイスは、以下のように製造される。すなわち、デバイス基板及びキャップ基板間の接合部分が、金又は銅のような同種の金属で形成され、当該金属部分が高温高圧で共有接合され、その後、デバイス基板及びキャップ基板が一緒に接合される。
【０００２】
ＦＢＡＲフィルタ及び弾性表面波（Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ（ＳＡＷ））フィルタを記載する背景資料には、非特許文献１が含まれる。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】ＦＢＡＲフィルタの開発：ＳＡＷフィルタとの比較，電子情報通信学会技術研究報告，ＥＤ，電子デバイス１０３（７２８），９−１４，２００４−０３−０９
【発明の概要】
【０００４】
ここに開示される側面及び実施形態は、基板間のキャビティに形成されてビアを含むフィルタのような電子デバイスとその製造方法に関する。
【０００５】
電子デバイスを作製するいくつかの従来型の方法には、高温高圧のプロセスを必要とし得る金と金との接合、又は銅と銅との接合が含まれるので、デバイス基板、キャップ基板等の破損が生じたり、製造歩留まりが低下したりすることがある。これらの従来型のプロセスには、常温常圧ステップと高温高圧ステップとの間の繰り返しが含まれるので、サイクルタイムが不必要に長くなることがある。なおもさらに、これらの従来型のプロセスでは、スルーホールの形成プロセスにおけるオーバーエッチングに起因する欠陥が生じ得るので、製造の歩留まりが低下する。
【０００６】
本開示の複数の側面により、歩留まりを向上させ、サイクルタイムを短縮し、スルーホール形成プロセス中のオーバーエッチング又は上述のすべてによる欠陥を防止するべく使用可能な電子デバイス及び当該電子デバイスの製造方法が得られる。
【０００７】
所定の実施形態に係る電子デバイスを製造する方法は、底面の周縁に沿って形成された所定高さの、当該底面に配置された電子回路を取り囲む第１側壁を有する第１基板を与えることであって、第１側壁は第１金属からなる第１金属層により形成されることと、頂面の周縁に沿って形成された所定高さの第２側壁を有する第２基板を与えることであって、第２側壁は第２金属からなる第２金属層と第３金属からなる第３金属層とが順に積層されて形成されることと、第１基板の底面、第２基板の頂面、第１側壁、及び第２側壁によって内部にキャビティが画定されるように第１基板と第２基板とを位置合わせすることであって、第１側壁は第２側壁に対向かつ接触することと、第１側壁と第２側壁とを互いに接合するべく第１基板及び第２基板を加熱することであって、第１金属層、第２金属層及び第３金属層が液相拡散接合による合金層を形成するべく加熱されることとを含んでよい。第１基板は圧電体からなってよい。電子回路は、圧電薄膜共振器、バルク弾性波素子及び弾性表面波素子の少なくとも一つを含んでよい。
【０００８】
第３金属の融点は第２金属の融点より低くてよい。第３金属は第２金属とは異なってよい。第１基板及び第２基板を加熱することは、第３金属層を溶融させて第１金属層及び第２金属層それぞれと第１合金層及び第２合金層を形成させることを含んでよい。第１合金層及び第２合金層が形成されるときに第３金属層が消費されてよい。
【０００９】
第２側壁の高さは、第１側壁の高さよりも大きくてよい。第３金属層と第２金属層との間で合金の形成が開始される温度は、第３金属層と第１金属層との間で合金の形成が開始される温度よりも低くてよい。液相拡散接合の間に、第１金属、第２金属及び第３金属が一緒に溶融する状態が存在しなくともよい。第１基板の厚さは、第２基板の厚さと異なってよい。
【００１０】
第１金属は金（Ａｕ）を含んでよい。第２金属は銅（Ｃｕ）を含んでよい。第３金属は、錫（Ｓｎ）及びインジウム（Ｉｎ）の少なくとも一方を含んでよい。
【００１１】
所定の実施形態によれば、電子デバイスを製造する方法はさらに、プリント基板を与えることを含み、第１側壁及び第２側壁を介して互いに接合された第１基板及び第２基板がプリント基板の頂面に取り付けられ、第１基板及び第２基板が取り付けられたプリント基板の頂面は、所定径のフィラーを含む樹脂で覆われかつ封止され、第１側壁及び第２側壁はそれぞれ、第１基板第２基板の周縁から内側に、当該フィラーの平均径の半分以下である所定距離だけ後退して形成される。
【００１２】
所定の実施形態によれば、電子デバイスは、底面の周縁に沿って形成された所定高さの、当該底面に配置された電子回路を取り囲む第１側壁を有する第１基板と、頂面の周縁に沿って形成された所定高さの第２側壁を有する第２基板とを含み、第２側壁は、第１側壁が第２側壁に対向かつ接触して第１基板の底面、第２基板の頂面、第１側壁、及び第２側壁により画定されたキャビティが内部に形成されるように、第１側壁に位置合わせされて接合され、第１側壁は、液相拡散接合により第２側壁と接合されてよい。
【００１３】
所定の実施形態によれば、電子デバイスは、底面及び頂面を有する第１基板と、当該底面に配置された電子回路を取り囲むべく当該底面の周縁に沿って形成された所定高さの第１側壁と、当該頂面に形成された外部電極と、頂面の周縁に沿って形成された所定高さの第２側壁を有する第２基板とを含み、当該外部電極は、当該底面に連通するビアを介して当該電子回路に接続され、第２側壁は、第１基板の底面、第２基板の頂面、第１側壁、及び第２側壁により画定されたキャビティを内部に形成するべく、第１側壁に位置合わせされて接合されてよい。
【００１４】
外部電極は、ビアの直上に配置されてよい。第１基板の厚さは、第２基板の厚さより小さくてよい。第１基板の頂面の表面粗さは、第１基板の底面の表面粗さよりも大きくてよい。ビアの側面の表面粗さは、第１基板の頂面の表面粗さよりも大きくてよい。第１基板は、キャビティを画定する一部分の厚さが周縁部の厚さよりも大きくてよい。
【００１５】
所定の実施形態によれば、電子デバイスを製造する方法は、底面及び頂面を有する第１基板の底面の周縁に沿って、当該底面に配置された電子回路を取り囲むべく所定高さの第１側壁を形成することと、当該底面及び当該頂面間を連通させるビアを形成することと、第２基板の頂面の周縁に沿って所定高さの第２側壁を形成することと、第１基板の底面、第２基板の頂面、第１側壁、及び第２側壁によりキャビティを内部に画定するべく第１側壁及び第２側壁を位置合わせして接合することとを含み、当該ビアを形成することは、当該ビアに対応する第１基板の底面の一部分に第１ストッパ層及び第２ストッパ層を順に積層することと、当該ビアに対応するスルーホールを形成するべく第１基板をエッチングすることとを含み、第１基板をエッチングする速度は第１ストッパ層をエッチングする速度よりも大きく、第１ストッパ層をエッチングする速度は第２ストッパ層をエッチングする速度よりも大きくてよい。
【００１６】
第１基板の頂面に、ビアに接続された外部電極を配置してよい。第１基板のエッチングは、ドライエッチングにより行われてよい。第１ストッパ層はチタン（Ｔｉ）及びクロム（Ｃｒ）の少なくとも一方を含んでよく、第２ストッパ層は金（Ａｕ）を含んでよい。第２ストッパ層の厚さは、第１ストッパ層の厚さよりも大きくてよい。電子回路は配線パッド及び第１ストッパ層を含んでよく、第２ストッパ層は、配線パッドの上まで拡張されるように形成されてよい。
【００１７】
所定の実施形態によれば、電子デバイスを製造する方法は、底面及び頂面を有する第１基板を与えることであって、所定高さの第１側壁が第１基板の底面の周縁に沿って形成されて当該底面に配置された電子回路を取り囲み、当該底面及び当該頂面間を連通させるビアが形成され、当該底面において当該ビアの直下には当該ビアよりも直径が大きい所定高さの第１柱が配置され、第１側壁及び第１柱は第１金属からなる第１金属層により形成されることと、頂面を有する第２基板を与えることであって、所定高さの第２側壁が第２基板の頂面の周縁に沿って形成され、第１基板の底面に形成された第１柱に対応する位置において所定高さの第２柱が当該頂面に形成され、第２側壁及び第２柱は、第２金属からなる第２金属層と第３金属からなる第３金属層とが順に積層されることにより形成されることと、第１基板の底面、第２基板の頂面、第１側壁、及び第２側壁によりキャビティを内部に画定するべく第１側壁が第２側壁に対向かつ接触し、第１柱が第２柱に対向かつ接触するように第１側壁を第２側壁に位置合わせすることと、第１柱及び第２柱が溶融して互いに接合されるように第１基板及び第２基板を加熱することであって、第１金属層、第２金属層及び第３金属層が加熱されて液相拡散接合により合金層を形成することとを含んでよい。
【００１８】
所定の実施形態において、電子デバイスは、底面及び頂面を有する第１基板と、頂面を有する第２基板とを含み、当該底面に配置された電子回路を取り囲むように第１基板の底面の周縁に沿って所定高さの第１側壁が形成され、当該底面及び当該頂面間を連通させるようにビアが形成され、当該ビアよりも直径が大きい所定高さの第１柱が当該底面において当該ビアの直下に配置され、所定高さの第２側壁が第２基板の頂面の周縁に沿って形成され、第１基板の底面に形成された第１柱に対応する位置において当該頂面に所定高さの第２柱が形成され、第２側壁及び第２柱が、第１側壁が第２側壁に対向かつ接触して第１基板の底面、第２基板の頂面、第１側壁、及び第２側壁により画定されたキャビティが内部に形成されるように、第１側壁及び第１柱に位置合わせされて接合され、第１側壁及び第１柱は、液相拡散接合により第２側壁及び第２柱それぞれと接合されてよい。
【００１９】
圧電体は、タンタル酸リチウム及びニオブ酸リチウムの少なくとも一方を含んでよい。ビアは、ドライエッチングにより形成されたスルーホールを含んでよい。第１基板の頂面には、ビアに接続された外部電極がさらに配置されてよい。第１柱の直径は、第２柱の直径よりも大きくてよい。第２基板の頂面には他の電子回路が配置されてよく、第２側壁は当該他の電子回路を取り囲むように形成されてよい。第２基板は圧電体からなってよい。第２基板の頂面に配置された電子回路は、圧電薄膜共振器、バルク弾性波素子及び弾性表面波素子の少なくとも一つを含んでよい。
【００２０】
所定の実施形態によれば、電子デバイスは、底面の周縁に沿って形成された所定高さの、当該底面に配置された電子回路を取り囲む第１側壁を有する第１基板と、頂面の周縁に沿って形成された所定高さの第２側壁を有する第２基板とを含み、第２側壁は、第１基板の底面、第２基板の頂面、第１側壁、及び第２側壁によりキャビティを内部に画定するべく、第１側壁に位置合わせされて接合され、当該キャビティは、１気圧よりも低い圧力の雰囲気を含んでよい。
【００２１】
所定の実施形態において、電子デバイスを製造する方法は、底面の周縁に沿って形成された所定高さの、当該底面に配置された電子回路を取り囲む第１側壁を有する第１基板を与えることと、所定高さの第２側壁を有して平坦な頂面の周縁に沿って形成された第２基板を与えることと、第１基板の底面、第２基板の頂面、第１側壁、及び第２側壁により内部にキャビティを画定するように第１基板と第２基板とを位置合わせすることであって、第１側壁は第２側壁に対向かつ接触することと、第１側壁と第２側壁とを互いに接合するべく第１基板及び第２基板を加熱することであって、当該加熱は真空下で行われることとを含んでよい。
【００２２】
加熱における真空度は、コントロールバルブによって制御されてよい。第１基板及び第２基板は、加熱の前に大気圧下かつ温度１００℃以下で予備加熱されてよい。
【００２３】
所定の実施形態によれば、電子デバイスを製造する方法は、底面及び頂面を有する第１基板の当該底面の周縁に沿って所定高さの第１側壁を形成し、当該底面に配置された電子回路を取り囲むことと、当該底面及び当該頂面間を連通させるビアと当該頂面の外部電極とを形成することと、第１基板の底面、第２基板の頂面、第１側壁、及び第２側壁により内部にキャビティを画定するべく第１側壁及び第２側壁を位置合わせして接合することとを含み、当該ビア及び当該外部電極を形成することは、第１基板において当該ビアに対応するスルーホールを形成することと、第１基板の頂面にスパッタ膜を形成することと、当該外部電極に対応するパターンをフォトリソグラフィーにより当該スパッタ膜上に形成することと、金属をメッキして当該スルーホール内に充填することにより当該ビア及び当該外部電極を同時に形成することとを含んでよい。フォトリソグラフィーには、ネガ型液体レジストを使用してよい。
【００２４】
所定の実施形態によれば、電子デバイスを製造する方法が与えられ、当該電子デバイスは、底面に配置された電子回路を取り囲むように周縁に沿って形成された所定高さの第１側壁を有する第１基板と、頂面の周縁に沿って形成された所定高さの第２側壁を有する第２基板とを含み、第１側壁は、第１基板の底面として第１ウェハの底面に形成され、所定高さの第１封止部が当該周縁に沿って形成され、第２側壁は、第１基板の底面、第２基板の頂面、第１側壁、及び第２側壁によりキャビティを内部に画定するべく、第１側壁に位置合わせされて接合されてよい。方法は、第１基板の底面としての第１ウェハの底面に第１側壁を形成するとともに周縁に沿って所定高さを有する第１封止部を形成することと、第２基板の頂面としての第２ウェハの頂面に第２側壁を形成するとともに当該周縁に沿って所定高さの第２封止部を形成することと、第１ウェハの底面、第２ウェハの頂面、第１封止部、及び第２封止部により内部にキャビティを画定するべく第１ウェハと第２ウェハとを互いに位置合わせして接合することとを含み、第１封止部及び第１側壁はそれぞれが、液相拡散接合により第２封止部及び第２側壁と接合されてよい。
【００２５】
第１ウェハ及び第２ウェハはそれぞれが、実質的に円板形状を有してよい。方法はさらに、第１ウェハ及び第２ウェハにおいて、第１封止部及び第２封止部の外側エッジをトリミングすることを含んでよい。トリミングすることは、第１封止部及び／又は第２封止部を、第１ウェハ及び第２ウェハの周縁に露出させてよい。トリミングすることは、第１ウェハ及び第２ウェハにおいて、第１ウェハの底面又は第２ウェハの頂面に対して所定角度をなす封止部を形成してよい。第１ウェハの頂面及び第２ウェハの底面それぞれを、所定深さまで研磨してよい。電子デバイスは、第１ウェハ及び第２ウェハをダイシングにより個片化して形成してよい。第１側壁及び第２側壁並びに第１封止部及び第２封止部は、液相拡散接合により接合された第１合金層及び第２合金層を含んでよい。
【００２６】
所定の実施形態によれば、電子デバイスを製造する方法が与えられ、当該電子デバイスは、底面に配置された電子回路を取り囲む周縁に沿って形成された所定高さの第１側壁を有する第１基板と、頂面の周縁に沿って形成された所定高さの第２側壁を有する第２基板とを含み、第２側壁は、第１基板の底面、第２基板の頂面、第１側壁、及び第２側壁により内部にキャビティを画定するべく、液相拡散接合により第１側壁と位置合わせされて接合されてよい。方法は、第１基板の底面としての第１ウェハの底面に第１側壁を形成するとともに周縁に沿って所定高さの第１封止部を形成することと、第２基板の頂面としての第２ウェハの頂面に第２側壁を形成することと、周縁に沿って所定高さの第２封止部を形成し、第１ウェハの底面、第２ウェハの頂面、第１封止部、及び第２封止部により内部にキャビティを画定するべく、第１ウェハと第２ウェハとを互いに位置合わせして接合することと、第１封止部と第２封止部とを接合することにより、第１ウェハ及び第２ウェハの周縁に沿って第１ウェハの底面と第２ウェハの頂面との間に封止部を形成することと、当該封止部により画定された内部領域において第１ウェハ及び第２ウェハをプラズマにより適切に切り離して個片化することとを含んでよい。封止部は、リング形状を有してよい。
【００２７】
ここに記載される複数の側面及び実施形態によれば、液相拡散接合を使用することにより、電子デバイスのデバイス基板とキャップ基板とを、高温高圧プロセスを必要とすることなく接合することができる。ひいては、電子デバイスを製造するサイクルタイムを低減することができる。さらに、スルーホールを形成するプロセスにおけるオーバーエッチングゆえに生じる欠陥を防止し、ひいては歩留まりを向上させることができる。
【００２８】
所定の実施形態によれば、電子デバイスを製造する方法は、底面の周縁に沿って形成された第１側壁を有する第１基板を与えることであって、第１側壁は第１基板の底面に配置された電子回路を取り囲み、第１側壁は第１金属からなる第１金属層から形成されることと、頂面の周縁に沿って形成された第２側壁を有する第２基板を与えることであって、第２側壁は、第２金属からなる第２金属層と第３金属からなる第３金属層とが順に積層されることにより形成され、第２金属及び第３金属は互いに異なりかつ第１金属と異なることと、第１基板の底面、第２基板の頂面、第１側壁、及び第２側壁により内部にキャビティを画定するべく、第１基板と第２基板とを位置合わせすることであって、第１側壁は第２側壁に対向かつ接触することと、液相拡散接合により第１側壁と第２側壁とを互いに接合させるべく第１基板及び第２基板を加熱することであって、第３金属層が溶融されて第１金属層及び第２金属層それぞれと第１合金層及び第２合金層を形成することとを含んでよい。
【００２９】
所定の実施形態によれば、電子デバイスを製造する方法は、第１基板の底面の周縁に沿って第１側壁を形成して第１基板の底面に配置された電子回路を取り囲むことと、第１基板の底面と第１基板の頂面とを連通させるビアを形成することと、第２基板の頂面において周縁に沿って第２側壁を形成することと、第１基板の底面、第２基板の頂面、第１側壁、及び第２側壁により内部にキャビティを画定するべく第１側壁と第２側壁とを位置決めして接合することとを含み、当該ビアを形成することは、当該ビアに対応する第１基板の底面の一部分に第１ストッパ層及び第２ストッパ層を順に積層することと、当該ビアに対応するスルーホールを形成するべく第１基板をエッチングすることとを含み、第１基板をエッチングする速度は第１ストッパ層をエッチングする速度よりも大きく、第１ストッパ層をエッチングする速度は第２ストッパ層をエッチングする速度よりも大きくてよい。
【００３０】
所定の実施形態によれば、底面に配置された電子回路を取り囲むように周縁に沿って形成された第１側壁を有する第１基板と、頂面において周縁に沿って形成された第２側壁を有する第２基板とを含む電子デバイスであって、第２側壁は、第１基板の底面、第２基板の頂面、第１側壁、及び第２側壁により内部にキャビティを画定するべく、第１側壁と位置合わせされて接合される電子デバイスを製造する方法は、第１基板の底面としての第１ウェハの底面に第１側壁を形成するとともに第１ウェハの底面の周縁まわりに第１封止部を形成することと、第２基板の頂面としての第２ウェハの頂面に第２側壁を形成するとともに第２ウェハの頂面の周縁まわりに第２封止部を形成することと、第１ウェハの底面、第２ウェハの頂面、第１封止部、及び第２封止部により内部にキャビティを画定するべく、第１ウェハと第２ウェハとを互いに位置合わせして接合することとを含み、第１封止部及び第１側壁はそれぞれが、液相拡散接合により第２封止部及び第２側壁と接合されてよい。
【００３１】
所定の実施形態によれば、所定の実施形態によれば、電子デバイスは、底面の周縁に沿って形成されて当該底面に配置された電子回路を取り囲む第１側壁を有する第１基板であって、外部電極が第１基板の頂面に形成され、当該外部電極は、第１基板の底面と連通するビアを介して当該電子回路に接続される第１基板と、頂面の周縁に沿って形成された第２側壁を有する第２基板とを含み、第２側壁は、第１基板の底面、第２基板の頂面、第１側壁、及び第２側壁により内部にキャビティを画定するべく、第１側壁と位置合わせされて接合され、第１側壁は第１金属と第３金属との第１合金を含み、第２側壁は第２金属と第３金属との第２合金を含み、第１金属は、第２金属と異なりかつ第３金属とも異なってよい。
【図面の簡単な説明】
【００３２】
少なくとも一つの実施形態の様々な側面が、縮尺どおりであることを意図しない添付図面を参照して以下に説明される。図面は、様々な側面及び実施形態の例示及びさらなる理解を与えるべく含められ、本明細書に組み入れられかつその一部を構成するが、本発明の限界を定めることは意図しない。図面において、様々な図面に例示される同一又はほぼ同一の構成要素はそれぞれが、同じ番号で表される。明確性を目的として、すべての図面においてすべての構成要素が標識されているわけではない。
【００３３】
【図１】一実施形態に係る電子デバイスの模式的構成を示す断面図である。
【図２】ここに記載の実施形態に係る電子デバイスがプリント基板に実装された一構造を示す断面図である。
【図３】第１基板と第２基板との位置合わせを示す断面図である。
【図４】図４Ａ〜４Ｃは、液相拡散接合を説明する断面図である。
【図５Ａ】金及び錫（Ａｕ−Ｓｎ）の状態図である。
【図５Ｂ】銅及び錫（Ｃｕ−Ｓｎ）の状態図である。
【図６Ａ】金及びインジウム（Ａｕ−Ｉｎ）の状態図である。
【図６Ｂ】銅及びインジウム（Ｃｕ−Ｉｎ）の状態図である。
【図７】一実施形態に係るビアのストッパ層を説明する一部拡大断面図である。
【図８】図８Ａ〜８Ｃは、従来型のビアを説明する一部拡大断面図である。
【図９】一実施形態に係るビア及び外部電極を形成するプロセスのフローチャートである。
【図１０】従来型のビア及び外部電極の一構造を説明する一部拡大断面図である。
【図１１】従来型のビア及び外部電極を形成するプロセスのフローチャートである。
【図１２】図１２Ａ及び１２Ｂは、ここに記載の実施形態に係る電子デバイスを製造する方法を説明する。
【図１３】図１３Ａ及び１３Ｂは、エッジがトリミングされた第１ウェハ及び第２ウェハを示す断面図である。
【図１４】図１４Ａ及び１４Ｂは、ここに記載の実施形態に係る電子デバイスを製造する方法を説明する。
【図１５−１】図１５Ａ〜１５Ｉは、電子デバイスを製造する方法の一連のステップを説明する第１セットの模式図である。
【図１５−２】図１５Ａ〜１５Ｉは、電子デバイスを製造する方法の一連のステップを説明する第１セットの模式図である。
【図１６】図１６Ａ〜１６Ｅは、電子デバイスを製造する方法一連のステップを説明する第２セットの模式図である。
【図１７】図１７Ａ〜１７Ｅは、電子デバイスを製造する方法の一連のステップを説明する第３セットの模式図である。
【図１８−１】図１８Ａ〜１８Ｇは、電子デバイスを製造する方法の一連のステップを説明する第４セットの模式図である。
【図１８−２】図１８Ａ〜１８Ｇは、電子デバイスを製造する方法の一連のステップを説明する第４セットの模式図である。
【図１９】図１９Ａ〜１９Ｄは、電子デバイスを製造する方法の一連のステップを説明する第５セットの模式図である。
【図２０】本開示の複数の側面に係る電子デバイスの第１変形例の模式的構成を示す断面図である。
【図２１】第１変形例の電子デバイスがプリント基板に実装された一構造を示す断面図である。
【図２２】第１変形例に係る第１基板と第２基板との位置合わせを示す断面図である。
【図２３】本開示の複数の側面に係る電子デバイスの第２変形例の模式的構成を示す断面図である。
【図２４】様々な実施形態に係るフィルタ回路群を含むパッケージモジュールの一例のブロック図である。
【図２５】所定の実施形態に係るフィルタ回路群の複数の例を使用して実装されたアンテナデュプレクサを含むフロントエンドモジュールの一例のブロック図である。
【図２６】フィルタ回路群の複数の例が様々な実施形態により使用可能な無線デバイスの一例のブロック図である。
【発明を実施するための形態】
【００３４】
理解するべきことだが、ここで述べられた方法及び装置の実施形態は、以下の明細書に記載され又は添付図面に例示された構成要素の構造及び配列の詳細への適用に限られない。方法及び装置は、他の実施形態で実装し、様々な態様で実施又は実行することができる。特定の実装例は、例示のみを目的としてここに与えられ、限定されることを意図しない。また、ここで使用される表現及び用語は、説明目的であって、限定としてみなすべきではない。ここでの「含む」、「備える」、「有する」、「包含する」及びこれらの変形の使用は、以降に列挙される項目及びその均等物並びに付加項目の包括を意味する。「又は（若しくは）」の言及は、「又は（若しくは）」を使用して記載される任意の用語が、当該記載の用語の一つの、一つを超える、及びすべてのものを示すように解釈され得る。前後左右、頂底上下、及び横縦への言及はいずれも、記載の便宜を意図しており、本システム及び方法又はこれらの構成要素がいずれか一つの位置的又は空間的配向に限られるものではない。
【００３５】
以下、本開示の複数の側面に係る電子デバイス及びその製造方法について図面を参照して詳細に説明する。図１は、一実施形態に係る電子デバイスの模式的構成を示す断面図である。図２は、一実施形態に係る電子デバイスがプリント基板に実装された一構造を示す断面図である。
【００３６】
図１に示すように、一実施形態によれば、電子デバイス１００は、所定厚さを有する第１基板１０と、所定厚さを有して第１基板１０と所定間隔で対向する第２基板２０とを含む。第１基板１０はデバイス基板と称してよい。第１基板１０の底面１０ａは第２基板２０に対向し、圧電薄膜共振器（ＦＢＡＲ）１１を含む電子回路１８が設けられる。第２基板２０はキャップ基板と称してよい。第２基板２０の頂面２０ａと第１基板１０の底面１０ａとの間には側壁３０が形成されて所定間隔が画定される。第１基板１０の底面１０ａ、第２基板２０の頂面２０ａ、及び側壁３０により、第１基板１０の底面１０ａに配置された電子回路１８が内部に含まれるキャビティ１９が画定される。
【００３７】
電子デバイス１００がプリント基板１１０に実装された構造１５０を示す図２を参照すると、図１の電子デバイス１００が、ここでは上下を反転されてプリント基板１１０の頂面１１０ａに配置される。プリント基板１１０の頂面１１０ａには、電子デバイス１００を覆う樹脂層１２０が配置される。この構造１５０において、第２基板２０は、電子デバイス１００の上にある樹脂層１２０を支持してキャビティ１９を保護するキャップの役割を果たす。
【００３８】
詳しくは、第１基板１０は、窒化アルミニウム（ＡｌＮ）及び酸化亜鉛（ＺｎＯ）のような圧電体からなる。第１基板１０の底面１０ａには、圧電体の薄膜により複数の圧電薄膜共振器１１が形成される。圧電薄膜共振器１１は配線パッド１２により互いに適切に接続され、フィルタ及びフィルタデバイスのような電子回路１８を形成する。なお、電子回路１８が圧電薄膜共振器１１を含むにもかかわらず、圧電薄膜共振器１１とともに、又は圧電薄膜共振器１１に代えて、弾性表面波（ＳＡＷ）素子、又は音響多層膜共振器（ＳＭＲ）のようなバルク弾性波（ＢＡＷ）素子を使用することもできる。
【００３９】
第２基板２０は、例えばシリコン又は同様の材料からなる。第２基板２０は、第１基板１０の底面１０ａと第２基板２０の頂面２０ａとが所定間隔を介して離間されるように、第１基板１０上の側壁３０によって支持される。側壁３０は、第１基板１０の底面１０ａに配置された電子回路１８を取り囲むように、かつ、第１基板１０の周縁１０ｄ及び第２基板２０の周縁２０ｄに沿って延びるように形成される。側壁３０は、第１基板１０の底面１０ａと第２基板２０の頂面２０ａとの間に、金（Ａｕ）及び錫（Ｓｎ）の合金からなる第１合金層３１と、錫（Ｓｎ）及び銅（Ｃｕ）の合金からなり第１合金層３１に積層された第２合金層３２とを含む。
【００４０】
図３は、第１基板１０と第２基板２０との位置合わせを示す断面図である。この断面図は、第１基板１０と第２基板２０とが側壁３０によって接合される前の状態を示す。第１基板１０の底面１０ａにはその周縁１０ｄに沿って第１側壁３３が形成され、第２基板２０の頂面２０ａにはその周縁２０ｄに沿って第２側壁３４が形成される。第１側壁３３は、所定高さを有し、第１基板１０の周縁１０ｄから内側に所定距離だけ後退して配置される。第１側壁３３は、第１厚さを有して第１金属としての金（Ａｕ）からなる第１金属層３６により形成される。第２側壁３４は、所定高さを有し、第２基板２０の周縁２０ｄから内側に所定距離だけ後退して配置される。第２側壁３４は、第２厚さを有して第２金属としての銅（Ｃｕ）からなる第２金属層３７と、第３厚さを有して第３金属としての錫（Ｓｎ）からなる第３金属層３８とにより形成され、第３金属層３８が第２金属層３７上に積層される。ここで、第１側壁３３の幅は、第２側壁３４の幅よりも小さい。
【００４１】
第１基板１０は、第１基板１０の底面１０ａ、第２基板２０の頂面２０ａ、第１側壁３３、及び第２側壁３４が内部にキャビティ１９を画定するように、及び第１側壁３３が第２側壁３４に対向かつ接触するように、第２基板２０に位置合わせされる。すなわち、第１側壁３３の底面が第２側壁３４の頂面に当接する。本開示の一側面によれば、第１基板１０及び第２基板２０は、位置合わせされた状態が維持されて加熱され、第１側壁３３及び第２側壁３４が互いに液相拡散（ＴＬＰ）接合により接合されて単一の側壁３０が形成される。
【００４２】
図４Ａ〜４Ｃは、ＴＬＰ接合を説明する一部拡大断面図である。図４Ａ〜４Ｃは特に、図３に示した第１基板１０及び第２基板２０において、第１側壁３３及び第２側壁３４を含む一部分を示す。図４Ａは、位置合わせ前の第１基板１０及び第２基板２０を示す。第１基板１０の底面１０ａには、第１厚さを有して第１金属としての金（Ａｕ）からなる第１金属層３６が配置されて第１側壁３３が形成される。第２基板２０の頂面２０ａには、第２厚さを有して第２金属としての銅（Ｃｕ）からなる第２金属層３７が配置され、第２金属層３７には、第３厚さを有して第３金属としての錫（Ｓｎ）からなる第３金属層３８が積層され、第２金属層３７と第３金属層３８とにより第２側壁３４が形成される。
【００４３】
図４Ｂは、第１基板１０及び第２基板２０が互いに位置決めされ、第１側壁３３の底面と第２側壁３４の頂面とが対向かつ接触することを示す。すなわち、第１側壁３３の底面が第２側壁３４の頂面に当接する。
【００４４】
本開示の一側面によれば、第１側壁３３及び第２側壁３４が、図４Ｂに示すように、第１側壁３３の底面と第２側壁３４の頂面とが接触した状態で加熱され、ひいてはＴＬＰ接合により互いに接合され、第１合金層３１及び第２合金層３２からなる側壁３０が形成される。この加熱プロセスは、第１基板１０及び第２基板２０を２４０℃から２６０℃の温度範囲で５分から１０分にわたり低圧の雰囲気に維持している間に行われる。このプロセスにより、第１側壁３３の第１金属層３６の第１金属としての金と、第２側壁３４の第３金属層３８の第３金属としての錫とに由来する金及び錫の第１合金からなる第１合金層３１がもたらされる。このプロセスにより、第２金属層３７の第２金属としての銅と、第２側壁３４の第３金属層３８の第３金属としての錫とに由来する銅及び錫の第２合金からなる第２合金層３２も、もたらされる。
【００４５】
図４Ｃは、第１側壁３３及び第２側壁３４がＴＬＰ接合によって互いに接合された状態を示す。第１側壁３３及び第２側壁３４はＴＬＰ接合によって接合され、第１基板１０の底面１０ａと第２基板２０の頂面２０ａとの間に第１合金層３１及び第２合金層３２が順に積層される。第１合金層３１は、第１金属層３６の第１金属としての金と、第３金属層３８の第３金属としての錫とに由来する金及び錫の第１合金からなる。第２合金層３２は、第２金属層３７の第２金属としての銅と、第３金属層３８の第３金属としての錫とに由来する銅及び錫の第２合金からなる。
【００４６】
本開示の一側面によれば、第２側壁３４を形成する第３金属層３８の第３金属の融点は、第２金属層３７の第２金属の融点よりも低い。実際のところ、第３金属としての錫の融点は、第２金属としての銅の融点よりも低い。このように、第３金属の融点を第２金属の融点よりも低くすることにより、第１側壁３３と第２側壁３４とを低温かつ短時間で接合することができる。ここで、低温で接合することにより、第１基板１０及び第２基板２０の内部に累積される加工歪み等が、望ましくない程度に高くなることが回避されるので、接合を安定して行うことができる。さらに、接合が短時間で行うことができるので、生産性が向上する。
【００４７】
加えて、本開示によれば、第２側壁３４において、第２金属層３７の第２金属と第３金属層３８の第３金属とが異なる。第２金属は銅でよく、第３金属は錫でよい。すなわち、第２側壁３４が異なる金属からなるように構成され、第２金属層３７及び第３金属層３８がそれぞれ第２金属及び第３金属からなるので、合金形成開始温度及び合金形成速度が第２金属層３７と第３金属層３８とで異なる。したがって、第３金属層３８の第３金属が、第２金属層３７の第２金属よりも融点が低いことに起因して流れ出すことを抑制することができる。
【００４８】
さらに、本開示の複数の側面によれば、図４Ａ及び４Ｂに示すように、第１金属としての金の第１金属層３６により形成された第１側壁３３の幅は、第２金属としての銅の第２金属層３７と、第３金属としての錫の第３金属層３８とにより形成された第２側壁３４の幅よりも小さくなるように構成される。これにより、第１側壁３３の第１金属層３６において使用され得る第１金属としての高価な金の使用量が少なくなるとともに、第２側壁３４の大きな幅により側壁３０の強度を確保することができる。
【００４９】
図５Ａ及び５Ｂは、金及び錫（Ａｕ−Ｓｎ）、並びに銅及び錫（Ｃｕ−Ｓｎ）それぞれの状態図である。これらの状態図からわかるように、第１金属としての金、第２金属としての銅、及び第３金属としての錫は融点が異なり、第３金属としての錫の融点が当該３つの金属中、最も低い。したがって、加熱により周囲温度が上昇すると、第３金属としての錫が溶融を開始し、第１金属としての金と金−錫の第１合金を形成し、その後、第２金属としての銅と銅−錫の第２合金を形成する。
【００５０】
図５Ａに示す温度Ｔ１、及び図５Ｂに示す温度Ｔ２は、加熱の工程で予測される温度の上限を示す。これらの温度Ｔ１及びＴ２を上限とする領域では、所定の構成成分を有する合金の融点が一意に決まるので、合金の形成を容易に管理することができる。さらに、図５Ａ及び５Ｂからわかるように、合金の形成開始温度、又は合金形成温度が、金及び錫（Ａｕ−Ｓｎ）の第１合金と、銅及び錫（Ｃｕ−Ｓｎ）の第２合金とでは異なる。したがって、３元系の溶融状態ではなく、実質的に２元系の溶融状態が重なった状態となり、合金の形成を容易に管理することができる。
【００５１】
図４Ｃに示すように、ＴＬＰ接合により形成された側壁３０は、第１合金層３１及び第２合金層３２を含むので、第３金属としての錫からなる第３金属層３８は消費されて第１合金層３１及び第２合金層３２に組み入れられている。ここで、融点が低い第３金属としての錫を含まない側壁３０は、３００℃を超える再溶融温度を有している。したがって、側壁３０を含む電子デバイス１００は、リフロー及び実装時に求められる耐熱基準を満たすことができる。
【００５２】
図３、４Ａ又は４Ｂに示すように、第２側壁３４の高さは、第１側壁３３の高さよりも大きくなるように構成される。すなわち、第２側壁３４に含まれる第２金属層３７の第２厚さと第３金属層３８の第３厚さとの合計が、第１側壁３３に含まれる第１金属層３６の第１厚さよりも大きくなるように構成される。さらに、合金形成が開始されるときの温度について、第３金属としての錫の融点は銅又は金よりも低く、第２側壁３４を形成する第２金属層３７の第２金属としての銅の融点は、第１側壁３３を形成する第１金属層３６の第１金属としての金よりも高い。したがって、第３金属層３８の、融点が低い第３金属としての錫は、当該融点に到達する前に、厚さが大きく第２側壁３４を形成する第２金属層３７の第２金属としての銅との合金形成を開始する。加えて、第３金属層３８の厚さが小さくなるように構成することで、第３金属層３８の、接合中に溶融して側方に流れる第３金属としての錫の量を、第３金属としての錫が融点に到達するときの適切な温度プロファイルに従って制御することができる。
【００５３】
図６Ａ及び６Ｂは、金及びインジウム（Ａｕ−Ｉｎ）、並びに銅及びインジウム（Ｃｕ−Ｉｎ）それぞれの状態図である。図１〜５に示す実施形態において、第２側壁３４を形成する第３金属層の第３金属として錫が例示されるが、インジウム（Ｉｎ）も第３金属として代替的に使用することができる。図６Ａ及び６Ｂの状態図からわかるように、インジウムが第３金属として使用される場合、第１金属としての金、第２金属としての銅、及び第３金属としてのインジウムの融点は異なり、第３金属としてのインジウムの融点が最も低い。したがって、加熱により周囲温度が上昇すると、第３金属としてのインジウムが溶融し、第１金属としての金と金−インジウムの第１合金を形成し、その後、第２金属としての銅と銅−インジウムの第２合金を形成する。
【００５４】
インジウムが第３金属として使用される場合、加熱プロセスは、第１基板１０及び第２基板２０が、１７０℃から２００℃の温度範囲で５分から１０分にわたり低圧の雰囲気に維持されている間に行われる。図６Ａに示す温度Ｔ３、及び図６Ｂに示す温度Ｔ４は、加熱の工程で予測される温度の上限を示す。加熱された周囲温度等を除き、インジウムが第３金属層３８の第３金属として使用される場合も、錫が第３金属層３８の第３金属として使用された実施形態と同様である。
【００５５】
本開示の一側面によれば、第１基板１０の厚さは、第２基板２０の厚さと異なる。例えば、第１基板１０の厚さは第２基板２０の厚さよりも大きくてよく、さらには第１基板１０の厚さは第２基板２０の厚さよりも小さくてよい。第１基板１０の厚さは第２基板２０の厚さと異なるので、図３に示すように第１側壁３３及び第２側壁３４が互いに位置決めされて接触した場合、第３金属層３８に接触する第１金属層３６の温度は、熱伝導の差に起因して、第３金属層３８が積層された第２金属層３７の温度とは異なる。本開示の一側面によれば、第３金属層３８の第３金属としての錫は、第１金属層３６の第１金属としての金、及び第２金属層３７の第２金属としての銅それぞれとの合金形成の開始温度が異なるので、当該開始温度の差は、第１基板１０と第２基板２０との厚さの差に由来する温度の差よりも大きい。したがって、第１基板１０と第２基板２０との厚さの差の影響を受けることなく接合を行うことができる。
【００５６】
図２に示すように電子デバイス１００がプリント基板１１０に実装された構造１５０において、樹脂層１２０は、それぞれが所定の直径を有するフィラー１２１を含む。ここで、樹脂層１２０は、例えば、エポキシ樹脂からなり、フィラー１２１はシリカからなる。本開示の一側面によれば、第１基板１０の周縁１０ｄ及び第２基板２０の周縁２０ｄから内部に後退した側壁３０により画定される距離ｔと、フィラー１２１の粒径ｄとの間には以下の関係が存在する。
ｔ≦（ｄの平均）／２
【００５７】
すなわち、第１基板１０の周縁１０ｄ及び第２基板２０の周縁２０ｄから内部に後退した側壁３０が画定する距離ｔは、樹脂層１２０に含まれるフィラー１２１の粒径の平均の半分以下である。
【００５８】
本開示の一側面によれば、第１基板１０の周縁１０ｄ及び第２基板２０の周縁２０ｄから内部に後退した側壁３０が画定する距離ｔが、上述したフィラー１２１の粒径ｄとの関係を満たす場合、フィラー１２１は、第１基板１０の底面１０ａと第２基板２０の頂面２０ａとの間に画定された間隙内に侵入することが防止される。したがって、この間隙は、弾性率の高いフィラー１２１ではなく、弾性率の低い樹脂層１２０によって充填されるので、電子デバイス１００がプリント基板１１０に実装された構造１５０の耐ヒートサイクル性を向上させることができる。さらに、本開示によれば、側壁３０が第１基板１０の周縁１０ｄ及び第２基板２０の周縁２０ｄから所定距離ｔだけ内部に後退しているので、ウェハから第１基板１０及び第２基板２０を個片化するダイシングプロセスにおいて金属からなる側壁３０を切断する必要がなく、当該ダイシングプロセスを容易に行うことができる。例えば、ウェハ切断用のダイシングブレードは、金属側壁３０を切断する必要がないので、厚さを大きく構成する必要がない。
【００５９】
図１に示すように、本開示によれば、外部電極４０が、電子デバイス１００におけるデバイス基板として構成された第１基板１０の頂面１０ｂに形成される。外部電極４０は、ビア４２を介して第１基板１０の底面１０ａに配置された電子回路１８の配線パッド１２に接続される。ビア４２は、頂面１０ｂ及び底面１０ａ間で第１基板１０を貫通するスルーホール１０ｃ（図７参照）に形成される。外部電極４０は、ビア４２と、ビア４２の頂面に配置された外部電極層４３とを含む。本開示の一側面によれば、ビア４２は、スルーホール１０ｃに充填される金属のみで形成されるわけではなく、頂面１０ｂにおいてスルーホール１０ｃまわりの所定領域に所定厚さを有するように形成された金属層とも一体となって形成される。ここで、ビア４２は銅メッキにより形成され、外部電極層４３は半田メッキにより形成される。ビア４２の一部分は、下地処理を目的として成膜されたスパッタ膜４１の上に形成される。
【００６０】
一実施形態によれば、外部電極４０は、電子回路１８が配置されるデバイス基板として構成された第１基板１０に配置される。さらに、外部電極４０は、頂面１０ｂのレベルにおいてスルーホール１０ｃ（図７参照）の直上に配置される。したがって、電子回路１８から外部電極４０まで延びる配線の距離が短くなるように構成されるので、接続点数を減らすことができる。ひいては、フィルタ特性の挿入損失のような電子デバイスの特性を向上させることができる。
【００６１】
さらに、図２に示すように電子デバイス１００がプリント基板１１０に実装された構造１５０において、電子デバイス１００は、デバイス基板として構成された第１基板１０の頂面１０ｂに配置された外部電極４０を介して電極１１１に接続される。この電極１１１は、プリント基板１１０の頂面１１０ａに配置される。したがって、プリント基板１１０及び第１基板１０間の距離、すなわちプリント基板１１０の頂面１１０ａと第１基板１０の頂面１０ｂとの間の距離を最小限にすることができるので、プリント基板１１０と第１基板１０又はキャップ基板として構成された第２基板２０との線膨張係数の差に起因して作用する応力を低減することができる。ひいては、信頼性試験における周波数変動を低減することができる。
【００６２】
さらに、本開示に係る電子デバイスは、第１基板１０を第２基板２０よりも薄く構成することができる。一実施形態によれば、電子回路１８は、スルーホール１０ｃ及び外部電極４０を含むデバイス基板として構成された第１基板の底面１０ａに配置されるので、図２に示すように実装された後の第１基板１０における応力を低減することができる。その結果、第１基板１０の厚さを低減するように構成することができる。第１基板１０の厚さが小さくなればなるほど、スルーホール１０ｃのアスペクト比も小さくなる。したがって、スルーホール１０ｃに充填したビア４２の金属と第１基板１０との線膨張係数の差に由来する応力を低減し、ひいては耐ヒートサイクル性を向上させることができる。
【００６３】
図１に示す実施形態の電子デバイス１００において、外部電極４０が配置される第１基板１０の頂面１０ｂは、電子回路１８が配置される底面１０ａよりも粗くなるように構成される。さらに、外部電極４０と第１基板１０の頂面１０ｂとの密着性を確保するために、スパッタ膜４１が配置される。このため、第１基板１０の頂面１０ｂが粗く構成されるので、スパッタ膜４１との接触面積が増えて密着強度が向上される。
【００６４】
さらに、本開示の電子デバイス１００において、第１基板１０に形成されたスルーホール１０ｃの側面の粗さは、電子回路１８が配置された第１基板の底面１０ａの粗さよりも大きい。スルーホール１０ｃにはビア４２を形成する金属が充填されるが、スルーホール１０ｃの側面が斜行するように構成されるので、成膜エネルギーが分散されて密着強度が低下することがある。本開示によれば、スルーホール１０ｃの粗い側面にスパッタ膜４１が成膜されるので、スパッタ膜４１とスルーホール１０ｃの側面との密着強度が、スパッタ膜４１と頂面１０ｂとの密着強度と同様に確保される。
【００６５】
図１に示す実施形態の電子デバイス１００において、第１基板１０の厚さは、電子回路１８を含んでキャビティ１９を画定する部分が、第１基板１０の底面１０ａと第２基板２０の頂面２０ａとが側壁３０により接続される部分よりも厚くなるように勾配がつけられてよい。勾配のついた厚さにより、第１基板１０の電子回路１８を含んでキャビティ１９を画定する部分が、プリント基板１１０が実装された構造１５０において、基板撓み試験等で生じる引っ張り応力に耐えることができる。
【００６６】
図７は、ビアのストッパ層を説明する一部拡大断面図である。図１に示すように、電子デバイス１００において、第１基板１０の底面１０ａには、ビア４２の直下に第１ストッパ層１６及び第２ストッパ層１７が順に積層される。第１基板１０、第１ストッパ層１６及び第２ストッパ層間でエッチング速度が異なる。特に、第１基板１０のエッチング速度が第１ストッパ層１６のエッチング速度よりも大きい一方、第１ストッパ層１６のエッチング速度は第２ストッパ層１７のエッチング速度よりも大きい。
【００６７】
本開示の電子デバイス１００は、第１基板１０においてビア４２の直下に第１ストッパ層１６及び第２ストッパ層１７が順に積層されるように構成されるとともに、第１基板１０のエッチング速度が第１ストッパ層１６のエッチング速度よりも大きく、かつ、第１ストッパ層１６のエッチング速度が第２ストッパ層１７のエッチング速度よりも大きくなるように構成される。その結果、ビア４２の底部において、すなわち、スルーホール１０ｃの側面が第１基板１０の底面１０ａと交差する部分において、スルーホール１０ｃの形成時にオーバーエッチングによるノッチの発生を抑制することができる。これにより、ビア４２の形成時に欠陥を有することなくスルーホール１０ｃに金属を充填することができるので、製品の歩留まり及び信頼性を向上させることができる。
【００６８】
ここに開示の実施形態によれば、第１基板１０のスルーホール１０ｃは、ドライエッチングプロセスにより形成することができる。第１基板１０のエッチング速度を第１ストッパ層１６のエッチング速度よりも大きくなるように構成し、かつ、第１ストッパ層１６のエッチング速度を第２ストッパ層１７のエッチング速度よりも大きくなるように構成することにより、材料の広範な選択肢によるドライエッチングが可能となる。対照的に、スルーホール１０ｃがウェットエッチングプロセスにより形成される場合、第１基板１０のエッチング速度を第１ストッパ層１６のエッチング速度よりも大きくし、かつ、第１ストッパ層１６のエッチング速度を第２ストッパ層１７のエッチング速度よりも大きくするような材料の選択は困難となる。
【００６９】
本開示によれば、第１ストッパ層１６のためにチタン（Ｔｉ）、クロム（Ｃｒ）等が使用され、第２ストッパ層１７のために金（Ａｕ）等が使用される。これらの種類の金属を使用すると、第１基板１０のエッチング速度が第１ストッパ層１６のエッチング速度よりも大きく、かつ、第１ストッパ層１６のエッチング速度が第２ストッパ層１７のエッチング速度よりも大きい関係を達成することができるので、ビア４２の底部におけるノッチ発生を抑制することができる。
【００７０】
本開示の一側面によれば、チタン又はクロムからなる第１ストッパ層１６が与えられるので、第２ストッパ層１７を密着させるための密着層が不要となる。かかる密着層は通常、当該面と蒸着又はスパッタリングで成膜された膜との密着を目的として使用されてきたが、チタン又はクロムからなる第１ストッパ層１６は、密着層として機能することができる。
【００７１】
本開示の一側面によれば、第１ストッパ層１６は第２ストッパ層１７よりも薄い。第１ストッパ層１６の厚さを低減することにより、第１ストッパ層１６をエッチングするときのエッチング速度の低下に起因する面内でのエッチング状態のばらつきを防止することができる。すなわち、第１ストッパ層１６がエッチングによりスルーホール１０ｃの底面から完全に除去され得ることを保証することができるので、第１ストッパ層１６が部分的に残存することがなくなる。さらに、第２ストッパ層１７の厚さを大きくすることにより、エッチング後に第２ストッパ層１７の強度を確保することができる。エッチングが完了すると、スルーホール１０ｃの底面には、薄くなった第２ストッパ層１７が残存する。
【００７２】
図１及び７に示すように、第１ストッパ層１６及び第２ストッパ層１７が第１基板１０の底面１０ａにおいてビア４２の直下に配置されるが、第１ストッパ層１６及び第２ストッパ層１７は、第１基板１０の底面１０ａに配置された電子回路１８の配線パッド１２を覆うように拡張されてよい。さらに、第１ストッパ層１６及び第２ストッパ層１７は、電子回路１８の配線パッド１２の代替として、使用することができる。第１ストッパ層１６及び第２ストッパ層１７は、配線パッド１２よりも厚さが大きいので、配線抵抗を下げることができる。したがって、第１ストッパ層１６及び第２ストッパ層１７を配線パッド１２の上まで拡張したり配線パッド１２のために使用することができるので、電子デバイス１００の挿入損失を低減することができる。
【００７３】
図８Ａ〜８Ｃは、比較例として、底にストッパ層が存在しない従来型のビアを説明する一部拡大断面図である。図８Ａに示すように、電子回路１８の配線パッド１２は、ビア４２の直下の位置まで延ばされ、ストッパ層の介在なしにビア４２に接続される。図８Ｂに示すこのような従来型の構成によれば、エッチングにより第１基板１０にスルーホール１０ｃが形成されるとき、スルーホール１０ｃの側面が底面１０ａと交差する部分において、オーバーエッチングによりノッチ１０ｄが発生することがある。図８Ｃに示すように、底部に生じたノッチ１０ｄを含むスルーホール１０ｃに金属を充填してビア４２を形成すると、金属がノッチ１０ｄの部分に入らずに不十分な金属の欠陥がもたらされる場合があり、ひいては電子デバイス１００の歩留まりが低下することがある。
【００７４】
図１に示す実施形態の電子デバイス１００は、第１基板１０の底面１０ａと第２基板２０の頂面２０ａとの間においてビア４２の直下に形成された柱５０を含む。柱５０の直径は、ビア４２の直径よりも大きくなるように構成される。第１基板１０の底面１０ａと柱５０との間には、第１ストッパ層１６及び第２ストッパ層１７が介在される。側壁３０と同様、柱５０も、金−錫の合金からなる第１合金層５１と、錫−銅の合金からなる第２合金層５２とが順に積層されることにより形成される。
【００７５】
図３に示すように第１基板１０及び第２基板２０が位置合わせされると、第１基板１０の底面１０ａにはビア４２の直下に第１柱５３が配置され、第１基板１０の頂面２０ａには第１柱５３に対応する箇所に第２柱５４が配置される。第１柱５３は、第１金属としての金からなる第１厚さを有する第１金属層５６によって形成される。第２柱５４は、第２金属層５７及び第３金属層５８が順に積層されることによって形成される。第２金属層５７は、第２金属としての銅からなり、第２厚さを有する。第３金属層５８は、第３金属としての錫からなり、第３厚さを有する。ここで、第１柱５３の直径は、第２柱５４の直径よりも大きい。
【００７６】
図３に示すように、第１基板１０及び第２基板２０が互いに位置合わせされ、第１基板１０の底面１０ａ、第２基板２０の頂面２０ａ、第２側壁３４、及び第１側壁３３が内部にキャビティ１９を画定する。第１側壁３３及び第２側壁３４が互いに対向かつ接触する一方、第１柱５３及び第２柱５４が互いに対向かつ接触する。すなわち、第１柱５３の底面と第２柱５４の頂面とが当接する。本開示の一側面によれば、第１基板１０及び第２基板２０は、位置合わせされかつ加熱された状態に維持され、液相拡散（ＴＬＰ）接合により第１側壁３３及び第２側壁３４が互いに接合されて単一の側壁３０となり、第１柱５３及び第２柱５４もＴＬＰ接合により互いに接合されて単一の柱５０となる。第１柱５３及び第２柱５４に適用されるＴＬＰ接合プロセスは、図４に示す第１側壁３３及び第２側壁３４のＴＬＰ接合プロセスと同様である。
【００７７】
図２に示すように電子デバイス１００がプリント基板１１０に実装された構造１５０によれば、プリント基板１１０の頂面１１０ａと電子デバイス１００との間に樹脂層１２０が介在される。構造１５０に対してヒートサイクル試験が行われると、プリント基板１１０と電子デバイス１００との間に介在する樹脂層１２０が膨張及び収縮することによりビア４２に対する引っ張り応力が発生する。本開示によれば、ビア４２よりも直径が大きい柱５０が、ビア４２の直下に配置される。したがって、かかる引っ張り応力及びヒートサイクルによりもたらされるビア４２への影響に耐える強度が確保され、信頼性を向上させることができる。例えば、ビア４２と第１ストッパ層１６、第２ストッパ層１７又は配線パッド１２との間の金属疲労による断線を防止することができる。
【００７８】
さらに、本開示によれば、第１金属としての金からなる第１金属層５６により形成された第１柱５３の直径は、第２金属としての銅からなる第２金属層５７と、第３金属としての錫からなる第３金属層５８とにより形成された第２柱５４の直径よりも大きい。ＴＬＰ接合により、融点の低い第３金属層５８の第３金属としての錫が、第１金属層５６の第１金属としての金の側に濡れ広がり、金−錫合金からなる第１合金層５１の断面が、なだらかなテーパー状になる。したがって、第１基板１０の底面１０ａと柱５０とが交差する部分における応力集中を回避することができるので、さらに信頼性を向上させることができる。
【００７９】
さらに、本開示の複数の側面によれば、スルーホール１０ｃは、レーザによって第１基板１０に形成することができる。図１に示すように、一実施形態によれば、柱５０は、第１ストッパ層１６及び第２ストッパ層１７が介在されてスルーホール１０ｃの底部に配置される。したがって、スルーホール１０ｃがレーザにより形成されるときに第１ストッパ層１６及び第２ストッパ層１７がスルーホール１０ｃの底部から加熱されても、第１ストッパ層１６及び第２ストッパ層１７の直下に接続された柱５０によって熱が速やかに散逸されるので、第１ストッパ層１６及び第２ストッパ層１７は熱から保護される。したがって、スルーホール１０ｃを形成するときにウェットエッチング又はドライエッチングによっては加工が困難なタンタル酸リチウム、ニオブ酸リチウム、サファイア、ガラス等も、レーザにより加工される第１基板１０の材料として使用することができる。
【００８０】
図１に示すように、電子デバイス１００は、第１基板１０の底面１０ａ、第２基板２０の頂面２０ａ、及び側壁３０により内部に画定されたキャビティ１９を有する。本開示の一側面によれば、キャビティ１９は、窒素又は空気が充填されて１気圧よりも低い圧力の雰囲気に維持される。キャビティ１９を１気圧よりも低い気圧の雰囲気に維持することにより、電子回路１８の圧電薄膜共振器１１がキャビティ１９内で振動するときに作用する空気抵抗を低減することができるので、Ｑ値を確保して良好な特性を実現することができる。
【００８１】
本開示の一側面によれば、第１基板１０及び第２基板２０が図３に示すように位置合わせされた状態のまま、第１側壁３３及び第２側壁３４は、真空下でＴＬＰ接合により接合される。したがって、ＴＬＰ接合プロセス中に第１側壁３３及び第２側壁３４が加熱されても、第１側壁３３を形成する第１金属層３６の第１金属としての金、並びに第２側壁３４を形成する第２金属層３７の第２金属としての銅、及び第３金属層３８の第３金属としてのインジウムの、酸化及び窒化を防止することができる。酸化防止が本開示のＴＬＰ接合にとって有利なのは、第２金属層３７の第２金属としての銅が酸化されると、図１に示す側壁３０の第２合金層３２に、銅及び錫からなる第２合金が形成できなくなるからである。
【００８２】
なおもさらに、本開示の複数の側面によれば、図３に示すように位置合わせされた第１基板１０及び第２基板２０は、低圧コントロールバルブにより適切な真空度に維持され得る適切なチャンバに格納してもよい。これにより、電子デバイス１００のキャビティ１９の内部を、適切な真空度に設定することができ、ひいては第１基板１０と第２基板２０とのＴＬＰ接合を確実に実現することができる。またなおもさらに、図３Ａに示す位置合わせ状態にある第１基板１０と第２基板２０とのＴＬＰ接合に先立って、１００℃以下の温度で予備加熱プロセスが行われる。予備加熱プロセスは、予備加熱温度が１００℃以下に設定されるので、第２側壁３４を形成する第３金属層３８の第３金属としての低融点のインジウムでさえ溶融させることがない。加えて、第２側壁３４における第２金属層３７の第２金属としての銅もまた、酸化が防止され得る。したがって、図１に示す側壁３０の第２合金層３２の銅−錫からなる第２合金の形成が阻害されることはない。
【００８３】
図１に示すように、電子デバイス１００は、互いに一体に形成された外部電極４０及びビア４２を有する。ビア４２は、第１基板１０の頂面１０ｂ及び底面１０ａ間を貫通するスルーホール１０ｃに充填された金属によるのみでなく、スルーホール１０ｃまわりの所定領域において頂面１０ｂに所定厚さを有するように形成された金属層によっても一体に形成される。外部電極層４３はビア４２上に配置される。
【００８４】
図９は、本開示に係るビア及び外部電極を形成する一連のステップを示すフローチャートである。ステップ９０５において、第１基板１０の底面１０ａ及び頂面１０ｂ間を貫通するようにスルーホール１０ｃが形成される。スルーホール１０ｃの形成は、例えば、レーザ、ドライエッチング、又はウェットエッチングによってもよい。ステップ９１０において、第１基板１０の頂面１０ｂ及びスルーホール１０ｃの側面にスパッタ膜４１が形成される。ここで、スパッタ膜４１は、メッキによる金属の密着を可能にする。ステップ９１５において、ネガ型液体レジストが使用されて外部電極４０のレジストパターンが形成される。
【００８５】
ステップ９２０において、スパッタ膜４１に銅がメッキされる。これにより、銅が、スルーホール１０ｃの中に充填されるとともに、第１基板１０の頂面１０ｂにおけるスルーホール１０ｃまわりの所定領域に金属層としてもメッキされ、ビア４２が形成される。さらに、ビア４２の頂面には、外部電極層４３が半田メッキにより所定厚さを有するように形成される。ビア４２及び外部電極層４３によって外部電極４０が構成される。ステップ９２５において、ステップ９１５で形成されたレジストが除去される。ステップ９３０において、外部電極４０が形成された領域を除き、第１基板１０の頂面１０ｂからスパッタ膜４１が除去される。
【００８６】
一実施形態によれば、第１基板１０のスルーホール１０ｃに充填された金属と、外部電極層４３を支持するべく第１基板１０の頂面１０ｂでスルーホール１０ｃまわりの所定領域に形成された金属層とが一体となってビア４２を形成する。したがって、ビア４２が、第１基板１０の頂面１０ｂに配置された外部電極４０の外部電極層４３と、第１基板１０の底面１０ａに配置された第１ストッパ層１６、第２ストッパ層１７又は配線パッド１２とを直接的に接続するので、電子デバイスの接続抵抗ひいては挿入損失を低下させることができる。
【００８７】
さらに、本開示の一側面によれば、ネガ型液体レジストを使用して外部電極４０のパターンが形成される。したがって、スルーホール１０ｃの中へのレジストの流れ込みを防止することにより、外部電極４０をパターニングすることができる。この防止は、スルーホール１０の直径及び深さ、すなわちビア４２の体積、レジストの粘度、並びに／又はレジストのプリベーク時間を制御することによって達成することができる。
【００８８】
図１０は、比較例としての従来型のビア及び外部電極の一構造を説明する一部拡大断面図である。従来型のビアは、第１スパッタ膜４１ａが介在されて第１基板１０のスルーホール１０ｃに形成された金属充填部４２ａを含む。従来型の外部電極４０は、外部電極支持層４２ｂ及び外部電極層４３を含む。第１基板１０の頂面１０ｂには、第２スパッタ膜４１ｂが介在されて外部電極支持層４２ｂが形成される。外部電極支持層４２ｂには外部電極層４３が形成される。従来型のビアの金属充填部４２ａと、外部電極４０の外部電極支持層４２ｂとは、既に述べた実施形態にかかる外部電極４０のビア４２と同様に銅メッキによって形成されるが、金属充填部４２ａと外部電極支持層４２ｂとの間に第２スパッタ膜４１ｂが介在される点が異なる。
【００８９】
図１１は、従来型のビア及び外部電極を形成する一連のステップを示すフローチャートである。ステップ１１０５において、第１基板１０にスルーホール１０ｃが形成される。ステップ１１１０において、１回目のスパッタリングにより、スルーホール１０ｃの側面を含む領域を覆うように第１スパッタ膜４１ａが形成される。ステップ１１１５において、スルーホール１０ｃの第１スパッタ膜４１ａには、銅メッキにより金属充填部４２ａが形成される。ステップ１１２０において、第１基板１０の頂面１０ｂが研磨され、頂面１０ｂに形成された銅メッキ部分及び第１スパッタ膜４１ａが除去される。
【００９０】
ステップ１１２５において、２回目のスパッタリングにより、金属充填部４２ａを含む第１基板１０の頂面１０ｂに第２スパッタ膜４１ｂが形成される。ステップ１１３０において、フォトリソグラフィーにより外部電極４０のレジストパターンが形成される。ステップ１１３５において、銅メッキにより外部電極支持層４２ｂが形成され、半田メッキにより外部電極層４３が形成される。ステップ１１４０において、レジストが除去される。ステップ１１４５において、外部電極４０が形成された部分を除き、第１基板１０の頂面１０ｂから第２スパッタ膜４１ｂが除去される。
【００９１】
図１０に示す従来型のビア及び外部電極４０、並びに図１１に示す従来型のビア及び外部電極４０を製造する方法によれば、金属充填部４２ａ及び外部電極支持層４２ｂが別個のステップにより形成されるので、金属充填部４２ａと外部電極支持層４２ｂとの間に第２スパッタ膜４１ｂが介在される。このため、工数が増加するとともに、第２スパッタ膜４１ｂが介在することにより金属充填部４２ａと外部電極層４３との間の接続抵抗が増加する。
【００９２】
図１及び２への参照、並びに図１３Ａ及び１３Ｂへの参照に引き続き、図１２Ａ及び１２Ｂは、本開示に係る電子デバイスを製造する方法を例示する。図１２Ａは、電子デバイス１００を形成するべく配列された複数の第１基板１０を有する第１ウェハ２１０と、同じ電子デバイス１００を形成するべく配列された複数の第２基板２０を有する第２ウェハ２２０とを含む構造２００を示し、第１ウェハ２１０と第２ウェハ２２０とは互いに位置合わせされてＴＬＰ接合により接合される。換言すれば、図１２Ａは、図１に示す電子デバイス１００が、第１ウェハ２１０及び第２ウェハ２２０から未だ個片化されておらず、複数の電子デバイス１００が互いに結合されている状態を示す。
【００９３】
図１２Ｂは、実質的に円形状の第１ウェハ２１０及び第２ウェハ２２０を含む構造２００を示す図１２Ａにおけるボックス領域Ｒの一部拡大図である。図１２Ａ及び１２Ｂに示すように、電子デバイス１００の構成が形成された部分が有効エリア２０１に対応する。有効エリア２０１から外側において周縁２０５に沿って所定幅の無効エリア２０２、リング状の封止部２０３、及びメッキ給電部２０４が順に形成される。
【００９４】
本開示によれば、封止部２０３は、第１基板１０の底面１０ａに配置された第１側壁３３、及び第２基板２０の頂面２０ａに配置された第２側壁３４と同様に構成される。すなわち、第１ウェハの底面２１０には周縁２０５に沿って第１封止部が形成され、第２ウェハの頂面２２０において第１封止部に対応する部分には第２封止部が形成される。第１封止部は、第１金属としての金からなり第１厚さを有する第１金属層を含む。第２封止部は、第２金属としての銅からなり第２厚さを有する第２金属層と、第３金属としての錫からなり第３厚さを有する第３金属層とが、順に積層されて構成される。
【００９５】
第１ウェハ２１０と第２ウェハ２２０とを互いに位置合わせしてＴＬＰ接合により接合するとき、図３に示すように第１基板１０及び第２基板２０が位置合わせされる場合と同様、第１側壁３３及び第２側壁３４が互いに対向かつ接触するように位置合わせされる一方、第１封止部及び第２封止部は互いに対向かつ接触するように位置合わせされ、第１ウェハ２１０に形成された第１側壁３３と第２ウェハ２２０に形成された第２側壁３４とによりキャビティ１９が内部に画定される。すなわち、第１封止部の底面と第２封止部の頂面とが当接する。第１ウェハ２１０及び第２ウェハ２２０はその後、位置合わせされた状態で加熱されると、第１側壁３３及び第２側壁３４がＴＬＰ接合により接合されて単一の側壁３０を形成する一方、第１封止部及び第２封止部がＴＬＰ接合により接合されて単一の封止部２０３を形成する。第１封止部及び第２封止部のＴＬＰ接合プロセスは、図４Ａ〜４Ｃに示す第１側壁３３及び第２側壁３４のＴＬＰ接合プロセスと同様である。
【００９６】
図１３Ａは、第１ウェハ２１０及び第２ウェハ２２０が互いに接合された構造００にエッジトリミングが施された状態を説明する断面図である。図１３Ａに示すように、第１ウェハ２１０及び第２ウェハ２２０が互いに接合された構造２００は、周縁２０５から、リング状の封止部２０３が形成された位置まで研削される。ここで、封止部２０３は、第１ウェハの底面２１０又は第２ウェハの頂面２２０に沿って、例えば１５０μｍの長さｗ１が確保されるように加工される。研削により加工された斜面２５１は、第１ウェハの底面２１０又は第２ウェハの頂面２２０に対して、例えば６０度の角度θをなす。さらに、エッジトリミングによる斜面２５１は、第２ウェハの頂面２２０から深さｄ３まで形成され、深さｄ３を超えるフランジ部２５５は残される。深さｄ３は、例えば２１０μｍである。
【００９７】
図１３Ａに示すように、第１ウェハ２１０及び第２ウェハ２２０が接合されて構造２００となるが、構成２００がエッジトリミングされて斜面２５１が形成された後、第１ウェハ２１０は、厚さｄ１が達成されるまで頂面から研磨される。厚さｄ１は、例えば７０μｍである。第２ウェハ２２０は、厚さｄ２が達成されるまで底面から研磨される。厚さｄ２は、例えば１１０μｍである。この研磨加工の間にフランジ部２５５は、研削されて除去される。
【００９８】
上述した製造方法により、第１ウェハ２１０及び第２ウェハ２２０が互いに接合された構造２００は、周縁２０５からリング状の封止部２０３まで研削によりエッジトリミングされる。第１ウェハ２１０及び第２ウェハ２２０は封止部２０３により支持されるので、第１ウェハ２１０及び第２ウェハ２２０が薄くなるように研磨されるときでも、第１ウェハ２１０及び第２ウェハ２２０が破壊されることがない。
【００９９】
さらに、上述した製造方法によれば、第１ウェハ２１０及び第２ウェハ２２０が互いに接合された構造２００は、エッジトリミングにより形成されて、第１ウェハの底面２１０又は第２ウェハの頂面２２０に対し、例えば６０度の角度θを有する斜面２５１を含む。封止部２０３が斜面２５１で露出するので、メッキ用のシード層を、斜面２５１に沿って周縁２０５から第１ウェハ２１０及び第２ウェハ２２０の中心まで連続して、低抵抗で成膜することができる。
【０１００】
ここで、角度θを９０度未満に構成することにより、斜面２５１上の封止部２０３の露出面積が大きくなるので、当該低抵抗に寄与し得る。しかしながら、角度θが小さくなりすぎると、封止部２０３がウェハの中に入り込むので有効エリア２０１が狭まり、結果的に、第１ウェハ２１０及び第２ウェハ２２０からダイシングして取り出せる電子デバイスの数が減少し得る。したがって、ダイシングして取り出せる電子デバイスの数の低下を防止し、かつ、メッキ用のシード層の低抵抗を確保するべく、角度θは６０±２０度又は６０±１０度とすることができる。
【０１０１】
さらに、上述した製造方法によれば、エッジトリミングにより形成された斜面２５１は、封止部２０３を含む。したがって、第１ウェハ２１０及び第２ウェハ２２０が薄くなるように研磨するか又はウェットプロセスに投入するとき、封止部２０３は、第１ウェハの底面２１０と第２ウェハの頂面２２０とにより画定されるキャビティへの水の侵入を阻止することができる。なおもさらに、第２ウェハの底面２２０が研磨されるとき、第２ウェハ２２０の周縁２０５に沿って形成されたフランジ部２５５を、同時に研削して除去することができる。
【０１０２】
図１３Ｂは、比較例として、第１ウェハ２１０及び第２ウェハ２２０が互いに接合された構造２００が、従来型の製造方法によりエッジトリミングが施された状態を説明する断面図である。従来型の製造方法では、第１ウェハ２１０はエッジトリミングにより研削され、第１ウェハの底面２１０又は第２ウェハの頂面２２０に対して９０度をなす垂直面２５３が形成される。第１ウェハ２１０及び第２ウェハ２２０が互いに接合されてエッジトリミングされた構造２００は、第１ウェハの底面２１０と第２ウェハの頂面２２０との間に封止部２０３を含まない。このため、第１ウェハ２１０及び第２ウェハ２２０が互いに接合された構造では、第１ウェハの頂面２１０又は第２ウェハの底面２２０を研磨するか又はウェットプロセスに投入するとき、第１ウェハの底面２１０と第２ウェハの頂面２２０との間のギャップに水が浸入することがある。
【０１０３】
図１４Ａ及び１４Ｂは、本開示のさらなる側面に係る電子デバイスを製造する方法を説明する。図１４Ａに示すように、第１ウェハ２１０及び第２ウェハ２２０が位置合わせされて接合された構造２００は、裏面研削保護テープ２５０に貼り付けられて固定される。ここで、構造２００は図１２Ａに示すようになる。詳しくは、電子デバイス１００を形成するべく配列された複数の第１基板１０を有する第１ウェハ２１０と、同じ電子デバイス１００を形成するべく配列された複数の第２基板２０を有する第２ウェハ２２０とが、互いに位置合わせされて接合される。第１ウェハ２１０及び第２ウェハ２２０は、周縁２０５に沿ってリング状の封止部２０３により接合される。この接合はＴＬＰ接合により行われるが、適切な接合を達成するべく他のオプションを使用することもできる。例えば、有機樹脂による接着を使用することができる。
【０１０４】
本開示によれば、第１ウェハ２１０及び第２ウェハ２２０が封止部２０３で接合された構造２００が、プラズマダイシングビフォアグラインディング（Ｄｉｃｉｎｇ−Ｂｅｆｏｒｅ−Ｇｒｉｎｄｉｎｇ（ＤＢＧ））技術を使用してダイシングされ、別個の電子デバイス１００のチップに個片化される。詳しくは、第１ウェハ２１０及び第２ウェハ２２０が封止部２０３で接合された構造２００に電子デバイス１００の複数のチップが形成された有効エリア２０１が、第１ウェハの頂面２１０から適切な深さまで、プラズマによりダイシングされる。その後、裏面研削保護テープ２５０が剥離され、他の裏面研削保護テープが第１ウェハの頂面２１０に貼り付けられる。引き続き、第２ウェハの底面２２０が適切な深さまで研磨されて別個のチップが形成される。当該頂面から裏面研削保護テープが剥離されて構造２００が分離されて個片化されることにより、最終製品としての電子デバイス１００を得ることができる。
【０１０５】
本開示の一側面によれば、第２ウェハの底面２２０が研磨された後であっても、リング状の封止部２０３の剛性ゆえに、第１ウェハ２１０及び第２ウェハ２２０の形状を維持することができる。したがって、研磨プロセス中にチップが研磨抵抗を受けて動くことが防止されるので、互いに隣接して配列されたチップが、チッピングを引き起こすことがなくなり、ひいては損傷なく電子デバイス１００を分離することができる。したがって、ダイシングされる隣接チップ同士間の幅を狭くすることができるので、有効エリア２０１内で得られるチップの数を最大化することができる。
【０１０６】
図１４Ｂは、比較例として、従来型のダイシングプロセスを説明する。従来、周縁２０５に沿って封止部２０３を固定することなく第１ウェハ２１０及び第２ウェハ２２０を含む構造２００は、裏面研削保護テープ２５０に接着され、電子デバイス１００の複数のチップが有効エリア２０１から切り出されていた。ウェハは、ダイヤモンド砥石を使用したメカニカルな研磨及びダイシング技術によって薄膜化されていた。かかる従来型のメカニカルな研磨及びダイシング技術は、チッピング、チップ割れ及びウェア割れを引き起こし、歩留まり及び生産性が低下し得る。
【０１０７】
図１５Ａ〜１５Ｉは、本開示の複数の側面に係る電子デバイスを製造する方法の一連のステップを説明する。図１５Ａに示すように、第２ウェハ２２０が用意され、第２ウェハ２２０の頂面２２０ａにスパッタ膜３１１が形成される。図１５Ｂに示すように、第２ウェハ２２０上に形成されたスパッタ膜３１１に、スピンコーティングによりレジスト３１３が塗布される。図１５Ｃに示すように、レジスト３１３が塗布された第２ウェハ２２０は、露光されて所定パターンが転写される。図１５Ｄに示すように、露光された第２ウェハ２２０に露光後ベーク（ＰＥＢ）及び現像が施される。これにより、レジスト３１３から所定部分が除去され、凹部３１５が形成される。図１５Ｅに示すように、凹部３１５には銅メッキ３１７が形成される。図１５Ｆに示すように、レジスト３１３及び銅メッキ３１７が研磨されて表面が平坦にされる。図１５Ｇに示すように、銅メッキ３１７の上には錫メッキ３１９が施される。図１５Ｈに示すように、レジスト３１３が除去される。図１５Ｉに示すように、さらにスパッタ膜３１１が除去される。図１５Ｉからわかるように、第２金属としての銅からなる第２金属層と、第３金属としての錫からなる第３金属層とが順に、第２ウェハ２２０の頂面２２０ａに積層される。
【０１０８】
図１６Ａ〜１６Ｅは、図１５Ａ〜１５Ｉのステップに引き続いての、本開示の複数の側面に係る電子デバイスを製造する方法の一連のステップを説明する。図１６Ａに示すように、圧電薄膜共振器３２５と、ストッパ層３２３と、及び底面２１０ａに適切に形成された第１金属としての金からなる第１金属層３６（図３及び４を参照）とを含む第１ウェハ２１０が、図１５Ｉに示す第２ウェハ２２０と位置合わせされる。その後、第２ウェハ２２０の頂面２２０ａに順に積層された第２金属層及び第３金属層と、第１ウェハ２１０の底面２１０ａに形成された第１金属層とが、ＴＬＰ接合により接合される。この接合により、金−錫の合金からなる第１合金層３２１と、銅−錫の合金からなる第２合金層３２２とが、第１ウェハ２１０の底面２１０ａと第２ウェハ２２０の頂面２２０ａとの間に順に積層される。図１６Ｂに示すように、第１ウェハ２１０がその周縁に沿って研削され、第１合金層３２１及び第２合金層３２２が露出する斜面３２７が形成される。図１６Ｃに示すように、第２ウェハ２２０の底面２２０ｂには裏面研削保護テープ３２９が貼り付けられる。図１６Ｄに示すように、第１ウェハ２１０が所定厚さになるように、第１ウェハ２１０が頂面２１０ｂから研磨される。図１６Ｅに示すように、第２ウェハ２２０の底面２２０ｂから裏面研削保護テープ３２９が剥離される。
【０１０９】
図１７Ａ〜１７Ｅは、図１６Ａ〜１６Ｅのステップに引き続いての、本開示の複数の側面に係る電子デバイスを製造する方法の一連のステップを説明する。図１７Ａに示すように、第１ウェハ２１０の頂面２１０ｂにはスピンコーティングによりレジスト３３７が塗布される。図１７Ｂに示すように、レジスト３３７が塗布された第１ウェハ２１０は、露光されて所定パターンが転写される。図１７Ｃに示すように、露光された第１ウェハ２１０にＰＥＢ及び現像が施される。これにより、レジスト３３７から所定部分が除去され、凹部３３９が形成される。図１７Ｄに示すように、第１ウェハ２１０が加工されるように凹部３３９を介するドライエッチングが行われ、頂面２１０ｂが底面２１０ａと連通し、スルーホール３４１が、底面２１０ａに形成されたストッパ層３２３に到達するようになる。図１７Ｅに示すように、レジスト３３７が除去される。
【０１１０】
図１８Ａ〜１８Ｇは、図１７Ａ〜１７Ｅのステップに引き続いての、本開示の一側面に係る電子デバイスを製造する方法の一連のステップを説明する。図１８Ａに示すように、第１ウェハ２１０の頂面２１０ｂと、スルーホール３４１の側面及び底面とが覆われるようにスパッタ膜３４５が形成される。図１８Ｂに示すように、第１ウェハ２１０の頂面２１０ｂには、スピンコーティングによりレジスト３４７が、スパッタ膜３４５が介在されて塗布される。図１８Ｃに示すように、露光、ＰＥＢ及び現像により、スルーホール３４１の頂部のレジスト３４７が除去され、凹部３４９が形成される。図１８Ｄに示すように、スルーホール３４１及び凹部３４９に銅メッキ３５１が形成される。図１８Ｅに示すように、銅メッキ３５１に半田メッキ３５３が施される。図１８Ｆに示すように、レジスト３４７が除去される。図１８Ｇに示すように、スパッタ膜３４５が除去される。
【０１１１】
図１９Ａ〜１９Ｄは、図１８Ａ〜１８Ｇのステップに引き続いての、本開示の一側面に係る電子デバイスを製造する方法の一連のステップを説明する。図１９Ａに示すように、第１ウェハ２１０及び第２ウェハ２２０が上下に反転され、ここで下側になった第１ウェハ２１０の頂面２１０ｂに裏面研削保護テープ３５７が貼り付けられる。図１９Ｂに示すように、ここで上側になった第２ウェハ２２０の底面２２０ｂが、第２ウェハ２２０所定厚さを有するまで研磨される。図１９Ｃに示すように、ここで下側になった第１ウェハ２１０の頂面２１０ｂから、裏面研削保護テープ３５７が剥離される。図１９Ｄに示すように、構造２００はプラズマＤＢＧによりダイシングされて電子デバイス１００の別個のチップに個片化される。すなわち、構造２００は、第１ウェハ２１０の頂面２１０ｂから適切な深さまでプラズマによりダイシングされ、切目３５９が形成される。引き続き、第１ウェハ２１０の頂面２１０ｂに裏面研削保護テープが貼り付けられ、第２ウェハ２２０の底面２２０ｂが研磨されて電子デバイス１００の複数のチップが分離され、個片化される。
【０１１２】
図２０は、本開示のさらなる側面に係る電子デバイスの第１変形例を示す断面図である。図２１は、電子デバイスの第１変形例がプリント基板に実装された一構造を示す断面図である。第２基板２０の底面２０ｂに外部電極４０が配置された第１変形例は、図１に示すように第１基板１０の頂面１０ｂに外部電極４０が配置された既に述べた実施形態の電子デバイスとは異なる。第１変形例の他の構成は、既に述べた実施形態の電子デバイスのものと同様である。
【０１１３】
図２２は、第１変形例に係る電子デバイスの第１基板と第２基板との位置合わせを示す断面図である。第１変形例においてはまた、図３に示す電子デバイスと同様、第１基板１０の底面１０ａ、第２基板２０の頂面２０ａ、第１側壁３３及び第２側壁３４により内部にキャビティ１９が画定されて第１側壁３３が第２側壁３４に対向かつ接触するように、第１基板１０と第２基板２０とが位置合わせされる。第１基板１０及び第２基板２０が、位置合わせされた状態で維持されて加熱され、第１側壁３３及び第２側壁３４は互いにＴＬＰ接合により接合されて単一の側壁３０となる。
【０１１４】
圧電薄膜共振器１１を含む図１及び図２に例示される電子回路１８は、第１基板１０に配置されるが、第１変形例の電子デバイスにおいて外部電極４０は第２基板２０に配置される。これにより、電子回路１８を第１基板１０に配置するプロセスを、外部電極４０を第２基板２０に配置するプロセスから分離することができるので、各基板を個別に加工することができる。したがって、第１基板１０及び第２基板２０について各プロセスの工数を低減するとともに、当該プロセスを容易に行うことができる。
【０１１５】
図２３は、本開示のなおもさらなる側面に係る電子デバイスの第２変形例を示す断面図である。図１に示す電子デバイス１００と比べると、第２変形例においては、第２基板２０の頂面２０ａにも圧電薄膜共振器２１を含む電子回路２８が配置される。電子回路２８は、配線パッド２２により互いに適切に接続された圧電薄膜共振器２１を有し、第１基板１０の底面１０ａに配置された電子回路１８とともにフィルタ、フィルタデバイス等を形成する。第２変形例によれば、第２基板２０にも電子回路２８が配置されるので、電子デバイス１００における集積度を向上させて電子デバイス１００の小型化とともに高機能化を図ることができる。
【０１１６】
フィルタ回路群１８の複数の実施形態は、例えば無線通信デバイスのような電子デバイスにおいて究極的に使用されるモジュールに組み入れられて当該モジュールとしてパッケージ化され得る。図２４は、フィルタ回路群１８を含むモジュール２４００の一例を説明するブロック図である。フィルタ回路群１８は、一以上の接続パッド、例えば図１に示す外部電極４０、を含む一以上のダイ１００に実装することができる。例えば、フィルタ回路群１８は、フィルタ回路群１８の入力接触部に対応する接続パッド４０と、フィルタ回路群１８の出力接触部に対応する他の接続パッド４０とを含んでよい。パッケージ状モジュール２４００は、例えば、図２に示すプリント基板１１０のような、ダイ１００を含む複数の構成要素を受容するように構成されたパッケージ基板を含む。例えば、図２に示す電極１１１のような複数の接続パッドを、パッケージ基板１１０に配置することができ、様々なフィルタ回路群１８の様々な接続パッド４０を、当該フィルタ回路群１８への及びフィルタ回路群１８からの様々な信号を通過させるべく、パッケージ基板１１０上の電極１１１に接続することができる。図２４には、接続パッド４０及び電極１１１が重なるように例示される。モジュール２４００はさらに、オプションとして、ここでの開示に鑑みて半導体製作の当業者に知られているような、例えば一以上の付加フィルタ、増幅器、前置フィルタ、変調器、復調器、ダウンコンバータ等のような、他の回路群ダイ２４１０を含む。いくつかの実施形態において、モジュール２４００はまた、例えば、モジュール２４００の保護を与えてその取り扱いを容易にする一以上のパッケージ構造を含み得る。かかるパッケージ構造は、パッケージ基板１１０を覆うように形成されてその上に様々な回路及び構成要素を実質的にカプセル化する寸法とされたオーバーモールドを含み得る。オーバーモールドは、例えば、図２に示す樹脂１２０を含み得る。
【０１１７】
上述したように、フィルタ回路群１８の様々な例及び実施形態を、多様な電子デバイスに使用することができる。例えば、フィルタ回路群１８は、アンテナデュプレクサにおいて使用することができる。アンテナデュプレクサは、それ自体が、ＲＦフロントエンドモジュール及び通信デバイスのような様々な電子デバイスに組み入れ可能である。
【０１１８】
図２５を参照すると、例えば、無線通信デバイス（例えば携帯電話機）のような電子デバイスにおいて使用され得るフロントエンドモジュール２５００の一例のブロック図が示される。フロントエンドモジュール２５００は、共通ノード２５０２、入力ノード２５０４及び出力ノード２５０６を有するアンテナデュプレクサ２５１０を含む。共通ノード２５０２にはアンテナ２６１０が接続される。
【０１１９】
アンテナデュプレクサ２５１０は、入力ノード２５０４及び共通ノード２５０２間に接続された一以上の送信フィルタ２５１２と、共通ノード２５０２及び出力ノード２５０６間に接続された一以上の受信フィルタ２５１４とを含んでよい。送信フィルタの通過帯域は、受信フィルタの通過帯域とは異なる。フィルタ回路１８の実施形態は、一以上の送信フィルタ２５１２又は一以上の受信フィルタ２５１４に含まれ得る。インダクタ又は他の整合要素２５２０を共通ノード２５０２に接続することができる。
【０１２０】
フロントエンドモジュール２５００はさらに、デュプレクサ２５１０の入力ノード２５０４に接続された送信器回路２５３２と、デュプレクサ２５１０の出力ノード２５０６に接続された受信器回路２５３４とを含む。送信器回路２５３２は、アンテナ２６１０を介して送信される信号を生成し、受信器回路２５３４は、アンテナ２６１０を介して信号を受信して処理することができる。いくつかの実施形態において、受信器回路及び送信器回路は、図２５に示すように別個の構成要素として実装されるが、他の実施形態において、これらの構成要素は共通の送受信器回路又はモジュールに組み入れることができる。当業者にわかることだが、フロントエンドモジュール２５００は、図２５に示されないスイッチ、電磁カプラ、増幅器、プロセッサ等を含むがこれらに限られない他の構成要素も含み得る。
【０１２１】
図２６は、図２５に示すアンテナデュプレクサ２５１０を含む無線デバイス２６００の一例のブロック図である。無線デバイス２６００は、音声又はデータ通信のために構成されたセルラー電話機、スマートフォン、タブレット、モデム、通信ネットワーク、又は任意の他のポータブル若しくは非ポータブルデバイスであってよい。無線デバイス２６００は、アンテナ２６１０から信号を送受信することができる。無線デバイスは、図２５を参照して上述したものと同様にフロントエンドモジュール２５００の一実施形態を含む。フロントエンドモジュール２５００は、上述したように、デュプレクサ２５１０を含む。図２６に示される例において、フロントエンドモジュール２５００はさらに、アンテナスイッチ２５４０を含む。これは、例えば送信モード及び受信モードのような異なる周波数帯域又はモードで切り替わるように構成することができる。図２６に示される例において、アンテナスイッチ２５４０は、デュプレクサ２５１０及びアンテナ２６１０間に位置決めされる。しかしながら、他例において、デュプレクサ２５１０は、アンテナスイッチ２５４０及びアンテナ２６１０間に位置決めされてよい。他例において、アンテナスイッチ２５４０及びデュプレクサ２５１０は単一の構成要素に統合することができる。
【０１２２】
フロントエンドモジュール２５００は、送信用の信号を生成し、又は受信された信号を処理するように構成された送受信器２５３０を含む。送受信器２５３０は、図２５の例に示すように、デュプレクサ２５１０の入力ノード２５０４に接続することができる送信器回路２５３２と、デュプレクサ２５１０の出力ノード２５０６に接続することができる受信器回路２５３４とを含み得る。
【０１２３】
送信器回路２５３２による送信のために生成された信号が、電力増幅器（ＰＡ）モジュール２５５０によって受信される。ＰＡモジュール２５５０は、送受信器２５３０の送信器回路２５３２からの生成信号を増幅する。電力増幅器モジュール２５５０は一以上の電力増幅器を含み得る。電力増幅器モジュール２５５０は、多様なＲＦ又は他の周波数帯域の送信信号を増幅するべく使用することができる。例えば、電力増幅器モジュール２５５０は、無線ローカルエリアネットワーク（ＷＬＡＮ）信号又は任意の他の適切なパルス信号を送信する補助となるように、電力増幅器の出力をパルス化するべく使用可能なイネーブル信号を受信することができる。電力増幅器モジュール２５５０は、例えば、ＧＳＭ（Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ）（登録商標）信号、符号分割多元接続（ＣＤＭＡ）信号、広帯域符号分割多元接続（Ｗ−ＣＤＭＡ）信号、ロングタームエボリューション（ＬＴＥ）信号又はＥＤＧＥ信号を含む様々なタイプの信号のいずれかを増幅するように構成することができる。所定の実施形態において、スイッチ等を含む電力増幅器モジュール２５５０及び関連構成要素は、例えば高電子移動度トランジスタ（ｐＨＥＭＴ）若しくは絶縁ゲートバイポーラトランジスタ（ＢｉＦＥＴ）を使用してガリウム砒素（ＧａＡｓ）基板に、又は相補型金属酸化物半導体（ＣＭＯＳ）電界効果トランジスタを使用してシリコン基板に作製することができる。
【０１２４】
なおも図２６を参照すると、フロントエンドモジュール２５００はさらに、アンテナ２６１０からの受信信号を増幅して当該増幅信号を送受信器２５３０の受信回路２５３４に与える低雑音増幅器モジュール２５６０を含む。
【０１２５】
図２６の無線デバイス２６００はさらに、送受信器２５３０に接続されて無線デバイス２６００の動作のための電力を管理する電力管理サブシステム２６２０を含む。電力管理システム２６２０はまた、ベース帯域サブシステム２６３０、及び無線デバイス２６００の様々な他の構成要素の動作を制御することができる。電力管理システム２６２０はまた、無線デバイス２６００の様々な構成要素のために電力を供給する電池（図示せず）を含み又は当該電池に接続されてよい。電力管理システム２６２０はさらに、例えば信号の送信を制御することができる一以上のプロセッサ又はコントローラを含み得る。一実施形態において、ベース帯域サブシステム２６３０は、ユーザとの間でやりとりされる音声又はデータの様々な入力及び出力を容易にするべくユーザインタフェイス２６４０に接続される。ベース帯域サブシステム２６３０はまた、無線デバイスの動作を容易にし及び／又はユーザのための情報を格納するべく、データ及び／又は命令を格納するように構成されたメモリ２６５０に接続することができる。
【０１２６】
少なくとも一つの実施形態のいくつかの側面を上述したが、様々な改変、修正及び改善が当業者にとって容易に想起されることを理解されたい。かかる改変、修正及び改善は、本開示の一部となることが意図され、かつ、本発明の範囲内にあることが意図される。理解するべきことだが、ここで述べられた方法及び装置の実施形態は、本明細書に記載され又は添付図面に例示された構成要素の構造及び配列の詳細への適用に限られない。方法及び装置は、他の実施形態で実装し、様々な態様で実施又は実行することができる。特定の実装例は、例示のみを目的としてここに与えられ、限定されることを意図しない。また、ここで使用される表現及び用語は、説明目的であって、限定としてみなすべきではない。ここでの「含む」、「備える」、「有する」、「包含する」及びこれらの変形の使用は、以降に列挙される項目及びその均等物並びに付加項目の包括を意味する。「又は（若しくは）」の言及は、「又は（若しくは）」を使用して記載される任意の用語が、当該記載の用語の一つの、一つを超える、及びすべてのものを示すように解釈され得る。前後左右、頂底上下、及び横縦への言及はいずれも、記載の便宜を意図しており、本システム及び方法又はこれらの構成要素がいずれか一つの位置的又は空間的配向に限られるものではない。したがって、上記説明及び図面は例示にすぎず、本発明の範囲は、添付の特許請求の範囲の適切な構造及びその均等物から決定されるべきである。
【図１】
2018110381.tif 000003
【図２】
2018110381.tif 000004
【図３】
2018110381.tif 000005
【図４】
2018110381.tif 000006
【図５Ａ】
2018110381.tif 000007
【図５Ｂ】
2018110381.tif 000008
【図６Ａ】
2018110381.tif 000009
【図６Ｂ】
2018110381.tif 000010
【図７】
2018110381.tif 000011
【図８】
2018110381.tif 000012
【図９】
2018110381.tif 000013
【図１０】
2018110381.tif 000014
【図１１】
2018110381.tif 000015
【図１２】
2018110381.tif 000016
【図１３】
2018110381.tif 000017
【図１４】
2018110381.tif 000018
【図１５−１】
2018110381.tif 000019
【図１５−２】
2018110381.tif 000020
【図１６】
2018110381.tif 000021
【図１７】
2018110381.tif 000022
【図１８−１】
2018110381.tif 000023
【図１８−２】
2018110381.tif 000024
【図１９】
2018110381.tif 000025
【図２０】
2018110381.tif 000026
【図２１】
2018110381.tif 000027
【図２２】
2018110381.tif 000028
【図２３】
2018110381.tif 000029
【図２４】
2018110381.tif 000030
【図２５】
2018110381.tif 000031
【図２６】
2018110381.tif 000032
【外国語明細書】
2018110381000001.pdf