(57)【要約】【課題】ＰＬＬシンセサイザが生成した発振信号の伝送経路の周波数特性の影響を低減する。【解決手段】発振器１は、第１発振信号を発生するＰＬＬ１１−１と、第１発振信号のレベルを調整するレベル調整器１６−１と、第１発振信号が入力され、かつＰＬＬ１１−１とレベル調整器１６−１との間の信号伝送路の周波数特性を近似する周波数特性近似回路１９−１と、を有し、レベル調整器１６−１部は、周波数特性近似回路１９−１を通過した第１発振信号のレベルに基づいて、信号伝送路を伝送された第１発振信号のレベルを調整する。【選択図】図２
2018152726.tif 000002
【特許請求の範囲】
【請求項１】
発振信号を発生する発振回路と、
前記発振信号のレベルを調整するレベル調整部と、
前記発振信号が入力され、かつ前記発振回路と前記レベル調整部との間の信号伝送路の周波数特性を近似する近似回路と、
を有し、
前記レベル調整部は、前記近似回路を通過した前記発振信号のレベルに基づいて、前記信号伝送路を伝送された前記発振信号のレベルを調整する、
発振器。
【請求項２】
前記近似回路を通過した前記発振信号のレベルを検出するレベル検出回路と、
前記レベル検出回路が検出したレベルに基づいて、前記レベル調整部の減衰率又は増幅率を制御するための制御電圧を生成する制御電圧生成回路と、
をさらに有する、
請求項１に記載の発振器。
【請求項３】
第１発振信号を発生する第１発振回路と、
第２発振信号を発生する第２発振回路と、
前記第１発振信号のレベルを調整する第１レベル調整部と、
前記第２発振信号のレベルを調整する第２レベル調整部と、
前記第１発振信号が入力され、かつ前記第１発振回路と前記第１レベル調整部との間の第１信号伝送路の周波数特性を近似する第１近似回路と、
前記第１発振信号が入力され、かつ前記第１発振回路と前記第２レベル調整部との間の第２信号伝送路の周波数特性を近似する第２近似回路と、
前記第２発振信号が入力され、かつ前記第２発振回路と前記第１レベル調整部との間の第３信号伝送路の周波数特性を近似する第３近似回路と、
前記第２発振信号が入力され、かつ前記第２発振回路と前記第２レベル調整部との間の第４信号伝送路の周波数特性を近似する第４近似回路と、
を有し、
前記第１レベル調整部は、前記第１近似回路を通過した前記第１発振信号のレベルに基づいて、前記第１信号伝送路を伝送された前記第１発振信号のレベルを調整し、かつ前記第３近似回路を通過した前記第２発振信号のレベルに基づいて、前記第３信号伝送路を伝送された前記第２発振信号のレベルを調整し、
前記第２レベル調整部は、前記第２近似回路を通過した前記第１発振信号のレベルに基づいて、前記第２信号伝送路を伝送された前記第１発振信号のレベルを調整し、かつ前記第４近似回路を通過した前記第２発振信号のレベルに基づいて、前記第４信号伝送路を伝送された前記第２発振信号のレベルを調整する、
請求項１又は２に記載の発振器。
【請求項４】
前記第１レベル調整部に前記第１発振信号を入力するか前記第２発振信号を入力するかを切り替える第１切替部と、
前記第２レベル調整部に前記第１発振信号を入力するか前記第２発振信号を入力するかを切り替える第２切替部と、
をさらに有する、
請求項３に記載の発振器。
【請求項５】
前記第１近似回路を通過した前記第１発振信号のレベルを検出する第１レベル検出回路と、
前記第１レベル検出回路が検出したレベルに基づいて、前記第１レベル調整部の減衰率又は増幅率を制御するための第１制御電圧を生成する第１制御電圧生成回路と、
前記第２近似回路を通過した前記第１発振信号のレベルを検出する第２レベル検出回路と、
前記第２レベル検出回路が検出したレベルに基づいて、前記第２レベル調整部の減衰率又は増幅率を制御するための第２制御電圧を生成する第２制御電圧生成回路と、
前記第３近似回路を通過した前記第２発振信号のレベルを検出する第３レベル検出回路と、
前記第３レベル検出回路が検出したレベルに基づいて、前記第１レベル調整部の減衰率又は増幅率を制御するための第３制御電圧を生成する第３制御電圧生成回路と、
前記第４近似回路を通過した前記第２発振信号のレベルを検出する第４レベル検出回路と、
前記第４レベル検出回路が検出したレベルに基づいて、前記第２レベル調整部の減衰率又は増幅率を制御するための第４制御電圧を生成する第４制御電圧生成回路と、
をさらに有する、
請求項４に記載の発振器。
【請求項６】
前記第１切替部が前記第１発振信号を前記第１レベル調整部に入力する状態の場合に、前記第１制御電圧生成回路が生成した前記第１制御電圧を前記第１レベル調整部に入力し、前記第１切替部が前記第２発振信号を前記第１レベル調整部に入力する状態の場合に、前記第３制御電圧生成回路が生成した前記第３制御電圧を前記第１レベル調整部に入力する第３切替部と、
前記第２切替部が前記第１発振信号を前記第２レベル調整部に入力する状態の場合に、前記第２制御電圧生成回路が生成した前記第２制御電圧を前記第２レベル調整部に入力し、前記第２切替部が前記第２発振信号を前記第２レベル調整部に入力する状態の場合に、前記第４制御電圧生成回路が生成した前記第４制御電圧を前記第２レベル調整部に入力する第４切替部と、
をさらに有する、
請求項５に記載の発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の発振信号を出力する発振器に関する。
【背景技術】
【０００２】
従来、複数のＰＬＬ（Phase Locked Loop）シンセサイザと複数の出力系統を有し、各ＰＬＬが発生する発振信号の出力先を切り替えることができる発振回路が知られている。特許文献１には、複数のＰＬＬシンセサイザが発生する発振信号の出力先を切り替えるためのスイッチを有する回路が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０７−１５４２５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
レーダー装置の局部発振器として用いられるシンセサイザには、高速な周波数切替ができることが要求される。また、レーダー装置内における他ブロックの特性（例えばミキサ回路の周波数変換利得）を安定させるために、局部発振器の出力信号のレベルが安定していることも要求される。
【０００５】
ＰＬＬシンセサイザによって出力信号を得る場合、周波数を切り替えた後の出力信号が安定するまでにロック時間を要する。特許文献１に記載の発振回路のように、複数のＰＬＬシンセサイザの出力信号をスイッチで切り替えることによって、周波数を切り替えた後の出力信号を短時間で安定化させることができる。しかしながら、それぞれのＰＬＬシンセサイザの出力レベルのばらつきがある場合、スイッチにより出力信号を切り替える際に出力レベルが変動してしまうという問題が発生する。
【０００６】
そこで、本発明はこれらの点に鑑みてなされたものであり、発振信号の出力レベルの変動を抑制することができる発振器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の発振器は、発振信号を発生する発振回路と、前記発振信号のレベルを調整するレベル調整部と、前記発振信号が入力され、かつ前記発振回路と前記レベル調整部との間の信号伝送路の周波数特性を近似する近似回路と、を有し、前記レベル調整部は、前記近似回路を通過した前記発振信号のレベルに基づいて、前記信号伝送路を伝送された前記発振信号のレベルを調整する。
【０００８】
上記の発振器は、前記近似回路を通過した前記発振信号のレベルを検出するレベル検出回路と、前記レベル検出回路が検出したレベルに基づいて、前記レベル調整部の減衰率又は増幅率を制御するための制御電圧を生成する制御電圧生成回路と、をさらに有してもよい。
【０００９】
上記の発振器は、第１発振信号を発生する第１発振回路と、第２発振信号を発生する第２発振回路と、前記第１発振信号のレベルを調整する第１レベル調整部と、前記第２発振信号のレベルを調整する第２レベル調整部と、前記第１発振信号が入力され、かつ前記第１発振回路と前記第１レベル調整部との間の第１信号伝送路の周波数特性を近似する第１近似回路と、前記第１発振信号が入力され、かつ前記第１発振回路と前記第２レベル調整部との間の第２信号伝送路の周波数特性を近似する第２近似回路と、前記第２発振信号が入力され、かつ前記第２発振回路と前記第１レベル調整部との間の第３信号伝送路の周波数特性を近似する第３近似回路と、前記第２発振信号が入力され、かつ前記第２発振回路と前記第２レベル調整部との間の第４信号伝送路の周波数特性を近似する第４近似回路と、を有し、前記第１レベル調整部は、前記第１近似回路を通過した前記第１発振信号のレベルに基づいて、前記第１信号伝送路を伝送された前記第１発振信号のレベルを調整し、かつ前記第３近似回路を通過した前記第２発振信号のレベルに基づいて、前記第３信号伝送路を伝送された前記第２発振信号のレベルを調整し、前記第２レベル調整部は、前記第２近似回路を通過した前記第１発振信号のレベルに基づいて、前記第２信号伝送路を伝送された前記第１発振信号のレベルを調整し、かつ前記第４近似回路を通過した前記第２発振信号のレベルに基づいて、前記第４信号伝送路を伝送された前記第２発振信号のレベルを調整してもよい。
【００１０】
また、上記の発振器は、前記第１レベル調整部に前記第１発振信号を入力するか前記第２発振信号を入力するかを切り替える第１切替部と、前記第２レベル調整部に前記第１発振信号を入力するか前記第２発振信号を入力するかを切り替える第２切替部と、をさらに有してもよい。
【００１１】
上記の発振器は、前記第１近似回路を通過した前記第１発振信号のレベルを検出する第１レベル検出回路と、前記第１レベル検出回路が検出したレベルに基づいて、前記第１レベル調整部の減衰率又は増幅率を制御するための第１制御電圧を生成する第１制御電圧生成回路と、前記第２近似回路を通過した前記第１発振信号のレベルを検出する第２レベル検出回路と、前記第２レベル検出回路が検出したレベルに基づいて、前記第２レベル調整部の減衰率又は増幅率を制御するための第２制御電圧を生成する第２制御電圧生成回路と、前記第３近似回路を通過した前記第２発振信号のレベルを検出する第３レベル検出回路と、前記第３レベル検出回路が検出したレベルに基づいて、前記第１レベル調整部の減衰率又は増幅率を制御するための第３制御電圧を生成する第３制御電圧生成回路と、前記第４近似回路を通過した前記第２発振信号のレベルを検出する第４レベル検出回路と、前記第４レベル検出回路が検出したレベルに基づいて、前記第２レベル調整部の減衰率又は増幅率を制御するための第４制御電圧を生成する第４制御電圧生成回路と、をさらに有してもよい。
【００１２】
上記の発振器は、前記第１切替部が前記第１発振信号を前記第１レベル調整部に入力する状態の場合に、前記第１制御電圧生成回路が生成した前記第１制御電圧を前記第１レベル調整部に入力し、前記第１切替部が前記第２発振信号を前記第１レベル調整部に入力する状態の場合に、前記第３制御電圧生成回路が生成した前記第３制御電圧を前記第１レベル調整部に入力する第３切替部と、前記第２切替部が前記第１発振信号を前記第２レベル調整部に入力する状態の場合に、前記第２制御電圧生成回路が生成した前記第２制御電圧を前記第２レベル調整部に入力し、前記第２切替部が前記第２発振信号を前記第２レベル調整部に入力する状態の場合に、前記第４制御電圧生成回路が生成した前記第４制御電圧を前記第２レベル調整部に入力する第４切替部と、をさらに有してもよい。
【発明の効果】
【００１３】
本発明によれば、発振器が出力する発振信号の出力レベルの変動を抑制することができるという効果を奏する。
【図面の簡単な説明】
【００１４】
【図１】発振器の構成を示す図である。
【図２】第１周波数シンセサイザの構成を示す図である。
【図３】第２周波数シンセサイザの構成を示す図である。
【図４】レベル調整器に入力される電圧とレベル調整器における減衰量との関係を示す図である。
【図５】周波数特性近似回路の一例を示す図である。
【図６】周波数特性近似回路の周波数特性の一例を示す図である。
【図７】検波回路に入力される電圧と検波回路が出力する電圧との関係を示す図である。
【図８】制御電圧生成回路の一例を示す図である。
【図９】周波数特性近似回路の変形例を示す図である。
【発明を実施するための形態】
【００１５】
［発振器１の概要］
図１は、本実施の形態に係る発振器１の構成を示す図である。発振器１は、制御部１００と、第１周波数シンセサイザ１０１と、第２周波数シンセサイザ１０２とを有する。
【００１６】
制御部１００は、ＣＰＵ（Central Processing Unit）又はＦＰＧＡ（Field Programmable Gate Array）等のデジタルＩＣ（Integrated Circuit）であり、第１周波数シンセサイザ１０１及び第２周波数シンセサイザ１０２を制御する。具体的には、制御部１００は、例えば不図示のＲＯＭ（Read Only Memory）に記憶されたプログラムを実行することにより、第１周波数シンセサイザ１０１及び第２周波数シンセサイザ１０２を制御するための制御信号を出力する。
【００１７】
制御部１００は、例えば、第１周波数シンセサイザ１０１及び第２周波数シンセサイザ１０２の内部のスイッチを制御するためのＳＷ制御信号を出力する。また、制御部１００、第１周波数シンセサイザ１０１及び第２周波数シンセサイザ１０２の内部の可変減衰器を制御するためのＡＴＴ制御信号を出力する。
【００１８】
第１周波数シンセサイザ１０１及び第２周波数シンセサイザ１０２は、それぞれ異なる周波数の発振信号を出力する。第１周波数シンセサイザ１０１及び第２周波数シンセサイザ１０２が出力する発振信号の周波数は任意である。第１周波数シンセサイザ１０１及び第２周波数シンセサイザ１０２は、例えば、予め定められた周波数の発振信号を出力するが、制御部１００の制御から指示された周波数の発振信号を出力してもよい。
【００１９】
第１周波数シンセサイザ１０１及び第２周波数シンセサイザ１０２は、それぞれが生成する発振信号を他方に入力する。具体的には、第１周波数シンセサイザ１０１は、生成した発振信号を第２周波数シンセサイザ１０２に入力し、第２周波数シンセサイザ１０２は、生成した発振信号を第１周波数シンセサイザ１０１に入力する。第１周波数シンセサイザ１０１は、自身が生成した発振信号、又は第２周波数シンセサイザ１０２から入力された発振信号のいずれか一方を第１出力信号として出力することができる。同様に、第２周波数シンセサイザ１０２は、自身が生成した発振信号、又は第１周波数シンセサイザ１０１から入力された発振信号のいずれか一方を第２出力信号として出力することができる。このような構成により、発振器１は、第１出力信号及び第２出力信号の周波数を切り替えることができる。
【００２０】
［第１周波数シンセサイザ１０１の構成］
図２は、第１周波数シンセサイザ１０１の構成を示す図である。また、図３は、第２周波数シンセサイザ１０２の構成を示す図である。
【００２１】
図２に示すように、第１周波数シンセサイザ１０１は、ＰＬＬ１１−１と、結合器１２−１と、複数の分配器１３（１３−１及び１３−２）と、複数の減衰器１４（１４−１及び１４−２）と、複数のスイッチ１５（１５−２、１５−３、１５−８及び１５−１０）と、レベル調整器１６−１と、増幅器１７−１と、複数の可変減衰器１８（１８−１及び１８−２）と、複数の周波数特性近似回路１９（１９−１及び１９−２）と、複数の検波回路２０（２０−１及び２０−２）と、複数の制御電圧生成回路２１（２１−１及び２１−２）と、を有する。
【００２２】
図３に示すように、第２周波数シンセサイザ１０２は、ＰＬＬ１１−２と、結合器１２−２と、複数の分配器１３（１３−３及び１３−４）と、複数の減衰器１４（１４−３及び１４−４）と、複数のスイッチ１５（１５−４、１５−５、１５−９及び１５−１１）と、レベル調整器１６−２と、増幅器１７−２と、複数の可変減衰器１８（１８−３及び１８−４）と、複数の周波数特性近似回路１９（１９−３及び１９−４）と、複数の検波回路２０（２０−３及び２０−４）と、複数の制御電圧生成回路２１（２１−３及び２１−４）とを有する。
【００２３】
（第１出力信号の出力経路）
ＰＬＬ１１−１は、所定の周波数の第１発振信号を生成する。ＰＬＬ１１−１は、例えば制御部１００により設定された周波数の第１発振信号を生成する。ＰＬＬ１１−１は、生成した第１発振信号を結合器１２に入力する。
【００２４】
結合器１２−１は、ＰＬＬ１１−１から入力された第１発振信号を分配器１３−１と分配器１３−２とに出力する。分配器１３−１は、結合器１２−１から入力された第１発振信号を減衰器１４−１と減衰器１４−２とに分配する。
【００２５】
減衰器１４−１及び減衰器１４−２は、分配器１３−１から入力された第１発振信号を予め定められたレベル（すなわち発振信号の振幅レベル）に減衰させる。減衰器１４−１は、減衰後の第１発振信号をスイッチ１５−２に入力し、減衰器１４−２は、減衰後の第１発振信号をスイッチ１５−３に入力する。
【００２６】
スイッチ１５−２は、制御部１００から入力されるＳＷ制御信号に基づいて、減衰器１４−１から入力された第１発振信号を第１出力信号として出力するか否かを切り替える。スイッチ１５−２は、減衰器１４−１から入力された第１発振信号を第１出力信号として出力する場合、入力された第１発振信号をスイッチ１５−８に接続された端子に出力する状態になる。一方、スイッチ１５−２は、減衰器１４−１から入力された第１発振信号を第１出力信号として出力しない場合、入力された第１発振信号を、抵抗を介してグランドに接続された端子に出力する状態になる。
【００２７】
スイッチ１５−３は、制御部１００から入力されるＳＷ制御信号に基づいて、減衰器１４−２から入力された第１発振信号を第２周波数シンセサイザ１０２に出力するか否かを切り替える。スイッチ１５−３は、減衰器１４−２から入力された第１発振信号を、第２周波数シンセサイザ１０２から第２出力信号として出力する場合、入力された第１発振信号を、第２周波数シンセサイザ１０２のスイッチ１５−９に接続された端子に出力する状態になる。一方、スイッチ１５−３は、減衰器１４−２から入力された第１発振信号を第２出力信号として出力しない場合、入力された第１発振信号を、抵抗を介してグランドに接続された端子に出力する状態になる。
【００２８】
スイッチ１５−８は、ＳＷ制御信号に基づいて、スイッチ１５−２を介して入力された第１発振信号を第１出力信号として出力するか、第２周波数シンセサイザ１０２のスイッチ１５−４を介して入力された第２発振信号を第１出力信号として出力するかを切り替える第１切替部である。
【００２９】
スイッチ１５−１０は、スイッチ１５−８が第１発振信号をレベル調整器１６−１に入力する状態の場合に、制御電圧生成回路２１−１が生成した第１制御電圧をレベル調整器１６−１に入力し、スイッチ１５−８が第２発振信号をレベル調整器１６−１に入力する状態の場合に、制御電圧生成回路２１−３が生成した第３制御電圧をレベル調整器１６−１に入力する第３切替部である。
【００３０】
レベル調整器１６−１は、第１レベル調整部であり、周波数特性近似回路１９−１を通過した第１発振信号のレベルに基づいて、ＰＬＬ１１−１とレベル調整器１６−１との間の第１信号伝送路を伝送された第１発振信号のレベルを調整する。また、レベル調整器１６−１は、第２周波数シンセサイザ１０２が有する周波数特性近似回路１９−３を通過した第２発振信号のレベルに基づいて、ＰＬＬ１１−２とレベル調整器１６−１との間の第３信号伝送路を伝送された第２発振信号のレベルを調整する。具体的には、レベル調整器１６−１は、スイッチ１５−１０を介して入力される制御電圧に基づいて、スイッチ１５−８から入力される第１発振信号又は第２発振信号のレベルを調整する。
【００３１】
レベル調整器１６−１は、スイッチ１５−８から第１発振信号が入力される場合、制御電圧生成回路２１−１により生成された第１制御電圧に基づいて増幅率又は減衰率を制御することで第１発振信号のレベルを調整する。詳細については後述するが、第１制御電圧は、ＰＬＬ１１−１からレベル調整器１６−１までの第１信号伝送路の周波数特性を近似した特性の周波数特性近似回路１９−１に第１発振信号が入力された場合のレベルに基づいて制御電圧生成回路２１−１が生成した電圧である。
【００３２】
また、レベル調整器１６−１は、スイッチ１５−８から第２発振信号が入力される場合、スイッチ１５−１０を介して第２周波数シンセサイザ１０２の制御電圧生成回路２１−３から入力される第３制御電圧に基づいて第２発振信号のレベルを調整する。詳細については後述するが、第３制御電圧は、ＰＬＬ１１−２からレベル調整器１６−１までの第３信号伝送路の周波数特性を近似した特性の周波数特性近似回路１９−２に第２発振信号が入力された場合のレベルに基づいて制御電圧生成回路２１−３が生成した電圧である。
【００３３】
レベル調整器１６−１は、レベルを調整した後の第１発振信号又は第２発振信号を増幅器１７−１に入力する。増幅器１７−１は、レベル調整器１６−１から入力された第１発振信号又は第２発振信号を増幅して第１出力信号として出力する。
【００３４】
（第２出力信号の出力経路）
ＰＬＬ１１−２は、ＰＬＬであり、所定の周波数の第２発振信号を生成する。ＰＬＬ１１−２は、例えば制御部１００により設定された周波数の第２発振信号を生成する。ＰＬＬ１１−２は、生成した第２発振信号を結合器１２−２に入力する。
【００３５】
結合器１２−２は、ＰＬＬ１１−２から入力された第２発振信号を分配器１３−３と分配器１３−４とに出力する。分配器１３−３は、結合器１２−２から入力された第２発振信号を減衰器１４−３と減衰器１４−４とに分配する。
【００３６】
減衰器１４−３及び減衰器１４−４は、分配器１３−３から入力された第２発振信号を予め定められたレベルに減衰させる。減衰器１４−３は、減衰後の第２発振信号をスイッチ１５−５に入力し、減衰器１４−４は、減衰後の第２発振信号をスイッチ１５−４に入力する。
【００３７】
スイッチ１５−５は、制御部１００から入力されるＳＷ制御信号に基づいて、減衰器１４−３から入力された第２発振信号を第２出力信号として出力するか否かを切り替える。スイッチ１５−５は、減衰器１４−３から入力された第２発振信号を第２出力信号として出力する場合、入力された第２発振信号をスイッチ１５−９に接続された端子に出力する状態になる。一方、スイッチ１５−５は、減衰器１４−３から入力された第２発振信号を第２出力信号として出力しない場合、入力された第２発振信号を、抵抗を介してグランドに接続された端子に出力する状態になる。
【００３８】
スイッチ１５−４は、制御部１００から入力されるＳＷ制御信号に基づいて、減衰器１４−４から入力された第２発振信号を第１周波数シンセサイザ１０１に出力するか否かを切り替える。スイッチ１５−４は、減衰器１４−４から入力された第２発振信号を、第１周波数シンセサイザ１０１から第１出力信号として出力する場合、入力された第２発振信号を、第１周波数シンセサイザ１０１のスイッチ１５−８に接続された端子に出力する状態になる。一方、スイッチ１５−４は、減衰器１４−４から入力された第２発振信号を第１出力信号として出力しない場合、入力された第２発振信号を、抵抗を介してグランドに接続された端子に出力する状態になる。
【００３９】
スイッチ１５−９は、ＳＷ制御信号に基づいて、スイッチ１５−５を介して入力された第２発振信号を第２出力信号として出力するか、第１周波数シンセサイザ１０１のスイッチ１５−３を介して入力された第１発振信号を第２出力信号として出力するかを切り替える第２切替部である。
【００４０】
スイッチ１５−１０は、スイッチ１５−９が第１発振信号をレベル調整器１６−２に入力する状態の場合に、制御電圧生成回路２１−２が生成した第２制御電圧をレベル調整器１６−２に入力し、スイッチ１５−９が第２発振信号をレベル調整器１６−２に入力する状態の場合に、制御電圧生成回路２１−４が生成した第４制御電圧をレベル調整器１６−２に入力する第４切替部である。
【００４１】
レベル調整器１６−２は、第２レベル調整部であり、第１周波数シンセサイザ１０１が有する周波数特性近似回路１９−２を通過した第１発振信号のレベルに基づいて、ＰＬＬ１１−１とレベル調整器１６−２との間の第２信号伝送路を伝送された第１発振信号のレベルを調整する。また、レベル調整器１６−３は、周波数特性近似回路１９−４を通過した第２発振信号のレベルに基づいて、ＰＬＬ１１−２とレベル調整器１６−２との間の第４信号伝送路を伝送された第２発振信号のレベルを調整する。具体的には、レベル調整器１６−２は、スイッチ１５−１１を介して入力される制御電圧に基づいて、スイッチ１５−９から入力される第１発振信号又は第２発振信号のレベルを調整する。
【００４２】
レベル調整器１６−２は、スイッチ１５−９から第１発振信号が入力される場合、スイッチ１５−１１を介して第１周波数シンセサイザ１０１の制御電圧生成回路２１−２から入力される第２制御電圧に基づいて第１発振信号のレベルを調整する。第２制御電圧は、ＰＬＬ１１−１からレベル調整器１６−２までの第２信号伝送路の周波数特性を近似した特性の周波数特性近似回路１９−２に第１発振信号が入力された場合のレベルに基づいて制御電圧生成回路２１−２が生成した電圧である。
【００４３】
また、レベル調整器１６−２は、スイッチ１５−９から第２発振信号が入力される場合、制御電圧生成回路２１−４により生成された第４制御電圧に基づいて増幅率又は減衰率を制御することで第２発振信号のレベルを調整する。第４制御電圧は、ＰＬＬ１１−２からレベル調整器１６−２までの第４信号伝送路の周波数特性を近似した特性の周波数特性近似回路１９−４に第２発振信号が入力された場合のレベルに基づいて制御電圧生成回路２１−４が生成した電圧である。
【００４４】
レベル調整器１６−２は、レベルを調整した後の第１発振信号又は第２発振信号を増幅器１７−２に入力する。増幅器１７−２は、レベル調整器１６−２から入力された第１発振信号又は第２発振信号を増幅して第２出力信号として出力する。
【００４５】
（第１制御電圧を発生するための回路）
続いて、図２を参照しながら、第１発振信号を第１出力信号として出力する場合にレベル調整器１６−１の増幅率又は減衰率を制御するために用いられる第１制御電圧を発生するための構成について説明する。
【００４６】
可変減衰器１８−１は、制御部１００から入力されるＡＴＴ制御信号に基づいて、分配器１３−２を介して入力される第１発振信号を減衰させる。可変減衰器１８−１は、減衰後の第１発振信号を周波数特性近似回路１９−１に入力する。
【００４７】
図４は、レベル調整器１６−１に入力される電圧とレベル調整器１６−１における減衰量との関係を示す図である。入力電圧が０．５Ｖから２．５Ｖまでの範囲では、入力電圧が大きくなるにつれてほぼ線形に減衰量が大きくなる。
【００４８】
周波数特性近似回路１９−１は、第１発振信号が入力され、ＰＬＬ１１−１からレベル調整器１６−１までの第１信号伝送路の周波数特性を近似する第１近似回路である。図５は、周波数特性近似回路１９−１の一例を示す図である。周波数特性近似回路１９−１は、抵抗Ｒ２１，Ｒ２２、インダクタＬ１，Ｌ２及びキャパシタＣ１，Ｃ２を有する。抵抗Ｒ２１と抵抗Ｒ２２とは直列に接続されている。抵抗Ｒ２１及び抵抗Ｒ２２と並列に、インダクタＬ１及びキャパシタＣ１が直列に接続されている。また、抵抗Ｒ２１と抵抗Ｒ２２の接続点とグランドとの間に、インダクタＬ２及びキャパシタＣ２が並列に接続されている。
【００４９】
周波数特性近似回路１９−１は、結合器１２−１からレベル調整器１６−１までの経路の周波数特性と同等の周波数特性を有する。したがって、周波数特性近似回路１９−１から出力される第１発振信号は、レベル調整器１６−１に入力される第１発振信号と同等の位相及びレベルを有している。
【００５０】
図６は、周波数特性近似回路１９−１の周波数特性の一例を示す図である。図６は、図５に示した周波数特性近似回路１９−１において、Ｒ２１＝Ｒ２２＝５０Ω、Ｌ１＝１．５ｎＨ、Ｃ１＝０．２ｐＦ、Ｌ２＝１．８ｎＨ、Ｃ２＝０．１ｐＦの場合の周波数特性を示している。
【００５１】
検波回路２０−１は、周波数特性近似回路１９−１から出力された第１発振信号のレベルを検出する第１レベル検出回路である。検波回路２０−１は、検出したレベルを示す電圧（以下、検波回路出力電圧という）の信号を制御電圧生成回路２１−１に印加する。制御電圧生成回路２１−１は、検波回路出力電圧に基づいて、レベル調整器１６−１を制御するための第１制御電圧を生成する。
【００５２】
図７は、検波回路２０−１に入力される電圧と検波回路２０−１が出力する電圧との関係を示す図である。図７に示すように、検波回路２０−１は、入力される電圧が大きくなればなるほど出力電圧を小さくするように構成されている。入力電圧が約−５０ｄＢｍから−１５ｄＢｍの範囲においては、出力電圧が入力電圧に対してほぼ線形に変化している。検波回路２０−１に入力される第１発振信号の電圧の範囲において検波回路２０−１が線形に動作するようになっていることで、後段の制御電圧生成回路２１−１が生成する制御電圧の精度を向上させることができる。
【００５３】
図８は、制御電圧生成回路２１−１の一例を示す図である。制御電圧生成回路２１−１は、検波回路２０−１が検出したレベルに基づいて、レベル調整器１６−１の減衰率又は増幅率を制御するための第１制御電圧を生成する。制御電圧生成回路２１−１は、第１差動増幅器２１１及び第２差動増幅器２１２を有する。
第１差動増幅器２１１は、検波回路２０−１の出力電圧を、基準電圧Ｖｒｅｆ１を抵抗Ｒ１及びＲ２で分圧した電圧と比較し、レベル調整器１６−１の減衰量を制御するための第１制御電圧の電圧を調整するための調整電圧Ｖａｄｊを生成する。第２差動増幅器２１２は、調整電圧Ｖａｄｊを、基準電圧Ｖｒｅｆ２を抵抗Ｒ７及びＲ８で分圧した電圧と比較することにより、第１制御電圧を生成する。
【００５４】
以下、制御電圧生成回路２１−１を構成する各素子の定数の決定方法について説明する。
まず、第１出力信号の出力レベルが規定値になるときに検波回路２０−１に入力する電力レベルの設計値Ｖｉｎを決定する。検波回路２０−１への入力電力は、図７に示した検波回路２０−１への入力電圧と検波回路２０−１の出力電圧との関係が線形な領域の中央付近になるように設定する。
【００５５】
続いて、決定した電力レベルの設計値Ｖｉｎが検波回路２０−１に入力された際に検波回路２０−１から出力される電圧をＶｏ（例えば０．９Ｖ）とするとき、Ｖｒｅｆ１、Ｒ１及びＲ２を、以下の式を満たすように決定する。
Ｖｒｅｆ１≧Ｖｏ
Ｖｏ＝Ｖｒｅｆ１×Ｒ２／（Ｒ１＋Ｒ２）
【００５６】
次に、第１出力信号の電力レベルが規定値になる際にレベル調整器１６−１に入力される制御電圧の設計値Ｖｃ（例えば１．５Ｖ）を決定する。設計値Ｖｃは、図４に示したレベル調整器１６−１への入力電圧と減衰量との関係が線形な領域の中央付近になるように設定する。
【００５７】
このように設計値Ｖｃを決定したとき、Ｖｒｅｆ２、Ｒ７及びＲ８を、以下の式を満たすように決定する。
Ｖｒｅｆ２≧Ｖｃ
Ｖｃ＝Ｖｒｅｆ２×Ｒ８／（Ｒ７＋Ｒ８）
【００５８】
続いて、図７に示した検波回路２０−１への入力電圧と検波回路２０−１の出力電圧との関係を示すグラフの傾きの逆数をＳｄｅｔ、図４に示したレベル調整器１６−１への入力電圧と減衰量との関係を示すグラフの傾きの逆数をＳａｔｔとした場合に、Ｒ３、Ｒ４、Ｒ５及びＲ６の値が以下の関係を満たすように決定する。
−Ｓａｔｔ／Ｓｄｅｔ＝Ｒ５／Ｒ３＝Ｒ６／Ｒ４、Ｒ３＝Ｒ４、Ｒ５＝Ｒ６
また、Ｒ９＝Ｒ１０＝Ｒ１１＝Ｒ１２になるように、Ｒ９、Ｒ１０、Ｒ１１及びＲ１２の値を決定する。
【００５９】
そして、ＰＬＬ１１−１から結合器１２−１を経由して検波回路２０−１に入力される電力が上記の設計値Ｖｉｎになるように、可変減衰器１８−１に入力するＡＴＴ制御信号の電圧を決定する。以上の手順により、各検波回路２０−１において、ＰＬＬ１１−１から増幅器１７−１までの経路と周波数特性の傾きが等しく、絶対値のみが異なる回路によりレベル検波を行い、検波結果に基づく電圧をレベル調整器１６−１に入力することで、周波数特性の偏差による出力レベルの偏差を抑制することができる。
【００６０】
（第２制御電圧を発生するための回路）
続いて、第２周波数シンセサイザ１０２から第１発振信号を出力する際にレベル調整器１６−２を制御するために用いられる第２制御電圧を発生する回路について説明する。可変減衰器１８−２から制御電圧生成回路２１−２までの回路が、第２制御電圧を発生する。
【００６１】
周波数特性近似回路１９−２は、第１発振信号が入力され、ＰＬＬ１１−１からレベル調整器１６−２までの第２信号伝送路の周波数特性と同等の周波数特性を有する第２近似回路である。周波数特性近似回路１９−２は、周波数特性近似回路１９−１と同等の構成により実現できるが、回路定数が周波数特性近似回路１９−１と異なっている。
【００６２】
検波回路２０−２は、周波数特性近似回路１９−２を通過した前記第１発振信号のレベルを検出する第２レベル検出回路であり、検波回路２０−１と同等の構成である。検波回路２０−２は、検出したレベルを示す信号を制御電圧生成回路２１−２に入力する。
【００６３】
制御電圧生成回路２１−２は、検波回路２０−２が検出したレベルに基づいて、レベル調整器１６−２の減衰率又は増幅率を制御するための第２制御電圧を生成する。制御電圧生成回路２１−２の構成は、制御電圧生成回路２１−１の構成と同等である。ただし、制御電圧生成回路２１−２の回路定数は、第２出力信号の出力レベルが規定値になるときに検波回路２０−２に入力する電力レベルの設計値Ｖｉｎを決定することにより設定される。そして、ＰＬＬ１１−１から結合器１２−１を経由して検波回路２０−２に入力される電力が設計値Ｖｉｎになるように、可変減衰器１８−２に入力するＡＴＴ制御信号の電圧を決定する。
【００６４】
（第３制御電圧を発生するための回路）
続いて、第１周波数シンセサイザ１０１から第２発振信号を出力する際にレベル調整器１６−１を制御するために用いられる第３制御電圧を発生する回路について説明する。可変減衰器１８−３から制御電圧生成回路２１−３までの回路が、第３制御電圧を発生する。
【００６５】
周波数特性近似回路１９−３は、第２発振信号が入力され、ＰＬＬ１１−２からレベル調整器１６−１までの第３信号伝送路の周波数特性と同等の周波数特性を有する第３近似回路である。周波数特性近似回路１９−３は、周波数特性近似回路１９−１と同等の構成により実現できるが、回路定数が周波数特性近似回路１９−１と異なっている。
【００６６】
検波回路２０−３は、周波数特性近似回路１９−３を通過した前記第２発振信号のレベルを検出する第３レベル検出回路であり、検波回路２０−１と同等の構成である。検波回路２０−３は、検出したレベルを示す信号を制御電圧生成回路２１−３に入力する。
【００６７】
制御電圧生成回路２１−３は、検波回路２０−３が検出したレベルに基づいて、レベル調整器１６−１の減衰率又は増幅率を制御するための第３制御電圧を生成する。制御電圧生成回路２１−３の構成は、制御電圧生成回路２１−１の構成と同等である。ただし、制御電圧生成回路２１−３の回路定数は、第１出力信号の出力レベルが規定値になるときに検波回路２０−３に入力する電力レベルの設計値Ｖｉｎを決定することにより設定される。そして、ＰＬＬ１１−２から結合器１２−２を経由して検波回路２０−３に入力される電力が設計値Ｖｉｎになるように、可変減衰器１８−３に入力するＡＴＴ制御信号の電圧を決定する。
【００６８】
（第４制御電圧を発生するための回路）
続いて、第２周波数シンセサイザ１０２から第２発振信号を出力する際にレベル調整器１６−２を制御するために用いられる第４制御電圧を発生する回路について説明する。可変減衰器１８−４から制御電圧生成回路２１−４までの回路が、第４制御電圧を発生する。
【００６９】
周波数特性近似回路１９−４は、第２発振信号が入力され、ＰＬＬ１１−２からレベル調整器１６−２までの第４信号伝送路の周波数特性と同等の周波数特性を有する第４近似回路である。周波数特性近似回路１９−４は、周波数特性近似回路１９−１と同等の構成により実現できるが、回路定数が周波数特性近似回路１９−１と異なっている。
【００７０】
検波回路２０−４は、周波数特性近似回路１９−４を通過した前記第２発振信号のレベルを検出する第４レベル検出回路であり、検波回路２０−１と同等の構成である。検波回路２０−４は、検出したレベルを示す信号を制御電圧生成回路２１−４に入力する。
【００７１】
制御電圧生成回路２１−４は、検波回路２０−４が検出したレベルに基づいて、レベル調整器１６−２の減衰率又は増幅率を制御するための第４制御電圧を生成する。制御電圧生成回路２１−４の構成は、制御電圧生成回路２１−１の構成と同等である。ただし、制御電圧生成回路２１−４の回路定数は、第２出力信号の出力レベルが規定値になるときに検波回路２０−４に入力する電力レベルの設計値Ｖｉｎを決定することにより設定される。そして、ＰＬＬ１１−２から結合器１２−２を経由して検波回路２０−４に入力される電力が設計値Ｖｉｎになるように、可変減衰器１８−４に入力するＡＴＴ制御信号の電圧を決定する。
【００７２】
（変形例）
図９は、周波数特性近似回路１９の変形例である周波数特性近似回路１９０の構成を示す図である。周波数特性近似回路１９０は、温度補償回路を有しているという点で、周波数特性近似回路１９と異なる。
【００７３】
周波数特性近似回路１９０は、キャパシタＣ１と並列に設けられた可変容量ダイオードＤ１、及びキャパシタＣ２と並列に設けられた可変容量ダイオードＤ２を有する。また、周波数特性近似回路１９０は、温度に応じて可変容量ダイオードＤ１に印加する電圧を変化させる温度補償回路１９１、及び温度に応じて可変容量ダイオードＤ２に印加する電圧を変化させる温度補償回路１９２を有する。
【００７４】
温度補償回路１９１及び温度補償回路１９２は、それぞれＮＴＣサーミスタを有しており、温度に応じて抵抗値を変化させることで、可変容量ダイオードＤ１及び可変容量ダイオードＤ２に印加する電圧を変化させる。可変容量ダイオードＤ１には、Ｄ／Ａコンバータ１９３を介して制御電圧が入力され、可変容量ダイオードＤ２には、Ｄ／Ａコンバータ１９４を介して制御電圧が入力される。周波数特性近似回路１９０は、このような構成により、温度変化の影響を抑制することができる。なお、図９におけるＣ３及びＣ４は、直流カット用のキャパシタである。
【００７５】
［発振器１による効果］
以上説明したように、発振器１は、ＰＬＬ１１とレベル調整器１６との間の信号伝送路の周波数特性を近似する周波数特性近似回路１９を有し、レベル調整器１６は、周波数特性近似回路１９を通過した発振信号のレベルに基づいて、上記の信号伝送路上を伝送された発振信号のレベルを調整してから出力する。このようにすることで、発振器１は、レベル調整器１６に入力される発振信号が伝送される信号伝送路の周波数特性の影響により、出力信号を切り替えた際に出力信号のレベルが変動してしまうことを抑制できる。また、発振器１は、周波数特性近似回路１９を通過した発振信号のレベルに基づいて発振信号のレベルを調整できるので、レベル調整部の後段で検出したレベルに基づいてレベル調整部の増幅率又は減衰率を調整する構成に比べて、レベル調整の応答速度を向上させることができる。
【００７６】
また、発振器１の構成によれば、第１発振信号から第２発振信号に切り替える場合に、第１発振信号を出力している間に、第２発振信号に切り替えた後にレベル調整器１６に入力する制御電圧を生成しておくことができる。したがって、発振器１は、第１発振信号から第２発振信号に切り替えた直後から、適切なレベルで第２発振信号を出力することができる。
【００７７】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００７８】
例えば、以上の説明においては、複数の発振信号を出力する発振器１を例示したが、本発明は、一つの発振信号を出力する発振器にも適用することができる。この場合、発振器は、周波数特性近似回路１９、検波回路２０及び制御電圧生成回路２１は、それぞれ一つずつ有する構成であってもよい。
【００７９】
また、第１周波数シンセサイザ１０１が可変減衰器１８−１、周波数特性近似回路１９−１、検波回路２０−１及び制御電圧生成回路２１−１を有しておらず、第２周波数シンセサイザ１０２が可変減衰器１８−４、周波数特性近似回路１９−４、検波回路２０−４及び制御電圧生成回路２１−４を有していない構成であってもよい。
【符号の説明】
【００８０】
１、２  発振器
１１  ＰＬＬ
１２  結合器
１３  分配器
１４  減衰器
１５  スイッチ
１６  レベル調整器
１７  増幅器
１８  可変減衰器
１９  周波数特性近似回路
２０  検波回路
２１  制御電圧生成回路
１００  制御部
１０１  第１周波数シンセサイザ
１０２  第２周波数シンセサイザ
２１１  第１差動増幅器
２１２  第２差動増幅器
１９０  周波数特性近似回路
１９１  温度補償回路
１９２  温度補償回路
１９３  Ｄ／Ａコンバータ
１９４  Ｄ／Ａコンバータ
【図１】
2018152726.tif 000003
【図２】
2018152726.tif 000004
【図３】
2018152726.tif 000005
【図４】
2018152726.tif 000006
【図５】
2018152726.tif 000007
【図６】
2018152726.tif 000008
【図７】
2018152726.tif 000009
【図８】
2018152726.tif 000010
【図９】
2018152726.tif 000011