(57)【要約】【課題】保護素子が形成された半導体基板の絶縁層にローパスフィルタ用の受動素子を空間効率よく実現する。【解決手段】保護素子１０が形成された半導体基板２０の表面が絶縁層３０で覆われている。絶縁層３０内に導電層７が設けられている。細長導体７６で作られたコイル６が、導電層７の上方で導電層７に平行な面内で二次元的に広がっている。絶縁層３０の表面に、入力端子３と出力端子４とグランド端子５が露出している。入力端子３にコイル６の一端６ａが電気的に接続されている。コイル６の他端６ｂと保護素子１０の高電位側端子１１が出力端子４に電気的に接続されている。保護素子１０の低電位側端子１２と導電層７がグランド端子５に電気的に接続されている。コイル６と導電層７がローパスフィルタ用のコンデンサ５６を構成する。【選択図】図２
2018152435.tif 000002
【特許請求の範囲】
【請求項１】
過電力が加わると点弧する保護素子が形成されている半導体基板と、
前記半導体基板の表面を覆っている絶縁層と、
前記絶縁層に設けられており、前記半導体基板の表面と平行な面内に拡がっている導電層と、
コイルと抵抗のいずれか一方の受動素子であって、細長導体で作られおり、前記導電層の上方で、前記導電層と平行な面内で渦巻き状あるいはジグザグに湾曲している受動素子と、
前記絶縁層の表層に露出している入力端子と出力端子とグランド端子と、
を備えており、
前記入力端子に前記受動素子の一端が電気的に接続されており、
前記受動素子の他端と前記保護素子の高電位側端子が前記出力端子に電気的に接続されており、
前記保護素子の低電位側端子と前記導電層が前記グランド端子に電気的に接続されている、保護装置。
【請求項２】
コイルと抵抗のいずれか一方の別の受動素子であって、別の細長導体で作られており、前記導電層と前記半導体基板の間で、前記導電層と平行な面内で渦巻き状あるいはジグザグに湾曲しており、前記受動素子の他端と前記高電位側端子の接続点と、前記出力端子との間に電気的に接続されている別の受動素子をさらに備えていることを特徴とする請求項１に記載の保護装置。
【請求項３】
前記細長導体と前記導電層の間の寄生容量が、前記保護素子と前記導電層の間の寄生容量よりも大きいことを特徴とする請求項１に記載の保護装置。
【請求項４】
前記別の細長導体と前記導電層の間の寄生容量が、前記保護素子と前記別の細長導体の間の寄生容量よりも大きいことを特徴とする請求項２に記載の保護装置。
【請求項５】
前記保護素子は、ツェナーダイオードを含むことを特徴とする請求項１から４のいずれか１項に記載の保護装置。
【請求項６】
前記保護素子は、サイリスタを含むことを特徴とする請求項５に記載の保護装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、負荷回路に過電力が流れることを防止する保護装置に関する。特に、過電力が加わると点弧する保護素子が形成された半導体基板の絶縁層に、高周波の入力をカットするローパスフィルタ用のコイル又は抵抗とコンデンサを簡単な構造で実現する技術に関する。
【背景技術】
【０００２】
電源と負荷回路の間に接続され、負荷回路を過電力から保護する保護装置が知られている。そのような保護装置の例として、ツェナーダイオードや、ツェナーダイオードとサイリスタを組み合わせた保護素子が半導体基板に形成された装置がある。例えば、特許文献１に、ツェナーダイオードとサイリスタを組み合わせた保護素子が形成された半導体基板が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１９８１９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
保護素子の応答帯域よりも高い周波数の入力（ノイズやサージ電流／サージ電圧）にも対応すべく、保護装置の入力と出力の間に、保護素子に加えて、コイルと抵抗とコンデンサの少なくとも一つを含むローパスフィルタを備えることが望ましい。ただし、コイルや抵抗やコンデンサによるローパスフィルタを半導体基板とは別個に備えると保護装置の体格が大きくなってしまう。本明細書は、保護素子が形成されている半導体基板の表面を絶縁層で覆い、その絶縁層の中に、高周波の入力をカットするローパスフィルタ用のコイル又は抵抗とコンデンサを簡単な構造で実現する技術を提供する。なお、コイルとコンデンサと抵抗は、受動素子と総称される。
【課題を解決するための手段】
【０００５】
本明細書が開示する保護装置は、半導体基板と、絶縁層と、導電層と、受動素子を備える。半導体基板には、過電力が加わると点弧する保護素子が形成されている。絶縁層は、保護素子を覆うように、半導体基板の表面に設けられている。以下、説明の便宜上、半導体基板と絶縁層の境界から絶縁層の表面へ向かう方向を「上方」と表現する。導電層は、保護素子の上方で絶縁層に設けられており、半導体基板の表面と平行な面内に拡がっている。受動素子は、細長導体で作られたコイル又は抵抗である。その受動素子は、絶縁層内にて導電層の上方に形成されている。受動素子がコイルの場合は、導電層と平行な面内で細長導体が渦巻き状に拡がっている。受動素子が抵抗の場合は、導電層と平行な面内で細長導体がジグザグに湾曲している。いずれの場合も、細長導体で作られた受動素子は、導電層と対向するように二次元的に拡がっている。本明細書が開示する保護装置は、さらに、絶縁層の表面に露出している入力端子と出力端子とグランド端子を備えている。入力端子に受動素子の一端が電気的に接続されている。受動素子の他端と保護素子の高電位側端子と出力端子が電気的に接続されている。保護素子の低電位側端子と導電層がグランド端子に電気的に接続されている。
【０００６】
上記の保護装置では、導電層に対向して二次元的に広がっている受動素子と導電層が、それらの間の寄生容量を利用してコンデンサを構成する。上記の保護装置は、細長導体と導電層が、ローパスフィルタのコイル（あるいは抵抗）とコンデンサを構成する。通常、コンデンサには、２個の導体（２個の電極）が必要であり、コイル（又は抵抗）には１個の導体が必要である。上記の保護装置は、２個の導体（細長導体と導電層）で、絶縁層内にコイル（又は抵抗）とコンデンサを実現することができる。上記の保護装置は、ＬＣ型（コイルとコンデンサ）又は、ＲＣ型（抵抗とコンデンサ）のローパスフィルタを、簡単な構造で絶縁層内にコンパクトに実現することができる。
【０００７】
本明細書が開示する保護装置は、さらに、別の受動素子を備えてもよい。別の受動素子は、別の細長導体で作られたコイル又は抵抗である。別の受動素子は、絶縁層内にて導電層と半導体基板の間で導電層と対向するように配置されている。別の受動素子がコイルの場合は、導電層と平行な面内で細長導体が渦巻き状に拡がっている。別の受動素子が抵抗の場合は、導電層と平行な面内で細長導体がジグザグに湾曲している。いずれの場合も、別の受動素子は、導電層と対向するように二次元的に拡がっている。別の受動素子は、上記した受動素子の他端と保護素子の高電位側端子との接続点と、出力端子との間に電気的に接続されている。別の細長導体と導電層が、それらの間の寄生容量を利用して別のコンデンサを構成する。別の受動素子である別の細長導体と導電層は、保護素子と出力端子の間に接続される別のローパスフィルタ（ＬＣ型又はＲＣ型）を構成する。別の細長導体を備えた保護装置は、３個の導体（２個の細長導体と導電層）で、保護素子の前段と後段にそれぞれＬＣ型（又はＲＣ型）のローパスフィルタを備えることが可能となる。
【０００８】
本明細書が開示する保護装置は、細長導体と導電層の間の寄生容量を積極的に利用する。一方、狭い絶縁層に複数の導体を設けると、複数の導体の間に意図しない寄生容量が発生するおそれがある。保護装置の場合、絶縁層内に配置された導体間に意図しない寄生容量が発生すると、その寄生容量を通じて高周波ノイズやサージが電源から保護素子又は負荷回路に伝播するおそれがある。本明細書が開示する保護装置は、絶縁層内に導電層と、導電層と平行に二次元的に拡がる細長導体との間の寄生容量を積極的に利用してローパスフィルタ用のコンデンサを実現する。あるいは、さらに、細長導体とは反対側で導電層と平行に二次元的に拡がる別の細長導体との間の寄生容量を利用して別のローパスフィルタ用のコンデンサを実現する。いずれにしても、導電層と平行な細長導体のみで構成されるので、積極的に利用する寄生容量の他に余計な寄生容量が発生する可能性が小さい。
【０００９】
唯一考えられる余計な寄生容量は、半導体基板に形成された保護素子と導電層の間の寄生容量である。そこで、本明細書が開示する保護装置は、細長導体と導電層の間の寄生容量が、保護素子と導電層の間の寄生容量よりも大きくなるように各導体を配置することが望ましい。別の細長導体を備える場合には、別の細長導体と導電層の間の寄生容量が、保護素子と別の細長導体の間の寄生容量よりも大きいことが望ましい。寄生容量の大きさは、例えば、細長導体と導電層の間隔で調整することが可能である。上記した寄生容量の関係を満たすと、導電層と細長導体の間の寄生容量（あるいは、導電層と別の細長導体の間の容量）が支配的となり、導電層と保護素子（あるいは別の細長導体と保護素子）の間の寄生容量の影響を抑えることができる。
【００１０】
半導体基板に形成される保護素子は、例えばツェナーダイオード、あるいはツェナーダイオードを含む回路であってよい。ツェナーダイオードを含む回路の一例は、ツェナーダイオードとサイリスタを組み合わせた保護回路である。半導体基板に形成される保護素子とその等価回路は、発明の詳細な説明で具体的に例示する。
【００１１】
本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。
【図面の簡単な説明】
【００１２】
【図１】第１実施例の保護装置の模式的な分解図である。
【図２】第１実施例の保護装置の断面図である。
【図３】第１実施例の保護装置の等価回路図である。
【図４】変形例の保護装置の模式的な分解図である。
【図５】第２実施例の保護装置の模式的な分解図である。
【図６】第２実施例の保護装置の断面図である。
【図７】第２実施例の保護装置の等価回路図である。
【図８】第２実施例の保護装置の断面図である（保護素子と第２コイルと導電層の間隔を説明する図）。
【発明を実施するための形態】
【００１３】
（第１実施例）図１−３を参照して第１実施例の保護装置２を説明する。保護装置２は、電源と負荷回路の間に接続され、電源から負荷装置に過電圧が加わったときに短絡して負荷装置を保護する装置である。保護装置２は、半導体基板に形成される保護素子と、半導体基板を覆う絶縁層の中に配置される受動素子で構成される。図１に、保護装置２を模式的に分解した斜視図を示す。図１は、絶縁層内に備えられる導体の構造を理解し易いように、絶縁層の図示を省略するとともに、複数の導体を分解して示してある。実際には、導体のいくつかはエッチングなどで形成されて絶縁層とは不可分であることに留意されたい。図１の渦巻き状の極太線は細長導体７６で作られたコイル６を示している。また、図１と図２の中太線４１−４３は、導体同士を電気的に接続する結線を示している。図１の結線４１−４３は、導体間の電気的接続関係を示すものであり、物理的な構造を示すものでないことに留意されたい。図２に、保護装置２の断面図を示す。図２は、図１の座標系においてＸＺ平面と平行な平面で保護装置２をカットした断面を示している。図２の断面図では、後述する入力端子３、出力端子４、グランド端子５の断面が表れている。それらの端子は、一直線に並ぶ必要はないが、理解を助けるために、便宜上、一つの断面に現れるように配置した。また、結線４１−４３も、図２の断面を通らずに実現されてもよい。図２の断面図では、理解を助けるために半導体基板２０の内部については断面を表すハッチングを省略した。図３に、保護装置２の等価回路図を示す。
【００１４】
まず、図３を参照して、保護装置２の回路を説明する。保護装置２は、電源９１と負荷回路９２の間に接続される。保護装置２は、入出力端として、入力端子３、出力端子４、グランド端子５を備えている。入力端子３が電源９１の正極と接続される。出力端子４は、負荷回路９２の電力入力用の正極端に接続される。グランド端子５は、入力側と出力側で共通であり、電源９１の負極と負荷回路９２の負極が接続される。
【００１５】
保護装置２は、電源９１から過電圧が加わると点弧する保護素子１０と、コンデンサ５６とコイル５７を備えている。保護素子１０は、入力端子３とグランド端子５の間に接続されており、点弧すると入力端子３とグランド端子５を接続する。保護素子１０は、サイリスタ５０とツェナーダイオード５１で構成される。サイリスタ５０のアノードはツェナーダイオード５１のカソードと接続されている。図中のポイントＰ１が、サイリスタ５０のアノードとツェナーダイオード５１のカソードに相当する。サイリスタ５０のアノード（ポイントＰ１）はコイル５７を介して入力端子３に接続されているとともに、出力端子４にも接続されている。サイリスタ５０のカソード（図中のポイントＰ２）は、グランド端子５に接続されている。サイリスタ５０のゲートはツェナーダイオード５１のアノードに接続されている（図中のポイントＰ３）。ポイントＰ１が保護素子１０の高電位側端子に相当し、ポイントＰ２が保護素子１０の低電位側端子に相当する。入力端子３に過電圧が加わると、ツェナーダイオード５１が降伏し、サイリスタ５０が点弧し、入力端子３とグランド端子５が導通する。サイリスタ５０は、等価回路で表すと、ｐｎｐ型トランジスタ５２とｎｐｎ型トランジスタ５３と抵抗５４、５５が図３のごとく接続された回路である。別言すると、保護素子１０は、過電圧が加わるとその高電位側端子と低電位側端子が点弧するデバイスである。
【００１６】
入力端子３とグランド端子５の間にコンデンサ５６が接続されており、入力端子３と出力端子４の間にコイル５７が接続されている。コンデンサ５６とコイル５７は、いわゆるＬＣ型ローパスフィルタを構成する。このＬＣ型ローパスフィルタは、保護素子１０の動作周波数よりも高い周波数の入力をカットし、高周波ノイズあるいはサージ電圧／サージ電流が保護素子１０や負荷回路９２に到達することを防ぐ。
【００１７】
図１と図２を参照して、図３の等価回路で表される保護装置２のハードウエアを説明する。保護素子１０は、ｐ型の半導体基板２０に作り込まれている。保護素子１０の具体的構造は、後に図２を参照しつつ説明する。半導体基板２０の表面に、保護素子１０の高電位側端子１１と低電位側端子１２が露出している。高電位側端子１１と低電位側端子１２は、それぞれ、図３の等価回路のポイントＰ１とポイントＰ２に対応する。半導体基板２０の表面（保護素子１０の表面）を覆うように、絶縁層３０が設けられている。先に述べたように、図１では絶縁層の図示を省略した。絶縁層３０については図２を参照されたい。図２では、図を見やすくするために、絶縁層３０には薄いグレーの太斜線でハッチングを施してある。
【００１８】
絶縁層３０の内部に、導電層７が設けられている。導電層７は、保護素子１０の上方で、半導体基板２０の表面と平行な面内（図中のＸＹ平面内）に拡がるように設けられている。絶縁層３０の内部で導電層７の上方にコイル６が備えられている。コイル６は、細長導体７６を渦巻き状に湾曲させた受動素子である。コイル６は、導電層７と平行な面内で渦巻き状に拡がっている。コイル６は、導電層７と対向するように二次元的に拡がっている。導電層７とコイル６は、いずれも、金属（アルミニウム）エッチング加工などで作られる。
【００１９】
絶縁層３０の表面に入力端子３、出力端子４、及び、グランド端子５が露出している。入力端子３とコイル６の一端６ａが電気的に接続されている（結線４１）。コイル６の他端６ｂと出力端子４及び保護素子１０の高電位側端子１１が電気的に接続されている（結線４２）。保護素子１０の低電位側端子１２と導電層７とグランド端子５が電気的に接続されている（結線４３）。先に述べたように、結線４１−４３は、導体間の電気的接続関係を示すものであって、物理的な構造を示すものでないことに留意されたい。実施の結線は、絶縁層３０の内部に金属（アルミニウム）エッチング加工などにより実現される。
【００２０】
入力端子３と出力端子４の間に接続されているコイル６が、図３の等価回路のコイル５７に相当する。絶縁層３０は誘電率を有するため、絶縁層３０の内部で離間して配置されている２つの導体の間には寄生容量（浮遊容量）が存在し、コンデンサを構成する。導電層７とコイル６は、絶縁層３０の内部で離間して対向しており、それらの間の寄生容量によりコンデンサを構成する。コイル６と導電層７で構成されるコンデンサが図３の等価回路のコンデンサ５６に相当する。即ち、コイル６と導電層７の２個の導体で、図３の等価回路のＬＣ型ローパスフィルタ（コイル５７とコンデンサ５６）が実現される。第１実施例の保護装置２は、保護素子１０の前段にＬＣ型ローパスフィルタを備える。そのローパスフィルタは、半導体基板２０の表面を覆っている絶縁層３０の内部の２個の導体（コイル６と導電層７）で実現される。
【００２１】
なお、導電層７と保護素子１０（特に高電位側端子１１と低電位側端子１２）の間にも寄生容量が存在しておりコンデンサを構成する。ただし、導電層７とコイル６の間隔Ｈ１は、導電層７と保護素子１０（高電位側端子１１と低電位側端子１２）の間隔Ｈ２よりも小さい。また、高電位側端子１１と低電位側端子１２の総面積は、半導体基板２０を平面視したときのコイル６の総面積よりも小さい。それゆえ、導電層７とコイル６の間の寄生容量は導電層７と保護素子１０の間の寄生容量よりも大きくなっている。従って、導電層７と保護素子１０の間の寄生容量よりも、導電層７とコイル６の間の寄生容量の方が支配的となり、導電層７と保護素子１０の間の寄生容量の影響が抑えられる。
【００２２】
図２を参照して保護素子１０の構成について説明する。保護素子１０の全体は、ｐ型の半導体基板２０に設けられたｎ型ウェル領域１６の中に形成されている。ｎ型ウェル領域１６の中に、半導体基板２０の表面に露出するようにｐ型ウェル領域１５が設けられている。ｐ型ウェル領域１５の中に、半導体基板２０の表面に露出するようにｎ＋型カソード領域１４と、ｐ＋型コンタクト領域１３と、ｎ型ツェナーカソード領域１７が設けられている。ｎ＋型カソード領域１４とｐ型ウェル領域１５とｎ型ウェル領域１６によって、ｎｐｎ型トランジスタが構成される。このｎｐｎ型トランジスタは、図３の等価回路のトランジスタ５３に相当する。また、ｐ型ウェル領域１５は、図３の等価回路の抵抗５５を兼ねる。
【００２３】
ｎ＋型カソード領域１４とｐ＋型コンタクト領域１３に低電位側端子１２が接している。低電位側端子１２とｐ型ウェル領域１５の間には別の絶縁層２９が挟まれており、両者の間を絶縁している。ｐ＋型コンタクト領域１３は、低電位側端子１２とｐ型ウェル領域１５をオーミック接触させるために設けられている。
【００２４】
ｎ型ウェル領域１６の中に、半導体基板２０の表面に露出するように、ｐ＋型アノード領域１９とｎ＋型コンタクト領域１８が設けられている。ｐ＋型アノード領域１９とｎ型ウェル領域１６とｐ型ウェル領域１５によって、ｐｎｐ型トランジスタが構成される。このｐｎｐ型トランジスタは、図３の等価回路のトランジスタ５２に相当する。また、ｎ型ウェル領域１６は、図３の等価回路の抵抗５４を兼ねる。上記したｎｐｎ型トランジスタとｐｎｐ型トランジスタがサイリスタを構成する。このサイリスタは、図３の等価回路のサイリスタ５０に相当する。
【００２５】
ｐ＋型アノード領域１９とｎ＋型コンタクト領域１８とｎ型ツェナーカソード領域１７に高電位側端子１１が接している。高電位側端子１１とｎ型ウェル領域１６及びｐ型ウェル領域１５の間には別の絶縁層２９が挟まれており、高電位側端子１１と両方のウェル領域の間を絶縁している。ｎ＋型コンタクト領域１８は、高電位側端子１１とｎ型ウェル領域１６をオーミック接触させるために設けられている。なお、別の絶縁層２９は、絶縁層３０と同時に同じ材料で作られてもよいし、異なる材料で作られてもよい。
【００２６】
ｎ型ツェナーカソード領域１７とｐ型ウェル領域１５が、図３の等価回路のツェナーダイオード５１に相当する。以上の通り、図２の保護素子１０は、図３の等価回路における保護素子１０を構成する。高電位側端子１１と低電位側端子１２の間に過電圧が印加され、ｎ型ツェナーカソード領域１７とｐ型ウェル領域１５で構成されるツェナーダイオード５１（図３参照）が降伏すると、サイリスタ５０（図３参照）が点弧し、高電位側端子１１と低電位側端子１２の間が導通する。
【００２７】
（変形例）次に、図１−３の保護装置２の変形例を説明する。図４は、変形例の保護装置２ａの模式的斜視図である。図４は、図１の模式的斜視図に対応する。この変形例は、保護装置２のコイル６を抵抗８に置き換えたものである。すなわち、入力端子３に抵抗８の一端８ａが電気的に接続されており、抵抗８の他端８ｂと保護素子１０の高電位側端子１１が出力端子４に電気的に接続されている。その他の接続関係は、図１−図３の保護装置２と同じである。抵抗８は、細長導体７８を蛇行させたものである。細長導体７８は、通常の導体よりも内部抵抗が大きく、細長導体７８は相応の抵抗値を有している。抵抗８を構成する細長導体７８は、導電層７の上方で導電層７に平行な面内でジグザグに湾曲しており、導電層７と対向するように二次元的に拡がっている。抵抗８も先のコイル６と同様に、導電層７とともに、それらの間の寄生容量によってコンデンサを構成する。図４の変形例の保護装置２ａは、蛇行した細長導体７８と導電層７によって、図３の等価回路のコイル５７を抵抗で置き換えたＲＣ型ローパスフィルタを備える。
【００２８】
（第２実施例）図５−８を参照して第２実施例の保護装置２ｂを説明する。第２実施例の保護装置２ｂは、第１実施例の保護装置２に、第２コイル９が追加されたものである。説明の便宜上、第１実施例の保護装置２のコイル６を、以後、第１コイル６と称することにする。図５は、第２実施例の保護装置２ｂの模式的な分解図である。図６は、保護装置２ｂの断面図である。図７は、保護装置２の等価回路図である。図５−図７は、夫々、図１−図３に対応する。図５−図７において、図１−図３と同じ部品には同じ符号を付した。第２実施例の保護装置２ｂにおいて、図１−図３に示した部品と同じ部品については説明を省略する。
【００２９】
第２コイル９は、絶縁層３０の中で、導電層７と半導体基板２０の間に配置されている。第２コイル９は、導電層７と平行な面内で細長導体７９を渦巻き状に湾曲させたものである。渦巻き状に湾曲した細長導体７９（第２コイル９）は、導電層７と対向するように二次元的に拡がっている。第２コイル９は、その一端９ａが、第１コイル６の他端６ｂと保護素子１０の高電位側端子１１の接続点（図５のポイントＱ）に接続されており、他端９ｂが出力端子４に接続されている。別言すれば、第２コイル９は、第１実施例の保護装置２において、高電位側端子１１と第１コイル６の接続点（ポイントＱ）と、出力端子４の間に電気的に接続されている。第２コイル９と導電層７も、それらの間の寄生容量を利用したコンデンサを構成する。
【００３０】
図５と図６の中太線４１、１４２−１４４は、図１の場合と同じように、導体間の電気的接続関係を示すものであり、物理的な構造を示すものではないことに留意されたい。部品の接続関係について説明する。入力端子３と第１コイル６の一端６ａが電気的に接続されている（結線４１）。第１コイル６の他端６ｂと第２コイル９の一端９ａと保護素子１０の高電位側端子１１が電気的に接続されている（結線１４２）。第２コイル９の他端９ｂと出力端子４が電気的に接続されている（結線１４３）。保護素子１０の低電位側端子１２と導電層７とグランド端子５が電気的に接続されている（結線１４４）。
【００３１】
図７の等価回路におけるコンデンサ５９が、第２コイル９と導電層７で構成するコンデンサに相当する。図７のコイル５８が、第２コイル９に相当する。第１実施例の保護装置２と同様に導電層７と第１コイル６が、図７の等価回路のコンデンサ５６に相当し、細長導体７６（第１コイル６）は等価回路のコイル５７に相当する。図７の等価回路図に示されているように、第１コイル６と導電層７は、等価回路におけるコイル５７とコンデンサ５６に相当し、それらは保護素子１０の前段に挿入されるＬＣ型ローパスフィルタとして機能する。また、細長導体７９（第２コイル９）と導電層７は、等価回路におけるコイル５８とコンデンサ５９に相当し、それらは保護素子１０の後段に挿入されるＬＣ型ローパスフィルタとして機能する。第２実施例の保護装置２ｂは、３個の導電部材（２個の細長導体７６、７９と導電層７）で、等価回路における４個の受動素子（２個のコイル５７、５８と２個のコンデンサ５６、５９）を実現する。
【００３２】
図８に、結線４１、１４２−１４３を省略した断面図を示す。導電層７と第２コイル９（細長導体７９）の間隔Ｈ３は、第２コイル９（細長導体７９）と保護素子１０（高電位側端子１１と低電位側端子１２）の間隔Ｈ４よりも小さい。また、高電位側端子１１と低電位側端子１２の総面積は、半導体基板２０を平面視したときの第２コイル９（細長導体）の総面積よりも小さい。それゆえ、導電層７と第２コイル９の間の寄生容量は第２コイル９と保護素子１０の間の寄生容量よりも大きくなっている。従って、第２コイル９（細長導体７９）と保護素子１０の間の寄生容量よりも、導電層７と第２コイル９（細長導体７９）の間の寄生容量の方が支配的となり、第２コイル９（細長導体７９）と保護素子１０の間の寄生容量の影響が抑えられる。
【００３３】
実施例で説明した技術に関する留意点を述べる。第２実施例の第１コイル６及び／又は第２コイル９を、図４で示した抵抗８で置き換えてもよい。コイルを抵抗で置き換えると、ＲＣ型のローパスフィルタが実現できる。
【００３４】
第１実施例の保護装置２において、コイル６と導電層７の間隔Ｈ１は、コイル６と保護素子１０の間隔Ｈ１よりも小さく、それゆえ、コイル６と導電層７の間の寄生容量がコイル６と保護素子１０の間の寄生容量よりも大きい。コイル６と導電層７の間の寄生容量がコイル６と保護素子１０の間の寄生容量よりも大きければよい。寄生容量の調整は、導体間の間隔のみならず、導体間の誘電率で調整してもよく、あるいは、対向する導体の面積で調整してもよい。
【００３５】
第１実施例のコイル６、変形例の抵抗８、第２実施例の第１コイル６と第２コイル９が、絶縁層３０に配置される受動素子の一例に相当する。
【００３６】
実施例の保護装置２、２ａ、２ｂの半導体基板２０には、過電圧が加わると点弧する保護素子１０が形成されている。過電圧が加わると点弧する保護素子の典型は、ツェナーダイオードあるいは、実施例で例示したツェナーダイオードとサイリスタの組み合わせである。本明細書が開示する技術は、別の保護素子であってもよい。例えば、保護素子は、過電流が加わると点弧する素子であってもよい。総称すれば、半導体素子２０に形成される保護素子は、過電力が加わると点弧する素子であればよい。
【００３７】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３８】
２、２ａ、２ｂ：保護装置
３：入力端子
４：出力端子
５：グランド端子
６：コイル（第１コイル）
７：導電層
８：抵抗
９：第２コイル
１０：保護素子
１１：高電位側端子
１２：低電位側端子
１３：ｐ＋型コンタクト領域
１４：ｎ＋型カソード領域
１５：ｐ型ウェル領域
１６：ｎ型ウェル領域
１７：ｎ型ツェナーカソード領域
１８：ｎ＋型コンタクト領域
１９：ｐ＋型アノード領域
２０：半導体基板
２９、３０：絶縁層
４１−４３：結線
５０：サイリスタ
５１：ツェナーダイオード
５２、５３：トランジスタ
５４、５５：抵抗
５６、５９：コンデンサ
５７、５８：コイル
７６、７８、７９：細長導体
９１：電源
９２：負荷回路
【図１】
2018152435.tif 000003
【図２】
2018152435.tif 000004
【図３】
2018152435.tif 000005
【図４】
2018152435.tif 000006
【図５】
2018152435.tif 000007
【図６】
2018152435.tif 000008
【図７】
2018152435.tif 000009
【図８】
2018152435.tif 000010