(57)【要約】【課題】溶液工程を用いながらも、区分されなければならない発光層が互いに混ざらないようにして、高解像度を実現することができる電界発光表示装置を提供する。【解決手段】複数の画素それぞれは、第１方向に配列された第１サブ画素、第２サブ画素及び第３サブ画素と、第２方向に配列された前記第１サブ画素の少なくとも二つに対応する第１発光層と、第２方向に配列された前記第２サブ画素の少なくとも二つに対応する第２発光層と、前記第２方向に配列された前記第３サブ画素の少なくとも二つに対応する第３発光層とを備え、前記第１発光層、前記第２発光層、及び前記第３発光層は、互いに異なる光を放出しながら互いに離隔している電界発光表示装置を提供する。【選択図】図３
2018110118.tif 000002
【特許請求の範囲】
【請求項１】
第１方向及び第２方向に配列された複数の画素を備える電界発光表示装置であって、
前記複数の画素のそれぞれは、前記第１方向に配列された第１サブ画素、第２サブ画素及び第３サブ画素と、
前記第２方向に配列された前記第１サブ画素の少なくとも二つに対応する第１発光層と、
前記第２方向に配列された前記第２サブ画素の少なくとも二つに対応する第２発光層と、
前記第２方向に配列された前記第３サブ画素の少なくとも二つに対応する第３発光層とを備え、
前記第１発光層、前記第２発光層、及び前記第３発光層は、互いに異なる光を放出しながら互いに離隔している電界発光表示装置。
【請求項２】
前記第１発光層が対応する第１サブ画素を含む画素は、前記第２発光層が対応する第２サブ画素を含む画素とは異なる請求項１に記載の電界発光表示装置。
【請求項３】
前記第１サブ画素及び前記第２サブ画素が、それぞれ三角形構造である請求項１に記載の電界発光表示装置。
【請求項４】
前記第１発光層が対応する少なくとも二つの第１サブ画素が、互いに向かい合う一辺をそれぞれ備えた二つの前記第１サブ画素を含む請求項３に記載の電界発光表示装置。
【請求項５】
前記第１サブ画素の三角形構造の一辺が、一つの前記画素の下辺に隣接し、
前記第１サブ画素の三角形構造の一辺と向かい合う一頂点は、前記画素と同一の画素の上辺に隣接し、
前記第２サブ画素の三角形構造の一辺は、前記画素と同一の画素の上辺に隣接し、
前記第２サブ画素の三角形構造の一辺と向かい合う一頂点は、前記画素と同一の画素の下辺に隣接する請求項３に記載の電界発光表示装置。
【請求項６】
前記第１発光層および前記第２発光層が、それぞれ菱形構造である請求項３に記載の電界発光表示装置。
【請求項７】
前記第３サブ画素および前記画素が、それぞれ平行四辺形構造である請求項３に記載の電界発光表示装置。
【請求項８】
前記第１サブ画素、第２サブ画素及び第３サブ画素間の境界に備えられたバンク層をさらに備え、
前記バンク層は、親水性の第１バンク層、及び前記第１バンク層上に具備されて疎水性を有する第２バンク層を備える請求項１に記載の電界発光表示装置。
【請求項９】
前記第１発光層が対応する少なくとも二つの第１サブ画素間の境界、前記第２発光層が対応する少なくとも二つの第２サブ画素間の境界、および前記第３発光層が対応する少なくとも二つの第３サブ画素間の境界に備えられた親水性の第１バンク層をさらに含み、
前記第１バンク層の上面全体は、前記第１発光層、前記第２発光層、及び前記第３発光層と接する請求項１に記載の電界発光表示装置。
【請求項１０】
前記第１サブ画素内で前記第１発光層の一端の厚さが、前記第１発光層の他端の厚さよりも厚い請求項９に記載の電界発光表示装置。
【請求項１１】
第１方向に配列された第１サブ画素、第２サブ画素、及び第３サブ画素を含む第１画素と、
前記第１方向に配列された第１サブ画素、第２サブ画素、及び第３サブ画素を含み、前記第１画素と第２方向に離隔して配置される第２画素と、
前記第１方向に配列された第１サブ画素、第２サブ画素、及び第３サブ画素を含み、前記第２画素と前記第２方向に離隔して配置される第３画素と、
前記複数の第１サブ画素、第２サブ画素及び第３サブ画素にそれぞれ備えられた電極とを含み、
前記第２画素は、前記第１画素及び前記第３画素間に配置され、前記第１画素及び前記第３画素とは異なる構造であり、
前記第２画素の第１サブ画素に備えられた電極は、前記第１画素の第１サブ画素に備えられた電極および前記第３画素の第１サブ画素に備えられた電極と鏡像関係であり、
前記第２画素の第２サブ画素に備えられた電極は、前記第１画素の第２サブ画素に備えられた電極および前記第３画素の第２サブ画素に備えられた電極と鏡像関係であり、
前記第２画素の第３サブ画素に備えられた電極は、前記第１画素の第３サブ画素に備えられた電極および前記第３画素の第３サブ画素に備えられた電極と鏡像関係である電界発光表示装置。
【請求項１２】
前記第１画素の第１サブ画素および前記第２画素の第１サブ画素に対応する第１発光層と、前記第２画素の第２サブ画素および前記第３画素の第２サブ画素に対応する第２発光層とをさらに備える請求項１１に記載の電界発光表示装置。
【請求項１３】
前記第１発光層および前記第２発光層が、それぞれ菱形構造である請求項１２に記載の電界発光表示装置。
【請求項１４】
前記第１サブ画素に備えられた電極および前記第２サブ画素に備えられた電極が、三角形構造であり、
前記第３サブ画素に備えられた電極は、平行四辺形構造である請求項１１に記載の電界発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界発光表示装置に関するものであり、より詳細には、溶液工程を用いて製造することができる電界発光表示装置に関するものである。
【背景技術】
【０００２】
電界発光表示装置では、二つの電極の間に発光層が形成され、前記二つの電極間の電界により前記発光層が発光することによって画像を表示する装置である。
【０００３】
前記発光層は、電子と正孔の結合によりエキシトン（exciton）が生成され、生成されたエキシトンが励起状態（excited state）から基底状態（ground state）に落ちながら発光する有機物により形成され得、量子ドット（Quantum dot）のような無機物により形成され得る。
【０００４】
以下、図を参照して従来の電界発光表示装置について説明することにする。
【０００５】
図１ａは、従来の電界発光表示装置の概略的な断面図であり、図１ｂは、従来の電界発光表示装置の概略的な平面図である。
【０００６】
図１ａから分かるように、従来の電界発光表示装置は、基板１０、第１電極２０、バンク層３０、第１発光層４１、第２発光層４２、第３発光層４３、及び第２電極５０を備える。
【０００７】
前記第１電極２０は、前記基板１０上に形成されている。前記第１電極２０は、サブ画素（ｓＰ１，ｓＰ２，ｓＰ３）ごとにパターン形成されている。
【０００８】
前記バンク層３０は、前記第１電極２０の端を覆いながら前記基板１０上に形成されている。前記バンク層３０は、前記サブ画素（ｓＰ１，ｓＰ２，ｓＰ３）の領域を規定する。
【０００９】
前記第１発光層４１、第２発光層４２、及び第３発光層４３は、前記第１電極２０上に形成されている。前記第１発光層４１、第２発光層４２、及び第３発光層４３は、前記サブ画素（ｓＰ１，ｓＰ２，ｓＰ３）内に個別に形成されている。すなわち、第１発光層４１が第１サブ画素（ｓＰ１）内に形成されており、第２発光層４２が第２サブ画素（ｓＰ２）内に形成されており、第３発光層４３が第３サブ画素（ｓＰ３）内に形成されている。このように、第１サブ画素（ｓＰ１）、第２サブ画素（ｓＰ２）、及び第３サブ画素（ｓＰ３）の組み合わせにより、一つの画素が規定される。
【００１０】
前記第１発光層４１、第２発光層４２、及び第３発光層４３は、所定のマスクを用いて、真空蒸着工程で前記サブ画素（ｓＰ１，ｓＰ２，ｓＰ３）ごとにパターン形成することができる。しかし、真空蒸着工程で前記第１発光層４１、第２発光層４２、及び第３発光層４３をパターン形成するには、高価な真空蒸着装置が必要になり、製造コストが増加し得る。特に、大型の電界発光表示装置を形成する場合、マスク及び真空蒸着装置がさらに大きくなり、大量生産時の生産性が落ちることになる。したがって、製造コストを削減するために、前記第１発光層４１、第２発光層４２、及び第３発光層４３を、インクジェット装置などを用いて、溶液工程で形成することが考え出された。
【００１１】
図１ｂから分かるように、第１発光層４１、第２発光層４２、及び第３発光層４３はパターン形成されていて、互いに隣接する発光層間にはバンク層３０が形成されている。ここで、第１発光層４１、第２発光層４２、及び第３発光層４３は、所定の間隔を有しながら一列に配列されている。
【００１２】
しかし、このような従来の電界発光表示装置の場合、高解像度を実現するために、次のような限界がある。
【００１３】
高解像度の電界発光表示装置を実現するためには、画素を小さくしなければならない。したがって、図１ｂに示すように、複数のサブ画素（ｓＰ１，ｓＰ２，ｓＰ３）が一列に配列された構造の場合、前記サブ画素（ｓＰ１，ｓＰ２，ｓＰ３）を小さくしてこそ、高解像度の電界発光表示装置を実現することができる。
【００１４】
一方、前記サブ画素（ｓＰ１，ｓＰ２，ｓＰ３）が小さくなると、前記サブ画素（ｓＰ１，ｓＰ２，ｓＰ３）内に備えられる前記第１発光層４１、第２発光層４２、及び第３発光層４３の領域が小さくなる。
【００１５】
したがって、従来の場合、高解像度の電界発光表示装置を得るためには、前記第１発光層４１、第２発光層４２、及び第３発光層４３の領域を小さくしなければならず、そのためには、インクジェット装置のノズルを小さくすることが必要である。
【００１６】
しかし、インクジェット装置のノズルを小さくすることには限界がある。したがって、インクジェット装置を用いて、小さな領域の前記第１発光層４１、第２発光層４２、及び第３発光層４３を形成するようになれば、互いに区別されなければならない前記第１発光層４１、第２発光層４２、及び第３発光層４３が、互いに混ざる問題が発生する。
【００１７】
したがって、前記第１発光層４１、第２発光層４２、及び第３発光層４３の領域を一定の大きさ以下に小さくすることはできず、結果的に、高解像度の電界発光表示装置を実現することが難しくなる。
【発明の概要】
【発明が解決しようとする課題】
【００１８】
本発明は、前述した従来の問題点を解決するために、溶液工程を用いながらも、区分されなければならない発光層が互いに混ざらないようにして、高解像度を実現することができる電界発光表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１９】
この目的を達成するために、本発明は、複数の画素それぞれが、第１方向に配列された第１サブ画素、第２サブ画素、及び第３サブ画素と、第２方向に配列された前記第１サブ画素の少なくとも二つに対応する第１発光層と、第２方向に配列された前記第２サブ画素の少なくとも二つに対応する第２発光層と、前記第２方向に配列された前記第３サブ画素の少なくとも二つに対応する第３発光層とを備え、前記第１発光層、前記第２発光層、及び前記第３発光層は、互いに異なる光を放出しながら互いに離隔している電界発光表示装置を提供する。
【００２０】
本発明はまた、第１方向に配列された第１サブ画素、第２サブ画素、及び第３サブ画素を含む第１画素と、前記第１方向に配列された第１サブ画素、第２サブ画素、及び第３サブ画素を含み、前記第１画素と第２方向に離間して配置される第２画素と、前記第１方向に配列された第１サブ画素、第２サブ画素、及び第３サブ画素を含み、前記第２画素と前記第２方向に離間して配置される第３画素と、前記複数の第１サブ画素、第２サブ画素及び第３サブ画素にそれぞれ備えられた電極とを含み、前記第２画素は、前記第１画素及び前記第３画素間に配置され、前記第１画素及び前記第３画素と異なる構造であり、前記第２画素の第１サブ画素に備えられた電極は、前記第１画素の第１サブ画素に備えられた電極および前記第３画素の第１サブ画素に備えられた電極と鏡像関係であり、前記第２画素の第２サブ画素に備えられた電極は、前記第１画素の第２サブ画素に備えられた電極および前記第３画素の第２サブ画素に備えられた電極と鏡像関係であり、前記第２画素の第３サブ画素に備えられた電極は、前記第１画素の第３サブ画素に備えられた電極およびと前記第３画素の第３サブ画素に備えられた電極と鏡像関係である電界発光表示装置を提供する。
【発明の効果】
【００２１】
以上のような本発明によれば、次のような効果がある。
【００２２】
本発明の一実施形態によると、発光層は、少なくとも二つのサブ画素に対応するように形成されるので、前記複数のサブ画素が小さくなっても発光層領域が過度に小さくなることはないので、インクジェット装置を用いて発光層が互いに混ざることなく容易に形成することができ、それによって、高解像度の電界発光表示装置の実現が可能である。
【図面の簡単な説明】
【００２３】
【図１ａ】従来の電界発光表示装置の概略的な断面図である。
【図１ｂ】従来の電界発光表示装置の概略的な平面図である。
【図２】本発明の一実施形態による電界発光表示装置の概略的な平面図である。
【図３】本発明の一実施形態による電界発光表示装置の発光層の構造を示す概略的な平面図である。
【図４】本発明の一実施形態による電界発光表示装置の概略的な断面図であって、これは、図２のI-Iラインにおける断面を示す図である。
【図５】本発明の一実施形態による電界発光表示装置の概略的な断面図であって、これは、図２のII-IIラインにおける断面を示す図である。
【発明を実施するための形態】
【００２４】
本発明の利点および特徴、そしてそれらを達成する方法は、添付の図と共に詳細に後述する実施形態を参照すると明確である。しかし、本発明は、以下で開示する実施形態に限定されるものではなく、異なる多様な形態で実現されるものであり、本実施形態は、本発明を開示し、本発明が属する技術分野における通常の知識を有する者に発明の範疇を知らせるために提供するものであり、本発明は、請求項によって定義される。
【００２５】
本発明の実施形態を説明するために図で開示された形状、大きさ、比率、角度、数などは例示的なものなので、本発明は、図に示された事項に限定されるものではない。明細書全体にわたって同一参照符号は同一の構成要素を指す。また、本発明を説明するに際して、関連する公知技術に対する具体的な説明が本発明の要旨を不必要に曖昧にすると判断された場合、その詳細な説明は省略する。本明細書で言及した「備える」、「有する」、「からなる」などが使用されている場合は、「〜だけ」が使用されていない限り、他の部分が追加され得る。構成要素を単数で表現する場合には、特に明示的な記載事項がない限り、複数が含まれていてもよい。
【００２６】
なお、構成要素を解釈するに当たり、別途の明示的な記載がなくても誤差の範囲を含むものと解釈する。
【００２７】
なお、位置関係の説明では、例えば、「〜上に」、「〜上部に」、「〜下部に」、「〜隣に」など二つの部分の位置関係が説明されている場合には、「すぐに」または「直接」が使用されていない限り、二つの部分の間に１つ以上の他の部分が位置する場合が含まれる。
【００２８】
なお、時間の関係の説明では、例えば、「〜の後」、「〜に続いて」、「〜次に」、「〜前に」などで時間的前後関係が説明されている場合には、「すぐに」または「直接」が使用されていない限り、連続していない場合も含まれる。
【００２９】
なお、第１、第２などの序数が様々な構成要素を記述するために使用されるが、これらの構成要素はこれらの用語によって制限されない。これらの用語は、単に一つの構成要素を他の構成要素と区別するために使用されるものである。したがって、以下に記載されている第１構成要素は、本発明の技術的思想内で第２構成要素であることもある。
【００３０】
本発明のいくつかの実施形態のそれぞれの特徴は部分的または全体的に互いに結合または組み合わせ可能であり、技術的に様々な連動と駆動が可能であり、各実施形態は互いに独立して実施可能であり、連関して一緒に実施することもできる。
【００３１】
以下、添付の図を参照して、本発明の好ましい実施形態を詳細に説明することにする。
【００３２】
図２は、本発明の一実施形態による電界発光表示装置の概略的な平面図を示す。
【００３３】
図２に示すように、本発明の一実施形態による電界発光表示装置は、第１方向（例として行方向）及び第２方向（例として列方向）に配列された複数の画素（Ｐ）を備える。
【００３４】
前記複数の画素（Ｐ）のそれぞれは、第１サブ画素（ｓＰ１）、第２サブ画素（ｓＰ２）、及び第３サブ画素（ｓＰ３）を備える。前記第１サブ画素（ｓＰ１）、第２サブ画素（ｓＰ２）、及び第３サブ画素（ｓＰ３）は、前記第１方向に一列に配列されている。すなわち、前記第２サブ画素（ｓＰ２）は、前記第１サブ画素（ｓＰ１）と前記第３サブ画素（ｓＰ３）との間に配列される。
【００３５】
図２には、前記第１サブ画素（ｓＰ１）が赤色（Ｒ）を放出するサブ画素で示され、前記第２サブ画素（ｓＰ２）が緑色（Ｇ）を放出するサブ画素で示され、前記第３サブ画素（ｓＰ３）が青色（Ｂ）を放出するサブ画素で示されているが、必ずしもこれに限定されるものではない。
【００３６】
前記複数の画素（Ｐ）間の境界と前記複数のサブ画素（ｓＰ１，ｓＰ２，ｓＰ３）間の境界には、バンク層４００が形成されている。したがって、前記バンク層４００によって、それぞれのサブ画素（ｓＰ１，ｓＰ２，ｓＰ３）の領域およびそれぞれの画素（Ｐ）の領域が設けられる。
【００３７】
前記第１サブ画素（ｓＰ１）と前記第２サブ画素（ｓＰ２）は、それぞれ三角形構造により形成されていてもよい。特に、前記第１サブ画素（ｓＰ１）と前記第２サブ画素（ｓＰ２）は、それぞれ二等辺三角形構造により形成され得るが、必ずしもそれに限定されるものではない。
【００３８】
詳細には、前記第１サブ画素（ｓＰ１）の三辺の中で一辺（Ｄ１）は、画素（Ｐ）の下辺に隣接しながら平行に配列され、前記第１サブ画素（ｓＰ１）の３頂点の中で、前記一辺（Ｄ１）と向かい合う一頂点（Ｖ１）は、前記画素（Ｐ）の上辺と隣接するように配置される。また、前記第２サブ画素（ｓＰ２）の三辺の中で一辺（Ｄ２）は、前記画素（Ｐ）の上辺に隣接しながら平行に配列され、前記第２サブ画素（ｓＰ２）の３頂点の中で、前記一辺（Ｄ２）と向かい合う一頂点（Ｖ２）は、画素（Ｐ）の下辺と隣接するように配置される。
【００３９】
このように、前記第１サブ画素（ｓＰ１）と前記第２サブ画素（ｓＰ２）は、互いに上下が逆になるように配列される。また、前記第１サブ画素（ｓＰ１）と前記第２サブ画素（ｓＰ２）は、互いに配列構造が逆になるだけで３辺の長さと内角が同じ合同の三角形構造により形成され得る。したがって、前記第１サブ画素（ｓＰ１）と前記第２サブ画素（ｓＰ２）の組み合わせは、長方形構造により形成され得、特に、平行四辺形構造により形成され得る。
【００４０】
前記第３サブ画素（ｓＰ３）は、四角形構造である。特に、前記第３サブ画素（ｓＰ３）は平行四辺形構造により形成されていてもよい。前記第３サブ画素（ｓＰ３）の平行四辺形構造は、前記第１サブ画素（ｓＰ１）と前記第２サブ画素（ｓＰ２）の組み合わせによる平行四辺形構造とその大きさは異なり得るが、同じ内角を有するように構成することができる。それによって、前記第１サブ画素（ｓＰ１）、第２サブ画素（ｓＰ２）、及び第３サブ画素（ｓＰ３）の組み合わせによる一つの画素（Ｐ）も平行四辺形構造を成すようになる。結果的に、一つの画素（Ｐ）の平行四辺形構造、前記第３サブ画素（ｓＰ３）の平行四辺形構造、及び前記第１サブ画素（ｓＰ１）と前記第２サブ画素（ｓＰ２）の組み合わせによる平行四辺形構造は、互いに大きさは異なるが、同じ内角を有することができる。
【００４１】
前記第１方向に配列された複数の画素（Ｐ）の構造は、互いに同一である。つまり、同一の行（Ｌ１，Ｌ２，Ｌ３）内に配列された複数の画素（Ｐ）は、互いに同一の構造で形成される。つまり、同一の行（Ｌ１，Ｌ２，Ｌ３）内に配列された複数の画素（Ｐ）内のサブ画素（ｓＰ１，ｓＰ２，ｓＰ３）の構造及び配置は、互いに同一である。
【００４２】
しかし、第２方向に配列された複数の画素（Ｐ）の構造は、互いに同一ではない。つまり、同一の列（Ｃ１，Ｃ２）内に配列された複数の画素（Ｐ）は、互いに同一の構造で形成されない。つまり、同一の列（Ｃ１，Ｃ２）内に配列された複数の画素（Ｐ）内のサブ画素（ｓＰ１，ｓＰ２，ｓＰ３）の構造及び配置は、互いに同一ではない。
【００４３】
例えば、第１行（Ｌ１）及び第３行（Ｌ３）のように奇数番目の行に配列された複数の画素（Ｐ）間の構造は互いに同一であるが、これらは奇数番目の行に配列された複数の画素（Ｐ）の構造は、第２行（Ｌ２）のように偶数番目の行に配列された複数の画素（Ｐ）の構造と異なる。詳細には、奇数番目の行に配列された複数の画素（Ｐ）の場合には、第１サブ画素（ｓＰ１）の一頂点（Ｖ）が画素（Ｐ）の上辺に隣接するが、偶数番目の行に配列された複数の画素（Ｐ）の場合には、第１サブ画素（ｓＰ１）の一頂点が画素（Ｐ）の下辺に隣接する。
【００４４】
このように、本発明の一実施形態によると、第１行（Ｌ１）を構成する第１画素グループ内に配列された複数の画素（Ｐ）の構造は、前記第３行（Ｌ３）を構成する第３画素グループ内に配列された複数の画素（Ｐ）の構造と同一であるが、前記第２行（Ｌ２）を構成する第２画素グループ内に配列された複数の画素（Ｐ）の構造とは異なる。ここで、同一の画素グループ内で複数の画素（Ｐ）の構造は、互いに同一である。
【００４５】
また、前記第２画素グループ内の複数の画素（Ｐ）の構造は、前記第１画素グループ内の複数の画素（Ｐ）の構造および前記第３画素グループ内の複数の画素（Ｐ）の構造のそれぞれと互いに鏡像関係を有する。
【００４６】
例えば、前記第１及び第３画素グループ内の第１サブ画素（ｓＰ１）の一頂点（Ｖ）は、画素（Ｐ）の上辺に隣接するが、前記第２画素グループ内の第１のサブ画素（ｓＰ１）の一頂点は、画素（Ｐ）の下辺に隣接するので、前記第１及び第３画素グループ内の第１サブ画素（ｓＰ１）と前記第２画素グループ内の第１サブ画素（ｓＰ１）は、互いに鏡像関係を有する。同様に、前記第１及び第３画素グループ内の第２および第３サブ画素（ｓＰ２，ｓＰ３）と前記第２画素グループ内の第２および第３サブ画素（ｓＰ２，ｓＰ３）も互いに鏡像関係を有する。
【００４７】
また、本発明の一実施形態によると、前記第２方向、例として列方向には互いに同一のサブ画素（ｓＰ１，ｓＰ２，ｓＰ３）が配列されている。つまり、複数の画素（Ｐ）内でサブ画素（ｓＰ１，ｓＰ２，ｓＰ３）の配列順序がすべて同一であるため、前記第２方向に同一のサブ画素（ｓＰ１，ｓＰ２，ｓＰ３）が配列される。つまり、前記第２方向で複数の第１サブ画素（ｓＰ１）が一列に配列され、複数の第２サブ画素（ｓＰ２）が一列に配列され、複数の第３サブ画素（ｓＰ３）が一列に配列される。
【００４８】
このように、本発明の一実施形態によれば、前記第１サブ画素（ｓＰ１）と前記第２サブ画素（ｓＰ２）は三角形構造により形成され、前記第２方向に同一のサブ画素（ｓＰ１，ｓＰ２，ｓＰ３）が一列に配列されるので、発光層の形成をより容易にすることができるが、これについては図３及び図４を参照して説明することにする。
【００４９】
図３は、本発明の一実施形態による電界発光表示装置の発光層構造を示す概略的な平面図である。
【００５０】
図３に示すように、複数の行（Ｌ１，Ｌ２，Ｌ３）にそれぞれ第１サブ画素（ｓＰ１）、第２サブ画素（ｓＰ２）、及び第３サブ画素（ｓＰ３）を備えた画素（Ｐ）が形成されており、それぞれのサブ画素（ｓＰ１，ｓＰ２，ｓＰ３）間の境界には、バンク層４００が形成されている。
【００５１】
前記第１サブ画素（ｓＰ１）、第２サブ画素（ｓＰ２）、及び第３サブ画素（ｓＰ３）の構造は、前述した通りなので、説明は省略する。
【００５２】
前記第１サブ画素（ｓＰ１）、第２サブ画素（ｓＰ２）、及び第３サブ画素（ｓＰ３）のそれぞれに第１電極３００が備えられている。前記第１サブ画素（ｓＰ１）に備えられた第１電極３００は、前記第１サブ画素（ｓＰ１）の構造に対応する構造で形成され、前記第２サブ画素（ｓＰ２）に備えられた第１電極３００は、前記第２サブ画素（ｓＰ２）の構造に対応する構造で形成され、前記第３サブ画素（ｓＰ３）に備えられた第１電極３００は、前記第３サブ画素（ｓＰ３）の構造に対応する構造で形成され得る。
【００５３】
すなわち、前記第１サブ画素（ｓＰ１）に備えられた第１電極３００及び前記第２サブ画素（ｓＰ２）に備えられた第１電極３００は、三角形構造により形成され、前記第３サブ画素（ｓＰ３）に備えられた第１電極３００は、平行四辺形構造により形成される。
【００５４】
また、第２行（Ｌ２）の第１サブ画素（ｓＰ１）に備えられた第１電極３００は、第１行（Ｌ１）の第１サブ画素（ｓＰ１）に備えられた第１電極３００および第３行（Ｌ３）の第１サブ画素（ｓＰ１）に備えられた第１電極３００と鏡像関係である。また、第２行（Ｌ２）の第２サブ画素（ｓＰ２）に備えられた第１電極３００は、第１行（Ｌ１）の第２サブ画素（ｓＰ２）に備えられた第１電極３００および第３行（Ｌ３）の第２サブ画素（ｓＰ２）に備えられた第１電極３００と鏡像関係である。また、第２行（Ｌ２）の第３サブ画素（ｓＰ３）に備えられた第１電極３００は、第１行（Ｌ１）の第３サブ画素（ｓＰ３）に備えられた第１電極３００および第３行（Ｌ３）の第３サブ画素（ｓＰ３）に備えられた第１電極３００と鏡像関係である。
【００５５】
前記各サブ画素（ｓＰ１，ｓＰ２，ｓＰ３）には、第１発光層５１０、第２発光層５２０、及び第３発光層５３０が形成されている。詳細には、前記第１サブ画素（ｓＰ１）には第１発光層５１０が形成されており、前記第２サブ画素（ｓＰ２）には第２発光層５２０が形成されており、前記第３サブ画素（ｓＰ３）には第３発光層５３０が形成されている。
【００５６】
ここで、前記第１発光層５１０は少なくとも二つの第１サブ画素（ｓＰ１）に対応するように形成され、前記第２発光層５２０は少なくとも二つの第２サブ画素（ｓＰ２）に対応するように形成され、前記第３発光層５３０は少なくとも二つの第３サブ画素（ｓＰ３）に対応するように形成される。
【００５７】
例としては、図３に示されたように、前記第１発光層５１０は、第１行（Ｌ１）及び第２行（Ｌ２）に備えられた二つの第１サブ画素（ｓＰ１）に対応するように形成され、前記第２発光層５２０は、第２行（Ｌ２）及び第３行（Ｌ３）に備えられた二つの第２サブ画素（ｓＰ２）に対応するように形成される。第１サブ画素（ｓＰ１）の三角形構造と第２サブ画素（ｓＰ２）の三角形構造は、互いに反対であるため、第１発光層５１０が対応するいずれか一つの第１サブ画素（ｓＰ１）を含む画素（Ｐ）は、第１行（Ｌ１）に備えられるのに対して、前記第２の発光層５２０が対応するいずれか一つの第２サブ画素（ｓＰ２）を含む画素（Ｐ）は、第３行（Ｌ３）に備えられる。すなわち、前記第１発光層５１０が対応する画素（Ｐ）の一部は、前記第２発光層５２０が対応する画素（Ｐ）と相違する。
【００５８】
また、前記第３発光層５３０は、第１行（Ｌ１）及び第２行（Ｌ２）に備えられた二つの第３サブ画素（ｓＰ３）に対応するように形成され得るが、必ずしもそれに限定されるものではない。
【００５９】
このように、本発明の一実施形態によると、第１発光層５１０、第２発光層５２０、及び第３発光層５３０のそれぞれが、少なくとも二つのサブ画素（ｓＰ１，ｓＰ２，ｓＰ３）に対応するように形成されるので、一つの溶液を用いて、少なくとも二つのサブ画素（ｓＰ１，ｓＰ２，ｓＰ３）に同時に第１発光層５１０、第２発光層５２０、及び第３発光層５３０を形成することができる。
【００６０】
本明細書においては、第１発光層５１０、第２発光層５２０、及び第３発光層５３０が、少なくとも二つのサブ画素（ｓＰ１，ｓＰ２，ｓＰ３）に対応するように形成されるということは、少なくとも二つのサブ画素（ｓＰ１，ｓＰ２，ｓＰ３）で相互に連結しながら一体に形成されるということを意味する。
【００６１】
前述したように、前記第１発光層５１０は、第１行（Ｌ１）に配列された第１サブ画素（ｓＰ１）と第２行（Ｌ２）に配列された第１サブ画素（ｓＰ１）に対応するように形成され得る。ここで、前記第１行（Ｌ１）に配列された第１サブ画素（ｓＰ１）の一辺は、第２行（Ｌ２）に配列された第１サブ画素（ｓＰ１）の一辺と向かい合っているので、前記第１行（Ｌ１）に配列された第１サブ画素（ｓＰ１）と第２行（Ｌ２）に配列された第１サブ画素（ｓＰ１）間の境界地点には、前記第１発光層５１０を形成するための溶液を注入するのに十分なスペースが確保され、それによって前記境界地点に前記溶液を噴霧することにより、前記第１発光層５１０が、前記第１行（Ｌ１）に配列された第１サブ画素（ｓＰ１）と第２行（Ｌ２）に配列された第１サブ画素（ｓＰ１）に共通して形成され得る。これにより、前記第１発光層５１０は、前記第１行（Ｌ１）に配列された第１サブ画素（ｓＰ１）と第２行（Ｌ２）に配列された第１サブ画素（ｓＰ１）の組み合わせによる菱形構造に形成され得る。
【００６２】
本明細書全体において、第１発光層５１０、第２発光層５２０、及び第３発光層５３０が菱形などの特定の構造で形成されるということは、必ずしもそのような特定の構造に形成されるということのみを意味するのではなく、溶液の噴射工程時または溶液の乾燥時に発生し得る微差などによる誤差の範囲を含むものと解釈されなければならない。
【００６３】
一方、第２行（Ｌ２）に配列された第１サブ画素（ｓＰ１）の一頂点は第３行（Ｌ３）に配列された第１サブ画素（ｓＰ１）の一頂点と向かい合っているので、前記第２行（Ｌ２）に配列された第１サブ画素（ｓＰ１）と第３行（Ｌ３）に配列された第１サブ画素（ｓＰ１）間の境界には、前記第１発光層５１０を形成するための溶液を注入するのに十分なスペースが確保され難く、したがって、前述したように、前記第１行（Ｌ１）に配列された第１サブ画素（ｓＰ１）と第２行（Ｌ２）に配列された第１サブ画素（ｓＰ１）間の境界地点に前記第１発光層５１０を形成するための溶液を噴射することが好ましい。
【００６４】
同様に、第２行（Ｌ２）に配列された第２サブ画素（ｓＰ２）と第３行（Ｌ３）に配列された第２サブ画素（ｓＰ２）間の境界には、前記第２発光層５２０を形成するための溶液を噴霧するのに十分なスペースが確保されるので、前記境界地点に前記第２発光層５２０を形成するための溶液を噴射することが好ましい。それによって、前記第２発光層５２０は、前記第２行（Ｌ２）に配列された第２サブ画素（ｓＰ２）と第３行（Ｌ３）に配列された第２サブ画素（ｓＰ２）に対応するように形成されており、結果的に、前記第２発光層５２０は、前記第２行（Ｌ２）に配列された第２サブ画素（ｓＰ２）と第３行（Ｌ３）に配列された第２サブ画素（ｓＰ２）の組み合わせによる菱形構造で形成され得る。
【００６５】
前記第１サブ画素（ｓＰ１）と前記第２サブ画素（ｓＰ１）の大きさが互いに同じであるため、前記第２発光層５２０と前記第１発光層５１０は、互いに同一の菱形構造で形成され得る。
【００６６】
また、第１行（Ｌ１）に配列された第３サブ画素（ｓＰ３）と第２行（Ｌ２）に配列された第３サブ画素（ｓＰ３）間の境界には、前記第３発光層５３０を形成するための溶液を噴射するのに十分なスペースが確保されるので、前記境界地点に前記第３発光層５３０を形成するための溶液を噴射することができる。それによって、前記第３発光層５３０は、前記第１行（Ｌ１）に配列された第３サブ画素（ｓＰ３）と第２行（Ｌ２）に配列された第３サブ画素（ｓＰ３）に対応するように形成され、結果的に、第３発光層５３０は、前記第１行（Ｌ１）に配列された第３サブ画素（ｓＰ３）と第２行（Ｌ２）に配列された第３サブ画素（ｓＰ３）の組み合わせによる二つの平行四辺形が連結された構造で形成され得る。
【００６７】
一方、第２行（Ｌ２）に配列された第３サブ画素（ｓＰ３）と第３行（Ｌ３）に配列された第３サブ画素（ｓＰ３）間の境界にも、前記第３発光層５３０を形成するための溶液を噴射するのに十分なスペースが確保されるので、第３発光層５３０は、前記第２行（Ｌ２）に配列された第３サブ画素（ｓＰ３）と第３行（Ｌ3）に配列された第３サブ画素（ｓＰ３）に対応するようにも形成され得る。
【００６８】
このような第３発光層５３０は、前記第１発光層５１０及び第２発光層５２０と、互いに異なる構造で形成される。
【００６９】
前記第１発光層５１０、第２発光層５２０、及び第３発光層５３０は、互いに離間している。詳細には、前記第１発光層５１０、第２発光層５２０、及び第３発光層５３０は、バンク層４００を間に置いて互いに離隔している。
【００７０】
一方、詳細には示していないが、前記複数のサブ画素（ｓＰ１，ｓＰ２，ｓＰ３）には、前記第１発光層５１０、第２発光層５２０、及び第３発光層５３０を発光させるための回路素子が備えられている。前記回路素子は、スイッチング薄膜トランジスタ、駆動薄膜トランジスタ、センシング薄膜トランジスタ、およびコンデンサを備え得るが、必ずしもそれに限定されるものではない。
【００７１】
前記回路素子は、第１発光層５１０、第２発光層５２０、及び第３発光層５３０のそれぞれの下部に配置され得、第１発光層５１０、第２発光層５２０、及び第３発光層５３０のそれぞれの間に備えられたバンク層４００の下部に配置されることもある。例えば、本発明に係る電界発光表示装置が上部発光方式の場合には、前記回路素子が第１発光層５１０、第２発光層５２０、及び第３発光層５３０のそれぞれの下部に配置されていても、前記回路素子によって光放出に影響を受けないため、前記回路素子は、第１発光層５１０、第２発光層５２０、及び第３発光層５３０のそれぞれの下部に配置し得る。ただし、本発明に係る電界発光表示装置が下部発光方式の場合には、前記回路素子が第１発光層５１０、第２発光層５２０、及び第３発光層５３０のそれぞれの下部に配置されると、前記回路素子によって光放出に影響を受けるため、前記回路素子は、前記バンク層４００の下部に配置し得る。
【００７２】
このように、本発明の一実施形態によると、第１発光層５１０、第２発光層５２０、及び第３発光層５３０のそれぞれが、少なくとも二つのサブ画素（ｓＰ１，ｓＰ２，ｓＰ３）に対応するように形成されるので、たとえ前記サブ画素（ｓＰ１，ｓＰ２，ｓＰ３）が小さくなっても前記第１発光層５１０、第２発光層５２０、及び第３発光層５３０の領域が過度に小さくなることはないので、インクジェット装置を用いて前記第１発光層５１０、第２発光層５２０、及び第３発光層５３０のそれぞれが互いに混じることなく容易に形成することができ、それによって、高解像度の電界発光表示装置の実現が可能である。
【００７３】
図４は、本発明の一実施形態による電界発光表示装置の概略的な断面図であって、これは、図２のI-Iラインの断面を示す図である。
【００７４】
図４に示すように、本発明の一実施形態による電界発光表示装置は、基板１００、回路素子層２００、第１電極３００、バンク層４００、第１発光層５１０、第２発光層５２０、第３発光層５３０、及び第２電極６００を備える。
【００７５】
前記基板１００は、ガラスまたは透明なプラスチックにより形成され得るが、必ずしもそれに限定されるものではない。
【００７６】
前記回路素子層２００は、前記基板１００上に形成されている。前記回路素子層２００は、サブ画素（ｓＰ１，ｓＰ２，ｓＰ３）別に具備される薄膜トランジスタおよびコンデンサを備える。前記薄膜トランジスタは、前述したように、スイッチング薄膜トランジスタ、駆動薄膜トランジスタ、及びセンシング薄膜トランジスタを備え得る。このような回路素子層２００の構成は、公知の多様な形態に変更することができる。
【００７７】
前記第１電極３００は、前記回路素子層２００上に形成されている。前記第１電極３００は、電界発光表示装置の陽極（Anode）として機能することができる。このような第１電極３００は、本発明に係る電界発光表示装置が下部発光方式である場合には、透明電極で構成され、本発明に係る電界発光表示装置が上部発光方式である場合には、反射電極で構成される。
【００７８】
前記バンク層４００は、前記第１電極３００の先端を覆いながら、前記回路素子層２００上に形成されている。
【００７９】
前記バンク層４００は、画素（Ｐ）と画素（Ｐ）間の境界に形成される。また、前記バンク層４００は、サブ画素（ｓＰ１，ｓＰ２，ｓＰ３）間の境界に形成され得る。このようなバンク層４００は、全体的にマトリックス構造を有し、前記バンク層４００によって、それぞれのサブ画素（ｓＰ１，ｓＰ２，ｓＰ３）内に発光領域が設けられる。
【００８０】
前記バンク層４００は、第１バンク層４１０と第２バンク層４２０を備える。
【００８１】
前記第１バンク層４１０は、前記第１電極３００および前記回路素子層２００と接するように形成されている。前記第１バンク層４１０は、前記第２バンク層４２０よりも薄く形成され、前記第２バンク層４２０よりも広い幅で形成される。したがって、前記第１バンク層４１０の先端は、前記第１発光層５１０、第２発光層５２０、及び第３発光層５３０と接する。このような構造を有する第１バンク層４１０は、前記第１発光層５１０、第２発光層５２０、及び第３発光層５３０と同一の親水性を有している。前記親水性を有する第１バンク層４１０は、シリコン酸化物のような無機絶縁物により形成され得る。したがって、前記第１発光層５１０、第２発光層５２０、及び第３発光層５３０を形成するための溶液を塗布する際に、前記第１バンク層４１０上で溶液の拡展性が向上し、前記第１発光層５１０、第２発光層５２０、及び第３発光層５３０が、個々のサブ画素（ｓＰ１，ｓＰ２，ｓＰ３）の先端によく広がり得る。
【００８２】
前記第２バンク層４２０は、前記第１バンク層４１０上にパターン形成されている。
【００８３】
前記第２バンク層４２０は、前記第１バンク層４１０より狭い幅で形成される。前記第２バンク層４２０は、親水性を有する有機絶縁物にフッ素（fluorine）のような疎水性物質を混合した溶液を塗布した後、フォトリソグラフィー工程を通じてパターン形成することができる。前記フォトリソグラフィー工程時に照射される光により前記フッ素のような疎水性物質が第２バンク層４２０の上部４２０ａに移動し得、それによって前記第２バンク層４２０の上部４２０ａは、疎水性を有するようになり、そのほかの部分は親水性を有するようになる。即ち、前記第１バンク層４１０と接する前記第２バンク層４２０の部分は、親水性を有し、前記第２バンク層４２０の上部４２０ａは、疎水性を有するようになる。ただし、必ずしもそれに限定されるものではなく、第２バンク層４２０の全体部分が疎水性を有するように備えることもできる。
【００８４】
親水性を有する第１バンク層４１０と第２バンク層４２０の部分によって前記第１発光層５１０、第２発光層５２０、及び第３発光層５３０を形成するための溶液の拡展性が向上し得る。特に、前記第１バンク層４１０が、前記第２バンク層４２０よりも薄い厚さで広く形成されているので、前記第１バンク層４１０と前記第２バンク層４２０の組み合わせによって親水性の二段（step）構造が設けられ、前記第１発光層５１０、第２発光層５２０、及び第３発光層５３０を形成するための溶液がそれぞれのサブ画素（ｓＰ１，ｓＰ２，ｓＰ３）の先端領域に容易に広がっていくことができるようになり、それによってそれぞれのサブ画素（ｓＰ１，ｓＰ２，ｓＰ３）の先端領域において、前記第１発光層５１０、第２発光層５２０、及び第３発光層５３０が厚く巻き上がることが防止され得る。
【００８５】
また、疎水性を有する第２バンク層４２０の上部４２０ａによって前記第１発光層５１０、第２発光層５２０、及び第３発光層５３０を形成するための溶液が互いに隣接するサブ画素（ｓＰ１，ｓＰ２，ｓＰ３）に広がっていくことが防止され、第１発光層５１０、第２発光層５２０、及び第３発光層５３０が互いに混ざり合うことを防止することができる。
【００８６】
前記第１発光層５１０、第２発光層５２０、及び第３発光層５３０は、前記第１電極３００上に形成されている。前記第１発光層５１０、第２発光層５２０、及び第３発光層５３０は、第１サブ画素（ｓＰ１）に備えられた第１発光層５１０、第２サブ画素（ｓＰ２）に備えられた第２発光層５２０、及び第３サブ画素（ｓＰ３）に備えられた第３発光層５３０を備える。
【００８７】
前記第１発光層５１０は、赤色（Ｒ）の光を発光するように備えられ、前記第２発光層５２０は、緑色（Ｇ）の光を発光するように備えられ、前記第３発光層５３０は、青色（Ｂ）の光を発光するように備えられ得るが、必ずしもそれに限定されるものではない。
【００８８】
前記第１発光層５１０、前記第２発光層５２０、及び前記第３発光層５３０のそれぞれは、インクジェット装置などを用いた溶液工程で形成される。
【００８９】
前記溶液工程で形成される第１発光層５１０、第２発光層５２０、及び第３発光層５３０のそれぞれは、正孔注入層（Hole Injecting Layer）、正孔輸送層（Hole Transporting Layer）、発光層（Emitting Layer）、電子輸送層（Electron Transporting Layer）、および電子注入層（Electron Injecting Layer）のうち少なくとも一つの有機層を備え得る。場合によっては、前記第１発光層５１０、第２発光層５２０、及び第３発光層５３０のそれぞれは、量子ドット（Quantum dot）のような無機物からもなり得る。
【００９０】
例えば、前記第１発光層５１０、前記第２発光層５２０、及び前記第３発光層５３０のそれぞれは、順番に積層された正孔注入層（Hole Injecting Layer）、正孔輸送層（Hole Transporting Layer）、発光層（Emitting Layer）、電子輸送層（Electron Transporting Layer）、および電子注入層（Electron Injecting Layer）の組み合わせでなり得る。
【００９１】
場合によって、前記第１発光層５１０、前記第２発光層５２０、及び前記第３発光層５３０のそれぞれは、順番に積層された正孔注入層（Hole Injecting Layer）、正孔輸送層（Hole Transporting Layer）、および発光層（Emitting Layer）の組み合わせでなり得、この場合には、前記第１発光層５１０、前記第２発光層５２０、及び前記第３発光層５３０のそれぞれの上部には、蒸発法（Evaporation）などの蒸着工程で形成された電子輸送層（Electron Transporting Layer）及び電子注入層（Electron Injecting Layer）が追加で形成され得る。図に示していないが、蒸着工程で形成された電子輸送層および電子注入層は、前記第１サブ画素（ｓＰ１）、前記第２サブ画素（ｓＰ２）、及び前記第３サブ画素（ｓＰ３）別に区分されるようにパターン形成されず、前記第１発光層５１０、前記第２発光層５２０および前記第３発光層５３０だけでなく、前記バンク層４００上にも形成され得る。
【００９２】
前記第２電極６００は、前記第１発光層５１０、第２発光層５２０、第３発光層５３０及び前記バンク層４００上に形成されている。前記第２電極６００は、電界発光表示装置の陰極（Cathode）として機能することができる。このような第２電極６００は、本発明に係る電界発光表示装置が上部発光方式である場合には、透明電極で構成され、本発明に係る電界発光表示装置が下部発光方式である場合には、反射電極で構成される。
【００９３】
図５は、本発明の一実施形態による電界発光表示装置の概略的な断面図であって、これは、図２のII-II線の断面を示す図である。
【００９４】
他の構成は、前述した通りであるので、バンク層４００と第１発光層５１０及び第３発光層５３０について説明することにする。
【００９５】
前記バンク層４００は、前述したのと同様に、第１バンク層４１０と第２バンク層４２０を備える。
【００９６】
前記第１バンク層４１０は、互いに隣接する二つの第１サブ画素（ｓＰ１）間の境界に形成される。即ち、前記第１バンク層４１０は、一つの画素（Ｐ）内の第１サブ画素（ｓＰ１）とそれと隣接する画素（Ｐ）内の第１サブ画素（ｓＰ１）間の境界に形成される。
【００９７】
前記第２バンク層４２０は、前記第１バンク層４１０上に形成される。ここで、前記第２バンク層４２０は、第１発光層５１０を共有しながら互いに隣接している二つの第１サブ画素（ｓＰ１）間の境界には形成されず、第１発光層５１０を共有しないで互いに隣接している二つの第１サブ画素（ｓＰ１）間の境界には形成される。
【００９８】
したがって、第１サブ画素（ｓＰ１）と、第１サブ画素（ｓＰ１）間の境界に形成される複数の第１バンク層４１０の中で一部は、前記第２バンク層４２０の下に設けられていて、残りは前記第２バンク層４２０の下に設けられていないことがあり得る。前記第２バンク層４２０の下に備えられない第１バンク層４１０の上面全体は、前記第１発光層５１０と接するようになる。
【００９９】
複数の第１発光層５１０のそれぞれは、互いに隣接する二つの第１サブ画素（ｓＰ１）に対応するように形成され、前記二つの第１サブ画素（ｓＰ１）に対応するように形成された複数の第１発光層５１０は、前記第２バンク層４２０によって互いに離隔されている。ただし、必ずしもそれに限定されるものではなく、前記第１発光層５１０が、互いに隣接する３つ以上の第１サブ画素（ｓＰ１）に対応するように形成することもできる。
【０１００】
いずれか一つの第１サブ画素（ｓＰ１）内に備えた第１発光層５１０の一端は、前記第２バンク層４２０と接するようになり、前記いずれか一つの第１サブ画素（ｓＰ１）内に備えられた第１発光層５１０の他端は、それと隣接する他の一つの第１サブ画素（ｓＰ１）内に備えられた第１発光層５１０と接するようになる。このような理由によって、前記第１発光層５１０の一端の厚さ（ｈ１）は、前記第１発光層５１０の他端の厚さ（ｈ２）より厚くなる。
【０１０１】
つまり、溶液塗布および乾燥工程を通じて前記第１発光層５１０を形成する場合には、広がり防止壁として機能する第２バンク層４２０と接する前記第１発光層５１０の一端の厚さ（ｈ１）は、広がり防止壁として機能しない前記第１発光層５１０の他端の厚さ（ｈ２）より厚くなる。
【０１０２】
以上、添付の図を参照して、本発明の実施形態をさらに詳細に説明したが、本発明は、必ずしもこのような実施形態に限定されるものではなく、本発明の技術思想を逸脱しない範囲内で多様に変形実施することができる。したがって、本発明に開示された実施形態は、本発明の技術思想を限定するためのものではなく説明するためのものであり、このような実施形態により、本発明の技術思想の範囲が限定されるものではない。従って、以上で記述した実施形態は、すべての面で例示的なものであり限定的ではないと理解されなければならない。本発明の保護範囲は、特許請求の範囲によって解釈されなければならず、それと同等の範囲内にあるすべての技術思想は、本発明の権利範囲に含まれるものと解釈されなければならない。
【符号の説明】
【０１０３】
１００：基板
２００：回路素子層
３００：第１電極
４００：バンク層
４１０：第１バンク層
４２０：第２バンク層
５００：発光層
５１０：第１発光層
５２０：第２発光層
５３０：第３発光層
６００：第２電極
【図１ａ】
2018110118.tif 000003
【図１ｂ】
2018110118.tif 000004
【図２】
2018110118.tif 000005
【図３】
2018110118.tif 000006
【図４】
2018110118.tif 000007
【図５】
2018110118.tif 000008