(57)【要約】【課題】内部素子構造が異なる複数のモジュールを並列に接続する場合に、冷却効率を高めることができるとともに、配線寄生インダクタンスを低減することができる電力変換装置を提供する。【解決手段】直流電源に直列に接続された第１コンデンサ及び第２コンデンサの直列回路に対して並列に接続される第１半導体デバイス及び第２半導体デバイス２の直列回路を内蔵した複数の第１パワー半導体モジュールＰＭ１と、第１コンデンサ及び第２コンデンサの接続点と第１半導体デバイス及び第２半導体デバイスの接続点との間に接続される双方向半導体デバイスを内蔵した複数の第２パワー半導体モジュールＰＭ２とを備え、第１パワー半導体モジュールと第２パワー半導体モジュールとを冷却体２１の取付面にそれぞれ千鳥配列で配置した。【選択図】図１
2018085858.tif 000002
【特許請求の範囲】
【請求項１】
直流電源に直列に接続された第１コンデンサ及び第２コンデンサの直列回路に対して並列に接続される第１半導体デバイス及び第２半導体デバイスの直列回路を内蔵した複数の第１パワー半導体モジュールと、
前記第１コンデンサ及び第２コンデンサの接続点と前記第１半導体デバイス及び前記第２半導体デバイスの接続点との間に接続される双方向半導体デバイスを内蔵した複数の第２パワー半導体モジュールとを備え、
前記第１パワー半導体モジュールと前記第２パワー半導体モジュールとを冷却体の取付面にそれぞれ千鳥配列したことを特徴とする電力変換装置。
【請求項２】
前記第１パワー半導体モジュールは、同一端子配置面に正極端子、負極端子及び外部接続端子を順に配置し、前記第２パワー半導体モジュールは、同一端子配置面に前記第１半導体デバイスの外部接続端子と接続される外部接続端子と、前記第１コンデンサ及び第２コンデンサの接続点に接続される中間接続端子とを配置したことを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記冷却体の取付面に、前記第１パワー半導体モジュールと前記第２パワー半導体モジュールとを交互に整列配置した第１モジュール列と、該第１モジュール列の前記第１パワー半導体モジュールと対向する位置に前記第２パワー半導体モジュールを配置し、前記第２パワー半導体モジュールと対向する位置に前記第１パワー半導体モジュールを配置した第２モジュール列とを配列したことを特徴とする請求項１に記載の電力変換装置。
【請求項４】
前記第１モジュール列は、前記第１パワー半導体モジュールと第２パワー半導体モジュールとを、それぞれの外部接続端子が一端側で整列するように配置され、第２モジュール列は、前記第１パワー半導体モジュールと第２パワー半導体モジュールとを、それぞれの外部接続端子が一端側で整列し、且つ前記第１モジュール列の外部接続端子と対向するように配置されていることを特徴とする請求項３に係る電力変換装置。
【請求項５】
前記第１モジュール列及び前記第２モジュール列の正極端子同士を接続する正極ブスバーと、前記第１モジュール列及び前記第２モジュール列の負極端子同士を接続する負極ブスバーと、前記第１モジュール列及び前記第２モジュール列の中間接続端子同士を接続する中間ブスバーと、前記第１モジュール列及び前記第２モジュール列の互いに対向する出力端子を個別に接続する出力ブスバーとを備えていることを特徴とする請求項３に記載の電力変換装置。
【請求項６】
前記正極ブスバー、前記負極ブスバー及び前記中間ブスバーは、ラミネートブスバーで構成されていることを特徴とする請求項５に記載の電力変換装置。
【請求項７】
前記第１パワー半導体モジュールの正極端子及び負極端子と、該第１パワー半導体モジュールと隣接する第２パワー半導体モジュールの中間接続端子との間にスナバ回路を内蔵するスナバ回路内蔵チップを接続したことを特徴とする請求項３に記載の電力変換装置。
【請求項８】
前記第１パワー半導体モジュール及び前記第２パワー半導体モジュールで構成される出力アームを３組接続して３レベル三相インバータを構成したことを特徴とする請求項１に記載の電力変換装置。
【請求項９】
前記出力アームは、前記第１パワー半導体モジュール及び前記第２パワー半導体モジュールを複数並列に接続して構成されていることを特徴とする請求項８に記載の電力変換装置。
【請求項１０】
前記第１半導体デバイス、前記第２半導体デバイス及び前記双方向半導体デバイスの少なくとも１つは、ワイドバンドギャップ半導体素子を含んで構成されていることを特徴とする請求項１に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内蔵素子構成が異なる複数のパワー半導体モジュールを接続して構成される電力変換装置に関する。
【背景技術】
【０００２】
この種の電力変換装置として、例えば、還流ダイオードが逆並列接続された第１のＩＧＢＴと、同様に還流ダイオードが逆並列接続された第２のＩＧＢＴとを直列接続して一つのパッケージ内に収容した２ｉｎ１モジュールと、双方向に電流を流す特性を有する双方向スイッチをパッケージ内に収容した双方向スイッチモジュールとにより１相分の電力変換回路を構成し、これを３相分備えて構成される３レベル電力変換装置が提案されている（例えば、特許文献１参照）。
この特許文献１に記載の従来技術では、冷却フィン上に、３つの２ｉｎ１モジュールを並列に配置した第１領域と、３つの双方向スイッチモジュールを並列に配置した第２領域とが形成されている。各２ｉｎ１モジュール及び双方向スイッチモジュールとコンデンサとは、ラミネート化されたブスバーで電気的に接続されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−３６５０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１に記載の従来技術では、冷却フィン上に、第１のＩＧＢＴと第２のＩＧＢＴとを内蔵した２ｉｎ１モジュールを並列させて配置する領域と、双方スイッチ素子を内蔵した双方向スイッチモジュールを並列させて配置する領域とが分割されて形成されている。ここで、２ｉｎ１モジュールには、装置力率が１に近いときに素子損失が高くなる第１のＩＧＢＴ及び第２のＩＧＢＴを内蔵し、双方向スイッチモジュールは、装置力率が０に近いときに素子損失が高くなる双方向スイッチ素子を内蔵している。
したがって、装置力率の高低の何れの場合においても、高損失となる素子が冷却フィンの分割された第１領域及び第２領域の何れかに集中して配置されているので、冷却フィンの冷却能力を十分に発揮できないという課題がある。
【０００５】
また、電力変換装置では、スイッチング時の電流変化率と配線寄生インダンクタンスに応じて、スイッチ素子両端にサージ電圧が発生することは良く知られている。
素子損失を低減すために、スイッチング動作を高速化すると、主回路電流の時間変化率の増大に比例してスイッチング動作時のサージ電圧が増大し、スイッチング素子の必要耐圧が増加するという問題が生じる。
２ｉｎ１モジュール及び双方向スイッチモジュールの冷却フィン上の実装密度を上げて配線寄生インダクタンスの低下を図ることもできるが、発熱密度が上昇するという問題が生じる。
【０００６】
そこで、本発明は、上記従来例の課題に着目してなされたものであり、内部素子構造が異なる複数のモジュールを並列に接続する場合に、冷却効率を高めることができるとともに、配線寄生インダクタンスを低減することができる電力変換装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係る電力変換装置の一態様は、直流電源に直列に接続された第１コンデンサ及び第２コンデンサの直列回路に対して並列に接続される第１半導体デバイス及び第２半導体デバイスの直列回路を内蔵した複数の第１パワー半導体モジュールと、第１コンデンサ及び第２コンデンサの接続点と第１半導体デバイス及び第２半導体デバイスの接続点との間に接続される双方向半導体スイッチ素子を内蔵した複数の第２パワー半導体モジュールとを備え、第１パワー半導体モジュールと第２パワー半導体モジュールとを冷却体の取付面にそれぞれ千鳥配列で配置している。
【発明の効果】
【０００８】
本発明の一態様によれば、２ｉｎ１タイプの第１パワー半導体モジュールと双方向スイッチ素子を内蔵する第２パワー半導体モジュールとを冷却体の取付面上に千鳥配列で配置したので、冷却体の取付面上の発熱領域を分散させることができ、冷却体による第１パワー半導体モジュール及び第２パワー半導体モジュールの冷却効率を向上させることができる。しかも、平行配置された第１パワー半導体モジュールと第２パワー半導体モジュール間を電気的に接続することができるので、配線寄生インダクタンスを低減することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明に係る電力変換装置の第１の実施形態を示す平面図である。
【図２】Ｕ相出力アームを示す拡大平面図である。
【図３】図２のIII−III線上の断面図である。
【図４】図２の側面図である。
【図５】ラミネートブスバーを示す斜視図であって、（ａ）はラミネートブスバーの全体構成を示す斜視図、（ｂ）はラミネートブスバーの分解斜視図である。
【図６】図１の等価回路を示す回路図である。
【図７】図６のＵ相出力アームの等価回路を示す回路図である。
【図８】Ｕ相出力アームの出力電流波形を示す信号波形図である。
【図９】出力アームの電流経路を示す図である。
【図１０】本発明に係る３レベル三相電力変換装置の変形例を示す平面図である。
【図１１】本発明に係る３レベル単相電力変換装置を示す平面図である。
【図１２】図１１の等価回路を示す回路図である。
【図１３】本発明に係る電力変換装置の第２の実施形態を示す１相分の平面図である。
【図１４】第２の実施形態に適用し得るＣ型スナバ回路を示す回路図である。
【図１５】第２の実施形態に適用し得るＲＣＤ型スナバ回路を示す回路図である。
【図１６】従来例にスナバ回路内蔵チップを適用した場合の平面図である。
【図１７】第２パワー半導体モジュールの変形例を示す回路図である。
【発明を実施するための形態】
【００１０】
次に、図面を参照して、本発明の一実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることがある。
また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
【００１１】
まず、本発明の一の態様を表す電力変換装置の一実施形態について説明する。
先ず、本発明を適用し得る第１パワー半導体モジュールＰＭ１及び第２パワー半導体モジュールＰＭ２について説明する。
第１パワー半導体モジュールＰＭ１は、図６に示すように、上アームＡＵを構成する第１半導体デバイスＳＤ１及び下アームＡＬを構成する第２半導体デバイスＳＤ２を直列に接続した２ｉｎ１モジュールで構成されている。ここで、第１半導体デバイスＳＤ１は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）やパワーＭＯＳＦＥＴ等の半導体スイッチング素子Ｑ１とこのスイッチング素子Ｑ１と逆並列に接続された還流ダイオードＤ１とで構成されている。
【００１２】
同様に、第２半導体デバイスＳＤ２も、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）やパワーＭＯＳＦＥＴ等のスイッチング素子Ｑ２とこのスイッチング素子Ｑ２と逆並列に接続された還流ダイオードＤ２とで構成されている。
この第１パワー半導体モジュールＰＭ１は、図１〜図３に示すように、前述した第１半導体デバイスＳＤ１及び第２半導体デバイスＳＤ２とこれらを電気的に接続する配線基板（図示せず）とをモールド樹脂で覆ったモールド成形品とされている。
また、第１パワー半導体モジュールＰＭ１は、おもて面に一端側から他端側に向かって、直流電源の正極に接続されるピン状の一対の正極端子Ｔｐと、直流電源の負極に接続される負極端子Ｔｎと、負荷に接続される交流出力端子Ｔａｃとがその順に同一の端子間距離を保って配置されている。
【００１３】
さらに、正極端子Ｔｐの負極端子Ｔｎとは反対側に第１半導体デバイスＳＤ１及び第２半導体デバイスＳＤ２に個別にゲート信号を供給するゲート端子Ｔｇが形成されている。ここで、正極端子Ｔｐ、負極端子Ｔｎ及び交流出力端子Ｔａのそれぞれは、幅方向に所定間隔を保って突出形成された２本のピン状端子で構成されている。
また、第２パワー半導体モジュールＰＭ２は、図６に示すように、２つの逆阻止ＩＧＢＴＱ３及びＱ４を逆並列に接続した双方向半導体デバイスＳＤ３で構成されている。この第２パワー半導体モジュールＰＭ２は、図１〜図３に示すように、逆阻止ＩＧＢＴＱ３及びＱ４と、これらを電気的に接続する配線基板とをモールド樹脂で覆うモールド成形品とされている。
【００１４】
また、第２パワー半導体モジュールＰＭ２は、おもて面の一端側に中間端子Ｔｍが突出形成され、他端側に交流出力端子Ｔａｃが突出形成され、中間端子Ｔｍの交流出力端子Ｔａｃとは反対側に逆阻止ＩＧＢＴＱ３及びＱ４に個別にゲート信号を供給するゲート端子Ｔｇが突出形成されている。ここで、中間端子Ｔｍ及び交流出力端子Ｔａｃのそれぞれは、幅方向の中央部に突出形成された１本のピン状端子で構成されている。
第１パワー半導体モジュールＰＭ１及び第２パワー半導体モジュールＰＭ２は、同一の大きさに形成され、第２パワー半導体モジュールＰＭ２の中間端子Ｔｍ及び出力端子Ｔａｃが第１パワー半導体モジュールＰＭ１の正極端子Ｔｐ及び出力端子Ｔａｃに対応する位置に形成されている。
第１パワー半導体モジュールＰＭ１及び第２パワー半導体モジュールＰＭ２は、裏面に、内部の半導体デバイスの発熱を外部に放熱する放熱板を配置することが望ましい。
【００１５】
次に、第１パワー半導体モジュールＰＭ１及び第２パワー半導体モジュールＰＭ２を使用した３レベル三相電力変換装置について説明する。
この３レベル三相電力変換装置１０は、図６に示すように、直流電源１１の正極に接続された正極ラインＬｐと直流電源１１の負極に接続された負極ラインＬｎとの間に、第１コンデンサＣ１及び第２コンデンサＣ２の直列回路、Ｕ相出力アームＵＡ、Ｖ相出力アームＶＡ及びＷ相出力アームＷＡが並列に接続されている。
Ｕ相出力アームＵＡ、Ｖ相出力アームＶＡ及びＷ相出力アームＷＡの基本的構成は、図６に示すように、１組の第１パワー半導体モジュールＰＭ１及び第２パワー半導体モジュールＰＭ２で構成される。
【００１６】
すなわち、第１パワー半導体モジュールＰＭ１は、正極ラインＬｐ及び負極ラインＬｎ間に、第１半導体デバイスＳＤ１及び第２半導体デバイスＳＤ２が接続されている。また、第２パワー半導体モジュールＰＭ２は、双方向半導体デバイスＳＤ３が第１半導体デバイスＳＤ１及び第２半導体デバイスＳＤ２の接続点と第１コンデンサＣ１及び対２コンデンサＣ２の接続点との間に接続されている。
そして、各Ｕ相出力アームＵＡ、Ｖ相出力アームＶＡ及びＷ相出力アームＷＡの夫々は、負荷が必要とする負荷電流が１組の第１パワー半導体モジュールＰＭ１及び第２パワー半導体モジュールＰＭ２で賄えない場合に、必要な負荷電流を確保するために、図７に示すように、第１パワー半導体モジュールＰＭ１及び第２パワー半導体モジュールＰＭ２をそれぞれ複数組例えば３組ずつ並列に接続する構成とされている。
【００１７】
このように、Ｕ相出力アームＵＡ、Ｖ相出力アームＶＡ及びＷ相出力アームＷＡの夫々を複数組の第１パワー半導体モジュールＰＭ１及び第２パワー半導体モジュールＰＭ２で構成する場合には、図１に示すように、冷却フィンや冷却ピンで構成される冷却体２１上に３組の第１パワー半導体モジュールＰＭ１１〜ＰＭ１３及び第２パワー半導体モジュールＰＭ２１〜ＰＭ２３を配置する。
ここで、冷却体２１は、アルミニウムや銅等の熱伝導率の高い金属部材で成形されている。この冷却体２１は、モジュール載置板部２１ａと、このモジュール載置板部２１ａのモジュール載置面２１ｂとは反対側に下方に突出して形成された多数の放熱フィン２１ｃとで構成されている。
【００１８】
モジュール載置板部２１ａには、図３に示すように、モジュール載置面２１ｂに３組の第１パワー半導体モジュールＰＭ１１〜ＰＭ１３及び第２パワー半導体モジュールＰＭ２１〜ＰＭ２２を位置決めする浅い深さの左右方向に３個の凹部２１ｄが前後２列に計６個形成されている。
Ｕ相出力アームＵＡは、図２に拡大して図示するように、前列の凹部２１ｄには、左から第１パワー半導体モジュールＰＭ１１、第２パワー半導体モジュールＰＭ２１及び第１パワー半導体モジュールＰＭ１２がその順に互いの側面が所定間隔を保って対向するように並列に配置されて第１モジュール列Ｍｒ１が構成されている。
【００１９】
また、後列の凹部２１ｄには、左から第２パワー半導体モジュールＰＭ２２、第１パワー半導体モジュールＰＭ１３及び第２パワー半導体モジュールＰＭ２３がその順に互いの側面が所定間隔を保って対向するように並列に配置されて第２モジュール列Ｍｒ２が構成されている。
ここで、第１モジュール列Ｍｒ１の第１パワー半導体モジュールＰＭ１１及びＰＭ１２はゲート端子Ｔｇが前端側となり、交流出力端子Ｔａｃが後端側となるように配置されている。また、第１モジュール列Ｍｒ１の第２パワー半導体モジュールＰＭ２１はゲート端子が前端側となり、交流出力端子Ｔａｃが後端側となるように配置されている。
【００２０】
第２モジュール列Ｍｒ２の第１パワー半導体モジュールＰＭ１３は、ゲート端子Ｔｇが後端側となり、交流出力端子Ｔａｃが前端側となるように配置されている。また、第２モジュール列Ｍｒ２の第２パワー半導体モジュールＰＭ２２及びＰＭ２３は、ゲート端子Ｔｇが後端側となり、交流出力端子Ｔａｃが前端側となるように配置されている。
したがって、冷却体２１のモジュール載置板部２１ａに、第１パワー半導体モジュールＰＭ１１〜ＰＭ１３及び第２パワー半導体モジュールＰＭ２１〜ＰＭ２３が、前後方向で第１パワー半導体モジュールＰＭ１１〜ＰＭ１３に対して、第２パワー半導体モジュールＰＭ２１〜ＰＭ２３が互いに対向するように、平面から見て互い違いに千鳥配列に配置されている。
【００２１】
Ｖ相出力アームＶＡ及びＷ相出力アームＷＡも、Ｕ相出力アームＵＡと同様の配列を有する第１モジュール列Ｍｒ１及び第２モジュール列Ｍｒ２を備えており、前後方向で第１パワー半導体モジュールＰＭ１１〜ＰＭ１３に対して、第２パワー半導体モジュールＰＭ２１〜ＰＭ２３が互いに対向するように、平面から見て互い違いに千鳥配列に配置されている。
そして、Ｕ相出力アームＵＡ、Ｖ相出力アームＶＡ及びＷ相出力アームＷＡにおける第１パワー半導体モジュールＰＭ１１〜ＰＭ１３の各端子Ｔｐ、Ｔｎ及びＴａｃが、図４に示すように、正極ブスバーＢｐ、負極ブスバーＢｎ及び交流出力ブスバーＢａｃに電気的に接続され、第２パワー半導体モジュールＰＭ２１〜ＰＭ２３の各端子Ｔｍ及びＴａｃが中間ブスバーＢｍ及び交流出力ブスバーＢａｃに電気的に接続されている。
【００２２】
ここで、正極ブスバーＢｐ、負極ブスバーＢｎ及び中間ブスバーＢｍのそれぞれは、図５に示すように、Ｕ相出力アームＵＡ、Ｖ相出力アームＶＡ及びＷ相出力アームＷＡの冷却体２１を覆う大きさのモジュール接続用平板部２５と、このモジュール接続用平板部２５の後端部から上方に折り曲げられたコンデンサ接続用折り曲げ部２６とで断面Ｌ字状に構成されている。
そして、Ｕ相出力アームＵＡ及びＶ相出力アームＶＡ及びＷ相出力アームＷＡ上に負極ブスバーＢｎ、中間ブスバーＢｍ及び正極ブスバーＢｐの順にそれぞれの間に絶縁フィルム等の絶縁層を介して積層して図５（ａ）に示すようにラミネートブスバーＬＢが構成されている。
【００２３】
また、交流出力ブスバーＢａｃは、Ｕ相出力アームＵＡ、Ｖ相出力アームＶＡ及びＷ相出力アームＷＡ毎に独立して三相分設けられている。この交流出力ブスバーＢａｃは、千鳥配列された第１パワー半導体モジュールＰＭ１１〜ＰＭ１３及び第２パワー半導体モジュールＰＭ２１〜ＰＭ２３の交流出力端子Ｔａｃを平面から覆う大きさに設定されている。そして、交流出力ブスバーＢａｃは、最上段の正極ブスバーＢｐの上面に絶縁フィルム等の絶縁層を介して積層されている。
正極ブスバーＢｐ、負極ブスバーＢｎ、中間ブスバーＢｍには、千鳥配列された第１パワー半導体モジュールＰＭ１１〜ＰＭ１３及び第２パワー半導体モジュールＰＭ２１〜ＰＭ２３の各正極端子Ｔｐ、負極端子Ｔｎ、交流出力端子Ｔａｃ及び中間端子Ｔｍを挿通する貫通孔が形成されている。
【００２４】
ここで、正極ブスバーＢｐのモジュール接続用平板部２５には、第１パワー半導体モジュールＰＭ１１〜ＰＭ１３の正極端子Ｔｐに対応する位置に形成された貫通孔が正極端子Ｔｐを嵌挿して電気的に接続される大きさに設定され、他の端子に対応する位置に形成された貫通孔が負極端子Ｔｎ、交流出力端子Ｔａｃ及び中間端子Ｔｍと接触することなく挿通する大きさに設定されている。
負極ブスバーＢｎのモジュール接続用平板部２５は、第１パワー半導体モジュールＰＭ１１〜ＰＭ１３の負極端子Ｔｎに対応する位置に形成された貫通孔が負極端子Ｔｎを嵌挿して電気的に接続される大きさに設定され、他の端子に対応する位置に形成された貫通孔が正極端子Ｔｐ、交流出力端子Ｔａｃ及び中間端子Ｔｍと接触することなく挿通する大きさに設定されている。
【００２５】
中間ブスバーＢｍのモジュール接続用平板部２５は、第２パワー半導体モジュールＰＭ２１〜ＰＭ２３の中間端子Ｔｍに対応する位置に形成された貫通孔が中間端子Ｔｍを嵌挿して電気的に接続される大きさに設定され、他の端子に対応する位置に形成された貫通孔が正極端子Ｔｐ、負極端子Ｔｎ、及び交流出力端子Ｔａｃと接触することなく挿通する大きさに設定されている。
交流出力ブスバーＢａｃのモジュール接続用平板部２５は、第１パワー半導体モジュールＰＭ１１〜ＰＭ１３及び第２パワー半導体モジュールＰＭ２１〜ＰＭ２３の交流出力端子Ｔａｃに対応する位置に形成された貫通孔が各交流出力端子Ｔａｃを嵌挿して電気的に接続される大きさに設定されている。
【００２６】
さらに、正極ブスバーＢｐ、中間ブスバーＢｍ及び負極ブスバーＢｎのコンデンサ接続用折り曲げ部２６は、これらの順に間に絶縁フィルム等の絶縁層を介して積層されている。これら正極ブスバーＢｐ、中間ブスバーＢｍ及び負極ブスバーＢｎのコンデンサ接続用折り曲げ部２６は、これらの順に高さが高くなるように設定されている。
そして、正極ブスバーＢｐのコンデンサ接続用折り曲げ部２６には、例えばアルミ電解コンデンサで構成される複数の第１コンデンサＣ１の正極端子ｔｃｐ１を嵌挿して電気的に接続する貫通孔が形成されている。
【００２７】
中間ブスバーＢｍのコンデンサ接続用折り曲げ部２６には、第１コンデンサＣ１の正極端子ｔｃｐ１を接触することなく挿通する貫通孔と、第１コンデンサＣ１の負極端子ｔｃｎ１と同様に例えばアルミ電解コンデンサで構成される複数の第２コンデンサＣ２の正極端子ｔｃｐ２とを嵌挿して電気的に接続する貫通孔とが形成されている。
負極ブスバーＢｎのコンデンサ接続用折り曲げ部２６には、第１コンデンサＣ１の正極端子ｔｃｐ１及び負極端子ｔｃｎ１と第２コンデンサＣ２の正極端子ｔｃｐ２とを接触することなく挿通する貫通孔と、第２コンデンサＣ２の負極端子ｔｃｎ２を嵌挿して電気的に接続する貫通孔とが形成されている。
【００２８】
このように、Ｕ相出力アームＵＡ、Ｖ相出力アームＶＡ及びＷ相出力アームＷＡの夫々において、３組の第１パワー半導体モジュールＰＭ１１〜ＰＭ１３の正極端子Ｔｐ、負極端子Ｔｎ及び交流出力端子Ｔａｃを正極ブスバーＢｐ、負極ブスバーＢｎ及び交流出力ブスバーＢａｃで電気的に接続し、第２パワー半導体モジュールＰＭ２１〜ＰＭ２３の中間端子Ｔｍ及び交流出力端子Ｔａｃを中間ブスバーＢｍ及び交流出力ブスバーＢａｃで電気的に接続することにより、図７に示すＵ相出力アームＵＡ、Ｖ相出力アームＶＡ及びＷ相出力アームＷＡを個別に形成できる。
【００２９】
そして、Ｕ相出力アームＵＡ、Ｖ相出力アームＶＡ及びＷ相出力アームＷＡは、アーム毎に、第１パワー半導体モジュールＰＭ１１〜ＰＭ１３は第１半導体スイッチング素子Ｑ１及び第２半導体スイッチング素子Ｑ２対する個別のゲート信号によって同時に駆動され、第２パワー半導体モジュールＰＭ２１〜ＰＭ２３も第３半導体スイッチング素子Ｑ３及び第４半導体スイッチング素子Ｑ４が個別のゲート信号によって同時に駆動される。
例えば、Ｕ相出力アームＵＡの動作は、第１動作モード、第２動作モード、第３動作モード及び第４動作モードの４つの動作モードが順に繰り返されることにより、交流電流が負荷に出力される。
【００３０】
第１動作モードは、出力電流が０である状態で、第２パワー半導体モジュールＰＭ２１〜ＰＭ２３の第３半導体スイッチング素子Ｑ３をスイッチング制御して正の中間電流値まで増加させ、次いで第１パワー半導体モジュールＰＭ１１〜ＰＭ１３の第１半導体スイッチング素子Ｑ１をスイッチング制御して正側の最大電流値まで増加させた後正の中間電流値まで減少させる。
第２動作モードは、正の中間電流値から第２パワー半導体モジュールＰＭ２１〜ＰＭ２３の第３半導体スイッチング素子Ｑ３をスイッチング制御して正の出力電流を０近傍まで減少させ、第３半導体スイッチング素子Ｑ３のスイッチング制御を停止したときに、第１パワー半導体モジュールＰＭ１１〜ＰＭ１３の第２半導体スイッチング素子Ｑ２の還流ダイオードＤ２を通って負荷側に還流電流が流れ、出力電流が０に復帰する。
【００３１】
第３動作モードでは、第２パワー半導体モジュールＰＭ２１〜ＰＭ２３の第４半導体スイッチング素子Ｑ４をスイッチング制御して負の中間電流値まで増加させ、次いで第１パワー半導体モジュールＰＭ１１〜ＰＭ１３の第２半導体スイッチング素子Ｑ２をスイッチング制御して負側の最大電流値まで増加させた後負の中間電流値まで減少させる。
第４動作モードは、負の中間電流値から第２パワー半導体モジュールＰＭ２１〜ＰＭ２３の第４半導体スイッチング素子Ｑ４をスイッチング制御して負の出力電流を０近傍まで減少させ、第４半導体スイッチング素子Ｑ４のスイッチング制御を停止したときに、第１パワー半導体モジュールＰＭ１１〜ＰＭ１３の第２半導体スイッチング素子Ｑ２の還流ダイオードＤ１を通って電源側に還流電流が流れ、出力電流が０に復帰する。
【００３２】
このように、第１動作モードから第４動作モードまでを繰り返し行なうことにより、図８に示すように３レベルの交流出力電流を形成することができる。
Ｖ相出力アームＶＡ及びＷ相出力アームＷＡについてもＵ相出力アームＵＡに対して１２０°及び２４０°遅れた同様の制御を行なうことにより、３レベルの三相出力電流を出力することができる。
したがって、上記第１の実施形態によると、冷却体２１のモジュール載置板部２１ａのモジュール載置面２１ｂに形成された凹部２１ｄに第１パワー半導体モジュールＰＭ１１〜ＰＭ１３と第２パワー半導体モジュールＰＭ２１〜ＰＭ２３とを千鳥状に配置している。このため、例えば互いに隣接する第１パワー半導体モジュールＰＭ１１と第２パワー半導体モジュールＰＭ２１とで、１組のＵ相アームを構成することができる。
【００３３】
この構成とすることにより、スイッチング動作における一巡ループは、図９に示すように、上アームスイッチング動作時では、第１コンデンサＣ１→第１半導体スイッチング素子Ｑ１→第４半導体スイッチング素子Ｑ４→第１コンデンサＣ１の経路となり、下アームスイッチング動作時では、第２コンデンサＣ２→第３半導体スイッチング素子Ｑ３→第２半導体スイッチング素子Ｑ２→第２コンデンサＣ２の経路となる。これら両経路の配線インダクタンスを小さくすることができ、半導体スイッチング素子Ｑ１〜Ｑ４のターンオフ時のサージ電圧や半導体スイッチング素子Ｑ１及びＱ２と逆並列に接続された還流ダイオードＤ１及びＤ２の逆回復時のサージ電圧を低減することができる。
【００３４】
また、第１パワー半導体モジュールＰＭ１１〜ＰＭ１３及び第２パワー半導体モジュールＰＭ２１〜ＰＭ２３を千鳥状に配列することで、例えばＵ相出力アームＵＡ及びＷ相出力アームＷＡのように、メインモジュールとなる第１パワー半導体モジュールＰＭ１３と第１コンデンサＣ１及び第２コンデンサＣ２との間の配線長さを最短とすることができ、結果配線インダクタンスの低減が可能となる。
因みに、従来例と同じように第１パワー半導体モジュールＰＭ１１〜ＰＭ１３及び第２パワー半導体モジュールＰＭ２１〜ＰＭ２３を配置する場合には、第１コンデンサＣ１及び第２コンデンサＣ２と第１パワー半導体モジュールＰＭ１１〜ＰＭ１３との間に第２パワー半導体モジュールＰＭ２１〜ＰＭ２３が配置されることにより、第１コンデンサＣ１及び第２コンデンサＣ２と第１パワー半導体モジュールＰＭ１１〜ＰＭ１３との配線長さは第２パワー半導体モジュールＰＭ２１〜ＰＭ２３の長さ分長くなり、配線インダクタンスが増加してしまう。
【００３５】
また、装置力率が高いときには、千鳥状に配置された第１パワー半導体モジュールＰＭ１１〜ＰＭ１３がより発熱し、装置力率が低いときには、同じく千鳥状に配置された第２パワー半導体モジュールＰＭ２１〜ＰＭ２３がより発熱する。このため、同時に発熱するパワー半導体モジュール間の距離を長く取ることができ、冷却体上で発熱するパワー半導体モジュールを分散させることで、パワー半導体モジュールに内蔵される半導体デバイスの温度上昇を抑制することができる。したがって、隣接する第１パワー半導体モジュール及び第２パワー半導体モジュール間の距離を短くすることができ、冷却体２１を小さくして最適な設計を行なうことができる。
【００３６】
なお、上記第１の実施形態では、Ｕ相出力アームＵＡ、Ｖ相出力アームＶＡ及びＷ相出力アームＷＡのそれぞれについて第１パワー半導体モジュールＰＭ１１〜ＰＭ１３及び第２パワー半導体モジュールＰＭ２１〜ＰＭ２３を同一の千鳥配列とした場合について説明したが、これに限定されるものではない。
例えば、Ｖ相出力アームＶＡの第１モジュール列Ｍｒ１と第２モジュール列Ｍｒ２とを前後入れ替えることにより、図１０に示すように、Ｕ相出力アームＵＡ、Ｖ相出力アームＶＡ及びＷ相出力アームＷＡを並べたときに、第１パワー半導体モジュールＰＭ１１〜ＰＭ１３及び第２パワー半導体モジュールＰＭ２１〜ＰＭ２３を全体で千鳥配列とすることができる。
【００３７】
また、上記第１の実施形態では、本発明を３レベル三相電力変換装置１０に適用した場合について説明したが、これに限定されるものではなく、本発明は、３レベル単相電力変換装置にも適用することができる。
この３レベル単相電力変換装置３０は、図１１及び図１２に示すように、前述した３レベル三相電力変換装置１０の一相分（例えばＷ相）の出力アームを省略して例えばＵ相出力アームＵＡを第１出力アームＦＡとし、Ｖ相出力アームＶＡを第２出力アームＳＡとしてこれら２組の出力アームを並列に接続してＨブリッジ回路を構成する。
【００３８】
第１出力アームＦＡ及び第２出力アームＳＡのそれぞれは、前述した第１の実施形態の図７と同様に、複数の第１パワー半導体モジュールＰＭ１１〜ＰＭ１３と複数の第２パワー半導体モジュールＰＭ２１〜ＰＭ２３とで構成する。
そして、図１１に示すように、第１出力アームＦＡは、冷却体２１の前列に左側から第１パワー半導体モジュールＰＭ１１、第２パワー半導体モジュールＰＭ２１、第１パワー半導体モジュールＰＭ１２の順に配置し、後列に第２パワー半導体モジュールＰＭ２２、第１パワー半導体モジュールＰＭ１３、第２パワー半導体モジュールＰＭ２３の順に配置する。
【００３９】
また、第１出力アームＦＡ及び第２出力アームＳＡの第１パワー半導体モジュールＰＭ１１〜ＰＭ１３及び第２パワー半導体モジュールＰＭ２１〜ＰＭ２３を正極ブスバーＢｐ、負極ブスバーＢｎ及び中間ブスバーＢｍ及び交流出力ブスバーＢａｃで接続する。
この３レベル単相電力変換装置３０でも、前述した第１の実施形態における一相分を省略して３レベル三相交流出力に代えて３レベル単相交流出力が得られる他は、第１出力アームＦＡ及び第２出力アームＳＡを構成する第１パワー半導体モジュールＰＭ１１〜ＰＭ１３及び第２パワー半導体モジュールＰＭ２１〜ＰＭ２３の配置が第１実施形態と同じ千鳥配列であるので、第１の実施形態と同様の作用効果を得ることができる。
【００４０】
次に、本発明に係る電力変換装置の第２の実施形態について図１３〜図１６を伴って説明する。
この第２の実施形態では、前述した第１の実施形態において、スナバ回路を内蔵するスナバ回路内蔵チップを接続するようにしたものである。
すなわち、第２の実施形態では、Ｕ相出力アームＵＡ、Ｖ相出力アームＶＡ及びＷ相出力アームＷＡの各アームについて、配設方向に互いに隣接する第１パワー半導体モジュールＰＭ１及び第２パワー半導体モジュールＰＭ２間にスナバ回路を内蔵するスナバ回路内蔵チップ３１が接続されている。この第２の実施形態では、Ｖ相出力アームＶＡを例にとって説明する。
【００４１】
スナバ回路内蔵チップ３１は、４端子の半導体チップであり、図１３に示すように、第１正負極端子ｔｐｎ１及び第２正負極端子ｔｐｎ２と第１中間端子ｔｍ１及び第２中間端子ｔｍ２とを備えている。第１正負極端子ｔｐｎ１は、第１パワー半導体モジュールＰＭ１の正極端子Ｔｐ及び負極端子Ｔｎの一方に電気的に接続される。第２正負極端子ｔｐｎ２は第１パワー半導体モジュールＰＭ１の正極端子Ｔｐ及び負極端子Ｔｎの他方に電気的に接続される。第１中間端子ｔｍ１及び第２中間端子ｔｍ２は、何れか一方が第２パワー半導体モジュールＰＭ２の中間端子Ｔｍに電気的に接続される。
【００４２】
スナバ回路内蔵チップ３１に内蔵されるスナバ回路のとしては、図１４に示すＣ型スナバ回路３２、図１５に示すＲＣＤ型スナバ回路３３を適用できるが、Ｃ型スナバ回路又はＲＣＤスナバ回路に限定されるものではなく、他の種々のスナバ回路を適用できる。
Ｃ型スナバ回路３２は、図１４に示すように、第１正負極端子ｔｐｎ１及び第１中間端子ｔｍ１間に接続された第１スナバコンデンサＣｓ１と、第２正負極端子ｔｐｎ２及び第２中間端子ｔｍ２間に接続された第２スナバコンデンサＣｓ２とを備えている。また、Ｃ型スナバ回路３２は、第１中間端子ｔｍ１及び第２中間端子ｔｍ２間が直接電気的に接続されている。
【００４３】
ＲＣＤ型スナバ回路３３は、図１５に示すように、第１正負極端子ｔｐｎ１及び第１中間端子ｔｍ１間に直列に接続された第１スナバコンデンサＣｓ１及び第１スナバ抵抗Ｒｓ１と、第１スナバ抵抗Ｒｓ１と並列に接続された第１スナバダイオードＤｓ１とを備えている。第１スナバダイオードＤｓ１は、アノードが第１正負極端子ｔｐｎ１及び第１スナバ抵抗Ｒｓ１の接続点に接続され、カソードが第１スナバ抵抗Ｒｓ１及び第１スナバコンデンサＣｓ１の接続点に接続されている。
また、ＲＣＤ型スナバ回路３３は、第２正負極端子ｔｐｎ２及び第２中間端子ｔｍ２間に直列に接続された第２スナバコンデンサＣｓ２及び第２スナバ抵抗Ｒｓ２と、第２スナバ抵抗Ｒｓ２と並列に接続された第２スナバダイオードＤｓ２とを備えている。第２スナバダイオードＤｓ２は、アノードが第２中間端子ｔｍ２及び第２スナバ抵抗Ｒｓ２の接続点に接続され、カソードが第２スナバ抵抗Ｒｓ２及び第２スナバコンデンサＣｓ２の接続点に接続されている。
【００４４】
さらに、ＲＣＤ型スナバ回路３３は、第１中間端子ｔｍ１及び第２中間端子ｔｍ２間が直接電気的に接続されている。
そして、図１３に示すように、Ｖ相出力アームＶＡを構成する前列の第１パワー半導体モジュールＰＭ１１と第２パワー半導体モジュールＰＭ２１及びＰＭ２３との間に４つのスナバ回路内蔵チップ３１が例えば半田付けによって接続される。
すなわち、第１パワー半導体モジュールＰＭ１１及び第２パワー半導体モジュールＰＭ２１間には、スナバ回路内蔵チップ３１が、第１正負極端子ｔｐｎ１を第１パワー半導体モジュールＰＭ１１の負極端子Ｔｎに電気的に接続し、第２正負極端子ｔｐｎ２を第１パワー半導体モジュールＰＭ１１の正極端子Ｔｐに電気的に接続し、第２中間端子ｔｍ２を第２パワー半導体モジュールＰＭ２１の中間端子Ｔｍに接続している。第２中間端子ｔｍ２は非接続状態とされている。
【００４５】
同様に、第１パワー半導体モジュールＰＭ１２及び第２パワー半導体モジュールＰＭ２１間には、スナバ回路内蔵チップ３１が、第１正負極端子ｔｐｎ１を第１パワー半導体モジュールＰＭ１２の正極端子Ｔｐに電気的に接続し、第２正負極端子ｔｐｎ２を第１パワー半導体モジュールＰＭ１２の負極端子Ｔｎに電気的に接続し、第１中間端子ｔｍ１を第２パワー半導体モジュールＰＭ２１の中間端子Ｔｍに接続している。第２中間端子ｔｍ２は隣接するスナバ回路内蔵チップ３１の第２中間端子ｔｍ２上に絶縁部材を介して配置され非接続状態とされている。
【００４６】
また、第１パワー半導体モジュールＰＭ１３及び第２パワー半導体モジュールＰＭ２２間には、スナバ回路内蔵チップ３１が、第１正負極端子ｔｐｎ１を第１パワー半導体モジュールＰＭ１３の負極端子Ｔｎに電気的に接続し、第２正負極端子ｔｐｎ２を第１パワー半導体モジュールＰＭ１３の正極端子Ｔｐに電気的に接続し、第２中間端子ｔｍ２を第２パワー半導体モジュールＰＭ２２の中間端子Ｔｍに接続している。第１中間端子ｔｍ１は非接続状態とされている。
さらに、第１パワー半導体モジュールＰＭ１３及び第２パワー半導体モジュールＰＭ２３間には、スナバ回路内蔵チップ３１が、第１正負極端子ｔｐｎ１を第１パワー半導体モジュールＰＭ１３の正極端子Ｔｐに電気的に接続し、第２正負極端子ｔｐｎ２を第１パワー半導体モジュールＰＭ１３の負極端子Ｔｎに電気的に接続し、第１中間端子ｔｍ１を第２パワー半導体モジュールＰＭ２３の中間端子Ｔｍに接続している。第２中間端子ｔｍ１は非接続状態とされている。
【００４７】
この第２の実施形態によると、前述した第１の実施形態と同様に、冷却体２１上に、第１パワー半導体モジュールＰＭ１１〜ＰＭ１３及び第２パワー半導体モジュールＰＭ２１〜ＰＭ２３が千鳥配列とされている。このため、第１モジュール列Ｍｒ１では、第１パワー半導体モジュールＰＭ１１、第２パワー半導体モジュールＰＭ２１及び第１パワー半導体モジュールＰＭ１２が互いの側面を対向させて順に整列されている。また、第２モジュール列Ｍｒ２では、第２パワー半導体モジュールＰＭ２２、第１パワー半導体モジュールＰＭ１３及び第２パワー半導体モジュールＰＭ２３が互いの側面を対向させて順に配列されている。
【００４８】
そして、スナバ回路内蔵チップ３１が第１正負極端子ｔｐｎ１及び第２正負極端子ｔｐｎ２と第１中間端子ｔｍ１及び第２中間端子ｔｍ２とを備えた４端子のチップ構成とされている。
したがって、第２の実施形態では、第１の実施形態の効果に加えて、隣接する第１パワー半導体モジュールＰＭ１と第２パワー半導体モジュールＰＭ２との間にスナバ回路内蔵チップ３１を実装する実装面積を確保することができる。しかも、スナバ回路内蔵チップ３１と第１パワー半導体モジュールＰＭ１及び第２パワー半導体モジュールＰＭ２との間の配線距離を最短距離として配線インダクタンスを小さくすることができる。このため、３レベル電力変換装置の構成を小型化することができるとともに、高効率化が可能となる。
【００４９】
因みに、従来例のように、第１パワー半導体モジュールＰＭ１と第２パワー半導体モジュールＰＭ２とを分離して配列する場合には、図１６に示すように、スナバ回路内蔵チップを接続する場合に、４端子のスナバ回路内蔵チップを適用することができず、２端子のスナバ回路内蔵チップ４１を２組並列に配置し、これらスナバ回路内蔵チップ４１をブスバー４２及び４３を使用して第１パワー半導体モジュールＰＭ１及び第２パワー半導体モジュールＰＭ２間に接続する必要がある。
つまり、スナバ回路内蔵チップ４１を、第１パワー半導体モジュールＰＭ１の外側位置と第２パワー半導体モジュールＰＭ２の外側位置との一番目に距離の長い位置間と、第１パワー半導体モジュールＰＭ１の中間位置と第２パワー半導体モジュールＰＭ２の外側位置の二番目に距離の長い位置間とにそれぞれブスバー４２及び４３を介して接続することになる。このため、スナバ回路内蔵チップ４１の実装面積が大きくなり、３レベル電力変換装置の小型化が困難となる。また、配線寄生インダクタンスが大きくなって、スナバ回路によるサージ電圧抑制が効きづらくなり、スイッチング動作の高速化によって素子損失を低減させることが難しく、３レベル電力変換装置を高効率化することが困難であるという問題がある。
【００５０】
これに対して、上記第２の実施形態では、隣接する平行に配置された第１パワー半導体モジュールＰＭ１及び第２パワー半導体モジュールＰＭ２間にスナバ回路内蔵チップを配置することが可能であり、上記従来例の問題点を解決することができる。
以上、本発明の第１及び第２の実施形態について説明してきたが、本発明はこれらに限定されずに種々の変更、改良を行うことができる。
例えば、Ｕ相出力アームＵＡ及びＷ相出力アームＷＡとＶ相出力アームＶＡにおける第１パワー半導体モジュールＰＭ１１〜ＰＭ１３と第２パワー半導体モジュールＰＭ２１〜ＰＭ２３との配列を第１モジュール列Ｍｒ１と第２モジュール列とを前後入れ替えて逆配列とするようにしてもよく。
【００５１】
また、第１パワー半導体モジュールＰＭ１及び第２パワー半導体モジュールＰＭ２に内蔵する半導体スイッチング素子Ｑ１〜Ｑ４としては、ＩＧＢＴに限らずＭＯＳＦＥＴを適用することができるとともに、スイッチング素子Ｑ１〜Ｑ４は、Ｓｉで構成する場合に限らず少なくとも一部の半導体スイッチング素子をＳｉＣやＧａＮその他のワイドバンドギャップ半導体からなるパワー半導体デバイスで構成するようにしてもよい。
また、第２パワー半導体モジュールＰＭ２に内蔵する双方向半導体デバイスＳＤ３は、逆阻止半導体スイッチング素子Ｑ３及びＱ４で構成する場合に限らず、図１７に示すように、双方向半導体スイッチング素子Ｑ３′及びダイオードＤ３の直列回路と、この直列回路と並列に接続された双方向半導体スイッチング素子Ｑ４′及びダイオードＤ４の直列回路とで構成してもよい。この場合、双方向半導体スイッチング素子Ｑ３′とダイオードＤ４とを並列に接続し、双方向半導体スイッチング素子Ｑ４′とダイオードＤ３とを並列に接続する。
【００５２】
また、出力アームを構成する第１パワー半導体モジュールＰＭ１及び第２パワー半導体モジュールＰＭ２の接続組数は３組に限定されるものではなく、２組又は４組以上とすることができるができる。
また、ラミネートブスバーＬＢは、上記実施形態のように、複数相に跨がって形成する必要はなく、相毎に分割して構成することもできる。ラミネートブスバーＬＢを構成する正極ブスバーＢｐ、中間ブスバーＢｍ及び負極ブスバーＢｎは平板状に形成する場合に限らず、格子状に形成したり、相毎に帯状に形成したりすることもできる。
また、本発明は３レベル電力変換装置に限定されるものではなく、第１パワー半導体モジュールＰＭ１及び第２パワー半導体モジュールＰＭ２を組み合わせた出力アームを有する他の４レベル以上のマルチレベル電力変換装置にも適用することができる。
【符号の説明】
【００５３】
１０…３レベル三相電力変換装置、ＵＡ…Ｕ相出力アーム、ＶＡ…Ｖ相出力アーム、ＷＡ…Ｗ相出力アーム、ＰＭ１，ＰＭ１１〜ＰＭ１３…第１パワー半導体モジュール、ＰＭ２，ＰＭ２１〜ＰＭ２３…第２パワー半導体モジュール、Ｔｐ…正極端子、Ｔｎ…負極端子、Ｔａｃ…出力端子、Ｔｍ…中間端子、２１…冷却体、Ｍｒ１…第１モジュール列、Ｍｒ２…第２モジュール列、Ｂｐ…正極ブスバー、Ｂｎ…負極ブスバー、Ｂｍ…中間ブスバー、Ｂａｃ…交流出力ブスバー、２５…モジュール接続用平板部、２６…コンデンサ接続用折り曲げ部、Ｃ１…第１コンデンサ、Ｃ２…第２コンデンサ、３０…３レベル単相電力変換装置、３１…スナバ回路内蔵チップ、ｔｐｎ１…第１正負極端子、ｔｐｎ２…第２正負極端子、ｔｍ１…第１中間端子、ｔｍ２…第２中間端子、３２…Ｃ型スナバ回路、３３…ＲＣＤ型スナバ回路
【図１】
2018085858.tif 000003
【図２】
2018085858.tif 000004
【図３】
2018085858.tif 000005
【図４】
2018085858.tif 000006
【図５】
2018085858.tif 000007
【図６】
2018085858.tif 000008
【図７】
2018085858.tif 000009
【図８】
2018085858.tif 000010
【図９】
2018085858.tif 000011
【図１０】
2018085858.tif 000012
【図１１】
2018085858.tif 000013
【図１２】
2018085858.tif 000014
【図１３】
2018085858.tif 000015
【図１４】
2018085858.tif 000016
【図１５】
2018085858.tif 000017
【図１６】
2018085858.tif 000018
【図１７】
2018085858.tif 000019