(57)【要約】      （修正有）【課題】電気導体は腐食の影響を受けにくい電気導体を提供する。【解決手段】電気導体１００の製造方法は、基板層１０２を供する工程、基板層にグラフェン層１０６を堆積させる工程およびグラフェン層の欠陥部１１０に境界キャッピング１０８を選択的に堆積させて、欠陥部における基板層の腐食を抑制する工程を含む。【選択図】図１
2018152345.tif 000002
【特許請求の範囲】
【請求項１】
電気導体（１００）の製造方法であって、
基板層（１０２）を供する工程（２００）、
前記基板層にグラフェン層（１０６）を堆積させる工程（２０２）、および、
前記グラフェン層の欠陥部に境界キャッピングを選択的に堆積させて、該欠陥部における前記基板層の腐食を抑制する工程
を含む、製造方法。
【請求項２】
境界キャッピング（１０８）が、前記欠陥部においてのみ堆積させたナノサイズの結晶を有して成る、請求項１に記載の製造方法。
【請求項３】
前記境界キャッピング（１０９）を選択的に堆積させる工程（２０４）は、欠陥部（１１０）における基板層１０２の露出部に境界キャッピングを電着させることを含む、請求項１に記載の製造方法。
【請求項４】
前記境界キャッピング（１０８）を選択的に堆積させる工程（２０４）は、境界キャッピング材を欠陥部（１１０）における基板層（１０２）の露出部と反応させて、欠陥部においてのみ境界キャッピングを堆積させることを含む、請求項１に記載の製造方法。
【請求項５】
前記境界キャッピング（１０８）を選択的に堆積させる工程（２０４）は、貴金属から成るナノサイズの結晶を欠陥部（１１０）において露出された基板層（１０２）と反応させ、および、貴金属から成るナノサイズの結晶をグラフェン層（１０６）と反応させないプロセスを用いて、貴金属から成るナノサイズの結晶の境界キャッピングを選択的に堆積させることを含む、請求項１に記載の製造方法。
【請求項６】
前記境界キャッピング（１０８）を選択的に堆積させる工程（２０４）は、欠陥部（１１０）における選択した部位で原子層を堆積させることを含む、請求項１に記載の製造方法。
【請求項７】
前記境界キャッピング（１０８）を選択的に堆積させる工程（２０４）は、欠陥部（１１０）における選択した部位での自己組織化モノマープロセスを含む、請求項１に記載の製造方法。
【請求項８】
前記境界キャッピング（１０８）を選択的に堆積させる工程（２０４）は、基板層（１０２）および境界キャッピング材と反応し、および、グラフェン層（１０６）と反応しない前駆体を供して、基板層が露出される欠陥部の部位で境界キャッピング材を選択的に堆積させることを含む、請求項１に記載の製造方法。
【請求項９】
前記境界キャッピング（１０８）を選択的に堆積させる工程（２０４）は、欠陥部（１１０）を境界キャッピング材で満たして、グラフェン層（１０６）内で境界キャッピング材を基板層（１０２）に直接に堆積させることを含む、請求項１に記載の製造方法。
【請求項１０】
前記基板層（１０２）にグラフェン層（１０６）を堆積させる工程は、グラフェン層の欠陥部（１１０）の間にある欠陥部の無い領域（１２０）でグラフェン層を堆積させることを含み、前記境界キャッピングを選択的に堆積させる工程は、境界キャッピングが大部分存在しない欠陥部の無い領域で欠陥部に境界キャッピング（１０８）を選択的に堆積させる工程（２０４）を含む、請求項１に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して電気コネクタの耐腐食性の改善および用途に関する。
【背景技術】
【０００２】
電気導体は、接触子(又はコンタクト;contact)、端子、ピン、ソケット、針状ピン、ミクロ動作ピン、可撓性ピン、ワイヤー、ケーブルブレード、配線、パッド等の多くの形態を有する。そのような電気導体は、電気コネクタ、ケーブル、プリント回路基板等を含む多くの異なるタイプの製品又はデバイスに使用されている。電気導体で使用される金属は、腐食、拡散又は他の反応の影響を受けやすく、当該金属の使用は制限され又は保護コーティングを要する。例えば、銅又は銅合金の電気導体を用いる際、そのような電気導体は腐食の影響を受けやすい。ベース金属の腐食は、導体インターフェース（又は界面;interface）および信号品位（又はシグナルインテグリティ;signal integrity）に害を及ぼす。金の表面層は、典型的には腐食防止剤として銅に適用される。しかしながら、金の表面層により、電気導体の費用がかさんでしまう。
【０００３】
グラフェンは、伝導性および化学安定性を有していることにより、耐腐食層として電気デバイスにおいて見込みがあるものと知られている。しかしながら、グラフェン層の粒界および他の欠陥部（又は欠陥部分又は欠損部又は傷;defects）は、腐食の攻撃を受けやすい弱点部分である。境界領域が少なく、欠陥部が少ない、大きなグラフェン粒を製造するための費用は、大変高く、製造に時間がかかる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の電気導体に関連する上述の問題および他の欠点に対処する必要性が電気導体にはある。
【課題を解決するための手段】
【０００５】
ある態様では、電気導体の製造方法は、基板層を供する工程、基板層にグラフェン層を堆積させる工程、および、グラフェン層の欠陥部に境界キャッピングを選択的に堆積させて、当該欠陥部における基板層の腐食を抑制する工程を含む。
【０００６】
別の態様では、電気導体の製造方法は、基板層を供する工程、基板層を露出させる欠陥部を有するグラフェン層を基板層に堆積させる工程、および、金属の境界キャッピングで欠陥部を装飾する（又は飾る;decorate）工程を含む。欠陥部は、金属境界キャッピングのナノサイズの結晶を基板層の露出部において堆積させる電着処理を用いて、金属境界キャッピングで装飾される。
【０００７】
更なる態様では、基板層、基板層に堆積させた基板層を露出させる欠陥部を有するグラフェン層、欠陥部における境界キャッピングを有する電気導体が供される。当該境界キャッピングは、欠陥部における基板層の腐食を抑制する。
【０００８】
添付図面を参照しながら本発明の実施形態に従い、本発明を説明する。
【図面の簡単な説明】
【０００９】
【図１】図１は、典型的な態様に従い形成された電気導体の部分断面図である。
【図２】図２は、グラフェン層および電気導体の腐食を抑制するための境界キャッピングを示す電気導体１００の部分平面図である。
【図３】図３は、図２に示す電気導体の部分拡大図である。
【図４】図４は、電気導体の典型的な製造方法のフローチャートである。
【発明を実施するための形態】
【００１０】
図１は、典型的な態様に従い形成された電気導体の部分断面図である。電気導体１００は、接触子、端子、ピン、ソケット、針状ピン、ミクロ動作ピン、可撓性ピン、ワイヤー、ケーブルブレード、配線、パッド等の任意の種類の電気導体であってよい。電気導体１００は、電気コネクタ、ケーブル、プリント回路基板等の一部を形成してよい。
【００１１】
典型的な態様では、電気導体１００は基板層１０２および表面層１０４を有する多層構造である。基板層１０２は、(例えば、銅、銅合金、ニッケル又はニッケル合金等の)金属基板である。基板層１０２は多層構造であってよい。典型的な態様では、基板層１０２は、電気導電性を有し、銅又は銅合金等の金属化合物を含んで成る。基板層１０２の他の金属化合物は、ニッケル、ニッケル合金、スチール、スチール合金、アルミニウム、アルミニウム合金、パラジウム-ニッケル、スズ、スズ合金、コバルト、タングステン、白金、パラジウム、カーボン、グラファイト、グラフェン、カーボン系織布、又は任意の他の導電性材料を含んでいてよい。任意には、基板層１０２は、金属基板の金属と表面層１０４との間の拡散バリアを供する１つ以上のバリア層を含んでいてよい。
【００１２】
典型的な態様では、表面層１０４は、基板層１０２に耐腐食性を有する電気導電層を供する。表面層１０４は、腐食等から基板層１０２を保護し、および/又は摩擦を減じることにより耐摩耗性等を高める等、基板層１０２の特性を高める。典型的な態様では、表面層１０４は、基板層１０２に堆積させたグラフェン層１０６、および、グラフェン層１０６および/又は基板層１０２に選択的に堆積させた境界キャッピング（又は蓋又は栓又はキャップ形成;capping）１０８を含む。グラフェン層１０６は、基板層１０２の腐食を抑制するために基板層１０２に供される。境界キャッピング１０８は、欠陥部１１０の領域内での腐食を抑制するため、グラフェン層１０６内の欠陥部１１０を部分的に又は全体的に満たすように供される。カーボンナノチューブ（ＣＮＴｓ）層、グラファイト酸化物等の他の種類のカーボン系構造が表面層１０４内でグラフェンよりもむしろ用いられてよい。カーボン系構造は、電気導電性を有し、耐腐食性および他の特徴を供する。典型的な態様では、銅基材(又はベース;base)にニッケルおよび金メッキを施す代わりに、カーボン系構造が銅基材に使用される。
【００１３】
表面層１０４は基板層１０２と比べて概して薄い層である。表面層１０４は、蒸着、メッキ、接着等の任意の既知の方法により基板層１０２に堆積されてよい。任意には、表面層１０４は、下層の基板層１０２に直接に堆積されてよい。又、１つ以上の他の層が、表面層１０４と基板層１０２との間に供されてよい。任意には、表面層１０４は、グラフェン層の外部又は内部にコーティング(又は被覆物;coating)を含んでいてよい。コーティングは、金、銀、スズ、パラジウム、ニッケル、パラジウム-ニッケル、白金等の金属化合物コーティングであってよい。
【００１４】
表面層１０４は、基板層１０２を露出させる欠陥部１１０を含んでいてよい。欠陥部１１０は、形成工程又は堆積工程の間に形成される。例えば、欠陥部１１０は、グラフェン層１０６の粒界、グラフェン層１０６内の傷(又はスクラッチ又はかき傷;scratch)等の三重点において形成されるかもしれない。欠陥部１１０の大きさ、形状、および量は、グラフェンの粒径、グラフェンの成長又は形成方法、汚染物質等の多くのファクターに依存するかもしれない。欠陥部１１０は基板層１０２を露出させ、基板層を露出させたままにしておくと、基板層１０２の腐食につながるかもしれない。境界キャッピング１０８は、製造コストを抑えるために、表面層１０４の全体ではなく欠陥部１１０においてのみ選択的に堆積される。境界キャッピング１０８により、基板層１０２が露出され又は腐食の影響を受けやすい領域内での腐食が抑制される。
【００１５】
欠陥部１１０は、基板層１０２を露出させる下部(又は底部;bottom )１１２、および下部１１２から表面層１０４の上部１１６まで表面層１０４を介して延在する側部１１４を有する(ここで言う用語「下」および「上」とは、電気導体の特定の方向に関連し、より一般的には内側と外側とに其々相当する)。側部１１４は欠陥部１１０内で露出している。欠陥部１１０は図１では矩形に図示されているが、欠陥部１１０は、任意の形状を有していてよく、典型的には複雑な形状を有していてよいことが分かる。例えば、側部１１４は、非平面的であってよく、不規則な形状であってよい。境界キャッピング１０８は欠陥部１１０を完全に満たすように図示されているが、境界キャッピング１０８は、欠陥部１１０を一部満たし、それによっても欠陥部１１０をキャップして(又は蓋をして;cap)基板層１０２の腐食を抑制してよい。典型的な態様では、境界キャッピング１０８は、下部１１２において基板層１０２と直接係合する。
【００１６】
典型的な態様では、グラフェン層１０６は電気導体１００の最外層である。グラフェン層１０６は電気導体１００の最外面での摩擦を低減し、電気導体１００の嵌合をし易くしてよい。グラフェン層１０６は表面層１０４の摩擦を低減してよい。摩擦の低減により、金層である最外層を有する電気導体等、摩擦および/又は冷間圧接の問題を有する電気導体１００のため従前適当ではなかった分野又はデバイスで電気導体１００を使用可能となる。例えば、微小電気機械システム(ＭＥＭＳ)のスイッチにおいて、金層が電気導体の最外層である際、摩擦の問題がある。表面層１０４をグラフェン層１０６で被覆することにより、電気導体１００の摩擦が低減され、ＭＥＭＳスイッチでの使用に適した電気導体が作られる。
【００１７】
図２は、グラフェン層１０６および電気導体１００の腐食を抑制するための境界キャッピング１０８を示す電気導体１００の部分平面図である。図３は、図２に示す電気導体１００の部分拡大図である。グラフェン層１０６は電気導電性を有する。グラフェン層１０６は基板層１０２に堆積される。典型的な態様では、グラフェン層１０６は、基板層１０２上で成長する。例えば、電気導体１００は、基板層１０２の表面全体に、又は基板層１０２の選択した部位（又は位置又は場所又は箇所;locations）でグラフェン層１０６を成長させるために処理される。
【００１８】
典型的な態様では、グラフェン層１０６は、約８００℃の高温でガス状メタン等の有機化合物の存在下で化学蒸着(ＣＶＤ)処理の間に形成されてよい。又、堆積の機構(又はメカニズム;mechanism)は、蒸気雰囲気内での電子ビーム、マイクロ波又は他の方法を含んでいてよい。レーザー堆積、プラズマ堆積又は他の技術若しくは処理等、他の方法がグラフェン層１０６を堆積させるために使用されてよい。任意には、グラフェン層１０６は、基板層１０２に１原子層の厚みを有していてよい。又は、グラフェン層１０６はより厚くてもよい。典型的な態様では、基板層１０２との界面においてグラフェンの成長を促進するために、ＣＶＤ処理(又は他の処理)の間に触媒として基板層１０２の金属化合物を用いて、グラフェン層１０６が基板層１０２に直接堆積される。使用される有機化合物又はガス前駆体の種類、使用されるガス前駆体の圧力、ガス前駆体の流速、処理温度、又は他のファクター(又は因子;factor)が、金属基板のために用いられる特定の金属の種類でのグラフェンの成長を促進するために選択されてよい。
【００１９】
グラフェン成長の間、(図１に示す)欠陥部１１０が自然と生じる。例えば、欠陥部１１０は、粒界(又は粒子境界;grain boundaries)１３０、グラフェン層１０６の傷１３２、ピン-ホールの欠陥、汚染物質(又はコンタミ;contamination)等で規定される。欠陥部１１０は、任意の大きさ又は形状を有していてよい。スクラッチ１３２は、そのような領域でのグラフェン層１０６をほとんど完全に取り除く。粒界１３０は、線構造で絶縁の島状構造(又はアイランド;island)を有する。典型的な態様では、欠陥部の無い領域（又は欠陥部フリー領域;defect-free areas）１２０は欠陥部１１０の間に規定される。欠陥部の無い領域１２０は、グラフェン構造により規定され、欠陥部の無い領域１２０の下方の基板層１０２のブランケット被覆（又はカバレージ;coverage）を供する。欠陥部の
領域１２０は、欠陥部１１０よりも、より大きな表面層１０４の表面積を規定する。欠陥部１１０は、下方の基板層１０２の金属基板を露出させる傾向にある。欠陥部１１０のキャップ(又は蓋;cap)がされないままであると、基板層１０２の腐食が欠陥部１１０において生じるかもしれない。欠陥部１１０での境界キャッピング１０８の選択的な堆積により、欠陥部１１０での腐食が抑制される。グラフェン層１０６および境界キャッピング１０８を含む表面層１０４は、全体として、境界キャッピングのない表面層よりも良い耐腐食性を供する。
【００２０】
境界キャッピング１０８は電気導電性を有していてよい。例えば、境界キャッピング１０８は、ナノサイズ又はナノサイズよりも大きいサイズの貴金属結晶等の金属結晶であってよい。境界キャッピング１０８は、欠陥部１１０で成長できるようにグラフェン層１０６よりも粒径の小さいグラフェン等のカーボン系構造であってよい。典型的な態様では、境界キャッピング１０８は、欠陥部１１０内の基板層１０２の露出部等、基板層１０２に直接堆積される。境界キャッピング１０８は、欠陥部１１０での基板層１０２の露出部の腐食を抑制する。典型的な態様では、電気導体１００は、選択した部位に(例えば、欠陥部１１０内の露出した基板層１０２に)境界キャッピング１０８を成長させるように処理される。境界キャッピング１０８は、グラフェン層１０６内に埋め込まれる堆積物を構成する。境界キャッピング１０８は、欠陥部１１０による間隙を塞ぐ(又は栓をする;plug)等により、欠陥部１１０をキャップする(又は蓋をする;cap)。典型的な態様では、境界キャッピング１０８は、(図１に示す)欠陥部１１０の底部１１２を覆う。
【００２１】
典型的な態様では、境界キャッピング１０８は電着処理の間に形成されてよい。境界キャッピング１０８は、欠陥部１１０において基板層１０２に直接堆積させた貴金属ナノ結晶から形成されてよい。例えば、境界キャッピング１０８は、金、銀、白金又は他の種類の貴金属を含んでいてよい。境界キャッピング１０８は、欠陥部１１０内の基板層１０２の露出部にのみ堆積させてよい。例えば、欠陥部１１０における材料は、欠陥部のない領域１２０でのグラフェンよりもより化学活性があってよい。境界キャッピング１０８の材料の核形成は、欠陥部１１０で生じる。基板層１０２の金属化合物が電着処理の間金属ナノ結晶の電着を促進するため使用され、グラフェン層１０６等の他の層と比べて基板層１０２との界面での境界キャッピング１０８の堆積が促進されてよい。境界キャッピング１０８は、グラフェン層１０６全体にブランケット被覆する場合とは対照的に、欠陥部１１０において電気導体１００に選択的に堆積され、それによって、製造時間、材料およびコストが低減されてよい。境界キャッピング１０８は耐腐食性を供する。
【００２２】
境界キャッピング１０８は、別の態様では、他の種類の選択的な堆積方法により形成されてよい。例えば、境界キャッピング１０８は、原子層堆積、選択的吸収又は自己組織化モノマー堆積により形成して、酸化物材料又は他の不活性材料が欠陥部１１０に選択的に堆積されてよい。欠陥部１１０においてのみ電気絶縁材料を有することは、電気導体１００のバルク導電率にわずかな効果があるのみである。原子層堆積および自己組織化モノマー堆積プロセス（又は処理又は方法;process）では、欠陥部１１０において境界キャッピング１０８を堆積させるため、基板層の露出部と選択的に反応する前駆体が使用されてよい。他の態様では、境界キャッピング１０８は、例えば約８００℃の高温でガス状メタン等の有機化合物の存在下で化学還元反応又は化学蒸着(ＣＶＤ)法を用いて堆積されてよい。又、堆積機構(又はメカニズム;mechanism)は、蒸気雰囲気内での電子ビーム、マイクロ波又は他の方法を含んでいてよい。レーザー堆積、プラズマ堆積、又は他の技術若しくは処理等の他の方法が、境界キャッピング１０８を堆積させるために使用されてよい。任意には、境界キャッピング１０８は、欠陥部１１０内に１原子層の厚みを有していてよい。
【００２３】
図４は、電気導体１００等の電気導体の典型的な製造方法を示すフローチャートである。当該製造方法は、基板層１０２等の基板層を供する工程を含む。基板層は、銅層又は銅合金層であってよい。
【００２４】
当該製造方法は、基板層にグラフェン層１０６等のグラフェン層を堆積させる工程２０２を含む。グラフェン層は、電着法、CVD法、ボンディング法（又は接着法;bonding process）又は別の方法により形成されてよい。グラフェン層は、基板層を完全に覆ってよく、又は基板層の一部を選択的に覆ってよい。グラフェン層は、基板層に１つ以上のグラフェン層を成長又は堆積させることにより形成させてよい。基板層は、基板層にグラフェンの成長を促進するための触媒として作用してよい。
【００２５】
当該製造方法は、グラフェン層の欠陥部に境界キャッピング１０８等の境界キャッピングを選択的に堆積させて、欠陥部における基板層の腐食を抑制する工程２０４を含む。境界キャッピングは、基板層および/又はグラフェン層に堆積させてよい。境界キャッピングは、電着法、CVD法、ボンディング法（又は接着法;bonding process）、原子層堆積法、自己組織化モノマー堆積法（又はプロセス又は処理:process）又は別の方法により堆積されてよい。境界キャッピングは、欠陥部におけるグラフェン層内で１つ以上の境界キャッピング材料を成長又は堆積させることにより形成させてよい。基板層は、欠陥部により露出された基板層の露出部において、境界キャッピング材の成長又は堆積を促進するための触媒として作用してよい。境界キャッピング材は、電気導電性を有していてよく、又は電気絶縁性を有していてよい。典型的な態様では、境界キャッピング材は貴金属材料であり、貴金属のナノサイズの結晶が堆積工程の間に堆積される。境界キャッピング材は、グラフェンであってよく、又は酸化物又は不活性材料であってよい。欠陥部が境界キャッピング材によりキャップ（又は蓋;cap）されると、基板層はもはや露出されず（又は基板層の少なくとも一部が露出されず）、それによって基板層が腐食の影響を受けにくくなる。
【図１】
2018152345.tif 000003
【図２】
2018152345.tif 000004
【図３】
2018152345.tif 000005
【図４】
2018152345.tif 000006
【手続補正書】
【提出日】平成30年5月2日(2018.5.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電気導体の製造方法であって、
基板層を供する工程、
前記基板層にグラフェン層を堆積させる工程、および、
前記基板層の露出部に境界キャッピングを堆積させて、該露出部における前記基板層の腐食を抑制する工程
を含む、製造方法。
【請求項２】
境界キャッピングが、前記露出部においてのみ堆積させたナノサイズの結晶を有して成る、請求項１に記載の製造方法。
【請求項３】
前記基板層の前記露出部に前記境界キャッピングを堆積させる工程は、該露出部に境界キャッピングを電着させることを含む、請求項１に記載の製造方法。
【請求項４】
前記基板層の前記露出部に前記境界キャッピングを堆積させる工程は、境界キャッピング材を該露出部と反応させて、該露出部においてのみ境界キャッピングを堆積させることを含む、請求項１に記載の製造方法。
【請求項５】
前記基板層の前記露出部に前記境界キャッピングを堆積させる工程は、貴金属から成るナノサイズの結晶を該露出部において露出された基板層と反応させ、および、貴金属から成るナノサイズの結晶をグラフェン層と反応させないプロセスを用いて、貴金属から成るナノサイズの結晶の境界キャッピングを堆積させることを含む、請求項１に記載の製造方法。
【請求項６】
前記基板層の前記露出部に前記境界キャッピングを堆積させる工程は、該露出部に原子層を堆積させることを含む、請求項１に記載の製造方法。
【請求項７】
前記基板層の前記露出部に前記境界キャッピングを堆積させる工程は、該露出部における自己組織化モノマープロセスを含む、請求項１に記載の製造方法。
【請求項８】
前記基板層の前記露出部に前記境界キャッピングを堆積させる工程は、該露出部を境界キャッピング材で満たして、グラフェン層内で境界キャッピング材を基板層に堆積させることを含む、請求項１に記載の製造方法。
【請求項９】
前記基板層にグラフェン層を堆積させる工程は、前記露出部の間にある該露出部の無い領域でグラフェン層を堆積させることを含み、該基板層の該露出部に前記境界キャッピングを堆積させる工程は、該基板層の大部分が境界キャッピングの無い露出部の無い領域である該基板層の該露出部に境界キャッピングを堆積させる工程を含む、請求項１に記載の製造方法。
【外国語明細書】
2018152345.tif 000007
2018152345.tif 000008
2018152345.tif 000009
2018152345.tif 000010
2018152345.tif 000011
2018152345.tif 000012
2018152345.tif 000013
2018152345.tif 000014
2018152345.tif 000015
2018152345.tif 000016
2018152345.tif 000017
2018152345.tif 000018
2018152345.tif 000019
2018152345.tif 000020