(57)【要約】【課題】電荷の転送効率を改善することが可能な撮像素子および撮像装置を提供する。【解決手段】本開示の一実施形態の撮像素子は、光電変換層と、光電変換層において発生する負の信号電荷を収集する第１電極と、光電変換層において発生する正の信号電荷を収集する第２電極とを備え、第１電極および第２電極は、それぞれ、光電変換層の光入射面とは反対側に設けられている。【選択図】図１
2018152393.tif 000002
【特許請求の範囲】
【請求項１】
光電変換層と、
前記光電変換層において発生する負の信号電荷を収集する第１電極と、
前記光電変換層において発生する正の信号電荷を収集する第２電極とを備え、
前記第１電極および前記第２電極は、それぞれ、前記光電変換層の光入射面とは反対側に設けられている
撮像素子。
【請求項２】
前記第１電極および前記第２電極には、互いに異なる電圧が印加される、請求項１に記載の撮像素子。
【請求項３】
前記光電変換層は、光入射面側に第３電極を有する、請求項１に記載の撮像素子。
【請求項４】
前記第３電極には、前記第１電極に印加される電圧よりも小さく、前記第２電極に印加される電圧よりも大きい電圧が印加されている、請求項３に記載の撮像素子。
【請求項５】
前記光電変換層は、前記第３電極との間に第１絶縁層を有する、請求項３に記載の撮像素子。
【請求項６】
前記第１絶縁層は、前記第１電極および前記第２電極の少なくとも一方と対向する位置に開口を有する、請求項５に記載の撮像素子。
【請求項７】
前記開口の面積は、対向する前記第１電極および前記第２電極の面積よりも小さい、請求項６に記載の撮像素子。
【請求項８】
前記第１電極と前記第２電極との間の少なくとも一部に第４電極を有する、請求項１に記載の撮像素子。
【請求項９】
前記第４電極には、前記第１電極に印加される電圧よりも小さく、前記第２電極に印加される電圧よりも大きい電圧が印加されている、請求項８に記載の撮像素子。
【請求項１０】
前記第１電極および前記第２電極は積層方向に立設し、少なくとも一部が、それぞれ前記光電変換層に埋め込まれている、請求項１に記載の撮像素子。
【請求項１１】
前記光電変換層は、前記第１電極および前記第２電極との間にそれぞれ、前記第１電極および前記第２電極から前記光電変換層への電荷の注入を防ぐ障壁層を有する、請求項１に記載の撮像素子。
【請求項１２】
前記第１電極は、前記光電変換層において発生する負の信号電荷を蓄積する第１の蓄積電極と、前記第１の蓄積電極において蓄積された前記負の信号電荷を読みだす第１の読み出し電極を有し、
前記第２電極は、前記光電変換層において発生する正の信号電荷を蓄積する第２の蓄積電極と、前記第２の蓄積電極において蓄積された前記正の信号電荷を読みだす第２の読み出し電極を有する、請求項１に記載の撮像素子。
【請求項１３】
前記光電変換層は、前記第１の蓄積電極および前記第２の蓄積電極との間に第２の絶縁層を有し、前記第１の読み出し電極および前記第２の読み出し電極と電気的に接続されている、請求項１２に記載の撮像素子。
【請求項１４】
前記第１電極は、前記第１の蓄積電極と前記第１の読み出し電極との間に第１の障壁形成電極を有し、
前記第２電極は、前記第２の蓄積電極と前記第２の読み出し電極との間に第２の障壁形成電極を有する、請求項１２に記載の撮像素子。
【請求項１５】
前記第１の障壁形成電極には、電荷蓄積時に前記第２の蓄積電極よりも大きな第１の電圧が印加され、前記第２の障壁形成電極には、電荷蓄積時に前記第１の蓄積電極よりも小さな第２の電圧が印加され、
前記第１の電圧は、前記第２の電圧よりも大きい、請求項１４に記載の撮像素子。
【請求項１６】
更に、前記第１電極および前記第２電極の電位を制御する制御部を有する、請求項１に記載の撮像素子。
【請求項１７】
前記制御部によって、前記第１電極および前記第２電極において収集される信号電荷の極性を、同極性または異極性に切り替える、請求項１６に記載の撮像素子。
【請求項１８】
１または複数の撮像素子がそれぞれ設けられている複数の画素を備え、
前記撮像素子は、
光電変換層と、
前記光電変換層において発生する負の信号電荷を収集する第１電極と、
前記光電変換層において発生する正の信号電荷を収集する第２電極とを備え、
前記第１電極および前記第２電極は、それぞれ、前記光電変換層の光入射面とは反対側に設けられている
撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、例えば、電子および正孔の両方を信号電荷として用いる撮像素子およびこれを備えた撮像装置に関する。
【背景技術】
【０００２】
近年、イメージセンサの特性を大幅に向上させる技術として、半導体基板の外部（例えば、半導体基板の上部）に光電変換部を配置する構成が提案されている。このような構成では、従来の半導体基板材料で決定されていた光電変換特性を大きく変更することが可能となる。例えば、遠赤外検知等のＳｉ基板を用いたイメージセンサでは実現が困難となっていた高機能且つ高性能なイメージセンサを実現できる可能性を秘めている。
【０００３】
しかしながら、上記のような構成を有するイメージセンサでは、光電変換部において発生した電子−正孔のうち、一方の電荷（例えば電子）は信号として活用されるものの、他方の電荷（例えば正孔）は電極から排出され、信号として活用されていない。これに対して、例えば、特許文献１では、半導体基板内に、ｐ型およびｎ型半導体からなる電荷蓄積領域を形成し、各領域に蓄積された電子および正孔の両方の電荷を信号電荷として検出回路で検出する撮像デバイスが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１６６３９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、撮像装置では、感度の向上と共に、素子の微細化が求められている。
【０００６】
感度の向上と共に、微細化が可能な撮像素子および撮像装置を提供することが望ましい。
【課題を解決するための手段】
【０００７】
本開示の一実施形態の撮像素子は、光電変換層と、光電変換層において発生する負の信号電荷を収集する第１電極と、光電変換層において発生する正の信号電荷を収集する第２電極とを備えたものであり、第１電極および第２電極は、それぞれ、光電変換層の光入射面とは反対側に設けられている。
【０００８】
本開示の一実施形態の撮像装置は、複数の画素毎に、１または複数の上記本開示の一実施形態の撮像素子を備えたものである。
【０００９】
本開示の一実施形態の撮像素子および一実施形態の撮像装置では、光電変換層に対して、光入射面とは反対側に第１電極および第２電極を配置するようにした。第１電極は、光電変換層において発生する負の信号電荷を収集するものであり、第２電極は、光電変換層において発生する正の信号電荷を収集するものである。これにより、光電変換層を一対の電極で挟んだ場合と比較して、光電変換領域を拡大することが可能となる。また、上記のように半導体基板にｐ型およびｎ型の半導体からなる電荷蓄積領域を複数設ける必要がなくなる。
【発明の効果】
【００１０】
本開示の一実施形態の撮像素子および一実施形態の撮像装置によれば、光電変換層において発生する負の信号電荷および正の信号電荷をそれぞれ収集する第１電極および第２電極を、光電変換層の光入射面とは反対側に配置するようにしたので、光電変換領域が拡大され、感度を向上させることが可能となる。また、上記のように、半導体基板に、ｐ型およびｎ型の複数の電荷蓄積領域を設ける必要がないため、微細化を図ることが可能となる。
【００１１】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
【図面の簡単な説明】
【００１２】
【図１】本開示の第１の実施の形態に係る撮像素子の概略構成を表す断面図である。
【図２】図１に示した撮像素子の第１電極および第２電極の平面構成の一例を表す模式図である。
【図３】図２に示した電極配置を有する撮像素子を複数組み合わせた際の平面構成を表す模式図である。
【図４】図１に示した撮像素子の等価回路図である。
【図５】図１に示した撮像素子の一動作例における電位遷移図である。
【図６】図１に示した撮像素子の第１電極および第２電極の平面構成の他の例を表す模式図である。
【図７】図１に示した撮像素子の第１電極および第２電極の平面構成の他の例を表す模式図である。
【図８Ａ】図１に示した撮像素子の製造方法を説明するための断面図である。
【図８Ｂ】図８Ａに続く工程を表す断面図である。
【図８Ｃ】図８Ｂに続く工程を表す断面図である。
【図８Ｄ】図８Ｃに続く工程を表す断面図である。
【図８Ｅ】図８Ｄに続く工程を表す断面図である。
【図８Ｆ】図８Ｅに続く工程を表す断面図である。
【図９】本開示の第２の実施の形態に係る撮像素子の概略構成を表す断面図である。
【図１０】図１に示した撮像素子における電荷の移動を説明する模式図である。
【図１１】図９に示した撮像素子における電荷の移動を説明する模式図である。
【図１２】本開示の第３の実施の形態に係る撮像素子の概略構成を表す断面図である。
【図１３】図１２に示した撮像素子を複数組み合わせた際の平面構成を表す模式図である。
【図１４】図１に示した撮像素子における電荷の移動を説明する模式図である。
【図１５】図１２に示した撮像素子における電荷の移動を説明する模式図である。
【図１６】本開示の変形例１に係る撮像素子の概略構成を表す断面図である。
【図１７】本開示の第４の実施の形態に係る撮像素子の概略構成を表す断面図である。
【図１８】図１に示した撮像素子における電荷の移動を説明する模式図である。
【図１９】図１７に示した撮像素子における電荷の移動を説明する模式図である。
【図２０】本開示の第５の実施の形態に係る撮像素子の概略構成を表す断面図である。
【図２１】図２０に示した撮像素子の第１電極および第２電極と開口との位置関係を表す平面模式図である。
【図２２】図２０に示した撮像素子の第１電極および第２電極と開口との位置関係を表す断面模式図である。
【図２３】図１に示した撮像素子における電荷の移動を説明する模式図である。
【図２４】図２０に示した撮像素子における電荷の移動を説明する模式図である。
【図２５】本開示の第６の実施の形態に係る撮像素子の概略構成の一例を表す断面図である。
【図２６】本開示の第６の実施の形態に係る撮像素子の概略構成の他の例を表す断面図である。
【図２７】図２６に示した撮像素子の第１電極および第２電極の平面構成を表す模式図である。
【図２８】図１に示した撮像素子における電荷の移動を説明する模式図である。
【図２９】図２６に示した撮像素子における電荷の移動を説明する模式図である。
【図３０】本開示の第７の実施の形態に係る撮像素子の概略構成を表す断面図である。
【図３１】図１に示した撮像素子におけるエネルギー準位を表す図である。
【図３２】図３０に示した撮像素子におけるエネルギー準位を表す図である。
【図３３】本開示のだい８の実施の形態に係る撮像素子の等価回路図である。
【図３４】図３０に示した撮像素子の第１の駆動方式における電荷の移動を説明する模式図である。
【図３５】図３０に示した撮像素子の第２の駆動方式における電荷の移動を説明する模式図である。
【図３６】本開示の変形例２に係る撮像素子の等価回路図である。
【図３７】本開示の第９の実施の形態に係る撮像素子の概略構成を表す断面図である。
【図３８】図３７に示した撮像素子の等価回路図である。
【図３９】図３７に示した撮像素子の電荷蓄積時における光電変換層のポテンシャルを表す図である。
【図４０】図３７に示した撮像素子の電荷転送時における光電変換層のポテンシャルを表す図である。
【図４１】本開示の第１０の実施の形態に係る撮像素子の概略構成を表す断面図である。
【図４２】図４１に示した撮像素子の電荷蓄積時における光電変換層のポテンシャルを表す図である。
【図４３】図４１に示した撮像素子の電荷転送時における光電変換層のポテンシャルを表す図である。
【図４４】図４１に示した撮像素子の等価回路図である。
【図４５】図１等に示した撮像素子を画素として用いた撮像装置の構成を表すブロック図である。
【図４６】図４５に示した撮像装置を用いた電子機器（カメラ）の一例を表す機能ブロック図である。
【図４７】体内情報取得システムの概略的な構成の一例を示すブロック図である。
【図４８】車両制御システムの概略的な構成例を示すブロック図である。
【図４９】撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【００１３】
以下、本開示における実施の形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比等についても、それらに限定されるものではない。なお、説明する順序は、下記の通りである。
１．第１の実施の形態（光電変換層の光入射面とは反対側に、正電荷または負電荷をそれぞれ収集する第１電極および第２電極設けた例）
１−１．撮像素子の構成
１−２．撮像素子の製造方法
１−３．作用・効果
２．第２の実施の形態（光電変換層の光入射面側に第３電極を設けた例）
３．第３の実施の形態（第１電極と第２電極との間に第４電極を設けた例）
４．変形例１（光電変換層の光入射面側およびその反対側に、第３電極および第４電極を設けた例）
５．第４の実施の形態（光電変換層と第３電極との間に絶縁層を設けた例）
６．第５の実施の形態（光電変換層と第３電極との間の絶縁層に開口を設けた例）
７．第６の実施の形態（壁状の第１電極および第２電極を設け、光電変換層に埋設した例）
８．第７の実施の形態（光電変換層と第１電極および第２電極との間にそれぞれ障壁層を設けた例）
９．第８の実施の形態（電圧制御部を設け、第２電極の電圧を制御する例）
１０．変形例２（容量結合を用いて第１電極および第２電極の電圧を制御する例）
１１．第９の実施の形態（第１電極および第２電極をそれぞれ蓄積電極と読み出し電極とから構成した例）
１２．適用例
【００１４】
＜１．第１の実施の形態＞
図１は、本開示の第１の実施の形態の撮像素子（撮像素子１０Ａ）の断面構成を表したものである。図２は、撮像素子１０Ａの平面構成を模式的に表したものである。図３は、複数の撮像素子１０Ａを組み合わせた際の平面構成を模式的に表したものであり、図１は、図３に示したＩ−Ｉ線における断面構成を表したものである。図４は、図１に示した撮像素子１０Ａの等価回路図である。撮像素子１０Ａは、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等の撮像装置（撮像装置１；図４５参照）において１つの画素（単位画素Ｐ）を構成するものである。
【００１５】
（１−１．撮像素子の構成）
撮像素子１０Ａは、半導体基板の外部に光電変換部を有するものである。具体的には、本実施の形態の撮像素子１０Ａは、例えば、有機半導体材料を含んで構成される光電変換層２０と、光電変換層２０の光入射面（面Ｓ１）とは反対側の面（面Ｓ２）に互いに異なる極性を有する電荷を収集する第１電極３３Ａおよび第２電極３３Ｂとが設けられた構成を有する。光電変換層２０の面Ｓ１側には、例えば絶縁層２１を介してカラーフィルタ２２およびオンチップレンズ２３がこの順に積層されている。光電変換層２０の面Ｓ２側には、上記第１電極３３Ａおよび第２電極３３Ｂを含む配線が設けられた配線層３０と、半導体基板４０とが、面Ｓ１側から順に積層されている。
【００１６】
配線層３０は、層間絶縁層３１の光電変換層２０に面する表面に第１電極３３Ａおよび第２電極３３Ｂを有し、半導体基板４０側には、第１アンプトランジスタＡＭＰ１および第２アンプトランジスタＡＭＰ２が設けられている。具体的には、層間絶縁層３１内の半導体基板４０近傍には、それぞれ、第１アンプトランジスタＡＭＰ１および第２アンプトランジスタＡＭＰ２を構成するゲート部（Ｇａｍｐ１，Ｇａｍｐ２）が設けられている。また、層間絶縁層３１の半導体基板４０側には、それぞれ、第１リセットトランジスタＲＳＴ１および第２リセットトランジスタＲＳＴ２を構成するゲート部（Ｇｒｓｔ１，Ｇｒｓｔ２）が設けられている。半導体基板４０には、配線層３０に面する表面に、例えば第１アンプトランジスタＡＭＰ１，第２アンプトランジスタＡＭＰ２，第１リセットトランジスタＲＳＴ１，第２リセットトランジスタＲＳＴ２のソース部およびドレイン部を構成するｎ型拡散層４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ，４１Ｅ，４１Ｆ，４１Ｇ，４１Ｈが設けられている。
【００１７】
なお、図中において、「ｎ」に付した「＋（プラス）」は、ｎ型の不純物濃度が高いことを表している。
【００１８】
第１電極３３Ａは、第１アンプトランジスタＡＭＰ１のゲート部Ｇａｍｐ１および第１リセットトランジスタＲＳＴ１のソース部４１Ｄに、配線層３０に設けられた配線３２Ａと、ビアＶ１，Ｖ２，Ｖ５を介して電気的に接続されている。第２電極３３Ｂは、第２アンプトランジスタＡＭＰ２のゲート部Ｇａｍｐ２および第２リセットトランジスタＲＳＴ２のソース部４１Ｈに、配線層３０に設けられた配線３２Ｂと、ビアＶ３，Ｖ４，Ｖ６を介して電気的に接続されている。第１リセットトランジスタＲＳＴ１および第２リセットトランジスタＲＳＴ２のソース部４１Ｄ，４１Ｈには互いに異なる電圧が印加されている。具体的には、例えば、第１リセットトランジスタＲＳＴ１のソース部４１Ｄには、例えば３Ｖの電圧が印加されている。第２リセットトランジスタＲＳＴ２のソース部４１Ｈには、例えば１Ｖの電圧が印加されている。半導体基板４０のｐ型のシリコン基板によって構成されており、例えば０Ｖに保持されている。
【００１９】
また、撮像素子１０Ａには、さらに第１選択トランジスタＳＥＬ１および第２選択トランジスタＳＥＬ２が設けられている。第１選択トランジスタＳＥＬ１のドレイン部および第２選択トランジスタＳＥＬ２のドレイン部は、第１電極３３Ａおよび第２電極３３Ｂにそれぞれ電気的に接続されている。第１選択トランジスタＳＥＬ１のソース部および第２選択トランジスタＳＥＬ２のソース部は、信号線ＷＳＬ１および信号線ＷＳＬ２にそれぞれ電気的に接続されている。信号線ＷＳＬ１および信号線ＷＳＬ２は、第１電極３３Ａおよび第２電極３３Ｂで吸収された負の信号電荷（電子）および正の信号電荷（正孔）を合成する合成回路５０に接続されている。合成回路５０では、例えば信号線ＷＳＬ１の信号と、信号線ＷＳＬ２の信号との差分が出力信号として、例えば、撮像装置１の外部に出力される。なお、合成回路５０は、画素Ｐ毎に設置してもよいし、複数の画素（例えば列単位）で信号線ＷＳＬ１および信号線ＷＳＬ２を共有して設置するようにしてもよい。合成回路５０は、共有された信号線ＷＳＬ１および信号線ＷＳＬ２に対して、少なくとも１つ以上配置される。
【００２０】
図５は、撮像素子１０Ａの一動作例における電位の遷移を表したものである。（Ａ）は第１リセットトランジスタＲＳＴ１の電位を表したものであり、（Ｂ）は第２リセットトランジスタＲＳＴ２の電位を表したものである。（Ｃ）は第１電極３３Ａの電位を表したものであり、（Ｄ）は第２電極３３Ｂの電位を表したものである。（Ｅ）は信号線ＷＳＬ１の出力を表したものであり、（Ｆ）は信号線ＷＳＬ２の出力を表したものである。（Ｇ）は合成回路５０の出力を表したものである。
【００２１】
撮像素子１０Ａでは、信号電荷の蓄積開始前に、リセット動作がなされる。具体的には、第１リセットトランジスタＲＳＴ１および第２リセットトランジスタＲＳＴ２がオン状態となる。これにより、第１電極３３Ａおよび第２電極３３Ｂには、それぞれ第１リセットトランジスタＲＳＴ１および第２リセットトランジスタＲＳＴ２のドレイン電圧に応じた電圧が印加される。続いて、第１リセットトランジスタＲＳＴ１および第２リセットトランジスタＲＳＴ２がオフ状態とすることで第１電極３３Ａおよび第２電極３３Ｂのリセット電位が確定する。この状態の合成回路５０の出力をリセット信号とし、撮像装置１の外部に設けられたメモリ部（図示せず）に格納する（リセット期間）。
【００２２】
撮像素子１０Ａでは、蓄積期間において光電変換層２０において発生した負の信号電荷（電子）および正の信号電荷（正孔）は、それぞれ第１電極３３Ａと第２電極３３Ｂとの間に形成された電界によって対応する電極（第１電極３３Ａまたは第２電極３３Ｂ）に収集される。本実施の形態では、第１電極３３Ａが電子の収集部に、第２電極３３Ｂが正孔の収集部となる。この電子の蓄積により、第１電極３３Ａは初期電圧から徐々に電圧が低下する。一方、正孔の蓄積により、第２電極３３Ｂは初期電圧から徐々に電圧が上昇する。合成回路５０では、所定の蓄積期間が完了後の出力がデータ信号として取得される。本実施の形態の撮像装置１では、例えば外部に設けられた信号処理部（図示せず）において、合成回路５０において得られたデータ信号と、メモリ部に格納されたリセット信号との差分が算出される。これにより、電子および正孔の光電変換信号の差分出力が得られる。
【００２３】
なお、合成回路５０の出力はアナログ信号であってもよいし、デジタル信号であってもよい。また、合成回路５０において行われる電子信号および正孔信号の合成は、ＡＤ変換後であってもよい。更に、本実施の形態では、リセット信号を外部に設けられたメモリ部に格納するようにしたがこれに限らず、例えば、撮像素子１０Ａの内部や、各画素Ｐにメモリ部を設け、そこに保持するようにしてもよい。また、合成回路５０で保持するようにしてもよい。その際、保持されるリセット信号は、デジタル信号であってもよいし、アナログ信号であってもよい。
【００２４】
以下、撮像素子１０Ａの各部の構成や材料等について説明する。
【００２５】
光電変換層２０は、光エネルギーを電気エネルギーに変換するものである。光電変換層２０は、例えば、所定の波長域の光を光電変換する一方、他の波長域の光を透過させる有機半導体材料、いわゆる色素材料を含んで構成されている。有機半導体材料としては、例えば、キナゾリン誘導体やキナクリドン誘導体等が挙げられる。
【００２６】
光電変換層２０は、さらに、ｐ型半導体またはｎ型半導体として機能する有機半導体材料（ｐ型半導体材料またはｎ型半導体材料）を、例えば２種以上含んでいてもよい。これにより、光電変換層２０内には、ｐ型半導体材料とｎ型半導体材料との接合面（ｐ／ｎ接合面）が形成される。ｐ型半導体は、相対的に電子供与体（ドナー）として機能するものであり、ｎ型半導体は、相対的に電子受容体（アクセプタ）として機能するものである。光電変換層２０は、光を吸収した際に生じる励起子が電子と正孔とに分離する場を提供するものであり、具体的には、電子供与体と電子受容体との界面（ｐ／ｎ接合面）において、励起子が電子と正孔とに分離する。光電変換層２０の厚みは、例えば、５０ｎｍ〜５００ｎｍである。
【００２７】
なお、光電変換層２０を構成する有機半導体材料は特に限定されない。上記した有機半導体材料以外には、例えば、塩素化ホウ素サブフタロシアニン、ペンタセン、ベンゾチエノベンゾチオフェン、フラーレン、ナフタレン、アントラセン、フェナントレン、テトラセン、ピレン、ペリレン、およびフルオランテンあるいはそれらの誘導体のうちのいずれか１種が好適に用いられる。あるいは、フェニレンビニレン、フルオレン、カルバゾール、インドール、ピレン、ピロール、ピコリン、チオフェン、アセチレン、ジアセチレン等の重合体やそれらの誘導体を用いてもよい。加えて、金属錯体色素、シアニン系色素、メロシアニン系色素、フェニルキサンテン系色素、トリフェニルメタン系色素、ロダシアニン系色素、キサンテン系色素、大環状アザアヌレン系色素、アズレン系色素、ナフトキノン、アントラキノン系色素、アントラセンおよびピレン等の縮合多環芳香族および芳香環あるいは複素環化合物が縮合した鎖状化合物、または、スクアリリウム基およびクロコニツクメチン基を結合鎖として持つキノリン、ベンゾチアゾール、ベンゾオキサゾール等の二つの含窒素複素環、または、スクアリリウム基およびクロコニツクメチン基により結合したシアニン系類似の色素等を好ましく用いることができる。なお、上記金属錯体色素としては、ジチオール金属錯体系色素、金属フタロシアニン色素、金属ポルフィリン色素、またはルテニウム錯体色素が好ましいが、これに限定されるものではない。
【００２８】
絶縁層２１は、例えば、酸化シリコン、窒化シリコンおよび酸窒化シリコン（ＳｉＯＮ）等のうちの１種よりなる単層膜か、あるいはこれらのうちの２種以上よりなる積層膜により構成されている。絶縁層２１の厚みは、例えば、３ｎｍ〜５００ｎｍである。
【００２９】
カラーフィルタ２２は、絶縁層２１上に設けられ、例えば赤色フィルタ、緑色フィルタおよび青色フィルタのいずれかが画素Ｐ毎に配置されている。これらのカラーフィルタ２２は、規則的な色配列（例えばベイヤー配列）で設けられている。このようなカラーフィルタ２２を設けることにより、各撮像素子１０Ａでは、その色配列に対応した波長の受光データが得られる。
【００３０】
オンチップレンズ２３は、光電変換層２０に向かって光を集光させる機能を有するものである。レンズ材料としては、例えば有機材料やシリコン酸化膜（ＳｉＯ2）等が挙げられる。
【００３１】
配線層３０は、層間絶縁層３１内に、第１アンプトランジスタＡＭＰ１，第２アンプトランジスタＡＭＰ２，第１リセットトランジスタＲＳＴ１および第２リセットトランジスタＲＳＴ２等の各画素Ｐに設けられたトランジスタのゲート部（Ｇａｍｐ１，Ｇａｍｐ２，Ｇｒｓｔ１，Ｇｒｓｔ２等）と、第１電極３３Ａおよび第２電極３３Ｂと、各トランジスタと第１電極３３Ａまたは第２電極３３Ｂとを電気的に接続する配線（配線３２およびビアＶ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５，Ｖ６等）が設けられている。
【００３２】
層間絶縁層３１は、例えば、酸化シリコン（ＳｉＯx）、窒化シリコン（ＳｉＮx）および酸窒化シリコン（ＳｉＯＮ）等のうちの１種よりなる単層膜か、あるいはこれらのうちの２種以上よりなる積層膜により構成されている。
【００３３】
各トランジスタのゲート部（Ｇａｍｐ１，Ｇａｍｐ２，Ｇｒｓｔ１，Ｇｒｓｔ２等）は、例えば、多結晶シリコン等により構成されている。
【００３４】
第１電極３３Ａは、光電変換層２０内で発生した電荷のうち、負の信号電荷（電子）を収集して蓄積すると共に、蓄積した負の信号電荷を第１アンプトランジスタＡＭＰ１のゲート部Ｇａｍｐ１へ入力するためのものである。第２電極３３Ｂは、例えば、光電変換層２０内で発生した電荷のうち、正の信号電荷（正孔）を収集して蓄積すると共に、蓄積した正の信号電荷を第２アンプトランジスタＡＭＰ２のゲート部Ｇａｍｐ２へ入力するためのものである。
【００３５】
第１電極３３Ａおよび第２電極３３Ｂは、光電変換層２０の面Ｓ２に面する層間絶縁層３１の表面に、互いに離間して、それぞれ光電変換層２０と接している。第１電極３３Ａおよび第２電極３３Ｂには、互いに異なる電圧が印加される。具体的には、第１電極３３Ａには、第１リセットトランジスタＲＳＴ１のソース部４１Ｄに印加されている、例えば３Ｖの電圧がビアＶ２、配線３２およびビアＶ５を介して印加される。第２電極３３Ｂには、第２リセットトランジスタＲＳＴ２のソース部４１Ｈに印加されている、例えば１Ｖの電圧がビアＶ４、配線３２およびビアＶ６を介して印加される。これにより、光電変換層２０で発生した電子と正孔は、それぞれ第１電極３３Ａおよび第２電極３３Ｂに引き寄せられる。
【００３６】
光電変換層２０に形成される電界は、第１電極３３Ａと第２電極３３Ｂとの境界部で最も強くなる。このため、第１電極３３Ａおよび第２電極３３Ｂは、画素Ｐの光学中心Ｘ（オンチップレンズ２３の中心）と、第１電極３３Ａおよび第２電極３３Ｂの境界部とが一致するように配置することが好ましい。また、第１電極３３Ａおよび第２電極３３Ｂを複数に分割し、例えば、図２および図３に示したように、第１電極３３Ａと第２電極３３Ｂとが互い違いに、例えば市松状に配置することによって、第１電極３３Ａと第２電極３３Ｂとの境界部が増え、画素Ｐ内で発生した電子および正孔を効率的に収集することができる。
【００３７】
なお、第１電極３３Ａと第２電極３３Ｂとの間隔は、オンチップレンズを通過した光が電極間に照射される状態であればよく、例えば５０ｎｍ以上離れていればよい。また、図２および図３では、第１電極３３Ａおよび第２電極３３Ｂを市松状に配置した例を示したがこれに限らない。例えば、図６に示したように、第１電極３３Ａおよび第２電極３３Ｂを短冊状に形成し、第１電極３３Ａと第２電極３３Ｂとを交互に配置するようにしてもよい。あるいは、図７に示したように、例えば、画素Ｐの中心から周縁に向かって第１電極３３Ａと第２電極３３Ｂとを交互に配置するようにしてもよい。
【００３８】
第１電極３３Ａおよび第２電極３３Ｂは、例えば、光透過性を有する導電膜により構成され、例えば、ＩＴＯ（インジウム錫酸化物）により構成されている。但し、第１電極３３Ａおよび第２電極３３Ｂの構成材料としては、このＩＴＯの他にも、ドーパントを添加した酸化スズ（ＳｎＯ2）系材料、あるいはアルミニウム亜鉛酸化物（ＺｎＯ）にドーパントを添加してなる酸化亜鉛系材料を用いてもよい。酸化亜鉛系材料としては、例えば、ドーパントとしてアルミニウム（Ａｌ）を添加したアルミニウム亜鉛酸化物（ＡＺＯ）、ガリウム（Ｇａ）添加のガリウム亜鉛酸化物（ＧＺＯ）、インジウム（Ｉｎ）添加のインジウム亜鉛酸化物（ＩＺＯ）が挙げられる。また、この他にも、ＣｕＩ、ＩｎＳｂＯ4、ＺｎＭｇＯ、ＣｕＩｎＯ2、ＭｇＩＮ2Ｏ4、ＣｄＯ、ＺｎＳｎＯ3等を用いてもよい。第１電極３３Ａおよび第２電極３３Ｂは、必ずしも光透過性を有する必要はなく、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、銅（Ｃｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）等の金属膜、または、これらの合金膜、あるいは、これらの金属膜にシリコン、あるいは、酸素を含有させた膜を用いて構成してもよい。
【００３９】
各配線（配線３２およびビアＶ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５，Ｖ６等）は、例えば、ＰＤＡＳ（Phosphorus Doped Amorphous Silicon）等のドープされたシリコン材料、または、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）等の金属材料により構成されている。
【００４０】
半導体基板４０は、例えば、ｐ型のシリコン（Ｓｉ）基板により構成され、配線層３０に面する所定の領域に、ｎ型の不純物を含むｎ型拡散層４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ，４１Ｅ，４１Ｆ，４１Ｇ，４１Ｈが設けられている。これらｎ型拡散層４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ，４１Ｅ，４１Ｆ，４１Ｇ，４１Ｈは、上記のように、第１アンプトランジスタＡＭＰ１，第２アンプトランジスタＡＭＰ２，第１リセットトランジスタＲＳＴ１，第２リセットトランジスタＲＳＴ２のソース部およびドレイン部を形成するものである。
【００４１】
（１−２．撮像素子の製造方法）
本実施の形態の撮像素子１０Ａは、例えば、次のようにして製造することができる。
【００４２】
図８Ａ〜図８Ｆは、撮像素子１０Ａの製造方法を工程順に表したものである。まず、図８Ａに示したように、半導体基板４０内にｎ型拡散層４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ，４１Ｅ，４１Ｆ，４１Ｇ，４１Ｈを形成したのち、層間絶縁層３１Ａ内に、ゲート部（Ｇａｍｐ１，Ｇａｍｐ２，Ｇｒｓｔ１，Ｇｒｓｔ２）、配線３２およびビアＶ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５，Ｖ６を形成する。以上の工程は、例えば、イオン注入およびＣＶＤ（Chemical Vapor Deposition）等、通常のＣＭＯＳプロセスで使用されている技術にて行うことが可能である。
【００４３】
続いて、図８Ｂに示したように、層間絶縁層３１Ａ上に、導電膜３３ｘを成膜する。次に、図８Ｃに示したように、導電膜３３ｘの所定の位置にレジスト膜７１を形成し、導電膜３３ｘをパターニングし、エッチバックによって導電膜３３ｘを分離する。これにより、第１電極３３Ａおよび第２電極３３Ｂが形成される。
【００４４】
続いて、図８Ｄに示したように、レジスト膜７１を除去したのち、第１電極３３Ａおよび第２電極３３Ｂを覆う絶縁膜３１Ｂを成膜する。次に、図８Ｅに示したように、例えばＣＭＰ（Chemical Mechanical Polishing）法を用いて、第１電極３３Ａおよび第２電極３３Ｂ上の絶縁膜３１Ｂを除去する。これにより、図１に示した配線層３０が形成される。
【００４５】
続いて、図８Ｆに示したように、配線層３０上に光電変換層２０を成膜する。こののち、絶縁層２１、カラーフィルタ２２およびオンチップレンズ２３をこの順に形成することで、図１に示した撮像素子１０Ａが完成する。
【００４６】
（１−３．作用・効果）
前述したように、イメージセンサの特性を大幅に向上させる技術として、半導体基板内にｐ型およびｎ型半導体からなる電荷蓄積領域を形成し、各領域に蓄積された電子および正孔の両方の電荷を信号電荷として検出する撮像デバイスが開発されている。この撮像デバイスは、赤色光、緑色光および青色光をそれぞれ光電変換する各光電変換膜が、それぞれ一対の電極によって挟持された構成を有する。
【００４７】
しかしながら、上記撮像デバイスを含む、光電変換膜の上下を一対の電極（上部電極および下部電極）で挟んだ撮像素子では、半導体基板内に極性の異なる半導体領域を複数形成する必要があり、素子サイズが大きくなるという課題がある。また、上記撮像デバイスでは、電子および正孔の両方の電荷を信号電荷として取得することでイメージセンサの特性（例えば、感度）の向上が図られているが、上部電極から取得する信号を出力回路部に伝達させる方法に関しては明示されていない。
【００４８】
実際に、上記撮像デバイスの構造を採用する場合には、上部電極に収集された電荷を半導体基板に伝達するための配線が画素毎に必要となる。その配線は、光電変換部を貫通する構造となるため、光電変換部の受光領域が減少し、感度が低下する虞が生じる。また、上部電極を画素毎に分割し、光電変換部を貫通する配線を形成するため、複数の工程が増えるため、製造コストが増大するという問題が生じる。更に、上記のように、電子および正孔を蓄積する一対の電極は、平行平板状に配置されるため、電極間の結合容量が大きくなる。また、一対の電極の電圧は、光電変換によって生じた電子および正孔の収集によって、互いに逆方向に変動する。このため、一対の電極間の結合容量が大きいと、信号電荷による電圧変動が相殺されてしまい、信号電荷の電荷電圧変動率が低下し、感度が低下するという問題が生じる。
【００４９】
これに対して、本実施の形態の撮像素子１０Ａでは、光電変換層２０において発生する電子および正孔を信号電荷としてそれぞれ収集する第１電極３３Ａおよび第２電極３３Ｂを、光電変換層２０の光入射面Ｓ１とは反対側の面に配置するようにした。これにより、光電変換層２０を貫通する配線が不要となるため、電子および正孔の一方を信号電荷として光電変換層２０の光入射面Ｓ１側から収集する、例えば上記撮像デバイスと比較して、光電変換領域を拡大することが可能となる。また、信号電荷の収集を半導体基板４０の外で行うため、前述した、例えばＳｉ基板において光電変換し、信号電荷を収集する撮像素子のように、半導体基板にｐ型およびｎ型の半導体からなる電荷蓄積領域を複数設ける必要がなくなる。
【００５０】
以上のことから、本実施の形態の撮像素子１０Ａでは、第１電極３３Ａおよび第２電極３３Ｂを、光電変換層２０の光入射面Ｓ１とは反対側の面に配置するようにし、電子および正孔を信号電荷としてそれぞれ収集するようにしたので、光電変換領域が拡大され、感度を向上させることが可能となる。また、半導体基板にｐ型およびｎ型の半導体からなる電荷蓄積領域を複数設ける必要がなくなるため、微細化を図ることが可能となる。
【００５１】
また、電子および正孔を信号電荷としてそれぞれ収集する第１電極３３Ａおよび第２電極３３Ｂを、光電変換層２０の光入射面Ｓ１とは反対側の面に配置するようにしたので、上記した光電変換層を挟んで対向配置された一対の電極から電子および正孔を収集する撮像デバイスと比較して、製造工程を削減することが可能となる。また、製造コストも抑えることが可能となる。
【００５２】
更に、第１電極３３Ａおよび第２電極３３Ｂを横並びに配置するようにしたので、第１電極３３Ａと第２電極３３Ｂとの間の結合容量を低減することが可能となる。よって、信号電荷の電荷電圧変換効率が向上し、撮像素子１０Ａの感度をさらに向上させることが可能となる。
【００５３】
更にまた、本実施の形態では、第１電極３３Ａおよび第２電極３３Ｂを画素Ｐ内において複数に分割し、それらが例えば市松模様のように、互い違いに配置するようにした。これにより、光電変換層２０において生じた電子および正孔を効率的に第１電極３３Ａおよび第２電極３３Ｂに収集させることが可能となり、感度をさらに向上させることが可能となる。
【００５４】
次に、第２〜第９の実施の形態および変形例１，２について説明する。以下では、上記第１の実施の形態と同様の構成要素については同一の符号を付し、適宜その説明を省略する。
【００５５】
＜２．第２の実施の形態＞
図９は、本開示の第２の実施の形態の撮像素子（撮像素子１０Ｂ）の断面構成を表したものである。この撮像素子１０Ｂは、撮像素子１０Ａと同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等の撮像装置（撮像装置１；図４５参照）において１つの画素（単位画素Ｐ）を構成するものである。本実施の形態の撮像素子１０Ｂは、光電変換層２０の光入射面Ｓ１に第３電極２４を設けた点が上記第１の実施の形態の撮像素子１０Ａとは異なる。
【００５６】
第３電極２４は、光電変換層２０上に、各画素Ｐに対して共通する連続膜として設けられたものであり、第１電極３３Ａと第２電極３３Ｂとの境界部から離れた位置で発生した余剰な電子および正孔を収集するためのものである。第３電極２４は、例えば第１電極３３Ａおよび第２電極３３Ｂの中間の電位に設定されている。例えば、上述したように、第１電極３３Ａが負の信号電荷（電子）を、第２電極３３Ｂが正の信号電荷（正孔）を収集する場合、第３電極２４には、第１電極３３Ａに印加される電圧よりも低く、第２電極３３Ｂに印加される電圧よりも高い電圧が印加される。
【００５７】
第３電極２４は、例えば、光透過性を有する導電膜により構成され、例えば、ＩＴＯ（インジウム錫酸化物）により構成されている。但し、第１電極３３Ａおよび第２電極３３Ｂの構成材料としては、このＩＴＯの他にも、ドーパントを添加した酸化スズ（ＳｎＯ2）系材料、あるいはアルミニウム亜鉛酸化物（ＺｎＯ）にドーパントを添加してなる酸化亜鉛系材料を用いてもよい。酸化亜鉛系材料としては、例えば、ドーパントとしてアルミニウム（Ａｌ）を添加したアルミニウム亜鉛酸化物（ＡＺＯ）、ガリウム（Ｇａ）添加のガリウム亜鉛酸化物（ＧＺＯ）、インジウム（Ｉｎ）添加のインジウム亜鉛酸化物（ＩＺＯ）が挙げられる。また、この他にも、ＣｕＩ、ＩｎＳｂＯ4、ＺｎＭｇＯ、ＣｕＩｎＯ2、ＭｇＩＮ2Ｏ4、ＣｄＯ、ＺｎＳｎＯ3等を用いてもよい。
【００５８】
図１０は、第１の実施の形態の撮像素子１０Ａにおける電荷の移動を模式的に表したものであり、図１１は、本実施の形態の撮像素子１０Ｂにおける電荷の移動を模式的に表したものである。撮像素子１０Ａでは、第１電極３３Ａおよび第２電極３３Ｂによって光電変換層２０に電界が形成される。例えば、第１電極３３Ａおよび第２電極３３Ｂの境界部から離れた位置に生じた電荷（電子および正孔）は、その電界によって、例えば電子は第１電極３３Ａに、正孔は第２電極３３Ｂに収集される。但し、光電変換層２０に形成される電界は、第１電極３３Ａと第２電極３３Ｂとの境界部が最も強く、境界部から遠くなるにつれて弱くなっていく。このため、図１０に示したように、境界部の遠方で発生した電荷は電界によるドリフトが促進されず、特に、正孔は第１電極３３Ａに到達するのに時間を要する。
【００５９】
これに対して、撮像素子１０Ｂでは、光電変換層２０の上方に第３電極２４を設け、さらに、この第３電極２４の電位を第１電極３３Ａおよび第２電極３３Ｂの中間の電位に設定するようにした。これにより、光電変換層２０の第１電極３３Ａおよび第２電極３３Ｂの境界部から離れた位置で発生した余剰な電荷は、図１１に示したように、第３電極２４によって収集される。
【００６０】
以上のように、本実施の形態の撮像素子１０Ｂでは、光電変換層２０上に、第１電極３３Ａよりも低く、第２電極３３Ｂよりも高い電圧が印加される第３電極２４を設けるようにしたので、光電変換層２０の第１電極３３Ａおよび第２電極３３Ｂの境界部から離れた位置で発生した余剰な電荷は、第３電極２４によって収集されるようになる。よって、上記第１の実施の形態における効果に加えて、光電変換層２０において発生する電荷の移動速度が向上し、撮像素子１０Ｂの光応答速度を向上させることが可能となるという効果を奏する。
【００６１】
＜３．第３の実施の形態＞
図１２は、本開示の第３の実施の形態の撮像素子（撮像素子１０Ｃ）の断面構成を表したものである。図１３は、複数の撮像素子１０Ａを組み合わせた際の平面構成を模式的に表したものであり、図１２は、図１３に示したＩＩ−ＩＩ線における断面構成を表したものである。この撮像素子１０Ｃは、撮像素子１０Ａ等と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等の撮像装置（撮像装置１；図４５参照）において１つの画素（単位画素Ｐ）を構成するものである。本実施の形態の撮像素子１０Ｃは、第１電極３３Ａと第２電極３３Ｂとの間に、第４電極３３Ｃを設けた点が上記第１の実施の形態の撮像素子１０Ａとは異なる。
【００６２】
第４電極３３Ｃは、画素Ｐ内および画素Ｐ間を含む第１電極３３Ａと第２電極３３Ｂとの間に設けられたものである。図１３に示した隣り合う画素Ｐ間の第４電極３３Ｃは、例えば連続して設けられている。なお、画素Ｐ内における第４電極３３Ｃは、光学中心Ｘには設けないことが好ましい。第４電極３３Ｃには、第２の実施の形態における第３電極２４と同様に、例えば、第１電極３３Ａが負の信号電荷（電子）を、第２電極３３Ｂが正の信号電荷（正孔）を収集する場合、第３電極２４には、第１電極３３Ａに印加される電圧よりも低く、第２電極３３Ｂに印加される電圧よりも高い電圧が印加される。即ち、第４電極３３Ｃは、例えば第１電極３３Ａおよび第２電極３３Ｂの中間の電位に設定されている。
【００６３】
第４電極３３Ｃは、例えば、第１電極３３Ａおよび第２電極３３Ｂと同様に、光透過性を有する導電膜により構成され、例えば、ＩＴＯ（インジウム錫酸化物）により構成されている。但し、第１電極３３Ａおよび第２電極３３Ｂの構成材料としては、このＩＴＯの他にも、ドーパントを添加した酸化スズ（ＳｎＯ2）系材料、あるいはアルミニウム亜鉛酸化物（ＺｎＯ）にドーパントを添加してなる酸化亜鉛系材料を用いてもよい。酸化亜鉛系材料としては、例えば、ドーパントとしてアルミニウム（Ａｌ）を添加したアルミニウム亜鉛酸化物（ＡＺＯ）、ガリウム（Ｇａ）添加のガリウム亜鉛酸化物（ＧＺＯ）、インジウム（Ｉｎ）添加のインジウム亜鉛酸化物（ＩＺＯ）が挙げられる。また、この他にも、ＣｕＩ、ＩｎＳｂＯ4、ＺｎＭｇＯ、ＣｕＩｎＯ2、ＭｇＩＮ2Ｏ4、ＣｄＯ、ＺｎＳｎＯ3等を用いてもよい。１電極３３Ａおよび第２電極３３Ｂは、必ずしも光透過性を有する必要はなく、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、銅（Ｃｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）等の金属膜、または、これらの合金膜、あるいは、これらの金属膜にシリコン、あるいは、酸素を含有させた膜を用いて構成してもよい。
【００６４】
図１４は、第１の実施の形態の撮像素子１０Ａにおける電荷の移動を模式的に表したものであり、図１５は、本実施の形態の撮像素子１０Ｃにおける電荷の移動を模式的に表したものである。第１電極３３Ａおよび第２電極３３Ｂは、例えば図２等に示したように、画素Ｐ内において複数に分割し、市松状に互い違いに配置することにより、光電変換層２０内に形成される電界の強度が高くなる。しかしながら、このような構成では、第１電極３３Ａと第２電極３３Ｂとの間の結合容量が大きくなってしまう。第１電極３３Ａおよび第２電極３３は、信号電荷の収集によって、それぞれ逆方向に電位が動く。このため、第１電極３３Ａと第２電極３３Ｂとの間の結合容量が大きいと、撮像素子１０Ａの電荷電圧変換効率が低下し、感度が低下する虞がある。
【００６５】
これに対して、撮像素子１０Ｃでは、第１電極３３Ａと第２電極３３Ｂとの間に、第４電極３３Ｃを配置し、さらに、この第４電極３３Ｃの電位を第１電極３３Ａおよび第２電極３３Ｂの中間の電位に設定するようにした。これにより、第１電極３３Ａおよび第３電極３３Ｂによって光電変換層２０に形成される電界を維持しつつ、第１電極３３Ａと第２電極３３Ｂとの間の結合容量が低減される。
【００６６】
以上のように、本実施の形態の撮像素子１０Ｃでは、第１電極３３Ａと第２電極３３Ｂとの間に、第１電極３３Ａよりも低く、第２電極３３Ｂよりも高い電圧が印加される第４電極３３Ｃを設けるようにしたので、第１電極３３Ａと第２電極３３Ｂとの間の結合容量が低減され、信号電荷の電荷電圧変換効率を向上させることが可能となる。よって、上記第１の実施の形態における効果に加えて、撮像素子１０Ｃの感度をさらに向上させることが可能となるという効果を奏する。
【００６７】
＜４．変形例１＞
図１６は、本開示の変形例（変形例１）に係る撮像素子（撮像素子１０Ｄ）の断面構成を表したものである。この撮像素子１０Ｄは、第２の実施の形態において説明した撮像素子１０Ｂと、第３の実施の形態において説明した撮像素子１０Ｃとを組み合わせたものである。
【００６８】
本変形例のように、光電変換層２０上に第３電極２４を設けると共に、第１電極３３Ａと第２電極２２Ｂとの間に第４電極３３Ｃを設けることにより、撮像素子１０Ｄでは、上記第１の実施の形態の効果に加えて、感度をさらに向上させつつ、光応答速度を向上させることが可能となるという効果を奏する。
【００６９】
＜５．第４の実施の形態＞
図１７は、本開示の第４の実施の形態の撮像素子（撮像素子１０Ｅ）の断面構成を表したものである。この撮像素子１０Ｅは、撮像素子１０Ａ等と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等の撮像装置（撮像装置１；図４５参照）において１つの画素（単位画素Ｐ）を構成するものである。本実施の形態の撮像素子１０Ｅは、光電変換層２０と第３電極２４との間に絶縁層２５を設けた点が上記第２の実施の形態の撮像素子１０Ｂとは異なる。なお、第３電極２４は、第２の実施の形態と同様に、例えば第１電極３３Ａおよび第２電極３３Ｂの中間の電位に設定されている。
【００７０】
絶縁層２５は、絶縁層２１と同様に、例えば、酸化シリコン、窒化シリコンおよび酸窒化シリコン（ＳｉＯＮ）等のうちの１種よりなる単層膜か、あるいはこれらのうちの２種以上よりなる積層膜により構成されている。絶縁層２５の厚みは、例えば、３ｎｍ〜５００ｎｍである。
【００７１】
図１８は、第１の実施の形態の撮像素子１０Ａにおける電荷の移動を模式的に表したものであり、図１９は、本実施の形態の撮像素子１０Ｅにおける電荷の移動を模式的に表したものである。撮像素子１０Ａでは、第１電極３３Ａおよび第２電極３３Ｂによって光電変換層２０の水平方向（Ｘ軸方向）の電界は強く形成されるが、光電変換層２０の垂直方向（Ｙ軸方向）の電界は弱い。このため、図１８に示したように、入射した光Ｌが光電変換層２０の上方で光電変換された場合には、そこで発生した電子および正孔は、第１電極３３Ａおよび第２電極３３Ｂに到達するのに時間を要する。
【００７２】
これに対して、撮像素子１０Ｅでは、光電変換層２０の上方に絶縁層２５を介して第３電極２４を設け、さらに、この第３電極２４の電位を第１電極３３Ａおよび第２電極３３Ｂの中間の電位に設定するようにした。これにより、第１電極３３Ａと第３電極２４の間、および第２電極３３Ｂと第３電極２４との間には、縦方向の電界が形成される。光電変換層２０の上方で生じた電荷は、図１９に示したように、その縦方向の電界によってドリフトされ、第１電極３３Ａおよび第２電極３３Ｂに到達するまでの時間が短縮される。
【００７３】
以上のように、本実施の形態の撮像素子１０Ｅでは、光電変換層２０上に、第１電極３３Ａよりも低く、第２電極３３Ｂよりも高い電圧が印加される第３電極２４を、絶縁層２５を介して設けるようにした。これにより、光電変換層２０の上方で生じた電荷は、第１電極３３Ａと第３電極２４の間、および第２電極３３Ｂと第３電極２４との間には、縦方向の電界が形成されるようになり、光電変換層２０の上方で生じた電荷の第１電極３３Ａおよび第２電極３３Ｂに到達するまでの時間を短縮することが可能となる。よって、上記第１の実施の形態における効果に加えて、光電変換層２０において発生する電荷の移動速度が向上し、撮像素子１０Ｅの光応答速度を向上させることが可能となるという効果を奏する。
【００７４】
＜６．第５の実施の形態＞
図２０は、本開示の第５の実施の形態の撮像素子（撮像素子１０Ｆ）の断面構成を表したものである。この撮像素子１０Ｆは、撮像素子１０Ａ等と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等の撮像装置（撮像装置１；図４５参照）において１つの画素（単位画素Ｐ）を構成するものである。本実施の形態の撮像素子１０Ｆは、光電変換層２０と第３電極２４との間の絶縁層２５の、第１電極３３Ａおよび第２電極３３Ｂと対応する位置に開口２５Ｈを設けた点が上記第４の実施の形態の撮像素子１０Ｅとは異なる。なお、第３電極２４は、第２の実施の形態等と同様に、例えば第１電極３３Ａおよび第２電極３３Ｂの中間の電位に設定されている。
【００７５】
図２１は、第１電極３３Ａおよび第２電極３３Ｂと、開口２５Ｈとの位置関係を模式的に表した平面図である。図２２は、第１電極３３Ａおよび第２電極３３Ｂと、開口２５Ｈとの位置関係を模式的に表した段面図である。開口２５Ｈは、各第１電極３３Ａおよび第２電極３３Ｂと対向する位置に、それぞれ設けられている、開口２５Ｈの大きさは、開口面積が小さいほど、第３電極２４から排出される電荷が減り、光電変換層２０に生じた電荷の多くが信号電荷として用いられるようになり、感度が向上する。このため、開口２５Ｈは、必要最小限の大きさにすることが好ましく、第１電極３３Ａおよび第２電極３３Ｂの配設領域の内側に設けることが望ましい。具体的には、平面視において、例えば第１電極３３Ａ上に設けられた開口２５Ｈ１の端面から第２電極３３Ｂの端面までの最短距離をｄ１、光電変換層２０のＹ軸方向の厚みをｄ２とした場合、ｄ１はｄ２以上の値であることが望ましい。
【００７６】
図２３は、第１の実施の形態の撮像素子１０Ａにおける電荷の移動を模式的に表したものであり、図２４は、本実施の形態の撮像素子１０Ｆにおける電荷の移動を模式的に表したものである。撮像素子１０Ａでは、入射した光Ｌ１が光電変換層２０の上方で光電変換された場合には、そこで発生した電子および正孔は、図２３に示したように、第１電極３３Ａおよび第２電極３３Ｂに到達するのに時間を要する。また、第１電極３３Ａおよび第２電極３３Ｂの境界部から離れた、例えば第２電極３３Ｂ上に入射した光Ｌ２の吸収によって発生した電荷は、図２３に示したように、正孔は第２電極３３Ｂまで素早く移動できるものの、電子は第１電極３３Ａに到達するのに時間を要する。
【００７７】
これに対して、撮像素子１０Ｆでは、光電変換層２０の上方で生じた電荷は、図２４に示したように、第１電極３３Ａと第３電極２４の間、および第２電極３３Ｂと第３電極２４との間に形成される縦方向の電界によってドリフトされ、第１電極３３Ａおよび第２電極３３Ｂに到達するまでの時間が短縮される。また、第１電極３３Ａおよび第２電極３３Ｂの境界部から離れた、例えば第２電極３３Ｂ上に入射した光Ｌ２の吸収によって発生した電荷は、図２４に示したように、正孔は第２電極３３Ｂと第３電極２４との間に形成される縦方向の電界によってドリフトされ、第２電極３３Ｂに素早く収集され、電子は開口２５Ｈを介して第３電極２４に収集される。
【００７８】
以上のように、本実施の形態の撮像素子１０Ｆでは、光電変換層２０と第３電極２４との間の絶縁層の、第１電極３３Ａおよび第２電極３３Ｂと対向する位置に、それぞれ開口２５Ｈ１，２５Ｈ２を設けるようにした。これにより、光電変換層２０において発生する電荷の移動速度さらに向上する。よって、上記第１の実施の形態における効果に加えて、上記第２〜４の実施の形態および変形例１における撮像素子１０Ｂ〜１０Ｅよりも撮像素子１０Ｆの感度の低下を抑制しつつ、光応答速度をさらに向上させることが可能となる。
【００７９】
＜７．第６の実施の形態＞
図２５は、本開示の第６の実施の形態の撮像素子（撮像素子１０Ｇ）の断面構成の一例を表したものである。図２６は、本開示の第６の実施の形態の撮像素子（撮像素子１０Ｈ）の断面構成の他の例を表したものである。図２７は、例えば、撮像素子１０Ｇの平面構成を模式的に表したものである。この撮像素子１０Ｇ，１０Ｈは、撮像素子１０Ａ等と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等の撮像装置（撮像装置１；図４５参照）において１つの画素（単位画素Ｐ）を構成するものである。本実施の形態の撮像素子１０Ｇ，１０Ｈでは、第１電極３４Ａおよび第２電極３４Ｂは、各部材の積層方向（Ｙ軸方向）に立設する壁形状を有し、その一部（撮像素子１０Ｇ）または全部（撮像素子１０Ｈ）が光電変換層２０内に埋め込まれている点が、上記第１の実施の形態等とは異なる。
【００８０】
本実施の形態の第１電極３４Ａおよび第２電極３４Ｂは、図２５，２６に示したように、例えば、撮像素子１０Ｇ，１０Ｈを構成する各層の積層方向（Ｙ軸方向）に立設すると共に、図２７に示したように、例えばＺ軸方向に延伸する形状を有するものである。第１電極３４Ａおよび第２電極３４Ｂは、画素Ｐ内において、水平方向（Ｘ軸方向）に対向配置されるように、光電変換層２０内に埋設されている。また、第１電極３４Ａおよび第２電極３４Ｂは、画素Ｐ間においても、水平方向（Ｘ軸方向）に対向するように配置されている。このような構成とすることにより、撮像素子１０Ｇ，１０Ｈでは、光電変換層２０内における横方向（Ｘ軸方向）の電界が強化される。
【００８１】
第１電極３４Ａおよび第２電極３４Ｂは、図２５に示したように、その一部が光電変換層２０内に埋設されていてもよいし、図２６に示したように、そのすべてが光電変換層２０内に埋設されていてもよい。また、図２５では、第１電極３４Ａおよび第２電極３４Ｂの上端が光電変換層２０の内部に存在する例を示したがこれに限らず、図２６に示したように、第１電極３４Ａおよび第２電極３４Ｂの上端が光電変換層２０の上面に達する構成としてもよい。
【００８２】
第１電極３４Ａおよび第２電極３４Ｂは、上記第１の実施の形態等の第１電極３３Ａおよび第２電極３３Ｂと同様の材料を用いて形成することができる。具体的には、第１電極３４Ａおよび第２電極３４Ｂは、例えば、光透過性を有する導電膜により構成され、例えば、ＩＴＯ（インジウム錫酸化物）により構成されている。但し、第１電極３３Ａおよび第２電極３３Ｂの構成材料としては、このＩＴＯの他にも、ドーパントを添加した酸化スズ（ＳｎＯ2）系材料、あるいはアルミニウム亜鉛酸化物（ＺｎＯ）にドーパントを添加してなる酸化亜鉛系材料を用いてもよい。酸化亜鉛系材料としては、例えば、ドーパントとしてアルミニウム（Ａｌ）を添加したアルミニウム亜鉛酸化物（ＡＺＯ）、ガリウム（Ｇａ）添加のガリウム亜鉛酸化物（ＧＺＯ）、インジウム（Ｉｎ）添加のインジウム亜鉛酸化物（ＩＺＯ）が挙げられる。また、この他にも、ＣｕＩ、ＩｎＳｂＯ4、ＺｎＭｇＯ、ＣｕＩｎＯ2、ＭｇＩＮ2Ｏ4、ＣｄＯ、ＺｎＳｎＯ3等を用いてもよい。第１電極３４Ａおよび第２電極３４Ｂは、必ずしも光透過性を有する必要はなく、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、銅（Ｃｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）等の金属膜、または、これらの合金膜、あるいは、これらの金属膜にシリコン、あるいは、酸素を含有させた膜を用いて構成してもよい。
【００８３】
図２８は、第１の実施の形態の撮像素子１０Ａにおける電荷の移動を模式的に表したものであり、図２９は、本実施の形態の撮像素子１０Ｇにおける電荷の移動を模式的に表したものである。撮像素子１０Ａでは、第１電極３３Ａおよび第２電極３３Ｂの境界部から離れた、例えば第２電極３３Ｂ上に生じた電荷は、図２８に示したように、正孔は第２電極３３Ｂまで素早く移動できるものの、電子は第１電極３３Ａに到達するのに時間を要する。
【００８４】
これに対して、撮像素子１０Ｇでは、上記のように、第１電極３４Ａおよび第２電極３４Ｂは、光電変換層２０内において、水平方向（Ｘ軸方向）に対向配置されることにより、光電変換層２０内における横方向（Ｘ軸方向）の電界が強化される。これにより、図２９に示したように、第１電極３４Ａと第２電極３４Ｂとの境界部から離れた位置（ここでは、第２電極３４Ｂ寄り）で発生した電荷の各電極への到達時間が短縮される。撮像素子１０Ｈについても同様である。
【００８５】
以上のように、本実施の形態の撮像素子１０Ｇ，１０Ｈでは、各部材の積層方向（Ｙ軸方向）に立設する壁状の第１電極３４Ａおよび第２電極３４Ｂを設け、その一部または全部を光電変換層２０内に埋設するようにした。これにより、光電変換層２０内における横方向（Ｘ軸方向）の電界が強化され、光電変換層２０内において発生する電荷の移動速度が向上する。よって、上記第１の実施の形態における効果に加えて、光応答速度を向上させることが可能となるという効果を奏する。
【００８６】
＜８．第７の実施の形態＞
図３０は、本開示の第７の実施の形態の撮像素子（撮像素子１０Ｉ）の断面構成を表したものである。この撮像素子１０Ｉは、撮像素子１０Ａ等と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等の撮像装置（撮像装置１；図４５参照）において１つの画素（単位画素Ｐ）を構成するものである。本実施の形態の撮像素子１０Ｉは、第１電極３３Ａおよび第２電極３３Ｂと光電変換層２０との間に、それぞれ、障壁層３５Ａおよび障壁層３５Ｂを設けた点が、上記第１の実施の形態等とは異なる。
【００８７】
障壁層３５Ａおよび障壁層３５Ｂは、それぞれ、第１電極３３Ａおよび第２電極３３Ｂから光電変換層２０への正孔または電子の注入を防ぐためのものである。障壁層３５Ａおよび障壁層３５Ｂは、それぞれ、第１電極３３Ａと光電変換層２０、第２電極３３Ｂと光電変換層２０との間において注入障壁となる材料によって構成されている。障壁層３５Ａの材料としては、例えば仕事関数の深い有機半導体材料や酸化物半導体材料が挙げられる。具体的な有機半導体材料としては、窒素原子、酸素原子、硫黄原子を含有する複素環化合物、分子骨格の一部として、例えば、ピリジン、ピラジン、ピリミジン、トリアジン、キノリン、キノキサリン、イソキノリン、アクリジン、フェナジン、フェナントロリン、テトラゾール、ピラゾール、イミダゾール、チアゾール、オキサゾール、イミダゾール、ベンズイミダゾール、ベンゾトリアゾール、ベンズオキサゾール、ベンズオキサゾール、カルバゾール、ベンゾフラン、ジベンゾフラン等を有する有機分子、有機金属錯体あるいは、サブフタロシアニン誘導体を挙げることができる。障壁層３５Ｂの材料としては、例えば仕事関数の浅い有機半導体材料や酸化物半導体材料が挙げられる。具体的な有機半導体材料としては、ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、ピレン誘導体、ペリレン誘導体、テトラセン誘導体、ペンタセン誘導体、キナクリドン誘導体、ペリレン誘導体、ピセン誘導体、クリセン誘導体、フルオランテン誘導体、フタロシアニン誘導体、サブフタロシアニン誘導体、複素環化合物を配位子とする金属錯体等を挙げることができる。
【００８８】
図３１は、撮像素子１０Ａにおけるエネルギー準位を表したものであり、図３２は、撮像素子１０Ｉにおけるエネルギー準位を表したものである。撮像素子１０Ａでは、光電変換層２０において生じた電子および正孔は、例えば３Ｖの電圧が印加されている第１電極３３Ａに電子が、１Ｖの電圧が印加されている第２電極３３Ｂに正孔がそれぞれ収集される。ここで、第１電極３３Ａから光電変換層２０の価電子帯準位（有機半導体の場合はＨＯＭＯ準位）、あるいは第２電極３３Ｂと光電変換層２０の伝導帯準位置（有機半導体の場合はＬＵＭＯ準位）とのエネルギー差が小さいと、電極から光電変換部に電荷注入が発生する。第１電極３３Ａおよび第２電極３３Ｂから光電変換層２０へ注入される電荷はノイズとなり、画質の劣化を引き起こす。
【００８９】
これに対して、撮像素子１０Ｉでは、第１電極３３Ａと光電変換層２０との間、第２電極３３Ｂと光電変換層２０との間に、それぞれ、図３２に示したように、光電変換部よりも低い価電子帯準位（有機半導体の場合はＨＯＭＯ準位）を有する障壁層３５Ａと、光電変換部よりも高い伝導体準位（有機半導体の場合はＬＵＭＯ準位）を有する障壁層３５Ｂを設けるようにした。これにより、第１電極３３Ａおよび第２電極３３Ｂから光電変換層２０への電荷の注入が低減され、信号電荷へのノイズの混入が低減される。
【００９０】
なお、第１電極３３Ａおよび第２電極３３Ｂから光電変換層２０への電荷の注入は、第１電極３３Ａおよび第２電極３３Ｂの仕事関数、光電変換層２０を構成する材料の伝導帯および価電子帯のエネルギー準位に依存する。また、本実施の形態では、第１電極３３Ａと光電変換層２０との間、第２電極３３Ｂと光電変換層２０との間、それぞれに障壁層３５Ａおよび障壁層３５Ｂを設けた例を示したが、どちらか一方にのみ形成するようにしてもよい。
【００９１】
以上のように、本実施の形態の撮像素子１０Ｉでは、第１電極３３Ａおよび第２電極３３Ｂと光電変換層２０との間に、それぞれ、障壁層３５Ａおよび障壁層３５Ｂを設けるようにしたので、第１電極３３Ａおよび第２電極３３Ｂから光電変換層２０への電荷の注入が低減され、信号電荷へのノイズの混入が低減される。よって、上記第１の実施の形態の効果に加えて、撮像素子１０Ｉの画質を改善することが可能となるという効果を奏する。
【００９２】
＜９．第８の実施の形態＞
図３３は、本開示の第８の実施の形態の撮像素子（撮像素子１０Ｊ）の等価回路を表したものである。この撮像素子１０Ｊは、撮像素子１０Ａ等と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等の撮像装置（撮像装置１；図４５参照）において１つの画素（単位画素Ｐ）を構成するものである。本実施の形態の撮像素子１０Ｊは、光電変換層２０の下方に、互いに離間して配置された第１電極３３Ａおよび第２電極３３Ｂを、光電変換層２０の上方に第３電極２４を有する構成において、第２リセットトランジスタＲＳＴ２のドレイン部に電圧制御部６０を配置し、第２電極３３Ｂに印加される電圧を可変制御可能とした点が上記第２の実施の形態とは異なる。
【００９３】
本実施の形態の撮像素子１０Ｊは、２つの駆動方式（第１の駆動方式および第２の駆動方式）を有する。図３４は、本実施の形態の撮像素子１０Ｊの第１の駆動方式における電荷の移動を模式的に表したものであり、図３５は、本実施の形態の撮像素子１０Ｊの第２の駆動方式における電荷の移動を模式的に表したものである。
【００９４】
（第１の駆動方式）
第１の駆動方式では、第３電極２４には、例えば０Ｖの電圧を印加し、第１電極３３Ａに接続されている第１リセットトランジスタＲＳＴ１のドレイン部および第２電極３３Ｂに接続されている第２リセットトランジスタＲＳＴ２のドレイン部には、例えば３Ｖの電圧をそれぞれ印加する。このような構成とすることにより、光Ｌの入射によって光電変換層２０において生じた電荷（電子および正孔）は、図３４に示したように、電子は、光電変換層２０の下方に配設された第１電極３３Ａおよび第２電極３３Ｂに収集される。正孔は、光電変換層２０の上方に配設された第３電極２４に収集され、第３電極２４から排出される。
【００９５】
（第２の駆動方式）
第２の駆動方式では、第３電極２４には、例えば２Ｖの電圧を印加する。第１電極３３Ａに接続されている第１リセットトランジスタＲＳＴ１のドレイン部には、例えば３Ｖの電圧を印加し、第２電極３３Ｂに接続されている第２リセットトランジスタＲＳＴ２のドレイン部には、例えば１Ｖの電圧を印加する。このような構成とすることにより、光Ｌの入射によって光電変換層２０において生じた電荷（電子および正孔）は、図３５に示したように、電子は第１電極３３Ａに、正孔は第２電極３３Ｂに収集される。
【００９６】
以上のように、本実施の形態では、第２リセットトランジスタＲＳＴ２のドレイン部に電圧制御部６０を配置し、第２電極３３Ｂに印加される電圧を可変制御できるようにした。これにより、撮像素子１０Ｊは、第１電極３３Ａおよび第２電極３３Ｂにおいて収集される信号電荷の極性を、同極性または異極性に切り替えることが可能となる。即ち、本実施の形態の撮像素子１０Ｊは、光電変換層２０において生じた電荷（電子および正孔）のうち、一方の電荷（例えば電子のみ）を収集する第１の駆動方式と、両方の電荷（電子および正孔）を収集する第２の駆動方式との２つの駆動方式を任意に選択することが可能となる。よって、より高機能な、具体的には、例えば、高感度で撮像したい場合には第２の駆動方式を、感度を落として撮像したい場合には第１の駆動方式を選択する等、撮像状態に応じて任意の設定を行うことが可能な撮像装置を提供することが可能となる。
【００９７】
なお、本実施の形態では、電圧制御部６０を第２リセットトランジスタＲＳＴ２のドレイン部に配設した例を示したがこれに限らず、例えば第１リセットトランジスタＲＳＴ１のドレイン部に配設するようにしてもよい。また、第１リセットトランジスタＲＳＴ１および第２リセットトランジスタＲＳＴ２の両方のドレイン部にそれぞれ電圧制御部を接続するようにしてもよい。第１リセットトランジスタＲＳＴ１および第２リセットトランジスタＲＳＴ２のドレイン部にそれぞれ電圧制御部を接続することで、第２の駆動方式において、第１電極３３Ａと第２電極３３Ｂの電圧を任意に入れ替えることが可能となる。これにより、電子を蓄積する電極と、正孔を蓄積する電極を入れ替えることが可能となる。
【００９８】
また、第１の駆動方式および第２の駆動方式は、時刻で分けて使用してもよいし、撮像装置内において、第１の駆動方式を採用している画素Ｐと、第２の駆動方式を採用している画素Ｐとが混在して配置されていてもよい。また、電圧制御部６０は、各画素Ｐ毎に設けてもよいし、画素Ｐの外部に配置するようにしてもよい。
【００９９】
＜１０．変形例２＞
図３６は、本開示の変形例２に係る撮像素子（撮像素子１０Ｋ）の等価回路を表したものである。この撮像素子１０Ｋは、撮像素子１０Ａ等と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等の撮像装置（撮像装置１；図４５参照）において１つの画素（単位画素Ｐ）を構成するものである。本実施の形態の撮像素子１０Ｋは、光電変換層２０の下方に、互いに離間して配置された第１電極３３Ａおよび第２電極３３Ｂを、光電変換層２０の上方に第３電極を有する構成において、第１電極３３Ａおよび第２電極３３Ｂの電圧制御を、各電極３３Ａ，３３Ｂとの容量結合を用いて行う点が上記第８の実施の形態とは異なる。具体的には、例えば、配線層３０内に、第１電極３３Ａおよび第２電極３３Ｂと対向する配線（図示せず）を設け、この配線に、それぞれ電圧制御部６１，６２を接続し、第１電極３３Ａおよび第２電極３３Ｂに印加される電圧を適宜制御する。
【０１００】
なお、本変形例のように、容量結合を用いて第１電極３３Ａおよび第２電極３３Ｂに印加される電圧の制御を行う場合には、画素Ｐの電荷電圧変換効率が低下する虞がある。このため、上記第８の実施の形態において説明したように、第１リセットトランジスタＲＳＴ１のドレイン部または第２リセットトランジスタＲＳＴ２のドレイン部、あるいはその両方を用いて制御する方式が望ましい。
【０１０１】
＜１１．第９の実施の形態＞
図３７は、本開示の第９の実施の形態の撮像素子（撮像素子１０Ｌ）の断面構成の一例を表したものである。図３８は、撮像素子１０Ｌの等価回路を表したものである。この撮像素子１０Ｌは、撮像素子１０Ａ等と同様に、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等の撮像装置（撮像装置１；図４５参照）において１つの画素（単位画素Ｐ）を構成するものである。
【０１０２】
本実施の形態の撮像素子１０Ｌは、第１電極３３Ａおよび第２電極３３Ｂを、読み出し電極３３ａ，３３ｄと蓄積電極３３ｂ，３３ｃとにそれぞれ分割したものである。また、読み出し電極３３ａと蓄積電極３３ｂとの間、蓄積電極３３ｃと読み出し電極３３ｄとの間には、障壁電極３６Ａおよび障壁電極３６Ｂがそれぞれ設けられており、蓄積電極３３ｂ，３３ｃおよび障壁電極３６Ａ，３６Ｂは、絶縁層３７によって覆われた構成を有する。
【０１０３】
読み出し電極３３ａ，３３ｄ、蓄積電極３３ｂ，３３ｃおよび障壁電極３６Ａおよび障壁電極３６Ｂは、上記第１電極３３Ａおよび第２電極３３Ｂと同じ材料を用いることができる。具体的には、例えば光透過性を有する導電膜により構成され、例えば、ＩＴＯ（インジウム錫酸化物）により構成されている。またＩＴＯの他にも、ドーパントを添加した酸化スズ（ＳｎＯ2）系材料、あるいはアルミニウム亜鉛酸化物（ＺｎＯ）にドーパントを添加してなる酸化亜鉛系材料を用いてもよい。酸化亜鉛系材料としては、例えば、ドーパントとしてアルミニウム（Ａｌ）を添加したアルミニウム亜鉛酸化物（ＡＺＯ）、ガリウム（Ｇａ）添加のガリウム亜鉛酸化物（ＧＺＯ）、インジウム（Ｉｎ）添加のインジウム亜鉛酸化物（ＩＺＯ）が挙げられる。また、この他にも、ＣｕＩ、ＩｎＳｂＯ4、ＺｎＭｇＯ、ＣｕＩｎＯ2、ＭｇＩＮ2Ｏ4、ＣｄＯ、ＺｎＳｎＯ3等を用いてもよい。第１電極３３Ａおよび第２電極３３Ｂは、必ずしも光透過性を有する必要はなく、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、銅（Ｃｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）等の金属膜、または、これらの合金膜、あるいは、これらの金属膜にシリコン、あるいは、酸素を含有させた膜を用いて構成してもよい。
【０１０４】
撮像素子１０Ｌの動作について図３９および図４０を用いて説明する。図３９および図４０における（Ａ）〜（Ｆ）は、それぞれ各電極３３ａ，３３ｂ，３３ｃ，３３ｄ，３６Ａ，３６Ｂ上の光電変換層２０の位置を示している。具体的には、（Ａ）は読み出し電極３３ａ上に、（Ｂ）は障壁電極３６Ａ上に、（Ｃ）は蓄積電極３３ｂ上に、（Ｄ）は蓄積電極３３ｃ上に、（Ｅ）は障壁電極３６Ｂ上に、（Ｆ）は読み出し電極３３ｄ上に相当する。
【０１０５】
図３９は、撮像素子１０Ｌの電荷蓄積時における各（Ａ）〜（Ｆ）地点における光電変換層のポテンシャルを表したものである。電荷蓄積時には、蓄積電極３３ｂには第１の電圧が印可され、蓄積電極３３ｃには蓄積電極３３ｂよりも低い第２の電圧が印加される。本実施の形態では、一例として、第１の電圧を５Ｖ、第２の電圧を０Ｖとする。障壁電極３６Ａおよび障壁電極３６Ｂには、それぞれ第３の電圧と第４の電圧を印可する。本実施の形態では、一例として、第３の電圧を３．５Ｖ、第４の電圧を１．５Ｖとする。読み出し電極３３ａには第５の電圧が、読み出し電極３３ｄには第６の電圧が印可される。本実施の形態では、一例として、第５の電圧を４Ｖ、第６の電圧を１Ｖとする。
【０１０６】
電荷蓄積時における撮像素子１０Ｌでは、光電変換層２０に生じた電荷は、蓄積電極３３ｂおよび蓄積電極３３ｃによって形成される電界により、電子は蓄積電極３３ｂ方向に、正孔は蓄積電極３３ｃ方向に引き寄せられる。但し、光電変換層２０と蓄積電極３３ｂおよび蓄積電極３３ｃとの間には絶縁層３７が設けられているため、電子および正孔は、それぞれ対応する蓄積電極３３ｂおよび蓄積電極３３ｃに対向する光電変換層２０の領域に蓄積される。
【０１０７】
図４０は、撮像素子１０Ｌの電荷転送時における各（Ａ）〜（Ｆ）地点における光電変換層のポテンシャルを表したものである。電荷転送時には、蓄積電極３３ｂには第３の電圧よりも低い第７の電圧が印可され、蓄積電極３３ｃには第４の電圧よりも高い第８の電圧が印加される。本実施の形態では、一例として、第７の電圧を３Ｖ、第２の電圧を２Ｖとする。これにより、光電変換層２０に蓄積された電子および正孔は、それぞれ読み出し電極３３ａおよび読み出し電極３３ｄに転送される。
【０１０８】
以上のように、本実施の形態の撮像素子１０Ｌでは、第１電極３３Ａおよび第２電極３３Ｂを、読み出し電極３３ａ，３３ｄと蓄積電極３３ｂ，３３ｃとにそれぞれ分割し、蓄積電極３３ｂ，３３ｃ上には、絶縁層３７設けるようにした。本実施の形態では、各電極３３ａ，３３ｂ，３３ｃ，３３ｄに印加させる電圧を制御することで、負の信号電荷（電子）は、光電変換層２０の蓄積電極３３ｂに対向する領域の蓄積されたのち、読み出し電極３３ａへ転送される。また、正の信号電荷（正孔）は、光電変換層２０の蓄積電極３３ｃに対向する領域に蓄積されたのち、読み出し電極３３ｄへ転送される。このように、信号電荷（電子および正孔）の蓄積は、光電変換層２０内において行われるため、第１電極３３Ａと第２電極３３Ｂとの間に結合容量が増大した場合でも、信号電荷の電荷電圧変換効率の低下を防ぐことが可能となる。よって、上記第１の実施の形態の効果に加えて、撮像素子１０Ｌの感度を向上させることが可能となるという効果を奏する。
【０１０９】
また、本実施の形態の撮像素子１０Ｌでは、読み出し電極３３ａと蓄積電極３３ｂとの間、蓄積電極３３ｃと読み出し電極３３ｄとの間に、障壁電極３６Ａおよび障壁電極３６Ｂをそれぞれ設け、障壁電極３６Ａの電圧は、電荷蓄積時の蓄積電極３３ｃの電圧より高くなるように設定した。障壁電極３６Ｂの電圧は、電荷蓄積時の蓄積電極３３ｂの電圧より低くなるように設定した。また、障壁電極３６Ａの電圧は、障壁電極３６Ｂの電圧より高くなるように設定した。これにより光電変換層２０に生じた余剰な電荷は、読み出し電極３３ａ，３３ｄへ流れるようになる。更に、電荷蓄積状態でも蓄積電極３３ｂ（Ｃ）と蓄積電極３３ｃ（Ｄ）との間には一定の電位差が保たれるため、電子と正孔との電荷蓄積領域における再結合が抑制される。よって、撮像素子１０Ｌの飽和電荷量を向上させることが可能となる。
【０１１０】
なお、本実施の形態の蓄積電極３３ｂ，３３ｃは、上記第１の実施の形態における第１電極３３Ａおよび第２電極３３Ｂのように複数部分割し、例えば市松状に配置するようにしてもよい。これにより、光電変換層２０に生じた電荷を効率的に蓄積電極３３ｂ，３３ｃ上に収集させることが可能となり、撮像素子１０Ｌの感度をさらに向上させることが可能となる。
【０１１１】
また、本実施の形態の撮像素子１０Ｌは、上記第２の実施の形態における撮像素子１０Ｂのように、光電変換層２０の光入射面Ｓ２に第３電極２４を設けるようにしてもよい。これにより、光電変換層２０に生じた電荷の移動速度が向上し、撮像素子１０Ｌの光応答速度を向上させることが可能となる。
【０１１２】
更に、本実施の形態の撮像素子１０Ｌは、上記第３の実施の形態における撮像素子１０Ｃのように、第１電極３３Ａの読み出し電極３３ａと、第２電極３３Ｂの読み出し電極３３ｄとの間に第４電極３３Ｃを設けるようにしてもよい。これにより、信号電荷の電荷電圧変換効率が向上し、撮像素子１０Ｌの感度をさらに向上させることが可能となる。
【０１１３】
更にまた、本実施の形態の撮像素子１０Ｌは、上記第４の実施の形態における撮像素子１０Ｅのように、光電変換層２０上に絶縁層２５を介して第３電極２４を設けるようにしてもよい。これにより、光電変換層２０に生じた電荷の移動速度が向上し、撮像素子１０Ｌの光応答速度を向上させることが可能となる。
【０１１４】
また、本実施の形態の撮像素子１０Ｌは、上記第５の実施の形態における撮像素子１０Ｆのように、光電変換層２０上に絶縁層２５を介して第３電極２４を設け、さらに絶縁層２５の、蓄積電極３３ｂ，３３ｃに対応する位置に、開口２５Ｈを設けた構成としてもよい。これにより、撮像素子１０Ｌの感度の低下を抑制しつつ、光応答性を向上させることが可能となる。
【０１１５】
更に、本実施の形態の撮像素子１０Ｌは、上記第６の実施の形態における撮像素子１０Ｇ，１０Ｈのように、蓄積電極３３ｂ，３３ｃの一部または全部が光電変換層２０に埋め込まれた構成としてもよい。これにより、撮像素子１０Ｌの光応答速度を向上させることが可能となる。
【０１１６】
更にまた、本実施の形態の撮像素子１０Ｌは、図４１に示したように、読み出し電極３３ａ，３３ｄと光電変換層２０との間に、上記第７の実施の形態における撮像素子１０Ｉにおいて形成した障壁層３７Ａ，３７Ｂを設けるようにしてもよい。図４２は、撮像素子１０Ｌの電荷蓄積時における各（Ａ）〜（Ｆ）地点における光電変換層のポテンシャルを表したものである。図４３は、撮像素子１０Ｌの電荷転送時における各（Ａ）〜（Ｆ）地点における光電変換層のポテンシャルを表したものである。このように、読み出し電極３３ａ，３３ｄと光電変換層２０との間に、障壁層３７Ａ，３７Ｂを設けることにより、信号電荷へのノイズの混入が低減される。よって、撮像素子１０Ｌの画質を改善することが可能となる。
【０１１７】
また、本実施の形態の撮像素子１０Ｌは、図４４に示したように、蓄積電極３３ｂおよび蓄積電極３３ｃに印加される電圧（電位）を制御する電圧制御部６１，６２，６３，６４を適宜配設するようにしてもよい。これにより、電子または正孔の一方を信号電荷とする第１の駆動方式と、電子および正孔の両方を信号電荷とする第２の駆動方式とを任意に選択することが可能となり、撮像素子１０Ｌを備えた撮像装置の機能を向上させることが可能となる。
【０１１８】
＜１２．適用例＞
（適用例１）
図４５は、上記第１の実施の形態（または、第２〜第９の実施の形態および変形例１，２）において説明した撮像素子１０Ａ（または、撮像素子１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ，１０Ｆ，１０Ｇ，１０Ｈ，１０Ｉ，１０Ｊ，１０Ｋ，１０Ｌ）を各画素Ｐに用いた撮像装置（撮像装置１）の全体構成を表したものである。この撮像装置１は、ＣＭＯＳイメージセンサであり、半導体基板４０上に、撮像エリアとしての画素部１ａを有すると共に、この画素部１ａの周辺領域に、例えば、行走査部１３１、水平選択部１３３、列走査部１３４およびシステム制御部１３２からなる周辺回路部１３０を有している。
【０１１９】
画素部１ａは、例えば、行列状に２次元配置された複数の単位画素Ｐ（撮像素子１０Ａに相当）を有している。この単位画素Ｐには、例えば、画素行ごとに画素駆動線Ｌread（具体的には行選択線およびリセット制御線）が配線され、画素列ごとに垂直信号線Ｌsigが配線されている。画素駆動線Ｌreadは、画素からの信号読み出しのための駆動信号を伝送するものである。画素駆動線Ｌreadの一端は、行走査部１３１の各行に対応した出力端に接続されている。
【０１２０】
行走査部１３１は、シフトレジスタやアドレスデコーダ等によって構成され、画素部１ａの各単位画素Ｐを、例えば、行単位で駆動する画素駆動部である。行走査部１３１によって選択走査された画素行の各単位画素Ｐから出力される信号は、垂直信号線Ｌsigの各々を通して水平選択部１３３に供給される。水平選択部１３３は、垂直信号線Ｌsigごとに設けられたアンプや水平選択スイッチ等によって構成されている。
【０１２１】
列走査部１３４は、シフトレジスタやアドレスデコーダ等によって構成され、水平選択部１３３の各水平選択スイッチを走査しつつ順番に駆動するものである。この列走査部１３４による選択走査により、垂直信号線Ｌsigの各々を通して伝送される各画素の信号が順番に水平信号線１３５に出力され、当該水平信号線１３５を通して半導体基板４０の外部へ伝送される。
【０１２２】
行走査部１３１、水平選択部１３３、列走査部１３４および水平信号線１３５からなる回路部分は、半導体基板４０上に直に形成されていてもよいし、あるいは外部制御ＩＣに配設されたものであってもよい。また、それらの回路部分は、ケーブル等により接続された他の基板に形成されていてもよい。
【０１２３】
システム制御部１３２は、半導体基板４０の外部から与えられるクロックや、動作モードを指令するデータ等を受け取り、また、撮像装置１の内部情報等のデータを出力するものである。システム制御部１３２はさらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部１３１、水平選択部１３３および列走査部１３４等の周辺回路の駆動制御を行う。
【０１２４】
（適用例２）
上記撮像装置１は、例えば、デジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話等、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。図４６に、その一例として、電子機器２（カメラ）の概略構成を示す。この電子機器２は、例えば、静止画または動画を撮影可能なビデオカメラであり、撮像装置１と、光学系（光学レンズ）３１０と、シャッタ装置３１１と、撮像装置１およびシャッタ装置３１１を駆動する駆動部３１３と、信号処理部３１２とを有する。
【０１２５】
光学系３１０は、被写体からの像光（入射光）を撮像装置１の画素部１ａへ導くものである。この光学系３１０は、複数の光学レンズから構成されていてもよい。シャッタ装置３１１は、撮像装置１への光照射期間および遮光期間を制御するものである。駆動部３１３は、撮像装置１の転送動作およびシャッタ装置３１１のシャッタ動作を制御するものである。信号処理部３１２は、撮像装置１から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄoutは、メモリ等の記憶媒体に記憶されるか、あるいは、モニタ等に出力される。
【０１２６】
更に、上記撮像装置１は、下記電子機器（カプセル型内視鏡１０１００および車両等の移動体）にも適用することが可能である。
【０１２７】
（適用例３）
＜体内情報取得システムへの応用例＞
図４７は、本開示に係る技術（本技術）が適用され得る、カプセル型内視鏡を用いた患者の体内情報取得システムの概略的な構成の一例を示すブロック図である。
【０１２８】
体内情報取得システム１０００１は、カプセル型内視鏡１０１００と、外部制御装置１０２００とから構成される。
【０１２９】
カプセル型内視鏡１０１００は、検査時に、患者によって飲み込まれる。カプセル型内視鏡１０１００は、撮像機能および無線通信機能を有し、患者から自然排出されるまでの間、胃や腸等の臓器の内部を蠕動運動等によって移動しつつ、当該臓器の内部の画像（以下、体内画像ともいう）を所定の間隔で順次撮像し、その体内画像についての情報を体外の外部制御装置１０２００に順次無線送信する。
【０１３０】
外部制御装置１０２００は、体内情報取得システム１０００１の動作を統括的に制御する。また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信されてくる体内画像についての情報を受信し、受信した体内画像についての情報に基づいて、表示装置（図示せず）に当該体内画像を表示するための画像データを生成する。
【０１３１】
体内情報取得システム１０００１では、このようにして、カプセル型内視鏡１０１００が飲み込まれてから排出されるまでの間、患者の体内の様子を撮像した体内画像を随時得ることができる。
【０１３２】
カプセル型内視鏡１０１００と外部制御装置１０２００の構成および機能についてより詳細に説明する。
【０１３３】
カプセル型内視鏡１０１００は、カプセル型の筐体１０１０１を有し、その筐体１０１０１内には、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、給電部１０１１５、電源部１０１１６、および制御部１０１１７が収納されている。
【０１３４】
光源部１０１１１は、例えばＬＥＤ（light emitting diode）等の光源から構成され、撮像部１０１１２の撮像視野に対して光を照射する。
【０１３５】
撮像部１０１１２は、撮像素子、および当該撮像素子の前段に設けられる複数のレンズからなる光学系から構成される。観察対象である体組織に照射された光の反射光（以下、観察光という）は、当該光学系によって集光され、当該撮像素子に入射する。撮像部１０１１２では、撮像素子において、そこに入射した観察光が光電変換され、その観察光に対応する画像信号が生成される。撮像部１０１１２によって生成された画像信号は、画像処理部１０１１３に提供される。
【０１３６】
画像処理部１０１１３は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等のプロセッサによって構成され、撮像部１０１１２によって生成された画像信号に対して各種の信号処理を行う。画像処理部１０１１３は、信号処理を施した画像信号を、ＲＡＷデータとして無線通信部１０１１４に提供する。
【０１３７】
無線通信部１０１１４は、画像処理部１０１１３によって信号処理が施された画像信号に対して変調処理等の所定の処理を行い、その画像信号を、アンテナ１０１１４Ａを介して外部制御装置１０２００に送信する。また、無線通信部１０１１４は、外部制御装置１０２００から、カプセル型内視鏡１０１００の駆動制御に関する制御信号を、アンテナ１０１１４Ａを介して受信する。無線通信部１０１１４は、外部制御装置１０２００から受信した制御信号を制御部１０１１７に提供する。
【０１３８】
給電部１０１１５は、受電用のアンテナコイル、当該アンテナコイルに発生した電流から電力を再生する電力再生回路、および昇圧回路等から構成される。給電部１０１１５では、いわゆる非接触充電の原理を用いて電力が生成される。
【０１３９】
電源部１０１１６は、二次電池によって構成され、給電部１０１１５によって生成された電力を蓄電する。図４７では、図面が煩雑になることを避けるために、電源部１０１１６からの電力の供給先を示す矢印等の図示を省略しているが、電源部１０１１６に蓄電された電力は、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、および制御部１０１１７に供給され、これらの駆動に用いられ得る。
【０１４０】
制御部１０１１７は、ＣＰＵ等のプロセッサによって構成され、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、および、給電部１０１１５の駆動を、外部制御装置１０２００から送信される制御信号に従って適宜制御する。
【０１４１】
外部制御装置１０２００は、ＣＰＵ，ＧＰＵ等のプロセッサ、又はプロセッサとメモリ等の記憶素子が混載されたマイクロコンピュータ若しくは制御基板等で構成される。外部制御装置１０２００は、カプセル型内視鏡１０１００の制御部１０１１７に対して制御信号を、アンテナ１０２００Ａを介して送信することにより、カプセル型内視鏡１０１００の動作を制御する。カプセル型内視鏡１０１００では、例えば、外部制御装置１０２００からの制御信号により、光源部１０１１１における観察対象に対する光の照射条件が変更され得る。また、外部制御装置１０２００からの制御信号により、撮像条件（例えば、撮像部１０１１２におけるフレームレート、露出値等）が変更され得る。また、外部制御装置１０２００からの制御信号により、画像処理部１０１１３における処理の内容や、無線通信部１０１１４が画像信号を送信する条件（例えば、送信間隔、送信画像数等）が変更されてもよい。
【０１４２】
また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信される画像信号に対して、各種の画像処理を施し、撮像された体内画像を表示装置に表示するための画像データを生成する。当該画像処理としては、例えば現像処理（デモザイク処理）、高画質化処理（帯域強調処理、超解像処理、ＮＲ（Noise reduction）処理および／又は手ブレ補正処理等）、並びに／又は拡大処理（電子ズーム処理）等、各種の信号処理を行うことができる。外部制御装置１０２００は、表示装置の駆動を制御して、生成した画像データに基づいて撮像された体内画像を表示させる。あるいは、外部制御装置１０２００は、生成した画像データを記録装置（図示せず）に記録させたり、印刷装置（図示せず）に印刷出力させてもよい。
【０１４３】
以上、本開示に係る技術が適用され得る体内情報取得システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１０１１２に適用され得る。これにより、精細な術部画像を得ることができるため、検査の精度が向上する。
【０１４４】
（適用例４）
＜移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【０１４５】
図４８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【０１４６】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図４８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、および統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、および車載ネットワークＩ／Ｆ（interface）１２０５３が図示されている。
【０１４７】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、および、車両の制動力を発生させる制動装置等の制御装置として機能する。
【０１４８】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【０１４９】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【０１５０】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【０１５１】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【０１５２】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
【０１５３】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１５４】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【０１５５】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声および画像のうちの少なくとも一方の出力信号を送信する。図４８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２およびインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイおよびヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【０１５６】
図４９は、撮像部１２０３１の設置位置の例を示す図である。
【０１５７】
図４９では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【０１５８】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドアおよび車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１および車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【０１５９】
なお、図４９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【０１６０】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【０１６１】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１６２】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【０１６３】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【０１６４】
以上、第１〜第９の実施の形態、変形例１，２および適用例を挙げて説明したが、本開示内容は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記第１の実施の形態等では、光電変換部として、配線層３０上に光電変換層２０のみを設けた構成としたが、本開示の内容はこのような構造に限定されるものではない。例えば、半導体基板４０の下方に、いわゆる無機光電変換部を配設するようにしてもよい。
【０１６５】
また、本開示の撮像素子および撮像装置では、上記実施の形態等で説明した各構成要素を全て備えている必要はなく、また逆に他の層を備えていてもよい。
【０１６６】
なお、本明細書中に記載された効果はあくまで例示であって限定されるものではなく、また、他の効果があってもよい。
【０１６７】
なお、本開示は、以下のような構成であってもよい。
（１）
光電変換層と、
前記光電変換層において発生する負の信号電荷を収集する第１電極と、
前記光電変換層において発生する正の信号電荷を収集する第２電極とを備え、
前記第１電極および前記第２電極は、それぞれ、前記光電変換層の光入射面とは反対側に設けられている
撮像素子。
（２）
前記第１電極および前記第２電極には、互いに異なる電圧が印加される、前記（１）に記載の撮像素子。
（３）
前記光電変換層は、光入射面側に第３電極を有する、前記（１）または（２）に記載の撮像素子。
（４）
前記第３電極には、前記第１電極に印加される電圧よりも小さく、前記第２電極に印加される電圧よりも大きい電圧が印加されている、前記（３）に記載の撮像素子。
（５）
前記光電変換層は、前記第３電極との間に第１絶縁層を有する、前記（３）または（４）に記載の撮像素子。
（６）
前記第１絶縁層は、前記第１電極および前記第２電極の少なくとも一方と対向する位置に開口を有する、前記（５）に記載の撮像素子。
（７）
前記開口の面積は、対向する前記第１電極および前記第２電極の面積よりも小さい、前記（６）に記載の撮像素子。
（８）
前記第１電極と前記第２電極との間の少なくとも一部に第４電極を有する、前記（１）乃至（７）のうちのいずれかに記載の撮像素子。
（９）
前記第４電極には、前記第１電極に印加される電圧よりも小さく、前記第２電極に印加される電圧よりも大きい電圧が印加されている、前記（８）に記載の撮像素子。
（１０）
前記第１電極および前記第２電極は積層方向に立設し、少なくとも一部が、それぞれ前記光電変換層に埋め込まれている、前記（１）乃至（９）のうちのいずれかに記載の撮像素子。
（１１）
前記光電変換層は、前記第１電極および前記第２電極との間にそれぞれ、前記第１電極および前記第２電極から前記光電変換層への電荷の注入を防ぐ障壁層を有する、前記（１）乃至（１０）のうちのいずれかに記載の撮像素子。
（１２）
前記第１電極は、前記光電変換層において発生する負の信号電荷を蓄積する第１の蓄積電極と、前記第１の蓄積電極において蓄積された前記負の信号電荷を読みだす第１の読み出し電極を有し、
前記第２電極は、前記光電変換層において発生する正の信号電荷を蓄積する第２の蓄積電極と、前記第２の蓄積電極において蓄積された前記正の信号電荷を読みだす第２の読み出し電極を有する、前記（１）乃至（１１）のうちのいずれかに記載の撮像素子。
（１３）
前記光電変換層は、前記第１の蓄積電極および前記第２の蓄積電極との間に第２の絶縁層を有し、前記第１の読み出し電極および前記第２の読み出し電極と電気的に接続されている、前記（１２）に記載の撮像素子。
（１４）
前記第１電極は、前記第１の蓄積電極と前記第１の読み出し電極との間に第１の障壁形成電極を有し、
前記第２電極は、前記第２の蓄積電極と前記第２の読み出し電極との間に第２の障壁形成電極を有する、前記（１２）または（１３）に記載の撮像素子。
（１５）
前記第１の障壁形成電極には、電荷蓄積時に前記第２の蓄積電極よりも大きな第１の電圧が印加され、前記第２の障壁形成電極には、電荷蓄積時に前記第１の蓄積電極よりも小さな第２の電圧が印加され、
前記第１の電圧は、前記第２の電圧よりも大きい、前記（１４）に記載の撮像素子。
（１６）
更に、前記第１電極および前記第２電極の電位を制御する制御部を有する、前記（１）乃至（１５）のうちのいずれかに記載の撮像素子。
（１７）
前記制御部によって、前記第１電極および前記第２電極において収集される信号電荷の極性を、同極性または異極性に切り替える、前記（１６）に記載の撮像素子。
（１８）
１または複数の撮像素子がそれぞれ設けられている複数の画素を備え、
前記撮像素子は、
光電変換層と、
前記光電変換層において発生する負の信号電荷を収集する第１電極と、
前記光電変換層において発生する正の信号電荷を収集する第２電極とを備え、
前記第１電極および前記第２電極は、それぞれ、前記光電変換層の光入射面とは反対側に設けられている
撮像装置。
【符号の説明】
【０１６８】
１…撮像装置、１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ，１０Ｆ，１０Ｇ，１０Ｈ，１０Ｉ，１０Ｊ，１０Ｋ，１０Ｌ…撮像素子、２０…光電変換層、２１，２５，３７…絶縁層、２２…カラーフィルタ、２３…オンチップレンズ、２４…第３電極、２５Ｈ…開口、３０…配線層、３１…層間絶縁層、３２…配線、３３Ａ，３４Ａ…第１電極、３３Ｂ，３４Ｂ…第２電極、３３Ｃ…第４電極、３３ａ，３３ｄ…読み出し電極、３３ｂ，３３ｃ…蓄積電極、３５Ａ，３５Ｂ，３７Ａ，３７Ｂ…障壁層、３６Ａ，３６Ｂ…障壁電極、４０…半導体基板。
【図１】
2018152393.tif 000003
【図２】
2018152393.tif 000004
【図３】
2018152393.tif 000005
【図４】
2018152393.tif 000006
【図５】
2018152393.tif 000007
【図６】
2018152393.tif 000008
【図７】
2018152393.tif 000009
【図８Ａ】
2018152393.tif 000010
【図８Ｂ】
2018152393.tif 000011
【図８Ｃ】
2018152393.tif 000012
【図８Ｄ】
2018152393.tif 000013
【図８Ｅ】
2018152393.tif 000014
【図８Ｆ】
2018152393.tif 000015
【図９】
2018152393.tif 000016
【図１０】
2018152393.tif 000017
【図１１】
2018152393.tif 000018
【図１２】
2018152393.tif 000019
【図１３】
2018152393.tif 000020
【図１４】
2018152393.tif 000021
【図１５】
2018152393.tif 000022
【図１６】
2018152393.tif 000023
【図１７】
2018152393.tif 000024
【図１８】
2018152393.tif 000025
【図１９】
2018152393.tif 000026
【図２０】
2018152393.tif 000027
【図２１】
2018152393.tif 000028
【図２２】
2018152393.tif 000029
【図２３】
2018152393.tif 000030
【図２４】
2018152393.tif 000031
【図２５】
2018152393.tif 000032
【図２６】
2018152393.tif 000033
【図２７】
2018152393.tif 000034
【図２８】
2018152393.tif 000035
【図２９】
2018152393.tif 000036
【図３０】
2018152393.tif 000037
【図３１】
2018152393.tif 000038
【図３２】
2018152393.tif 000039
【図３３】
2018152393.tif 000040
【図３４】
2018152393.tif 000041
【図３５】
2018152393.tif 000042
【図３６】
2018152393.tif 000043
【図３７】
2018152393.tif 000044
【図３８】
2018152393.tif 000045
【図３９】
2018152393.tif 000046
【図４０】
2018152393.tif 000047
【図４１】
2018152393.tif 000048
【図４２】
2018152393.tif 000049
【図４３】
2018152393.tif 000050
【図４４】
2018152393.tif 000051
【図４５】
2018152393.tif 000052
【図４６】
2018152393.tif 000053
【図４７】
2018152393.tif 000054
【図４８】
2018152393.tif 000055
【図４９】
2018152393.tif 000056