(57)【要約】【課題】長期間においてデータの保持が可能な半導体装置を提供する。【解決手段】第１のトランジスタと、第１のトランジスタを覆う絶縁体と、絶縁体上の第２のトランジスタを有し、第１のトランジスタは、第１のゲート電極と、第１のゲート電極と重なる第２のゲート電極と、前記第１のゲート電極と前記第２のゲート電極の間に設けられた半導体を有し、第１のゲート電極は、第２のトランジスタのソースおよびドレインの一方と電気的に接続されている。【選択図】図３
2018085503.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタと、
前記第１のトランジスタを覆う絶縁体と、
前記絶縁体上の第２のトランジスタを有し、
前記第１のトランジスタは、
第１のゲート電極と、
前記第１のゲート電極と重なる第２のゲート電極と、
前記第１のゲート電極と前記第２のゲート電極の間に設けられた半導体を有し、
前記第１のゲート電極は、前記第２のトランジスタのソースおよびドレインの一方、および前記第２のトランジスタが有する第３のゲート電極と電気的に接続されていることが特徴の半導体装置。
【請求項２】
請求項１において、
前記半導体は第１の半導体であり、
前記第２のトランジスタは、
第２の半導体と、
前記第２の半導体と電気的に接続する第１の電極および第２の電極を有し、
前記第１のゲート電極と、前記第２のトランジスタのソースおよびドレインの一方は、前記第１の電極と第２の電極の一方を介して電気的に接続されていることが特徴の半導体装置。
【請求項３】
請求項２において、
前記絶縁体は第１の絶縁体であり、
前記第１の絶縁体上に容量を有し、
前記容量は、第３の電極と、
第４の電極と、
前記第３の電極と前記第４の電極の間に設けられた第２の絶縁体を有し、
前記第３の電極は、前記第１のトランジスタのソースおよびドレインの一方と電気的に接続し、
前記第３の電極は、前記第１の電極および前記第２の電極と同じ材料からなり、
前記第４の電極は、前記第３のゲート電極と同じ材料からなり、
前記第２の絶縁体は、前記第２のトランジスタが有するゲート絶縁膜と同じ材料からなることが特徴の半導体装置。
【請求項４】
請求項１乃至請求項３において、
前記第１のトランジスタのキャリア移動度は、前記第２のトランジスタのキャリア移動度より高いことが特徴の半導体装置。
【請求項５】
請求項１乃至請求項４において、
前記第２のトランジスタに印加されるゲート電圧が０Ｖの時の前記第２のトランジスタのドレイン電流は、前記第１のトランジスタに印加されるゲート電圧が０Ｖの時の前記第１のトランジスタのドレイン電流より小さいことが特徴の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。本発明の一態様は、半導体装置、発光装置、表示装置、電子機器、照明装置、及びそれらの作製方法に関する。特に、本発明の一態様は、有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ、以下ＥＬとも記す）現象を利用した発光装置とその作製方法に関する。例えば、ＬＳＩ、ＣＰＵ、電源回路に搭載されるパワーデバイス、メモリ、サイリスタ、コンバータおよびイメージセンサなどを含む半導体集積回路を部品として搭載した電子機器に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。
【０００３】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。電気光学装置、半導体回路および電子機器は半導体装置を有する場合がある。
【背景技術】
【０００４】
近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリが主に用いられている。ＣＰＵは、半導体ウエハから切り離された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
【０００５】
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。
【０００６】
また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００７】
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。）。
【０００８】
また、トランジスタのキャリア移動度の向上を目的として、電子親和力（または伝導帯下端準位）が異なる酸化物半導体層を積層させる技術が開示されている（特許文献２及び特許文献３参照）。
【０００９】
また、近年では電子機器の小型化、軽量化に伴い、トランジスタなどを高密度に集積した集積回路の要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１２−２５７１８７号公報
【特許文献２】特開２０１１−１２４３６０号公報
【特許文献３】特開２０１１−１３８９３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
【００１２】
本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。本発明の一態様には、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
【００１３】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１４】
第１のトランジスタと、第１のトランジスタを覆う絶縁体上に第１のトランジスタと電気特性が異なる第２のトランジスタと、を設ける。その際、例えば、第１のしきい値電圧を有する第１のトランジスタと、第２のしきい値電圧を有する第２のトランジスタと、を設ける。第１のトランジスタのチャネルが形成される半導体層と、第２のトランジスタのチャネルが形成される半導体層に、それぞれ電子親和力が異なる半導体材料を用いる。キャリア移動度やオン電流が第２のトランジスタより高い第１のトランジスタと、ゲート電圧が０Ｖの時のドレイン電流が第１のトランジスタより小さい第２のトランジスタと、を設ける。
【００１５】
また、第１のトランジスタと、第１のトランジスタを覆う絶縁体上に第１のトランジスタと電気特性が異なる第２のトランジスタと容量素子と、を設ける。また、このとき、第２のトランジスタと、容量素子と、を同一層に設ける。
【００１６】
１つの半導体装置に異なる電気特性を有するトランジスタを設けることで、回路設計の自由度を高めることができる。一方、一つの半導体装置に異なる電気特性を有するトランジスタと、容量を形成する場合、当該半導体装置の作製工程数が大幅に増加する恐れがある。作製工程数の大幅な増加は、歩留まりの低下を誘発し易く、半導体装置の生産性を著しく低下させる場合がある。本発明の一態様によれば、トランジスタの作製工程と容量素子の作製工程を一部共通とすることで、当該半導体装置の作製工程数が大幅に増加することなく、１つの半導体装置に異なる電気特性を有するトランジスタと容量素子を設けることができる。
【００１７】
本発明の一態様は、第１のトランジスタと、第１のトランジスタを覆う絶縁体と、絶縁体上の第２のトランジスタを有し、第１のトランジスタは、第１のゲート電極と、第１のゲート電極と重なる第２のゲート電極と、第１のゲート電極と第２のゲート電極の間に設けられた半導体を有し、第１のゲート電極は、第２のトランジスタのソースおよびドレインの一方、および第２のトランジスタが有する第３のゲート電極と電気的に接続されている半導体装置である。
【００１８】
また、上記半導体装置において、半導体は第１の半導体であり、第２のトランジスタは、第２の半導体と、第２の半導体と電気的に接続する第１の電極および第２の電極を有し、第１のゲート電極と、第２のトランジスタのソースおよびドレインの一方は、第１の電極と第２の電極の一方を介して電気的に接続されていることが好ましい。
【００１９】
また、上記半導体装置において、絶縁体は第１の絶縁体であり、第１の絶縁体上に容量を有し、容量は、第３の電極と、第４の電極と、第３の電極と前記第４の電極の間に設けられた第２の絶縁体を有し、第３の電極は、第１のトランジスタのソースおよびドレインの一方と電気的に接続し、第３の電極は、第１の電極および第２の電極と同じ材料からなり、第４の電極は、第３のゲート電極と同じ材料からなり、第２の絶縁体は、第２のトランジスタが有するゲート絶縁膜と同じ材料からなることが好ましい。
【００２０】
また、上記半導体装置において、第１のトランジスタのキャリア移動度は、第２のトランジスタのキャリア移動度より高いことが好ましい。
【００２１】
また、上記半導体装置において、第２のトランジスタに印加されるゲート電圧が０Ｖの時の第２のトランジスタのドレイン電流は、第１のトランジスタに印加されるゲート電圧が０Ｖの時の第１のトランジスタのドレイン電流より小さいことが好ましい。
【発明の効果】
【００２２】
酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
【００２３】
または、新規な半導体装置を提供することができる。または、該半導体装置を有するモジュールを提供することができる。または、該半導体装置、または該モジュールを有する電子機器を提供することができる。
【００２４】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２５】
【図１】本発明の一態様に係る半導体装置の断面図および回路図。
【図２】本発明の一態様に係る半導体装置の断面図および回路図。
【図３】本発明の一態様に係る半導体装置の断面図および回路図。
【図４】本発明の一態様に係るトランジスタの断面構造を説明する図。
【図５】本発明の一態様に係るトランジスタの断面構造を説明する図。
【図６】本発明の一態様に係る容量素子の断面構造を説明する図。
【図７】本発明の一態様に係るトランジスタの断面構造を説明する図。
【図８】本発明の一態様に係る半導体装置の断面構造を説明する図。
【図９】本発明の一態様に係る酸化物の原子数比の範囲を説明する図。
【図１０】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１１】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１２】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１３】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１４】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１５】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１６】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１７】本発明の一態様に係る半導体ウエハの上面図。
【図１８】電子部品の作製工程例を説明するフローチャートおよび斜視模式図。
【図１９】本発明の一態様に係る電子機器を示す図。
【発明を実施するための形態】
【００２６】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２７】
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【００２８】
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
【００２９】
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
【００３０】
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、および電子機器は、半導体装置を有する場合がある。
【００３１】
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
【００３２】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
【００３３】
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
【００３４】
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００３５】
また、本明細書等に示すトランジスタは、明示されている場合を除き、エンハンスメント型（ノーマリーオフ型）の電界効果トランジスタとする。また、本明細書等に示すトランジスタは、明示されている場合を除き、ｎチャネル型のトランジスタとする。よって、そのしきい値電圧（「Ｖｔｈ」ともいう。）は、明示されている場合を除き、０Ｖよりも大きいものとする。
【００３６】
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【００３７】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【００３８】
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【００３９】
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００４０】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【００４１】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【００４２】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【００４３】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【００４４】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【００４５】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【００４６】
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【００４７】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００４８】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００４９】
なお、本明細書において、バリア膜とは、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
【００５０】
（実施の形態１）
半導体装置に異なる電気特性を有するトランジスタを設けることで、半導体装置の設計自由度を高めることができる。また、異なる電気特性を有するトランジスタをそれぞれ異なる層に設けることで、半導体装置の集積度を高めることができる。具体的には、半導体材料の組成や、半導体の膜厚がそれぞれ異なるトランジスタを設け、半導体装置内に、キャリア移動度やオン電流がより高いトランジスタと、ゲート電圧が０Ｖの時のドレイン電流がより小さいトランジスタを作りわける。スイッチングトランジスタなど、高い動作周波数が求められるトランジスタには、キャリア移動度やオン電流がより高いトランジスタを用いる。保持用トランジスタなど、容量素子や電極に電荷を保持するためのトランジスタには、ゲート電圧が０Ｖの時のドレイン電流がより小さいトランジスタを用いる。本実施の形態で後述するように、このようなトランジスタを組み合わせて構成される半導体装置は、様々な機能を有することができる。また、本実施の形態では、異なる電気特性を有するトランジスタをそれぞれ異なる層に設ける実施形態の一例を説明する。
【００５１】
＜半導体装置１０００の構成例＞
図１（Ａ）は、半導体装置１０００を示す断面図、図１（Ｂ）は、半導体装置１０００を示す回路図である。半導体装置１０００はトランジスタ１００およびトランジスタ２００を有する。トランジスタ１００およびトランジスタ２００は、異なる構成を有する。また、トランジスタ２００は、トランジスタ１００を覆うように設けられた絶縁体１１０上に設けられている。
【００５２】
図１（Ａ）において、トランジスタ１００は、絶縁体基板、半導体基板または、絶縁表面を有する基板上に設けられ、導電体１０１、絶縁体１０３、半導体１０４、導電体１０５、導電体１０６、絶縁体１０８、および導電体１０９を有する。導電体１０１は、絶縁体１０２に埋め込まれるように形成されている。また、導電体１０１はトランジスタ１００の第１のゲート電極として機能する。半導体１０４の少なくとも一部は、導電体１０１の少なくとも一部と重なるように設けられる。導電体１０１と半導体１０４の間に設けられる絶縁体１０３は第１のゲート絶縁膜として機能することができる。導電体１０５は、ソース電極およびドレイン電極の一方として機能し、半導体１０４と電気的に接続する。また、導電体１０６は、ソース電極およびドレイン電極の他方として機能し、半導体１０４と電気的に接続する。一方、半導体１０４中にソース領域およびドレイン領域として機能する領域が設けられている場合は、必ずしも導電体１０５および導電体１０６を設ける必要は無い。導電体１０９は第２のゲート電極として機能する。絶縁体１０８は、半導体１０４と導電体１０９の間に設けられ、第２のゲート絶縁膜として機能する。絶縁体１０８は、少なくとも導電体１０９と半導体１０４が重なる部分に設けられていればよく、半導体１０４全体を覆うように設けられてもよいし、半導体１０４および絶縁体１０３を覆うように設けられてもよい。
【００５３】
トランジスタ１００は絶縁体１１０に覆われている。絶縁体１１０に埋め込まれるように導電体１１２および導電体１１３が設けられている。導電体１１２は導電体１０５を介して半導体１０４と電気的に接続しており、導電体１１３は導電体１０６を介して半導体１０４と電気的に接続されている。絶縁体１１０上に導電体１１４および導電体１１５が設けられている。導電体１１４は導電体１１２と電気的に接続し、導電体１１５は導電体１１３と電気的に接続する。
【００５４】
絶縁体１０３および絶縁体１１０に埋め込まれるように導電体１１７が設けられ、導電体１１６と電気的に接続する。導電体１１６は、導電体１０１と同じ層に設けられ、導電体１０１と電気的に接続していてもよい。あるいは、導電体１０１と導電体１１６は一体物でもよい。
【００５５】
絶縁体１１０上にトランジスタ２００が設けられる。トランジスタ２００は、絶縁体１１０上の半導体２０１、導電体２０２、導電体２０３、絶縁体２０４、導電体２０５を有する。半導体２０１は半導体１０４と特性が異なる。具体的には、半導体の材料、半導体に含まれる元素の含有比率、半導体の膜厚などが異なる。また、半導体に形成されるチャネル形成領域の幅や長さを変えることで特性を異ならせる場合もある。導電体２０２はトランジスタ２００のソース電極およびドレイン電極の一方として機能し、導電体１１７と電気的に接続する。導電体２０３はソース電極およびドレイン電極の他方として機能する。絶縁体２０４は、半導体２０１、導電体２０２、および導電体２０３を覆うように設けられる。また、絶縁体２０４は、導電体１１４および導電体１１５も覆うように設けてもよい。導電体２０５は、少なくともその一部が半導体２０１の少なくとも一部と重なるように絶縁体２０４上に設けられる。導電体２０５はトランジスタ２００のゲート電極として機能する。
【００５６】
トランジスタ２００は絶縁体２０６に覆われている。絶縁体２０６に埋め込まれるように導電体２０７、導電体２０８、および導電体２０９が設けられる。導電体２０７は導電体２０５と電気的に接続し、導電体２０８は導電体２０２と電気的に接続し、導電体２０９は導電体２０３と電気的に接続する。絶縁体２０６上に導電体２１０および導電体２１１が設けられる。導電体２１０は導電体２０７および導電体２０８と電気的に接続し、導電体２１１は導電体２０９と電気的に接続する。また、導電体２１０および導電体２１１を覆うように絶縁体２１２が設けられていてもよい。
【００５７】
すなわち、本実施の形態では、トランジスタ１００の第１のゲートと、トランジスタ２００のゲートと、トランジスタ２００のソースおよびドレインの一方と、が導電体１１６、導電体１１７、導電体２０２、導電体２０８、導電体２１０、および導電体２０７等を介して電気的に接続される。また、導電体１０９、導電体１１４、導電体１１５、および導電体２１１は、それぞれ端子１００１、端子１００２、端子１００３、および端子１００４と電気的に接続する。
【００５８】
トランジスタ１００およびトランジスタ２００を図１（Ａ）および図１（Ｂ）のように接続することで、端子１００４の電位を導電体１０１に与え、保持することが可能となる。第１のゲート電極として機能する導電体１０１に所望の電位を与えることでトランジスタ１００の閾値を制御し、半導体装置１０００は良好な特性が得られる。特に、トランジスタ１００として、キャリア移動度あるいはオン電流がより高いトランジスタを用いることで、半導体装置１０００は、高速動作が可能となる。また、トランジスタ２００として、ゲート電圧が０Ｖの時のドレイン電流がより低いトランジスタを用いることで、導電体１０１の電荷を長期にわたって、より低い消費電力にて保持することが可能となる。
【００５９】
しかしながら、トランジスタ１００とトランジスタ２００の接続関係は本実施の形態に限定されない。必要な回路構成に応じて適宜接続関係を変更できる。
【００６０】
＜半導体装置１０００ａの構成例＞
図２（Ａ）は、半導体装置１０００ａを示す断面図、図２（Ｂ）は、半導体装置１０００ａを示す回路図、図２（Ｃ）は、半導体装置１０００ａを用いた応用例を示す回路図である。半導体装置１０００ａは、トランジスタ１００、トランジスタ２００、および容量素子３００を有する。トランジスタ１００およびトランジスタ２００は、異なる構成を有する。また、トランジスタ２００および容量素子３００は、トランジスタ１００を覆うように設けられた絶縁体１１０上、かつ同一層に設けられている。
【００６１】
図２（Ａ）において、トランジスタ１００およびトランジスタ２００は半導体装置１０００で説明したトランジスタ１００およびトランジスタ２００を用いることができるため、重複する説明は省略する。容量素子３００は導電体３０１、絶縁体２０４、および導電体３０３を有する。導電体３０１は第１の電極（下部電極）として機能し、導電体３０３は第２の電極（上部電極）として機能する。絶縁体２０４は誘電体として機能する。
【００６２】
導電体３０１は、トランジスタ２００の導電体２０２や導電体２０３等と同じ材料からなり、同時に形成される。絶縁体２０４は、トランジスタ２００のゲート絶縁膜と同じ層からなる。導電体３０３は、トランジスタ２００の導電体２０５と同じ材料からなり、同時に形成される。また、導電体３０３と電気的に接続する導電体３０４および導電体３０５を設けてもよい。導電体３０４は、トランジスタ２００、および容量素子３００を覆うように設けられた絶縁体２０６に埋め込まれるように設けられる。また、導電体３０５は絶縁体２０６上に設けられる。
【００６３】
導電体３０１は、絶縁体１１０に埋め込まれるように設けられた導電体１１２を介して、トランジスタ１００のソースおよびドレインの一方と電気的に接続される。
【００６４】
図２（Ａ）では、トランジスタ１００の第１のゲートと、トランジスタ２００のゲートと、トランジスタ２００のソースおよびドレインの一方と、が導電体１１６、導電体１１７、導電体２０２、導電体２０８、導電体２１０、および導電体２０７等を介して電気的に接続される。また、トランジスタ１００の第２のゲート電極として機能する導電体１０９は端子１００１と電気的に接続され、トランジスタ１００のソースおよびドレインの一方は、容量素子３００の第１の電極と電気的に接続され、トランジスタ１００のソースおよびドレインの他方は、端子１００３と電気的に接続され、トランジスタ２００のソースおよびドレインの他方は、端子１００４と電気的に接続され、容量素子３００の第２の電極は端子１００５と電気的に接続される。
【００６５】
トランジスタ１００、トランジスタ２００、および容量素子３００を図２（Ａ）のように接続することで、半導体装置１０００ａは記憶素子（メモリセル）を構成することができる。
【００６６】
図２（Ｂ）は、図２（Ａ）を示す回路図で、メモリセル１０１０がトランジスタ１００と容量素子３００を有し、トランジスタ１００の第１のゲートにトランジスタ２００が接続されている構成を示している。図２（Ａ）に示す端子１００１は、図２（Ｂ）に示すワード線（ＷＬ）に接続され、端子１００３はビット線（ＢＬ）に接続される。また、端子１００５には接地電位、あるいは任意の電位が与えられる。
【００６７】
ＷＬの信号によりトランジスタ１００をＯＮにすることでＢＬの電位を容量素子３００の第１の電極に与えることができる。その後、ＷＬの信号によりトランジスタ１００をＯＦＦにすることで、容量素子３００に電荷を保持することができる。これにより情報の書き込みが行える。
【００６８】
情報を読み出す際は、ＷＬの信号によりトランジスタ１００をＯＮにし、ＢＬに接続された読み出し回路にて容量素子３００に保持された電荷量を読み出す。
【００６９】
トランジスタ１００として、キャリア移動度あるいはオン電流がより高いトランジスタを用いることで、半導体装置１０００ａにおけるメモリセル１０１０への情報の書き込みやメモリセル１０１０からの情報の読み出しをより高速に行うことができる。また、トランジスタ２００がトランジスタ１００の第１のゲートとして機能する導電体１０１に接続されることで、トランジスタ１００の閾値が制御され、メモリセル１０１０において長期間の情報の保持が可能となる。すなわち、トランジスタ２００をＯＮにし、端子１００４の電位を導電体１０１に印加することで、導電体１０１に負の電荷を与えることができ、トランジスタ１００の閾値をプラス側にシフトすることができる。トランジスタ１００の閾値をプラス側にシフトすることで、トランジスタ１００のゲート電圧が０Ｖの時のドレイン電流がより低くなり、メモリセル１０１０において長期間の情報の保持が可能となる。特に、トランジスタ２００として、ゲート電圧が０Ｖの時のドレイン電流がより低いトランジスタを用いることで、導電体１０１に与えられた電荷を長期にわたって、より低い消費電力にて保持することが可能となる。
【００７０】
図２（Ｃ）は、メモリセル１０１０をマトリクス状に複数配置したメモリセルアレイの一例を示す回路図である。このようなメモリセルアレイは、記憶装置や、記憶装置を有する集積回路として用いることができる。
【００７１】
なお、図２（Ｃ）では、一つのトランジスタ２００がメモリセルアレイの全てのメモリセルに接続されている例を示しているが、本実施の形態はこれに限定されない。図２（Ｄ）に示すようにトランジスタ２００をメモリセルアレイの行ごとに設けてもよい。また、図示しないが、トランジスタ２００をメモリセルアレイの列ごとに設けても良いし、メモリセルアレイを複数のブロックに分割し、ブロックごとにトランジスタ２００を設ける構成としても良い。
【００７２】
＜半導体装置１０００ｂの構成例＞
図３（Ａ）は、半導体装置１０００ｂを示す断面図、図３（Ｂ）は、半導体装置１０００ｂを示す回路図、図３（Ｃ）は、半導体装置１０００ｂを用いた応用例を示す回路図である。半導体装置１０００ｂは、トランジスタ１００、トランジスタ２００、容量素子３００、およびトランジスタ４００を有する。トランジスタ１００およびトランジスタ２００は、異なる構成を有する。また、トランジスタ１００は、トランジスタ４００を覆うように設けられた絶縁体４０４および絶縁体４１１上に設けられ、トランジスタ２００、および容量素子３００は、トランジスタ１００を覆うように設けられた絶縁体１１０上の同一層に設けられている。
【００７３】
図３（Ａ）において、トランジスタ１００、トランジスタ２００、および容量素子３００は半導体装置１０００または半導体装置１０００ａで説明したトランジスタ１００、トランジスタ２００、および容量素子３００を用いることができるため、重複する説明は省略する。トランジスタ４００は、半導体４０１、絶縁体４０２、導電体４０３を有する。半導体４０１は半導体基板４１５に形成され、ソース領域およびドレイン領域の一方として機能する領域４０１ａ、ソース領域およびドレイン領域の他方として機能する領域４０１ｂ、領域４０１ａおよび領域４０１ｂの間に設けられ、チャネルとして機能する領域４０１ｃが設けられている。半導体基板４１５に複数の半導体４０１が設けられる場合、各半導体４０１の間には絶縁体４１６が設けられる。
【００７４】
領域４０１ｃ上に絶縁体４０２が設けられる。絶縁体４０２は、少なくとも領域４０１ｃ上に設けられていればよく、半導体４０１全体を覆うように設けてもよいし、半導体基板４１５を覆うように設けてもよい。
【００７５】
トランジスタ４００を覆うように半導体基板４１５上に絶縁体４０４が設けられる。絶縁体４０４に埋め込まれるように導電体４０５、導電体４０６、および導電体４０７が設けられる。導電体４０５は、領域４０１ａと電気的に接続し、導電体４０６は、領域４０１ｂと電気的に接続し、導電体４０７は、導電体４０３と電気的に接続する。絶縁体４０４上には、導電体４０８、導電体４０９、および導電体４１０が設けられる。導電体４０８は、導電体４０５と電気的に接続し、導電体４０９は、導電体４０６と電気的に接続し、導電体４１０は、導電体４０７と電気的に接続する。
【００７６】
導電体４０８、導電体４０９、および導電体４１０を覆うように絶縁体４０４上に絶縁体４１１が設けられる。絶縁体４１１に埋め込まれるように導電体４１２が設けられる。絶縁体４１１上には絶縁体１０２、トランジスタ１００、トランジスタ２００、容量素子３００等が設けられる。絶縁体１０２には、導電体４１３が埋め込まれるように設けられる。導電体４１３は、導電体４１２と電気的に接続する。絶縁体１０３および絶縁体１１０に埋め込まれるように導電体４１４が設けられる。導電体４１４は導電体４１３および容量素子３００の第１の電極として機能する導電体３０１と電気的に接続する。
【００７７】
導電体４０８は、端子１００６と電気的に接続し、導電体４０９は、端子１００７と電気的に接続する。
【００７８】
トランジスタ１００、トランジスタ２００、容量素子３００、およびトランジスタ４００を図３（Ａ）のように接続することで、半導体装置１０００ｂは記憶素子（メモリセル）を構成することができる。
【００７９】
図３（Ｂ）は、図３（Ａ）を示す回路図で、メモリセル１０２０がトランジスタ１００、容量素子３００、およびトランジスタ４００を有し、トランジスタ１００の第１のゲートにトランジスタ２００が接続されている構成を示している。図３（Ａ）に示す端子１００１は、図３（Ｂ）に示す書き込みワード線（ＷＷＬ）に接続され、端子１００３はビット線（ＢＬ）に接続され、端子１００５は、読み出しワード線（ＲＷＬ）に接続され、端子１００６は、ソース線（ＳＬ）に接続され、端子１００７は、ビット線（ＢＬ）に接続される。ここで、トランジスタ４００のゲートとトランジスタ１００のソース電極またはドレイン電極の一方、および容量素子３００の第１の電極とが電気的に接続される部位をノード（ＦＧ）と呼ぶ場合がある。
【００８０】
このようなメモリセル１０２０による情報の書き込みについて説明する。書き込みワード線ＷＷＬの電位をトランジスタ１００がオン状態となる電位にしてトランジスタ１００をオン状態とすることで、ビット線ＢＬの電位がトランジスタ４００のゲート、及び容量素子３００の第１の電極に与えられる。すなわち、トランジスタ４００のゲートには所定の電荷が与えられる。ここでは、トランジスタ４００のゲートには異なる二つの電位に対応する電荷（以下、低電位を与える電荷を電荷ＱＬ、高電位を与える電荷を電荷ＱＨという）のいずれかが選択的に与えられるものとする。ここで、ＱＬとＱＨの一方をデータ”１”に対応させ、他方をデータ”０”に対応させることによって、メモリセルに１ビットの情報を書き込むことができる。なお、トランジスタ４００のゲートに与える電荷を異なる三つまたはそれ以上の電位に対応する電荷のうちから選択することによって、１メモリセルあたり多値（複数ビット）の情報を書き込み、半導体装置１０００ｂの記憶容量を向上させても良い。
【００８１】
その後、書き込みワード線ＷＷＬの電位を低下させてトランジスタ１００をオフ状態とすることにより、トランジスタ４００のゲート及び容量素子３００の第１の電極に与えられた電荷が保持される。
【００８２】
上述したように、トランジスタ４００がオン状態であり、トランジスタ４００のソースまたはドレインはソース線ＳＬの固定電位としている。そのため、電荷を保持する際の書き込みワード線ＷＷＬの電位の低下に影響されることなく、トランジスタ４００のゲート、及び容量素子３００の第１の電極に与えられた電位の低下を抑えることが可能である。
【００８３】
トランジスタ１００のオフ電流は極めて小さいことから、トランジスタ４００のゲートの電荷は長時間にわたって保持される。
【００８４】
次に、情報の読み出しについて説明する。ソース線ＳＬに所定の電位（定電位）を与えた状態で、読み出しワード線ＲＷＬに適切な電位（読み出し電位）を与えると、トランジスタ４００のゲートに保持された電荷量に応じて、トランジスタ４００のソースまたはドレインの抵抗は異なる値となる。一般に、トランジスタ４００をｐチャネル型とすると、トランジスタ４００のゲートにＱＨが与えられている場合のトランジスタ４００の見かけのしきい値ＶｔｈＨは、トランジスタ４００のゲートにＱＬが与えられている場合のトランジスタ４００の見かけのしきい値ＶｔｈＬより低くなるためである。ここで、見かけのしきい値とは、トランジスタ４００をオン状態とするために必要な読み出しワード線ＲＷＬの電位とする。したがって、読み出しワード線ＲＷＬの電位をＶｔｈＨとＶｔｈＬの間の電位Ｖ０とすることにより、情報の書き込み時にトランジスタ４００のゲートに与えられた電荷を判別できる。例えば、書き込みにおいてトランジスタ４００のゲートにＱＨが与えられた場合には、読み出しワード線ＲＷＬの電位がＶ０（＜ＶｔｈＬ）となれば、トランジスタ４００はオフ状態となる。一方、書き込みにおいてトランジスタ４００のゲートにＱＬが与えられた場合には、読み出しワード線ＲＷＬの電位がＶ０（＞ＶｔｈＨ）となり、トランジスタ４００はオン状態となる。このように、トランジスタ４００の抵抗状態を検出することで、保持されている情報を読み出すことができる。
【００８５】
トランジスタ１００として、キャリア移動度あるいはオン電流がより高いトランジスタを用いることで、半導体装置１０００ｂにおけるメモリセル１０２０への情報の書き込みやメモリセル１０２０からの情報の読み出しをより高速に行うことができる。また、トランジスタ２００がトランジスタ１００の第１のゲートとして機能する導電体１０１に接続されることで、トランジスタ１００の閾値が制御され、メモリセル１０２０において長期間の情報の保持が可能となる。例えば、トランジスタ１００の閾値をプラス側にシフトすることで、トランジスタ１００のゲート電圧が０Ｖの時のドレイン電流がより低くなり、メモリセル１０２０において長期間の情報の保持が可能となる。特に、トランジスタ２００として、ゲート電圧が０Ｖの時のドレイン電流がより低いトランジスタを用いることで、導電体１０１に与えられた電荷を長期にわたって、より低い消費電力にて保持することが可能となる。
【００８６】
図３（Ｃ）は、メモリセル１０２０をマトリクス状に複数配置したメモリセルアレイの一例を示す回路図である。このようなメモリセルアレイは、記憶装置や、記憶装置を有する集積回路として用いることができる。
【００８７】
なお、図３（Ｃ）では、一つのトランジスタ２００がメモリセルアレイの全てのメモリセルに接続されている例を示しているが、本実施の形態はこれに限定されない。図３（Ｄ）に示すようにトランジスタ２００をメモリセルアレイの行ごとに設けてもよい。また、図示しないが、トランジスタ２００をメモリセルアレイの列ごとに設けても良いし、メモリセルアレイを複数のブロックに分割し、ブロックごとにトランジスタ２００を設ける構成としても良い。
【００８８】
＜トランジスタ１００ａの構造例＞
図４に、トランジスタ１００に適用可能なトランジスタの構造例を示す。トランジスタ１００ａは、導電体１２０と、導電体１２０上の絶縁体１２３と、絶縁体１２３上の絶縁体１２４と、絶縁体１２４上の絶縁体１２５と、絶縁体１２５上の酸化物１２６と、酸化物１２６上の酸化物１２７と、酸化物１２７上の導電体１２８ａおよび導電体１２８ｂと、導電体１２８ａ上のバリア１２９ａと、導電体１２８ｂ上のバリア１２９ｂと、酸化物１２７、バリア１２９ａ、およびバリア１２９ｂ上の酸化物１３０と、酸化物１３０上の絶縁体１３１と、絶縁体１３１上の導電体１３２と、導電体１３２を覆う、絶縁体１３１上のバリア１３３と、を有する。
【００８９】
導電体１２０は、第１のゲート電極として機能する。導電体１２０は複数の導電体を積層した構造となっており、本実施の形態では、導電体１２０ａ、導電体１２０ｂ、および導電体１２０ｃより構成されている。導電体１２０は、絶縁体１２１および絶縁体１２２に埋め込まれるように設けられている。
【００９０】
ここで、導電体１２０ａは、水または水素などの不純物の透過を抑制する機能を有する（不純物が透過しにくい）導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましく、単層または積層とすればよい。これにより、絶縁体１２１より下層から水素、水などの不純物が導電体１２０を通じて上層に拡散するのを抑制することができる。なお、導電体１２０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物または、酸素（例えば、酸素原子、酸素分子など）の少なくとも一が透過しにくいことが好ましい。また、以下において、不純物が透過しにくい導電性材料について記載する場合も同様である。導電体１２０ａが酸素の透過を抑制する機能を持つことにより、導電体１２０ｂや導電体１２０ｃが酸化して導電率が低下することを防ぐことができる。
【００９１】
また、導電体１２０ｂは、チタン、窒化チタンなどの導電性材料を用いることが好ましい。また、導電体１２０ｃは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。
【００９２】
絶縁体１２１は、下層から水または水素などの不純物がトランジスタ１００ａに混入するのを防ぐバリア絶縁膜として機能できる。絶縁体１２１は、水または水素などの不純物の透過を抑制する機能を有する（不純物が透過しにくい）絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムなどを用いることが好ましい。これにより、水素、水などの不純物が絶縁体１２１より上層に拡散するのを抑制することができる。なお、絶縁体１２１は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の少なくとも一が透過しにくいことが好ましい。また、以下において、不純物が透過しにくい絶縁性材料について記載する場合も同様である。
【００９３】
また、絶縁体１２１は、酸素（例えば、酸素原子または酸素分子など）が透過しにくい絶縁性材料を用いることが好ましい。これにより、絶縁体１２５などに含まれる酸素が下方拡散するのを抑制することができる。
【００９４】
また、絶縁体１２４は、水または水素などの不純物、および酸素が透過しにくい絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体１２４より下層から水素、水などの不純物が絶縁体１２４より上層に拡散するのを抑制することができる。さらに、絶縁体１２５などに含まれる酸素が下方拡散するのを抑制することができる。
【００９５】
また、絶縁体１２５中の水、水素または窒素酸化物などの不純物濃度が低減されていることが好ましい。例えば、絶縁体１２５の水素の脱離量は、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ））において、５０℃から５００℃の範囲において、水素分子に換算した脱離量が、絶縁体１２５の面積当たりに換算して、２×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、好ましくは１×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、より好ましくは５×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下であればよい。また、絶縁体１２５は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
【００９６】
絶縁体１２３、絶縁体１２４、および絶縁体１２５は、第１のゲート絶縁膜として機能でき、絶縁体１３１は、第２のゲート絶縁膜として機能できる。なお、トランジスタ１００ａでは、絶縁体１２３、絶縁体１２４、および絶縁体１２５を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、絶縁体１２３、絶縁体１２４、および絶縁体１２５のうちいずれか２層を積層した構造にしてもよいし、いずれか１層を用いる構造にしてもよい。
【００９７】
酸化物１２６、酸化物１２７、および酸化物１３０は、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。金属酸化物としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【００９８】
酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置が提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
【００９９】
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０１００】
ここでは、酸化物半導体が、インジウム、元素Ｍおよび亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０１０１】
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
【０１０２】
ここで、酸化物１２６に用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物１２７に用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、酸化物１２６に用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物１２７に用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。
【０１０３】
酸化物１３０として酸化物１２６に用いることができる金属酸化物を用いる場合、酸化物１３０の伝導帯下端のエネルギーが、酸化物１２７の伝導帯下端のエネルギーが低い領域における、伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物１３０の電子親和力が、酸化物１２７の伝導帯下端のエネルギーが低い領域における電子親和力より小さいことが好ましい。
【０１０４】
ここで、酸化物１２６、酸化物１２７及び酸化物１３０において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物１２６と酸化物１２７との界面、及び酸化物１２７と酸化物１３０との界面において形成される混合層の欠陥準位密度を低くするとよい。
【０１０５】
具体的には、酸化物１２６と酸化物１２７、酸化物１２７と酸化物１３０が、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物１２７がＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物１２６、酸化物１３０として、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
【０１０６】
このとき、キャリアの主たる経路は酸化物１２７に形成されるナローギャップ部分となる。酸化物１２６と酸化物１２７との界面、および酸化物１２７と酸化物１３０との界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
【０１０７】
また、酸化物１３０として酸化物１２７に用いることができる金属酸化物を用いることもできる。
【０１０８】
例えば、酸化物１２６、酸化物１２７、および酸化物１３０をいずれもＩｎ−Ｇａ−Ｚｎ酸化物とする場合、酸化物１２６に含まれるＩｎ、Ｇａ、Ｚｎの組成をＩｎ：Ｇａ：Ｚｎ＝１：３：４、またはＩｎ：Ｇａ：Ｚｎ＝１：３：２とすることができる。また、酸化物１２７に含まれるＩｎ、Ｇａ、Ｚｎの組成をＩｎ：Ｇａ：Ｚｎ＝４：２：３、またはＩｎ：Ｇａ：Ｚｎ＝１：１：１とすることができる。また、酸化物１３０に含まれるＩｎ、Ｇａ、Ｚｎの組成をＩｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、またはＩｎ：Ｇａ：Ｚｎ＝１：３：４とすることができる。
【０１０９】
また、酸化物１２６の膜厚は、３ｎｍ以上５０ｎｍ以下、好ましくは３ｎｍ以上２０ｎｍ以下、より好ましくは３ｎｍ以上１０ｎｍ以下とすることができる。また、酸化物１２７の膜厚は、１０ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上２５ｎｍ以下とすることができる。また、酸化物１３０の膜厚は、３ｎｍ以上２０ｎｍ以下、好ましくは３ｎｍ以上１０ｎｍ以下とすることができる。
【０１１０】
導電体１２８ａおよび導電体１２８ｂは、ソース電極あるいはドレイン電極として機能する。導電体１２８ａおよび導電体１２８ｂとして、タングステン、チタン、タンタルなどを主成分とする導電性材料を用いることが好ましく、タングステン、窒化チタン、窒化タンタルなどの導電性材料を用いることが好ましい。
【０１１１】
バリア１２９ａおよびバリア１２９ｂは、それぞれ導電体１２８ａおよび導電体１２８ｂを覆うように設けられる。バリア１２９ａおよびバリア１２９ｂは、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜することが好ましい。これにより、バリア１２９ａおよびバリア１２９ｂの膜厚を１ｎｍ以上２０ｎｍ以下、好ましくは１ｎｍ以上１０ｎｍ以下で成膜することができる。なお、ＡＬＤ法で用いるプリカーサには炭素などの不純物を含むものが多い。このため、バリア１２９ａおよびバリア１２９ｂは、炭素などの不純物を含む場合がある。例えば、バリア１２９ａおよびバリア１２９ｂと絶縁体１２１を酸化アルミニウムで成膜しても、バリア１２９ａおよびバリア１２９ｂに含まれる炭素などの不純物が絶縁体１２１より多い場合がある。なお、不純物の定量は、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。
【０１１２】
また、バリア１２９ａおよびバリア１２９ｂは、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、導電体１２８ａおよび導電体１２８ｂの酸化を抑制することができる。
【０１１３】
絶縁体１３１は、酸化物１３０の上面に接して配置されることが好ましい。絶縁体１３１は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。このような絶縁体１３１を酸化物１３０の上面に接して設けることにより、酸化物１３０を介して酸化物１２７に効果的に酸素を供給することができる。また、絶縁体１２５と同様に、絶縁体１３１中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体１３１の膜厚は、１ｎｍ以上２０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下とするのが好ましい。
【０１１４】
絶縁体１３１は酸素を含むことが好ましい。例えば、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、１００℃以上７００℃以下または１００℃以上５００℃以下の表面温度の範囲で、酸素分子の脱離量を絶縁体１３１の面積当たりに換算して、１×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上、好ましくは２×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上、より好ましくは４×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上であればよい。
【０１１５】
導電体１３２は、第２のゲート電極として機能する。導電体１３２は複数の導電体を積層した構造となっており、本実施の形態では、導電体１３２ａ、導電体１３２ｂ、および導電体１３２ｃより構成されている。導電体１３２ａとして、導電性酸化物を用いることが好ましい。例えば、酸化物１２６、酸化物１２７、または酸化物１３０として用いることができる金属酸化物を用いることができる。特に、Ｉｎ−Ｇａ−Ｚｎ系酸化物のうち、導電性が高い、金属の原子数比が［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値のものを用いることが好ましい。このような導電体１３２ａを設けることで、導電体１３２ｂへの酸素の透過を抑制し、酸化によって導電体１３２ｂの電気抵抗値が増加することを防ぐことができる。
【０１１６】
また、このような導電性酸化物を、スパッタリング法を用いて成膜することで、絶縁体１３１に酸素を添加し、酸化物１２７に酸素を供給することが可能となる。これにより、酸化物１２７の酸素欠損を低減することができる。
【０１１７】
導電体１３２ｂとして、導電体１３２ａに窒素などの不純物を添加して導電体１３２ａの導電性を向上できる導電体を用いてもよい。例えば導電体１３２ｂは、窒化チタンなどを用いることが好ましい。また、導電体１３２ｃは、例えばタングステンなどの金属を用いることができる。導電体１３２ｂとして窒化チタンなどの金属窒化物を用い、その上に導電体１３２ｃとしてタングステンなどの金属を積層した構造とすることができる。
【０１１８】
ここで、第２のゲート電極の機能を有する導電体１３２が、絶縁体１３１および酸化物１３０を介して、酸化物１２７の上面及びチャネル幅方向の側面を覆うように設けられる。従って、第２のゲート電極としての機能を有する導電体１３２の電界によって、酸化物１２７の上面及びチャネル幅方向の側面を電気的に取り囲むことができる。導電体１３２の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。そのため、酸化物１２７上面及びチャネル幅方向の側面にチャネルを形成することができるので、ソース−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を大きくすることができる。また、酸化物１２７の上面及びチャネル幅方向の側面が、導電体１３２の電界によって取り囲まれていることから、非導通時のリーク電流（オフ電流）を小さくすることができる。
【０１１９】
バリア１３３は、導電体１３２を覆うように設けられる。バリア１３３は、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜することが好ましい。これにより、バリア１３３の膜厚を１ｎｍ以上２０ｎｍ以下、好ましくは１ｎｍ以上１０ｎｍ以下で成膜することができる。なお、ＡＬＤ法で用いるプリカーサには炭素などの不純物を含むものが多い。このため、バリア１３３は、炭素などの不純物を含む場合がある。例えば、バリア１３３と絶縁体１２１を酸化アルミニウムで成膜しても、バリア１３３に含まれる炭素などの不純物が絶縁体１２１より多い場合がある。なお、不純物の定量は、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。
【０１２０】
また、バリア１３３は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体１３１中の酸素が外部に拡散することを防ぐことができる。また、導電体１３２の酸化を抑制することができる。
【０１２１】
トランジスタ１００ａを覆うように絶縁体１３４を設けることが好ましい。また、絶縁体１３４は、絶縁体１２５などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
【０１２２】
さらに、絶縁体１３４の上に絶縁体１３５が設けられていることが好ましい。絶縁体１３５は、上層から水または水素などの不純物がトランジスタなどに混入するのを防ぐバリア絶縁膜として機能できる。絶縁体１３５は、絶縁体１２１と同様に、水、水素などの不純物、および酸素が透過しにくい絶縁性材料、例えば酸化アルミニウムなどを用いることが好ましい。
【０１２３】
また、絶縁体１３５の上または下に積層して、バリア１２９ａ、バリア１２９ｂ、あるいはバリア１３３と同様の、ＡＬＤ法を用いて成膜された酸化物絶縁体を設けてもよい。
【０１２４】
＜トランジスタ２００ａの構造例＞
図５（Ａ）に、トランジスタ２００に適用可能なトランジスタ２００ａの構造例を示す。トランジスタ２００ａは、トランジスタ１００ａを覆う絶縁体１３５上の絶縁体２２１上に設けられる。トランジスタ２００ａは、絶縁体２２１上の酸化物２２２と、酸化物２２２と電気的に接続するように設けられる導電体２２３および導電体２２４と、酸化物２２２、導電体２２３、および導電体２２４を覆うように絶縁体２２５および絶縁体２２６と、絶縁体２２６上の導電体２２７を有する。また、トランジスタ２００ａは、絶縁体２２８、絶縁体２２９、および絶縁体２３０に覆われる。
【０１２５】
酸化物２２２は、酸化物半導体として機能する金属酸化物を用いることが好ましく、酸化物１２６、酸化物１２７、および酸化物１３０で用いることができる金属酸化物を用いることができる。例えば、酸化物２２２を、酸化物１２６、酸化物１２７、および酸化物１３０のいずれか一つと同じ材料から形成する。この場合、酸化物２２２の膜厚は、トランジスタ２００ａに要求される特性に合わせて適宜調整すればよい。トランジスタ２００として、ゲート電圧が０Ｖの時のドレイン電流がより低いトランジスタが求められる。トランジスタ１００ａにおける酸化物１２７がＩｎ、Ｇａ、Ｚｎを含む酸化物で、酸化物２２２がＩｎ、Ｇａ、Ｚｎを含む酸化物の場合、酸化物２２２に含まれるＩｎの比率は、酸化物１２７に含まれるＩｎの比率より低いことが好ましい。トランジスタ１００ａ、およびトランジスタ２００ａにこのような酸化物を用いることで、トランジスタ１００ａをキャリア移動度あるいはオン電流がより高いトランジスタとし、トランジスタ２００ａをゲート電圧が０Ｖの時のドレイン電流がより低いトランジスタとすることができる。なお、後述するトランジスタ２００ｂにおいてもトランジスタ２００ａと同様の酸化物を用いることが好ましい。また、酸化物２２２の膜厚は、トランジスタ１００ａにおける酸化物１３０より厚くしてもよい。
【０１２６】
例えば、酸化物２２２をＩｎ−Ｇａ−Ｚｎ酸化物とする場合、酸化物２２２に含まれるＩｎ、Ｇａ、Ｚｎの組成をＩｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、またはＩｎ：Ｇａ：Ｚｎ＝１：３：４とすることができる。
【０１２７】
酸化物２２２の膜厚は、３ｎｍ以上４０ｎｍ以下、好ましくは３ｎｍ以上１５ｎｍ以下とすることができる。また、酸化物２２２の膜厚は、トランジスタ１００ａの酸化物１３０の膜厚より厚くすることができる。例えば、酸化物１３０の膜厚が３ｎｍのとき、酸化物２２２の膜厚を４ｎｍ以上１５ｎｍ以下、例えば５ｎｍとしてもよい。また、酸化物１３０の膜厚が５ｎｍのとき、酸化物２２２の膜厚を６ｎｍ以上１５ｎｍ以下、例えば１０ｎｍとしてもよい。酸化物２２２の膜厚は、トランジスタ２００ａや後述するトランジスタ２００ｂの電気特性、すなわちトランジスタ２００の電気特性、あるいは酸化物２２２の組成に応じて決めればよい。トランジスタ２００に印加されるゲート電圧が０Ｖの時のドレイン電流を小さくするためには、酸化物２２２の膜厚を小さくすればよく、３ｎｍ以上１０ｎｍ未満、好ましくは３ｎｍ以上５ｎｍ以下とすればよい。一方、酸化物２２２の材料によっては、酸化物２２２の膜厚が大きくても、トランジスタ２００に印加されるゲート電圧が０Ｖの時のドレイン電流を小さくすることができる。この場合、酸化物２２２の膜厚を１０ｎｍ以上４０ｎｍ以下、好ましくは１０ｎｍ以上１５ｎｍ以下とすればよい。
【０１２８】
導電体２２３および導電体２２４の一方はソース電極として機能し、導電体２２３および導電体２２４の他方はドレイン電極として機能する。導電体２２３および導電体２２４は、タングステン、チタン、タンタル、アルミニウムなどを主成分とする導電性材料を用いることが好ましく、タングステン、窒化チタン、窒化タンタルなどの導電性材料を用いることが好ましい。
【０１２９】
絶縁体２２５および絶縁体２２６は、ゲート絶縁膜として機能し、少なくとも一方に、ＡＬＤ法にて形成される絶縁体を設けることが好ましい。ＡＬＤ法にて形成される絶縁体として、例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。例えば、絶縁体２２５としてＡＬＤ法にて形成された酸化アルミニウムを用い、絶縁体２２６として、ＣＶＤ法により形成された酸化窒化シリコン、酸化シリコンなどを用いればよい。
【０１３０】
導電体２２７は、ゲート電極として機能する。導電体２２７は、タングステン、チタン、タンタル、アルミニウムなどを主成分とする導電性材料を用いることが好ましく、タングステン、窒化チタン、窒化タンタルなどの導電性材料を単層あるいは積層して用いることが好ましい。
【０１３１】
絶縁体２２８は、バリア１２９ａやバリア１２９ｂと同じ材料を用いることが好ましい。絶縁体２２８として、ＡＬＤ法により形成された酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。
【０１３２】
絶縁体２２９は、絶縁体１２１や絶縁体１３５と同等の機能を有する絶縁性材料を用いることが好ましく、酸化アルミニウムなどを用いることが好ましい。絶縁体２２８と絶縁体２２９を積層して設けることで、水素や水などの不純物がトランジスタ２００あるいはトランジスタ１００に混入することを防ぎ、酸素などが絶縁体２２９より上方に拡散することを防ぐことができる。
【０１３３】
＜トランジスタ２００ｂの構造例＞
図５（Ｂ）に、トランジスタ２００に適用可能なトランジスタの異なる構造例を示す。トランジスタ２００ｂは、酸化物２２２と、導電体２２３および導電体２２４の積層順がトランジスタ２００ａと異なる。トランジスタ２００ｂは、導電体２２３および導電体２２４を形成した後、導電体２２３および導電体２２４の少なくとも一部を覆うように酸化物２２２を設けることで作製できる。その他、トランジスタ２００ａと同じ符号の構成要素についてはトランジスタ２００ａの説明を参照すればよく、詳細な説明は省略する。
【０１３４】
＜容量素子３００ａの構造例＞
図６（Ａ）に、容量素子３００に適用可能な容量素子３００ａの構造例を示す。なお、容量素子３００は、トランジスタ２００と同じ層に、一部共通の構成要素を用いて作製することができる。共通の符号については、トランジスタ２００ａなどの説明を参照すればよく、詳細な説明は省略する。容量素子３００ａは、絶縁体２２１上に導電体３１０と、導電体３１０を覆うように設けられた絶縁体２２５および絶縁体２２６と、絶縁体２２６上の導電体３１１を有する。容量素子３００ａは絶縁体２２８、絶縁体２２９、および絶縁体２３０に覆われている。
【０１３５】
導電体３１０は、導電体２２３、導電体２２４等と同じ材料を用いて、同一工程で形成することができる。導電体３１１は、導電体２２７等と同じ材料を用いて、同一工程で形成することができる。
【０１３６】
トランジスタ２００ａなどでゲート絶縁膜として用いられる絶縁体２２５および絶縁体２２６は、容量素子３００ａでは、誘電体として機能する。ここで、導電体３１１は、絶縁体２２５および絶縁体２２６を介して、導電体３１０の側面も覆うように設けられている。これにより、導電体３１０の側面の面積分、容量素子３００ａの容量値が増加するため、好ましい。
【０１３７】
＜容量素子３００ｂの構造例＞
図６（Ｂ）に、容量素子３００に適用可能な容量素子の異なる構造例を示す。容量素子３００ｂでは、導電体３１１は導電体３１０の側面を覆うことなく、導電体３１０の上面のみに対向するように設けられている。容量素子３００ｂでは、導電体３１１の下面の面積に応じて容量値が決まる。その他、容量素子３００ａと同じ符号の構成要素については容量素子３００ａの説明を参照すればよく、詳細な説明は省略する。
【０１３８】
＜トランジスタ４００ａの構造例＞
図７（Ａ）に、トランジスタ４００に適用可能なトランジスタの構造例を示す。トランジスタ４００ａは、基板４２１に設けられ、導電体４２２、絶縁体４２３、基板４２１の一部からなる半導体領域４２４、およびソース領域またはドレイン領域として機能する低抵抗領域４２５ａ、および低抵抗領域４２５ｂを有する。
【０１３９】
トランジスタ４００ａは、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
【０１４０】
半導体領域４２４のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域４２５ａ、および低抵抗領域４２５ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ４００ａをＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
【０１４１】
低抵抗領域４２５ａ、および低抵抗領域４２５ｂは、半導体領域４２４に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
【０１４２】
ゲート電極として機能する導電体４２２は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
【０１４３】
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
【０１４４】
トランジスタ４００ａを覆って、絶縁体４２６、絶縁体４２７、および絶縁体４２８が順に積層して設けられている。
【０１４５】
なお、図７（Ａ）に示すトランジスタ４００ａは一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。導電体４２２、および絶縁体４２３の側面には絶縁体４２９が設けられていても良い。絶縁体４２９により、半導体領域４２４のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域４２５ａ、および低抵抗領域４２５ｂの幅を制御することができる。また、基板４２１に複数のトランジスタ４００ａが設けられる場合、各トランジスタ４００ａの間には絶縁体４３０が設けられる。
【０１４６】
＜トランジスタ４００ｂの構造例＞
図７（Ｂ）に、トランジスタ４００に適用可能なトランジスタの異なる構造例を示す。トランジスタ４００ｂはチャネルが形成される半導体領域４３１（基板４２１の一部）が凸形状を有する。また、半導体領域４３１の側面および上面を、絶縁体４３２を介して、導電体４３３が覆うように設けられている。なお、導電体４３３は仕事関数を調整する材料を用いてもよい。また、絶縁体４３２および導電体４３３は、半導体領域４３１、低抵抗領域４２５ａ、および低抵抗領域４２５ｂ上に設けられた絶縁体４３４に埋め込まれるように設けられている。このようなトランジスタ４００ｂは半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
【０１４７】
＜半導体装置１１００ａの構造例＞
図８は、本発明の一形態を示す半導体装置１１００ａの断面模式図である。半導体装置１１００ａは、先述した半導体装置１０００ｂのトランジスタ１００、トランジスタ２００、容量素子３００、およびトランジスタ４００の代わりにトランジスタ１００ａ、トランジスタ２００ａ、容量素子３００ａ、およびトランジスタ４００ａを用いたものである。各構成要素については、先の説明を参照すればよく、詳細な説明は省略する。
【０１４８】
トランジスタ４００ａのソース、ドレイン、およびゲートには、それぞれ導電体４４０が接続されている。導電体４４０は、絶縁体４２６、絶縁体４２７に埋め込まれるように設けられている。各導電体４４０は、導電体４４０ａおよび導電体４４０ｂの積層構造からなる。導電体４４０ａは、チタン、窒化チタン、タンタル、窒化タンタルなどの導電性材料からなる単層あるいは積層を用いることが好ましい。導電体４４０ｂは、タングステンなどの導電性材料を用いることが好ましい。
【０１４９】
絶縁体４２８上に絶縁体４４１が設けられ、絶縁体４２８および絶縁体４４１に埋め込まれるように導電体４４２が設けられる。導電体４４２は、導電体４４０を介して、トランジスタ４００ａのソース、ドレイン、あるいはゲートと電気的に接続される。導電体４４２は、導電体４４２ａおよび導電体４４２ｂの積層構造からなる。導電体４４２ａは、チタン、窒化チタン、タンタル、窒化タンタルなどの導電性材料からなる単層あるいは積層を用いることが好ましい。導電体４４２ｂは、銅、タングステン、アルミニウムなどの導電性材料を用いることが好ましい。
【０１５０】
絶縁体４４１、および導電体４４２上に配線層４４８が設けられる。配線層４４８は、絶縁体４４３、絶縁体４４４、絶縁体４４５、導電体４４６からなる層が複数段積層されたものである。本実施の形態では、配線層４４８は、４段の層を有しているが、これに限らない。配線層４４８は、３層以下の層を有していてもよいし、５層以上の層を有していてもよい。
【０１５１】
絶縁体４４３は、水素や水などの不純物や、銅などの金属成分の拡散を防ぐ機能を有する絶縁体であることが好ましく、窒化シリコンや窒化酸化シリコンを用いることができる。絶縁体４４４、および絶縁体４４５は、配線間、あるいは導電体間の寄生容量を防ぐため、誘電率の低い材料で形成されることが好ましい。絶縁体４４４、および絶縁体４４５として、酸化シリコン、酸化窒化シリコン、炭素や水素を含む酸化シリコンなどを用いることができる。
【０１５２】
導電体４４６は、絶縁体４４３、絶縁体４４４、および絶縁体４４５に埋め込まれるように設けられている。導電体４４６は、導電体４４６ａおよび導電体４４６ｂの積層構造からなる。導電体４４６ａは、チタン、窒化チタン、タンタル、窒化タンタルなどの導電性材料からなる単層あるいは積層を用いることが好ましい。導電体４４６ｂは、銅、タングステン、アルミニウムなどの導電性材料を用いることが好ましい。
【０１５３】
配線層４４８上に絶縁体４４９および絶縁体４５０が設けられる。絶縁体４４９、絶縁体４５０、絶縁体１２１、および絶縁体１２２に埋め込まれるように、導電体４５１が設けられる。
【０１５４】
絶縁体４４９は、水素や水などの不純物や、銅などの金属成分の拡散を防ぐ機能を有する絶縁体であることが好ましく、窒化シリコンや窒化酸化シリコンを用いることができる。絶縁体４５０は、配線間、あるいは導電体間の寄生容量を防ぐため、誘電率の低い材料で形成されることが好ましい。絶縁体４５０として、酸化シリコン、酸化窒化シリコン、炭素や水素を含む酸化シリコンなどを用いることができる。
【０１５５】
導電体４５１は、導電体４５１ａ、導電体４５１ｂ、および導電体４５１ｃの積層構造からなり、トランジスタ１００ａの第１のゲート電極として機能する導電体１２０ａ、導電体１２０ｂ、および導電体１２０ｃからなる導電体１２０と同時に作製することができる。
【０１５６】
また、絶縁体４５０上には、トランジスタ１００ａが設けられる。トランジスタ１００ａ上には、トランジスタ２００ａおよび容量素子３００ａが設けられる。トランジスタ２００ａおよび容量素子３００ａは、絶縁体２２１上に形成されており、すなわち、同一の層に形成されている。
【０１５７】
絶縁体１２３、絶縁体１２４、絶縁体１２５、絶縁体１３４、絶縁体１３５、および絶縁体２２１、などに埋め込まれるように導電体４５３が設けられる。導電体４５３は、導電体４４６や、導電体４５１と同様の構造を有する。
【０１５８】
トランジスタ２００ａのソースおよびドレインの一方は、絶縁体１２１および絶縁体１２２に埋め込まれるように形成された導電体４５２と、導電体４５３を介して電気的に接続する。導電体４５２は、トランジスタ１００ａの第１のゲートとして機能する導電体１２０と電気的に接続する。あるいは、導電体４５２は、導電体１２０が延伸したものである。すなわち、導電体４５２および導電体４５３を介して、トランジスタ１００ａの第１のゲートは、トランジスタ２００ａのソースおよびドレインの一方と、電気的に接続する。
【０１５９】
また、トランジスタ１００ａのソースおよびドレインの一方は、容量素子３００ａの第１の電極と、導電体４５３を介して電気的に接続する。さらに、容量素子３００ａの第１の電極は、トランジスタ４００ａのゲートと、導電体４５３、導電体４５１、配線層４４８、導電体４４２、および導電体４４０を介して電気的に接続する。すなわち、トランジスタ１００ａのソースおよびドレインの一方と、容量素子３００ａの第１の電極と、トランジスタ４００ａのゲートと、はお互いに電気的に接続する。
【０１６０】
絶縁体２２５、絶縁体２２６、絶縁体２２８、絶縁体２２９、および絶縁体２３０に埋め込まれるように導電体４５６が設けられる。導電体４５６は、それぞれトランジスタ２００ａのソース、ドレイン、およびゲート、容量素子３００ａの第２の電極、および絶縁体２２１上に設けられた導電体４５４等と電気的に接続する。
【０１６１】
絶縁体２３０および導電体４５６上に導電体４５７および導電体４５８が設けられる。導電体４５７は、トランジスタ２００ａのゲートに電気的に接続する導電体４５６、およびソースおよびドレインの一方に電気的に接続する導電体４５６と電気的に接続する。すなわち、トランジスタ２００ａのゲートと、ソースおよびドレインの一方は、導電体４５６および導電体４５７を介して、電気的に接続されており、所謂ダイオード接続されている。ダイオード接続されたトランジスタ２００ａのゲートとソースおよびドレインの一方が、トランジスタ１００ａの第１のゲートと電気的に接続している。
【０１６２】
絶縁体２３０、導電体４５７、および導電体４５８上に絶縁体４５９が設けられる。絶縁体４５９に埋め込まれるように導電体４６０が設けられる。導電体４６０は、導電体４４６や、導電体４５１と同様の構造を有する。また、導電体４６０は、導電体４５８と電気的に接続する。
【０１６３】
導電体４６０上に導電体４６１が設けられる。絶縁体４５９上には、導電体４６１の一部を覆うように絶縁体４６２が設けられる。導電体４６１は、チタンやアルミニウムを主成分とする導電材料を単層あるいは積層で用いることができる。例えば、チタンとアルミニウムとチタンの三層からなる積層構造とすることができる。また、チタンの代わりに窒化チタンを用いてもよい。
【０１６４】
＜各構成要素について＞
以下では、上記に示す半導体装置に用いられる各構成要素について説明する。
【０１６５】
＜基板＞
半導体装置を形成する基板としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【０１６６】
＜絶縁体＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
【０１６７】
トランジスタを、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば、絶縁体１２１、絶縁体１２５、および絶縁体１３５として、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
【０１６８】
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
【０１６９】
また、例えば、絶縁体１２１、絶縁体１２５、および絶縁体１３５としては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。なお、絶縁体１２１、絶縁体１２５、および絶縁体１３５は、酸化アルミニウムまたは酸化ハフニウムなどを有することが好ましい。
【０１７０】
また、絶縁体２２８および絶縁体２２９においても、絶縁体１２１、絶縁体１２５、および絶縁体１３５と同様の絶縁体を用いることができる。
【０１７１】
絶縁体１２２、絶縁体１２３、絶縁体１２５および絶縁体１３１としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体１２２、絶縁体１２３、絶縁体１２５および絶縁体１３１としては、酸化シリコン、酸化窒化シリコンまたは、窒化シリコンを有することが好ましい。
【０１７２】
絶縁体１２３、絶縁体１２４、絶縁体１２５、および／または絶縁体１３１は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体１２３、絶縁体１２４、絶縁体１２５、および／または絶縁体１３１は、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などを有することが好ましい。または、絶縁体１２３、絶縁体１２４、絶縁体１２５、および／または絶縁体１３１は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、絶縁体１２５および絶縁体１３１において、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムを酸化物１２６および酸化物１２７、または酸化物１３０と接する構造とすることで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、酸化物１２６、酸化物１２７、および酸化物１３０に混入することを抑制することができる。また、例えば、絶縁体１２５および絶縁体１３１において、酸化シリコンまたは酸化窒化シリコンを酸化物１２６および酸化物１２７、または酸化物１３０と接する構造とすることで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
【０１７３】
また、絶縁体２２５および絶縁体２２６においても、絶縁体１２２、絶縁体１２３、絶縁体１２５および絶縁体１３１と同様の絶縁体を用いることができる。
【０１７４】
絶縁体１２２、および絶縁体１３４は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体１２２、および絶縁体１３４は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁体１２２、および絶縁体１３４は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
【０１７５】
また、絶縁体２２１、絶縁体２３０、絶縁体４２７、絶縁体４４１、絶縁体４４４、絶縁体４４５、絶縁体４５０、絶縁体４５９、および絶縁体４６２においても、絶縁体１２２、および絶縁体１３４と同様の絶縁体を用いることができる。
【０１７６】
バリア１２９ａ、バリア１２９ｂ、およびバリア１３３としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。バリア１２９ａ、バリア１２９ｂ、およびバリア１３３によって、絶縁体１３４中の過剰酸素が、導電体１２８ａ、導電体１２８ｂ、導電体１３２ｂおよび導電体１３２ｃへの拡散することを防止することができる。
【０１７７】
バリア１２９ａ、バリア１２９ｂ、およびバリア１３３としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。なお、バリア１２９ａ、バリア１２９ｂ、およびバリア１３３は、窒化シリコンを有していてもよい。
【０１７８】
＜導電体＞
導電体１２０ａ、導電体１２０ｂ、導電体１２０ｃ、導電体１３２ａ、導電体１３２ｂ、導電体１３２ｃ、導電体１２８ａ、および導電体１２８ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【０１７９】
また、上記導電体、特に導電体１２０ａ、導電体１２０ｂとして、酸化物１２６、酸化物１２７、および酸化物１３０に適用可能な金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、酸化物１２６、酸化物１２７、および酸化物１３０に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
【０１８０】
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
【０１８１】
なお、トランジスタのチャネル形成領域に酸化物を用いる場合は、ゲート電極として前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
【０１８２】
また、導電体２２３、導電体２２４、導電体２２７、導電体３１０、導電体３１１、導電体４４０ａ、導電体４４０ｂ、導電体４４２ａ、導電体４４２ｂ、導電体４４６ａ、導電体４４６ｂ、導電体４５１ａ、導電体４５１ｂ、導電体４５１ｃ、導電体４５３ａ、導電体４５３ｂ、導電体４５４、導電体４５６、導電体４５７、導電体４５８、導電体４６０、導電体４６１においても、導電体１２０ａ、導電体１２０ｂ、導電体１２０ｃ、導電体１３２ａ、導電体１３２ｂ、導電体１３２ｃ、導電体１２８ａ、および導電体１２８ｂと同様の導電体を用いることができる。
【０１８３】
＜酸化物に適用可能な金属酸化物＞
以下に、本発明に係る酸化物１２６、酸化物１２７、酸化物１３０、および酸化物２２２について説明する。酸化物１２６、酸化物１２７、酸化物１３０、および酸化物２２２として、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。
【０１８４】
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０１８５】
ここでは、酸化物半導体が、インジウム、元素Ｍおよび亜鉛を有するＩｎＭＺｎＯである場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０１８６】
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
【０１８７】
ここで、金属酸化物が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、金属酸化物が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
【０１８８】
以下に、図９（Ａ）、図９（Ｂ）、および図９（Ｃ）を用いて、酸化物１２６、酸化物１２７、酸化物１３０、および酸化物２２２に用いることができる金属酸化物が有するインジウム、元素Ｍおよび亜鉛の原子数比の好ましい範囲について説明する。なお、図９（Ａ）、図９（Ｂ）、および図９（Ｃ）には、酸素の原子数比については記載しない。また、金属酸化物が有するインジウム、元素Ｍ、および亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
【０１８９】
図９（Ａ）、図９（Ｂ）、および図９（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
【０１９０】
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるラインを表す。
【０１９１】
また、図９（Ａ）、図９（Ｂ）、および図９（Ｃ）に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比、およびその近傍値の金属酸化物は、スピネル型の結晶構造をとりやすい。
【０１９２】
また、金属酸化物中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の近傍値である場合、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０の近傍値である場合、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。金属酸化物中に複数の相が共存する場合、異なる結晶構造の間において、結晶粒界が形成される場合がある。
【０１９３】
図９（Ａ）に示す領域Ａは、金属酸化物が有する、インジウム、元素Ｍ、および亜鉛の原子数比の好ましい範囲の一例について示している。
【０１９４】
金属酸化物は、インジウムの含有率を高くすることで、金属酸化物のキャリア移動度（電子移動度）を高くすることができる。従って、インジウムの含有率が高い金属酸化物はインジウムの含有率が低い金属酸化物と比較してキャリア移動度が高くなる。
【０１９５】
一方、金属酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍値である場合（例えば図９（Ｃ）に示す領域Ｃ）は、絶縁性が高くなる。
【０１９６】
例えば、酸化物１２７に用いる金属酸化物は、キャリア移動度が高い、図９（Ａ）の領域Ａで示される原子数比を有することが好ましい。酸化物１２７に用いる金属酸化物は、例えばＩｎ：Ｇａ：Ｚｎ＝４：２：３から４．１、およびその近傍値程度になるようにすればよい。一方、酸化物１２６および酸化物２２２に用いる金属酸化物は、絶縁性が比較的高い、図９（Ｃ）の領域Ｃで示される原子数比を有することが好ましい。酸化物１２６および酸化物２２２に用いる金属酸化物は、例えばＩｎ：Ｇａ：Ｚｎ＝１：３：４程度、あるいはＩｎ：Ｇａ：Ｚｎ＝１：３：２程度になるようにすればよい。また、酸化物１３０に用いる金属酸化物は、酸化物１２７と同等の金属酸化物を用いてもよいし、酸化物２２２と同等の金属酸化物を用いてもよい。
【０１９７】
特に、図９（Ｂ）に示す領域Ｂでは、領域Ａの中でも、キャリア移動度が高く、信頼性が高い優れた金属酸化物が得られる。
【０１９８】
なお、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を含む。近傍値には、例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。また、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６、およびその近傍値、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：７、およびその近傍値を含む。
【０１９９】
また、金属酸化物として、Ｉｎ−Ｍ−Ｚｎ酸化物を用いる場合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。なお、成膜される金属酸化物の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、金属酸化物に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される金属酸化物の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。また、金属酸化物に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝５：１：７［原子数比］の場合、成膜される金属酸化物の組成は、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６［原子数比］の近傍となる場合がある。
【０２００】
なお、金属酸化物が有する性質は、原子数比によって一義的に定まらない。同じ原子数比であっても、形成条件により、金属酸化物の性質が異なる場合がある。例えば、金属酸化物をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。また、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。従って、図示する領域は、金属酸化物が特定の特性を有する傾向がある原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
【０２０１】
＜金属酸化物の構成＞
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
【０２０２】
なお、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
【０２０３】
ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【０２０４】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【０２０５】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【０２０６】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
【０２０７】
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【０２０８】
＜金属酸化物の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
【０２０９】
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
【０２１０】
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０２１１】
また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
【０２１２】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。
【０２１３】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０２１４】
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ  ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
【０２１５】
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
【０２１６】
＜酸化物を有するトランジスタ＞
続いて、上記酸化物をトランジスタに用いる場合について説明する。
【０２１７】
なお、上記酸化物をトランジスタに用いることで、結晶粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【０２１８】
また、トランジスタのチャネル形成領域には、キャリア密度の低い酸化物を用いることが好ましい。例えば、酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
【０２１９】
なお、高純度真性または実質的に高純度真性である酸化物は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【０２２０】
また、酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
【０２２１】
従って、トランジスタの電気特性を安定にするためには、チャネル形成領域の不純物濃度を低減することが有効である。また、酸化物中の不純物濃度を低減するためには、チャネル形成領域に近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【０２２２】
＜不純物＞
ここで、酸化物中における各不純物の影響について説明する。
【０２２３】
酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物において欠陥準位が形成される。このため、酸化物を用いたトランジスタでは、チャネル形成領域におけるシリコンや炭素の濃度と、チャネル形成領域との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０２２４】
また、酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、チャネル形成領域にアルカリ金属またはアルカリ土類金属が含まれている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、チャネル形成領域においてアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０２２５】
また、酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化されやすい。この結果、チャネル形成領域に窒素が含まれている酸化物を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物において、チャネル形成領域の窒素はできる限り低減されていることが好ましい、例えば、酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０２２６】
また、酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、チャネル形成領域に水素が含まれている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、チャネル形成領域において水素はできる限り低減されていることが好ましい。具体的には、酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【０２２７】
不純物が十分に低減された酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【０２２８】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２２９】
（実施の形態２）
＜半導体装置の作製方法＞
以下では、本発明に係る図４に示すトランジスタ１００ａ、図５（Ａ）に示すトランジスタ２００ａ、および図６（Ａ）に示す容量素子３００ａを含む半導体装置の作製方法を図１０乃至図１６を用いて説明する。
【０２３０】
半導体基板上に、シングルダマシン法あるいは、デュアルダマシン法を用いて、導電体１２０および導電体４５１を形成する。なお、図示しないが、当該半導体基板には、図７（Ａ）に示すトランジスタ４００ａ、あるいは図７（Ｂ）に示したトランジスタ４００ｂが形成され、トランジスタ４００ａあるいは、トランジスタ４００ｂ上には、図８に示す配線層４４８が形成される。配線層４４８上には、絶縁体４４９、絶縁体４５０、絶縁体１２１、および絶縁体１２２が形成され、導電体１２０および導電体４５１は当該絶縁体に埋め込まれるように形成される（図１０（Ａ））。
【０２３１】
絶縁体１２２、導電体１２０、および導電体４５１上に、絶縁体１２３、絶縁体１２４、絶縁体１２５、酸化物１２６Ａ、酸化物１２７Ａ、導電体１２８Ａ、およびバリア１２９Ａが形成される。本実施の形態では、酸化物１２６Ａの膜厚を５ｎｍ、酸化物１２７Ａの膜厚を１５ｎｍとする。
【０２３２】
次に、酸化物１２６Ａ、および酸化物１２７Ａを島状に加工し、酸化物１２６、および酸化物１２７を形成する（図１０（Ｂ））。酸化物１２６Ａ、および酸化物１２７Ａの加工には、レジストマスクや導電体や絶縁体からなるハードマスクを用いることができる。また、導電体１２８Ａやバリア１２９Ａの一部をハードマスクに用いることもできる。図示しないが、本実施の形態では、窒化タンタルからなるハードマスクおよび導電体１２８Ａの一部を用いて酸化物１２６Ａ、および酸化物１２７Ａの加工を行った。これにより、絶縁体１２５、導電体１２８Ｂ、およびバリア１２９Ｂも形成される。
【０２３３】
次に、導電体１２８Ｂ、およびバリア１２９Ｂを加工し、導電体１２８ａ、導電体１２８ｂ、バリア１２９ａ、およびバリア１２９ｂを形成する（図１０（Ｃ））。その後、絶縁体１２５、酸化物１２６、酸化物１２７、導電体１２８ａ、導電体１２８ｂ、バリア１２９ａ、およびバリア１２９ｂを覆うように酸化物１３０Ａ、絶縁体１３１Ａ、導電体１３２ａＡ、導電体１３２ｂＡ、および導電体１３２ｃＡを形成する。本実施の形態では、酸化物１３０Ａの膜厚を５ｎｍとする。
【０２３４】
次に、導電体１３２ａＡ、導電体１３２ｂＡ、および導電体１３２ｃＡを加工して導電体１３２ａ、導電体１３２ｂ、および導電体１３２ｃを形成する（図１１（Ａ））。その後、バリア１３３Ａを形成する。
【０２３５】
次に、バリア１３３Ａを加工してバリア１３３を形成する（図１１（Ｂ））。この時、絶縁体１３１Ａおよび酸化物１３０Ａも加工することで絶縁体１３１および酸化物１３０を形成することができる。本実施の形態では、バリア１３３の端部が、バリア１２９ａおよびバリア１２９ｂと重なるようにバリア１３３Ａを加工したが、これに限らない。バリア１３３の端部が、バリア１２９ａおよびバリア１２９ｂの外側、すなわち酸化物１２６および酸化物１２７の外側に位置するようにバリア１３３Ａを加工してもよいし、バリア１３３Ａを加工しなくてもよい。また、バリア１３３Ａの加工の際は、必ずしも絶縁体１３１Ａおよび酸化物１３０Ａを加工しなくてもよい。以上の工程により、トランジスタ１００ａを形成することができる。
【０２３６】
トランジスタ１００ａを覆うように絶縁体１３４、絶縁体１３５、および絶縁体２２１を形成する（図１２（Ａ））。
【０２３７】
絶縁体１２３、絶縁体１２４、絶縁体１２５、絶縁体１３４、絶縁体１３５、および絶縁体２２１等に開口部を設ける（図１２（Ｂ））。図１２（Ｂ）では、少なくとも、導電体４５１、導電体４５２、およびトランジスタ１００ａのソース電極およびドレイン電極として機能する導電体１２８ａおよび導電体１２８ｂに到達する開口部を図示しているが、これに限らない。トランジスタ１００ａのゲートに到達する開口部や、導電体４５１や導電体４５２と同時に形成される導電体などに到達する開口部が設けられてもよい。
【０２３８】
次に、開口部を充填するように、導電体４５３ａＡ、および導電体４５３ｂＡを形成する（図１３（Ａ））。導電体４５３ａＡ、および導電体４５３ｂＡは、ＣＶＤ法、ＡＬＤ法、スパッタリング法等を用いて形成する。この時、導電体４５３ａＡ、および導電体４５３ｂＡは絶縁体２２１上にも形成される。
【０２３９】
次に、導電体４５３ａＡ、および導電体４５３ｂＡを加工して、導電体４５３ａ、および導電体４５３ｂを形成する（図１３（Ｂ））。導電体４５３ａＡ、および導電体４５３ｂＡの加工は、絶縁体２２１上等に設けられた導電体４５３ａＡ、および導電体４５３ｂＡの不要な部分を除去すればよく、化学的機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）などを用いた研磨により行われる。その後、酸化物２２２Ａを形成する。本実施の形態では、酸化物２２２Ａの膜厚を５ｎｍとする。ただし、酸化物２２２Ａの膜厚はこれに限らない。前述したとおり、トランジスタ２００の特性や酸化物２２２Ａの組成に応じて膜厚を変更することができる。例えば、酸化物１３０Ａの膜厚よりも厚くすることもできるし、薄くすることもできる。
【０２４０】
次に、酸化物２２２Ａを加工して、酸化物２２２を形成する（図１４（Ａ））。酸化物２２２Ａの加工には、ウェットエッチングやドライエッチングを用いることができる。エッチング方法は、酸化物２２２Ａのエッチング条件における酸化物２２２Ａのエッチングレートだけでなく、絶縁体２２１や、導電体４５３のエッチングレートも考慮して決定すればよい。酸化物２２２Ａをウェットエッチングで加工する場合は、リン酸、フッ酸、あるいはシュウ酸をエッチャントとして用いることができる。酸化物２２２Ａの膜厚や、各エッチャントに対する酸化物２２２Ａのエッチングレートに応じてエッチャントの濃度や処理時間を決定すればよい。一方、ドライエッチングは、微細加工に適しており、例えば１μｍ以下といった微細なパターンを形成するには、ドライエッチングを用いることが好ましい。その後、導電体４５４Ａを形成する。
【０２４１】
次に、導電体４５４Ａを加工し、導電体２２３、導電体２２４、導電体３１０、および導電体４５４を形成する（図１４（Ｂ））。導電体２２３および導電体２２４は酸化物２２２に接するように形成され、一方はトランジスタ２００ａのソース電極、他方はドレイン電極として機能する。また、導電体３１０は、容量素子３００ａの第１の電極として機能する。その後、絶縁体２２１、酸化物２２２、導電体２２３、導電体２２４、導電体３１０、および導電体４５４を覆うように絶縁体２２５、絶縁体２２６、導電体２２７Ａを形成する。
【０２４２】
次に、導電体２２７Ａを加工し、導電体２２７および導電体３１１を形成する（図１５（Ａ））。導電体２２７は、トランジスタ２００ａのゲートとして機能し、導電体３１１は、容量素子３００ａの第２の電極として機能する。以上のようにして、絶縁体２２１上にトランジスタ２００ａおよび容量素子３００ａを形成することができる。トランジスタ２００ａおよび容量素子３００ａを覆うように、絶縁体２２８、絶縁体２２９、および絶縁体２３０を形成する。
【０２４３】
絶縁体２２５、絶縁体２２６、絶縁体２２８、絶縁体２２９、および絶縁体２３０などを加工し、少なくとも導電体２２３、導電体２２４、導電体４５４、導電体２２７、および導電体３１１に到達する開口部を形成する（図１５（Ｂ））。
【０２４４】
次に、少なくとも開口部内に導電体４５６を形成し、絶縁体２３０および導電体４５６を覆うように導電体４５７Ａを形成する（図１６（Ａ））。その後、導電体４５７Ａを加工し、トランジスタ２００ａのゲートと、ソースおよびドレインの一方とを電気的に接続する導電体４５７、および導電体４５６に電気的に接続する導電体４５８を形成する（図１６（Ｂ））。
【０２４５】
本実施の形態では、図３（Ａ）におけるトランジスタ２００としてトランジスタ２００ａを形成する例を示したが、これに限定されない。トランジスタ２００ａの代わりに、図５（Ｂ）に示したトランジスタ２００ｂを形成してもよい。トランジスタ２００ｂを形成する場合は、酸化物２２２Ａを形成する前に導電体４５４Ａを形成し、導電体４５４Ａを加工して、導電体２２３、導電体２２４、導電体３１０、および導電体４５４を形成してから酸化物２２２Ａを成膜、加工して酸化物２２２を形成すればよい。
【０２４６】
また、容量素子３００ａの代わりに、図６（Ｂ）に示した容量素子３００ｂを形成してもよい。
【０２４７】
以上のようにして、トランジスタ１００ａと、トランジスタ１００ａを覆う絶縁体２２１上のトランジスタ２００ａと、容量素子３００ａを形成することができる。
【０２４８】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２４９】
（実施の形態３）
本実施の形態では、半導体装置の一形態を、図１７、および図１８を用いて説明する。
【０２５０】
＜半導体ウエハ、チップ＞
図１７（Ａ）は、ダイシング処理が行なわれる前の基板７１１の上面図を示している。基板７１１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いることができる。基板７１１上には、複数の回路領域７１２が設けられている。回路領域７１２には、本発明の一態様に係る半導体装置などを設けることができる。
【０２５１】
複数の回路領域７１２は、それぞれが分離領域７１３に囲まれている。分離領域７１３と重なる位置に分離線（「ダイシングライン」ともいう。）７１４が設定される。分離線７１４に沿って基板７１１を切断することで、回路領域７１２を含むチップ７１５を基板７１１から切り出すことができる。図１７（Ｂ）にチップ７１５の拡大図を示す。
【０２５２】
また、分離領域７１３に導電層、半導体層などを設けてもよい。分離領域７１３に導電層、半導体層などを設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程に起因する歩留まりの低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に供給しながら行なう。分離領域７１３に導電層、半導体層などを設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
【０２５３】
＜電子部品＞
チップ７１５を用いた電子部品の一例について、図１８（Ａ）および図１８（Ｂ）を用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向、端子の形状などに応じて、複数の規格、名称などが存在する。
【０２５４】
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
【０２５５】
図１８（Ａ）に示すフローチャートを用いて、後工程について説明する。前工程において基板７１１に本発明の一態様に係る半導体装置などを形成した後、基板７１１の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップＳ７２１）。研削により基板７１１を薄くすることで、電子部品の小型化を図ることができる。
【０２５６】
次に、基板７１１を複数のチップ７１５に分離する「ダイシング工程」を行う（ステップＳ７２２）。そして、分離したチップ７１５を個々のリードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ７２３）。ダイボンディング工程におけるチップ７１５とリードフレームとの接合は、樹脂による接合、またはテープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップ７１５を接合してもよい。
【０２５７】
次いで、リードフレームのリードとチップ７１５上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ７２４）。金属の細線には、銀線、金線などを用いることができる。また、ワイヤーボンディングは、例えば、ボールボンディング、またはウェッジボンディングを用いることができる。
【０２５８】
ワイヤーボンディングされたチップ７１５は、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ７２５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップ７１５とリードを接続するワイヤーを機械的な外力から保護することができ、また水分、埃などによる特性の劣化（信頼性の低下）を低減することができる。
【０２５９】
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステップＳ７２６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう（ステップＳ７２７）。
【０２６０】
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう（ステップＳ７２８）。そして外観形状の良否、動作不良の有無などを調べる「検査工程」（ステップＳ７２９）を経て、電子部品が完成する。
【０２６１】
また、完成した電子部品の斜視模式図を図１８（Ｂ）に示す。図１８（Ｂ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）の斜視模式図を示している。図１８（Ｂ）に示す電子部品７５０は、リード７５５およびチップ７１５を有する。電子部品７５０は、チップ７１５を複数有していてもよい。
【０２６２】
図１８（Ｂ）に示す電子部品７５０は、例えばプリント基板７５２に実装される。このような電子部品７５０が複数組み合わされて、それぞれがプリント基板７５２上で電気的に接続されることで電子部品が実装された基板（実装基板７５４）が完成する。完成した実装基板７５４は、電子機器などに用いられる。
【０２６３】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２６４】
（実施の形態４）
＜電子機器＞
本発明の一態様に係る半導体装置は、様々な電子機器に用いることができる。図１９に、本発明の一態様に係る半導体装置を用いた電子機器の具体例を示す。
【０２６５】
図１９（Ａ）は、自動車の一例を示す外観図である。自動車２９８０は、車体２９８１、車輪２９８２、ダッシュボード２９８３、およびライト２９８４等を有する。また、自動車２９８０は、アンテナ、バッテリなどを備える。
【０２６６】
図１９（Ｂ）に示す情報端末２９１０は、筐体２９１１、表示部２９１２、マイク２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、および操作スイッチ２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
【０２６７】
図１９（Ｃ）に示すノート型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、およびポインティングデバイス２９２４等を有する。また、ノート型パーソナルコンピュータ２９２０は、筐体２９２１の内側にアンテナ、バッテリなどを備える。
【０２６８】
図１９（Ｄ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９４３、操作スイッチ２９４４、レンズ２９４５、および接続部２９４６等を有する。操作スイッチ２９４４およびレンズ２９４５は筐体２９４１に設けられており、表示部２９４３は筐体２９４２に設けられている。また、ビデオカメラ２９４０は、筐体２９４１の内側にアンテナ、バッテリなどを備える。そして、筐体２９４１と筐体２９４２は、接続部２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。
【０２６９】
図１９（Ｅ）にバングル型の情報端末の一例を示す。情報端末２９５０は、筐体２９５１、および表示部２９５２等を有する。また、情報端末２９５０は、筐体２９５１の内側にアンテナ、バッテリなどを備える。表示部２９５２は、曲面を有する筐体２９５１に支持されている。表示部２９５２には、可撓性基板を用いた表示パネルを備えているため、フレキシブルかつ軽くて使い勝手の良い情報端末２９５０を提供することができる。
【０２７０】
図１９（Ｆ）に腕時計型の情報端末の一例を示す。情報端末２９６０は、筐体２９６１、表示部２９６２、バンド２９６３、バックル２９６４、操作スイッチ２９６５、入出力端子２９６６などを備える。また、情報端末２９６０は、筐体２９６１の内側にアンテナ、バッテリなどを備える。情報端末２９６０は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
【０２７１】
表示部２９６２の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができる。また、表示部２９６２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部２９６２に表示されたアイコン２９６７に触れることで、アプリケーションを起動することができる。操作スイッチ２９６５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末２９６０に組み込まれたオペレーティングシステムにより、操作スイッチ２９６５の機能を設定することもできる。
【０２７２】
また、情報端末２９６０は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末２９６０は入出力端子２９６６を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子２９６６を介して充電を行うこともできる。なお、充電動作は入出力端子２９６６を介さずに無線給電により行ってもよい。
【０２７３】
例えば、本発明の一態様の半導体装置を用いた記憶装置は、上述した電子機器の制御情報や、制御プログラムなどを長期間保持することができる。本発明の一態様に係る半導体装置を用いることで、信頼性の高い電子機器を実現することができる。
【０２７４】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【符号の説明】
【０２７５】
１００    トランジスタ
１００ａ    トランジスタ
１０１    導電体
１０２    絶縁体
１０３    絶縁体
１０４    半導体
１０５    導電体
１０６    導電体
１０８    絶縁体
１０９    導電体
１１０    絶縁体
１１２    導電体
１１３    導電体
１１４    導電体
１１５    導電体
１１６    導電体
１１７    導電体
１２０    導電体
１２０ａ    導電体
１２０ｂ    導電体
１２０ｃ    導電体
１２１    絶縁体
１２２    絶縁体
１２３    絶縁体
１２４    絶縁体
１２５    絶縁体
１２６    酸化物
１２６Ａ    酸化物
１２７    酸化物
１２７Ａ    酸化物
１２８ａ    導電体
１２８Ａ    導電体
１２８ｂ    導電体
１２８Ｂ    導電体
１２９ａ    バリア
１２９Ａ    バリア
１２９ｂ    バリア
１２９Ｂ    バリア
１３０    酸化物
１３０Ａ    酸化物
１３１    絶縁体
１３１Ａ    絶縁体
１３２    導電体
１３２ａ    導電体
１３２ａＡ    導電体
１３２ｂ    導電体
１３２ｂＡ    導電体
１３２ｃ    導電体
１３２ｃＡ    導電体
１３３    バリア
１３３Ａ    バリア
１３４    絶縁体
１３５    絶縁体
２００    トランジスタ
２００ａ    トランジスタ
２００ｂ    トランジスタ
２０１    半導体
２０２    導電体
２０３    導電体
２０４    絶縁体
２０５    導電体
２０６    絶縁体
２０７    導電体
２０８    導電体
２０９    導電体
２１０    導電体
２１１    導電体
２１２    絶縁体
２２１    絶縁体
２２２    酸化物
２２３    導電体
２２４    導電体
２２５    絶縁体
２２６    絶縁体
２２７    導電体
２２７Ａ    導電体
２２８    絶縁体
２２９    絶縁体
２３０    絶縁体
３００    容量素子
３００ａ    容量素子
３００ｂ    容量素子
３０１    導電体
３０３    導電体
３０４    導電体
３０５    導電体
３１０    導電体
３１１    導電体
４００    トランジスタ
４００ａ    トランジスタ
４００ｂ    トランジスタ
４０１    半導体
４０１ａ    領域
４０１ｂ    領域
４０１ｃ    領域
４０２    絶縁体
４０３    導電体
４０４    絶縁体
４０５    導電体
４０６    導電体
４０７    導電体
４０８    導電体
４０９    導電体
４１０    導電体
４１１    絶縁体
４１２    導電体
４１３    導電体
４１４    導電体
４１５    半導体基板
４１６    絶縁体
４２１    基板
４２２    導電体
４２３    絶縁体
４２４    半導体領域
４２５ａ    低抵抗領域
４２５ｂ    低抵抗領域
４２６    絶縁体
４２７    絶縁体
４２８    絶縁体
４２９    絶縁体
４３０    絶縁体
４３１    半導体領域
４３２    絶縁体
４３３    導電体
４３４    絶縁体
４４０    導電体
４４０ａ    導電体
４４０ｂ    導電体
４４１    絶縁体
４４２    導電体
４４２ａ    導電体
４４２ｂ    導電体
４４３    絶縁体
４４４    絶縁体
４４５    絶縁体
４４６    導電体
４４６ａ    導電体
４４６ｂ    導電体
４４８    配線層
４４９    絶縁体
４５０    絶縁体
４５１    導電体
４５１ａ    導電体
４５１ｂ    導電体
４５１ｃ    導電体
４５２    導電体
４５３    導電体
４５３ａ    導電体
４５３ａＡ    導電体
４５３ｂ    導電体
４５３ｂＡ    導電体
４５４    導電体
４５４Ａ    導電体
４５６    導電体
４５７    導電体
４５７Ａ    導電体
４５８    導電体
４５９    絶縁体
４６０    導電体
４６１    導電体
４６２    絶縁体
７１１    基板
７１２    回路領域
７１３    分離領域
７１４    分離線
７１５    チップ
７５０    電子部品
７５２    プリント基板
７５４    実装基板
７５５    リード
１０００    半導体装置
１０００ａ    半導体装置
１０００ｂ    半導体装置
１００１    端子
１００２    端子
１００３    端子
１００４    端子
１００５    端子
１００６    端子
１００７    端子
１０１０    メモリセル
１０２０    メモリセル
１１００ａ    半導体装置
２９１０    情報端末
２９１１    筐体
２９１２    表示部
２９１３    カメラ
２９１４    スピーカ部
２９１５    操作スイッチ
２９１６    外部接続部
２９１７    マイク
２９２０    ノート型パーソナルコンピュータ
２９２１    筐体
２９２２    表示部
２９２３    キーボード
２９２４    ポインティングデバイス
２９４０    ビデオカメラ
２９４１    筐体
２９４２    筐体
２９４３    表示部
２９４４    操作スイッチ
２９４５    レンズ
２９４６    接続部
２９５０    情報端末
２９５１    筐体
２９５２    表示部
２９６０    情報端末
２９６１    筐体
２９６２    表示部
２９６３    バンド
２９６４    バックル
２９６５    操作スイッチ
２９６６    入出力端子
２９６７    アイコン
２９８０    自動車
２９８１    車体
２９８２    車輪
２９８３    ダッシュボード
２９８４    ライト
【図１】
2018085503.tif 000003
【図２】
2018085503.tif 000004
【図３】
2018085503.tif 000005
【図４】
2018085503.tif 000006
【図５】
2018085503.tif 000007
【図６】
2018085503.tif 000008
【図７】
2018085503.tif 000009
【図８】
2018085503.tif 000010
【図９】
2018085503.tif 000011
【図１０】
2018085503.tif 000012
【図１１】
2018085503.tif 000013
【図１２】
2018085503.tif 000014
【図１３】
2018085503.tif 000015
【図１４】
2018085503.tif 000016
【図１５】
2018085503.tif 000017
【図１６】
2018085503.tif 000018
【図１７】
2018085503.tif 000019
【図１８】
2018085503.tif 000020
【図１９】
2018085503.tif 000021