(57)【要約】【課題】ＤＡ変換部と、共通の基板に設けられた第１回路部および第２回路部を有する電源部とを備えるオーディオシステムを提供する。【解決手段】予め定められた電源電圧および参照電圧が入力され、電源電圧で動作し、参照電圧に基づいてデジタル信号をアナログ信号に変換するＤＡ変換部と、電源電圧を生成する第１回路部と、第１回路部と共通の基板に設けられ、参照電圧を生成する第２回路部とを有する電源部とを備えるオーディオシステムを提供する。【選択図】図１
2018142890.tif 000002
【特許請求の範囲】
【請求項１】
予め定められた電源電圧および参照電圧が入力され、前記電源電圧で動作し、前記参照電圧に基づいてデジタル信号をアナログ信号に変換するＤＡ変換部と、
前記電源電圧を生成する第１回路部と、前記第１回路部と共通の基板に設けられ、前記参照電圧を生成する第２回路部とを有する電源部と
を備えるオーディオシステム。
【請求項２】
前記第１回路部は、前記第２回路部よりも駆動能力が高い
請求項１に記載のオーディオシステム。
【請求項３】
前記第２回路部は、前記第１回路部よりも低ノイズである
請求項１又は２に記載のオーディオシステム。
【請求項４】
前記電源部は、前記共通の基板において、前記第１回路部および前記第２回路部に共通に設けられたレギュレータ部を更に備える
請求項１から３のいずれか一項に記載のオーディオシステム。
【請求項５】
前記レギュレータ部は、前記第１回路部と前記第２回路部との間に設けられる
請求項４に記載のオーディオシステム。
【請求項６】
前記レギュレータ部は、前記第２回路部の電源電圧が入力される入力端子に接続されている
請求項４又は５に記載のオーディオシステム。
【請求項７】
前記電源部は、
前記第１回路部から前記電源電圧を出力する第１出力端子と、
前記第２回路部から前記参照電圧を出力する第２出力端子と、
を備え、
前記第１出力端子は、前記共通の基板において、前記第２出力端子と反対側の端部に設けられる
請求項１から６のいずれか一項に記載のオーディオシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーディオシステムに関する。
【背景技術】
【０００２】
従来、ＤＡ変換部を有するオーディオシステムにおいて、ＤＡ変換部の参照電圧および電源電圧を出力する２つのリニアレギュレータが必要であった。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来のオーディオシステムは、２つのリニアレギュレータを有するのでトータル面積を小さくすることが困難であった。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、予め定められた電源電圧および参照電圧が入力され、電源電圧で動作し、参照電圧に基づいてデジタル信号をアナログ信号に変換するＤＡ変換部と電源電圧を生成する第１回路部と、第１回路部と共通の基板に設けられ、参照電圧を生成する第２回路部とを有する電源部とを備えるオーディオシステムを提供する。
【０００５】
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００６】
【図１】実施例１に係るオーディオシステム１００の構成の一例を示す。
【図２】電源部２０の具体的な回路構成の一例を示す。
【図３】実施例２に係るオーディオシステム１００の構成の一例を示す。
【図４】実施例３に係るオーディオシステム１００の構成の一例を示す。
【図５】実施例４に係るオーディオシステム１００の構成の一例を示す。
【図６】比較例１に係るオーディオシステム５００の構成を示す。
【図７】第１回路部２１の具体的な回路構成の一例を示す。
【図８】第１回路部２１およびレギュレータ部２３の具体的な回路構成の一例を示す。
【発明を実施するための形態】
【０００７】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００８】
［実施例１］
図１は、実施例１に係るオーディオシステム１００の構成の一例を示す。オーディオシステム１００は、ＤＣ−ＤＣ変換部１０、電源部２０、ＤＡ変換部３０および出力部４０を備える。
【０００９】
ＤＣ−ＤＣ変換部１０は、入力されたクロック信号ＣＬＫ１に応じて予め定められた電圧を生成するＤＣ−ＤＣ変換器である。ＤＣ−ＤＣ変換部１０は、生成した電圧を電源部２０および出力部４０に与える。本例のＤＣ−ＤＣ変換部１０は、電源部２０に＋６Ｖの電圧を与える。また、ＤＣ−ＤＣ変換部１０は、＋６Ｖおよび−５Ｖの電圧を出力部４０に与える。
【００１０】
電源部２０は、ＤＣ−ＤＣ変換部１０からの入力電圧を予め定められた出力電圧に変換する。一例において、電源部２０は、リニアレギュレータ回路を有する。本例の電源部２０は、入力電圧と出力電圧の差が小さい低ドロップアウト・レギュレータ（ＬＤＯ：Ｌｏｗ  Ｄｒｏｐ−Ｏｕｔ）を有する。本例の電源部２０は、ＤＣ−ＤＣ変換部１０からの入力電圧に応じて、電源電圧Ｖｃｃおよび参照電圧Ｖｒｅｆの２種類の電圧を生成する。電源部２０は、電源電圧Ｖｃｃおよび参照電圧Ｖｒｅｆとして、いずれも＋５Ｖの電圧を出力する。
【００１１】
ＤＡ変換部３０は、入力されたデジタル信号をアナログ信号に変換する。ＤＡ変換部３０に入力されるデジタル信号は、オーディオシステム１００に入力される音源のデジタル信号である。ＤＡ変換部３０には、クロック信号ＣＬＫ２、参照電圧Ｖｒｅｆおよび電源電圧Ｖｃｃが入力される。ＤＡ変換部３０は、クロック信号ＣＬＫ２に応じたタイミングでデジタル信号をアナログ信号に変換する。ＤＡ変換部３０は、電源部２０から入力された電源電圧Ｖｃｃに基づいて動作する。ＤＡ変換部３０は、変換したアナログ信号を出力部４０に入力する。
【００１２】
出力部４０は、増幅部４１および切替部４２を備える。出力部４０には、ＤＣ−ＤＣ変換部１０からの出力電圧が与えられる。出力部４０は、ＤＡ変換部３０から入力されたアナログ信号に応じた出力信号Ｓｏｕｔを出力する。出力信号Ｓｏｕｔは、スピーカやヘッドフォンにより再生されてよい。
【００１３】
増幅部４１は、ＤＡ変換部３０から入力されたアナログ信号を増幅する。増幅部４１は、増幅したアナログ信号を切替部４２に出力する。即ち、増幅部４１は、ヘッドフォンアンプとして機能する。
【００１４】
切替部４２は、増幅部４１が増幅したアナログ信号と外部入力ＡＵＸ−ｉｎとのいずれかの信号を選択する。切替部４２は、選択した信号を出力信号Ｓｏｕｔとして出力する。即ち、本例の切替部４２は、増幅部４１が増幅したアナログ信号と外部入力ＡＵＸ−ｉｎとのいずれかの信号を選択して出力するアナログスイッチとして機能する。
【００１５】
図２は、電源部２０の具体的な回路構成の一例を示す。電源部２０は、第１回路部２１、第２回路部２２およびレギュレータ部２３を備える。また、電源部２０は、入力端子ＶＩＮ＿ＬＤＯ１、入力端子ＶＩＮ＿ＬＤＯ２、出力端子ＶＯＵＴ＿ＬＤＯ１、出力端子ＶＯＵＴ＿ＬＤＯ２、イネーブル端子ＥＮ、グラウンド端子ＧＮＤ＿ＬＤＯ１、グラウンド端子ＧＮＤ＿ＬＤＯ２、グラウンド端子ＧＮＤ＿ＲＥＧ、端子ＮＰ＿ＬＤＯ１および端子ＮＰ＿ＬＤＯ２を備える。入力端子ＶＩＮ＿ＬＤＯ１および入力端子ＶＩＮ＿ＬＤＯ２には、ＤＣ−ＤＣ変換部１０からの電圧が入力される。
【００１６】
第１回路部２１は、入力端子ＶＩＮ＿ＬＤＯ１に入力された電圧に基づいて動作する。第１回路部２１は、レギュレータ部２３が生成したレギュレータ電圧ＶＲＥＧに応じて、電源電圧Ｖｃｃを生成する。第１回路部２１は、生成した電源電圧Ｖｃｃを出力端子ＶＯＵＴ＿ＬＤＯ１からＤＡ変換部３０に出力する。出力端子ＶＯＵＴ＿ＬＤＯ１は、第１出力端子の一例である。本例の第１回路部２１は、トランジスタＴｒ１、トランジスタＴｒ２、抵抗Ｒ１、抵抗Ｒ２および増幅器ＡＭＰ１を有する。本例の第１回路部２１は、専用電源として、入力端子ＶＩＮ＿ＬＤＯ１およびグラウンド端子ＧＮＤ＿ＬＤＯ１を備える。
【００１７】
増幅器ＡＭＰ１は、安定して電源電圧Ｖｃｃを出力するためのエラーアンプとして機能する。増幅器ＡＭＰ１の正側入力端子には、抵抗Ｒ１を介してレギュレータ電圧ＶＲＥＧが入力される。増幅器ＡＭＰ１の負側入力端子は、出力端子ＶＯＵＴ＿ＬＤＯ１に接続される。また、増幅器ＡＭＰ１の出力端子は、トランジスタＴｒ１のベース端子に接続される。
【００１８】
トランジスタＴｒ１は、ＮＰＮのバイポーラトランジスタである。トランジスタＴｒ１のコレクタ端子は、抵抗Ｒ２を介して入力端子ＶＩＮ＿ＬＤＯ１に接続される。また、トランジスタＴｒ１のコレクタ端子は、トランジスタＴｒ２のベース端子に接続される。トランジスタＴｒ１のエミッタ端子は、基準電位に設定される。
【００１９】
トランジスタＴｒ２は、ＰＮＰのバイポーラトランジスタである。トランジスタＴｒ２のエミッタ端子は、入力端子ＶＩＮ＿ＬＤＯ１に接続され、トランジスタＴｒ２のコレクタ端子は、出力端子ＶＯＵＴ＿ＬＤＯ１に接続される。トランジスタＴｒ２のベース・エミッタ端子間には抵抗Ｒ２が設けられている。
【００２０】
第２回路部２２は、入力端子ＶＩＮ＿ＬＤＯ２に入力された電圧に応じた参照電圧Ｖｒｅｆを生成する。第２回路部２２は、生成した参照電圧Ｖｒｅｆを出力端子ＶＯＵＴ＿ＬＤＯ２からＤＡ変換部３０に出力する。出力端子ＶＯＵＴ＿ＬＤＯ２は、第２出力端子の一例である。第２回路部２２は、レギュレータ部２３が生成した電圧に基づいて動作する。本例の第２回路部２２は、トランジスタＴｒ３、トランジスタＴｒ４、抵抗Ｒ３、抵抗Ｒ４および増幅器ＡＭＰ２を有する。第２回路部２２は、[0]低ノイズ、且つ、低消費電力の回路であることが好ましい。例えば、第２回路部２２は、増幅器ＡＭＰ２の入力トランジスタサイズを第１回路部２１の増幅器ＡＭＰ１の入力トランジスタサイズよりも大きくし、かつ、第２回路部２２の増幅器ＡＭＰ２の電流を第１回路部２１の増幅器ＡＭＰ１の電流よりも増やして低ノイズを実現する。本例の第２回路部２２は、専用電源として、入力端子ＶＩＮ＿ＬＤＯ２およびグラウンド端子ＧＮＤ＿ＬＤＯ２を備える。
【００２１】
増幅器ＡＭＰ２は、安定して参照電圧Ｖｒｅｆを出力するためのエラーアンプとして機能する。増幅器ＡＭＰ２の正側入力端子には、抵抗Ｒ３を介してレギュレータ電圧ＶＲＥＧが入力される。増幅器ＡＭＰ２の負側入力端子は、出力端子ＶＯＵＴ＿ＬＤＯ２に接続される。また、増幅器ＡＭＰ２の出力端子は、トランジスタＴｒ３のベース端子に接続される。
【００２２】
トランジスタＴｒ３は、ＮＰＮのバイポーラトランジスタである。トランジスタＴｒ３のコレクタ端子は、抵抗Ｒ４を介して入力端子ＶＩＮ＿ＬＤＯ２に接続される。また、トランジスタＴｒ３のコレクタ端子は、トランジスタＴｒ４のベース端子に接続される。トランジスタＴｒ３のエミッタ端子は、基準電位に設定される。
【００２３】
トランジスタＴｒ４は、ＰＮＰのバイポーラトランジスタである。トランジスタＴｒ４のエミッタ端子は、入力端子ＶＩＮ＿ＬＤＯ２に接続され、トランジスタＴｒ４のコレクタ端子は、出力端子ＶＯＵＴ＿ＬＤＯ２に接続される。トランジスタＴｒ４のベース・エミッタ端子間には抵抗Ｒ４が設けられている。
【００２４】
ここで、第１回路部２１および第２回路部２２の駆動能力は、電源電圧Ｖｃｃおよび参照電圧Ｖｒｅｆのそれぞれに要求される駆動能力に応じて最適化されてよい。即ち、第１回路部２１および第２回路部２２の駆動能力が互いに異なっていてよい。本明細書において、駆動能力とは電流の供給能力を指す。電源電圧Ｖｃｃを生成する第１回路部２１は、参照電圧Ｖｒｅｆを生成する第２回路部２２よりも大きな駆動能力が要求される場合がある。
【００２５】
本例の第１回路部２１は、第２回路部２２よりも駆動能力が高い。即ち、第２回路部２２の駆動能力を必要以上に大きくする必要がない。したがって、第１回路部２１および第２回路部２２の駆動能力は、電源電圧Ｖｃｃおよび参照電圧Ｖｒｅｆの生成に必要な大きさの駆動能力に設定されるので、消費電力を低減できる。なお、本例の第１回路部２１は、出力トランジスタであるトランジスタＴｒ２のサイズを、第２回路部２２の出力トランジスタであるトランジスタＴｒ４のサイズよりも大きくすることにより、電流駆動能力を上げてよい。
【００２６】
また、第１回路部２１および第２回路部２２のノイズ特性は、電源電圧Ｖｃｃおよび参照電圧Ｖｒｅｆのそれぞれに要求されるノイズ特性に応じて最適化されてよい。即ち、第１回路部２１および第２回路部２２のノイズ特性が互いに異なっていてよい。参照電圧Ｖｒｅｆを生成する第２回路部２２は、電源電圧Ｖｃｃを生成する第１回路部２１よりも優れたノイズ特性が要求される場合がある。
【００２７】
本例の第２回路部２２は、第１回路部２１よりも低ノイズである。即ち、第１回路部２１のノイズ特性を必要以上に向上させる必要がない。つまり、第１回路部２１および第２回路部２２のノイズ特性は、電源電圧Ｖｃｃおよび参照電圧Ｖｒｅｆに影響を与えない程度のノイズ特性に設定されるので、オーバースペックな電源部２０を設ける必要がなくコストが削減される。
【００２８】
レギュレータ部２３は、予め定められたレギュレータ電圧ＶＲＥＧを生成する。レギュレータ部２３は、第１回路部２１および第２回路部２２に共通に設けられる。レギュレータ部２３には、第１回路部２１および第２回路部２２に共通のイネーブル端子ＥＮが設けられる。本例のレギュレータ部２３は、５．０Ｖのレギュレータ電圧ＶＲＥＧを生成する。
【００２９】
レギュレータ部２３の電源電圧は、第１回路部２１側の入力端子ＶＩＮ＿ＬＤＯ１および第２回路部２２側の入力端子ＶＩＮ＿ＬＤＯ２のいずれかの入力端子から供給される。本例のレギュレータ部２３の電源電圧は、第２回路部２２側の入力端子ＶＩＮ＿ＬＤＯ２から供給される。レギュレータ部２３の電源電圧は、低ノイズであることが望ましい。そのため、駆動能力が高い第１回路部２１よりも、低ノイズである第２回路部２２の電源電圧を用いる方が好ましい。本例では、第２回路部２２と共通の入力端子ＶＩＮ＿ＬＤＯ２から、レギュレータ部２３の電源電圧が入力される。なお、第２回路部２２の入力端子ＶＩＮ＿ＬＤＯ２は、第２回路部２２が第１回路部２１よりも駆動能力が小さくてよいので、第１回路部２１の入力端子ＶＩＮ＿ＬＤＯ１よりも駆動能力に余裕がある。
【００３０】
本例の第１回路部２１および第２回路部２２は、共通の基板に設けられる。また、レギュレータ部２３も、第１回路部２１および第２回路部２２と共通の基板に設けられる。このように、第１回路部２１、第２回路部２２およびレギュレータ部２３は、共通の基板に集積されている。
【００３１】
レギュレータ部２３は、第１回路部２１と第２回路部２２との間に設けられる。即ち、出力端子ＶＯＵＴ＿ＬＤＯ１は、共通の基板において、出力端子ＶＯＵＴ＿ＬＤＯ２と反対側の端部に設けられる。本例のイネーブル端子ＥＮは、出力端子ＶＯＵＴ＿ＬＤＯ１と出力端子ＶＯＵＴ＿ＬＤＯ２との間に設けられる。これにより、第１回路部２１と第２回路部２２との間に温度差が生じにくく、環境温度の差によって第１回路部２１および第２回路部２２の特性に差が生じるのを抑制できる。したがって、第１回路部２１と第２回路部２２とがアイソレーションされる。
【００３２】
［実施例２］
図３は、実施例２に係るオーディオシステム１００の構成の一例を示す。本例では、実施例１に係るオーディオシステム１００と異なる点について主に説明する。本例のオーディオシステム１００は、システムクロックが１系統に統一されている場合の一例である。
【００３３】
本例のオーディオシステム１００は、ＤＣ−ＤＣ変換部１０およびＤＡ変換部３０に共通のクロック信号ＣＬＫを入力する点で実施例１に係るオーディオシステム１００と異なる。また、オーディオシステム１００は、電源部２０の代わりに第１電源部５１および第２電源部５２を備える点で実施例１に係るオーディオシステム１００と異なる。
【００３４】
ＤＣ−ＤＣ変換部１０は、ＤＡ変換部３０に入力されるクロック信号ＣＬＫと共通のクロック信号ＣＬＫが入力される。本明細書において、共通のクロック信号ＣＬＫとは、ＤＡ変換部３０に入力されるクロック信号ＣＬＫと同一のクロック信号に加えて、ＤＡ変換部３０に入力されるクロック信号ＣＬＫと同期されたクロック信号を含む。ＤＡ変換部３０に入力されるクロック信号ＣＬＫと同一のクロック信号とは、ＤＡ変換部３０に入力されるクロック信号ＣＬＫを分配した信号である。本例のＤＣ−ＤＣ変換部１０には、ＤＡ変換部３０に入力されるクロック信号ＣＬＫと同一のクロック信号が入力される。これにより、ＤＣ−ＤＣ変換部１０のスイッチングタイミングとＤＡ変換部３０の動作タイミングが同期されている。ＤＣ−ＤＣ変換部１０は、クロック信号ＣＬＫに応じて、予め定められた電圧を出力する。
【００３５】
第１電源部５１は、ＤＡ変換部３０に電源電圧Ｖｃｃを与える。一方、第２電源部５２は、ＤＡ変換部３０に参照電圧Ｖｒｅｆを与える。第１電源部５１および第２電源部５２は、互いに個別に設けられる。互いに個別に設けられるとは、第１電源部５１および第２電源部５２が異なる基板に設けられることを指してよい。また、互いに個別に設けられるとは、第１電源部５１および第２電源部５２が共有する回路を有さないことを指してよい。本例の第１電源部５１および第２電源部５２は、図２で示したような共通のレギュレータ部を有さない。なお、本例の第１電源部５１および第２電源部５２は、同一の駆動能力およびノイズ特性を有する。
【００３６】
本例のオーディオシステム１００は、システムクロックを１系統に統合し、システムを同期設計することにより、システム内のデジタル回路の動作周期に起因するノイズ成分の予測や制御を簡便化している。これにより、オーディオシステム１００は、ノイズ対策を含むシステム設計を容易にできる。
【００３７】
［実施例３］
図４は、実施例３に係るオーディオシステム１００の構成の一例を示す。本例のＤＣ−ＤＣ変換部１０は、分周回路１１および位相調整回路１２を備える。また、ＤＡ変換部３０は、リサンプリング回路３１を備える。本例のオーディオシステム１００は、分周回路１１、位相調整回路１２およびリサンプリング回路３１を備える点で実施例２に係るオーディオシステム１００と異なる。
【００３８】
分周回路１１は、ＤＣ−ＤＣ変換部１０に入力されたクロック信号ＣＬＫを分周する。分周回路１１は、分周したクロック信号ＣＬＫを位相調整回路１２に出力してよい。ＤＣ−ＤＣ変換部１０は、分周されたクロック信号ＣＬＫに応じてスイッチングする。
【００３９】
位相調整回路１２は、ＤＡ変換部３０に入力されるクロック信号ＣＬＫの位相と、ＤＣ−ＤＣ変換部１０に入力されるクロック信号ＣＬＫの位相との関係を調整する。一例において、位相調整回路は、ＤＣ−ＤＣ変換部１０のスイッチングタイミングとＤＡ変換部３０の動作タイミングの位相を微調する。例えば、位相調整回路は、ＤＣ−ＤＣ変換部１０とＤＡ変換部３０のクロック信号を半周期ずらす。これにより、ＤＣ−ＤＣ変換部１０は、ＤＡ変換部３０から出力部４０に入力されたアナログ信号が劣化するのを防止する。なお、位相調整回路１２は、ＤＡ変換部３０および出力部４０の少なくとも１つに設けられてよい。但し、ＤＡ変換部３０の動作がＤＣ−ＤＣ変換部１０の動作よりも繊細なので、ＤＡ変換部３０の位相を固定して、ＤＣ−ＤＣ変換部１０の位相を調整することが好ましい。
【００４０】
リサンプリング回路３１は、分周回路１１が分周したクロック信号ＣＬＫをリサンプリングする。リサンプリング回路３１は、ＤＡ変換部３０に入力されたクロック信号ＣＬＫで、分周されたクロック信号ＣＬＫをリサンプリングしてよい。また、リサンプリング回路３１は、ＤＣ−ＤＣ変換部１０に設けられてもよい。この場合、ＤＣ−ＤＣ変換部１０は、入力されたクロック信号ＣＬＫで、分周回路１１が分周したクロック信号ＣＬＫをリサンプリングする。なお、ＤＣ−ＤＣ変換部１０は、ＤＣ−ＤＣ変換部１０のスイッチング素子に入力されるクロック信号ＣＬＫを検出する検出端子を備えてもよい。この場合、ＤＣ−ＤＣ変換部１０の外部でクロック信号ＣＬＫがサンプリングされて、位相が調整されてよい。
【００４１】
以上の通り、本例のオーディオシステム１００は、ＤＣ−ＤＣ変換部１０およびＤＡ変換部３０に共通のクロック信号ＣＬＫが入力される。したがって、オーディオシステム１００は、ＤＡ変換部３０からのアナログ信号出力の特性や音質に最適なタイミングに制御できる。また、オーディオシステム１００は、ＤＣ−ＤＣ変換部１０側とＤＡ変換部３０側の位相関係を調整することにより、ＤＡ変換時に発生するノイズを抑制できる。
【００４２】
［実施例４］
図５は、実施例４に係るオーディオシステム１００の構成の一例を示す。本例では、他の実施例と異なる点について主に説明する。
【００４３】
本例のオーディオシステム１００は、ＤＣ−ＤＣ変換部１０およびＤＡ変換部３０に共通のクロック信号ＣＬＫを入力する点で、実施例１に係るオーディオシステム１００と異なる。これにより、本例のオーディオシステム１００は、ＤＡ変換部３０からのアナログ信号出力の特性や音質に最適なタイミングに制御できる。また、オーディオシステム１００は、ＤＣ−ＤＣ変換部１０側とＤＡ変換部３０側の位相関係を調整することにより、ＤＡ変換時に発生するノイズを抑制できる。
【００４４】
また、本例のオーディオシステム１００は、ＤＡ変換部３０の参照電圧Ｖｒｅｆおよび電源電圧Ｖｃｃを出力する共通の電源部２０を備える点で実施例２に係るオーディオシステム１００と異なる。即ち、本例のオーディオシステム１００は、電源電圧Ｖｃｃおよび参照電圧Ｖｒｅｆを共通の電源部２０で生成することにより、回路構成の少なくとも一部を共通化できる。これにより、オーディオシステム１００は、オーディオシステム１００のトータル面積を小さくできる。また、オーディオシステム１００は、駆動能力およびノイズ特性に関し、電源電圧Ｖｃｃを生成する第１回路部２１と、参照電圧Ｖｒｅｆを生成する第２回路部２２とを最適化できる。
【００４５】
［比較例１］
図６は、比較例１に係るオーディオシステム５００の構成を示す。本例のオーディオシステム５００は、ＤＣ−ＤＣ変換部５１０、ＤＡ変換部５３０、出力部５４０、電源部５５１および電源部５５２を備える。出力部５４０は、増幅部５４１および切替部５４２を有する。本例のオーディオシステム５００は、システムクロックを２系統有する。
【００４６】
オーディオシステム５００は、ＤＣ−ＤＣ変換部５１０にクロック信号ＣＬＫ１を入力し、ＤＡ変換部５３０にクロック信号ＣＬＫ２を入力する。つまり、ＤＣ−ＤＣ変換部５１０およびＤＡ変換部５３０に入力されるクロック信号が共通でない。したがって、ＤＣ−ＤＣ変換部５１０のスイッチングタイミングとＤＡ変換部５３０の動作タイミングが同期されていない。よって、クロック信号ＣＬＫ１とクロック信号ＣＬＫ２との間の位相の調整がなされていないので、タイミングが悪い場合、ＤＡ変換部５３０からのアナログ信号の出力特性や音質が劣化する。また、クロック信号ＣＬＫ１およびクロック信号ＣＬＫ２の間の位相の調整がなされていない場合、オーディオシステム５００の製品毎、又はシステムを起動する毎に動作タイミングが異なる。そのため、ＤＡ変換部５３０からのアナログ信号の出力特性や音質が不安定となる。
【００４７】
また、オーディオシステム５００は、ＤＡ変換部５３０の電源電圧Ｖｃｃを出力する電源部５５１と、ＤＡ変換部５３０の参照電圧Ｖｒｅｆを出力する電源部５５２とを互いに個別に設ける。即ち、電源部５５１および電源部５５２は、異なる基板に設けられている。また、電源部５５１および電源部５５２は、レギュレータ部を共有しておらず、それぞれがレギュレータ部を有している。本例のオーディオシステム５００は、電源部５５１および電源部５５２を個別に設けるので、オーディオシステム５００のトータル面積が大きくなる。また、駆動能力とノイズについて、オーバースペックな電源部を設けなければならない。つまり、電源電圧Ｖｃｃよりも駆動能力が要求されない参照電圧Ｖｒｅｆを生成する電源部５５２についても、必要以上の駆動能力が与えられている。このように、本例の電源部５５１および電源部５５２は、最適化されていないので電源電圧Ｖｃｃおよび参照電圧Ｖｒｅｆの両方の要求特性を満たす必要がある。
【００４８】
図７は、第１回路部２１の具体的な回路構成の一例を示す。本例の回路構成は、第１回路部２１のノイズを低減するための回路構成の一例である。第１回路部２１は、増幅器ＡＭＰ１、トランジスタＴｒ１、トランジスタＴｒ２、抵抗Ｒ１および抵抗Ｒ２を備える。同図では、ノイズ対策の説明のための３つの領域α１、領域β１および領域γ１が図示されている。本例の端子ＮＬ＿ＬＤＯ１は、容量Ｃ＿ＮＰに接続されている。なお、第２回路部２２のノイズを低減するための回路構成も、基本的には本例の第１回路部２１と同様に考えることができる。
【００４９】
領域α１において、ローパスの効果が十分に大きくなるように、抵抗Ｒ１の抵抗値を大きく設定する。一例において、抵抗Ｒ１の抵抗値は、音声帯域のノイズを小型セラミックコンデンサでカットするのに十分なローパス効果が得られる程度に設定される。例えば、１０μＦ程度の小型セラミックコンデンサで、ノイズをカットすることにより、数Ｈｚ以下の信号となる。これにより、第１回路部２１が生成する電源電圧Ｖｃｃのノイズが低減される。第２回路部２２の場合も、ローパスの効果が十分に大きくなるように、抵抗Ｒ３の抵抗値を大きく設定することにより、参照電圧Ｖｒｅｆのノイズを低減できる。
【００５０】
領域β１において、増幅器ＡＭＰ１の入力トランジスタのサイズを大きくする。これにより、増幅器ＡＭＰ１の入力トランジスタのベース抵抗が減少し、コレクタ電流が増加するので相互コンダクタンス（ｇｍ）が大きくなる。よって、増幅器ＡＭＰ１の入力トランジスタのノイズが低減される。なお、第２回路部２２の場合も、増幅器ＡＭＰ２の入力トランジスタのサイズを大きくすることにより、増幅器ＡＭＰ２の入力トランジスタのノイズが低減される。
【００５１】
領域γ１において、増幅器ＡＭＰ１の負側入力端子と出力端子ＶＯＵＴ＿ＬＤＯ１との間に抵抗を有さない。第１回路部２１をフォロア構成とすることにより、第１回路部２１の出力抵抗ノイズがなくなる。なお、第２回路部２２の場合も、増幅器ＡＭＰ２の負側入力端子と出力端子ＶＯＵＴ＿ＬＤＯ２との間に抵抗を設けないことにより、第２回路部２２の出力抵抗ノイズを抑制できる。
【００５２】
以上の通り、本例のオーディオシステム１００は、第１回路部２１のノイズを低減できる。よって、オーディオシステム１００の音質が向上する。なお、領域α１，β１，γ１におけるノイズ低減の考え方は、第２回路部２２においても同様に適用される。
【００５３】
図８は、第１回路部２１およびレギュレータ部２３の具体的な回路構成の一例を示す。本例のレギュレータ部２３は、バンドギャップ回路２４を有する。同図では、電源電圧変動除去比（ＰＳＲＲ：Ｐｏｗｅｒ  Ｓｕｐｐｌｙ  Ｒｅｊｅｃｔｉｏｎ  Ｒａｔｉｏ）対策の説明のための３つの領域α２、領域β２および領域γ２が図示されている。なお、同図では、説明を簡潔にするため第２回路部２２を省略している。
【００５４】
バンドギャップ回路２４は、予め定められたバンドギャップ電圧を出力する。レギュレータ部２３は、抵抗Ｒ５および抵抗Ｒ６の比でバンドギャップ回路２４が出力したバンドギャップ電圧を抵抗分割する。これにより、レギュレータ部２３は、レギュレータ電圧ＶＲＥＧを生成する。本例の抵抗Ｒ５は可変抵抗である。ここで、抵抗Ｒ５の抵抗値と抵抗Ｒ６の抵抗値は、環境温度に依存する。本例のレギュレータ部２３は、複数の抵抗からなる抵抗Ｒ５および抵抗Ｒ６のユニットが交互にレイアウトされるように配置される。これにより、第１回路部２１に対する環境温度の影響と、第２回路部２２に対する環境温度の影響とが同程度となる。したがって、本例の電源部２０では、レギュレータ電圧ＶＲＥＧがチップ内の局所的な温度上昇の影響を受けにくくなる。即ち、電源部２０のアイソレーションが保たれる。
【００５５】
領域α２において、バンドギャップ回路２４は、電源電圧２ｎｄＶｃｃを電源として、予め定められた電圧を与える。電源電圧２ｎｄＶｃｃは、第２回路部２２の入力端子ＶＩＮ＿ＬＤＯ２の入力に基づく電源電圧である。本例の電源電圧２ｎｄＶｃｃは高ゲイン広帯域特性となるように設定されている。電源電圧２ｎｄＶｃｃを高ゲイン広帯域特性とすると、クロック信号の位相調整を行わない場合、クロック信号の位相補償が困難であった。しかしながら、ＤＣ−ＤＣ変換部１０およびＤＡ変換部３０に入力されるクロック信号ＣＬＫを共通とすることにより、オーディオシステム１００は位相補償を実現できる。
【００５６】
領域β２において、本例のレギュレータ部２３は、抵抗ＲＮＰおよび容量ＣＮＰを有する。抵抗ＲＮＰおよび容量ＣＮＰは、ローパスを構成する。これにより、レギュレータ部２３が出力するレギュレータ電圧ＶＲＥＧのＰＳＲＲが向上する。
【００５７】
領域γ２において、第１回路部２１は、増幅器ＡＭＰ１と出力端子ＶＯＵＴ＿ＬＤＯ１との間に抵抗が設けられていない。即ち、第１回路部２１の出力帰還部の抵抗がないので、ノイズが低減される。また、レギュレータ電圧ＶＲＥＧのノイズゲインがなくなることによっても、ノイズが低減される。したがって、このようなフォロア構成によって、電源部２０のノイズが低減される。
【００５８】
なお、本例のレギュレータ部２３は、入力端子ＶＩＮ＿ＬＤＯ２と接続されている。即ち、レギュレータ部２３の電源電力は、低ノイズの第２回路部２２側の電源から供給される。したがって、レギュレータ部２３は、レギュレータ電圧ＶＲＥＧのノイズを低減できる。
【００５９】
本例の第１回路部２１およびレギュレータ部２３は、以上の構成を有することにより、オーディオシステム１００のＰＳＲＲを向上させる。これにより、本例のオーディオシステム１００は、ＤＣ−ＤＣ変換部１０の出力が変動しても、電源電圧Ｖｃｃを一定に保つことができる。よって、オーディオシステム１００の音質が向上する。
【００６０】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００６１】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００６２】
１０・・・ＤＣ−ＤＣ変換部、１１・・・分周回路、１２・・・位相調整回路、２０・・・電源部、２１・・・第１回路部、２２・・・第２回路部、２３・・・レギュレータ部、２４・・・バンドギャップ回路、３０・・・ＤＡ変換部、３１・・・リサンプリング回路、４０・・・出力部、４１・・・増幅部、４２・・・切替部、５１・・・第１電源部、５２・・・第２電源部、１００・・・オーディオシステム、５００・・・オーディオシステム、５１０・・・ＤＣ−ＤＣ変換部、５３０・・・ＤＡ変換部、５４０・・・出力部、５４１・・・増幅部、５４２・・・切替部、５５１・・・電源部、５５２・・・電源部
【図１】
2018142890.tif 000003
【図２】
2018142890.tif 000004
【図３】
2018142890.tif 000005
【図４】
2018142890.tif 000006
【図５】
2018142890.tif 000007
【図６】
2018142890.tif 000008
【図７】
2018142890.tif 000009
【図８】
2018142890.tif 000010