(57)【要約】【課題】内蔵する半導体素子の熱放散性に優れ、半導体素子の性能を十分に発揮させることが可能な半導体素子内蔵配線基板およびその製造方法を提供すること。【解決手段】一方の主面に電極端子１ａを有する半導体素子１と、半導体素子１の側面に接触または近接して設けられた複数の位置決めガイド６と、半導体素子１の側面と位置決めガイド６との間を固着している接着剤７と、半導体素子１の一方の主面側に封止樹脂の層を有するようにして半導体素子１および位置決めガイド６および接着剤７を埋設するとともに封止樹脂の層に電極端子１ａを底面とする複数のビアホール２ａが形成された略四角平板状の封止樹脂体２と、ビアホール２ａ内および封止樹脂体２の表面に被着された配線導体４と、を具備して成る半導体素子内蔵配線基板であって、半導体素子１の他方の主面は、接着剤７が固着されておらず、外部に直接露出している。【選択図】図１
2018006692.tif 000002
【特許請求の範囲】
【請求項１】
一方の主面に複数の電極端子を有する四角平板状の半導体素子と、前記半導体素子の側面に接触または近接して設けられた位置決めガイドと、前記半導体素子の側面と前記位置決めガイドとの間を固着している接着剤と、前記一方の主面側に封止樹脂の層を有するようにして前記半導体素子および前記位置決めガイドおよび前記接着剤が埋設されているとともに前記封止樹脂の層に前記電極端子を底面とする複数のビアホールが形成された略四角平板状の封止樹脂体と、前記ビアホール内および前記一方の主面側の前記封止樹脂体の表面に被着された配線導体と、を具備して成る半導体素子内蔵配線基板であって、前記半導体素子の他方の主面は、前記接着剤が固着されておらず、外部に直接露出していることを特徴とする半導体素子内蔵配線基板。
【請求項２】
平坦な支持面を有する支持基板の前記支持面上に、該支持面から分離可能な状態で金属箔を支持する工程と、
前記金属箔上に半導体素子を位置決めするための凸状の位置決めガイドを、前記半導体素子の側面に接触または近接する位置に形成する工程と、
一方の主面に複数の電極端子を有する四角平板状の半導体素子を、前記金属箔上に、前記半導体素子の他方の主面が前記金属箔に密着するようにして、前記側面を前記位置決めガイドに接触または近接させて載置するとともに、該半導体素子の側面と前記位置決めガイドとの間を接着剤で固着する工程と、
前記半導体素子が載置された前記金属箔上に、前記半導体素子および前記位置決めガイドおよび前記接着剤を埋設するとともに前記半導体素子上に封止樹脂の層が形成されるようにして四角平板状の封止樹脂体を積層する工程と、
前記封止樹脂の層に前記電極端子を底面とするビアホールを形成するとともに前記ビアホール内および前記一方の主面側の前記封止樹脂体の表面に配線導体を形成する工程と、
前記封止樹脂体と前記半導体素子および前記位置決めガイドおよび前記接着剤と前記配線導体とを含む複合体を前記金属箔とともに前記支持基板から分離する工程と、
前記複合体から前記金属箔をエッチング除去し、前記半導体素子の前記他方の主面を外部に直接露出させる工程と、
を行うことを特徴とする半導体素子内蔵配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子内蔵配線基板およびその製造方法に関するものである。
【背景技術】
【０００２】
近時、配線基板の内部に半導体素子を内蔵した半導体素子内蔵配線基板が提案されている。図１５は、従来の半導体素子内蔵配線基板の例を示す概略断面図である。
【０００３】
従来の半導体素子内蔵配線基板は、主として、半導体素子１１と、封止樹脂体１２と、ビルドアップ樹脂層１３と、配線導体１４と、ソルダーレジスト層１５と、接着剤１６とを具備して成る。
【０００４】
半導体素子１１は、四角平板状である。半導体素子１１は、その下面に複数の電極端子１１ａを有している。半導体素子１１は、電極端子１１ａを下にして封止樹脂体１２の上面側の中央部に埋設されている。半導体素子１１は、例えばマイクロプロセッサーやメモリである。
【０００５】
封止樹脂体１２は、略四角平板状である。封止樹脂体１２の上面は、半導体素子１１の上面より若干高い位置にある。半導体素子１１の下には、封止樹脂の層が存在している。封止樹脂体１２は、半導体素子１１の下方に複数のビアホール１２ａを有している。ビアホール１２ａは、半導体素子１１の電極端子１１ａを底面としている。
【０００６】
ビルドアップ樹脂層１３は、封止樹脂体１２の下面側に複数層積層されている。各ビルドアップ樹脂層１３は、複数のビアホール１３ａを有している。ビアホール１３ａは、各ビルドアップ樹脂層１３の上面から下面にかけて貫通している。
【０００７】
配線導体１４は、封止樹脂体１２の下面およびビアホール１２ａの内部ならびに各ビルドアップ樹脂層１３の表面およびビアホール１３ａの内部に被着されている。
【０００８】
ソルダーレジスト層１５は、最下層のビルドアップ樹脂層１３の下面側に被着されている。ソルダーレジスト層１５は、配線導体１４の一部を露出させる開口部１５ａを有している。この開口部１５ａを介して半導体素子１１と外部との電気的な接続を可能としている。
【０００９】
さらに、この従来の半導体素子内蔵配線基板においては、半導体素子１１の上面は、接着剤１６で被覆されている。接着剤１６は、後述するように、この従来の半導体素子内蔵配線基板を製造する際に、半導体素子１１を所定の位置に固定するために用いられたものであり、それがそのまま残っているものである。
【００１０】
ここで、この従来の半導体素子内蔵配線基板を製造する方法を説明する。
【００１１】
先ず、図１６に示すように、支持基板３１の上下面にキャリア付き金属箔３２を積層する。
【００１２】
支持基板３１は、剛性を有する材料から成る四角平板状である。支持基板３１は、平坦な上下面を支持面として有している。
【００１３】
キャリア付き金属箔３２は、キャリア金属箔３２ａ上に金属箔３２ｂを互いに分離可能に積層して成る。
【００１４】
次に、図１７に示すように、金属箔３２ｂ上に半導体素子１１を固定する。半導体素子１１は、その電極端子１１ａの形成面が外側となるように固定する。半導体素子１１の固定は、接着剤１６により行う。
【００１５】
次に、図１８に示すように、半導体素子１１を埋設するようにして、銅箔３２ｂ上に封止樹脂体１２を積層する。封止樹脂層１２は、半導体素子１の上を覆う封止樹脂の層を有する。
【００１６】
次に、図１９に示すように、半導体素子１１上の封止樹脂体１２にビアホール１２ａを形成する。ビアホール１２ａは、半導体素子１１の電極端子１１ａを底面とする。
【００１７】
次に、図２０に示すように、封止樹脂体１２の表面およびビアホール１２ａ内に配線導体１４を形成する。
【００１８】
次に、図２１に示すように、配線導体１４が形成された封止樹脂体１２上にビルドアップ樹脂層１３を積層する。
【００１９】
次に、図２２に示すように、ビルドアップ樹脂層１３にビアホール１３ａを形成する。ビアホール１３ａは、下層の配線導体１４を底面とする。
【００２０】
次に、図２３に示すように、ビルドアップ樹脂層１３の表面およびビアホール１３ａ内に配線導体１４を形成する。
【００２１】
次に、図２４に示すように、次層のビルドアップ樹脂層１３および配線導体１４を同様にして形成する。
【００２２】
次に、図２５に示すように、最表層のビルドアップ樹脂層１３および配線導体１４上にソルダーレジスト層１５を形成する。
【００２３】
次に、図２６に示すように、キャリア金属箔３２ａと金属箔３２ｂとの間を分離する。
【００２４】
最後に、図２７に示すように、金属箔３２ｂをエッチング除去する。これにより、図１５に示した従来の半導体素子内蔵配線基板が製造される。
【００２５】
しかしながら、この従来の半導体素子内蔵配線基板によれば、封止樹脂体１２に埋設された半導体素子１１の表面に接着剤１６の層が残ったままになっている。この接着剤１６の層は、熱伝導率が低いことから、半導体素子１１が作動時に発生する熱を外部に良好に放散するのを妨げてしまう。したがって、半導体素子１１が高温となってしまい、半導体素子１１の性能を十分に発揮させることが困難であるという問題点があった。
【先行技術文献】
【特許文献】
【００２６】
【特許文献１】特開２０１５−２８９８６号公報
【発明の概要】
【発明が解決しようとする課題】
【００２７】
本発明は、内蔵する半導体素子の熱放散性に優れ、半導体素子の性能を十分に発揮させることが可能な半導体素子内蔵配線基板およびその製造方法を提供することを課題とするものである。
【課題を解決するための手段】
【００２８】
本発明の半導体素子内蔵配線基板は、一方の主面に複数の電極端子を有する四角平板状の半導体素子と、前記半導体素子の側面に接触または近接して設けられた位置決めガイドと、前記半導体素子の側面と前記位置決めガイドとの間を固着している接着剤と、前記一方の主面側に封止樹脂の層を有するようにして前記半導体素子および前記位置決めガイドおよび前記接着剤が埋設されているとともに前記封止樹脂の層に前記電極端子を底面とする複数のビアホールが形成された略四角平板状の封止樹脂体と、前記ビアホール内および前記一方の主面側の前記封止樹脂体の表面に被着された配線導体と、を具備して成る半導体素子内蔵配線基板であって、前記半導体素子の他方の主面は、前記接着剤が固着されておらず、外部に直接露出していることを特徴とするものである。
【００２９】
また、本発明の半導体素子内蔵配線基板の製造方法は、平坦な支持面を有する支持基板の前記支持面上に、該支持面から分離可能な状態で金属箔を支持する工程と、前記金属箔上に半導体素子を位置決めするための凸状の位置決めガイドを、前記半導体素子の側面に接触または近接する位置に形成する工程と、一方の主面に複数の電極端子を有する四角平板状の半導体素子を、前記金属箔上に、前記半導体素子の他方の主面が前記金属箔に密着するようにして、前記側面を前記位置決めガイドに接触または近接させて載置するとともに、該半導体素子の側面と前記位置決めガイドとの間を接着剤で固着する工程と、前記半導体素子が載置された前記金属箔上に、前記半導体素子および前記位置決めガイドおよび前記接着剤を埋設するとともに前記半導体素子上に封止樹脂の層が形成されるようにして四角平板状の封止樹脂体を積層する工程と、前記封止樹脂の層に前記電極端子を底面とするビアホールを形成するとともに前記ビアホール内および前記一方の主面側の前記封止樹脂体の表面に配線導体を形成する工程と、前記配線導体が形成された前記封止樹脂体および該封止樹脂体に埋設された前記半導体素子および前記位置決めガイドおよび前記接着剤を含む複合体を前記金属箔とともに前記支持基板から分離する工程と、前記複合体から前記金属箔をエッチング除去し、前記半導体素子の前記他方の主面を外部に直接露出させる工程と、を行うことを特徴とするものである。
【発明の効果】
【００３０】
本発明の半導体素子内蔵配線基板によれば、接着剤は、半導体素子の側面と位置決めガイドとの間を固着しており、外部に直接露出する半導体素子の他方の主面には固着されていない。したがって、半導体素子が作動時に発生する熱は、外部に直接露出した他方の主面から良好に放散される。その結果、内蔵する半導体素子の熱放散性に優れ、半導体素子の性能を十分に発揮させることが可能な半導体素子内蔵配線基板を提供することができる。
【００３１】
また、本発明の半導体素子内蔵配線基板の製造方法によれば、金属箔上に半導体素子を位置決めするための凸状の位置決めガイドを半導体素子の側面に接触または近接する位置に形成し、次に、一方の主面に複数の電極端子を有する四角平板状の半導体素子を、金属箔上に、半導体素子の他方の主面が金属箔に密着するようにして、半導体素子の側面を位置決めガイドに接触または近接させて載置するとともに、半導体素子の側面と位置決めガイドとの間を接着剤で固着し、次に、半導体素子が載置された金属箔上に、半導体素子および位置決めガイドおよび接着剤を埋設するとともに半導体素子上に封止樹脂の層が形成されるようにして四角平板状の封止樹脂体を積層し、次に、封止樹脂の層に半導体素子の電極端子を底面とするビアホールを形成するとともにビアホール内および半導体素子の一方の主面側の封止樹脂体の表面に配線導体を形成し、次に、配線導体が形成された封止樹脂体および封止樹脂体に埋設された半導体素子および位置決めガイドおよび接着剤を含む複合体を金属箔とともに支持基板から分離し、最後に、この複合体から金属箔をエッチング除去し、半導体素子の他方の主面を外部に直接露出させることから、半導体素子が作動時に発生する熱をこの他方の主面から外部に良好に放散することが可能な半導体素子内蔵配線基板とすることができる。したがって、内蔵する半導体素子の熱放散性に優れ、半導体素子の性能を十分に発揮させることが可能な半導体素子内蔵配線基板の製造方法を提供することができる。
【図面の簡単な説明】
【００３２】
【図１】図１は、本発明の半導体素子内蔵配線基板の実施形態例の概略断面図である。
【図２】図２は、本発明の半導体素子内蔵配線基板の製造方法の実施形態例の工程の一つを説明するための概略断面図である。
【図３】図３は、本発明の半導体素子内蔵配線基板の製造方法の実施形態例の工程の一つを説明するための概略断面図である。
【図４】図４は、本発明の半導体素子内蔵配線基板の製造方法の実施形態例の工程の一つを説明するための概略断面図である。
【図５】図５は、本発明の半導体素子内蔵配線基板の製造方法の実施形態例の工程の一つを説明するための概略断面図である。
【図６】図６は、本発明の半導体素子内蔵配線基板の製造方法の実施形態例の工程の一つを説明するための概略断面図である。
【図７】図７は、本発明の半導体素子内蔵配線基板の製造方法の実施形態例の工程の一つを説明するための概略断面図である。
【図８】図８は、本発明の半導体素子内蔵配線基板の製造方法の実施形態例の工程の一つを説明するための概略断面図である。
【図９】図９は、本発明の半導体素子内蔵配線基板の製造方法の実施形態例の工程の一つを説明するための概略断面図である。
【図１０】図１０は、本発明の半導体素子内蔵配線基板の製造方法の実施形態例の工程の一つを説明するための概略断面図である。
【図１１】図１１は、本発明の半導体素子内蔵配線基板の製造方法の実施形態例の工程の一つを説明するための概略断面図である。
【図１２】図１２は、本発明の半導体素子内蔵配線基板の製造方法の実施形態例の工程の一つを説明するための概略断面図である。
【図１３】図１３は、本発明の半導体素子内蔵配線基板の製造方法の実施形態例の工程の一つを説明するための概略断面図である。
【図１４】図１４は、本発明の半導体素子内蔵配線基板の製造方法の実施形態例の工程の一つを説明するための概略断面図である。
【図１５】図１５は、従来の半導体素子内蔵配線基板の概略断面図である。
【図１６】図１６は、従来の半導体素子内蔵配線基板の製造方法の工程の一つを説明するための概略断面図である。
【図１７】図１７は、従来の半導体素子内蔵配線基板の製造方法の工程の一つを説明するための概略断面図である。
【図１８】図１８は、従来の半導体素子内蔵配線基板の製造方法の工程の一つを説明するための概略断面図である。
【図１９】図１９は、従来の半導体素子内蔵配線基板の製造方法の工程の一つを説明するための概略断面図である。
【図２０】図２０は、従来の半導体素子内蔵配線基板の製造方法の工程の一つを説明するための概略断面図である。
【図２１】図２１は、従来の半導体素子内蔵配線基板の製造方法の工程の一つを説明するための概略断面図である。
【図２２】図２２は、従来の半導体素子内蔵配線基板の製造方法の工程の一つを説明するための概略断面図である。
【図２３】図２３は、従来の半導体素子内蔵配線基板の製造方法の工程の一つを説明するための概略断面図である。
【図２４】図２４は、従来の半導体素子内蔵配線基板の製造方法の工程の一つを説明するための概略断面図である。
【図２５】図２５は、従来の半導体素子内蔵配線基板の製造方法の工程の一つを説明するための概略断面図である。
【図２６】図２６は、従来の半導体素子内蔵配線基板の製造方法の工程の一つを説明するための概略断面図である。
【図２７】図２７は、従来の半導体素子内蔵配線基板の製造方法の工程の一つを説明するための概略断面図である。
【発明を実施するための形態】
【００３３】
次に、本発明の半導体素子内蔵配線基板の実施形態例を添付の図面を参照して説明する。
【００３４】
図１に示すように、本例の半導体素子内蔵配線基板は、主として、半導体素子１と、封止樹脂体２と、ビルドアップ樹脂層３と、配線導体４と、ソルダーレジスト層５と、位置決めガイド６と、接着剤７とを具備して成る。
【００３５】
半導体素子１は、四角平板状である。半導体素子１は、その下面に複数の電極端子１ａを有している。半導体素子１は、電極端子１ａを下にして封止樹脂体２の上面側の中央部に埋設されている。半導体素子１は、例えばマイクロプロセッサーやメモリである。
【００３６】
封止樹脂体２は、例えばエポキシ樹脂やポリウレタン樹脂等の熱硬化性樹脂から成る。封止樹脂体２は、四角平板状である。封止樹脂体２の上面は、半導体素子１の上面と同じ高さである。半導体素子１の下には封止樹脂の層が存在している。封止樹脂体２は、半導体素子１の下方に複数のビアホール２ａを有している。ビアホール２ａは、半導体素子１の電極端子１ａを底面としている。ビアホール２ａ直径は、３０〜１００μｍ程度である。
【００３７】
ビルドアップ樹脂層３は、封止樹脂体２の下面側に複数層積層されている。ビルドアップ樹脂層３は、エポキシ樹脂等の熱硬化性樹脂から成る。各ビルドアップ樹脂層３は、複数のビアホール３ａを有している。ビアホール３ａは、各ビルドアップ樹脂層３の上面から下面にかけて貫通している。ビアホール３ａの直径は、３０〜１００μｍ程度である。
【００３８】
配線導体４は、封止樹脂体２の下面およびビアホール２ａの内部ならびに各ビルドアップ樹脂層３の表面およびビアホール３ａの内部に被着されている。配線導体４は、銅めっきから成る。配線導体４の厚みは５〜２５μｍ程度である。
【００３９】
ソルダーレジスト層５は、最下層のビルドアップ樹脂層３の下面側に被着されている。ソルダーレジスト層５は、アクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂から成る。ソルダーレジスト層５は、配線導体４の一部を露出させる開口部５ａを有している。この開口部５ａを介して半導体素子１と外部との電気的な接続が可能となる。ソルダーレジスト層５の厚みは、１０〜３０μｍ程度である。
【００４０】
さらに、本例の半導体素子内蔵配線基板においては、封止樹脂体２の上面側に半導体素子１の側面に隣接して位置決めガイド６が設けられている。位置決めガイド６は、半導体素子１を所定の位置に位置決めするためのガイドとして機能する。位置決めガイド６は、めっき金属層から成る。めっき金属としては、電解銅めっきが好適に用いられる。位置決めガイド６は、例えば、半導体素子１を囲繞する方形環状である。あるいは、少なくとも半導体素子１の各角部を挟んで互いに隣接して設けられた複数の島状である。位置決めガイド６は、半導体素子１の側面から１０μｍ未満程度離間していてもよく、あるいは半導体素子１の側面に接していてもよい。位置決めガイド６の厚みは、５〜５０μｍ程度である。
【００４１】
位置決めガイド６と半導体素子１の側面とは、接着剤７により固着されている。接着剤７は、例えばエポキシ樹脂等の熱硬化性樹脂から成る。接着剤７は、半導体素子１の上面には固着されていない。そのため、半導体素子１の上面は、外部に直接露出している。
【００４２】
このように、本例の半導体素子内蔵配線基板によれば、接着剤７は、半導体素子１の側面と位置決めガイド６との間を固着しており、外部に露出する半導体素子１の上面には、固着されていない。したがって、半導体素子１が作動時に発生する熱は、外部に直接露出した半導体素子１の上面から良好に放散される。その結果、内蔵する半導体素子１の熱放散性に優れ、半導体素子１の性能を十分に発揮させることが可能な半導体素子内蔵配線基板を提供することができる。
【００４３】
次に、本発明の半導体素子内蔵配線基板の製造方法の実施形態例を上述した半導体素子内蔵配線基板の実施形態例を製造する場合を例にとって説明する。
【００４４】
先ず、図２に示すように、支持基板２１の上下面にキャリア付き金属箔２２を積層する。
【００４５】
支持基板２１は、剛性を有する材料から成る四角平板状である。支持基板２１は、平坦な上下面を支持面として有している。支持基板２１は、例えば、ガラスクロス入りの熱硬化性樹脂から成る。
【００４６】
キャリア付き金属箔２２は、キャリア金属箔２２ａ上に金属箔２２ｂを互いに分離可能に積層して成る。キャリア金属箔２２ａの厚みは１２〜３５μｍ程度である。金属箔２２ｂの厚みは、１．５〜１２μｍ程度である。キャリア金属箔２２ａおよび金属箔２２ｂとしては、銅箔が好適に用いられる。
【００４７】
支持基板２１の上下面にキャリア付き金属箔２２を積層するには、ガラスクロスに未硬化の熱硬化性樹脂を含浸させた支持基板２１用のプリプレグの上下面にキャリア付き金属箔２２を重ねて配置するとともにこれらを加熱しながら上下からプレスする方法が用いられる。
【００４８】
次に、図３に示すように、金属箔２２ｂの表面に、位置決めガイド６を形成する。位置決めガイド６は、金属めっき層から成る。金属めっき層として電解銅めっき層が好適に用いられる。位置決めガイド６を形成するには、金属箔２２ｂの表面に、位置決めガイド６に対応する開口部を有するめっきレジスト層を形成するとともに、めっきレジスト層の開口部内に露出する金属箔２２ｂの表面に金属めっき層を所定の厚み析出させた後、めっきレジスト層を剥離除去する方法が採用される。
【００４９】
次に、図４に示すように、位置決めガイド６で囲まれた金属箔２２ｂ上に半導体素子１を載置するとともに、半導体素子１の側面と位置決めガイド６との間を接着剤７で固着する。これにより半導体素子１が金属箔２２ｂ上の所定の位置に固定される。半導体素子１は、その電極端子１ａの形成面が外側となるように固定する。このとき、接着剤７が半導体素子１と金属箔２２ｂとの間に入り込まないようにする。接着剤７としては、エポキシ樹脂等の熱硬化性樹脂を用いる。
【００５０】
次に、図５に示すように、半導体素子１が載置された金属箔２２ｂ上に封止樹脂体２を積層する。封止樹脂体２は、四角平板状である。封止樹脂体２は、半導体素子１および位置決めガイド６および接着剤７を埋設するとともに半導体素子１上に封止樹脂の層を有する。
【００５１】
次に、図６に示すように、半導体素子１上の封止樹脂体２における封止樹脂の層にビアホール２ａを形成する。ビアホール２ａは、半導体素子１の電極端子１ａを底面とする。ビアホール２ａは、レーザ加工やブラスト加工により形成される。
【００５２】
次に、図７に示すように、封止樹脂体２の表面およびビアホール２ａの内部に配線導体４を形成する。配線導体４は、銅めっき層から成る。配線導体４は、周知のセミアディティブ法により形成される。
【００５３】
次に、図８に示すように、配線導体４が形成された封止樹脂体２上に１層目のビルドアップ樹脂層３を積層する。ビルドアップ樹脂層３は、未硬化等の熱硬化性樹脂から成るシートを配線導体４が形成された封止樹脂体２上に重ねて配置するとともにこれらを加熱しながら上下からプレスすることにより積層される。
【００５４】
次に、図９に示すように、ビルドアップ樹脂層３にビアホール３ａを形成する。ビアホール３ａは、下層の配線導体４を底面とする。ビアホール３ａは、レーザ加工やブラスト加工により形成される。
【００５５】
次に、図１０に示すように、ビルドアップ樹脂層３の表面およびビアホール３ａ内に次層の配線導体４を形成する。配線導体４は、銅めっき層から成る。配線導体４は、周知のセミアディティブ法により形成される。
【００５６】
次に、図１１に示すように、次層のビルドアップ樹脂層３および配線導体４を同様にして必要に応じた層数だけ積層する。
【００５７】
次に、図１２に示すように、最表層のビルドアップ樹脂層３および配線導体４上にソルダーレジスト層５を形成する。これにより、支持基板２１の支持面に分離可能に支持された金属箔２２ｂ上に、封止樹脂体２と半導体素子１および位置決めガイド６および接着剤７と配線導体４とビルドアップ樹脂層３およびソルダーレジスト層５とを含む複合体が形成される。なお、ソルダーレジスト層５は、感光性を有する未硬化の熱硬化性樹脂のフィルムまたはペーストを最表層のビルドアップ樹脂層３および配線導体４上に被着するとともに、フォトリソグラフィ技術を用いて開口部５ａを有するパターンに露光および現像した後、熱硬化させることにより形成される。
【００５８】
次に、図１３に示すように、キャリア金属箔２２ａと金属箔２２ｂとの間を分離する。分離は、キャリア金属箔２２ａと金属箔２２ｂとの間を引き剥がすことにより行われる。
【００５９】
最後に、図１４に示すように、金属箔２２ｂをエッチング除去する。これにより、上述した実施形態例の半導体素子内蔵配線基板が完成する。
【００６０】
このように、本例の半導体素子内蔵配線基板の製造方法によれば、金属箔２２ｂ上に半導体素子１を位置決めするための凸状の位置決めガイド６を半導体素子１の側面に接触または近接する位置に形成し、次に、一方の主面に複数の電極端子１ａを有する四角平板状の半導体素子１を、金属箔２２ｂ上に、半導体素子１の他方の主面が金属箔２２ｂに密着するようにして、半導体素子１の側面を位置決めガイドに接触または近接させて載置するとともに、半導体素子１の側面と位置決めガイド６との間を接着剤７で固着し、次に、半導体素子１が載置された金属箔２２ｂ上に、半導体素子１および位置決めガイド６および接着剤７を埋設するとともに半導体素子１上に封止樹脂の層が形成されるようにして四角平板状の封止樹脂体２を積層し、次に、封止樹脂の層に半導体素子１の電極端子１ａを底面とするビアホール２ａを形成するとともにビアホール２ａ内および半導体素子１の一方の主面側の封止樹脂体２の表面に配線導体４を形成し、次に、封止樹脂体２と半導体素子１および位置決めガイド６および接着剤７と配線導体４とを含む複合体を金属箔２２ｂとともに支持基板２１から分離し、最後に、この複合体から金属箔２２ｂをエッチング除去し、半導体素子１の他方の主面を外部に直接露出させることから、半導体素子１が作動時に発生する熱をこの他方の主面から外部に良好に放散することが可能な半導体素子内蔵配線基板とすることができる。したがって、内蔵する半導体素子１の熱放散性に優れ、半導体素子１の性能を十分に発揮させることが可能な半導体素子内蔵配線基板の製造方法を提供することができる。
【符号の説明】
【００６１】
１    半導体素子
１ａ    電極端子
２    封止樹脂体
２ａ    ビアホール
４    配線導体
６    位置決めガイド
７    接着剤
２１    支持基板
２２    キャリア付き金属箔
２２ａ    キャリア金属箔
２２ｂ    金属箔
【図１】
2018006692.tif 000003
【図２】
2018006692.tif 000004
【図３】
2018006692.tif 000005
【図４】
2018006692.tif 000006
【図５】
2018006692.tif 000007
【図６】
2018006692.tif 000008
【図７】
2018006692.tif 000009
【図８】
2018006692.tif 000010
【図９】
2018006692.tif 000011
【図１０】
2018006692.tif 000012
【図１１】
2018006692.tif 000013
【図１２】
2018006692.tif 000014
【図１３】
2018006692.tif 000015
【図１４】
2018006692.tif 000016
【図１５】
2018006692.tif 000017
【図１６】
2018006692.tif 000018
【図１７】
2018006692.tif 000019
【図１８】
2018006692.tif 000020
【図１９】
2018006692.tif 000021
【図２０】
2018006692.tif 000022
【図２１】
2018006692.tif 000023
【図２２】
2018006692.tif 000024
【図２３】
2018006692.tif 000025
【図２４】
2018006692.tif 000026
【図２５】
2018006692.tif 000027
【図２６】
2018006692.tif 000028
【図２７】
2018006692.tif 000029