(57)【要約】【課題】本発明は、高い放射線被曝耐性を有する放射線被曝耐性ＳＯＩトランジスタを提供することを目的とするものである。【解決手段】ＳＯＩのデバイス内に放射線検出を行うＭＯＳＦＥＴを形成させ、それにより、放射線被曝量に相当するＢＯＸに生じる電荷量をモニタしながら放射線被曝によりＢＯＸに生じる電荷量をキャンセルさせることにより、放射線被曝耐性を向上させる。【選択図】図４
2018142560.tif 000002
【特許請求の範囲】
【請求項１】
シリコン支持基板上に絶縁膜となるシリコン酸化膜（ＢＯＸ）が形成され、該ＢＯＸ上にトランジスタとなるシリコン層が形成されているＳＯＩ構造を有するＳＯＩトランジスタにつき、前記ＳＯＩのデバイス内に放射線検出を行うＭＯＳＦＥＴを形成させたＳＯＩトランジスタであって、前記ＭＯＳＦＥＴにより放射線被曝量をモニタしながら放射線被曝により前記ＢＯＸに生じる電荷量をキャンセルさせることにより、放射線被曝耐性を向上させることを特徴とする放射線被曝耐性ＳＯＩトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は放射線被曝耐性を向上させた放射線被曝耐性ＳＯＩトランジスタに関する。
【背景技術】
【０００２】
本発明におけるＳＯＩとは、学術用語である「Silicon On Insulator」の略語と同意である。図１に示したＳＯＩトランジスタを用いた半導体装置は、その構造的な利点から、放射線が照射されたときに瞬間的に回路が誤動作するという不良が図２に示した通常用いられているバルクＣＭＯＳを用いた半導体装置よりも抑制される。しかしながら、図１に示すようなＳＯＩの構造を有するトランジスタの下部には分厚いシリコン酸化膜（以下「ＢＯＸ」という。）が存在するため、放射線被曝によりＢＯＸに発生する正電荷によってトランジスタ特性の変動が生じる。そのため、定常的な放射線被曝の環境下で動作が可能な放射線被曝耐性は、通常のバルクＣＭＯＳよりも低い。この問題を解決するために、ＢＯＸに発生した正電荷を打ち消すに見合った電位をシリコン基板に印加する方法が提案されている（特許文献１、非特許文献１）。しかしながら、この提案ではシリコン基板に印加する電圧を被曝時間によって設定するため、放射線被曝量が一定でない場合は、シリコン基板に印加する電圧が高過ぎたり、低すぎたりするため、半導体装置の安定な動作にはつながらなかった。また、非定常の放射線被曝に対応することは困難であった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−６９０３１号公報
【非特許文献】
【０００４】
【非特許文献１】J. R. Schwank et al., “Radiation Effects in SOI Technology,” IEEE Trans. Nucl. Sci. vol. 50, no. 3, pp. 552-538, Jun. 2003.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
前記の説明の様に、完全空乏型ＳＯＩ素子を用いた半導体装置は通常のＣＭＯＳ素子を用いた半導体装置よりも放射線被曝による瞬間的な誤動作が少ないので、宇宙環境等に代表されるような放射線被曝環境下での使用が検討されている。しかしながら、ＳＯＩトランジスタの下部に分厚いＢＯＸを有する完全空乏型ＳＯＩ素子では、放射線被曝により生じる電荷がＢＯＸ中に過度に蓄積されることにより、ある被曝量以上になると誤動作が発生するという不具合があった。
【０００６】
前記の事情に鑑み、本発明は、高い放射線被曝耐性を有する放射線被曝耐性ＳＯＩトランジスタを提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
本発明は、放射線被曝によりＢＯＸに生じる電荷をモニタし、その蓄積電荷を打ち消すに見合った電圧を自動的に設定できる回路を構成させた電界効果トランジスタ（以下「ＭＯＳＦＥＴ」という。）」を同デバイス内に形成させたことを特徴とする放射線被曝耐性ＳＯＩトランジスタである。さらに詳しくは、図３に示すように、放射線被曝により生じるＢＯＸ中の電荷量を計測するセンサ素子、及びセンサ素子が計測した電荷量を自動的に補償するための電圧を生じさせ前記ＢＯＸ中の電荷量をキャンセルするように支持基板側にバイアスを印加させることにより、支持基板に前記補償電荷量を供給するための回路と、を有するＭＯＳＦＥＴを同デバイス内に形成させることにより、放射線被曝により前記ＢＯＸ中に生じる電荷量をモニタしながら、前記ＢＯＸ中の蓄積電荷量を打ち消すことを可能にする放射線被曝耐性ＳＯＩトランジスタである。本発明におけるＭＯＳＦＥＴとは、放射線被曝によりＢＯＸ中に生じる電荷を検出する検出用ＭＯＳＦＥＴ、電荷を検出し計測された電荷量に応じてそれを自動的に補償する電圧を生じさせる電圧自動調整回路、及びその電圧印加により前記ＢＯＸ中の電荷量を打ち消す電流発生回路（以下「ＳＯＩ−ＭＯＳＦＥＴ回路」ともいう。）とから構成される。
【発明の効果】
【０００８】
本発明により、放射線被曝による電荷発生量をモニタしながら、放射線被曝量に見合ったバイアスを支持基板に印加できることから、放射線被曝量が高いときでも、また、放射線被曝が非定常なときでも、ほぼ同等な特性でＳＯＩ半導体装置を動作させることが可能である。さらに放射線被曝下でも支持基板側にマイナスの電圧がかかっているため、放射線によって発生した正電荷はこのバイアスに引き寄せられ、結果的にＢＯＸ中に発生する正電荷によるＳＯＩトランジスタの特性変動も緩和される。また、非定常の予期し得ないような大きな放射線被曝に対しても、放射線損傷を抑制することが可能である。
【図面の簡単な説明】
【０００９】
【図１】従来の完全空乏型ＳＯＩ素子の構造を説明する断面概略図である。
【図２】従来のＣＭＯＳ素子の構造を説明する断面概略図である。
【図３】放射線照射（被曝）によるＢＯＸ中の正電荷の発生と完全空乏型ＳＯＩトランジスタの特性変動を説明する図である。
【図４】本発明の実施例１におけるＭＯＳＦＥＴの構造を示す断面概略図である。
【図５】本発明の実施例１における放射線被曝による電荷量の特性変動を計測するＭＯＳＦＥＴの断面概略図である。
【図６】実施例１における補正電圧自動発生回路の断面概略図である。
【図７】実施例２におけるＭＯＳＦＥＴの断面概略図である。
【図８】実施例３におけるＭＯＳＦＥＴの断面概略図である。
【発明を実施するための形態】
【００１０】
（比較例１）
図１は、従来の完全空乏型ＳＯＩ素子の構造を示す。この構造は、放射線照射（被曝）によりＢＯＸ中に生じる電荷を消滅するための機構を備えていないので、放射被曝耐性が小さい。
【００１１】
（比較例２）
図２は、従来のＣＭＯＳ素子の構造を示す。この構造は、放射線照射（被曝）によりゲート酸化膜中に生じる電荷をＮウエル（Ｎ型の部分）のＳＴＩ（Shallow Trench Isolationの略:トランジスタからの電流漏れを防ぐ仕組み。通常はＳｉ基板に溝を掘り、絶縁物としてＳｉＯ２を埋める。）に逃がす回路を有するものの、ＳＴＩの蓄積電荷の変動を抑制するための機構を備えていないので、ＣＭＯＳ素子の動作安定性がよくない。
【００１２】
（比較例３）
図３は、放射線照射（被曝）によるＢＯＸ中の正電荷の発生と完全空乏型ＳＯＩトランジスタの特性変動を示す。放射線照射（被曝）によりゲート酸化膜中に生じる電荷は、一般にゲート酸化膜の厚みが厚いので、ゲート酸化膜の下部に支持基板バイアスを設けたとき、ゲート電圧−ドレイン電流特性からわかるように、放射線照射（被曝）の前にすでにゲート電圧が発生し、そのゲート電圧により過度の電荷が蓄積されるという事態が生じるおそれがある。
【００１３】
（実施例１）
本発明は、放射線被曝によりＢＯＸ（３）に発生するチャージ量を図４に示すＭＯＳＦＥＴのダイオード接続の閾電圧（以下「Ｖｔ」という。）により、検出する。図４に示すＭＯＳＦＥＴはシリコン支持基板（１）に形成されており、ここでは、支持基板（１）はＮ型にドープされたシリコンとしている。この支持基板（１）に反対の極性となるIII族のドーパント、例えばボロンを注入することで、Ｐ拡散層（２）を形成する。このＭＯＳＦＥＴのゲート酸化膜はＢＯＸ（３）であり、ゲート電極はＳＯＩ層（４）となる。支持基板（１）、Ｐ拡散層（２）、ゲート電極（４）はコンタクトを介してアルミ配線層（５）に接続されている。また、このアルミ配線層（５）によってこのＭＯＳＦＥＴのゲートとドレインは接続されており、またソースと支持基板も接続されており、ＭＯＳＦＥＴのダイオードが構成されている。さらにこのダイオードは上記アルミ配線層（５）を介して所望の回路箇所に接続される。このＭＯＳＦＥＴの放射線被曝前の電流-電圧特性は、図５に示すような特性となる。この時の電流の立ち上がりが起きるときの電圧をＶｔである。ここでは、被曝前のＶｔはほぼ０ボルトであることが望ましく、ゲート電極（４）の下のチャネルの不純物濃度をＶｔがほぼ０ボルトになるように調整しても良い。放射線被曝により、ＢＯＸ（３）に正の電荷が発生し、結果として電流-電圧特性が図５に示すように負の方向にシフトする。この負へのＶｔシフト分がまさにＢＯＸ（３）に発生する正電荷であり、そのままこのシフト電圧分をＳＯＩトランジスタ下部に設けた支持基板と逆極性のＰ拡散層（２）に印加すれば、ＢＯＸ（３）で発生した電荷をキャンセルすることができる。そのための電圧自動調整回路、電荷検出用の検出用ＭＯＳＦＥＴ及び電流発生回路で構成された本発明におけるＭＯＳＦＥＴを図６に示す。この回路に外部から例えばマイナス１５Ｖ程度の電圧を入れることで、前記ＭＯＳＦＥＴのＶｔ値に従い、またＢＯＸ中に発生する正電荷と対応して、ＳＯＩトランジスタの下部のＰ拡散層は０〜１５Ｖの範囲で電位がかかることになり、放射線照射で変動した特性を補償し特性変動を抑えることができる。尚、ここでは電圧はマイナス１５Ｖとしているのは、実験からＢＯＸ（３）の厚みが２００ｎｍの場合、放射線被曝量が２０〜５０ｋＧｙのときにＢＯＸ中に発生する正電荷は飽和し、約マイナス１０Ｖからマイナス１２Ｖが最大の補正に必要な電圧となることを見積もっているからである。この電圧はＢＯＸ（３）の膜厚に依存しており、ＢＯＸ（３）が厚い場合、この回路に印加する電圧をそれに見合うだけ負の方向に高くする必要がある。逆にＢＯＸが薄い場合は、それに見合うだけ負電圧を低くすることができる。また、このように高電圧がＭＯＳＦＥＴに印加されるが、ＭＯＳＦＥＴのソースおよびドレインがＳＯＩ側のシリコンではなく支持基板側のシリコンに形成しているため、高耐圧化は容易にできる。また、この電圧自動調整回路は定電流源を用いているが、単純には比較的高い抵抗値の抵抗に置き換えることでより簡便な回路とすることができる。
また、図３に示した従来の完全空乏型ＳＯＩトランジスタが示すゲート電圧−ドレイン電流の関係と、本発明放射線被曝耐性ＳＯＩトランジスタが示す図５に示したゲート電圧−ドレイン電流の関係とは全く異なるものである。本発明は、放射線照射（被曝）の前には何らのゲート電圧が発生せず、また放射線照射（被曝）によりゲート電圧が発生するものの、その電圧値は閾値として自動的に任意設定制御することが可能であるので、放射線被曝による蓄積電荷量の変動の影響を受けるおそれがほとんどない。
【００１４】
（実施例２）
実施例２では図７に示すようにＭＯＳＦＥＴをＰwell（Ｐ型の部分）で囲まれたＮwell（Ｎ型の部分）で形成しており、支持基板をグランドに固定する必要はない。
【００１５】
（実施例３）
実施例３は、支持基板がＰ型の場合の本発明の適用例である。ＭＯＳＦＥＴはＰ型が適しているため、Ｐ型の支持基板の場合は図８で示したようにＰ型ＭＯＳＦＥＴを作るため、支持基板中にＮwell（Ｎ型の部分）を形成する。さらにそのＮwell中にＰ型拡散層を作り、ソースとドレインとし、ゲート電極は実施例１と同等に形成することでＰ型支持基板中にＰ型の検出用ＭＯＳＦＥＴを形成することができる。
【産業上の利用可能性】
【００１６】
本発明は、放射線被曝耐性を大幅に向上することができる放射線被曝耐性ＳＯＩトランジスタであるので、高い放射線被曝環境下でも、ＳＯＩトランジスタを用いたイメージング等の計測を行うのに利用することができる。
【符号の説明】
【００１７】
（１）…シリコン支持基板
（２）…Ｐ型拡散層
（３）…ＢＯＸ
（４）…ＳＯＩ層
（５）…アルミ配線
【図１】
2018142560.tif 000003
【図２】
2018142560.tif 000004
【図３】
2018142560.tif 000005
【図４】
2018142560.tif 000006
【図５】
2018142560.tif 000007
【図６】
2018142560.tif 000008
【図７】
2018142560.tif 000009
【図８】
2018142560.tif 000010