(57)【要約】【課題】優れた発光効率を有する半導体発光素子を歩留まりよく製造できること。【解決手段】半導体発光素子用基材（１００）は、基板と、基板の主面の一部又は全面に形成された凹凸構造と、を具備し、凹凸構造上に少なくとも第１半導体層、発光半導体層及び第２半導体層がこの順に積層された半導体発光素子を形成するための半導体発光素子用基材であって、凹凸構造は、少なくとも、複数の凸部（１０１、１０４）が互いに等しい最近接距離（Ｐ１）で互いに離間せず隣接して構成された凸部群（１０２）を含み、凸部群はその周囲を平坦面（１０３）で囲まれている。【選択図】図１
2018142632.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の主面の一部又は全面に形成された凹凸構造と、を具備し、
前記凹凸構造上に少なくとも第１半導体層、発光半導体層及び第２半導体層がこの順に積層された半導体発光素子を形成するための半導体発光素子用基材であって、
前記凹凸構造は、少なくとも、複数の凸部が互いに等しい最近接距離Ｐ１で互いに離間せず隣接して構成された凸部群を含み、前記凸部群はその周囲を平坦面で囲まれていることを特徴とする半導体発光素子用基材。
【請求項２】
前記複数の凸部のうち隣接した凸部は、平面視において、直線で構成された辺で互いに接していることを特徴とする請求項１に記載の半導体発光素子用基材。
【請求項３】
前記凸部群を構成する前記複数の凸部のうち少なくとも一部は、平面視における底部形状が、前記辺と円弧状の曲線とで構成されている含円弧底部形状であることを特徴とする請求項２に記載の半導体発光素子用基材。
【請求項４】
前記最近接距離Ｐ１は、１００ｎｍ以上３０００ｎｍ以下であることを特徴とする請求項１から請求項３のいずれかに記載の半導体発光素子用基材。
【請求項５】
前記凸部群が、一定の凸部群周期で繰り返し配置されていることを特徴とする請求項１から請求項４のいずれかに記載の半導体発光素子用基材。
【請求項６】
前記凸部群周期が、５００ｎｍ以上１００００ｎｍ以下であることを特徴とする請求項５に記載の半導体発光素子用基材。
【請求項７】
前記複数の凸部が、前記基板と異なる材料で構成されているヘテロ構造であることを特徴とする請求項１から請求項６のいずれかに記載の半導体発光素子用基材。
【請求項８】
前記複数の凸部が、前記基板よりも低屈折率の誘電体を含むことを特徴とする請求項７に記載の半導体発光素子用基材。
【請求項９】
請求項１から請求項８のいずれかに記載の半導体発光素子用基材の主面側に積層された、少なくとも２層以上の半導体層と発光層とを積層して構成される積層半導体層を含むことを特徴とする半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子用基材及び半導体発光素子に関する。
【背景技術】
【０００２】
半導体層を利用した半導体発光素子である発光ダイオード（ＬＥＤ）は、従来の蛍光灯や白熱電球等の旧来の発光装置と比較し、小型で電力効率が高く、オンオフ応答性が速いなどの特性を有し、且つ、すべて固体で構成されているため、振動に強く機器寿命が長いなどの多くの利点を有している。
【０００３】
中でも、青色ＬＥＤに代表されるＧａＮ系半導体発光素子は、単結晶基板上にエピタキシャル成長でｎ層、発光層、ｐ層を積層して製造され、基板として一般にサファイア単結晶基板やＳｉＣ単結晶基板が用いられる。しかしながら、例えば、サファイア結晶とＧａＮ系半導体結晶との間には、格子不整合が存在するため、この格子不整合によって結晶転位欠陥が発生する（例えば、特許文献１参照）。この転位欠陥の密度は、１×１０９個／ｃｍ２に達する。この結晶転位欠陥によって、ＬＥＤ内部での内部量子効率が下がり、結果として、ＬＥＤの発光効率が下がってしまう。
【０００４】
また、ＧａＮ系半導体層の屈折率は、サファイア基材よりも大きいため、半導体発光層内で発生した光は、サファイア基材との界面から、臨界角以上の角度では出射せず、導光モードとなって減衰し、結果として外部量子効率が低下する問題があった。
【０００５】
上記問題を解決するために、ＧａＮ系半導体層をエピタキシャル成長させるサファイア基板表面に、周期的な凹凸構造を設け、ＧａＮ系半導体層を、横方向成長モードを利用しエピタキシャル成長させる技術が報告されている（例えば特許文献１参照）。この技術によれば、半導体層のエピタキシャル成長の過程で、Ｃ面平面から成長した半導体層が凹凸構造を埋めるために、結晶転位欠陥（貫通転移欠陥）が減少し、得られる半導体層の結晶品質を向上させることができる。
【０００６】
また、このように得られた半導体層とサファイア基板との界面には凹凸が存在するため、横方向に伝播する光が散乱され、それによって光取り出し効率が向上する（例えば特許文献２参照）。
【０００７】
さらに、規則配列された基板上の凸部の配置位置から、特定配置位置を取り除いた半導体発光素子基板が報告されている（例えば特許文献３参照）。
【０００８】
あるいは、基板上の凸部の配置において、凸部間距離を周期的に変化させ、凸部の存在密度の粗密を形成し、結晶転位欠陥の低減と、光取り出し効率の改善している半導体発光素子用の光学用基材が報告されている（例えば特許文献４参照）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−３５２０８４号公報
【特許文献２】特開２０１１−１２９７１８号公報
【特許文献３】特許第５７０５９５８号公報
【特許文献４】国際公開第２０１３／０３１８８７号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ＬＥＤの発光効率を示す外部量子効率ＥＱＥ（Ｅｘｔｅｒｎａｌ  Ｑｕａｎｔｕｍ  Ｅｆｆｉｃｉｅｎｅｙ）を決定する要因として、電子注入効率ＥＩＥ（Ｅｌｅｃｔｒｏｎ  Ｉｎｊｅｃｔｉｏｎ  Ｅｆｆｉｃｉｅｎｃｙ）、内部量子効率ＩＱＥ（Ｉｎｔｅｒｎａｌ  Ｑｕａｎｔｕｍ  Ｅｆｆｉｃｉｅｎｃｙ）及び光取り出し効率ＬＥＥ（Ｌｉｇｈｔ  Ｅｘｔｒａｃｔｉｏｎ  Ｅｆｆｉｃｉｅｎｃｙ）が挙げられる。このうち、内部量子効率ＩＱＥは、ＧａＮ系半導体結晶の結晶格子不整合に起因する結晶転位欠陥密度に依存する。光取り出し効率ＬＥＥは、基板に設けられた凹凸構造による光散乱により、ＧａＮ系半導体結晶層内部の導波モードを崩すことで改善される。
【００１１】
そのため、ＬＥＤの発光効率を向上するためには、ＧａＮ系半導体結晶の結晶格子不整合に起因する結晶転位欠陥密度を減らし、且つ、基板に設けられた凹凸構造による光散乱の度合いを高めることが必要となる。
【００１２】
しかしながら、特許文献１に記載の技術においては、半導体結晶の格子不整合に起因する結晶転位欠陥を減少させるためには、基板表面の凹凸構造における、結晶成長の起点となる谷部の平面密度を減少させる必要がある。しかしながら、平面密度を減少しすぎると、エピタキシャル成長に必要な格子面が適合した基板面（例えばサファイア基板のＣ面）の面積が減少するため、結晶成長初期のエピタキシャル膜の結晶面が安定せず、逆に、格子不整合に起因する結晶転位欠陥が増加する問題があった。
【００１３】
特許文献２に記載の技術においても、基板表面に形成する凸部を密に配置することで、光取り出し効率を向上できるが、凸部間の隙間をなくすと、エピタキシャル成長の起点となる格子面が適合した基板面（例えばサファイア基板のＣ面）がなくなり、格子不整合に起因する結晶転位欠陥が増加し、結晶品質が低下し、結果として得られるＬＥＤの発光効率が向上しない問題があった。
【００１４】
凹凸構造の平均ピッチをＰ０、凹凸構造の底部径をＤとすると、凸部間の平坦部の幅ｃは、ｃ＝Ｐ０−Ｄとなる。光取出し効率の向上は、屈折率が高い半導体層中の導波モードが凹凸構造によって崩されることで発現する。よって、光取出し効率の更なる向上には、全反射を抑制するために凸部間の平坦部の割合を減らすことが好ましい。即ちＤを限りなくＰ０に近づけることになる。一方、半導体層は、成長面となる光学基材の平坦部から結晶成長を行う。平坦部の面積が小さいと、結晶成長初期に結晶核が十分に大きくなることができず、微小な結晶核の集合となり、配向が揃い難い。このようにｃにはある程度の大きさが必要であるため、ＤをＰ０に近づけることはできない。平坦部の幅ｃがある程度の値よりも小さい領域では、半導体層の成膜を行うと核同士が上手く会合できず、発光層まで貫通する転移が多くなり、内部量子効率が低下してしまう。即ち、従来の凹凸構造では、光取出し効率を向上させようとすると、結晶性が低下する、というトレードオフの関係にあった。
【００１５】
さらに、特許文献３においては、特定配置の凸部を有する基板により、得られる半導体発光素子の順電圧の増加を抑制できるとしているが、この技術では、得られる半導体結晶層の格子不整合に起因する結晶転位欠陥密度は増加し、半導体結晶層の結晶品質が低下する問題があった。一見、順電圧の増加を抑制し効率を向上できているようであるが、格子不整合に起因する結晶転位欠陥を通したリーク電流が増加しているためであり、ＬＥＤの発光エネルギー効率が低下する問題もある。
【００１６】
特許文献４に記載の技術では、ナノオーダーの凸部配列の周期を不定周期とし、凸部密度の粗密を形成することで、光取り出し効率と、内部量子効率を向上できているが、得られる半導体結晶の平坦性が得にくい問題があった。凸部密度の粗密でパターンを形成しているために、凸部密度が粗の部分では、半導体結晶に成長が速く、密の部分では遅くなるために、凸部密度の粗密に対応して、半導体結晶の厚みが増減するためである。
【００１７】
半導体結晶の平坦性が低いと、次工程における半導体発光素子化の工程で、製品歩留まりを落としやすくなり素子化効率が低下するため、工業生産上、有益ではない。
【００１８】
さらに、半導体結晶層を形成したのちの基板の反りが大きくなりやすい問題もある。半導体結晶層形成後の基板の反りが大きいと、得られる半導体発光素子の基板面内での発光波長分布が大きくなりやすくなり、工業生産上、また有益ではない。
【００１９】
以上のように、基板表面に凹凸構造を設け、半導体結晶の結晶格子不整合に起因する結晶転位密度を減少させるためには、ある程度以上の凸部間面積、あるいは格子面が適合した基板面（例えばサファイア基板のＣ面）が必要となる。一方、光取り出し効率を向上させるためには、凹凸構造を密にし、できるだけ平坦部がない構造が必要であり、両者はトレードオフの関係となり、必ずしも最適な基板表面の凹凸構造であるとは言えなかった。即ち、従来の表面に凹凸構造を有する半導体発光素子においては、ＬＥＤの発光効率を十分に向上できていない課題があった。
【００２０】
さらには、凹凸構造を密にしすぎると、得られる半導体結晶層の平坦性が低下し、素子化効率が低下する、あるいは、基板の反りが大きくなりやすくなる課題もあった。
【００２１】
本発明は、かかる点に鑑みてなされたものであり、優れた発光効率を有する半導体発光素子を歩留まりよく製造することができる半導体発光素子用基材及び半導体発光素子を提供することを目的の一つとする。
【課題を解決するための手段】
【００２２】
本発明の半導体発光素子用基材の一態様は、基板と、前記基板の主面の一部又は全面に形成された凹凸構造と、を具備し、前記凹凸構造上に少なくとも第１半導体層、発光半導体層及び第２半導体層がこの順に積層された半導体発光素子を形成するための半導体発光素子用基材であって、前記凹凸構造は、少なくとも、複数の凸部が互いに等しい最近接距離Ｐ１で互いに離間せず隣接して構成された凸部群を含み、前記凸部群はその周囲を平坦面で囲まれていることを特徴とする。
【００２３】
この構成によれば、半導体層中の結晶転位欠陥を減らすことにより結晶品質を向上させ、内部量子効率ＩＱＥを改善し、且つ、光散乱により導波モードを解消して光取り出し効率ＬＥＥを高めることができる。さらに、得られる半導体の平坦性を向上させることで、素子化効率を高めると共に、基板の反りを抑制し、基板面内の発光波長分布を改善できる。その結果、優れた発光効率を有する半導体発光素子を歩留まりよく製造することができる。
【００２４】
本発明の半導体発光素子用基材の一態様においては、前記複数の凸部のうち隣接した凸部は、平面視において、直線で構成された辺で互いに接していることが好ましい。
【００２５】
また、本発明の半導体発光素子用基材の一態様においては、前記凸部群を構成する前記複数の凸部のうち少なくとも一部は、平面視における底部形状が、前記辺と円弧状の曲線とで構成されている含円弧底部形状であることが好ましい。
【００２６】
さらに本発明の半導体発光素子用基材の一態様においては、前記最近接距離Ｐ１は、１００ｎｍ以上３０００ｎｍ以下であることが好ましい。
【００２７】
また、さらに、本発明の半導体発光素子用基材においては、前記凸部群が、一定の凸部群周期で繰り返し配置されていることが好ましい。
【００２８】
また、本発明の半導体発光素子用基材の一態様においては、前記凸部群周期が５００ｎｍ以上１００００ｎｍ以下であることが好ましい。
【００２９】
また、本発明の半導体発光素子用基材の一態様においては、前記複数の凸部が、前記基板と異なる材料で構成されているヘテロ構造であることも好ましい。また、この場合に、前記複数の凸部が、前記基板よりも低屈折率の誘電体を含むことが好ましい。
【００３０】
本発明の半導体発光素子の一態様は、前記記載の半導体発光素子用基材の主面側に積層された、少なくとも２層以上の半導体層と発光層とを積層して構成される積層半導体層を含むことを特徴とする。
【発明の効果】
【００３１】
本発明によれば、優れた発光効率を有する半導体発光素子を歩留まりよく製造することができる。
【図面の簡単な説明】
【００３２】
【図１】本実施の形態の半導体発光素子用基材の平面模式図である。
【図２】図１中のＸ−Ｘ断面を示す断面模式図である。
【図３】本実施の形態に係る半導体発光素子用基材上に半導体層が形成される途中過程を示した平面模式図である。
【図４】図３中のＡ−Ａ断面を示す断面模式図である。
【図５】本実施の形態に係る半導体発光素子用基材上に半導体層が形成された状態を示す断面模式図である。
【図６】本実施の形態の半導体発光素子用基材の平面模式図である。
【図７】本実施の形態の半導体発光素子用基材の他の態様を示す平面模式図である。
【図８】本実施の形態の半導体発光素子用基材の他の態様を示す平面模式図である。
【図９】本実施の形態に係る半導体発光素子用基材の他の態様における凸部群の一例を示す平面模式図である。
【図１０】本実施の形態に係る半導体発光素子用基材の他の態様における凸部群の一例を示す平面模式図である。
【図１１】本実施の形態の半導体発光素子用基材の他の態様を示す平面模式図である。
【図１２】本実施の形態に係る半導体発光素子における凸部群の一例を示す平面模式図である。
【図１３】本実施の形態に係る半導体発光素子における凸部群の一例を示す平面模式図である。
【図１４】本実施の形態に係る半導体発光素子用基材の他の態様を示す平面模式図である。
【図１５】本実施の形態に係る半導体発光素子を示す断面模式図である。
【発明を実施するための形態】
【００３３】
以下、本発明の一実施の形態（以下、「実施の形態」と略記する。）について、詳細に説明する。なお、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することができる。
【００３４】
以下、本実施の形態に係る半導体発光素子用基材について詳細に説明する。
【００３５】
（半導体発光素子用基材）
本実施の形態に係る半導体発光素子用基材は、基板と、基板の主面の一部又は全面に形成された凹凸構造と、を具備し、凹凸構造上に少なくとも第１半導体層、発光半導体層、第２半導体層がこの順に積層された半導体発光素子を形成するための基材である。
【００３６】
さらに、本実施の形態に係る半導体発光素子用基材においては、凹凸構造は、少なくとも、複数の凸部が互いに等しい最近接距離Ｐ１で互いに離間せず隣接して構成された凸部群を含み、凸部群は、その周囲を平坦面で囲まれていることを特徴とする。
【００３７】
この構成により、基板上へのエピタキシャル結晶の成長において、結晶欠陥の発生を抑制することができ、さらに、半導体層内で発生した発光光の散乱性が高まるため、内部量子効率ＩＱＥと光取り出し効率ＬＥＥが高い半導体発光素子を歩留まりよく製造することができる。
【００３８】
本実施の形態に係る半導体発光素子は、以下の特徴的構成を備えている。
（１）  主面の一部又は全面に凹凸構造が形成されている。
（２）  凹凸構造が、複数の凸部が互いに等しい最近接距離Ｐ１で互いに離間せず隣接して構成された凸部群を含む。
（３）  凸部群は、その周囲を平坦面で囲まれている。
【００３９】
更に、好ましくは、以下の特徴的構成を含んでいる。即ち、上記（１）、（２）、（３）は、本実施の形態において必須の構成要件であるが、以下の（４）、（５）、（６）、（７）、（８）は選択的な構成要件である。
（４）  最近接距離Ｐ１で隣接した凸部は、平面視において、直線で構成された辺で互いに接している。
（５）  凸部群は、平面視における底部形状が、直線で構成された辺と、円弧状の曲線とで構成されている含円弧底部形状である凸部を含む。
（６）  最近接距離Ｐ１は、１００ｎｍ以上３０００ｎｍ以下である。
（７）  凸部群が一定の凸部群周期で繰り返し配置されている。
（８）  凸部群周期は５００ｎｍ以上１００００ｎｍ以下である。
【００４０】
図１、図２を参照して本実施の形態に係る半導体発光素子用基材について説明する。図１は、本実施の形態の半導体発光素子用基材の平面模式図である。図２は、図１中のＸ−Ｘ断面を示す断面模式図である。
【００４１】
図１に示すように、本実施の形態に係る半導体発光素子用基材１００では、凸部１０１が、互いに等しい最近接距離Ｐ１で互いに離間せず隣接して凸部群１０２を構成している。さらに、凸部群１０２は、その周囲を平坦面１０３で囲まれている。
【００４２】
本実施の形態において、凸部１０１が互いに離間していないとは、平面視において、少なくとも凸部底部の縁同士が、実施的に間に平坦面を有せずに接している状態であり、隣接しているとは、二つの凸部１０１、１０４間には、他の凸部が存在せず、隣り合っている状態を指す。
【００４３】
本実施の形態における最近接距離Ｐ１は次のように定義される。即ち、互いに離間せず隣接している二つの凸部の頂点間の距離の内、最も短い距離として定義される。さらに、本実施の形態においては、凸部群１０２内の各凸部間の最近接距離Ｐ１の平均値Ｐ０に対して各Ｐ１の変動が±１０％以内である場合、凸部群１０２内は、互いに等しい最近接距離Ｐ１で構成されているものとする。
【００４４】
前記した最近接距離Ｐ１の平均値Ｐ０は、凸部１０１の最近接する頂点間の距離、の相加平均として定義される。
【００４５】
測定に使用する局所的範囲は、凹凸構造の平均ピッチＰの５倍〜５０倍程度の範囲として定義する。例えば、平均ピッチＰが７００ｎｍであれば、３５００ｎｍ〜３５０００ｎｍの測定範囲の中で測定を行う。そのため、例えば７５００ｎｍの視野像を、凹凸構造を有する領域内の、例えば中央の位置で撮像し、該撮像を使用して相加平均を求める。前記視野像の撮像には、例えば走査型電子顕微鏡（ＳＥＭ）や原子間力顕微鏡（ＡＦＭ）を用いることができる。
【００４６】
（相加平均）
ある要素（変量）の分布のＮ個の測定値をｘ１、ｘ２・・・、ｘｎとした場合に、相加平均値は、以下の式（１）にて定義される。
【００４７】
【数１】
2018142632.tif 000003
【００４８】
相加平均を算出する際のサンプル点数Ｎは、２０として定義する。２０としたのは、下記局所的範囲内で任意に個々の凹凸構造を選んだ際、十分な統計平均を取るためである。
【００４９】
本実施の形態において、最近接距離Ｐ１は、１００ｎｍ以上３０００ｎｍ以下であると、内部量子効率ＩＱＥと、光取り出し効率ＬＥＥが向上するため好ましい。凸部１０１間の最近接距離Ｐ１が１００ｎｍ以上であると、発光光の素子内部の光学波長（波長／屈折率）と同程度以上になり、発光光に対する散乱性が強くなり好ましく、さらに好ましくは、５００ｎｍ以上であり、７００ｎｍ以上であるとより好ましい。また、最近接距離Ｐ１が大きくなりすぎると、本実施の形態に係る半導体発光素子用基材の凹凸構造上に半導体層をエピタキシャル成長させるときに、平坦化しにくくなり好ましくなく、前記観点から、３０００ｎｍ以下が好ましく、２０００ｎｍ以下であるとより好ましい。
【００５０】
本実施の形態においては、凸部群１０２の周囲は平坦面１０３で囲まれている（図１、図２参照）。本実施の形態における平坦面１０３とは、本実施の形態に係る半導体発光素子用基材１００に供される基板の主面が露出している状態であり、例えば、基板としてＣ面サファイア基板を使用した場合、平坦面１０３は、サファイア基板のＣ面である。また、凸部１０１が基板と異なる材料で構成されているヘテロ構造である場合も、平坦面１０３は、基板の主面であり、例えば、基板としてＣ面サファイア基板を使用した場合、平坦面１０３は、前記と同様サファイア基板のＣ面となる。
【００５１】
平坦面１０３が基板の主面であるために、本実施の形態に係る半導体発光素子用基材１００の凹凸構造上に半導体層をエピタキシャル成長させる際に、平坦面１０３がエピタキシャル成長促進部となる。一方、凸部１０１で構成された凸部群１０２はエピタキシャル成長抑制部となる。
【００５２】
結晶成長面である主面内に、エピタキシャル成長促進部とエピタキシャル成長抑制部が混在しているために、得られる半導体層中の結晶欠陥が抑制され、得られる半導体発光素子の内部量子効率ＩＱＥを高めることができる。
【００５３】
本実施の形態に係る半導体発光素子用基材１００（図１、図２参照）において、凸部１０１で構成された凸部群１０２は、一定の凸部群周期１０５で繰り返し配置されていることが好ましい。一定の凸部群周期を有することで、凸部群１０２間の平坦面１０３の面積が一定となり、エピタキシャル成長促進部が基材面内で均等化されるため、凹凸構造上に得られる半導体層の平坦性が向上し好ましい。
【００５４】
また、本実施の形態に係る半導体発光素子用基材１００においては、凸部群周期１０５は、５００ｎｍ以上、１００００ｎｍ以下であると好ましい。５００ｎｍ以上であると、凸部群１０２による発光光に対する光散乱性が増加し好ましく、８００ｎｍ以上であると好ましく、１０００ｎｍ以上であるとより好ましい。また、凸部群周期１０５が１００００ｎｍを超えると、平坦化に要する時間が長くなり、スループットの低下を招き、加えて製膜時に反り易くなる。前記観点から、凸部群周期１０５は、９０００ｎｍ以下が好ましく、８０００ｎｍ以下がより好ましい。
【００５５】
本実施の形態において、凸部群周期１０５を規定する凸部群１０２間の距離は、平坦面１０３を挟んで互いに隣接する２つの凸部群１０２において、各々の凸部群の中心間距離で定義される。凸部群１０２の中心は、凸部群１０２の平面視における重心である。
【００５６】
さらに本実施の形態においては、凸部群周期１０５の基材面内における各凸部群間距離の平均に対して各々の凸部群間距離の変動が±１０％以内である場合、複数の凸部群１０２は、互いに等しい凸部群周期で構成されているものとする。
【００５７】
図３は、本実施の形態に係る半導体発光素子用基材上に半導体層が形成される途中過程を示した平面模式図である。また、図４は、図３中のＡ−Ａ断面を示す断面模式図である。
【００５８】
図３、図４に示すように、本実施の形態に係る半導体発光素子用基材２００上に半導体層が形成される時、エピタキシャル成長面である平坦面２０３から優先的にエピタキシャル結晶が成長する。図３においては、例えば、エピタキシャル結晶層がＧａＮ結晶である場合、六角錘台状の結晶面を伴い成長する途中過程を示している。半導体発光素子用基材２００は、図３に示すように、凸部２０１で構成された凸部群２０２と周囲を囲んだ平坦面２０３で構成されており、平坦面２０３は基板主面が露出している。例えば、Ｃ面サファイア基板である場合、平坦面２０３はＣ面である。この半導体発光素子用基材２００にエピタキシャル成長する際、エピタキシャル成長促進部である平坦面２０３に、初期の結晶核が集中するため、ＧａＮ結晶２０５の成長も平坦面２０３から結晶成長を開始する。凸部群２０２は結晶成長面であるＣ面が露出していないため、エピタキシャル成長は抑制され、結果として、図３に示したように、凸部群２０２は、ＧａＮ結晶２０５で囲まれるようになる。
【００５９】
この後、図３中に矢印で示すように、ＧａＮ結晶２０５の成長と共に、凸部群２０２の中心方向に結晶が埋まっていく。図５は、本実施の形態に係る半導体発光素子用基材上に半導体層が形成された状態を示す断面模式図である。図５に示すように、平坦面２２１を有する半導体層２２０となる。この過程において、ＧａＮ結晶２０５内の欠陥は、凸部群２０２の中心方向に曲折された形となり、図５に示す刃状転位２１０のように互いに会合することで刃状転位数が減少する。
【００６０】
以上のように、本実施の形態に係る半導体発光素子用基材２００においては、平坦面２０３に欠陥の起点が抑制、制御され、さらに、凸部群２０２の中心に集中することで、欠陥密度の面内分布が低減され、さらに、得られる半導体層の表面における表面荒れやピットの形成を抑えながら、均一に結晶成長させることが可能となる。故に、結晶性向上に由来する内部量子効率の向上に加えて、ウェハから良品として得られる半導体発光素子の個数を増やすことができ、ウェハあたりのチップ収率を効果的に高くすることが可能となる。
【００６１】
また、エピタキシャル成長促進部である平坦面２０３（図３参照）が、エピタキシャル成長抑制部である凸部群２０２を囲んだ形状であることで、主面表面に半導体層が形成されたサファイアの反りを抑制することができる。元来、半導体層（例えばＧａＮ）よりサファイア基板の線膨張係数が大きいため、１０００℃付近で半導体層を形成したのち、サファイア基板が半導体層よりもより縮むため、室温に冷却すると半導体層側に凸になるように基板が反る。基板が反ると、ＬＥＤ形成プロセスにおけるフォトリソグラフィ工程における製品歩留まりが低下することが問題であった。
【００６２】
本実施の形態に係る構成の半導体発光素子用基材１００、２００において、半導体層形成後の基板の反りを抑制できる詳細なメカニズムは不明であるが、次のように推定される。
【００６３】
図３に示すように、本実施の形態に係る半導体発光素子用基材２００においては、エピタキシャル成長促進部である平坦面２０３から成長したＧａＮ結晶２０５が横に伸び、前記した刃状転位が互いに会合するまでの距離を大きくすることができる。なんとなれば、凸部群２０２を構成する凸部２０１の数と配置を任意に採用できるためである。一方、従来技術である、例えば凸部が周期的に配置された配列では、凸部間の隙間がエピタキシャル成長促進部となるため、結晶が横に成長し、刃状転位が会合するまでの距離は、凸部の周期配列のピッチより大きくすることができない。
【００６４】
このように本実施の形態に係る半導体発光素子用基材１００、２００（図１〜図５参照）においては、刃状転位２１０が互いに会合する距離が大きいため、会合する確率が増えることになる。刃状転位２１０が会合し、結晶転位が減少すると、減少した転位分だけ、結晶層の体積が減り、平坦化した半導体層には、引っ張り歪が発生する。この状態で、基板と共に室温に降温すると、見かけ上、半導体層がより縮むためサファイア基板と半導体層の寸法差が減り、結果として半導体層形成後の基板の反りを抑制することができる。
【００６５】
また、本実施の形態に係る半導体発光素子用基材１００、２００においては、凹凸構造の配置により光取り出し効率も向上する。なぜならば、光取り出し効率を向上させるためには、凸部の斜面部面積を増やす必要がある。しかしながら、従来技術である、例えば凸部が周期的に配置された配列では、凸部間の隙間がエピタキシャル成長促進部となるため、一定以上の隙間が必要となる。そのため、凸部斜面部の単位面積あたりの密度が制限される。
【００６６】
一方、本実施の形態に係る半導体発光素子用基材１００、２００においては、凸部群１０２、２０２間の隙間によりエピタキシャル成長促進部を確保し、同時に、凸部斜面部面積を増加させることができるためである。また、凸部群１０２、２０２が発光光の波長に対し、十分に大きいため、従来技術の凸部の単純配列に比べ、新たに光に対する散乱要素が増えることになり、さらに、光取り出し効率が向上する。
【００６７】
次に、凸部１０１、１０４（図１、図２参照）のパラメータについて詳細に説明する。
【００６８】
（凸部高さＨ）
凸部高さＨは、凸部１０１、１０４の頂部と、平坦面１０３における凸部底部と、の高さの差として定義される（図２参照）。凸部高さＨが高いと半導体層２２０（図５参照）が平坦化する際に要する膜厚が厚くなり、成膜時に反り易くなる。このため、凸部高さＨは１３００ｎｍ以下が好ましく、１２００ｎｍ以下がより好ましい。なお凸部底部とは、凸部１０１、１０４と平坦面１０３とが、あるいは、凸部１０１、１０４と平坦面１０３を延長した仮想平面と接する位置であり、凸部高さＨは、平坦面１０３からの高さとして規定される。
【００６９】
（凸部底部径Ｄ）
凸部底部径Ｄは、平面視において、凸部底部の外接円の直径として定義される。例えば、凸部底部が真円の場合は、図１にように直径が一意に定まる。しかしながら、実際の凹凸構造では凸部底部は真円から歪んだ形状になる。図６は、本実施の形態の半導体発光素子用基材の平面模式図である。図６に示すように、半導体発光素子用基材３００において、特に底部径を太らせるエッチング条件では、凸部３０１、３０４の円状だった底部は、六角形に近づく。この場合、凸部底部の外接円直径を、底部径とする。なお、図６中、符号３０２は凸部群を示し、符号３０３は平坦面を示す。
【００７０】
（デューティ）
デューティとは、凸部底部径ＤとＰ１の平均値Ｐ０の比（Ｄ／Ｐ０）で定義される。凹凸構造の充填度を表す量である。デューティが小さい、即ち凸部底部径Ｄが平均値Ｐ０に比して小さい場合、凸部間の隙間に平坦部が露出する割合が高くなる。この時、凸部間の隙間からも結晶成長が進行し、平坦面から選択的に成長させるという、位置選択性が低下する。よって、半導体層の欠陥を抑制し内部量子効率ＩＱＥを向上させるには、半導体発光素子用基材における凸部間の隙間からの初期結晶成長を抑制することが好ましい。このためデューティは１．０以上が好ましく、１．０５以上がより好ましく、１．１５以下が好ましい。
【００７１】
本実施の形態に係る半導体発光素子用基材において、前記した最近接距離Ｐ１で隣接した凸部は、平面視において、直線で構成された辺で互いに接していることが好ましい。図６に示す半導体発光素子用基材３００では、図１と同様の凸部配置で、隣接した凸部３０１、３０４が平面視において、直線で構成された辺で互いに接している状態である。
【００７２】
このような隣接する凸部間形状であると、凸部３０１間に平坦面が存在しにくくなり、上記したような平坦面３０３からのエピタキシャル成長の選択成長性増加し、より好ましい。
【００７３】
さらに、図６においては、凸部群３０２は、平面視における底部形状が、直線で構成された辺と、円弧状の曲線とで構成されている含円弧底部形状である凸部３０１と、平面視における底部形状が、直線で構成された辺のみで構成されている凸部３０４とで構成されている。したがって、複数の凸部３０４の周囲を、含円弧底部形状の、複数の凸部３０１で囲まれた凸部群３０２を構成している。
【００７４】
このような凹凸構造であると、前記したような凸部間の隙間からの結晶成長を抑制することができ、より好ましい。
【００７５】
（凸部群の配列）
本実施の形態に係る半導体発光素子用基材においては、前記したような凸部と凸部で構成された凸部群であれば、内部量子効率ＩＱＥと光取り出し効率ＬＥＥを同時に高めることができる。さらに、得られる半導体層の平坦性が高く、半導体層形成後の基材の反りが少ないため、優れた発光効率を有する半導体発光素子を歩留まりよく製造することが可能となる。
【００７６】
図７は、本実施の形態の半導体発光素子用基材の他の態様を示す平面模式図である。例えば、図７に示すように、半導体発光素子用基材４００においては、図３と同様の最近接距離Ｐ１を有する凸部４０１、４０４で構成された凸部群４０２が、平坦面４０３で囲まれているが、凸部群間距離が、図６の配置よりも狭い。そのため、平坦面４０３の面積も減っている。
【００７７】
このような配置であると、平坦面４０３からのエピタキシャル成長の選択成長性が増加し、より得られる半導体層の結晶性が向上する。さらに、基材面内の凸部群４０２の存在面積比が増えるため、光取り出し効率ＬＥＥも増加する。一方、平坦面４０３の面積が、凸部群４０２に比べ、減っているため、半導体層の形成は難しくなる。
【００７８】
図８は、本実施の形態の半導体発光素子用基材の他の態様を示す平面模式図である。図８に示すように、半導体発光素子用基材５００においては、図７の凸部配列よりも、凸部群５０２を構成する凸部５０１、５０４の数を増やしている。凸部群５０２は、平坦面５０３で周囲を囲まれている。
【００７９】
この配置においても、平坦面５０３からのエピタキシャル成長の成長選択性が維持され、得られる半導体層の結晶性が向上する。さらに、凸部群５０２を構成する凸部５０１、５０４の斜面部面積が増加するため、光取り出し効率ＬＥＥは増加する。さらに、平坦面５０３を起点として成長する半導体層が凸部群５０２を完全に覆うために必要な距離が増加するため、前記したように、半導体層の刃状転位が互いに会合するまでの距離が伸び、会合する確率が増え、刃状転位が減少しやすくなる。結果として、半導体層の結晶性が向上しやすくなる。
【００８０】
本実施の形態に係る半導体発光素子用基材においては、複数の凸部が互いに離間せず隣接して構成された凸部群であればよく、凸部群を構成する凸部の数は２以上であればよい。図９は、本実施の形態に係る半導体発光素子用基材の他の態様における凸部群の一例を示す平面模式図である。例えば、図９Ａは、７個の凸部９０１、９０４で構成された凸部群９０２の一例である。また、図９Ｂは、３個の凸部９０１で構成された凸部群９０２の一例である。また、図９Ｃは、２個の凸部９０１で構成された凸部群９０２の一例である。また、図９Ａ、図９Ｂ及び図９Ｃにおいては、凸部群９０２はいずれもその周囲を平坦面９０３で囲まれている。
【００８１】
本実施の形態に係る半導体発光素子用基材においては、隣接する凸部群は、平面視において、直線で構成された辺で互いに接していることが好ましく、凸部群を構成できれば、直線で構成された辺の数は、特に限定されない。図１０は、本実施の形態に係る半導体発光素子用基材の他の態様における凸部群の一例を示す平面模式図である。例えば、図１０Ａに示すように、４つの辺で互いに接した凸部１００１で構成された凸部群１００２であってもよい。また、図１０Ｂ及び図１０Ｃで示すように、３つの辺で互いに接した凸部１００１で構成された凸部群１００２であってもよい。また、図１０Ｄで示すように、２つの辺で互いに接した一軸方向に伸びた凸部１００１で構成された凸部群１００２であってもよい。
【００８２】
凸部群を構成する凸部及び凸部群の形態は、目的とする半導体発光素子の性能に応じて種々に選択できる。例えば、凹凸構造上に形成する半導体層の結晶性を高め、ＩＱＥを高める場合は、多くの凸部で構成された凸部群を採用する。また、凸群による光散乱性を高めるのであれば、単位面積当たりの凸部群の数を増やすことでＬＥＥを高めることができる。
【００８３】
本実施の形態に係る半導体発光素子用基材においては、前記した種々の凸部群の配置は、一定の凸部周期で繰り返し配置されていることが好ましい。このような繰り返し配置の具体例としては、図６のような三方配置、図９Ｃのような四方配置、又は、六角形の頂点に凸部群が位置する六方配置が挙げられる。
【００８４】
図１１は、本実施の形態の半導体発光素子用基材の他の態様を示す平面模式図である。図１１に示す半導体発光素子用基材１１００においては、図７の凸部配列から、凸部群の中心を取り除いた配置であり、凸部１１０１、１１０４で構成され、中心の凸部がない凸部群１１０２が、平坦面１１０３で囲まれている。凸部群１１０２の中心は、平坦面１１０７が形成されている。図１１においては、平面視における底部形状が、直線で構成された辺のみで構成された、複数の凸部１１０４が、含円弧底部形状（上述）である、複数の凸部１１０１により囲まれている。
【００８５】
この配置においても、平坦面１１０３からのエピタキシャル成長の選択成長性が維持され、得られる半導体層の結晶性が向上する。さらに、光取り出し効率ＬＥＥも増加する。平坦面１１０７からも半導体層がエピタキシャル成長するため、図７における平面配置よりも、半導体層の形成が容易であり、得られる半導体層の平坦性を高く維持できる。
【００８６】
図１１においては、半導体発光素子用基材１１００の面内における凸部１１０１、１１０４の平面視面積が減る。これによる光取り出し効率ＬＥＥが高くなる詳細なメカニズムは不明であるが、凸部群１１０２が、一定の周期で配置されているために、平坦面１１０７も周期的に存在し、半導体発光素子からの発光光に対して、回折要素として働き、散乱性を高め、光取り出し効率を高くできると考えられる。
【００８７】
図１２は、本実施の形態に係る半導体発光素子における凸部群の一例を示す平面模式図である。本実施の形態に係る半導体発光素子における凸部群は、図１１と同様に、所定の凸部配列から、該当する位置の凸部を取り除いた形態であってもよい。例えば、図１２Ａに示すように、複数の凸部１２０１で構成された凸部群１２０２から取り除かれた凸部に該当する位置が隣接していない配置であっても良い。また、図１２Ｂ及び図１２Ｃに示すように、取り除かれた凸部に該当する位置が隣接している配置であってもよい。図１２Ａ、図１２Ｂ、図１２Ｃにおいては、凸部群１２０２はいずれもその周囲を平坦面１２０３で囲まれており、図示していない領域で、該当する凸部群が一定の凸部群周期で繰り返し配置されている配置が好ましい。
【００８８】
図１３は、本実施の形態に係る半導体発光素子における凸部群の一例を示す平面模式図である。図１２Ａ、図１２Ｂ、図１２Ｃを用いて説明したのと同様に、図１３Ａ〜図１３Ｆに例示した凸部群１３０２の一例もまた、好ましい。なお、図１３Ａ〜図１３Ｆにおいては、凸部群９０２はいずれも、複数の凸部１３０１で構成され、また、その周囲を平坦面１３０３で囲まれている。
【００８９】
図１４は、本実施の形態に係る半導体発光素子用基材の他の態様を示す平面模式図である。図１４に示すように、半導体発光素子用基材１４００においては、凸部群１４０２が平坦面１４０３で囲まれている状態であれば、平坦面１４０３の一部に、凸部群１４０２を構成している凸部１４０１、１４０４と異なる、他の凸部１４０８が存在してもまた、好ましい。他の凸部１４０８は、平坦面１４０３のエピタキシャル成長を阻害しない必要があるため、凸部群１４０２間の隙間よりも小さい底部径である必要があり、凸部１４０１、１４０４より小さい底部径と高さである。
【００９０】
他の凸部１４０８があるため、半導体発光素子からの発光光に対する散乱成分が重畳され、光取り出し効率ＬＥＥを増強することができる。また、３個以上の凸部群１４０２が隣接する箇所（例えば、図１４における凸部１４０８の位置）は、２個の凸部群１４０２が隣接する箇所よりも半導体結晶の成長速度が速くなりがちである。そこで他の凸部１４０８により、得られる半導体結晶の平坦性を高め、平滑な半導体結晶を得やすく、好ましい。
【００９１】
本実施の形態において基材本体の材質は、半導体発光素子用基材として使用できるものであれば特に制限はない。例えば、サファイア、ＳｉＣ、ＳｉＮ、ＧａＮ，シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン、ＧａＰ、ＧａＡｓなどの基材を用いることができる。なかでも半導体層との格子マッチングの観点から、サファイア、ＧａＮ、ＧａＰ、ＧａＡｓ、ＳｉＣ基材などを適用することが好ましい。例えば、基板に、Ｃ面（０００１）を主面とするサファイア基板を用いることができる。更に、基板主面に凹凸構造を形成する凸部と同じ材質であってもよく、凸部と異なる材料で構成されているヘテロ構造としてもまた好ましい。
【００９２】
本実施の形態に係る半導体発光素子用基材における凸部と凸部で構成された凸部群は、前記したように、エピタキシャル成長抑制部であり、エピタキシャル成長促進部である平坦面との半導体結晶成長速度に差がある方が好ましい。結晶成長速度に差があると、結晶成長において凸部群を半導体結晶が覆うときに、刃状転位同士が会合しやすくなり、刃状転位が減ることで、内部量子効率ＩＱＥを高めやすくなる。凸部がエピタキシャル成長しやすい基板（例えばＣ面サファイア基板）と異なる材料で構成されることで、凸部群の半導体結晶成長側をより抑制することができる。
【００９３】
さらにヘテロ構造である半導体発光素子用基材において、凸部は、基板よりも低屈折率の誘電体で構成され、あるいは含んだ材料で構成されているヘテロ構造であると、得られる半導体発光素子用基材の光取り出し効率ＬＥＥが高まり、より好ましい。
【００９４】
凸部が基板よりも低屈折率の誘電体で構成されると光取り出し効率が高まる詳細なメカニズムは不明であるが、本発明者らによる光学シミュレーションの鋭意検討の結果、次のことが明確となっている。つまり、凸部が基材よりも低屈折率の誘電体で構成された場合、半導体層で発生した光が、基材の表面でより反射しやすくなる。そのため、半導体層で発生した光が、ＬＥＤ内で減衰する前に、ＬＥＤ外へ放射されやすくなると推定される。
【００９５】
（半導体発光素子用基材の製造方法）
続いて、本実施の形態に係る半導体発光素子用基材の製造方法について説明する。ただし、以下に示す製造方法は一例であって、これに限定されるものではない。
【００９６】
上記のような半導体発光素子用基材の製造方法としては、特に制限されるものではなく、通常のフォトリソグラフィ法、インプリント法、ナノインプリント法、ナノインプリントリソグラフィ法などが挙げられる。例えば、ナノインプリントリソグラフィ法においては、所定の基板表面に、レジスト層を形成したのち、必要とする転写パターンの反転型を使い、ナノインプリント法により転写し、表面に必要とする凹凸パターンが形成されたレジスト層を得る。
【００９７】
また、あらかじめ必要とする所定の凹凸パターンの凹凸反転構造が形成されたシート表面にドライフィルム層を形成したドライフィルムパターンシートを形成し、それを基板表面に転写し、表面に凹凸パターンが形成されたドライフィルムレジスト層を得る、ドライフィルムインプリントリソグラフィ法も利用できる。
【００９８】
上記のドライフィルムインプリントリソグラフィ法によれば、エッチング耐性の高いマスク層で凹凸パターンを形成でき、基板表面への凹凸パターン形成が容易である利点があり好ましい。また、ドライフィルムを基板に貼合する工程のみでよく、高精度のインプリント装置や露光装置が不要であり、生産効率も高めることができるので、工業生産上有益である。以上から、ドライフィルムインプリントリソグラフィ法を用いることが好適である。
【００９９】
ここで、サファイア基板を代表してさらに説明する。まず、サファイア基板の第１主面を研磨する。この時、研磨砥粒の種類、研磨砥粒の個数、研磨速度、そしてｐＨの制御等により、第１主面の表面粗さＲａを制御できる。特に、算術平均粗さが１．５ｎｍ以下となるまで、研磨を実施するとよい。この表面研磨精度が、製造されるエピタキシャル成長促進部の表面粗さＲａに相関するためである。中でも、算術平均粗さが０．５ｎｍ以下であると、４インチや６インチといったサファイア基板に対して、製造される成長促進部の分布が小さくなるため好ましい。最も好ましくはＩＱＥ改善と安定なエピタキシャル成長の観点から、算術平均粗さは０．３ｎｍ以下である。また、選択する基板のオフ角や面方位などを適宜選択し、半導体発光素子の必要なスペックに合わせこむことができる。
【０１００】
表面粗さＲａが所定内のサファイア基板を、例えば、硫酸と過酸化水素水の混合液（ＳＰＭ液）にて洗浄し、クリーニングする。一方で、凸部及び凸部群の位置情報を相関係数０．９以上の精度で具備するドライフィルムパターンシートを準備する。例えば、ガラスのマザーロールに対して熱リソグラフィ法を適用してパターンを形成する。この時、レーザーの照射パルスを制御することで、凸部及び凸部群の位置情報を、ガラスのマザーロールに形成できる。当該マザーロールから光ナノインプリント法により、モールドを製造する。さらに、モールドからモールドを転写し、複製してもよい。
【０１０１】
次に上記得られたモールドに対して、無機又は有機無機ハイブリッド組成の第１レジストを充填する。例えば、有機金属や金属酸化物微粒子等をレジストに含有できる。この段階での充填状態は、モールドのパターン内に、レジストが完全には満たされておらず、レジストにより平坦化されていない状態であり、第１次レジストを塗布した後であっても、パターンの一部が露出している状態である。
【０１０２】
次に、第１レジスト充填モールドに対して、有機レジストである第２レジストを塗布する。ここでは、前段階と異なり、平坦化するように成膜する。第１レジスト及び第２レジストが成膜されたモールドをドライフィルムパターンシートと呼ぶ。ここで、２層として説明しているが、第２レジストのみを成膜した単層レジストや、更に第３レジストを有する多層ドライフィルムパターンシートを使用することもできる。有機レジストは、ネガ型でもポジ型でもよく、少なくとも、紫外線にて効果作用が発現するラジカル重合系、又は、化学増幅系を含むと好ましい。レジストに、フェノールノボラック、クレゾールノボラック、アクリル変性エポキシノボラック、メタクリル変性エポキシノボラック、アダマンタン、フルオレン、カルバゾール、ポリビニルカルバゾール、ポリパラヒドロキシスチレン等を含むと、基板の加工性が向上するため好ましい。特に、オリゴマー又はポリマー、モノマー及び重合開始剤を含む混合物とすると、塗布したレジストの薄膜状態を維持する機能が向上するため望ましい。
【０１０３】
次にドライフィルムパターンシートを、サファイア基板に貼り合わせる。貼り合わせた後に、光や熱によりレジストを安定化させ、その後、モールドを取り除く。又は、モールドを取り除いた後に、光や熱によりレジストを安定化させる。
【０１０４】
以上の操作により、サファイア基板の主面上に第２レジスト層と第１レジスト層を転写する。レジストの表面にはモールドの反転構造が転写されており、この反転構造は、位置情報として、凸部及び凸部群の配列を有している。
【０１０５】
最後に、基板表面に形成されたレジスト層をマスクとしてエッチングすることで、基板表面に凸部及び凸部群を形成できる。エッチング方法としては、ウェットエッチング、ドライエッチング、あるいは両者を組み合わせた方法などが適用できる。特に、凸部及び凸部群の制御と凸部群を囲む平坦面の表面粗さＲａの制御の観点から、ドライエッチング法を用いることが好ましい。ドライエッチング法の中でも、異方性ドライエッチングが好ましく、ＩＣＰ−ＲＩＥ、ＥＣＭ−ＲＩＥが好ましく。ドライエッチングに使用する反応ガスとしては、基板の材質と反応すれば、特に限定されるものではないが、ＢＣｌ３、Ｃｌ２、ＣＨＦ３、あるいはこれらの混合ガスが好ましく、適宜、Ａｒ、Ｏ２、Ｎ２などを混合できる。
【０１０６】
上記したドライフィルムレジスト法とドライエッチング法により本実施の形態に係る半導体発光素子用基材を形成することができる。
【０１０７】
（半導体発光素子）
次に、本実施の形態に係る半導体発光素子について説明する。
【０１０８】
本実施の形態に係る半導体発光素子においては、上述の本実施の形態に係る半導体発光素子用基材を少なくとも一つ以上、構成に含む。これにより、ＩＱＥの向上、ＬＥＥの向上を図ることができる。
【０１０９】
本実施の形態に係る半導体発光素子は、半導体発光素子用基材の第１主面上に、少なくとも２層以上の半導体層と発光層とを積層して構成される積層半導体層を有する。
【０１１０】
図１５は、本実施の形態に係る半導体発光素子を示す断面模式図である。例えば、図１５に示すように、半導体発光素子１５００においては、半導体発光素子用基材１５０１の一主面上に設けられた凹凸構造上に、アンドープ型半導体層１５５１、ｎ型半導体層１５５２、発光半導体層１５５３及びｐ型半導体層１５５４が順次積層されている。また、ｐ型半導体層１５５４上には透明導電膜１５５５が形成されている。
【０１１１】
また、ｎ型半導体層１５５２表面にカソード電極１５５７が、透明導電膜１５５５表面にアノード電極１５５６がそれぞれ形成されている。なお、半導体発光素子用基材１５０１上に順次積層されたｎ型半導体層１５５２、発光半導体層１５５３、ｐ型半導体層１５５４を、積層半導体層１５６０と称する。
【０１１２】
ここで、アンドープ型半導体層１５５１の主面は平坦面であることが好ましい。アンドープ型半導体層１５５１の主面が平坦面であることにより、ｎ型半導体層１５５２、発光半導体層１５５３、ｐ型半導体層１５５４の性能を効率化でき、内部量子効率ＩＱＥが向上する。
【０１１３】
さらにアンドープ型半導体層１５５１と半導体発光素子用基材１５０１との界面には、図示しないバッファ層が存在することが好ましい。バッファ層の存在により、アンドープ型半導体層１５５１の結晶成長の初期条件である核生成及び核成長が良好となり、積層半導体層１５６０の半導体としての性能が向上するため、内部量子効率ＩＱＥが改善する。
【０１１４】
バッファ層は、凹凸構造の表面全体を覆うように形成してもよいが、凹凸構造の表面に部分的に設けることができ、特に、半導体発光素子用基材１５０１表面における凸部群を囲む平坦面に優先的にバッファ層を設けることができる。
【０１１５】
バッファ層の厚さは５ｎｍ以上１００ｎｍ以下がよく、１０ｎｍ以上５０ｎｍ以下がより好ましい。この範囲のバッファ層の厚みより、アンドープ型半導体層１５５１の成長速度のバラツキを低減し、会合点を制御しやすいためである。
【０１１６】
バッファ層は、例えば、例えば、ＧａＮ構造、ＡｌＧａＮ構造、ＡｌＮ構造、ＡｌＩｎＮ構造、ＩｎＧａＮ／ＧａＮ超格子構造、ＩｎＧａＮ／ＧａＮ積層構造、ＡｌＩｎＧａＮ／ＩｎＧａＮ／ＧａＮ積層構造等を採用することができる。中でも、ＧａＮ構造、ＡｌＧａＮ構造、ＡｌＮ構造が最も好ましい。これにより、上述したアンドープ型半導体層１５５１の成長速度のバラツキがより低減するため、会合点の制御性が向上し、アンドープ型半導体層１５５１の表面ラフネスを低減しやすい。
【０１１７】
また、バッファ層の成膜については、成膜温度を３５０℃〜６００℃の範囲にできる。また、バッファ層は、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法又はスパッタリング法により成膜されることが好ましい。
【０１１８】
本実施の形態に係る半導体発光素子においては、前記アンドープ型半導体層１５５１と、前記バッファ層を併せて下地層と定義し記述する。
【０１１９】
本実施の形態に係る半導体発光素子において、アンドープ型半導体層１５５１としては、例えば、シリコンやゲルマニウム等の元素半導体、又は、ＩＩＩ−Ｖ族やＩＩ−ＶＩ族やＩＶＩ−ＩＶ族等の化合物半導体を適用できる。特に、アンドープ窒化物層であることが好ましい。アンドープ窒化物層としては、例えば、９００℃〜１５００℃の成長温度で、ＮＨ３とＴＭＧａを供給することで成膜できる。
【０１２０】
アンドープ型半導体層１５５１の膜厚は、０．５μｍ以上１０μｍ以下であることが好ましいが、アンドープ型半導体層１５５１に対する残留応力の観点から、１．３μｍ以上８μｍ以下がより好ましい。
【０１２１】
本実施の形態に係る半導体発光素子１５００において、ｎ型半導体層１５５２としては、半導体発光素子に適したｎ型半導体層として使用できるものであれば、特に制限はない。例えば、シリコン、ゲルマニウムなどの元素半導体、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族、ＩＶ−ＩＶ族などの化合物半導体などに適宜、種々の元素をドープしたものを適用できる。また、ｎ型半導体層、ｐ型半導体層には、適宜、図示しないｎ型クラッド層、ｐ型クラッド層を設けることができる。
【０１２２】
ｎ型ＧａＮ層としては、例えば、ＮＨ３を３×１０−２〜４．２×１０−２ｍｏｌ／分、トリメチルガリウム（ＴＭＧａ）０．８×１０−４〜１．８×１０−４ｍｏｌ／分及びＳｉに代表されるｎ型ドーパントを含むシランガスを５．８×１０−９〜６．９×１０−９ｍｏｌ／分供給し、形成することができる。膜厚は、活性層への電子注入性の観点から、８００ｎｍ以上であると好ましく、１５００ｎｍ以上であることがより好ましい。
【０１２３】
発光半導体層１５５３としては、半導体発光素子として発光特性を有するものであれば、特に限定されない。例えば、発光半導体層１５５３として、ＡｓＰ、ＧａＰ、ＡｌＧａＡｓ、ＩｎＧａＮ、ＧａＮ、ＡｌＧａＮ、ＺｎＳｅ、ＡｌＨａＩｎＰ、ＺｎＯなどの半導体層を適用できる。また、発光半導体層１５５３には、適宜、特性に応じて種々の元素をドープしてもよい。
【０１２４】
また、単一量子井戸構造（ＳＱＷ）又は多重量子井戸構造（ＭＱＷ）とすることが好ましい。
【０１２５】
例えば、６００℃〜８５０℃の成長温度で、窒素をキャリアガスとして使い、ＮＨ３、ＴＭＧａ及びトリメチルインジウム（ＴＭＩｎ）を供給し、ＩＮＧａＮ／ＧａＮからなる活性層を、１００Å〜１２５０Åの厚さに成長させることができる。また、多重量子井戸構造の場合、１つの層を構成するＩｎＧａＮに関し、Ｉｎ元素濃度を変化させることもできる。
【０１２６】
また、発光半導体層１５５３とｐ型半導体層１５５４との間に電子ブロック層（図示せず）を設けることができる。電子ブロック層は、例えば、ｐ−ＡｌＧａＮにて構成される。
【０１２７】
本実施の形態に係る半導体発光素子１５００においては、ｐ型半導体層１５５４の材質は、半導体発光素子に適したｐ型半導体層として使用できるものであれば、特に制限はない。例えば、シリコン、ゲルマニウムなどの元素半導体、及び、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族、ＩＶ−ＩＶ族などの化合物半導体に適宜、種々の元素をドープしたものを適用できる。例えば、ｐ型ＧａＮ層の場合、成長温度を９００℃以上に上昇させ、ＴＭＧａ及びＣＰ２Ｍｇを供給し、数百〜数千Åの厚さに成膜することができる。
【０１２８】
これらの積層半導体層（ｎ型半導体層、発光半導体層、及びｐ型半導体層）は、基材表面に公知の技術により成膜できる。例えば、成膜方法としては、有機金属気相成長法（ＭＯＣＶＤ）、ハイドライド気相成長法（ＨＶＰＥ）、分子線エピタキシャル成長法（ＭＢＥ）などが適用できる。
【０１２９】
本実施の形態に係る半導体発光素子１５００においては、透明導電膜１５５５の材質は、半導体発光素子に適した透明導電膜として使用できるものであれば、特に制限はない。例えば、Ｎｉ／Ａｕ電極などの金属薄膜や、ＩＴＯ、ＺｎＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＩＺＯ、ＩＧＺＯなどの導電性酸化物膜などを適用できる。特に、透明性、導電性の観点からＩＴＯが好ましい。
【０１３０】
本実施の形態に係る半導体発光素子１５００において、透明導電膜１５５５の厚みは３０ｎｍ以上１００ｎｍ以下が好ましい。透明導電膜１５５５の役割は、アノード電極１５５６からの電流を拡散させ、ｐ型半導体層１５５４に注入することである。透明導電膜１５５５の抵抗は厚みが厚いほど小さくなることから、透明導電膜１５５５の厚み（Ｔ＿ＴＥ）は、３０ｎｍ以上が好ましく、４０ｎｍ以上がより好ましい。上限は、光吸収を抑えることに加えて、薄膜干渉を利用して、臨界角以下の入射角に対する透過率を著しく上げることができ、また臨界角以下の透過率分布を抑える観点から、透明導電膜１５５５の厚み（Ｔ＿ＴＥ）は、１００ｎｍ以下が好ましく、８０ｎｍ以下がより好ましい。
【０１３１】
透明導電膜１５５５の厚み（Ｔ＿ＴＥ）は、例えば、ＳＴＥＭ（走査透過電子顕微鏡）によって測定することができる。ＳＴＥＭによる測定は、像のコントラストから積層半導体層との境界を明確化することができ、好ましい。
【０１３２】
また本実施の形態では、従来に比べて凹凸構造の高さを１μｍ以下にでき、このように、凹凸構造が特にナノオーダーであれば、アンドープ型半導体層１５５１で凹凸構造を平坦化するために必要な厚みが薄くなる。このため、発光半導体層１５５３からの光を吸収する半導体層が薄くなることで、光取り出し効率ＬＥＥの更なる向上が見込まれると共に、ｎ型半導体層１５５２、並びにその上に順次積層される発光半導体層１５５３及びｐ型半導体層１５５４の反りを抑制することが可能となり、従来よりも大面積の半導体発光素子とすることができる。以上により、下地層の厚みは、５μｍ以下が好ましく、４μｍ以下がより好ましく、３．５μｍ以下が更に好ましく、２．５μｍ以下がより一層好ましく、１．５μｍ以下が最も好ましい。
【０１３３】
（反射層）
本実施の形態に係る半導体発光素子１５００において、半導体発光素子用基材１５０１の積層半導体層１５６０が形成されている主面の裏面側の主面に、図示しない反射層を設けてもよい。
【０１３４】
反射層の材質は発光波長での反射率が高ければ特に限定されない。例えば金属ではＡｇ、Ａｌ又はその合金などが、例えば反射率や半導体発光素子用基材１５０１との密着性などから選択される。あるいは、より高い反射率とするために、誘電体多層膜を形成してもよい。反射率が所望の範囲で有れば膜厚及び層数は、特に限定されず、例えば、高屈折率層としてチタン酸化物、ジルコニウム酸化物、ニオブ酸化物、タンタル酸化物、窒化アルミ、低屈折率層としてシリコン酸化物を用いることができる。また、誘電体多層膜を形成した後、金属を成膜してもよい。
【０１３５】
また、半導体発光素子用基材１５０１との密着性を改善するために、半導体発光素子用基材１５０１と反射層との間に密着層を設けてもよい。密着層は例えばシリコン酸化物を用いることができる。
【０１３６】
以上説明したように、本実施の形態に係る半導体発光素子用基材によれば、半導体層中の結晶転位欠陥を減らすことにより結晶品質を向上させ、内部量子効率ＩＱＥを改善し、且つ、光散乱により導波モードを解消して光取り出し効率ＬＥＥを高めることができる。さらに、得られる半導体の平坦性を向上させることで、素子化効率を高めると共に、基板の反りを抑制し、基板面内の発光波長分布を改善できる。その結果、優れた発光効率を有する半導体発光素子を歩留まりよく製造することができる。
【実施例】
【０１３７】
以下、本発明の効果を明確に行った実施例をもとに本発明をより詳細に説明する。なお、本発明は、以下の実施例によって何ら限定されるものではない。
【０１３８】
［実施例１〜実施例２］
まず、半導体発光素子用基材を作製した。半導体発光素子用基材のパターンは、ナノ加工シートを使用して作成した。ナノ加工シートについては後述する。２インチの片面鏡面のｃ面サファイアを準備し、洗浄した。続いて、サファイアを１２０℃のホットプレート上に配置した。次に、ナノ加工シートを、１２０℃に加温したラミネートロールを使用して、サファイアに貼り合わせた。貼り合わせは、０．５ＭＰａの圧力で、線速５０ｍｍ／秒にて行った。ナノ加工シートの貼り合わせされたサファイアに対して、サファイア越しに紫外線を照射した。紫外線は、波長３６５ｎｍのＵＶ−ＬＥＤ光源より照射されたもので、積算光量が１５００ｍＪ／ｃｍ２になるように設定した。次に、１２０℃に加熱した２枚の並行平板で、ナノ加工シートとサファイアを挟み込んだ。挟み込みの圧力は０．３ＭＰａとし、時間は１０秒とした。続いて、空冷にて室温まで冷却し、ナノ加工シートをサファイアより、５０ｍｍ／秒の速度で剥離した。以上の操作により、サファイアの主面上に、２層レジスト層を転写付与した。レジスト層の主面には凹凸構造が設けられている。この凹凸構造の形状及び配列、２層レジストの層構成、そして以下に記載のドライエッチング条件により半導体発光素子用基材のパターンを制御した。
【０１３９】
ナノ加工シートは、貼合操作及び剥離操作で、被処理体上に加工マスクを転写付与できる成形体である。構成としては、樹脂製のモールド、第１レジスト層、及び第２レジスト層である。樹脂モールドは、主面に凹凸構造を有し、当該凹凸構造の凹部の内部に、第１レジスト層が充填される。そして、樹脂モールドの凹凸構造と第１レジスト層と、を平坦化するように第２レジスト層が配置される。
【０１４０】
まず、樹脂製のモールドを、ロール・ツー・ロールの光ナノインプリント法を使用して、製造した。幅は５００ｍｍ、長さは１８０ｍである。層構成としては、厚み５０μｍのＰＥＴフィルムの易接着面上に厚み１．５μｍの転写層がある構成であり、転写層の主面に光ナノインプリント法にて転写された凹凸構造がある。また、樹脂モールドの凹凸構造面に対する水滴の接触角は１４０°〜１５３°の間であった。転写層の材料は、下記混合物とした。
【０１４１】
（転写層）
フッ素含有ウレタン（メタ）アクリレート（ＯＰＴＯＯＬ  ＤＡＣ  ＨＰ（ダイキン工業社製））：トリメチロールプロパン（ＥＯ変性）トリアクリレート（Ｍ３５０（東亞合成社製））：１−ヒドロキシシクロヘキシルフェニルケトン（Ｉｒｇａｃｕｒｅ（登録商標）１８４（ＢＡＳＦ社製））：２−ベンジル−２−ジメチルアミノ−１−（４−モルフォリノフェニル）−ブタノン−１（Ｉｒｇａｃｕｒｅ３６９（ＢＡＳＦ社製））＝１７．５ｇ：１００ｇ：５．５ｇ：２．０ｇにて混合した材料。
【０１４２】
次に、樹脂モールドの凹凸構造に対して、第１レジスト層を、ダイコート法にて成膜した。第１レジスト層は、下記に示す化合物を混合し、組成のチタン含有有機無機複合レジストを調整した。
【０１４３】
（第１レジスト層）
チタニウムテトラブトキシドモノマ（和光純薬工業社製）：３―アクリロキシプロピルトリメトキシシラン（信越シリコーン社製）：フェニル変性シリコーン（東レ・ダウコーニング社製）：１−ヒドロキシ−シクロヘキシル−フェニル−ケトン（Ｉｒｇａｃｕｒｅ１８４、ＢＡＳＦ社製）：２−ベンジル−２−ジメチルアミノ−１−（４−モルフォリノフェニル）−ブタノン−１（Ｉｒｇａｃｕｒｅ３６９、ＢＡＳＦ社製）＝６５．２ｇ：３４．８ｇ：５．０ｇ：１．９ｇ：０．７ｇにて調合し、プロピレングリコールモノメチルエーテルにて希釈した材料。更に固形分に対して０．０００６２５質量％となるように高分子界面活性剤ＫＦ−９４５（信越化学工業（株）製）を添加した。ＫＦ−９４５の分子量は約２５００、分子構造は下記化学式（１）であると推定される。
【０１４４】
【化１】
2018142632.tif 000004
【０１４５】
チタン含有有機無機複合レジストは、表面張力が２４．０ｍＮ／ｍ以下の溶剤Ａと、表面張力が２７．０ｍＮ／ｍ以上の溶剤Ｂと、を混合した混合溶剤にて希釈し、塗布液とした。ダイコート法にて塗布する際に、ダイリップの上流側を減圧した。塗布の速度は１０ｍ／分とし、吐出量を制御することで、第１レジスト層の充填量を制御した。塗布後、１２０℃のエアを吹き付け乾燥させ、その後、巻き取り回収した。ここで、第１レジスト層を成膜した樹脂モールドを解析し、第１レジスト層の状態を把握した。解析は、走査型電子顕微鏡、透過型電子顕微鏡、及びエネルギー分散型Ｘ線分光法を併用した。第１レジスト層は、樹脂モールドの凹凸構造の凹部の内部に充填されていた。一方で、樹脂モールドの凹凸構造の凸部の上面には、数ナノメートルオーダーの第１レジスト層の残渣（凝集物）が観察されることはあったが、当該上面に、第１レジスト層が厚く成膜されることはなかった。また、ダイコート成膜に関し、塗液の吐出量を変化させることで、第１レジスト層の充填量が変化し、これに伴い、第１レジスト層の充填径が変化することを確認した。
【０１４６】
次に、第１レジスト層の充填された樹脂モールドに対して、第２レジスト層を成膜した。成膜方法は、第１レジスト層の場合と同様に行った。第２レジスト層は、下記組成の混合物であり、表面張力が２５．０ｍＮ／ｍ以下の溶剤にて希釈し、塗液とした。
【０１４７】
（第２レジスト層）
アクリロイル基変性率が１００％のエポキシノボラック樹脂、ジペンタエリスリトールポリアクリレート、２，２−ジメトキシ−１，２−ジフェニルエタン−１−オンと、を８０ｇ：２０ｇ：４．５ｇの比率にて混合した材料。
【０１４８】
乾燥は、１０５℃にて行った。乾燥後、ヘーズ（濁度）が１０％以下のＰＥ／ＥＶＡ保護フィルムを貼り合わせ、巻き取り、回収した。ここで、製造したナノ加工シートを解析し、第１レジスト層及び第２レジスト層の状態を把握した。解析は、走査型電子顕微鏡、透過型電子顕微鏡、及びエネルギー分散型Ｘ線分光法を併用した。第１レジスト層については、第２レジスト層の成膜前後で変化はなかった。第２レジスト層は、樹脂モールドの凹凸構造及び第１レジスト層を平坦化するように成膜できていた。また、成膜厚は、ダイコート成膜の吐出量を変化させることで、制御可能であることを確認した。即ち、ダイコート成膜の吐出量を制御して、第１レジスト層の充填径及び第２レジスト層の膜厚を変化させた。
【０１４９】
製造したナノ加工シートを使用して、既に説明したように、サファイアの主面上に、第１レジスト層及び第２レジスト層からなる２層レジスト層を転写付与した。次に、レジスト層を加工するエッチングと、サファイアを加工するエッチングを同一チャンバー内で連続して行った。レジスト層のエッチングには、酸素ガスを使用した。ここでは、第１レジスト層が第２レジスト層のエッチングマスクとして機能し、第２レジスト層をサファイアの主面が部分的に露出するまでエッチングした。エッチング条件は、処理ガス圧１Ｐａ、処理電力３００Ｗの条件とした。続いて、ＢＣｌ３ガスとＣｌ２ガスと、の混合ガスを使用した反応性イオンエッチングを行い、サファイアをエッチングした。ここでは、第２レジスト層をエッチングマスクとして、サファイアをエッチングした。処理条件は、パターンに合わせて適宜変化させた。
【０１５０】
エッチング加工したサファイアを取り出し、硫酸及び過酸化水素水を２：１の重量比にて混合した溶液にて洗浄した。この時、処理液の温度は、１００℃以上に制御した。
【０１５１】
製造したサファイアの主面には、パターンが形成されていた。このパターンの形状（凸部底部の径φ、凸部高さＨ）は、ナノ加工シートの第１レジスト層の充填径及び第２レジスト層の膜厚、及びドライエッチングの処理条件により、任意に調整できた。
【０１５２】
得られたサファイア基材上に、バッファ層としてＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の低温成長バッファ層を１００Å成膜した。次に、非ドープ第１半導体層として、アンドープのＧａＮを成膜した。
【０１５３】
その後、得られた基板にドープ第１半導体層として、ＳｉドープのＧａＮを成膜した。続いて歪吸収層を設け、その後、発光半導体層として、多重量子井戸の活性層（井戸層、障壁層＝アンドープのＩｎＧａＮ、ＳｉドープのＧａＮ）をそれぞれの膜厚を（６０Å、２５０Å）として井戸層が６層、障壁層が７層となるように交互に積層した。発光半導体層上に、第２半導体層として、エレクトロブロッキング層を含むようにＭｇドープのＡｌＧａＮ、アンドープのＧａＮ、ＭｇドープのＧａＮを積層し、積層半導体層を得た。
【０１５４】
その後、透明導電膜としてＩＴＯを成膜し、電極形成工程の後、リーク電流の測定を行った。２インチのサファイア基板上に得られたＬＥＤ素子３０００個以上に対して、オートプローバを用いてｐ電極パッドとｎ電極パッドの間に―５Ｖ（逆バイアス）印加した際のリーク電流（Ｉｒ）を測定した。
【０１５５】
その後、実装工程を行った。サファイア基材を厚さ１６０μｍまで研磨して裏面に反射層を設けた。反射層は、Ａｇ−Ｐｄ−Ｃｕ系の合金を成膜した。その後、裁断工程を経て得られた半導体発光素子について、前記した３０００個の半導体発光素子のうち、２０個について実装を行い、平均を求めた。銀メッキＴＯ缶にＡｇペーストで接合し、ワイヤボンディングすることでｐ電極パッドとｎ電極パッドの間に電流を流し発光出力を測定した。なお、チップの大きさは３５０μｍ四方、電流は２０ｍＡとし、発光波長は４５０ｎｍであった。
【０１５６】
評価は以下の５項目で行った。まず、半導体発光素子用基材に第１半導体層を成膜した段階で取出し、得られた半導体層の表面平坦性を、ＡＦＭによって２００μｍの視野で観察し、その際の表面粗さ（Ｒａ）を測定した。Ｒａが１０ｎｍ以下であった場合を良好とした。次に、Ｘ線ロッキングカーブを取得し、ＧａＮ（１０２）に対する半値幅（ＸＲＣ−ＦＷＨＭ）を取得した。ここでは、３５０ａｒｃｓｅｃ以下を良好と判定している。さらに、半導体発光素子基材の反りをＢＯＷとして測定した。また、−５Ｖ印加した際の基板面内のリーク電流を測定し、０．０１ｍＡ以下を良好とした。最後に、得られた半導体発光素子について、その光出力を積分球で測定した。光出力は、比較例２に対する発光出力比で示した。
【０１５７】
［比較例１］
比較例１は平均ピッチ７００ｎｍの単純三方配列の場合である。凸部の底部径は６５０ｎｍであり、凸部底部間距離（平坦部の幅）が５０ｎｍと狭く、易成長部としての凹部がないことから結晶性が悪く、また成膜後の表面が荒れ、以下の表１に示すように、リーク電流が大きいことがわかった。
【０１５８】
［比較例２］
比較例２は平均ピッチ１２００ｎｍの単純三方配列の場合である。凸部の底部径は１１５０ｎｍであり、凸部底部間距離（平坦部の幅）が５０ｎｍと狭く、易成長部としての凹部がないことから結晶性が悪く、また成膜後の表面が荒れ、以下の表１に示すように、リーク電流が大きいことがわかった。
【０１５９】
［実施例１］
実施例１は、図１の配列で、最近接距離Ｐ１が７００ｎｍ、凸部デューティ１．０５、凸部高さ３５０ｎｍであった。また、凸部群周期は３６３７ｎｍであった。易成長部としての凹部が充分に存在することから結晶性がよく、また成膜後の表面が比較的平滑であり、以下の表１に示すように、リーク電流が小さいことがわかった。
【０１６０】
［実施例２］
実施例２は、図７の配列で、最近接距離Ｐ１が１２００ｎｍ、凸部デューティ１．１５、凸部高さ７００ｎｍであった。また、凸部群周期は、５７１５ｎｍであった。易成長部としての凹部が充分に存在することから結晶性がよく、また成膜後の表面が比較的平滑であり、以下の表１に示すように、リーク電流が小さいことがわかった。
【０１６１】
【表１】
2018142632.tif 000005
【０１６２】
なお、本発明は、以上に記載した実施形態や、各実施例に限定されるものではない。当業者の知識に基づいて実施形態や各実施例に設計の変更等を加えてもよく、また、実施形態や各実施例を任意に組み合わせてもよく、そのような変更等を加えた態様も本発明の範囲に含まれる。
【産業上の利用可能性】
【０１６３】
本発明により、優れた発光効率を有する半導体発光素子を歩留まりよく製造することができる半導体発光素子用基材を提供することができるので、ＬＥＤなどの半導体発光素子に好適に使用することができる。
【符号の説明】
【０１６４】
１００、２００、３００、４００、５００、９００、１１００、１４００、１５０１  半導体発光素子用基材
１０１、１０４、２０１、２０４、３０１、３０４、４０１、４０４、５０１、５０４、９０１、９０４、１００１、１１０１、１１０４、１２０１、１４０１、１４０４  凸部
１０２、２０２、３０２、４０２、５０２、９０２、１００２、１１０２、１２０２、１４０２  凸部群
１０３、２０３、２２１、３０３、４０３、５０３、９０３、１１０３、１１０７、１２０３、１４０３  平坦面
１５００  半導体発光素子
１５５１  アンドープ型半導体層
１５５２  ｎ型半導体層
１５５３  発光半導体層
１５５４  ｐ型半導体層
１５５５  透明導電膜
１５５６  アノード電極
１５５７  カソード電極
１５６０  積層半導体層
【図１】
2018142632.tif 000006
【図２】
2018142632.tif 000007
【図３】
2018142632.tif 000008
【図４】
2018142632.tif 000009
【図５】
2018142632.tif 000010
【図６】
2018142632.tif 000011
【図７】
2018142632.tif 000012
【図８】
2018142632.tif 000013
【図９】
2018142632.tif 000014
【図１０】
2018142632.tif 000015
【図１１】
2018142632.tif 000016
【図１２】
2018142632.tif 000017
【図１３】
2018142632.tif 000018
【図１４】
2018142632.tif 000019
【図１５】
2018142632.tif 000020