(57)【要約】【課題】ダイオードの寄生ダイオードのよる影響を排除して誤動作の発生を防止した電流センス回路を提供する。【解決手段】抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５と、演算増幅器１５Ａ、１５Ｂ、１６と、逆流防止ダイオードＤ１、Ｄ２と、ＮＭＯＳトランジスタＭ１と、ＰＭＯＳトランジスタＭ２、Ｍ３とを備えるＰ型の半導体基板上に構成された電流センス回路において、逆流防止ダイオードＤ２のカソードと演算増幅器１５Ｂの非反転入力端子との間に、ゲートが接地されソースが逆流防止ダイオードＤ２のカソードに接続されドレインが演算増幅器１５Ｂの非反転入力端子に接続されたトランジスタＭ４を挿入接続した。【選択図】図１
2018179571.tif 000002
【特許請求の範囲】
【請求項１】
信号入力端子と負荷との間に接続されるセンス抵抗の前記信号入力端子の側に接続された第１入力端子と、前記センス抵抗の前記負荷の側に接続された第２入力端子と、電源端子と、検出出力端子とを備え、前記センス抵抗に流れる電流に応じた電圧を前記検出出力端子に出力する電流センス回路において、
非反転入力端子が第１抵抗を介して前記第１入力端子に接続され、反転入力端子が第２抵抗を介して前記第２入力端子に接続された第１演算増幅器と、
反転入力端子が前記第１抵抗を介して前記第１入力端子に接続され、非反転入力端子が前記第２抵抗を介して前記第２入力端子に接続された第２演算増幅器と、
ゲートが前記第１演算増幅器の出力端子に接続されソースが前記検出出力端子に接続された第１導電型の第１トランジスタと、
アノードが前記第１演算増幅器の非反転入力端子に接続されカソードが前記第１トランジスタのドレインに接続された第１逆流防止ダイオードと、
ゲートが前記第２演算増幅器の出力端子に接続されソースが第３抵抗を介して前記電源端子に接続された第２導電型の第２トランジスタと、
アノードが前記第２トランジスタのドレインに接続されカソードが前記第２演算増幅器の非反転入力端子に接続された第２逆流防止ダイオードと、
反転入力端子が前記第２トランジスタのソースに接続され非反転入力端子が第４抵抗を介して前記電源端子に接続された第３演算増幅器と、
ゲートが前記第３演算増幅器の出力端子に接続されソースが前記第３演算増幅器の非反転入力端子に接続されドレインが前記検出出力端子に接続された第２導電型の第３トランジスタと、
前記検出出力端子と接地間に接続された第５抵抗とを備え、
前記第２逆流防止ダイオードのカソードと前記第２演算増幅器の非反転入力端子との間に、ゲートが接地されソースが前記第２逆流防止ダイオードのカソードに接続されドレインが前記第２演算増幅器の非反転入力端子に接続された第２導電型の第４トランジスタが挿入接続され、
Ｐ型半導体基板上に形成されていることを特徴とする電流センス回路。
【請求項２】
請求項１に記載の電流センス回路において、
アノードが前記第２入力端子に接続されカソードが前記第４トランジスタのゲートに接続された第３逆流防止ダイオードと、前記第３逆流トランジスタのカソードと接地との間に接続された電流源を備え、前記第４トランジスタのゲートは接地との直接接続が解除されていることを特徴とする電流センス回路。
【請求項３】
請求項２に記載の電流センス回路において、
前記第２逆流防止ダイオードを、ドレインが前記第２トランジスタのドレインに接続されソースが前記第４トランジスタのソースに接続されゲートが前記第４トランジスタのゲートに接続された第２導電型の第５トランジスタに置き換えたことを特徴とする電流センス回路。
【請求項４】
請求項１、２又は３に記載の電流センス回路において、
前記第１逆流防止ダイオードを、ゲートが前記第１入力端子に接続されソースが前記第１演算増幅器の非反転入力端子に接続されドレインが前記第１トランジスタのドレインに接続された第１導電型の第６トランジスタに置き換えたことを特徴とする電流センス回路。
【請求項５】
請求項４に記載の電流センス回路において、
前記第６トランジスタはデプレッショントランジスタであることを特徴とする電流センス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は負荷に流れる電流を検出する電流センス回路にかかり、特に同相入力電圧範囲を拡大させた電流センス回路に関する。
【背景技術】
【０００２】
図４に従来のこの種の電流センス回路１０Ｄを示す（特許文献１）。電流センス回路１０Ｄにおいて、１１は第１入力端子、１２は第２入力端子、１３は電源端子、１４は検出出力端子である。信号入力端子１と負荷２の間に、その負荷２に流れる負荷電流Ｉｓを検出するためのセンス抵抗Ｒｓが接続されている。そして、そのセンス抵抗Ｒｓの信号入力端子１の側が電流センス回路１０Ｄの第１入力端子１１に接続され、負荷２の側が第２入力端子１２に接続されている。
【０００３】
電流センス回路１０Ｄは、この電流センス抵抗Ｒｓの両端間に発生する入力電圧Ｖｓを両入力端子１１、１２に入力して処理し、負荷電流Ｉｓに応じた検出電圧Ｖ１を検出出力端子１４に出力する。電源端子１３には電圧Ｖ＋の正電圧源３が接続され、検出出端子１４に現れる検出電圧Ｖ１は、電圧Ｖ＋で動作する出力回路４で増幅されてから出力電圧ＶＯＵＴとして出力する。
【０００４】
電流センス回路１０Ｄの第１入端子１１への入力電流Ｉ１、第２入端子１２への入力電流Ｉ２は、負荷電流Ｉｓに対して十分に小さく、例えば負荷電流Ｉｓが数Ａ〜数十Ａであるのに対して、それら入力電流Ｉ１、Ｉ２は数μＡである。
【０００５】
電流センス回路１０Ｄは、第１、第２抵抗Ｒ１、Ｒ２と、第１演算増幅器１５Ａと、第２演算増幅器１５Ｂと、第３演算増幅器１６と、第３、第４、第５抵抗Ｒ３、Ｒ４、Ｒ５と、ＮＭＯＳの第１出力トランジスタＭ１と、ＰＭＯＳの第２、第３出力トランジスタＭ２、Ｍ３と、第１、第２逆流防止ダイオードＤ１、Ｄ２とから構成されている。
【０００６】
電流センス回路１０Ｄの入力端子１１は、抵抗Ｒ１を介して、演算増幅器１５Ａの非反転入力端子と演算増幅器１５Ｂの反転入力端子と逆流防止ダイオードＤ１のアノードとに接続されている。電流センス回路１０Ｄの入力端子１２は、抵抗Ｒ２を介して、演算増幅器１５Ａの反転入力端子と演算増幅器１５Ｂの非反転入力端子と逆流防止ダイオードＤ２のカソードとに接続されている。
【０００７】
演算増幅器１５Ａの出力端子は出力トランジスタＭ１のゲートに接続され、演算増幅器１５Ｂの出力端子は出力トランジスタＭ２のゲートに接続されている。また、出力トランジスタＭ１のドレインは逆流防止ダイオードＤ１のカソードに接続され、ソースは検出出力端子１４に接続されている。出力トランジスタＭ２のドレインは逆流防止ダイオードＤ２のアノードに接続され、ソースは演算増幅器１６の反転入力端子と抵抗Ｒ３の片端に接続されている。出力トランジスタＭ３のゲートは演算増幅器１６の出力端子に、ソースは演算増幅器１６の非反転入力端子に、ドレインは検出出力端子１４に、それぞれ接続されている。また、出力トランジスタＭ３のソースは抵抗Ｒ４の片端に接続されている。そして、抵抗Ｒ３、Ｒ４の他端は正電圧源３に接続されている。
【０００８】
まず、演算増幅器１５Ａに関する回路動作について説明する。演算増幅器１５Ａは反転入力端子の電圧が非反転入力端子の電圧よりも低いときに出力端子の電圧を引き上げ、出力トランジスタＭ１のゲート電圧を高くし、その出力トランジスタＭ１の出力電流Ｉｍ１を増加させる。出力トランジスタＭ１は逆流防止ダイオードＤ１と抵抗Ｒ１を介して入力端子１１に接続されているため、出力電流Ｉｍ１の電流増加だけ、入力電流Ｉ１も同様に増加する。入力電流Ｉ１が増加すると抵抗Ｒ１での電圧降下が大きくなるため、演算増幅器１５Ａの非反転入力端子の電圧が低下する。最終的には、演算増幅器１５Ａの非反転入力端子と反転入力端子の電圧が同電位になるまで、出力電流Ｉｍ１は増加する。
【０００９】
ここで、演算増幅器１５Ａの非反転入力端子の入力電流をＩａ＋とし、反転入力端子の入力電流をＩａ−とすると、入力電圧Ｖｓに対する出力電流Ｉｍ１についての関係は（１）式に示すようになる。
2018179571.tif 000003
【００１０】
簡単化のため、抵抗Ｒ１、Ｒ２および入力電流Ｉａ＋、Ｉａ−がそれぞれ同値であると定義すると（２）式が得られる。
2018179571.tif 000004
【００１１】
また、出力電流Ｉｍ１は抵抗Ｒ５に流れるため、検出電圧Ｖ１は（３）式で示される。
2018179571.tif 000005
【００１２】
（３）式に（２）式を代入し入力電圧Ｖｓ に対する検出電圧Ｖ１について解くと（４）式が得られる。
2018179571.tif 000006
【００１３】
このように、演算増幅器１５Ａは、入力電圧Ｖｓに対して、抵抗Ｒ１、Ｒ５の比数倍の検出電圧Ｖ１を出力することになる。例えば、Ｒ１＝Ｒ２＝５ｋΩ、Ｒ５＝５０ｋΩとすると、検出電圧Ｖ１は入力電圧Ｖｓの１０倍となる。
【００１４】
ここで、演算増幅器１５Ａに関する電流センス回路１０Ｄの同相入力電圧範囲について説明する。電流センス回路１０Ｄの検出出力端子１４は、出力トランジスタＭ１、逆流防止ダイオードＤ１および抵抗Ｒ１を介して入力端子１１に接続されており、出力電流Ｉｍ１は入力端子１１から供給されている。つまり、入力端子１１の電圧Ｖｉｎが、検出電圧Ｖ１と出力トランジスタＭ１のオーバードライブ電圧Ｖod1 と逆流防止ダイオードＤ１の順方向電圧Ｖfd1 と入力電圧Ｖｓの和以上でない場合、所望の出力電圧が得られなくなる。
【００１５】
演算増幅器１５Ａの同相入力電圧の最低値をＶoffaとすると、（５）式が得られる。
2018179571.tif 000007
【００１６】
ここで、Ｉａ＋＜＜Ｉｍ１であるので、Ｉａ＋ を省略すると（２）式と（５）式から、（６）式が得られる。
2018179571.tif 000008
【００１７】
例えば、Ｖfd1 ＝０．６Ｖ、Ｖod1 ＝０．１Ｖ、Ｒ１＝５ｋΩ、Ｒ５＝５０ｋΩ、Ｖｓ＝０．１Ｖとすると、（６）式は
2018179571.tif 000009
のようになり、同相入力電圧Ｖoffa の最低値は１．８Ｖとなる。
【００１８】
続いて、演算増幅器１５Ｂに関する回路動作について説明する。演算増幅器１５Ｂは非反転入力端子の電圧が反転入力端子の電圧よりも低いときに出力電圧を引き下げ、出力トランジスタＭ２のゲート電圧を低くし、その出力トランジスタＭ２の出力電流Ｉｍ２を増加させる。出力トランジスタＭ２は逆流防止ダイオードＤ２と抵抗Ｒ２を介して入力端子１２に電流を供給する。抵抗Ｒ２に出力電流Ｉｍ２が流れると演算増幅器１５Ｂの非反転入力端子の電圧が増加する。最終的には、演算増幅器１５Ｂの非反転入力端子と反転入力端子の電圧が同電位になるまで、出力電流Ｉｍ２は増加する。
【００１９】
ここで演算増幅器１５Ｂの非反転入力端子の入力電流をＩｂ+とし、反転入力端子の入力電流をＩｂ−とすると、入力電圧Ｖｓに対する出力電流Ｉｍ２についての関係は（８）式に示すようになる。
2018179571.tif 000010
【００２０】
簡単化のため、抵抗Ｒ１、Ｒ２および入力電流Ｉｂ＋、Ｉｂ−がそれぞれ同値であると定義すると（９）式が得られる。
2018179571.tif 000011
【００２１】
演算増幅器１６は反転入力端子と非反転入力端子を同電位にするように出力トラジスタＭ３を制御する。ここで、抵抗Ｒ３、Ｒ４が同値であるならば当然電流も等しくなるため、出力トランジスタＭ３の出力電流Ｉｍ３は出力電流Ｉｍ２と等しくなって、出力電流Ｉｍ３は（１０）式で示される。
2018179571.tif 000012
【００２２】
出力電流Ｉｍ３は抵抗Ｒ５に流れるため、検出電圧Ｖ１は（１１）式で示される。
2018179571.tif 000013
【００２３】
つまり演算増幅器１５Ｂは、入力電圧Ｖｓに対して、抵抗Ｒ２と抵抗Ｒ５の比数倍の検出電圧Ｖ１を出力することになる。例えば、Ｒ１＝Ｒ２＝５ｋΩ、Ｒ５＝５０ｋΩとすると、検出電圧Ｖ１は入力電圧Ｖｓの１０倍となり演算増幅器と同様の利得を得ることとなる。
【００２４】
次に、演算増幅器１５Ｂに関する電流センス回路１０Ｄの同相入力電圧範囲について説明する。電流センス回路１０Ｄの電源電圧Ｖ＋は、抵抗Ｒ３と出力トランジスタＭ２と逆流防止ダイオードＤ２と抵抗Ｒ２を介して入力端子１２に接続されており、出力電流Ｉｍ３は電源電圧Ｖ＋から供給されている。つまり、同相入力電圧が、電源電圧Ｖ＋に対して、抵抗Ｒ３の電圧降下と出力トランジスタＭ２のオーバードライブ電圧Ｖod2 と逆流防止ダイオードＤ２の順方向電圧Ｖfd2 と入力電圧Ｖｓの和以下でない場合、所望の検出電圧Ｖ１が得られなくなる。
【００２５】
演算増幅器１５Ｂの電源電圧に対する同相入力電圧の最大値をＶoffb とすると、（１２）式が得られる。
2018179571.tif 000014
【００２６】
例えば、順方向電圧Ｖfd2 ＝０．６Ｖ、オーバードライブ電圧Ｖod2 ＝０．１Ｖ、Ｒ２＝Ｒ３＝５ｋΩ、入力電圧Ｖｓ＝０．１Ｖとすると、（１２）式より
2018179571.tif 000015
のようになり、同相入力電圧Ｖoffb は電源電圧に対して最低でも０．９Ｖだけ低いことが必要である。
【００２７】
上述のように、演算増幅器１５Ａは同相入力電圧が高いときに有用な回路であり、演算増幅器１５Ｂは同相入力電圧が低いときに有用な回路である。これら２種類の演算増幅器１５Ａ、１５Ｂを入力に用いることで同相入力電圧範囲を拡大できる（図６参照）。
【００２８】
ここで、逆流防止ダイオードＤ１について説明する。演算増幅器１５Ａの場合、出力電流Ｉｍ１が流れる経路は、入力端子１１から抵抗Ｒ１、逆流防止ダイオードＤ１、出力トランジスタＭ１、抵抗Ｒ５を介してＧＮＤに流れる経路である。このとき、逆流防止ダイオードＤ１が接続されていないと、同相入力が負電圧のときに、ＧＮＤから入力端子１１に逆流電流が流れることになる。
【００２９】
一方、演算増幅器１５Ｂの場合は、出力電流Ｉｍ２が流れる経路は、正電源３から抵抗Ｒ３、出力トランジスタＭ２、逆流防止ダイオードＤ２、抵抗Ｒ２を介して入力端子１２に流れる経路である。ここで、逆流防止ダイオードＤ２が接続されていないと、同相入力電圧が電源電圧Ｖ＋より高いときに、正電源３へ入力端子１２から逆流電流が流れることになる。
【００３０】
ところで、図４で説明した電流センス回路１０Ｄを、Ｐ型の半導体基板上に集積回路で構成する場合、ＰＭＯＳの出力トランジスタＭ２、Ｍ３は図８（ａ）に示す構造となる。図８（ａ）において、２１はＰ型基板、２２はＮ型埋込層、２３はＮ型エピタキシャル層、２４はＰ型素子分離層、２５はＰ型ウエル、２６はＰ型拡散層、２７はＮ型拡散層、２８はゲート電極である。２９はゲート端子、３０はドレイン端子、３１はソース／バックゲート端子である。そして、その等価回路は同図（ｂ）に示すように、ソース／バックゲート端子３１とドレイン端子３０との間にソース／バックゲート端子３１の側をカソードとする寄生のボディダイオードＤａ１が生成する。また、ソース/バックゲート端子３１とＰ型の半導体基板（ＧＮＤ）２１との間にソース/バックゲート端子３１をカソードとする寄生のダイオードＤｂ１が生成する。
【００３１】
また、ＮＭＯＳ出力トランジスタＭ１の場合は、図９（ａ）に示す構造となる。図８（ａ）と同じものには同じ符号をつけた。そして、その等価回路は同図（ｂ）に示すように、ソース／バックゲート端子３１とドレイン端子３０との間にドレイン端子３０の側をカソードとする寄生のボディダイオードＤａ２が生成する。また、ドレイン端子３０とＰ型の半導体基板（ＧＮＤ）２１との間にドレイン端子３０をカソードとする寄生のダイオードＤｂ２が生成する。
【００３２】
さらに、逆流防止ダイオードＤ１、Ｄ２の場合は、図１０（ａ）に示す構造となる。３２はアノード端子、３３はカソード端子である。そして、その等価回路は同図（ｂ）に示すようにダイオードＤ１、Ｄ２のカソード端子３２とＰ型の半導体基板（ＧＮＤ）２１との間に、カソード端子３２をカソードとする寄生のダイオードＤｂ３が生成する。
【００３３】
以上の結果、図４に示した回路は、それをＰ型の半導体基板上に集積回路で構成すると図５に示すようになり、ＮＭＯＳの出力トランジスタＭ１のドレインの寄生ダイオードＤｂ２によって、演算増幅器１５Ａの制御に拘わらず電流が入力端子１１の方向に逆流してしまうので、この面でも、負電圧まで同相入力を検出するためには、逆流防止ダイオードＤ１が必要である。
【００３４】
また、ＰＭＯＳの出力トランジスタＭ２のドレインのボディダイオードＤａ１によって、演算増幅器１５Ｂの制御に拘わらず電流が電圧源３の方向に逆流してしまうため、この面でも、電源電圧+Ｖ以上の同相入力を検出するためには、逆流防止ダイオードＤ２が必要である。
【先行技術文献】
【特許文献】
【００３５】
【特許文献１】米国特許第７２３９２０４号公報
【発明の概要】
【発明が解決しようとする課題】
【００３６】
ところが、逆流防止ダイオードＤ２を接続すると、その逆流防止ダイオードＤ２にはカソード側に寄生ダイオードＤｂ３が存在するので、同相入力電圧が負電圧ときに、その逆流防止ダイオードＤ２の寄生ダイオードＤｂ３を介して入力端子１２にリーク電流が流れるため、誤動作を起こす問題がある。
【００３７】
本発明の目的は、寄生ダイオードのよる影響を排除して誤動作の発生を防止した電流センス回路を提供することである。
【課題を解決するための手段】
【００３８】
上記目的を達成するために、請求項１にかかる発明は、信号入力端子と負荷との間に接続されるセンス抵抗の前記信号入力端子の側に接続された第１入力端子と、前記センス抵抗の前記負荷の側に接続された第２入力端子と、電源端子と、検出出力端子とを備え、前記センス抵抗に流れる電流に応じた電圧を前記検出出力端子に出力する電流センス回路において、非反転入力端子が第１抵抗を介して前記第１入力端子に接続され、反転入力端子が第２抵抗を介して前記第２入力端子に接続された第１演算増幅器と、反転入力端子が前記第１抵抗を介して前記第１入力端子に接続され、非反転入力端子が前記第２抵抗を介して前記第２入力端子に接続された第２演算増幅器と、ゲートが前記第１演算増幅器の出力端子に接続されソースが前記検出出力端子に接続された第１導電型の第１トランジスタと、アノードが前記第１演算増幅器の非反転入力端子に接続されカソードが前記第１トランジスタのドレインに接続された第１逆流防止ダイオードと、ゲートが前記第２演算増幅器の出力端子に接続されソースが第３抵抗を介して前記電源端子に接続された第２導電型の第２トランジスタと、アノードが前記第２トランジスタのドレインに接続されカソードが前記第２演算増幅器の非反転入力端子に接続された第２逆流防止ダイオードと、反転入力端子が前記第２トランジスタのソースに接続され非反転入力端子が第４抵抗を介して前記電源端子に接続された第３演算増幅器と、ゲートが前記第３演算増幅器の出力端子に接続されソースが前記第３演算増幅器の非反転入力端子に接続されドレインが前記検出出力端子に接続された第２導電型の第３トランジスタと、前記検出出力端子と接地間に接続された第５抵抗とを備え、前記第２逆流防止ダイオードのカソードと前記第２演算増幅器の非反転入力端子との間に、ゲートが接地されソースが前記第２逆流防止ダイオードのカソードに接続されドレインが前記第２演算増幅器の非反転入力端子に接続された第２導電型の第４トランジスタが挿入接続され、Ｐ型半導体基板上に形成されていることを特徴とする。
【００３９】
請求項２にかかる発明は、請求項１に記載の電流センス回路において、アノードが前記第２入力端子に接続されカソードが前記第４トランジスタのゲートに接続された第３逆流防止ダイオードと、前記第３逆流トランジスタのカソードと接地との間に接続された電流源を備え、前記第４トランジスタのゲートは接地との接続が解除されていることを特徴とする。
【００４０】
請求項３にかかる発明は、請求項２に記載の電流センス回路において、前記第２逆流防止ダイオードを、ドレインが前記第２トランジスタのドレインに接続されソースが前記第４トランジスタのソースに接続されゲートが前記第４トランジスタのゲートに接続された第２導電型の第５トランジスタに置き換えたことを特徴とする。
【００４１】
請求項４にかかる発明は、請求項１、２又は３に記載の電流センス回路において、前記第１逆流防止ダイオードを、ゲートが前記第１入力端子に接続されソースが前記第１演算増幅器の非反転入力端子に接続されドレインが前記第１トランジスタのドレインに接続された第１導電型の第６トランジスタに置き換えたことを特徴とする。
【００４２】
請求項５にかかる発明は、請求項４に記載の電流センス回路において、前記第６トランジスタはデプレッショントランジスタであることを特徴とする。
【発明の効果】
【００４３】
本発明によれば、電流センス回路をＰ型の半導体基板を使用するプロセスで製造するとき、寄生ダイオードによる影響を排除して誤動作の発生を防止することができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１の実施例の電流センス回路の回路図である。
【図２】本発明の第２の実施例の電流センス回路の回路図である。
【図３】本発明の第３の実施例の電流センス回路の回路図である。
【図４】従来の電流センス回路の回路図である。
【図５】Ｐ型の半導体基板を使用するプロセスで製造したときに付随する寄生ダイオードを有する図４の電流センス回路の回路図である。
【図６】演算増幅器１５Ａ、１５Ｂの同相入力電圧範囲の説明図である。
【図７】電源電圧Ｖ＋が低下したときの演算増幅器１５Ａ、１５Ｂの同相入力電圧範囲の説明図である。
【図８】Ｐ型の半導体基板を使用するプロセスで製造されるＰＭＯＳトランジスタの断面図である。
【図９】Ｐ型の半導体基板を使用するプロセスで製造されるＮＭＯＳトランジスタの断面図である。
【図１０】Ｐ型の半導体基板を使用するプロセスで製造されるダイオードの断面図である。
【発明を実施するための形態】
【００４５】
＜第１の実施例＞
図１に本発明の第１実施例の電流センス回路１０Ａを示す。図４、図５の電流センス回路１０Ｄにおいて説明したものと同じものには、同じ符号をつけて重複説明は省略する。本実施例の電流センス回路１０Ａでは、逆流防止ダイオードＤ２と抵抗Ｒ２の間に、正電圧クランプ用のＰＭＯＳトランジスタＭ４を挿入接続している。このトランジスタＭ４は、ゲートがＧＮＤに接地され、ソースが逆流防止ダイオードＤ２のカソードに接続され、ドレインが抵抗Ｒ２の片端に接続されている。
【００４６】
正電圧クランプトランジスタＭ４の動作について説明する。そのトランジスタＭ４がＯＮ状態になるためには、そのトランジスタＭ４のソース電圧はゲート電圧よりも閾値電圧以上高くなる必要がある。このため、トランジスタＭ４のソースに接続されている逆流防止ダイオードＤ２のカソードのノードＮ１は同相入力電圧に拘わらず正電圧に制御されている。これにより、同相入力電圧が負電圧になったときでも、逆流防止ダイオードＤ２の寄生ダイオードＤｂ３を経由して入力端子１２の方向に流れるリーク電流を回避でき、Ｐ型半導体基板を使用したプロセスであっても同相入力電圧範囲を負電圧まで拡大できる。
【００４７】
＜第２実施例＞
図２に本発明の第２実施例の電流センス回路１０Ｂを示す。実施例１の電流センス回路１０Ａと共通する回路については説明を省略する。トランジスタＭ４を接続したときは、同相入力電圧の最大値はそのトランジスタＭ４のゲート・ソース間の耐圧によって制限されてしまう。
【００４８】
そこで、本実施例では、図２に示すように、逆流防止ダイオードＤ３および電流源１７を追加し、トランジスタＭ４のゲートを逆流防止ダイオードＤ３のカソードに接続した。同相入力電圧が正電圧の場合、入力端子１２から逆流防止ダイオードＤ３を介して電流源１７に電流が流れる。このため、トランジスタＭ４のゲートには入力端子１２よりも逆流防止ダイオードＤ３の順方向電圧Ｖfd3 だけ降下した電圧が印加される。同相入力電圧が負電圧の場合は、逆流防止ダイオードＤ３により電流は流れないため、トランジスタＭ４のゲートはＧＮＤレベルで固定される。トランジスタＭ４がＯＮ状態になるためには、ゲート電圧よりもソース電圧が閾値以上高くなる必要があり、ゲート電圧はＧＮＤ以下になることは無いため、トランジスタＭ４のソースであるノードＮ１は同相入力電圧に拘わらず正電圧に制御される。また、同相入力電圧に合わせてトランジスタＭ４のゲート電圧が制御されるため、ゲート・ソース間に過電圧が印加されることもなく同相入力電圧の最大値を拡大することができる。
【００４９】
＜第３実施例＞
図３に本発明の第３実施例の電流センス回路１０Ｃを示す。第２実施例の電流センス回路１０Ｂと共通する回路については説明を省略する。第３実施例の電流センス回路１９Ｃは、第２実施例の電流センス回路１０Ｂの逆流防止ダイオードＤ２をＰＭＯＳの逆流防止トランジスタＭ５に置き換え、逆流防止ダイオードＤ１をＮＭＯＳの逆流防止トランジスタＭ６に置き換えた回路である。
【００５０】
逆流防止トランジスタＭ５は、ゲートが電圧クランプトランジスタＭ４のゲートに接続され、ドレインが出力トランジスタＭ２のドレインに接続され、ソースがトランジスタＭ４のソースに接続されている。また、逆流防止トランジスタＭ６は、ゲートが入力端子１１に接続され、ソースが抵抗Ｒ１に接続され、ドレインが出力トランジスタＭ１のドレインに接続されている。なお、逆流防止ダイオードＤ１のみを逆流防止トランジスタＭ６に置き換え、逆流防止ダイオードＤ２のみを逆流防止トランジスタＭ５に置き換えた場合でも問題なく動作する。
【００５１】
逆流防止ダイオードＤ１、Ｄ２に代えて逆流防止トランジスタＭ５、Ｍ６を用いる利点としては、逆流防止ダイオードＤ１、Ｄ２における電圧降下を抑えられる点が挙げられる。前述したように演算増幅器１５Ａ、１５Ｂを正常動作させるには対ＧＮＤ、もしくは対電源に対して（６）式、（１２）式以上の電位を持つ必要がある。
【００５２】
各演算増幅器１５Ａ、１５Ｂの検出可能な範囲は図６のように示される。しかし電源電圧Ｖ＋が低い場合、図７に示すように演算増幅器１５Ａと演算増幅器１５Ｂの検出不能な領域が重なってしまうため、電源電圧Ｖ＋の最小値に制約ができていた。
【００５３】
これを回避する手段として、電流センス回路１０Ｄでは、出力回路４の利得を大きくすることで検出電圧Ｖ１の最大値を抑えていた。しかし、出力回路４の利得を大きくすることは、出力回路４のオフセット電圧を増幅することに繋がるため、検出精度と電源電圧範囲でトレードオフの関係となる。
【００５４】
ここで、逆流防止ダイオードＤ２、Ｄ１を逆流防止トランジスタＭ５、Ｍ６に置き換えた回路について説明する。逆流防止トランジスタＭ５は、同相入力電圧が電源電圧Ｖ＋以下のときＯＮ状態になり、同相入力電圧が電源電圧Ｖ＋以上の領域ではボディダイオードＤａ１が逆流防止ダイオードとして動作する。逆流防止ダイオードＤ２が同相入力電圧範囲を制限していたのは電源電圧Ｖ＋以下の領域であったが、その領域では逆流防止トランジスタＭ５はＯＮ状態になっているため、逆流防止トランジスタＭ５のボディダイオードＤａ１の順方向電圧降下の影響を除去することが出来る。
【００５５】
一方、逆流防止トランジスタＭ６の場合、ディプレッショントランジスタを用いることで同相入力電圧が正電圧の領域においてＯＮ状態になる。逆流防止トランジスタＭ６は、ゲートを入力端子１１に接続することで電流が逆流した際はゲート電圧が下がるため、ディプレッショントランジスタをＯＦＦ状態にする。また同相入力電圧が負電圧のときはそのトランジスタＭ６のボディダイオードＤａ２が逆流防止ダイオードとして動作する。
【００５６】
逆流防止ダイオードＤ１が同相入力電圧範囲を制限していたのは正電圧の領域であり、その領域では逆流防止トランジスタＭ６はＯＮ状態になっているため、逆流防止トランジスタＭ６のボディダイオードＤａ２の順方向電圧降下の影響を除去することが出来る。
【００５７】
このようにして本実施例では、逆流防止ダイオードＤ１、Ｄ２を使用したときに生じる電圧降下Ｖdf1、Ｖdf2 を除去することで、演算増幅器１５Ａ、１５Ｂの検出不能な領域を低減して、電源電圧範囲の拡大および検出精度を向上させることができる。
【符号の説明】
【００５８】
１：信号入力端子、２：負荷、３：電圧源、４：出力回路
１０Ａ〜１０Ｄ：電流センス回路、１１：第１入力端子、１２：第２入力端子、１３：電源端子、１４：検出出力端子、１５Ａ：第１演算増幅器、１５Ｂ：第２演算増幅器、１６：第３演算増幅器、１７：電流源
２１：Ｐ型基板、２２：Ｎ型埋込層、２３：Ｎ型エピタキシャル層、２４：Ｐ型素子分離層、２５：Ｐ型ウエル、２６：Ｐ型拡散層、２７：Ｎ型拡散層、２８：ゲート電極、２９：ゲート端子、３０：ドレイン端子、３１：ソース／バックゲート端子、３２：アノード端子、３３：カソード端子
【図１】
2018179571.tif 000016
【図２】
2018179571.tif 000017
【図３】
2018179571.tif 000018
【図４】
2018179571.tif 000019
【図５】
2018179571.tif 000020
【図６】
2018179571.tif 000021
【図７】
2018179571.tif 000022
【図８】
2018179571.tif 000023
【図９】
2018179571.tif 000024
【図１０】
2018179571.tif 000025