(57)【要約】【課題】Ｓｉ基板上に、格子欠陥を抑制しつつ、良質なＩＩＩ−Ｖ族化合物の微細構造を形成する。【解決手段】単結晶シリコン層と、単結晶シリコン層上に積層された絶縁膜と、単結晶シリコン層の表面が露出する深さで絶縁膜に設けられたトレンチと、を有するＳｉウェハにおいて、トレンチ内の底部に、ＩＩＩ−Ｖ族化合物からなる低温バッファ層を高温成長層の成長温度より低い温度で形成する（Ｓ３）。トレンチ内において低温バッファ層の表面を覆うように、凝集防止層を形成する（Ｓ５）。高温成長層の成長温度以上の温度でＳｉウェハを加熱して、低温バッファ層を固相結晶化する（Ｓ７）。凝集防止層を選択的に除去する（Ｓ８）。トレンチ内において低温バッファ層上に、ＩＩＩ−Ｖ族化合物からなる高温成長層を当該高温成長層の成長温度で形成する（Ｓ１０）。【選択図】図１
2018006410.tif 000002
【特許請求の範囲】
【請求項１】
被処理体にＩＩＩ−Ｖ族化合物からなる微細構造を形成する方法であって、
単結晶シリコン層と、前記単結晶シリコン層上に積層された絶縁膜と、前記単結晶シリコン層の表面が露出する深さで前記絶縁膜に設けられた開口部と、を有する被処理体において、前記開口部内の底部に、ＩＩＩ−Ｖ族化合物からなる低温バッファ層を高温成長層の成長温度より低い温度で形成する第１の工程と、
前記開口部内において前記低温バッファ層の表面を覆うように、凝集防止層を形成する第２の工程と、
前記高温成長層の成長温度以上の温度で前記被処理体を加熱して、前記低温バッファ層を固相結晶化する第３の工程と、
前記凝集防止層を選択的に除去する第４の工程と、
前記開口部内において前記低温バッファ層上に、ＩＩＩ−Ｖ族化合物からなる前記高温成長層を当該高温成長層の成長温度で形成する第５の工程と、を有することを特徴とする、ＩＩＩ−Ｖ族化合物の微細構造形成方法。
【請求項２】
前記第１の工程の後であって前記第２の工程の前に、前記第１の工程における前記低温バッファ層の温度以上であって、前記高温成長層の成長温度より低い温度で前記被処理体を加熱して、前記低温バッファ層の結晶核密度を調整することを特徴とする、請求項１に記載のＩＩＩ−Ｖ族化合物の微細構造形成方法。
【請求項３】
前記第２の工程の後であって前記第３の工程の前に、前記被処理体を加熱して、前記凝集防止層を焼成することを特徴とする、請求項１又は２に記載のＩＩＩ−Ｖ族化合物の微細構造形成方法。
【請求項４】
前記第４の工程の後であって前記第５の工程の前に、前記低温バッファ層の表面を洗浄することを特徴とする、請求項１〜３のいずれか一項に記載のＩＩＩ−Ｖ族化合物の微細構造形成方法。
【請求項５】
前記開口部において露出する前記単結晶シリコン層の表面は（１１１）面であり、
前記第１の工程の前に、前記単結晶シリコン層の表面上に、ＩＩＩ族元素又はＶ族元素からなるパッシベーション層を形成することを特徴とする、請求項１〜４のいずれか一項に記載のＩＩＩ−Ｖ族化合物の微細構造形成方法。
【請求項６】
前記第１の工程では、ＭＯＣＶＤ法により前記低温バッファ層を形成することを特徴とする、請求項１〜５のいずれか一項に記載のＩＩＩ−Ｖ族化合物の微細構造形成方法。
【請求項７】
前記第２の工程では、スピン塗布法により前記凝集防止層を形成することを特徴とする、請求項１〜６のいずれか一項に記載のＩＩＩ−Ｖ族化合物の微細構造形成方法。
【請求項８】
前記第４の工程では、ウェットエッチングを行って前記凝集防止層を選択的に除去し、
前記凝集防止層は、前記絶縁膜に対してエッチング選択比がとれる材料からなることを特徴とする、請求項１〜７のいずれか一項に記載のＩＩＩ−Ｖ族化合物の微細構造形成方法。
【請求項９】
前記第５の工程では、ＭＯＣＶＤ法により前記高温成長層を形成することを特徴とする、請求項１〜８のいずれか一項に記載のＩＩＩ−Ｖ族化合物の微細構造形成方法。
【請求項１０】
前記開口部は、前記絶縁膜に形成されたトレンチであることを特徴とする、請求項１〜９のいずれか一項に記載のＩＩＩ−Ｖ族化合物の微細構造形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特にＩＩＩ−Ｖ族化合物からなる微細構造を形成する方法に関する。
【背景技術】
【０００２】
近年、シリコン（Ｓｉ）基板上にＳｉとは異種の化合物半導体を成膜した半導体装置の開発が進められている。例えば異種半導体として、ＩＩＩ族元素とＶ族元素を含むＩＩＩ−Ｖ族化合物には、Ｓｉよりもキャリアの移動度が高く、バンドギャップエネルギーが小さいものがある。このため、ＩＩＩ−Ｖ族化合物を例えばＭＯＳＦＥＴなどのトランジスタのチャネル材料に用いることで、Ｓｉの物性を超える半導体素子を作製できるものと期待されている。そして、Ｓｉ基板上に、高品質なＩＩＩ−Ｖ族化合物の微細構造を形成することができれば、これまでに培った技術と設備を利用してＳｉの物性を凌駕する半導体装置を製造することが可能になる。従って、量産コストの増加を回避しながら、半導体装置の性能を向上させることができるものと考えられる。
【０００３】
しかしながら、Ｓｉ基板上にＩＩＩ−Ｖ族化合物を成膜すると、ＳｉとＩＩＩ−Ｖ族化合物との格子定数の違いから、ＩＩＩ−Ｖ族化合物膜中に、格子欠陥（格子不整合による転位）が生じ、期待した性能が得られないという問題があった。そこで、従来から、かかる格子欠陥を低減するための種々の方法が提案されている。
【０００４】
例えばトレンチなどの開口部の深さを利用して、単結晶Ｓｉ上の開口部内に形成したＩＩＩ−Ｖ族化合物膜の格子欠陥を開口部の底付近に閉じ込めるＡＲＴ（Aspect  Ratio  Trapping）法が提案されている（例えば特許文献１、２）。ＡＲＴ法では、Ｓｉ表面上に形成した絶縁膜を所定形状にパターニングした後、ＣＶＤ法などによってＳｉ表面から選択的にＩＩＩ−Ｖ族化合物膜をボトムアップ成長させる。Ｓｉ表面とＩＩＩ−Ｖ族化合物膜との境界付近に生じた格子欠陥は、斜め方向に伝搬し、開口部の側壁でトラップされ、ＩＩＩ−Ｖ族化合物膜の下部に閉じ込められる。これにより、ＩＩＩ−Ｖ族化合物膜の上部に格子欠陥が生じるのを抑制している。
【０００５】
また、ＡＲＴ法では、Ｓｉ基板上に低温でＩＩＩ−Ｖ族化合物膜（低温バッファ層）を形成し、その上に高温でＩＩＩ−Ｖ族化合物膜（高温成長層）を形成する２段階成長法が提案されている。２段階成長法では、低温バッファ層における核生成の密度が高くなるため、高温成長層を形成する際、核同士が合体して転位同士が結合することで、格子欠陥が抑制される。そして、例えば特許文献２には、低温バッファ層を形成する際の温度を３５０℃程度にすることで、高温成長層のラフネスの低減を図っている。なお、特許文献２にはトレンチの幅５０ｎｍであることが記載されており、すなわち幅が５０ｎｍのように、ある程度広幅のトレンチには上記効果を享受できる。
【０００６】
しかしながら、近年、半導体装置におけるパターンの微細化が図られ、これに伴いトレンチの幅も小さくなっている。例えば非特許文献１、２に記載されているように、トレンチの幅がさらに小さくなり、例えば２０ｎｍ以下の狭幅の場合、すなわちＩＩＩ−Ｖ族化合物の成長領域が小さい場合、低温バッファ層における核生成の密度が低下し、高温成長プロセスへ昇温する際に、低温バッファ層の凝集が発生する。その結果、高温成長層においてトレンチの長手方向へ伝播する格子欠陥を抑制することができず、高温成長層の結晶性劣化やラフネスの増大が生じる。
【０００７】
また、Ｓｉ基板上へのＩＩＩ−Ｖ族化合物の成膜には、ＲＭＧ（Rapid  Melting  Growth）法も提案されている（例えば特許文献３、４）。ＲＭＧ法では、Ｓｉ表面上に形成した絶縁膜を所定形状にパターニングして種結晶面を露出させた後、ＣＶＤ法などによってＩＩＩ−Ｖ族化合物膜を形成する。その後、ＩＩＩ−Ｖ族化合物膜を上方から絶縁膜で覆い、さらにＩＩＩ−Ｖ族化合物膜の融点以上に加熱することで、融解したＩＩＩ−Ｖ族化合物膜はＳｉの種結晶面を起点に成長し、再結晶化される。この際、格子欠陥は成長起点であるＳｉ表面の近傍に閉じ込められる。
【０００８】
しかしながら、例えば非特許文献３に記載されているように、ＩＩＩ−Ｖ族化合物としてインジウムリン（ＩｎＰ）を用いた場合、Ｐの蒸気圧が高いため、加熱処理（高温処理）時にＰが抜けてしまう。その結果、ＩｎＰ膜に空洞ができ、さらにＩｎのドロップレットが形成されて結晶性の劣化やＳｉ基板への侵食が発生する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許公開第２０１１−００９７８８１号公報
【特許文献２】米国特許公開第２０１４−０３３９６８０号公報
【特許文献３】米国特許第７７４９８７２号公報
【特許文献４】国際公開ＷＯ２０１３／１２１９２６号公報
【非特許文献】
【００１０】
【非特許文献１】ECS Transactions,64 (6) 501-511 (2014), “Influence of Trench Width on III-V Nucleation duringInP Selective Area Growth on Patterned Si(001) Substrates”
【非特許文献２】ECS Transactions,66 (4) 107-166 (2015), “Monolithic Integration of III-VSemiconductors by Selective Area Growth on Si(001) Substrate: EpitaxyChallenges & Applications”
【非特許文献３】J. Vac. Sci. Technol. B 16 (5), Sep/Oct 1998, “Thermal decomposition of bulkand heteroepitaxial (100) InP surfaces: A combined in situ scanning electronmicroscopy and mass spectrometric study”
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、かかる点に鑑みてなされたものであり、Ｓｉ基板上に、格子欠陥を抑制しつつ、良質なＩＩＩ−Ｖ族化合物の微細構造を形成することを目的とする。
【課題を解決するための手段】
【００１２】
本発明者が鋭意検討した結果、ＡＲＴ法（２段階成長法）において、低温バッファ層形成直後は、当該低温バッファ層（ＩＩＩ−Ｖ族化合物膜）は凝集しておらず、均一に成膜されていることを見出した。しかしながら、上述したように高温成長プロセスへ昇温する工程で低温バッファ層が凝集し、核生成の密度が低下している。そこで、低温バッファ層を凝集防止層で封止して加熱し、当該低温バッファ層を固相結晶化すれば、その後、凝集防止層を除去して高温成長層を成長させる際に、低温バッファ層の凝集を抑制できることを見出すに至った。
【００１３】
本発明はかかる知見に基づいてなされたものであり、被処理体にＩＩＩ−Ｖ族化合物からなる微細構造を形成する方法であって、単結晶シリコン層と、前記単結晶シリコン層上に積層された絶縁膜と、前記単結晶シリコン層の表面が露出する深さで前記絶縁膜に設けられた開口部と、を有する被処理体において、前記開口部内の底部に、ＩＩＩ−Ｖ族化合物からなる低温バッファ層を高温成長層の成長温度より低い温度で形成する第１の工程と、前記開口部内において前記低温バッファ層の表面を覆うように、凝集防止層を形成する第２の工程と、前記高温成長層の成長温度以上の温度で前記被処理体を加熱して、前記低温バッファ層を固相結晶化する第３の工程と、前記凝集防止層を選択的に除去する第４の工程と、前記開口部内において前記低温バッファ層上に、ＩＩＩ−Ｖ族化合物からなる前記高温成長層を当該高温成長層の成長温度で形成する第５の工程と、を有することを特徴としている。
【００１４】
前記第１の工程の後であって前記第２の工程の前に、前記第１の工程における前記低温バッファ層の温度以上であって、前記高温成長層の成長温度より低い温度で前記被処理体を加熱して、前記低温バッファ層の結晶核密度を調整してもよい。
【００１５】
前記第２の工程の後であって前記第３の工程の前に、前記被処理体を加熱して、前記凝集防止層を焼成してもよい。
【００１６】
前記第４の工程の後であって前記第５の工程の前に、前記低温バッファ層の表面を洗浄してもよい。
【００１７】
前記開口部において露出する前記単結晶シリコン層の表面は（１１１）面であり、前記第１の工程の前に、前記単結晶シリコン層の表面上に、ＩＩＩ族元素又はＶ族元素からなるパッシベーション層を形成してもよい。
【００１８】
前記第１の工程では、ＭＯＣＶＤ法により前記低温バッファ層を形成してもよい。
【００１９】
前記第２の工程では、スピン塗布法により前記凝集防止層を形成してもよい。
【００２０】
前記第４の工程では、ウェットエッチングを行って前記凝集防止層を選択的に除去し、前記凝集防止層は、前記絶縁膜に対してエッチング選択比がとれる材料からなっていてもよい。
【００２１】
前記第５の工程では、ＭＯＣＶＤ法により前記高温成長層を形成してもよい。
【００２２】
前記開口部は、前記絶縁膜に形成されたトレンチであってもよい。
【発明の効果】
【００２３】
本発明によれば、第１の工程（低温バッファ層形成工程）と第５の工程（高温成長層形成工程）の間に、第２の工程において低温バッファ層を凝集防止層で封止した後、第３の工程において低温バッファ層を加熱処理して固相結晶化する。この第３の工程における加熱処理の際、凝集防止層によって低温バッファ層が凝集するのを物理的に抑制することができる。また、従来のＲＭＧ法では、例えばＶ族元素のＰが抜けていたが、凝集防止層によってこのＰが抜けるのを抑制し、Ｉｎのドロップレットの形成を抑制することも可能となる。そうすると、第４の工程において凝集防止層を除去した後、第５の工程において高温処理しても、低温バッファ層の凝集が抑制され、また高温成長層における格子欠陥も抑制されるので、高温成長層の結晶性を良好にすることができる。したがって、単結晶シリコン層の上に、欠陥が少ない高品質な結晶性を有するＩＩＩ−Ｖ族化合物の微細構造を形成することができる。
【図面の簡単な説明】
【００２４】
【図１】本実施の形態にかかる微細構造形成方法の主な処理フローを示している。
【図２】本実施の形態にかかる微細構造形成方法の各工程におけるＳｉウェハの表面付近を示す説明図である。
【図３】図２に続く、本実施の形態にかかる微細構造形成方法の各工程におけるＳｉウェハの表面付近を示す説明図である。
【図４】高温成長層において転位が下部に閉じ込められた様子を示す説明図である。
【図５】実施例においてＳｉウェハの表面状態を示すＳＥＭ像である。
【図６】比較例においてＳｉウェハの表面状態を示すＳＥＭ像である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施の形態について図面を参照して説明する。本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。なお、以下の説明で用いる図面において、各構成要素の寸法は、技術の理解の容易さを優先させるため、必ずしも実際の寸法に対応していない。
【００２６】
図１は、本実施の形態にかかる微細構造形成方法の主な処理フローを示している。また、図２及び図３は、本実施の形態にかかる微細構造形成方法の各工程におけるＳｉウェハの表面付近を示す説明図である。なお、図２（ａ）〜（ｆ）及び図３（ａ）〜（ｆ）において、上側図面はトレンチの長手方向における断面図であり、下側図面はトレンチの短手方向（幅方向）における断面図である。
【００２７】
本実施の形態では、被処理体として、単結晶シリコン層と絶縁膜が積層され、絶縁膜に開口部としてのトレンチが形成されたＳｉウェハを用い、またＩＩＩ−Ｖ族化合物としてＩｎＰを用いて、ＳｉウェハのトレンチにＩｎＰ膜を形成する場合について説明する。なお、以下の説明において、各工程は一般的な装置を用いて実現することができ、その装置構成の説明を省略する。
【００２８】
＜第１の工程Ｓ１＞
第１の工程Ｓ１は、Ｓｉウェハにトレンチを形成する工程である。先ず、図２（ａ）に示すように、単結晶シリコン層１０と、単結晶シリコン層１０上に積層された絶縁膜１１を有するＳｉウェハを準備する。絶縁膜１１としては、例えばＳｉＯ２膜が用いられる。また、絶縁膜１１の成膜方法は、特に制限はなく、例えば堆積法によって成膜することができる。堆積法としては、例えば熱ＣＶＤ法、プラズマＣＶＤ法、ＡＬＤ法、ＳＯＤ法などを挙げることができ、原料ガスとして例えばテトラエトキシシラン(ＴＥＯＳ)を用いる。なお、本実施の形態では、絶縁膜として１層のＳｉＯ２膜を用いた場合について説明するが、絶縁膜は複数層であってもよい。例えばＭＯＳＦＥＴ（ＦＩＮＦＥＴ）のチャンネル形成をする場合、絶縁膜はＳｉＯ２膜の他にＳｉＮ膜などを有していていもよい。
【００２９】
次に、図２（ｂ）に示すように、フォトリソグラフィー技術を利用して、絶縁膜１１及び単結晶シリコン層１０にトレンチ１２を形成する。トレンチ１２は、絶縁膜１１に形成される矩形溝１２ａと単結晶シリコン層１０に形成されるＶ型溝１２ｂから構成される。なお、トレンチ１２の幅は、例えば１０ｎｍである。
【００３０】
トレンチ１２を形成するにあたっては、先ず、例えばフォトリソグラフィー技術と、異方性の高い反応性イオンエッチング（ＲＩＥ）とを組み合わせて、絶縁膜１１をエッチングし、矩形溝１２ａを形成する。絶縁膜１１のエッチングは、単結晶シリコン層１０の表面が露出するまで行われる。なお、ＲＩＥにおける条件としては、例えばエッチングガスとしてＣＦｘガスなどを用いて行うことができる。
【００３１】
その後、絶縁膜１１をマスクとして、単結晶シリコン層１０に対して、水酸化テ卜ラメチルアンモニウム水溶液(ＴＭＡＨ)、もしくは水酸化カリウム（ＫＯＨ）水溶液などのアルカリ溶液を用いて異方性のウェットエッチングを行う。そして、単結晶シリコン層１０にＶ型溝１２ｂが形成される。シリコンの面方位によるエッチング速度の相違によって、Ｖ型溝１２ｂの下部は、単結晶シリコン層１０の表面に対して５４．７°の角度を持つ傾斜面となり、この傾斜面にＳｉ（１１１）面が表出する。異方性ウェットエッチングにより形成されたＳｉ（１１１）面は、表面の平坦性が良いことや後述するパッシベーション層２０を形成することにより非極性のＳｉ上に極性を付与することができＩＩＩ−Ｖ族化合物の高品質な結晶成長が可能になる。
【００３２】
＜第２の工程Ｓ２＞
第２の工程Ｓ２は、トレンチ１２内において露出する単結晶シリコン層１０のＳｉ（１１１）面上に、Ｖ族元素からなるパッシベーション層２０を形成する工程である。図２（ｃ）に示すように、例えば有機金属ＣＶＤ（ＭＯＣＶＤ）法を用いて、単結晶シリコン層１０のＳｉ（１１１）面に、例えばＰやＡｓのＶ族元素からなるパッシベーション層２０を形成する。
【００３３】
例えば処理室内に、トレンチ１２が形成されたＳｉウェハを配置する。次に、Ｓｉウェハを約７００℃に加熱しながら、Ｖ族化合物として例えばターシャリーブチルフォスフィン（ＴＢＰ）やターシャリーブチルアルシン（ＴＢＡ）を用い、これをＨ２ガス又はＮ２ガスをキャリアガスとして処理室内に導入することによって、パッシベーション層２０を形成する。
【００３４】
このようにトレンチ１２にパッシベーション層２０を形成することで、後述する第３の工程Ｓ３において、パッシベーション層２０上に、ＩＩＩ−Ｖ族化合物からなる低温バッファ層３０を形成する際、結晶成長表面が極性を有することでＶ族元素とＩＩＩ族元素の位置が入れ替わる欠陥であるアンチフェイズドメインの形成を抑制できる。
【００３５】
なお、トレンチ１２内にパッシベーション層２０を形成する際には、他の方法、例えば原子層堆積（ＡＬＤ）法などを利用してもよい。また、パッシベーション層２０の材料は、Ｖ族元素に限定されず、ＩＩＩ族元素を用いてもよい。
【００３６】
＜第３の工程Ｓ３＞
第３の工程Ｓ３は、トレンチ１２の底部に低温バッファ層３０を形成する工程である。図２（ｄ）に示すように、例えばＭＯＣＶＤ法を用いて、トレンチ１２の底部に、低温バッファ層３０を形成する。本実施の形態において、低温バッファ層３０はＩｎＰ膜である。なお、実際にはパッシベーション層２０の上に低温バッファ層３０を形成するが、パッシベーション層２０は低温バッファ層３０に比べて膜厚が小さいため、図２（ｄ）においてはパッシベーション層２０の図示を省略する。
【００３７】
例えば処理室内に、パッシベーション層２０が形成されたＳｉウェハを配置する。次に、Ｓｉウェハを加熱しながら、ＩＩＩ族化合物原料として例えばトリメチルインジウム（ＴＭＩｎ）、Ｖ族化合物として例えばターシャリーブチルフォスフィン（ＴＢＰ）を用い、これらをＨ２ガス又はＮ２ガスをキャリアガスとして処理室内に導入することによって、ＩｎＰからなる低温バッファ層３０を形成する。この際、Ｓｉウェハの加熱温度は、後述する高温成長層５０の成長温度（５５０℃〜６５０℃）より低く、例えば４５０℃以下である。
【００３８】
この際、低温バッファ層３０は、低温に維持されており凝集していない。すなわち、低温バッファ層３０は、均一に成膜されている。
【００３９】
なお、トレンチ１２の底部に低温バッファ層３０を形成する際には、他の方法、例えば分子線エピキタシー（ＭＢＥ）法などを利用してもよい。
【００４０】
＜第４の工程Ｓ４＞
第４の工程Ｓ４は、図２（ｅ）に示すように、Ｓｉウェハを低温で加熱処理（低温アニール処理）して、低温バッファ層３０の結晶核密度を調整する工程である。この際、Ｓｉウェハの加熱温度は、第３の工程Ｓ３における低温バッファ層３０の温度以上であって、後述する高温成長層５０の成長温度（５５０℃〜６５０℃）より低い温度であり、例えば５００℃である。かかる場合、高温成長層５０の成長温度より低い温度であるため、低温バッファ層３０の過度な凝集による核密度の低下を抑制することができる。一方で、第３の工程Ｓ３における低温バッファ層３０の温度以上であり、加熱温度を制御することで凝集を制御し、低温バッファ層３０の結晶核を所望の密度に調整することができる。
【００４１】
＜第５の工程Ｓ５＞
第５の工程Ｓ５は、トレンチ１２内において低温バッファ層３０の表面を覆うように、凝集防止層４０を形成する工程である。図２（ｆ）に示すように、例えばスピン塗布法を用いて、トレンチ１２内に凝集防止層４０を形成する。凝集防止層４０には、例えばＳＯＧ（Spin On Glass）が用いられる。
【００４２】
例えば処理室内に、低温バッファ層３０が形成されたＳｉウェハを配置する。この際、Ｓｉウェハの単結晶シリコン層１０はスピンチャックに吸着保持される。次に、スピンオングラス材料からなる塗布液を吐出するノズルを、Ｓｉウェハの中心部上方に配置する。そして、スピンチャックによりＳｉウェハを回転させながら、ノズルからＳｉウェハの中心部に向けて塗布液を吐出する。吐出された塗布液は、遠心力によってＳｉウェハ上で中心部から外周部に向けて拡散する。この際、トレンチ１２内に塗布液が流入して充填され、低温バッファ層３０を封止するように凝集防止層４０が形成される。
【００４３】
Ｓｉウェハの絶縁膜１１に残存する塗布液は、Ｓｉウェハを回転させることで、振り切り乾燥される。
【００４４】
なお、トレンチ１２内に凝集防止層４０を形成する際には、他の方法、例えばＣＶＤ法やＰＶＤ法などを利用してもよい。但し、凝集防止層４０はトレンチ１２内に選択的に成膜する必要がないため、他の方法に比べて簡易な方法であるスピン塗布法を用いるのが好ましい。また、塗布液はトレンチ１２内に流入しやすく、かかる観点からもスピン塗布法を用いるのが好ましい。
【００４５】
また、凝集防止層４０の材料は、ＳＯＧに限定されず、例えばＳｉＮなどを用いてもよい。後述する第８の工程において凝集防止層４０を除去する際、絶縁膜１１に対してエッチング選択比が取れる材料であれば、任意に選択することができる。
【００４６】
＜第６の工程Ｓ６＞
第６の工程Ｓ６は、図３（ａ）に示すように、Ｓｉウェハを加熱処理（アニール処理）して、凝集防止層４０を焼成する工程である。この際、Ｓｉウェハの加熱温度は、第３の工程Ｓ３における低温バッファ層３０の温度よりも低く、例えば２５０℃である。
【００４７】
＜第７の工程Ｓ７＞
第７の工程Ｓ７は、図３（ｂ）に示すように、Ｓｉウェハをさらに加熱処理（高温アニール処理）して、低温バッファ層３０を固相結晶化する工程である。この際、Ｓｉウェハの加熱温度は、後述する高温成長層５０の成長温度（５５０℃〜６５０℃）以上であり、例えば５５０℃〜７５０℃である。なお、低温バッファ層３０は凝集防止層４０で封止されている分、加熱されにくいため、かかる観点からも、Ｓｉウェハの加熱温度は高温成長層５０の成長温度より高いのが好ましい。
【００４８】
このように高温で加熱処理を行っても、低温バッファ層３０が凝集防止層４０に封止されているので、凝集防止層４０によって低温バッファ層３０が凝集するのを物理的に抑制することができる。また、従来のＲＭＧ法では、例えばＶ族元素のＰが抜けていたが、固相結晶化ではＲＭＧ法と比較して低温で結晶化が可能であり、かつ凝集防止層４０によってこのＰが抜けるのを抑制できるため、Ｉｎのドロップレットの形成を抑制することも可能となる。
【００４９】
また、Ｓｉウェハの加熱温度の上限値を７５０℃としている。このように上限値を７５０℃に設定しているのは、加熱温度が７５０℃より高くなると、凝集防止層４０が固化して、後述の第８の工程Ｓ８において凝集防止層４０を除去できないおそれがあるためである。
【００５０】
さらに、Ｓｉウェハの加熱温度は、低温バッファ層３０の融点より低い。このため、低温バッファ層３０が溶解することなく、適切に固相結晶化させることができる。
【００５１】
なお、本工程における加熱処理は、低温バッファ層３０からＰが抜けるのをさらに抑制するため、例えばＨ２、Ｎ２、Ａｒの雰囲気で行ってもよいし、或いはホスフィン（ＰＨ３）、アルシン（ＡｓＨ３）、ターシャリーブチルフォスフィン（ＴＢＰ）、ターシャリーブチルアルシン（ＴＢＡ）の雰囲気で行ってもよい。
【００５２】
＜第８の工程Ｓ８＞
第８の工程は、凝集防止層４０を選択的に除去する工程である。図３（ｃ）に示すように、ウェットエッチングによって、トレンチ１２から凝集防止層４０のみを選択的に除去する。凝集防止層４０のウェットエッチングは、例えば０．５％濃度のフッ化水素（ＨＦ）などを用いて行うことができる。
【００５３】
＜第９の工程Ｓ９＞
第９の工程Ｓ９は、図３（ｄ）に示すように、凝集防止層４０が除去された低温バッファ層３０の表面を洗浄する工程である。低温バッファ層３０の表面洗浄には、例えばＨＦ、或いは硫酸や硝酸などの酸を用いて、残存する凝集防止層４０やＩＩＩ−Ｖ族化合物の表面酸化層を除去する。このように表面洗浄しておくことで、後述する第１０の工程Ｓ１０において、低温バッファ層３０上に、高温成長層５０を適切に形成することができる。
【００５４】
＜第１０の工程Ｓ１０＞
第１０の工程Ｓ１０は、トレンチ１２内において低温バッファ層３０上に、高温成長層５０を形成する工程である。図３（ｅ）及び（ｆ）に示すように、例えばＭＯＣＶＤ法を用いて、高温成長層５０を形成する。高温成長層５０は、低温バッファ層３０と同じＩｎＰ膜である。
【００５５】
例えば処理室内に、低温バッファ層３０の表面が洗浄されたＳｉウェハを配置する。次に、図３（ｅ）に示すように、処理室の内部を高温成長層５０の成長温度（５５０℃〜６５０℃）まで昇温する。この際、低温バッファ層３０は固相結晶化しているので、凝集することはない。
【００５６】
次に、Ｓｉウェハを５５０℃〜６５０℃で加熱しながら、ＩＩＩ族化合物原料として例えばトリメチルインジウム（ＴＭＩｎ）、Ｖ族化合物として例えばターシャリーブチルフォスフィン（ＴＢＰ）を用い、これらをＨ２ガス又はＮ２ガスをキャリアガスとして処理室内に導入することによって、ＩｎＰを成長させる。そして、トレンチ１２内にＩｎＰからなる高温成長層５０を形成する。
【００５７】
この際、図４に示すように転位６０が発生しても、当該転位６０は斜め、例えば、４５°の方向に沿って伝搬する。そうすると、トレンチ１２のアスペクト比が１以上であれば、転位６０がトレンチ１２の頂部（高温成長層５０の頂部）に到達することはない。したがって、高温成長層５０の格子欠陥を抑制することができる。
【００５８】
また、高温加熱を行っても低温バッファ層３０が固相結晶化して凝集しないので、低温バッファ層３０における核生成の密度を高く維持することができる。このため、高温成長層５０における核同士が合体して転位同士が結合することで、トレンチ１２の長手方向へ伝播する転位も低減することができる。
【００５９】
以上の実施の形態によれば、第３の工程Ｓ３（低温バッファ層形成工程）と第１０の工程Ｓ１０（高温成長層形成工程）の間に、第５の工程Ｓ５において低温バッファ層３０を凝集防止層４０で封止した後、第７の工程Ｓ７において低温バッファ層３０を加熱処理して固相結晶化する。この第７の工程Ｓ７における加熱処理の際、凝集防止層４０によって低温バッファ層３０が凝集するのを物理的に抑制することができる。また、従来のＲＭＧ法では、例えばＶ族元素のＰが抜けていたが、固相結晶化ではＲＭＧ法と比較して低温で結晶化が可能であり、かつ凝集防止層４０によってこのＰが抜けるのを抑制できるため、Ｉｎのドロップレットの形成を抑制することも可能となる。そうすると、第１０の工程Ｓ１０において高温処理しても、低温バッファ層３０の凝集が抑制され、また高温成長層５０における格子欠陥も抑制されるので、高温成長層５０の結晶性を良好にすることができる。
【００６０】
なお、本実施の形態のように、トレンチ１２にＩｎＰ膜を形成したＳｉウェハは、任意の半導体装置に適用できる。例えばＭＯＳＦＥＴに適用する場合、ＩｎｎＰ膜をチャンネルに適用してもよい。或いはＩｎＰ膜上に、さらにキャリアの移動度の高い材料、例えばＩｎＧａＡｓ、ＩｎＡｓを成膜し、この膜をチャンネルとしてもよい。このようにＩｎＰ膜上に別の膜のチャンネルを形成する場合でも、ＩｎＰ膜の上部に格子欠陥が伝搬するのを抑制することで、当該チャンネルにも格子欠陥が伝搬するのを抑制することができる。したがって、ＩｎＰ膜が高品質な結晶性を有することは、極めて有用なのである。
【００６１】
また、本実施の形態では、ＳｉウェハのトレンチにＩｎＰ膜を形成したが、ＩＩＩ−Ｖ族化合物はＩｎＰに限定されない。例えばＩｎＰ、ヒ化ガリウム（ＧａＡｓ）、ヒ化インジウム（ＩｎＡｓ）、アンチモン化アルミニウム（ＡｌＳｂ）、アンチモン化ガリウム（ＧａＳｂ）、アンチモン化インジウム（ＩｎＳｂ）などを用いてもよい。
【００６２】
また、本実施の形態では、低温バッファ層３０と高温成長層５０には同じ材料であるＩｎＰを用いていたが、これら低温バッファ層３０と高温成長層５０には異なるＩＩＩ−Ｖ族化合物を用いてもよい。
【００６３】
なお、本実施の形態において、第４の工程Ｓ４における加熱処理は省略してもよい。低温バッファ層３０の結晶核密度の調整が不要な場合は、第４の工程Ｓ４を省略することができる。また、第９の工程Ｓ９における低温バッファ層３０の表面洗浄も省略してもよい。第８の工程Ｓ８において凝集防止層４０を適切に除去できる場合は、第９の工程Ｓ９を省略することができる。
【００６４】
以上、添付図面を参照しながら本発明の好適な実施の形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【実施例】
【００６５】
以下、実施例と比較例に基づいて本発明の効果について説明する。
【００６６】
実施例は、本発明の微細構造形成方法を行った場合である。具体的には、図１〜図３に示した実施の形態で、すなわち第１の工程Ｓ１〜第１０の工程Ｓ１０を行って、ＳｉウェハのトレンチにＩｎＰ膜を形成した。一方、比較例は、従来の２段階成長法（ＡＲＴ法）を行った場合である。具体的には、図１〜図３に示した実施の形態において、第３の工程Ｓ３（低温バッファ層形成工程）を行った後、第４の工程Ｓ４〜第９の工程Ｓ９を行わずに、第１０の工程Ｓ１０（高温成長層形成工程）を行った。
【００６７】
なお、実施例において、第３の工程Ｓ３（低温バッファ層形成工程）における加熱温度は３５０℃であり、第７の工程Ｓ７（高温アニール工程）における加熱温度は７５０℃であり、第１０の工程Ｓ１０（高温成長層形成工程）における加熱温度は５５０℃である。比較例において、第３の工程Ｓ３（低温バッファ層形成工程）における加熱温度は３５０℃であり、第１０の工程Ｓ１０（高温成長層形成工程）における加熱温度は５５０℃である。また、実施例と比較例において、トレンチの幅は共に４５ｎｍである。
【００６８】
図５は、実施例についてのＳｉウェハの表面状態を示す走査型電子顕微鏡（ＳＥＭ）像である。図６は、比較例についてのＳｉウェハの表面状態を示すＳＥＭ像である。
【００６９】
図６において、（ａ）は第３の工程Ｓ３を行った後のＳＥＭ像であり、（ｂ）は第１０の工程Ｓ１０において昇温した直後のＳＥＭ像である。比較例では、図６（ａ）に示すように、低温状態では低温バッファ層は均一に成膜されているが、図６（ｂ）に示すように、昇温時には低温バッファ層が凝集する。
【００７０】
一方、図５において、（ａ）は第３の工程Ｓ３を行った後のＳＥＭ像であり、（ｂ）は第５の工程Ｓ５を行った後のＳＥＭ像であり、（ｃ）は第８の工程Ｓ８を行った後のＳＥＭ像であり、（ｄ）は第１０の工程Ｓ１０において昇温した直後のＳＥＭ像である。実施例では、図５（ｄ）に示すように昇温時でも低温バッファ層は凝集しない。
【００７１】
以上より、本発明によれば、単結晶シリコン層の上に、欠陥が少ない高品質な結晶性を有するＩｎＰ膜を形成できることがわかった。
【符号の説明】
【００７２】
１０  単結晶シリコン層
１１  絶縁膜
１２  トレンチ
１２ａ  矩形溝
１２ｂ  Ｖ型溝
２０  パッシベーション層
３０  低温バッファ層
４０  凝集防止層
５０  高温成長層
６０  転位
【図１】
2018006410.tif 000003
【図２】
2018006410.tif 000004
【図３】
2018006410.tif 000005
【図４】
2018006410.tif 000006
【図５】
2018006410.tif 000007
【図６】
2018006410.tif 000008