(57)【要約】【課題】ｐ型トランジスタのＮＢＴＩ特性を劣化させることなく、フォトダイオードの感度を向上させることができる。【解決手段】シリコン基板（２１）の第１領域に形成される画素アレイ部（１０１）と、シリコン基板（２１）の第２領域に形成される周辺回路部（２０１）と、画素アレイ部（１０１）の上方に形成される第１シリコン窒化膜（２７）と、周辺回路部（２０１）の上方に形成される第２シリコン窒化膜（３７）とを備え、第１シリコン窒化膜（２７）の水素含有量と第２シリコン窒化膜（３７）の水素含有量とが異なる固体撮像素子である。【選択図】図３
2018142588.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の第１領域に形成される画素アレイ部と、
前記半導体基板の第２領域に形成される周辺回路部と、
前記画素アレイ部の上方に形成される第１シリコン窒化膜と、
前記周辺回路部の上方に形成される第２シリコン窒化膜と
を備え、
前記第１シリコン窒化膜の水素含有量と前記第２シリコン窒化膜の水素含有量とが異なることを特徴とする固体撮像素子。
【請求項２】
前記第１シリコン窒化膜の水素含有量は、前記第２シリコン窒化膜の水素含有量よりも高いことを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記周辺回路部は、前記半導体基板に埋め込まれた素子分離層を含み、
前記第２シリコン窒化膜は、前記素子分離層の上方の少なくとも一部を露出する開口部を含むことを特徴とする請求項１又は２に記載の固体撮像素子。
【請求項４】
前記画素アレイ部と、前記画素アレイ部の上方に形成される配線とを絶縁する第１層間膜を備え、
前記第１シリコン窒化膜は、前記画素アレイ部と前記第１層間膜との間に形成されることを特徴とする請求項１〜３のいずれか１項に記載の固体撮像素子。
【請求項５】
前記周辺回路部と、前記周辺回路部の上方に形成される配線とを絶縁する第２層間膜を備え、
前記第２シリコン窒化膜は、前記周辺回路部と前記第２層間膜との間に形成されることを特徴とする請求項１〜４のいずれか１項に記載の固体撮像素子。
【請求項６】
前記第１シリコン窒化膜及び前記第２シリコン窒化膜は、ＳＨ４ガスを用いたプラズマＣＶＤ法により成膜された膜であり、
前記第１シリコン窒化膜の成膜時のＳＨ４ガス流量と、前記第２シリコン窒化膜の成膜時のＳＨ４ガス流量とが異なることを特徴とする請求項１〜５のいずれか１項に記載に固体撮像素子。
【請求項７】
前記第２シリコン窒化膜の成膜時のＳＨ４ガス流量は、前記第１シリコン窒化膜の成膜時のＳＨ４ガス流量よりも少ないことを特徴とする請求項６に記載の固体撮像素子。
【請求項８】
請求項１〜７のいずれか１項に記載の固体撮像素子を備えることを特徴とする電子機器。
【請求項９】
半導体基板の第１領域に形成される画素アレイ部、前記半導体基板の第２領域に形成される周辺回路部、前記画素アレイ部の上方に形成される第１シリコン窒化膜及び前記周辺回路部の上方に形成される第２シリコン窒化膜を備える固体撮像素子の製造方法であって、
（ａ）前記第１領域に前記画素アレイ部を、前記第２領域に前記周辺回路部を、それぞれ形成する工程、
（ｂ）前記半導体基板の上方に、前記画素アレイ部及び前記周辺回路部を覆うように第１シリコン窒化膜を成膜する工程、
（ｃ）前記周辺回路部を覆う第１シリコン窒化膜を除去し、前記画素アレイ部を覆う第１シリコン窒化膜を残存させる工程、
（ｄ）前記半導体基板の上方に、前記画素アレイ部及び前記周辺回路部を覆うように第２シリコン窒化膜を成膜する工程、
（ｅ）前記画素アレイ部を覆う第２シリコン窒化膜を除去し、前記周辺回路部を覆う第２シリコン窒化膜を残存させる工程
を含むことを特徴とする固体撮像素子の製造方法。
【請求項１０】
前記（ｄ）工程の成膜時のＳＨ４ガス流量は、前記（ｂ）工程の成膜時のＳＨ４ガス流量よりも少ないことを特徴とする請求項９に記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子、固体撮像素子の製造方法及び電子機器に関する。
【背景技術】
【０００２】
ＣＭＯＳ（Complementary Metal Oxide Semiconductor）型イメージセンサは、汎用ＣＭＯＳプロセスである半導体形成プロセスにより生産可能であることから、安価に生産可能な固体撮像素子として注目されている。
【０００３】
ＣＭＯＳ型イメージセンサは、受光部として、シリコン基板上に形成されるフォトダイオードを備える。受光部に対するノイズの原因となる暗電流を抑制するためには、受光部における、シリコン（シリコン基板）とそのシリコン基板上に形成されるシリコン酸化膜との界面準位の低減が重要である。シリコン−シリコン酸化膜界面には多数のダングリングボンドが存在する。ダングリングボンドは水素で終端処理することが一般的である。ダングリングボンドの終端処理によってシリコン−シリコン酸化膜の界面準位が低減される。
【０００４】
ところで、シリコン基板上に、シリコン酸化膜を介して、シリコン窒化膜から構成される反射防止膜を形成するＣＭＯＳ型イメージセンサが知られている（特許文献１）。特許文献１のＣＭＯＳ型イメージセンサでは、反射防止膜を形成することにより、多重干渉効果の利用により入射光の損失を低減し、これにより、受光部の感度を向上させる。
【０００５】
特許文献１のＣＭＯＳ型イメージセンサでは、シリコン窒化膜を反射防止膜とすることから、シリコン窒化膜に含まれる水素をダングリングボンドの終端処理に用いることができる。また、シリコン窒化膜の形成時にアニール処理が行われることから、アニール雰囲気中の水素もダングリングボンドの終端処理に用いることができる。すなわち、シリコン窒化膜に含まれる水素及びシリコン窒化膜の形成時のアニール雰囲気中の水素は、上述の終端処理の水素供給源となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−２１３５２号公報（２０１３年１月３１日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述の暗電流の抑制効果を高めるためには、反射防止膜であるシリコン窒化膜の水素含有量を増加させればよいと考えられる。シリコン窒化膜の水素含有量が増加すれば、シリコン窒化膜、すなわち、水素供給源、からダングリングボンドへの水素供給量が増加するので、ダングリングボンドの終端処理が促進されることになるからである。
【０００８】
しかしながら、シリコン−シリコン酸化膜界面への水素の過剰供給は、ＣＭＯＳ型イメージセンサを構成するｐ型トランジスタのＮＢＴＩ（Negative Bias Temperature Instability）特性の劣化を招いてしまう。ＣＭＯＳ型イメージセンサでは、画素を駆動し、画素からの信号を処理するための周辺回路部にｐ型トランジスタが用いられる。ＮＢＴＩ特性の劣化により、ｐ型トランジスタの閾値電圧の変動等を引き起こし、周辺回路部の誤動作を招く。その結果、ＣＭＯＳ型イメージセンサの信頼性が低下する。
【０００９】
本発明の一態様は、ｐ型トランジスタのＮＢＴＩ特性を劣化させることなく、フォトダイオードの感度を向上させることができる固体撮像素子、電子機器及び固体撮像素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、本発明の一態様に係る固体撮像素子は、半導体基板の第１領域に形成される画素アレイ部と、前記半導体基板の第２領域に形成される周辺回路部と、前記画素アレイ部の上方に形成される第１シリコン窒化膜と、前記周辺回路部の上方に形成される第２シリコン窒化膜とを備え、前記第１シリコン窒化膜の水素含有量と前記第２シリコン窒化膜の水素含有量とが異なる。
【００１１】
本発明の他の一態様に係る固体撮像素子の製造方法は、半導体基板の第１領域に形成される画素アレイ部、前記半導体基板の第２領域に形成される周辺回路部、前記画素アレイ部の上方に形成される第１シリコン窒化膜及び前記周辺回路部の上方に形成される第２シリコン窒化膜を備える固体撮像素子の製造方法であって、（ａ）前記第１領域に前記画素アレイ部を、前記第２領域に前記周辺回路部を、それぞれ形成する工程、（ｂ）前記半導体基板の上方に、前記画素アレイ部及び前記周辺回路部を覆うように第１シリコン窒化膜を成膜する工程、（ｃ）前記周辺回路部を覆う第１シリコン窒化膜を除去し、前記画素アレイ部を覆う第１シリコン窒化膜を残存させる工程、（ｄ）前記半導体基板の上方に、前記画素アレイ部及び前記周辺回路部を覆うように第２シリコン窒化膜を成膜する工程、（ｅ）前記画素アレイ部を覆う第２シリコン窒化膜を除去し、前記周辺回路部を覆う第２シリコン窒化膜を残存させる工程を含む。
【発明の効果】
【００１２】
本発明の一態様によれば、ｐ型トランジスタのＮＢＴＩ特性を劣化させることなく、フォトダイオードの感度を向上させることができるという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態１に係る固体撮像素子の平面図である。
【図２】上記固体撮像素子に含まれる画素の等価回路図である。
【図３】上記固体撮像素子に含まれる画素アレイ部及び周辺回路部の断面図である。
【図４】成膜時のＳｉＨ４ガス流量と成膜されたＳｉ３Ｎ４膜の屈折率との関係を示すグラフ図である。
【図５】成膜時のＳｉＨ４ガス流量と成膜されたＳｉ３Ｎ４膜を反射防止膜として用いたｐ型トランジスタの閾値変動量との関係を示すグラフ図である。
【図６】本発明の実施形態２に係る固体撮像素子に含まれる画素アレイ部及び周辺回路部の断面図である。
【発明を実施するための形態】
【００１４】
〔実施形態１〕
以下、本発明の実施形態１について、図１〜図５に基づいて詳細に説明する。図１は、実施形態１の固体撮像素子（ＣＭＯＳ型イメージセンサ）１００の概略的な構成を示す平面図である。図１を参照して、固体撮像素子１００の概要について述べる。
【００１５】
（固体撮像素子１００の概要）
図１に示すように、固体撮像素子１００は、画素アレイ部１０１と周辺回路部２０１とを同一の半導体チップ上に集積化している。また、周辺回路部２０１が形成される第２領域は、画素アレイ部１０１が形成される第１領域に隣接している。
【００１６】
画素アレイ部１０１には、２次元マトリックス状（アレイ状）に複数の画素１０が配列されており、方形状の撮像領域を構成している。画素１０の詳細については後述する。
【００１７】
周辺回路部２０１は、垂直選択回路１０２、ＣＤＳ（Correlated Double Sampling）回路１０３、Ａ／Ｄ変換回路１０４、水平選択回路１０５、デジタル信号処理部１０６及びＴＧ（Timing Generator）１０７を含む。
【００１８】
垂直選択回路１０２、水平選択回路１０５及びＴＧ１０７によって、画素アレイ部１０１内の画素１０が順次走査され、画像信号の読み出し及び電子シャッタ動作が実行される。ＣＤＳ回路１０３、Ａ／Ｄ変換回路１０４及びデジタル信号処理部１０６によって、ノイズ除去等が行われつつ、各画素１０から読み出された信号が処理される。
【００１９】
（画素１０）
図２を参照して、画素１０について述べる。図２は、画素１０の等価回路図である。図２に示すように、画素１０は、フォトダイオード１１、転送トランジスタ１２、リセットトランジスタ１３、浮遊拡散層１４、選択トランジスタ１５及び増幅トランジスタ１６を含む。
【００２０】
画素１０では、フォトダイオード１１によって、入射光量に応じて光電変換された電荷が蓄積される。転送線Ｔから転送信号が入力されることによって、転送トランジスタ１２がオンする。転送トランジスタ１２がオンすることによって、フォトダイオード１１の蓄積電荷は浮遊拡散層１４に転送される。浮遊拡散層１４は増幅トランジスタ１６のゲートに接続されており、増幅トランジスタ１６によって、浮遊拡散層１４に転送された電荷は電圧信号に変換される。
【００２１】
選択線Ｈから選択信号が入力されることによって、選択トランジスタ１５がオンする。選択トランジスタ１５がオンすることによって、画素１０が選択される。増幅トランジスタ１６によって変換された電圧信号は、垂直信号線Ｖを介して、ＣＤＳ回路１０３に伝達される。
【００２２】
リセットトランジスタ１３は、Ｖｄｄ（電源電圧）と浮遊拡散層１４との間に接続される。リセット線Ｒからリセット信号が入力されることによって、リセットトランジスタ１３がオンする。リセットトランジスタ１３がオンすることによって、浮遊拡散層１４の電位がＶｄｄにリセットされる。
【００２３】
（画素アレイ部１０１及び周辺回路部２０１）
図３を参照して、画素アレイ部１０１及び周辺回路部２０１について詳細に述べる。図３は、固体撮像素子１００の画素アレイ部１０１及び周辺回路部２０１の断面図である。なお、図３には、画素アレイ部１０１及び周辺回路部２０１の様々な部材が示されているが、実施形態１とは関係しない部材については説明を省略する。これらの説明を省略する部材は、公知のものと同様であると理解されてよい。また、周辺回路部２０１に関しては、周辺トランジスタを構成するｎ型トランジスタ及びｐ型トランジスタのうち、実施形態１と関係するｐ型トランジスタ１７のみが図３に示されている。
【００２４】
図３に示すように、画素アレイ部１０１では、シリコン基板２１（半導体基板）の表面から所定の深さに渡ってｐウェル２２が形成されている。ｐウェル２２は、シリコン基板２１内にＢ（ホウ素）を注入することによって形成される。
【００２５】
ｐウェル２２内には、Ａｓ（砒素）又はＰ（燐）を注入することによってフォトダイオード１１及び浮遊拡散層１４が形成されている。また、ｐウェル２２の表面には、転送トランジスタ１２が形成されており、転送トランジスタ１２を介して、フォトダイオード１１と浮遊拡散層１４とが接続されている。
【００２６】
ｐウェル２２の上にはゲート絶縁膜２４が形成されている。ゲート絶縁膜２４としては、ＳｉＯ２膜（シリコン酸化膜）が好適であるが、ＳｉＯ２膜以外の種々の絶縁膜であっても良い。
【００２７】
ゲート絶縁膜２４の上にはゲート電極２５が配置され、ゲート電極２５の側壁上には、側壁絶縁膜として、サイドウォールスペーサ２６が形成されている。フォトダイオード１１、ゲート絶縁膜２４、ゲート電極２５、サイドウォールスペーサ２６及び浮遊拡散層１４によって、転送トランジスタ１２を構成している。
【００２８】
ゲート電極２５としてはポリシリコン、サイドウォールスペーサ２６としてはＳｉＯ２膜又はＳｉ３Ｎ４膜（シリコン窒化膜）が好適である。
【００２９】
画素間は、ＳｉＯ２膜からなる素子分離層２３により分離されている。素子分離層２３は、ＳＴＩ（Shallow Trench Isolation）法により形成される。シリコン基板２１に素子分離溝（素子分離用の溝）を形成し、ＳｉＯ２膜を埋め込むことによって、素子分離溝に埋め込まれたＳｉＯ２膜からなる素子分離層２３を形成することができる。
【００３０】
転送トランジスタ１２、フォトダイオード１１、浮遊拡散層１４及び素子分離層２３を含む画素アレイ部１０１の上には、プラズマＣＶＤ（Chemical Vapor Deposition）法によって成膜されたＳｉ３Ｎ４膜からなる第１シリコン窒化膜２７が形成されている。
【００３１】
第１シリコン窒化膜２７は、第１シリコン窒化膜２７の上に形成される層間膜３０（第１層間膜）にコンタクトプラグ２８を形成する際、層間膜３０に貫通孔を形成する際のエッチングストッパとして機能する。また、第１シリコン窒化膜２７は、フォトダイオード１１が存在している領域以外の領域に入射光が透過し難くする反射防止膜としても機能する。なお、第１シリコン窒化膜２７は、シリコン基板２１と層間膜３０との間に挿入されることから、ライナー膜と称されている。
【００３２】
浮遊拡散層１４には、浮遊拡散層１４に転送された電荷に基づく電位を出力するためにＷ（タングステン）からなる導電材料で埋め込まれたコンタクトプラグ２８が接続されている。層間膜３０の上にはメタル配線２９が形成されており、コンタクトプラグ２８はメタル配線２９に接続されている。浮遊拡散層１４の電位は、コンタクトプラグ２８及びメタル配線２９を介して、リセットトランジスタ１３又は増幅トランジスタ１６と接続されている。
【００３３】
一方、周辺回路部２０１では、シリコン基板２１から所定の深さに渡ってｎウェル３１が形成されている。ｎウェル３１は、シリコン基板２１内にＰ（燐）又はＡｓ（砒素）を注入することによって形成される。
【００３４】
ｎウェル３１内には、Ｂ（ホウ素）を注入することによってソース３２及びドレイン３３が形成されている。また、ｎウェル３１の表面には、ｐ型トランジスタ１７が形成されている。
【００３５】
ｎウェル３１の上にはゲート絶縁膜３４が形成されている。ゲート絶縁膜３４としては、画素アレイ部１０１の転送トランジスタ１２のゲート絶縁膜２４と同様、ＳｉＯ２膜が好適であるが、ＳｉＯ２膜以外の種々の絶縁膜であっても良い。なお、ゲート絶縁膜２４とゲート絶縁膜３４とは、同一の工程で形成される同一の絶縁膜からなるものであっても良いし、異なる工程でそれぞれ別々に形成される異なる絶縁膜であっても良い。
【００３６】
ゲート絶縁膜３４の上にはゲート電極３５が配置され、画素アレイ部１０１の転送トランジスタ１２のゲート電極２５と同様、ゲート電極３５の側壁上にサイドウォールスペーサ３６が形成されている。ソース３２、ゲート絶縁膜３４、ゲート電極３５、サイドウォールスペーサ３６及びドレイン３３によって、ｐ型トランジスタ１７を構成している。
【００３７】
ゲート電極２５と同様、ゲート電極３５としてはポリシリコン、サイドウォールスペーサ３６としてはＳｉＯ２膜又はＳｉ３Ｎ４膜が好適である。
【００３８】
トランジスタ間は、素子分離層２３により分離されている。
【００３９】
ｐ型トランジスタ１７及び素子分離層２３を含む周辺回路部２０１の上には、画素アレイ部１０１と同様、プラズマＣＶＤ法によって成膜されたＳｉ３Ｎ４膜からなる第２シリコン窒化膜３７が形成されている。
【００４０】
第２シリコン窒化膜３７は、第１シリコン窒化膜２７と同様、第２シリコン窒化膜３７の上に形成される層間膜３０（第２層間膜）にコンタクトプラグ２８を形成する際、層間膜３０に貫通孔を形成する際のエッチングストッパとして機能する。なお、第２シリコン窒化膜３７もライナー膜と称されるのは、第１シリコン窒化膜２７と同様である。
【００４１】
ドレイン３３にはコンタクトプラグ２８が接続されており、ドレイン３３は、コンタクトプラグ２８及びメタル配線２９を介して、他のトランジスタと接続されている。
【００４２】
（第１シリコン窒化膜２７及び第２シリコン窒化膜３７）
ここで、注目すべきは、画素アレイ部１０１の第１シリコン窒化膜２７と、周辺回路部２０１の第２シリコン窒化膜３７とでは、各々の水素含有量（ｐｐｍ）が異なる点であり、好ましくは、第１シリコン窒化膜２７の水素含有量が、第２シリコン窒化膜３７の水素含有量よりも高くなっている点である。
【００４３】
すなわち、画素アレイ部１０１においては、第１シリコン窒化膜２７の水素含有量を増加させることによって、シリコン（シリコン基板２１）−シリコン酸化膜（ゲート絶縁膜２４）界面のダングリングボンドの終端処理を促進することができるので、暗電流の抑制効果を高めることができる。
【００４４】
さらに、第１シリコン窒化膜２７の水素含有量を増加させることによって、第１シリコン窒化膜２７の屈折率を上げることができるので、反射防止膜としての効果、つまり、多重干渉効果（特許文献１を参照）を高めることができる。これにより、フォトダイオード１１の感度を向上させることができる。
【００４５】
一方、周辺回路部２０１においては、第２シリコン窒化膜３７の水素含有量を減少させることによって、シリコン（シリコン基板２１）−シリコン酸化膜（ゲート絶縁膜２４）へ水素が過剰に供給されることはないので、ｐ型トランジスタ１７のＮＢＴＩ特性の劣化を招くこともない。
【００４６】
第１シリコン窒化膜２７及び第２シリコン窒化膜３７は、上述したように、プラズマＣＶＤ法によってＮＨ３（アンモニア）ガス及びＳｉＨ４（モノシラン）ガスからなる混合ガスを反応させることによって、成膜される。そこで、第１シリコン窒化膜２７及び第２シリコン窒化膜３７をそれぞれ異なる工程にて別々に成膜すると共に、それぞれの成膜時においてＳｉＨ４ガス流量を制御することによって、第１シリコン窒化膜２７及び第２シリコン窒化膜３７の各水素含有量を所望の値とすれば良い。
【００４７】
具体的には、第１シリコン窒化膜２７の成膜時においてはＳｉＨ４ガス流量を多くする一方、第２シリコン窒化膜３７の成膜時においてはＳｉＨ４ガス流量を少なくすればよい。ＳｉＨ４ガス流量を多くすればするほど、成膜されるＳｉ３Ｎ４膜の水素含有量は高くなる。
【００４８】
また、ＳｉＨ４ガス流量を多くすればするほど、成膜されるＳｉ３Ｎ４膜の屈折率も上がる。図４に、成膜時のＳｉＨ４ガス流量と成膜されたＳｉ３Ｎ４膜の屈折率との関係を示す。例えば、第１シリコン窒化膜２７の成膜時にはＳｉＨ４流量を５００ｓｃｃｍとし、第２シリコン窒化膜３７の成膜時にはＳｉＨ４流量を７０ｓｃｃｍとすればよい。第１シリコン窒化膜２７の屈折率が上がることになる。
【００４９】
一方、ＳｉＨ４ガス流量を少なくすればするほど、ｐ型トランジスタ１７のＮＢＴＩ特性は向上する。図５に、成膜時のＳｉＨ４ガス流量と成膜されたＳｉ３Ｎ４膜を反射防止膜として用いたｐ型トランジスタ１７の閾値変動量との関係を示す。第２シリコン窒化膜３７の成膜時にはＳｉＨ４流量を少なくすることによって、ｐ型トランジスタ１７の閾値変動量は低減される、つまり、ｐ型トランジスタ１７のＮＢＴＩ特性は向上することになる。
【００５０】
（固体撮像素子１００の製造方法）
例えば、まず、シリコン基板２１に画素アレイ部１０１及び周辺回路部２０１をそれぞれ形成し、シリコン基板２１の上方に、画素アレイ部１０１及び周辺回路部２０１を覆うように第１シリコン窒化膜２７を成膜する。第１シリコン窒化膜２７の成膜はプラズマＣＶＤ法によって行われ、反応ガスであるＳｉＨ４ガス流量を増加させる。
【００５１】
次に、画素アレイ部１０１を覆い、且つ、周辺回路部２０１を露出するような第１フォトレジストパターンを第１シリコン窒化膜２７上に形成する。第１フォトレジストパターンをエッチングマスクとして用いて、周辺回路部２０１を覆う第１シリコン窒化膜２７を除去し、画素アレイ部１０１を覆う第１シリコン窒化膜２７を残存させる。その後、第１フォトレジストパターンは除去される。
【００５２】
次に、シリコン基板２１の上方に、画素アレイ部１０１及び周辺回路部２０１を覆うように第２シリコン窒化膜３７を成膜する。第２シリコン窒化膜３７の成膜はプラズマＣＶＤ法によって行われ、反応ガスであるＳｉＨ４ガス流量を減少させる。
【００５３】
次に、周辺回路部２０１を覆い、且つ、画素アレイ部１０１を露出するような第２フォトレジストパターンを第２シリコン窒化膜３７上に形成する。第２フォトレジストパターンをエッチングマスクとして用いて、画素アレイ部１０１を覆う第２シリコン窒化膜３７を除去し、周辺回路部２０１を覆う第２シリコン窒化膜３７を残存させる。その後、第２フォトレジストパターンは除去される。
【００５４】
最後に、公知の方法によって、層間膜３０の成膜、コンタクトプラグ２８の形成及びメタル配線２９の形成が行われる。
【００５５】
（固体撮像素子１００の効果）
上述のように、固体撮像素子１００では、第１シリコン窒化膜２７の成膜時においては、ＳｉＨ４ガス流量を多くすることにより、第１シリコン窒化膜２７の水素含有量を高くする。一方、第２シリコン窒化膜３７の成膜時においては、ＳｉＨ４ガス流量を少なくすることにより、第２シリコン窒化膜３７の水素含有量を低くする。
【００５６】
このため、画素アレイ部１０１においては、シリコン−シリコン酸化膜界面のダングリングボンドの終端処理を促進することによって、暗電流の抑制効果を高めることができる。さらに、第１シリコン窒化膜２７の屈折率を上げることによって、反射防止膜としての効果を高めることができる。それゆえ、フォトダイオード１１の感度を向上させることができる。
【００５７】
一方、周辺回路部２０１においては、シリコン−シリコン酸化膜へ水素が過剰に供給されることはないので、ｐ型トランジスタ１７のＮＢＴＩ特性の劣化を招くこともない。
【００５８】
以上のように、固体撮像素子１００によれば、ｐ型トランジスタ１７のＮＢＴＩ特性を劣化させることなく、フォトダイオード１１の感度を向上させることができる。
【００５９】
〔実施形態２〕
本発明の実施形態２について、図６に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、実施形態１にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【００６０】
図６は、本発明の実施形態２に係る固体撮像素子１００の画素アレイ部１０１及び周辺回路部２０１の断面図である。実施形態２の固体撮像素子１００が、実施形態１に係る固体撮像素子１００と異なる点は、第２シリコン窒化膜３７に、素子分離層２３の上方の少なくとも一部を露出する開口部Ａを設けた点である。すなわち、図６に示すように、第２シリコン窒化膜３７には、素子分離層２３の上方の一部又は全部の第２シリコン窒化膜３７が除去されている。の開口部Ａが設けられている。
【００６１】
実施形態２の固体撮像素子１００では、周辺回路部２０１において第２シリコン窒化膜３７が不要となる領域、つまり、素子分離層２３の上方の一部又は全部から、第２シリコン窒化膜３７を除去することによって、第２シリコン窒化膜３７から供給される水素量を低減させる。これによって、図５に示すように、実施形態２の固体撮像素子１００は、実施形態１の固体撮像素子１００よりも、ｐ型トランジスタ１７のＮＢＴＩ特性の劣化を抑制することが可能となる。
【００６２】
〔電子機器〕
上述の実施形態１及び２の固体撮像素子１００は、例えば、デジタルカメラ、スチルカメラ、ＩＰカメラ、監視カメラ、車載カメラなどの撮像システム、撮像機能を備えた携帯電話機、又は、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
【００６３】
〔まとめ〕
本発明の態様１に係る固体撮像素子１００は、半導体基板（シリコン基板２１）の第１領域に形成される画素アレイ部１０１と、前記半導体基板（シリコン基板２１）の第２領域に形成される周辺回路部２０１と、前記画素アレイ部１０１の上方に形成される第１シリコン窒化膜２７と、前記周辺回路部２０１の上方に形成される第２シリコン窒化膜３７とを備え、前記第１シリコン窒化膜２７の水素含有量と前記第２シリコン窒化膜３７の水素含有量とが異なる。
【００６４】
本発明の態様２に係る固体撮像素子１００は、上記態様１においては、前記第１シリコン窒化膜２７の水素含有量は、前記第２シリコン窒化膜３７の水素含有量よりも高いことが好ましい。
【００６５】
上記構成によれば、第１シリコン窒化膜２７の水素含有量を高くする一方、第２シリコン窒化膜３７の水素含有量を低くする。このため、画素アレイ部１０１においては、シリコン−シリコン酸化膜界面のダングリングボンドの終端処理を促進することによって、暗電流の抑制効果を高めることができる。さらに、第１シリコン窒化膜２７の屈折率を上げることによって、反射防止膜としての効果を高めることができる。したがって、画素アレイ部１０１のフォトダイオードの感度を向上させることができる。
【００６６】
一方、周辺回路部２０１においては、シリコン−シリコン酸化膜へ水素が過剰に供給されることはないので、周辺回路部２０１のｐ型トランジスタのＮＢＴＩ特性の劣化を招くこともない。
【００６７】
それゆえ、固体撮像素子１００によれば、ｐ型トランジスタのＮＢＴＩ特性を劣化させることなく、フォトダイオードの感度を向上させることができる。
【００６８】
本発明の態様３に係る固体撮像素子１００は、上記態様１又は２において、前記周辺回路部２０１は、前記半導体基板（シリコン基板２１）に埋め込まれた素子分離層２３を含み、前記第２シリコン窒化膜３７は、前記素子分離層２３の上方の少なくとも一部を露出する開口部Ａを含むことが好ましい。
【００６９】
本発明の態様４に係る固体撮像素子１００は、上記態様１〜３のいずれか１つにおいて、前記画素アレイ部１０１と、前記画素アレイ部１０１の上方に形成される配線（メタル配線２９）とを絶縁する第１層間膜（層間膜３０）を備え、前記第１シリコン窒化膜２７は、前記画素アレイ部１０１と前記第１層間膜（層間膜３０）との間に形成されることが好ましい。
【００７０】
本発明の態様５に係る固体撮像素子１００は、上記態様１〜４のいずれか１つにおいて、前記周辺回路部２０１と、前記周辺回路部２０１の上方に形成される配線（メタル配線２９）とを絶縁する第２層間膜（層間膜３０）を備え、前記第２シリコン窒化膜３７は、前記周辺回路部２０１と前記第２層間膜（層間膜３０）との間に形成されることが好ましい。
【００７１】
本発明の態様６に係る固体撮像素子１００は、上記態様１〜５のいずれか１つにおいて、前記第１シリコン窒化膜２７及び前記第２シリコン窒化膜３７は、ＳＨ４ガスを用いたプラズマＣＶＤ法により成膜された膜であり、前記第１シリコン窒化膜２７の成膜時のＳＨ４ガス流量と、前記第２シリコン窒化膜３７の成膜時のＳＨ４ガス流量とが異なることが好ましい。
【００７２】
本発明の態様７に係る固体撮像素子１００は、上記態様１〜６のいずれか１つにおいて、前記第２シリコン窒化膜３７の成膜時のＳＨ４ガス流量は、前記第１シリコン窒化膜２７の成膜時のＳＨ４ガス流量よりも少ないことが好ましい。
【００７３】
本発明の態様８に係る電子機器は、上記態様１〜６のいずれか１つに係る固体撮像素子を備える。
【００７４】
本発明の態様９に係る固体撮像素子１００の製造方法は、半導体基板（シリコン基板２１）の第１領域に形成される画素アレイ部１０１、前記半導体基板（シリコン基板２１）の第２領域に形成される周辺回路部２０１、前記画素アレイ部１０１の上方に形成される第１シリコン窒化膜２７及び前記周辺回路部２０１の上方に形成される第２シリコン窒化膜３７を備える固体撮像素子１００の製造方法であって、（ａ）前記第１領域に前記画素アレイ部１０１を、前記第２領域に前記周辺回路部２０１を、それぞれ形成する工程、（ｂ）前記半導体基板（シリコン基板２１）の上方に、前記画素アレイ部１０１及び前記周辺回路部２０１を覆うように第１シリコン窒化膜２７を成膜する工程、（ｃ）前記周辺回路部２０１を覆う第１シリコン窒化膜２７を除去し、前記画素アレイ部１０１を覆う第１シリコン窒化膜２７を残存させる工程、（ｄ）前記半導体基板（シリコン基板２１）の上方に、前記画素アレイ部１０１及び前記周辺回路部２０１を覆うように第２シリコン窒化膜３７を成膜する工程、（ｅ）前記画素アレイ部１０１を覆う第２シリコン窒化膜３７を除去し、前記周辺回路部２０１を覆う第２シリコン窒化膜３７を残存させる工程を含む。
【００７５】
本発明の態様１０に係る固体撮像素子１００の製造方法は、上記態様９において、前記（ｄ）工程の成膜時のＳＨ４ガス流量は、前記（ｂ）工程の成膜時のＳＨ４ガス流量よりも少ないことが好ましい。
【００７６】
〔付記事項〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【符号の説明】
【００７７】
１０  画素
１１  フォトダイオード
１２  転送トランジスタ
１３  リセットトランジスタ
１４  浮遊拡散層
１５  選択トランジスタ
１６  増幅トランジスタ
１７  ｐ型トランジスタ
２１  シリコン基板（半導体基板）
２２  ｐウェル
２３  素子分離層
２４、３４  ゲート絶縁膜
２５、３５  ゲート電極
２６、３６  サイドウォールスペーサ
２７  第１シリコン窒化膜
２８  コンタクトプラグ
２９  メタル配線
３０  層間膜（第１層間膜、第２層間膜）
３１  ｎウェル
３２  ソース
３３  ドレイン
３７  第２シリコン窒化膜
１００  固体撮像素子
１０１  画素アレイ部
１０２  垂直選択回路
１０３  ＣＤＳ回路
１０４  Ａ／Ｄ変換回路
１０５  水平選択回路
１０６  デジタル信号処理部
１０７  ＴＧ
２０１  周辺回路部
【図１】
2018142588.tif 000003
【図２】
2018142588.tif 000004
【図３】
2018142588.tif 000005
【図４】
2018142588.tif 000006
【図５】
2018142588.tif 000007
【図６】
2018142588.tif 000008