(57)【要約】【課題】昇圧回路を用いることなく電源電圧より高い電圧を得て、効率よく放電させる充放電回路を提供する。【解決手段】充電時には複数のキャパシタを並列接続し、放電時には前記複数のキャパシタを直列に接続するキャパシタユニットと、  入力電圧を降圧して出力する降圧ユニットを有し、  前記複数のキャパシタの放電時に前記降圧ユニットが前記キャパシタユニットと負荷の間に挿入されていることを特徴とするキャパシタの充放電回路。【選択図】図１
2018201278.tif 000002
【特許請求の範囲】
【請求項１】
充電時には複数のキャパシタを並列接続し、放電時には前記複数のキャパシタを直列に接続するキャパシタユニットと、
入力電圧を降圧して出力する降圧ユニットを有し、
前記複数のキャパシタの放電時に前記降圧ユニットが前記キャパシタユニットと負荷の間に挿入されていることを特徴とするキャパシタの充放電回路。
【請求項２】
充電時には前記降圧ユニットを前記キャパシタユニットと電力源の間に挿入し、放電時には前記降圧ユニットを前記キャパシタユニットと負荷の間に挿入するように切り換える降圧ユニット切換ブロックを有することを特徴とする請求項１に記載されたキャパシタの充放電回路。
【請求項３】
前記負荷が前記電力源自体であることを特徴とする請求項２に記載されたキャパシタの充放電回路。
【請求項４】
充電時に前記キャパシタユニットの前記複数のキャパシタを充電する充電源ユニットを有することを特徴とする請求項１に記載されたキャパシタの充放電回路。
【請求項５】
前記降圧ユニットは、
一端が入力端となる第１切換スイッチと、
前記第１切換スイッチの他端に直列に一端が接続され他端が出力端となるインダクタンスと、
前記インダクタンスの一端と接地の間に挿入される第２切換スイッチと、
前記インダクタンスの他端の電圧をモニタし前記第１切換スイッチおよび前記第２切換スイッチの切換を制御する制御部を有することを特徴とする請求項１乃至４に記載されたキャパシタの充放電回路。
【請求項６】
前記制御部は、第１切換スイッチがＯＮとなる割合であるデューティ比を段階的にデジタル的に変化させることを特徴とする請求項５に記載されたキャパシタの充放電回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタの放電特性の効率を高くすることのできる、キャパシタの充放電回路に関するものである。
【背景技術】
【０００２】
近年再生可能エネルギーを商用系統に取り込むために、電気エネルギーの蓄電が重要であると考えられつつある。その蓄電デバイスの一つとして、１００万回の充放電が可能である電気二重層キャパシタなどのスーパーキャパシタが重要と考えられつつある。また、ＩｏＴを実現するには、電気エネルギーをバッテリに頼らず、電磁波などの電気エネルギーを一度スーパーキャパシタに蓄電した後、これを一気に放電して通信などに利用することが重要と考えられつつある。
【０００３】
このとき、キャパシタに効率よく充電して、効率よく放電するエネルギーのロスが少ない回路が期待されている。
【０００４】
キャパシタの充放電回路の例として、特許文献１では、キャパシタに昇圧回路を通して電源から充電し、電源電圧以上のキャパシタ端子間電圧を発生させ、それを放電させる回路が開示されている。ここでは、充電時にＤＣ−ＤＣコンバータを昇圧回路として用いて、その出力電圧を階段状に昇圧することにより、充電時のジュール損失を低減しつつ、負荷キャパシタを電源電圧よりも高い電圧に充電することができ、また放電時には、ＤＣ−ＤＣコンバータを降圧回路として用いて、その出力電圧を降圧することにより、負荷容量に充電されたエネルギーを効率的に回収することができる回路が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−０８７１５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１で開示されている回路であれば、電源電圧より高いキャパシタ電圧を得て、それを負荷に供給することができる。しかし、昇圧回路でキャパシタへ充電するということは、そもそも低い電源電圧から高い電圧を作ることになるので、回路としては無理をしていることになる。結果、キャパシタの端子電圧を高くしようとすると、一定以上の電圧に上げるのが困難、若しくは充電効率が著しく低下するといった問題があった。
【０００７】
このため電源電圧が与えられたときに、昇圧せずに降圧回路を用いて、キャパシタを０から電源電圧の電位まで充電し、さらに充電されたキャパシタから電気エネルギーを効率よく負荷に送る回路が必要となる。この充電されたキャパシタから電気エネルギーを取り出す場合、キャパシタの電位が時間と共に低下する。したがって、このキャパシタから電気エネルギーを電源電圧に戻そうとすると、昇圧回路が必要になるが、昇圧回路では、上述のように効率が低下するという問題点がある。
【課題を解決するための手段】
【０００８】
本発明は上記の課題に鑑みて想到されたものであり、無理なく電源電圧よりキャパシタに電気エネルギーを蓄電し、さらに放電時での損失が抑制されたキャパシタの充放電回路を供給するものである。
【０００９】
より具体的に本発明に係るキャパシタの充放電回路は、
充電時には複数のキャパシタを並列接続し、放電時には前記複数のキャパシタを直列に接続するキャパシタユニットと、
入力電圧を降圧して出力する降圧ユニットを有し、
前記複数のキャパシタの放電時に前記降圧ユニットが前記キャパシタユニットと負荷の間に挿入されていることを特徴とする。
【発明の効果】
【００１０】
本発明に係るキャパシタの充放電回路は、充電時は電源電圧で複数のキャパシタを並列接続として降圧回路により充電する。
【００１１】
放電時にはこれらのキャパシタを直列接続に切換え、降圧回路を使って放電するので、充電時および放電時ともにほとんど損失が発生せず、電荷の効率的な利用ができ、ジュール熱による発熱も抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係るキャパシタの充放電回路の構成を示す図である。
【図２】キャパシタユニットの内部構成を示す図である。
【図３】接続するキャパシタが増えた場合のキャパシタユニットの構成を示す図である。
【図４】降圧ユニットの構成を示す図である。
【図５】図１の充放電回路で充電する場合の導通状態を示す図である。
【図６】図１の充放電回路で放電する場合の導通状態を示す図である。
【図７】電力源からキャパシタユニットに充電し、電気エネルギーを電力源に戻す場合の充放電回路で、充電する場合の導通状態を示す図である。
【図８】電力源からキャパシタユニットに充電し、電気エネルギーを電力源に戻す場合の充放電回路で、放電する場合の導通状態を示す図である。
【図９】電力源に定電流電源を用いた場合の構成を示す図である。
【図１０】電力源に定電圧電源と他の降圧回路を用いた場合の図である。
【図１１】実施例の実験回路の構成を示す図である。
【図１２】キャパシタ電圧の時間変化を示すグラフである。
【図１３】キャパシタから流れ出る電流の時間変化を示すグラフである。
【図１４】キャパシタから流れ出る電荷量の時間変化を示すグラフである。
【図１５】キャパシタに流れ込む電流の時間変化を示すグラフである。
【図１６】キャパシタに流れ込む電荷量の時間変化を示すグラフである。
【図１７】比較例の実験回路の構成を示す図である。
【図１８】充電時のＯＮＯＦＦ状態を示す図である。
【図１９】放電時のＯＮＯＦＦ状態を示す図である。
【図２０】キャパシタ電圧の時間変化を示すグラフである。
【図２１】キャパシタへの充電電流の時間変化を示すグラフである。
【図２２】電源からの電流の時間変化を示すグラフである。
【図２３】電源からの電荷量の時間変化を示すグラフである。
【発明を実施するための形態】
【００１３】
以下に本発明に係るキャパシタの充放電回路について図を参照しながら説明を行う。なお、以下の説明は本発明の一実施の形態および一実施例についての例示であって、本発明は以下の説明に限定されるものではない。本発明の趣旨を逸脱しない限りにおいて、以下の実施の形態は変更することができる。特に図面中に示した配線や回路構成については、同じ機能を有する他の構成に変更することができる。
【００１４】
図１に本発明に係るキャパシタの充放電回路１（以後単に「充放電回路１」とも呼ぶ。）を示す。本発明に係る充放電回路１では、キャパシタユニット１０と、降圧ユニット２０と、降圧ユニット切換ブロック３０で構成される。なお、充電用の電力源８と負荷９が充放電回路１に接続される。
【００１５】
ここで、電力源８は定電圧源が好適に利用でき、負荷９はモータ、電子回路といった負荷が好適に利用できる。また負荷９は電力源８自体を含んでもよい。すなわち、電力源８から得た電荷を電力源８自体に戻すような構成であってもよい。
【００１６】
キャパシタユニット１０には、６つの端子が設けられている。それぞれ端子Ｔ１０ａ、端子Ｔ１０Ｅ、端子Ｔ１０Ｃａ、端子Ｔ１０Ｃｂ、端子Ｔ１０Ｃｃ、端子Ｔ１０Ｃｄとする。端子Ｔ１０ａは、降圧ユニット切換ブロック３０に接続される。端子Ｔ１０Ｅは、接地線１０Ｅを介して接地される。また、端子Ｔ１０Ｃａ、端子Ｔ１０Ｃｂ、端子Ｔ１０Ｃｃ、端子Ｔ１０Ｃｄには、キャパシタＣｓ（後に詳説する。）が接続される。
【００１７】
降圧ユニット２０には、端子Ｔ２０ｉと端子Ｔ２０ｏ、および端子Ｔ２０Ｅの３つの端子が設けられる。端子Ｔ２０ｉと端子Ｔ２０ｏは降圧ユニット切換ブロック３０と接続される。また、端子Ｔ２０Ｅは接地線２０Ｅを介して接地される。
【００１８】
降圧ユニット切換ブロック３０には、６つの端子が設けられており、それぞれ端子Ｔ３０ａ、端子Ｔ３０ｂ、端子Ｔ３０ａａ、端子Ｔ３０ａｂ、端子Ｔ３０ｂａ、端子Ｔ３０ｂｂとする。
【００１９】
端子Ｔ３０ａと端子Ｔ３０ｂは、降圧ユニット２０の端子Ｔ２０ｉおよび端子Ｔ２０ｏとそれぞれ接続されている。
【００２０】
端子Ｔ３０ａａは、電力源８と接続されている。端子Ｔ３０ａｂと端子Ｔ３０ｂａは、キャパシタユニット１０の端子Ｔ１０ａと接続されている。また端子Ｔ３０ｂｂは、負荷９と接続されている。
【００２１】
降圧ユニット切換ブロック３０は、２つの２値切換スイッチが同期動作するように構成されたものである。すなわち、端子Ｔ３０ａは端子Ｔ３０ａａ若しくは端子Ｔ３０ａｂの何れかと接続し、端子Ｔ３０ｂは端子Ｔ３０ｂａ若しくは端子Ｔ３０ｂｂの何れかと接続する。また、これらの接続動作は同期しており、端子Ｔ３０ａが端子Ｔ３０ａａと接続する場合は、端子Ｔ３０ｂは端子Ｔ３０ｂａと接続し、端子Ｔ３０ａが端子Ｔ３０ａｂと接続する場合は、端子Ｔ３０ｂは端子Ｔ３０ｂｂと接続する。
【００２２】
なお、これらの切換は、別途与えられる充放電切換信号Ｓｓによって行われる。充放電切換信号Ｓｓは、充放電回路１の外部から与えられてもよい。また、後述する降圧ユニット２０内の制御部２２が生成してもよい。
【００２３】
図２にキャパシタユニット１０の構成を示す。キャパシタユニット１０は、キャパシタＣ１とキャパシタＣ２（まとめて呼ぶ場合は「キャパシタＣｓ」とする。）および、同期して切り変わる第１直並列切換スイッチＳＷ１と第２直並列切換スイッチＳＷ２で構成される。キャパシタユニット１０は、キャパシタＣ１およびキャパシタＣ２を充電する際にはそれぞれのキャパシタを並列に接続し、放電させる際には、それぞれのキャパシタを直列に接続させる。
【００２４】
なお、ここでは、キャパシタＣｓが２つある場合を示すが、使用されるキャパシタの数は２つに限定されるものではない。例えば、図３には、キャパシタＣｓが３つある場合を示す。キャパシタＣｓが３つ以上あると同期して切り換わる直並列切換スイッチは２ｎ−２個（「ｎ」はキャパシタの数）使用される。図３では直並列切換スイッチは４つある。
【００２５】
このようにキャパシタＣｓの数が増加しても、同期して切り換わる直並列切換スイッチによって、図２の動作と同様の動作によって、各キャパシタを並列接続から直列接続に切り換えることができる。
【００２６】
再び図２を参照する。キャパシタユニット１０には、送電線１０Ｌと接地線１０Ｅが接続される。送電線１０Ｌは、端子Ｔ１０ａから降圧ユニット切換ブロック３０の端子Ｔ３０ａｂおよび端子Ｔ３０ｂａ（図１参照）と接続されている。送電線１０Ｌを通して、キャパシタＣｓを充電する場合は、キャパシタユニット１０へ電気が流れ、キャパシタＣｓから放電する場合は、キャパシタユニット１０から電気（電荷）が流れ出る。接地線１０Ｅは、端子Ｔ１０Ｅに接続され、キャパシタユニット１０を接地する。
【００２７】
キャパシタＣ１は、端子Ｔ１０Ｃａおよび端子Ｔ１０Ｃｂに接続される。キャパシタＣ２は、端子Ｔ１０Ｃｃおよび端子Ｔ１０Ｃｄに接続される。
【００２８】
次にキャパシタユニット１０の内部構成を説明する。キャパシタユニット１０内には第１直並列切換スイッチＳＷ１と第２直並列切換スイッチＳＷ２の２つのスイッチが配置されている。
【００２９】
第１直並列切換スイッチＳＷ１は、開閉スイッチである。開閉する側の端子を選択端ＳＷ１ｖと呼び、開閉しない側の端子を根元端ＳＷ１ｒと呼ぶ。第１直並列切換スイッチＳＷ１は、「閉」状態で選択端ＳＷ１ｖと根元端ＳＷ１ｒ間が導通し、「開」状態で、選択端ＳＷ１ｖと根元端ＳＷ１ｒ間が切断状態（不導通状態）となる。
【００３０】
第２直並列切換スイッチＳＷ２は、根元端ＳＷ２ｒからの接続先を切り換えるスイッチである。接続先を選択端ＳＷ２ｖおよび選択端ＳＷ２ｖａとする。なお、ここで選択端ＳＷ２ｖａは、第１直並列切換スイッチＳＷ１の根元端ＳＷ１ｒと接続されている。すなわち、第２直並列切換スイッチＳＷ２は、選択端ＳＷ２ｖ若しくは第１直並列切換スイッチＳＷ１の根元端ＳＷ１ｒと接続するといってよい。
【００３１】
第１直並列切換スイッチＳＷ１および第２直並列切換スイッチＳＷ２の切換動作は同期して行われる。より具体的には、第１直並列切換スイッチＳＷ１が閉となる場合（根元端ＳＷ１ｒと選択端ＳＷ１ｖが導通する場合）は、第２直並列切換スイッチＳＷ２は、根元端ＳＷ２ｒと選択端ＳＷ２ｖが導通する。
【００３２】
また、第１直並列切換スイッチＳＷ１が開となる場合（根元端ＳＷ１ｒと選択端ＳＷ１ｖが切断状態となる場合）は、第２直並列切換スイッチＳＷ２は、根元端ＳＷ２ｒと選択端ＳＷ２ｖａ（第１直並列切換スイッチＳＷ１の根元端ＳＷ１ｒ）が導通する。第１直並列切換スイッチＳＷ１および第２直並列切換スイッチＳＷ２の切換動作は、充放電切換信号Ｓｓによって行われる。
【００３３】
送電線１０Ｌが接続されている端子Ｔ１０ａは、端子Ｔ１０Ｃａに接続されている。また、第２直並列切換スイッチＳＷ２を介して端子Ｔ１０Ｃｃと接続されている。より具体的には端子Ｔ１０ａは、第２直並列切換スイッチＳＷ２の選択端ＳＷ２ｖに接続されている。
【００３４】
一方、接地線１０Ｅが接続されている端子Ｔ１０Ｅは、端子Ｔ１０Ｃｄに直接接続されている。また、端子Ｔ１０Ｅは、第１直並列切換スイッチＳＷ１を介して端子Ｔ１０Ｃｂに接続されている。より具体的には、端子Ｔ１０Ｅは第１直並列切換スイッチＳＷ１の選択端ＳＷ１ｖに接続されている。
【００３５】
図４に、降圧ユニット２０の構成を示す。降圧ユニット２０は入力Ｓ２０ｉの電圧を所定の電圧に降圧し出力Ｓ２０ｏとして出力するユニットである。構成は特に限定されるものではないが、スイッチング式ＤＣ−ＤＣコンバータが好適に利用できる。図４では、スイッチング式ＤＣ−ＤＣコンバータの構成を示している。
【００３６】
降圧ユニット２０の端子Ｔ２０ｉは、降圧ユニット切換ブロック３０の端子Ｔ３０ａと接続される（図１参照）。また降圧ユニット２０の端子Ｔ２０ｏは、降圧ユニット切換ブロック３０の端子Ｔ３０ｂに接続される（図１参照）。また端子Ｔ２０Ｅには、接地線２０Ｅが接続され、接地される。端子Ｔ２０ｉは入力端、端子Ｔ２０ｏは出力端と呼んでもよい。
【００３７】
次に降圧ユニット２０の内部構成を説明する。なお、第１切換スイッチ２４および第２切換スイッチ２６は開閉スイッチであり、図２での説明と同様に、開閉する側を選択端とし、開閉しない側を根元端と呼ぶ。
【００３８】
降圧ユニット２０は制御部２２と、第１切換スイッチ２４と第２切換スイッチ２６とインダクタンスＬで構成されている。第１切換スイッチ２４の根元端２４ｒは、端子Ｔ２０ｉと接続されている。第１切換スイッチ２４の選択端２４ｖは、インダクタンスＬの一端に接続される。インダクタンスＬの他端は端子Ｔ２０ｏに接続される。
【００３９】
第１切換スイッチ２４の選択端２４ｖには、また第２切換スイッチ２６の根元端２６ｒが接続される。第２切換スイッチ２６の選択端２６ｖは、接地線２０Ｅが接続されている端子Ｔ２０Ｅと接続されており、接地されている。
【００４０】
制御部２２は、インダクタンスＬの他端電圧（端子Ｔ２０ｏの電圧）をモニタし、インダクタンスＬの他端電圧に基づいて、第１切換スイッチ２４と第２切換スイッチ２６を交互に所定の時間だけ開閉する。
【００４１】
制御部２２は、マイクロコンピュータ等が好適に利用できる。なお、第１切換スイッチ２４と第２切換スイッチ２６を交互に所定の時間だけ開閉するように制御する機能を有していれば、マイクロコンピュータでなくてもよい。また、降圧ユニット２０は１つの素子として構成されていなくてもよい。したがって、制御部２２は、第１切換スイッチ２４および第２切換スイッチ２６と別々に存在してもよい。
【００４２】
また、制御部２２は、第１切換スイッチ２４および第２切換スイッチ２６の制御だけを行っていなくてもよい。すなわち、制御部２２は他の処理を行いながら第１切換スイッチ２４および第２切換スイッチ２６の制御を行ってもよい。
【００４３】
次に充放電回路１の動作について説明する。図５には、充放電回路１が充電する場合の構成を示す。キャパシタＣｓに充電する場合は、降圧ユニット切換ブロック３０では、端子Ｔ３０ａと端子Ｔ３０ａａが接続され、端子Ｔ３０ｂと端子Ｔ３０ｂａが接続される。この結果、キャパシタユニット１０と電力源８の間に降圧ユニット２０が挿入され、電力源８からの電気エネルギーは、降圧ユニット２０を介してキャパシタユニット１０に供給される。
【００４４】
また、キャパシタユニット１０では、第１直並列切換スイッチＳＷ１は閉じ、第２直並列切換スイッチＳＷ２は、根元端ＳＷ２ｒと選択端ＳＷ２ｖが接続される。この結果、キャパシタＣ１とキャパシタＣ２は、端子Ｔ１０ａと端子Ｔ１０Ｅの間で並列に接続される。これらの切換は充放電切換信号Ｓｓによって行われる。
【００４５】
降圧ユニット２０は、制御部２２が第１切換スイッチ２４と第２切換スイッチ２６を開閉することで、電力源８の出力電圧（ＶＤＤとする。）の矩形波を発生する。さらに、それぞれのスイッチの開閉時間を調節することで、Ｈｉｇｈ電圧の割合を示すデューティ比ｄを調節することができる。すなわち、制御部２２は、第１切換スイッチ２４がＯＮとなる割合であるデューティ比ｄを段階的にデジタル的に変化させてもよい。この矩形波はインダクタンスＬによって平均化される。したがって、時間平均的な降圧ユニット２０の出力電圧は、「ＶＤＤ×ｄ」で表される。
【００４６】
さて、電圧は電力源８から降圧ユニット２０を経て、キャパシタユニット１０のキャパシタＣ１とキャパシタＣ２に並列に印加される。そこで、降圧ユニット２０において、キャパシタＣｓの充電の過程で流れる電流がほぼ一定になるように、印加電圧を徐々に高くなるように供給することで、キャパシタＣｓに対して疑似的に定電流源と見なせるようにすることができる。すなわち、キャパシタＣｓに対して効果的に充電ができる。
【００４７】
なお、定電流源を用いることでキャパシタへの充電の効率が高くなるのは、以下の理由による。例えば、キャパシタに定電圧で充電を行った場合、効率が５０％となることが知られている。すなわち、定電圧Ｖで充電すると電源のする仕事はＱＶ＝ＣＶ２である。しかし、キャパシタのエネルギーはＣＶ２／２であることから効率は５０％である。残りの５０％は抵抗においてジュール熱となる（例えば参考文献１：電気二重層キャパシタと蓄電システム  第３版、岡村廸夫、日刊工業新聞、ｐａｇｅ１５等）。
【００４８】
一方、定電圧充電の代わりに定電流充電を用いると、前述のジュール熱が大きく低減できることも知られている。
【００４９】
すなわち、定電流Ｉでｔ時間充電を行ったときの電荷をＱ、キャパシタに蓄えられる電力量をＵとすると以下の（１）式および（２）式の関係がある。
Ｑ＝Ｉｔ              ・・・（１）
Ｕ＝Ｑ２／（２Ｃ）    ・・・（２）
【００５０】
抵抗Ｒで失われる電力量Ｌは（３）式のように表される。
Ｌ＝ＲＩ２ｔ＝ＲＱ２／ｔ    ・・・（３）
【００５１】
すると充電時の効率Ｐｃは、（４）のように整理することができる。
Ｐｃ＝Ｕ／（Ｕ＋Ｌ）＝ｔ／（ｔ＋２ＲＣ）    ・・・（４）
【００５２】
したがって、時間ｔを十分大きくすると、Ｐｃが１００％となることがわかる（参考文献１）。
【００５３】
図４の構成で、制御部２２を用いてデューティ比ｄを制御することにより、降圧ユニット２０から出力される電圧を制御し、電力源８からキャパシタＣ１およびキャパシタＣ２に流れる電流がほぼ一定となるように制御すれば、降圧ユニット２０に接続されるキャパシタＣｓに対する充電効率を高くすることができる。
【００５４】
次に図６を参照する。図６では、充放電回路１が放電する際の構成を示す。降圧ユニット切換ブロック３０では、端子Ｔ３０ａと端子Ｔ３０ａｂが接続され、端子Ｔ３０ｂと端子Ｔ３０ｂｂが接続される。その結果、キャパシタユニット１０と負荷９の間に降圧ユニット２０が挿入され、キャパシタユニット１０の出力は降圧ユニット２０を介して負荷９に供給される。
【００５５】
また、キャパシタユニット１０では、第１直並列切換スイッチＳＷ１は開き（切断状態）、第２直並列切換スイッチＳＷ２は、根元端ＳＷ２ｒと選択端ＳＷ２ｖａ（第１直並列切換スイッチＳＷ１の根元端ＳＷ１ｒ）が接続される。これらの接続の切り換えは充放電切換信号Ｓｓによって行われる。
【００５６】
その結果、キャパシタＣ１とキャパシタＣ２は、端子Ｔ１０ａと端子Ｔ１０Ｅの間で直列接続され、その電圧は、降圧ユニット２０を経て、負荷９に印加される。降圧ユニット２０が、出力電圧を調整することによって、一定の電圧が負荷９に供給されることとなる。
【００５７】
後述する実施例で示すように、並列で充電したキャパシタＣｓを直列に接続して、降圧ユニットを介して出力すると、放電時に昇圧回路を用いて放電した時に発生する効率の劣化が抑制される。
【００５８】
図７および図８は、図５および図６に対応する構成で、負荷９ではなく、電力源８に対して充放電する場合を示す。図７を参照して、降圧ユニット２０を介して、並列に接続されたキャパシタＣｓを充電する構成は、図５の場合と同じである。一方、図８を参照して、キャパシタＣｓを直列に繋ぎ代えて放電する先は電力源８となっている。このように、充放電回路１の放電先は電力源８であってもよい。
【００５９】
言い換えると、充電時には電力源８から降圧ユニット２０を介してキャパシタユニット１０を充電し、放電時には前記キャパシタユニット１０から前記降圧ユニット２０を介して電気エネルギーを前記電力源８に戻す回路であってもよい。
【００６０】
なお、上記の説明では、降圧ユニット２０は充電時および放電時とも同じ降圧ユニット２０を用いたが、本発明に係る充放電回路は充電時にはキャパシタＣｓを並列接続で充電し、放電時にはキャパシタＣｓを直列接続に組み替えて、降圧ユニット（降圧回路）を通して負荷９に供給すればよい。したがって、充電時に降圧ユニット２０を用いない回路であっても良い。
【００６１】
図９には、充電時には、定電流電源４２を用いる場合の構成について示す。キャパシタユニット１０には、充放電切換スイッチ４５が接続される。充放電切換スイッチ４５の一方には、定電流電源４２が接続され、他方には降圧ユニット２０が接続される。負荷９は降圧ユニット２０に接続される。
【００６２】
このような充放電回路２では、充電時には、キャパシタユニット１０には定電流電源４２が接続される。キャパシタユニット１０内のキャパシタＣ１およびキャパシタＣ２はもちろん、並列接続されている。また、放電時には、キャパシタユニット１０は降圧ユニット２０に接続され、負荷９に電圧を供給する。
【００６３】
なお、充放電時のキャパシタユニット１０内の第１直並列切換スイッチＳＷ１および第２直並列切換スイッチＳＷ２は、充放電切換スイッチ４５と同期して切換わる。切換の同期は図９に、点線と実線で示したとおりである。すなわち、充放電切換スイッチ４５が定電流電源４２とキャパシタユニット１０を接続する場合は、図９中で実線で示すように、第１直並列切換スイッチＳＷ１は閉じ（導通）、第２直並列切換スイッチＳＷ２は選択端ＳＷ２ｖと接続される。
【００６４】
また充放電切換スイッチ４５が降圧ユニット２０とキャパシタユニット１０を接続する場合は、図９中で点線で示すように、第１直並列切換スイッチＳＷ１は開き（切断）、第２直並列切換スイッチＳＷ２は選択端ＳＷ２ｖａと接続される。
【００６５】
なお、降圧ユニット２０を充放電で兼用しない場合、キャパシタユニット１０に充電用の電力を供給するものを充電源ユニット４０と呼ぶ。図９の場合は、充電源ユニット４０は定電流電源４２である。
【００６６】
図１０には、充電源ユニット４０を定電圧電源４８と他の降圧回路４６を用いた場合の構成について示す。図１０においても、充放電切換スイッチ４５が配置されている。降圧回路４６は、降圧ユニット２０が充電時に使用される場合と同様の動作を行い、キャパシタＣｓに疑似的な定電流を付与する。
【００６７】
なお、図１０においては、降圧回路４６は無くてもよい。すなわち、充電源ユニット４０は、定電圧電源４８だけであってもよい。充電時に定電圧電源４８をキャパシタＣｓに対して直接用いると、すでに説明したように充電時の効率は５０％に低下する。しかし、この場合大きな電流を流すことができ、短時間に素早く大きな電気エネルギーをキャパシタＣｓに充電できる利点がある。
【実施例】
【００６８】
以下にキャパシタＣｓの電荷を降圧回路を用いて取り出した場合に効率が高くなることを確認した実験結果を示す。図１１には図４で示した降圧ユニット２０の端子Ｔ２０ｉにキャパシタＣ１００を接続し、端子Ｔ２０ｏにキャパシタＣ１０２を接続した回路を示す。キャパシタＣ１００からキャパシタＣ１０２へ電流を流すとき、降圧ユニット２０は降圧回路として動作する。
【００６９】
キャパシタＣ１００の容量Ｃ１００を５．３［Ｆ］とし、キャパシタＣ１０２の容量Ｃ１０２を８８．８［Ｆ］とした。なお、放電時に降圧回路を用いる効果を調べるための実験なので、キャパシタＣ１００は１つのキャパシタを用いた。
【００７０】
第１切換スイッチ２４と第２切換スイッチ２６は、交互に開閉される。すなわち、一方が閉じている時は他方は開いており、一方が開いた時は他方は閉じている。したがって、インダクタンスＬの左側には、端子Ｔ２０ｉの電圧が矩形波として現れる。この矩形波のデユーティ比ｄは、２４段階変化させた。
【００７１】
具体的にデューティ比ｄは４８／９６，５１／９６，５４／９６，・・・，９０／９６，９３／９６，９６／９６と階段的に設定した。すなわち、最初は第１切換スイッチ２４がＯＮとなる割合を５０％とし、その後３／９６＝２．０８％ずつデューティ比ｄを大きくし、最終的に第１切換スイッチ２４がＯＮとなる割合を１００％とした。
【００７２】
キャパシタＣ１００およびキャパシタＣ１０２の初期電位は、５．０１２［Ｖ］および２．５０５［Ｖ］に設定した。キャパシタＣ１００の電位はキャパシタＣ１０２の電位の２倍とした。これは、キャパシタＣ１００は２つのキャパシタを並列で充電した後、より高い電位をつくるためにキャパシタを並列から直列とすることにより２倍の電位にできる状況を考慮し、初期電位の設定を行ったものである。
【００７３】
これにより、キャパシタＣ１００からキャパシタＣ１０２へ降圧ユニット２０（降圧回路）により電気エネルギーを送ることができる。なお、キャパシタＣ１００から流れ出る電流、キャパシタＣ１０２に流れ込む電流、キャパシタＣ１００およびキャパシタＣ１０２の端子間電圧はそれぞれ測定できるように測定装置を配置した。
【００７４】
キャパシタＣ１００の電位の変化を図１２に示す。キャパシタＣ１００の電位は、最初５．０１２［Ｖ］であったが、放電をすることにより、最終的に、２．７２８［Ｖ］となった。また、キャパシタＣ１０２の電位は、最初２．５０５［Ｖ］に設定していたが、キャパシタＣ１００からの電荷を受け取ることにより、最終的に２．６９７［Ｖ］となった。
【００７５】
次にキャパシタＣ１００から放電時、流れ出る電流を図１３に示す。電流が小さくなった時に、デューティ比ｄを上げることにより、キャパシタＣ１００から電流を取り出し、放電が出来ていることがわかる。
【００７６】
放電時において、キャパシタＣ１００から流れ出た電荷量は、Ｑ＝Ｃ１００Ｖ＝５．３［Ｆ］×（５．０１２［Ｖ］−２．７２８［Ｖ］）＝１２．１［Ｃ］であった。一方、図１３の電流を時間積分することにより、キャパシタＣ１００から流れ出た電荷量が求まる。その結果を図１４に示す。図１４より、流れ出た電荷量の値は、１２．３［Ｃ］であり、電圧から求めた電荷量１２．１［Ｃ］とほぼ一致しており、実験の正確性を確認できた。
【００７７】
次にキャパシタＣ１０２に放電時、流れ込む電流を図１５に示す。電流が小さくなった時に、デューティ比ｄを上げることにより、キャパシタＣ１０２に再び電流を多く流し込むことが出来ていることがわかる。
【００７８】
ここで放電時において、キャパシタＣ１０２に流れ込む電荷量を求める。最初キャパシタＣ１０２の電位は、２．５０５［Ｖ］であり、最終的に、２．６９７［Ｖ］となった。よってキャパシタＣ１０２に流れこむ電荷量は、（５）式のようになる。
【００７９】
【数１】
2018201278.tif 000003
・・・（５）
【００８０】
一方、図１５の電流を時間積分することにより、キャパシタＣ１０２に流れ込む電荷量が求まる。その結果を図１６に示す。積分で得られた電荷量の値は、１６．８［Ｃ］であり、電圧から求めた電荷量１７．０［Ｃ］とほぼ一致しており、実験の正しさが確認できた。
【００８１】
この実験結果を基に放電効率を求める。まずキャパシタＣ１００が失った電気エネルギーΔＥ１を求める。キャパシタＣ１００の初期電圧、最終電圧を、Ｖ１ｉ、Ｖ１ｆとすると、ΔＥ１は（６）式のように表される。
【００８２】
【数２】
2018201278.tif 000004
・・・（６）
【００８３】
一方キャパシタＣ１０２の得たエネルギーΔＥ２は、キャパシタＣ１０２の初期電圧、最終電圧を、Ｖ２ｉ、Ｖ２ｆとすると、（７）式のように表される。
【００８４】
【数３】
2018201278.tif 000005
・・・（７）
【００８５】
よって放電効率η２は、（８）式のように求められる。
【００８６】
【数４】
2018201278.tif 000006
・・・（８）
【００８７】
このように、キャパシタＣ１００からキャパシタＣ１０２へ電気エネルギーを送る際の放電効率は、非常に高かった。
【００８８】
次に比較例として、従来行われる降圧回路を用いてキャパシタに充電し、そのまま放電する場合について調べた結果を示す。そのまま放電するとは、充電されたキャパシタからの放電は降圧回路を逆方向に使用し、昇圧回路として使うことを意味する。すなわち、１つのキャパシタに対して降圧回路で充電し、昇圧回路を通して放電する。
【００８９】
実験回路を図１７に示す。電源電圧ＶＤＤに対してｐＭＯＳトランジスタ６２のソース（Ｓｐ）を接続し、ドレイン（Ｄｐ）にｎＭＯＳトランジスタ６４のドレイン（Ｄｎ）を接続する。共通になったドレインをドレインＤｃとも呼ぶ。ｎＭＯＳトランジスタ６４のソース（Ｓｎ）は接地する。ｐＭＯＳトランジスタ６２とｎＭＯＳトランジスタ６４のゲート（Ｇｐ、Ｇｎ）は共通として、ここに制御信号６０を入力する。共通のゲートをゲートＧｃとも呼ぶ。
【００９０】
共通となったドレイン（Ｄｃ）には、インダクタンス６６を接続する。インダクタンス６６に直列にキャパシタＣ１０４の一端を接続した。キャパシタＣ１０４の他端はそのまま接地した。なお、電源から流れ出る電流Ｉｐを測定するために電流計６１を、またキャパシタＣ１０４に流れ込む電流Ｉｃを測定するために電流計６３を設けた。またキャパシタＣ１０４の端子間電圧を測定するために電圧計６５をキャパシタＣ１０４と並列に接地した。
【００９１】
図１７の回路の充電の様子を図１８に、放電の様子を図１９に示す。図１８（ａ）は制御信号６０として０（ゼロ）［Ｖ］が印加された時を示し、ｐＭＯＳトランジスタ６２がＯＮ、ｎＭＯＳトランジスタ６４がＯＦＦの状態で、電源からｐＭＯＳトランジスタ６２、インダクタンス６６を通り、キャパシタＣ１０４に電流が流れる。
【００９２】
図１８（ｂ）は制御信号６０として電源電圧ＶＤＤが印加された時を示し、ｐＭＯＳトランジスタ６２がＯＦＦ、ｎＭＯＳトランジスタ６４がＯＮの状態で、インダクタンス６６を流れていた電流は流れ続けようとして、インダクタンス６６が電池の役割を果たし、ＧＮＤからインダクタンス６６、そしてキャパシタＣ１０４へと電流が流れる。
【００９３】
図１９は放電時を表す。図１９（ａ）は制御信号６０として電源電圧ＶＤＤが印加された時を示し、ｐＭＯＳトランジスタ６２がＯＦＦ、ｎＭＯＳトランジスタ６４がＯＮの状態で、キャパシタＣ１０４からインダクタンス６６へ、ｎＭＯＳトランジスタ６４を通り電流が流れ、インダクタンス６６にエネルギーを貯める。
【００９４】
図１９（ｂ）は、制御信号６０として０（ゼロ）［Ｖ］が印加された時を示し、ｐＭＯＳトランジスタ６２がＯＮ、ｎＭＯＳトランジスタ６４がＯＦＦの状態で、インダクタンス６６を流れていた電流は流れ続けようとして、インダクタンス６６が電池の役割を果たし、キャパシタＣ１０４からインダクタンス６６、そしてｐＭＯＳトランジスタ６２を通って、電源へと電流が流れる。この過程では、インダクタンス６６に電流の形で貯められたエネルギーを電源に供給している状況となっている。
【００９５】
図１７の回路を用いて行った充電および放電の結果を図２０から図２２に示す。電源電圧ＶＤＤは２．５Ｖであった。また負荷のキャパシタＣ１０４の容量Ｃは３．００Ｆとした。制御信号６０（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ（ＰＷＭ）信号）は、Ｈｉｇｈとなる割合であるデューティ比ｄを０、１／３２、２／３２、・・・、３０／３２、３１／３２、３２／３２と３２段階に変化させた。
【００９６】
この波形により、インダクタンス６６の左端（共通ドレインＤｃが接続されている側）には入力ＰＷＭ信号を反転した矩形電圧が生成される。インダクタンス６６右端では電圧が平滑化され、インダクタンス６６の値が十分大きい時、この矩形電圧は、ｄ×ＶＤＤの出力電圧となる。
【００９７】
デューティ比ｄを階段的に変化させ、キャパシタＣ１０４の充放電を行った結果を図２０に示す。図２０は、キャパシタの電位の変化を示す。横軸は時間（秒：「ｓ」と記した。）を表し、縦軸はキャパシタＣ１０４の端子間電圧（Ｖ）である。この電圧は、図１７において、ＶＣに対応している。
【００９８】
図２１はインダクタンス６６からキャパシタＣ１０４への充電電流を示すグラフである。横軸は時間（秒）を表し、縦軸はキャパシタＣ１０４に流れる電流（ｍＡ）を示す。この電流は、図１７において、Ｉｃに対応している。図２０および図２１を比較すると、階段電圧が上昇した直後に、大きな電流が流れていることがわかる。
【００９９】
図２２は電源から流れ出る電流を表すグラフである。横軸は時間（秒：「ｓ」と記した。）を表し、縦軸は電源から流れ出る電流値（ｍＡ）を表す。この電流は、図１７において、Ｉｐに対応している。
【０１００】
図２１と図２２において、ｔ＝０から１４００（ｓ）までは充電であり、１４００（ｓ）を超えた時間からは放電である。電流の符号が反転しているのは、電流の向きが逆となっていることを示す。すなわち、図２１の放電時において、キャパシタＣ１０４から電流が流れ出ることを表している。また、図２２の放電時において、電源に電流が流れ込むことを表している。
【０１０１】
電源電流Ｉｐを時間積分した結果を図２３に示す。横軸は時間（秒：「ｓ」と記した。）であり、縦軸は電源から流れ出る電荷量（Ｃ：クーロン）を表す。図２３においてΔＱ１は電源から流れ出た電荷量、ΔＱ２は電源に流れ込む電荷量を示す。これから充電時において、電源から流れ出た電荷量ΔＱ１は３．９３１Ｃであることがわかる。
【０１０２】
充電時の効率η１はη１＝ＥＣ／Ｗ１で求められる。ここで、Ｗ１は電源の行った仕事、ＥＣはキャパシタの電気エネルギーである。Ｗ１は、電源電圧をＶ、電源から流れ出た電荷量をΔＱ１とすると、Ｗ１＝ＶΔＱ１＝２．５［Ｖ］×３．９３１［Ｃ］＝９．８３［Ｊ］と求まる。また、ＥＣは、キャパシタの最大電圧をＶＭとするとＥＣ＝１／２・ＣＶＭ２＝１／２×３．００×２．４９４２＝９．３３［Ｊ］と求まる。よって、η１＝Ｅ／Ｗ１＝９．３３／９．８３＝９４．９％と求まり、高効率の充電であることがわかる。
【０１０３】
次に放電時の効率η２を考える。η２はキャパシタの電気エネルギーをどれだけ電源にもどすことができるか、その比率として定義する。ΔＱ２を電源に流れ込む電荷量として、電源の受け取るエネルギーＷ２はＷ２＝ＶΔＱ２となる。ΔＱ２は、放電時において電源に戻る電荷量であり、図２３から３．９３１［Ｃ］−０．９９４［Ｃ］＝２．９３７［Ｃ］となる。よってＷ２＝２．５［Ｖ］×２．９３７［Ｃ］＝７．３４［Ｊ］となる。またキャパシタＣ１０４の電気エネルギーは、ＥＣ＝１／２・Ｃ・ＶＭ２＝１／２×３．００×２．４９４２＝９．３３［Ｊ］であったのでη２はη２＝７．３４［Ｊ］／９．３３［Ｊ］＝７８．７％となる。
【０１０４】
以上のように、従来から使われている昇圧回路を用いた放電では、放電時の効率が約８０％程度と低い値となるのに比べ、本発明による降圧回路を用いた放電ではおよそ９５％という高い放電効率を得ることが可能となる。本発明により、エネルギーロスの少ない高効率の電気エネルギーの利用が可能となる。
【産業上の利用可能性】
【０１０５】
本発明は、モータ駆動や回路駆動に好適に利用することができる。
【符号の説明】
【０１０６】
１、２  （キャパシタの）充放電回路
８  電力源
９  負荷
１０  キャパシタユニット
ＳＷ１  第１直並列切換スイッチ
ＳＷ２  第２直並列切換スイッチ
Ｔ１０ａ、Ｔ１０Ｅ、Ｔ１０Ｃａ、Ｔ１０Ｃｂ、Ｔ１０Ｃｃ、Ｔ１０Ｃｄ  端子
１０Ｅ  接地線、１０Ｌ  送電線
ＳＷ１ｖ  選択端、ＳＷ１ｒ  根元端、ＳＷ２ｖ  選択端、ＳＷ２ｖａ  選択端
ＳＷ２ｒ  根元端
２０  降圧ユニット
Ｔ２０ｉ、Ｔ２０ｏ、Ｔ２０Ｅ  端子
２０Ｅ  接地線
Ｓ２０ｉ  入力、Ｓ２０ｏ  出力
２２  制御部
２４ｒ  根元端、２４ｖ  選択端
２４  第１切換スイッチ
２６  第２切換スイッチ
２６ｒ  根元端、２６ｖ  選択端
３０  降圧ユニット切換ブロック
Ｔ３０ａ、Ｔ３０ｂ、Ｔ３０ａａ、Ｔ３０ａｂ、Ｔ３０ｂａ、Ｔ３０ｂｂ  端子
４０  充電源ユニット
４２  定電流電源
４５  充放電切換スイッチ
４６  降圧回路
４８  定電圧電源
６０  制御信号
６２  ｐＭＯＳトランジスタ
６４  ｎＭＯＳトランジスタ
Ｇｃ  ゲート、Ｄｃ  ドレイン
６１、６３  電流計
６５  電圧計
６６  インダクタンス
Ｃｓ、Ｃ１、Ｃ２  キャパシタ
Ｓｓ  充放電切換信号
Ｌ  インダクタンス
Ｃ１００、Ｃ１０２、Ｃ１０４  キャパシタ
【図１】
2018201278.tif 000007
【図２】
2018201278.tif 000008
【図３】
2018201278.tif 000009
【図４】
2018201278.tif 000010
【図５】
2018201278.tif 000011
【図６】
2018201278.tif 000012
【図７】
2018201278.tif 000013
【図８】
2018201278.tif 000014
【図９】
2018201278.tif 000015
【図１０】
2018201278.tif 000016
【図１１】
2018201278.tif 000017
【図１２】
2018201278.tif 000018
【図１３】
2018201278.tif 000019
【図１４】
2018201278.tif 000020
【図１５】
2018201278.tif 000021
【図１６】
2018201278.tif 000022
【図１７】
2018201278.tif 000023
【図１８】
2018201278.tif 000024
【図１９】
2018201278.tif 000025
【図２０】
2018201278.tif 000026
【図２１】
2018201278.tif 000027
【図２２】
2018201278.tif 000028
【図２３】
2018201278.tif 000029