(57)【要約】【課題】  容量性負荷を駆動するＭＯＳトランジスタは、クランプ回路を通して流れる電流によりゲート−ソース間容量が充電され、そのゲート−ソース間電圧ＶＧＳが、前記ＭＯＳトランジスタの閾値電圧Ｖｔｈを超えてから、オン動作する。このため、前記ＭＯＳトランジスタが誘導性負荷による逆起電力にてオンするタイミングは、前記クランプ回路で設定したクランプ電圧を超えてからオン動作する事となるため、駆動回路のクランプ特性には、オーバーシュート電圧が発生する。【解決手段】  クランプ回路内の定電圧ダイオードがすべてオンする前に、定電圧ダイオードに並列接続した抵抗を経由して前記ＭＯＳトランジスタのゲート−ソース間容量を充電する事により、オーバーシュートの発生量を低減する。【選択図】  図１
2018142763.tif 000002
【特許請求の範囲】
【請求項１】
誘導性負荷をドレイン端子で駆動するトランジスタと、
該電解効果トランジスタのゲート端子と、該電解効果トランジスタのドレイン間に接続されるクランプ回路と、を備え、
前記クランプ回路は、複数の定電圧ダイオードが直列接続された直列定電圧ダイオード回路と、複数の抵抗と、を備え、
前記直列ダイオード回路は、前記抵抗と並列接続される複数の定電圧ダイオードと、前記抵抗と並列接続されていない定電圧ダイオードを備える負荷駆動回路。
【請求項２】
前記クランプ回路は、前記直列定電圧ダイオード回路と順方向に直列接続したダイオードを備える請求項１に記載の負荷駆動回路。
【請求項３】
前記クランプ回路は、前記直列定電圧ダイオード回路と直列接続した抵抗を備える請求項１または２に記載の負荷駆動回路。
【請求項４】
前記クランプ回路は、前記定電圧ダイオードと並列接続される複数の抵抗の間にスイッチ素子を備える請求項１乃至３の何れかに記載の負荷駆動回路。
【請求項５】
前記クランプ回路は、前記直列電圧ダイオード回路のうち、前記抵抗と並列接続される定電圧ダイオードと並列接続されるスイッチ素子を複数備える請求項１乃至４の何れかに記載の負荷駆動回路。
【請求項６】
前記クランプ回路は、前記直列電圧ダイオード回路のうち、前記抵抗と並列接続される定電圧ダイオードと並列接続される容量素子を備える請求項１乃至５の何れかに記載の負荷駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路にＭＯＳ型電界効果トランジスタ（以下、ＭＯＳトランジスタ）を使用し、誘導性負荷を駆動する誘導性負荷駆動回路、及び、その制御方法に関する。
【背景技術】
【０００２】
従来、マイコンなどの制御回路からの制御信号に応じてＭＯＳトランジスタを使用してソレノイドなどの誘導性負荷を駆動するための回路としては、特開平１１−１４５４６６号公報の図６に示す駆動回路がある。この駆動回路において誘導性負荷を駆動した場合、ＭＯＳトランジスタが、オンからオフに変化する際に誘導性負荷より逆起電力が発生する。この逆起電力による発生する電圧は、前記駆動回路のインピーダンスが高い程、高電圧となる。この発生した高電圧を、前記ＭＯＳトランジスタの耐圧以下に制限するために、前記ＭＯＳトランジスタのゲート−ドレイン間に、直列接続されたツェナーダイオード、及び、ダイオードからなる構成されるクランプ回路を配置する事により、ＭＯＳトランジスタの耐圧を超えないように保護してきた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−１４５４６６
【発明の概要】
【発明が解決しようとする課題】
【０００４】
前記クランプ回路は、その直列接続されたツェナーダイオードのツェナー電圧Ｖ（ＤＺ）、及び、ダイオードの順方向電圧ＶＦの総和の電圧以上の電圧が、前記ＭＯＳトランジスタのドレイン側に発生した後から、クランプ回路に電流が流れ、前記ＭＯＳトランジスタのゲート−ソース間容量ＣＧＳを充電する。前記ＭＯＳトランジスタは、前記ゲート−ソース間容量ＣＧＳの充電電圧ＶＧＳが、前記ＭＯＳトランジスタの閾値電圧Ｖｔｈを超えてから、オン動作する事となる。このため、前記ＭＯＳトランジスタがオンするタイミングは、前記クランプ回路で設定したクランプ電圧を超えてからオン動作する事となるため、前記クランプ特性には、オーバーシュート電圧が発生する。
【０００５】
このため、前記ＭＯＳトランジスタには、このオーバーシュート電圧分も含めたピーク電圧以上の耐圧を有する素子が必要となり、高耐圧ＭＯＳトランジスタとしては、必要な耐圧性能を実現するために大サイズにしていた。
【課題を解決するための手段】
【０００６】
直列接続された複数のツェナーダイオードを有するクランプ回路において、一部のツェナーダイオードと並列に抵抗Ｒを接続し、逆起電力発生途中から、ＭＯＳトランジスタの
ゲート−ソース間容量ＣＧＳを充電する事で、ＭＯＳトランジスタのオン動作の遅延量を低減する。
【発明の効果】
【０００７】
本発明により、ＭＯＳトランジスタのオン動作までの遅延量を低減出来るので、オーバーシュートにより上昇する電圧のピーク電圧を低くする事が出来き、ＭＯＳトランジスタに要求される耐圧を下げる事が出来る。ＭＯＳトランジスタに要求される耐圧を下げる事で、ＭＯＳトランジスタのサイズを小さく出来る効果を得る事が出来る。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施形態の誘導性負荷駆動回路を示す構成図。
【図２】本発明の第１の実施形態に係るタイミングを示す図。
【図３】本発明の第２の実施形態の誘導性負荷駆動回路を示す構成図。
【図４】本発明の第３の実施形態の誘導性負荷駆動回路を示す構成図。
【図５】本発明の第４の実施形態の誘導性負荷駆動回路を示す構成図。
【図６】本発明の第４の実施形態の誘導性負荷駆動回路を示す第２の構成図。
【図７】本発明の第５の実施形態の誘導性負荷駆動回路を示す構成図。
【図８】本発明の第５の実施形態に係るタイミングを示す図。
【図９】従来の実施形態の誘導性負荷駆動回路を示す構成図。
【図１０】従来の実施形態に係るタイミングを示す図。
【発明を実施するための形態】
【０００９】
以下、実施例について図面を用いて説明する。
【実施例１】
【００１０】
本発明の実施の形態を、図1を用いて説明する。誘導性負荷を駆動するＭＯＳトランジスタＭ１のドレイン端子には、誘導性負荷Ｌｏａｄの一方の端子、及び、クランプ電圧ＶＣＬＰを決定するクランプ回路１の一方の端子が接続され、ソース端子はＧＮＤに接続され、ゲート端子には、前記クランプ回路１の他方の端子、及び、前記ＭＯＳトランジスタＭ１を駆動する駆動回路ＤＲＶに接続される。また、前記、誘導性負荷Ｌｏａｄの他方の端子は、電源ＶＢに接続される。前記クランプ回路１は、前記ＭＯＳトランジスタＭ１のドレイン側にカソード側が、前期ＭＯＳトランジスタＭ１のゲート側にはアノード側の端子が接続されたＤＺ１〜ＤＺ４からなるツェナー効果、もしくは、アバランシェ効果を利用した定電圧ダイオードが直列接続されている。前記定電圧ダイオードＤＺ１〜ＤＺ４の内、定電圧ダイオードＤＺ１には、抵抗Ｒ１が並列接続され、同ＤＺ２には、抵抗Ｒ２が並列接続されている。
【００１１】
以上のように構成された誘導性負荷駆動回路の動作を、以下に説明する。まず、従来の実施形態での動作について図９を用いて説明する。図１におけるクランプ回路１内の抵抗Ｒ１、Ｒ２を除いた他の構成は、前述の図１と同じ構成である。この場合のタイミング的な動作を、図１０を用いて説明する。図１０において、ＩＮは、前記駆動回路ＤＲＶへの入力信号、ＯＵＴは、誘導性負荷の駆動端子ＯＵＴ端子点電圧、ＶＧＳは、前記ＭＯＳトランジスタＭ１のゲート−ソース間電圧である。
【００１２】
初期状態では、駆動回路ＤＲＶへの入力信号ＩＮはＬとなり、ＭＯＳトランジスタＭ１のゲートは、０Ｖになっており、前記ＭＯＳトランジスタＭ１はオフ状態であり、出力端子ＯＵＴの電圧は、誘導性負荷Ｌｏａｄを経由してＶＢ電圧となっている。
【００１３】
次にｔ０時点で、駆動回路ＤＲＶへの入力がＬ→Ｈになると、該駆動回路ＤＲＶは、前記ＭＯＳトランジスタＭ１のゲート電圧を、ＶＤＲＶまで上昇させ前記ＭＯＳトランジスタＭ１をオン駆動する。このオン動作により、電源ＶＢ→誘導性負荷Ｌｏａｄ→ＭＯＳトランジスタＭ１→ＧＮＤへ負荷電流ＩＬｏａｄが流れ、誘導性負荷Ｌｏａｄを駆動する。
【００１４】
次にｔ１時点で、前記駆動回路ＤＲＶへの入力がＨ→Ｌになると、前記駆動回路ＤＲＶは、前記ＭＯＳトランジスタＭ１のゲート電圧の駆動を停止するので、ゲート電圧は０Ｖに低下させられる。それにより、前記ＭＯＳトランジスタのＭ１は、オフ動作となる。この時、誘導性負荷Ｌｏａｄには、電源ＶＢ→誘導性負荷Ｌｏａｄ→ＭＯＳトランジスタＭ１へ電流ＩＬｏａｄが流れているため、逆起電力が発生することとなる。この逆起電力により、駆動端子ＯＵＴ点の電圧Ｖ（ＯＵＴ)は上昇していく。定電圧ダイオードＤＺ１〜ＤＺ４のアバランシェ電圧、もしくは、ツェナー電圧を、Ｖ（ＤＺ１）〜Ｖ（ＤＺ４）とすると、前記駆動端子ＯＵＴ点電圧Ｖ（ＯＵＴ）が、次の式（１）が成立するまでは、前記クランプ回路１には電流が流れない状態となる。
【００１５】
Ｖ（ＯＵＴ）＞Ｖ（ＤＺ１）＋Ｖ（ＤＺ２）
＋Ｖ（ＤＺ３）＋Ｖ（ＤＺ４）……式（１）
この前記クランプ回路１に電流が流れないオフ状態では、前記ＭＯＳトランジスタＭ１のゲート電位が下がっており、前記ＭＯＳトランジスタＭ１は、オフ状態となっている。
【００１６】
その後、駆動端子点電圧Ｖ（ＯＵＴ）が更に上昇し、式（１）が成り立つ状態になった場合に、クランプ回路１に、駆動端子ＯＵＴからクランプ回路１を通し、前記ＭＯＳトランジスタＭ１のゲート端子へ電流Ｉ１が流れる。この時をｔ２とすると、前記ＭＯＳトランジスタＭ１のゲートーソース間容量ＣＧＳを、このｔ２時点より、前記クランプ回路に流れる電流Ｉ１で充電し、ゲートーソース間電圧ＶＧＳを上昇させる事になる。
【００１７】
このため、駆動端子ＯＵＴの電圧は、前記ＶＧＳが、前記ＭＯＳトランジスタＭ１の閾値電圧Ｖｔｈを超えるｔ３時点までの間は、上昇する事となる。その後、前記ＭＯＳトランジスタＭ１の閾値電圧Ｖｔｈをゲート電圧が越えて該ＭＯＳトランジスタＭ１がオンする事で、駆動端子ＯＵＴの電圧Ｖ（ＯＵＴ）は、式（２）で示される電圧ＶＣＬＰにｔ４時点で収束する事となる。
【００１８】
ＶＣＬＰ＝Ｖ（ＤＺ１）＋Ｖ（ＤＺ２）
＋Ｖ（ＤＺ３）＋Ｖ（ＤＺ４）＋ＶＧＳ  ……式（２）
その後は、誘導性負荷Ｌｏａｄへ蓄積されていたエネルギーが減少し、前記式（２）の電圧を維持出来なくなる（ｔ５時点）と、逆起電力によって上昇していた駆動端子電圧Ｖ（ＯＵＴ）は、下降していく事となる。このようにｔ２時点からｔ３時点においてゲート−ソース間容量ＣＧＳによってＶＧＳ電圧の上昇時間の遅延が発生する事により、駆動端子ＯＵＴには、オーバーシュートＶｏｖｅｒｓｈｏｏｔ電圧が発生する、このため、前記ＭＯＳトランジスタＭ１の耐圧としては、ピーク電圧Ｖｐｅａｋに耐えられる十分な耐圧が必要となっていた。
【００１９】
次に本発明の一実施例である図１の構成の動作を、図２を用いて説明する。図１０と同様に、ＩＮは、前記駆動回路ＤＲＶへの入力信号、ＯＵＴは、誘導性負荷の駆動端子点電圧、ＶＧＳは、前記ＭＯＳトランジスタＭ１のゲート−ソース間電圧である。初期状態からｔ１時点までは、図１０と同じ動作であるので省略し、t１時点以降を以下に説明する。
【００２０】
ｔ１時点で、前記駆動回路ＤＲＶへの入力がＨ→Ｌになると、前記駆動回路ＤＲＶは、前記ＭＯＳトランジスタＭ１のゲート電圧の駆動を停止するので、ゲート電圧は０Ｖに低下させられる。それにより前記ＭＯＳトランジスタのＭ１は、オフ動作となる。この時、誘導性負荷Ｌｏａｄには、電源ＶＢ→誘導性負荷Ｌｏａｄ→ＭＯＳトランジスタＭ１へ電流ＩＬｏａｄが流れているため、逆起電力が発生する。この逆起電力により、駆動端子ＯＵＴ点電圧Ｖ（ＯＵＴ)は上昇していく。この電圧上昇時、定電圧ダイオードＤＺ３、ＤＺ４のアバランシェ電圧、もしくは、ツェナー電圧を、Ｖ（ＤＺ３）、Ｖ（ＤＺ４）とした時、前記駆動端子ＯＵＴ点電圧Ｖ（ＯＵＴ）が、次の式（３）が成立した時に、クランプ回路１に、駆動端子ＯＵＴからクランプ回路１を通し、前記ＭＯＳトランジスタＭ１のゲート端子へ電流Ｉ１が流れ始める。
【００２１】
Ｖ（ＯＵＴ）＞Ｖ（ＤＺ３）＋Ｖ（ＤＺ４）……式（３）
この流れはじめる時をｔ１’とした場合、前記クランプ回路１に流れる電流Ｉ１は、式（４）となる。
【００２２】
Ｉ１＝（Ｖ（ＯＵＴ）−（Ｖ（ＤＺ３）＋Ｖ（ＤＺ４））／（Ｒ１＋Ｒ２）
……式（４）
この式（４）の電流Ｉ１にて、前記ＭＯＳトランジスタＭ１のゲートーソース間容量ＣＧＳが充電されていく事となる。
【００２３】
ここで、Ｒ１、Ｒ２の抵抗値の大小関係を、Ｒ１＜Ｒ２として設定しておき、駆動端子ＯＵＴの電圧Ｖ（ＯＵＴ）が上昇し、次の式（５）の条件が成り立つ時点ｔ１”になると、前記クランプ回路１に流れる電流Ｉ１は、式（６）のように増大する。
【００２４】
Ｖ（ＯＵＴ）＞Ｖ（ＤＺ２）＋Ｖ（ＤＺ３）＋Ｖ（ＤＺ４）……式（５）
Ｉ１＝（Ｖ（ＯＵＴ）−（Ｖ（ＤＺ２）＋Ｖ（ＤＺ３）＋Ｖ（ＤＺ４））／Ｒ１
……式（６）
ここで、式（６）のＩ１は、式（４）のＩ１より大きくなっているため、前記ＭＯＳトランジスタＭ１のゲートーソース間容量ＣＧＳをより高速に充電を行う事が出来る。これにより、駆動端子ＯＵＴ電圧Ｖ（ＯＵＴ）が前述の式（２）になるタイミングｔ２時点で、前記ゲートーソース間容量ＣＧＳの充電電圧ＶＧＳを前記ＭＯＳトランジスタＭ１の閾値Ｖｔｈに近づけておく事が出来る。
【００２５】
この結果、ｔ２時点からｔ３時点までの時間を短く出来るので、ｔ２時点を越えた後のオーバーシュート電圧Ｖｏｖｅｒｓｈｏｏｔ電圧を小さくする事が出来る。ｔ３時点〜ｔ５時点の動作については、前述の図１０で説明した動作と同じとなるため、省略する。
【００２６】
このように、本実施例では、クランプ回路１は、複数の定電圧ダイオード（ＤＺ１〜ＤＺ４）が直列接続した直列ダイオード回路と、複数の抵抗Ｒ１，Ｒ２を備えており、複数の定電圧ダイオード（ＤＺ１〜ＤＺ４）は、抵抗Ｒ１、Ｒ２と並列接続される定電圧ダイオード（ＤＺ１,ＤＺ２）と、抵抗と並列接続されない定電圧ダイオード（ＤＺ３、ＤＺ４）を備える構成とすることで、前記オーバーシュート電圧Ｖｏｖｅｒｓｈｏｏｔを小さくする事が出来る事で、前記ＭＯＳトランジスタＭ１に必要な耐圧は、式（２）に示されるクランプ電圧に近づけ下げることが出来、前記ＭＯＳトランジスタＭ１のサイズを小さくする事が出来る効果がある。
【００２７】
なお、図１における前記クランプ回路１のＤＺ１〜ＤＺ４の接続順序は、図１に示した順である必要は無く、順序を入れ替えても等価となる事は言うまでも無い。
【実施例２】
【００２８】
次に本発明の第２の実施の形態を、図３を用いて説明する。前記図１に示したクランプ回路１に対し、第２の実施形態では、定電圧ダイオードＤＺ１〜ＤＺ４の他に、ダイオードＤ１、Ｄ２を直列接続して設け、該直列接続されたダイオードＤ１、Ｄ２のアノード側を、前記ＭＯＳトランジスタＭ１のドレイン側に接続し、カソード側を定電圧ダイオード（図３ではＤＺ４）のカソード側に接続する。
【００２９】
一般的にアバランシェダイオードやツェナーダイオードなどの定電圧ダイオードの電圧は、４Ｖ以上の電圧を取る。このため、前記定電圧ダイオードを直列に多段に接続した場合、その合計電圧は、４Ｖ以上の離散的な値となり、定電圧ダイオオードをｍ段直列接続した場合のクランプ電圧ＶＣＬＰは、次の式（７）のようになる。
【００３０】
ＶＣＬＰ＝ｍ×Ｖ（ＤＺ）＋ＶＧＳ  ……式（７）
これに対し、本実施例のように、順方向電圧ＶＦが０．７〜１Ｖ前後のダイオードを
１つ以上直列接続した場合のクランプ電圧ＶＣＬＰは、式（８）のようになる。
【００３１】
ＶＣＬＰ＝ｍ×Ｖ（ＤＺ）＋ｎ×ＶＦ＋ＶＧＳ  ……式（８）
ここで、ｎは、１以上の順方向に接続したダイオードの段数である。
【００３２】
図３の場合のクランプ電圧ＶＣＬＰは、式（９）のようになる。
【００３３】
ＶＣＬＰ＝Ｖ（ＤＺ１）＋Ｖ（ＤＺ２）＋Ｖ（ＤＺ３）＋Ｖ（ＤＺ４）
＋Ｖ（Ｄ１）＋Ｖ（Ｄ２）＋ＶＧＳ  ……式（９）
ここで、Ｖ（Ｄ１），Ｖ（Ｄ２）は、順方向に接続されたダイオードＤ１、Ｄ２の
順方向電圧ＶＦである。
【００３４】
本実施例での動作については、クランプ電圧ＶＣＬＰが式（９）に変更となるだけで、第１の実施形態で説明した図２と同じであるため、詳細は、割愛するが、図１に示した定電圧ダイオードのみ直列接続に比べて、本発明の実施形態では、順方向にダイオードを挿入する事により、クランプ電圧ＶＣＬＰの微調整が可能となる効果がある。
【００３５】
なお、図３でも同様に、クランプ回路１のＤ１〜Ｄ２、及び、ＤＺ１〜ＤＺ４の接続順序が、図３に示した順である必要は無く、順序を入れ替えても等価となる事は言うまでも無い。
【実施例３】
【００３６】
次に本発明の第３の実施の形態を、図４を用いて説明する。前記図３に示したクランプ回路１に対し、第３の実施形態では、定電圧ダイオードＤＺ１〜ＤＺ４、ダイオードＤ１、Ｄ２の他に抵抗ＲＳ１を直列接続して設け、前記クランプ回路１の抵抗ＲＳ１側を、前記ＭＯＳトランジスタＭ１のドレイン側に接続し、カソード側を定電圧ダイオード（図４ではＤＺ４）のカソード側に接続する。
【００３７】
前記図３に対し、更に前記抵抗ＲＳ１を挿入する事により、前記クランプ回路１に流れる電流をＩ１とし、定電圧ダイオオードをｍ段直列接続し、順方向ダイオードをｎ段直列接続した場合のクランプ電圧ＶＣＬＰは、次の式（１０）のようになる。
【００３８】
ＶＣＬＰ＝ｍ×Ｖ（ＤＺ）＋ｎ×ＶＦ
＋Ｉ１×ＲＳ１＋ＶＧＳ  ……式（１０）
本実施例での動作についても、クランプ電圧ＶＣＬＰが式（１０）に変更となるだけで、第１の実施形態で説明した図２と同じであるため、詳細は、割愛するが、図１に示した定電圧ダイオードのみ直列接続に比べて、順方向にダイオード、及び、抵抗ＲＳ１を挿入する事により、クランプ電圧を微調整が可能となる効果がある。
【実施例４】
【００３９】
次に本発明の第４の実施の一形態を、図５を用いて説明する。前記、図１に示したクランプ回路１に対し、第４の実施形態では、端子Ｃｓ１にてオン／オフ制御される制御スイッチＳｓ１を、クランプ回路１内の抵抗Ｒ１に直列に挿入し、端子Ｃｐ１にてオン／オフ制御される制御スイッチＳｐ１を、前記抵抗Ｒ１に並列に接続したクランプ回路１を、駆動ＭＯＳトランジスタＭ１のドレインーゲート間に接続している。
【００４０】
ここで、スイッチＳｓ１がオン、スイッチＳｐ１がオフの状態であれば、本実施形態の動作は、抵抗Ｒ３の挿入により、第１の実施形態の動作説明と同じであるので、動作説明は、割愛する。
【００４１】
スイッチＳｓ１がオフ、スイッチＳｐ１もオフの状態の場合は、図２に示すタイミング図において前記クランプ回路１に電流Ｉ１が流れ始めるｔ１’時点の駆動端子ＯＵＴの電圧Ｖ（ＯＵＴ）を次の式（１１）のように、また、流れる電流Ｉ１を式（１２）のように変える事が出来る。
【００４２】
Ｖ（ＯＵＴ）＝Ｖ（ＤＺ１）＋Ｖ（ＤＺ３）＋Ｖ（ＤＺ４）  ……式（１１）
Ｉ１＝（Ｖ（ＯＵＴ）−（Ｖ（ＤＺ１）＋Ｖ（ＤＺ３）＋Ｖ（ＤＺ４））／Ｒ２
……式（１２）
これにより、前記ＭＯＳトランジスタＭ１のゲートーソース間容量ＣＧＳの充電タイミングを遅くする事が出来る。
【００４３】
スイッチＳｐ２がオン（スイッチＳｓ１は、オン/オフ不定）の場合は、前記クランプ回路１に流れ始めるｔ１’時点の駆動端子電圧は、第１の実施の形態と同じであるが、前記スイッチＳｐ１がオンしているため、ｔ１’時点以降に流れる電流Ｉ１は、式（１３）のように増大する事と、クランプ時の駆動端子点電圧ＶＣＬＰを、式（１４）のように変える事が出来る。
【００４４】
Ｉ１＝（Ｖ（ＯＵＴ）−（Ｖ（ＤＺ３）＋Ｖ（ＤＺ４））／Ｒ２  ……式（１３）
ＶＣＬＰ＝Ｖ（ＤＺ２）
＋Ｖ（ＤＺ３）＋Ｖ（ＤＺ４）＋ＶＧＳ  ……式（１４）
第４の実施形態における第２の構成例を図６に示す。本構成例では、前記クランプ回路１内の抵抗Ｒ１だけで無く、抵抗Ｒ２にも、端子Ｃｓ２にてオン／オフ制御される制御スイッチＳｓ２を、前記クランプ回路１内の抵抗Ｒ２に直列に挿入し、端子Ｃｐ２にてオン／オフ制御される制御スイッチＳｐ２を、前記抵抗Ｒ２に並列に接続したクランプ回路１を、駆動ＭＯＳトランジスタＭ１のドレインーゲート間に接続している。
【００４５】
前記図５に示した構成例では、ＭＯＳトランジスタＭ１のゲートーソース間容量をｔ１’時点以降にて充電する電流Ｉ１を、式（１２）に示すように抵抗Ｒ２にて制御していたが、スイッチＳｓ１、スイッチＳｓ２のオン／オフ状態を入れ替える事で、式（１５）の抵抗Ｒ１への制御に切り替えることが出来る。
【００４６】
Ｉ１＝（Ｖ（ＯＵＴ）−（Ｖ（ＤＺ２）＋Ｖ（ＤＺ３）＋Ｖ（ＤＺ４））／Ｒ１
……式（１２）
このように第２の構成例では、クランプ回路１に電流Ｉ１が流れ始めるタイミングｔ１’以降の電流値を変更出来るので、誘導性負荷による逆起電力の発生状態の変化に対し、その動作を調整出来る効果がある。
【実施例５】
【００４７】
次に本発明の第５の実施の形態を、図７を用いて説明する。前記図１に示したクランプ回路１に対し、第５の実施形態では、定電圧ダイオードＤＺ１に並列に接続した抵抗Ｒ１の他に、容量Ｃ１を並列に接続したクランプ回路１を、ＭＯＳトランジスタＭ１のドレインーゲート端子間に接続している。
【００４８】
このように構成された誘導性負荷駆動回路の動作を、図８に示すタイミング図にて説明する。第１の実施の形態で示した図２と同じように、ＩＮは、前記駆動回路ＤＲＶへの入力信号、ＯＵＴは、誘導性負荷の駆動端子点電圧、ＶＧＳは、前記ＭＯＳトランジスタＭ１のゲート−ソース間電圧である。初期状態からｔ１時点までは、図２と同じ動作であるので省略する。
【００４９】
前記駆動回路ＤＲＶへの入力がＨ→Ｌになるt１時点になると、前記駆動回路ＤＲＶは、前記ＭＯＳトランジスタＭ１のゲート電圧の駆動を停止するので、ゲート電圧は０Ｖに低下させられる。それにより、前記ＭＯＳトランジスタのＭ１は、オフ動作となる。この時、誘導性負荷Ｌｏａｄには、電源ＶＢ→誘導性負荷Ｌｏａｄ→ＭＯＳトランジスタＭ１へ電流ＩＬｏａｄが流れているため、逆起電力が発生する。この逆起電力により、駆動端子点電圧Ｖ（ＯＵＴ)は上昇していく。この電圧上昇時、定電圧ダイオードＤＺ３、ＤＺ４のアバランシェ電圧、もしくは、ツェナー電圧を、Ｖ（ＤＺ３）、Ｖ（ＤＺ４）として、前記駆動端子点電圧Ｖ（ＯＵＴ）が、前述の式（３）が成立した時に、クランプ回路１に、駆動端子ＯＵＴからクランプ回路１を通し、前記ＭＯＳトランジスタＭ１のゲート端子へ電流Ｉ１が流れ始める。
【００５０】
この時をｔ１’とした場合、前記クランプ回路１に流れる電流Ｉ１は、抵抗Ｒ１、Ｒ２、及び、Ｃ１の合成インピーダンスに従い、穏やかに前記ＭＯＳトランジスタＭ１のゲート電圧を充電していく。その後、前述の式（５）を満たす条件になると、前記クランプ回路に流れる電流Ｉ１は、抵抗Ｒ１、容量Ｃ１で決まる充電電流により、前記ＭＯＳトランジスタＭ１のゲートーソース間容量ＣＧＳを充電するので、図８のｔ１”時点からｔ２時点のように高速化して充電する事が出来る。
【００５１】
これにより、第１の実施の形態では、ｔ１”時点からｔ２時点までの間のＭＯＳトランジスタＭ１のゲートーソース間容量を穏やかに充電していたが、本実施の形態では、クランプ電圧に近づく直前で、急峻に充電する事が出来る。これにより、第１の実施の形態で発生していたオーバーシュート電圧Ｖｏｖｅｒｓｈｏｏｔを更に小さくする事が出来る事で、前記ＭＯＳトランジスタＭ１に必要な耐圧は、第１の実施の形態よりさらにクランプ電圧に近づけ下げることが出来き、ＭＯＳトランジスタＭ１のサイズを小さくする事が出来る効果がある。
【００５２】
なお、図７における前記クランプ回路１の並列接続されたＤＺ１、Ｒ１、Ｃ１、並列接続されたＲ２、ＤＺ２、及び、ＤＺ３、ＤＺ４の接続順序は、図７に示した順である必要は無く、順序を入れ替えても等価となる事は言うまでも無い。
【符号の説明】
【００５３】
１  クランプ回路
Ｍ１  ＭＯＳトランジスタ
ＤＺ１〜ＤＺ４  定電圧ダイオード
Ｄ１、Ｄ２  ダイオード
Ｒ１、Ｒ２、ＲＳ１  抵抗
Ｃ１  容量
Ｌｏａｄ  誘導性負荷
ＩＮ  制御入力端子
ＯＵＴ  出力端子
ＤＲＶ  ＭＯＳトランジスタＭ１駆動回路
ＶＢ  バッテリ電圧
ＶＧＳ  ゲート−ソース間電圧
ＣＧＳ  ゲートーソース間容量
Ｉ１  クランプ回路１に流れる電流
Ｖ（ＤＺ１）〜Ｖ（ＤＺ４）  定電圧ダイオードＤＺ１〜ＤＺ４の電圧
Ｖｏｖｅｒｓｈｏｏｔ   オーバーシュート電圧
Ｖｐｅａｋ  ピーク電圧
ＶＣＬＰ    逆起電力時にクランプする電圧
Ｓｓ１、Ｓｓ２、Ｓｐ１、Ｓｐ２  スイッチ
Ｃｓ１、Ｃｓ２  スイッチＳｓ１、Ｓｓ２のオン／オフ制御信号
Ｃｐ１、Ｃｐ２  スイッチＳｐ１、Ｓｐ２のオン／オフ制御信号
【図１】
2018142763.tif 000003
【図２】
2018142763.tif 000004
【図３】
2018142763.tif 000005
【図４】
2018142763.tif 000006
【図５】
2018142763.tif 000007
【図６】
2018142763.tif 000008
【図７】
2018142763.tif 000009
【図８】
2018142763.tif 000010
【図９】
2018142763.tif 000011
【図１０】
2018142763.tif 000012