(57)【要約】【課題】大きな主電流を遮断するときに、パワー半導体素子の主端子に過度なサージ電圧が発生する虞がある。【解決手段】第３スイッチング素子１１３は、過電流検出回路１０８によりＩＧＢＴ１０１に流れる主電流が過電流であることが検知され、過電流検出回路１０８からの信号を受けた制御回路１５０からの制御信号によりオンする。なお、この場合、第２スイッチング素子１１２には、制御回路１５０からの制御信号は入力されず、第２スイッチング素子１１２はオフしている。第３スイッチング素子１１３がオンしたときに、飽和電流回路１１４を介してＩＧＢＴ１０１のゲート容量１０３は第２スイッチング素子１１２がオンする場合よりも遅い速度で放電される。【選択図】 図３
2018033259.tif 000002
【特許請求の範囲】
【請求項１】
ゲート駆動回路によりオンオフ制御されるパワー半導体素子と、
前記パワー半導体素子をオフする制御電流の経路内に設けられ、前記制御電流を所定の飽和電流に制限して前記パワー半導体素子をオフする飽和電流回路と
を備えた電力変換装置。
【請求項２】
請求項１に記載の電力変換装置において、
前記飽和電流回路は、前記パワー半導体素子をオフするときに、前記パワー半導体素子のゲート電圧が低下する速度を抑制する電力変換装置。
【請求項３】
請求項１に記載の電力変換装置において、
前記パワー半導体素子により上下アームが構成されたインバータ回路を備え、
前記飽和電流回路は、前記パワー半導体素子をオフするときに、前記インバータ回路に流れる主電流の経路と前記制御電流の経路の間に形成された結合インダクタによる前記パワー半導体素子のゲート電圧の低下の加速を抑制する電力変換装置。
【請求項４】
請求項１から請求項３までのいずれか一項に記載の電力変換装置において、
前記飽和電流回路は、前記パワー半導体素子のしきい値電圧と前記しきい値電圧の３倍電圧との間の電圧領域において、導通電流の変化が１．２倍以下となる電圧電流特性を有する電力変換装置。
【請求項５】
請求項１から請求項３までのいずれか一項に記載の電力変換装置において、
前記飽和電流回路は、前記制御電流を前記飽和電流に制限する接合型電界効果トランジスタによって構成される電力変換装置。
【請求項６】
請求項１または請求項２に記載の電力変換装置において、
前記パワー半導体素子により上下アームが構成されたインバータ回路と、
前記インバータ回路に流れる主電流が所定電流以上となる過電流を検知する過電流検知回路と、を備え、
前記飽和電流回路は、前記過電流検知回路で前記過電流を検知した場合に、前記制御電流を前記飽和電流に制限する電力変換装置。
【請求項７】
請求項６に記載の電力変換装置において、
前記過電流検知回路で前記過電流を検知した場合に、前記パワー半導体素子をオフする前記飽和電流回路の駆動電圧は、前記ゲート駆動回路の駆動電圧よりも低い電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に関する。
【背景技術】
【０００２】
ハイブリッド自動車や電気自動車では、モータを駆動するために電力変換装置が用いられている。電力変換装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor  Field Effect Transistor）などのパワー半導体素子を用いたインバータ回路により構成される。そして電力変換装置は、小型化や低損失化、高信頼化が求められる。
【０００３】
特許文献１には、パワー半導体素子の主電流が流れる経路の周囲にインダクタを配置し、そのインダクタをパワー半導体素子のゲートに接続することでパワー半導体素子の高速動作を可能にする回路が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２３５９９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述した、特許文献１に記載の回路では、大きな主電流を遮断するときに、主電流経路と制御電流経路との間に形成される結合インダクタによってパワー半導体素子のゲート電圧の低下する速度が速くなり、パワー半導体素子に過度なサージ電圧が発生する虞がある。
【課題を解決するための手段】
【０００６】
本発明による電力変換装置は、ゲート駆動回路によりオンオフ制御されるパワー半導体素子と、前記パワー半導体素子をオフする制御電流の経路内に設けられ、前記制御電流を所定の飽和電流に制限して前記パワー半導体素子をオフする飽和電流回路とを備えた。
【発明の効果】
【０００７】
本発明によれば、パワー半導体素子のサージ電圧を低減できる。
【図面の簡単な説明】
【０００８】
【図１】自動車のシステム構成を示す図である。
【図２】電力変換装置の回路構成を示す図である。
【図３】第１の実施形態に係る電力変換装置の要部を示す回路図である。
【図４】ゲート駆動回路とＩＧＢＴのタイムチャートである。
【図５】飽和電流回路の電圧電流特性を示す図である。
【図６】パワー半導体モジュールの外観を示す図である。
【図７】電力変換装置の実装構造を示す図である。
【図８】上下アーム分のパワー半導体モジュールの外観を示す図である。
【図９】電力変換装置の結合インダクタを示す回路図である。
【図１０】電力変換装置の結合インダクタを示す回路図である。
【図１１】電力変換装置の結合インダクタを示す回路図である。
【図１２】電力変換装置の要部を示す回路図である。
【図１３】電力変換装置の要部を示す回路図である。
【図１４】ＩＧＢＴのサージ電圧を示すグラフである。
【図１５】第２の実施形態に係る電力変換装置の要部を示す回路図である。
【図１６】第３の実施形態に係る電力変換装置の要部を示す回路図である。
【発明を実施するための形態】
【０００９】
（第１の実施形態）
本実施形態に係る電力変換装置について、図面を参照しながら説明する。本実施形態に係る電力変換装置は、ハイブリッド用の自動車や電気自動車に適用可能であるが、一例として、ハイブリッド自動車に適用した場合について説明する。
【００１０】
図１はハイブリッド方式の自動車のシステム構成を示す図である。内燃機関ＥＧＮおよびモータジェネレータＭＧは自動車の走行用トルクを発生する動力源である。また、モータジェネレータＭＧは回転トルクを発生するだけでなく、モータジェネレータＭＧに加えられる機械エネルギ(回転力)を電力に変換する機能を有する。モータジェネレータＭＧは、例えば同期電動/発電機あるいは誘導電動/発電機であり、自動車の運転方法により電動機としても発電機としても動作する。
【００１１】
内燃機関ＥＧＮの出力側は動力分配機構ＴＳＭを介してモータジェネレータＭＧに伝達され、動力分配機構ＴＳＭからの回転トルクあるいはモータジェネレータＭＧが発生する回転トルクは、トランスミッションＴＭおよびデファレンシャルギアＤＥＦを介して車輪ＷＨに伝達される。
【００１２】
一方、回生制動の運転時には、車輪ＷＨから回転トルクがモータジェネレータＭＧに伝達され、伝達された回転トルクに基づいてモータジェネレータＭＧは交流電力を発生する。発生した交流電力は電力変換装置２５１により直流電力に変換され、高電圧用のバッテリ９０１を充電し、充電された電力は再び走行エネルギとして使用される。
【００１３】
電力変換装置２５１は、インバータ回路９０２、平滑コンデンサ２５５を備える。インバータ回路９０２は平滑コンデンサ２５５を介してバッテリ９０１と電気的に接続されており、バッテリ９０１とインバータ回路９０２との相互において電力の授受が行われる。平滑コンデンサ２５５は、インバータ回路９０２に供給される直流電力を平滑化する。
【００１４】
電力変換装置２５１の制御回路１５０は、通信用のコネクタ９０３を介して上位の制御装置から指令を受けたり、上位の制御装置に状態を表すデータを送信する。制御回路１５０は、入力される指令に基づいて、モータジェネレータＭＧの制御量を演算し、演算結果に基づいて制御信号を発生してゲート駆動回路１１０へ制御信号を供給する。この制御信号に基づいてゲート駆動回路１１０がインバータ回路９０２を制御するための駆動信号を発生する。
【００１５】
モータジェネレータＭＧを電動機として動作させる場合には、インバータ回路９０２はバッテリ９０１から供給された直流電力に基づき交流電力を発生し、モータジェネレータＭＧに供給する。モータジェネレータＭＧとインバータ回路９０２からなる構成は電動/発電ユニットとして動作する。
【００１６】
図２は、電力変換装置２５１の回路構成を示す図である。以下の説明ではパワー半導体素子としてＩＧＢＴ（Insulated Gate Bipolar Transistor）を使用した例で説明する。
電力変換装置２５１は、ＩＧＢＴ１０１及びダイオード１０２を備えてなる上アームおよび下アームを、交流電力のＵ相、Ｖ相、Ｗ相からなる３相に対応して備えている。これらの３相の上下アームはインバータ回路９０２を構成する。
【００１７】
上アームのＩＧＢＴ１０１のコレクタ電極は平滑コンデンサ２５５の正極側のコンデンサ端子に、下アームのＩＧＢＴ１０１のエミッタ電極は平滑コンデンサ２５５の負極側のコンデンサ端子にそれぞれ電気的に接続されている。
【００１８】
ＩＧＢＴ１０１はコレクタ電極、エミッタ電極、ゲート電極を備えている。また、ダイオード１０２がコレクタ電極とエミッタ電極との間に電気的に接続されている。なお、パワー半導体素子として、ＭＯＳＦＥＴ（Metal Oxide Semiconductor  Field Effect Transistor）を用いてもよく、この場合、ダイオード１０２は不要である。パワー半導体素子としてＩＧＢＴは直流電圧が比較的高い場合に適していて、ＭＯＳＦＥＴは直流電圧が比較的低い場合に適している。
【００１９】
ゲート駆動回路１１０は、ＩＧＢＴ１０１のエミッタ電極と、ゲート電極との間に設けられ、ＩＧＢＴ１０１をオンオフ制御する。制御回路１５０は、ゲート駆動回路１１０へ制御信号を供給する。
【００２０】
ＩＧＢＴ１０１は、電流検出用エミッタ電極を備え、電流検出用エミッタ電極の出力は過電流検出回路１０８へ入力される。過電流検出回路１０８は、ＩＧＢＴ１０１により上下アームが構成されたインバータ回路９０２に流れる主電流が所定電流以上となる過電流を検知すると、これを制御回路１５０へ通知する。制御回路１５０は、この通知を受けて、ゲート駆動回路１１０内の後述する飽和電流回路を機能させる。飽和電流回路は、ＩＧＢＴ１０１のゲート電極へ流れる制御電流を所定の飽和電流に制限する。なお、ＩＧＢＴ１０１に流れる過電流を検出する方法は種々の方法があり、本実施形態に限定しない。
【００２１】
上述のように、制御回路１５０は上位の制御装置から制御指令を受け、これに基づいてインバータ回路９０２の上アームあるいは下アームを構成するＩＧＢＴ１０１を制御する制御信号を発生し、ゲート駆動回路１１０に供給する。ゲート駆動回路１１０は制御信号に基づき各相の上アームあるいは下アームを構成するＩＧＢＴ１０１を駆動するための駆動信号を各相のＩＧＢＴ１０１に供給する。
【００２２】
ＩＧＢＴ１０１はゲート駆動回路１１０からの駆動信号に基づき、オンあるいはオフ動作を行い、バッテリ９０１から供給された直流電力を三相交流電力に変換し、この変換された電力はモータジェネレータＭＧに供給される。
【００２３】
（第１の実施形態）
図３は、本発明の第１の実施形態に係る電力変換装置２５１の要部を示す回路図である。なお、ＩＧＢＴ１０１に備えられている電流検出用エミッタ電極および過電流検出回路１０８は図示を省略する。
【００２４】
ＩＧＢＴ１０１はゲート駆動回路１１０がゲート容量１０３を充放電することでオン、オフ制御される。ＩＧＢＴ１０１のコレクタ配線１０４と補助エミッタ配線１０５は結合インダクタを構成する。ゲート駆動回路１１０は、第１〜第３スイッチング素子１１１、１１２、１１３および飽和電流回路１１４、ゲート抵抗１１５、１１６、ゲート電源１１７で構成される。
【００２５】
第１スイッチング素子１１１は、ゲート電源１１７とゲート抵抗１１５の間に接続され、ゲート抵抗１１５を介してＩＧＢＴ１０１のゲート端子に接続される。そして、制御回路１５０からの制御信号により第１スイッチング素子１１１がオンしたときに、ＩＧＢＴ１０１のゲート容量１０３はゲート抵抗１１５を介してゲート電源１１７より充電される。その結果、ＩＧＢＴ１０１はオンに制御される。
【００２６】
第２スイッチング素子１１２は、グランド電位１１８とゲート抵抗１１６の間に接続され、ゲート抵抗１１６を介してＩＧＢＴ１０１のゲート端子に接続される。そして、制御回路１５０からの制御信号により第２スイッチング素子１１２がオンしたときに、ＩＧＢＴ１０１のゲート容量１０３はゲート抵抗１１６を介して放電される。その結果、ＩＧＢＴ１０１はオフに制御される。過電流検出回路１０８（図２参照）によりＩＧＢＴ１０１に流れる主電流が過電流であることが検出されない通常の状態では、第１スイッチング素子１１１および第２スイッチング素子１１２により、ＩＧＢＴ１０１はオンオフ制御される。
【００２７】
第３スイッチング素子１１３は、一方がグランド電位１１８に接続され、他方が飽和電流回路１１４を介してＩＧＢＴ１０１のゲート端子に接続されている。飽和電流回路１１４は、NチャンネルＪＦＥＴ(Junction Field Effect Transistor)のゲートとソースを接続した回路である。第３スイッチング素子１１３は、過電流検出回路１０８によりＩＧＢＴ１０１に流れる主電流が過電流であることが検知されると、過電流検出回路１０８からの信号を受けた制御回路１５０からの制御信号によりオンする。なお、この場合、第２スイッチング素子１１２には、制御回路１５０からの制御信号は入力されず、第２スイッチング素子１１２はオフしている。第３スイッチング素子１１３がオンしたときに、飽和電流回路１１４を介してＩＧＢＴ１０１のゲート容量１０３は第２スイッチング素子１１２がオンする場合よりも遅い速度で放電される。すなわち、飽和電流回路１１４は、ＩＧＢＴ１０１をオフする制御電流の経路内に設けられ、制御電流を所定の飽和電流に制限してＩＧＢＴ１０１をオフする。換言すれば、飽和電流回路１１４は、ＩＧＢＴ１０１をオフするときに、ＩＧＢＴ１０１のゲート電圧が低下する速度を抑制する。
【００２８】
図４は、過電流検出回路１０８で過電流が検知された場合のゲート駆動回路１１０とＩＧＢＴ１０１のタイムチャートである。
図４において、Ｑ１は第１スイッチング素子１１１のオン、オフのタイミングを示し、Ｑ２は第２スイッチング素子１１２のオンオフのタイミングを示し、Ｑ３は第３スイッチング素子１１３のオン、オフのタイミングを示す。更に、ＶＧＥはＩＧＢＴ１０１のゲート電圧を示し、ｉＧはＩＧＢＴ１０１のゲート電流を示している。図４において、実線が図３に示す本実施形態に係る電力変換装置２５１におけるタイムチャートである。図４において、破線は比較例であり、例えば図３の飽和電流回路１１４の代わりに抵抗素子を用いた場合を示している。
【００２９】
ＩＧＢＴ１０１の過電流とは、通常使用するコレクタ電流の範囲を超過した電流を言う。そして、過電流を検知してＩＧＢＴ１０１をオフしたときに、ＩＧＢＴ１０１のコレクタ−エミッタ間のサージ電圧が過大にならないようスイッチング速度を遅くする。過電流の原因には、ＩＧＢＴ１０１やダイオード１０２の破壊または誤動作によるアーム短絡や負荷の破壊による出力短絡等がある。
【００３０】
図４を参照して、各スイッチング素子１１１〜１１３の動作およびゲート電圧ＶＧＥ、ゲート電流ｉＧの変化を、時刻（ｔ０〜ｔ２、ｔ２’）の経過に基づいて説明する。
時刻ｔ０では、ＩＧＢＴ１０１の過電流を過電流検出回路１０８により検知し、過電流検出回路１０８からの信号を受けた制御回路１５０からの制御信号により、第１スイッチング素子１１１（Ｑ１）がオフし、第３スイッチング素子１１３（Ｑ３）がオンする。第２スイッチング素子１１２（Ｑ２）はオフのままである。ＩＧＢＴ１０１のゲート容量１０３は第３スイッチング素子１１３（Ｑ３）を含む経路で放電され、ＩＧＢＴ１０１のゲート電圧ＶＧＥはゲート容量１０３とゲート電流ｉＧの電流経路内の抵抗で決まる時定数で下降を始めるが、ゲート電圧ＶＧＥがＩＧＢＴ１０１のしきい値電圧ＶＴＨを下回るまでは、ＩＧＢＴ１０１はオンしたままである。
【００３１】
時刻ｔ１では、ＩＧＢＴ１０１のゲート電圧ＶＧＥはしきい値電圧ＶＴＨを下回り、ＩＧＢＴ１０１のコレクタ電流は減少し始める。ＩＧＢＴ１０１のコレクタ電流の減少の速度に応じて、コレクタ配線１０４と補助エミッタ配線１０５による結合インダクタによりＩＧＢＴ１０１のゲート容量１０３の放電電流（ゲート電流ｉＧの負方向）が増加する。
【００３２】
比較例の電力変換装置では、図４の破線で示すように、時刻ｔ１からＩＧＢＴ１０１のゲート電圧ＶＧＥが０になる時刻ｔ２の間においてゲート電流ｉＧの負方向への増加が大きくなり、ゲート電圧ＶＧＥの低下が急峻になる。そのため、ＩＧＢＴ１０１のコレクタ電流の減少の速度が急峻になり、ＩＧＢＴ１０１のコレクタ−エミッタ間に印加されるサージ電圧が過大になる虞がある。
【００３３】
本実施形態に係る電力変換装置２５１では、時刻ｔ１からＩＧＢＴ１０１のゲート電圧ＶＧＥが０になる時刻ｔ２’の間においてゲート電流ｉＧの放電方向の増加は、飽和電流回路１１４の飽和電流値ＩＳＡＴでクランプされ、ゲート電圧ＶＧＥの急峻な低下を防止する。そのため、比較例と比べて、ＩＧＢＴ１０１のコレクタ電流の減少の速度が緩やかになり、ＩＧＢＴ１０１のコレクタ−エミッタ間に印加されるサージ電圧を抑制する。すなわち、飽和電流回路１１４は、ＩＧＢＴ１０１をオフするときに、インバータ回路に流れる主電流の経路と制御電流の経路の間に形成された結合インダクタによるＩＧＢＴ１０１のゲート電圧の低下の加速を抑制する。このように、本実施形態によれば、ＩＧＢＴ１０１のスイッチング速度を抑えることができるため、サージ電圧を抑制できる。
【００３４】
図５は、飽和電流回路１１４の電圧電流特性を示す図である。飽和電流値ＩＳＡＴはしきい値電圧ＶＴＨにおける電流値である。飽和電流回路１１４として望ましい特性は、しきい値電圧ＶＴＨ以下の電圧値に線形領域と飽和領域との境界を設けることで、図４に示したように、ＩＧＢＴ１０１の過電流遮断時のゲート電流の放電方向の電流値を飽和電流値ＩＳＡＴに制限し、ゲート電圧ＶＧＥの急激な低下を抑える。さらに、Ｖｂをしきい値電圧ＶＴＨの３倍の電圧値、ＩｂをＶｂにおける電流値としたとき、Ｉｂが飽和電流値ＩＳＡＴの１．２倍以下になるような飽和電流回路１１４を用いることで、効果的にサージ電圧を抑制する。
【００３５】
図６は、パワー半導体モジュール２０１の外観を示す図である。図６に示すパワー半導体モジュール２０１は、ＩＧＢＴ１０１、ダイオード１０２を内蔵しており、コレクタ端子２０２、エミッタ端子２０３、ゲート端子２１１、補助エミッタ端子２１２、電流検出端子２１３、温度検出端子２１４、２１５を備えている。
【００３６】
図６において、コレクタ端子２０２と補助エミッタ端子２１２とが近接することで、磁性体を用いなくても結合インダクタが形成される。電力変換装置２５１を小型化するために、コレクタ端子２０２と補助エミッタ端子２１２をより近接させると結合インダクタの結合の度合いである結合係数は増加し、ＩＧＢＴ１０１のスイッチング速度に与える影響は大きくなる。そこで、本実施形態に係る電力変換装置２５１ではＩＧＢＴ１０１のコレクタ過電流遮断時には、ゲート駆動回路１１０内の飽和電流回路１１４によって、サージ電圧を抑制できる。
【００３７】
図７は、図６のパワー半導体モジュール２０１を用いた電力変換装置２５１の実装構造を示す図である。電力変換装置２５１は、筺体２５２、２５３、２５４、パワー半導体モジュール２０１、平滑コンデンサ２５５、バスバー２５６、回路基板２５７、流路２５８を備えている。パワー半導体モジュール２０１は、流路２５８を流れる冷媒によって冷却される。回路基板２５７には、ゲート駆動回路１１０や制御回路１５０が搭載される。バスバー２５６には、パワー半導体モジュール２０１のコレクタ端子２０２、エミッタ端子２０３が溶接または半田付けで接続され、回路基板２５７には、パワー半導体モジュール２０１のゲート端子２１１、補助エミッタ端子２１２、電流検出端子２１３、温度検出端子２１４、２１５が半田付けで接続される。
【００３８】
図８は、上下アーム分のパワー半導体素子を内蔵したパワー半導体モジュール５０１の外観を示す図である。図８に示すパワー半導体モジュール５０１は、Ｐ端子５０２、Ｎ端子５０３、ＡＣ端子５０４、上アームのパワー半導体素子のゲート端子５１１、補助エミッタ端子５１２、電流検出端子５１３、下アームのパワー半導体素子のゲート端子５２１、補助エミッタ端子５２２、電流検出端子５２３、温度検出端子５２４、５２５を備えている。なお、Ｐ端子５０２は上アームのコレクタ端子、Ｎ端子５０３は下アームのエミッタ端子、ＡＣ端子５０４は上アームと下アームの接続部である。図８において、Ｐ端子５０２と補助エミッタ端子５１２とが近接することで、結合インダクタが形成される。
【００３９】
図９〜図１１は、それぞれ結合インダクタが異なる電力変換装置２５１の要部を示す回路図である。図３では、ＩＧＢＴ１０１のコレクタと補助エミッタの結合インダクタを示したが、他の箇所が結合インダクタを構成してもよい。
【００４０】
図９は、ＩＧＢＴ１０１のコレクタ１０４とゲート１０６による結合インダクタを持つ電力変換装置２５１の要部を示す回路図、図１０は、ＩＧＢＴ１０１のエミッタ１０７と補助エミッタ１０５による結合インダクタを持つ電力変換装置２５１の要部を示す回路図、図１１は、ＩＧＢＴ１０１のエミッタ１０７とゲート１０６による結合インダクタを持つ電力変換装置２５１の要部を示す回路図である。図９〜図１１のいずれの場合も、ゲート駆動回路１１０内の飽和電流回路１１４によって、ＩＧＢＴ１０１のコレクタ−エミッタ間のサージ電圧を抑制できる。
【００４１】
図１２、１３は、電力変換装置２５１の要部を示す回路図である。これらの図に示すように、飽和電流回路１１４に抵抗素子や容量素子を追加してもよい。
図１２は、飽和電流回路１１４のＪＦＥＴに直列に抵抗素子１２１を接続した例を示す。図１３は、第３スイッチング素子１１３と飽和電流回路１１４の直列回路に対して並列に容量素子１２２を接続した例を示す。図１３に示す回路図では実質的なゲート容量を大きくすることができる。図１２、１３のいずれの場合も、ゲート駆動回路１１０内の飽和電流回路１１４によって、ＩＧＢＴ１０１のコレクタ−エミッタ間のサージ電圧を抑制できる。
【００４２】
図１４は、ＩＧＢＴ１０１のコレクタ−エミッタ間のサージ電圧を示すグラフである。図１４の縦軸はコレクタ−エミッタ間の電圧、横軸は時間である。
図１４の実線で示すグラフは、図３に示す飽和電流回路１１４を用いた本実施形態に係る電力変換装置２５１において、ＩＧＢＴ１０１の過電流を遮断した場合のシミュレーション波形である。一方、図１４の破線で示すグラフは、図３に示す飽和電流回路１１４の代わりに抵抗素子を用いた比較例の場合のシミュレーション波形を示している。
【００４３】
図１４より、本実施形態におけるサージ電圧のピーク値は、飽和電流回路１１４を用いない場合のサージ電圧のピーク値と比較して、２３０Ｖ低減された。また、過電流を遮断した時に生じるジュール損失は両者で同等であった。このように、本実施形態によれば、ＩＧＢＴ１０１のコレクタ−エミッタ間のサージ電圧を低減できる。
【００４４】
（第２の実施形態）
図１５は、第２の実施形態に係る電力変換装置２５１の要部を示す回路図である。なお、ＩＧＢＴ１０１に備えられている電流検出用エミッタ電極および過電流検出回路１０８は図示を省略する。
本実施形態においては、飽和電流回路３１４としてｎＭＯＳＦＥＴ（金属-酸化物-半導体接合電界効果トランジスタ）を用いる。過電流が検出された場合に、飽和電流回路３１４としてのｎＭＯＳＦＥＴを、図４に示すＱ３のタイミングでオンする。さらに、第２スイッチング素子１１２がオンするときよりも低いゲート電圧で飽和電流回路３１４としてのｎＭＯＳＦＥＴをオンさせる。
【００４５】
本実施形態に係る電力変換装置２５１では、図４に示すタイムチャートと同様に、時刻ｔ１からＩＧＢＴ１０１のゲート電圧ＶＧＥが０になる時刻ｔ２’の間においてゲート電流ｉＧの放電方向の増加は、飽和電流回路３１４の飽和電流値ＩＳＡＴでクランプされ、ゲート電圧ＶＧＥの急峻な低下を防止する。そのため、ＩＧＢＴ１０１のコレクタ電流の減少の速度が緩やかになり、ＩＧＢＴ１０１のコレクタ−エミッタ間に印加されるサージ電圧を抑制できる。
【００４６】
このように、本実施形態によれば、ＩＧＢＴ１０１のスイッチング速度を抑えることができるため、サージ電圧を抑制できる。さらに、本実施形態では、図３に示す第３スイッチング素子１１３を削除することができる。これにより、ｎＭＯＳＦＥＴは、図５に示したのと同様の電圧電流特性を得られる。本実施形態によれば、第１の実施形態と同様の効果に加えて、電力変換装置２５１の部品数を削減できる。
【００４７】
（第３の実施形態）
図１６は、第３の実施形態に係る電力変換装置２５１の要部を示す回路図である。なお、ＩＧＢＴ１０１に備えられている電流検出用エミッタ電極および過電流検出回路１０８は図示を省略する。
本実施形態においては、飽和電流回路４１４としてNチャンネルＪＦＥＴを用いる。過電流が検出された場合に、飽和電流回路４１４としてのＪＦＥＴ（接合型電界効果トランジスタ）を、図４に示すＱ３のタイミングでオンする。なお、ＪＦＥＴをオフする場合はゲートに負の電圧を印加し、ＪＦＥＴをオンする場合はゲートにゼロ（ＧＮＤ）の電圧を印加する。
【００４８】
本実施形態に係る電力変換装置２５１では、図４に示すタイムチャートと同様に、時刻ｔ１からＩＧＢＴ１０１のゲート電圧ＶＧＥが０になる時刻ｔ２’の間においてゲート電流ｉＧの放電方向の増加は、飽和電流回路４１４の飽和電流値ＩＳＡＴでクランプされ、ゲート電圧ＶＧＥの急峻な低下を防止する。そのため、ＩＧＢＴ１０１のコレクタ電流の減少の速度が緩やかになり、ＩＧＢＴ１０１のコレクタ−エミッタ間に印加されるサージ電圧を抑制できる。
【００４９】
このように、本実施形態によれば、ＩＧＢＴ１０１のスイッチング速度を抑えることができるため、サージ電圧を抑制できる。さらに、本実施形態では、図３に示す第３スイッチング素子１１３を削除することができる。本実施形態によれば、第１の実施形態と同様の効果に加えて、電力変換装置２５１の部品数を削減できる。
【００５０】
以上説明した実施形態によれば、次の作用効果が得られる。
（１）電力変換装置２５１は、ゲート駆動回路１１０によりオンオフ制御されるＩＧＢＴ１０１と、ＩＧＢＴ１０１をオフする制御電流の経路内に設けられ、制御電流を所定の飽和電流に制限してＩＧＢＴ１０１をオフする飽和電流回路１１４とを備える。これにより、ＩＧＢＴ１０１などのパワー半導体素子のサージ電圧を低減できる。
【００５１】
（変形例）
本発明は、以上説明した第１〜第３の実施形態を次のように変形して実施することができる。
（１）第１の実施形態では、第２スイッチング素子１１２と並列に、第３スイッチング素子１１３と飽和電流回路１１４との直列回路を設けたが、第２スイッチング素子１１２を省略してもよい。この場合、第３スイッチング素子１１３と飽和電流回路１１４との直列回路で、ＩＧＢＴ１０１の通常のオンオフ制御を行い、さらに、ＩＧＢＴ１０１に過電流が検知された場合は、ＩＧＢＴ１０１のオフ制御を行う。
【００５２】
（２）第２〜第３実施形態では、第２スイッチング素子１１２と並列に、飽和電流回路３１４、４１４を設けたが、第２スイッチング素子１１２を省略してもよい。この場合、飽和電流回路３１４、４１４で、ＩＧＢＴ１０１の通常のオンオフ制御を行い、さらに、ＩＧＢＴ１０１に過電流が検知された場合は、ＩＧＢＴ１０１のオフ制御を行う。
【００５３】
本発明は、上記の実施形態に限定されるものではなく、本発明の特徴を損なわない限り、本発明の技術思想の範囲内で考えられるその他の形態についても、本発明の範囲内に含まれる。また、上述の実施形態と複数の変形例を組み合わせた構成としてもよい。
【符号の説明】
【００５４】
１０１  ＩＧＢＴ
１０２  ダイオード
１０３  ゲート容量
１０４、１０５、１０６、１０７  結合インダクタ
１１０  ゲート駆動回路
１１１  第１スイッチング素子
１１２  第２スイッチング素子
１１３  第３スイッチング素子
１１４、３１４、４１４  飽和電流回路
１１５、１１６  ゲート抵抗
１１７  ゲート電源
１１８  グランド電位
１２２  容量素子
１５０  マイコン回路
２０１、５０１  パワー半導体モジュール
２０２  コレクタ端子
２０３  エミッタ端子
２１１、５１１、５２１  ゲート端子
２１２、５１２、５２２  補助エミッタ端子
２１３、５１３、５２３  電流検出端子
２１４、２１５、５２４、５２５  温度検出端子
２５１  電力変換装置
２５２、２５３、２５４  筺体
２５５  平滑コンデンサ
２５６  バスバー
２５７  回路基板
２５８  流路
５０２  Ｐ端子
５０３  Ｎ端子
５０４  ＡＣ端子
９０１  バッテリ
９０２  インバータ回路
９０３  コネクタ
【図１】
2018033259.tif 000003
【図２】
2018033259.tif 000004
【図３】
2018033259.tif 000005
【図４】
2018033259.tif 000006
【図５】
2018033259.tif 000007
【図６】
2018033259.tif 000008
【図７】
2018033259.tif 000009
【図８】
2018033259.tif 000010
【図９】
2018033259.tif 000011
【図１０】
2018033259.tif 000012
【図１１】
2018033259.tif 000013
【図１２】
2018033259.tif 000014
【図１３】
2018033259.tif 000015
【図１４】
2018033259.tif 000016
【図１５】
2018033259.tif 000017
【図１６】
2018033259.tif 000018