(57)【要約】【課題】膜が接する単結晶ＳｉＣ層の表面を適切な面とすること。【解決手段】本発明は、六方最密構造３２と立方最密構造３４との両方を含む単結晶ＳｉＣ層１０と、前記単結晶ＳｉＣ層上に設けられＳｉＣと異なる材料を含む膜２０と、を備え、前記膜が接する前記単結晶ＳｉＣ層の表面は、最も前記表面側の原子のサイト位置と前記表面から３層目の前記原子のサイト位置とが同じであるＨＣＰ表面と、最も前記表面側の前記原子のサイト位置と前記表面から３層目の前記原子のサイト位置とが異なるＣＣＰ表面と、のうちいずれか一方のみが露出する面であるＳｉＣ構造体である。【選択図】図４
2018035051.tif 000002
【特許請求の範囲】
【請求項１】
六方最密構造と立方最密構造との両方を含む単結晶ＳｉＣ層と、
前記単結晶ＳｉＣ層上に設けられＳｉＣと異なる材料を含む膜と、
を備え、
前記膜が接する前記単結晶ＳｉＣ層の表面は、最も前記表面側の原子のサイト位置と前記表面から３層目の前記原子のサイト位置とが同じであるＨＣＰ表面と、最も前記表面側の前記原子のサイト位置と前記表面から３層目の前記原子のサイト位置とが異なるＣＣＰ表面と、のうちいずれか一方のみが露出する面であるＳｉＣ構造体。
【請求項２】
前記表面は、ステップ構造を有する請求項１に記載のＳｉＣ構造体。
【請求項３】
前記膜はグラフェン層である請求項１または２に記載のＳｉＣ構造体。
【請求項４】
前記表面はＳｉ極性面である請求項１から３のいずれか一項に記載のＳｉＣ構造体。
【請求項５】
請求項１から４のいずれか一項に記載のＳｉＣ構造体を含む半導体装置。
【請求項６】
六方最密構造と立方最密構造との両方を含む単結晶ＳｉＣ層の表面を最も前記表面側の原子のサイト位置と前記表面から３層目の前記原子のサイト位置とが同じであるＨＣＰ表面と、最も前記表面側の前記原子のサイト位置と前記表面から３層目の前記原子のサイト位置とが異なるＣＣＰ表面と、のうちいずれか一方のみが露出する面とする工程と、
前記ＨＣＰ表面と前記ＣＣＰ表面とのうちいずれか一方のみが露出する面に接するようにＳｉＣと異なる膜を形成する工程と、
を含むＳｉＣ構造体の製造方法。
【請求項７】
前記単結晶ＳｉＣ層の表面を前記ＨＣＰ表面と前記ＣＣＰ表面とのうちいずれか一方のみが露出する面とする工程は、
ＳｉおよびＣのいずれか一方で終端された原子ステップ端が前記ＳｉおよびＣの他方で終端された原子ステップ端より速くエッチングされるように前記単結晶ＳｉＣ層の表面をエッチングする工程を含む請求項６記載のＳｉＣ構造体の製造方法。
【請求項８】
前記単結晶ＳｉＣ層の表面を前記ＨＣＰ表面と前記ＣＣＰ表面とのうちいずれか一方のみが露出する面とする工程は、
ＳｉおよびＣのいずれか一方で終端された原子ステップ端が前記ＳｉおよびＣの他方で終端された原子ステップ端より速くエピタキシャル成長されるように、前記単結晶ＳｉＣ層上にＳｉＣをエピタキシャル成長する工程を含む請求項６記載のＳｉＣ構造体の製造方法。
【請求項９】
前記単結晶ＳｉＣ層の表面を前記ＨＣＰ表面と前記ＣＣＰ表面とのうちいずれか一方のみが露出する面とする工程は、
４Ｈ−ＳｉＣである前記単結晶ＳｉＣ層の表面を前記ＨＣＰ表面と前記ＣＣＰ表面とのうち前記ＣＣＰ表面のみが露出する面とする工程と、
前記ＣＣＰ表面のみが露出する面のＳｉ原子を昇華させることで、前記単結晶ＳｉＣ層上に奇数分子層のグラフェン層を形成する工程と、
前記奇数分子層のグラフェン層を除去することで、前記単結晶ＳｉＣ層の表面を前記ＨＣＰ表面と前記ＣＣＰ表面とのうち前記ＨＣＰ表面のみが露出する面とする工程と、
を含む請求項６記載のＳｉＣ構造体の製造方法。
【請求項１０】
前記単結晶ＳｉＣ層の表面をエッチングする工程は、前記単結晶ＳｉＣ層の表面を水素ガス雰囲気において３５０℃以上かつ６００℃以下で熱処理する工程を含む請求項７記載のＳｉＣ構造体の製造方法。
【請求項１１】
前記膜を形成する工程は、前記単結晶ＳｉＣ層の表面のＳｉ原子を昇華させることで、前記単結晶ＳｉＣ層上にグラフェン層を形成する工程を含む請求項６から１０のいずれか一項に記載のＳｉＣ構造体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳｉＣ構造体およびその製造方法並びに半導体装置に関し、例えば単結晶ＳｉＣ層を有するＳｉＣ構造体およびその製造方法並びに半導体装置に関する。
【背景技術】
【０００２】
ＳｉＣ基板を用いた半導体装置は、パワー半導体装置や高速動作可能な半導体装置として注目されている。例えば、ＳｉＣ−ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のように、ＳｉＣをチャネルとして用いることにより、高温動作可能で、高耐圧かつ低損失な半導体装置が実現できる。また、ＳｉＣ基板の表面にグラフェン等を形成することで、高周波動作可能な半導体装置を実現できる。
【０００３】
ＳｉＣ−ＭＯＳＦＥＴでは、チャネル領域の移動度を向上させるため、（０００−１）面を主面とするＳｉＣ基板を用いることが知られている（例えば特許文献１）。また、ＳｉＣ基板とゲート絶縁膜との接合面を巨視的には非極性面とし微視的には非極性面とＳｉ面およびＣ面の面が優勢な極性面とすることが知られている（例えば特許文献２）。
【０００４】
ＳｉＣ基板上に形成された絶縁膜に燐を添加することによりＳｉＣ基板と絶縁膜との界面の欠陥を低減できることが知られている（例えば特許文献３）。ゲート閾値電圧の変動を抑制するため、ＳｉＣ基板上のゲート絶縁膜に電荷捕獲特性有する積層絶縁膜を用いることが知られている（例えば特許文献４）。
【０００５】
六方晶系の６Ｈ−ＳｉＣ基板上に立方晶系の３Ｃ−ＳｉＣ膜を形成し、電子を３Ｃ−ＳｉＣ膜に局在させることで高速動作に優れた半導体装置を提供することが知られている（例えば特許文献５）。４Ｈ−ＳｉＣ基板上に３Ｃ−ＳｉＣからなるゲート絶縁膜を形成することが知られている（例えば特許文献６）。ＳｉＣ基板の最密面に対して微傾斜した表面上で、結晶構造を横方向に伝搬させるステップ制御エピタキシー法が知られている（例えば非特許文献１）。
【０００６】
ＳｉＣ基板上にグラフェン層を有する半導体装置の製造方法として、ＳｉＣ基板を１１００℃以上に加熱しＳｉＣを還元することで、グラフェン層を形成することが知られている（非特許文献２）。また、ＳｉＣ基板上の自然酸化膜の酸化皮膜を除去することによりＳｉＣ基板のＳｉ面を露出させる。次いでＳｉ面を酸化させることでＳｉＯ２層を形成し、真空下加熱することでＳｉＣ基板上にグラフェン層を形成することが知られている（例えば特許文献７）。ＳｉＣ基板を不活性な雰囲気で加熱することで、ＳｉＣ基板表面のＳｉを蒸発させグラフェン層を形成することが知られている（例えば特許文献８および９）。グラフェン層を水素化処理することが知られている（例えば特許文献１０）。
【０００７】
ＳｉＣ基板を加熱してＳｉＣ基板上に炭素バッファを形成し、その後水素を供給することで炭素バッファとＳｉＣ基板のＳｉとの結合を切断する。その後ＳｉＣ基板表面のＳｉを水素で終端する。真空中で加熱することで、グラフェン層中の炭化水素を除去することが知られている（特許文献１１）。ＳｉＣ基板表面の自然酸化膜を除去することで、ＳｉＣ基板のＣ面を露出させる。Ｃ面上にＳｉＣ層を形成する。その後アルゴンガス雰囲気下で加熱することでグラフェン層を形成することが知られている（例えば特許文献１２）。
【０００８】
ＳｉＣ基板上のＳｉＯ２皮膜とＳｉＣ基板との間にＣ原子を偏析させ、ＳｉＣ基板表面にＣが過剰な状態とする。ＳｉＣ表面をＳｉが昇華しない温度で加熱することで、グラフェン層を形成することが知られている（例えば特許文献１３）。Ｓｉ基板上にＳｉＣ層を形成し、ＳｉＣ層の表面を水素ガスを用い熱処理する。その後グラフェン層を形成することが知られている（例えば特許文献１４）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００４−２２８７８号公報
【特許文献２】国際公開第２００９／０６３８４４号
【特許文献３】国際公開第２０１１／０７４２３７号
【特許文献４】国際公開第２０１３／１４５０２３号
【特許文献５】特開２００４−１５２８１３号公報
【特許文献６】特開２０１３−１９７１６７号公報
【特許文献７】国際公開第２０１０／０２３９３４号
【特許文献８】特開２０１５−１１０４８５号公報
【特許文献９】国際公開第２０１３／１２５６６９号
【特許文献１０】特開２０１３−５１００７１号公報
【特許文献１１】特開２０１４−１６２６８３号公報
【特許文献１２】特開２０１４−１５２０５１号公報
【特許文献１３】特開２０１３−１８０９３０号公報
【特許文献１４】特開２０１４−２４０１７３号公報
【非特許文献】
【００１０】
【非特許文献１】Ext. Abstr. of the 19th Conf. on Solid State Devices and Materials, Tokyo(1987), p.227.
【非特許文献２】Nature Materials Vol. 8, pp171-172 (2009)
【発明の概要】
【発明が解決しようとする課題】
【００１１】
以上のように、ＳｉＣ−ＭＯＳＦＥＴにおいて、移動度向上や界面準位の低減等の検討が進められている。また、ＳｉＣ基板上に欠陥が少なく良好なグラフェン層を形成することが検討されている。しかしながら、単結晶ＳｉＣ基板の表面に接する膜を形成した場合に、膜が接する単結晶ＳｉＣ基板の表面の好ましい構造について検討されていない。
【００１２】
本発明は、上記課題に鑑みなされたものであり、膜が接する単結晶ＳｉＣ層の表面を適切な面とすることを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、六方最密構造と立方最密構造との両方を含む単結晶ＳｉＣ層と、前記単結晶ＳｉＣ層上に設けられＳｉＣと異なる材料を含む膜と、を備え、前記膜が接する前記単結晶ＳｉＣ層の表面は、最も前記表面側の原子のサイト位置と前記表面から３層目の前記原子のサイト位置とが同じであるＨＣＰ表面と、最も前記表面側の前記原子のサイト位置と前記表面から３層目の前記原子のサイト位置とが異なるＣＣＰ表面と、のうちいずれか一方のみが露出する面であるＳｉＣ構造体である。
【００１４】
本発明は、六方最密構造と立方最密構造との両方を含む単結晶ＳｉＣ層の表面を最も前記表面側の原子のサイト位置と前記表面から３層目の前記原子のサイト位置とが同じであるＨＣＰ表面と、最も前記表面側の前記原子のサイト位置と前記表面から３層目の前記原子のサイト位置とが異なるＣＣＰ表面と、のうちいずれか一方のみが露出する面とする工程と、前記ＨＣＰ表面と前記ＣＣＰ表面とのうちいずれか一方のみが露出する面に接するようにＳｉＣと異なる膜を形成する工程と、を含むＳｉＣ構造体の製造方法である。
【発明の効果】
【００１５】
本発明によれば、膜が接する単結晶ＳｉＣ層の表面を適切な面とすることができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、４Ｈ−ＳｉＣ基板を有するＳｉＣ構造体の断面模式図である。
【図２】図２は、３Ｃ−ＳｉＣ基板を有するＳｉＣ構造体の断面模式図である。
【図３】図３は、２Ｈ−ＳｉＣ基板を有するＳｉＣ構造体の断面模式図である。
【図４】図４は、最表面がＣＣＰ表面である４Ｈ−ＳｉＣ基板を有する実施形態１に係るＳｉＣ構造体の断面模式図である。
【図５】図５は、最表面がＨＣＰ表面である４Ｈ−ＳｉＣ基板を有する実施形態１に係るＳｉＣ構造体の断面模式図である。
【図６】図６は、最表面がＣＣＰ表面である６Ｈ−ＳｉＣ基板を有する実施形態１に係るＳｉＣ構造体の断面模式図である。
【図７】図７は、最表面がＨＣＰ表面である６Ｈ−ＳｉＣ基板を有する実施形態１に係るＳｉＣ構造体の断面模式図である。
【図８】図８は、最表面がＣＣＰ表面である６Ｈ−ＳｉＣ基板を有する実施形態１に係るＳｉＣ構造体の断面模式図である。
【図９】図９（ａ）および図９（ｂ）は、実施形態２に係るＳｉＣ構造体の製造方法を示す断面図である。
【図１０】図１０（ａ）および図１０（ｂ）は、実施形態３に係るＳｉＣ構造体の製造方法を示す断面図である。
【図１１】図１１（ａ）から図１１（ｄ）は、実施形態５に係るＳｉＣ構造体の製造方法を示す断面図である。
【図１２】図１２は、実施形態６に係る半導体装置の断面図である。
【図１３】図１３（ａ）および図１３（ｂ）は、それぞれ水素処理なしサンプルおよび水素処理ありサンプルのＡＦＭ画像を示す図である。
【図１４】図１４（ａ）および図１４（ｂ）は、それぞれ水素処理なしサンプルおよび水素処理ありサンプルのＤ／Ｇの２次元マッピング像である。
【発明を実施するための形態】
【００１７】
［本願発明の実施形態の説明］
最初に本願発明の実施形態の内容を列記して説明する。
【００１８】
本願発明は、六方最密構造と立方最密構造との両方を含む単結晶ＳｉＣ層と、前記単結晶ＳｉＣ層上に設けられＳｉＣと異なる材料を含む膜と、を備え、前記膜が接する前記単結晶ＳｉＣ層の表面は、最も前記表面側の原子のサイト位置と前記表面から３層目の前記原子のサイト位置とが同じであるＨＣＰ表面と、最も前記表面側の前記原子のサイト位置と前記表面から３層目の前記原子のサイト位置とが異なるＣＣＰ表面と、のうちいずれか一方のみが露出する面であるＳｉＣ構造体である。これにより、単結晶ＳｉＣ層の表面の電位分布が均一になり、膜が接する単結晶ＳｉＣ層の表面を適切な面とすることができる。
【００１９】
前記表面は、ステップ構造を有することが好ましい。これにより、膜が接する単結晶ＳｉＣ層の表面を適切な面とすることができる。
【００２０】
前記膜はグラフェン層であることが好ましい。これにより、グラフェン層内のキャリアの移動度を向上できる。
【００２１】
前記表面はＳｉ極性面であることが好ましい。これにより、単結晶ＳｉＣ層の表面をＨＣＰ表面およびＣＣＰ表面のうちいずれか一方のみが露出する面とすることができる。
【００２２】
本願発明は、上記ＳｉＣ構造体を含む半導体装置である。これにより、半導体装置の性能を向上させることができる。
【００２３】
本願発明は、六方最密構造と立方最密構造との両方を含む単結晶ＳｉＣ層の表面を最も前記表面側の原子のサイト位置と前記表面から３層目の前記原子のサイト位置とが同じであるＨＣＰ表面と、最も前記表面側の前記原子のサイト位置と前記表面から３層目の前記原子のサイト位置とが異なるＣＣＰ表面と、のうちいずれか一方のみが露出する面とする工程と、前記ＨＣＰ表面と前記ＣＣＰ表面とのうちいずれか一方のみが露出する面に接するようにＳｉＣと異なる膜を形成する工程と、を含むＳｉＣ構造体の製造方法である。これにより、膜が接する単結晶ＳｉＣ層の表面を適切な面とすることができる。
【００２４】
前記単結晶ＳｉＣ層の表面を前記ＨＣＰ表面と前記ＣＣＰ表面とのうちいずれか一方のみが露出する面とする工程は、ＳｉおよびＣのいずれか一方で終端された原子ステップ端が前記ＳｉおよびＣの他方で終端された原子ステップ端より速くエッチングされるように前記単結晶ＳｉＣ層の表面をエッチングする工程を含むことが好ましい。これにより、膜が接する単結晶ＳｉＣ層の表面をＨＣＰ表面およびＣＣＰ表面のうちいずれか一方のみが露出する面とすることができる。
【００２５】
前記単結晶ＳｉＣ層の表面を前記ＨＣＰ表面と前記ＣＣＰ表面とのうちいずれか一方のみが露出する面とする工程は、ＳｉおよびＣのいずれか一方で終端された原子ステップ端が前記ＳｉおよびＣの他方で終端された原子ステップ端より速くエピタキシャル成長されるように、前記単結晶ＳｉＣ層上にＳｉＣをエピタキシャル成長する工程を含むことが好ましい。これにより、膜が接する単結晶ＳｉＣ層の表面をＨＣＰ表面およびＣＣＰ表面のうちいずれか一方のみが露出する面とすることができる。
【００２６】
前記単結晶ＳｉＣ層の表面を前記ＨＣＰ表面と前記ＣＣＰ表面とのうちいずれか一方のみが露出する面とする工程は、４Ｈ−ＳｉＣである前記単結晶ＳｉＣ層の表面を前記ＨＣＰ表面と前記ＣＣＰ表面とのうち前記ＣＣＰ表面のみが露出する面とする工程と、前記ＣＣＰ表面のみが露出する面のＳｉ原子を昇華させることで、前記単結晶ＳｉＣ層上に奇数分子層のグラフェン層を形成する工程と、前記奇数分子層のグラフェン層を除去することで、前記単結晶ＳｉＣ層の表面を前記ＨＣＰ表面と前記ＣＣＰ表面とのうち前記ＨＣＰ表面のみが露出する面とする工程と、を含むことが好ましい。これにより、膜が接する単結晶ＳｉＣ層の表面をＨＣＰ表面およびＣＣＰ表面のうちＨＣＰ表面のみが露出する面とすることができる。
【００２７】
前記単結晶ＳｉＣ層の表面をエッチングする工程は、前記単結晶ＳｉＣ層の表面を水素ガス雰囲気において３５０℃以上かつ６００℃以下で熱処理する工程を含むことが好ましい。これにより、膜が接する単結晶ＳｉＣ層の表面をＨＣＰ表面およびＣＣＰ表面のうちＣＣＰ表面のみが露出する面とすることができる。
【００２８】
前記膜を形成する工程は、前記単結晶ＳｉＣ層の表面のＳｉ原子を昇華させることで、前記単結晶ＳｉＣ層上にグラフェン層を形成する工程を含むことが好ましい。これにより、欠陥の少ないグラフェン層を形成できる。
【００２９】
［本願発明の実施形態の詳細］
【００３０】
本発明の実施形態にかかる半導体装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００３１】
単結晶ＳｉＣ基板では、六方最密構造と立方最密構造とが［０００１］方向に周期的に積層される。積層される構造の組み合わせによって、２５０種類を越える結晶多形が存在する。このような単結晶ＳｉＣ基板では（０００１）または（０００−１）表面に六方最密構造が露出した面と立方最密構造が露出した面とが存在する。以下、六方最密構造が露出した面をＨＣＰ表面とし、立方最密構造が露出した面をＣＣＰ表面とする。ＨＣＰ表面とＣＣＰ表面の詳細は後述する。
【００３２】
これまで、単結晶ＳｉＣ基板の最表面に特定の元素（ＳｉまたはＣ）で終端された極性面については検討されている。しかし、単結晶ＳｉＣ基板の最表面がＨＣＰ表面であるかＣＣＰ表面であるかの観点で検討されていない。発明者は、この観点で考察した。
【００３３】
図１は、４Ｈ−ＳｉＣ基板を有するＳｉＣ構造体の断面模式図である。主面は（０００１）面であり、（１１−２０）面から見た断面図である。図１に示すように、（０００１）を主面とする単結晶ＳｉＣ基板１０上に膜２０が設けられている。ＳｉＣ基板１０にはＣ（炭素）原子１６とＳｉ（シリコン）原子１８が結合されている。４Ｈ−ＳｉＣ基板では、Ｓｉ原子１８とＣ原子１６とからなる分子４０のサイトとして、ｈ−サイト（六方晶サイト）とｋ−サイト（立方サイト）が１層おきに積層されている。
【００３４】
分子４０のサイト位置はＡ、ＢおよびＣの異なる３つの位置がある。分子４０のサイトの位置がＡ、ＢおよびＣのとき、それぞれＡ、ＢおよびＣ−サイト層とする。図１では、最上層のＳｉ原子１８は、Ｃ−サイト層である。２層目はＡ−サイト層である。３層目以降順次Ｂ、Ａ、ＣおよびＡ−サイト層である。ｋ−サイトは、Ａ−サイト層であり、上のサイト層がＢ−サイト層のとき下のサイト層はＣ−サイト層である。上のサイト層がＣ−サイト層のとき下のサイト層はＢ−サイト層である。つまり、ｋ−サイトでは、下から順にＢ−サイト層、Ａ−サイト層およびＣ−サイト層と、サイト位置が順にシフトしている。ｈ−サイトは、Ｂ−サイト層またはＣ−サイト層であり、上下のサイト層はＡ−サイト層である。このように、ｈ−サイトでは上下のサイト層が同じである。つまり、ｈ−サイトでは、サイト位置が順にシフトせず、サイト位置が反転している。
【００３５】
ｈ−サイトとその上下のサイト層、すなわちＡ−サイト層、Ｂ−サイト層（またはＣ−サイト層）、およびＡ−サイト層のように上下のサイト層が同じ構造、を六方最密構造３２という。一方、ｋ−サイトとその上下のサイト層、すなわちＢ−サイト層、Ａ−サイト層、およびＣ−サイト層のようにサイト位置が順にシフトしている構造を立方最密構造３４という。
【００３６】
ＨＣＰ表面１２では、最も表面側のＳｉ原子１８と表面から３層目のＳｉ原子１８のサイト位置が同じである。例えば、図１の左側のＨＣＰ表面１２では、最表面のＳｉ原子１８のサイト位置はＡサイトであり、表面から２層目のＳｉ原子１８のサイト位置はＢサイト、表面から３層目のＳｉ原子１８のサイト位置はＡサイトである。ＣＣＰ表面１４では、最も表面側のＳｉ原子１８と表面から３層目のＳｉ原子１８のサイト位置が異なっている。例えば、図１の左側のＣＣＰ表面１４は、最表面のＳｉ原子１８のサイト位置はＣサイトであり、表面から２層目のＳｉ原子１８のサイト位置はＡサイト、表面から３層目のＳｉ原子１８のサイト位置はＢサイトである。最も表面側の原子がＣ原子１６の場合（すなわち表面がＣ極性面の場合）も同様である。ＨＣＰ表面１２およびＣＣＰ表面１４は最密面となる。ＳｉＣ基板１０の表面は１原子層の範囲で平坦ということはなく、ステップ構造となる。このため、ＳｉＣ基板１０の表面は、ＨＣＰ表面１２とＣＣＰ表面１４が混在する。これにより、膜２０は、ＨＣＰ表面１２とＣＣＰ表面１４の両方に接する。
【００３７】
立方最密構造３４は反転対称性があるが六方最密構造３２は反転対称性が損なわれている。このため、立方最密構造３４ではほとんど自然分極しないが、六方最密構造３２では自然分極が発生する。したがって、ＨＣＰ表面１２上とＣＣＰ表面１４上とでは電荷密度が異なる。同一面上にＨＣＰ表面１２とＣＣＰ表面１４が混在すると、電位分布が不均一となる。これにより、例えばショットキー電極の障壁高さの制御が難しくなる、ＭＯＳＦＥＴのしきい値電圧が局所的に変動する、またはＭＯＳＦＥＴのチャネル領域またはＳｉＣ基板上の膜においてキャリアが散乱を受け移動度が低下する、等の問題が生じる。
【００３８】
膜２０をほぼ全てＣＣＰ表面１４に接するようにするため、単結晶ＳｉＣ基板１０を３Ｃ−ＳｉＣ基板とすることが考えられる。図２は、３Ｃ−ＳｉＣ基板を有するＳｉＣ構造体の断面模式図である。図２に示すように、単結晶ＳｉＣ基板１０のサイト層は、最表面から順にＣ、Ａ、Ｂ、ＣおよびＡ−サイト層である。これにより、３Ｃ−ＳｉＣ基板では、全てのサイトがｋ−サイトであり、立方最密構造３４である。このため、膜２０が接する表面は全てＣＣＰ表面１４である。
【００３９】
また、膜２０をほぼ全てＨＣＰ表面１２に接するようにするため、単結晶ＳｉＣ基板１０を２Ｈ−ＳｉＣ基板とすることが考えられる。図３は、２Ｈ−ＳｉＣ基板を有するＳｉＣ構造体の断面模式図である。図３に示すように、単結晶ＳｉＣ基板１０のサイト層は、最表面から順にＣ、Ａ、Ｃ、Ａ、ＣおよびＡ−サイト層である。これにより、２Ｈ−ＳｉＣ基板では全てのサイトがｈ−サイトであり、六方最密構造３２であるこのため、膜２０が接する表面は全てＨＣＰ表面１２である。
【００４０】
このように、３Ｃ−ＳｉＣ基板または２Ｈ−ＳｉＣ基板を用いることにより、膜２０が接する表面をＣＣＰ表面１４またはＨＣＰ表面１２に固定できる。しかしながら、３Ｃ−ＳｉＣ基板はバンドギャップが小さく、高耐圧な半導体装置の作製には好ましくない。また、高抵抗なＳｉＣ基板を用いる用途にも相応しくない。２Ｈ−ＳｉＣ基板は再現よく製造することが難しい。
【００４１】
製造が容易なＳｉＣ基板は４Ｈ−ＳｉＣ基板および６Ｈ−ＳｉＣ基板等のｈ−サイトとｋ−サイトとが周期的に積層した構造である、この構造で、ＳｉＣ基板１０の最表面をＣＣＰ表面１４またはＨＣＰ表面１２とするためには、ＳｉＣ基板１０の最表面を完全に最密面とし、完全に平坦とすることになる。しかしながら、このような、完全に最密面でありかつ平坦な面を作製することは困難である。
【００４２】
以下、上記課題を解決する実施形態を説明する。
【００４３】
［実施形態１］
図４は、最表面がＣＣＰ表面である４Ｈ−ＳｉＣ基板を有する実施形態１に係るＳｉＣ構造体の断面模式図である。図４に示すように、（０００１）を主面とする単結晶ＳｉＣ基板１０上に膜２０が設けられている。単結晶ＳｉＣ基板１０のサイト層順は図１と同じであり、４Ｈ−ＳｉＣ基板では、ｋ−サイトとｈ−サイトが１層おきに積層されている。ステップの段差が２分子層（２サイト）毎に設けられている。ＳｉＣ基板１０の表面は、ＣＣＰ表面１４となり、膜２０は、ＣＣＰ表面１４に接しＨＣＰ表面１２には接していない。その他の構成は図１と同じであり説明を省略する。
【００４４】
図５は、最表面がＨＣＰ表面である４Ｈ−ＳｉＣ基板を有する実施形態１に係るＳｉＣ構造体の断面模式図である。図５に示すように、ステップの段差が２分子層毎に設けられている。ＳｉＣ基板１０の表面は、ＨＣＰ表面１２となり、膜２０は、ＨＣＰ表面１２に接しＣＣＰ表面１４には接していない。その他の構成は図４と同じであり説明を省略する。
【００４５】
図４および図５のように、４Ｈ−ＳｉＣ基板では、ステップ構造を偶数分子層毎とすることで、最表面をＣＣＰ表面１４またはＨＣＰ表面１２にできる。
【００４６】
図６は、最表面がＣＣＰ表面である６Ｈ−ＳｉＣ基板を有する実施形態１に係るＳｉＣ構造体の断面模式図である。図６に示すように、単結晶ＳｉＣ基板１０のサイト層は、最表面から順にＡ、Ｂ、Ｃ、Ａ、Ｃ、Ｂ、ＡおよびＢ−サイト層である。これにより、６Ｈ−ＳｉＣでは、２層のｋ−サイトと１層のｈ−サイトが周期的に積層されている。ステップの段差が３分子層毎に設けられている。ＳｉＣ基板１０の表面は、ＣＣＰ表面１４となり、膜２０は、ＣＣＰ表面１４に接しＨＣＰ表面１２には接していない。その他の構成は図１と同じであり説明を省略する。
【００４７】
図７は、最表面がＨＣＰ表面である６Ｈ−ＳｉＣ基板を有する実施形態１に係るＳｉＣ構造体の断面模式図である。図７に示すように、ステップが３分子層毎に設けられている。ＳｉＣ基板１０の表面は、ＨＣＰ表面１２となり、膜２０は、ＨＣＰ表面１２に接しＣＣＰ表面１４には接していない。その他の構成は図６と同じであり説明を省略する。
【００４８】
図８は、最表面がＣＣＰ表面である６Ｈ−ＳｉＣ基板を有する実施形態１に係るＳｉＣ構造体の断面模式図である。図８に示すように、ステップの段差が２原子層と１層との交互に設けられている。ＳｉＣ基板１０の表面は、ＣＣＰ表面１４となり、膜２０は、ＣＣＰ表面１４に接しＨＣＰ表面１２には接していない。
【００４９】
図６および図７のように、６Ｈ−ＳｉＣ基板では、ステップの段差を３の倍数分子層毎とすることで、最表面をＣＣＰ表面１４またはＨＣＰ表面１２にできる。また、図８のように、ステップの段差を２分子層と１分子層を組み合わせることで、ＳｉＣ基板１０の表面を、ＣＣＰ表面１４とすることもできる。
【００５０】
実施形態１によれば、４Ｈ−ＳｉＣ基板または６Ｈ−ＳｉＣ基板のように六方最密構造３２と立方最密構造３４との両方を含む単結晶ＳｉＣ基板１０（すなわち単結晶ＳｉＣ層）と、ＳｉＣ基板１０上に設けられＳｉＣと異なる材料を含む膜２０と、を備えている。膜２０が接する単結晶ＳｉＣ基板１０の表面は、ＨＣＰ表面１２およびＣＣＰ表面１４のうちいずれか一方のみが露出する面である。このように、膜２０の接する面がＣＣＰ表面１４のみまたはＨＣＰ表面１２のみとなる。これにより、ＳｉＣ基板１０の表面の電位分布が均一になる。例えば、膜２０をゲート絶縁膜とし、ＭＯＳＦＥＴを作製する場合、しきい値電圧の局所的な変動が抑制できる。また、膜２０を金属膜としてショットキー電極を形成する障壁高さの制御が可能となる。さらに、ＭＯＳＦＥＴのチャネル領域またはＳｉＣ基板上の膜（例えばグラフェン層）における電位分布に起因したキャリアの散乱を抑制できる。よって、移動度を向上できる。このように、膜２０が接する単結晶ＳｉＣ基板１０の表面を適切にできる。
【００５１】
単結晶ＳｉＣ層は、単結晶ＳｉＣ基板１０でもよいし、基板上にエピタキシャル成長されたＳｉＣ層でもよい。膜２０は、例えば酸化シリコン、窒化シリコンまたは窒化酸化シリコン等の絶縁膜、炭素または珪素を主成分とする膜、または金属膜である。膜２０は、グラフェン層等の２次元物質とすることができる。
【００５２】
図４から図８のように、単結晶ＳｉＣ基板１０の表面はステップ構造を有する場合にも最表面をＣＣＰ表面１４またはＨＣＰ表面１２とする。これにより、製造が容易な４Ｈ−ＳｉＣ基板または６Ｈ−ＳｉＣ基板を用いることができる。また、表面が（０００１）面からオフしたオフ基板を用いることができる。さらに、ＳｉＣ基板１０の結晶多形の制限を受けることなく、ＳｉＣ基板１０の表面を再現性よく実現できる。
【００５３】
本実施形態の効果を発現させるためには、ＨＣＰ表面１２およびＣＣＰ表面１４のうちＨＣＰ表面１２（またはＣＣＰ表面１４）の割合が９０％であればよい。この割合は９５％以上が好ましく、９８％以上はより好ましい。
【００５４】
［実施形態２］
実施形態２はＳｉＣ構造体の製造方法の例であり、ＳｉＣをエッチングすることにより、ＳｉＣ基板の表面をＣＣＰ表面１４とする方法である。図９（ａ）および図９（ｂ）は、実施形態２に係るＳｉＣ構造体の製造方法を示す断面図である。図９（ａ）に示すように、ＳｉＣ基板１０は４Ｈ−ＳｉＣ基板であり、ｋ−サイトとｈ−サイトが交互に積層されている。以下の説明のため、表面側からｋ１、ｈ１、ｋ２、ｈ２、およびｋ３−サイトとする。表面はエネルギーが最小となるように未結合手が原子あたり１本となる。図９の例では、最表面（ｋ１の上の面）はＳｉ極性面となる。なお、図９においてＳｉ原子１８とＣ原子１６が逆の場合は最表面がＣ極性面となる。
【００５５】
ＳｉＣ基板１０は完全に平坦ではないので、ステップか現れる。ステップ端（すなわち端面）の原子は、図９（ａ）の最表面ではＣ原子１６となる。これをＣステップという。ｋ１の上側のステップ端はＣステップである。ｋ１の下側のステップ端（ｈ１の上側のステップ端）はＣステップである、ｈ１の下側のステップ端（ｋ２の上側のステップ端）はＳｉステップとなる。このように、ｋ−サイトの上下のステップ端は同じ原子のステップ端であり、ｈ−サイトの上下のステップ端は異なるステップ端となる。４Ｈ−ＳｉＣ基板では、ＣステップとＳｉステップとが２層置きとなる。
【００５６】
Ｃステップの表面エネルギーＥＣは、Ｓｉステップの表面エネルギーＥＳｉより高いことが知られている（例えばJournal of Crystal Growth Vol. 70 pp30-40 (1984)）．このため、ＳｉＣ基板１０をエッチング（または酸化）する雰囲気に暴露すると、図９（ａ）の矢印５２のようにＣステップがＳｉステップより優先的にエッチング（または酸化）される。
【００５７】
Ｃステップが早くエッチングされるとＳｉステップに近接し、最終的にＳｉステップとＣステップが重なる（ステップバンチング）。図９（ａ）のｋ１−サイトの上下のＣステップが速くエッチングされると、ｋ２−サイトの上のｋ１−サイトがエッチングされる。この結果、図９（ｂ）に示すように、ｋ１−サイトおよびｈ１−サイトのエッチングが進み、最表面はＣＣＰ表面１４となる。６Ｈ−ＳｉＣ基板等の結晶多型でも同様である。
【００５８】
Ｓｉステップの移動速度ｖＳｉは、ｖＳｉ＝Ａ・ｅｘｐ（−ＥＳｉ／ｋ／Ｔ）で表され、Ｃステップの移動速度ｖＣは、ｖＣ＝Ｂ・ｅｘｐ（−ＥＣ／ｋ／Ｔ）と表される。ここで、Ａ，Ｂは定数、ｋはボルツマン定数およびＴは絶対温度である。ＳｉＣ表面をＣＣＰ表面１４とするためには、ｖＣのｖＳｉに対す比を大きくすることが好ましい。すなわち、ｖＣ／ｖＳｉ＝Ａ／Ｂ・ｅｘｐ（（ＥＳｉ−ＥＣ）／ｋ／Ｔ）の値が大きいことが好ましい。ここで、ｖＣがｖＳｉより大きいことからＥＣ＜ＥＳｉである。よって、温度Ｔは低い方がｖＣ／ｖＳｉが大きくなる。ただし、温度Ｔが低くなると、ｖＣおよびｖＳｉが小さくなる。このため、温度Ｔはエッチング時間を考慮して設定する。
【００５９】
水素（Ｈ２）ガス雰囲気においてＳｉＣ表面をエッチングする（これを水素処理という）例を説明する。１５００℃を超える温度において、水素処理すると、ＣステップとＳｉステップはほぼ同じ速度でエッチングされてしまう。このため、実施形態１のＳｉＣ構造体を製造することができない。そこで、（０００１）面を最表面とする４Ｈ−ＳｉＣ基板を準備する。基板温度を５００℃とし、ＳｉＣ基板１０の表面を水素ガスに曝す。図９（ａ）および図９（ｂ）のように、ＣステップがＳｉステップより速くエッチングされる。ただし、ＣステップはＳｉステップを越えてエッチングされない。これにより、図９（ｂ）のように、ＳｉＣ基板１０の表面はＣＣＰ表面１４となる。
【００６０】
その後、ＳｉＣ基板１０の表面に膜２０を形成する。膜２０は、例えばＳｉＯ２膜またはグラフェン層等をＣＶＤ（Chemical Vapor Deposition）法を用い形成する。これにより、図４のＳｉＣ構造体が形成できる。
【００６１】
ＳｉＣ基板１０として６Ｈ−ＳｉＣ基板を準備し、同様に水素処理を行う。その後、ＳｉＣ基板１０の表面に膜２０を形成する。これにより、図６のＳｉＣ構造体が形成できる。
【００６２】
実施形態２において、ｖＣ／ｖＳｉを大きくするため、水素処理の温度は例えば６００℃以下が好ましく、５５０℃以下がより好ましく、５００℃以下がさらに好ましい。エッチング時間を確保するため、水素処理の温度は、３００℃以上が好ましく、４５０℃以上がより好ましい。水素雰囲気は、水素ガス１００％の雰囲気でもよいが、水素ガスと不活性ガスとの混合ガスでもよい。不活性ガスは、例えば窒化ガス、ヘリウムガス、アルゴンガス、ネオンガスもしくはキセノンガス、またはこれらの混合ガスである。水素雰囲気は大気圧でもよいが、大気圧より低い圧力または大気圧より高い圧力でもよい。
【００６３】
［実施形態３］
実施形態３はＳｉＣ構造体の製造方法の例であり、ＳｉＣを成長することにより、ＳｉＣ基板の表面をＣＣＰ表面１４とする方法である。図１０（ａ）および図１０（ｂ）は、実施形態３に係るＳｉＣ構造体の製造方法を示す断面図である。図１０（ａ）に示すように、図９（ａ）と同様に、ＣステップおよびＳｉステップが現れている。Ｃステップの表面エネルギーＥＣはＳｉステップの表面エネルギーＥＳｉより大きい。このため、矢印５４のようにＣステップはＳｉステップより優先的に成長する。例えば非特許文献２に記載されているようなステップ制御エピタキシーを行うと、ＣステップはＳｉステップより速く成長する。Ｃステップの成長がＳｉステップに追いつくと、ＣステップがＳｉステップと重なる。
【００６４】
図１０（ｂ）に示すように、ｋ１−サイトおよびｈ１−サイトの成長が進み、最表面はＣＣＰ表面１４となる。６Ｈ−ＳｉＣ基板等の結晶多型でも同様である。
【００６５】
Ｓｉステップの成長速度ｒＳｉは、ｒＳｉ＝α・ｅｘｐ（−ＥＳｉ／ｋ／Ｔ）で表され、Ｃステップの成長速度ｒＣは、ｒＣ＝β・ｅｘｐ（−ＥＣ／ｋ／Ｔ）と表される。ここで、α、βは定数、ｋはボルツマン定数およびＴは絶対温度である。ＳｉＣ表面をＣＣＰ表面１４とするためには、ｒＣのｒＳｉに対す比を大きくすることが好ましい。すなわち、ｒＣ／ｒＳｉ＝α／β・ｅｘｐ（（ＥＳｉ−ＥＣ）／ｋ／Ｔ）の値が大きいことが好ましい。よって、実施形態２と同様に、温度Ｔは低い方がｒＣ／ｒＳｉが大きくなる。ただし、温度Ｔが低くなると、ｒＣおよびｒＳｉが小さくなる、さらに過飽和度の増加により２次元核発生頻度が増加し結晶性が悪くなる。温度Ｔはこれらを考慮して設定する。
【００６６】
ＳｉＣを成長する例を説明する。例えば（０００１）面を表面とし最密面より［１１−２０］方向に８度傾斜している４Ｈ−ＳｉＣ基板を準備する。表面がオフしているため、ＳｉＣ基板の表面にはステップが現れる。基板温度を１６５０℃とし、ステップ制御エピタキシー法を用いＳｉＣを成長する。このとき、シラン（ＳｉＨ４）の流量を２０ｓｃｃｍ、プロパン（Ｃ３Ｈ８）の流量を１３ｓｃｃｍ、水素ガスの流量を２ｓｌｍとする。ＳｉＣ表面はシランおよびプロパンに曝される。これにより、ＳｉＣ基板上の原子ステップのフローが生じる。Ｃステップは、Ｓｉステップより速く横方向に成長する。ただし、ＣステップはＳｉステップを越えて成長できない。これにより、これにより、図１０（ｂ）のように、ＳｉＣ基板１０の表面はＣＣＰ表面１４となる。
【００６７】
その後、ＳｉＣ基板１０の表面に膜２０を形成する。これにより、図４のＳｉＣ構造体が形成できる。
【００６８】
ＳｉＣ基板１０として、（０００１）面を表面とし最密面より［１１−２０］方向に４度傾斜している６Ｈ−ＳｉＣ基板を準備する。上記と同様に、ステップ制御エピタキシー法を用いＳｉＣを成長する。その後、ＳｉＣ基板１０の表面に膜２０を形成する。これにより、図６または図８のＳｉＣ構造体が形成できる。
【００６９】
実施形態３において、ｒＣ／ｒＳｉを大きくするため、ＳｉＣの成長温度は１７００℃以下が好ましく、１６５０℃以下がより好ましい。ＳｉＣの結晶性を確保するため、ＳｉＣの成長温度は、１４５０℃以上が好ましく、１５５０℃以上がより好ましい。成長温度および材料ガスおよびその流量比は適宜設定できる。
【００７０】
実施形態２および３によれば、図９（ｂ）および図１０（ｂ）のように、六方最密構造３２と立方最密構造３４との両方を含む単結晶ＳｉＣ基板１０（単結晶ＳｉＣ層）の表面をＨＣＰ表面１２およびＣＣＰ表面１４のうちいずれか一方のみが露出する面とする。その後、ＨＣＰ表面１２およびＣＣＰ表面１４のうちいずれか一方のみが露出する面に接するようにＳｉＣと異なる膜２０を形成する。これにより、実施形態１のＳｉＣ構造体を製造できる。このようにして形成した膜２０が接する単結晶ＳｉＣ基板１０の表面は結晶格子の最密面（ＣＣＰ表面１４またはＨＣＰ表面１２）に略平行となる。また、単結晶ＳｉＣ基板１０の最表面は表面エネルギーの低いＳｉ極性面となる。
【００７１】
実施形態２のように、ＳｉおよびＣのいずれか一方で終端された原子ステップ端がＳｉおよびＣの他方で終端された原子ステップ端より速くエッチングされるように単結晶ＳｉＣ基板の表面をエッチングする。これにより、単結晶ＳｉＣ基板１０の表面をＨＣＰ表面１２およびＣＣＰ表面１４のうちいずれか一方のみが露出する面とすることができる。
【００７２】
単結晶ＳｉＣ基板１０の表面をエッチングは、単結晶ＳｉＣ基板１０の表面を水素ガス雰囲気において３００℃以上かつ６００℃以下で熱処理することにより行う。これにより、単結晶ＳｉＣ基板の最表面をＣＣＰ表面１４とすることができる。
【００７３】
実施形態３のように、ＳｉおよびＣのいずれか一方で終端された原子ステップ端がＳｉおよびＣの他方で終端された原子ステップ端より速くエピタキシャル成長されるように、単結晶ＳｉＣ基板１０上にＳｉＣをエピタキシャル成長する。これにより、単結晶ＳｉＣ基板１０の表面をＨＣＰ表面１２およびＣＣＰ表面１４のうちいずれか一方のみが露出する面とすることができる。
【００７４】
［実施形態４］
実施形態４は、ＳｉＣ基板上にグラフェン層を形成する例である。実施形態２および３において、膜２０を非特許文献１に記載の方法を用い、ＳｉＣ基板１０の表面のＳｉを昇華させることにより、ＳｉＣ基板１０上にグラフェン層を形成できる。最表面がＣＣＰ表面１４の４Ｈ−ＳｉＣ基板１０を用い、グラフェン層を奇数層形成すれば、ＳｉＣ基板１０の最表面はＨＣＰ表面１２となる。よって、グラフェン層をＨＣＰ表面１２上に形成することができる。最表面がＣＣＰ表面１４の４Ｈ−ＳｉＣ基板１０を用い、グラフェン層を偶数層形成すれば、ＳｉＣ基板１０の最表面はＣＣＰ表面１４となる。よって、グラフェン層をＣＣＰ表面１４上に形成することができる。
【００７５】
グラフェン層の層数を制御する因子は、ＳｉＣ表面からのＳｉの昇華速度である。低温かつＳｉ蒸気圧が低いほどＳｉの昇華は制御され、グラフェン層の層数を少なくできる。よって、ＳｉＣ基板１０を熱処理するときの温度および雰囲気中のＳｉの蒸気圧を精密に制御することで、ＳｉＣ基板１０上に単層のグラフェン層または２層のグラフェン層を形成することができる。最表面がＣＣＰ表面１４の４Ｈ−ＳｉＣ基板１０上に単層のグラフェン層を形成することで、ＨＣＰ表面１２に接するグラフェン層を形成できる。また、最表面がＣＣＰ表面１４の４Ｈ−ＳｉＣ基板１０上に２層のグラフェン層を形成することで、ＣＣＰ表面１４に接するグラフェン層を形成できる。これにより、ＳｉＣ基板１０表面の電位分布が均一になるため、グラフェン層内のキャリアの移動度を向上できる。また、グラフェン層の膜質を向上できる。
【００７６】
例えば、グラフェン層を形成するための熱処理条件は、アルゴン雰囲気で１６００℃である。熱処理温度は、１６００℃から１８００℃の範囲とすることができる。熱処理は、窒素ガスまたは希ガス等の不活性ガス雰囲気中、または真空中で行うことができる。
【００７７】
実施形態４のように、単結晶ＳｉＣ基板１０の表面のＳｉ原子を昇華させることで、単結晶ＳｉＣ基板１０上にグラフェン層を形成する。これにより、グラフェン層に形成される欠陥を抑制できる。また、グラフェン層が接する単結晶ＳｉＣ基板１０の表面はＣＣＰ表面１４またはＨＣＰ表面１２のため、グラフェン層が接する単結晶ＳｉＣ基板１０の表面の電位分布が均一になる。よって、グラフェン層内のキャリアの移動度を向上できる。
【００７８】
［実施形態５］
実施形態５は、ＨＣＰ表面１２上に膜を形成する方法を示す例である。図１１（ａ）から図１１（ｄ）は、実施形態５に係るＳｉＣ構造体の製造方法を示す断面図である。図１１（ａ）に示すように、４Ｈ−ＳｉＣ基板１０を用い、実施形態２または３の方法を用い、ＳｉＣ基板１０の最表面をＣＣＰ表面１４とする。図１１（ｂ）に示すように、実施形態４の方法を用い、ＳｉＣ基板１０の表面のＳｉを昇華させることにより、ＳｉＣ基板１０上にグラフェン層２２を形成する。グラフェン層２２は奇数層である。図１１（ｃ）に示すように、グラフェン層２２を剥離または酸化により除去する。これにより、ＳｉＣ基板１０の表面はＨＣＰ表面１２となる。図１１（ｄ）に示すように、ＳｉＣ基板１０上に膜２０を形成する。これにより、ＨＣＰ表面１２に接する膜２０が形成される。
【００７９】
実施形態５によれば、図１１（ａ）のように、４Ｈ−ＳｉＣ基板である単結晶ＳｉＣ基板１０の表面をＨＣＰ表面１２およびＣＣＰ表面１４のうちＣＣＰ表面１４のみが露出する面とする。図１１（ｂ）のように、ＣＣＰ表面１４のＳｉ原子を昇華させることで、単結晶ＳｉＣ基板１０上に奇数分子層のグラフェン層２２を形成する。図１１（ｃ）のように、奇数分子層のグラフェン層２２を除去することで、単結晶ＳｉＣ基板１０の表面をＨＣＰ表面１２およびＣＣＰ表面１４のうちＨＣＰ表面１２のみが露出する面とする。これにより、ＳｉＣ基板１０の表面をＨＣＰ表面１２とすることができる。
【００８０】
［実施形態６］
実施形態６は、半導体装置の例である。図１２は、実施形態６に係る半導体装置の断面図である。図１２に示すように、ＳｉＣ基板１０上にグラフェン層２０ａが形成されている。グラフェン層２０ａは、例えば実施形態４の方法で成膜する。グラフェン層２０ａ上にオーミック電極としてソース電極２４およびドレイン電極２５が設けられている。グラフェン層２０ａ上のソース電極２４とドレイン電極２５との間にゲート電極２８がゲート絶縁膜２６を介し設けられている。ソース電極２４およびドレイン電極２５は、例えばＮｉ層である。Ｎｉ層上にＡｕ層が設けられていてもよい。ゲート絶縁膜２６は、例えば酸化アルミニウム膜である。酸化アルミニウム膜上に酸化シリコン膜が設けられていてもよい。ゲート電極２８は、例えばゲート絶縁膜側からＴｉ層およびＡｕ層である。
【００８１】
グラフェン層２０ａが接するＳｉＣ基板の最表面はＣＣＰ表面１４およびＨＣＰ表面１２のうちいずれか一方のみである。これにより、グラフェン層２０ａ内の電子またはホール等のキャリアの移動度を向上できる。
【００８２】
ＳｉＣ基板１０を用いた半導体装置としては、ＳｉＣ基板１０に膜２０としてゲート絶縁膜を形成したＭＯＳＦＥＴ等でもよい。このように、半導体装置は実施形態１のＳｉＣ構造体を含む。例えば、膜２０がゲート絶縁膜の場合、その下層のＳｉＣ基板１０内に形成されるチャネル内のキャリアの移動度を向上できる。膜２０がゲート絶縁膜であるＭＯＳＦＥＴの場合、しきい値電圧の局所的な変動が抑制できる。また、ショットキーバリアダイオードの場合、膜２０が金属膜としてショットキー電極を形成する障壁高さの均一化が可能となる。よって、半導体装置の性能を向上させることができる。
【実施例】
【００８３】
（０００１）Ｓｉ面を有する４Ｈ−ＳｉＣ基板に水素処理を行った。水素処理は、水素ガスが１００％の大気圧雰囲気において、５００℃の処理温度で３００分行った。水素処理前後のサンプルについて、ＡＦＭ（Atomic Force Microscope）を用い観察した。
【００８４】
図１３（ａ）および図１３（ｂ）は、それぞれ水素処理なしサンプルおよび水素処理ありサンプルのＡＦＭ画像を示す図である。画像は１０μｍ×１０μｍの範囲である。図１３（ａ）に示すように、水素処理なしのサンプルでは、原子レベルのステップは観察できない。表面の算術平均粗さＲａ（ＪＩＳ  Ｂ０６０１−２００１）は１１．４８ｎｍであった。
【００８５】
図１３（ｂ）に示すように、水素処理を施したＳｉＣ表面には原子レベルのステップが観察できる。ＳｉＣ基板１０表面のＲａは０．４１６ｎｍであり、非常に平坦な表面が得られた。ステップの高さは約１ｎｍである。これは、（０００１）面の分子２層分に相当する。よって、ＳｉＣ基板１０の表面はＣＣＰ表面１４またはＨＣＰ表面１２のいずれか一方であると考えられる。ステップ端がほぼ平行なことから、表面エネルギーが小さいため安定したＳｉステップであると考えられる。これにより、ＳｉＣ基板１０の表面はＣＣＰ表面１４と考えられる。
【００８６】
次に、水素処理なしおよび水素処理ありのＳｉＣ基板上にグラフェン層を形成した。グラフェン層は、大気圧アルゴン雰囲気において１６００℃で１０分間の熱処理により形成した。グラフェン層をラマン分光法により評価した。ラマン分光スペクトルには、１５９０ｃｍ−１付近にピークを有するＧバンドと１３５０ｃｍ−１付近にピークを有するＤバンドが観察される。Ｇバンドは、炭素原子のｓｐ２結合に起因するスペクトルであり、炭素原子が六員環を形成しているときのバンドである。Ｄバンドは六員環の一部に未結合手のあるときのバンドである。Ｇバンドのピーク強度に対するＤバンドのピーク強度の比Ｄ／Ｇが大きくなると欠陥が多くなることに対応する。
【００８７】
図１４（ａ）および図１４（ｂ）は、それぞれ水素処理なしサンプルおよび水素処理ありサンプルのＤ／Ｇの２次元マッピング像である。５００μｍ×５００μｍの範囲におけるＤ／Ｇの分布を示している。薄い色はＤ／Ｇが大きく濃い色はＤ／Ｇが小さいことを示している。図１４（ａ）および図１４（ｂ）に示すように、水素処理なしサンプルでは、色が薄くＤ／Ｇが大きい。Ｄ／Ｇの面内平均値は８６．３％である。水素処理ありサンプルでは、色が濃くＤ／Ｇが大きい。Ｄ／Ｇの面内平均値は４１．７％である。
【００８８】
このように、水素処理ありサンプルでは、グラフェン層内の欠陥が低減することがわかった。これは、ＳｉＣ基板１０の表面の最密構造が均一化することで、グラフェンを成膜するときの成長速度および／または配向方位が均一になったためと考えられる。このように、欠陥が少ないグラフェン層を用い半導体装置を製造することで、動作速度等の性能が向上する。
【００８９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００９０】
１０  ＳｉＣ基板
１２  ＨＣＰ表面
１４  ＣＣＰ表面
１６  Ｃ原子
１８  Ｓｉ原子
２０  膜
２０ａ、２２  グラフェン層
２４  ソース電極
２５  ドレイン電極
２６  ゲート絶縁膜
２８  ゲート電極
３２  六方最密構造
３４  立方最密構造
４０  分子
５２、５４  矢印
【図１】
2018035051.tif 000003
【図２】
2018035051.tif 000004
【図３】
2018035051.tif 000005
【図４】
2018035051.tif 000006
【図５】
2018035051.tif 000007
【図６】
2018035051.tif 000008
【図７】
2018035051.tif 000009
【図８】
2018035051.tif 000010
【図９】
2018035051.tif 000011
【図１０】
2018035051.tif 000012
【図１１】
2018035051.tif 000013
【図１２】
2018035051.tif 000014
【図１３】
2018035051.tif 000015
【図１４】
2018035051.tif 000016