(57)【要約】【課題】各種の遊技情報をホールコンピュータまで伝送ミスなく伝送できる簡素構成の遊技機を提供する。【解決手段】センサ信号に基づいて複数ビット長のパラレル検出情報を生成し、このパラレル検出情報に基づいたシリアル信号を出力する主制御基板２１のマイコン２１ａ及び送信回路ＴＲと、主制御基板２１から外部端子基板２６にシリアル信号を伝送する一対の差動信号線と、伝送されたシリアル信号から複数ビット長のパラレル検出情報を復元すると共に、復元したパラレル検出情報を、１ビット毎に一対の伝送線を通してホールコンピュータＨＣ側のリレー回路ＲＬＹに伝送する受信回路ＲＶ及びフォトカプラＰＨと、を有する。【選択図】図６
2018033884.tif 000002
【特許請求の範囲】
【請求項１】
所定のスイッチ信号に基づいて抽選処理を実行し、その抽選結果に応じた遊技動作を実行可能な遊技機であって、
遊技機の所定の外部接続基板と、遊技ホールのホールコンピュータとが、複数対の伝送線を経由して接続され、
各種センサから受けるセンサ信号に基づいて、複数ビット長のパラレル検出情報を生成し、このパラレル検出情報に基づいたシリアル信号を出力する第１手段と、
ＤＣ結合またはコンデンサを経由するＡＣ結合による一対の差動信号線を通して、第１手段が生成したシリアル信号を外部接続基板に伝送する第２手段と、
第２手段によって伝送されたシリアル信号から複数ビット長のパラレル検出情報を復元すると共に、復元したパラレル検出情報を、１ビット毎に一対の伝送線を通して、ホールコンピュータ側のリレー回路に伝送する第３手段と、を有して構成されていることを特徴とする遊技機。
【請求項２】
外部接続基板には、パラレル検出情報のビット長に対応する個数のフォトカプラが配置され、各フォトカプラの出力が、リレー回路を駆動可能な接点信号として、各一対の伝送線に出力されている請求項１に記載の遊技機。
【請求項３】
第３手段は、復元したパラレル検出情報を判定して、正当と判定されるパラレル検出情報に限り、ホールコンピュータ側に伝送する請求項１又は２に記載の遊技機。
【請求項４】
第３手段は、復元したパラレル検出情報が、複数回連続して一致した場合に正当と判定する請求項３に記載の遊技機。
【請求項５】
第１手段を構成する第１制御基板には、パラレル検出情報を生成して第１回路に出力するコンピュータ回路と、コンピュータ回路の出力を取得して生成したシリアル信号を一対の差動信号線に出力する第１回路と、が搭載され、
第３手段を構成する外部接続基板には、一対の差動信号線から受けたシリアル信号をパラレル情報に変換して出力する第２回路が搭載されている請求項１に記載の遊技機。
【請求項６】
第１回路と第２回路は、同一構成の内部回路を有して構成され、
第１回路が送信モードで機能する一方、第２回路が受信モードで機能するよう回路設定されている請求項５に記載の遊技機。
【請求項７】
第１回路は、コンピュータ回路が出力するパラレル検出情報を、コンピュータ回路からの動作指示を受けることなく、所定の動作周期で繰り返し取得している請求項５又は６に記載の遊技機。
【請求項８】
第２回路は、他の回路からの動作開始指示を受けることなく、所定の動作周期で繰り返し、一対の差動信号線からシリアル信号を受信し、正当と判定されるパラレル情報をホールコンピュータ側に伝送している請求項５〜７の何れかに記載の遊技機。
【請求項９】
第１制御基板のコンピュータ回路は、パラレル検出情報を、１バイト単位で第１回路に出力する一方、
第１回路は、複数バイト長のパラレル検出情報を纏めてシリアル信号に変換して出力している請求項５〜８の何れかに記載の遊技機。
【請求項１０】
前記各種センサには、
定常レベルから検出レベルに変化したことに対応して、その変化を示す検出情報が第１回路に出力される第１種のセンサと、
検出レベルが所定時間継続したことを条件に、その継続を示す検出情報が第１回路に出力される第２種のセンサと、が含まれている請求項５〜９の何れかに記載の遊技機。
【請求項１１】
第１種のセンサには、
センサ信号が検出レベルに変化したことを示す検出情報が、所定の通報時間を経過すると、自動的に初期状態に戻されるセンサと、
センサ信号が検出レベルに変化した後、定常レベルに復帰しても、その後、規定時間を経過するまでは、それまでの出力が維持されるセンサと、が含まれている請求項１０に記載の遊技機。
【請求項１２】
前記各種センサには、
そのセンサ信号が、定常レベルから検出レベルに変化しても、他のセンサ信号に基づいて、その事態が無視されるセンサが含まれている請求項１〜１１の何れかに記載の遊技機。
【請求項１３】
複数のセンサから検出された複数種類の防犯情報が、一対の伝送線に重層的に包含されて伝送される請求項１〜１２の何れかに記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遊技動作に起因する抽選処理によって大当り状態を発生させる遊技機に関し、特に、各種の遊技情報を、ホールコンピュータまで伝送ミスなく伝送できる簡素な回路構成を有する遊技機に関する。
【背景技術】
【０００２】
パチンコ機などの弾球遊技機は、遊技盤に設けた図柄始動口と、複数の表示図柄による一連の図柄変動態様を表示する図柄表示部と、開閉板が開閉される大入賞口などを備えて構成されている。そして、図柄始動口に設けられた検出スイッチが遊技球の通過を検出すると入賞状態となり、遊技球が賞球として払出された後、図柄表示部では表示図柄が所定時間変動される。その後、７・７・７などの所定の態様で図柄が停止すると大当り状態となり、大入賞口が繰返し開放されて、遊技者に有利な遊技状態を発生させている。
【０００３】
このような遊技状態を発生させるか否かは、図柄始動口に遊技球が入賞したことを条件に実行される大当り抽選で決定されており、上記の図柄変動動作は、この抽選結果を踏まえたものとなっている。そのため、例えば、強力な永久磁石を使用して、遊技球を図柄始動口に不正入賞させる違法行為や、図柄始動口に配置された入賞口スイッチを誤動作させるべく、強力な電波を発射させる違法行為が懸念されるところである。
【０００４】
そこで、遊技盤の適所に磁気センサや電波センサを配置する構成が知られており、検出された異常は、専用の外部端子基板を経由して、遊技ホールのホールコンピュータに通報される構成がある（特許文献１〜特許文献４）。
【０００５】
また、ホールコンピュータにおいて、異常な賞球数などを迅速に検出するべく、遊技球の図柄始動口への入賞回数や、抽選処理の当選回数なども、逐一、外部端子基板を経由してホールコンピュータに連絡される場合もある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１４−２２３１４６号公報
【特許文献２】特開２０１４−０８７５５５号公報
【特許文献３】特開２０１３−１４６３９４号公報
【特許文献４】特開２０１２−２５４１９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記の通り、ホールコンピュータに伝送すべき情報は、多岐にわたるところ、伝送路を簡素化する構成が望まれる。但し、異常情報など、伝送情報の重要度は非常に高いので、万が一にも伝送ミスがあってはならず、伝送ミスを回避できる簡素な機器構成が強く望まれるところである。
【０００８】
また、違法行為を見逃してはならない反面、通常の遊技行為を不正遊技と誤認してはならず、したがって、ホールコンピュータに通報すべき違法事態の判定手法や、通報タイミングを最適化する必要もある。
【０００９】
本発明は、上記の着想に鑑みてなされたものであって、各種の遊技情報をホールコンピュータまで伝送ミスなく伝送できる簡素な回路構成を有する遊技機を提供することを課題とする。また、ホールコンピュータに通報すべきか否かの判定手法や、通報タイミングを最適化した遊技機を提供することを課題とする。
【課題を解決するための手段】
【００１０】
上記の課題を解決するため、本発明は、所定のスイッチ信号に基づいて抽選処理を実行し、その抽選結果に応じた遊技動作を実行可能な遊技機であって、遊技機の所定の外部接続基板と、遊技ホールのホールコンピュータとが、複数対の伝送線を経由して接続され、各種センサから受けるセンサ信号に基づいて、複数ビット長のパラレル検出情報を生成し、このパラレル検出情報に基づいたシリアル信号を出力する第１手段と、ＤＣ結合またはコンデンサを経由するＡＣ結合による一対の差動信号線を通して、第１手段が生成したシリアル信号を外部接続基板に伝送する第２手段と、第２手段によって伝送されたシリアル信号から複数ビット長のパラレル検出情報を復元すると共に、復元したパラレル検出情報を、１ビット毎に一対の伝送線を通して、ホールコンピュータ側のリレー回路に伝送する第３手段と、を有して構成されている。
【００１１】
好ましくは、外部接続基板には、パラレル検出情報のビット長に対応する個数のフォトカプラが配置され、各フォトカプラの出力が、リレー回路を駆動可能な接点信号として、各一対の伝送線に出力されている。また、第３手段は、復元したパラレル検出情報を判定して、正当と判定されるパラレル検出情報に限り、ホールコンピュータ側に伝送する。ここで、第３手段は、復元したパラレル検出情報が、複数回連続して一致した場合に正当と判定するのが好ましい。また、第２手段は、好適には、クロック信号線を使用することなく、シリアル信号を外部接続基板に伝送する。
【００１２】
また、第１手段を構成する第１制御基板には、パラレル検出情報を生成して第１回路に出力するコンピュータ回路と、コンピュータ回路の出力を取得して生成したシリアル信号を一対の差動信号線に出力する第１回路と、が搭載され、第３手段を構成する外部接続基板には、一対の差動信号線から受けたシリアル信号をパラレル情報に変換して出力する第２回路が搭載されているのが好ましい。ここで、第１回路と第２回路は、同一構成の内部回路を有して構成され、第１回路が送信モードで機能する一方、第２回路が受信モードで機能するよう回路設定されているのが好ましい。
【００１３】
第１回路は、コンピュータ回路が出力するパラレル検出情報を、コンピュータ回路からの動作指示を受けることなく、所定の動作周期で繰り返し取得するのが好ましい。好ましくは、第１回路は、生成したパラレル検出情報を、所定の動作周期で繰り返し出力しており、コンピュータ回路によるパラレル検出情報の出力周期は、第１回路の動作周期の５０倍以上、好ましくは１００倍以上とすべきである。なお、実施例は、第１回路の動作周期が２０μＳであり、パラレル検出情報の出力周期が４ｍＳであるので、第１回路の動作周期の２００倍である。
【００１４】
また、第２回路は、他の回路からの動作開始指示を受けることなく、所定の動作周期で繰り返し、一対の差動信号線からシリアル信号を受信し、正当と判定されるパラレル情報をホールコンピュータ側に伝送するのが好ましい。ここで、前記フォトカプラのターンオン時間と、ターンオフ時間は、第２回路の動作周期の２倍以上、好ましくは５倍以上であるのが好ましい。
【００１５】
なお、実施例では、フォトカプラのターンオン時間＝０．３ｍＳ程度と、ターンオフ時間＝０．１ｍＳ程度であるので、各々、第２回路の動作周期（２０μＳ）の５倍と１５倍となる。
【００１６】
また、第１制御基板のコンピュータ回路は、パラレル検出情報を、１バイト単位で第１回路に出力する一方、第１回路は、複数バイト長のパラレル検出情報を纏めてシリアル信号に変換して出力するのが好ましい。
【００１７】
前記各種センサには、定常レベルから検出レベルに変化したことに対応して、その変化を示す検出情報が第１回路に出力される第１種のセンサと、検出レベルが所定時間継続したことを条件に、その継続を示す検出情報が第１回路に出力される第２種のセンサと、が含まれているのが好ましい。
【００１８】
ここで、第１種のセンサには、センサ信号が検出レベルに変化したことを示す検出情報が、所定の通報時間を経過すると、自動的に初期状態に戻されるセンサと、センサ信号が検出レベルに変化した後、定常レベルに復帰しても、その後、規定時間を経過するまでは、それまでの出力が維持されるセンサと、が含まれているのが好ましい。
【００１９】
また、前記各種センサには、そのセンサ信号が、定常レベルから検出レベルに変化しても、他のセンサ信号に基づいて、その事態が無視されるセンサが含まれているのが好ましく、複数のセンサから検出された複数種類の防犯情報が、一対の伝送線に重層的に包含されて伝送されるのが好ましい。
【発明の効果】
【００２０】
上記の通り、本発明によれば、各種の遊技情報をホールコンピュータまで伝送ミスなく伝送できる簡素な回路構成を実現することができる。また、ホールコンピュータに通報すべきか否かの判定手法や、通報タイミングを最適化した遊技機を実現することができる。
【図面の簡単な説明】
【００２１】
【図１】本実施例のパチンコ機を示す斜視図である。
【図２】本実施例の遊技盤の概略正面図である。
【図３】本実施例の全体回路構成を示すブロック図である。
【図４】磁気センサの回路構成を示す図面である。
【図５】磁気センサの回路動作を説明する図面である。
【図６】主制御基板と外部端子基板に配置される送受信回路を示す回路図である。
【図７】外部端子基板の回路構成を示す回路図である。
【図８】主制御部のメイン処理を説明するフローチャートである。
【図９】主制御部のタイマ割込み処理を説明するフローチャートである。
【図１０】外部端子基板への出力処理の一部を説明するフローチャートである。
【図１１】外部端子基板への出力処理を説明するタイムチャートである。
【発明を実施するための形態】
【００２２】
以下、実施例に基づいて本発明を詳細に説明する。図１は、本実施例のパチンコ機ＧＭを示す斜視図である。このパチンコ機ＧＭは、島構造体に着脱可能に装着される矩形枠状の木製外枠１と、外枠１に固着されたヒンジ２を介して開閉可能に枢着される前枠３とで構成されている。
【００２３】
この前枠３には、遊技盤５が、裏側からではなく、表側からワンタッチコネクタを利用して着脱自在に装着され、その前側には、ガラス扉６と前面板７とが夫々開閉自在に枢着されている。ここで、ワンタッチコネクタとは、一の装着操作で複数の接点が接続状態となり、一の分離操作で複数の接点が分離状態となる接続コネクタＣ１〜Ｃ４（図３参照）を意味する。
【００２４】
ガラス扉６の外周には、ＬＥＤランプなどによる電飾ランプが、略Ｃ字状に配置されている。一方、ガラス扉６の下側には、スピーカが配置されている。
【００２５】
前面板７には、発射用の遊技球を貯留する上皿８が装着され、前枠３の下部には、上皿８から溢れ出し又は抜き取った遊技球を貯留する下皿９と、発射ハンドル１０とが設けられている。発射ハンドル１０は、その回動角度に応じた強度で動作する打撃槌によって遊技球が発射される。
【００２６】
ここで、打撃槌は、発射ソレノイドによって駆動されており、打撃槌が機能するまでの発射準備のため、球送りソレノイドが機能している。また、発射ハンドル１０には、発射ソレノイドの発射強度を調整可能な強度ボリュームと、遊技者が発射ハンドル１０に触れているか否かを検出するタッチセンサと、遊技者が発射停止を指示する発射停止スイッチと、が配置されている。
【００２７】
そして、発射ハンドル１０の回転位置を示す発射強度信号と、タッチセンサからのタッチセンサ信号と、停止スイッチ信号は、発射接続基板２７を経由して、発射制御基板２５に伝送されるよう構成されている（図３参照）。
【００２８】
一方、上皿８の外周面には、チャンスボタン１１が設けられている。このチャンスボタン１１は、遊技者の左手で操作できる位置に設けられており、遊技者は、発射ハンドル１０から右手を離すことなくチャンスボタン１１を操作できる。このチャンスボタン１１は、通常時には機能していないが、ゲーム状態がボタンチャンス状態となると内蔵ランプが点灯されて操作可能となる。なお、ボタンチャンス状態は、必要に応じて設けられるゲーム状態である。
【００２９】
上皿８の右部には、カード式球貸し機に対する球貸し操作用の操作パネル１２が設けられ、カード残額を３桁の数字で表示する度数表示部と、所定金額分の遊技球の球貸しを指示する球貸しスイッチと、ゲーム終了時にカードの返却を指令する返却スイッチとが設けられている。
【００３０】
図２に示すように、遊技盤５の表面には、金属製の外レールと内レールとからなるガイドレール１３が環状に設けられ、その略中央には、背面側に延びる中央開口ＨＯが設けられている。そして、中央開口ＨＯの奥底には、液晶カラーディスプレイで構成された表示装置ＤＳが配置されている。
【００３１】
また、表示装置ＤＳの前面に形成される空間には、演出可動体ＡＭＵ（可動役物）が昇降自在に配置されている。演出可動体ＡＭＵは、昇降機構ＡＬＶに保持されて昇降される固定部材ＦＩＸと、固定部材ＦＩＸに支持されて回転する回転部材ＲＯＴとで構成されている。
【００３２】
昇降機構ＡＬＶの昇降動作や、回転部材ＲＯＴの回転動作は、ステッピングモータで構成された演出モータＭ１〜Ｍｘの回転によって実現される。なお、通常時には、演出可動体ＡＭＵは、昇降機構ＡＬＶに吊り上げられた状態で待機している。
【００３３】
遊技領域の適所には、第１図柄始動口１４と、第２図柄始動口１５と、大入賞口１６と、普通入賞口１７と、ゲート１８が配設されている。これらの入賞口１４〜１８は、それぞれ内部に検出スイッチを有しており、遊技球の通過を検出できるようになっている。本実施例では、普通入賞口１７やゲート１８に突入した遊技球は、０．２秒以内に検出スイッチを通過するよう構成されており、それ以上、検出スイッチがＯＮ状態を維持する場合は、不正遊技の可能性も含んだ異常事態と考えることができる。
【００３４】
表示装置ＤＳは、大当り状態に係わる特定図柄を変動表示すると共に背景画像や各種のキャラクタなどをアニメーション的に表示する装置である。この表示装置ＤＳは、中央部に特別図柄表示部Ｄａ〜Ｄｃを有している。そして、特別図柄表示部Ｄａ〜Ｄｃでは、大当り状態の招来を期待させるリーチ演出が実行されたり、特別図柄表示部Ｄａ〜Ｄｃ及びその周りでは、当否結果を不確定に報知する予告演出などが実行される。
【００３５】
表示装置ＤＳの右上部に配置される普通図柄表示部１９は、普通図柄を表示するものであり、ゲート１８を通過した遊技球が検出されると、普通図柄が所定時間だけ変動し、遊技球のゲート１８の通過時点において抽出された抽選用乱数値により決定される停止図柄を表示して停止するようになっている。
【００３６】
第２図柄始動口１５は、左右一対の開閉爪を備えた電動式チューリップ（以下、電チューと略す）で開閉されるよう構成され、普通図柄表示部１９の変動後の停止図柄が当り図柄を表示した場合には、開閉爪が所定時間だけ、若しくは、所定個数の遊技球を検出するまで開放されるようになっている。
【００３７】
図示の通り、第２図柄始動口１５は、第１図柄始動口１４の直下に配置されており、電チューが開放制御されない限り、遊技球が入賞することはない。ここで、電動式チューは、不図示の第１ソレノイドが通電制御されて開放するので、第１ソレノイドの非通電時に、遊技球が第２図柄始動口１５に入賞した場合は、不正遊技の可能性が非常に高いことになる。
【００３８】
何れにしても、第１図柄始動口１４や、第２図柄始動口１５に遊技球が入賞すると、特別図柄表示部Ｄａ〜Ｄｃの表示図柄が所定時間だけ変動し、図柄始動口１４，１５への遊技球の入賞タイミングに応じた抽選結果に基づいて決定される停止図柄で停止する。なお、特別図柄表示部Ｄａ〜Ｄｃ及びその周りでは、一連の図柄演出の間に、予告演出が実行される場合がある。また、予告演出の一種として、演出可動体ＡＭＵが中央開口ＨＯの位置に降下してくることがある。そして、降下した演出可動体ＡＭＵは、時計方向又は反時計方向に回転した後、元の位置に上昇する。
【００３９】
大入賞口１６は、前方に開放可能な開閉板１６ａで開閉制御されるが、特別図柄表示部Ｄａ〜Ｄｃの図柄変動後の停止図柄が「７７７」などの大当り図柄のとき、「大当りゲーム」と称する特別遊技が開始され、開閉板１６ａが開放されるようになっている。開閉板１６ａは、不図示の第２ソレノイドが通電状態となって開放するよう構成されている。したがって、第２ソレノイドの非通電時に、遊技球が大入賞口１６の検出スイッチ（以下、カウントスイッチと称す）で検出された場合は、不正遊技の可能性が非常に高いことになる。
【００４０】
大入賞口１６の開閉板１６ａが開放された後、所定時間が経過し、又は所定数（例えば１０個）の遊技球が入賞すると開閉板１６ａが閉じる。このような動作は、最大で例えば１５回まで特別遊技が継続され、遊技者に有利な状態に制御される。なお、特別図柄表示部Ｄａ〜Ｄｃの変動後の停止図柄が特別図柄のうちの特定図柄であった場合には、特別遊技の終了後のゲームが高確率状態となるという特典が付与される。
【００４１】
図３は、上記した各動作を実現するパチンコ機ＧＭの全体回路構成を示すブロック図である。
【００４２】
図示の通り、このパチンコ機ＧＭは、ＡＣ２４Ｖを受けて各種の直流電圧と電源異常信号ＡＢＮ１，ＡＢＮ２を出力する電源基板２０と、遊技制御動作を中心統括的に担う主制御基板２１と、主制御基板２１から受けた制御コマンドＣＭＤに基づいてランプ演出及び音声演出を実行する演出制御基板２２と、演出制御基板２２から受けた制御コマンドＣＭＤ’に基づいて表示装置ＤＳを駆動する画像制御基板２３と、主制御基板２１から受けた制御コマンドＣＭＤ”に基づいて払出モータＭを制御して遊技球を払い出す払出制御基板２４と、遊技者の操作に応答して遊技球を発射させる発射制御基板２５と、を中心に構成されている。
【００４３】
主制御基板２１が出力する制御コマンドＣＭＤは、演出制御基板２２に伝送され、演出制御基板２２から出力される制御コマンドＣＭＤ’は、画像インタフェイス基板２８を経由して、画像制御基板２３に伝送される。また、主制御基板２１が出力する制御コマンドＣＭＤ”は、主基板中継基板３２を経由して、払出制御基板２４に伝送される。
【００４４】
制御コマンドＣＭＤ，ＣＭＤ’，ＣＭＤ”は、何れも１６ビット長であるが、主制御基板２１や払出制御基板２４が関係する制御コマンドは、８ビット長毎に２回に分けてパラレル送信されている。一方、演出制御基板２２から画像制御基板２３に伝送される制御コマンドＣＭＤ’は、１６ビット長をまとめてパラレル伝送されている。
【００４５】
これら主制御基板２１、演出制御基板２２、画像制御基板２３、及び払出制御基板２４には、ワンチップマイコンを備えるコンピュータ回路がそれぞれ搭載されている。そこで、これらの制御基板２１〜２４とインタフェイス基板２８に搭載された回路、及びその回路によって実現される動作を機能的に総称して、本明細書では、主制御部２１、演出制御部２２、画像制御部２３、及び払出制御部２４と言うことがある。
【００４６】
なお、画像インタフェイス基板２８と画像制御基板２３とは、配線ケーブルを経由することなく、雌雄コネクタで直結されており、画像制御基板２３と画像インタフェイス基板２８とで画像制御部２３を構成している。そして、演出制御部２２、画像制御部２３、及び払出制御部２４の全部又は一部がサブ制御部である。
【００４７】
ところで、このパチンコ機ＧＭは、図３の破線で囲む枠側部材ＧＭ１と、遊技盤５の背面に固定された盤側部材ＧＭ２とに大別されている。そして、枠側部材ＧＭ１と盤側部材ＧＭ２とは、一箇所に集中配置された接続コネクタＣ１〜Ｃ４によって電気的に接続されている。
【００４８】
枠側部材ＧＭ１には、ガラス扉６や前面板７が枢着された前枠３と、その外側の木製外枠１とが含まれており、機種の変更に拘わらず、長期間にわたって遊技ホールに固定的に設置される。一方、盤側部材ＧＭ２は、機種変更に対応して交換され、新たな盤側部材ＧＭ２が、元の盤側部材の代わりに枠側部材ＧＭ１に取り付けられる。
【００４９】
枠側部材ＧＭ１には、電源基板２０と、払出制御基板２４と、発射制御基板２５と、発射接続基板２７と、枠中継基板３５と、ランプ駆動基板３６とが含まれており、これらの回路基板が、前枠３の適所に各々固定されている。
【００５０】
ここで、ランプ駆動基板３６には、複数のＬＥＤが接続されており、これらのＬＥＤ群を駆動する駆動データＳＤＡＴＡは、シリアル信号として、演出制御基板２２→枠中継基板３４→接続コネクタＣ４→枠中継基板３５を経由して、ランプ駆動基板３６に搭載された複数のＬＥＤドライバに伝送される。
【００５１】
一方、遊技盤５の背面には、主制御基板２１、演出制御基板２２、画像制御基板２３及び画像インタフェイス基板２８が、表示装置ＤＳやその他の回路基板と共に固定されている。
【００５２】
図示の通り、電源基板２０は、接続コネクタＣ３を通して、電源中継基板３３に接続され、演出制御部２２は、電源中継基板３３を経由して、電源基板２０から３種類の直流電圧（５Ｖ，１２Ｖ，３５Ｖ）を受けている。演出制御部２２は、主制御部２１から制御コマンドＣＭＤとストローブ信号ＳＴＢとを受け、ランプ駆動基板２９やランプ／モータ駆動基板３０に搭載されたＬＥＤドライバやモータドライバに、駆動データＳＤＡＴＡ（シリアル信号）を供給している。
【００５３】
また、電源基板２０は、接続コネクタＣ２を通して、主基板中継基板３２に接続され、主制御基板２１は、主基板中継基板３２を経由して、３種類の直流電圧ＤＣ３５Ｖ，ＤＣ１２Ｖ，ＤＣ５Ｖと、バックアップ電源ＢＡＫと、電源異常信号ＡＢＮ１とを受けている。
【００５４】
主制御部２１には、係員が操作可能な初期化スイッチＳＷが配置されており、そのＯＮ操作を示すＲＡＭクリア信号ＣＬＲは、主制御部２１と払出制御部２４のワンチップマイコンに伝送されている。ここで、ＲＡＭクリア信号ＣＬＲは、各制御部２１，２４のワンチップマイコンの内蔵ＲＡＭの全領域を初期設定するか否かを決定する信号である。
【００５５】
払出制御基板２４は、中継基板を介することなく、電源基板２０に直結されており、主制御部２１が受けると同様の電源異常信号ＡＢＮ２や、バックアップ電源ＢＡＫを、３種類の直流電圧ＤＣ３５Ｖ，ＤＣ１２Ｖ，ＤＣ５Ｖと共に直接的に受けている。
【００５６】
図示の通り、払出制御基板２４には、遊技球の払出を特定する計数スイッチ信号や、ガラス扉６や前面板７などの開閉状態を特定するドア開放信号ＤＯＲが入力されている。ドア開放信号ＤＯＲは、ドア開放状態（異常）でＨレベル、ドア閉鎖状態（正常）でＬレベルとなるよう構成されている。
【００５７】
また、払出制御基板２４には、主制御基板２１からＬＶＤＳ（Low voltage differential signaling）信号としてシリアル送信された遊技情報ＩＮＦを、ホールコンピュータＨＣに転送する外部端子基板２６が接続されている。図７に示す通り、外部端子基板２６には、ＬＶＤＳ信号を受けて遊技情報ＩＮＦをパラレル出力する受信回路ＲＶと、受信回路ＲＶからパラレル出力された遊技情報ＩＮＦがＬレベルの場合に、フォトダイオードが点灯駆動されるＮ個のフォトカプラＰＨと、が配置されている。なお、図示例では、Ｎ＝１２であり、遊技情報ＩＮＦのビット長に対応している。
【００５８】
そして、フォトカプラＰＨを経由したＮビットの遊技情報ＩＮＦは、Ｎ個のリレー回路ＲＬＹ（図７）を経由してホールコンピュータＨＣに伝送される。リレー回路ＲＬＹは、特に限定されないが、図７に示す実施例では、ＯＮ動作（感動）に要する時間が３ｍＳ程度、ＯＦＦ復帰に要する時間が１ｍＳ程度になっている。したがって、高周波ノイズなど、３ｍＳより十分に短時間（例えば１ｍＳ以下）のＯＮ電流では、リレー回路ＲＬＹがＯＮ動作するおそれがない。
【００５９】
上記のリレー回路ＲＬＹを駆動する遊技情報ＩＮＦには、（ａ）前回の賞球信号の送信後、賞球数が１０個に達したことを示す賞球信号、（ｂ）ガラス扉６などが開放されたことを示すドア開放信号ＤＯＲ、（ｃ）図柄始動口１４，１５への入賞に伴う一連の変動動作の終了タイミングを示す終了信号、（ｄ）図柄始動口１４，１５への入賞を示す入賞信号、（ｅ）大当り遊技中であることを示す大当り信号、（ｆ）不正遊技の可能性を示す異常信号、（ｇ）その他、遊技者の利益に関する利益信号、が含まれている。
【００６０】
ここで、（ａ）賞球信号、（ｃ）終了信号、及び（ｄ）入賞信号は、何れも時間幅１００ｍｓ程度に成形されて出力される。その他、何れの遊技情報ＩＮＦも、そのＯＮ継続時間が１００ｍＳを下回ることがないよう構成されており、リレー回路ＲＬＹをＯＮ動作させるに十分な時間を有している。
【００６１】
特に、（ｆ）異常信号については、防犯上の重要性に鑑み、ＯＮ継続時間が３０秒を下回らないよう構成されている。なお、異常信号の伝送処理については、図９〜図１１に関して更に詳細に後述する。
【００６２】
図３に示す通り、主制御部２１は、主基板中継基板３２と接続コネクタＣ１を経由して、払出制御部２４に制御コマンドＣＭＤ”と、遊技情報ＩＮＦとを送信する一方、払出制御部２４からは、ドア開放信号ＤＯＲや、遊技球の払出動作を示す賞球計数信号や、払出動作の異常に係わるステイタス信号ＣＯＮや、動作開始信号ＢＧＮを受信している。
【００６３】
ステイタス信号ＣＯＮには、例えば、補給切れ信号、払出不足エラー信号、下皿満杯信号が含まれる。動作開始信号ＢＧＮは、電源投入後、払出制御部２４の初期動作が完了したことを主制御部２１に通知する信号である。
【００６４】
また、主制御部２１は、遊技盤中継基板３１を経由して、遊技盤５の各遊技部品に接続されている。そして、遊技盤上の各入賞口１４〜１８に内蔵された検出スイッチのスイッチ信号を受ける一方、大入賞口１６の開閉板１６ａや、第２図柄始動口１５の電チューのソレノイド類を駆動している。
【００６５】
ここで、検出スイッチは、主制御部２１から配電された電源電圧ＶＢ（１２Ｖ）で動作するよう構成されている。また、図柄始動口１４，１５への入賞状態などを示す各検出スイッチ信号は、電源電圧ＶＢ（１２Ｖ）と電源電圧Ｖｃｃ（５Ｖ）とで動作するインタフェイスＩＣで、ＴＴＬレベル又はＣＭＯＳレベルのスイッチ信号に変換された上で、主制御部２１に伝送される。
【００６６】
また、主制御部２１は、遊技盤中継基板３１を経由して、電波センサＷＡＶと、複数Ｎ個の磁気センサＭＧ１〜ＭＧｎに接続されている。電波センサＷＡＶは、電波照射を検知するアンテナと、アンテナ出力に基づいて発振動作を開始する発振回路と、発振回路の発振出力に基づきＯＮ動作する出力トランジスタなどを有して構成されている。
【００６７】
この電波センサＷＡＶは、複数のアンテナを有して、５０ＭＨｚ〜１４４ＭＨｚ程度の低周波電波から、１４４ＭＨｚを超える中〜高周波電波まで検出可能に構成されている。そして、遊技盤の適所に配置されることで、異常レベルの電波を検知して、出力トランジスタがＯＮ動作するようになっている。この出力トランジスタの出力は、電波異常信号ＷＶＥＲとして、遊技盤中継基板３１を経由して主制御部２１に伝送される。
【００６８】
以上の点は、磁気センサＭＧ１〜ＭＧｎについてもほぼ同様である。各磁気センサＭＧｉは、遊技盤の適所に配置され、各々に設定された判定閾値ＴＨｉを超える異常レベルの磁気を検出するとＯＮレベル（Ｈ）の磁気検出信号ＭＧＮｉを出力するよう構成されている。なお、本明細書では、磁気センサＭＧ１〜ＭＧｎを総称する場合には、添え字ｉを使用してＭＧｉと称する。この点は、判定閾値ＴＨｉや磁気検出信号ＭＧＮｉについても同様である。
【００６９】
ところで、本実施例では、全ての磁気センサＭＧｉは、その配置位置に応じた最適な判定閾値ＴＨｉに自動設定されるよう構成されている。そして、この自動設定動作が、電源投入直後に実行されるＡタイプの磁気センサＭＧａと、演出モータＭ１〜Ｍｘが回転する動作時に実行されるＢタイプの磁気センサＭＧｂとに大別される。但し、ＡタイプであるかＢタイプであるかに拘わらず、何れの磁気センサＭＧｂも内部構成は全く同じである。
【００７０】
そして、演出モータＭ１〜Ｍｘに近接するなど、特殊位置に配置されるＢタイプの磁気センサＭＧｂは、演出モータＭ１〜Ｍｘの動作時に検出される周辺磁気に基づいて、最適な判定閾値ＴＨｂに自己決定される。
【００７１】
これは、特殊位置に配置されたＢタイプの磁気センサＭＧｂについて、判定閾値ＴＨｂを高めに設定しておかないと、演出モータＭ１〜Ｍｘの動作時に、通常の遊技動作を不正遊技と誤認してしまうおそれがあるからである。
【００７２】
一方、それ以外の通常位置に配置されたＡタイプの磁気センサＭＧａについては、例えば、電源投入後、ガラス扉６が閉じている時に検出される周辺磁気に基づいて、最適な判定閾値ＴＨａに自己決定される。なお、Ａタイプの磁気センサＭＧａには、ソレノイドが機能する図柄始動口１５や大入賞口１６に近接して配置される磁気センサも含まれている。
【００７３】
そのため、これらの磁気センサＭＧａは、ソレノイド通電時には、電源投入時には検出されない高レベルの周辺磁気を検知することになり、このソレノイド通電状態を異常発生と誤認しない判定閾値ＴＨａが必要となる。
【００７４】
しかし、本実施例では、後述する感度抵抗Ｒｓによる個別的な感度調整が可能であり、この感度調整によって判定閾値ＴＨａを高めることができるので、電源投入後に判定閾値を自動決定しても何ら弊害は生じない。
【００７５】
一方、感度調整では対処できないような特殊位置の磁気センサＭＧｂについては、磁気高レベルの状態で判定閾値ＴＨｂを自動決定している。
【００７６】
図４は、以上の動作を実現する磁気センサＭＧｉと、これを制御する主制御部２１の回路構成について、遊技盤中継基板３１の回路構成と共に図示したものである。
【００７７】
ここでは、演出モータＭ１〜Ｍｘに近接配置される磁気センサＭＧｂと、図柄始動口１４，１５などを含む普通位置に配置される磁気センサＭＧａについて図示している。なお、磁気センサＭＧｂについて、その内部構成を具体的に図示しているが、全ての磁気センサＭＧ１〜ＭＧｎは、図示の回路構成と同じである。
【００７８】
全ての磁気センサＭＧｉは、図４の右上に記載の通り、電源端子Ｖｃｃと、グランド端子ＧＮＤと、制御信号端子ＣＴＬと、検出信号端子ＭＧＮと、抵抗端子ＡＤＪと、を有して構成されている。そして、抵抗端子ＡＤＪとグランド端子ＧＮＤとの間には、感度抵抗Ｒｓが接続される。なお、実際の感度抵抗Ｒｓは、遊技盤中継基板３１に配置される。
【００７９】
磁気センサＭＧｉの電源端子Ｖｃｃには、遊技盤中継基板３１を経由して、主制御部２１から電源電圧Ｖｃｃ（＋５Ｖ）が供給され、グランド端子ＧＮＤは、遊技盤中継基板３１と主制御部２１の該当端子に接続されている。
【００８０】
検出信号端子ＭＧＮは、遊技盤中継基板３１を経由して、主制御部２１のプルアップ抵抗Ｒ１６，Ｒ１７に接続されることで、磁気センサＭＧｉの磁気検出信号ＭＧＮを伝送している。Ｎ個の磁気センサＭＧｉからの磁気検出信号ＭＧＮ１〜ＭＧＮｎは、図示の通り、ＯＲ論理などで纏められることなく、全て個別的に主制御部２１に伝送されている。そして、主制御部２１においてＯＲ論理を経て単一の磁気異常信号ＭＧＥＲとなる。
【００８１】
また、制御信号端子ＣＴＬには、遊技盤中継基板３１に配置されたＯＮ／ＯＦＦ制御トランジスタＱ１１〜Ｑ１２のコレクタ端子を経由して、動作制御信号ＣＴＬが供給されている。ここで、動作制御信号ＣＴＬは、主制御部２１が出力するセンサ制御信号ＳＮか、又は、ドア開放信号ＤＯＲに対応している。
【００８２】
図４の下部に示す通り、特殊位置に配置されたＢタイプの磁気センサＭＧｂには、論理反転されたセンサ制御信号ＳＮが動作制御信号ＣＴＬとして供給され、それ以外の普通位置に配置されたＡタイプの磁気センサＭＧａには、論理反転されたドア開放信号ＤＯＲが、動作制御信号ＣＴＬとして供給される。
【００８３】
主制御部２１は、払出制御部２４から伝送されたドア開放信号ＤＯＲを、そのまま転送するが、センサ制御信号ＳＮについては、電源リセット信号ＩＯＲＳＴと、キャリブレーション信号ＣＡＬと、ドア開放信号ＤＯＲと、に基づいて主制御部２１において生成される。
【００８４】
この点を具体的に説明すると、先ず、主制御部２１には、ＣＰＵによる書込み動作が可能なＤ型フリップフロップＤＦＦが設けられている。このフリップフロップＤＦＦは、クリア端子ＣＬＲに供給される電源リセット信号ＩＯＲＳＴによってクリアされ、ＣＰＵによるキャリブレーション信号ＣＡＬの書込み動作（以下、ＣＡＬ書込み動作という）によって、Ｈレベル（１ビット長）のキャリブレーション信号ＣＡＬがラッチされるよう構成されている。
【００８５】
そのため、電源投入後は、電源リセット信号ＩＯＲＳＴによって、フリップフロップＤＦＦのＣＡＬ出力が、ＣＡＬ＝Ｌとなり、その後のＣＡＬ書込み動作でＣＡＬ＝Ｈとなる。なお、フリップフロップＤＦＦのクロック端子ＣＬＫには、ＣＰＵのＣＡＬ書込み動作時に、有意レベルのチップセレクト信号ＣＳが供給される。
【００８６】
図示の通り、フリップフロップＤＦＦのＣＡＬ出力は、ＮＯＴゲートＧ８を経由して、ＯＲゲートＧ９に供給される。このＯＲゲートＧ９には、ドア開放信号ＤＯＲも供給されており、何れかの入力信号がＨレベルであれば、Ｈレベルのセンサ制御信号ＳＮとして、ＯＮ／ＯＦＦ制御トランジスタＱ１１をＯＮ動作させる。
【００８７】
先に説明した通り、ＣＰＵによるＣＡＬ書込み動作時までは、ＮＯＴゲートＧ８の出力がＨレベルを維持するので、このＨレベル維持状態では、ガラス扉６の開閉状態に拘わらず、ＯＮ／ＯＦＦ制御トランジスタＱ１１がＯＮ動作を継続する。
【００８８】
一方、ＣＰＵによるＣＡＬ書込み動作が実行されると、ガラス扉６が閉鎖状態（ドア開放信号ＤＯＲがＬレベル）であることを条件に、ＯＲゲートＧ９の出力がＬレベルに遷移して、ＯＮ／ＯＦＦ制御トランジスタＱ１１がＯＮ状態からＯＦＦ状態に遷移する。
【００８９】
本実施例では、ＯＮ／ＯＦＦ制御トランジスタＱ１１のＯＮ状態は、ガラス扉６の開放状態などの異常時を意味し、ＯＮ／ＯＦＦ制御トランジスタＱ１１のＯＦＦ状態は、正常状態を意味する。そこで、本実施例では、電源リセット後、継続してＯＮ状態であったＯＮ／ＯＦＦ制御トランジスタＱ１１がＯＦＦ状態（正常状態）に遷移すると、磁気センサＭＧｂにおいて、判定閾値ＴＨｂを自己決定するキャリブレーション動作を開始させるようにしている。
【００９０】
なお、ＣＰＵによるＣＡＬ書込み動作時に、もし、ガラス扉６などが開放状態（ドア開放信号ＤＯＲがＨレベル）であれば、ＯＮ／ＯＦＦ制御トランジスタＱ１１は、引き続きＯＮ状態を継続することになり、その後、ガラス扉６が閉鎖状態に移行してから、磁気センサＭＧｂにおいて、上記したキャリブレーション動作が開始される。
【００９１】
ところで、ドア開放信号ＤＯＲを受けるＯＮ／ＯＦＦ制御トランジスタＱ１２は、ＣＰＵによるＣＡＬ書込み動作とは無関係であり、電源投入後、ガラス扉６が閉鎖状態（ドア開放信号ＤＯＲがＬレベル）であるか、或いは、開放状態から閉鎖状態に移行すると、磁気センサＭＧａにおいて、判定閾値ＴＨａを自己決定するキャリブレーション動作が実行される。
【００９２】
以上を踏まえて、磁気センサＭＧｉの内部回路を説明する。磁気センサＭＧｉは、外部磁気を検知して検知信号Ｅｏを出力する磁気検知部ＤＥＴと、内部クロックΦを計数するカウンタＣＮＴと、カウンタＣＮＴのカウント値をラッチ可能なラッチ回路ＬＴと、ラッチ回路ＬＴとカウンタのＯＲ出力を受けるＤＡコンバータＣＶと、ＤＡコンバータＣＶの比較出力Ｅｒを検知信号Ｅｏと比較する第１コンパレータＣＭＰ１と、ＤＡコンバータＣＶの比較出力Ｅｒにバイアス電圧Ｅｂを加算する加算回路ＡＭＰと、加算回路ＡＭＰの出力値（Ｅｒ＋Ｅｂ）を検知信号Ｅｏと比較する第２コンパレータＣＭＰ２と、第２コンパレータＣＭＰ２の出力に基づいてＯＮ／ＯＦＦ動作する出力トランジスタＱ１０と、を中心に構成されている。
【００９３】
図示の通り、カウンタＣＮＴのクロック端子ＣＫは、ＡＮＤゲートＧ１を経由して内部クロックΦを受けており、ＡＮＤゲートＧ１の他方側の入力端子には、主制御部２１から遊技盤中継基板３１を経由して伝送される動作制御信号ＣＴＬが供給されている。したがって、カウンタＣＮＴは、動作制御信号ＣＴＬ＝Ｈレベルの場合に限り、内部クロックΦを受けることになる。
【００９４】
また、カウンタＣＮＴのクリア端子ＣＬＲは、ＡＮＤゲートＧ２の出力を受けており、ＡＮＤゲートＧ２には、電源リセット信号ＲＳＴと、禁止信号Ｄｓとが供給されている。したがって、電源リセット信号ＲＳＴと、禁止信号Ｄｓの何れか一方がＬレベルであると、カウンタＣＮＴはクリア状態となる。一方、電源リセット信号ＲＳＴ＝Ｈレベル、且つ、禁止信号Ｄｓ＝Ｈレベルの場合には、カウンタＣＮＴの計数動作が許容されることになる。
【００９５】
ラッチ回路ＬＴは、カウンタＣＮＴの出力Ｄ０〜Ｄｎを受けると共に、電源電圧Ｖｃｃ＝Ｈレベルの規制信号Ｅｇを受けている。そして、ラッチ回路ＬＴのクリア端子ＣＬＲには、電源リセット信号ＲＳＴが供給されている。また、クロック端子ＣＬＫには、第１コンパレータＣＭＰ１の出力が供給されている。
【００９６】
そして、第１コンパレータＣＭＰ１の出力がＨレベルからＬレベルに立下ると、この立下りエッジに同期して、ラッチ回路ＬＴは、カウンタＣＮＴの出力Ｄ０〜Ｄｎと、Ｈレベルの規制信号Ｅｇを、内部保持して出力端子Ｑｘに出力するよう構成されている。
【００９７】
ここで、出力端子Ｑｘから出力されるＨレベルの規制信号Ｅｇは、ＮＯＴゲートＧ４を経由することでＬレベルの禁止信号Ｄｓとなって、ＡＮＤゲートＧ２とＡＮＤゲートＧ５に供給される。ＡＮＤゲートＧ５に、Ｌレベルの禁止信号Ｄｓが供給されることで、第１コンパレータＣＭＰ１の出力がＬレベルに変化した後、第１コンパレータＣＭＰ１の出力が更に変化しても、その変化が、ラッチ回路ＬＴに影響を与えることがない。すなわち、第１コンパレータＣＭＰ１の出力がＬレベルに変化することで、ラッチ回路ＬＴが、第１コンパレータＣＭＰ１から切り離されることになる。
【００９８】
Ｌレベルの禁止信号ＤｓがＡＮＤゲートＧ２供給されることで、第１コンパレータＣＭＰ１の出力がＬレベルに変化した後は、カウンタＣＮＴがクリア状態となり、その後も、ラッチ回路ＬＴの保持動作に基づき、Ｌレベルの禁止信号Ｄｓが維持され、クリア状態が永続的に維持されることになる。このように、第１コンパレータＣＭＰ１の出力がＬレベルに変化した後は、カウンタＣＮＴは、内部クロックΦを受けても計数動作を実行できないことになる。
【００９９】
ＤＡコンバータＣＶは、ＯＲゲート群Ｇ３〜Ｇ３を通して、ラッチ回路ＬＴとカウンタＣＮＴのＯＲ出力を受けて、アナログ変換した比較出力Ｅｒを出力している。
【０１００】
ここで、カウンタＣＮＴやラッチ回路ＬＴが電源リセットされた後は、ＯＲゲート群Ｇ３〜Ｇ３の出力が全てＬレベルであるので、比較出力Ｅｒは、最初はゼロレベルである。また、この時、磁気検知部ＤＥＴの磁気検知出力である検知信号Ｅｏは、Ｅｏ＞０であるので、第１コンパレータＣＭＰ１の出力は、Ｈレベルである。なお、ラッチ回路ＬＴが電源リセットされると、ＡＮＤゲートＧ５の制御入力端子はＨレベルとなるので、ラッチ回路ＬＴのクロック端子ＣＬＫは、ＡＮＤゲートＧ５を経由して、第１コンパレータＣＭＰ１の出力を受信可能となる。
【０１０１】
最初はゼロレベルであった比較出力Ｅｒは、その後、カウンタＣＮＴの計数動作に基づいて、直線的に増加し、検知信号Ｅｏを上回ると、第１コンパレータＣＭＰ１の出力は、ＨレベルからＬレベルに変化することになり、ラッチ回路ＬＴのラッチ動作が実現される。
【０１０２】
そして、その後は、先に説明した通り、カウンタＣＮＴが計数動作を実行しないので、ＤＡコンバータＣＶの入力は増加せず、比較出力Ｅｒが固定化されることになる。先に説明した通り、ＡＮＤゲートＧ５の制御入力端子に、Ｌレベルの禁止信号Ｄｓが供給されることで、ラッチ回路ＬＴは、第１コンパレータＣＭＰ１から切り離される。
【０１０３】
加算回路ＡＭＰは、単一電源で動作するＯＰアンプで構成されており、反転入力端子に接続された２個の抵抗Ｒと、非反転入力端子に接続された２個の抵抗Ｒの全ての抵抗値が同一値であることから、加算回路ＡＭＰの出力は、比較出力Ｅｒと、バイアス電圧Ｅｂの加算値（Ｅｒ＋Ｅｂ）となる。
【０１０４】
ここで、比較出力Ｅｒは、自然状態における磁気センサＭＧｉの周辺磁気に対応し（Ｅｒ≒Ｅｏ）、バイアス電圧Ｅｂは、磁気センサＭＧｉに固有の判定閾値ＴＨｉを規定するための調整値に対応する。すなわち、Ｅｒ＋Ｅｂの値が、磁気センサＭＧｉにとっての判定閾値ＴＨｉとなり、第２コンパレータＣＭＰ２において周辺磁気と比較される。
【０１０５】
ここで、バイアス電圧Ｅｂは、外付けの感度抵抗Ｒｓと、その感度抵抗Ｒｓに供給される定電流値Ｉｏで規定されるよう構成されている（Ｅｂ＝Ｒｓ＊Ｉｏ）。そのため、磁気センサＭＧｉに配置位置などに基づいて、感度抵抗Ｒｓの抵抗値を最適設定することで、磁気センサＭＧｉ毎の最適判定閾値ＴＨｉを決定することができる。例えば、図柄始動口１４，１５や大入賞口１６に近接して配置される磁気センサＭＧａのバイアス電圧（判定用調整値）Ｅｂは高めに設定される。
【０１０６】
なお、感度抵抗Ｒｓの抵抗値が低いほど、その磁気センサＭＧｉが、外部磁気に敏感に反応することになり、また、磁気検出範囲が広がることになる。
【０１０７】
このように、第２コンパレータＣＭＰ２では、個々的に最適設定された判定閾値ＴＨｉが、周辺磁気と比較される。但し、判定閾値ＴＨｉは、ＴＨｉ＝Ｅｒ＋Ｅｂ≒正常検知レベルＥｏ＋判定用調整値Ｅｂであって、定常状態（正常時）において、検知信号Ｅｏが判定閾値ＴＨｉを上回ることがないので（ＴＨｉ＞Ｅｏ）、第２コンパレータＣＭＰ２の出力は、Ｌレベルとなる。
【０１０８】
第２コンパレータＣＭＰ２の出力は、ＮＡＮＤゲートＧ６で反転されて出力トランジスタＱ１０に供給されるので、定常状態（正常時）では、出力トランジスタＱ１０がＯＮ状態となり、磁気検出信号ＭＧＮｉは、主制御部２１においてＬレベルとなる。
【０１０９】
一方、磁気検知部ＤＥＴが異常レベルの磁気を検知すると、検知信号Ｅｏが判定閾値ＴＨｉを上回るので（ＴＨｉ＜Ｅｏ）、第２コンパレータＣＭＰ２の出力が、ＬレベルからＨレベルに遷移する。
【０１１０】
第２コンパレータＣＭＰ２の出力は、ＮＡＮＤゲートＧ６で反転されて出力トランジスタＱ１０に供給されるので、異常検出時には、出力トランジスタＱ１０がＯＦＦ状態となり、磁気検出信号ＭＧＮｉは、ＬレベルからＨレベルに遷移する。そのため、主制御部２１のＣＰＵは、磁気検出信号ＭＧＮｉの異常遷移に基づいて、適宜な報知動作やホールコンピュータへの通報動作を開始することになる。
【０１１１】
ところで、磁気センサＭＧｉには、動作制御信号ＣＴＬを受けて０．５〜１秒程度の遅延動作を実行する遅延回路ＤＬＹと、遅延回路ＤＬＹの遅延出力ＣＴＬ’や動作制御信号ＣＴＬを受けるＡＮＤゲートＧ７と、ＡＮＤゲートＧ７のゲート出力ＯＰＮや第２コンパレータＣＭＰ２の出力を受けるＮＡＮＤゲートＧ６と、が設けられている。
【０１１２】
そして、ＮＡＮＤゲートＧ６の出力は、出力トランジスタＱ１０に供給されている。そのため、動作制御信号ＣＴＬがＬレベルであれば、ＡＮＤゲートＧ７のゲート出力ＯＰＮがＬレベルになることで、出力トランジスタＱ１０は、第２コンパレータＣＭＰ２の出力レベルに拘わらず、必ず、ＯＮ動作することになる（正常判定の動作）。
【０１１３】
この構成は、係員が、ガラス扉６を開放した状態では、例え、磁気検知部ＤＥＴが異常レベルの磁気を検知しても、異常Ｈレベルの磁気検出信号ＭＧＮｉを出力しないためである。すなわち、係員がガラス扉６を開放すると、ドア開放信号ＤＯＲがＨレベルに変化するので、遊技盤中継基板３１のＯＮ／ＯＦＦ制御トランジスタＱ１１，Ｑ１２がＯＮ動作して、動作制御信号ＣＴＬをＬレベルに変化させ、ＡＮＤゲートＧ７のゲート出力ＯＰＮをＬレベルにする。
【０１１４】
したがって、上記の構成によれば、係員が、仮に、磁気部材を磁気センサＭＧｉに近づけたとしても、異常報知動作が開始されることはなく、遊技客に不信感を与えることはない。
【０１１５】
以上、磁気センサＭＧｉと主制御部２１との関係を説明したので、図５に基づいて、Ｂタイプの磁気センサＭＧｂの動作内容を確認する。タイミングＴ０で電源が投入されると、磁気センサＭＧｂの電源リセット信号ＲＳＴは、その後も、タイミングＴ１まではＬレベルを維持する。
【０１１６】
そのため、このリセット期間中（Ｔ１−Ｔ０）に、カウンタＣＮＴと、ラッチ回路ＬＴが確実にリセットされ、カウンタＣＮＴとラッチ回路ＬＴの出力データが、全てＬレベルとなる。
【０１１７】
このとき、ラッチ回路ＬＴの出力端子ＱｘもＬレベルであるので、禁止信号Ｄｓは、Ｈレベルとなる。そして、電源リセット信号ＲＳＴがＨレベルに変わるタイミングＴ１の後は、カウンタＣＮＴのクリア状態は解消され、カウンタＣＮＴが更新可能な状態となる。
【０１１８】
一方、主制御部２１でも、電源リセット信号ＩＯＲＳＴが、所定時間、Ｌレベルを維持することで、フリップフロップＤＦＦのＣＡＬ出力がＬレベルとなる。そのため、ＮＯＴゲートＧ８の出力がＨレベルとなり、ドア開放信号ＤＯＲのレベルに拘わらず、センサ制御信号ＳＮがＨレベルとなり、ＯＮ／ＯＦＦ制御トランジスタＱ１１がＯＮ動作する。
【０１１９】
この主制御部２１の動作によって、磁気センサＭＧｂに対する動作制御信号ＣＴＬは、Ｌレベルとなるので、これを受ける磁気センサＭＧｂのＡＮＤゲートＧ１の入力もＬレベルとなり、内部クロックΦがカウンタＣＮＴに供給されることはない。
【０１２０】
なお、タイミングＴ１で、カウンタＣＮＴのクリア状態は解消され、カウンタＣＮＴが、更新可能な状態となるが、電源リセット後、直ちに、センサ制御信号ＳＮがＨレベルとなり、ＯＮ／ＯＦＦ制御トランジスタＱ１１がＯＮ動作して、動作制御信号ＣＴＬがＬレベルになるので、カウンタＣＮＴが更新動作を実行することがない。
【０１２１】
また、動作制御信号ＣＴＬがＬレベルであるとき、ＮＡＮＤゲートＧ６は、Ｌレベルのゲート出力ＯＰＮを受けるので、出力トランジスタＱ１０は、ＯＮ状態を維持し、異常Ｈレベルの磁気検出信号ＭＧＮｂが出力されるおそれはない。
【０１２２】
その後、タイミングＴ２で、ＣＰＵがＣＡＬ書込み動作を実行すると、その時のドア開放信号ＤＯＲがＬレベル（正常レベル）であれば、センサ制御信号ＳＮがＬレベルに変化し、動作制御信号ＣＴＬがＬレベルからＨレベルに遷移し、その後は、その正常Ｈレベルに維持される。
【０１２３】
そのため、磁気センサＭＧｂのＡＮＤゲートＧ１の制御入力端子がＨレベルとなり、内部クロックΦがカウンタＣＮＴに供給され始める。その結果、カウンタＣＮＴのカウンタ出力が順次増加し、これを受けるＤＡコンバータＣＶのアナログ出力Ｅｒも順次増加する。
【０１２４】
ＤＡコンバータＣＶのアナログ出力Ｅｒは、第１コンパレータＣＭＰ１において、その時の磁気検知部ＤＥＴの検知信号Ｅｏと比較されるが、タイミングＴ３で、Ｅｒ＞Ｅｏとなると、第１コンパレータＣＭＰ１の出力がＬレベルに遷移する。
【０１２５】
この変化は、ＡＮＤゲートＧ５を経由して、ラッチ回路ＬＴのクロック端子ＣＬＫに伝えられるので、その時のカウンタＣＮＴのカウンタ出力が、ラッチ回路ＬＴにラッチされることになる。また、ラッチ回路ＬＴのラッチ動作によって、Ｈレベルの規制信号ＥｇがＮＯＴゲートＧ４を経由することでＬレベルの禁止信号Ｄｓとなり、ＡＮＤゲートＧ５の制御入力端子や、カウンタＣＮＴのクリア端子ＣＬＲをＬレベルに変化させる。
【０１２６】
そして、ラッチ回路ＬＴのラッチ動作によって、カウンタＣＮＴのクリア状態が維持されることで、カウンタＣＮＴは、動作制御信号ＣＴＬのレベル変化に拘わらず、それ以降も、非動作状態を継続する。
【０１２７】
先に説明した通り、ラッチ動作時のＤＡコンバータＣＶのアナログ出力Ｅｒは、加算回路ＡＭＰでバイアス加算（Ｅｒ＋Ｅｂ）されることで、その磁気センサＭＧｂにおける判定閾値ＴＨｂとなる（ＴＨｂ＝Ｅｒ＋Ｅｂ）。以上の動作によって、磁気センサ自らが、判定閾値ＴＨｂを自動設定するキャリブレーション動作が完了する。
【０１２８】
本実施例では、ラッチ回路ＬＴのラッチ動作によって、カウンタＣＮＴの非動作状態が継続されるので、キャリブレーション動作は、電源リセット後一回に限定され、判定閾値ＴＨｉを異常に高めるような不正な設定動作の可能性を排除している。
【０１２９】
なお、キャリブレーション動作中、ガラス扉６の開放操作によって動作制御信号ＣＴＬがＬレベルに変化した場合には、内部クロックΦのカウンタＣＮＴへの供給が停止されることで、キャリブレーション動作が中断される。そして、その後、動作制御信号ＣＴＬが正常Ｈレベルに復帰すると、キャリブレーション動作が再開されることになる。
【０１３０】
また、キャリブレーション動作が完了した後、ガラス扉６の開放操作によって動作制御信号ＣＴＬがＬレベルに変化すると（図５（ｄ）のタイミングＴ４）、ＡＮＤゲートＧ７のゲート出力ＯＰＮがＬレベルとなり、磁気検出動作が回避される。そして、その後、ガラス扉６が閉鎖された後も、所定時間はゲート出力ＯＰＮのＬレベルが維持されることで、出力トランジスタＱ１０がＯＮ動作を継続し、磁気検出動作が実行されない。これらは、無意味な異常報知動作を回避するための動作であり、先に説明した通りである。
【０１３１】
以上、センサ制御信号ＳＮに基づく動作制御信号ＣＴＬを受けるＢタイプの磁気センサＭＧｂについて説明したので、次に、ドア開放信号ＤＯＲを動作制御信号ＣＴＬとして受けるＡタイプの磁気センサＭＧａについて補足的に説明する。
【０１３２】
電源投入後、ガラス扉６が閉鎖状態であって、ドア開放信号ＤＯＲが正常Ｌレベルであれば、遊技盤中継基板３１のＯＮ／ＯＦＦ制御トランジスタＱ１２を経由した動作制御信号ＣＴＬがＨレベルとなるので、図５のタイミングＴ１の後に、上記したキャリブレーション動作が実行される。
【０１３３】
一方、電源投入後、ガラス扉６が開放状態の場合には、その後、開放状態から閉鎖状態に変わったタイミングから上記したキャリブレーション動作が実行される。
【０１３４】
なお、キャリブレーション動作後、ガラス扉６の開放操作がされると、ガラス扉６の閉鎖後の所定時間も含め、事実上、磁気検出動作が実行されないことは磁気センサＭＧｂの場合と同じである。
【０１３５】
ところで、図４に示す磁気センサＭＧｉは、自動決定された判定閾値ＴＨｉを超える磁気を検知する一方で、それ以下の磁気には反応しないので、判定閾値ＴＨｉが異常に高く設定されると、もはや、防犯機能を発揮できないことになる。
【０１３６】
そのため、キャリブレーション動作を悪用する違法行為も懸念されるところである。例えば、停電復帰を奇貨として、或いは、不正に電断させた後の電源復帰時を狙って、強力磁石を磁気センサＭＧｉに近づけると、電源リセット後の自動キャリブレーション動作によって、判定閾値ＴＨｉが異常に高く設定されてしまうことなる。
【０１３７】
そこで、かかる点を考慮して、キャリブレーション動作時に異常に高い磁気を検知した場合には、その異常を検出して報知できる構成を採るのが好ましい。
【０１３８】
図５（ｂ）は、そのような異常判定機能を追加した磁気センサＭＧｉであり、カウンタＣＮＴの最上位ビットＤｎを受けるＤ型フリップフロップＤＦＦ’と、Ｄ型フリップフロップＤＦＦ’のＥＲ出力を受けるＮＯＴゲートＧ１０と、ＮＯＴゲートＧ１０のＥＲバー出力を受けるＡＮＤゲートＧ１１とが、追加的に設けられている。
【０１３９】
ここで、カウンタＣＮＴの最上位ビットＤｎは、キャリブレーション動作時の周辺磁気が正常レベルであれば、ＯＮレベル（例えばＨレベル）とはなり得ない数値を生成するビットである。
【０１４０】
また、Ｄ型フリップフロップＤＦＦ’は、Ｄ入力端子がＨレベル（Ｖｃｃ）とされ、クロック端子ＣＬＫへの入力信号が立上るタイミングで、ＨレベルのＤ入力がラッチされるよう構成されている。
【０１４１】
そして、Ｄ型フリップフロップＤＦＦ’のクリア端子ＣＬＲに、カウンタＣＮＴと同じタイミングで電源リセットＲＳＴが供給されることで、フリップフロップＤＦＦ’のＥＲ出力はＬレベルとなる。
【０１４２】
図５（ｂ）に示す通り、ＮＯＴゲートＧ１０の出力は、内部クロックΦをカウンタＣＮＴに伝えるＡＮＤゲートＧ１の入力端子に供給されている。また、ＡＮＤゲートＧ１１は、ＮＯＴゲートＧ１０と、ＮＡＮＤゲートＧ６の出力を受けている。したがって、ＡＮＤゲートＧ１１は、ＮＯＴゲートＧ１０とＮＡＮＤゲートＧ６の出力がＨレベルである場合に、出力トランジスタＱ１０をＯＮ動作させ、その結果、磁気検出信号ＭＧＮが正常Ｌレベルとなる。
【０１４３】
以上の構成を踏まえて、キャリブレーション動作時の各部の動作を説明する。電源が投入されると、電源リセット信号ＲＳＴによって、カウンタＣＮＴの全出力Ｑ０〜Ｑｎと、フリップフロップＤＦＦ’のＥＲ出力はＬレベルとなる。そして、ＮＯＴゲートＧ１０の出力がＨレベルとなるので、動作制御信号ＣＴＬがＨレベルであれば、内部クロックΦがカウンタＣＮＴに供給されて、キャリブレーション動作が開始される。
【０１４４】
すなわち、カウンタＣＮＴは内部クロックΦに基づいて更新動作を繰り返す。このとき、不正遊技者は、強力磁石を磁気センサＭＧｉに近づけていると仮定する。そのため、カウンタＣＮＴのカウンタ出力がいくら増加しても、カウンタ出力に基づいて生成される比較電圧Ｅｒが、検知信号Ｅｏを超えることがない。
【０１４５】
そのため、遂には、カウンタＣＮＴの最上位ビットＱｎが、Ｈレベルに立上ることになり、この変化に基づいて、フリップフロップＤＦＦ’がラッチ動作をして、そのＥＲ出力がＬレベルからＨレベルに変り、ＮＯＴゲートＧ１０の出力がＬレベルに変る。
【０１４６】
その結果、ＡＮＤゲートＧ１の入力がＬレベルとなり、カウンタＣＮＴの更新動作が停止される。また、ＡＮＤゲートＧ１１の入力がＬレベルになることで、出力トランジスタＱ１０がＯＮ動作（正常時動作）することが阻止される。
【０１４７】
そして、カウンタＣＮＴの更新動作が停止されることで、カウンタＣＮＴの最上位ビットＱｎが変化することが阻止され、フリップフロップＤＦＦ’のＥＲ出力がＨレベルに維持されることで、出力トランジスタＱ１０は、電源遮断時まで、永続的にＯＦＦ状態となる。
【０１４８】
このように、キャリブレーション異常時には、その後も、出力トランジスタＱ１０がＯＦＦ状態を維持するので、タイマ割込み処理が開始された後（図６のステップＳＴ１９の後）、主制御部２１は、直ちに磁気異常を把握することになり、適宜な異常報知動作が開始されることで、違法遊技者の目論見を成功させることはない。
【０１４９】
以上、遊技盤中継基板３１に接続された電波センサＷＡＶや磁気センサＭＧｉについて説明したので、続いて、これら防犯センサのセンサ信号（磁気異常信号ＭＧＥＲや電波異常信号ＷＶＥＲ）を含んだ各種の遊技情報ＩＮＦを、ホールコンピュータＨＣにシリアル伝送する回路構成について説明する。
【０１５０】
図６は、主制御基板２１に配置された送信回路ＴＲ（図３参照）と、外部端子基板２６に配置された受信回路ＲＶ（図３、図７参照）と、主制御基板２１と外部端子基板２６の間を接続する一対の差動信号線とを図示したものである。一対の差動信号線は、いわゆるＬＶＤＳ信号ラインであり、図示のようにＤＣ結合しても良いし、結合コンデンサを接続してＤＣ成分を除去するＡＣ結合としても良い。
【０１５１】
本実施例の場合、送信回路ＴＲと受信回路ＲＶは同一の内部構成を有する回路素子で構成されている。そして、ＷＩＤＴＨ端子をＨレベル、ＢＩＤ端子をＬレベル、ＤＩＲ端子をＨレベルに設定した回路素子は、受信回路ＲＶとして機能する。一方、ＷＩＤＴＨ端子をＨレベル、ＢＩＤ端子をＬレベル、ＤＩＲ端子をＬレベルに設定した回路素子は、送信回路ＴＲとして機能する。
【０１５２】
そして、何れの回路素子ＴＲ，ＲＶも、本実施例では、ＳＩＧ端子＝Ｈレベルに設定することで、二線の差動小振幅レベル（ＬＶＤＳ）のシリアル信号を送受信している。なお、ＳＩＧ端子＝Ｌレベルに設定することで、一線式ＣＭＯＳレベルのシリアル信号を送受信しても良い。
【０１５３】
回路構成を説明すると、送信回路ＴＲは、１６ビット長のパラレルデータを受けて出力する入力バッファ５０Ｔと、入力バッファ５０Ｔの出力をラッチするラッチレジスタ５１Ｔと、１６ビット長のパラレルデータをシリアル化するシリアライザ５２Ｔと、８ビットを所定パターン１０ビットに変換（８ｂ／１０ｂ符号化）するエンコーダ５３Ｔと、差動信号出力部５４Ｔと、内部クロックΦを発振する発振部５５Ｔと、で構成されている。
【０１５４】
なお、発振部５５Ｔは、ＲＳＴＮ端子を経由して、電源リセット信号を受けており、電源リセット信号がＨレベルに偏移してから動作を開始する。この点は、受信回路ＲＶの発振部５５Ｒについても同様である。
【０１５５】
送信回路ＴＲの内部回路は、何れも、内部クロックΦに同期して自走動作して、８ビット長の上位バッファＢＦｈ及び下位バッファＢＦｌから、１６ビット長のパラレルデータを一気に取得し、これらを含んだＬＶＤＳ信号を、サンプリング周期（１／３０ｋＨｚ）の実行周期で繰り返し出力している。
【０１５６】
本実施例の場合、上位バッファＢＦｈと下位バッファＢＦｌには、主制御部２１のＣＰＵによるＩ／Ｏライト動作によって、ＣＰＵのタイマ割込み周期（＝４ｍＳ）毎に、各１バイト長のデータが書込まれる。なお、図示のＣＳ０とＣＳ１は、各バッファＢＦｈ，ＢＦｌに対するチップセレクト信号である。
【０１５７】
上記したサンプリング周期（１／３０ｍＳ）とタイマ割込み周期（４ｍＳ）との関係から、ＣＰＵのＩ／Ｏライト動作に基づき４ｍＳ毎に、上位バッファＢＦｈと下位バッファＢＦｌに取得された１６ビットデータは、サンプリング周期１／３０ｍＳ毎にシリアライズ処理されて、ＬＶＤＳ信号として出力されることになる。そのため、ＣＰＵが書込んだ１６ビットデータは、同一データが１２０回（＝４÷１／３０）繰り返しシリアル送信されることになる。
【０１５８】
先に説明した通り、このシリアル送信処理は、ＣＰＵとは非同期で自走状態の送信部において実行されるので、ＣＰＵのＩ／Ｏライト動作中に発生する過渡的な不正データをシリアル送信してしまうことがある。
【０１５９】
しかし、この実施例では、（ａ）フォトカプラＰＨ（図７）のターンオン時間が、０．３ｍＳ程度であって、ＬＶＤＳ信号の送信周期（１／３０ｍＳ≒３３．３μＳ）より約９倍長いこと、（ｂ）リレー回路ＲＬＹ（図７）のＯＮ動作に要する時間が３ｍＳ程度であって、ＬＶＤＳ信号の送信周期（＝３３．３μＳ）より十分（約９０倍）に長いことから、過渡的に不正データが仮に発生しても、これがホールコンピュータＨＣに送信されるおそれがない。
【０１６０】
続いて、受信回路ＲＶの回路構成を説明する。受信回路ＲＶは、ＬＶＤＳ信号を受信する差動信号入力部５４Ｒと、所定パターンの１０ビットを８ビットに変換するデコーダ５３Ｒと、デコード後のシリアル信号を１６ビット長のパラレルデータに変換するデシリアライザ５２Ｒと、デシリアライザ５２Ｒのパラレルデータをラッチするラッチレジスタ５１Ｒと、ラッチレジスタ５１Ｒのパラレルデータを出力する出力バッファ５０Ｒと、内部クロックΦを発振する発振部５５Ｔと、で構成されている。
【０１６１】
出力バッファ５０Ｒの１６ビットデータのうち、Ｎ（＝１２）ビットについては電流制限抵抗Ｒｉを経由してフォトカプラＰＨに供給されている。受信回路ＲＶの内部回路は、何れも、内部クロックΦに同期して自走動作して、ＬＶＤＳ信号から復元された１６ビットパラレルデータを、サンプリング周期（１／３０ｋＨｚ）の実行周期で繰り返し出力している。
【０１６２】
先に説明した通り、送信回路ＴＲでは、エンコーダ５３Ｔにおいて、８ｂ／１０ｂ符号化処理が実行されており、伝送されるシリアル信号の符号化列は、所定ビット（４又は６ビット）毎に０と１が同数となるよう構成される。そのため、差動信号線でＤＣ分を送信しないＡＣ結合も可能となるだけでなく、受信回路ＲＶでは、ＤＣバランスをチェックして受信異常を検出することができる。
【０１６３】
そこで、本実施例では、受信データのＤＣバランスが崩れている場合や、所定時間以上シリアル信号を受信できない場合には、ＦＡＵＬＴＮ端子にエラー信号を出力するようにしている。
【０１６４】
但し、本実施例では、（ａ）サンプリング周期とタイマ割込み周期の関係から、同一データが１２０回（＝４÷１／３０）繰り返しシリアル送信されること、（ｂ）異常データの出力継続時間は、３３μＳ程度であって、フォトカプラＰＨを異常動作させないので、ＦＡＵＬＴＮ端子から出力されるエラー信号を特に活用していない。
【０１６５】
また、受信回路ＲＶには（送信回路ＴＲにも）は、受信回路ＲＶがデシリアライズしたパラレルデータの３サンプリング周波数（３０ｋＨｚ／３）分のデータが一致した場合のみ正しいデータとみなし、その正しいデータを出力するデジタルフィルタ機能を有している。このデジタルフィルタ機能を使用するか否かは、ＦＩＬＴ端子をＨレベルにするか否かで規定されるので、実施例の受信回路ＲＶでは、ＦＩＬＴ端子をＨレベルとすることで、そのフィルタ機能を活用している。
【０１６６】
図６（ｂ）は、デジタルフィルタ機能を説明する図面である。図示の通り、１／３０ｍＳごとに取得された３回連続して一致しない場合には、これら３回分のデータが全て破棄され、３回連続して一致したデータだけが取得されて出力される。したがって、例えば、不正データが複数のサンプリング周期にわたって連続しても、これらを確実に破棄することが可能となる。先に説明した通り、本実施例では、（ａ）フォトカプラＰＨのターンオン時間がＬＶＤＳ信号の送信周期より約９倍長く、且つ、リレー回路ＲＬＹのＯＮ遷移時間がＬＶＤＳ信号の送信周期約９０倍に長く設定することで、過渡的に発生する不正データを排除しているが、更に、デジタルフィルタ機能を活用することで、自走状態で動作する送信回路ＴＲや受信回路ＲＶにおけるデータ伝送の正確性を担保している。
【０１６７】
以上、回路動作を中心に説明したので、最後に、図８のフローチャートに基づいて主制御部２１の制御動作について説明する。電源投入後、主制御部２１のＣＰＵは、割込み禁止状態に設定され、ワンチップマイコン各部が初期設定される（ＳＴ１）。
【０１６８】
上記のソフトウェア処理とは無関係に、Ａタイプの磁気センサＭＧａは、電源リセット信号ＩＯＲＳＴがＨレベルに変化するＴ１タイミング（図５（ｂ））で、主制御部２１が正常Ｌレベルのドア開放信号ＤＯＲを受けていることを条件に、各々の判定閾値ＴＨａが自動的に自己決定されている。
【０１６９】
なお、ドア開放信号ＤＯＲが異常Ｈレベルである場合には、その後、正常Ｌレベルのドア開放信号ＤＯＲを受けたタイミングで、判定閾値ＴＨａが自動的に自己決定される。
【０１７０】
一方、Ｂタイプの磁気センサＭＧｂについては、フリップフロップＤＦＦが電源リセットされたことで、ＯＮ／ＯＦＦ制御トランジスタＱ１１がＯＮ動作し、動作制御信号ＣＴＬがＬレベルとなることで、判定閾値ＴＨａの自己決定動作が待機状態となっている。
【０１７１】
以上、ハードウェアに基づく初期動作を説明したが、ソフトウェア処理としては、ステップＳＴ１に続いて、入力ポートからＲＡＭクリア信号ＣＬＲを取得し、そのレベルを記憶する（ＳＴ２）。なお、ＲＡＭクリア信号ＣＬＲは、電源投入時の係員による初期化スイッチＳＷのＯＮ／ＯＦＦ操作状態を示している。ステップＳＴ２の処理が終われば、次に、リセット回路ＲＳＴのウォッチドッグタイマにクリアパルスを出力しつつ、所定の待機時間を消費する（ＳＴ３，ＳＴ４）。この時間消費処理によって、主制御部２１からの制御コマンドを受信すべきサブ制御部２２，２３，２４の準備動作が確実に完了する。
【０１７２】
続いて、電源基板２０から出力されている電源異常信号ＡＢＮ１を取得し、これが正常レベルに変化するまで、同一の処理を繰返す（ＳＴ５〜ＳＴ６）。そして、電源異常信号ＡＢＮ１が正常レベル（Ｈ）であると判定されれば、内蔵ＲＡＭの書換え動作が許可される（ＳＴ７）。
【０１７３】
次に、ＣＰＵは、演出制御部２２に対して、初期動作コマンドを送信する（ＳＴ８）。この初期動作コマンドは、演出可動体ＡＭＵによる可動演出を正常に実行するための制御コマンドであるが、ステップＳＴ３〜ＳＴ４の時間消費処理を経ているので、このタイミングでは、演出制御部２２の受信準備は確実に完了している。但し、ガラス扉６が閉鎖されていることを条件にステップＳＴ８の処理を実行しても良い。それは、ガラス扉６が閉鎖されていないと、ＣＡＬ書込み動作を実行しても（ＳＴ９）、キャリブレーション処理が開始されないためである。
【０１７４】
そして、初期化コマンドを受けた演出制御部２２では、演出可動体ＡＭＵを原点位置に回収する回収動作を実行する。ここで、回収動作は、演出可動体ＡＭＵが原点領域に回収されている場合も含め実行され、演出可動体ＡＭＵは、一旦、原点領域から離脱した後、原点領域内の所定の原点位置に回収される。以上の回収動作が開始されることで、全ての演出モータＭ１〜Ｍｎは回転を開始することになる。なお、回収動作に要する時間は、例えば５秒程度である。
【０１７５】
そこで、ＣＰＵは、所定の待機時間後にＣＡＬ書込み動作を実行する（ＳＴ９）。ＣＡＬ書込み動作は、図５のタイミングＴ２のソフトウェア動作として、先に説明した通りであり、フリップフロップＤＦＦに、１バイト長Ｈレベルのキャリブレーション信号ＣＡＬを書き込むことで実現される。なお、フリップフロップＤＦＦは、電源リセットされているので、このＴ２タイミングに至るまで、フリップフロップＤＦＦの出力ＣＡＬはＬレベルである。
【０１７６】
そして、ステップＳＴ９の処理で、フリップフロップＤＦＦの出力ＣＡＬがＨレベルに遷移したことで、Ｂタイプの磁気センサＭＧｂでは、正常Ｌレベルのドア開放信号ＤＯＲを受けていることを条件に、キャリブレーション動作が実行され、各々の判定閾値ＴＨｂが自動的に最適に自己決定される。
【０１７７】
なお、ドア開放信号ＤＯＲが異常Ｈレベルである場合には、その後、正常Ｌレベルのドア開放信号ＤＯＲを受けたタイミングで、判定閾値ＴＨａが自動的に自己決定される。但し、ステップＳＴ９のタイミング（図５のＴ２）で、ガラス扉６が開放されていることは事実上なく、また、演出モータＭ１〜Ｍｎの回収動作には５秒程度を要するので、万一、キャリブレーション動作の開始が多少遅れても、自動設定される判定閾値ＴＨａの値に問題はない。
【０１７８】
次に、ステップＳＴ９のＣＡＬ書込み処理に続いて、ウォッチドッグタイマにクリアパルスを送信した上で、払出制御部２４から受けている電源投入信号のレベルを判定する（ＳＴ１０，ＳＴ１１）。そして、ステップＳＴ１１の判定によって、払出制御部２４が正常に動作していることが確認されたら、ステップＳＴ２の処理で先行取得したＲＡＭクリア信号のレベルを判定する（ＳＴ１２）。
【０１７９】
ここで、ＲＡＭクリア信号がＯＮ状態であったと仮定すると、内蔵ＲＡＭの全領域をゼロクリアする（ＳＴ１７）。次に、ＲＡＭ領域がゼロクリアされたことを報知するためのＲＡＭクリアコマンドを、演出制御部２２に出力する（ＳＴ１８）。
【０１８０】
一方、ＲＡＭクリア信号はＯＦＦ状態の場合には、ステップＳＴ１２の判定に続いて、バックアップフラグＢＦＬの内容が判定される（ＳＴ１３）。バックアップフラグＢＦＬとは、電断時に正常にバックアップ動作が実行されたことを示すデータである。
【０１８１】
そして、ＢＦＬが正常値でない場合には、ステップＳＴ１３からステップＳＴ１７の処理に移行させて遊技機の動作を初期状態に戻す。一方、ＢＦＬが正常値であれば、チェックサム値を算出するためのチェックサム演算を実行する（ＳＴ１４）。
【０１８２】
チェックサムの演算結果が、バックアップ保存されている正当値と一致いない場合には、ステップＳＴ１７の処理に移行させてＲＡＭクリア処理を実行し、遊技機の動作を初期状態に戻す。一方、ステップＳＴ１５の判定において、正当判定される場合には所定のバックアップ復帰コマンドをサブ制御部２２、２４に送信する（ＳＴ１６）。
【０１８３】
このようにしてバックアップ復帰又はＲＡＭクリアに関する一連の処理が終わると、タイマ割込み動作（図９（ａ））を起動する割込み信号を出力するＣＴＣ（Counter Timer Circuit ）を初期設定してＣＰＵを割込み許可状態にする（ＳＴ１９）。そして、一時的にＣＰＵを割込み禁止状態にした状態で（ＳＴ２０）、各種のカウンタついて更新処理を実行し（ＳＴ２１）、その後、ＣＰＵを割込み許可状態に戻してステップＳＴ２０に戻る。
【０１８４】
以上の通り、本実施例では、ハードウェア動作とソフトウェア処理とを組み合わせることで、同一の回路構成の磁気センサを、配置位置に基づいてＡタイプとＢタイプに区別し、各磁気センサに最適な判定閾値を、配置位置に基づいて最適タイミングで自動決定させている。
【０１８５】
そして、主制御部２１は、（図９（ａ））のタイマ割込み処理によって、定時的（例えば４ｍＳ毎）に磁気検出信号ＭＧＮｉのレベルを繰り返し判定することで、異常事態の発生を即座に把握している。
【０１８６】
また、本実施例では、磁気センサＭＧ１〜ＭＧｎによる判定閾値の決定処理は、タイマ割込みが可能になるステップＳＴ１９の処理までに全て完了している。すなわち、ステップＳＴ９の処理タイミングと、ステップＳＴ１９の処理タイミングとの時間差は、判定閾値の決定処理に要する時間より十分長く設定されている。そのため、判定閾値の決定処理時に、異常レベルの磁気検出信号ＭＧＮｉが出力されても、主制御部２１は、これを認識しないので何ら問題がない。
【０１８７】
また、磁気検出信号ＭＧＮｉは、異常時にはＨレベルであって、且つ、オープンコレクタ状態で磁気センサＭＧｉから主制御部２１に伝送されるので、磁気検出信号ＭＧＮｉを伝送する伝送路が断線した場合は、主制御部２１は、磁気異常と判定するフェールセーフ機能を発揮する。
【０１８８】
続いて、図９〜図１０に基づいて、タイマ割込みの要部を説明する。図９（ａ）のタイマ割込み処理は、４ｍＳ毎に繰り返し実行され、待機タイマＷＴ１，ＷＴ２、ＷＴ３ｉや通報タイマＡＬＭを含む各種のタイマを、ゼロになるまでデクリメント（−１）処理により減算する（ＳＴ３０）。なお、ゼロに達した後は、デクリメント処理がスキップされる。
【０１８９】
図９（ｂ）は、通報タイマＡＬＭの減算処理を示しており、先ず、通報動作中か否かが通報中フラグＲＵＮによって判定され（ＳＴ４０）、ＲＵＮ＝１であって通報動作中であれば、通報タイマＡＬＭがＡＬＭ＞０であることを条件に（ＳＴ４１）、通報タイマＡＬＭをデクリメントする（ＳＴ４２）。
【０１９０】
以上のような処理を経てタイマ減算処理が終わると（ＳＴ３０）、スイッチ入力処理が実行される（ＳＴ３１）。スイッチ入力処理では図柄始動口１４，１５、大入賞口１６などのスイッチ信号や、磁気異常信号ＭＧＥＲや、電波異常信号ＷＶＥＲや、ドア開放信号ＤＯＲなどが取得され、各スイッチ信号のレベルが記憶されると共に、立上りエッジや立下りエッジでないかが判定され記憶される（ＳＴ３１）。
【０１９１】
次に、各スイッチ信号の信号レベルや、立上りエッジ（ＯＮエッジ）や、立下りエッジ（ＯＦＦエッジ）に基づいて、遊技者に対して、エラー報知動作を開始するなどのエラー管理処理が実行される（ＳＴ３２）。また、ホールコンピュータＨＣにシリアル伝送すべきＮビット長の遊技情報ＩＮＦの更新処理が実行され（ＳＴ３３）、更新された遊技情報ＩＮＦの出力処理が実行される（ＳＴ３４，ＳＴ３５）。
【０１９２】
遊技情報ＩＮＦは、この実施例では１２ビット長であり、その最上位ビット（Bit11 ）は、主として異常信号（ＭＧＥＲやＷＶＥＲなど）に関するセキュリティビットである。このセキュリティビットは、本実施例では、(a) 初期化スイッチＳＷがオン操作された時、(b) 大入賞口１６が閉じているのにカウントスイッチがＯＮ動作した時、(c) 電チューが閉じているのに第２図柄始動口１５の検出スイッチＳＷ２がＯＮ動作した時、(d) 磁気スイッチＭＧｉの何れか一以上がＯＮ動作した時、(e) 電波センサＷＡＶがＯＮ動作した時、(f) 普通入賞口１７などの検出スイッチのＯＮ動作時間が異常に長い場合には、Ｈレベルとされる。
【０１９３】
更新処理（ＳＴ３３）では、Ｎビット長の遊技情報ＩＮＦを記憶する２バイト長の遊技情報フラグＩＮＦの内容が更新される。ここで、遊技情報ＩＮＦのセキュリティビットについては、図９（ｃ）〜図１０の処理に基づいて更新される。
【０１９４】
また、遊技情報ＩＮＦの出力処理では、まず、遊技情報フラグＩＮＦの下位１バイトを、図６に示す下位バッファＢＦｌにＩ／Ｏライトし（ＳＴ３３）、次に、遊技情報フラグＩＮＦの上位１バイトを、図６に示す上位バッファＢＦｈにＩ／Ｏライトする（ＳＴ３４）。なお、本実施例では、メモリマップドＩ／Ｏ（Memory-mapped I/O ）方式を採っているので、Ｉ／Ｏライトは、メモリライド動作に他ならない。
【０１９５】
図９（ｂ）は、ステップＳＴ３３の遊技情報ＩＮＦの更新処理のうち、セキュリティビットの更新処理を詳細に示すフローチャートである。セキュリティビットの更新処理では、先ず、ＲＡＭクリア信号ＣＬＲのＯＮエッジが検出されたか否かが判定される（ＳＴ５０）。
【０１９６】
ＲＡＭクリア信号ＣＬＲは、電源投入時の係員による初期化スイッチＳＷのＯＮ／ＯＦＦ操作状態を示しているが、このことを３０秒間、ホールコンピュータＨＣに通報するべく、通報タイマＡＬＭに３０秒に対応する数値を設定する（ＳＴ５１）。この実施例ではタイマ割込みが４ｍＳ（τ［ｍＳ］）毎に実行されるので、３０秒に対応する数値は、基準数ＴをＴ＝１０００／τとして、３０×Ｔとなる。
【０１９７】
ステップＳＴ５１の処理により、通報タイマＡＬＭがＡＬＭ＝３０×Ｔとなったことで、その後、ステップＳＴ８５→ＳＴ８６→ＳＴ８７の経路で、図１１に示す処理が実行されることになる。具体的には、遊技情報フラグＩＮＦのセキュリティビットが、Ｈレベルとされ（ＳＴ８６）、また、通報中フラグＲＵＮが１とされる（ＳＴ８７）。
【０１９８】
図１１（ａ）は、タイミングＴ１で、初期化スイッチＳＷがＯＮ遷移したことを示しており、図１１（ｉ）は、遊技情報フラグＩＮＦのセキュリティビットが、ステップＳＴ３４とＳＴ３５の出力処理を経て、外部端子基板２６に出力されることを示している。
【０１９９】
次に、カウントスイッチのＯＮエッジが検出されたか否かが判定される（ＳＴ５２）。先に説明した通り、カウントスイッチとは、大入賞口１６に配置された検出スイッチであり、大入賞口１６が開放していないとＯＮ動作しない筈である。したがって、カウントスイッチのＯＮエッジが検出された場合には、次に、大入賞口１６が開放中か否かが判定され（ＳＴ５３）、もし開放状態でない場合には、通報タイマＡＬＭに３０秒に対応する数値（３０×Ｔ）が設定される（ＳＴ５４）。
【０２００】
その結果、その後、ステップＳＴ８５→ＳＴ８６→ＳＴ８７の経路で、図１１に記載の処理が実行され、遊技情報フラグＩＮＦのセキュリティビットがＨレベルとされ（ＳＴ８６）、また、通報中フラグＲＵＮが１とされる（ＳＴ８７）。
【０２０１】
図１１（ｂ）と、図１１（ｃ）は、大入賞口１６が閉鎖状態であるにも拘わらず、カウントスイッチがＯＮ遷移したことを示している（タイミングＴ５，Ｔ６）。すなわち、タイミングＴ５で、カウントスイッチがＯＮ遷移して通報動作を開始してから３０秒を経過しない間に、再度、カウントスイッチがＯＮ遷移したため（タイミングＴ６）、図１１（ｉ）に示す通り、タイミングＴ５から開始された通報動作が、タイミングＴ６から３０秒経過するまで継続される。
【０２０２】
図９（ｃ）に戻って説明を続けると、ステップＳＴ５４の処理の後、第２図柄始動口１５を開閉させる電チューが閉鎖タイミングか否かが判定され（ＳＴ５５）、もし閉鎖タイミングであれば、待機タイマＷＴ１を３×Ｔに設定する（ＳＴ５６）。これは、電チューが閉鎖制御されても、実際に電チューが閉鎖されるまでにタイムロスが生じるので、第２図柄始動口１５への不正入賞を検出する上で、電チューが閉鎖され終わるまでの遊技球の入賞を、不正入賞と誤認することを防止するためである。
【０２０３】
ステップＳＴ５６の処理で、３×Ｔに設定された待機タイマＷＴ１は、ステップＳＴ３０の処理で、タイマ割込み毎にデクリメントされるので（ＳＴ３０参照）、次に、待機タイマＷＴ１の値が判定される（ＳＴ５７）。そして、３秒間の待機時間を消化した後であれば、その時、電チューが開放中か否か判定され（ＳＴ５８）、もし閉鎖中であれば、図柄始動口１５の検出スイッチＳＷ２について、ＯＮエッジが検出されたか否かが判定される（ＳＴ５９）。
【０２０４】
そして、このタイミングで、検出スイッチＳＷ２のＯＮエッジが検出されると、それは不正入賞の可能性が高いので、通報タイマＡＬＭに３０秒に対応する数値（３０×Ｔ）を設定する（ＳＴ６０）。
【０２０５】
図１１（ｄ）と図１１（ｅ）と図１１（ｉ）には、タイミングＴ２で電チューが閉鎖されて３秒以上経過した後に、タイミングＴ３とＴ４に第２図柄始動口１５の検出スイッチＳＷ２がＯＮ遷移するので、タイミングＴ３から開始された通報動作が、タイミングＴ４の３０秒後まで継続することが示されている。
【０２０６】
次に、図１０のステップＳＴ６１の処理に移行し、磁気センサＭＧｉの何れかについて、ステップＳＴ３１の処理で、ＯＮエッジが検出されているかが判定される。
【０２０７】
そして、異常を検知した磁気センサＭＧｉが存在する場合には、待機タイマＷＴ２に、０．１秒に対応する対応する数値（３０×Ｔ）を設定する（ＳＴ６２）。これは、磁石などを使用する違法行為は、数秒以上継続されるのが通常であるので、誤報を避けるために、継続的な異常検知を確認するためである。
【０２０８】
そのため、次に、ＯＮレベルの磁気センサＭＧｉが存在するかが判定され（ＳＴ６３）、もし存在しない場合は、磁気異常フラグＭＥＲがリセットされ（ＳＴ６４）、存在する場合には、磁気異常フラグＭＥＲが１にセットされる（ＳＴ６５）。
【０２０９】
ステップＳＴ６５の処理で、磁気異常フラグＭＥＲが１にセットされたことで、その後、ステップＳＴ７１の処理で、通報タイマＡＬＭの値が３０秒に対応する値に設定され、ステップＳＴ８６〜ＳＴ８７の処理を経て通報動作が開始される。
【０２１０】
次に、通報動作中か否かが通報中フラグＲＵＮの値で判定され、ＲＵＮ＝１であって通報動作中の場合には、通報タイマＡＬＭの値をインクリメントする（ＳＴ６７）。これは、タイマ割込み毎にデクリメント（ＳＴ４２）される通報タイマＡＬＭの値を初期設定値（３０×Ｔ）に戻すことで、ステップＳＴ７１と、ステップＳＴ８６〜ＳＴ８７の処理を経て開始された異常磁気検出の通報動作を、異常磁気が検出されなくなった後も３０秒間継続させるためである。
【０２１１】
次に、待機タイマＷＴ２の値に基づいて、０．１秒の待機時間が経過したか否かが判定される（ＳＴ６８）。そして、０．１秒経過しても、やはり、磁気異常フラグＭＥＲ＝１であって、磁気異常が認められる場合には（ＳＴ６９）、通報タイマＡＬＭの値を３０秒に対応する値に設定する（ＳＴ７１）。その結果、その後のステップＳＴ８６〜ＳＴ８７の処理を経て通報動作が開始されることになる。
【０２１２】
図１１（ｆ）に示す通り、タイミングＴ７で、磁気センサＭＧｉのＯＮエッジが検出されてから０．１秒経過後も、依然として磁気異常が認められると、異常通報動作が開始され（図１１（ｉ）参照）、タイミングＴ８で、磁気異常が収まった後も、３０秒間は異常通報動作が継続される。
【０２１３】
一方、待機タイマＷＴ２の値がゼロでないか、ＷＴ２＝０であって磁気異常フラグＭＥＲ＝０の場合には、電波センサＷＡＶのＯＮエッジが、ステップＳＴ３１の処理で検出されている否かが判定される（ＳＴ７２）。そして、ＯＮエッジが検出されている場合、通報中フラグＲＵＮがＲＵＮ＝１であれば（ＳＴ７３）、通報タイマＡＬＭの値を、インクリメントする（ＳＴ７４）。
【０２１４】
これは、通報タイマＡＬＭの値を、初期設定値に維持することで、ステップＳＴ７１と、ステップＳＴ８６〜ＳＴ８７の処理を経て開始された異常電波検出の通報動作を、異常電波が検出されなくなった後も３０秒間継続させるためである。図１１（ｇ）には、タイミングＴ９から開始された通報動作が、異常電波が検出されなくなったタイミングＴ１０の後も３０秒間継続することが示されている。なお、電波センサによる異常検出について、連続性をチェックしないのは、瞬間的な電波照射が繰り返される可能性があるためである。
【０２１５】
次に、普通入賞口１７やゲート１８に突入した遊技球を検出する検出スイッチＳＷｉが、異常に長時間ＯＮ状態を維持しないかが判定される。先に説明した通り、遊技球は、普通入賞口１７やゲート１８を０．２秒以内に通過する筈である。
【０２１６】
そこで、検出スイッチＳＷｉのＯＮエッジが検出された場合には（ＳＴ７５）、対応する待機タイマＷＴ３ｉに、０．２秒に対応するＴ／５を設定する（ＳＴ７６）。次に、検出スイッチＳＷｉがＯＮレベルか否かに基づき、入賞フラグＮＹＵｉを０又は１にする（ＳＴ７８，ＳＴ７９）。
【０２１７】
そして、検出スイッチＳＷｉがＯＮレベルであれば、通報中フラグＲＵＮが判定され、ＲＵＮ＝１であれば（ＳＴ８０）、通報タイマＡＬＭの値をインクリメントすることで（ＳＴ８１）、検出スイッチＳＷｉがＯＦＦレベルに戻った後も、通報動作を３０秒間継続させる。
【０２１８】
次に、待機タイマＷＴ３ｉの値が判定され（ＳＴ８２）、ＷＴ３ｉ＝０であり、且つ、入賞フラグＮＹＵｉ＝１であれば、通報タイマＡＬＭに、３０秒に対応する数値（３０×Ｔ）を設定する（ＳＴ８４）。
【０２１９】
そして、通報タイマＡＬＭの値に基づき、ＡＬＭ＝０であれば、遊技情報ＩＮＦのセキュリティビットをＬレベルに設定すると共に、通報中フラグＲＵＮをＲＵＮ＝０にして通報動作を終了させる（ＳＴ８８）。
【０２２０】
一方、ＡＬＭ＞０であれば、遊技情報ＩＮＦのセキュリティビットをＨレベルに設定すると共に、通報中フラグＲＵＮをＲＵＮ＝１にして、図９のステップＳＴ３４，ＳＴ３５の出力動作を経て通報動作を開始させる（ＳＴ８７）。
【０２２１】
図１１（ｈ）と図１１（ｉ）には、タイミングＴ１１で検出された入賞スイッチのＯＮ遷移から０．２秒経過した後、ホールコンピュータへの通報動作が開始され、入賞スイッチがＯＦＦ遷移した後も、３０秒間継続されることが示されている。
【０２２２】
なお、本実施例では、異常内容を特定することなく、異常発生をホールコンピュータＨＣに通報しており、重複した異常が発生する場合には、その発生のたびに、通報タイマＡＬＭの値が、通報時間３０秒に対応する初期値に設定される。しかし、セキュリティビットを複数ビットとして、異常内容を特定する構成を採っても良い。
【０２２３】
以上、実施例について詳細に説明したが、具体的な記載内容は特に本発明を限定せず、適宜に変更可能である。特に、ホールコンピュータＨＣへの通報動作に関する待機時間や通報時間は、適宜に変更可能である。また、遊技情報ＩＮＦのビット数Ｎや、セキュリティビットに重畳させる防犯情報の種類や個数も適宜に変更可能である。
【０２２４】
また、磁気センサの内部回路は一例を示したに過ぎず、同等の動作を実現する他の回路構成に代えても良い。なお、磁気センサＭＧｉの個数は、何ら限定されず、単一個でもあっても良い。この点は、Ａタイプ、Ｂタイプの個数についても同様であり、複数の磁気センサの全てがＡタイプでも良いし、全てがＢタイプであっても良い。
【符号の説明】
【０２２５】
ＧＭ        遊技機
ＩＮＦ      パラレル検出情報
２１，ＴＲ  第１手段
２６        外部接続基板
ＲＶ，ＰＨ  第３手段
ＨＣ        ホールコンピュータ
ＲＹＬ      リレー回路
【図１】
2018033884.tif 000003
【図２】
2018033884.tif 000004
【図３】
2018033884.tif 000005
【図４】
2018033884.tif 000006
【図５】
2018033884.tif 000007
【図６】
2018033884.tif 000008
【図７】
2018033884.tif 000009
【図８】
2018033884.tif 000010
【図９】
2018033884.tif 000011
【図１０】
2018033884.tif 000012
【図１１】
2018033884.tif 000013
【手続補正書】
【提出日】平成29年9月14日(2017.9.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
所定のスイッチ信号に基づいて抽選処理を実行し、その抽選結果に応じた遊技動作を実行可能な遊技機であって、
遊技機の所定の外部接続基板は、複数Ｎ対の伝送線を経由して、遊技ホールのホールコンピュータと接続可能であり、
前記ホールコンピュータに出力すべき、複数Ｎビット長のパラレル検出情報を生成し、このパラレル検出情報に基づいたシリアル信号を出力する第１手段と、
ＤＣ結合またはコンデンサを経由するＡＣ結合による一対の差動信号線を通して、前記第１手段が生成したシリアル信号を外部接続基板に伝送する第２手段と、
前記第２手段によって伝送されたシリアル信号から複数Ｎビット長のパラレル検出情報を復元すると共に、復元したパラレル検出情報を、１ビット毎に一対の伝送線を通して、ホールコンピュータ側に伝送可能な第３手段と、を有して構成され、
前記第１手段は、前記Ｎビット長のパラレル検出情報を生成して出力する所定のコンピュータ回路と、コンピュータ機構を有しない電子回路で実現され、前記コンピュータ回路の出力に基づき生成したシリアル信号を出力する第１回路と、を有して構成され、
前記第３手段は、コンピュータ機構を有しない電子回路で実現され、第１回路から受けたシリアル信号から前記Ｎビット長のパラレル検出情報を復元して出力する第２回路を有して構成され、
第１回路と第２回路は、前記コンピュータ回路や前記ホールコンピュータの動作に同期することなく、各々の内部クロックに同期して自走動作して、各出力動作を実行していることを特徴とする遊技機。
【請求項２】
前記外部接続基板には、前記パラレル検出情報のビット長に対応する個数のフォトカプラが配置され、各フォトカプラの出力は、対応する一対の伝送線に直結状態とされ、
前記パラレル検出情報のＯＮ／ＯＦＦレベルに基づいて、各フォトカプラがＯＮ／ＯＦＦ動作することで、ホールコンピュータから外部端子基板に向かう直流電流が通電制御されるよう構成されている請求項１に記載の遊技機。
【請求項３】
第２回路は、復元したパラレル検出情報を判定して、正当と判定されるパラレル検出情報に限り、ホールコンピュータ側に伝送する請求項１又は２に記載の遊技機。
【請求項４】
第２回路は、復元したパラレル検出情報が、複数回連続して一致した場合に正当と判定する請求項３に記載の遊技機。
【請求項５】
第１回路と第２回路は、同一構成の内部回路を有して構成され、
第１回路が送信モードで機能する一方、第２回路が受信モードで機能するよう回路設定されている請求項１〜４の何れかに記載の遊技機。
【請求項６】
前記コンピュータ回路は、前記パラレル検出情報を、１バイト単位で第１回路に出力する一方、
第１回路は、複数バイト長のパラレル検出情報を纏めてシリアル信号に変換して出力している請求項１〜５の何れかに記載の遊技機。
【請求項７】
前記パラレル検出情報の基礎信号を生成するセンサには、
定常レベルから検出レベルに変化したことに対応して、その変化を示す検出情報が第１回路に出力される第１種のセンサと、
検出レベルが所定時間継続したことを条件に、その継続を示す検出情報が第１回路に出力される第２種のセンサと、が含まれている請求項１〜６の何れかに記載の遊技機。
【請求項８】
第１種のセンサには、
センサ信号が検出レベルに変化したことを示す検出情報が、所定の通報時間を経過すると、自動的に初期状態に戻されるセンサと、
センサ信号が検出レベルに変化した後、定常レベルに復帰しても、その後、規定時間を経過するまでは、それまでの出力が維持されるセンサと、が含まれている請求項７に記載の遊技機。
【請求項９】
前記パラレル検出情報の基礎信号を生成するセンサには、
そのセンサ信号が、定常レベルから検出レベルに変化しても、他のセンサ信号に基づいて、その事態が無視されるセンサが含まれている請求項１〜８の何れかに記載の遊技機。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
上記の課題を解決するため、本発明は、所定のスイッチ信号に基づいて抽選処理を実行し、その抽選結果に応じた遊技動作を実行可能な遊技機であって、遊技機の所定の外部接続基板は、複数Ｎ対の伝送線を経由して、遊技ホールのホールコンピュータと接続可能であり、前記ホールコンピュータに出力すべき、複数Ｎビット長のパラレル検出情報を生成し、このパラレル検出情報に基づいたシリアル信号を出力する第１手段と、ＤＣ結合またはコンデンサを経由するＡＣ結合による一対の差動信号線を通して、前記第１手段が生成したシリアル信号を外部接続基板に伝送する第２手段と、前記第２手段によって伝送されたシリアル信号から複数Ｎビット長のパラレル検出情報を復元すると共に、復元したパラレル検出情報を、１ビット毎に一対の伝送線を通して、ホールコンピュータ側に伝送可能な第３手段と、を有して構成され、前記第１手段は、前記Ｎビット長のパラレル検出情報を生成して出力する所定のコンピュータ回路と、コンピュータ機構を有しない電子回路で実現され、前記コンピュータ回路の出力に基づき生成したシリアル信号を出力する第１回路と、を有して構成され、前記第３手段は、コンピュータ機構を有しない電子回路で実現され、第１回路から受けたシリアル信号から前記Ｎビット長のパラレル検出情報を復元して出力する第２回路を有して構成され、第１回路と第２回路は、前記コンピュータ回路や前記ホールコンピュータの動作に同期することなく、各々の内部クロックに同期して自走動作して、各出力動作を実行している。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
第１回路と第２回路は、同一構成の内部回路を有して構成され、第１回路が送信モードで機能する一方、第２回路が受信モードで機能するよう回路設定されているのが好ましい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
第１回路は、生成したパラレル検出情報を、所定の動作周期で繰り返し出力しており、コンピュータ回路によるパラレル検出情報の出力周期は、第１回路の動作周期の５０倍以上、好ましくは１００倍以上とすべきである。なお、実施例は、第１回路の動作周期が２０μＳであり、パラレル検出情報の出力周期が４ｍＳであるので、第１回路の動作周期の２００倍である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】削除
【補正の内容】