(57)【要約】【課題】  ダイオードの一方のノードと他方のノードとの間で生じる逆バイアス電圧によって生じる暗電流によって、ノイズが生じる課題があった。このノイズを、ダイナミックレンジの低下を抑制しながら抑える検討が充分では無かった。【解決手段】  第１ノードと、第２ノードとを備えるダイオードと、第１ノードに接続された入力ノードと、第２ノードに接続された出力ノードとを備える増幅トランジスタと、第２ノードに接続された負荷トランジスタとを有する光電変換装置である。【選択図】  図２
2018142937.tif 000002
【特許請求の範囲】
【請求項１】
第１ノードと、第２ノードとを備えるダイオードと、
前記第１ノードに接続された入力ノードと、前記第２ノードに接続された出力ノードとを備える増幅トランジスタと、
前記第２ノードに接続された負荷トランジスタとを有することを特徴とする光電変換装置。
【請求項２】
前記第１ノードと前記入力ノードは配線を介して接続され、
前記ダイオードは半導体基板の内部に形成されており、前記ダイオードは、第１導電型の第１半導体領域と、前記第１導電型とは異なる第２導電型の第２半導体領域とを有し、
前記第１ノードは、前記第１半導体領域において、前記配線に対して前記半導体基板の表面で接する部分であることを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記入力ノードが前記増幅トランジスタのゲートであって、
前記ゲートと対向する半導体領域が前記第２半導体領域に含まれることを特徴とする請求項２に記載の光電変換装置。
【請求項４】
前記第１ノードと、前記入力ノードとが、前記半導体基板を介さずに前記配線によって接続されていることを特徴とする請求項２または３に記載の光電変換装置。
【請求項５】
前記第２半導体領域に接して、前記第１導電型の第３半導体領域が形成され、
前記第２半導体領域に接して、前記第２導電型であって、前記第２半導体領域よりも不純物濃度が高い第４半導体領域が形成され、
第２配線に対し、前記第３半導体領域と、前記第４半導体領域がともに接続されることを特徴とする請求項２〜４のいずれか１項に記載の光電変換装置。
【請求項６】
前記第１ノードに接続された主ノードと、前記第２ノードに接続されたバックゲートとを有するリセットトランジスタをさらに有することを特徴とする請求項１〜５のいずれか１項に記載の光電変換装置。
【請求項７】
信号線と増幅器とをさらに備え、
前記増幅トランジスタの前記出力ノードが前記信号線に接続され、
前記増幅器の入力ノードが前記信号線に接続され、
前記リセットトランジスタは、前記増幅器の出力ノードが接続された主ノードをさらに有することを特徴とする請求項６に記載の光電変換装置。
【請求項８】
第１導電型の第１半導体領域と、前記第１導電型とは異なる第２導電型であって、前記第１半導体領域とＰＮ接合を形成する第２半導体領域とを有するダイオードと、
前記第１半導体領域に接続された入力ノードと、前記第２半導体領域に接続された出力ノードとを備える増幅トランジスタと、
前記第２半導体領域に接続された負荷トランジスタとを有することを特徴とする光電変換装置。
【請求項９】
マイクロレンズと、前記ダイオードと前記マイクロレンズとの間に設けられた光電変換膜と、前記光電変換膜に接する電極とをさらに有し、
前記電極と前記第１ノードとが接続されていることを特徴とする請求項１〜８のいずれか１項に記載の光電変換装置。
【請求項１０】
前記ダイオードが、フォトダイオードであることを特徴とする請求項１〜８のいずれか１項に記載の光電変換装置。
【請求項１１】
前記入力ノードの容量値を変更する容量切替部をさらに有することを特徴とする請求項１〜１０のいずれか１項に記載の光電変換装置。
【請求項１２】
請求項１〜１１のいずれかの光電変換装置と、
前記光電変換装置が出力する信号を用いて画像を生成する信号処理部とを有する撮像システム。
【請求項１３】
請求項１〜１１のいずれか１項に記載の光電変換装置と、
前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、を有する移動体であって、
前記距離情報に基づいて前記移動体を制御する移動体制御手段をさらに有することを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置、撮像システム、移動体に関する。
【背景技術】
【０００２】
ＰＮ接合を備えた光電変換部を有する光電変換装置が知られている。
【０００３】
特許文献１には、ＰＮ接合を備える光電変換部と、増幅トランジスタの入力ノードとが接続された光電変換装置が記載されている。この光電変換部は、ＰＮ接合を形成する、例えばＮ型半導体領域は信号電荷の蓄積領域である。このＮ型半導体領域には、蓄積した信号電荷に対応した電位が現れる。一方、蓄積領域とＰＮ接合を形成するＰ型半導体領域には、接地電位が与えられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１９０５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の光電変換装置では、ダイオードの一方のノードと他方のノードとの間に逆バイアス電圧を印加したことによって生じる暗電流によって、ノイズが生じる課題があった。特許文献１では、ダイナミックレンジの低下を抑制しながら、暗電流を低減する検討が充分ではなかった。
【課題を解決するための手段】
【０００６】
本発明は上記の課題を鑑みて為されたものであり、その一の態様は、第１ノードと、第２ノードとを備えるダイオードと、前記第１ノードに接続された入力ノードと、前記第２ノードに接続された出力ノードとを備える増幅トランジスタと、前記第２ノードに接続された負荷トランジスタとを有することを特徴とする光電変換装置である。
【発明の効果】
【０００７】
本発明により、ダイナミックレンジの低下を抑制しながら、ダイオードの一方のノードと他方のノードとの間で生じる逆バイアス電圧を小さくすることができ、暗電流を低減することができる。
【図面の簡単な説明】
【０００８】
【図１】光電変換装置のブロック図
【図２】画素の等価回路図
【図３】画素の一部の断面図
【図４】制御線に入力される電位のタイミング図
【図５】画素の等価回路図
【図６】画素の等価回路図
【図７】画素の等価回路図
【図８】画素の一部の断面図
【図９】撮像システムのブロック図
【図１０】撮像システムのブロック図
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら各実施例を説明する。なお、以下の実施例では、画素が備える光電変換部が蓄積する信号電荷が電子であるとする。信号電荷が電子である例は一例に過ぎず、信号電荷をホールとしても、半導体領域の導電型を適宜反対にすることによって、以下の実施例を適用することができる。
【００１０】
（実施例１）
図１は、本実施例の光電変換装置の構成を示した図である。
【００１１】
本実施例による光電変換装置１００は、図１に示すように、画素領域１１０と、垂直走査回路２１０と、列読み出し回路３００と、水平走査回路４００と、制御回路５０と、出力回路６０とを有している。
【００１２】
画素領域１１０には、複数行及び複数列に渡ってマトリクス状に配された複数の画素１２０が設けられている。画素領域１１０の画素アレイの各行には、行方向（図１において横方向）に延在して、制御信号線１４０が配されている。制御信号線１４０は、行方向に並ぶ画素１２０にそれぞれ接続され、これら画素１２０に共通の信号線をなしている。また、画素領域１１０の画素アレイの各列には、列方向（図１において縦方向）に延在して、垂直信号線８が配されている。垂直信号線８は、列方向に並ぶ画素１２０にそれぞれ接続され、これら画素１２０に共通の信号線をなしている。
【００１３】
各行の制御信号線１４０は、垂直走査回路２１０に接続されている。垂直走査回路２１０は、画素１２０から画素信号を読み出す際に画素１２０内の読み出し回路を駆動するための制御信号を、制御信号線１４０を介して画素１２０に供給する回路部である。各列の垂直信号線８の一端は、列読み出し回路３００に接続されている。画素１２０から読み出された画素信号は、垂直信号線８を介して列読み出し回路３００に入力される。列読み出し回路３００は、画素１２０から読み出された画素信号に対して所定の信号処理、例えば増幅処理やＡＤ変換処理等の信号処理を実施する回路部である。列読み出し回路３００は、差動増幅回路、サンプル・ホールド回路、ＡＤ変換回路等を含み得る。
【００１４】
水平走査回路４００は、列読み出し回路３００において処理された画素信号を列毎に順次、出力回路６０に転送するための制御信号を、列読み出し回路３００に供給する回路部である。制御回路５０は、垂直走査回路２１０、列読み出し回路３００及び水平走査回路４００の動作やそのタイミングを制御する制御信号を供給するための回路部である。出力回路６０は、バッファアンプ、差動増幅器などから構成され、列読み出し回路３００から読み出された画素信号を光電変換装置１００の外部の信号処理部に出力するための回路部である。
【００１５】
図２は、図１に示した画素１２０の等価回路図である。画素１２０は、フォトダイオード１、増幅トランジスタ４、リセットトランジスタ５、負荷トランジスタ６、選択トランジスタ７を有する。フォトダイオード１の一方のノードは、リセットトランジスタ５の主ノードと、増幅トランジスタ４の入力ノードとに接続されている。また、フォトダイオード１の他方のノードは、増幅トランジスタ４と負荷トランジスタ６と選択トランジスタ７のそれぞれの主ノードが接続されたノードと、リセットトランジスタ５のバックゲートとに接続されている。本実施例で特徴的なのは、フォトダイオード１の他方のノードが、増幅トランジスタ４の一方の主ノードに接続されている点である。
【００１６】
リセットトランジスタ５の制御ノードは、制御信号線１４０の１つである、リセット制御線１０を介して、図１に示した垂直走査回路２１０に接続されている。負荷トランジスタ６の制御ノードは、制御信号線１４０の１つである、負荷制御線１１を介して、図１に示した垂直走査回路２１０が接続されている。選択トランジスタ７の制御ノードは、制御信号線１４０の１つである、選択制御線１２を介して、図１に示した垂直走査回路２１０に接続されている。
【００１７】
リセットトランジスタ５と、増幅トランジスタ４のそれぞれの他方の主ノードは、電源電圧ＶＤＤを供給する電位供給線９に接続されている。
【００１８】
選択トランジスタ７の他方の主ノードは、垂直信号線８に接続されている。
【００１９】
図３は、図２に示した画素１２０の断面構造を示した図である。図３では、図２で示した部材と対応する部材については、図２で付した符号と同じ符号を付して示している。
【００２０】
図３では、半導体基板６５と、各トランジスタのゲートと、コンタクトプラグと、配線とを示している。なお、図３では、図２に示した選択トランジスタ７、垂直信号線８の図示を省略している。
【００２１】
Ｎ型の半導体領域１３には、Ｎ型の素子分離層１５が形成されている。素子分離層１５の上部には、誘電体で形成された素子分離帯１４が形成されている。また、半導体領域１３の上部には、図１に示したフォトダイオード１の深さを規定するＰ型の半導体領域１６が形成されている。半導体領域１６の上部であって、素子分離帯１４の側壁の領域に、Ｐ型の半導体領域１７が形成されている。この半導体領域１７に囲まれるように、Ｎ型のＮウエル４０が形成されている。Ｎウエル４０の半導体基板表面側の領域には、Ｎウエル４０よりも不純物濃度の高いＮ型の半導体領域２が形成されている。半導体領域２は、コンタクトプラグと、配線２４とを介して、図２に示した増幅トランジスタ４の入力ノードであるゲート２１に接続されている。半導体領域２は、第１半導体領域である。
【００２２】
Ｎウエル４０の半導体基板の表面側には、さらに２つのＰ型の半導体領域３が形成されている。一方の半導体領域３は、リセットトランジスタ５のＮ型のドレイン領域２０が形成されている。半導体領域３は、第２半導体領域である。ドレイン領域２０は、コンタクトプラグを介して、電位供給線９に接続されている。ドレイン領域２０と半導体領域２との間には、リセットトランジスタ５のゲート１９が設けられている。ゲート１９は、コンタクトプラグを介して、リセット制御線１０に接続されている。Ｎウエル４０と、Ｎ型の半導体領域２と、Ｐ型の半導体領域３と、Ｐ型の半導体領域１６とによってフォトダイオード１が形成される。Ｎウエル４０で発生した電子は、Ｎ型の半導体領域２に移動する。増幅トランジスタ４のゲート２１の電位は、半導体領域２に蓄積された電子に対応した電位となる。
【００２３】
２つの半導体領域３のうちの他方には、増幅トランジスタ４のＮ型のソース領域２２と、増幅トランジスタ４のＮ型のドレイン領域２３とが形成されている。増幅トランジスタ４のゲートに対向する半導体領域は、第２の半導体領域である半導体領域３である。ソース領域２２は、第３半導体領域である。ソース領域２２とドレイン領域２３との間には、増幅トランジスタ４のゲート２１が形成されている。ソース領域２２はコンタクトプラグと、配線３０とを介して、負荷トランジスタ６のＮ型のドレイン領域２８に接続されている。また、ソース領域２２に接続されているコンタクトプラグは、Ｐ型の半導体領域３よりも高い不純物濃度を有するＰ型の半導体領域２５とも接続されている。半導体領域２５は、第４半導体領域である。２つのＰ型の半導体領域３は、互いの半導体領域３の下部に延在する半導体領域１７と、半導体領域１６によって電気的に接続されている。
【００２４】
負荷トランジスタ６のドレイン領域２８は、Ｐ型のＰウエル１８に形成されている。また、Ｐウエル１８には、負荷トランジスタ６のソース領域２７が形成されている。ドレイン領域２８とソース領域２７との間には、負荷トランジスタ６のゲート２６が形成されている。ゲート２６は、コンタクトプラグを介して、負荷制御線１１に接続されている。ソース領域２７は、接地電位線７０に接続されている。接地電位線７０は、Ｐウエル１８よりも高い不純物濃度を有するＰ型の半導体領域２９にもまた接続されている。
【００２５】
図４は、各トランジスタのゲートに接続する配線に印加される電圧を示している。リセット制御線１０はリセットトランジスタ５のオン、オフを制御する電位をリセットトランジスタ５のゲートに供給する。選択制御線１２は選択トランジスタ７のオン、オフを制御する電位を選択トランジスタ７のゲートに供給する。リセット制御線１０、選択制御線１２の電位がＬｏｗレベルの場合には、供給先のトランジスタはオフする。また、リセット制御線１０、選択制御線１２の電位がＨｉｇｈレベルの場合には、供給先のトランジスタはオンする。
【００２６】
負荷制御線１１は、負荷トランジスタ６の電流量を制御する電圧を、負荷トランジスタ６のゲートに供給する。負荷トランジスタ６は、負荷制御線１１の電位がＬｏｗレベルにある場合の方が、Ｈｉｇｈレベルにある場合よりも、供給する電流量が大きい。
【００２７】
まず、リセット制御線１０、選択制御線１２の電位はＬｏｗレベルにあり、負荷制御線の電位がＨｉｇｈレベルにある。
【００２８】
その状態において、リセット制御線１０の電位がＨｉｇｈレベルとなる。これにより、半導体領域２、および増幅トランジスタ４のゲート２１の電位がリセットされる。
【００２９】
次に、リセット制御線１０および負荷制御線１１の電位がＬｏｗレベルとなる。これにより、半導体領域２は、入射光によって生じた電子の蓄積を開始する。
【００３０】
半導体領域２の電子の蓄積量に従って、半導体領域２の電位が変化する。増幅トランジスタ４には負荷トランジスタ６によって電流が供給されているため、増幅トランジスタ４はソースフォロワ動作を行う。よって、半導体領域２の電位の変化に追従して、増幅トランジスタ４のソース領域２２および半導体領域３の電位が変化する。
【００３１】
増幅トランジスタ４は、Ｐ型の半導体領域３をウエルとして形成されている。このため、増幅トランジスタ４には、いわゆるバックゲートバイアスは掛からない。従って、増幅トランジスタ４のゲインは１である。このため、半導体領域２の電位変化量と半導体領域３の電位変化量は同じである。したがって、半導体領域２と半導体領域３との電位差は信号蓄積期間中、一定の値を保つこととなる。
【００３２】
次に、選択制御線１２の電位がＨｉｇｈレベルとし、信号読出期間を開始する。これにより、選択トランジスタ７がオンする。また、負荷制御線１１の電位がＨｉｇｈレベルとなる。これにより、選択トランジスタ７を介して、増幅トランジスタ４の出力が、垂直信号線８に出力される。つまり、信号蓄積期間に生じた半導体領域２の電位変化量に対応する信号が垂直信号線８に出力される。
【００３３】
本実施例では、負荷トランジスタ６の電流供給量を、信号蓄積期間の方が、信号読出期間よりも少なくしている。これにより、信号蓄積期間における、画素１２０の電流消費量を抑制することができる。
【００３４】
また、負荷トランジスタ６の電流供給量を一定とし、信号蓄積期間は負荷トランジスタ６のみが増幅トランジスタ４に供給する。そして、信号読出期間は、負荷トランジスタ６とは別に設けられた、電流供給用のトランジスタが、増幅トランジスタ４に電流を供給するようにしてもよい。この場合に、電流供給用のトランジスタが単体で負荷トランジスタ６よりも多くの電流を供給するようにしてもよいし、負荷トランジスタ６と、電流供給用のトランジスタとの電流が加算されるようにしてもよい。
【００３５】
なお、ここでは一例を示したものであって、電流消費量の低減の必要性が低い場合には、負荷トランジスタ６の信号蓄積期間の電流供給量を信号読出期間と同じとしてもよい。
【００３６】
また、本実施例では、信号蓄積期間中において、信号電荷を蓄積する半導体領域２の電位の変化に一致するように、半導体領域３の電位が変化していた。半導体領域２の電位の変化に対して、半導体領域３の電位の変化が一致する必要は無く、半導体領域２の電位の変化に追従して、半導体領域３の電位が変化してもよい。すなわち、信号蓄積期間において、半導体領域２の電位の変化量よりも、半導体領域２と半導体領域３との電位差の変化が小さくなるように動作してもよい。
【００３７】
さらに、具体的な電圧値の一例を挙げて、本実施例において暗電流が低減されることを説明する。信号蓄積動作において、半導体領域２と半導体領域３との電位差、すなわちフォトダイオード１のＰＮ接合間バイアスは、増幅トランジスタ４の閾電圧Ｖｔｈに近い値である。この閾電圧Ｖｔｈをゼロに近い小さい正電圧値の、例えば５０ｍＶ程度に設定すると、信号蓄積期間中に、ＰＮ接合間バイアスは５０ｍＶ程度の逆バイアス電圧が保たれる。このＰＮ接合間の逆バイアス電圧によって生じる逆バイアス電流が暗電流として生じる。従来のＣＣＤセンサやＣＭＯＳセンサにおけるフォトダイオード１のＰＮ接合間の逆バイアス電圧は２Ｖ程度であるので、本実施例の光電変換装置では従来に比べてＰＮ接合間の逆バイアス電圧を小さな値とすることができる。
【００３８】
従来のＣＣＤやＣＭＯＳセンサのＰＤの暗電流の主要因は発生電流と拡散電流であるが、このうち発生電流は逆バイアス電圧に依存する。
【００３９】
以下、転送ゲートを有しない増幅型センサを非転送増幅型センサと表記する。非転送増幅型センサのフォトダイオードは、信号を蓄積する半導体領域に配線が接続される。よって、暗電流として発生電流、拡散電流のほか、トンネル電流とアヴァランシェ電流が存在しうる。トンネル電流とアヴァランシェ電流は大きな逆バイアス電圧依存性があり、数百ｍＶ程度以下の電圧であれば無視可能な大きさである。拡散電流についても５０ｍＶ程度の逆バイアス電圧であれば、無視可能な程度の、小さな値に抑えることができる。よって、従来のフォトダイオードの暗電流と比べると、発生電流が小さい分、本実施例の構造のほうが暗電流を小さく抑えられることが分かる。つまり、逆バイアス電圧の大きい従来の非転送増幅型センサのフォトダイオードの暗電流と比べると、本実施例の構造では、暗電流は非常に小さい値となる。
【００４０】
ＰＮ接合の逆バイアス電圧はＰＮ接合間のフェルミ準位差に相当する。フォトダイオード１のＰＮ接合間には、概ね８００ｍＶ程度の内蔵電位差がある。光によって生じた電子は、この内蔵電位によってドリフト力を受けて半導体領域２にドリフトする。したがって、本実施例の光電変換装置は、逆バイアス電圧が小さくとも、ＰＮ接合において生じた信号電荷を、信号電荷の蓄積層である半導体領域２に移動させることができる。よって、本実施例の光電変換装置は、逆バイアス電圧を小さくしても、感度の低下を抑制することができる。したがって、本実施例の光電変換装置は、ダイナミックレンジの低下を抑制しながら、暗電流を低減することができると言える。
【００４１】
たとえば、特許文献１に記載された構造のフォトダイオードにおいて、フォトダイオードリセット時に逆バイアス電圧を仮に小さくしたとする。この場合、フォトダイオードの両極間の電位差がほぼゼロとなる電荷蓄積量もまた低下する。すなわち、逆バイアス電圧の低下に伴って、フォトダイオードの飽和電荷量もまた小さくなる。このため、暗電流を低減させようと逆バイアス電圧を低下させると、ダイナミックレンジの低下が生じていた。本実施例の光電変換装置は、ダイナミックレンジの低下を抑制しながら、暗電流を低減できる点で有利な効果を有する。
【００４２】
次に、半導体領域２の電位変化に対応して生じる増幅トランジスタ４のゲート２１の電位の変化について説明する。
【００４３】
半導体領域２、配線２４、コンタクトプラグ、増幅トランジスタ４のゲート２１のそれぞれの寄生容量の容量値Ｃとする。増幅トランジスタ４のゲート２１の電位変化ΔＶは、半導体領域２が蓄積した電荷蓄積量Ｑを、容量値Ｃの逆数である電荷電圧変換係数１／Ｃを乗じた値となる。この寄生容量は、半導体領域２とリセットトランジスタ５のゲート１９との間の寄生容量と、配線２４の寄生容量と、増幅トランジスタ４のゲート２１とドレイン領域２３との間の寄生容量である。
【００４４】
フォトダイオード１の半導体領域２と半導体領域３との電位差が、信号蓄積期間中、一定となるように動作させれば、ＰＮ接合間容量は、実質上ゼロとみなせる。したがって、容量値Ｃに寄与するのは前述した寄生容量であるが、これらはいずれもごく小さい値であってその合計容量もＰＮ接合間容量に比べて小さい値である。したがって、電荷電圧変換係数１／Ｃは、ＰＮ接合間容量を実質的にゼロとみなせる分、従来よりも高くできる。具体的には、画素サイズを同じもの同士で比較し、従来では容量Ｃが２ｆＦ程度であるとすると、本実施例の画素では容量Ｃは０．４ｆＦ程度にできる。よって、従来に対して、約５倍高いゲインとなる。電荷電圧変換係数を高くできることにより、増幅トランジスタ４のゲート２１の後段の回路におけるノイズ、すなわち増幅トランジスタのＲＴＳノイズ、垂直信号線８の後段に設けられた回路のノイズを相対的に小さくすることができる。
【００４５】
さらに、本実施例における、リセット動作時に生じるリセットノイズについて述べる。リセットノイズを電子数で表した場合、その標準偏差値は｛（ｋＴＣ）＾１／２｝×（１／ｑ）で表される。本実施例の容量Ｃは、上述したように従来よりも小さい値とすることができる。Ｃ＝０．４ｆＦの場合、リセットノイズは８電子程度となる。このリセットノイズをさらに低減することも可能である。具体的には、リセット制御線１０のＨｉｇｈレベルの電位を調整し、リセットトランジスタ５がサブスレッショルド領域で動作する（以下ソフトリセットと呼ぶ）ようにする。これにより、上述したリセットノイズは、８電子に対して１／｛２＾（１／２）｝を乗じた電子数に低減される。なお、ここで示した「＾」の記号は、べき乗を示している。
【００４６】
本実施例の光電変換装置は、特に、画素１２０で生じるノイズの主要因が暗電流となるような動作環境下（例えば高温環境）において、従来の撮像センサよりも優れたＳＮ比を示すことができる。
【００４７】
また、非転送増幅型センサの特徴としての非破壊信号読み出しを利用し、信号蓄積途中に信号量を読み出し、その信号量によって蓄積動作時間の終了タイミングを制御するような動作を行うＡＦセンサがある。このようなＡＦセンサに、本実施例の光電変換装置を適用すると、従来のＡＦセンサに比べて、暗電流ノイズが小さい優れたＳＮ比を示すＡＦセンサを実現することができる。
【００４８】
なお、本実施例において、増幅トランジスタ４、リセットトランジスタ５はＰ型の半導体領域３に形成されている例を説明した。他の例として、これらのトランジスタがＰウエル１８に形成されていてもよい。この場合には、増幅トランジスタにバックゲートバイアスがかかるため、ソースフォロワ動作のゲインが１よりも若干低下する。しかし、フォトダイオード１に光が入射する経路にトランジスタを設けない構成とすることができるため、フォトダイオード１の感度を向上させることができる。
【００４９】
（実施例２）
本実施例の光電変換装置について、実施例１と異なる点を中心に説明する。
【００５０】
本実施例の光電変換装置は、垂直信号線８に接続された増幅器を備え、当該増幅器の出力が、リセットトランジスタ５のドレインに与えられる構成を備える点で実施例１の光電変換装置と異なる。
【００５１】
図５は、本実施例の光電変換装置の等価回路図である。図２に示した部材と同じ機能を有する部材については、図２で付した符号と同じ符号を図５においても付している。
【００５２】
本実施例の光電変換装置は、増幅器の一例であるオペアンプ３１の反転入力ノードに垂直信号線８が接続されている。また、基準電位を供給する基準電位線３２がオペアンプ３１の非反転入力ノードに接続されている。オペアンプ３１の出力ノードは、出力線３３を介して、リセットトランジスタ５のドレインに接続されている。
【００５３】
本実施例の光電変換装置は、オペアンプ３１の出力がリセットトランジスタ５のドレインに入力される。これにより、リセットトランジスタ５がオンしているときに、垂直信号線８に現れる、リセット電位の揺らぎを、リセットトランジスタ５のドレインにフィードバックすることができる。これにより、リセットノイズを低減することができる。
【００５４】
リセットノイズを低減する効果の度合いは光電変換装置の回路のいくつかの特性に依存するが、そのひとつは増幅トランジスタ４に接続する半導体領域２における電荷電圧変換ゲイン、つまり１／Ｃである。電荷電圧変換係数１／Ｃが大きくなるほど、オペアンプ３１の電子数換算のノイズがリセットノイズに対して相対的に小さくなる。よって、電荷電圧変換係数１／Ｃが大きくなるほど、リセットノイズを低減する効果が得られやすくなる。例えば、容量Ｃが０．４ｆＦであればリセットノイズを２電子程度以下に低減することが可能である。
【００５５】
また、本実施例の光電変換装置では、垂直信号線８に接続するすべての画素の基準出力電位、すなわち暗電流がゼロの場合の暗出力が基準電位線３２に供給される基準電位となる。よって、ノイズ信号に含まれる、増幅トランジスタ４の閾電圧Ｖｔｈの画素ごとのばらつき成分が低下するため、ＦＰＮ（Ｆｉｘｅｄ  Ｐａｔｔｅｒｎ  Ｎｏｉｓｅ）が低減される。ＦＰＮ低減動作では、光信号出力後にリセットした後の暗時の出力を得る。この光信号と暗時の出力にはリセットノイズ量が異なるため、ランダムノイズの相関性がない。よって、ＦＢＮ低減動作では、リセットノイズ起因のランダムノイズが２の１／２乗倍に増大する。ＦＰＮ低減動作を省略すれば、このランダムノイズの増大も防ぐことができる。
【００５６】
なお、本実施例で述べた回路だけではなく、特許文献１のように画素にリセット直後の出力と信号電荷蓄積後の出力を保持する回路によってＣＤＳを行うことも可能である。この場合、リセットノイズとＦＰＮを低減させることができる。
【００５７】
（実施例３）
本実施例の光電変換装置について、実施例１と異なる点を中心に説明する。
【００５８】
本実施例の光電変換装置の画素１２０は、実施例１の画素１２０の構成に対し、増幅トランジスタ４のゲートに容量を付加したものである。これにより、実施例１の画素１２０よりも電荷の飽和容量を大きくすることができる。これにより、本実施例の画素１２０は、実施例１の画素１２０よりも、光信号のダイナミックレンジを拡大することができる。
【００５９】
図６は、本実施例の光電変換装置の等価回路図である。図２に示した部材と同じ機能を有する部材については、図２で付した符号と同じ符号を図６においても付している。
【００６０】
本実施例の画素１２０は、増幅トランジスタ４のゲートに、一方の主ノードが接続されたトランジスタ３４を有する。トランジスタ３４のゲートには配線３５が接続され、トランジスタ３４の他方の主ノードには配線３６が接続される。配線３６には、所定の電位が供給されている。配線３５に供給される電位がＨｉｇｈレベルの場合、増幅トランジスタ４のゲートに付随する容量は、容量値Ｃに対し、トランジスタ３４のゲート容量が付加される。一方、配線３５に供給される電位がＬｏｗレベルの場合、増幅トランジスタ４のゲートに付随する容量は、容量値Ｃとなる。配線３５の電位は、図１に示した制御回路５０によって制御される。トランジスタ３４は増幅トランジスタ４のゲートに付随する容量の容量値を変更する容量切替部である。
【００６１】
高輝度の光が入射する場合に、配線３５の電位をＨｉｇｈレベルとすることが好適である。例えば、光電変換装置をカメラの撮像センサとして適用した場合について説明する。カメラの設定ＩＳＯ感度が低い場合（つまり明るい撮影シーンを撮影している場合）、フォトダイオード１に高輝度の光が入射する傾向が有る。よって、設定ＩＳＯ感度が高い場合には、配線３５の電位をＨｉｇｈレベルとし、設定ＩＳＯ感度が低い場合には、配線３５の電位をＬｏｗレベルとする。
【００６２】
また、他の例では、信号蓄積期間に先立って行われた信号読出期間に出力された光信号の振幅に基づいて、次の信号蓄積期間において、配線３５の電位を設定するようにしてもよい。つまり、先立って行われた信号読出期間に読み出された光信号が、閾値よりも信号振幅が大きいと判定された場合には、図１の制御回路５０は、配線３５の電位をＨｉｇｈレベルにする。一方、先立って行われた信号読出期間に読み出された光信号が、閾値よりも信号振幅が小さいと判定された場合には、図１の制御回路５０は、配線３５の電位をＬｏｗレベルにする。なお、この光信号と閾値との比較は、列読み出し回路３００で行ってもよいし、出力回路６０で行ってもよいし、撮像センサの外部に設けられた回路で行ってもよい。
【００６３】
また、配線３５の電位の制御は、制御回路５０ではなく、垂直走査回路２１０が行ってもよい。
【００６４】
実施例１では、容量値Ｃが０．４ｆＦの時のリセットノイズが８電子程度であったが、信号電子数が１００００電子である場合の光ショットノイズによる寄与は１００電子相当である。よって、電子換算のノイズ成分は、合わせて１００．３電子程度となる。
【００６５】
一方、本実施例においてトランジスタ３４をオンとして、増幅トランジスタ４のゲートに付随する容量値が２ｆＦになったとする。この場合には、リセットノイズは１８電子程度となる。信号電子数が１００００電子とすると、合計ノイズは１０１．６電子であり、ＳＮ比は０．１ｄＢ減少する程度である。
【００６６】
ここで、増幅トランジスタ４の入力レンジが３Ｖとする。配線３５の電位がＬｏｗレベルの場合、つまり増幅トランジスタ４のゲートに付随する容量値が０．４ｆＦの場合、出力される電子数は最大７５００電子程度であって、これが飽和信号電子数である。よってダイナミックレンジは５９．４ｄＢである。
【００６７】
配線３５の電位がＨｉｇｈレベルの場合、つまり増幅トランジスタ４のゲートに付随する容量値が２ｆＦの場合、飽和信号電子数は３７５００電子となる。この場合には、ダイナミックレンジは６６．４ｄＢとなる。よって、トランジスタ３４を増幅トランジスタ４のゲートに接続することにより、ダイナミックレンジは７ｄＢ、増大する。
【００６８】
このように、本実施例の光電変換装置は、増幅トランジスタ４のゲートに、選択的に容量を付加できる構成を備える。これにより、画素１２０が出力する光信号のダイナミックレンジを拡大することができる。
【００６９】
なお、本実施例の光電変換装置の構成は、実施例２の構成と組み合わせてもよい。
【００７０】
（実施例４）
本実施例の光電変換装置について、実施例１と異なる点を中心に説明する。
【００７１】
実施例１の光電変換装置の画素１２０では、半導体基板内に設けられたフォトダイオードが光電変換を行っていた。本実施例の光電変換装置の画素１２０は、半導体基板の上部に設けられた光電変換膜が光電変換を行う。そして、本実施例の画素１２０は、この光電変換膜が生成した電荷が、半導体基板に出力される構成を備える。
【００７２】
図７は、本実施例の画素１２０の等価回路図である。図２に示した部材と同じ機能を有する部材については、図２で付した符号と同じ符号を図７においても付している。
【００７３】
本実施例の画素１２０は、光電変換膜３７を有する。光電変換膜３７は、一方のノードには、図８にて後述する上部電極３９から電位が供給される。上部電極３９はＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などの透明電極である。光電変換膜３７の他方のノード４１には、増幅トランジスタ４のゲートと、ダイオード３８の一方のノードと、リセットトランジスタ５のソースが接続される。ダイオード３８の他方のノードは、増幅トランジスタ４のソースと、負荷トランジスタ６のドレインと、選択トランジスタ７のドレインと、リセットトランジスタ５のバックゲートとが接続される。
【００７４】
図８は、図７に示した画素１２０の一部分の断面図である。図３に示した部材と同じ機能を有する部材については、図３で付した符号と同じ符号を図８においても付している。
【００７５】
画素１２０は、カラーフィルタ４５と、マイクロレンズ４６を有する。
【００７６】
半導体基板６５と、マイクロレンズ４６との間に、光電変換膜３７が設けられている。光電変換膜３７には、上部電極３９から所定の電位が与えられている。下部電極４１は、コンタクトプラグ４２を介して、配線２４に接続されている。
【００７７】
実施例１の画素１２０では、フォトダイオード１の深さを規定するＰ型の半導体領域１６が形成されていたが、本実施例では形成されていない。また、入射光を受けて電子を蓄積するＮ型のＮウエル４０もまた、本実施例では形成されていない。Ｎ型の半導体領域２は、Ｐ型の半導体領域３の内部に形成されている。Ｎ型の半導体領域２は、光電変換膜３７が出力する電子を蓄積する。
【００７８】
本実施例では、光電変換膜３７から電子が出力される半導体領域２において生じる暗電流を実施例１と同じく、従来よりも低減することができる。
【００７９】
光電変換膜３７を光電変換部に用いた光電変換装置は、シリコン半導体を光電変換部に用いた光電変換装置よりも感度が相対的に高い傾向を示す。ただし、光電変換膜３７を用いた光電変換装置では、半導体基板で発生する暗電流を低減することが課題の１つとしてある。本実施例の光電変換装置は、半導体基板で生じる暗電流を低減することができる点で有利な構成である。
【００８０】
また、本実施例では実施例２で説明した、増幅器の出力がリセットトランジスタ５に入力される回路構成も備えている。よって、本実施例の光電変換装置は、実施例２で説明した効果も得ることができる。
【００８１】
（実施例５）
図９は、本実施例による撮像システム５００の構成を示すブロック図である。本実施例の撮像システム５００は、上述の各実施例で述べた光電変換装置のいずれかの構成を適用した固体撮像装置２００を含む。撮像システム５００の具体例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラ等が挙げられる。図９に、上述の各実施例のいずれかの光電変換装置を固体撮像装置２００として適用したデジタルスチルカメラの構成例を示す。
【００８２】
図９に例示した撮像システム５００は、固体撮像装置２００、被写体の光学像を固体撮像装置２００に結像させるレンズ５０２、レンズ５０２を通過する光量を可変にするための絞り５０４、レンズ５０２の保護のためのバリア５０６を有する。レンズ５０２及び絞り５０４は、固体撮像装置２００に光を集光する光学系である。
【００８３】
撮像システム５００は、また、固体撮像装置２００から出力される出力信号の処理を行う信号処理部５０８を有する。信号処理部５０８は、必要に応じて入力信号に対して各種の補正、圧縮を行って出力する信号処理の動作を行う。信号処理部５０８は、固体撮像装置２００より出力される出力信号に対してＡＤ変換処理を実施する機能を備えていてもよい。この場合、固体撮像装置２００の内部には、必ずしもＡＤ変換回路を有する必要はない。
【００８４】
撮像システム５００は、更に、画像データを一時的に記憶するためのバッファメモリ部５１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）５１２を有する。更に撮像システム５００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体５１４、記録媒体５１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）５１６を有する。なお、記録媒体５１４は、撮像システム５００に内蔵されていてもよく、着脱可能であってもよい。
【００８５】
更に撮像システム５００は、各種演算を行うとともにデジタルスチルカメラ全体を制御する全体制御・演算部５１８、固体撮像装置２００と信号処理部５０８に各種タイミング信号を出力するタイミング発生部５２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム５００は、少なくとも固体撮像装置２００と、固体撮像装置２００から出力された出力信号を処理する信号処理部５０８とを有すればよい。全体制御・演算部５１８及びタイミング発生部５２０は、固体撮像装置２００の制御機能の一部又は全部を実施するように構成してもよい。
【００８６】
固体撮像装置２００は、画像用信号を信号処理部５０８に出力する。信号処理部５０８は、固体撮像装置２００から出力される画像用信号に対して所定の信号処理を実施し、画像データを出力する。また、信号処理部５０８は、画像用信号を用いて、画像を生成する。
【００８７】
上述した各実施例の光電変換装置による固体撮像装置を用いて撮像システムを構成することにより、より良質の画像が取得可能な撮像システムを実現することができる。
【００８８】
（実施例６）
図１０（ａ）及び図１０（ｂ）は、本実施例による撮像システム６００及び移動体の構成を示す図である。図１０（ａ）は、車戴カメラに関する撮像システム６００の一例を示したものである。撮像システム６００は、固体撮像装置２００を有する。固体撮像装置２００は、上述の各実施例に記載の光電変換装置のいずれかである。撮像システム６００は、固体撮像装置２００により取得された複数の画像データに対し、画像処理を行う画像処理部６１２と、撮像システム６００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部６１４を有する。また、撮像システム６００は、算出された視差に基づいて対象物までの距離を算出する距離取得部６１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部６１８と、を有する。ここで、視差取得部６１４や距離取得部６１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部６１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
【００８９】
撮像システム６００は、車両情報取得装置６２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム６００には、衝突判定部６１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ６３０が接続されている。すなわち、制御ＥＣＵ６３０は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム６００は、衝突判定部６１８での判定結果に基づいて、ドライバーへ警報を発する警報装置６４０とも接続されている。例えば、衝突判定部６１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ６３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置６４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【００９０】
本実施例では、車両の周囲、例えば前方又は後方を撮像システム６００で撮像する。図１０（ｂ）に、車両前方（撮像範囲６５０）を撮像する場合の撮像システム６００を示した。車両情報取得装置６２０は、撮像システム６００を動作させ撮像を実行させるように指示を送る。上述の各実施例の光電変換装置を固体撮像装置２００として用いることにより、本実施例の撮像システム６００は、測距の精度をより向上させることができる。
【００９１】
以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【００９２】
［変形実施例］
上述の実施例は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらの例示によって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な態様で実施することができる。また、これまで述べた各実施例を種々組み合わせて実施することができる。
【符号の説明】
【００９３】
１  フォトダイオード
２  半導体領域（第１半導体領域）
３  半導体領域（第２半導体領域）
４  増幅トランジスタ
５  リセットトランジスタ
６  負荷トランジスタ
７  選択トランジスタ
８  垂直信号線
【図１】
2018142937.tif 000003
【図２】
2018142937.tif 000004
【図３】
2018142937.tif 000005
【図４】
2018142937.tif 000006
【図５】
2018142937.tif 000007
【図６】
2018142937.tif 000008
【図７】
2018142937.tif 000009
【図８】
2018142937.tif 000010
【図９】
2018142937.tif 000011
【図１０】
2018142937.tif 000012