(57)【要約】      （修正有）【課題】少ない集中定数素子から構成される帯域通過フィルタを提供する。【解決手段】入力端子Ａ１、Ｂ１と出力端子Ｄ１、Ｅ１との間に、インダクタＬ１１とキャパシタＣ１１で構成されるＨＰＦ型のインピーダンス変換回路と、キャパシタＣ１２とインダクタＬ１２で構成されるＬＰＦ型のインピーダンス変換回路とが２段に縦続されて設けられている。インピーダンス変換回路により帯域通過特性が示されると共に、任意の終端抵抗値とされる入力側の終端抵抗Ｒ１１と、任意の終端抵抗値とされる出力側の終端抵抗Ｒ１２とが整合されている。【選択図】図１
2018201107.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と出力端子との間に、集中定数素子で構成されるＨＰＦ型のインピーダンス変換回路と集中定数素子で構成されるＬＰＦ型のインピーダンス変換回路とが２段に縦続されたインピーダンス変換回路、あるいは、集中定数素子で構成されるＬＰＦ型のインピーダンス変換回路と集中定数素子で構成されるＨＰＦ型のインピーダンス変換回路とが２段に縦続されたインピーダンス変換回路を備え、
前記２段に縦続されたインピーダンス変換回路により帯域通過特性が示されると共に、任意の終端抵抗値とされる前記入力端子と、任意の終端抵抗値とされる前記出力端子とが整合されていることを特徴とする帯域通過フィルタ。
【請求項２】
前記ＨＰＦ型のインピーダンス変換回路は、前記入力端子に並列に接続された第１インダクタと、前記入力端子と前記出力端子との間に直列に接続された第１キャパシタとから構成され、
前記ＬＰＦ型のインピーダンス変換回路は、前記入力端子に並列に接続された第２キャパシタと、前記入力端子と前記出力端子との間に直列に接続された第２インダクタとから構成され、
集中定数４素子から前記インピーダンス変換回路が構成されることを特徴とする請求項１に記載の帯域通過フィルタ。
【請求項３】
集中定数素子で構成されるＨＰＦ型のインピーダンス変換回路と集中定数素子で構成されるＬＰＦ型のインピーダンス変換回路とが２段に縦続されたインピーダンス変換回路、あるいは、集中定数素子で構成されるＬＰＦ型のインピーダンス変換回路と集中定数素子で構成されるＨＰＦ型のインピーダンス変換回路とが２段に縦続されたインピーダンス変換回路を、入力端子と、並列接続された２つの出力端子との間に備え、
前記２段に縦続されたインピーダンス変換回路により帯域通過特性が示されると共に、任意の終端抵抗値とされる前記入力端子と、任意の終端抵抗値とされる前記出力端子とが整合されていることを特徴とする２分配整合器。
【請求項４】
前記ＨＰＦ型のインピーダンス変換回路は、前記入力端子に並列に接続された第１インダクタと、前記入力端子と、前記並列接続された出力端子との間に直列に接続された第１キャパシタとから構成され、
前記ＬＰＦ型のインピーダンス変換回路は、前記入力端子に並列に接続された第２キャパシタと、前記入力端子と、前記並列接続された出力端子との間に直列に接続された第２インダクタとから構成され、
集中定数４素子から前記インピーダンス変換回路が構成されることを特徴とする請求項３に記載の２分配整合器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少ない集中定数素子から構成される帯域通過フィルタおよびこの帯域通過フィルタを適用した２分配整合器に関する。
【背景技術】
【０００２】
図１５に示すような、通過帯域内に電圧定在波比（ＶＳＷＲ）が１．００となる零点２つと、零点の間に最大減衰量を示す所望の値のＶＳＷＲが得られるチェビシェフ特性の周波数特性を持ち、入力と出力とが異なる値の抵抗で終端される帯域通過フィルタが考えられる。
ここで、帯域通過フィルタは、集中定数４個以内で構成するものとし、入力側の終端抵抗値と、出力側の終端抵抗値との比を任意とする。このような帯域通過フィルタを設計する場合、最初に必要となる低域通過特性を持つ基本回路１０００を図１６に示す。図１６に示す基本回路１０００は、入力端子であるＡ１０００とＢ１０００間に接続された１個のキャパシタＣ１００１と、Ａ１０００と出力端子であるＤ１０００との間に直列に接続された１個のインダクタＬ１００１からなるＬ形回路となる。この回路の入力端子であるＡ１０００とＢ１０００には終端抵抗Ｒ１００１の信号源Ｓ１００１が接続され、出力端子であるＤ１０００とＥ１０００とは終端抵抗Ｒ１００２で終端されている。
図１６に示す基本回路１０００を利用する帯域通過特性を示す当初の条件である集中定数４個以内からなる帯域通過フィルタ（以下、「ＢＰＦ」という）１０１０の回路を図１７に示す。図１７に示すＢＰＦ１０１０は、入力端子であるＡ１０１０とＢ１０１０には終端抵抗Ｒ１０１１の信号源Ｓ１０１１が接続され、出力端子であるＤ１０１０とＥ１０１０とは終端抵抗Ｒ１０１２で終端されている。入力端子であるＡ１０１０とＢ１０１０間にインダクタＬ１０１１とキャパシタＣ１０１１とからなる並列共振回路が接続され、Ａ１０１０とＤ１０１０との間にインダクタＬ１０１２とキャパシタＣ１０１２とからなる直列共振回路が接続されている。図１７に示すＢＰＦ１０１０において、チェビシェフ特性で実現できる周波数特性は、通過帯域の中心周波数におけるＶＳＷＲが終端抵抗値の比、即ち、Ｒ１０１１＞Ｒ１０１２の場合はＲ１０１１／Ｒ１０１２、Ｒ１０１１＜Ｒ１０１２の場合はＲ１０１２／Ｒ１０１１で表されるＶＳＷＲに制約され、任意の特性に設定することができない。
【０００３】
次に、図１７に示すＢＰＦ１０１０を変形して実現される帯域通過フィルタの回路を図１８ないし図２１に示す。図１８に示すＢＰＦ１０２０は、ＢＰＦ１０１０における入力端子であるＡ１０１０とＢ１０１０間に接続された並列共振回路のキャパシタＣ１０１１を省略した回路とされ、図１９に示すＢＰＦ１０３０は、ＢＰＦ１０１０における入力端子であるＡ１０１０とＢ１０１０間に接続された並列共振回路のインダクタＬ１０１１を省略した回路とされ、図２０に示すＢＰＦ１０４０は、ＢＰＦ１０１０におけるＡ１０１０とＤ１０１０間に接続された直列共振回路のキャパシタＣ１０１２を省略した回路とされ、図２１に示すＢＰＦ１０５０は、ＢＰＦ１０１０におけるＡ１０１０とＤ１０１０間に接続された直列共振回路のインダクタＬ１０１２を省略した回路とされている。しかしながら、図１８および図１９に示すＢＰＦでは並列共振回路を備えておらず、図２０および図２１に示すＢＰＦでは直列共振回路を備えていないことから、ＶＳＷＲが１．００となる零点が１つしか存在しないようになり、チェビシェフ特性の周波数特性が得られないことになる。
【０００４】
ところで、図１７ないし図２１に示すＢＰＦでは、入力側の終端抵抗Ｒ１０１１と出力側の終端抵抗Ｒ１０１２との抵抗値は異なる終端抵抗値に対応可能とされている。入力と出力との終端抵抗値が異なる場合でも成立する回路例としてインピーダンス変換回路がある。インピーダンス変換回路の実用例として、２段スタックされたアンテナを構築する場合等に用いられる２分配整合器がある。例えば図２２に示すように、２分配整合器ＤＶは、入力側に無線機Ｔが接続され、出力側にはスタックされる第１のアンテナ（ＡＮＴ１６１）と第２のアンテナ（ＡＮＴ１６２）とが接続される。このように、出力側にＡＮＴ１６１とＡＮＴ１６２との２つの負荷が並列に接続されることから、出力側の終端抵抗値は入力側の半分になる。
【０００５】
２分配整合器の最も一般的な構成は、図２３に示すように、インピーダンス変換回路としてＱマッチング回路と称される分布定数線路１１０から構成される（非特許文献１参照）。分布定数線路１１０には同軸ケーブルが用いられ、Ｑマッチング回路とされる分布定数線路１１０の長さＬ１１０は、使用周波数の波長をλとすると電気的にλ／４の長さとされる。また、同軸ケーブルの特性インピーダンスはその両端のインピーダンスの積の平方根となることが知られており、入力端子ＩＮ１２０に接続される無線機Ｔの出力インピーダンスＺｏ、および、第１出力端子ＯＵＴ１２１に接続されるＡＮＴ１６１および第２出力端子ＯＵＴ１２２に接続されるＡＮＴ１６２のインピーダンスＺｏを５０Ωとすると、分布定数線路１１０を構成する同軸ケーブルの特性インピーダンスＺｗ１１０は、２５Ωと５０Ωの積の平方根で計算される５０Ω／√２、すなわち約３５．３５５Ωとなる。この特性インピーダンスの同軸ケーブルは、市販されていて入手可能な特性インピーダンスであることから広く普及している。
【０００６】
従来の一般的な２分配整合器１００におけるインピーダンスＺｏを５０Ω、１／４波長の分布定数線路１１０のインピーダンスＺｗを約３５．３５５Ω、使用中心周波数を３６５ＭＨｚとした時の電圧定在波比（ＶＳＷＲ）の周波数特性を図２４に示す。図２４を参照すると、使用中心周波数ではＶＳＷＲが１．００となるが、ＶＳＷＲが１．１２以下となる帯域は約３２７．６ＭＨｚ〜約４０２．４ＭＨｚの狭い帯域となってしまう。このため、使用周波数ごとに分布定数線路１１０のケーブル長を電気的に１／４波長となるように加工して調整する必要があり、周波数の決定後でなければ２分配整合器１００を製作できないという不便さがあった。
【０００７】
これを解決するため、インピーダンス変換回路を広帯域化して広範囲の使用周波数に適応させようとした従来の２分配整合器２００の構成を図２５に示す。図２５に示すように、２分配整合器２００は、入力端子ＩＮ２２０と、並列接続された第１出力端子ＯＵＴ２２１および第２出力端子ＯＵＴ２２２との間に分布定数線路２１０と分布定数線路２１１とが縦続接続されている。分布定数線路２１０および分布定数線路２１１とは、１／４波長の同軸ケーブルのインピーダンス整合回路となっている。入力端子ＩＮ２２０と第１出力端子ＯＵＴ２２１および第２出力端子ＯＵＴ２２２とのインピーダンスＺｏを５０Ωとした時に、分布定数線路２１０のインピーダンスＺｗ２１０を約４１．２８４Ω、分布定数線路２１１のインピーダンスＺｗ２１１を約３０．２７８Ωとして、インピーダンス整合している。
【０００８】
従来の２分配整合器２００におけるインピーダンスＺｏ，Ｚｗ２１０，Ｚｗ２１１を上記の値とし、使用周波数帯域を実践に則した２６０ＭＨｚ〜４７０ＭＨｚ（中心周波数は３６５ＭＨｚ）とした時のＶＳＷＲの周波数特性を図２６に示す。図２６を参照すると、２６０ＭＨｚ〜４７０ＭＨｚにおけるＶＳＷＲは１．０７７以下の良好なＶＳＷＲが得られる。しかし、ここで必要となる分布定数線路２１０および分布定数線路２１１のインピーダンスの同軸ケーブルは通常市販されていないことから、容易に実現することができない。対策として同軸ケーブルに替えてストリップ線路を用いる方法も考えられるが、線路長の合計が１／２波長分必要になることから、形状が大型化し、挿入損失を抑えるために良質なプリント基板が必要になってしまう。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】「アンテナハンドブック」  昭和45年7月30日  P.317-318  ＣＱ出版株式会社
【発明の概要】
【発明が解決しようとする課題】
【００１０】
２分配整合器の小型化を考えた場合、インダクタとキャパシタのリアクタンス素子からなる集中定数型のインピーダンス変換回路を用いる２分配整合器が考えられる。少ない素子数で最も広帯域なＶＳＷＲ特性となる２分配整合器の一例として、４個のリアクタンス素子からなる集中定数素子で構成されているＬＰＦ（Low Pass Filter）型のインピーダンス変換回路を用いる２分配整合器３００を図２７に示す。
図２７に示す２分配整合器３００は、入力端子ＩＮ３２０と、並列接続された第１出力端子ＯＵＴ３２１および第２出力端子ＯＵＴ３２２との間に２段のＬＰＦ型回路からなるインピーダンス変換回路が接続されて構成されている。すなわち、第１インダクタＬｓ３０１と第２インダクタＬｓ３０２とが入力端子ＩＮ３２０と並列接続された第１出力端子ＯＵＴ３２１および第２出力端子ＯＵＴ３２２との間に直列接続され、入力端子ＩＮ３２０とアース間に接続された第１キャパシタＣｐ３０１と、第１インダクタＬｓ３０１と第２インダクタＬｓ３０２との接続点とアース間に接続された第２キャパシタＣｐ３０２とから構成されている。第１キャパシタＣｐ３０１と第１インダクタＬｓ３０１とで１段目のＬＰＦ型回路が、第２キャパシタＣｐ３０２と第２インダクタＬｓ３０２とで２段目のＬＰＦ型回路が構成されている。
【００１１】
図２７に示す２分配整合器３００において、入力端子ＩＮ３２０と第１出力端子ＯＵＴ３２１と第２出力端子ＯＵＴ３２２のインピーダンスＺｏを５０Ωとし、使用周波数帯域を２６０ＭＨｚ〜４７０ＭＨｚとし、第１キャパシタＣｐ３０１を約７．３８５ｐＦ、第１インダクタＬｓ３０１を約１８．１４ｎＨ、第２キャパシタＣｐ３０２を約１４．５１ｐＦ、第２インダクタＬｓ３０２を約９．２３１ｎＨとした時のＶＳＷＲの周波数特性を図２８に示す。図２８を参照すると、２６０ＭＨｚ〜４７０ＭＨｚにおけるＶＳＷＲは１．１２３以下のＶＳＷＲが得られるが、一般に２分配整合器で要求されることの多い１．１以下のＶＳＷＲをクリアできない。このように、図２７に示す２分配整合器３００では所定の周波数帯域において良好なＶＳＷＲを得ることができないと云う問題点があった。
【００１２】
また、他の例として、４個のリアクタンス素子からなる集中定数素子で構成されているＨＰＦ（High Pass Filter）型のインピーダンス変換回路を用いる２分配整合器４００を図２９に示す。図２９に示す２分配整合器４００は、入力端子ＩＮ４２０と、並列接続された第１出力端子ＯＵＴ４２１および第２出力端子ＯＵＴ４２２との間に２段のＨＰＦ型回路からなるインピーダンス変換回路が接続されて構成されている。すなわち、第１キャパシタＣｓ４０１と第２キャパシタＣｓ４０２とが入力端子ＩＮ４２０と並列接続された第１出力端子ＯＵＴ４２１および第２出力端子ＯＵＴ４２２との間に直列接続され、入力端子ＩＮ４２０とアース間に接続された第１インダクタＬｐ４０１と、第１キャパシタＣｓ４０１と第２キャパシタＣｓ４０２との接続点とアース間に接続されたと第２インダクタＬｐ４０２とから構成されている。第１インダクタＬｐ４０１と第１キャパシタＣｓ４０１とで１段目のＨＰＦ型回路が、第２インダクタＬｐ４０２と第２キャパシタＣｓ４０２とで２段目のＨＰＦ型回路が構成されている。
【００１３】
図２９に示す２分配整合器４００において、入力端子ＩＮ４２０と第１出力端子ＯＵＴ４２１と第２出力端子ＯＵＴ４２２のインピーダンスＺｏを５０Ω、使用周波数帯域を２６０ＭＨｚ〜４７０ＭＨｚとし、第１インダクタＬｐ４０１を約２８．０７ｎＨ、第１キャパシタＣｓ４０１を約１１．４２ｐＦ、第２インダクタＬｐ４０２を約１４．２８ｎＨ、第２キャパシタＣｓ４０２を約２２．４６ｐＦとした時のＶＳＷＲの周波数特性を図３０に示す。図３０を参照すると、２６０ＭＨｚ〜４７０ＭＨｚにおけるＶＳＷＲは１．１２３以下のＶＳＷＲが得られるが、一般に２分配整合器で要求されることの多い１．１以下のＶＳＷＲをクリアできない。このように、図２９に示す２分配整合器４００では所定の周波数帯域において良好なＶＳＷＲを得ることができないと云う問題点があった。
そこで、本発明は、少ない集中定数素子から構成される帯域通過フィルタおよびこの帯域通過フィルタを適用した所定の周波数帯域において良好なＶＳＷＲを得ることができる２分配整合器を提供することを目的としている。
【課題を解決するための手段】
【００１４】
本発明の帯域通過フィルタは、入力端子と出力端子との間に、集中定数素子で構成されるＨＰＦ型のインピーダンス変換回路と集中定数素子で構成されるＬＰＦ型のインピーダンス変換回路とが２段に縦続されたインピーダンス変換回路、あるいは、集中定数素子で構成されるＬＰＦ型のインピーダンス変換回路と集中定数素子で構成されるＨＰＦ型のインピーダンス変換回路とが２段に縦続されたインピーダンス変換回路を備え、前記２段に縦続されたインピーダンス変換回路により帯域通過特性が示されると共に、任意の終端抵抗値とされる前記入力端子と、任意の終端抵抗値とされる前記出力端子とが整合されていることを最も主要な特徴としている。
【００１５】
本発明の２分配整合器は、集中定数素子で構成されるＨＰＦ型のインピーダンス変換回路と集中定数素子で構成されるＬＰＦ型のインピーダンス変換回路とが２段に縦続されたインピーダンス変換回路、あるいは、集中定数素子で構成されるＬＰＦ型のインピーダンス変換回路と集中定数素子で構成されるＨＰＦ型のインピーダンス変換回路とが２段に縦続されたインピーダンス変換回路を、入力端子と、並列接続された２つの出力端子との間に備え、前記２段に縦続されたインピーダンス変換回路により帯域通過特性が示されると共に、任意の終端抵抗値とされる前記入力端子と、任意の終端抵抗値とされる前記出力端子とが整合されていることを最も主要な特徴としている。
【発明の効果】
【００１６】
本発明の帯域通過フィルタおよび２分配整合器は、入力端子側と出力端子側とを整合するインピーダンス変換回路を、集中定数素子で構成されるＨＰＦ型のインピーダンス変換回路と集中定数素子で構成されるＬＰＦ型のインピーダンス変換回路とが２段に縦続されたインピーダンス変換回路、あるいは、集中定数素子で構成されるＬＰＦ型のインピーダンス変換回路と集中定数素子で構成されるＨＰＦ型のインピーダンス変換回路とが２段に縦続されたインピーダンス変換回路としたことから、使用周波数帯域内において良好なＶＳＷＲを得ることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施例の帯域通過フィルタの構成を示す回路図である。
【図２】本発明の第２実施例の帯域通過フィルタの構成を示す回路図である。
【図３】本発明の第１実施例の帯域通過フィルタを適用した本発明の第１実施例の２分配整合器の構成を示す回路図である。
【図４】本発明の第１実施例の２分配整合器のＶＳＷＲの周波数特性を示す図である。
【図５】本発明の第２実施例の帯域通過フィルタを適用した本発明の第２実施例の２分配整合器の構成を示す回路図である。
【図６】本発明の第２実施例の２分配整合器のＶＳＷＲの周波数特性を示す図である。
【図７】本発明の第１実施例の２分配整合器を変形した２分配整合器の構成を示す回路図である。
【図８】本発明の第１実施例の２分配整合器を変形した２分配整合器のＶＳＷＲの周波数特性を示す図である。
【図９】本発明の第２実施例の２分配整合器を変形した２分配整合器の構成を示す回路図である。
【図１０】本発明の第２実施例の２分配整合器を変形した２分配整合器のＶＳＷＲの周波数特性を示す図である。
【図１１】本発明の第１実施例の帯域通過フィルタの変形例の帯域通過フィルタの構成を示す回路図である。
【図１２】本発明の第１実施例の帯域通過フィルタの変形例の帯域通過フィルタのＶＳＷＲの周波数特性を示す図である。
【図１３】本発明の第２実施例の帯域通過フィルタの変形例の帯域通過フィルタの構成を示す回路図である。
【図１４】本発明の第２実施例の帯域通過フィルタの変形例の帯域通過フィルタのＶＳＷＲの周波数特性を示す図である。
【図１５】チェビシェフ特性の帯域通過フィルタの周波数特性を示す図である。
【図１６】従来の低域通過フィルタの基本回路を示す回路図である。
【図１７】従来の帯域通過フィルタの構成例を示す回路図である。
【図１８】従来の帯域通過フィルタを変形した構成例を示す回路図である。
【図１９】従来の帯域通過フィルタを変形した他の構成例を示す回路図である。
【図２０】従来の帯域通過フィルタを変形したさらに他の構成例を示す回路図である。
【図２１】従来の帯域通過フィルタを変形したさらに他の構成例を示す回路図である。
【図２２】帯域通過フィルタを適用した２分配整合器の使用例の構成を示す図である。
【図２３】従来の２分配整合器の構成を示す回路図である。
【図２４】従来の２分配整合器のＶＳＷＲの周波数特性を示す図である。
【図２５】従来の他の２分配整合器の構成を示す回路図である。
【図２６】従来の他の２分配整合器のＶＳＷＲの周波数特性を示す図である。
【図２７】従来の集中定数素子で構成されている２分配整合器の構成を示す回路図である。
【図２８】従来の集中定数素子で構成されている２分配整合器のＶＳＷＲの周波数特性を示す図である。
【図２９】従来の集中定数素子で構成されている他の２分配整合器の構成を示す回路図である。
【図３０】従来の集中定数素子で構成されている他の２分配整合器のＶＳＷＲの周波数特性を示す図である。
【発明を実施するための形態】
【００１８】
＜帯域通過フィルタの第１実施例＞
帯域通過特性を示す集中定数４個以内からなる本発明の第１実施例の帯域通過フィルタ（ＢＰＦ）０１の回路を図１に示す。図１に示すＢＰＦ０１は、図１５に示すような、通過帯域内に電圧定在波比（ＶＳＷＲ）が１．００となる零点２つと、零点の間に最大減衰量を示す所望の値のＶＳＷＲが得られるチェビシェフ特性の周波数特性を持ち、入力側の終端抵抗値と、出力側の終端抵抗値との比を任意とすることができる帯域通過フィルタとされている。
図１に示すＢＰＦ０１は、入力端子であるＡ１とＢ１には終端抵抗Ｒ１１の信号源Ｓ１１が接続され、出力端子であるＤ１とＥ１とは終端抵抗Ｒ１２で終端されている。終端抵抗Ｒ１１と終端抵抗Ｒ１２との値の比は任意の比とされている。図１に示すＢＰＦ０１は、Ａ１とＢ１とに並列接続されたインダクタＬ１１と、Ａ１とＤ１との間に直列に接続されたキャパシタＣ１１とからなるＨＰＦ型のインピーダンス変換回路と、Ａ１とＢ１とに並列接続されたキャパシタＣ１２と、Ａ１とＤ１との間に直列に接続されたインダクタＬ１２とからなるＬＰＦ型のインピーダンス変換回路とが縦続接続されて構成されている。なお、以下の説明では高域通過特性を示すインピーダンス変換回路をＨＰＦ型のインピーダンス変換回路、低域通過特性を示すインピーダンス変換回路をＬＰＦ型のインピーダンス変換回路として定義する。図１に示すＢＰＦ０１において、終端抵抗Ｒ１１を５０Ω、終端抵抗Ｒ１２を２５Ω、使用周波数帯域を２６０ＭＨｚ〜４７０ＭＨｚとすると、インダクタＬ１１を約３６．３３ｎＨ、キャパシタＣ１１を約２１．２７ｐＦ、キャパシタＣ１２を約７．７９６ｐＦ、インダクタＬ１２を約７．１３２ｎＨとした時に２６０ＭＨｚ〜４７０ＭＨｚの広帯域に渡り約１．０７１以下の良好なＶＳＷＲが得られる。
なお、ＬＰＦ型のインピーダンス変換回路およびＨＰＦ型のインピーダンス変換回路を構成するインダクタおよびキャパシタの値は、終端抵抗Ｒ１１と終端抵抗Ｒ１２とを整合させると共に、良好なＶＳＷＲが得られる値が選択されている。
【００１９】
＜帯域通過フィルタの第２実施例＞
帯域通過特性を示す集中定数４個以内からなる本発明の第２実施例の帯域通過フィルタ（ＢＰＦ）０２の回路を図２に示す。図２に示すＢＰＦ０２は、図１５に示すような、通過帯域内にＶＳＷＲが１．００となる零点２つと、零点の間に最大減衰量を示す所望の値のＶＳＷＲが得られるチェビシェフ特性の周波数特性を持ち、入力側の終端抵抗値と、出力側の終端抵抗値との比を任意とされる帯域通過フィルタとされている。
図２に示すＢＰＦ０２は、入力端子であるＡ２とＢ２には終端抵抗Ｒ２１の信号源Ｓ２１が接続され、出力端子であるＤ２とＥ２とは終端抵抗Ｒ２２で終端されている。終端抵抗Ｒ２１と終端抵抗Ｒ２２との値の比は任意の比とされている。図２に示すＢＰＦ０２は、Ａ２とＢ２とに並列接続されたキャパシタＣ２１と、Ａ２とＤ２との間に直列に接続されたインダクタＬ２１とからなるＬＰＦ型のインピーダンス変換回路と、Ａ２とＢ２とに並列接続されたインダクタＬ２２と、Ａ２とＤ２との間に直列に接続されたキャパシタＣ２２とからなるＨＰＦ型のインピーダンス変換回路とが縦続接続されて構成されている。図２に示すＢＰＦ０２において、終端抵抗Ｒ２１を５０Ω、終端抵抗Ｒ２２を２５Ω、使用周波数帯域を２６０ＭＨｚ〜４７０ＭＨｚとすると、キャパシタＣ２１を約５．７０５ｐＦ、インダクタＬ２１を約９．７４６ｎＨ、インダクタＬ２２を約２６．５８ｎＨ、キャパシタＣ２２を約２９．０７ｐＦとした時に２６０ＭＨｚ〜４７０ＭＨｚの広帯域に渡り約１．０７１以下の良好なＶＳＷＲが得られる。
なお、ＬＰＦ型のインピーダンス変換回路およびＨＰＦ型のインピーダンス変換回路を構成するインダクタおよびキャパシタの値は、終端抵抗Ｒ２１と終端抵抗Ｒ２２とを整合させると共に、良好なＶＳＷＲが得られる値が選択されている。
【００２０】
図１に示すＢＰＦ０１および図２に示すＢＰＦ０２では、ＬＰＦ型のインピーダンス変換回路およびＨＰＦ型のインピーダンス変換回路の作用により、入力側の終端抵抗Ｒ１１，Ｒ２１と出力側の終端抵抗Ｒ１２，Ｒ２２との抵抗値は異なる終端抵抗値に対応可能とされている。すなわち、図１に示すＢＰＦ０１および図２に示すＢＰＦ０２では、図２２に示す２分配整合器ＤＶに適用することができる。図１に示すＢＰＦ０１および図２に示すＢＰＦ０２を適用した２分配整合器を、以下に説明する。
【００２１】
＜２分配整合器の第１実施例＞
本発明の第１実施例の帯域通過フィルタ（ＢＰＦ）０１を適用した本発明の第１実施例の２分配整合器１の構成を示す回路図を図３に示す。
図３に示すＢＰＦ０１を適用した第１実施例の２分配整合器１は、入力端子ＩＮ１と、並列接続された第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２との間にＢＰＦ０１を適用したインピーダンス変換回路１０を接続して構成されている。入力端子ＩＮ１と第１出力端子ＯＵＴ１および第２出力端子ＯＵＴ２とは、ホット端子とアース端子とを備えているものとし、アース端子はアースに接続されているものとする。インピーダンス変換回路１０は、ＨＰＦ型のインピーダンス変換回路１１とＬＰＦ型のインピーダンス変換回路１２との２段のインピーダンス変換回路を縦続に接続して構成されている。１段目のＨＰＦ型のインピーダンス変換回路１１は、入力端子ＩＮ１と、並列接続された第１出力端子ＯＵＴ１のホット端子と第２出力端子ＯＵＴ２のホット端子とを接続する線路を伝達線路（以下、「伝達線路」という）と定義すると、入力端子ＩＮ１に一端が接続され他端がアースされた第１インダクタＬｐ１と、一端が第１インダクタＬｐ１の一端に接続されて伝達線路に直列に接続された第１キャパシタＣｓ１とから構成されている。２段目のＬＰＦ型のインピーダンス変換回路１２は、入力端子ＩＮ１に一端が接続され他端がアースされた第２キャパシタＣｐ１と、一端が第２キャパシタＣｐ１の一端に接続されて伝達線路に直列に接続された第２インダクタＬｓ１とから構成されている。
【００２２】
図３に示す２分配整合器１において、入力端子ＩＮ１と第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２のインピーダンスＺｏを５０Ω、使用周波数帯域を２６０ＭＨｚ〜４７０ＭＨｚとし、第１インダクタＬｐ１を約３６．３３ｎＨ、第１キャパシタＣｓ１を約２１．２７ｐＦ、第２キャパシタＣｐ１を約７．７９６ｐＦ、第２インダクタＬｓ１を約７．１３２ｎＨとした時のＶＳＷＲの周波数特性を図４に示す。図４を参照すると、２６０ＭＨｚ〜４７０ＭＨｚの帯域におけるＶＳＷＲは最大が１．０７１となり、使用周波数帯域内において１．１０以下を満足する良好なＶＳＷＲが得られる。なお、ＨＰＦ型のインピーダンス変換回路１１およびＬＰＦ型のインピーダンス変換回路１２を構成するインダクタおよびキャパシタの値は、入力端子ＩＮ１の側のインピーダンス（５０Ω）と第１出力端子ＯＵＴ１および第２出力端子ＯＵＴ２の側の合成インピーダンス（２５Ω）とを整合させると共に、良好なＶＳＷＲが得られる値が選択されている。
【００２３】
＜２分配整合器の第２実施例＞
本発明の第２実施例の帯域通過フィルタ（ＢＰＦ）０２を適用した本発明の第２実施例の２分配整合器２の構成を示す回路図を図５に示す。
図５に示すＢＰＦ０２を適用した第２実施例の２分配整合器２は、入力端子ＩＮ１と、並列接続された第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２との間にＢＰＦ０２を適用したインピーダンス変換回路２０を接続して構成されている。インピーダンス変換回路２０は、ＬＰＦ型のインピーダンス変換回路２１とＨＰＦ型のインピーダンス変換回路２２との２段のインピーダンス変換回路を縦続に接続して構成されている。１段目のＬＰＦ型のインピーダンス変換回路２１は、入力端子ＩＮ１に一端が接続され他端がアースされた第１キャパシタＣｐ２と、一端が第１キャパシタＣｐ２の一端に接続されて伝達線路に直列に接続された第１インダクタＬｓ２とから構成されている。２段目のＨＰＦ型のインピーダンス変換回路２２は、入力端子ＩＮ１に一端が接続され他端がアースされた第２インダクタＬｐ２と、一端が第２インダクタＬｐ２の一端に接続されて伝達線路に直列に接続された第２キャパシタＣｓ２とから構成されている。
【００２４】
図５に示す第２実施例の２分配整合器２において、入力端子ＩＮ１と第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２のインピーダンスＺｏを５０Ω、使用周波数帯域を２６０ＭＨｚ〜４７０ＭＨｚとし、第１キャパシタＣｐ２を約５．７０５ｐＦ、第１インダクタＬｓ２を約９．７４６ｎＨ、第２インダクタＬｐ２を約２６．５８ｎＨ、第２キャパシタＣｓ２を約２９．０７ｐＦとした時のＶＳＷＲの周波数特性を図６に示す。図６を参照すると、２６０ＭＨｚ〜４７０ＭＨｚの帯域におけるＶＳＷＲは最大が１．０７１となり、使用周波数帯域内において１．１０以下を満足する良好なＶＳＷＲが得られる。なお、ＬＰＦ型のインピーダンス変換回路２１およびＨＰＦ型のインピーダンス変換回路２２を構成するインダクタおよびキャパシタの値は、入力端子ＩＮ１の側のインピーダンス（５０Ω）と第１出力端子ＯＵＴ１および第２出力端子ＯＵＴ２の側の合成インピーダンス（２５Ω）とを整合させると共に、良好なＶＳＷＲが得られる値が選択されている。
【００２５】
第１実施例の２分配整合器１および第２実施例の２分配整合器２では、使用周波数帯域を２６０ＭＨｚ〜４７０ＭＨｚとした場合のＶＳＷＲの周波数特性においては、帯域内の最大ＶＳＷＲはどちらも約１．０７１で、図２５に示す同軸ケーブル２段構成の従来の２分配整合器２００におけるＶＳＷＲである約１．０７７を凌ぐ特性が実現されている。そこで、第１実施例の２分配整合器１および第２実施例の２分配整合器２が、図２７に示す従来の２分配整合器３００および図２９に示す従来の２分配整合器４００と比較してどの程度広帯域な特性であるかを示すため、使用周波数帯域内において最大ＶＳＷＲを１．１２３まで許容した場合を次に説明する。
【００２６】
＜第１実施例の２分配整合器の変形例＞
第１実施例の２分配整合器１の変形例とされる２分配整合器１−２の構成を示す回路図を図７に示す。
図７に示す２分配整合器１−２は、第１実施例の２分配整合器１と同じ回路構成とされており、その説明は省略するが、２分配整合器１−２におけるインピーダンス変換回路３０は、ＨＰＦ型のインピーダンス変換回路３１とＬＰＦ型のインピーダンス変換回路３２との２段のインピーダンス変換回路を縦続に接続して構成されている。２分配整合器１−２の回路定数は、２６０ＭＨｚ〜４７０ＭＨｚの使用周波数帯域における最大ＶＳＷＲが１．１２３まで許容した場合の回路定数とされており、入力端子ＩＮ１と第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２のインピーダンスＺｏを５０Ωとした時に、第１インダクタＬｐ３を約３８．３８ｎＨ、第１キャパシタＣｓ３を約２３．０１ｐＦ、第２キャパシタＣｐ３を約７．６９５ｐＦ、第２インダクタＬｓ３を約７．２０８ｎＨとしている。この時のＶＳＷＲの周波数特性を図８に示す。図８を参照すると、ＶＳＷＲが最大１．１２３となる帯域が２６０ＭＨｚ〜４７０ＭＨｚを超える２２８ＭＨｚ〜５０２ＭＨｚの全幅２７４ＭＨｚの広帯域になることが分かる。この帯域は、図２７に示す従来の２分配整合器３００および図２９に示す従来の２分配整合器４００より約３０％広帯域になっている。
なお、ＨＰＦ型のインピーダンス変換回路３１およびＬＰＦ型のインピーダンス変換回路３２を構成するインダクタおよびキャパシタの値は、入力端子ＩＮ１の側のインピーダンス（５０Ω）と第１出力端子ＯＵＴ１および第２出力端子ＯＵＴ２の側の合成インピーダンス（２５Ω）とを整合させると共に、良好なＶＳＷＲが得られる値が選択されている。
【００２７】
＜第２実施例の２分配整合器の変形例＞
第２実施例の２分配整合器２の変形例とされる２分配整合器２−２の構成を示す回路図を図９に示す。
図９に示す２分配整合器２−２は、第２実施例の２分配整合器２と同じ回路構成とされており、その説明は省略するが、２分配整合器２−２におけるインピーダンス変換回路４０は、ＬＰＦ型のインピーダンス変換回路４１とＨＰＦ型のインピーダンス変換回路４２との２段のインピーダンス変換回路を縦続に接続して構成されている。２分配整合器２−２の回路定数は、２６０ＭＨｚ〜４７０ＭＨｚの使用周波数帯域における最大ＶＳＷＲが１．１２３まで許容した場合の回路定数とされており、入力端子ＩＮ１と第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２のインピーダンスＺｏを５０Ωとした時に、第１キャパシタＣｐ４を約５．７６６ｐＦ、第１インダクタＬｓ４を約９．６１８ｎＨ、第２インダクタＬｐ４を約２８．７６ｎＨ、第２キャパシタＣｓ４を約３０．７０ｐＦとしている。この時のＶＳＷＲの周波数特性を図１０に示す。図１０を参照すると、ＶＳＷＲが最大１．１２３となる帯域が２６０ＭＨｚ〜４７０ＭＨｚを超える２２８Ｈｚ〜５０２ＭＨｚの全幅２７４ＭＨｚの広帯域になることが分かる。この帯域は、図２７に示す従来の２分配整合器３００および図２９に示す従来の２分配整合器４００より約３０％広帯域になっている。
なお、ＬＰＦ型のインピーダンス変換回路４１およびＨＰＦ型のインピーダンス変換回路４２を構成するインダクタおよびキャパシタの値は、入力端子ＩＮ１の側のインピーダンス（５０Ω）と第１出力端子ＯＵＴ１および第２出力端子ＯＵＴ２の側の合成インピーダンス（２５Ω）とを整合させると共に、良好なＶＳＷＲが得られる値が選択されている。
【００２８】
図７に示す２分配整合器１−２と図９に示す２分配整合器２−２では使用周波数帯域内のＶＳＷＲ特性は同等であるが、構成されている集中定数素子の電気定数は異なるので、部品入手の都合あるいは入出力端から見て直流開放か直流短絡かの違いなどを考慮していずれを選択しても良い。
【００２９】
＜第１実施例の帯域通過フィルタの変形例＞
本発明の第１実施例の帯域通過フィルタ（ＢＰＦ）０１の変形例とされる帯域通過フィルタ（ＢＰＦ）０３の構成を示す回路図を図１１に示す。
図１１に示すＢＰＦ０３は、第１実施例のＢＰＦ０１と同じ回路構成とされており、その説明は省略するが、ＢＰＦ０３では、入力側と出力側との終端抵抗値の比が１．５対１とされている。ＢＰＦ０３は、入力端子ＩＮ１と出力端子ＯＵＴ１との間にインピーダンス変換回路５０を接続して構成されている。インピーダンス変換回路５０は、ＨＰＦ型のインピーダンス変換回路５１とＬＰＦ型のインピーダンス変換回路５２との２段のインピーダンス変換回路を縦続に接続して構成されている。インピーダンス変換回路５０の回路定数は、以下に説明するように第１実施例のＢＰＦ０１と異なっている。
【００３０】
図１１に示すＢＰＦ０３において、入力端子ＩＮ１のインピーダンスＺ01を７５Ω、出力端子ＯＵＴ１のインピーダンスＺ02を５０Ω、使用周波数帯域を２６０ＭＨｚ〜４７０ＭＨｚとした時に、第１インダクタＬ５１を約７４．６０ｎＨ、第１キャパシタＣ５１を約１６．５５ｐＦ、第２キャパシタＣ５２を約３．３４６ｐＦ、第２インダクタＬ５２を約１０．４４ｎＨとしている。この時のＶＳＷＲの周波数特性を図１２に示す。図１２を参照すると、２６０ＭＨｚ〜４７０ＭＨｚの帯域におけるＶＳＷＲは最大が１．０３８となり、使用周波数帯域内において１．１０以下を満足する良好なＶＳＷＲが得られる。なお、ＨＰＦ型のインピーダンス変換回路５１およびＬＰＦ型のインピーダンス変換回路５２を構成するインダクタおよびキャパシタの値は、入力端子ＩＮ１の側のインピーダンス（７５Ω）と出力端子ＯＵＴ１の側のインピーダンス（５０Ω）とを整合させると共に、良好なＶＳＷＲが得られる値が選択されている。
なお、ＢＰＦ０３は、第１実施例の２分配整合器１におけるインピーダンス変換回路１０に適用することができる。
【００３１】
＜第２実施例の帯域通過フィルタの変形例＞
本発明の第２実施例の帯域通過フィルタ（ＢＰＦ）０２の変形例とされる帯域通過フィルタ（ＢＰＦ）０４の構成を示す回路図を図１３に示す。
図１３に示すＢＰＦ０４は、第２実施例のＢＰＦ０２と同じ回路構成とされており、その説明は省略するが、ＢＰＦ０４では、入力側と出力側との終端抵抗値の比が１．５対１とされている。ＢＰＦ０４は、入力端子ＩＮ１と出力端子ＯＵＴ１との間にインピーダンス変換回路６０を接続して構成されている。インピーダンス変換回路６０は、ＬＰＦ型のインピーダンス変換回路６１とＨＰＦ型のインピーダンス変換回路６２との２段のインピーダンス変換回路を縦続に接続して構成されている。インピーダンス変換回路６０の回路定数は、以下に説明するように第２実施例のＢＰＦ０２と異なっている。
【００３２】
図１３に示すＢＰＦ０４において、入力端子ＩＮ１のインピーダンスＺ03を７５Ω、出力端子ＯＵＴ１のインピーダンスＺ04を５０Ω、使用周波数帯域を２６０ＭＨｚ〜４７０ＭＨｚとした時に、第１キャパシタＣ６１を約２．７８３ｐＦ、第１インダクタＬ６１を約１２．５４ｎＨ、第２インダクタＬ６２を約６２．０３ｎＨ、第２キャパシタＣ６２を約１９．８９ｐＦとしている。この時のＶＳＷＲの周波数特性を図１４に示す。図１４を参照すると、２６０ＭＨｚ〜４７０ＭＨｚの帯域におけるＶＳＷＲは最大が１．０３８となり、使用周波数帯域内において１．１０以下を満足する良好なＶＳＷＲが得られる。なお、ＬＰＦ型のインピーダンス変換回路６１およびＨＰＦ型のインピーダンス変換回路６２を構成するインダクタおよびキャパシタの値は、入力端子ＩＮ１の側のインピーダンス（７５Ω）と出力端子ＯＵＴ１の側のインピーダンス（５０Ω）とを整合させると共に、良好なＶＳＷＲが得られる値が選択されている。
なお、ＢＰＦ０４は、第２実施例の２分配整合器２におけるインピーダンス変換回路２０に適用することができる。
【００３３】
図１２に示すＢＰＦ０３のＶＳＷＲの周波数特性および図１４に示すＢＰＦ０４のＶＳＷＲの周波数特性は同等であり、使用周波数帯域内にそれぞれＶＳＷＲが１の零点が２つあって、入力側と出力側との終端抵抗値の比を変えても良好なＶＳＷＲが得られることが分かる。帯域内の最大ＶＳＷＲは約１．０３８で、通過帯域幅が同じであれば、終端抵抗値の比が小さくなると帯域内の最大ＶＳＷＲも小さくなることが分かる。
【産業上の利用可能性】
【００３４】
以上説明した本発明の実施例にかかる帯域通過フィルタは、入力側と出力側の終端抵抗値を任意に選択でき、構成部品が集中定数４素子と小型であり、帯域通過フィルタの特性も有しているので、例に示した２分配整合回路に限らず、異なる任意の終端抵抗（入出力インピーダンス）の機器との接続や、無線機器内部の整合回路等に適用することができる。また、本発明の実施例にかかる帯域通過フィルタおよび本発明の実施例にかかる２分配整合器は、４素子の集中定数素子から構成される従来のインピーダンス変換回路は、低域通過（ＬＰＦ）あるいは高域通過（ＨＰＦ）のフィルタ特性であるのに対し、同じ４素子の集中定数素子から構成されていても、本発明にかかるインピーダンス変換回路は、ＨＰＦ型のインピーダンス変換回路とＬＰＦ型のインピーダンス変換回路とが２段に縦続された特徴的な回路構成とされることから、帯域通過（ＢＰＦ）のフィルタ特性と広帯域なＶＳＷＲ特性を実現することができる。さらに、図２５に示す分布定数線路を２段有する２分配整合器と比較しても、より広帯域なＶＳＷＲ特性と占有体積の少ない小型形状を得られるようになる。
【符号の説明】
【００３５】
０１，０２，０３，０４  帯域通過フィルタ、１，１−２，２，２−２  ２分配整合器、１０，１１，１２  インピーダンス変換回路、２０，２１，２２  インピーダンス変換回路、３０，３１，３２  インピーダンス変換回路、４０，４１，４２  インピーダンス変換回路、５０，５１，５２  インピーダンス変換回路、６０，６１，６２  インピーダンス変換回路、１００  ２分配整合器、１１０  分布定数線路、２００  ２分配整合器、２１０  分布定数線路、２１１  分布定数線路、３００，４００  ２分配整合器、１０００  基本回路、１０１０，１０２０，１０３０，１０４０，１０５０  帯域通過フィルタ
【図１】
2018201107.tif 000003
【図２】
2018201107.tif 000004
【図３】
2018201107.tif 000005
【図４】
2018201107.tif 000006
【図５】
2018201107.tif 000007
【図６】
2018201107.tif 000008
【図７】
2018201107.tif 000009
【図８】
2018201107.tif 000010
【図９】
2018201107.tif 000011
【図１０】
2018201107.tif 000012
【図１１】
2018201107.tif 000013
【図１２】
2018201107.tif 000014
【図１３】
2018201107.tif 000015
【図１４】
2018201107.tif 000016
【図１５】
2018201107.tif 000017
【図１６】
2018201107.tif 000018
【図１７】
2018201107.tif 000019
【図１８】
2018201107.tif 000020
【図１９】
2018201107.tif 000021
【図２０】
2018201107.tif 000022
【図２１】
2018201107.tif 000023
【図２２】
2018201107.tif 000024
【図２３】
2018201107.tif 000025
【図２４】
2018201107.tif 000026
【図２５】
2018201107.tif 000027
【図２６】
2018201107.tif 000028
【図２７】
2018201107.tif 000029
【図２８】
2018201107.tif 000030
【図２９】
2018201107.tif 000031
【図３０】
2018201107.tif 000032