(57)【要約】【課題】導波路型半導体受光素子において、導波路終端に高反射率反射ミラーを形成して反射光も利用することにより、高速応答と高感度動作を同時に達成する導波路型半導体受光素子及び製造方法を提供すること。【解決手段】より高速な動作を目指すためにｐ−ＩｎＧａＡｓ光吸収層１０６を薄層化した場合、一度に吸収されきれない光がｐ−ＩｎＧａＡｓ光吸収層１０６下を通過する。しかし本実施形態では、導波路端にＤＢＲミラー領域１０７、１０８を配置しているため、ミラーで反射した戻り光が再びｐ−ＩｎＧａＡｓ光吸収層１０６の直下を通過して吸収されることになる。これにより、光電変換の観点では実効的に光吸収層領域の長さが２倍になる。この結果、高速動作のために、光吸収層の薄層化（キャリア走行時間の短縮）と吸収層領域の長さを短尺化（素子ＣＲ時定数の低減）した場合でも、高効率特性を得ることが可能になる。【選択図】図１
2018006478.tif 000002
【特許請求の範囲】
【請求項１】
半絶縁性基板と、
前記半絶縁基板の第１の領域上に積層された下部クラッド層と、
前記半絶縁基板の第２の領域上に形成された電極と、
前記下部クラッド層上に積層されたコア層と、
前記コア層直上に積層された光吸収層と、
前記コア層および前記光吸収層上に積層された上部クラッド層と、
前記上部クラッド層上に形成された電極と、
前記コア層の前記光吸収層直下の領域を透過した光を入射してきた方向に反射するミラーと、
を備え、前記光吸収層は全て前記上部クラッド層で覆われており、前記下部クラッド層は、前記光吸収層直下に部分的にドープ領域を有し、前記上部クラッド層は、前記光吸収層直上に部分的にドープ領域を有することを特徴とする導波路型半導体受光素子。
【請求項２】
前記下部クラッド層および前記上部クラッド層の部分的なドープ領域は、それぞれ不純物拡散又はイオン注入によって形成されたことを特徴とする請求項１に記載の導波路型半導体受光素子。
【請求項３】
前記ミラーは、前記コア層に形成された２つ以上の分布反射型ミラーからなり、前記２つ以上の分布反射型ミラーは、光の伝搬方向に対して縦列に配置され、最大反射率となる中心波長と波長帯域が互いに異なることを特徴とする請求項１又は２に記載の導波路型半導体受光素子。
【請求項４】
前記ミラーは、光の伝搬方向に対して垂直に加工した少なくとも前記コア層の終端面に形成された有機膜と、前記有機膜上に形成された金属薄膜とからなることを特徴とする請求項１又は２に導波路型半導体受光素子。
【請求項５】
前記半絶縁基板の第１の領域上に下部クラッド層を形成するステップと、
前記下部クラッド層上にコア層を形成するステップと、
前記下部クラッド層に部分的にドープ領域を形成するステップと、
前記コア層のドープ領域上に光吸収層を形成するステップと、
前記コア層の前記光吸収層直下の領域を透過した光を入射してきた方向に反射する２つ以上の分布反射型ミラーを前記コア層に形成するステップであって、前記２つ以上の分布反射型ミラーは、光の伝搬方向に対して縦列に配置され、最大反射率となる中心波長と波長帯域が互いに異なる、ステップと、
前記コア層および前記光吸収層上に上部クラッド層を形成するステップであって、前記光吸収層を全て前記上部クラッド層で覆う、ステップと、
前記上部クラッド層の前記光吸収層直上に部分的にドープ領域を形成するステップと、
前記上部クラッド層上および前記半絶縁基板の第２の領域上に電極をそれぞれ形成するステップと、
を有することを特徴とする導波路型半導体受光素子の作製方法。
【請求項６】
半絶縁基板の第１の領域上に下部クラッド層を形成するステップと、
前記下部クラッド層上にコア層を形成するステップと、
前記下部クラッド層に部分的にドープ領域を形成するステップと、
前記コア層のドープ領域上に光吸収層を形成するステップと、
前記コア層および前記光吸収層上に上部クラッド層を形成するステップであって、前記光吸収層を全て前記上部クラッド層で覆う、ステップと、
前記上部クラッド層の前記光吸収層直上に部分的にドープ領域を形成するステップと、
前記上部クラッド層、前記コア層、および下部クラッド層の終端面に有機膜を形成するステップと、
前記コア層の前記光吸収層直下の領域を透過した光を入射してきた方向に反射するように、前記有機膜上に金属膜を形成するステップと、
前記上部クラッド層上および前記半絶縁基板の第２の領域上に電極をそれぞれ形成するステップと、
を有することを特徴とする導波路型半導体受光素子の作製方法。
【請求項７】
前記下部クラッド層および前記上部クラッド層の部分的なドープ領域は、それぞれ不純物拡散又はイオン注入によって形成されたことを特徴とする請求項５又は６に記載の導波路型半導体受光素子の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導波路型半導体受光素子及び製造方法に関し、より詳細には、高速応答と高感度動作を同時に達成する導波路型半導体受光素子及び製造方法に関する。
【背景技術】
【０００２】
光を電気に変換する半導体受光素子は、光通信の分野においては光・電気インターフェイスとなるキーデバイスとして、また、計測やイメージセンサーと言った非通信の分野においてもキーコンポーネントとして、多岐の分野において重要な役割を担っており、広く研究や開発が行われている。
【０００３】
従来から半導体受光素子には効率よく光を電気に変換することが求められており、その用途によって動作速度も益々上がってきている中で、高い変換効率への要求が下がることは無く、より高速で高効率な動作が求められている。
【０００４】
一般的な素子は、光吸収層を含む積層した半導体の多層膜構造に垂直に光を入射する構造を有するが、半導体受光素子では、その光吸収層の設計により動作速度と効率が決まる。光吸収層を薄層化して光吸収層で発生したキャリアの走行時間を短くすると、高速応答が可能になる。しかし一方で、薄層化された光吸収層では光は十分に吸収されずに通過してしまい、結果として吸収できる光量が低下するため、同時に効率も低下してしまう。このように、半導体受光素子では一般的に、いわゆる動作速度と効率のトレードオフが存在する。
【０００５】
このトレードオフを緩和する構造として、光を吸収層に対して平行に入射させ、平行入射光との結合によって検出する導波路型構造が提案されおり（非特許文献１参照）、高速応答用の半導体受光素子として実用化されている。
【０００６】
図５に、従来の導波路型半導体受光素子の構造を示す。半絶縁性のＩｎＰ基板３０１上にｉ−ＩｎＧａＡｓＰコア層３０２、ｉ−ＩｎＰ上部クラッド層３０３が積層されて光導波路を構成する。ｉ−ＩｎＰ上部クラッド層３０３上にはｎ+−ＩｎＧａＡｓＰコンタクト層３０４が形成され、その上にｉ−ＩｎＧａＡｓ光吸収層３０５、ｐ+−ＩｎＧａＡｓコンタクト層３０６が積層されている。ｐ+−ＩｎＧａＡｓコンタクト層３０６上にはｐ電極３０７、ｎ+−ＩｎＧａＡｓＰコンタクト層３０４にはｎ電極３０８がそれぞれ形成されている。
【０００７】
このように、一般的な導波路型半導体受光素子はパッシブな光導波路上に光吸収層を含む受光素子領域を積層した装荷構造と呼ばれるものであり、ｉ−ＩｎＧａＡｓＰコア層３０２を光が伝搬する間にエバネッセント結合にて光がｉ−ＩｎＧａＡｓ光吸収層３０５によって吸収される。よって高速応答のためにｉ−ＩｎＧａＡｓ光吸収層３０５を薄層化した場合でも、光の伝搬方向に沿って素子長を最適化することにより、高効率な動作を可能にするものである。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】G.Unterborsch, D.Trommer, A.Umbach, and G.G.Mekonnen, ”High-Bandwidth 1.55 pm Waveguide Integrated Photodetector”, IPRM1996, TUP-Cl5, pp. 203-206
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、半導体受光素子の動作速度を決めるもう１つの要因として、素子に含まれる容量と抵抗からなるＣＲ回路によって決まるＣＲ時定数がある。高速応答を可能にするためにはこのＣＲ時定数を低減する必要がある。このＣＲ時定数を低減するには、素子サイズを小さくして容量を抑える必要があり、伝搬方向の長さを抑える必要がある。このように、ＣＲ時定数に関しても動作速度と効率はトレードオフの関係にある。
【００１０】
この結果、半導体受光素子の動作速度と効率は、導波路型構造を採用することである動作速度までは両立可能になるが、そこからさらに高速化しようとすると素子のＣＲ時定数を介して再びトレードオフの関係になるという課題がある。
【００１１】
本発明は、このような課題に鑑みてなされたもので、その目的とするところは、導波路型半導体受光素子において、導波路終端に高反射率反射ミラーを形成して反射光も利用することにより、高速応答と高感度動作を同時に達成する導波路型半導体受光素子及び製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記の課題を解決するために、本発明は、導波路型半導体受光素子であって、半絶縁性基板と、前記半絶縁基板の第１の領域上に積層された下部クラッド層と、前記半絶縁基板の第２の領域上に形成された電極と、前記下部クラッド層上に積層されたコア層と、前記コア層直上に積層された光吸収層と、前記コア層および前記光吸収層上に積層された上部クラッド層と、前記上部クラッド層上に形成された電極と、前記コア層の前記光吸収層直下の領域を透過した光を入射してきた方向に反射するミラーと、を備え、前記光吸収層は全て前記上部クラッド層で覆われており、前記下部クラッド層は、前記光吸収層直下に部分的にドープ領域を有し、前記上部クラッド層は、前記光吸収層直上に部分的にドープ領域を有することを特徴とする。
【００１３】
請求項２に記載の発明は、請求項１に記載の導波路型半導体受光素子において、前記下部クラッド層および前記上部クラッド層の部分的なドープ領域は、それぞれ不純物拡散又はイオン注入によって形成されたことを特徴とする。
【００１４】
請求項３に記載の発明は、請求項１又は２に記載の導波路型半導体受光素子において、前記ミラーは、前記コア層に形成された２つ以上の分布反射型ミラーからなり、前記２つ以上の分布反射型ミラーは、光の伝搬方向に対して縦列に配置され、最大反射率となる中心波長と波長帯域が互いに異なることを特徴とする。
【００１５】
請求項４に記載の発明は、請求項１又は２に導波路型半導体受光素子において、前記ミラーは、光の伝搬方向に対して垂直に加工した少なくとも前記コア層の終端面に形成された有機膜と、前記有機膜上に形成された金属薄膜とからなることを特徴とする。
【００１６】
請求項５に記載の発明は、導波路型半導体受光素子の作製方法であって、前記半絶縁基板の第１の領域上に下部クラッド層を形成するステップと、前記下部クラッド層上にコア層を形成するステップと、前記下部クラッド層に部分的にドープ領域を形成するステップと、前記コア層のドープ領域上に光吸収層を形成するステップと、前記コア層の前記光吸収層直下の領域を透過した光を入射してきた方向に反射する２つ以上の分布反射型ミラーを前記コア層に形成するステップであって、前記２つ以上の分布反射型ミラーは、光の伝搬方向に対して縦列に配置され、最大反射率となる中心波長と波長帯域が互いに異なる、ステップと、前記コア層および前記光吸収層上に上部クラッド層を形成するステップであって、前記光吸収層を全て前記上部クラッド層で覆う、ステップと、前記上部クラッド層の前記光吸収層直上に部分的にドープ領域を形成するステップと、前記上部クラッド層上および前記半絶縁基板の第２の領域上に電極をそれぞれ形成するステップと、を有することを特徴とする。
【００１７】
請求項６に記載の発明は、導波路型半導体受光素子の作製方法であって、半絶縁基板の第１の領域上に下部クラッド層を形成するステップと、前記下部クラッド層上にコア層を形成するステップと、前記下部クラッド層に部分的にドープ領域を形成するステップと、前記コア層のドープ領域上に光吸収層を形成するステップと、前記コア層および前記光吸収層上に上部クラッド層を形成するステップであって、前記光吸収層を全て前記上部クラッド層で覆う、ステップと、前記上部クラッド層の前記光吸収層直上に部分的にドープ領域を形成するステップと、前記上部クラッド層、前記コア層、および下部クラッド層の終端面に有機膜を形成するステップと、前記コア層の前記光吸収層直下の領域を透過した光を入射してきた方向に反射するように、前記有機膜上に金属膜を形成するステップと、前記上部クラッド層上および前記半絶縁基板の第２の領域上に電極をそれぞれ形成するステップと、を有することを特徴とする。
【００１８】
請求項７に記載の発明は、請求項５又は６に記載の導波路型半導体受光素子の作製方法において、前記下部クラッド層および前記上部クラッド層の部分的なドープ領域は、それぞれ不純物拡散又はイオン注入によって形成されたことを特徴とする。
【発明の効果】
【００１９】
本発明は、導波路型半導体受光素子において、導波路終端に高反射率反射ミラーを形成して反射光も利用することにより、高速応答と高感度動作を同時に達成することが可能にする。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施形態に係る導波路型半導体受光素子の構造を説明する模式図である。
【図２】（ａ）〜（ｆ）は、本実施形態に係る導波路型半導体受光素子の作製工程を説明する図である。
【図３】本発明の第２の実施形態に係る導波路型半導体受光素子の構造を説明する模式図である。
【図４】（ａ）〜（ｆ）は、本実施形態に係る導波路型半導体受光素子の作製工程を説明する図である。
【図５】従来の導波路型半導体受光素子の構造を示す図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態について、詳細に説明する。
【００２２】
（第１の実施形態）
図１に、本発明の第１の実施形態に係る導波路型半導体受光素子の構造を説明する模式図を示す。１０１は半絶縁性のＩｎＰ基板、１０２はｎ＋−ＩｎＧａＡｓＰコンタクト層、１０３はｉ−ＩｎＰ下部クラッド層、１０４はＳｉイオン注入領域、１０５はｉ−ＩｎＧａＡｓＰコア層、１０６はｐ−ＩｎＧａＡｓ光吸収層、１０７と１０８はそれぞれの中心波長と帯域の異なる分布反射型（ＤＢＲ：Ｄｉｓｔｒｉｂｕｔｅｄ  Ｂｒａｇｇ  Ｒｅｆｌｅｃｔｏｒ）ミラー領域、１０９はｉ−ＩｎＰ上部クラッド層、１１０はｐ＋−ＩｎＧａＡｓコンタクト層、１１１はＺｎ拡散領域、１１２はｐ電極、１１３はｎ電極である。本実施形態に係る半導体受光素子では、ｉ−ＩｎＰ下部クラッド層１０３、ｉ−ＩｎＧａＡｓＰコア層１０５、ｉ−ＩｎＰ上部クラッド層１０９の半導体層で構成されるパッシブ導波路に対して、ｉ−ＩｎＧａＡｓＰコア層１０５のコア層直上にｐ−ＩｎＧａＡｓ光吸収層１０６を配置する形態をとっている。
【００２３】
この結果、図５に示す従来の導波路型半導体受光素子がパッシブ導波路のｉ−ＩｎＰ上部クラッド層３０３の上側にｎ+−ＩｎＧａＡｓＰコンタクト層３０４を介してｉ−ＩｎＧａＡｓ光吸収層３０５を配置している場合と異なり、ｉ−ＩｎＧａＡｓＰコア層１０５を伝搬する光とｐ−ＩｎＧａＡｓ光吸収層１０６のカップリング効率を上げることが可能である。
【００２４】
また、より高速な動作を目指すためにｐ−ＩｎＧａＡｓ光吸収層１０６を薄層化した場合、一度に吸収しきれなかった光がｐ−ＩｎＧａＡｓ光吸収層１０６下を通過してしまう。しかし本実施形態では、導波路端にＤＢＲミラー領域１０７、１０８を配置しているため、ミラーで反射した戻り光が再びｐ−ＩｎＧａＡｓ光吸収層１０６の直下を通過する際に吸収されることになる。これにより、光電変換の観点では実効的に光吸収層領域の長さが２倍になる。この結果、高速動作のために、光吸収層の薄層化（キャリア走行時間の短縮）と吸収層領域の長さを短尺化（素子ＣＲ時定数の低減）した場合でも、高効率特性を得ることが可能になる。
【００２５】
また、図１に示すように、ＤＢＲミラー領域１０７、１０８は導波路伝搬方向に２つ配置しているが、前段のＤＢＲミラー領域１０７は所望の中心波長と波長帯域で最大反射率が得られるように設計しており、後段のＤＢＲミラー領域１０８はＤＢＲミラー領域１０７に対して想定される温度変化があったときに最大反射率が得られる位置に中心波長を少しずらした設計にしておく。この結果、温度が変化した際に前段のＤＢＲミラー領域１０７の中心波長がずれて反射率が低下した場合でも、後段のＤＢＲミラー領域１０８では逆に反射率が上がるため、高反射率を維持することが可能になり、温度無依存化を満たすことが出来る。
【００２６】
また、本発明のもう１つの特徴は、図１に示すようにｐ−ＩｎＧａＡｓ光吸収層１０６がｉ−ＩｎＰ上部クラッド層１０９に埋め込まれている。更に、ｉ−ＩｎＰ下部クラッド層１０３の受光領域の部分はイオン注入されてＳｉイオン注入領域１０４となり、ｉ−ＩｎＰ上部クラッド層１０９の受光領域の部分は不純物拡散されてＺｎ拡散領域１１１となり、ｉ−ＩｎＰ下部クラッド層１０３およびｉ−ＩｎＰ上部クラッド層１０９のそれぞれが受光領域のみ部分的にドーピングされた構造を持っていることにある。このことから、（１）光吸収層１０６となるＩｎＧａＡｓが、より大きなバンドギャップを有するＩｎＰで埋め込まれて表面及び側面に露出しないという事、（２）動作時の電界が素子内部のみに閉じ込められるという事から高い信頼性も確保することが可能になる。
【００２７】
更に、パッシブ導波路にとっては光電変換を行う受光領域以外はアンドープとなっていることから不純物によるフリーキャリア吸収が起こらず、低損失な導波路構造となる。
【００２８】
続いて、図２（ａ）〜（ｆ）に、本実施形態に係る導波路型半導体受光素子の作製工程を説明する図を示す。図２（ａ）に示すように、まず半絶縁性のＩｎＰ基板１０１上にｎ+−ＩｎＧａＡｓＰコンタクト層１０２と、パッシブ導波路の下部クラッド層となるｉ−ＩｎＰ下部クラッド層１０３を順番に成長させる。その後に、ｉ−ＩｎＰ下部クラッド層１０３の受光領域となる位置及び大きさにＳｉイオンを注入し、部分的にｎ型ドーピングされたＳｉイオン注入領域１０４を形成する。
【００２９】
次に、図２（ｂ）に示すように、パッシブ導波路のコア層となるｉ−ＩｎＧａＡｓＰコア層１０５、ｐ−ＩｎＧａＡｓ光吸収層１０６の順番に成長させた後、図２（ｃ）に示すように、受光領域となる位置及び大きさのみで光吸収層１０６を残すため、マスクを形成してそれ以外の領域では光吸収層１０６をウェットエッチング等により除去する。ｐ−ＩｎＧａＡｓ光吸収層１０６が除去され、導波路長さ方向の受光領域通過後となる位置でｉ−ＩｎＧａＡｓＰコア層１０５表面にＤＢＲミラー領域１０７、１０８を形成する。このとき、所望の中心波長、波長帯域で高反射率を得られるようにＤＢＲミラー領域１０７、１０８を形成するが、その際にそれぞれ中心波長、波長帯域の異なる２つのグレーティングを導波路長さ方向にタンデムに配列、すなわち縦列に配置して形成しておく。
【００３０】
次に、図２（ｄ）に示すように、パッシブ導波路の上部クラッド層となるｉ−ＩｎＰ上部クラッド層１０９と、ｐ+−ＩｎＧａＡｓコンタクト層１１０を成長させ、受光領域のみ残したｐ−ＩｎＧａＡｓ光吸収層１０６を埋め込む。その後に、ｉ−ＩｎＰ上部クラッド層１０９の受光領域の位置及び大きさでｐ型の不純物であるＺｎを拡散し、部分的にｐ型ドーピングされた領域１１１を形成する。
【００３１】
その後、図２（ｅ）に示すように、マスクを形成してウェットエッチング等で受光領域の位置及び大きさにｐ+−ＩｎＧａＡｓコンタクト層１１０を加工し、ドライエッチングによりハイメサ導波路形状を形成する。この際、同時にｎ+−ＩｎＧａＡｓＰコンタクト層１０２の表面が露出するように加工しておき、図２（ｆ）に示すように、ｐ+−ＩｎＧａＡｓコンタクト層１１０上にｐ電極１１２とｎ+−ＩｎＧａＡｓＰコンタクト層１０２上にｎ電極１１３を形成する。
【００３２】
このようにして作製された本実施形態に係る導波路型半導体受光素子は、最終的に図１で示す構造を持つが、入射端面は劈開等で形成し、一層あるいは多層の誘電体膜を端面に堆積させて無反射コーティング膜を形成して完成する。
【００３３】
（第２の実施形態）
図３に、本発明の第２の実施形態に係る導波路型半導体受光素子の構造を説明する模式図を示す。２０１は半絶縁性のＩｎＰ基板、２０２はｎ+−ＩｎＧａＡｓＰコンタクト層、２０３はｉ−ＩｎＰ下部クラッド層、２０４はＳｉイオン注入領域、２０５はｉ−ＩｎＧａＡｓＰコア層、２０６はｐ−ＩｎＧａＡｓ光吸収層、２０７はｉ−ＩｎＰ上部クラッド層、２０８はｐ+−ＩｎＧａＡｓコンタクト層、２０９はＺｎ拡散領域、２１０は素子保護用のＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）膜、２１１はミラーメタル用のタングステン膜からなる高反射ミラー、２１２はｐ電極、２１３はｎ電極である。
【００３４】
本実施形態で説明する半導体受光素子は、第１の実施形態と同様に、ｉ−ＩｎＰ下部クラッド層２０３、ｉ−ＩｎＧａＡｓＰコア層２０５、ｉ−ＩｎＰ上部クラッド層２０７の半導体層で構成されるパッシブ導波路に対してｉ−ＩｎＧａＡｓＰコア層２０５の直上にｐ−ＩｎＧａＡｓ光吸収層２０６の光吸収層を配置する形態をとっている。
【００３５】
この結果、図５に示す従来の導波路型半導体受光素子がパッシブ導波路のｉ−ＩｎＰ上部クラッド層３０３の上側にｎ+−ＩｎＧａＡｓＰコンタクト層３０４を介してｉ−ＩｎＧａＡｓ光吸収層３０５を配置している場合と異なり、ｉ−ＩｎＧａＡｓＰコア層２０５を伝搬する光とｐ−ＩｎＧａＡｓ光吸収層２０６のカップリング効率を上げることが可能である。
【００３６】
また、より高速動作を目指すためにｐ−ＩｎＧａＡｓ光吸収層２０６を薄層化した場合、一度に吸収しきれなかった光がｐ−ＩｎＧａＡｓ光吸収層２０６下を通過してしまう。しかし本実施形態では、導波路終端部で素子保護用のＢＣＢ膜２１０をドライエッチングにより垂直加工し、スパッタ法でタングステン等のメタルを垂直に堆積させることで、高反射率ミラー２１１を形成している。そのため、高反射ミラー２１１で反射した戻り光は再びｐ−ＩｎＧａＡｓ光吸収層２０６の直下を通過する際に吸収されることになり、光電変換の観点では実効的に吸収層領域の長さが２倍になる。この結果、高速動作のために、光吸収層の薄層化（キャリア走行時間の短縮）と吸収層領域の長さを短尺化（素子ＣＲ時定数の低減）した場合でも、高効率特性を得ることが可能になる。
【００３７】
本実施形態の高反射ミラー２１１はメタルを利用した構造であるため、広範囲な波長帯域に渡って最大反射率を維持しており、温度の変化に対しても反射率が変化することは無く、温度無依存化のミラー構造になっている。
【００３８】
また、本実施形態においても、図３に示すようにｐ−ＩｎＧａＡｓ光吸収層２０６を一部残してｉ−ＩｎＰ下部クラッド層２０３およびｉ−ＩｎＰ上部クラッド層２０７に埋め込まれている。更に、ｉ−ＩｎＰ下部クラッド層２０３の受光領域となるｎ側はイオン注入されてＳｉイオン注入領域２０４となり、ｉ−ＩｎＰ上部クラッド層２０７の受光領域となるｐ側は不純物拡散されてＺｎ拡散領域２０９となり、ｉ−ＩｎＰ下部クラッド層２０３およびｉ−ＩｎＰ上部クラッド層２０７のそれぞれが受光領域のみ部分的にドーピングされた構造を持っている。このことから、（１）光吸収層となるＩｎＧａＡｓが、より大きなバンドギャップを有するＩｎＰで埋め込まれて表面及び側面に露出しないという事、（２）動作時の電界が素子内部のみに閉じ込められるという事から高い信頼性も確保することが可能になる。
【００３９】
更に、パッシブ導波路にとっては光電変換を行うアクティブ領域以外はアンドープとなっていることから不純物によるフリーキャリア吸収が起こらず、低損失な導波路構造となる。
【００４０】
続いて、図４（ａ）〜（ｆ）に、本実施形態に係る導波路型半導体受光素子の作製工程を説明する図を示す。図４（ａ）に示すように、まず半絶縁性のＩｎＰ基板２０１上にｎ+−ＩｎＧａＡｓＰコンタクト層２０２と、パッシブ導波路の下部クラッド層となるｉ−ＩｎＰ下部クラッド層２０３を順番に成長させる。その後に、ｉ−ＩｎＰ下部クラッド層２０３の受光領域となる位置及び大きさにＳｉイオンを注入して部分的にｎ型ドーピングされたＳｉイオン注入領域２０４を形成する。更に、パッシブ導波路のコア層となるｉ−ＩｎＧａＡｓＰコア層２０５、ｐ−ＩｎＧａＡｓ光吸収層２０６の順番に成長させる。
【００４１】
次に、図４（ｂ）に示すように、受光領域となる位置及び大きさのみで光吸収層２０６を残すため、マスクを形成してそれ以外の領域ではｐ−ＩｎＧａＡｓ光吸収層２０６をウェットエッチング等により除去する。その後に、パッシブ導波路の上部クラッド層となるｉ−ＩｎＰ上部クラッド層２０７と、ｐ+−ＩｎＧａＡｓコンタクト層２０８を成長させ、受光領域のみ残したｐ−ＩｎＧａＡｓ光吸収層２０６を埋め込む。
【００４２】
次に、図４（ｃ）に示すように、受光領域の位置及び大きさでｐ型の不純物であるＺｎを拡散し、部分的にｐ型ドーピングされた領域２０９を形成する。その後に、図４（ｄ）に示すように、マスクを形成してウェットエッチング等で受光領域の位置及び大きさにｐ型コンタクト層を加工し、ドライエッチングによりハイメサ導波路形状を形成する。この際、同時にｎ+−ＩｎＧａＡｓＰコンタクト層２０２の表面が露出するように加工する。
【００４３】
次に、図４（ｅ）に示すように素子をＢＣＢ膜２１０で埋め込み、図４（ｆ）に示すように導波路終端側のＢＣＢをドライエッチングで垂直加工した側面にミラー用のメタルとしてタングステンをスパッタリング法により堆積させる。
【００４４】
次に、図４（ｇ）に示すように、高反射ミラー２１１となる端面以外のタングステンをドライエッチングにより除去し、その後不要なＢＣＢ膜２１０もドライエッチングで除去する。次に図４（ｈ）に示すようにｐ電極２１２とｎ電極２１３を形成し、図３で示す最終形態にするため入射端面は劈開等で形成し、一層あるいは多層の誘電体膜を端面に堆積させて無反射コーティング膜を形成して完成する。
【００４５】
本発明は、高効率で高速動作を実現できる導波路型半導体受光素子に関するものである。高速動作のために光吸収層を薄層化して導波路方向の光吸収層領域を短尺化しても、導波路端部に高反射率ミラーを形成してミラーからの戻り光を再び吸収させ、同じ素子長で光吸収層領域の長さが２倍になる構造を有することにより、高効率動作が同時に実現できる。
【００４６】
第１の実施形態では、ミラーの形態としてＤＢＲミラーを用いているが、中心波長と波長帯域の異なる２つ以上のミラーをタンデムに配列することで、温度変化によりミラーの中心波長がずれて反射率が低下した場合でも他のミラーが高い反射率を持つことになり、結果として温度変化があっても高反射率を維持することが可能である。第２の実施形態では、メタルミラーを用いており、そもそも広範囲の波長帯域に渡って高反射率を有しており、温度無依存で高反射率を得ることが可能である。
【００４７】
また、本発明では、光吸収層は導波路コア層直上に配置して、吸収領域のみを残してクラッド層に埋め込み、クラッド層も吸収領域のみイオン注入や不純物拡散で部分的にドーピングした構造になっていることから、素子の高信頼性を得るとともに、低損失な導波路構造も同時に実現可能である。
【００４８】
なお、第１および第２の実施形態においては、ＩｎＧａＡｓを光吸収層、ＩｎＰを基板材料としたエピウェハ構造における半導体受光素子の例を述べたが、本技術は、半導体材料の種類を制限するものではなく、他の半導体材料の組み合わせによる半導体受光素子においても、本特許の思想は同じ様に適用することができることは言うまでもない。
【００４９】
また、半導体受光素子の構造として、薄層化した光吸収層をｐ型ドーピングのみで構成することで超高速動作が可能となるＵＴＣ（Ｕｎｉ  Ｔｒａｖｅｌｉｎｇ  Ｃａｒｒｉｅｒ）構造のフォトダイオードを例示したが、一般的なｐｉｎフォトダイオードをはじめとして、アバランシェフォトダイオードや他の半導体受光素子でも同様の効果が実現できる。
【００５０】
また、光吸収層のうち受光領域のみを残す方法としてエッチングによる加工を例示したが、選択成長方法を用いても同様に受光領域のみに光吸収層を残した形状が実現できる。更に、素子の形成方法としてそれぞれの工程でウェットエッチングやドライエッチングを使用した例を示したが、特定されるものではなく、どちらの加工方法でも目的は達成される。
【００５１】
また、第２の実施形態においては、ミラー用のメタルとしてタングステンを用いた例を述べたが、ＡｕやＰｔといった光を吸収しない他のメタルを用いても同様の効果が実現できる。
【符号の説明】
【００５２】
１０１  半絶縁性のＩｎＰ基板
１０２  ｎ＋−ＩｎＧａＡｓＰコンタクト層
１０３  ｉ−ＩｎＰ下部クラッド層
１０４  Ｓｉイオン注入領域
１０５  ｉ−ＩｎＧａＡｓＰコア層
１０６  ｐ−ＩｎＧａＡｓ光吸収層
１０７  分布反射型（ＤＢＲ：Ｄｉｓｔｒｉｂｕｔｅｄ  Ｂｒａｇｇ  Ｒｅｆｌｅｃｔｏｒ）ミラー領域１
１０８  分布反射型（ＤＢＲ：Ｄｉｓｔｒｉｂｕｔｅｄ  Ｂｒａｇｇ  Ｒｅｆｌｅｃｔｏｒ）ミラー領域２
１０９  ｉ−ＩｎＰ上部クラッド層
１１０  ｐ＋−ＩｎＧａＡｓコンタクト層
１１１  Ｚｎ拡散領域
１１２  ｐ電極
１１３  ｎ電極
２０１  半絶縁性のＩｎＰ基板
２０２  ｎ＋−ＩｎＧａＡｓＰコンタクト層
２０３  ｉ−ＩｎＰ下部クラッド層
２０４  Ｓｉイオン注入領域
２０５  ｉ−ＩｎＧａＡｓＰコア層
２０６  ｐ−ＩｎＧａＡｓ光吸収層
２０７  ｉ−ＩｎＰ上部クラッド層
２０８  ｐ＋−ＩｎＧａＡｓコンタクト層
２０９  Ｚｎ拡散領域
２１０  素子保護用のＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）膜
２１１  ミラーメタル用のタングステン膜
２１２  ｐ電極
２１３  ｎ電極
３０１  半絶縁性のＩｎＰ基板
３０２  ｉ−ＩｎＧａＡｓＰコア層
３０３  ｉ−ＩｎＰ上部クラッド層
３０４  ｎ＋−ＩｎＧａＡｓＰコンタクト層
３０５  ｉ−ＩｎＧａＡｓ光吸収層
３０６  ｐ＋−ＩｎＧａＡｓコンタクト層
３０７  ｐ電極
３０８  ｎ電極
【図１】
2018006478.tif 000003
【図２】
2018006478.tif 000004
【図３】
2018006478.tif 000005
【図４】
2018006478.tif 000006
【図５】
2018006478.tif 000007