(57)【要約】【課題】本発明の目的は、デバイス形成工程において半導体基板中に転位が発生するか否かを従来よりも高精度に予測することができる方法を提案する。【解決手段】半導体基板における応力集中点を含む領域の応力分布を算出し、算出した応力分布から応力集中点の応力拡大係数Ｋを算出し、算出した応力拡大係数Ｋと、応力集中点において転位が発生する臨界の応力拡大係数Ｋcriとを比較して、応力集中点において転位が発生するか否かを予測し、応力拡大係数Ｋの算出は、τ：応力、ｒ：応力集中点からの距離、λおよびτA：変数として、下記式（α）および上記応力分布を用いた重回帰分析により行うことを特徴とする転位発生予測方法。【数１】2018006708.tif 000013【選択図】図１
2018006708.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に半導体デバイスを形成するデバイス形成工程において前記半導体基板中に転位が発生するか否かを予測する方法であって、
前記半導体基板における応力集中点を含む領域の応力分布を算出し、算出した前記応力分布から前記応力集中点の応力拡大係数Ｋを算出し、算出した前記応力拡大係数Ｋと、前記応力集中点において転位が発生する臨界の応力拡大係数Ｋcriとを比較して、前記応力集中点において転位が発生するか否かを予測し、
前記応力拡大係数Ｋの算出は、τ：応力、ｒ：前記応力集中点からの距離、λおよびτA：変数として、下記式（α）および前記応力分布を用いた重回帰分析により行うことを特徴とする転位発生予測方法。
【数１】
2018006708.tif 000011
【請求項２】
前記応力分布の算出は、シミュレーション計算により行う、請求項１に記載の転位発生予測方法。
【請求項３】
前記臨界応力拡大係数Ｋcriは、ｋ：ボルツマン定数、Ｔ：温度、ＡおよびＢ：定数として、下記の式（β）で表される、請求項１または２に記載の転位発生予測方法。
【数２】
2018006708.tif 000012
【請求項４】
Ａは０．０７８７であり、Ｂは０．２６である、請求項３に記載の転位発生予測方法。
【請求項５】
前記半導体基板はシリコンウェーハである、請求項１〜４のいずれか一項に記載の転位発生予測方法。
【請求項６】
半導体基板上に半導体デバイスを製造する方法であって、
請求項１〜５に記載の転位発生予測方法により、半導体基板上に半導体デバイスを形成する工程において前記半導体基板中に転位が発生するか否かを予測し、転位が発生しないと予測された条件の下で前記半導体デバイスを形成することを特徴とする半導体デバイスの製造方法。
【請求項７】
転位が発生すると判定された場合には、前記半導体デバイスの設計を変更し、変更された前記半導体基板中に転位が発生するか否かを再度予測する、請求項６に記載の半導体デバイスの製造方法。
【請求項８】
転位が発生すると判定された場合には、前記半導体デバイスの製造条件を変更し、変更された製造条件の下で前記半導体基板中に転位が発生するか否かを再度予測する、請求項６に記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、転位発生予測方法およびデバイス製造方法に関し、より詳細には、デバイス形成工程における半導体基板中の転位の発生を従来よりも高精度に予測できる転位発生予測方法、および転位を発生させることなく半導体デバイスを製造する方法に関する。
【背景技術】
【０００２】
半導体デバイスの基板としては、単結晶のシリコンウェーハあるいはその上にエピタキシャル層が形成されたエピタキシャルシリコンウェーハが用いられるのが一般的である。半導体デバイスの電気的特性は、基板の結晶状態に大きく影響される。特に、転位は、リーク電流やデバイス形成工程におけるオーバーレイエラーの原因となるため、基盤としては、無転位のシリコンウェーハあるいはその上にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハが使用される。
【０００３】
こうした基板上に半導体デバイスを形成するデバイス形成工程においては、まず、基板上に配線やトランジスタとなる薄膜を形成し、次いで、形成した薄膜上にフォトレジストを塗布してリソグラフィーによりフォトマスク上の回路パターンを転写した後、現像されたフォトレジストをマスクとして用いてエッチングを行い、薄膜を配線等の形状に加工する。その後、リンやホウ素等のドーパントを打ち込み、熱処理を行うことによりドーパントを活性化する。こうして、基板上に半導体デバイスを製造することができる。
【０００４】
上記デバイス形成工程においては、基板上に形成された薄膜との間に、基板材料と薄膜材料の格子不整合や熱膨張係数の差に起因する応力が発生し、基板として上記無転位のシリコンウェーハを用いたとしても、半導体基板中に転位が形成しうる。従って、デバイス形成工程において半導体基板中に転位が発生するか否かを高精度に予測できる方法を確立することが肝要となる。
【０００５】
こうした背景の下、非特許文献１には、応力特異場理論に基づき、デバイス形成工程において半導体基板中に転位が発生するか否かを予測する方法が記載されている。具体的には、以下のようにして転位の発生を予測している。まず、有限要素法（Ｆｉｎｉｔｅ  Ｅｌｅｍｅｎｔ  Ｍｅｔｈｏｄ，ＦＥＭ）により、半導体基板における応力集中点（例えば、基板上に形成されたシリコン窒化物（Ｓｉ3Ｎ4）薄膜の膜端部）を含む領域の応力分布を算出する。
【０００６】
次に、算出した応力分布および下記式（ｉ）を用いて回帰分析を行い、上記応力集中点の応力拡大係数を算出する。
【数１】
2018006708.tif 000003
ここで、τは応力、Ｋは応力拡大係数、ｒは応力集中点からの距離、λは膜の形状および基板の材料定数によりから理論的に決定される定数である。
【０００７】
上記式（ｉ）は破壊力学に基づく式であり、非特許文献１の方法においては、転位の形成を、材料中のクラックと同様に一種の結晶格子の破壊として捉えている。こうした破壊力学に基づく式（ｉ）において、応力拡大係数Ｋは、材料の破壊のされやすさ、すなわち転位の形成されやすさを示しており、Ｋの値が大きい場合には転位が形成されやすく、Ｋの値が小さい場合には転位が形成されにくいことを示している。
【０００８】
また、上記応力拡大係数Ｋの算出とは別に、無転位のシリコンウェーハ上に幅の異なる複数の帯状のＳｉ3Ｎ4膜のパターン（以下、「Ｌｉｎｅ＆Ｓｐａｃｅパターン」とも言う）を形成し、転位が発生する臨界の膜幅を実験的に求める。そして、求めた臨界膜幅を応力拡大係数に変換して、上記応力集中点において転位が発生する臨界の応力拡大係数Ｋcriを算出する。上記臨界応力拡大係数Ｋcriへの変換は、ＦＥＭにより上記Ｌｉｎｅ＆Ｓｐａｃｅパターンの応力分布を求め、求めた応力分布から回帰分析により得られた応力拡大係数を用いて行うことができる。
【０００９】
そして、ＦＥＭにより算出した応力拡大係数Ｋと、実験的に求めた臨界応力拡大係数Ｋcriとを比較し、算出した応力集中点の応力拡大係数Ｋが臨界応力拡大係数Ｋcriよりも大きい場合には、デバイス形成工程において半導体基板中に転位が発生すると判定し、応力拡大係数Ｋが臨界応力拡大係数Ｋcri以下の場合には、転位は発生しないと判定する。こうして、デバイス形成工程において半導体基板中に転位が発生するか否かを予測している。
【先行技術文献】
【非特許文献】
【００１０】
【非特許文献１】太田裕之、三浦英生、北野誠、「半導体デバイスにおけるシリコン基板転位発生予測手法の提案」、Ｊ．Ｓｏｃ．Ｓｃｉ．Ｊａｐａｎ、Ｖｏｌ．４５、Ｎｏ．１２、ｐｐ１３２２−１３２７、１９９６
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明者らは、上記非特許文献１に記載された方法を用いて、デバイス形成工程における転位の発生を予測すべく、所定のデバイス構造に対してＦＥＭにより応力分布を算出し、算出した応力分布および上記式（ｉ）を用いて回帰分析を行い、応力拡大係数Ｋの算出を試みた。しかしながら、上記式（ｉ）を、算出した応力分布に良好にフィッティングさせることができないことが判明した。
【００１２】
応力拡大係数Ｋの値は、上記式（ｉ）の応力分布へのフィッティング精度により大きく変動する。そのため、フィッティング精度が不十分である場合には、算出した応力拡大係数Ｋの精度、ひいては転位発生の予測精度が低下する。
【００１３】
そこで、本発明の目的は、デバイス形成工程における半導体基板中の転位の発生を、従来よりも高精度に予測することができる方法を提案することにある。
【課題を解決するための手段】
【００１４】
本発明者らは、上記課題を解決する方途について鋭意検討した。その結果、算出した応力分布から応力拡大係数を求める際に、上記非特許文献１に記載された式（ｉ）に代えて、τ：応力、ｒ：前記応力集中点からの距離、λおよびτA：定数として、下記の式（α）を用いることにより、算出した応力分布を高精度に再現して、転位発生を従来よりも高精度に予測できることを見出し、本発明を完成させるに至った。
【数２】
2018006708.tif 000004
【００１５】
すなわち、本発明の要旨構成は以下の通りである。
（１）半導体基板上に半導体デバイスを形成するデバイス形成工程において前記半導体基板中に転位が発生するか否かを予測する方法であって、
前記半導体基板における応力集中点を含む領域の応力分布を算出し、算出した前記応力分布から前記応力集中点の応力拡大係数Ｋを算出し、算出した前記応力拡大係数Ｋと、前記応力集中点において転位が発生する臨界の応力拡大係数Ｋcriとを比較して、前記応力集中点において転位が発生するか否かを予測し、
前記応力拡大係数Ｋの算出は、τ：応力、ｒ：前記応力集中点からの距離、λおよびτA：変数として、下記式（α）および前記応力分布を用いた重回帰分析により行うことを特徴とする転位発生予測方法。
【数３】
2018006708.tif 000005
【００１６】
（２）前記応力分布の算出は、シミュレーション計算により行う、前記（１）に記載の転位発生予測方法。
【００１７】
（３）前記臨界応力拡大係数Ｋcriは、ｋ：ボルツマン定数、Ｔ：温度、ＡおよびＢ：定数として、下記の式（β）で表される、前記（１）または（２）に記載の転位発生予測方法。
【数４】
2018006708.tif 000006
【００１８】
（４）Ａは０．０７８７であり、Ｂは０．２６である、前記（３）に記載の転位発生予測方法。
【００１９】
（５）前記半導体基板はシリコンウェーハである、前記（１）〜（４）のいずれか一項に記載の転位発生予測方法。
【００２０】
（６）半導体基板上に半導体デバイスを製造する方法であって、
前記（１）〜（５）に記載の転位発生予測方法により、半導体基板上に半導体デバイスを形成する工程において前記半導体基板中に転位が発生するか否かを予測し、転位が発生しないと予測された条件の下で前記半導体デバイスを形成することを特徴とする半導体デバイスの製造方法。
【００２１】
（７）転位が発生すると判定された場合には、前記半導体デバイスの設計を変更し、変更された前記半導体基板中に転位が発生するか否かを再度予測する、前記（６）に記載の半導体デバイスの製造方法。
【００２２】
（８）転位が発生すると判定された場合には、前記半導体デバイスの製造条件を変更し、変更された製造条件の下で前記半導体基板中に転位が発生するか否かを再度予測する、前記（６）に記載の半導体デバイスの製造方法。
【発明の効果】
【００２３】
本発明によれば、デバイス形成工程における半導体基板中の転位の発生を、従来よりも高精度に予測することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明による転位発生予測方法のフローチャートである。
【図２】ＦＥＭにより算出された応力分布の例を示しており、（ａ）は膜幅が２．４μｍの場合、（ｂ）は膜幅が３．５μｍの場合、（ｃ）は膜幅が５μｍの場合についてそれぞれ示している。
【図３】本発明において使用される式（α）を説明する図である。
【図４】シリコンウェーハ上に形成されたＳｉ3Ｎ4膜のＬｉｎｅ＆Ｓｐａｃｅパターンを説明する図である。
【図５】ＦＥＭにより得られた、Ｓｉ3Ｎ4膜の膜幅と応力拡大係数Ｋとの関係を示す図である。
【図６】本発明による半導体デバイスの製造方法のフローチャートである。
【図７】（ａ）非特許文献１の（ｉ）式、および（ｂ）本発明の（α）式をＦＥＭにより算出した応力分布にフィッティングした様子を示す図である。
【図８】本発明および非特許文献１により得られた、温度と臨界応力拡大係数Ｋcriとの関係を示す図である。
【図９】実施例に使用されたシリコンウェーハの表層部の酸素濃度を示す図である。
【図１０】Ｓｉ3Ｎ4膜の膜幅と転位密度との関係を示す図である。
【図１１】２８０ｎｍの厚みを有するＳｉ3Ｎ4膜について、臨界応力拡大係数の温度依存性を説明する図であり、（ａ）は温度と臨界膜幅との関係、（ｂ）は温度と臨界応力拡大係数Ｋcriとの関係をそれぞれ示している。
【図１２】Ｓｉ3Ｎ4膜の厚みが５００ｎｍの場合について、臨界応力拡大係数の温度依存性を説明する図であり、（ａ）は温度と臨界膜幅との関係、（ｂ）は温度と臨界応力拡大係数Ｋcriとの関係をそれぞれ示している。
【図１３】２８０ｎｍの厚みを有するポリシリコン膜について、臨界応力拡大係数の温度依存性を説明する図であり、（ａ）は温度と臨界膜幅との関係、（ｂ）は温度と臨界応力拡大係数Ｋcriとの関係をそれぞれ示している。
【発明を実施するための形態】
【００２５】
（転位発生予測方法）
本発明による転位発生予測方法は、半導体基板上に半導体デバイスを形成するデバイス形成工程において半導体基板中に転位が発生するか否かを予測する方法である。ここで、上記半導体基板は、例えばシリコンウェーハである。以下、図面を参照して本発明の方法を詳しく説明する。
【００２６】
図１は、本発明による転位発生予測方法のフローチャートを示している。まず、ステップＳ１において、半導体基板における応力集中点を含む領域の応力分布を算出する。デバイス形成工程においては、シリコンウェーハには複数回の熱処理が施されるのが一般的である。そして、その熱処理中に、基板であるシリコンウェーハと、その上に形成された薄膜等の異種材料との間に応力が生じて転位が発生しうる。
【００２７】
上記熱処理の際に応力が集中して転位が発生しやすい場所は、異種材料が接触し、かつ形状が急激に変化するような場所である。例えば、シリコンウェーハ上に形成されたＳｉ3Ｎ4薄膜の膜端部や、シリコンウェーハ表面に形成されたトレンチの底端部等である。そこでまず、こうした応力集中点を含む領域の応力分布を算出して、応力集中点近傍の領域の応力分布を把握する。
【００２８】
上記応力分布は、既知のシミュレーション計算手法により算出することができる。こうした計算手法としては、ＦＥＭやモデルポテンシャルを用いた手法等を用いることができる。中でも、ＦＥＭを用いることが好ましい。ＦＥＭにより応力分布を求める場合には、温度（デバイス形成工程での熱処理温度）、基板上に形成された薄膜の厚さ、Ｓｉ3Ｎ4膜の熱膨張係数等をパラメータとして設定し、熱膨張係数の違いにより界面に生じる応力を分布化して算出する。
【００２９】
上記シミュレーション計算により、応力集中点近傍の応力分布を算出することができるが、シリコン結晶中の転位の形成は、（１１１）面上の＜１１０＞方向に沿った原子のすべりによって起こる。そこで、上記算出した応力分布から、（１１１）面上の＜１１０＞方向の応力成分を取得し、取得した応力成分を用いて、後のステップＳ２において応力集中点の応力拡大係数Ｋを求める。
【００３０】
図２は、ＦＥＭにより算出された応力分布の例を示しており、（ａ）は膜幅が２．４μｍ、（ｂ）は膜幅が３．５μｍ、（ｃ）は膜幅が５μｍの場合についてそれぞれ示している。ここで、図に示した応力分布は、算出された応力分布から取得した（１１１）面の＜１１０＞の応力成分である。これらの図から、応力は、膜幅および温度（熱処理温度）に依存し、膜幅および温度が高い方が大きいことが分かる。
【００３１】
次に、ステップＳ２において、ステップＳ１において算出した応力分布から応力集中点の応力拡大係数Ｋを算出する。上述のように、非特許文献１の式（ｉ）は、ＦＥＭにより算出された応力分布を高精度に再現することができず、応力集中点の応力拡大係数を高精度に求めることができないことが判明した。
【００３２】
そこで、本発明者らは、上記非特許文献１の式（ｉ）が、応力分布を高精度に再現できない原因について検討した。上記式（ｉ）におけるλは、応力場の指数を表すパラメータであり、膜の形状と膜およびシリコン基板の材料定数により決定される値（例えば、非特許文献１では０．４８）が代入されている。つまり、式（１）においてλはフィッティングパラメータではなく、フィッティングパラメータはＫのみである。
【００３３】
本発明者らは、λ＝０．４８の下で式（ｉ）を応力分布にフィッティングを試みたが、高精度にフィッティングさせることはできなかった。また、λの値を変更してフィッティングを試みたが、依然として高精度にフィッティングさせることはできなかった。そこで、本発明者らは、式（ｉ）において所定の値が代入されていたλを、応力分布にフィッティングする際のフィッティングパラメータとして使用することに想到した。そして、本発明者らが検討した結果、λに所定の値を代入した場合に比べてフィッティング精度が向上することが分かった。
【００３４】
しかし、式（ｉ）におけるλをフィッティングパラメータに変更するだけでは、フィッティング精度は依然として不十分であった。そのため、本発明者らは、式（ｉ）を用いて算出した応力分布に高精度にフィッティングすることは不可能であり、式（ｉ）自体を見直す必要があるとの結論に至った。そして、本発明者らが鋭意検討した結果、下記の式（α）を用いることにより、算出した応力分布に高精度にフィッティングできることを見出した。
【数５】
2018006708.tif 000007
ここで、τAは新たに導入した定数であり、回帰分析の際にフィッティングパラメータとして使用する。
【００３５】
上記式（α）は、非特許文献１で用いられている式（ｉ）の右辺に−τAの項が追加されたものであり、応力分布へのフィッティングの際には、τA、λおよびＫをフィッティングパラメータとして使用する。これにより、式（α）は、算出した応力分布を高精度に再現することができるようになる。
【００３６】
上記式（α）が、ＦＥＭ等により算出した応力分布を高精度に再現できる理由は必ずしも明らかではないが、本発明者らは以下のように考えている。図３は、本発明において使用する上記式（α）を説明する図である。本発明者は、図３から、基板上に形成されたＳｉ3Ｎ4膜には、基板との間の格子不整合度や熱膨張係数の差に起因する応力以外に、この相殺するような反力が働いて釣り合っているのではないかと考えている（つまり、図３の応力の部分と反力の部分の面積が同じ）。そして、こうした反力を考慮した式（α）を用いることにより、非特許文献１の式（ｉ）よりも応力分布を高精度に再現することができ、ひいては転位の発生を高精度に予測できたと考えられる。
【００３７】
このように、非特許文献１の式（１）に代えて、本発明者らが導出した上記式（α）を用い、また、式におけるλに所定の値を代入せずにフィッティングパラメータとして使用することにより、ＦＥＭ等で算出されたデバイス構造の応力分布に高精度にフィッティングすることができ、応力集中点の応力拡大係数Ｋを従来よりも高い精度で求めることができる。
【００３８】
続いて、ステップＳ３において、ステップＳ２において算出した応力集中点の応力拡大係数と、応力集中点にて転位が発生する臨界の応力拡大定数Ｋcriとを比較して、所定の温度にてデバイス構造中に転位が発生するか否かを判定する。
【００３９】
上記求めた応力拡大係数Ｋと比較される臨界応力拡大係数Ｋcriは、以下のように求めることができる。具体的には、まず、無転位のシリコンウェーハの（００１）面上に、図４に例示するような、幅が異なる複数の帯状のＳｉ3Ｎ4膜のパターン（以下、「Ｌｉｎｅ＆Ｓｐａｃｅパターン」とも言う）を形成する。このようにシリコンウェーハ上に幅の異なる帯状の膜を形成することにより、膜の端部に生じる応力集中の程度（すなわち、応力拡大係数Ｋの値）を変化させることができる。
【００４０】
図４に示した例では、膜幅は１．２〜１２μｍであり、膜間の間隔はいずれも１２μｍである。また、膜の厚さは、応力集中点に十分な応力が負荷される厚さとし、例えば２８０ｎｍである。こうしてＬｉｎｅ＆Ｓｐａｃｅパターンが形成されたシリコンウェーハをへき開し、チップ状のサンプル片（例えば２０ｍｍ×２０ｍｍ）を作製する。
【００４１】
続いて、得られたサンプル片を熱処理装置に導入し、デバイス形成工程における所定の熱処理温度に対応する温度まで昇温して保持し、サンプル片に対して、デバイス形成工程において行われる熱処理を模擬した熱処理を施す。ここで、熱処理温度は、例えば８００℃、８５０℃、９００℃、１０００℃である。また、熱処理時間は、例えば、各温度で０．５時間である。
【００４２】
その後、熱処理を施したサンプル片に対してエッチング処理（例えば、ライトエッチング）を施し、熱処理時に発生する熱応力により形成された転位をピットとして顕在化させる。そして、エッチング処理を施したサンプル片の表面を観察し、転位が発生する臨界の膜幅を求める。こうして、転位が発生する臨界膜幅を実験的に求めることができる。
【００４３】
また、上記Ｌｉｎｅ＆Ｓｐａｃｅパターンを有するシリコンウェーハについて、ＦＥＭにより応力分布を求め、式（α）を用いて、幅が異なる膜の各々に対して応力拡大係数Ｋを求める。そして、実験的に求められた臨界膜幅に対応する応力拡大係数Ｋを、転位が発生する臨界の応力拡大係数Ｋcriとする。こうして、転位が発生する臨界の膜幅を応力拡大係数Ｋcriに変換することができる。
【００４４】
図５は、ＦＥＭにより算出されたＳｉ3Ｎ4膜の膜幅と応力拡大係数Ｋとの関係を示している。この図に示すように、応力拡大係数Ｋの値は、Ｓｉ3Ｎ4膜の膜幅が大きくなると大きくなり、また、温度が低い方が大きいことが分かる。このように、応力拡大係数Ｋは温度に依存する。
【００４５】
後述する実施例に示すように、本発明者らは、デバイス形成工程における様々な温度について臨界応力拡大係数Kcriの値を求めた結果、臨界せん断応力Ｋcriは、温度Ｔに対して下記の式（β）の関係にあることを見出した。
【００４６】
【数６】
2018006708.tif 000008
ここで、ｋはボルツマン定数、ＡおよびＢは定数である。特に、シリコンウェーハの面方位が（００１）面の場合、Ａは０．０７９、Ｂは０．２６であり、下記の式（γ）を用いて臨界せん断応力Ｋcriを表すことができる。
【００４７】
【数７】
2018006708.tif 000009
【００４８】
上記式（γ）を用いることにより、熱処理温度Ｔが決まれば、転位が発生する臨界の応力拡大係数Ｋcriを直ちに求めることができる。なお、後述する実施例に示すように、上記式（γ）は、シリコンウェーハ上に形成する膜の材料や厚さに依存せず、どのような材料の膜や厚さであっても用いることができる。
【００４９】
こうして求めた臨界応力拡大係数Ｋcriと、ＦＥＭ等により算出した応力分布から得られた応力拡大係数Ｋとを比較する。具体的には、応力拡大係数Ｋが臨界応力拡大係数Ｋcriよりも大きい場合には、デバイス形成工程において半導体基板中に転位が発生すると判定し、応力拡大係数Ｋが臨界応力拡大係数Ｋcri以下の場合には、デバイス形成工程において半導体基板中に転位が発生しないと判定する。こうして、応力集中点の応力拡大係数に基づいて、デバイス形成工程において半導体基板中に転位が発生するか否かを予測することができる
【００５０】
（半導体デバイスの製造方法）
次に、本発明による半導体デバイスの製造方法について説明する。本発明による半導体デバイスの製造方法は、上記本発明による転位発生予測方法により、半導体基板上に半導体デバイスを形成する工程において半導体基板中に転位が発生するか否かを予測することに特徴を有している。従って、上記転位発生の予測以外の工程については何ら限定されない。
【００５１】
図６は、本発明による半導体デバイスの製造方法のフローチャートを示している。なお、図１に示したフローチャートと同一のステップには同一の符号が付されている。すなわち、図６におけるステップＳ１〜Ｓ３は、本発明による転位発生予測方法に対応するステップであり、まず、製造予定の半導体デバイスのデバイス構造について、応力集中点の応力分布を算出し（ステップＳ１）、算出した応力分布から応力集中点の応力拡大係数Ｋを算出する（ステップＳ２）。そして、算出した応力拡大係数Ｋと、応力集中点において転位が発生する臨界の応力拡大係数Ｋcriとを比較して、応力集中点において転位が発生するか否かを予測する（ステップＳ３）。
【００５２】
上記比較において、算出した応力拡大係数Ｋが応力集中点において転位が発生する臨界の応力拡大係数Ｋcriを上回る場合には、デバイス形成工程において転位が発生すると判定し、算出した応力拡大係数Ｋが応力集中点において転位が発生する臨界の応力拡大係数Ｋcri以下の場合には、デバイス形成工程において転位は発生しないと判定する（ステップＳ４）。
【００５３】
転位が発生すると判定された場合には、転位が発生しないと判定されるよう、デバイス構造または製造条件に変更を加える（ステップＳ５）。具体的には、半導体デバイスの設計を変更し、変更された半導体基板中に転位が発生するか否かを再度予測する。そして、転位が発生しないと判定された場合には、変更後の設計で半導体デバイスを製造することにより、転位を発生させることなく半導体デバイスを製造することができる。
【００５４】
転位が発生すると予測された場合に変更する半導体デバイスの設計としては、例えば膜の形状や、トレンチ底部の形状、シリコンウェーハ上の膜の材質等を挙げることができる。
【００５５】
また、半導体デバイスの設計を変更する代わりに、半導体デバイスの製造条件を変更することもできる。そして、変更された製造条件の下で半導体基板中に転位が発生するか否かを再度予測し、転位が発生しないと判定された場合には、変更後の製造条件の下で半導体デバイスを製造することにより、転位を発生させることなく半導体デバイスを製造することができる。
【００５６】
上記変更できる製造条件としては、熱処理温度を挙げることができる。
【実施例】
【００５７】
＜式（α）のフィッティング特性＞
ＦＥＭにより、表面にＳｉ3Ｎ4膜が形成されることによりシリコンウェーハに負荷される応力分布を算出し、算出した応力分布から（１１１）面の＜１１０＞方向の応力成分を取得した。取得した応力成分に、本発明において導出した式（α）、および非特許文献１の式（ｉ）をフィッティングした。得られた結果を図７に示す。
【００５８】
図７から明らかなように、非特許文献１の式（ｉ）を用いると、応力集中点からの距離が小さい領域と、反対に大きな領域でフィッティングの精度が低いことが分かる。これに対して、本発明の式（α）を用いることにより、全ての領域において高精度にフィッティングできていることが分かる。このように、本発明の式（α）は、算出された応力分布を高精度に再現できることが分かる。
【００５９】
図８は、本発明の式（α）および非特許文献１の式（ｉ）を用いて得られた応力拡大係数の値を示している。この図に示すように、本発明と非特許文献１とでは、応力拡大係数の値が大きく異なっており、非特許文献１の方が１桁小さい。これにより、非特許文献１の方法では、臨界の応力拡大係数を過小評価して、本発明よりも転位の発生を過大に評価（つまり、転位がより発生しやすいと評価）してしまうことが分かる。
【００６０】
＜臨界応力拡大係数の温度依存性＞
直径２００ｍｍのシリコンウェーハ（面方位（００１））上に、図４に示したＳｉ3Ｎ4膜のＬｉｎｅ＆Ｓｐａｃｅパターンを形成した。ここで、Ｓｉ3Ｎ4膜の厚さは２８０ｎｍとした。上記Ｌｉｎｅ＆Ｓｐａｃｅパターンは、酸素濃度が異なる５つのシリコンウェーハ上に形成した。５つのシリコンウェーハの詳細は以下の通りである。また、図９に、各シリコンウェーハのウェーハ表層部の酸素濃度プロファイルを示す。
【００６１】
【表１】
2018006708.tif 000010
【００６２】
表１に示した５つのシリコンウェーハのうち、シリコンウェーハ１および２は、チョクラルスキー（Ｃｚｏｃｈｒａｌｓｋｉ，ＣＺ）法により製造された単結晶シリコンインゴットから採取されたシリコンウェーハ（ｐ-ウェーハ）であり、シリコンウェーハ２については、９００℃で１時間のプレアニール処理が施されている（ｐ-ウェーハ）。
【００６３】
これに対して、シリコンウェーハ３および４は、ＣＺ法で得られたシリコンウェーハ上にシリコンエピタキシャル層が形成されたエピタキシャルウェーハ（ｐ-／ｐ++）であり、シリコンウェーハについては９００℃で８時間のプレアニール処理が施されている。さらに、シリコンウェーハ５は、浮遊帯溶融（Ｆｌｏａｔｉｎｇ  Ｚｏｎｅ，ＦＺ）法により得られた単結晶シリコンインゴットから採取されたシリコンウェーハ（ｐ-ウェーハ）である。
【００６４】
表１における表層部酸素濃度とは、シリコンウェーハ上にＳｉ3Ｎ4膜を形成した後に、Ｓｉ3Ｎ4膜を除去して部分的にＳｉ面を露出させた部分において、２次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ，ＳＩＭＳ）により測定された、表面から０．５〜２μｍの深さ領域の酸素濃度の平均値を示している。
【００６５】
上記Ｌｉｎｅ＆Ｓｐａｃｅパターンが形成された５つのシリコンウェーハ（面方位（００１）面）の各々について、へき開して２０ｍｍ×２０ｍｍのチップ状のサンプル片を４つ作製した。そして、作製したサンプル片を熱処理炉に投入して、８００℃で０．５時間熱処理を施し、室温まで冷却してサンプル片を熱処理炉から取り出した。同様の熱処理を他の３つのサンプル片についても行い、その際の熱処理温度は８５０℃、９００℃および１０００℃とした。
【００６６】
次に、ライトエッチング液を用いて、上記熱処理が施された各サンプル片の表面を１μｍ除去するライトエッチング処理（クロム酸エッチング）を行って、各サンプル片表面の転位ピットを顕在化させた後、光学顕微鏡を用いてサンプル片表面に観察される転位ピットの密度を測定した。ここで、転位ピットの密度は、Ｓｉ3Ｎ4膜の長手方向の１ｍｍの長さに対する膜の端面に観察される転位ピットの個数として測定した。
【００６７】
図１０は、Ｓｉ3Ｎ4膜の幅と転位密度との関係を示しており、熱処理温度が８００℃、８５０℃、９００℃および１０００℃の場合について示している。これらの図から明らかなように、各熱処理温度において、転位が発生するＳｉ3Ｎ4膜の臨界の膜幅は、シリコンウェーハ中の酸素濃度が異なっていても同じであることが分かる。つまり、熱処理温度が同じであれば、シリコンウェーハ中の酸素濃度が異なっていても、転位が発生する臨界の応力拡大係数の値は同じであること分かる。また、酸素濃度が高いシリコンウェーハほど、転位密度が高いことも分かる。
【００６８】
また、図１０の４つの図を比較すると、熱処理温度が高いほど、転位が発生する臨界膜幅は小さいことが分かる。また、熱処理温度が高いほど、転位の密度の増加率が大きいことも分かる。
【００６９】
図１１は、臨界応力拡大係数の温度依存性について示しており、（ａ）は温度と転位が形成されるＳｉ3Ｎ4膜の臨界膜幅と関係を示しており、（ｂ）は温度と臨界応力拡大係数との関係を示している。図１１（ａ）から明らかなように、臨界膜幅は温度が高いほど狭いことが分かる。そして、図１１（ｂ）から、上記式（β）のように記載することができ、面方位（００１）面のシリコンウェーハ上のＳｉ3Ｎ4膜については、式（β）におけるＡは０．０７９、Ｂは０．２６となり、臨界の応力拡大係数Ｋcriは式（γ）で表すことができることが分かる。
【００７０】
＜臨界応力拡大係数とＳｉ3Ｎ4膜の形成条件との関係＞
上記Ｓｉ3Ｎ4膜のＬｉｎｅ＆Ｓｐａｃｅパターンを、Ｓｉ3Ｎ4膜の厚さを５００ｎｍに変更して行った。得られた結果を図１２に示す。ここで、（ａ）は熱処理温度と転位が発生する臨界膜幅との関係を示しており、（ｂ）は熱処理温度と臨界応力拡大係数との関係をそれぞれ示している。また、（ｂ）の破線は、Ｓｉ3Ｎ4膜の厚みが２８０ｎｍの場合について得られた式（γ）を示している。この図から、Ｓｉ3Ｎ4膜の厚さが２８０ｎｍの場合に比べて臨界膜幅が変化するものの、転位が発生する臨界応力拡大係数は、Ｓｉ3Ｎ4膜の厚さが２８０ｎｍの場合について得られた式（γ）を用いて表すことができることが分かる。このように、上記式（γ）は、シリコンウェーハ上に形成する薄膜の厚さに依存しない。
【００７１】
＜臨界応力拡大係数と薄膜材料との関係＞
上記Ｓｉ3Ｎ4膜（厚さ２８０ｎｍ）に代えて、ポリシリコン膜（厚さ２８０ｎｍ）を形成して臨界の応力拡大係数を求めた。えら得た結果を図１３に示す。ここで、（ａ）は熱処理温度と転位が発生する臨界膜幅との関係を示しており、（ｂ）は熱処理温度と臨界応力拡大係数との関係をそれぞれ示している。また、（ｂ）の破線は、Ｓｉ3Ｎ4膜の厚みが２８０ｎｍの場合について得られた式（γ）を示している。この図から、Ｓｉ3Ｎ4膜を形成した場合に比べて臨界膜幅が変化するものの、転位が発生する臨界応力拡大係数は、Ｓｉ3Ｎ4膜について得られた式（γ）を用いて表すことができることが分かる。このように、上記式（γ）は、シリコンウェーハ上に形成する薄膜の材料に依存しない。
【産業上の利用可能性】
【００７２】
本発明によれば、デバイス形成工程において半導体基板中に転位が発生するか否かを従来よりも高精度に予測することができるため、半導体産業において有用である。
【図１】
2018006708.tif 000014
【図２】
2018006708.tif 000015
【図３】
2018006708.tif 000016
【図４】
2018006708.tif 000017
【図５】
2018006708.tif 000018
【図６】
2018006708.tif 000019
【図７】
2018006708.tif 000020
【図８】
2018006708.tif 000021
【図９】
2018006708.tif 000022
【図１０】
2018006708.tif 000023
【図１１】
2018006708.tif 000024
【図１２】
2018006708.tif 000025
【図１３】
2018006708.tif 000026