(57)【要約】【課題】  積層した基板の内部にMEMSプロセスによって製造したキャビティ空間を有し、基板の外側がトランスファモールドされた樹脂で覆われる電子装置において、外部からのモールド圧力に耐える構造を提供する。【解決手段】  キャップ基板２、ベース基板１、各基板１，２の間に形成されたキャビティ空間３、キャビティ空間３の内部に配置され電子装置の機能を実現する機能部品１６，１７、及びキャップ基板２に設けられ機能部品１６，１７の電気信号を外部に引き出す貫通電極５ａ，５ｂを備えた電子装置において、キャビティ空間３の内部で、キャップ基板２とベース基板１との間に設けられ、キャップ基板１の撓みを抑制する変形抑制部４ａ，４ｂを備え、変形抑制部４ａ，４ｂは、機能部品１６，１７よりも貫通電極５ａ，５ｂに近接させて、貫通電極５ａ，５ｂとキャップ基板２の最大撓み発生部Ｏ２との間に配置される。【選択図】図１
2018179695.tif 000002
【特許請求の範囲】
【請求項１】
キャップ基板と、ベース基板と、前記キャップ基板と前記ベース基板との間に形成されたキャビティ空間と、前記キャビティ空間の内部に配置され電子装置の機能を実現する機能部品と、前記キャップ基板に設けられ前記機能部品の電気信号を外部に引き出す貫通電極と、を備えた電子装置において、
前記キャビティ空間の内部で、前記キャップ基板と前記ベース基板との間に設けられ、前記キャップ基板の撓みを抑制する変形抑制部を備え、
前記変形抑制部は、前記機能部品よりも前記貫通電極に近接させて、前記貫通電極とキャップ基板の最大撓み発生部との間に配置されることを特徴とする電子装置。
【請求項２】
請求項１に記載の電子装置において、
前記変形抑制部は、前記貫通電極の中心と前記最大撓み発生部とを結ぶ直線上に配置されることを特徴とする電子装置。
【請求項３】
請求項２に記載の電子装置において、
前記変形抑制部は、前記直線上において、前記貫通電極と変形抑制部４ａ，４ｂとの中心間距離が、前記変形抑制部の中心と前記最大撓み発生部との間隔寸法よりも小さくなるように配置されることを特徴とする電子装置。
【請求項４】
請求項３に記載の電子装置において、
前記変形抑制部は、矩形又は円形であることを特徴とする電子装置。
【請求項５】
請求項３に記載の電子装置において、
前記変形抑制部は、１つの前記貫通電極に対して、複数個が形成されていることを特徴とする電子装置。
【請求項６】
請求項３に記載の電子装置において、
複数個の貫通電極に対して、連続した１つの前記変形抑制部が形成されていることを特徴とする電子装置。
【請求項７】
請求項１に記載の電子装置を制御LSIとともにセラミックス材料または樹脂材料からなる一つのパッケージ内に配置したことを特徴とする電子装置搭載機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は物理量の測定に用いられる物理量センサや高周波回路に用いられる高周波スイッチ等を含む電子装置に係り、複数の基板を積層することによって積層基板の内部にキャビティ空間が形成され、かつ、キャビティ空間の内部にデバイスが形成された電子装置の構造に関する。
【背景技術】
【０００２】
近年、電子装置の一形態として、MEMS（Micro-Electro Mechanical System）技術における微細化加工技術の発展により、シリコン及びガラス等の材料を適用した加速度、角速度などの物理量を測定する様々なセンサが提供されている。
【０００３】
MEMS技術を用いた物理量センサは、半導体デバイスと比較してアスペクト比（開口幅と加工深さとの比）が高い構造体を形成できる利点がある。また、高アスペクト比の溝を加工できるICP（Induction Coupled Plasma）方式のRIE（Reactive Ion Etching）装置を適用したドライエッチング法によって、シリコンからなる立体構造及び可動構造または電極を垂直に引き出す貫通電極構造を形成することにより、小型で高精度のセンサを実現することができる。
【０００４】
前記の物理量センサは、複数の基板を貼り合わせることによりセンシング空間（キャビティ空間）は気密封止される。最終的に制御用のLSIもしくは制御回路とともに樹脂封止（モールド）によってパッケージングされる場合がある。物理量センサが樹脂封止されるとき、物理量センサの周囲には10MPa前後の圧力が印加される。このため、その圧力によってキャビティ空間が圧壊し、破損などが発生するおそれがある。
【０００５】
このようなMEMS技術を用いた物理量センサとして、特開２０１３−３３０６３号公報（特許文献１）に記載された静電容量型加速度センサが知られている。この静電容量型加速度センサは、トランスファモールド技術による封止構造を実現するために、櫛歯構造の加速度センサ可動部と加速度センサ非可動部とを気密封止する封止構造体と、加速度センサ非可動部の櫛歯の一部で構成される封止構造体の支柱と、を備える。支柱は、加速度センサ可動部に囲まれるが、加速度センサ可動部に直接接触せず、かつ、両端が封止構造体の内壁と接する構造である（要約参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−３３０６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載された静電容量型加速度センサは、トランスファモールド時に封止構造体に作用する高圧力により、封止構造体がキャビティ空間を形成する部分で割れる問題を解決し、かつ、加速度の測定精度低下を回避するために、上述した支柱を設けている。しかし、特許文献１では、基板に設けられる貫通電極が明確に開示されておらず、貫通電極とキャビティ空間内における支柱との配置について、十分な配慮が成されていない。
【０００８】
キャビティ空間の内部にデバイスを形成した電子装置は、一般的に、キャップ基板とベース基板とを有し、キャップ基板に貫通電極を設ける。各基板は、通常、ガラス基板またはシリコン基板で構成される。キャップ基板の貫通電極には、通常、Al、Ni、W、Ge、In材料などの埋め込み金属が適用され、温度負荷が印加された場合に、絶縁物と埋め込み金属との線膨張率の差から絶縁物と埋め込み金属との界面での密着性が低下する可能性がある。
【０００９】
キャビティ空間を有する電子装置では、キャップ基板に圧力が印加された場合に、キャップ基板の撓みによってキャップ基板に形成された貫通電極部に引張応力が印加される。
貫通電極部では、例えば、埋め込み金属と絶縁物、絶縁物と基板、或いは埋め込み金属と基板等の、異なる２つの材料が密着する密着界面が構成され、この密着界面の部分の強度が弱いことで密着界面において２つの材料の間にはがれが生じる課題が存在する。特に、温度負荷が繰り返し印加され、密着性が低下した密着界面では、はがれが生じ易くなる。
【００１０】
キャップ基板の撓みを抑制するためには、キャップ基板を厚くすればよい。これにより、キャップ基板は、その剛性が高まり、外部からの圧力に対する強度を向上できる。しかし、キャップ基板を厚くすると、貫通電極部のアスペクト比が大きくなることで、貫通電極部の加工が難しくなると共に、加工に要するコストも高くなる。従って、キャップ基板は薄く形成したほうが、プロセス的にも貫通電極部の加工が容易となり、コスト的にも低減でき、好ましい。
【００１１】
本発明の目的は、積層した基板の内部にMEMSプロセスによって製造したキャビティ空間を有し、基板の外側がトランスファモールドされた樹脂で覆われる電子装置において、外部からのモールド圧力に耐える構造を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明の電子装置は、
キャップ基板と、ベース基板と、前記キャップ基板と前記ベース基板との間に形成されたキャビティ空間と、前記キャビティ空間の内部に配置され電子装置の機能を実現する機能部品と、前記キャップ基板に設けられ前記機能部品の電気信号を外部に引き出す貫通電極と、を備えた電子装置において、
前記キャビティ空間の内部で、前記キャップ基板と前記ベース基板との間に設けられ、前記キャップ基板の撓みを抑制する変形抑制部を備え、
前記変形抑制部は、前記機能部品よりも前記貫通電極に近接させて、前記貫通電極とキャップ基板の最大撓み発生部との間に配置される。
【発明の効果】
【００１３】
本発明によれば、積層した基板の内部にキャビティ空間を有し、基板の外側がトランスファモールドされた樹脂で覆われる電子装置において、キャビティ空間に変形抑制部を効果的に配置することで、キャビティ空間部の基板の撓みにより貫通電極部に印加される引張応力を低減できるため、貫通電極が形成される基板の厚さを薄くできる。そのため、貫通電極を形成する穴のアスペクト比を小さくでき、加工プロセスへの負担が軽減し、コスト低減につながる。
【００１４】
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第一実施例を示す物理量センサの断面図である。
【図２】本発明の第一実施例を示す物理量センサの平面図である。
【図３】本発明の第二実施例を示す物理量センサの断面図である。
【図４】埋め込み部を説明する図である。
【図５Ａ】本発明の第三実施例を示す高周波スイッチの断面図である。
【図５Ｂ】本発明の第三実施例を示す高周波スイッチの平面図である。
【図６】本発明の第四実施例を示す高周波スイッチの断面図である。
【図７】本発明の第五実施例を示す高周波スイッチの断面図である。
【図８】本発明に係る実施例の効果を説明する断面図である。
【図９】本発明の第六実施例を示す物理量センサの断面図である。
【図１０】本発明の第七実施例を示す物理量センサの平面図である。
【図１１】本発明に係る連接部（変形抑制部）の配置を説明する図である。
【図１２】本発明に係る連接部（変形抑制部）の形状を説明する図である。
【図１３】本発明に係る電子装置を搭載したパッケージの断面図である。
【発明を実施するための形態】
【００１６】
本発明に係る電子装置１００は、物理量の測定に用いられる物理量センサや高周波回路に用いられる高周波スイッチ等を含む。
【００１７】
以下の説明において、上下方向は図１、図３、図５Ａ、図７〜図１０及び図１３に基づいて定義され、電子装置１００の実装時における上下方向とは関係が無い。
【００１８】
［実施例１］
図１及び図２を用いて本発明に係る物理量センサ（電子装置）１００の第一の構造例を説明する。図１は、本発明の第一実施例を示す物理量センサの断面図である。図２は、本発明の第一実施例を示す物理量センサの平面図である。
【００１９】
電子装置１００の一実施形態である加速度センサは、ベース基板（下部基板）１、デバイス基板（中間基板）１３及びキャップ基板（上部基板）２の３層から構成されている。デバイス基板１３にはキャビティ空間３が形成されている。なお、ベース基板（下部基板）１、デバイス基板（中間基板）１３及びキャップ基板（上部基板）２は、それぞれベース層（下部層）１、デバイス層（中間層）１３及びキャップ層（上部層）２と呼んで説明する場合がある。
【００２０】
キャップ基板２の内部には貫通電極５ａ及び５ｂが形成されている。デバイス層１３に形成された固定電極１６は、貫通電極５ａによってキャップ基板２に形成された電極パッド１５ａまで電気的に接続されている。デバイス層１３に形成された可動電極１７は、貫通電極５ｂによってキャップ基板２に形成された電極パッド１５ｂまで電気的に接続されている。
【００２１】
図２に示すように、貫通電極５ａは固定電極１６と一体となっている固定櫛歯１６ａに電気的に接続されている。貫通電極５ｂは可動電極１７と一体となっている可動櫛歯１７ａに電気的に接続されている。なお、可動電極１７には途中にバネ梁２１が形成されており、加速度が印加されたときの変位を吸収できる構造となっている。
【００２２】
可動電極１７は複数の可動櫛歯１７ａで構成され、固定櫛歯１６ａは複数の固定櫛歯１６ａで構成される。可動櫛歯１７ａと固定櫛歯１６ａとは、各基板１，２，１３の基板面に平行な方向に交互に配置され、各櫛歯１７ａ，１６ａが数マイクロメータのギャップを有して対向している。キャップ基板２及び貫通電極５ａ，５ｂの材料は10-20Ωcmの低抵抗のシリコン材料によって形成されている。このとき、貫通電極５ａ，５ｂの周囲は絶縁膜１４によって電気的に絶縁されている。
【００２３】
詳細には貫通電極５ａ，５ｂの周囲（外周面）は円形状に絶縁膜１４が形成されており、
貫通電極５ａ，５ｂの外周面と対向するキャップ基板２側の内周面にも絶縁膜１４が形成されている。なお、貫通電極５ａ，５ｂはキャップ基板２から加工された部位であるが、ここでは説明を分かり易くするため、貫通電極５ａ，５ｂとキャップ基板２とを区別して説明する。貫通電極５ａ，５ｂ側の絶縁膜１４とキャップ基板２側の絶縁膜１４とのすき間には埋め込み部１９が存在し、すき間内部にはポリシリコンが埋め込まれている。絶縁膜１４にはシリコンに熱酸化によって形成できるSiO2を適用することができる。なお、キャップ基板２中央部の電極パッド１５はキャップ基板２を電気的にアースにおとすための電極である。
【００２４】
デバイス基板１３には貫通電極５ａ，５ｂに対してキャビティ空間３の中央側に、連接部（変形抑制部）４ａ，４ｂが設けられている。連接部４ａ，４ｂは、キャップ基板２の撓み（変形）を抑制して、貫通電極５ａ，５ｂ部に印加される引張応力を低減する部位であり、キャビティ空間３が形成された範囲におけるベース基板１とキャップ基板２とを連接する部位である。すなわち、キャビティ空間３の下面（ベース基板１側に形成された底面）と上面（キャップ基板２側に形成された天井面）とを連接する。連接部４ａ，４ｂは、連接部４ａ，４ｂが設けられた部位でキャップ基板２の撓みを抑制するように支持する部位であるため、支持部或いは支柱とも呼ばれる。なお、連接部４ａ，４ｂによるキャップ基板２の撓み（変形）の抑制方法及び効果は複雑であるため、後で詳細に説明する。以下、連接部４ａ，４ｂは変形抑制部と呼んで説明する。
【００２５】
変形抑制部４ａ，４ｂは、キャップ基板２のキャビティ空間３を形成する面２ａに形成された突状部２ｂ（４ａ，４ｂ）と、デバイス基板１３の他の部分から独立するように形成されたアンカー部８（４ａ，４ｂ）と、絶縁膜１４（４ａ，４ｂ）と、で形成されている。変形抑制部４ａ，４ｂは、電気的に絶縁するため、突状部２ｂ（４ａ，４ｂ）の下側に電気的に独立したアンカー部８が絶縁膜１４を介して、ベース基板１に接合される構造を有する。なお、デバイス基板１３のアンカー部８は電気的に独立しており、可動電極１７及び固定電極１６とは接触していない構造である。
【００２６】
このように変形抑制部４ａ，４ｂは、キャップ基板２、デバイス基板１３及び絶縁膜１４を利用して形成することが可能で、加工プロセスも貫通電極及び各櫛歯１７ａ，１６ａと同時にパターニングし、エッチング加工を行うことで容易となる。
【００２７】
変形抑制部４ａ，４ｂの効果はキャップ基板２が外部からの圧力によって変形した場合に、貫通電極５ａ，５ｂとキャップ基板２との間に構成される異なる材料の密着界面でのはがれを抑制することができる。なお、ベース基板１のキャビティ空間３の深さを除いた厚さと比較して、キャップ基板２の厚さは薄く形成されている。
【００２８】
物理量としての加速度のセンシングは、加速度が加わると固定電極１６と可動電極１７との電極間ギャップが変化することを利用して行われる。この加速度による電極間ギャップの変化量を静電気力によって検出することで加速度を検出する。
【００２９】
デバイス層１３のキャビティ空間３は圧力雰囲気が10000Paから50000Pa程度の雰囲気となっている。加速度センサ１００のキャビティ空間３の圧力雰囲気を10000から50000Paくらいの真空度で封止する。密閉された空間では、接合時の加熱によって温度が上昇すると、密閉された空間の圧力も上昇するため、接合方法によっては接合部から剥離する場合が想定される。これを防ぐため、あらかじめ、キャビティ空間３を減圧状態にすることが必要となる。
【００３０】
加速度センサ１００のキャビティ空間３には、アルゴン、キセノン、クリプトンなどの分子量が大きな気体を封止することによって、ダンピング効果を高めても良い。
【００３１】
なお、電極パッド１５は、金属配線を用いて、キャップ基板２の端部に配置する構造を適用しても良い。配線材料にはアルミニウムが好ましく、アルミニウムに0.5%程度のシリコンが混入したものを適用しても良い。また、その他に金属配線材料は密着性を考慮して下地膜としてクロムやチタンを配置し、その上に金を配置しても良い。熱的な耐熱性を向上させるためにクロムやチタンと金との間に白金やニッケルを配置しても良い。配線材料は前記のものに限らず、その他の金属材料を適用しても良い。
【００３２】
本実施例に適用されている基板の接合には、シリコンの直接接合が適用されている。これは、シリコンウエハもしくは表面に酸化膜が形成されたシリコンウエハに親水化処理を行い、室温近傍で貼り合わせる。これにより、水素結合などによって貼り合わせた２枚のシリコンウエハは結合される。この状態ではまだ、接合強度が弱いため、900度〜1150度の温度で加熱処理を行う。それにより、シロキサン結合状態を作り出し、最終的にシリコンとシリコンの強固な結合状態が得られる強固な接合方法である。
【００３３】
本実施例ではこれ以外にアルゴンイオンビームを適用した表面活性化接合を適用しても良い。この接合方法では基板に対する熱的な負荷が小さい効果がある。
【００３４】
図２に示すように、キャップ基板２に外部から圧力が印加された場合、キャビティ空間３の形状にしたがってキャップ基板２は、撓み方向２０の矢印の方向に変形する。すなわち、撓み方向２０に引張応力が発生する。変形抑制部４ａ，４ｂは、貫通電極５ａ，５ｂに対して撓み方向２０側（引張応力が作用する側）に設置すれば良く、貫通電極５ａ，５ｂとキャビティ空間３の中心Ｏ２との間に設置すれば良い。その結果、引張応力は変形抑制部４ａ，４ｂに大きく印加され、キャップ基板２の中で相対的に強度が低い貫通電極５ａ，５ｂに印加される応力を減少できる。すなわち、変形時の引張応力を分散できる効果がある。また、埋め込み部１９は円形状に埋め込まれている。
【００３５】
キャップ基板２における、基板面に垂直な方向（ｘ方向及びｙ方向に垂直な方向）の撓みは、接合部７や貫通電極５ａ，５ｂから最も離れた位置で最大になる。
本実施例では、キャビティ空間３、貫通電極５ａ，５ｂ及び変形抑制部４ａ，４ｂがキャビティ空間３の中心Ｏ３に対して点対称に形成されている。このため、キャビティ空間３の中心（中央）Ｏ３に対応する位置Ｏ２でキャップ基板２の撓みが最大になる。この最大撓み発生位置Ｏ２はキャビティ空間３の中心Ｏ３の直上に位置する。すなわち、最大撓み発生位置Ｏ２と中心Ｏ３とは、各基板１，２，１３の基板面に平行な面（ｘ−ｙ平面）に投影した場合に同じ位置にあり、各基板１，２，１３の基板面に垂直な方向において離れた位置にある。
【００３６】
キャビティ空間３は、キャップ基板２とデバイス基板１３との接合部７で区画される。本実施例では、キャップ基板２に突状部２ｃが設けられているため、キャップ基板２の突状部２ｃがデバイス基板１３に接合される。キャビティ空間３の外周（側面）３ａ１，３ａ２，３ｂ１，３ｂ２は、キャップ基板２とデバイス基板１３との接合部においてキャビティ空間３を区画する線（境界線）である。この外周３ａ１，３ａ２，３ｂ１，３ｂ２は突状部２ｃの内周に一致する。
【００３７】
ベース基板１、デバイス基板１３及びキャップ基板２は接合部７で接合され、接合部７の内側にキャビティ空間３が形成されている。キャビティ空間３は図２の平面図上で矩形を成しており、一方向（ｘ方向）の両端部における側面３ａ１，３ａ２と、一方向（ｘ方向）に対して直交する他方向（ｙ方向）における側面３ｂ１，３ｂ２と、で周囲を囲まれている。なお、ｘ方向及びｙ方向は、ベース基板１、デバイス基板１３及びキャップ基板２の各基板面に平行であり、貫通電極５ａ，５ｂの貫通方向に垂直である。
【００３８】
キャビティ空間３の中心Ｏ３は、キャビティ空間３の側面３ａ１と側面３ａ２との間隔寸法（距離）をＬ１とするとき、側面３ａ１及び側面３ａ２からＬ１／２の位置である。すなわち中心Ｏ３は、側面３ａ１と側面３ａ２との中間に位置する。またキャビティ空間３の中心Ｏ３は、キャビティ空間３の側面３ｂ１と側面３ｂ２との間隔寸法（距離）をＬ２とするとき、側面３ｂ１及び側面３ｂ２からＬ２／２の位置である。すなわち中心Ｏ３は、側面３ｂ１と側面３ｂ２との中間に位置する。
【００３９】
なお、キャビティ空間３、貫通電極５ａ，５ｂ及び変形抑制部４ａ，４ｂはキャビティ空間３の中心Ｏ３に対して点対称に形成されるとは限らず、キャップ基板２の最大撓み発生位置Ｏ２はキャビティ空間３の中心Ｏ３に対応する位置になるとは限らない。
【００４０】
図２に示すように、本実施例では、変形抑制部４ａ，４ｂは、貫通電極５ａ，５ｂと最大撓み発生位置Ｏ２との間に設置されている。すなわち、貫通電極５ａ，５ｂの中心と最大撓み発生位置Ｏ２とを結ぶ直線ＣＬ上に変形抑制部４ａ，４ｂを設けている。この場合、変形抑制部４ａ，４ｂは、直線ＣＬが変形抑制部４ａ，４ｂに交差するように、配置されている。
【００４１】
直線ＣＬ上において、貫通電極５ａと変形抑制部４ａとの中心間距離をＬ４ａ、変形抑制部４ａの中心と最大撓み発生位置Ｏ２との間隔寸法（距離）をＬ３ａ、貫通電極５ｂと変形抑制部４ｂとの中心間距離をＬ４ｂ、変形抑制部４ｂの中心と最大撓み発生位置Ｏ２との間隔寸法（距離）をＬ３ｂとする。
【００４２】
なお、本実施例では、２つの貫通電極５ａ，５ｂが直線ＣＬ上に配置されているが、両方の貫通電極５ａ，５ｂが１本の直線ＣＬ上に配置される必要はなく、直線ＣＬはそれぞれの貫通電極５ａ，５ｂの中心と最大撓み発生位置Ｏ２との間を結ぶ直線として定義すればよい。
【００４３】
変形抑制部４ａ，４ｂを設けているにもかかわらず、両変形抑制部４ａ，４ｂの間には（Ｌ４ａ＋Ｌ４ｂ）に相当する比較的長い間隔が設けられている。このため、両変形抑制部４ａ，４ｂの中間（本実施例では中心Ｏ３に対応する最大撓み発生位置Ｏ２）では、外部からの圧力に対して、基板面に垂直な方向（ｘ方向及びｙ方向に垂直な方向）の撓みが最大になる。
【００４４】
さらに本実施例では、変形抑制部４ａの後述する効果を高めるため、キャビティ空間３内において、変形抑制部４ａをＬ４ａ＜Ｌ３ａとなる部位に配置し、変形抑制部４ｂをＬ４ｂ＜Ｌ３ｂとなる部位に配置する。
【００４５】
なお本実施例では、キャップ基板２に突状部２ｂが設けられ、突状部２ｂが変形抑制部４ａ，４ｂに当接又は接合される構成である。このため、突状部２ｂと変形抑制部４ａ，４ｂとが交わり会う交差部４ｘは、突状部２ｂと変形抑制部４ａ，４ｂとの当接部又は接合部に構成される。そしてキャップ基板２は、交差部４ｘにおいて、変形抑制部４ａ，４ｂに支持される。
【００４６】
図１では加速度センサを例にして説明したが、固定電極１６及び可動電極１７の形状及び配置を変更することによって角速度センサにも適用することができる。
【００４７】
角速度の物理量のセンシングは、前記、複数の櫛歯１６ａ，１７ａが固有の周波数で駆動（振動）している場合に角速度が加わるとコリオリ力が発生する。このコリオリ力によって固定電極１６と可動電極１７の電極間ギャップが変化する。このコリオリ力による電極間ギャップの変化量を静電気力によって検出することで角速度を検出する。
【００４８】
可動電極振動体の駆動速度が速いほど、コリオリ力が大きくなるため、角速度センサの検出感度を良好にするためには振動体を高周波数で、かつ、大きな振幅で振動させる必要がある。しかしながらMEMS技術によって作製した振動体は微小ギャップで形成するため、振動雰囲気が大気圧の場合、空気（封止気体）のダンピング効果の影響が大きくなる。このダンピング効果が角速度センサの高周波数、かつ大振幅での振動に悪影響を与えてしまい、角速度センサの検出感度を低下させる。したがって、ダンピング効果の影響の小さい、すなわち真空雰囲気で角速度センサのセンシング部を封止することで高周波数かつ大振幅できる角速度センサを得ることができる。また、高真空であるほどダンピング効果の影響はさらに小さくなる。そのため、キャビティ空間３の圧力雰囲気が15Pa程度の真空雰囲気にすれば良い。
【００４９】
角速度センサの駆動部及び検出部を含む空間は安定した真空雰囲気を得ることが重要であり、角速度センサの検出感度を安定させることができる。
【００５０】
また、本実施例に係る加速度または角速度を計測する物理量センサの構造に、SOIウエハを適用しても良い。貫通電極５ａ，５ｂ部に対してキャビティ空間３の中心Ｏ３側（キャップ基板２の撓みが最大になる位置Ｏ２側）に変形抑制部４ａ，４ｂを配置するキャップ基板２と櫛歯構造が形成されたSOIウエハとの接合は１回の接合工程で良い。
【００５１】
また変形抑制部４ａは、Ｌ４ａ＜Ｌ３ａとなるキャビティ空間３内の部位に配置し、変形抑制部４ｂをＬ４ｂ＜Ｌ３ｂとなるキャビティ空間３内の部位に配置される。すなわち変形抑制部４ａ，４ｂは、貫通電極５ａ，５ｂと変形抑制部４ａ，４ｂとの中心間距離Ｌ４ａ，Ｌ４ｂが、変形抑制部４ａ，４ｂの中心（直線ＣＬ上における中心）と最大撓み発生位置Ｏ２との間隔寸法（距離）Ｌ３ａ，Ｌ３ｂよりも小さくなるように、配置される。これにより、変形抑制部４ａ，４ｂを貫通電極５ａ，５ｂに近づけることができ、変形抑制部４ａ，４ｂと貫通電極５ａ，５ｂとの間で生じるキャップ基板２の撓みを、中心Ｏ３側に生じるキャップ基板２の撓みよりも小さくすることができる。これにより、キャップ基板２に形成した貫通電極５ａ，５ｂ部とキャップ基板２と間に構成される異種材料間の密着界面での引張応力を低減させることができる。
【００５２】
さらに、変形抑制部４ａ，４ｂは、図２に示すように、貫通電極５ａ，５ｂに対してキャビティ空間３側を囲むように、設けるとよい。貫通電極５ａ，５ｂに対してキャビティ空間３の側面（側壁）３ｂ１，３ｂ２側にも比較的大きなキャビティ空間部分が形成される。このため、このキャビティ空間部分に対応するキャップ基板２には比較的大きな撓みが生じ、図２に符号２０で示すように、貫通電極５ａ，５ｂ部に対して側方方向（側面３ｂ１及び側面３ｂ２に向かう方向）に作用する引張応力が生じる。変形抑制部４ａ，４ｂで貫通電極５ａ，５ｂを囲むことにより、貫通電極５ａ，５ｂ部に対して側方方向に作用する引張応力を低減することができる。
【００５３】
［実施例２］
図３及び図４を用いて本発明に係る物理量センサ（電子装置）１００の第二の構造例を説明する。
【００５４】
図３は、本発明の第二実施例を示す物理量センサの断面図である。１００は加速度センサの構造を示している。本実施例における平面図は、実施例１で説明した図２と同様である。
【００５５】
加速度センサ１００はベース基板１、デバイス基板１３、キャップ基板２の３層から構成されている。デバイス基板１３にはキャビティ空間３が形成されている。基本的な構成は実施例１（図１、図２）と同様であり、中心Ｏ３、位置Ｏ２及び間隔寸法Ｌ１，Ｌ２，Ｌ３ａ，Ｌ３ｂ，Ｌ４ａ，Ｌ４ｂも実施例１と同様に構成される。以下、実施例１と異なる部分について説明する。
【００５６】
ベース基板１には溝１８ｂが、キャップ基板２には溝１８ａがそれぞれ形成されている。両基板に溝１８ａ，１８ｂを形成することによって、キャビティ空間３の体積を広く形成することができるため、例えば、真空封止される場合にはアウトガスの影響を低減できる。
【００５７】
基板材料にシリコンを適用した場合には、ベース基板１の溝１８ｂ及びキャップ基板２の溝１８ａは高アスペクト比の加工が可能なドライエッチング加工によって形成すると良い。これは、加工溝１８ａ，１８ｂの側面を基板面に対してほぼ垂直に加工することができるためである。ドライエッチング法によって平面的に曲線を有する形状及び複雑な矩形形状などの溝を形成することもできる。
【００５８】
本実施例では、加工溝１８ａ，１８ｂがキャビティ空間３の中心Ｏ３に対して対称に形成されているため、実施例１と同様に、中心Ｏ３に対応する位置Ｏ２において、キャップ基板２における、基板面に垂直な方向（ｘ方向及びｙ方向に垂直な方向）の撓みが最大になる。
【００５９】
図４は、埋め込み部を説明する図である。図４では、低抵抗のシリコン材料をキャップ基板に適用した場合の貫通電極５ａ，５ｂ部の詳細な加工方法を示している。ここで説明する貫通電極５ａ，５ｂ部の加工方向は、同様な貫通電極５ａ，５ｂの構造を有する実施例１、実施例６及び実施例７にも適用される。なお、図４では埋め込み部１９の絶縁リング部の一断面を示している。
【００６０】
図４（ａ）に示すように、はじめにキャップ基板２の材料として、低抵抗シリコン材料を準備する。
【００６１】
図４（ｂ）に示すように、シリコンの高アスペクト比加工によって、基板２にエッチング穴２９を形成する。このときエッチング穴２９の幅２３と深さ２２との関係でアスペクト比が決まる。すなわち、エッチング穴２９のアスペクト比は（エッチング穴２９の深さ）／（エッチング穴の幅）となる。アスペクト比が大きいほど細くて長い穴を形成でき、その結果、貫通電極５ａ，５ｂ部周囲の寸法を小さく形成できるため、センサ１００全体の小型化に貢献できる。
【００６２】
次に電気的絶縁のため、図４（ｃ）に示すように、絶縁膜１４を形成する。この絶縁膜１４はシリコン酸化膜を形成するのが一般的であるが、その厚さは3ミクロン程度が限界となる。このとき、シリコン酸化膜１４はシリコンの約55%のシリコン部分を酸化膜として取り込むため、アスペクト比20のエッチング穴を形成し、絶縁膜１４だけで形成しようとすると、エッチング穴２９の幅は3ミクロン程度に設定する必要がある。その結果、アスペクト比20のエッチング穴２９での基板厚さは約60ミクロンが限界となる。なお、量産で加工ができる高アスペクト比のシリコンドライエッチング加工は、アスペクト比は約20くらいである。
【００６３】
一方、キャップ基板２の厚さは厚く形成できた方が、外部からの圧力に対して、キャップ基板２の変形（撓み）を小さくでき、異種材料の貫通電極５ａ，５ｂとキャップ基板２との密着界面に印加される応力を小さくできる。
【００６４】
そのため、図４（ｄ）に示すように、空間を埋めるための埋め込み材料１９を適用することで、貫通電極５ａ，５ｂ部周囲の絶縁に適用するエッチング穴２９を大きく形成でき、基板厚さを厚く形成できる。なお、貫通電極５ａ，５ｂを完成させるには、片面または両面から研削及びCMP加工を適用すれば良い。埋め込み材料１９にはポリシリコンを適用することで、線膨張率が同様となり、熱的な負荷に強い構造とすることができる。
【００６５】
本発明では、変形抑制部４ａ，４ｂを設置することによって、キャップ基板２に形成する貫通電極５ａ，５ｂとの密着界面でのはがれを抑制する効果があるため、変形抑制部４ａ，４ｂが無い場合と比較してキャップ基板２の厚さを薄く形成することが可能である。その結果、低抵抗シリコンを貫通電極５ａ，５ｂに適用した場合も、その周囲を絶縁するエッチング穴２９のアスペクト比を低下させることができ、加工プロセスが良好となる。
【００６６】
［実施例３］
図５（ａ）及び図５（ｂ）を用いて本発明に係る高周波スイッチ（電子装置）１００の構造例を説明する。
【００６７】
図５Ａは、本発明の第三実施例を示す高周波スイッチの断面図である。図５Ｂは、本発明の第三実施例を示す高周波スイッチの平面図である。
【００６８】
本実施例の高周波スイッチ１００は、高周波回路に適用されるRF（Radio Frequency）MEMSの構造例を示している。中心Ｏ３、最大撓み発生位置Ｏ２及び間隔寸法Ｌ１，Ｌ２，Ｌ３ａ，Ｌ３ｂ，Ｌ４ａ，Ｌ４ｂは実施例１及び実施例２と同様に構成される。以下、実施例１及び実施例２と異なる構成について説明する。
【００６９】
物理量センサはSOI基板から形成されたベース基板１、キャップ基板２の２層から構成されている。ベース基板１にはキャビティ空間３が形成され、キャップ基板２と接合部７の位置で接合されることによって密閉空間を形成している。なお、SOI基板はベース基板１の上部に絶縁膜１４を挟んでデバイス層６が形成されている。前記デバイス層６は低抵抗シリコン材料で形成されている。また、キャップ基板２はガラス材料で形成されている。
【００７０】
キャップ基板２には外部との電気的な信号のやり取りを行う貫通電極５ａ，５ｂが形成され、貫通電極５ａはキャビティ空間３に設置したデバイス層６ａと電気的につながっている。キャップ基板２には部分的に溝１８が形成され、溝１８には配線パターン３０に電気的に接続された配線パターン３０ａが形成されている。デバイス層６ａにはエッチングホール３１が形成されている。
【００７１】
貫通電極５ｂは、キャップ基板２に形成された配線パターン３０と電気的につながっている。デバイス層６ａと配線パターン３０ａとは数ミクロンのギャップ間隔を隔てて、図５Ｂの平面図上で一部分が重なった構造となっている。貫通電極５ａ及び貫通電極５ｂに電位差を与えることによって、デバイス層６ａと配線パターン３０ａとの間に静電気力が作用し、デバイス層６ａと配線パターン３０ａとが接触する。このように構成されたデバイス層６ａと配線パターン３０ａとを有する電子装置１００は、スイッチとして適用できる。
【００７２】
貫通電極５ａ，５ｂに対してキャビティ空間３の中心Ｏ３側には、変形抑制部４ａ，４ｂが設置されている。本実施例では、変形抑制部４ａ，４ｂは、デバイス層６ａと同層に設けられた変形抑制部構成部材（連接部材）４０（４ａ，４ｂ）と、ベース基板１との間に形成された絶縁膜１４（４ａ，４ｂ）とで構成される。なお本実施例では、変形抑制部は、変形抑制部４ａ，４ｂと分離された構造の変形抑制部４ｃ，４ｄを有する。変形抑制部４ｃ，４ｄは、変形抑制部４ａ，４ｂと同様に、変形抑制部構成部材（連接部材）４０と絶縁膜１４とで構成される。
【００７３】
本実施例においても、キャップ基板２において、最大撓み発生位置Ｏ２の、基板面に平行な平面図上における位置は、実施例１及び実施例２と同様である。ただし、キャップ基板２には実施例１及び実施例２の突状部２ｃが設けられていない。このためキャビティ空間３は、キャップ基板２とベース基板１のデバイス層６との接合部７で区画される。すなわち、キャビティ空間３の外周３ａ１，３ａ２，３ｂ１，３ｂ２はデバイス層６に形成されたキャビティ空間３の内周面に一致する。
【００７４】
また、本実施例ではキャップ基板２に突状部２ｂが設けられておらず、変形抑制部４ａ，４ｂ，４ｃ，４ｄはキャップ基板２の平坦な基板面に当接又は接合される。従って、キャップ基板２と変形抑制部４ａ，４ｂ，４ｃ，４ｄとが交わり会う交差部４ｘは、溝１８が開口するキャップ基板２の基板面上に構成される。
【００７５】
なお、貫通電極５ａ，５ｂ上には電極パッド（図示せず）が形成されている。
【００７６】
図５Ｂの平面図より、変形抑制部４ａ，４ｂ，４ｃ，４ｄは貫通電極５ａ，５ｂを取り囲むようにキャビティ空間３内に形成されている。本実施例の変形抑制部４ａ，４ｂは、実施例１及び実施例２と同様に、貫通電極５ａ，５ｂと最大撓み発生位置Ｏ２との間に配置すると良い。本実施例では、更に、貫通電極５ａ，５ｂを囲むように、変形抑制部４ｃ，４ｄを設けている。すなわち、変形抑制部４ａ，４ｂを貫通電極５ａ，５ｂの中心とキャップ基板２の最大撓み発生位置Ｏ２との間に配置し、さらに貫通電極５ａ，５ｂに対してキャビティ空間３の側面（側壁）３ｂ１，３ｂ２側にも変形抑制部４ｃ，４ｄを配置している。これは、貫通電極５ａ，５ｂに対してキャビティ空間３の側面（側壁）３ｂ１，３ｂ２側にも比較的大きなキャビティ空間部分が形成されており、このキャビティ空間部分に対応するキャップ基板２に、比較的大きな撓みが生じる可能性があるためである。
【００７７】
このように変形抑制部４ａ，４ｂ，４ｃ，４ｄを配置することによって、キャビティ空間３が外部からの圧力によって変形した場合に、キャップ基板２内に形成されている貫通電極５ａ，５ｂとの密着界面でのはがれを抑制することができる。なお、ベース基板１のキャビティ空間３の深さを除いた厚さ（厚さ方向寸法）と比較して、キャップ基板２の厚さ（厚さ方向寸法）は薄く形成されている。
【００７８】
図５Ａ及び図５Ｂの構成では、接合方法に陽極接合法を適用することで、接合部７ではガラスとシリコンが直接、接合されている。この接合法ではウエハレベルでの接合が可能である。
【００７９】
変形抑制部４ａ，４ｂ，４ｃ，４ｄの材質には、変形を抑制する観点からガラスまたはシリコンと同等の硬さを有する材料を適用することが好ましい。その他に金属やセラミックスを適用することも可能である。これは、他の実施例でも同様である。
【００８０】
［実施例４］
図６を用いて本発明に係る高周波スイッチ（電子装置）１００の他の構造例を説明する。
【００８１】
図６は、本発明の第四実施例を示す高周波スイッチの断面図である。基本的な構成は実施例３（図５Ａ及び図５Ｂ）と同様であり、中心Ｏ３、位置Ｏ２及び間隔寸法Ｌ１，Ｌ２，Ｌ３ａ，Ｌ３ｂ，Ｌ４ａ，Ｌ４ｂは実施例１、実施例２及び実施例３と同様に構成される。以下、実施例３と異なる部分について説明する。
【００８２】
図６の構造では、変形抑制部４ａ，４ｂはキャップ基板２と一体となって形成されている。変形抑制部４ａ，４ｂは、ベース基板１と一体となって形成され、ベース基板１と接合されていることが好ましいが、必ずしもベース基板１と接合されていない場合、例えば、接触している構造であっても効果は同様である。
【００８３】
本実施例では、変形抑制部４ａ，４ｂがキャップ基板２と一体に形成されており、キャップ基板２と変形抑制部４ａ，４ｂとが交わり会う交差部４ｘは、変形抑制部４ａ，４ｂがキャップ基板２の基板面から立設される位置に構成される。
【００８４】
このような構造とすることで、変形抑制部４ａ，４ｂを個別に設置する必要はなく、半導体プロセスを利用して容易に設置することができる。なお、変形抑制部４ａ，４ｂは貫通電極５ａ，５ｂのキャビティ空間３の中心Ｏ３側（キャップ基板２の撓みが最大になる位置Ｏ２側）に形成されている。
【００８５】
変形抑制部４ａ，４ｂの効果は前述した実施例の変形抑制部４ａ，４ｂの効果と同様であり、キャビティ空間３が外部からの圧力によって変形した場合に、貫通電極５ａ，５ｂとキャップ基板２との密着界面でのはがれを抑制することができる。なお、ベース基板１のキャビティ空間３の深さを除いた厚さ（厚さ方向寸法）と比較して、キャップ基板２の厚さ（厚さ方向寸法）は薄く形成されている。
【００８６】
［実施例５］
図７を用いて本発明に係る高周波スイッチ（電子装置）１００の他の構造例を説明する。
【００８７】
図７は、本発明の第五実施例を示す高周波スイッチの断面図である。基本的な構成は実施例３（図５Ａ及び図５Ｂ）と同様であり、中心Ｏ３、位置Ｏ２及び間隔寸法Ｌ１，Ｌ２，Ｌ３ａ，Ｌ３ｂ，Ｌ４ａ，Ｌ４ｂは実施例１、実施例２及び実施例３と同様に構成される。以下、実施例３と異なる部分について説明する。
図７の構造では、変形抑制部４ａ，４ｂはベース基板１のデバイス層６と一体となって形成されている。すなわち変形抑制部４ａ，４ｂは、デバイス層６からなる変形抑制部構成部と、絶縁膜１４と、で構成される。
【００８８】
本実施例では、キャップ基板２と変形抑制部４ａ，４ｂとの交差部４ｘは、キャップ基板２と変形抑制部４ａ，４ｂとの当接部又は接合部に構成される。
【００８９】
このような構造とすることで、変形抑制部４ａ，４ｂはデバイス層６に深堀ドライエッチング加工を適用することで、デバイス層６の加工と同時にパターンを形成することが可能である。そのため、図５Ａ、図５Ｂ及び図６と比較してプロセス的に容易となる。なお、変形抑制部４ａ，４ｂは、上述した実施例と同様に、貫通電極５ａ，５ｂを囲むようにして、貫通電極５ａ，５ｂとキャップ基板２の最大撓み発生位置Ｏ２との間に形成されている。変形抑制部４ａ，４ｂの効果は前述した実施例の変形抑制部４ａ，４ｂの効果と同様である。なお、ベース基板１のキャビティ空間３の深さを除いた厚さ（厚さ方向寸法）と比較して、キャップ基板２の厚さ（厚さ方向寸法）は薄く形成されている。
【００９０】
これまでに説明した高周波スイッチ１００の実施例ではキャップ基板２にシリコン材料を適用しても良い。その場合は、貫通電極５ａ，５ｂの周囲に実施例１及び実施例２と同様に絶縁膜１４を配置し、電気的なリークを防止する必要がある。貫通電極５ａ，５ｂの周囲に絶縁膜１４を配置する場合、図７の貫通電極５ａ，５ｂを、埋め込み部１９を有する実施例１及び実施例２と同じ形態の貫通電極５ａ，５ｂで構成してもよい。電気的なリークが、センシング部のノイズとして影響を与えない場合は、絶縁膜１４は形成しなくて良い。また、配線パターン３０の下方にも絶縁膜の配置が必要となる。
【００９１】
キャップ基板２にシリコン材料を適用した場合には、接合法としては金とシリコンの共晶接合、金―錫の共晶接合、アルミニウムとゲルマニウムの共晶接合等、各種の金属接合方法を適用しても良い。貫通電極５ａ，５ｂの材料は金属材料が好ましく、めっき法などによって形成できる。
【００９２】
ベース基板１に形成されたキャビティ空間３はシリコンの高アスペクト比ドライエッチング加工法を適用することで、壁面が基板面に対して垂直な溝を形成できる。そのため、図５Ｂに示した平面図での変形抑制部４ａ，４ｂ，４ｃ，４ｄ形状は長方形となっているが、この他に、曲面形状を形成することも可能である。
【００９３】
［本発明に係る実施例の効果］
次に変形抑制部の効果について図８を用いて説明する。図８は、本発明に係る実施例の効果を説明する断面図である。
【００９４】
図８の（ａ）、（ｂ）は、本発明との比較例であり、変形抑制部４ａ〜４ｄを備えていない形態を示している。特に（ａ）はキャップ基板２に等分布荷重９が印加されていない状態を示しており、（ｂ）はキャップ基板２に等分布荷重９が印加された状態について、キャップ基板２の変形（撓み）の状態を概念的に示している。図８の（ｃ）は、実施例１〜５の変形抑制部４ａを備えた形態について、キャップ基板２に等分布荷重９が印加された場合のキャップ基板２の変形（撓み）の状態を概念的に示している。なお、図８では、ベース基板１、キャップ基板２、貫通電極５ａ及び変形抑制部４ａを重点的に描いており、その他の構成は省略してある。また、貫通電極５ａについては、実施例１〜５の貫通電極５ａ，５ｂを簡略化しており、実施例１，２の埋め込み部１９は省略しているが、周囲に埋め込み部１９を有する貫通電極５ａであってもよい。
【００９５】
図８（ａ）は、ベース基板１、デバイス基板１３及びキャップ基板２の３層から構成されている。ベース基板１とキャップ基板２との間にはキャビティ空間３が形成され、ベース基板１、デバイス基板１３及びキャップ基板２が接合されることによって、キャビティ空間３が密閉空間を形成している。キャップ基板２には外部との電気的な信号のやり取りを行う貫通電極５ａが形成され、キャビティ空間３に設置したデバイス基板１３と電気的につながっている。貫通電極５ａは、デバイス基板１３及び絶縁膜１４を介してベース基板１に連結されている。すなわち、貫通電極５ａはデバイス基板１３及び絶縁膜１４を介してベース基板１に支持されている。この構造は、実施例１，２に基づく形態であるが、実施例３，４，５のような構造であってもよい。
【００９６】
このような構造において、外部から等分布荷重９が印加されると、図８（ｂ）に示すようにキャップ基板２の中央部が撓み、キャビティ空間３の中心Ｏ３の直上に位置するキャップ基板２の位置０２において最大の変形（撓み）が生じる。このときキャップ基板２には引張応力が発生し、引張応力の最大値は逆三角印１０で示す貫通電極５ａとキャップ基板２との密着界面に発生する。なお、貫通電極５ａを支持するベース基板１側には、逆三角印１２で示す位置に圧縮応力の最大値が下方向に印加される。このとき、貫通電極５ａとキャップ基板２との密着界面（逆三角印１０で示す位置）には、引張応力の最大値がキャップ基板２の最大撓み発生位置Ｏ２（キャビティ空間３の中心Ｏ３）に向かう方向に発生する。
【００９７】
実施例１，２のように貫通電極５ａの周囲に絶縁膜１４及び埋め込み部１９が設けられる場合には、引張応力の最大値又はこの最大値に近い大きさの引張応力が、貫通電極５ａと絶縁膜１４との密着界面、貫通電極５ａ側の絶縁膜１４と埋め込み部１９との密着界面、埋め込み部１９とキャップ基板２側の絶縁膜１４との密着界面又は絶縁膜１４とキャップ基板２との密着界面に作用する。
【００９８】
この大きな引張応力が異なる材料部分が密着する密着界面に作用することにより、強度の弱い密着界面において、一方の材料部分が他方の材料部分から引き剥がされる現象が生じる可能性がある。
【００９９】
本発明に係る各実施例では、図８（ｃ）に示すように、外部からキャップ基板２の基板面に垂直な方向に等分布荷重９が印加されると、前記と同様に、キャップ基板２の中央部Ｏ２がたわむが、引張応力の最大値は逆三角印１０で示すように、変形抑制部４ａの位置に発生する。この場合、圧縮応力の最大値も、逆三角印１２で示すように、変形抑制部４ａの位置でベース基板方向に印加される。
【０１００】
本発明に係る各実施例では、貫通電極５ａ，５ｂとキャップ基板２の最大撓み発生位置Ｏ２との間に変形抑制部４ａを配置することによって、引張応力の最大値が作用する位置を、貫通電極５ａ，５ｂの近傍で異なる材料部分が密着する密着界面よりもキャビティ空間３の中心Ｏ３側にずらすことが可能となる。その結果、貫通電極５ａ，５ｂとキャップ基板２の密着界面に印加される引張応力を低減させることが可能となる。
【０１０１】
特に変形抑制部４ａ，４ｂは、貫通電極５ａ，５ｂと変形抑制部４ａ，４ｂとの中心間距離Ｌ４ａ，Ｌ４ｂが、変形抑制部４ａ，４ｂの中心（図１等における直線ＣＬ方向の中心）と最大撓み発生位置Ｏ２との間隔寸法（距離）Ｌ３ａ，Ｌ３ｂよりも小さくなるように、配置される。これにより、変形抑制部４ａ，４ｂを貫通電極５ａ，５ｂに近づけることができ、変形抑制部４ａ，４ｂと貫通電極５ａ，５ｂとの間で生じるキャップ基板２の撓みを、最大撓み発生位置Ｏ２側に生じるキャップ基板２の撓みよりも小さくすることができる。
【０１０２】
なお、逆三角印１２で示す圧縮応力の最大値は、十分な厚みを有するベース基板１で受け止めることができる。
【０１０３】
以上のように、本発明の変形抑制部４ａ〜４ｄはキャップ基板２に貫通電極５ａ，５ｂなどの異なる材料部分を形成した場合に、異なる材料部分が密着する密着界面が弱い構造になるのに対して、キャップ基板２の変形による引張応力を低減し、密着界面の破壊を防止又は抑制できる効果がある。
【０１０４】
図８で説明した効果は、以下で説明する実施例にも共通する。
【０１０５】
［実施例６］
図９を用いて本発明に係る物理量センサ（電子装置）１００の構造例を説明する。
【０１０６】
図９は、本発明の第六実施例を示す物理量センサの断面図である。本実施例の物理量センサ１００は圧力センサであり、図９は圧力センサの構造例を示している。
【０１０７】
圧力センサ１００はベース基板１、空洞基板３２、デバイス基板１３、キャップ基板２の４層から構成されている。キャップ基板２の内部には貫通電極５ａ，５ｂが形成されている。貫通電極５ａ，５ｂの周囲は絶縁膜１４によって電気的に独立している。
【０１０８】
本実施例では、変形抑制部４ａ，４ｂは、キャップ基板２のキャビティ空間３を形成する面２ａに形成された突状部２ｂ（４ａ，４ｂ）と、デバイス基板１３の他の部分から独立するように形成されたアンカー部８（４ａ，４ｂ）と、絶縁層（絶縁膜）１４（４ａ，４ｂ）と、で形成され、空洞基板３２に接合されている。従って、貫通電極５ａ，５ｂは変形抑制部４を介して空洞基板３２に支持されている。
【０１０９】
変形抑制部４ａ，４ｂは、他の実施例と同様に、貫通電極５ａ，５ｂに対して、キャップ基板２の最大撓み発生位置Ｏ２側（本実施例では、キャビティ空間３の中心Ｏ３側）に形成されている。
【０１１０】
キャビティ空間３はベース基板１上に形成された空洞基板３２に形成された空洞３３とつながっている。空洞３３は外部とつながっており、外部の圧力を検知できる。なお、図９では、空洞３３はｘ方向に形成されているが、ｚ方向に形成しても良く、例えば、ベース基板１をｚ方向に貫通するように形成しても良い。
【０１１１】
電気的にはデバイス層１３に形成された固定電極１６は、貫通電極５ａによってキャップ基板２に形成された電極パッド１５ａまで電気的に接続されている。デバイス層１３に形成された可動電極１７は、貫通電極５ｂによってキャップ基板２に形成された電極パッド１５ｂまで電気的に接続されている。この構造では、固定電極１６及び可動電極１７が数ミクロンの間隔を隔てて、対向して配置されている。可動電極１７からなるシリコン振動子の共振周波数が圧力変動によって変化することで圧力を検出することができる。
【０１１２】
この構造の周囲を樹脂モールドする場合には、空洞３３の開口を覆う治具を設けて、周囲をモールドすれば良い。
【０１１３】
図９の構造では、キャップ基板２及びベース基板１に低抵抗シリコンを適用することが可能であり、接合法にシリコン直接接合法を適用できる。この構造では、外部から圧力が印加された場合に、変形抑制部４ａ，４ｂによってキャップ基板２に形成した貫通電極５ａ，５ｂ部の周囲に形成された各密着界面での引張応力を低減させることができる。
【０１１４】
なお、本実施例では、異なる材料部分が密着する密着界面として、貫通電極５ａと絶縁膜１４との密着界面、貫通電極５ａ側の絶縁膜１４と埋め込み部１９との密着界面、埋め込み部１９とキャップ基板２側の絶縁膜１４との密着界面、及び絶縁膜１４とキャップ基板２との密着界面が構成されている。
【０１１５】
［実施例７］
図１０を用いて本発明に係る物理量センサ（電子装置）１００の構造例を説明する。
【０１１６】
図１０は、本発明の第七実施例を示す物理量センサの平面図である。本実施例の物理量センサ１００は共振器（レゾネータ）センサであり、図１０は共振器（レゾネータ）センサの構造例を示している。
【０１１７】
共振器センサ１００はベース基板１、デバイス基板１３、キャップ基板２の３層から構成されている。キャップ基板２の内部には貫通電極５ａ，５ｂが形成されている。貫通電極５ａ，５ｂの周囲は絶縁膜１４によって電気的に独立している。
【０１１８】
本実施例では、変形抑制部４ａ，４ｂは、キャップ基板２のキャビティ空間３を形成する面２ａに形成された突状部２ｂ（４ａ，４ｂ）と、デバイス基板１３の他の部分から独立するように形成された第１アンカー部８ａ（４ａ，４ｂ）と、金属層３４（４ａ，４ｂ）と、金属層３４（４ａ，４ｂ）を挟んで第１アンカー部８ａ（４ａ，４ｂ）の反対側に設けられた第２アンカー部８ｂ（４ａ，４ｂ）と、で構成され、ベース基板１上の絶縁膜１４に接合されている。従って、貫通電極５ａ，５ｂは変形抑制部４ａ，４ｂを介してベース基板１上の絶縁膜１４に支持されている。
【０１１９】
本実施例では、キャップ基板２の突状部２ｂ（４ａ，４ｂ）とベース基板１との間に複数の層が形成される構造であり、突状部２ｂ（４ａ，４ｂ）とベース基板１との間に積層された複数の層により、ベース基板１に印加される応力を緩和する効果が得られる。
【０１２０】
変形抑制部４ａ，４ｂは、他の実施例と同様に、貫通電極５ａ，５ｂに対して、キャップ基板２の最大撓み発生位置Ｏ２側（本実施例では、キャビティ空間３の中心Ｏ３側）に形成されている。
【０１２１】
図１０の構造では、キャップ基板２及びベース基板１に低抵抗シリコンを適用することが可能であり、デバイス基板１３とベース基板１とは金属層３４によって接合されている。接合法としては、金とシリコンとの共晶接合、金―錫の共晶接合、アルミニウムとゲルマニウムとの共晶接合等、各種の金属接合方法を適用しても良い。
【０１２２】
ベース基板１の上には絶縁膜（熱酸化膜）１４が形成されており、その上部に低抵抗ポリシリコン材料３５ａ，３５ｂ，３５ｃ，３５ｄの配線構造が形成されている。なお、配線構造３５ａ，３５ｂ，３５ｃ，３５ｄは金属配線で形成しても良い。
【０１２３】
電気的には低抵抗ポリシリコン材料３５ａ，３５ｂはデバイス層１３を介して、貫通電極５ａと電極パッド１５ａに電気的につながっている。一方、低抵抗ポリシリコン材料３５ｃ，３５ｄはデバイス層１３を介して、貫通電極５ｂと電極パッド１５ｂに電気的につながっている。なお、変形抑制部４ａ，４ｂの第１アンカー部８ａ、金属層３４及び第２アンカー部８ｂからなる部分は、突状部２ｂと比較してキャップ基板２の基板面に平行な断面の寸法（面積）が大きく形成されている。これは、ベース基板１とキャップ基板２とを接合する際の、ベース基板１とキャップ基板２との位置ずれに対応するためである。
【０１２４】
本実施例の構造は、キャビティ空間３を真空に保持することによって、Q値を高めることが可能で、両貫通電極５ａ，５ｂに電圧を印加することにより、低抵抗ポリシリコン材料３５ｂが上下に振動し、共振器として適用できる。この構造では、外部から圧力が印加された場合に、貫通電極５ａ，５ｂ部に構成される、異なる材料部分が密着する密着界面での引張応力を、変形抑制部４ａ，４ｂによって低減することができる。
【０１２５】
［変形抑制部のその他の配置例］
図１１を用いて変形抑制部の各種の配置例について説明する。図１１は、本発明に係る連接部（変形抑制部）の配置を説明する図である。
【０１２６】
図１１（ａ）はキャップ基板２に複数の貫通電極５を配置した一例を示す。キャップ基板２の下面に形成されたキャビティ空間３は点線で示している。この構成では、貫通電極５はキャビティ空間３の端部に配置され、中央部にキャビティ空間３の比較的大きな（広い）空間部分が形成されている。この場合、外部からの圧力によってキャップ基板２の最大撓み発生位置Ｏ２（キャビティ空間３の中心Ｏ３）とキャップ基板２に設けられた各貫通電極５との間に、変形抑制部４を設けている。変形抑制部４は、全ての貫通電極５に対して設けられる。
【０１２７】
図１１（ａ）の構成では、変形抑制部４は、貫通電極５の中心と最大撓み発生位置Ｏ２とを結ぶ直線ＣＬ上に配置されている。また、直線ＣＬ上において、貫通電極５と変形抑制部４との中心間距離をＬ４、変形抑制部４の中心と最大撓み発生位置Ｏ２との間隔寸法（距離）をＬ３とした場合に、変形抑制部４はＬ４＜Ｌ３となる部位に配置されている。
【０１２８】
図１１（ｂ）の構成では、点線で示すキャビティ空間３の中央部に貫通電極５が配置されている。この構成では、貫通電極５に対して左右方向両側に比較的大きな（広い）空間部分が形成されている。また貫通電極５に対して上下方向両側にも、左右方向両側に形成された空間部分ほどではないが、比較的大きな（広い）空間部分が形成されている。このため、キャップ基板２のＯ２−１で示す位置（キャビティ空間３の位置Ｏ３−１）でキャップ基板２の撓みが最大になる。また、位置Ｏ２−１に発生する撓みほどではないが、キャップ基板２のＯ２−２で示す位置（キャビティ空間３の位置Ｏ３−２）にもキャップ基板２の比較的大きな撓みが発生する。
【０１２９】
この場合、貫通電極５の周囲に独立した矩形又は長方形型の変形抑制部４を複数個設けることで、貫通電極５に印加される引張応力を低減することができる。この場合も、キャップ基板２の撓みが最大になる位置Ｏ２−１（キャビティ空間３の位置Ｏ３−１）又はキャップ基板２の撓みが比較的大きくなる位置Ｏ２−２（キャビティ空間３の位置Ｏ３−２）と貫通電極５との間に、変形抑制部４が設けられている。
【０１３０】
図１１（ｂ）の構成では、変形抑制部４は、貫通電極５の中心と最大撓み発生位置Ｏ２−１とを結ぶ直線ＣＬ１上に配置されている。また、変形抑制部４は、貫通電極５の中心と最大撓み発生位置Ｏ２−２とを結ぶ直線ＣＬ２上に配置されている。なお、直線ＣＬ１上において、貫通電極５と変形抑制部４との中心間距離をＬ４、変形抑制部４の中心と最大撓み発生位置Ｏ２−１との間隔寸法（距離）をＬ３とした場合に、変形抑制部４はＬ４＜Ｌ３となる部位に配置されている。
【０１３１】
図１１（ｃ）の構成では、図１１（ｂ）の貫通電極５及びキャビティ空間３の構成に対して、変形抑制部４は貫通電極５を囲うように円形形状にしている。この構成でも、キャップ基板２の撓みが最大になる位置Ｏ２−１（キャビティ空間３の位置Ｏ３−１）又はキャップ基板２の撓みが比較的大きくなる位置Ｏ２−２（キャビティ空間３の位置Ｏ３−２）と貫通電極５との間に、変形抑制部４が設けられるため、外部からの圧力によってキャップ基板２が変形した場合に、変形抑制部４によって、貫通電極５部に印加される引張応力を低減できる。
【０１３２】
図１１（ｃ）の間隔寸法（距離）Ｌ３及び中心間距離Ｌ４は、図１１（ｂ）の間隔寸法（距離）Ｌ３及び中心間距離Ｌ４と同様に設定される。
【０１３３】
図１２を用いて、貫通電極５が複数個並んで配置された場合について、変形抑制部４の配置例を説明する。図１２は、本発明に係る連接部（変形抑制部）の形状を説明する図である。
【０１３４】
図１２（ａ）は３個の貫通電極５を横方向に一列に並べて配置した構成である。なお、図１２（ａ），（ｂ），（ｃ）の外部圧力によるキャップ基板２の変形（撓み）は、図の下側に発生する。すなわち、最大撓み発生位置Ｏ２は図の下側に存在する。
【０１３５】
図１２（ａ）では、変形抑制部４は、複数の貫通電極５に対して、連続的に形成されている。この変形抑制部４は、複数の貫通電極５の並び方向ｌに沿って形成された直線部４ｓ１と、直線部４ｓ１の両端部が鉤形に折れ曲がった形状を成している。貫通電極５の中心ｌ１と変形抑制部４の直線部の中心ｌ２との距離Ｌ４は、Ｌ３との関係が上述した関係に設定される。鉤形に折れ曲がった鉤形部４ｓ２は、貫通電極５の側面側に作用する引張応力を低減する。しかし、キャップ基板２の変形が貫通電極５の側面側に影響しない場合は、鉤形部は必要なく、変形抑制部４を直線部のみで構成しても良い。
【０１３６】
直径100ミクロンの貫通電極５を適用し、貫通電極５の中心部と変形抑制部４との距離Ｌを80ミクロンとして解析を実施した結果、貫通電極５に印加される応力は最大54%低減できた。
【０１３７】
この他に図１２（ｂ）に示すように、複数（図１２（ｂ）では３個）の貫通電極５のそれぞれに半円状の変形抑制部４を設置しても効果は同様である。また、図１２（ｃ）の構成のように、変形抑制部４を複数個の独立した円形パターンで構成しても良い。また、変形抑制部４ｅ及び／又は変形抑制部４ｆのように、他の変形抑制部４の列からずれた位置に配置しても良い。また、変形抑制部４ｆのように、貫通電極５の中心位置からずれた位置に配置しても良い。また、変形抑制部の形状は、四角形もしくは円形に限らず、多角形を適用することができる。
【０１３８】
本発明では、キャップ基板に異なる材料が密着する密着界面を有する構造体であって、キャップ基板に外部から圧力が作用することによりキャップ基板に変形（撓み）が生じ、密着界面に引張応力が印加される構造において、最大撓み発生位置と密着界面との間にキャップ基板の変形を抑制する変形抑制部を配置することで、密着界面でのはがれを低減する構成を特徴としている。
【０１３９】
図１３を用いて、本発明に係る電子装置の実用的なアセンブル方法を説明する。図１３は、本発明に係る電子装置を搭載したパッケージの断面図である。
【０１４０】
本発明に係る電子装置１００を搭載した電子装置搭載機器は、リードフレーム２６の上に金属ペーストなどの接着層２８を介して制御用LSI２４を配置し、制御用LSI２４の上に本発明に係る加速度センサ１００Ａ及び角速度センサ１００Ｂを接着層２８を介して搭載している。電子装置１００は、リードフレーム２６及びコンデンサ等の他部品（図示せず）とともに、モールド樹脂（樹脂材料）２７を適用してモールド成形することで、パッケージ状態に形成される。すなわち、電子装置は、制御LSIとともにセラミックス材料または樹脂材料からなる一つのパッケージ内に配置され、パッケージ内の各部品が電気的に接続されることにより、電子装置搭載機器が完成される。パッケージには、モールド樹脂２７の他、セラミック材料を適用することができる。
【０１４１】
電子装置搭載機器では、信号の検出及び電気の供給を行うために、制御用LSI２４等の電極パッド１５ｃと本発明の加速度センサ１００Ａ及び角速度センサ１００Ｂの電極パッド１５とを、金ワイヤ２５によって電気的に接続する。
【０１４２】
前記のパッケージ構造では、X方向とY方向の２軸の加速度センサ１００Ａと１軸の角速度センサ１００Ｂ、X方向とZ方向の２軸の加速度センサ１００Ａと１軸の角速度センサ１００Ｂ、１軸の加速度センサ１００Ａと２軸の角速度センサ１００Ｂ、２軸の角速度センサ１００Ｂなど各種センサを配置することができ、物理量を測定する用途は様々な場合に適用できる。
【０１４３】
図１３の加速度センサ１００及び角速度センサ１００Ｂに替えて、上述した他の電子装置を搭載してもよい。
【０１４４】
［本発明に係る実施例に対する補足］
上述した各実施例及び図１１（ａ）においては、キャビティ空間３の中心Ｏ３を含む空間部分に、物理量を計測するセンシング部やスイッチ素子などの機能部品が配置される。また、図１１（ｂ），（ｃ）では、キャビティ空間３の中心Ｏ３−１，Ｏ３−２を含む各空間部分に、物理量を計測するセンシング部やスイッチ素子などの機能部品が配置される。機能部品が配置される空間部分は、キャップ基板２及びベース基板１の基板面に平行な面方向において、広い面積を有し、キャップ基板２の撓みが大きくなる。そこで、本発明に係る実施例では、貫通電極５とキャップ基板２の最大撓み発生位置（最大撓み発生部）Ｏ２との間において、機能部品よりも貫通電極５の近傍に、変形抑制部４，４ａ，４ｂ，４ｃ，４ｄを配置する。すなわち、変形抑制部４，４ａ，４ｂ，４ｃ，４ｄは、機能部品よりも貫通電極５に近接させて、貫通電極５とキャップ基板２の最大撓み発生部Ｏ２との間に、配置される。なお、機能部品は、機能部品と貫通電極５とを接続する配線パターン或いは機能部品同士を接続する配線パターンや他の貫通電極５を除く。
【０１４５】
上述した機能部品は、電子装置の機能を実現するための主要な部品であり、実施例１，２，６では、固定電極１６、固定櫛歯１６ａ、可動電極１７及び可動櫛歯１７ａ等であり、実施例３，４，５ではデバイス層６ａ及び配線パターン３０ａ等であり、実施例７では低抵抗ポリシリコン材料３５ｂ，３５ｃで構成される配線構造等である。
【０１４６】
上述した実施例では、MEMSプロセスによって製造したキャビティ空間を有する電子装置（物理量センサまたは高周波スイッチ等）は、キャップ基板及びベース基板の２層から形成され、少なくともキャップ基板もしくはベース基板のいずれかにキャビティ空間が形成され、キャビティ空間内部に物理量を計測できるセンシング部やスイッチ素子などの機能部品を配置する。キャップ基板には、前記機能部品の電気信号を外部に引き出す貫通電極が形成される。貫通電極の位置よりもキャビティ空間の中心に近い位置に変形抑制部を有し、変形抑制部はキャップ基板とベース基板とに接合されている。
【０１４７】
この構造では、キャップ基板の貫通電極部は埋め込み材料の密着界面があるため、キャップ基板の他の場所よりも強度が低い。外部からの圧力でキャップ基板が変形したとき、キャビティ空間の外周に沿って高い応力が発生するが、そこに貫通電極があるとキャップ基板の耐圧が低くなってしまう。本発明では貫通電極よりもキャビティ空間の中心に近い位置に変形抑制部を有することで、高い応力の発生位置を、相対的に強度が高い変形抑制部に移動させることができ、貫通電極部の応力を下げられるので、キャップ基板の耐圧を高くすることができる効果がある。
【０１４８】
変形抑制部はキャップ基板もしくはベース基板のいずれかに同材料で一体形成されている構造を適用できる。一体構造とすることによってプロセス数を減少させることが可能となる。
【０１４９】
キャップ基板に低抵抗シリコン材料及びベース基板にシリコン材料を適用し、貫通電極に低抵抗シリコン材料を用いることができる。貫通電極の周囲は酸化膜などの絶縁材料で、電気的に絶縁されている。この構造では、シリコンの直接接合法が適用でき、シリコン界面での接合強度はシリコンバルク程度にできるため、接合部の長期信頼性を確保できる。
【０１５０】
また上述した実施例では、キャップ基板とデバイス基板とベース基板の３層からなり、デバイス基板に形成された可動電極部及び固定電極部がキャップ基板とベース基板との間のキャビティ空間に設置されており、キャップ基板にはデバイス基板の電極部からキャップ基板の外表面に電気的に引き出す貫通電極を有する構造であって、貫通電極の位置よりもキャビティ空間に近い位置にデバイス基板、前記電極部と電気的に絶縁された変形抑制部を有し、変形抑制部がキャップ基板とベース基板に接合されている構造を適用することによって、加速度センサまたは角速度センサなどの物理量センサを実現できる。
【０１５１】
変形抑制部を配置した効果は前述した通りであり、貫通電極部の位置よりもキャビティ空間に近い位置に変形抑制部を配置することで、キャップ基板変形時に、貫通電極部に印加される応力を低減できる。
【０１５２】
ベース基板にシリコン材料を適用し、デバイス基板及びキャップ基板に低抵抗シリコン材料を適用した構造では、前記デバイス基板とベース基板は酸化膜を介して結合し、前記デバイス基板とキャップ基板はシリコン同士によって接合するプロセスを採用することによって、接合強度に優れた加速度センサまたは角速度センサを提供できる。また、３枚の基板の内、少なくとも２枚の基板の接合にシリコンの直接接合を適用することによって、接合前に加速度センサまたは角速度センサの可動電極部である振動体とのギャップまたは溝を任意の深さに設定することができる。
【０１５３】
変形抑制部の形状は長方形、正方形、円形などを適用することが可能であり、変形抑制部の寸法及び形状を自由にコントロールできる。その結果、変形抑制部が貫通電極と隣接するキャップ基板との密着界面に印加される引張応力を緩和できることから、キャップ基板厚を低減でき、貫通電極構造のエッチング穴空間を形成するエッチング加工プロセスが容易となる。
【０１５４】
貫通電極の周囲に配置する変形抑制部は、一つの貫通電極に対して複数個に分散して配置しても良い。また、複数の貫通電極に対して連続した一つの変形抑制部を配置しても良い。
【０１５５】
平面視で、キャビティの端部及びキャビティ内部に複数個の貫通電極が形成され、かつ、各々の貫通電極の位置よりもキャビティ空間の中央（中心Ｏ３）に近い位置に変形抑制部を形成できる。
【０１５６】
本実施例の構成を採用した各種電子装置の構造は小型で、低コストにできることから、前記各種電子装置を制御用LSIとともに一つのセラミックス材料または樹脂材料からなるパッケージ内に配置することで、信頼性に優れた電子装置搭載機器を提供できる。
【０１５７】
本発明に係る構成は、加速度センサや角速度センサ以外にも、センシング部が真空環境で駆動する物理量センサであれば適用することが可能である。例えば、圧力センサにも適用することができる。
【０１５８】
なお、本発明は上記した各実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【０１５９】
１…ベース基板、２…キャップ基板、３…気密空間（キャビティ空間）、４，４ａ〜４ｄ…変形抑制部、５，５ａ，５ｂ…貫通電極、６…デバイス層、７…接合部、８…アンカー部、９…等分布荷重、１０…引張応力の最大値、１１…キャビティ空間の中心線、１２…圧縮応力、１３…デバイス基板、１４…絶縁膜、１５…電極パッド、１６…固定電極、１７…可動電極、１８…溝、１９…埋め込み部、２０…撓み方向、２１…ばね梁、２２…穴の深さ、２３…穴の幅、２４…制御LSI、２５…金ワイヤ、２６…リードフレーム、２７…モールド樹脂、２８…接着層、２９…穴、３０…配線パターン、３１…エッチングホール、３２…空洞基板、３３…空洞部、３４…金属層、３５…ポリシリコン材料、１００…電子装置、１００Ａ…加速度センサ、１００Ｂ…角速度センサ。
【図１】
2018179695.tif 000003
【図２】
2018179695.tif 000004
【図３】
2018179695.tif 000005
【図４】
2018179695.tif 000006
【図５Ａ】
2018179695.tif 000007
【図５Ｂ】
2018179695.tif 000008
【図６】
2018179695.tif 000009
【図７】
2018179695.tif 000010
【図８】
2018179695.tif 000011
【図９】
2018179695.tif 000012
【図１０】
2018179695.tif 000013
【図１１】
2018179695.tif 000014
【図１２】
2018179695.tif 000015
【図１３】
2018179695.tif 000016