(57)【要約】【課題】高電圧または大電流が印加されたときにショート故障を回避すること。【解決手段】有機樹脂とセラミック誘電体との混合材料を主成分とする複数の誘電体層１１と、前記誘電体層１１と交互に積層された金属を主成分とする複数の内部電極１２と、を具備し、前記複数の誘電体層および前記複数の内部電極の一部または全体において、誘電体層の厚さｔ１と前記誘電体層を挟む内部電極の厚さｔ２との関係が、ｔ１≧１５×ｔ２である積層コンデンサ。【選択図】図７
2018006548.tif 000002
【特許請求の範囲】
【請求項１】
有機樹脂とセラミック誘電体との混合材料を主成分とする複数の誘電体層と、
前記誘電体層と交互に積層された金属を主成分とする複数の内部電極と、
を具備し、
前記複数の誘電体層および前記複数の内部電極の一部または全体において、誘電体層の厚さｔ１と前記誘電体層を挟む内部電極の厚さｔ２との関係が、ｔ１≧１５×ｔ２である積層コンデンサ。
【請求項２】
前記複数の誘電体層内の前記有機樹脂の混合比は１０重量％以上である請求項１記載の積層コンデンサ。
【請求項３】
前記ｔ２は２１０ｎｍ以下である請求項１または２記載の積層コンデンサ。
【請求項４】
前記セラミック材料はチタン酸バリウム、チタン酸ストロンチウムまたは酸化チタンを含む請求項１から３のいずれか一項記載の積層コンデンサ。
【請求項５】
前記内部電極は、ニッケル、プラチナおよびパラジウムの少なくとも１つを含む請求項１から４のいずれか一項記載の積層コンデンサ。
【請求項６】
前記有機樹脂はＰＶＢを主成分とする請求項１から５のいずれか一項記載の積層コンデンサ。
【請求項７】
前記誘電体層と前記内部電極との間に設けられ、有機樹脂を主に含み、セラミック誘電体を含まない樹脂層を具備する請求項１から６のいずれか一項記載の積層コンデンサ。
【請求項８】
前記誘電体層の平面内の一部分の厚さはｔ１であり、前記誘電体層の平面内の前記一部分以外の厚さはｔ１より大きい請求項１から７のいずれか一項記載の積層コンデンサ。
【請求項９】
前記複数の誘電体層のうち前記誘電体層以外の誘電体層の厚さは前記ｔ１より大きい請求項１から８のいずれか一項記載の積層コンデンサ。
【請求項１０】
前記複数の内部電極のうち前記内部電極以外の内部電極の厚さはｔ２より大きい請求項１から９のいずれか一項記載の積層コンデンサ。
【請求項１１】
請求項１から１０のいずれか一項記載の積層コンデンサと、
電子部品と、
を具備する複合部品。
【請求項１２】
有機樹脂とセラミック誘電体との混合材料を主成分とする複数の誘電体層と、前記誘電体層と交互に積層された金属を主成分とする複数の内部電極と、を交互に積層する工程を含み、
前記複数の誘電体層から前記有機樹脂を除去する工程を含まず、
前記複数の誘電体層および前記複数の内部電極の一部または全体において、誘電体層の厚さｔ１と前記誘電体層を挟む内部電極の厚さｔ２との関係が、ｔ１≧１５×ｔ２である積層コンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層コンデンサおよびその製造方法並びに複合部品に関し、例えば複数の内部電極と複数の誘電体層とが交互に積層された積層コンデンサおよびその製造方法並びに複合部品に関する。
【背景技術】
【０００２】
積層コンデンサがショートすると、積層コンデンサを用いている回路に大電流が流れ、回路が発煙や発火するおそれがある。また、回路の誤動作や大きな事故に繋がるおそれがある。
【０００３】
誘電体層と内部電極との積層体の露出部と外部電極との境界に対応する位置に内部電極の欠如部を設けることで、積層体にクラックが発生しても内部電極がショート状態とならない技術が知られている（例えば特許文献１）。積層体の端面と内部電極の端部との間における積層体の表面に溝を設けることで、機械的ストレスが印加されクラックが発生した場合にオープン状態とする技術が知られている（例えば特許文献２）。コンデンサ材料に無機誘電体と有機樹脂との混合材料を用いることが知られている（例えば特許文献３、４）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２９４３５３号公報
【特許文献２】特開平８−４５７７７号公報
【特許文献３】特開２００５−５６９３５号公報
【特許文献４】特開２００７−５５３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１、２では、機械的なストレスによるクラックに起因する故障が発生してもショート故障とならないようにすることを目的としている。これらの技術では、高電圧または大電流が印加されたときに、ショート故障を確実に回避してオープン故障とすることはできない。
【０００６】
本発明は、上記課題に鑑みなされたものであり、高電圧または大電流が印加されたときにショート故障を回避することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、有機樹脂とセラミック誘電体との混合材料を主成分とする複数の誘電体層と、前記誘電体層と交互に積層された金属を主成分とする複数の内部電極と、を具備し、前記複数の誘電体層および前記複数の内部電極の一部または全体において、誘電体層の厚さｔ１と前記誘電体層を挟む内部電極の厚さｔ２との関係が、ｔ１≧１５×ｔ２である積層コンデンサ。
である。
【０００８】
上記構成において、前記複数の誘電体層内の前記有機樹脂の混合比は１０重量％以上である構成とすることができる。
【０００９】
上記構成において、前記ｔ２は２００ｎｍ以下である構成とすることができる。
【００１０】
上記構成において、前記セラミック材料はチタン酸バリウム、チタン酸ストロンチウムまたは酸化チタンを含む構成とすることができる。
【００１１】
上記構成において、前記内部電極は、ニッケル、プラチナおよびパラジウムの少なくとも１つを含む構成とすることができる。
【００１２】
上記構成において、前記有機樹脂はＰＶＢを主成分とする構成とすることができる。
【００１３】
上記構成において、前記誘電体層と前記内部電極との間に設けられ、有機樹脂を主に含み、セラミック誘電体を含まない樹脂層を具備する構成とすることができる。
【００１４】
上記構成において、前記誘電体層の平面内の一部分の厚さはｔ１であり、前記誘電体層の平面内の前記一部分以外の厚さはｔ１より大きい構成とすることができる。
【００１５】
上記構成において、前記複数の誘電体層のうち前記誘電体層以外の誘電体層の厚さは前記ｔ１より大きい構成とすることができる。
【００１６】
上記構成において、前記複数の内部電極のうち前記内部電極以外の内部電極の厚さはｔ２より大きい構成とすることができる。
【００１７】
本発明は、上記積層コンデンサと、電子部品と、を具備する複合部品である。
【００１８】
本発明は、有機樹脂とセラミック誘電体との混合材料を主成分とする複数の誘電体層と、前記誘電体層と交互に積層された金属を主成分とする複数の内部電極と、を交互に積層する工程を含み、前記複数の誘電体層から前記有機樹脂を除去する工程を含まず、前記複数の誘電体層および前記複数の内部電極の一部または全体において、誘電体層の厚さｔ１と前記誘電体層を挟む内部電極の厚さｔ２との関係が、ｔ１≧１５×ｔ２である積層コンデンサの製造方法である。
【発明の効果】
【００１９】
本発明によれば、高電圧または大電流が印加されたときにショート故障を回避することができる。
【図面の簡単な説明】
【００２０】
【図１】図１は、実施例１における積層コンデンサの部分断面斜視図である。
【図２】図２は、図１のＡ−Ａ断面図である。
【図３】図３（ａ）から図３（ｈ）は、実施例１に係る積層コンデンサの製造方法を示す断面図である。
【図４】図４は、実施例１に係る積層コンデンサの断面模式図である。
【図５】図５（ａ）は、評価したサンプルのｔ１／ｔ２を示す図、図５（ｂ）は、オープン故障の有無を示す図である。
【図６】図６は、サンプルＡからＤについてまとめた図である。
【図７】図７は、実施例２に係る積層コンデンサの断面図である。
【図８】図８（ａ）から図８（ｈ）は、実施例２に係る積層コンデンサの製造方法を示す断面図である。
【図９】図９（ａ）から図９（ｃ）は、実施例３に係る積層コンデンサの断面図である。
【図１０】図１０（ａ）から図１０（ｃ）は、実施例４に係る積層コンデンサの断面図である。
【図１１】図１１は実施例５に係る複合部品の模式図である。
【発明を実施するための形態】
【００２１】
以下、図面を参照しつつ、実施例について説明する。
【実施例１】
【００２２】
図１は、実施例１における積層コンデンサの部分断面斜視図である。図２は、図１のＡ−Ａ断面図である。図１および図２に示すように、積層コンデンサ１００は、直方体形状を有する積層体１０と、積層体１０のいずれかの対向する両端面に設けられた外部電極２０ａおよび２０ｂとを備える。積層体１０は、誘電体として機能する有機樹脂とセラミック材料との混合材料を含む複数の誘電体層１１と、複数の内部電極１２とが、交互に積層された構成を有する。誘電体層１１および内部電極１２の積層方向をＺ方向、外部電極２０ａおよび２０ｂが設けられた方向をＹ方向、Ｙ方向とＺ方向に直交する方向をＸ方向とする。Ｘ方向およびＹ方向は誘電体層１１および内部電極１２の広がる面に平行な方向である。
【００２３】
各内部電極１２の端縁は、積層体１０の外部電極２０ａが設けられた端面と、外部電極２０ｂが設けられた端面とに、交互に露出している。これにより、各内部電極１２は、外部電極２０ａと２０ｂとに、交互に導通している。これにより、積層コンデンサ１００は、複数のコンデンサが積層された構成を有する。また、積層体１０において、誘電体層１１と内部電極１２との積層方向の両端面は、カバー層１３によって覆われている。例えば、カバー層１３の材料は、誘電体層１１と同じである。
【００２４】
外部電極２０ａ、２０ｂおよび内部電極１２は、Ｎｉ（ニッケル）、Ｐｔ（白金）またはＰｄ（パラジウム）、Ｃｕ（銅）、Ｓｎ（スズ）等の金属を主成分とする。誘電体層１１は、有機樹脂とセラミック材料を主成分とする。有機樹脂としては、例えばポリビニルブチラール樹脂（ＰＶＢ）、アクリル樹脂、ウレタン樹脂、エポキシ樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、またはポリオレフィン樹脂を用いる。セラミック材料としては、例えばペロブスカイト構造を有するＢａＴｉＯ３（チタン酸バリウム）もしくはＳｒＴｉＯ３（チタン酸ストロンチウム）またはＴｉＯ２（酸化チタン）を用いる。セラミック材料は化学量論的な組成から外れていてもよく、例えば不純物が添加されていてもよい。
【００２５】
図３（ａ）から図３（ｈ）は、実施例１に係る積層コンデンサの製造方法を示す断面図である。図３（ａ）に示すように、基板６０を準備する。基板６０は、例えばガラス基板、シリコン基板またはポリカーボネート等の樹脂基板である。図３（ｂ）に示すように、基板６０上に剥離層６２を塗工する。剥離層６２は例えば膜厚が０．２μｍのＰＶＡ（polyvinyl alcohol）等の樹脂膜であり、スピンコート法を用い形成する。図３（ｃ）に示すように、剥離層６２上にステンレス等で形成されたマスク６４を載せる。マスク６４の開口に内部電極１２を形成する。内部電極１２は例えばスパッタ法を用い形成する。内部電極１２は、例えば印刷法等の他の薄膜形成技術を用い形成してもよい。
【００２６】
図３（ｄ）に示すように、マスク６４を除去した後、剥離層６２上に内部電極１２を覆うように誘電体層１１を塗工する。誘電体層１１は、例えばセラミック材料と有機樹脂を含む混合スラリーであり、スピンコート法を用い形成する。誘電体層１１上に平滑層１４を塗工する。平滑層１４は、例えばＰＶＡ等の樹脂膜である。図３（ｅ）に示すように、図３（ｃ）から図３（ｅ）を繰り返し、内部電極１２と誘電体層１１とを所望数積層する。
【００２７】
図３(ｆ)に示すように、基板６０および剥離層６２を剥離層６２の上面から剥離する。内部電極１２と誘電体層１１との積層体の上下にカバー層１３を設け熱圧着する。これにより、積層体１０が形成される。図３（ｇ）に示すように、積層体１０を切断する。図３（ｈ）に示すように、外部電極２０ａおよび２０ｂを形成する。脱バインダーおよび焼成は行なわない。
【００２８】
図４は、実施例１に係る積層コンデンサの断面模式図である。図４に示すように、誘電体層１１と内部電極１２との間に平滑層１４が設けられている。誘電体層１１の厚さｔ１であり、内部電極１２の厚さｔ２である。
【００２９】
発明者らは、高電圧または大電流は印加されたときに積層コンデンサがショート故障となることを回避する方法について以下のように考えた。コンデンサの誘電体層１１としてセラミック誘電体を用いるとショート故障となる。一方、コンデンサの誘電体層１１として有機樹脂を用いると、絶縁破壊したときに自己回復によりオープン故障となる。自己回復とは絶縁破壊したときに内部電極１２が表面張力等で凝集することにより内部電極１２間がオープンとなる現象である。有機樹脂は比誘電率が低いため、誘電体層１１を有機樹脂とすると、コンデンサの容量密度を高くできない。そこで、比誘電率を高くするため、有機樹脂とセラミック誘電体とを混合する。セラミックの割合を増やすと比誘電率は高くなるが、自己回復が生じにくくなる。そこで、誘電体層１１の厚さｔ１に対する内部電極１２の厚さｔ２の比を小さくすることを考えた。内部電極１２が薄くなれば、誘電体層１１内のセラミックの割合が多くても自己回復しやすくなると考えられる。
【００３０】
以上のように、内部電極１２を薄くすることにより、ショート故障を回避できると考えられる。そこで、誘電体層１１の厚さｔ１および内部電極１２の厚さｔ２を変化させたサンプルを作製し、通電評価を行なった。
【００３１】
（サンプル作製方法）
サンプルは以下のように作製した。
図３（ｃ）において、基板６０上にスピンコート法を用いＰＶＡ樹脂膜からなる剥離層６２を形成する。剥離層６２上にＮｉまたはＰｔを主成分とする内部電極１２をスパッタ法により形成する。図３（ｄ）において、内部電極１２上にチタン酸バリウム粉体とＰＶＢの混合スラリーをスピンコートにより塗工する。チタン酸バリウムの粒径は約１００ｎｍである。混合スラリー内のＰＶＢの混合比は１０重量％である。ＰＶＡを主成分とする平滑層１４をスピンコートにより塗工する。平滑層１４の厚さは約０．２μｍである。図３（ｅ）において、誘電体層１１が４層の積層体を形成する。図３（ｆ）において、基板６０を除去後、積層体の上下を厚さ約２００μｍのカバー層１３で挟んで熱圧着する。図３（ｇ）において、１．０ｍｍ×０．８ｍｍのサイズに切断する。図３（ｈ）において、外部電極２０ａおよび２０ｂとしてＩｎ−Ｇａ合金（液体金属）を塗工する。脱バインダーおよび焼成は行なわない。
【００３２】
（評価方法）
作製したサンプルを以下のように評価した。
外部電極２０ａと２０ｂの間に０Ｖから２０Ｖ／秒の昇圧速度で１ｋＶまでの直流電圧を印加する。絶縁破壊すると、容量計を用い、静電容量が失われたことを確認する。直流１Ｖにおいて抵抗値を測定する。測定した抵抗値が昇圧試験前の抵抗値（８．０×１０９Ω）以上の抵抗の場合はオープン故障と判定し、昇圧試験前の抵抗値未満の場合ショート故障と判定する。
【００３３】
誘電体層１１の厚さｔ１および内部電極１２の厚さｔ２を変化させ、５個のショートしたサンプル４１のうち電流印加によりオープンとなるサンプルの個数を評価した。内部電極１２は、Ｎｉ、Ｐｔ、Ｎｉ−Ｐｔ合金およびＰｔ−Ｎｉ合金を用いた。
【００３４】
（評価結果）
図５（ａ）は、評価したサンプルのｔ１／ｔ２を示す図、図５（ｂ）は、オープン故障の有無を示す図である。図５（ｂ）において、括弧内の数字の分母は評価を行なったサンプルの個数を示す、分子はオープンとなったサンプルの個数を示す。５個のサンプルのうち５個オープンとなったものに「○」を、その他に「×」を付した。太線は、５個全てオープンとなった範囲７０を示す。Ｐｔ−Ｎｉ合金（Ｎｉ１０ｗｔ％）は、Ｎｉが１０重量％のＰｔ−Ｎｉ合金を示す。Ｎｉ−Ｐｔ合金（Ｐｔ３０ｗｔ％）はＰｔが３０重量％のＮｉ−Ｐｔ合金を示す。他の合金も同様である。
【００３５】
図５（ｂ）に示すように、誘電体層１１の厚さｔ１が６００ｎｍでは５個全てオープンとなったサンプルはない。ｔ１が１２００ｎｍのときｔ２が７２ｎｍ以下で５個全てオープンとなっている。ｔ１が１８００ｎｍとき、ｔ２が６８ｎｍ以下で５個全てオープンとなっている。ｔ１が４８００ｎｍおよび７２００ｎｍではいずれのサンプルも５個全てオープンとなっている。範囲７０において５個全てオープンとなっている。図５（ａ）に示すように、範囲７０内では、ｔ１／ｔ２は１５以上である。
【００３６】
図６は、サンプルＡからＤについてまとめた図である。図５（ａ）および図５（ｂ）において、内部電極１２の材料がＰｔ、厚さｔ２が６８ｎｍのサンプルについて評価結果をまとめた。サンプルＡからＣはそれぞれ誘電体層１１の厚さｔ１が１８００ｎｍ，１２００ｎｍおよび６００ｎｍである。サンプルＤはサンプルＡを焼成したサンプルである。サンプルＤでは、誘電体層１１の有機樹脂が除去されている。これにより、比誘電率が大きくなり、また厚さｔ１が小さくなっている。積層可能数は、積層体１０の厚さを１ｍｍとしたときに積層可能な誘電体層１１の層数を示す。静電容量は１ｍｍ３当たりの容量密度を示す。絶縁破壊のＢＤＶは絶縁破壊が生じた電圧を示し、故障モードは絶縁破壊によりショート故障となったかオープン故障となったかを示す。サンプルＡおよびＢではオープン故障となる。サンプルＡを焼成したサンプルＤはショート故障となる。サンプルＡおよびＢのように、容量密度が１００ｎＦ／ｍｍ３以上でかつショート故障の回避が可能となる。焼成により誘電体層１１内の有機樹脂を除去すると、ショート故障となる。
【００３７】
この評価結果は、積層体１０内の誘電体層１１および内部電極１２の積層数および積層体１０の平面サイズ等には依存しない。また、誘電体層１１の材料は有機樹脂とセラミック誘電体との混合材料であり、内部電極１２が金属であれば、内部電極１２を薄くすることでオープン故障となると考えられる。
【００３８】
このように、実施例１によれば、誘電体層１１の厚さをｔ１とし、誘電体層１１を挟む内部電極１２の厚さをｔ２としたとき、ｔ１≧１５×ｔ２である。これにより、高電圧または大電流が印加されたときにオープン故障となり、ショート故障を回避することができる。また、誘電体層１１が有機樹脂とセラミック誘電体との混合材料のため、誘電体層１１を有機樹脂とするときより、比誘電率を大きくできる。よって、容量密度を大きくできる。
【００３９】
より確実にショート故障を回避するため、ｔ１≧２０×ｔ２が好ましく、ｔ１≧２５×ｔ２がより好ましく、ｔ１≧３０×ｔ２がさらに好ましい。また、容量密度を大きくするため、内部電極１２の厚さｔ２は２１０ｎｍ以下が好ましく、７０ｎｍ以下がより好ましい。
【００４０】
誘電体層１１内の有機樹脂の混合比が高くなると、内部電極１２の厚さｔ２がより大きくてもオープン故障とすることができる。誘電体層１１内の有機樹脂の混合比が低くなると、比誘電率を高めることができる。誘電体層１１内の有機樹脂の混合比は上記を考慮し設定できる。誘電体層１１内の有機樹脂の混合比は、１重量％以上が好ましく、１０重量％以上がさらに好ましい。５０重量％以下が好ましく、２０重量％以下がさらに好ましい。
【００４１】
誘電体層１１内の有機樹脂の混合比が１０重量％のとき、ｔ１≧１５×ｔ２の範囲でオープン故障となる。よって、誘電体層１１内の有機樹脂の混合比が１０重量％以上のとき、ｔ１≧１５×ｔ２の範囲でオープン故障となると考えられる。
【００４２】
誘電体層１１を有機樹脂とすると自己回復することから、有機樹脂としてＰＶＢ以外の材料を用いてもよい。
【００４３】
チタン酸ストロンチウムおよび酸化チタンは、チタン酸バリウムと硬度、靭性および弾性率等の物性定数が同程度である。よって、セラミック材料がチタン酸バリウム、チタン酸ストロンチウムまたは酸化チタンを主成分とする場合、図５（ａ）および図５（ｂ）と同様の結果が得られる。セラミック材料の粒径は、例えば１０ｎｍ以上かつ３００ｎｍである。これ以外の粒径でもよい。
【００４４】
また、Ｎｉ、ＰｔおよびＰｄの抵抗率はそれぞれ１３μΩｃｍ、１０μΩｃｍおよび１３μΩｃｍと同程度である。よって、内部電極１２がＮｉ、Ｐｔ、Ｐｄの少なくとも１つを主成分とする場合（例えば内部電極１２がＮｉ層、Ｐｔ層もしくはＰｄ層またはこれらの積層もしくは合金の場合）、図５（ａ）および図５（ｂ）と同様の結果が得られる。
【実施例２】
【００４５】
図７は、実施例２に係る積層コンデンサの断面図である。図７に示すように、平滑層が設けられていない。その他の構成は実施例１の図４と同じであり説明を省略する。図８（ａ）から図８（ｈ）は、実施例２に係る積層コンデンサの製造方法を示す断面図である。図８（ａ）から図８（ｈ）に示すように、平滑層を形成していない。その他の構成は実施例１の図３（ａ）から図３（ｉ）と同じであり説明を省略する。
【００４６】
誘電体層１１はセラミック誘電体の粒子を含むため、図８（ｄ）において誘電体層１１の上面の凹凸が大きくなることがある。内部電極１２の厚さが小さいと、内部電極１２の厚さが均一にならない等の問題が生じることがある。そこで、実施例１の図３（ｅ）ように、誘電体層１１上に、有機樹脂を主成分としセラミック誘電体を含まない樹脂層を平滑層１４として設ける。これにより、誘電体層１１の上面の凹凸より平滑層１４の上面の凹凸が小さくなる。よって、内部電極１２を薄くできる。誘電体層１１の上面の凹凸が問題とならない場合は、実施例２のように平滑層１４を設けなくてもよい。
【実施例３】
【００４７】
図９（ａ）から図９（ｃ）は、実施例３に係る積層コンデンサの断面図である。図９（ａ）に示すように、積層体１０内において、誘電体層１１の厚さが異なっている。誘電体層１１ａの厚さｔ１は他の誘電体層１１の厚さｔ１´より小さい。内部電極１２の厚さｔ２は積層体１０内で略同じである。誘電体層１１ａの厚さｔ１と、誘電体層１１ａを挟む内部電極１２ａおよび１２ｂの厚さｔ２と、の関係は、ｔ１≧１５×ｔ２である。その他の構成は実施例２と同じであり説明を省略する。
【００４８】
絶縁破壊は最も薄い誘電体層１１ａで生じる。よって、誘電体層１１の厚さを異ならせることで、積層方向において絶縁破壊の生じる箇所を制御できる。例えば複数の誘電体層１１のうち積層方向の中心に対し±２０％内の誘電体層１１の少なくとも１つの層を厚さｔ１と誘電体層１１ａとし、それ以外の誘電体層１１の厚さをｔ１´とすることができる。
【００４９】
図９（ｂ）に示すように、誘電体層１１ａの平面の一部分１５ａの厚さがｔ１であり、他の部分の厚さがｔ１´である。誘電体層１１ａの平面の一部分１５ａが他部分より薄い。よって、平面方向において絶縁破壊の生じる箇所を制御できる。その他の構成は図９（ａ）と同じであり説明を省略する。例えば複数の誘電体層１１のうち平面の中心に対し±２０％内の誘電体層１１の少なくとも一部分を厚さｔ１とし、他の部分の厚さｔ１´とすることができる。
【００５０】
図９（ｃ）に示すように、内部電極１２ｂに凸部１５ｂを設ける。凸部１５ｂにおいて誘電体層１１ａの厚さｔ１が凸部１５ｂ以外の部分の厚さｔ１´より小さくなる。その他の構成は図９（ｂ）と同じであり説明を省略する。図９（ｃ）のように、内部電極１２ａの平面の一部分に凸部１５ｂを設けることで、誘電体層１１ａの平面の一部分の厚さｔ１を他の部分の厚さｔ１´より小さくすることもできる。
【００５１】
実施例２によれば、図９（ａ）から図９（ｃ）のように、最も薄い誘電体層１１ａとその上下の内部電極１２ａおよび１２ｂがｔ１≧１５×ｔ２の条件を満たせばよい。このように、誘電体層１１ａは、複数の誘電体層１１の少なくとも１層でもよい。誘電体層１１ａ以外の誘電体層１１の厚さｔ１´は誘電体層１１ａの厚さｔ１より大きい。これにより、複数の誘電体層１１のうち絶縁破壊の生じる誘電体層１１ａを制御できる。
【００５２】
さらに、図９（ｂ）および図９（ｃ）のように、誘電体層１１ａの平面内の一部分１５ａ（または凸部１５ｂの部分）の厚さがｔ１であり、誘電体層１１ａの一部分１５ａ以外の厚さはｔ１より大きい厚さｔ１´である。これにより、誘電体層１１ａの平面のうち絶縁破壊の生じる箇所を制御できる。
【実施例４】
【００５３】
図１０（ａ）から図１０（ｃ）は、実施例４に係る積層コンデンサの断面図である。図１０（ａ）から図１０（ｃ）に示すように、積層体１０内において、内部電極１２の厚さが異なっている。厚さｔ１の誘電体層１１ａを挟む内部電極１２ａおよび１２ｂは厚さｔ２を有している。他の内部電極１２は厚さｔ２より大きい厚さｔ２´を有している。その他の構成は実施例２の図９（ａ）から図９（ｃ）と同じであり説明を省略する。
【００５４】
実施例４によれば、図１０（ａ）から図１０（ｃ）のように、複数の内部電極１２のうち厚さｔ１の誘電体層１１ａを挟む内部電極１２ａおよび１２ｂ以外の内部電極１２の厚さｔ２´をｔ２より大きくする。これにより、絶縁破壊が生じない内部電極１２が厚い。よって、内部電極１２の抵抗を低くすることができる。また、内部電極１２ａおよび１２ｂのうち、少なくとも一部分１５ａおよび凸部１５ｂを挟む領域の厚さはｔ２であり、一部分１５ａおよび凸部１５ｂ以外を挟む領域の厚さはｔ２´でもよい。
【００５５】
以上のように、複数の誘電体層１１および複数の内部電極１２の一部または全体において、誘電体層１１ａの厚さｔ１と誘電体層１１ａを挟む内部電極１２ａおよび１２ｂの厚さｔ２との関係が、ｔ１≧１５×ｔ２であればよい。
【実施例５】
【００５６】
図１１は実施例５に係る複合部品の模式図である。図１１に示すように複合部品３０は実施例１から４の積層コンデンサ３２と電子部品３４とを有している。電子部品３４は例えばインダクタまたはフィルタ等である。
【００５７】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００５８】
１０      積層体
１１、１１ａ  誘電体層
１２，１２ａ、１２ｂ  内部電極
１３      カバー層
１５ａ    一部分
１５ｂ    凸部
２０ａ、２０ｂ  外部電極
３０      複合部品
３２      積層コンデンサ
３４      電子部品
【図１】
2018006548.tif 000003
【図２】
2018006548.tif 000004
【図３】
2018006548.tif 000005
【図４】
2018006548.tif 000006
【図５】
2018006548.tif 000007
【図６】
2018006548.tif 000008
【図７】
2018006548.tif 000009
【図８】
2018006548.tif 000010
【図９】
2018006548.tif 000011
【図１０】
2018006548.tif 000012
【図１１】
2018006548.tif 000013