(57)【要約】【課題】動作電流が低減可能な記憶装置を提供する。【解決手段】実施形態によれば、記憶装置は、積層体を含む。積層体は、第１電極と、第２電極と、第１電極と第２電極との間に設けられた酸化物層と、を含む。第２電極は、ｎ形の半導体層と、半導体層の少なくとも一部と酸化物層の少なくとも一部との間に設けられ、第１金属元素及び第２金属元素の少なくとも１つを含む金属含有領域と、を含む。第１金属元素は、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｕ、Ｒｅ及びＯｓの少なくとも１つを含む。第２金属元素は、Ｔｉ、Ｗ、Ｍｏ及びＴａの少なくとも１つを含む。積層体は、第２電極から第１電極に向かう第１電流を積層体に流して得られる第１状態と、第１電極から第２電極に向かう第２電流を積層体に流して得られる第２状態と、を有す。第１状態における積層体の第１抵抗は、第２状態における積層体の第２抵抗よりも低い。【選択図】図１
2018006696.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に設けられた酸化物層と、
を含む積層体を備え、
前記第２電極は、
ｎ形の半導体層と、
前記半導体層の少なくとも一部と前記酸化物層の少なくとも一部との間に設けられ、第１金属元素及び第２金属元素の少なくとも１つを含む金属含有領域と、
を含み、
前記第１金属元素は、Ｐｒ、Ｐｄ、Ｉｒ、Ｒｕ、Ｒｅ及びＯｓからなる群から選択された少なくとも１つを含み、
前記第２金属元素は、Ｔｉ、Ｗ、Ｍｏ及びＴａからなる群から選択された少なくとも１つを含み、
前記積層体は、前記第２電極から前記第１電極に向かう第１電流を前記積層体に流して得られる第１状態と、前記第１電極から前記第２電極に向かう第２電流を前記積層体に流して得られる第２状態と、を有し、
前記第１状態における前記積層体の第１抵抗は、前記第２状態における前記積層体の第２抵抗よりも低い、記憶装置。
【請求項２】
前記第２電極から前記第１電極に向かう第１方向に沿う前記金属含有領域の厚さは、前記第１方向に沿う前記酸化物層の厚さよりも薄い、請求項１記載の記憶装置。
【請求項３】
前記第２電極は、前記半導体層の少なくとも一部と前記金属含有領域の少なくとも一部との間に設けられＳｉ及びＮを含む窒素含有領域をさらに含む、請求項２記載の記憶装置。
【請求項４】
前記第２電極から前記第１電極に向かう第１方向に沿う前記窒素含有領域の厚さは、０．５ナノメートル未満である、請求項３記載の記憶装置。
【請求項５】
前記窒素含有領域は、前記半導体層の一部と前記金属含有領域の一部との間に設けられた、請求項３または４に記載の記憶装置。
【請求項６】
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に設けられた酸化物層と、
を備え、
前記第２電極は、
ｐ形の半導体層と、
前記半導体層と前記酸化物層との間に設けられ、第１金属元素及び第２金属元素の少なくとも１つを含む金属含有領域と、
を含み、
前記第１金属元素は、Ｐｒ、Ｐｄ、Ｉｒ、Ｒｕ、Ｒｅ及びＯｓからなる群から選択された少なくとも１つを含み、
前記第２金属元素は、Ｔｉ、Ｗ、Ｍｏ及びＴａからなる群から選択された少なくとも１つを含み、
前記積層体は、前記第２電極から前記第１電極に向かう第１電流を前記積層体に流して得られる第１状態と、前記第１電極から前記第２電極に向かう第２電流を前記積層体に流して得られる第２状態と、を有し、
前記第１状態における前記積層体の第１抵抗は、前記第２状態における前記積層体の第２抵抗よりも高い、記憶装置。
【請求項７】
前記酸化物層は、金属酸化物層である、請求項１〜６のいずれか１つに記載の記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、記憶装置に関する。
【背景技術】
【０００２】
抵抗が変化する抵抗変化素子を用いた記憶装置が提案されている。記憶装置において、動作電流を低減することが望まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２３５９５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、動作電流が低減可能な記憶装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、記憶装置は、積層体を含む。前記積層体は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられた酸化物層と、を含む。前記第２電極は、ｎ形の半導体層と、前記半導体層の少なくとも一部と前記酸化物層の少なくとも一部との間に設けられ、第１金属元素及び第２金属元素の少なくとも１つを含む金属含有領域と、を含む。前記第１金属元素は、Ｐｒ、Ｐｄ、Ｉｒ、Ｒｕ、Ｒｅ及びＯｓからなる群から選択された少なくとも１つを含む。前記第２金属元素は、Ｔｉ、Ｗ、Ｍｏ及びＴａからなる群から選択された少なくとも１つを含む。前記積層体は、前記第２電極から前記第１電極に向かう第１電流を前記積層体に流して得られる第１状態と、前記第１電極から前記第２電極に向かう第２電流を前記積層体に流して得られる第２状態と、を有す。前記第１状態における前記積層体の第１抵抗は、前記第２状態における前記積層体の第２抵抗よりも低い。
【図面の簡単な説明】
【０００６】
【図１】図１（ａ）及び図１（ｂ）は、第１の実施形態に係る記憶装置を例示する模式的断面図である。
【図２】第１の実施形態に係る記憶装置を例示する模式図である。
【図３】記憶装置の特性を例示するグラフ図である。
【図４】記憶装置の特性を例示するグラフ図である。
【図５】図５（ａ）及び図５（ｂ）は、第１の実施形態に係る別の記憶装置を例示する模式的断面図である。
【図６】図６（ａ）及び図６（ｂ）は、第１の実施形態に係る別の記憶装置を例示する模式的断面図である。
【図７】図７（ａ）及び図７（ｂ）は、第１の実施形態に係る別の記憶装置を例示する模式的断面図である。
【図８】第１の実施形態に係る記憶装置を例示する模式図である。
【図９】図９（ａ）及び図９（ｂ）は、第１の実施形態に係る別の記憶装置を例示する模式的断面図である。
【図１０】図１０（ａ）及び図１０（ｂ）は、第２の実施形態に係る記憶装置を例示する模式的断面図である。
【図１１】第２の実施形態に係る記憶装置を例示する模式図である。
【図１２】図１２（ａ）及び図１２（ｂ）は、第２の実施形態に係る別の記憶装置を例示する模式的断面図である。
【図１３】図１３（ａ）及び図１３（ｂ）は、第２の実施形態に係る別の記憶装置を例示する模式的断面図である。
【図１４】図１４（ａ）及び図１４（ｂ）は、第２の実施形態に係る別の記憶装置を例示する模式的断面図である。
【図１５】第２の実施形態に係る記憶装置を例示する模式図である。
【図１６】図１６（ａ）及び図１６（ｂ）は、第２の実施形態に係る別の記憶装置を例示する模式的断面図である。
【図１７】図１７は、第３の実施形態に係る記憶装置を例示する模式的斜視図である。
【図１８】第３の実施形態に係る記憶装置を例示する模式的斜視図である。
【図１９】第３の実施形態に係る記憶装置を例示する模式図である。
【図２０】第３の実施形態に係る別の記憶装置の構成を例示する模式的斜視図である。
【図２１】第３の実施形態に係る別の記憶装置の構成を例示する模式的斜視図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。  
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施形態）
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る記憶装置を例示する模式的断面図である。  
図１（ａ）及び図１（ｂ）に示すように、実施形態に係る記憶装置１１０は、積層体ＳＢを含む。積層体ＳＢは、第１電極１０、第２電極２０及び酸化物層３０を含む。酸化物層３０は、第１電極１０及び第２電極２０の間に設けられる。
【０００９】
第２電極２０から第１電極１０に向かう方向を第１方向とする。第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
【００１０】
酸化物層３０は、例えば酸化ハフニウムなどを含む。酸化物層３０の材料の他の例については、後述する。酸化物層３０は、例えば抵抗変化層である。
【００１１】
第２電極２０は、ｎ形の半導体層２０Ｓ、及び、金属含有領域２０Ｍを含む。金属含有領域２０Ｍは、半導体層２０Ｓの少なくとも一部と、酸化物層３０の少なくとも一部との間に設けられる。後述するように、金属含有領域２０Ｍは、島状または網状などでも良い。島状の場合、互いに離れた複数の領域が設けられる。網状の場合は、複数の孔が設けられる。
【００１２】
ｎ形の半導体層２０Ｓは、例えば、ｎ形のポリシリコンなどを含む。半導体層２０Ｓは、例えば、シリコンを含む。半導体層２０Ｓは、さらにリン、ヒ素及びアンチモンの少なくともいずれか（不純物）を含む。
【００１３】
金属含有領域２０Ｍは、第１金属元素及び第２金属元素の少なくとも１つを含む。第１金属元素は、Ｐｒ、Ｐｄ、Ｉｒ、Ｒｕ、Ｒｅ及びＯｓからなる群から選択された少なくとも１つを含む。第２金属元素は、Ｔｉ、Ｗ、Ｍｏ及びＴａからなる群から選択された少なくとも１つを含む。金属含有領域２０Ｍは、第２金属元素の窒化物、及び、第２金属元素の窒化物の少なくともいずれかを含んでも良い。
【００１４】
金属含有領域２０Ｍは、例えば、スパッタまたはＣＶＤ（Chemical Vapor Deposition）などにより形成できる。ＣＶＤは、ＡＬＤ（Atomic Layer Deposition）を含む。
【００１５】
この例では、第２電極２０は、窒素含有領域２０Ｎをさらに含む。窒素含有領域２０Ｎは、半導体層２０Ｓの少なくとも一部と、金属含有領域２０Ｍの少なくとも一部と、の間に設けられる。窒素含有領域２０Ｎは、Ｓｉ及びＮを含む。後述するように、窒素含有領域２０Ｎは、島状または網状などでも良い。
【００１６】
さらに、この例では、第２電極２０は、導電層２２を含む。導電層２２は、例えば、半導体層２０Ｓとの間の良好な電気的接続を有する。
【００１７】
第１電極１０及び導電層２２には、例えば、ＴｉＮなどの導電性の材料が用いられる。第１電極１０及び導電層２２に用いられる材料の他の例については、後述する。
【００１８】
このような積層体ＳＢの抵抗は、変化する。この変化は、例えば、酸化物層３０の抵抗の変化により生じる。積層体ＳＢにおいて、抵抗が互いに異なる複数の状態が存在する。この複数の状態について説明する。
【００１９】
図１（ａ）は、第１状態ＳＴ１の例を示す。図１（ｂ）は、第２状態ＳＴ２の例を示す。第１状態ＳＴ１は、第１電流Ｉ１を積層体ＳＢに流して得られる。第１電流Ｉ１は、第２電極２０から第１電極１０に向かう電流である。第２状態ＳＴ２は、第２電流Ｉ２を積層体ＳＢに流して得られる。第２電流Ｉ２は、第１電極１０から第２電極２０に向かう電流である。第１状態ＳＴ１を形成する動作（第１電流Ｉ１を積層体ＳＢに流す動作）は、例えば、セット動作に対応する。第２状態ＳＴ２を形成する動作（第２電流Ｉ２を積層体ＳＢに流す動作）は、例えば、リセット動作に対応する。
【００２０】
このような動作は、制御部７０により行われる。制御部７０は、例えば、第１配線ＬＮ１を介して第１電極１０と電気的に接続される。制御部７０は、例えば、第１配線ＬＮ１を介して第１電極１０と電気的に接続される。制御部７０は、例えば、第２配線ＬＮ２を介して第２電極２０と電気的に接続される。制御部７０により、第１電極１０の電位が第１電位Ｖ１に設定され、第２電極２０の電位が第２電位Ｖ２に設定される。第１電位Ｖ１及び第２電位Ｖ２を制御することで、上記の動作が実施される。
【００２１】
実施形態に係る記憶装置１１０においては、第１状態ＳＴ１における積層体ＳＢの第１抵抗Ｒ１は、第２状態ＳＴ２における積層体ＳＢの第２抵抗Ｒ２よりも低い。例えば、記憶装置１１０においては、バイポーラ動作が行われる。複数の抵抗状態が、記憶される情報に対応する。
【００２２】
実施形態において、金属含有領域２０Ｍは、例えば、電流を供給するための電極ではない。金属含有領域２０Ｍの厚さｔＭは比較的薄い。厚さｔＭは、Ｚ軸方向（第２電極２０から第１電極１０に向かう第１方向）に沿う金属含有領域２０Ｍの長さである。一方、窒素含有領域２０Ｎには、電流が流れることが可能である。例えば、窒素含有領域２０Ｎの厚さｔＮは比較的薄い。厚さｔＮは、Ｚ軸方向に沿う窒素含有領域２０Ｎの長さである。
【００２３】
このような構成を有する記憶装置１１０において、動作電流（セル電流）が小さくできることが分かった。以下、記憶装置１１０の特性の例について説明する。
【００２４】
図２は、第１の実施形態に係る記憶装置を例示する模式図である。  
図２は、記憶装置１１０の積層体ＳＢにおけるエネルギーバンド図である。  
図２に示すように、実施形態においては、金属含有領域２０Ｍが設けられる。これにより、半導体層２０Ｓと金属含有領域２０Ｍとの間の領域において、バンドオフセット２０Ｂが形成される。例えば、金属含有領域２０Ｍの電子捕獲確率は、半導体層２０Ｓ（例えばポリシリコン）の電子捕獲確率よりも高い。金属含有領域２０Ｍの仕事関数は、大きい。これにより、酸化物層３０（例えば酸化ハフニウム）において、低い電界強度で電流が流れ易くなる。例えば、セット動作により得られる第１状態ＳＴ１において、酸化物層３０の抵抗は低くなる。バンドオフセット２０Ｂにより、セット動作において酸化物層３０を流れる電子が半導体層２０Ｓに流れることが抑制される。これにより、動作電流（例えばセット後の電流）が小さくできる。
【００２５】
さらに、実施形態においては、第２電極２０において、ｎ形の半導体層２０Ｓが設けられる。これにより、例えば、セット動作において半導体層２０Ｓに空乏層２０ｄが形成される。この空乏層２０ｄにより、さらに動作電流が小さくできる。一方、逆方向の電流を流すリセット動作においては、空乏層２０ｄは形成されず良好な特性が維持できる。
【００２６】
このように、実施形態に係る記憶装置１１０においては、動作電流を小さくすることができる。
【００２７】
Ｉｒ、Ｐｔ及びＲｕにおいては、仕事関数が比較的大きい。このため、金属含有領域２０Ｍが、Ｉｒ、Ｐｔ及びＲｕの少なくともいずれかの金属元素を含む場合は、例えば、酸化物層３０を通過した電子が半導体層２０Ｓに到達することが、より抑制できる。これにより、動作電流を小さくする効果が大きい。金属含有領域２０Ｍがこれらの金属元素を含む場合は、例えば、低抵抗化に伴う過渡電流が、より小さくなる。
【００２８】
金属含有領域２０Ｍが、第１金属元素及び第２金属元素の少なくともいずれかの窒化物を含む場合、例えば、製造工程中の熱処理による酸化が抑制できる。これにより、例えば、動作電圧の上昇を抑制することができる。
【００２９】
第１金属元素においては、例えば、仕事関数が大きい。例えば、第１金属元素は、酸化しにくい。第１金属元素が酸化してたときに、その酸化物の抵抗は低い。
【００３０】
一方、第２金属元素においては、価格が安い。第２金属元素は、エッチング残留物が少なく、プロセス親和性が高い。
【００３１】
例えば、記憶装置１１０の形成において、積層体ＳＢが高温処理される場合がある。例えば、酸化物層３０が高温で形成される。例えば、Ｐｔの酸化耐性は、強い。実施形態において、金属含有領域２０ＭがＰｔを含む場合、金属含有領域２０Ｍが、高温処理などにより変化することが抑制できる。例えば、金属含有領域２０ＭがＰｔを含む場合、積層体ＳＢにおいて、電気的特性（例えば抵抗）が変化することが抑制できる。
【００３２】
一方、Ｉｒの酸化物、及び、Ｒｕの酸化物の導電性は、比較的低い。金属含有領域２０ＭがＩｒ及びＲｕの少なくともいずれかを含む場合、もし、金属含有領域２０Ｍにおいて酸化が生じた場合においても、低い導電性が維持できる。これにより、酸化が生じた場合の金属含有領域２０Ｍの抵抗の上昇が、抑制できる。
【００３３】
例えば、金属含有領域２０ＭがＲｕを含み、金属含有領域２０Ｍの厚さｔ３０が約１ｎｍの場合のセット電流（動作電流）は、この金属含有領域２０Ｍを設けない場合のセット電流の約９０％である。
【００３４】
金属含有領域２０Ｍの厚さｔ３０は、０．０５ｎｍ以上３ｎｍ未満であることが好ましい。厚さｔ３０は、１ｎｍ以下でも良い。金属含有領域２０Ｍは、島状または網状でも良い。
【００３５】
例えば、厚さｔＭは、酸化物層３０の厚さｔ３０（Ｚ軸方向に沿う酸化物層３０の長さ）よりも薄い（図１（ａ）参照）。厚さｔＭは、半導体層２０Ｓの厚さｔＳ（Ｚ軸方向に沿う半導体層２０Ｓの長さ）よりも薄い。
【００３６】
さらに、実施形態においては、金属含有領域２０Ｍ及び半導体層２０Ｓの間に窒素含有領域２０Ｎが設けられている。これにより、図２に示すように、金属含有領域２０Ｍ及び半導体層２０Ｓの間の領域に形成されるバンドオフセット２０Ｂが、窒素含有領域２０Ｎを設けない場合よりも大きくなる。これにより、酸化物層３０を流れる電子が半導体層２０Ｓに流れることが、さらに抑制される。これにより、動作電流（例えばセット後の電流）が、さらに小さくできる。
【００３７】
金属含有領域２０Ｍに含まれる金属元素が、例えば、拡散などにより半導体層２０Ｓ中に入ることが考えられる。このような場合には、図２に例示する空乏層２０ｄの幅が小さくなる。
【００３８】
窒素含有領域２０Ｎを設けることで、例えば、金属含有領域２０Ｍに含まれる金属元素が半導体層２０Ｓ中に入ることが、抑制できる。窒素含有領域２０Ｎは、例えば、ブロック機能を有しても良い。これにより、例えば、空乏層２０ｄを安定して形成でき、動作電流を安定して小さくできる。
【００３９】
実施形態において、例えば、窒素含有領域２０Ｎの厚さｔＮが過度に厚いと、電流が流れ難くなる。厚さｔＮは、例えば、酸化物層３０の厚さｔ３０よりも薄い（図１（ａ）参照）。厚さｔＮは、半導体層２０Ｓの厚さｔＳよりも薄い。厚さｔＮは、例えば、１ナノメートル（ｎｍ）以下である。厚さｔＮは、例えば、０．５ｎｍ未満である。厚さｔＮは、１原子層に対応する厚さ以下でも良い。これにより、窒素含有領域２０Ｎには、電流が流れることが可能である。既に説明したように、窒素含有領域２０Ｎは、島状または網状などでも良い。厚さｔＮは、Ｚ軸方向に沿う窒素含有領域２０Ｎの平均の長さである。
【００４０】
図３は、記憶装置の特性を例示するグラフ図である。  
図３は、半導体基板の上に、ＳｉＮ層、金属層及びＨｆＯ２層を順次この順番で形成した試料の表面のＸＰＳ（X-ray Photoelectron Spectroscopy）分析結果を例示している。半導体基板は、半導体層２０Ｓに対応する。ＳｉＮ層は、窒素含有領域２０Ｎに対応する。金属層は、金属含有領域２０Ｍに対応する。ＨｆＯ２層は、酸化物層３０に対応する。図２には、金属層の材料が、Ｔｉ（チタン）、Ｗ（タングステン）またはＲｕ（ルテニウム）であるときの結果が示されている。３種類の試料において、ＳｉＮ層（窒化物含有領域２０Ｎ）の厚さｔＮは、５ｎｍである。金属層（金属含有領域２０Ｍ）の厚さｔＭは、５ｎｍである。ＨｆＯ２層（酸化物層３０）の厚さｔ３０は、５ｎｍである。図３において、横軸は、熱処理温度Ｔｅｍｐ（℃）である。縦軸は、ＸＰＳにおける検出強度Ｉｎｔ（任意単位）である。
【００４１】
図３に示すように、金属層がＴｉである場合には、熱処理の温度Ｔｅｍｐが高いと、試料の表面（ＨｆＯ２層の表面）において、その金属（Ｔｉ）が検出される。金属層がＷである場合にも、熱処理の温度Ｔｅｍｐが高いと、試料の表面において、その金属（Ｗ）が検出される。Ｗの場合における検出強度Ｉｎｔ（量）は、Ｔｉの場合における検出量Ｉｎｔ（量）よりも低い。一方、金属層がＲｕである場合には、熱処理の温度Ｔｅｍｐが高くても、試料の表面においてその金属（Ｒｕ）の検出強度Ｉｎｔは実質的に０である。Ｒｕは、実質的に検出されない。
【００４２】
例えば、金属含有領域２０Ｍの金属元素としてＲｕを用いることで、金属元素が酸化物層３０を通過することが抑制されると考える。酸化物層３０における特性に与える悪影響が抑制されると考えられる。
【００４３】
図４は、記憶装置の特性を例示するグラフ図である。  
図４は、半導体基板の上に、ＳｉＮ層、Ｔｉ層及びＨｆＯ２層を順次この順番で形成した試料におけるリーク電流の測定結果を示している。半導体基板は、半導体層２０Ｓに対応する。ＳｉＮ層（窒化物含有領域２０Ｎ）の厚さｔＮは、５ｎｍである。Ｔｉ層（金属含有領域２０Ｍ）の厚さｔＭは、０．１ｎｍまたは３ｎｍである。ＨｆＯ２層（酸化物層３０）の厚さｔ３０は、６ｎｍである。図４において、横軸は、熱処理温度Ｔｅｍｐ（℃）である。縦軸は、リーク電流Ｉ１（任意単位）である。
【００４４】
図４に示すように、Ｔｉ層（金属含有領域２０Ｍ）の厚さｔＭが３ｎｍのときには、熱処理の温度Ｔｅｍｐが高いと、リーク電流Ｉ１が大きくなる。これに対して、厚さｔＭが０．１ｎｍのときは、リーク電流の増大が抑制される。
【００４５】
図５（ａ）及び図５（ｂ）は、第１の実施形態に係る別の記憶装置を例示する模式的断面図である。  
これらの図に示すように、本実施形態に係る別の記憶装置１１１においては、金属含有領域２０Ｍは、島状または網状である。金属含有領域２０Ｍは、Ｚ軸方向において、半導体層２０Ｓの一部と、酸化物層３０の一部との間に設けられる。これ以外は、記憶装置１１０と同様なので説明を省略する。
【００４６】
記憶装置１１１においても、バンドオフセット２０Ｂにより、セット動作において酸化物層３０を流れる電子が半導体層２０Ｓに流れることが抑制される。これにより、動作電流が小さくできる。さらに、空乏層２０ｄにより、さらに動作電流が小さくできる。
【００４７】
図６（ａ）及び図６（ｂ）は、第１の実施形態に係る別の記憶装置を例示する模式的断面図である。  
これらの図に示すように、本実施形態に係る別の記憶装置１１２においては、窒素含有領域２０Ｎは、島状または網状である。窒素含有領域２０Ｎは、Ｚ軸方向において、半導体層２０Ｓの一部と、金属含有領域２０Ｍの一部との間に設けられる。これ以外は、記憶装置１１０と同様なので説明を省略する。
【００４８】
記憶装置１１２においても、バンドオフセット２０Ｂにより、セット動作において酸化物層３０を流れる電子が半導体層２０Ｓに流れることが抑制される。これにより、動作電流が小さくできる。さらに、空乏層２０ｄにより、さらに動作電流が小さくできる。さらに、窒素含有領域２０Ｎが島状または網状であるため、例えば、窒素含有領域２０Ｎの抵抗が低くできる。これにより、例えば、動作電圧が低くできる。
【００４９】
実施形態において、金属含有領域２０Ｍ及び窒素含有領域２０Ｎの両方が島状または網状でもよい。
【００５０】
図７（ａ）及び図７（ｂ）は、第１の実施形態に係る別の記憶装置を例示する模式的断面図である。  
これらの図に示すように、本実施形態に係る別の記憶装置１１３においては、窒素含有領域２０Ｎが省略されている。これ以外は、記憶装置１１０と同様なので説明を省略する。
【００５１】
図８は、第１の実施形態に係る記憶装置を例示する模式図である。  
図８は、記憶装置１１３の積層体ＳＢにおけるエネルギーバンド図である。  
図８に示すように、実施形態においても、半導体層２０Ｓと金属含有領域２０Ｍとの間の領域において、バンドオフセット２０Ｂが形成される。バンドオフセット２０Ｂにより、セット動作において酸化物層３０を流れる電子が半導体層２０Ｓに流れることが抑制される。これにより、動作電流が小さくできる。さらに、空乏層２０ｄにより、さらに動作電流が小さくできる。
【００５２】
記憶装置１１３においては、窒素含有領域２０Ｎが設けられないため、窒素含有領域２０Ｎが設けられる場合に比べて、積層体ＳＢの抵抗を低くできる。例えば、動作電圧が低減できる。
【００５３】
記憶装置１１３においては、金属含有領域２０Ｍの少なくとも一部は、半導体層２０Ｓと接する。例えば、金属含有領域２０Ｍに含まれる金属元素と、半導体層２０Ｓに含まれるシリコンと、により、シリサイドが形成されても良い。
【００５４】
例えば、金属含有領域２０ＭがＴｉを含む場合、チタンシリサイドが形成されても良い。このシリサイドは、半導体層２０Ｓの上に金属含有領域２０Ｍとなる膜を形成し、その後に熱処理を行うことなどにより形成される。シリサイドが形成されと、例えば、接触抵抗が低下する。シリサイドが形成されると、例えば、熱安定性が向上する。シリサイドが形成されると、例えば、耐酸化性が向上する。
【００５５】
例えば、半導体層２０Ｓの上に金属含有領域２０Ｍとなる膜（例えばＴｉ膜）を形成し、熱処理をしてシリサイドを形成した後に、酸化物層３０を形成しても良い。もし、上記の膜（例えばＴｉ）の形成の後に熱処理を行わないで酸化物層３０を形成すると、金属酸化物（Ｔｉの酸化物）が生じ易くなり、シリサイドが生じ難くなる。
【００５６】
図９（ａ）及び図９（ｂ）は、第１の実施形態に係る別の記憶装置を例示する模式的断面図である。  
これらの図に示すように、本実施形態に係る別の記憶装置１１４においては、金属含有領域２０Ｍは、島状または網状である。金属含有領域２０Ｍは、Ｚ軸方向において、半導体層２０Ｓの一部と、酸化物層３０の一部との間に設けられる。これ以外は、記憶装置１１３と同様なので説明を省略する。
【００５７】
記憶装置１１４においても、バンドオフセット２０Ｂにより、セット動作において酸化物層３０を流れる電子が半導体層２０Ｓに流れることが抑制される。これにより、動作電流が小さくできる。さらに、空乏層２０ｄにより、さらに動作電流が小さくできる。
【００５８】
本実施形態において、酸化物層３０の厚さｔ３は、例えば、２ｎｍ以上７ｎｍ以下である。厚さｔ３が２ｎｍ未満の場合は、例えば、電圧を印加しない初期状態から抵抗が低く、抵抗が実質的に変化しない場合がある。厚さｔ３が７ｎｍを超えると、例えば、低抵抗化する電圧が過度に高くなる。厚さｔ３が７ｎｍを超えると、低抵抗化しても抵抗変化後の抵抗が低くなる場合場合がある。厚さｔ３が２ｎｍ以上７ｎｍ以下の場合に、例えば、良好な抵抗変化特性が得られる。
【００５９】
本実施形態において、酸化物層３０は、例えば、金属酸化物（例えば遷移金属酸化物）を含む。酸化物層３０に含まれる金属（遷移金属を含む）は、例えば、ハフニウム（Ｈｆ）、クロム（Ｃｒ）、タングステン（Ｗ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、トリウム（Ｔｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、錫（Ｓｎ）、鉛（Ｐｂ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）の少なくともいずれかを含む。酸化物層３０は、例えば、金属酸化物層である。
【００６０】
酸化物層３０は、例えば、希土類元素の酸化物を含んでも良い。この希土類元素は、例えば、周期律表において、ランタン（Ｌａ）からルテチウム（Ｌｕ）までの元素である。
【００６１】
第１電極１０及び導電層２２の少なくともいずれかは、例えば、Ｐｔ、Ａｕ、Ａｇ、ＴｉＡｌＮ、ＳｒＲｕＯ、Ｒｕ、ＲｕＮ、Ｉｒ、Ｃｏ、Ｔｉ、ＴｉＮ、ＴａＮ、ＬａＮｉＯ、Ａｌ、ＰｔＩｒＯｘ、ＰｔＲｈＯｘ、及び、Ｗの少なくともいずれかを含む。第１電極１０及び導電層２２の少なくともいずれかは、Ｒｈを含むと、ＴａＡｌＮを含む膜と、を含む積層膜を含んでも良い。
【００６２】
（第２の実施形態）  
図１０（ａ）及び図１０（ｂ）は、第２の実施形態に係る記憶装置を例示する模式的断面図である。  
図１０（ａ）及び図１０（ｂ）に示すように、実施形態に係る記憶装置１２０も、積層体ＳＢを含む。積層体ＳＢは、第１電極１０、第２電極２０及び酸化物層３０を含む。酸化物層３０は、第１電極１０及び第２電極２０の間に設けられる。本実施形態においても、第２電極２０は、半導体層２０Ｓ、及び、金属含有領域２０Ｍを含む。本実施形態においては、半導体層２０Ｓは、ｐ形である。半導体層２０Ｓは、例えば、ｐ形のポリシリコンなどを含む。半導体層２０Ｓは、例えば、シリコンを含む。半導体層２０Ｓは、さらにボロン（不純物）を含む。これ以外は、記憶装置１１０と同様なので説明を省略する。
【００６３】
本実施形態においても、積層体ＳＢの抵抗は、変化する。図１０（ａ）は、第１状態ＳＴ１の例を示す。図１０（ｂ）は、第２状態ＳＴ２の例を示す。第１状態ＳＴ１は、第２電極２０から第１電極１０に向かう第１電流Ｉ１を積層体ＳＢに流して得られる。第２状態ＳＴ２は、第１電極１０から第２電極２０に向かう第２電流Ｉ２を積層体ＳＢに流して得られる。
【００６４】
記憶装置１２０においては、第１状態ＳＴ１における積層体ＳＢの第１抵抗Ｒ１は、第２状態ＳＴ２における積層体ＳＢの第２抵抗Ｒ２よりも高い。記憶装置１２０においては、第１状態ＳＴ１を形成する動作（第１電流Ｉ１を積層体ＳＢに流す動作）は、例えば、リセット動作に対応する。第２状態ＳＴ２を形成する動作（第２電流Ｉ２を積層体ＳＢに流す動作）は、例えば、セット動作に対応する。
【００６５】
このように、記憶装置１２０においては、セット動作において流れる電流の方向は、記憶装置１１０のそれとは逆である。記憶装置１２０においては、リセット動作において流れる電流の方向は、記憶装置１１０のそれとは逆である。
【００６６】
記憶装置１２０においても、動作電流（セル電流）が小さくできる。
【００６７】
図１１は、第２の実施形態に係る記憶装置を例示する模式図である。  
図１１は、記憶装置１２０の積層体ＳＢにおけるエネルギーバンド図である。  
図１１に示すように、実施形態においては、金属含有領域２０Ｍが設けられる。これにより、酸化物層３０と金属含有領域２０Ｍとの間の領域において、バンドオフセット２０Ｂが形成される。さらに、本実施形態においては、第２電極２０において、ｐ形の半導体層２０Ｓが設けられる。これにより、例えば、セット動作において半導体層２０Ｓに空乏層２０ｄが形成される。半導体層２０ａに流れる電流は、空乏層２０ｄで制限される。空乏層２０ｄを通過した電子は、金属含有領域２０Ｍにより形成されたバンドオフセット２０Ｂにより、酸化物層３０へ流れることが抑制される。このため、動作電流が小さくなる。一方、逆方向の電流を流すリセット動作においては、空乏層２０ｄは形成されず良好な特性が維持できる。
【００６８】
このように、実施形態に係る記憶装置１２０においても、動作電流を小さくすることができる。
【００６９】
さらに、記憶装置１２０においては、金属含有領域２０Ｍ及び半導体層２０Ｓの間に窒素含有領域２０Ｎが設けられている。窒素含有領域２０Ｎ（例えばＳｉＮ）の高いバンドキャップにより、半導体層２０Ｓを通過した電子の移動が抑制される。これにより、半導体層２０Ｓを流れる電子が酸化物層３０に流れることが、さらに抑制される。これにより、動作電流が、さらに小さくできる。
【００７０】
例えば、セット動作により酸化物層３０が高抵抗状態から低抵抗状態に変化する。実施形態においては、空乏層２０ｄ及びバンドオフセット２０Ｂが設けられる。これにより、酸化物層３０が高抵抗状態から低抵抗状態に変化したときに流れる電流が小さくできる。セット後に半導体層２０Ｓに流れる電流が小さくなる。このため、酸化物層３０に流れる電流も小さくなる。これにより、動作電流が小さくできる。
【００７１】
窒素含有領域２０Ｎを設けることで、例えば、金属含有領域２０Ｍに含まれる金属元素が半導体層２０Ｓ中に拡散することが、抑制できる。これにより、例えば、空乏層２０ｄを安定して形成でき、動作電流を安定して小さくできる。
【００７２】
本実施形態において、厚さｔＮは、例えば、酸化物層３０の厚さｔ３０よりも薄い（図１０（ａ）参照）。厚さｔＮは、半導体層２０Ｓの厚さｔＳよりも薄い。厚さｔＮは、例えば、１ｎｍ以下である。厚さｔＮは、例えば、０．５ｎｍ未満である。厚さｔＮは、１原子層に対応する厚さ以下でも良い。窒素含有領域２０Ｎには、電流が流れることが可能である。窒素含有領域２０Ｎは、島状または網状などでも良い。厚さｔＮは、Ｚ軸方向に沿う窒素含有領域２０Ｎの平均の長さである。
【００７３】
図１２（ａ）及び図１２（ｂ）は、第２の実施形態に係る別の記憶装置を例示する模式的断面図である。  
実施形態に係る別の記憶装置１２１においては、金属含有領域２０Ｍは、島状または網状である。金属含有領域２０Ｍは、Ｚ軸方向において、半導体層２０Ｓの一部と、酸化物層３０の一部との間に設けられる。これ以外は、記憶装置１２０と同様なので説明を省略する。
【００７４】
図１３（ａ）及び図１３（ｂ）は、第２の実施形態に係る別の記憶装置を例示する模式的断面図である。  
本実施形態に係る別の記憶装置１２２においては、窒素含有領域２０Ｎは、島状または網状である。窒素含有領域２０Ｎは、Ｚ軸方向において、半導体層２０Ｓの一部と、金属含有領域２０Ｍの一部との間に設けられる。これ以外は、記憶装置１２０と同様なので説明を省略する。
【００７５】
記憶装置１２１及び１２２においても、セット動作により酸化物層３０が高抵抗状態から低抵抗状態に変化する。実施形態においては、空乏層２０ｄ及びバンドオフセット２０Ｂが設けられる。これにより、酸化物層３０が高抵抗状態から低抵抗状態に変化したときに流れる電流が小さくでき、動作電流が小さくできる。
【００７６】
記憶装置１２２においては、窒素含有領域２０Ｎが島状または網状であるため、例えば、窒素含有領域２０Ｎの抵抗が低くできる。これにより、例えば、動作電圧が低くできる。本実施形態において、金属含有領域２０Ｍ及び窒素含有領域２０Ｎの両方が島状または網状でもよい。
【００７７】
図１４（ａ）及び図１４（ｂ）は、第２の実施形態に係る別の記憶装置を例示する模式的断面図である。  
本実施形態に係る別の記憶装置１２３においては、窒素含有領域２０Ｎが省略されている。これ以外は、記憶装置１１０と同様なので説明を省略する。
【００７８】
図１５は、第２の実施形態に係る記憶装置を例示する模式図である。  
図１５は、記憶装置１２３の積層体ＳＢにおけるエネルギーバンド図である。  
図１５に示すように、実施形態においても、酸化物層３０と金属含有領域２０Ｍとの間の領域において、バンドオフセット２０Ｂが形成される。セット動作により酸化物層３０が高抵抗状態から低抵抗状態に変化する。実施形態においては、空乏層２０ｄ及びバンドオフセット２０Ｂが設けられる。これにより、酸化物層３０が高抵抗状態から低抵抗状態に変化したときに流れる電流が小さくでき、動作電流が小さくできる。
【００７９】
記憶装置１２３においては、窒素含有領域２０Ｎが設けられないため、窒素含有領域２０Ｎが設けられる場合に比べて、積層体ＳＢの抵抗を低くできる。例えば、動作電圧が低減できる。
【００８０】
記憶装置１２３においては、金属含有領域２０Ｍの少なくとも一部は、半導体層２０Ｓと接する。例えば、金属含有領域２０Ｍに含まれる金属元素と、半導体層２０Ｓに含まれるシリコンと、により、シリサイドが形成されても良い。
【００８１】
図１６（ａ）及び図１６（ｂ）は、第２の実施形態に係る別の記憶装置を例示する模式的断面図である。  
本実施形態に係る別の記憶装置１２４においては、金属含有領域２０Ｍは、島状または網状である。金属含有領域２０Ｍは、Ｚ軸方向において、半導体層２０Ｓの一部と、酸化物層３０の一部との間に設けられる。これ以外は、記憶装置１２３と同様なので説明を省略する。
【００８２】
記憶装置１２４においても、バンドオフセット２０Ｂにより、セット動作において半導体層２０Ｓを流れる電子が酸化物層３０に流れることが抑制される。これにより、動作電流が小さくできる。さらに、空乏層２０ｄにより、さらに動作電流が小さくできる。
【００８３】
記憶装置１２４においても、空乏層２０ｄ及びバンドオフセット２０Ｂが設けられる。これにより、酸化物層３０が高抵抗状態から低抵抗状態に変化したときに流れる電流が小さくできる。セット後に半導体層２０Ｓに流れる電流が小さくなる。このため、酸化物層３０に流れる電流も小さくなる。これにより、動作電流が小さくできる。
【００８４】
第２の実施形態に係る記憶装置において、第１電極１０、酸化物層３０、金属含有領域２０Ｍ、窒素含有領域２０Ｎ及び導電層２２には、第１の実施形態に関して説明した材料を用いることができる。
【００８５】
（第３の実施形態）  
本実施形態に係る記憶装置１３０は、例えば、クロスポイント形の記憶装置である。  
図１７は、第３の実施形態に係る記憶装置を例示する模式的斜視図である。  
図１７に示すように、本実施形態に係る記憶装置１３０は、第１配線ＬＮ１、第２配線ＬＮ２及び積層体ＳＢを含む。この積層体ＳＢには、第１及び第２の実施形態に係る任意の積層体ＳＢ及びその変形が適用できる。  
第１配線ＬＮ１は、例えば、Ｙ軸方向に延びる。第２配線ＬＮ２は、Ｘ軸方向に延びる。これらの配線が交差する位置に、メモリ要素ＭＥが設けられる。メモリ要素ＭＥは、積層体ＳＢを含む。
【００８６】
この例では、メモリ要素ＭＥは、整流素子ＤＥ（例えばダイオード）をさらに含む。整流素子ＤＥは、積層体ＳＢと直列に接続される。整流素子ＤＥの順方向は、例えば、積層体ＳＢにおけるセット電流の方向に対応する。整流素子ＤＥは、書き込み・読み出し時における回り込み電流(sneak current)を抑制する。
【００８７】
図１８は、第３の実施形態に係る記憶装置を例示する模式的斜視図である。  
図１８に示すように、本実施形態に係る記憶装置２１０においては、基板ＳＵＢが設けられる。基板ＳＵＢの主面に対して並行な平面がＸ−Ｙ平面に対応する。
【００８８】
記憶装置２１０において、基板ＳＵＢの主面の上に、複数のワード線（ワード線ＷＬｉ−１、ＷＬｉ、ＷＬｉ＋１など）、及び、複数のヒット線（ビット線ＢＬｊ−１、ＢＬｊ、ＢＬｊ＋１など）が、設けられる。上記において、添え字ｉ及び添え字ｊは、任意である。ワード線の数及びビット線の数は、任意である。ワード線は、例えば、第２配線ＬＮ２に対応する。ビット線は、第１配線ＬＮ１に対応する。
【００８９】
複数のワード線は、例えば、互いに平行である。複数のビット線は、例えば、互いに平行である。複数のワード線は、複数のビット線と、非平行である。この例では、ワード線は、Ｘ軸方向に延びる。ビット線は、Ｙ軸方向に延びる。ワード線とビット線との間にメモリ要素ＭＥが設けられる。
【００９０】
図１９は、第３の実施形態に係る記憶装置を例示する模式図である。  
図１９に示すように、例えば、ワード線ＷＬｉ−１、ＷＬｉ、ＷＬｉ＋１の一端は、ＭＯＳトランジスタＲＳＷを介して、ワード線ドライバＤＲＶ１と接続される。ＭＯＳトランジスタＲＳＷは、例えば、選択スイッチである。ワード線ドライバＤＲＶ１は、例えば、デコーダ機能を有する。
【００９１】
ビット線ＢＬｊ−１、ＢＬｊ、ＢＬｊ＋１の一端は、ＭＯＳトランジスタＣＳＷを介して、ビット線ドライバＤＲＶ２と接続される。ＭＯＳトランジスタＣＳＷは、例えば、選択スイッチである。ビット線ドライバＤＲＶ２は、例えば、デコーダ機能及び読み出し機能を有する。
【００９２】
ＭＯＳトランジスタＲＳＷのゲートには、ワード線（ロウ）を選択するための選択信号Ｒｉ−１、Ｒｉ、Ｒｉ＋１が入力される。ＭＯＳトランジスタＣＳＷのゲートには、ビット線（カラム）を選択するための選択信号Ｃｉ−１、Ｃｉ、Ｃｉ＋１が入力される。
【００９３】
メモリ要素ＭＥは、ワード線ＷＬｉ−１、ＷＬｉ、ＷＬｉ＋１と、ビット線ＢＬｊ−１、ＢＬｊ、ＢＬｊ＋１と、が互いに対向する交差部に配置される。
【００９４】
図２０及び図２１は、第３の実施形態に係る別の記憶装置の構成を例示する模式的斜視図である。  
図２０及び図２１に示すように、本実施形態に係る記憶装置２１１及び２１２においては、複数の構造体が設けられる。構造体は、ワード線、ビット線、及び、それらの間に設けられたメモリ要素ＭＥを含む。このような複数の積層構造体が、Ｚ軸方向に沿って積層される。これにより、３次元構造の記憶装置が形成される。
【００９５】
記憶装置２１０、２１１、２１２において、ワード線ドライバＤＲＶ１及びビット線ドライバＤＲＶ２は、例えば、制御部７０に含まれる。制御部７０は、ＭＯＳトランジスタＲＳＷ及びＭＯＳトランジスタＣＳＷの少なくともいずれかをさらに含んでも良い。制御部７０は、ワード線ＷＬｉ及びビット線ＢＬｊを介して、積層体ＳＢへの電圧の印加、及び、積層体ＳＢへの電流の通電、の少なくともいずれかを行う。これにより、積層体ＳＢの状態が変化し、情報が書き込まれる。例えば、制御部７０は、積層体ＳＢに電圧を印加して積層体ＳＢに変化を発生させて情報を書き込む。制御部７０は、書き込んだ情報を読み出すことができる。また、消去を行うことができる。
【００９６】
記憶装置２１０、２１１及び２１２においても、動作電流が低減可能な記憶装置が提供できる。
【００９７】
実施形態によれば、動作電流が低減可能な記憶装置が提供できる。
【００９８】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
【００９９】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、記憶装置に含まれる第１電極、第２電極、酸化物層、半導体層、金属含有領域、窒素含有領域及び導電層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
【０１００】
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０１０１】
その他、本発明の実施の形態として上述した記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１０２】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０１０３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１０４】
１０…第１電極、  ２０…第２電極、  ２０Ｂ…バンドオフセット、  ２０Ｍ…金属含有領域、  ２０Ｎ…窒素含有領域、  ２０Ｓ…半導体層、  ２０ｄ…空乏層、  ２２…導電層、  ３０…酸化物層、  ７０  制御部、  １１０〜１１４、１２０〜１２４、１３０、２１０〜２１２…記憶装置、  ＢＬｊ…ビット線、  ＣＳＷ…ＭＯＳトランジスタ、  Ｃｉ…選択信号、  ＤＥ…整流素子、  ＤＲＶ１…ワード線ドライバ、  ＤＲＶ２…ビット線ドライバ、  Ｉ１、Ｉ２…第１、第２電流、  ＬＮ１、ＬＮ２…第１、第２配線、  ＭＥ…メモリ要素、  Ｒ１、Ｒ２…第１、第２抵抗、  ＲＳＷ…ＭＯＳトランジスタ、  Ｒｉ…選択信号、  ＳＢ…積層体、  ＳＴ１、ＳＴ２…第１、第２状態、  ＳＵＢ…基板、  Ｖ１、Ｖ２…第１、第２電位、  ＷＬｉ…ワード線、  ｔ３０…厚さ、  ｔＭ…厚さ、  ｔＮ…厚さ、  ｔＳ…厚さ
【図１】
2018006696.tif 000003
【図２】
2018006696.tif 000004
【図３】
2018006696.tif 000005
【図４】
2018006696.tif 000006
【図５】
2018006696.tif 000007
【図６】
2018006696.tif 000008
【図７】
2018006696.tif 000009
【図８】
2018006696.tif 000010
【図９】
2018006696.tif 000011
【図１０】
2018006696.tif 000012
【図１１】
2018006696.tif 000013
【図１２】
2018006696.tif 000014
【図１３】
2018006696.tif 000015
【図１４】
2018006696.tif 000016
【図１５】
2018006696.tif 000017
【図１６】
2018006696.tif 000018
【図１７】
2018006696.tif 000019
【図１８】
2018006696.tif 000020
【図１９】
2018006696.tif 000021
【図２０】
2018006696.tif 000022
【図２１】
2018006696.tif 000023
【手続補正書】
【提出日】平成29年7月24日(2017.7.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に設けられた酸化物層と、
を含む積層体を備え、
前記第２電極は、
ｎ形の半導体層と、
前記半導体層の少なくとも一部と前記酸化物層の少なくとも一部との間に設けられ、第１金属元素及び第２金属元素の少なくとも１つを含む金属含有領域と、
を含み、
前記第１金属元素は、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｕ、Ｒｅ及びＯｓからなる群から選択された少なくとも１つを含み、
前記第２金属元素は、Ｔｉ、Ｗ、Ｍｏ及びＴａからなる群から選択された少なくとも１つを含み、
前記積層体は、前記第２電極から前記第１電極に向かう第１電流を前記積層体に流して得られる第１状態と、前記第１電極から前記第２電極に向かう第２電流を前記積層体に流して得られる第２状態と、を有し、
前記第１状態における前記積層体の第１抵抗は、前記第２状態における前記積層体の第２抵抗よりも低い、記憶装置。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項６
【補正方法】変更
【補正の内容】
【請求項６】
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に設けられた酸化物層と、
を備え、
前記第２電極は、
ｐ形の半導体層と、
前記半導体層と前記酸化物層との間に設けられ、第１金属元素及び第２金属元素の少なくとも１つを含む金属含有領域と、
を含み、
前記第１金属元素は、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｕ、Ｒｅ及びＯｓからなる群から選択された少なくとも１つを含み、
前記第２金属元素は、Ｔｉ、Ｗ、Ｍｏ及びＴａからなる群から選択された少なくとも１つを含み、
前記積層体は、前記第２電極から前記第１電極に向かう第１電流を前記積層体に流して得られる第１状態と、前記第１電極から前記第２電極に向かう第２電流を前記積層体に流して得られる第２状態と、を有し、
前記第１状態における前記積層体の第１抵抗は、前記第２状態における前記積層体の第２抵抗よりも高い、記憶装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
本発明の実施形態によれば、記憶装置は、積層体を含む。前記積層体は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられた酸化物層と、を含む。前記第２電極は、ｎ形の半導体層と、前記半導体層の少なくとも一部と前記酸化物層の少なくとも一部との間に設けられ、第１金属元素及び第２金属元素の少なくとも１つを含む金属含有領域と、を含む。前記第１金属元素は、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｕ、Ｒｅ及びＯｓからなる群から選択された少なくとも１つを含む。前記第２金属元素は、Ｔｉ、Ｗ、Ｍｏ及びＴａからなる群から選択された少なくとも１つを含む。前記積層体は、前記第２電極から前記第１電極に向かう第１電流を前記積層体に流して得られる第１状態と、前記第１電極から前記第２電極に向かう第２電流を前記積層体に流して得られる第２状態と、を有す。前記第１状態における前記積層体の第１抵抗は、前記第２状態における前記積層体の第２抵抗よりも低い。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
金属含有領域２０Ｍは、第１金属元素及び第２金属元素の少なくとも１つを含む。第１金属元素は、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｕ、Ｒｅ及びＯｓからなる群から選択された少なくとも１つを含む。第２金属元素は、Ｔｉ、Ｗ、Ｍｏ及びＴａからなる群から選択された少なくとも１つを含む。金属含有領域２０Ｍは、第２金属元素の窒化物、及び、第２金属元素の窒化物の少なくともいずれかを含んでも良い。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
このような動作は、制御部７０により行われる。制御部７０は、例えば、第１配線ＬＮ１を介して第１電極１０と電気的に接続される。制御部７０は、例えば、第２配線ＬＮ２を介して第２電極２０と電気的に接続される。制御部７０により、第１電極１０の電位が第１電位Ｖ１に設定され、第２電極２０の電位が第２電位Ｖ２に設定される。第１電位Ｖ１及び第２電位Ｖ２を制御することで、上記の動作が実施される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
例えば、金属含有領域２０ＭがＲｕを含み、金属含有領域２０Ｍの厚さｔ３が約１ｎｍの場合のセット電流（動作電流）は、この金属含有領域２０Ｍを設けない場合のセット電流の約９０％である。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
金属含有領域２０Ｍの厚さｔＭは、０．０５ｎｍ以上３ｎｍ未満であることが好ましい。厚さｔＭは、１ｎｍ以下でも良い。金属含有領域２０Ｍは、島状または網状でも良い。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
例えば、厚さｔＭは、酸化物層３０の厚さｔ３（Ｚ軸方向に沿う酸化物層３０の長さ）よりも薄い（図１（ａ）参照）。厚さｔＭは、半導体層２０Ｓの厚さｔＳ（Ｚ軸方向に沿う半導体層２０Ｓの長さ）よりも薄い。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
実施形態において、例えば、窒素含有領域２０Ｎの厚さｔＮが過度に厚いと、電流が流れ難くなる。厚さｔＮは、例えば、酸化物層３０の厚さｔ３よりも薄い（図１（ａ）参照）。厚さｔＮは、半導体層２０Ｓの厚さｔＳよりも薄い。厚さｔＮは、例えば、１ナノメートル（ｎｍ）以下である。厚さｔＮは、例えば、０．５ｎｍ未満である。厚さｔＮは、１原子層に対応する厚さ以下でも良い。これにより、窒素含有領域２０Ｎには、電流が流れることが可能である。既に説明したように、窒素含有領域２０Ｎは、島状または網状などでも良い。厚さｔＮは、Ｚ軸方向に沿う窒素含有領域２０Ｎの平均の長さである。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
図３は、記憶装置の特性を例示するグラフ図である。  
図３は、半導体基板の上に、ＳｉＮ層、金属層及びＨｆＯ２層を順次この順番で形成した試料の表面のＸＰＳ（X-ray Photoelectron Spectroscopy）分析結果を例示している。半導体基板は、半導体層２０Ｓに対応する。ＳｉＮ層は、窒素含有領域２０Ｎに対応する。金属層は、金属含有領域２０Ｍに対応する。ＨｆＯ２層は、酸化物層３０に対応する。図２には、金属層の材料が、Ｔｉ（チタン）、Ｗ（タングステン）またはＲｕ（ルテニウム）であるときの結果が示されている。３種類の試料において、ＳｉＮ層（窒素含有領域２０Ｎ）の厚さｔＮは、５ｎｍである。金属層（金属含有領域２０Ｍ）の厚さｔＭは、５ｎｍである。ＨｆＯ２層（酸化物層３０）の厚さｔ３は、５ｎｍである。図３において、横軸は、熱処理温度Ｔｅｍｐ（℃）である。縦軸は、ＸＰＳにおける検出強度Ｉｎｔ（任意単位）である。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
図４は、記憶装置の特性を例示するグラフ図である。  
図４は、半導体基板の上に、ＳｉＮ層、Ｔｉ層及びＨｆＯ２層を順次この順番で形成した試料におけるリーク電流の測定結果を示している。半導体基板は、半導体層２０Ｓに対応する。ＳｉＮ層（窒素含有領域２０Ｎ）の厚さｔＮは、５ｎｍである。Ｔｉ層（金属含有領域２０Ｍ）の厚さｔＭは、０．１ｎｍまたは３ｎｍである。ＨｆＯ２層（酸化物層３０）の厚さｔ３は、６ｎｍである。図４において、横軸は、熱処理温度Ｔｅｍｐ（℃）である。縦軸は、リーク電流Ｉ１（任意単位）である。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
本実施形態において、酸化物層３０の厚さｔ３は、例えば、２ｎｍ以上７ｎｍ以下である。厚さｔ３が２ｎｍ未満の場合は、例えば、電圧を印加しない初期状態から抵抗が低く、抵抗が実質的に変化しない場合がある。厚さｔ３が７ｎｍを超えると、例えば、低抵抗化する電圧が過度に高くなる。厚さｔ３が７ｎｍを超えると、低抵抗化しても抵抗変化後の抵抗が低くなる場合がある。厚さｔ３が２ｎｍ以上７ｎｍ以下の場合に、例えば、良好な抵抗変化特性が得られる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
図１１は、第２の実施形態に係る記憶装置を例示する模式図である。  
図１１は、記憶装置１２０の積層体ＳＢにおけるエネルギーバンド図である。  
図１１に示すように、実施形態においては、金属含有領域２０Ｍが設けられる。これにより、酸化物層３０と金属含有領域２０Ｍとの間の領域において、バンドオフセット２０Ｂが形成される。さらに、本実施形態においては、第２電極２０において、ｐ形の半導体層２０Ｓが設けられる。これにより、例えば、セット動作において半導体層２０Ｓに空乏層２０ｄが形成される。半導体層２０Ｓに流れる電流は、空乏層２０ｄで制限される。空乏層２０ｄを通過した電子は、金属含有領域２０Ｍにより形成されたバンドオフセット２０Ｂにより、酸化物層３０へ流れることが抑制される。このため、動作電流が小さくなる。一方、逆方向の電流を流すリセット動作においては、空乏層２０ｄは形成されず良好な特性が維持できる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正の内容】
【００６９】
さらに、記憶装置１２０においては、金属含有領域２０Ｍ及び半導体層２０Ｓの間に窒素含有領域２０Ｎが設けられている。窒素含有領域２０Ｎ（例えばＳｉＮ）の高いバンドギャップにより、半導体層２０Ｓを通過した電子の移動が抑制される。これにより、半導体層２０Ｓを流れる電子が酸化物層３０に流れることが、さらに抑制される。これにより、動作電流が、さらに小さくできる。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
本実施形態において、厚さｔＮは、例えば、酸化物層３０の厚さｔ３よりも薄い（図１０（ａ）参照）。厚さｔＮは、半導体層２０Ｓの厚さｔＳよりも薄い。厚さｔＮは、例えば、１ｎｍ以下である。厚さｔＮは、例えば、０．５ｎｍ未満である。厚さｔＮは、１原子層に対応する厚さ以下でも良い。窒素含有領域２０Ｎには、電流が流れることが可能である。窒素含有領域２０Ｎは、島状または網状などでも良い。厚さｔＮは、Ｚ軸方向に沿う窒素含有領域２０Ｎの平均の長さである。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００８８
【補正方法】変更
【補正の内容】
【００８８】
記憶装置２１０において、基板ＳＵＢの主面の上に、複数のワード線（ワード線ＷＬｉ−１、ＷＬｉ、ＷＬｉ＋１など）、及び、複数のビット線（ビット線ＢＬｊ−１、ＢＬｊ、ＢＬｊ＋１など）が、設けられる。上記において、添え字ｉ及び添え字ｊは、任意である。ワード線の数及びビット線の数は、任意である。ワード線は、例えば、第２配線ＬＮ２に対応する。ビット線は、第１配線ＬＮ１に対応する。