(57)【要約】【課題】ｐ型のＳｉＣ基板の上面上に設けられた熱酸化膜における、ｐ型の高濃度半導体領域上の部分の局所的な荒れの低減と界面準位密度の低減とを両立できる。【解決手段】半導体装置の製造方法は、ｐ型の炭化珪素の半導体基板の上部にいずれもｎ型の第１主電極領域２及び第２主電極領域３を互いに離間して形成する工程と、半導体基板の上部に、１．０×１０１９ｃｍ−３以上の高濃度のｐ型の半導体領域を形成する工程と、半導体基板とゲート絶縁膜５との境界における炭素濃度が、半導体基板の炭化珪素の結晶中で測定される炭素濃度に対して半分となる位置の界面における窒素濃度が１．０×１０１６ｃｍ−３未満であるように、半導体基板への窒素の添加を抑制しつつ、半導体基板の上部で第１主電極領域２と第２主電極領域３との間にゲート絶縁膜５を形成する工程と、ゲート絶縁膜５の上に、ゲート電極６を設ける工程と、を含む。【選択図】図２
2018142657.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型の炭化珪素の半導体基板の上部に、いずれもｎ型の第１主電極領域及び第２主電極領域を互いに離間して形成する工程と、
前記半導体基板の上部に、１．０×１０１９ｃｍ−３以上の高濃度のｐ型の半導体領域を形成する工程と、
前記半導体基板とゲート絶縁膜との境界における炭素濃度が、前記半導体基板の炭化珪素の結晶中で測定される炭素濃度に対して半分となる位置の界面における窒素濃度が、１．０×１０１６ｃｍ−３未満であるように、前記半導体基板への窒素の添加を抑制しつつ、前記半導体基板の上部で前記第１主電極領域と前記第２主電極領域との間に前記ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に、ゲート電極を設ける工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記ゲート絶縁膜を形成する工程は、更に、前記界面におけるバリウム、ランタン、リン、ボロン、ナトリウム、塩素及びフッ素濃度が、いずれも１．０×１０１６ｃｍ−３未満であるように、前記半導体基板へのバリウム、ランタン、リン、ボロン、ナトリウム、塩素及びフッ素の添加を抑制しつつ行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ゲート絶縁膜を形成する工程は、
前記半導体基板の上に保護膜を形成した後、工程（ａ）を行って二酸化珪素膜を形成すること、を特徴とする請求項１又は２に記載の半導体装置の製造方法。
工程（ａ）：半導体基板を常圧未満の低酸素分圧雰囲気下で熱酸化する処理
【請求項４】
前記保護膜は、二酸化珪素膜であることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記保護膜を形成する工程は、工程（Ａ）又は工程（Ｂ）により行われることを特徴とする請求項４に記載の半導体装置の製造方法。
工程（Ａ）：半導体基板を常圧以上の高酸素分圧雰囲気下で熱酸化する処理
工程（Ｂ）：半導体基板の表面に二酸化珪素膜を堆積法により形成する処理
【請求項６】
前記工程（Ａ）における雰囲気中の酸素分圧は、１．０×１０３Ｐａ超であることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記半導体基板の上に保護膜を形成した後、更に、前記半導体基板の上部で前記第１主電極領域と前記第２主電極領域との間のゲート領域に設けられた保護膜を選択的に除去することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項８】
前記工程（ａ）の熱処理温度は、１３５０℃以上１８００℃以下であることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項９】
前記工程（ａ）の酸素分圧を、１．０×１０３Ｐａ以下に制御することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項１０】
ｐ型の炭化珪素の半導体基板と、
前記半導体基板の上部に、互いに離間して設けられたいずれもｎ型の第１主電極領域及び第２主電極領域と、
前記半導体基板の上部に設けられた、１．０×１０１９ｃｍ−３以上の高濃度のｐ型の半導体領域と、
前記半導体基板の上部で前記第１主電極領域と前記第２主電極領域との間に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたゲート電極と、を備え、
前記半導体基板と前記ゲート絶縁膜との境界における炭素濃度が、前記半導体基板の炭化珪素の結晶中で測定される炭素濃度に対して半分となる位置の界面において、
バンドギャップにおける伝導帯までの差が、０．２ｅＶ以上、０．６ｅＶ以下の範囲における平均界面準位密度が１．５×１０１２ｃｍ−２・ｅＶ−１未満であり、
前記界面における窒素濃度が、１．０×１０１６ｃｍ−３未満であることを特徴とする半導体装置。
【請求項１１】
更に、前記界面におけるバリウム、ランタン、リン、ボロン、ナトリウム、塩素及びフッ素濃度が、いずれも１．０×１０１６ｃｍ−３未満であることを特徴とする請求項１０に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）は、電力用半導体装置等のパワー半導体装置の製造に用いられる半導体材料として高い潜在的能力を持った材料である。しかしＳｉＣの半導体基板（以下、「ＳｉＣ基板」という。）上に形成した酸化膜とＳｉＣ基板との界面には高い界面準位密度が存在するため、ＳｉＣ基板を用いた半導体装置（ＳｉＣデバイス）のチャネル移動度が低くなる。そのためＳｉＣ基板における界面準位密度を低下させるための技術開発が行われている。
【０００３】
界面準位密度を低下できる技術の一つとして、高温雰囲気下での熱酸化処理が知られている。しかし二酸化珪素（ＳｉＯ２）等からなる熱酸化膜の酸化速度が速いため、熱酸化膜を所定の膜厚に制御するのが困難であるという問題がある。この問題に対し本発明者らは、熱酸化処理の際の高温雰囲気中の酸素濃度を低下させることで、界面準位密度の低減及び熱酸化膜の膜厚の制御性の向上が両立できることを見出した。具体的には、例えば１３５０℃程度以上の高温で、常圧未満の低酸素分圧雰囲気条件下で熱酸化処理を行われる。
【０００４】
しかし、この高温、低酸素濃度雰囲気下での熱酸化処理であっても、ｐ型のＳｉＣ基板の上部にイオン注入等により半導体領域の導電型を決める不純物を高濃度に導入して半導体領域を設けた半導体装置（半導体チップ）では、高濃度のｐ型の半導体領域上で熱酸化膜の表面が局所的に荒れることが判明した。そして、この局所的な表面荒れに起因して、半導体装置全体に亘って形成された熱酸化膜に、異常な膜厚ムラが生じた。
【０００５】
ＳｉＣ基板の表面荒れの改善に関する技術として、特許文献１には表面荒れを抑制する活性化アニールの方法が開示されている。具体的には、イオン注入により半導体領域が形成された基板上に、ＳｉＯ２からなる保護膜を形成する工程と、酸素原子（Ｏ）を含む雰囲気下で、１６００℃以上に加熱して、基板表面に熱酸化膜を形成する工程が開示されている。
【０００６】
また特許文献２には、界面準位密度の低減に関する技術として、ＳｉＣ基板とＳｉＣ基板の表面上の熱酸化膜との界面準位密度を低下させる技術が開示されている。具体的には、表面に２原子層以上の高さを有するステップ面が形成されたＳｉＣ基板と、ＳｉＣ基板表面に形成された酸化絶縁膜を含むＳｉＣ半導体素子を、酸素（Ｏ２）を含む雰囲気下に配置し、複数の設定温度をそれぞれ保って水素燃焼酸化処理を行う多段アニールが施される。
【０００７】
特許文献２では、ＳｉＣ基板の表面をなすステップ面は、シリコン（Ｓｉ）面から１度以上カットオフされた（０００１）テラス面と、テラス面に垂直な（１１−２０）面とで構成されている。特許文献２の技術では、結晶面によって最適な酸化条件が異なるため、テラス面のそれぞれに合わせた異なる条件で、再酸化のためのアニールを複数回行うことにより、界面準位密度Ｎｉｔを１．０９×１０１２ｃｍ−２に低下できるとされている。
【０００８】
しかし特許文献１の技術の場合、表面荒れを抑制する技術ではあるが、ｐ型のＳｉＣ基板の上部にｐ型の高濃度半導体領域を設けられた場合の技術的な検討が十分に行われていない。そのため特許文献１の技術をそのまま適用することができない。また特許文献２の技術の場合も、特許文献１の場合と同様に、ｐ型のＳｉＣ基板の上部にｐ型の高濃度半導体領域を設けられた場合の検討が十分に行われていない。
【０００９】
また特許文献２の技術は、熱処理を複数回行うことが前提であり、熱酸化処理を１回行う場合に有効かどうか不明である。また複数回の熱処理における複数の設定温度には、例えば８００℃の低温加熱が含まれている。そのため特許文献２の技術は、１３５０℃程度以上の高温の雰囲気下での熱酸化処理の場合にそのまま適用できない。
【００１０】
また特許文献２で用いられるＳｉＣ基板は、表面がステップ面であることが前提であるため、ＳｉＣ基板が平坦な表面を有する場合には適用できない。また特許文献２の水素燃焼酸化処理は雰囲気の温度を低下させるウェット酸化処理であるので、ドライ酸化処理で熱酸化膜を成膜する場合には適用できない。更に、ウェット酸化処理で成膜された熱酸化膜をゲート絶縁膜として用いる場合、半導体装置の閾値電圧（Ｖｔｈ）の変動幅が大きくなり、半導体装置の品質が低下する懸念がある。
【００１１】
また特許文献２では、得られた半導体装置のゲート酸化膜（絶縁膜）のＣ−Ｖ特性を示すＣ−Ｖカーブ図が提示され、カーブのレッジが深く、より明確であることを根拠として、界面準位密度が低下したと結論付けられている。しかし、Ｃ−Ｖ特性に関する通常の技術的観念に基づけば、逆にカーブのレッジが浅く、不明確な状態に近い方が、界面準位密度が低下する傾向であることが知られている。そのため特許文献２の技術の場合、界面準位密度の低下が成立するかどうかについて十分に検討する必要がある。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２０１２−１９０８６５号公報
【特許文献２】特許第３６９７２１１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明は上記した問題に着目して為されたものであって、ｐ型のＳｉＣ基板の上部に、ｐ型の高濃度半導体領域を設け、ＳｉＣ基板の上面に熱酸化膜を設けて半導体装置を製造する場合に、ｐ型のＳｉＣ基板の上面上に設けられた熱酸化膜における、ｐ型の高濃度半導体領域上の部分の局所的な荒れの低減と、界面準位密度の低減とを両立できる半導体装置及びこの半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、本発明に係る半導体装置の製造方法のある態様は、（ａ）ｐ型の炭化珪素の半導体基板の上部に、いずれもｎ型の第１主電極領域及び第２主電極領域を互いに離間して形成する工程と、（ｂ）半導体基板の上部に、１．０×１０１９ｃｍ−３以上の高濃度のｐ型の半導体領域を形成する工程と、（ｃ）半導体基板とゲート絶縁膜との境界における炭素濃度が、半導体基板の炭化珪素の結晶中で測定される炭素濃度に対して半分となる位置の界面における窒素濃度が、１．０×１０１６ｃｍ−３未満であるように、半導体基板への窒素の添加を抑制しつつ、半導体基板の上部で第１主電極領域と第２主電極領域との間にゲート絶縁膜を形成する工程と、（ｄ）ゲート絶縁膜の上に、ゲート電極を設ける工程と、を含むことを要旨とする。
【００１５】
また本発明に係る半導体装置のある態様は、（ｅ）ｐ型の炭化珪素の半導体基板と、（ｆ）半導体基板の上部に、互いに離間して設けられたいずれもｎ型の第１主電極領域及び第２主電極領域と、（ｇ）半導体基板の上部に設けられた、１．０×１０１９ｃｍ−３以上の高濃度のｐ型の半導体領域と、（ｈ）半導体基板の上部で第１主電極領域と第２主電極領域との間に設けられたゲート絶縁膜と、（ｉ）ゲート絶縁膜の上に設けられたゲート電極と、を備え、（ｊ）半導体基板とゲート絶縁膜との境界における炭素濃度が、半導体基板の炭化珪素の結晶中で測定される炭素濃度に対して半分となる位置の界面において、（ｋ）バンドギャップにおける伝導帯までの差が、０．２ｅＶ以上、０．６ｅＶ以下の範囲における平均界面準位密度が１．５×１０１２ｃｍ−２・ｅＶ−１未満であり、（ｌ）界面における窒素濃度が、１．０×１０１６ｃｍ−３未満であることを要旨とする。
【発明の効果】
【００１６】
本発明によれば、ｐ型のＳｉＣ基板の上面上に設けられた熱酸化膜における、ｐ型の高濃度半導体領域上の部分の局所的な荒れの低減と、界面準位密度の低減とを両立できる半導体装置及びこの半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態に係る半導体装置の構成の概略を模式的に示す断面図である。
【図２】本発明の実施の形態に係る半導体装置のＳｉＣ基板と熱酸化膜との界面中の濃度が制御される不純物元素の一例を説明する図である。
【図３】本発明の実施の形態に係る半導体装置の製造方法を図３（ａ）→図３（ｂ）→図３（ｃ）→図３（ｄ）の順に説明する工程断面図である。
【図４】本発明の実施の形態に係る半導体装置の実施例及び比較例のそれぞれで測定されたゲート絶縁膜の膜厚、平均界面準位密度及び最大電界効果移動度の最大値を示す図である。
【図５】第１の比較例に係る半導体装置の熱酸化膜の膜厚ムラを説明する断面図である。
【図６】第１の実施例に係る半導体装置及び第２の比較例に係る半導体装置のそれぞれの界面準位密度の値を示すグラフ図である。
【図７】第１の実施例と第２の比較例及び第３の比較例のそれぞれに係る半導体装置の平均界面準位密度を棒グラフで示す図である。
【発明を実施するための形態】
【００１８】
以下に本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１９】
また、以下の説明における「左右」や「上下」の方向は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。よって、例えば、紙面を９０度回転すれば「左右」と「上下」とは交換して読まれ、紙面を１８０度回転すれば「左」が「右」に、「右」が「左」になることは勿論である。
【００２０】
また本明細書及び添付図面においては、ｎやｐに付す＋や−は、＋及び−が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。またｎ＋とｎ＋のように同じ表記であっても、必ずしも同じ不純物濃度であることが示されている訳ではない。
【００２１】
本明細書において、「第１主電極領域」とは、電界効果トランジスタ（ＦＥＴ）や静電誘導トランジスタ（ＳＩＴ）においてソース領域又はドレイン領域のいずれか一方となる半導体領域を意味する。絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）においてはエミッタ領域又はコレクタ領域のいずれか一方となる半導体領域を、静電誘導サイリスタ（ＳＩサイリスタ）やゲートターンオフサイリスタ（ＧＴＯ）においてはアノード領域又はカソード領域のいずれか一方となる半導体領域を意味する。また「第２主電極領域」とは、ＦＥＴやＳＩＴにおいては上記第１主電極領域とはならないソース領域又はドレイン領域のいずれか一方となる半導体領域を、ＩＧＢＴにおいては上記第１主電極領域とはならないエミッタ領域又はコレクタ領域のいずれか一方となる領域を、ＳＩサイリスタやＧＴＯにおいては上記第１主電極領域とはならないアノード領域又はカソード領域のいずれか一方となる領域を意味する。
【００２２】
すなわち第１主電極領域がソース領域であれば、第２主電極領域はドレイン領域を意味し、第１主電極領域がエミッタ領域であれば、第２主電極領域はコレクタ領域を意味し、第１主電極領域がアノード領域であれば、第２主電極領域はカソード領域を意味する。以下の実施の形態では、絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ）を用いたパワー半導体装置に着目して説明するので、ソース領域を「第１主電極領域」、ドレイン領域を「第２主電極領域」と呼ぶ。
【００２３】
―半導体装置の構造―
本発明の実施の形態に係る半導体装置は、図１に示すように、ｐ型のＳｉＣ基板１と、ＳｉＣ基板１の上部にいずれもｎ型であって互いに離間して設けられた第１主電極領域２及び第２主電極領域３と、を備えるＭＯＳＦＥＴである。本発明の実施の形態に係る半導体装置は、ＳｉＣ基板１の上部に設けられた高濃度のｐ型のコンタクト領域４と、ＳｉＣ基板１の上部で第１主電極領域２と第２主電極領域３との間に設けられたゲート絶縁膜５と、を備える。ゲート絶縁膜５の上にはゲート電極６が設けられている。
【００２４】
本発明の実施の形態に係る半導体装置の第１主電極領域２、第２主電極領域３及びコンタクト領域４は、いずれもＳｉＣ基板１のＳｉ面である（０００１）面側に設けられている。第１主電極領域２はソース領域をなすと共に第２主電極領域３はドレイン領域をなし、ＳｉＣ基板１の上部における第１主電極領域２及び第２主電極領域３間の領域には、ゲート領域が形成される。
【００２５】
第１主電極領域２及び第２主電極領域３はいずれも高濃度のｎ型（ｎ＋）であり、例えばリン（Ｐ）等の不純物が導入されている。コンタクト領域４は高濃度のｐ型（ｐ＋）であり、例えばアルミニウム（Ａｌ）等の不純物が１．０×１０１９ｃｍ−３以上の高濃度で導入されている。コンタクト領域４は、本発明の「高濃度のｐ型の半導体領域」に相当する。第１主電極領域２、第２主電極領域３及びコンタクト領域４の上には、それぞれ対応する電極が設けられる。電極、並びに他の層間絶縁膜やパッシベーション膜等の図示は、説明の便宜のため省略する。
【００２６】
図１に示したように、コンタクト領域４を介してＳｉＣ基板１に所定の電圧を印加すると共に第１主電極領域２及び第２主電極領域３にもそれぞれ所定の電圧を印加した状態で、ゲート絶縁膜５を介してゲート電圧が印加されると、ゲート領域にチャネルが形成される。本発明の実施の形態に係る半導体装置においては、ＳｉＣ基板１上に設けられているゲート絶縁膜５の表面荒れを改善するために、ＳｉＣ基板１とゲート絶縁膜５との界面における、窒素（Ｎ）の濃度が意図的に制御されている。すなわち「不純物元素（表面荒れ抑制元素）」は、高温、低酸素分圧雰囲気下でＳｉＣ基板１に熱酸化処理を行う際、一定の濃度未満で界面に存在する場合には、熱酸化膜におけるコンタクト領域４上の部分に生じる局所的な荒れを抑制する。
【００２７】
尚、「界面」とは、ＳｉＣ基板１とゲート絶縁膜５との境界において、測定される炭素（Ｃ）濃度が、ＳｉＣ基板１の結晶中で測定されるＣ濃度に対して半分（１／２）となる位置を意味する。またＣ濃度は、例えば二次イオン質量分析法（Secondary Ion Mass Spectrometry，ＳＩＭＳ）で測定できる。
【００２８】
Ｎは、図２に示すように、界面における濃度が、１．０×１０１６ｃｍ−３未満に制御される不純物元素の一つである。図２中のバリウム（Ｂａ）、ランタン（Ｌａ）、Ｐ、ボロン（Ｂ）、ナトリウム（Ｎａ）、塩素（Ｃｌ）、フッ素（Ｆ）も、いずれも濃度が１．０×１０１６ｃｍ−３未満に制御される不純物元素である。本発明の実施の形態に係る半導体装置においては、Ｓｉ、Ｃ、Ｏ、水素（Ｈ）、Ａｌ以外の元素が不純物元素として設定されている。不純物元素の界面における濃度は、例えばＳＩＭＳで測定できる。
【００２９】
図２に示した不純物元素の幾つかは、通常の半導体装置の製造プロセス中で、所定の目的のために添加される場合がある。例えばＮは、通常、界面において正孔（ホール）トラップとして機能し正孔トラップ準位を増加させることが知られている。Ｂａ、Ｌａ、Ｐ、Ｂ、Ｎａの元素が添加されることでチャネル移動度が向上することが知られている。
【００３０】
また例えば、高温、低酸素分圧雰囲気下でＳｉＣ基板１に熱酸化処理を行って熱酸化膜を形成する場合、酸化レートは比較的遅くなるため、ＳｉＣの表面のＳｉが昇華し、熱酸化膜の形成と逆行するように膜そのものがエッチングされる場合がある。そのため、酸化レートを加速させる目的で、図２中に示した不純物元素のうち１個以上の元素を雰囲気中に添加する方法もある。
【００３１】
しかし本発明者らは、研究の結果、高温、低酸素分圧雰囲気下でＳｉＣ基板１に熱酸化処理を行う際には、図２に示したような不純物元素の濃度を積極的に低下させることにより、熱酸化膜におけるコンタクト領域４上の部分の局所的な荒れの低減と界面準位密度の低減との両立が可能になるという知見を得た。その結果、本発明の実施の形態に係る半導体装置では、バンドギャップにおける伝導帯までの差（Ｅｃ−Ｅ）が、０．２ｅＶ≦Ｅｃ−Ｅ≦０．６ｅＶの範囲において、平均界面準位密度として、１．５×１０１２ｃｍ−２・ｅＶ−１未満の値が実現された。
【００３２】
―半導体装置の製造方法―
次に、本発明の実施の形態に係る半導体装置の製造方法を、図３を参照して説明する。まず所定の厚みを有するＳｉＣ基板１を用意し、用意したＳｉＣ基板１の上部に例えばイオン注入法等を用いて、Ｐ等のｎ型を呈する不純物元素を、ソース領域及びドレイン領域として設定された位置に所定の深さをなすように注入する。
【００３３】
またＳｉＣ基板１の上部に、同様に例えばイオン注入法等を用いて、Ａｌ等のｐ型を呈する不純物元素を、コンタクト領域４として予定された位置に所定の深さをなすように注入する。そしてＳｉＣ基板１に活性化アニール処理を施して、イオン注入されたそれぞれの領域を活性化し、図３（ａ）に示すようにＳｉＣ基板１の上部に、ソース領域をなす第１主電極領域２、ドレイン領域をなす第２主電極領域３及びコンタクト領域４をそれぞれ設ける。
【００３４】
次に図３（ｂ）に示すように、ＳｉＣ基板１の上面上に、絶縁膜である保護膜７を成膜する。保護膜７は、ＳｉＣ基板１の上面を熱酸化処理して成膜してもよいし、或いは化学的気相成長（Chemical Vapor Deposition，ＣＶＤ）法等により成膜してもよい。保護膜７により、高濃度にイオン注入されることで形成されたコンタクト領域が、高温、低酸素分圧雰囲気に曝されない。
【００３５】
保護膜７の成膜処理に際しては、製造後の半導体装置の界面における不純物元素の濃度が１．０×１０１６ｃｍ−３未満に収まるように、ＳｉＣ基板１の上面への不純物元素の添加を抑制する。具体的には例えば、保護膜７を成膜する前に、成膜処理に用いられるチャンバの内側を予め充分に真空排気してＮの添加を抑制する。
【００３６】
特にＮは、大気中の存在比率が、図２中に示したＢａ等の他の元素より遥かに高く、半導体装置の製造プロセス中で比較的添加され易い元素である。そのため本発明の実施の形態に係る半導体装置では、Ｎの添加を積極的に抑制する。またＮａ、Ｃｌ、Ｆ等の元素は、製造プロセス中に行われるＳｉＣ基板１の洗浄処理用のガス等に含まれる場合が多い。そのため、ガス中に含まれる量を調整したり、ガスの使用時間を調整したりすることで、Ｎａ、Ｃｌ、Ｆの添加を抑制する。不純物元素の添加の抑制により、高濃度のコンタクト領域が、不純物元素に曝されることを防止する。
【００３７】
次に、真空排気したチャンバの内側を高温、低酸素分圧雰囲気に形成し、この雰囲気下にＳｉＣ基板１を配置して熱酸化処理を施し、図３（ｃ）に示すように、ＳｉＣ基板１と保護膜７との間に、熱酸化膜８を成膜する。
【００３８】
高温、低酸素分圧雰囲気下での熱処理温度Ｔは、１３５０℃≦Ｔ≦１８００℃以下が好ましい。熱処理温度Ｔが１３５０℃未満の場合、界面準位密度を充分に低下させることが難しくなる。また熱処理温度Ｔが１８００℃を超えると、熱酸化膜の品質が劣化する。熱処理温度Ｔが、１４００℃≦Ｔ≦１７００℃以下であれば、より好ましい。また高温、低酸素分圧雰囲気下での熱処理における酸素分圧は、１．０×１０３Ｐａ以下、すなわち酸素濃度１％以下に制御することが、界面準位密度を低減する効果がより大きくなるので好ましい。
【００３９】
熱酸化膜８の成膜処理の際、製造後の半導体装置の界面における不純物元素の濃度が１．０×１０１６ｃｍ−３未満に収まるように、ＳｉＣ基板１の上面への不純物元素の添加を抑制する。例えば低酸素分圧雰囲気を形成するために常圧の酸素雰囲気を希釈する場合には、大気中に多量に含まれる窒素（Ｎ２）ガスを敢えて使用せず、代わりにアルゴン（Ａｒ）等の希ガスを使用することでＮの添加を抑制する。また保護膜７の成膜処理の箇所で説明した場合と同様に、洗浄処理における調整方法を用いてＮａ、Ｃｌ、Ｆ等の添加を抑制できる。熱酸化膜８の成膜処理の際にも、不純物元素の添加の抑制により、高濃度のコンタクト領域が、不純物元素に曝されることを防止する。
【００４０】
次に図３（ｄ）に示すように、保護膜７及び熱酸化膜の２層構造の絶縁膜を、フォトリソグラフィ技術及びエッチング技術等によりパターニングし、ＳｉＣ基板１の上面上で第１主電極領域２及び第２主電極領域３間にゲート絶縁膜５として残存させる。
【００４１】
その後ＳｉＣ基板１の上面上で、例えばＡｌやニッケル（Ｎｉ）等を含む金属膜を成膜する。そして成膜した金属膜をフォトリソグラフィ技術及びエッチング技術等によりパターニングして、第１主電極領域２、第２主電極領域３及びコンタクト領域４に対応する電極をそれぞれ設ける。その後、ＳｉＣ基板１上に、層間絶縁膜やパッシベーション膜等を設けることにより、本発明の実施の形態に係る半導体装置を得ることができる。
【００４２】
尚、本発明の実施の形態に係る半導体装置の場合、製造プロセスにおいて、特許文献２で開示されたような、水素燃焼酸化処理等のウェット酸化処理が行われない。そのため本発明の実施の形態に係る半導体装置の熱酸化膜を、例えば赤外分光法（Infrared Spectroscopy，ＩＲ）で分析すれば、ウェット酸化処理に起因するヒドロキシ基（ＯＨ基）に対応する吸収信号は観察されない。
【００４３】
次に、本発明の実施の形態に係る半導体装置の製造方法について、特にＳｉ面上のＳｉＣトランジスタのゲート絶縁膜５としての酸化膜の形成工程を、作製条件を変化させて行った具体的な例を用いて説明する。
（１）第１の実施例
第１の実施例に係る半導体装置の製造方法では、工程（Ａ）を行ってＳｉＣ基板１の上面上に、保護膜７を成膜した後、更に工程（ａ）を行って、保護膜７とＳｉＣ基板１との間に熱酸化膜８を成膜し、保護膜７及び熱酸化膜８の２層構造のゲート絶縁膜５を形成した。
【００４４】
工程（Ａ）：酸素分圧が１．０×１０５Ｐａの雰囲気下において、１３００℃での熱処理を１５分行う。すなわち工程（Ａ）の圧力条件は、酸素濃度が１００％の常圧である。
工程（ａ）：酸素分圧が１．０×１０２Ｐａの雰囲気下において、１５００℃での熱処理を５分行う。すなわち工程（ａ）の圧力条件は、酸素濃度が０．１％の低圧である。
【００４５】
また工程（Ａ）を行うためのチャンバ内にＳｉＣ基板１を収納した後には、チャンバの内側を真空排気して、Ｎの添加を抑制した。また工程（Ａ）の後、工程（ａ）を行うための低圧酸素雰囲気を形成するために、工程（Ａ）で用いた常圧酸素雰囲気中に、Ａｒ等の希ガスを所定量混合して希釈することにより、Ｎの添加を抑制した。
【００４６】
（２）第２の実施例
第２の実施例に係る半導体装置の製造方法では、工程（Ｂ）によって、ＳｉＣ基板１の上面上に、保護膜７を成膜した後、更に工程（ａ）を行って、保護膜７とＳｉＣ基板１との間に熱酸化膜８を成膜し、保護膜７及び熱酸化膜８の２層構造のゲート絶縁膜５を形成した。すなわち第２の実施例に係る半導体装置の製造方法は、第１の実施例における工程（Ａ）の代わりに工程（Ｂ）を行う点が第１の実施例の場合と異なる。
【００４７】
工程（Ｂ）：４００℃における熱ＣＶＤ法によりＳｉＯ２膜形成処理を５分行う。
工程（ａ）：酸素分圧が１．０×１０２Ｐａの雰囲気下において、１５００℃での熱処理を５分行う。
工程（Ｂ）では、原料ガスとしての酸素を含む高温の雰囲気中で、シラン（ＳｉＨ４）を熱で分解し、ＳｉＯ２膜を成膜した。また酸素雰囲気の形成におけるキャリアガスとして、Ａｒを用いることにより、Ｎの添加を抑制した。第２の実施例に係る半導体装置の製造方法における他の工程については、第１の実施例の場合と同様であるため、重複説明を省略する。
【００４８】
（３）第１の比較例
第１の比較例に係る半導体装置の製造方法では、保護膜７を成膜することなく、第１の実施例で説明した工程（ａ）の熱処理条件のみによって、ＳｉＣ基板１の表面上に熱酸化膜からなる１層構造のゲート絶縁膜５を形成した。すなわち第１の比較例に係る半導体装置の製造方法は、第１の実施例における工程（Ａ）を行わずに、工程（ａ）のみを行う点が第１の実施例の場合と異なる。またＮ等の不純物元素の添加を抑制しなかった。第１の比較例に係る半導体装置の製造方法における他の工程については、第１の実施例の場合と同様であるため、重複説明を省略する。
【００４９】
（４）第２の比較例
第２の比較例に係る半導体装置の製造方法では、第１の実施例で説明した工程（ａ）の熱処理条件で成膜された熱酸化膜を成膜することなく、工程（Ａ１）の熱処理条件で成膜された保護膜７のみからなる１層構造のゲート絶縁膜５を形成した。
【００５０】
工程（Ａ１）：酸素分圧が１．０×１０５Ｐａの雰囲気下において、１３００℃での熱処理を２０分行う。
第１の実施例における工程（Ａ）では熱処理時間が１５分であった。一方、第２の比較例における工程（Ａ１）では、熱処理時間を更に５分延長して全体で２０分行うことにより、ゲート絶縁膜の膜厚を、第１の実施例の場合に得られたゲート絶縁膜の膜厚にできるだけ近似させることを試みた。
【００５１】
第２の比較例に係る半導体装置の製造方法は、第１の実施例で説明した工程（ａ）を行わずに、工程（Ａ）の代わりに工程（Ａ１）を行う点が第１の実施例の場合と異なる。またＮ等の不純物元素の添加を抑制しなかった。第２の比較例に係る半導体装置の製造方法における他の工程については、第１の実施例の場合と同様であるため、重複説明を省略する。
【００５２】
（５）第３の比較例
第３の比較例に係る半導体装置の製造方法では、第１の実施例で説明した工程（Ａ）によって保護膜７を成膜し、工程（ｂ）によって、第１の実施例で説明したＳｉＣ基板１の表面上の熱酸化膜を成膜し、保護膜７及び熱酸化膜８の２層構造のゲート絶縁膜５を形成した。
【００５３】
工程（Ａ）：酸素分圧が１．０×１０５Ｐａの雰囲気下において、１３００℃での熱処理を１５分行う。
工程（ｂ）：酸素分圧が１．０×１０２Ｐａの雰囲気下において、１３００℃での熱処理を５分行う。
第３の比較例における工程（ｂ）では、は熱処理温度が１５００℃であった第１の実施例における工程（ａ）と異なり、熱処理温度を１３００℃の低温に変化させて行った。
【００５４】
第３の比較例に係る半導体装置の製造方法は、第１の実施例における工程（ａ）の代わりに工程（ｂ）を行う点が第１の実施例の場合と異なる。またＮ等の不純物元素の添加を抑制しなかった。第３の比較例に係る半導体装置の製造方法における他の工程については、第１の実施例の場合と同様であるため、重複説明を省略する。
【００５５】
図４に、第１及び第２の実施例に係る半導体装置の製造方法、並びに第１〜第３の比較例に係る半導体装置の製造方法のそれぞれで得られたゲート絶縁膜の膜厚、界面における平均界面準位密度及び最大電界効果移動度の最大値を示す。尚、界面準位密度の値は、ハイロー（Ｈｉ−Ｌｏ）Ｃ−Ｖ法を用いて求めた。また平均界面準位密度の値は、図６に示すように、バンドギャップ中で伝導帯までの差（Ｅｃ−Ｅ）が、０．２ｅＶ≦Ｅｃ−Ｅ≦０．６ｅＶの範囲で得られた界面準位密度を積分して単純に平均を算出した。
【００５６】
図４に示したように、不純物元素の添加を抑制しながら、保護膜７を熱酸化処理で成膜すると共に１５００℃の高温、低酸素分圧雰囲気下の熱酸化処理でＳｉＣ基板１の表面上の熱酸化膜を形成することで、ゲート絶縁膜５を成膜した第１の実施例の場合、ゲート絶縁膜の膜厚は３０ｎｍと一定に形成できた。平均界面準位密度は、１．２×１０１２ｃｍ−２・ｅＶ−１に低減された。また最大電界効果移動度の最大値は、９．５ｃｍ２／Ｖ・ｓに高められた。
【００５７】
また、不純物元素の添加を抑制しながら、保護膜７を熱ＣＶＤ法で成膜すると共に１５００℃の高温、低酸素分圧雰囲気下の熱酸化処理でＳｉＣ基板１の表面上の熱酸化膜を形成することで、ゲート絶縁膜５を成膜した第２の実施例の場合、ゲート絶縁膜の膜厚は１００ｎｍと一定に形成できた。平均界面準位密度は、１．２×１０１２ｃｍ−２・ｅＶ−１に低減された。また最大電界効果移動度の最大値は、８．０ｃｍ２／Ｖ・ｓに高められた。
【００５８】
一方、不純物元素の添加を抑制しないと共に、保護膜７を成膜せず、１５００℃の１５００℃の高温、低酸素分圧雰囲気下の熱酸化処理でＳｉＣ基板１の表面上に形成した熱酸化膜のみからゲート絶縁膜５を成膜した第１の比較例の場合、ゲート絶縁膜の膜厚は、半導体装置の界面全体において、６０ｎｍ〜１５０ｎｍの範囲に分布しムラが生じた。
【００５９】
図５に示すように、第１の比較例の場合、熱酸化膜５ｚにおけるコンタクト領域４上の部分は、他の領域よりも著しく窪んだ。窪みの深さｄは１μｍ程度であった。そのため、熱酸化膜５ｚにおける窪みの周囲の領域では、熱酸化膜５ｚが盛り上がって膜厚が他の領域よりも遥かに大きくなると共に、コンタクト領域４側から、第１半導体領域、第２半導体領域へと向かうに従って、膜厚が漸減するようにムラが生じた。
【００６０】
特に図５に示したようにＳｉＣ基板１の上部の第１半導体領域及び第２半導体領域に挟まれた、予定されるゲート領域Ｇ上の熱酸化膜５ｚの膜厚が一定に形成されなかった。そのため半導体装置の製造プロセスの中で、後で仮に熱酸化膜５ｚをパターニングしてゲート絶縁膜を作製したとしても、作製したゲート絶縁膜の品質を高めることは困難である。
【００６１】
また、不純物元素の添加を抑制しないと共に、熱酸化処理で成膜した保護膜７のみからゲート絶縁膜を成膜した第２の比較例の場合、ゲート絶縁膜の膜厚は、半導体装置の界面全体において、２５ｎｍと一定に形成できた。しかし平均界面準位密度は、２．１×１０１２ｃｍ−２・ｅＶ−１と高止まりした。また最大電界効果移動度の最大値も、３．５ｃｍ２／Ｖ・ｓと低かった。
【００６２】
また、不純物元素の添加を抑制しないと共に、保護膜７を熱酸化処理で成膜すると共に１３００℃の低温、低酸素分圧雰囲気下の熱酸化処理でＳｉＣ基板１の表面上の熱酸化膜を形成することで、ゲート絶縁膜を成膜した第３の比較例の場合、ゲート絶縁膜の膜厚は、半導体装置の界面全体において、２０ｎｍと一定に形成できた。しかし平均界面準位密度は、１．７×１０１２ｃｍ−２・ｅＶ−１と依然として高かった。また最大電界効果移動度の最大値も、６．５ｃｍ２／Ｖ・ｓに留まった。
【００６３】
以上述べたとおり、図２に示した不純物元素の添加を抑制しなかった第１〜第３の比較例の場合はいずれも、ＳｉＣ基板１の上部に設けられた熱酸化膜における、コンタクト領域４上の部分の局所的な荒れの低減と、界面準位密度の低減とが両立できなかった。
【００６４】
一方、不純物元素のＮの添加が抑制された第１及び第２の実施例の場合、ＳｉＣ基板１の上部に設けられた熱酸化膜においては、コンタクト領域４上の荒れが防止され、図２（ｃ）に示したように、膜厚を一定に形成できた。また図６に示したように、第１の実施例の場合、界面準位密度を、第２の比較例の場合より大きく低減できた。また図７に示すように、第１の実施例の場合、平均界面準位密度を第１及び第２の比較例の場合より大きく低減できた。
【００６５】
本発明の実施の形態に係る半導体装置の製造方法によれば、ｐ型のＳｉＣ基板１の上部に、ｐ型の高濃度（ｐ＋）のコンタクト領域４を設け、ＳｉＣ基板１の上面に熱酸化膜を設けて半導体装置を製造する場合に、ＳｉＣ基板１と熱酸化膜との界面における窒素（Ｎ）元素の濃度が、１．０×１０１６ｃｍ−３未満になるように、製造プロセス中、窒素（Ｎ）元素の添加が抑制される。
【００６６】
そのため、ＳｉＣ基板１の上面上に設けられた熱酸化膜における、ｐ型の高濃度半導体領域上の部分の局所的な荒れを低減し、熱酸化膜の膜厚ムラを半導体装置（半導体チップ）全体に亘って改善できる。そして、この熱酸化膜の一部を用いてゲート絶縁膜５を構成する場合に、ゲート絶縁膜５の厚みのバラつきを抑え、一定に制御できる。加えて、界面準位密度を低減できるので、チャネル移動度を向上することができる。
【００６７】
よって本発明の実施の形態に係る半導体装置の製造方法によれば、ｐ型のＳｉＣ基板１の上面上に設けられた熱酸化膜における、ｐ型の高濃度半導体領域上の部分の局所的な荒れの低減と、界面準位密度の低減とが両立可能になり、閾値電圧（Ｖｔｈ）の変動を抑制した信頼性の高い半導体装置を提供できる。
【００６８】
また本発明の実施の形態に係る半導体装置において、半導体基板とゲート絶縁膜５との界面における濃度が制御される元素の一つであるＮは、通常、界面において正孔（ホール）トラップとして機能し正孔トラップ準位を増加させるため、閾値電圧（Ｖｔｈ）の低下が生じる。しかし本発明の実施の形態に係る半導体装置によれば、Ｎの導入濃度が抑制されるので、閾値電圧（Ｖｔｈ）の低下を防止できる。
【００６９】
（その他の実施の形態）
本発明は上記の開示した実施の形態によって説明したが、この開示の一部をなす論述及び図面は、本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになると考えられるべきである。例えば、本発明に係る半導体装置としては、ＭＯＳＦＥＴに限定されることなく、例えばＩＧＢＴ等の、ゲート絶縁膜５を備える他の半導体装置であってもよい。
【００７０】
また本発明の実施の形態では、ＳｉＣ基板１の表面に保護膜７を設けた後、熱酸化処理によって熱酸化膜を設け、保護膜７及び熱酸化膜を用いて２層構造のゲート絶縁膜５を作製した。しかしゲート絶縁膜５の作製方法としては、例えば、ＳｉＣ基板１の表面上に設けた保護膜７のうちゲート領域Ｇ上の部分を選択的に除去してＳｉＣ基板１の表面を露出させた後、別途、熱酸化処理や堆積処理によってゲート領域Ｇ上にゲート絶縁膜５を設けてもよい。すなわち、保護膜７はコンタクト領域４の上面側を保護していればよく、コンタクト領域４上の部分を含む熱酸化膜をゲート絶縁膜５として用いない構成であってよい。ゲート絶縁膜５を、コンタクト領域４上に設けた熱酸化膜とは別に形成することにより、コンタクト領域４上の表面荒れの影響を防止し、ゲート絶縁膜の膜厚を、より緻密に制御することができる。
【００７１】
また本発明の実施の形態では、図１及び図３に示したように、プレーナーゲート型の半導体装置を例として説明したが、本発明は、プレーナーゲート型に限定されない。以上のとおり本発明は、上記に記載していない様々な実施の形態等を含むとともに、本発明の技術的範囲は、上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【００７２】
１    半導体基板（ＳｉＣ基板）
２    第１主電極領域
３    第２主電極領域
４    コンタクト領域
５    ゲート絶縁膜
５ｚ  熱酸化膜
６    ゲート電極
７    保護膜
８    熱酸化膜
Ｇ    ゲート領域
ｄ    凹部の深さ
【図１】
2018142657.tif 000003
【図２】
2018142657.tif 000004
【図３】
2018142657.tif 000005
【図４】
2018142657.tif 000006
【図５】
2018142657.tif 000007
【図６】
2018142657.tif 000008
【図７】
2018142657.tif 000009