(57)【要約】【課題】  回路基板に実装する際に、半導体素子が基材から剥離することを防止できる半導体装置を提供すること。【解決手段】  基材１１と、基材１１に配置された半導体素子３と、基材１１に形成されたレジスト層２と、半導体素子３およびレジスト層２を覆う封止樹脂部５と、を備え、レジスト層２には、複数の凹部２３が形成されており、複数の凹部２３の各々には、封止樹脂部５の一部が充填されている。【選択図】  図８
2018142746.tif 000002
【特許請求の範囲】
【請求項１】
基材と、
前記基材に配置された半導体素子と、
前記基材に形成されたレジスト層と、
前記半導体素子および前記レジスト層を覆う封止樹脂部と、を備え、
前記レジスト層には、複数の凹部が形成されており、前記複数の凹部の各々には、前記封止樹脂部の一部が充填されている、半導体装置。
【請求項２】
前記複数の凹部は各々、前記封止樹脂部が接する凹部側面を有し、
前記凹部側面は、前記基材に近づくほど前記凹部の開口面積が大きくなるように、前記基材の厚さ方向に対して傾斜している、請求項１に記載の半導体装置。
【請求項３】
前記複数の凹部は各々、直径０．５ｍｍの円形の範囲内に収まる形状である、請求項１または請求項２に記載の半導体装置。
【請求項４】
前記基材は、前記レジスト層が形成された基材表面を有し、
前記レジスト層は、前記基材表面の向く方向と同一方向を向くレジスト層表面を有し、
前記複数の凹部は各々、前記レジスト層表面から凹んだ形状である、請求項１ないし請求項３のいずれかに記載の半導体装置。
【請求項５】
前記複数の凹部の各々の縁は、前記基材の厚さ方向視において、閉じた線を構成している、請求項１ないし請求項４のいずれかに記載の半導体装置。
【請求項６】
前記複数の凹部は各々、前記基材の厚さ方向視において、円形状である、請求項１ないし請求項５のいずれかに記載の半導体装置。
【請求項７】
前記複数の凹部のいずれかは、前記レジスト層を貫通している、請求項１ないし請求項６のいずれかに記載の半導体装置。
【請求項８】
前記複数の凹部のいずれかは、前記レジスト層によって構成された凹部底面を有している、請求項１ないし請求項６のいずれかに記載の半導体装置。
【請求項９】
前記複数の凹部のうちのいずれか２つは、前記基材の厚さ方向に平行であり且つ前記半導体素子を通る仮想平面を挟んで、互いに反対側に位置している、請求項１ないし請求項８のいずれかに記載の半導体装置。
【請求項１０】
前記複数の凹部は、前記基材の厚さ方向視において、前記半導体素子を取り囲むように配置されている、請求項１ないし請求項９のいずれかに記載の半導体装置。
【請求項１１】
前記基材に形成された表面電極を更に備え、
前記複数の凹部は、前記基材の厚さ方向視において、前記基材のうち前記表面電極とは重ならない領域に、形成されている、請求項１ないし請求項１０のいずれかに記載の半導体装置。
【請求項１２】
前記表面電極は、前記半導体素子が配置されたダイボンディング部を含む、請求項１１に記載の半導体装置。
【請求項１３】
前記レジスト層は、エポキシ樹脂、あるいは顔料よりなる、請求項１ないし請求項１２のいずれかに記載の半導体装置。
【請求項１４】
前記レジスト層の厚さは、２０〜１００μｍである、請求項１ないし請求項１３のいずれかに記載の半導体装置。
【請求項１５】
前記レジスト層は、複数のアイランド部を含み、
前記複数のアイランド部は、隙間を介して離間しており、
前記複数のアイランド部のいずれかに、前記複数の凹部のいずれかが形成されている、請求項１ないし請求項１４のいずれかに記載の半導体装置。
【請求項１６】
前記基材の厚さ方向における前記封止樹脂部の寸法は、０．３〜３．０ｍｍである、請求項１ないし請求項１５のいずれかに記載の半導体装置。
【請求項１７】
前記基材の厚さ方向視における、前記基材に対する前記封止樹脂部の占める面積は、１０〜１００％である、請求項１ないし請求項１６のいずれかに記載の半導体装置。
【請求項１８】
前記封止樹脂部は、前記基材から起立する外面を有し、
前記外面は、外部空間に露出している、請求項１ないし請求項１７のいずれかに記載の半導体装置。
【請求項１９】
前記封止樹脂部のうち前記外面を構成する部分の材料と、前記封止樹脂部のうち前記半導体素子に接する部分の材料とは、同一である、請求項１８に記載の半導体装置。
【請求項２０】
前記封止樹脂部を構成する材料の線膨張率は、前記基材を構成する材料の線膨張率よりも大きい、請求項１ないし請求項１９のいずれかに記載の半導体装置。
【請求項２１】
前記封止樹脂部を構成する材料の線膨張率は、前記レジスト層を構成する材料の線膨張率よりも大きい、請求項１ないし請求項２０のいずれかに記載の半導体装置。
【請求項２２】
前記封止樹脂部を構成する材料の線膨張率は、１０〜５００ｐｐｍ／Ｋであり、
前記レジスト層を構成する材料の線膨張率は、１０〜５００ｐｐｍ／Ｋであり、
前記基材を構成する材料の線膨張率は、１０〜５００ｐｐｍ／Ｋである、請求項１に記載の半導体装置。
【請求項２３】
前記封止樹脂部は、エポキシ樹脂、シリコーン樹脂、アクリル樹脂、もしくは、ポリビニル系樹脂よりなる、請求項１ないし請求項２２のいずれかに記載の半導体装置。
【請求項２４】
前記封止樹脂部は、前記基材に接している、請求項１ないし請求項２３のいずれかに記載の半導体装置。
【請求項２５】
前記半導体素子は、光学素子であり、
前記封止樹脂部は、光を透過させる材料よりなる、請求項１ないし請求項２４のいずれかに記載の半導体装置。
【請求項２６】
前記光学素子は、発光素子あるいは受光素子である、請求項２５に記載の半導体装置。
【請求項２７】
前記半導体素子および前記基材の間に介在する接合層を更に備える、請求項１ないし請求項２６のいずれかに記載の半導体装置。
【請求項２８】
前記接合層は、Ａｇよりなる、請求項２７に記載の半導体装置。
【請求項２９】
前記基材に形成された表面電極と、
前記半導体素子および前記表面電極にボンディングされたワイヤと、を更に備える、請求項１に記載の半導体装置。
【請求項３０】
前記半導体素子に導通し、且つ、前記基材に形成された裏面電極を更に備え、
前記裏面電極は、前記基材を挟んで、前記半導体素子が配置された側とは反対側に位置している、請求項１ないし請求項２９のいずれかに記載の半導体装置。
【請求項３１】
前記基材は、絶縁性の樹脂あるいはセラミックよりなる、請求項１ないし請求項３０のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
従来から、半導体装置が知られている（たとえば特許文献１参照）。同文献には半導体装置としてＬＥＤモジュールが開示されている。同文献に開示のＬＥＤモジュールは、基板と、ＬＥＤチップと、封止樹脂と、を備える。ＬＥＤチップは基板に配置されている。封止樹脂は基板上に形成され、ＬＥＤチップを覆っている。
【０００３】
このようなＬＥＤモジュールを回路基板に実装する際には加熱処理が行われる。このとき、封止樹脂は熱変形することにより、封止樹脂とともにＬＥＤチップが基板から剥離してしまうおそれがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１８６４５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、上記した事情のもとで考え出されたものであって、回路基板に実装する際に、半導体素子が基材から剥離することを防止できる半導体装置を提供することをその主たる課題とする。
【課題を解決するための手段】
【０００６】
本発明の第１の側面によると、基材と、前記基材に配置された半導体素子と、前記基材に形成されたレジスト層と、前記半導体素子および前記レジスト層を覆う封止樹脂部と、を備え、前記レジスト層には、複数の凹部が形成されており、前記複数の凹部の各々には、前記封止樹脂部の一部が充填されている、半導体装置が提供される。
【０００７】
好ましくは、前記複数の凹部は各々、前記封止樹脂部が接する凹部側面を有し、前記凹部側面は、前記基材に近づくほど前記凹部の開口面積が大きくなるように、前記基材の厚さ方向に対して傾斜している。
【０００８】
好ましくは、前記複数の凹部は各々、直径０．５ｍｍの円形の範囲内に収まる形状である。
【０００９】
好ましくは、前記基材は、前記レジスト層が形成された基材表面を有し、前記レジスト層は、前記基材表面の向く方向と同一方向を向くレジスト層表面を有し、前記複数の凹部は各々、前記レジスト層表面から凹んだ形状である。
【００１０】
好ましくは、前記複数の凹部の各々の縁は、前記基材の厚さ方向視において、閉じた線を構成している。
【００１１】
好ましくは、前記複数の凹部は各々、前記基材の厚さ方向視において、円形状である。
【００１２】
好ましくは、前記複数の凹部のいずれかは、前記レジスト層を貫通している。
【００１３】
好ましくは、前記複数の凹部のいずれかは、前記レジスト層によって構成された凹部底面を有している。
【００１４】
好ましくは、前記複数の凹部のうちのいずれか２つは、前記基材の厚さ方向に平行であり且つ前記半導体素子を通る仮想平面を挟んで、互いに反対側に位置している。
【００１５】
好ましくは、前記複数の凹部は、前記基材の厚さ方向視において、前記半導体素子を取り囲むように配置されている。
【００１６】
好ましくは、前記基材に形成された表面電極を更に備え、前記複数の凹部は、前記基材の厚さ方向視において、前記基材のうち前記表面電極とは重ならない領域に、形成されている。
【００１７】
好ましくは、前記表面電極は、前記半導体素子が配置されたダイボンディング部を含む。
【００１８】
好ましくは、前記レジスト層は、エポキシ樹脂、あるいは顔料よりなる。
【００１９】
好ましくは、前記レジスト層の厚さは、２０〜１００μｍである。
【００２０】
好ましくは、前記レジスト層は、複数のアイランド部を含み、前記複数のアイランド部は、隙間を介して離間しており、前記複数のアイランド部のいずれかに、前記複数の凹部のいずれかが形成されている。
【００２１】
好ましくは、前記基材の厚さ方向における前記封止樹脂部の寸法は、０．３〜３．０ｍｍである。
【００２２】
好ましくは、前記基材の厚さ方向視における、前記基材に対する前記封止樹脂部の占める面積は、１０〜１００％である。
【００２３】
好ましくは、前記封止樹脂部は、前記基材から起立する外面を有し、前記外面は、外部空間に露出している。
【００２４】
好ましくは、前記封止樹脂部のうち前記外面を構成する部分の材料と、前記封止樹脂部のうち前記半導体素子に接する部分の材料とは、同一である。
【００２５】
好ましくは、前記封止樹脂部を構成する材料の線膨張率は、前記基材を構成する材料の線膨張率よりも大きい。
【００２６】
好ましくは、前記封止樹脂部を構成する材料の線膨張率は、前記レジスト層を構成する材料の線膨張率よりも大きい。
【００２７】
好ましくは、前記封止樹脂部を構成する材料の線膨張率は、１０〜５００ｐｐｍ／Ｋであり、前記レジスト層を構成する材料の線膨張率は、１０〜５００ｐｐｍ／Ｋであり、前記基材を構成する材料の線膨張率は、１０〜５００ｐｐｍ／Ｋである。
【００２８】
好ましくは、前記封止樹脂部は、エポキシ樹脂、シリコーン樹脂、アクリル樹脂、もしくは、ポリビニル系樹脂よりなる。
【００２９】
好ましくは、前記封止樹脂部は、前記基材に接している。
【００３０】
好ましくは、前記半導体素子は、光学素子であり、前記封止樹脂部は、光を透過させる材料よりなる。
【００３１】
好ましくは、前記光学素子は、発光素子あるいは受光素子である。
【００３２】
好ましくは、前記半導体素子および前記基材の間に介在する接合層を更に備える。
【００３３】
好ましくは、前記接合層は、Ａｇよりなる。
【００３４】
好ましくは、前記基材に形成された表面電極と、前記半導体素子および前記表面電極にボンディングされたワイヤと、を更に備える。
【００３５】
好ましくは、前記半導体素子に導通し、且つ、前記基材に形成された裏面電極を更に備え、前記裏面電極は、前記基材を挟んで、前記半導体素子が配置された側とは反対側に位置している。
【００３６】
好ましくは、前記基材は、絶縁性の樹脂あるいはセラミックよりなる。
【００３７】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１実施形態の半導体装置の正面図である。
【図２】図１に示した半導体装置の右側面図である。
【図３】図１に示した半導体装置の左側面図である。
【図４】図１に示した半導体装置の平面図である。
【図５】図１に示した半導体装置の底面図である。
【図６】図４から封止樹脂部を省略した平面図である。
【図７】図６からレジスト層を省略した平面図である。
【図８】図６のＶＩＩＩ−ＶＩＩＩ線に沿う部分断面図である。
【図９】レジスト層における凹部を拡大して示す断面図である。
【図１０】本発明の第１実施形態の第１変形例の半導体装置の平面図（封止樹脂部を省略）である。
【図１１】本発明の第１実施形態の第２変形例の半導体装置の部分断面図である。
【発明を実施するための形態】
【００３９】
以下、本発明の実施の形態につき、図面を参照して具体的に説明する。
【００４０】
＜第１実施形態＞
図１〜図９を用いて、本発明の第１実施形態について説明する。
【００４１】
図１は、本発明の第１実施形態の半導体装置の正面図である。図２は、図１に示した半導体装置の右側面図である。図３は、図１に示した半導体装置の左側面図である。図４は、図１に示した半導体装置の平面図である。図５は、図１に示した半導体装置の底面図である。図６は、図４から封止樹脂部を省略した平面図である。図７は、図６からレジスト層を省略した平面図である。図８は、図６のＶＩＩＩ−ＶＩＩＩ線に沿う部分断面図である。
【００４２】
図１に示すように、半導体装置１００は、導電性接合部８９１（たとえばハンダ）を介
して回路基板８０１に配置される。
【００４３】
図６、図８によく表れているように、半導体装置１００は、基材１１と、配線パターン１２と、レジスト層２と、半導体素子３と、封止樹脂部５と、接合層７１（図６、図７では省略、図８参照）と、ワイヤ７７（図８では省略、図６参照）と、を備える。
【００４４】
図１〜図８に示す基材１１は半導体素子３を配置するためのものである。本実施形態では、基材１１は平面視において、長矩形状である。
【００４５】
本実施形態では、基材１１は、絶縁性の材料よりなる。このような絶縁性の材料としては、たとえば、絶縁性の樹脂もしくはセラミックが挙げられる。絶縁性の樹脂としては、たとえば、ガラスエポキシ樹脂が挙げられる。セラミックとしては、たとえば、Ａｌ2Ｏ3、ＳｉＣ、または、ＡｌＮが挙げられる。
【００４６】
本実施形態とは異なり、基材１１は、アルミニウムなどの金属よりなる基板に、絶縁膜が形成されたものであってもよい。
【００４７】
基材１１の厚さ方向Ｚの寸法は、たとえば、０．０４〜０．０６ｍｍであり、第１方向Ｘの寸法は、たとえば、０．３〜５ｍｍであり、第２方向Ｙの寸法は、たとえば、０．３〜５ｍｍである。
【００４８】
図１、図４〜図７等に示すように、基材１１は、基材表面１１１と、基材裏面１１２と、第１基材側面１１３と、第２基材側面１１４と、第１基材端面１１５と、第２基材端面１１６と、を有する。
【００４９】
図１に示すように、基材表面１１１および基材裏面１１２は互いに反対側を向いている。基材表面１１１は、厚さ方向Ｚ（以下、方向Ｚ１とする）の一方を向いている。基材表面１１１は平坦である。一方、基材裏面１１２は、厚さ方向Ｚの他方（以下、Ｚ２とする）を向いている。基材裏面１１２は平坦である。基材表面１１１および基材裏面１１２はいずれも、長矩形状である。
【００５０】
図４に示す、第１基材側面１１３と、第２基材側面１１４と、第１基材端面１１５と、第２基材端面１１６と、はいずれも、基材１１の厚さ方向Ｚに交差する方向を向いている。第１基材側面１１３と、第２基材側面１１４と、第１基材端面１１５と、第２基材端面１１６と、はいずれも、基材表面１１１および基材裏面１１２につながっている。第１基材側面１１３および第２基材側面１１４は、基材１１の第１方向Ｘにおいて互いに反対側に位置している。第１基材側面１１３は、基材１１の第１方向Ｘの一端に位置している。第２基材側面１１４は、基材１１の第１方向Ｘの他端に位置している。第１基材端面１１５および第２基材端面１１６は、基材１１の第２方向Ｙにおいて互いに反対側に位置している。第１基材端面１１５は、基材１１の第２方向Ｙの一端に位置している。第２基材端面１１６は、基材１１の第２方向Ｙの他端に位置している。本実施形態では、第１基材側面１１３と、第２基材側面１１４と、第１基材端面１１５と、第２基材端面１１６と、はいずれも、平坦である。
【００５１】
図２〜図７に示すように、本実施形態では、基材１１には、第１凹み１１３Ａおよび第２凹み１１４Ａが形成されている。
【００５２】
第１凹み１１３Ａは、第１基材側面１１３から凹む形状である。一方、第２凹み１１４Ａは第２基材側面１１４から凹む形状である。本実施形態とは異なり、基材１１に第１凹み１１３Ａや第２凹み１１４Ａが形成されていなくてもよい。
【００５３】
図２、図４に示すように、配線パターン１２は基材１１に形成されている。配線パターン１２は半導体素子３へ給電する機能を果たす。配線パターン１２は導電性の材料よりなり、このような導電性の材料のとしては、たとえば、Ａｕ、Ａｇ、あるいは、Ｃｕが挙げられる。
【００５４】
図１〜図８に示すように、配線パターン１２は、表面電極１２１と、裏面電極１２２と、第１連絡電極１２３と、第２連絡電極１２４と、を含む。
【００５５】
図６、図７に示すように、表面電極１２１は、基材１１の基材表面１１１に形成されている。表面電極１２１は、基材１１の厚さ方向Ｚ視において所定のパターン形状となっている。表面電極１２１のパターン形状は適宜変更可能である。表面電極１２１には、半導体素子３およびワイヤ７７がボンディングされている。
【００５６】
表面電極１２１は、ダイボンディング部１２１Ａと、第１配線部１２１Ｂと、ワイヤボンディング部１２１Ｃと、第２配線部１２１Ｄと、を有する。
【００５７】
ダイボンディング部１２１Ａは、半導体素子３を配置するための部分である。第１配線部１２１Ｂは、ダイボンディング部１２１Ａにつながっている。本実施形態では、第１配線部１２１Ｂは、複数の帯状の部位と、半円環状の部位と、により構成されている。ワイヤボンディング部１２１Ｃは、ワイヤ７７をボンディングするための部分である。第２配線部１２１Ｄは、ワイヤボンディング部１２１Ｃにつながっている。本実施形態では、第２配線部１２１Ｄは、帯状の部位と、半円環状の部位と、により構成されている。
【００５８】
図５に示す裏面電極１２２は、基材１１の基材裏面１１２に形成されている。すなわち、裏面電極１２２は、基材１１を挟んで、半導体素子３が配置された側とは反対側に位置している。
【００５９】
本実施形態では、裏面電極１２２は、２つの部位を有する。裏面電極１２２における２つの部位の一方（図５の右側に位置するもの）は、ダイボンディング部１２１Ａおよび第１配線部１２１Ｂに導通している。裏面電極１２２における２つの部位の他方（図５の左側に位置するもの）は、ワイヤボンディング部１２１Ｃおよび第２配線部１２１Ｄに導通している。
【００６０】
図２に示す第１連絡電極１２３は、表面電極１２１および裏面電極１２２を導通させている。より具体的には、第１連絡電極１２３は、ダイボンディング部１２１Ａと、裏面電極１２２における２つの部位の一方（図５の右側に位置するもの）と、を導通させている。本実施形態では、第１連絡電極１２３は、第１凹み１１３Ａの内面に形成されている。第１連絡電極１２３は、表面電極１２１における第１配線部１２１Ｂと、裏面電極１２２における２つの部位の一方（図５の右側に位置するもの）と、につながっている。本実施形態とは異なり、第１連絡電極１２３が、基材１１に形成されたスルーホール電極であってもよい。
【００６１】
図３に示す第２連絡電極１２４は、表面電極１２１および裏面電極１２２を導通させている。より具体的には、第２連絡電極１２４は、ワイヤボンディング部１２１Ｃと、裏面電極１２２における２つの部位の他方（図５の左側に位置するもの）と、を導通させている。本実施形態では、第２連絡電極１２４は、第２凹み１１４Ａの内面に形成されている。第２連絡電極１２４は、表面電極１２１における第２配線部１２１Ｄと、裏面電極１２２における２つの部位の他方（図５の左側に位置するもの）と、につながっている。本実施形態とは異なり、第２連絡電極１２４が、基材１１に形成されたスルーホール電極であ
ってもよい。
【００６２】
図６、図８に示すレジスト層２は、基材１１に形成されている。具体的には、レジスト層２は、基材１１の基材表面１１１に形成されている。レジスト層２は、絶縁性の材料よりなる。具体的には、レジスト層２は、たとえば、エポキシ樹脂、あるいは顔料よりなる。レジスト層２の厚さは、２０〜４０μｍである。レジスト層２は、表面電極１２１と、基材１１の基材表面１１１とに、直接接している。レジスト層２と基材表面１１１との間に、表面電極１２１が介在している。
【００６３】
レジスト層２は、レジスト層表面２１を有する。レジスト層表面２１は、基材表面１１１の向く方向と同一方向を向く。
【００６４】
レジスト層２には、複数の凹部２３が形成されている。
【００６５】
図９は、レジスト層における凹部を拡大して示す断面図である。
【００６６】
図６、図８、図９に示す複数の凹部２３は各々、レジスト層表面２１から凹んだ形状である。複数の凹部２３は各々、直径０．５ｍｍの円形の範囲内に収まる形状であり、好ましくは、直径０．２ｍｍの円形の範囲内に収まる形状であり、更に好ましくは、直径０．１２ｍｍの円形の範囲内に収まる形状である。複数の凹部２３の各々の縁２３９は、基材１１の厚さ方向Ｚ視において、閉じた線を構成している。具体的には、複数の凹部２３は各々、基材１１の厚さ方向Ｚ視において、円形状、楕円形状、および多角形状のいずれかである。本実施形態では、複数の凹部２３は各々、基材１１の厚さ方向Ｚ視において、円形状である。複数の凹部２３のうちのいずれか２つは、基材１１の厚さ方向Ｚに平行であり且つ半導体素子３を通る仮想平面Ｖ１を挟んで、互いに反対側に位置している。本実施形態では、４つの凹部２３と、３つの凹部２３とが、基材１１の厚さ方向Ｚに平行であり且つ半導体素子３を通る仮想平面Ｖ１を挟んで、互いに反対側に位置している。本実施形態では、複数の凹部２３は、基材１１の厚さ方向Ｚ視において、基材１１のうち表面電極１２１とは重ならない領域に、形成されている。本実施形態とは異なり、複数の凹部２３は、基材１１の厚さ方向Ｚ視において、基材１１のうち表面電極１２１とは重なる領域に、形成されていてもよい。
【００６７】
図８、図９に示すように、複数の凹部２３のいずれかは（本実施形態では複数の凹部２３の全ては）、レジスト層２を貫通している。そのため、基材表面１１１の一部が、レジスト層２に形成された凹部２３から露出している。
【００６８】
図８、図９に示すように、複数の凹部２３は各々、封止樹脂部５が接する凹部側面２３１を有する。本実施形態では、凹部側面２３１は、基材１１に近づくほど凹部２３の開口面積が大きくなるように、基材１１の厚さ方向Ｚに対して傾斜している。このように、凹部側面２３１はテーパ状となっている。本実施形態では、凹部側面２３１は、基材１１に近づくほど、方向Ｚ２とのなす角度θ（図９参照）が小さくなっている。
【００６９】
図６に示すように、レジスト層２は、複数のアイランド部２６を含む。複数のアイランド部２６は、隙間２９を介して離間している。本実施形態では、５つのアイランド部２６１，２６２，２６３，２６４，２６５が、隙間２９を介して離間している。複数のアイランド部２６のいずれかに、複数の凹部２３のいずれかが形成されている。本実施形態では、アイランド部２６１に１つの凹部２３が形成され、アイランド部２６２に３つの凹部２３が形成され、アイランド部２６３に１つの凹部２３が形成され、アイランド部２６４に２つの凹部２３が形成されている。なお、凹部２３の配置態様は、本実施形態の態様に限定されるものではなく、どのようなものであってもよい。たとえば、アイランド部２６５
に凹部２３が形成されていてもよく、あるいは、アイランド部２６１やアイランド部２６３に凹部２３が形成されていなくてもよい。
【００７０】
なお、レジスト層２を形成するには、基材１１の全面にレジスト層を形成した後、当該レジスト層上にマスク形成し、当該レジスト層の一部をエッチングすることにより、行うとよい。凹部２３の形成は、隙間２９等の形成と同時に行ってもよいし、あるいは、凹部２３が形成されていない複数のアイランド部を形成した後に、各アイランド部の一部をエッチングすることにより凹部２３を形成してもよい。
【００７１】
図６〜図８に示す半導体素子３は基材１１に配置されている。具体的には、半導体素子３は、配線パターン１２を介して基材１１に配置されている。半導体素子３の配置された領域には、レジスト層２が形成されていない。半導体素子３は、配線パターン１２におけるダイボンディング部１２１Ａにボンディングされている。本実施形態では半導体素子３は、光学素子である。具体的には、光学素子は、発光素子あるいは受光素子である。本実施形態では、半導体素子３は、光学素子のうち発光素子であり、青色光を発する。本実施形態とは異なり、半導体素子３が青色光以外の光を発するものであってもよい。本実施形態とは異なり、半導体素子３は、光学素子ではないダイオードであってもよい。
【００７２】
本実施形態においては、半導体素子３は、ベアチップＬＥＤである。すなわち、半導体素子３は、ｎ型半導体層と、活性層と、ｐ型半導体層と、を有する。上記ｎ型半導体層は上記活性層に積層されている。上記活性層は上記ｐ型半導体層に積層されている。活性層は、ｎ型半導体層とｐ型半導体層との間に位置する。ｎ型半導体層、活性層、およびｐ型半導体層は、たとえば、ＧａＮよりなる。半導体素子３の上面および下面にはそれぞれ、電極（図示略）が形成されている。
【００７３】
図６、図７に示す複数のワイヤ７７は各々、半導体素子３および配線パターン１２のいずれにもボンディングされている。具体的には、ワイヤ７７は、半導体素子３と、配線パターン１２におけるワイヤボンディング部１２１Ｃと、にボンディングされている。これにより、半導体素子３と配線パターン１２とが導通している。
【００７４】
図８に示すように、接合層７１は半導体素子３および配線パターン１２を接合している。接合層７１は、半導体素子３および配線パターン１２（具体的には、ダイボンディング部１２１Ａ）の間に介在している。接合層７１は、半導体素子３および配線パターン１２のいずれにも直接接している。接合層７１は導電性材料よりなる。接合層７１を構成する導電性材料としては、たとえば、Ａｇが挙げられる。接合層７１を構成する導電性材料としては、Ａｇの他にはハンダが挙げられる。本実施形態とは異なり、たとえば、半導体素子３に２本のワイヤをボンディングする場合には、接合層７１は絶縁性材料よりなっていてもよい。
【００７５】
図１〜図４、図８、図９に示す封止樹脂部５は、基材１１と、配線パターン１２と、レジスト層２と、半導体素子３と、接合層７１と、ワイヤ７７と、を覆っている。封止樹脂部５は、基材１１のうち基材表面１１１に配置されており、基材裏面１１２側に位置する部分を有していない。封止樹脂部５は、絶縁性の材料よりなる。本実施形態では、半導体素子３が光学素子であるので、封止樹脂部５は、光を透過させる材料よりなる。具体的には、半導体素子３が発光素子である場合、封止樹脂部５は発光素子が発する光を透過させる材料よりなる。あるいは、半導体素子３が受光素子である場合、封止樹脂部５は半導体素子３が受光可能な光を透過させる材料よりなる。封止樹脂部５は、たとえば、エポキシ樹脂、シリコーン樹脂、アクリル樹脂、もしくは、ポリビニル系樹脂である。なお、封止樹脂部５に、蛍光体が混入されていてもよい。封止樹脂部５はモールド成型により形成される。
【００７６】
封止樹脂部５の一部は、複数の凹部２３の各々に充填されている。本実施形態では上述のように凹部２３がレジスト層２を貫通しているため、封止樹脂部５は、基材表面１１１のうち凹部２３から露出する部分に、接している。
【００７７】
基材１１の厚さ方向Ｚにおける封止樹脂部５の寸法は、０．３〜３．０ｍｍであり、基材１１の厚さ方向Ｚ視における、基材１１に対する封止樹脂部５の占める面積は、１０〜１００％である。
【００７８】
図１〜図３等に示す封止樹脂部５は、基材１１から起立する外面５１を有する。外面５１は、半導体装置１００の外部空間に露出している。封止樹脂部５のうち外面５１を構成する部分の材料と、封止樹脂部５のうち半導体素子３に接する部分の材料とは、同一である。たとえば、封止樹脂部５のうち外面５１を構成する部分の材料がエポキシ樹脂であれば、封止樹脂部５のうち半導体素子３に接する部分の材料も、外面５１を構成する部分の材料と同一組成のエポキシ樹脂である。
【００７９】
封止樹脂部５の形状は、図１等に示すものに限定されない。たとえば、封止樹脂部５が正面から見て、第１方向Ｘに長辺をもつ矩形状であってもよい。
【００８０】
基材１１と、レジスト層２と、封止樹脂部５と、の線膨張率の関係は、たとえば、以下の関係となっている場合がある。
【００８１】
封止樹脂部５を構成する材料の線膨張率は、基材１１を構成する材料の線膨張率よりも大きい。封止樹脂部５を構成する材料の線膨張率は、レジスト層２を構成する材料の線膨張率よりも大きい。線膨張率の一例を挙げると、基材１１を構成する材料の線膨張率は、１０〜５００ｐｐｍ／Ｋであり、レジスト層２を構成する材料の線膨張率は、１０〜５００ｐｐｍ／Ｋであり、封止樹脂部５を構成する材料の線膨張率は、１０〜５００ｐｐｍ／Ｋである。具体的には、基材１１がガラスエポキシ樹脂よりなる場合、線膨張率は１００ｐｐｍ／Ｋであり、基材１１がセラミックよりなる場合、線膨張率は５ｐｐｍ／Ｋである。レジスト層２がエポキシ樹脂よりなる場合、線膨張率は１５０ｐｐｍ／Ｋであり、レジスト層２が顔料よりなる場合、線膨張率は１００ｐｐｍ／Ｋである。封止樹脂部５がエポキシ樹脂よりなる場合、線膨張率は１５０ｐｐｍ／Ｋであり、封止樹脂部５がシリコーン樹脂よりなる場合、線膨張率は１２０ｐｐｍ／Ｋであり、封止樹脂部５がポリビニル系樹脂よりなる場合、線膨張率は１２０ｐｐｍ／Ｋであり、封止樹脂部５がアクリル系樹脂よりなる場合、線膨張率は１５０ｐｐｍ／Ｋである。
【００８２】
次に、本実施形態の作用効果について説明する。
【００８３】
本実施形態においては、レジスト層２には、複数の凹部２３が形成されており、複数の凹部２３の各々には、封止樹脂部５の一部が充填されている。このような構成によると、封止樹脂部５とレジスト層２との接触面積を大きくすることができる。その結果、封止樹脂部５とレジスト層２とをより強固に接合できる。よって、半導体装置１００を回路基板８０１に実装する際のリフローを行うときに、半導体装置１００が加熱されたとしても、封止樹脂部５が基材１１から剥離することを防止できる。これにより、半導体装置１００を回路基板８０１に実装する際に、半導体素子３が基材１１から剥離することを防止できる。このことは、半導体装置１００の信頼性の向上に適する。
【００８４】
本実施形態においては、複数の凹部２３は各々、封止樹脂部５が接する凹部側面２３１を有する。凹部側面２３１は、基材１１に近づくほど凹部２３の開口面積が大きくなるように、基材１１の厚さ方向Ｚに対して傾斜している。このような構成によると、凹部２３
にて、封止樹脂部５とレジスト層２とを係合することができる。その結果、封止樹脂部５とレジスト層２とを更に強固に接合できる。よって、上述したのと同様に、半導体装置１００を回路基板８０１に実装する際に、半導体素子３が基材１１から剥離することをより好適に防止できる。このことは、半導体装置１００の信頼性の向上に更に適する。
【００８５】
本実施形態においては、複数の凹部２３のうちのいずれか２つは、基材１１の厚さ方向Ｚに平行であり且つ半導体素子３を通る仮想平面Ｖ１を挟んで、互いに反対側に位置している。このような構成によると、封止樹脂部５とレジスト層２とをより強固に接合することができる。その結果、上述したのと同様に、半導体装置１００を回路基板８０１に実装する際に、半導体素子３が基材１１から剥離することをより好適に防止できる。このことは、半導体装置１００の信頼性の向上に更に適する。
【００８６】
本実施形態においては、封止樹脂部５を構成する材料の線膨張率は、レジスト層２を構成する材料の線膨張率よりも大きい。このような構成によると、封止樹脂部５およびレジスト層２が同程度に温度上昇した場合、レジスト層２に比較して、封止樹脂部５がより熱膨張する。その結果、封止樹脂部５のうち凹部２３内に充填された部位が、凹部２３の凹部側面２３１に押し付けられ、封止樹脂部５とレジスト層２とがより噛み合った状態となる。これにより、封止樹脂部５がレジスト層２から剥離することを防止できる。その結果、上述したのと同様に、半導体装置１００を回路基板８０１に実装する際に、半導体素子３が基材１１から剥離することをより好適に防止できる。このことは、半導体装置１００の信頼性の向上に更に適する。
【００８７】
＜第１実施形態の第１変形例＞
図１０を用いて、本発明の第１実施形態の第１変形例について説明する。
【００８８】
なお、以下の説明では、上記と同一もしくは類似の構成については上記と同一の符号を付し、説明を適宜省略する。
【００８９】
図１０は、本発明の第１実施形態の第１変形例の半導体装置の平面図（封止樹脂部を省略）である。
【００９０】
本変形例の半導体装置１０１では、図６に示したよりも多い数の凹部２３が、レジスト層２に形成されている。本変形例では、１０個の凹部２３がレジスト層２に形成されている。複数の凹部２３は、基材１１の厚さ方向Ｚ視において、半導体素子３を取り囲むように配置されている。
【００９１】
このような構成によっても、封止樹脂部５とレジスト層２とをより強固に接合することができる。その結果、上述したのと同様に、半導体装置１０１を回路基板８０１に実装する際に、半導体素子３が基材１１から剥離することをより好適に防止できる。このことは、半導体装置１０１の信頼性の向上に更に適する。
【００９２】
＜第１実施形態の第２変形例＞
図１１を用いて、本発明の第１実施形態の第２変形例について説明する。
【００９３】
図１１は、本発明の第１実施形態の第２変形例の半導体装置の部分断面図である。
【００９４】
本変形例の半導体装置１０２においては、複数の凹部２３のいずれかは、レジスト層２によって構成された凹部底面２３２を有している。すなわち、複数の凹部２３はレジスト層２を貫通していない。このような凹部２３を形成するには、凹部２３が形成されていないアイランド部を形成した後に、別途アイランド部に凹部２３を形成するとよい。本変形
例の構成によっても、半導体装置１００に関して述べた作用効果と同様の作用効果を奏する。
【００９５】
本発明は、上述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。
【符号の説明】
【００９６】
１００，１０１，１０２  半導体装置
１１  基材
１１１  基材表面
１１２  基材裏面
１１３  第１基材側面
１１３Ａ  第１凹み
１１４  第２基材側面
１１４Ａ  第２凹み
１１５  第１基材端面
１１６  第２基材端面
１２  配線パターン
１２１  表面電極
１２１Ａ  ダイボンディング部
１２１Ｂ  第１配線部
１２１Ｃ  ワイヤボンディング部
１２１Ｄ  第２配線部
１２２  裏面電極
１２３  第１連絡電極
１２４  第２連絡電極
２  レジスト層
２１  レジスト層表面
２３  凹部
２３１  凹部側面
２３２  凹部底面
２３９  縁
２６，２６１，２６２，２６３，２６４，２６５  アイランド部
２９  隙間
３  半導体素子
５  封止樹脂部
５１  外面
７１  接合層
７７  ワイヤ
８０１  回路基板
８９１  導電性接合部
Ｖ１  仮想平面
Ｘ  第１方向
Ｙ  第２方向
Ｚ  厚さ方向
Ｚ１，Ｚ２  方向
θ  角度
【図１】
2018142746.tif 000003
【図２】
2018142746.tif 000004
【図３】
2018142746.tif 000005
【図４】
2018142746.tif 000006
【図５】
2018142746.tif 000007
【図６】
2018142746.tif 000008
【図７】
2018142746.tif 000009
【図８】
2018142746.tif 000010
【図９】
2018142746.tif 000011
【図１０】
2018142746.tif 000012
【図１１】
2018142746.tif 000013
【手続補正書】
【提出日】平成30年6月20日(2018.6.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基材と、
前記基材に配置された半導体素子と、
前記基材に形成されたレジスト層と、
前記半導体素子および前記レジスト層を覆う封止樹脂部と、を備え、
前記レジスト層には、複数の凹部が形成されており、前記複数の凹部の各々には、前記封止樹脂部の一部が充填されており、
前記複数の凹部は各々、前記封止樹脂部が接する凹部側面を有し、
前記凹部側面は、前記基材に近づくほど、前記基材の厚さ方向のうち前記レジスト層から前記基材に向かう方向とのなす角度が小さくなるように、湾曲している、半導体装置。
【請求項２】
前記複数の凹部は、前記基材の厚さ方向に平行であり且つ前記半導体素子を通る仮想平面を挟んで、非対称に配置されている、請求項１に記載の半導体装置。
【請求項３】
前記基材に形成された表面電極を更に備え、
前記表面電極は、前記レジスト層に覆われた部分と、前記レジスト層から露出している部分と、を含む、請求項１または２に記載の半導体装置。
【請求項４】
前記基材は、前記レジスト層が形成された基材表面を有し、
前記レジスト層は、前記基材表面の向く方向と同一方向を向くレジスト層表面を有し、
前記複数の凹部は各々、前記レジスト層表面から凹んだ形状であり、且つ、前記凹部側面と前記基材表面とにより規定されている、請求項１ないし３のいずれかに記載の半導体装置。
【請求項５】
前記基材表面は、第１端縁および第２端縁を含み、
前記第１端縁および前記第２端縁は各々、前記基材の厚さ方向に直交する第１方向に沿って延びており、且つ、前記第１端縁および前記第２端縁は、前記基材の厚さ方向と前記第１方向とに直交する第２方向に互いに離間しており、
前記表面電極は、前記第１端縁から前記第２縁にわたって、形成されている、請求項４に記載の半導体装置。
【請求項６】
前記表面電極のうち、前記第１端縁から前記第２縁にわたって形成されている部分は、前記第２方向において、前記半導体素子と前記第１端縁との間に位置する端部を含み、
前記表面電極の前記端部は、前記基材の厚さ方向視において、前記複数の凹部のいずれか２つの間に位置している、請求項５に記載の半導体装置。
【請求項７】
前記半導体素子は、前記第１方向において、前記複数の凹部のいずれか１つと重なっている、請求項５または６に記載の半導体装置。
【請求項８】
前記レジスト層の厚さは、前記表面電極の厚さよりも厚い、請求項４ないし７のいずれかに記載の半導体装置。
【請求項９】
前記半導体素子は、発光素子であり、
前記封止樹脂部は、光を透過させる材料よりなる、請求項１ないし８のいずれかに記載の半導体装置。