(57)【要約】【課題】基板検査における電子部品の静電破壊の可能性を十分に低減可能な検査手順データを生成する。【解決手段】半導体素子が実装されると共に、グランドおよび電源のいずれかに規定される導体パターンに導通する第１類型のプロービングポイントと半導体素子の信号入出力端子に導通する第２類型のプロービングポイントとを含む複数のプロービングポイントを有する検査対象基板について、プロービングポイントに検査用のプローブを接触させて基板検査装置に検査させる検査ステップの実行順序を決定する検査手順データを生成する検査手順データ生成装置であって、第２類型のプロービングポイントに対する検査ステップの実行に先立ってプローブを介して第１類型のプロービングポイントと基準電位とを接続する接続ステップを組み入れて検査手順データを生成する。【選択図】図３
2018179748.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が実装されると共に、グランドおよび電源のいずれかに規定される導体パターンに導通する第１類型のプロービングポイントと当該半導体素子の信号入出力端子に導通する第２類型のプロービングポイントとを含む複数のプロービングポイントを有する検査対象基板について、前記プロービングポイントに検査用のプローブを接触させて基板検査装置に検査させる検査ステップの実行順序を決定する検査手順データを生成する検査手順データ生成装置であって、
前記第２類型のプロービングポイントに対する前記検査ステップの実行に先立って前記プローブを介して前記第１類型のプロービングポイントと基準電位とを接続する接続ステップを組み入れて前記検査手順データを生成する検査手順データ生成装置。
【請求項２】
前記基板検査装置が移動式の少なくとも一対の前記プローブを備えている構成のときには、前記基準電位に接続されている１つの前記プローブを前記第１類型のプロービングポイントにプロービングさせる前記接続ステップを組み入れる請求項１記載の検査手順データ生成装置。
【請求項３】
移動式の少なくとも一対のプローブと、直交する３軸方向のいずれにも移動可能に前記プローブを保持する移動機構と、測定部と、制御部とを備えて、半導体素子が実装されると共に、グランドおよび電源のいずれかに規定される導体パターンに導通する第１類型のプロービングポイントと当該半導体素子の信号入出力端子に導通する第２類型のプロービングポイントとを含む複数のプロービングポイントを有する検査対象基板を検査する基板検査装置であって、
前記制御部は、検査手順データに従い、前記第２類型のプロービングポイントに対する検査ステップの実行に先立って、前記移動機構を制御して基準電位に接続されている１つの前記プローブを前記第１類型のプロービングポイントにプロービングさせる基板検査装置。
【請求項４】
半導体素子が実装されると共に、グランドおよび電源のいずれかに規定される導体パターンに導通する第１類型のプロービングポイントと当該半導体素子の信号入出力端子に導通する第２類型のプロービングポイントとを含む複数のプロービングポイントを有する検査対象基板について、前記プロービングポイントに検査用のプローブを接触させる検査ステップを実行して検査する基板検査方法であって、
前記第２類型のプロービングポイントに対する前記検査ステップの実行に先立って前記プローブを介して前記第１類型のプロービングポイントと基準電位とを接続する接続ステップを実行する基板検査方法。
【請求項５】
移動式の少なくとも一対の前記プローブを備えている構成の基板検査装置を用いて、前記基準電位に接続されている１つの前記プローブを前記第１類型のプロービングポイントにプロービングさせる前記接続ステップを実行する請求項４記載の基板検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板検査装置による検査ステップの実行順序を決定する検査手順データを生成する検査手順データ生成装置、および検査手順データに従って検査する基板検査装置に関するものである。また、本発明は、基板検査装置を用いた基板検査方法に関するものである。
【背景技術】
【０００２】
この種の検査手順データを生成する検査手順データ生成装置として、出願人は、プローブ移動式の基板検査装置に用いられる検査順設定装置を下記の特許文献１に開示している。また、出願人は、この生成した検査手順データに従って検査対象の回路基板（以下、「検査対象基板」ともいう）を検査するプローブ移動式の基板検査装置についても下記の特許文献１に開示している。
【０００３】
出願人が開示している基板検査装置による検査対象基板の検査に際しては、まず、ＣＰＵが、実行すべき各検査ステップの実行順序（各測定点に対するプロービングの順序）を決定する。具体的には、ＣＰＵは、実行すべきすべての検査ステップのなかから最初に実行する検査ステップの番号をキー操作によって指定する。これにより、基準ステップとして最初の（１番目の）検査ステップが確定する。次いで、ＣＰＵは、１番目の検査ステップの測定点と、実行順序が確定していない他の検査ステップの測定点との間の距離をそれぞれ演算し、１番目の検査ステップの測定点に対して最短の距離に位置する測定点の検査ステップを特定する。これにより、２番目の検査ステップが確定する。続いて、ＣＰＵは、３番目以降の各検査ステップについても、上記の２番目の検査ステップの決定手順と同様にして、直前に決定した検査ステップの測定点に対して最短の距離に位置する測定点の検査ステップを特定し、特定した検査ステップを次の検査ステップとして確定する。この後、ＣＰＵは、実行順番が確定していない検査ステップがなくなるまで、上記の処理を繰り返し実行する。これにより、全検査ステップの検査順が決定される。そして、出願人が開示している基板検査装置は、この決定された検査順に各ステップの検査を実行する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３０３４５８３号公報（請求項１等）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、出願人が開示している基板検査装置には、以下の改善すべき課題が存在する。具体的には、検査対象基板を基板検査装置に搬入する際に、検査対象基板がローダなどの搬入装置Ｍと擦れ合って、その際に、図５に示すように、検査対象基板１０におけるグランドおよび電源のいずれかに規定される広めの導体パターンＧ（同図では、グランドに接続された導体パターンを示す）と基準電位Ｂに接続された搬入装置Ｍとの間の容量Ｃに静電気が帯電することがある。
【０００６】
この場合、容量Ｃに静電気が帯電している状態で検査を開始したときは、決定された検査順における最初の検査ステップでプローブＰＲをプロービングさせるプロービングポイント（測定点）次第では、静電気に弱い例えば半導体素子などの電子部品を静電破壊させる可能性がある。例えば、図５に示すように、半導体素子ＳＥの信号入出力端子に接続されている導体パターンにプローブＰＲを最初にプロービングしたときに、同図の破線で示すように、容量Ｃの正電圧側の端子、導体パターンＧ、半導体素子ＳＥの内部回路、半導体素子ＳＥの信号入出力端子に接続されている導体パターン、プローブＰＲ、搬入装置Ｍの基準電位Ｂと同電位である基板検査装置における測定部の基準電位Ｂ、および容量Ｃの負電圧側の端子からなる電流経路が形成される。そして、容量Ｃに帯電している静電気が、この電流経路を流れることによって放電される。その際に、半導体素子ＳＥの許容通過電流値を超えて電流が流れることに起因して、その半導体素子ＳＥを静電破壊させる可能性がある。基板検査装置を用いての基板検査においては、半導体素子ＳＥ等の電子部品が静電破壊される可能性を十分に低減させることが好ましい。
【０００７】
本発明は、かかる改善すべき課題に鑑みてなされたものであり、基板検査装置を用いての基板検査において電子部品の静電破壊の可能性を十分に低減可能な検査手順データ生成装置、基板検査装置、および基板検査方法を提供することを主目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成すべく請求項１記載の検査手順データ生成装置は、半導体素子が実装されると共に、グランドおよび電源のいずれかに規定される導体パターンに導通する第１類型のプロービングポイントと当該半導体素子の信号入出力端子に導通する第２類型のプロービングポイントとを含む複数のプロービングポイントを有する検査対象基板について、前記プロービングポイントに検査用のプローブを接触させて基板検査装置に検査させる検査ステップの実行順序を決定する検査手順データを生成する検査手順データ生成装置であって、前記第２類型のプロービングポイントに対する前記検査ステップの実行に先立って前記プローブを介して前記第１類型のプロービングポイントと基準電位とを接続する接続ステップを組み入れて前記検査手順データを生成する。
【０００９】
また、請求項２記載の検査手順データ生成装置は、請求項１記載の検査手順データ生成装置において、前記基板検査装置が移動式の少なくとも一対の前記プローブを備えている構成のときには、前記基準電位に接続されている１つの前記プローブを前記第１類型のプロービングポイントにプロービングさせる前記接続ステップを組み入れる。
【００１０】
また、請求項３記載の基板検査装置は、移動式の少なくとも一対のプローブと、直交する３軸方向のいずれにも移動可能に前記プローブを保持する移動機構と、測定部と、制御部とを備えて、半導体素子が実装されると共に、グランドおよび電源のいずれかに規定される導体パターンに導通する第１類型のプロービングポイントと当該半導体素子の信号入出力端子に導通する第２類型のプロービングポイントとを含む複数のプロービングポイントを有する検査対象基板を検査する基板検査装置であって、前記制御部は、検査手順データに従い、前記第２類型のプロービングポイントに対する検査ステップの実行に先立って、前記移動機構を制御して基準電位に接続されている１つの前記プローブを前記第１類型のプロービングポイントにプロービングさせる。
【００１１】
また、請求項４記載の基板検査方法は、半導体素子が実装されると共に、グランドおよび電源のいずれかに規定される導体パターンに導通する第１類型のプロービングポイントと当該半導体素子の信号入出力端子に導通する第２類型のプロービングポイントとを含む複数のプロービングポイントを有する検査対象基板について、前記プロービングポイントに検査用のプローブを接触させる検査ステップを実行して検査する基板検査方法であって、前記第２類型のプロービングポイントに対する前記検査ステップの実行に先立って前記プローブを介して前記第１類型のプロービングポイントと基準電位とを接続する接続ステップを実行する。
【００１２】
また、請求項５記載の基板検査方法は、請求項４記載の基板検査方法において、移動式の少なくとも一対の前記プローブを備えている構成の基板検査装置を用いて、前記基準電位に接続されている１つの前記プローブを前記第１類型のプロービングポイントにプロービングさせる前記接続ステップを実行する。
【発明の効果】
【００１３】
請求項１記載の検査手順データ生成装置では、第２類型のプロービングポイントに対する検査ステップの実行に先立ってプローブを介して第１類型のプロービングポイントと基準電位とを接続する接続ステップを組み入れて検査手順データを生成する。また、請求項４記載の基板検査方法では、検査手順データに従い、第２類型のプロービングポイントに対する検査ステップの実行に先立って、基準電位に接続されている１つのプローブを第１類型のプロービングポイントにプロービングさせる。
【００１４】
したがって、この検査手順データ生成装置および基板検査方法によれば、検査対象基板の導体パターンと基準電位との間に静電気が帯電している状態で検査を開始したときであっても、接続ステップを検査ステップに先立って実行することにより、帯電している静電気をプローブを介して基準電位に放電させることができる。したがって、この検査手順データ生成装置および基板検査方法によれば、基板検査において半導体素子の内部回路への静電気の通過を回避することができる結果、基板検査装置を用いる基板検査における半導体素子の静電破壊を回避することができる。
【００１５】
また、請求項２記載の検査手順データ生成装置では、基板検査装置が移動式の少なくとも一対のプローブを備えている構成のときには、基準電位に接続されている１つのプローブを第１類型のプロービングポイントにプロービングさせる接続ステップを組み入れて検査手順データを生成する。したがって、この検査手順データ生成装置、請求項３記載の基板検査装置、および請求項５記載の基板検査方法によれば、この種の基板検査装置による基板検査における半導体素子の静電破壊を回避することができる。
【図面の簡単な説明】
【００１６】
【図１】基板検査システム１の構成を示す構成図である。
【図２】基板検査装置２の構成を示す構成図である。
【図３】検査手順データ生成処理の手順を示すフローチャートである。
【図４】接続ステップを説明する説明図である。
【図５】基板検査における半導体素子ＳＥの静電破壊を説明する説明図である。
【発明を実施するための形態】
【００１７】
以下、本発明に係る検査手順データ生成装置、基板検査装置および基板検査方法の実施の形態について、添付図面を参照して説明する。
【００１８】
図１に示す基板検査システム１は、基板検査装置２、ラック３、ローダ４、搬送路５（上流側の搬送路５Ａ、下流側の搬送路５Ｂ）、および検査手順データ生成装置６を備え、検査対象の回路基板１０（以下、「検査対象基板１０」ともいう）を自動で搬送して、検査手順データ生成装置６に生成させた検査手順データに従って基板検査装置２に導体パターンの導通・断線や電子部品の検査を実行させる。
【００１９】
最初に、検査対象基板１０について説明する。検査対象基板１０は、「検査対象基板」の一例であって、図４に示すように、半導体素子１３等の電子部品が実装されると共に、グランドおよび電源のいずれかに規定される導体パターンである広めの導体パターン１１が内層や基板表面に複数形成されると共に（同図では、１つの導体パターンが内層に形成されている状態を図示する）、半導体素子１３などの電子部品の信号入出力端子に接続される細めの導体パターン１２が内層や基板表面に形成された多層のプリント基板として構成されている。この場合、内層に形成されている導体パターン１１は、基板表面に形成されたランド１４にビア等を介して導通している。また、同図に示すように、検査対象基板１０は、導体パターン１１に導通するプロービングポイントＰ１（第１類型のプロービングポイントＰ１）と、導体パターン１２に導通するプロービングポイントＰ２（第２類型のプロービングポイントＰ２）とを含む複数のプロービングポイントを有している。なお、「検査対象基板」は、本実施形態のような多層のプリント基板に限られず、単層の回路基板やフレキシブル基板であってもよい。
【００２０】
基板検査装置２は、「基板検査装置」の一例であって、図２に示すように、基板保持部２１、移動機構２２ａ，２２ｂ（以下、区別しないときには「移動機構２２」ともいう）、プローブ２３ａ，２３ｂ（以下、区別しないときには「プローブ２３」ともいう）、測定部２４、操作部２５、表示部２６、記憶部２７、および制御部２８を備え、検査対象基板１０について、プロービングポイントに検査用のプローブ２３を接触させて検査を行う検査ステップを実行する。
【００２１】
基板保持部２１は、制御部２８の制御に従って検査対象基板１０を吸着または挟持して検査位置に保持する。移動機構２２は、「移動機構」の一例であって、制御部２８の制御に従ってプローブ２３を移動させて基板保持部２１によって保持されている検査対象基板１０の導体パターンにおける各プロービングポイントにプロービングさせる。プローブ２３ａ，２３ｂは、フライング方式のプローブであって、直交する３軸方向（Ｘ−Ｙ−Ｚ方向）のいずれにも移動可能に移動機構２２ａ,２２ｂにそれぞれ取り付けられると共に、測定部２４に接続されている。
【００２２】
測定部２４は、制御部２８の制御に従って両プローブ２３ａ，２３ｂを介して検査対象基板１０の各プロービングポイントに対して入出力させた電気信号に基づき、各プロービングポイント間の電気的パラメータ（電流値、電圧値、抵抗値および位相等）を測定して測定データを出力する。操作部２５は、基板検査装置２の動作条件を設定したり基板検査の開始／停止を指示したりするための不図示の操作スイッチや操作タッチパネル等を備え、操作に応じた操作信号を制御部２８に出力する。表示部２６は、制御部２８の制御に従って検査対象基板１０についての検査結果などを表示する。
【００２３】
記憶部２７は、メモリであって、制御部２８の制御に従って各種データを記憶する。具体的には、記憶部２７は、検査ステップの実行順序を決定する検査手順データ、測定部２４によって測定された測定データ、および測定データの良否を判定するための検査用基準データ等を記憶する。
【００２４】
制御部２８は、例えば、ＣＰＵなどで構成され、基板検査装置２を総括的に制御する。具体的には、制御部２８は、検査手順データ生成装置６から転送された検査手順データを記憶部２７に記憶させる。また、制御部２８は、記憶部２７に記憶された検査手順データに従って移動機構２２ａ，２２ｂを制御して各検査ステップに対応付けられているプロービングポイントにプローブ２３ａ，２３ｂをプロービングさせると共に、測定部２４を制御して測定処理を実行させる。また、制御部２８は、測定部２４に測定させた測定データを記憶部２７に記憶させる。さらに、制御部２８は、記憶部２７に記憶されている測定データおよび検査用基準データに基づき、プローブ２３ａ，２３ｂをプロービングさせたプロービングポイント間の導通状態（導通検査）や絶縁状態（絶縁検査）、および半導体素子１３などの電子部品の状態（電子部品検査）の良否を判定して、その判定結果を表示部２６に表示させたり外部装置に出力したりする。
【００２５】
ラック３は、図１に示すように、複数の検査対象基板１０を積み重ねた状態で収容する。ローダ４は、搬送路５の上流側に配置されており、ラック３に積み重ねられた検査対象基板１０を上流側の搬送路５Ａに１枚づつ送り出す。搬送路５Ａは、検査前の検査対象基板１０を基板検査装置２に搬送し、搬送路５Ｂは、検査された検査対象基板１０を基板検査装置２から図外の検査済み基板の搬入箇所まで搬送する。
【００２６】
検査手順データ生成装置６は、例えば、パーソナルコンピュータで構成され、基板検査装置２およびＣＡＤ（computer-aided design ）システム７とＵＳＢケーブル接続等の通信手段によってデータ通信可能に構成されている。また、検査手順データ生成装置６は、ＣＡＤシステム７から取り込んだ検査対象基板１０のＣＡＤデータやガーバーデータ等に基づき、基板検査装置２によって実行される検査ステップの実行順序を決定する検査手順データを生成する。また、検査手順データ生成装置６は、後述する図３に示す検査手順データ生成処理Ｓ１に従って検査手順データを生成し、生成した検査手順データを基板検査装置２に転送する。
【００２７】
次に、検査対象基板１０を検査する際に用いられる検査手順データの生成方法について、図面を参照して説明する。この場合、検査手順データは、半導体素子１３の静電破壊を回避すべく検査手順データ生成装置６によって図３に示す検査手順データ生成処理Ｓ１が実行されることで生成される。
【００２８】
検査手順データ生成処理Ｓ１では、最初に、検査手順データ生成装置６が、ＣＡＤシステム７と通信して、ＣＡＤシステム７からＣＡＤデータやガーバーデータ等の検査対象基板１０についての基板データを取り込む（ステップＳ２）。
【００２９】
続いて、検査手順データ生成装置６は、取り込んだ基板データから各導体パターンについて実行すべき導通検査、絶縁検査、および検査対象基板１０に実装されている半導体素子１３などの電子部品の部品検査といった検査ステップ項目を抽出する。さらに、検査手順データ生成装置６は、検査時間を短縮すべくプローブ２３の移動距離がなるべく短くなるように、抽出された各検査ステップ項目を並び替えて、基板検査装置２に実行させる順序と検査内容を規定する検査ステップを生成する（ステップＳ３）。
【００３０】
続いて、検査手順データ生成装置６は、第２類型のプロービングポイントＰ２に対する検査ステップの実行に先立ってプローブ２３ａを介して第１類型のプロービングポイントＰ１と基準電位Ｂとを接続する接続ステップを組み入れて検査手順データを生成する（ステップＳ４）。
【００３１】
具体的には、最初の検査ステップ（第１回目の検査ステップ）に対応するプロービングポイントが第１類型のプロービングポイントＰ１と第２類型のプロービングポイントＰ２の場合、図４に示すように、最初に、接続ステップとして第１類型のプロービングポイントＰ１にプローブ２３ａをプロービングさせ、次いで、検査ステップとして第２類型のプロービングポイントＰ２に時間差を設けてプローブ２３ｂをプロービングさせるように接続ステップを組み入れて検査手順データ（以下、この検査手順データを「第１検査手順データ」ともいう）を生成する。また、最初の検査ステップに対応するプロービングポイントが共に第２類型のプロービングポイントＰ２の場合には、検査ステップとして第２類型のプロービングポイントＰ２にプローブ２３ａ，２３ｂをプロービングさせるのに先立ち、第１類型のプロービングポイントＰ１にプローブ２３ａをプロービングさせる接続ステップを組み入れて検査手順データ（以下、この検査手順データを「第２検査手順データ」ともいう）を生成する。なお、「検査対象基板」が、互いに独立した（つまり、互いに絶縁されている）同一種類または異なる種類の回路基板を複数面付けしているいわゆる多面取り基板の場合、検査ステップの実行に先立って実行されるように接続ステップを組み入れた検査手順データを各回路基板毎に生成する。続いて、検査手順データ生成装置６は、生成した検査手順データを基板検査装置２に転送する。この際に、基板検査装置２では、制御部２８が、転送された検査手順データを記憶部２７に記憶させる。
【００３２】
次に、基板検査システム１での基板検査の動作を説明する。最初に、ローダ４がラック３から検査対象基板１０を搬送路５Ａに送り出す。この場合、検査対象基板１０がローダ４と擦れ合うことに起因して、検査対象基板１０に静電気が帯電することがある。特に、グランドまたは電源に規定される比較的大きな面積の導体パターン１１の部位と、基板検査システム１における基準電位Ｂ（一例として、基板検査装置２、ローダ４および搬送路５Ａなどのフレームグランド等）との間の容量Ｃ（図５）に、静電気が帯電することがある。
【００３３】
続いて、基板検査装置２では、制御部２８が、搬送路５Ａから送り込まれて基板保持部２１によって保持された検査対象基板１０に対して、記憶部２７に記憶されている検査手順データに従ってプローブ２３をプロービングすることで基板検査を実行する。この基板検査では、制御部２８は、最初に、接続ステップを実行する。具体的には、制御部２８は、第１検査手順データを用いるときには、図４に示すように、最初に、接続ステップとして第１類型のプロービングポイントＰ１にプローブ２３ａをプロービングさせる。また、制御部２８は、第２検査手順データを用いるときにも、最初に、接続ステップとして第１類型のプロービングポイントＰ１にプローブ２３ａをプロービングさせる。この際に、検査対象基板１０の導体パターン１１と基準電位Ｂとの間の容量Ｃに静電気が帯電していたとしても、この静電気は、プローブ２３ａを介して第１類型のプロービングポイントＰ１から基準電位Ｂに放電されて除去される。
【００３４】
次いで、制御部２８は、検査ステップを実行する。具体的には、制御部２８は、第１検査手順データを用いるときには、第１類型のプロービングポイントＰ１にプローブ２３ａをプロービングさせた状態において、第２類型のプロービングポイントＰ２にプローブ２３ｂを時間差を設けてプロービングさせる。一方、制御部２８は、第２検査手順データを用いるときには、プローブ２３ａ，２３ｂを第１類型のプロービングポイントＰ１および第２類型のプロービングポイントＰ２のいずれかにプロービングさせる。この際には、いずれの検査手順データを用いたときであっても、接続ステップにおいて容量Ｃの静電気が除去されているため、半導体素子１３の内部回路に静電気が流れない結果、半導体素子１３の静電破壊が回避される。この後、制御部２８は、測定部２４を制御して、プロービングされているプローブ２３を介して各プロービングポイントに対して入出力させた電気信号に基づき、各プロービングポイント間の電気的パラメータ（電流値、電圧値、抵抗値および位相等）を測定させて測定データを出力させる。次いで、制御部２８は、出力された測定データを記憶部２７に記憶させると共に、記憶部２７に記憶されている測定データおよび検査用基準データに基づき、プローブ２３ａ，２３ｂをプロービングさせているプロービングポイント間の導通状態（導通検査）や絶縁状態（絶縁検査）、および半導体素子１３などの電子部品の状態（電子部品検査）の良否を判定して、その判定結果を記憶部２７に記憶させると共に、表示部２６に表示させたり外部装置に出力したりする。続いて、制御部２８は、検査手順データに従い、すべてのプロービングポイントに対するプローブ２３のプロービングおよび検査ステップを終了したときに、この検査対象基板１０についての基板検査を終了する。
【００３５】
続いて、基板検査システム１では、搬送路５Ｂが、基板検査装置２から送り出された検査済みの検査対象基板１０を検査済み基板の搬入箇所まで搬送する。
【００３６】
このように、この検査手順データ生成装置６では、第２類型のプロービングポイントＰ２に対する検査ステップの実行に先立ってプローブ２３を介して第１類型のプロービングポイントＰ１と基準電位Ｂとを接続する接続ステップを組み入れて検査手順データを生成する。また、この基板検査装置２、および基板検査装置２を用いる基板検査方法では、検査手順データに従い、第２類型のプロービングポイントＰ２に対する検査ステップの実行に先立って、移動機構２２を制御して基準電位Ｂに接続されている１つのプローブ２３ａを第１類型のプロービングポイントＰ１にプロービングさせる。
【００３７】
したがって、この検査手順データ生成装置６、基板検査装置２、および基板検査装置２を用いる基板検査方法によれば、検査対象基板１０の導体パターン１１と基準電位Ｂとの間に静電気が帯電している状態で検査を開始したときであっても、接続ステップを検査ステップに先立って実行することにより、帯電している静電気をプローブ２３ａを介して基準電位Ｂに放電させることができる。したがって、この検査手順データ生成装置６、基板検査装置２、および基板検査方法によれば、基板検査において半導体素子１３の内部回路への静電気の通過を回避することができる結果、基板検査装置２を用いる基板検査における半導体素子１３の静電破壊を回避することができる。
【００３８】
また、この検査手順データ生成装置６では、基板検査装置２が移動式の少なくとも一対のプローブ２３を備えている構成のときには、基準電位Ｂに接続されている１つのプローブ２３ａを第１類型のプロービングポイントＰ１にプロービングさせる接続ステップを組み入れて検査手順データを生成する。したがって、この検査手順データ生成装置６、基板検査装置２、および基板検査装置２を用いる基板検査方法によれば、この種の基板検査装置２による基板検査における半導体素子１３の静電破壊を回避することができる。
【００３９】
また、「基板検査装置」と「検査手順データ生成装置」とが別体で構成されている例について説明したが、両者が一体として構成されていてもよい。
【符号の説明】
【００４０】
１  基板検査システム
２  基板検査装置
６  検査手順データ生成装置
１０  検査対象基板
１１，１２導体パターン
１３  半導体素子
２２，２２ａ，２２ｂ  移動機構
２３，２３ａ，２３ｂ  プローブ
２４  測定部
２８  制御部
Ｂ  基準電位
Ｐ１  第１類型のプロービングポイント
Ｐ２  第２類型のプロービングポイント
【図１】
2018179748.tif 000003
【図２】
2018179748.tif 000004
【図３】
2018179748.tif 000005
【図４】
2018179748.tif 000006
【図５】
2018179748.tif 000007