(57)【要約】【課題】  本発明は、端子を介して抵抗体で発生する熱を効果的に逃がしながら実装基板との接合強度を向上させることが可能な抵抗素子及びその実装基板に関する。【解決手段】  本発明の一実施形態による抵抗素子は、ベース基材と、上記ベース基材の一面に互いに分離されるように配置された第１及び第２端子と、上記第１端子と第２端子との間に配置された第３端子と、上記第１端子と第３端子との間及び上記第２端子と第３端子との間に配置され、互いに離隔された第１及び第２抵抗層と、を含み、上記第３端子は、第１及び第２抵抗層の一端部で第１及び第２抵抗層の上面及び下面を覆うように配置される。【選択図】図２
2018006726.tif 000002
【特許請求の範囲】
【請求項１】
ベース基材と、
前記ベース基材の一方の主面上に互いに分離して配置された第１及び第２端子と、
前記主面上において、前記第１端子と第２端子との間に配置された第３端子と、
前記主面上において、前記第１端子と前記第３端子との間及び前記第２端子と前記第３端子との間にそれぞれ配置され、互いに離隔して設けられた第１及び第２抵抗層と、を含み、
前記第３端子は、前記第１及び第２抵抗層の一方の端部において前記第１及び第２抵抗層の上面及び下面の少なくとも一部を覆うように配置される、抵抗素子。
【請求項２】
前記第１及び第２端子は、前記第１及び第２抵抗層の他方の端部において前記第１及び第２抵抗層の上面及び下面の少なくとも一部を覆うように配置される、請求項１に記載の抵抗素子。
【請求項３】
それぞれの前記第１〜第３端子は、前記ベース基材上に配置された第１〜第３内部電極と、前記第１〜第３内部電極をそれぞれ覆う第１〜第３外部電極と、を含む、請求項１または請求項２に記載の抵抗素子。
【請求項４】
前記第１〜第３内部電極の各々は、前記ベース基材の前記一方の主面上に配置された第１〜第３シード層を含む、請求項３に記載の抵抗素子。
【請求項５】
前記第３内部電極は、前記第１抵抗層と第２抵抗層との間の空間を満たし、前記第１及び第２抵抗層のそれぞれにおける一方の端部の少なくとも一部を覆う第３カバー層を含む、請求項４に記載の抵抗素子。
【請求項６】
前記第１及び第２内部電極の各々は、前記第１及び第２抵抗層の他方の端部の少なくとも一部を囲むように構成されている第１及び第２カバー層を含む、請求項４または請求項５に記載の抵抗素子。
【請求項７】
前記第１〜第３端子の間において前記第１及び第２抵抗層を覆うように配置される保護層をさらに含む、請求項１から請求項６の何れか一項に記載の抵抗素子。
【請求項８】
前記第１または第２抵抗層をトリミング（ｔｒｉｍｍｉｎｇ）処理することで、前記第１端子と第３端子との間の抵抗値または前記第２端子と第３端子との間の抵抗値が調整可能となるように構成されている、請求項１から請求項７の何れか一項に記載の抵抗素子。
【請求項９】
複数の電極パッドを有する回路基板と、
前記回路基板に配置されて前記複数の電極パッドと電気的に接続された抵抗素子と、を含み、
前記抵抗素子は、ベース基材と、前記ベース基材の一方の主面上に互いに分離して配置された第１及び第２端子と、前記第１端子と前記第２端子との間に配置された第３端子と、前記第１端子と前記第３端子との間及び前記第２端子と前記第３端子との間にそれぞれ配置され、互いに離隔して設けられた第１及び第２抵抗層と、を含み、
前記第３端子は、前記第１及び第２抵抗層の一方の端部において前記第１及び第２抵抗層の上面及び下面の少なくとも一部を覆うように配置される、抵抗素子の実装基板。
【請求項１０】
前記第１及び第２端子は、前記第１及び第２抵抗層の他方の端部において前記第１及び第２抵抗層の上面及び下面の少なくとも一部を覆うように配置される、請求項９に記載の抵抗素子の実装基板。
【請求項１１】
前記第１〜第３端子の各々は、前記ベース基材上に配置された第１〜第３内部電極と、前記第１〜第３内部電極をそれぞれ覆う第１〜第３外部電極と、を含む、請求項９または請求項１０に記載の抵抗素子の実装基板。
【請求項１２】
前記第１〜第３内部電極の各々は、前記ベース基材の一方の主面上に配置された第１〜第３シード層を含む、請求項１１に記載の抵抗素子の実装基板。
【請求項１３】
前記第３内部電極は、前記第１抵抗層と前記第２抵抗層との間の空間を満たし、前記第１及び第２抵抗層のそれぞれにおける一方の端部の少なくとも一部を覆う第３カバー層を含む、請求項１２に記載の抵抗素子の実装基板。
【請求項１４】
それぞれの前記第１及び第２内部電極は、前記第１及び第２抵抗層の他方の端部の少なくとも一部を囲むように構成されている第１及び第２カバー層を含む、請求項１２に記載の抵抗素子の実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗素子及びその実装基板に関する。
【背景技術】
【０００２】
チップ形状の抵抗素子は精密抵抗の実現に適した素子であり、回路内で電流を調節し、電圧を降下させる役割を担うことができる。
【０００３】
抵抗を用いた回路設計において、抵抗が外部からの電気的な衝撃（サージ、静電気など）によって損傷して不良（短絡状態など）が発生する場合、電源から供給される全電流がＩＣに流れ、回路に二次的な損害が生じる場合が発生し得る。
【０００４】
このような現象を防止するためには、回路を設計する時に、複数の抵抗を用いて回路を設計する場合が考えられる。しかし、このような回路設計は、基板上に素子を実装するための空間使用量が不可避的に増加してしまうという問題点がある。
【０００５】
特に、ますます小型化及び精密化が進んでいるモバイル機器の場合、上述のように基板上に素子を実装するための空間使用量が増加することは回路の安定性の点から好ましくないため、回路に流れる電流をより効果的に調節することができる抵抗素子に関する研究開発が求められている状況である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】韓国特許出願公開第２０１５‐０１２３５４８号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一実施形態によると、端子を介して抵抗体で発生する熱を効果的に伝達することで、定格電力が向上し、回路基板との安定した接続が保証される抵抗素子及び当該抵抗素子の実装基板を提供することができる。
【課題を解決するための手段】
【０００８】
本発明の一実施形態による抵抗素子は、ベース基材と、上記ベース基材の一方の主面上に互いに分離して配置された第１及び第２端子と、上記主面上において上記第１端子と第２端子との間に配置された第３端子と、上記主面上において上記第１端子と上記第３端子との間及び上記第２端子と上記第３端子との間にそれぞれ配置され、互いに離隔して設けられた第１及び第２抵抗層と、を含み、上記第３端子は、第１及び第２抵抗層の一方の端部において第１及び第２抵抗層の上面及び下面の少なくとも一部を覆うように配置される。
【０００９】
また、本発明の他の実施形態による抵抗素子の実装基板は、複数の電極パッドを有する回路基板と、上記回路基板に配置され、上記複数の電極パッドに電気的に接続された抵抗素子と、を含み、上記抵抗素子は、ベース基材と、上記ベース基材の一方の面に互いに分離して配置された第１及び第２端子と、上記第１端子と第２端子との間に配置された第３端子と、上記第１端子と上記第３端子との間及び上記第２端子と上記第３端子との間にそれぞれ配置され、互いに離隔して設けられた第１及び第２抵抗層と、を含み、上記第３端子は、第１及び第２抵抗層の一方の端部において第１及び第２抵抗層の上面及び下面の少なくとも一部を覆うように配置される。
【発明の効果】
【００１０】
本発明の一実施形態による抵抗素子は、基板上に素子を実装する際における実装空間の使用効率に優れており、印刷回路基板との間の安定的な接続を可能にするという効果を有する。
【００１１】
また、端子が抵抗体の一方の端部を少なくとも部分的に囲む構造を採用することで、抵抗体で発生する熱を回路基板またはベース基材に効果的に伝達することができる。
【００１２】
また、一方の端子と他方の端子との間に位置する中心端子の面積を増加させることができるため、端子間の抵抗値を容易に測定することが可能であり、抵抗素子を基板上に接合して実装する際に、接合面における基板と抵抗素子との間の固着強度を向上させることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態による抵抗素子を示す斜視図である。
【図２】図１のＩ−Ｉ'の断面図である。
【図３】本発明の他の実施形態による抵抗素子を示す断面図である。
【図４】本発明のさらに他の実施形態による抵抗素子を示す断面図である。
【図５】本発明の一実施形態による抵抗素子の実装基板を示す斜視図である。
【図６】図５のＩＩ−ＩＩ'の断面図である。
【発明を実施するための形態】
【００１４】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがある。
【００１５】
図１は本発明の一実施形態による抵抗素子１００を示す斜視図であり、図２は図１に示す抵抗素子をＩ−Ｉ'線に沿った切断面で切って見た場合の断面図である。なお、図１および図２において、全体が略六面体形状を有する抵抗素子１００における厚さ方向を方向Ｔ、長さ方向を方向Ｌ、幅方向を方向Ｗで表す。図３〜図６に示す方向Ｔ、方向Ｌ及び方向Ｗについても同様である。
【００１６】
図１及び図２を参照すると、本発明の一実施形態による抵抗素子１００は、ベース基材１１０と、第１及び第２抵抗層１２１、１２２と、第１〜第３端子１３１、１３２、１３３と、を含む。
【００１７】
上記ベース基材１１０は、第１及び第２抵抗層１２１、１２２を支持するとともに、抵抗素子１００の強度を確保する役割を果たす部材である。ベース基材１１０の形態はこれに限定されるものではないが、所定の厚さを有し、主面の形状が長方形である薄い板状の形態とすることができる。
【００１８】
また、ベース基材１１０は、熱伝導性に優れた材質で形成されることで、抵抗素子の通電時に第１及び第２抵抗層１２１、１２２で生成された熱を外部に発散させる熱拡散経路の役割を担うことができる。
【００１９】
例えば、上記ベース基材１１０は、アルミナ（Ａｌ２Ｏ３）などのセラミック製またはポリマー製の基材として形成することができる。特定の例として、上記ベース基材１１０は、薄い板状のアルミニウムの表面を陽極酸化処理（ａｎｏｄｉｚｉｎｇ）することで得られたアルミナ基板として形成することができる。
【００２０】
第１及び第２抵抗層１２１、１２２は上記ベース基材１１０の一方の主面上に配置される。上記主面上において、第１抵抗層１２１は、互いに離隔して設けられた第１端子１３１と第３端子１３３との間に配置され、第２抵抗層１２２は、互いに離隔して設けられた第２端子１３２と第３端１３３との間に配置される。上記ベース基材１１０の上記主面上に形成されたこのような配列において、第１抵抗層１２１及び第２抵抗層１２２は第３端子１３３を共通端子とし、上記第１及び第２端子１３１、１３２をそれぞれの独立端子として採用する。
【００２１】
例えば、第１及び第２抵抗層１２１、１２２の形成材料としては、種々の金属または合金や、酸化物などの化合物を用いることができる。そのような形成材料は、例えば、Ｃｕ‐Ｎｉ系合金、Ｎｉ‐Ｃｒ系合金、Ｒｕ酸化物、Ｓｉ酸化物、Ｍｎ及びＭｎ系合金の少なくとも一つを含むことができる。
【００２２】
また、第１及び第２抵抗層１２１、１２２は、トリミング（ｔｒｉｍｍｉｎｇ）処理工程により抵抗値を適切な値に調整することができる。トリミング処理工程とは、抵抗層を形成した後に、当該抵抗層が有する抵抗値を調整して回路設計結果に適合した抵抗値となるようにするために、微細カッティング（ｃｕｔｔｉｎｇ）処理などによって当該抵抗層の一部を部分的に除去する処理工程を意味する。
【００２３】
第１〜第３端子１３１、１３２、１３３は、ベース基材１１０の一方の主面上に互いに分離して配置される。また、上記主面上において、第３端子１３３は、第１端子１３１と第２端子１３２との間に配置され、上記第１及び第２抵抗層１２１、１２２のそれぞれにおける一方の端部の少なくとも一部を囲む形態で上記第１及び第２抵抗層１２１、１２２と接続される。すなわち、第３端子１３３は、第１及び第２抵抗層１２１、１２２の一方の端部において第１及び第２抵抗層１２１、１２２の上面及び下面の少なくとも一部を覆うように配置される。
【００２４】
図２に示されたように、第１端子１３１は第１内部電極１３１ａ‐１、１３１ｃ、１３１ｄ及び第１外部電極１３１ｂを含み、第２端子１３２は第２内部電極１３２ａ‐１、１３２ｃ、１３２ｄ及び第２外部電極１３２ｂを含むことができる。また、第３端子１３３は第３内部電極１３３ａ‐１、１３３ａ‐２及び第３外部電極１３３ｂを含むことができる。上記第１〜第３内部電極（内部電極１３１ａ‐１、１３１ｃ、１３１ｄ、１３２ａ‐１、１３２ｃ、１３２ｄ、１３３ａ‐１、１３３ａ‐２）はベース基材１１０上に配置され、上記第１〜第３外部電極は上記第１〜第３内部電極をそれぞれ覆うように形成される。
【００２５】
以下、上記第１〜第３内部電極（図２に示す内部電極１３１ａ‐１、１３１ｃ、１３１ｄ、１３２ａ‐１、１３２ｃ、１３２ｄ、１３３ａ‐１、１３３ａ‐２）の実施形態を具体的に説明する。
【００２６】
例えば、それぞれの上記第１〜第３内部電極は、上記ベース基材１１０の一方の主面上に配置された第１〜第３シード層１３１ａ‐１、１３２ａ‐１、１３３ａ‐１を含むことができる。
【００２７】
また、上記第３内部電極は、上記主面上において、第１抵抗層１２１と第２抵抗層１２２との間の空間を満たし、上記第１抵抗層１２１及び第２抵抗層１２２のそれぞれにおける一方の端部を覆う第３カバー層１３３a‐２を含むことができる。
【００２８】
第３シード層１３３ａ‐１及び第３カバー層１３３a‐２は、第１抵抗層１２１及び第２抵抗層１２２のそれぞれにおける一方の端部の少なくとも一部を囲むような構造を実現するために、断面形状がＩ字状となるように形成されている。これにより、第３内部電極と第１及び第２抵抗層１２１、１２２との間の接触面積を極大化することが可能となる。また、これにより、第１及び第２抵抗層１２１、１２２で発生する熱をベース基材１１０に効果的に伝達することが可能となる。
【００２９】
また、ベース基材１１０の上記主面上において、第３カバー層１３３a‐２が形成される領域Ｗ１は、第１抵抗層１２１と第２抵抗層１２２との間の空間のみに限定されず、当該領域を第１抵抗層１２１と第２抵抗層１２２との間の空間よりも広くすることで、第３端子１３３の表面積をより広くすることができる。これにより、上述したトリミング（ｔｒｉｍｍｉｎｇ）処理工程時において抵抗値を容易に測定することが可能となる。また、抵抗素子１００を回路基板上に接合して実装する工程の実行時に、半田を用いて抵抗素子１００と回路基板を接合するための接合面積を充分に確保することができる。そのため、回路基板と抵抗素子１００との間の接合面における固着強度を向上させることができる。
【００３０】
また、選択的に、上記第１及び第２シード層１３１ａ-１、１３２ａ-１と対向するように、上記ベース基材１１０の一方の主面と向い合う他方の主面上に第１及び第２裏面電極１３１ｄ、１３２ｄを配置することができる。上記のように上記ベース基材１１０の他方の主面に第１及び第２裏面電極１３１ｄ、１３２ｄを配置する場合、第１及び第２シード層１３１ａ‐１、１３２ａ‐１と第１及び第２裏面電極１３１ｄ、１３２ｄは、焼成工程において第１及び第２抵抗層１２１、１２２がベース基材１１０に加える変形応力を相殺して、第１及び第２抵抗層１２１、１２２によってベース基材１１０が反り返る現象を防止することができる。
【００３１】
これに限定されるものではないが、上記第１及び第２裏面電極１３１ｄ、１３２ｄは導電性ペーストを印刷することで形成することができる。
【００３２】
また、上記ベース基材１１０、第１及び第２抵抗層１２１、１２２、及び第１〜第３シード層１３１ａ‐１、１３２ａ‐１、１３３ａ‐１が配置されて形成された積層体の長手方向Ｌにおける両端面には、第１シード層１３１ａ‐１及び第２シード層１３２ａ‐１とそれぞれ連結される第１側面電極１３１ｃ及び第２側面電極１３２ｃを任意付加的に配置することができる。
【００３３】
すなわち、上記第１側面電極１３１ｃは、第１シード層１３１ａ‐１及び第１裏面電極１３１ｄと接続されるように配置され、第２側面電極１３２ｃは第２シード層１３２ａ‐１及び第２裏面電極１３２ｄと接続されるように配置されるようにすることができる。
【００３４】
一方、上記第１〜第３端子１３１、１３２、１３３の間で上記第１及び第２抵抗層１２１、１２２上に保護層１４０を配置することができる。例えば、保護層１４０は、第３カバー層１３３a‐２が配置されていない第１及び第２抵抗層１２１、１２２の一部領域を覆うように配置され、第１及び第２抵抗層１２１、１２２を外部の衝撃から保護する。
【００３５】
これに限定されるものではないが、上記保護層１４０を形成する材料は、シリコン（ＳｉＯ２）やガラス（ｇｌａｓｓ）を含むことができ、上述した材料をオーバーコート（上塗りコーティング処理）することにより形成することができる。
【００３６】
保護層１４０が第１及び第２抵抗層１２１、１２２上に配置されたとしても、第１〜第３端子１３１、１３２、１３３が保護層１４０よりも高く突出した形状を有するように抵抗素子１００を構成することができる。こうすることで、基板上に抵抗素子１００を実装する際に、保護層１４０が邪魔にならないので、第１〜第３端子１３１、１３２、１３３と基板に配置された電極パッドとを容易に接合することができる。
【００３７】
また、上記保護層１４０を形成した後、基板上に抵抗素子１００を実装するために、上記第１〜第３内部電極上に第１〜第３外部電極１３１ｂ、１３２ｂ、１３３ｂをそれぞれ形成することができる。
【００３８】
上記第１及び第２内部電極が第１及び第２裏面電極１３１ｄ、１３２ｄ及び第１及び第２側面電極１３１ｃ、１３２ｃを含む形で形成される場合、上記裏面電極及び側面電極上にも、それぞれ第１及び第２外部電極１３１ｂ、１３２ｂを形成することができる。
【００３９】
例えば、第１外部電極１３１ｂは、第１シード層１３１ａ‐１、第１裏面電極１３１ｄ、及び第１側面電極１３１ｃを覆うように形成することができ、この場合、第１側面電極１３１ｃは、上記第１シード層１３１ａ‐１と上記第１裏面電極との間を接続するように形成することができる。また、第２外部電極１３２ｂは、第２シード層１３２ａ‐１、第２裏面電極１３２ｄ、及び第２側面電極１３２ｃを覆うように形成することができ、この場合、第２側面電極１３２ｃは、上記第２シード層１３２ａ‐１と上記第２裏面電極との間を接続するように形成することができる。
【００４０】
第１〜第３端子１３１、１３２、１３３を構成する内部電極は、導電性ペーストを用いた印刷工程（印刷後に焼成）または蒸着工程により形成することができる。上記内部電極は、外部電極１３１ｂ、１３２ｂ、１３３ｂを形成するためのめっき処理工程においてシード（ｓｅｅｄ）層としての役割を果たすことができる。例えば、上記内部電極は、導電性ペーストの形成材料として、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）の少なくとも一つを含んで形成されてもよい。
【００４１】
また、第１〜第３端子１３１、１３２、１３３を構成する外部電極１３１ｂ、１３２ｂ、１３３ｂは、めっき処理工程により形成することができる。上記外部電極１３１ｂ、１３２ｂ、１３３ｂは、ニッケル（Ｎｉ）、スズ（Ｓｎ）、鉛（Ｐｄ）、クロム（Ｃｒ）の少なくとも一つを含んで形成することができる。例えば、上記外部電極１３１ｂ、１３２ｂ、１３３ｂは、Ｎｉめっき層とＳｎめっき層の二重層を含んで形成することができる。Ｎｉめっき層は、抵抗素子１００を基板上に接合して実装する時に、接合に用いる半田の成分が内部電極の成分（例えば、Ａｇ）に混入してしまうことを防止することができ、Ｓｎめっき層は、抵抗素子１００を基板上に接合して実装する時に、接合に用いる半田成分と容易に接合可能とするために配合することができる。
【００４２】
一方、図２に示されたように、第１及び第２外部電極１３１ｂ、１３２ｂの厚さは、第３外部電極１３３ｂの厚さよりも厚くなるように形成することができる。第１及び第２外部電極１３１ｂ、１３２ｂを上記のように厚く形成することで、内部電極及び外部電極を含む第１〜第３端子１３１、１３２、１３３の全体の厚さが均一となるように第１〜第３端子１３１、１３２、１３３を形成することができる。
【００４３】
図３及び図４は本発明の他の実施形態による抵抗素子１００Ａを示す断面図である。
【００４４】
図３及び図４を参照すると、図２に示した抵抗素子１００に比べて、この実施形態による抵抗素子１００Ａ、１００Ａ'は、第１及び第２端子１３１、１３２の構成が変形されていることが確認できる。
【００４５】
第１及び第２端子１３１、１３２の内部電極はそれぞれ、第１カバー層１３１ａ‐２及び第２カバー層１３２ａ‐２を含むことができる。図３に示すように、第１及び第２カバー層１３１ａ‐２、１３２ａ‐２の各々は、第１及び第２シード層１３１ａ‐１、１３２ａ‐１を覆うように延在する第１及び第２抵抗層１２１、１２２の他方の端部をさらに上から覆うように形成することができる。
【００４６】
また、第１及び第２カバー層１３１ａ‐２、１３２ａ‐２は、第１及び第２シード層１３１ａ‐１、１３２ａ‐１と接続されるように形成することができる。
【００４７】
図４を参照すると、第１及び第２シード層１３１ａ‐１、１３２ａ‐１と接続される第１及び第２カバー層１３１ａ‐２、１３２ａ‐２がそれぞれ第１及び第２抵抗層の他方の端部（第１及び第２抵抗層１２１、１２２の構成部分のうち、第１及び第２シード層１３１ａ‐１、１３２ａ‐１を覆うように延在する端部）を覆うように形成されていることを確認することができる。
【００４８】
これにより、第１及び第２内部電極は、第１及び第２抵抗層１２１、１２２の上記他方の端部を少なくとも部分的に囲む構造を実現するために、断面形状がＩ字状となるように形成され、その結果、第１及び第２内部電極と第１及び第２抵抗層１２１、１２２との間の接触面積を極大化することが可能となる。これにより、第１及び第２抵抗層１２１、１２２で発生する熱をベース基材１１０に効果的に伝達することが可能となる。
【００４９】
図３および図４に示す抵抗素子１００Ａおよび１００Ａ'に関するその他の構成及び機能は、図１及び図２を参照して説明した抵抗素子１００と同様の構成及び機能であるため、重複する説明は省略する。
【００５０】
図５は本発明の一実施形態による抵抗素子の実装基板を示す斜視図であり、図６は図５に示す実装基板をＩＩ−ＩＩ'線に沿った切断面で切って見た場合の断面図である。
【００５１】
図５及び図６を参照すると、本発明の一実施形態による抵抗素子の実装基板１０は、互いに離隔して配置された複数の電極パッド及び抵抗素子１００が実装された回路基板１１を含む。
【００５２】
上記抵抗素子１００は、ベース基材１１０と、上記ベース基材１１０の一方の主面上に互いに分離して配置された第１及び第２端子１３１、１３２と、上記第１端子１３１と第２端子１３２との間に配置された第３端子１３３と、上記第１端子と上記第３端子との間及び上記第２端子と上記第３端子との間にそれぞれ配置され、互いに離隔して設けられた第１及び第２抵抗層１２１、１２２と、を含む。
【００５３】
また、上記第３端子１３３は、第１及び第２抵抗層１２１、１２２の一方の端部において第１及び第２抵抗層１２１、１２２の上面及び下面の少なくとも一部を覆うように配置される。
【００５４】
上記抵抗素子１００は、図１〜図４を参照して説明した抵抗素子１００、１００Ａ及び１００Ａ'と同様の構成であるため、重複した説明は省略する。
【００５５】
回路基板１１は電子回路が形成される部分であって、電子機器における特定の作動や制御を実現するための集積回路（ＩＣ）などが形成され、別途設けた電源から供給される電流が流れるようにすることができる。
【００５６】
この場合、回路基板１１は、様々な配線ラインを含むか、またはトランジスターなどのような他の種類の半導体素子をさらに含むことができる。また、回路基板１１は、導電層または誘電層を含むなど、必要に応じて多様に構成することができる。
【００５７】
第１〜第３電極パッド１２、１３、１４は回路基板１１上において互いに離隔される形で配置されるものであって、半田１５を介して抵抗素子１００の第１〜第３端子１３１、１３２、１３３とそれぞれ電気的に接続されるようにすることができる。
【００５８】
図５及び図６では、第１電極パッド１２が第１端子１３１と接続され、第２電極パッド１３が第２端子１３２と接続されると示したが、設計を変更することにより、第１電極パッド１２が第２端子１３２と接続され、第２電極パッド１３が第１端子１３１と接続されるようにすることもできる。
【００５９】
上述のように、第３端子１３３は第１及び第２抵抗層１２１、１２２のそれぞれの一方の端部を少なくとも部分的に囲むような構造を有するため、第３端子１３３と第１及び第２抵抗層１２１、１２２との間の接触面積を極大化することが可能となる。これにより、第１及び第２抵抗層１２１、１２２で発生する熱をベース基材１１０だけでなく回路基板１１にも効果的に伝達することができる。
【００６０】
また、第３端子１３３の表面積が広くなるため、半田１５を用いて第３端子１３３を第３電極パッド１４と接合する際に、第３端子１３３と第３電極パッド１４との間に充分な接合面積を確保することが可能となり、回路基板１１と抵抗素子１００との間の固着強度を向上させることが可能となる。
【００６１】
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【００６２】
１００、１００Ａ、１００Ａ'  抵抗素子
１１０  ベース基材
１２１、１２２  抵抗層
１３１、１３２、１３３  第１〜第３端子
１４０  保護層
１０  抵抗素子の実装基板
１１  回路基板
１２、１３、１４  第１〜第３電極パッド
１５  半田
【図１】
2018006726.tif 000003
【図２】
2018006726.tif 000004
【図３】
2018006726.tif 000005
【図４】
2018006726.tif 000006
【図５】
2018006726.tif 000007
【図６】
2018006726.tif 000008