(57)【要約】【課題】回路基板に表面実装される素子の接続部分に関して取付部を介して作用する外力の影響を抑制し得る構成を提供する。【解決手段】回路基板６０では、正方形状（矩形状）の基板面６１に表面実装される素子６５は、外縁が正方形状（矩形状）となる実装領域６６の四辺６６ａ〜６６ｄが、基板面６１の四隅において対角に位置する取付穴６２ａ，６２ｃ同士を結ぶ直線Ｌ１と取付穴６２ｂ，６２ｄ同士を結ぶ直線Ｌ２とのいずれか一方に対して直交するように表面実装される。【選択図】図３
2018006511.tif 000002
【特許請求の範囲】
【請求項１】
矩形状の基板面に対して外縁が矩形状となる実装領域にて少なくとも１つの素子が表面実装されてなる回路基板であって、
前記基板面の四隅に相当する位置に、固定用の取付部がそれぞれ形成され、
前記素子は、前記実装領域の四辺のうちの少なくとも一辺が、対角に位置する前記取付部同士を結ぶ２つの直線のいずれか一方に対して直交するように表面実装されることを特徴とする回路基板。
【請求項２】
前記素子は、前記実装領域の四辺のそれぞれが、前記２つの直線のいずれか一方に対して直交するように表面実装されることを特徴とする請求項１に記載の回路基板。
【請求項３】
前記素子は、前記実装領域の四辺のうちの一辺が、４つの前記取付部のうち最も近くに位置する取付部と当該取付部に対して対角に位置する取付部とを結ぶ直線に対して直交するように表面実装されることを特徴とする請求項１又は２に記載の回路基板。
【請求項４】
前記素子は、前記一辺と前記直線との交点が前記一辺の中点に相当する位置となるように表面実装されることを特徴とする請求項１〜３のいずれか一項に記載の回路基板。
【請求項５】
前記直線に対して直交する前記一辺と当該一辺に対して最も近くに位置する前記取付部との間には他の素子が実装されることを特徴とする請求項１〜４のいずれか一項に記載の回路基板。
【請求項６】
２以上の前記素子が、少なくとも前記一辺にて前記２つの直線のいずれか一方に対して直交するように表面実装されることを特徴とする請求項１〜５のいずれか一項に記載の回路基板。
【請求項７】
前記素子は、ＢＧＡ型のパッケージ形態であることを特徴とする請求項１〜６のいずれか一項に記載の回路基板。
【請求項８】
請求項１〜７のいずれか一項に記載の回路基板が筐体に収容されて構成される電子装置であって、
前記回路基板は、前記取付部を利用して前記筐体に固定されることを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板及び電子装置に関するものである。
【背景技術】
【０００２】
筐体内に回路基板が収容されて構成される電子装置において、回路基板上には種々の素子がはんだ接続により実装されている。このような構成の電子装置では、落下等によって生じる衝撃によって回路基板が変形することがあり、当該回路基板の変形に追従できずにはんだにクラック（ひび割れ）が発生すると、回路基板において素子への通電不良が生じ、電子装置が動作しなくなる虞がある。特に、例えば、ＢＧＡ（Ball Grid Array）型のパッケージ形態等の表面実装型の素子では、はんだ接続箇所が多くなるため、この問題が顕著となる。
【０００３】
この問題を解決する回路基板に関する技術として、例えば、下記特許文献１に開示される回路基板が知られている。この回路基板は、第１面に第１部品が表面実装されており、この第１部品の実装領域の裏側に位置する第２面の領域の四隅に第２部品をそれぞれ実装することによって、回路基板の剛性を高めて第１部品の保護を図っている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１５７９３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上述のように、第１部品の実装領域の裏側に位置する第２面の領域の四隅に第２部品をそれぞれ実装する構成では、他の実装部品等との干渉や回路の動作保証の観点から、基板仕様等によっては、第２面の上記四隅のそれぞれに第２部品を配置できない可能性がある。また、既に回路設計が完成している回路基板において、上述のように４つの第２部品の実装のために部品配置の修正を行う場合には、多大な手間やコストを費やすこととなってしまうため現実的ではない。
【０００６】
また、回路基板上のはんだの耐久性を向上させるために、アンダーフィル材を用いる方法が知られている。すなわち、回路基板と素子との間にアンダーフィル材を充填させてはんだ部分を封止することで、はんだを衝撃から守る構成である。しかしながら、このような構成では、アンダーフィル材を塗布する位置や塗布量を正確に制御しなければ、アンダーフィル材が所望の範囲よりも広がる等によって回路動作の不具合を引き起こす虞がある。また、アンダーフィル材の塗布において、塗布位置や塗布量の正確な制御のために複雑な多くの工程が必要となり、コストの増大につながってしまう問題がある。
【０００７】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、回路基板に表面実装される素子の接続部分に関して取付部を介して作用する外力の影響を抑制し得る構成を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、特許請求の範囲の請求項１に記載の発明は、矩形状の基板面（６１，７１）に対して外縁が矩形状となる実装領域（６６，７６，９２，９４，９６）にて少なくとも１つの素子（６５，７５，９１，９３，９５）が表面実装されてなる回路基板（６０，６０ａ，７０，８０，９０）であって、前記基板面の四隅に相当する位置に、固定用の取付部（６２ａ〜６２ｄ，７２ａ〜７２ｄ）がそれぞれ形成され、前記素子は、前記実装領域の四辺のうちの少なくとも一辺（６６ａ〜６６ｄ，７６ａ〜７６ｄ，９２ａ〜９２ｄ，９４ａ〜９４ｄ，９６ａ〜９６ｄ）が、対角に位置する前記取付部同士を結ぶ２つの直線（Ｌ１，Ｌ２）のいずれか一方に対して直交するように表面実装されることを特徴とする。
なお、上記各括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明の効果】
【０００９】
請求項１の発明では、矩形状の基板面に表面実装される素子は、外縁が矩形状となる実装領域の四辺のうちの少なくとも一辺が、基板面の四隅において対角に位置する取付部同士を結ぶ２つの直線のいずれか一方に対して直交するように表面実装される。
【００１０】
これにより、回路基板を収容する筐体に落下衝撃等が作用したために外力が各取付部を介して回路基板に作用する場合であっても、その外力が素子の矩形状の実装領域の一辺に対して垂直に作用する。このため、例えば、上記外力が素子の矩形状の実装領域の角部に作用する場合と比較して、上記外力を実装領域に関して点でなく辺で受けることができることから、外力が分散されて局所的に作用しにくくなるために当該外力を緩和しやすくなる。従って、回路基板に表面実装される素子の接続部分に関して取付部を介して作用する外力の影響を抑制することができる。
【００１１】
請求項２の発明では、素子は、実装領域の四辺のそれぞれが、２つの直線のいずれか一方に対して直交するように表面実装される。これにより、どの取付部を介して外力が回路基板に作用する場合であっても、その外力を実装領域に関して点でなく辺で受けて緩和できるので、回路基板に表面実装される素子の接続部分に関して取付部を介して作用する外力の影響を確実に抑制することができる。
【００１２】
請求項３の発明では、素子は、実装領域の四辺のうちの一辺が、４つの取付部のうち最も近くに位置する取付部と当該取付部に対して対角に位置する取付部とを結ぶ直線に対して直交するように表面実装される。素子に作用する上記外力は、最も近くに位置する取付部を介して作用する外力が他の取付部を介して作用する外力よりも大きくなりやすいことから、このように大きくなりやすい外力を確実に緩和できるので、回路基板に表面実装される素子の接続部分に関して取付部を介して作用する外力の影響を確実に抑制することができる。
【００１３】
請求項４の発明では、素子は、上記一辺と上記直線との交点が当該一辺の中点に相当する位置となるように表面実装されるため、上記外力を実装領域に関して辺で受ける際にその辺の全てを利用して緩和しやすくなるので、回路基板に表面実装される素子の接続部分に関して取付部を介して作用する外力の影響を確実に抑制することができる。
【００１４】
請求項５の発明では、上記直線に対して直交する実装領域の一辺と当該一辺に対して最も近くに位置する取付部との間には他の素子が実装されるため、この取付部を介して作用する外力が上記他の素子により緩和されて上記一辺に伝わることとなる。このように、上記一辺に伝わる前の外力を緩和できるので、回路基板に表面実装される素子の接続部分に関して取付部を介して作用する外力の影響を確実に抑制することができる。
【００１５】
請求項６の発明のように、２以上の素子が、少なくとも一辺にて２つの直線のいずれか一方に対して直交するように表面実装される構成であっても、回路基板に表面実装される各素子の接続部分に関して取付部を介して作用する外力の影響を抑制することができる。
【００１６】
請求項７の発明では、素子のパッケージ形態としてＢＧＡを採用することで、素子の高密度実装を実現しつつ、上記接続部分に関して取付部を介して作用する外力の影響を抑制することができる。
【００１７】
請求項８の発明では、電子装置は、上述のように構成される回路基板が筐体に収容されて構成されており、回路基板は、取付部を利用して筐体に固定される。これにより、回路基板を収容する筐体に対して落下衝撃等が作用したために各取付部を介して外力が回路基板に作用する場合であっても、当該外力を実装領域に関して辺で受けて緩和できるので、回路基板に表面実装される素子の接続部分に関して取付部を介して作用する外力の影響を抑制することができる。
【図面の簡単な説明】
【００１８】
【図１】第１実施形態に係る電子装置の構成概要を示す説明図であり、図１（Ａ）は平面図を示し、図１（Ｂ）は側面図を示す。
【図２】図２（Ａ）は、図１の電子装置の電気的構成を例示するブロック図であり、図２（Ｂ）は、図２（Ａ）の無線タグ処理部を概略的に例示するブロック図であり、図２（Ｃ）は、図２（Ａ）の情報コード読取部を概略的に例示するブロック図である。
【図３】図１の回路基板を概略的に示す平面図である。
【図４】図１の回路基板の一部を概略的に示す側面図である。
【図５】第１実施形態に係る回路基板に生じる歪みの解析結果を概略的に示す説明図である。
【図６】比較例に係る回路基板に生じる歪みの解析結果を概略的に示す説明図である。
【図７】第１実施形態の第１変形例に係る回路基板を概略的に示す平面図である。
【図８】第１実施形態の第２変形例に係る回路基板を概略的に示す平面図である。
【図９】第２実施形態に係る回路基板を概略的に示す平面図である。
【図１０】第３実施形態に係る回路基板を概略的に示す平面図である。
【発明を実施するための形態】
【００１９】
［第１実施形態］
以下、本発明に係る回路基板を備える電子装置を具現化した第１実施形態について、図面を参照して説明する。
本実施形態に係る電子装置１０は、ユーザによって携帯されて様々な場所で用いられる携帯型の情報端末として構成されており、アンテナを介して送受信される電波を媒介として無線タグ（ＲＦＩＤタグ）５０に記憶されている情報を読み書きする機能に加えて、バーコードや二次元コードなどの情報コードを読み取る情報コードリーダとしての機能を兼ね備え、読み取りを二方式で行いうる構成となっている。
【００２０】
図１（Ａ），（Ｂ）に示すように、電子装置１０は、ＡＢＳ樹脂等の合成樹脂材料により形成される上側ケース１１ａおよび下側ケース１１ｂが組み付けられて構成される長手状の筐体１１によって外郭が形成されている。また、上側ケース１１ａには、所定の情報を入力する際に操作されるファンクションキーおよびテンキー等のキー操作部２５や、所定の情報を表示するための表示部２４等が配置されている。また、下側ケース１１ｂには、下方に向けて開口する読取口１２が形成されている。
【００２１】
図２（Ａ）に示すように、電子装置１０の筐体１１内には、電子装置１０全体を制御する制御部２１が設けられている。この制御部２１は、マイコンを主体として構成されるものであり、ＣＰＵ、システムバス、入出力インタフェース等を有し、メモリ２２とともに情報処理装置を構成している。メモリ２２には、無線通信処理等を実行するための所定のプログラム等が制御部２１により実行可能に予め格納されている。
【００２２】
また、制御部２１には、ＬＥＤ２３、表示部２４、キー操作部２５、バイブレータ２６、ブザー２７、外部インタフェース２８などが接続されている。キー操作部２５は、制御部２１に対して操作信号を与える構成をなしており、制御部２１は、この操作信号を受けて操作信号の内容に応じた動作を行う。また、ＬＥＤ２３、表示部２４、バイブレータ２６およびブザー２７は、制御部２１によって制御される構成をなしており、それぞれ、制御部２１からの指令を受けて動作する。外部インタフェース２８は、サーバ等の外部機器との間でネットワーク等を介してデータ通信を行うためのインタフェースとして構成されており、制御部２１と協働して通信処理を行う構成をなしている。また、筐体１１内には、電源部２９が設けられており、この電源部２９やバッテリ２９ａによって制御部２１や各種電気部品に電力が供給されるようになっている。
【００２３】
また、制御部２１には、無線タグ処理部３０および情報コード読取部４０が接続されている。
まず、無線タグ処理部３０について、図２（Ｂ）を用いて説明する。
無線タグ処理部３０は、アンテナ３４および制御部２１と協働して無線タグ５０との間で電磁波による通信を行ない、無線タグ５０に記憶されるデータの読取り、或いは無線タグ５０に対するデータの書込みを行なうように機能するものである。この無線タグ処理部３０は、公知の電波方式で伝送を行う回路として構成されており、図２（Ｂ）にて概略的に示すように、送信回路３１、受信回路３２、整合回路３３などを有している。
【００２４】
送信回路３１は、キャリア発振器、符号化部、増幅器、送信部フィルタ、変調部などによって構成されており、キャリア発振器から所定の周波数のキャリア（搬送波）が出力される構成をなしている。また、符号化部は、制御部２１に接続されており、当該制御部２１より出力される送信データを符号化して変調部に出力している。変調部は、キャリア発振器からのキャリア（搬送波）、及び符号化部からの送信データが入力される部分であり、キャリア発振器より出力されるキャリア（搬送波）に対し、通信対象へのコマンド送信時に符号化部より出力される符号化された送信符号（変調信号）によってＡＳＫ（Amplitude Shift Keying）変調された被変調信号を生成し、増幅器に出力している。増幅器は、入力信号（変調部によって変調された被変調信号）を所定のゲインで増幅し、その増幅信号を送信部フィルタに出力しており、送信部フィルタは、増幅器からの増幅信号をフィルタリングした送信信号を、整合回路３３を介してアンテナ３４に出力している。このようにしてアンテナ３４に送信信号が出力されると、その送信信号が送信電波として当該アンテナ３４より外部に放射される。
【００２５】
一方、アンテナ３４によって受信された応答信号は、整合回路３３を介して受信回路３２に入力される。この受信回路３２は、受信部フィルタ、増幅器、復調部、二値化処理部、複号化部などによって構成されており、アンテナ３４を介して受信された応答信号を受信部フィルタによってフィルタリングした後、増幅器によって増幅し、その増幅信号を復調部によって復調する。そして、その復調された信号波形を二値化処理部によって二値化し、復号化部にて復号化した後、その復号化された信号を受信データとして制御部２１に出力している。
【００２６】
次に、情報コード読取部４０について、図２（Ｃ）を用いて説明する。
情報コード読取部４０は、情報コードを光学的に読み取るように機能するもので、図２（Ｃ）に示すように、ＣＣＤエリアセンサからなる受光センサ４３、結像レンズ４２、複数個のＬＥＤやレンズ等から構成される照明部４１などを備えた構成をなしており、制御部２１と協働して読取対象Ｒに付された情報コードＣ（バーコードや二次元コード）を読み取るように機能する。
【００２７】
この情報コード読取部４０によって読み取りを行う場合、まず、制御部２１によって指令を受けた照明部４１から照明光Ｌｆが出射され、この照明光Ｌｆが読取口１２を通って読取対象Ｒに照射される。そして、照明光Ｌｆが情報コードＣにて反射した反射光Ｌｒは読取口１２を通って装置内に取り込まれ、結像レンズ４２を通って受光センサ４３に受光される。読取口１２と受光センサ４３との間に配される結像レンズ４２は、情報コードＣの像を受光センサ４３上に結像させる構成をなしており、受光センサ４３はこの情報コードＣの像に応じた受光信号を出力する。受光センサ４３から出力された受光信号は、画像データとしてメモリ２２（図２（Ａ））に記憶され、情報コードＣに含まれる情報を取得するためのデコード処理に用いられるようになっている。なお、情報コード読取部４０には、受光センサ４３からの信号を増幅する増幅回路や、その増幅された信号をデジタル信号に変換するＡＤ変換回路等が設けられているがこれらの回路については図示を省略している。
【００２８】
次に、電子装置１０に収容される回路基板６０について説明する。
回路基板６０は、図３に示すように、セラミック材等によって矩形状、より詳しくは正方形状の基板面６１を有するように構成されており、四隅に筐体固定用の取付部として設けられる取付穴６２ａ〜６２ｄを利用して、図１（Ｂ）に例示するように、筐体１１の内側に固定されている。基板面６１には、上記制御部２１、メモリ２２等を実現するため素子６５を含めた複数の素子や、抵抗、コンデンサ等の電子部品が実装されている。なお、図３では、便宜上、素子６５を二点鎖線にて示し、素子６５を除く他の素子等の図示を省略している。また、基板面６１は、「一面」の一例に相当し得る。
【００２９】
素子６５は、例えばＩＣチップとして構成され、ＢＧＡ（Ball Grid Array）型のパッケージ形態となっており、図４に示すように、基板面６１に形成された各パッド（図示略）に対してアレイ状に配置されるはんだボール６３を介して電気的に接続される。素子６５は、外縁が矩形状、より詳しくは正方形状となる実装領域６６の四辺のそれぞれが各取付穴６２ａ〜６２ｄに向かうように基板面６１の中央に実装されている。すなわち、実装領域６６は、対角に位置する取付穴６２ａと取付穴６２ｃとを結ぶ直線を直線Ｌ１、対角に位置する取付穴６２ｂと取付穴６２ｄとを結ぶ直線を直線Ｌ２とするとき、実装領域６６の一辺６６ａ及び一辺６６ｃが直線Ｌ１とそれぞれ直交し、実装領域６６の一辺６６ｂ及び一辺６６ｄが直線Ｌ２とそれぞれ直交するように、配置されている。
【００３０】
特に、本実施形態では、一辺６６ａはその中点にて直線Ｌ１に直交し、一辺６６ｂはその中点にて直線Ｌ２に直交し、一辺６６ｃはその中点にて直線Ｌ１に直交し、一辺６６ｄはその中点にて直線Ｌ２に直交している。すなわち、素子６５は、各一辺６６ａ〜６６ｄと直線Ｌ１，Ｌ２との交点がその一辺６６ａ〜６６ｄの中点に相当する位置となるように表面実装される。
【００３１】
次に、素子６５が実装される回路基板６０に衝撃が加わった場合に生じる歪みについて、図５及び図６を参照して説明する。ここで、図５は、素子６５のみが基板面６１に実装された回路基板６０に対して各取付穴６２ａ〜６２ｄを介して所定の外力が作用する場合に、当該回路基板６０に生じる歪みの解析結果を示している。なお、所定の外力とは、例えば、回路基板６０を収容する筐体１１に落下衝撃等が作用したために生じた応力等が想定される。
【００３２】
また、図６は、比較例に係る回路基板１００に対して各取付穴６２ａ〜６２ｄを介して上記所定の外力（図５の回路基板６０に対して各取付穴６２ａ〜６２ｄを介して作用する外力と同じ外力）が作用する場合に、当該回路基板１００に生じる歪みの解析結果を示している。ここで、図６に示す回路基板１００は、図５に示す回路基板６０に対して、素子６５の実装領域６６の四隅が各取付穴６２ａ〜６２ｄに向かうように基板面６１の中央に実装されて構成されている。すなわち、回路基板１００は、従来の回路基板のように、実装領域６６の各辺が基板面の外縁に平行となるように構成されている。
【００３３】
図５からわかるように、図５に示す状態の回路基板６０に対して各取付穴６２ａ〜６２ｄを介して所定の外力が作用する場合、各取付穴６２ａ〜６２ｄから最短距離となる実装領域６６の各一辺６６ａ〜６６ｄの中点付近にて発生する歪みが大きくなりやすい。図５に示す状態の回路基板６０では、実装領域６６の各一辺６６ａ〜６６ｄの中点付近にて１５００με程度の歪が生じ、やや歪みが大きくなっているが、実装領域６６の四隅では歪みが小さくなっている。
【００３４】
これは、各取付穴６２ａ〜６２ｄを介して作用する外力が素子６５の実装領域６６の一辺６６ａ〜６６ｄに対してそれぞれ垂直に作用するため、例えば、上記外力が素子６５の実装領域６６の角部に作用する場合と比較して、上記外力を実装領域６６に関して点でなく辺で受けることができ、その結果、外力が分散されて局所的に作用しにくくなるために当該外力を緩和しやすくなるからである。
【００３５】
一方、図６からわかるように、図６に示す状態の回路基板１００に対して各取付穴６２ａ〜６２ｄを介して同じ所定の外力が作用する場合、各取付穴６２ａ〜６２ｄから最短距離となる実装領域６６の四隅付近では、３０００με程度の歪が生じ、歪みが大きくなっている。このように歪みが大きくなると、はんだ接続部分が回路基板１００の変形に追従できなくなる場合があり、このような場合には、その接続部分にクラック等が生じる可能性が有る。
【００３６】
特に、回路基板１００では、上記所定の外力を、実装領域６６に関して辺でなく角部、すなわち点として受けているため、当該所定の外力が角部にて局所的に作用するので、四隅での歪みが回路基板６０にて生じた歪みよりも大きくなっている。すなわち、図５に示す状態の回路基板６０では、最大歪みが半分以下に抑制されて、実装領域６６周辺での歪みを小さくできるだけでなく、歪みに対して比較的弱い実装領域６６の角部における接続部分を好適に保護することができる。
【００３７】
以上説明したように、本実施形態に係る回路基板６０では、正方形状（矩形状）の基板面６１に表面実装される素子６５は、外縁が正方形状（矩形状）となる実装領域６６の四辺６６ａ〜６６ｄが、基板面６１の四隅において対角に位置する取付穴６２ａ，６２ｃ同士を結ぶ直線Ｌ１と取付穴６２ｂ，６２ｄ同士を結ぶ直線Ｌ２とのいずれか一方に対して直交するように表面実装される。
【００３８】
そして、電子装置１０は、上述のように構成される回路基板６０が筐体１１に収容されて構成されており、回路基板６０は、各取付穴６２ａ〜６２ｄを利用して筐体１１に固定される。
【００３９】
これにより、回路基板６０を収容する筐体１１に落下衝撃等が作用したために外力が各取付穴６２ａ〜６２ｄを介して回路基板６０に作用する場合であっても、当該外力を実装領域６６に関して辺で受けて緩和できる。従って、回路基板６０に表面実装される素子６５の接続部分に関して取付穴６２ａ〜６２ｄを介して作用する外力の影響を抑制することができる。
【００４０】
特に、素子６５は、実装領域６６の四辺６６ａ〜６６ｄのそれぞれが、２つの直線Ｌ１，Ｌ２のいずれか一方に対して直交するように表面実装される。これにより、どの取付穴６２ａ〜６２ｄを介して外力が回路基板６０に作用する場合であっても、その外力を実装領域６６に関して点でなく辺で受けて緩和できるので、回路基板６０に表面実装される素子６５の接続部分に関して取付穴６２ａ〜６２ｄを介して作用する外力の影響を確実に抑制することができる。
【００４１】
さらに、素子６５は、一辺６６ａ〜６６ｄと直線Ｌ１，Ｌ２との交点が当該一辺の中点に相当する位置となるように表面実装されるため、上記外力を実装領域６６に関して辺で受ける際にその辺の全てを利用して緩和しやすくなるので、回路基板６０に表面実装される素子６５の接続部分に関して取付穴６２ａ〜６２ｄを介して作用する外力の影響を確実に抑制することができる。
【００４２】
そして、素子６５のパッケージ形態としてＢＧＡを採用することで、素子６５の高密度実装を実現しつつ、上記接続部分に関して取付穴６２ａ〜６２ｄを介して作用する外力の影響を抑制することができる。
【００４３】
なお、実装領域６６は、一辺６６ａ〜６６ｄのそれぞれが、２つの直線Ｌ１，Ｌ２のいずれか一方に対して直交するように配置されることに限らず、少なくとも一辺が２つの直線Ｌ１，Ｌ２のいずれか一方に対して直交するように配置されてもよい。
【００４４】
具体的には、例えば、本実施形態の第１変形例として、図７に示す回路基板６０ａのように、実装領域６６のうちの一辺６６ａ，６６ｃが直線Ｌ１に対して直交するように素子６５が表面実装されてもよい。この場合、実装領域６６のうちの一辺６６ｂ，６６ｄは、直線Ｌ２に対して直交しない。なお、図７では、便宜上、素子６５を二点鎖線にて示し、素子６５を除く他の素子等の図示を省略している。
【００４５】
このようにしても、取付穴６２ａや取付穴６２ｃを介して回路基板６０に作用する外力を実装領域６６に関して辺で受けて緩和でき、素子６５の接続部分に関して取付穴６２ａや取付穴６２ｃを介して作用する外力の影響を抑制することができる。
【００４６】
特に、本第１変形例では、素子６５は、実装領域６６の四辺のうちの一辺６６ａが、４つの取付穴のうち最も近くに位置する取付穴６２ａと直線Ｌ１に対して直交するように表面実装される。素子６５に作用する上記外力は、最も近くに位置する取付穴を介して作用する外力が他の取付穴を介して作用する外力よりも大きくなりやすいことから、このように大きくなりやすい外力を確実に緩和できるので、回路基板６０に表面実装される素子６５の接続部分に関して取付穴を介して作用する外力の影響を確実に抑制することができる。
【００４７】
また、基板面６１および素子６５の実装領域６６の外縁は、ともに正方形状に形成されることに限らず、少なくとも一方が正方形状と異なる矩形状（方形状）、例えば、長方形状に形成されてもよい。この場合、長方形状の基板面に実装される素子は、長方形状の実装領域の四辺のうちの少なくとも一辺が、基板面の四隅において対角に位置する取付部同士を結ぶ２つの直線のいずれか一方に対して直交するように表面実装される。
【００４８】
具体的には、例えば、本実施形態の第２変形例として、図８に示す回路基板７０のように、基板面７１が長方形状に形成されて、長方形状の実装領域７６のうちの一辺７６ａ，７６ｃが取付穴７２ａと取付穴７２ｃとを結ぶ直線Ｌ１に対して直交するように素子７５が表面実装されてもよい。この場合、長方形状の実装領域７６のうちの一辺７６ｂ，７６ｄは、取付穴７２ｂと取付穴７２ｄとを結ぶ直線Ｌ２に対して交わるものの直交しない。なお、取付穴７２ａ〜７２ｄは、取付穴６２ａ〜６２ｄと同様に筐体１１に固定するための取付部として機能するものである。また、図８では、便宜上、素子７５を二点鎖線にて示し、素子７５を除く他の素子等の図示を省略している。
【００４９】
このようにしても、取付穴７２ａや取付穴７２ｃを介して回路基板７０に作用する外力を実装領域７６に関して辺で受けて緩和でき、素子７５の接続部分に関して取付穴７２ａや取付穴７２ｃを介して作用する外力の影響を抑制することができる。
【００５０】
［第２実施形態］
次に、本発明の第２実施形態に係る回路基板及び電子装置について、図９を用いて説明する。
本第２実施形態では、上記直線Ｌ１，Ｌ２に対して直交する実装領域６６の一辺と取付穴との間に他の素子が実装される点が主に上記第１実施形態と異なる。このため、第１実施形態と実質的に同様の構成部分には同一符号を付して説明を省略する。
【００５１】
本実施形態に係る回路基板８０では、図９に示すように、上述した回路基板６０に対して、実装領域６６の各一辺６６ａ〜６６ｄと取付穴６２ａ〜６２ｄとの間であって各一辺６６ａ〜６６ｄの近傍に、他の素子８１ａ〜８１ｄがそれぞれ実装されている。すなわち、他の素子８１ａ〜８１ｄは、実装領域６６の近傍にて直線Ｌ１，Ｌ２上となるように実装されている。ここで、他の素子８１ａ〜８１ｄは、例えば、ＳＯＰであって、基板面６１に対して強固なはんだ接合にて実装されている。
【００５２】
このように他の素子８１ａ〜８１ｄが直線Ｌ１，Ｌ２上に実装されることで、取付穴６２ａ〜６２ｄを介して作用する外力が上記他の素子８１ａ〜８１ｄにより緩和されて各一辺６６ａ〜６６ｄに伝わることとなる。これにより、各一辺６６ａ〜６６ｄに伝わる前の外力を緩和できるので、回路基板６０に表面実装される素子６５の接続部分に関して取付穴６２ａ〜６２ｄを介して作用する外力の影響を確実に抑制することができる。
【００５３】
なお、各一辺６６ａ〜６６ｄの全てに対して上記他の素子が直線Ｌ１，Ｌ２上にて実装されて配置されることに限らず、外力の影響を確実に制限したい一辺だけ等、各一辺６６ａ〜６６ｄの一部に対して上記他の素子が直線Ｌ１，Ｌ２上にて実装されて配置されてもよい。
【００５４】
なお、実装領域の近傍にて直線Ｌ１，Ｌ２上となるように他の素子が実装される本実施形態の特徴的構成は、他の実施形態や変形例にも適用することができる。
【００５５】
［第３実施形態］
次に、本発明の第３実施形態に係る回路基板及び電子装置について、図１０を用いて説明する。
本第３実施形態では、２以上の素子が、一辺にて２つの直線Ｌ１，Ｌ２のいずれか一方に対して直交するように表面実装される点が主に上記第１実施形態と異なる。このため、第１実施形態と実質的に同様の構成部分には同一符号を付して説明を省略する。
【００５６】
図１０に示すように、本実施形態に係る回路基板９０では、第１の素子９１、第２の素子９３、第３の素子９５の３つの素子がＢＧＡ型のパッケージ形態として、正方形状の基板面６１に実装されている。特に、第１の素子９１は、外縁が矩形状、より詳しくは正方形状となる第１の実装領域９２の一辺９２ａが取付穴６２ａに向かうように基板面６１に実装されている。このため、第１の実装領域９２は、一辺９２ａ及び一辺９２ｃが直線Ｌ１と中点にてそれぞれ直交し、一辺９２ｂ及び一辺９２ｄは直線Ｌ２に直交しないように配置される。また、第２の素子９３は、外縁が矩形状、より詳しくは正方形状となる第２の実装領域９４の一辺９４ｂが取付穴６２ｂに向かうように基板面６１に実装されている。このため、第２の実装領域９４は、一辺９４ｂ及び一辺９４ｄが直線Ｌ２とそれぞれ直交し、一辺９４ａ及び一辺９４ｃは直線Ｌ１に直交しないように配置される。また、第３の素子９５は、外縁が矩形状、より詳しくは正方形状となる第３の実装領域９６の一辺９６ｄが取付穴６２ｄに向かうように基板面６１に実装されている。このため、第３の実装領域９６は、一辺９６ｂ及び一辺９６ｄが直線Ｌ２と中点にてそれぞれ直交し、一辺９６ａ及び一辺９６ｃは直線Ｌ１に直交しないように配置される。
【００５７】
特に、本実施形態では、図１０に示すように、第１の実装領域９２と第２の実装領域９４とは、一辺９２ｃの一部と一辺９４ａの一部とが対向して平行となるように配置されており、一辺９２ｃの一部と一辺９４ａの一部との間に、素子が実装されない第１の非実装領域Ｓ１が設けられている。そして、第３の実装領域９６は、一辺９２ｃと一辺９４ａとの双方に平行であって第１の非実装領域Ｓ１の中央を通る直線Ｌ３上となるように配置されている。
【００５８】
また、第２の実装領域９４と第３の実装領域９６とは、一辺９４ｄの一部と一辺９６ｂの一部とが直線Ｌ１に対して等距離にて対向して平行となるように配置されており、一辺９４ｄの一部と一辺９６ｂの一部との間に、素子が実装されない第２の非実装領域Ｓ２が設けられている。そして、第１の実装領域９２は、一辺９４ｄと一辺９６ｂとの双方に平行であって第２の非実装領域Ｓ２の中央を通る直線Ｌ１上となるように配置されている。
【００５９】
このように、各素子９１，９３，９５が、少なくとも一辺にて２つの直線Ｌ１，Ｌ２のいずれか一方に対して直交するように表面実装される構成であっても、回路基板９０に表面実装される各素子９１，９３，９５の接続部分に関して取付穴を介して作用する外力の影響を抑制することができる。
【００６０】
特に、第１の実装領域９２及び第２の実装領域９４よりも応力の影響を受けやすい第１の非実装領域Ｓ１に対して上記直線Ｌ３に沿う方向の応力が作用しても、この応力が第３の実装領域９６によって抑制される。すなわち、第３の素子９５が第１の素子９１と第２の素子９３との間の第１の非実装領域Ｓ１に生じる応力を抑制する補強部材として機能する。また、第２の実装領域９４及び第３の実装領域９６よりも応力の影響を受けやすい第２の非実装領域Ｓ２に対して上記直線Ｌ１に沿う方向の応力が作用しても、この応力が第１の実装領域９２によって抑制される。すなわち、第１の素子９１が第２の素子９３と第３の素子９５との間の第２の非実装領域Ｓ２に生じる応力を抑制する補強部材として機能する。このように、各第１〜第３の素子９１，９３，９５が互いに補強しあう配置となるので、補強部材を別途設けることなく回路基板９０の剛性を向上させることができる。
【００６１】
なお、２以上の素子が、一辺にて２つの直線Ｌ１，Ｌ２のいずれか一方に対して直交するように表面実装される本実施形態の特徴的構成や、各第１〜第３の素子９１，９３，９５が互いに補強しあう配置となる本実施形態の特徴的構成は、他の実施形態や変形例にも適用することができる。
【００６２】
なお、本発明は上記各実施形態に限定されるものではなく、例えば、以下のように具体化してもよい。
（１）本発明は、ＢＧＡ型のパッケージ形態として構成される素子が表面実装される回路基板に適用されることに限らず、例えば、ＱＦＰ（Quad Flat Package）型のパッケージ形態として構成される素子等が表面実装される回路基板に適用することができる。このような構成でも、矩形状の基板面に表面実装される素子が、外縁が矩形状となる実装領域の四辺のうちの少なくとも一辺にて、基板面の四隅において対角に位置する取付部同士を結ぶ２つの直線のいずれか一方に対して直交するように表面実装されることで、回路基板に表面実装される素子の接続部分に関して取付部を介して作用する外力の影響を抑制することができる。
【００６３】
（２）回路基板６０は、取付穴６２ａ〜６２ｄを利用して筐体１１に固定されることに限らず、例えば、嵌合やかしめ等、他の取付方式からなり基板面の四隅に形成される取付部を利用して筐体１１に固定されてもよい。
【００６４】
（３）本発明に係る回路基板が筐体に収容されて構成される電子装置は、上述したように情報コード等を読み取るための携帯型の情報端末として構成されることに限らず、例えば、携帯電話機やスマートフォン等の携帯型情報処理端末として構成されてもよいし、据置型の情報端末等として構成されてもよい。
【符号の説明】
【００６５】
１０…電子装置
６０，６０ａ，７０，８０，９０…回路基板
６１，７１…基板面
６２ａ〜６２ｄ，７２ａ〜７２ｄ…取付穴（取付部）
６５，７５，９１，９３，９５…素子
６６，７６，９２，９４，９６…実装領域
６６ａ〜６６ｄ，７６ａ〜７６ｄ…一辺
８１ａ〜８１ｄ…他の素子
９２ａ〜９２ｄ，９４ａ〜９４ｄ，９６ａ〜９６ｄ…一辺
Ｌ１，Ｌ２…直線
【図１】
2018006511.tif 000003
【図２】
2018006511.tif 000004
【図３】
2018006511.tif 000005
【図４】
2018006511.tif 000006
【図５】
2018006511.tif 000007
【図６】
2018006511.tif 000008
【図７】
2018006511.tif 000009
【図８】
2018006511.tif 000010
【図９】
2018006511.tif 000011
【図１０】
2018006511.tif 000012