(57)【要約】【課題】表示品位の劣化を抑制することを可能とする。【解決手段】第１電極と、第１電極の上方に位置し、第１電極と異なる電位を有する第２電極と、第２電極の上方に位置し、第１電極と電気的に接続されている第３電極と、を備えた第１基板と、第１基板に対向している第２基板と、第１基板と第２基板の間に保持されている液晶層と、を備え、第２電極及び第３電極の少なくとも一方は、第１辺、及び、第１辺と対向し第１辺に対して非平行な第２辺を有する、表示装置。【選択図】図１
2018116229.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と、前記第１電極の上方に位置し、前記第１電極と異なる電位を有する第２電極と、前記第２電極の上方に位置し、前記第１電極と電気的に接続されている第３電極と、を備えた第１基板と、
前記第１基板に対向している第２基板と、
前記第１基板と第２基板の間に保持されている液晶層と、を備え、
前記第２電極及び前記第３電極の少なくとも一方は、第１辺、及び、前記第１辺と対向し前記第１辺に対して非平行な第２辺を有する、表示装置。
【請求項２】
平面視した場合、前記第３電極は、前記第２電極に重なる前記第１辺及び前記第２辺を有する第１開口部を有する、請求項１に記載の表示装置。
【請求項３】
前記第１開口部は、台形形状である、請求項２に記載の表示装置。
【請求項４】
平面視した場合、前記第３電極は、前記第２電極に重なる前記第１辺及び前記第２辺を有する第１部を有する、請求項１に記載の表示装置。
【請求項５】
前記第１部は、台形形状である、請求項４に記載の表示装置。
【請求項６】
前記第２電極は、前記第１辺及び前記第２辺を有する第１部を有し、
平面視した場合、前記第３電極は、前記第１部と重なる第１開口部を有する、請求項１に記載の表示装置。
【請求項７】
前記第１部は、台形形状である、請求項６に記載の表示装置。
【請求項８】
前記第１電極と前記第２電極との間に位置する第１層間絶縁膜と、
前記第２電極と前記第３電極との間に位置し、一部が前記第１層間絶縁膜に接触している第２層間絶縁膜と、を備え、
前記第１電極と前記第３電極とは、前記第１層間絶縁膜と前記第２層間絶縁膜とを貫通するコンタクトホールを介して接続されている、請求項１乃至７のいずれか１項に記載の表示装置。
【請求項９】
前記第１基板は、ソース線を備え、
前記コンタクトホールは、前記ソース線の直上に位置している、請求項８に記載の表示装置。
【請求項１０】
前記第１基板は、絶縁基板と、前記絶縁基板と前記第１電極との間に位置するゲート線及びソース線と、前記ゲート線及び前記ソース線と電気的に接続されたスイッチング素子と、を備え、
前記第１電極は、平面視で、前記ゲート線、前記ソース線、及び、前記第２電極と重なり、且つ、前記スイッチング素子と前記第２電極とを電気的に接続するための第２開口部を有している、請求項１乃至８のいずれか１項に記載の表示装置。
【請求項１１】
前記第１電極、前記第２電極、及び前記第３電極は、透明な導電材料製である、請求項１乃至１０のいずれか１項に記載の表示装置。
【請求項１２】
ソース線と、前記ソース線の上方に位置する第１共通電極と、前記第１共通電極の上方に位置する第１画素電極及び第２画素電極と、前記第１画素電極及び前記第２画素電極の上方に位置する第２共通電極とを備えた第１基板と、
前記第１基板に対向している第２基板と、
前記第１基板と第２基板の間に保持されている液晶層と、を備え、
平面視で、前記ソース線は、前記第１画素電極及び前記第２画素電極の間に位置し、
前記第２共通電極は、前記第１画素電極と重なる第１辺と、前記第２画素電極と重なる第２辺とを有し、
前記第１辺及び前記第２辺は、前記ソース線を挟んで対向し、且つ、前記第１辺及び前記第２辺のいずれも前記ソース線の延出方向とは非平行である、表示装置。
【請求項１３】
ソース線と、前記ソース線の上方に位置する第１共通電極と、前記第１共通電極の上方に位置する第１画素電極及び第２画素電極とを備えた第１基板と、
前記第１基板に対向している第２基板と、
前記第１基板と第２基板の間に保持されている液晶層と、を備え、
平面視で、前記ソース線は、前記第１画素電極及び前記第２画素電極の間に位置し、
前記第１画素電極は、前記第１共通電極と重なる第１辺を有し、
前記第２画素電極は、前記第１共通電極と重なる第２辺を有し、
前記第１辺及び前記第２辺は、前記ソース線を挟んで対向し、且つ、前記第１辺及び前記第２辺のいずれも前記ソース線の延出方向とは非平行である、表示装置。
【請求項１４】
前記第１基板は、前記第１画素電極及び前記第２画素電極の上方に位置する第２共通電極を備え、
前記第２共通電極は、前記第１辺と重なる第１開口部と、前記第２辺と重なる第２開口部とを有する、請求項１３に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置に関する。
【背景技術】
【０００２】
近年、ＶＲ（Ｖｉｔｒｕａｌ  Ｒｅａｌｉｔｙ）の普及に伴い超高精細の表示装置が望まれている。しかしながら、従来の構成では、画素サイズが小さくなることで画素容量(Ｃｓ容量)の確保が困難となりつつある。また、超高精細化により画素のサイズが小さくなるために、複雑な画素構造による広視野角化が困難になり得る。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第５２３５３６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施形態の目的は、表示品位の劣化を抑制することが可能な表示装置を提供することにある。
【課題を解決するための手段】
【０００５】
一実施形態によれば、第１電極と、前記第１電極の上方に位置し、前記第１電極と異なる電位を有する第２電極と、前記第２電極の上方に位置し、前記第１電極と電気的に接続されている第３電極と、を備えた第１基板と、前記第１基板に対向している第２基板と、前記第１基板と第２基板の間に保持されている液晶層と、を備え、前記第２電極及び前記第３電極の少なくとも一方は、第１辺、及び、前記第１辺と対向し前記第１辺に対して非平行な第２辺を有する、表示装置が提供される。
【図面の簡単な説明】
【０００６】
【図１】図１は、実施形態の表示装置の構成例を示す断面図である。
【図２】図２は、第１基板の平面図である。
【図３】図３は、実施形態に係る第１基板の第１電極を示す平面図である。
【図４】図４は、実施形態に係る第１基板の第３電極を示す平面図である。
【図５】図５は、図４のＡ−Ａ’における表示パネルの断面図である。
【図６】図６は、図４のＢ−Ｂ’における表示パネルの断面図である。
【図７】図７は、実施形態の表示装置の他の構成例に係る第１基板の第３電極を示す平面図である。
【図８】図８は、実施形態の表示装置の他の構成例に係る第１基板の第３電極を示す平面図である。
【発明を実施するための形態】
【０００７】
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【０００８】
本実施形態においては、電子機器の一例として表示装置を開示する。この表示装置は、例えば、ＶＲ（Ｖｉｔｒｕａｌ  Ｒｅａｌｉｔｙ）ビュアー、スマートフォン、タブレット端末、携帯電話端末、ノートブックタイプのパーソナルコンピュータ、ゲーム機器等の種々の装置に用いることができる。
【０００９】
図１は、液晶表示装置ＤＳＰの外観の一例を示す斜視図である。第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していても良い。第１方向Ｘ及び第２方向Ｙは、液晶表示装置（以下、単に、表示装置と称する）ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。ここでは、第１方向Ｘ及び第２方向Ｙによって規定されるＸ−Ｙ平面における表示装置ＤＳＰの平面図を示している。以下の説明において、第３方向ＺからＸ−Ｙ平面を見ることを平面視という。
【００１０】
表示装置ＤＳＰは、表示パネルＰＮＬと、照明装置ＢＬとを備えている。  
表示パネルＰＮＬは、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の間に保持された液晶層（後述する液晶層ＬＣ）と、を備えている。また、表示パネルＰＮＬは、表示領域ＤＡ及び非表示領域ＮＤＡを備えている。表示領域ＤＡは、画像を表示する領域である。表示領域ＤＡは、第１基板ＳＵＢ１と第２基板ＳＵＢ２とが対向する領域のほぼ中央に位置している。非表示領域ＮＤＡは、画像が表示されない領域であり、表示領域ＤＡの外側に位置している。  
第１基板ＳＵＢ１は、接続部ＣＮを備えている。接続部ＣＮは、フレキシブルプリント配線基板やＩＣチップなどの信号供給源を接続するための端子を備えている。接続部ＣＮは、非表示領域ＮＤＡに位置している。
【００１１】
照明装置ＢＬは、第１基板ＳＵＢ１の背面側（第２基板ＳＵＢ２との対向面の反対側）に配置されている。このような照明装置ＢＬとしては、種々の形態が適用可能である。一例として、照明装置ＢＬは、第１基板ＳＵＢ１と対向する導光板、この導光板の端部に沿って配置された複数の発光ダイオード（ＬＥＤ）などの光源、導光板の一方の主面側に配置された反射シート、導光板の他方の主面側に積層された各種光学シートなどを備えている。
【００１２】
なお、図示した例の表示パネルＰＮＬは、照明装置ＢＬからの光を選択的に透過させることで画像を表示する透過型であるが、これに限らない。例えば、表示パネルＰＮＬは、外光あるいは外部光源からの光を選択的に反射させることで画像を表示させる反射型であっても良いし、透過型及び反射型の双方の表示機能を備えた半透過型であっても良い。
【００１３】
また、ここでは表示パネルＰＮＬの詳細な構成については説明を省略するが、表示パネルＰＮＬの法線に沿った縦電界を利用する表示モード、表示パネルＰＮＬの法線に対して斜め方向に傾斜した傾斜電界を利用する表示モード、表示パネルＰＮＬの主面に沿った横電界を利用する表示モードのいずれも適用可能である。  
以下、各実施形態において、第１基板ＳＵＢ１から第２基板ＳＵＢ２に向かう方向を上方（あるいは、単に上）とし、第２基板ＳＵＢ２から第１基板ＳＵＢ１に向かう方向を下方（あるいは、単に下）とする。
【００１４】
図２は、第１基板ＳＵＢ１を模式的に示す平面図である。図２では、第１基板ＳＵＢ１の主要部を示している。ここでは、横電界を利用する表示モードの一つであるＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードを適用した構成例について説明する。  
第１基板ＳＵＢ１は、複数のゲート線Ｇ（Ｇ１、Ｇ２、Ｇ３…）、複数の遮光層ＬＳ（ＬＳ１、ＬＳ２、ＬＳ３…）、複数のソース線Ｓ（Ｓ１、Ｓ２、Ｓ３、Ｓ４…）、スイッチング素子ＳＷ、中継電極ＲＥ、第１電極Ｅ１、第２電極Ｅ２、及び、第３電極Ｅ３などを備えている。なお、図２では、説明に必要な構成のみを図示しており、第１電極Ｅ１及び第３電極Ｅ３などの図示を省略している。
【００１５】
複数のゲート線Ｇ（Ｇ１、Ｇ２、Ｇ３…）は、所定の間隔をおいて第２方向Ｙに並んでいる。複数のゲート線Ｇ（Ｇ１、Ｇ２、Ｇ３…）は、それぞれ、第１方向Ｘに延出し、直線状に形成されている。なお、複数のゲート線Ｇ（Ｇ１、Ｇ２、Ｇ３…）は、一部が屈曲していても良い。複数のゲート線Ｇ（Ｇ１、Ｇ２、Ｇ３…）は、例えば、モリブデンタングステン合金膜である。平面視した場合、ゲート線Ｇは、遮光層ＬＳに重なっている。
【００１６】
複数の遮光層ＬＳ（ＬＳ１、ＬＳ２、ＬＳ３…）は、所定の間隔をおいて第２方向Ｙに並んでいる。複数の遮光層ＬＳ（ＬＳ１、ＬＳ２、ＬＳ３…）は、それぞれ、複数のゲート線Ｇ（Ｇ１、Ｇ２、Ｇ３…）に沿って第１方向Ｘに延出し、直線状に形成されている。なお、複数の遮光層ＬＳ（ＬＳ１、ＬＳ２、ＬＳ３…）は、一部が屈曲していても良い。複数の遮光層ＬＳは、一例では、モリブデンタングステン合金製である。図示した例では、遮光層ＬＳの第２方向Ｙの幅は、ゲート線Ｇの第２方向Ｙの幅より大きい。
【００１７】
複数のソース線Ｓ（Ｓ１、Ｓ２、Ｓ３、Ｓ４…）は、所定の間隔をおいて第１方向Ｘに並んでいる。複数のソース線Ｓ（Ｓ１、Ｓ２、Ｓ３、Ｓ４…）は、それぞれ、第２方向Ｙに延出している。なお、複数のソース線Ｓ（Ｓ１、Ｓ２、Ｓ３、Ｓ４…）は、一部が屈曲していても良い。複数のソース線Ｓ（Ｓ１、Ｓ２、Ｓ３、Ｓ４…）は、例えば、チタン、アルミニウム、チタンの３層積層膜、又は、アルミニウム、チタン、アルミニウムの順に積層した３層積層膜等である。図中において、画素ＰＸは、隣接する２本のゲート線、及び、隣接する２本のソース線によって区画される領域に相当する。一例として、画素ＰＸは、ゲート線Ｇ１及びゲート線Ｇ２と、ソース線Ｓ１及びソース線Ｓ２とによって区画される領域に相当する。
【００１８】
スイッチング素子ＳＷは、ゲート線Ｇ及びソース線Ｓと電気的に接続されている。スイッチング素子ＳＷの詳細については後述する。中継電極ＲＥは、スイッチング素子ＳＷと電気的に接続されている。中継電極ＲＥは、例えば、チタン、アルミニウム、チタンの順に積層した３層積層膜、又は、アルミニウム、チタン、アルミニウムの順に積層した３層積層膜等である。第２電極Ｅ２は、各画素ＰＸに配置された画素電極である。第２電極Ｅ２は、中継電極ＲＥと電気的に接続されている。第２電極Ｅ２は、画像信号に対応した電位を印加される。図示した例では、第２電極Ｅ２は、スリット等を有していない矩形の平板形状であり、ソース線Ｓと略平行に延出している。第２電極Ｅ２は、第１方向で対向し、且つ平行な２つの辺Ｅ２Ｌ１、Ｅ２Ｌ２を有している。図示した例では、辺Ｅ２Ｌ１、Ｅ２Ｌ２は、第２方向Ｙに延出している。なお、第２電極Ｅ２は、一例として、スリット等を有していない矩形の平板形状としたが、スリット等を有する形状であっても良いし、他の形状であっても良い。図中のＣＨ１は、第１電極Ｅ１に形成されている開口部ＯＰの内側に位置し、中継電極ＲＥと第２電極Ｅ２とを電気的に接続するためのコンタクトホールである。また、図中のＣＨ２は、中継電極ＲＥとスイッチング素子ＳＷとを電気的に接続するためのコンタクトホールである。図中のＣＨ３は、スイッチング素子ＳＷとソース線Ｓとを電気的に接続するためのコンタクトホールである。
【００１９】
図３は、本実施形態に係る第１基板ＳＵＢ１の第１電極Ｅ１を模式的に示す平面図である。ここでは、図２に示した第１基板ＳＵＢ１の主要部を点線で示している。  
第１電極Ｅ１は、複数の画素ＰＸに亘って配置されている。図示した例では、第１電極Ｅ１は、Ｘ−Ｙ平面上で、第１方向Ｘ及び第２方向Ｙに延出している。平面視した場合、第１電極Ｅ１は、ソース線Ｓ、ゲート線Ｇ、遮光層ＬＳ、及び第２電極Ｅ２などと重なっている。第１電極Ｅ１は、中継電極ＲＥを介して第２電極Ｅ２とスイッチング素子ＳＷとを電気的に接続するための開口部ＯＰを有している。第１電極Ｅ１は、共通電位を印加されている第１共通電極である。
【００２０】
図４は、本実施形態に係る第１基板ＳＵＢ１の第３電極Ｅ３を示す平面図である。ここでは、図２に示した第１基板ＳＵＢ１の主要部を点線で示している。  
第１基板ＳＵＢ１は、第３電極Ｅ３などを備えている。第３電極Ｅ３は、Ｘ―Ｙ平面で格子状に形成されている。第３電極Ｅ３は、複数の開口部ＡＰを備えている。開口部ＡＰは、ソース線Ｓに沿って第２方向Ｙに延出している。開口部ＡＰは、第１方向Ｘで対向し、且つ平行ではない（非平行な）２つの辺ＡＳ１、ＡＳ２を有する。図示した例では、辺ＡＳ１、ＡＳ２は、いずれも第２方向Ｙと交差する方向に延出している。なお、一例では、辺ＡＳ１の延出方向と第２方向Ｙとのなす角度は、辺ＡＳ２の延出方向と第２方向Ｙとのなす角度と同等である。図示した例では、辺ＡＳ１、ＡＳ２は、それぞれ、第２電極Ｅ２に重なっている。また、２つの辺ＡＳ１、ＡＳ２は直線であるが、曲線であっても良い。図示した例では、開口部ＡＰは、上底ＵＢと下底ＬＢとを有する台形形状である。なお、開口部ＡＰは、上底ＵＢの第１方向Ｘの長さが０である三角形状であっても良い。開口部ＡＰは、ソース線Ｓに沿って第２方向Ｙに延出している。一例として、平面視した場合、開口部ＡＰは、第２電極Ｅ２に重なっているが、開口部ＯＰや中継電極ＲＥには重なっていない。なお、平面視した場合、開口部ＡＰは、第２電極Ｅ２の第２方向Ｙの全幅に亘って重なっていても良い。一例として、平面視した場合、第３電極Ｅ３は、第１方向Ｘにおいて、２つの隣接する開口部ＡＰの間の部分でソース線Ｓに重なっている。また、一例として、平面視した場合、第３電極Ｅ３は、第２方向Ｙにおいて、２つの隣接する開口部ＡＰの間の部分で開口部ＯＰ、中継電極ＲＥ、及びゲート線Ｇなどに重なっている。第３電極Ｅ３は、複数の画素ＰＸに亘って配置された第２共通電極である。図中のＣＨ４は、第１電極Ｅ１と第３電極Ｅ３とを電気的に接続するためのコンタクトホールである。
【００２１】
図５は、図４のＡ−Ａ’における表示パネルＰＮＬの断面図である。  
第１基板ＳＵＢ１は、支持基板１０、絶縁膜１１、１２、１３、１４、１５、１６、１７、ソース線Ｓ（Ｓ１、Ｓ２）、第１電極Ｅ１、第２電極Ｅ２、第３電極Ｅ３、及び配向膜ＡＬ１などを備えている。偏光板ＰＬ１は、支持基板１０の下方に設けられている。なお、絶縁膜１１乃至１７をそれぞれ層間絶縁膜と表現する場合もある。
【００２２】
支持基板１０は、透明であり、一例ではホウケイ酸ガラス等のガラス製であるが、プラスチック等の樹脂製であっても良い。  
絶縁膜１１〜１７は、いずれも透明である。絶縁膜１１〜１４、１６、１７は、無機絶縁膜であり、一例では、窒化ケイ素製あるいは酸化ケイ素製である。絶縁膜１５は、有機絶縁膜であり、一例では、アクリル樹脂などの樹脂製である。絶縁膜１１は、支持基板１０の上に位置し、支持基板１０に接触している。絶縁膜１２は、絶縁膜１１の上に位置し、絶縁膜１１に接触している。絶縁膜１３は、絶縁膜１２の上に位置し、絶縁膜１２に接触している。絶縁膜１４は、絶縁膜１３の上に位置し、絶縁膜１３に接触している。ソース線Ｓ１、Ｓ２は、絶縁膜１４の上に位置し、絶縁膜１４に接触している。ソース線Ｓ１及びソース線Ｓ２は、第１方向Ｘにおいて、所定の間隔で離間している。絶縁膜１５は、絶縁膜１４及びソース線Ｓ１、Ｓ２の上に位置し、絶縁膜１４及びソース線Ｓ１、Ｓ２に接触している。なお、絶縁膜１１乃至絶縁膜１４をまとめて絶縁膜（第１絶縁膜）ＩＬ１と称する場合もある。
【００２３】
第１電極Ｅ１は、絶縁膜１５の上に位置し、絶縁膜１５に接触している。第１電極Ｅ１は、複数の第２電極Ｅ２に亘って延在している。なお、第１電極Ｅ１は、一例では、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、ＩＧＯ（indium gallium oxide）等の透明な導電材料製である。なお、第１電極Ｅ１は、表示に寄与する領域と重なる部分が透明であれば良く、その他の部分については透明でない材料製であっても良い。  
絶縁膜１６は、第１電極Ｅ１の上に位置し、第１電極Ｅ１に接触している。
【００２４】
第２電極Ｅ２は、絶縁膜１６の上に位置している。図示した例では、隣接する２つの第２電極Ｅ２は、第１方向Ｘに所定の間隔で離間している。第２電極Ｅ２は、ソース線Ｓ１、Ｓ２の上方に位置していない。一例として、第２電極Ｅ２は、画素電極である。第２電極Ｅ２は、第１電極Ｅ１と異なる電位を有している。第２電極Ｅ２は、第１電極Ｅ１と同様の透明な導電材料製である。なお、第２電極Ｅ２は、表示に寄与する領域と重なる部分が透明であれば良く、その他の部分については透明でない材料製であっても良い。  
絶縁膜１７は、絶縁膜１６及び第２電極Ｅ２の上に位置し、絶縁膜１６及び第２電極Ｅ２に接触している。
【００２５】
第３電極Ｅ３は、絶縁膜１７の上に位置し、絶縁膜１７に接触している。図示した例では、開口部ＡＰと第２電極Ｅ２とが絶縁膜１７を介して対向している。第３電極Ｅ３は、前述したコンタクトホールＣＨ４を介して第１電極Ｅ１に接触している。コンタクトホールＣＨ４は、絶縁膜１６及び１７を貫通して第１電極Ｅ１に到達している。図示した例では、コンタクトホールＣＨ４は、ソース線Ｓ２の直上に位置している。なお、コンタクトホールＣＨ４は、他の位置に形成されていても良い。第３電極Ｅ３は、第１電極Ｅ１と同様の透明な導電材料製である。なお、第３電極Ｅ３は、表示に寄与する領域と重なる部分が透明であれば良く、その他の部分については透明でない材料製であっても良い。  
配向膜ＡＬ１は、絶縁膜１７及び第３電極Ｅ３を覆っている。配向膜ＡＬ１は、例えば、ポリイミド膜である。
【００２６】
液晶層ＬＣは、第１基板ＳＵＢ１の上に位置している。液晶層ＬＣは、正の誘電率異方性を有するポジ型であっても良いし、負の誘電率異方性を有するネガ型であっても良い。  
第２基板ＳＵＢ２は、液晶層ＬＣの上に位置している。第２基板ＳＵＢ２は、支持基板２０、遮光層ＢＭ、カラーフィルタＣＦ、絶縁膜２１、配向膜ＡＬ２などを備えている。  
偏光板ＰＬ２は、支持基板２０の上方に設けられている。偏光板ＰＬ１の吸収軸と偏光板ＰＬ２の吸収軸とは、平面視した場合に互いに直交するように設定されている。
【００２７】
支持基板２０は、透明であり、一例ではホウケイ酸ガラス等のガラス製であるが、プラスチック等の樹脂製であっても良い。遮光層ＢＭは、支持基板２０の下に位置し、支持基板２０に接触している。遮光層ＢＭは、ソース線Ｓ１、Ｓ２の直上に位置している。カラーフィルタＣＦは、支持基板２０及び遮光層ＢＭの下に位置し、支持基板２０及び遮光層ＢＭに接触している。図示した例では、カラーフィルタＣＦは、第２電極Ｅ２と対向し、その一部が遮光層ＢＭに接触している。カラーフィルタＣＦは、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタなどを含む。絶縁膜２１は、カラーフィルタＣＦの下に位置し、カラーフィルタＣＦに接触している。なお、カラーフィルタＣＦは、第１基板ＳＵＢ１に配置されても良い。カラーフィルタＣＦは、４色以上のカラーフィルタを含んでいても良い。白色を表示する画素には、白色のカラーフィルタが配置されても良いし、無着色の樹脂材料が配置されても良いし、カラーフィルタを配置せずにオーバーコート層ＯＣを配置しても良い。  
絶縁膜２１は、透明な有機絶縁膜であり、一例ではアクリル樹脂などの樹脂製である。配向膜ＡＬ２は、絶縁膜２１の下に位置し、絶縁膜２１に接触し、絶縁膜２１を覆っている。配向膜ＡＬ２は、光配向性のポリイミド膜である。
【００２８】
図６は、図４のＢ−Ｂ’における表示パネルＰＮＬの断面図である。なお、ここでは、主に図５に示した断面図とは異なる部分について説明する。  
第１基板ＳＵＢ１は、遮光層ＬＳ２、スイッチング素子ＳＷ、及び中継電極ＲＥなどを備えている。遮光層ＬＳ２は、支持基板１０と絶縁膜１１との間に位置し、支持基板１０に接触している。遮光層ＬＳ２は、一例では、モリブデンタングステン合金製である。スイッチング素子ＳＷは、半導体層ＰＳを備えている。半導体層ＰＳは、絶縁膜１１と絶縁膜１２との間に位置し、絶縁膜１１に接触している。半導体層ＰＳは、一例では、多結晶シリコン製である。ゲート線Ｇ（Ｇ２）の一部であるゲート電極ＷＧは、絶縁膜１２と絶縁膜１３との間に位置し、絶縁膜１３に接触している。中継電極ＲＥは、絶縁膜１４と絶縁膜１５との間に位置し、絶縁膜１４に接触している。中継電極ＲＥは、絶縁膜１２〜１４を貫通して半導体層ＰＳの上面に接触している。第２電極Ｅ２は、開口部ＯＰを介してコンタクトホールＣＨ１に延在し、中継電極ＲＥに接触している。コンタクトホールＣＨ１は、絶縁膜１５を貫通して中継電極ＲＥに到達している。なお、半導体層ＰＳは、一例では、酸化物半導体製であっても良い。また、ゲート電極ＷＧと遮光層ＳＬ２とは、例えば互いに電気的に接続され、同電位であることが望ましい。  
第２基板ＳＵＢ２は、遮光層ＢＭなどを備えている。遮光層ＢＭは、支持基板２０と絶縁膜２１との間において、ゲート電極ＷＧ及びコンタクトホールＣＨ１の上方に位置している。
【００２９】
本実施形態によれば、表示装置ＤＳＰは、第１電極Ｅ１と、第１電極Ｅ１の上方に位置する第２電極Ｅ２と、第２電極の上方に位置し、開口部ＡＰを有する第３電極Ｅ３とを備えている。第１電極Ｅ１と第３電極Ｅ３とは、電気的に接続されている。また、第２電極Ｅ２は、第１電極Ｅ１及び第３電極Ｅ３と異なる電位である。第２電極Ｅ２は、そのほぼ全体が絶縁膜１６を介して第１電極Ｅ１と対向し、また、第２電極の一部が絶縁膜１７を介して第３電極Ｅ３と対向している。表示装置ＤＳＰにおいて、一画素あたり、第１電極Ｅ１及び第２電極Ｅ２の間の画素容量と、第２電極Ｅ２及び第３電極Ｅ３の間の画素容量とが形成されている。そのため、表示装置ＤＳＰは、第１電極を設けなかった場合と比較して、画素容量を増大することができる。これにより、画素容量の不足に起因した表示品位の劣化を抑制することができる。
【００３０】
また、平面視した場合、非平行な辺ＡＳ１と辺ＡＳ２とを有する開口部ＡＰと第２電極Ｅ２とが重なっている。第２電極Ｅ２と第３電極Ｅ３との間で形成されるフリンジ電界は、辺ＡＳ１に沿った領域と、辺ＡＳ２に沿った領域とでは方向が異なる。そのため、一画素内に、複数のドメイン（液晶分子が一様な方向に配向した領域）を形成することができる。これにより、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。  
なお、上記構成例では、第１電極Ｅ１及び第３電極Ｅ３がそれぞれ共通電極であり、第２電極Ｅ２が画素電極である場合について説明したが、この例に限らず、第１電極Ｅ１及び第３電極Ｅ３がそれぞれ画素電極であり、第２電極Ｅ２が共通電極であっても良い。
【００３１】
次に、本実施形態の他の構成例について図７及び図８を参照しながらそれぞれ説明する。以下に説明する本実施形態の他の構成例において、前述した実施形態と同一の部分には、同一の参照符号を付しその詳細な説明を省略し、前述した実施形態と異なる部分を中心に詳細に説明する。なお、他の実施形態においても、前述の実施形態と同様の効果を得ることができる。
【００３２】
図７に示した構成例は、図４に示した構成例と比較して、平面視した場合に、第２電極Ｅ２は、第１方向Ｘで対向し、且つ非平行な２つの辺Ｅ２Ｓ１、Ｅ２Ｓ２を有する第１部Ｅ２Ｔを備えている点が相違している。図示した例では、２つの辺Ｅ２Ｓ１及びＥ２Ｓ２は、それぞれ、辺Ｅ２Ｌ１及びＥ２Ｌ２の一部である。辺Ｅ２Ｓ１、Ｅ２Ｓ２は、いずれも第２方向Ｙと交差する方向に延出している。なお、一例では、辺Ｅ２Ｓ１の延出方向と第２方向Ｙとのなす角度は、辺Ｅ２Ｓ２の延出方向と第２方向Ｙとなす角度と同等である。図示した例では、平面視した場合、辺Ｅ２Ｓ１、Ｅ２Ｓ２は、それぞれ、開口部ＡＰに重なっている。また、２つの辺Ｅ２Ｓ１、Ｅ２Ｓ２は、直線であるが、曲線であっても良い。図示した例では、第１部Ｅ２Ｔは、上底Ｅ２Ｕと下底Ｅ２Ｂとを有する台形形状である。なお、上底Ｅ２Ｕの第１方向Ｘの長さが０である三角形状であっても良い。第１部Ｅ２Ｔは、ソース線Ｓに沿って第２方向Ｙに延出している。開口部ＡＰは、矩形形状であり、ソース線Ｓと略平行に延出している。なお、開口部ＡＰは、一例として、矩形形状としたが、他の形状であっても良い。一例として、平面視した場合、開口部ＡＰは、第１部Ｅ２Ｔに重なっているが、開口部ＯＰや中継電極ＲＥに重なっていない。このような構成例においても、上記同様の効果が得られる。なお、図７において、画素容量(Ｃｓ容量)の確保に問題ない場合には、少なくとも第１電極Ｅ１と第２電極Ｅ２の２層構成であればよく、第３電極Ｅ３は必要ない。
【００３３】
図８に示した構成例は、図４に示した構成例と比較して、平面視した場合に、第３電極Ｅ３は、第１方向Ｘで対向し、且つ非平行な２つの辺Ｅ３Ｓ１、Ｅ３Ｓ２を有する第１部Ｅ３Ｔを有している点が相違している。第１部Ｅ３Ｔは、２つの隣接する開口部ＡＰの間に形成されている。一例として、第１部Ｅ３Ｔは、ソース線Ｓ１に重なり、且つゲート線Ｇ１とゲート線Ｇ２との間に位置する開口部ＡＰと、ソース線Ｓ２に重なり、且つゲート線Ｇ１とゲート線Ｇ２との間に位置する開口部ＡＰとの間に位置している。図示した例では、辺Ｅ３Ｓ１、Ｅ３Ｓ２は、いずれも第２方向Ｙと交差する方向に延出している。なお、一例では、辺Ｅ３Ｓ１の延出方向と第２方向Ｙとのなす角度は、辺Ｅ３Ｓ２の延出方向と第２方向Ｙとのなす角度と同等である。図示した例では、平面視した場合、辺Ｅ３Ｓ１、Ｅ３Ｓ２は、それぞれ、第２電極Ｅ２に重なっている。また、２つの辺Ｅ３Ｓ１、Ｅ３Ｓ２は、直線であるが、曲線であっても良い。図示した例では、第１部Ｅ３Ｔは、上底Ｅ３Ｕと下底Ｅ３Ｂとを有する台形形状である。なお、上底Ｅ３Ｕの第１方向の長さが０である三角形状であっても良い。第１部Ｅ３Ｔは、ソース線Ｓに沿って第２方向Ｙに延出している。一例として、平面視した場合、第１部Ｅ３Ｔは、矩形の平板形状の第２電極Ｅ２に重なっているが、開口部ＯＰや中継電極ＲＥに重なっていない。なお、平面視した場合、第１部Ｅ３Ｔは、第２電極Ｅ２の第２方向Ｙの全幅に亘って重なっていても良い。一例として、平面視した場合、開口部ＡＰは、ソース線Ｓに重なっている。また、図示した例では、コンタクトホールＣＨ４は、第２方向Ｙにおいて、第１部Ｅ３Ｔの下底Ｅ３Ｂ側に位置している。コンタクトホールＣＨ４は、他の位置に形成されていても良い。このような構成例においても、上記同様の効果が得られる。
【００３４】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３５】
ＤＳＰ…表示装置  ＰＮＬ…表示パネル
ＳＵＢ１…第１基板  ＳＵＢ２…第２基板  １０…第１支持基板
２０…第２支持基板  ＤＡ…表示領域  ＮＤＡ…非表示領域
Ｇ…ゲート線  Ｓ…ソース線  ＬＳ…遮光層
Ｅ１…第１電極  Ｅ２…第２電極  Ｅ３…第３電極
【図１】
2018116229.tif 000003
【図２】
2018116229.tif 000004
【図３】
2018116229.tif 000005
【図４】
2018116229.tif 000006
【図５】
2018116229.tif 000007
【図６】
2018116229.tif 000008
【図７】
2018116229.tif 000009
【図８】
2018116229.tif 000010