(57)【要約】      （修正有）【課題】基準電圧は、一般にバンドギャップリファレンスとして知られる回路構成を用いる事で、変動の小さな電圧を生成することが行われるが、基準電流源やクロック源については、使用する素子の特性値が、環境温度や長期間動作による劣化により、要求精度を達成するこが困難であった。【解決手段】電流源補正回路１は、電流で駆動される発振回路２００と、発振回路２００に電流を供給する基準電流源１００と、集積回路の外部から供給される基準周期の入力と、発振回路２００の出力周期を第一の入力とし、前記基準周期を第二の入力とし、第一および第二の入力の周期差が調整可能な最小範囲内になる様に基準電流を調整する周期比較器３００と、を有する。【選択図】図１
2018147129.tif 000002
【特許請求の範囲】
【請求項１】
集積回路に内蔵され、基準電流を出力する基準電流源と、
前記基準電流源で生成された電流で駆動され、発振周期を任意に設定可能な発振回路と、
前記発振回路の出力周期を第１の入力とし、集積回路の外部から入力される基準周期を第２の入力とする周期比較器と、を有し、
前記周期比較器は、前記第１の周期と第２の周期差が所定範囲内になるように前記基準電流を調整する基準電流源回路。
【請求項２】
前記基準電流源は可変抵抗素子を備え、
前記可変抵抗素子の抵抗値を変更することで前記基準電流が調整される請求項１に記載の基準電流源回路。
【請求項３】
前記基準電流源はカレントミラー回路を備え、
前記カレントミラー回路のミラー比を変更することで前記基準電流が調整される請求項１に記載の基準電流源回路。
【請求項４】
前記基準周期の入力は、集積回路外部との通信信号から抽出される、ことを特徴とした、請求項１〜３に記載の基準電流源回路。
【請求項５】
基準電流Ｉ１を出力する基準電流回路において、
内部クロックＴ１と外部クロックＴ２を比較し、Ｔ１とＴ２の差分が所定範囲内となるようにＩ１を調整して内部クロックＴ１を変更する基準電流源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路に内蔵される基準電流源回路に関し、特に基準電流の補正方法に関する。
【背景技術】
【０００２】
本技術分野の背景技術として、特開2015-1745号広報（特許文献１）がある。この広報には、「第１クロックを生成するオシレータと、ディスプレイドライバICの外部から入力された第２クロック信号を用いて第1クロック信号の周波数を計算し、ターゲット周波数と計算された周波数とを用いて調節信号を生成する周波数補償回路と、を含み、オシレータは、調節信号に基づいて第1クロック信号の周波数を調整する。」（要約参照）と記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開2015-1745
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ミックスド・シグナルLSIにおいて、アナログ回路の電圧および電流の絶対値精度を確保するためには、環境変化や経時劣化による特性変動の小さい基準電圧源および基準電流源が重要である。また、デジタル信号のタイミング精度を確保するためには、基準時間となるクロック源が重要である。
【０００５】
図２は、従来の基準電流源の回路図の例である。例に示す基準電流源回路は、基準電圧V1を供給する基準電圧源１０１と、基準電圧を電流に変換するための抵抗素子１０３と、抵抗素子１０３に掛かる電圧V2を、基準電圧V1と等しく揃えるための、エラーアンプ１０２およびNMOS１０４と、抵抗１０３に流れる電流を、発振回路や、その他アナログ回路に分配するための、カレントミラー回路１０５から成る。
【０００６】
ここで、抵抗素子１０３の抵抗値をRとし、基準電流をIと置くと、基準電流は、I＝V1／Rで表される。
【０００７】
このうち、基準電圧V1については、一般にバンドギャップリファレンスとして知られる回路構成を用いる事で、素子の温度依存性をキャンセルした、変動の小さな電圧を生成することが行われる。
【０００８】
しかし、基準電流の値は、抵抗素子の抵抗値が環境温度や、長期間動作による劣化により、変動する。
【０００９】
このため、基準回路の内、基準電流および、それを用いた発振回路による基準クロックの精度は、基準電圧に比べて、抵抗素子の特性変動の影響が大きく、高精度化が困難であった。
【００１０】
前記特許文献１には、外部のクロックを用いることで、使用素子の製造誤差や、温度変化に対して安定なクロック源を得る方法が記載されている。しかし、特許文献１の方式は、前記基準回路の内、クロック源の補正のみを目的としており、基準電流を補正することは出来ない。
【００１１】
そこで、本発明は、外部のクロックを用いて、クロック源の補正はもちろん、基準電流源も補正する補正方式を提供する。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明は、電流で駆動される発振回路と、前記発振回路に電流を供給する基準電流源と、集積回路の外部から供給される基準周期の入力と、前記発振回路の出力周期を第一の入力とし、前記基準周期を第二の入力とし、前記第一第二の周期差が調整可能な最小範囲内になる様に前記基準電流を調整する比較器と、を有する。
【発明の効果】
【００１３】
本発明によれば、外部のクロックを用いて、温度変化や素子の経年劣化によらない基準電流源を提供する事ができる。
【００１４】
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００１５】
【図１】本発明の補正方式を表す構成図の例である。
【図２】第１の実施例を表す回路の概略図の例である。
【図３】第１の実施例に用いる発振回路の例である。
【図４】第１の実施例に用いる発振回路のタイミングチャートの例である。
【図５】第２の実施例を表す回路構成の例である。
【図６】第３の実施例を表す回路構成の例である。
【図７】第４の実施例を表す回路構成の例である。
【図８】第４の実施例を説明するタイミングチャートの例である。
【発明を実施するための形態】
【００１６】
以下、実施例について、図面を用いて説明する。
【実施例１】
【００１７】
図１は、本発明の補正方式を表す構成図の例である。電流源補正回路１は、電流で駆動される発振回路２００と、前記発振回路に電流を供給する基準電流源１００と、集積回路の外部から供給される基準周期の入力と、前記発振回路の出力周期を第１の入力とし、前記基準周期を第２の入力とし、前記第１第２の周期差が調整可能な最小範囲内になる様に前記基準電流を調整する周期比較器３００と、を有する
基準電流源１００は、供給する電流値が可変な電流源であり、後述する比較器３００からの制御信号によって、電流値を制御できる機能をもつ。
【００１８】
発振回路２００は、出力するクロック周期が、基準電流源１００の供給する電流値に反比例するものを用いる。すなわち、クロック周期をT1とし、前記基準電流源の供給電流値をI1とし、両者間の比例係数をAと置くと、T1＝A／I1の関係で表されるものとする。
【００１９】
比較器３００は、電流源補正回路１の外部から取得する基準周期をT2とすると、前記T1とT2の比較を行い、T1＜T2であれば、I1を減少させる制御信号を出力し、T1＞T2であれば、I1を増加させる制御信号を出力する。
【００２０】
さらに、前記比例係数Aは、T1＝T2である場合に、基準電流I1が所望の値になる様に設定するため、あらかじめ値を選択可能な機能を有する。
【００２１】
本実施例の効果を、以下に示す。
【００２２】
いま、目標とする所望の電流値をIrefとすると、T2＝A／Irefの関係が成立する様に、比例係数Aが選択されたものとする。
【００２３】
ここで、基準電流I1が、環境温度や、素子の経時変化等の影響により、ΔI変動し、I1＝ (Iref ＋ ΔI) となる場合を考える。
【００２４】
このとき、T1＝ A／I1＝ A／(Iref ＋ΔI) の関係より、T1＝T2／(1＋ΔI／Iref) が導かれる。従って、ΔIが正であれば、T1＜T2となり、反対にΔIが負であれば、T1＞T2となる。また、ΔI＝０であれば、T1＝T2である。
【００２５】
一方、前記比較器３００は、T1＜T2であれば、I1を減少させる様に基準電流源１００を制御し、反対にT１＞T2であれば、I1を増加させる様に基準電流源１００を制御する。
【００２６】
したがって、I1が、IrefからΔI増加する場合は、T1＜T2となり、T1＝T2になるまでI1が減少し、反対にI1が、IrefからΔI減少する場合には、T1＞T2となり、やはりT1＝T2になるまでI1が増加する。
【００２７】
以上により、T1＝T2の関係が維持される様に負帰還がかかるため、T2＝A／Irefの関係を維持することができる。ここで、Irefについて式をまとめると、Iref＝A／T2であり、Irefの値は、比例係数Aおよび外部から取得する基準周期T2で決定するため、Irefの精度を上げたければ、AとT2に、高精度なものを選べば良く、これらは基準電流源の抵抗素子とは無関係に選ぶことができる。
【００２８】
ここで、比例係数Aの具体例について、発振回路２００の一例を用いて説明する。図３は、発振回路２００の例である。
【００２９】
発振回路２００は、基準電圧V1および基準電流I1を入力とし、OUT端子にクロック周期を出力する構成である。本回路は、容量素子C1およびC2と、基準電流I1を、容量の充電電流I2および放電電流I3にコピーするためのカレントミラー回路２０１と、前記I2およびI3を切り替えるためのスイッチ回路SW1と、V4電圧をモニタし、前記スイッチを切り替えるための非反転コンパレータ回路CMP1から成る弛緩発振回路部と、前記VINから発振回路の動作電圧V3を生成するための、OPA１と、R1およびR2から成る、非反転増幅回路部を有する。
【００３０】
図４は、前記発振回路２００の、タイミングチャートの例である。
【００３１】
上記回路構成において、I1=I2=I3とすると、出力される発振周期T1は、T1＝V3×２×C1/I1で表される。また、非反転増幅回路によりV3=V1×(R1+R2)/R1であり、いま、R1とR2の比を、１：αと置き、前記T1の式にV3を代入すると、T1＝V1×（１＋α）/α×２×C1/I1と表せる。以上よりA＝V1×（１＋α）/α×２×C1の関係が得られる。
【００３２】
上記の関係式において基準電圧V1は一定であるので、前記R1：R2比または、C1の値を切り替える事で、Aの値を任意に可変できる。
【００３３】
また、切替方法については、例えば直列あるいは並列に接続された複数の抵抗素子あるいは容量素子を、MOSスイッチにより電気的に切替ることで実現できる。
【００３４】
このとき、最終的な基準電流は、R1：R2比で決定する定数（１＋α）/α×２をβと置くと、Iref＝A/T2＝V1×β×C1/T2であり、従来例と比較すると、RをT2/C1で置き換えた形と言える。
【００３５】
上記において、例えば、基準周期T2としては、通信信号を用いる事ができる。車載コントロールユニットのネットワークを例にすると、ユニット間やIC間の通信にはCANやSPIといったプロトコルが用いられており、これらの通信で使用される基本周期は、水晶振動子の発振周期を元にしている。そして、水晶振動子は、例えばCAN用途として±0.3％以下のものが、一般的に市販されている。
【００３６】
また、C1としては、例えば集積回路に内蔵される容量素子を用いることが出来る。前記容量素子は、同じく集積回路に内蔵される抵抗素子と比べて、値の温度依存係数が一桁以上低く、一例を挙げるならば、-40℃〜175℃範囲で ±0.3％程度の精度が得られる。
【００３７】
ここで、基準電流I1の調整可能な最小単位を例えば0.1%刻みに設計したとすると、この例において、基準電圧V1を基準として、精度±0.7％程度の基準電流I1を得る事が出来る。
【実施例２】
【００３８】
本実施例では、基準電流源１００の電流調整方法について、説明する。
【００３９】
図５は、前記基準電流源１００の電流を切り替えるための電流源補正回路１の構成の例である。
【００４０】
前記基準電流源１００は、基準電圧V1を供給する基準電圧源１０１と、基準電圧を電流I10に変換するための可変抵抗R10と、前記抵抗R10に掛かる電圧V2を、基準電圧V1と等しく揃えるための、エラーアンプ１０２およびNMOS１０４と、抵抗１０３に流れる電流I10を、発振回路や、その他アナログ回路に分配するための、カレントミラー回路１０５から成る。
【００４１】
前記可変抵抗R10は、例えば、直列接続または並列接続された複数の抵抗素子から成り、接続される抵抗の個数を、MOSスイッチ等により電気的に切り替えることで、段階的に抵抗値を切替可能な回路が実現できる。
【００４２】
周期比較器３００は、実施例１で示した前記T1とT2の比較を行い、T1＜T2であれば、前記可変抵抗R10の抵抗値を現在の設定から1段階増加させ、T1＞T2であれば、反対に抵抗値を1段階低下させる制御信号を出力する。
【００４３】
電流I10は、I10＝V2/R10の関係にあるため、R10を増加させれば、基準電流は低下し、R10を低下させれば、基準電流は増加する。したがって、実施例１で述べた効果を得られる。
【実施例３】
【００４４】
本実施例では、基準電流源１００の電流調整方法の別の例について、説明する。
【００４５】
図６は、前記基準電流源１００の電流を切り替えるための電流源補正回路１の構成の例である。
【００４６】
前記基準電流源１００は、基準電圧を電流I10に変換するための抵抗素子R20と、カレントミラー回路を構成するPMOS素子６０１〜６０３と、１０６および１０７を有し、このうち、ミラー元の一部のPMOS素子６０２〜６０３は、ON/OFF切替可能とするスイッチSW６１〜６２を備える。
【００４７】
前記カレントミラー回路は、前記電流I１０を入力とし、発振回路および各種アナログ回路に供給する電流として、それぞれI1およびI4を出力としており、このときの入出力電流比、すなわちミラー比は、ミラー元となるPMOS素子６０１〜６０３の内、ONしている素子の合計ゲート幅と、ミラー先となるPMOS素子１０６および１０８の各ゲート幅の比で決まる。ここで、ON/OFF切替可能なPMOS素子６０２および６０３のゲート幅に対し、例えば１：２といった重み付けを施すことで、各スイッチのON/OFF組合せにより４段階のミラー比の組合せが設定できる。すなわち、基準電流源の供給電流の設定を4段階に設定可能となる。
【００４８】
前記周波数比較器３００は、実施例１で示した前記T1とT2の比較を行い、T1＜T2であれば、供給電流を現在の設定から1段階増加させ、T1＞T2であれば、反対に供給電流を1段階低下させる様に、前記SW６１〜６２のON/OFF組合せを変更する。
【００４９】
したがって、実施例１で述べた効果を得られる。
【００５０】
なお、本発明において、本実施例に示すミラー比の組合せの数は、これに限定されるものではなく、必要とする電流精度により、素子数と組合せは変える事ができる。また、本実施例ではミラー元を可変としたが、ミラー先を可変としても同じ効果が得られる。
【実施例４】
【００５１】
本実施例では、通信信号から、基準周期を抽出できる回路構成例について、説明する。
【００５２】
図７は、実施例１の構成に対して、通信信号から基準周期を抽出し、発振周期から前記基準周期との比較するための比較周期を生成する機能を追加したものである。
【００５３】
電流源補正回路１は、通信信号のデータ長を判定し、発振周期のカウント回数の設定とカウントリセット信号を出力するデータ判定回路７０１と、通信信号から基準周期を生成する基準周期生成回路７０２と、前記７０１からの設定信号を受けて発振周期をカウントする周期カウンタ７０３と、前記周期カウンタのカウント期間を出力する比較周期生成回路７０４、を有する。
【００５４】
図７のその他の構成は、既に説明した図１に示された同一の符号を付された構成と、同一の機能を有するので、それらの説明は省略する。
【００５５】
図８は、本実施例の動作を説明するタイミングチャートの例である。
【００５６】
通信信号には、例えばCAN通信に代表される様に、通信フレームの開始を表す認識パターンSと、終了を表すパターンEと、送信されるデータ長の情報Lと、通信するデータ自体が含まれるものとする。
【００５７】
前記基準周期生成回路７０２は、前記通信信号のデータ自体の期間を抽出し、基準周期T2に出力する。
【００５８】
前記データ判定回路７０１は、前記データ長Lの情報を受けて、前記周期カウンタ７０３のカウント数を設定する。ここで設定するカウント数は、T1=T2のときに、所望のIrefが得られる様に、設定する。
【００５９】
前記周期カウンタ７０３は、カウント数が設定されると、設定されたカウント数まで発振周期T10をカウントし、カウント期間を比較周期T1として出力する。
【００６０】
前記周期比較器３００は、前記比較周期T1が出力された後に、前記基準周期T2と、T1を比較し、実施例１と同様に、基準電流源１００の供給電流値を制御する。
【００６１】
本実施例によれば、所望のT2の周期精度が得られる通信ネットワークに接続されていれば、水晶振動子などの素子を、専用に用意する必要なく、部品点数を削減できる。
【００６２】
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。また、タイミングチャートに示した信号極性は、一例であり、これに限定するものではない。また、上記の各構成、機能、処理部、処理手段等 は、それらの一部又は全部を、例えばひとつの集積回路で設計する等によりハードウェアで実現してもよい し、複数の集積回路で実現しても良い。
【符号の説明】
【００６３】
１  電流源補正回路
１００  周期比較器
１０１  バンドギャップリファレンス回路
１０２  エラーアンプ
１０３  抵抗素子
１０４  NMOS
１０５  カレントミラー回路
２００  発振回路
２０１  カレントミラー回路
３００  基準電流源
７０１  データ判定回路
７０２  基準周期生成回路
７０３  周期カウンタ
７０４  比較周期生成回路
A  T1＝A／I1の関係を持つ比例係数
C1〜C2  発振回路の充放電容量
CMP1  非反転コンパレータ
I10  電圧電流変換部で生成された基準電流
I1  発振回路に供給される基準電流
I2  発振回路の充電電流
I3  発振回路の放電電流
I4  アナログ回路に供給される基準電流
Iref  所望の電流値
OPA１  オペアンプ
R1〜R2  非反転増幅回路の帰還抵抗
R10  可変抵抗器
R20  抵抗素子
T1  周期比較のための発振周期
T2  周期比較のための基準周期
V1  基準電圧
V2  電圧電流変換部の抵抗素子に掛かる電圧
V3  発振回路の動作電圧
V4  発振回路のコンパレータ入力部の電圧
【図１】
2018147129.tif 000003
【図２】
2018147129.tif 000004
【図３】
2018147129.tif 000005
【図４】
2018147129.tif 000006
【図５】
2018147129.tif 000007
【図６】
2018147129.tif 000008
【図７】
2018147129.tif 000009
【図８】
2018147129.tif 000010