(57)【要約】      （修正有）【課題】ハイサイドスイッチング素子のセルフターンオン現象が解消され、誤動作のないスイッチング電源回路を提供する。【解決手段】ハイサイドスイッチング素子Ｑ１とローサイドスイッチング素子Ｑ２は直列に接続される。電源制御用ＩＣ（ＩＣ１）は、交互にパルスを出力し、第１の出力端子がローサイドスイッチング素子Ｑ２のオン・オフを制御し、第２の出力端子がハイサイドスイッチング素子Ｑ１のオン・オフを制御する。トランス駆動回路ＴＤ１は、電源制御用ＩＣの第２の出力端子に接続される。パルストランスの第１の巻線Ｎ１はトランス駆動回路ＴＤ１の出力側に接続され、第２の巻線Ｎ２はハイサイドスイッチング素子Ｑ１に接続される。パルストランスの第２の巻線と逆極性の第３の巻線Ｎ３が設けられる。スイッチング素子Ｑ３はハイサイドスイッチング素子Ｑ１のゲートに接続され、スイッチング素子Ｑ３のゲートに逆極性の第３の巻線が接続される。【選択図】図１
2018186649.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続されたハイサイドスイッチング素子Ｑ１とローサイドスイッチング素子Ｑ２と、
交互にパルスを出力する第１と第２の出力端子を備え、前記第１の出力端子が前記ローサイドスイッチング素子Ｑ２のオン・オフを制御し、前記第２の出力端子が前記ハイサイドスイッチング素子Ｑ１のオン・オフを制御するものである電源制御用ＩＣ１と、
前記電源制御用ＩＣの第２の出力端子に接続されたトランス駆動回路ＴＤ１と、
前記トランス駆動回路ＴＤ１の出力側に第１の巻線Ｎ１が接続され、前記ハイサイドスイッチング素子Ｑ１に第２の巻線Ｎ２が接続されたパルストランスＴ２と、
前記パルストランスの第２の巻線Ｎ２と逆極性の第３の巻線Ｎ３と、
前記逆極性の第３の巻線Ｎ３とハイサイドスイッチング素子Ｑ１との間に設けられ、前記パルストランスＴ２のオフ時にハイサイドスイッチング素子Ｑ１のゲート−ソース間を短絡するスイッチング素子Ｑ３と、
を備えることを特徴とするスイッチング電源回路。
【請求項２】
前記スイッチング素子Ｑ３は、前記スイッチング素子Ｑ１がオンの場合にオフとなるものであって、
前記スイッチング素子Ｑ３のゲートに前記逆極性の第３の巻線Ｎ３が接続され、
前記ハイサイドスイッチング素子Ｑ１のゲートに前記スイッチング素子Ｑ３のドレインが接続されている請求項１に記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子のドライブ用パルストランスを有するスイッチング電源回路に関する。
【背景技術】
【０００２】
ＬＥＤの電源などに使用される回路として、直列に接続された２つのスイッチング素子を交互にオン・オフするものが知られている。この種の回路は、例えば、特許文献１〜３に記載されている。
【０００３】
直列に接続された２つのスイッチング素子としては、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)やＩＧＢＴ(Insulated Gate Bipolar Transistor)が用いられる。この種の電源回路では、２つのスイッチング素子をハイサイドとローサイドに設置して上下アームを構成し、ハイサイドスイッチング素子（以下、ハイサイドという）がオン状態のとき、ローサイドスイッチング素子（以下、ローサイドという）はオフ状態、また、ハイサイドがオフ状態のとき、ローサイドはオン状態となるように、どちらか一方がオンのときはもう片方はオフ状態になるように制御される。
【０００４】
この種のスイッチング電源回路は、スイッチングのデューティーを固定の上、周波数を可変して出力を制御する。通常、このスイッチング回路としては、ワンチップの電源制御用ＩＣ（以下、ＩＣという）が用いられ、このＩＣに設けられた第１と第２の出力端子から矩形波パルスを交互に出力することにより、２つのスイッチング素子がオン・オフされる。
【０００５】
高電圧の電源回路においては、ハイサイドを直接ＩＣによって制御することが難しい。例えば、７００ボルト以上というような従来に比較して電圧が高い電源回路ではＩＣに印加される電圧が高くなるため、ハイサイドをＩＣの出力電圧で直接オフにできない。このような理由から、高圧の電源回路では、特許文献２に示すように、ＩＣの出力端子とハイサイドの間に、パルストランスを接続することが知られている。
【０００６】
図２は、パルストランスを使用したスイッチング電源回路の一例を示すものである。図２において、ハイサイドＱ１とローサイドＱ２は直列に接続されている。ハイサイドＱ１のゲートはトランスＴ２の第２の巻線Ｎ２の一端に接続され、ハイサイドＱ１のソースはローサイドＱ２のドレインに接続され、ハイサイドＱ１のドレインは高電圧が印可される。ローサイドＱ２のゲートはＩＣ１に設けられた第１の出力端子OUT1に接続され、ローサイドＱ２のソースは接地され、ローサイドＱ２のドレインはハイサイドＱ１のソースに接続されている。ＩＣ１に設けられた第２の出力端子OUT2は、トランス駆動回路ＴＤ１を介してトランスＴ２の第１の巻線Ｎ１に接続されている。ハイサイドＱ１とローサイドＱ２の出力側には、トランスＴ１を介して、図示しない負荷が接続される。なお、ローサイドＱ２とトランスＴ１の１次巻線の間に、共振用のコンデンサＣrが接続されている。
【０００７】
図３（ａ）に示すように、この回路では、ＩＣ１の第２の出力端子OUT2からのパルスに基づいて、トランス駆動回路ＴＤ１がトランスＴ２の第１の巻線Ｎ１に対してオン・オフの電圧を供給することにより、トランスＴ２の第２の巻線Ｎ２にパルス状の電圧が誘起される。この電圧はハイサイドＱ１のゲートに印加されることから、結果として、ハイサイドＱ１はＩＣ１の第２の出力端子OUT2からのパルスの出力に従ってオンとなる。一方、ＩＣ１の第１の出力端子OUT1からのパルスがローサイドＱ２のゲートに印加されると、ローサイドＱ２はオンとなる。第１の出力端子OUT1と第２の出力端子OUT2は交互のタイミングのパルスが出力されることから、ハイサイドＱ１とローサイドＱ２は交互にオン・オフを繰り返す。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第５２５４３８６号公報
【特許文献２】特開２０１０−３５３８８号公報
【特許文献３】特願２０１５−８８８８８８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、この種の高圧のスイッチング電源回路においては、スイッチング時のdv/dtが高くなることから、ハイサイドＱ１はセルフターンオン現象が生じやすい。すなわち、トランスＴ２の第２の巻線Ｎ２の反転によりゲート電圧が下降してＱ１がオンからオフに切り替わる際に、急激にdv/dtが高くなることからハイサイドＱ１のCrssを通してCissが充電され、もう一度ゲート電圧が上昇し、ハイサイドＱ１がオンに切り替わってしまうことがある。このような現象から、本来オフとなるハイサイドＱ１がオンとなると、ハイサイドＱ１とローサイドＱ２が共にオンになり、高圧回路が短絡することで、電源回路に大電流が流れるといった誤動作が発生する。
【００１０】
図３（ａ）のハイサイドＱ１の波形図は、前記のようなセルフターンオン現象を説明するもので、第２の出力端子OUT2からのパルスがオフになった後も、ハイサイドＱ１のゲートに電圧が印加されている。その結果、ハイサイドＱ１とローサイドＱ２が同時にオンになる現象が生じる。
【００１１】
本発明の目的は、スイッチング時に、ハイサイドＱ１にセルフターンオン現象が発生することがなく、誤動作を防止することのできるスイッチング電源回路を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の高圧スイッチング電源回路は、次のような構成を有することを特徴とする。
（１）直列に接続されたハイサイドＱ１とローサイドＱ２。
（２）交互にパルスを出力する第１と第２の出力端子を備え、前記第１の出力端子が前記ローサイドＱ２のオン・オフを制御し、前記第２の出力端子が前記ハイサイドＱ１のオン・オフを制御するものである電源制御用ＩＣ。
（３）前記電源制御用ＩＣの第２の出力端子に接続されたトランス駆動回路ＴＤ１。
（４）前記トランス駆動回路ＴＤ１の出力側に第１の巻線Ｎ１が接続され、前記ハイサイドＱ１に第２の巻線Ｎ２が接続されたパルストランス。
（５）前記パルストランスの第２の巻線Ｎ２側に設けられた第２の巻線Ｎ２と逆極性の第３の巻線Ｎ３。
（６）前記逆極性の第３の巻線Ｎ３とハイサイドスイッチング素子Ｑ１との間に設けられ、前記第２の出力端子のオフ時にハイサイドスイッチング素子Ｑ１のゲート−ソース間を短絡するスイッチング素子Ｑ３。
【００１３】
下記のような構成を有するスイッチング電源回路も、本発明の一態様である。
（１）前記スイッチング素子Ｑ３は、前記スイッチング素子Ｑ１がオンの場合にオフとなるものであって、前記スイッチング素子Ｑ３のゲートに前記逆極性の第３の巻線Ｎ３が接続され、前記ハイサイドスイッチング素子Ｑ１のゲートに前記スイッチング素子Ｑ３のドレインが接続されている。
【発明の効果】
【００１４】
本発明によれば、スイッチング素子Ｑ１のターンオフ時にスイッチング素子Ｑ３がオンする。スイッチング素子Ｑ３については、ドレインーソース電圧が低い、すなわち、dv/dtが低くなるため、セルフターンオン現象のような誤動作が生じる可能性は少ない。これにより、ハイサイドＱ１のセルフターンオン現象が解消され、誤動作のないスイッチング電源回路を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明のスイッチング電源回路の実施形態を示す回路図。
【図２】従来のスイッチング電源回路の一例を示す回路図。
【図３】図１の実施形態と図２の従来技術のパルス波形を比較した波形図。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態を、図１に従って具体的に説明する。図２に示す従来技術と同一の部分については同一の符号を付し、説明を省略する。
［１．第１実施形態］
［１−１．構成］
本実施形態においては、パルストランスＴ２に、第３の巻線Ｎ３が設けられている。この第３の巻線Ｎ３は、第２の巻線Ｎ２に対して逆極性となるように形成される。
【００１７】
ハイサイドＱ１のゲートには、ゲート駆動用のスイッチング素子（以下、素子という）Ｑ３が接続されている。この素子Ｑ３のゲートに逆極性の巻線の引出端子４が接続されている。素子Ｑ３のソースは第３の巻線Ｎ３の第２の引出端子５に接続され、ドレインはハイサイドＱ１のゲートに接続されている。素子Ｑ３は、素子Ｑ１がオフになっている間、そのゲートに電圧が印加されてオン状態を継続する。一方、パルストランスＴ２の電圧反転により、素子Ｑ３のゲートに印加されていた電圧が失われると、素子Ｑ３はオフ状態となる。
【００１８】
［１−２．作用］
このような構成を有する本実施形態においては、ＩＣ１の第１の出力端子OUT1と第２の出力端子OUT2からは、図３（ｂ）に示すように交互となるタイミングでパルスが出力される。第１の出力端子OUT1に接続されたローサイドＱ２は、そのゲートにパルスが入力されることにより、オンとなる。
【００１９】
第２の出力端子OUT2からのパルスは、トランス駆動回路ＴＤ１を経由し、極性が変わることなく、パルストランスＴ２に入力される。その結果、パルストランスＴ２に接続されたハイサイドＱ１は、ローサイドＱ２がオフになったタイミングと合わせてオンになり、これによって、ハイサイドＱ１とローサイドＱ２が交互にスイッチング動作する。
【００２０】
ハイサイドＱ１のスイッチング動作で、ハイサイドＱ１のドレイン−ソース間電圧はｄｖ／ｄｔが高くなる方向に大きく変化する。そして、スイッチング動作がターンオンからターンオフする際に、ドレイン−ゲート間容量Crssからゲート−ソース間容量Cissが充電される。従来技術では、これによりハイサイドＱ１のゲート電圧が上昇し、ハイサイドＱ１が誤動作してターンオンしようとする。
【００２１】
本実施形態においては、図３（ｂ）に示すように、パルストランスＴ２の第２の巻線Ｎ２と逆極性の第３の巻線Ｎ３とにより、ハイサイドＱ１のターンオン時に素子Ｑ３がターンオフし、ハイサイドＱ１のターンオフ時に素子Ｑ３がターンオンとなる。
【００２２】
その結果、素子Ｑ１がターンオフになると、直ちに素子Ｑ３のゲートに電圧が印加され、素子Ｑ３がターンオンしてハイサイドＱ１のゲート−ソース間が短絡するので、ハイサイドＱ１のドレイン−ゲート間容量Crssからゲート−ソース間容量Cissが充電されることがない。これにより、ハイサイドＱ１がターンオフ時に誤動作してターンオンとなることを防ぐことができる。一方、素子Ｑ３のドレイン−ソース間については、電圧が低いため、前記のような誤動作のリスクは低い。
【００２３】
［１−３．効果］
本実施形態によれば、パルストランスＴ２の逆極性の第３の巻線Ｎ３と、ハイサイドＱ１との間に、パルストランスＴ２のオフ時にハイサイドＱ１のゲート−ソース間を短絡する素子Ｑ３を設けるという簡単な構成により、ハイサイドＱ１のセルフターンオン現象を効果的に抑制できる。その結果、スイッチング動作時にハイサイドＱ１とローサイドＱ２の短絡がなく、信頼性に優れたスイッチング電源回路を提供することができる。
【００２４】
［２．他の実施形態］
本発明は、前記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００２５】
Ｑ１…ハイサイドスイッチング素子
Ｑ２…ローサイドスイッチング素子
Ｑ３…Ｑ１のゲート−ソース間を短絡させるスイッチング素子
Ｔ１…トランス
Ｔ２…パルストランス
Ｃr…コンデンサ
ＩＣ１…ＩＣ
ＴＤ１…トランス駆動回路
Ｔ２−３…第２の巻線Ｎ２の第１の引出端子
Ｔ２−４…逆極性の第３の巻線Ｎ３の第１の引出端子
Ｔ２−５…第２の巻線Ｎ２と第３の巻線Ｎ３の第２の引出端子
【図１】
2018186649.tif 000003
【図２】
2018186649.tif 000004
【図３】
2018186649.tif 000005