(57)【要約】【課題】広く周波数帯を網羅して、精度良く電源電圧を設定することができる電圧調整回路、及び電圧調整方法を提供する。【解決手段】電圧調整回路は、電源ラインへ与える変化電流を発生させる変化電流発生手段と、上記電源ラインの電源電圧を用いて判定用電圧を発生させる判定用電圧発生手段と、上記電源ラインの電源電圧と上記判定用電圧とから上記電源ラインの電源ノイズを検出する電源ノイズ検出手段とを含む。【選択図】      図１
2018106443.tif 000002
【特許請求の範囲】
【請求項１】
電源ラインへ与える変化電流を発生させる変化電流発生手段と、前記電源ラインの電源電圧を用いて判定用電圧を発生させる判定用電圧発生手段と、前記電源ラインの電源電圧と前記判定用電圧とから前記電源ラインの電源ノイズを検出する電源ノイズ検出手段とを含む、電圧調整回路。
【請求項２】
判定用電圧発生手段は、直列接続された複数のトラジスタのオン抵抗分割により前記判定用電圧を発生させる、請求項１に記載の電圧調整回路。
【請求項３】
判定用電圧発生手段は、前記電源ラインの電源電圧を用いてお互いに異なる複数の判定用電圧を発生させる、請求項１又は請求項２に記載の電圧調整回路。
【請求項４】
前記電源ノイズ検出手段は、前記電源ラインの電源電圧と前記複数の判定用電圧とから前記電源ラインの電源ノイズを検出する、請求項３に記載の電圧調整回路。
【請求項５】
前記電源ノイズ検出手段による前記電源ノイズの検出結果に応じて、前記電源ラインの電源電圧を発生させる電圧発生回路を制御する、請求項１乃至請求項４のいずれか一項に記載の電圧調整回路。
【請求項６】
前記判定用電圧を電源電圧として動作し、セットアップエラー及びホールドエラーの少なくとも一つを検出するSetup/holdエラー検出回路をさらに含む、請求項１乃至請求項５のいずれか一項に記載の電圧調整回路。
【請求項７】
電源ラインの電源電圧を用いて判定用電圧を発生させ、前記電源ラインへ変化電流を与え、前記変化電流が与えられた前記電源ラインの電源電圧と前記判定用電圧とから前記電源ラインの電源ノイズを検出する、電圧調整方法。
【請求項８】
前記判定用電圧を、直列接続された複数のトラジスタのオン抵抗分割により発生させる、請求項７に記載の電圧調整方法。
【請求項９】
前記電源ラインの電源電圧を用いてお互いに異なる複数の判定用電圧を発生させ、前記変化電流が与えられた前記電源ラインの電源電圧と前記複数の判定用電圧とから前記電源ラインの電源ノイズを検出する、請求項７又は請求項８に記載の電圧調整方法。
【請求項１０】
前記電源ノイズの検出結果に応じて、前記電源ラインの電源電圧を発生させる電圧発生回路を制御する、請求項７乃至請求項９のいずれか一項に記載の電圧調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧調整回路、及び電圧調整方法に関し、特に電源電圧の調整に関する。
【背景技術】
【０００２】
ＬＳＩ（Large Scale Integrated circuit）、ＩＣ（Integrated Circuit）、ＰＫＧ（Package）、プリント板といった部品で構成される装置においては、装置の動作電圧を容易に最適な電圧に調整できることが望ましい。
【０００３】
電源電圧の設定は、通常は、仕様に書かれた規格値に設定するが、設定値は、製造ばらつきや環境変化を考慮したworst値となる。その上、電源電圧の設定値のバラツキは、個体差、環境によって、±１〜２％発生することがある。一般的なＬＳＩ／ＩＣの電源規格は±５％であり、上記バラツキは４０％のバジェットを占める大きなファクタである。
【０００４】
また、上記バラツキを低減する方法として、出荷前に電圧を幾つか振って、多種の動作パタンが動作するかどうかを確認して電圧を設定する方法がある。しかしながらこの設定方法では、作業に時間がかかるという問題があり、電圧のステップを大きくせざるを得ず、効果は限定的といった課題や、上記の試験は出荷前にしかできないため、動作環境や経時劣化といったファクタについては、電圧を嵩上げしなければならないという課題があった。
【０００５】
これにより、装置においては、設定電圧を高くする必要が発生し、消費電力が増えるという課題があった。
【０００６】
ＬＳＩ、ＩＣ、ＰＫＧ、プリント板の部品には、各々製造ばらつきや環境によって特性が変わる。出荷前に電圧を決めてしまうと、環境のworst条件や経年劣化のマージンを加算した設定をしなければならない。また、出荷後の環境で動作パタンを実行することは、極めて困難であった。
【０００７】
特許文献１は、チップに適用する電源電圧の設定方法に関するものであり、チップのレイアウトデータからクリティカル・パスのゲート遅延と配線遅延の遅延比を抽出し、これを考慮してチップに適用するチップ電源電圧を設定することが、提案されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１３−３７４７２号公報
【特許文献２】特開２０１５−６９９９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した電圧調整方法では、以下のような課題がある。
【００１０】
特許文献１のような、クリティカル・パスを使った回路や、実際の動作での試験では、あるタイミングのノイズしかテストすることができない。このため、必ずしもノイズの最悪値での試験で電圧調整を完遂できるとは限らない、という課題がある。
【００１１】
本発明の目的は、精度良く電源電圧を設定することができる電圧調整回路、及び電圧調整方法を提供することにある。
【課題を解決するための手段】
【００１２】
前記目的を達成するため、本発明に係る電圧調整回路は、電源ラインへ与える変化電流を発生させる変化電流発生手段と、上記電源ラインの電源電圧を用いて判定用電圧を発生させる判定用電圧発生手段と、上記電源ラインの電源電圧と上記判定用電圧とから上記電源ラインの電源ノイズを検出する電源ノイズ検出手段とを含む。
【００１３】
本発明の電圧調整方法は、電源ラインの電源電圧を用いて判定用電圧を発生させ、上記電源ラインへ変化電流を与え、上記変化電流が与えられた上記電源ラインの電源電圧と上記判定用電圧とから上記電源ラインの電源ノイズを検出する。
【発明の効果】
【００１４】
本発明では、精度良く電源電圧を設定することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の最上位概念の実施形態による電圧調整回路を説明するためのブロック図である。
【図２】本発明の第１実施形態の電圧調整回路を説明するためのブロック図である。
【図３】図２の判定用電圧発生回路１の一例を説明するための回路図である。
【図４】図２の変化電流発生回路２の一例を説明するための回路図である。
【図５】図２の電源ノイズ検出回路３の一例を説明するための回路図である。
【図６】変化電流発生回路２が発生させる変化電流と、判定用電圧Vout-1に対する電源電圧Vout-0の変化との関係の一例を示すグラフである。
【図７】図２のSetup/holdエラー検出回路４の一例を説明するための回路図である。
【図８】本発明の第２実施形態の電圧調整回路を説明するためのブロック図である。
【図９】図８の判定用電圧発生回路１１０の一例を説明するための回路図である。
【図１０】図８の電源ノイズ検出回路１３０の一例を説明するための回路図である。
【発明を実施するための形態】
【００１６】
本発明の好ましい実施形態について、図面を参照しながら詳細に説明する。より具体的な本発明の実施形態について説明する前に、本発明の最上位概念の実施形態の電圧調整回路、及び電圧調整方法について説明する。
【００１７】
図１は、本発明の最上位概念の実施形態による電圧調整回路を説明するためのブロック図である。図１の電圧調整回路５０は、判定用電圧発生手段５１と、変化電流発生手段５２と、電源ノイズ検出手段５３とを含む。変化電流発生手段５２は、電源ラインへ与える変化電流を発生させる。判定用電圧発生手段５１は、電源ラインの電源電圧を用いて判定用電圧を発生させる。電源ノイズ検出手段５３は、電源ラインの電源電圧と上記判定用電圧とから、電源ラインの電源ノイズを検出する。本実施形態によれば、精度良く電源電圧を設定することができる。以下、本発明のより具体的な実施形態の電圧調整回路、及び電圧調整方法について説明する。
【００１８】
〔第１実施形態〕
本発明の第１実施形態による電圧調整回路、及び電圧調整方法について、説明する。図２は、本発明の第１実施形態の電圧調整回路を説明するためのブロック図である。
【００１９】
（実施形態の構成）
図２の電圧調整回路１０は、電源電圧を調整する電圧調整回路である。図２の電圧調整回路１０は、電圧発生回路８で発生した電源電圧を入力とし、電源ラインに対して、Power Delivery Network（ＰＤＮ７）が接続されている回路である。電圧発生回路８は、Voltage Regulator Module（ＶＲＭ）や半導体集積回路のレギュレータ回路などで構成され、外部電源入力を受けて、電圧制御信号VSIG-0で制御される。
【００２０】
図２の電圧調整回路１０は、判定用電圧発生回路１、変化電流発生回路２、電源ノイズ検出回路３、Setup/holdエラー検出回路４、設定電圧判定回路５、及び電圧判定制御回路６を含む。
【００２１】
判定用電圧発生回路１は、電圧制御信号SEL-1nで制御され、電圧発生回路８で発生した電源電圧を入力とし、この電源電圧を用いて一定の電圧を発生させる。変化電流発生回路２は、制御信号ISIG-1で制御され、ＰＤＮ７に接続される電源ラインに対して変化電流を挿入する。電源ノイズ検出回路３は、ＰＤＮ７の電圧と判定用電圧発生回路１で発生した判定用電圧を入力とし、２つの電源を比較する。
【００２２】
Setup/holdエラー検出回路４は、判定用電圧発生回路１で発生した判定用電圧を電源として動作し、制御信号SHSIG-1で制御され、セットアップエラーとホールドエラーを判定する。
【００２３】
設定電圧判定回路５は、電源ノイズ検出回路３とSetup/holdエラー検出回路４の出力結果から設定電圧を判定し、電圧発生回路８の電源電圧設定値を決める。電圧判定制御回路６は、図２の電圧調整回路１０の各々の回路を制御する。
【００２４】
（判定用電圧発生回路１の具体例）
図３は、図２の判定用電圧発生回路１の一例を説明するための回路図である。図３の判定用電圧発生回路１は、電源電圧Vout-0とGND間にソース・ドレイン路が直列接続された、ｎ個のＰｃｈトランジスタ１２（１２１〜１２ｎ）とＮｃｈトランジスタ１１とを含む。Ｎｃｈトランジスタ１１のゲートには、電源電圧Vout-0が与えられている。Ｐｃｈトランジスタ１２１〜１２ｎのゲートには、それぞれ選択信号SEL-11〜SEL-1nが与えられる。
【００２５】
電圧発生回路８が発生させた電源電圧Vout-0に対して、ｎ個のＰｃｈトランジスタ１２（１２１〜１２ｎ）とＮｃｈトランジスタ１１のオン抵抗分割により、判定用電圧発生回路１は判定用電圧Vout-1を発生させる。判定用電圧Vout-1の電圧値は、選択信号SEL-11〜SEL-1nにより、Ｐｃｈトランジスタ１２をオンさせる個数を制御することにより、可変的にコントロールする。これにより、本実施形態の電圧調整回路１０では、電源電圧の粗調整から高精度調整までカバーすることができる。なお以下では、電源電圧Vout-0を電圧Vout-0と表記し、判定用電圧Vout-1を電圧Vout-1と表記する場合がある。
【００２６】
（変化電流発生回路２の具体例）
図４は、図２の変化電流発生回路２の一例を説明するための回路図である。図４のような回路構成の変化電流発生回路２は、特許文献２で提案されている。図４の変化電流発生回路２は、VDDとGNDとの間にソース・ドレイン路が直列接続された多数のＰｃｈトランジスタとＮｃｈトランジスタとを含む。電流は、ＰｃｈトランジスタとＮｃｈトランジスタに流れる貫通電流により発生する。Ｐｃｈトランジスタは、ゲートへの電流値制御信号によってオン状態とオフ状態が制御される。図４では、複数のドライバが直列に接続されている。これらドライバにＮｃｈトランジスタのゲートが接続されている。さらに、各ドライバの出力側には、複数のコンデンサが接続されている。ドライバの電流変化制御と、Ｐｃｈトランジスタの電流値制御との組合せにより、単調増加する変化電流を発生させる。
【００２７】
変化電流発生回路２を用いて、変化電流をＰＤＮ７上に掃引することにより、回路動作パタンによる周波数帯のノイズだけではなく、あらゆる周波数帯のノイズを網羅的に発生させることができる。
【００２８】
（電源ノイズ検出回路３の具体例）
図５は、図２の電源ノイズ検出回路３の一例を説明するための回路図である。図５の電源ノイズ検出回路３は、差動増幅器３１、ＮＡＮＤ回路３２、遅延回路３３、及びフリップフロップ３４（Ｆ／Ｆ３４）を含む。
【００２９】
初期状態において、電圧Vout-0と判定用電圧Vout-1との関係は、電圧Vout-0の電圧の方が高いため、ＩＮ１１には、“１”が出力される。この状態で、Reset信号を１→０→１と動作させると、ＩＮ２１にクロックが１回挿入され、Ｆ／Ｆ３４には、Reset信号のデータ”０”が書き込まれ、出力ＯＵＴ１から”０”が出力される。次に、Reset信号が”１”の状態で、電圧Vout-0が判定用電圧Vout-1より電圧が低くなった場合、ＩＮ１１は１→０、ＩＮ２１は０→１、そして、ノイズが収まり定常状態になると、電圧Vout-0の電圧の方が高くなるため、ＩＮ１１は０→１、ＩＮ２１は１→０へと遷移する。この動作により、Ｆ／Ｆ３４には、Reset信号のデータ”１”が書き込まれ、ＯＵＴ１から“１”が出力される。
【００３０】
図６は、変化電流発生回路２が発生させる変化電流と、判定用電圧Vout-1に対する電源電圧Vout-0の変化との関係の一例を示すグラフである。図６は、ＰＤＮ７上の電源電圧Voutと変化電流とのタイミングチャートを示す。図６のように、電流が変化すると、そのタイミングで電源電圧Vout-0が変化する。その変化量は、変化電流発生回路２が発生させた電流変化が一定であっても、ＰＤＮ７の構造、部材のバラツキ、動作環境など様々な要因により、ノイズの発生量は異なる。例えば、図６のノイズ（ａ）のような電圧変動の場合、電源電圧Vout-0が判定用電圧Vout-1より電圧値が下回ることが無いため、図５のＦ／Ｆ３４の出力値は変化せず、”０”のままである。一方、図６のノイズ（ｂ）のような電圧変動の場合、電源電圧Vout-0が判定用電圧Vout-1を下回るため、図５のＦ／Ｆ３４にクロック信号CLKが印加され、Ｆ／Ｆ３４に”１”が書き込まれる。こうして、電源ノイズ検出回路３は、ノイズが大きいことを検出する。
【００３１】
（Setup/holdエラー検出回路４の具体例）
図７は、図２のSetup/holdエラー検出回路４の一例を説明するための回路図である。図７のSetup/holdエラー検出回路４は、フリップフロップ４１（Ｆ／Ｆ４１）、フリップフロップ４３（Ｆ／Ｆ４３）、フリップフロップ４５（Ｆ／Ｆ４５）、及びフリップフロップ４６（Ｆ／Ｆ４６）を含む。図７のSetup/holdエラー検出回路４はさらに、遅延量S-delayの遅延回路４２、及び遅延量H-delayの遅延回路４４を含む。
【００３２】
予め、入力となる動作クロック信号CLKの周波数と、セットアップとの関係で遅延量S-delayの値をセットしておく。電源電圧は電圧Vout-1で動作させ、動作クロック信号CLKによるＦ／Ｆ間転送ができているかどうかをSetup/holdエラー検出回路４の出力ＳＯＵＴ１で判定する。また、同様に、Setup/holdエラー検出回路４の出力ＨＯＵＴ１でＦ／Ｆ間転送ができているかどうかを判定することで、電圧Vout-1でsetup/holdが満足するかどうかを判定する。
【００３３】
以上の動作により、setup/holdの動作を満足する電圧Vout-1を満たし、かつ、ノイズが判定用電圧Vout-1を下回らない電源電圧Vout-0を設定することにより、ＰＤＮ７のバラツキを考慮した電源電圧を設定することが可能となる。
【００３４】
また、設定電圧判定回路５にて、setup/holdの動作を満足する電圧Vout-1、ノイズが判定用電圧Vout-1を下回らない電源電圧Vout-0が検出されなかった場合、電圧発生回路８へ電圧値の変更データを送り、電圧発生回路８が発生させる電圧値を調整する。その後、再度、上述した電源電圧判定を行うことにより、所望の電圧値に設定することが可能となる。
【００３５】
（実施形態の効果）
本実施形態によれば、各部品の製造ばらつきや環境条件による特性変化を製品レベルで考慮して電源電圧を調整することにより、マージンを低減した最適な電源電圧設定を行うことが可能となり、消費電力を低減することができる。各装置においては、バラツキを考慮して個々に設定できるので、大きな消費電力の低減ができるという効果がある。また、ホールドエラーも検出しており、半導体集積回路のホールド保証回路のマージンを減らすことにより、回路規模を低減させることができ、低消費電力を実現できるという効果がある。
【００３６】
また、下記の様に低消費電力を実現できるという効果がある。
【００３７】
（１）ノイズ発生に実際の動作パタンを必要とせず、容易に短時間で調整することができる
（２）ＰＤＮ７のばらつきを考慮したノイズ発生量を検出することができ、最適な電圧値を求めることができる。
【００３８】
（３）クリティカル・パスを使った回路、実際の動作での試験は、あるタイミングのノイズしかテストすることができず、必ずしもノイズの最悪値での試験とは限らない。本実施形態の変化電流発生回路２は、全周波数帯を網羅することができるので、精度良く電源電圧を設定することができる。
【００３９】
（４）出荷前検査ではなく、実使用時に電源電圧を調整することができるので、環境変化や部品の経時劣化に合わせて最適な電圧に設定できる。
【００４０】
（５）電源電圧の調整精度は、変化電流発生回路２のトランジスタのオン抵抗をコントロールすることにより、粗調整から精度の高い調整まで幅広く調整することができる。
【００４１】
（６）hold回路エラー検出も行うので、プロセスにより、高い電圧でのエラーも検出できる。この検出機能により動作を保証することができ、設計段階で、余剰なhold保証回路を追加する必要がなく、回路規模を減らすことができ、消費電力を低減させることができる。
【００４２】
〔第２実施形態〕
次に、本発明の第２実施形態による電圧調整回路、及び電圧調整方法について、説明する。本実施形態は、第１実施形態による電圧調整回路の判定用電圧発生回路や電源ノイズ検出回路を、多重化した構成に関するものである。図８は、本発明の第２実施形態の電圧調整回路を説明するためのブロック図である。
【００４３】
（実施形態の構成）
図８の電圧調整回路１００は第１実施形態と同様に、電源電圧を調整する電圧調整回路である。図８の電圧調整回路１００は第１実施形態と同様に、電圧発生回路８で発生した電源電圧を入力とし、電源ラインに対してＰＤＮ７が接続されている回路である。電圧発生回路８は、ＶＲＭや半導体集積回路のレギュレータ回路などで構成され、外部電源入力を受けて、電圧制御信号VSIG-0で制御される。
【００４４】
図８の電圧調整回路１００は、判定用電圧発生回路１１０、変化電流発生回路１２０、電源ノイズ検出回路１３０、Setup/holdエラー検出回路１４０、設定電圧判定回路１５０、及び電圧判定制御回路１６０を含む。
【００４５】
判定用電圧発生回路１１０は、電圧制御信号SEL-nで制御され、電圧発生回路８で発生した電源電圧を入力とし、この電源電圧を用いて一定の電圧を複数発生させる。図８の電圧発生回路８では、ｎ個の電圧Vout-1〜Vout-nを発生させる。
【００４６】
変化電流発生回路１２０は、ＰＤＮ７に接続される電源ラインに対して、変化電流を挿入する。電源ノイズ検出回路１３０は、ＰＤＮ７の電圧と判定用電圧発生回路１１０で発生した複数の判定用電圧Vout-1〜Vout-nを入力とし、電源を比較する。Setup/holdエラー検出回路１４０は、判定用電圧発生回路１１０で発生した判定用電圧Vout-1〜Vout-nを電源として動作し、制御信号SHSIG-nで制御され、セットアップエラーとホールドエラーを判定する。言い換えると、本実施形態のSetup/holdエラー検出回路１４０は、電圧Vout-1からVout-nまでの各電源電圧で動作するよう接続される。設定電圧判定回路１５０は、電源ノイズ検出回路１３０とSetup/holdエラー検出回路１４０の出力結果に基づいて電圧Vout-1からVout-nまでの設定電圧を判定し、電圧発生回路８の電源電圧設定値を決める。電圧判定制御回路１６０は、図８の電圧調整回路１００の各々の回路を制御する。
【００４７】
（判定用電圧発生回路１１０の具体例）
図９は、図８の判定用電圧発生回路１１０の一例を説明するための回路図である。図９の判定用電圧発生回路１１０は、電圧Vout-1からVout-nまでのｎ個の出力を持つ。図９の判定用電圧発生回路１１０は、電圧Vout-0とGND間にソース・ドレイン路が直列接続された、ｎ×ｎ個のＰｃｈトランジスタ１１２（Ｐｃｈトランジスタ１１２１〜１１２ｎ）、Ｐｃｈトランジスタ１１３（Ｐｃｈトランジスタ１１３１〜１１３ｎ）、…と、Ｎｃｈトランジスタ１１１とを含む。Ｎｃｈトランジスタ１１１のゲートには、電圧Vout-0が与えられている。Ｐｃｈトランジスタ１１２１〜１１２ｎのゲートには、それぞれ選択信号SEL-11〜SEL-1nが与えられる。Ｐｃｈトランジスタ１１３１〜１１３ｎのゲートには、それぞれ選択信号SEL-21〜SEL-2nが与えられる。
【００４８】
電圧発生回路８が発生させた電圧Vout-0に対して、ｎ×ｎ個のＰｃｈトランジスタ１１２（１１２１〜１１２ｎ）、１１３（１１３１〜１１３ｎ）、…とＮｃｈトランジスタ１１１のオン抵抗分割により、判定用電圧発生回路１１０はｎ個の判定用電圧Vout-1〜Vout-nを発生させる。
【００４９】
判定用電圧Vout-1の電圧値は、選択信号SEL-11〜SEL-1nにより、オンさせるＰｃｈトランジスタ１１２の個数を制御することにより、可変的にコントロールする。判定用電圧Vout-2の電圧値は、選択信号SEL-21〜SEL-2nにより、オンさせるＰｃｈトランジスタ１１３の個数を制御することにより、可変的にコントロールする。これにより、本実施形態の電圧調整回路１００では、電源電圧の粗調整から高精度調整までカバーすることができる。
【００５０】
電圧Vout-0と判定用電圧Vout-1との間の抵抗値は、選択信号SEL-11〜SEL-1nによって設定し、判定用電圧Vout-1と判定用電圧Vout-2との間の抵抗値は、選択信号SEL-21〜SEL-2nによって設定する。こうして判定用電圧発生回路１１０は、ｎ個の判定用電圧Vout-1〜Vout-nを発生させる。抵抗値を大きく設定することによりラフな電圧調整が可能となり、抵抗値を小さくすることにより詳細な電圧調整が可能となる。
【００５１】
（電源ノイズ検出回路１３０の具体例）
図１０は、図８の電源ノイズ検出回路１３０の一例を説明するための回路図である。図１０の電源ノイズ検出回路１３０は、判定用電圧Vout-1から判定用電圧Vout-nまでのｎ個の入力を持つ。図１０の電源ノイズ検出回路１３０は、ｎ個の差動増幅器１３１（差動増幅器１３１１〜１３１ｎ）、ｎ個のＮＡＮＤ回路１３２（ＮＡＮＤ回路１３２１〜１３２ｎ）、ｎ個の遅延回路１３３（遅延回路１３３１〜１３３ｎ）、及びｎ個のフリップフロップ１３４（フリップフロップ１３４１〜１３４ｎ）を含む。
【００５２】
図１０の電源ノイズ検出回路１３０は、判定用電圧Vout-1からVout-nの各々の電圧値と電源ラインの電源電圧Vout-0との比較を行い、図５と同様にノイズの検出を行いＯＵＴ１からＯＵＴｎへ出力する。
【００５３】
これらの動作により、複数の電源電圧を同時に判定することができるので、短時間に測定することが可能となる。そしてまた、Setup/holdエラー検出回路１４０でエラーとならない電圧値と電源ノイズ検出回路１３０でエラーとならない電圧値が一致しない場合でも、その差分のタップ数から、電源の調整量を算出することにより、短時間に高精度に電圧を合わせることが可能となる。
【００５４】
（実施形態の効果）
本実施形態によれば第１実施形態と同様に、各部品の製造ばらつきや環境条件による特性変化を製品レベルで考慮して電源電圧を調整することにより、マージンを低減した最適な電源電圧設定を行うことが可能となり、消費電力を低減することができる。各装置においては、バラツキを考慮して個々に設定できるので、大きな消費電力の低減ができるという効果がある。また、holdエラーも検出しており、半導体集積回路のhold保証回路のマージンを減らすことにより、回路規模を低減させることができ、低消費電力を実現できるという効果がある。
【００５５】
また、第１実施形態と同様に、（１）〜（６）の効果がもたらされる。さらに本実施形態によれば、判定用電圧発生回路や判定回路を多重化することにより、第１実施形態と比較してより短時間で高精度の電圧判定を行うことができる。
【００５６】
以上、本発明の好ましい実施形態を説明したが、本発明はこれに限定されるものではない。特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲に含まれることはいうまでもない。本発明は、プリント板、電源、ＬＳＩ、コンデンサなど、半導体集積回路が動作するパッケージ上で有用な電圧調整回路、及び電圧調整方法を提供できる。
【００５７】
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）電源ラインへ与える変化電流を発生させる変化電流発生手段と、前記電源ラインの電源電圧を用いて判定用電圧を発生させる判定用電圧発生手段と、前記電源ラインの電源電圧と前記判定用電圧とから前記電源ラインの電源ノイズを検出する電源ノイズ検出手段とを含む、電圧調整回路。
（付記２）判定用電圧発生手段は、直列接続された複数のトラジスタのオン抵抗分割により前記判定用電圧を発生させる、付記１に記載の電圧調整回路。
（付記３）判定用電圧発生手段は、前記電源ラインの電源電圧を用いてお互いに異なる複数の判定用電圧を発生させる、付記１又は付記２に記載の電圧調整回路。
（付記４）前記電源ノイズ検出手段は、前記電源ラインの電源電圧と前記複数の判定用電圧とから前記電源ラインの電源ノイズを検出する、付記３に記載の電圧調整回路。
（付記５）前記電源ノイズ検出手段による前記電源ノイズの検出結果に応じて、前記電源ラインの電源電圧を発生させる電圧発生回路を制御する、付記１乃至付記４のいずれか一つに記載の電圧調整回路。
（付記６）前記判定用電圧を電源電圧として動作し、セットアップエラー及びホールドエラーの少なくとも一つを検出するSetup/holdエラー検出回路をさらに含む、付記１乃至付記５のいずれか一つに記載の電圧調整回路。
（付記７）電源ラインの電源電圧を用いて判定用電圧を発生させ、前記電源ラインへ変化電流を与え、前記変化電流が与えられた前記電源ラインの電源電圧と前記判定用電圧とから前記電源ラインの電源ノイズを検出する、電圧調整方法。
（付記８）前記判定用電圧を、直列接続された複数のトラジスタのオン抵抗分割により発生させる、付記７に記載の電圧調整方法。
（付記９）前記電源ラインの電源電圧を用いてお互いに異なる複数の判定用電圧を発生させ、前記変化電流が与えられた前記電源ラインの電源電圧と前記複数の判定用電圧とから前記電源ラインの電源ノイズを検出する、付記７又は付記８に記載の電圧調整方法。
（付記１０）前記電源ノイズの検出結果に応じて、前記電源ラインの電源電圧を発生させる電圧発生回路を制御する、付記７乃至付記９のいずれか一つに記載の電圧調整方法。
（付記１１）前記判定用電圧を電源電圧として動作し、セットアップエラー及びホールドエラーの少なくとも一つを検出する、付記７乃至付記１０のいずれか一つに記載の電圧調整方法。
【符号の説明】
【００５８】
１、１１０    判定用電圧発生回路
２、１２０    変化電流発生回路
３、１３０    電源ノイズ検出回路
４、１４０    Setup/holdエラー検出回路
５、１５０    設定電圧判定回路
６、１６０    電圧判定制御回路
７    ＰＤＮ
８    電圧発生回路
１０、１００    電圧調整回路
１１    Ｎｃｈトランジスタ
１２１〜１２ｎ    Ｐｃｈトランジスタ
３１    差動増幅器
３２    ＮＡＮＤ回路
３３    遅延回路
３４    フリップフロップ
４１、４３、４５、４６    フリップフロップ
４２    遅延回路
４４    遅延回路
５１    判定用電圧発生手段
５２    変化電流発生手段
５３    電源ノイズ検出手段
１１１    Ｎｃｈトランジスタ
１１２１〜１１２ｎ    Ｐｃｈトランジスタ
１１３１〜１１３ｎ    Ｐｃｈトランジスタ
１３１１〜１３１ｎ    差動増幅器
１３２１〜１３２ｎ    ＮＡＮＤ回路
１３３１〜１３３ｎ    遅延回路
１３４１〜１３４ｎ    フリップフロップ
【図１】
2018106443.tif 000003
【図２】
2018106443.tif 000004
【図３】
2018106443.tif 000005
【図４】
2018106443.tif 000006
【図５】
2018106443.tif 000007
【図６】
2018106443.tif 000008
【図７】
2018106443.tif 000009
【図８】
2018106443.tif 000010
【図９】
2018106443.tif 000011
【図１０】
2018106443.tif 000012
【手続補正書】
【提出日】平成30年4月27日(2018.4.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電源ラインへ与える変化電流を発生させる変化電流発生手段と、前記電源ラインの電源電圧を用いて判定用電圧を発生させる判定用電圧発生手段と、前記変化電流が与えられた前記電源ラインの電源電圧と前記判定用電圧とから前記電源ラインの電源ノイズを検出する電源ノイズ検出手段とを含む、電圧調整回路。
【請求項２】
判定用電圧発生手段は、直列接続された複数のトラジスタのオン抵抗分割により前記判定用電圧を発生させる、請求項１に記載の電圧調整回路。
【請求項３】
判定用電圧発生手段は、前記電源ラインの電源電圧を用いてお互いに異なる複数の判定用電圧を発生させる、請求項１又は請求項２に記載の電圧調整回路。
【請求項４】
前記電源ノイズ検出手段は、前記電源ラインの電源電圧と前記複数の判定用電圧とから前記電源ラインの電源ノイズを検出する、請求項３に記載の電圧調整回路。
【請求項５】
前記電源ノイズ検出手段による前記電源ノイズの検出結果に応じて、前記電源ラインの電源電圧を発生させる電圧発生回路を制御する、請求項１乃至請求項４のいずれか一項に記載の電圧調整回路。
【請求項６】
前記判定用電圧を電源電圧として動作し、セットアップエラー及びホールドエラーの少なくとも一つを検出するSetup/holdエラー検出回路をさらに含む、請求項１乃至請求項５のいずれか一項に記載の電圧調整回路。
【請求項７】
電源ラインの電源電圧を用いて判定用電圧を発生させ、前記電源ラインへ変化電流を与え、前記変化電流が与えられた前記電源ラインの電源電圧と前記判定用電圧とから前記電源ラインの電源ノイズを検出する、電圧調整方法。
【請求項８】
前記判定用電圧を、直列接続された複数のトラジスタのオン抵抗分割により発生させる、請求項７に記載の電圧調整方法。
【請求項９】
前記電源ラインの電源電圧を用いてお互いに異なる複数の判定用電圧を発生させ、前記変化電流が与えられた前記電源ラインの電源電圧と前記複数の判定用電圧とから前記電源ラインの電源ノイズを検出する、請求項７又は請求項８に記載の電圧調整方法。
【請求項１０】
前記電源ノイズの検出結果に応じて、前記電源ラインの電源電圧を発生させる電圧発生回路を制御する、請求項７乃至請求項９のいずれか一項に記載の電圧調整方法。