(57)【要約】【課題】管理ユニットにリンクする不正防止ループを備えるデュアル通信周波数ＲＦＩＤ回路を提供する。【解決手段】デュアル通信周波数ＲＦＩＤ回路は、第１のアンテナ（２）による第１の周波数、または第２のアンテナ（４）による第２の周波数で送受信されるデータ信号を処理するための論理ユニットと、不正防止ループ（２１）の状態を管理するためのユニット（２０）とを備える。不正防止ループ（２１）は、集積回路に２つの接続端子（Ｔａｍｐｅｒ＿ｉｎ、Ｔａｍｐｅｒ＿ｏｕｔ）によってリンクする。管理ユニットは、第１の接続端子にリンクする第１のローパスフィルタ（２５）と、第２の接続端子にリンクする第２のローパスフィルタ（２６）と、第１のローパスフィルタを流れる電流を供給するための電流源（Ｍ３、Ｍ４）と、第２のローパスフィルタの出力にリンクするスイッチ（Ｍ１）と、電流源と第１のローパスフィルタとの間に接続し、不正防止ループの状態に関する出力信号（Ｓｈｏｒｔ）を論理ユニットに供給する第１のインバータ（２２）とを備える。【選択図】図５
2018106708.tif 000002
【特許請求の範囲】
【請求項１】
第１のアンテナ（２）による第１の周波数、または第２のアンテナ（４）による第２の周波数で送受信されるデータ信号を処理するための論理ユニット（７）を備える、デュアル通信周波数ＲＦＩＤ回路（１）であって、前記第１の通信周波数（ＨＦ）は前記第２の通信周波数（ＵＨＦ）より低く、前記論理ユニット（７）は、不正防止ループ（２１）の状態を管理するためのユニット（２０）に接続され、前記不正防止ループ（２１）は集積回路に２つの接続端子（Ｔａｍｐｅｒ＿ｉｎ、Ｔａｍｐｅｒ＿ｏｕｔ）によってリンクし、
前記管理ユニット（２０）は、第１の接続端子（Ｔａｍｐｅｒ＿ｉｎ）にリンクする少なくとも１つの第１のローパスフィルタ（２５）と、第２の接続端子（Ｔａｍｐｅｒ＿ｏｕｔ）にリンクする少なくとも１つの第２のローパスフィルタ（２６）と、前記第１のローパスフィルタ（２５）を流れる電流を供給するための電流源（Ｍ３、Ｍ４）と、前記第２のローパスフィルタ（２６）の出力にリンクするスイッチ（Ｍ１）と、前記電流源と前記第１のローパスフィルタ（２５）との間に接続し、前記不正防止ループ（２１）の状態のための出力信号（Ｓｈｏｒｔ）を前記論理ユニット（７）に供給する第１のインバータ（２２）とを備えることを特徴とする、デュアル通信周波数ＲＦＩＤ回路（１）。
【請求項２】
請求項１によるＲＦＩＤ回路（１）であって、前記第１のローパスフィルタ（２５）および前記第２のローパスフィルタ（２６）はそれぞれ、第１のレジスタ（Ｒ１）と、第１のコンデンサ（Ｃ１）を備えることを特徴とする、ＲＦＩＤ回路（１）。
【請求項３】
請求項２によるＲＦＩＤ回路（１）であって、前記第１のローパスフィルタ（２５）は、全く同一の前記第１のレジスタ（Ｒ１）および全く同一の前記第１のコンデンサ（Ｃ１）を備える前記第２のローパスフィルタ（２６）と同一であることを特徴とする、ＲＦＩＤ回路（１）。
【請求項４】
請求項２によるＲＦＩＤ回路（１）であって、前記第１のローパスフィルタ（２５）の前記第１のレジスタ（Ｒ１）は前記第１の接続端子（Ｔａｍｐｅｒ＿ｉｎ）にリンクし、前記第１のローパスフィルタ（２５）の前記第１のコンデンサ（Ｃ１）はアース端子または電源電圧端子（Ｖｓｕｐ）にリンクし、前記第２のローパスフィルタ（２６）の前記第１のレジスタ（Ｒ１）は前記第２の接続端子（Ｔａｍｐｅｒ＿ｏｕｔ）にリンクし、前記第２のローパスフィルタ（２６）の前記第１のコンデンサ（Ｃ１）はアース端子または電源電圧端子（Ｖｓｕｐ）にリンクすることを特徴とする、ＲＦＩＤ回路（１）。
【請求項５】
請求項２によるＲＦＩＤ回路（１）であって、第３のローパスフィルタ（２７）は、前記第１のローパスフィルタ（２５）と前記電流源との間の前記第１のローパスフィルタ（２５）に接続し、前記電流源は前記第１のインバータ（２２）の入力にリンクし、第４のローパスフィルタ（２８）は、前記第２のローパスフィルタ（２６）と前記スイッチ（Ｍ１）との間の前記第２のローパスフィルタ（２６）に接続することを特徴とする、ＲＦＩＤ回路（１）。
【請求項６】
請求項５によるＲＦＩＤ回路（１）であって、前記第３のローパスフィルタ（２７）および前記第４のローパスフィルタ（２８）はそれぞれ、第２のレジスタ（Ｒ２）と、第２のコンデンサ（Ｃ２）とを備え、前記第３のローパスフィルタ（２７）の前記第２のレジスタ（Ｒ２）は、前記第１のローパスフィルタ（２５）の前記第１のレジスタ（Ｒ１）と前記第１のコンデンサ（Ｃ１）の接続ノードにリンクし、前記第４のローパスフィルタ（２８）の前記第２のレジスタ（Ｒ２）は、前記第２のローパスフィルタ（２６）の前記第１のレジスタ（Ｒ１）と前記第１のコンデンサ（Ｃ１）の接続ノードにリンクし、前記第３のローパスフィルタ（２７）の前記第２のレジスタ（Ｒ２）および前記第２のコンデンサ（Ｃ２）の接続ノードは前記電流源（Ｍ３、Ｍ４）および前記第１のインバータ（２２）の入力にリンクし、前記第４のローパスフィルタ（２８）の前記第２のレジスタ（Ｒ２）および前記第２のコンデンサ（Ｃ２）の接続ノードは前記スイッチ（Ｍ１）にリンクすることを特徴とする、ＲＦＩＤ回路（１）。
【請求項７】
請求項６によるＲＦＩＤ回路（１）であって、前記第３のローパスフィルタ（２７）は、全く同一の前記第２のレジスタ（Ｒ２）および全く同一の前記第２のコンデンサ（Ｃ２）を備える前記第４のローパスフィルタ（２８）と同一であることを特徴とする、ＲＦＩＤ回路（１）。
【請求項８】
請求項６によるＲＦＩＤ回路（１）であって、第２のＰＭＯＳトランジスタ（Ｍ２）は、電源電圧端子（Ｖｓｕｐ）と前記第３のローパスフィルタ（２７）の前記第２のレジスタ（Ｒ２）および前記第２のコンデンサ（Ｃ２）の前記接続ノードとの間にリンクし、前記第２のＰＭＯＳトランジスタのゲートは起動信号（ｓ）によって制御されることを特徴とする、ＲＦＩＤ回路（１）。
【請求項９】
請求項１によるＲＦＩＤ回路（１）であって、前記スイッチ（Ｍ１）はＭＯＳトランジスタであり、前記第２のローパスフィルタ（２６）の前記出力にリンクし、アース端子に接続することを特徴とする、ＲＦＩＤ回路（１）。
【請求項１０】
請求項９によるＲＦＩＤ回路（１）であって、前記ＭＯＳトランジスタはＮＭＯＳトランジスタ（Ｍ１）であり、そのゲートは、前記ＮＭＯＳトランジスタをオン状態にするために起動信号（ｓ）によって制御され、それによって、前記電流源（Ｍ３、Ｍ４）からの電流の流れを可能にし、前記不正防止ループ（２１）が損傷していないか、または前記不正防止ループ（２１）がないとき、前記電流源は電源電圧端子（Ｖｓｕｐ）にリンクすることを特徴とする、ＲＦＩＤ回路（１）。
【請求項１１】
請求項１０によるＲＦＩＤ回路（１）であって、前記電流源は、第４のＰＭＯＳトランジスタ（Ｍ４）と直列の第３のＰＭＯＳトランジスタ（Ｍ３）を備え、前記第３および第４のＰＭＯＳトランジスタ（Ｍ３、Ｍ４）は、前記電源電圧端子（Ｖｓｕｐ）と前記第１のインバータ（２２）の入力との間に配置され、前記第３のＰＭＯＳトランジスタ（Ｍ３）のゲートは、オン状態にするために制御信号（ｃｔｌ）によって制御され、前記第４のＰＭＯＳトランジスタ（Ｍ４）のゲートは、オン状態にするために逆起動信号（ｓｂ）によって制御されることを特徴とする、ＲＦＩＤ回路（１）。
【請求項１２】
請求項８または１１によるＲＦＩＤ回路（１）であって、前記論理ユニット（７）は論理入力信号（Ｔａｍｐｅｒ＿ｅｎ）を前記管理ユニット（２０）に供給し、前記管理ユニットは第２のインバータ（２３）と、それに続く第３のインバータ（２４）とを備え、前記第２のインバータ（２３）は前記論理入力信号を受信し、それによって、逆起動信号（ｓｂ）を供給し、前記第３のインバータ（２４）は前記起動信号（ｓ）を供給することを特徴とする、ＲＦＩＤ回路（１）。
【請求項１３】
請求項１２によるＲＦＩＤ回路（１）であって、前記管理ユニット（２０）は、前記電源電圧端子（Ｖｓｕｐ）と参照電流端子（ｉｎ）との間に、第７のＰＭＯＳトランジスタ（Ｍ７）と直列にリンクする第６のＰＭＯＳトランジスタ（Ｍ６）と、前記第６および第７のＰＭＯＳトランジスタ（Ｍ６、Ｍ７）と並列に接続する第８のＰＭＯＳトランジスタ（Ｍ８）とを備え、前記第８のＰＭＯＳトランジスタ（Ｍ８）のゲートは、前記制御信号（ｃｔｌ）を供給するために前記第６および第７のＰＭＯＳトランジスタ（Ｍ６、Ｍ７）の接続ノードにリンクし、前記第６のＰＭＯＳトランジスタ（Ｍ６）のゲートは前記起動信号（ｓ）によって制御され、前記第７のＰＭＯＳトランジスタ（Ｍ７）のゲートは前記逆起動信号（ｓｂ）によって制御されることを特徴とする、ＲＦＩＤ回路（１）。
【請求項１４】
請求項１３によるＲＦＩＤ回路（１）であって、前記第１のインバータ（２２）の前記電源は、電源電圧端子（Ｖｓｕｐ）に接続する第５のＰＭＯＳトランジスタ（Ｍ５）によって供給され、前記第５のＰＭＯＳトランジスタ（Ｍ５）のゲートは前記制御信号（ｃｔｌ）によって制御されることを特徴とする、ＲＦＩＤ回路（１）。
【請求項１５】
請求項６によるＲＦＩＤ回路（１）であって、前記第３および第４のローパスフィルタ（２７、２８）の前記第２のレジスタ（Ｒ２）の抵抗は、前記第１および第２のローパスフィルタ（２５、２６）の前記第１のレジスタ（Ｒ１）の抵抗より大きく、前記第１および第２のローパスフィルタ（２５、２６）の前記第１のコンデンサ（Ｃ１）の静電容量は、前記第３および第４のローパスフィルタ（２７、２８）の前記第２のコンデンサ（Ｃ２）の前記静電容量より大きいことを特徴とする、ＲＦＩＤ回路（１）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、管理ユニットにリンクされ、不正開封防止ループを備えるデュアル通信周波数ＲＦＩＤ（無線通信自動認識システム）回路に関する。不正防止ループを管理するユニットは、ＲＦＩＤ回路の論理ユニットまたはプロセッサにリンクされ、制御される。
【背景技術】
【０００２】
特に、起こり得る偽造品に関して製品の信頼性を監視するために、電子回路に不正開封防止検出部分を備えることは既知である。この検出部分は、一般に、トランスポンダとして機能するＣＭＯＳタイプの集積回路に内蔵されてもよい。認証される製品上に配置される不正防止ループは、検出部分に接続する電子回路の端子または接続パッドにリンクする。検出部分は、２つの接続端子間の短絡の存在、または欠如を監視する。つまり、不正防止ループが損傷しているか、または損傷していないかを監視する。
【０００３】
ワインのボトルのような製品の場合は、不正防止ループは、たとえばコルク栓と一体化されてもよく、コルク栓抜きが差し込まれると損傷してもよい。このように、検出部分によって、ループが損傷しているか、または損傷していないかを監視することができる。その結果として、トランスポンダであってもよい電子回路を偽造品で再利用することが不可能となり、使用者はその製品が真正品であると確信することができる。また、トランスポンダを介して、ボトルの開口前後、つまり、ループまたは短絡の破壊後に通信可能でなくてはならない。したがって、無線信号のトランスポンダへの通信、またはトランスポンダからＲＦＩＤリーダまでの通信が妨害されるため、トランスポンダのアンテナを不正防止ループとして用いることはできない。
【０００４】
特許文献１では、図１を参照すると、不正防止ループ１０１などのセキュリティセンサを備える受動型のＲＦＩＤトランスポンダ１００が記載される。トランスポンダは、アンテナ２１０を介してＲＦＩＤリーダ２００と通信できるように、少なくとも１つのアンテナ１１０を備える。ＲＦＩＤトランスポンダ１００は、不正防止ループ１０１に接続するための個別端子を備える。トランスポンダ１００はまた、アンテナ１１０にリンクされ、電源回路１０５に電力を供給する、高周波信号送受信ユニット１０２も備える。論理ユニット１０３はメモリを備え、メモリ内には、送信される識別コードが記憶される。メモリは、不正防止ループの状態を検出するための回路１０４にリンクする。
【０００５】
特許文献１には、様々なＲＦ電磁場で動作しなくてはならないトランスポンダ用に、このような不正防止ループを用いることに関しては何も記載はない。様々な搬送周波数で信号を送受信可能なトランスポンダ用にこのようなループを設計するという記載はなく、これが欠点である。
【０００６】
特許文献２では、図２を参照すると、不正防止ループ１０１を備える受動型のＲＦＩＤトランスポンダ１００が記載される。トランスポンダ１００は、高周波信号受信器１０２および送信器１０９を備える。トランスポンダ１００はまた、不正防止ループの状態を含む様々なデータを記憶するための非揮発性メモリ１０６と、ループを管理するためのユニット１０８にリンクする状態検出回路１０７とを備える。
【０００７】
この不正防止ループ１０１では、３つの接続端子が必要になる。そのうち、１つの端子はアース端子にリンクし、１つの端子は管理ユニット１０８にリンクし、１つの端子は、レジスタＲ１によって電流源Ｉｐｏｌにリンクする。もう１つのレジスタＲ２は、接地する端子と管理ユニット１０８にリンクする端子との間に配置される。前述の文献と同様に、様々な搬送周波数で信号を送受信するためのトランスポンダ用の不正防止ループを設計することは記載されておらず、これが欠点となる。
【０００８】
図３は、トランスポンダの集積回路の２つの接続端子Ｔａｍｐｅｒ＿ｉｎおよびＴａｍｐｅｒ＿ｏｕｔに接続する、不正防止ループ１０１の動作の原理の概要を示す。論理入力信号Ｔａｍｐｅｒ＿ｅｎは、不正防止ループ１０１の状態を管理するユニットの使用を制御する。本入力信号Ｔａｍｐｅｒ＿ｅｎによって、第１のスイッチＳ１の閉鎖を制御することができる。第１のスイッチＳ１は、電源電圧Ｖｓｕｐにリンクする電流源ｌ１と、ループの第１の接続端子Ｔａｍｐｅｒ＿ｉｎとの間にリンクする。入力信号Ｔａｍｐｅｒ＿ｅｎによって、また、第２のスイッチＳ２の閉鎖を制御することができる。第２のスイッチＳ２は、ループの第２の接続端子Ｔａｍｐｅｒ＿ｏｕｔと、接地する電流源ｌ２との間に配置される。
【０００９】
電流源ｌ１からの電流値は、電流源ｌ２からの電流値よりも、たとえば１０倍大きい。インバータ１２０もまた、不正防止ループ１０１の状態を示す出力信号Ｓｈｏｒｔを供給するための第２の接続端子Ｔａｍｐｅｒ＿ｏｕｔに接続することによって提供されてもよい。２つのスイッチＳ１およびＳ２が閉鎖されるとき、インバータ１２０の出力信号の状態は、不正防止ループが損傷していないことを示す低い状態であり、ループが損傷している場合は高い状態となる。
【００１０】
先行技術文献において、不正防止ループを備えるトランスポンダからのデータを通信するために２つの異なる周波数範囲を用いることを記載しているものはない。これらの周波数帯域は、たとえば、ＮＦＣ近距離無線通信では１３．５６ＭＨｚのＨＦ帯域であり、長距離通信では９１５ＭＨｚのＵＨＦ帯域である。不正防止ループは任意の形態であってもよく、騒々しい電磁環境において無線アンテナとして機能してもよい。その結果として、不正防止ループの状態の適切な判断を得るために、電磁両立性（ＥＭＣ）回路を実装する必要がある。
【００１１】
トランスポンダは、一般に、低出力で動作し、その出力は通信に用いる電磁場によって制限される。このような条件下では、回路の不正開封防止機能は、不正防止ループの状態を判断するために十分な短い測定時間を有しながら、ほとんど電流を消費しないことが不可欠でなければならない。また、回路の不正開封防止機能は、不正防止ループがないとき、または損傷しているときに、不正防止ループの端子に接続する外部アセンブリの寄生コンデンサによって、干渉されてはならない。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許出願第２００６／０２１４７８９号明細書
【特許文献２】米国特許第９，０８２，０５７号明細書
【発明の概要】
【００１３】
したがって、本発明の目的は、管理ユニットにリンクする不正防止ループを備えるデュアル通信周波数ＲＦＩＤ回路を提供することによって、前述の従来技術の欠点を軽減することである。
【００１４】
そのために、本発明は、管理ユニットにリンクする不正防止ループを備えるデュアル通信周波数ＲＦＩＤ回路に関する。ＲＦＩＤ回路は、独立請求項１で定義する特徴を備える。
【００１５】
ＲＦＩＤ回路の具体的な実施形態は、従属請求項２から１５で定義する。
【００１６】
不正防止ループを備えるＲＦＩＤ回路の１つの有利点は、ＲＦＩＤ回路の不正防止ループの状態を管理するためのユニットが、不正防止ループおよび不正防止ループの接続端子に接続する寄生コンデンサから形成される共振回路を考慮しながら、２つの通信周波数でのいずれかの通信によって妨害されないように設計されることである。
【００１７】
有利には、ＲＦＩＤ回路は、干渉をフィルタして除去するように、不正防止ループの接続端子それぞれにリンクする少なくとも１つのローパスフィルタを備える。各フィルタは、少なくとも１つの第１の周波数および／または第１の周波数とは異なる少なくとも１つの第２の周波数での通信から干渉をフィルタして除去するように設計される。各ローパスフィルタは、ループおよび入力での寄生コンデンサから形成される共振回路の品質係数Ｑを低減するために対称性を保証するように同一であってもよい。その結果として、１つの接続端子の任意の誘導電圧は、別の接続端子の逆電圧によって自動的に補償される。
【００１８】
有利には、ＲＦＩＤ回路の不正防止ループの状態を管理するためのユニットは、不正防止ループの各接続端子にリンクする少なくとも１つの第１のローパスフィルタと、それに続いて、干渉すべてをフィルタして除去する第２のローパスフィルタを備える。各第１のローパスフィルタおよび後続する各第２のローパスフィルタは、第１の周波数および第１の周波数とは異なる第２の周波数での通信から干渉をフィルタして除去するように設計される。好ましくは、第１の周波数は約１３．５６ＭＨｚの周波数であり、第２の周波数は約９１５ＭＨｚの周波数である。
【００１９】
不正防止ループを備えるデュアル通信周波数ＲＦＩＤ回路の目的、有利点および特徴は、図によって例示する少なくとも１つの非限定的な実施形態に基づく以下の説明によって、より明らかになるであろう。
【図面の簡単な説明】
【００２０】
【図１】前述した従来技術による不正防止ループを備えるＲＦＩＤ電子回路の第１の実施形態を概略的に示す。
【図２】前述した従来技術による不正防止ループを備えるＲＦＩＤ電子回路の第２の実施形態を概略的に示す。
【図３】前述した従来技術による不正防止ループを備えるＲＦＩＤ電子回路の状態を管理するためのユニットの概要を概略的に示す。
【図４】本発明による不正防止ループを備えるデュアル通信周波数ＲＦＩＤ回路の実施形態を概略的に示す。
【図５】本発明によるデュアル通信周波数ＲＦＩＤ回路の不正防止ループの状態を管理するためのユニットの様々な構成要素を示す。
【発明を実施するための形態】
【００２１】
以下の記載では、本技術分野の当業者にとって既知である、デュアル通信周波数ＲＦＩＤ回路のすべての電子構成要素は、簡潔な様式でのみ言及する。ＲＦＩＤ回路の不正防止ループの状態を管理するためのユニットに焦点を当てて、以下説明する。
【００２２】
図４は、本発明による不正防止ループを備えるデュアル通信周波数ＲＦＩＤ回路の実施形態を示す。ＲＦＩＤ回路は、好ましくはトランスポンダ１であり、ＲＦＩＤリーダなどのＲＦＩＤインテロゲータと通信可能なように設計される。第１の通信周波数は、第２の通信周波数より低くてもよい。
【００２３】
トランスポンダ１は、第１の周波数で動作するように設計される第１のアンテナ２を備える。第１の周波数は、３ＭＨｚと３０ＭＨｚとの間の第１の高周波であってもよく、好ましくはＮＦＣ近距離無線通信を確立するために約１３．５６ＭＨｚの高周波であってもよい。この第１のアンテナ２は、第１の通信プロトコルにしたがって、通信信号を送受信してもよい。第１のアンテナ２は、第１の変調装置／復調装置５にリンクする。第１の変調装置／復調装置５は送信すべきデータを変調し、または受信すべきデータを復調する。第１の変調装置／復調装置５は論理ユニット７に接続する。論理ユニット７は、受信した復調データまたは送信すべきデータを処理する。論理ユニット７は、第１のＨＦ制御ユニット８と、第２のＵＨＦ制御ユニット９とを備える。第１のＨＦ制御ユニット８は第１の通信プロトコルにしたがってデータを処理するように設計される。一方、第２のＵＨＦ制御ユニット９は第２の通信プロトコルにしたがってデータを処理するように設計される。
【００２４】
トランスポンダ１は、第２の周波数で動作するように設計される第２のアンテナ４も備える。第２の周波数は、長距離通信を確立するために、３００ＭＨｚと３ＧＨｚとの間、好ましくは約９１５ＭＨｚの超高周波ＵＨＦであってもよい。第２のアンテナ４は、第２の通信プロトコルにしたがって通信信号を送受信してもよい。この第２の通信プロトコルは、たとえば、ＥＰＣクラス１ジェネレーション２（Ｇｅｎ２）プロトコルであってもよい。第２のアンテナ４は第２の変調装置／復調装置６にリンクする。第２の変調装置／復調装置６は論理ユニット７にリンクする。この第２のプロトコルにしたがって送受信した信号は、このように第２のＵＨＦ制御ユニット９によって処理される。
【００２５】
第１のＨＦ制御ユニット８は、第１の非揮発性メモリ１０（ＮＶＭ＿ＨＦ）に接続する一方、第２のＵＨＦ制御ユニット９は第２の非揮発性メモリ１１（ＮＶＭ＿ＵＨＦ）に接続する。メモリバス１２は、２つの非揮発性メモリを接続するために備えられてもよい。電源３もまた、ＲＦＩＤ回路（トランスポンダ）に設けられ、電源電圧ＶｓｕｐをＲＦＩＤ回路の様々な電子構成要素に供給する。このトランスポンダは、したがって、受動型であってもよく、第１のアンテナ２または第２のアンテナ４から受信した高周波信号を整流することによって供給される電力を供給する。またはトランスポンダは、ＲＦＩＤ回路固有の電源を持つ能動型であってもよい。
【００２６】
ＲＦＩＤ回路１はまた、不正防止ループ２１の状態を管理するためのユニット２０を備える。不正防止ループ２１は、一般に、ＲＦＩＤ集積回路の２つの端子、接点または接続パッドに接続し、それによって、論理ユニット７に接続する管理ユニット２０の管理構成要素にリンクする。以下説明するように、管理ユニット２０は、ループが無傷、または損傷していることもある不正防止ループ２１の状態を判断する。ループの状態は、第１のＨＦ制御ユニット８または第２のＵＨＦ制御ユニット９に通信されてもよく、それによって、第１のプロトコルまたは第２のプロトコルにしたがってこの情報を送信する。ループの状態はまた、たとえば第２の非揮発性メモリ１１（ＮＶＭ＿ＵＨＦ）など、非揮発性メモリのうちの１つに記憶されてもよい。
【００２７】
図５は、デュアル通信周波数ＲＦＩＤ回路の不正防止ループ２１の状態を管理するための、ユニット２０の様々な構成要素を示す。不正防止ループ２１は、２つの端子または接続パッドＴａｍｐｅｒ＿ｉｎおよびＴａｍｐｅｒ＿ｏｕｔに接続する一方、品質係数Ｑを有する共振回路を画定する寄生コンデンサＣｐに関連する。以下詳しく説明するように、論理入力信号Ｔａｍｐｅｒ＿ｅｎは、管理ユニット２０の使用を制御するように論理ユニットから供給され、出力信号Ｓｈｏｒｔは、不正防止ループ２１の状態を示すために供給される。入力コネクタｉｎはまた、ＲＦＩＤ回路で利用可能な小参照電流を確立するために提供される。管理ユニット２０は電源電圧Ｖｓｕｐと地面との間に接続される。
【００２８】
第１の接続端子Ｔａｍｐｅｒ＿ｉｎから開始して、管理ユニット２０は少なくとも１つの第１のローパスフィルタ２５を備える。第１のローパスフィルタ２５は、第１の接続端子Ｔａｍｐｅｒ＿ｉｎにリンクする第１のレジスタＲ１と、接地する第１のコンデンサＣ１とから形成される。第２の接続端子Ｔａｍｐｅｒ＿ｏｕｔから開始して、管理ユニット２０は、少なくとも１つの第２のローパスフィルタ２６を備える。第２のローパスフィルタ２６は、第２の接続端子Ｔａｍｐｅｒ＿ｏｕｔにリンクする第１のレジスタＲ１と、接地する第１のコンデンサＣ１とから形成される。好ましくは、第１の接続端子にリンクする第１のローパスフィルタ２５は、第２の接続端子にリンクする第２のローパスフィルタ２６と同一である。接続端子にリンクするこれらのローパスフィルタによって、電磁両立性およびデータを処理するためのフィルタ除去を保証することができる。
【００２９】
ローパスフィルタの別の対もまた、第１のローパスフィルタ２５および第２のローパスフィルタ２６の後に接続される。したがって、第３のローパスフィルタ２７（Ｒ２、Ｃ２）は第１のローパスフィルタ２５にリンクし、第４のローパスフィルタ２８（Ｒ２、Ｃ２）は第２のローパスフィルタ２６にリンクする。第３のローパスフィルタ２７の第２のレジスタＲ２は、第１のローパスフィルタ２５の第１のレジスタＲ１と第１のコンデンサＣ１の接続ノードにリンクする。一方、第２のコンデンサＣ２は接地する。第４のローパスフィルタ２８の第２のレジスタＲ２は、第２のローパスフィルタ２６の第１のレジスタＲ１と第１のコンデンサＣ１の接続ノードにリンクする。一方、第２のコンデンサＣ２は接地する。第３のローパスフィルタ２７は好ましくは、第４のローパスフィルタ２８と同一であり、それによって、管理ユニットの対称性を保証する。
【００３０】
ローパスフィルタのコンデンサＣ１、Ｃ２のすべても、接地するよりも、電源電圧端子Ｖｓｕｐにリンクすることに留意されたい。
【００３１】
第３のローパスフィルタ２７の第２のレジスタＲ２と第２のコンデンサＣ２の接続ノードは第１のインバータ２２にリンクする。第１のインバータ２２は、論理ユニットの不正防止ループの状態を示す出力信号Ｓｈｏｒｔを供給する。第４のローパスフィルタ２８の第２のレジスタＲ２と第２のコンデンサＣ２の接続ノードは、ＭＯＳトランジスタＭ１と直列にリンクする。ＭＯＳトランジスタＭ１は、好ましくは、第１のＮＭＯＳトランジスタであり、その電源は接地し、トランジスタは論理ユニットから供給される論理入力信号Ｔａｍｐｅｒ＿ｅｎに直接依存する起動信号ｓによって、そのゲートで制御される。論理入力信号は、第２のインバータ２３に供給されるすべての信号の最初のものであり、次に第３のインバータ２４に供給され、それによって、起動信号を供給する。第２のインバータ２３は、逆起動信号ｓｂを供給する。第２のＭＯＳトランジスタＭ２は、電源電圧端子Ｖｓｕｐと、第３のローパスフィルタの第２のレジスタＲ２と第２のコンデンサＣ２の接続ノードとの間にリンクする。この第２のトランジスタＭ２は、好ましくは、ゲート上で起動信号ｓによって制御されるＰＭＯＳトランジスタである。
【００３２】
第３のＭＯＳトランジスタＭ３は第４のＭＯＳトランジスタＭ４と直列で提供され、電源電圧端子Ｖｓｕｐと、第３のローパスフィルタ２７の第２のレジスタＲ２と第２のコンデンサＣ２の接続ノードとの間に配置される。これらの第３および第４のＭＯＳトランジスタＭ３、Ｍ４は、好ましくは、ＰＭＯＳトランジスタである。第３のトランジスタＭ３のゲートは逆起動信号ｓｂによって制御される一方、第４のトランジスタＭ４のゲートは制御信号ｃｔｌによって制御される。第３のトランジスタＭ３および第４のトランジスタＭ４のアセンブリは、２つのトランジスタがオン状態のとき電流源を形成し、それによって、ローパスフィルタ、不正防止ループ２１が無傷のときに不正防止ループ２１およびオン状態の第１のトランジスタＭ１を通じて電流が流れる。第１のトランジスタＭ１もスイッチである。
【００３３】
この制御信号ｃｔｌを供給するために、供給端子Ｖｓｕｐと参照電流端子ｉｎとの間に、第６のＭＯＳトランジスタＭ６および第７のＭＯＳトランジスタＭ７が直列で提供される。第６のＭＯＳトランジスタＭ６および第７のＭＯＳトランジスタＭ７も、好ましくはＰＭＯＳトランジスタである。第８のＭＯＳトランジスタＭ８は、好ましくはＰＭＯＳトランジスタであり、第６および第７のＰＭＯＳトランジスタＭ６、Ｍ７と並列に接続される一方、供給端子Ｖｓｕｐと、参照電流端子ｉｎとの間にリンクする。第８のＰＭＯＳトランジスタＭ８のゲートは、第６および第７のＰＭＯＳトランジスタＭ６、Ｍ７の接続ノードにリンクする。これらの接続ノードは制御信号ｃｔｌを供給する。第６のＰＭＯＳトランジスタＭ６のゲートは起動信号ｓによって制御される一方、第７のＰＭＯＳトランジスタＭ７のゲートは逆起動信号ｓｂによって制御される。
【００３４】
第５のＭＯＳトランジスタＭ５も第１のインバータ２２を起動するために提供される。この第５のトランジスタＭ５は、第１のインバータ２２の電源と、供給端子Ｖｓｕｐとの間にリンクするＰＭＯＳトランジスタであってもよい。第５のトランジスタＭ５のゲートは制御信号ｃｔｌによって制御される。この第５のトランジスタＭ５は、第３および第４のトランジスタＭ３、Ｍ４がオン状態のとき、一般にオン状態である。ただし、第１のインバータ２２を常に起動させ、直接電源電圧Ｖｓｕｐに供給させるように考案されてもよい。
【００３５】
最初は、論理入力信号Ｔａｍｐｅｒ＿ｅｎは０に設定される。つまり、第１のトランジスタＭ１はＯＦＦであり、第２のトランジスタＭ２はＯＮとなる。その結果として、コンデンサＣ１、Ｃ２のすべては不正防止ループ２１を介して予備充電される。次に、評価期間中、論理入力信号Ｔａｍｐｅｒ＿ｅｎは１に設定される。これによって、正電源Ｖｓｕｐ側では、Ｍ２はＯＦＦになり、第３および第４のＰＭＯＳトランジスタＭ３、Ｍ４と交代し、逆起動信号ｓｂおよび制御信号ｃｔｌによって起動される。
【００３６】
不正防止ループ２１は、電磁場がＲＦＩＤ回路、つまりトランスポンダと通信するために用いられるため、騒々しい電磁環境で動作する必要がある。その結果として、不正防止ループ２１があるとき、短絡として機能しなくてはならず、不正防止ループ２１が開いているとき、または損傷しているときは、誘導特性にもかかわらず、開回路として機能しなくてはならない。
【００３７】
不正防止ループ２１は、ここでは共振回路の一部であり、寄生コンデンサＣｐも含む。ループは電磁場を受信し、電圧に関して電磁場を修正する。電磁場の電圧は共振回路の品質係数Ｑによって増幅される。電磁場によって生成される誘導電圧の不要な効果を制限するために、管理ユニット２０は、共振回路の品質係数Ｑを低減するように設計される。これによって、不要なエネルギの蓄積を予防する。接続端子にリンクする回路は、したがって、本品質係数Ｑを低減するように対称となる必要がある。その結果として、１つの接続端子上の任意の誘導電圧はもう１つの接続端子の逆電圧によって自動的に補償され、その結果として、地面は注入電荷によって影響を受けない。
【００３８】
以下、不正防止ループを管理するためのユニットの構成要素の代表的な寸法を示す。管理ユニットのための構成要素選択を決定する方程式を以下のように規定する。
【００３９】
Ｒｃ＝２・（Ｌ／Ｃ）1/2    （式１）
【００４０】
式中、ＲｃはＬＣ共振回路の臨界抵抗値である。
【００４１】
Ｆ＝１／（２・π・（Ｌ・Ｃ）1/2    （式２）
【００４２】
式中、ＦはＬＣ共振回路の共振周波数である。
【００４３】
Ｅｉ＝Ｋ・Ｌ・２・π・Ｆ・Ｉ    （式３）
【００４４】
式中、Ｅｉは類似するループ（Ｌ）によって生成される誘導電圧であり、結合係数Ｋを有し、周波数Ｆで電流Ｉを引く。
【００４５】
Ｌ＝μ0・（π／２）・Ｒ    （式４）
【００４６】
式中、Ｒはループの半径であり、μ0は４・π・１０-7の値を有する普遍定数である。
【００４７】
不正防止ループ２１にリンクする管理ユニット２０の品質係数Ｑを画定するために、以下の事実を考慮することが必要である。
【００４８】
ループは一般に短い線の形状であるが、本事例では半径２ｃｍの円形のループであり、以下のように４０ｎＨのインダクタンスとなると推定される。
【００４９】
Ｌ＝μ0・（π／２）・Ｒ＝４・π・１０-7・（π／２）・２・１０-2＝約４０ｎＨ    （式５）
【００５０】
第１および第２のローパスフィルタの第１の内部コンデンサＣ１は、トランスポンダ内の空間を節約するために過度に大きくてはならない。その結果として、使用するＵＨＦ帯域９１５ＭＨｚよりわずかに低い共振周波数を有することが有利であると分かっている。妥協点としては、４８４ＭＨｚを管理ユニットの回路を設計するための共振周波数として用いることであり、以下のように２．７ｐＦの許容静電容量となる。
【００５１】
Ｃ＝１／（Ｌ・（２・π・Ｆ）2）＝約２．７０ｐＦ    （式６）
【００５２】
静電容量Ｃは、直列の２つのコンデンサＣ１値を合わせた値を表し、Ｃ１は以下のように算出されてもよい。
【００５３】
Ｃ１＝２・Ｃ＝２・２．７０ｐＦ＝５．４ｐＦ    （式７）
【００５４】
管理ユニットの回路の第２の構成要素は電力を引くレジスタの値であり、以下のように算出されてもよい。
【００５５】
Ｒｃ＝２・（Ｌ／Ｃ）1/2＝２・（４０ｎＨ／２．７０ｐＦ）1/2＝約２４０Ｏｈｍｓ    （式８）
【００５６】
抵抗Ｒｃは、第１および第２のローパスフィルタの直列の２つの第１のレジスタＲ１の値を合わせた値を示し、Ｒ１は以下のように算出されてもよい。
【００５７】
Ｒ１＝Ｒｃ／２＝１２０Ｏｈｍｓ    （式９）
【００５８】
その結果として、第１および第２のローパスフィルタの構成要素Ｒ１およびＣ１の値が得られる。
【００５９】
第１および第２のローパスフィルタが以下の遮断周波数Ｆｃを有することに留意されたい。
【００６０】
Ｆｃ＝１／（２・π・Ｒ１・Ｃ１）＝２４６ＭＨｚ    （式１０）
【００６１】
反対に、これらの第１および第２のローパスフィルタは、トランスポンダで使用する１３．５６ＭＨｚのチャネルの障害に対して無効であることに留意されたい。
【００６２】
１３．５６ＭＨｚ帯域の第２の通信チャネルは、管理ユニット２０の回路と関連する不正防止ループ２１の共振周波数からは程遠い。その結果として、以下のように０．１の結合係数Ｋおよび１Ａの誘導電流（参照ユニット）を考慮して、誘導電圧を算出することができる。
【００６３】
Ｅｉ＝Ｋ・Ｌ・２・π・Ｆ・Ｉ＝３４０ｍＶ    （式１１）
【００６４】
この算出された電圧は、Ｍ１、Ｍ２またはＭ３などのＭＯＳトランジスタのドレーンに直接適用するには微妙に大きいと評価されるため、第３および第４のローパスフィルタＲ２、Ｃ２が追加された。
【００６５】
これらのローパスフィルタの構成要素Ｒ２およびＣ２を容易に算出し、単純な機能を研究するため、２，３点を考慮する必要がある。
【００６６】
第３および第４のローパスフィルタの遮断周波数Ｆ２は、１３．５６ＭＨｚ通信帯域よりも約１０低くなければならない。一般に、３０だけ低くする。
【００６７】
第２の抵抗Ｒ２は、第１の抵抗Ｒ１よりもかなり大きくなくてはならない一方、第１のコンデンサＣ１は第２のコンデンサＣ２よりもかなり大きくなくてはならず、それによって最小の構成要素を無視することができる。
【００６８】
第２の抵抗Ｒ２は、ループが存在するとき過度に高くてはならず、それによって低電圧降下Ｖｄを有する。このレジスタを通る４０ｎＡの保持電流Ｉｍがあるためである。その結果として、Ｖｄは２０から３０ｍＶにとどまらなければならない。不正防止ループ２１が存在するとき、レジスタＲ１、Ｒ２にまたがるこの電圧降下は、原則として、第１のインバータ２２の切り替え閾値より低く、たとえばＶｓｕｐ／２より低いため、第１のインバータ２２の出力で１の出力信号を有する。
【００６９】
アセンブリコンデンサを第１のコンデンサＣ１と同じ範囲に追加する選択肢を残すために、第１のコンデンサＣ１の予備充電または放電の固有の時定数は、約１から２μｓでなければならず、予備充電または放電時間は、最大でも１００μｓの期間を有することができる。
【００７０】
その結果として、これらのすべての考えを考慮すると、妥協点は以下の値を用いることであることが分かる。
【００７１】
Ｒ２＝２００ｋＯｈｍｓおよびＣ２＝０．５ｐＦ    （式１２）
【００７２】
その結果、以下のようになる。
【００７３】
Ｆ２＝１／（２・π・Ｒ２・Ｃ２）＝１．５９ＭＨｚ（約３オクターブ低い）    （式１３）
Ｒ２＞＞Ｒ１（２００ｋＯｈｍｓ＞＞１２０Ｏｈｍｓ）    （式１４）および
Ｃ１＞＞Ｃ２（５．４ｐＦ＞＞０．５ｐＦ）    （式１５）
【００７４】
電圧降下に関しては、以下のようになる。
【００７５】
Ｖｄ＝２・Ｒ１・Ｉｍ＝１６ｍＶ    （式１６）
【００７６】
予備充電または放電時定数は以下の通りである。
【００７７】
Τ＝Ｒ２・２・Ｃ１＝２．２μｓ    （式１７）
【００７８】
ローパスフィルタ２５、２６、２７、２８を備える管理ユニット２０の回路によって、隣接する電磁場の誘導効果を除去することができ、それによって不正防止ループがあるとき、不正防止ループは検出可能な短絡と考えることができる。
【００７９】
第１および第２のローパスフィルタの第１のコンデンサＣ１は、アセンブリ寄生コンデンサＣｐのみが残るとき、電荷の共有が起こるため、不正防止ループの破損または不在を検出し、それによって誤った診断を回避する特性を有する。
【００８０】
管理ユニット２０の能動部分の機能を説明するために、第１の事例および第２の事例を考慮する。第１の事例では、不正防止ループ２１はその状態の評価開始前に存在し、第２の事例では、不正防止ループ２１は妨害されているか、または損傷しているか、または最初から接続されていない。
【００８１】
前述の第１の事例では、電流ｉｎは依然として利用可能であるものの、電流ミラーはＯＦＦ状態である。ノードＴａｍｐｅｒ＿ｉｎおよびＴａｍｐｅｒ＿ｏｕｔは予備充電されており、第１のインバータ２２のＮＭＯＳトランジスタは電流に関して制御されていないため、出力信号Ｓｈｏｒｔは０に設定される。
【００８２】
前述したように、評価期間中に、制御信号Ｔａｍｐｅｒ＿ｅｎは１に設定される。正電源Ｖｓｕｐ側では、制御信号Ｔａｍｐｅｒ＿ｅｎは第２のトランジスタＭ２につながる。第２のトランジスタＭ２は、ＯＦＦになっていて、第３および第４のトランジスタＭ３、Ｍ４の対と交代される。これによって、非常に小さな、たとえば約４０ｎＡの電流が起こり、不正防止ループが不在な事例の電圧レベルを保持する。第５のトランジスタＭ５も、電流ミラーが活動中に４０ｎＡを起こすことができる。接地側では、第１のトランジスタＭ１はＯＮになり、これによってすべてのコンデンサの放電が不正防止ループの両側で起こる。その結果として、第１のインバータ２２の入力は、第１のインバータ２２の切り替え閾値より低いレベル０である。これは、Ｔａｍｐｅｒ＿ｉｎとＴａｍｐｅｒ＿ｏｕｔとの間に短絡があることを示す。
【００８３】
８０ｎＡまでに限定される非常に小さな直流がこの機能が正しく動作するために必要であることに留意されたい。電流ミラーの電圧を制御するために、４０ｎＡの電流が第８のトランジスタＭ８を流れ、電圧レベルを維持する目的で、４０ｎＡが第３および第４のトランジスタＭ３、Ｍ４の対を流れる。ただし、第１のトランジスタＭ１および関連するレジスタが大きいため、これは不可能となり、残りの消費は切り替え操作中に一時的なものであり、継続的なものではない。
【００８４】
前述の第２の事例では、論理入力信号Ｔａｍｐｅｒ＿ｅｎは０に設定される。これは、第１のトランジスタＭ１がＯＦＦであり、第２のトランジスタＭ２がＯＮであることを意味する。ただし、今回は、コンデンサは別に予備充電される。Ｔａｍｐｅｒ＿ｉｎ側のコンデンサＣ１およびＣ２は完全に予備充電される一方、Ｔａｍｐｅｒ＿ｏｕｔ側の寄生コンデンサＣｐおよびコンデンサＣ１およびＣ２は部分的に充電される。不正防止ループ２１がないとき、同等のコンデンサはＣ１およびＣ２の平行アセンブリと直列のＣｐである。
【００８５】
次に、評価期間中に、論理入力信号Ｔａｍｐｅｒ＿ｅｎは１に設定される。その結果、Ｔａｍｐｅｒ＿ｏｕｔ側のコンデンサＣ１およびＣ２の部分放電が起こる。寄生コンデンサＣｐは部分的にのみ充電されるだけであり、Ｔａｍｐｅｒ＿ｉｎ側のＣ１およびＣ２に保存される電荷の共有が起こるため、この放電はＴａｍｐｅｒ＿ｉｎ側にほとんど影響を与えない。ただし、共有電荷はＣｐの許容値を考慮すると、第１のインバータ２２の入力電圧を切り替え点以下に低減させるほど大きくないため、この効果によって有害な結果は何も起こらない。さらに、第３および第４のトランジスタＭ３、Ｍ４の対は、電圧レベルを回復するように動作している。その結果として、Ｔａｍｐｅｒ＿ｉｎのレベルは、第１のインバータ２２の入力で１に維持される。出力信号Ｓｈｏｒｔは、したがって、０でオフ状態に維持される。これは、開放不正防止ループに短絡がないことを意味する。
【００８６】
評価期間中に、直流消費は４０ｎＡまでに限定され、これは電流ミラーに到達する参照電流に対応する。これは、一度、第３および第４のトランジスタＭ３、Ｍ４の対が電圧レベルを回復すると、電流ミラーにはもはや電流が流れないためである。不正防止ループがないため、直流は第１のトランジスタＭ１には流れない。
【００８７】
不正防止ループ２１を管理するための本ユニット２０の別の利用法は、継続して不正防止ループの状態またはスイッチの状態を管理することである。希望通り長く継続してもよい評価期間中に、ループがあるか、またはスイッチが閉鎖されているとき、電流消費は８０ｎＡに制限される一方、信号Ｓｈｏｒｔは１に設定される。反対に、ループ２１が開放され、またはスイッチが開放されているとき、第３および第４のトランジスタＭ３、Ｍ４の対は、ノードＴａｍｐｅｒ＿ｉｎを充電し、出力信号Ｓｈｏｒｔを０に駆動する。
【００８８】
不正防止ループ２１の状態の評価または判定は、プログラムされた期間および論理ユニットからの要求に応じて、自動的に行われてもよい。原則として、不正防止ループの破損の検出後、この情報は自動的に非揮発性メモリの１つに保存され、それによって、ＨＦまたはＵＨＦ通信からの要求に応じて、この情報を送信することが考慮されてもよい。
【００８９】
ここまでの記述から、請求項が定義する発明の範囲から逸脱せずに、不正防止ループを備えるデュアル通信周波数ＲＦＩＤ回路の多くの変形が当業者には考案されてもよい。複数のローパスフィルタを不正防止ループの各接続端子から開始して、交互に接続してもよい。第３および第４のＭＯＳトランジスタを用いて形成される電流源は接地されてもよく、一方、スイッチとしての第１のトランジスタは電源電圧にリンクされてもよい。
【符号の説明】
【００９０】
１    デュアル通信周波数ＲＦＩＤ回路
２    第１のアンテナ
３    電源
４    第２のアンテナ
５    変調装置／復調装置
６    変調装置／復調装置
７    論理ユニット
８    ＨＦ論理
９    ＵＨＦ論理
１０    第１の非揮発性メモリ
１１    第２の非揮発性メモリ
１２    メモリバス
２０    不正防止ループ管理ユニット
２１    不正防止ループ
２２    第１のインバータ
２５    第１のローパスフィルタ
２６    第２のローパスフィルタ
２７    第３のローパスフィルタ
２８    第４のローパスフィルタ
１００    ＲＦトランスポンダ
１０１    セキュリティセンサ
１０３    ＩＤコード
１０４    状態
１０５    電源回路
２００    ＲＦＩＤリーダ
Ｃ１    第１のコンデンサ
Ｃ２    第２のコンデンサ
Ｒ１    第１のレジスタ
Ｒ２    第２のレジスタ
Ｍ１    ＮＭＯＳトランジスタ
Ｍ２    第２のＰＭＯＳトランジスタ
Ｍ３    第３のＭＯＳトランジスタ
Ｍ４    第４のＭＯＳトランジスタ
Ｍ５    第５のＰＭＯＳトランジスタ
Ｍ６    第６のＰＭＯＳトランジスタ
【図１】
2018106708.tif 000003
【図２】
2018106708.tif 000004
【図３】
2018106708.tif 000005
【図４】
2018106708.tif 000006
【図５】
2018106708.tif 000007