(57)【要約】【課題】化合物半導体からなる基板を用いた半導体装置において、チップ面積の増大を抑制することが可能な半導体装置を提供する。【解決手段】化合物半導体からなる基板の上に回路素子が形成されている。回路素子の上に、回路素子と少なくとも部分的に重なるようにボンディングパッドが配置されている。ボンディングパッドは、第１金属膜、及び第１金属膜の上に形成された第２金属膜を含む。第２金属膜の金属材料は第１金属膜の金属材料より硬い。【選択図】図１
2018186144.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体からなる基板の上に形成された回路素子と、
前記回路素子の上に、前記回路素子と少なくとも部分的に重なるように配置され、第１金属膜、及び前記第１金属膜の上に形成された第２金属膜を含み、前記第２金属膜の金属材料は前記第１金属膜の金属材料より硬いボンディングパッドと
を有する半導体装置。
【請求項２】
前記ボンディングパッドは、前記第２金属膜の上に形成された第３金属膜をさらに含み、前記第３金属膜は前記第１金属膜と同一の金属材料で形成されている請求項１に記載の半導体装置。
【請求項３】
前記第１金属膜及び前記第３金属膜がＡｕで形成されており、前記第２金属膜がＣｕ、Ｎｉ、及びＭｏからなる群より選択された少なくとも１つの金属材料からなる層を含む請求項２に記載の半導体装置。
【請求項４】
前記第２金属膜が、Ｃｕ、Ｎｉ、及びＭｏからなる群より選択された少なくとも２つの金属材料からなる２層を含む請求項３に記載の半導体装置。
【請求項５】
前記第１金属膜の上に、さらに保護膜を有し、
前記保護膜は、平面視において前記第１金属膜の内側に配置された開口を有し、
前記第２金属膜及び前記第３金属膜は、平面視において前記開口の内側に配置されている請求項２乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記開口の内側の前記第１金属膜の上面のうち前記第２金属膜で覆われていない領域、前記第２金属膜の側面、及び前記第３金属膜の側面と上面とを覆い、前記第１金属膜と同一の金属材料で形成された第４金属膜を、さらに有する請求項５に記載の半導体装置。
【請求項７】
前記基板の化合物半導体は閃亜鉛鉱型結晶構造を持ち、前記基板の上面は（１００）面からのオフ角が４°以下の面であり、
前記回路素子が、ヘテロバイポーラトランジスタ、電界効果トランジスタ、ダイオード、コンデンサ、及び抵抗素子からなる群より選択された１つの素子である請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項８】
前記回路素子が、前記基板からエピタキシャル成長した半導体層からなるメサ構造を含み、前記メサ構造の上面の平面形状が、［０１−１］方向に平行な辺と［０１１］方向に平行な辺とを含む長方形または正方形であり、［０１１］方向に平行な辺が［０１−１］方向に平行な辺より短い請求項７に記載の半導体装置。
【請求項９】
前記回路素子が、前記基板からエピタキシャル成長した半導体層からなるメサ構造を含み、前記メサ構造の上面の平面形状が、［００１］方向に平行な辺及び［０１０］方向に平行な辺を含む多角形である請求項７に記載の半導体装置。
【請求項１０】
前記メサ構造の上面の平面形状が、さらに、［０１−１］方向に平行な辺を含む平行六角形である請求項９に記載の半導体装置。
【請求項１１】
化合物半導体からなる基板の上に形成されたヘテロバイポーラトランジスタを含むパワーアンプ回路、前記ヘテロバイポーラトランジスタのエミッタ−コレクタ間に接続された保護回路、及び前記パワーアンプ回路の出力端子となるボンディングパッドを含み、前記パワーアンプ回路及び前記保護回路を構成する少なくとも１つの回路素子と前記ボンディングパッドとが部分的に重なるように配置され、前記ボンディングパッドは、第１金属膜と第２金属膜との少なくとも２層を含み、前記第２金属膜の金属材料は前記第１金属膜の金属材料より硬い半導体装置と、
前記半導体装置を実装するプリント配線基板と、
前記ボンディングパッドにボンディングされ、前記ボンディングパッドを前記プリント配線基板の配線に接続するボンディングワイヤと
を有するパワーアンプモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びパワーアンプモジュールに関する。
【背景技術】
【０００２】
下記の特許文献１及び特許文献２に、ヘテロバイポーラトランジスタ（ＨＢＴ）を用いた高周波アンプモジュール用の半導体装置が開示されている。この半導体装置に、ＨＢＴ保護用の保護回路が設けられている。保護回路は、静電気等の過剰電圧がＨＢＴに印加された場合に、ＨＢＴの破壊を防止する。保護回路は、複数のダイオードを直列に接続した回路構成を有し、ＨＢＴのコレクタとエミッタとの間に接続されている。
【０００３】
下記の特許文献３に、配線または能動素子の上に電極パッドが形成された半導体装置が開示されている。ボンディング時に配線または能動素子を保護するための突起電極が、電極パッド（ボンディングパッド）の表面上に形成されている。突起電極は、電極パッドの表面上のＡｌを、Ｎｉと置換反応が可能なＺｎに置換させた後、電極パッドの表面にＮｉＰを無電解めっきすることにより形成される。ＮｉＰの他に、無電解めっき可能なＣｕ系金属を用いてもよいことが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２３６２５９号公報
【特許文献２】国際公開第２００１／０１８８６５号
【特許文献３】特開２０００−１６４６２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１及び特許文献２に開示された半導体装置において、保護回路を構成する複数のダイオードを配置するための領域を半導体基板上に確保しなければならない。このため、チップ面積が大きくなってしまう。チップ面積の増大は、化合物半導体装置の低コスト化の実現を困難にする。
【０００６】
特許文献３に開示された半導体装置のように、配線または能動素子の上にボンディングパッドを配置することにより、チップ面積の増大を抑制することができる。シリコン系半導体プロセスでは、配線やボンディングパッドにＡｌが用いられるが、化合物半導体プロセスでは、通常、配線やボンディングパッドにＡｌは用いられない。このため、特許文献３に開示された技術をそのまま化合物半導体プロセスに適用することは困難である。
【０００７】
本発明の目的は、化合物半導体からなる基板を用いた半導体装置において、チップ面積の増大を抑制することが可能な半導体装置を提供することである。本発明の他の目的は、この半導体装置を用いたパワーアンプモジュールを提供することである。
【課題を解決するための手段】
【０００８】
本発明の第１の観点による半導体装置は、
化合物半導体からなる基板の上に形成された回路素子と、
前記回路素子の上に、前記回路素子と少なくとも部分的に重なるように配置され、第１金属膜、及び前記第１金属膜の上に形成された第２金属膜を含み、前記第２金属膜の金属材料は前記第１金属膜の金属材料より硬いボンディングパッドと
を有する。
【０００９】
回路素子とボンディングパッドとが部分的に重なって配置されるため、ボンディングパッドを配置するための専用の領域を確保する必要がない。これにより、チップ面積の増大を抑制することができる。第２金属膜が応力分散板として働くことにより、ボンディング時に回路素子に発生する応力を分散させ、回路素子の破損を抑制することができる。
【００１０】
本発明の第２の観点による半導体装置は、第１の観点による半導体装置の構成に加えて、
前記ボンディングパッドが、前記第２金属膜の上に形成された第３金属膜をさらに含み、前記第３金属膜は前記第１金属膜と同一の金属材料で形成されているという特徴を有する。
【００１１】
第３金属膜として、ボンディングワイヤとの接触抵抗が低い金属材料を用いることができる。第２金属膜にボンディングワイヤを直接ボンディングする場合に比べて、ボンディングパッドとボンディングワイヤとの接触抵抗を低下させることができる。
【００１２】
本発明の第３の観点による半導体装置は、第２の観点による半導体装置の構成に加えて、
前記第１金属膜及び前記第３金属膜がＡｕで形成されており、前記第２金属膜がＣｕ、Ｎｉ、及びＭｏからなる群より選択された少なくとも１つの金属材料からなる層を含むという特徴を有する。
【００１３】
化合物半導体基板の上に形成される複数の回路素子の接続用の配線として一般的に利用されているＡｕを用いることができる。Ｃｕ、Ｎｉ、及びＭｏはＡｕより硬いため、第２金属膜が応力分散板として機能する。
【００１４】
本発明の第４の観点による半導体装置は、第３の観点による半導体装置の構成に加えて、
前記第２金属膜が、Ｃｕ、Ｎｉ、及びＭｏからなる群より選択された少なくとも２つの金属材料からなる２層を含むという特徴を有する。
【００１５】
複数の金属材料を組み合わせることにより、第２金属膜の全体としても硬さ、電気抵抗率等の選択の自由度を高めることができる。
【００１６】
本発明の第５の観点による半導体装置は、第２から第４までの観点による半導体装置の構成に加えて、
前記第１金属膜の上に、さらに保護膜を有し、
前記保護膜は、平面視において前記第１金属膜の内側に配置された開口を有し、
前記第２金属膜及び前記第３金属膜は、平面視において前記開口の内側に配置されているという特徴を有する。
【００１７】
ボンディング時に第２金属膜及び第３金属膜に印加された荷重が保護膜に伝達されない。このため、ボンディング時に保護膜が損傷し難くなる。
【００１８】
本発明の第６の観点による半導体装置は、第５の観点による半導体装置の構成に加えて、
前記開口の内側の前記第１金属膜の上面のうち前記第２金属膜で覆われていない領域、前記第２金属膜の側面、及び前記第３金属膜の側面と上面とを覆い、前記第１金属膜と同一の金属材料で形成された第４金属膜を、さらに有する。
【００１９】
異種金属からなる第２金属膜と第３金属膜との接合界面が第４金属膜で覆われるため、異種金属接触腐食の発生を抑制することができる。
【００２０】
本発明の第７の観点による半導体装置は、第１から第４までの観点による半導体装置の構成に加えて、
前記基板の化合物半導体は閃亜鉛鉱型結晶構造を持ち、前記基板の上面は（１００）面からのオフ角が４°以下の面であり、
前記回路素子が、ヘテロバイポーラトランジスタ、電界効果トランジスタ、ダイオード、コンデンサ、及び抵抗素子からなる群より選択された１つの素子であるという特徴を有する。
【００２１】
閃亜鉛鉱型結晶構造を持つ化合物半導体基板の上に形成したヘテロバイポーラトランジスタ、電界効果トランジスタ、ダイオード、コンデンサ、及び抵抗素子等の回路素子をボンディングパッドと重ねて配置する構成において、これらの回路素子の損傷を抑制することができる。
【００２２】
本発明の第８の観点による半導体装置は、第７の観点による半導体装置の構成に加えて、
前記回路素子が、前記基板からエピタキシャル成長した半導体層からなるメサ構造を含み、前記メサ構造の上面の平面形状が、［０１−１］方向に平行な辺と［０１１］方向に平行な辺とを含む長方形または正方形であり、［０１１］方向に平行な辺が［０１−１］方向に平行な辺より短いという特徴を有する。
【００２３】
［０１−１］方向に平行な辺と［０１１］方向に平行な辺とを含む長方形または正方形のエッチングマスクを用いて半導体層をウェットエッチングにより異方性エッチングすると、［０１１］方向に平行な辺からサイドエッチングが進み、庇状の部分が形成される。ここで、「異方性エッチング」とは、結晶面によるエッチング速度の違いを利用したエッチングを意味する。この庇状の部分は、ボンディング時に発生する応力によって破損しやすい。［０１１］方向に平行な辺が［０１−１］方向に平行な辺より短いため、庇状の部分が形成される領域が狭くなる。このため、ボンディング時の破損を抑制することができる。
【００２４】
本発明の第９の観点による半導体装置は、第７の観点による半導体装置の構成に加えて、
前記回路素子が、前記基板からエピタキシャル成長した半導体層からなるメサ構造を含み、前記メサ構造の上面の平面形状が、［００１］方向に平行な辺及び［０１０］方向に平行な辺を含む多角形であるという特徴を有する。
【００２５】
［００１］方向に平行な辺と［０１０］方向に平行な辺とを含む多角形のエッチングマスクを用いて半導体層をウェットエッチングにより異方性エッチングすると、これらの辺に対応してほぼ垂直に切り立った側面が形成される。庇状の部分が形成されないため、ボンディング時の破損を抑制することができる。
【００２６】
本発明の第１０の観点による半導体装置は、第９の観点による半導体装置の構成に加えて、
前記メサ構造の上面の平面形状が、さらに、［０１−１］方向に平行な辺を含む平行六角形であるという特徴を有する。
【００２７】
［０１−１］方向に平行な辺に対応する側面は緩やかに傾斜する。庇状の部分が形成されないため、ボンディング時の破損を抑制することができる。
【００２８】
本発明の第１１の観点によるパワーアンプモジュールは、
化合物半導体からなる基板の上に形成されたヘテロバイポーラトランジスタを含むパワーアンプ回路、前記ヘテロバイポーラトランジスタのエミッタ−コレクタ間に接続された保護回路、及び前記パワーアンプ回路の出力端子となるボンディングパッドを含み、前記パワーアンプ回路及び前記保護回路を構成する少なくとも１つの回路素子と前記ボンディングパッドとが部分的に重なるように配置され、前記ボンディングパッドは、第１金属膜と第２金属膜との少なくとも２層を含み、前記第２金属膜の金属材料は前記第１金属膜の金属材料より硬い半導体装置と、
前記半導体装置を実装するプリント配線基板と、
前記ボンディングパッドにボンディングされ、前記ボンディングパッドを前記プリント配線基板の配線に接続するボンディングワイヤと
を有する。
【００２９】
少なくとも１つの回路素子とボンディングパッドとが部分的に重なって配置されるため、ボンディングパッドを配置するための専用の領域を確保する必要がない。これにより、半導体装置のチップ面積の増大を抑制することができる。第２金属膜が応力分散板として働くことにより、ボンディング時に回路素子に発生する応力を分散させ、回路素子の破損を抑制することができる。
【発明の効果】
【００３０】
回路素子とボンディングパッドとが部分的に重なって配置されるため、ボンディングパッドを配置するための専用の領域を確保する必要がない。これにより、チップ面積の増大を抑制することができる。第２金属膜が応力分散板として働くことにより、ボンディング時に回路素子に発生する応力を分散させ、回路素子の破損を抑制することができる。
【図面の簡単な説明】
【００３１】
【図１】図１Ａは、第１実施例による半導体装置の一部分の平面図であり、図１Ｂ及び図１Ｃは、それぞれ図１Ａの一点鎖線１Ｂ−１Ｂ及び一点鎖線１Ｃ−１Ｃにおける断面図である
【図２】図２は、第１実施例による半導体装置を含むパワーアンプモジュールの等価回路図である。
【図３】図３Ａ及び図３Ｂは、第１実施例による半導体装置のボンディングパッドの、ワイヤボンディング前、及びワイヤボンディング中における模式的な断面図であり、図３Ｃ及び図３Ｄは、比較例による半導体装置のボンディングパッドの、ワイヤボンディング前、及びワイヤボンディング中における模式的な断面図である。
【図４】図４は、種々の金属のビッカース硬度、ヤング率、及び電気抵抗率を示す図表である。
【図５】図５は、第２実施例による半導体装置の断面図である。
【図６】図６は、第３実施例による半導体装置の断面図である。
【図７】図７Ａ及び図７Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図８】図８Ａ及び図８Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図９】図９Ａ及び図９Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図１０】図１０Ａ及び図１０Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図１１】図１１Ａ及び図１１Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図１２】図１２Ａ及び図１２Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図１３】図１３Ａ及び図１３Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図１４】図１４Ａ及び図１４Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図１５】図１５Ａ及び図１５Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図１６】図１６Ａ及び図１６Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図１７】図１７Ａ及び図１７Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図１８】図１８Ａ及び図１８Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図１９】図１９Ａ及び図１９Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図２０】図２０Ａ及び図２０Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図２１】図２１Ａ及び図２１Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図２２】図２２Ａ及び図２２Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図２３】図２３Ａ及び図２３Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図２４】図２４Ａ及び図２４Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図２５】図２５Ａ及び図２５Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図２６】図２６Ａ及び図２６Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図２７】図２７Ａ及び図２７Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図２８】図２８Ａ及び図２８Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図２９】図２９Ａ及び図２９Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図３０】図３０Ａ及び図３０Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図３１】図３１Ａ及び図３１Ｂは、第３実施例による半導体装置の製造途中段階における断面図である。
【図３２】図３２Ａは、第４実施例による半導体装置の断面図であり、図３２Ｂ及び図３２Ｃは、それぞれ第４実施例の変形例による半導体装置の断面図である。
【図３３】図３３Ａは、上面が（１００）面であるＧａＡｓ基板に異方性エッチングにより形成された正八角形のメサの平面図であり、図３３Ｂ、図３３Ｃ、図３３Ｄ、及び図３３Ｅは、それぞれ図３３Ａの一点鎖線３３Ｂ−３３Ｂ、３３Ｃ−３３Ｃ、３３Ｄ−３３Ｄ、及び３３Ｅ−３３Ｅにおける断面図である。
【図３４】図３４Ａは、第５実施例による半導体装置の１つのダイオードの平面図であり、図３４Ｂ及び図３４Ｃは、それぞれ図３４Ａの一点鎖線３４Ｂ−３４Ｂ、及び一点鎖線３４Ｃ−３４Ｃにおける断面図である。
【図３５】図３５Ａは、第６実施例による半導体装置の１つのダイオードの平面図であり、図３５Ｂ及び図３５Ｃは、それぞれ図３５Ａの一点鎖線３５Ｂ−３５Ｂ、及び一点鎖線３５Ｃ−３５Ｃにおける断面図である。
【図３６】図３６Ａは、第７実施例による半導体装置の１つのダイオードの平面図であり、図３６Ｂは、図３６Ａの一点鎖線３６Ｂ−３６Ｂにおける断面図である。
【図３７】図３７は、第８実施例によるパワーアンプモジュールの断面図である。
【発明を実施するための形態】
【００３２】
［第１実施例］
図１Ａから図４までの図面を参照して、第１実施例による半導体装置について説明する。
図１Ａは、第１実施例による半導体装置の一部分の平面図である。半絶縁性のＧａＡｓからなる基板４０の上に、ヘテロバイポーラトランジスタ（ＨＢＴ）４１、保護回路４２等の回路素子が形成されている。保護回路４２を構成する回路素子と部分的に重なるように複数のボンディングパッド１４０が配置されている。
【００３３】
図１Ｂは、図１Ａの一点鎖線１Ｂ−１Ｂにおける断面図である。基板４０の上にバッファ層１０１、サブコレクタ層１０２、コレクタ層１０３、ベース層１０４、エミッタ層１０５、コンタクト層１０６、１０７がこの順番に積層されている。バッファ層１０１はアンドープのＧａＡｓで形成され、サブコレクタ層１０２及びコレクタ層１０３はｎ型のＧａＡｓで形成されている。ベース層１０４はｐ型のＧａＡｓで形成されている。エミッタ層１０５はｎ型のＩｎＧａＰで形成されている。コンタクト層１０６、１０７は、それぞれｎ型のＧａＡｓ及びｎ型のＩｎＧａＡｓで形成されている。
【００３４】
バッファ層１０１及びサブコレクタ層１０２の一部の領域にボロン（Ｂ）を注入することにより、素子分離領域１０８が形成されている。サブコレクタ層１０２、コレクタ層１０３、ベース層１０４、及びエミッタ層１０５を含むＨＢＴ４１が、基板４０の上に形成されている。サブコレクタ層１０２の上にコレクタ電極７０が形成されており、コレクタ電極７０がサブコレクタ層１０２にオーミック接続されている。エミッタ層１０５の上に形成されたベース電極７１が、エミッタ層１０５を貫通してベース層１０４にオーミック接続されている。コンタクト層１０７の上に形成されたエミッタ電極７２がコンタクト層１０７にオーミック接続されている。
【００３５】
ＨＢＴ４１の側方の素子分離領域１０８の上に、バイアホール用接続パッド７３が形成されている。ＨＢＴ４１、バイアホール用接続パッド７３を覆うように、基板４０の全域に層間絶縁膜１０９が形成されている。層間絶縁膜１０９には、例えば窒化シリコン（ＳｉＮ）が用いられる。層間絶縁膜１０９の所定の箇所、例えばコレクタ電極７０、ベース電極７１、エミッタ電極７２、バイアホール用接続パッド７３が配置されている箇所に複数のコンタクトホールが形成されている。
【００３６】
層間絶縁膜１０９の上に形成された配線１１１が、エミッタ電極７２とバイアホール用接続パッド７３とを接続する。さらに、他の複数の配線１１１が、コレクタ電極７０、ベース電極７１に接続されている。
【００３７】
配線１１１を覆うように、基板４０の全域に層間絶縁膜１１２が形成され、その上にさらに上側の層間絶縁膜１１３が形成されている。層間絶縁膜１１２には例えばＳｉＮが用いられ、上側の層間絶縁膜１１３にはポリイミドが用いられる。層間絶縁膜１１３の上に保護膜１２１が形成されている。保護膜１２１には、例えばＳｉＮが用いられる。
【００３８】
基板４０の裏面からバイアホール用接続パッド７３に向けてバイアホール４３が形成されている。基板４０の裏面に形成された裏面電極４５が、バイアホール４３内を通ってバイアホール用接続パッド７３に接続されている。
【００３９】
図１Ｃは、図１Ａの一点鎖線１Ｃ−１Ｃにおける断面図である。基板４０の上に、コレクタ層１０３とベース層１０４とのｐｎ接合を利用した複数のダイオード４７が形成されている。複数のダイオード４７を直列接続することにより保護回路４２（図１Ａ）が構成される。
【００４０】
ダイオード４７の各々のサブコレクタ層１０２の上に形成されたカソード電極８０が、サブコレクタ層１０２にオーミック接続されている。ダイオード４７の各々のエミッタ層１０５の上に形成されたアノード電極８１が、エミッタ層１０５を貫通してベース層１０４にオーミック接続されている。１つのダイオード４７の側方の素子分離領域１０８の上にバイアホール用接続パッド７４が形成されている。
【００４１】
ダイオード４７及びバイアホール用接続パッド７４を覆うように、基板４０の全域に層間絶縁膜１０９が形成されている。層間絶縁膜１０９の所定の箇所、例えばカソード電極８０、アノード電極８１、バイアホール用接続パッド７４が配置された箇所に、コンタクトホールが形成されている。層間絶縁膜１０９の上に形成された複数の配線１１１が、複数のダイオード４７のカソード電極８０とアノード電極８１とを接続することにより、複数のダイオード４７を直列に接続している。他の配線１１１が、複数のダイオード４７からなる直列回路の端部のカソード電極８０と、バイアホール用接続パッド７４とを接続する。複数のダイオード４７からなる直列回路の端部のアノード電極８１は、他の配線１１１によってＨＢＴ４１（図１Ｂ）のコレクタ電極７０に接続される。
【００４２】
配線１１１を覆うように、基板４０の全域に層間絶縁膜１１２が形成されている。層間絶縁膜１１２の上に、ボンディングパッド用の第１金属膜１２０が形成されている。第１金属膜１２０は、複数のダイオード４７と部分的に重なる位置に配置されている。
【００４３】
第１金属膜１２０及び層間絶縁膜１１２の上に、保護膜１２１が形成されている。保護膜１２１に、ボンディング用の複数の開口１２２が形成されている。この複数の開口１２２は、平面視において第１金属膜１２０の内側で、かつ複数のダイオード４７と部分的に重なる位置に配置されている。
【００４４】
開口１２２の底面及び側面を覆うようにめっき用の種電極層１２７が形成されている。種電極層１２７は、保護膜１２１の上面の、開口１２２を取り囲む額縁状の領域まで広がっている。種電極層１２７の上に、ボンディングパッド用の第２金属膜１３０及び第３金属膜１３１がこの順番に積層されている。第１金属膜１２０、第２金属膜１３０、及び第３金属膜１３１によりボンディングパッド１４０が構成される。
【００４５】
第２金属膜１３０の金属材料は第１金属膜１２０の金属材料より硬い。金属材料の硬さは、例えばビッカース硬度、ヤング率等により定義することができる。第３金属膜１３１は第１金属膜１２０と同一の金属材料で形成されている。例えば、第１金属膜１２０及び第３金属膜１３１が金（Ａｕ）で形成されており、第２金属膜１３０が銅（Ｃｕ）で形成されている。
【００４６】
基板４０の裏面からバイアホール用接続パッド７４まで達するバイアホール４４が形成されている。基板４０の裏面に形成された裏面電極４５が、バイアホール４４内を通ってバイアホール用接続パッド７４に接続されている。
【００４７】
図２は、第１実施例による半導体装置を含むパワーアンプモジュールの等価回路図である。このパワーアンプモジュールは、入力整合回路５２０、半導体装置５００、及び出力整合回路５４０を含む。
【００４８】
半導体装置５００は、パワーアンプ回路を構成する初段のＨＢＴ５０２及び出力段のＨＢＴ４１を含む。信号入力用のボンディングパッド５０１に入力信号が入力される。入力信号が初段のＨＢＴ５０２のベース電極に入力される。初段のＨＢＴ５０２の出力が出力段のＨＢＴ４１のベース電極７１（図１Ｂ）に入力される。
【００４９】
バイアス回路５０３、５０４が、それぞれ初段のＨＢＴ５０２及び出力段のＨＢＴ４１にバイアス電流を供給する。出力段のＨＢＴ４１のコレクタ−エミッタ間に保護回路４２が接続されている。保護回路４２は、直列に接続された複数の、例えば１０個のダイオード４７を含む。出力段のＨＢＴ４１のコレクタが、出力端子となる複数のボンディングパッド１４０に接続されている。
【００５０】
入力整合回路５２０の入力端子５２１に高周波信号が入力される。入力整合回路５２０の信号出力用のボンディングパッド５２２が、ボンディングワイヤ５２３により、半導体装置５００の信号入力用のボンディングパッド５０１に接続されている。
【００５１】
半導体装置５００の信号出力用の複数のボンディングパッド１４０が、それぞれ複数のボンディングワイヤ５０５により出力整合回路５４０の信号入力用の複数のボンディングパッド５４１に接続されている。入力整合回路５２０の入力端子５２１に入力された高周波信号が、入力整合回路５２０を経由し、半導体装置５００で増幅され、出力整合回路５４０を経由して出力端子５４２に出力される。
【００５２】
［第１実施例の効果］
次に、第１実施例の優れた効果について説明する。
第１実施例では、保護回路４２（図１Ａ）が、ＨＢＴ４１（図１Ｂ）を静電破壊、過電圧破壊、負荷変動破壊から保護する機能を持つ。また、第１実施例では、この保護回路４２（図１Ａ）とボンディングパッド１４０とが部分的に重なって配置されているため、ボンディングパッド１４０を配置するための専用の領域を確保する必要が無い。これにより、チップ面積の増大を抑制することができる。
【００５３】
次に、図３Ａから図３Ｄまでの図面を参照して、第１実施例の他の効果について説明する。
図３Ａ及び図３Ｂは、第１実施例による半導体装置のボンディングパッド１４０の、ワイヤボンディング前、及びワイヤボンディング中における模式的な断面図である。
【００５４】
キャピラリ５１０にボンディングワイヤ５０５が支持されている。ボンディングワイヤ５０５として例えば金（Ａｕ）ワイヤが用いられる。ボンディングワイヤ５０５の先端に金属ボール５０６が形成されている。キャピラリ５１０をボンディングパッド１４０に押し付けて熱または超音波を加えると、ボンディングパッド１４０の第３金属膜１３１及び金属ボール５０６が変形して両者が接合される。第３金属膜１３１に、金属ボール５０６の外周に沿って相対的に大きな応力が発生する。第３金属膜１３１に加わる応力の分布を曲線５１１で示す。
【００５５】
第３金属膜１３１に発生した応力は、相対的に硬い第２金属膜１３０を介して保護回路４２に伝達される。第２金属膜１３０が応力分散板として働くことにより、第２金属膜１３０よりも下の保護回路４２に発生する応力の分布は、第３金属膜１３１に発生する応力の分布よりもなだらかになる。保護回路４２に発生する応力の分布を曲線５１２で示す。
【００５６】
図３Ｃ及び図３Ｄは、比較例による半導体装置のボンディングパッド１４３の、ワイヤボンディング前、及びワイヤボンディング中における模式的な断面図である。比較例においては、ボンディングパッド１４３が、第１金属膜１２０及び第３金属膜１３１（図３Ａ、図３Ｂ）と同一の金属材料からなる単一の金属膜で形成されている。ボンディングパッド１４３は第２金属膜１３０（図３Ａ、図３Ｂ）より柔らかいため、応力を分散させる機能が弱い。このため、曲線５１２で示すように、金属ボール５０６の外周に沿って保護回路４２に大きな応力が発生する。大きな応力が発生する箇所において、保護回路４２を構成する回路素子に損傷が発生し易くなる。
【００５７】
第１実施例においては、ボンディングパッド１４０の第２金属膜１３０が応力分散板として働くため、ボンディング時に、保護回路４２に損傷が発生し難くなる。さらに、第３金属膜１３１として、第２金属膜１３０より柔らかい金属材料を用いているため、ボンディングワイヤ５０５とボンディングパッド１４０との良好な電気的接続を確保することができる。
【００５８】
第１金属膜１２０には、安定した接触界面を得るという観点から、その下の配線１１１（図１Ｂ、図１Ｃ）と同一の金属材料を用いることが好ましい。化合物半導体で回路素子を形成する場合、配線１１１には一般的にＡｕが用いられる。従って、第１金属膜１２０にはＡｕを用いることが好ましい。
【００５９】
次に、図４を参照して、ボンディングパッド１４０の第２金属膜１３０に好ましい金属材料について説明する。第２金属膜１３０は応力分散板としての効果を高めるために、第１金属膜１２０より硬い金属材料を用いることが好ましい。ここで、「硬い」とは、ビッカース硬度が高いか、またはヤング率が大きいことを意味する。さらに、第２金属膜１３０がボンディングパッド１４０の一部を構成しているという観点から、電気抵抗率の低い金属材料を用いることが好ましい。
【００６０】
図４は、種々の金属のビッカース硬度、ヤング率、及び電気抵抗率を示す図表である。図４に示したビッカース硬度は、すべての金属において同一の試験力で測定した値である。
【００６１】
第１金属膜１２０にＡｕを用いた場合、第２金属膜１３０に、ビッカース硬度またはヤング率が金（Ａｕ）より高い金属材料を用いることが好ましい。一例として、第２金属膜１３０に、３０ＨＶより高いビッカース硬度を持つ金属材料、または９０ＧＰａより大きなヤング率を持つ金属材料を用いることが好ましい。ビッカース硬度またはヤング率がＡｕより高く、かつ電気抵抗率が著しく高くない金属材料として、銅（Ｃｕ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）が挙げられる。第２金属膜１３０に、Ｃｕ、Ｎｉ、またはＭｏを用いることが好ましい。
【００６２】
ボンディングパッド１４０が、応力を分散させるのに十分厚い場合には、硬い第２金属膜１３０（図１Ｃ）を挿入することの効果は低い。ボンディングパッド１４０の厚さが１０μｍ以下の場合に、第２金属膜１３０を挿入する顕著な効果が得られる。
【００６３】
［第１実施例の変形例］
第１実施例では、ボンディングパッド１４０（図１Ａ）が保護回路４２を構成するダイオード４７（図１Ｃ）と部分的に重なっていた。その他に、ボンディングパッド１４０がＨＢＴ４１（図１Ａ、図１Ｂ）と重なる構成としてもよい。基板４０（図１Ｂ、図１Ｃ）の上には、図２に示したようにコンデンサ、抵抗素子等の回路素子が形成される。ボンディングパッド１４０とこれらの回路素子とを部分的に重ねた構成としてもよい。化合物半導体からなる基板４０の上には、ＨＢＴ以外の能動素子、例えば高電子移動度トランジスタ（ＨＥＭＴ）、ＭＥＳ型電界効果トランジスタ（ＭＥＳＦＥＴ）等の電界効果トランジスタが形成される場合もある。ボンディングパッド１４０を、化合物半導体を用いたこれらの能動素子と部分的に重ねる構成としてもよい。
【００６４】
図１Ａでは、ボンディングパッド１４０の個数が３個の例を示したが、ボンディングパッド１４０の個数は３個に限られない。１個以上のボンディングパッド１４０が配置されていればよい。図２では、出力段のＨＢＴ４１が１個の例を示したが、一般的には、並列に接続された複数のＨＢＴにより出力段が構成される。
【００６５】
Ｃｕからなる第２金属膜１３０（図１Ｃ）と、Ａｕからなる第３金属膜１３１（図１Ｃ）との界面に、拡散防止膜を配置してもよい。拡散防止膜として、ＴｉＷ、Ｎｉ等を用いることができる。
【００６６】
第１実施例では、基板４０としてＧａＡｓ基板を用いたが、その他の化合物半導体基板を用いてもよい。例えば、基板４０としてＩｎＰ基板を用いてもよい。
【００６７】
第１実施例では、一例として第１金属膜１２０と第２金属膜１３０とを同じ厚さにしたが、第２金属膜１３０の厚さを第１金属膜１２０の厚さ以上にすることが好ましい。第２金属膜１３０を厚くすることにより、第２金属膜１３０の応力分散板としての機能を高めることができる。
【００６８】
［第２実施例］
次に、図５を参照して、第２実施例による半導体装置について説明する。以下、第１実施例による半導体装置の構成と共通の構成については説明を省略する。
【００６９】
図５は、第２実施例による半導体装置の断面図である。第１実施例では、図１Ｃに示したように、ボンディングパッド１４０の第２金属膜１３０及び第３金属膜１３１が開口１２２の縁の外側まで広がり、それらの外周部分が保護膜１２１と重なっていた。これに対し、第２実施例では、第２金属膜１３０及び第３金属膜１３１が、平面視において開口１２２の内側に配置されている。すなわち、第２金属膜１３０及び第３金属膜１３１は、保護膜１２１に重なっていない。なお、種電極層１２７も、平面視において開口１２２の内側に配置されている。
【００７０】
第２実施例では、ボンディング時にボンディングパッド１４０の第２金属膜１３０及び第３金属膜１３１に荷重が加わっても、保護膜１２１には荷重が加わらない。このため、ボンディング時に保護膜１２１に加わる機械的ストレスを低減することができる。その結果、保護膜１２１へのクラックの発生を抑制することができる。
【００７１】
［第３実施例］
次に、図６を参照して、第３実施例による半導体装置について説明する。以下、第２実施例による半導体装置の構成と共通の構成については説明を省略する。
【００７２】
図６は、第３実施例による半導体装置の断面図である。第２実施例では、ボンディングパッド１４０の種電極層１２７、第２金属膜１３０及び第３金属膜１３１（図５）からなる多層構造の側面及び上面が露出した状態であった。第３実施例では、種電極層１２７、第２金属膜１３０及び第３金属膜１３１からなる多層構造の側面及び上面が、第４金属膜１３２で被覆されている。第４金属膜１３２は、さらに、開口１２２内の第１金属膜１２０の上面のうち種電極層１２７が形成されていない領域を被覆する。第４金属膜１３２には、例えば第３金属膜１３１と同一の金属材料が用いられる。
【００７３】
第３実施例では、第２金属膜１３０と第３金属膜１３１との異種金属の接触面が露出しない。このため、特に高湿度環境下での異種金属接触腐食を抑制することができる。
【００７４】
次に、図７Ａ、図７Ｂから図３０Ａ、図３０Ｂまでの図面を参照して、第３実施例による半導体装置の製造方法について説明する。第３実施例による半導体装置の製造方法は、第１実施例及び第２実施例による半導体装置の製造にも適用することが可能である。
【００７５】
図７Ａ、図７Ｂから図３０Ａ、図３０Ｂまでの図面は、第３実施例による半導体装置の製造途中段階における断面図である。図７Ａ、図７Ｂから図３０Ａ、図３０Ｂまでの図面のうち、末尾にＡを付した図面は、図１Ａの一点鎖線１Ｂ−１Ｂにおける断面図に対応し、末尾にＢを付した図面は、図１Ａの一点鎖線１Ｃ−１Ｃにおける断面図に対応する。
【００７６】
図７Ａ及び図７Ｂに示すように、半絶縁性のＧａＡｓからなる基板４０の上に、バッファ層１０１、サブコレクタ層１０２、コレクタ層１０３、ベース層１０４、エミッタ層１０５、コンタクト層１０６、１０７を順番にエピタキシャル成長させる。これらの半導体層の形成には、例えば有機金属気相エピタキシ（ＭＯＶＰＥ）法を用いることができる。基板４０の上面は（１００）面からのオフ角が４°以下の面である。
【００７７】
次に、バッファ層１０１からコンタクト層１０７までの各半導体層の材料、ドーピング濃度、及び膜厚の一例について説明する。バッファ層１０１はアンドープのＧａＡｓで形成され、その膜厚は０．１μｍである。サブコレクタ層１０２はｎ型ＧａＡｓで形成され、ｎ型ドーパントであるＳｉのドーピング濃度が５×１０１８ｃｍ−３であり、膜厚が０．６μｍである。コレクタ層１０３はｎ型ＧａＡｓで形成され、Ｓｉのドーピング濃度が１×１０１６ｃｍ−３であり、膜厚が１．０μｍである。ベース層１０４はｐ型ＧａＡｓで形成され、ｐ型ドーパントであるＣのドーピング濃度が５×１０１９ｃｍ−３であり、膜厚が９６ｎｍである。エミッタ層１０５はｎ型ＩｎＧａＰで形成され、ＩｎＰのモル比が０．４８であり、Ｓｉのドーピング濃度が４×１０１７ｃｍ−３であり、膜厚が３５ｎｍである。コンタクト層１０６はｎ型ＧａＡｓで形成され、Ｓｉのドーピング濃度が５×１０１８ｃｍ−３であり、膜厚が５０ｎｍである。上側のコンタクト層１０７はｎ型ＩｎＧａＡｓで形成され、ＩｎＡｓのモル比が０．５であり、Ｓｉのドーピング濃度が１×１０１９ｃｍ−３であり、膜厚が５０ｎｍである。
【００７８】
図８Ａに示すように、コンタクト層１０７の所定の領域上にエミッタ電極７２を形成する。図８Ｂに示した断面には、エミッタ電極７２は配置されない。エミッタ電極７２は、基板４０側から順番に厚さ１０ｎｍのＭｏ膜、厚さ５ｎｍのＴｉ膜、厚さ３０ｎｍのＰｔ膜、及び厚さ２００ｎｍのＡｕ膜が積層された４層構造を有する。エミッタ電極７２は、蒸着及びリフトオフ法により形成することができる。
【００７９】
図９Ａに示すように、コンタクト層１０７、１０６を所定の形状に加工することにより、エミッタ領域１５０を形成する。エミッタ領域１５０の上には、エミッタ電極７２が配置されている。図９Ｂに示した断面においては、コンタクト層１０７、１０６が除去され、エミッタ層１０５が露出する。コンタクト層１０７、１０６の加工には、フォトリソグラフィ及びウェットエッチングを適用することができる。このウェットエッチングには、例えば、リン酸、過酸化水素水、及び水を混合したエッチング液を用いることができる。一例として、濃度８５重量％のリン酸と、濃度３５重量％の過酸化水素水と、水とを体積比で１：２：４０の割合で混合したエッチング液を用いることができる。このエッチング液は、ＩｎＧａＰからなるエミッタ層１０５を実質的にエッチングすることなく、ＧａＡｓからなるコンタクト層１０７、１０６を選択的にエッチングする選択性を持つ。
【００８０】
図１０Ａに示すように、エミッタ領域１５０の両側にベース電極７１を形成する。ベース電極７１は、フォトリソグラフィ、蒸着及びリフトオフ法を適用してエミッタ層１０５の上に金属膜を形成した後、シンタリングを行うことにより、エミッタ層１０５を貫通してベース層１０４にオーミック接続される。ベース電極７１を形成するための金属膜は、基板４０側から順番に積層された厚さ３０ｎｍのＰｔ膜、厚さ５０ｎｍのＴｉ膜、厚さ５０ｎｍのＰｔ膜、及び厚さ２００ｎｍのＡｕ膜を含む。
【００８１】
図１０Ｂに示すように、ベース電極７１（図１０Ａ）の形成と同時に、複数のアノード電極８１を形成する。アノード電極８１もエミッタ層１０５を貫通してベース層１０４にオーミック接続される。
【００８２】
図１１Ａ及び図１１Ｂに示すように、エミッタ層１０５の不要な部分を、フォトリソグラフィ及びウェットエッチングにより除去する。これにより、ベース層１０４が露出する。エッチング液として、例えば塩酸を用いることができる。塩酸は、ＧａＡｓからなるベース層１０４を実質的にエッチングせず、ＩｎＧａＰからなるエミッタ層１０５を選択的にエッチングする選択性を持つ。
【００８３】
図１２Ａ及び図１２Ｂに示すように、エミッタ層１０５をエッチングした時のエッチングマスクを用い、ベース層１０４及びコレクタ層１０３の不要な部分を除去する。これにより、サブコレクタ層１０２が露出する。ベース層１０４及びコレクタ層１０３のエッチングには、コンタクト層１０７、１０６（図９Ａ、図９Ｂ）のエッチングに用いたエッチング液と同一のエッチング液を用いることができる。エッチングの停止は、時間制御することにより行う。
【００８４】
図１３Ａ及び図１３Ｂに示すように、素子間の電気的絶縁を確保するための素子分離領域１０８を形成する。素子分離領域１０８は、例えばサブコレクタ層１０２及びバッファ層１０１にボロンをイオン注入することにより形成することができる。
【００８５】
図１４Ａ及び図１４Ｂに示すように、ＨＢＴ４１（図１Ｂ）のサブコレクタ層１０２の上にコレクタ電極７０を形成すると同時に、ダイオード４７（図１Ｂ）のサブコレクタ層１０２の上にカソード電極８０を形成する。さらに、素子分離領域１０８の上にバイアホール用接続パッド７３、７４を形成する。コレクタ電極７０、カソード電極８０、及びバイアホール用接続パッド７３、７４の形成には、フォトリソグラフィ、蒸着及びリフトオフ法を適用することができる。コレクタ電極７０、カソード電極８０、及びバイアホール用接続パッド７３、７４は、基板４０側から順番に積層された厚さ６０ｎｍのＡｕＧｅ膜、厚さ１０ｎｍのＮｉ膜、及び厚さ２００ｎｍのＡｕ膜を含む。
【００８６】
図１５Ａ及び図１５Ｂに示すように、ＨＢＴ４１、ダイオード４７、バイアホール用接続パッド７３、７４を覆うように、基板４０の全域に層間絶縁膜１０９を堆積させる。層間絶縁膜１０９は、例えばＳｉＮで形成され、厚さは１００ｎｍである。層間絶縁膜１０９の堆積には、例えば化学気相成長（ＣＶＤ）法を適用することができる。
【００８７】
図１６Ａ及び図１６Ｂに示すように、層間絶縁膜１０９の所定の箇所に複数の開口１１０を形成する。複数の開口１１０は、それぞれ平面視においてコレクタ電極７０、ベース電極７１、エミッタ電極７２、カソード電極８０、アノード電極８１、及びバイアホール用接続パッド７３、７４の内側に配置され、これらの上面の一部の領域を露出させる。開口１１０の形成には、フォトリソグラフィ及びドライエッチングを適用することができる。
【００８８】
図１７Ａ及び図１７Ｂに示すように、層間絶縁膜１０９の上に複数の配線１１１を形成する。配線１１１は、例えばＡｕで形成され、その厚さは１μｍである。配線１１１の形成には、フォトリソグラフィ、蒸着及びリフトオフ法を適用することができる。１つの配線１１１は、エミッタ電極７２とバイアホール用接続パッド７３とを接続する。他の１つの配線は、１つのダイオード４７のカソード電極８０とバイアホール用接続パッド７４とを接続する。他の１つの配線１１１は、ダイオード４７のアノード電極８１と、それに隣り合うダイオード４７のカソード電極８０とを接続する。さらに、ベース電極７１及びコレクタ電極７０にも、それぞれ配線１１１が接続される。
【００８９】
図１８Ａに示すように、配線１１１を覆うように、基板４０の全域に層間絶縁膜１１２を形成する。層間絶縁膜１１２は、例えばＳｉＮで形成される。さらに、層間絶縁膜１１２の上に、層間絶縁膜１１３を形成する。層間絶縁膜１１３は、例えばポリイミドを塗布して厚さ１．８μｍのポリイミド膜を形成した後、表面の平坦化を行うことにより形成される。その後、ボンディングパッド１４０（図１Ａ、図６）を配置する領域の層間絶縁膜１１３を除去する。図１８Ｂに示した断面においては、層間絶縁膜１１３が除去され、ＳｉＮからなる層間絶縁膜１１２が露出する。
【００９０】
図１９Ｂに示すように、層間絶縁膜１１２の上に第１金属膜１２０を形成する。第１金属膜１２０は、複数のダイオード４７と部分的に重なるように配置する。図１９Ａに示した断面内には、第１金属膜１２０は形成されない。第１金属膜１２０は、例えばＡｕで形成され、その厚さは２μｍである。第１金属膜１２０の形成には、例えばフォトリソグラフィ、蒸着、及びリフトオフ法を適用することができる。第１金属膜１２０の形成と同時に、基板４０の他の領域に２層目の配線を形成する。
【００９１】
図１９Ｂに示した第１金属膜１２０を覆うように、基板４０の全域にＳｉＮからなる保護膜１２１を形成する。図１９Ａに示した断面においては、層間絶縁膜１１３の上に保護膜１２１を形成する。保護膜１２１の厚さは例えば５００ｎｍである。保護膜１２１の形成には、例えばＣＶＤ法を適用することができる。
【００９２】
保護膜１２１の上にレジスト膜１６０を形成し、ボンディングパッド１４０（図１Ａ、図６）を形成すべき領域に開口１６１を形成する。
【００９３】
図２０Ａ及び図２０Ｂに示すように、レジスト膜１６０をエッチングマスクとして保護膜１２１をエッチングすることにより、保護膜１２１に開口１２２を形成する。開口１２２の内側に第１金属膜１２０が露出する。保護膜１２１のエッチングには、例えばドライエッチングを適用することができる。保護膜１２１に開口１２２を形成した後、レジスト膜１６０を除去する。
【００９４】
図２１Ａ及び図２１Ｂに示すように、保護膜１２１の上面、開口１２２の側面及び底面を覆うように、基板４０の全域にめっき用の種電極層１２７を形成する。種電極層１２７は、例えば厚さ０．１μｍのＴｉＷ膜と厚さ０．１μｍのＣｕ膜との２層を含む。種電極層１２７の形成には、例えばスパッタリング法を適用することができる。
【００９５】
図２２Ａ及び図２２Ｂに示すように、種電極層１２７の上にレジスト膜１６３を形成する。フォトリソグラフィにより、第２金属膜１３０及び第３金属膜１３１（図６）を形成すべき領域に開口１６４を形成する。開口１６４内には、種電極層１２７が露出する。
【００９６】
図２３Ａ及び図２３Ｂに示すように、開口１６４内の種電極層１２７の上に、電解めっきにより第２金属膜１３０及び第３金属膜１３１を順番に堆積させる。第２金属膜１３０は例えばＣｕで形成され、その厚さは２μｍである。第３金属膜１３１は例えばＡｕで形成され、その厚さは１μｍである。第３金属膜１３１の上面は、レジスト膜１６３の上面より低い。第２金属膜１３０及び第３金属膜１３１を形成した後、レジスト膜１６３を除去する。
【００９７】
図２４Ａ及び図２４Ｂに示すように、第２金属膜１３０が形成されていない領域の露出した種電極層１２７をエッチング除去する。図２４Ａの断面においては保護膜１２１が露出し、図２４Ｂの断面においては、保護膜１２１、及び保護膜１２１に形成された開口１２２内に第１金属膜１２０が露出する。
【００９８】
図２５Ｂに示すように、種電極層１２７、第２金属膜１３０、及び第３金属膜１３１からなる積層構造の側面と上面、及び開口１２２内に露出した第１金属膜１２０の上面に、第４金属膜１３２を形成する。第４金属膜１３２の形成には例えば無電解めっきを適用することができる。第４金属膜１３２は、例えばＡｕで形成され、その厚さは０．１μｍである。図２５Ａ及び図２５Ｂに示した保護膜１２１の上面にはＡｕが堆積しない。
【００９９】
図２６Ａ及び図２６Ｂに示すように、基板４０の表側の面（保護膜１２１が形成された面）をサファイア基板１６７に対向させ、ワックス１６６を介して基板４０をサファイア基板１６７に貼り付ける。
【０１００】
図２７Ａ及び図２７Ｂに示すように、基板４０を裏側から研削することにより、厚さ７５μｍまで薄層化する。
【０１０１】
図２８Ａ及び図２８Ｂに示すように、薄層化された基板４０の裏側の表面にレジスト膜１７０を形成する。フォトリソグラフィにより、レジスト膜１７０に開口１７１、１７２を形成する。開口１７１、１７２は、それぞれバイアホール用接続パッド７３、７４に対応する位置に形成される。
【０１０２】
図２９Ａ及び図２９Ｂに示すように、レジスト膜１７０をエッチングマスクとして、基板４０及び素子分離領域１０８をエッチングする。これにより、基板４０及び素子分離領域１０８を貫通するバイアホール４３、４４が形成され、その底面に、それぞれバイアホール用接続パッド７３、７４が露出する。基板４０及び素子分離領域１０８のエッチングには、異方性ドライエッチングを適用することができる。バイアホール用接続パッド７３、７４が露出後、レジスト膜１７０を除去する。
【０１０３】
図３０Ａ及び図３０Ｂに示すように、基板４０の裏側の表面、及びバイアホール４３、４４の側面及び底面に裏面電極４５を形成する。裏面電極４５は、無電解めっきによりパラジウムを堆積させた後、電解めっきによりＡｕを堆積させることにより形成することができる。裏面電極４５の厚さは４μｍである。裏面電極４５を形成した後、ワックス１６６及びサファイア基板１６７を基板４０から取り外す。
【０１０４】
図３１Ａ及び図３１Ｂに示すように、ボンディングパッド１４０の表層の第４金属膜１３２、及び保護膜１２１が露出する。その後、ダイシング等を行ってチップ毎に分離することにより、半導体装置が完成する。
【０１０５】
［第４実施例］
次に、図３２Ａを参照して、第４実施例による半導体装置について説明する。以下、図１Ａから図４までの図面を参照して説明した第１実施例と共通の構成については説明を省略する。
【０１０６】
図３２Ａは、第４実施例による半導体装置の断面図である。第１実施例では、ボンディングパッド１４０を構成する第２金属膜１３０（図１Ｃ）が第１金属膜１２０より硬い金属材料からなる単層で構成されていた。第４実施例では、第２金属膜１３０が、異なる金属材料からなる下側金属膜１３０Ａ及び上側金属膜１３０Ｂの２層構造を有する。下側金属膜１３０Ａ及び上側金属膜１３０Ｂのいずれも、第１金属膜１２０より硬い金属材料で形成される。
【０１０７】
例えば、下側金属膜１３０Ａ及び上側金属膜１３０Ｂとして、Ｃｕ、Ｎｉ、Ｍｏの３種類の金属から選択された２種類の金属を用いることが好ましい。
【０１０８】
次に、図３２Ｂ及び図３２Ｃを参照して、第４実施例の変形例による半導体装置について説明する。
【０１０９】
図３２Ｂ及び図３２Ｃは、それぞれ第４実施例の変形例による半導体装置の断面図である。図３２Ｂに示した変形例では、第２実施例による半導体装置のボンディングパッド１４０（図５）と同様に、第２金属膜１３０及び第３金属膜１３１が保護膜１２１に設けられた開口１２２の内側に配置されている。図３２Ｃに示した変形例では、第３実施例による半導体装置のボンディングパッド１４０（図６）と同様に、第２金属膜１３０及び第３金属膜１３１を含む積層構造、及びこの積層構造の周囲の第１金属膜１２０の上面が第４金属膜１３２で覆われている。図３２Ｂ及び図３２Ｃに示した変形例においても、第２金属膜１３０が下側金属膜１３０Ａと上側金属膜１３０Ｂとの２層を含む。
【０１１０】
第４実施例、及び第４実施例の変形例においては、第２金属膜１３０を全体として所望の硬さにし、かつ電気抵抗率の増加を抑制するように、複数の材料を組み合わせることが可能になる。その結果、より信頼性の高い半導体装置が提供される。
【０１１１】
［第５実施例］
次に、図３３Ａから図３４Ｃまでの図面を参照して、第５実施例による半導体装置について説明する。以下、第１実施例から第４実施例までの各実施例と共通の構成については説明を省略する。第１実施例から第４実施例までの各実施例では、基板４０（図１Ｂ、図１Ｃ等）の上面の面指数、ダイオード４７（図１Ｃ等）の各半導体層のパターンの平面形状及び方位について限定していなかった。第５実施例では、基板４０の上面の面指数が特定され、半導体層のパターンの平面形状及び好ましい方位が限定される。
【０１１２】
まず、図３３Ａから図３３Ｅまでの図面を参照して、ウェットエッチングによる異方性エッチング特性について説明する。
【０１１３】
図３３Ａは、上面が（１００）面であるＧａＡｓ基板に異方性エッチングにより形成された正八角形のメサの平面図である。正八角形の１つの辺が［０１１］方向と平行である。図３３Ｂ、図３３Ｃ、図３３Ｄ、及び図３３Ｅは、それぞれ図３３Ａの一点鎖線３３Ｂ−３３Ｂ、一点鎖線３３Ｃ−３３Ｃ、一点鎖線３３Ｄ−３３Ｄ、及び一点鎖線３３Ｅ−３３Ｅにおける断面図である。異方性エッチングを行うエッチング液として、弱酸性または弱アルカリ性のエッチング液を用いることができる。
【０１１４】
図３３Ｂに示した断面においては、［０１−１］方向を向く側面、及びその反対方向を向く側面に（１１１）Ａ面が現れた逆メサ状の部分が形成されやすい。例えば、メサ構造の上層部分が逆メサ状になり、下層部分は順メサ状になる。逆メサ状の部分に、横方向に突出した庇状の部分が形成される。ここで、ミラー指数の各要素に付されたマイナス記号は、当該要素にオーバーバーが付されていることを示す。図３３Ｃに示した断面においては、［０−１−１］方向を向く側面及びその反対方向を向く側面に（１１１）Ｂ面が現れやすくなり、側面はなだらかな斜面になる。図３３Ｄ及び図３３Ｅに示した断面においては、［００−１］方向を向く側面及びその反対方向を向く側面、［０−１０］方向を向く側面及びその反対方向を向く側面が、ほぼ垂直に切り立った形状になる。
【０１１５】
図３３Ｂから図３３Ｅまでの各図に示した異方性エッチング特性は、上面が（１００）面であるＧａＡｓ基板の上にエピタキシャル成長させた化合物半導体を異方性エッチングするときの特性と同一である。また、ＧａＡｓ基板の他に、閃亜鉛鉱型結晶構造を持つ化合物半導体基板、及びその上にエピタキシャル成長させた化合物半導体層を異方性エッチングする場合にも、同様の特性が得られる。
【０１１６】
図３４Ａは、第５実施例による半導体装置の１つのダイオード４７の平面図である。図３４Ｂ及び図３４Ｃは、それぞれ図３４Ａの一点鎖線３４Ｂ−３４Ｂ、及び一点鎖線３４Ｃ−３４Ｃにおける断面図である。基板４０の上面の面指数は（１００）である。なお、上面が、（１００）面からのオフ角が４°以下の結晶面である基板を用いてもよい。
【０１１７】
素子分離領域１０８によって取り囲まれたサブコレクタ層１０２の上に、コレクタ層１０３、ベース層１０４、及びエミッタ層１０５が積層されている。平面視において、エミッタ層１０５はコレクタ層１０３の内側に配置される。サブコレクタ層１０２の上に形成されたカソード電極８０が、コレクタ層１０３を［０１１］方向、［０−１１］方向、及び［０−１−１］方向の三方向から囲う。エミッタ層１０５の上に形成されたアノード電極８１が、エミッタ層１０５を貫通してベース層１０４にオーミック接続されている。
【０１１８】
複数のダイオード４７（図１Ｃ）が、［０１−１］方向に平行に配列している。この配列方向は、ＧａＡｓからなる基板４０のへき開容易方向に相当する。言い換えると、複数のダイオード４７は、へき開容易方向と平行な方向に配列している。
【０１１９】
エミッタ層１０５、ベース層１０４、及びコレクタ層１０３は、同一のエッチングマスクを用いて異方性エッチングを行うことによりパターニングされる（図１１Ｂ及び図１２Ｂ参照）。このエッチングマスクの平面形状は長方形であり、長辺が［０１−１］方向と平行であり、短辺が［０１１］方向と平行である。
【０１２０】
図３４Ｂに示すように、［０−１−１］方向に対して垂直な断面においては、コレクタ層１０３、ベース層１０４、及びエミッタ層１０５からなるメサの上層部分が逆メサ状になり、庇状の部分８３が形成される。図３４Ａに示したエミッタ層１０５は、上面の外周線に相当する。
【０１２１】
図３４Ｃに示すように、［０−１１］方向に対して垂直な断面においては、コレクタ層１０３、ベース層１０４、及びエミッタ層１０５からなるメサが順メサ状になり、なだらかな斜面が形成される。図３４Ａに示したコレクタ層１０３は、底面の外周線を示している。
【０１２２】
次に、第５実施例の優れた効果について説明する。ボンディング時にダイオード４７に荷重が加わると、庇状の部分８３で破損が生じやすい。第５実施例では、エミッタ層１０５の外周線（図３４Ａ）のうち、庇状の部分８３が形成されている［０１１］方向と平行な辺が、なだらかな斜面が形成されている［０１−１］方向と平行な辺よりも短い。このように、庇状の部分８３が形成される領域が狭い範囲に限定される。従って、ボンディング時の荷重による破損が生じにくくなる。
【０１２３】
図３４Ａから図３４Ｃまでの図面では、アノード電極８１がエミッタ層１０５を貫通してベース層１０４にオーミック接続された例を示したが、エミッタ層１０５を除去してアノード電極８１をベース層１０４の上に直接形成してもよい。この場合には、ベース層１０４とコレクタ層１０３の上層部分とにより庇状の部分８３が形成される。
【０１２４】
庇状の部分８３の破損を抑制する効果を高めるために、アノード電極８１が配置されるメサ状部分の上面の短辺の長さを長辺の長さの１／２以下とすることが好ましい。
【０１２５】
［第６実施例］
次に、図３５Ａから図３５Ｃまでの図面を参照して、第６実施例による半導体装置について説明する。以下、第５実施例による半導体装置と共通の構成については説明を省略する。
【０１２６】
図３５Ａは、第６実施例による半導体装置の１つのダイオード４７の平面図である。図３５Ｂ及び図３５Ｃは、それぞれ図３５Ａの一点鎖線３５Ｂ−３５Ｂ及び一点鎖線３５Ｃ−３５Ｃにおける断面図である。第５実施例ではエミッタ層１０５及びコレクタ層１０３（図３４Ａ）の平面形状が長方形であった。第６実施例では、エミッタ層１０５及びコレクタ層１０３の平面形状が、［０１−１］方向と平行な辺、［００１］方向と平行な辺、及び［０１０］方向と平行な辺を含む多角形、例えば平行六角形である。
【０１２７】
図３５Ｂに示すように、［０１−１］方向と平行な辺に対して垂直に交差する断面においては、コレクタ層１０３、ベース層１０４、及びエミッタ層１０５からなるメサの形状は、図３４Ｃに示した第５実施例の断面と同様に順メサ状になる。図３５Ａに示すように、コレクタ層１０３の底面は、エミッタ層１０５の底面よりも［０１１］方向及び［０−１−１］方向に向かって広がっている。
【０１２８】
図３５Ｃに示すように、［０１０］方向と平行な辺と交差する断面においては、コレクタ層１０３、ベース層１０４、及びエミッタ層１０５からなるメサの側面が垂直に切り立った形状になる。［００１］方向と平行な辺と交差する断面においても同様である。
【０１２９】
第６実施例では、ダイオード４７のコレクタ層１０３、ベース層１０４、及びエミッタ層１０５からなるメサに、庇状の部分が形成されない。このため、ボンディング時の荷重による破損が生じにくいという効果が得られる。
【０１３０】
［第７実施例］
次に、図３６Ａ及び図３６Ｂを参照して、第７実施例による半導体装置について説明する。以下、第６実施例による半導体装置と共通の構成については説明を省略する。
【０１３１】
図３６Ａは、第６実施例による半導体装置の１つのダイオード４７の平面図である。第６実施例では、エミッタ層１０５の平面形状が平行六角形（図３５Ａ）であったが、第７実施例では、［０１０］方向と平行な辺及び［００１］方向と平行な辺とを持つ正方形である。
【０１３２】
図３６Ｂは、図３６Ａの一点鎖線３６Ｂ−３６Ｂにおける断面図である。［０１０］方向と平行な辺と交差する断面において、コレクタ層１０３、ベース層１０４、及びエミッタ層１０５からなるメサの側面が垂直に切り立った形状になる。［００１］方向と平行な辺と交差する断面においても同様である。
【０１３３】
上述のように、第７実施例では、コレクタ層１０３、ベース層１０４、及びエミッタ層１０５からなるメサのすべての側面が垂直に切り立った形状になり、庇状の部分は形成されない。これにより、ボンディング時の荷重による破損が生じにくいという効果が得られる。
【０１３４】
［第８実施例］
次に、図３７を参照して第８実施例によるパワーアンプモジュールについて説明する。このパワーアンプモジュールは、上述の第１実施例から第７実施例までのいずれかの実施例による半導体装置を搭載している。
【０１３５】
図３７は、第８実施例によるパワーアンプモジュールの断面図である。プリント配線基板２００に半導体装置５００、シリコン半導体チップ２３０、及びその他の複数の表面実装型素子が実装されている。半導体装置５００には、第１実施例から第７実施例までのいずれかの実施例による半導体装置が用いられる。シリコン半導体チップ２３０には、例えばＣＭＯＳ回路が形成されている。
【０１３６】
半導体装置５００の裏面電極４５が導電性接着剤２２１を介してプリント配線基板２００のダイパッド２０１に固定され、かつ電気的に接続されている。シリコン半導体チップ２３０が導電性接着剤２３１を介してプリント配線基板２００のダイパッド２０２に固定されている。ダイパッド２０１、２０２の最表面にはＡｕ膜が形成されている。導電性接着剤２２１、２３１として、例えば銀（Ａｇ）微粒子を分散させたエポキシ樹脂を主成分とする接着剤を用いることができる。なお、エポキシ樹脂の他に、アクリル樹脂、ビスマレイミド樹脂、ブタジエン樹脂、シリコーン樹脂、またはこれらの樹脂を混合した混合樹脂を用いてもよい。
【０１３７】
半導体装置５００の複数のボンディングパッド１４０と、プリント配線基板２００のボンディングパッド２０３とが、複数のボンディングワイヤ２２５によって接続されている。ボンディングワイヤ２２５として、例えば直径２０μｍのＡｕワイヤを用いることができる。ボンディングワイヤ２２５は、ワイヤボンダを用いてボンディングパッド１４０、２０３にボンディングされる。
【０１３８】
シリコン半導体チップ２３０の複数のボンディングパッド２３２が、それぞれプリント配線基板２００の複数のボンディングパッド２０４に、複数のボンディングワイヤ２３５によって接続されている。
【０１３９】
半導体装置５００、シリコン半導体チップ２３０、その他の表面実装型素子、ボンディングワイヤ２２５、２３５が、封止用硬化樹脂２４０で封止されている。
【０１４０】
第８実施例では、半導体装置５００として第１実施例から第７実施例までのいずれかの実施例による半導体装置を用いているため、半導体装置５００の小型化を図ることができる。さらに、ボンディング時における半導体装置５００の損傷を抑制することができる。これにより、信頼性の高いパワーアンプモジュールが提供される
【０１４１】
上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【符号の説明】
【０１４２】
４０  基板
４１  ヘテロバイポーラトランジスタ（ＨＢＴ）
４２  保護回路
４３、４４  バイアホール
４５  裏面電極
４７  ダイオード
７０  コレクタ電極
７１  ベース電極
７２  エミッタ電極
７３、７４  バイアホール用接続パッド
８０  カソード電極
８１  アノード電極
８３  庇状の部分
１０１  バッファ層
１０２  サブコレクタ層
１０３  コレクタ層
１０４  ベース層
１０５  エミッタ層
１０６、１０７  コンタクト層
１０８  素子分離領域
１０９  層間絶縁膜
１１０  開口
１１１  配線
１１２、１１３  層間絶縁膜
１２０  ボンディングパッド用の第１金属膜
１２１  保護膜
１２２  ボンディングパッド用の開口
１２７  めっき用の種電極層
１３０  ボンディングパッド用の第２金属膜
１３０Ａ  下側金属膜
１３０Ｂ  上側金属膜
１３１  ボンディングパッド用の第３金属膜
１３２  ボンディングパッド用の第４金属膜
１４０  ボンディングパッド
１４３  比較例による半導体装置のボンディングパッド
１５０  エミッタ領域
１６０  レジスト膜
１６１  開口
１６３  レジスト膜
１６４  開口
１６６  ワックス
１６７  サファイア基板
１７０  レジスト膜
１７１、１７２  開口
２００  プリント配線基板
２０１、２０２  ダイパッド
２０３、２０４  ボンディングパッド
２２１  導電性接着剤
２２５  ボンディングワイヤ
２３０  シリコン半導体チップ
２３１  導電性接着剤
２３２  ボンディングパッド
２３５  ボンディングワイヤ
２４０  封止用硬化樹脂
５００  半導体装置
５０１  信号入力用のボンディングパッド
５０２  初段のＨＢＴ
５０３、５０４  バイアス回路
５０５  ボンディングワイヤ
５０６  金属ボール
５１０  キャピラリ
５１１  第３金属膜に加わる応力の分布を示す曲線
５１２  保護回路に加わる応力の分布を示す曲線
５２０  入力整合回路
５２１  入力端子
５２２  信号出力用のボンディングパッド
５２３  ボンディングワイヤ
５４０  出力整合回路
５４１  信号入力用のボンディングパッド
５４２  出力端子
【図１】
2018186144.tif 000003
【図２】
2018186144.tif 000004
【図３】
2018186144.tif 000005
【図４】
2018186144.tif 000006
【図５】
2018186144.tif 000007
【図６】
2018186144.tif 000008
【図７】
2018186144.tif 000009
【図８】
2018186144.tif 000010
【図９】
2018186144.tif 000011
【図１０】
2018186144.tif 000012
【図１１】
2018186144.tif 000013
【図１２】
2018186144.tif 000014
【図１３】
2018186144.tif 000015
【図１４】
2018186144.tif 000016
【図１５】
2018186144.tif 000017
【図１６】
2018186144.tif 000018
【図１７】
2018186144.tif 000019
【図１８】
2018186144.tif 000020
【図１９】
2018186144.tif 000021
【図２０】
2018186144.tif 000022
【図２１】
2018186144.tif 000023
【図２２】
2018186144.tif 000024
【図２３】
2018186144.tif 000025
【図２４】
2018186144.tif 000026
【図２５】
2018186144.tif 000027
【図２６】
2018186144.tif 000028
【図２７】
2018186144.tif 000029
【図２８】
2018186144.tif 000030
【図２９】
2018186144.tif 000031
【図３０】
2018186144.tif 000032
【図３１】
2018186144.tif 000033
【図３２】
2018186144.tif 000034
【図３３】
2018186144.tif 000035
【図３４】
2018186144.tif 000036
【図３５】
2018186144.tif 000037
【図３６】
2018186144.tif 000038
【図３７】
2018186144.tif 000039
【手続補正書】
【提出日】平成29年11月28日(2017.11.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
化合物半導体からなる基板の上に形成された回路素子と、
前記回路素子の上に、前記回路素子と少なくとも部分的に重なるように配置されたボンディングパッドと
を有し、
前記ボンディングパッドは、第１金属膜、及び前記第１金属膜の上に形成された第２金属膜を含み、前記第２金属膜の金属材料のヤング率が、前記第１金属膜の金属材料のヤング率より大きい半導体装置。
【請求項２】
前記ボンディングパッドは、前記第２金属膜の上に形成された第３金属膜をさらに含み、前記第３金属膜は前記第１金属膜と同一の金属材料で形成されている請求項１に記載の半導体装置。
【請求項３】
前記第１金属膜及び前記第３金属膜がＡｕで形成されており、前記第２金属膜がＣｕ、Ｎｉ、及びＭｏからなる群より選択された少なくとも１つの金属材料からなる層を含む請求項２に記載の半導体装置。
【請求項４】
前記第２金属膜が、Ｃｕ、Ｎｉ、及びＭｏからなる群より選択された少なくとも２つの金属材料からなる２層を含む請求項３に記載の半導体装置。
【請求項５】
前記第１金属膜の上に、さらに保護膜を有し、
前記保護膜は、平面視において前記第１金属膜の内側に配置された開口を有し、
前記第２金属膜及び前記第３金属膜は、平面視において前記開口の内側に配置されている請求項２に記載の半導体装置。
【請求項６】
前記第１金属膜の上に、さらに保護膜を有し、
前記保護膜は、平面視において前記第１金属膜の内側に配置された開口を有し、
前記第２金属膜及び前記第３金属膜は、平面視において前記開口の内側に配置されている請求項３に記載の半導体装置。
【請求項７】
前記第１金属膜の上に、さらに保護膜を有し、
前記保護膜は、平面視において前記第１金属膜の内側に配置された開口を有し、
前記第２金属膜及び前記第３金属膜は、平面視において前記開口の内側に配置されている請求項４に記載の半導体装置。
【請求項８】
前記開口の内側の前記第１金属膜の上面のうち前記第２金属膜で覆われていない領域、前記第２金属膜の側面、及び前記第３金属膜の側面と上面とを覆い、前記第１金属膜と同一の金属材料で形成された第４金属膜を、さらに有する請求項５に記載の半導体装置。
【請求項９】
前記開口の内側の前記第１金属膜の上面のうち前記第２金属膜で覆われていない領域、前記第２金属膜の側面、及び前記第３金属膜の側面と上面とを覆い、前記第１金属膜と同一の金属材料で形成された第４金属膜を、さらに有する請求項６に記載の半導体装置。
【請求項１０】
前記開口の内側の前記第１金属膜の上面のうち前記第２金属膜で覆われていない領域、前記第２金属膜の側面、及び前記第３金属膜の側面と上面とを覆い、前記第１金属膜と同一の金属材料で形成された第４金属膜を、さらに有する請求項７に記載の半導体装置。
【請求項１１】
前記基板の化合物半導体は閃亜鉛鉱型結晶構造を持ち、前記基板の上面は（１００）面からのオフ角が４°以下の面であり、
前記回路素子が、ヘテロバイポーラトランジスタ、電界効果トランジスタ、ダイオード、コンデンサ、及び抵抗素子からなる群より選択された１つの素子である請求項１に記載の半導体装置。
【請求項１２】
前記基板の化合物半導体は閃亜鉛鉱型結晶構造を持ち、前記基板の上面は（１００）面からのオフ角が４°以下の面であり、
前記回路素子が、ヘテロバイポーラトランジスタ、電界効果トランジスタ、ダイオード、コンデンサ、及び抵抗素子からなる群より選択された１つの素子である請求項２に記載の半導体装置。
【請求項１３】
前記基板の化合物半導体は閃亜鉛鉱型結晶構造を持ち、前記基板の上面は（１００）面からのオフ角が４°以下の面であり、
前記回路素子が、ヘテロバイポーラトランジスタ、電界効果トランジスタ、ダイオード、コンデンサ、及び抵抗素子からなる群より選択された１つの素子である請求項３に記載の半導体装置。
【請求項１４】
前記回路素子が、前記基板からエピタキシャル成長した半導体層からなるメサ構造を含み、前記メサ構造の上面の平面形状が、［０１−１］方向に平行な辺と［０１１］方向に平行な辺とを含む長方形または正方形であり、［０１１］方向に平行な辺が［０１−１］方向に平行な辺より短い請求項１１に記載の半導体装置。
【請求項１５】
前記回路素子が、前記基板からエピタキシャル成長した半導体層からなるメサ構造を含み、前記メサ構造の上面の平面形状が、［０１−１］方向に平行な辺と［０１１］方向に平行な辺とを含む長方形または正方形であり、［０１１］方向に平行な辺が［０１−１］方向に平行な辺より短い請求項１２に記載の半導体装置。
【請求項１６】
前記回路素子が、前記基板からエピタキシャル成長した半導体層からなるメサ構造を含み、前記メサ構造の上面の平面形状が、［００１］方向に平行な辺及び［０１０］方向に平行な辺を含む多角形である請求項１１に記載の半導体装置。
【請求項１７】
前記回路素子が、前記基板からエピタキシャル成長した半導体層からなるメサ構造を含み、前記メサ構造の上面の平面形状が、［００１］方向に平行な辺及び［０１０］方向に平行な辺を含む多角形である請求項１２に記載の半導体装置。
【請求項１８】
前記メサ構造の上面の平面形状が、さらに、［０１−１］方向に平行な辺を含む平行六角形である請求項１６に記載の半導体装置。
【請求項１９】
前記メサ構造の上面の平面形状が、さらに、［０１−１］方向に平行な辺を含む平行六角形である請求項１７に記載の半導体装置。
【請求項２０】
化合物半導体からなる基板の上に形成されたヘテロバイポーラトランジスタを含むパワーアンプ回路、前記ヘテロバイポーラトランジスタのエミッタ−コレクタ間に接続された保護回路、及び前記パワーアンプ回路の出力端子となるボンディングパッドを含み、前記パワーアンプ回路及び前記保護回路を構成する少なくとも１つの回路素子と前記ボンディングパッドとが部分的に重なるように配置され、前記ボンディングパッドは、第１金属膜と第２金属膜との少なくとも２層を含み、前記第２金属膜の金属材料のヤング率が、前記第１金属膜の金属材料のヤング率より大きい半導体装置と、
前記半導体装置を実装するプリント配線基板と、
前記ボンディングパッドにボンディングされ、前記ボンディングパッドを前記プリント配線基板の配線に接続するボンディングワイヤと
を有するパワーアンプモジュール。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明の第１の観点による半導体装置は、
化合物半導体からなる基板の上に形成された回路素子と、
前記回路素子の上に、前記回路素子と少なくとも部分的に重なるように配置されたボンディングパッドと
を有し、
前記ボンディングパッドは、第１金属膜、及び前記第１金属膜の上に形成された第２金属膜を含み、前記第２金属膜の金属材料のヤング率が、前記第１金属膜の金属材料のヤング率より大きい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
本発明の第５から第７までの観点による半導体装置は、第２から第４までの観点による半導体装置の構成に加えて、
前記第１金属膜の上に、さらに保護膜を有し、
前記保護膜は、平面視において前記第１金属膜の内側に配置された開口を有し、
前記第２金属膜及び前記第３金属膜は、平面視において前記開口の内側に配置されているという特徴を有する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
本発明の第８から第１０までの観点による半導体装置は、第５から第７までの観点による半導体装置の構成に加えて、
前記開口の内側の前記第１金属膜の上面のうち前記第２金属膜で覆われていない領域、前記第２金属膜の側面、及び前記第３金属膜の側面と上面とを覆い、前記第１金属膜と同一の金属材料で形成された第４金属膜を、さらに有する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
本発明の第１１から第１３までの観点による半導体装置は、第１から第３までの観点による半導体装置の構成に加えて、
前記基板の化合物半導体は閃亜鉛鉱型結晶構造を持ち、前記基板の上面は（１００）面からのオフ角が４°以下の面であり、
前記回路素子が、ヘテロバイポーラトランジスタ、電界効果トランジスタ、ダイオード、コンデンサ、及び抵抗素子からなる群より選択された１つの素子であるという特徴を有する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
本発明の第１４及び第１５の観点による半導体装置は、第１１及び第１２の観点による半導体装置の構成に加えて、
前記回路素子が、前記基板からエピタキシャル成長した半導体層からなるメサ構造を含み、前記メサ構造の上面の平面形状が、［０１−１］方向に平行な辺と［０１１］方向に平行な辺とを含む長方形または正方形であり、［０１１］方向に平行な辺が［０１−１］方向に平行な辺より短い特徴を有する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
本発明の第１６及び第１７の観点による半導体装置は、第１１及び第１２の観点による半導体装置の構成に加えて、
前記回路素子が、前記基板からエピタキシャル成長した半導体層からなるメサ構造を含み、前記メサ構造の上面の平面形状が、［００１］方向に平行な辺及び［０１０］方向に平行な辺を含む多角形である特徴を有する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
本発明の第１８及び第１９の観点による半導体装置は、第１６及び第１７の観点による半導体装置の構成に加えて、
前記メサ構造の上面の平面形状が、さらに、［０１−１］方向に平行な辺を含む平行六角形である特徴を有する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
本発明の第２０の観点によるパワーアンプモジュールは、
化合物半導体からなる基板の上に形成されたヘテロバイポーラトランジスタを含むパワーアンプ回路、前記ヘテロバイポーラトランジスタのエミッタ−コレクタ間に接続された保護回路、及び前記パワーアンプ回路の出力端子となるボンディングパッドを含み、前記パワーアンプ回路及び前記保護回路を構成する少なくとも１つの回路素子と前記ボンディングパッドとが部分的に重なるように配置され、前記ボンディングパッドは、第１金属膜と第２金属膜との少なくとも２層を含み、前記第２金属膜の金属材料のヤング率が、前記第１金属膜の金属材料のヤング率より大きい半導体装置と、
前記半導体装置を実装するプリント配線基板と、
前記ボンディングパッドにボンディングされ、前記ボンディングパッドを前記プリント配線基板の配線に接続するボンディングワイヤと
を有する。
【手続補正書】
【提出日】平成30年3月16日(2018.3.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００８８
【補正方法】変更
【補正の内容】
【００８８】
図１７Ａ及び図１７Ｂに示すように、層間絶縁膜１０９の上に複数の配線１１１を形成する。配線１１１は、例えばＡｕで形成され、その厚さは１μｍである。配線１１１の形成には、フォトリソグラフィ、蒸着及びリフトオフ法を適用することができる。１つの配線１１１は、エミッタ電極７２とバイアホール用接続パッド７３とを接続する。他の１つの配線１１１は、１つのダイオード４７のカソード電極８０とバイアホール用接続パッド７４とを接続する。他の１つの配線１１１は、ダイオード４７のアノード電極８１と、それに隣り合うダイオード４７のカソード電極８０とを接続する。さらに、ベース電極７１及びコレクタ電極７０にも、それぞれ配線１１１が接続される。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１３１
【補正方法】変更
【補正の内容】
【０１３１】
図３６Ａは、第７実施例による半導体装置の１つのダイオード４７の平面図である。第６実施例では、エミッタ層１０５の平面形状が平行六角形（図３５Ａ）であったが、第７実施例では、［０１０］方向と平行な辺及び［００１］方向と平行な辺とを持つ正方形である。