(57)【要約】【課題】自己診断機能を備えるセンサシステムを提供する。【解決手段】主信号（Ｓｍａｉｎ）とエラー信号（Ｓｅｒｒｏｒ）とを提供するためのセンサシステム（１００）は、センサ信号（ＳＳ）を提供するように構成されたセンサユニット（１１０）と、第２の信号（Ｓｘ）を受信し、該第２の信号（Ｓｘ）に対して第１の演算を行って、第１の処理済み信号（ＰＳ１）を提供するための第１の信号プロセッサ（１２０）と、第１の処理済み信号（ＰＳ１）を受信し、第１の演算の逆の第２の演算を行って、第２の処理済み信号（ＰＳ２）を提供するための第２の信号プロセッサ（１３０）と、第２の信号（Ｓｘ）及び第２の処理済み信号（ＰＳ２）を受信し、第２の信号（Ｓｘ）が、第２の処理済み信号（ＰＳ２）と予め定義された許容差内で一致するかを評価し、該エラー信号（Ｓｅｒｒｏｒ）を提供するための評価ユニット（１４０）とを備える。【選択図】図１
2018116051.tif 000002
【特許請求の範囲】
【請求項１】
センサシステム（１００；２００；３００；４００；５００；６００；７００；８００）であって、検知される物理信号を示す主信号（Ｓｍａｉｎ）と、前記センサシステムの一部の不具合を示すエラー信号（Ｓｅｒｒｏｒ）とを提供し、
−センサ信号（ＳＳ）を提供するように構成されたセンサユニット（１１０；２１０；３１０；４１０；５１０；６１０；７１０；８１０）と、
−前記センサユニットの下流に配置され、センサ信号（ＳＳ）と等しいかまたはそれから導き出された第２の信号（Ｓｘ）を受信するように適合され、前記第２の信号（Ｓｘ）に対して第１の演算または第１のセットの演算を行って、第１の処理済み信号（ＰＳ１）を提供するように適合された第１の信号プロセッサ（１２０；２２１；３２０；４２２；５２２；６２０；７２０；８２０）と、
−前記第１の処理済み信号（ＰＳ１）を受信し、前記第１の処理済みセンサ信号（ＰＳ１）に対して第２の演算または第２のセットの演算を行って、第２の処理済み信号（ＰＳ２）を提供するように適合された第２の信号プロセッサ（１３０；２３１；３３０；４３２；５３２；６３０；７３０；８３０）であって、前記第２の演算または第２のセットの演算が、前記第１の演算または前記第１のセットの演算の逆である、第２の信号プロセッサと、
−前記第２の信号（Ｓｘ）または前記第２の信号（Ｓｘ）の遅延バージョン（Ｓｘ’）を受信し、前記第２の処理済み信号（ＰＳ２）を受信するように適合され、前記第２の信号（Ｓｘ）またはその遅延バージョン（Ｓｘ’）が、前記第２の処理済み信号（ＰＳ２）と予め定義された許容差内で一致するかどうかを評価するように適合され、前記評価の結果に対応するエラー信号（Ｓｅｒｒｏｒ）を提供するように適合された、評価ユニット（１４０；２４０；３４０；４４０；５４０；６４０；７４０；８４０）と、を備え、
前記第２の信号プロセッサ（１３０；２３１；３３０；４３２；５３２；６３０；７３０；８３０）が、前記第１の信号処理ユニット（ＳＰＵ１）に比べて、より遅い、より精密でない、より多くのノイズを有するかまたは生成する、より少ないスペースを占有する、より少ない電力を損失する、からなる群から選択される少なくとも１つの特性を有する、センサシステム。
【請求項２】
前記第１の信号プロセッサが、アナログ・デジタル変換器を備えるかもしくはそれで構成され、前記第２の信号プロセッサが、デジタル・アナログ変換器を備えるかもしくはそれで構成され、
かつ／あるいは、前記第１の信号プロセッサが、時間積分器を備えるかもしくはそれで構成され、前記第２の信号プロセッサが、時間微分器を備えるかもしくはそれで構成されるか、またはその逆であり、
かつ／あるいは、前記第１の信号プロセッサが、乗算器を備えるかもしくはそれで構成され、前記第２の信号プロセッサが、除算器を備えるかもしくはそれで構成されるか、またはその逆であり、
かつ／あるいは、前記第１の信号プロセッサが、変調器を備えるかもしくはそれで構成され、前記第２の信号プロセッサが、復調器を備えるかもしくはそれで構成されるか、またはその逆であり、
かつ／あるいは、前記第１の信号プロセッサが、増幅器を備えるかもしくはそれで構成され、前記第２の信号プロセッサが、減衰器を備えるかもしくはそれで構成されるか、またはその逆であり、
かつ／あるいは、前記第１の信号プロセッサが、第１の周波数フィルタを備えるかもしくはそれで構成され、前記第２の信号プロセッサが、第２の周波数フィルタを備えるかもしくはそれで構成され、前記第１の周波数フィルタの逆であり、
かつ／あるいは、それぞれ、前記第１の信号プロセッサが、二乗関数、角度測定関数（ｇｏｎｉｏｍｅｔｒｉｃ  ｆｕｎｃｔｉｏｎ）、指数関数からなる群から選択される第１の数学関数（ｆ）を行うように適合され、前記第２の信号プロセッサが、平方根関数、角度測定関数、対数関数からなる群から選択される第２の数学関数（ｇ）を行うように適合されるか、またはその逆である、請求項１に記載のセンサシステム（１００；２００；３００；４００；５００；６００；７００；８００）。
【請求項３】
前記センサユニット（１１０；２１０；３１０；４１０；６１０；７１０；８１０）と、前記第１の信号プロセッサ（１２０；２２１；３２０；４２２；６２０；７２０；８２０）と、前記第２の信号プロセッサ（１３０；２３１；３３０；４３２；６３０；７３０；８３０）と、前記評価ユニット（１４０；２４０；３４０；４４０；６４０；７４０；８４０）とが、単一の基板上に実装された、請求項１または２に記載のセンサシステム（１００；２００；３００；４００；６００；７００；８００）。
【請求項４】
前記基板が、ＣＭＯＳ基板である、請求項３に記載のセンサシステム（１００；２００；３００；４００；６００；７００；８００）。
【請求項５】
前記第１の信号プロセッサ（１２０；２２１；３２０；６２０；７２０；８２０）の入力部が、前記センサユニット（１１０；２１０；３１０；６１０；７１０；８１０）の出力部に直接接続され、前記第２の信号（Ｓｘ）が、前記センサ信号（ＳＳ）と等しい、請求項１〜４のいずれかに記載のセンサシステム（１００；２００；３００；６００；７００；８００）。
【請求項６】
前記第１の信号プロセッサ（２２０；３２０；４２０、５２０）が、アナログ信号プロセッサを主として含み、前記第２の信号プロセッサ（２３０；３３０；４３２；５３０）が、アナログ信号プロセッサを主として含むか、
または、前記第１の信号プロセッサ（６２０）が、アナログ信号プロセッサを主として含み、前記第２の信号プロセッサ（６３０）が、デジタル信号プロセッサを主として含むか、
または、前記第１の信号プロセッサ（８２０）が、デジタル信号プロセッサを主として含み、前記第２の信号プロセッサ（８３０）が、アナログ信号プロセッサを主として含むか、
または、前記第１の信号プロセッサ（７２０）が、デジタル信号プロセッサを主として含み、前記第２の信号プロセッサ（７３０）が、デジタル信号プロセッサを主として含む、請求項１〜５のいずれかに記載のセンサシステム。
【請求項７】
前記第１の信号プロセッサ（１２０；２２０；３２０；４２０、５２０）が、アナログ回路であり、前記第２の信号プロセッサ（１３０；２３０；３３０；４３２；５３０）が、アナログ回路であり、これらの回路の各々が、加算器、減算器、アナログ増幅器、ＡＤＣ、ＤＡＣ、アナログフィルタ、遅延、サンプルホールド回路からなる群から選択されるコンポーネントまたは機能ブロックのみを備える、請求項１〜６のいずれかに記載のセンサシステム（１００；２００；３００；４００；５００）。
【請求項８】
前記第１の信号プロセッサが、アナログ・デジタル変換器（３２２；４２２；５２２；６２２；７２２；８２２）を備え、前記第２の信号プロセッサが、デジタル・アナログ変換器（３３２；４３２；５３２；６３２；７３２；８３２）を備える、請求項１〜７のいずれかに記載のセンサシステム（３００；４００；５００；６００；７００；８００）。
【請求項９】
前記第１の信号プロセッサ（６２０）が、アナログ回路（６２１）に続いてアナログ・デジタル変換器（６２２）を包含し、前記第２の信号プロセッサ（６３０）が、デジタル回路（６３１）に続いてデジタル・アナログ変換器（６３２）を包含する、請求項１〜６のいずれかに記載のセンサシステム（６００）。
【請求項１０】
前記デジタル・アナログ変換器（６３２）が、前記アナログ・デジタル変換器（６２２）に比べて、より低い分解能及び／またはより低い速度を有する、請求項９に記載のセンサシステム（６００）。
【請求項１１】
前記評価ユニットが、前記第２の信号（Ｓｘ）を第１のサンプル（Ｓ１）としてサンプリングして保持するように構成された第１のサンプルホールド回路（ＳＨ１）と、前記第２の処理済み信号（ＰＳ２）を第２のサンプル（Ｓ２）としてサンプリングして保持するように構成された第２のサンプルホールド回路（ＳＨ２）とを備え、
前記評価ユニットが、前記第１のサンプル（Ｓ１）が前記第２のサンプル（Ｓ２）から予め定義された許容偏差を超えて外れているかどうかを比較するように適合された比較器回路をさらに備え、
前記評価ユニットが、前記第１のサンプル（Ｓ１）が前記第２のサンプル（Ｓ２）から前記予め定義された許容偏差を超えて外れていることがわかった場合に、故障状態を示すための前記エラー信号（Ｓｅｒｒｏｒ）を提供するように構成された、請求項１〜１０のいずれかに記載のセンサシステム。
【請求項１２】
タイマまたは計数器をさらに備え、
前記評価ユニットが、遅延させた第１のサンプル（ＤＳ１）を得るために、予め定義された遅延だけ前記第１のサンプル（Ｓ１）を遅延させるようにさらに適合され、前記予め定義された遅延（ΔＴ）が、前記第１の信号プロセッサの第１の処理時間（ΔＴ１）と、前記第２の信号プロセッサの第２の処理時間（ΔＴ２）と、任意に前記アナログ・デジタル変換器（ＡＤＣ）の第３の処理時間（ΔＴ３）と、任意に前記デジタル・アナログ変換器（ＤＡＣ）の第４の処理時間（ΔＴ４）との総和に対応し、
前記比較器回路が、前記遅延された第１のサンプル（ＤＳ１）が、前記第２のサンプル（Ｓ２）から予め定義された許容偏差を超えて外れているかを比較するように適合された、請求項１１に記載のセンサシステム。
【請求項１３】
前記主信号及び前記エラー信号を受信するように適合されたプログラム可能なプロセッサをさらに備え、
通信バスに接続可能なバストランシーバをさらに備え、
前記プログラム可能なプロセッサが、前記エラー信号が故障状態を示したときに、前記通信バスを経由してエラーメッセージを通信するようにプログラムされる、請求項１〜１２のいずれかに記載のセンサシステム。
【請求項１４】
−前記センサユニットが、ホール素子と、バイアス回路と、読み出し回路とを備え、前記読み出し回路が、前記センサ信号（ＳＳ）を提供するように構成されるか、または、
−前記センサユニットが、スピニングカレント法を適用することが可能であるホール素子とバイアス及び読み出し回路とを備え、前記バイアス及び読み出し回路が、前記センサ信号（ＳＳ）を提供するように構成されるか、または、
−前記センサユニットが、ホイートストーンブリッジと、バイアス回路と、読み出し回路とを備え、前記読み出し回路が、前記センサ信号（ＳＳ）を提供するように構成される、請求項１〜１３のいずれかに記載のセンサシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概してセンサの分野に関し、特に自己診断または自己検査能力を有する半導体センサに関する。
【背景技術】
【０００２】
電子部品は、娯楽目的（例えば、音楽等）、または補助機能（例えば、電動ミラーまたはパーキング補助）のみならず、自動車用途で多用されており、電子センサもまた、操舵補助、エンジン制御、及び他の安全に関する機能のために用いられている。明らかに、そのような機能のための信頼性及びシステム可用性の点での要求は増大し続けており、安全基準（例えば、ＳＩＬ規格等）が策定されているが、一方で同時に、コストへの圧迫は依然として高い。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２０１２／０７４９７２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えばＡＳＩＬ規格（「自動車安全度水準（Ａｕｔｏｍｏｔｉｖｅ  ｓａｆｅｔｙ  ｉｎｔｅｇｒｉｔｙ  ｌｅｖｅｌ）」）等の安全基準または自動車分野における他の安全基準を満たすために、組み込み自己検査を含む対応する自己検査を実行して、始動時のみならず通常動作中に用い、加えて自動監視構造または相当する冗長機能ブロック及び／または信号経路を実装して用いることが望ましい。
【０００５】
従来のセンサシステム、特に磁気センサシステムは、単一チャネルのアナログ主信号経路を用いる。他の従来の解決策は、ＡＳＩＬ要件を満たすために、２つの同一のセンサ及び処理経路を用いる。明らかに、そのような解決策の大きな欠点は、１つのみならず２つのセンサ及び処理回路を設けるためのコストが、その分倍増することである。
【０００６】
特許文献１は、モノリシック集積回路センサシステムを開示しており、このセンサシステムは、半導体チップ上に第１のセンサ信号のための第１の信号経路を有する第１のセンサデバイスと、半導体チップ上に第２のセンサ信号のための第２の信号経路を有する第２のセンサデバイスとを備え、第２の信号経路が、第１の信号経路とは別個であり、第１の信号経路からの信号と第２の信号経路からの信号との比較が、センサシステム自己検査を提供する。
【０００７】
改善または代替の余地が常にある。
【０００８】
本発明の目的は、自己診断機能を備えるセンサシステムまたはセンサデバイスを提供することである。
【０００９】
本発明の特定の実施形態の目的は、デバイスの通常動作中に故障状態を検出することが可能であるようなシステムまたはデバイスを提供することである。
【００１０】
本発明の特定の実施形態の目的は、検出された故障状態をネットワーク上で報告することがさらに可能であるようなシステムまたはデバイスを提供することである。
【課題を解決するための手段】
【００１１】
これら及び他の目的は、本発明の実施形態による方法及び回路によって達成される。
【００１２】
第１の態様によれば、本発明は、検知される物理信号を示す主信号と、センサシステムの一部の不具合を示すエラー信号とを提供するためのセンサシステムを提供し、センサシステムは、センサ信号を提供するように構成されたセンサユニットと、センサユニットの下流に配置され、センサ信号と等しいかまたはそれから導き出された第２の信号を受信するように適合され、該第２の信号に対して第１の演算または第１のセットの演算を行って、第１の処理済み信号を提供するように適合された第１の信号プロセッサと、第１の処理済み信号を受信し、第１の処理済みセンサ信号に対して第２の演算または第２のセットの演算を行って、第２の処理済み信号を提供するように適合された第２の信号プロセッサであって、第２の演算または第２のセットの演算が、第１の演算または第１のセットの演算の逆である、第２の信号プロセッサと、第２の信号または第２の信号の遅延バージョンを受信し、第２の処理済み信号を受信するように適合され、第２の信号またはその遅延バージョンが、第２の処理済み信号と予め定義された許容差内で一致するかどうかを評価するように適合され、評価の結果に対応するエラー信号を提供するように適合された、評価ユニットと、を備える。
【００１３】
第２の信号プロセッサは、第１の信号処理ユニットに比べて、より遅い、より精密でない、より多くのノイズを有するかまたは生成する、より少ないスペースを占有する、より少ない電力を損失する、からなる群から選択される少なくとも１つの特性を有する。
【００１４】
予め定義された第１の関数は、単一の演算（例えば、増幅）で構成され得るか、または一連の演算（例えば、オフセット電圧、増幅、及びＡＤＣ）を含み得る。
【００１５】
一実施形態では、第１の信号プロセッサは、アナログ・デジタル変換器を備えるかまたはそれで構成され、第２の信号プロセッサは、デジタル・アナログ変換器を備えるかまたはそれで構成される。
【００１６】
一実施形態では、第１の信号プロセッサは、時間積分器を備えるかもしくはそれで構成され、第２の信号プロセッサは、時間微分器を備えるかもしくはそれで構成されるか、またはその逆である。
【００１７】
一実施形態では、第１の信号プロセッサは、乗算器を備えるかもしくはそれで構成され、第２の信号プロセッサは、除算器を備えるかもしくはそれで構成されるか、またはその逆である。
【００１８】
一実施形態では、第１の信号プロセッサは、変調器を備えるかもしくはそれで構成され、第２の信号プロセッサは、復調器を備えるかもしくはそれで構成されるか、またはその逆である。
【００１９】
一実施形態では、第１の信号プロセッサは、増幅器を備えるかもしくはそれで構成され、第２の信号プロセッサは、減衰器を備えるかもしくはそれで構成されるか、またはその逆である。
【００２０】
一実施形態では、第１の信号プロセッサは、第１の周波数フィルタを備えるかまたはそれで構成され、第２の信号プロセッサは、第２の周波数フィルタを備えるかまたはそれで構成され、第１の周波数フィルタの逆である。
【００２１】
一実施形態では、それぞれ、第１の信号プロセッサは、二乗関数、角度測定関数（ｇｏｎｉｏｍｅｔｒｉｃ  ｆｕｎｃｔｉｏｎ）、指数関数からなる群から選択される第１の数学関数（ｆ）を行うように適合され、第２の信号プロセッサは、平方根関数、角度測定関数、対数関数からなる群から選択される第２の数学関数（ｇ）を行うように適合されるか、またはその逆である。
【００２２】
これらの関数及び／または逆関数のいずれかは、アナログ領域に、またはデジタル領域に実装され得る。デジタル領域に実装されると、これらは、全面的にハードウェアに、または一部がハードウェアかつ一部がソフトウェアに、もしくは完全にソフトウェアに実装され得る。
【００２３】
一実施形態では、第２の信号プロセッサは、第１の信号プロセッサより少なくとも３ｄＢ、または少なくとも６ｄＢ、または少なくとも９ｄＢ、または少なくとも１２ｄＢ低い信号対雑音比を有する。
【００２４】
一実施形態では、第２の信号プロセッサは、第１の信号プロセッサによって占有されたスペースの５０％未満または２５％未満を占有する。
【００２５】
一実施形態では、第２の信号プロセッサは、第１の信号プロセッサに比べて５０％未満または２５％未満のエネルギまたはパワーを消費する。
【００２６】
一実施形態では、第２の信号プロセッサは、第１の信号プロセッサより少なくとも２．０倍、または少なくとも４．０倍小さい。
【００２７】
一実施形態では、センサユニットと、第１の信号プロセッサと、第２の信号プロセッサと、評価ユニットとは、単一の基板上に実装される。
【００２８】
一実施形態では、基板は、ＣＭＯＳ基板である。
【００２９】
一実施形態では、第１の信号プロセッサの入力部は、センサユニットの出力部に直接接続され、第２の信号は、センサ信号と等しい。
【００３０】
一実施形態では、第１の信号プロセッサは、アナログ信号プロセッサを主として含むかまたはアナログ信号プロセッサであり、第２の信号プロセッサは、アナログ信号プロセッサを主として含むかまたはアナログ信号プロセッサである。
【００３１】
一実施形態では、第１の信号プロセッサは、アナログ信号プロセッサを主として含むかまたはアナログ信号プロセッサであり、第２の信号プロセッサは、デジタル信号プロセッサを主として含むかまたはデジタル信号プロセッサである。
【００３２】
一実施形態では、第１の信号プロセッサは、デジタル信号プロセッサを主として含むかまたはデジタル信号プロセッサであり、第２の信号プロセッサは、アナログ信号プロセッサを主として含むかまたはアナログ信号プロセッサである。
【００３３】
一実施形態では、第１の信号プロセッサは、デジタル信号プロセッサを主として含むかまたはデジタル信号プロセッサであり、第２の信号プロセッサは、デジタル信号プロセッサを主として含むかまたはデジタル信号プロセッサである。
【００３４】
「アナログ信号プロセッサ」が意味するものは、「定義セクション」に書かれている。
【００３５】
順方向または逆方向経路のためのアナログ回路を、他の経路内のデジタル回路と組み合わせて用いることは有利であるが、それは、このことがより高い故障検出の機会を提供し得るためである。
【００３６】
順方向及び逆方向経路の両方でデジタル回路を用いる場合、異なるアルゴリズムを用いるか、または、ハードウェア割込みもしくはタイマ割込みを用いることに代えてポーリング等の異なるソフトウェア技法を用いるか、または第１のオペレーティングシステムもしくはスケジューラを第１のデジタル回路で用い、かつ別のオペレーティングシステムもしくはスケジューラを第２のデジタル回路で用いることが有利である。いくつかの実施形態では、別のプロセッサコアを順方向及び逆方向経路で用いてもよく、例えば１６ビットのコアを順方向経路で、８ビットのコアを逆方向経路で用いてもよい。
【００３７】
一実施形態では、第１の信号プロセッサは、アナログ回路であり、第２の信号プロセッサもまたアナログ回路であり、これらの回路の各々が、加算器、減算器、アナログ増幅器、ＡＤＣ、ＤＡＣ、アナログフィルタ、遅延、サンプルホールド回路からなる群から選択されるコンポーネントまたは機能ブロックのみを備える。
【００３８】
一実施形態では、第１の信号プロセッサは、アナログ・デジタル変換器を備え、第２の信号プロセッサは、デジタル・アナログ変換器を備える。
【００３９】
一実施形態では、第１の信号プロセッサは、アナログ回路に続いてアナログ・デジタル変換器を包含し、第２の信号プロセッサは、デジタル回路に続いてデジタル・アナログ変換器を包含する。
【００４０】
これは、特に興味深い組み合わせであるが、それは、デジタル処理が、ノイズに対する感度が低く、より低い分解能または速度または精度等で動作するように容易に設計されることができるためである。
【００４１】
特定の一実施形態では、デジタル回路は、ルックアップテーブルを含み、第１の処理済み信号ＰＳ１は、インデックスとして用いられる。デジタル回路は、第１の処理済み信号ＰＳ１の全体より少ないビットをインデックスとして用い得る。代替的に、デジタル回路は、ルックアップテーブルから得られた２つの値の間に線形補間を適用し得る。
【００４２】
一実施形態では、デジタル・アナログ変換器は、アナログ・デジタル変換器に比べて、より低い分解能及び／またはより低い速度を有する。
【００４３】
ＤＡＣによって占有されるスペースは、ＡＤＣによって占有されるスペースよりも少ない場合があり、またはＤＡＣは、ノイズの影響をより受けやすい場合があるか、もしくはより高い量子化ノイズを有し、またはＤＡＣの分解能は、ＡＤＣのものよりも低い場合があり、例えば１ビット低いか、もしくは２ビット低いか、もしくは２ビットを超えて低い場合がある。
【００４４】
一実施形態では、評価ユニットは、第２の信号を第１のサンプルとしてサンプリングして保持するように構成された第１のサンプルホールド回路と、第２の処理済み信号を第２のサンプルとしてサンプリングして保持するように構成された第２のサンプルホールド回路とを備え、評価ユニットは、第１のサンプルが第２のサンプルから予め定義された許容偏差を超えて外れているかどうかを比較するように適合された比較器回路をさらに備え、評価ユニットは、第１のサンプルが第２のサンプルから予め定義された許容偏差を超えて外れていることがわかった場合に、故障状態を示すためのエラー信号を提供するように構成される。
【００４５】
一実施形態では、評価ユニットは、遅延させた第１のサンプルを得るために、予め定義された遅延だけ第１のサンプルを遅延させるようにさらに適合され、予め定義された遅延は、第１の信号プロセッサの第１の処理時間と、第２の信号プロセッサの第２の処理時間と、任意にアナログ・デジタル変換器の第３の処理時間と、任意にデジタル・アナログ変換器の第４の処理時間との総和に対応し、比較器回路は、遅延された第１のサンプルが、第２のサンプルから予め定義された許容偏差を超えて外れているかを比較するように適合される。
【００４６】
一実施形態では、センサシステムは、主信号及びエラー信号を受信するように適合されたプログラム可能なプロセッサをさらに備え、通信バスに接続可能なバストランシーバをさらに備え、プログラム可能なプロセッサは、エラー信号が故障状態を示したときに、通信バスを経由してエラーメッセージを通信するようにプログラムされる。
【００４７】
一実施形態では、センサユニットは、ホール素子と、バイアス回路と、読み出し回路とを備え、読み出しユニットは、センサ信号を提供するように構成される。
【００４８】
一実施形態では、センサユニットは、スピニングカレント法を適用することが可能であるホール素子とバイアス及び読み出し回路とを備え、バイアス及び読み出し回路は、センサ信号を提供するように構成される。
【００４９】
一実施形態では、センサユニットは、ホイートストーンブリッジと、バイアス回路と、読み出し回路とを備え、読み出し回路は、センサ信号を提供するように構成される。
【００５０】
本発明の特定かつ好ましい態様は、添付の独立請求項及び従属請求項において詳述される。従属請求項からの特徴は、特許請求の範囲に明示的に詳述されたとおりだけではなく、独立請求項の特徴と、また他の従属請求項の特徴と、適宜組み合わせられてもよい。
【００５１】
本発明のこれら及び他の態様は、以下に述べられる実施形態から明らかになり、それらを参照して説明される。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施形態によるセンサシステムのハイレベルブロック図を示す。
【図２】順方向データ経路内にアナログ信号プロセッサを有する、本発明による実施形態を示す。
【図３】順方向データ経路内にアナログ信号プロセッサを有する、本発明による実施形態を示す。
【図４】順方向データ経路内にアナログ信号プロセッサを有する、本発明による実施形態を示す。
【図５】順方向データ経路内にアナログ信号プロセッサを有する、本発明による実施形態を示す。
【図６】順方向データ経路内にアナログ信号プロセッサを有する、本発明による実施形態を示す。
【図７】順方向データ経路内にデジタル信号プロセッサを有する、本発明による実施形態を示す。
【図８】順方向データ経路内にデジタル信号プロセッサを有する、本発明による実施形態を示す。
【図９】（ａ）は、少なくとも１つのセンサ素子を備えるか、または図１〜図８のセンサシステムで用いられることができるようなセンサ構造を備える、センサユニットの概略図を示し、（ｂ）は、センサ素子と、該センサ素子をバイアスするためのバイアス回路と、該センサ素子からセンサ信号を得るための読み出し回路とを備えるセンサユニットの例を示し、（ｃ）は、ホールプレートと、いわゆる「スピニングカレント」法を用いてホールプレートをバイアスし読み出すための、スイッチを備えるバイアス・読み出し回路とを備えるセンサユニットの例を示し、（ｄ）は、ホイートストーンブリッジの形式の抵抗センサ構造と、ブリッジにバイアス電圧またはバイアス電流を印加するためのバイアス回路と、センサ構造からセンサ信号を得るための読み出し回路とを備えるセンサユニットを示す。
【発明を実施するための形態】
【００５３】
本発明は、特定の実施形態に関して、かつ一定の図面を参照して説明されるが、本発明はそれらに限定されず、特許請求の範囲によってのみ限定される。説明された図面は、単なる概略であり、非限定的である。図において、いくつかの要素のサイズは、例示を目的として誇張され、縮尺通りに描かれていない場合がある。寸法及び相対的寸法は、本発明の実施に対する実際の縮小に対応していない。
【００５４】
さらに、明細書及び特許請求の範囲における第１、第２等の用語は、類似する素子間で区別するために用いられ、必ずしも順序を時間的に、空間的に、ランク付けして、または任意の他の様式で説明するためには用いられない。そのように用いられた用語は、適切な状況下で互換性があり、本明細書で説明された本発明の実施形態は、本明細書で説明されるかまたは図示されたものとは異なる順序で作用させることが可能であることが理解される。
【００５５】
さらに、明細書及び特許請求の範囲における上部、下部等の用語は、説明を目的として用いられ、必ずしも相対位置を説明するために用いられない。そのように用いられた用語は、適切な状況下で互換性があり、本明細書で説明された本発明の実施形態は、本明細書で説明されるかまたは図示されたものとは異なる方向で作用させることが可能であることが理解される。
【００５６】
特許請求の範囲で用いられる用語「備える（ｃｏｍｐｒｉｓｉｎｇ）」は、それ以降に列記された手段に制限されるとして解釈されるべきではなく、他の要素またはステップを排除しないことに留意すべきである。そしてこれは、述べられた特徴、整数、ステップまたはコンポーネントの存在を言及されたように特定するものとして解釈されるべきであるが、１つ以上の他の特徴、整数、ステップまたはコンポーネント、もしくはそれらの群の存在または追加を除外しない。したがって、表現「手段Ａ及びＢを備えるデバイス」の範囲は、コンポーネントＡ及びＢのみからなるデバイスに限定されるべきではない。このことは、本発明に関して、デバイスの関連するコンポーネントがＡ及びＢだけであることを意味する。
【００５７】
本明細書全体を通して、「一実施形態（ｏｎｅ  ｅｍｂｏｄｉｍｅｎｔ）」または「一実施形態（ａｎ  ｅｍｂｏｄｉｍｅｎｔ）」に対する言及は、実施形態に関連付けて説明された特定の特徴、構造または特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体を通したさまざまな個所での文言「一実施形態では（ｉｎ  ｏｎｅ  ｅｍｂｏｄｉｍｅｎｔ）」または「一実施形態では（ｉｎ  ａｎ  ｅｍｂｏｄｉｍｅｎｔ）」の出現は、必ずしもすべてが同じ実施形態に言及しているわけではないが、そうである場合もある。さらに、特定の特徴、構造または特性は、当業者においては本開示から明らかであるように、１つ以上の実施形態において、任意の好適な方法で組み合わせられてもよい。
【００５８】
同様に、当然ながら、本発明の代表的な実施形態の説明においては、本発明のさまざまな特徴は、本開示を合理化し、さまざまな発明的態様のうちの１つ以上の理解を支援することを目的として、単一の実施形態、図面、またはその記載においてともにまとめられる場合がある。しかしながら、この開示方法は、クレームされた発明が、各請求項で明確に列挙されたよりも多くの特徴を必要とするという意図を反映するものとして理解されるべきではない。むしろ、以下に続くクレームが反映する場合、単一の前述の開示された実施形態のすべての特徴よりも少ない発明的態様が見いだされる。したがって、詳細な説明に続く特許請求の範囲は、ここでは明確にこの詳細な説明に組み入れられ、各請求項は、本発明の別個の実施形態として自立する。
【００５９】
さらに、本明細書で説明されるいくつかの実施形態は、他の実施形態に含まれるいくつかであるが他のものではない特徴を含むが、異なる実施形態の特徴の組み合わせは、当業者においては理解されるように、本発明の範囲内であり、異なる実施形態を形成することが意図される。例えば、以下の特許請求の範囲では、クレームされた実施形態のいずれかを、任意の組み合わせで用いることができる。
【００６０】
本明細書で提供された説明では、多数の特定的詳細が述べられている。しかしながら、本発明の実施形態は、これらの特定的詳細なしに実施され得ることが理解される。他の場合には、周知の方法、構造及び技法は、本説明の理解を不明瞭にしないために、詳細には示されていない。
【００６１】
本書では、用語「センサ」は、文脈によって、「センサシステム」または「センサデバイス」もしくは「センサユニット」を指し得る。
【００６２】
本書では、用語「センサユニット」は、「センサ素子」（例えば、ホール素子）または「センサ構造」（例えば、ホイートストーンブリッジ）を包含し、任意に「バイアス手段」を含み、かつ任意に「読み出し手段」もしくは読み出し手段の一部を含む（例えば、周知の「スピニングカレント法」を行うためであるが、必ずしも増幅器ではないスイッチを含む）サブ回路を指す。センサユニットは、増幅器を備え得る（通常は、センサユニットの出力が、ＡＤＣの入力部に直接接続されるような場合。代替的に、センサユニットは、増幅器を包含しない。
【００６３】
本書では、用語「センサシステム」は、さらに説明され図面に図示された機能性を有する１つ以上の集積半導体デバイスを指す。いくつかの実施形態では、「センサシステム」は、示されたかまたは説明されたような機能性を備え、単一の基板上に実装され、センサユニットを含み、かつ任意にさらなる機能ブロック、例えばトランシーバ（図示せず）を備える、単一のモノリシック半導体デバイスである。
【００６４】
本書では、用語「アナログ信号プロセッサ」は、「アナログ信号を受信及び／または処理するための、及び／または提供するための電子回路」、例えば以下のコンポーネントまたは機能ブロック、すなわち加算器、減算器、アナログ増幅器、及びＡＤＣ、ＤＡＣ、アナログマルチプレクサ、アナログフィルタ、遅延、サンプルホールド回路、チョッパ等のうちの１つ以上を備える回路を意味する。これは、これらの関数のうちのいくつかを実施するための、ステートマシン等のデジタルコンポーネント及び／またはタイマまたは計数器を含んでもよい。
【００６５】
本発明では、用語「信号処理ユニット」または「信号プロセッサ」は、同義語として用いられる。
【００６６】
本発明は、自動車用途に好適な半導体センサに関し、センサ、特に磁気センサ、例えば角度位置センサの通常動作中に動作可能な自己診断または自己検査能力を有するが、本発明はこれに限定されず、圧力センサ等の他のセンサもまた想定される。説明を簡易にするために、本発明は、主として少なくとも１つのホール素子を有するセンサに言及することによって説明される。
【００６７】
１つ以上の磁界成分を測定するための１つ以上のホール素子（例えば、基板に対して垂直な方向に向けられた磁界成分Ｂｚを測定するためのいわゆる「横型ホール素子」、または基板に対して平行な磁界成分を測定するためのいわゆる「縦型ホール素子」）を用いる磁気センサは、当技術分野において、それらを（例えば、励磁ノードに定電流または定電圧を印加することによって）バイアスし、それらを（例えば、２つの出力ノードにわたって差分信号を増幅することによって）読み出すための方法であるとして知られているが、バイアスまたは読み出し回路は、本発明の主な対象ではないため、本明細書で提案された発明的概念を不明瞭にしないために、ここではさらに詳細には説明されない。
【００６８】
背景セクションで説明されたように、コストを著しく増大させることなく、自己診断または自己検査能力を有するセンサに対する要望がある。
【００６９】
各々がセンサ及び処理回路を含む２つの同一の信号経路を有するセンサシステムまたはセンサデバイスの簡単明瞭な解決策は、当技術分野において知られているが、この解決策は経済的ではない。
【００７０】
背景セクションでさらに説明されたのは、２つの物理的に別個の信号経路を用いる解決策であり、第１の信号経路は、「主センサ」及び「第１の回路」を有する順方向経路（すなわち、センサ素子から出力部まで）であり、第２の信号経路もまた順方向経路であり、「第２のセンサ」及び「第２の回路」を有する。必ずしも第１の信号経路を複製するのではないとは言え、センサ素子及びバイアス手段ならびに読み出し手段を含む操作可能な第２の信号経路を設けることは、相当に大量のハードウェアの追加を必要とする。また、追加の切替手段またはマルチプレクサを中間に加えることによって、故障を検出する確率が確かに低くなり得るが、第２の経路において、または切替手段まもしくははマルチプレクサにおいて発生する付加的な故障の確立がさらに増大し得、これは望ましくない。
【００７１】
本発明は、根本的に異なる手法を提案し、以下の原理に基づく。
（ｉ）２つの順方向信号経路を設けることに代えて、本発明は、第１の順方向信号経路と第２の逆方向データ経路とを設け、第２のデータ経路は、第１のデータ経路の反対方向に向けられる。
（ｉｉ）第１の信号経路の下流位置における信号と、第２の信号経路の下流位置における信号とを比較することに代えて、本発明は、第１の信号経路内の上流位置における（任意に、純粋に遅延された）信号と、第２の信号経路内の下流位置における信号とを比較することを提案する。
（ｉｉｉ）第１の信号経路及び第２の信号経路に、より低い品質レベル（例えば、より低い分解能またはより低い速度もしくはより高いノイズ）ではあるが、同じかまたは同様の機能性を提供することに代えて、本発明は、第１の（順方向）信号経路内に第１の機能性を提供し、第２の（逆方向）信号経路内に第２の機能性を提供し、第２の機能性は、第１の機能性の逆である。
（ｉｖ）提案された解決策は、順方向信号経路の一部における故障を検出することが可能であるが、センサユニット（例えばセンサ素子及びバイアス回路ならびに読み出し回路）を複製せずに、かつ主信号経路内に付加的なマルチプレクサ等を付加せずに行うことが可能である。このように、マルチプレクサにおける、または第２の信号経路における、または制御及び／もしくはマルチプレクサにおけるエラーは、順方向信号経路の、そしてひいてはセンサシステムの正常な挙動にマイナスの影響を与えない。
【００７２】
ここで図面を参照すると、図１は、本発明の実施形態によるセンサシステム１００のハイレベルブロック図を示す。
【００７３】
図１は、測定される物理値（例えば、磁界強度または圧力、本発明はこれに限定されない）を示す（例えば、それに比例する）主信号Ｓｍａｉｎと、センサシステム１００の一部の不具合を示すエラー信号Ｓｅｒｒｏｒとを提供するためのセンサシステム１００を示す。センサシステム１００は、第１の信号処理ユニット１２０（本明細書で「第１の信号プロセッサ」とも称される）にセンサ信号ＳＳを提供するように構成されたセンサユニット１１０を備える。第１の信号処理ユニット１２０は、センサユニット１１０の下流に配置され、センサ信号ＳＳと等しいかまたはそれから導き出された第２の信号Ｓｘを受信するように構成され、該信号第２のＳｘに対して予め定義された第１の演算または予め定義された第１の一連の演算を行って、それによって第１の処理済み信号ＰＳ１を提供するように構成される。図１に示された実施形態では、第２の信号Ｓｘは、センサ信号ＳＳと等しいが、これは、本発明のすべての実施形態のケースではない（例えば、図４及び図５参照）。
【００７４】
センサシステム１００は、第１の処理済み信号ＰＳ１を受信し、第１の処理済みセンサ信号ＰＳ１に対して予め定義された第２の演算または予め定義された第２の一連の演算を行って、それによって第２の処理済み信号ＰＳ２を提供するように構成された第２の信号処理ユニット１３０（「第２の信号プロセッサ」とも称される）をさらに備える。重要なことには、第２の信号処理ユニット１３０は、第１の信号処理ユニット１２０と比較して逆の演算を行うように構成される。
【００７５】
センサシステム１００は、第２の信号Ｓｘまたはその遅延バージョンＳｘ’を受信し、第２の処理済み信号ＰＳ２を受信するように構成され、第２の信号Ｓｘまたはその遅延バージョンＳｘ’が、第２の処理済み信号ＰＳ２と予め定義された許容差内で対応するかまたは一致するかどうかを評価するように構成され、予め定義された許容差内であるか否かを示すための、本明細書でエラー信号「Ｓｅｒｒｏｒ」と称される出力信号を提供するように構成された評価ユニット１４０をさらに備える。遅延回路１４１は、（もしあれば）評価ユニット１４０の一部であってもよく、または別々のブロックであってもよい。
【００７６】
関数及び逆関数の例である。
【００７７】
【表１】
2018116051.tif 000003
【００７８】
しかし、本発明は、これらの例に限定されず、他の関数ｆ（ｘ）及びｇ（ｘ）もまた用いることができる。そうは言っても、すべての関数ｆ（ｘ）が逆関数ｇ（ｘ）を有するわけではなく、想定されるセンサ用途の多くまたはすべてについて、第１のプロセッサユニット１２０によって行われる関数ｆ（ｘ）が、通常は時間領域における比較的簡易な処理、例えば増幅及び／またはオフセット補正及び／またはＡＤＣ、任意にそれらに続く温度補償及び／または応力補償であり、これは通常は１．０に近い値（例えば、０．８００〜１．２００の範囲内）での乗算を意味することに留意されたい。発明者らは、驚くべきことに、これらの関数が単調減少関数ｆ（ｘ）によって比較的正確に概算されることができ（量子化雑音は別にして）、例えば区分的線形近似によって、または比較的低次（例えば一次、または二次、または三次）の多項式関数によって概算されることができる逆関数ｇ（ｘ）を有することを認識した。
【００７９】
また、発明者らは、第２のデータ経路の精度は、例えば第１の信号プロセッサ１２０内の第１の信号経路の一部における故障状態を検出する目的のために用いられる場合、非常に高い必要がないことを認識した。したがって、コストを節約するために、第２の信号処理ユニット１３０は好ましくは、第１の信号処理ユニット１２０に比べて、より遅い、より精密でない、より多くのノイズを有するかまたは生成する、より少ないスペースを占有する、より少ない電力を損失する、からなる群から選択される少なくとも１つの特性を有する。より具体的には、
−第２の信号処理ユニットは、第１の信号処理ユニットより少なくとも１０ｄＢ高いかまたは少なくとも２０ｄＢ高い信号対雑音比を有するように設計され得、かつ／あるいは
−第２の信号処理ユニットは、対応する第１の信号処理ユニットによって占有されたスペースの５０％未満または２５％未満を占有するように設計され得、かつ／あるいは
−第２の信号処理ユニットは、第１の信号処理ユニットに比べて５０％未満または２５％未満のエネルギを消費するように設計され得、かつ／あるいは
−第２の信号処理ユニットは、第１の信号処理ユニットより少なくとも２．０倍、または少なくとも４．０倍小さいように設計され得る。
【００８０】
これらは、本発明の根底をなす主な概念である。本発明の他の態様が、図２〜図９に示された実施形態について述べた場合に、より詳細に説明される。
【００８１】
図２は、本発明の一実施形態によるセンサシステム２００を示す。
【００８２】
示された機能性は、１つ以上のチップ上に実装され得るが、好ましくは単一のＣＭＯＳデバイスに実装される。このように、第１の信号プロセッサ２２０は、アナログ信号プロセッサ２２１と、それに続くアナログ・デジタル変換器（ＡＤＣ）２２２とを備える。第２の信号経路は、アナログ信号プロセッサ２３１をさらに備えるが、主信号経路におけるアナログ信号プロセッサ２２１の逆関数を行う。
【００８３】
図２に示されたセンサシステム２００は、センサ信号をさらに処理するため、及び／またはセンサ信号を送信するため等の、不揮発性メモリ（例えば、フラッシュ）及び揮発性メモリ（ＲＡＭ）（図示せず）に接続された追加の回路、例えばデジタル信号プロセッサ２５０（ＤＳＰ）等の、例えばプログラム可能なＤＳＰをさらに含み得る。
【００８４】
図２に示されたセンサシステムまたはセンサデバイス２００は、ＥＣＵと略される、いわゆる「電子制御装置（Ｅｌｅｃｔｒｏｎｉｃ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）」の一部であってもよく、そのようなケースでは、センサシステムは、中央制御装置及びバストランシーバ（図示せず）、特にＬＡＮバストランシーバをさらに備える。そして、エラー信号「Ｓｅｒｒｏｒ」は、中央制御装置に設けられてもよく、中央制御装置は、通信バス、例えばＬＡＮバスを経由してエラーメッセージを送るために設けられる。しかしながら、本発明はこれに限定されない。
【００８５】
信号Ｓｘまたは遅延信号Ｓｘ’を一方で、第２の処理済み信号ＰＳ２を他方で比較することによって、例えば、これらの値の間の差が予め定義されたしきい値よりも小さいかを検査することによって、評価ユニット２４０は、第１のアナログ信号プロセッサ２２１における故障状態を検出することが可能である。
【００８６】
評価ユニットは、値を継続的に比較し得るか、またはサンプルを周期的に取り、これらのサンプルを、例えば１ｍｓごとに比較し得ることに留意されたい。
【００８７】
好ましくは、遅延ユニット２４１は、もしあれば、信号Ｓｘを予め定義された、好ましくはおよそΔＴ１＋ΔＴ２と等しい期間だけ遅延させるように適合され、ここで、ΔＴ１は、第１のアナログ信号プロセッサの処理時間か、またはその入力ＳＳでのパルスがその出力ＰＳ１で可視である後の時間であり、ΔＴ２は、第２のアナログ信号プロセッサの処理時間か、またはその入力ＰＳ１でのパルスがその出力ＰＳ２で可視である後の時間である。
【００８８】
遅延ユニットは、例えば電荷結合デバイス（ここで電荷は、１つの格納ユニットから次にカスケード式に渡される）を備えてもよく、または例えば、非同期的に動作し、それらの出力が「もっとも古い」サンプルを通過させるように適合されたマルチプレクサの入力部に接続される複数のサンプルホールドユニットを備えてもよく、または任意の他の好適な方法で実装されることができる。
【００８９】
図３は、本発明の実施形態によるセンサシステム３００を、図２に示されたセンサシステム２００の変形として示す。図２に示され図２に関連して説明されたものに加えて、図３の実施形態では、第２の信号プロセッサ３３０は、順方向信号経路内に、デジタル・アナログ変換器（ＤＡＣ）３３２と、それに続いて、アナログ信号プロセッサ３２１の逆関数を行うように適合されたアナログ信号プロセッサ３３１とを備える。
【００９０】
本実施形態は、アナログ信号プロセッサ３２１における故障状態と、ＡＤＣ３２２における故障状態とを検出することを可能にする。
【００９１】
図４は、本発明の一実施形態によるセンサシステム４００を、図３に示されたセンサシステム３００の変形として示す。図４と図３との間の主な差は、第２の信号Ｓｘが、センサ信号ＳＳと等しくないが、第１のアナログ信号プロセッサブロック４２１によって提供されること、及び第２の信号経路が、アナログ信号プロセッサではなく、ＤＡＣ４３２のみを包含することである。
【００９２】
遅延ユニット４４１（もしあれば）の遅延は、ＡＤＣ４２２の処理時間ΔＴ１とＤＡＣ４３２の処理時間ΔＴ２との総和と等しいように選択されることができる。
【００９３】
本実施形態は、順方向信号経路のＡＤＣ４２２における故障状態を検出することを可能にする。
【００９４】
図５は、本発明の一実施形態によるセンサシステム５００を、図４に示されたセンサシステム４００の変形として示す。主な差は、センサユニット５１０が、図５に示された他のコンポーネントと同じ基板上に実装されていないことである。センサユニット５１０は、第１の基板とは物理的に別個の第２の基板上に実装され得、この第２の基板は、ＣＭＯＳ基板または非ＣＭＯＳ基板、例えばＧｅ基板またはＧａＡｓ基板であってもよく、または任意の他の好適な半導体基板であってもよい。第２の基板は、好ましくは第１の基板と同じチップに組み込まれる。
【００９５】
本実施形態は、順方向信号経路のＡＤＣ５２２における故障状態を検出することを可能にする。
【００９６】
図６は、本発明の一実施形態によるセンサシステム６００を、図３に示されたセンサシステム３００の変形として示す。図３に示されたセンサシステム３００と同様に、センサシステム６００は、順方向信号経路のアナログ信号プロセッサ６２１及びＡＤＣ６２２のいずれかにおける故障状態を検出することを可能にするが、図３のもの以外の第２の信号経路内のハードウェアブロックを用いる。図３のセンサ信号３００が、第２のデータ経路内のＤＡＣ３３２と、それに続くアナログプロセッサブロック３３１とを用いるのに対し、図６のセンサシステム６００は、デジタル処理回路６３１と、それに続くＤＡＣ６３２とを用いる。デジタル処理回路６３１は、マイクロコントローラ、及び／またはルックアップテーブルを備えるステートマシンを含み得るが、本発明はこれに限定されず、他のデジタル処理回路もまた可能である。
【００９７】
簡易な実装では、信号ＰＳ１のビット数のサブセットは、ルックアップテーブルのインデックスとして直接用いられることができ、ＤＡＣ６３２に提供される値は、ルックアップテーブルから直接得られ得る。代替の実施形態では、逆デジタルプロセッサ６３１は、簡易なマイクロコントローラを含み得る。マイクロコントローラは、逆関数ｇ（ｘ）の区分的直線近似を計算するように適合され得るか、または多項式を予め定義された係数で計算するか、または任意の他の関数を計算するように適合され得る。
【００９８】
図７は、本発明の一実施形態によるセンサシステム７００を、図６に示されたセンサシステム６００の変形として示す。主な差は、図７のセンサシステム７００の順方向経路が、ＡＤＣ７２２と、それに続くデジタル信号プロセッサ７２１とを備えるのに対し、図６のセンサシステム６００の順方向経路が、アナログ信号プロセッサ６２１と、それに続くＡＤＣ６２２とを備えることである。
【００９９】
図７に示されるように、センサシステム７００の順方向経路は、第１のデジタルプロセッサ７２１と第２のデジタルプロセッサ７５０とを備え得、これらは、２つの物理的に別個の回路として実装され得る。
【０１００】
代替的に、第１及び第２のデジタルプロセッサ７２１、７５０は、単一のデジタルプロセッサとして、例えば単一のプログラム可能デバイス上で実行される第１及び第２のソフトウェアコンポーネントとして実装されてもよく、ここで、中間結果が第１の処理済み信号ＰＳ１として提供され、これは、第２の逆方向データ経路に提供される。
【０１０１】
図８は、本発明の一実施形態によるセンサシステム８００を、図７に示されたセンサシステム７００の変形として示す。主な差は、図８のセンサシステム８００の逆方向経路が、ＤＡＣ８３２と、それに続くアナログ信号プロセッサ８３１とを備えるのに対し、図７のセンサシステム７００の逆方向経路が、デジタル処理回路７３１と、それに続くＤＡＣ７３２とを備えることである。
【０１０２】
図９は、本発明の実施形態で用いられることができるセンサユニット９１０のいくつかの例を示す。
【０１０３】
図９（ａ）は、図１〜図８のセンサシステムのいずれかで用いられることができるようなセンサユニットの概略図を示す。
【０１０４】
図９（ｂ）は、センサ素子（例えばホール素子）を備え、センサ素子のノードのいくつかに（例えば、ノードＡ、Ｃに）励磁電流または励磁電圧を印加するためのバイアス回路を備え、当技術分野において自体既知な方法で、センサ素子から（例えば、ノードＢ、Ｄから）差分信号を得るための読み出し回路を備えるセンサユニットの例を示す。
【０１０５】
図９（ｃ）は、切替ユニット９６１に接続された４つのノードＡ、Ｂ、Ｃ、Ｄを有し、当技術分野において自体既知ないわゆるスピニングカレント法を行うためのホール素子（「ホールプレート」としても知られる）を備えるセンサユニットの例を示す。示された例では、切替ユニットの出力は、通常は差動増幅器の入力部に接続される差分信号である。この差動増幅器は、センサユニットの一部であると考えられ得るか、または信号プロセッサ１２０、２２１、３２１、４２１、５２１、６２１の一部であると考えられ得る。
【０１０６】
図９（ｄ）は、センサ構造（例えば、ホイートストーンブリッジ）を備え、センサ構造のノードのいくつかに（例えば、ノードＡ、Ｃに）励磁電流または励磁電圧を印加するためのバイアス回路を備え、当技術分野において自体既知な方法で、センサ構造から（例えば、ノードＢ、Ｄから）差分信号を得るための読み出し回路を備えるセンサユニットの例を示す。
【０１０７】
評価回路：
「評価ユニット」に戻ると、図２に関連して説明されたような評価ユニット２４０は、図１〜図８で説明された実施形態のいずれかで用いられることができるが、本発明はこれに限定されず、当業者においては、予め定義された基準に従って、信号Ｓｘ（またはその遅延バージョンＳｘ’）と信号ＰＳ２とが十分に一致するかを評価することが可能である任意の他の好適な評価回路を用いてもよいことに留意されたい。次に、いくつかの代表的な回路を説明する。
【０１０８】
評価ユニットは、第２の信号Ｓｘ（またはその遅延バージョンＳｘ’）を第１のアナログサンプルとしてサンプリングして保持するように構成された第１のサンプルホールド回路を含み得、第２の処理済み信号ＰＳ２を第２のアナログサンプルとしてサンプリングして保持するように構成された第２のサンプルホールド回路を含み得る。評価ユニットは、第１のサンプルが第２のサンプルから予め定義された許容偏差を超えて外れているかどうかを比較し、第１のサンプルが第２のサンプルから予め定義された許容偏差を超えて外れていることがわかった場合に、故障状態を示すためのエラー信号Ｓｅｒｒｏｒを提供するように適合された比較器回路をさらに備え得る。
【０１０９】
本発明のいくつかの実施形態では、別々の遅延ユニット１４１、２４１、３４１、４４１、５４１、６４１、７４１、８４１がなく、評価ユニット１４０、２４０、３４０、４４０、５４０、６４０、７４０、８４０は、評価ユニットの２つの入力部で信号を同時にサンプリングするように適合される。センサ信号があまりすばやく変化しない場合、このサンプル手法が十分である場合がある。
【０１１０】
本発明の他の実施形態では、評価ユニットはさらに、その入力部に同時に到達した信号Ｓｘ’及びＰＳ２をサンプリングするが、センサシステムは、評価ユニットの外部の別個の遅延ユニット１４１、２４１、３４１、４４１、５４１、６４１、７４１、８４１を含む。
【０１１１】
本発明のさらなる他の実施形態では、評価ユニットは、信号Ｓｘ’及びＰＳ２を全くサンプリングしないが、信号Ｓｘ’及びＰＳ２を継続的に比較する。遅延ユニット（評価ユニットの外部）はあってもよく、またはなくてもよい。
【０１１２】
特定の実施形態では、センサシステムは、遅延ユニット２４１を包含しないが、タイマまたは計数器をさらに含み、評価ユニットは、信号Ｓｘを第１の時点Ｔ１でサンプリングし、信号ＰＳ２を第２の時点Ｔ２でサンプリングするようにさらに適合され、第２の時点Ｔ２は、Ｔ１より遅い予め定義された遅延ΔＴであり、比較器回路は、Ｓ＆Ｈ第１サンプルが、第２のサンプルから予め定義された許容偏差εを超えて外れているかを比較するように適合される。この実装は、追加のコストをほとんどなしに、より正確な検出を可能にする。εの値は、好ましくは予め定義された定数である。
【０１１３】
エラー信号は、故障が検出されなかったことを示すための第１のレベル（例えば「０」）を有し、故障が検出されなかったことを示すための第２のレベル（例えば「１」）を有するか、またはその逆である信号であってもよい。この信号は、同じセンサデバイス（例えば、プログラム可能プロセッサ）に組み込まれた制御ユニットに、またはセンサデバイスの外部の制御ユニットに設けられてもよい。
【０１１４】
また、本発明は、上述のようなセンサシステムまたはセンサデバイスに関し、主信号「Ｓｍａｉｎ」及びエラー信号「Ｓｅｒｒｏｒ」を受信するように適合されたプログラム可能プロセッサをさらに備え、通信バス、例えば自動車内のＣＡＮバスに接続可能なバストランシーバをさらに備える。プログラム可能プロセッサは、好ましくは、エラー信号が故障状態を示したときに、通信バスを経由してエラーメッセージを通信するか、または通信バス上で用いられているプロトコルに依存して、適切なフラグ等を設定するようにプログラムされる。
【０１１５】
異なる図面において、かつ本発明の異なる実施形態において、個々の特徴が説明されているが、本書を読むと、当業者には明らかであるように、異なる実施形態の特徴は組み合わせられることができることが意図される。
【図１】
2018116051.tif 000004
【図２】
2018116051.tif 000005
【図３】
2018116051.tif 000006
【図４】
2018116051.tif 000007
【図５】
2018116051.tif 000008
【図６】
2018116051.tif 000009
【図７】
2018116051.tif 000010
【図８】
2018116051.tif 000011
【図９】
2018116051.tif 000012
【外国語明細書】
2018116051.tif 000013
2018116051.tif 000014
2018116051.tif 000015
2018116051.tif 000016
2018116051.tif 000017
2018116051.tif 000018
2018116051.tif 000019
2018116051.tif 000020
2018116051.tif 000021
2018116051.tif 000022
2018116051.tif 000023
2018116051.tif 000024
2018116051.tif 000025
2018116051.tif 000026
2018116051.tif 000027
2018116051.tif 000028
2018116051.tif 000029
2018116051.tif 000030
2018116051.tif 000031
2018116051.tif 000032
2018116051.tif 000033
2018116051.tif 000034
2018116051.tif 000035
2018116051.tif 000036
2018116051.tif 000037
2018116051.tif 000038
2018116051.tif 000039
2018116051.tif 000040
2018116051.tif 000041