(57)【要約】 【課題】  磁気記憶装置の信頼性の高いスクリーニング方法を提供する。【解決手段】  実施形態のスクリーニング方法は、第１温度において、磁気抵抗効果素子の不良を検出する第１スクリーニング動作を行ない、第１スクリーニング動作の結果に基づいて、第１温度よりも高い第２温度における、磁気抵抗効果素子の第２スクリーニング動作を行なうか否かを決定する。【選択図】図１２
2018156978.tif 000002
【特許請求の範囲】
【請求項１】
第１温度において、磁気抵抗効果素子の不良を検出する第１スクリーニング動作を行ない、
前記第１スクリーニング動作の結果に基づいて、前記第１温度よりも高い第２温度における、前記磁気抵抗効果素子の第２スクリーニング動作を行なうか否かを決定する、
スクリーニング方法。
【請求項２】
前記第２スクリーニング動作は、
前記第１スクリーニング動作により不良と判断された不良磁気抵抗効果素子をリダンダンシー領域の磁気抵抗効果素子に置き換えることを含む
請求項１記載のスクリーニング方法。
【請求項３】
前記第１スクリーニング動作は、
前記磁気抵抗効果素子に第１データを書き込み、
前記書き込みが行なわれた後に、前記磁気抵抗効果素子から第２データを読み出し、
前記第１データと前記第２データとが一致しない場合、前記磁気抵抗効果素子を不良ビットとして検出することを含む、
請求項１記載のスクリーニング方法。
【請求項４】
前記第１スクリーニング動作は複数回行なわれる、請求項１記載のスクリーニング方法。
【請求項５】
前記第１温度は、−５℃以下である、請求項１記載のスクリーニング方法。
【請求項６】
磁気抵抗効果素子を有する磁気記憶装置を載置可能なステージと、
前記気記憶装置のスクリーニング動作を制御するコントローラとを有し、
前記コントローラは、前記ステージを第１温度に設定し、前記第１温度における前記磁気抵抗効果素子の不良を検出する第１スクリーニング動作を行ない、
前記第１スクリーニング動作の結果に基づいて、前記第１温度よりも高い第２温度における第２スクリーニング動作を行なうか否かを決定する、
磁気記憶装置のスクリーニング装置。
【請求項７】
前記第２スクリーニング動作は、
前記第１スクリーニング動作により不良と判断された磁気抵抗効果素子をリダンダンシー領域の磁気抵抗効果素子に置き換えることを含む、
請求項６記載の磁気記憶装置のスクリーニング装置。
【請求項８】
前記第１スクリーニング動作は、
前記磁気記憶装置の磁気抵抗効果素子に第１データを書き込み、
前記書き込みが行なわれた後に、前記磁気抵抗効果素子から第２データを読み出し、
前記第１データと前記第２データとが一致しない場合、前記磁気抵抗効果素子を不良ビットとして検出することを含む、
請求項６記載の磁気記憶装置のスクリーニング装置。
【請求項９】
前記第１スクリーニング動作は複数回行なわれる、請求項６記載の磁気記憶装置のスクリーニング装置。
【請求項１０】
前記第１及び第２スクリーニング動作は、着磁部において前記磁気抵抗効果素子に磁場を印加することにより行われる、請求項６記載の磁気記憶装置のスクリーニング装置。
【請求項１１】
第１の磁気抵抗効果素子を形成し、
第１温度において、前記第１の磁気抵抗効果素子の不良を検出する第１スクリーニング動作を行ない、前記第１スクリーニング動作の結果に基づいて、前記第１温度よりも高い第２温度における、前記第１の磁気抵抗効果素子の第２スクリーニング動作を行なうか否かを決定する、
磁気記憶装置の製造方法。
【請求項１２】
前記第１及び第２スクリーニング動作の結果に基づいて、第２の磁気抵抗効果素子を形成することをさらに含む、
請求項１１記載の磁気記憶装置の製造方法。
【請求項１３】
前記第２スクリーニング動作は、
前記第１スクリーニング動作により不良と判断された第１の磁気抵抗効果素子をリダンダンシー領域の磁気抵抗効果素子に置き換えることを含む、
請求項１１記載の磁気記憶装置の製造方法。
【請求項１４】
前記第１スクリーニング動作は、
前記第１の磁気抵抗効果素子に第１データを書き込み、
前記書き込みが行なわれた後に、前記第１の磁気抵抗効果素子から第２データを読み出し、
前記第１データと前記第２データとが一致しない場合、前記第１の磁気抵抗効果素子を不良ビットとして検出することを含む、
請求項１１記載の磁気記憶装置の製造方法。
【請求項１５】
前記第１スクリーニング動作は複数回行なわれる、請求項１１記載の磁気記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気記憶装置のスクリーニング方法、そのスクリーニング装置及び磁気記憶装置の製造方法に関する。
【背景技術】
【０００２】
メモリシステムに含まれる記憶装置として、磁気抵抗効果素子を記憶素子として用いた磁気記憶装置（ＭＲＡＭ：Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）が知られている。
【０００３】
磁気記憶装置は、記憶素子として例えば磁気抵抗効果素子を備える。磁気抵抗効果素子は、磁化を有する記憶層、参照層、及びシフトキャンセル層を備える。磁気抵抗効果素子は、例えば記憶層の磁化方向を参照層の磁化方向に対して平行又は反平行のいずれかに設定することにより、データを保持することが出来る。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−８００６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
磁気記憶装置の信頼性の高いスクリーニング方法を提供する。
【課題を解決するための手段】
【０００６】
実施形態のスクリーニング方法は、第１温度において、磁気抵抗効果素子の不良を検出する第１スクリーニング動作を行ない、第１スクリーニング動作の結果に基づいて、第１温度よりも高い第２温度における、磁気抵抗効果素子の第２スクリーニング動作を行なうか否かを決定する。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態に係るウェハの状態における磁気記憶装置の外観を示す模式図である。
【図２】第１実施形態に係るチップ内の記憶装置の構成を示すブロック図である。
【図３】第１実施形態に係る記憶装置が備える磁気抵抗効果素子の構成を示す模式図である。
【図４】Ｐ−ｓｔａｔｅとＡＰ−ｓｔａｔｅとの間での反転を説明するための図である。
【図５】固定不良状態の磁気抵抗効果素子の状態を示す図である。
【図６】ＳＡＦ結合が強い場合の磁気抵抗効果素子のＭ−Ｈ特性及びＲ−Ｈ特性を示す図である。
【図７】ＳＡＦ結合が弱い場合の磁気抵抗効果素子のＭ−Ｈ特性及びＲ−Ｈ特性を示す図である。
【図８】チップ容量に対するＨｃｅｘ２と室温（ＲＴ）との関係を示す図である。
【図９】ＳＡＦ結合が強い磁気抵抗効果素子の室温時のＭ−Ｈ特性及びＲ−Ｈ特性を示す図である。
【図１０】図１０は、ＳＡＦ結合が強い磁気抵抗効果素子の低温時のＭ−Ｈ特性及びＲ−Ｈ特性を示す図である。
【図１１】第１実施形態に係るスクリーニング装置の構成を示すブロック図である。
【図１２】第１実施形態に係るスクリーニング装置４の動作について説明するためのフローチャートである。
【図１３】第１実施形態に係るスクリーニング装置４の低温下での加速機能テストを説明するためのフローチャートである。
【図１４】磁気記憶装置のチップ容量に対するＨｃｅｘ２と室温（ＲＴ）と低温度（ＬＴ）との関係を示す図である。
【図１５】個々のチップの記憶素子の室温時のＨｃｅｘ２の揺らぎを説明するための図である。
【図１６】第２実施形態のスクリーニング方法を説明するためのフローチャートである。
【発明を実施するための形態】
【０００８】
以下、実施形態について、図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については同一符号を付し、重複説明は必要な場合にのみ行う。また、以下に示す各実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、実施形態の技術的思想は、構成部品の材質、形状、構造、配置等を下記の物に特定するものでない。実施形態の技術的思想は、特許請求の範囲において、種々の変更を加えることが出来る。
【０００９】
各機能ブロックは、ハードウェア、コンピュータソフトウェア、のいずれか又は両者の組み合わせとして実現することが出来る。このため、各ブロックは、これらのいずれでもあることが明確となるように、概してそれらの機能の観点から以下に説明される。このような機能が、ハードウェアとして実行されるか、又はソフトウェアとして実行されるかは、具体的な実施態様又はシステム全体に課される設計制約に依存する。当業者は、具体的な実施態様ごとに、種々の方法でこれらの機能を実現しうるが、そのような実現を決定することは、本発明の範疇に含まれるものである。
【００１０】
１  第１実施形態
第１実施形態に係る磁気記憶装置のスクリーニング方法について説明する。
【００１１】
１．１  構成
１．１．１．  磁気記憶装置の構成について
まず、第１実施形態に係る記憶装置の構成について説明する。第１実施形態に係る記憶装置は、例えば磁気抵抗効果（ＭＴＪ：Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ）素子を記憶素子として用いた、垂直磁化方式によるスピン注入型の磁気記憶装置（ＳＴＴ−ＭＲＡＭ：Ｓｐｉｎ  Ｔｒａｎｓｆｅｒ  Ｔｏｒｑｕｅ  −  Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）である。
【００１２】
図１は、第１実施形態に係る記憶装置の模式図であり、ウェハの外観と、ウェハ上に設けられる記憶装置の一部であるメモリセルの断面とを示している。なお、一枚のウェハに含まれる複数の半導体集積回路チップ（以下、単に「チップ」という）を、ウェハから切出される前の状態においてもチップと呼ぶこととする。
【００１３】
図示するように、ウェハ１は、複数のチップ２を備えている。各チップ２には、磁気記憶装置３が設けられており、磁気記憶装置３は、複数のメモリセル２０を備えている。各チップ２内の各メモリセル２０には、半導体基板２１上にセルトランジスタ２２が形成されている。このセルトランジスタ２２を被覆するようにして、半導体基板２１上に層間絶縁膜２３が形成され、更に層間絶縁膜２３中には、ビット線２４、ソース線２５、ワード線２６、及び磁気抵抗効果素子２７が形成されている。また、各メモリセル２０は、各メモリセル２０がウェハ１の状態においても後述するスクリーニング装置からアクセス可能な、図示しない外部端子を備えていてもよい。
【００１４】
図２は、チップ２内に設けられる磁気記憶装置３の構成を示すブロック図である。磁気記憶装置３は、メモリセルアレイ３１、カレントシンク３２、センスアンプ及び書込みドライバ（ＳＡ／ＷＤ）３３、ロウデコーダ３４、ページバッファ３５、入出力回路３６、及びコントローラ３７を備えている。
【００１５】
図示するように、メモリセルアレイ３１は、行（ｒｏｗ）及び列（ｃｏｌｕｍｎ）に対応付けられた複数のメモリセル２０を備えている。そして、同一行にあるメモリセルは、同一のワード線２６に接続され、同一列にあるメモリセルは、同一のビット線２４及びソース線２５対に接続される。
【００１６】
メモリセル２０は、セルトランジスタ２２及び磁気抵抗効果素子２７を備えている。セルトランジスタ２２は、磁気抵抗効果素子２７に直列に接続され、磁気抵抗効果素子２７への電流の供給及び停止を制御するスイッチとして機能する。セルトランジスタ２２がオンすると電流供給が開始され、オフすると電流供給が停止される。磁気抵抗効果素子２７は、セルトランジスタ２２によって制御された電流により、抵抗値を低抵抗状態と高抵抗状態とに切替わることが出来る。磁気抵抗効果素子２７は、その抵抗状態の変化によって、データを書込み可能であり、書込まれたデータを保持し、読出し可能である記憶素子として機能する。
【００１７】
メモリセル２０は、磁気抵抗効果素子２７の一端において、対になるビット線２４及びソース線２５の一方、例えばビット線２４と接続される。メモリセル２０は、セルトランジスタ２２の電流経路の一端において、対になるビット線２４及びソース線２５の他方、例えばソース線２５と接続される。また、メモリセル２０は、セルトランジスタ２２のゲートにおいてワード線２６と接続される。
【００１８】
カレントシンク３２は、ビット線２４及びソース線２５に接続される。カレントシンク３２は、データの書込み及び読出し等の動作において、ビット線２４又はソース線２５を接地電位とする。
【００１９】
ＳＡ／ＷＤ３３は、ビット線２４及びソース線２５に接続される。ＳＡ／ＷＤ３３は、ビット線２４及びソース線２５を介して動作対象のメモリセル２０に電流を供給し、メモリセル２０へのデータの書込み及び読出しを行う。より具体的には、ＳＡ／ＷＤ３３の書込みドライバが、メモリセル２０へのデータの書込みを行い、ＳＡ／ＷＤ３３のセンスアンプが、メモリセル２０からのデータの読出しを行う。
【００２０】
ロウデコーダ３４は、複数のワード線２６を介してメモリセルアレイ３１と接続される。ロウデコーダ３４は、メモリセルアレイ３１のロウ方向を指定するロウアドレスをデコードする。そして、デコード結果に応じてワード線２６を選択し、データの書込み及び読出し等の動作に必要な電圧を印加する。
【００２１】
ページバッファ３５は、メモリセルアレイ３１内に書込まれるデータ、及びメモリセルアレイ３１から読出されたデータを、ページと呼ばれるデータ単位で一時的に保持する。
【００２２】
入出力回路３６は、外部から受信した各種信号をコントローラ３７及びページバッファ３５へと送信し、コントローラ３７及びページバッファ３５からの各種情報を外部へと送信する。
【００２３】
コントローラ３７は、カレントシンク３２、ＳＡ／ＷＤ３３、ロウデコーダ３４、ページバッファ３５、及び入出力回路３６と接続される。コントローラ３７は、入出力回路３６が外部から受信した各種信号に従い、カレントシンク３２、ＳＡ／ＷＤ３３、ロウデコーダ３４、及びページバッファ３５を制御する。
【００２４】
１．１．２．  磁気抵抗効果素子の構成について
次に、第１実施形態に係る磁気抵抗効果素子の構成について図３を用いて説明する。図３は、第１実施形態に係る磁気記憶装置３が備える磁気抵抗効果素子２７の構成例を示す模式図である。磁気抵抗効果素子２７は、磁気抵抗効果素子２７を貫いて流れる電流の向きに応じて異なる抵抗状態を取ることにより、データを保持することが可能な記憶素子として機能する。外部磁場に応じて相違する電気抵抗を示す現象は、磁気抵抗効果と呼ばれる。
【００２５】
図示するように、磁気抵抗効果素子２７は、下部電極（ＢＥ：Ｂｏｔｔｏｍ  Ｅｌｅｃｔｒｏｄｅ）２７１上に設けられた第１強磁性層としての記憶層（ＳＬ：Ｓｔｏｒａｇｅ  Ｌａｙｅｒ）２７２と、記憶層２７２上に設けられた第２強磁性層としての参照層（ＲＬ：Ｒｅｆｅｒｅｎｃｅ  Ｌａｙｅｒ）２７４と、参照層２７４上に設けられた第３強磁性層としてのシフトキャンセル層（ＳＣＬ：Ｓｈｉｆｔ  Ｃａｎｃｅｌｌｉｎｇ  Ｌａｙｅｒ）２７６とを備えている。シフトキャンセル層２７６上には、上部電極（ＴＥ：Ｔｏｐ  Ｅｌｅｃｔｒｏｄｅ）２７７が設けられる。また、磁気抵抗効果素子２７は、記憶層２７２と参照層２７４との間に第１非磁性層としての第１中間層（１ｓｔ  ＭＬ：１ｓｔ  Ｍｉｄｄｌｅ  Ｌａｙｅｒ）２７３を、参照層２７４とシフトキャンセル層２７６との間に第２非磁性層としての第２中間層（２ｎｄ  ＭＬ：２ｎｄ  Ｍｉｄｄｌｅ  Ｌａｙｅｒ）２７５を、それぞれ備えている。記憶層２７２、第１中間層２７３、及び参照層２７４は、磁気トンネル接合（ＭＴＪ：Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ）を構成している。
【００２６】
記憶層２７２及び参照層２７４は、膜面に垂直方向、すなわち図３の矢印方向の磁気異方性を有する強磁性層である。記憶層２７２及び参照層２７４の磁化容易軸方向は、膜に対して垂直である。したがって、磁気抵抗効果素子２７は、記憶層２７２及び参照層２７４の磁化方向がそれぞれ膜面に対して垂直方向を向く、垂直磁化型ＭＴＪ素子である。
【００２７】
記憶層２７２は、下部電極２７１側、参照層２７４側のいずれかの方向に向かう磁化方向を有する。記憶層２７２の磁化方向は、参照層２７４と比較して容易に反転する。参照層２７４は、記憶層２７２よりも十分大きな垂直磁気異方性エネルギーを持つように、その材料構成や膜厚が設計される。これにより、参照層２７４は、記憶層２７２よりも磁化方向が反転しにくくなる。例えば、参照層２７４は、記憶層２７２よりも保磁力が大きくなる。保磁力は、磁化方向を保持する特性であり、保磁力が大きいほど磁化方向が反転しにくい。磁化方向を反転させるために磁気抵抗効果素子２７に流す電流を反転電流と呼ぶ。すると、参照層２７４の反転電流は、記憶層２７２の反転電流よりも大きくなる。また例えば、参照層２７４は、記憶層２７２よりも温度変化によって磁化方向が反転しにくい。
【００２８】
シフトキャンセル層２７６は、膜面に垂直方向の磁気異方性を有する強磁性層である。シフトキャンセル層２７６は、参照層２７４及び記憶層２７２よりも十分大きな垂直磁気異方性エネルギーを持つように設計されるため、外部環境に起因する磁化方向の反転が発生しにくい。つまり、シフトキャンセル層２７６は、参照層２７４及び記憶層２７２よりも保磁力が大きい。シフトキャンセル層２７６の磁化方向は、参照層２７４の磁化方向と反平行の方向に設定される。
【００２９】
記憶層２７２、参照層２７４、及びシフトキャンセル層２７６は、外部に対して漏れ磁場を発生させている。記憶層２７２は、参照層２７４に比べて保磁力が小さいため、参照層２７４からの漏れ磁場の影響を強く受ける。より具体的には、記憶層２７２の保磁力は、参照層２７４からの漏れ磁場の影響により、参照層２７４と記憶層２７２との磁化方向が平行な状態が安定になるようにシフトし、磁化反転電流の増加や、熱的安定性の低下を引き起こす。また、参照層２７４の漏れ磁場は、シフトキャンセル層２７６からの漏れ磁場の影響を受ける。より具体的には、例えば、シフトキャンセル層２７６の磁化方向が参照層２７４の磁化方向が平行の場合、参照層２７４の漏れ磁場は、シフトキャンセル層２７６からの漏れ磁場によって強められる。また例えば、シフトキャンセル層２７６の磁化方向が参照層２７４の磁化方向が反平行の場合、参照層２７４の漏れ磁場は、シフトキャンセル層２７６からの漏れ磁場によって弱められる。このように、シフトキャンセル層２７６は、その磁化方向が参照層２７４の磁化方向と反平行の場合、参照層２７４からの漏れ磁場が記憶層２７２に与える影響を抑制することが出来る。
【００３０】
なお、参照層２７４及びシフトキャンセル層２７６の磁化方向は、互いに反平行であればよく、図３に示す方向に限られない。例えば、参照層２７４の磁化方向が下部電極２７１側を向く方向であり、シフトキャンセル層２７６の磁化方向が上部電極２７７側を向く方向となっていてもよい。ただし、本実施形態に係る磁気抵抗効果素子２７は、ウェハ１の状態で着磁されることを想定している。したがって、同一のウェハ１上の磁気抵抗効果素子２７における参照層２７４及びシフトキャンセル層２７６の磁化方向は、全て同じ方向を向く。以下の説明では、図３に示す磁化方向で着磁されているものとして説明する。
【００３１】
第１中間層２７３は、非磁性金属、非磁性半導体、又は絶縁体等を用いることが出来る非磁性層である。第１中間層２７３に絶縁体を用いた場合、第１中間層２７３は、トンネルバリア層と呼ばれ、例えば酸化マグネシウム（ＭｇＯ）等が用いられる。
【００３２】
第２中間層２７５は、参照層２７４及びシフトキャンセル層２７６が強磁性的に結合しないために設けられる非磁性層である。第２中間層２７５は、参照層２７４及びシフトキャンセル層２７６の分子が熱処理によって混ざらないための耐熱性を有し、かつシフトキャンセル層２７６を形成する際の結晶配向を制御する機能も有している。第２中間層２７５としては、ルテニウム（Ｒｕ）、白金（Ｐｔ）、銀（Ａｇ）、又は銅（Ｃｕ）等の非磁性金属を用いることが出来る。
【００３３】
なお、本実施形態では、磁気抵抗効果素子２７に直接書込み電流を流し、この書込み電流によって記憶層２７２の磁化方向を制御するスピン注入書込み方式を採用する。磁気抵抗効果素子２７は、記憶層２７２及び参照層２７４の磁化方向の相対関係が平行か反平行かによって、低抵抗状態及び高抵抗状態のいずれかを取ることが出来る。
【００３４】
磁気抵抗効果素子２７に記憶層２７２から参照層２７４に向かう書込み電流を流すと、記憶層２７２及び参照層２７４の磁化方向の相対関係は、平行になる。この平行状態の場合、磁気抵抗効果素子２７の抵抗値は最も低くなり、磁気抵抗効果素子２７は低抵抗状態に設定される。この低抵抗状態を、例えばデータ“０”と規定する。
【００３５】
磁気抵抗効果素子２７に参照層２７４から記憶層２７２に向かう書込み電流を流すと、記憶層２７２及び参照層２７４の磁化方向の相対関係は、反平行になる。この反平行状態の場合、磁気抵抗効果素子２７の抵抗値は最も高くなり、磁気抵抗効果素子２７は高抵抗状態に設定される。この高抵抗状態を、例えばデータ“１”と規定する。
【００３６】
シフトキャンセル層２７６及び参照層２７４は、別個の強磁性体であるが、極薄の非磁性体を介した反強磁性的な交換結合をすることで、熱的に安定した反平行磁化配置が可能となる。この結合をＳＡＦ（Ｓｙｎｔｈｅｔｉｃ  Ａｎｔｉ−ｆｅｒｒｏｍａｇｎｅｔ）結合と称し、その構造をＳＡＦ構造と呼ぶ。
【００３７】
ＳＡＦ構造においては、シフトキャンセル層２７６及び参照層２７４が反平行磁化配置をとるため、記憶層２７２への漏洩磁場が小さく、図４に示すように、Ｐ−ｓｔａｔｅ（記憶層２７２の磁界の向きがシフトキャンセル層２７６の磁界の向きと平行な方向）とＡＰ−ｓｔａｔｅ（記憶層２７２の磁界の向きがシフトキャンセル層２７６の磁界の向きと反平行な方向）との間で反転可能である。
【００３８】
これに対して、ＳＡＦ結合が弱く、参照層２７４とシフトキャンセル層２７６とが平行になる場合には、図５に示すように、記憶層２７２への磁化は一方向に固定され、Ｐスタック（固定）不良となる。Ｐスタック（固定）不良は、シフトキャンセル層２７６及び参照層２７４からの漏洩磁場が大きく、記憶層２７２がＡＰ−ｓｔａｔｅに反転することができない。
【００３９】
図６は、ＳＡＦ結合が強い場合の磁気抵抗効果素子のＭ−Ｈ特性及びＲ−Ｈ特性を示す図である。Ｍ−Ｈ特性は、印加する磁場の大きさに応じて磁化が変化する様子を示す磁気抵抗効果素子の特性を示す図である。Ｒ−Ｈ特性は、印加する磁場の大きさに応じて抵抗が変化する様子を示す磁気抵抗効果素子の特性を示す図である。
【００４０】
なお、図４に示すＲ−Ｈ特性では、シフトキャンセル層２７６の保磁力Ｈｃ＿ＳＣＬ（図示せず）は、参照層２７４の保磁力Ｈｃ＿ＲＬよりも大きいものとする。そして、図４においては、保磁力Ｈｃ＿ＳＣＬを上回る大きさの磁界は示されていない。したがって、図４に示される磁界の範囲においては、シフトキャンセル層２７６の磁化方向は、参照層２７４側に矢印が向く方向に固定されているものとしている。
【００４１】
同図に示すように、磁界がゼロであるときを含む初期状態（１ａ）において、参照層２７４及びシフトキャンセル層２７６の磁化方向は反平行であり、参照層２７４及び記憶層２７２は平行である。初期状態（１ａ）において、磁気抵抗効果素子２７は、低抵抗状態である（２ａ）。この状態からシフトキャンセル層２７６から記憶層２７２に向かう方向の磁界が印加されると、磁界Ｈｃ＿ＳＬ１において、記憶層２７２の磁化方向が反転し、磁気抵抗効果素子２７は高抵抗状態となる。更に印加される磁界を強めていくと、磁界Ｈｃ＿ＲＬ１において、参照層２７４の磁化方向が反転し（１ｂ）、磁気抵抗効果素子２７は低抵抗状態となる（２ａ）。状態（１ｃ）において、参照層２７４及びシフトキャンセル層２７６の磁化方向は平行となる。したがって、シフトキャンセル層２７６は、参照層２７４からの漏れ磁場を強める方向に作用する。記憶層２７２は、強められた参照層２７４からの漏れ磁場の影響を受け、参照層２７４の磁化方向と平行な状態が安定になるようにシフトする。すなわち、状態（１ｃ）における記憶層２７２の磁化方向は、参照層２７４の磁化方向と平行な状態で安定し、固定される。
【００４２】
この状態（１ｃ）から、印加される磁界を弱めていくと、磁界Ｈｃ＿ＲＬ２において、参照層２７４の磁化方向が反転し（１ｄ）、磁気抵抗効果素子２７は高抵抗状態となる（２ｂ）。さらに、磁界を弱めていくと、磁界Ｈｃ＿ＳＬ２において、記憶層２７２の磁化方向が反転し、磁気抵抗効果素子２７は低抵抗状態となる（２ａ）。この時、参照層２７４及びシフトキャンセル層２７６の磁化方向は反平行となる。したがって、シフトキャンセル層２７６は、参照層２７４からの漏れ磁場を弱める方向に作用し、磁気抵抗効果素子２７は、初期状態（１ａ）に戻る。
【００４３】
ここで、第１磁化方向反転磁界Ｈｃ＿ｅｘ１は、参照層２７４及びシフトキャンセル層２７６の磁化方向が反平行な状態から平行な状態に変化する時の磁界と定義される。また、第２磁化方向反転磁界Ｈｃ＿ｅｘ２は、参照層２７４及びシフトキャンセル層２７６の磁化方向が平行な状態から反平行な状態に変化する時の磁界と定義される。すなわち、図６の例では、Ｈｃ＿ｅｘ１  ＝  Ｈｃ＿ＲＬ１であり、Ｈｃ＿ｅｘ２  ＝  Ｈｃ＿ＲＬ２である。
【００４４】
図７は、ＳＡＦ結合が弱い場合の磁気抵抗効果素子のＭ−Ｈ特性及びＲ−Ｈ特性を示す図である。
【００４５】
初期状態（１ａ）から状態（１ｃ）の参照層２７４、シフトキャンセル層２７６及び記憶層２７２の磁化方向が平行となる状態までの動作は同じであるので、ここでは説明を省略する。
【００４６】
状態（１ｃ）にておいて、印加される磁界を弱めていくと、磁界がゼロの状態においても、ＳＡＦ結合が弱いため、参照層２７４及び記憶層２７２の磁化方向は、状態（１ｃ）の状態のままである（１ｄ’）。すなわち、参照層２７４、シフトキャンセル層２７６及び記憶層２７２の磁化方向が平行となる状態のままである。そして、さらに印加される磁界を弱め、磁界Ｈｃ＿ＲＬ２において、参照層２７４の磁化方向が反転し（１ｄ’’）、磁気抵抗効果素子２７は高抵抗状態となる。
【００４７】
このように、ＳＡＦ結合が弱い場合には、磁場がゼロの場合において、参照層２７４及びシフトキャンセル層２７６の磁化方向が平行配置となり、スタック不良が生ずる。言い換えれば、スタック不良は、ＳＡＦ結合が弱い場合、Ｈｃ＿ｅｘ２がゼロよりも小さい値であることにも起因する。
【００４８】
図８は、チップ容量に対するＨｃｅｘ２と室温（ＲＴ）（例えば、１５℃〜２５℃）との関係を示す図である。ここで、チップ容量は、１チップ内のビット数を示す。また、Ｚは、Ｈｃｅｘ２の分布関数の変数を示す。
【００４９】
Ｈｃ＿ｅｘ２は、セルによってばらつきを持つため、主分布においてＨｃｅｘ２は正の値を有するが、一部の裾ビットにおいて、Ｈｃｅｘ２が負の値をとり、抵抗スタック不良が発生する。室温で安定してＨｃｅｘ２が０よりも小さくなるビットであれば（図８のＡの部分）、通常テストでスクリーニングすることは可能であるが、Ｈｃｅｘ２はビット間ばらつきが大きいため、マージナルなビット（ビット間ばらつきにより確率的にＨｃｅｘ２＜０となるビット）を１回のスクリーニングで抽出することができない。
【００５０】
図９は、ＳＡＦ結合が強い磁気抵抗効果素子の室温（ＲＯＯＭ  Ｔｅｍｐｅｒａｔｕｒｅ）時のＭ−Ｈ特性及びＲ−Ｈ特性を示す図である。図１０は、ＳＡＦ結合が強い磁気抵抗効果素子の低温（Ｌｏｗ  ｔｅｍｐｅｒａｔｕｒｅ）時のＭ−Ｈ特性及びＲ−Ｈ特性を示す図である。なお、図１０は図９よりも温度が低い状態を示している。図９及び図１０では、参照層２７４及び記憶層２７２の反転ループのみを示している。
【００５１】
一般的に磁性体の保持力は、低温にすると室温時に比べて値が大きくなる。そのため、参照層２７４の反転磁界であるＨｃｅｘ２も低温にすると負の値に近づく傾向がある。すなわち、図９に示すように、室温でＨｃｅｘ２＞０を満たす磁気抵抗効果素子であっても、図１０に示すように、低温時にはＨｃｅｘ２が低下し、Ｈｃｅｘ２＞０となる場合がある。
【００５２】
第１実施形態のスクリーニング方法は、磁気抵抗効果素子のこのような温度特性に基づいて行うものである。
【００５３】
１．１．３  スクリーニング装置の構成について
次に、第１実施形態に係る磁気記憶装置のスクリーニング装置の全体構成について説明する。第１実施形態に係るスクリーニング装置は、ＳＡＦ結合の不良によりハードフェイルとなる不良なメモリセルを未然にスクリーニングするための装置である。
【００５４】
なお、ハードフェイルは、磁気抵抗効果素子２７が引き起こす、正常なデータの書込み又は訂正が不可能な状態の総称である。ハードフェイルには、上述の記憶層２７２の磁化方向が固定されるケースの他に、例えば絶縁破壊等が分類される。ハードフェイルは、データの再書き込みによって訂正可能なデータの不良状態である「ソフトフェイル」と区別される。ソフトフェイルには、例えばデータの書込みミスやデータ消失等の、不良状態が分類される。以下の説明においては、記憶層２７２、参照層２７４、及びシフトキャンセル層２７６の磁化方向が全て平行な状態を単に「ハードフェイル」と呼ぶ。
【００５５】
図１１は、第１実施形態に係るスクリーニング装置の構成を示すブロック図である。図示するように、スクリーニング装置４は、着磁部４１、温度調整部４２、機能テスト部４３及びリダンダンシー部４４を備えている。スクリーニング装置４は、ウェハ１上に形成された磁気記憶装置３に対してスクリーニングを実施可能である。
【００５６】
着磁部４１は、ウェハ１に対して磁界を所定の方向に印加し、ウェハ１内の複数の磁気抵抗効果素子２７に対して、所望の磁化方向を設定する。着磁部４１は、磁気抵抗効果素子２７内の記憶層２７２、参照層２７４、及びシフトキャンセル層２７６のそれぞれに所望の磁化方向を設定するために、適宜異なる磁界を異なる方向から印加可能である。例えば、着磁部４１は、参照層２７４の磁化方向とシフトキャンセル層２７６の磁化方向とが反平行になるように着磁可能である。なお、着磁部４１による磁界の印加によって、ウェハ１内の全ての磁気抵抗効果素子２７は、同じ方向に着磁される。着磁部４１は、例えば水平方向に移動するレールの移動経路上に設置されてもよい。この場合、着磁部４１は、レール上に置かれて水平方向に移動するウェハ１が所定の位置を通過する際に、ウェハ１に対して着磁が行われる。着磁されたウェハ１は、レール上を移動して自動的に着磁部４１から温度調整部４２へと受け渡される。
【００５７】
温度調整部４２は、ウェハ１が載置されるステージに対して温度変化を与える。温度調整部４２は、例えば、ウェハ１を低温（例えば、−５℃以下）にする機能や、室温にする機能を有する。温度調整部４２は、温度調節されたウェハ１を移動するレールに移し、自動的に機能テスト部４３へと受け渡す。
【００５８】
機能テスト部４３は、ウェハ１内の各メモリセル２０に対して機能テストを実行する機能を有する。より具体的には、機能テスト部４３は、書込み回路４３１、読出し回路４３２、及びスクリーニング回路４３３を備えている。
【００５９】
書込み回路４３１は、ウェハ１内の各チップ２に配置された複数の入出力回路３６に順次アクセスし、ウェハ１内の全てのメモリセル２０に第１データを書込むための書込み信号を送信する。第１データは、記憶層２７２の磁化方向を参照層２７４の磁化方向と反平行とすることで保持されるデータである。したがって、本実施形態に係る書込み回路４３１は、第１データとしてデータ“１”を書込む。
【００６０】
読出し回路４３２は、ウェハ１内の各チップ２に配置された複数の入出力回路３６に順次アクセスし、磁気抵抗効果素子２７に保持されるデータ（第２データ）を読出すための読出し信号を送信する。読出し回路４３２は、当該読出し信号の結果読出された第２データを示す出力信号を各入出力回路３６から受信し、ウェハ１内の全てのデータを読出す。読出し回路４３２は、各入出力回路３６から受信した出力信号をスクリーニング回路４３３に転送する。
【００６１】
スクリーニング回路４３３は、読出し回路４３２から転送された出力信号を受信する。スクリーニング回路４３３は、当該出力信号に基づき、ウェハ１内の全ての磁気抵抗効果素子２７について、読出された第２データが第１データ（＝データ“１”）と一致するか否かを判定する。スクリーニング回路４３３は、判定の結果、第２データが第１データでないと判定された磁気抵抗効果素子２７を不良ビットとしてスクリーニングする。具体的には、スクリーニング回路４３３は、ハードフェイルを引き起こしていると判定したメモリセル２０を使用不可に設定する機能、或いは不良なメモリセル２０が所定の閾値を超える磁気記憶装置３を使用不可に設定する機能を有していてもよい。また、スクリーニング回路４３３は、不良なメモリセル２０の発生個数及びハードフェイル発生時の製造環境等の情報を、その後の製造時にフィードバックさせるために図示しないメモリに蓄積してもよい。
【００６２】
リダンダンシー部４４は、機能テスト部４３によってスクリーニングされた磁気記憶装置の不良ビット（不良記憶素子）をメモリセルアレイ中のリダンダンシー領域の記憶素子に置き換える処理を行なう。不良アドレスの不良ビット（不良記憶素子）を他の領域におけるリダンダンシー領域の記憶素子に置き換える方法については、公知の技術であるのでここでは詳述しない。また、実施形態では、スクリーニング装置４にリダンダンシー部４４を設ける場合について示すが、リダンダンシー部４４はスクリーニング装置４以外の装置に設けられていても良い。
【００６３】
１．２  動作
１．２．１  スクリーニング動作について
次に、第１実施形態に係るスクリーニング装置４の動作について図１２に示すフローチャートを用いて説明する。
【００６４】
まず、温度調整部４２は、ウェハ１が載置されたステージを徐々に室温から低温にする。機能テスト部４３は、ウェハ１又はチップ２のテストエレメントグループ（ＴＥＧ：Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ）の磁気抵抗効果素子２７の第２磁化方向反転磁化Ｈｃｅｘ２の温度依存特性を測定し、室温よりも低い低温のスクリーニング温度を決定する（Ｓ１）。このスクリーニング温度の決定は、上述のマージナルなビットが検出できるような温度が決定される。
【００６５】
Ｓ１において、スクリーニング温度が決定されると、次に、温度調整部４２は、ウェハ１が載置されたステージをＳ１にて決定された低温のスクリーニング温度に設定し、低温下での加速機能テストを行なう（Ｓ２）。Ｓ２における低温下での加速機能テストには、第１実施形態のＳＡＦ不良のチップのスクリーニング処理が含まれる。
【００６６】
具体的には、低温下での加速機能テストは、図１３に示すような処理で行なわれる。
【００６７】
ステップＳ１１において、書込み回路４３１は、ウェハ１上に配置された各チップ２の入出力回路３６に順次アクセスし、全ての磁気抵抗効果素子２７へデータ“１”（第１データ）を書込むための書込み信号を送信する。書込み信号は、データ“１”の書込みコマンドと、書込み先のアドレスとを含む。これにより、ハードフェイルを引き起こした磁気抵抗効果素子２７を除く全ての磁気抵抗効果素子２７には、データ“１”が書込まれる。一方、ハードフェイルを引き起こした磁気抵抗効果素子２７が保持するデータは、“０”のままである。
【００６８】
ステップＳ１２において、読出し回路４３２は、データ“１”の書込み信号が送信された各入出力回路３６に対して、データ“１”の読出し信号を順次送信する。読出し回路４３２は、送信した読出し信号に応じて各入出力回路３６から出力された出力信号を受信し、スクリーニング回路４３３に送信する。
【００６９】
ステップＳ１３において、スクリーニング回路４３３は、ハードフェイルを引き起こした磁気抵抗効果素子２７を不良ビットとしてスクリーニングする。具体的には、スクリーニング回路４３３は、受信した出力信号に基づき、各メモリセル２０の磁気抵抗効果素子２７から読出された第２データがデータ“１”であるか否かを判定する。判定の結果、読み出された第２データが第１データと一致すると判定されたメモリセル２０は、ハードフェイルを引き起こしていないと判定される。一方、第２データが第１データと一致しないと判定されたメモリセル２０は、ハードフェイルを引き起こしていると判定され、不良ビットとしてスクリーニングされる。
【００７０】
以上により、スクリーニング動作が終了する。
【００７１】
Ｓ２において、低温下での加速機能テストをパスし、スクリーニングされたウェハ１は、ダイシング工程によって、チップ単位に分割される。分割された各チップ２は、それぞれパッケージングされる。パッケージングされた各磁気記憶装置は、ＩＲリフロー工程によってプリント回路基板上に半田付けされる。また、プリント回路基板上には、その他の部品、例えばプロセッサのチップ等も半田付けされる。こうして得られた回路基板及び他の部品を組み立てることにより、電子デバイスが完成する。
【００７２】
Ｓ２における低温下での加速機能テストをパスするか否かは、所定の条件を満たすか否かに基づいて決定される。例えば、所定条件は、チップ内に１つでもハードフェイルを起こしている記憶素子がある場合、所定数以上のハードフェイルを起こしている記憶素子がある場合などである。
【００７３】
一方、Ｓ２における低温下での加速機能テストの結果、所定の条件を満たさない場合、検出された不良チップの不良アドレスの記憶素子をリダンダンシー領域の記憶素子に置き換える（Ｓ４）。
【００７４】
その後、室温である動作温度での機能テスト（不良アドレスのリダンダンシーの確認も含む。）を行ない（Ｓ５）、機能テストをパスした場合には、Ｓ３の処理に移る。Ｓ５において行なわれる機能テストでは、Ｓ２のスクリーニング動作を室温で行う。Ｓ３の処理の後、第１実施形態のスクリーニング装置４の処理を終了する。一方、Ｓ５において、機能テストを失敗した場合には、当該チップについては破棄又は使用不能とされ（Ｓ６）、テストが終了する。  Ｓ２における低温下での加速機能テスト及びＳ５における室温である動作温度での機能テストの結果は、次に製造される磁気記憶装置３の磁気抵抗効果素子２７の製造方法に反映される。
【００７５】
例えば、Ｓ２における低温下での加速機能テストのみで磁気抵抗効果素子２７の不良が検出された場合、Ｓ２で不良が検出され、かつＳ５の室温である動作温度での機能テストで磁気抵抗効果素子２７の不良が検出された場合には、次に製造される磁気記憶装置３の磁気抵抗効果素子２７の製造方法を変更する。
【００７６】
また、Ｓ２においてのみ磁気抵抗効果素子２７の不良が検出された場合と、Ｓ５において磁気抵抗効果素子２７の不良が検出された場合とで、次に製造される磁気記憶装置の磁気抵抗効果素子２７を異なる製造方法にしても良い。
【００７７】
１．２．２  書込み動作について
次に、第１実施形態に係る磁気記憶装置３の書込み動作の例について説明する。
【００７８】
入出力回路３６は、機能テスト部４３の書込み回路４３１からデータの書込みを指示する書込みコマンドを受信すると、データの書込みを指示する書込み信号と、書込み先のアドレスをコントローラ３７へと転送する。また、入出力回路３６は、書込まれるデータ“１”をページバッファ３５へ送信する。コントローラ３７は、書込み先のアドレスのうち、ロウアドレスをロウデコーダ３４へ、カラムアドレスをＳＡ／ＷＤ３３へ、それぞれ転送する。
【００７９】
ロウデコーダ３４及びＳＡ／ＷＤ３３は、ロウアドレス及びカラムアドレスに基づき、書込み対象のメモリセル２０を選択する。ＳＡ／ＷＤ３３は、書込みコマンドに基づき、ページバッファ３５に保持されたデータを選択されたメモリセル２０に書込む。
【００８０】
以上により、書込み動作が終了する。
【００８１】
１．２．３  読出し動作について
次に、第１実施形態に係る磁気記憶装置３の読出し動作の例について説明する。
【００８２】
入出力回路３６は、機能テスト部４３の読出し回路４３２からデータの読出しを指示する読出しコマンドを受信すると、データの読出しを指示する読出し信号と、読出し元のアドレスをコントローラ３７へと転送する。コントローラ３７は、読出し元のアドレスのうち、ロウアドレスをロウデコーダ３４へ、カラムアドレスをＳＡ／ＷＤ３３へ、それぞれ転送する。
【００８３】
ロウデコーダ３４及びＳＡ／ＷＤ３３は、ロウアドレス及びカラムアドレスに基づき、読出し対象のメモリセル２０を選択する。ＳＡ／ＷＤ３３は、読出しコマンドに基づき、選択されたメモリセル２０に保持されたデータをページバッファ３５に転送する。入出力回路３６は、ページバッファ３５に格納された読出しデータを機能テスト部４３の読出し回路４３２に送信する。
【００８４】
以上により、読出し動作が終了する。
【００８５】
１．３  効果
第１実施形態によれば、低温下で、ＳＡＦ不良のチップのスクリーニング処理を行なうので、ＳＡＦ結合が弱いことに起因するマージルナビットを十分に検出することができる。図１４は、磁気記憶装置のチップ容量に対するＨｃｅｘ２と室温（ＲＴ）と低温度（ＬＴ）との関係を示す図である。
【００８６】
同図に示すように、低温時は、室温時に比べて、Ｈｃｅｘ２の分布が負側にシフトすることが分かる。このため、室温時にマージナルであったビット（図１４の”Ｂ”の部分）も低温では安定して固定不良となる（図１４の”Ｃ”の部分）。なお、図１４の”Ａ”の部分は、室温時にも検出することが可能である。
【００８７】
第１実施形態の磁気記憶装置のスクリーニング方法によれば、図１４に示すように、室温時にマージナブルなビット（図１４の”Ｂ”の部分）であっても、低温では安定して固定不良となり（図１４の”Ｃ”の部分）、低温の機能テストにおいて確実に検出することができる。
【００８８】
また、第１実施形態によれば、スクリーニングして抽出したＳＡＦ不良ビットをリダンダンシー領域のビットに置換することで、チップの歩留まりを向上することができる。
【００８９】
２  第２実施形態
第１実施形態では、低温下での１回の加速機能テストにより、不良チップのスクリーニングを行なう場合について説明した。しかしながら、個々のチップの記憶素子のＨｃｅｘ２の分布はゆらいでおり、低温時での機能性テストでマージナルなビット（ビット間ばらつきにより確率的にＨｃｅｘ２＜０となるビット）を検出することができない場合がある。図１５は、個々のチップの記憶素子の室温時のＨｃｅｘ２の揺らぎを説明するための図である。
【００９０】
同図に示すように、個々のチップの記憶素子のＨｃｅｘ２は、破線で示された範囲内において揺らいでいる。従って、１回の低温時のスクリーニングにより機能性テストをパスしたとしても、次回の低温時のスクリーニングでは、機能性テストをパスすることができないかもしれない。
【００９１】
第２実施形態では、第１実施形態のスクリーニング方法よりも精度よくマージナルなビットを検出するものである。
【００９２】
すなわち、第２実施形態では、Ｓ１において室温よりも低いスクリーニング温度を決定した後に行なわれる低温下での加速機能テストを複数回行なうことにより、精度良くマージナルなビットを検出するものである。
【００９３】
図１６は、第２実施形態のスクリーニング方法を説明するためのフローチャートである。なお、ここでは、図１２と異なる部分についてのみ説明し、重複する説明については省略する。
【００９４】
Ｓ１において室温よりも低いスクリーニング温度を決定後、繰り返し回数Ｎ＝１とし（Ｓ２１）、温度調整部４２は、ウェハ１が載置されたステージをＳ１にて決定された低温のスクリーニング温度に冷却し、低温下での加速機能テストを行なう（Ｓ２２）。Ｓ２２における低温下での加速機能テストには、第１実施形態のＳＡＦ不良のチップのスクリーニング処理が含まれる。
【００９５】
次に、Ｓ２２において低温下での加速機能テストが成功したと判断された場合には、繰り返し回数Ｎ＝最大値であるか否かの判断が行なわれる（Ｓ２３）。また、Ｓ２２において、低温下での加速機能テストが失敗したと判断された場合には、Ｓ４の処理に移る。なお、最大値の設定については、ユーザにより任意の値に設定することができる。
【００９６】
Ｓ２３において、最大値ではないと判断された場合には、繰り返し回数Ｎ＝Ｎ＋１として（Ｓ２４）、Ｓ２２の処理に戻る。一方、Ｓ２３において、最大値であると判断された場合には、Ｓ３の処理に移る。
【００９７】
従って、第２実施形態の磁気記憶装置のスクリーニング方法によれば、複数回、低温下でのスクリーニングを行なうので、第１実施形態のスクリーニング方法に比して、より精度を高くすることができる。
【００９８】
すなわち、１回のみの低温下でのスクリーニング方法では検出することができないマージナルなビットであっても、複数回の低温下でのスクリーニングを行なうことにより、より正確に不良ビットを検出することができる。
【００９９】
従って、これらの実施形態によれば、磁気記憶装置の信頼性の高いスクリーニング方法を提供することができる。
【０１００】
３  他の実施形態
上述の各実施形態では、ウェハ１の状態において不良ビットがスクリーニングされる例について説明したが、これに限られない。例えば、チップ２の状態において不良ビットがスクリーニングされてもよい。
【０１０１】
また、着磁部４１は、ウェハ１内の複数の磁気抵抗効果素子２７に対して、所望の磁化方向を設定する場合について説明したが、これに限られない、例えば、個々のチップ２に対して、着磁処理を行なっても良い。
【０１０２】
上述の各実施形態で述べた磁気抵抗効果素子は、垂直磁化ＭＴＪである場合について説明したが、これに限らず、水平磁気異方性を有する水平磁化ＭＴＪ素子であってもよい。また、上述の各実施形態で述べた磁気抵抗効果素子は、記憶層が参照層の下方に配置されたボトムフリー型（トップピン型）ＭＴＪ素子である場合について説明したが、これに限らず、記憶層が参照層の情報に配置されたトップフリー型（ボトムピン型）ＭＴＪ素子であってもよい。
【０１０３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１０４】
１…ウェハ、２…チップ、３…磁気記憶装置、２７…磁気抵抗効果素子、２７２…記憶層、２７４…参照層、２７６…シフトキャンセル層、４…スクリーニング装置、４１…着磁部、４２…温度調整部、４３…機能テスト部、４４…リダンダンシー部。
【図１】
2018156978.tif 000003
【図２】
2018156978.tif 000004
【図３】
2018156978.tif 000005
【図４】
2018156978.tif 000006
【図５】
2018156978.tif 000007
【図６】
2018156978.tif 000008
【図７】
2018156978.tif 000009
【図８】
2018156978.tif 000010
【図９】
2018156978.tif 000011
【図１０】
2018156978.tif 000012
【図１１】
2018156978.tif 000013
【図１２】
2018156978.tif 000014
【図１３】
2018156978.tif 000015
【図１４】
2018156978.tif 000016
【図１５】
2018156978.tif 000017
【図１６】
2018156978.tif 000018