(57)【要約】      （修正有）【課題】信号伝達の周波数特性の劣化を抑制する。【解決手段】電子回路装置１は、第１半導体チップ１１と、第１半導体チップに隣接した第２半導体チップ２１と、第１半導体チップ１１の回路が形成された面の反対面の一部の上及び第２半導体チップ２１の回路が形成された面の反対面の一部の上に配置された第１基板３１と、を備える。第１半導体チップ１１の外周のうち第２半導体チップ２１と対向する部分は、第１半導体チップ１１の中央部分の厚みよりも薄く、第１半導体チップ１１の反対面から第１半導体チップの回路１３まで達する第１貫通電極１４が、第１半導体チップの薄い部分に形成されている。基板３１が、第１半導体チップ１１の薄い部分と重なっており、基板３１に設けられた配線３２の一端が第１貫通電極１４に接続され、配線の他端が第２半導体チップ２１の反対面から第２半導体チップ２１の回路２３まで達する第２貫通電極２４に接続されている。【選択図】図１
2018116972.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体チップと、
前記第１半導体チップに隣接して配置された第２半導体チップと、
前記第１半導体チップの回路が形成された面の反対面の一部の上及び前記第２半導体チップの回路が形成された面の反対面の一部の上に配置された第１基板と、
を備え、
前記第１半導体チップの外周部分のうち前記第２半導体チップと対向する部分は、前記第１半導体チップの中央部分の厚みよりも薄い部分を有し、
前記第１半導体チップの前記反対面から前記第１半導体チップの前記回路まで達する第１貫通電極が、前記第１半導体チップの前記薄い部分に形成されており、
前記第１基板が、前記第１半導体チップの前記薄い部分と重なっており、
前記第１基板に設けられた配線の一端が前記第１貫通電極に接続されており、
前記配線の他端が、前記第２半導体チップの前記反対面から前記第２半導体チップの前記回路まで達する第２貫通電極に接続されている、
ことを特徴とする電子回路装置。
【請求項２】
前記第２半導体チップの外周部分のうち前記第１半導体チップと対向する部分は、前記第２半導体チップの中央部分の厚みよりも薄い部分を有し、
前記第２貫通電極が、前記第２半導体チップの前記薄い部分に形成されており、
前記第１基板が、前記第２半導体チップの前記薄い部分と重なっている、
ことを特徴とする請求項１に記載の電子回路装置。
【請求項３】
前記第１半導体チップの前記薄い部分における前記第１半導体チップの前記反対面に段差が形成されている、
ことを特徴とする請求項１又は２に記載の電子回路装置。
【請求項４】
前記第１半導体チップの前記薄い部分における前記第１半導体チップの前記反対面に段差が形成されており、
前記第２半導体チップの前記薄い部分における前記第２半導体チップの前記反対面に段差が形成されており、
ことを特徴とする請求項２に記載の電子回路装置。
【請求項５】
複数の前記第１貫通電極が前記第１半導体チップの前記薄い部分に形成されており、
複数の前記第２貫通電極が前記第２半導体チップの前記薄い部分に形成されており、
複数の前記配線が前記第１基板に設けられており、
前記第１半導体チップの前記反対面に形成された前記段差は、複数の第１段差面を有し、
前記第２半導体チップの前記反対面に形成された前記段差は、複数の第２段差面を有し、
複数の前記第１段差面の其々から前記第１貫通電極が露出しており、
複数の前記第２段差面の其々から前記第２貫通電極が露出しており、
ことを特徴とする請求項４に記載の電子回路装置。
【請求項６】
前記第１半導体チップの前記薄い部分以外の部分における前記第１半導体チップの前記反対面に固定された第２基板を備える、
ことを特徴とする請求項１から５の何れか一項に記載の電子回路装置。
【請求項７】
前記第１半導体チップの前記薄い部分以外の部分における前記第１半導体チップの前記反対面に固定された第２基板と、
前記第２半導体チップの前記薄い部分以外の部分における前記第１半導体チップの前記反対面に固定された第３基板と、
を備えることを特徴とする請求項２、４又は５に記載の電子回路装置。
【請求項８】
前記第１半導体チップの前記薄い部分以外の部分における前記第１半導体チップの前記反対面に固定され、且つ、前記第２半導体チップの前記薄い部分以外の部分における前記第２半導体チップの前記反対面に固定された第２基板を備える、
ことを特徴とする請求項２、４又は５に記載の電子回路装置。
【請求項９】
前記第１半導体チップの前記薄い部分における前記第１半導体チップの前記回路が形成された面には、前記第１半導体チップと配線基板との接続に用いられる接続電極が設けられていない、
ことを特徴とする請求項１から８の何れか一項に記載の電子回路装置。
【請求項１０】
前記第１半導体チップの前記薄い部分における前記第１半導体チップの前記回路が形成された面には、前記第１半導体チップと配線基板との接続に用いられる接続電極が設けられておらず、
前記第２半導体チップの前記薄い部分における前記第２半導体チップの前記回路が形成された面には、前記第２半導体チップと配線基板との接続に用いられる接続電極が設けられていない、
ことを特徴とする請求項２、４、５、７又は８に記載の電子回路装置。
【請求項１１】
前記第１基板は、シリコン基板、ガラス基板又はフレキシブル基板であることを特徴とする請求項１から１０の何れか一項に記載の電子回路装置。
【請求項１２】
前記第２半導体チップ上に少なくとも一つの第３半導体チップが配置されていることを特徴とする請求項１に記載の電子回路装置。
【請求項１３】
第１半導体チップの外周部分のうち前記第１半導体チップの中央部分の厚みよりも薄い部分を第２半導体チップに対向させて、前記第１半導体チップ及び前記第２半導体チップを配置する工程と、
前記第１半導体チップの前記薄い部分の上であって前記第１半導体チップの回路が形成された面の反対面の上及び前記第２半導体チップの回路が形成された面の反対面の上に基板を配置する工程と、
前記第１半導体チップの前記反対面から前記第１半導体チップの前記回路まで達する第１貫通電極と前記基板に設けられた配線の一端とを接合し、且つ、前記第２半導体チップの前記反対面から前記第２半導体チップの前記回路まで達する第２貫通電極と前記配線の他端とを接合するする工程と、
を備えることを特徴とする電子回路装置の製造方法。
【請求項１４】
前記第２半導体チップの外周部分のうち前記第１半導体チップと対向する部分は、前記第２半導体チップの中央部分の厚みよりも薄い部分を有し、
前記第２貫通電極が、前記第２半導体チップの前記薄い部分に形成されており、
前記基板が、前記第２半導体チップの前記薄い部分と重なっていることを特徴とする請求項１３に記載の電子回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路装置及び電子回路装置の製造方法に関する。
【背景技術】
【０００２】
複数のLarge Scale Integration（ＬＳＩ）チップ間を接続する方法として、複数のＬ
ＳＩチップを３次元方向に積層して貫通電極等で各ＬＳＩチップ間を接続する方法が知られている。消費電力が大きいＬＳＩチップを積層する場合、放熱特性や電源品質の確保が難しいという問題がある。複数のＬＳＩチップを有機基板等のプリント基板に横に並べて搭載する場合、ＬＳＩチップ間の信号接続にはプリント基板に形成した配線が用いられている。
【０００３】
しかしながら、プリント基板に形成可能な配線の微細化が限られているため、プリント基板に十分な配線数が形成できない場合がある。そこで、ＬＳＩチップとプリント基板との間に、シリコン基板（シリコンインターポーザ）を挟み、シリコン基板に形成された微細配線によってＬＳＩチップ間の信号接続を行う方法が知られている。ＬＳＩチップと下のプリント基板との間のグラウンドや電源や信号線の導通には、シリコン基板に形成したThrough Silicon Via（ＴＳＶ）等の貫通電極が用いられる。従って、シリコン基板に複
数のＬＳＩチップを搭載する際に、隣接するＬＳＩチップ間の高密度配線接続に必要な部分以外に、副次的に必要になるＴＳＶ領域や、ＬＳＩチップ間等に使用されていない部分もシリコン基板には存在する。そのため、ＴＳＶや微細配線を形成した高価なシリコン基板には無駄な面積が多く、大型のＬＳＩチップを搭載する場合や多数のＬＳＩチップ間を接続する場合には、シリコン基板も大型化し、無駄な面積も顕著になる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−２２８１４２号公報
【特許文献２】特表２０１１−５２７１１３号公報
【特許文献３】特開２０１６−２１５６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＬＳＩチップのハンドリングを容易にするためには、ＬＳＩチップの厚みが数百μｍであることが好ましいが、ＬＳＩチップの厚みが厚くなると、ＬＳＩチップを貫通する貫通電極も長くなる。また、２つのＬＳＩチップ間の接続には各ＬＳＩチップに貫通電極を１回ずつ通すことになる。貫通電極とシリコン基板との間に酸化膜等の薄い絶縁膜を形成することにより、貫通電極と非絶縁性のシリコン基板とを絶縁しているため、貫通電極は寄生容量成分を有する。貫通電極が長くなると、貫通電極の寄生容量負荷が大きくなり、信号伝達の周波数特性が劣化したり、消費電力が大きくなったりするという問題が生じる。また、特許文献１では、隣接するＬＳＩチップの裏表を反転させて互いに接続する方法が記載されているが、この場合、接続した一方のＬＳＩチップの回路が形成された面が上向きとなるため、ＬＳＩチップの回路とプリント基板との接続を最短距離で設けることができなくなり、プリント基板との接続の信号伝達特性が劣化し、接続を高密度に形成することも困難になる。
【０００６】
本願は、信号伝達の周波数特性の劣化を抑制する技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
１つの態様では、電子回路装置は、第１半導体チップと、前記第１半導体チップに隣接して配置された第２半導体チップと、前記第１半導体チップの回路が形成された面の反対面の一部の上及び前記第２半導体チップの回路が形成された面の反対面の一部の上に配置された第１基板と、を備え、前記第１半導体チップの外周部分のうち前記第２半導体チップと対向する部分は、前記第１半導体チップの中央部分の厚みよりも薄い部分を有し、前記第１半導体チップの前記反対面から前記第１半導体チップの前記回路まで達する第１貫通電極が、前記第１半導体チップの前記薄い部分に形成されており、前記第１基板が、前記第１半導体チップの前記薄い部分と重なっており、前記第１基板に設けられた配線の一端が前記第１貫通電極に接続されており、前記配線の他端が、前記第２半導体チップの前記反対面から前記第２半導体チップの前記回路まで達する第２貫通電極に接続されている。
【０００８】
１つの態様では、電子回路装置の製造方法は、第１半導体チップの外周部分のうち前記第１半導体チップの中央部分の厚みよりも薄い部分を第２半導体チップに対向させて、前記第１半導体チップ及び前記第２半導体チップを配置する工程と、前記第１半導体チップの前記薄い部分の上であって前記第１半導体チップの回路が形成された面の反対面の上及び前記第２半導体チップの回路が形成された面の反対面の上に基板を配置する工程と、前記第１半導体チップの前記反対面から前記第１半導体チップの前記回路まで達する第１貫通電極と前記基板に設けられた配線の一端とを接合し、且つ、前記第２半導体チップの前記反対面から前記第２半導体チップの前記回路まで達する第２貫通電極と前記配線の他端とを接合するする工程と、を備える。
【発明の効果】
【０００９】
本発明によれば、信号伝達の周波数特性の劣化を抑制する技術を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、第１実施形態に係る電子回路装置の断面図である。
【図２】図２は、第１実施形態に係る電子回路装置の断面図である。
【図３】図３は、第１実施形態に係る電子回路装置の断面図である。
【図４Ａ】図４Ａは、第１実施形態に係る電子回路装置の断面図である。
【図４Ｂ】図４Ｂは、第１実施形態に係る電子回路装置の断面図である。
【図５Ａ】図５Ａは、第２実施形態に係る電子回路装置の断面図である。
【図５Ｂ】図５Ｂは、第２実施形態に係る電子回路装置の断面図である。
【図６】図６は、第３実施形態に係る電子回路装置の断面図である。
【図７】図７は、第１〜第３実施形態に係る電子回路装置の一例を示す平面図である。
【図８】図８は、第１〜第３実施形態に係る電子回路装置の一例を示す平面図である。
【図９】図９は、第１〜第３実施形態に係る電子回路装置の一例を示す平面図である。
【図１０Ａ】図１０Ａは、第１〜第３実施形態に係る電子回路装置の一例を示す平面図である。
【図１０Ｂ】図１０Ｂは、第１〜第３実施形態に係る電子回路装置の一例を示す平面図である。
【図１１】図１１は、電子回路装置の製造方法の工程図である。
【図１２】図１２は、電子回路装置の製造方法の工程図である。
【図１３】図１３は、電子回路装置の製造方法の工程図である。
【図１４】図１４は、電子回路装置の製造方法の工程図である。
【図１５】図１５は、電子回路装置の製造方法の工程図である。
【図１６】図１６は、電子回路装置の製造方法の工程図である。
【図１７】図１７は、電子回路装置の製造方法の工程図である。
【図１８】図１８は、電子回路装置の製造方法の工程図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して、実施形態を詳細に説明する。以下の各実施形態の構成は例示であり、本発明は、各実施形態の構成に限定されない。また、各実施形態を適宜組み合わせてもよい。
【００１２】
〈第１実施形態〉
第１実施形態について説明する。図１は、第１実施形態に係る電子回路装置１の断面図である。電子回路装置１は、複数の接続電極２Ａ、２Ｂを介してプリント基板（配線基板）３に実装されている。電子回路装置１は、半導体チップ１１、２１と、ブリッジ基板３１とを備える。半導体チップ１１と半導体チップ２１とが隣接して配置されている。ブリッジ基板３１は、半導体チップ１１の一部の上及び半導体チップ２１の一部の上に配置されている。半導体チップ１１、２１は、例えば、ＬＳＩチップである。ＬＳＩチップは、例えば、ロジックチップ又はメモリチップであってもよいし、ロジックチップ及びメモリチップが混載されたシステムＬＳＩチップであってもよい。半導体チップ１１は、半導体基板１２と、半導体基板１２に形成された回路１３とを有する。半導体チップ２１は、半導体基板２２と、半導体基板２２に形成された回路２３とを有する。半導体基板１２、２２は、例えば、シリコン（Ｓｉ）基板である。半導体チップ１１は、第１半導体チップの一例である。半導体チップ２１は、第２半導体チップの一例である。ブリッジ基板３１は、第１基板の一例である。
【００１３】
半導体チップ１１、２１は、プリント基板３にフリップチップ接合されている。半導体チップ１１の回路１３が形成された面（以下、半導体チップ１１の回路面）をプリント基板３に向けた状態（フェースダウン）で、半導体チップ１１の回路１３に形成された電極と、プリント基板３に形成された接続電極２Ａとが接合されている。接続電極２Ａは、半導体チップ１１とプリント基板３との間に設けられており、半導体チップ１１とプリント基板３との接続に用いられる。半導体チップ２１の回路２３が形成された面（以下、半導体チップ２１の回路面）をプリント基板３に向けた状態で、半導体チップ２１の回路２３に形成された電極と、プリント基板３に形成された接続電極２Ｂとが接合されている。接続電極２Ｂは、半導体チップ２１とプリント基板３との間に設けられており、半導体チップ２１とプリント基板３との接続に用いられる。半導体チップ１１、２１とプリント基板３との間にアンダーフィル４を形成してもよい。
【００１４】
半導体チップ１１は、厚みが厚い部分と厚みが薄い部分とを有している。半導体チップ１１の外周部分の全ての厚みが、半導体チップ１１の中央部分の厚みよりも薄くなっていてもよい。半導体チップ１１の外周部分の一部の厚みが、半導体チップ１１の中央部分の厚みよりも薄くなっていてもよい。半導体チップ１１の外周部分のうち半導体チップ２１と対向する部分の厚みが、半導体チップ１１の中央部分の厚みよりも薄くなっていてもよい。したがって、半導体チップ１１の外周部分の少なくとも一部が、半導体チップ１１の本体（厚い部分）から突き出ている突き出し部（薄い部分）を有している。半導体チップ１１の厚い部分の厚みは、例えば、数百ミクロンであり、半導体チップ１１の薄い部分の厚みは、例えば、数十ミクロンである。半導体チップ１１の薄い部分における平面方向の長さは、例えば、数百μｍから数ｍｍである。半導体チップ１１の厚い部分の厚みを確保し、半導体チップ１１の薄い部分における平面方向の長さを所定の長さにすることにより、半導体チップ１１の強度を確保することができるため、半導体チップ１１の反りが抑制される。
【００１５】
半導体チップ１１は、複数の貫通電極（ビア）１４を有している。貫通電極１４は、半導体チップ１１の薄い部分に形成され、半導体チップ１１の回路面の反対面（非回路面）から半導体チップ１１の回路１３まで達している。貫通電極１４は、回路１３が有する配線に接続されている。したがって、貫通電極１４は、半導体チップ１１（半導体基板１２）の内部を通って回路１３の配線に接続されている。半導体チップ１１の回路面の反対面上に複数の結合電極１５が形成されている。貫通電極１４は、半導体チップ１１の薄い部分における半導体チップ１１の回路面の反対面から露出している。結合電極１５は、貫通電極１４に接続されている。貫通電極１４の長さは、半導体チップ１１の厚みと同程度であり、例えば、数十ミクロンである。半導体チップ１１の厚い部分に貫通電極１４を形成した場合と比較して、半導体チップ１１の薄い部分に形成された貫通電極１４の長さは短いため、貫通電極１４の容量を小さくできる。したがって、貫通電極１４を用いた信号伝達の周波数特性の低下が抑制され、半導体チップ１１の消費電力も小さくできる。
【００１６】
半導体チップ２１は、厚みが厚い部分と厚みが薄い部分とを有している。半導体チップ２１の外周部分の全ての厚みが、半導体チップ２１の中央部分の厚みよりも薄くなっていてもよい。半導体チップ２１の外周部分の一部の厚みが、半導体チップ２１の中央部分の厚みよりも薄くなっていてもよい。半導体チップ２１の外周部分のうち半導体チップ１１と対向する部分の厚みが、半導体チップ２１の中央部分の厚みよりも薄くなっていてもよい。したがって、半導体チップ２１の外周部分の少なくとも一部が、半導体チップ２１の本体（厚い部分）から突き出ている突き出し部（薄い部分）を有している。半導体チップ２１の厚い部分の厚みは、例えば、数百ミクロンであり、半導体チップ２１の薄い部分の厚みは、例えば、数十ミクロンである。半導体チップ２１の薄い部分における平面方向の長さは、例えば、数百μｍから数ｍｍである。半導体チップ２１の厚い部分の厚みを確保し、半導体チップ２１の薄い部分における平面方向の長さを所定の長さにすることにより、半導体チップ２１の強度を確保することができるため、半導体チップ２１の反りが抑制される。
【００１７】
半導体チップ２１は、複数の貫通電極（ビア）２４を有している。貫通電極２４は、半導体チップ２１の薄い部分に形成され、半導体チップ２１の回路面の反対面（非回路面）から半導体チップ２１の回路２３まで達している。貫通電極２４は、回路２３が有する配線に接続されている。したがって、貫通電極２４は、半導体チップ２１（半導体基板２２）の内部を通って回路２３の配線に接続されている。半導体チップ２１の回路面の反対面上に複数の結合電極２５が形成されている。貫通電極２４は、半導体チップ２１の薄い部分における半導体チップ２１の回路面の反対面から露出している。結合電極２５は、貫通電極２４に接続されている。貫通電極２４の長さは、半導体チップ２１の厚みと同程度であり、例えば、数十ミクロンである。半導体チップ２１の厚い部分に貫通電極２４を形成した場合と比較して、半導体チップ２１の薄い部分に形成された貫通電極２４の長さは短いため、貫通電極２４の容量を小さくできる。したがって、貫通電極２４を用いた信号伝達の周波数特性の低下が抑制され、半導体チップ２１の消費電力も小さくできる。
【００１８】
ブリッジ基板３１が、半導体チップ１１の一部及び半導体チップ２１の一部と平面視で重なって配置されている。図１に示す例では、半導体チップ１１の薄い部分と半導体チップ２１の薄い部分とによって形成された溝形状（凹部）にブリッジ基板３１が嵌め込まれている。したがって、ブリッジ基板３１は、半導体チップ１１の薄い部分及び半導体チップ２１の薄い部分と重なっている。ブリッジ基板３１は、例えば、シリコン基板又はガラス基板である。シリコン基板やガラス基板は、表面の平滑性や熱的安定性に優れるため、数ミクロン以下の幅の微細配線を多層で形成することができる。多層配線間の絶縁層として、低誘電材料やポリイミド等の樹脂を用いてもよい。ブリッジ基板３１は、複数の配線３２及び絶縁層３３を有している。半導体チップ１１、２１とブリッジ基板３１との隙間に樹脂５を充填して硬化することにより、半導体チップ１１、２１とブリッジ基板３１と
を一体化して固定する。これにより、プリント基板３の熱膨張係数と半導体チップ１１、２１の熱膨張係数との違いによる温度変化に起因する応力が、結合電極１５に集中することを抑止することができる。更に、ブリッジ基板３１としてシリコン基板や熱膨張係数がシリコン基板に近いガラス基板を用いることで、半導体チップ１１、２１の熱膨張係数とブリッジ基板３１の熱膨張係数との差を小さくすることができる。この結果、温度変化に起因する結合電極１５、２５への応力印加が抑制される。
【００１９】
図１に示す例では、配線３２が絶縁層３３内に設けられているが、配線３２が絶縁層３３の表面に設けられてもよい。すなわち、ブリッジ基板３１内に配線３２が設けられてもよいし、ブリッジ基板３１の表面に配線３２が設けられてもよい。配線３２の一端が結合電極１５に接続されている。詳細には、配線３２の一端に電極が設けられており、配線３２の一端の電極と結合電極１５とが接続されている。したがって、結合電極１５を介して、配線３２の一端が貫通電極１４に接続されている。配線３２の他端が結合電極２５に接続されている。詳細には、配線３２の他端に電極が設けられており、配線３２の他端の電極と結合電極２５とが接続されている。したがって、結合電極２５を介して、配線３２の他端が貫通電極２４に接続されている。配線３２を介して、半導体チップ１１と半導体チップ２１とが電気的に接続され、半導体チップ１１と半導体チップ２１との間で信号（データ）の送受信が行われる。
【００２０】
半導体チップ１１の薄い部分における半導体チップ１１の回路面に接続電極２Ａが設けられていない。すなわち、半導体チップ１１の薄い部分とプリント基板３との間に接続電極２Ａが設けられていない。半導体チップ２１の薄い部分における半導体チップ２１の回路面に接続電極２Ｂが設けられていない。すなわち、半導体チップ２１の薄い部分とプリント基板３との間に接続電極２Ｂが設けられていない。したがって、接続電極２Ａと結合電極１５とが平面視で重なっておらず、接続電極２Ｂと結合電極２５とが平面視で重なっていない。そのため、プリント基板３から結合電極１５に対して印加される応力が低減されると共に、プリント基板３から結合電極２５に対して印加される応力が低減される。また、接続電極２Ａと結合電極１５に接続された貫通電極１４とが平面視で重なっておらず、接続電極２Ｂと結合電極２５に接続された貫通電極２４とが平面視で重なっていない。そのため、プリント基板３から結合電極１５に接続された貫通電極１４に対して印加される応力が低減されると共に、プリント基板３から結合電極２５に接続された貫通電極２４に対して印加される応力が低減される。
【００２１】
図２に示すように、電子回路装置１は、固定基板４１を備えていてもよい。図２は、第１実施形態に係る電子回路装置１の断面図である。固定基板４１は、半導体チップ１１の薄い部分以外の部分における半導体チップ１１の回路面の反対面上及び半導体チップ２１の薄い部分以外の部分における半導体チップ２１の回路面の反対面上に配置されている。半導体チップ１１、２１は、固定基板４１に接着されて固定されている。したがって、固定基板４１は、半導体チップ１１の薄い部分以外の部分における半導体チップ１１の回路面の反対面及び半導体チップ２１の薄い部分以外の部分における半導体チップ２１の回路面の反対面に固定されている。また、固定基板４１は、半導体チップ１１の中央部分における半導体チップ１１の回路面の反対面及び半導体チップ２１の中央部分における半導体チップ２１の回路面の反対面に固定されてもよい。固定基板４１は、第２基板の一例である。
【００２２】
固定基板４１は、例えば、シリコン基板、ガラス基板、金属板、合金板又は複合材料板である。半導体チップ１１、２１を固定基板４１に固定することにより、プリント基板３の熱膨張係数と半導体チップ１１、２１の熱膨張係数との違いによる結合電極１５、２５への温度変化に起因する応力印加が抑制される。また、同時にブリッジ基板３１への応力印加が抑制される。ブリッジ基板３１は、固定基板４１に固定されていてもよい。ブリッ
ジ基板３１は、固定基板４１に接触していてもよい。ブリッジ基板３１と固定基板４１との間に隙間が設けられていてもよい。
【００２３】
固定基板４１としてシリコン基板や熱膨張係数がシリコン基板に近いガラス基板を用いることで、半導体チップ１１、２１の熱膨張係数と固定基板４１の熱膨張係数との差を小さくすることができる。この結果、温度変化に起因する結合電極１５、２５への応力印加が抑制される。また、固定基板４１として熱伝導性の高い金属板又は合金板を用いて、半導体チップ１１、２１の熱を固定基板４１に伝えることで、半導体チップ１１、２１の放熱効率を向上することができる。固定基板４１として熱膨張係数が小さい基板や熱膨張係数がシリコン基板に近い金属板、合金板、金属製複合材料板を用いることで、半導体チップ１１、２１の熱膨張係数と固定基板４１の熱膨張係数との差を小さくすることができると共に、半導体チップ１１、２１の放熱効率を向上することができる。熱膨張係数がシリコン基板に近い金属基板は、例えば、タンタル基板等である。熱膨張係数がシリコン基板に近い合金板は、例えば、コバール基板等である。熱膨張係数がシリコン基板に近い金属製複合材料板は、例えば、インバー及び銅を含む複合材料板である。更に、空冷用のフィン構造や空冷用、液冷用の流路を固定基板４１に形成してもよい。
【００２４】
図３に示すように、電子回路装置１は、固定基板４２、４３を備えていてもよい。図３は、第１実施形態に係る電子回路装置１の断面図である。固定基板４２は、半導体チップ１１の薄い部分以外の部分における半導体チップ１１の回路面の反対面上に配置されている。半導体チップ１１は、固定基板４２に接着されて固定されている。したがって、固定基板４２は、半導体チップ１１の薄い部分以外の部分における半導体チップ１１の回路面の反対面に固定されている。また、固定基板４２は、半導体チップ１１の中央部分における半導体チップ１１の回路面の反対面に固定されてもよい。更に、固定基板４２は、ブリッジ基板３１の左側と接着されて固定されており、従って半導体チップ１１とブリッジ基板３１の左側の間が固定されている。固定基板４３は、半導体チップ２１の薄い部分以外の部分における半導体チップ２１の回路面の反対面上に配置されている。半導体チップ２１は、固定基板４３に接着されて固定されている。したがって、固定基板４３は、半導体チップ２１の薄い部分以外の部分における半導体チップ２１の回路面の反対面に固定されている。また、固定基板４３は、半導体チップ２１の中央部分における半導体チップ２１の回路面の反対面に固定されてもよい。更に、固定基板４３は、ブリッジ基板３１の右側と接着されて固定されており、従って半導体チップ２１とブリッジ基板３１の右側の間が固定されている。固定基板４２は、第２基板の一例である。固定基板４３は、第３基板の一例である。
【００２５】
固定基板４２、４３は、例えば、シリコン基板、ガラス基板、金属板、合金板又は複合材料板である。ブリッジ基板３１の左側と半導体チップ１１を固定基板４２に固定することにより、プリント基板３の熱膨張係数と半導体チップ１１の熱膨張係数との違いよる結合電極１５への温度変化に起因する応力印加が抑制される。ブリッジ基板３１の右側と半導体チップ２１を固定基板４３に固定することにより、プリント基板３の熱膨張係数と半導体チップ２１の熱膨張係数との違いによる結合電極２５への温度変化に起因する応力印加が抑制される。
【００２６】
図４Ａに示すように、半導体チップ２１の厚みが一定であってもよい。すなわち、半導体チップ２１の外周部分の厚みと半導体チップ２１の中央部分の厚みとが同じであってもよい。図４Ａは、第１実施形態に係る電子回路装置１の断面図である。ブリッジ基板３１は、半導体チップ１１の一部の上及び半導体チップ２１の一部の上に配置されている。ブリッジ基板３１は、半導体チップ１１の薄い部分と重なっている。例えば、半導体チップ１１が、ロジックチップであり、半導体チップ２１がメモリチップであってもよい。半導体チップ１１や半導体チップ２１とブリッジ基板３１との隙間に樹脂５を充填して硬化す
るのが好ましい。図３に示す電子回路装置１と同様に、固定基板４２が、半導体チップ１１の薄い部分以外の部分における半導体チップ１１の回路面の反対面に固定されてもよい。また、固定基板４２が、半導体チップ１１の中央部分における半導体チップ１１の回路面の反対面に固定されてもよい。半導体チップ１１の厚みが一定であり、半導体チップ２１が、厚みが厚い部分と厚みが薄い部分とを有してもよい。この場合、図３に示す電子回路装置１と同様に、固定基板４３が、半導体チップ２１の薄い部分以外の部分における半導体チップ２１の回路面の反対面に固定されてもよい。また、固定基板４３が、半導体チップ２１の中央部分における半導体チップ２１の回路面の反対面に固定されてもよい。
【００２７】
図４Ｂに示すように、半導体チップ２１の貫通電極２４及び結合電極２５が形成されていない領域の上に、更に積層半導体チップ６１が配置されてもよい。図４Ｂは、第１実施形態に係る電子回路装置１の断面図である。積層半導体チップ６１は、複数の半導体チップ６２を含む。複数の半導体チップ６２同士は、バンプやＴＳＶ等を介して積層接続されている。半導体チップ２１と複数の半導体チップ６２とは、バンプやＴＳＶ等を介して接続されている。他の構成については、図４Ａに示す電子回路装置１と同様である。図４Ｂに示す電子回路装置１の構成例では、半導体チップ２１上に３つの半導体チップ６２が配置されているが、この構成例に限られない。半導体チップ２１上に１つの半導体チップ６２が配置されてもよい。半導体チップ２１上に２つの半導体チップ６２が積層されて配置されてもよいし、半導体チップ２１上に４つ以上の半導体チップ６２が積層されて配置されてもよい。また、例えば、半導体チップ２１上に複数の半導体チップ６２が並んで配置されてもよい。半導体チップ６２は、第３半導体チップの一例である。
【００２８】
〈第２実施形態〉
第２実施形態について説明する。第２実施形態において、第１実施形態と同一の構成要素については、第１実施形態と同一の符号を付し、その説明を省略する。図５Ａは、第２実施形態に係る電子回路装置１の断面図である。電子回路装置１は、半導体チップ１１、２１と、ブリッジ基板３１Ａ、３１Ｂ、固定基板４１とを備える。図５Ａに示すように、半導体チップ１１の薄い部分であって、半導体チップ１１の回路面の反対面に複数の段差面を有する段差が形成されている。これにより、半導体チップ１１の薄い部分に結合電極１５等の電極パターンを形成する際のフォトリソグラフィにおいて、高いNumerical Aperture（ＮＡ)のレンズを用いることができる。したがって、微細なパターンを有する結合
電極１５を半導体チップ１１の薄い部分に形成することができる。半導体チップ１１の薄い部分の複数の段差面の其々から貫通電極１４が露出していてもよい。半導体チップ１１の薄い部分の各段差面に結合電極１５を形成し、各段差面から露出する貫通電極１４に結合電極１５を接続してもよい。ブリッジ基板３１Ａ、３１Ｂは、第１基板の一例である。半導体チップ１１の薄い部分の複数の段差面は、複数の第１段差面の一例である。
【００２９】
図５Ａに示すように、半導体チップ２１の薄い部分に段差が設けられている。したがって、半導体チップ２１の薄い部分は、複数の段差面を有している。これにより、半導体チップ２１の薄い部分に結合電極２５等の電極パターンを形成する際のフォトリソグラフィにおいて、高いＮＡのレンズを用いることができる。したがって、微細なパターンを有する結合電極２５を半導体チップ２１の薄い部分に形成することができる。半導体チップ２１の薄い部分の複数の段差面の其々から貫通電極２４が露出していてもよい。半導体チップ２１の薄い部分の各段差面に結合電極２５を形成し、各段差面から露出する貫通電極２４に結合電極２５を接続してもよい。半導体チップ２１の薄い部分の複数の段差面は、複数の第２段差面の一例である。
【００３０】
ブリッジ基板３１Ａは、半導体チップ１１の薄い部分の下段の段差面及び半導体チップ２１の薄い部分の下段の段差面に重なっている。ブリッジ基板３１Ｂは、半導体チップ１１の薄い部分の上段の段差面及び半導体チップ２１の薄い部分の上段の段差面に重なって
いる。図５Ａに示すように、ブリッジ基板３１Ａ、３１Ｂが積層されている。ブリッジ基板３１Ａ、３１Ｂは、例えば、シリコン基板又はガラス基板である。ブリッジ基板３１Ａは、配線３２Ａ及び絶縁層３３Ａを有している。ブリッジ基板３１Ａは、複数の配線３２Ａを有してもよい。ブリッジ基板３１Ｂは、配線３２Ｂ及び絶縁層３３Ｂを有している。ブリッジ基板３１Ｂは、複数の配線３２Ｂを有してもよい。絶縁層３３Ａ、３３Ｂの材料として低弾性率のポリイミド等を用いてもよい。ブリッジ基板３１Ａの配線３２Ａを介して、半導体チップ１１の薄い部分の下段の段差面に設けられた結合電極１５Ａと半導体チップ２１の薄い部分の下段の段差面に設けられた結合電極２５Ａとが接続されている。ブリッジ基板３１Ｂの配線３２Ｂを介して、半導体チップ１１の薄い部分の上段の段差面に設けられた結合電極１５Ｂと半導体チップ２１の薄い部分の上段の段差面に設けられた結合電極２５Ｂとが接続されている。
【００３１】
図５Ａに示す電子回路装置１の構成例では、配線３２Ａが絶縁層３３Ａ内に設けられているが、配線３２Ａが絶縁層３３Ａの表面に設けられてもよい。すなわち、ブリッジ基板３１Ａ内に配線３２Ａが設けられてもよいし、ブリッジ基板３１Ａの表面に配線３２Ａが設けられてもよい。配線３２Ａの一端が結合電極１５Ａに接続されている。詳細には、配線３２Ａの一端に電極が設けられており、配線３２Ａの一端の電極と結合電極１５Ａとが接続されている。したがって、結合電極１５Ａを介して、配線３２Ａの一端が貫通電極１４に接続されている。配線３２Ａの他端が結合電極２５Ａに接続されている。詳細には、配線３２Ａの他端に電極が設けられており、配線３２Ａの他端の電極と結合電極２５Ａとが接続されている。したがって、結合電極２５Ａを介して、配線３２Ａの他端が貫通電極２４に接続されている。
【００３２】
図５Ａに示す電子回路装置１の構成例では、配線３２Ｂが絶縁層３３Ｂ内に設けられているが、配線３２Ｂが絶縁層３３Ｂの表面に設けられてもよい。すなわち、ブリッジ基板３１Ｂ内に配線３２Ｂが設けられてもよいし、ブリッジ基板３１Ｂの表面に配線３２Ｂが設けられてもよい。配線３２Ｂの一端が結合電極１５Ｂに接続されている。詳細には、配線３２Ｂの一端に電極が設けられており、配線３２Ｂの一端の電極と結合電極１５Ｂとが接続されている。したがって、結合電極１５Ｂを介して、配線３２Ｂの一端が貫通電極１４に接続されている。配線３２Ｂの他端が結合電極２５Ｂに接続されている。詳細には、配線３２Ｂの他端に電極が設けられており、配線３２Ｂの他端の電極と結合電極２５Ｂとが接続されている。したがって、結合電極２５Ｂを介して、配線３２Ｂの他端が貫通電極２４に接続されている。
【００３３】
配線３２Ａ、３２Ｂを介して、半導体チップ１１と半導体チップ２１とが電気的に接続され、半導体チップ１１と半導体チップ２１との間で信号（データ）の送受信が行われる。図５Ａに示す電子回路装置１の構成例では、ブリッジ基板３１Ａ、３１Ｂが積層されている。そのため、ブリッジ基板３１Ａ、３１Ｂによって段差面が形成されている。半導体チップ１１の段差面及び半導体チップ２１の段差面に対して、ブリッジ基板３１Ａ、３１Ｂの段差面が対応するように、ブリッジ基板３１Ａ、３１Ｂが配置されている。また、ブリッジ基板３１Ａ、３１Ｂを一体化させたブリッジ基板３１を用いてもよい。すなわち、一つのブリッジ基板３１に、複数の段差面を有する段差を形成し、各段差面に配線３２及び絶縁層３３を設けてもよい。図５Ａに示す電子回路装置１の構成例では、半導体チップ１１、２１上に固定基板４１が配置されているが、固定基板４１の配置を省略してもよい。固定基板４１に替えて、固定基板４２、４３を用いてもよい。
【００３４】
図５Ａに示す電子回路装置１の構成例に限らず、図５Ｂに示すように、ブリッジ基板３１を半導体チップ１１の薄い部分の下段の段差面及び半導体チップ２１の薄い部分の下段の段差面に重ねてもよい。図５Ｂは、第２実施形態に係る電子回路装置１の断面図である。半導体チップ１１の薄い部分の下段に結合電極１５が設けられ、結合電極１５に貫通電
極１４が接続されている。半導体チップ１１の薄い部分の上段には結合電極１５が設けられていない。半導体チップ２１の薄い部分の下段に結合電極２５が形成され、結合電極２５に貫通電極２４が接続されている。半導体チップ２１の薄い部分の上段には結合電極２５が設けられていない。図５Ｂに示す電子回路装置１の構成例では、半導体チップ１１、２１上に固定基板４１が配置されているが、固定基板４１の配置を省略してもよい。固定基板４１に替えて、固定基板４２、４３を用いてもよい。
【００３５】
〈第３実施形態〉
第３実施形態について説明する。第３実施形態において、第１実施形態と同一の構成要素については、第１実施形態と同一の符号を付し、その説明を省略する。図６は、第３実施形態に係る電子回路装置１の断面図である。電子回路装置１は、半導体チップ１１、２１と、ブリッジ基板５１とを備える。ブリッジ基板５１が、半導体チップ１１の一部及び半導体チップ２１の一部と平面視で重なって配置されている。図６に示すように、半導体チップ１１と半導体チップ２１とが離間して配置されていてもよい。半導体チップ１１の薄い部分の上にブリッジ基板５１の一部（第１端部）が配置され、半導体チップ２１の薄い部分の上にブリッジ基板５１の他の一部（第２端部）が配置されている。ブリッジ基板５１は、第１基板の一例である。
【００３６】
ブリッジ基板５１は、フレキシブル基板である。半導体チップ１１、２１の熱膨張係数とプリント基板３の熱膨張係数とが相違する場合、半導体チップ１１、２１に応力が印加されて、半導体チップ１１、２１の位置がずれる場合がある。半導体チップ１１、２１の位置ずれをフレキシブル基板の柔軟性が吸収するため、半導体チップ１１とブリッジ基板５１との接続不良や半導体チップ２１とブリッジ基板５１との接続不良の発生が抑制される。
【００３７】
ブリッジ基板５１は、配線５２を有している。ブリッジ基板５１内に配線５２が設けられてもよいし、ブリッジ基板５１の表面に配線５２が設けられてもよい。配線５２の一端が結合電極１５に接続されている。詳細には、配線５２の一端に電極が設けられており、配線５２の一端の電極と結合電極１５とが接続されている。したがって、結合電極１５を介して、配線５２の一端が貫通電極１４に接続されている。配線５２の他端が結合電極２５に接続されている。詳細には、配線５２の他端に電極が設けられており、配線５２の他端の電極と結合電極２５とが接続されている。したがって、結合電極２５を介して、配線５２の他端が貫通電極１４に接続されている。配線５２を介して、半導体チップ１１と半導体チップ２１とが電気的に接続され、半導体チップ１１と半導体チップ２１との間で信号（データ）の送受信が行われる。
【００３８】
電子回路装置１は、固定基板５３、５４を備えていてもよい。図６に示すように、固定基板５３と固定基板５４とを分離させて、固定基板５３が半導体チップ１１を補強し、固定基板５４が補強してもよい。固定基板５３は、半導体チップ１１の薄い部分以外の部分における半導体チップ１１の回路面の反対面上に配置されている。半導体チップ１１は、固定基板５３に接着されて固定されている。したがって、固定基板５３は、半導体チップ１１の薄い部分以外の部分における半導体チップ１１の回路面の反対面に固定されている。また、固定基板５３は、半導体チップ１１の中央部分における半導体チップ１１の回路面の反対面に固定されてもよい。更に、固定基板５３は、ブリッジ基板５１の左端と接着されて固定されており、従って半導体チップ１１とブリッジ基板５１の左端の間が固定されている。固定基板５４は、半導体チップ２１の薄い部分以外の部分における半導体チップ２１の回路面の反対面上に配置されている。半導体チップ２１は、固定基板５４に接着されて固定されている。したがって、固定基板５４は、半導体チップ２１の薄い部分以外の部分における半導体チップ２１の回路面の反対面に固定されている。また、固定基板５４は、半導体チップ２１の中央部分における半導体チップ２１の回路面の反対面に固定さ
れてもよい。更に、固定基板５４は、ブリッジ基板５１の右端と接着されて固定されており、従って半導体チップ２１とブリッジ基板５１の右端の間が固定されている。固定基板５３は、第２基板の一例である。固定基板５４は、第３基板の一例である。
【００３９】
固定基板５３、５４は、例えば、シリコン基板、ガラス基板、金属板、合金板又は複合材料板である。ブリッジ基板５１の左端と半導体チップ１１を固定基板５３に固定し、ブリッジ基板５１の右端と半導体チップ２１を固定基板５４に固定することにより、プリント基板３の熱膨張係数と半導体チップ１１、２１の熱膨張係数との違いによる結合電極１５、２５への温度変化に起因する応力印加が抑制される。ブリッジ基板５１の左端と半導体チップ１１の間、及び、ブリッジ基板５１の右端と半導体チップ２１の間をアンダーフィルなどにより接着してもよく、このとき、固定基板５３、５４の設置を省略してもよい。
【００４０】
ブリッジ基板５１は、支持基板５５を介して固定基板５３に固定されていてもよい。例えば、支持基板５５をブリッジ基板５１及び固定基板５３に接着固定してもよい。ブリッジ基板５１と支持基板５５とが一体化していてもよいし、固定基板５３と支持基板５５とが一体化していてもよい。ブリッジ基板５１は、支持基板５６を介して固定基板５４に固定されていてもよい。例えば、支持基板５６をブリッジ基板５１及び固定基板５４に接着固定してもよい。ブリッジ基板５１と支持基板５６とが一体化していてもよいし、固定基板５４と支持基板５６とが一体化していてもよい。支持基板５５、５６の設置を省略してもよい。
【００４１】
図７及び図８は、第１〜第３実施形態に係る電子回路装置１の一例を示す平面図である。図７及び図８に示すように、複数の半導体チップ７１が配置され、隣接する半導体チップ７１がブリッジ基板７２によって接続されている。半導体チップ７１の構成は、半導体チップ１１、２１の構成と同様である。ブリッジ基板７２の構成は、ブリッジ基板３１の構成と同様であってもよいし、ブリッジ基板３１Ｂの構成と同様であってもよい。ブリッジ基板７１の構成は、ブリッジ基板３１Ａとブリッジ基板３１Ｂとを一体化させたブリッジ基板３１の構成と同様であってもよい。ブリッジ基板７２の構成は、ブリッジ基板５１の構成と同様であってもよい。同一サイズの半導体チップ７１が配置されてもよいし、異なるサイズの半導体チップ７１が配置されてもよい。同一サイズのブリッジ基板７２が配置されてもよいし、異なるサイズのブリッジ基板７２が配置されてもよい。また、図８に示すように、３つ以上の半導体チップ７１が１つのブリッジ基板７２によって接続されてもよい。
【００４２】
図９は、第１〜第３実施形態に係る電子回路装置１の一例を示す平面図である。図９に示すように、半導体チップ７１Ａ〜７１Ｄが配置され、隣接する半導体チップ７１Ａ〜７１Ｄがブリッジ基板７２によって接続されている。半導体チップ７１Ａ〜７１Ｄの構成は、半導体チップ１１、２１の構成と同様である。図９では、半導体チップ７１Ａ〜７１Ｄ間の通信方向が矢印で示されている。例えば、隣接する半導体チップ７１Ａと半導体チップ７１Ｂとの間において、ブリッジ基板７２の配線７３を介して通信が行われる。さらに、半導体チップ７１Ａは、隣接する半導体チップ７１Ｂ、７１Ｃだけでなく、電子回路装置１の対角線方向に位置する半導体チップ７１Ｄとの間でも、ブリッジ基板７２の配線７３を介して接続されている。半導体チップ７１Ａの隣接半導体チップと接続する外周部分の厚みが、半導体チップ７１Ａの中央部分の厚みよりも薄くなっている。半導体チップ７１Ｂ〜７１Ｄの外周部分についても、半導体チップ７１Ａの外周部分と同様である。
【００４３】
図１０Ａ及び図１０Ｂは、第１〜第３実施形態に係る電子回路装置１の一例を示す平面図である。図１０Ａでは、隣接する半導体チップ７１間の通信方向が矢印で示されており、ブリッジ基板７２の図示が省略されている。図１０Ａに示すように、半導体チップ７１
の外形が平面視で正方形であり、縦４個×横４個の配列で合計１６個の半導体チップ７１間がブリッジ基板７２により接続されている。半導体チップ７１の外形は長方形や平行四辺形でもよく、縦と横方向の配列数は任意である。また、図１０Ａに示す半導体チップ７１自体が、複数の半導体チップをブリッジ基板７２で接続したものであってもよく、例えば、図１０Ｂに示すように、図９の電子装置１の外周部をブリッジ基板７２で接続できるようにしたものであってもよい。
【００４４】
（電子回路装置１の製造方法）
図１１〜図１８を参照して、電子回路装置１の製造方法について説明する。図１１〜図１８は、電子回路装置１の製造方法の工程図である。ここでは、第１実施形態に係る電子回路装置１の製造方法について説明するが、図１１〜図１８を参照して説明する電子回路装置１の製造方法は、第２、第３実施形態に係る電子回路装置１の製造方法に適用してもよい。図１１の（Ａ）に示すように、半導体チップ１１を用意し、半導体チップ１１の回路面に接着層８１を介してサポート板８２を接着する。次に、図１１の（Ｂ）に示すように、ダイシングブレードを用いたダイシングやプラズマエッチング等により、半導体チップ１１に溝１６を形成して、半導体チップ１１を部分的に薄くする。溝１６の幅（Ｗ１）は、例えば、約１ｍｍである。半導体チップ１１の薄い部分の厚みは、例えば、１０μｍ以上５０μｍ以下である。なお、エッチング用のマスクとして、レジストのパターニングを用いてもよいし、メタルマスクを用いてもよい。
【００４５】
次いで、図１１の（Ｃ）に示すように、レーザやReactive Ion Etching（ＲＩＥ）等により、半導体チップ１１の回路１３まで達するビア形成用の穴１７を形成する。例えば、穴１７の径は約１０μｍであり、穴１７のピッチは約４０μｍである。溝１６の表面や穴１７の内壁及び底部にＳｉＯ２やレジスト等の絶縁膜を形成した後、穴１７の底部の絶縁膜をボトムエッチングで除去する。レジストの塗布にはナノスプレーによる吹き付け法を用いてもよい。
【００４６】
次に、図１２の（Ａ）に示すように、穴１７内にＴｉ等のバリア層と電解メッキ用のシード層とをスパッタ等で形成した後、電解メッキで穴１７内にＣｕを埋め込むことにより、半導体チップ１１の薄い部分に貫通電極１４を形成する。なお、ウエハプロセスにより、半導体チップ１１に貫通電極１４が既に形成されている場合、図１１の（Ｃ）に示す工程及び図１２の（Ａ）に示す工程を省略することができる。次いで、図１２の（Ｂ）に示すように、貫通電極１４上に結合電極１５を形成する。
【００４７】
次に、図１３の（Ａ）に示すように、半導体チップ１１のダイシングを行う。次いで、図１３の（Ｂ）に示すように、接着層８１及びサポート板８２を除去して、半導体チップ１１を個片化することにより、半導体チップ１１を製造する。半導体チップ１１の幅（Ｗ２）は、例えば、２０ｍｍである。半導体チップ１１の本体の厚み（Ｔ１）は、例えば、４００μｍである。半導体チップ１１の薄い部分の厚み（Ｔ２）は、例えば、１０μｍ以上５０μｍ以下である。半導体チップ１１の薄い部分の平面方向の長さ（Ｌ１）は、例えば、０．９ｍｍである。図１１〜図１３に示す工程と同様の工程を行うことにより半導体チップ２１を製造する。
【００４８】
次に、図１４の（Ａ）に示すように、半導体チップ１１、２１の位置合わせを行い、半導体チップ１１、２１をプリント基板３上に搭載する。この場合、半導体チップ１１の薄い部分と半導体チップ２１の薄い部分とを対向させると共に、半導体チップ１１と半導体チップ２１とを隣接させて配置する。なお、半導体チップ２１の厚みが一定である場合、半導体チップ１１の薄い部分を半導体チップ２１に対向させると共に、半導体チップ１１と半導体チップ２１とを隣接させて配置する。また、半導体チップ１１の厚みが一定である場合、半導体チップ２１の薄い部分を半導体チップ１１に対向させると共に、半導体チ
ップ１１と半導体チップ２１とを隣接させて配置する。
【００４９】
次いで、半導体チップ１１の回路１３に形成された電極とプリント基板３に形成された接続電極２Ａとをハンダ接合すると共に、半導体チップ２１の回路２３に形成された電極とプリント基板３に形成された接続電極２Ｂとをハンダ接合する。例えば、半田ペースト又は半田ボールを用いて、加熱処理を行うことによりハンダ接合が行われる。半導体チップ１１、２１とプリント基板３との間にアンダーフィル４を充填した後、加熱処理を行うことによりアンダーフィル４を硬化する。
【００５０】
次に、図１４の（Ｂ）に示すように、半導体チップ１１の薄い部分の上であって半導体チップ１１の回路面の反対面上と半導体チップ２１の薄い部分の上であって半導体チップ２１の回路面の反対面上とに、ブリッジ基板３１を配置する。ブリッジ基板３１は、半導体チップ１１の薄い部分及び半導体チップ２１の薄い部分と重なっている。なお、半導体チップ２１の厚みが一定である場合、ブリッジ基板３１は、半導体チップ１１の薄い部分及び半導体チップ２１の一部と重なる。半導体チップ１１の厚みが一定である場合、ブリッジ基板３１は、半導体チップ１１の一部及び半導体チップ２１の薄い部分と重なる。ブリッジ基板３１の厚みは、例えば、３００μｍである。ブリッジ基板３１の配線３２の一端に設けられた電極と半導体チップ１１の結合電極１５とをハンダ接合すると共に、ブリッジ基板３１の配線３２の他端に設けられた電極と半導体チップ２１の結合電極２５とをハンダ接合する。例えば、半田ペースト又は半田ボールを用いて、加熱処理を行うことによりハンダ接合が行われる。半導体チップ１１、２１とブリッジ基板３１との間に樹脂を充填した後、加熱処理を行うことにより樹脂を硬化する。
【００５１】
次いで、図１５に示すように、半導体チップ１１の薄い部分以外の部分における半導体チップ１１の反対面上と、半導体チップ２１の薄い部分以外の部分における半導体チップ２１の反対面上と、に固定基板４１を配置する。例えば、半導体チップ１１の中央部分における半導体チップ１１の反対面上と、半導体チップ２１の中央部分における半導体チップ２１の反対面上と、に固定基板４１を配置する。固定基板４１と半導体チップ１１、２１との間には接着剤が形成されている。したがって、固定基板４１が、半導体チップ１１の薄い部分以外の部分における半導体チップ１１の反対面上に固定され、且つ、半導体チップ２１の薄い部分以外の部分における半導体チップ２１の反対面上に固定される。固定基板４１に替えて、固定基板４２、４３を用いてもよい。図１５に示す工程を省略してもよい。
【００５２】
図１４及び図１５に示す工程に替えて、図１６〜図１８に示す工程を行ってもよい。図１６の（Ａ）に示すように、半導体チップ１１、２１の位置合わせを行い、半導体チップ１１、２１をサポートガラス９１上に載置する。この場合、半導体チップ１１の薄い部分と半導体チップ２１の薄い部分とを対向させると共に、半導体チップ１１と半導体チップ２１とを隣接させて配置する。なお、半導体チップ２１の厚みが一定である場合、半導体チップ１１の薄い部分を半導体チップ２１に対向させると共に、半導体チップ１１と半導体チップ２１とを隣接させて配置する。また、半導体チップ１１の厚みが一定である場合、半導体チップ２１の薄い部分を半導体チップ１１に対向させると共に、半導体チップ１１と半導体チップ２１とを隣接させて配置する。半導体チップ１１、２１をサポートガラス９１に接着剤で仮固定してもよい。
【００５３】
次に、図１６の（Ｂ）に示すように、半導体チップ１１の薄い部分の上であって半導体チップ１１の回路面の反対面上と半導体チップ２１の薄い部分の上であって半導体チップ２１の回路面の反対面上とに、ブリッジ基板３１を配置する。ブリッジ基板３１は、半導体チップ１１の薄い部分及び半導体チップ２１の薄い部分と重なっている。なお、半導体チップ２１の厚みが一定である場合、ブリッジ基板３１は、半導体チップ１１の薄い部分
及び半導体チップ２１の一部と重なる。半導体チップ１１の厚みが一定である場合、ブリッジ基板３１は、半導体チップ１１の一部及び半導体チップ２１の薄い部分と重なる。次いで、ブリッジ基板３１の配線３２の一端に設けられた電極と半導体チップ１１の結合電極１５とをハンダ接合すると共に、ブリッジ基板３１の配線３２の他端に設けられた電極と半導体チップ２１の結合電極２５とをハンダ接合する。半導体チップ１１、２１とブリッジ基板３１との間に樹脂を充填した後、加熱処理を行うことにより樹脂を硬化する。
【００５４】
次に、図１７の（Ａ）に示すように、半導体チップ１１の薄い部分以外の部分における半導体チップ１１の反対面上と、半導体チップ２１の薄い部分以外の部分における半導体チップ２１の反対面上と、に固定基板４１を配置する。例えば、半導体チップ１１の中央部分における半導体チップ１１の反対面上と、半導体チップ２１の中央部分における半導体チップ２１の反対面上と、に固定基板４１を配置する。固定基板４１と半導体チップ１１、２１との間には接着剤が形成されている。したがって、固定基板４１が、半導体チップ１１の薄い部分以外の部分における半導体チップ１１の反対面上に固定され、且つ、半導体チップ２１の薄い部分以外の部分における半導体チップ２１の反対面上に固定される。固定基板４１に替えて、固定基板４２、４３を用いてもよい。図１７の（Ａ）に示す工程を省略してもよい。次いで、図１７の（Ｂ）に示すように、半導体チップ１１、２１をサポートガラス９１から取り外す。
【００５５】
次に、図１８に示すように、半導体チップ１１、２１をプリント基板３上に搭載する。次に、半導体チップ１１の回路１３に形成された電極とプリント基板３に形成された接続電極２Ａとをハンダ接合すると共に、半導体チップ２１の回路２３に形成された電極とプリント基板３に形成された接続電極２Ｂとをハンダ接合する。例えば、半田ペースト又は半田ボールを用いて、加熱処理を行うことによりハンダ接合が行われる。半導体チップ１１、２１とプリント基板３との間にアンダーフィル４を充填した後、加熱処理を行うことによりアンダーフィル４を硬化する。
【符号の説明】
【００５６】
１    電子回路装置
２Ａ、２Ｂ    接続電極
３    プリント基板
４    アンダーフィル
１１、２１、６２、７１、７１Ａ〜７１Ｅ  半導体チップ
１２、２２  半導体基板
１３、２３  回路
１４、２４  貫通電極
１５、１５Ａ、２５、２５Ａ  結合電極
３１、３１Ａ、３１Ｂ、５１、７２  ブリッジ基板
３２、３２Ａ、３２Ｂ、５２、７３  配線
３３、３３Ａ、３３Ｂ  絶縁層
４１、４２、４３、５３、５４  固定基板
６１、積層半導体チップ
【図１】
2018116972.tif 000003
【図２】
2018116972.tif 000004
【図３】
2018116972.tif 000005
【図４Ａ】
2018116972.tif 000006
【図４Ｂ】
2018116972.tif 000007
【図５Ａ】
2018116972.tif 000008
【図５Ｂ】
2018116972.tif 000009
【図６】
2018116972.tif 000010
【図７】
2018116972.tif 000011
【図８】
2018116972.tif 000012
【図９】
2018116972.tif 000013
【図１０Ａ】
2018116972.tif 000014
【図１０Ｂ】
2018116972.tif 000015
【図１１】
2018116972.tif 000016
【図１２】
2018116972.tif 000017
【図１３】
2018116972.tif 000018
【図１４】
2018116972.tif 000019
【図１５】
2018116972.tif 000020
【図１６】
2018116972.tif 000021
【図１７】
2018116972.tif 000022
【図１８】
2018116972.tif 000023