(57)【要約】【課題】製造ばらつきがあっても出力信号の振幅を大きくできる増幅回路を提供する。【解決手段】増幅回路は、増幅器および増幅器の動作点を制御するバイアス回路を備える。増幅器は、負荷抵抗と、負荷抵抗に電気的に結合する差動トランジスタ対と、差動トランジスタ対に電気的に結合するテールトランジスタを備える。バイアス回路は、差動トランジスタ対を構成するトランジスタの閾値電圧とテールトランジスタの飽和ドレイン電圧との和に基づいて決まる参照電圧を生成する電圧生成回路と、参照抵抗を用いて増幅回路の電源電圧と参照電圧との差分に比例する参照電流を生成する電流生成回路を備える。電流生成回路は、テールトランジスタを介して流れるテール電流が参照電流に比例するように、増幅器に電気的に結合される。【選択図】図２
2018186457.tif 000002
【特許請求の範囲】
【請求項１】
増幅器および前記増幅器の動作点を制御するバイアス回路を備える増幅回路であって、
前記増幅器は、
負荷抵抗と、
前記負荷抵抗に電気的に結合する差動トランジスタ対と、
前記差動トランジスタ対に電気的に結合するテールトランジスタと、を備え、
前記バイアス回路は、
前記差動トランジスタ対を構成するトランジスタの閾値電圧と前記テールトランジスタの飽和ドレイン電圧との和に基づいて決まる参照電圧を生成する電圧生成回路と、
参照抵抗を用いて前記増幅回路の電源電圧と前記参照電圧との差分に比例する参照電流を生成する電流生成回路と、を備え、
前記電流生成回路は、前記テールトランジスタを介して流れるテール電流が前記参照電流に比例するように、前記増幅器に電気的に結合される
ことを特徴とする増幅回路。
【請求項２】
前記電圧生成回路は、
２Ｖth1＋Ｖdsat1を表す第１の電圧を生成する第１の回路と、
前記第１の電圧に基づいてＶth1を表す第２の電圧を生成する第２の回路と、
前記第２の電圧に基づいてＶth1＋Ｖth2＋２Ｖdast2を表す第３の電圧を生成する第３の回路と、
前記第３の電圧に基づいてＶth1＋Ｖdast2を表す前記参照電圧を生成する第４の回路と、を含み、
Ｖth1は、前記差動トランジスタ対を構成するトランジスタの閾値電圧を表し、
Ｖdsat2は、前記差動トランジスタ対を構成するトランジスタの飽和ドレイン電圧を表し、
Ｖth2は、前記テールトランジスタの閾値電圧を表す
Ｖdsat2は、前記テールトランジスタの飽和ドレイン電圧を表し、
ことを特徴とする請求項１に記載の増幅回路。
【請求項３】
前記第１の回路は、第１のトランジスタおよび第２のトランジスタを備え、
前記第１のトランジスタのサイズおよび前記第２のトランジスタのサイズは、それぞれ前記差動トランジスタ対を構成するトランジスタの４倍であり、
前記第１の回路は、前記第１の電圧として、前記第１のトランジスタのゲート・ソース間電圧および前記第２のトランジスタのゲート・ソース間電圧の和を出力する
ことを特徴とする請求項２に記載の増幅回路。
【請求項４】
前記第２の回路は、第３のトランジスタを備え、
前記第３のトランジスタのサイズは、前記差動トランジスタ対を構成するトランジスタと同じであり、
前記第２の回路は、前記第２の電圧として、前記第１の電圧と前記第３のトランジスタのゲート・ソース間電圧との差を出力する
ことを特徴とする請求項２または３に記載の増幅回路。
【請求項５】
前記第３の回路は、第４のトランジスタを備え、
前記第４のトランジスタのサイズは、前記テールトランジスタの４分の１であり、
前記第３の回路は、前記第３の電圧として、前記第２の電圧および前記第４のトランジスタのゲート・ソース間電圧の和を出力する
ことを特徴とする請求項２〜４のいずれか１つに記載の増幅回路。
【請求項６】
前記第４の回路は、第５のトランジスタを備え、
前記第５のトランジスタのサイズは、前記テールトランジスタと同じであり、
前記第４の回路は、前記参照電圧として、前記第３の電圧と前記第５のトランジスタのゲート・ソース間電圧との差を出力する
ことを特徴とする請求項２〜５のいずれか１つに記載の増幅回路。
【請求項７】
前記負荷抵抗は、互いに同じ抵抗値を有する第１の負荷抵抗および第２の負荷抵抗を備え、
前記差動トランジスタ対は、前記第１の負荷抵抗および前記第２の負荷抵抗にそれぞれ接続する、互いに同じ特性を有する第１の入力トランジスタおよび第２の入力トランジスタを備え、
前記テールトランジスタを介して流れるテール電流が前記参照電流のｎ倍であるとき、前記参照抵抗の抵抗値は前記第１の負荷抵抗の抵抗値のｎ倍であり、
ｎは、ゼロよりも大きい実数である
ことを特徴とする請求項１に記載の増幅回路。
【請求項８】
前記電流生成回路により生成される前記参照電流に比例する電流を生成するカレントミラー回路をさらに備え、
前記電流生成回路は、前記カレントミラー回路を介して前記増幅器の電気的に結合される
ことを特徴とする請求項１に記載の増幅回路。
【請求項９】
前記電圧生成回路は、
Ｖth2＋２Ｖdsat2を表す第１の電圧を生成する第１の回路と、
前記第１の電圧に基づいてＶdsat2を表す第２の電圧を生成する第２の回路と、
前記第２の電圧に基づいてＶdast2＋Ｖth1＋Ｖdsat1／２を表す第３の電圧を生成する第３の回路と、
前記第３の電圧に基づいてＶdast2−Ｖdsat1／２を表す第４の電圧を生成する第４の回路と、
前記第４の電圧に基づいてＶth1＋Ｖdast2を表す前記参照電圧を生成する第５の回路と、を含み、
Ｖth1は、前記差動トランジスタ対を構成するトランジスタの閾値電圧を表し、
Ｖdsat2は、前記差動トランジスタ対を構成するトランジスタの飽和ドレイン電圧を表し、
Ｖth2は、前記テールトランジスタの閾値電圧を表す
Ｖdsat2は、前記テールトランジスタの飽和ドレイン電圧を表し、
ことを特徴とする請求項１に記載の増幅回路。
【請求項１０】
前記電圧生成回路は、
Ｖth1＋Ｖdsat1／２を表す第１の電圧を生成する第１の回路と、
前記第１の電圧に基づいて２Ｖth1＋Ｖdsat1を表す第２の電圧を生成する第２の回路と、
前記第２の電圧に基づいてＶth1を表す第３の電圧を生成する第３の回路と、
前記第３の電圧に基づいてＶth1＋Ｖth2＋２Ｖdast2を表す第４の電圧を生成する第４の回路と、
前記第４の電圧に基づいてＶth1＋Ｖdast2を表す前記参照電圧を生成する第５の回路と、を含み、
Ｖth1は、前記差動トランジスタ対を構成するトランジスタの閾値電圧を表し、
Ｖdsat2は、前記差動トランジスタ対を構成するトランジスタの飽和ドレイン電圧を表し、
Ｖth2は、前記テールトランジスタの閾値電圧を表す
Ｖdsat2は、前記テールトランジスタの飽和ドレイン電圧を表し、
ことを特徴とする請求項１に記載の増幅回路。
【請求項１１】
増幅器および前記増幅器の動作点を制御するバイアス回路を備える増幅回路であって、
前記増幅器は、
負荷抵抗と、
前記負荷抵抗に電気的に結合する差動トランジスタ対と、
前記差動トランジスタ対に電気的に結合するテールトランジスタと、を備え、
前記バイアス回路は、
前記増幅回路の電源電圧と、前記差動トランジスタ対を構成するトランジスタの閾値電圧と前記テールトランジスタの飽和ドレイン電圧との和との差分に基づいて決まる参照電圧を生成する電圧生成回路と、
参照抵抗を用いて前記参照電圧に比例する参照電流を生成する電流生成回路と、を備え、
前記電流生成回路は、前記テールトランジスタを介して流れるテール電流が前記参照電流に比例するように、前記増幅器に電気的に結合される
ことを特徴とする増幅回路。
【請求項１２】
差動駆動信号を生成するドライバおよび前記差動駆動信号に基づいて変調光信号を生成する光変調器を備える光モジュールであって、
前記ドライバは、データ信号に基づいて前記差動駆動信号を生成する増幅器および前記増幅器の動作点を制御するバイアス回路を備え、
前記増幅器は、
負荷抵抗と、
前記負荷抵抗に電気的に結合する差動トランジスタ対と、
前記差動トランジスタ対に電気的に結合するテールトランジスタと、を備え、
前記バイアス回路は、
前記差動トランジスタ対を構成するトランジスタの閾値電圧と前記テールトランジスタの飽和ドレイン電圧との和に基づいて決まる参照電圧を生成する電圧生成回路と、
参照抵抗を用いて前記増幅回路の電源電圧と前記参照電圧との差分に比例する参照電流を生成する電流生成回路と、を備え、
前記電流生成回路は、前記テールトランジスタを介して流れるテール電流が前記参照電流に比例するように、前記増幅器に電気的に結合される
ことを特徴とする光モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動信号を増幅する増幅回路及び増幅回路を備える光モジュールに係わる。
【背景技術】
【０００２】
高速データ通信において使用される増幅器の一例として、負荷抵抗、差動トランジスタ対、テール電流源を備える抵抗負荷型差動増幅器が知られている。抵抗負荷型差動増幅器の動作点は、バイアス回路を用いて制御される。ただし、集積回路上に増幅器が形成される場合、その増幅器を構成するトランジスタおよび抵抗等の回路素子の特性がばらつくことがある。このため、バイアス回路は、集積回路上の回路素子の特性がばらつきを有する場合であっても増幅器の動作点を適切に制御できることが求められる。
【０００３】
図１は、差動信号を増幅する増幅回路の一例を示す。なお、図１に示す増幅器は、抵抗負荷型差動増幅器であり、負荷抵抗ＲL、差動トランジスタ対Ｍ１、テールトランジスタＭ２を備える。
【０００４】
バイアス回路は、抵抗Ｒrefの抵抗値に依存する電流を生成する。即ち、図１に示すノードＮの電圧は、負帰還によりＶrefに保持される。この場合、抵抗Ｒrefを介して流れる電流ＩrefはＶref／Ｒrefである。ここで、トランジスタＭ５１、Ｍ５２の電流比が１：１であるものとすると、トランジスタＭ５３を介して流れる電流はＩrefである。また、トランジスタＭ５３、Ｍ２の電流比が１：２であるものとすると、トランジスタＭ２を介して流れる電流は２Ｉrefである。よって、差動トランジスタ対Ｍの各トランジスタを介して流れる電流は、それぞれＩrefである。この場合、この増幅器の動作点Ｖoutは（１）式で表される。なお、Ｖddは、電源電圧を表す。
【０００５】
【数１】
2018186457.tif 000003
【０００６】
このように、増幅器の動作点Ｖoutは、抵抗ＲLと抵抗Ｒrefとの比に基づいて決まる。ここで、製造ばらつきにより、例えば、抵抗ＲLの抵抗値が目標値より大きくなるときは、抵抗Ｒrefの抵抗値も同じ割合で大きくなる。すなわち、抵抗ＲLと抵抗Ｒrefとの比は、製造ばらつきに依存しない。したがって、製造ばらつきに依存することなく増幅器の動作点が設定される。
【０００７】
なお、差動増幅器および差動増幅器を制御する回路については、例えば、特許文献１〜３に記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−１８５９６４号公報
【特許文献２】特開２００７−１８４６８８号公報
【特許文献３】特開平９−７４３３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述のように、製造ばらつきに依存することなく増幅器の動作点を設定することができる。しかしながら、従来技術では、増幅器の出力信号の振幅を安定的に最大化することは容易ではない。例えば、図１に示す抵抗負荷型差動増幅器において、出力信号の振幅を最大化するためには、（２）式で表される動作点Ｖoutが要求される。Ｖddは、電源電圧を表す。Ｖth1は、差動トランジスタ対Ｍ１の各トランジスタの閾値電圧を表す。Ｖdsat2は、テールトランジスタＭ２の飽和ドレイン電圧を表す。
【００１０】
【数２】
2018186457.tif 000004
【００１１】
このように、出力信号の振幅を最大化する動作点は、差動トランジスタ対Ｍ１およびテールトランジスタＭ２の特性に依存する。したがって、製造ばらつきによりトランジスタの特性が変動した場合、抵抗比で動作点を設定する従来技術（例えば、図１に示すバイアス回路）では、その変動を補償できない。すなわち、従来技術では、増幅器の出力信号の振幅を最大化できないことがある。
【００１２】
本発明の１つの側面に係わる目的は、製造ばらつきがあっても出力信号の振幅を大きくできる増幅回路を提供することである。
【課題を解決するための手段】
【００１３】
本発明の１つの態様の増幅回路は、増幅器および前記増幅器の動作点を制御するバイアス回路を備える。前記増幅器は、負荷抵抗と、前記負荷抵抗に電気的に結合する差動トランジスタ対と、前記差動トランジスタ対に電気的に結合するテールトランジスタと、を備える。前記バイアス回路は、前記差動トランジスタ対を構成するトランジスタの閾値電圧と前記テールトランジスタの飽和ドレイン電圧との和に基づいて決まる参照電圧を生成する電圧生成回路と、参照抵抗を用いて前記増幅回路の電源電圧と前記参照電圧との差分に比例する参照電流を生成する電流生成回路と、を備える。前記電流生成回路は、前記テールトランジスタを介して流れるテール電流が前記参照電流に比例するように、前記増幅器に電気的に結合される。
【発明の効果】
【００１４】
上述の態様によれば、製造ばらつきがあっても増幅回路の出力信号の振幅を大きくできる。
【図面の簡単な説明】
【００１５】
【図１】差動信号を増幅する増幅回路の一例を示す図である。
【図２】本発明の第１の実施形態に係わる増幅回路の一例を示す図である。
【図３】増幅器の動作点の制御の一例を示す図である。
【図４】第１の実施形態の電圧生成回路の動作例を示す図である。
【図５】第１の実施形態による効果の一例を示す図である。
【図６】第２の実施形態に係わる増幅回路に実装される電圧生成回路の一例を示す図である。
【図７】第３の実施形態に係わる増幅回路に実装される電圧生成回路の一例を示す図である。
【図８】本発明の第４の実施形態に係わる増幅回路の一例を示す図である。
【図９】本発明の第５の実施形態に係わる増幅回路の一例を示す図である。
【図１０】本発明の第６の実施形態に係わる増幅回路の一例を示す図である。
【図１１】本発明の第７の実施形態に係わる増幅回路の一例を示す図である。
【図１２】第８の実施形態に係わる増幅回路に実装される電圧生成回路の一例を示す図である。
【図１３】第９の実施形態に係わる増幅回路に実装される電圧生成回路の一例を示す図である。
【図１４】本発明の実施形態に係わる光モジュールの一例を示す図である。
【発明を実施するための形態】
【００１６】
＜第１の実施形態＞
図２は、本発明の第１の実施形態に係わる増幅回路の一例を示す。第１の実施形態に係わる増幅回路１００は、増幅器１およびバイアス回路２を備える。バイアス回路２は、電圧生成回路３および電流生成回路４を備える。なお、増幅回路１００は、電源Ｖddに接続される。すなわち、電源電圧Ｖddが増幅器１、電圧生成回路３、電流生成回路４に印加される。
【００１７】
増幅器１は、負荷抵抗ＲL、差動トランジスタ対Ｍ１、テールトランジスタＭ２を備える抵抗負荷型差動増幅器である。差動トランジスタ対Ｍ１は、トランジスタＭ１ｘ、Ｍ１ｙから構成される。トランジスタＭ１ｘ、Ｍ１ｙの特性は、互いに実質的に同じである。各トランジスタＭ１ｘ、Ｍ１ｙのドレインは、負荷抵抗ＲLを介して電源Ｖddに接続される。各トランジスタＭ１ｘ、Ｍ１ｙのソースは、テールトランジスタＭ２のドレインに接続される。テールトランジスタＭ２のソースは、接地される。テールトランジスタＭ２のゲートは、バイアス回路２に接続される。そして、増幅器１は、差動トランジスタ対Ｍ１のゲートに与えられる入力信号を増幅する。
【００１８】
電圧生成回路３は、電流源Ｃ１〜Ｃ４およびトランジスタＭ１１〜Ｍ１５を備える。トランジスタＭ１１のドレインは、電流源Ｃ１に接続される。この例では、電流源Ｃ１により生成される電流はＩbである。トランジスタＭ１１のソースは、トランジスタＭ１２のドレインに接続される。トランジスタＭ１２のソースは、接地される。各トランジスタＭ１１、Ｍ１２において、ドレインとゲートとが接続されている。すなわち、各トランジスタＭ１１、Ｍ１２は、ダイオードとして動作する。
【００１９】
トランジスタＭ１３のゲートは、トランジスタＭ１１のゲートに接続される。トランジスタＭ１３のドレインには、電圧Ｖddが印加される。トランジスタＭ１３のソースは、電流源Ｃ２を介して接地される。この例では、電流源Ｃ２により生成される電流は２Ｉbである。
【００２０】
トランジスタＭ１４のドレインは、電流源Ｃ３に接続される。この例では、電流源Ｃ３により生成される電流はＩbである。トランジスタＭ１４のソースは、電流源Ｃ２を介して接地される。トランジスタＭ１４において、ドレインとゲートとが接続されている。すなわち、トランジスタＭ１４は、ダイオードとして動作する。
【００２１】
トランジスタＭ１５のゲートは、トランジスタＭ１４のゲートに接続される。トランジスタＭ１５のドレインには、電圧Ｖddが印加される。トランジスタＭ１５のソースは、電流源Ｃ４を介して接地される。この例では、電流源Ｃ４により生成される電流はＩbである。そして、電圧生成回路３は、トランジスタＭ１５のソースの電圧を出力する。なお、以下の記載では、電圧生成回路３の出力電圧を「参照電圧Ｖref」と呼ぶことがある。
【００２２】
電流生成回路４は、参照抵抗Ｒref、アンプ５、およびトランジスタＭ２１を備える。アンプ５の非反転端子は、参照抵抗Ｒrefを介して電源Ｖddに接続される。アンプ５の反転端子には、電圧生成回路３により生成される参照電圧Ｖrefが与えられる。アンプ５の出力端子は、トランジスタＭ２１のゲートに接続される。トランジスタＭ２１のドレインは、アンプ５の非反転端子に接続される。トランジスタＭ２１のソースは接地される。ここで、ノードＮ１１の電圧は、負帰還によりＶrefに保持される。そして、電流生成回路４は、参照抵抗Ｒrefおよび参照電圧Ｖrefに依存する参照電流Ｉrefを生成する。
【００２３】
トランジスタＭ２１のゲートは、増幅器１のテールトランジスタＭ２のゲートに接続される。また、トランジスタＭ１２のソースおよびテールトランジスタＭ２のソースは、同じ電位に接地される。よって、トランジスタＭ１２とテールトランジスタＭ１２のゲート・ソース間電圧は等しくなるため、テールトランジスタＭ２を介して流れる電流は、トランジスタＭ２１を介して流れる電流に比例する。すなわち、参照電流Ｉrefに比例する電流がテールトランジスタＭ２を介して流れる。
【００２４】
なお、図２に示す実施例では、電圧生成回路３の中に電流源Ｃ１〜Ｃ４が実装されているが、第１の実施形態はこの構成に限定されるものではない。すなわち、電流源Ｃ１〜Ｃ４は、電圧生成回路３の外に設けられてもよい。
【００２５】
上記構成の増幅回路１００において、差動トランジスタ対Ｍ１を構成するトランジスタが飽和領域で動作するものとする。そして、増幅器１の出力信号の振幅が最大となるように、増幅器１の動作点が設定される。この場合、増幅器１の出力信号の振幅を最大化する動作点Ｖoutは、（３）式で表される。なお、Ｖddは、電源電圧を表す。Ｖth1は、差動トランジスタ対Ｍ１を構成する各トランジスタの閾値電圧を表す。Ｖdsat2は、テールトランジスタＭ２の飽和ドレイン電圧を表す。
【００２６】
【数３】
2018186457.tif 000005
【００２７】
ここで、図３に示すように、電流生成回路４には、電圧生成回路３により生成される参照電圧Ｖrefが与えられる。この場合、ノードＮ１１の電圧は、負帰還によりＶrefに保持される。そうすると、電流生成回路４により生成される参照電流Ｉrefは、（４）式で表される。
【００２８】
【数４】
2018186457.tif 000006
【００２９】
さらに、トランジスタＭ２１とテールトランジスタＭ２とのサイズ比が１：ｎである場合、テールトランジスタＭ２を介して流れる電流は、ｎ×Ｉrefである。ここで、差動トランジスタ対Ｍ１を構成する各トランジスタＭ１ｘ、Ｍ１ｙを介して流れる電流は、互いに同じである。よって、各負荷抵抗ＲLを介して流れる電流は、ｎ×Ｉref／２である。したがって、動作点Ｖoutは、（５）式で表される。
【００３０】
【数５】
2018186457.tif 000007
【００３１】
ここで、（３）式と（５）式とを比較すると、増幅器１の出力信号の振幅を最大化するためには、（６）式で表される条件１および（７）式で表される条件２を満足することが要求される。
【００３２】
【数６】
2018186457.tif 000008
【００３３】
【数７】
2018186457.tif 000009
【００３４】
条件１は、参照抵抗Ｒrefの抵抗値、負荷抵抗ＲLの抵抗値、トランジスタＭ２１とテールトランジスタＭ２とのサイズ比を適切に設定すれば満たされる。例えば、サイズ比ｎが１である場合、参照抵抗Ｒrefの抵抗値および負荷抵抗ＲLの抵抗値が互いに同じになるように、参照抵抗Ｒrefおよび負荷抵抗ＲLが形成される。あるいは、サイズ比ｎが２である場合には、参照抵抗Ｒrefの抵抗値および負荷抵抗ＲLの抵抗値の２倍になるように、参照抵抗Ｒrefおよび負荷抵抗ＲLが形成される。
【００３５】
条件２は、電圧生成回路３において、参照電圧ＶrefとしてＶth1＋Ｖdsat2を生成することで満たされる。すなわち、条件１を満足するように抵抗およびトランジスタを形成し、電圧生成回路３においてＶth1＋Ｖdsat2を生成すれば、増幅器１の出力信号の振幅を最大化する動作点が実現される。
【００３６】
次に、図４を参照しながら、電圧生成回路３がＶth1＋Ｖdsat2を生成する動作について記載する。なお、以下の記載では、差動トランジスタ対Ｍ１を構成するトランジスタを単に「トランジスタＭ１」と呼ぶことがある。
【００３７】
トランジスタの飽和ドレイン電圧は、そのトランジスタのサイズに依存する。具体的には、トランジスタの飽和ドレイン電圧Ｖdsatは、（８）式で表される。Ｌは、チャネル長を表す。Ｗは、ゲート幅を表す。μは、キャリアの実効移動度を表す。ＣOXは、酸化膜容量を表す。
【００３８】
【数８】
2018186457.tif 000010
【００３９】
ここで、トランジスタのサイズは「Ｗ／Ｌ」で表される。よって、トランジスタのサイズを４倍にすると、飽和ドレイン電圧Ｖdsatは２分の１になる。また、トランジスタのサイズを４分の１にすると、飽和ドレイン電圧Ｖdsatは２倍になる。
【００４０】
この例では、各トランジスタＭ１１、Ｍ１２のサイズは、図４に示すように、トランジスタＭ１の４倍である。たとえば、各トランジスタＭ１１、Ｍ１２のゲート幅は、トランジスタＭ１の４倍である。この場合、各トランジスタＭ１１、Ｍ１２の飽和ドレイン電圧は、トランジスタＭ１の２分の１である。よって、ノードＮ１の電圧Ｖ1は、（９）式で表される。Ｖgs11は、トランジスタＭ１１のゲート・ソース間電圧を表す。Ｖgs12は、トランジスタＭ１２のゲート・ソース間電圧を表す。Ｖth1は、トランジスタＭ１の閾値電圧を表す。Ｖdsat1は、トランジスタＭ１の飽和ドレイン電圧を表す。
【００４１】
【数９】
2018186457.tif 000011
【００４２】
トランジスタＭ１３のサイズは、トランジスタＭ１と同じである。ここで、ノードＮ２の電圧は、トランジスタＭ１３で構成されたソースフォロアの出力電圧に相当する。したがって、ノードＮ２の電圧Ｖ2は、（１０）式で表される。なお、Ｖgs13は、トランジスタＭ１３のゲート・ソース間電圧を表す。
【００４３】
【数１０】
2018186457.tif 000012
【００４４】
トランジスタＭ１４のサイズは、テールトランジスタＭ２の４分の１である。したがって、ノードＮ３の電圧Ｖ3は、（１１）式で表される。なお、Ｖgs14は、トランジスタＭ１４のゲート・ソース間電圧を表す。
【００４５】
【数１１】
2018186457.tif 000013
【００４６】
トランジスタＭ１５のサイズは、テールトランジスタＭ２と同じである。したがって、ノードＮ４の電圧Ｖ4は、（１２）式で表される。なお、Ｖgs15は、トランジスタＭ１５のゲート・ソース間電圧を表す。
【００４７】
【数１２】
2018186457.tif 000014
【００４８】
このように、ノードＮ４においてＶth1＋Ｖdsat2が生成される。そして、電圧生成回路３は、ノードＮ４の電圧を参照電圧Ｖrefとして出力する。この参照電圧Ｖrefは、図２または図３に示すように、電流生成回路４に与えられる。そうすると、電流生成回路４は、上述した（４）式で表される参照電流Ｉrefを生成する。
【００４９】
ここで、参照抵抗Ｒref、負荷抵抗ＲL、トランジスタＭ２１、テールトランジスタＭ２は、上述した（６）式で表される条件１を満足するように形成される。よって、増幅器１は、上述した（３）式で表される最適動作点Ｖoutで入力信号を増幅することができる。すなわち、増幅器１は、出力信号の振幅が最大化されるように入力信号を増幅できる。
【００５０】
図５は、第１の実施形態による効果の一例を示す。ここでは、図１に示す回路と図２に示す第１の実施形態による回路とを比較する。横軸は電源電圧Ｖddを表し、縦軸は増幅器１の動作点の電圧Ｖoutを表す。また、図１〜図２に示す回路では、増幅器１の信号範囲の上限は電源電圧Ｖddであり、その下限はＶth1＋Ｖdsat2がある。
【００５１】
図５に示す例では、電源電圧Ｖddの変化に対する増幅器１の出力動作点が表されている。ここで、増幅器１の出力信号の振幅を最大化するためには、動作点ＶoutがＶddとＶth1＋Ｖdsat2との中点であることが要求される。ところが、図１に示す回路では、参照電圧Ｖrefが一定なので、電源電圧Ｖddが変化すると、動作点Ｖoutは信号範囲の中点からずれてしまう。図５に示す例では、電源電圧Ｖddが大きい領域では、動作点Ｖoutと上限電圧との差分に対して、動作点Ｖoutと下限電圧との差分が大きくなっている。
【００５２】
これに対して、図２に示す第１の実施形態による回路では、電流生成回路４に与えられる参照電圧Ｖrefは、Ｖth1＋Ｖdsat2に制御される。すなわち、参照電圧Ｖrefは、増幅器１の信号範囲の下限電圧に制御される。よって、電源電圧Ｖddが変化しても、増幅器１の動作点Ｖoutは信号範囲の中点に保持される。また、図２に示す各トランジスタは、同じウエハ上に同じ工程で形成される。したがって、製造ばらつき等によって、増幅器１の信号範囲の下限電圧（すなわち、Ｖth1＋Ｖdsat2）が目標レベルよりも高くなると、電圧生成回路３により生成される参照電圧Ｖrefも同様に目標レベルよりも高くなる。すなわち、製造ばらつき等によって回路素子の特性が変わる場合であっても、動作点Ｖoutは信号範囲の中点に保持される。この結果、電源電圧の変動または製造ばらつきがあっても、増幅器１の出力信号の振幅が最大化される。
【００５３】
＜第２の実施形態＞
図６は、第２の実施形態に係わる増幅回路に実装される電圧生成回路の一例を示す。なお、増幅器１および電流生成回路４は、第１の実施形態および第２の実施形態で実質的に同じである。また、図６に示す構成では、各電流源Ｃ１、Ｃ３、Ｃ５は、電流Ｉbを生成し、各電流源Ｃ２、Ｃ４は、電流２Ｉbを生成する。
【００５４】
第２の実施形態では、トランジスタＭ１１のドレインは電流源Ｃ１に接続され、そのソースは接地される。また、トランジスタＭ１１において、ドレインとゲートとが接続される。すなわち、トランジスタＭ１１は、ダイオードとして動作する。ここで、トランジスタＭ１１のサイズは、増幅器１のテールトランジスタＭ２の４分の１である。よって、ノードＮ１の電圧は、Ｖth2＋２Ｖdsat2である。
【００５５】
トランジスタＭ１２のドレインには電源電圧Ｖddが印加され、そのゲートはノードＮ１に接続される。また、トランジスタＭ１２のソースは電流源Ｃ２を介して接地される。ここで、トランジスタＭ１２のサイズは、テールトランジスタＭ２と同じである。よって、ノードＮ２の電圧は、Ｖdsat2である。
【００５６】
トランジスタＭ１３のドレインは電流源Ｃ３に接続され、そのソースはノードＮ２に接続される。また、トランジスタＭ１３において、ドレインとゲートとが接続される。ここで、トランジスタＭ１３のサイズは、増幅器１のトランジスタＭ１の４倍である。よって、ノードＮ３の電圧は、Ｖdsat2＋Ｖth1＋Ｖdsat1／２である。
【００５７】
トランジスタＭ１４のドレインには電源電圧Ｖddが印加され、そのゲートはノードＮ３に接続される。また、トランジスタＭ１４のソースは電流源Ｃ４を介して接地される。ここで、トランジスタＭ１４のサイズは、トランジスタＭ１と同じである。よって、ノードＮ４の電圧は、Ｖdsat2−Ｖdsat1／２である。
【００５８】
トランジスタＭ１５のドレインは電流源Ｃ５に接続され、そのソースはノードＮ４に接続される。また、トランジスタＭ１５において、ドレインとゲートとが接続される。ここで、トランジスタＭ１５のサイズは、増幅器１のトランジスタＭ１の４倍である。よって、ノードＮ５の電圧は、Ｖth1＋Ｖdsat2である。
【００５９】
このように、ノードＮ５においてＶth1＋Ｖdsat2が生成される。そして、電圧生成回路３は、ノードＮ５の電圧を参照電圧Ｖrefとして出力する。すなわち、図６に示す回路によっても、第１の実施形態と同様に、増幅器１の信号範囲の下限電圧が生成される。なお、第１の実施形態と比較すると、第２の実施形態では、ソースフォロワの段数が少ない。したがって、各トランジスタに印加されるドレイン・ソース間電圧が大きくなり、電源電圧の変動に対する耐性が強くなる。
【００６０】
＜第３の実施形態＞
図７は、第３の実施形態に係わる増幅回路に実装される電圧生成回路の一例を示す。なお、増幅器１および電流生成回路４は、第１の実施形態および第３の実施形態で実質的に同じである。また、図７に示す構成では、各電流源Ｃ１〜Ｃ６は、電流Ｉbを生成する。
【００６１】
第３の実施形態では、トランジスタＭ１１のドレインは電流源Ｃ１に接続され、そのソースは電流源Ｃ２を介して接地される。トランジスタＭ１２のドレインは電流源Ｃ３に接続され、そのソースは接地される。なお、トランジスタＭ１１のゲートは、ノードＮ２を介してトランジスタＭ１２のドレインに接続され、トランジスタＭ１２のゲートは、ノードＮ１を介してトランジスタＭ１１のソースに接続されている。ここで、トランジスタＭ１１、Ｍ１２のサイズは、それぞれ増幅器１のトランジスタＭ１の４倍である。よって、ノードＮ１の電圧はＶth1＋Ｖdsat1／２であり、ノードＮ２の電圧は、２Ｖth1＋Ｖdsat1である。
【００６２】
トランジスタＭ１３のドレインには電源電圧Ｖddが印加され、そのゲートはノードＮ２に接続される。また、トランジスタＭ１３のソースは電流源Ｃ４を介して接地される。ここで、トランジスタＭ１３のサイズは、トランジスタＭ１と同じである。よって、ノードＮ３の電圧は、Ｖth1である。
【００６３】
図７に示す電流源Ｃ５、トランジスタＭ１４、トランジスタＭ１５、電流源Ｃ６は、図２に示す電流源Ｃ３、トランジスタＭ１４、トランジスタＭ１５、電流源Ｃ４と実質的に同じである。よって、図７において、ノードＮ４の電圧はＶth1＋Ｖth2＋２Ｖdsat2であり、ノードＮ５の電圧は、Ｖth1＋Ｖdsat2である。
【００６４】
このように、ノードＮ５においてＶth1＋Ｖdsat2が生成される。そして、電圧生成回路３は、ノードＮ５の電圧を参照電圧Ｖrefとして出力する。すなわち、図７に示す回路によっても、第１の実施形態と同様に、増幅器１の信号範囲の下限電圧が生成される。なお、第３の実施形態では、レギュレーテッドカスコードが構成される。よって、第１の実施形態と比較すると、出力抵抗が大きくなるので、電源電圧の変動に対する耐性が強くなる。
【００６５】
＜第４の実施形態＞
図２に示す第１の実施形態では、電流生成回路４に実装されるトランジスタＭ２１が増幅器１のテールトランジスタＭ２に接続される。これに対して、第４の実施形態においては、図８に示すように、電流生成回路４と増幅器１との間のカレントミラー回路６が実装される。すなわち、電流生成回路４は、カレントミラー回路６を介して増幅器１に電気的に結合される。
【００６６】
カレントミラー回路６の電流比（すなわち、カレントミラー回路６の入力電流と出力電流との比）は、特に特定の値に限定されるものではない。ただし、カレントミラー回路６の電流比は、トランジスタＭ２１を介して流れる電流とテールトランジスタＭ２を介して流れる電流との比ｎが上述した（６）式で表される条件１を満足するように決定される。なお、カレントミラー回路６の電流比は、例えば、トランジスタＭ３１、Ｍ３２のサイズ比により決定される。
【００６７】
この構成によれば、所望の電流を容易に生成できる。なお、図８に示す電圧生成回路３の代わりに、図６に示す電圧生成回路または図７に示す電圧生成回路が実装されるようにしてもよい。
【００６８】
＜第５の実施形態＞
図９は、本発明の第５の実施形態に係わる増幅回路の一例を示す。第５の実施形態においては、図２に示す電流源Ｃ１〜Ｃ４の代わりに、それぞれトランジスタＭ４１〜Ｍ４４が実装される。なお、図９に示すように、トランジスタＭ４１、Ｍ４３、Ｍ３１のゲートは、互いに接続される。トランジスタＭ４２、Ｍ４４、Ｍ２１、Ｍ３３のゲートは、互いに接続される。
【００６９】
上記構成において、トランジスタＭ４２、Ｍ４４には、電流生成回路４において生成される参照電流に対応する電流が流れる。また、トランジスタＭ４１、Ｍ４３は、カレントミラー回路６のトランジスタＭ３１、Ｍ３３を介して電流生成回路４に電気的に結合されている。よって、トランジスタＭ４２、Ｍ４４にも、電流生成回路４において生成される参照電流に対応する電流が流れる。すなわち、第５の実施形態においては、電流源を用いることなく、増幅回路１００の中で電圧生成回路３のバイアス電流を生成できる。なお、トランジスタＭ４１〜Ｍ４４は、トランジスタＭ４１、Ｍ４２、Ｍ４３、Ｍ４４を介して流れる電流の比が図２に示す電流源Ｃ１、Ｃ２、Ｃ３、Ｃ４の電流比と同じになるように形成されることが好ましい。
【００７０】
なお、図９に示す例では、第１または第４の実施形態の増幅回路内でバイアス電流が生成されるが、本発明はこの構成に限定されるものではない。すなわち、第２または第３の実施形態の増幅回路内でバイアス電流が生成されるようにしてもよい。
【００７１】
＜第６の実施形態＞
図２に示す第１の実施形態では、増幅器１のテール電流源は１個のトランジスタ（すなわち、テールトランジスタＭ２）により実現されるが、本発明はこの構成に限定されるものではない。すなわち、増幅器１のテール電流源は、例えば、カスコード回路で実現されるようにしてもよい。
【００７２】
図１０は、本発明の第６の実施形態に係わる増幅回路の一例を示す。図１０の示す例では、増幅器１のテール電流源は、トランジスタＭ２、Ｍ３により構成される。トランジスタＭ２のドレインは、差動トランジスタ対Ｍ１に接続される。トランジスタＭ２のソースは、トランジスタＭ３のドレインに接続される。そして、トランジスタＭ３のソースは接地される。
【００７３】
この場合、図２に示す第１の実施形態と比べると、増幅器１の信号範囲の下限電圧は、トランジスタＭ３の飽和ドレイン電圧の分だけ高くなる。すなわち、図１０に示す構成では、増幅器１の信号範囲の下限電圧は、Ｖth1＋Ｖdsat2＋Ｖdsat3である。Ｖth1はトランジスタＭ１の閾値電圧を表す。Ｖdsat2およびＶdsat3は、それぞれトランジスタＭ２およびＭ３の飽和ドレイン電圧を表す。
【００７４】
第６の実施形態では、増幅器１の信号範囲の下限電圧がＶth1＋Ｖdsat2＋Ｖdsat3なので、電圧生成回路３は、Ｖth1＋Ｖdsat2＋Ｖdsat3を生成する。ここで、Ｖth1＋Ｖdsat2は、図２に示す電流源Ｃ１〜Ｃ４およびトランジスタＭ１１〜Ｍ１５により生成される。すなわち、図１０に示す増幅回路においても、ノードＮ４の電圧はＶth1＋Ｖdsat2である。そこで、第６の実施形態の電圧生成回路３は、電流源Ｃ１〜Ｃ４およびトランジスタＭ１１〜Ｍ１５に加えて、Ｖdsat3を生成するための回路（電流源Ｃ５〜Ｃ６およびトランジスタＭ１６〜Ｍ１７）を備える。
【００７５】
トランジスタＭ１６のドレインは、電流源Ｃ５に接続される。電流源Ｃ５により生成される電流はＩbである。トランジスタＭ１６のソースは、ノードＮ４に接続される。トランジスタＭ１６において、ドレインとゲートとが接続されている。トランジスタＭ１７のゲートは、トランジスタＭ１６のゲートに接続される。トランジスタＭ１７のドレインには、電源電圧Ｖddが印加される。トランジスタＭ１７のソースは、電流源Ｃ６を介して接地される。電流源Ｃ６により生成される電流はＩbである。
【００７６】
ノードＮ４の電圧は、図４を参照しながら説明したように、Ｖth1＋Ｖdsat2である。ここで、トランジスタＭ１６のサイズは、テールトランジスタＭ３の４分の１である。したがって、ノードＮ５の電圧は、Ｖth1＋Ｖdsat2＋Ｖth3＋２Ｖdsat3である。また、トランジスタＭ１７のサイズは、テールトランジスタＭ３と同じである。したがって、ノードＮ６の電圧は、Ｖth1＋Ｖdsat2＋Ｖdsat3である。
【００７７】
このように、ノードＮ６においてＶth1＋Ｖdsat2＋Ｖdsat3が生成される。そして、電圧生成回路３は、ノードＮ６の電圧を参照電圧Ｖrefとして出力する。電流生成回路４は、参照電圧Ｖrefに応じて参照電流Ｉrefを生成する。カレントミラー回路６は、トランジスタＭ３１〜Ｍ３７を備え、参照電流Ｉrefに対応する電流を増幅器１のトランジスタＭ２、Ｍ３に供給する。この構成により、増幅器１のテール電流源がカスコード回路で実現される場合であっても、増幅器１の出力信号の振幅が最大化される。
【００７８】
また、図１０に示す例では、参照電圧ＶrefとしてＶth1＋Ｖdsat2＋Ｖdsat3が生成される。ここで、Ｖth1は、差動トランジスタ対を構成するトランジスタの閾値電圧を表す。また、Ｖdsat2、Ｖdsat3は、テール電流源を構成するトランジスタＭ２、Ｍ３の飽和ドレイン電圧を表す。すなわち、第６の実施形態でも、電圧生成回路３は、差動トランジスタ対を構成するトランジスタの閾値電圧とテールトランジスタの飽和ドレイン電圧との和に基づいて決まる参照電圧を生成する。
【００７９】
なお、図１０に示す例では、第１または第４の実施形態をベースにして電圧生成回路３が実現されているが、本発明はこの構成に限定されるものではない。例えば、図６に示す第２の実施形態の電圧生成回路に、Ｖdsat3を生成する回路を追加してもよい。また、図７に示す第３の実施形態の電圧生成回路に、Ｖdsat3を生成する回路を追加してもよい。
【００８０】
＜第７の実施形態＞
図２に示す実施例では、増幅器１の差動トランジスタ対を構成するトランジスタがｎチャネルトランジスタで実現されるが、本発明はこの構成に限定されるものではない。すなわち、増幅器１の差動トランジスタ対をｐチャネルトランジスタで実現してもよい。
【００８１】
図１１は、本発明の第７の実施形態に係わる増幅回路の一例を示す図である。第７の実施形態に係わる増幅回路の構成は、図２に示す第１の実施形態と実質的に同じである。ただし、第７の実施形態では、各トランジスタはｐチャネルトランジスタである。
【００８２】
増幅器１は、負荷抵抗ＲL、差動トランジスタ対Ｍ１、テールトランジスタＭ２を備える。テールトランジスタＭ２のソースには、電源電圧Ｖddが印加される。テールトランジスタＭ２のドレインは、差動トランジスタ対Ｍ１の各トランジスタのソースに接続される。差動トランジスタ対Ｍ１の各トランジスタのドレインは、負荷抵抗ＲLを介して接地される。したがって、増幅器１の動作点Ｖoutは、{Ｖdd−(Ｖdsat2＋Ｖth1)}／２であることが好ましい。
【００８３】
電圧生成回路３は、トランジスタＭ１１〜Ｍ１５および電流源Ｃ１〜Ｃ４を備える。トランジスタＭ１１のソースには、電源電圧Ｖddが印加される。トランジスタＭ１１のドレインは、トランジスタＭ１２のソースに接続される。トランジスタＭ１２のドレインは、電流源Ｃ１を介して接地される。各トランジスタＭ１１、Ｍ１２において、ソースとゲートとが接続されている。ここで、各トランジスタＭ１１、Ｍ１２のサイズは、トランジスタＭ１の４倍である。よって、ノードＮ１の電圧は、Ｖdd−(２Ｖth1＋Ｖdsat1)である。
【００８４】
トランジスタＭ１３のソースは電流源Ｃ２に接続され、そのゲートはノードＮ１に接続され、そのドレインは接地される。ここで、トランジスタＭ１３のサイズは、トランジスタＭ１と同じである。よって、ノードＮ２の電圧は、Ｖdd−Ｖth1である。
【００８５】
トランジスタＭ１４のソースはノードＮ２に接続され、そのドレインは電流源Ｃ３を介した接地される。トランジスタＭ１４において、ソースとゲートとが接続されている。ここで、トランジスタＭ１４のサイズは、テールトランジスタＭ２の４分の１である。よって、ノードＮ３の電圧は、Ｖdd−Ｖth1−Ｖth2−２Ｖdsat2である。
【００８６】
トランジスタＭ１５のソースは電流源Ｃ４に接続され、そのゲートはノードＮ３に接続され、そのドレインは接地される。ここで、トランジスタＭ１５のサイズは、テールトランジスタＭ２と同じである。よって、ノードＮ４の電圧は、Ｖdd−(Ｖth1＋Ｖdsat2)である。
【００８７】
このように、ノードＮ４においてＶdd−(Ｖth1＋Ｖdsat2)が生成される。そして、電圧生成回路３は、ノードＮ４の電圧を参照電圧Ｖrefとして出力する。即ち、増幅器１の信号範囲の上限電圧が生成される。電流生成回路４は、参照電圧Ｖrefに応じて参照電流Ｉrefを生成する。このとき、参照電流Ｉrefは、Ｖref／Ｒrefで表される。そして、増幅器１において、この参照電流に対応するテール電流が流れる。この結果、増幅器１の動作点は、出力信号の振幅が最大化されるように制御される。なお、図１１に示す構成と同様に、第２〜第６の実施形態においても、増幅器１の差動トランジスタ対をｐチャネルトランジスタで構成してもよい。
【００８８】
＜第８の実施形態＞
図１２は、第８の実施形態に係わる増幅回路に実装される電圧生成回路の一例を示す。なお、増幅器１および電流生成回路４は、第１の実施形態および第８の実施形態で実質的に同じである。
【００８９】
電圧生成回路３の構成は、第１の実施形および第８の実施形態において実質的に互いに同じである。ただし、第１の実施形態では、トランジスタのサイズを適切に決めることで目的とする電圧が生成される。たとえば、トランジスタＭ１の飽和ドレイン電圧の２分の１の電圧を生成するために、トランジスタＭ１の４倍のサイズのトランジスタが形成される。あるいは、テールトランジスタＭ２の飽和ドレイン電圧の２倍の電圧を生成するために、テールトランジスタＭ２の４分の１のサイズのトランジスタが形成される。
【００９０】
第８の実施形態では、バイアス電流を適切に決めることで目的とする電圧が生成される。ここで、トランジスタの飽和ドレイン電圧は、（１３）式で表される。Ｌは、チャネル長を表す。Ｗは、ゲート幅を表す。μは、キャリアの実効移動度を表す。ＣOXは、酸化膜容量を表す。
【００９１】
【数１３】
2018186457.tif 000015
【００９２】
したがって、バイアス電流を４倍にすれば、飽和ドレイン電圧は２倍になる。また、バイアス電流を４分の１にすれば、飽和ドレイン電圧は２分の１になる。
【００９３】
図１２に示す実施例では、電流源Ｃ１、Ｃ２、Ｃ３、Ｃ４により生成される電流は、それぞれＩb／４、５Ｉb、４Ｉb、Ｉbである。トランジスタＭ１１〜Ｍ１３のサイズは、差動トランジスタ対Ｍ１を構成するトランジスタと同じである。トランジスタＭ１４、Ｍ１５のサイズは、テールトランジスタＭ２と同じである。
【００９４】
電流源Ｃ１により生成されるバイアス電流がＩb／４なので、各トランジスタＭ１１、Ｍ１２の飽和ドレイン電圧は、Ｖdsat1の２分の１である。すなわち、各トランジスタＭ１１、Ｍ１２のゲート・ソース間電圧はＶth1＋Ｖdsat1／２である。したがって、ノードＮ１の電圧は２Ｖth1＋Ｖdsat1であり、ノードＮ２の電圧はＶth1である。
【００９５】
電流源Ｃ１により生成されるバイアス電流が４Ｉbなので、トランジスタＭ１４の飽和ドレイン電圧は、Ｖdsat2の２倍である。すなわち、トランジスタＭ１４のゲート・ソース間電圧はＶth2＋２Ｖdsat2である。よって、ノードＮ３の電圧はＶth1＋Ｖth2＋２Ｖdsat2であり、ノードＮ４の電圧はＶth1＋Ｖdsat2である。
【００９６】
このように、図１２に示す構成によっても、電圧生成回路３はＶth1＋Ｖdsat2を生成することができる。したがって、増幅器１の動作点は、出力信号の振幅が最適化されるように制御される。なお、図６に示す第２の実施形態または図７に示す第３の実施形態においても、同様に、バイアス電流を調整することでＶth1＋Ｖdsat2を生成してもよい。
【００９７】
＜第９の実施形態＞
図１３は、第９の実施形態に係わる増幅回路に実装される電圧生成回路の一例を示す。なお、増幅器１および電流生成回路４は、第１の実施形態および第９の実施形態で実質的に同じである。
【００９８】
第９の実施形態の電圧生成回路３の構成は、図４に示す第１の実施形態と実質的に同じである。ただし、第１の実施形態と比較すると、第９の実施形態の各トランジスタのサイズおよびバイアス電流は、それぞれｋ分の１である。具体的には、電流源Ｃ１、Ｃ２、Ｃ３、Ｃ４により生成される電流は、それぞれＩb／ｋ、２Ｉb／ｋ、Ｉb／ｋ、Ｉb／ｋである。トランジスタＭ１１、Ｍ１２のサイズは、トランジスタＭ１の４／ｋ倍である。トランジスタＭ１３のサイズは、トランジスタＭ１のｋ分の１である。トランジスタＭ１４のサイズは、テールトランジスタＭ２の４ｋ分の１である。トランジスタＭ１５のサイズは、テールトランジスタＭ２のｋ分の１である。なお、ｋは、１よりも大きい実数である。
【００９９】
ここで、トランジスタの飽和ドレイン電圧は、そのトランジスタのサイズ（チャネル長Ｌとゲート幅Ｗとの比）およびバイアス電流に依存する。具体的には、飽和ドレイン電圧Ｖdsatは下記（１４）式で表される。
【０１００】
【数１４】
2018186457.tif 000016
【０１０１】
したがって、トランジスタのサイズおよびバイアス電流を同じ割合で変化させても、そのトランジスタの飽和ドレイン電圧は変わらない。即ち、トランジスタのサイズをｋ分の１に縮小し、且つ、バイアス電流をｋ分の１に削減しても、そのトランジスタの飽和ドレイン電圧Ｖdsatは変わらない。なお、「トランジスタのサイズをｋ分の１に縮小」は、例えば、チャネル長Ｌを変えることなく、ゲート幅Ｗをｋ分の１にすることで実現される。
【０１０２】
よって、図１３に示す電圧生成回路３において、ノードＮ１の電圧は２Ｖth1＋Ｖdsat1である。ノードＮ２の電圧はＶth1である。ノードＮ３の電圧はＶth1＋Ｖth2＋２Ｖdsat2である。そして、ノードＮ４の電圧はＶth1＋Ｖdsat2である。
【０１０３】
このように、図１３に示す構成によっても、電圧生成回路３はＶth1＋Ｖdsat2を生成する。したがって、増幅器１の動作点は、出力信号の振幅が最適化されるように制御される。加えて、第９の実施形態によれば、第１の実施形態と比較して、電圧生成回路３のサイズが小さくなり、且つ、電圧生成回路３の消費電流が少なくなる。なお、図６に示す第２の実施形態または図７に示す第３の実施形態においても、同様に、各トランジスタのサイズをｋ分の１に縮小し、且つ、バイアス電流をｋ分の１に削減してもよい。
【０１０４】
＜光モジュール＞
第１〜第９の実施形態に係わる増幅回路１は、様々な用途において使用可能である。一例として、増幅回路１は、光信号を送信および受信する光モジュールにおいて使用可能である。
【０１０５】
図１４は、本発明の実施形態に係わる光モジュールの一例を示す。この光モジュール１０は、図１４に示すように、電気信号受信機１１、光信号送信機１２、光信号受信機１３、電気信号送信機１４を備える。電気信号受信機１１、光信号送信機１２、光信号受信機１３、電気信号送信機１４は、それぞれ第１〜第９の実施形態に係わる増幅回路１００を含み、入力データ信号を増幅して差動駆動信号を生成する。
【０１０６】
上記構成の光モジュール１０において、例えば、光信号送信機１２は、ドライバ２１、光源（ＬＤ）２２、光変調器２３を備える。ドライバ２１は、第１〜第９の実施形態に係わる増幅回路１００を含み、入力データ信号を増幅して差動駆動信号を生成する。光源２２は、所定の波長の連続光を生成する。光変調器２３は、ドライバ２１から与えられる差動駆動信号で連続光を変調して変調光信号を生成する。
【０１０７】
第１〜第９の実施形態に係わる増幅器１は、上述したように、出力信号の振幅を最大化できる。したがって、光モジュール１０は、品質のよい信号を生成できる。
【符号の説明】
【０１０８】
１  増幅器
２  バイアス回路
３  電圧生成回路
４  電流生成回路
６  カレントミラー回路
１０  光モジュール
１００  増幅回路
【図１】
2018186457.tif 000017
【図２】
2018186457.tif 000018
【図３】
2018186457.tif 000019
【図４】
2018186457.tif 000020
【図５】
2018186457.tif 000021
【図６】
2018186457.tif 000022
【図７】
2018186457.tif 000023
【図８】
2018186457.tif 000024
【図９】
2018186457.tif 000025
【図１０】
2018186457.tif 000026
【図１１】
2018186457.tif 000027
【図１２】
2018186457.tif 000028
【図１３】
2018186457.tif 000029
【図１４】
2018186457.tif 000030
【手続補正書】
【提出日】平成30年5月21日(2018.5.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
増幅器および前記増幅器の動作点を制御するバイアス回路を備える増幅回路であって、
前記増幅器は、
負荷抵抗と、
前記負荷抵抗に電気的に結合する差動トランジスタ対と、
前記差動トランジスタ対に電気的に結合するテールトランジスタと、を備え、
前記バイアス回路は、
前記差動トランジスタ対を構成するトランジスタの閾値電圧と前記テールトランジスタの飽和ドレイン電圧との和に基づいて決まる参照電圧を生成する電圧生成回路と、
参照抵抗を用いて前記増幅回路の電源電圧と前記参照電圧との差分に比例する参照電流を生成する電流生成回路と、を備え、
前記電流生成回路は、前記テールトランジスタを介して流れるテール電流が前記参照電流に比例するように、前記増幅器に電気的に結合される
ことを特徴とする増幅回路。
【請求項２】
前記電圧生成回路は、
２Ｖth1＋Ｖdsat1を表す第１の電圧を生成する第１の回路と、
前記第１の電圧に基づいてＶth1を表す第２の電圧を生成する第２の回路と、
前記第２の電圧に基づいてＶth1＋Ｖth2＋２Ｖdsat2を表す第３の電圧を生成する第３の回路と、
前記第３の電圧に基づいてＶth1＋Ｖdsat2を表す前記参照電圧を生成する第４の回路と、を含み、
Ｖth1は、前記差動トランジスタ対を構成するトランジスタの閾値電圧を表し、
Ｖdsat1は、前記差動トランジスタ対を構成するトランジスタの飽和ドレイン電圧を表し、
Ｖth2は、前記テールトランジスタの閾値電圧を表す
Ｖdsat2は、前記テールトランジスタの飽和ドレイン電圧を表し、
ことを特徴とする請求項１に記載の増幅回路。
【請求項３】
前記第１の回路は、第１のトランジスタおよび第２のトランジスタを備え、
前記第１のトランジスタのサイズおよび前記第２のトランジスタのサイズは、それぞれ前記差動トランジスタ対を構成するトランジスタの４倍であり、
前記第１の回路は、前記第１の電圧として、前記第１のトランジスタのゲート・ソース間電圧および前記第２のトランジスタのゲート・ソース間電圧の和を出力する
ことを特徴とする請求項２に記載の増幅回路。
【請求項４】
前記第２の回路は、第３のトランジスタを備え、
前記第３のトランジスタのサイズは、前記差動トランジスタ対を構成するトランジスタと同じであり、
前記第２の回路は、前記第２の電圧として、前記第１の電圧と前記第３のトランジスタのゲート・ソース間電圧との差を出力する
ことを特徴とする請求項２または３に記載の増幅回路。
【請求項５】
前記第３の回路は、第４のトランジスタを備え、
前記第４のトランジスタのサイズは、前記テールトランジスタの４分の１であり、
前記第３の回路は、前記第３の電圧として、前記第２の電圧および前記第４のトランジスタのゲート・ソース間電圧の和を出力する
ことを特徴とする請求項２〜４のいずれか１つに記載の増幅回路。
【請求項６】
前記第４の回路は、第５のトランジスタを備え、
前記第５のトランジスタのサイズは、前記テールトランジスタと同じであり、
前記第４の回路は、前記参照電圧として、前記第３の電圧と前記第５のトランジスタのゲート・ソース間電圧との差を出力する
ことを特徴とする請求項２〜５のいずれか１つに記載の増幅回路。
【請求項７】
前記負荷抵抗は、互いに同じ抵抗値を有する第１の負荷抵抗および第２の負荷抵抗を備え、
前記差動トランジスタ対は、前記第１の負荷抵抗および前記第２の負荷抵抗にそれぞれ接続する、互いに同じ特性を有する第１の入力トランジスタおよび第２の入力トランジスタを備え、
前記テールトランジスタを介して流れるテール電流が前記参照電流のｎ倍であるとき、前記参照抵抗の抵抗値は前記第１の負荷抵抗の抵抗値のｎ倍であり、
ｎは、ゼロよりも大きい実数である
ことを特徴とする請求項１に記載の増幅回路。
【請求項８】
前記電流生成回路により生成される前記参照電流に比例する電流を生成するカレントミラー回路をさらに備え、
前記電流生成回路は、前記カレントミラー回路を介して前記増幅器の電気的に結合される
ことを特徴とする請求項１に記載の増幅回路。
【請求項９】
前記電圧生成回路は、
Ｖth2＋２Ｖdsat2を表す第１の電圧を生成する第１の回路と、
前記第１の電圧に基づいてＶdsat2を表す第２の電圧を生成する第２の回路と、
前記第２の電圧に基づいてＶdsat2＋Ｖth1＋Ｖdsat1／２を表す第３の電圧を生成する第３の回路と、
前記第３の電圧に基づいてＶdsat2−Ｖdsat1／２を表す第４の電圧を生成する第４の回路と、
前記第４の電圧に基づいてＶth1＋Ｖdsat2を表す前記参照電圧を生成する第５の回路と、を含み、
Ｖth1は、前記差動トランジスタ対を構成するトランジスタの閾値電圧を表し、
Ｖdsat1は、前記差動トランジスタ対を構成するトランジスタの飽和ドレイン電圧を表し、
Ｖth2は、前記テールトランジスタの閾値電圧を表す
Ｖdsat2は、前記テールトランジスタの飽和ドレイン電圧を表し、
ことを特徴とする請求項１に記載の増幅回路。
【請求項１０】
前記電圧生成回路は、
Ｖth1＋Ｖdsat1／２を表す第１の電圧を生成する第１の回路と、
前記第１の電圧に基づいて２Ｖth1＋Ｖdsat1を表す第２の電圧を生成する第２の回路と、
前記第２の電圧に基づいてＶth1を表す第３の電圧を生成する第３の回路と、
前記第３の電圧に基づいてＶth1＋Ｖth2＋２Ｖdsat2を表す第４の電圧を生成する第４の回路と、
前記第４の電圧に基づいてＶth1＋Ｖdsat2を表す前記参照電圧を生成する第５の回路と、を含み、
Ｖth1は、前記差動トランジスタ対を構成するトランジスタの閾値電圧を表し、
Ｖdsat1は、前記差動トランジスタ対を構成するトランジスタの飽和ドレイン電圧を表し、
Ｖth2は、前記テールトランジスタの閾値電圧を表す
Ｖdsat2は、前記テールトランジスタの飽和ドレイン電圧を表し、
ことを特徴とする請求項１に記載の増幅回路。
【請求項１１】
増幅器および前記増幅器の動作点を制御するバイアス回路を備える増幅回路であって、
前記増幅器は、
負荷抵抗と、
前記負荷抵抗に電気的に結合する差動トランジスタ対と、
前記差動トランジスタ対に電気的に結合するテールトランジスタと、を備え、
前記バイアス回路は、
前記増幅回路の電源電圧と、前記差動トランジスタ対を構成するトランジスタの閾値電圧と前記テールトランジスタの飽和ドレイン電圧との和との差分に基づいて決まる参照電圧を生成する電圧生成回路と、
参照抵抗を用いて前記参照電圧に比例する参照電流を生成する電流生成回路と、を備え、
前記電流生成回路は、前記テールトランジスタを介して流れるテール電流が前記参照電流に比例するように、前記増幅器に電気的に結合される
ことを特徴とする増幅回路。
【請求項１２】
差動駆動信号を生成するドライバおよび前記差動駆動信号に基づいて変調光信号を生成する光変調器を備える光モジュールであって、
前記ドライバは、データ信号に基づいて前記差動駆動信号を生成する増幅器および前記増幅器の動作点を制御するバイアス回路を備え、
前記増幅器は、
負荷抵抗と、
前記負荷抵抗に電気的に結合する差動トランジスタ対と、
前記差動トランジスタ対に電気的に結合するテールトランジスタと、を備え、
前記バイアス回路は、
前記差動トランジスタ対を構成するトランジスタの閾値電圧と前記テールトランジスタの飽和ドレイン電圧との和に基づいて決まる参照電圧を生成する電圧生成回路と、
参照抵抗を用いて前記増幅回路の電源電圧と前記参照電圧との差分に比例する参照電流を生成する電流生成回路と、を備え、
前記電流生成回路は、前記テールトランジスタを介して流れるテール電流が前記参照電流に比例するように、前記増幅器に電気的に結合される
ことを特徴とする光モジュール。