(57)【要約】【課題】リーク電流及びショートの発生を抑制しながらも、高い電気容量のゲート絶縁膜により、大きなドレイン電流を得ることが可能な薄膜トランジスタを提供する。【解決手段】表面に凹凸構造を有する電極パターン。また、基板と、ゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、半導体層と、保護層とを含む薄膜トランジスタであって、少なくともゲート電極が上述の電極パターンである、薄膜トランジスタの形成方法。【選択図】図１Ｄ
2018186131.tif 000002
【特許請求の範囲】
【請求項１】
表面に凹凸構造を有する、電極パターン。
【請求項２】
請求項１に記載の電極パターンの形成方法であって、
ブランケット表面にインク膜を形成する工程と、
凸版の表面に形成された前記電極パターンに対応する凸部を前記インク膜に接触させて前記インク膜から不要部分を除去する工程と、
前記ブランケット表面に残ったインク膜を基材に接触させて前記基材上に転写することにより、前記基材上に、表面に凹凸構造を有する電極パターンを形成する工程とを含む電極パターンの形成方法。
【請求項３】
前記インク膜がナノ銀を含む、請求項２に記載の電極パターンの形成方法。
【請求項４】
前記電極パターンを形成する工程において形成される電極パターンの表面粗さＲａが１０ｎｍ以上３０ｎｍ以下である、請求項２または３に記載の電極パターンの製造方法。
【請求項５】
基板と、ゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、半導体層と、保護層とを含む薄膜トランジスタであって、
少なくとも前記ゲート電極が請求項１に記載の電極パターンである、薄膜トランジスタ。
【請求項６】
請求項５に記載の薄膜トランジスタの製造方法であって、
基板上にゲート電極と、ゲート絶縁層と、ソース電極およびドレイン電極とを順次形成する工程と、
前記ゲート電極表面に凹凸構造を形成する工程と、
半導体層と、保護層とを順次形成する工程とを含む、薄膜トランジスタの製造方法。
【請求項７】
請求項４に記載の薄膜トランジスタと、画像表示媒体と含む、画像表示装置。
【請求項８】
前記画像表示媒体として、電気泳動体を用いた、請求項７に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極パターン、電極パターンの形成方法、薄膜トランジスタ、薄膜トランジスタの製造方法、及び画像表示装置に関する。
【背景技術】
【０００２】
現在半導体材料の主流はシリコン系（Ｓｉ系）である。シリコン系材料を用いて半導体層を形成する方法としては、シリコンをスパッタやＣＶＤ等のドライ法で成膜した後、フォトリソグラフィーを用いてパターニングする方法が一般的である。
【０００３】
一方で、フレキシブル化、軽量化、低コスト化などの観点から有機半導体を用いたトランジスタ（有機トランジスタ）の研究が盛んになっている。一般に有機半導体を用いる場合、ウェット法である印刷プロセスを用いた有機薄膜トランジスタの製造が可能となる。有機薄膜トランジスタの製造に印刷技術を用いることで、フォトリソグラフィーを用いた場合よりも装置や製造上のコストが下がり、また、真空や高温を必要としないことから、プラスチック基板が利用できるなどのメリットが挙げられる。
【０００４】
印刷技術を用いて製造された有機薄膜トランジスタの応用分野は広く、薄型、軽量の電子ペーパーのようなフレキシブルディスプレイに限らず、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグやセンサーなどへの応用も見込まれている。
【０００５】
このような理由により、現在では印刷技術を用いたパターン形成方法が注目されている。しかしながら、印刷法はフォトリソグラフィーと比較すると、概して解像性が悪く、微細なパターニングが困難であるという課題がある。
【０００６】
これに対し、微細パターンに対応できる印刷方法として反転オフセット印刷法がある（特許文献１参照）。
【０００７】
また、有機薄膜トランジスタを大画面ディスプレイに応用するには、大面積にパターニングするだけでなく、ドレイン電流を大きくする必要がある。
【０００８】
トランジスタのドレイン電流は、ゲート絶縁膜の電気容量に比例することが知られている。すなわち、電気容量Ｑ、面積Ｓ、距離（ゲート絶縁膜の厚み）ｄ、誘電率εとした場合、Ｑ＝εＳ／ｄと表され、ドレイン電流を大きくするには、面積Ｓを大きくするかゲート絶縁膜の膜厚ｄを小さくする必要がある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特公昭６０−２９３５８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、パターンを高精細化していくと、大きなゲート絶縁膜の電気容量を得るために面積Ｓを大きくすることは難しくなる。また、ゲート絶縁膜の膜厚ｄに関しては膜厚を薄くしていくと、リーク電流が流れやすくなり絶縁性が保てなくなってしまう問題がある。
【００１１】
また、ゲート絶縁膜の膜厚ｄを薄くすると、ゲート絶縁膜を塗布した際にピンホールが発生し、下層と上層とのショートが発生してしまうおそれがある。
【００１２】
本発明はこのような課題に鑑みてなされたものであり、リーク電流及びショートの発生を抑制しながらも、高い電気容量のゲート絶縁膜により、大きなドレイン電流を得ることが可能な薄膜トランジスタを提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するための本発明の一局面は、表面に凹凸構造を有する電極パターンである。
【００１４】
また、本発明の他の局面は、上述の電極パターンの形成方法であって、ブランケット表面にインク膜を形成する工程と、凸版の表面に形成された電極パターンに対応する凸部をインク膜に接触させてインク膜から不要部分を除去する工程と、ブランケット表面に残ったインク膜を基材に接触させて基材上に転写することにより、基材上に、表面に凹凸構造を有する電極パターンを形成する工程とを含む電極パターンの形成方法である。
【００１５】
また、インク膜がナノ銀インクを含んでいてもよい。
【００１６】
また、上述の電極パターンを形成する工程において形成される電極パターンの表面粗さＲａが１０ｎｍ以上３０ｎｍ以下であってもよい。
【００１７】
また、本発明の他の局面は、基板と、ゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、半導体層と、保護層とを含む薄膜トランジスタであって、少なくともゲート電極が上述の電極パターンである、薄膜トランジスタ。
【００１８】
また、本発明の他の局面は、上述の薄膜トランジスタの製造方法であって、基板上にゲート電極と、ゲート絶縁層と、ソース電極およびドレイン電極とを順次形成する工程と、ゲート電極表面に凹凸構造を形成する工程と、半導体層と、保護層とを順次形成する工程とを含む、薄膜トランジスタの製造方法である。
【００１９】
また、本発明の他の局面は、上述の薄膜トランジスタと、画像表示媒体とを含む、画像表示装置である。
【００２０】
また、画像表示媒体が、電気泳動体であってもよい。
【発明の効果】
【００２１】
本発明によれば、リーク電流及びショートの発生を抑制しながらも、高い電気容量のゲート絶縁膜により、大きなドレイン電流を得ることが可能な薄膜トランジスタ基板を提供することできる。
【図面の簡単な説明】
【００２２】
【図１Ａ】本発明の一実施形態に係る電極パターンの形成方法を説明するための断面図
【図１Ｂ】本発明の一実施形態に係る電極パターンの形成方法を説明するための断面図
【図１Ｃ】本発明の一実施形態に係る電極パターンの形成方法を説明するための断面図
【図１Ｄ】本発明の一実施形態に係る電極パターンの形成方法を説明するための断面図
【図１Ｅ】本発明の一実施形態に係る電極パターンの形成方法を説明するための断面図
【図１Ｆ】本発明の一実施形態に係る電極パターンの形成方法を説明するための断面図
【図２】本発明の一実施形態に係る薄膜トランジスタの概略断面図
【図３】比較例に係る薄膜トランジスタの断面図
【発明を実施するための形態】
【００２３】
以下、本発明の一実施形態を、図面を参照しつつ、説明する。
【００２４】
図１は、本発明の一実施形態に係る電極パターンの形成方法について示す断面図である。以下では、本実施形態に係る電極パターン形成方法の各工程について説明する。
【００２５】
＜電極パターン形成方法＞
図１Ａ〜図１Ｆは、後述する薄膜トランジスタ１００のゲート電極２の形成に用いることのできる、反転オフセット印刷法を用いた電極パターンの形成方法について示す図である。なお、以下の説明では、便宜上、電極パターンの形成方法について説明するが、本方法は配線の形成にも用いることができる。
【００２６】
まず、剥離性表面を有するブランケット１１（図１Ａ）に、インク２１を塗布してインク膜を形成する（図１Ｂ）。その後、インク２１に含まれる溶剤の少なくとも一部を乾燥させ、ブランケット１１表面に転写物２２を形成する（図１Ｃ）。
【００２７】
次に、ブランケット１１表面の転写物２２に電極パターンに対応する凹凸の形成された除去版２５を密着させた後、これを剥離する。これにより、除去版２５の凸部に転写物２２の一部（除去版２５に付着した転写物２４）が付着するため、電極パターンに対応するブランケット上に残った転写物２３が形成されたブランケット１１を得ることができる（図２Ｄ）。
【００２８】
次に、ブランケット１１上に残った転写物２３に基板１を密着させた後（図１Ｅ）、基板１を剥離することで、基板１上に、ブランケット１１上に残った転写物２３を転写し電極パターンを形成することができる（図１Ｆ）。
【００２９】
ブランケット１１の材料は、インク２１の一部を乾燥させた転写物２２の形成、除去版２５による非電極パターン部の転写物２２の除去、後述する基板５への転写物２２の転写が可能なものが用いられる。また、変形の少ない材料が好ましいが、ある程度の柔軟性が求められる。このような材料として、シリコーン系エラストマー、ブチルゴム、エチレンプロピレンゴムなどを用いることが出来る。また、ブランケット１１表面の濡れ性を調製するため、ブランケット表面にフッ素樹脂およびシリコーンの塗布、プラズマ処理、ＵＶオゾン洗浄処理などの表面処理を施しても良い。
【００３０】
ブランケット１１は通常可撓性を有する板として供給されるので、これを円筒形の版胴に巻きつけて用いたり、強度のある平板に固定して用いたりすることができる。
【００３１】
インク２１の材料は、製造する印刷物の種類に応じて調整すればよく、金、銀、銅、ニッケル、白金、パラジウム、ロジウムなどの金属微粒子分散液に必要に応じて各種添加剤を加えた導電性インクなどが挙げられるが、これらに限定されるものではない。また、金属微粒子の粒子径はナノサイズが好ましく、具体的には、ナノ銀を好適に用いることができる。ブランケット１１の材料の膨潤などを考慮すると、水またはアルコール系溶媒を用いて調整することが好ましい。
【００３２】
ブランケット１１へのインク２１の塗布方法は、均一なインク膜が形成できればよく、バーコート、ダイコート、キャップコート、スピンコート、スリットコート法等を用いることができるが、これらに限定されるものではない。
【００３３】
除去版２５の材料は、ガラス、ステンレスなどの金属、各種レジスト材料などが用いられるが、これらに限定されるものではない。また、除去版２５へのパターン形成方法としては、サンドブラスト、フォトリソグラフィー、エッチング、ＦＩＢ（収束イオンビーム）、ナノインプリンティング法などがある。
【００３４】
＜薄膜トランジスタ基板＞
上述の電極パターン形成方法は、薄膜トランジスタのゲート電極の形成に好適に用いることができる。図２に、本発明の一実施形態に係る電極パターンの形成方法を用いて製造された薄膜トランジスタ１００の断面図を示す。薄膜トランジスタ１００は、基板１と、ゲート電極２と、ゲート絶縁膜３と、ソース電極４と、ドレイン電極５と、ドレイン電極５に接続された画素電極６と、ソース電極４とドレイン電極５との間に積層された半導体層７と、半導体層７上に積層された保護層８とを含む。
【００３５】
なお、ゲート電極２、ソース電極４およびドレイン電極５は、電極部分と配線部分とが明確に分かれている必要はなく、本明細書では特に各薄膜トランジスタ１００の構成要素としては電極と呼称している。また電極と配線とを区別する必要のない場合には、合わせてゲート、ソース、ドレイン等と記載する。
【００３６】
次に、薄膜トランジスタ１００の製造方法について説明する。
【００３７】
はじめに、基板１上にゲート電極２を形成する。基板１の材料としては、ポリカーボネート、ポリエチレンサルファイド、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス、石英ガラスなどを使用することができるが、これらに限定されるものではない。これらは単独で使用してもよいが、２種以上を積層して基板１として使用することもできる。
【００３８】
基板１が有機物フィルムである場合は、薄膜トランジスタ１００の耐久性を向上させるために透明のガスバリア層（図示せず）を形成することもできる。ガスバリア層としては酸化アルミニウム（Ａｌ２Ｏ３）、酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、酸化窒化珪素（ＳｉＯＮ）、炭化珪素（ＳｉＣ）およびダイヤモンドライクカーボン（ＤＬＣ）などが挙げられるがこれらに限定されるものではない。またこれらのガスバリア層は２層以上積層して使用することもできる。ガスバリア層は有機物フィルムを用いた基板１の片面だけに形成してもよいし、両面に形成しても構わない。ガスバリア層は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ホットワイヤーＣＶＤ法およびゾル−ゲル法などを用いて形成することができるがこれらに限定されるものではない。
【００３９】
ゲート電極２の形成には、上述の反転オフセット印刷を用いる。具体的には、ブランケット１１表面の転写物２２にゲート電極２の電極パターンに対応する凹凸の形成された除去版２５を密着させた後、これを剥離する。その後、ブランケット１１上に残った転写物２３に基板１を密着させ、基板１を剥離することで、基板１上に、ゲート電極２の電極パターンを形成することができる。
【００４０】
ゲート電極２は、表面に凹凸構造を有するように形成される。凹凸構造は、例えば表面の算術平均粗さＲａ（以下、表面粗さという）が１０ｎｍ以上となるように形成される。表面粗さの上限としては、３０ｎｍ以下であることが好ましい。３０ｎｍを超えると膜厚ムラの影響で配線抵抗が増加する恐れがある。
【００４１】
ゲート電極２の表面粗さの制御方法については、ゲート電極２が導電性材料の前駆体やナノ粒子などを使用する場合は、ゲート電極２の形成時の熱処理などにより表面粗さを制御できるよう、ゲート電極２の前駆体やナノ粒子のサイズを調整する方法もある。また、熱処理の方法、例えばホットプレートやオーブンを用いることにより、制御する方法もある。特に粒子径がナノサイズのものを用いる場合は熱処理を長くさせることで粒成長が促進されるため、表面粗さが大きくなる方向となる。その他には、プラズマエッチングまたはスパッタエッチングなどのドライエッチング法などを用いても良いし、コロナ処理や大気圧プラズマ処理などの方法を用いても良いが、こられに限定されるものではない。表面粗さの規定方法については、原子間力顕微鏡（ＡＦＭ）などの測定機を用いて測定できる。
【００４２】
ゲート電極２が微細な表面凹凸構造を有することにより、ゲート絶縁膜３の形成において、ウェット成膜法を用いる場合に、ゲート電極２上でのゲート絶縁膜材料の弾きを抑えることが可能となる。したがって、ゲート絶縁膜３を薄くした場合であっても、ゲート絶縁膜３を塗布した際にピンホールが発生することを抑制することができる。
【００４３】
また、ゲート電極２が微細な表面凹凸構造を有することにより、ゲート電極２の表面積を大きくできる。このため、薄膜トランジスタ１００は、ゲート絶縁膜３の膜厚を薄くすることなく、ゲート絶縁膜３の電気容量を大きくできる。これにより、薄膜トランジスタ１００は、ドレイン電流を大きくすることが可能になる。
【００４４】
次に、基板１およびゲート電極２の上にゲート絶縁膜３を形成する。ゲート絶縁膜３は、ゲート電極２の他電極との接続部および外部との接続部を除き、薄膜トランジスタ部分の少なくともゲート電極２を被覆するように形成される。
【００４５】
ゲート絶縁膜３の材料は酸化珪素（ＳｉＯｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化タンタル（ＴａＯｘ）、酸化イットリウム（ＹＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、酸化ハフニウム（ＨｆＯｘ）などの酸化物系絶縁材料や窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯＮ）や、ポリメチルメタクリレート（ＰＭＭＡ）等のポリアクリレート、ポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）等の樹脂材料、ポリシルセスキオキサン（ＰＳＱ）のような有機／無機ハイブリッド樹脂を使用することができるが、これらに限定されるものではない。これらは単層または２層以上積層してもよいし、成長方向に向けて組成を傾斜したものでも構わない。
【００４６】
ゲート絶縁膜３は、薄膜トランジスタ１００のゲートリーク電流を抑えるために、その抵抗率が１０１１Ωｃｍ以上、より好ましくは１０１４Ωｃｍ以上であることが望ましい。
【００４７】
ゲート絶縁膜３の形成方法については、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、ホットワイヤーＣＶＤ法等の真空成膜法や、スピンコート法、ダイコート法、スクリーン印刷法等のウェット成膜法が適宜材料に応じて用いることが出来る。
【００４８】
次に、ゲート絶縁膜３の上にソース電極４およびドレイン電極５とドレイン電極５に接続された画素電極６を形成する。ソース電極４およびドレイン電極５の材料には、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、などの金属材料や、酸化インジウム（ＩｎＯ）、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）などの導電性金属酸化物材料を用いることができる。これらの材料は単層で用いても構わないし、積層および合金として用いても構わない。
【００４９】
ソース電極４およびドレイン電極５ドレイン電極５に接続された画素電極６の形成は、導電性材料の前駆体やナノ粒子などを使用するウェット成膜法が好適に用いられる。例えば、インクジェット法、凸版印刷法、平版印刷法、凹版印刷法、スクリーン印刷法などの方法を用いることができる。パターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うこともできるし、印刷法により直接パターニングすることもできるが、これらに限定されるものではない。
【００５０】
次に、ゲート絶縁膜３、ソース電極４およびドレイン電極５上に、ソース電極４とドレイン電極５とを接続するように半導体層７を形成する。半導体層７の材料としては、ペンタセン、テトラセン、フタロシアニン、ペリレン、チオフェン、ベンゾジチオフェン、アントラジチオフェン、およびそれらの誘導体のような低分子系有機半導体材料およびフラーレン、カーボンナノチューブのような炭素化合物、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子系有機半導体材料を用いることができるが、これらに限定されるものではない。
【００５１】
半導体層７は、半導体材料または半導体材料の前駆体を溶解および分散させた溶液またはペーストなどを用いるウェット成膜法を好適に用いることができる。たとえば、インクジェット法、凸版印刷法、平版印刷法、凹版印刷法、スクリーン印刷法などの方法を用いることが出来るが、これらに限定されるものではなく、公知一般の方法を用いることが出来る。
【００５２】
次に、半導体層７上に保護層８を形成する。保護層８は半導体層７を保護するために形成される。保護層８は少なくとも半導体層６のチャネル部分と重なる領域を覆うように形成される必要がある。
【００５３】
保護層８の材料としては、酸化珪素、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニウム、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＶＰ（ポリビニルフェノール）、フッ素系樹脂等の絶縁材料が挙げられるがこれらに限定されるものではない。
【００５４】
保護層８の材料については、薄膜トランジスタ１００のリーク電流を低く抑えるためにその抵抗率が１０１１Ωｃｍ以上、より好ましくは１０１４Ωｃｍ以上であることが望ましい。
【００５５】
保護層８は、保護層材料またはその前駆体を溶解または分散させた溶液を用いて、インクジェット法、凸版印刷法、平版印刷法、凹版印刷法、スクリーン印刷法のいずれかの方法によって形成される。これらの保護層７は単層として用いても構わないし、２層以上積層して用いることもできる。また成長方向に向けて組成を傾斜したものでも構わない。
【００５６】
＜画像表示装置＞
複数の薄膜トランジスタ１００をマトリクス状に配置することにより、薄膜トランジスタアレイとすることができる。薄膜トランジスタアレイは、画像表示媒体と組み合わせて画像表示装置に用いることができる。画像表示媒体としては、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置及び無機ＥＬ表示装置等の各画像表示媒体を用いることができる。画像表示装置としては電子ペーパー、有機ＥＬ表示装置または液晶表示装置に用いることができる。
【実施例】
【００５７】
実施例及び比較例に係る薄膜トランジスタを作製して評価を行った。
【００５８】
（実施例）
はじめに、基板１として、３００ｍｍ×３００ｍｍのポリイミドフィルム（宇部興産製）を準備し、この上にゲート電極２を反転オフセット印刷により、形成した。方法は以下に示す。
１）３５０ｍｍ×３５０ｍｍのブランケット１１に導電性インク２１をスリットダイコーターを用いて塗布した後、室温で乾燥させることで、ブランケット１１上にインク膜２２を形成した。
２）ゲート電極２に対応する３５０ｍｍ×３５０ｍｍの除去版を用い、インク膜２２が形成されたブランケット１１を除去版２５に密着させ、除去版２５の凸部に対応する領域の転写物２４をブランケット１１から除去し、ゲート電極２が形成されたブランケット１１を得た。
３）次に、ブランケット１１上の転写物２４を基板１へ転写し、ゲート電極２を得た。
３）印刷工程でゲート電極２を形成した基板１を、オーブンを用いて２００℃で６０分間、加熱、焼成した。
４）その後、ゲート電極２の表面粗さをＡＦＭを用いて測定したところ、その表面粗さＲａが２０．３ｎｍであった。
【００５９】
続いて、ダイコーターにより、ポリイミド（三菱ガス化学製ネオプリム）をゲート電極２、を備えた基板１上に塗布し、１８０℃で１時間乾燥させた後、この上に膜厚１μｍのゲート絶縁膜３を形成した。
【００６０】
続いて、ゲート絶縁膜３上に銀をスパッタ法により１００ｎｍ成膜し、ポジレジストを用いたフォトリソ、エッチング、レジスト剥離によりソース電極４、ドレイン電極５及び画素電極６を形成した。
【００６１】
続いて、６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセンをテトラリンに２ｗｔ％の濃度で溶解した半導体インクをフレキソ印刷法によって塗布し、１００℃で乾燥して半導体層７を形成した。
【００６２】
半導体層７上にフッ素樹脂をフレキソ印刷法によって塗布し、１００℃で乾燥して、保護層７とした。
【００６３】
このようにして作製された実施例に係る薄膜トランジスタ１００においては、ゲート電極２表面が微細な凹凸構造を有することにより、高い絶縁膜容量を有し、高いドレイン電流を示すことが確認できた。
【００６４】
（比較例）
比較例として、以下に説明する薄膜トランジスタを作製した。図３に、比較例に係る薄膜トランジスタ２００の断面図を示す。薄膜トランジスタ２００は、ゲート電極９の形成方法が異なること、ゲート電極９の表面粗さが小さいこと以外は実施例と同様である。
【００６５】
はじめに、基板１として、３００ｍｍ×３００ｍｍのポリイミドフィルム（宇部興産製）を準備し、基板１上に、メタルマスクを用いて銀を電子ビームを用いた真空蒸着法により成膜し、ゲート電極９を形成した。本比較例におけるゲート電極９の表面粗さは、２．０ｎｍであった。
【００６６】
続いて、ダイコーターにより、ポリイミド（三菱ガス化学製ネオプリム）をゲート電極９、を備えた基板１上に塗布し、１８０℃で１時間乾燥させた後、この上に膜厚０．７μｍのゲート絶縁膜３を形成した。
【００６７】
続いて、ゲート絶縁膜３上に銀をスパッタ法により１００ｎｍ成膜し、ポジレジストを用いたフォトリソ、エッチング、レジスト剥離によりソース電極４、ドレイン電極５及び画素電極６を形成した。
【００６８】
続いて、６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセンをテトラリンに２ｗｔ％の濃度で溶解した半導体インクをフレキソ印刷法によって塗布し、１００℃で乾燥して半導体層７を形成した。
【００６９】
半導体層７上にフッ素樹脂をフレキソ印刷法によって塗布し、１００℃で乾燥して、保護層８とした。
【００７０】
このようにして作製された比較例に係る薄膜トランジスタ２００においては、実施例に比べゲート電極９の表面粗さが小さい分、ゲート電極９の表面積が小さくなりゲート絶縁膜３の電気容量が減少する。このため、作製した薄膜トランジスタ２００のドレイン電流は実施例に対し、２０％小さい値であった。
【産業上の利用可能性】
【００７１】
本発明は、薄膜トランジスタや、これを用いた各種画像表示装置やセンサー等に有用である。
【符号の説明】
【００７２】
１    基板
２、９    ゲート電極
３    ゲート絶縁膜
４    ソース電極
５    ドレイン電極
６    画素電極
７    半導体層
８    保護層
１１    ブランケット
２１    インク
２２    予備乾燥した転写物（インク膜）
２３    ブランケット上に残った転写物
２４    除去版に付着した転写物
２５    除去版
１００、２００    薄膜トランジスタ
【図１Ａ】
2018186131.tif 000003
【図１Ｂ】
2018186131.tif 000004
【図１Ｃ】
2018186131.tif 000005
【図１Ｄ】
2018186131.tif 000006
【図１Ｅ】
2018186131.tif 000007
【図１Ｆ】
2018186131.tif 000008
【図２】
2018186131.tif 000009
【図３】
2018186131.tif 000010