(57)【要約】【課題】内部イベントが発生した順番を知ることが可能な回路装置、リアルタイムクロック装置、電子機器及び移動体等を提供すること。【解決手段】回路装置１００は、回路装置１００の内部イベントの発生を検出する処理部１０と、記憶部２０と、発振子を用いて生成された発振信号に基づいて、リアルタイムクロック情報である計時データを生成する計時部３０と、を含む。処理部１０は、内部イベントの発生が検出されたときに、内部イベントの特定情報と、内部イベントの発生が検出された際の計時データとを、記憶部２０に記憶させる。【選択図】      図１
2018116588.tif 000002
【特許請求の範囲】
【請求項１】
回路装置の内部イベントの発生を検出する処理部と、
記憶部と、
発振子を用いて生成された発振信号に基づいて、リアルタイムクロック情報である計時データを生成する計時部と、
を含み、
前記処理部は、
前記内部イベントの発生が検出されたときに、前記内部イベントの特定情報と、前記内部イベントの発生が検出された際の前記計時データとを、前記記憶部に記憶させることを特徴とする回路装置。
【請求項２】
請求項１に記載の回路装置において、
前記処理部は、
第１〜第ｎの内部イベント（ｎは２以上の整数）のうちの第ｉの内部イベント（ｉは１以上でｎ以下の整数）の発生が検出された場合に、少なくとも前記第ｉの内部イベントが発生したことを特定する情報を前記特定情報として前記記憶部に記憶させることを特徴とする回路装置。
【請求項３】
請求項２に記載の回路装置において、
前記処理部は、
前記第ｉの内部イベントが発生した後に、前記第１〜第ｎの内部イベントのうちの第ｊの内部イベント（ｊは１以上でｎ以下の、ｉと異なる整数）が発生した場合に、前記第ｉの内部イベントが発生したことを特定する情報を記憶させるアドレスとは異なるアドレスの記憶領域に、前記第ｊの内部イベントが発生したことを特定する情報を記憶させることを特徴とする回路装置。
【請求項４】
請求項２又は３に記載の回路装置において、
前記処理部は、
前記第１〜第ｎの内部イベントの各内部イベントについて、当該内部イベントが発生した場合に前記特定情報を前記記憶部に記憶させるかの設定処理を行うことを特徴とする回路装置。
【請求項５】
請求項２乃至４のいずれか一項に記載の回路装置において、
前記第１〜第ｎの内部イベントは、
前記回路装置の主電源電圧の異常、前記回路装置のバックアップ電源電圧の異常、及び前記発振信号の異常を示すイベントのうち少なくとも２つのイベントを含むことを特徴とする回路装置。
【請求項６】
請求項１乃至５のいずれか一項に記載の回路装置において、
前記内部イベントの前記特定情報は、前記内部イベントが発生したことを表すフラグであることを特徴とする回路装置。
【請求項７】
請求項１乃至６のいずれか一項に記載の回路装置において、
外部デバイスからのアドレス指定により指定されたアドレスの前記特定情報及び前記計時データを前記外部デバイスに出力するインターフェース部を含むことを特徴とする回路装置。
【請求項８】
請求項１乃至７のいずれか一項に記載の回路装置において、
前記記憶部は、
レジスターとメモリーとを有し、
前記処理部は、
前記内部イベントの発生が検出された場合に、前記特定情報を前記レジスターに書き込み、前記レジスターに書き込まれた前記特定情報を前記メモリーに転送することを特徴とする回路装置。
【請求項９】
請求項８に記載の回路装置において、
前記処理部は、
第１〜第ｎの内部イベント（ｎは２以上の整数）のうち、いずれの内部イベントが発生した場合に前記特定情報を前記レジスターから前記メモリーに転送するかの設定処理を行うことを特徴とする回路装置。
【請求項１０】
請求項１乃至９のいずれか一項に記載の回路装置と、
前記発振子と、
を含むことを特徴とするリアルタイムクロック装置。
【請求項１１】
請求項１乃至９のいずれか一項に記載の回路装置を含むことを特徴とする電子機器。
【請求項１２】
請求項１乃至９のいずれか一項に記載の回路装置を含むことを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置、リアルタイムクロック装置、電子機器及び移動体等に関する。
【背景技術】
【０００２】
システムの主電源がオフになった場合であっても、例えば電池等のバックアップ電源により動作し、計時（現実時間の計測）を続けるリアルタイムクロック装置が知られている。リアルタイムクロック装置には、外部イベントの発生をトリガーとしてタイムスタンプを残すタイムスタンプ機能を有するものがある。即ち、外部イベントが発生したことを示す信号がリアルタイムクロック装置の外部から端子を介して入力された時点での計時データ（タイムスタンプ）をメモリー等に記録する。
【０００３】
内部イベントに関する技術としては、例えば特許文献１に開示される技術がある。特許文献１では、リアルタイムクロック装置は、発振停止検出回路と、電源電圧低下検出回路と、発振停止検出回路の出力を保持する記憶部と、電源電圧低下検出回路の出力を保持する記憶部と、を備える。即ち、発振停止や電源電圧低下等の内部イベントの情報そのものを記憶部に記憶している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２２８９３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述のように、特許文献１では、リアルタイムクロック装置の内部で発振停止や電源電圧低下等のイベントが発生したことを記憶しておくことができる。しかしながら、内部イベントが発生した順番を知ることはできないという課題がある。例えば、イベントの発生原因を特定したい場合、内部イベントが発生した順番が分からないとイベントの発生原因を特定できないおそれがある。
【０００６】
本発明の幾つかの態様によれば、内部イベントが発生した順番を知ることが可能な回路装置、リアルタイムクロック装置、電子機器及び移動体等を提供できる。
【課題を解決するための手段】
【０００７】
本発明は、上記の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は態様として実現することが可能である。
【０００８】
本発明の一態様は、回路装置の内部イベントの発生を検出する処理部と、記憶部と、発振子を用いて生成された発振信号に基づいて、リアルタイムクロック情報である計時データを生成する計時部と、を含み、前記処理部は、前記内部イベントの発生が検出されたときに、前記内部イベントの特定情報と、前記内部イベントの発生が検出された際の前記計時データとを、前記記憶部に記憶させる回路装置に関係する。
【０００９】
本発明の一態様によれば、回路装置の内部イベントの発生が検出されたときに、内部イベントの特定情報と、内部イベントの発生が検出された際の計時データとが、回路装置の記憶部に記憶される。これにより、内部イベントの特定情報と、内部イベントの発生が検出された際の計時データとを、時系列に蓄積していくことが可能となる。この蓄積された情報を記憶部から読み出すことで、内部イベントが発生した順番を知ることが可能になる。
【００１０】
また本発明の一態様では、前記処理部は、第１〜第ｎの内部イベント（ｎは２以上の整数）のうちの第ｉの内部イベント（ｉは１以上でｎ以下の整数）の発生が検出された場合に、少なくとも前記第ｉの内部イベントが発生したことを特定する情報を前記特定情報として前記記憶部に記憶させてもよい。
【００１１】
このようにすれば、第１〜第ｎの内部イベントに含まれる内部イベントが、どのような順番で発生したかを、記憶部に記憶された特定情報と計時データから知ることが可能になる。そして、その順番から回路装置（或いは回路装置を含むリアルタイムクロック装置）に発生した不具合を推定することが可能になる。
【００１２】
また本発明の一態様では、前記処理部は、前記第ｉの内部イベントが発生した後に、前記第１〜第ｎの内部イベントのうちの第ｊの内部イベント（ｊは１以上でｎ以下の、ｉと異なる整数）が発生した場合に、前記第ｉの内部イベントが発生したことを特定する情報を記憶させるアドレスとは異なるアドレスの記憶領域に、前記第ｊの内部イベントが発生したことを特定する情報を記憶させてもよい。
【００１３】
このように、第ｉ、第ｊの内部イベントが発生した際に、それぞれ異なる記憶領域に特定情報と時刻データを記憶させておくことで、第ｉ、第ｊの内部イベントがどのような時系列で発生したかを記録しておくことが可能となる。そして、その記憶データに基づいて外部デバイスが内部イベントの発生の時系列を特定し、その内部イベントが発生原因を特定することが可能になる。
【００１４】
また本発明の一態様では、前記処理部は、前記第１〜第ｎの内部イベントの各内部イベントについて、当該内部イベントが発生した場合に前記特定情報を前記記憶部に記憶させるかの設定処理を行ってもよい。
【００１５】
このようにすれば、第１〜第ｎの内部イベントのうち、その内部イベントが発生した場合に特定情報と計時データを記憶部に記憶させる内部イベントと、その内部イベントが発生しても特定情報と計時データを記憶部に記憶させない内部イベントと、を設定できる。即ち、発生の時系列情報を知りたいイベントについて時系列情報を記録することが可能となる。
【００１６】
また本発明の一態様では、前記第１〜第ｎの内部イベントは、前記回路装置の主電源電圧の異常、前記回路装置のバックアップ電源電圧の異常、及び前記発振信号の異常を示すイベントのうち少なくとも２つのイベントを含んでもよい。
【００１７】
このようにすれば、主電源電圧の異常、バックアップ電源電圧の異常、及び発振信号の異常のうち少なくとも２つが、どのような順番で発生したのかを知ることが可能となる。これにより、その時系列情報から回路装置に発生した不具合（電源或いは発振に関係した不具合）を推定できるようになる。
【００１８】
また本発明の一態様では、前記内部イベントの前記特定情報は、前記内部イベントが発生したことを表すフラグであってもよい。
【００１９】
このようにすれば、内部イベントが発生したことを表すフラグによって、内部イベントの特定情報を実現できる。そして、フラグがアクティブになったことを検出することで、処理部が内部イベントの発生を検出することが可能となり、その場合にフラグと計時データを記憶部に記憶させることで、特定情報と時刻データを記憶部に記憶させることが可能となる。
【００２０】
また本発明の一態様では、外部デバイスからのアドレス指定により指定されたアドレスの前記特定情報及び前記計時データを前記外部デバイスに出力するインターフェース部を含んでもよい。
【００２１】
このようにすれば、外部デバイスがインターフェース部を介して記憶部にアクセスすることで、内部イベントの特定情報と計時データとを取得できる。これにより、内部イベントの発生の時系列情報に基づいて内部イベントの発生原因を推定することが可能となる。
【００２２】
また本発明の一態様では、前記記憶部は、レジスターとメモリーとを有し、前記処理部は、前記内部イベントの発生が検出された場合に、前記特定情報を前記レジスターに書き込み、前記レジスターに書き込まれた前記特定情報を前記メモリーに転送してもよい。
【００２３】
このようにすれば、内部イベントの発生が検出された際に、その時点での内部イベントの特定情報をレジスターに取り込むことができる。そして、そのレジスターに取り込んだ特定情報を時刻データと共にメモリーに転送することで、内部イベントの発生が検出された時点での特定情報と時刻データを記憶部に記憶させることができる。
【００２４】
また本発明の一態様では、前記処理部は、第１〜第ｎの内部イベント（ｎは２以上の整数）のうち、いずれの内部イベントが発生した場合に前記特定情報を前記レジスターから前記メモリーに転送するかの設定処理を行ってもよい。
【００２５】
このようなレジスターからメモリーへの転送処理によって、いずれの内部イベントが発生した場合に内部イベントの特定情報と計時データとを記憶部に記憶させるかの設定処理が実現されている。
【００２６】
上記のいずれかに記載の回路装置と、前記発振子と、を含むリアルタイムクロック装置に関係する。
【００２７】
上記のいずれかに記載の回路装置を含む電子機器に関係する。
【００２８】
上記のいずれかに記載の回路装置を含む移動体に関係する。
【図面の簡単な説明】
【００２９】
【図１】本実施形態の回路装置の構成例。
【図２】本実施形態の回路装置の詳細な構成例。
【図３】内部イベントの発生の時系列情報を記憶する処理の手順を示すフローチャート。
【図４】レジスターに格納されたフラグの例。
【図５】計時データ生成部が生成して保持する計時データの例。
【図６】メモリーに記憶されるフラグ及び計時データの例。
【図７】内部イベントの特定情報の例と、その特定情報が示す状態の例。
【図８】リアルタイムクロック装置の構成例。
【図９】電子機器の構成例。
【図１０】移動体の構成例。
【発明を実施するための形態】
【００３０】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３１】
１．回路装置
上述したように、リアルタイムクロック装置の従来技術では、内部イベントが発生したことを記憶している。例えば、発生を記憶させる内部イベントが発振停止、電源電圧低下である場合、それらの内部イベントの発生情報として発振停止フラグ、電源電圧低下フラグを記憶する。例えば、発振が正常である場合には発振停止フラグは「０」であり、発振停止が検出された場合には発振停止フラグは「１」である。電源電圧が正常である場合には電源電圧低下フラグは「０」であり、電源電圧低下が検出された場合には電源電圧低下フラグは「１」である。
【００３２】
ＣＰＵ等の外部デバイスがリアルタイムクロック装置から上記フラグを読み出すと、その時点で記憶されているフラグが読み出されるため、読み出した時点よりも過去に発生した内部イベントの情報が得られることになる。例えば、発振停止と電源電圧低下が発生していた場合、発振停止フラグ「１」、電源電圧低下フラグ「１」が読み出される。
【００３３】
しかしながら、この情報からは発振停止と電源電圧低下がどのような順番で発生したかを知ることはできないため、内部イベントの発生原因を特定できない可能性がある。例えば、発振停止フラグ「１」、電源電圧低下フラグ「１」が読み出された場合、電源電圧が低下したことで、その後に発振が停止した可能性と、発振回路の故障などによって先に発振が停止した後に、電源電圧が低下した可能性とが考えられる。フラグのみを記憶した場合には、これらの順番を知ることはできないので、故障の詳細な情報を知ることができない。例えば、発振停止の原因が電源電圧の低下なのか、それ以外の原因（発振回路の故障等）なのかを知ることができない。
【００３４】
例えば、リアルタイムクロック装置を組み込んだシステムの製造時に行う検査において、何らかの不具合が発生した場合に、その不具合の内容を知りたい場合がある。例えば、検査において発振停止が検出された場合、それが実装不良や発振回路の故障などが原因なのか、単に電源電圧の低下によって発振が停止したのかによって、不具合への対応方法が変わってくる。例えば、リアルタイムクロック装置のバックアップ電源である電池を実装した際等に電源ノイズが発生しやすく、その電源ノイズによって発振が停止することがある。このような場合、実装不良や発振回路の故障などと区別が困難であると、不具合への対応が煩雑になる可能性がある。
【００３５】
図１は、上記のような課題を解決できる本実施形態の回路装置の構成例である。この回路装置１００は、処理部１０、記憶部２０、計時部３０を含む。また回路装置１００は、検出部４０、端子ＴＥＶＩＮを含むことができる。回路装置１００は、例えば集積回路装置により実現できる。例えば、図１の構成と発振回路、発振子を組み合わせることでリアルタイムクロック装置が構成される。なお、本実施形態は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。
【００３６】
処理部１０は、回路装置１００の内部イベントの発生を検出する。計時部３０は、発振子を用いて生成された発振信号に基づいて、リアルタイムクロック情報である計時データを生成する。そして、処理部１０は、内部イベントの発生が検出されたときに、内部イベントの特定情報と、内部イベントの発生が検出された際の計時データとを、記憶部２０に記憶させる。
【００３７】
内部イベントは、回路装置１００（或いはリアルタイムクロック装置）の内部で発生するイベント（事象）のことである。具体的には、イベントの発生を示す検出信号が回路装置１００の内部において生成されるイベントのことである。そして、その検出信号により処理部１０に内部イベントの発生が通知され、処理部１０が内部イベントの発生を検出するようになっている。一方、外部イベントは、イベントの発生を示す検出信号が回路装置１００（或いはリアルタイムクロック装置）の外部（例えばセンサー等）において生成されるイベントのことである。そして、その検出信号が回路装置１００の端子ＴＥＶＩＮを介して処理部１０に入力され、処理部１０が外部イベントの発生を検出するようになっている。
【００３８】
内部イベントの特定情報は、内部イベントが発生したか否かを特定する情報である。具体的には、その特定情報を記憶部２０に記憶する時点よりも過去に内部イベントが発生したか否かを示す情報である。例えば複数の内部イベントについて特定情報を記憶する場合、各内部イベントに対応して当該内部イベントが発生したか否かを特定する情報が存在する。即ち、特定情報を見れば、複数の内部イベントのうち、いずれの内部イベントが発生していたかを知ることが可能である。
【００３９】
計時データは、リアルタイムクロック情報としての時間を表すデータである。即ち、計時部３０がリアルタイムクロック情報として計測した時間のデータである。例えば、計時データは日時を示すデータであり、カレンダーデータ、時刻データを含むことができる。例えば、カレンダーデータは、年、月、週、日などのデータであり、時刻データは、時、分、秒などのデータである。例えば、計時部３０は、発振信号を分周して１秒周期のクロック信号を生成し、そのクロック信号をカウントすることで時間を計測する。
【００４０】
処理部１０と計時部３０は、それぞれロジック回路で実現され、例えば処理部１０と計時部３０は一体のロジック回路（ゲートアレイ）で構成されてもよい。記憶部２０は、ＲＡＭ等のメモリーや、レジスター等の種々の記憶素子、記憶回路を採用できる。
【００４１】
以上の本実施形態によれば、内部イベントの発生が検出されたときに、内部イベントの特定情報と、内部イベントの発生が検出された際の計時データとが、記憶部２０に記憶される。即ち、内部イベントが発生する度に、そのときの内部イベントの特定情報が記憶されていき、内部イベントの発生の時系列情報が蓄積されていく。これにより、リアルタイムクロック装置の外部に設けられた外部デバイス（例えば処理装置等）が記憶部２０にアクセスして、内部イベントの発生の時系列情報を取得できるようになる。そして、その時系列情報により、どのような順番で内部イベントが発生したかを知ることができ、それによって内部イベントの発生の原因を特定（推定）することが可能になる。例えば、ある日時において発振停止フラグ「０」、電源電圧低下フラグ「１」であり、それより後の日時において発振停止フラグ「１」、電源電圧低下フラグ「１」である場合、電源電圧の低下により発振が停止したと推定できる。
【００４２】
また本実施形態では、処理部１０は、第１〜第ｎの内部イベントのうちの第ｉの内部イベントの発生が検出された場合に、少なくとも第ｉの内部イベントが発生したことを特定する情報を内部イベントの特定情報として記憶部２０に記憶させる。ここで、ｎは２以上の整数である。ｉは１以上でｎ以下の整数である。
【００４３】
即ち、処理部１０は、複数の内部イベントのうち、いずれかの内部イベントが発生した場合に、少なくとも当該内部イベントが発生したことを特定する情報を、当該内部イベントの発生が検出された際の計時データと共に記憶部２０に記憶させる。このとき記憶させる特定情報は、例えば第１〜第ｎの内部イベントの全ての内部イベントについて、各内部イベントが発生したか否かを示す情報である。或いは、第１〜第ｎの内部イベントの一部の内部イベント（当該内部イベントを含む）について、その一部の内部イベントの各内部イベントが発生したか否かを示す情報である。即ち、記憶させる特定情報に、当該内部イベントが発生したことを特定する情報が少なくとも含まれていればよい。
【００４４】
このようにすれば、第１〜第ｎの内部イベントに含まれる内部イベントが、どのような順番で発生したかを、記憶部２０に記憶された特定情報と計時データから知ることが可能になる。そして、その順番から回路装置１００（リアルタイムクロック装置）に発生した不具合を推定することが可能になる。例えば、第１〜第ｎの内部イベントのうち発生した内部イベント（の少なくとも一部）について、どのような原因で発生したかを推定することが可能となる。
【００４５】
また本実施形態では、処理部１０は、第ｉの内部イベントが発生した後に、第１〜第ｎの内部イベントのうちの第ｊの内部イベントが発生した場合に、第ｉの内部イベントが発生したことを特定する情報を記憶させるアドレスとは異なるアドレスの記憶領域に、第ｊの内部イベントが発生したことを特定する情報を記憶させる。ここで、ｊは１以上でｎ以下の整数であり、ｉとは異なる整数である。
【００４６】
即ち、処理部１０は、ある日時（第１の日時、第１のタイミング）に第ｉの内部イベントが発生した場合、その時点での時刻データと内部イベントの特定情報を、記憶部２０の第１のアドレスの記憶領域に記憶させる。そして、その日時よりも後の日時（第２の日時、第２のタイミング）に第ｊの内部イベントが発生した場合、その時点での時刻データと内部イベントの特定情報を、記憶部２０の第２のアドレスの記憶領域に記憶させる。第２のアドレスは、第１のアドレスとは異なるアドレスである。
【００４７】
このように、第ｉ、第ｊの内部イベントが発生した際に、それぞれ異なる記憶領域に特定情報と時刻データを記憶させておくことで、第ｉ、第ｊの内部イベントがどのような時系列で発生したかを記録しておくことが可能となる。そして、その記憶データに基づいて外部デバイスが内部イベントの発生の時系列を特定し、その内部イベントが発生原因を特定することが可能になる。
【００４８】
また本実施形態では、処理部１０は、第１〜第ｎの内部イベントの各内部イベントについて、その内部イベントが発生した場合に特定情報を記憶部２０に記憶させるかの設定処理を行う。
【００４９】
即ち、処理部１０は、第１〜第ｎの内部イベントのうち一部の内部イベント（例えば上述の第ｉ、第ｊの内部イベント）が発生した場合には、特定情報と時刻データを記憶部２０に記憶させ、それ以外の内部イベント（例えば第ｋの内部イベント。ｋは１以上でｎ以下のｉ、ｊと異なる整数）が発生した場合には、特定情報と時刻データを記憶部２０に記憶させない。処理部１０は、上記一部の内部イベントとその他の内部イベントを指定（設定）する設定処理を行う。例えば、外部デバイスからのレジスター設定等に基づいて設定処理を行う。或いは、不図示の不揮発性メモリーやヒューズ等に記録された設定情報に基づいて設定処理を行う。なお、外部イベントが発生した場合に特定情報（外部イベントの特定情報を含む）と時刻データを記憶部２０に記憶させるか否かを設定する設定処理を更に行ってもよい。
【００５０】
このようにすれば、第１〜第ｎの内部イベントのうち、いずれの内部イベントが発生した場合に特定情報と計時データを記憶部２０に記憶させるかを、制御できる。即ち、発生の時系列情報を知りたいイベントについて時系列情報を記録することが可能となる。例えば、不要な時系列情報が記録されなくなることによって、記憶部２０の記憶領域（例えばメモリーの容量）を節約できる。
【００５１】
より具体的には、記憶部２０は、レジスターとメモリーと（例えば図２のメモリー２１、レジスター２２）を含む。そして処理部１０は、内部イベントの発生が検出された場合に、内部イベントの特定情報をレジスターに書き込み、そのレジスターに書き込まれた特定情報をメモリーに転送する。
【００５２】
記憶部２０のレジスターは、内部イベントの発生が検出される度に、新たな特定情報で更新されるようになっている。そして、転送毎に異なったアドレス（例えば上述した第１、第２のアドレス）のメモリーの記憶領域に特定情報が転送される。即ち、内部イベントの発生の時系列情報はメモリーに記憶されるようになっている。なお、時刻データは、例えば計時部３０のレジスター（或いは計時用のカウンターそのもの）に保持されており、その時刻データが上記の特定情報と共にメモリーに転送される。
【００５３】
このようにすれば、内部イベントの発生が検出された際に、その時点での内部イベントの特定情報をレジスターに取り込むことができる。そして、そのレジスターに取り込んだ特定情報を時刻データと共にメモリーに転送することで、内部イベントの発生が検出された時点での特定情報と時刻データを記憶部２０に記憶させることができる。
【００５４】
また本実施形態では、処理部１０は、第１〜第ｎの内部イベントのうち、いずれの内部イベントが発生した場合に内部イベントの特定情報をレジスターからメモリーに転送するかの設定処理を行う。
【００５５】
即ち、いずれの内部イベントが発生した場合においてもレジスターには特定情報が書き込まれるが、レジスターからメモリーへの転送を行うか否かは選択（設定）が可能となっている。具体的には、処理部１０は、第１〜第ｎの内部イベントのうち一部の内部イベント（例えば上述の第ｉ、第ｊの内部イベント）が発生した場合には、特定情報と時刻データをレジスターからメモリーに転送し、それ以外の内部イベント（例えば第ｋの内部イベント。ｋは１以上でｎ以下のｉ、ｊと異なる整数）が発生した場合には、特定情報と時刻データをレジスターからメモリーに転送しない。このような転送処理によって、いずれの内部イベントが発生した場合に特定情報を記憶部２０に記憶させるかの設定処理が実現されている。
【００５６】
また本実施形態では、第１〜第ｎの内部イベントは、回路装置１００の主電源電圧の異常、回路装置１００のバックアップ電源電圧の異常、及び発振信号の異常を示すイベントのうち少なくとも２つのイベントを含む。
【００５７】
主電源は、リアルタイムクロック装置と外部デバイスを含むシステムの電源であり、その電圧が主電源電圧である。バックアップ電源は、主電源が供給されていない場合（システムがオフ状態の場合）にリアルタイムクロック装置を動作させるための電源であり、その電圧がバックアップ電源電圧である。例えば、バックアップ電源は、１次電池、２次電池、スーパーキャパシター等から供給される電源である。主電源電圧、バックアップ電源電圧の異常は、例えば、それらの電圧の低下や、それらの電圧がノイズ等により変動することや、実装不良等によって、それらの電圧がリアルタイムクロック装置に供給されないこと等である。発振信号の異常は、例えば発振信号の停止や、発振周波数が所定の周波数でないこと等である。
【００５８】
具体的には、検出部４０は、主電源電圧の異常を検出する主電源電圧検出部４１と、バックアップ電源電圧の異常を検出するバックアップ電源電圧検出部４２と、発振信号の異常を検出する発振信号検出部４４と、を含む。なお、検出部４０が、これら３つの検出部を全て含む場合に限定されず、検出部４０が、これら３つの検出部のうち少なくとも２つを含んでいればよい。
【００５９】
主電源電圧検出部４１は、主電源電圧と第１の基準電圧（第１の閾値電圧）を比較し、主電源電圧が第１の基準電圧を下回った場合に出力信号を非アクティブ（第１論理レベル。例えばローレベル、「０」）からアクティブ（第２論理レベル。例えばハイレベル、「１」）にする。バックアップ電源電圧検出部４２は、バックアップ電源電圧と第２の基準電圧（第２の閾値電圧）を比較し、バックアップ電源電圧が第２の基準電圧を下回った場合に出力信号を非アクティブからアクティブにする。例えば、主電源電圧検出部４１、バックアップ電源電圧検出部４２は、コンパレーターで実現できる。例えば、回路装置１００の内部電源（図２の電源制御部５０の出力）は、外付けのキャパシターにより電圧が一時的に維持されるようになっており、これによってコンパレーターを動作させて電圧低下を検出できる。
【００６０】
発振信号検出部４４は、発振信号又はそれに基づく信号が入力され、その入力信号に基づいて発振信号が異常であるか否か（発振信号が停止したか否か）を判定し、発振信号が異常になったと判定した場合に出力信号を非アクティブからアクティブにする。例えば、発振信号検出部４４は、入力信号を直流電圧レベルに平滑化する平滑化回路と、その直流電圧レベルと第３の基準電圧（第３の閾値電圧）を比較するコンパレーターと、で構成される。
【００６１】
本実施形態によれば、主電源電圧の異常、バックアップ電源電圧の異常、及び発振信号の異常を示すイベントのうち少なくとも２つのイベントを内部イベントとして、その発生を検出し、それらの内部イベントの特定情報と計時データとを記憶しておくことが可能になる。これにより、主電源電圧の異常、バックアップ電源電圧の異常、及び発振信号の異常のうち少なくとも２つが、どのような順番で発生したのかを知ることが可能となる。そして、その時系列情報から回路装置１００に発生した不具合（電源或いは発振に関係した不具合）を推定できるようになる。
【００６２】
また本実施形態では、内部イベントの特定情報は、内部イベントが発生したことを表すフラグである。
【００６３】
具体的には、第１〜第ｎの内部イベントの各内部イベントに対応したフラグが存在し、そのフラグは当該内部イベントが発生したこと（発生したか否か）を表す。例えば、内部イベントの特定情報は、主電源電圧の異常が発生したことを表すフラグ、バックアップ電源電圧の異常が発生したことを表すフラグ、及び発振信号の異常が発生したことを表すフラグのうち、少なくとも２つのフラグを含む。これらのフラグは、検出部４０の主電源電圧検出部４１、バックアップ電源電圧検出部４２、発振信号検出部４４の出力信号に対応している。
【００６４】
このように、内部イベントが発生したか否かを表すフラグによって、内部イベントの特定情報を実現できる。そして、フラグがアクティブになったことを検出することで、処理部１０が内部イベントの発生を検出することが可能となり、その場合にフラグと計時データを記憶部２０に記憶させることで、特定情報と時刻データを記憶部２０に記憶させることが可能となる。
【００６５】
また本実施形態では、外部デバイスからのアドレス指定により指定されたアドレスの特定情報及び計時データを外部デバイスに出力するインターフェース部（例えば図２のインターフェース部６０）を含んでもよい。
【００６６】
このようにすれば、外部デバイスがインターフェース部を介して記憶部２０にアクセスすることで、内部イベントの発生の時系列情報を取得できる。これにより、内部イベントの発生の時系列情報に基づいて内部イベントの発生原因を推定することが可能となる。
【００６７】
２．回路装置の詳細な構成例
図２は、本実施形態の回路装置１００の詳細な構成例である。回路装置１００は、処理部１０（処理回路）、記憶部２０（記憶回路、メモリー）、計時部３０（計時回路）、主電源電圧検出部４１、バックアップ電源電圧検出部４２、電源制御部出力電圧検出部４３、発振信号検出部４４を含む。また回路装置１００は、電源制御部５０（電源制御回路）、インターフェース部６０（インターフェース回路）、割り込み制御部７０（割り込み制御回路）、発振回路８０、クロック信号出力制御部９０（クロック信号出力回路）、端子ＴＶＢＡＴ、ＴＶＯＵＴ、ＴＶＤＤ、ＶＥＶＩＮ、ＴＳＣＬ、ＴＳＤＡ、ＴＩＲＱ、ＴＦＯＵＴ、ＸＩ、ＸＯを含む。なお、図１で説明した構成要素と同一の構成要素については同一の符号を付し、適宜説明を省略する。ここで、本実施形態は図２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。
【００６８】
端子ＴＶＢＡＴには、バックアップ電源から供給されるバックアップ電源電圧ＶＢＡＴが入力される。端子ＴＶＤＤには、主電源から供給される主電源電圧ＶＤＤが入力される。電源制御部５０は、主電源電圧ＶＤＤ又はバックアップ電源電圧ＶＢＡＴを選択し、その選択した電圧を電圧ＶＯＵＴ（回路装置１００の内部電源電圧）として回路装置１００の各部に供給する。具体的には、主電源電圧ＶＤＤが所与の電圧を超えている場合には主電源電圧ＶＤＤを選択し、主電源電圧ＶＤＤが所与の電圧を下回った場合にはバックアップ電源電圧ＶＢＡＴを選択する。例えば電源制御部５０は、主電源電圧ＶＤＤと所与の電圧を比較するコンパレーターと、コンパレーターの出力に基づいてオン及びオフが制御されるアナログスイッチ回路とで構成される。
【００６９】
電源制御部出力電圧検出部４３は、電源制御部５０の出力電圧である電圧ＶＯＵＴが異常であるか否かを検出する。即ち、電圧ＶＯＵＴと第４の基準電圧（第４の閾値電圧）を比較し、電圧ＶＯＵＴが第４の基準電圧を下回った場合に出力信号ＶＬＯＷを非アクティブ（第１論理レベル。例えばローレベル、「０」）からアクティブ（第２論理レベル。例えばハイレベル、「１」）にする。この出力信号ＶＬＯＷは、電圧ＶＯＵＴが異常であるか否かを示すフラグ（特定情報）に対応している。
【００７０】
同様に、主電源電圧検出部４１の検出結果である出力信号ＶＤＥＴは、主電源電圧ＶＤＤが異常であるか否かを示すフラグ（特定情報）に対応する。バックアップ電源電圧検出部４２の検出結果である出力信号ＶＢＬＦは、バックアップ電源電圧ＶＢＡＴが異常であるか否かを示すフラグ（特定情報）に対応する。発振信号検出部４４の検出結果である出力信号ＦＳＴは、発振信号が異常であるか否かを示すフラグ（特定情報）に対応する。
【００７１】
処理部１０は、回路装置１００の各部を制御する制御部１１と、内部イベント及び外部イベントに関するイベント制御処理を行うイベント制御部１２と、を含む。また記憶部２０は、メモリー２１、レジスター２２を含む。
【００７２】
具体的には、イベント制御部１２には、内部イベントが発生したか否かを示す出力信号ＶＤＥＴ、ＶＬＯＷ、ＶＢＬＦ、ＦＳＴと、外部イベントが発生したか否かを示す信号ＥＶＩＮと、が入力される。信号ＥＶＩＮは端子ＴＥＶＩＮを介して回路装置１００の外部から入力される。イベント制御部１２は、これらの信号のうちいずれかが非アクティブからアクティブに変化した場合に、そのことを制御部１１に通知する。制御部１１は、その通知を受けた場合に、出力信号ＶＤＥＴ、ＶＬＯＷ、ＶＢＬＦ、ＦＳＴをフラグとしてレジスター２２に書き込み、そのフラグと計時データをメモリー２１に転送する。
【００７３】
発振回路８０は、端子ＸＩを介して発振子ＸＴＡＬの一端と接続され、端子ＸＯを介して発振子ＸＴＡＬの他端と接続されており、発振子ＸＴＡＬを駆動して発振させる。例えば、発振回路８０は、発振子ＸＴＡＬを駆動する増幅回路と、発振周波数を調整する調整回路（例えばキャパシターアレイ）とを含む。或いは、発振回路８０は、更に温度センサーと、温度センサーの出力電圧に基づいて発振周波数の温度特性を補償（抑制）する温度補償回路と、を含んでもよい。
【００７４】
発振子ＸＴＡＬは、例えば水晶振動子等の圧電振動子である。或いは発振子ＸＴＡＬは共振器（電気機械的な共振子又は電気的な共振回路）であってもよい。発振子ＸＴＡＬとしては、圧電振動子、ＳＡＷ（Surface Acoustic Wave）共振子、ＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用できる。発振子ＸＴＡＬの基板材料としては、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。発振子ＸＴＡＬの励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。
【００７５】
計時部３０は、発振回路８０が生成した発振信号を分周して所定周波数（例えば１ｋＨｚ）のクロック信号を生成する分周器３１と、分周器３１が生成したクロック信号を更に分周して１Ｈｚのクロック信号を生成する分周器３２と、その１Ｈｚのクロック信号をカウントして計時データを生成する計時データ生成部３３と、を含む。
【００７６】
例えば、計時データ生成部３３は、１Ｈｚのクロック信号をカウントするカウンターと、そのカウンターのカウント値を計時データ（年、月、日、時、分、秒のデータ）に換算する換算部と、を含む。計時データは計時データ生成部３３内の不図示のレジスター（又はレジスター２２）に書き込まれる。回路装置１００（リアルタイムクロック装置）の最初の電源投入時に計時データの初期値がインターフェース部６０を介して書き込まれ、その初期値から開始して１秒毎に計時データが更新されていく。
【００７７】
クロック信号出力制御部９０は、発振信号に基づく複数のクロック信号（各クロック信号は周波数が異なる）のいずれかを選択し、その選択したクロック信号をクロック信号ＦＯＵＴとして端子ＴＦＯＵＴから回路装置１００の外部へ出力する。また、クロック信号出力制御部９０は、クロック信号ＦＯＵＴを非アクティブ（非出力、停止）に設定することも可能である。
【００７８】
インターフェース部６０は、外部デバイスと回路装置１００の間のデジタルインターフェース通信を行う。例えば、インターフェース部６０は、Ｉ２Ｃ方式やＳＰＩ方式等のシリアルインターフェース通信を行う回路である。図２ではＩ２Ｃ方式を用いる場合を図示しており、インターフェース部６０は、端子ＴＳＣＬから入力されるクロック信号ＳＣＬに基づいて端子ＴＳＤＡを介してシリアルデータ信号ＳＤＡを入出力する。
【００７９】
割り込み制御部７０は、端子ＴＩＲＱを介して外部デバイスに割り込み信号ＩＲＱを出力する制御を行う。例えば、イベント制御部１２により内部イベントの発生又は外部イベントの発生が検出された場合に、割り込み制御部７０は割り込み信号ＩＲＱをアクティブにする。
【００８０】
なお、上記の処理部１０、計時部３０、レジスター２２、インターフェース部６０、割り込み制御部７０、クロック信号出力制御部９０は、例えばゲートアレイ等のロジック回路で構成される。
【００８１】
３．回路装置の動作
以下、図２の回路装置１００の動作について説明する。図３は、内部イベントの発生の時系列情報を記憶する処理の手順を示すフローチャートである。
【００８２】
図３に示すように、制御部１１は、いずれの内部イベントが発生した場合に、内部イベントの特定情報と計時データをメモリー２１に記憶させるかを設定する設定処理を行う（Ｓ１）。例えば、回路装置１００（リアルタイムクロック装置）に電源が投入された際の初期化時に、外部デバイスからインターフェース部６０を介してレジスター２２に設定情報が設定され、制御部１１は、その設定情報に基づいて設定処理を行う。
【００８３】
次に、イベント制御部１２は、出力信号ＶＤＥＴ、ＶＬＯＷ、ＶＢＬＦ、ＦＳＴをモニターして、内部イベントの発生が検出されたか否かを判定する（Ｓ２）。即ち、出力信号ＶＤＥＴ、ＶＬＯＷ、ＶＢＬＦ、ＦＳＴのいずれかがアクティブになった場合に、内部イベントの発生が検出されたと判定する。内部イベントの発生が検出されていない場合、ステップＳ２を繰り返す。
【００８４】
ステップＳ２において内部イベントの発生が検出された場合、制御部１１は出力信号ＶＤＥＴ、ＶＬＯＷ、ＶＢＬＦ、ＦＳＴをフラグとしてレジスター２２に書き込む（Ｓ３）。
【００８５】
図４は、レジスター２２に格納されたフラグの例である。図４において、ＦＳＴ、ＶＬＯＷ、ＶＢＬＦ、ＶＤＥＴの各々は、１ビットのフラグである。例えばフラグがアクティブの場合「１」であり、フラグが非アクティブの場合「０」である。なお、図４ではフラグが格納される記憶領域にアドレスが割り当てられていないが、フラグが格納される記憶領域にアドレスが割り当てられた構成にしてもよい。その場合、レジスター２２に格納されたフラグは外部デバイスからインターフェース部６０を介して読み出すことが可能になる。また、一部のフラグのみ読み出し可能に構成してもよい。
【００８６】
次に、ステップＳ２で発生が検出された内部イベントが、ステップＳ１で設定された内部イベントであるか否かを判定する（Ｓ４）。ステップＳ１で設定された内部イベントでない場合、レジスター２２からメモリー２１への転送を行わずに処理を終了する。一方、ステップＳ１で設定された内部イベントである場合、制御部１１は、レジスター２２に格納されたフラグと計時データ生成部３３が生成する計時データとをメモリー２１へ転送する（Ｓ５）。
【００８７】
図５は、計時データ生成部３３が生成して保持する計時データの例である。アドレスＡＡ１〜ＡＡ７の各アドレスの記憶領域は１バイト（８ビット）であり、Ｄ１〜Ｄ８は１バイトのデータの各ビットを示している。アドレスＡＡ１、ＡＡ２、ＡＡ３、ＡＡ４、ＡＡ５、ＡＡ６、ＡＡ７には、秒、分、時、週、日、月、年のデータが格納されている。なお、「−」は不使用（又はドントケア）のビットを表す。これらのデータは外部デバイスがアドレスを指定してインターフェース部６０を介してアクセス（読み出し、書き込み）することが可能である。
【００８８】
図６は、メモリー２１に記憶されるフラグ（内部イベントの特定情報）及び計時データの例である。アドレスＡＢ１〜ＡＢ６の各アドレスの記憶領域は１バイト（８ビット）であり、Ｄ１〜Ｄ８は１バイトのデータの各ビットを示している。アドレスＡＢ１、ＡＢ２、ＡＢ３、ＡＢ４、ＡＢ５、ＡＢ６には、秒、分、時、日、月、年のデータが格納されている。また、計時データの格納に使われていないビットにフラグ（ＶＤＥＴ、ＶＬＯＷ、ＦＳＴ、ＶＢＬＦ）が格納される。このようなデータ形式にすることで、メモリー２１の記憶領域のサイズを節約できる。なお、計時データとは別のアドレスの記憶領域にフラグを記憶させてもよい。
【００８９】
図６に示すアドレスＡＢ１〜ＡＢ６のデータは、１回の転送（内部イベントが発生の検出）で記憶される１セットのデータである。メモリー２１には、複数のセットのデータを記憶できる記憶領域（各セットの記憶領域のアドレスが異なる）が確保されており、各転送で１セット分の記憶領域にデータが記憶されていくことになる。メモリー２１に記憶されたデータは、外部デバイスがアドレスを指定してインターフェース部６０を介して読み出すことが可能である。
【００９０】
４．内部イベントの特定情報
図７は、内部イベントの特定情報（フラグ）の例と、その特定情報が示す状態の例である。なお、「＊」はドントケアを表す。
【００９１】
（ＦＳＴ，ＶＬＯＷ，ＶＢＬＦ，ＶＤＥＴ）＝（０，０，０，０）の場合、いずれの内部イベントも発生していないので、回路装置１００が主電源電圧ＶＤＤで動作している正常状態である。（ＦＳＴ，ＶＬＯＷ，ＶＢＬＦ，ＶＤＥＴ）＝（０，０，０，１）の場合、主電源電圧ＶＤＤが供給されていないが、バックアップ電源電圧ＶＢＡＴは正常なので、回路装置１００がバックアップ電源電圧ＶＢＡＴで動作している正常状態である。
【００９２】
（ＦＳＴ、ＶＬＯＷ、ＶＢＬＦ、ＶＤＥＴ）＝（０，＊，１，１）の場合、主電源電圧ＶＤＤが供給されておらず、バックアップ電源電圧ＶＢＡＴの低下が検出されている。この場合、バックアップ電源電圧ＶＢＡＴのノイズや、静電気等によるバックアップ電源電圧ＶＢＡＴの電圧低下が不具合として想定できる。
【００９３】
（ＦＳＴ、ＶＬＯＷ、ＶＢＬＦ、ＶＤＥＴ）＝（０，１，０，０）の場合、主電源電圧ＶＤＤ及びバックアップ電源電圧ＶＢＡＴが正常であるにも関わらず、電圧ＶＯＵＴの低下が検出されている。この場合、電圧ＶＯＵＴのノイズや、静電気等による電圧ＶＯＵＴの電圧低下が不具合として想定できる。
【００９４】
（ＦＳＴ、ＶＬＯＷ、ＶＢＬＦ、ＶＤＥＴ）＝（１，０，０，＊）の場合、電圧ＶＯＵＴ（即ち発振回路８０に供給される電源）が正常であるにも関わらず、発振停止が検出されている。この場合、発振子ＸＴＡＬの実装不良や発振回路８０の故障等による発振回路８０の発振停止が不具合として想定できる。
【００９５】
（ＦＳＴ、ＶＬＯＷ、ＶＢＬＦ、ＶＤＥＴ）＝（１，１，０，０）の場合、主電源電圧ＶＤＤ及びバックアップ電源電圧ＶＢＡＴが正常であるにも関わらず、電圧ＶＯＵＴの低下が検出され、更に発振停止が検出されている。この場合、端子ＴＶＯＵＴ又は端子ＴＶＯＵＴに接続される容量（電圧ＶＯＵＴの平滑化容量、パスコンデンサー）の実装不良、或いは、主電源電圧ＶＤＤからバックアップ電源電圧ＶＢＡＴへの移行不良が不具合として想定できる。
【００９６】
（ＦＳＴ、ＶＬＯＷ、ＶＢＬＦ、ＶＤＥＴ）＝（１，０，１，０）の場合、バックアップ電源電圧ＶＢＡＴの低下が検出され、更に発振停止が検出されている。この場合、バックアップ動作時にバックアップ電源電圧ＶＢＡＴが正常に供給されなかったと想定できるので、バックアップ電源（電池等）の未挿入や、バックアップ電源（電池等）の接触不良が不具合として想定できる。
【００９７】
（ＦＳＴ、ＶＬＯＷ、ＶＢＬＦ、ＶＤＥＴ）＝（１，１，１，１）の場合、全ての異常が検出された状態となっている。この場合、主電源電圧ＶＤＤのノイズにより回路装置１００がパワーオンリセットされたこと、電池切れ等のバックアップ電源不良、バックアップ電源（電池等）の接触不良が不具合として想定できる。そして、本実施形態の構成により、これらの想定される不具合を、より具体的に特定することが可能となる。
【００９８】
５．リアルタイムクロック装置、電子機器、移動体
図８は、本実施形態の回路装置を含むリアルタイムクロック装置４００の構成例である。リアルタイムクロック装置４００は、回路装置５００（図１、図２の回路装置１００に対応する）と、発振子ＸＴＡＬ（振動子、振動片）と、を含む。またリアルタイムクロック装置４００は、回路装置５００、発振子ＸＴＡＬが収容されるパッケージ４１０を含むことができる。なおリアルタイムクロック装置は図８の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００９９】
パッケージ４１０は、例えばベース部４１２とリッド部４１４により構成される。ベース部４１２は、セラミック等の絶縁材料からなる例えば箱型等の部材であり、リッド部４１４は、ベース部４１２に接合される例えば平板状等の部材である。ベース部４１２の例えば底面には外部機器と接続するための外部接続端子（外部電極）が設けられている。ベース部４１２とリッド部４１４により形成される内部空間（キャビティー）に、回路装置５００、発振子ＸＴＡＬが収容される。そしてリッド部４１４により密閉することで、回路装置５００、発振子ＸＴＡＬがパッケージ４１０内に気密に封止される。回路装置５００と発振子ＸＴＡＬは、パッケージ４１０内に実装される。そして発振子ＸＴＡＬの端子と、回路装置５００（ＩＣ）の端子（パッド）は、パッケージ４１０の内部配線により電気的に接続される。
【０１００】
図９は、本実施形態の回路装置を含む電子機器３００の構成例である。この電子機器３００は、回路装置５００、水晶振動子等の発振子ＸＴＡＬ、アンテナＡＮＴ、通信部５１０（通信装置）、処理部５２０（処理装置）を含む。また操作部５３０（操作装置）、表示部５４０（表示装置）、記憶部５５０（メモリー）を含むことができる。発振子ＸＴＡＬと回路装置５００によりリアルタイムクロック装置４００が構成される。なお電子機器３００は図９の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【０１０１】
図９の電子機器３００としては、例えば、ＥＣＵ（Electronic Control Unit）又はメーターパネル等の車載の電子装置や、デジタルカメラ又はビデオカメラ等の映像機器や、プリンターやプリンター複合機等の印刷機器を想定できる。或いは、ＧＰＳ内蔵時計、生体情報測定機器（脈波計、歩数計等）又は頭部装着型表示装置等のウェアラブル機器や、スマートフォン、携帯電話機、携帯型ゲーム装置、ノートＰＣ又はタブレットＰＣ等の携帯情報端末（移動端末）や、コンテンツを配信するコンテンツ提供端末や、或いは基地局又はルーター等のネットワーク関連機器などの種々の機器を想定できる。
【０１０２】
通信部５１０（無線回路）は、アンテナＡＮＴを介して外部からデータを受信したり、外部にデータを送信する処理を行う。処理部５２０は、電子機器３００の制御処理や、通信部５１０を介して送受信されるデータの種々のデジタル処理などを行う。この処理部５２０の機能は、例えばマイクロコンピューターなどのプロセッサーにより実現できる。操作部５３０は、ユーザーが入力操作を行うためのものであり、操作ボタンやタッチパネルディスプレイをなどにより実現できる。表示部５４０は、各種の情報を表示するものであり、液晶や有機ＥＬなどのディスプレイにより実現できる。なお操作部５３０としてタッチパネルディスプレイを用いる場合には、このタッチパネルディスプレイが操作部５３０及び表示部５４０の機能を兼ねることになる。記憶部５５０は、データを記憶するものであり、その機能はＲＡＭやＲＯＭなどの半導体メモリーやＨＤＤ（ハードディスクドライブ）などにより実現できる。電子機器３００は、例えば電子機器３００の筐体が開けられたことを検出するセンサー（例えばホール素子等）を含んでもよい。そして、そのセンサーの出力信号が外部イベント信号（図２のＥＶＩＮ）として回路装置５００に入力されてもよい。これにより、電子機器３００の筐体が開けられた場合に、そのタイムスタンプ（計時データ）とイベントの特定情報（外部イベント、内部イベントの特定情報）を回路装置５００のメモリーに記録できる。
【０１０３】
図１０は、本実施形態の回路装置を含む移動体の例を示す。本実施形態の回路装置５００（リアルタイムクロック装置）は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器（車載機器）を備えて、地上や空や海上を移動する機器・装置である。図１０は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、本実施形態の回路装置５００と振動子を有するリアルタイムクロック装置（不図示）が組み込まれる。制御装置２０８は、このリアルタイムクロック装置により生成された計時データに基づいて動作する。例えば、制御装置２０８は、車体２０７の姿勢に応じてサスペンションの硬軟を制御したり、個々の車輪２０９のブレーキを制御するＥＣＵであってもよい。例えば制御装置２０８により、自動車２０６の自動運転を実現してもよい。或いは、制御装置２０８は、車速や燃料残量等を表示するメーターパネルであってもよい。電子機器３００で説明した手法と同様にして、メーターパネルが不正に（又は定期検査時）に開けられた場合にそのタイムスタンプとイベントの特定情報を回路装置５００のメモリーに記録できる。これにより、メーターパネルの改竄等の可能性を知ることが可能になる。なお本実施形態の回路装置やリアルタイムクロック装置が組み込まれる機器は、このような制御装置２０８には限定されず、自動車２０６等の移動体に設けられる種々の機器（車載機器）に組み込むことが可能である。
【０１０４】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また回路装置、リアルタイムクロック装置、電子機器、移動体の構成・動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０１０５】
１０…処理部、１１…制御部、１２…イベント制御部、２０…記憶部、
２１…メモリー、２２…レジスター、３０…計時部、３１…分周器、
３２…分周器、３３…計時データ生成部、４０…検出部、４１…主電源電圧検出部、
４２…バックアップ電源電圧検出部、４３…電源制御部出力電圧検出部、
４４…発振信号検出部、５０…電源制御部、６０…インターフェース部、
７０…割り込み制御部、８０…発振回路、９０…クロック信号出力制御部、
１００…回路装置、２０６…自動車、２０７…車体、２０８…制御装置、
２０９…車輪、３００…電子機器、４００…リアルタイムクロック装置、
４１０…パッケージ、４１２…ベース部、４１４…リッド部、５００…回路装置、
５１０…通信部、５２０…処理部、５３０…操作部、５４０…表示部、５５０…記憶部、
ＦＳＴ…出力信号（フラグ）、ＶＢＡＴ…バックアップ電源電圧、
ＶＢＬＦ…出力信号（フラグ）、ＶＤＤ…主電源電圧、
ＶＤＥＴ…出力信号（フラグ）、ＶＬＯＷ…出力信号（フラグ）、
ＶＯＵＴ…電圧、ＸＴＡＬ…発振子
【図１】
2018116588.tif 000003
【図２】
2018116588.tif 000004
【図３】
2018116588.tif 000005
【図４】
2018116588.tif 000006
【図５】
2018116588.tif 000007
【図６】
2018116588.tif 000008
【図７】
2018116588.tif 000009
【図８】
2018116588.tif 000010
【図９】
2018116588.tif 000011
【図１０】
2018116588.tif 000012