(57)【要約】【課題】部品点数を増大することなく、回路を保護可能である電力変換装置、および、これを用いた電動パワーステアリング装置を提供する。【解決手段】電力変換装置１のインバータ１０は、上アーム素子１１〜１３および下アーム素子１４〜１６を有し、上側母線１７を経由してバッテリ５から供給される電力を変換してモータ８０に供給する。ドライバ３０は、バッテリ５と制御配線７５にて接続され、上アーム素子１１〜１３および下アーム素子１４〜１６にゲート電圧Ｖｇａ、Ｖｇｂを印加する。制御部４１は、ゲート電圧Ｖｇａ、Ｖｇｂ、または、ゲート電圧Ｖｇａ、Ｖｇｂおよびパワー配線電圧Ｖｐｉｇまたは制御配線電圧Ｖｉｇである入力電圧に応じ、モータ８０に流れる電流を制限する。これにより、ゲート電圧の低下を抑制するための別途の回路を設けることなく、インバータ１０を保護しつつ、モータ８０への電力供給を継続することができる。【選択図】  図２
2018186681.tif 000002
【特許請求の範囲】
【請求項１】
高電位側に接続される上アーム素子（１１〜１３、１１１〜１１３、２１１〜２１３）、および、前記上アーム素子の低電位側に接続される下アーム素子（１４〜１６、１１４〜１１６、２１４〜２１６）を有し、パワー配線（１７、１１７、２１７）を経由して直流電源（５）から供給される電力を変換して負荷（８０、８５）に供給するインバータ（１０、１１０、１２０）と、
前記直流電源から制御配線（７５）を経由して電力が供給され、前記上アーム素子および前記下アーム素子にゲート電圧を印加するドライバ（３０）と、
電流指令値に応じ、前記上アーム素子および前記下アーム素子の作動を制御する駆動制御部（６０）を有する制御部（４１〜４４）と、
を備え、
前記直流電源は、前記インバータ以外の装置（４）にも電力を供給し、
前記制御部は、前記ゲート電圧、または、前記パワー配線の電圧または前記制御配線の電圧である入力電圧および前記ゲート電圧に応じ、前記負荷に流れる電流を制限する電力変換装置。
【請求項２】
前記制御部は、
前記ゲート電圧または前記入力電圧に応じた基本電流制限値を演算する基本電流制限値演算部（５３、５５、５７、１５７、２５７）と、
前記基本電流制限値を漸減させて、電流制限値を演算する漸減処理部（５４、５６、５８、１５８、２５８）と、
を有する請求項１に記載の電力変換装置。
【請求項３】
前記制御部は、前記ゲート電圧がゲート判定閾値より低い場合、ゲート低電圧状態であると判定し、前記入力電圧が入力判定閾値より低い場合、入力低電圧状態とであると判定する電圧判定部（６６、６７、６８）を有し、
前記漸減処理部（５６、５８、１５８、２５８）は、前記入力低電圧状態であって前記ゲート低電圧状態ではない場合、前記ゲート低電圧状態である場合よりも、電流制限レートを小さくする請求項２に記載の電力変換装置。
【請求項４】
前記漸減処理部は、前記上アーム素子または前記下アーム素子が前記ゲート低電圧状態である場合の前記電流制限のレートを、前記上アーム素子および前記下アーム素子がともに前記ゲート低電圧状態である場合の前記電流制限レート以下にする請求項３に記載の電力変換装置。
【請求項５】
前記駆動制御部は、前記上アーム素子および前記下アーム素子のオン時間に係るデューティ指令値を演算するデューティ演算部（６３、１６３、２６３）を有し、
前記デューティ演算部は、前記上アーム素子および前記下アーム素子の少なくとも一方の前記ゲート電圧がゲート判定閾値より低いゲート低電圧状態である場合、前記デューティ指令値を変更する請求項１〜４のいずれか一項に記載の電力変換装置。
【請求項６】
前記デューティ演算部は、
前記上アーム素子が前記ゲート低電圧状態である場合、前記ゲート低電圧状態でない場合よりも前記デューティ指令値の上限値を小さくし、
前記下アーム素子が前記ゲート低電圧状態である場合、前記ゲート低電圧状態でない場合よりも前記デューティ指令値の下限値を大きくする請求項５に記載の電力変換装置。
【請求項７】
前記デューティ演算部は、
前記上アーム素子が前記ゲート低電圧状態であって、前記下アーム素子が前記ゲート低電圧状態ではない場合、中性点電圧が低くなるように、前記デューティ指令値を下方向にシフトし、
前記下アーム素子が前記ゲート低電圧状態であって、前記上アーム素子が前記ゲート低電圧状態ではない場合、中性点電圧が高くなるように、前記デューティ指令値を上方向にシフトする請求項５に記載の電力変換装置。
【請求項８】
前記インバータは、２つであって、
前記制御部は、一方の前記インバータの前記パワー配線の電圧が判定閾値より低く、他方の前記インバータの前記パワー配線の電圧が前記判定閾値以上である場合、前記入力電圧に応じた電流制限を行わない請求項１〜７のいずれか一項に記載の電力変換装置。
【請求項９】
前記負荷は、回転電機であって、
請求項１〜８いずれか一項に記載の電力変換装置（１、２）と、
運転者による操舵部材（９１）の操舵を補助するアシストトルクを出力する前記回転電機と、
前記回転電機の駆動力を駆動対象（９２）に伝達する動力伝達部（８９）と、
を備える電動パワーステアリング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置、および、これを用いた電動パワーステアリング装置に関する。
【背景技術】
【０００２】
従来、ＭＯＳＦＥＴ等のスイッチング素子を有する電力変換装置が知られている。電力変換装置には、スイッチング素子を駆動するためのドライブ回路が用いられる。例えば特許文献１では、ゲート電圧の低下を抑制するゲート駆動回路が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第５７４７４４５号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、電力変換装置への入力電圧が低下し、スイッチング素子へのゲート電圧が低下すると、電力変換装置が故障する虞がある。しかしながら、特許文献１のように、ゲート電圧の低下を抑制するための回路を設けると、部品点数が増大する。
本発明は、上述の課題に鑑みてなされたものであり、その目的は、部品点数を増大することなく、回路を保護可能である電力変換装置、および、これを用いた電動パワーステアリング装置を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の電力変換装置は、インバータ（１０、１１０、１２０）と、ドライバ（３０）と、制御部（４１、４２、４３）と、を備える。
インバータは、高電位側に接続される上アーム素子（１１〜１３、１１１〜１１３、２１１〜２１３）、および、前記上アーム素子の低電位側に接続される下アーム素子（１４〜１６、１１４〜１１６、２１４〜２１６）を有し、パワー配線（１７、１１７、２１７）を経由して直流電源（５）から供給される電力を変換して負荷（８０、８５）に供給する。ドライバは、直流電源から制御配線（７５）を経由して電力が供給され、上アーム素子および下アーム素子にゲート電圧を印加する。制御部は、上アーム素子および下アーム素子の作動を制御する駆動制御部（６０）を有する。
【０００６】
直流電源は、インバータ以外の装置（４）にも電力を供給する。
制御部は、ゲート電圧、または、パワー配線の電圧または制御配線の電圧である入力電圧およびゲート電圧に応じ、負荷に流れる電流を制限する。
例えば、上アーム素子および下アーム素子にＭＯＳＦＥＴを用いた場合、ゲート電圧が低くなると、オン抵抗が増加し、発熱が増加する。そこで本発明では、ゲート電圧、または、ゲート電圧および入力電圧に応じて電流を制限することで、ゲート電圧低下時における上アーム素子および下アーム素子の発熱が抑制される。これにより、ゲート電圧の低下を抑制するための別途の回路を設けることなく、インバータを保護しつつ、負荷への電力供給を維持することができる。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態によるステアリングシステムを示す概略構成図である。
【図２】第１実施形態による電力変換装置を示す回路図である。
【図３】第１実施形態による制御部を示すブロック図である。
【図４】ＭＯＳＦＥＴのゲート電圧とオン抵抗との関係を説明する説明図である。
【図５】ゲート電圧に応じた電流制限値の演算に用いられるマップを示す図である。
【図６】ゲート電圧に応じた電流制限値の演算に用いられるマップを示す図である。
【図７】第２実施形態による制御部を示すブロック図である。
【図８】デューティ指令値と上アーム素子および下アーム素子のオン時間との関係を説明する説明図である。
【図９】第２実施形態によるゲート電圧に応じたデューティ指令値の上下限の制限を説明する説明図である。
【図１０】第２実施形態によるゲート電圧に応じた電流制限およびデューティ制限を説明する説明図である。
【図１１】第３実施形態による制御部を示すブロック図である。
【図１２】第３実施形態の通電抑制処理を説明するフローチャートである。
【図１３】第４実施形態による電力変換装置を示す回路図である。
【図１４】第４実施形態による制御部を示すブロック図である。
【図１５】第４実施形態による通電抑制処理を説明するフローチャートである。
【図１６】第５実施形態による通電抑制処理を説明するフローチャートである。
【発明を実施するための形態】
【０００８】
以下、電力変換装置、および、これを用いた電動パワーステアリング装置を図面に基づいて説明する。以下、複数の実施形態において、実質的に同一の構成には同一の符号を付して説明を省略する。
（第１実施形態）
図１および図２に示すように、第１実施形態による電力変換装置１は、モータ８０とともに、例えば車両のステアリング操作を補助するための電動パワーステアリング装置８に適用される。本実施形態では、モータ８０が「負荷」および「回転電機」に対応する。
【０００９】
図１に、電動パワーステアリング装置８を備えるステアリングシステム９０の構成を示す。ステアリングシステム９０は、操舵部材であるステアリングホイール９１、ステアリングシャフト９２、ピニオンギア９６、ラック軸９７、車輪９８、および、電動パワーステアリング装置８等を備える。
【００１０】
ステアリングホイール９１は、ステアリングシャフト９２と接続される。ステアリングシャフト９２には、操舵トルクを検出するトルクセンサ９４が設けられる。
ステアリングシャフト９２の先端には、ピニオンギア９６が設けられる。ピニオンギア９６は、ラック軸９７に噛み合っている。ラック軸９７の両端には、タイロッド等を介して一対の車輪９８が連結される。
【００１１】
運転者がステアリングホイール９１を回転させると、ステアリングホイール９１に接続されたステアリングシャフト９２が回転する。ステアリングシャフト９２の回転運動は、ピニオンギア９６によってラック軸９７の直線運動に変換される。一対の車輪９８は、ラック軸９７の変位量に応じた角度に操舵される。
【００１２】
電動パワーステアリング装置８は、モータ８０、モータ８０の回転を減速してステアリングシャフト９２に伝える動力伝達部としての減速ギア８９、および、電力変換装置１等を備える。すなわち、本実施形態の電動パワーステアリング装置８は、所謂「コラムアシストタイプ」であるが、モータ８０の回転をラック軸９７に伝える所謂「ラックアシストタイプ」等としてもよい。本実施形態では、ステアリングシャフト９２が「駆動対象」に対応する。
【００１３】
モータ８０は、運転者によるステアリングホイール９１の操舵を補助する補助トルクを出力するものであって、直流電源であるバッテリから電力が供給されることにより駆動され、減速ギア８９を正逆回転させる。モータ８０は、３相ブラシレスモータであって、いずれも図示しないロータおよびステータを有する。
【００１４】
図２に示すように、モータ８０は、Ｕ相コイル８１、Ｖ相コイル８２およびＷ相コイル８３を有する。コイル８１〜８３は、巻線組８４を構成する。
電力変換装置１は、インバータ１０、ドライバ３０、および、制御部４１等を備える。
インバータ１０は、６つのスイッチング素子１１〜１６を有し、巻線組８４への電力を変換する。以下、スイッチング素子を「ＳＷ素子」を記す。本実施形態のＳＷ素子１１〜１６は、ＭＯＳＦＥＴであるが、ＩＧＢＴやサイリスタ等であってもよい。
【００１５】
ＳＷ素子１１〜１３は高電位側に接続され、ＳＷ素子１４〜１６は低電位側に接続される。対になるＵ相のＳＷ素子１１、１４の接続点には、Ｕ相コイル８１の一端が接続される。対になるＶ相のＳＷ素子１２、１５の接続点には、Ｖ相コイル８２の一端が接続される。対になるＷ相のＳＷ素子１３、１６の接続点には、Ｗ相コイル８３の一端が接続される。コイル８１〜８３の他端は、結線される。
【００１６】
高電位側に配置されるＳＷ素子１１〜１３のドレインは、上側母線１７を経由して、バッテリ５の正極と接続される。低電位側に配置されるＳＷ素子１４〜１６のソースは、下側母線１８を経由してグランドと接続される。本実施形態では、上側母線１７が「パワー配線」に対応する。
以下適宜、高電位側に接続されるＳＷ素子１１〜１３を「上アーム素子」、低電位側に配置されるＳＷ素子１４〜１６を「下アーム素子」という。
【００１７】
電流検出部２０は、Ｕ相電流検出素子２１、Ｖ相電流検出素子２２、および、Ｗ相電流検出素子２３を有し、インバータ１０の低電位側に設けられる。詳細には、Ｕ相電流検出素子２１はＵ相の下アーム素子１４と下側母線１８との間に設けられ、Ｖ相電流検出素子２２はＶ相の下アーム素子１５と下側母線１８との間に設けられ、Ｗ相の電流検出素子２３はＷ相の下アーム素子１６と下側母線１８との間に設けられる。
本実施形態の電流検出素子２１〜２３は、いずれもシャント抵抗である。電流検出素子２１〜２３の両端電圧は、それぞれ、相電流Ｉｕ、Ｉｖ、Ｉｗに係る検出値として、制御部４１に出力される。以下、相電流Ｉｕ、Ｉｖ、Ｉｗを包括して、モータ電流Ｉとする。
【００１８】
コイル２５およびコンデンサ２６は、バッテリ５とインバータ１０との間に配置され、パワーフィルタを構成している。パワーフィルタを設けることで、バッテリ５を共有する他の装置４から伝わるノイズが低減されるとともに、インバータ１０側からバッテリ５を共有する他の装置４へ伝わるノイズが低減される。
コイル２５は、上側母線１７に設けられる。コンデンサ２６は、コイル２５のインバータ１０側にて、上側母線１７および下側母線１８に接続される。
【００１９】
ドライバ３０には、制御配線７５および分岐線７６から電力が供給される。制御配線７５は、バッテリ５と接続され、イグニッションスイッチ等である始動スイッチ６が設けられる。分岐線７６は、上側母線１７のコイル２５とコンデンサ２６との間に接続される。
ドライバ３０は、制御部４１からの指令信号に応じ、ＳＷ素子１１〜１６のゲートに、ゲート電圧を印加する。詳細には、ドライバ３０は、ＳＷ素子１１のゲートにゲート電圧Ｖｇａ＿ｕ、ＳＷ素子１２のゲートにゲート電圧Ｖｇａ＿ｖ、ＳＷ素子１３のゲートにゲート電圧Ｖｇａ＿ｗを印加する。また、ドライバ３０は、ＳＷ素子１４のゲートにゲート電圧Ｖｇｂ＿ｕ、ＳＷ素子１５のゲートにゲート電圧Ｖｇｂ＿ｖ、ＳＷ素子１６のゲートにゲート電圧Ｖｇｂ＿ｗを印加する。
【００２０】
下アーム素子１４〜１６に印加されるゲート電圧である下側ゲート電圧Ｖｇｂ＿ｕ、Ｖｇｂ＿ｖ、Ｖｇｂ＿ｗは、上側母線１７の電圧であるパワー配線電圧Ｖｐｉｇ、および、制御配線７５の電圧である制御配線電圧Ｖｉｇと概ね同程度である。また、上アーム素子１１〜１３に印加されるゲート電圧である上側ゲート電圧Ｖｇａ＿ｕ、Ｖｇａ＿ｖ、Ｖｇａ＿ｗは、チャージポンプ回路等により、下側ゲート電圧Ｖｇｂ＿ｕ、Ｖｇｂ＿ｖ、Ｖｇｂ＿ｗよりも昇圧されている。
以下適宜、上側ゲート電圧Ｖｇａ＿ｕ、Ｖｇａ＿ｖ、Ｖｇａ＿ｗをまとめて上側ゲート電圧Ｖｇａ、下側ゲート電圧Ｖｇｂ＿ｕ、Ｖｇｂ＿ｖ、Ｖｇｂ＿ｗをまとめて下側ゲート電圧Ｖｇｂとする。また、制御配線電圧Ｖｉｇおよびパワー配線電圧Ｖｐｉｇをまとめて入力電圧Ｖｉｎとする。
【００２１】
制御部４１は、マイコンを主体として構成され、内部にはいずれも図示しないＣＰＵ、ＲＯＭ（読み出し可能非一時的有形記録媒体）、Ｉ／Ｏ、及び、これらの構成を接続するバスライン等を備えている。制御部４１における各処理は、ＲＯＭ等の実体的なメモリ装置に予め記憶されたプログラムをＣＰＵで実行することによるソフトウェア処理であってもよいし、専用の電子回路によるハードウェア処理であってもよい。後述の制御部４２〜４４も同様である。
【００２２】
図３に示すように、制御部４１は、電流指令演算部５０、および、駆動制御部６０を有する。
電流指令演算部５０は、基本指令演算部５１、過熱保護電流制限部５２、上側制限値演算部５３、漸減処理部５４、下側制限値演算部５５、漸減処理部５６、および、指令決定部５９を有し、電流指令値Ｉ*を演算する。電流指令値Ｉ*は、３相の値やｄｑ軸の値等、どの次元の値であってもよく、相や軸に係る添え字を適宜省略する。
基本指令演算部５１は、トルク指令値ｔｒｑ*に基づき、基本電流指令値Ｉ*＿ｂを演算する。過熱保護電流制限部５２は、ＳＷ素子１１〜１６の温度に応じた温度基準電流制限値Ｉ*＿ｔｍｐを演算する。ＳＷ素子１１〜１６の温度は、温度センサの検出値に基づく値であってもよいし、電流等に基づく推定値であってもよい。
【００２３】
上側制限値演算部５３は、上側ゲート電圧Ｖｇａに基づき、上側基本電流制限値Ｉ*＿ｇａを演算する。本実施形態では、上側ゲート電圧Ｖｇａの最小値に基づくマップ演算により、上側基本電流制限値Ｉ*＿ｇａを演算する。以下、上側ゲート電圧Ｖｇａの最小値を、上側最小ゲート電圧Ｖｇａ＿＃とする。
漸減処理部５４で、例えばＬＰＦ処理等により、上側基本電流制限値Ｉ*＿ｇａを漸減させる漸減処理を行い、上側電流制限値Ｉ**＿ｇａを演算する。なお、上側最小ゲート電圧Ｖｇａ＿＃が低下しておらず、上アーム素子１１〜１３のゲート電圧に基づく電流制限を行わない場合、漸減処理も行わない。
【００２４】
下側制限値演算部５５は、下側ゲート電圧Ｖｇｂに基づき、下側基本電流制限値Ｉ*＿ｇｂを演算する。本実施形態では、下側ゲート電圧Ｖｇｂの最小値に基づくマップ演算により、下側基本電流制限値Ｉ*＿ｇｂを演算する。以下、下側ゲート電圧Ｖｇｂの最小値を、下側最小ゲート電圧Ｖｇｂ＿＃とする。
漸減処理部５６では、例えばＬＰＦ処理等により、下側基本電流制限値Ｉ*＿ｇｂを漸減処理し、下側電流制限値Ｉ**＿ｇｂを演算する。なお、下側最小ゲート電圧Ｖｇｂ＃が低下しておらず、下アーム素子１４〜１６のゲート電圧に基づく電流制限を行わない場合、漸減処理も行わない。
【００２５】
指令決定部５９は、基本電流指令値Ｉ*＿ｂ、温度基準電流制限値Ｉ*＿ｔｍｐ、および、電圧基準の電流制限値Ｉ**＿ｇａ、Ｉ**＿ｇｂに基づき、電流指令値Ｉ*を決定する。本実施形態では、ミニマムセレクトにより、４つの値の最小値を、電流指令値Ｉ*とする。以下、上側電流制限値Ｉ**＿ｇａまたは下側電流制限値Ｉ**＿ｇｂが電流指令値Ｉ*として選択されるものとして説明する。
【００２６】
駆動制御部６０は、減算器６１、電流ＦＢ演算部６２、デューティ演算部６３、および、信号生成部６４を有する。
減算器６１は、電流指令値Ｉ*と、電流検出部２０からフィードバックされるモータ電流Ｉとの偏差である電流偏差ΔＩを演算する。
電流ＦＢ演算部６２は、電流偏差ΔＩが０に収束するように、例えばＰＩ演算等により、電圧指令値Ｖ*を演算する。
【００２７】
デューティ演算部６３は、電圧指令値Ｖ*等に基づき、デューティ指令値Ｄ*を演算する。
信号生成部６４は、デューティ指令値Ｄ*に基づき、ＳＷ素子１１〜１６のオンオフ作動を制御する指令信号を生成し、ドライバ３０に出力する。
ドライバ３０は、指令信号に応じ、ゲート電圧Ｖｇａ＿ｕ、Ｖｇａ＿ｖ、Ｖｇａ＿ｗ、Ｖｇｂ＿ｕ、Ｖｇｂ＿ｖ、Ｖｇｂ＿ｗを、対応するＳＷ素子１１〜１６に印加する。ゲート電圧Ｖｇａ＿ｕ、Ｖｇａ＿ｖ、Ｖｇａ＿ｗ、Ｖｇｂ＿ｕ、Ｖｇｂ＿ｖ、Ｖｇｂ＿ｗに応じてＳＷ素子１１〜１６がオンオフされることで、モータ８０の駆動が制御される。
【００２８】
ＭＯＳＦＥＴの特性を図４に示す。図４では、横軸をゲート電圧、縦軸をオン抵抗とする。図４に示すように、ＭＯＳＦＥＴは、ゲート電圧に応じてオン抵抗が変化する。詳細には、ゲート電圧が低くなるとオン抵抗が大きくなる。本実施形態では、ＳＷ素子１１〜１６にＭＯＳＦＥＴを用いているため、ゲート電圧が低いと、オン抵抗が大きくなり、ＳＷ素子１１〜１６の発熱が増加する。そこで本実施形態では、ゲート電圧が低い場合、ＳＷ素子１１〜１６への通電量を低減することで、ＳＷ素子１１〜１６の熱破壊を回避しつつ、操舵のアシストをできるかぎり継続する。通電抑制処理には、電流指令値Ｉ*を制限する電流制限処理、および、デューティ指令値Ｄ*を変更するデューティ変更処理が含まれる。本実施形態では、主に電流制限処理について説明する。
【００２９】
電流制限処理を図５および図６に基づいて説明する。
図５および図６は、上側制限値演算部５３および下側制限値演算部５５における基本電流制限値Ｉ*＿ｇａ、Ｉ*＿ｇｂの演算に用いられるマップ例である。図５および図６では、ともに、横軸が最小ゲート電圧Ｖｇａ＿＃、Ｖｇｂ＿＃であり、縦軸が基本電流制限値Ｉ*＿ｇａ、Ｉ*＿ｇｂである。図５および図６では、下側制限値演算部５５での演算に係る値を括弧内に示す。後述の図１０についても同様である。
【００３０】
図５に示すように、上側制限値演算部５３は、上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａ以上の場合、電流制限を行わず、上側基本電流制限値Ｉ*＿ｇａを最大値Ｉｍａｘとする。上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａより低い場合、上側基本電流制限値Ｉ*＿ｇａを０とする。下側制限値演算部５５は、下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂ以上の場合、電流制限を行わず、下側基本電流制限値Ｉ*＿ｇｂを、最大値Ｉｍａｘとする。下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂより低い場合、下側基本電流制限値Ｉ*＿ｇｂを０とする。
これにより、ゲート電圧の低下時において、速やかに電流を制限することができる。
【００３１】
また、図５に示すマップに替えて、図６に示すマップを用いてもよい。
図６に示すように、上側制限値演算部５３は、上側最小ゲート電圧Ｖｇａ＿＃が第１判定閾値ＴＨａｘ以上の場合、電流制限を行わず、上側基本電流制限値Ｉ*＿ｇａを最大値Ｉｍａｘとする。
上側最小ゲート電圧Ｖｇａ＿＃が第２判定閾値ＴＨａｙ以上、第１判定閾値ＴＨａｘ未満の場合、上側制限値演算部５３は、上側最小ゲート電圧Ｖｇａ＿＃が小さいほど上側基本電流制限値Ｉ*＿ｇａが小さい値となるようにする。図６の例では、電圧の低下に伴い、上側基本電流制限値Ｉ*＿ｇａが線形的に減少しているが、非線形的に減少するようにしてもよい。
上側最小ゲート電圧Ｖｇａ＿＃が第３判定閾値ＴＨａｚ以上、第２判定閾値ＴＨａｙ未満の場合、上側制限値演算部５３は、上側基本電流制限値Ｉ*＿ｇａを、所定の制限値Ｉｌｉｍとする。
上側最小ゲート電圧Ｖｇａ＿＃が第３判定閾値Ｖｇ＿ｔｈｚ未満の場合、上側制限値演算部５３は、上側基本電流制限値Ｉ*＿ｇａを０とする。
【００３２】
下側制限値演算部５５における下側基本電流制限値Ｉ*＿ｇｂの演算は、上側最小ゲート電圧Ｖｇａ＿＃に替えて下側最小ゲート電圧Ｖｇｂ＿＃、判定閾値ＴＨａｘ、ＴＨａｙ、ＴＨａｚに替えて、判定閾値ＴＨｂｘ、ＴＨｂｙ、ＴＨｂｚを用いればよい。
図６のマップは、ゲート電圧が低電圧状態となる頻度が比較的低い場合に好適に用いられる。ゲート電圧の低下程度に応じ、段階的に基本電流制限値Ｉ*＿ｇａ、Ｉ*＿ｇｂを下げていくことで、可能な限り、アシストを継続する。
【００３３】
電力変換装置１は、車両に搭載されており、バッテリ５は、他の装置４と共用されている。そのため、モータ８０を含む複数の負荷からの電力の引き出しにより、インバータ１０に印加される電圧が低下し、ゲート電圧Ｖｇａ、Ｖｇｂが低下することがある。なお、図２中では、装置４は、１つのブロックで記載しているが、複数であってもよい。また、装置４の接続箇所は、始動スイッチ６よりもバッテリ５側でもよい。
【００３４】
また、本実施形態では、ＳＷ素子１１〜１６にＭＯＳＦＥＴを用いている。そのため、ゲート電圧Ｖｇａ、Ｖｇｂが低下すると、オン抵抗が増加し、ＳＷ素子１１〜１６の発熱が増加する。そこで本実施形態では、ゲート電圧Ｖｇａ、Ｖｇｂが低下した場合、ＳＷ素子１１〜１６への通電量を抑制することで、ＳＷ素子１１〜１６の発熱を抑えている。具体的には、ゲート電圧が低下した場合、電流指令値Ｉ*を制限し、モータ８０に流す電流を制限する。
これにより、ゲート電圧が過渡的に低下した場合であっても、ＳＷ素子１１〜１６の発熱が抑制されるので、可能な限りアシストを継続しつつ、ＳＷ素子１１〜１６の熱破壊を回避することができる。
【００３５】
以上説明したように、電力変換装置１は、インバータ１０と、ドライバ３０と、制御部４１と、を備える。
インバータ１０は、高電位側に接続される上アーム素子１１〜１３、および、上アーム素子１１〜１３の低電位側に接続される下アーム素子１４〜１６を有し、上側母線１７を経由してバッテリ５から供給される電力を変換してモータ８０に供給する。ドライバ３０は、バッテリ５から制御配線７５を経由して電力が供給され、上アーム素子１１〜１３および下アーム素子１４〜１６にゲート電圧Ｖｇａ、Ｖｇｂを印加する。制御部４１は、上アーム素子１１〜１３および下アーム素子１４〜１６の作動を制御する駆動制御部６０を有する。
【００３６】
バッテリ５は、インバータ１０以外の装置４にも電力を供給する。
制御部４１は、ゲート電圧Ｖｇａ、Ｖｇｂ、または、ゲート電圧Ｖｇａ、Ｖｇｂおよび上側母線１７の電圧であるパワー配線電圧Ｖｐｉｇまたは制御配線７５の電圧である制御配線電圧Ｖｉｇである入力電圧Ｖｉｎに応じ、モータ８０に流れる電流を制限する。本実施形態では、ゲート電圧Ｖｇａ、Ｖｇｂに応じてモータ８０に流れる電流を制限する。
【００３７】
本実施形態では、ＳＷ素子１１〜１６にＭＯＳＦＥＴを用いており、ゲート電圧Ｖｇａ、Ｖｇｂが低くなると、オン抵抗が増加し、発熱が増加する。そこで本実施形態では、ゲート電圧Ｖｇａ、Ｖｇｂに応じて電流を制限することで、ゲート電圧低下時におけるＳＷ素子１１〜１６の発熱が抑制される。これにより、ゲート電圧の低下を抑制するための別途の回路を設けることなく、インバータ１０を保護しつつ、モータ８０への電力供給を継続することができる。
【００３８】
制御部４１は、上側制限値演算部５３および下側制限値演算部５５と、漸減処理部５４、５６と、を有する。
上側制限値演算部５３は、上側ゲート電圧Ｖｇａに応じた基本電流制限値Ｉ*＿ｇａを演算する。下側制限値演算部５５は、下側ゲート電圧Ｖｇｂに応じた基本電流制限値Ｉ*＿ｇｂを演算する。
漸減処理部５４、５６は、基本電流制限値Ｉ*＿ｇａ、Ｉ*＿ｇｂを漸減させて、電流制限値Ｉ**＿ｇａ、Ｉ**＿ｇｂを演算する。
これにより、モータ８０に流れる電流の急変を防ぐことができる。
【００３９】
電動パワーステアリング装置８は、電力変換装置１と、負荷であるモータ８０と、減速ギア８９と、を備える。モータ８０は、運転者によるステアリングホイール９１の操舵を補助するアシストトルクを出力する。減速ギア８９は、モータ８０の駆動力をステアリングシャフト９２に伝達する。
電力変換装置１は、電動パワーステアリング装置８に適用される。本実施形態では、ゲート電圧が低下したとき、モータ８０に流れる電流を制限することで、インバータ１０を保護しつつ、モータ８０への電力供給が維持される。これにより、ゲート電圧が低下した場合であっても、操舵のアシストを継続することができる。
本実施形態では、上側制限値演算部５３および下側制限値演算部５５が「基本電流制限値演算部」に対応する。
【００４０】
（第２実施形態）
本発明の第２実施形態を図７〜図１０に示す。本実施形態の電流制限処理は、上記実施形態と同様とし、ここでは、デューティ変更処理を中心に説明する。
図７に示すように、本実施形態の制御部４２は、電流指令演算部５０、駆動制御部６０、および、電圧判定部６６を有する。
電圧判定部６６は、上側ゲート電圧Ｖｇａおよび下側ゲート電圧Ｖｇｂについて、判定閾値との比較判定を行い、判定結果をデューティ演算部６３に出力する。本実施形態では、上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａより低い場合、上側ゲート電圧Ｖｇａが低電圧状態であると判定する。また、下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂより低い場合、下側ゲート電圧Ｖｇｂが低電圧状態であると判定する。判定閾値ＴＨａ、ＴＨｂは、「ゲート判定閾値」に対応する。
デューティ演算部６３は、電圧判定部６６における電圧判定結果に応じ、デューティ指令値Ｄ*を変更する。
【００４１】
デューティ変更処理を図８〜図１０に基づいて説明する。
図８は、共通時間軸を横軸とし、上段から、デューティ指令値Ｄ*およびキャリア波Ｃ、上アーム素子のスイッチング状態、下アーム素子のスイッチング状態について、キャリア波の１周期分を示している。以下、Ｕ相を例として説明する。なお、ＳＷ素子１１、１４のオンオフ切り替え時には、デッドタイムが設けられるが、デッドタイムに係る説明は省略する。
【００４２】
デューティ指令値Ｄ*がキャリア波Ｃより大きいとき、上アーム素子１１がオンされ、下アーム素子１４がオフされる。一方、デューティ指令値Ｄ*がキャリア波Ｃより小さい場合、上アーム素子１１がオフされ、下アーム素子１４がオンされる。
すなわち、デューティ指令値Ｄ*によってＳＷ素子１１〜１６への通電時間が変わる。詳細には、デューティ指令値Ｄ*が大きくなると、上アーム素子１１〜１３に電流が流れる時間Ｔａが長くなり、下アーム素子１４〜１６に電流が流れる時間Ｔｂが短くなる。また、デューティ指令値Ｄ*が小さくなると、上アーム素子１１〜１３に電流が流れる時間Ｔａが短くなり、下アーム素子１４〜１６に電流が流れる時間Ｔｂが長くなる。なお、上アーム素子１１〜１３のオン時間Ｔａは、キャリア波Ｃの１周期の前半と後半とに分かれるため、図８中では、前半、後半それぞれ（１／２）Ｔａと記載した。
【００４３】
本実施形態では、ゲート電圧が低電圧状態となった場合、ゲート電圧が低下したＳＷ素子への通電時間を減らすために、デューティ指令値Ｄ*の上下限を制限する。
図９は、横軸を制限前の値、縦軸を制限後の値とする。図９に示すように、上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａより小さく、低電圧状態であると判定された場合、デューティ指令値Ｄ*の最大値を１００％より小さい上限値Ｄｍａｘに制限する。また、下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂより小さく、低電圧状態であると判定された場合、デューティ指令値Ｄ*の最小値を０％より大きい下限値Ｄｍｉｎに制限する。上側判定閾値ＴＨａおよび下側判定閾値ＴＨｂは、電流制限に係る値と同じ値であってもよいし、異なる値であってもよい。上限値Ｄｍａｘおよび下限値Ｄｍｉｎは、所定値であってもよいし、最小ゲート電圧Ｖｇａ＿＃、Ｖｇｂ＿＃に応じて可変としてもよい。
【００４４】
図１０は、図６のマップを用いて電流制限する場合の例であって、横軸を最小ゲート電圧とし、上段から、電流制限値、デューティ指令値Ｄ*の上限値Ｄｍａｘ、下限値Ｄｍｉｎである。電流制限値は、図６と同様であるので、説明を省略する。
図１０の例では、上側最小ゲート電圧Ｖｇａ＿＃が第１判定閾値ＴＨａｘ以上である場合、デューティ指令値Ｄ*の上限値Ｄｍａｘを１００％とし、デューティ指令値Ｄ*の上限を制限しない。上側最小ゲート電圧Ｖｇａ＿＃が第３判定閾値ＴＨａｚ以上、第３判定閾値ＴＨａｘ未満の場合、上限値Ｄｍａｘを５０％より大きく１００％より小さい所定値（例えば７５％）とする。上側最小ゲート電圧Ｖｇａ＿＃が第３判定閾値ＴＨａｚより小さい場合、ＰＷＭ制御を中止し、ＳＷ素子１１〜１６をオフとする。
【００４５】
また、下側最小ゲート電圧Ｖｇｂ＿＃が第１判定閾値ＴＨｂｘ以上である場合、デューティ指令値Ｄ*の下限値Ｄｍｉｎを０％とし、デューティ指令値Ｄ*の下限を制限しない。下側最小ゲート電圧Ｖｇｂ＿＃が第３判定閾値ＴＨｂｚ以上、第１判定閾値ＴＨｂｘ未満の場合、下限値Ｄｍｉｎを０％より大きく５０％より小さい所定値（例えば２５％）とする。下側最小ゲート電圧Ｖｇｂ＿＃が第３判定閾値ＴＨｂｚより小さい場合、ＰＷＭ制御を中止し、ＳＷ素子１１〜１６をオフとする。
図１０の例では、判定閾値ＴＨａｘ、ＴＨｂｘが「ゲート判定閾値」に対応する。
【００４６】
本実施形態では、上アーム素子１１〜１３のゲート電圧Ｖｇａが低下した場合、デューティ指令値Ｄ*の上限を制限することで、上アーム素子１１〜１３のオン時間を短くし、積算通電量を抑える。また、下アーム素子１４〜１６のゲート電圧が低下した場合、デューティ指令値Ｄ*の下限を制限することで、下アーム素子１４〜１６のオン時間を短くし、積算通電量を抑える。
これにより、ゲート電圧が過渡的に低下した場合であっても、ＳＷ素子１１〜１６の発熱が抑制されるので、可能な限りアシストを継続しつつ、ＳＷ素子１１〜１６の熱破壊を回避することができる。
【００４７】
本実施形態では、駆動制御部６０は、ＳＷ素子１１〜１６のオン時間に係るデューティ指令値Ｄ*を演算するデューティ演算部６３を有する。デューティ演算部６３は、上アーム素子１１〜１３および下アーム素子１４〜１６の少なくとも一方のゲート電圧Ｖｇａ、Ｖｇｂが、判定閾値ＴＨａ、ＴＨｂより低いゲート低電圧状態である場合、デューティ指令値Ｄ*を制限する。
【００４８】
具体的には、デューティ演算部６３は、上側ゲート電圧Ｖｇａが上側判定閾値ＴＨａより低いゲート低電圧状態である場合、ゲート低電圧状態でない場合よりも、デューティ指令値Ｄ*の上限値を小さくする。また、デューティ演算部６３は、下側ゲート電圧Ｖｇｂが下側判定閾値ＴＨｂより低いゲート低電圧状態である場合、ゲート低電圧状態でない場合よりも、デューティ指令値Ｄ*の下限値を大きくする。
これにより、ゲート低電圧状態となっているアームへの通電時間が短くなるので、ゲート電圧が低下している素子の発熱を抑えることができる。
また、上記実施形態と同様の効果を奏する。
【００４９】
（第３実施形態）
第３実施形態による電力変換装置を図１１および図１２に示す。
図１１に示すように、本実施形態の制御部４３は、電流指令演算部７０、駆動制御部６０、および、電圧判定部６７を有する。
電流指令演算部７０は、基本指令演算部５１、過熱保護電流制限部５２、基本電流制限値演算部５７、漸減処理部５８、および、指令決定部５９を有する。
基本電流制限値演算部５７は、上側ゲート電圧Ｖｇａ、下側ゲート電圧Ｖｇｂ、パワー配線電圧Ｖｐｉｇ、または、制御配線電圧Ｖｉｇに基づき、基本電流制限値Ｉ*＿ｖを演算する。
漸減処理部５８は、電圧判定部６７における電圧判定結果に応じ、基本電流制限値Ｉ*＿ｖを漸減処理し、電流制限値Ｉ**＿ｖを演算する。
【００５０】
電圧判定部６７は、上側ゲート電圧Ｖｇａ、下側ゲート電圧Ｖｇｂ、パワー配線電圧Ｖｐｉｇおよび制御配線電圧Ｖｉｇについて、判定閾値との比較判定を行い、判定結果を漸減処理部５８およびデューティ演算部６３に出力する。
デューティ演算部６３は、電圧判定部６７における電圧判定結果に応じ、デューティを変更する。
【００５１】
本実施形態の通電抑制処理を図１２のフローチャートに基づいて説明する。通電抑制処理は、制御部４３にて所定の周期で実行される。以下、ステップＳ１０１の「ステップ」を省略し、単に記号「Ｓ」と記す。他のステップも同様である。
【００５２】
最初のＳ１０１では、電圧判定部６７は、上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａ未満、かつ、下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂ未満か否かを判断する。上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａ以上、および、下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂ以上の少なくとも一方であると判断された場合（Ｓ１０１：ＮＯ）、Ｓ１０４へ移行する。上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａ未満、かつ、下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂ未満であると判断された場合（Ｓ１０１：ＹＥＳ）、Ｓ１０２へ移行する。
【００５３】
Ｓ１０２では、デューティ演算部６３は、上側最小ゲート電圧Ｖｇａ＿＃および下側最小ゲート電圧Ｖｇｂ＿＃に応じ、デューティ指令値Ｄ*の上下限を制限する。デューティ指令値Ｄ*の上下限を制限する。デューティ上下限の制限詳細は、第２実施形態にて説明した通りである。
【００５４】
Ｓ１０３では、基本電流制限値演算部５７は、上側最小ゲート電圧Ｖｇａ＿＃および下側最小ゲート電圧Ｖｇｂ＿＃に基づく電流制限を行う。具体的には、上側最小ゲート電圧Ｖｇａ＿＃に基づいて基本電流制限値Ｉ*＿ｇａを演算し、下側最小ゲート電圧Ｖｇｂ＿＃に基づいて基本電流制限値Ｉ*＿ｇｂを演算する。基本電流制限値Ｉ*＿ｇａ、Ｉ*＿ｇｂの演算方法は、第１実施形態と同様である。基本電流制限値演算部５７は、電流制限値Ｉ*＿ｇａ、Ｉ*＿ｇｂのうち、小さい方の値を基本電流制限値Ｉ*＿ｖとする。
また、漸減処理部５８は、第１電流制限レートＲ１にて漸減処理を行い、電流制限値Ｉ**＿ｖを演算する。電流制限レートは単位時間あたりの電流低下量であって、第１電流制限レートＲ１は、例えば数十ｍｓのオーダーにて、電流制限値Ｉ**＿ｖが基本電流制限値Ｉ*＿ｖとなるような値に設定されている。
【００５５】
Ｓ１０４では、電圧判定部６７は、上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａ未満か否かを判断する。上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａ以上であると判断された場合（Ｓ１０４：ＮＯ）、Ｓ１０７へ移行する。上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａ未満であると判断された場合（Ｓ１０４：ＹＥＳ）、Ｓ１０５へ移行する。
【００５６】
Ｓ１０５は、上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａ未満、かつ、下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂ以上のときに移行するステップである。Ｓ１０５では、デューティ演算部６３は、巻線組８４に印加される中性点電圧が小さくなるように、デューティ指令値Ｄ*を下方向にシフトする。例えば、各相のデューティ指令値から所定値を減算することで、中性点電圧が小さくなる。また例えば、最も小さい相のデューティ指令値が下限値となるように変調してもよい。下限値は、所定の値としてもよいし、上側最小ゲート電圧Ｖｇａ＿＃に応じて可変としてもよい。最も小さい相のデューティが下限値となるように変調した場合、上アーム素子１１〜１３はオフ状態となるのでゲート電圧Ｖｇａの低下に対して上アーム素子１１〜１３をより守ることができる。
なお、中性点電圧は、コイル８１〜８３に印加される電圧の平均値であって、中性点電圧が変更されても線間電圧が変わらなければ、モータ８０の駆動への影響はない。
【００５７】
Ｓ１０６では、基本電流制限値演算部５７は、上側最小ゲート電圧Ｖｇａ＿＃に基づいて演算される基本電流制限値Ｉ*＿ｇａを基本電流制限値Ｉ*＿ｖとする。また、漸減処理部５８は、第２電流制限レートＲ２にて漸減処理を行い、電流制限値Ｉ**＿ｖを演算する。第２電流制限レートＲ２は、例えば数十ｍｓのオーダーにて、電流制限値Ｉ**＿ｖが基本電流制限値Ｉ*＿ｖとなるような値であって、第１電流制限レートＲ１以下の値である。すなわち、Ｒ１≧Ｒ２であり、第１電流制限レートＲ１と第２電流制限レートＲ２とは等しくてもよい。
【００５８】
Ｓ１０７では、電圧判定部６７は、下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂ未満か否かを判断する。下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂ以上であると判断された場合（Ｓ１０７：ＮＯ）、Ｓ１１０へ移行する。下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂ未満であると判断された場合（Ｓ１０７：ＹＥＳ）、Ｓ１０８へ移行する。
【００５９】
Ｓ１０８は、下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂ未満、かつ、上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａ以上のときに移行するステップである。Ｓ１０８では、デューティ演算部６３は、デューティ指令値Ｄ*の中性点電圧が大きくなるように、デューティを上方向にシフトする。例えば、各相のデューティに所定値を加算することで、中性点電圧が大きくなる。また例えば、最も大きい相のデューティが上限値となるように変調してもよい。上限値は、所定の値としてもよいし、上側最小ゲート電圧Ｖｇａ＿＃に応じて可変としてもよい。最も大きい相のデューティが上限値となるように変調した場合、下アーム素子１４〜１６はオフ状態となるのでゲート電圧Ｖｇｂの低下に対して下アーム素子１４〜１６をより守ることができる。
【００６０】
Ｓ１０９では、基本電流制限値演算部５７は、下側最小ゲート電圧Ｖｇｂ＿＃に基づいて演算される下側基本電流制限値Ｉ*＿ｇｂを基本電流制限値Ｉ*＿ｖとする。また、漸減処理部５８は、第２電流制限レートＲ２にて漸減処理を行い、電流制限値Ｉ**＿ｖを演算する。
【００６１】
Ｓ１１０は、上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａ以上、かつ、下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂ以上、すなわちゲート電圧が低下していないときに移行するステップである。
Ｓ１１０では、電圧判定部６７は、制御配線電圧Ｖｉｇが判定閾値ＴＨｃ未満、かつ、パワー配線電圧Ｖｐｉｇが判定閾値ＴＨｄ未満か否かを判断する。判定閾値ＴＨｂ、ＴＨｃ、ＴＨｄは等しくてもよいし、異なっていてもよい。制御配線電圧Ｖｉｇが判定閾値ＴＨｃ以上、および、パワー配線電圧Ｖｐｉｇが判定閾値ＴＨｄ以上の少なくとも一方であると判断された場合（Ｓ１１０：ＮＯ）、電流制限を行わない。ドライバ３０には、パワー配線電圧Ｖｐｉｇおよび制御配線電圧Ｖｉｇが入力されるので、いずれか一方が判定閾値以上であれば、ゲート電圧の低下は生じない蓋然性が高いので、電圧基準での電流制限は不要である（図２参照）。制御配線電圧Ｖｉｇが判定閾値ＴＨｃ未満、かつ、パワー配線電圧Ｖｐｉｇが判定閾値ＴＨｄ未満であると判断された場合（Ｓ１１０：ＹＥＳ）、Ｓ１１１へ移行する。
【００６２】
Ｓ１１１では、基本電流制限値演算部５７は、制御配線電圧Ｖｉｇまたはパワー配線電圧Ｖｐｉｇに基づいて入力電圧基準電流制限値Ｉ*＿ｉｎを演算し、入力電圧基準電流制限値Ｉ*＿ｉｎを基本電流制限値Ｉ*＿ｖとする。入力電圧基準電流制限値Ｉ*＿ｉｎは、例えばマップ演算等により演算される。また、漸減処理部５８は、第３電流制限レートにて漸減処理を行い、電流制限値Ｉ**＿ｖを演算する。第３電流制限レートＲ３は、例えば数百ｍｓのオーダーにて、電流制限値Ｉ**＿ｖが基本電流制限値Ｉ*＿ｖとなるような値に設定されている。すなわち、Ｒ１≧Ｒ２＞＞Ｒ３である。
【００６３】
本実施形態では、上側ゲート電圧Ｖｇａまたは下側ゲート電圧Ｖｇｂの一方だけが低い場合、ゲート電圧が低い方のアームへの通電時間が少なくなるように、中性点電圧をシフトする。これにより、モータ電流Ｉの電流波形を歪めることなく、ゲート電圧が低電圧状態となっているアームへの通電時間を短くし、発熱を抑制することができる。
【００６４】
また本実施形態では、ゲート電圧Ｖｇａ、Ｖｇｂ、パワー配線電圧Ｖｐｉｇおよび制御配線電圧Ｖｉｇに応じ、電流制限レートを設定している。すなわち、ゲート電圧Ｖｇａ、Ｖｇｂが低電圧状態となった場合、速やかに電流を制限する。特に、上側ゲート電圧Ｖｇａおよび下側ゲート電圧Ｖｇｂがともに低電圧状態である場合、上側ゲート電圧Ｖｇａまたは下側ゲート電圧Ｖｇｂの一方が低電圧状態である場合よりも、速やかに電流を制限する。
【００６５】
また、ドライバ３０に電力を供給するパワー配線電圧Ｖｐｉｇおよび制御配線電圧Ｖｉｇが低電圧状態である場合、ゲート電圧Ｖｇａ、Ｖｇｂが低下する可能性がある。そのため、パワー配線電圧Ｖｐｉｇおよび制御配線電圧Ｖｉｇが低電圧状態の場合、ゲート電圧Ｖｇａ、Ｖｇｂが低電圧状態ではなくても、電流制限を行う。この場合、ゲート電圧Ｖｇａ、Ｖｇｂが低電圧状態である場合と比較して、ゆっくりと電流制限を行うことで、アシスト低減によるドライバへの影響をできるだけ少なくすることができる。
【００６６】
特に、本実施形態の電力変換装置１は、車載装置である電動パワーステアリング装置８に適用されており、バッテリ５は、電動パワーステアリング装置８以外の装置４と共用されている。そのため、モータ８０以外の負荷による電力の持ち出しが増大した場合にも、パワー配線電圧Ｖｐｉｇおよび制御配線電圧Ｖｉｇが低下し、ひいてはゲート電圧が低下する虞がある。そこで本実施形態では、ゲート電圧Ｖｇａ、Ｖｇｂが低下していなくても、パワー配線電圧Ｖｐｉｇおよび制御配線電圧Ｖｉｇが低下した場合、ゆっくりと電流制限を行う。これにより、アシスト低減によるドライバへの影響を抑えつつ、バッテリ５からの電力の持ち出しを抑え、ゲート電圧Ｖｇａ、Ｖｇｂの低下を抑制することができる。
【００６７】
本実施形態では、制御部４２は、ゲート電圧Ｖｇａ、Ｖｇｂ、および、上側母線１７の電圧であるパワー配線電圧Ｖｐｉｇまたは制御配線７５の電圧である制御配線電圧Ｖｉｇである入力電圧Ｖｉｎに応じ、モータ８０に流れる電流を制限する。
本実施形態では、制御部４２は、電圧判定部６７を有する。電圧判定部６７は、ゲート電圧Ｖｇａ、Ｖｇｂが判定閾値ＴＨａ、ＴＨｂより低い場合、ゲート低電圧状態であると判定する。また、電圧判定部６７は、制御配線電圧Ｖｉｇが判定閾値ＴＨｃより低い場合、または、パワー配線電圧Ｖｐｉｇが判定閾値ＴＨｄより低い場合、入力低電圧状態であると判定する。本実施形態では、判定閾値ＴＨａ、ＴＨｂが「ゲート判定閾値」に対応し、判定閾値ＴＨｃ、ＴＨｄが「入力判定閾値」に対応する。
【００６８】
漸減処理部５８は、入力低電圧状態であってゲート低電圧状態ではない場合、ゲート低電圧状態である場合よりも電流制限レートを小さくする。具体的には、入力低電圧状態である場合の電流制限レートＲ３は、ゲート低電圧状態である場合の電流制限レートＲ１、Ｒ２より小さい。
本実施形態では、ゲート低電圧状態の場合、ＳＷ素子１１〜１６を保護すべく、速やかに電流制限を行う。一方、ゲート低電圧状態でなく、入力低電圧状態の場合、運転者への影響を抑えつつ、ゆっくりと電流を制限することで、バッテリ５の負荷を低減する。これにより、電圧低下状態に応じ、適切なスピードで電流を制限することができる。
【００６９】
また、漸減処理部５８は、上アーム素子１１〜１３または下アーム素子１４〜１６がゲート低電圧状態である場合の電流制限レートＲ２は、上アーム素子１１〜１３および下アーム素子１４〜１６がゲート低電圧状態である場合の電流制限レートＲ１以下である。
これにより、ＳＷ素子１１〜１６のゲート電圧に応じ、適切なスピードで電流を制限することができる。
【００７０】
デューティ演算部６３は、上アーム素子１１〜１３がゲート低電圧状態であって、下アーム素子１４〜１６がゲート低電圧状態ではない場合、中性点電圧が低くなるように、デューティ指令値Ｄ*を下方向にシフトする。また、デューティ演算部６３は、下アーム素子１４〜１６がゲート低電圧状態であって、上アーム素子１１〜１３がゲート低電圧状態ではない場合、中性点電圧が高くなるように、デューティ指令値Ｄ*を上方向にシフトする。ここで、「下方向にシフトする」とは、各相のデューティ指令値Ｄ*から所定値を減算することを意味し、「上方向にシフトする」とは、各相のデューティ指令値Ｄ*に所定値を加算することを意味する。デューティ指令値Ｄ*に加減算する値は、加減算前の値等に応じ可変であってもよい。
これにより、ゲート電圧Ｖｇａ、Ｖｇｂが低い方のアームへの通電時間が短くなるので、ゲート電圧Ｖｇａ、Ｖｇｂが低下しているアームの発熱を抑えることができる。
また、上記実施形態と同様の効果を奏する。
【００７１】
（第４実施形態）
本発明の第４実施形態を図１３〜図１５に示す。
図１３に示すように、本実施形態のモータ８５は、２組の巻線組１８４、２８４を有する。第１巻線組１８４は、Ｕ１コイル１８１、Ｖ１コイル１８２およびＷ１コイル１８３を有する。第２巻線組２８４は、Ｕ２コイル２８１、Ｖ２コイル２８２およびＷ２コイル２８３を有する。
【００７２】
電力変換装置２は、インバータ１１０、２１０、ドライバ３０、および、制御部４４等を備える。図１３および図１４では、記載の都合上、ドライバ３０を２つに分けて記載した。また、図１３では、装置４の記載を省略した。
第１インバータ１１０は、第１巻線組１８０に対応して設けられ、第１巻線組１８４への電力を変換する。第２インバータ２１０は、第２巻線組２８０に対応して設けられ、第２巻線組２８４の電力を変換する。
以下、第１巻線組１８０および第１巻線組に対応して設けられる構成を第１系統、第２巻線組２８０および第２巻線組に対応して設けられる構成を第２系統とする。また、第１系統に係る構成を１００番台で符番し、第２系統に係る構成を２００番台で符番する。また、第１実施形態と同様の構成には、下２桁が同じとなるよう符番し、適宜説明を省略する。また、適宜、第１系統に係る構成や値に添え字の「１」、第２系統に係る構成や値に添え字の「２」を付す。また、系統の区別をしない場合は、添え字を省略して記載する。
【００７３】
第１インバータ１１０は、ＳＷ素子１１１〜１１６を有する。ＳＷ素子１１１〜１１３が高電位側に配置され、ＳＷ素子１１４〜１１６が低電位側に配置される。
第２インバータ２１０は、ＳＷ素子２１１〜２１６を有する。ＳＷ素子２１１〜２１３が高電位側に配置され、ＳＷ素子２１４〜２１６が低電位側に配置される。
以下適宜、高電位側に配置されるＳＷ素子１１１〜１１３、２１１〜２１３を「上アーム素子」、低電位側に配置されるＳＷ素子１１４〜１１６、２１４〜２１６を「下アーム素子」とする。
【００７４】
第１インバータ１１０の上アーム素子１１１〜１１３のドレインは上側母線１１７を経由してバッテリ５の正極と接続され、第２インバータ２１０の上アーム素子２１１〜２１３のドレインは上側母線２１７を経由してバッテリ５の正極と接続される。
第１インバータ１１０の下アーム素子１１４〜１１６のソースは下側母線１１８を経由してグランドと接続され、第２インバータ２１０の下アーム素子２１４〜２１６は下側母線２１８を経由してグランドと接続される。
本実施形態では、上側母線１１７、２１７が「パワー配線」に対応する。
【００７５】
第１電流検出部１２０は、電流検出素子１２１〜１２３を有し、第１巻線組１８４の相電流Ｉｕ１、Ｉｖ１、Ｉｗ１を検出する。第２電流検出部２２０は、電流検出素子２２１〜２２３を有し、第２巻線組２８４の相電流Ｉｕ２、Ｉｖ２、Ｉｗ２を検出する。電流検出部１２０、２２０の検出値は、制御部４１に出力される。以下、第１巻線組１８４の相電流Ｉｕ１、Ｉｖ１、Ｉｗ１を包括してモータ電流Ｉ１とし、第２巻線組２８４の相電流Ｉｕ２、Ｉｖ２、Ｉｗ２を包括してモータ電流Ｉ２とする。
【００７６】
ドライバ３０は、制御部４４からの指令信号に応じ、ＳＷ素子１１１〜１１６、２１１〜２１６のゲートにゲート電圧を印加する。詳細には、ＳＷ素子１１１にゲート電圧Ｖｇａ＿ｕ１、ＳＷ素子１１２にゲート電圧Ｖｇａ＿ｖ１、ＳＷ素子１１３にゲート電圧Ｖｇａ＿ｗ１、ＳＷ素子１１４にゲート電圧Ｖｇｂ＿ｕ１、ＳＷ素子１１５にゲート電圧Ｖｇｂ＿ｖ１、ＳＷ素子１１６にゲート電圧Ｖｇｂ＿ｗ１を印加する。また、ＳＷ素子２１１にゲート電圧Ｖｇａ＿ｕ２、ＳＷ素子２１２にゲート電圧Ｖｇａ＿ｖ２、ＳＷ素子２１３にゲート電圧Ｖｇａ＿ｗ２、ＳＷ素子２１４にゲート電圧Ｖｇｂ＿ｕ２、ＳＷ素子２１５にゲート電圧Ｖｇｂ＿ｖ２、ＳＷ素子２１６にゲート電圧Ｖｇｂ＿ｗ２を印加する。
【００７７】
以下適宜、ゲート電圧Ｖｇａ＿ｕ１、Ｖｇａ＿ｖ１、Ｖｇａ＿ｗ１をまとめて上側ゲート電圧Ｖｇａ１、ゲート電圧Ｖｇｂ＿ｕ１、Ｖｇｂ＿ｖ１、Ｖｇｂ＿ｗ１をまとめて下側ゲート電圧Ｖｇｂ１とする。また、ゲート電圧Ｖｇａ＿ｕ２、Ｖｇａ＿ｖ２、Ｖｇａ＿ｗ２をまとめて上側ゲート電圧Ｖｇａ２、ゲート電圧Ｖｇｂ＿ｕ２、Ｖｇｂ＿ｖ２、Ｖｇｂ＿ｗ２をまとめて下側ゲート電圧Ｖｇｂ２とする。
上側ゲート電圧Ｖｇａ＿ｕ１、Ｖｇａ＿ｖ１、Ｖｇａ＿ｗ１の最小値を上側最小ゲート電圧Ｖｇａ＿＃１、上側ゲート電圧Ｖｇａ＿ｕ２、Ｖｇａ＿ｖ２、Ｖｇａ＿ｗ２の最小値を上側最小ゲート電圧Ｖｇａ＿＃２とする。下側ゲート電圧Ｖｇｂ＿ｕ１、Ｖｇｂ＿ｖ１、Ｖｇｂ＿ｗ１の最小値を下側最小ゲート電圧Ｖｇｂ＿＃１、下側ゲート電圧Ｖｇｂ＿ｕ２、Ｖｇｂ＿ｖ２、Ｖｇｂ＿ｗ２の最小値を下側最小ゲート電圧Ｖｇｂ＿＃とする。
【００７８】
下アーム素子１１４〜１１６、２１４〜２１６に印加される下側ゲート電圧Ｖｇｂ１、Ｖｇｂ２は、上側母線１１７の電圧であるパワー配線電圧Ｖｐｉｇ１、上側母線２１７の電圧であるパワー配線電圧Ｖｐｉｇ２、および、制御配線電圧Ｖｉｇと概ね同程度である。また、上アーム素子１１１〜１１３、２１１〜２１３に印加される上側ゲート電圧Ｖｇａ１、Ｖｇａ２は、チャージポンプ回路等により、下側ゲート電圧より昇圧されている。
以下適宜、制御配線電圧Ｖｉｇ、パワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２をまとめて入力電圧Ｖｉｎとする。
【００７９】
図１４に示すように、制御部４４は、電流指令演算部１７０、２７０、駆動制御部１６０、２６０、および、電圧判定部６８を有する。ここでは、電流指令演算部１７０、２７０が系統ごとに設けられているが、複数の系統に１つの電流指令演算部を設けてもよい。
第１電流指令演算部１７０は、基本指令演算部１５１、過熱保護電流制限部１５２、基本電流制限値演算部１５７、漸減処理部１５８、および、指令決定部１５９を有する。第２電流指令演算部２７０は、基本指令演算部２５１、過熱保護電流制限部２５２、基本電流制限値演算部２５７、漸減処理部２５８、および、指令決定部２５９を有する。
【００８０】
基本指令演算部１５１は、トルク指令値ｔｒｑ１*に基づき、基本電流指令値Ｉ１*＿ｂを演算する。過熱保護電流制限部１５２は、ＳＷ素子１１１〜１１６の温度に応じた温度基準電流制限値Ｉ１*＿ｔｍｐを演算する。基本指令演算部２５１は、トルク指令値ｔｒｑ２*に基づき、基本電流指令値Ｉ２*＿ｂを演算する。過熱保護電流制限部２５２は、ＳＷ素子２１１〜２１６の温度に応じた温度基準電流制限値Ｉ２*＿ｔｍｐを演算する。
【００８１】
基本電流制限値演算部１５７は、ゲート電圧Ｖｇａ１、Ｖｇｂ１、パワー配線電圧Ｖｐｉｇ１、または、制御配線電圧Ｖｉｇに基づき、基本電流制限値Ｉ１*＿ｖを演算する。基本電流制限値演算部２５７は、ゲート電圧Ｖｇａ２、Ｖｇｂ２、パワー配線電圧Ｖｐｉｇ２、または、制御配線電圧Ｖｉｇに基づき、基本電流制限値Ｉ２*＿ｖを演算する。
【００８２】
漸減処理部１５８は、電圧判定部６８における電圧判定結果に応じ、基本電流制限値Ｉ１*＿ｖを漸減処理し、電流制限値Ｉ１**＿ｖを演算する。漸減処理部２５８は、電圧判定部６８における電圧判定結果に応じ、基本電流制限値Ｉ２*＿ｖを漸減処理し、電流制限値Ｉ２**＿ｖを演算する。
【００８３】
指令決定部１５９は、基本電流指令値Ｉ１*＿ｂ、温度基準電流制限値Ｉ１*＿ｔｍｐ、および、電流制限値Ｉ１**＿ｖに基づき、ミニマムセレクトにより、電流指令値Ｉ１*を演算する。指令決定部２５９は、基本電流指令値Ｉ２*＿ｂ、温度基準電流制限値Ｉ２*＿ｔｍｐ、および、電流制限値Ｉ２**＿ｖに基づき、ミニマムセレクトにより、電流指令値Ｉ２*を演算する。
【００８４】
駆動制御部１６０は、減算器１６１、電流ＦＢ演算部１６２、デューティ演算部１６３、および、信号生成部１６４を有し、電流フィードバック制御により、ＳＷ素子１１１〜１１６のオンオフ作動を制御する指令信号を生成し、ドライバ３０に出力する。
駆動制御部２６０は、減算器２６１、電流ＦＢ演算部２６２、デューティ演算部２６３、および、信号生成部２６４を有し、電流フィードバック制御により、ＳＷ素子２１１〜２１６のオンオフ作動を制御する指令信号を生成し、ドライバ３０に出力する。
【００８５】
電圧判定部６８は、上側ゲート電圧Ｖｇａ１、Ｖｇａ２、下側ゲート電圧Ｖｇｂ１、Ｖｇｂ２、パワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２および制御配線電圧Ｖｉｇについて、判定閾値との比較判定を行い、判定結果を漸減処理部１５８、２５８およびデューティ演算部１６３、２６３に出力する。
デューティ演算部１６３、２６３は、電圧判定部６８における電圧判定結果に応じ、デューティ指令値Ｄ*を変更する。
【００８６】
本実施形態の通電抑制処理を図１５のフローチャートに基づいて説明する。この処理は、制御部４４にて所定の周期で実行される。なお、電流制限値の漸減処理や、デューティ変更処理の詳細は、上記実施形態と同様である。第５実施形態についても同様である。
Ｓ２０１では、電圧判定部６８は、判定式（１−１）、（１−２）が共に成立する、または、判定式（２−１）、（２−２）が共に成立するか否かを判断する。判定式（１−１）、（１−２）が共に成立することを「条件（１）が成立する」とし、判定式（１−１）、（１−２）の少なくとも一方が成立しないことを「条件（１）が成立しない」とする。同様に、判定式（２−１）、（２−２）が共に成立することを「条件（２）が成立する」とし、判定式（２−１）、（２−２）の少なくとも一方が成立しないことを「条件（２）が成立しない」とする。ここでは、ゲート電圧の判定閾値として、第１系統と第２系統とで同じ値としたが、系統ごとに異なる値としてもよい。
Ｖｇａ＿＃１＜ＴＨａ    ・・・（１−１）
Ｖｇｂ＿＃１＜ＴＨｂ    ・・・（１−２）
Ｖｇａ＿＃２＜ＴＨａ    ・・・（２−１）
Ｖｇｂ＿＃２＜ＴＨｂ    ・・・（２−２）
【００８７】
条件（１）および条件（２）が成立しないと判断された場合（Ｓ２０１：ＮＯ）、Ｓ２０４へ移行する。条件（１）および条件（２）の少なくとも一方が成立すると判断された場合（Ｓ２０１：ＹＥＳ）、Ｓ２０２へ移行する。
【００８８】
Ｓ２０２では、デューティ演算部１６３は、上側最小ゲート電圧Ｖｇａ＿＃１および下側最小ゲート電圧Ｖｇｂ＿＃１に応じ、デューティ指令値Ｄ１*の上下限を制限する。また、デューティ演算部２６３は、上側最小ゲート電圧Ｖｇａ＿＃２および下側最小ゲート電圧Ｖｇｂ＿＃２に応じ、デューティ指令値Ｄ２*の上下限を制限する。デューティ指令値Ｄ１*、Ｄ２*の上下限制限の詳細は、第２実施形態にて説明した通りである。
【００８９】
Ｓ２０３では、基本電流制限値演算部１５７は、上側最小ゲート電圧Ｖｇａ＿＃１および下側最小ゲート電圧Ｖｇｂ＿＃１に基づき、基本電流制限値Ｉ１*＿ｖを演算する。漸減処理部１５８は、第１電流制限レートＲ１にて漸減処理を行い、電流制限値Ｉ１**＿ｖを演算する。基本電流制限値演算部２５７は、上側最小ゲート電圧Ｖｇａ＿＃２および下側最小ゲート電圧Ｖｇｂ＿＃２に基づき、基本電流制限値Ｉ２*＿ｖを演算する。漸減処理部２５８は、第２電流制限レートＲ２にて漸減処理を行い、電流制限値Ｉ２**＿ｖを演算する。
【００９０】
Ｓ２０４では、電圧判定部６８は、第１系統の上側最小ゲート電圧Ｖｇａ＿＃１が上側判定閾値ＴＨａより小さいか否か、すなわち判定式（１−１）が成立するか否かを判断する。上側最小ゲート電圧Ｖｇａ＿＃１が上側判定閾値ＴＨａより小さいと判断された場合（Ｓ２０４：ＹＥＳ）、Ｓ２０８へ移行する。上側最小ゲート電圧Ｖｇａ＿＃１が上側判定閾値ＴＨａ以上であると判断された場合（Ｓ２０４：ＮＯ）、Ｓ２０５へ移行する。
【００９１】
Ｓ２０５では、電圧判定部６８は、第１系統の下側最小ゲート電圧Ｖｇｂ＿＃１が下側判定閾値ＴＨｂより小さいか否か、すなわち判定式（１−２）が成立するか否かを判断する。下側最小ゲート電圧Ｖｇｂ＿＃１が下側判定閾値ＴＨｂより小さいと判断された場合（Ｓ２０５：ＹＥＳ）、Ｓ２０９へ移行する。下側最小ゲート電圧Ｖｇｂ＿＃１が下側判定閾値ＴＨｂ以上であると判断された場合（Ｓ２０５：ＮＯ）、Ｓ２０６へ移行する。
【００９２】
Ｓ２０６では、電圧判定部６８は、第２系統の上側最小ゲート電圧Ｖｇａ＿＃２が上側判定閾値ＴＨａより小さいか否か、すなわち判定式（２−１）が成立するか否かを判断する。上側最小ゲート電圧Ｖｇａ＿＃２が上側判定閾値ＴＨａより小さいと判断された場合（Ｓ２０６：ＹＥＳ）、Ｓ２１２へ移行する。上側最小ゲート電圧Ｖｇａ＿＃２が上側判定閾値ＴＨａ以上であると判断された場合（Ｓ２０６：ＮＯ）、Ｓ２０７へ移行する。
【００９３】
Ｓ２０７では、電圧判定部６８は、第２系統の下側最小ゲート電圧Ｖｇｂ＿＃２が下側判定閾値ＴＨｂより小さいか否か、すなわち判定式（２−２）が成立するか否かを判断する。下側最小ゲート電圧Ｖｇｂ＿＃２が下側判定閾値ＴＨｂより小さいと判断された場合（Ｓ２０７：ＹＥＳ）、Ｓ２１３へ移行する。下側最小ゲート電圧Ｖｇｂ＿＃１が下側判定閾値ＴＨｂ以上であると判断された場合（Ｓ２０７：ＮＯ）、Ｓ２１５へ移行する。
【００９４】
Ｓ２０８は、Ｓ２０４で肯定判断された場合、すなわち、第１系統において、上側最小ゲート電圧Ｖｇａ＿＃１が上側判定閾値ＴＨａより小さく、かつ、下側最小ゲート電圧Ｖｇｂ＿＃１が下側判定閾値ＴＨｂ以上である場合に移行するステップである。Ｓ２０８では、デューティ演算部１６３は、第１巻線組１８４に印加される中性点電圧が小さくなるように、第１系統のデューティ指令値Ｄ１*を下方向にシフトする。
【００９５】
Ｓ２０９は、Ｓ２０５で肯定判断された場合、すなわち、第１系統において、下側最小ゲート電圧Ｖｇｂ＿＃１が下側判定閾値ＴＨｂより小さく、かつ、上側最小ゲート電圧Ｖｇａ＿＃１が上側判定閾値ＴＨａ以上である場合に移行するステップである。Ｓ２０９では、デューティ演算部１６３は、第１巻線組１８４に印加される中性点電圧が大きくなるように、第１系統のデューティ指令値Ｄ１*を上方向にシフトする。
【００９６】
Ｓ２０８またはＳ２０９に続いて移行するＳ２１０の処理は、Ｓ２０６と同様である。Ｓ２１０にて肯定判断された場合、Ｓ２１２へ移行し、否定判断された場合、Ｓ２１１へ移行する。
Ｓ２１１の処理は、Ｓ２０７と同様である。Ｓ２１１にて肯定判断された場合、Ｓ２１３へ移行し、否定判断された場合、Ｓ２１４へ移行する。
【００９７】
Ｓ２１２は、Ｓ２０６またはＳ２１０にて肯定判断された場合、すなわち、第２系統において、上側最小ゲート電圧Ｖｇａ＿＃２が上側判定閾値ＴＨａより小さく、かつ、下側最小ゲート電圧Ｖｇｂ＿＃２が下側判定閾値ＴＨｂ以上である場合に移行するステップである。Ｓ２１２では、デューティ演算部２６３は、第２巻線組２８４に印加される中性点電圧が小さくなるように、第２系統のデューティ指令値Ｄ２*を下方向にシフトする。
【００９８】
Ｓ２１３は、Ｓ２０７またはＳ２１１にて肯定判断された場合、すなわち、第２系統において、下側最小ゲート電圧Ｖｇｂ＿＃２が下側判定閾値ＴＨｂより小さく、かつ、上側最小ゲート電圧Ｖｇａ＿＃２が上側判定閾値ＴＨａ以上である場合に移行するステップである。Ｓ２１３では、デューティ演算部２６３は、第２巻線組２８４に印加される中性点電圧が大きくなるように、第２系統のデューティ指令値Ｄ２*を上方向にシフトする。
なお、デューティ指令値Ｄ１*、Ｄ２*の上下方向へのシフト処理の詳細は、第３実施形態にて説明した通りである。
【００９９】
Ｓ２１４では、基本電流制限値演算部１５７は、低電圧状態である上側または下側の最小ゲート電圧Ｖｇａ＿＃１、Ｖｇｂ＿＃１に基づき、基本電流制限値Ｉ１*＿ｖを演算する。漸減処理部１５８は、第２電流制限レートＲ２にて漸減処理を行い、電流制限値Ｉ２**＿ｖを演算する。基本電流制限値演算部２５７は、低電圧状態である上側または下側の最小ゲート電圧Ｖｇａ＿＃２、Ｖｇｂ＿＃２に基づき、基本電流制限値Ｉ２*＿ｖを演算する。漸減処理部２５８は、第２電流制限レートＲ２にて漸減処理を行い、電流制限値Ｉ２**＿ｖを演算する。
【０１００】
Ｓ２１５は、判定式（１−１）、（１−２）、（２−１）、（２−２）がいずれも成立しない、すなわちゲート電圧Ｖｇａ１、Ｖｇｂ１、Ｖｇａ２、Ｖｇｂ２が低電圧状態ではない場合に移行するステップである。Ｓ２１５では、電圧判定部６８は、制御配線電圧Ｖｉｇが判定閾値ＴＨｃ未満、かつ、パワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２がいずれも判定閾値ＴＨｄ未満か否かを判断する。制御配線電圧Ｖｉｇ、パワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２のうちの少なくとも１つが判定閾値以上であると判断された場合（Ｓ２１５：ＮＯ）、電流制限を行わない。制御配線電圧Ｖｉｇが判定閾値ＴＨｃ未満、かつ、パワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２がいずれも判定閾値ＴＨｄ未満であると判断された場合（Ｓ２１５：ＹＥＳ）、Ｓ２１６へ移行する。
【０１０１】
Ｓ２１６では、基本電流制限値演算部１５７、２５７は、制御配線電圧Ｖｉｇまたはパワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２に基づき、基本電流制限値Ｉ１*＿ｖ、Ｉ２*＿ｖを演算する。漸減処理部１５８、２５８は、第３電流制限レートＲ３にて漸減処理を行い、電流制限値Ｉ１**＿ｖ、Ｉ２**＿ｖを演算する。
【０１０２】
本実施形態では、制御配線電圧Ｖｉｇ電圧およびパワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２がいずれも判定閾値より小さい場合、入力電圧Ｖｉｎが低電圧状態であるとみなし、ゲート電圧が低電圧状態ではなくても、電流制限を行う。
また、第１系統のパワー配線電圧Ｖｐｉｇ１と、第２系統のパワー配線電圧Ｖｐｉｇ２は、概ね等しい。そのため、パワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２のいずれか一方が判定閾値ＴＨｄより小さい場合、電圧低下ではなく、電圧検出異常が想定される。そこで本実施形態では、パワー配線電圧Ｖｐｉｇ１、Ｖｐｉ２のいずれか一方が判定閾値ＴＨｄより大きい場合、電流制限を行わないようにしている。これにより、不要な電流制限を回避することができる。
【０１０３】
本実施形態では、インバータ１１０、２１０は、２つである。制御部４４は、一方のインバータのパワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２が判定閾値ＴＨｄより低く、他方のインバータのパワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２が判定閾値ＴＨｄ以上である場合、入力電圧Ｖｉｎに応じた電流制限を行わない。
これにより、不要な電流制限を回避することができる。
また、上記実施形態と同様の効果を奏する。
【０１０４】
（第５実施形態）
本発明の第５実施形態を図１６に示す。本実施形態は、通電抑制処理が第４実施形態と異なっているので、この点を中心に説明する。
本実施形態の通電抑制処理を図１６のフローチャートに基づいて説明する。
Ｓ３０１では、電圧判定部６８は、条件（１）が成立するか否か、すなわち第１系統の上側最小ゲート電圧Ｖｇａ＿＃１および下側最小ゲート電圧Ｖｇｂ＿＃１がともに判定閾値より低いか否かを判断する。条件（１）が成立しないと判断された場合（Ｓ３０１：ＮＯ）、すなわち上側最小ゲート電圧Ｖｇａ＿＃１が上側判定閾値ＴＨａ以上、および、下側最小ゲート電圧Ｖｇｂ＿＃１が下側判定閾値ＴＨｂ以上の少なくとも一方である場合、Ｓ３０４へ移行する。条件（１）が成立すると判断された場合（Ｓ３０１：ＹＥＳ）、すなわちゲート電圧Ｖｇａ＿＃１、Ｖｇｂ＿＃１が共に判定閾値より小さい場合、Ｓ３０２へ移行する。
【０１０５】
Ｓ３０２では、デューティ演算部１６３は、デューティ指令値Ｄ１*の上下限を制限する。
Ｓ３０３では、基本電流制限値演算部１５７は、上側最小ゲート電圧Ｖｇａ＿＃１および下側最小ゲート電圧Ｖｇｂ＿＃１に基づき、基本電流制限値Ｉ１*＿ｖを演算する。漸減処理部１５８は、第１電流制限レートＲ１にて漸減処理を行い、電流制限値Ｉ１**＿ｖを演算する。
【０１０６】
条件（１）が成立しないと判断された場合（Ｓ３０１：ＮＯ）に移行するＳ３０４では、電圧判定部６８は、上側最小ゲート電圧Ｖｇａ＿＃１が上側判定閾値ＴＨａより小さいか否かを判断する。上側最小ゲート電圧Ｖｇａ＿＃１が上側判定閾値ＴＨａより小さいと判断された場合（Ｓ３０４：ＹＥＳ）、Ｓ３０６へ移行する。上側最小ゲート電圧Ｖｇａ＿＃１が上側判定閾値ＴＨａ以上であると判断された場合（Ｓ３０４：ＮＯ）、Ｓ３０５へ移行する。
【０１０７】
Ｓ３０５では、電圧判定部６８は、下側最小ゲート電圧Ｖｇｂ＿＃１が下側判定閾値ＴＨｂより小さいか否かを判断する。下側最小ゲート電圧Ｖｇｂ＿＃１が下側判定閾値ＴＨｂより小さいと判断された場合（Ｓ３０５：ＹＥＳ）、Ｓ３０７へ移行する。下側最小ゲート電圧Ｖｇｂ＿＃１が下側判定閾値ＴＨｂ以上であると判断された場合（Ｓ３０５：ＮＯ）、第１系統において、ゲート電圧の低下が生じていないので、電圧基準の電流制限処理、および、デューティ変更処理を行わず、Ｓ３０９へ移行する。
【０１０８】
Ｓ３０６、Ｓ３０７は、図１４中のＳ２０８、Ｓ２０９と同様である。
Ｓ３０８では、基本電流制限値演算部１５７は、低電圧状態である上側または下側の最小ゲート電圧Ｖｇａ＿＃１、Ｖｇｂ＿＃１に基づき、基本電流制限値Ｉ１*＿ｖを演算する。漸減処理部１５８は、第２電流制限レートＲ２にて漸減処理を行い、電流制限値Ｉ１**＿ｖを演算する。
【０１０９】
Ｓ３０９では、電圧判定部６８は、条件（２）が成立するか否か、すなわち第２系統の上側最小ゲート電圧Ｖｇａ＿＃２および下側最小ゲート電圧Ｖｇｂ＿＃２がともに判定閾値より低いか否かを判断する。条件（２）が成立しないと判断された場合（Ｓ３０９：ＮＯ）、すなわち上側最小ゲート電圧Ｖｇａ＿＃２が上側判定閾値ＴＨａ以上、および、下側最小ゲート電圧Ｖｇｂ＿＃２が下側判定閾値ＴＨｂ以上の少なくとも一方である場合、Ｓ３１２へ移行する。条件（２）が成立すると判断された場合（Ｓ３０９：ＹＥＳ）、すなわちゲート電圧Ｖｇａ＿＃２、Ｖｇｂ＿＃２が共に判定閾値より小さい場合、Ｓ３１０へ移行する。
【０１１０】
Ｓ３１０では、デューティ演算部２６３は、デューティ指令値Ｄ２*の上下限を制限する。
Ｓ３１１では、基本電流制限値演算部２５７は、上側最小ゲート電圧Ｖｇａ＿＃２および下側最小ゲート電圧Ｖｇｂ＿＃２に基づき、基本電流制限値Ｉ２*＿ｖを演算する。漸減処理部２５８は、第１電流制限レートＲ１にて漸減処理を行い、電流制限値Ｉ２**＿ｖを演算する。
【０１１１】
条件（２）が成立しないと判断された場合（Ｓ３０９：ＮＯ）に移行するＳ３１２では、電圧判定部６８は、上側最小ゲート電圧Ｖｇａ＿＃２が上側判定閾値ＴＨａより小さいか否かを判断する。上側最小ゲート電圧Ｖｇａ＿＃２が上側判定閾値ＴＨａより小さいと判断された場合（Ｓ３１２：ＹＥＳ）、Ｓ３１４へ移行する。上側最小ゲート電圧Ｖｇａ＿＃２が上側判定閾値ＴＨａ以上であると判断された場合（Ｓ３１２：ＮＯ）、Ｓ３１３へ移行する。
【０１１２】
Ｓ３１３では、電圧判定部６８は、下側最小ゲート電圧Ｖｇｂ＿＃２が下側判定閾値ＴＨｂより小さいか否かを判断する。下側最小ゲート電圧Ｖｇｂ＿＃２が下側判定閾値ＴＨｂより小さいと判断された場合（Ｓ３１３：ＹＥＳ）、Ｓ３１５へ移行する。下側最小ゲート電圧Ｖｇｂ＿＃２が下側判定閾値ＴＨｂ以上であると判断された場合（Ｓ３１３：ＮＯ）、第２系統において、ゲート電圧の低下が生じていないので、電圧基準の電流制限処理、および、デューティ変更処理を行わず、Ｓ３１７へ移行する。
【０１１３】
Ｓ３１４、Ｓ３１５は、図１４中のＳ２１２、Ｓ２１３と同様である。
Ｓ３１６では、基本電流制限値演算部２５７は、低電圧状態である上側または下側の最小ゲート電圧Ｖｇａ＿＃２、Ｖｇｂ＿＃２に基づき、基本電流制限値Ｉ２*＿ｖを演算する。漸減処理部２５８は、第２電流制限レートＲ２にて漸減処理を行い、電流制限値Ｉ２**＿ｖを演算する。
【０１１４】
Ｓ３１７では、制御部４４は、第１系統および第２系統にて電流制限が行われているか否かを判断する。第１系統および第２系統にて電流制限が行われている場合（Ｓ３１７：ＹＥＳ）、Ｓ３１８以降の処理を行わない。第１系統および第２系統の少なくとも一方にて電流制限が行われていない場合（Ｓ３１７：ＮＯ）、Ｓ３１８へ移行する。
【０１１５】
Ｓ３１８では、電圧判定部６８は、入力電圧Ｖｉｎが低下しているか否かを判断する。判断内容の詳細は、図１４中のＳ２１５と同様であって、制御配線電圧Ｖｉｇが判定閾値ＴＨｃ未満、かつ、パワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２がいずれも判定閾値ＴＨｄ未満の場合、入力電圧Ｖｉｎが低下していると判定する。入力電圧Ｖｉｎが低下していないと判断された場合（Ｓ３１８：ＮＯ）、Ｓ３１９以降の処理を行わず、電流制限を行わない。
【０１１６】
Ｓ３１９では、制御部４４は、第１系統にて電流制限が行われているか否かを判断する。第１系統にて電流制限が行われていると判断された場合（Ｓ３１９：ＹＥＳ）、Ｓ３２０へ移行する。第１系統にて電流制限が行われていないと判断された場合（Ｓ３１９：ＮＯ）、Ｓ３２１へ移行する。
【０１１７】
Ｓ３２０は、第１系統にて電流制限が行われており、第２系統にて電流制限が行われていない場合に移行するステップである。Ｓ３２０では、基本電流制限値演算部２５７は、制御配線電圧Ｖｉｇおよびパワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２に基づき、基本電流制限値Ｉ２*＿ｖを演算する。漸減処理部２５８は、第３電流制限レートＲ３にて漸減処理を行い、電流制限値Ｉ２**＿ｖを演算する。
【０１１８】
Ｓ３２１では、制御部４４は、第２系統にて電流制限が行われているか否かを判断する。第２系統にて電流制限が行われていると判断された場合（Ｓ３２１：ＹＥＳ）、Ｓ３２２へ移行する。第２系統にて電流制限が行われていないと判断された場合（Ｓ３２１：ＮＯ）、Ｓ３２３へ移行する。
【０１１９】
Ｓ３２２は、第１系統にて電流制限が行われておらず、第２系統にて電流制限が行われている場合に移行するステップである。Ｓ３２２では、基本電流制限値演算部１５７は、制御配線電圧Ｖｉｇまたはパワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２に基づき、基本電流制限値Ｉ１*＿ｖを演算する。漸減処理部１５８は、第３電流制限レートＲ３にて漸減処理を行い、電流制限値Ｉ１**＿ｖを演算する。
【０１２０】
Ｓ３２３は、第１系統および第２系統にて電流制限が行われていない場合に移行するステップである。基本電流制限値演算部１５７、２５７は、制御配線電圧Ｖｉｇまたはパワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２に基づき、基本電流制限値Ｉ１*＿ｖ、Ｉ２*＿ｖを演算する。漸減処理部１５８、２５８は、第３電流制限レートＲ３にて漸減処理を行い、電流制限値Ｉ１**＿ｖ、Ｉ２**＿ｖを演算する。
本実施形態では、ゲート電圧Ｖｇａ１、Ｖｇｂ１、Ｖｇａ２、Ｖｇｂ２、および、入力電圧Ｖｉｎに応じ、系統ごとに電流制限時の電流制限レートを設定している。これにより、系統ごとにより適切に電流制限を行うことができる。
このように構成しても、上記実施形態と同様の効果を奏する。
【０１２１】
（他の実施形態）
上記実施形態では、ゲート電圧または入力電圧が低下した場合、電流制限処理、および、デューティ変更処理を行う。他の実施形態では、デューティ変更処理の一部または全部を省略してもよい。例えば、上アーム素子および下アーム素子のゲート電圧が共に低い場合のデューティの上下限の制限処理を省略してもよい。
【０１２２】
上記実施形態では、回転電機には１組または２組の巻線組が設けられる。他の実施形態では、３組以上の巻線組を設け、巻線組ごとに対応するインバータを設けるようにしてもよい。上記実施形態では、負荷は回転電機である。他の実施形態では、負荷は、回転電機以外のものであってもよい。
上記実施形態では、電力変換装置は、電動パワーステアリング装置に適用される。他の実施形態では、電力変換装置を電動パワーステアリング装置以外の車載装置に適用してもよいし、車載以外の装置に適用してもよい。
以上、本発明は、上記実施形態になんら限定されるものではなく、発明の趣旨を逸脱しない範囲において種々の形態で実施可能である。
【符号の説明】
【０１２３】
１、２・・・電力変換装置
５・・・バッテリ（直流電源）
１０、１１０、２１０・・・インバータ
１１〜１３、１１１〜１１３、２１１〜２１３・・・上アーム素子
１４〜１６、１１４〜１１６、２１４〜２１６・・・下アーム素子
１７、１１７、２１７・・・上側母線（パワー配線）
３０・・・ドライバ
４１〜４４・・・制御部        ６０・・・駆動制御部
７５・・・制御配線
８０、８５・・・モータ（負荷、回転電機）
【図１】
2018186681.tif 000003
【図２】
2018186681.tif 000004
【図３】
2018186681.tif 000005
【図４】
2018186681.tif 000006
【図５】
2018186681.tif 000007
【図６】
2018186681.tif 000008
【図７】
2018186681.tif 000009
【図８】
2018186681.tif 000010
【図９】
2018186681.tif 000011
【図１０】
2018186681.tif 000012
【図１１】
2018186681.tif 000013
【図１２】
2018186681.tif 000014
【図１３】
2018186681.tif 000015
【図１４】
2018186681.tif 000016
【図１５】
2018186681.tif 000017
【図１６】
2018186681.tif 000018