(57)【要約】【課題】光電変換部の飽和電荷量の低下を抑制しつつ、光電変換部から保持部への電荷の漏れ出しによる偽信号の発生を防止しうる光電変換装置及びその駆動方法を提供する。【解決手段】光電変換により電荷を生じる光電変換部と、光電変換部の電荷を第１の保持部に転送する第１の転送部と、第１の保持部の電荷を第２の保持部に転送する第２の転送部と、第２の保持部に保持された電荷に基づく信号を出力する増幅部と、光電変換部の電荷を排出部に転送する第３の転送部と、をそれぞれが含む複数の画素と、光電変換部において信号電荷を蓄積している露光期間に、光電変換部に蓄積された信号電荷に対して第３の転送部が形成するポテンシャルバリアを、第１のレベルから、前記第１のレベルよりも高い第２のレベルに変化させる制御部と、を備える。【選択図】図１０
2018186335.tif 000002
【特許請求の範囲】
【請求項１】
光電変換により電荷を生じる光電変換部と、前記光電変換部の電荷を第１の保持部に転送する第１の転送部と、前記第１の保持部の電荷を第２の保持部に転送する第２の転送部と、前記第２の保持部に保持された電荷に基づく信号を出力する増幅部と、前記光電変換部の電荷を排出部に転送する第３の転送部と、をそれぞれが含む複数の画素と、
前記光電変換部において信号電荷を蓄積している露光期間に、前記光電変換部に蓄積された前記信号電荷に対して前記第３の転送部が形成するポテンシャルバリアを、第１のレベルから、前記第１のレベルよりも高い第２のレベルに変化させる制御部と、を備える
ことを特徴とする光電変換装置。
【請求項２】
前記第１のレベルは、前記露光期間に、前記光電変換部に蓄積された前記信号電荷に対して前記第１の転送部が形成するポテンシャルバリアのレベルより低い
ことを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記第２のレベルは、前記信号電荷に対する前記第１の転送部のポテンシャルバリアのレベル以下である
ことを特徴とする請求項１または２に記載の光電変換装置。
【請求項４】
前記露光期間は、前記複数の画素のうち複数行に配された画素の前記第１の保持部が保持する電荷を、行毎に順次、前記第２の保持部に転送する第１期間を含む
ことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
【請求項５】
前記露光期間は、前記第１期間の後で前記信号電荷の蓄積を継続する第２期間をさらに含む
ことを特徴とする請求項４に記載の光電変換装置。
【請求項６】
前記制御部は、前記露光期間のうちの前記第１期間の間に、前記信号電荷に対する前記第３の転送部のポテンシャルバリアを、前記第１のレベルから前記第２のレベルに変化させる
ことを特徴とする請求項４または５に記載の光電変換装置。
【請求項７】
前記制御部は、前記第１の保持部が保持する電荷を前記第２の保持部に転送する動作が終了した行の画素から、順次、前記信号電荷に対する前記第３の転送部のポテンシャルバリアを、前記第１のレベルから前記第２のレベルに変化させる
ことを特徴とする請求項６記載の光電変換装置。
【請求項８】
前記制御部は、前記第１期間が終了した後に、前記電荷に対する前記第３の転送部のポテンシャルバリアを、前記第１のレベルから前記第２のレベルに変化させる
ことを特徴とする請求項４または５に記載の光電変換装置。
【請求項９】
前記第１期間と前記第２期間との間に、前記第１の転送部が前記光電変換部の電荷を前記第１の保持部へ転送する
ことを特徴とする請求項４乃至８のいずれか１項に記載の光電変換装置。
【請求項１０】
前記制御部は、前記信号電荷に対する前記第３の転送部のポテンシャルバリアを、前記第１のレベルから前記第２のレベルに連続的に変化させる
ことを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
【請求項１１】
前記制御部は、前記信号電荷に対する前記第３の転送部のポテンシャルバリアを、前記第１のレベルから前記第２のレベルにステップ状に変化させる
ことを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
【請求項１２】
前記露光期間の終了時において、前記信号電荷に対する前記第３の転送部のポテンシャルバリアは、前記信号電荷に対する前記第１の転送部のポテンシャルバリアと同じレベルである
ことを特徴とする請求項１乃至１１のいずれか１項に記載の光電変換装置。
【請求項１３】
前記制御部は、入射光の光量に応じて、前記信号電荷に対する前記第３の転送部のポテンシャルバリアのレベルを制御する
ことを特徴とする請求項１乃至１２のいずれか１項に記載の光電変換装置。
【請求項１４】
前記制御部は、前記信号電荷に対する前記第３の転送部のポテンシャルを、一定の光量のもとで前記露光期間の間に前記光電変換部に蓄積される電荷の量が前記第１の転送部のポテンシャルバリアで規定される飽和電荷量と等しい場合に、前記光電変換部に蓄積される電荷が前記第３の転送部のポテンシャルバリアを越えないように、制御する
ことを特徴とする請求項１３記載の光電変換装置。
【請求項１５】
前記複数の画素は、撮像用画素と補正用画素とを含み、
前記制御部は、前記補正用画素に対して、前記露光期間の間、前記光電変換部に蓄積された電荷に対する前記第３の転送部のポテンシャルバリアを、前記第１の転送部のポテンシャルバリア以上の第３のレベルに制御する
ことを特徴とする請求項１乃至１４のいずれか１項に記載の光電変換装置。
【請求項１６】
前記複数の画素は、撮像用画素と補正用画素とを含み、
前記補正用画素に適用される補正信号用の露光期間が、前記撮像用画素に適用される前記露光期間よりも短い
ことを特徴とする請求項１乃至１４のいずれか１項に記載の光電変換装置。
【請求項１７】
前記信号電荷に基づく信号を、複数の設定値の中から選択可能なゲインで増幅する増幅回路を更に有し、
前記制御部は、前記ゲインに応じて前記第１のレベルを設定する
ことを特徴とする請求項１乃至１６のいずれか１項に記載の光電変換装置。
【請求項１８】
前記制御部は、前記第３の転送部を構成するトランジスタのゲートに供給する電圧により、前記信号電荷に対する前記第３の転送部のポテンシャルバリアを制御する
ことを特徴とする請求項１乃至１７のいずれか１項に記載の光電変換装置。
【請求項１９】
前記制御部は、前記排出部に供給する電圧により、前記信号電荷に対する前記第３の転送部のポテンシャルバリアを制御する
ことを特徴とする請求項１乃至１８のいずれか１項に記載の光電変換装置。
【請求項２０】
前記複数の画素のそれぞれは、前記光電変換部から溢れ出た電荷の少なくとも一部を収集し保持する第３の保持部を更に有する
ことを特徴とする請求項１乃至１９のいずれか１項に記載の光電変換装置。
【請求項２１】
光電変換により電荷を生じる光電変換部と、前記光電変換部の電荷を第１の保持部に転送する第１の転送部と、前記第１の保持部の電荷を第２の保持部に転送する第２の転送部と、前記第２の保持部に保持された電荷に基づく信号を出力する増幅部と、前記光電変換部の電荷を排出部に転送する第３の転送部と、をそれぞれが含む複数の画素と、
信号電荷に基づく信号を、少なくとも第１のゲインおよび前記第１のゲインとは異なる第２のゲインの中から選択可能なゲインで増幅する増幅回路と、
前記ゲインが前記第１のゲインの時に、前記光電変換部に蓄積された前記信号電荷に対して前記第３の転送部が形成するポテンシャルバリアを第１のレベルに制御し、前記ゲインが前記第２のゲインの時に、前記信号電荷に対する前記第３の転送部のポテンシャルバリアを前記第１のレベルとは異なる第２のレベルに制御する制御部と、を備える
ことを特徴とする光電変換装置。
【請求項２２】
前記第１のゲインは前記第２のゲインより高く、
前記第１のレベルは前記第２のレベルより低い
ことを特徴とする請求項２１に記載の光電変換装置。
【請求項２３】
前記第１のレベルおよび前記第２のレベルの少なくとも一方は、露光期間に、前記光電変換部に蓄積された前記信号電荷に対して前記第１の転送部が形成するポテンシャルバリアのレベルより低い
ことを特徴とする請求項２１または２２に記載の光電変換装置。
【請求項２４】
前記制御部は、前記第３の転送部を構成するトランジスタのゲートに供給する電圧により、前記信号電荷に対する前記第３の転送部のポテンシャルバリアを制御する
ことを特徴とする請求項２１乃至２３のいずれか１項に記載の光電変換装置。
【請求項２５】
請求項１乃至２４のいずれか１項に記載の光電変換装置と、
前記光電変換装置の前記複数の画素から出力される信号を処理する信号処理部と
を有することを特徴とする撮像システム。
【請求項２６】
前記信号処理部は、前記光電変換装置から取得した画像が、あるフレームでは出力が飽和レベルになっており、次のフレームでは出力が中間レベルとなっている領域を含む場合に、前記次のフレームの前記領域の出力を飽和レベルに補正する
ことを特徴とする請求項２５記載の撮像システム。
【請求項２７】
移動体であって、
請求項１乃至２４のいずれか１項に記載の光電変換装置と、
前記光電変換装置からの信号に基づいて、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と
を有することを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置及び撮像システムに関する。
【背景技術】
【０００２】
複数の画素で撮像面を構成する光電変換装置において、撮像面内の総ての画素で電荷を蓄積する動作の開始時刻及び終了時刻を揃える、いわゆるグローバル電子シャッタと呼ばれる技術が知られている。特許文献１には、グローバル電子シャッタ機能を備えた光電変換装置が開示されている。
【０００３】
特許文献１に記載の光電変換装置の画素は、電荷を生成する光電変換部、光電変換部から第１の保持部へと電荷を転送する第１の転送スイッチ、第１の保持部からＦＤ領域へと電荷を転送する第２の転送スイッチを備えている。また、特許文献１に記載の光電変換装置の画素は、光電変換部からオーバーフロードレインへと電荷を排出する第３の転送スイッチを備えている。光電変換部からオーバーフロードレインへの電荷の排出を終了するタイミングを総ての画素において同じにすることで、総ての画素の露光期間の開始時刻を揃えることができる。また、光電変換部から第１の保持部へ電荷を転送するタイミングを総ての画素において同じにすることで、総ての画素の露光期間の終了時刻を揃えることができる。これにより、グローバル電子シャッタ動作を実現することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１７２２０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１には、光電変換部の露光期間の間、光電変換部に蓄積された電荷に対する第３の転送スイッチのポテンシャルバリアを、光電変換部に蓄積された電荷に対する第１の転送スイッチのポテンシャルバリアよりも低くすることが記載されている。このようにすることで、光電変換部の露光期間の間に発生した電荷が第１の保持部側に溢れ出ることを防止することができる。
【０００６】
しかしながら、光電変換部の露光期間の間における第３の転送スイッチのポテンシャルバリアを低くすると、光電変換部に蓄積できる信号電荷の量（飽和電荷量）が少なくなり、ひいては出力信号のダイナミックレンジを狭めることがあった。一方、光電変換部の飽和電荷量を増加するために光電変換部の露光期間の間における第３の転送スイッチのポテンシャルバリアを高くすると、光電変換部から第１の保持部への電荷の漏れ込みが生じ、前フレームの信号にノイズとして重畳することがあった。
【０００７】
本発明の目的は、光電変換部の飽和電荷量の低下を抑制しつつ、光電変換部から保持部への電荷の漏れ出しによる偽信号の発生を防止しうる光電変換装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一観点によれば、光電変換により電荷を生じる光電変換部と、前記光電変換部の電荷を第１の保持部に転送する第１の転送部と、前記第１の保持部の電荷を第２の保持部に転送する第２の転送部と、前記第２の保持部に保持された電荷に基づく信号を出力する増幅部と、前記光電変換部の電荷を排出部に転送する第３の転送部と、をそれぞれが含む複数の画素と、前記光電変換部において信号電荷を蓄積している露光期間に、前記光電変換部に蓄積された前記信号電荷に対して前記第３の転送部が形成するポテンシャルバリアを、第１のレベルから、前記第１のレベルよりも高い第２のレベルに変化させる制御部と、を備える光電変換装置が提供される。
【０００９】
また、本発明の他の一観点によれば、光電変換により電荷を生じる光電変換部と、前記光電変換部の電荷を第１の保持部に転送する第１の転送部と、前記第１の保持部の電荷を第２の保持部に転送する第２の転送部と、前記第２の保持部に保持された電荷に基づく信号を出力する増幅部と、前記光電変換部の電荷を排出部に転送する第３の転送部と、をそれぞれが含む複数の画素と、前記信号電荷に基づく信号を、少なくとも第１のゲインおよび前記第１のゲインとは異なる第２のゲインの中から選択可能なゲインで増幅する増幅回路と、前記ゲインが前記第１のゲインの時に、前記光電変換部に蓄積された前記信号電荷に対して前記第３の転送部が形成するポテンシャルバリアを第１のレベルに制御し、前記ゲインが前記第２のゲインの時に、前記信号電荷に対する前記第３の転送部のポテンシャルバリアを前記第１のレベルとは異なる第２のレベルに制御する制御部と、を備える光電変換装置が提供される。
【発明の効果】
【００１０】
本発明によれば、光電変換部の飽和電荷量の低下を抑制しつつ、光電変換部から保持部への電荷の漏れ出しによる偽信号の発生を防止することができる。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態による光電変換装置の概略構成を示すブロック図である。
【図２】第１実施形態による光電変換装置の画素の構成例を示す回路図である。
【図３】第１実施形態による光電変換装置の画素の構造を示す概略断面図である。
【図４】光電変換装置の典型的なグローバル電子シャッタ動作における各制御信号の駆動タイミングを示すタイミング図（その１）である。
【図５】画素の各部のポテンシャル状態の変化を模式的に表した図である。
【図６】光電変換装置の典型的なグローバル電子シャッタ動作における各制御信号の駆動タイミングを示すタイミング図（その２）である。
【図７】比較例１による光電変換装置の駆動方法を示すタイミング図である。
【図８】比較例２による光電変換装置の駆動方法を示すタイミング図である。
【図９】比較例１及び比較例２における画素の各部のポテンシャル状態の変化を模式的に表した図である。
【図１０】第１実施形態による光電変換装置の駆動方法を示すタイミング図である。
【図１１】第３実施形態による光電変換装置の駆動方法を示すタイミング図である。
【図１２】比較例３による光電変換装置の駆動方法を示すタイミング図である。
【図１３】第４実施形態による光電変換装置の駆動方法を示すタイミング図である。
【図１４】第５実施形態による光電変換装置の駆動方法を示すタイミング図である。
【図１５】比較例４による光電変換装置の駆動方法を示すタイミング図である。
【図１６】第６実施形態による光電変換装置の駆動方法を示すタイミング図である。
【図１７】第７実施形態による光電変換装置の駆動方法を示すタイミング図である。
【図１８】第４実施形態による光電変換装置の駆動方法の課題を説明するタイミング図である。
【図１９】第８実施形態による光電変換装置の駆動方法を示すタイミング図である。
【図２０】第９実施形態による光電変換装置の駆動方法を示すタイミング図である。
【図２１】第１０実施形態による光電変換装置の駆動方法を説明する図である。
【図２２】第１１実施形態による光電変換装置の画素の構成例を示す回路図である。
【図２３】第１２実施形態による撮像システムの概略構成を示すブロック図である。
【図２４】第１３実施形態による撮像システム及び移動体の構成例を示す図である。
【発明を実施するための形態】
【００１２】
［第１実施形態］
本発明の第１実施形態による光電変換装置及びその駆動方法について、図１乃至図１０を用いて説明する。
【００１３】
はじめに、本実施形態による光電変換装置の構成について、ＣＭＯＳイメージセンサを例に挙げ、図１乃至図３を用いて説明する。図１は、本実施形態による光電変換装置の概略構成を示すブロック図である。図２は、本実施形態による光電変換装置の画素の構成例を示す回路図である。図３は、本実施形態による光電変換装置の画素の構造を示す概略断面図である。
【００１４】
本実施形態による光電変換装置１００は、図１に示すように、撮像領域１０と、垂直走査回路２０と、読み出し回路３０と、水平走査回路４０と、出力回路５０と、制御回路６０とを有している。光電変換装置１００は、半導体基板を用いて１つのチップで構成することができる。
【００１５】
撮像領域１０には、複数行及び複数列に渡って行列状に配された複数の画素１２が設けられている。それぞれの画素１２は、入射光をその光量に応じた電荷に変換する光電変換素子を含む。撮像領域１０に配される画素アレイの行数及び列数は、特に限定されるものではない。また、撮像領域１０には、入射光の光量に応じた信号を出力する画素１２のほかに、遮光されたオプティカルブラック画素や信号を出力しないダミー画素等の他の画素（図示せず）が配置されていてもよい。
【００１６】
撮像領域１０の画素アレイの各行には、行方向（図１において横方向）に延在して、制御信号線１４が配されている。制御信号線１４は、行方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。また、撮像領域１０の画素アレイの各列には、列方向（図１において縦方向）に延在して、垂直出力線１６が配されている。垂直出力線１６は、列方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。
【００１７】
各行の制御信号線１４は、垂直走査回路２０に接続されている。垂直走査回路２０は、それぞれの画素１２から信号を読み出す際に画素１２内の読み出し回路３０を駆動するための制御信号を、画素アレイの行毎に設けられた制御信号線１４を介して画素１２に供給する制御部である。垂直走査回路２０は、シフトレジスタやアドレスデコーダを用いて構成することができる。画素１２から読み出された信号は、画素アレイの列毎に設けられた垂直出力線１６を介して読み出し回路３０に入力される。
【００１８】
読み出し回路３０は、画素１２から読み出された信号に対して所定の処理、例えば、増幅処理や加算処理等の信号処理を実施する回路部である。読み出し回路３０は、信号保持部、列アンプ、相関二重サンプリング（ＣＤＳ）回路、加算回路等を含み得る。読み出し回路３０は、必要に応じてＡ／Ｄ変換回路等を更に含んでもよい。
【００１９】
水平走査回路４０は、読み出し回路３０において処理された信号を列毎に順次、出力回路５０に転送するための制御信号を、読み出し回路３０に供給する回路部である。水平走査回路４０は、シフトレジスタやアドレスデコーダを用いて構成することができる。出力回路５０は、バッファアンプや差動増幅器などから構成され、水平走査回路４０によって選択された列の信号を増幅して出力するための回路部である。
【００２０】
制御回路６０は、垂直走査回路２０、読み出し回路３０及び水平走査回路４０に、それらの動作やタイミングを制御する制御信号を供給するための回路部である。垂直走査回路２０、読み出し回路３０及び水平走査回路４０に供給する制御信号の一部又は総ては、光電変換装置１００の外部から供給してもよい。
【００２１】
図２は、撮像領域１０を構成する画素回路の一例を示す回路図である。図２には、撮像領域１０を構成する画素１２のうち、３行×３列に配列された９個の画素１２を示しているが、撮像領域１０を構成する画素１２の数は、特に限定されるものではない。
【００２２】
複数の画素１２の各々は、光電変換部ＰＤと、転送トランジスタＭ１，Ｍ２，Ｍ６と、リセットトランジスタＭ３と、増幅トランジスタＭ４と、選択トランジスタＭ５とを含む。光電変換部ＰＤは、例えばフォトダイオードである。光電変換部ＰＤのフォトダイオードは、アノードが接地電圧線に接続され、カソードが転送トランジスタＭ１のソース及び転送トランジスタＭ６のソースに接続されている。転送トランジスタＭ６は、オーバーフロートランジスタ、電荷排出トランジスタ等と呼ばれることもある。転送トランジスタＭ１のドレインは、転送トランジスタＭ２のソースに接続されている。転送トランジスタＭ１のドレインと転送トランジスタＭ２のソースとの接続ノードは、容量成分を含み、電荷の保持部としての機能を備える。図２には、この容量を、当該ノードに一方の端子が接続された容量素子（Ｃ１）で表している。以後の説明では、この容量素子を、保持部Ｃ１と表記することがある。保持部Ｃ１を構成する容量素子の他方の端子は、接地されている。
【００２３】
転送トランジスタＭ２のドレインは、リセットトランジスタＭ３のソース及び増幅トランジスタＭ４のゲートに接続されている。転送トランジスタＭ２のドレイン、リセットトランジスタＭ３のソース及び増幅トランジスタＭ４のゲートの接続ノードは、いわゆる浮遊拡散（フローティングディフュージョン：ＦＤ）部である。ＦＤ部は、容量成分（浮遊拡散容量）を含み、電荷の保持部としての機能を備える。図２には、この容量を、ＦＤ部に一方の端子が接続された容量素子（Ｃ２）で表している。以後の説明では、ＦＤ部を、保持部Ｃ２と表記することがある。保持部Ｃ２を構成する容量素子の他方の端子は、接地されている。
【００２４】
リセットトランジスタＭ３のドレイン及び増幅トランジスタＭ４のドレインは、電源電圧線（ＶＤＤ）に接続されている。また、転送トランジスタＭ６のドレインは、オーバーフロードレインＯＦＤとして機能する電源電圧線（ＶＯＦＤ）に接続されている。なお、リセットトランジスタＭ３のドレインに供給される電圧、増幅トランジスタＭ４のドレインに供給される電圧、転送トランジスタＭ６のドレインに供給される電圧は、何れか２つ又は３つが同じであってもよいし、総て異なっていてもよい。増幅トランジスタＭ４のソースは、選択トランジスタＭ５のドレインに接続されている。選択トランジスタＭ５のソースは、垂直出力線１６に接続されている。
【００２５】
図２の画素構成の場合、撮像領域１０に配されたそれぞれの制御信号線１４は、信号線ＴＸ１，ＴＸ２，ＴＸ３，ＲＥＳ，ＳＥＬを含む。信号線ＴＸ１は、対応する行に属する画素１２の転送トランジスタＭ１のゲートにそれぞれ接続され、これら画素１２に共通の信号線をなしている。信号線ＴＸ２は、対応する行に属する画素１２の転送トランジスタＭ２のゲートにそれぞれ接続され、これら画素１２に共通の信号線をなしている。信号線ＴＸ３は、対応する行に属する画素１２の転送トランジスタＭ６のゲートにそれぞれ接続され、これら画素１２に共通の信号線をなしている。信号線ＲＥＳは、対応する行に属する画素１２のリセットトランジスタＭ３のゲートにそれぞれ接続され、これら画素１２に共通の信号線をなしている。信号線ＳＥＬは、対応する行に属する画素１２の選択トランジスタＭ５のゲートにそれぞれ接続され、これら画素１２に共通の信号線をなしている。なお、図２には、各制御線の名称に、対応する行番号をそれぞれ付記している（例えば、ＴＸ１（ｎ），ＴＸ１（ｎ＋１），ＴＸ１（ｎ＋２））。
【００２６】
信号線ＴＸ１には、垂直走査回路２０から、転送トランジスタＭ１を制御するための駆動パルスである制御信号ＰＴＸ１が出力される。信号線ＴＸ２には、垂直走査回路２０から、転送トランジスタＭ２を制御するための駆動パルスである制御信号ＰＴＸ２が出力される。信号線ＴＸ３には、垂直走査回路２０から、転送トランジスタＭ６を制御するための駆動パルスである制御信号ＰＴＸ３が出力される。信号線ＲＥＳには、垂直走査回路２０から、リセットトランジスタＭ３を制御するための駆動パルスである制御信号ＰＲＥＳが出力される。信号線ＳＥＬには、垂直走査回路２０から、選択トランジスタＭ５を制御するための駆動パルスである制御信号ＰＳＥＬが出力される。各トランジスタがＮ型トランジスタで構成される場合、垂直走査回路２０からハイレベル（以下、「Ｈｉレベル」と表記する）の制御信号が供給されると対応するトランジスタがオンとなる。また、垂直走査回路２０からローレベル（以下、「Ｌｏレベル」と表記する）の制御信号が供給されると対応するトランジスタがオフとなる。
【００２７】
撮像領域１０の各列に配された垂直出力線１６は、列方向に並ぶ画素１２の選択トランジスタＭ５のソースにそれぞれ接続され、これら画素１２に共通の信号線をなしている。なお、画素１２の選択トランジスタＭ５は、省略してもよい。この場合、垂直出力線１６は、増幅トランジスタＭ４のソースに接続される。
【００２８】
光電変換部ＰＤは、入射光をその光量に応じた量の電荷に変換（光電変換）するとともに、生じた電荷を蓄積する。転送トランジスタＭ６は、光電変換部ＰＤを電源電圧線ＶＯＦＤの電圧に応じた所定の電位にリセットする。換言すると、転送トランジスタＭ６は、光電変換部ＰＤが保持する電荷を電源電圧線ＶＯＦＤに転送する転送部である。転送トランジスタＭ１は、光電変換部ＰＤが保持する電荷を保持部Ｃ１に転送する転送部である。保持部Ｃ１は、光電変換部ＰＤで生成された電荷を、光電変換部ＰＤとは異なる場所で保持する。転送トランジスタＭ２は、保持部Ｃ１が保持する電荷を保持部Ｃ２に転送する転送部である。保持部Ｃ２は、保持部Ｃ１から転送された電荷を保持するとともに、増幅部の入力ノード（増幅トランジスタＭ４のゲート）でもあるＦＤ部の電圧を、保持部Ｃ２の容量と転送された電荷の量とに応じた電圧に設定する。リセットトランジスタＭ３は保持部Ｃ２を、電源電圧線ＶＤＤの電圧に応じた所定の電位にリセットするリセット部である。選択トランジスタＭ５は、垂直出力線１６に信号を出力する画素１２を選択する。増幅トランジスタＭ４は、ドレインに電源電圧が供給され、ソースに選択トランジスタＭ５を介して電流源からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより増幅トランジスタＭ４は、入射光によって生じた電荷に基づく信号ＶＯＵＴを、垂直出力線１６に出力する。なお、図２には、信号ＶＯＵＴに、対応する列番号をそれぞれ付記している（Ｖｏｕｔ（ｍ），Ｖｏｕｔ（ｍ＋１），Ｖｏｕｔ（ｍ＋２））。
【００２９】
図３は、半導体基板上に形成された画素１２の部分断面図である。図３には、画素１２の構成要素のうち、転送トランジスタＭ１，Ｍ２，Ｍ６、光電変換部ＰＤ、保持部Ｃ１，Ｃ２、オーバーフロードレインＯＦＤを示している。オーバーフロードレインＯＦＤは、転送トランジスタＭ６のドレインであり、光電変換部ＰＤからの電荷の排出部として機能する。ここでは、信号電荷として電子を用いる場合を例にして、各半導体領域の導電型を説明する。信号電荷としてホールを用いる場合には、各半導体領域の導電型は逆導電型になる。
【００３０】
ｎ型の半導体基板１１０の表面部には、ウェルを構成するｐ型半導体領域１１２が設けられている。なお、半導体基板１１０はｐ型でもよく、その場合、半導体基板１１０自体がｐ型半導体領域１１２であってもよい。ｐ型半導体領域１１２の表面部には、活性領域を画定する素子分離領域１１４が設けられている。素子分離領域１１４は、例えば、ＳＴＩ（Shallow Trench Isolation）法やＬＯＣＯＳ（LOCal Oxidation of Silicon）法により形成された絶縁領域である。
【００３１】
素子分離領域１１４により画定された活性領域には、オーバーフロードレインＯＦＤ、転送トランジスタＭ６、光電変換部ＰＤ、転送トランジスタＭ１、保持部Ｃ１、転送トランジスタＭ２及び保持部Ｃ２が、この順番で隣接して配されている。なお、画素１２のその他の構成要素であるリセットトランジスタＭ３、増幅トランジスタＭ４及び選択トランジスタＭ５は、不図示の別の活性領域に設けられている。
【００３２】
光電変換部ＰＤは、ｐ型半導体領域１１２との間にｐｎ接合を形成するｎ型半導体領域１１６を含む。ｎ型半導体領域１１６は、信号電荷である電子と同じ極性を有し、光電変換部ＰＤで生じた信号電荷を蓄積する電荷蓄積層としての役割を有する。ｎ型半導体領域１１６上のｐ型半導体領域１１２の表面部には、ｐ型半導体領域１１８が設けられている。ｐ型半導体領域１１８は、光電変換部ＰＤを、いわゆる埋め込みフォトダイオード構造とするためのものであり、半導体基板１１０の表面部の界面準位の影響により生じる暗電流の影響を抑制する役割を有する。
【００３３】
保持部Ｃ１は、ｐ型半導体領域１１２の表面部に、ｎ型半導体領域１１６から離間して設けられたｎ型半導体領域１２０を含む。ｎ型半導体領域１２０は、光電変換部ＰＤから転送された信号電荷を保持する電荷保持層としての役割を有する。保持部Ｃ１は、光電変換部ＰＤと同様の埋め込みダイオード構造としてもよい。
【００３４】
ｎ型半導体領域１１６とｎ型半導体領域１２０との間の半導体基板１１０上には、ゲート絶縁膜１２２を介してゲート電極１２４が設けられている。これにより、ゲート電極１２４をゲート、ｎ型半導体領域１１６をソース、ｎ型半導体領域１２０をドレインとする転送トランジスタＭ１が構成されている。ゲート電極１２４に供給する電圧によって、光電変換部ＰＤと保持部Ｃ１との間のポテンシャル状態を制御可能である。例えば、ｎ型半導体領域１１６に蓄積された信号電荷に対して、転送トランジスタＭ１がポテンシャルバリアを形成することができる。ゲート電極１２４の下部で、ｎ型半導体領域１１６とｎ型半導体領域１２０との間のｐ型半導体領域１１２内には、ｎ型半導体領域１１６よりも不純物濃度の低いｎ型半導体領域１２６が設けられている。
【００３５】
保持部Ｃ２は、ｐ型半導体領域１１２の表面部に、ｎ型半導体領域１２０から離間して設けられたｎ型半導体領域１２８を含む。ｎ型半導体領域１２８は、保持部Ｃ１から転送された信号電荷を保持する電荷保持層としての役割を有する。ｎ型半導体領域１２８には、保持部Ｃ１を不図示のリセットトランジスタＭ３のソース及び増幅トランジスタＭ４のゲートに電気的に接続するためのコンタクトプラグ１３０が設けられている。
【００３６】
ｎ型半導体領域１２０とｎ型半導体領域１２８との間の半導体基板１１０上には、ゲート絶縁膜１３２を介してゲート電極１３４が設けられている。これにより、ゲート電極１３４をゲート、ｎ型半導体領域１２０をソース、ｎ型半導体領域１２８をドレインとする転送トランジスタＭ２が構成されている。ゲート電極１３４に供給する電圧によって、保持部Ｃ１と保持部Ｃ２との間のポテンシャル状態を制御可能である。
【００３７】
オーバーフロードレインＯＦＤは、ｐ型半導体領域１１２の表面部に、ｎ型半導体領域１１６から離間して設けられたｎ型半導体領域１３６を含む。ｎ型半導体領域１２８には、ｎ型半導体領域１３６を不図示の電源電圧線ＶＯＦＤに電気的に接続するためのコンタクトプラグ１３８が設けられている。
【００３８】
ｎ型半導体領域１１６とｎ型半導体領域１３６との間の半導体基板１１０上には、ゲート絶縁膜１４０を介してゲート電極１４２が設けられている。これにより、ゲート電極１４２をゲート、ｎ型半導体領域１１６をソース、ｎ型半導体領域１３６をドレインとする転送トランジスタＭ６が構成されている。ゲート電極１４２に供給する電圧によって、光電変換部ＰＤとオーバーフロードレインＯＦＤとの間のポテンシャル状態を制御可能である。例えば、ｎ型半導体領域１１６に蓄積された信号電荷に対して、転送トランジスタＭ６がポテンシャルバリアを形成することができる。
【００３９】
半導体基板１１０の上には、撮像領域１０への入射光が保持部Ｃ１へ達するのを防止する遮光膜１４４が設けられている。この目的のもと、遮光膜１４４は、少なくとも保持部Ｃ１を覆うように設けられる。より遮光性能を高める観点から、例えば図３に示すように、保持部Ｃ１から延在してゲート電極１２４の全体及びゲート電極１３４の一部を覆うように遮光膜１４４を配置すると更に好ましい。
【００４０】
次に、光電変換装置における基本的なグローバル電子シャッタ動作について、図４及び図５を用いて説明する。図４は、グローバル電子シャッタ動作における各制御信号の駆動タイミングを示すタイミング図である。図５は、各タイミングにおける画素１２の各部のポテンシャル状態を模式的に表した図である。図５は、電子に対するポテンシャルを示した図であり、図において上側ほど電子に対するポテンシャルが高い、つまり電位としては低いことを示している。図５には、オーバーフロードレインＯＦＤ、転送トランジスタＭ６、光電変換部ＰＤ、転送トランジスタＭ１、保持部Ｃ１、転送トランジスタＭ２及び保持部Ｃ２の電位を示している。
【００４１】
図４において時刻ｔ１よりも前の期間は、ｋフレーム目の露光期間である。時刻ｔ１よりも前の期間において、制御信号ＰＴＸ１，ＰＴＸ３はＬｏレベル、すなわち転送トランジスタＭ１，Ｍ６はオフ状態であり、転送トランジスタＭ１，Ｍ６部の電子に対するポテンシャルは高くなっている。これにより、光電変換部ＰＤでは入射光の光量に応じた信号電荷が生成され、生成された信号電荷は光電変換部ＰＤに蓄積される。時刻ｔ１の直前における各部のポテンシャル状態が、図５（ａ）に示されている。
【００４２】
なお、時刻ｔ１よりも前の期間において、制御信号ＰＲＥＳはＨｉレベル、すなわちリセットトランジスタＭ３はオンであり、総ての画素１２の保持部Ｃ２（ＦＤ部）はリセット状態である。また、制御信号ＰＳＥＬはＬｏレベル、すなわち選択トランジスタＭ５はオフであり、総ての画素１２は非選択状態である。
【００４３】
時刻ｔ１において、垂直走査回路２０により総ての行の制御信号ＰＴＸ１がＬｏレベルからＨｉレベルへと制御され、総ての行の画素１２の転送トランジスタＭ１がオンになる。これにより、転送トランジスタＭ１部の電子に対するポテンシャルバリアが低下し、光電変換部ＰＤに蓄積されていた信号電荷が保持部Ｃ１へと転送される。時刻ｔ１における各部のポテンシャル状態が、図５（ｂ）に示されている。
【００４４】
時刻ｔ２において、垂直走査回路２０により総ての行の制御信号ＰＴＸ１がＨｉレベルからＬｏレベルへと制御され、総ての行の画素１２の転送トランジスタＭ１がオフになる。これにより、転送トランジスタＭ１部の電子に対するポテンシャルバリアが高くなり、光電変換部ＰＤから保持部Ｃ１への転送動作が終了する。時刻ｔ２における各部のポテンシャル状態が、図５（ｃ）に示されている。この保持部Ｃ１への転送動作は、全画素同時に行われ、ｋフレーム目の露光期間の終了を規定する。
【００４５】
時刻ｔ３において、垂直走査回路２０により総ての行の制御信号ＰＴＸ３がＬｏレベルからＨｉレベルへと制御され、総ての行の画素１２の転送トランジスタＭ６がオンになる。これにより、転送トランジスタＭ６部の電子に対するポテンシャルバリアが低下し、転送動作後に光電変換部ＰＤに残留し或いは時刻ｔ２以降に光電変換部ＰＤに蓄積された信号電荷がオーバーフロードレインＯＦＤへと排出される。時刻ｔ３における各部のポテンシャル状態が、図５（ｄ）に示されている。このオーバーフロードレインＯＦＤへの電荷排出動作は、全画素同時に行われ、ｋ＋１フレーム目の露光期間の開始を規定する。
【００４６】
時刻ｔ４において、垂直走査回路２０により総ての行の制御信号ＰＴＸ３がＨｉレベルからＬｏレベルへと制御され、総ての行の画素１２の転送トランジスタＭ６がオフになる。これにより、転送トランジスタＭ６部の電子に対するポテンシャルバリアが高くなり、光電変換部ＰＤからオーバーフロードレインＯＦＤへの電荷排出動作が終了する。
【００４７】
このようにして、オーバーフロードレインＯＦＤへの電荷の排出動作と保持部Ｃ１への信号電荷の転送動作とを全画素で同時に行うことで、グローバル電子シャッタ機能を実現している。
【００４８】
各画素１２の保持部Ｃ１へと転送されたｋフレーム目の信号電荷は、時刻ｔ４以降、行毎に順次、読み出される。
【００４９】
時刻ｔ５には、垂直走査回路２０により、制御信号ＰＲＥＳ（ｎ）がＨｉレベルからＬｏレベルへと制御され、ｎ行目の画素１２のリセットトランジスタＭ３がオフになり、ＦＤ部のリセットが解除される。
【００５０】
同じく時刻ｔ５に、垂直走査回路２０により、制御信号ＰＳＥＬ（ｎ）がＬｏレベルからＨｉレベルへと制御され、ｎ行目の画素１２の選択トランジスタＭ５がオンになり、ｎ行目の画素１２が選択される。これにより、ｎ行目の画素１２のＦＤ部のリセット電位に応じた信号ＶＯＵＴが、垂直出力線１６へと出力される。
【００５１】
続く時刻ｔ６から時刻ｔ７の期間に制御信号ＰＴＮをＨｉレベルにすることで、各列の垂直出力線１６に出力されたｎ行目の画素１２のリセット信号を、読み出し回路３０が有するリセット信号用のサンプルホールド容量にそれぞれ保持する。制御信号ＰＴＮは、Ｎ信号用のサンプルホールド容量の接続と非接続とを制御するスイッチの制御信号である。
【００５２】
時刻ｔ８において、垂直走査回路２０により制御信号ＰＴＸ２（ｎ）がＬｏレベルからＨｉレベルへと制御され、ｎ行目の画素１２の転送トランジスタＭ２がオンになる。これにより、転送トランジスタＭ２部の電子に対するポテンシャルバリアが低下し、保持部Ｃ１が保持していた信号電荷が保持部Ｃ２へと転送される。時刻ｔ８における各部のポテンシャル状態が、図５（ｅ）に示されている。
【００５３】
時刻ｔ９において、垂直走査回路２０により制御信号ＰＴＸ２（ｎ）がＨｉレベルからＬｏレベルへと制御され、ｎ行目の画素１２の転送トランジスタＭ２がオフになる。これにより、転送トランジスタＭ２部の電子に対するポテンシャルバリアが高くなり、保持部Ｃ１から保持部Ｃ２への転送動作が終了する。時刻ｔ９における各部のポテンシャル状態が、図５（ｆ）に示されている。
【００５４】
ｎ行目の画素１２の保持部Ｃ２に信号電荷が転送されることで、ｎ行目の画素１２のＦＤ部の電位は、転送された信号電荷の量に応じた電位がリセット電位に加算されたレベルとなり、その電位に応じた信号ＶＯＵＴが、垂直出力線１６へと出力される。
【００５５】
続く時刻ｔ１０から時刻ｔ１１の期間に制御信号ＰＴＳをＨｉレベルにすることで、各列の垂直出力線１６に出力されたｎ行目の画素１２の光信号を、読み出し回路３０が有する光信号用のサンプルホールド容量にそれぞれ保持する。制御信号ＰＴＳは、Ｓ信号用のサンプルホールド容量の接続と非接続とを制御するスイッチの制御信号である。
【００５６】
各列のサンプルホールド容量に保持された光信号及びリセット信号は、水平走査回路４０からの制御信号に従って列毎に出力回路５０へと転送される。出力回路５０では光信号からリセット信号が減算処理され、ノイズ成分を除去した信号が画素信号として出力される。
【００５７】
時刻ｔ１２において、垂直走査回路２０により制御信号ＰＳＥＬ（ｎ）がＨｉレベルからＬｏレベルへと制御され、ｎ行目の画素１２の選択トランジスタＭ５がオフになる。これにより、ｎ行目の画素１２の選択が解除される。また、同じく時刻ｔ１２において、垂直走査回路２０により制御信号ＰＲＥＳ（ｎ）がＬｏレベルからＨｉレベルへと制御され、ｎ行目の画素１２のリセットトランジスタＭ３がオンになる。これにより、ｎ行目の画素１２のＦＤ部の電位がリセットされる。
【００５８】
時刻ｔ５から時刻ｔ１２の期間に渡る一連の読み出し動作は、画素行ごとに行われる。図４の例では、ｎ行目の画素１２の読み出し動作に続いて、ｎ＋１行目の画素１２の読み出し動作、ｎ＋２行目の画素１２の読み出し動作が順次実行される。
【００５９】
総ての行の画素１２の読み出し動作が終了した後、時刻ｔ１３から時刻ｔ１４の期間において、時刻ｔ１から時刻ｔ２の期間と同様に、垂直走査回路２０により総ての行の制御信号ＰＴＸ１がＬｏレベルからＨｉレベルへと制御される。これにより、時刻ｔ４から時刻ｔ１４の期間に光電変換部ＰＤに蓄積された信号電荷を、保持部Ｃ１へと転送する。時刻ｔ１４は、ｋ＋１フレーム目の露光期間の終了を規定する。
【００６０】
ここで、各行の読み出し動作が行われている期間を「読み出し期間」と定義する。図４には、ｋフレーム目の読み出し期間と、ｋ＋１フレーム目の読み出し期間とが示されている。一方、オーバーフロードレインＯＦＤへの電荷の排出が完了する時刻ｔ４から、保持部Ｃ１への信号電荷の転送を開始する時刻ｔ１３までが、そのフレームで光電変換部ＰＤが信号電荷を蓄積している期間である。すなわち、図４において、時刻ｔ４から時刻ｔ１３までの期間が、ｋ＋１フレーム目の露光期間となる。したがって、ｋフレーム目の読み出し期間は、ｋ＋１フレーム目の露光期間と重なる期間に行われることになる。
【００６１】
以後の説明では必要に応じて、図４に示すようなタイミング図に換えて、図６に示すようなタイミング図を用いることがある。図６のタイミング図は、図４のタイミング図と同じタイミングにおける駆動を示すものであるが、制御信号ＰＴＸ１，ＰＴＸ３を除く他の制御信号を「読み出し信号」として１本の斜めの点線で表している。この点線は、各行の動作が順次行われていることを視覚的に表現したものである。制御信号ＰＴＸ１，ＰＴＸ３は全行同時に駆動されるため、図６にはそれぞれ１つの信号で表している。
【００６２】
次に、比較例１による光電変換装置の駆動方法について、図７及び図９（ａ）を用いて説明する。図７は、比較例１による光電変換装置の駆動方法を示すタイミング図である。図９（ａ）は、比較例１の駆動方法における画素１２の各部のポテンシャル状態を模式的に表した図である。
【００６３】
比較例１の駆動方法は、基本的な動作タイミングは図６に示した駆動方法と同じであるが、制御信号ＰＴＸ３のオフ時の信号レベルが、Ｌｏレベルではなく、ＬｏレベルとＨｉレベルとの間の中間レベル（以下、「Ｍレベル」と表記する）に設定されている。
【００６４】
図７の下側には、ある画素１２へ入射する光の光量と、その画素１２の光電変換部ＰＤに蓄積されている電荷（電子）の量とを模式的に示している。図７では、時刻ｔ２と時刻ｔ３との間に入射光の光量がゼロから急激に大きくなり、その後、継続して光電変換部ＰＤを飽和させるに十分な光量の光が入射している場合を想定している。
【００６５】
時刻ｔ４において、垂直走査回路２０により制御信号ＰＴＸ３がＨｉレベルからＭレベルへと制御され、オーバーフロードレインＯＦＤへの電荷の排出が終了すると、光電変換部ＰＤにおける電荷（電子）の蓄積、すなわちｋ＋１フレーム目の露光期間が開始する。光電変換部ＰＤへの入射光の光量は非常に多いため、光電変換部ＰＤに蓄積される電荷の量はすぐに飽和電荷量に達し、その後は一定量となる。
【００６６】
時刻ｔ１３において、垂直走査回路２０により制御信号ＰＴＸ１がＬｏレベルからＨｉレベルへと制御され、光電変換部ＰＤの電荷が保持部Ｃ１に転送されると、光電変換部ＰＤは空になる。その後、時刻ｔ３から時刻ｔ４の期間と同様のオーバーフロードレインＯＦＤへの電荷の排出期間が終了すると、ｋ＋２フレーム目の露光期間が開始する。
【００６７】
光電変換部ＰＤに蓄積されている電荷の量が飽和電荷量に達しているときのポテンシャル状態が、図９（ａ）に示されている。転送トランジスタＭ６のオフ時の信号レベルはＭレベルのため、転送トランジスタＭ６のポテンシャルバリアは転送トランジスタＭ１のポテンシャルバリアよりも低くなっている。このため、光電変換部ＰＤの飽和電荷量は、転送トランジスタＭ６のポテンシャルバリアの高さによって規定される。光電変換部ＰＤが飽和した後、溢れた電子は、ポテンシャルバリアの低いオーバーフロードレインＯＦＤ側へと排出される。
【００６８】
このように、比較例１の駆動方法には、光電変換部ＰＤの飽和電荷量が小さくなってしまうという課題がある。
【００６９】
次に、比較例２による光電変換装置の駆動方法について、図８及び図９（ｂ）を用いて説明する。図８は、比較例２による光電変換装置の駆動方法を示すタイミング図である。図９（ｂ）は、比較例２の駆動方法における画素１２の各部のポテンシャル状態を模式的に表した図である。
【００７０】
比較例２の駆動方法は、基本的な動作タイミングは図７に示した比較例１の駆動方法と同じであるが、制御信号ＰＴＸ３のオフ時の信号レベルが、Ｍレベルではなく、Ｌｏレベルに設定されている。光電変換部ＰＤへの入射光の光量は、図７に示した比較例１と同様の場合を想定している。
【００７１】
比較例２の駆動方法では、制御信号ＰＴＸ３のオフ時の信号レベルがＬｏレベルであり、転送トランジスタＭ６のポテンシャルバリアが比較例１の場合よりも高いため、光電変換部ＰＤの飽和電荷量は、比較例１の場合よりも多くなる。
【００７２】
光電変換部ＰＤに蓄積されている電荷の量が飽和電荷量に達しているときのポテンシャル状態が、図９（ｂ）に示されている。比較例２では、転送トランジスタＭ６のポテンシャルバリアが転送トランジスタＭ１のポテンシャルバリアよりも高くなっており、光電変換部ＰＤの飽和電荷量は、転送トランジスタＭ１のポテンシャルバリアの高さによって規定される。光電変換部ＰＤが飽和した後、溢れた電子は、ポテンシャルバリアの低い保持部Ｃ１側へと漏れ出してしまう。
【００７３】
前述の通り、ｋフレーム目の読み出し期間は、ｋ＋１フレーム目の露光期間と重なる期間に行われる。このため、ｋ＋１フレーム目の露光期間において光電変換部ＰＤから保持部Ｃ１への電子の漏れ出しが発生すると、ｋフレーム目の信号に偽信号が重畳する。図８には、偽信号が発生する期間を「偽信号発生期間」として表している。
【００７４】
ｋフレーム目の露光期間は、時刻ｔ１よりも前の期間である。図８の例において、時刻ｔ１よりも前における入射光の光量はゼロであるため、本来のｋフレーム目のデータはゼロである。しかしながら、ｋ＋１フレーム目の露光期間において光電変換部ＰＤから保持部Ｃ１へと電子が漏れ出すと、漏れ出した電子がｋフレーム目の信号として読み出されてしまうため、これが偽信号となってしまう。
【００７５】
このように、比較例２の駆動方法には、１フレーム前の信号に偽信号が重畳してしまうという課題がある。
【００７６】
そこで、本実施形態では、比較例１及び比較例２の上記課題を解決すべく、図１０に示すタイミング図に従って、グローバル電子シャッタを実行する動作モードで光電変換装置を駆動する。図１０は、本実施形態による光電変換装置の駆動方法を示すタイミング図である。本実施形態の駆動方法は、制御信号ＰＴＸ３を除き、比較例１及び比較例２の駆動方法と同じである。
【００７７】
すなわち、本実施形態では、時刻ｔ４において、垂直走査回路２０により制御信号ＰＴＸ３をＨｉレベルからＨｉレベルよりも低い第１のレベルに制御し、オーバーフロードレインＯＦＤへの電荷の排出期間を終了する。その後、露光期間の期間に、垂直走査回路２０により制御信号ＰＴＸ３を第１の信号値から第１の信号値よりも低い第２の信号値へと連続的に変化する。これにより、光電変換部ＰＤに保持された信号電荷（電子）に対して、転送トランジスタＭ６が形成するポテンシャルバリアのレベルは、第１のレベルから、第１のレベルより高い第２のレベルに変化する。ここで、第１のレベルは、光電変換部ＰＤに保持された電荷（電子）に対する転送トランジスタＭ６のポテンシャルが、光電変換部ＰＤのポテンシャルよりも高くなるレベルである。換言すると、第１のレベルの制御信号ＰＴＸ３が供給されることにより、光電変換部ＰＤに保持された信号電荷（電子）に対して、転送トランジスタＭ６がポテンシャルバリアを形成する。また、好適には、第２のレベルは、光電変換部ＰＤに保持された電荷（電子）に対する転送トランジスタＭ６のポテンシャルバリアが、第１のレベルよりも高く、かつ転送トランジスタＭ１のポテンシャルバリアのレベル以下になるレベルである。
【００７８】
つまり、露光期間の経過とともに、転送トランジスタＭ６の電子に対するポテンシャルバリアは、徐々に高くなっていく。それに合わせて、光電変換部ＰＤの飽和電荷量も徐々に多くなり、光電変換部ＰＤに蓄積された電子の量も徐々に多くなっていく。この期間において、転送トランジスタＭ６のポテンシャルバリアは転送トランジスタＭ１のポテンシャルバリアよりも低いため、光電変換部ＰＤから保持部Ｃ１への電子の漏れ出しは発生しない。制御信号ＰＴＸ３の信号レベルは、転送トランジスタＭ６のポテンシャルバリアの高さが、最終的に露光期間の終了時（時刻ｔ１４）において転送トランジスタＭ１のポテンシャルバリアの高さと同程度になるように、連続的に徐々に下げていく。こうすることで、転送トランジスタＭ１のポテンシャルバリアの高さによって規定される光電変換部ＰＤの飽和電荷量を確保することができる。
【００７９】
したがって、本実施形態の駆動方法では、光電変換部ＰＤの飽和電荷量の低下を抑制しつつ、保持部Ｃ１への電子の漏れ出しによる偽信号の発生を防止することができる。
【００８０】
なお、本実施形態では転送トランジスタＭ６のポテンシャルバリアの高さを制御信号ＰＴＸ３の信号レベル、つまり転送トランジスタＭ６のゲート電位で制御したが、オーバーフロードレインＯＦＤの電位によって制御するようにしてもよい。
【００８１】
このように、本実施形態によれば、光電変換部の飽和電荷量の低下を抑制しつつ、光電変換部から保持部への電荷の漏れ出しによる偽信号の発生を防止することができる。
【００８２】
［第２実施形態］
本発明の第２実施形態による光電変換装置の駆動方法について、図１乃至図１０を用いて説明する。第１実施形態で示した光電変換装置の構成要素や制御信号等には同一の符号を付し、説明を省略し或いは簡潔にする。
【００８３】
本実施形態では、図１乃至図３を用いて説明した第１実施形態による光電変換装置の他の駆動方法を説明する。本実施形態の駆動方法は、読み出し回路３０に含まれる増幅回路のゲインが複数の設定値の中から選択可能な場合の適用例である。ここでは一例として、増幅回路のゲインが１倍、２倍、４倍、８倍に切り替え可能な場合を想定する。
【００８４】
ゲインが１倍のとき、光電変換部ＰＤの転送トランジスタＭ１側のポテンシャルバリアの高さで決まる飽和電荷量に対応した出力信号レベルの範囲と、後段の回路のダイナミックレンジとが等しくなっているものとする。この場合、ゲインが２倍になると、後段の回路のダイナミックレンジは、光電変換部ＰＤの飽和電荷量の半分の電荷量に対応した出力信号レベルの範囲に相当することになる。つまり、ゲインが２倍以上になると、光電変換部ＰＤの飽和電荷量の半分以下の電荷しか最終的な信号として扱われない。
【００８５】
そこで、本実施形態による光電変換装置の駆動方法では、増幅回路のゲインの設定値に応じて、転送トランジスタＭ６部のポテンシャルを制御する。例えば、ゲインの設定値が２倍以上のときは、入射光の光量が相対的に少ないため、図７に示す比較例１のタイミング図に従って駆動を行う。このとき、制御信号ＰＴＸ３のＭレベルは、後段の回路のダイナミックレンジに対応する量以上の電荷を蓄積することができ、且つ、転送トランジスタＭ６のポテンシャルバリアが転送トランジスタＭ１のポテンシャルバリアよりも低くなるレベルに設定する。こうすることで、光電変換部ＰＤから保持部Ｃ１への電荷の漏れ出しによる偽信号の発生を抑えつつ、必要なダイナミックレンジを確保することができる。
【００８６】
一方、ゲインの設定値が１倍以下のときは、入射光の光量が相対的に多いため、偽信号の発生を許容して図８に示す比較例２のタイミング図に従って駆動を行うか、偽信号の発生を考慮した図１０に示す第１実施形態のタイミング図に従って駆動を行う。
【００８７】
このように、本実施形態によれば、入射光の光量に応じて読み出し回路３０の増幅回路のゲインを切り替える場合にも、光電変換部ＰＤから保持部Ｃ１への電荷の漏れ出しによる偽信号の発生を抑えつつ、必要なダイナミックレンジを確保することができる。
【００８８】
［第３実施形態］
本発明の第３実施形態による光電変換装置の駆動方法について、図１１及び図１２を用いて説明する。第１及び第２実施形態で示した光電変換装置の構成要素や制御信号等には同一の符号を付し、説明を省略し或いは簡潔にする。本実施形態では、図１乃至図３を用いて説明した第１実施形態による光電変換装置の他の駆動方法を説明する。
【００８９】
図１１は、本実施形態による光電変換装置の駆動方法を示すタイミング図である。図１１には、図７、図８、図１０と同様の制御信号の遷移と、画素１２への入射光量及び光電変換部ＰＤの蓄積電荷量（電子量）の遷移を示している。ここでは、露光期間中に生成された電荷量が転送トランジスタＭ１のポテンシャルバリアの高さで決まる飽和電荷量よりも多い画素（飽和電荷量相当以上の入射光量の画素）と、当該飽和電荷量に等しい画素（飽和電荷量相当の入射光量の画素）とを示している。
【００９０】
本実施形態による光電変換装置の駆動方法では、図１１に示すように、読み出し期間中の時刻ｔ１５において、制御信号ＰＴＸ３のレベルをステップ状に変化している。このような動作をすることで、偽信号発生期間を図８の比較例２の場合よりも短くすることができ、偽信号を低減することができる。
【００９１】
図１２は、比較例３による光電変換装置の駆動方法を示すタイミング図である。図１２には、図１１と同様、制御信号の遷移と、画素１２への入射光量及び光電変換部ＰＤの蓄積電荷量（電子量）の遷移を示している。ここでは、露光期間中に生成された電荷量が転送トランジスタＭ１のポテンシャルバリアの高さで決まる飽和電荷量よりも多い画素（飽和電荷量相当以上の入射光量の画素）と、当該飽和電荷量に等しい画素（飽和電荷量相当の入射光量の画素）とを示している。
【００９２】
比較例３の駆動方法では、時刻ｔ１５よりも遅い時刻ｔ１６において、制御信号ＰＴＸ３のレベルをステップ状に変化している。このように駆動することで、偽信号発生期間を図１１に示す本実施形態の場合よりも短くすることができる。しかしながら、比較例３の駆動方法では、飽和電荷量に達していない光電変換部ＰＤを含む画素１２の動作に不都合がある。
【００９３】
図１１に示す本実施形態の駆動では、飽和電荷量相当の光量が入射する画素１２の光電変換部ＰＤに蓄積される電荷の量が飽和電荷量まで達している。これに対し、図１２に示す比較例３の駆動では、飽和電荷量相当の光量が入射する画素１２の光電変換部ＰＤに蓄積される電荷の量は飽和電荷量に達していない。このことは、比較例３の駆動では、入射光量が飽和電荷量相当の光量以下の画素１２において適正な出力を得られないことを示している。
【００９４】
図１１及び図１２には、制御信号ＰＴＸ３のタイミング図に重ねて、一点鎖線の斜線を記載している。この斜線は、一定の入射光量のもと露光期間中に飽和電荷量相当の電荷が蓄積される画素１２において、光電変換部ＰＤからオーバーフロードレインＯＦＤへの電荷の排出が生じないポテンシャルバリアを維持するための制御信号ＰＴＸ３のレベルを示している。制御信号ＰＴＸ３のレベルがこの斜線を上回る期間があると、光電変換部ＰＤからオーバーフロードレインＯＦＤへの電荷の排出が生じ、光電変換部ＰＤの蓄積電荷を減らしてしまう。
【００９５】
図１２に示す比較例３の駆動では、時刻ｔ３の直前に、制御信号ＰＴＸ３のレベルがこの斜線を上回っている。制御信号ＰＴＸ３のレベルが斜線を上回っている期間に光電変換部ＰＤからオーバーフロードレインＯＦＤへの電荷の排出が生じることで、飽和電荷量相当の光量が入射する画素１２の光電変換部ＰＤに蓄積される電荷の量は飽和電荷量に達しないことになる。したがって、制御信号ＰＴＸ３のレベルをステップ状に変化するタイミングは、図１１に示す本実施形態の駆動のように、制御信号ＰＴＸ３のレベルがこの斜線を上回らないように、適宜設定することが望ましい。
【００９６】
このように、制御信号ＰＴＸ３のレベルは、入射光の光量に応じて適宜設定することが望ましい。具体的には、露光期間の間に転送トランジスタＭ１のポテンシャルで規定される飽和電荷量相当の光が入射する場合に、光電変換部ＰＤに蓄積された電荷が転送トランジスタＭ６のポテンシャルバリアを越えないレベルになるように、制御信号ＰＴＸ３を制御する。
【００９７】
なお、本実施形態では、制御信号ＰＴＸ３のレベルを時刻ｔ１５において１回だけ変化したが、制御信号ＰＴＸ３のレベルを２回以上に分けて変化するようにしてもよい。
【００９８】
このように、本実施形態によれば、入射光量が飽和電荷量相当の光量以下の画素１２において適正な出力を得るとともに、光電変換部ＰＤの飽和電荷量を十分に確保することができる。
【００９９】
［第４実施形態］
本発明の第４実施形態による光電変換装置の駆動方法について、図１３を用いて説明する。第１乃至第３実施形態で示した光電変換装置の構成要素や制御信号等には同一の符号を付し、説明を省略し或いは簡潔にする。本実施形態では、図１乃至図３を用いて説明した第１実施形態による光電変換装置の他の駆動方法を説明する。
【０１００】
図１３は、本実施形態による光電変換装置の駆動方法を示すタイミング図である。本実施形態の駆動方法は、図１３に示すように露光期間に対して読み出し期間が短い場合の適用例を示す。
【０１０１】
図１３に示すように、露光期間の中間付近である時刻ｔ１７において、ｋフレーム目の読み出し期間が終了するものとする。このような場合に、本実施形態では、時刻ｔ１７よりも少し後の時刻ｔ１８に、制御信号ＰＴＸ３のレベルをステップ状に変化する。
【０１０２】
時刻ｔ１７から時刻ｔ１３の間に、光電変換部ＰＤの蓄積電荷量は、制御信号ＰＴＸ１で規定される飽和電荷量に達し、その後、光電変換部ＰＤから保持部Ｃ１への電荷の漏れ出しが発生する。しかしながら、時刻ｔ１７においてｋフレーム目の読み出し期間は終了しており、時刻ｔ１７以降に光電変換部ＰＤから保持部Ｃ１へと漏れ出した電荷は、偽信号とはならない。
【０１０３】
このように、露光期間に対して読み出し期間が短い場合には、読み出し期間の終了のタイミングに応じて制御信号ＰＴＸ３のレベルを変化するタイミングを設定することで、偽信号の発生を抑制することができる。
【０１０４】
このように、本実施形態によれば、光電変換部ＰＤから保持部Ｃ１への電荷の漏れ出しによる偽信号の発生を抑えつつ、光電変換部ＰＤの飽和電荷量を十分に確保することができる。
【０１０５】
［第５実施形態］
本発明の第５実施形態による光電変換装置の駆動方法について、図１４を用いて説明する。第１乃至第４実施形態で示した光電変換装置の構成要素や制御信号等には同一の符号を付し、説明を省略し或いは簡潔にする。本実施形態では、図１乃至図３を用いて説明した第１実施形態による光電変換装置の他の駆動方法を説明する。
【０１０６】
図１４は、本実施形態による光電変換装置の駆動方法を示すタイミング図である。本実施形態の駆動方法は、第４実施形態で説明した読み出し期間の終了後の制御信号ＰＴＸ３のレベルの変化を、読み出し期間が終了した行の画素から順次行う例である。
【０１０７】
時刻ｔ４において、垂直走査回路２０により総ての行の制御信号ＰＴＸ３をＨｉレベルからＭレベルに制御し、光電変換部ＰＤからオーバーフロードレインＯＦＤへの電荷の排出を完了する。制御信号ＰＴＸ３のレベルは、各画素行の読み出し期間が終了するまでＭレベルのままで維持する。
【０１０８】
例えば、ｎ行目の画素行では、読み出し動作が完了する時刻ｔ１２まで制御信号ＰＴＸ３（ｎ）をＭレベルに維持し、時刻ｔ１２のすぐ後の時刻ｔ１８において、制御信号ＰＴＸ３（ｎ）をＬｏレベルに変化する。ｎ行目の画素行の読み出し動作は時刻ｔ１２に完了しているので、時刻ｔ１２以降に光電変換部ＰＤから保持部Ｃ１に漏れ出した電荷は偽信号とはならない。
【０１０９】
同様に、ｎ＋１行目の画素行では、当該画素行の読み出し動作が完了した後の時刻ｔ１９において、制御信号ＰＴＸ３（ｎ＋１）をＬｏレベルに変化する。また、ｎ＋２行目の画素行では、当該画素行の読み出し動作が完了した後の時刻ｔ２０において、制御信号ＰＴＸ３（ｎ＋２）をＬｏレベルに変化する。
【０１１０】
このように、本実施形態によれば、光電変換部ＰＤから保持部Ｃ１への電荷の漏れ出しによる偽信号の発生を抑えつつ、光電変換部ＰＤの飽和電荷量を十分に確保することができる。
【０１１１】
［第６実施形態］
本発明の第６実施形態による光電変換装置の駆動方法について、図１５及び図１６を用いて説明する。第１乃至第５実施形態で示した光電変換装置の構成要素や制御信号等には同一の符号を付し、説明を省略し或いは簡潔にする。本実施形態では、図１乃至図３を用いて説明した第１実施形態による光電変換装置の他の駆動方法を説明する。
【０１１２】
図１５は、比較例４による光電変換装置の駆動方法を示すタイミング図である。比較例４は、１フレームの露光期間の間に光電変換部ＰＤから保持部Ｃ１への電荷の転送を複数回（ここでは２回）行う駆動例である。すなわち、１フレームの露光期間が、光電変換部ＰＤから保持部Ｃ１への電荷の転送動作を区切りとする複数の期間に分かれている。
【０１１３】
比較例４では、第４実施形態の場合と同様、露光期間に対して読み出し期間が短い場合を想定している。ここでは、時刻ｔ４に開始し時刻ｔ１４に終了するｋ＋１フレーム目の露光期間のほぼ中間の時刻である時刻ｔ２１よりも前の時刻ｔ１７までに、ｋフレーム目の読み出し期間が終了しているものとする。
【０１１４】
ｋフレーム目の読み出し期間が終了した後の時刻ｔ２１から時刻ｔ２２の期間に、垂直走査回路２０により総ての行の制御信号ＰＴＸ１をＬｏレベルからＨｉレベルに制御する。これにより、時刻ｔ４から時刻ｔ２２の期間（第１の露光期間）に光電変換部ＰＤに蓄積された電荷を保持部Ｃ１へと転送する。この転送動作を、１回目の転送と呼ぶものとする。時刻ｔ１３から時刻ｔ１４の間に行われる光電変換部ＰＤから保持部Ｃ１への転送動作では、時刻ｔ２２から時刻ｔ１４の期間（第２の露光期間）に光電変換部ＰＤに蓄積された電荷が保持部Ｃ１へと転送される。この転送動作を、２回目の転送と呼ぶものとする。このとき、図中に「偽信号発生期間」と示した期間が、偽信号が発生しうる期間である。第２の露光期間は読み出し期間の終了後のため、光電変換部ＰＤが飽和しても偽信号にはならない。
【０１１５】
図１６は、本実施形態による光電変換装置の駆動方法を示すタイミング図である。本実施形態の駆動は、制御信号ＰＴＸ３の駆動が異なるほかは、図１５に示す比較例４の駆動と同じである。
【０１１６】
本実施形態の駆動方法では、図１６に示すように、第３実施形態の駆動方法と同様にして、第１の露光期間の途中で制御信号ＰＴＸ３のレベルをステップ状に変化している。このような動作をすることで、偽信号発生期間を図１５の比較例４の場合よりも短くすることができ、偽信号を低減することができる。また、光電変換部ＰＤから保持部Ｃ１への転送回数を２回とすることで、光電変換部ＰＤの飽和電荷量を実質的に２倍にすることができる。
【０１１７】
このように、本実施形態によれば、光電変換部ＰＤから保持部Ｃ１への電荷の漏れ出しによる偽信号の発生を抑えつつ、光電変換部ＰＤの飽和電荷量を十分に確保することができる。
【０１１８】
［第７実施形態］
本発明の第７実施形態による光電変換装置の駆動方法について、図１７を用いて説明する。第１乃至第６実施形態で示した光電変換装置の構成要素や制御信号等には同一の符号を付し、説明を省略し或いは簡潔にする。本実施形態では、図１乃至図３を用いて説明した第１実施形態による光電変換装置の他の駆動方法を説明する。
【０１１９】
図１７は、本実施形態による光電変換装置の駆動方法を示すタイミング図である。本実施形態の駆動は、制御信号ＰＴＸ３の駆動が異なるほかは、図１５に示す比較例４の駆動と同じである。
【０１２０】
本実施形態の駆動方法では、図１７に示すように、第１の露光期間と第２の露光期間との境界となる時刻ｔ２１に、制御信号ＰＴＸ３のレベルをステップ状に変化している。このような動作では、比較例４の場合よりも第１の露光期間における光電変換部ＰＤの飽和電荷量は少なくなるが、偽信号発生期間をなくすことができる。第２の露光期間における光電変換部ＰＤの飽和電荷量は、制御信号ＰＴＸ１のレベルに応じた本来の飽和電荷量のままである。
【０１２１】
このように、本実施形態によれば、光電変換部ＰＤから保持部Ｃ１への電荷の漏れ出しによる偽信号の発生を抑えつつ、光電変換部ＰＤの飽和電荷量を一定量確保することができる。
【０１２２】
［第８実施形態］
本発明の第８実施形態による光電変換装置の駆動方法について、図１８及び図１９を用いて説明する。第１乃至第７実施形態で示した光電変換装置の構成要素や制御信号等には同一の符号を付し、説明を省略し或いは簡潔にする。本実施形態では、図１乃至図３を用いて説明した第１実施形態による光電変換装置の他の駆動方法を説明する。
【０１２３】
第４実施形態による光電変換装置の駆動方法では、露光期間に対して読み出し期間が短い場合に、読み出し期間の終了後に制御信号ＰＴＸ３をＭレベルからＬｏレベルに変化することで、偽信号の発生を抑制した。しかしながら、第４実施形態の駆動方法では、被写体が明るい状態から暗い状態に変化する場合に、別の課題が生じることがあった。
【０１２４】
図１８は、第４実施形態による光電変換装置の駆動方法の課題を説明するタイミング図である。図１８には、第４実施形態の駆動において、ｋフレーム目の読み出し期間の間に入射光の光量が多い状態から少ない状態に変化した場合を示している。
【０１２５】
図１８において、光電変換部ＰＤに蓄積される電荷量は、本来であれば制御信号ＰＴＸ１で決まる飽和電荷量に達するはずである。しかしながら、読み出し期間中、制御信号ＰＴＸ３はＭレベルのために、光電変換部ＰＤに蓄積される電荷量は、制御信号ＰＴＸ３で決まる、飽和電荷量よりも低い電荷量に留まっている。読み出し期間の終了後、制御信号ＰＴＸ３はＬｏレベルに設定されるが、そのときには入射光量が少ない状態となっており、更なる電荷の蓄積は行われない。その結果、最終的に光電変換部ＰＤに蓄積される電荷量は、制御信号ＰＴＸ１で決まる飽和電荷量には達しない。
【０１２６】
そこで、本実施形態による光電変換装置の駆動方法では、撮像領域１０を構成する複数の画素１２として、撮像用画素と補正用画素とを用意する。そして、補正用の画素１２として、図１９に示すタイミング図に従って駆動する。補正用の画素１２は、撮像領域１０内に点在しておくことが望ましい。
【０１２７】
図１９は、本実施形態による光電変換装置の駆動方法を示すタイミング図である。図１９に示す本実施形態の駆動では、露光期間の間、補正用の画素１２に対して、制御信号ＰＴＸ３をＬｏレベルに設定する。すなわち、転送トランジスタＭ６部のポテンシャルバリアを、転送トランジスタＭ１部のポテンシャルバリア以上のレベルに制御する。これにより、補正用の画素１２では、読み出し期間の間に入射光の光量が多い状態から少ない状態に変化した場合にも、本来の出力レベルを得ることができる。
【０１２８】
この補正用の画素１２の出力を用いて、本来の出力レベルが得られなかった画素の出力を補正する。例えば、補正用の画素１２の出力のシェーディング形状に応じたパラメータを、補正用以外の画素１２の出力に乗算する等の方法が適用可能である。なお、画素信号の補正は、例えば、後述する第１２実施形態による撮像システムでは信号処理部２０８において、後述する第１３実施形態による撮像システムでは画像処理部３１２において、実行することができる。
【０１２９】
このように、本実施形態によれば、光電変換部ＰＤから保持部Ｃ１への電荷の漏れ出しによる偽信号の発生を抑えつつ、光電変換部ＰＤの飽和電荷量を確保したうえで、入射光量が明るい状態から暗い状態に変化した場合の画質劣化を補正することができる。
【０１３０】
［第９実施形態］
本発明の第９実施形態による光電変換装置の駆動方法について、図２０を用いて説明する。第１乃至第８実施形態で示した光電変換装置の構成要素や制御信号等には同一の符号を付し、説明を省略し或いは簡潔にする。本実施形態では、図１乃至図３を用いて説明した第１実施形態による光電変換装置の他の駆動方法を説明する。
【０１３１】
本実施形態では、第８実施形態と同様、被写体が明るい状態から暗い状態に変化する場合に生じる課題に対する対応策を説明する。本実施形態による光電変換装置の駆動方法では、補正用の画素１２を、図２０に示すタイミング図に従って駆動する。
【０１３２】
図２０は、本実施形態による光電変換装置の駆動方法を示すタイミング図である。本実施形態の駆動では、図２０に示すように、光電変換部ＰＤから保持部Ｃ１への電荷の転送タイミングが、補正用の画素１２とその他の画素１２とで異なっている。すなわち、補正用の画素１２では、その他の画素１２の露光期間の中間である時刻ｔ２３から時刻ｔ２４の期間に制御信号ＰＴＸ１をＨｉレベルに制御し、光電変換部ＰＤから保持部Ｃ１への電荷の転送を行う。すなわち、補正用の画素１２に適用される補正信号用の露光期間を、その他の画素１２の露光期間よりも短い時間に制御する。このようにすることで、補正用の画素１２からは、その他の画素１２の露光期間のうち、前半の期間の間に蓄積された電荷に基づく信号が出力される。
【０１３３】
この補正用の画素１２の出力を用いて、本来の出力レベルが得られなかった他の画素１２の出力を補正する。例えば、補正用の画素１２の出力が一定量以上であった場合に、その周辺に配置された補正用以外の他の画素１２の出力を、光電変換部ＰＤの飽和電荷量に応じたレベルに置き換える方法が適用可能である。なお、画素信号の補正は、例えば、後述する第１２実施形態による撮像システムでは信号処理部２０８において、後述する第１３実施形態による撮像システムでは画像処理部３１２において、実行することができる。
【０１３４】
このように、本実施形態によれば、光電変換部ＰＤから保持部Ｃ１への電荷の漏れ出しによる偽信号の発生を抑えつつ、光電変換部ＰＤの飽和電荷量を確保したうえで、入射光量が明るい状態から暗い状態に変化した場合の画質劣化を補正することができる。
【０１３５】
［第１０実施形態］
本発明の第１０実施形態による光電変換装置の駆動方法について、図２１を用いて説明する。第１乃至第９実施形態で示した光電変換装置の構成要素や制御信号等には同一の符号を付し、説明を省略し或いは簡潔にする。本実施形態では、図１乃至図３を用いて説明した第１実施形態による光電変換装置の他の駆動方法を説明する。
【０１３６】
本実施形態では、第８及び第９実施形態と同様、被写体が明るい状態から暗い状態に変化する場合に生じる課題に対する対応策を説明する。本実施形態による光電変換装置の駆動方法では、出力画像に基づいて画質劣化を検出し、その補正を実施する。
【０１３７】
図２１（ａ）はＬフレーム目の出力画像の例を示した図であり、図２１（ｂ）はＬ＋１フレーム目の出力画像の例を示した図である。Ｌフレーム目では、ライトのような発光体が光っており、図２１（ａ）に示すように、図中に円形で示した領域の出力は光電変換部ＰＤの飽和レベルになっている。Ｌ＋１フレーム目では、ライトは消えるが、図２１（ｂ）に示すように、図中に円形で示した領域の出力は一定の中間レベルになっている。Ｌ＋１フレーム目において出力が中間レベルになっているのは、Ｌフレーム目の読み出し期間の間に入射光の光量が多い状態から少ない状態に変化したことを表している。
【０１３８】
本実施形態では、出力画像のある一定の大きさの領域が、Ｌフレーム目では飽和レベルであり、次のＬ＋１フレーム目で中間レベルとなっている場合に、Ｌ＋１フレーム目の当該領域の出力を、飽和レベルに補正する。このようにすることで、被写体が明るい状態から暗い状態に変化することにより生じる画質劣化を低減することができる。なお、画素信号の補正は、例えば、後述する第１２実施形態による撮像システムでは信号処理部２０８において、後述する第１３実施形態による撮像システムでは画像処理部３１２において、実行することができる。
【０１３９】
このように、本実施形態によれば、光電変換部ＰＤから保持部Ｃ１への電荷の漏れ出しによる偽信号の発生を抑えつつ、光電変換部ＰＤの飽和電荷量を確保したうえで、入射光量が明るい状態から暗い状態に変化した場合の画質劣化を補正することができる。
【０１４０】
［第１１実施形態］
本発明の第１１実施形態による光電変換装置及びその駆動方法について、図２２を用いて説明する。第１乃至第１０実施形態で示した光電変換装置の構成要素や制御信号等には同一の符号を付し、説明を省略し或いは簡潔にする。
【０１４１】
本実施形態では、第８乃至第１０実施形態と同様、被写体が明るい状態から暗い状態に変化する場合に生じる課題に対する対応策を説明する。
【０１４２】
本実施形態による光電変換装置は、撮像領域１０を構成するそれぞれの画素１２が、図２２に示す回路により構成されている。図２２は、本実施形態による光電変換装置の画素１２の構成例を示す回路図である。
【０１４３】
光電変換装置の画素１２は、図２２に示すように、光電変換部ＰＤ、転送トランジスタＭ１，Ｍ２，Ｍ６、リセットトランジスタＭ３、増幅トランジスタＭ４、選択トランジスタＭ５、保持部Ｃ１，Ｃ２に加え、転送トランジスタＭ７及び保持部Ｃ３を更に有する。転送トランジスタＭ７のドレインは、ＦＤノードに接続されている。転送トランジスタＭ７のソースのノードは、容量成分を含み、電荷の保持部としての機能を備える。図２２には、この容量を、当該ノードに一方の端子が接続された容量素子（Ｃ３）で表している。以後の説明では、この容量素子を、保持部Ｃ３と表記することがある。保持部Ｃ３を構成する容量素子の他方の端子は、接地されている。
【０１４４】
図２２に示す画素１２においては、転送トランジスタＭ６側から溢れ出た電荷の一部が保持部Ｃ３に漏れ込むようにポテンシャル設計されている。すなわち、保持部Ｃ３は、光電変換部ＰＤから溢れ出た電荷の少なくとも一部を収集し保持する。保持部Ｃ３に保持された電荷に基づく信号は、転送トランジスタＭ７を介して保持部Ｃ２に転送することにより読み出すことができる。
【０１４５】
本実施形態による光電変換装置においても、基本的には、例えば図１３や図１８に示したような、光電変換部ＰＤから保持部Ｃ１への電荷の漏れ出しによる偽信号の発生を抑えつつ、光電変換部ＰＤの飽和電荷量を確保する駆動を行う。図１８に示す駆動例では、ｋフレーム目の読み出し期間中に光電変換部ＰＤから転送トランジスタＭ６側に電荷が漏れている。この漏れ出した電荷の一部が、保持部Ｃ３に保持される。
【０１４６】
本実施形態では、保持部Ｃ３に保持された電荷を信号電荷として利用して、被写体が明るい状態から暗い状態に変化する場合に生じる上記課題を是正する。例えば、被写体が明るい状態から暗い状態に変化した場合に、保持部Ｃ１に保持された電荷に基づく信号と、保持部Ｃ３に保持された信号に基づく信号とを、必要に応じて重み付けをした上で足し合わせる等の方法を適用することができる。なお、画素信号の補正は、例えば、後述する第１２実施形態による撮像システムでは信号処理部２０８において、後述する第１３実施形態による撮像システムでは画像処理部３１２において、実行することができる。
【０１４７】
このように、本実施形態によれば、光電変換部ＰＤから保持部Ｃ１への電荷の漏れ出しによる偽信号の発生を抑えつつ、光電変換部ＰＤの飽和電荷量を確保したうえで、入射光量が明るい状態から暗い状態に変化した場合の画質劣化を補正することができる。
【０１４８】
［第１２実施形態］
本発明の第１２実施形態による撮像システムについて、図２３を用いて説明する。第１乃至第１１実施形態による光電変換装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。図２３は、本実施形態による撮像システムの概略構成を示すブロック図である。
【０１４９】
上記第１乃至第１１実施形態で述べた光電変換装置１００は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図２３には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
【０１５０】
図２３に例示した撮像システム２００は、撮像装置２０１、被写体の光学像を撮像装置２０１に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、撮像装置２０１に光を集光する光学系である。撮像装置２０１は、第１乃至第１１実施形態で説明した光電変換装置１００であって、レンズ２０２により結像された光学像を画像データに変換する。
【０１５１】
撮像システム２００は、また、撮像装置２０１より出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、撮像装置２０１が出力するアナログ信号をデジタル信号に変換するＡＤ変換を行う。また、信号処理部２０８はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部２０８の一部であるＡＤ変換部は、撮像装置２０１が設けられた半導体基板に形成されていてもよいし、撮像装置２０１とは別の半導体基板に形成されていてもよい。また、撮像装置２０１と信号処理部２０８とが同一の半導体基板に形成されていてもよい。
【０１５２】
撮像システム２００は、さらに、画像データを一時的に記憶するためのメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。さらに撮像システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。
【０１５３】
さらに撮像システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、撮像装置２０１と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は少なくとも撮像装置２０１と、撮像装置２０１から出力された出力信号を処理する信号処理部２０８とを有すればよい。
【０１５４】
撮像装置２０１は、撮像信号を信号処理部２０８に出力する。信号処理部２０８は、撮像装置２０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部２０８は、撮像信号を用いて、画像を生成する。
【０１５５】
第１乃至第１１実施形態による光電変換装置１００を適用することにより、高感度でノイズの少ない良質な画像を取得しうる撮像システムを実現することができる。
【０１５６】
［第１３実施形態］
本発明の第１３実施形態による撮像システム及び移動体について、図２４を用いて説明する。図２４は、本実施形態による撮像システム及び移動体の構成を示す図である。
【０１５７】
図２４（ａ）は、車戴カメラに関する撮像システムの一例を示したものである。撮像システム３００は、撮像装置３１０を有する。撮像装置３１０は、上記第１乃至第１１実施形態のいずれかに記載の光電変換装置１００である。撮像システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、撮像システム３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部３１４を有する。また、撮像システム３００は、算出された視差に基づいて対象物までの距離を算出する距離計測部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差算出部３１４や距離計測部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
【０１５８】
撮像システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【０１５９】
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム３００で撮像する。図２４（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の撮像システムを示した。車両情報取得装置３２０が、撮像システム３００ないしは撮像装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。
【０１６０】
上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【０１６１】
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
【０１６２】
また、上記実施形態では、信号電荷として電子を生成する光電変換部ＰＤを用いた光電変換装置を例にして説明したが、信号電荷として正孔を生成する光電変換部ＰＤを用いた光電変換装置についても同様に適用可能である。この場合、画素１２の各部を構成する半導体領域の導電型は、逆導電型になる。なお、上記実施形態に記載したトランジスタのソースとドレインの呼称は、トランジスタの導電型や着目する機能等に応じて異なることもあり、上述のソース及びドレインの全部又は一部が逆の名称で呼ばれることもある。
【０１６３】
また、上記実施形態に示した撮像システムは、本発明の光電変換装置を適用しうる撮像システムの例を示したものであり、本発明の光電変換装置を適用可能な撮像システムは図２３及び図２４に示した構成に限定されるものではない。
【０１６４】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【０１６５】
１０…撮像領域
１２…画素
２０…垂直走査回路
３０…読み出し回路
４０…水平走査回路
５０…出力回路
６０…制御回路
１００…光電変換装置
【図１】
2018186335.tif 000003
【図２】
2018186335.tif 000004
【図３】
2018186335.tif 000005
【図４】
2018186335.tif 000006
【図５】
2018186335.tif 000007
【図６】
2018186335.tif 000008
【図７】
2018186335.tif 000009
【図８】
2018186335.tif 000010
【図９】
2018186335.tif 000011
【図１０】
2018186335.tif 000012
【図１１】
2018186335.tif 000013
【図１２】
2018186335.tif 000014
【図１３】
2018186335.tif 000015
【図１４】
2018186335.tif 000016
【図１５】
2018186335.tif 000017
【図１６】
2018186335.tif 000018
【図１７】
2018186335.tif 000019
【図１８】
2018186335.tif 000020
【図１９】
2018186335.tif 000021
【図２０】
2018186335.tif 000022
【図２１】
2018186335.tif 000023
【図２２】
2018186335.tif 000024
【図２３】
2018186335.tif 000025
【図２４】
2018186335.tif 000026