(57)【要約】【課題】短絡電流検出の精度を改善することができる半導体装置を得る。【解決手段】トランジスタ２はメイン端子８とセンス端子９を有する。Ｎ相出力電極４がメイン端子８と第１のワイヤ１０，１１で接続されている。センス出力電極６がセンス端子９と第２のワイヤ１２で接続されている。パッケージ１がトランジスタ２、第１及び第２のワイヤ１０，１１，１２、Ｎ相出力電極４の一部、及びセンス出力電極６の一部を封止する。メイン端子８からＮ相出力電極４までの配線インダクタンスは、センス端子９からセンス出力電極６までの配線インダクタンスよりも大きい。【選択図】図２
2018186600.tif 000002
【特許請求の範囲】
【請求項１】
メイン端子とセンス端子を有するトランジスタと、
前記メイン端子と第１のワイヤで接続されたメイン出力電極と、
前記センス端子と第２のワイヤで接続されたセンス出力電極と、
前記トランジスタ、前記第１及び第２のワイヤ、前記メイン出力電極の一部、及び前記センス出力電極の一部を封止するパッケージとを備え、
前記メイン端子から前記メイン出力電極までの配線インダクタンスは、前記センス端子から前記センス出力電極までの配線インダクタンスよりも大きいことを特徴とする半導体装置。
【請求項２】
前記パッケージの内部に設けられ、前記トランジスタを制御する制御ＩＣと、
前記パッケージの外部に設けられ、前記センス出力電極に接続された抵抗とを更に備え、
前記制御ＩＣは、前記抵抗に印加される電圧により短絡電流を検出した場合に前記トランジスタの回路遮断を行うことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１のワイヤの長さは前記第２のワイヤの長さより長いことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第２のワイヤの本数は前記第１のワイヤの本数より多いことを特徴とする請求項１又は２に記載の半導体装置。
【請求項５】
前記パッケージの内部に設けられた中継電極を更に備え、
前記第１のワイヤは、前記メイン端子と前記中継電極を接続する第３のワイヤと、前記中継電極と前記メイン出力電極を接続する第４のワイヤとを有することを特徴とする請求項３に記載の半導体装置。
【請求項６】
前記トランジスタ、前記メイン出力電極、前記中継電極、前記第２、第３及び第４のワイヤはそれぞれ複数相に分けられ、
各相において、前記第３のワイヤが長いほど前記第４のワイヤの本数が多いことを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記センス出力電極は複数のフレームに分割され互いに第５のワイヤを介して接続され、それぞれに複数相の前記トランジスタの前記センス端子が接続されていることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記トランジスタはＳｉＣＭＯＳトランジスタであることを特徴とする請求項１〜７の何れか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メイン端子とセンス端子を有するトランジスタを備える半導体装置に関する。
【背景技術】
【０００２】
トランスファーモールド型インバータモジュールなどのＩＰＭの短絡保護のために、エミッタ電流検出方式が用いられている。この方式では、Ｎ側ＩＧＢＴのエミッタ部に外部シャント抵抗を接続し、短絡電流が発生した場合にシャント抵抗間電圧を検出して制御ＩＣにフィードバックし回路遮断を行う。
【０００３】
また、ＩＰＭの大容量品種にエミッタ電流検出方式を用いる場合、外部シャント抵抗の許容電力を大きくする必要がある。このため、オンチップカレントセンス内蔵ＩＧＢＴを用いて主電流から分流された微少電流を検出し短絡電流を検出するカレントセンス電流検出方式が用いられる。
【０００４】
なお、互いに並列接続された複数のスイッチング素子間の電流アンバランスを低減するために、各素子のインダクタンスを同一にするようにＡｌワイヤ本数を調整することが提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−１０６３８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
カレントセンス電流検出方式では、センス端子に短絡電流検出用の抵抗を接続する。このため、メイン部のエミッタのインダクタンスはセンス部より小さくなる。従って、ＩＧＢＴのメイン部とセンス部でＩＧＢＴゲート電圧差が生じ、各々のＩＧＢＴに流れる電流比がばらつく。このため、短絡電流検出の精度が低くなるという問題があった。
【０００７】
本発明は、上述のような課題を解決するためになされたもので、その目的は短絡電流検出の精度を改善することができる半導体装置を得るものである。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置は、メイン端子とセンス端子を有するトランジスタと、前記メイン端子と第１のワイヤで接続されたメイン出力電極と、前記センス端子と第２のワイヤで接続されたセンス出力電極と、前記トランジスタ、前記第１及び第２のワイヤ、前記メイン出力電極の一部、及び前記センス出力電極の一部を封止するパッケージとを備え、前記メイン端子から前記メイン出力電極までの配線インダクタンスは、前記センス端子から前記センス出力電極までの配線インダクタンスよりも大きいことを特徴とする。
【発明の効果】
【０００９】
本発明では、トランジスタのメイン端子からメイン出力電極までの配線インダクタンスが、センス端子からセンス出力電極までの配線インダクタンスよりも大きい。これにより、センス端子に短絡電流検出用の抵抗を接続するカレントセンス電流検出方式において、トランジスタのメイン部とセンス部のゲート電圧差が小さくなるため、両者の電流比が小さくなる。この結果、短絡電流検出の精度を改善することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１に係る半導体装置を示す図である。
【図２】本発明の実施の形態１に係る半導体装置のパッケージ内部を示す図である。
【図３】本発明の実施の形態２に係る半導体装置のパッケージ内部を示す図である。
【図４】本発明の実施の形態３に係る半導体装置のパッケージ内部を示す図である。
【図５】本発明の実施の形態４に係る半導体装置のパッケージ内部を示す図である。
【図６】本発明の実施の形態５に係る半導体装置を示す図である。
【発明を実施するための形態】
【００１１】
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１２】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す図である。パッケージ１の内部にＩＧＢＴ２と、それを制御する制御ＩＣ３と、ＩＧＢＴ２のエミッタ端子に接続されたインダクタＬとが設けられている。この半導体パッケージはインテリジェントパワーモジュール（Intelligent Power Module、IPM）である。インダクタＬはＮ相出力電極４を介してパッケージ１の外部に接続される。
【００１３】
パッケージ１の外部に設けられた抵抗ＲがＩＧＢＴ２のセンス端子に接続されている。この抵抗Ｒに印加される電圧により短絡電流を検出し、制御ＩＣ３にフィードバックにする。制御ＩＣ３は短絡電流を検出した場合にＩＧＢＴ２の回路遮断を行う。
【００１４】
図２は、本発明の実施の形態１に係る半導体装置のパッケージ内部を示す図である。リードフレームは、Ｎ相出力電極４、パッド５、センス出力電極６、及び中継電極７を有する。パッド５の上にＩＧＢＴ２が設けられている。ＩＧＢＴ２はエミッタ端子８とセンス端子９を有する。
【００１５】
エミッタ端子８はＡｌワイヤ１０により中継電極７に接続され、中継端子７はＡｌワイヤ１１によりセンス出力電極６に接続されている。センス端子９はＡｌワイヤ１２により中継電極７に接続されている。なお、従来技術では、センス端子９は中継電極７及びワイヤ１１を介さずに、Ａｌワイヤ１０だけによりセンス出力電極６に接続されていた。本実施の形態で追加されたＡｌワイヤ１１が図１のインダクタＬに該当する。
【００１６】
パッケージ１が、ＩＧＢＴ２、Ａｌワイヤ１０，１１，１２、パッド５、中継電極７、Ｎ相出力電極４の一部、及びセンス出力電極６の一部を封止する。なお、図２では制御ＩＣ３は図示を省略している。
【００１７】
Ａｌワイヤ１０，１１の合計の長さはＡｌワイヤ１２の長さより長い。従って、ＩＧＢＴ２のエミッタ端子８からＮ相出力電極４までの配線インダクタンスが、センス端子９からセンス出力電極６までの配線インダクタンスよりも大きい。これにより、センス端子９に短絡電流検出用の抵抗Ｒを接続するカレントセンス電流検出方式において、ＩＧＢＴ２のメイン部とセンス部のＩＧＢＴゲート電圧差が小さくなるため、両者の電流比が小さくなる。この結果、短絡電流検出の精度を改善することができる。
【００１８】
実施の形態２．
図３は、本発明の実施の形態２に係る半導体装置のパッケージ内部を示す図である。実施の形態１と比べて中継端子７とＡｌワイヤ１１が無い。その代わりに、センス端子９とセンス出力電極６を接続するＡｌワイヤ１２の本数が、エミッタ端子８とＮ相出力電極４を接続するＡｌワイヤ１０の本数より多い。このため、エミッタ端子８からＮ相出力電極４までの配線インダクタンスが、センス端子９からセンス出力電極６までの配線インダクタンスよりも大きくなる。従って、実施の形態１と同様の効果を得ることができる。
【００１９】
実施の形態３．
図４は、本発明の実施の形態３に係る半導体装置のパッケージ内部を示す図である。ＩＧＢＴ２、Ｎ相出力電極４、中継電極７、Ａｌワイヤ１０，１１，１２はそれぞれ複数相に分けられている。ここでは、ＵＮ相、ＶＮ相、ＷＮ相の三相に分けられている。それぞれの相の間でＩＧＢＴ２と中継電極７の位置関係によりＡｌワイヤ１０の長さが異なる。そこで、各相において、Ａｌワイヤ１０が長いほどＡｌワイヤ１１の本数を多くし、センス部のＡｌワイヤ１２を短くする。これにより、相間の配線インダクタンスの差が小さくなり、相間バラツキを小さくすることができる。
【００２０】
ただし、各相において、ＩＧＢＴ２のエミッタ端子８からＮ相出力電極４までの配線インダクタンスが、センス端子９からセンス出力電極６までの配線インダクタンスよりも大きくなるようにする。これにより、実施の形態１と同様の効果を得ることができる。
【００２１】
実施の形態４．
図５は、本発明の実施の形態４に係る半導体装置のパッケージ内部を示す図である。センス出力電極６は複数のフレームに分割され互いにワイヤ１３を介して接続されている。分割されたフレームのそれぞれに各相のＩＧＢＴ２のセンス端子９が接続されている。
【００２２】
実施の形態３ではセンス部のＡｌワイヤ１２の長さを相ごとで調整していたが、本実施の形態では、分割されたセンス出力電極６のフレーム間を接続するＡｌワイヤ１３の長さを相ごとで調整する。これにより実施の形態３と同様の効果を得ることができる。
【００２３】
実施の形態５．
図６は、本発明の実施の形態５に係る半導体装置を示す図である。実施の形態１のＩＧＢＴ２の代わりにＳｉＣＭＯＳトランジスタ１４を用いる。ＳｉＣＭＯＳトランジスタ１４はＩＧＢＴ２に比べて使用温度範囲が広く、温度特性による分流比バラツキが大きくなる。従って、ＳｉＣ搭載モジュールに本発明を適用することで更に顕著な効果を得ることができる。
【符号の説明】
【００２４】
１  パッケージ、２  ＩＧＢＴ（トランジスタ）、３  制御ＩＣ、４  Ｎ相出力電極、６  センス出力電極、７  中継電極、８  エミッタ端子（メイン端子）、９  センス端子、１０，１１，１２，１３  Ａｌワイヤ、１４  ＳｉＣＭＯＳトランジスタ（トランジスタ）、Ｒ  抵抗
【図１】
2018186600.tif 000003
【図２】
2018186600.tif 000004
【図３】
2018186600.tif 000005
【図４】
2018186600.tif 000006
【図５】
2018186600.tif 000007
【図６】
2018186600.tif 000008