(57)【要約】【課題】  低消費電力で広帯域なアナログ加算回路を実現する。【解決手段】  其々が超音波振動子に接続された、複数の入力端子と、複数の入力端子と一対一に対応する、複数の受信回路と、複数の受信回路の其々が備える、入力端子から得られる信号に基づく電荷を貯える信号キャパシタと、複数の受信回路の信号キャパシタの出力を統合する出力配線と、を有する超音波探触子である。この超音波探触子では、複数の受信回路の信号キャパシタに貯えた電荷を、複数の受信回路の信号キャパシタで再配分することで、複数の入力端子から得られる信号を統合し、信号キャパシタおよび出力配線の寄生キャパシタの電荷を定期的に所定値に設定することで、信号キャパシタおよび寄生キャパシタの電荷の充放電履歴をリセットすることを特徴とする。【選択図】図１
2018075182.tif 000002
【特許請求の範囲】
【請求項１】
複数の入力端子と、
前記複数の入力端子の其々に対応する、複数のサンプルホールド回路ブロックと、
前記複数のサンプルホールド回路ブロックの出力を入力として、一つの出力を生成するマルチプレクサを備え、
前記複数のサンプルホールド回路ブロックの其々は、第１の容量と、第２の容量と、第３の容量と、を備え、
前記第１の容量と前記マルチプレクサを接続する第１の配線と、前記第２の容量と前記マルチプレクサを接続する第２の配線と、前記第３の容量と前記マルチプレクサを接続する第３の配線と、を備え、
前記第１の容量、第２の容量、および第３の容量の其々に対して、
前記入力端子と接続し、前記マルチプレクサと切断する第１の状態、
前記マルチプレクサと接続し、前記入力端子と切断する第２の状態、
所定電位に接続し、前記入力端子およびマルチプレクサと切断する第３の状態、
の３つの状態を排他的に設定するスイッチを備え、
前記第１の容量と前記マルチプレクサの間に配置され、前記第３の状態において、前記第１の配線を前記所定電位に接続するための第１のリセットスイッチと、
前記第２の容量と前記マルチプレクサの間に配置され、前記第３の状態において、前記第２の配線を前記所定電位に接続するための第２のリセットスイッチと、
前記第３の容量と前記マルチプレクサの間に配置され、前記第３の状態において、前記第３の配線を前記所定電位に接続するための第３のリセットスイッチと、
を備えるアナログ加算回路。
【請求項２】
前記第１のリセットスイッチは、前記第１の配線の寄生容量の電荷をリセットし、
前記第２のリセットスイッチは、前記第２の配線の寄生容量の電荷をリセットし、
前記第３のリセットスイッチは、前記第３の配線の寄生容量の電荷をリセットする、
請求項１記載のアナログ加算回路。
【請求項３】
前記複数のサンプルホールド回路ブロックは、半導体集積回路装置内にアレイ状に配列されてアレイ領域を形成しており、
前記第１のリセットスイッチ、第２のリセットスイッチ、および、第３のリセットスイッチは、前記アレイ領域外に配置されている、
請求項１記載のアナログ加算回路。
【請求項４】
前記３つの状態を排他的に設定するスイッチは、
前記第１の配線の、前記第１の容量と前記第１のリセットスイッチの間に配置された第１の接続スイッチと、
前記第２の配線の、前記第２の容量と前記第２のリセットスイッチの間に配置された第２の接続スイッチと、
前記第３の配線の、前記第３の容量と前記第３のリセットスイッチの間に配置された第３の接続スイッチと、を含む、
請求項３記載のアナログ加算回路。
【請求項５】
其々が超音波振動子に接続された、複数の入力端子と、
前記複数の入力端子と一対一に対応する、複数の受信回路と、
前記複数の受信回路の其々が備える、前記入力端子から得られる信号に基づく電荷を貯える信号キャパシタと、
前記複数の受信回路の信号キャパシタの出力を統合する出力配線と、を有し、
前記複数の受信回路の信号キャパシタに貯えた電荷を、該複数の受信回路の信号キャパシタで再配分することで、前記複数の入力端子から得られる信号を統合し、
前記信号キャパシタおよび前記出力配線の寄生キャパシタの電荷を定期的に所定値に設定することで、前記信号キャパシタおよび前記寄生キャパシタの電荷の充放電履歴をリセットすることを特徴とする超音波探触子。
【請求項６】
請求項５において、
前記信号キャパシタおよび前記寄生キャパシタの電荷を定期的に所定値に設定する際に、
前記信号キャパシタおよび前記寄生キャパシタに印加される電圧をアナログ信号のコモン電圧近傍とすることを特徴とする超音波探触子。
【請求項７】
請求項５において、
前記信号キャパシタに対して、クロックに同期して動作する離散時間サンプリング系を備え、
前記クロックに同期して、信号のサンプル、信号のホールド、前記信号キャパシタおよび前記寄生キャパシタの電荷の充放電履歴のリセット、の３インタリーブ動作を交互に行うことを特徴とする超音波探触子。
【請求項８】
請求項７において、
前記３インタリーブ動作を交互に行う３つのサンプルホールド回路を有し、
前記３つのサンプルホールド回路の其々は、前記信号キャパシタを備え、
前記３つのサンプルホールド回路の出力をアナログマルチプレクサにより交互に出力することを特徴とする超音波探触子。
【請求項９】
請求項８において、
前記３つのサンプルホールド回路と、前記アナログマルチプレクサと、前記アナログマルチプレクサの後段回路の接続において、
前記３つのサンプルホールド回路と前記アナログマルチプレクサの間の３本の配線の長さが、前記アナログマルチプレクサと前記後段回路の間の配線の長さより長いことを特徴とする超音波探触子。
【請求項１０】
請求項８において、
前記３つのサンプルホールド回路を一組としたサンプルホールド回路ブロックがアレイ状に並んでおり、
前記サンプルホールド回路ブロックから、アレイの外側に配置された前記アナログマルチプレクサまでの配線長が、前記サンプルホールド回路ブロックの位置に依らず等長であることを特徴とする超音波探触子。
【請求項１１】
請求項５において、
前記入力端子の其々は、１対の差動入力端子であり、
前記差動入力端子は前記信号キャパシタの２つの電極にスイッチを介して接続されることで、差動信号を前記信号キャパシタに保持することを特徴とする超音波探触子。
【請求項１２】
超音波探触子と本体装置から構成される超音波診断装置であって、
前記超音波探触子は、
複数の超音波振動子と、
前記超音波振動子の其々に対応する、複数のサンプルホールド回路ブロックと、
前記複数のサンプルホールド回路ブロックの出力を入力とするマルチプレクサと、
前記サンプルホールド回路ブロックと前記マルチプレクサを接続する出力配線と、
を備え、
前記マルチプレクサの出力は、後段回路を介して前記本体装置に入力され、
前記サンプルホールド回路ブロックの其々は、前記超音波振動子の検出信号に基づく電荷を貯える信号キャパシタを備え、
前記出力配線を定期的に所定電位に接続するリセットスイッチを備える、
ことを特徴とする超音波診断装置。
【請求項１３】
前記サンプルホールド回路ブロックは、アレイ状に配列され、
前記マルチプレクサは前記アレイ状の配列の外部に配置され、
前記リセットスイッチは、前記アレイ状の配列の外部に配置され、前記出力配線を前記所定電位に接続する寄生キャパシタリセットスイッチであり、
さらに、前記アレイ状の配列の内部に配置され、前記信号キャパシタを前記所定電位に接続する信号キャパシタリセットスイッチを備え、
前記信号キャパシタリセットスイッチと寄生キャパシタリセットスイッチは、同期して動作する、
請求項１２記載の超音波診断装置。
【請求項１４】
前記サンプルホールド回路ブロックは、３個一組の前記信号キャパシタを備え、
該３個の信号キャパシタは、
前記超音波振動子からの信号をサンプルする第１の状態、
前記マルチプレクサに信号を出力する第２の状態、
前記所定電位に接続される第３の状態、
の３つの状態を順次排他的に設定される、
請求項１３記載の超音波診断装置。
【請求項１５】
前記サンプルホールド回路ブロックと前記出力配線は、半導体集積回路内に形成されている、
請求項１４記載の超音波診断装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超音波診断装置の構成要素である超音波探触子に搭載されて、１次元あるいは２次元に繰り返し配置されたアレイ状の各振動子からの受信信号を超音波振動子毎に独立に遅延させフォーカスを行う遅延加算整相に必要なアナログ加算回路を、広帯域かつ低消費電力で実現する技術に関するものである。
【背景技術】
【０００２】
超音波診断装置は人体に非侵襲で安全性の高い医療診断機器であり、Ｘ線診断装置、ＭＲＩ（Ｍａｇｎｅｔｉｃ  Ｒｅｓｏｎａｎｃｅ  Ｉｍａｇｉｎｇ）装置などの他の医用画像診断装置に比べ、装置規模が小さく、また、超音波探触子を体表から当てるだけの簡便な操作により、例えば、心臓の脈動や胎児の動きといった検査対象の動きの様子をリアルタイムで表示可能な装置であることから、今日の医療において重要な役割を果たしている。
【０００３】
超音波診断装置においては、超音波探触子に内蔵されている複数の振動子それぞれに高電圧の駆動信号を供給することで、超音波を被検体内に送信する。被検体内において生体組織の音響インピーダンスの差異によって生ずる超音波の反射波を複数の振動素子それぞれにて受信し、超音波探触子が受信した反射波に基づいて画像を生成する。
【０００４】
具体的には、送信においては、複数の振動子に独立な遅延を与えて振動子を駆動することで音響パルスをフォーカスし、超音波のビームフォーミングおよびビーム走査を行う。受信においては、生体内の反射点から各振動子への距離の違いを補償するため、複数の振動子に独立な遅延を与えて信号の位相をコヒーレントにそろえ、これを加算するという整相加算処理を行う。このように、アナログ信号の遅延および加算は超音波診断装置において必須の信号処理となっている。
【０００５】
近年、３次元立体画像を得られる超音波診断装置が開発されてきており、３次元立体画像から任意の断面を特定して断層像を得ることで、検査効率を向上させることが出来る。３次元の撮像のためには、超音波探触子内の振動子を、従来の１次元配列から２次元配列、すなわち２Ｄアレイとする必要があり、振動子数が従来の超音波探触子に対して２乗で増加する。この場合に、超音波探触子と本体装置を接続するケーブルの本数を２乗で増やすことは困難であるため、超音波探触子内で整相加算して本数を減らした受信信号を本体装置にケーブルを介して転送する必要がある。このような超音波探触子内での整相加算を実現するには、送受信と整相加算の機能をビームフォーマーＩＣとして実現し、ＩＣ内には振動子毎に送受信回路を配置して振動子と電気的に１対１で接続する必要がある。
【０００６】
２Ｄアレイ超音波探触子においては、整相加算を行うＩＣを探触子内に搭載する必要があり、数千から１万以上の送受信回路がＩＣに搭載される。探触子は体表に直接接触するので発熱を抑える必要があり、ＩＣの低消費電力化は重要な課題である。
【０００７】
また、超音波の周波数が高いほど生体内での減衰が大きくなるものの、超音波エコーから得られる画像の空間分解能は向上するため、超音波の周波数は可能な限り高くして受信回路の帯域を広く取りたい。広帯域な受信回路を前述のように低消費電力で実現することが必要となる。
【０００８】
整相処理に必要なアナログ信号の加算を実現する回路として、オペアンプを用いて電流で信号を加算するような回路が考えられるが、オペアンプは定常電流バイアスをかけて動作させるために回路の消費電力が大きくなる。低消費電力でアナログ加算を行う回路として、キャパシタに信号電荷を貯めて電荷で信号加算を行うようなパッシブなアナログ加算回路が考えられる。
【０００９】
このようなキャパシタの電荷履歴をキャンセルする回路の例として、複数キャパシタを用いた遅延回路が特許文献１に提案されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】国際公開  ＷＯ  ２０１５／１２８９７４  Ａ１
【発明の概要】
【発明が解決しようとする課題】
【００１１】
スイッチとキャパシタのみを用いてパッシブ動作で電荷加算する回路の場合、低インピーダンスでバッファリングする回路がないために寄生容量の影響を強く受け、アナログ加算回路としての帯域が寄生容量により劣化することが懸念される。とくに、信号電荷を貯めるキャパシタと寄生容量の間で電荷のシェアが行われるために、クロック同期で動作する離散時間サンプリング系の回路を構成した場合、前クロックサイクルで信号電荷用キャパシタおよび寄生容量に蓄えられた電荷の履歴の影響を受ける。
【００１２】
図１３は、本発明の課題を説明するために、特許文献１の図１６を発明者の視点で描き直したものである。図１３の回路は、複数キャパシタにアナログ電圧を順番に保持し、所定時間後に読み出すことでアナログ信号を遅延させるものである。図１３の例においては、差動アナログ信号電圧入力Ｖｉｎｐ，Ｖｉｎｎの差をキャパシタＣｓに電荷として蓄えるが、入力信号を蓄える前の初期状態に依存して蓄積する電荷に変化が生じるため、キャパシタに電圧レベルが電荷として蓄積される前にキャパシタ電荷をリセットすることが有効である点が示されている。すなわち前段回路の出力インピーダンスは理想的な０Ωでなく、０Ωより高いインピーダンスをもつためにこのような初期電荷状態に依存する。
【００１３】
ＳＷｉｎｐとＳＷｉｎｎをオンさせることで前段から電圧駆動されてＣｓに蓄積された電荷は、ＳＷｏｕｔｐとＳＷｏｕｔｎをオンさせることで電圧として後段に出力され、さらにＳＷｒｓｔをオンすることでＣｓの電荷はリセットされて次にＳＷｉｎｐとＳＷｉｎｎをオンさせてＣｓに電荷が蓄積される前に初期状態に戻る。
【００１４】
しかしながら、図１３の回路の後段の負荷を考慮した場合、たとえばＶｏｕｔｐ、Ｖｏｕｔｎに大きな入力容量を持つ回路が接続された場合、あるいは次段回路までの距離が遠く、大きな配線の寄生容量が付いてしまう場合、ＳＷｏｕｔｐとＳＷｏｕｔｎがオンした場合にＣｓとこの負荷容量で電荷のシェアが行われるが、Ｃｓの信号電荷はＳＷｒｓｔによりリセットできても、負荷容量に蓄積された電荷のリセットは行えない。
【００１５】
特許文献１には、ＳＷｏｕｔｐとＳＷｏｕｔｎをオンさせて信号を出力した後、または信号を電荷として蓄積する前にリセットを行うことが望ましいとの記載があるが、出力に接続される負荷容量についての記載はない。また、特許文献１の図１３には、オペアンプを用いて出力をバッファリングする構成が開示されているが、オペアンプのような定常バイアス電流を消費する回路を用いた場合には消費電力が増加するという問題がある。
【００１６】
このような点から、信号を電荷で蓄積するサンプルホールド回路を用いながら、オペアンプのような定常バイアス電流を消費するバッファ回路を用いることなく、出力の負荷容量が大きな場合においても信号電荷蓄積用のキャパシタおよび出力負荷容量の両方に蓄積された電荷をリセットすることで電荷履歴をキャンセルし、広帯域な回路を実現することが求められる。
【００１７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１８】
上記課題を達成するための本願発明の一側面は、複数の入力端子と、複数の入力端子の其々に対応する、複数のサンプルホールド回路ブロックと、複数のサンプルホールド回路ブロックの出力を入力として、一つの出力を生成するマルチプレクサを備えるアナログ加算回路である。この回路では、複数のサンプルホールド回路ブロックの其々は、第１の容量と、第２の容量と、第３の容量と、を備える。また、第１の容量とマルチプレクサを接続する第１の配線と、第２の容量とマルチプレクサを接続する第２の配線と、第３の容量とマルチプレクサを接続する第３の配線と、を備える。そして、第１の容量、第２の容量、および第３の容量の其々に対して、入力端子と接続し、マルチプレクサと切断する第１の状態、マルチプレクサと接続し、入力端子と切断する第２の状態、所定電位に接続し、入力端子およびマルチプレクサと切断する第３の状態、の３つの状態を排他的に設定するスイッチを備える。また、第１の容量とマルチプレクサの間に配置され、第３の状態において、第１の配線を所定電位に接続するための第１のリセットスイッチと、第２の容量とマルチプレクサの間に配置され、第３の状態において、第２の配線を所定電位に接続するための第２のリセットスイッチと、第３の容量とマルチプレクサの間に配置され、第３の状態において、第３の配線を所定電位に接続するための第３のリセットスイッチと、を備える。
【００１９】
本願発明の他の一側面は、其々が超音波振動子に接続された、複数の入力端子と、複数の入力端子と一対一に対応する、複数の受信回路と、複数の受信回路の其々が備える、入力端子から得られる信号に基づく電荷を貯える信号キャパシタと、複数の受信回路の信号キャパシタの出力を統合する出力配線と、を有する超音波探触子である。この超音波探触子では、複数の受信回路の信号キャパシタに貯えた電荷を、複数の受信回路の信号キャパシタで再配分することで、複数の入力端子から得られる信号を統合し、信号キャパシタおよび出力配線の寄生キャパシタの電荷を定期的に所定値に設定することで、信号キャパシタおよび寄生キャパシタの電荷の充放電履歴をリセットすることを特徴とする。
【００２０】
本発明のさらに他の一側面は、超音波探触子と本体装置から構成される超音波診断装置である。この装置では、超音波探触子は、複数の超音波振動子と、超音波振動子の其々に対応する、複数のサンプルホールド回路ブロックと、複数のサンプルホールド回路ブロックの出力を入力とするマルチプレクサと、サンプルホールド回路ブロックとマルチプレクサを接続する出力配線と、を備える。そして、マルチプレクサの出力は、後段回路を介して本体装置に入力される。また、サンプルホールド回路ブロックの其々は、超音波振動子の検出信号に基づく電荷を貯える信号キャパシタを備える。また、出力配線を定期的に所定電位に接続するリセットスイッチを備える。
【発明の効果】
【００２１】
低消費電力で広帯域なアナログ加算回路を実現する。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施例のアナログ加算回路の構成を示した回路図である。
【図２】図１のアナログ加算回路の動作を説明するタイミングチャートである。
【図３】実施例のアナログ加算回路の物理的レイアウト例を示す平面図である。
【図４】電荷履歴リセットの加算回路帯域に与える効果を説明するために、電荷履歴をリセットしない場合の離散時間サンプリングアナログ加算回路の構成を示した回路図である。
【図５】図４のアナログ加算回路のステップ入力時の動作を説明するタイミングチャートである。
【図６】図４のアナログ加算回路の信号フローと伝達関数を示した回路ブロック図である。
【図７】図１のアナログ加算回路のステップ入力時の動作を説明するタイミングチャートである。
【図８】図１のアナログ加算回路の信号フローと伝達関数を示した回路ブロック図である。
【図９】図１と図４のアナログ加算回路の周波数特性を示したグラフ図である。
【図１０】本発明の別の実施例として、差動入力、シングルエンド出力のアナログ加算回路の構成を示した回路図である。
【図１１】実施例が適用される超音波診断装置のシステム構成例を示したブロック図である。
【図１２】実施例が適用される超音波探触子内ＩＣの送受信回路の構成例を示したブロック図である。
【図１３】比較例の回路図である。
【発明を実施するための形態】
【００２３】
本実施例において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、サンプルホールド回路を用いて電荷でアナログ信号を加算するアナログ加算回路において、信号電荷を蓄積するキャパシタ、およびサンプルホールド回路の出力に接続される負荷容量の両方の電荷を定期的にリセットすることで電荷履歴の影響を排除し、アナログ加算回路の負荷容量が大きな場合においても広帯域なアナログ加算処理を低消費電力で実現している。
【００２４】
これにより、定常バイアス電流を消費するバッファ回路を用いることなく、スイッチとキャパシタのみで構成されるパッシブな回路のみで広帯域なアナログ加算回路を実現出来る。また、これにより、高い周波数の超音波を扱う受信回路が実現出来、超音波の周波数が高いほど生体内での減衰は増大するものの、エコー画像の空間分解能は向上するため、空間分解能が高い超音波画像診断装置を実現することが出来る。また、アナログ加算回路が搭載されるＩＣの電力を低減することが出来、ＩＣが搭載される超音波探触子の発熱を抑制することが可能となる。
【００２５】
図１に本実施例における離散時間アナログ加算回路の構成を示す。Ｖｉｎ０、Ｖｉｎ１、…、Ｖｉｎ（Ｎ−１）のＮ端子のアナログ電圧入力を受けてＶｏｕｔに加算された信号を出力する。超音波診断装置の場合には、アナログ電圧入力は複数の超音波振動子のそれぞれから得られる信号であり、図１に示す加算回路により、被検査物の所定箇所から得られる情報を取得することができる。また、図１の加算回路は超音波探触子に内蔵され、例えば、半導体集積回路で構成される。Ｖｏｕｔから出力される加算された出力信号は、必要な後段回路を経由して、ケーブルなどを介して装置本体へ送られる。
【００２６】
Ｎ個のサンプルホールド回路ブロック１０は同一構成であり、Ｎ端子のアナログ電圧入力を其々入力としている。Ｃｓは入力信号電圧を電荷として保持するためのキャパシタ（信号キャパシタ）であり、Ｃｐは配線寄生容量（寄生キャパシタ）を想定している。すなわち、後述するように２Ｄアレイ超音波探触子用のＩＣにおいては、加算出力をアレイ内からアレイ外へと長い配線で布線する必要があり、Ｃｐが付いたＶｏｕｔ０、Ｖｏｕｔ１、Ｖｏｕｔ２の３本の配線はアレイ内からアレイ外へと布線される配線のために大きな寄生容量Ｃｐが付くと仮定している。アナログマルチプレクサ１３はアレイの外に配置され、Ｖｏｕｔに接続される後段回路は近接して配置することが可能なため、Ｖｏｕｔの負荷は小さく、サンプルホールド回路ブロック１０からリセットスイッチ１２およびアナログマルチプレクサ１３までの距離が長く、この部分の配線寄生容量Ｃｐのみが問題となるものとする。
【００２７】
この例では、サンプルホールド回路ブロック１０には３つのサンプルホールド回路が含まれている。アナログマルチプレクサ１３とアナログマルチプレクサ１３の後段回路の接続においては、３つのサンプルホールド回路とアナログマルチプレクサ１３の間の３本の配線の長さが、アナログマルチプレクサ１３と後段回路の間の配線の長さより長く構成している。
【００２８】
制御信号φ０、φ１、φ２により、リセットスイッチ１１および１２がオンまたはオフに制御される。各超音波振動子毎に配置される３インタリーブのサンプルホールド回路ブロック１０は、アレイ内に配置される。電荷履歴をリセットするためのリセットスイッチ１１および１２については、リセットスイッチ１１はＣｓの電荷をリセットするためにアレイ内に配置される必要があり、リセットスイッチ１２は特に制限されないが、配線寄生容量Ｃｐ電荷をリセットするスイッチであり、アレイ外に配置されることが望ましい。また、ＶＣＭは信号のコモン電位である。
【００２９】
本アナログ加算回路はＣｓに蓄積された電荷ＣｓＶｉｎ０、ＣｓＶｉｎ１、…、ＣｓＶｉｎ（Ｎ−１）をＮ個のＣｓで再配分する動作を行うため、仮に配線寄生容量Ｃｐの影響がなくＣｐ＝０Ｆとした場合には、(数１）の出力Ｖｏｕｔが得られるため、正確にはＮ入力を加算するのでなく平均化する回路であるが、加算してさらに１／Ｎに減衰していると考えればよいので、便宜上加算回路と呼ぶことにする。
【００３０】
【数１】
2018075182.tif 000003
【００３１】
図２に本実施例における加算動作の原理を理解するためのタイミングチャートを示す。Ｖｉｎは図１のＶｉｎ０、Ｖｉｎ１、…、Ｖｉｎ（Ｎ−１）がすべて同一の波形と仮定したときの電圧入力信号である。同一のＮ系統のＶｉｎ信号が平均化されて、理想的にはＶｉｎが離散時間サンプリングされた信号がＶｏｕｔとして出力される。
【００３２】
φ０、φ１、φ２はスイッチの制御信号であり、図示されるようにクロックＣＬＫに同期して３相のパルス信号として生成される。３相信号は、図１中の３インタリーブのサンプルホールド回路ブロック１０のサンプル、ホールド、リセット動作に対応している。
【００３３】
たとえば図２において、左から２番目のクロックサイクル（Ｉ）にみられるように、φ０がＨｉレベルで図１中の容量ノードＶｃｓ０が入力Ｖｉｎにトラックしているフェーズでは、Ｖｃｓ１はＣｓの電荷をリセットするフェーズにあり、Ｖｃｓ２はＣｓに保持されたＶｉｎをＶｏｕｔ２に出力するフェーズにある。
【００３４】
次のクロックサイクル（ＩＩ）では図２のように、φ１のみがＨｉレベルとなるので、Ｖｃｓ０がホールド、Ｖｃｓ１がサンプル、Ｖｃｓ２がリセットのフェーズとなる。このように３インタリーブの動作を繰り返し、図１の長い配線Ｖｏｕｔ０、Ｖｏｕｔ１、Ｖｏｕｔ２にはホールドされた状態のみが３インタリーブで交互に出力される。図１のアナログマルチプレクサ１３でＶｏｕｔ０，Ｖｏｕｔ１、Ｖｏｕｔ２の３つをマルチプレクスしてＶｏｕｔに加算結果を出力する。
【００３５】
図１のＶＣＭは信号のコモンレベルであり、Ｃｓ信号電荷のリセット先である。リセットフェーズにおいては、ＣｓにはＶＣＭ電圧（コモン電圧）が強制的に印加される。このように信号のコモンレベルにリセットすることにより、入力信号サンプルのフェーズ、すなわち入力信号をサンプルする場合のＣｓの初期電位は常に信号振幅中心のＶＣＭとなる。サンプル時の静定を０Ｖから開始、あるいは電源電圧Ｖｄｄから開始でなく信号振幅中心から開始することで、静定を早くすることができるため、このようにリセット先をコモン電位ＶＣＭとするのが望ましい。
【００３６】
以上のサンプル、ホールド、リセットの３インタリーブ動作、さらに信号電荷を蓄えるキャパシタＣｓをリセットする図１中のリセットスイッチ１１、配線寄生容量Ｃｐをリセットするリセットスイッチ１２により、ＣｓとＣｐの両方の電荷履歴をリセットした電荷加算動作がパッシブで実現可能となり、広帯域な離散時間アナログ加算回路を実現できる。
【００３７】
なお、図２のＶｃｓ０、Ｖｃｓ１、Ｖｃｓ２波形において、サンプルフェーズで入力信号をトラックした後、ホールドのフェーズで保持電圧が若干シフトした図としている。これは、Ｎ×ＣｓとＣｐで電荷のシェアが起こるために電圧変動が生じることを示している。後述するように、ＣｓとＣｐは常にサンプルフェーズ前に履歴がリセットされているため、電荷のシェアは常に固定された既知のＣｐ電荷とＮ×Ｃｓで行われるので問題とならない。前サイクルで信号に依存したＣｐ電荷が残留してしまうことが問題になる。
【００３８】
図３に本実施例のアナログ加算回路の物理的レイアウト例を示す。このような回路は、例えば超音波探触子内に配置される１チップの集積回路として構成することができる。この場合には、ＲｘＯＵＴ０〜ＲｘＯＵＴ３は、ＩＣの出力端子を構成する。図３のレイアウトでは、超音波振動子毎に配置される１チャネルの送受信回路３０がアレイ状に配置されている。また、４×４＝１６チャネルの受信信号を加算して１本に束ねることを仮定している。ここでは、１６チャネル分の送受信回路が一つのサブアレイ３００に属するものとし、４個のサブアレイを配置してアレイ３１０を構成しているが、個数の増減は可能である。送受信回路３０は其々、例えばＩＣのバンプを介して超音波振動子と接続される。なお、便宜上本明細書では、出力信号が加算により束ねられるグループであり、物理的にアレイ内に配置される回路（超音波振動子およびマルチプレクサ１３は含まない）をサブアレイ３００ということにする。
【００３９】
送受信回路３０の一つを抜き出して図３上方に示す。１チャネルの送受信回路３０内には、サンプルホールド回路ブロック１０が配置されており、これは図１のサンプルホールド回路ブロック１０に相当する。サンプルホールド回路ブロック１０からの３本の出力配線が、加算単位である１６チャネルでショートされ、アレイ３１０の外まで布線される。アレイ３１０上の布線が長いために、大きな寄生容量が付くことは図１のＣｐの説明で述べた通りである。
【００４０】
各アナログマルチプレクサ１３は、１つのサブアレイ３００からの３本の出力線を入力とする。これは、図１のアナログマルチプレクサ１３に相当する。図示されないが、図１の配線寄生容量リセット用のリセットスイッチ１２はアナログマルチプレクサ１３の近傍に配置されることが望ましい。アナログマルチプレクサ１３の後段には、ＩＣ出力をバッファして、超音波探触子と本体装置を接続するケーブルを駆動するためのケーブルバッファ回路３３を備える。
【００４１】
アナログマルチプレクサ１３とケーブルバッファ回路３３は、アレイ３１０の外部において近接して置けるため、アナログマルチプレクサ１３の出力に付く寄生容量は大きな問題とはならない。仮にアナログマルチプレクサ１３をアレイ内に配置した場合、アナログマルチプレクサ１３の出力に付く寄生容量は大きくなってしまうので、加算回路の帯域が劣化する。本実施例においては、信号電荷を蓄積するキャパシタと配線寄生容量の電荷履歴のリセットを３インタリーブ動作で実現し、電荷履歴がリセットされた３本の出力配線をアナログマルチプレクスして１本の出力とするため、本実施例の効果が発揮されるためには図３のように３本の配線をアレイ３１０の外まで布線しておいて、アレイ外でマルチプレクスすることが望ましい。
【００４２】
また、振動子毎のチャネルを束ねる加算単位であるサブアレイ３００の位置によらず、サブアレイ３００からアナログマルチプレクサ１３までの配線寄生容量が等負荷であることが、各加算回路の特性をそろえてサブアレイ間の特性ばらつきを低減するという目的を鑑みれば望ましい。図３に示すように、サブアレイ３００からアナログマルチプレクサ１３までの配線長が、アレイ３１０の外側のサブアレイでも内側のサブアレイでも等長となるように、サンプルホールド回路ブロック１０の出力である３本の配線をアレイ３１０の下端から、図示されないが反対側の上端まで布線すること等で等長とすることができる。
【００４３】
本実施例における、電荷履歴リセットの加算回路帯域に与える効果を説明するために、図４に電荷履歴をリセットしない場合の離散時間サンプリングアナログ加算回路を、図５にこの動作を示すステップ入力時のタイミングチャートを、図６に図４の回路に相当する伝達関数を、さらに図７に本実施例の図１のステップ入力時のタイミングチャートを、図８に本実施例の図１に相当する伝達関数を示す。
【００４４】
図４の比較例において、回路４０は振動子毎に配置される送受信回路内の加算回路である。サンプル、ホールドの２インタリーブ動作であり、一方のキャパシタＣｓに入力信号をサンプルしているフェーズで、もう一方のＣｓに電荷で蓄積された信号を出力し、この出力は各チャネルで互いにショートされているため、電荷の再配分により加算、正確には平均化動作が実現できる。回路４０の出力配線はアレイの外まで布線されるために長く、配線寄生容量Ｃｐが大きいと仮定する。
【００４５】
図５は図４の回路において、各入力に同一のステップ入力を与えたときの動作を示すタイミングチャートである。φ０とφ１により入力信号のサンプルと、キャパシタＣｓに保持された電圧の出力の２インタリーブ動作が行われる。キャパシタＣｓのノードＶｃｓ０、Ｖｃｓ１において、例えばＶｃｓ０に注目すると、サンプルフェーズであるクロックサイクル（Ｉ）ではＶｃ電位はステップ入力の変動Ｖｓを追随して静定する。しかしながらＣｓに保持された電圧を出力するホールドフェーズのクロックサイクル（ＩＩ）において、Ｎ×ＣｓとＣｐで電荷のシェアが行われ、Ｖｃｓ電圧が変動する。次のサンプルフェーズのクロックサイクル（ＩＩＩ）ではＶｃｓはＶｓに追随するが、その次のホールドフェーズ（ＩＶ）では、以前のホールドフェーズでＣｐに蓄積された電荷とＶｓに対応してＣｓに蓄積された電荷Ｃｓ・Ｖｓの電荷のシェアで決まる電位までＶｓが変動する。このように、配線寄生容量Ｃｐには、以前のホールドフェーズでの電荷が蓄積されており、Ｎ×ＣｓとＣｐの電荷シェアで決まる電位は常にＣｐ電荷履歴の影響を受けることになる。
【００４６】
ステップ入力後の最初のステップ出力のサイクルでは、Ｃｐに電荷が残っていないために、次の（数２）のようになる。
【００４７】
【数２】
2018075182.tif 000004
【００４８】
しかし、この後はＮ×ＣｓとＣｐで電荷のシェアを繰り返しながら図５のＶｏｕｔ波形に示すように徐々にＶｓに漸近していくという動作になる。すなわちＣｐの電荷履歴の影響を受けて、ステップ入力を与えた場合に出力は理想的なステップ出力とはならず、徐々にＶｓに漸近していくなまった波形となる。周波数応答としては、アナログ加算回路としての帯域がＣｐ電荷履歴により劣化しているようにみえ、Ｎ×ＣｓとＣｐの関係で帯域が決まる。
【００４９】
図６に、図４の回路の伝達関数を示す。電荷履歴によるフィードバックパスがあるために、Ｃｐの影響を受けた伝達関数となる。
【００５０】
図７には、リセット動作を追加した本実施例の図１の回路にステップ入力を与えた場合の動作タイミングチャートを示す。Ｖｃｓ０、Ｖｃｓ１，Ｖｃｓ２は図１の信号電荷蓄積キャパシタＣｓのノードである。サンプルフェーズでステップ入力の最大電位Ｖｓまでトラックした後（例えばクロックサイクル（Ｉ）のＶｃｓ０）、Ｎ×ＣｓとＣｐで電荷のシェアが行われて電位は低下する（例えばクロックサイクル（ＩＩ）のＶｃｓ０）。しかしながら、ＣｓおよびＣｐはサンプルホールドを行う前に必ずリセットされており（例えばクロックサイクル（ＩＩＩ）のＶｃｓ０）、Ｃｐ電荷初期状態が決まっているため、Ｎ×ＣｓとＣｐで電荷シェアされた後の電位は必ず（数２）で表される電位となる。
【００５１】
この結果、Ｃｐの電荷履歴の影響なく、図７最下段の波形Ｖｏｕｔのように、ステップ入力に対して常にコモン電位ＶＣＭから（数２）で表される電位まで毎サイクル静定する出力となり、図５のようなＶｓに徐々に漸近するなまった波形ではなく、（数２）で表現されるように固定の減衰率で減衰はするもののステップ出力を出力できることになる。
【００５２】
図８に本実施例の構成である図１の回路の伝達関数を示す。ＣｓとＣｐの電荷履歴をリセットすることにより図６のフィードバックパスが無くなり、以下の（数３）で表される伝達関数となる。Ｎ×ＣｓとＣｐの電荷シェアの影響で（数３）の固定の減衰率をもつ。
【００５３】
【数３】
2018075182.tif 000005
【００５４】
図９に、本実施例の図１の回路と、リセット動作を行わない図４の回路の周波数特性を示す。リセットしない場合は図５のタイミングチャートのようにＶｏｕｔはＶｓに追随し、０ｄＢの直流利得を実現できる。ただしステップ入力に対する応答のなまりにみられるように、帯域はＣｐの電荷履歴の影響を受けて劣化する。一方リセット動作を行った場合、図７のタイミングチャートに示されるようにＶｏｕｔは（数２）で表される電位以上には上昇しないので、直流利得すなわち減衰率は（数３）となる。ただしステップ入力に対してステップ出力の応答が得られるため、帯域はリセットしない場合に対して改善し、実際の帯域はＣｐの電荷履歴でなく、回路の構成要素であるスイッチのオン抵抗とキャパシタで決まる時定数で律速される。
【００５５】
なお、(数１）〜（数３）中のキャパシタなどの実際の数値については、装置の設計や用途により、種々適用が可能であり制限されるものではない。
【００５６】
図１０には本実施例が適用される、図１と別の実施例を示している。図１はシングルエンド入力、シングルエンド出力のアナログ加算回路であるが、図１０の実施例では差動入力、シングルエンド出力の構成としている。
【００５７】
超音波診断装置では、超音波の生体内伝播における非線形性を利用して、信号の２次高調波を用いてイメージングを行うティッシュハーモニックイメージング（Ｔｉｓｓｕｅ  Ｈａｒｍｏｎｉｃ  Ｉｍａｇｉｎｇ：ＴＨＩ）が用いられている。信号の２次高調波を検出するためには受信回路の非線形性による２次高調波を低減する必要があり、回路の差動化は２次高調波抑制に効果が高いことは広く知られている。
【００５８】
図１０の構成では、差動アナログ信号電圧入力Ｖｉｎｐ、Ｖｉｎｎ間電圧をキャパシタＣｓに保持させる。これを、ＶＣＭ電位をコモン電位としてＶｏｕｔ０、Ｖｏｕｔ１、Ｖｏｕｔ２に出力してマルチプレクサ１０３によりマルチプレクスを行う。この構成により、アナログ加算回路の前段に、差動出力の回路を接続できる。差動回路は前述のように２次高調波抑制に効果が高いため、ＴＨＩに適した受信回路を実現でき、超音波診断装置としての画質向上を図ることができる。
【００５９】
図１１には上記実施例の加算回路が適用される、３次元撮像のための２次元アレイ振動子を持つ超音波探触子とシステム構成を示している。超音波探触子１１０（いわゆるプローブで、例えば手に持って測定部位に当てるような操作ができるようになっている）内には各振動子１１１に対して送受信回路３０が配置され、受信信号はアナログマルチプレクサ１３を経て本体装置１１４内のＡＦＥ（アナログフロントエンド）１１５に送られる。加算される振動子チャネルのグルーピング単位がサブアレイ３００を構成する。
【００６０】
既に説明した図１、図３のアナログ加算回路との関係を補足しつつ、装置構成の一例を説明する。送受信回路３０はそれぞれ図１と図３に示したサンプルホールド回路ブロック１０を備えている。送受信回路３０は図３に示したように、アレイ状の配置を持ってＩＣ内に配置されている。３本の配線１１００は、ＩＣ１１０１内でサンプルホールド回路ブロック１０とアナログマルチプレクサ１３を接続する。３本の配線には、図１で示したリセットスイッチ１１や１２も配置される。この構成により、送受信回路３０の出力信号の電荷を３本の配線をショートすることで再分配し、平均を取る動作になる。加算された３本の出力のうち、電圧ホールド以外の期間を隠蔽するためにマルチプレクサ１３が挿入され、電圧をホールドしている１本をマルチプレクサで取り出している。
【００６１】
本体装置内のプロセッサ１１７は超音波探触子内ＩＣ１１０１を制御するＩＣ制御論理回路１１８に制御信号を送り、ＩＣ制御論理回路１１８はこれに応じて送受信の切換や超音波フォーカスのための遅延の制御を行う。特に制限されないが、送信回路がリニアアンプ方式でなくパルサ方式の場合、波形はデジタル値としてパルサに送られるため、ＩＣ制御論理回路１１８は、パルサが送波する波形データを記憶する波形メモリを含む。
【００６２】
図１２にはサブアレイ３００内の送受信回路３０の構成が示されている。１振動子あたりの送受信回路３０には、高耐圧ＭＯＳで構成され、高圧信号を生成し振動子１１１を駆動する送信回路１２２、送信時にオフ状態となり高圧信号から低圧系受信回路を保護し、受信時には微小信号を通過させる送受分離スイッチ１２３、低圧系の受信低雑音増幅器（Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ：ＬＮＡ）１２４、送信信号を遅延させビームフォーミングを行い、さらには受信信号を遅延させて整相を行う微小遅延回路１２５が含まれる。微小遅延回路１２５には、サンプルホールド回路ブロック１０が接続される。各微小遅延回路で整相された受信信号は、アナログマルチプレクサ１３でマルチプレクスされて本体装置に伝送される。
【００６３】
以上説明した実施例では、低消費電力かつ広帯域なアナログ加算回路を提供することができる。とくに、２Ｄアレイ超音波探触子用のＩＣにおいて、アレイ上の受信回路からアレイ外に長い配線を布線し寄生容量が大きくなった場合においても広帯域な加算処理を実現することができる。
【００６４】
また、サンプルホールド回路を用いて電荷でアナログ信号を加算するアナログ加算回路において、信号電荷を蓄積するキャパシタ、およびサンプルホールド回路の出力に接続される負荷容量の両方の電荷を定期的にリセットすることで電荷履歴の影響を排除することができる。
【００６５】
以上説明した実施例は、超音波診断装置に接続される超音波探触子内のＩＣに搭載することで効果を発揮する。本実施例を用いれば、超音波受信の整相に必要となるアナログ加算回路の広帯域化を低消費電力のまま実現出来る。これにより高い周波数の超音波を扱う受信回路が実現出来、空間分解能が高い超音波画像診断装置を実現することが出来る。また、アナログ加算回路が搭載されるＩＣの電力を低減することが出来、ＩＣが搭載される超音波探触子の発熱を抑制することが可能となる。すなわち本実施例は、広帯域のアナログ加算回路を低消費電力で実現する、ひいては高性能な超音波探触子を低発熱で実現するための技術として効果を発揮する。
【符号の説明】
【００６６】
Ｎ  加算される信号本数
Ｃｓ  信号電圧保持用キャパシタ
Ｃｐ  配線寄生容量
Ｖｉｎ＊  電圧入力
Ｖｏｕｔ＊  電圧出力
Ｖｃｓ＊  キャパシタ電圧
ＶＣＭ  信号コモン電位
φ＊  スイッチオンオフ制御信号
ＣＬＫ  基準クロック
ＡＤＤ  アナログ加算回路
ＭＵＸ  アナログマルチプレクサ
ＢＵＦ  バッファ
Ｖｓ  ステップ入力電圧振幅
Ｚ−１  １クロックサイクル遅延
ＡＦＥ  アナログフロントエンド
ＩＣ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  集積回路
Ｔｘ  送信回路
Ｔ／Ｒ−ＳＷ  送受分離スイッチ
Ｒｘ  受信回路
ＬＮＡ  Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ  低雑音増幅器
ＤＬＹ＊  アナログ遅延回路
ＳＷ＊  スイッチ
【図１】
2018075182.tif 000006
【図２】
2018075182.tif 000007
【図３】
2018075182.tif 000008
【図４】
2018075182.tif 000009
【図５】
2018075182.tif 000010
【図６】
2018075182.tif 000011
【図７】
2018075182.tif 000012
【図８】
2018075182.tif 000013
【図９】
2018075182.tif 000014
【図１０】
2018075182.tif 000015
【図１１】
2018075182.tif 000016
【図１２】
2018075182.tif 000017
【図１３】
2018075182.tif 000018