(57)【要約】【課題】  ヒストグラムを記憶するメモリ回路の初期化時間がヒストグラムの読み出しを制約する場合がある。【解決手段】  画像処理装置は、入力された第１画像及び第２画像のヒストグラムを順次に生成する生成手段と、前記ヒストグラムの複数のビンのそれぞれに対応し、前記生成手段によって生成される前記第１画像のヒストグラムの各ビンのデータを記憶する複数の記憶領域を有する記憶手段と、前記生成手段によって前記第２画像のヒストグラムが生成されると、複数の記憶領域の一部又は全部が、該第２画像のヒストグラムの各ビンのデータを記憶するように更新され、更新された記憶領域と更新されていない記憶領域とを識別する識別手段と、前記記憶手段の前記更新されていない記憶領域に所定値を書き込むことによって該記憶領域を初期化する初期化手段と、有することを特徴とする。この構成によって、初期化時間を短縮することができる。【選択図】  図１
2018106238.tif 000002
【特許請求の範囲】
【請求項１】
入力された第１画像及び第２画像のヒストグラムを順次に生成する生成手段と、
前記ヒストグラムの複数のビンのそれぞれに対応し、前記生成手段によって生成される前記第１画像のヒストグラムの各ビンのデータを記憶する複数の記憶領域を有する記憶手段と、
前記生成手段によって前記第２画像のヒストグラムが生成されると、複数の記憶領域の一部又は全部が、該第２画像のヒストグラムの各ビンのデータを記憶するように更新され、更新された記憶領域と更新されていない記憶領域とを識別する識別手段と、
前記記憶手段の前記更新されていない記憶領域に所定値を書き込むことによって該記憶領域を初期化する初期化手段と、
有することを特徴とする画像処理装置。
【請求項２】
前記識別手段は、前記複数の記憶領域のそれぞれに対応し、更新された記憶領域と更新されていない記憶領域とを識別する複数のフラグを保持する保持手段を含み、
前記保持手段から、前記複数の記憶領域のそれぞれに対応する前記複数のフラグを順次に読み出す第１読み出し手段をさらに有し、
前記初期化手段は、順次に読み出された前記フラグに基づいて、前記記憶手段の前記更新されていない記憶領域を順次に初期化することを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記第１読み出し手段によって順次に読み出された前記フラグに基づいて、前記記憶手段の前記更新された記憶領域から、前記第２画像のヒストグラムを順次に読み出す第２読み出し手段をさらに有することを特徴とする請求項２に記載の画像処理装置。
【請求項４】
前記第２読み出し手段によって順次に読み出された前記第２画像のヒストグラムに基づいて、前記第２画像の特徴量を抽出する演算処理を行う演算手段をさらに有する請求項３に記載の画像処理装置。
【請求項５】
前記生成手段による前記ヒストグラムの生成が終了すると、前記第１読み出し手段及び前記第２読み出し手段は前記フラグ及び前記ヒストグラムの読み出し処理を開始し、前記演算手段による前記演算処理が終了すると、通知信号を出力することを特徴とする請求項４に記載の画像処理装置。
【請求項６】
前記第２画像のヒストグラムが生成される際に、前記記憶手段の前記更新された記憶領域は、初期化が不要な記憶領域であって、前記記憶手段の前記更新されていない記憶領域は初期化が必要な記憶領域であることを特徴とする請求項１乃至５の何れか１項に記載の画像処理装置。
【請求項７】
前記生成手段は、入力された第１画像及び第２画像の画素値を、前記ヒストグラムのビンの数に量子化した値を、前記記憶手段の記憶領域を示すアドレスとして使用することを特徴とする請求項１乃至６の何れか１項に記載の画像処理装置。
【請求項８】
前記生成手段は、入力された第１画像及び第２画像の各色成分の画素値に基づいて、前記ヒストグラムを生成することを特徴とする請求項１乃至７の何れか１項に記載の画像処理装置。
【請求項９】
前記生成手段は、入力された第１画像及び第２画像の各色成分の画素値から算出した輝度値に基づいて、前記ヒストグラムを生成することを特徴とする請求項１乃至８の何れか１項に記載の画像処理装置。
【請求項１０】
前記記憶手段は、ＳＲＡＭで構成されるメモリ回路であることを特徴とする請求項１乃至９の何れか１項に記載の画像処理装置。
【請求項１１】
入力された第１画像及び第２画像のヒストグラムを順次に生成する生成工程と、
前記ヒストグラムの複数のビンのそれぞれに対応し、前記生成手段によって生成される前記第１画像のヒストグラムの各ビンのデータを記憶する複数の記憶領域を有する記憶工程と、
前記生成手段によって前記第２画像のヒストグラムが生成されると、複数の記憶領域の一部又は全部が、該第２画像のヒストグラムの各ビンのデータを記憶するように更新され、更新された記憶領域と更新されていない記憶領域とを識別する識別工程と、
前記記憶手段の前記更新されていない記憶領域に所定値を書き込むことによって該記憶領域を初期化する初期化工程と、
有することを特徴とする画像処理方法。
【請求項１２】
入力された第１画像及び第２画像のヒストグラムを順次に生成する生成ステップと、
前記ヒストグラムの複数のビンのそれぞれに対応し、前記生成手段によって生成される前記第１画像のヒストグラムの各ビンのデータを記憶する複数の記憶領域を有する記憶ステップと、
前記生成手段によって前記第２画像のヒストグラムが生成されると、複数の記憶領域の一部又は全部が、該第２画像のヒストグラムの各ビンのデータを記憶するように更新され、更新された記憶領域と更新されていない記憶領域とを識別する識別ステップと、
前記記憶手段の前記更新されていない記憶領域に所定値を書き込むことによって該記憶領域を初期化する初期化ステップと、
をコンピュータに実行させることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された画像データからヒストグラムを生成し、生成されたヒストグラムをメモリに記憶する画像処理装置、画像処理方法およびプログラムに関する。
【背景技術】
【０００２】
近年、フラットパネルディスプレイを採用した画像表示装置が急速に普及しており、中
でも、液晶ディスプレイを採用した画像表示装置が主流となっている。また、画像表示装置には、表示する動画の高画質化のために様々な画像処理回路が搭載されている。画像処理回路には、入力された動画に含まれる各フレーム画像の特徴量をリアルタイムに抽出し、それに適応した補正を入力画像に施すものがある。また、特徴量抽出のために、画像補正回路等のように、動画のフレーム毎の入力画像の画素値のヒストグラムを使用するものがある。このような画像処理回路では、入力画像の画像データから１フレーム毎に画素値のヒストグラムが生成され、ヒストグラムのデータを用いて補正係数が演算される。画像補正回路から、この補正係数を用いて入力画像の画像データを補正した出力画像の画像データが出力される。従来、ヒストグラムを生成する構成としては、回路規模の増大を避けて高速に処理するために、特許文献１のように、メモリ回路を使用してヒストグラムを作成するものが提案されている。
【０００３】
特許文献２では、メモリ回路の初期化期間を省略することができる技術が提案されている。初期化状態を管理する初期化フラグを用いて、フレーム先頭でＳＲＡＭの初期化を行わずに、未初期化のアドレスに初めて書き込む際に古いデータを更新する構成を取る。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−１３９３５４
【特許文献２】特開２０１５−１６２０６４
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の方法では、処理シーケンスの中でメモリ回路の初期化期間を設けて、フレーム間に前フレームのヒストグラムを初期化している。メモリ回路をフリップフロップ（ＦＦ）で構成すれば、１クロックで同時に初期化することが可能であるが、回路規模が大幅に増大する。また、ＳＲＡＭで構成した場合、フレームレートが高い動画像への追従性や高分解能のヒストグラムの生成時には、動画のフレーム間にメモリ回路にアクセス可能な期間は限られ、その期間内に初期化期間を設けることが難しい。フレームレートが高くなっても、メモリの初期化を間に合わせるように、時間短縮することが望ましい。
【０００６】
特許文献２の方法では、フレーム先頭でＳＲＡＭの初期化を行わずに、ヒストグラムを高速に生成可能であるが、フレーム内で書き込みのなかったアドレスは初期化されずに前フレームのデータが残る。このため、画像補正回路以外のＣＰＵ等の装置によってヒストグラムを読み出して特徴量を行う場合には、初期化フラグを同時に読み込んで、フラグの値に応じてデータ処理を切り替える処理が必要となる。例えば、初期化フラグを同時に読み込んで未初期化のアドレスのデータを０と解釈するか、初期化フラグが未初期化のアドレスのデータは０を読み出すような回路を追加するなどの処理が必要である。従って、特許文献２の方法では、ＣＰＵ等が画像処理回路で生成したヒストグラムを読み出して何らかの処理を行う場合は、その処理負荷と読み出し時間が大きくなってしまう課題がある。
【０００７】
本発明は上記の課題に鑑みてなされたものであり、画像のヒストグラムが新たに生成されると、ヒストグラムの更新されていない記憶領域の初期化を行い、初期化時間を短縮する画像処理装置を提供することを目的とする。また、その画像処理方法およびプログラムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明に係る画像処理装置は、以下の構成を有する。すなわち、入力された第１画像及び第２画像のヒストグラムを順次に生成する生成手段と、前記ヒストグラムの複数のビンのそれぞれに対応し、前記生成手段によって生成される前記第１画像のヒストグラムの各ビンのデータを記憶する複数の記憶領域を有する記憶手段と、前記生成手段によって前記第２画像のヒストグラムが生成されると、複数の記憶領域の一部又は全部が、該第２画像のヒストグラムの各ビンのデータを記憶するように更新され、更新された記憶領域と更新されていない記憶領域とを識別する識別手段と、前記記憶手段の前記更新されていない記憶領域に所定値を書き込むことによって該記憶領域を初期化する初期化手段と、有することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、画像のヒストグラムが新たに生成されると、ヒストグラムの更新されていない記憶領域の初期化を行い、初期化時間を短縮することができる。
【図面の簡単な説明】
【００１０】
【図１】第一実施形態における画像処理装置の全体構成例を示すブロック図である。
【図２】第一実施形態における画像処理方法の流れを示すフローチャートである。
【図３】連続する二つのフレームから生成されるヒストグラム分布例を示す図である。
【図４】（ａ）Ｎ＋１フレーム目の画像データのヒストグラムを生成する途中のメモリ状態の例である。（ｂ）Ｎ＋１フレーム目の画像データのヒストグラムが生成された後のメモリ状態の例である。
【図５】特徴量演算回路１０６の処理の流れを示すフローチャートである。
【図６】特徴量演算回路１０６の構成例を示すブロック図である。
【図７】（ａ）従来の処理方法における初期化を示すタイミングチャートである。（ｂ）第一実施形態の処理方法によって短縮される初期化時間を示すタイミングチャートである。
【発明を実施するための形態】
【００１１】
以下、添付図面を参照して、本発明の実施形態を詳細に説明する。
【００１２】
（第一実施形態）
＜全体構成＞
図１は、第一実施形態における画像処理装置の構成例を示すブロック図である。図２は、第一実施形態における画像補正方法の処理フローを示す図である。以下、図１及び図２により画像処理装置の構成及び画像補正方法の概略を説明する。
【００１３】
図１のように、本実施形態の画像処理装置は、画像入力部１０１、画像処理部１０２、ヒストグラム生成回路１０３、メモリ回路１０４、制御フラグ保持回路１０５、特徴量演算回路１０６、画像補正演算回路１０７及び画像出力部１０８を含む。
【００１４】
画像入力部１０１は、動画の連続した複数フレームの入力画像によって構成された一連の入力画像データを受け入れるためのものである。ステップＳ２０１において、画像入力部１０１は、不図示の記憶手段に格納された動画のフレーム毎の画像データを読み出し、あるいは、外部ビデオ入力インタフェースからその画像データを取得する。取得した画像データは、デジタル信号化した各画素に対応する信号値として、画像処理部１０２が有するヒストグラム生成回路１０３および画像補正演算回路１０７に伝送される。
【００１５】
ステップＳ２０２において、ヒストグラム生成回路１０３は、画像入力部１０１から入力された動画の画像データからフレーム毎に、ＳＲＡＭで構成されるメモリ回路１０４にヒストグラムを生成させる。ヒストグラム生成回路１０３は、ヒストグラムの１ビンごとに集計されるデータを、メモリ回路１０４を構成するＳＲＡＭの１アドレスの１ワードごとに格納させる。メモリ回路１０４は、ヒストグラム生成回路１０３によって生成されたヒストグラムを記憶する記憶部であって、ヒストグラムの複数のビンのそれぞれに対応複数の記憶領域を有する。それぞれの記憶領域は、ＳＲＡＭの１アドレスが示す１ワードである。
【００１６】
制御フラグ保持回路１０５は、メモリ回路１０４のアドレス信号により指定されるＳＲＡＭのワードに書かれたデータの制御フラグを保持する。この制御フラグは、新しいフレームが生成される際に、メモリ回路１０４の記憶領域の一部又は全部が更新されたか否かを識別するための識別手段の一つとして使用され、新しいフレーム毎に更新されていない記憶領域を初期化するために使用される。一つのフレームに対するヒストグラム生成が終わるとヒストグラム生成回路１０３によって、制御フラグ保持回路１０５は、次のフレームの先頭で全制御フラグを、未初期化状態（初期化が必要であること）を意味するフラグ値である０を保持するようになる。この制御フラグは、ステップＳ２０２におけるヒストグラム生成時に各アドレスの示す記憶領域にデータが初めてライトされる時に、そのアドレスの示す記憶領域に対応する制御フラグは初期化が不要であることを意味するフラグ値の１に書き換えられる。
【００１７】
ステップＳ２０３において、ヒストグラム生成回路１０３は、フレーム毎に入力される入力画像データからヒストグラムを生成する処理が完了すると、ヒストグラムの生成が完了し、ヒストグラムの読み出しが可能であることを特徴量演算回路１０６に通知する。ステップＳ２０４において、通知を受けた特徴量演算回路１０６は、ヒストグラム生成回路１０３がフレーム毎に生成したヒストグラムをメモリ回路１０４から読み出して、フレーム毎の特徴量を所定のアルゴリズムで抽出する演算を行う。
【００１８】
ステップＳ２０５において、画像補正演算回路１０７は、特徴量演算回路１０６によって算出された特徴量の値を基に、入力された画像データに対して画像補正演算を行って、出力画像を生成する。ここで、特徴量演算回路１０６と画像補正演算回路１０７は並列で動作する為、画像補正演算が行われるフレームデータと、特徴量演算において特徴量を算出するために用いるフレームデータは異なるものである。特徴量の値は、補正演算を行うフレームの少なくとも１フレーム以上前のフレームデータから特徴量演算回路１０６によって算出されたものである。また、１つのフレームデータの画像補正演算に用いる特徴量を、複数のフレームデータから算出される特徴量を平均したものを使う構成としてもよい。本実施形態の画像処理装置が抽出する画像の特徴量は、動画のフレーム間で大きく変動しないものであるので、異なるフレーム画像の特徴量を用いて画像補正を行ってもよい。
【００１９】
ステップＳ２０６において、画像出力部１０８は、画像補正演算回路１０７で補正された画像データを出力するためのものであり、必要に応じて、不図示の記憶手段に格納し、あるいは、外部ビデオ出力インタフェース経由で出力するものである。
【００２０】
以下、本実施形態の画像処理装置を構成する各部の詳細な構成を説明する。
【００２１】
メモリ回路１０４は、入力画像データの各色成分ＲＧＢと、各色成分ＲＧＢから算出された輝度値Ｙの４成分のヒストグラムを記憶する４つのＳＲＡＭで構成される。ヒストグラム生成回路１０３のヒストグラム生成処理において、入力画像データの色成分ＲＧＢ毎の画素値から算出される輝度値Ｙと各色成分ＲＧＢの各画素値がメモリ回路１０４の４つのＳＲＡＭのそれぞれのアドレス信号に対応付けられる。
【００２２】
本実施形態では、入力画像の階調数とヒストグラムのビン数が同じである場合、輝度値Ｙと各色成分ＲＧＢの各画素値がそのままＳＲＡＭのアドレスとして用いる。ヒストグラムのビン数が入力画像の階調数より少ない場合は、輝度値Ｙと各色成分ＲＧＢの各画素値をヒストグラムのビン数に量子化した値をアドレスとして用いる。但し、サンプリングする階調の範囲を限定することで、例えば、ヒストグラムのビン数の範囲に限定することで量子化をしないそのままの値をＳＲＡＭのアドレスでヒストグラムを生成してもよい。
【００２３】
ＲＧＢＹの各成分の値に応じて、メモリ回路１０３の各成分に対応するＳＲＡＭのアドレスが決まる。ＳＲＡＭのアドレスの示す記憶領域に対応する制御フラグが初期化不要を示していれば、ＳＲＡＭからヒストグラム生成回路１０３にデータがリードされ、ヒストグラム生成回路１０３内の加算器によってリードされたデータに対して１が加算される。各成分について加算された値は、ヒストグラム生成回路１０３からメモリ回路１０４の各成分の同じアドレスの示す記憶領域にそれぞれ書き戻される。アドレスの示す記憶領域に対応する制御フラグの値（例えば０）が未初期化を示していれば、ＳＲＡＭから読み出されたデータはまだ前フレームのデータのままであるので、同じアドレスの示す記憶領域に１が書き戻される。そして、ヒストグラム生成回路１０３は、そのアドレスの示す記憶領域に対応する制御フラグの値が初期化不要を示す所定値（例えば１）に書き換える。
【００２４】
ヒストグラム生成回路１０３は、入力された動画画像の１フレームの全ての画像データについてこの処理を繰り返すことにより、１フレームの画素値のヒストグラムを生成する。
【００２５】
なお、ヒストグラム生成回路は、各色成分ＲＧＢの画素値から計算される輝度値ＹをＲＧＢＹの４成分で共通のメモリ回路のアドレス信号として、輝度値Ｙがビンに対応、ＲＧＢ各成分の画素値に応じた値を加算した重み付きヒストグラムを生成してもよい。
【００２６】
また、画像入力部１０１に対して入力されたフレーム画像の画素値のままヒストグラムを生成する以外に、例えばＹＣｂＣｒといった異なる色空間の入力画像から所定の色変換を行ってＲＧＢの画素値に変換した後にヒストグラムを生成する構成であってもよい。
【００２７】
制御フラグ保持回路１０４は、メモリ回路１０３の４つのＳＲＡＭの各アドレスに対応するワード（記憶領域）が初期化不要であるか、未初期化（初期化必要）であるかを示すフラグを有する。例えば、ＲＧＢＹのヒストグラムを、それぞれ８ｂｉｔのアドレスでアクセスされる２５６個のビンに生成するとき、制御フラグは４成分あわせて１０２４ビットあればよい。なお、ＲＧＢＹの４成分のヒストグラムに対して、輝度値Ｙをアドレスとしてアクセスする場合は、ＲＧＢＹの成分間で制御フラグは同じ値を持つので２５６ビットに削減してもよい。
【００２８】
ヒストグラム生成回路１０３でヒストグラムの生成が終了すると、ヒストグラム生成回路１０３からヒストグラムの読み出しが可能であることを特徴量演算回路１０５に通知する。この通知は、ヒストグラムの読み出し開始を許可するトリガーとして特徴量演算回路１０５に送られる。特徴量演算回路１０５は、ヒストグラム生成回路１０３から通知を受け取ると、制御フラグ保持回路１０４からフラグの値を読み出し、メモリ回路１０３からヒストグラムを読み出し、所定のアルゴリズムに基づいてフレーム毎の入力画像の特徴量を算出する。更に、このとき、ヒストグラム処理部６０３は、メモリ回路１０３のＳＲＡＭに対して、制御フラグの値が未初期化（初期化必要）を示している記憶領域に対して０を書き込むことで、１フレームのヒストグラム生成終了時に未初期化のアドレスの初期化を行う。
【００２９】
複数フレームに渡ってヒストグラムの生成が終了した時の、メモリ回路１０３に記録されたヒストグラムと、制御フラグ保持回路１０４が有する制御フラグについて、図３、図４を用いて説明する。
【００３０】
図３は、連続して入力されるＮフレーム目の画像データのヒストグラムと、Ｎ＋１フレーム目の画像データのヒストグラムを示している。Ｎフレーム目の画像データが、低画素値のビンに偏って分布しているのに対して、Ｎ＋１フレーム目の画像データは、高画素値のビンに偏って分布している。このような連続フレームに対して、前述のように制御フラグを用いて、初めてアクセスするアドレスのデータを更新しながらヒストグラムを生成した結果が図４である。図４（ａ）は、Ｎ＋１フレーム目の画像データのヒストグラムが生成される途中のメモリ状態の例を示す。図４（ｂ）は、Ｎ＋１フレーム目の画像データのヒストグラムが生成された後のメモリ状態の例を示す。フレーム間でヒストグラムの分布が異なる場合、図４（ｂ）のように前フレームのヒストグラムの一部が一度もアクセスされないまま、残ってしまう。図４に示すように、Ｎ＋１フレーム目の画像データのヒストグラムの生成によって、更新されたメモリ回路１０３のＳＲＡＭの記憶領域は、初期化不要である。一方、Ｎ＋１フレーム目の画像データのヒストグラムの生成によって、更新されていない記憶領域は、Ｎフレーム目のヒストグラムのデータを記憶しているので、初期化が必要である。
【００３１】
本実施形態では、生成されたヒストグラムを読み出すのは主に、ヒストグラムから特徴量を算出する特徴量演算回路１０５であるが、不図示のＣＰＵなどからも本ヒストグラムデータにアクセスする必要がある。この場合、ＣＰＵはメモリ回路と併せて、制御フラグを読み出して、制御フラグが未初期化を示しているアドレスから読み出されたデータは０として扱う必要がある。これはＣＰＵの処理負荷が大きくなると共に、ヒストグラムの読み出し時間が長くなってしまう。ＣＰＵが読み出しを開始するまでに、未初期化のアドレスのヒストグラムを特徴量演算回路１０５が初期化することによって、ＣＰＵは制御フラグを読み出す必要がなく、単純にメモリ回路のＳＲＡＭだけを読んでヒストグラムを取得することが出来る。従って、本実施形態では、特徴量演算回路１０６がヒストグラムに基づいて画像の特徴量を算出すると共に、未初期化の記憶領域に所定値を書き込むことによって、未初期化の記憶領域を初期化する。
【００３２】
特徴量演算回路１０６の構成について、図５を用いて説明する。特徴量演算回路１０６は、制御部６０１、制御フラグ読み出し部６０２、ヒストグラム処理部６０３及び演算部６０４を含む。制御部６０１は、ヒストグラム生成回路１０３からのヒストグラムの生成完了を通知する信号を検出し、特徴量演算回路１０５の他の部分の動作を制御する。制御フラグ読み出し部６０２は、制御フラグ保持回路１０５から複数の制御フラグの値を順次に読み出す。ヒストグラム処理部６０３は、ヒストグラム読み出し部とヒストグラム初期化部とによって構成され、順次に読み出される複数の制御フラグの値に基づいて、それぞれの処理を行う。制御フラグの値が１であれば、対応するメモリ回路１０４の記憶領域は更新されたので、初期化不要である。この場合、ヒストグラム読み出し部は、メモリ回路１０４の初期化不要の記憶領域からヒストグラムを読み出す。そして、演算部６０４は、メモリ回路１０４から読み出されたヒストグラムに基づいて、特徴量を抽出する演算処理を行う。一方、制御フラグの値が０であれば、対応するメモリ回路１０４の記憶領域は更新されていないので、初期化が必要である。この場合は、ヒストグラム初期化部は、メモリ回路１０４の初期化が必要な（未初期化）記憶領域に所定値（例えば０）を書き込むことによって、未初期化の記憶領域を初期化する。
【００３３】
以下、特徴量演算回路１０６の詳細な処理動作を、図６、７を用いて説明する。図６は、特徴量演算回路１０６の処理フローを示す図である。
【００３４】
ステップＳ６０１において、特徴量演算回路１０６の制御部６０１はヒストグラムの読み出し開始を許可する通知を検出する。ステップＳ６０２において、制御部６０１は、制御フラグ読み出し部とヒストグラム処理部とに処理を開始させる。
【００３５】
ステップＳ６０３において、制御フラグ読み出し部６０２は、制御フラグ保持回路１０５からヒストグラムの各ビンのデータを記憶するメモリ回路１０４の複数の記憶領域のそれぞれに対応する複数の制御フラグの値を順次に読み出す。
【００３６】
ステップＳ６０４において、制御フラグ保持回路１０５から順次に読み出された制御フラグの値（１又は０）に基づいて、ヒストグラム処理部６０３は、各成分のヒストグラムを記憶するメモリ回路１０４の各記憶領域をアドレス０から順にアクセスしていく。ここで、メモリ回路１０４の記憶領域が新しいフレーム画像のヒストグラムの作成によって更新済み（初期化不要）であれば、ヒストグラム読み出し部がその記憶領域からヒストグラムを読み出して、読み出したヒストグラムを演算部６０４に出力する。一方、メモリ回路１０４の記憶領域が新しいフレーム画像のヒストグラムの作成によって更新されていない（初期化が必要）であれば、ヒストグラム初期化部がその記憶領域に０を書き込み、初期化する。
【００３７】
ステップＳ６０５において、演算部６０４は、メモリ回路１０３から読み出されたヒストグラムの値に基づいて、所定のアルゴリズムに基づいて画像データの特徴量を抽出する演算処理を行う。
【００３８】
ステップＳ６０６において、演算部６０４は、特徴量の演算処理が終了すると、演算処理終了の通知信号を画像補正演算回路１０７に出力し、算出した特徴量のパラメータを画像補正演算回路１０７に出力する。特徴量の演算処理が終了する時までに、初期化が必要な全ての記憶領域の初期化処理も終了した。
【００３９】
特徴量演算回路１０６は、このように、動作することで、メモリ回路１０４にある未初期化のヒストグラムを初期化しながら、特徴量を算出することができる。図７は、本処理によって初期化時間を短縮できていることを示すタイミングチャートである。図７（ａ）は、従来構成で初期化時間が必要な構成のタイミングチャートである。ＣＰＵからヒストグラムおよび特徴量データを読み出す場合は、特徴量演算が終わってから次のフレームの為のメモリ初期化の開始までの短い時間でアクセスする必要がある。図７（ｂ）は、本実施形態のタイミングチャートである。本処理によって、フレーム間で初期化するだけの時間を作る必要がないので、特徴量演算回路１０６が特徴量を演算する時間に初期化時間を短縮することが出来るため、フレーム間の時間が更に短くなっても対応することができる。
【００４０】
本実施形態のフレーム毎に算出される特徴量の例として、ホワイトバランス補正の為に用いられるＲＧＢの階調値である。例えば、フレームによって照明や外光環境の変化する画像入力に対しても、リアルタイムにホワイトバランス補正を行うことによって照明や外光環境の変化によって画像の見え方が変わってしまうことを軽減することができる。
【００４１】
画像補正演算回路１０７は、特徴量演算回路１０６が算出した特徴量を用いて所定の画像補正演算を行って、画像出力部１０８に補正画像を出力する。
【００４２】
本実施形態の画像処理装置は、以上のように構成することで、ヒストグラムの初期化時間を短縮しながら、高速にヒストグラムの生成と、特徴量を算出すると同時に、メモリ回路にある未初期化のままのヒストグラムを初期化できる。
【００４３】
（その他の実施形態）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出して実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【符号の説明】
【００４４】
１０１  画像入力部
１０２  画像処理部
１０３  ヒストグラム生成回路
１０４  メモリ回路
１０５  制御フラグ保持回路
１０６  特徴量演算回路
１０７  画像補正演算回路
１０８  画像出力部
【図１】
2018106238.tif 000003
【図２】
2018106238.tif 000004
【図３】
2018106238.tif 000005
【図４】
2018106238.tif 000006
【図５】
2018106238.tif 000007
【図６】
2018106238.tif 000008
【図７】
2018106238.tif 000009