(57)【要約】【課題】多値情報を記憶する磁気メモリであって、読み出しマージンを十分に確保しつつ読み出すことが可能な磁気メモリを提供する。【解決手段】互いに交差する第１の配線と第２の配線との間に設けられた、電気的に直列に接続された第１及び第２の磁気記憶素子と、前記第１及び第２の磁気記憶素子との間に電気的に接続された第３の配線と、前記第３の配線を通じて前記第１の磁気記憶素子に流れた電流に基づき、前記第１の磁気記憶素子の磁化状態を判別する第１の判別部と、前記第１の配線を通じて前記第１及び第２の磁気記憶素子に流れた電流に基づき、前記第２の磁気記憶素子の磁化状態を判別する第２の判別部と、を備え、前記第１の判別部の判別結果に基づいて、前記第２の判別部の判別状態が変更される、磁気メモリを提供する。【選択図】図４
2018147529.tif 000002
【特許請求の範囲】
【請求項１】
互いに交差する第１の配線と第２の配線との間に設けられた、電気的に直列に接続された第１及び第２の磁気記憶素子と、
前記第１及び第２の磁気記憶素子との間に電気的に接続された第３の配線と、
前記第３の配線を通じて前記第１の磁気記憶素子に流れた電流に基づき、前記第１の磁気記憶素子の磁化状態を判別する第１の判別部と、
前記第１の配線を通じて前記第１及び第２の磁気記憶素子に流れた電流に基づき、前記第２の磁気記憶素子の磁化状態を判別する第２の判別部と、
を備え、
前記第１の判別部の判別結果に基づいて、前記第２の判別部の判別状態が変更される、
磁気メモリ。
【請求項２】
前記第２の判別部は、前記第１及び第２の磁気記憶素子の磁化状態に対応する前記第１及び第２の磁気記憶素子の合成抵抗の取りうる４つの抵抗状態のうち、１つの前記抵抗状態を介して隣接する２つの前記抵抗状態のいずれかであるかを判別することにより、前記第２の磁気記憶素子の磁化状態を判別する、請求項１に記載の磁気メモリ。
【請求項３】
前記第１及び第２の判別部が前記第１及び第２の磁気記憶素子の磁化状態を判別する際に用いられる複数のリファレンス素子をさらに備え、
前記第２の判別部が用いる前記リファレンス素子が切り替えられることにより、前記第２の判別部の判別状態が変更される、
請求項１に記載の磁気メモリ。
【請求項４】
前記第１の判別部の判別結果に基づいて、前記第２の判別部と電気的に接続される前記リファレンス素子を切り替えるスイッチをさらに備える、請求項３に記載の磁気メモリ。
【請求項５】
前記第１及び第２の磁気記憶素子は、同一の記憶状態において互いに異なる電気抵抗値を有する、請求項１に記載の磁気メモリ。
【請求項６】
前記第１及び第２の磁気記憶素子は、互いに異なる断面形状又は断面積を有する、請求項５に記載の磁気メモリ。
【請求項７】
前記第１及び第２の磁気記憶素子は、垂直磁化方式のスピン注入型磁気記憶素子である、請求項１に記載の磁気メモリ。
【請求項８】
前記第１及び第２の磁気記憶素子は、面内磁化方式のスピン注入型磁気記憶素子である、請求項１に記載の磁気メモリ。
【請求項９】
情報を磁性体の磁化状態により保持する複数の磁気記憶素子を備える磁気メモリと、
前記磁気メモリと同一チップ上に設けられた演算装置と、
を備え、
前記磁気メモリは、
互いに交差する第１の配線と第２の配線との間に設けられた、電気的に直列に接続された第１及び第２の磁気記憶素子と、
前記第１及び第２の磁気記憶素子との間に電気的に接続された第３の配線と、
前記第３の配線を通じて前記第１の磁気記憶素子に流れた電流に基づき、前記第１の磁気記憶素子の磁化状態を判別する第１の判別部と、
前記第１の配線を通じて前記第１及び第２の磁気記憶素子に流れた電流に基づき、前記第２の磁気記憶素子の磁化状態を判別する第２の判別部と、
を有し、
前記第１の判別部の判別結果に基づいて、前記第２の判別部の判別状態が変更される、
半導体装置。
【請求項１０】
情報を磁性体の磁化状態により保持する複数の磁気記憶素子を備える磁気メモリを備え、
前記磁気メモリは、
互いに交差する第１の配線と第２の配線との間に設けられた、電気的に直列に接続された第１及び第２の磁気記憶素子と、
前記第１及び第２の磁気記憶素子との間に電気的に接続された第３の配線と、
前記第３の配線を通じて前記第１の磁気記憶素子に流れた電流に基づき、前記第１の磁気記憶素子の磁化状態を判別する第１の判別部と、
前記第１の配線を通じて前記第１及び第２の磁気記憶素子に流れた電流に基づき、前記第２の磁気記憶素子の磁化状態を判別する第２の判別部と、
を有し、
前記第１の判別部の判別結果に基づいて、前記第２の判別部の判別状態が変更される、
電子機器。
【請求項１１】
情報を磁性体の磁化状態により保持する複数の磁気記憶素子を備える磁気メモリの読み出し方法であって、
前記磁気メモリは、
互いに交差する第１の配線と第２の配線との間に設けられた、電気的に直列に接続された第１及び第２の磁気記憶素子と、
前記第１及び第２の磁気記憶素子との間に電気的に接続された第３の配線と、
前記第１の磁気記憶素子の磁化状態を判別する第１の判別部と、
前記第２の磁気記憶素子の磁化状態を判別する第２の判別部と、
を有し、
前記第１の判別部により、前記第３の配線を通じて前記第１の磁気記憶素子に流れた電流に基づき、前記第１の磁気記憶素子の磁化状態を判別し、
前記第１の判別部の判別結果に基づいて、前記第２の判別部の判別状態を変更し、
前記第２の判別部により、前記第１の配線を通じて前記第１及び第２の磁気記憶素子に流れた電流に基づき、前記第２の磁気記憶素子の磁化状態を判別する、
ことを含む、磁気メモリの読み出し方法。
【請求項１２】
前記第２の磁気記憶素子の磁化状態の判別は、
前記第１及び第２の磁気記憶素子の磁化状態に対応する前記第１及び第２の磁気記憶素子の合成抵抗の取りうる４つの抵抗状態のうち、１つの前記抵抗状態を介して隣接する２つの前記抵抗状態のいずれかであるかを判別することにより行われる、
請求項１１に記載の磁気メモリの読み出し方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、磁気メモリ、半導体装置、電子機器及び磁気メモリの読み出し方法に関する。
【背景技術】
【０００２】
大容量サーバからモバイル端末に至るまで、各種情報機器の飛躍的な発展に伴い、これを構成するメモリやロジックなどの素子においても高集積化、高速化、低消費電力化等、さらなる高性能化が追求されている。特に不揮発性半導体メモリの進歩は著しく、例えば、大容量ファイルメモリとしてのフラッシュメモリは、ハードディスクドライブを駆逐する勢いで普及が進んでいる。一方、コードストレージ用途さらにはワーキングメモリへの適用を睨み、現在一般に用いられているＮＯＲフラッシュメモリ、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等を置き換えるべくＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＰＣＲＡＭ（Ｐｈａｓｅ−Ｃｈａｎｇｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などの様々なタイプの半導体メモリの開発が進められている。なお、これらのうちの一部は既に実用化されている。
【０００３】
上述したうちの１つであるＭＲＡＭは、ＭＲＡＭの有する磁気記憶素子の磁性体の磁化状態を変化させることにより、電気抵抗が変化することを利用して、情報の記憶を行う。従って、磁化状態の変化によって決定される上記磁気記憶素子の抵抗状態、詳細には、磁気記憶素子の電気抵抗の大小を判別することにより、記憶された情報を読み出すことができる。このようなＭＲＡＭは、高速動作が可能でありつつ、ほぼ無限（１０１５回以上）の書き換えが可能であり、さらには信頼性も高いことから、すでに産業オートメーションや航空機などの分野で使用されている。さらに、ＭＲＡＭは、その高速動作と高い信頼性とから、今後コードストレージやワーキングメモリへの展開が期待されている。
【０００４】
さらに、ＭＲＡＭのうち、スピントルク磁化反転を用いて磁性体の磁化を反転させるＭＲＡＭについては、高速動作等の上述の利点を有しつつ、低消費電力化、大容量化が可能であることから、更なる大きな期待が寄せられている。なお、このようなスピントルク磁化反転を利用したＭＲＡＭは、ＳＴＴ−ＭＲＡＭ（Ｓｐｉｎ  Ｔｒａｎｓｆｅｒ  Ｔｏｒｑｕｅ−Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ)（スピン注入型ＭＲＡＭ）と呼ばれている。
【０００５】
また、記憶容量を大きくするために、言い換えると大容量化のために、ＳＴＴ−ＭＲＡＭの高密度化が検討されている。高密度化を実現する方法の１つとしては、複数の磁気記憶素子を１つのメモリセル内に配置して、１つのメモリセルに多値情報を記憶することが挙げられる。例えば、下記特許文献１に開示されているような、１つのメモリセル内において、基板に対して垂直方向に重ねた２つの磁気記憶素子を電気的に直列に接続するような構成を挙げることができる。さらに、多値情報を記憶するメモリセルを読み出し方法としては、下記特許文献２に開示されている。
【０００６】
上述したような複数の磁気記憶素子を１つのメモリセル内に配置して、１つのメモリセルに多値情報を記憶させる磁気メモリの書き込みにおいては、１つのメモリセルに含まれる２つの異なる磁気記憶素子をそれぞれ２種類の抵抗状態（高抵抗状態、低抵抗状態）にすることができる。例えば、１つのメモリセルにおいては、４種類の抵抗状態（例えば、Ｒａ＋Ｒｂ、Ｒａ＋Ｒｂ＋ΔＲｂ、Ｒａ+Ｒｂ+ΔＲａ、Ｒａ＋Ｒｂ＋ΔＲａ＋ΔＲｂの４種類）の組み合わせが存在し、当該メモリセルの読み出しにおいては、この４種類の抵抗状態を判別することにより、記憶された情報を読み出すこととなる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−３１０８２９号公報
【特許文献２】国際公開第２０１１／１３５９８４号
【非特許文献】
【０００８】
【非特許文献１】Ｓ.Ｍａｎｇｉｎ  ｅｔ  ａｌ.  Ｎａｔｕｒｅ  ｍａｔｅｒｉａｌｓ,ｖｏｌ.５  Ｍａｒｃｈ２００６,ｐ.２１０
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述したような複数の磁気記憶素子を１つのメモリセル内に配置して、１つのメモリセルに多値情報を記憶させる磁気メモリの読み出しにおいては、単ビットの磁気メモリと同様の方式で読み出しを行おうとする場合に、読み出しマージンが低下する。詳細には、上述のメモリセルの読み出しにおいては、４種類の抵抗状態（例えば、Ｒａ＋Ｒｂ、Ｒａ＋Ｒｂ＋ΔＲｂ、Ｒａ+Ｒｂ+ΔＲａ、Ｒａ＋Ｒｂ＋ΔＲａ＋ΔＲｂの４種類）のうちの隣接する抵抗状態のいずれかであるかを区別しなくてはならない。しかしながら、４種類の抵抗状態における抵抗値の差分は、１つのメモリセルに１つの磁気記憶素子を有する単ビットの磁気メモリにおける２種類の抵抗状態の抵抗値の差分に比べて小さくなることから、読み出しマージンが低下する。読み出しマージンが低下すると、製造ばらつき等に起因して多値情報を記憶する磁気メモリにおける抵抗状態の判別が難しくなり、読み出しエラーが生じやすくなったり、情報を読み出すことができない不良メモリセルが多量に発生したりすることにもなる。従って、多値情報を記憶する磁気メモリにおいて、読み出しマージンを十分に確保しつつ読みだすことができる読み出し方法が求められていた。
【００１０】
そこで、本開示では、多値情報を記憶する磁気メモリにおいて、読み出しマージンを十分に確保しつつ読み出すことが可能な、新規且つ改良された磁気メモリ、半導体装置、電子機器及び磁気メモリの読み出し方法を提案する。
【課題を解決するための手段】
【００１１】
本開示によれば、互いに交差する第１の配線と第２の配線との間に設けられた、電気的に直列に接続された第１及び第２の磁気記憶素子と、前記第１及び第２の磁気記憶素子との間に電気的に接続された第３の配線と、前記第３の配線を通じて前記第１の磁気記憶素子に流れた電流に基づき、前記第１の磁気記憶素子の磁化状態を判別する第１の判別部と、前記第１の配線を通じて前記第１及び第２の磁気記憶素子に流れた電流に基づき、前記第２の磁気記憶素子の磁化状態を判別する第２の判別部と、を備え、前記第１の判別部の判別結果に基づいて、前記第２の判別部の判別状態が変更される、磁気メモリが提供される。
【００１２】
また、本開示によれば、情報を磁性体の磁化状態により保持する複数の磁気記憶素子を備える磁気メモリと、前記磁気メモリと同一チップ上に設けられた演算装置と、を備え、前記磁気メモリは、互いに交差する第１の配線と第２の配線との間に設けられた、電気的に直列に接続された第１及び第２の磁気記憶素子と、前記第１及び第２の磁気記憶素子との間に電気的に接続された第３の配線と、前記第３の配線を通じて前記第１の磁気記憶素子に流れた電流に基づき、前記第１の磁気記憶素子の磁化状態を判別する第１の判別部と、前記第１の配線を通じて前記第１及び第２の磁気記憶素子に流れた電流に基づき、前記第２の磁気記憶素子の磁化状態を判別する第２の判別部と、を有し、前記第１の判別部の判別結果に基づいて、前記第２の判別部の判別状態が変更される、半導体装置が提供される。
【００１３】
また、本開示によれば、情報を磁性体の磁化状態により保持する複数の磁気記憶素子を備える磁気メモリを備え、前記磁気メモリは、互いに交差する第１の配線と第２の配線との間に設けられた、電気的に直列に接続された第１及び第２の磁気記憶素子と、前記第１及び第２の磁気記憶素子との間に電気的に接続された第３の配線と、前記第３の配線を通じて前記第１の磁気記憶素子に流れた電流に基づき、前記第１の磁気記憶素子の磁化状態を判別する第１の判別部と、前記第１の配線を通じて前記第１及び第２の磁気記憶素子に流れた電流に基づき、前記第２の磁気記憶素子の磁化状態を判別する第２の判別部と、
を有し、前記第１の判別部の判別結果に基づいて、前記第２の判別部の判別状態が変更される、電子機器が提供される。
【００１４】
さらに、本開示によれば、情報を磁性体の磁化状態により保持する複数の磁気記憶素子を備える磁気メモリの読み出し方法であって、前記磁気メモリは、互いに交差する第１の配線と第２の配線との間に設けられた、電気的に直列に接続された第１及び第２の磁気記憶素子と、前記第１及び第２の磁気記憶素子との間に電気的に接続された第３の配線と、前記第１の磁気記憶素子の磁化状態を判別する第１の判別部と、前記第２の磁気記憶素子の磁化状態を判別する第２の判別部と、を有し、前記第１の判別部により、前記第３の配線を通じて前記第１の磁気記憶素子に流れた電流に基づき、前記第１の磁気記憶素子の磁化状態を判別し、前記第１の判別部の判別結果に基づいて、前記第２の判別部の判別状態を変更し、前記第２の判別部により、前記第１の配線を通じて前記第１及び第２の磁気記憶素子に流れた電流に基づき、前記第２の磁気記憶素子の磁化状態を判別する、ことを含む、磁気メモリの読み出し方法を提供する。
【発明の効果】
【００１５】
以上説明したように本開示によれば、多値情報を記憶する磁気メモリにおいて、読み出しマージンを十分に確保しつつ読み出すことが可能となる。
【００１６】
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
【図面の簡単な説明】
【００１７】
【図１】本開示の一実施形態に係るＭＴＪ素子１０の積層構造の一例を模式的に示す説明図である。
【図２】本開示の一実施形態に係る磁気メモリ１の一例を模式的に示す概略構成図（斜視図）である。
【図３】本開示の一実施形態に係る磁気メモリ１の一例を模式的に示す概略構成図（断面図）である。
【図４】本開示の一実施形態に係る磁気メモリ１の一例を模式的に示す回路図である。
【図５】本開示の一実施形態に係る磁気メモリ１の周辺回路の一例を模式的に示す回路図である。
【図６】本開示の一実施形態に係る磁気メモリ１の読み出し方法を説明する説明図である。
【図７】比較例に係る多値情報を記憶する磁気メモリの一例を模式的に示す回路図である。
【図８】比較例に係る多値情報を記憶する磁気メモリの抵抗状態の一例を説明する説明図である。
【図９】比較例に係る多値情報を記憶する磁気メモリの読み出し方法の一例を説明する説明図である。
【発明を実施するための形態】
【００１８】
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１９】
また、本明細書及び図面において、実質的に同一の機能構成を有する複数の構成要素を、同一の符号の後に異なるアルファベットを付して区別する場合もある。例えば、実質的に同一の機能構成又は論理的意義を有する複数の構成を、必要に応じてＭＴＪ素子１０ａ及びＭＴＪ素子１０ｂのように区別する。ただし、実質的に同一の機能構成を有する複数の構成要素の各々を特に区別する必要がない場合、同一符号のみを付する。例えば、ＭＴＪ素子１０ａ及びＭＴＪ素子１０ｂを特に区別する必要が無い場合には、単にＭＴＪ素子１０と称する。
【００２０】
また、以下の説明で参照される図面は、本開示の一実施形態の説明とその理解を促すための図面であり、わかりやすくするために、図中に示される形状や寸法、比などは実際と異なる場合がある。さらに、図中に示される装置等は、以下の説明と公知の技術を参酌して適宜、設計変更することができる。また、以下の説明においては、磁気メモリ等の積層構造の上下方向は、磁気記憶素子が設けられた基板上の面を上とした場合の相対方向に対応し、実際の重力加速度に従った上下方向とは異なる場合がある。
【００２１】
また、以下の説明においては、磁化方向（磁気モーメント）や磁気異方性について説明する際に、便宜的に「垂直方向」（膜面に対して垂直な方向）及び「面内方向」（膜面に対して平行な方向）等の用語を用いる。ただし、これらの用語は、必ずしも磁化の厳密な方向を意味するものではない。例えば、「磁化方向が垂直方向である」や「垂直磁気異方性を有する」等の文言は、面内方向の磁化に比べて垂直方向の磁化が優位な状態であることを意味している。同様に、例えば、「磁化方向が面内方向である」や「面内磁気異方性を有する」等の文言は、垂直方向の磁化に比べて面内方向の磁化が優位な状態であることを意味している。
【００２２】
また、以下の説明においては、回路構成の説明の際に、特段の断りがない限りは、「接続」とは、複数の要素の間を電気的に接続することを意味する。さらに、以下の説明における「接続」には、複数の要素を直接的に、且つ電気的に接続する場合だけでなく、他の要素を介して間接的に、且つ電気的に接続する場合も含む。
【００２３】
なお、説明は以下の順序で行うものとする。
１．本開示に係る技術的背景
１．１．ＳＴＴ−ＭＲＡＭの概要
１．２．ＭＴＪ素子の基本構造
１．３．書き込み及び読み出しの仕組みについて
１．４．面内磁化方式及び垂直磁化方式のＳＴＴ-ＭＲＡＭについて
１．５．多値情報を記憶するメモリセルの読み出し方法の検討について
２．本開示の一実施形態
２．１．磁気メモリ１の構成
２．２．読み出し方法
３．まとめ
４．補足
【００２４】
＜＜１．本開示に係る技術的背景＞＞
＜１．１．ＳＴＴ−ＭＲＡＭの概要＞
まず、本開示の一実施形態を説明する前に、本開示に係る技術的背景について説明する。本開示に係る技術は、ＳＴＴ−ＭＲＡＭ（スピン注入型ＭＲＡＭ）に関するものである。
【００２５】
先に説明したように、磁性体の磁化状態によって情報を記憶するＭＲＡＭは、高速動作が可能であり、ほぼ無限（１０１５回以上）の書き換えが可能であり、さらには信頼性も高いことから、すでに様々な分野で使用されている。このようなＭＲＡＭのうち、配線から発生する電流磁界にて磁性体の磁化を反転させるＭＲＡＭについては、磁化反転の方法に起因して、消費電力の低減、及び大容量化が難しい。これは、配線からの電流磁界を用いた磁化反転を利用するＭＲＡＭにおいては、磁性体の磁化を反転することができる強さの電流磁界を発生させるには、所定の閾値以上の電流が必要であり、書き込み時の消費電力が増加しやすいためである。さらに、配線からの電流磁界を用いた磁化反転を利用するＭＲＡＭにおいては、電流磁界を発生させる配線を磁気記憶素子ごとに設けることから、磁気記憶素子の小型化に限界があるためである。
【００２６】
そこで、配線からの電流磁界を用いる以外の方法にて磁性体の磁化を反転するＭＲＡＭが検討されている。より具体的には、スピントルク磁化反転を用いて磁性体の磁化を反転させるＳＴＴ−ＭＲＡＭが検討されている。ＳＴＴ-ＭＲＡＭは、高速動作が可能で、且つ、書き換え回数がほぼ無限大であるというＭＲＡＭの利点を持ち、さらに、低消費電力化、大容量化を進めることができることから、大きな期待が寄せられている。
【００２７】
ＳＴＴ−ＭＲＡＭの記憶素子としては、ＭＴＪ（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ）素子（磁気記憶素子）が用いられる。ＭＴＪ素子では、磁性体からなる固定層及び記憶層と、固定層と記憶層との間に設けられた非磁性層とを主に有する。そして、当該ＭＴＪ素子は、所定の方向に固定された磁気モーメントを有する磁性体（固定層）を通過したスピン偏極電子が、他の磁性体（記憶層）に進入する際に、他の磁性体の磁気モーメントにトルクを与えることにより磁気モーメントの反転が生じることを利用して記憶を行う。詳細には、所定の閾値以上の電流が流れ、スピン偏極電子により所定の閾値以上のトルクが与えられた磁性体の磁気モーメントは、与えられたトルクと平行な方向に反転する。なお、磁気モーメントの反転方向は、磁性体に流す電流の極性を変更することで制御することができる。さらに、当該ＭＴＪ素子においては、固定層及び記憶層の磁気モーメントの方向が同じ方向である平行状態の方が、両者の磁気モーメントの方向が逆の方向である反平行状態に比べて、非磁性層における電気抵抗が低くなり、ＭＴＪ素子全体としての電気抵抗が低くなる。そこで、ＭＴＪ素子においては、磁気モーメントの状態（磁化状態）に起因する抵抗状態の違いを利用して１／０の情報の記憶がなされる。
【００２８】
上述のようなスピントルク磁化反転を生じさせるために必要な電流の絶対値は、０．１μｍ程度のスケールのＭＴＪ素子で１ｍＡ以下となる。さらには、反転電流の全体値は、ＭＴＪ素子の体積が小さくなるほど減少する。なお、配線から発生する電流磁界を用いて磁性体の磁化を反転させる場合、磁化反転に必要な電流は、おおよそ数ｍＡ程度にもなる。従って、スピントルク磁化反転を用いたＳＴＴ−ＭＲＡＭは、配線からの電流磁界による磁化反転を用いたＭＲＡＭに対して、書き込み時に必要な電流を極めて小さくすることができるため、低消費電力での動作が可能である。
【００２９】
また、配線からの電流磁界による磁化反転を用いたＭＲＡＭでは、電流磁界を発生させるワード線等の配線が必要となるが、ＳＴＴ−ＭＲＡＭでは、このような配線が不要となる。そのため、ＳＴＴ−ＭＲＡＭは、配線からの電流磁界による磁化反転を用いたＭＲＡＭに対して、ＭＴＪ素子をシンプルな構造とすることができ、ＭＴＪ素子の小型化が容易となるため、磁気メモリの更なる大容量化を実現することができる。
【００３０】
以上のように、ＳＴＴ−ＭＲＡＭは、情報の書き換えが高速、かつほぼ無制限に可能であるＭＲＡＭの特性を維持しつつ、低消費電力化および大容量化を図ることが可能である。
【００３１】
＜１．２．ＭＴＪ素子の基本構造＞
次に、図１を参照して、スピントルク磁化反転を用いたＳＴＴ−ＭＲＡＭのＭＴＪ素子１０の基本構造について説明する。図１は、本開示の一実施形態に係るＭＴＪ素子１０の積層構造の一例を模式的に示す説明図である。
【００３２】
ＭＴＪ素子１０は、１つの情報（１／０）を記憶する磁気記憶素子である。ＭＴＪ素子１０の上下には、互いに直交するアドレス用の配線（すなわち、ワード線及びビット線）が設けられ、ＭＴＪ素子１０は、これら配線の交点付近にてワード線及びビット線と接続される。なお、図１においては、これら配線の図示については省略している。
【００３３】
図１に示すように、ＭＴＪ素子１０は、下地層１００の上に、所定の方向に磁気モーメントが固定された固定層１０２と、非磁性層１０４と、磁気モーメントの向きが可変である記憶層１０６と、キャップ層１０８とが順次積層されている構造を持つ。また、図１においては図示が省略されているが、ＭＴＪ素子１０は、上部電極と下部電極とによって挟まれる。さらに、ＭＴＪ素子１０の一方の端子は、選択トランジスタ（図示省略）を介して更なる他の配線（図示省略）及びワード線（図示省略）と電気的に接続され、ＭＴＪ素子１０の他方の端子は、ビット線（図示省略）と電気的に接続される。これにより、選択トランジスタによって選択されたＭＴＪ素子１０において、ワード線及びビット線を介して、ＭＴＪ素子の下部電極と上部電極との間に電圧が印加され、当該ＭＴＪ素子１０の記憶層１０６に対する情報の書き込み及び読み出しが行われる。
【００３４】
固定層１０２は、強磁性体材料を含む磁性体によって形成され、高い保磁力等によって、磁気モーメントの方向が固定されている。非磁性層１０４は、各種の非磁性体等から形成され、固定層１０２と記憶層１０６との間に設けられる。記憶層１０６は、強磁性体材料を含む磁性体によって形成され、記憶する情報に対応して磁気モーメントの方向が変化する。さらに、下地層１００及びキャップ層１０８は、電極、結晶配向性の制御膜、保護膜等として機能する。
【００３５】
なお、図１では、ＭＴＪ１０の積層構造として、記憶層１０６を基準として下方向に非磁性層１０４及び固定層１０２が積層された構造を示したが、ＭＴＪ素子１０は、かかる構造に限定されない。例えば、ＭＴＪ素子１０は、さらに他の層を含んでもよいし、固定層１０２と記憶層１０６との位置を入れ替えてもよい。
【００３６】
＜１．３．書き込み及び読み出しの仕組みについて＞
続いて、ＭＴＪ素子１０における情報の書き込み、及び読み出しの仕組みについて説明する。まずは、ＭＴＪ素子１０における情報の書き込みの仕組みについて説明する。ＭＴＪ素子１０では、記憶層１０６への情報の書き込みは、先に説明したように、スピントルク磁化反転を用いて行われる。
【００３７】
ここで、スピントルク磁化反転の詳細について説明する。電子は、２種類のスピン角運動量をもつことが知られている。そこで、スピン角運動量を、仮に上向きのスピン角運動量と、下向きのスピン角運動量との２種類のスピン角運動量として定義する。非磁性体内部では、上向きのスピン角運動量と下向きのスピン角運動量とが同数であり、強磁性体内部では、これら両者の数に差がある。
【００３８】
さらに、ここでは、ＭＴＪ素子１０において、固定層１０２と記憶層１０６との磁気モーメントの向きが互いに異なる反平行状態にあり、この状態において、電子を固定層１０２から記憶層１０６へ進入させる場合について考える。
【００３９】
電子が固定層１０２を通過した場合には、スピン偏極が生じ、すなわち、上向きのスピン角運動量と下向きのスピン角運動量との数に差が生じる。さらに、非磁性層１０４の厚さが十分に薄い場合には、このスピン偏極が緩和して通常の非磁性体における非偏極（上向きと下向きの電子の数が同数）状態になる前に、当該電子は、記憶層１０６に進入することができる。
【００４０】
記憶層１０６では、スピン偏極の方向は進入した電子と逆になっている。従って、系全体のエネルギーを下げるために、進入した電子の一部は、反転、すなわちスピン角運動量の向きが変化する。この際、系全体ではスピン角運動量が保存されることから、反転した電子によるスピン角運動量の変化の合計と等価な反作用が記憶層１０６の磁気モーメントに与えられる。
【００４１】
電流、すなわち、単位時間に通過する電子の数が少ない場合には、向きを変える電子の総数も少ないために記憶層１０６の磁気モーメントに発生するスピン角運動量変化も小さい。一方、電流、すなわち、単位時間に通過する電子の数を多くすると、記憶層１０６の磁気モーメントに所望するスピン角運動量変化を単位時間内に与えることができる。スピン角運動量の時間変化はトルクであり、トルクが所定の閾値を超えると記憶層１０６の磁気モーメントは反転を開始し、１８０度反転した状態で安定となる。なお、記憶層１０６の磁気モーメントが１８０度反転した状態で安定となるのは、記憶層１０６を構成する磁性体に磁化容易軸が存在し、一軸異方性があるためである。上記のような仕組みにより、ＭＴＪ素子１０は、反平行状態から、固定層１０２と記憶層１０６との磁気モーメントの向きが互いに同じとなる平行状態へと変化する。
【００４２】
また、平行状態において、電流を逆に記憶層１０６から固定層１０２へ電子を侵入させるような向きで流した場合には、固定層１０２へ到達した際に固定層１０２で反射されて反転した電子が、記憶層１０６に進入する際に記憶層１０６にトルクを与える。従って、与えられたトルクにより、記憶層１０６の磁気モーメントは反転し、ＭＴＪ素子１０は平行状態から反平行状態へと変化する。
【００４３】
ただし、平行状態から反平行状態への反転を起こすための反転電流の電流量は、反平行状態から平行状態へと反転させる場合よりも多くなる。なお、平行状態から反平行状態への反転については、簡単に述べると、固定層１０２の磁気モーメントが固定されているために、固定層１０２での反転が難しく、系全体のスピン角運動量を保存するために記憶層１０６の磁気モーメントが反転するためである。このように、ＭＴＪ素子１０における１／０の記憶は、固定層１０２から記憶層１０６に向かう方向又はその逆向きに、それぞれの極性に対応する所定の閾値以上の電流を流すことによって行われる。このように、ＭＴＪ素子１０における記憶層１０６の磁気モーメントを反転させて、ＭＴＪ素子１０の抵抗状態を変化させることにより、ＭＴＪ素子１０における１／０の書き込みが行われる。
【００４４】
次に、ＭＴＪ素子１０における情報の読み出しの仕組みについて説明する。ＭＴＪ素子１０においては、記憶層１０６からの情報の読み出しは、磁気抵抗効果を用いて行われる。詳細には、ＭＴＪ素子１０を挟む下部電極（図示省略）と上部電極（図示省略）との間に電流を流した場合、固定層１０２と記憶層１０６との磁気モーメントの方向が互いに平行状態であるのか、反平行状態であるのかに基づいて、ＭＴＪ素子１０の抵抗状態が変化する。そして、ＭＴＪ素子１０の抵抗状態、すなわち、ＭＴＪ素子１０が示す電気抵抗の大小を判別することによって、記憶層１０６に記憶された情報を読み出すことができる。
【００４５】
＜１．４．面内磁化方式及び垂直磁化方式のＳＴＴ-ＭＲＡＭについて＞
ところで、ＳＴＴ−ＭＲＡＭにおいては、面内方向に磁気異方性を有する磁性体を用いた面内磁化方式のＳＴＴ−ＭＲＡＭと、垂直方向に磁性異方性を有する磁性体を用いた垂直磁化方式のＳＴＴ−ＭＲＡＭとがある。一般的には、面内磁化方式のＳＴＴ−ＭＲＡＭよりも垂直磁化方式のＳＴＴ−ＭＲＡＭの方が低電力化、大容量化に適しているとされている。これは、垂直磁化方式のＳＴＴ−ＭＲＡＭの方が、スピントルク磁化反転の際に超えるべきエネルギバリアが低く、また垂直磁化膜の有する高い磁気異方性が大容量化により微細化した記憶担体の熱安定性を保持するのに有利なためである。
【００４６】
詳細には、面内磁化方式のＳＴＴ−ＭＲＡＭの反転電流をＩｃ＿ｐａｒａとすると、以下のような数式（１）（２）で反転電流を表すことができる。
【００４７】
【数１】
2018147529.tif 000003
【００４８】
また、垂直磁化方式のＳＴＴ−ＭＲＡＭの反転電流をＩｃ＿ｐｅｒｐとすると、以下のような数式（３）（４）で反転電流を表すことができる。
【００４９】
【数２】
2018147529.tif 000004
【００５０】
上記式（１）から（４）においては、Ａは定数、αはダンピング定数、Ｍｓは飽和磁化、Ｖは素子体積、ｇ（０）ｐ、ｇ（π）ｐは、それぞれ平行状態、反平行状態時にスピントルクが相手の磁性層に伝達される効率に関係する係数、Ｈｋは磁気異方性である（非特許文献１  参照）。
【００５１】
ここで、同一の磁性体を持つ面内磁化方式のＳＴＴ−ＭＲＡＭと垂直磁化方式のＳＴＴ−ＭＲＡＭとにおける反転電流の検討にあたり、上記式（１）と上記式（３）とを比較し、上記式（２）と上記式（４）とを比較する。当該比較によれば、垂直磁化方式のＳＴＴ−ＭＲＡＭの場合の（Ｈｋ−４πＭｓ）は、面内磁化方式のＳＴＴ−ＭＲＡＭの場合の（Ｈｋ＋２πＭｓ）に比べて小さい。従って、垂直磁化方式のＳＴＴ−ＭＲＡＭのほうが、反転電流が小さく、書き込みの際の反転電流を低減させるという観点においては、適していることがわかる。
【００５２】
なお、以下に説明する本開示の一実施形態に係る磁気メモリについては、面内磁化方式のＳＴＴ−ＭＲＡＭと垂直磁化方式のＳＴＴ−ＭＲＡＭのいずれであってもよい。
【００５３】
＜１．５．多値情報を記憶するメモリセルの読み出し方法の検討について＞
次に、本発明者らが検討した多値情報を記憶するメモリセルの読み出し方法について説明する。先に説明したように、ＳＴＴ−ＭＲＡＭの大容量化のために、ＳＴＴ−ＭＲＡＭの更なる高密度化が求められている。しかしながら、ＳＴＴ−ＭＲＡＭのセル面積は、ビット線、ワード線といった配線や、配線間を接続するコンタクト部の形状及び大きさ等を定めたデザインルールに基づいて、その下限が定められている。そこで、高密度化のために、１つのメモリセル内において垂直方向に重ねた２つの磁気記憶素子を電気的に直列に接続し、１つのメモリセルに多値情報を記憶する構造が検討された。
【００５４】
まず、ここで検討された比較例に係る多値情報を記憶する磁気メモリの一例を、図７を参照して説明する。図７は、比較例に係る多値情報を記憶する磁気メモリの一例を模式的に示す回路図である。なお、図７においては、比較例に係る磁気メモリのうち、１つのメモリセルに対応する部分を抜き出して示している。図７に示すように、比較例に係るメモリセルにおいては、互いに直交するアドレス用の配線（すなわち、ビット線７０及びワード線７２）との間に、２つのＭＴＪ素子１０ａ、１０ｂと選択トランジスタ２０とが直列に電気的に接続されている。また、これらＭＴＪ素子１０ａ、１０ｂの電気抵抗特性は、後述するように、同一の記憶状態（抵抗状態）において互いに異なっているものとする。さらに、これらＭＴＪ素子１０ａ、１０ｂについては、後述するように、それぞれの記憶層１０６の磁気モーメントが反転する反転電流の閾値も互いに異なっているものとする。
【００５５】
次に、図７に示す比較例に係るメモリセルにおける読み出しについて、図８及び図９を参照して説明する。図８は、比較例に係る多値情報を記憶する磁気メモリの抵抗状態の一例を説明する説明図である。また、図９は、比較例に係る多値情報を記憶する磁気メモリの読み出し方法の一例を説明する説明図である。なお、以下の説明においては、ＭＴＪ素子１０ａ、１０ｂの電気抵抗特性は、同一の記憶状態（低抵抗状態又は高抵抗状態）において互いに異なっているものとする。詳細には、ＭＴＪ素子１０ａについては、抵抗の低い低抵抗状態の抵抗値をＲａとし、抵抗の高い高抵抗状態の抵抗値をＲａ＋ΔＲａとし、ＭＴＪ素子１０ｂについては、低抵抗状態の抵抗値をＲｂとし、高抵抗状態の抵抗値をＲｂ＋ΔＲｂとする。さらに、各抵抗値Ｒａ，Ｒｂ，Ｒａ＋ΔＲａ，Ｒｂ＋ΔＲｂは、絶対値が互いに異なっているものとする。すなわち、低抵抗状態におけるＭＴＪ素子１０ａとＭＴＪ素子１０ｂとは、互いに異なる抵抗値を示し、高抵抗状態におけるＭＴＪ素子１０ａとＭＴＪ素子１０ｂとについても、互いに異なる抵抗値を示す。また、以下の説明においては、ＭＴＪ素子１０ａ、１０ｂの反転電流は互いに異なっているものとする。詳細には、比較例においては、ＭＴＪ素子１０ａの反転電流の閾値を＋Ｉａ，−Ｉａとし、ＭＴＪ素子１０ｂの反転電流の閾値を＋Ｉｂ，−Ｉｂとする。さらに、比較例においては、反転電流の各閾値＋Ｉａ,−Ｉａ,＋Ｉｂ,−Ｉｂは、絶対値が全て異なり、且つ、−Ｉｂ＜−Ｉａ＜０＜＋Ｉａ＜＋Ｉｂとなるように設定するものとする。
【００５６】
まず、図７に示される比較例に係るメモリセルの抵抗状態について、図８を参照して説明する。比較例に係るメモリセルにおいては、ＭＴＪ素子１０ａ及びＭＴＪ素子１０ｂの合成直列抵抗は、書き込み電流により、４種類の抵抗状態となることができる。より具体的には、合成直列抵抗の抵抗状態は、高い方から、Ｒａ＋Ｒｂ+ΔＲａ＋ΔＲｂ、Ｒａ＋Ｒｂ+ΔＲａ、Ｒａ＋Ｒｂ+ΔＲｂ、Ｒａ＋Ｒｂの４種類である。これら４種類の抵抗状態の違いを判別することにより、比較例に係るメモリセルから情報を読み出すことができる。
【００５７】
次に、上述した４種類の抵抗状態を持つ比較例に係るメモリセルの読み出し方法の一例について、図９を参照して説明する。
【００５８】
比較例に係る読み出し方法は、２回のステップに分けて行われる。まず、比較例に係る読み出し方法は、第１のステップにおいて、合成直列抵抗と比較するリファレンス抵抗をＲＲ２に設定し、図示しない周辺回路を用いて、上記メモリセルにおける合成直列抵抗の状態を判別する。このとき、合成直列抵抗の状態は、Ａ）Ｒａ＋Ｒｂ+ΔＲａ＋ΔＲｂ又はＲａ＋Ｒｂ+ΔＲａ、Ｂ）Ｒａ＋Ｒｂ+ΔＲｂ又はＲａ＋Ｒｂの２つの状態のいずれかであるとして判別される。そして、第１のステップでの結果が、Ａ）である場合、リファレンス抵抗をＲＲ１に設定し、第２のステップを行う。さらに、第２のステップの結果により、合成直列抵抗の状態は、Ｒａ＋Ｒｂ+ΔＲａ＋ΔＲｂ、又はＲａ＋Ｒｂ+ΔＲａのいずれかに確定される。一方、第１のステップの結果がＢ）である場合、リファレンス抵抗をＲＲ３に設定し、第２のステップを行う。さらに、第２のステップの結果により、合成直列抵抗の状態は、Ｒａ＋Ｒｂ+ΔＲｂ、又はＲａ＋Ｒｂのいずれかに確定される。
【００５９】
この際、いずれの場合においても第２のステップにおいては、４種の合成直列抵抗の状態のうち、隣接する抵抗状態のいずれかであるかの判別を行うこととなる。この際の隣接する抵抗状態の抵抗値の差分は、１つのメモリセルに１つの磁気記憶素子を有する単ビットのメモリセルにおける２種類の抵抗状態の抵抗値の差分に比べて小さい。従って、比較例に係るメモリセルにおいて、上述した比較例に係る読み出しを行う場合には、単ビットのメモリセルに比べて読み出しマージンが低下する。
【００６０】
そこで、多値情報を記憶する磁気メモリにおいて、読み出しマージンを十分に確保しつつ読み出すことが可能な読み出し方法が求められていた。そして、このような状況を踏まえて、本発明者らは、以下に説明する本開示の一実施形態を創作するに至った。以下に、本発明者らが創作した本開示の一実施形態の詳細を説明する。
【００６１】
＜＜２．本開示の一実施形態＞＞
＜２．１．磁気メモリの構成＞
以下に、図１から図４を参照して、本開示の一実施形態に係る磁気メモリ１の構成を説明する。図２は、本実施形態に係る磁気メモリ１の一例を模式的に示す概略構成図（斜視図）である。図３は、本実施形態に係る磁気メモリ１の一例を模式的に示す概略構成図（断面図）である。さらに、図４は、本実施形態に係る磁気メモリ１の一例を模式的に示す回路図である。なお、以下の説明においては、本実施形態に係る磁気メモリ１の含むＭＴＪ素子１０は、垂直磁化方式のＭＴＪ素子であるとして説明する。しかしながら、本実施形態においては、垂直磁化方式のＭＴＪ素子であることに限定されるものではなく、面内磁化方式のＭＴＪ素子であってもよい。
【００６２】
図２に示されるように、本実施形態に係る磁気メモリ１においては、互いに交差（直交）する２種類のアドレス配線（例えば、ビット線７０及びワード線７２）の交点付近に、直列に電気的に接続されたＭＴＪ素子（第２の磁気記憶素子）１０ａ及びＭＴＪ素子（第１の磁気記憶素子）１０ｂが配置される。さらに、２つのＭＴＪ素子１０ａ、１０ｂの間には、ビット線（第１の配線）７０と平行に延設された配線（第３の配線）７６が電気的に接続される。また、ＭＴＪ素子１０ａのＭＴＪ素子１０ｂと反対側に位置する端子は、ビット線７０に電気的に接続され、ＭＴＪ素子１０ｂのＭＲＪ素子１０ａと反対側に位置する端子は、選択トランジスタ２０に電気的に接続される。なお、ＭＴＪ素子１０ａ、１０ｂは、同一記憶状態における抵抗値が互いに異なり（詳細には、高抵抗状態におけるＭＴＪ素子１０ａ、１０ｂの電気抵抗値が互いに異なり、さらには、低抵抗状態におけるＭＴＪ素子１０ａ、１０ｂの電気抵抗値が互いに異なる）、さらに、ＭＴＪ素子１０ａ、１０ｂのそれぞれの記憶層１０６の磁気モーメントが反転する反転電流の閾値も互いに異なる。詳細には、以下の説明においては、ＭＴＪ素子１０ａについては、抵抗の低い低抵抗状態の抵抗値をＲａとし、抵抗の高い高抵抗状態の抵抗値をＲａ＋ΔＲａとし、さらに、ＭＴＪ素子１０ａの反転電流の閾値を＋Ｉａ,−Ｉａとする。また、ＭＴＪ素子１０ｂについては、低抵抗状態の抵抗値をＲｂとし、高抵抗状態の抵抗値をＲｂ＋ΔＲｂとし、さらに、ＭＴＪ素子１０ｂの反転電流の閾値を＋Ｉｂ,−Ｉｂとする。そして、反転電流の各閾値＋Ｉａ,−Ｉａ,＋Ｉｂ,−Ｉｂは、絶対値が全て異なり、且つ、−Ｉｂ＜−Ｉａ＜０＜＋Ｉａ＜＋Ｉｂとなるように設定するものとする。
【００６３】
より具体的には、磁気メモリ１においては、図２に示すように、シリコン基板等の半導体基体２００の素子分離層２０６により分離された領域に、ＭＴＪ素子１０ａ、１０ｂを選択するための選択トランジスタ２０が形成される。当該選択トランジスタ２０は、ゲート電極（ワード線）７２、ソース領域２０２及びドレイン領域２０４を有する。なお、図示する例では、１つのメモリセルは、２つのＭＴＪ素子１０ａ、１０ｂと、当該ＭＴＪ素子１０ａ、１０ｂを選択するための１つの選択トランジスタ２０と、を含むものとする。そして、磁気メモリ１においては、半導体基板２００上に複数のメモリセルが配列される。なお、図２においては、磁気メモリ１のうち、４つのメモリセルに対応する部分を抜き出して示している。また、図３及び図４においては、磁気メモリ１のうち、１つのメモリセルに対応する部分を抜き出して示している。
【００６４】
また、ゲート電極７２は、図２中の奥行き方向に延設され、一方のアドレス配線（ワード線（第２の配線）７２）を兼ねている。ドレイン領域２０４には、配線７４が電気的に接続されており、ドレイン領域２０４は、当該配線７４を介して適宜その電位を変更可能に構成されている。なお、図２に図示する例では、ドレイン領域２０４は、隣り合って配置される選択トランジスタ２０に共通して形成されている。また、ソース領域２０２の上方に、互いに直列に電気的に接続された２つのＭＴＪ素子１０ａ、１０ｂが配置される。直列に接続された２つのＭＴＪ素子１０ａ、１０ｂの間には、ワード線７２と直交する方向に延設されている配線７６が電気的に接続されている。さらに、直列に接続された２つのＭＴＪ素子１０ａ、１０ｂの上方に他方のアドレス配線であるビット線７０が、ワード線７２と直交する方向に延設される。また、ソース領域２０２とＭＴＪ素子１０ｂとの間、ＭＴＪ素子１０ｂと配線７６との間、配線７６とＭＴＪ素子１０ａとの間、及びＭＴＪ素子１０ａとビット線７０との間には、コンタクト層２０８が設けられている。これらは、当該コンタクト層２０８を介して、互いに電気的に接続される。
【００６５】
また、ＭＴＪ素子１０ａ、１０ｂは、先に説明したように、それぞれの記憶層１０６の磁気モーメントをスピントルク磁化反転により反転させることにより、１／０の情報の書き込みを行うことができる。なお、ＭＴＪ素子１０の具体的な積層構造については後述する。
【００６６】
さらに、磁気メモリ１には、ワード線７２、配線７４及びビット線７０に対して所望の電流を印加可能な電源回路（図示省略）が設けられている。情報の書き込み時には、上記電源回路は、書き込みを行いたい所望のメモリセルに対応するアドレス配線（すなわち、ワード線７２及びビット線７０）に電圧を印加し、ＭＴＪ素子１０ａ、１０ｂに電流を流す。この際、ＭＴＪ素子１０ａ、１０ｂに流れる電流がそれぞれの反転電流（閾値）よりも大きくなるように、アドレス配線、及びドレイン領域２０４に接続される配線７４の電位が適宜調整される。これにより、ＭＴＪ素子１０ａ、１０ｂの各記憶層１０６の磁気モーメントの方向が反転され、ＭＴＪ素子１０ａ，１０ｂに情報を書き込むことができる。この際、配線７４を介してドレイン領域２０４の電位を適宜調整することにより、ＭＴＪ素子１０ａ、１０ｂに流れる電流の向きを制御することができ、ＭＴＪ素子１０ａ、１０ｂの各記憶層１０６における磁気モーメントを反転させる向きを制御することができる。すなわち、ドレイン領域２０４の電位を適宜調整することにより、ＭＴＪ素子１０ａ、１０ｂに、「１」及び「０」のいずれの情報を書き込むかを制御することができる。
【００６７】
一方、情報の読み出し時には、上記電源回路によって読み出しを行いたい所望のメモリセルに対応するワード線７２に電圧を印加し、配線７６又はビット線７０からＭＴＪ素子１０ａ、１０ｂを通過して選択トランジスタ２０まで流れる電流を検出する。ＴＭＲ（トンネル磁気抵抗）効果により、ＭＴＪ素子１０ａ、１０ｂの各記憶層１０６における磁気モーメントの方向に応じてＭＴＪ素子１０ａ、１０ｂのそれぞれの電気抵抗が変化するため、検出された電流値の大きさに基づいて１／０の情報を読み出すことができる。このとき、読み出し時の電流は、書き込み時に流れる電流に比べてずっと小さいため、読み出し時にはＭＴＪ素子１０ａ、１０ｂの各記憶層１０６における磁気モーメントの方向は変化しない。つまり、ＭＴＪ素子１０ａ，１０ｂでは、非破壊での情報の読み出しが可能である。なお、本実施形態に係る読み出し方法の詳細は後述する。
【００６８】
次に、本実施形態に係るＭＴＪ素子１０ａ、１０ｂの積層構造の詳細について説明する。ＭＴＪ素子１０ａ、１０ｂは、図１に示すように、下地層１００の上に、所定の方向に磁気モーメントが固定された固定層１０２と、非磁性層１０４と、磁気モーメントの向きが可変である記憶層１０６と、キャップ層１０８とが順次積層されている構造を持つ。
【００６９】
本実施形態においては、固定層１０２及び記憶層１０６は、強磁性体材料から形成される。当該強磁性体材料としては、例えば、ＴｂＦｅＣｏおよびＧｄＦｅＣｏなどの非晶質垂直磁化材料、又は、ＣｏＰｔおよびＦｅＰｔなどの結晶磁気異方性を有する磁性体材料が挙げられる。さらには、当該強磁性体材料としては、例えば、Ｆｅ、ＣｏおよびＮｉのうちから選択された少なくとも１種以上と、ＢおよびＣのうちから選択された少なくとも１種以上との合金磁性体材料も挙げることができる。なお、固定層１０２及び記憶層１０６は、Ｃｏ−Ｆｅ−Ｂ系の合金磁性体材料によって形成されることが好ましい。この詳細については後述する。
【００７０】
また、固定層１０２は、書き込みや読み出しによって磁気モーメントの方向が変化してはいけないが、必ずしも特定の方向に固定されている必要はない。例えば、固定層１０２は、記憶層１０６よりも保磁力を大きくするか、膜厚を厚くするか、あるいは磁気ダンピング定数を大きくすることにより、記憶層１０６に比べて磁気モーメントの方向が変化しにくいものになっていればよい。また、磁気モーメントの方向の固定は、ＰｔＭｎ、ＩｒＭｎ等の反強磁性体を固定層１０２に接触させるか、あるいはそれらの反強磁性体に接触した磁性体をＲｕ等の非磁性体を介して磁気的に結合させることによって行うことができる。
【００７１】
さらに、固定層１０２は、少なくとも２層の磁性体層とＲｕ等の非磁性体層とが積層された積層フェリ構造（積層フェリピン構造とも呼ばれる）を有していてもよい。固定層１０２が積層フェリピン構造になっていることから、外部磁界に対して鈍化させ、固定層１０２に起因する漏洩磁界を遮断するとともに、複数の磁性層の層間結合による、固定層１０２の垂直磁気異方性の強化を図ることが出来る。
【００７２】
また、記憶層１０６で用いられる垂直磁化膜においては、当該垂直磁化膜が受ける実効的な反磁界の大きさが飽和磁化量Ｍｓよりも小さくなるように、組成が調整されていることが好ましい。例えば、上述したように、記憶層１０６の強磁性材料として、Ｃｏ−Ｆｅ−Ｂ系の合金磁性体材料を選択し、記憶層１０６が受ける実効的な反磁界の大きさを低くして、当該反磁界の大きさを記憶層１０６の飽和磁化量Ｍｓよりも小さくなるようにする。これにより、記憶層１０６の磁気モーメントの方向は、膜面に対して垂直な方向とすることができる。
【００７３】
また、本実施形態においては、記憶層１０６が受ける実効的な反磁界の大きさが記憶層１０６の飽和磁化量Ｍｓよりも小さくなるように、記憶層１０６が形成することが好ましい。このようにすることで、記憶層１０６が受ける反磁界が低くなり、記憶層１０６の磁気モーメントの向きを反転させるための書き込み電流の電流量を低減することができる。これは、垂直磁気異方性を記憶層１０６がもつために、反転電流が小さくなり、反磁界の点で有利になるためである。
【００７４】
さらに、本実施形態においては、非磁性層１０４は非磁性体材料から形成される。より具体的には、非磁性層１０４は、例えば、酸化マグネシウム、酸化アルミニウム、窒化アルミニウム、ＳｉＯ２、Ｂｉ２Ｏ３、ＭｇＦ２、ＣａＦ、ＳｒＴｉＯ２、ＡｌＬａＯ３、Ａｌ−Ｎ−Ｏ等の各種の絶縁体、誘電体、半導体を用いて形成することができる。また、非磁性層１０４を、酸化マグネシウムにより形成した場合には、磁気抵抗変化率（ＭＲ比）を高くすることができる。このようにＭＲ比を高くすることによって、スピン注入の効率を向上させて、記憶層１０６の磁気モーメントの向きを反転させるための電流密度を低減することができる。また、非磁性層１０４を構成する材料を金属材料に置き換え、巨大磁気抵抗（ＧＭＲ）効果によるスピン注入を行ってもよい。さらに、非磁性層１０４の膜厚は、各ＭＴＪ素子１０ａ、１０ｂの耐圧特性が十分に確保され得るように調整される。
【００７５】
また、下地層１００及びキャップ層１０８は、電極や結晶配向性の制御膜として用いられ、又、保護層としても用いられる。詳細には、下地層１００は、各種金属材料又は合金材料にて形成され、下地層１００の下に設けられる電極層（図示省略）との間で優れた導通を実現する。また、キャップ層１０８は、例えばＲｕ等の非磁性体によって形成され、ＭＴＪ素子１０に含まれる固定層１０２及び記憶層１０６の酸化を防止し、キャップ層１０８の上に設けられる電極層（図示省略）との間で優れた導通を実現する。
【００７６】
また、上述の説明においては、本実施形態に係る磁気メモリ１の１つのメモリセルは、直列に接続された２つのＭＴＪ素子１０ａ、１０ｂを含むものとして説明したが、本実施形態においてはこれに限定されるものではない。本実施形態においては、例えば、１つのメモリセルに、３つ以上の互いに直列に接続されたＭＴＪ素子１０が含まれていてもよい。この場合、１つのメモリセルに含まれる各ＭＴＪ素子１０の各記憶層１０６の磁気モーメントが反転する反転電流の閾値が互いに異なり、さらに、同一抵抗状態における各ＭＴＪ素子１０の電気抵抗値が互いに異なっている。加えて、この場合には、１つのメモリセルに含まれるＭＴＪ素子１０が増加した分だけ、各ＭＴＪ素子１０の間に接続される配線７６が増設されることとなる。
【００７７】
また、本実施形態に係るＭＴＪ素子１０ａ、１０ｂは、下地層１００からキャップ層１０８までを真空装置内で連続的に形成して、その後、エッチング等の加工によりＭＴＪ素子１０ａ、１０ｂのパターニングを行うことにより、形成することができる。なお、積層する２つのＭＴＪ素子１０ａ、１０ｂの形成については、例えば、下側に位置するＭＴＪ素子１０ｂを形成した後に、コンタクト層２０８を形成し、当該コンタクト層２０８の上に上側に位置するＭＴＪ素子１０ａを形成することにより行うことができる。もしくは、積層する２つのＭＴＪ素子１０ａ、１０ｂの形成は、２つのＭＴＪ素子１０ａ、１０ｂを構成する各積層を順次成膜した後に、まとめてパターンニングすることにより行うこともできる。
【００７８】
さらに、先に説明したように、本実施形態に係る磁気メモリ１においては、１つのメモリセルに含まれるＭＴＪ素子１０ａ、１０ｂのそれぞれの同一抵抗状態における抵抗値が互いに異なる。また、本実施形態に係る磁気メモリ１においては、１つのメモリセルに含まれるＭＴＪ素子１０ａ、１０ｂのそれぞれの記憶層１０６の磁気モーメントが反転する反転電流の閾値も互いに異なる。すなわち、本実施形態においては、積層されるＭＴＪ素子１０ａ、１０ｂは互いに異なる特性を有する。このように、互いに異なる特性を持つＭＴＪ素子１０ａ、１０ｂを作成する場合には、当該ＭＴＪ素子１０ａ、１０ｂを互いに異なる組成の材料の積層構造を持つものとして形成すればよい。また、当該ＭＴＪ素子１０ａ、１０ｂの有する各積層の膜厚を互いに異なるものとして形成してもよい。あるいは、ＭＴＪ素子１０ａ、１０ｂを、同一組成の材料からなる、同一膜厚を持つ各積層により構成してもよく、この場合、ＭＴＪ素子１０ａ、１０ｂの、積層方向に垂直な平面により切断した際の素子断面形状が互いに異なるように加工を行えばよい。詳細には、ＭＴＪ素子１０ａ、１０ｂが、同一組成の材料からなる、同一膜厚を持つ各積層により構成した場合には、ＭＴＪ素子１０ａ、１０ｂにおいて反転に必要な電圧はほぼ同じとなる。従って、ＭＴＪ素子１０ａ、１０ｂの、積層方向に垂直な平面により切断した際の断面積を互いに異なるように加工することにより、ＭＴＪ素子１０ａ、１０ｂの反転電流を互いに異なる値にすることができる。さらに、本実施形態においては、上述した方法を組み合わせて、互いに異なる特性を持つＭＴＪ素子１０ａ、１０ｂを作成してもよい。
【００７９】
次に、本実施形態に係る磁気メモリ１の読み出しに必要な周辺回路の一例を、図５を参照して説明する。図５は、本実施形態に係る磁気メモリ１の周辺回路の一例を模式的に示す回路図である。図５に示すように、上述の本実施形態に係る磁気メモリ１のメモリセルに対して、周辺回路は、２つのセンスアンプ３０ａ、３０ｂと、３つのリファレンス素子４０、５０ａ、５０ｂと、２つのスイッチ６０ａ、６０ｂと、を主に含んでいる。
【００８０】
周辺回路に含まれるリファレンス素子４０、５０ａ、５０ｂは、例えば、抵抗素子からなり、後述するセンスアンプ３０ａ、３０ｂがＭＴＪ素子１０ａ、１０ｂの抵抗状態を判別する際のリファレンスとして用いられる。より具体的には、リファレンス素子４０は、ＭＴＪ素子１０ｂが高抵抗状態ある場合の抵抗値（Ｒｂ＋ΔＲｂ）と、低抵抗状態にある場合の抵抗値（Ｒｂ）との中間の抵抗値に設定される。リファレンス素子５０ａは、ＭＴＪ素子１０ｂが低抵抗状態にあり、且つＭＴＪ素子１０ａが高抵抗状態ある場合の抵抗の合成値（Ｒａ＋Ｒｂ+ΔＲａ）と、ＭＴＪ素子１０ｂが低抵抗状態にあり、且つＭＴＪ素子１０ａが低抵抗状態ある場合の抵抗の合成値（Ｒａ＋Ｒｂ）との中間の抵抗値に設定される。リファレンス素子５０ｂは、ＭＴＪ素子１０ｂが高抵抗状態にあり、且つＭＴＪ素子１０ａが高抵抗状態ある場合の抵抗の合成値（Ｒａ＋Ｒｂ+ΔＲａ＋ΔＲｂ）と、ＭＴＪ素子１０ｂが高抵抗状態にあり、且つＭＴＪ素子１０ａが低抵抗状態ある場合の抵抗の合成値（Ｒａ＋Ｒｂ＋ΔＲｂ）との中間の抵抗値に設定される。
【００８１】
センスアンプ３０ａ、３０ｂは、ＭＴＪ素子１０ａ、１０ｂ等を通過するセンス電流と、リファレンス素子４０、５０ａ、５０ｂを通過するリファレンス電流とを検出して、これら電流の値を比較する機能を持つ。詳細には、センスアンプ（第１の判別部）３０ａは、ＭＴＪ素子１０ｂの抵抗によるセンス電流と、リファレンス素子４０によるリファレンス電流を比較することにより、ＭＴＪ素子１０ｂの抵抗状態を判別する。さらに、センスアンプ３０ａは、判別結果に基づいてスイッチ６０ａ、６０ｂを制御し、センスアンプ（第２の判別部）３０ｂが用いるリファレンス素子をリファレンス素子５０ａ、５０ｂのいずれかになるように切り替える。また、センスアンプ３０ｂは、ＭＴＪ素子１０ａ、１０ｂの合成抵抗によるセンス電流と、リファレンス素子５０ａ、５０ｂによるリファレンス電流を比較することにより、ＭＴＪ素子１０ａ、１０ｂの合成抵抗の抵抗状態を判別する。
【００８２】
詳細には、磁気メモリ１に含まれる電源回路（図示省略）は、読み出しを行いたい所望のメモリセルに対応するワード線７２に電圧を印加する。そして、センスアンプ３０ａは、配線７６からＭＴＪ素子１０ｂを通過して選択トランジスタ２０まで流れる電流を検出し、リファレンス素子４０を流れる電流値と比較することにより、ＭＴＪ素子１０ｂの抵抗状態を判別する。また、センスアンプ３０ｂは、ビット線７０からＭＴＪ素子１０ａ、１０ｂを通過して選択トランジスタ２０まで流れる電流を検出し、リファレンス素子５０ａ、５０ｂのいずれかに流れる電流値と比較する。そして、センスアンプ３０ｂは、当該比較によりＭＴＪ素子１０ａ、１０ｂの合成抵抗の抵抗状態を判別する。
【００８３】
なお、本実施形態においては、周辺回路等は図５に示す回路に限定されることなく、他の周辺回路を用いてもよい。例えば、本実施形態においては、周辺回路は、１つのセンスアンプにより構成されてもよい。この場合、当該センスアンプは、複数のスイッチを介して、磁気メモリ１に含まれる複数のＭＴＪ素子、リファレンス素子及び配線と電気的に接続されることとなる。
【００８４】
以上、本実施形態に係る磁気メモリ１の構成について説明した。なお、本実施形態に係る磁気メモリ１の構成は、以上に説明したものに限定されない。すなわち、本実施形態に係る磁気メモリにおいては、ＭＴＪ素子１０ａ、１０ｂが図２〜４に示されるように互いに直列に接続されて１つのメモリセルに含まれおり、これらＭＴＪ素子１０ａ、１０ｂの間に配線７６が設けられていればよい。また、本実施形態においては、各ＭＴＪ素子１０ａ、１０ｂの積層構造や、周辺回路の構成については、図１及び図５に示されるものに限定されるものではない。
【００８５】
＜２．２．読み出し方法＞
次に、上述した本実施形態に係る磁気メモリ１の読み出し方法について、図６を参照して説明する。図６は、本実施形態に係る磁気メモリ１の読み出し方法を説明する説明図である。
【００８６】
本実施形態に係る読み出しは、２回のステップに分けて行う。なお、図６の上段は、第１のステップにおけるＭＴＪ素子１０ｂの２つの抵抗状態の確率密度分布を示す（図中実線で示される）。さらに、図６の下段左側は、ＭＴＪ素子１０ｂが低抵抗状態にあった場合の、ＭＴＪ素子１０ａ、１０ｂの合成抵抗の２つの抵抗状態の確率密度分布を示す（図中実線で示される）。また、図６の下段右側は、ＭＴＪ素子１０ｂが高抵抗状態にあった場合の、ＭＴＪ素子１０ａ、１０ｂの合成抵抗の２つの抵抗状態の確率密度分布を示す。なお、確率密度分布は、製造バラツキ等を加味した、各抵抗状態における抵抗値のばらつきの広がりとその抵抗値をとり得る確率とを示す。
【００８７】
まず、第１のステップにおいては、磁気メモリ１に含まれる電源回路（図示省略）によって読み出しを行いたい所望のメモリセルに対応するワード線７２に電圧を印加する。さらに、上記電源回路は、配線７６を通じて、ＭＴＪ素子１０ｂに読み出し電流を印加し、センスアンプ３０ａにより、ＭＴＪ素子１０ｂの抵抗状態を判別する。詳細には、第１のステップの判別で用いられるリファレンス素子４０は、ＭＴＪ素子１０ｂが高抵抗状態ある場合の抵抗値（Ｒｂ＋ΔＲｂ）と、低抵抗状態にある場合の抵抗値（Ｒｂ）との中間の抵抗値に設定される。そして、図６の上段に示すように、センスアンプ３０ａは、配線７６からＭＴＪ素子１０ｂを通過して選択トランジスタ２０まで流れる電流を検出し、リファレンス素子４０を流れる電流値と比較する。当該比較の結果から、ＭＴＪ素子１０ｂの抵抗状態が、低抵抗状態（Ｒｂ）か高抵抗状態（Ｒｂ＋ΔＲｂ）のいずれかであるかを判別することができる。図６の上段においては、低抵抗状態（Ｒｂ）の確率密度分布の広がりの最も右側に位置する端部と、高抵抗状態（Ｒｂ+ΔＲｂ）の確率密度分布の広がりの最も左側に位置する端部との間のＸ軸方向に沿った幅が、読み出しマージンに相当する。
【００８８】
さらに、第１のステップにおいては、センスアンプ３０ａによりＭＴＪ素子１０ｂの抵抗状態を判別し、判別したＭＴＪ素子１０ｂの抵抗状態に応じて、第２のステップにおいて判別を行うセンスアンプ３０ｂの判別状態を切り替える。
【００８９】
詳細には、第１のステップにおいて、ＭＴＪ素子１０ｂが低抵抗状態（Ｒｂ）であるとして判別された場合には、以下のようにセンスアンプ３０ｂの判別状態を切り替える。この場合、ＭＴＪ素子１０ａとＭＴＪ素子１０ｂとの合成により得られる４つの抵抗状態（Ｒａ＋Ｒｂ、Ｒａ＋Ｒｂ＋ΔＲｂ、Ｒａ+Ｒｂ+ΔＲａ、Ｒａ＋Ｒｂ＋ΔＲａ＋ΔＲｂ）のうち、第１のステップの結果からＭＴＪ素子１０ａ、１０ｂの抵抗状態は、最も低い抵抗状態（Ｒａ＋Ｒｂ）か、３番目に低い抵抗状態（Ｒａ＋Ｒｂ＋ΔＲａ）のいずれかである（図６の下段左側の実線）。そこで、このような場合には、スイッチ６０ａを閉鎖し、スイッチ６０ｂを開放し、センスアンプ３０ｂの読み出しに用いるリファレンス素子としてリファレンス素子５０ａが用いられるように、センスアンプ３０ｂの判別状態を切り替える。なお、リファレンス素子５０ａは、最も低い抵抗状態（Ｒａ＋Ｒｂ）と３番目に低い抵抗状態（Ｒａ＋Ｒｂ＋ΔＲａ）との中間の抵抗値に設定されている。
【００９０】
そして、第２のステップとして、上記電源回路（図示省略）は、ビット線７０を通じて、ＭＴＪ素子１０ａ及びＭＴＪ素子１０ｂに読み出し電流を印加する。さらに、センスアンプ３０ｂは、ビット線７０からＭＴＪ素子１０ａ及びＭＴＪ素子１０ｂを通過して選択トランジスタ２０まで流れる電流を検出し、リファレンス素子５０ａを流れる電流値と比較する。このようにして、センスアンプ３０ｂは、ＭＴＪ素子１０ａ、１０ｂの合成抵抗の抵抗状態が、最も低い抵抗状態（Ｒａ＋Ｒｂ）と３番目に低い抵抗状態（Ｒａ＋Ｒｂ＋ΔＲａ）とのいずれかであるかを判別することができる。さらには、第１のステップでの判別結果と併せることにより、ＭＴＪ素子１０ａの抵抗状態が、低抵抗状態（Ｒａ）か高抵抗状態（Ｒａ＋ΔＲａ）のいずれかであるかを判別することができる。
【００９１】
なお、この際、図６の下段左側に示されるように、センスアンプ３０ｂは、上述の４つの抵抗状態のうち、１つの抵抗状態を介して隣接する２つの抵抗状態（Ｒａ＋Ｒｂ、Ｒａ＋Ｒｂ＋ΔＲａ）のいずれかであるかを判別する（図６の下段左側においては実線で示される確率密度分布）。また、図６の下段左側においては、最も低い抵抗状態（Ｒａ＋Ｒｂ）の確率密度分布の広がりの最も右側に位置する端部と、３番目に低い抵抗状態（Ｒａ＋Ｒｂ＋ΔＲａ）の確率密度分布の広がりの最も左側に位置する端部との間のＸ軸方向に沿った幅が、読み出しマージンに相当する。
【００９２】
すなわち、図６の下段左側に示されるように、センスアンプ３０ｂは、上述の４つの抵抗状態のうち、直接的に隣接する２つの抵抗状態のいずれかであるかを判別するのではなく、１つの抵抗状態を介して隣接する２つの抵抗状態（Ｒａ＋Ｒｂ、Ｒａ＋Ｒｂ＋ΔＲａ）のいずれかであるかを判別する。図６の下段左側に示されるように、直接的に隣接した抵抗状態（実線及び破線で示される各確率密度分布）においては、確率密度分布の裾が互いに重なっている箇所がある。このように確率密度分布の裾が重なっている場合、製造ばらつきによっては、センスアンプ３０ｂが隣接した抵抗状態の違いを判別できない可能性が存在する。一方、本実施形態においては、１つの抵抗状態を介して隣接する２つの抵抗状態（Ｒａ＋Ｒｂ、Ｒａ＋Ｒｂ＋ΔＲａ）のいずれかであるかを判別する（図６においては実線で示される確率密度分布）。図６の下段左側に示すように、１つの抵抗状態を介して隣接する２つの抵抗状態（Ｒａ＋Ｒｂ、Ｒａ＋Ｒｂ＋ΔＲａ）については、実線で示される確率密度分布が互いに重なっていない。さらには、２つの抵抗状態（Ｒａ＋Ｒｂ、Ｒａ＋Ｒｂ＋ΔＲａ）の読み出しマージンについても、十分な大きさの幅を有している。従って、センスアンプ３０ｂは、１つの抵抗状態を介して隣接する２つの抵抗状態（Ｒａ＋Ｒｂ、Ｒａ＋Ｒｂ＋ΔＲａ）のいずれかであるかを精度よく判別することができることがわかる。すなわち、本実施形態においては、１つの抵抗状態を介して隣接する２つの抵抗状態のいずれかであるかを判別することから、読み出しマージンを十分に確保することができる。
【００９３】
一方、第１のステップにおいて、ＭＴＪ素子１０ｂが高抵抗状態（Ｒｂ＋ΔＲｂ）であるとして判別された場合には、以下のようにセンスアンプ３０ｂの判別状態を切り替える。この場合、ＭＴＪ素子１０ａとＭＴＪ素子１０ｂとの合成により得られる４つの抵抗状態（Ｒａ＋Ｒｂ、Ｒａ＋Ｒｂ＋ΔＲｂ、Ｒａ+Ｒｂ+ΔＲａ、Ｒａ＋Ｒｂ＋ΔＲａ＋ΔＲｂ）のうち、第１のステップの結果からＭＴＪ素子１０ａ、１０ｂの抵抗状態は、２番目に低い抵抗状態（Ｒａ＋Ｒｂ＋ΔＲｂ）か、最も高い抵抗状態（Ｒａ＋Ｒｂ＋ΔＲａ＋ΔＲｂ）のいずれかである（図６の下段右側の実線）。そこで、このような場合には、スイッチ６０ａを開放し、スイッチ６０ｂを閉鎖し、センスアンプ３０ｂの読み出しに用いるリファレンス素子としてリファレンス素子５０ｂが用いられるように、センスアンプ３０ｂの判別状態を切り替える。なお、リファレンス素子５０ｂは、２番目に低い抵抗状態（Ｒａ＋Ｒｂ＋ΔＲｂ）と最も高い抵抗状態（Ｒａ＋Ｒｂ＋ΔＲａ＋ΔＲｂ）との中間の抵抗値に設定されている。
【００９４】
そして、第２のステップとして、上記電源回路（図示省略）は、ビット線７０を通じて、ＭＴＪ素子１０ａ及びＭＴＪ素子１０ｂに読み出し電流を印加する。さらに、センスアンプ３０ｂは、ビット線７０からＭＴＪ素子１０ａ及びＭＴＪ素子１０ｂを通過して選択トランジスタ２０まで流れる電流を検出し、リファレンス素子５０ｂを流れる電流値と比較する。このようにして、センスアンプ３０ｂは、ＭＴＪ素子１０ａ及びＭＴＪ素子１０ｂの抵抗状態が、２番目に低い抵抗状態（Ｒａ＋Ｒｂ＋ΔＲｂ）と最も高い抵抗状態（Ｒａ＋Ｒｂ＋ΔＲａ＋ΔＲｂ）とのいずれかであるかを判別することができる。さらには、第１のステップでの判別結果と併せることにより、ＭＴＪ素子１０ａの抵抗状態が、低抵抗状態（Ｒａ）か高抵抗状態（Ｒａ＋ΔＲａ）のいずれかであるかを判別することができる。
【００９５】
なお、この際、図６の下段右側に示されるように、センスアンプ３０ｂは、上述の４つの抵抗状態のうち、１つの抵抗状態を介して隣接する２つの抵抗状態（Ｒａ＋Ｒｂ＋ΔＲｂ、Ｒａ＋Ｒｂ＋ΔＲａ＋ΔＲｂ）のいずれかであるかを判別する（図６の下段右側においては実線で示される確率密度分布）。また、図６の下段右側においては、２番目に低い抵抗状態（Ｒａ＋Ｒｂ＋ΔＲｂ）の確率密度分布の広がりの最も右側に位置する端部と、最も高い抵抗状態（Ｒａ＋Ｒｂ＋ΔＲａ＋ΔＲｂ）の確率密度分布の広がりの最も左側に位置する端部との間のＸ軸方向に沿った幅が、読み出しマージンに相当する。
【００９６】
すなわち、図６の下段右側に示されるように、センスアンプ３０ｂは、上述の４つの抵抗状態のうち、直接的に隣接する２つの抵抗状態のいずれかであるかを判別するのではなく、１つの抵抗状態を介して隣接する２つの抵抗状態（Ｒａ＋Ｒｂ＋ΔＲｂ、Ｒａ＋Ｒｂ＋ΔＲａ＋ΔＲｂ）のいずれかであるかを判別する。本実施形態においては、図６の下段右側に示されるように、１つの抵抗状態を介して隣接する２つの抵抗状態（Ｒａ＋Ｒｂ＋ΔＲｂ、Ｒａ＋Ｒｂ＋ΔＲａ＋ΔＲｂ）については、実線で示される確率密度分布が互いに重なってはいない。さらには、２つの抵抗状態（Ｒａ＋Ｒｂ＋ΔＲｂ、Ｒａ＋Ｒｂ＋ΔＲａ＋ΔＲｂ）の読み出しマージンについても、十分な大きさの幅を有している。従って、センスアンプ３０ｂは、１つの抵抗状態を介して隣接する２つの抵抗状態（Ｒａ＋Ｒｂ＋ΔＲｂ、Ｒａ＋Ｒｂ＋ΔＲａ＋ΔＲｂ）のいずれかであるかを精度よく判別することができることがわかる。すなわち、本実施形態においては、１つの抵抗状態を介して隣接する２つの抵抗状態のいずれかであるかを判別することから、読み出しマージンを十分に確保することができる。
【００９７】
以上のように、本実施形態に係る読み出し方法は、２回のステップで読み出しを行い、第１のステップの判別結果に応じて第２のステップで用いるリファレンス素子を切り替えて、第２のステップの読み出しを行う。このようにすることで、多値情報を記憶する磁気メモリにおいても、読み出しマージンを十分に確保しつつ読みだすことができる。
【００９８】
なお、十分な読み出しマージンを確保するために、ＭＴＪ素子１０ａとＭＴＪ素子１０ｂとが合成されることにより得られる４つの抵抗状態（Ｒａ＋Ｒｂ、Ｒａ＋Ｒｂ＋ΔＲｂ、Ｒａ+Ｒｂ+ΔＲａ、Ｒａ＋Ｒｂ＋ΔＲａ＋ΔＲｂ）については、各抵抗状態の抵抗値の各差分は、互いに近い値であることが好ましい。また、最も低い抵抗状態（Ｒａ＋Ｒｂ）と、３番目に低い抵抗状態（Ｒａ＋Ｒｂ＋ΔＲａ）との関係については、３番目に低い抵抗状態（Ｒａ＋Ｒｂ＋ΔＲａ）の抵抗値が最も低い抵抗状態（Ｒａ＋Ｒｂ）の抵抗値の２倍程度であることが好ましい。さらに、２番目に低い抵抗状態（Ｒａ＋Ｒｂ＋ΔＲｂ）と、最も高い抵抗状態（Ｒａ＋Ｒｂ＋ΔＲａ＋ΔＲｂ）との関係についても、最も高い抵抗状態（Ｒａ＋Ｒｂ＋ΔＲａ＋ΔＲｂ）の抵抗値が２番目に低い抵抗状態（Ｒａ＋Ｒｂ＋ΔＲｂ）の抵抗値の２倍程度になっていることが好ましい。
【００９９】
＜＜３．まとめ＞＞
以上により、本実施形態によれば、多値情報を記憶する磁気メモリ１においても、読み出しマージンを十分に確保しつつ読みだすことができる。詳細には、本実施形態に係る読み出し方法は、２回のステップで読み出しを行い、第１のステップにおいて、ＭＴＪ素子１０ｂの抵抗状態を判別し、第１のステップでの判別結果に応じて、第２のステップで用いるリファレンス素子５０を切り替える。さらに、本実施形態に係る読み出し方法は、第２のステップにおいて、ＭＴＪ素子１０ａ、１０ｂの合成抵抗の抵抗状態を判別する。そして、本実施形態に係る読み出し方法は、第１及び第２のステップにおける判別結果を用いて、２つのＭＴＪ素子１０ａ，１０ｂを有する多値情報を記憶する磁気メモリ１の記憶情報を判別する。本実施形態によれば、この第２のステップにおいて、判別する抵抗状態の抵抗値の差分は、単ビットの磁気メモリにおいて判別する抵抗状態の抵抗値の差分と同等程度になるため、読み出しマージンを十分に確保しつつ読みだすことができる。
【０１００】
すなわち、本開示の実施形態に係る磁気メモリ１においては、多値情報を記憶するにも関わらず、単ビットの磁気メモリと同等程度の読み出しマージンを有する。従って、本実施形態によれば、読み出しマージンを犠牲にすることなく、ＳＴＴ−ＭＲＡＭの高密度化、高容量化を実現することができる。
【０１０１】
なお、本実施形態に係る磁気メモリ１は、演算装置等を成す半導体回路とともに同一の半導体チップに搭載されて半導体装置（Ｓｙｓｔｅｍ−ｏｎ−ａ−Ｃｈｉｐ:ＳｏＣ）をなしてもよい。また、本実施形態に係る磁気メモリ１は、記憶装置が搭載され得る各種の電気機器に実装されてよい。例えば、磁気メモリ１は、各種のモバイル機器（スマートフォン、タブレットＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）等）、ノートＰＣ、ウェアラブルデバイス、ゲーム機器、音楽機器、ビデオ機器、又はデジタルカメラ等の、各種の電子機器に、一時記憶のためのメモリとして、あるいはストレージとして搭載されてよい。
【０１０２】
＜＜４．補足＞＞
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【０１０３】
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
【０１０４】
なお、以下のような構成も本開示の技術的範囲に属する。
（１）互いに交差する第１の配線と第２の配線との間に設けられた、電気的に直列に接続された第１及び第２の磁気記憶素子と、前記第１及び第２の磁気記憶素子との間に電気的に接続された第３の配線と、前記第３の配線を通じて前記第１の磁気記憶素子に流れた電流に基づき、前記第１の磁気記憶素子の磁化状態を判別する第１の判別部と、前記第１の配線を通じて前記第１及び第２の磁気記憶素子に流れた電流に基づき、前記第２の磁気記憶素子の磁化状態を判別する第２の判別部と、を備え、前記第１の判別部の判別結果に基づいて、前記第２の判別部の判別状態が変更される、磁気メモリ。
（２）前記第２の判別部は、前記第１及び第２の磁気記憶素子の磁化状態に対応する前記第１及び第２の磁気記憶素子の合成抵抗の取りうる４つの抵抗状態のうち、１つの前記抵抗状態を介して隣接する２つの前記抵抗状態のいずれかであるかを判別することにより、前記第２の磁気記憶素子の磁化状態を判別する、上記（１）に記載の磁気メモリ。
（３）前記第１及び第２の判別部が前記第１及び第２の磁気記憶素子の磁化状態を判別する際に用いられる複数のリファレンス素子をさらに備え、前記第２の判別部が用いる前記リファレンス素子が切り替えられることにより、前記第２の判別部の判別状態が変更される、上記（１）又は（２）に記載の磁気メモリ。
（４）前記第１の判別部の判別結果に基づいて、前記第２の判別部と電気的に接続される前記リファレンス素子を切り替えるスイッチをさらに備える、上記（３）に記載の磁気メモリ。
（５）前記第１及び第２の磁気記憶素子は、同一の記憶状態において互いに異なる電気抵抗値を有する、上記（１）〜（４）のいずれか１つに記載の磁気メモリ。
（６）前記第１及び第２の磁気記憶素子は、互いに異なる断面形状又は断面積を有する、上記（５）に記載の磁気メモリ。
（７）前記第１及び第２の磁気記憶素子は、垂直磁化方式のスピン注入型磁気記憶素子である、上記（１）〜（６）のいずれか１つに記載の磁気メモリ。
（８）前記第１及び第２の磁気記憶素子は、面内磁化方式のスピン注入型磁気記憶素子である、上記（１）〜（６）のいずれか１つに記載の磁気メモリ。
（９）情報を磁性体の磁化状態により保持する複数の磁気記憶素子を備える磁気メモリと、前記磁気メモリと同一チップ上に設けられた演算装置と、を備え、前記磁気メモリは、互いに交差する第１の配線と第２の配線との間に設けられた、電気的に直列に接続された第１及び第２の磁気記憶素子と、前記第１及び第２の磁気記憶素子との間に電気的に接続された第３の配線と、前記第３の配線を通じて前記第１の磁気記憶素子に流れた電流に基づき、前記第１の磁気記憶素子の磁化状態を判別する第１の判別部と、前記第１の配線を通じて前記第１及び第２の磁気記憶素子に流れた電流に基づき、前記第２の磁気記憶素子の磁化状態を判別する第２の判別部と、を有し、前記第１の判別部の判別結果に基づいて、前記第２の判別部の判別状態が変更される、半導体装置。
（１０）情報を磁性体の磁化状態により保持する複数の磁気記憶素子を備える磁気メモリを備え、前記磁気メモリは、互いに交差する第１の配線と第２の配線との間に設けられた、電気的に直列に接続された第１及び第２の磁気記憶素子と、前記第１及び第２の磁気記憶素子との間に電気的に接続された第３の配線と、前記第３の配線を通じて前記第１の磁気記憶素子に流れた電流に基づき、前記第１の磁気記憶素子の磁化状態を判別する第１の判別部と、前記第１の配線を通じて前記第１及び第２の磁気記憶素子に流れた電流に基づき、前記第２の磁気記憶素子の磁化状態を判別する第２の判別部と、を有し、前記第１の判別部の判別結果に基づいて、前記第２の判別部の判別状態が変更される、電子機器。
（１１）情報を磁性体の磁化状態により保持する複数の磁気記憶素子を備える磁気メモリの読み出し方法であって、前記磁気メモリは、互いに交差する第１の配線と第２の配線との間に設けられた、電気的に直列に接続された第１及び第２の磁気記憶素子と、前記第１及び第２の磁気記憶素子との間に電気的に接続された第３の配線と、前記第１の磁気記憶素子の磁化状態を判別する第１の判別部と、前記第２の磁気記憶素子の磁化状態を判別する第２の判別部と、を有し、前記第１の判別部により、前記第３の配線を通じて前記第１の磁気記憶素子に流れた電流に基づき、前記第１の磁気記憶素子の磁化状態を判別し、前記第１の判別部の判別結果に基づいて、前記第２の判別部の判別状態を変更し、前記第２の判別部により、前記第１の配線を通じて前記第１及び第２の磁気記憶素子に流れた電流に基づき、前記第２の磁気記憶素子の磁化状態を判別する、ことを含む、磁気メモリの読み出し方法。
（１２）前記第２の磁気記憶素子の磁化状態の判別は、前記第１及び第２の磁気記憶素子の磁化状態に対応する前記第１及び第２の磁気記憶素子の合成抵抗の取りうる４つの抵抗状態のうち、１つの前記抵抗状態を介して隣接する２つの前記抵抗状態のいずれかであるかを判別することにより行われる、上記（１１）に記載の磁気メモリの読み出し方法。
【符号の説明】
【０１０５】
１    磁気メモリ
１０、１０ａ、１０ｂ    ＭＴＪ素子
２０    選択トランジスタ
３０ａ、３０ｂ    センスアンプ
４０、５０ａ、５０ｂ    リファレンス素子
６０ａ、６０ｂ    スイッチ
７０    ビット線
７２    ワード線
７４，７６    配線
１００    下地層
１０２    固定層
１０４    非磁性層
１０６    記憶層
１０８    キャップ層
２００    半導体基板
２０２    ソース領域
２０４    ドレイン領域
２０６    素子分離層
２０８    コンタクト層
【図１】
2018147529.tif 000005
【図２】
2018147529.tif 000006
【図３】
2018147529.tif 000007
【図４】
2018147529.tif 000008
【図５】
2018147529.tif 000009
【図６】
2018147529.tif 000010
【図７】
2018147529.tif 000011
【図８】
2018147529.tif 000012
【図９】
2018147529.tif 000013