(57)【要約】【課題】優れた表示品質を有する表示装置を高い歩留りで提供可能な画素電極の構造、画素電極の形成方法、および画素電極を有する表示装置を提供する。【解決手段】表示装置は画素を有し、画素は画素電極、画素電極上の電界発光層、および電界発光層上の対向電極を有する。画素電極は、インジウムと亜鉛を含有する導電性酸化物を含む第１の導電層、第１の導電層上に位置し、銀を含む第２の導電層、および第２の導電層上に位置し、インジウムとスズを含有する導電性酸化物を含む第３の導電層を有する。第１の導電層の厚さは、第３の導電層の厚さよりも２倍以上５倍以下である。【選択図】図４
2018147770.tif 000002
【特許請求の範囲】
【請求項１】
画素電極と、
前記画素電極上の電界発光層と、
前記電界発光層上の対向電極とを有する画素を有し、
前記画素電極は、
インジウムと亜鉛を含有する導電性酸化物を含む第１の導電層と、
前記第１の導電層上に位置し、銀を含む第２の導電層と、
前記第２の導電層上に位置し、インジウムとスズを含有する導電性酸化物を含む第３の導電層を有し、
前記第１の導電層の厚さは、前記第３の導電層の厚さの２倍以上５倍以下である表示装置。
【請求項２】
前記第１の導電層の前記厚さは、５０ｎｍ以上１００ｎｍ以下である、請求項１に記載の表示装置。
【請求項３】
前記第３の導電層の前記厚さは、１０ｎｍ以上２０ｎｍ以下である、請求項１に記載の表示装置。
【請求項４】
前記第１の導電層は順テーパー構造を有し、
前記第３の導電層は逆テーパー構造を有する、請求項１に記載の表示装置。
【請求項５】
前記画素は、前記画素電極の端部を覆い、前記画素電極を露出する開口部を有する隔壁をさらに有し、
前記第１の導電層と前記第２の導電層は、前記第３の導電層よりも端部が前記開口部に近い、請求項１に記載の表示装置。
【請求項６】
窒素、酸素、およびケイ素を含有する絶縁膜上に画素電極を形成すること、
前記画素電極上に電界発光層を形成すること、および
前記電界発光層上に対向電極を形成することを含み、
前記画素電極の形成は、
インジウムと亜鉛を含有する導電性酸化物を含む第１の導電層を形成すること、
銀を含む第２の導電層を前記第１の導電層上に形成すること、
インジウムとスズを含有する導電性酸化物を含む第３の導電層を前記第２の導電層上に形成すること、
前記第３の導電層上にレジストを形成すること、
前記レジストをマスクとして用い、前記第３の導電層をシュウ酸によってエッチングすること、
前記レジストを除去すること、および
前記第３の導電層をマスクとして用い、前記第１の導電層と前記第２の導電層を硝酸、酢酸、およびリン酸を含む水溶液によってエッチングすることを含む、表示装置の製造方法。
【請求項７】
前記画素電極の形成は、
前記第１の導電層の厚さを５０ｎｍ以上１００ｎｍ以下とし、
前記第１の導電層と前記第３の導電層の前記エッチング後における前記第３の導電層の厚さが１０ｎｍ以上２０ｎｍ以下になるように行う、請求項６に記載の製造方法。
【請求項８】
前記第１の導電層と前記第２の導電層の前記エッチングは、前記第１の導電層が順テーパー構造を有し、前記第２の導電層が逆テーパー構造を有するように行う、請求項６に記載の製造方法。
【請求項９】
前記画素電極の端部を覆い、前記画素電極を露出する開口部を有する隔壁を形成することをさらに含み、
前記第１の導電層と前記第２の導電層の前記エッチングは、前記第１の導電層の端部と前記第２の導電層が、前記第３の導電層よりも端部が前記開口部に近くなるように行う、請求項６に記載の製造方法。
【請求項１０】
窒素、酸素、およびケイ素を含有する絶縁膜上に画素電極を形成すること、
前記画素電極上に電界発光層を形成すること、および
前記電界発光層上に対向電極を形成することを含み、
前記画素電極の形成は、
インジウムと亜鉛を含有する導電性酸化物を含む第１の導電層を形成すること、
銀を含む第２の導電層を前記第１の導電層上に形成すること、
インジウムとスズを含有する導電性酸化物を含む第３の導電層を前記第２の導電層上に形成すること、
前記第３の導電層上にレジストを形成すること、
前記レジストをマスクとして用い、前記第３の導電層をシュウ酸によってエッチングすること、
前記レジストと前記第３の導電層をマスクとして用い、前記第１の導電層と前記第２の導電層を硝酸、酢酸、およびリン酸を含む水溶液によってエッチングすることを含む、表示装置の製造方法。
【請求項１１】
前記画素電極の形成は、
前記第１の導電層の厚さを５０ｎｍ以上１００ｎｍ以下とし、
前記第１の導電層と前記第２の導電層の前記エッチング後における前記第３の導電層の厚さが１０ｎｍ以上２０ｎｍ以下になるように行う、請求項１０に記載の製造方法。
【請求項１２】
前記第１の導電層と前記第２の導電層の前記エッチングは、前記第１の導電層が順テーパー構造を有し、前記第２の導電層が逆テーパー構造を有するように行う、請求項１０に記載の製造方法。
【請求項１３】
前記画素電極の端部を覆い、前記画素電極を露出する開口部を有する隔壁を形成することをさらに含み、
前記第１の導電層と前記第２の導電層の前記エッチングは、前記第１の導電層の端部と前記第２の導電層が、前記第３の導電層よりも端部が前記開口部に近くなるように行う、請求項１０に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、および表示装置の製造方法に関する。例えば、表示装置の画素電極、およびその製造方法に関する。
【背景技術】
【０００２】
薄型ディスプレイなどの表示装置では、基板上に設けられる複数の画素のそれぞれに電極（画素電極）が設けられている。有機発光素子（以下、発光素子）などの電流駆動型の素子を有する表示装置では、画素電極を介して発光素子に電流が供給される。発光素子は、各画素に設けられるトランジスタなどの駆動素子を含む画素回路によって制御される。トップエミッション型の発光素子を用いる場合、発光素子からの発光は、トランジスタが配置された基板とは反対側の基板側から取り出される。この場合、画素回路に接続された画素電極には、発光素子からの光を透過する必要性が無いため、反射率の高い材料が用いられる。例えば特許文献１や２では、可視光の反射率が高いアルミニウムや銀を含む画素電極が開示されている。また特許文献２では、銀の薄膜を酸化インジウム―スズ（ＩＴＯ）で挟持した構造を有する画素電極が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１３５３２５号公報
【特許文献２】特開２０１２−１２３９８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明に係る実施形態の一つは、優れた表示品質を有する表示装置を高い歩留りで提供可能な画素電極の構造、およびその形成方法を提供することを目的の一つとする。あるいは、この構造を有する画素電極を含む表示装置を提供することを目的の一つとする。
【課題を解決するための手段】
【０００５】
本発明の実施形態の一つは表示装置である。この表示装置は画素を有し、画素は画素電極、画素電極上の電界発光層、および電界発光層上の対向電極を有する。画素電極は、インジウムと亜鉛を含有する導電性酸化物を含む第１の導電層、第１の導電層上に位置し、銀を含む第２の導電層、および第２の導電層上に位置し、インジウムとスズを含有する導電性酸化物を含む第３の導電層を有する。第１の導電層の厚さは、第３の導電層の厚さの２倍以上５倍以下である。
【０００６】
本発明の実施形態の一つは、表示装置の製造方法である。この製造方法は、窒素、酸素、およびケイ素を含有する絶縁膜上に画素電極を形成すること、画素電極上に電界発光層を形成すること、および電界発光層上に対向電極を形成することを含む。画素電極の形成は、インジウムと亜鉛を含有する導電性酸化物を含む第１の導電層を形成すること、銀を含む第２の導電層を第１の導電層上に形成すること、インジウムとスズを含有する導電性酸化物を含む第３の導電層を第２の導電層上に形成すること、第３の導電層上にレジストを形成すること、レジストをマスクとして用いて第３の導電層をシュウ酸によってエッチングすること、レジストを除去すること、および第１の導電層をマスクとして用い、第２の導電層と第３の導電層を硝酸、酢酸、およびリン酸を含む水溶液によってエッチングすることを含む。
【０００７】
本発明の実施形態の一つは、表示装置の製造方法である。この製造方法は、窒素、酸素、およびケイ素を含有する絶縁膜上に画素電極を形成すること、画素電極上に電界発光層を形成すること、および電界発光層上に対向電極を形成することを含む。画素電極の形成は、インジウムと亜鉛を含有する導電性酸化物を含む第１の導電層を形成すること、銀を含む第２の導電層を第１の導電層上に形成すること、インジウムとスズを含有する導電性酸化物を含む第３の導電層を第２の導電層上に形成すること、第３の導電層上にレジストを形成すること、レジストをマスクとして用い、第３の導電層をシュウ酸によってエッチングすること、レジストと第３の導電層をマスクとして用い、第２の導電層と第３の導電層を硝酸、酢酸、およびリン酸を含む水溶液によってエッチングすることを含む。
【図面の簡単な説明】
【０００８】
【図１】本発明の表示装置の模式的斜視図。
【図２】本発明の表示装置の画素回路の等価回路の一例。
【図３】本発明の表示装置の画素の模式的断面図。
【図４】本発明の表示装置の画素の画素電極の模式的断面図。
【図５】本発明の表示装置の画素の画素電極の模式的断面図。
【図６】本発明の表示装置の製造方法を説明する模式的断面図。
【図７】本発明の表示装置の製造方法を説明する模式的断面図。
【図８】本発明の表示装置の製造方法を説明する模式的断面図。
【図９】本発明の表示装置の製造方法を説明する模式的断面図。
【図１０】本発明の表示装置の製造方法を説明する模式的断面図。
【図１１】本発明の表示装置の製造方法を説明する模式的断面図。
【図１２】本発明の表示装置の製造方法を説明する模式的断面図。
【図１３】本発明の表示装置の製造方法を説明する模式的断面図。
【図１４】本発明の表示装置の製造方法を説明する模式的断面図。
【図１５】比較例における表示装置の製造方法を説明する模式的断面図。
【図１６】比較例における表示装置の製造方法を説明する模式的断面図。
【発明を実施するための形態】
【０００９】
以下、本発明の各実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。
【００１０】
図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
【００１１】
本明細書と請求項において、ある一つの膜を加工して複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。
【００１２】
本明細書および請求項において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
【００１３】
本明細書および請求項において、「ある構造体が他の構造体から露出するという」という表現は、ある構造体の一部が他の構造体によって覆われていない態様を意味し、この他の構造体によって覆われていない部分は、さらに別の構造体によって覆われる態様も含む。
【００１４】
＜第１実施形態＞
［１．全体構成］
本発明の一実施形態の表示装置１００の模式的斜視図を図１に示す。表示装置１００は、発光素子を表示素子として含む有機エレクトロルミネッセンス（ＥＬ：Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置である。
【００１５】
図１に示すように表示装置１００は、表示領域１０８、および走査線駆動回路１１０が配置された第１の基板１０２と、表示領域１０８および走査線駆動回路１１０を覆うように配置された第２の基板１０４を備えている。表示領域１０８や走査線駆動回路１１０からは図示しない配線が第１の基板１０２の一辺へ延び、第１の基板１０２の端部で露出されて端子１１４を形成する。端子１１４はフレキシブル印刷回路基板（ＦＰＣ）１１６と電気的に接続することができ、ＦＰＣ１１６上には画素回路を制御するためのドライバＩＣ１１２を搭載することができる。なお、ドライバＩＣ１１２はＦＰＣ１１６上に設けずに第１の基板１０２上に搭載してもよく、ドライバＩＣ１１２の替わりに駆動回路を第１の基板１０２上に形成してもよい。
【００１６】
表示領域１０８には、複数の画素１０６がマトリクス状に配置される。各画素１０６には発光素子と発光素子を制御するための画素回路が設けられる。画素回路はトランジスタおよび容量などの種々の半導体素子を含み、走査線駆動回路１１０やドライバＩＣ１１２を介して外部回路（図示せず）から供給される信号によって制御される。発光素子から得られる発光を制御することによって、表示領域１０８に画像が表示される。
【００１７】
図２に、画素回路の一例を等価回路として示す。ここで示した例では、各画素回路は、走査線駆動回路１１０から延伸する第１の走査線１２０、第２の走査線１２２、第３の走査線１２４、およびドライバＩＣ１１２側から延伸する映像信号線１２６や電源線１２８などの配線と電気的に接続される。画素回路は、スイッチングトランジスタ１３０、出力トランジスタ１３２、リセットトランジスタ１３３、駆動トランジスタ１３４の四つのトランジスタ、および保持容量１４０、補助容量１４２の二つの容量を半導体素子として有している。これらは、上述した配線と直接、あるいは間接的に接続される。こられの半導体素子によって発光素子１５０が制御される。ここでは、発光素子１５０の陽極側には、電源線１２８に接続された高電位ＰＶＤＤから電流が供給される。供給された電流は発光素子１５０の発光に寄与し、陰極側に接続された低電位ＰＶＳＳへと流れる。図示しないが、画素回路は図２に示した構成に限られず、様々な構造を有する画素回路を表示装置１００に適用することができる。
【００１８】
［２．断面構造］
画素１０６の断面構造を用いて表示装置１００の構造を説明する。図３に示す模式的断面図では、図２に示した画素回路のうち、発光素子１５０、駆動トランジスタ１３４、保持容量１４０、および補助容量１４２の断面が模式的に示されている。
【００１９】
２−１．画素回路
第１の基板１０２は、この上に形成される画素回路を支持する機能を有し、ガラスや石英、あるいは高分子を含むことができる。第２の基板１０４も第１の基板１０２と同様の材料を含むことができる。第１の基板１０２や第２の基板１０４にポリイミドやポリアミド、ポリカーボナートなどの高分子を用いることで、表示装置１００に可撓性を付与することができ、いわゆるフレキシブルディスプレイを提供することも可能である。
【００２０】
駆動トランジスタ１３４や保持容量１４０は、アンダーコート１６０を介して第１の基板１０２上に配置される。アンダーコート１６０は、第１の基板１０２からの不純物を防止したり、特に第１の基板１０２が高分子である場合などは、外部からの水分侵入を防止する役割を含む。アンダーコート１６０には、例えばケイ素を含む無機化合物を用いることができる。具体的には、窒化ケイ素膜、酸化ケイ素膜、窒化酸化ケイ素膜、酸化窒化ケイ素膜から選ばれた一を含む無機膜で形成される。図３ではアンダーコート１６０は単層構造を有する様に記載されているが、前述の膜の積層で形成されてもよい。
【００２１】
駆動トランジスタ１３４は、半導体膜１６２、半導体膜１６２上のゲート絶縁膜１６４、ゲート絶縁膜１６４上のゲート電極１６６、ゲート電極１６６上の第１の層間膜１６８、第１の層間膜１６８上のソース／ドレイン電極１７０、１７２などを有する。半導体膜１６２は活性領域１６２ａ、活性領域１６２ａを挟持する低濃度不純物領域１６２ｂ、およびこれらを挟持する高濃度不純物領域１６２ｃなどを有することができる。図３では駆動トランジスタ１３４はトップゲート構造のトランジスタとして描かれているが、画素回路に設けられるトランジスタの構造に制約はなく、種々の構造のトランジスタを利用することができる。
【００２２】
保持容量１４０は、半導体膜１６２の一部（高濃度不純物領域１６２ｃ）、その上のゲート絶縁膜１６４、ゲート電極１６６と同一層に存在する容量電極１７４、容量電極１７４上の第１の層間膜１６８、およびソース／ドレイン電極１７２の一部によって構成される。ここでゲート絶縁膜１６４と第１の層間膜１６８は保持容量１４０の誘電体として機能する。
【００２３】
駆動トランジスタ１３４や保持容量１４０の上には、任意の構成として第２の層間膜１７６を設けてもよい。アンダーコート１６０、ゲート絶縁膜１６４、第１の層間膜１６８、第２の層間膜１７６は、酸化ケイ素や窒化ケイ素、酸化窒化ケイ素、窒化酸化ケイ素などを含むことができる。これらの膜は単層構造を有していてもよく、積層構造を有していてもよい。
【００２４】
駆動トランジスタ１３４や保持容量１４０の上にはさらに、平坦化膜１７８が設けられる。平坦化膜１７８によって駆動トランジスタ１３４や保持容量１４０などの半導体素子に起因する凹凸が吸収され、平坦な面を与えることができる。平坦化膜１７８は高分子を含むことができ、高分子としてはアクリル樹脂やエポキシ樹脂、ポリシロキサン、ポリイミド、ポリアミドなどが例示される。
【００２５】
平坦化膜１７８や第２の層間膜１７６には、ソース／ドレイン電極１７２に達する開口が設けられ、この開口と平坦化膜１７８の一部を覆う接続電極１８０がソース／ドレイン電極１７２と接するように設けられる。平坦化膜１７８上にはさらに、補助容量電極１８２が設けられ、接続電極１８０と補助容量電極１８２を覆うように絶縁膜１８４が形成される。絶縁膜１８４は、平坦化膜１７８に設けられた開口では接続電極１８０の一部を覆わず、接続電極１８０の底面を露出する。これにより、その上に設けられる画素電極１５２と接続電極１８０間の電気的接続が可能となる。絶縁膜１８４には、その上に設けられる隔壁１９０と平坦化膜１７８の接触を許容するための開口１８６を設けてもよい。絶縁膜１８４は上述したケイ素含有無機化合物を用いることができ、典型的には窒素、酸素、ケイ素を含む窒化ケイ素が用いられる。なお、接続電極１８０や開口１８６の形成は任意である。接続電極１８０を設けることで、引き続くプロセスにおいてソース／ドレイン電極１７２の表面の酸化を防止することができ、これによる接触抵抗の増大を抑制することができる。開口１８６は、平坦化膜１７８から水や酸素などの不純物を放出するための開口として機能することができ、これを設けることで画素回路中の半導体素子や発光素子１５０の信頼性を向上させることができる。
【００２６】
絶縁膜１８４上には、接続電極１８０と補助容量電極１８２を覆うように、発光素子１５０の画素電極１５２が設けられる。画素電極１５２は、平坦化膜１７８に設けられる開口において、接続電極１８０を介してソース／ドレイン電極１７２と電気的に接続される。絶縁膜１８４は補助容量電極１８２と画素電極１５２によって挟持され、この構造によって補助容量１４２が構築される。補助容量１４２、および保持容量１４０が有する容量により、ゲート電極１６６の電位を安定化させることができる。画素電極１５２は、補助容量１４２と発光素子１５０によって共有される。
【００２７】
２−２．発光素子
画素電極１５２の上には、画素電極１５２の端部を覆う隔壁１９０が設けられる。画素電極１５２は、隔壁１９０に覆われた部分以外は隔壁１９０から露出している。換言すると、隔壁１９０は開口部を有する絶縁膜であり、開口部において画素電極１５２は隔壁１９０から露出され、後述する電界発光層１５４と接する。隔壁１９０はアクリル樹脂やエポキシ樹脂などの高分子を含むことができ、隣接する画素１０６間を電気的に絶縁するとともに、平坦化膜１７８に設けられた開口や補助容量電極１８２、画素電極１５２などに起因する凹凸を吸収する機能を有する。
【００２８】
画素電極１５２の端部の構造を図４に示す。図４は図３における領域１９２の拡大図である。図４に示すように、画素電極１５２は三層構造を有する。具体的には、画素電極１５２は、絶縁膜１８４の上面に接する第１の導電層１５２ａ、第１の導電層１５２ａ上で第１の導電層１５２ａと接する第２の導電層１５２ｂ、および第２の導電層１５２ｂ上で第２の導電層１５２ｂと接する第３の導電層１５２ｃによって構成される。
【００２９】
第１の導電層１５２ａは導電性を有し、かつその下に位置する絶縁膜１８４に対し、良好な接着性を有する材料を含むことが好ましい。さらに、第３の導電層１５２ｃに含まれる材料と比較して、同条件下、同一のエッチャントを用いた場合のエッチング速度が大きい材料を含むことが好ましい。好ましくは、第１の導電層１５２ａのエッチング速度は、第３の導電層１５２ｃのそれの３倍以上５０倍以下、３倍以上２０倍以下、あるいは３倍以上１５倍以下である。具体的には、インジウム、および亜鉛を含む導電性酸化物（ＩＺＯ）を第１の導電層１５２ａに用いることができる。インジウムと亜鉛の組成比は任意であり、この組成比は必ずしも実質的に整数比である必要は無い。上述したエッチャントとしては、リン酸、酢酸、および硝酸を含む水溶液、シュウ酸水溶液などが挙げられる。前者は混酸とも呼ばれ、例えば、リン酸が３０ｖｏｌ％〜７０ｖｏｌ％、硝酸が０．３ｖｏｌ％〜１０ｖｏｌ％、酢酸が２０ｖｏｌ％〜５０ｖｏｌ％の範囲で調製される。
【００３０】
第１の導電層１５２ａは比較的大きな厚さを有することができる。具体的には、後述する第１の導電層１５２ａと第２の導電層１５２ｃのエッチング後において、３０ｎｍ以上１００ｎｍ以下、４０ｎｍ以上１００ｎｍ以下、あるいは５０ｎｍ以上１００ｎｍ以下、典型的には５０ｎｍの厚さを有するように、第１の導電層１５２ａが形成される。後述するように、第２の導電層１５２ｂには銀、あるいはその合金を用いることができる。しかしながら、絶縁膜１８４に窒化ケイ素が含まれる場合、銀と窒化ケイ素は接着力が弱い。このため、第１の導電層１５２ａを用いずに第２の導電層１５２ｂを絶縁膜１８４上に形成すると、画素電極１５２の剥離が生じやすい。これに対し、ＩＺＯなどの酸化物は比較的窒化ケイ素との接着力が高いため、第１の導電層１５２ａを用いることで、画素電極１５２の剥離を防止することができる。また、上述した厚さで第１の導電層１５２ａを形成することで、絶縁膜１８４との高い接着力を得ることができる。
【００３１】
第２の導電層１５２ｂは、可視光に対する反射率が高いことが好ましく、例えば０価の銀やアルミニウム、あるいはこれらの合金を含むことができる。第２の導電層１５２ｂの厚さは、１００ｎｍ以上２００ｎｍ、１２０ｎｍ以上１６０ｎｍ、あるいは１２０ｎｍ以上１４０ｎｍ、典型的には１３０ｎｍとすることができる。このような厚さは可視光の透過を許容しないため、第２の導電層１５２ｂは高い反射率を示す。このため、発光素子１５０から得られる発光が効率よく反射し、第２の基板１０４を通して取り出すことが可能となる。
【００３２】
第３の導電層１５２ｃは可視光に対して透過性を有し、典型的にはＩＴＯを含むことができる。第１の導電層１５２ａの厚さは５ｎｍ以上２５ｎｍ以下、あるいは１０ｎｍ以上２０ｎｍ以下、典型的には１５ｎｍとすることができる。第３の導電層１５２ｃの厚さは、第１の導電層１５２ａの厚さよりも小さくすることが好ましく、第３の導電層１５２ｃの厚さの１／５以上１／２以下、１／４以上１／２以下、あるいは１／４以上１／３以下とすることができる。例えば第１の導電層１５２ａの厚さが５０ｎｍの時、第３の導電層１５２ｃの厚さを１５ｎｍに設定することができる。
【００３３】
また、端部が順テーパー構造を有するよう、第１の導電層１５２ａを形成することができる。すなわち第１の導電層１５２ａの端部のテーパー角θ１が０°よりも大きく、９０°よりも小さくなるよう、第１の導電層１５２ａを形成することができる。ここで、膜のテーパー角とは、互いに接するように積層された二つの膜の断面において、二つの膜が共有する辺（以下、共有辺）と、上側の膜の側面が形成する角度を意味する。この角度が０°より大きく９０°よりも小さい時、上側の膜は順テーパー構造を有すると定義する。逆に、この角度が９０°よりも大きく１８０°よりも小さい場合、上側の膜は逆テーパー構造を有すると定義する。したがって図４の拡大断面図に示すように、第１の導電層１５２ａとその下側の絶縁膜１８４の共有辺は、図中の点線の楕円で囲った辺であり、共有辺と第１の導電層１５２ａの側面がなす角度がテーパー角θ１である。上述したように、θ１は０°よりも大きく、９０°よりも小さくすることができる。
【００３４】
一方、第２の導電層１５２ｂは、逆テーパー構造を有することができ、そのテーパー角θ２は９０°よりも大きく１８０°よりも小さくすることができる。なお、第１の導電層１５２ａ、第２の導電層１５２ｂは、これらの全体が第３の導電層１５２ｃに覆われるよう、画素電極１５２を形成してもよい。この場合、図４に示すように、第３の導電層１５２ｃの端部と比較し、第１の導電層１５２ａ、第２の導電層１５２ｂの端部は隔壁１９０の開口部１９１により近く位置する。換言すると、第３の導電層１５２ｃの端部を通る法線１９４が第１の導電層１５２ａ、第２の導電層１５２ｂと交差、あるいは貫通しないよう、画素電極１５２を形成することができる。
【００３５】
なお、第１の導電層１５２ａや第２の導電層１５２ｂの側面は、必ずしも図４に示すように断面において直線を与える必要は無い。例えば図５に示すように、これらの側面は曲面でも良く、断面において曲線によって表されてもよい。この場合、断面における側面上の任意の接線と共有辺とのなす角がテーパー角となる。
【００３６】
図３を参照すると、画素電極１５２、隔壁１９０を覆うように発光素子１５０の電界発光層（以下、ＥＬ層）１５４、およびその上の対向電極１５６が設けられる。画素電極１５２、ＥＬ層１５４、対向電極１５６によって発光素子１５０が形成される。本明細書と請求項においてＥＬ層１５４とは、画素電極１５２と対向電極１５６の間に設けられる層全体を指す。画素電極１５２と対向電極１５６からＥＬ層１５４に電荷（電子、ホール）が注入され、電荷の再結合によって生じる励起状態からの輻射失活過程により発光が得られる。
【００３７】
図３では、ＥＬ層１５４は単層の構造を有するように示されているが、ＥＬ層１５４は複数の層から構成することができ、例えば電荷注入層、電荷輸送層、発光層、電荷ブロック層、励起子ブロック層など、種々の機能を有する層を組み合わせて形成することができる。ＥＬ層１５４の構造は、すべての画素１０６間で同一でも良く、隣接する画素１０６間で構造が異なるようにＥＬ層１５４を形成してもよい。例えば発光層の構造や材料を隣接する画素１０６間で異なるようにＥＬ層１５４を形成することで、隣接する画素から異なる発光を得ることができる。すべての画素１０６において同一のＥＬ層１５４を用いる場合には、第２の基板１０４にカラーフィルタを設けることで、複数の発光色を得ることが可能となる。
【００３８】
対向電極１５６は可視光に対して透過性を有し、例えばＩＴＯやＩＺＯなどの透光性を有する導電性酸化物を用いて形成することができる。あるいは銀やアルミニウム、あるいはこれらの合金を可視光が透過可能な厚さで形成することで、対向電極１５６を形成してもよい。
【００３９】
２−３．その他の構成
任意の構成として、発光素子１５０上に保護膜（以下、パッシベーション膜）２００を設けてもよい。パッシベーション膜２００の構造は任意に選択することができるが、例えば図３に示すように、無機化合物を含む第１の層２０２、有機化合物を含む第２の層２０４、および無機化合物を含む第３の層２０６を含む積層構造をパッシベーション膜２００に適用することができる。この場合、無機化合物としては上述したケイ素を含有する無機化合物を使用することができる。有機化合物としては、エポキシ樹脂やアクリル樹脂などの高分子を使用することができる。
【００４０】
第２の基板１０４はシール材２１０を用いて、発光素子１５０や画素回路を挟持するよう、第１の基板１０２に固定される。これにより、発光素子１５０や画素回路が封止される。
【００４１】
上述したように、表示装置１００の画素１０６の画素電極１５２では、第１の導電層１５２ａの厚さが比較的大きい。したがって、第１の導電層１５２ａと、これと接する絶縁膜１８４との間で高い密着性を確保することができる。このため、表示装置１００の製造プロセスにおいて画素電極１５２のすべて、あるいは一部が剥離することがなく、断線や異物の発生による不良を効果的に抑制することができ、表示装置１００の歩留りや信頼性を向上させることができる。
【００４２】
一方、第３の導電層１５２ｃは、上述したように第２の導電層１５２ｂにおいて反射した光を透過する機能を有し、ＩＴＯやＩＺＯなどを含むことができる。しかしながら、ＩＴＯやＩＺＯは可視光領域にある程度の吸収を有する。このため、上述したように第３の導電層１５２ｃの厚さを小さくすることで、第３の導電層１５２ｃによる吸収の影響を小さくすることができる。その結果、発光素子１５０の効率低下を防ぐことができ、表示装置１００の消費電力を低減することができる。また、第３の導電層１５２ｃの厚さを小さくすることで、ＥＬ層１５４と第２の導電層１５２ｂ間の光学距離を小さくすることができる。このため、ＥＬ層１５４からの発光の干渉に対する第３の導電層１５２ｃの寄与を小さくすることができ、発光素子１５０の光学設計をＥＬ層１５４の構造によって容易に行うことができる。
【００４３】
さらに第２実施形態で述べるように、第１の導電層１５２ａに含まれる材料と第３の導電層１５２ｃに含まれる材料のエッチング速度を上述したように調整することで、エッチング工程に起因する異物の発生を効果的に抑制することができる。このため、本実施形態を適用することで、高い信頼性を有する表示装置を歩留まり良く製造することが可能となる。
【００４４】
＜第２実施形態＞
本実施形態では、表示装置１００の製造方法に関し、主に画素電極１５２の作製方法を中心に説明する。第１実施形態と同様の構成については説明を割愛することがある。
【００４５】
図６（Ａ）は図３に対応する断面図であり、ここでは第１の基板１０２上に駆動トランジスタ１３４と保持容量１４０、およびこれらの上に平坦化膜１７８までが形成された状態が示されている。駆動トランジスタ１３４や保持容量１４０、および平坦化膜１７８は、既に知られた材料、方法を適用して形成できるため、説明は割愛する。
【００４６】
［１．補助容量］
平坦化膜１７８に対してエッチングを行い、ソース／ドレイン電極１７２を露出するための開口を形成する。その後、この開口を覆い、ソース／ドレイン電極１７２と接するように、平坦化膜１７８上に接続電極１８０を形成する（図６（Ｂ））。接続電極１８０は、ＩＴＯやＩＺＯなどの導電性を有する導電性酸化物を用い、スパッタリング法によって形成すればよい。
【００４７】
引き続き、補助容量電極１８２を平坦化膜１７８上に形成する（図７（Ａ））。補助容量電極１８２は、チタンやタングステン、モリブデン、アルミニウム、銅などを含むことができ、単層構造、あるいは積層構造で形成することができる。典型的には、スパッタリング法、あるいは有機金属化学気相堆積法（ＭＯＣＶＤ法）などを適用して補助容量電極１８２が形成される。
【００４８】
補助容量電極１８２上には、補助容量１４２の誘電体として機能する絶縁膜１８４を形成する。絶縁膜１８４は化学気相堆積法（ＣＶＤ法）を適用して形成すればよく、上述したように、窒化ケイ素などのケイ素含有無機化合物を含むことができる。絶縁膜１８４は接続電極１８０や補助容量電極１８２を覆うように形成されたのちエッチングに供され、これにより、接続電極１８０の底面が露出され、開口１８６が形成される。ここまでの工程により、補助容量１４２の補助容量電極１８２と絶縁膜１８４が形成される。
【００４９】
［２．画素電極］
その後、絶縁膜１８４上に、画素電極１５２を形成する。具体的には、第１の導電層１５２ａを絶縁膜１８４に接するように形成する。この時、第１の導電層１５２ａは接続電極１８０、およびソース／ドレイン電極１７２と接するように形成される（図７（Ｂ））。例えば第１の導電層１５２ａは、ＩＺＯをターゲットとして用いるスパッタリング法を適用し、第１実施形態で述べた厚さで形成すればよい。
【００５０】
次に、図７（Ｂ）の点線で囲った領域の拡大図（図８（Ａ））に示すように、第１の導電層１５２ａ上に第２の導電層１５２ｂ、第３の導電層１５２ｃを順次形成する。第２の導電層１５２ｂは、例えば銀あるいはその合金を含むことができ、蒸着法、スパッタリング法、あるいはＭＯＣＶＤ法などを適用して形成される。第３の導電層１５２ｃは、例えばＩＴＯをターゲットとして用いるスパッタリング法を適用し、第１実施形態で述べた厚さで形成することができる。
【００５１】
引き続き、レジスト１５８を第３の導電層１５２ｃに接するように形成する（図８（Ｂ））。このレジスト１５８のパターンは、画素電極１５２の形状に対応する。続いてレジスト１５８をマスクとして用い、第３の導電層１５２ｃを優先的にパターニングする（図８（Ｃ））。この例では、シュウ酸をエッチャントとして用いるウエットエッチングにより、第３の導電層１５２ｃをパターニングする。ここで、銀のシュウ酸におけるエッチング速度と比較してＩＴＯのそれは大幅に大きい。このため、レジスト１５８から露出された領域では、第２の導電層１５２ｂ、およびこれに覆われる第１の導電層１５２ａはほとんどエッチングされず、ほぼ初期の形状を保つのに対し、第３の導電層１５２ｃが優先的にパターニングされる。
【００５２】
次に、レジスト１５８を除去し（図９（Ａ））、露出した第３の導電層１５２ｃをマスクとして第２の導電層１５２ｂと第１の導電層１５２ａに対して同時にエッチングを行う。具体的には、混酸をエッチャントとして用いてエッチングを行う。銀は混酸によってエッチングを受けると同時に、第３の導電層を形成するＩＴＯも混酸に曝されてエッチングを受けるが、ＩＴＯのエッチング速度は銀やＩＺＯのそれよりも小さいため、第３の導電層１５２ｃの厚さの減少は生じるものの、その面積はほとんど変化せず、第２の導電層１５２ｂが優先的にパターニングされる。一方、ＩＺＯの混酸によるエッチング速度はＩＴＯのそれと比較して大きい。このため、第１の導電層１５２ａの厚さが第３の導電層１５２ｃと比較して大きい場合であっても、第３の導電層１５２ｃの厚さが大きく減少することなく、第１の導電層１５２ａが第１の導電層１５２ｃの形状に対応するようにパターニングされる（図９（Ｂ））。
【００５３】
このように、混酸に対するエッチング速度の差を利用することで、比較的小さい厚さを有する第３の導電層１５２ｃをマスクとして用いても、その平面形状をほぼ維持したまま、第１の導電層１５２ａと第２の導電層１５２ｂをパターニングすることができる。これにより、レジスト１５８のパターンに対応するように画素電極１５２を形成することができる。なお、理由は明らかではないものの、この方法により、図９（Ｂ）に示すように、第１の導電層１５２ａが順テーパー構造を有し、第２の導電層１５２ｂが逆テーパー構造を有する画素電極１５２が得られることが、発明者らによって実験的に確認されている。
【００５４】
［３．その他の構成］
次に、画素電極１５２の端部を覆うように隔壁１９０を形成する（図１０（Ａ））。隔壁１９０はアクリル樹脂やエポキシ樹脂、ポリイミド、ポリシロキサンなどの高分子を用い、スピンコーティング法やインクジェット法、スプレー法などの湿式成膜法によって形成される。
【００５５】
引き続き、画素電極１５２と隔壁１９０と重なるようにＥＬ層１５４と対向電極１５６を順次形成する（図１０（Ｂ））。ＥＬ層１５４は蒸着法、あるいは湿式成膜法により、対向電極１５６は蒸着法、あるいはスパッタリング法によって形成することができる。これにより、発光素子１５０が形成される。
【００５６】
任意の構成として、発光素子１５０上にパッシベーション膜２００を形成してもよい。第１実施形態で述べた三層構造を有するパッシベーション膜２００を形成する場合には、例えば第１の層２０２をＣＶＤ法を用いて形成した後に、第２の層２０４を湿式成膜法によって形成し、引き続き第３の層２０６をＣＶＤ法を適用して形成すればよい（図１１）。その後、シール材２１０を用いて第２の基板１０４を第１の基板１０２上に固定することで、図３に示す表示装置１００が得られる。
【００５７】
［４．変形例１］
上述した製造方法では、画素電極１５２は、第３の導電層１５２ｃをパターニングした後にレジスト１５８を除去し、その後第１の導電層１５２ａと第２の導電層１５２ｂをパターニングすることで形成される。本実施形態はこの方法に限られず、異なる方法でも画素電極１５２を形成することができる。
【００５８】
具体的には図１２（Ａ）、図１２（Ｂ）に示すように、画素電極１５２に対応する領域にレジスト１５８を形成した後に、レジスト１５８をマスクとして、シュウ酸をエッチャントとして用いて第３の導電層１５２ｃを優先的にパターニングする。その後、レジスト１５８を除去することなく、混酸を用いて第１の導電層１５２ａと第２の導電層１５２ｂをパターニングする（図１３（Ａ））。最後にレジスト１５８を除去することで画素電極１５２が得られる（図１３（Ｂ））。
【００５９】
［５．変形例２］
前述のように、第１の導電層１５２ａをＩＺＯ、第２の導電層１５２ｂを銀、および第３の導電層１５２ｃをＩＴＯで形成する場合、これら三層を、混酸を用いて一括エッチングによりパターニングすることも可能である。
【００６０】
図１２（Ａ）に示した状態から、混酸を用いて第３の導電層１５２ｃをエッチングした後、続けて第２の導電層１５２ｂ、さらに第１の導電層１５２ａをエッチングする。このとき、第３の導電層１５２ｃの混酸に対するエッチング速度は、第３の導電層１５２ｃのシュウ酸に対するエッチング速度よりも遅いため、前述の実施形態に比べてややエッチング時間は延びるが、問題無くパターニングが可能である。また、第３の導電層１５２ｃの混酸に対するエッチング速度は、第２の導電層１５２ｂの混酸に対するエッチング速度よりもはるかに小さく、第１の導電層１５２ａの混酸に対するエッチング速度よりも小さいため、第２の導電層１５２ｂ、第１の導電層１５２ａのパターニングを通じて、第３の導電層１５２ｃは十分にその形状を保つことができる（図１３（Ａ））。
【００６１】
以上により、混酸のみを用いてのパターニングであっても、最終的に図１３（Ｂ）に示すような画素電極１５２の形状が得られる。
【００６２】
［６．比較例］
上述したように、本実施形態で述べた画素電極１５２の作製方法では、第１の導電層１５２ａと第３の導電層１５２ｃにそれぞれＩＺＯ、ＩＴＯを用い、第３の導電層１５２ｃを第１の導電層１５２ａよりも小さな厚さを有するように形成する。その後第３の導電層１５２ｃのシュウ酸によるエッチングを行う。引き続き第３の導電層１５２ｃをマスクとして用い、混酸によるエッチングを第１の導電層１５２ａと第２の導電層１５２ｂの両者に対して同時に行う。
【００６３】
これに対し、第１の導電層１５２ａにＩＴＯを用いた場合、混酸によるＩＴＯのエッチング速度はＩＺＯのそれと比較して小さいため、第１の導電層１５２ａと第２の導電層１５２ｂのエッチングに長時間を要することになる。この場合、薄い第３の導電層１５２ｃも厚い第１の導電層１５２ａとほぼ同一のエッチング速度でエッチングされるため、図１４に示すように、第３の導電層１５２ｃが消失する。したがって、ＥＬ層１５４は直接第２の導電層１５２ｂと接することになり、電荷注入性などに大きな影響を及ぼす。
【００６４】
第３の導電層１５２ｃをパターニングした後に変形例を適用した場合、すなわち、第３の導電層１５２ｃのパターニング後にレジスト１５８を除去せず、第１の導電層１５２ａと第２の導電層１５２ｂを混酸でパターニングした場合、図１５に示すように、レジスト１５８に覆われた第３の導電層１５２ｃを残すことができる。しかしながら第１の導電層１５２ａのエッチングに長時間を要するため、レジスト１５８の膨潤や剥離によるパターニング精度の低下が生じる。また、長時間のエッチングに起因して第２の導電層１５２ｂのサイドエッチングが無視できなくなり、図１５に示すように、第２の導電層１５２ｂの端部が第１の導電層１５２ａや第３の導電層１５２ｃの端部の内側へ後退する。その結果、第３の導電層１５２ｃの一部は第２の導電層１５２ｂの端部から突き出し、第２の導電層１５２ｂに対して庇のような形状（バイザー）１９６が形成される。
【００６５】
このようなバイザー１９６が、その後の工程で破損して導電性の異物として第１の基板１０２上に残存すると、隣接する画素電極１５２間のショート、画素電極１５２と対向電極１５６間のショートなどの不良を引き起こす原因となる。その結果、表示装置１００の歩留りや信頼性が低下する。
【００６６】
一方、第３の導電層１５２ｃをパターニングした後にレジスト１５８をのこしたまま混酸によるエッチングを短時間で行うことにより（図１５の上図参照）、図１６に示すように、第２の導電層１５２ｂを選択的にエッチングすることができる。これは、ＩＴＯと比較して第２の導電層１５２ｂに含まれる銀は、混酸に対して大きなエッチング速度を有するからである。その後、シュウ酸を用いて第１の導電層１５２ａをエッチングすることで、第１の導電層１５２ａをパターニングすることができる。しかしながらこの場合、第１の導電層１５２ａのサイドエッチングが進行し、図１６に示すように、第１の導電層１５２ａの側面が第２の導電層１５２ｂの側面から大きく後退してしまうことが発明者らによって実験的に確認されている。このような構造が形成されると、バイザー１９６が脱落して他所に再付着することにより、ショート不良の原因となり、滅点不良となることで歩留まりや信頼性の低下に至る。したがって、本実施形態のように第１の導電層１５２ａにＩＺＯを用いることで、ＩＴＯを用いた場合と比較して高い歩留りを得ることができる。
【００６７】
以上述べたように、本実施形態の画素電極１５２の作製方法を用いることで、高い信頼性を有する表示装置１００を歩留まり良く製造することが可能となる。また、第３の導電層１５２ｃの小さな厚さに起因し、発光効率の低下を招くことなく各画素１０６における発光素子１５０の光学設計を容易に行うことができる。このため、色純度に優れた発光素子１５０を配置し、高品質な画像を提供可能な表示装置を提供することができる。
【００６８】
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【００６９】
本明細書においては、開示例として主にＥＬ表示装置の場合を例示したが、他の適用例として、その他の自発光型表示装置、液晶表示装置、あるいは電気泳動素子などを有する電子ペーパ型表示装置など、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能である。
【００７０】
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【００７１】
１００：表示装置、１０２：第１の基板、１０４：第２の基板、１０６：画素、１０８：表示領域、１１０：走査線駆動回路、１１４：端子、１１６：ＦＰＣ、１２０：第１の走査線、１２２：第２の走査線、１２４：リセット信号線、１２６：映像信号線、１２８：電源線、１３０：スイッチングトランジスタ、１３２：出力トランジスタ、１３４：駆動トランジスタ、１４０：保持容量、１４２：補助容量、１５０：発光素子、１５２：画素電極、１５２ａ：第１の導電層、１５２ｂ：第２の導電層、１５２ｃ：第３の導電層、１５４：ＥＬ層、１５６：対向電極、１５８：レジスト、１６０：アンダーコート、１６２：半導体膜、１６２ａ：活性領域、１６２ｂ：低濃度不純物領域、１６２ｃ：高濃度不純物領域、１６４：ゲート絶縁膜、１６６：ゲート電極、１６８：第１の層間膜、１７０：ソース／ドレイン電極、１７２：ソース／ドレイン電極、１７４：容量電極、１７６：第２の層間膜、１７８：平坦化膜、１８０：接続電極、１８２：補助容量電極、１８４：絶縁膜、１８６：開口、１９０：隔壁、１９１：開口部
、１９２：領域、１９４：法線、１９６：バイザー、２００：パッシベーション膜、２０２：第１の層、２０４：第２の層、２０６：第３の層、２１０：シール材
【図１】
2018147770.tif 000003
【図２】
2018147770.tif 000004
【図３】
2018147770.tif 000005
【図４】
2018147770.tif 000006
【図５】
2018147770.tif 000007
【図６】
2018147770.tif 000008
【図７】
2018147770.tif 000009
【図８】
2018147770.tif 000010
【図９】
2018147770.tif 000011
【図１０】
2018147770.tif 000012
【図１１】
2018147770.tif 000013
【図１２】
2018147770.tif 000014
【図１３】
2018147770.tif 000015
【図１４】
2018147770.tif 000016
【図１５】
2018147770.tif 000017
【図１６】
2018147770.tif 000018