(57)【要約】【課題】記憶装置に対する電力の供給を停止させることができ、これにより従来よりも電力消費を抑えることができる。【解決手段】実施形態の記憶制御装置は、第１の接続手段、第２の接続手段、中継手段及び制御手段を含む。第１の接続手段は、データを記憶する記憶装置と接続する。第２の接続手段は、前記記憶装置にアクセスするためのコマンドを送信する処理装置と接続する。中継手段は、前記第１の接続手段及び前記第２の接続手段を用いて、前記処理装置から送信された前記コマンドを受信して前記記憶装置に送信し、該コマンドに対する前記記憶装置からの応答を受信して前記処理装置に対して送信する。制御手段は、前記記憶装置の電力消費を抑えると判定した場合、前記記憶装置への電力の供給が停止されたときに該停止されたことが前記処理装置に検知されないように制御を行う。【選択図】図２
2018106269.tif 000002
【特許請求の範囲】
【請求項１】
データを記憶する記憶装置と接続する第１の接続手段と、
前記記憶装置にアクセスするためのコマンドを送信する処理装置と接続する第２の接続手段と、
前記第１の接続手段及び前記第２の接続手段を用いて、前記処理装置から送信された前記コマンドを受信して前記記憶装置に送信し、該コマンドに対する前記記憶装置からの応答を受信して前記処理装置に対して送信する中継手段と、
前記記憶装置の電力消費を抑えると判定した場合、前記記憶装置への電力の供給が停止されたときに該停止されたことが前記処理装置に検知されないように制御を行う制御手段と、を具備する記憶制御装置。
【請求項２】
前記制御手段が前記制御を行っているときに前記記憶装置への電力の供給を停止させる停止制御手段と、
前記停止制御手段によって前記記憶装置への電力の供給が停止されているときに前記コマンドを受信した場合、前記記憶装置への電力の供給を開始させる開始制御手段と、をさらに備え、
前記中継手段は、前記停止制御手段によって前記記憶装置への電力の供給が停止されているときに前記コマンドを受信した場合、前記開始制御手段によって前記記憶装置への電力の供給が開始され、前記記憶装置との通信が可能になるのを待って、前記コマンドを前記記憶装置に送信する、請求項１に記載の記憶制御装置。
【請求項３】
前記制御手段が前記制御を行っていないときに前記第１の接続手段による接続が切断された場合、該切断されたことを前記処理装置に通知する通知手段をさらに備える、請求項１又は請求項２に記載の記憶制御装置。
【請求項４】
データを記憶する記憶装置と接続する接続手段を備えた記憶制御装置と、該記憶制御装置に接続される処理装置と、を具備し、
前記処理装置は、前記記憶装置にアクセスするためのコマンドを送信する送信手段を備え、
前記記憶制御装置は、
前記接続手段を用いて、前記コマンドを受信して前記記憶装置に送信し、該コマンドに対する前記記憶装置からの応答を受信して前記処理装置に送信する中継手段と、
前記記憶装置の電力消費を抑えると判定した場合、前記記憶装置への電力の供給が停止されたときに該停止されたことが前記処理装置に検知されないように制御を行う制御手段と、を具備する、記憶制御システム。
【請求項５】
データを記憶する記憶装置と接続され、前記記憶装置にアクセスするためのコマンドを送信する処理装置と接続された記憶制御装置による記憶制御方法において、
前記処理装置から送信された前記コマンドを受信して前記記憶装置に送信し、該コマンドに対する前記記憶装置からの応答を受信して前記処理装置に送信し、
前記記憶装置の電力消費を抑えると判定した場合、前記記憶装置への電力の供給が停止されたことが前記処理装置に通知されないように制御を行う、記憶制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、記憶制御装置、記憶制御システム及び記憶制御方法に関する。
【背景技術】
【０００２】
従来、ＨＤＤ（hard disk drive）などの記憶装置を使用するシステムにおいて、記憶装置へのアクセスが行われていない間などの待機電力を低減させるための工夫が行われている。しかしながら、記憶装置に対する電力の供給を完全に停止させることは行われていない。これは、記憶装置に対する電力の供給を完全に停止させた場合、当該記憶装置はシステムから切断された状態となってしまうためである。そして、記憶装置がシステムから切断された状態になると、システムは、記憶装置が切断されたことに対するエラーを出すこととなる。以上より、従来のシステムでは、接続を維持するための電力が必要となる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平４−２１９６６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態が解決しようとする課題は、記憶装置に対する電力の供給を停止させることができ、これにより従来よりも電力消費を抑えることができる記憶制御装置、記憶制御システム及び記憶制御方法を提供することである。
【課題を解決するための手段】
【０００５】
実施形態の記憶制御装置は、第１の接続手段、第２の接続手段、中継手段及び制御手段を含む。第１の接続手段は、データを記憶する記憶装置と接続する。第２の接続手段は、前記記憶装置にアクセスするためのコマンドを送信する処理装置と接続する。中継手段は、前記第１の接続手段及び前記第２の接続手段を用いて、前記処理装置から送信された前記コマンドを受信して前記記憶装置に送信し、該コマンドに対する前記記憶装置からの応答を受信して前記処理装置に対して送信する。制御手段は、前記記憶装置の電力消費を抑えると判定した場合、前記記憶装置への電力の供給が停止されたときに該停止されたことが前記処理装置に検知されないように制御を行う。
【図面の簡単な説明】
【０００６】
【図１】実施形態に係る記憶制御システムの要部回路構成を示すブロック図。
【図２】図１中の記憶制御装置のＣＰＵによる制御処理のフローチャート。
【発明を実施するための形態】
【０００７】
以下、実施形態に係る記憶制御システムについて図面を用いて説明する
図１は、実施形態に係る記憶制御システム１の要部回路構成を示すブロック図である。記憶制御システム１は、ＣＰＵ（central processing unit）１１、メインメモリ１２、記憶装置１３、記憶制御装置１４、インターフェース１５、入力装置１６及び出力装置１７を含む。
【０００８】
ＣＰＵ１１は、記憶制御システム１の動作に必要な処理及び制御を行うコンピューターの中枢部分に相当する。ＣＰＵ１１は、メインメモリ１２又は記憶装置１３に記憶されたオペレーティングシステム及びアプリケーションソフトウェアなどのプログラムに基づいて、記憶制御システム１の各種の機能を実現するべく各部を制御する。
ＣＰＵ１１は、メインメモリ１２又は記憶装置１３に記憶されたプログラムに基づいて、記憶装置１３に対するアクセスを行う機能を有する。当該アクセスは、記憶装置１３に記憶されたデータを取得する、記憶装置１３にデータを書き込ませる、又は記憶装置１３に記憶されたデータを消去させるなどの処理である。記憶装置１３に対するアクセスを行いたい場合、ＣＰＵ１１は、当該処理についてのコマンド（以下「アクセスコマンド」という。）を記憶装置１３に対して送信する。以上より、ＣＰＵ１１は、記憶装置に対してアクセスするためのコマンドを送信する処理装置の一例である。また、上記のコンピューターは、処理装置の一例である。
また、ＣＰＵ１１は、記憶装置１３に対するアクセスを予め定められた時間行わなかった場合に、記憶装置１３に対して、消費電力を抑えるように指示するコマンド（以下「省電力コマンド」という。）を送信する。ＣＰＵ１１は、省電力コマンドの送信を、メインメモリ１２又は記憶装置１３に記憶されたプログラムに基づいて行う。記憶装置１３が省電力コマンドを受信した場合、記憶装置１３がＨＤＤの場合であればモーターの回転を止めるなどの動作を行うなどして、消費電力を抑える。なお、上記の時間は、記憶制御システム１の操作者又は管理者などによって予め定められる。
【０００９】
メインメモリ１２は、上記コンピューターの主記憶部分に相当する。メインメモリ１２は、オペレーティングシステム及びアプリケーションソフトウェアなどのプログラムを一時的に記憶する。また、メインメモリ１２は、ＣＰＵ１１が各種の処理を行う上で一時的に使用するデータを記憶しておく、いわゆるワークエリアとして利用される。
【００１０】
記憶装置１３は、記憶制御装置１４に接続される。記憶装置１３は、上記コンピューターの補助記憶部分に相当する。記憶装置１３は、例えばＥＥＰＲＯＭ（electric erasable programmable read-only memory）、ＨＤＤ又はＳＳＤ（solid state drive）などである。記憶装置１３は、オペレーティングシステム及びアプリケーションソフトウェアなどのプログラムを記憶する。また、記憶装置１３は、ＣＰＵ１１が各種の処理を行う上で使用するデータ又はＣＰＵ１１での処理によって生成されたデータなどを保存する。なお、従来のシステムでは通常、記憶装置１３は、インターフェース１５に接続される。
【００１１】
記憶制御装置１４は、インターフェース１５に接続される。記憶制御装置１４は、ＣＰＵ１４１、メインメモリ１４２、補助記憶装置１４３、インターフェース１４４、インターフェース１４５及び電源１４６を含む。
【００１２】
ＣＰＵ１４１は、記憶制御装置１４の動作に必要な処理及び制御を行うコンピューターの中枢部分に相当する。ＣＰＵ１４１は、メインメモリ１４２又は補助記憶装置１４３に記憶されたオペレーティングシステム及びアプリケーションソフトウェアなどのプログラムに基づいて、記憶制御装置１４の各種の機能を実現するべく各部を制御する。
【００１３】
また、ＣＰＵ１４１は、メインメモリ１４２又は補助記憶装置１４３に記憶されたオペレーティングシステム及びアプリケーションソフトウェアなどのプログラムに基づいて、記憶装置制御部１４１１、記憶装置応答部１４１２、応答復帰部１４１３、応答制御部１４１４及び初期化部１４１５として機能する。
【００１４】
記憶装置制御部１４１１は、ＣＰＵ１１が記憶装置１３へアクセスしようとした場合に、記憶装置１３に対するアクセスの制御を行う。また、記憶装置制御部１４１１は、記憶装置１３とインターフェース１４５との接続が切断されたことを検知した場合に、当該切断されたことをＣＰＵ１１に通知する処理を行う。
【００１５】
記憶装置応答部１４１２は、記憶装置１３に対するアクセスが行われた場合に、当該アクセスに対する記憶装置１３からの応答を受ける。また、記憶装置応答部１４１２は、記憶装置１３とインターフェース１４５との接続が切断されたことを検知する。そして、記憶装置応答部１４１２は、当該切断されたことを記憶装置制御部１４１１に通知する。
【００１６】
応答復帰部１４１３は、初期化部１４１５からの指示を受けて、記憶装置応答部１４１２が記憶装置１３からの応答を制御するように、応答フラグをセットする。
【００１７】
応答制御部１４１４は、ＣＰＵ１１からの指示を受けて、記憶装置応答部１４１２が記憶装置１３からの応答を制御しなくなるように、応答フラグをクリアする。
【００１８】
初期化部１４１５は、応答フラグがクリアされているときにＣＰＵ１１が記憶装置１３へアクセスしようとした場合、記憶装置１３を初期化させるように記憶装置応答部１４１２に対して指示する。そして、初期化部１４１５は、記憶装置１３からの応答を制御するように応答復帰部１４１３に指示する。なお、初期化については、後述する。
【００１９】
メインメモリ１４２は、上記コンピューターの主記憶部分に相当する。メインメモリ１４２は、オペレーティングシステム及びアプリケーションソフトウェアなどのプログラムを一時的に記憶する。また、メインメモリ１４２は、ＣＰＵ１４１が各種の処理を行う上で一時的に使用するデータを記憶しておく、いわゆるワークエリアとして利用される。
【００２０】
補助記憶装置１４３は、上記コンピューターの補助記憶部分に相当する。補助記憶装置１４３は、例えばＥＥＰＲＯＭ、ＨＤＤ又はＳＳＤなどである。補助記憶装置１４３は、上記のオペレーティングシステム又はアプリケーションなどのプログラムを記憶する。また、補助記憶装置１４３は、ＣＰＵ１４１が各種の処理を行う上で使用するデータ又はＣＰＵ１４１での処理によって生成されたデータなどを保存する。
【００２１】
メインメモリ１４２又は補助記憶装置１４３に記憶されるプログラムは、後述する制御処理に関して記述した制御プログラムを含む。一例として、記憶制御装置１４は、制御プログラムが補助記憶装置１４３に記憶された状態で利用者などへと譲渡される。しかしながら、記憶制御装置１４は、後述する制御処理に関して記述した制御プログラムが補助記憶装置１４３に記憶されない状態で利用者などへ譲渡されても良い。また、記憶制御装置１４は、別の制御プログラムが補助記憶装置１４３に記憶された状態で利用者などへ譲渡されても良い。そして、後述する制御処理に関して記述した制御プログラムが別途に利用者へと譲渡され、利用者又はサービスマンなどによる操作の下に補助記憶装置１４３へと書き込まれても良い。このときの制御プログラムの譲渡は、磁気ディスク、光磁気ディスク、光ディスク、半導体メモリなどのようなリムーバブルな記録媒体に記録して、あるいはネットワークを介したダウンロードにより実現できる。
【００２２】
インターフェース１４４は、記憶制御装置１４をインターフェース１５に接続するために設けられる。インターフェース１４４は、記憶制御装置１４とＣＰＵ１１との通信を中継する。インターフェース１４４としては、シリアルＡＴＡ（Advanced Technology Attachment）、ＩＤＥ（Integrated Drive Electronics）、ＩＥＥＥ（Institute of Electrical and Electronics Engineers）  １３９４又はＵＳＢ（Universal Serial Bus）などの規格が用いられる。インターフェース１４４は、処理装置と接続する第２の接続手段の一例である。
【００２３】
インターフェース１４５は、記憶制御装置１４に記憶装置１３を接続するために設けられる。インターフェース１４５は、ＣＰＵ１４１と記憶装置１３との通信を中継する。また、インターフェース１４５は、インターフェース１４５を介しての通信が可能な機器がインターフェース１４５に接続されていることを検知する機能を有する。なお、インターフェース１４５は、当該機器に電力が供給されていないなどの理由で当該機器との通信が不可能な場合には、インターフェース１４５と当該機器とが物理的に接続されていたとしてもインターフェース１４５に当該機器が接続されていると検知しない。インターフェース１４５としては、シリアルＡＴＡ、ＩＤＥ、ＩＥＥＥ  １３９４又はＵＳＢなどの規格が用いられる。インターフェース１４５の規格は、インターフェース１４４の規格と同一であることが好ましい。インターフェース１４５は、記憶装置と接続する第１の接続手段の一例である。
【００２４】
電源１４６は、電源１４６に接続された装置に電力を供給する機能を有する。また、電源１４６は、電源１４６に接続された装置に対する電力の供給を停止する機能を有する。電源１４６は、例えば、開閉器を備える。電源１４６は、前記開閉器を開くことで、電源１４６に接続された装置に対する電力の供給を停止させる。電源１４６は、記憶装置１３が接続される。
【００２５】
インターフェース１５は、ＣＰＵ１１と記憶制御装置１４とを接続するために設けられる。インターフェース１５は、ＣＰＵ１１と記憶制御装置１４との通信を中継する。また、インターフェース１５は、インターフェース１５を介しての通信が可能な機器が接続されていることを検知する機能を有する。なお、インターフェース１５は、当該機器に電力が供給されていないなどの理由で当該機器との通信が不可能な場合には、インターフェース１５と当該機器とが物理的に接続されていたとしても、インターフェース１５に当該機器が接続されていると検知しない。インターフェース１５としては、シリアルＡＴＡ、ＩＤＥ、ＩＥＥＥ  １３９４又はＵＳＢなどの規格が用いられる。インターフェース１５の規格は、インターフェース１４４及びインターフェース１４５の規格と同一であることが好ましい。
【００２６】
入力装置１６は、記憶制御システム１の操作者による操作を受け付ける。入力装置１６は、例えば、キーボード、キーパッド、タッチパッド又はマウスなどである。
【００２７】
出力装置１７は、記憶制御システム１の操作者に各種情報を通知するための画面を表示する。出力装置１７は、例えば、液晶ディスプレイ又は有機ＥＬ（electro-luminescence）ディスプレイなどのディスプレイである。また、出力装置１７としては、入力装置１６のタッチパッドに重ねて配置された表示パネルを用いることもできる。すなわち、タッチパネルが備える表示パネルを出力装置１７として、タッチパネルが備えるタッチパッドを入力装置１６として用いることができる。
【００２８】
以下、実施形態に係る記憶制御システムの動作を図２に基づいて説明する。なお、以下の動作説明における処理の内容は一例であって、同様な結果を得ることが可能な様々な処理を適宜に利用できる。
図２は、記憶制御装置１４のＣＰＵ１４１による制御処理のフローチャートである。ＣＰＵ１４１は、メインメモリ１４２又は補助記憶装置１４３に記憶された制御プログラムに基づいてこの制御処理を実行する。なお、ＣＰＵ１４１は、図２に示す制御処理を開始するとき、変数Ｆをメインメモリ１４２に割り当てる。変数Ｆは、Ｔｒｕｅ又はＦａｌｓｅの値をとる応答フラグとして用いられる。変数Ｆは、値がＴｒｕｅのとき、応答フラグがセットされていることを示す。そして、変数Ｆは、値がＴｒｕｅのとき、記憶装置１３から送信された情報及び記憶装置１３がインターフェース１４５と接続されているか否かを示す情報など（以下「応答情報」という。）をＣＰＵ１１に対して送信することを示す。対して、変数Ｆは、値がＦａｌｓｅのとき、応答フラグがクリアされていることを示す。そして、変数Ｆは、値がＦａｌｓｅのとき、応答情報をＣＰＵ１１に対して送信しないことを示す。すなわち、一例として、変数Ｆの値がＴｒｕｅのとき、記憶装置応答部１４１２は応答情報を記憶装置制御部１４１１に渡す。そして、変数Ｆの値がＦａｌｓｅのとき、記憶装置応答部１４１２は応答情報を記憶装置制御部１４１１に渡さない。
【００２９】
ＣＰＵ１４１は、記憶制御システム１が起動したことなどに応じて図２の制御処理を開始する。
図２のＡｃｔ１において記憶制御装置１４のＣＰＵ１４１は、記憶装置１３へのアクセスを可能にするための処理（以下「初期化」という。）を行う。初期化については、周知の処理を用いることができるので詳細な説明を省略する。Ａｃｔ１の処理は、例えば記憶装置制御部１４１１、記憶装置応答部１４１２又は初期化部１４１５によって行われる。
Ａｃｔ２においてＣＰＵ１４１は、変数Ｆの値をＴｒｕｅにする。Ａｃｔ２の処理は、例えば応答復帰部１４１３によって行われる。
【００３０】
Ａｃｔ３においてＣＰＵ１４１は、記憶装置１３の電力消費を抑えるべきであるか否かを判定する。一例として、ＣＰＵ１４１は、省電力コマンドがインターフェース１４４によって受信された場合に、記憶装置１３の電力消費を抑えるべきであると判定する。Ａｃｔ３の処理は、例えば応答制御部１４１４によって行われる。ＣＰＵ１４１は、記憶装置１３の電力消費を抑えるべきであると判定しないならば、Ａｃｔ３においてＮｏと判定してＡｃｔ４へと進む。
【００３１】
Ａｃｔ４においてＣＰＵ１４１は、アクセスコマンドがインターフェース１４４によって受信されたか否かを確認する。Ａｃｔ４の処理は、例えば記憶装置制御部１４１１によって行われる。ＣＰＵ１４１は、アクセスコマンドが受信されないならば、Ａｃｔ４においてＮｏと判定してＡｃｔ５へと進む。
【００３２】
Ａｃｔ５においてＣＰＵ１４１は、記憶装置１３から送信された情報がインターフェース１４５によって受信されるのを待ち受ける。Ａｃｔ５の処理は、例えば記憶装置応答部１４１２によって行われる。ＣＰＵ１４１は、記憶装置１３から送信された情報が受信されないならば、Ａｃｔ５においてＮｏと判定してＡｃｔ６へと進む。
【００３３】
Ａｃｔ６においてＣＰＵ１４１は、インターフェース１４５と記憶装置１３との接続が切断されたか否かを確認する。なお、ＣＰＵ１４１は、インターフェース１４５が、記憶装置１３が接続されていることを検知している状態から検知しない状態になった場合に当該接続が切断されたと判定する。Ａｃｔ６の処理は、例えば記憶装置応答部１４１２によって行われる。ＣＰＵ１４１は、記憶装置１３との接続が切断されていないならば、Ａｃｔ６においてＮｏと判定してＡｃｔ３へと戻る。かくして、ＣＰＵ１４１は、記憶装置１３の電力消費を抑えるべきであると判定するか、アクセスコマンドが受信されるか、記憶装置１３から送信された情報が受信されるか、記憶装置１３との接続が切断されるまでＡｃｔ３〜Ａｃｔ６を繰り返す。
【００３４】
さて、ＣＰＵ１１は、記憶装置１３へのアクセスを予め定められた時間行わなかった場合などにおいて、記憶装置１３に対して省電力コマンドを送信する。このように省電力コマンドが送信される理由は、一例として、予め定められた時間アクセスが行われなかったことから、この先も継続してアクセスが行われない可能性が高いと判定することができるためである。ＣＰＵ１１から送信された当該省電力コマンドは、インターフェース１５を介して記憶制御装置１４に送信される。そして、送信された当該省電力コマンドは、記憶制御装置１４のインターフェース１４４によって受信される。
一方、ＣＰＵ１４１は、Ａｃｔ３〜Ａｃｔ６の待受状態にあるときに、省電力コマンドが受信されるなどして、記憶装置１３の電力消費を抑えるべきであると判定したならば、Ａｃｔ３においてＹｅｓと判定してＡｃｔ７へと進む。なお、省電力コマンドは、記憶装置１３に対して送信されたコマンドであるが、以上のように記憶制御装置１４によって受信される。このため、記憶装置１３は、省電力コマンドを受信しないので、省電力コマンドを受信した場合の動作も行わない。
Ａｃｔ７においてＣＰＵ１４１は、変数Ｆの値をＦａｌｓｅにする。Ａｃｔ７の処理は、例えば応答制御部１４１４によって行われる。
【００３５】
Ａｃｔ８においてＣＰＵ１４１は、記憶装置１３への電力の供給を停止するように、電源１４６に対して指示する。この指示を受けて電源１４６は、記憶装置１３に対する電力の供給を停止する。なお、記憶装置１３への電力の供給が停止したとしても、ＣＰＵ１１と記憶制御装置１４との接続は維持される。また、記憶制御装置１４は、記憶装置１３への電力の供給が停止されたことを、ＣＰＵ１１に対して通知しない。したがって、ＣＰＵ１１は、記憶装置１３とインターフェース１４５との接続が切断されたことを検知できない。以上より、Ａｃｔ３、Ａｃｔ７及びＡｃｔ８の処理が行われることで、ＣＰＵ１４１を中枢とするコンピューターは、制御手段として機能する。制御手段は、記憶装置の電力を抑えると判定した場合、記憶装置への電力の供給が停止されたときに当該停止されたことが処理装置に検知されないように制御を行う。また、Ａｃｔ８の処理が行われることで、ＣＰＵ１４１を中枢とするコンピューターは、記憶装置への電力の供給を停止させる停止制御手段として機能する。
ＣＰＵ１４１は、Ａｃｔ８の処理の後、Ａｃｔ３へと戻る。
【００３６】
さて、ＣＰＵ１１は、記憶装置１３に対するアクセスを行う場合、記憶装置１３に対してアクセスコマンドを送信する。ＣＰＵ１１から送信された当該アクセスコマンドは、インターフェース１５を介して記憶制御装置１４に送信される。そして、送信された当該アクセスコマンドは、記憶制御装置１４のインターフェース１４４によって受信される。以上の処理を行うことで、ＣＰＵ１１は、記憶装置にアクセスするためのコマンドを送信する送信手段として機能する。
一方、ＣＰＵ１４１は、Ａｃｔ３〜Ａｃｔ６の待受状態にあるときにアクセスコマンドが受信されたならば、Ａｃｔ４においてＹｅｓと判定してＡｃｔ９へと進む。
Ａｃｔ９においてＣＰＵ１４１は、変数Ｆの値がＴｒｕｅであるか否かを確認する。Ａｃｔ９の処理は、例えば記憶装置応答部１４１２によって行われる。ＣＰＵ１４１は、変数Ｆの値がＦａｌｓｅであるならば、Ａｃｔ９においてＮｏと判定してＡｃｔ１０へと進む。
【００３７】
Ａｃｔ１０においてＣＰＵ１４１は、記憶装置１３への電力の供給を再開するように、電源１４６に対して指示する。この指示を受けて電源１４６は、記憶装置１３に対する電力の供給を開始する。Ａｃｔ１０の処理は、アクセスコマンドが受信されたときに記憶装置１３に対する電力の供給が停止されている場合に行われる。したがって、Ａｃｔ１０の処理を行うことで、ＣＰＵ１４１を中枢とするコンピューターは、記憶装置への電力の供給を開始させる開始制御手段として機能する。
Ａｃｔ１１においてＣＰＵ１４１は、変数Ｆの値をＴｒｕｅにする。Ａｃｔ１１の処理は、例えば応答復帰部１４１３によって行われる。
【００３８】
Ａｃｔ１２においてＣＰＵ１４１は、記憶装置１３を初期化する。Ａｃｔ１２の処理は、例えば記憶装置制御部１４１１、記憶装置応答部１４１２又は初期化部１４１５によって行われる。
ＣＰＵ１４１は、Ａｃｔ１２の処理の後、Ａｃｔ１３へと進む。また、ＣＰＵ１４１は、Ａｃｔ９において変数Ｆの値がＦａｌｓｅであるならば、Ｙｅｓと判定してＡｃｔ１３へと進む。
Ａｃｔ１３においてＣＰＵ１４１は、Ａｃｔ４において受信を確認したアクセスコマンドを記憶装置１３に対して送信するようインターフェース１４５に対して指示する。Ａｃｔ１３の処理は、例えば記憶装置応答部１４１２によって行われる。上記の指示を受けてインターフェース１４５は、当該アクセスコマンドを記憶装置１３に送信する。送信された当該アクセスコマンドは、記憶装置１３によって受信される。
ＣＰＵ１４１は、Ａｃｔ１３の処理の後Ａｃｔ３へと戻る。
【００３９】
アクセスコマンドを受信した記憶装置１３は、当該アクセスコマンドに応じた処理を行う。そして、当該処理結果に応じたＣＰＵ１１への応答を記憶制御装置１４に送信する。送信された当該応答は、記憶制御装置１４のインターフェース１４５によって受信される。
一方、ＣＰＵ１４１は、Ａｃｔ３〜Ａｃｔ６の待受状態にあるときに、記憶装置１３から送信された応答などの情報が受信されたならば、Ａｃｔ５においてＹｅｓと判定してＡｃｔ１４へと進む。
Ａｃｔ１４においてＣＰＵ１４１は、Ａｃｔ５において受信を確認した情報を、ＣＰＵ１１に送信するようインターフェース１４４に対して指示する。Ａｃｔ１４の処理は、例えば記憶装置制御部１４１１によって行われる。上記の指示を受けてインターフェース１４４は、当該情報を、インターフェース１５に送信する。送信された当該情報は、インターフェース１５を介してＣＰＵ１１に入力される。
以上より、記憶制御装置１４は、処理装置から送信されたアクセスコマンドを受信して記憶装置に送信し、当該アクセスコマンドに対する記憶装置からの応答を受信して処理装置に送信する。したがって、Ａｃｔ４、Ａｃｔ５、Ａｃｔ１３及びＡｃｔ１４の処理を行うことで、ＣＰＵ１４１を中枢とするコンピューターは、インターフェース１４４及びインターフェース１４５と協働して、処理装置から記憶装置へのアクセス、及び当該コマンドに対する記憶装置からの応答を中継する中継手段として機能する。
ＣＰＵ１４１は、Ａｃｔ１４の処理の後Ａｃｔ３へと戻る。
【００４０】
なお、ＣＰＵ１４１は、Ａｃｔ３〜Ａｃｔ６の待受状態にあるときに記憶装置１３との接続が切断されたならば、Ａｃｔ６においてＹｅｓと判定してＡｃｔ１５へと進む。
Ａｃｔ１５においてＣＰＵ１４１は、変数Ｆの値がＴｒｕｅであるか否かを確認する。Ａｃｔ１５の処理は、例えば記憶装置制御部１４１１によって行われる。ＣＰＵ１４１は、変数Ｆの値がＦａｌｓｅであるならば、Ａｃｔ１５においてＮｏと判定してＡｃｔ３へと戻る。
【００４１】
一方、ＣＰＵ１４１は、変数Ｆの値がＴｒｕｅであるならば、Ａｃｔ１５でＹｅｓと判定してＡｃｔ１６へと進む。
Ａｃｔ１６においてＣＰＵ１４１は、記憶装置１３が切断されたことを示す通知を生成する。そして、ＣＰＵ１４１は、生成した当該通知をＣＰＵ１１に送信するようインターフェース１４４に対して指示する。Ａｃｔ１６の処理は、例えば記憶装置制御部１４１１によって行われる。上記の指示を受けてインターフェース１４４は、当該通知をインターフェース１５に送信する。送信された当該通知は、インターフェース１５を介してＣＰＵ１１に入力される。したがって、Ａｃｔ１６の処理を行うことで、ＣＰＵ１４１を中枢とするコンピューターは、第１の接続手段による接続が切断されたことを処理装置に通知する通知手段として機能する。
当該通知が入力されたＣＰＵ１１は、記憶装置１３が切断されたことに対する処理を行う。記憶装置１３が切断された場合に行われる処理については、ＣＰＵに接続された記憶装置が切断された場合の一般的な処理を適用することができるので詳細な説明は省略する。
【００４２】
そして、Ａｃｔ１７においてＣＰＵ１４１は、インターフェース１４５に記憶装置１３が接続されるのを待ち受ける。Ａｃｔ１７の処理は、例えば記憶装置応答部１４１２によって行われる。ＣＰＵ１４１は、インターフェース１４５に記憶装置１３が接続されたならば、Ａｃｔ１７においてＹｅｓと判定してＡｃｔ１へと戻る。
【００４３】
実施形態の記憶制御システム１によれば、記憶制御装置１４は、ＣＰＵ１１から送信されたアクセスコマンドを受信して記憶装置１３に送信する。そして、記憶制御装置１４は、当該アクセスコマンドに対する応答を記憶装置１３から受信してＣＰＵ１１に対して送信する。また、記憶制御装置１４は、省電力コマンドを受信した場合など、記憶装置１３の電力消費を抑えると判定した場合に、記憶装置１３に対する電力の供給を停止させる。このとき、記憶制御装置１４は、記憶装置１３に対する電力の供給が停止されたことをＣＰＵ１１には通知しない。ＣＰＵ１１は、インターフェース１５に直接記憶装置１３が接続されている場合、記憶装置１３の電力が停止されたならば、記憶装置１３との接続は切断されたと判定しエラーを出す。しかしながら、ＣＰＵ１１は、記憶制御装置１４を介して記憶装置１３と接続しており、アクセスは記憶制御装置１４によって中継されるので、記憶装置１３と記憶制御装置１４との接続状況は、記憶制御装置１４から通知されなければ分からない。このため、記憶制御装置１４は、エラーを発生させることなく記憶装置１３に対する電力の供給を停止させることができる。そして、記憶制御装置１４は、記憶装置１３に対する電力の供給を停止させることができるので、従来に比べて記憶装置１３の電力消費を抑えることができる。
また、実施形態の記憶制御システム１によれば、記憶制御装置１４は、インターフェース１５と記憶装置１３との間に接続される。したがって、既存のコンピューターに記憶装置を接続するとき、インターフェースと記憶装置との間に記憶制御装置１４を追加するだけで上記の効果を得ることができる。このようにする場合、既存のコンピューター又は記憶装置に変更を加える必要はないため、当該変更を加える場合に比べて低いコストで記憶装置の消費電力を抑えることができる。
【００４４】
また、実施形態の記憶制御システム１によれば、記憶制御装置１４は、記憶装置１３に対する電力の供給を停止させた状態において、アクセスコマンドを受信したならば、記憶装置１３に対する電力の供給を再開させる。その後に、記憶制御装置１４は、当該アクセスコマンドを記憶装置１３に送信する。以上より、記憶装置１３に対する電力の供給が停止されたあとも、ＣＰＵ１１は、記憶装置１３に対してアクセスすることができる。
【００４５】
また、実施形態の記憶制御システム１によれば、記憶制御装置１４は、記憶装置１３に対する電極の供給を停止させていない状態で記憶装置１３との接続が切断されたならば、当該切断されたことを、ＣＰＵ１１に対して通知する。前述のように、記憶装置１３は、記憶制御装置１４を介してインターフェース１５に接続されている。このため、ＣＰＵ１１は、記憶装置１３と記憶制御装置１４との接続が意図せず切断されてしまった場合などにもそのことを検知することができない。したがって、記憶制御装置１４は、記憶装置１３との接続が切断されたことをＣＰＵ１１に対して通知することで、ＣＰＵ１１に、当該切断を検知させることができる。
【００４６】
上記の実施形態は以下のような変形も可能である。
【００４７】
記憶制御システム１は、記憶装置１３を複数備えていても良い。この場合、例えば、複数の記憶装置１３が１つの記憶制御装置１４に接続される。あるいは、記憶制御システム１は、インターフェース１５及び記憶制御装置１４を複数備えていても良い。そして、複数の記憶制御装置１４のそれぞれに１又は複数の記憶装置１３が接続されていても良い。なお、複数の記憶装置１３のうちの一部が記憶制御装置１４を介さずにインターフェース１５に直接接続されていても良い。また、複数の記憶装置１３のうちの一部は、オペレーティングシステム及びアプリケーションソフトウェアなどのプログラムを含まなくても良い。なお、１の記憶制御装置１４に対して複数の記憶装置１３が接続されている場合、当該記憶制御装置１４は、接続されたそれぞれの記憶装置１３に対して上記実施形態と同様の処理を行う。
【００４８】
上記の実施形態では、記憶装置１３は記憶制御装置１４に外付けされており、記憶装置１３と記憶制御装置１４とは別々の装置である。しかしながら、記憶制御システム１は、記憶装置１３及び記憶制御装置１４に代えて、記憶装置１３及び記憶制御装置１４の機能を備えた装置を用いることもできる。この場合、ＣＰＵ１４１と記憶装置１３との間で授受される信号を伝送するアドレスバス及びデータバスなどを含むバスが第１の接続手段の一例である。
【００４９】
ＣＰＵ１１と記憶制御装置１４とがインターフェース１５及びインターフェース１４４を介さずに接続されていても良い。この場合、ＣＰＵ１４１とＣＰＵ１１との間で授受される信号を伝送するアドレスバス及びデータバスなどを含むバスが第２の接続手段の一例である。
【００５０】
上記の実施形態では、記憶制御装置１４は、電源１４６を備える。しかしながら、記憶制御装置１４は電源１４６を備えていなくても良い。この場合、記憶制御システム１が記憶制御装置１４の外部に電源を備える。
【００５１】
上記の実施形態では、省電力コマンドは、ＣＰＵ１１が記憶装置１３へのアクセスを予め定められた時間行わなかった場合に送信された。しかしながら、ＣＰＵ１１は、以下のようにして省電力コマンドを送信しても良い。すなわち、記憶制御システム１の操作者が、入力装置１６を操作することによって、記憶装置１３の消費電力を抑えるように記憶制御システム１に対して指示する。そして、ＣＰＵ１１は、当該指示を受けて、省電力コマンドを送信する。以上のようにすれば、操作者は、記憶装置１３へのアクセスをさせる予定が無い場合などにおいて、上記の操作を行うことで、予め定められた時間待たなくても記憶装置１３の消費電力を抑えるように記憶制御システム１に指示することができる。
【００５２】
上記の実施形態では、記憶制御装置１４のＣＰＵ１４１は、一例として、省電力コマンドが受信された場合に、記憶装置１３の電力消費を抑えるべきであると判定した。しかしながら、ＣＰＵ１４１は、別の一例として、予め定められた時間アクセスコマンドが受信されなかった場合に、記憶装置１３の電力消費を抑えるべきであると判定しても良い。当該時間は、記憶制御装置１４の利用者などによって予め定められる。あるいは、記憶制御装置１４の設計者などによって当該時間としてデフォルトの値が定められていても良い。そして、記憶制御装置１４の利用者などによって当該時間が定められていない場合、当該デフォルトの値が当該時間として用いられる。
【００５３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５４】
１…記憶制御システム、１１，１４１…ＣＰＵ、１２，１４２…メインメモリ、１３…記憶装置、１４…記憶制御装置、１４３…補助記憶装置、１４６…電源、１４１１…記憶装置制御部、１４１２…記憶装置応答部、１４１３…応答復帰部、１４１４…応答制御部、１４１５…初期化部
【図１】
2018106269.tif 000003
【図２】
2018106269.tif 000004