(57)【要約】【課題】開口率を高め、高速動作が可能な表示素子および表示装置を得る。【解決手段】本発明は、データ電圧を供給するデータラインと駆動トランジスタの第１ノードとの間に電気的に連結された第１トランジスタ、および初期化電圧を供給する初期化電圧ラインと駆動トランジスタの第２ノードとの間に電気的に連結された第２トランジスタを含む表示素子、およびそれを含む表示装置に関する。【選択図】図３
2018106155.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と第２電極とを含む有機発光ダイオード、
データ電圧が印加される第１ノードと、前記有機発光ダイオードの前記第１電極と連結された第２ノードと、駆動電圧ラインと電気的に連結された第３ノードとを有する駆動トランジスタ、
前記データ電圧を供給するデータラインと前記駆動トランジスタの第１ノードとの間に電気的に連結された第１トランジスタ、
初期化電圧を供給する初期化電圧ラインと前記駆動トランジスタの第２ノードとの間に電気的に連結された第２トランジスタ、および
前記駆動トランジスタの第１ノードと第２ノードとの間に電気的に連結されたキャパシタ
を含む、表示素子。
【請求項２】
一つのフレーム区間は、データ記入区間および維持区間と発光区間とを含み、
前記第１トランジスタは、前記データ記入区間および維持区間中、該当駆動トランジスタにデータ電圧を印加する区間である該当データ記入区間の間ターンオンされ、
前記第２トランジスタは、前記データ記入区間およびデータ維持区間の間ターンオンされる、
請求項１に記載の表示素子。
【請求項３】
前記有機発光ダイオードの前記第２電極は、基底電圧と連結されており、
前記基底電圧は、前記発光区間の間ではロー状態を維持し、前記発光区間以外ではハイ状態を維持する、
請求項２記載の表示素子。
【請求項４】
一つのフレーム区間は、前記データ記入区間および維持区間と前記発光区間との間にフローティング区間を含み、
前記フローティング区間の間において、前記第２トランジスタは、オフ状態であり、前記基底電圧は、ハイ状態を維持する、
請求項３に記載の表示素子。
【請求項５】
前記フローティング区間は、前記データ記入区間より短い、
請求項４に記載の表示素子。
【請求項６】
前記一つのフレーム区間は、前記発光区間と次のフレームのデータ記入区間および維持区間との間にオフセット区間を含み、
前記オフセット区間の間、前記第１トランジスタと前記第２トランジスタは、オフ状態であり、前記基底電圧は、ハイ状態を維持する、
請求項３に記載の表示素子。
【請求項７】
複数のデータラインと複数のゲートラインが交差する領域に位置する複数のピクセル、
前記複数のピクセルに共通ゲート信号を供給する複数の共通ゲートライン、
前記複数の共通ゲートラインと共通して連結された共通ゲートリンクライン、
前記複数のピクセルに初期化電圧を供給する複数の初期化電圧ライン、
前記複数の初期化電圧ラインと共通して連結された初期化電圧リンクラインを含み、
前記複数のピクセルのそれぞれは、
第１電極と第２電極とを含む有機発光ダイオードと、
データ電圧が印加される第１ノードと、前記有機発光ダイオードの前記第１電極と連結された第２ノードと、駆動電圧ラインと電気的に連結された第３ノードとを有する駆動トランジスタと、
前記データラインのうちの一つと前記駆動トランジスタの第１ノードとの間に電気的に連結され、前記ゲートラインのうちの一つを通して印加されるゲート信号によりスイッチングされる第１トランジスタと、
前記初期化電圧ラインの一つと前記駆動トランジスタの第２ノードとの間に電気的に連結され、前記共通ゲートラインのうちの一つを通して印加される共通ゲート信号によりスイッチングされる第２トランジスタと、
前記駆動トランジスタの第１ノードと第２ノードとの間に電気的に連結されたキャパシタと
を含む、表示装置。
【請求項８】
前記データラインを通して前記ピクセルにデータ電圧を供給し、前記共通ゲートリンクラインを通して前記ピクセルに共通ゲート信号を供給するデータ駆動部、および
前記ゲートラインを通して前記ピクセルにゲート信号を供給するゲート駆動部
をさらに含む、請求項７に記載の表示装置。
【請求項９】
前記データ駆動部は、前記初期化電圧リンクラインを通して初期化電圧を供給する、
請求項８に記載の表示装置。
【請求項１０】
一つのフレーム区間は、データ記入区間および維持区間と発光区間とを含み、
前記第１トランジスタは、前記データ記入区間および維持区間中、該当駆動トランジスタにデータ電圧を印加する区間である該当データ記入区間の間ターンオンされ、
前記第２トランジスタは、前記データ記入区間およびデータ維持区間の間ターンオンされる、
請求項９に記載の表示装置。
【請求項１１】
前記有機発光ダイオードの前記第２電極は、基底電圧と連結されており、
前記基底電圧は、前記発光区間の間ではロー状態を維持し、前記発光区間以外ではハイ状態を維持する、
請求項１０に記載の表示装置。
【請求項１２】
一つのフレーム区間は、前記データ記入区間および維持区間と前記発光区間との間にフローティング区間を含み、
前記フローティング区間の間に、前記第２トランジスタは、オフ状態であり、前記基底電圧は、ハイ状態を維持する、
請求項１１に記載の表示装置。
【請求項１３】
前記フローティング区間は、前記データ記入区間より短い、
請求項１２に記載の表示装置。
【請求項１４】
前記一つのフレームは、前記発光区間と次のフレームのデータ記入区間および維持区間との間にオフセット区間を含み、
前記オフセット区間の間、前記第１トランジスタと前記第２トランジスタは、オフ状態であり、前記基底電圧は、ハイ状態を維持する、
請求項１２に記載の表示装置。
【請求項１５】
データラインと連結され、前記データラインを通してピクセルにデータ電圧を供給するデータ部、
共通ゲートリンクラインと連結され、前記共通ゲートリンクラインを通して前記ピクセルに共通ゲート信号を供給する共通ゲート信号供給部、および
初期化電圧リンクラインと連結され、前記初期化電圧リンクラインを通して前記ピクセルに初期化電圧を供給する初期化電圧供給部
を含む、データ駆動部。
【請求項１６】
一つのフレーム区間は、データ記入区間および維持区間と発光区間とを含み、
前記共通ゲート信号供給部は、前記データ記入区間およびデータ維持区間の間、前記共通ゲート信号を供給する、
請求項１５に記載のデータ駆動部。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光する表示素子および映像を表示する表示装置に関する。
【背景技術】
【０００２】
近年、表示装置として脚光を浴びている有機発光表示装置は、自ら発光する有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を利用することにより、応答速度が速く、発光効率、輝度および視野角などが大きい長所がある。
【０００３】
このような有機発光表示装置は、有機発光ダイオードが含まれたピクセルをマトリックス形態に配列し、ゲート信号により選択された画素の明るさを制御する。このような表示装置の各ピクセルは、有機発光ダイオードの他にも、有機発光ダイオードを駆動するための駆動回路を含む。このような各ピクセル内の有機発光ダイオードの駆動回路は、トランジスタおよびストレージキャパシタなどを含む。
【０００４】
このような表示装置の各ピクセルの駆動回路のサイズが大きくなり、開口率が低く、高速動作が難しい問題点があった。また、このような表示装置の各ピクセルの駆動回路を駆動する駆動部の面積が大きくなり、ナローベゼルを具現しにくい問題点があった。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、開口率を高め、高速動作が可能な表示素子および表示装置を提供することにある。
【０００６】
また、本発明の目的は、駆動部の面積を減らしてナローベゼルを具現できる表示素子および表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
一側面において、本発明は、第１電極と第２電極とを含む有機発光ダイオードおよびデータ電圧が印加される第１ノードと、有機発光ダイオードの第１電極と連結された第２ノードと、駆動電圧ラインと電気的に連結された第３ノードとを有する駆動トランジスタを含む表示素子を提供する。
【０００８】
この表示素子は、データ電圧を供給するデータラインと駆動トランジスタの第１ノードとの間に電気的に連結された第１トランジスタ、初期化電圧を供給する初期化電圧ラインと駆動トランジスタの第２ノードとの間に電気的に連結された第２トランジスタを含む。
【０００９】
他の側面において、本発明は、複数のデータラインと複数のゲートラインが交差する領域に位置する複数のピクセルと、複数のピクセルに共通ゲート信号を供給する複数の共通ゲートライン、複数の共通ゲートラインと共通して連結された共通ゲートリンクライン、複数のピクセルに初期化電圧を供給する複数の初期化電圧ライン、複数の初期化電圧ラインと共通して連結された初期化電圧リンクラインを含む表示装置を含む。
【００１０】
このとき、複数のピクセルそれぞれは、前述した表示素子を含むことができる。
【００１１】
また、他の側面において、本発明は、データラインと連結され、データラインを通してピクセルにデータ電圧を供給するデータ部、および共通ゲートリンクラインと連結され、共通ゲートリンクラインを通してピクセルに共通ゲート信号を供給する共通ゲート信号供給部、初期化電圧リンクラインと連結され、初期化電圧リンクラインを通してピクセルに初期化電圧を供給する初期化電圧供給部を含むデータ駆動部を提供する。
【発明の効果】
【００１２】
以上において説明したような本発明によれば、開口率を高め、高速動作が可能な表示素子および表示装置を提供する。
【００１３】
また、本発明によれば、駆動部の面積を減らしてナローベゼルを具現できる表示素子および表示装置を提供する。
【図面の簡単な説明】
【００１４】
【図１】本実施例に係る表示装置の構成図である。
【図２】図１のデータ駆動部の構成図である。
【図３】図１の表示装置において、Ｘ番目のデータラインとＹ番目のゲートラインが交差する領域に配置されたピクセルの等価回路図を例示的に示す。
【図４】図１の表示装置の一つのフレームの間、共通ゲート信号とゲートラインのゲート信号の信号波形を示している。
【図５】図１の表示装置の一つのフレームの間、一つのピクセルの駆動回路の信号波形を示している。
【図６】図５に示したピクセルの駆動回路の他の例の信号波形を示している。
【図７】図１の表示装置の各ピクセルの一フレームの区間の等価回路図を示す。
【図８】図１の表示装置の各ピクセルの一フレームの区間の等価回路図を示す。
【図９】図１の表示装置の各ピクセルの一フレームの区間の等価回路図を示す。
【図１０】他の実施例で、図１の表示装置の一つのフレームの間、一つのピクセルの駆動回路の信号波形を示している。
【発明を実施するための形態】
【００１５】
以下、本発明の一部の実施例を例示的な図面を参照して詳細に説明する。各図面の構成要素に参照符号を付加するにあたって、同一の構成要素に対しては、他の図面上に表示されても可能な限り同一の符号を有することができる。また、本発明を説明するにあたって、関連の公知構成または機能についての具体的な説明が本発明の要旨をあいまいにする恐れがあると判断される場合は、その詳細な説明は、省略する。
【００１６】
また、本発明の構成要素を説明するにあたって、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）等の用語を用いることができる。このような用語は、その構成要素を他の構成要素と区別するためのものであるだけで、その用語により該当構成要素の本質、順番、順序または個数等が限定されることはない。ある構成要素が他の構成要素に「連結」、「結合」または「接続」されると記載された場合、その構成要素は、その他の構成要素に直接的に連結または接続され得るが、各構成要素の間に他の構成要素が「介在」されるか、各構成要素が他の構成要素を通して「連結」、「結合」または「接続」されてもよいと理解されるべきである。
【００１７】
図１は、本実施例に係る表示装置の構成図である。
【００１８】
図１を参照すると、本実施例に係る表示装置１００は、表示パネル１１０、データ駆動部１２０、ゲート駆動部１３０、コントローラ１４０などを含む。
【００１９】
表示パネル１１０には、第１方向に複数のデータラインＤＬ１、ＤＬ２、ＤＬ３、…、ＤＬｍが配置され、第１方向と交差する第２方向に複数のゲートラインＧＬ１、ＧＬ２、…、ＧＬｎが配置され、複数のピクセル（Ｐｉｘｅｌ）Ｐがマトリックスタイプで配置される。複数のピクセルそれぞれは、表示パネル１１０で発光する表示素子に該当する。
【００２０】
データ駆動部１２０は、特定のゲートラインＧＬが開けば、コントローラ１４０から受信した映像データＤａｔａ’をアナログ形態のデータ電圧Ｖｄａｔａに変換してデータラインＤＬ１、ＤＬ２、ＤＬ３、…、ＤＬｍに供給することにより、データラインＤＬ１、ＤＬ２、ＤＬ３、…、ＤＬｍを駆動する。データ駆動部１２０については、図２を参照して詳細に説明する。
【００２１】
ゲート駆動部１３０は、コントローラ１４０の制御によって、オン（Ｏｎ）電圧またはオフ（Ｏｆｆ）電圧のゲート信号をゲートラインＧＬ１、ＧＬ２、…、ＧＬｎに順次に供給し、ゲートラインＧＬ１、ＧＬ２、…、ＧＬｎを順次に駆動する。
【００２２】
ゲート駆動部１３０は、駆動方式によって、表示パネル１１０の両側に位置してもよく、場合によっては、一側にのみ位置してもよい。
【００２３】
また、ゲート駆動部１３０は、複数のゲートドライバ集積回路を含むことができるが、このような複数のゲートドライバ集積回路は、テープオートメイテッドボンディング（ＴＡＢ：Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方式またはチップオングラス（ＣＯＧ）方式で表示パネル１１０のボンディングパッド（Ｂｏｎｄｉｎｇ  Ｐａｄ）に連結されるか、またはＧＩＰ（Ｇａｔｅ  Ｉｎ  Ｐａｎｅｌ）タイプで具現され、表示パネル１１０に直接配置されてもよく、場合によっては、表示パネル１１０に集積化されて配置されてもよい。
【００２４】
以上において言及した複数のゲートドライバ集積回路それぞれは、シフトレジスタ、レベルシフタなどを含むことができる。
【００２５】
コントローラ１４０は、データ駆動部１２０およびゲート駆動部１３０に制御信号を供給し、データ駆動部１２０およびゲート駆動部１３０を制御する。
【００２６】
コントローラ１４０は、各フレームで具現するタイミングによってスキャンを開始し、ホストシステムから入力される映像データＤａｔａをデータ駆動部１２０で用いるデータ信号形式に合うように転換して転換された映像データＤａｔａ’を出力し、スキャンに合わせて適当な時間にデータ駆動を統制する。
【００２７】
コントローラ１４０は、ホストシステムから入力されたデータＤａｔａをデータ駆動部１２０で用いるデータ信号形式に合うように転換し、転換された映像データＤａｔａ’を出力する以外に、データ駆動部１２０およびゲート駆動部１３０を制御するために、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、入力データイネーブル信号、クロック信号などのタイミング信号の入力を受けて、各種の制御信号を生成してデータ駆動部１２０およびゲート駆動部１３０に出力する。
【００２８】
例えば、コントローラ１４０は、ゲート駆動部１３０を制御するために、ゲートスタートパルス（ＧＳＰ：Ｇａｔｅ  Ｓｔａｒｔ  Ｐｕｌｓｅ）、ゲートシフトクロック（ＧＳＣ：Ｇａｔｅ  Ｓｈｉｆｔ  Ｃｌｏｃｋ）、ゲート出力イネーブル信号（ＧＯＥ：Ｇａｔｅ  Ｏｕｔｐｕｔ  Ｅｎａｂｌｅ）などを含むゲート制御信号（ＧＣＳｓ：Ｇａｔｅ  Ｃｏｎｔｒｏｌ  Ｓｉｇｎａｌｓ）を出力する。
【００２９】
コントローラ１４０は、データ駆動部１２０を制御するために、ソーススタートパルス（ＳＳＰ：Ｓｏｕｒｃｅ  Ｓｔａｒｔ  Ｐｕｌｓｅ）、ソースサンプリングクロック（ＳＳＣ：Ｓｏｕｒｃｅ  Ｓａｍｐｌｉｎｇ  Ｃｌｏｃｋ）、ソース出力イネーブル信号（ＳＯＥ：Ｓｏｕｒｃｅ  Ｏｕｔｐｕｔ  Ｅｎａｂｌｅ）などを含むデータ制御信号（ＤＣＳｓ：Ｄａｔａ  Ｃｏｎｔｒｏｌ  Ｓｉｇｎａｌｓ）を出力する。
【００３０】
図１を参照すると、表示装置１００は、表示パネル１１０、データ駆動部１２０およびゲート駆動部１３０などに各種の電圧または電流を供給するか、または供給する各種の電圧または電流を制御する電源コントローラ１５０をさらに含むことができる。このような電源コントローラ１５０は、電源管理集積回路（ＰＭＩＣ：Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  ＩＣ）ともいう。
【００３１】
表示装置１００は、複数のピクセルに共通ゲート信号を供給する複数の共通ゲートラインＣＧＬ１、ＣＧＬ２、…、ＣＧＬｎ、複数の共通ゲートラインＣＧＬ１、ＣＧＬ２、…、ＣＧＬｎと共通して連結された共通ゲートリンクライン１６０、複数のピクセルに初期化電圧Ｖｉｎｉを供給する複数の初期化電圧ラインＶＩＬ１、ＶＩＬ２、ＶＩＬ３、…、ＶＩＬｍ、複数の初期化電圧ラインＶＩＬ１、ＶＩＬ２、ＶＩＬ３、…、ＶＩＬｍと共通して連結された初期化電圧リンクライン１７０を含む。各ピクセルから複数の共通ゲートラインＣＧＬ１、ＣＧＬ２、…、ＣＧＬｎおよび共通ゲートリンクライン１６０を通して供給される共通ゲート信号に各ピクセルに供給され、複数の初期化電圧ラインＶＩＬ１、ＶＩＬ２、ＶＩＬ３、…、ＶＩＬｍおよび初期化電圧リンクライン１７０を通して初期化電圧Ｖｉｎｉが各ピクセルに供給されることを図３乃至図８を参照して後述する。
【００３２】
図２は、図１のデータ駆動部の構成図である。
【００３３】
図２を参照すると、データ駆動部１２０は、複数のソースドライバ集積回路を含むことができるが、このような複数のソースドライバ集積回路は、テープオートメイテッドボンディング（ＴＡＢ：Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方式またはチップオングラス（ＣＯＧ）方式で表示パネル１１０のボンディングパッド（Ｂｏｎｄｉｎｇ  Ｐａｄ）に連結されるか、または表示パネル１１０に直接配置されてもよく、場合によって、表示パネル１１０に集積化されて配置されてもよい。
【００３４】
複数のソースドライバ集積回路は、チップオンフィルム（ＣＯＦ：Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）方式で具現され得る。複数のソースドライバ集積回路それぞれにおいて、一端は、少なくとも一つのソース印刷回路基板（Ｓｏｕｒｃｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）にボンディングされ、他端は、表示パネル１１０にボンディングされる。
【００３５】
データ駆動部１２０は、データ部１２２、共通ゲート信号供給部１２４および初期化電圧供給部１２６を含むことができる。
【００３６】
データ部１２２は、データラインＤＬ１、ＤＬ２、ＤＬ３、…、ＤＬｍと連結され、データラインＤＬ１、ＤＬ２、ＤＬ３、…、ＤＬｍを通してピクセルにデータ電圧を供給する。データ部１２２は、シフトレジスタ部、ラッチ部、ガンマ電圧生成部、デジタルアナログ変換部（以下、ＤＡ変換部と略記する）および出力回路部を含む。
【００３７】
共通ゲート信号供給部１２４は、出力用共通ゲートリンクラインＣＧＬと連結され、複数の共通ゲートラインＣＧＬ１、ＣＧＬ２、…、ＣＧＬｎおよび共通ゲートリンクライン１６０を通して複数のピクセルに共通ゲート信号ＣＧＳを供給する。
【００３８】
後述するように、全てのピクセルの共通ゲート信号ＣＧＳを統一するので、図１０に示したように、別途のゲート信号を順次駆動方式ではなく、一つの単一の共通ゲート信号を適用するので、別途のゲート信号を生成するゲート集積回路が不要である。従って、ゲート駆動部１３０は、別途のゲート信号を生成する別途のゲート集積回路が不要であるので、ゲート駆動部１３０の面積を減らしてナローベゼル（ｎａｒｒｏｗ  ｂｅｚｅｌ）を具現することができる。
【００３９】
初期化電圧供給部１２６は、出力用初期化電圧リンクラインＶＩＬと連結され、複数の初期化電圧ラインＶＩＬ１、ＶＩＬ２、ＶＩＬ３、…、ＶＩＬｍおよび初期化電圧リンクライン１７０を通して複数のピクセルに初期化電圧Ｖｉｎｉを供給する。
【００４０】
図３は、図１の表示装置において、Ｘ番目のデータラインとＹ番目のゲートラインが交差する領域に配置されたピクセルの等価回路図を例示的に示す。
【００４１】
図３を参照すると、表示装置１００の各ピクセルは、基本的に、有機発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）ＯＬＥＤと、有機発光ダイオードＯＬＥＤを駆動する駆動回路とで構成される。駆動回路は、基本的に、有機発光ダイオードＯＬＥＤに電流を供給して有機発光ダイオードＯＬＥＤを駆動する駆動トランジスタ（Ｄｒｉｖｉｎｇ  Ｔｒａｎｓｉｓｔｅｒ）ＤＲＴを含む。
【００４２】
このような駆動トランジスタＤＲＴの第１ノードは、ゲートノード（Ｇノード）であって、Ｖ１電圧が印加される。駆動トランジスタＤＲＴの第２ノードは、ソースノードまたはドレインノードのうち一つ、例えば、ソースノード（Ｓノード）であって、Ｖ２電圧が印加される。駆動トランジスタＤＲＴの第３ノードは、ドレインノードまたはソースノードのうちまた一つ、例えば、ドレインノード（Ｄノード）であって、駆動電圧（Ｄｒｉｖｉｎｇ  Ｖｏｌｔａｇｅ）ＶＤＤが印加される。ここで、Ｖ１電圧は、該当ピクセルに対応するデータ電圧Ｖｄａｔａであってよい。Ｖ２電圧は、一例として、初期化電圧（Ｉｎｉｔｉａｔｉｏｎ  Ｖｏｌｔａｇｅ）Ｖｉｎｉであってよい。
【００４３】
駆動回路は、駆動トランジスタＤＲＴの第１ノード（Ｇノード）と第２ノード（Ｓノード）との間に連結されるキャパシタ、例えば、ストレージキャパシタ（Ｓｔｏｒａｇｅ  Ｃａｐａｃｉｔｏｒ）Ｃｓｔを含むことができる。このようなキャパシタＣｓｔは、一フレームの間、一定電圧を維持させる。
【００４４】
各ピクセルで有機発光ダイオードＯＬＥＤを駆動する駆動回路は、駆動トランジスタＤＲＴおよびキャパシタＣｓｔ以外に、一つ以上のトランジスタをさらに含むことができ、場合によっては、一つ以上のキャパシタをさらに含むことができる。
【００４５】
さらに、図３を参照すると、有機発光ダイオードＯＬＥＤは、第１電極と第２電極とを含む。第１電極と第２電極との間には、有機層がサンドイッチになって配置され得る。有機発光ダイオードＯＬＥＤの第１電極は、駆動トランジスタＤＴと連結されている。有機発光ダイオードＯＬＥＤの第２電極は、基底電圧ＶＳＳと連結されている。基底電圧ＶＳＳは、コントローラ１４０および／または電源コントローラ１５０の制御により、ロー電圧とハイ電圧に電圧が変更され得る。
【００４６】
駆動トランジスタＤＴは、データ電圧Ｖｄａｔａが印加される第１ノード（Ｇノード）と、有機発光ダイオードＯＬＥＤの第１電極と連結された第２ノード（Ｓノード）と、駆動電圧ＶＤＤと連結された第３ノード（Ｄノード）とを含む。
【００４７】
表示装置１００の各ピクセルは、データ電圧Ｖｄａｔａを供給するデータラインＤＬと駆動トランジスタＤＴの第１ノード（Ｇノード）との間に電気的に連結された第１トランジスタＴ１、および初期化電圧（Ｉｎｉｔｉａｔｉｏｎ  Ｖｏｌｔａｇｅ）Ｖｉｎｉを供給する初期化電圧ラインＶＩＬと駆動トランジスタＤＴの第２ノード（Ｓノード）との間に電気的に連結された第２トランジスタＴ２を含む。
【００４８】
第１トランジスタＴ１は、ゲートラインＧＬを通して印加されるゲート信号ＧＳを通してオン−オフまたはスイッチングされる。第１トランジスタＴ１は、ゲート信号ＧＳによりオン状態になると、データ電圧Ｖｄａｔａを駆動トランジスタＤＴの第１ノード（Ｇノード）に印加することとなる。
【００４９】
第２トランジスタＴ２は、共通ゲートラインＣＧＬを通して印加される共通ゲート信号ＣＧＳによりオン−オフまたはスイッチングされる。第２トランジスタＴ２は、共通ゲート信号ＣＧＳによりオン状態になると、初期化電圧Ｖｉｎｉを駆動トランジスタＤＴの第２ノード（Ｓノード）に印加することとなる。
【００５０】
キャパシタＣｓｔは、駆動トランジスタＤＴの第１ノード（Ｇノード）と第２ノード（Ｓノード）との間に電気的に連結される。このようなキャパシタＣｓｔは、一フレームの間、駆動トランジスタＤＴの第１ノード（Ｇノード）に印加されたデータ電圧（Ｖｄａｔａ＝ＶＧ）と第２ノード（Ｓノード）に印加された初期化電圧（Ｖｉｎｉ＝ＶＳ）の差であるデータ情報Ｖｇｓを維持させる。
【００５１】
従って、第２ノード（Ｓノード）に連結された寄生キャパシタによる影響がなくなるので、それだけキャパシタＣｓｔの大きさを減らして、開口率を高めることができる。また、ピクセル全体のキャパシタＣｓｔのロード（Ｌｏａｄ）低減により、高速動作に有利である。
【００５２】
図４は、図１の表示装置の一つのフレームの間、共通ゲート信号とゲートラインのゲート信号の信号波形を示している。図５は、図１の表示装置の一つのフレームの間、一つのピクセルの駆動回路の信号波形を示している。
【００５３】
図４および図５を参照すると、一つのフレーム区間は、各ピクセルにデータを記入し、一定時間維持するデータ記入および維持区間Ｄａｔａ  ｗｒｉｔｅ＆ｈｏｌｄと維持されたデータによって実質的に発光する発光区間Ｅｍｉｓｓｉｏｎとを含む。
【００５４】
データ記入および維持区間Ｄａｔａ  ｗｒｉｔｅ＆ｈｏｌｄは、各ピクセルにデータを記入するデータ記入区間Ｄａｔａ  ｗｒｉｔｅと、記入されたデータを一定時間維持するデータ維持区間Ｄａｔａ  ｈｏｌｄとに分けられる。
【００５５】
ゲートラインＧＬ１、ＧＬ２、…、ＧＬｎの順にゲート信号を順次に印加するので、図４に示したように、ピクセルのそれぞれのデータ記入区間Ｄａｔａ  ｗｒｉｔｅは、ゲートラインＧＬ１、ＧＬ２、…、ＧＬｎの順に順次に位置できる。結果的に、各ピクセルを基準に、該当データ記入区間Ｄａｔａ  ｗｒｉｔｅ以降、残りのデータ記入および維持区間Ｄａｔａ  ｗｒｉｔｅ＆ｈｏｌｄがデータ維持区間Ｄａｔａ  ｈｏｌｄに該当することとなる。従って、各ピクセル毎にデータ維持区間Ｄａｔａ  ｈｏｌｄの長さが異なるようになる。
【００５６】
第１トランジスタＴ１は、データ記入および維持区間Ｄａｔａ  ｗｒｉｔｅ＆ｈｏｌｄのうち、該当駆動トランジスタＤＴにデータ電圧Ｖｄａｔａを印加する区間である該当データ記入区間Ｄａｔａ  ｗｒｉｔｅの間ターンオンされる。
【００５７】
言い換えれば、特定のピクセルに印加されるゲート信号ＧＳは、該当データ記入区間Ｄａｔａ  ｗｒｉｔｅの間、ハイ状態を維持し、残りの間、ロー状態を維持する。従って、第１トランジスタＴ１は、該当データ記入区間Ｄａｔａ  ｗｒｉｔｅの間、ゲート信号ＧＳによりターンオンされると、データ電圧Ｖｄａｔａを駆動トランジスタＤＴの第１ノード（Ｇノード）に印加することとなる。
【００５８】
第２トランジスタＴ２は、データ記入区間およびデータ維持区間Ｄａｔａ  ｗｒｉｔｅ＆ｈｏｌｄの間ターンオンされる。第２トランジスタＴ２は、データ記入区間およびデータ維持区間Ｄａｔａ  ｗｒｉｔｅ＆ｈｏｌｄの間、共通ゲート信号ＣＧＳによりターンオンされると、初期化電圧Ｖｉｎｉを駆動トランジスタＤＴの第２ノード（Ｓノード）に印加することとなる。
【００５９】
結果的に、各ピクセルで第１トランジスタＴ１と第２トランジスタＴ２は、同時にオフされず、第２トランジスタＴ２は、データ維持区間（Ｄａｔａ  ｈｏｌｄ  ｄｕｒａｔｉｏｎ）の間、続いてオン状態を維持することとなる。従って、第２トランジスタＴ２を通して、駆動トランジスタＤＴの第２ノード（Ｓノード）には、続いて初期化電圧Ｖｉｎｉが印加される。
【００６０】
図５を参照すると、有機発光ダイオードＯＬＥＤの第２電極と連結された基底電圧ＶＳＳは、発光区間Ｅｍｉｓｓｉｏｎの間、ロー状態を維持し、発光区間Ｅｍｉｓｓｉｏｎ以外にハイ状態を維持する。基底電圧ＶＳＳが発光区間Ｅｍｉｓｓｉｏｎの間、ロー状態を維持するので、駆動トランジスタＤＴは、キャパシタＣｓｔに維持されたデータ情報（ＶＧＳ１＝ＶＧＳ２）に対応する電流を出力して有機発光ダイオードＯＬＥＤに提供する。
【００６１】
一方、一つのフレーム区間は、データ記入および維持区間Ｄａｔａ  ｗｒｉｔｅ＆ｈｏｌｄと発光区間Ｅｍｉｓｓｉｏｎとの間にフローティング区間Ｆｌｏａｔｉｎｇを含むことができる。このとき、フローティング区間Ｆｌｏａｔｉｎｇは、フレーム時間を最小化するために、データ記入区間Ｄａｔａ  ｗｒｉｔｅよりも、その長さが短くてよい。フローティング区間Ｆｌｏａｔｉｎｇの間に第２トランジスタＴ２は、オフ状態であり、基底電圧ＶＳＳは、ハイ状態を維持する。
【００６２】
これによって、駆動トランジスタＤＴの第１ノード（Ｇノード）は、フローティング（ｆｌｏａｔｉｎｇ）されても、駆動トランジスタＤＴの第２ノード（Ｓノード）の初期化電圧ＶｉｎｉとキャパシタＣｓｔを通して駆動トランジスタＤＴの第１ノード（Ｇノード）の電圧（ＶＧＳ１＝ＶＧＳ２）が維持される。
【００６３】
一方、一つのフレームは、発光区間Ｅｍｉｓｓｉｏｎと次のフレームのデータ記入および維持区間Ｄａｔａ  ｗｒｉｔｅ＆ｈｏｌｄとの間にオフセット区間ｏｆｆｓｅｔを含むことができる。一つのフレームと次のフレームとの間に一定の間隔をおいて時間誤差によるエラー発生を防止するためにオフセット区間を置くことができるが、一つのフレームは、図６に示したように、オフセット区間ｏｆｆｓｅｔを含まなくてもよい。
【００６４】
このオフセット区間ｏｆｆｓｅｔの間、第１トランジスタＴ１と第２トランジスタＴ２は、オフ状態であり、基底電圧ＶＳＳは、ハイ状態を維持できる。
【００６５】
図７乃至図９は、図１の表示装置の各ピクセルの一フレームの区間の等価回路図を示す。
【００６６】
図５および図７に示したように、データ記入区間Ｄａｔａ  ｗｒｉｔｅに表示装置のピクセル構造では、駆動トランジスタＤＴの第１ノード（Ｇノード）と第２ノード（Ｓノード）に同時にデータ電圧（Ｖｄａｔａ＝ＶＧ）と初期化電圧（Ｖｉｎｉ＝ＶＳ）を印加して、データ情報ＶＧＳを記入する。
【００６７】
図５および図８に示されたように、データ維持区間Ｄａｔａ  ｗｒｉｔｅに、記入されたデータ情報ＶＧＳは、キャパシタＣｓｔにより発光する前まで格納される。このとき、格納されたデータ情報ＶＧＳは維持され、データ維持区間Ｄａｔａ  ｗｒｉｔｅと発光区間Ｅｍｉｓｓｉｏｎとの間に位置するフローティング区間Ｆｌｏａｔｉｎｇの間、駆動トランジスタＤＴの第１ノード（Ｇノード）と第２ノード（Ｓノード）は、フローティング状態となる。
【００６８】
図５および図９に示されたように、発光区間Ｅｍｉｓｓｉｏｎに基底電圧ＶＳＳがロー状態に低くなりながら、格納されたデータ情報ＶＧＳにより、有機発光ダイオードＯＬＥＤが発光する。
【００６９】
各ピクセルで第１トランジスタＴ１と第２トランジスタＴ２は、同時にオフされず、第２トランジスタＴ２は、データ維持区間（Ｄａｔａ  ｈｏｌｄ  ｄｕｒａｔｉｏｎ）の間、続いてオン状態を維持するので、駆動トランジスタＤＴの第１ノード（Ｇノード）と第２ノード（Ｄノード）がフローティング区間Ｆｌｏａｔｉｎｇに駆動トランジスタＤＴの第１ノード（Ｇノード）の第１ノード電圧ＶＧが低くならず、維持される。結果的に、データ情報ＶＧＳが落ちることなく維持される。
【００７０】
図１０は、他の実施例で、図１の表示装置の一つのフレームの間、一つのピクセルの駆動回路の信号波形を示している。
【００７１】
図１０を参照すると、データ記入区間Ｄａｔａ  ｗｒｉｔｅに表示装置のピクセル構造では、駆動トランジスタＤＴの第１ノード（Ｇノード）と第２ノード（Ｓノード）に同時に電圧を印加して、データ情報ＶＧＳを記入する。第１トランジスタＴ１と第２トランジスタＴ２は、データ記入区間Ｄａｔａ  ｗｒｉｔｅに同時にターンオンされてからターンオフされる。
【００７２】
ゲート駆動部１３０は、第１トランジスタをオン−オフ状態、即ち、スイッチングする他のゲート信号ＧＳ２を印加するために、ゲート集積回路と別に第２トランジスタＴ２をオン−オフ状態、即ち、スイッチングする他のゲート信号ＧＳ２を印加するために、ゲート集積回路をさらに備えなければならない。従って、ゲート駆動部１３０の大きさが大きくなり、ナローベゼル（ｎａｒｒｏｗ  ｂｅｚｅｌ）の具現のために、ゲート駆動部１３０の面積を減少させることが必要となる。
【００７３】
次に、データ維持区間Ｄａｔａ  ｗｒｉｔｅに、記入されたデータ情報ＶＧＳは、キャパシタＣｓｔにより、発光する前まで格納される。
【００７４】
データ維持区間Ｄａｔａ  ｗｒｉｔｅに、駆動トランジスタＤＴの第１ノード（Ｇノード）と第２ノード（Ｓノード）は、フローティング状態となる。
【００７５】
発光区間Ｅｍｉｓｓｉｏｎに基底電圧ＶＳＳが低くなりながら、格納されたデータ情報ＶＧＳにより、有機発光ダイオードＯＬＥＤが発光する。
【００７６】
図１０に示したように、データ維持区間Ｄａｔａ  ｈｏｌｄは、データ記入区間Ｄａｔａ  ｗｒｉｔｅに比べて相対的に長くてよい。この場合に、第１トランジスタＴ１と第２トランジスタＴ２が同時にオフされ、駆動トランジスタＤＴの第１ノード（Ｇノード）と第２ノード（Ｄノード）がフローティングされた状態で、リーク電流などの様々な理由で駆動トランジスタＤＴの第１ノード（Ｇノード）の第１ノード電圧ＶＧが低くなり得る（ＶＧＳｄｒｏｐ、ＶＧＳ１＞ＶＧＳ２）。
【００７７】
従って、データ維持区間Ｄａｔａ  ｈｏｌｄの間、駆動トランジスタＤＴの第１ノード（Ｇノード）と第２ノード（Ｓノード）は、フローティング状態であり、キャパシタＣｓｔによってのみデータ情報ＶＧＳが維持されるべきであり、寄生キャパシタによる影響のため、キャパシタＣｓｔの大きさを減らすことができない。結果的に、高速動作のためには、各ピクセルのキャパシタＣｓｔのロードを低減する必要がある。
【００７８】
各ピクセル毎にデータ維持区間Ｄａｔａ  ｈｏｌｄの長さが異なるため、データ維持区間Ｄａｔａ  ｗｒｉｔｅの差による表示装置内での位置による有機発光ダイオードＯＬＥＤの階調の差が発生し得る。
【００７９】
図４乃至図９を参照して説明した一実施例に係る表示装置は、データ維持区間Ｄａｔａ  ｗｒｉｔｅの差による表示装置内での位置による有機発光ダイオードＯＬＥＤの階調の差を防止することができる。
【００８０】
これに対し、図４乃至図９を参照して説明した一実施例に係る表示装置は、各ピクセルで第１トランジスタＴ１と第２トランジスタＴ２は、同時にオフされず、第２トランジスタＴ２は、データ維持区間（Ｄａｔａ  ｈｏｌｄ  ｄｕｒａｔｉｏｎ）の間、続いてオン状態を維持する。
【００８１】
図４乃至図９を参照して説明した一実施例に係る表示装置は、キャパシタＣｓｔと駆動トランジスタＤＴの第２ノード（Ｓノード）の初期化電圧Ｖｉｎｉが同時にデータ情報ＶＧＳを維持する役割を果たすので、図１０を参照して説明したように、第１トランジスタＴ１と第２トランジスタＴ２が同時にオフされる場合に比べてキャパシタＣｓｔの大きさを減少させることができる。
【００８２】
図４乃至図９を参照して説明した一実施例に係る表示装置は、ピクセル全体のキャパシタＣｓｔのロード（Ｌｏａｄ）低減により、高速動作に有利である。
【００８３】
図４乃至図９を参照して説明した一実施例に係る表示装置は、データ維持区間Ｄａｔａ  ｗｒｉｔｅの長さの差にもかかわらず、表示装置内での位置による有機発光ダイオードＯＬＥＤの階調の差を防止することができる。即ち、最初データ記入された駆動トランジスタＤＴのデータ情報ＶＧＳがデータ維持区間Ｄａｔａ  ｗｒｉｔｅの間減少しない。従って、表示装置の全ての位置のピクセルで同一のデータ情報ＶＧＳを維持することができる。
【００８４】
以上、図面を参照して実施例を説明したが、本発明は、これに制限されない。例えば、駆動トランジスタＤＴと第１トランジスタＴ１、第２トランジスタＴ２のゲートにハイ電圧またはハイ信号が印加されればオン状態になり、ロー電圧またはロー信号が印加されればオフ状態になるものとして説明したが、トランジスタＤＴと第１トランジスタＴ１、第２トランジスタＴ２のゲートにロー電圧またはロー信号が印加されればオン状態になり、ハイ電圧またはハイ信号が印加されればオフ状態になってもよい。
【００８５】
以上における説明および添付の図面は、本発明の技術思想を例示的に示したに過ぎないものであって、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の本質的な特性から外れない範囲で構成の結合、分離、置換および変更等の様々な修正および変形が可能であるだろう。従って、本発明に開示された実施例は、本発明の技術思想を限定するためのものではなく、説明するためのものであり、このような実施例によって本発明の技術思想の範囲が限定されるのではない。本発明の保護範囲は、下記の請求の範囲によって解釈されるべきであり、それと同等の範囲内にある全ての技術思想は、本発明の権利範囲に含まれるものと解釈されるべきである。
【符号の説明】
【００８６】
１００  表示装置、１１０  表示パネル、１２０  データ駆動部、１３０  ゲート駆動部、１４０  コントローラ。
【図１】
2018106155.tif 000003
【図２】
2018106155.tif 000004
【図３】
2018106155.tif 000005
【図４】
2018106155.tif 000006
【図５】
2018106155.tif 000007
【図６】
2018106155.tif 000008
【図７】
2018106155.tif 000009
【図８】
2018106155.tif 000010
【図９】
2018106155.tif 000011
【図１０】
2018106155.tif 000012