(57)【要約】【課題】異常検出をよりいっそう良好に行う。【解決手段】負荷駆動装置４は、主制御回路４１と副制御回路４２とを備える。主制御回路４１は、主制御部４１１と出力部４１２と出力段異常検出部４１４とを備える。主制御部４１１は、外部装置２に対して電気接続され、外部装置２からの入力信号に基づいて負荷回路３の制御信号を生成及び出力する。出力部４１２は、制御信号を負荷回路３へ出力する。出力段異常検出部４１４は、出力部４１２における異常を検出する。副制御回路４２は、外部装置２及び負荷回路３に対して主制御回路４１と並列に電気接続されることで、出力段異常検出部４１４によって異常が検出された場合に負荷回路３の駆動を制御するフェールセーフ制御信号を生成するとともに、このフェールセーフ制御信号を負荷回路３へ出力する。【選択図】図１
2018106367.tif 000002
【特許請求の範囲】
【請求項１】
電気負荷（３１）を含む負荷回路（３）に対して電気接続されることで前記負荷回路の駆動を制御するように構成された負荷駆動装置（４）であって、
外部装置（２）に対して電気接続されることで前記外部装置からの入力信号に基づいて前記負荷回路の制御信号を生成及び出力するように設けられた主制御部（４１１）と、前記制御信号を前記負荷回路へ出力するように設けられた出力部（４１２）と、前記出力部における異常を検出するように設けられた出力段異常検出部（４１４）と、を備えた主制御回路（４１）と、
前記外部装置及び前記負荷回路に対して前記主制御回路と並列に電気接続されることで、前記出力段異常検出部によって前記異常が検出された場合に前記負荷回路の駆動を制御するフェールセーフ制御信号を生成するとともに前記フェールセーフ制御信号を前記負荷回路へ出力するように設けられた副制御回路（４２）と、
を備えた負荷駆動装置。
【請求項２】
前記出力部は、
前記主制御部から出力された前記制御信号を格納するように設けられたポート出力レジスタ（４１６）と、
前記主制御回路における前記負荷回路との接続端子（Ｍ＿ＯＵＴ）に対して電気接続されることで、前記主制御回路から前記負荷回路への信号出力状態を格納するように設けられたポート入力レジスタ（４１７）と、
前記ポート出力レジスタから前記接続端子へ信号伝達可能に、且つ前記接続端子から前記ポート入力レジスタへ信号伝達可能に、前記ポート出力レジスタ及び前記ポート入力レジスタに対して電気接続された入出力ポート（４１８）と、
を備え、
前記出力段異常検出部は、前記ポート出力レジスタにおける格納状態と前記ポート入力レジスタにおける格納状態とを比較することで、前記出力部における異常を検出するように構成された、
請求項１に記載の負荷駆動装置。
【請求項３】
前記負荷回路は、
前記主制御回路に対して電気接続されることで前記制御信号を受信するとともに、前記副制御回路に対して電気接続されることで前記フェールセーフ制御信号を受信するように、前記負荷駆動装置と前記電気負荷との間に設けられるスイッチング素子（３３）をさらに含む、請求項１又は２に記載の負荷駆動装置。
【請求項４】
前記負荷駆動装置は、
前記主制御回路に対して電気接続されることで前記制御信号を受信するとともに、前記負荷回路に対して電気接続されるように設けられた信号遮断回路（３４）を備え、
前記信号遮断回路は、前記出力段異常検出部によって前記異常が検出された場合には前記制御信号を前記負荷回路へ信号伝達しないように構成された、請求項１又は２に記載の負荷駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気負荷を含む負荷回路に対して電気接続されることで前記負荷回路の駆動を制御するように構成された負荷駆動装置に関する。
【背景技術】
【０００２】
特許文献１に記載の装置は、マイコンと、マイコンの動作を監視する監視ＩＣとを備える。また、マイコンは、マイコンが正常か否かを診断する自己診断手段と、自己診断手段による診断結果に応じて異常通知信号を監視ＩＣへ出力する信号発生部とを備える。マイコンは、例えば一定時間毎にテスト演算を行い、テスト演算の結果を期待値と比較し、正常か異常かを示す信号を監視ＩＣへ送信する。監視ＩＣは、マイコンが異常であると判断すると、所定のフェールセーフ動作を行う。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−７２５６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この種の装置において、制御対象である負荷回路に制御信号を出力する経路に設けられた、マイコン入出力ポート等の出力部（出力部は「出力段」とも称され得る）に、異常が発生する場合がある。この場合、制御信号を生成する制御部の異常が検出されないにもかかわらず、電気負荷へ異常な信号が出力される可能性がある。また、上記の自己診断手段による診断は、負荷回路の通常動作制御中ではない、異常検出専用のタイミングにて行われる。上記の自己診断手段による診断も同様である。このため、従来、負荷回路の通常動作制御中に出力部の異常検出を行うことはできなかった。本発明は、上記に例示した事情に鑑みてなされたものである。
【課題を解決するための手段】
【０００５】
請求項１に記載の負荷駆動装置（４）は、電気負荷（３１）を含む負荷回路（３）に対して電気接続されることで、前記負荷回路の駆動を制御するように構成されている。
この負荷駆動装置は、
外部装置（２）に対して電気接続されることで前記外部装置からの入力信号に基づいて前記負荷回路の制御信号を生成及び出力するように設けられた主制御部（４１１）と、前記制御信号を前記負荷回路へ出力するように設けられた出力部（４１２）と、前記出力部における異常を検出するように設けられた出力段異常検出部（４１４）と、を備えた主制御回路（４１）と、
前記外部装置及び前記負荷回路に対して前記主制御回路と並列に電気接続されることで、前記出力段異常検出部によって前記異常が検出された場合に前記負荷回路の駆動を制御するフェールセーフ制御信号を生成するとともに前記フェールセーフ制御信号を前記負荷回路へ出力するように設けられた副制御回路（４２）と、
を備える。
【０００６】
かかる構成において、前記主制御回路と前記副制御回路とは、前記外部装置に対して並列に電気接続されるとともに、前記負荷回路に対して並列に電気接続される。この状態で、前記主制御回路における前記主制御部は、前記外部装置からの前記入力信号に基づいて、前記制御信号を生成する。また、前記主制御部は、前記出力部を介して、前記制御信号を前記負荷回路へ出力する。
【０００７】
前記出力部における前記異常が発生した場合、前記出力段異常検出部は、当該異常を検出する。すると、前記副制御回路は、前記フェールセーフ制御信号を生成するとともに、前記フェールセーフ制御信号を前記負荷回路へ出力する。したがって、かかる構成によれば、前記主制御部が正常である一方で前記出力部に異常が発生した場合に、前記負荷回路へ異常な信号が出力されることを抑制できる。
【０００８】
前記出力部は、
前記主制御部から出力された前記制御信号を格納するように設けられたポート出力レジスタ（４１６）と、
前記主制御回路における前記負荷回路との接続端子（Ｍ＿ＯＵＴ）に対して電気接続されることで、前記主制御回路から前記負荷回路への信号出力状態を格納するように設けられたポート入力レジスタ（４１７）と、
前記ポート出力レジスタから前記接続端子へ信号伝達可能に、且つ前記接続端子から前記ポート入力レジスタへ信号伝達可能に、前記ポート出力レジスタ及び前記ポート入力レジスタに対して電気接続された入出力ポート（４１８）と、
を備えていてもよい。
この場合、前記出力段異常検出部は、前記ポート出力レジスタにおける格納状態と前記ポート入力レジスタにおける格納状態とを比較することで、前記出力部における異常を検出するように構成され得る。
【０００９】
かかる構成において、前記出力部は、前記主制御部から出力された前記制御信号を、前記ポート出力レジスタにて格納する。前記制御信号は、前記入出力ポート及び前記接続端子を介して、前記負荷回路へ出力される。また、前記接続端子を介しての前記主制御回路から前記負荷回路への前記信号出力状態は、前記ポート入力レジスタに格納される。前記出力段異常検出部は、前記ポート出力レジスタにおける格納状態と前記ポート入力レジスタにおける格納状態とを比較することで、前記出力部における異常を検出する。したがって、かかる構成によれば、前記負荷回路の通常動作制御中に、前記出力部の異常検出を行うことが可能となる。
【００１０】
前記負荷回路は、スイッチング素子（３２）を含んでいてもよい。前記スイッチング素子は、前記主制御回路に対して電気接続されることで前記制御信号を受信するように、前記負荷駆動装置と前記電気負荷との間に設けられる。
【００１１】
前記スイッチング素子は、入力選択機能付きのスイッチング素子（３３）であってもよい。この場合、前記スイッチング素子は、前記主制御回路に対して電気接続されることで前記制御信号及び前記異常を検出したか否かを示す信号を受信するとともに、前記副制御回路に対して電気接続されることで前記フェールセーフ制御信号を受信するように、前記負荷駆動装置と前記電気負荷との間に設けられる。
【００１２】
かかる構成において、前記スイッチング素子は、前記出力段異常検出部によって前記異常が検出されていない場合、前記負荷駆動装置における前記主制御回路から受信した前記制御信号に基づいて、前記負荷回路への通電をオン又はオフする。一方、前記スイッチング素子は、前記出力段異常検出部によって前記異常が検出された場合、前記負荷駆動装置における前記副制御回路から受信した前記フェールセーフ制御信号に基づいて、前記負荷回路への通電をオン又はオフする。したがって、かかる構成によれば、前記負荷回路のスイッチング駆動について、前記主制御部が正常である一方で前記出力部に異常が発生した場合の良好なフェールセーフ動作が可能となる。
【００１３】
なお、上記及び特許請求の範囲欄における各手段に付された括弧付きの参照符号は、同手段と後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１４】
【図１】第１の実施形態が適用された電気負荷システムの概略的な回路構成を示すブロック図である。
【図２】第２の実施形態が適用された電気負荷システムの概略的な回路構成を示すブロック図である。
【図３】第３の実施形態が適用された電気負荷システムの概略的な回路構成を示すブロック図である。
【発明を実施するための形態】
【００１５】
（実施形態の構成）
以下、本発明の実施形態を、図面に基づいて説明する。なお、実施形態に対して適用可能な各種の変更については、変形例として、一連の実施形態の説明の後に、まとめて説明する。
【００１６】
図１は第１の実施形態を示す。電気負荷システム１は、上位ＥＣＵ２（ＥＣＵはElectronic  Control  Unitの略である）と、負荷回路３と、負荷駆動装置４とを備えている。電気負荷システム１は、上位ＥＣＵ２と負荷回路３とを、負荷駆動装置４に対して電気接続することによって構成されている。上位ＥＣＵ２は、負荷回路３及び負荷駆動装置４の動作を制御するための各種信号を、負荷駆動装置４に入力するようになっている。
【００１７】
負荷回路３は、電気負荷３１とスイッチング素子３２とを有している。本実施形態においては、電気負荷システム１は、車両に搭載されていて、車載の電気負荷３１（例えばランプ類等）を駆動するように構成されている。スイッチング素子３２は、スイッチング機能を有するパワー半導体素子（例えば、ＭＯＳＦＥＴ、ＩＧＢＴ、等）であって、負荷駆動装置４から入力された制御信号（即ち後述の主制御信号又はフェールセーフ制御信号）に基づいて電気負荷３１への通電をオン又はオフするように設けられている。
【００１８】
スイッチング素子３２は、負荷駆動装置４と電気負荷３１との間に設けられている。具体的には、スイッチング素子３２における出力端子（例えばコレクタ端子又はドレイン端子）は、電気負荷３１における給電端子に対して電気接続されている。電気負荷３１における接地端子は、接地されている。
【００１９】
負荷駆動装置４は、外部装置としての上位ＥＣＵ２からの入力信号に基づいて、負荷回路３の駆動を制御するように構成されている。具体的には、負荷駆動装置４は、主制御回路４１と副制御回路４２とを備えている。本実施形態においては、負荷駆動装置４は、負荷回路３に対応して設けられた下位ＥＣＵ（例えば電気負荷３１がヘッドランプである場合のランプＥＣＵ）であって、主制御回路４１と副制御回路４２とを不図示の共通ケース内に備えている。
【００２０】
主制御回路４１は、上位ＥＣＵ２及び負荷回路３に対して、副制御回路４２と並列に電気接続されている。具体的には、主制御回路４１における信号入力端子である主入力端子Ｍ＿ＩＮは、上位ＥＣＵ２に対して電気接続されている。主制御回路４１における信号出力端子である主出力端子Ｍ＿ＯＵＴは、スイッチング素子３２における制御入力端子（即ちゲート端子）に対して電気接続されている。副制御回路４２における信号入力端子である副入力端子Ｓ＿ＩＮは、上位ＥＣＵ２に対して電気接続されている。副制御回路４２における信号出力端子である副出力端子Ｓ＿ＯＵＴは、スイッチング素子３２における制御入力端子（即ちゲート端子）に対して電気接続されている。
【００２１】
主制御回路４１は、負荷回路３の主制御用マイコンであって、主制御部４１１と、出力部４１２と、主異常検出部４１３と、出力段異常検出部４１４と、監視信号生成部４１５とを備えている。主制御部４１１における信号入力側は、主入力端子Ｍ＿ＩＮに対して電気接続されている。主制御部４１１は、上位ＥＣＵ２からの入力信号に基づいて、負荷回路３の駆動を制御するための制御信号である主制御信号を生成及び出力するように設けられている。
【００２２】
出力部４１２は、主制御部４１１から出力された主制御信号を、負荷回路３へ出力可能に設けられている。出力部４１２の構成の詳細については後述する。
【００２３】
主異常検出部４１３は、主制御部４１１における異常を検出するように設けられている。即ち、例えば、主異常検出部４１３は、所定タイミングで主制御部４１１にて実行される自己診断動作（テスト演算等）により生成された診断用データを主制御部４１１から受信し、この診断用データを所定の基準データと照合することで、主制御部４１１における異常発生の有無を判定するように構成されている。出力段異常検出部４１４は、出力部４１２における異常を検出するように設けられている。出力段異常検出部４１４の詳細についても後述する。
【００２４】
監視信号生成部４１５は、主異常検出部４１３又は出力段異常検出部４１４が異常を検出した場合に、その旨を副制御回路４２に通知するように設けられている。即ち、監視信号生成部４１５における信号出力側は、主制御回路４１における監視信号出力端子Ｄ＿ＯＵＴに対して電気接続されている。監視信号生成部４１５は、異常監視信号を監視信号出力端子Ｄ＿ＯＵＴに出力するようになっている。異常監視信号は、主異常検出部４１３又は出力段異常検出部４１４における異常検出状態に対応する信号である。具体的には、例えば、異常監視信号は、異常不検出中は所定周期の矩形波となり、異常検出中はローレベル等となる一定電圧信号である。
【００２５】
出力部４１２は、ポート出力レジスタ４１６と、ポート入力レジスタ４１７と、入出力ポート４１８とを備えている。入出力ポート４１８は、出力バッファ４１８ａと入力バッファ４１８ｂとを備えている。
【００２６】
ポート出力レジスタ４１６は、主制御部４１１から出力された主制御信号に対応するデータを、書換可能に一時的に格納するように設けられている。ポート入力レジスタ４１７は、主制御回路４１における負荷回路３との接続端子である主出力端子Ｍ＿ＯＵＴに対して電気接続されている。即ち、ポート入力レジスタ４１７は、主制御回路４１から負荷回路３への信号出力状態に対応するデータを、書換可能に一時的に格納するように設けられている。出力段異常検出部４１４は、ポート出力レジスタ４１６における格納状態とポート入力レジスタ４１７における格納状態とを比較することで、出力部４１２における異常を検出するように構成されている。
【００２７】
入出力ポート４１８は、ポート出力レジスタ４１６から主出力端子Ｍ＿ＯＵＴへ信号伝達可能に、且つ主出力端子Ｍ＿ＯＵＴからポート入力レジスタ４１７へ信号伝達可能に、ポート出力レジスタ４１６及びポート入力レジスタ４１７に対して電気接続されている。具体的には、ポート出力レジスタ４１６からポート入力レジスタ４１７に向かう信号伝達経路を形成するように、出力バッファ４１８ａと入力バッファ４１８ｂとが設けられている。また、出力バッファ４１８ａと入力バッファ４１８ｂとの接続点は、主出力端子Ｍ＿ＯＵＴに対して電気接続されている。
【００２８】
出力部４１２の構成は、出力機能と入力機能とを兼ね備える周知の汎用Ｉ／Ｏの構成と同様である。よって、出力部４１２の構成についての、さらに詳細な説明は省略する。
【００２９】
副制御回路４２は、主制御回路４１の監視用ＩＣであって、主異常検出部４１３又は出力段異常検出部４１４によって異常が検出された場合に、負荷回路３の制御信号であるフェールセーフ制御信号を生成するとともに、このフェールセーフ制御信号を負荷回路３へ出力するように構成されている。具体的には、副制御回路４２は、副制御部４２１と、監視信号受信部４２２と、フェールセーフ出力部４２３とを備えている。
【００３０】
副制御部４２１における信号入力側は、副入力端子Ｓ＿ＩＮに対して電気接続されている。副制御部４２１は、上位ＥＣＵ２からの入力信号に基づいて、フェールセーフ制御信号を生成及び出力可能に設けられている。
【００３１】
監視信号受信部４２２は、副制御回路４２における監視信号入力端子Ｄ＿ＩＮに対して電気接続されている。副制御回路４２における監視信号入力端子Ｄ＿ＩＮは、主制御回路４１における監視信号出力端子Ｄ＿ＯＵＴに対して電気接続されている。監視信号受信部４２２は、主制御回路４１における監視信号生成部４１５から受信した異常監視信号に基づいて、主異常検出部４１３又は出力段異常検出部４１４が異常を検出したか否かを副制御部４２１に通知するように設けられている。
【００３２】
フェールセーフ出力部４２３は、出力インタフェースであって、副制御部４２１と副出力端子Ｓ＿ＯＵＴとの間に設けられている。即ち、フェールセーフ出力部４２３は、副制御部４２１から出力されたフェールセーフ制御信号を負荷回路３に出力可能に、副出力端子Ｓ＿ＯＵＴに対して電気接続されている。
【００３３】
図２は第２の実施形態を示す。スイッチング素子３３は、負荷駆動装置４と電気負荷３１との間に設けられている。スイッチング素子３３における出力端子は、電気負荷３１における給電端子に対して電気接続されている。スイッチング素子３３における入力端子は、主出力端子Ｍ＿ＯＵＴ、副出力端子Ｓ＿ＯＵＴ、及び監視信号出力端子Ｄ＿ＯＵＴに対して電気接続されている。
【００３４】
図３は第３の実施形態を示す。信号遮断回路３４は、主制御回路４１と負荷回路３との間に設けられている。信号遮断回路３４における入力端子は、主出力端子Ｍ＿ＯＵＴ及び監視信号出力端子Ｄ＿ＯＵＴに対して電気接続されている。信号遮断回路３４における出力端子は、負荷回路３及び副出力端子Ｓ＿ＯＵＴに対して電気接続されている。
【００３５】
（動作及び効果）
以下、本実施形態の構成による動作及び効果について説明する。上位ＥＣＵ２と負荷回路３とを負荷駆動装置４に対して電気接続することによって、電気負荷システム１が構成される。このとき、主制御回路４１と副制御回路４２とは、上位ＥＣＵ２に対して並列に電気接続される。また、主制御回路４１と副制御回路４２とは、負荷回路３に対して並列に電気接続される。
【００３６】
上位ＥＣＵ２は、負荷回路３及び負荷駆動装置４の動作を制御するための各種信号を、負荷駆動装置４に出力する。上位ＥＣＵ２からの入力信号は、負荷駆動装置４にて並列に設けられた主制御回路４１と副制御回路４２との双方に入力される。負荷駆動装置４は、上位ＥＣＵ２から受信した入力信号に基づいて、負荷回路３の駆動制御を含む各種の動作を行う。
【００３７】
例えば、負荷駆動装置４は、所定タイミングにて、主制御部４１１における異常を検出する自己診断動作を実行する。具体的には、主制御部４１１は、例えば、テスト演算を実行することで診断用データを生成し、この診断用データを主異常検出部４１３に送信する。主異常検出部４１３は、受信した診断用データを所定の基準データと照合することで、主制御部４１１における異常発生の有無を判定する。監視信号生成部４１５は、主異常検出部４１３における判定結果に対応した異常監視信号を、副制御回路４２における監視信号受信部４２２へ出力する。
【００３８】
上記の自己診断動作中は、主制御部４１１は、電気負荷３１の通常動作制御中とは異なる演算処理を実行する。このため、上記の自己診断動作は、電気負荷３１の通常動作制御モードとは異なる、診断専用動作モードにて実行される。
【００３９】
故に、例えば、電気負荷３１が、車両運転中に常時使用され得るものである場合（例えばヘッドランプ又はテールランプである場合）、任意のタイミングでの自己診断動作ができない。そのため、自己診断動作は、例えばイグニッションスイッチ又はシステム起動スイッチがオンされて電気負荷システム１が起動された直後の時点で実行され、その後は電気負荷システム１の起動中に再度実行されることはない。この場合、自己診断動作後に主制御部４１１に異常が発生しても、検出することができない。なお、イグニッションスイッチ又はシステム起動スイッチが一旦オフされた後に再度オンされることで、電気負荷システム１が再起動された場合、再起動の直後には自己診断動作が実行される。
【００４０】
主制御部４１１が正常である場合、主制御部４１１は、上位ＥＣＵ２からの入力信号に基づいて、主制御信号を生成する。生成された主制御信号は、主制御部４１１から、出力部４１２を介して、負荷回路３へ出力される。
【００４１】
また、負荷駆動装置４は、出力部４１２における異常の有無を、出力段異常検出部４１４により検出する。具体的には、出力部４１２は、主制御部４１１から出力された主制御信号に対応するデータを、ポート出力レジスタ４１６にて格納する。主制御信号は、入出力ポート４１８及び主出力端子Ｍ＿ＯＵＴを介して、負荷回路３へ出力される。
【００４２】
例えば、主制御部４１１が、正常であり且つスイッチング素子３２をオンするための主制御信号を出力した場合、ポート出力レジスタ４１６の該当ビットには「１」が格納される。一方、主制御部４１１が、正常であり且つスイッチング素子３２をオフするための主制御信号を出力した場合、ポート出力レジスタ４１６の該当ビットには「０」が格納される。
【００４３】
入出力ポート４１８が正常である場合、ポート出力レジスタ４１６の該当ビットに「１」が格納されると、主出力端子Ｍ＿ＯＵＴからハイレベル信号が出力されることで、スイッチング素子３２がオンされる。同様に、ポート出力レジスタ４１６の該当ビットに「０」が格納されると、主出力端子Ｍ＿ＯＵＴからローレベル信号が出力されることで、スイッチング素子３２がオフされる。
【００４４】
入出力ポート４１８及び主出力端子Ｍ＿ＯＵＴを介しての、主制御回路４１から負荷回路３への信号出力状態は、ポート入力レジスタ４１７に格納される。入出力ポート４１８が正常であれば、ポート出力レジスタ４１６における格納状態とポート入力レジスタ４１７における格納状態とは一致する。
【００４５】
これに対し、入出力ポート４１８に異常が発生した場合、ポート出力レジスタ４１６の該当ビットに「１」が格納されていても、ポート出力レジスタ４１６の該当ビットに「０」が格納される。また、異物付着等により主出力端子Ｍ＿ＯＵＴが地絡している場合、ポート出力レジスタ４１６の該当ビットに「１」が格納されていても、ポート出力レジスタ４１６の該当ビットに「０」が格納される。同様に、異物付着等により主出力端子Ｍ＿ＯＵＴが天絡している場合、ポート出力レジスタ４１６の該当ビットに「０」が格納されていても、ポート出力レジスタ４１６の該当ビットに「１」が格納される。
【００４６】
そこで、出力段異常検出部４１４は、ポート出力レジスタ４１６における格納状態とポート入力レジスタ４１７における格納状態とを比較することで、出力部４１２における異常を検出する。かかる出力部４１２の異常検出は、主制御部４１１の異常検出のための自己診断動作とは異なり、負荷回路３の通常動作制御中に実行することが可能である。即ち、本実施形態によれば、電気負荷３１が車両運転中に常時使用され得るものである場合（例えばヘッドランプ又はテールランプである場合）であっても、出力部４１２における異常を常時監視することが可能となる。
【００４７】
負荷駆動装置４は、上位ＥＣＵ２からの入力信号と、主制御回路４１における異常検出結果とに基づいて、負荷回路３の制御信号を出力する。具体的には、主制御回路４１が正常である場合、負荷駆動装置４は、主制御部４１１にて生成された主制御信号を、負荷回路３へ出力する。一方、主制御回路４１に異常が発生した場合（即ち主異常検出部４１３又は出力段異常検出部４１４が異常を検出した場合）、負荷駆動装置４は、副制御部４２１にて生成されたフェールセーフ制御信号を、負荷回路３へ出力する。
【００４８】
具体的には、主制御回路４１に異常が発生した場合、監視信号生成部４１５は、異常検出時の異常監視信号を、監視信号受信部４２２へ出力する。副制御回路４２における副制御部４２１は、監視信号受信部４２２における異常監視信号の受信結果に基づいて、主制御回路４１に異常が発生した場合の動作を実行する。即ち、副制御部４２１は、フェールセーフ制御信号を生成して、フェールセーフ出力部４２３へ出力する。これにより、フェールセーフ制御信号は、フェールセーフ出力部４２３を介して負荷回路３へ出力される。
【００４９】
特に、主制御部４１１が正常である一方で出力部４１２における異常が発生した場合、出力段異常検出部４１４は、当該異常を検出する。すると、副制御回路４２における副制御部４２１は、フェールセーフ制御信号を生成して、フェールセーフ出力部４２３を介して負荷回路３へ出力する。したがって、かかる構成によれば、主制御部４１１が正常である一方で出力部４１２に異常が発生した場合に、負荷回路３へ異常な信号が出力されることが、良好に抑制され得る。
【００５０】
第２の実施形態では、スイッチング素子３３は、主制御回路４１に対して電気接続されることで主制御信号及び異常監視信号を受信するとともに、副制御回路４２に対して電気接続されることでフェールセーフ制御信号を受信する。即ち、スイッチング素子３３は、主異常検出部４１３及び出力段異常検出部４１４によって異常が検出されていない場合、負荷駆動装置４における主制御回路４１から受信した主制御信号に基づいて、負荷回路３への通電をオン又はオフする。一方、スイッチング素子３３は、主異常検出部４１３及び出力段異常検出部４１４によって異常が検出された場合、負荷駆動装置４における副制御回路４２から受信したフェールセーフ制御信号に基づいて、負荷回路３への通電をオン又はオフする。したがって、かかる構成によれば、負荷回路３のスイッチング駆動について、主制御部４１１が正常である一方で出力部４１２に異常が発生した場合の良好なフェールセーフ動作が可能となる。
【００５１】
第３の実施形態では、信号遮断回路３４は主制御信号を受信する。主異常検出部４１３及び出力段異常検出部４１４によって異常が検出されていない場合、負荷駆動装置４における主制御回路４１から受信した主制御信号に基づいて、負荷回路３への通電をオン又はオフする。一方、主異常検出部４１３及び出力段異常検出部４１４によって異常が検出された場合、信号遮断回路３４は主制御信号を負荷回路３へ信号伝達しないようにする。したがって、かかる構成によれば、負荷回路３に対してはフェールセーフ制御信号のみが伝達され、例えば主制御信号が負荷回路３をオンするための信号を出力し、フェールセーフ制御信号が負荷回路３をオフするための信号を出力した場合に、主制御信号の影響を受けることなく、フェールセーフ制御信号に基づいて負荷回路３をオフすることができる。
【００５２】
（変形例）
本開示は、上記実施形態に記載された具体的例示に限定されるものではない。即ち、上記実施形態に対しては、適宜変更が可能である。以下、代表的な変形例について説明する。以下の変形例の説明においては、上記実施形態と異なる部分についてのみ説明する。また、上記実施形態と変形例とにおいて、互いに同一又は均等である部分には、同一符号が付されている。したがって、以下の変形例の説明において、上記実施形態と同一の符号を有する構成要素に関しては、技術的矛盾又は特段の追加説明なき限り、上記実施形態における説明が適宜援用され得る。
【００５３】
本開示は、上記実施形態に記載された具体的構成に限定されない。例えば、複数種類の負荷回路３が、負荷駆動装置４に対して並列に電気接続され得る。この場合、各負荷回路３に対応して、出力部４１２が一つずつ設けられる。この場合も、複数種類の負荷回路３に対応する複数の出力部４１２の各々における異常監視が、各負荷回路３の通常運転制御中に常時行われ得る。
【００５４】
主制御回路４１は、ＣＰＵ、ＲＯＭ、ＲＡＭ、不揮発性ＲＡＭ等を備えたマイコンとして構成されていてもよいし、デジタル回路、例えば、ゲートアレイ等のＡＳＩＣ（APPLICATION  SPECIFIC  INTEGRATED  CIRCUIT）として構成されていてもよい。副制御回路４２についても同様である。
【００５５】
変形例も、上記の例示に限定されない。また、複数の変形例が、互いに組み合わされ得る。さらに、上記実施形態の全部又は一部と、変形例の全部又は一部とが、互いに組み合わされ得る。
【符号の説明】
【００５６】
１        電気負荷システム
２        上位ＥＣＵ（外部装置）
３        負荷回路
３１      電気負荷
４        負荷駆動装置
４１      主制御回路
４１１    主制御部
４１２    出力部
４１４    第二異常検出部
４２      副制御回路
【図１】
2018106367.tif 000003
【図２】
2018106367.tif 000004
【図３】
2018106367.tif 000005