(57)【要約】      （修正有）【課題】、表示品位が良好な表示装置を提供する。【解決手段】複数の画素１１０がマトリクス状に配置された表示部１０１を走査方向の上流側１０１ａと下流側１０１ｂで領域Ａと領域Ｂに分割し、それぞれに画像信号を供給する信号配線ＳＬａ、ＳＬｂを設ける。領域Ａと領域Ｂは、両者の境界を示す境界線１０８が屈曲するように隣接する。境界線１０８を屈曲させることで、境界部分に生じる分割縞を軽減する。例えば、任意の列において、領域Ａの信号配線ＳＬａに電気的に接続する画素の総数と、領域Ｂの信号配線ＳＬｂに電気的に接続する画素１１０の総数を異ならせる。【選択図】図３
2018116274.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を含む表示部と、複数の走査線と、複数の第１信号線と、複数の第２信号線と、を含む表示装置であって、
前記複数の画素の少なくとも一は、表示素子と、トランジスタと、を含み、
前記複数の第１信号線および前記複数の第２信号線は走査方向に延在し、
前記複数の第１信号線は走査方向の上流側に設けられ、
前記複数の第２信号線は走査方向の下流側に設けられ、
前記複数の画素は、
前記複数の第１信号線のいずれか一と電気的に接続された第１画素と、
前記複数の第２信号線のいずれか一と電気的に接続された第２画素と、を含み、
前記複数の走査線は、
第１走査線と、第２走査線と、第３走査線と、を含み、
前記第１走査線は、
前記複数の第１信号線および前記複数の第２信号線のうち前記複数の第１信号線のみと重なる領域を含み、
前記第２走査線は、
前記複数の第１信号線および前記複数の第２信号線のうち前記複数の第２信号線のみと重なる領域を含み、
前記第３走査線は、
前記複数の第１信号線の少なくとも一と重なる領域と、前記複数の第２信号線の少なくとも一と重なる領域と、
を含むことを特徴とする表示装置。
【請求項２】
複数の画素がｍ行ｎ列（ｍおよびｎは１以上の整数）に配置された表示部と、ｎ本の第１信号線と、ｎ本の第２信号線と、ｍ本の走査線を含む表示装置であって、
前記複数の画素の少なくとも一は、表示素子と、トランジスタと、を含み、
前記ｎ本の第１信号線および前記ｎ本の第２信号線は走査方向に延在し、
前記ｎ本の第１信号線は走査方向の上流側に設けられ、
前記ｎ本の第２信号線は走査方向の下流側に設けられ、
前記複数の画素は、
ｊ列目（ｊは１以上ｎ以下の整数）に配置された第１画素と、
ｊ列目に配置された第２画素と、を含み、
前記第１画素はｊ本目の前記第１信号線と電気的に接続され、
前記第２画素はｊ本目の前記第２信号線と電気的に接続され、
前記ｍ本の走査線は、
第１走査線と、第２走査線と、第３走査線と、を含み、
前記第１走査線は、
前記ｎ本の第１信号線および前記ｎ本の第２信号線のうち、前記ｎ本の第１信号線のみと重なる領域を含み、
前記第２走査線は、
前記ｎ本の第１信号線および前記ｎ本の第２信号線のうち、前記ｎ本の第２信号線のみと重なる領域を含み、
前記第３走査線は、
前記ｎ本の第１信号線の少なくとも一と重なる領域と、
前記ｎ本の第２信号線の少なくとも一と重なる領域と、
を含むことを特徴とする表示装置。
【請求項３】
ｍ行ｎ列（ｍおよびｎは２以上の整数）に配置されたｐ個（ｐは４以上の整数）の画素を含む表示部と、ｎ本の第１信号線と、ｎ本の第２信号線と、ｍ本の走査線と、を含む表示装置であって、
前記ｐ個の画素の少なくとも一は、表示素子と、トランジスタと、を含み、
前記ｎ本の第１信号線および前記ｎ本の第２信号線は走査方向に延在し、
前記ｎ本の第１信号線は走査方向の上流側に設けられ、
前記ｎ本の第２信号線は走査方向の下流側に設けられ、
前記ｐ個の画素は、
ｋ本目（ｋは１以上ｎ未満の整数）の前記第１信号線と電気的に接続された複数の第１画素と、
ｋ本目の前記第２信号線と電気的に接続された複数の第２画素と、
ｋ＋１本目の前記第１信号線と電気的に接続された複数の第３画素と、
ｋ＋１本目の前記第２信号線と電気的に接続された複数の第４画素と、
を含み、
前記複数の第１画素の総数は前記複数の第３画素の総数と異なることを特徴とする表示装置。
【請求項４】
請求項３において、
前記複数の第１画素の総数および前記複数の第２画素の総数の合計と、
前記複数の第３画素の総数および前記複数の第４画素の総数の合計が等しいことを特徴とする表示装置。
【請求項５】
ｍ行ｎ列（ｍおよびｎは２以上の整数）に配置されたｐ個（ｐは４以上の整数）の画素を含む表示部と、ｎ本の第１信号線と、ｎ本の第２信号線と、ｍ本の走査線と、を含む表示装置であって、
前記ｐ個の画素の少なくとも一は、表示素子と、トランジスタと、を含み、
前記ｎ本の第１信号線および前記ｎ本の第２信号線は走査方向に延在し、
前記ｎ本の第１信号線は走査方向の上流側に設けられ、
前記ｎ本の第２信号線は走査方向の下流側に設けられ、
前記ｐ個の画素は、
ｋ本目（ｋは１以上ｎ未満の整数）の前記第１信号線と電気的に接続された複数の第１画素と、
ｋ本目の前記第２信号線と電気的に接続された複数の第２画素と、
ｋ＋１本目の前記第１信号線と電気的に接続された複数の第３画素と、
ｋ＋１本目の前記第２信号線と電気的に接続された複数の第４画素と、
を含み、
前記複数の第１画素の総数に対する前記複数の第２画素の総数の比は、
前記複数の第３画素の総数に対する前記複数の第４画素の総数の比と異なることを特徴とする表示装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記トランジスタの半導体層は金属酸化物を含むことを特徴とする表示装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記表示素子は、液晶素子または発光素子であることを特徴とする表示装置。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記トランジスタはボトムゲート型のトランジスタであることを特徴とする表示装置。
【請求項９】
請求項１乃至請求項８のいずれか一項において、
前記金属酸化物は、酸化物半導体であることを特徴とする表示装置。
【請求項１０】
請求項１乃至請求項９のいずれか一項において、
前記表示部は対角６０インチ以上であることを特徴とする表示装置。
【請求項１１】
請求項１乃至請求項１０のいずれか一項において、
８Ｋ以上の解像度を有することを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関する。または、本明細書等で開示する発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、表示装置および表示装置の作製方法に関する。
【０００２】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置と言える場合がある。もしくは、これらは半導体装置を有すると言える場合がある。
【背景技術】
【０００３】
各画素に表示素子を駆動するためのトランジスタを有するアクティブマトリクス型の表示装置が知られている。例えば、表示素子として液晶素子を用いたアクティブマトリクス型の液晶表示装置や、表示素子として有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子などの発光素子を用いたアクティブマトリクス型の発光表示装置などが知られている。これらのアクティブマトリクス型の表示装置は、単純マトリクス型の表示装置に比べて画面の大型化や高精細化が容易であり、消費電力の低減などの面で有利である。
【０００４】
また、アクティブマトリクス型表示装置においては、画面サイズが対角３０インチ以上と大型化する傾向にあり、対角６０インチ以上さらには、対角１２０インチ以上の画面サイズも視野に入れた開発が行われている。加えて、画面の解像度も、フルハイビジョン（画素数１９２０×１０８０、または「２Ｋ」などとも言われる。）、ウルトラハイビジョン（画素数３８４０×２１６０、または「４Ｋ」などとも言われる。）、スーパーハイビジョン（画素数７６８０×４３２０、または「８Ｋ」などとも言われる。）と高精細化の傾向にある。
【０００５】
画面サイズの大型化や高精細化は、表示部内の配線抵抗を増大させる傾向にある。特許文献１では、非晶質シリコントランジスタを用いた液晶表示装置において、配線抵抗の増大を抑えるために、銅（Ｃｕ）を使用して低抵抗の配線層を形成する技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−１６３９０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
配線抵抗の増大は、信号線の終端への信号伝達の遅れ、信号波形のなまり、電源線の電圧降下などを引き起こし、結果として、表示ムラや階調不良などの表示品位の低下、消費電力の増加などが生じてしまう。また、信号線に生じる寄生容量の増大も、表示品位の低下、消費電力の増加などの一因となる。例えば、非晶質シリコントランジスタは電界効果移動度が低いため、非晶質シリコントランジスタを用いた表示装置では配線抵抗の増大に伴う画像信号の書き込み不足が生じ易い。
【０００８】
よって、画面サイズの大型化または高精細化に伴い、配線抵抗のさらなる低減が求められている。同様に、信号線に生じる寄生容量の低減が求められている。
【０００９】
本発明の一態様は、表示品位が良好な表示装置または電子機器などを提供することを課題の一つとする。または、消費電力の少ない表示装置または電子機器などを提供することを課題の一とする。または、生産性の良好な表示装置または電子機器などを提供することを課題の一とする。または、信頼性が良好な表示装置または電子機器などを提供することを課題の一つとする。または、新規な表示装置または電子機器などを提供することを課題の一つとする。
【００１０】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１１】
本発明の一態様は、複数の画素を含む表示部と、複数の走査線と、複数の第１信号線と、複数の第２信号線と、を含む表示装置であって、複数の画素の少なくとも一は、表示素子と、トランジスタと、を含み、複数の第１信号線および複数の第２信号線は走査方向に延在し、複数の第１信号線は走査方向の上流側に設けられ、複数の第２信号線は走査方向の下流側に設けられ、複数の画素は、複数の第１信号線のいずれか一と電気的に接続された第１画素と、複数の第２信号線のいずれか一と電気的に接続された第２画素と、を含み、複数の走査線は、第１走査線と、第２走査線と、第３走査線と、を含み、第１走査線は、複数の第１信号線および複数の第２信号線のうち複数の第１信号線のみと重なる領域を含み、第２走査線は、複数の第１信号線および複数の第２信号線のうち複数の第２信号線のみと重なる領域を含み、第３走査線は、複数の第１信号線の少なくとも一と重なる領域と、複数の第２信号線の少なくとも一と重なる領域と、を含むことを特徴とする表示装置である。
【００１２】
または、本発明の一態様は、複数の画素がｍ行ｎ列（ｍおよびｎは１以上の整数）に配置された表示部と、ｎ本の第１信号線と、ｎ本の第２信号線と、ｍ本の走査線を含む表示装置であって、複数の画素の少なくとも一は、表示素子と、トランジスタと、を含み、ｎ本の第１信号線およびｎ本の第２信号線は走査方向に延在し、ｎ本の第１信号線は走査方向の上流側に設けられ、ｎ本の第２信号線は走査方向の下流側に設けられ、複数の画素は、ｊ列目（ｊは１以上ｎ以下の整数）に配置された第１画素と、ｊ列目に配置された第２画素と、を含み、第１画素はｊ本目の第１信号線と電気的に接続され、第２画素はｊ本目の第２信号線と電気的に接続され、ｍ本の走査線は、第１走査線と、第２走査線と、第３走査線と、を含み、第１走査線は、ｎ本の第１信号線およびｎ本の第２信号線のうち、ｎ本の第１信号線のみと重なる領域を含み、第２走査線は、ｎ本の第１信号線およびｎ本の第２信号線のうち、ｎ本の第２信号線のみと重なる領域を含み、第３走査線は、ｎ本の第１信号線の少なくとも一と重なる領域と、ｎ本の第２信号線の少なくとも一と重なる領域と、を含むことを特徴とする表示装置である。
【００１３】
または、本発明の一態様は、ｍ行ｎ列（ｍおよびｎは２以上の整数）に配置されたｐ個（ｐは４以上の整数）の画素を含む表示部と、ｎ本の第１信号線と、ｎ本の第２信号線と、ｍ本の走査線と、を含む表示装置であって、ｐ個の画素の少なくとも一は、表示素子と、トランジスタと、を含み、ｎ本の第１信号線およびｎ本の第２信号線は走査方向に延在し、ｎ本の第１信号線は走査方向の上流側に設けられ、ｎ本の第２信号線は走査方向の下流側に設けられ、ｐ個の画素は、ｋ本目（ｋは１以上ｎ未満の整数）の第１信号線と電気的に接続された複数の第１画素と、ｋ本目の第２信号線と電気的に接続された複数の第２画素と、ｋ＋１本目の第１信号線と電気的に接続された複数の第３画素と、ｋ＋１本目の第２信号線と電気的に接続された複数の第４画素と、を含み、複数の第１画素の総数は複数の第３画素の総数と異なることを特徴とする表示装置である。なお、複数の第１画素の総数および複数の第２画素の総数の合計と、複数の第３画素の総数および複数の第４画素の総数の合計が等しいことが好ましい。
【００１４】
または、本発明の一態様は、ｍ行ｎ列（ｍおよびｎは２以上の整数）に配置されたｐ個（ｐは４以上の整数）の画素を含む表示部と、ｎ本の第１信号線と、ｎ本の第２信号線と、ｍ本の走査線と、を含む表示装置であって、ｐ個の画素の少なくとも一は、表示素子と、トランジスタと、を含み、ｎ本の第１信号線およびｎ本の第２信号線は走査方向に延在し、ｎ本の第１信号線は走査方向の上流側に設けられ、ｎ本の第２信号線は走査方向の下流側に設けられ、ｐ個の画素は、ｋ本目（ｋは１以上ｎ未満の整数）の第１信号線と電気的に接続された複数の第１画素と、ｋ本目の第２信号線と電気的に接続された複数の第２画素と、ｋ＋１本目の第１信号線と電気的に接続された複数の第３画素と、ｋ＋１本目の第２信号線と電気的に接続された複数の第４画素と、を含み、複数の第１画素の総数に対する複数の第２画素の総数の比は、複数の第３画素の総数に対する複数の第４画素の総数の比と異ることを特徴とする表示装置である。
【００１５】
トランジスタの半導体層に用いる半導体材料としては、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領域を有する半導体）のいずれを用いてもよい。例えば、トランジスタの半導体層に用いる半導体材料として、シリコンや、ゲルマニウム等を用いることができる。また、炭化シリコン、ガリウム砒素、金属酸化物、窒化物半導体などの化合物半導体や、有機半導体などを用いることができる。
【発明の効果】
【００１６】
本発明の一態様によれば、画面サイズが対角３０インチ以上、さらには６０インチ以上で表示品位が良好な表示装置を提供できる。または、本発明の一態様によれば、４Ｋ以上の解像度、さらには８Ｋ以上の解像度で表示品位が良好な表示装置を提供できる。
【００１７】
本発明の一態様によれば、表示品位が良好な表示装置または電子機器などを提供できる。または、消費電力の少ない表示装置または電子機器などを提供できる。または、生産性の良好な表示装置または電子機器などを提供できる。または、信頼性が良好な表示装置または電子機器などを提供できる。または、新規な表示装置または電子機器などを提供できる。
【００１８】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００１９】
【図１】表示装置を説明する図。
【図２】表示部を説明する図。
【図３】表示部を説明する図。
【図４】表示部を説明する図。
【図５】表示部を説明する図。
【図６】表示装置を説明する図。
【図７】表示部を説明する図。
【図８】副画素を説明する図。
【図９】画素回路の構成例を説明する図。
【図１０】トランジスタの構成例を説明する図。
【図１１】トランジスタの構成例を説明する図。
【図１２】トランジスタの構成例を説明する図。
【図１３】表示装置に用いるトランジスタの一例を示す上面図及び断面図。
【図１４】表示装置に用いるトランジスタの一例を示す上面図及び断面図。
【図１５】表示装置に用いるトランジスタの一例を示す上面図及び断面図。
【図１６】表示装置を説明する図。
【図１７】表示装置を説明する図。
【図１８】表示モジュールを説明する図。
【図１９】電子機器を説明する図。
【図２０】電子機器を説明する図。
【図２１】レーザ照射方法およびレーザ結晶化装置を説明する図。
【図２２】レーザ照射方法を説明する図。
【図２３】実施例１のディスプレイモジュールを示すブロック図、および実施例１の画素を示す回路図。
【図２４】実施例１の画素レイアウトを示す上面図。
【図２５】実施例１のデータ書き込み時間の概算結果。
【図２６】実施例１のデータ書き込み時間の概算結果。
【図２７】実施例１のディスプレイモジュールを示すブロック図、および実施例１の画素を示す回路図。
【図２８】実施例１の画素レイアウトを示す上面図。
【図２９】実施例１のデータ書き込み時間の概算結果。
【図３０】実施例１のデータ書き込み時間の概算結果。
【図３１】実施例１のディスプレイモジュールを示すブロック図、および実施例１の画素を示す回路図。
【図３２】実施例１の画素レイアウトを示す上面図。
【図３３】実施例１のデータ書き込み時間の概算結果。
【図３４】実施例１のデータ書き込み時間の概算結果。
【図３５】実施例１のデータ書き込み時間の概算結果。
【図３６】実施例１のデータ書き込み時間の概算結果。
【図３７】実施例１のデータ書き込み時間の概算結果。
【図３８】画素領域のサイズとフレーム周波数の関係を示す図。
【発明を実施するための形態】
【００２０】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。
【００２１】
また、図面などにおいて示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面などに開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、発明の理解を容易とするため、省略して示すことがある。
【００２２】
また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
【００２３】
本明細書等において、「第１」、「第２」などの序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において付された序数詞と、特許請求の範囲において付された序数詞が異なる場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
【００２４】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって設けられている場合なども含む。
【００２５】
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００２６】
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００２７】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体層の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
【００２８】
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【００２９】
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
【００３０】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【００３１】
また、本明細書等において、フォトリソグラフィ法によりレジストマスクを形成し、その後にエッチング工程（除去工程）を行う場合は、特段の説明がない限り、当該レジストマスクは、エッチング工程終了後に除去するものとする。
【００３２】
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００３３】
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
【００３４】
また、本明細書等に示すトランジスタは、特に断りがない場合、エンハンスメント型（ノーマリーオフ型）の電界効果トランジスタとする。また、本明細書等に示すトランジスタは、特に断りがない場合、ｎチャネル型のトランジスタとする。よって、そのしきい値電圧（「Ｖｔｈ」ともいう。）は、特に断りがない場合、０Ｖよりも大きいものとする。
【００３５】
なお、本明細書等において、バックゲートを有するトランジスタのＶｔｈとは、特に断りがない場合、バックゲートの電位をソースまたはゲートと同電位としたときのＶｔｈをいう。
【００３６】
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ソースを基準とした時のゲートとソースの間の電位差（以下、「Ｖｇ」ともいう。）がしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、Ｖｇがしきい値電圧（以下、「Ｖｔｈ」ともいう。）よりも低いときのドレイン電流を言う場合がある。
【００３７】
トランジスタのオフ電流は、Ｖｇに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇにおけるオフ状態、所定の範囲内のＶｇにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇにおけるオフ状態、等におけるオフ電流を指す場合がある。
【００３８】
一例として、Ｖｔｈが０．５Ｖであり、Ｖｇが０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、Ｖｇが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇが−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇが−０．５Ｖにおいて、または、Ｖｇが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
【００３９】
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温（ＲＴ：Ｒｏｏｍ  Ｔｅｍｐｅｒａｔｕｒｅ）、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃以上３５℃以下の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、ＲＴ、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃以上３５℃以下の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇの値が存在することを指す場合がある。
【００４０】
トランジスタのオフ電流は、ソースを基準とした時のドレインとソースの間の電圧（以下、「Ｖｄ」ともいう。）に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置の信頼性が保証されるＶｄ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄ、におけるトランジスタのオフ電流がＩ以下となるＶｇの値が存在することを指す場合がある。
【００４１】
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
【００４２】
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
【００４３】
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して設けられている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
【００４４】
また、本明細書において、「平行」とは、明示されている場合を除き、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「略平行」とは、明示されている場合を除き、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」および「直交」とは、明示されている場合を除き、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、明示されている場合を除き、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【００４５】
なお、本明細書等において、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」（これらの同意語を含む）などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
【００４６】
（実施の形態１）
本発明の一態様の表示装置１００について、図面を用いて説明する。
【００４７】
＜構成例＞
図１は、表示装置１００の構成例を説明するためのブロック図である。表示装置１００は、表示部１０１、走査線駆動回路１０２、走査線駆動回路１０３、信号線駆動回路１０４、および信号線駆動回路１０５を有する。なお、走査線駆動回路１０２、走査線駆動回路１０３、信号線駆動回路１０４、および信号線駆動回路１０５に含まれる回路の総称を、「周辺駆動回路」または「駆動回路」という場合がある。周辺駆動回路には、シフトレジスタ、レベルシフタ、インバータ、ラッチ、アナログスイッチ、論理回路等の様々な回路を用いることができる。
【００４８】
表示部１０１は複数の画素１１０を有する。例えば、ｍ行ｎ列（ｍおよびｎは、１以上の整数。）のマトリクス状に配置された複数の画素１１０を有する。また、表示装置１００は、ｍ本の配線ＧＬを有する。ｍ本の配線ＧＬのそれぞれは、行方向に延在する。また、ｍ本の配線ＧＬのそれぞれは、表示部１０１において行方向に並ぶ複数の画素１１０と電気的に接続する。
【００４９】
図１では、１行目の画素１１０と電気的に接続する配線ＧＬを配線ＧＬ＿１と示している。また、ｉ行目（ｉは１以上ｍ以下の任意の整数。）の画素１１０と電気的に接続する配線ＧＬを配線ＧＬ＿ｉと示している。また、ｍ行目の画素１１０と電気的に接続する配線ＧＬを配線ＧＬ＿ｍと示している。
【００５０】
また、配線ＧＬの一端は走査線駆動回路１０２と電気的に接続され、配線ＧＬの他端は走査線駆動回路１０３と電気的に接続される。よって、走査線駆動回路１０２と走査線駆動回路１０３は、表示部１０１を挟んで向かい合う位置に設けられている。なお、配線ＧＬを「走査線」と呼ぶ場合がある。
【００５１】
走査線駆動回路１０２および走査線駆動回路１０３は、配線ＧＬ＿１から配線ＧＬ＿ｍまで順に選択信号を供給する機能を有する。言い換えると、走査線駆動回路１０２および走査線駆動回路１０３は、配線ＧＬ＿１乃至配線ＧＬ＿ｍを順に走査する機能を有する。配線ＧＬ＿ｍまで走査した後、再び配線ＧＬ＿１から順に走査する。
【００５２】
配線ＧＬは、走査線駆動回路１０２および走査線駆動回路１０３から供給される選択信号を画素１１０に伝える機能を有する。
【００５３】
同じ配線ＧＬに、走査線駆動回路１０２および走査線駆動回路１０３から同時に選択信号を供給することで、配線ＧＬへの選択信号の供給能力を高めることができる。なお、目的などに応じて、走査線駆動回路１０２または走査線駆動回路１０３の一方を省略してもよい。
【００５４】
本発明の一態様の表示装置１００は、表示部１０１を走査方向の上流側の表示部１０１ａと、走査方向の下流側の表示部１０１ｂの二つに分けて設ける。図１では、表示部１０１ａと表示部１０１ｂの境界を境界線１０８で示している。
【００５５】
また、表示装置１００は、ｎ本の配線ＳＬａと、ｎ本の配線ＳＬｂと、を有する。なお、本明細書等では、配線ＳＬａと配線ＳＬｂの双方を示す際に、または配線ＳＬａと配線ＳＬｂに共通する事柄を説明する際に、「配線ＳＬ」という場合がある。ｎ本の配線ＳＬａそれぞれは、走査方向（列方向）に延在し、表示部１０１ａにおいて列方向に並ぶ複数の画素１１０と電気的に接続する。また、ｎ本の配線ＳＬｂそれぞれは、走査方向（列方向）に延在し、表示部１０１ｂにおいて列方向に並ぶ複数の画素１１０と電気的に接続する。
【００５６】
図１では、表示部１０１ａにおいて１列目の画素１１０と電気的に接続する配線ＳＬａを配線ＳＬａ＿１と示している。また、ｊ列目（ｊは１以上ｎ以下の任意の整数。）の画素１１０と電気的に接続する配線ＳＬａを配線ＳＬａ＿ｊと示している。また、ｎ列目の画素１１０と電気的に接続する配線ＳＬａを配線ＳＬａ＿ｎと示している。
【００５７】
また、表示部１０１ｂにおいて１列目の画素１１０と電気的に接続する配線ＳＬｂを配線ＳＬｂ＿１と示している。また、ｊ列目の画素１１０と電気的に接続する配線ＳＬｂを配線ＳＬｂ＿ｊと示している。また、ｎ列目の画素１１０と電気的に接続する配線ＳＬｂを配線ＳＬｂ＿ｎと示している。
【００５８】
また、配線ＳＬａの一端は信号線駆動回路１０４と電気的に接続され、配線ＳＬｂの一端は信号線駆動回路１０５と電気的に接続される。よって、信号線駆動回路１０４と信号線駆動回路１０５は、表示部１０１を挟んで向かい合う位置に設けられている。なお、配線ＳＬを「信号線」と呼ぶ場合がある。
【００５９】
信号線駆動回路１０４は、配線ＳＬａに画像信号を供給する機能を有する。配線ＳＬａは、信号線駆動回路１０４から供給された画像信号を画素１１０に伝える機能を有する。信号線駆動回路１０５は、配線ＳＬｂに画像信号を供給する機能を有する。配線ＳＬｂは、信号線駆動回路１０５から供給される画像信号を画素１１０に伝える機能を有する。
【００６０】
図２は、表示部１０１ａと表示部１０１ｂの境界近傍を示す図である。図２において、配線ＧＬ＿ｉ＋４までが表示部１０１ａであり、配線ＧＬ＿ｉ＋５以降が表示部１０１ｂである。
【００６１】
表示部１０１のｊ列目に設けられている画素１１０を全て１本の配線で接続すると、配線抵抗および寄生容量の影響により、信号の遅延や信号のなまりが生じ易くなる。特に、画面サイズが対角３０インチ以上の表示装置では、表示品位低下の一因となりやすい。また、４Ｋ以上の解像度を有する表示装置においても、表示品位低下の一因となりやすい。
【００６２】
図１および図２に示すように、ｊ列目に設けられている画素１１０と接続する配線を、配線ＳＬａと配線ＳＬｂのように、半分に分けることで、配線抵抗と寄生容量をそれぞれ１／２とすることができる。よって、信号の遅延やなまりに与える影響（時定数）を１／４に低減することができる。すなわち、表示装置の表示品位を高めることができる。
【００６３】
また、表示部１０１ａに含まれる配線ＳＬａ＿ｊの長さと、表示部１０１ｂに含まれる配線ＳＬｂ＿ｊの長さは等しいことが好ましい。このようにすることで、配線ＳＬａ＿ｊの配線抵抗と配線ＳＬｂ＿ｊの配線抵抗を等しくすることができる。よって、表示部１０１ａに含まれるｎ本の配線ＳＬａの配線抵抗の合計と、表示部１０１ｂに含まれるｎ本の配線ＳＬｂの配線抵抗の合計を等しくすることができる。
【００６４】
また、配線ＳＬａ＿ｊと電気的に接続する画素１１０の数と、配線ＳＬｂ＿ｊと電気的に接続する画素１１０の数は、等しいことが好ましい。このようにすることで、配線ＳＬａ＿ｊに生じる寄生容量と配線ＳＬｂ＿ｊに生じる寄生容量をほぼ等しくすることができる。よって、表示部１０１ａに含まれるｎ本の配線ＳＬａの寄生容量の合計と、表示部１０１ｂに含まれるｎ本の配線ＳＬｂの寄生容量の合計を等しくすることができる。
【００６５】
〔変形例１〕
一方で、図２に示したように、境界線１０８が一直線になっている場合、表示部１０１ａと表示部１０１ｂの境界部分が分割縞として観察者に認識される場合がある。図３に示すように、境界線１０８が一直線にならないようにすることで、表示装置の表示品位をさらに高めることができる。
【００６６】
例えば、表示部１０１において、１列毎に配線ＳＬａと配線ＳＬｂの長さをランダムに変えることで、境界線１０８を屈曲させることができる。または、表示部１０１において、ｊ列目の配線ＳＬａ（配線ＳＬａ＿ｊ）の長さとｊ＋１列目の配線ＳＬａ（配線ＳＬａ＿ｊ＋１）の長さを変えればよい。同様に、表示部１０１において、ｊ列目の配線ＳＬｂ（配線ＳＬｂ＿ｊ）の長さとｊ＋１列目の配線ＳＬｂ（配線ＳＬｂ＿ｊ＋１）の長さを変えればよい。または、表示部１０１において、１列毎に配線ＳＬａの長さに対する配線ＳＬｂの長さの比を変えればよい。なお、前述の配線の長さや比率の変動は、１列毎に限らず、複数列毎に行なってもよい。
【００６７】
境界線１０８を屈曲させることで、分割縞を認識されにくくすることができる。よって、表示装置１００の表示品位をより高めることができる。
【００６８】
また、配線ＳＬａ＿ｊに電気的に接続する画素１１０の数と、配線ＳＬａ＿ｊ＋１に電気的に接続する画素１１０の数を異ならせてもよい。同様に、配線ＳＬｂ＿ｊに電気的に接続する画素１１０の数と、配線ＳＬｂ＿ｊ＋１に電気的に接続する画素１１０の数を異ならせてもよい。このようにすることで、境界線１０８を屈曲させることができる。なお、表示装置１００では、配線ＳＬａ＿ｊと電気的に接続する画素１１０の数および配線ＳＬｂ＿ｊと電気的に接続する画素１１０の数の合計と、配線ＳＬａ＿ｊ＋１と電気的に接続する画素１１０の数および配線ＳＬｂ＿ｊ＋１と電気的に接続する画素１１０の数の合計は等しくなる。
【００６９】
ここで、表示部１０１ａに含まれる画素１１０の数と表示部１０１ｂに含まれる画素１１０の数の差が大きいと、両者に含まれる配線抵抗および寄生容量の差が大きくなるため、表示ムラなどが生じ易くなる。よって、表示部１０１ａに含まれる画素１１０の数と、表示部１０１ｂに含まれる画素１１０の数が等しいことが好ましい。表示部１０１ａに含まれる画素１１０の数と表示部１０１ｂに含まれる画素１１０の数の差は、表示部１０１に含まれる画素１１０の数の２０％以下であることが好ましく、１０％以下であることがさらに好ましい。
【００７０】
言い換えると、表示部１０１ａの面積と表示部１０１ｂの面積が等しいことが好ましい。表示部１０１ａの面積と表示部１０１ｂの面積の差は、表示部１０１の面積の２０％以下であることが好ましく、１０％以下であることがさらに好ましい。
【００７１】
〔変形例２〕
また、表示部１０１をダブルソース型としてもよい。図４に、ダブルソース型かつ境界線１０８を屈曲させた表示部１０１を示している。
【００７２】
ダブルソース型の表示部とは、１列の画素１１０に対して２本の配線ＳＬを設け、画素１１０が電気的に接続する配線ＳＬを一行毎に切り替える方式の表示部である（図４および図５（Ａ）参照。）。また、ダブルソース型の表示部では配線ＧＬを２行同時に選択することができるため、画像信号の書き込み時間を長くすることができる。よって、フレーム周波数を高めた高速駆動時においても、画像信号の書き込み不足を防ぐことができる。例えば、フレーム周波数が１２０Ｈｚ以上である場合にも、画像信号の書き込み不足を防ぐことができる。
【００７３】
また、フレーム周波数を１Ｈｚ〜１２０Ｈｚの可変としてもよい。例えば、静止画を表示する場合はフレーム周波数を小さくすることで、表示装置の消費電力を低減することができる。また、フレーム周波数を大きくすることで、動画表示時の視認性を高めることができる。
【００７４】
また、ダブルソース型に限らず、１列の画素１１０に対して３本の配線ＳＬを設けるトリプルソース型でもよいし、１列の画素１１０に対して４本の配線ＳＬを設けるクワッドソース型でもよい（図５（Ｂ）参照。）。１列の画素１１０に対して５本以上の配線ＳＬを設けてもよい。
【００７５】
〔変形例３〕
また、表示装置１００は、表示部１０１を四分割してもよい。図６に示す表示装置１００Ａは、表示部１０１を表示部１０１ａ、表示部１０１ｂ、表示部１０１ｃ、および表示部１０１ｄの四つの領域に分けた構成を有する。図６および図７では、表示部１０１ａおよび表示部１０１ｃと、表示部１０１ｂおよび表示部１０１ｄの境界を境界線１０８で示している。また、図６および図７では、表示部１０１ａおよび表示部１０１ｂと、表示部１０１ｃおよび表示部１０１ｄの境界を境界線１０９で示している。以下、表示装置１００Ａの表示装置１００と異なる部分について説明する。
【００７６】
表示装置１００Ａでは、表示部１０１ａおよび表示部１０１ｂにおいてｍ本の配線ＧＬａを有する。ｍ本の配線ＧＬａのそれぞれは、表示部１０１ａおよび表示部１０１ｂにおいて行方向に並ぶ複数の画素１１０と電気的に接続する。配線ＧＬａは走査線駆動回路１０２と電気的に接続される。
【００７７】
走査線駆動回路１０２は、配線ＧＬａに選択信号を供給する機能を有する。配線ＧＬａは、走査線駆動回路１０２から供給された選択信号を画素１１０に伝える機能を有する。
【００７８】
また、表示装置１００Ａでは、表示部１０１ｃおよび表示部１０１ｄにおいてｍ本の配線ＧＬｂを有する。ｍ本の配線ＧＬｂのそれぞれは、表示部１０１ｃおよび表示部１０１ｄにおいて行方向に並ぶ複数の画素１１０と電気的に接続する。配線ＧＬｂは走査線駆動回路１０３と電気的に接続される。
【００７９】
走査線駆動回路１０３は、配線ＧＬｂに選択信号を供給する機能を有する。配線ＧＬｂは、走査線駆動回路１０３から供給された選択信号を画素１１０に伝える機能を有する。
【００８０】
配線ＧＬを、配線ＧＬａと配線ＧＬｂに分けて表示装置１００Ａを駆動することで、配線ＧＬの配線抵抗および寄生容量を軽減することができる。よって、走査線駆動回路１０２および走査線駆動回路１０３に掛かる負荷を軽減し、表示装置１００Ａの高速動作を容易とすることができる。
【００８１】
なお、前述した境界線１０８と同様に、境界線１０９を屈曲させてもよい。
【００８２】
また、赤色光を制御する画素１１０、緑色光を制御する画素１１０、および青色光を制御する画素１１０をまとめて１つの画素１２０として機能させ、それぞれの画素１１０の発光量（発光輝度）を制御することで、フルカラー表示を実現することができる。よって、当該３つの画素１１０はそれぞれが副画素として機能する。すなわち、３つの副画素は、それぞれが赤色光、緑色光、または青色光の、発光量などを制御する（図８（Ａ）参照。）。なお、３つの副画素それぞれが制御する光の色は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の組み合わせに限らず、シアン（Ｃ）、マゼンタ（Ｍ）、黄（Ｙ）であってもよい（図８（Ｂ）参照。）。
【００８３】
また、４つの副画素をまとめて１つの画素として機能させてもよい。例えば、赤色光、緑色光、青色光をそれぞれ制御する３つの副画素に、白色光を制御する副画素を加えてもよい（図８（Ｃ）参照。）。白色光を制御する副画素を加えることで、表示領域の輝度を高めることができる。また、赤色光、緑色光、青色光をそれぞれ制御する３つの副画素に、黄色光を制御する副画素を加えてもよい（図８（Ｄ）参照。）。また、シアン色光、マゼンタ色光、黄色光をそれぞれ制御する３つの副画素に、白色光を制御する副画素を加えてもよい（図８（Ｅ）参照。）。
【００８４】
１つの画素として機能させる副画素の数を増やし、赤、緑、青、シアン、マゼンタ、および黄などの光を制御する副画素を適宜組み合わせて用いることにより、中間調の再現性を高めることができる。よって、表示品位を高めることができる。
【００８５】
また、本発明の一態様の表示装置は、さまざまな規格の色域を再現することができる。例えば、テレビ放送で使われるＰＡＬ（Ｐｈａｓｅ  Ａｌｔｅｒｎａｔｉｎｇ  Ｌｉｎｅ）規格およびＮＴＳＣ（Ｎａｔｉｏｎａｌ  Ｔｅｌｅｖｉｓｉｏｎ  Ｓｙｓｔｅｍ  Ｃｏｍｍｉｔｔｅｅ）規格、パーソナルコンピュータ、デジタルカメラ、プリンタなどの電子機器に用いる表示装置で広く使われているｓＲＧＢ（ｓｔａｎｄａｒｄ  ＲＧＢ）規格およびＡｄｏｂｅ  ＲＧＢ規格、ＨＤＴＶ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ  Ｔｅｌｅｖｉｓｉｏｎ、ハイビジョンともいう）で使われるＩＴＵ−Ｒ  ＢＴ．７０９（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｕｎｉｏｎ  Ｒａｄｉｏｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｅｃｔｏｒ  Ｂｒｏａｄｃａｓｔｉｎｇ  Ｓｅｒｖｉｃｅ（Ｔｅｌｅｖｉｓｉｏｎ）  ７０９）規格、デジタルシネマ映写で使われるＤＣＩ−Ｐ３（Ｄｉｇｉｔａｌ  Ｃｉｎｅｍａ  Ｉｎｉｔｉａｔｉｖｅｓ  Ｐ３）規格、ＵＨＤＴＶ（Ｕｌｔｒａ  Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ  Ｔｅｌｅｖｉｓｉｏｎ、スーパーハイビジョンともいう）で使われるＩＴＵ−Ｒ  ＢＴ．２０２０（ＲＥＣ．２０２０（Ｒｅｃｏｍｍｅｎｄａｔｉｏｎ  ２０２０））規格などの色域を再現することができる。
【００８６】
また、画素１２０を１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、または「２Ｋ」などとも言われる。）の解像度でフルカラー表示可能な表示装置１００を実現することができる。また、例えば、画素１２０を３８４０×２１６０のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、または「４Ｋ」などとも言われる。）の解像度でフルカラー表示可能な表示装置１００を実現することができる。また、例えば、画素１２０を７６８０×４３２０のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、または「８Ｋ」などとも言われる。）の解像度でフルカラー表示可能な表示装置１００を実現することができる。画素１２０を増やすことで、１６Ｋや３２Ｋの解像度でフルカラー表示可能な表示装置１００を実現することも可能である。
【００８７】
本発明の一態様によれば、表示素子を駆動するトランジスタに、例えば非晶質シリコントランジスタを用いた場合においても、画面サイズが対角３０インチ以上、さらには６０インチ以上で表示品位が良好な表示装置を提供できる。また、本発明の一態様によれば、表示素子を駆動するトランジスタに、例えば非晶質シリコントランジスタを用いた場合においても、４Ｋ以上の解像度、さらには８Ｋ以上の解像度で表示品位が良好な表示装置を提供できる。
【００８８】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【００８９】
（実施の形態２）
本実施の形態では、画素１１０に用いることができる回路構成例について図９を用いて説明する。画素１１０は、画素回路４３８および表示素子４３２を有する。
【００９０】
〔発光表示装置用画素回路の一例〕
図９（Ａ）は、画素１１０に用いることができる回路構成例を示している。また、図９（Ａ）に示す画素回路４３８は、トランジスタ４３６と、容量素子４３３と、トランジスタ２５１と、トランジスタ４３４と、を有する。また、画素回路４３８は、表示素子４３２として機能する発光素子４５１３と電気的に接続されている。
【００９１】
トランジスタ４３６のソース電極およびドレイン電極の一方は、画像信号が与えられる配線ＳＬ＿ｊに電気的に接続される。さらに、トランジスタ４３６のゲート電極は、選択信号が与えられる配線ＧＬ＿ｉに電気的に接続される。
【００９２】
トランジスタ４３６は、画像信号のノード４３５への書き込みを制御する機能を有する。
【００９３】
容量素子４３３の一対の電極の一方は、ノード４３５に電気的に接続され、他方は、ノード４３７に電気的に接続される。また、トランジスタ４３６のソース電極およびドレイン電極の他方は、ノード４３５に電気的に接続される。
【００９４】
容量素子４３３は、ノード４３５に書き込まれたデータを保持する保持容量としての機能を有する。
【００９５】
トランジスタ２５１のソース電極およびドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続され、他方はノード４３７に電気的に接続される。さらに、トランジスタ２５１のゲート電極は、ノード４３５に電気的に接続される。
【００９６】
トランジスタ４３４のソース電極およびドレイン電極の一方は、電位供給線Ｖ０に電気的に接続され、他方はノード４３７に電気的に接続される。さらに、トランジスタ４３４のゲート電極は、配線ＧＬ＿ｉに電気的に接続される。
【００９７】
発光素子４５１３のアノードまたはカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、ノード４３７に電気的に接続される。
【００９８】
発光素子４５１３としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子４５１３は、これに限定されず、例えば無機材料からなる無機ＥＬ素子を用いても良い。
【００９９】
なお、電源電位としては、例えば相対的に高電位側の電位または低電位側の電位を用いることができる。高電位側の電源電位を高電源電位（「ＶＤＤ」ともいう）といい、低電位側の電源電位を低電源電位（「ＶＳＳ」ともいう）という。また、接地電位を高電源電位または低電源電位として用いることもできる。例えば高電源電位が接地電位の場合には、低電源電位は接地電位より低い電位であり、低電源電位が接地電位の場合には、高電源電位は接地電位より高い電位である。
【０１００】
例えば、電位供給線ＶＬ＿ａまたは電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
【０１０１】
図９（Ａ）の画素回路４３８を有する表示装置では、走査線駆動回路１０２および／または走査線駆動回路１０３によって各行の画素回路４３８を順次選択し、トランジスタ４３６、およびトランジスタ４３４をオン状態にして画像信号をノード４３５に書き込む。
【０１０２】
ノード４３５にデータが書き込まれた画素回路４３８は、トランジスタ４３６、およびトランジスタ４３４がオフ状態になることで保持状態になる。さらに、ノード４３５に書き込まれたデータの電位に応じてトランジスタ２５１のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子４５１３は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
【０１０３】
トランジスタ４３６は、オフ電流が少ないトランジスタを用いることが好ましい。トランジスタ４３６にオフ電流が少ないトランジスタを用いることで、ノード４３５の電位が安定し、表示装置の表示品位を高めることができる。また、トランジスタ４３４も、オフ電流が少ないトランジスタを用いることが好ましい。
【０１０４】
〔液晶表示装置用画素回路の一例〕
図９（Ｂ）に示す画素回路４３８は、トランジスタ４３６と、容量素子４３３と、を有する。また、画素回路４３８は、表示素子４３２として機能する液晶素子１８０と電気的に接続されている。
【０１０５】
液晶素子１８０の一対の電極の一方の電位は、画素回路４３８の仕様に応じて適宜設定される。液晶素子１８０は、ノード４３５に書き込まれるデータにより配向状態が設定される。なお、複数の画素回路４３８のそれぞれが有する液晶素子１８０の一対の電極の一方に、共通の電位（コモン電位）を与えてもよい。また、各行の画素回路４３８毎の液晶素子１８０の一対の電極の一方に異なる電位を与えてもよい。
【０１０６】
液晶素子１８０としては、例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ  Ｖｉｅｗ）モードなどを用いることができる。
【０１０７】
液晶素子１８０には、様々なモードが適用された液晶素子を用いることができる。例えばＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＶＡ−ＩＰＳモード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ゲスト−ホストモード等が適用された液晶素子を用いることができる。
【０１０８】
液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め方向の電界を含む）によって制御される。液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０１０９】
液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。
【０１１０】
液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
【０１１１】
なお、液晶素子１８０にゲスト−ホストモードで動作する液晶材料を用いることにより、光拡散層や偏光板などの機能性部材を省略することができる。よって、表示装置の生産性を高めることができる。また、偏光板などの機能性部材を設けないことにより、液晶素子１８０の反射輝度を高めることができる。よって、表示装置の視認性を高めることができる。
【０１１２】
また、円偏光板を用いる反射型の液晶表示装置のオン状態とオフ状態の切り替え（明状態と暗状態の切り替え）は、液晶分子の長軸を基板と略垂直な方向にそろえるか、基板と略水平な方向にそろえるか、によって行なわれる。一般に、ＩＰＳモードなどの横電界方式で動作する液晶素子は、オン状態およびオフ状態ともに液晶分子の長軸が基板と略水平な方向にそろうため、反射型の液晶表示装置に用いることが難しい。
【０１１３】
ＶＡ−ＩＰＳモードで動作する液晶素子は、横電界方式で動作し、かつ、オン状態とオフ状態の切り替えを、液晶分子の長軸を基板と略垂直な方向にそろえるか、基板と略水平な方向にそろえるか、によって行なわれる。このため、反射型の液晶表示装置に横電界方式で動作する液晶素子を用いる場合は、ＶＡ−ＩＰＳモードで動作する液晶素子を用いることが好ましい。
【０１１４】
なお、後述するように、表示素子として、発光素子４５１３および液晶素子１８０以外の表示素子を適用することも可能である。
【０１１５】
ｉ行ｊ列目の画素回路４３８において、トランジスタ４３６のソース電極およびドレイン電極の一方は、配線ＳＬ＿ｊに電気的に接続され、他方はノード４３５に電気的に接続される。トランジスタ４３６のゲート電極は、配線ＧＬ＿ｉに電気的に接続される。トランジスタ４３６は、ノード４３５への画像信号の書き込みを制御する機能を有する。
【０１１６】
容量素子４３３の一対の電極の一方は、特定の電位が供給される配線（以下、容量線ＣＬ）に電気的に接続され、他方は、ノード４３５に電気的に接続される。また、液晶素子１８０の一対の電極の他方はノード４３５に電気的に接続される。なお、容量線ＣＬの電位の値は、画素回路４３８の仕様に応じて適宜設定される。容量素子４３３は、ノード４３５に書き込まれたデータを保持する保持容量としての機能を有する。
【０１１７】
例えば、図９（Ｂ）の画素回路４３８を有する表示装置では、走査線駆動回路１０２および／または走査線駆動回路１０３によって各行の画素回路４３８を順次選択し、トランジスタ４３６をオン状態にしてノード４３５に画像信号を書き込む。
【０１１８】
ノード４３５に画像信号が書き込まれた画素回路４３８は、トランジスタ４３６がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、表示領域２３５に画像を表示できる。
【０１１９】
トランジスタ４３６は、オフ電流が少ないトランジスタを用いることが好ましい。トランジスタ４３６にオフ電流が少ないトランジスタを用いることで、ノード４３５の電位が安定し、表示装置の表示品位を高めることができる。
【０１２０】
〔表示素子〕
本発明の一態様の表示装置は、様々な形態を用いること、または様々な表示素子を有することが出来る。表示素子は、例えば、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）などを含むＥＬ（エレクトロルミネッセンス）素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、トランジスタ（電流に応じて発光するトランジスタ）、プラズマディスプレイパネル（ＰＤＰ）、電子放出素子、液晶素子、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）やデジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）素子、ＭＩＲＡＳＯＬ（登録商標）ディスプレイ、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、圧電セラミックディスプレイなどのＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、エレクトロウェッティング素子などが挙げられる。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良い。また、表示素子として量子ドットを用いてもよい。
【０１２１】
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。量子ドットを用いた表示装置の一例としては、量子ドットディスプレイなどがある。
【０１２２】
なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
【０１２３】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【０１２４】
（実施の形態３）
本実施の形態では、上記実施の形態に示した表示装置などに用いることができるトランジスタの一例について、図面を用いて説明する。
【０１２５】
本発明の一態様の表示装置１００は、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。例えば、プレーナ型のトランジスタを用いてもよいし、スタガ型のトランジスタを用いてもよい。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。
【０１２６】
〔ボトムゲート型トランジスタ〕
図１０（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ４１０の断面図である。図１０（Ａ１）において、トランジスタ４１０は基板２７１上に形成されている。また、トランジスタ４１０は、基板２７１上に絶縁層２７２を介して電極２４６を有する。また、電極２４６上に絶縁層２２６を介して半導体層２４２を有する。電極２４６はゲート電極として機能できる。絶縁層２２６はゲート絶縁層として機能できる。
【０１２７】
また、半導体層２４２のチャネル形成領域上に絶縁層２４１を有する。また、半導体層２４２の一部と接して、絶縁層２２６上に電極２４４ａおよび電極２４４ｂを有する。電極２４４ａは、ソース電極またはドレイン電極の一方として機能できる。電極２４４ｂは、ソース電極またはドレイン電極の他方として機能できる。電極２４４ａの一部、および電極２４４ｂの一部は、絶縁層２４１上に形成される。
【０１２８】
絶縁層２４１は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層２４１を設けることで、電極２４４ａおよび電極２４４ｂの形成時に生じる半導体層２４２の露出を防ぐことができる。よって、電極２４４ａおよび電極２４４ｂの形成時に、半導体層２４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
【０１２９】
また、トランジスタ４１０は、電極２４４ａ、電極２４４ｂおよび絶縁層２４１上に絶縁層２２８を有し、絶縁層２２８の上に絶縁層２２９を有する。
【０１３０】
半導体層２４２にシリコンなどの半導体を用いる場合は、半導体層２４２と電極２４４ａの間、および半導体層２４２と電極２４４ｂの間に、ｎ型半導体またはｐ型半導体として機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は、トランジスタのソース領域またはドレイン領域として機能することができる。
【０１３１】
絶縁層２２９は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層２２９を省略することもできる。
【０１３２】
図１０（Ａ２）に示すトランジスタ４１１は、絶縁層２２９上にバックゲート電極として機能できる電極２２３を有する点が、トランジスタ４１０と異なる。電極２２３は、電極２４６と同様の材料および方法で形成することができる。
【０１３３】
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
【０１３４】
電極２４６および電極２２３は、どちらもゲート電極として機能することができる。よって、絶縁層２２６、絶縁層２２８、および絶縁層２２９は、それぞれがゲート絶縁層として機能することができる。なお、電極２２３は、絶縁層２２８と絶縁層２２９の間に設けてもよい。
【０１３５】
なお、電極２４６または電極２２３の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ４１１において、電極２２３を「ゲート電極」と言う場合、電極２４６を「バックゲート電極」と言う。また、電極２２３を「ゲート電極」として用いる場合は、トランジスタ４１１をトップゲート型のトランジスタの一種と考えることができる。また、電極２４６および電極２２３のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。
【０１３６】
半導体層２４２を挟んで電極２４６および電極２２３を設けることで、更には、電極２４６および電極２２３を同電位とすることで、半導体層２４２においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ４１１のオン電流が大きくなると共に、電界効果移動度が高くなる。
【０１３７】
したがって、トランジスタ４１１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ４１１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
【０１３８】
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
【０１３９】
ゲート電極とバックゲート電極は、それぞれが外部からの電界を遮蔽する機能を有するため、トランジスタの上方および下方に生じる荷電粒子等の電荷が半導体層のチャネル形成領域に影響しない。この結果、ストレス試験（例えば、ゲートに負の電圧を印加するＮＧＢＴ（Ｎｅｇａｔｉｖｅ  Ｇａｔｅ  Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験（「ＮＢＴ」または「ＮＢＴＳ」ともいう。）の劣化が抑制される。また、ゲート電極とバックゲート電極は、ドレイン電極から生じる電界が半導体層に作用しないように遮断することができる。よって、ドレイン電圧の変動に起因する、オン電流の立ち上がり電圧の変動を抑制することができる。なお、この効果は、ゲート電極およびバックゲート電極に電位が供給されている場合において顕著に生じる。
【０１４０】
また、バックゲート電極を有するトランジスタは、ゲートに正の電圧を印加するＰＧＢＴ（Ｐｏｓｉｔｉｖｅ  Ｇａｔｅ  Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験（「ＰＢＴ」または「ＰＢＴＳ」ともいう。）前後におけるしきい値電圧の変動も、バックゲート電極を有さないトランジスタより小さい。
【０１４１】
なお、ＮＧＢＴおよびＰＧＢＴなどのＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（経年変化）を短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
【０１４２】
また、ゲート電極およびバックゲート電極を有し、且つ両者を同電位とすることで、しきい値電圧の変動量が低減される。このため、複数のトランジスタ間における電気特性のばらつきも同時に低減される。
【０１４３】
また、バックゲート電極側から光が入射する場合に、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
【０１４４】
本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。
【０１４５】
図１０（Ｂ１）に、ボトムゲート型のトランジスタの１つであるチャネル保護型のトランジスタ４２０の断面図を示す。トランジスタ４２０は、トランジスタ４１０とほぼ同様の構造を有しているが、絶縁層２４１が半導体層２４２を覆っている点が異なる。また、半導体層２４２と重なる絶縁層２４１の一部を選択的に除去して形成した開口部において、半導体層２４２と電極２４４ａが電気的に接続している。また、半導体層２４２と重なる絶縁層２４１の一部を選択的に除去して形成した他の開口部において、半導体層２４２と電極２４４ｂが電気的に接続している。絶縁層２４１の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。
【０１４６】
図１０（Ｂ２）に示すトランジスタ４２１は、絶縁層２２９上にバックゲート電極として機能できる電極２２３を有する点が、トランジスタ４２０と異なる。
【０１４７】
絶縁層２４１を設けることで、電極２４４ａおよび電極２４４ｂの形成時に生じる半導体層２４２の露出を防ぐことができる。よって、電極２４４ａおよび電極２４４ｂの形成時に半導体層２４２の薄膜化を防ぐことができる。
【０１４８】
また、トランジスタ４２０およびトランジスタ４２１は、トランジスタ４１０およびトランジスタ４１１よりも、電極２４４ａと電極２４６の間の距離と、電極２４４ｂと電極２４６の間の距離が長くなる。よって、電極２４４ａと電極２４６の間に生じる寄生容量を小さくすることができる。また、電極２４４ｂと電極２４６の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。
【０１４９】
図１０（Ｃ１）に示すトランジスタ４２５は、ボトムゲート型のトランジスタの１つであるチャネルエッチング型のトランジスタである。トランジスタ４２５は、絶縁層２４１を用いずに電極２４４ａおよび電極２４４ｂを形成する。このため、電極２４４ａおよび電極２４４ｂの形成時に露出する半導体層２４２の一部がエッチングされる場合がある。一方、絶縁層２４１を設けないため、トランジスタの生産性を高めることができる。
【０１５０】
図１０（Ｃ２）に示すトランジスタ４２６は、絶縁層２２９上にバックゲート電極として機能できる電極２２３を有する点が、トランジスタ４２５と異なる。
【０１５１】
〔トップゲート型トランジスタ〕
図１１（Ａ１）に、トップゲート型のトランジスタの一種であるトランジスタ４３０の断面図を示す。トランジスタ４３０は、絶縁層２７２の上に半導体層２４２を有し、半導体層２４２および絶縁層２７２上に、半導体層２４２の一部に接する電極２４４ａ、および半導体層２４２の一部に接する電極２４４ｂを有し、半導体層２４２、電極２４４ａ、および電極２４４ｂ上に絶縁層２２６を有し、絶縁層２２６上に電極２４６を有する。
【０１５２】
トランジスタ４３０は、電極２４６および電極２４４ａ、並びに、電極２４６および電極２４４ｂが重ならないため、電極２４６および電極２４４ａの間に生じる寄生容量、並びに、電極２４６および電極２４４ｂの間に生じる寄生容量を小さくすることができる。また、電極２４６を形成した後に、電極２４６をマスクとして用いて不純物２５５を半導体層２４２に導入することで、半導体層２４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図１１（Ａ３）参照）。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
【０１５３】
なお、不純物２５５の導入は、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。
【０１５４】
不純物２５５としては、例えば、第１３族元素または第１５族元素のうち、少なくとも一種類の元素を用いることができる。また、半導体層２４２に酸化物半導体を用いる場合は、不純物２５５として、希ガス、水素、および窒素のうち、少なくとも一種類の元素を用いることも可能である。
【０１５５】
図１１（Ａ２）に示すトランジスタ４３１は、電極２２３および絶縁層２２７を有する点がトランジスタ４３０と異なる。トランジスタ４３１は、絶縁層２７２の上に形成された電極２２３を有し、電極２２３上に形成された絶縁層２２７を有する。電極２２３は、バックゲート電極として機能することができる。よって、絶縁層２２７は、ゲート絶縁層として機能することができる。絶縁層２２７は、絶縁層２２６と同様の材料および方法により形成することができる。
【０１５６】
トランジスタ４１１と同様に、トランジスタ４３１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ４３１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
【０１５７】
図１１（Ｂ１）に例示するトランジスタ４４０は、トップゲート型のトランジスタの１つである。トランジスタ４４０は、電極２４４ａおよび電極２４４ｂを形成した後に半導体層２４２を形成する点が、トランジスタ４３０と異なる。また、図１１（Ｂ２）に例示するトランジスタ４４１は、電極２２３および絶縁層２２７を有する点が、トランジスタ４４０と異なる。トランジスタ４４０およびトランジスタ４４１において、半導体層２４２の一部は電極２４４ａ上に形成され、半導体層２４２の他の一部は電極２４４ｂ上に形成される。
【０１５８】
トランジスタ４１１と同様に、トランジスタ４４１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ４４１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
【０１５９】
図１２（Ａ１）に例示するトランジスタ４４２は、トップゲート型のトランジスタの１つである。トランジスタ４４２は、絶縁層２２９を形成した後に電極２４４ａおよび電極２４４ｂを形成する点がトランジスタ４３０やトランジスタ４４０と異なる。電極２４４ａおよび電極２４４ｂは、絶縁層２２８および絶縁層２２９に形成した開口部において半導体層２４２と電気的に接続する。
【０１６０】
また、電極２４６と重ならない絶縁層２２６の一部を除去し、電極２４６と残りの絶縁層２２６をマスクとして用いて不純物２５５を半導体層２４２に導入することで、半導体層２４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図１２（Ａ３）参照）。トランジスタ４４２は、絶縁層２２６が電極２４６の端部を越えて延伸する領域を有する。不純物２５５を半導体層２４２に導入する際に、半導体層２４２の絶縁層２２６を介して不純物２５５が導入された領域の不純物濃度は、絶縁層２２６を介さずに不純物２５５が導入された領域よりも小さくなる。よって半導体層２４２は、電極２４６と重ならない領域にＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域が形成される。
【０１６１】
図１２（Ａ２）に示すトランジスタ４４３は、電極２２３を有する点がトランジスタ４４２と異なる。トランジスタ４４３は、基板２７１の上に形成された電極２２３を有し、絶縁層２７２を介して半導体層２４２と重なる。電極２２３は、バックゲート電極として機能することができる。
【０１６２】
また、図１２（Ｂ１）に示すトランジスタ４４４および図１２（Ｂ２）に示すトランジスタ４４５のように、電極２４６と重ならない領域の絶縁層２２６を全て除去してもよい。また、図１２（Ｃ１）に示すトランジスタ４４６および図１２（Ｃ２）に示すトランジスタ４４７のように、絶縁層２２６を残してもよい。
【０１６３】
トランジスタ４４２乃至トランジスタ４４７も、電極２４６を形成した後に、電極２４６をマスクとして用いて不純物２５５を半導体層２４２に導入することで、半導体層２４２中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
【０１６４】
［基板］
基板に用いる材料に大きな制限はない。目的に応じて、透光性の有無や加熱処理に耐えうる程度の耐熱性などを勘案して決定すればよい。例えばバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、半導体基板、可撓性基板（フレキシブル基板）、貼り合わせフィルム、基材フィルムなどを用いてもよい。
【０１６５】
半導体基板としては、例えば、シリコン、もしくはゲルマニウムなどを材料とした半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、もしくは酸化ガリウムを材料とした化合物半導体基板などがある。また、半導体基板は、単結晶半導体であってもよいし、多結晶半導体であってもよい。
【０１６６】
また、基板として、例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を用いることができる。これにより、大型の表示装置を作製することができる。また、基板が大型化されることで、１枚の基板からより多くの表示装置を生産でき、生産コストを削減することができる。
【０１６７】
なお、表示装置１００の可撓性を高めるため、基板として可撓性基板（フレキシブル基板）、貼り合わせフィルム、基材フィルムなどを用いてもよい。
【０１６８】
可撓性基板、貼り合わせフィルム、基材フィルムなどの材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、アクリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂（ナイロン、アラミド等）、ポリシロキサン樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリウレタン樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリプロピレン樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂、ＡＢＳ樹脂、セルロースナノファイバーなどを用いることができる。
【０１６９】
基板として上記材料を用いることにより、軽量な表示装置を提供することができる。また、基板として上記材料を用いることにより、衝撃に強い表示装置を提供することができる。また、基板として上記材料を用いることにより、破損しにくい表示装置を提供することができる。
【０１７０】
基板に用いる可撓性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。基板に用いる可撓性基板は、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。特に、アラミドは、線膨張率が低いため、可撓性基板として好適である。
【０１７１】
［導電層］
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線および電極などの導電層に用いることのできる導電性材料としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、マンガン、マグネシウム、ジルコニウム、ベリリウム等から選ばれた金属元素、上述した金属元素を成分とする合金、または上述した金属元素を組み合わせた合金などを用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。導電性材料の形成方法は特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種形成方法を用いることができる。
【０１７２】
また、導電層に用いることのできる導電性材料として、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの酸素を有する導電性材料を用いることもできる。また、窒化チタン、窒化タンタル、窒化タングステンなどの窒素を含む導電性材料を用いることもできる。また、酸素を有する導電性材料、窒素を含む導電性材料、前述した金属元素を含む材料を適宜組み合わせた積層構造とすることもできる。
【０１７３】
導電層に用いることのできる導電性材料は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム層の単層構造、アルミニウム層上にチタン層を積層する二層構造、窒化チタン層上にチタン層を積層する二層構造、窒化チタン層上にタングステン層を積層する二層構造、窒化タンタル層上にタングステン層を積層する二層構造、チタン層と、そのチタン層上にアルミニウム層を積層し、さらにその上にチタン層を形成する三層構造などがある。また、導電性材料として、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の元素を含むアルミニウム合金を用いてもよい。
【０１７４】
［絶縁層］
各絶縁層は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどから選ばれた材料を、単層でまたは積層して用いる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。
【０１７５】
なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
【０１７６】
特に絶縁層２７２および絶縁層２２９は、不純物が透過しにくい絶縁性材料を用いて形成することが好ましい。例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁材料を、単層で、または積層で用いればよい。不純物が透過しにくい絶縁性材料の一例として、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、窒化シリコンなどを挙げることができる。
【０１７７】
絶縁層２７２に不純物が透過しにくい絶縁性材料を用いることで、基板２７１側からの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。絶縁層２２９に不純物が透過しにくい絶縁性材料を用いることで、絶縁層２２９よりも上側からの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。
【０１７８】
また、絶縁層として平坦化層として機能できる絶縁層を用いてもよい。平坦化層として機能できる絶縁層としては、ポリイミド、アクリル樹脂、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層してもよい。
【０１７９】
なお、シロキサン樹脂とは、シロキサンを含む材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
【０１８０】
また、絶縁層などの表面にＣＭＰ処理を行なってもよい。ＣＭＰ処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。
【０１８１】
［半導体層］
トランジスタの半導体層に用いる半導体材料としては、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領域を有する半導体）のいずれを用いてもよい。
【０１８２】
また、例えば、トランジスタの半導体層に用いる半導体材料として、シリコンや、ゲルマニウム等を用いることができる。また、炭化シリコン、ガリウム砒素、金属酸化物、窒化物半導体などの化合物半導体や、有機半導体などを用いることができる。
【０１８３】
例えば、トランジスタに用いる半導体材料として、非晶質シリコン（アモルファスシリコン）を用いることができる。特に、非晶質シリコンは、量産性に優れ、大きな面積の基板に設けることも容易である。なお、一般に、トランジスタに用いる非晶質シリコンは水素を多く含む。このため、水素を多く含む非晶質シリコンを「水素化アモルファスシリコン」または「ａ−Ｓｉ：Ｈ」と言う場合がある。また、アモルファスシリコンは、多結晶シリコンよりも低温で形成できるため、作製工程中の最高温度を下げることができる。よって、基板、導電層、および絶縁層などに、耐熱性の低い材料を用いることができる。
【０１８４】
また、トランジスタに用いる半導体材料として、微結晶シリコン、多結晶シリコン、単結晶シリコンなどの結晶性を有するシリコンを用いることもできる。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。
【０１８５】
また、トランジスタに用いる半導体材料として、金属酸化物の一種である酸化物半導体を用いることができる。代表的には、インジウムを含む酸化物半導体などを用いることができる。酸化物半導体は、アモルファスシリコンよりも高い電界効果移動度と高い信頼性が実現できる。また、酸化物半導体は量産性に優れ、大きな面積の基板に設けることも容易である。
【０１８６】
また、金属酸化物の一種である酸化物半導体はシリコンよりもバンドギャップが広く、キャリア密度が低いため、トランジスタの半導体層に用いることが好ましい。トランジスタの半導体層に酸化物半導体を用いると、トランジスタのオフ状態におけるソースとドレインの間に流れる電流を低減できるため好ましい。
【０１８７】
金属酸化物の一種である酸化物半導体は、エネルギーギャップが２ｅＶ以上であることが好ましく、２．５ｅＶ以上であることがより好ましく、３ｅＶ以上であることがさらに好ましい。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
【０１８８】
金属酸化物の一種である酸化物半導体は、例えば少なくともインジウム、亜鉛およびＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される材料を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
【０１８９】
スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム、スズ、ハフニウム、アルミニウム、またはジルコニウム等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム等がある。
【０１９０】
半導体層を構成する金属酸化物として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【０１９１】
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【０１９２】
なお、トランジスタの半導体層に用いることができる金属酸化物については、他の実施の形態で詳細に説明する。
【０１９３】
［各層の形成方法］
絶縁層、半導体層、電極や配線を形成するための導電層などは、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、原子層成膜（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて形成することができる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ）法や、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法を用いてもよい。
【０１９４】
また、表示装置を構成する絶縁層、半導体層、電極や配線を形成するための導電層などは、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成してもよい。
【０１９５】
ＰＥＣＶＤ法は、比較的低温で高品質の膜が得られる。ＭＯＣＶＤ法、ＡＬＤ法、または熱ＣＶＤ法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくい。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない成膜方法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【０１９６】
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
【０１９７】
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
【０１９８】
表示装置を構成する層（薄膜）を加工する際には、フォトリソグラフィ法等を用いて加工することができる。または、遮蔽マスクを用いた成膜方法により、島状の層を形成してもよい。または、ナノインプリント法、サンドブラスト法、リフトオフ法などにより層を加工してもよい。フォトリソグラフィ法としては、加工したい層（薄膜）上にレジストマスクを形成して、レジストマスクをマスクとして用いて、当該層（薄膜）の一部を選択的に除去し、その後レジストマスクを除去する方法と、感光性を有する層を成膜した後に、露光、現像を行って、当該層を所望の形状に加工する方法と、がある。
【０１９９】
フォトリソグラフィ法において光を用いる場合、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外光やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ  Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
【０２００】
層（薄膜）の除去（エッチング）には、ドライエッチング法、ウエットエッチング法、サンドブラスト法などを用いることができる。また、これらのエッチング方法を組み合わせて用いてもよい。
【０２０１】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【０２０２】
（実施の形態４）
本実施の形態では、トランジスタの半導体層に用いることができる金属酸化物について説明する。
【０２０３】
＜金属酸化物の構成＞
本項では、本発明の一態様で開示されるトランジスタなどの半導体装置に用いることができる金属酸化物の一態様である、ＣＡＣ−ＯＳ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、またはＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ｍｅｔａｌ  ｏｘｉｄｅの構成について説明する。
【０２０４】
なお、本明細書等において、ＣＡＣ、及びＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）と記載する場合がある。この場合、ＣＡＣは機能、または材料の構成の一例を表し、ＣＡＡＣは構造の一例を表す。
【０２０５】
ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【０２０６】
従って、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【０２０７】
なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【０２０８】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
【０２０９】
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【０２１０】
＜金属酸化物の構造＞
本項では、本発明の一態様で開示されるトランジスタなどの半導体装置に用いることができる金属酸化物の構造について説明する。
【０２１１】
金属酸化物は、単結晶材料からなる金属酸化物と、非単結晶材料からなる金属酸化物と、に分けられる。単結晶材料は、単結晶構造を有する。また、非単結晶材料は、非晶質構造、微結晶構造、または多結晶構造のいずれか一つまたは複数を有する。
【０２１２】
また、非単結晶材料の１つとして、半結晶性材料（Ｓｅｍｉ−ｃｒｙｓｔａｌｌｉｎｅ  ｍａｔｅｒｉａｌ）と呼称される材料が挙げられる。半結晶性材料とは、単結晶構造と非晶質構造との中間構造を有する。
【０２１３】
金属酸化物の単結晶は、中心に金属原子が存在する酸素の多面体が特定の規則性をもって連結する構造である。具体的には、ＩｎＧａＺｎＯ４の単結晶は、中心にＩｎ原子が存在する酸素の八面体と、中心にＧａまたはＺｎが存在する酸素の三方両錐体とが特定の規則性を持って連結することで、層状の結晶構造を有する。
【０２１４】
一方、半結晶性材料は、中心に金属原子が存在する酸素の多面体を複数有し、該多面体が特定の規則性を持たずに、互いに連結する構造を有する。半結晶性材料が有する多面体は、単結晶構造が有する多面体が著しく壊れた、単結晶では観察されない多面体である。ただし、半結晶性材料の一部に、単結晶構造が有する多面体や単結晶構造が有する多面体が規則性を持って連結する領域などを有する場合もある。
【０２１５】
半結晶性材料は、多面体が特定の規則性を持たずに、互いに連結することで、いわゆる非晶質材料と比較して、構造が安定である。
【０２１６】
例えば、金属酸化物が、酸化物半導体である場合、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、および非晶質酸化物半導体などがある。
【０２１７】
また、例えば、半結晶性酸化物半導体としては、ＣＡＡＣ構造を有し、かつＣＡＣ構成（以下、ＣＡＡＣ／ＣＡＣともいう）である酸化物半導体がある。
【０２１８】
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有したＣＡＡＣ構造である酸化物半導体である。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
【０２１９】
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０２２０】
また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍの一部がインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムの一部が元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
【０２２１】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳは、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳは熱に強く、信頼性が高い。
【０２２２】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有した構造である酸化物半導体である。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０２２３】
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造である酸化物半導体である。ａ−ｌｉｋｅ  ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
【０２２４】
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
【０２２５】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【０２２６】
（実施の形態５）
本実施の形態では、上記実施の形態に示した表示装置などに用いることができるトランジスタの一例について、図面を用いて説明する。
【０２２７】
＜トランジスタの構成例１＞
まず、トランジスタの構造の一例として、トランジスタ３２００ａについて、図１３（Ａ）（Ｂ）（Ｃ）を用いて説明する。図１３（Ａ）はトランジスタ３２００ａの上面図である。図１３（Ｂ）は、図１３（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１３（Ｃ）は、図１３（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図１３（Ａ）において、煩雑になることを避けるため、トランジスタ３２００ａの構成要素の一部（ゲート絶縁層としての機能を有する絶縁層等）を省略して図示している。なお、以下において、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図１３と同様に、構成要素の一部を省略して図示する場合がある。
【０２２８】
トランジスタ３２００ａは、絶縁層３２２４上の導電層３２２１と、絶縁層３２２４及び導電層３２２１上の絶縁層３２１１と、絶縁層３２１１上の金属酸化物層３２３１と、金属酸化物層３２３１上の導電層３２２２ａと、金属酸化物層３２３１上の導電層３２２２ｂと、金属酸化物層３２３１、導電層３２２２ａ、及び導電層３２２２ｂ上の絶縁層３２１２と、絶縁層３２１２上の導電層３２２３と、絶縁層３２１２及び導電層３２２３上の絶縁層３２１３と、を有する。
【０２２９】
また、絶縁層３２１１及び絶縁層３２１２は、開口部３２３５を有する。導電層３２２３は、開口部３２３５を介して、導電層３２２１と電気的に接続される。
【０２３０】
ここで、絶縁層３２１１は、トランジスタ３２００ａの第１のゲート絶縁層としての機能を有し、絶縁層３２１２は、トランジスタ３２００ａの第２のゲート絶縁層としての機能を有し、絶縁層３２１３は、トランジスタ３２００ａの保護絶縁層としての機能を有する。また、トランジスタ３２００ａにおいて、導電層３２２１は、第１のゲートとしての機能を有し、導電層３２２２ａは、ソースまたはドレインの一方としての機能を有し、導電層３２２２ｂは、ソースまたはドレインの他方としての機能を有する。また、トランジスタ３２００ａにおいて、導電層３２２３は、第２のゲートとしての機能を有する。
【０２３１】
なお、トランジスタ３２００ａは、所謂チャネルエッチ型のトランジスタであり、デュアルゲート構造である。
【０２３２】
また、トランジスタ３２００ａは、導電層３２２３を設けない構成にすることもできる。この場合、トランジスタ３２００ａは、所謂チャネルエッチ型のトランジスタであり、ボトムゲート構造である。
【０２３３】
図１３（Ｂ）（Ｃ）に示すように、金属酸化物層３２３１は、導電層３２２１、及び導電層３２２３と対向するように位置し、２つのゲートの機能を有する導電層に挟まれている。導電層３２２３のチャネル長方向の長さ、及び導電層３２２３のチャネル幅方向の長さは、金属酸化物層３２３１のチャネル長方向の長さ、及び金属酸化物層３２３１のチャネル幅方向の長さよりもそれぞれ長く、金属酸化物層３２３１の全体は、絶縁層３２１２を介して導電層３２２３に覆われている。
【０２３４】
別言すると、導電層３２２１及び導電層３２２３は、絶縁層３２１１及び絶縁層３２１２に設けられる開口部３２３５において接続され、且つ金属酸化物層３２３１の側端部よりも外側に位置する領域を有する。
【０２３５】
このような構成を有することで、トランジスタ３２００ａに含まれる金属酸化物層３２３１を、導電層３２２１及び導電層３２２３の電界によって電気的に囲むことができる。トランジスタ３２００ａのように、第１のゲート及び第２のゲートの電界によって、チャネル形成領域が形成される金属酸化物層を、電気的に囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
【０２３６】
トランジスタ３２００ａは、Ｓ−ｃｈａｎｎｅｌ構造を有するため、第１のゲートの機能を有する導電層３２２１によってチャネルを誘起させるための電界を効果的に金属酸化物層３２３１に印加することができるため、トランジスタ３２００ａの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ３２００ａを微細化することが可能となる。また、トランジスタ３２００ａは、金属酸化物層３２３１が、第１のゲートの機能を有する導電層３２２１及び第２のゲートの機能を有する導電層３２２３によって囲まれた構造を有するため、トランジスタ３２００ａの機械的強度を高めることができる。
【０２３７】
例えば、金属酸化物層３２３１は、Ｉｎと、Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウム）と、Ｚｎと、を有すると好ましい。
【０２３８】
また、金属酸化物層３２３１は、Ｉｎの原子数比がＭの原子数比より多い領域を有すると好ましい。一例としては、金属酸化物層３２３１のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝４：２：３近傍とすると好ましい。ここで、近傍とは、Ｉｎが４の場合、Ｍが１．５以上２．５以下であり、且つＺｎが２以上４以下を含む。または、金属酸化物層３２３１のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１：６近傍とすると好ましい。
【０２３９】
また、金属酸化物層３２３１は、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅであると好適である。金属酸化物層３２３１が、Ｉｎの原子数比がＭの原子数比より多い領域を有し、且つＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅであることで、トランジスタ３２００ａの電界効果移動度を高くすることができる。
【０２４０】
また、ｓ−ｃｈａｎｎｅｌ構造であるトランジスタ３２００ａは電界効果移動度が高く、且つ駆動能力が高いので、トランジスタ３２００ａを駆動回路、代表的にはゲート信号を生成するゲートドライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することができる。また、トランジスタ３２００ａを、表示装置が有するソースドライバ（とくに、ソースドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、表示装置に接続される配線数が少ない表示装置を提供することができる。
【０２４１】
また、トランジスタ３２００ａはそれぞれチャネルエッチ構造のトランジスタであるため、低温ポリシリコンを用いたトランジスタと比較して、作製工程数が少ない。また、トランジスタ３２００ａは、金属酸化物層をチャネルに用いているため、低温ポリシリコンを用いたトランジスタのように、レーザ結晶化工程が不要である。これらのため、大面積基板を用いた表示装置であっても、製造コストを低減することが可能である。さらに、ウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」）、スーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」）のよう高解像度であり、且つ大型の表示装置において、トランジスタ３２００ａのように電界効果移動度が高いトランジスタを駆動回路及び表示部に用いることで、短時間での書き込みが可能であり、表示不良を低減することが可能であり好ましい。
【０２４２】
また、金属酸化物層３２３１と接する絶縁層３２１１及び絶縁層３２１２は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（過剰酸素領域）を有することがより好ましい。別言すると、絶縁層３２１１及び絶縁層３２１２は、酸素を放出することが可能な絶縁膜である。なお、絶縁層３２１１及び絶縁層３２１２に過剰酸素領域を設けるには、例えば、酸素雰囲気下にて絶縁層３２１１及び絶縁層３２１２を形成する、もしくは成膜後の絶縁層３２１１及び絶縁層３２１２を酸素雰囲気下で熱処理すればよい。
【０２４３】
金属酸化物層３２３１としては、金属酸化物の一種である酸化物半導体を用いることができる。
【０２４４】
金属酸化物層３２３１がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ＞Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５等が挙げられる。
【０２４５】
また、金属酸化物層３２３１が、Ｉｎ−Ｍ−Ｚｎ酸化物で形成される場合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する金属酸化物層３２３１を形成しやすくなる。なお、成膜される金属酸化物層３２３１の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、金属酸化物層３２３１に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される金属酸化物層３２３１の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。
【０２４６】
また、金属酸化物層３２３１は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
【０２４７】
また、金属酸化物層３２３１は、非単結晶構造であると好ましい。非単結晶構造は、例えば、ＣＡＡＣ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣは最も欠陥準位密度が低い。
【０２４８】
金属酸化物層３２３１としては、不純物濃度が低く、欠陥準位密度の低い金属酸化物膜を用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。なお、金属酸化物膜中の不純物としては、代表的には水、水素などが挙げられる。本明細書等において、金属酸化物膜中から水及び水素を低減または除去することを、脱水化、脱水素化と表す場合がある。また、金属酸化物膜、または酸化物絶縁膜中に酸素を添加することを、加酸素化と表す場合があり、加酸素化され且つ化学量論的組成よりも過剰の酸素を有する状態を過酸素化状態と表す場合がある。
【０２４９】
高純度真性または実質的に高純度真性である金属酸化物膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該金属酸化物膜にチャネル形成領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である金属酸化物膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
【０２５０】
絶縁層３２１３は、水素及び窒素のいずれか一方または双方を有する。または、絶縁層３２１３は、窒素及びシリコンを有する。また、絶縁層３２１３は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁層３２１３を設けることで、金属酸化物層３２３１からの酸素の外部への拡散と、絶縁層３２１２に含まれる酸素の外部への拡散と、外部から金属酸化物層３２３１への水素、水等の入り込みを防ぐことができる。
【０２５１】
絶縁層３２１３としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。
【０２５２】
＜トランジスタの構成例２＞
次に、トランジスタの構造の一例として、トランジスタ３２００ｂについて、図１４（Ａ）（Ｂ）（Ｃ）を用いて説明する。図１４（Ａ）はトランジスタ３２００ｂの上面図である。図１４（Ｂ）は、図１４（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１４（Ｃ）は、図１４（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
【０２５３】
トランジスタ３２００ｂは、金属酸化物層３２３１、導電層３２２２ａ、導電層３２２２ｂ、および絶縁層３２１２が積層構造である点において、トランジスタ３２００ａと異なる。
【０２５４】
絶縁層３２１２は、金属酸化物層３２３１、導電層３２２２ａ及び導電層３２２２ｂの上の絶縁層３２１２ａと、絶縁層３２１２ａの上の絶縁層３２１２ｂを有する。絶縁層３２１２は、金属酸化物層３２３１に酸素を供給する機能を有する。すなわち、絶縁層３２１２は、酸素を有する。また、絶縁層３２１２ａは、酸素を透過することのできる絶縁層である。なお、絶縁層３２１２ａは、後に形成する絶縁層３２１２ｂを形成する際の、金属酸化物層３２３１へのダメージ緩和膜としても機能する。
【０２５５】
絶縁層３２１２ａとしては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
【０２５６】
また、絶縁層３２１２ａは、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁層３２１２ａに含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁層３２１２ａにおける酸素の透過性が減少してしまう。
【０２５７】
なお、絶縁層３２１２ａにおいては、外部から絶縁層３２１２ａに入った酸素が全て絶縁層３２１２ａの外部に移動せず、絶縁層３２１２ａにとどまる酸素もある。また、絶縁層３２１２ａに酸素が入ると共に、絶縁層３２１２ａに含まれる酸素が絶縁層３２１２ａの外部へ移動することで、絶縁層３２１２ａにおいて酸素の移動が生じる場合もある。絶縁層３２１２ａとして酸素を透過することができる酸化物絶縁層を形成すると、絶縁層３２１２ａ上に設けられる、絶縁層３２１２ｂから脱離する酸素を、絶縁層３２１２ａを介して金属酸化物層３２３１に移動させることができる。
【０２５８】
また、絶縁層３２１２ａは、窒素酸化物に起因する準位密度が低い酸化物絶縁層を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、金属酸化物膜の価電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と金属酸化物膜の伝導帯の下端のエネルギー（Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁層として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
【０２５９】
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
【０２６０】
窒素酸化物（ＮＯｘ、ｘは０よりも大きく２以下、好ましくは１以上２以下）、代表的にはＮＯ２またはＮＯは、絶縁層３２１２ａなどに準位を形成する。当該準位は、金属酸化物層３２３１のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁層３２１２ａ及び金属酸化物層３２３１の界面に拡散すると、当該準位が絶縁層３２１２ａ側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁層３２１２ａ及び金属酸化物層３２３１界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
【０２６１】
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁層３２１２ａに含まれる窒素酸化物は、加熱処理において、絶縁層３２１２ｂに含まれるアンモニアと反応するため、絶縁層３２１２ａに含まれる窒素酸化物が低減される。このため、絶縁層３２１２ａ及び金属酸化物層３２３１の界面において、電子がトラップされにくい。
【０２６２】
絶縁層３２１２ａとして、上記酸化物絶縁層を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
【０２６３】
また、上記酸化物絶縁層は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下である。
【０２６４】
基板温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥＣＶＤ法を用いて、上記酸化物絶縁層を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
【０２６５】
絶縁層３２１２ｂは、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁層である。上記の酸化物絶縁層は、加熱により酸素の一部が脱離する。なお、ＴＤＳにおいて、上記の酸化物絶縁層は、酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上の領域を有する。また、上記の酸素の放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量である。また、上記の酸素の放出量は、ＴＤＳにおける酸素原子に換算しての総量である。
【０２６６】
絶縁層３２１２ｂとしては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
【０２６７】
また、絶縁層３２１２ｂは、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁層３２１２ｂは、絶縁層３２１２ａと比較して金属酸化物層３２３１から離れているため、絶縁層３２１２ａより、欠陥密度が多くともよい。
【０２６８】
また、絶縁層３２１２は、同種の材料の絶縁層を用いることができるため、絶縁層３２１２ａと絶縁層３２１２ｂの界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁層３２１２ａと絶縁層３２１２ｂの界面は、破線で図示している。なお、本実施の形態においては、絶縁層３２１２ａと絶縁層３２１２ｂの２層構造について説明したが、これに限定されず、例えば、絶縁層３２１２ａの単層構造、あるいは３層以上の積層構造としてもよい。
【０２６９】
トランジスタ３２００ｂにおいて、金属酸化物層３２３１は、絶縁層３２１１上の金属酸化物層３２３１＿１と、金属酸化物層３２３１＿１上の金属酸化物層３２３１＿２と、を有する。なお、金属酸化物層３２３１＿１及び金属酸化物層３２３１＿２は、それぞれ同じ元素を有する。例えば、金属酸化物層３２３１＿１及び金属酸化物層３２３１＿２は、上述の金属酸化物層３２３１が有する元素を、それぞれ独立に有することが好ましい。
【０２７０】
また、金属酸化物層３２３１＿１及び金属酸化物層３２３１＿２は、それぞれ独立に、Ｉｎの原子数比がＭの原子数比より多い領域を有すると好ましい。一例としては、金属酸化物層３２３１＿１及び金属酸化物層３２３１＿２のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝４：２：３近傍とすると好ましい。ここで、近傍とは、Ｉｎが４の場合、Ｍが１．５以上２．５以下であり、且つＺｎが２以上４以下を含む。または、金属酸化物層３２３１＿１及び金属酸化物層３２３１＿２のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１：６近傍とすると好ましい。このように、金属酸化物層３２３１＿１及び金属酸化物層３２３１＿２を概略同じ組成とすることで、同じスパッタリングターゲットを用いて形成できるため、製造コストを抑制することが可能である。また、同じスパッタリングターゲットを用いる場合、同一チャンバーにて真空中で連続して金属酸化物層３２３１＿１及び金属酸化物層３２３１＿２を成膜することができるため、金属酸化物層３２３１＿１と金属酸化物層３２３１＿２との界面に不純物が取り込まれるのを抑制することができる。
【０２７１】
ここで、金属酸化物層３２３１＿１は、金属酸化物層３２３１＿２よりも結晶性が低い領域を有していてもよい。なお、金属酸化物層３２３１＿１及び金属酸化物層３２３１＿２の結晶性としては、例えば、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）を用いて分析する、あるいは、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）を用いて分析することで解析できる。
【０２７２】
金属酸化物層３２３１＿１の結晶性が低い領域が過剰酸素の拡散経路となり、金属酸化物層３２３１＿１よりも結晶性の高い金属酸化物層３２３１＿２にも過剰酸素を拡散させることができる。このように、結晶構造が異なる金属酸化物層の積層構造とし、結晶性の低い領域を過剰酸素の拡散経路とすることで、信頼性の高いトランジスタを提供することができる。
【０２７３】
また、金属酸化物層３２３１＿２が、金属酸化物層３２３１＿１より結晶性が高い領域を有することにより、金属酸化物層３２３１に混入しうる不純物を抑制することができる。特に、金属酸化物層３２３１＿２の結晶性を高めることで、導電層３２２２ａ及び導電層３２２２ｂを加工する際のダメージを抑制することができる。金属酸化物層３２３１の表面、すなわち金属酸化物層３２３１＿２の表面は、導電層３２２２ａ及び導電層３２２２ｂの加工の際のエッチャントまたはエッチングガスに曝される。しかしながら、金属酸化物層３２３１＿２は、結晶性が高い領域を有する場合、結晶性が低い金属酸化物層３２３１＿１と比較してエッチング耐性に優れる。したがって、金属酸化物層３２３１＿２は、エッチングストッパとして機能する。
【０２７４】
また、金属酸化物層３２３１＿１は、金属酸化物層３２３１＿２よりも結晶性が低い領域を有することで、キャリア密度が高くなる場合がある。
【０２７５】
また、金属酸化物層３２３１＿１のキャリア密度が高くなると、金属酸化物層３２３１＿１の伝導帯に対してフェルミ準位が相対的に高くなる場合がある。これにより、金属酸化物層３２３１＿１の伝導帯の下端が低くなり、金属酸化物層３２３１＿１の伝導帯下端と、ゲート絶縁膜（ここでは、絶縁層３２１１）中に形成されうるトラップ準位とのエネルギー差が大きくなる場合がある。該エネルギー差が大きくなることにより、ゲート絶縁膜中にトラップされる電荷が少なくなり、トランジスタのしきい値電圧の変動を小さくできる場合がある。また、金属酸化物層３２３１＿１のキャリア密度が高くなると、金属酸化物層３２３１の電界効果移動度を高めることができる。
【０２７６】
なお、トランジスタ３２００ｂにおいては、金属酸化物層３２３１を２層の積層構造にする例を示したが、これに限定されず、３層以上積層する構成にしてもよい。
【０２７７】
トランジスタ３２００ｂが有する導電層３２２２ａは、導電層３２２２ａ＿１と、導電層３２２２ａ＿１上の導電層３２２２ａ＿２と、導電層３２２２ａ＿２上の導電層３２２２ａ＿３と、を有する。また、トランジスタ３２００ｂが有する導電層３２２２ｂは、導電層３２２２ｂ＿１と、導電層３２２２ｂ＿１上の導電層３２２２ｂ＿２と、導電層３２２２ｂ＿２上の導電層３２２２ｂ＿３と、を有する。
【０２７８】
例えば、導電層３２２２ａ＿１、導電層３２２２ｂ＿１、導電層３２２２ａ＿３、及び導電層３２２２ｂ＿３としては、チタン、タングステン、タンタル、モリブデン、インジウム、ガリウム、錫、及び亜鉛の中から選ばれるいずれか一つまたは複数を有すると好適である。また、導電層３２２２ａ＿２及び導電層３２２２ｂ＿２としては、銅、アルミニウム、及び銀の中から選ばれるいずれか一つまたは複数を有すると好適である。
【０２７９】
より具体的には、導電層３２２２ａ＿１、導電層３２２２ｂ＿１、導電層３２２２ａ＿３、及び導電層３２２２ｂ＿３にＩｎ−Ｓｎ酸化物またはＩｎ−Ｚｎ酸化物を用い、導電層３２２２ａ＿２及び導電層３２２２ｂ＿２に銅を用いることができる。
【０２８０】
また、導電層３２２２ａ＿１の端部は、導電層３２２２ａ＿２の端部よりも外側に位置する領域を有し、導電層３２２２ａ＿３は、導電層３２２２ａ＿２の上面及び側面を覆い、且つ導電層３２２２ａ＿１と接する領域を有する。また、導電層３２２２ｂ＿１の端部は、導電層３２２２ｂ＿２の端部よりも外側に位置する領域を有し、導電層３２２２ｂ＿３は、導電層３２２２ｂ＿２の上面及び側面を覆い、且つ導電層３２２２ｂ＿１と接する領域を有する。
【０２８１】
上記構成とすることで、導電層３２２２ａ及び導電層３２２２ｂの配線抵抗を低くし、且つ金属酸化物層３２３１への銅の拡散を抑制できるため好適である。
【０２８２】
＜トランジスタの構成例３＞
次に、トランジスタの構造の一例として、トランジスタ３２００ｃについて、図１５（Ａ）（Ｂ）（Ｃ）を用いて説明する。図１５（Ａ）はトランジスタ３２００ｃの上面図である。図１５（Ｂ）は、図１５（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１５（Ｃ）は、図１５（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
【０２８３】
図１５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３２００ｃは、絶縁層３２２４上の導電層３２２１と、導電層３２２１上の絶縁層３２１１と、絶縁層３２１１上の金属酸化物層３２３１と、金属酸化物層３２３１上の絶縁層３２１２と、絶縁層３２１２上の導電層３２２３と、絶縁層３２１１、金属酸化物層３２３１、及び導電層３２２３上の絶縁層３２１３と、を有する。なお、金属酸化物層３２３１は、導電層３２２３と重なるチャネル形成領域３２３１ｉと、絶縁層３２１３と接するソース領域３２３１ｓと、絶縁層３２１３と接するドレイン領域３２３１ｄと、を有する。
【０２８４】
また、絶縁層３２１３は、窒素または水素を有する。絶縁層３２１３と、ソース領域３２３１ｓ及びドレイン領域３２３１ｄと、が接することで、絶縁層３２１３中の窒素または水素がソース領域３２３１ｓ及びドレイン領域３２３１ｄ中に添加される。ソース領域３２３１ｓ及びドレイン領域３２３１ｄは、窒素または水素が添加されることで、キャリア密度が高くなる。
【０２８５】
また、トランジスタ３２００ｃは、絶縁層３２１３上の絶縁層３２１５と、絶縁層３２１３及び絶縁層３２１５に設けられた開口部３２３６ａを介して、ソース領域３２３１ｓに電気的に接続される導電層３２２２ａと、絶縁層３２１３及び絶縁層３２１５に設けられた開口部３２３６ｂを介して、ドレイン領域３２３１ｄに電気的に接続される導電層３２２２ｂと、を有していてもよい。
【０２８６】
絶縁層３２１５としては、酸化物絶縁膜を用いることができる。また、絶縁層３２１５としては、酸化物絶縁膜と、窒化物絶縁膜との積層膜を用いることができる。絶縁層３２１５として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよい。また、絶縁層３２１５としては、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。
【０２８７】
絶縁層３２１１は、第１のゲート絶縁膜としての機能を有し、絶縁層３２１２は、第２のゲート絶縁膜としての機能を有する。また、絶縁層３２１３及び絶縁層３２１５は保護絶縁膜としての機能を有する。
【０２８８】
また、絶縁層３２１２は、過剰酸素領域を有する。絶縁層３２１２が過剰酸素領域を有することで、金属酸化物層３２３１が有するチャネル形成領域３２３１ｉ中に過剰酸素を供給することができる。よって、チャネル形成領域３２３１ｉに形成されうる酸素欠損を過剰酸素により補填することができるため、信頼性の高い半導体装置を提供することができる。
【０２８９】
なお、金属酸化物層３２３１中に過剰酸素を供給させるためには、金属酸化物層３２３１の下方に形成される絶縁層３２１１に過剰酸素を供給してもよい。この場合、絶縁層３２１１中に含まれる過剰酸素は、金属酸化物層３２３１が有するソース領域３２３１ｓ、及びドレイン領域３２３１ｄにも供給されうる。ソース領域３２３１ｓ、及びドレイン領域３２３１ｄ中に過剰酸素が供給されると、ソース領域３２３１ｓ、及びドレイン領域３２３１ｄの抵抗が高くなる場合がある。
【０２９０】
一方で、金属酸化物層３２３１の上方に形成される絶縁層３２１２に過剰酸素を有する構成とすることで、チャネル形成領域３２３１ｉにのみ選択的に過剰酸素を供給させることが可能となる。あるいは、チャネル形成領域３２３１ｉ、ソース領域３２３１ｓ、及びドレイン領域３２３１ｄに過剰酸素を供給させたのち、ソース領域３２３１ｓ及びドレイン領域３２３１ｄのキャリア密度を選択的に高めることで、ソース領域３２３１ｓ、及びドレイン領域３２３１ｄの抵抗が高くなることを抑制することができる。
【０２９１】
また、金属酸化物層３２３１が有するソース領域３２３１ｓ及びドレイン領域３２３１ｄは、それぞれ、酸素欠損を形成する元素、または酸素欠損と結合する元素を有すると好ましい。当該酸素欠損を形成する元素、または酸素欠損と結合する元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。上記酸素欠損を形成する元素が、絶縁層３２１３中に１つまたは複数含まれる場合、絶縁層３２１３からソース領域３２３１ｓ、及びドレイン領域３２３１ｄに拡散する、および／または不純物添加処理によりソース領域３２３１ｓ、及びドレイン領域３２３１ｄ中に添加される。
【０２９２】
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と酸素の結合が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャリア密度が増加し、導電性が高くなる。
【０２９３】
また、導電層３２２１は、第１のゲート電極としての機能を有し、導電層３２２３は、第２のゲート電極としての機能を有し、導電層３２２２ａは、ソース電極としての機能を有し、導電層３２２２ｂは、ドレイン電極としての機能を有する。
【０２９４】
また、図１５（Ｃ）に示すように、絶縁層３２１１及び絶縁層３２１２には開口部３２３７が設けられる。また、導電層３２２１は、開口部３２３７を介して、導電層３２２３と、電気的に接続される。よって、導電層３２２１と導電層３２２３には、同じ電位が与えられる。なお、開口部３２３７を設けずに、導電層３２２１と、導電層３２２３と、に異なる電位を与えてもよい。または、開口部３２３７を設けずに、導電層３２２１を遮光膜として用いてもよい。例えば、導電層３２２１を遮光性の材料により形成することで、チャネル形成領域３２３１ｉに照射される下方からの光を抑制することができる。
【０２９５】
また、図１５（Ｂ）（Ｃ）に示すように、金属酸化物層３２３１は、第１のゲート電極として機能する導電層３２２１と、第２のゲート電極として機能する導電層３２２３のそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。
【０２９６】
また、トランジスタ３２００ｃもトランジスタ３２００ａ及びトランジスタ３２００ｂと同様にＳ−ｃｈａｎｎｅｌ構造をとる。このような構成を有することで、トランジスタ３２００ｃに含まれる金属酸化物層３２３１を、第１のゲート電極として機能する導電層３２２１及び第２のゲート電極として機能する導電層３２２３の電界によって電気的に取り囲むことができる。
【０２９７】
トランジスタ３２００ｃは、Ｓ−ｃｈａｎｎｅｌ構造を有するため、導電層３２２１または導電層３２２３によってチャネルを誘起させるための電界を効果的に金属酸化物層３２３１に印加することができるため、トランジスタ３２００ｃの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ３２００ｃを微細化することが可能となる。また、トランジスタ３２００ｃは、金属酸化物層３２３１が、導電層３２２１、及び導電層３２２３によって取り囲まれた構造を有するため、トランジスタ３２００ｃの機械的強度を高めることができる。
【０２９８】
なお、トランジスタ３２００ｃを、導電層３２２３の金属酸化物層３２３１に対する位置、または導電層３２２３の形成方法から、ＴＧＳＡ（Ｔｏｐ  Ｇａｔｅ  Ｓｅｌｆ  Ａｌｉｇｎ）型のＦＥＴと呼称してもよい。
【０２９９】
なお、トランジスタ３２００ｃにおいても、トランジスタ３２００ｂと同様に金属酸化物層３２３１を２層以上積層する構成にしてもよい。
【０３００】
また、トランジスタ３２００ｃにおいて、絶縁層３２１２が導電層３２２３と重なる部分にのみ設けられているが、これに限られることなく、絶縁層３２１２が金属酸化物層３２３１を覆う構成にすることもできる。また、導電層３２２１を設けない構成にすることもできる。
【０３０１】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【０３０２】
（実施の形態６）
本実施の形態では、液晶素子を用いた表示装置の構成例と、ＥＬ素子を用いた表示装置の構成例について説明する。図１６（Ａ）において、第１の基板４００１上に設けられた表示部１０１を囲むようにして、シール材４００５が設けられ、表示部１０１がシール材４００５および第２の基板４００６によって封止されている。
【０３０３】
図１６（Ａ）では、走査線駆動回路１０２、走査線駆動回路１０３、信号線駆動回路１０４、および信号線駆動回路１０５は、それぞれがプリント基板４０４１上に設けられた集積回路４０４２を複数有する。集積回路４０４２は、単結晶半導体または多結晶半導体で形成されている。
【０３０４】
走査線駆動回路１０２および走査線駆動回路１０３が有する集積回路４０４２は、表示部１０１に選択信号を供給する機能を有する。信号線駆動回路１０４および信号線駆動回路１０５が有する集積回路４０４２は、表示部１０１に画像信号を供給する機能を有する。集積回路４０４２は、ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）法によって第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に実装されている。
【０３０５】
走査線駆動回路１０２、走査線駆動回路１０３、信号線駆動回路１０４、および信号線駆動回路１０５に与えられる各種信号および電位は、ＦＰＣ４０１８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）から供給されている。
【０３０６】
なお、集積回路４０４２の接続方法は、特に限定されるものではなく、ワイヤボンディング法、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）法、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）法、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）法などを用いることができる。
【０３０７】
図１６（Ｂ）は、信号線駆動回路１０４および信号線駆動回路１０５に含まれる集積回路４０４２をＣＯＧ法により実装する例を示している。また、上記実施の形態に示したトランジスタを用いて、駆動回路の一部または全体を表示部１０１と同じ基板上に一体形成して、システムオンパネルを形成することができる。
【０３０８】
図１６（Ｂ）では、走査線駆動回路１０２および走査線駆動回路１０３を、表示部１０１と同じ基板上に形成する例を示している。駆動回路を表示部１０１内の画素回路と同時に形成することで、部品点数を削減することができる。よって、生産性を高めることができる。
【０３０９】
また、図１６（Ｂ）では、第１の基板４００１上に設けられた表示部１０１と、走査線駆動回路１０２および走査線駆動回路１０３とを囲むようにして、シール材４００５が設けられている。また表示部１０１、走査線駆動回路１０２、および走査線駆動回路１０３の上に第２の基板４００６が設けられている。よって、表示部１０１、走査線駆動回路１０２、および走査線駆動回路１０３は、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。
【０３１０】
また図１６（Ｂ）では、信号線駆動回路１０４および信号線駆動回路１０５を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部を別途形成して実装しても良い。
【０３１１】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む場合がある。
【０３１２】
また第１の基板上に設けられた表示部および走査線駆動回路は、トランジスタを複数有している。当該トランジスタとして、上記実施の形態で示したトランジスタを適用することができる。
【０３１３】
周辺駆動回路が有するトランジスタと、表示部の画素回路が有するトランジスタは、同じ構造であってもよく、異なる構造であってもよい。周辺駆動回路が有するトランジスタは、全て同じ構造であってもよく、２種類以上の構造が組み合わせて用いられていてもよい。同様に、画素回路が有するトランジスタは、全て同じ構造であってもよく、２種類以上の構造が組み合わせて用いられていてもよい。
【０３１４】
図１７（Ａ）および図１７（Ｂ）は、図１６（Ｂ）中でＮ１−Ｎ２の鎖線で示した部位の断面図である。図１７（Ａ）および図１７（Ｂ）に示す表示装置は電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。また、図１７（Ａ）および図１７（Ｂ）では、電極４０１５は、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０に形成された開口において配線４０１４と電気的に接続されている。
【０３１５】
電極４０１５は、第１の電極層４０３０と同じ導電層から形成され、配線４０１４は、トランジスタ４０１０、およびトランジスタ４０１１のソース電極およびドレイン電極と同じ導電層で形成されている。
【０３１６】
また、第１の基板４００１上に設けられた表示部１０１と走査線駆動回路１０２は、トランジスタを複数有しており、図１７（Ａ）、および図１７（Ｂ）では、表示部１０１に含まれるトランジスタ４０１０、および走査線駆動回路１０２に含まれるトランジスタ４０１１を例示している。なお、図１７（Ａ）および図１７（Ｂ）では、トランジスタ４０１０およびトランジスタ４０１１としてボトムゲート型のトランジスタを例示している。
【０３１７】
図１７（Ａ）および図１７（Ｂ）では、トランジスタ４０１０およびトランジスタ４０１１上に絶縁層４１１２が設けられている。また、図１７（Ｂ）では、絶縁層４１１２上に隔壁４５１０が形成されている。
【０３１８】
また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に設けられている。また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１１１上に形成された電極４０１７を有する。電極４０１７はバックゲート電極として機能することができる。
【０３１９】
トランジスタ４０１０およびトランジスタ４０１１は、上記実施の形態で示したトランジスタを用いることができる。
【０３２０】
また、図１７（Ａ）および図１７（Ｂ）に示す表示装置は、容量素子４０２０を有する。容量素子４０２０は、トランジスタ４０１０のゲート電極と同じ工程で形成された電極４０２１と、ソース電極およびドレイン電極と同じ工程で形成された電極と、を有する。それぞれの電極は、絶縁層４１０３を介して重なっている。
【０３２１】
一般に、表示装置の画素部に設けられる容量素子の容量は、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。容量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。
【０３２２】
表示部１０１に設けられたトランジスタ４０１０は表示素子と電気的に接続する。図１７（Ａ）は、表示素子として液晶素子を用いた液晶表示装置の一例である。図１７（Ａ）において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、および液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１は液晶層４００８を介して重畳する。
【０３２３】
またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
【０３２４】
また、必要に応じて、ブラックマトリクス（遮光層）、着色層（カラーフィルタ）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けてもよい。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０３２５】
図１７（Ａ）に示す表示装置では、基板４００６と第２の電極層４０３１の間に、遮光層４１３２、着色層４１３１、絶縁層４１３３が設けられている。
【０３２６】
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
【０３２７】
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。遮光層および着色層の形成方法は、前述した各層の形成方法と同様に行なえばよい。例えば、インクジェット法などで行なってもよい。
【０３２８】
また、図１７（Ａ）および図１７（Ｂ）に示す表示装置は、絶縁層４１１１と絶縁層４１０４を有する。絶縁層４１１１と絶縁層４１０４として、不純物元素を透過しにくい絶縁層を用いる。絶縁層４１１１と絶縁層４１０４でトランジスタの半導体層を挟むことで、外部からの不純物の浸入を防ぐことができる。
【０３２９】
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子（「ＥＬ素子」ともいう。）を適用することができる。ＥＬ素子は、一対の電極の間に発光性の化合物を含む層（「ＥＬ層」ともいう。）を有する。一対の電極間に、ＥＬ素子の閾値電圧よりも大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。
【０３３０】
また、ＥＬ素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０３３１】
有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０３３２】
なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性および正孔輸送性が高い物質）などを有していてもよい。
【０３３３】
ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。
【０３３４】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０３３５】
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタおよび発光素子を形成し、当該基板とは逆側の面から発光を取り出す上面射出（トップエミッション）構造や、基板側の面から発光を取り出す下面射出（ボトムエミッション）構造や、両面から発光を取り出す両面射出（デュアルエミッション）構造の発光素子があり、どの射出構造の発光素子も適用することができる。
【０３３６】
図１７（Ｂ）は、表示素子として発光素子を用いた発光表示装置（「ＥＬ表示装置」ともいう。）の一例である。表示素子である発光素子４５１３は、表示部１０１に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極層４０３０、発光層４５１１、第２の電極層４０３１の積層構造であるが、この構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
【０３３７】
隔壁４５１０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０３３８】
発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０３３９】
発光素子４５１３の発光色は、発光層４５１１を構成する材料によって、白、赤、緑、青、シアン、マゼンタ、または黄などに変化させることができる。
【０３４０】
カラー表示を実現する方法としては、発光色が白色の発光素子４５１３と着色層を組み合わせて行う方法と、画素毎に発光色の異なる発光素子４５１３を設ける方法がある。前者の方法は後者の方法よりも生産性が高い。一方、後者の方法では画素毎に発光層４５１１を作り分ける必要があるため、前者の方法よりも生産性が劣る。ただし、後者の方法では、前者の方法よりも色純度の高い発光色を得ることができる。後者の方法に加えて、発光素子４５１３にマイクロキャビティ構造を付与することにより色純度をさらに高めることができる。
【０３４１】
なお、発光層４５１１は、量子ドットなどの無機化合物を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。
【０３４２】
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１および隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ  Ｌｉｋｅ  Ｃａｒｂｏｎ）などを形成することができる。また、第１の基板４００１、第２の基板４００６、およびシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０３４３】
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材４５１４に乾燥剤が含まれていてもよい。
【０３４４】
シール材４００５には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。また、シール材４００５に乾燥剤が含まれていてもよい。
【０３４５】
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０３４６】
また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。
【０３４７】
表示素子に電圧を印加する第１の電極層および第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、および電極層のパターン構造によって透光性、反射性を選択すればよい。
【０３４８】
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０３４９】
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。
【０３５０】
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、または、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
【０３５１】
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０３５２】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【０３５３】
（実施の形態７）
本実施の形態では、表示モジュールについて説明する。図１８に示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００３に接続されたタッチセンサ６００４、ＦＰＣ６００５に接続された表示パネル６００６、バックライトユニット６００７、フレーム６００９、プリント基板６０１０、バッテリ６０１１を有する。なお、バックライトユニット６００７、バッテリ６０１１、タッチセンサ６００４などは、設けられない場合もある。
【０３５４】
本発明の一態様の半導体装置は、例えば、タッチセンサ６００４、表示パネル６００６、プリント基板６０１０に実装された集積回路などに用いることができる。例えば、表示パネル６００６に前述した表示装置を用いることができる。
【０３５５】
上部カバー６００１および下部カバー６００２は、タッチセンサ６００４や表示パネル６００６などのサイズに合わせて、形状や寸法を適宜変更することができる。
【０３５６】
タッチセンサ６００４は、抵抗膜方式または静電容量方式のタッチセンサを表示パネル６００６に重畳して用いることができる。表示パネル６００６にタッチセンサの機能を付加することも可能である。例えば、表示パネル６００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネル機能を付加することなども可能である。または、表示パネル６００６の各画素内に光センサを設け、光学式のタッチセンサの機能を付加することなども可能である。また、タッチセンサ６００４を設ける必要が無い場合は、タッチセンサ６００４を省略することができる。
【０３５７】
バックライトユニット６００７は、光源６００８を有する。光源６００８をバックライトユニット６００７の端部に設け、光拡散板を用いる構成としてもよい。また、表示パネル６００６に発光表示装置などを用いる場合は、バックライトユニット６００７を省略することができる。
【０３５８】
フレーム６００９は、表示パネル６００６の保護機能の他、プリント基板６０１０側から発生する電磁波を遮断するための電磁シールドとしての機能を有する。また、フレーム６００９は、放熱板としての機能を有していてもよい。
【０３５９】
プリント基板６０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路などを有する。電源回路に電力を供給する電源としては、バッテリ６０１１であってもよいし、商用電源であってもよい。なお、電源として商用電源を用いる場合には、バッテリ６０１１を省略することができる。
【０３６０】
また、表示モジュール６０００に、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【０３６１】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【０３６２】
（実施の形態８）
本実施の形態では、本発明の一態様の表示装置を適用可能な電子機器について、図１９乃至図２０を用いて説明する。
【０３６３】
図１９および図２０を用いて電子機器の一例について説明する。本発明の一態様によれば、大型化および／または高精細化された表示装置であっても、良好な表示品位、高い視認性を実現できる。そのため、テレビジョン装置、デジタルサイネージ、携帯型の電子機器、装着型の電子機器（ウェアラブル機器）、および電子書籍端末、などに好適に用いることができる。また、ＶＲ（Ｖｉｒｔｕａｌ  Ｒｅａｌｉｔｙ）機器やＡＲ（Ａｕｇｍｅｎｔｅｄ  Ｒｅａｌｉｔｙ）機器などにも好適に用いることができる。
【０３６４】
本発明の一態様の電子機器は、二次電池を有していてもよく、非接触電力伝送を用いて、二次電池を充電することができると好ましい。
【０３６５】
二次電池としては、例えば、ゲル状電解質を用いるリチウムポリマー電池（リチウムイオンポリマー電池）等のリチウムイオン二次電池、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などが挙げられる。
【０３６６】
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
【０３６７】
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
【０３６８】
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
【０３６９】
さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能等を有することができる。さらに、受像部を有する電子機器においては、静止画または動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部または電子機器に内蔵）に保存する機能、撮影した画像を表示部に表示する機能等を有することができる。なお、本発明の一態様の電子機器が有する機能はこれらに限定されず、様々な機能を有することができる。
【０３７０】
図１９（Ａ）に、テレビジョン装置１８１０を示す。テレビジョン装置１８１０は、表示部１８１１、筐体１８１２、スピーカ１８１３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
【０３７１】
またテレビジョン装置１８１０は、リモコン操作機１８１４により、操作することができる。
【０３７２】
テレビジョン装置１８１０が受信できる放送電波としては、地上波、または衛星から送信される電波などが挙げられる。また放送電波として、アナログ放送、デジタル放送などがあり、また映像および音声、または音声のみの放送などがある。例えばＵＨＦ帯（約３００ＭＨｚ〜３ＧＨｚ）またはＶＨＦ帯（３０ＭＨｚ〜３００ＭＨｚ）のうちの特定の周波数帯域で送信される放送電波を受信することができる。また例えば、複数の周波数帯域で受信した複数のデータを用いることで、転送レートを高くすることができ、より多くの情報を得ることができる。これによりフルハイビジョンを超える解像度を有する映像を、表示部１８３１に表示させることができる。例えば、４Ｋ、８Ｋ、１６Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。
【０３７３】
また、インターネットやＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、Ｗｉ−Ｆｉ（登録商標）などのコンピュータネットワークを介したデータ伝送技術により送信された放送のデータを用いて、表示部１８３１に表示する画像を生成する構成としてもよい。このとき、テレビジョン装置１８１０にチューナを有さなくてもよい。
【０３７４】
図１９（Ｂ）は円柱状の柱１８２２に取り付けられたデジタルサイネージ１８２０を示している。デジタルサイネージ１８２０は、表示部１８２１を有する。
【０３７５】
表示部１８２１が広いほど、一度に提供できる情報量を増やすことができる。また、表示部１８２１が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
【０３７６】
表示部１８２１にタッチパネルを適用することで、表示部１８２１に画像または動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
【０３７７】
図１９（Ｃ）はノート型のパーソナルコンピュータ１８３０を示している。パーソナルコンピュータ１８３０は、表示部１８３１、筐体１８３２、タッチパッド１８３３、接続ポート１８３４等を有する。
【０３７８】
タッチパッド１８３３は、ポインティングデバイスや、ペンタブレット等の入力手段として機能し、指やスタイラス等で操作することができる。
【０３７９】
また、タッチパッド１８３３には表示素子が組み込まれている。図１９（Ｃ）に示すように、タッチパッド１８３３の表面に入力キー１８３５を表示することで、タッチパッド１８３３をキーボードとして使用することができる。このとき、入力キー１８３５に触れた際に、振動により触感を実現するため、振動モジュールがタッチパッド１８３３に組み込まれていてもよい。
【０３８０】
図１９（Ｄ）に携帯情報端末の一例を示す。図１９（Ｄ）に示す携帯情報端末１８４０は、筐体１８４１、表示部１８４２、操作ボタン１８４３、外部接続ポート１８４４、スピーカ１８４５、マイク１８４６、カメラ１８４７等を有する。
【０３８１】
表示部１８４２に、本発明の一態様の表示装置を備える。
【０３８２】
携帯情報端末１８４０は、表示部１８４２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部１８４２に触れることで行うことができる。
【０３８３】
また、操作ボタン１８４３の操作により、電源のＯＮ、ＯＦＦ動作や、表示部１８４２に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
【０３８４】
また、携帯情報端末１８４０の内部に、ジャイロセンサまたは加速度センサ等の検出装置を設けることで、携帯情報端末１８４０の向き（縦か横か）を判断して、表示部１８４２の画面表示の向きを自動的に切り替えるようにすることができる。また、画面表示の向きの切り替えは、表示部１８４２を触れること、操作ボタン１８４３の操作、またはマイク１８４６を用いた音声入力等により行うこともできる。
【０３８５】
携帯情報端末１８４０は、例えば、電話機、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。具体的には、スマートフォンとして用いることができる。携帯情報端末１８４０は、例えば、移動電話、電子メール、文章閲覧および作成、音楽再生、動画再生、インターネット通信、ゲームなどの種々のアプリケーションを実行することができる。
【０３８６】
図１９（Ｅ）、（Ｆ）に、携帯情報端末１８５０の一例を示す。携帯情報端末１８５０は、筐体１８５１、筐体１８５２、表示部１８５３、表示部１８５４、およびヒンジ部１８５５等を有する。
【０３８７】
筐体１８５１と筐体１８５２は、ヒンジ部１８５５で連結されている。携帯情報端末１８５０は、図１９（Ｅ）に示すように折り畳んだ状態から、図１９（Ｆ）に示すように筐体１８５１と筐体１８５２を開くことができる。
【０３８８】
例えば表示部１８５３および表示部１８５４に、文書情報を表示することが可能であり、電子書籍端末としても用いることができる。また、表示部１８５３および表示部１８５４に静止画像や動画像を表示することもできる。
【０３８９】
このように、携帯情報端末１８５０は、持ち運ぶ際には折り畳んだ状態にできるため、汎用性に優れる。
【０３９０】
なお、筐体１８５１および筐体１８５２には、電源ボタン、操作ボタン、外部接続ポート、スピーカ、マイク等を有していてもよい。
【０３９１】
図２０（Ａ）に、ファインダー１８６１を取り付けた状態の、カメラ１８６０の外観を示す。
【０３９２】
カメラ１８６０は、筐体１８６９、表示部１８６２、操作ボタン１８６３、シャッターボタン１８６４等を有する。またカメラ１８６０には、着脱可能なレンズ１８６５が取り付けられている。
【０３９３】
ここではカメラ１８６０として、レンズ１８６５を筐体１８６９から取り外して交換することが可能な構成としたが、レンズ１８６５と筐体が一体となっていてもよい。
【０３９４】
カメラ１８６０は、シャッターボタン１８６４を押すことにより、撮像することができる。また、表示部１８６２はタッチパネルとしての機能を有し、表示部１８６２をタッチすることにより撮像することも可能である。
【０３９５】
カメラ１８６０の筐体１８６９は、電極を有するマウントを有し、ファインダー１８６１のほか、ストロボ装置等を接続することができる。
【０３９６】
ファインダー１８６１は、筐体１８６６、表示部１８６７、ボタン１８６８等を有する。
【０３９７】
筐体１８６６は、カメラ１８６０のマウントと係合するマウントを有しており、ファインダー１８６１をカメラ１８６０に取り付けることができる。また当該マウントには電極を有し、当該電極を介してカメラ１８６０から受信した映像等を表示部１８６７に表示させることができる。
【０３９８】
ボタン１８６８は、電源ボタンとしての機能を有する。ボタン１８６８により、表示部１８６７の表示のオン・オフを切り替えることができる。
【０３９９】
カメラ１８６０の表示部１８６２、及びファインダー１８６１の表示部１８６７に、本発明の一態様の表示装置を適用することができる。
【０４００】
なお、図２０（Ａ）では、カメラ１８６０とファインダー１８６１とを別の電子機器とし、これらを脱着可能な構成としたが、カメラ１８６０の筐体１８６９に、本発明の一態様の表示装置を備えるファインダーが内蔵されていてもよい。
【０４０１】
図２０（Ｂ）には、ヘッドマウントディスプレイ１８７０の外観を示している。
【０４０２】
ヘッドマウントディスプレイ１８７０は、装着部１８７１、レンズ１８７２、本体１８７３、表示部１８７４、ケーブル１８７５等を有している。また装着部１８７１には、バッテリ１８７６が内蔵されている。
【０４０３】
ケーブル１８７５は、バッテリ１８７６から本体１８７３に電力を供給する。本体１８７３は無線受信機等を備え、受信した画像データ等の映像情報を表示部１８７４に表示させることができる。また、本体１８７３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を入力手段として用いることができる。
【０４０４】
また、装着部１８７１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体１８７３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部１８７１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部１８７４に表示する機能を有していてもよい。また、使用者の頭部の動きなどを検出し、表示部１８７４に表示する映像をその動きに合わせて変化させてもよい。
【０４０５】
表示部１８７４に、本発明の一態様の表示装置を適用することができる。
【０４０６】
図２０（Ｃ）、（Ｄ）には、ヘッドマウントディスプレイ１８８０の外観を示している。
【０４０７】
ヘッドマウントディスプレイ１８８０は、筐体１８８１、２つの表示部１８８２、操作ボタン１８８３、及びバンド状の固定具１８８４を有する。
【０４０８】
ヘッドマウントディスプレイ１８８０は、上記ヘッドマウントディスプレイ１８８０が有する機能に加え、２つの表示部を備える。
【０４０９】
２つの表示部１８８２を有することで、使用者は片方の目につき１つの表示部を見ることができる。これにより、視差を用いた３次元表示等を行う際であっても、高い解像度の映像を表示することができる。また、表示部１８８２は使用者の目を概略中心とした円弧状に湾曲している。これにより、使用者の目から表示部の表示面までの距離が一定となるため、使用者はより自然な映像を見ることができる。また、表示部からの光の輝度や色度が見る角度によって変化してしまうような場合であっても、表示部の表示面の法線方向に使用者の目が位置するため、実質的にその影響を無視することができるため、より現実感のある映像を表示することができる。
【０４１０】
操作ボタン１８８３は、電源ボタンなどの機能を有する。また操作ボタン１８８３の他にボタンを有していてもよい。
【０４１１】
また、図２０（Ｅ）に示すように、表示部１８８２と使用者の目の位置との間に、レンズ１８８５を有していてもよい。レンズ１８８５により、使用者は表示部１８８２を拡大してみることができるため、より臨場感が高まる。このとき、図２０（Ｅ）に示すように、視度調節のためにレンズの位置を変化させるダイヤル１８８６を有していてもよい。
【０４１２】
表示部１８８２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の表示装置は、極めて精細度が高いため、図２０（Ｅ）のようにレンズ１８８５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
【０４１３】
図２０（Ｆ）にテレビジョン装置の一例を示す。テレビジョン装置１８９０は、筐体１８９１に表示部１８９２が組み込まれている。ここでは、スタンド１８９３により筐体１８９１を支持した構成を示している。
【０４１４】
表示部１８９２に、本発明の一態様の表示装置を適用することができる。
【０４１５】
図２０（Ｆ）に示すテレビジョン装置１８９０の操作は、筐体１８９１が備える操作スイッチや、別体のリモコン操作機１８９４により行うことができる。または、表示部１８９２にタッチセンサを備えていてもよく、指等で表示部１８９２に触れることで操作してもよい。リモコン操作機１８９４は、当該リモコン操作機１８９４から出力する情報を表示する表示部を有していてもよい。リモコン操作機１８９４が備える操作キーまたはタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部１８９２に表示される映像を操作することができる。
【０４１６】
なお、テレビジョン装置１８９０は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０４１７】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【０４１８】
（実施の形態９）
本実施の形態では、トランジスタの半導体層に用いる多結晶シリコンの結晶化方法およびレーザ結晶化装置の一例について説明する。
【０４１９】
結晶性の良好な多結晶シリコン層を形成するには、基板上に非晶質シリコン層を設け、当該非晶質シリコン層にレーザ光を照射して結晶化することが好ましい。例えば、レーザ光を線状ビームとし、当該線状ビームを非晶質シリコン層に照射しながら基板を移動させることで、基板上の所望の領域に多結晶シリコン層を形成することができる。
【０４２０】
線状ビームを用いた方法は、スループットが比較的良好である。一方で、ある領域に対してレーザ光が相対的に移動しながら複数回照射される方法であるため、レーザ光の出力変動およびそれに起因するビームプロファイルの変化による結晶性のばらつきが生じやすい。例えば、当該方法で結晶化させた半導体層を表示装置の画素が有するトランジスタに用いると、結晶性のばらつきに起因したランダムな縞模様が表示に見えることがある。
【０４２１】
また、線状ビームの長さは基板の一辺の長さ以上であることが理想的であるが、線状ビームの長さは、レーザ発振器の出力と光学系の構成によって制限される。したがって、大型基板の処理では基板面内を折り返してレーザ照射することが現実的である。そのため、レーザ光をオーバーラップして照射する領域が生じる。当該領域の結晶性は、他の領域の結晶性と異なりやすいため、当該領域では表示ムラが生じることがある。
【０４２２】
上記のような問題を抑えるために、基板上に形成した非晶質シリコン層に局所的にレーザ照射を行って結晶化させてもよい。局所的なレーザ照射では、結晶性のばらつきの少ない多結晶シリコン層を形成しやすい。
【０４２３】
図２１（Ａ）は、基板上に形成した非晶質シリコン層に局所的にレーザ照射を行う方法を説明する図である。
【０４２４】
光学系ユニット８２１から射出されるレーザ光８２６は、ミラー８２２で反射されてマイクロレンズアレイ８２３に入射する。マイクロレンズアレイ８２３は、レーザ光８２６を集光して複数のレーザビーム８２７を形成する。
【０４２５】
ステージ８１５には、非晶質シリコン層８４０を形成した基板８３０が固定される。非晶質シリコン層８４０に複数のレーザビーム８２７を照射することで、複数の多結晶シリコン層８４１を同時に形成することができる。
【０４２６】
マイクロレンズアレイ８２３が有する個々のマイクロレンズは、表示装置の画素ピッチに合わせて設けることが好ましい。または、画素ピッチの整数倍の間隔で設けてもよい。いずれの場合においても、レーザ照射とステージ８１５のＸ方向またはＹ方向の移動を繰り返すことで、全ての画素に対応した領域に多結晶シリコン層を形成することができる。
【０４２７】
例えば、マイクロレンズアレイ８２３が画素ピッチでＭ行Ｎ列（Ｍ、Ｎは自然数）のマイクロレンズを有するとき、まず所定の開始位置でレーザ光を照射し、Ｍ行Ｎ列の多結晶シリコン層８４１を形成することができる。そして、行方向にＮ列分の距離だけ移動させてレーザ光を照射し、さらにＭ行Ｎ列の多結晶シリコン層８４１を形成することで、Ｍ行２Ｎ列の多結晶シリコン層８４１を形成することができる。当該工程を繰り返し行うことで所望の領域に複数の多結晶シリコン層８４１を形成することができる。また、折り返してレーザ照射工程を行う場合は、行方向にＮ列分の距離だけ移動させてレーザ照射を行い、さらに列方向にＭ行分の距離の移動とレーザ光の照射を繰り返せばよい。
【０４２８】
なお、レーザ光の発振周波数とステージ８１５の移動速度を適切に調整すれば、ステージ８１５を一方向に移動させながらレーザ照射を行う方法でも、画素ピッチで多結晶シリコン層を形成することができる。
【０４２９】
レーザビーム８２７のサイズは、例えば、一つのトランジスタの半導体層全体が含まれる程度の面積とすることができる。または、一つのトランジスタのチャネル形成領域全体が含まれる程度の面積とすることができる。または、一つのトランジスタのチャネル形成領域の一部が含まれる程度の面積とすることができる。これらは、必要とするトランジスタの電気特性に応じて使い分ければよい。
【０４３０】
なお、一つの画素に複数のトランジスタを有する表示装置を対象とした場合、レーザビーム８２７は、一つの画素内の各トランジスタの半導体層全体が含まれる程度の面積とすることができる。また、レーザビーム８２７は、複数の画素が有するトランジスタの半導体層全体が含まれる程度の面積としてもよい。
【０４３１】
また、図２２（Ａ）に示すように、ミラー８２２とマイクロレンズアレイ８２３との間にマスク８２４を設けてもよい。マスク８２４には、各マイクロレンズに対応した複数の開口部が設けられる。当該開口部の形状はレーザビーム８２７の形状に反映させることができ、図２２（Ａ）のようにマスク８２４が円形の開口部を有する場合は、円形のレーザビーム８２７を得ることができる。また、マスク８２４が矩形の開口部を有する場合は、矩形のレーザビーム８２７を得ることができる。マスク８２４は、例えば、トランジスタのチャネル形成領域のみを結晶化させたい場合などに有効である。なお、マスク８２４は、図２２（Ｂ）に示すように光学系ユニット８２１とミラー８２２との間に設けてもよい。
【０４３２】
図２１（Ｂ）は、上記に示した局所的なレーザ照射の工程に用いることのできるレーザ結晶化装置の主要な構成を説明する斜視図である。レーザ結晶化装置は、Ｘ−Ｙステージの構成要素である移動機構８１２、移動機構８１３およびステージ８１５を有する。また、レーザビーム８２７を成形するためのレーザ発振器８２０、光学系ユニット８２１、ミラー８２２、マイクロレンズアレイ８２３を有する。
【０４３３】
移動機構８１２および移動機構８１３は、水平方向に往復直線運動をする機能を備える。移動機構８１２および移動機構８１３に動力を与える機構としては、例えば、モータで駆動するボールネジ機構８１６などを用いることができる。移動機構８１２および移動機構８１３のそれぞれの移動方向は垂直に交わるため、移動機構８１３に固定されるステージ８１５はＸ方向およびＹ方向に自在に移動させることができる。
【０４３４】
ステージ８１５は真空吸着機構などの固定機構を有し、基板８３０などを固定することができる。また、ステージ８１５は、必要に応じて加熱機構を有していてもよい。なお、図示はしていないが、ステージ８１５はプッシャーピンおよびその上下機構を有し、基板８３０などを搬出入する際は、基板８３０などを上下に移動させることができる。
【０４３５】
レーザ発振器８２０は、処理の目的に適した波長および強度の光が出力できればよく、パルスレーザが好ましいがＣＷレーザであってもよい。代表的には、波長３５１−３５３ｎｍ（ＸｅＦ）、３０８ｎｍ（ＸｅＣｌ）などの紫外光を照射できるエキシマレーザを用いることができる。または、固体レーザ（ＹＡＧレーザ、ファイバーレーザなど）の二倍波（５１５ｎｍ、５３２ｎｍなど）または三倍波（３４３ｎｍ、３５５ｎｍなど）を用いてもよい。また、レーザ発振器８２０は複数であってもよい。
【０４３６】
光学系ユニット８２１は、例えば、ミラー、ビームエクスパンダ、ビームホモジナイザ等を有し、レーザ発振器８２０から出力されるレーザ光８２５のエネルギーの面内分布を均一化させつつ伸張させることができる。
【０４３７】
ミラー８２２には、例えば、誘電体多層膜ミラーを用いることができ、レーザ光の入射角が略４５°となるように設置する。マイクロレンズアレイ８２３には、例えば、石英板の上面または上下面に複数の凸レンズが設けられたような形状とすることができる。
【０４３８】
以上のレーザ結晶化装置を用いることにより、結晶性のばらつきの少ない多結晶シリコン層を形成することができる。
【０４３９】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【実施例１】
【０４４０】
本実施例では、画面サイズが対角６５インチの画素領域（表示部）を有する８Ｋ４Ｋ液晶ディスプレイモジュールのデータ書き込み時間に関し、概算を行った結果について説明する。
【０４４１】
なお、８Ｋ４Ｋディスプレイの解像度は水平解像度が７６８０、垂直解像度が４３２０と、極めて高解像度である。また、８Ｋ４Ｋディスプレイに関する国際規格として、ＩＴＵ−Ｒ  ＢＴ．２０２０がある。この規格において、駆動方法はプログレッシブ方式であり、フレーム周波数は最大１２０Ｈｚとされている。
【０４４２】
本実施例では、ゲート線１本ずつに選択信号を供給し、画素が１つずつ選択される構成に加えて、２本または４本のゲート線に同時に選択信号を供給し、列方向に隣接する２つまたは４つの画素が同時に選択される構成を検討した。同時に選択される２つまたは４つの画素は、それぞれ異なるソース線と接続される。すなわち列ごとに２本または４本のソース線が配列される。本実施例では、これらの構成における画素レイアウトを用いて、データ書き込み時間の概算を行った。
【０４４３】
また、本実施例では、トランジスタの半導体層に、アモルファスシリコンを用いる場合と、金属酸化物を用いる場合について検討した。
【０４４４】
アモルファスシリコンを半導体層に用いる場合については、微結晶シリコンを用いて作製したトランジスタの実測値から、設計パラメータである電界効果移動度を変化させた疑似パラメータを用いて見積もった。
【０４４５】
金属酸化物を用いた半導体層については、以下の２種類の構成を検討した。金属酸化物としては、Ｉｎ−Ｇａ−Ｚｎ酸化物を用いた。１種類目は、Ｉｎ、Ｇａ、およびＺｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１近傍である金属酸化物を単層で半導体層に用いる場合である。２種類目は、Ｉｎ、Ｇａ、およびＺｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３近傍である金属酸化物を積層で半導体層に用いる場合である。具体的には、第１の金属酸化物層に、ＣＡＣ−ＯＳ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜を用い、第２の金属酸化物層に、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜を用いる場合を想定した。
【０４４６】
本実施例で用いた各層のパラメータを表１に示す。これらは金属酸化物を半導体層に用いたトランジスタを想定したパラメータであるが、本実施例では、アモルファスシリコンを半導体層に用いる場合にも同様のパラメータを用いた。
【０４４７】
【表１】
2018116274.tif 000003
【０４４８】
＜画素が１つずつ選択される場合＞
図２３（Ａ）は、本実施例で用いたディスプレイモジュールの構成を示すブロック図である。当該構成では、ゲート線１本ずつに選択信号が供給され、画素が１つずつ選択される。ゲートドライバおよびソースドライバはともに外付けである。ゲート線には、２つのゲートドライバＩＣから同じ信号が供給される。ソース線には、１つのソースドライバＩＣから信号が供給される。画素領域は分割されていない。画素領域のサイズは対角６５インチであり、有効画素数は７６８０×ＲＧＢ（Ｈ）×４３２０（Ｖ）である。
【０４４９】
図２３（Ｂ）に、画素ＰＩＸ（ｉ，ｊ）の回路図を示す。画素ＰＩＸ（ｉ，ｊ）は、トランジスタＭ１、容量素子Ｃ１、および液晶素子ＬＣを有する。トランジスタＭ１のゲートは、ゲート線ＧＤＬ（ｉ）と接続されている。トランジスタＭ１のソースおよびドレインのうち一方は、ソース線ＳＤＬ（ｊ）と接続され、他方は、容量素子Ｃ１の一方の電極、および液晶素子ＬＣの一方の電極と接続されている。容量素子Ｃ１の他方の電極は、配線ＣＳＣＯＭと接続されている。液晶素子ＬＣの他方の電極は、配線ＴＣＯＭと接続されている。
【０４５０】
図２４（Ａ）、（Ｂ）に、画素が１つずつ選択される場合のディスプレイモジュールの画素レイアウトを示す。図２４（Ａ）は、ゲート線ＧＤＬ（ｉ）から画素電極までの積層構造を、画素電極側から見た上面図である。図２４（Ｂ）は、図２４（Ａ）から画素電極を除いた上面図である。
【０４５１】
画素サイズは６２．５μｍ×１８７．５μｍである。トランジスタＭ１は、ボトムゲートトップコンタクト構造のチャネルエッチ型のトランジスタである。トランジスタＭ１のチャネル長Ｌは４μｍ、チャネル幅Ｗは８μｍ、ゲートと重なるＬＤＤ領域（以下、オーバーラップＬＤＤ領域Ｌｏｖ）は２μｍである。ゲート線ＧＤＬ（ｉ）の幅は１０μｍ、配線ＣＳＣＯＭの幅は３．５μｍである。ソース線ＳＤＬ（ｊ）の幅は、１０μｍであるが、他の配線（ゲート線ＧＤＬ（ｉ）や配線ＣＳＣＯＭ）とのクロス部では、４μｍである。開口率は、４５．６％である。
【０４５２】
まず、図２５を用いて、金属酸化物を半導体層に用いる場合のデータ書き込み時間の概算について説明する。
【０４５３】
図２４（Ａ）の画素レイアウトから寄生抵抗と寄生容量を抽出し、移動度のパラメータのみを変化させることで、画素のゲート線の充電時間とソース線および画素の充電時間を概算した。本実施例において、データ書き込み時間とは、ゲート線の充電時間、並びに、ソース線および画素の充電時間の合計に相当する。また、本実施例において、ゲート線の充電時間は、ゲート線の電位が入力電圧の最大値の７５％に達するまでの時間であり、ソース線および画素の充電時間は、ソース線の電位が入力電圧の最大値の９９％に達するまでの時間である。
【０４５４】
また、ここでは、Ｉｎ、Ｇａ、およびＺｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３近傍である金属酸化物を積層で半導体層に用いた場合の電界効果移動度を１として規格化した値（規格化移動度）を用いた。トランジスタのサイズは変えていない。画素領域全体の負荷については以下の通りである。ゲート線の寄生抵抗Ｒｇｌは３．６０ｋΩ、ゲート線の寄生容量Ｃｇｌは２５５ｐＦ、ソース線の寄生抵抗Ｒｓｌは５．８０ｋΩ、ソース線の寄生容量Ｃｓｌは１４７ｐＦ、画素の寄生容量Ｃｐｉｘは２１６．６ｆＦである。なお、本実施例において、画素の寄生容量Ｃｐｉｘは、容量素子の保持容量、液晶素子の容量、およびノードＡの寄生容量を含む。なお、本実施例において、ノードＡとは、各画素における、トランジスタのソースまたはドレイン、容量素子の一方の電極、および液晶素子の一方の電極が接続されるノードである。
【０４５５】
図２５において、規格化移動度が１の結果は、Ｉｎ、Ｇａ、およびＺｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３近傍である金属酸化物を積層で半導体層に用いた場合に相当する（図２５では「ＣＡＣ＼ＣＡＡＣ」と記す）。このとき、データ書き込み時間は３．５５μｓであり、６０Ｈｚ駆動時の１水平期間３．８５μｓよりも短く、６０Ｈｚ駆動で動作可能であることが見積もられた。また、当該データ書き込み時間は、１２０Ｈｚ駆動時の１水平期間１．９３μｓより長く、１２０Ｈｚ駆動での動作が難しいことが見積もられた。
【０４５６】
図２５において、規格化移動度が０．５の結果は、Ｉｎ、Ｇａ、およびＺｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１近傍である金属酸化物を単層で半導体層に用いた場合に相当する（図２５では「ＩＧＺＯ（１１１）」と記す）。このとき、データ書き込み時間は４．１７μｓであり、６０Ｈｚ駆動時の１水平期間３．８５μｓよりも長く、１２０Ｈｚ駆動だけでなく６０Ｈｚ駆動での動作も難しいことが見積もられた。
【０４５７】
次に、図２６を用いて、アモルファスシリコンを半導体層に用いる場合のデータ書き込み時間の概算について説明する。
【０４５８】
図２４（Ａ）の画素レイアウトから寄生抵抗と寄生容量を抽出し、微結晶シリコンを用いて作製したトランジスタの実測値から、設計パラメータである電界効果移動度を変化させることで、画素のゲート線の充電時間とソース線および画素の充電時間を概算した。トランジスタのサイズおよび保持容量の大きさは変えていない。実際にアモルファスシリコンを半導体層に用いる場合には、より大きなトランジスタサイズおよび保持容量が必要となるため、データ書き込み時間は本実施例の結果よりも長くする必要がある。画素領域全体の負荷については以下の通りである。ゲート線の寄生抵抗Ｒｇｌは３．６０ｋΩ、ゲート線の寄生容量Ｃｇｌは２５５ｐＦ、ソース線の寄生抵抗Ｒｓｌは５．８０ｋΩ、ソース線の寄生容量Ｃｓｌは１４７ｐＦ、画素の寄生容量Ｃｐｉｘは２１６．６ｆＦである。
【０４５９】
図２６において、電界効果移動度が０．６、０．７、０．８［ｃｍ２／Ｖｓ］の結果は、アモルファスシリコンを半導体層に用いた場合に相当する。このとき、データ書き込み時間はそれぞれ、１９．６６μｓ、１６．１９μｓ、１３．８１μｓであり、１２０Ｈｚ駆動時の１水平期間１．９３μｓおよび６０Ｈｚ駆動時の１水平期間３．８５μｓより長く、１２０Ｈｚ駆動だけでなく、６０Ｈｚ駆動での動作も難しいことが見積もられた。
【０４６０】
＜画素が２つ同時に選択される場合＞
図２７（Ａ）は、本実施例で用いたディスプレイモジュールの構成を示すブロック図である。当該構成では、２本のゲート線に同時に選択信号が供給され、列方向に隣接する画素が２つ同時に選択される。ゲートドライバおよびソースドライバはともに外付けである。ゲート線には、２つのゲートドライバＩＣから同じ信号が供給される。ゲート線ＧＤＬ０（ｉ）は、ゲート線ＧＤＬ（ｉ）およびゲート線ＧＤＬ（ｉ＋１）と電気的に接続されており、ｉ行目と（ｉ＋１）行目は２行同時に駆動する。ソース線には、１つのソースドライバＩＣから信号が供給される。画素領域は分割されていない。画素領域のサイズは対角６５インチであり、有効画素数は７６８０×ＲＧＢ（Ｈ）×４３２０（Ｖ）である。
【０４６１】
図２７（Ｂ）に、画素ＰＩＸ（ｉ，ｊ）および画素ＰＩＸ（ｉ＋１，ｊ）の回路図を示す。
【０４６２】
まず、画素ＰＩＸ（ｉ，ｊ）の構成について説明する。画素ＰＩＸ（ｉ，ｊ）は、トランジスタＭ１、容量素子Ｃ１、および液晶素子ＬＣを有する。トランジスタＭ１のゲートは、ゲート線ＧＤＬ（ｉ）と接続されている。トランジスタＭ１のソースおよびドレインのうち一方は、ソース線ＳＤＬ１（ｊ）と接続され、他方は、容量素子Ｃ１の一方の電極、および液晶素子ＬＣの一方の電極と接続されている。容量素子Ｃ１の他方の電極は、配線ＣＳＣＯＭと接続されている。液晶素子ＬＣの他方の電極は、配線ＴＣＯＭと接続されている。
【０４６３】
次に、画素ＰＩＸ（ｉ＋１，ｊ）の構成について説明する。画素ＰＩＸ（ｉ＋１，ｊ）は、トランジスタＭ２、容量素子Ｃ２、および液晶素子ＬＣを有する。トランジスタＭ２のゲートは、ゲート線ＧＤＬ（ｉ＋１）と接続されている。トランジスタＭ２のソースおよびドレインのうち一方は、ソース線ＳＤＬ２（ｊ）と接続され、他方は、容量素子Ｃ２の一方の電極、および液晶素子ＬＣの一方の電極と接続されている。容量素子Ｃ２の他方の電極は、配線ＣＳＣＯＭと接続されている。液晶素子ＬＣの他方の電極は、配線ＴＣＯＭと接続されている。
【０４６４】
図２８（Ａ）、（Ｂ）に、画素が２つ同時に選択される場合のディスプレイモジュールの画素レイアウトを示す。図２８（Ａ）は、ゲート線ＧＤＬ（ｉ）から画素電極までの積層構造を、画素電極側から見た上面図である。図２８（Ｂ）は、図２８（Ａ）から画素電極を除いた上面図である。
【０４６５】
画素サイズは６２．５μｍ×１８７．５μｍである。トランジスタＭ１は、ボトムゲートトップコンタクト構造のチャネルエッチ型のトランジスタである。トランジスタＭ１のチャネル長Ｌは４μｍ、チャネル幅Ｗは８μｍ、オーバーラップＬＤＤ領域Ｌｏｖは２μｍである。ゲート線ＧＤＬ（ｉ）の幅は１０μｍ、配線ＣＳＣＯＭの幅は３．５μｍである。ソース線ＳＤＬ１（ｊ）およびソース線ＳＤＬ２（ｊ）の幅は、どちらも１０μｍであるが、ゲート線とのクロス部では、どちらも４μｍである。開口率は、３７．３％である。
【０４６６】
まず、図２９を用いて、金属酸化物を半導体層に用いる場合のデータ書き込み時間の概算について説明する。
【０４６７】
図２８（Ａ）の画素レイアウトから寄生抵抗と寄生容量を抽出し、移動度のパラメータのみを変化させることで、画素のゲート線の充電時間とソース線および画素の充電時間を概算した。ここでは、Ｉｎ、Ｇａ、およびＺｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３近傍である金属酸化物を積層で半導体層に用いた場合の電界効果移動度を１として規格化した値（規格化移動度）を用いた。トランジスタのサイズは変えていない。画素領域全体の負荷については以下の通りである。ゲート線の寄生抵抗Ｒｇｌは３．６０ｋΩ、ゲート線の寄生容量Ｃｇｌは３６４ｐＦ、ソース線の寄生抵抗Ｒｓｌは４．８３ｋΩ、ソース線の寄生容量Ｃｓｌは１８２ｐＦ、画素の寄生容量Ｃｐｉｘは１９１ｆＦである。
【０４６８】
図２９において、規格化移動度が１の結果は、Ｉｎ、Ｇａ、およびＺｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３近傍である金属酸化物を積層で半導体層に用いた場合に相当する（図２９では「ＣＡＣ＼ＣＡＡＣ」と記す）。このとき、データ書き込み時間は３．４９μｓであり、１２０Ｈｚ駆動時の１水平期間３．８３μｓよりも短く、１２０Ｈｚ駆動で動作可能であることが見積もられた。
【０４６９】
図２９において、規格化移動度が０．５の結果は、Ｉｎ、Ｇａ、およびＺｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１近傍である金属酸化物を単層で半導体層に用いた場合に相当する（図２９では「ＩＧＺＯ（１１１）」と記す）。このとき、データ書き込み時間は４．０２μｓであり、６０Ｈｚ駆動時の１水平期間７．６６μｓよりも短く、６０Ｈｚ駆動で動作可能であることが見積もられた。また、当該データ書き込み時間は、１２０Ｈｚ駆動時の１水平期間３．８３μｓより長く、１２０Ｈｚ駆動での動作が難しいことが見積もられた。
【０４７０】
図２９では、２本のゲート線に同じ選択信号が供給されるため、１水平期間の長さを、図２５に比べて２倍にすることができる。そのため、電界効果移動度の低いトランジスタを用いて、高解像度の表示装置を動作させることが容易となる。
【０４７１】
図２５および図２９の結果から、ＣＡＣ＼ＣＡＡＣを半導体層に用いる場合、画素１つずつに書き込みを行う構成では難しかった１２０Ｈｚ駆動での動作が、２つの画素を同時に書き込む構成にすることで実現できると示された。
【０４７２】
また、図２５および図２９の結果から、ＩＧＺＯ（１１１）を半導体層に用いる場合、画素１つずつに書き込みを行う構成では難しかった６０Ｈｚ駆動での動作が、２つの画素を同時に書き込む構成にすることで実現できると示された。
【０４７３】
次に、図３０を用いて、アモルファスシリコンを半導体層に用いる場合のデータ書き込み時間の概算について説明する。
【０４７４】
図２８（Ａ）の画素レイアウトから寄生抵抗と寄生容量を抽出し、微結晶シリコンを用いて作製したトランジスタの実測値から、設計パラメータである電界効果移動度を変化させることで、画素のゲート線の充電時間とソース線および画素の充電時間を概算した。トランジスタのサイズおよび保持容量の大きさは変えていない。画素領域全体の負荷については以下の通りである。ゲート線の寄生抵抗Ｒｇｌは３．６０ｋΩ、ゲート線の寄生容量Ｃｇｌは３６４ｐＦ、ソース線の寄生抵抗Ｒｓｌは４．８３ｋΩ、ソース線の寄生容量Ｃｓｌは１８２ｐＦ、画素の寄生容量Ｃｐｉｘは１９１ｆＦである。
【０４７５】
図３０において、電界効果移動度が０．６、０．７、０．８［ｃｍ２／Ｖｓ］の結果は、アモルファスシリコンを半導体層に用いた場合に相当する。このとき、データ書き込み時間はそれぞれ、１７．９８μｓ、１４．８９μｓ、１２．７８μｓであり、１２０Ｈｚ駆動時の１水平期間３．８３μｓおよび６０Ｈｚ駆動時の１水平期間７．６６μｓより長く、１２０Ｈｚ駆動だけでなく、６０Ｈｚ駆動での動作も難しいことが見積もられた。
【０４７６】
図３０の結果から、アモルファスシリコンを半導体に用いる場合は、金属酸化物を半導体層に用いる場合（図２９の結果参照）とは異なり、２つの画素を同時に書き込む構成にしても、６０Ｈｚ駆動での動作が難しいことが見積もられた。
【０４７７】
＜画素が４つ同時に選択される場合＞
図３１（Ａ）は、本実施例で用いたディスプレイモジュールの構成を示すブロック図である。当該構成では、４本のゲート線に同時に選択信号が供給され、列方向に隣接する画素が４つ同時に選択される。ゲートドライバ及びソースドライバはともに外付けである。ゲート線には、２つのゲートドライバＩＣから同じ信号が供給される。ゲート線ＧＤＬ０（ｉ）は、ゲート線ＧＤＬ（ｉ）、ゲート線ＧＤＬ（ｉ＋１）、ゲート線ＧＤＬ（ｉ＋２）、及びゲート線ＧＤＬ（ｉ＋３）と電気的に接続されており、ｉ行目から（ｉ＋３）行目までは４行同時に駆動する。ソース線には、１つのソースドライバＩＣから信号が供給される。画素領域は分割されていない。画素領域のサイズは対角６５インチであり、有効画素数は７６８０×ＲＧＢ（Ｈ）×４３２０（Ｖ）である。
【０４７８】
図３１（Ｂ）に、画素ＰＩＸ（ｉ，ｊ）、画素ＰＩＸ（ｉ＋１，ｊ）、画素ＰＩＸ（ｉ＋２，ｊ）、及び画素ＰＩＸ（ｉ＋３，ｊ）の回路図を示す。
【０４７９】
まず、画素ＰＩＸ（ｉ，ｊ）の構成について説明する。画素ＰＩＸ（ｉ，ｊ）は、トランジスタＭ１、容量素子Ｃ１、及び液晶素子ＬＣを有する。トランジスタＭ１のゲートは、ゲート線ＧＤＬ（ｉ）と接続されている。トランジスタＭ１のソース及びドレインのうち一方は、ソース線ＳＤＬ１（ｊ）と接続され、他方は、容量素子Ｃ１の一方の電極、及び液晶素子ＬＣの一方の電極と接続されている。容量素子Ｃ１の他方の電極は、配線ＣＳＣＯＭと接続されている。液晶素子ＬＣの他方の電極は、配線ＴＣＯＭと接続されている。
【０４８０】
次に、画素ＰＩＸ（ｉ＋１，ｊ）の構成について説明する。画素ＰＩＸ（ｉ＋１，ｊ）は、トランジスタＭ２、容量素子Ｃ２、及び液晶素子ＬＣを有する。トランジスタＭ２のゲートは、ゲート線ＧＤＬ（ｉ＋１）と接続されている。トランジスタＭ２のソース及びドレインのうち一方は、ソース線ＳＤＬ２（ｊ）と接続され、他方は、容量素子Ｃ２の一方の電極、及び液晶素子ＬＣの一方の電極と接続されている。容量素子Ｃ２の他方の電極は、配線ＣＳＣＯＭと接続されている。液晶素子ＬＣの他方の電極は、配線ＴＣＯＭと接続されている。
【０４８１】
次に、画素ＰＩＸ（ｉ＋２，ｊ）の構成について説明する。画素ＰＩＸ（ｉ＋２，ｊ）は、トランジスタＭ３、容量素子Ｃ３、及び液晶素子ＬＣを有する。トランジスタＭ３のゲートは、ゲート線ＧＤＬ（ｉ＋２）と接続されている。トランジスタＭ３のソース及びドレインのうち一方は、ソース線ＳＤＬ３（ｊ）と接続され、他方は、容量素子Ｃ３の一方の電極、及び液晶素子ＬＣの一方の電極と接続されている。容量素子Ｃ３の他方の電極は、配線ＣＳＣＯＭと接続されている。液晶素子ＬＣの他方の電極は、配線ＴＣＯＭと接続されている。
【０４８２】
次に、画素ＰＩＸ（ｉ＋３，ｊ）の構成について説明する。画素ＰＩＸ（ｉ＋３，ｊ）は、トランジスタＭ４、容量素子Ｃ４、及び液晶素子ＬＣを有する。トランジスタＭ４のゲートは、ゲート線ＧＤＬ（ｉ＋３）と接続されている。トランジスタＭ４のソース及びドレインのうち一方は、ソース線ＳＤＬ４（ｊ）と接続され、他方は、容量素子Ｃ４の一方の電極、及び液晶素子ＬＣの一方の電極と接続されている。容量素子Ｃ４の他方の電極は、配線ＣＳＣＯＭと接続されている。液晶素子ＬＣの他方の電極は、配線ＴＣＯＭと接続されている。
【０４８３】
図３２に、画素が４つ同時に選択される場合のディスプレイモジュールの画素レイアウトを示す。図３２は、ゲート線から画素電極までの積層構造を、画素電極側から見た上面図である。なお、図３２では、画素ＰＩＸ（ｉ＋２，ｊ）及び画素ＰＩＸ（ｉ＋３，ｊ）のレイアウトを示す。画素ＰＩＸ（ｉ，ｊ）及び画素ＰＩＸ（ｉ＋１，ｊ）のレイアウトは、図３２を左右反転させた形といえる。
【０４８４】
画素サイズは６２．５μｍ×１８７．５μｍである。トランジスタＭ３及びトランジスタＭ４は、それぞれ、ボトムゲートトップコンタクト構造のチャネルエッチ型のトランジスタであり、サイズは同様である。具体的には、２つのトランジスタのチャネル長Ｌは４μｍ、チャネル幅Ｗは８μｍ、オーバーラップＬＤＤ領域Ｌｏｖは３μｍである。ゲート線ＧＤＬ（ｉ＋２）及びゲート線ＧＤＬ（ｉ＋３）の幅はどちらも１０μｍ、２つの配線ＣＳＣＯＭの幅はどちらも５μｍである。ソース線ＳＤＬ１（ｊ）、ソース線ＳＤＬ２（ｊ）、ソース線ＳＤＬ３（ｊ）、及びソース線ＳＤＬ４（ｊ）の幅は、いずれも４μｍである。開口率は、２９％である。
【０４８５】
まず、図３３を用いて、金属酸化物を半導体層に用いる場合のデータ書き込み時間の概算について説明する。
【０４８６】
図３２の画素レイアウトから寄生抵抗と寄生容量を抽出し、移動度のパラメータのみを変化させることで、画素のゲート線の充電時間とソース線および画素の充電時間を概算した。ここでは、Ｉｎ、Ｇａ、およびＺｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３近傍である金属酸化物を積層で半導体層に用いた場合の電界効果移動度を１として規格化した値（規格化移動度）を用いた。トランジスタのサイズは変えていない。画素領域全体の負荷については以下の通りである。ゲート線の寄生抵抗Ｒｇｌは３．５３ｋΩ、ゲート線の寄生容量Ｃｇｌは５１８ｐＦ、ソース線の寄生抵抗Ｒｓｌは１０．２８ｋΩ、ソース線の寄生容量Ｃｓｌは１７０ｐＦ、画素の寄生容量Ｃｐｉｘは９９．７ｆＦである。
【０４８７】
図３３において、規格化移動度が１の結果は、Ｉｎ、Ｇａ、およびＺｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３近傍である金属酸化物を積層で半導体層に用いた場合に相当する（図３３では「ＣＡＣ＼ＣＡＡＣ」と記す）。このとき、データ書き込み時間は５．０５μｓであり、１２０Ｈｚ駆動時の１水平期間７．６１μｓよりも短く、１２０Ｈｚ駆動で動作可能であることが見積もられた。
【０４８８】
図３３において、規格化移動度が０．５の結果は、Ｉｎ、Ｇａ、およびＺｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１近傍である金属酸化物を単層で半導体層に用いた場合に相当する（図３３では「ＩＧＺＯ（１１１）」と記す）。このとき、データ書き込み時間は５．２２μｓであり、１２０Ｈｚ駆動時の１水平期間７．６１μｓよりも短く、１２０Ｈｚ駆動で動作可能であることが見積もられた。
【０４８９】
図３３では、４本のゲート線に同じ選択信号が供給されるため、１水平期間の長さを、図２５に比べて４倍にすることができる。そのため、電界効果移動度の低いトランジスタを用いて、高解像度の表示装置を動作させることが容易となる。
【０４９０】
図３３の結果から、４つの画素を同時に書き込む構成にすることで、ＣＡＣ＼ＣＡＡＣよりも移動度が小さいＩＧＺＯ（１１１）を半導体層に用いる場合であっても、１２０Ｈｚ駆動での動作が実現できると示された。
【０４９１】
次に、図３４を用いて、アモルファスシリコンを半導体層に用いる場合のデータ書き込み時間の概算を説明する。
【０４９２】
図３０の画素レイアウトから寄生抵抗と寄生容量を抽出し、微結晶シリコンを用いて作製したトランジスタの実測値から、設計パラメータである電界効果移動度を変化させることで、画素のゲート線の充電時間とソース線および画素の充電時間を概算した。トランジスタのサイズおよび保持容量の大きさは変えていない。画素領域全体の負荷については以下の通りである。ゲート線の寄生抵抗Ｒｇｌは３．５３ｋΩ、ゲート線の寄生容量Ｃｇｌは５１８ｐＦ、ソース線の寄生抵抗Ｒｓｌは１０．２８ｋΩ、ソース線の寄生容量Ｃｓｌは１７０ｐＦ、画素の寄生容量Ｃｐｉｘは９９．７ｆＦである。
【０４９３】
図３４において、電界効果移動度が０．６、０．７、０．８［ｃｍ２／Ｖｓ］の結果は、アモルファスシリコンを半導体層に用いた場合に相当する。このとき、データ書き込み時間はそれぞれ、１１．６６μｓ、１０．０６μｓ、９．０１μｓであり、６０Ｈｚ駆動時の１水平期間１５．３μｓよりも短く、６０Ｈｚ駆動で動作可能であることが見積もられた。また、当該データ書き込み時間は、１２０Ｈｚ駆動時の１水平期間７．６１μｓより長く、１２０Ｈｚ駆動での動作が難しいことが見積もられた。
【０４９４】
図２６、図３０、および図３４の結果から、アモルファスシリコンを半導体層に用いる場合、４つの画素を同時に書き込む構成を適用することで、６０Ｈｚ駆動での動作が実現できると示された。
【０４９５】
以上のように、本発明の一態様を適用することで、トランジスタの半導体層にアモルファスシリコンを用いる場合であっても、対角６５インチかつ解像度８Ｋ４Ｋといった、大型で高解像度のディスプレイを動作させることができると見積もられた。
【０４９６】
以上の概算結果を表２にまとめて示す。表２では、動作可能である条件を丸印、動作が難しい条件をバツ印で示す。また、絶縁層の膜厚をより厚くすると動作可能となる条件を三角印で示す。
【０４９７】
【表２】
2018116274.tif 000004
【０４９８】
また、画素領域のサイズ（画面サイズ）を変えた場合の、データ書き込み時間に関し、概算を行った。上記の概算で用いた画素レイアウトをベースに、画素領域のサイズに比例して寄生抵抗と寄生容量が変化すると仮定して概算を行った。
【０４９９】
画素が１つずつ選択される場合のデータ書き込み時間の概算について、図３５に示す。画素が２つ同時に選択される場合のデータ書き込み時間の概算について、図３６に示す。画素が４つ同時に選択される場合のデータ書き込み時間の概算について、図３７に示す。
【０５００】
また、画素領域のサイズとフレーム周波数の関係について、図３８に示す。
【０５０１】
図３８（Ａ）は、画素が２つ同時に選択される場合の画素領域のサイズとフレーム周波数の関係を示す図である。
【０５０２】
ＣＡＣ＼ＣＡＡＣでは、６０Ｈｚで１００ｉｎｃｈまで、１２０Ｈｚで６５ｉｎｃｈまで動作する可能性がある。ＩＧＺＯ（１１１）では、６０Ｈｚで９０ｉｎｃｈまで、１２０Ｈｚで６０ｉｎｃｈまで動作する可能性がある。ａ−Ｓｉ：Ｈでは、３０Ｈｚで４０ｉｎｃｈから６０ｉｎｃｈまで動作する可能性がある。
【０５０３】
図３８（Ｂ）は、画素が４つ同時に選択される場合の画素領域のサイズとフレーム周波数の関係を示す図である。画素が４つ同時に選択される場合、５０インチ以上であれば画素レイアウトが可能である。
【０５０４】
ＣＡＣ＼ＣＡＡＣでは、６０Ｈｚで１００ｉｎｃｈまで、１２０Ｈｚで８５ｉｎｃｈまで動作する可能性がある。ＩＧＺＯ（１１１）では、６０Ｈｚで１００ｉｎｃｈまで、１２０Ｈｚで６０ｉｎｃｈまで動作する可能性がある。ａ−Ｓｉ：Ｈでは、６０Ｈｚで７５ｉｎｃｈまで動作する可能性がある。
【０５０５】
図３８（Ｃ）は、ＣＡＣ＼ＣＡＡＣ、ＩＧＺＯ（１１１）については、画素が２つ同時に選択される場合の、ａ−Ｓｉ：Ｈについては、画素が４つ同時に選択される場合の、画素領域のサイズとフレーム周波数の関係を示す図である。
【符号の説明】
【０５０６】
１００    表示装置
１０１    表示部
１０２    走査線駆動回路
１０３    走査線駆動回路
１０４    信号線駆動回路
１０５    信号線駆動回路
１０８    境界線
１０９    境界線
１１０    画素
１２０    画素
１８０    液晶素子
２２３    電極
２２６    絶縁層
２２７    絶縁層
２２８    絶縁層
２２９    絶縁層
２３５    表示領域
２４１    絶縁層
２４２    半導体層
２４６    電極
２５１    トランジスタ
２５５    不純物
２７１    基板
２７２    絶縁層
【図１】
2018116274.tif 000005
【図２】
2018116274.tif 000006
【図３】
2018116274.tif 000007
【図４】
2018116274.tif 000008
【図５】
2018116274.tif 000009
【図６】
2018116274.tif 000010
【図７】
2018116274.tif 000011
【図８】
2018116274.tif 000012
【図９】
2018116274.tif 000013
【図１０】
2018116274.tif 000014
【図１１】
2018116274.tif 000015
【図１２】
2018116274.tif 000016
【図１３】
2018116274.tif 000017
【図１４】
2018116274.tif 000018
【図１５】
2018116274.tif 000019
【図１６】
2018116274.tif 000020
【図１７】
2018116274.tif 000021
【図１８】
2018116274.tif 000022
【図１９】
2018116274.tif 000023
【図２０】
2018116274.tif 000024
【図２１】
2018116274.tif 000025
【図２２】
2018116274.tif 000026
【図２３】
2018116274.tif 000027
【図２４】
2018116274.tif 000028
【図２５】
2018116274.tif 000029
【図２６】
2018116274.tif 000030
【図２７】
2018116274.tif 000031
【図２８】
2018116274.tif 000032
【図２９】
2018116274.tif 000033
【図３０】
2018116274.tif 000034
【図３１】
2018116274.tif 000035
【図３２】
2018116274.tif 000036
【図３３】
2018116274.tif 000037
【図３４】
2018116274.tif 000038
【図３５】
2018116274.tif 000039
【図３６】
2018116274.tif 000040
【図３７】
2018116274.tif 000041
【図３８】
2018116274.tif 000042