(57)【要約】【課題】個別の出力周期で得られた各チャンネルのＡＤ変換結果を、少ない本数の信号線で取りこぼしなく出力する。【解決手段】ＩＤ付加部１３が、ＡＤ変換部１１のそれぞれで出力周期ごとに得られたチャンネルＣＨｉのＡＤ変換結果に対して、ＡＤ変換結果を識別するためのＩＤｉを付加し、レジスタ１４が、これらＩＤ付きＡＤ変換結果をチャンネルＣＨｉごとに保持し、ＡＤ変換制御部１２が、チャンネルＣＨｉの出力周期ＴＤｉのうち最も短い最短出力周期ＴＤｘを示す周期信号を、ＡＤ変換の完了を示す変換完了信号ＤＲＤＹとしてデータ処理部２０へ出力し、Ｉ／Ｆ部１５が、変換完了信号ＤＲＤＹに応じたデータ処理部２０からの読み出し指示に応じて、ＩＤ付きＡＤ変換結果を変換して得られたシリアルデータをデータ処理部２０へ出力する。【選択図】  図１
2018156220.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号が入力されるチャンネルごとに設けられて、前記チャンネルのアナログ信号をそれぞれ個別にＡＤ変換する複数のＡＤ変換部と、
予め設定されている前記チャンネルに固有の出力周期に基づいて、前記チャンネルと対応する前記ＡＤ変換部にＡＤ変換を指示するＡＤ変換制御部と、
前記ＡＤ変換部のそれぞれで前記出力周期ごとに得られたＡＤ変換結果に対して、前記ＡＤ変換結果を識別するためのＩＤを付加するＩＤ付加部と、
前記ＩＤ付加部で得られたＩＤ付きＡＤ変換結果を前記チャンネルごとに保持するレジスタと、
前記レジスタで保持されている前記チャンネルごとのＩＤ付きＡＤ変換結果を一連のシリアルデータに変換して出力するＩ／Ｆ部とを備え、
前記ＡＤ変換制御部は、前記チャンネルの出力周期のうち最も短い最短出力周期を示す最短周期信号を、前記ＡＤ変換の完了を示す変換完了信号として出力し、
前記Ｉ／Ｆ部は、前記変換完了信号に応じて外部から入力された読み出し指示に応じて、前記シリアルデータを出力する
ことを特徴とする多チャンネルＡＤ変換器。
【請求項２】
請求項１に記載の多チャンネルＡＤ変換器において、
前記ＡＤ変換制御部は、前記最短周期信号からなる前記変換完了信号に代えて、前記チャンネルのそれぞれの出力周期を示す周期信号の論理和を、前記変換完了信号として出力することを特徴とする多チャンネルＡＤ変換器。
【請求項３】
アナログ信号が入力されるチャンネルごとに設けられて、前記チャンネルのアナログ信号をそれぞれ個別にＡＤ変換する複数のＡＤ変換部と、
予め設定されている前記チャンネルに固有の出力周期に基づいて、前記チャンネルと対応する前記ＡＤ変換部にＡＤ変換を指示するＡＤ変換制御部と、
前記ＡＤ変換部のそれぞれで前記出力周期ごとに得られたＡＤ変換結果を前記チャンネルごとに保持するレジスタと、
前記レジスタで保持されている前記チャンネルごとのＡＤ変換結果を一連のシリアルデータに変換して出力するＩ／Ｆ部とを備え、
前記出力周期のそれぞれは、これら出力周期のうち最も短い最短出力周期の整数倍の周期を有し、
前記ＡＤ変換制御部は、前記最短出力周期を示す最短周期信号を、前記ＡＤ変換の完了を示す変換完了信号として出力し、
前記Ｉ／Ｆ部は、前記変換完了信号に応じて外部から入力された読み出し指示に応じて、前記シリアルデータを出力する
ことを特徴とする多チャンネルＡＤ変換器。
【請求項４】
請求項３に記載の多チャンネルＡＤ変換器において、
前記ＡＤ変換制御部は、入力された出力周期同期コマンドに応じて、前記チャンネルのそれぞれの出力周期を互いに同期させることを特徴とする多チャンネルＡＤ変換器。
【請求項５】
アナログ信号が入力されるチャンネルごとに設けられて、前記チャンネルのアナログ信号をそれぞれ個別にＡＤ変換する複数のＡＤ変換部と、
予め設定されている前記チャンネルに固有の出力周期に基づいて、前記チャンネルと対応する前記ＡＤ変換部にＡＤ変換を指示するＡＤ変換制御部と、
前記ＡＤ変換部のそれぞれで前記出力周期ごとに得られたＡＤ変換結果に対して、前記ＡＤ変換結果を識別するためのＩＤを付加するＩＤ付加部と、
前記ＩＤ付加部で得られたＩＤ付きＡＤ変換結果を前記チャンネルごとに保持するレジスタと、
前記レジスタで保持されている前記チャンネルごとのＩＤ付きＡＤ変換結果を一連のシリアルデータに変換して出力するＩ／Ｆ部とを備え、
前記出力周期のそれぞれは、これら出力周期のうち最も短い最短出力周期の整数倍の周期を有し、
前記ＡＤ変換制御部は、前記最短出力周期を示す最短周期信号を、前記ＡＤ変換の完了を示す変換完了信号として出力し、
前記Ｉ／Ｆ部は、前記変換完了信号に応じて外部から入力された読み出し指示に応じて、前記出力周期が短いチャンネルのＡＤ変換結果から順に前記シリアルデータに変換して出力する
ことを特徴とする多チャンネルＡＤ変換器。
【請求項６】
各チャンネルに入力されるアナログ信号を並列的にＡＤ変換する多チャンネルＡＤ変換器と、前記多チャンネルＡＤ変換器で得られた前記チャンネルごとのＡＤ変換結果に対して予め設定されている処理を実行するデータ処理部とを備える処理装置であって、
前記多チャンネルＡＤ変換器は、請求項１または請求項２に記載の多チャンネルＡＤ変換器からなり、
前記データ処理部は、前記多チャンネルＡＤ変換器からの変換完了信号に応じて、前記多チャンネルＡＤ変換器に読み出し指示を出力することによりシリアルデータを読み出し、前記チャンネルごとに、前記シリアルデータに含まれているＡＤ変換結果のＩＤを、前回取得した前記チャンネルのＡＤ変換結果のＩＤと比較し、前記ＩＤが更新されている場合にのみ、前記シリアルデータに含まれている前記ＡＤ変換結果を、前記チャンネルの新たなＡＤ変換結果として取得する
ことを特徴とする処理装置。
【請求項７】
各チャンネルに入力されるアナログ信号を並列的にＡＤ変換する多チャンネルＡＤ変換器と、前記多チャンネルＡＤ変換器で得られた前記チャンネルごとのＡＤ変換結果に対して予め設定されている処理を実行するデータ処理部とを備える処理装置であって、
前記多チャンネルＡＤ変換器は、請求項３に記載の多チャンネルＡＤ変換器からなり、
前記データ処理部は、前記多チャンネルＡＤ変換器からの変換完了信号に応じて、前記多チャンネルＡＤ変換器に読み出し指示を出力することによりシリアルデータを読み出し、前記変換完了信号の計数結果と前記チャンネルごとの出力周期とに基づいて、前記シリアルデータに含まれているＡＤ変換結果のそれぞれを、対応するチャンネルの新たなＡＤ変換結果として取得する
ことを特徴とする処理装置。
【請求項８】
各チャンネルに入力されるアナログ信号を並列的にＡＤ変換する多チャンネルＡＤ変換器と、前記多チャンネルＡＤ変換器で得られた前記チャンネルごとのＡＤ変換結果に対して予め設定されている処理を実行するデータ処理部とを備える処理装置であって、
前記多チャンネルＡＤ変換器は、請求項４に記載の多チャンネルＡＤ変換器からなり、
前記データ処理部は、前記多チャンネルＡＤ変換器からの変換完了信号に応じて、前記多チャンネルＡＤ変換器に読み出し指示を出力することによりシリアルデータを読み出し、前記チャンネルごとに、前記シリアルデータに含まれているＡＤ変換結果のＩＤを、前回取得した前記チャンネルのＡＤ変換結果のＩＤと比較し、前記ＩＤが更新されている場合にのみ前記シリアルデータに含まれている前記ＡＤ変換結果を、前記チャンネルの新たなＡＤ変換結果として取得し、前記ＩＤが更新されていない場合には、前記シリアルデータに含まれている前記ＡＤ変換結果およびこれ以降のＡＤ変換結果の取得を中止する
ことを特徴とする処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のチャンネルの入力アナログ信号をそれぞれ個別の出力周期に基づいて並列的にＡＤ変換する多チャンネルＡＤ変換技術に関する。
【背景技術】
【０００２】
プラントやビルの空調設備等に設けられる温度調節器等の処理装置は、制御対象装置の状態を監視し、制御対象装置が目標の状態になるように制御対象装置内に設けられたヒータやバルブ等を制御するものである。このような処理装置では、制御対象装置の状態を監視するため、アナログ入力信号をＡＤ変換し、得られたＡＤ変換結果に基づいて制御対象装置の制御を行うものとなっている。
【０００３】
従来、このような処理装置で用いられるＡＤ変換器として、アナログ入力信号をＡＤ変換して得られたＡＤ変換結果を、シリアルデータに変換して制御対象装置の制御を行うデータ処理部へ転送するものが提案されている（例えば、特許文献１など参照）。これにより、ＡＤ変換器からデータ処理部へＡＤ変換結果を転送するための信号線の本数を削減することができる。また、ＡＤ変換器でＡＤ変換結果に個別のＩＤを付加して転送しているため、データ処理部でＡＤ変換結果に付加されているＩＤを追従確認することにより、ＡＤ変換結果の連続性を確認することもできる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−０４０６４７号公報
【非特許文献】
【０００５】
【非特許文献１】「MCP3901」，データシート，Microchip Technology Inc.，2011，P39-40："6.10.2 DR PULSES WITH SHUTDOWN OR RESET CONDITIONS"，http://ww1.microchip.com/downloads/en/DeviceDoc/22192d.pdf
【非特許文献２】「AD7768/AD7768-4」，データシート，Analog Devices，2016，P63-65："Data Interface: Standard Conversion Operation"，P74-75："CHANNEL MODE A REGISTER"-"CHANNEL MODE B REGISTER"，http://www.analog.com/media/en/technical-documentation/data-sheets/AD7768-7768-4.pdf
【発明の概要】
【発明が解決しようとする課題】
【０００６】
制御対象装置を高い精度で制御する場合、制御対象装置の状態として複数の異なる物理量を監視する必要がある。したがって、複数のアナログ入力信号を並列的にＡＤ変換する、いわゆる多チャンネル化が必要となる。
このような多チャンネル化を前述した従来技術に適用する場合、出力周期ごとに得られたＡＤ変換結果を取りこぼしなく出力するには、チャンネルごとにＡＤ変換完了をＡＤ変換器からデータ処理部へ通知する必要がある。このため、ＡＤ変換完了を通知するための信号線の本数が増加し、コストアップの要因となるという問題点があった。
【０００７】
一方、多チャンネル化の方法として、すべてのチャンネルの出力周期（出力データレート）を同一にすることにより、ＡＤ変換完了信号を一本化する手法が考えられる（例えば、非特許文献１など参照）。しかしながら、このような手法によれば、チャンネルごとに個別の出力周期を用いることができない。
他方、多チャンネル化の方法として、チャンネルごとに個別の出力周期を用いる手法が考えられるが（例えば、非特許文献２など参照）、このような手法によれば、チャンネルごとにシリアルデータを個別に転送する必要があるため、信号線の本数が増加し、コストアップの要因となるという問題点があった。
【０００８】
本発明はこのような課題を解決するためのものであり、個別の出力周期で得られた各チャンネルのＡＤ変換結果を、少ない本数の信号線で取りこぼしなく出力できる多チャンネルＡＤ変換技術を提供することを目的としている。
【課題を解決するための手段】
【０００９】
このような目的を達成するために、本発明にかかる多チャンネルＡＤ変換器は、アナログ信号が入力されるチャンネルごとに設けられて、前記チャンネルのアナログ信号をそれぞれ個別にＡＤ変換する複数のＡＤ変換部と、予め設定されている前記チャンネルに固有の出力周期に基づいて、前記チャンネルと対応する前記ＡＤ変換部にＡＤ変換を指示するＡＤ変換制御部と、前記ＡＤ変換部のそれぞれで前記出力周期ごとに得られたＡＤ変換結果に対して、前記ＡＤ変換結果を識別するためのＩＤを付加するＩＤ付加部と、前記ＩＤ付加部で得られたＩＤ付きＡＤ変換結果を前記チャンネルごとに保持するレジスタと、前記レジスタで保持されている前記チャンネルごとのＩＤ付きＡＤ変換結果を一連のシリアルデータに変換して出力するＩ／Ｆ部とを備え、前記ＡＤ変換制御部は、前記チャンネルの出力周期のうち最も短い最短出力周期を示す最短周期信号を、前記ＡＤ変換の完了を示す変換完了信号として出力し、前記Ｉ／Ｆ部は、前記変換完了信号に応じて外部から入力された読み出し指示に応じて、前記シリアルデータを出力するようにしたものである。
【００１０】
また、本発明にかかる上記多チャンネルＡＤ変換器の一構成例は、前記ＡＤ変換制御部が、前記最短周期信号からなる前記変換完了信号に代えて、前記チャンネルのそれぞれの出力周期を示す周期信号の論理和を、前記変換完了信号として出力するようにしたものである。
【００１１】
また、本発明にかかる他の多チャンネルＡＤ変換器は、アナログ信号が入力されるチャンネルごとに設けられて、前記チャンネルのアナログ信号を個別にＡＤ変換する複数のＡＤ変換部と、予め設定されている前記チャンネルに固有の出力周期に基づいて、前記チャンネルと対応する前記ＡＤ変換部にＡＤ変換を指示するＡＤ変換制御部と、前記ＡＤ変換部のそれぞれで前記出力周期ごとに得られたＡＤ変換結果を前記チャンネルごとに保持するレジスタと、前記レジスタで保持されている前記チャンネルごとのＡＤ変換結果を一連のシリアルデータに変換して出力するＩ／Ｆ部とを備え、前記出力周期のそれぞれは、これら出力周期のうち最も短い最短出力周期の整数倍の周期を有し、前記ＡＤ変換制御部は、前記最短出力周期を示す最短周期信号を、前記ＡＤ変換の完了を示す変換完了信号として出力し、前記Ｉ／Ｆ部は、前記変換完了信号に応じて外部から入力された読み出し指示に応じて、前記シリアルデータを出力するようにしたものである。
【００１２】
また、本発明にかかる上記多チャンネルＡＤ変換器の一構成例は、前記ＡＤ変換制御部が、入力された出力周期同期コマンドに応じて、前記チャンネルのそれぞれの出力周期を互いに同期させるようにしたものである。
【００１３】
また、本発明にかかる他の多チャンネルＡＤ変換器は、アナログ信号が入力されるチャンネルごとに設けられて、前記チャンネルのアナログ信号をそれぞれ個別にＡＤ変換する複数のＡＤ変換部と、予め設定されている前記チャンネルに固有の出力周期に基づいて、前記チャンネルと対応する前記ＡＤ変換部にＡＤ変換を指示するＡＤ変換制御部と、前記ＡＤ変換部のそれぞれで前記出力周期ごとに得られたＡＤ変換結果に対して、前記ＡＤ変換結果を識別するためのＩＤを付加するＩＤ付加部と、前記ＩＤ付加部で得られたＩＤ付きＡＤ変換結果を前記チャンネルごとに保持するレジスタと、前記レジスタで保持されている前記チャンネルごとのＩＤ付きＡＤ変換結果を一連のシリアルデータに変換して出力するＩ／Ｆ部とを備え、前記出力周期のそれぞれは、これら出力周期のうち最も短い最短出力周期の整数倍の周期を有し、前記ＡＤ変換制御部は、前記最短出力周期を示す最短周期信号を、前記ＡＤ変換の完了を示す変換完了信号として出力し、前記Ｉ／Ｆ部は、前記変換完了信号に応じて外部から入力された読み出し指示に応じて、前記出力周期が短いチャンネルのＡＤ変換結果から順に前記シリアルデータに変換して出力するようにしたものである。
【００１４】
また、本発明にかかる処理装置は、各チャンネルに入力されるアナログ信号を並列的にＡＤ変換する多チャンネルＡＤ変換器と、前記多チャンネルＡＤ変換器で得られた前記チャンネルごとのＡＤ変換結果に対して予め設定されている処理を実行するデータ処理部とを備える処理装置であって、前記多チャンネルＡＤ変換器は、後述する第１および第２の実施の形態に記載の多チャンネルＡＤ変換器からなり、前記データ処理部は、前記多チャンネルＡＤ変換器からの変換完了信号に応じて、前記多チャンネルＡＤ変換器に読み出し指示を出力することによりシリアルデータを読み出し、前記チャンネルごとに、前記シリアルデータに含まれているＡＤ変換結果のＩＤを、前回取得した前記チャンネルのＡＤ変換結果のＩＤと比較し、前記ＩＤが更新されている場合にのみ、前記シリアルデータに含まれている前記ＡＤ変換結果を、前記チャンネルの新たなＡＤ変換結果として取得するようにしたものである。
【００１５】
また、本発明にかかる他の処理装置は、各チャンネルに入力されるアナログ信号を並列的にＡＤ変換する多チャンネルＡＤ変換器と、前記多チャンネルＡＤ変換器で得られた前記チャンネルごとのＡＤ変換結果に対して予め設定されている処理を実行するデータ処理部とを備える処理装置であって、前記多チャンネルＡＤ変換器は、後述する第３の実施の形態に記載の多チャンネルＡＤ変換器からなり、前記データ処理部は、前記多チャンネルＡＤ変換器からの変換完了信号に応じて、前記多チャンネルＡＤ変換器に読み出し指示を出力することによりシリアルデータを読み出し、前記変換完了信号の計数結果と前記チャンネルごとの出力周期とに基づいて、前記シリアルデータに含まれているＡＤ変換結果のそれぞれを、対応するチャンネルの新たなＡＤ変換結果として取得するようにしたものである。
【００１６】
また、本発明にかかる他の処理装置は、各チャンネルに入力されるアナログ信号を並列的にＡＤ変換する多チャンネルＡＤ変換器と、前記多チャンネルＡＤ変換器で得られた前記チャンネルごとのＡＤ変換結果に対して予め設定されている処理を実行するデータ処理部とを備える処理装置であって、前記多チャンネルＡＤ変換器は、請求項４に記載の多チャンネルＡＤ変換器からなり、前記データ処理部は、前記多チャンネルＡＤ変換器からの変換完了信号に応じて、前記多チャンネルＡＤ変換器に読み出し指示を出力することによりシリアルデータを読み出し、前記チャンネルごとに、前記シリアルデータに含まれているＡＤ変換結果のＩＤを、前回取得した前記チャンネルのＡＤ変換結果のＩＤと比較し、前記ＩＤが更新されている場合にのみ前記シリアルデータに含まれている前記ＡＤ変換結果を、前記チャンネルの新たなＡＤ変換結果として取得し、前記ＩＤが更新されていない場合には、前記シリアルデータに含まれている前記ＡＤ変換結果およびこれ以降のＡＤ変換結果の取得を中止するようにしたものである。
【発明の効果】
【００１７】
本発明によれば、各チャンネルの変換完了が、最短出力周期を示す周期信号からなる変換完了信号で一本化されて出力されるとともに、個別の出力周期で得られた各チャンネルに関する最新のＡＤ変換結果がシリアルデータで出力されることになる。このため、各チャンネルに共通の１本の変換完了信号であっても、シリアルデータから新たな変換結果を確実に取得することができる。したがって、個別の出力周期で得られた各チャンネルのＡＤ変換結果を、１本という最低限の本数の信号線で取りこぼしなく出力することが可能となる。また、各チャンネルのＡＤ変換結果に固有のＩＤが付加されているため、シリアルデータに含まれている各ＡＤ変換結果のＩＤ更新有無を確認することにより、チャンネルごとにＡＤ変換結果の取得要否を判定でき、更新されていないＡＤ変換結果の取得処理を省くことができる。
【図面の簡単な説明】
【００１８】
【図１】第１の実施の形態にかかる処理装置の構成を示すブロック図である。
【図２】第１の実施の形態にかかるチャンネルの出力周期と変換完了信号との関係を示すタイミングチャートである。
【図３】第１の実施の形態にかかる処理装置の動作を示すタイミングチャートである。
【図４】第２の実施の形態にかかるチャンネルの出力周期と変換完了信号との関係を示すタイミングチャートである。
【図５】第３の実施の形態にかかるチャンネルの出力周期と変換完了信号との関係を示すタイミングチャートである。
【図６】第４の実施の形態にかかるチャンネルの出力周期の同期を示すタイミングチャートである。
【図７】第５の実施の形態にかかる処理装置の動作を示すタイミングチャートである。
【図８】第５の実施の形態にかかる処理装置の動作を示す信号波形図である。
【発明を実施するための形態】
【００１９】
次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態にかかる処理装置１について説明する。図１は、第１の実施の形態にかかる処理装置の構成を示すブロック図である。
この処理装置１は、全体として、プラントやビルの空調設備等に設けられる温度調節器等の処理装置からなり、各チャンネルのアナログ入力信号を並列的にＡＤ変換し、得られたＡＤ変換結果に基づいて対象装置の制御などの各種のデータ処理を行う機能を有している。
【００２０】
処理装置１には、主な機能部として、多チャンネルＡＤ変換器１０とデータ処理部２０とが設けられている。
多チャンネルＡＤ変換器１０は、全体として、ＩＣチップに集積された回路部からなり、各チャンネルのアナログ入力信号を並列的にＡＤ変換し、得られたＡＤ変換結果をシリアルデータで出力する機能を有している。
データ処理部２０は、全体としてＣＰＵなどのマイクロプロセッサを搭載した演算処理回路からなり、多チャンネルＡＤ変換器１０から取り込んだシリアルデータから任意のチャンネルのＡＤ変換結果を取得して、対象装置の制御などの各種のデータ処理を実行する機能を有している。
【００２１】
［多チャンネルＡＤ変換器］
次に、図１を参照して、本実施の形態にかかる多チャンネルＡＤ変換器１０について説明する。
多チャンネルＡＤ変換器１０に、主な回路部として、ＡＤ変換部１１、ＡＤ変換制御部１２、ＩＤ付加部１３、レジスタ１４、およびＩ／Ｆ部１５が設けられている。
【００２２】
ＡＤ変換部１１（＃１〜＃ｎ：ｎは２以上の整数）は、アナログ信号が入力されるｎ個のチャンネルＣＨ１，ＣＨ２，…，ＣＨｎごとに設けられて、ＡＤ変換制御部１２から指示に基づいて対応するチャンネルＣＨｉ（ｉ＝１〜ｎの整数）に入力されるアナログ信号をＡＤ変換する機能を有している。
【００２３】
ＡＤ変換制御部１２は、予め設定されているチャンネルＣＨｉに固有の出力周期ＴＤｉに基づいて、チャンネルＣＨｉと対応するＡＤ変換部１１＃ｉにＡＤ変換を指示する機能と、チャンネルＣＨ１，ＣＨ２，…，ＣＨｎの出力周期ＴＤ１，ＴＤ２，…，ＴＤｎのうち最も短い最短出力周期ＴＤｘを示す周期信号を、ＡＤ変換の完了を示す１ビット幅の変換完了信号ＤＲＤＹとしてデータ処理部２０へ出力する機能とを有している。
【００２４】
図２は、第１の実施の形態にかかるチャンネルの出力周期と変換完了信号との関係を示すタイミングチャートである。以下では、チャンネル数ｎが４である場合を例として説明するが、これに限定されるものではなく、ｎが２以上であれば同様にして適用できる。
各チャンネルＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４には、予め個別の出力周期ＴＤ１，ＴＤ２，ＴＤ３，ＴＤ４が設定されているものとする。これら出力周期ＴＤ１，ＴＤ２，ＴＤ３，ＴＤ４の長さが、ＴＤ１＜ＴＤ３＜ＴＤ２＜ＴＤ４である場合、短い出力周期ＴＤ１を示す最短周期信号ＴＤ１が、変換完了信号ＤＲＤＹとしてデータ処理部２０へ出力される。
【００２５】
ＩＤ付加部１３は、ＡＤ変換部１１＃ｉそれぞれで出力周期ＴＤｉごとに得られるＡＤ変換結果に対して、ＡＤ変換結果を識別するためのＩＤを付加する機能を有している。
レジスタ１４は、ＩＤ付加部１３で得られたＩＤ付きＡＤ変換結果をチャンネルＣＨｉごとに保持する機能を有している。
【００２６】
Ｉ／Ｆ部１５は、レジスタ１４で保持されているチャンネルＣＨｉごとのＩＤ付きＡＤ変換結果を一連のシリアルデータに変換する機能と、変換完了信号ＤＲＤＹに応じたデータ処理部２０からの読み出し指示（読み出しコマンド）に応じて、シリアルデータを出力する機能とを有している。
【００２７】
［第１の実施の形態の動作］
次に、図３を参照して、本実施の形態にかかる処理装置１の動作について説明する。図３は、第１の実施の形態にかかる処理装置の動作を示すタイミングチャートである。
【００２８】
Ｉ／Ｆ部１５は、データ処理部２０からシリアルデータで出力された各種コマンドを８ビット幅のパラレルデータに変換して、ＡＤ変換制御部１２へ出力する。データ処理部２０から出力されるコマンドには、各チャンネルＣＨｉの出力周期ＴＤｉを設定するコマンドや、全チャンネルＣＨ１〜ＣＨｎのＡＤ変換結果を一括して読み出す一括読出コマンドなどがある。
【００２９】
データ処理部２０において、ＭＯＳＩはシリアルデータの出力端子であり、ＭＩＳＯはシリアルデータの入力端子である。また、ＣＳはチップセレクタ信号の出力端子であり、ＳＣＬＫはシリアルデータの同期に用いるクロック信号の出力端子である。
これらシリアルデータはいずれも１ビット幅であり、変換完了信号ＤＲＤＹも前述したとおり最短周期信号を用いるため１ビット幅である。このため、多チャンネルＡＤ変換器１０とデータ処理部２０とを接続する信号線の本数は、全部で５本となる。
【００３０】
ＡＤ変換制御部１２は、このようにしてチャンネルＣＨｉごとに予め設定された出力周期ＴＤｉに基づいて、対応するＡＤ変換部１１＃ｉにＡＤ変換を指示する。これにより、各チャンネルＣＨｉのＡＤ変換部１１＃ｉでアナログ信号がＡＤ変換され、得られたＡＤ変換結果がＩＤ付加部１３に入力される。
【００３１】
ＩＤ付加部１３は、チャンネルＣＨｉごとに個別のＩＤｉを管理しており、ＡＤ変換部１１＃ｉから新たなＡＤ変換結果が入力されるごとに、ＩＤｉを更新して付加し、ＩＤ付きＡＤ変換結果としてレジスタ１４へ出力する。
例えば、図１の例では、２４ビット幅のＡＤ変換結果に、８ビット幅のＩＤが付加されて、３２ビット幅のＩＤ付きＡＤ変換結果が生成されてレジスタ１４に格納される。なお、ＡＤ変換結果、ＩＤ、ＩＤ付きＡＤ変換結果に関するビット幅、はこれら例に限定されるものではない。
【００３２】
ＩＤｉについては、例えばＩＤ付加部１３内にチャンネルＣＨｉごとにインクリメンタルカウンタを設け、新たなＡＤ変換結果が入力されるごとにインクリメント（＋１）し、得られたカウント値をＩＤｉとして用いてもよい。これにより、新たなＡＤ変換結果のＩＤｉの値は、前回得られたＡＤ変換結果のＩＤｉの値に１を加えた値となり、データ処理部２０においてＡＤ変換結果の連続性も確認することができる。
【００３３】
レジスタ１４は、チャンネルＣＨｉごとに個別の記憶部を有し、ＩＤ付加部１３から出力されたＣＨｉのＩＤ付きＡＤ変換結果を、対応するＣＨｉの記憶部に格納する。これにより、レジスタ１４の記憶部には、それぞれのチャンネルＣＨｉの出力周期ＴＤｉごとにＡＤ変換部１１で得られた最新のＡＤ変換結果が、固有のＩＤとともに保持されていることになる。
【００３４】
また、ＡＤ変換制御部１２は、前述の図２で説明したように、各チャンネルＣＨｉの出力周期ＴＤｉのうち最も短い最短出力周期ＴＤｘを示す周期信号を、図３に示すように、ＡＤ変換の完了を示す１ビット幅の変換完了信号ＤＲＤＹとしてデータ処理部２０へ出力する。
【００３５】
これに応じて、データ処理部２０から一括読出コマンドＣＭＤが出力された場合、レジスタ１４は、ＡＤ変換制御部１２からの指示に基づいて、ＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４に関するＩＤ付きＡＤ変換結果をレジスタ１４から順に読み出して、Ｉ／Ｆ部１５に出力する。これにより、Ｉ／Ｆ部１５は、これらＩＤ付きＡＤ変換結果を一連のシリアルデータに変換し、データ処理部２０へ出力する。
【００３６】
データ処理部２０は、Ｉ／Ｆ部１５からのシリアルデータを取り込んで、その先頭からチャンネルＣＨｉごとに、新たなＡＤ変換結果のＩＤを前回取得したチャンネルＣＨｉのＡＤ変換結果のＩＤと比較する。
ここで、ＩＤが更新されている場合には、シリアルデータに含まれるＡＤ変換結果を取得する必要があると判定して、チャンネルＣＨｉの新たなＡＤ変換結果として取得する。一方、ＩＤが更新されていない場合には、取得する必要がないと判定して、ＡＤ変換結果の取り込みを行わない。
【００３７】
したがって、図３の例では、ＣＨ２とＣＨ４のＩＤが更新されているため、これらのＡＤ変換結果が新たなものとして取得され、ＣＨ３のＩＤは更新されていないため、ＡＤ変換結果は取得されない。なお、図３の場合、変換完了信号ＤＲＤＹに応じた一括読出コマンドＣＭＤがＣＨ１の出力周期ＴＤ１と一致しており、常に、ＣＨ１のＡＤ変換結果が更新されていることになるため、ＩＤによる所得要否判定を行う必要はない。
【００３８】
［第１の実施の形態の効果］
このように、本実施の形態は、ＩＤ付加部１３が、ＡＤ変換部１１のそれぞれで出力周期ＴＤｉごとに得られたチャンネルＣＨｉのＡＤ変換結果に対して、ＡＤ変換結果を識別するためのＩＤｉを付加し、レジスタ１４が、これらＩＤ付きＡＤ変換結果をチャンネルＣＨｉごとに保持し、ＡＤ変換制御部１２が、チャンネルＣＨｉの出力周期ＴＤｉのうち最も短い最短出力周期ＴＤｘを示す周期信号を、ＡＤ変換の完了を示す変換完了信号ＤＲＤＹとしてデータ処理部２０へ出力し、Ｉ／Ｆ部１５が、変換完了信号ＤＲＤＹに応じたデータ処理部２０からの読み出し指示に応じて、ＩＤ付きＡＤ変換結果を変換して得られたシリアルデータをデータ処理部２０へ出力するようにしたものである。
【００３９】
これにより、各チャンネルＣＨｉの変換完了が、最短出力周期ＴＤｘの周期信号からなる変換完了信号ＤＲＤＹで一本化されて出力されるとともに、個別の出力周期ＴＤｉで得られた各チャンネルＣＨｉに関する最新のＡＤ変換結果がシリアルデータで出力されることになる。このため、各チャンネルＣＨｉに共通の１本の変換完了信号ＤＲＤＹであっても、データ処理部２０側で新たなＡＤ変換結果を確実に取得することができる。したがって、個別の出力周期ＴＤｉで得られた各チャンネルＣＨｉのＡＤ変換結果を、１本という最低限の本数の信号線で取りこぼしなく出力することが可能となる。
【００４０】
また、各チャンネルＣＨｉのＡＤ変換結果に固有のＩＤが付加されているため、データ処理部２０側で、各ＡＤ変換結果のＩＤ更新有無を確認することにより、チャンネルＣＨｉごとにＡＤ変換結果の取得要否を判定でき、更新されていないＡＤ変換結果の取得処理を省くことができる。
【００４１】
［第２の実施の形態］
次に、本発明の第２の実施の形態にかかる多チャンネルＡＤ変換器１０について説明する。
第１の実施の形態では、ＡＤ変換制御部１２が、チャンネルＣＨｉの出力周期ＴＤｉのうち最も短い出力周期を示す最短出力周期ＴＤｘの周期信号を変換完了信号ＤＲＤＹとして出力する場合を例として説明した。本実施の形態では、チャンネルＣＨｉのそれぞれの出力周期ＴＤｉを示す周期信号の論理和を、変換完了信号ＤＲＤＹとして出力する場合について説明する。
【００４２】
図４は、第２の実施の形態にかかるチャンネルの出力周期と変換完了信号との関係を示すタイミングチャートである。
各チャンネルＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４には、予め個別の出力周期ＴＤ１，ＴＤ２，ＴＤ３，ＴＤ４が設定されているものとする。これら出力周期ＴＤ１，ＴＤ２，ＴＤ３，ＴＤ４は、前述した図２と同様、互いに同期しているわけではない。
【００４３】
ＡＤ変換制御部１２は、これら出力周期ＴＤ１，ＴＤ２，ＴＤ３，ＴＤ４の周期信号の論理和を示す論理和信号を生成し、変換完了信号ＤＲＤＹとして出力する。この場合、図４では、ＤＲＤＹが負論理であるため、実際には出力周期ＴＤ１，ＴＤ２，ＴＤ３，ＴＤ４の周期信号の論理積を求めることになるが、いずれにしても、いずれかのチャンネルＣＨｉで出力タイミングが到来したことを示すＤＲＤＹを生成して出力することになる。
【００４４】
これにより、いずれかのチャンネルＣＨｉで出力周期ＴＤｉごとにＡＤ変換結果の出力タイミングが到来した時点で、すなわち、新たなＡＤ変換結果が任意のチャンネルＣＨｉで得られるごとに、変換完了信号ＤＲＤＹが直ちに出力されることになる。
このため、第１の実施の形態のように、最短出力周期ＴＤｘの周期信号を変換完了信号ＤＲＤＹとして用いた場合に発生しうる、新たなＡＤ変換結果が任意のチャンネルＣＨｉで得られてから、次の最短出力周期ＴＤｘによる出力タイミングが到来するまでのタイムラグを、削除することができ、高いレスポンスで新たなＡＤ変換結果を出力することが可能となる。
【００４５】
［第３の実施の形態］
次に、本発明の第３の実施の形態にかかる多チャンネルＡＤ変換器１０について説明する。
本実施の形態では、各チャンネルＣＨｉの出力周期ＴＤｉとして最短出力周期ＴＤｘの整数倍を用い、ＡＤ変換制御部１２が、最短出力周期ＴＤｘを示す最短周期信号を、ＡＤ変換の完了を示す変換完了信号ＤＲＤＹとして出力するＳＹＮＣ動作モードについて説明する。
【００４６】
図５は、第３の実施の形態にかかるチャンネルの出力周期と変換完了信号との関係を示すタイミングチャートである。
図５の例では、チャンネルＣＨ１の出力周期ＴＤ１が最短出力周期ＴＤｘであり、チャンネルＣＨ２の出力周期ＴＤ２はＴＤｘの２倍に相当している。また、チャンネルＣＨ３の出力周期ＴＤ３はＴＤｘの４倍に相当し、チャンネルＣＨ４の出力周期ＴＤ４はＴＤｘの８倍に相当している。
【００４７】
ここで、これらＴＤ１〜ＴＤ４を示す周期信号の出力タイミングは、ＴＤｘを示す周期信号の出力タイミングと同期しているため、ＴＤｘの時間位置、すなわち変換完了信号ＤＲＤＹの計数結果ＣＮＴによって、ＴＤ１〜ＴＤ４の周期信号の出力有無、すなわちＡＤ変換結果の更新有無を特定することができる。
【００４８】
例えば、変換完了信号ＤＲＤＹをインクリメンタルカウンタで計数するものとし、カウント値が８に到達した後０にリセットされるとした場合、ＣＮＴ＝２，４，６，８の場合、ＣＨ１のＡＤ変換結果のみ更新され、ＣＮＴ＝３，６の場合は、ＣＨ１，ＣＨ２のＡＤ変換結果が更新されることになる。また、ＣＮＴ＝５の場合は、ＣＨ１，ＣＨ２，ＣＨ３のＡＤ変換結果が更新され、ＣＮＴ＝１の場合には、ＣＨ１〜ＣＨ４のすべてのＡＤ変換結果が更新されることになる。
【００４９】
したがって、ＳＹＮＣ動作モードでは、データ処理部２０において、変換完了信号ＤＲＤＹの計数結果と各チャンネルＣＨｉの出力周期ＴＤｉとに基づいて、シリアルデータに含まれるＡＤ変換結果のうち、更新されたＡＤ変換結果のみを、新たなＡＤ変換結果として取得することができる。
このため、ＡＤ変換結果にＩＤを付加する必要がなくなるため、前述したＩＤ付加部１３を省くことができ、多チャンネルＡＤ変換器１０のコスト削減につながる。また、データ処理部２０において、ＩＤ比較処理を行う必要がないため、処理負担を軽減できる。
【００５０】
［第４の実施の形態］
次に、本発明の第４の実施の形態にかかる多チャンネルＡＤ変換器１０について説明する。
第３の実施の形態では、各チャンネルＣＨｉの出力周期ＴＤｉとして最短出力周期ＴＤｘの整数倍を用い、ＡＤ変換制御部１２が、最短出力周期ＴＤｘを示す最短周期信号を、ＡＤ変換の完了を示す変換完了信号ＤＲＤＹとして出力するＳＹＮＣ動作モードについて説明した。本実施の形態では、このようなＳＹＮＣ動作モードにおいて、出力周期を同期させるためのＳＹＮＣコマンド（出力周期同期コマンド）を予め設定しておき、データ処理部２０からＳＹＮＣコマンドに応じて、各チャンネルＣＨｉの出力周期ＴＤｉを同期させる場合について説明する。
【００５１】
すなわち、本実施の形態において、ＡＤ変換制御部１２は、データ処理部２０からの出力周期の同期を指示するＳＹＮＣコマンドに応じて、各チャンネルＣＨｉの出力周期ＴＤｉを同期させる機能を有している。整数倍周期については、ＡＤ変換制御部１２に予め設定されているものを用いてもよく、データ処理部２０から設定用コマンドで指定されたものを用いてもよい。
【００５２】
図６は、第４の実施の形態にかかるチャンネルの出力周期の同期を示すタイミングチャートである。
ＡＤ変換制御部１２は、ＳＹＮＣ動作モードの場合、各チャンネルＣＨｉの出力周期ＴＤｉとして最短出力周期ＴＤｘの整数倍を設定し、設定した出力周期ＴＤｉに基づいてＡＤ変換部＃ｉを制御する。具体的には、ＡＤ変換制御部１２は、チャンネルＣＨｉごとの出力タイミングを決定するためのカウンタを内部に有しており、このカウンタで内部クロックを計数した計数結果が、設定された出力周期ＴＤｉに相当する値に達した時点で、対応するＡＤ変換部＃ｉにＡＤ変換を指示するものとなる。
【００５３】
データ処理部２０からＳＹＮＣコマンドが到来する時刻Ｔｓ以前の期間では、各チャンネルＣＨｉの出力周期ＴＤｉとして最短出力周期ＴＤｘの整数倍が用いられているが、互いの出力周期は同期していない。何らかの理由により、各チャンネルＣＨｉの出力周期ＴＤｉの開始タイミング、すなわちカウンタの計数開始にズレが生じた場合にはこのような状況となる。したがって、このズレにより出力周期ＴＤｉの途中で最短出力周期ＴＤｘすなわち変換完了信号ＤＲＤＹの出力タイミングが到来したチャンネルでは、最新のＡＤ変換結果が得られていないことになり、データ処理部２０によるＡＤ変換結果の取得に無駄が生じることになる。
【００５４】
一方、時刻Ｔｓにデータ処理部２０からＳＹＮＣコマンドが到来した場合、ＡＤ変換制御部１２は、各チャンネルＣＨｉの出力周期ＴＤｉを同期させる。具体的には、ＡＤ変換制御部１２は、各チャンネルＣＨｉのカウンタでの計数結果をすべてクリアし、各チャンネルＣＨｉのカウンタで同時に計数を開始する。これにより、時刻Ｔｓ以降は、各チャンネルＣＨｉの出力周期ＴＤｉが、最短出力周期ＴＤｘすなわち変換完了信号ＤＲＤＹの出力タイミングと同期することになる。
【００５５】
これにより、データ処理部２０からＳＹＮＣコマンドを多チャンネルＡＤ変換器１０へ出力することにより、任意のタイミングで各チャンネルＣＨｉの出力周期（出力間隔）ＴＤｉが多少延長されて乱れるものの、それ以降は互いに出力周期ＴＤｉが同期する。このため、変換完了信号ＤＲＤＹの出力タイミングごとに、対応するチャンネルＣｈｉで最新のＡＤ変換結果が得られることになり、データ処理部２０はＡＤ変換結果を無駄なく取得することができる。
【００５６】
［第５の実施の形態］
次に、本発明の第５の実施の形態にかかる多チャンネルＡＤ変換器１０について説明する。
本実施の形態では、各チャンネルＣＨｉの出力周期ＴＤｉとして最短出力周期ＴＤｘの整数倍を用い、ＡＤ変換制御部１２が、最短出力周期ＴＤｘを示す最短周期信号を、ＡＤ変換の完了を示す変換完了信号ＤＲＤＹとして出力するとともに、出力周期ＴＤｉのうち周期の短いチャンネルＣＨｉから順にＩＤ付きＡＤ変換結果をシリアルデータに変換して出力する場合について説明する。
【００５７】
図７は、第５の実施の形態にかかる処理装置の動作を示すタイミングチャートである。図８は、第５の実施の形態にかかる処理装置の動作を示す信号波形図である。
ＡＤ変換制御部１２は、第１の実施の形態と同様にして、各チャンネルＣＨｉの出力周期ＴＤｉのうち最も短い最短出力周期ＴＤｘを示す最短周期信号を、図７および図８に示すように、ＡＤ変換の完了を示す１ビット幅の変換完了信号ＤＲＤＹとしてデータ処理部２０へ出力する。
これに応じて、データ処理部２０から一括読出コマンドＣＭＤが出力された場合、レジスタ１４は、ＡＤ変換制御部１２からの指示に基づいて、それぞれのＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４に関するＩＤ付きＡＤ変換結果を、出力周期ＴＤｉのうち周期の短いチャンネルＣＨｉから順にレジスタ１４から読み出して、Ｉ／Ｆ部１５に出力する。これにより、Ｉ／Ｆ部１５は、これらＩＤ付きＡＤ変換結果を、読み出された順に一連のシリアルデータに変換し、データ処理部２０へ出力する。
【００５８】
データ処理部２０は、Ｉ／Ｆ部１５からのシリアルデータを取り込んで、その先頭からチャンネルＣＨｉごとに、新たなＡＤ変換結果のＩＤを前回取得したチャンネルＣＨｉのＡＤ変換結果のＩＤと比較する。
ここで、ＩＤが更新されている場合には、シリアルデータに含まれるＡＤ変換結果を取得する必要があると判定して、チャンネルＣＨｉの新たなＡＤ変換結果として取得する。
【００５９】
一方、ＩＤが更新されていない場合には、取得する必要がないと判定して、シリアルデータに含まれているチャンネルＣＨｉのＡＤ変換結果の取得を中止する。
ここで、シリアルデータに含まれているこのチャンネルＣＨｉのＡＤ変換結果以降のＡＤ変換結果については、ＣＨｉの出力周期ＴＤｉより出力周期が長いため、ＣＨｉが更新されていなければ、これ以降のＡＤ変換結果も更新されていないことになる。このため、チャンネルＣＨｉのＡＤ変換結果以降のＡＤ変換結果の取得処理を中止することができ、データ処理部２０における無駄な処理を省くことができる。
【００６０】
［実施の形態の拡張］
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施形態については、矛盾しない範囲で任意に組み合わせて実施することができる。
【符号の説明】
【００６１】
１…処理装置、１０…多チャンネルＡＤ変換器、１１…ＡＤ変換部、１２…ＡＤ変換制御部、１３…ＩＤ付加部、１４…レジスタ、１５…Ｉ／Ｆ部、２０…データ処理部、ＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４，ＣＨｉ，ＣＨｎ…チャンネル、ＴＤ１，ＴＤ２，ＴＤ３，ＴＤ４，ＴＤｉ，ＴＤｎ…出力周期、ＴＤｘ…最短出力周期、ＤＲＤＹ…変換完了信号。
【図１】
2018156220.tif 000003
【図２】
2018156220.tif 000004
【図３】
2018156220.tif 000005
【図４】
2018156220.tif 000006
【図５】
2018156220.tif 000007
【図６】
2018156220.tif 000008
【図７】
2018156220.tif 000009
【図８】
2018156220.tif 000010