(57)【要約】【課題】分散型ビデオ表示用のシステム、制御装置、及び制御方法を提供する。【解決手段】このシステムは、画像データを供給するよう構成された画像ソース装置と、複数のディスプレイと、ディスプレイにそれぞれ接続され、ネットワークを介して画像ソース装置に接続された複数の表示チップと、画像ソース装置と表示チップとにネットワークを介して接続され、表示チップのそれぞれに再生信号を送信して画像ソース装置から画像データを受信するよう表示チップを制御し、受信した画像データをディスプレイ上で再生可能な表示フレームに変換する制御装置と、を備える。制御装置は、さらに、表示チップのそれぞれに同期信号を送信し、同期信号に従ってクロックを互いに同期するように表示チップを制御し、表示チップのそれぞれに、画像データを受信した後の一定の遅延時間を設定し、ディスプレイ上で表示フレームを同期再生する。【選択図】        図１
2018186484.tif 000002
【特許請求の範囲】
【請求項１】
分散型ビデオ表示用のシステムであって、
画像データを提供する画像ソース装置と、
複数のディスプレイと、
それぞれ、前記ディスプレイに接続され、ネットワークを介して前記画像ソース装置に接続された複数の表示チップと、
前記画像ソース装置及び前記表示チップに前記ネットワークを介して接続され、各表示チップに再生信号を送信して前記画像ソース装置から前記画像データを受信するように前記表示チップを制御し、前記画像データを前記ディスプレイで再生可能な表示フレームに変換する制御装置と、
を備え、
前記制御装置は、さらに、前記表示チップのそれぞれに同期信号を送信して同期信号に従ってクロックを互いに同期するように前記表示チップを制御し、前記表示チップのそれぞれに前記画像データを受信した後の一定の遅延時間を設定し、前記ディスプレイ上で前記表示フレームを同期再生する、ことを特徴とするシステム。
【請求項２】
前記表示チップのそれぞれは、さらに、前記一定の遅延時間内あるいは前記一定の遅延時間前に前記表示フレームを再生するための垂直同期信号（ｖＳｙｎｃ）を表示インターフェイス部（ＤＩＵ）のレジスタを用いてリセットする、ことを特徴とする請求項１に記載のシステム。
【請求項３】
前記制御装置は、前記表示チップのそれぞれに同期メッセージを送信し、前記同期メッセージは、前記制御装置が前記同期メッセージを送信した時の第１のタイムスタンプを含み、
前記表示チップのそれぞれは、前記同期メッセージを受信し、前記同期メッセージを受信した第２のタイムスタンプを記録し、第１の遅延時間の後、前記制御装置に遅延要求メッセージを送信し、前記遅延要求メッセージを送信した第３のタイムスタンプを記録し、
前記制御装置は、前記遅延要求メッセージを受信し、前記表示チップのそれぞれに遅延応答メッセージを送信し、前記遅延応答メッセージは、前記制御装置が前記遅延要求メッセージを受信した時の第４のタイムスタンプを含み、
前記表示チップのそれぞれは、前記第１のタイムスタンプ、前記第２のタイムスタンプ、前記第３のタイムスタンプ、及び前記第４のタイムスタンプに従って、そのクロックの前記制御装置のクロックに対する時間オフセットを計算する、ことを特徴とする請求項１に記載のシステム。
【請求項４】
前記制御装置は、前記表示チップのそれぞれに同期メッセージを送信し、前記同期メッセージを送信した後、前記制御装置が前記表示チップのそれぞれに前記同期メッセージを送信した時の第１のタイムスタンプを記録する継続メッセージを送信し、
前記表示チップのそれぞれは、前記同期メッセージを受信し、前記同期メッセージを受信した時の第２のタイムスタンプを記録し、第１の遅延時間の後、前記制御装置に遅延要求メッセージを送信し、前記遅延要求メッセージを送信した第３のタイムスタンプを記録し、
前記制御装置は、前記遅延要求メッセージを受信し、前記表示チップのそれぞれに遅延応答メッセージを送信し、前記遅延応答メッセージは、前記制御装置が前記遅延要求メッセージを受信した時の第４のタイムスタンプを含み、
前記表示チップのそれぞれは、前記第１のタイムスタンプ、前記第２のタイムスタンプ、前記第３のタイムスタンプ、及び前記第４のタイムスタンプに従って、そのクロックの前記制御装置のクロックに対する時間オフセットを計算する、ことを特徴とする請求項１に記載のシステム。
【請求項５】
前記制御装置は、前記表示チップのそれぞれに、前記同期信号を所定の時間毎に送信して前記表示チップが前記同期信号に従ってクロックを互いに同期するように制御する、ことを特徴とする請求項１に記載のシステム。
【請求項６】
前記制御装置は、前記表示チップのそれぞれに、前記画像データの前記表示ファイルの再生の後かつ次の画像データの前記表示ファイルの再生の前に前記同期信号を送信して前記表示チップが前記同期信号に従ってクロックを互いに同期するように制御する、ことを特徴とする請求項１に記載のシステム。
【請求項７】
前記制御装置は、さらに、前記表示チップのそれぞれが前記画像データを受信した時から前記画像データが前記表示フレームに変換される時までに要する時間に従って前記一定の遅延時間を判別する、ことを特徴とする請求項１に記載のシステム。
【請求項８】
前記制御装置は、ＩＥＥＥ８０２．１ＡＳプロトコルによって構築された無線ローカルネットワークを介してまたはイーサネットを介して前記表示チップのそれぞれに接続される、ことを特徴とする請求項１に記載のシステム。
【請求項９】
分散型ビデオ表示用の制御装置であって、
クロックと、
画像ソース装置と複数の表示チップとにネットワークを介して接続され、複数のディスプレイのそれぞれに接続された前記複数の表示チップに再生信号を送信する通信モジュールと、
前記クロックと前記通信モジュールとに接続され、前記画像ソース装置から前記画像データを受信して前記ディスプレイ上で表示可能な表示フレームに変換するように前記表示チップを制御するプロセッサと、
を備え、
前記プロセッサは、さらに、前記クロックの同期信号を前記通信モジュールを介して前記表示チップのそれぞれに送信して前記同期信号に従って前記クロックを互いに同期するよう制御し、前記表示チップに前記画像データを受信した後の一定の遅延時間を設定して前記ディスプレイ上で前記表示フレームを同期再生する、ことを特徴とする制御装置。
【請求項１０】
前記プロセッサは、前記表示チップのそれぞれに前記通信モジュールを介して同期メッセージを送信し、前記同期メッセージは、前記プロセッサが前記同期メッセージを送信した時の第１のタイムスタンプを含み、前記表示チップのそれぞれは、前記同期メッセージを受信し、前記同期メッセージを受信した第２のタイムスタンプを記録し、第１の遅延時間の後、前記制御装置に遅延要求メッセージを送信し、前記遅延要求メッセージを送信した第３のタイムスタンプを記録し、
前記プロセッサは、前記通信モジュールを介して前記遅延要求メッセージを受信し、前記表示チップのそれぞれに遅延応答メッセージを送信し、前記遅延応答メッセージは、前記制御装置が前記遅延要求メッセージを受信した時の第４のタイムスタンプを含む、ことを特徴とする請求項９に記載の制御装置。
【請求項１１】
前記プロセッサは、前記通信モジュールを介して前記表示チップのそれぞれに同期メッセージを送信し、前記同期メッセージを前記通信モジュールを介して送信した後、前記プロセッサが前記表示チップのそれぞれに前記同期メッセージを送信した時の第１のタイムスタンプを記録する継続メッセージを送信し、前記表示チップのそれぞれは、前記同期メッセージを受信し、前記同期メッセージを受信した時の第２のタイムスタンプを記録し、第１の遅延時間の後、前記制御装置に遅延要求メッセージを送信し、前記遅延要求メッセージを送信した第３のタイムスタンプを記録し、
前記プロセッサは、前記通信モジュールを介して前記遅延要求メッセージを受信し、前記表示チップのそれぞれに遅延応答メッセージを送信し、前記遅延応答メッセージは、前記制御装置が前記遅延要求メッセージを受信した時の第４のタイムスタンプを含む、ことを特徴とする請求項９に記載の制御装置。
【請求項１２】
前記プロセッサは、前記表示チップのそれぞれに、前記通信モジュールを介して所定の時間毎、もしくは前記画像データの前記表示フレームの再生の後かつ次の画像データの前記表示フレームの再生の前に前記同期信号を送信して前記表示チップが前記同期信号に従ってクロックを互いに同期するように制御する、ことを特徴とする請求項９に記載の制御装置。
【請求項１３】
前記プロセッサは、さらに、前記表示チップのそれぞれが前記画像データを受信した時から前記画像データが前記表示フレームに変換される時までに要する時間に従って前記一定の遅延時間を判別する、ことを特徴とする請求項９に記載の制御装置。
【請求項１４】
前記通信モジュールは、ＩＥＥＥ８０２．１ＡＳプロトコルによって構築された無線ローカルネットワークを介してまたはイーサネットを介して前記表示チップのそれぞれに接続される、ことを特徴とする請求項９に記載の制御装置。
【請求項１５】
分散型ビデオ表示用の制御方法であって、複数の表示チップに対応する複数のディスプレイ上で表示フレームを同期再生するよう複数の表示チップを制御する制御装置に適用可能であり、
前記制御装置によって前記表示チップのそれぞれに同期信号を送信して、前記同期信号に従って前記表示チップのクロックを互いに同期するように制御し、
前記制御装置によって前記表示チップのそれぞれに対し、画像ソース装置から前記画像データを受信した後の一定の遅延時間を設定し、対応する前記ディスプレイ上で前記画像データから変換された前記表示フレームを同期再生するように制御する、
ことを特徴とする制御方法。
【請求項１６】
前記制御装置によって前記表示チップのそれぞれに対し、前記画像データを受信した後に一定の遅延時間を設定し、対応する前記ディスプレイ上で前記画像データから変換された前記表示フレームを同期再生するように制御するステップは、
前記表示フレームを再生するための垂直同期信号（ｖＳｙｎｃ）を、前記一定の遅延時間内あるいは前記一定の遅延時間前に表示インターフェイス部（ＤＩＵ）のレジスタを用いてリセットするように前記表示チップのそれぞれを設定する、
ことを特徴とする請求項１５に記載の制御方法。
【請求項１７】
前記制御装置によって前記表示チップのそれぞれに前記同期信号を送信して、前記同期信号に従って前記クロックを同期するように前記表示チップを制御するステップは、
前記制御装置によって、前記表示チップのそれぞれに同期メッセージを送信し、前記同期メッセージは、前記制御装置が前記同期メッセージを送信した時の第１のタイムスタンプを含み、
前記表示チップのそれぞれによって、前記同期メッセージを受信し、前記同期メッセージを受信した第２のタイムスタンプを記録し、第１の遅延時間の後、前記制御装置に遅延要求メッセージを送信し、前記遅延要求メッセージを送信した第３のタイムスタンプを記録し、
前記制御装置によって、前記遅延要求メッセージを受信し、前記表示チップのそれぞれに遅延応答メッセージを送信し、前記遅延応答メッセージは、前記制御装置が前記遅延要求メッセージを受信した時の第４のタイムスタンプを含み、
前記表示チップのそれぞれによって、前記第１のタイムスタンプ、前記第２のタイムスタンプ、前記第３のタイムスタンプ、及び前記第４のタイムスタンプに従って、そのクロックの前記制御装置のクロックに対する時間オフセットを計算する、
ことを特徴とする請求項１５に記載の制御方法。
【請求項１８】
前記制御装置によって前記表示チップのそれぞれに前記同期信号を送信して前記同期信号に従って前記クロックを同期するように前記表示チップを制御するステップは、
前記制御装置によって、前記表示チップのそれぞれに同期メッセージを送信し、前記同期メッセージを送信した後、前記制御装置が前記表示チップのそれぞれに前記同期メッセージを送信した時の第１のタイムスタンプを記録する継続メッセージを送信し、
前記表示チップのそれぞれによって、前記同期メッセージを受信し、前記同期メッセージを受信した時の第２のタイムスタンプを記録し、第１の遅延時間の後、前記制御装置に遅延要求メッセージを送信し、前記遅延要求メッセージを送信した第３のタイムスタンプを記録し、
前記制御装置によって、前記遅延要求メッセージを受信し、前記表示チップのそれぞれに遅延応答メッセージを送信し、前記遅延応答メッセージは、前記制御装置が前記遅延要求メッセージを受信した時の第４のタイムスタンプを含み、
前記表示チップのそれぞれによって、前記第１のタイムスタンプ、前記第２のタイムスタンプ、前記第３のタイムスタンプ、及び前記第４のタイムスタンプに従って、そのクロックの前記制御装置のクロックに対する時間オフセットを計算する、
ことを特徴とする請求項１５に記載の制御方法。
【請求項１９】
前記制御装置によって前記表示チップのそれぞれに対し、前記画像データを受信した後の一定の遅延時間を設定し、対応する前記ディスプレイ上で前記画像データから変換された前記表示フレームを同期再生するように制御するステップは、
前記制御装置によって、前記表示チップのそれぞれに、前記同期信号を所定の時間毎、もしくは前記画像データの前記表示フレームの再生の後かつ次の画像データの前記表示フレームの再生の前に送信して前記表示チップが前記同期信号に従ってクロックを互いに同期するように制御する、
ことを特徴とする請求項１５に記載の制御方法。
【請求項２０】
前記制御装置によって前記表示チップのそれぞれに対し、画像ソース装置から前記画像データを受信した後の一定の遅延時間を設定し、対応する前記ディスプレイ上で前記画像データから変換された前記表示フレームを同期再生するように制御するステップは、
前記制御装置によって、前記表示チップのそれぞれが前記画像データを受信した時から前記画像データが前記表示フレームに変換される時までに要する時間に従って前記一定の遅延時間を判別する、
ことを特徴とする請求項１５に記載の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示システム、表示装置及び表示方法に関し、より具体的には、分散型ビデオ表示用のシステム、制御装置及び制御方法に関する。
【背景技術】
【０００２】
分散型ビデオ表示用の既存の解決法は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）によって具体化されている。しかし、ＦＰＧＡのプログラマブル相互接続メカニズムは、回路の物理的な分散に高く依拠する複数の物理ノードおよび複数の物理スイッチによって実現されなければならない。その結果、高解像度の分散型ビデオ表示の用途において、中央領域における表示と周辺領域における表示とに差異が生じる。
【０００３】
分散型ビデオ表示用の別の解決法は、システムオンチップ（ＳＯＣ）によって具体化され、標準的なネットワークプロトコルに基づいて、各クライアントは内部ネットワーク（イントラネット）および/または外部ネットワーク（インターネット）に接続可能である。分散型ビデオ表示システムでは、各ＳＯＣは、分散型ビデオ表示のための複数のディスプレイのうちの１つに対応する。
【０００４】
しかしながら、各ＳＯＣはそのクロックに従って動作し、時間の経過と共にＳＯＣ間のクロックの差は増加し、各ＳＯＣの垂直同期（ｖＳｙｎｃ）信号パルス間の位相差もまた時間とともに増加する。分散型ビデオ表示の過程で、任意の２つ以上のＳＯＣのｖＳｙｎｃ信号間に位相差その他が発生すると、フレームの表示差が生じる。ユーザの視点から見ると、ユーザは画面破断を観察し得る。
【０００５】
また、各ＳＯＣのＯＳ、アプリケーション、アプリケーションプログラマブルインターフェイス（ＡＰＩ）などのハードウェアおよびソフトウェア構成にはばらつきがあり、この違いがデータ処理の違いとなる。例えば、ビデオ信号の復号の場合、異なるＳＯＣは異なる処理時間を要する。前述の違いのすべては、分散型ビデオ表示システムがビデオを再生するときの画面の非同期化となる可能性があり、これは画面破断のおそれを増大させる。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
そこで、本発明は分散型ビデオ表示用のシステム、制御装置および制御方法を提供し、これらは複数のシステムオンチップ（ＳＯＣ）間の差異による表示フレームの非同期を効率的に向上し、画面破断のおそれを最小限にすることが可能である。
【課題を解決するための手段】
【０００７】
本発明に係る分散型ビデオ表示用のシステムは、画像ソース装置と、複数のディスプレイと、複数の表示チップと、制御装置と、を備える。画像ソース装置は、画像データを提供するよう構成される。複数の表示チップは、それぞれ、前記ディスプレイに接続され、ネットワークを介して前記画像ソース装置に接続される。制御装置は、前記画像ソース装置及び前記表示チップに前記ネットワークを介して接続され、各表示チップに再生信号を送信して前記画像ソース装置から前記画像データを受信するように前記表示チップを制御し、前記画像データを前記ディスプレイで再生可能な表示フレームに変換するよう構成される。前記制御装置は、さらに、前記表示チップのそれぞれに同期信号を送信して同期信号に従ってクロックを互いに同期するように前記表示チップを制御し、前記表示チップのそれぞれに前記画像データを受信した後の一定の遅延時間を設定し、前記ディスプレイ上で前記表示フレームを同期再生する。
【０００８】
本発明に係る分散型ビデオ表示用の制御装置は、クロックと、通信モジュールと、プロセッサと、を備える。通信モジュールは、画像ソース装置と複数の表示チップとにネットワークを介して接続され、前記表示チップのそれぞれに再生信号を送信する。プロセッサは、前記クロックと前記通信モジュールとに接続され、前記画像ソース装置から前記画像データを受信して前記ディスプレイ上で再生可能な表示フレームに変換するように前記表示チップを制御するよう構成される。前記プロセッサは、さらに、同期信号を前記表示チップのそれぞれに送信して前記同期信号に従って前記クロックを互いに同期するよう制御し、前記表示チップのそれぞれに前記画像データを受信した後の一定の遅延時間を設定して前記ディスプレイ上で前記表示フレームを同期再生する。
【０００９】
本発明は、分散型ビデオ表示用の制御方法であって、対応する複数のディスプレイ上で表示フレームを同期再生するよう複数の表示チップを制御する制御装置に適用可能な制御方法を提供する。この制御方法は、前記制御装置によって前記表示チップのそれぞれに同期信号を送信して前記同期信号に従って前記表示チップのクロックを互いに同期するように制御し、前記制御装置によって前記表示チップのそれぞれに対し、画像ソース装置から前記画像データを受信した後の一定の遅延時間を設定し、対応する前記ディスプレイ上で前記画像データから変換された前記表示フレームを同期再生するように制御する、ことを含む。
【発明の効果】
【００１０】
以上より、本発明の分散型ビデオ表示用のシステム、制御装置及び制御方法によれば、制御装置と表示チップとの間でクロック同期を行って制御装置のクロックと各表示チップのクロックとを同期させ、前記表示チップのそれぞれは一定の遅延時間後に表示フレームを同期して再生するように設定が行われる。また、制御装置は、一定の遅延時間後に、各表示チップをさらに制御してｖＳｙｎｃ信号をリセットする。これにより、複数のディスプレイによる同期再生が可能となり、画面破断の問題を防止することができる。
【００１１】
本発明の上述した及び他の特徴や利点をより具体的なものとするため、以下に添付の図面とともに複数の実施形態について詳細に説明する。
【００１２】
添付の図面は本発明の更なる理解のために供され、本明細書に組み込まれるとともにその一部を構成する。図面は本発明の実施形態を図示し、その詳細な説明とともに本発明の原理を説明するものである。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に係る、分散型ビデオ表示用のシステムを示す概略図である。
【００１４】
【図２】本発明の実施形態に係る、分散型ビデオ表示用の制御装置を示すブロック図である。
【００１５】
【図３】本発明の実施形態に係る、クロック同期を示す概略図である。
【００１６】
【図４】本発明の実施形態に係る、画像データ処理遅延を示す概略図である。
【００１７】
【図５】本発明の実施形態に係る、各表示チップの垂直同期（ｖＳｙｎｃ）信号の同期を示す概略図である。
【００１８】
【図６】本発明の実施形態に係る、分散型ビデオ表示用の制御方法を示すフローチャートである。
【発明を実施するための形態】
【００１９】
図１を参照すると、図１は、本発明の一の実施形態に係る分散型ビデオ表示用のシステムを示す概略図である。図１に示す実施形態では、分散型ビデオ表示システム１は、画像ソース装置１２と、制御装置１４と、複数の表示チップ１６と、複数のディスプレイ１８とを備え、その機能をそれぞれ以下に説明する。
【００２０】
画像ソース装置１２は、例えば、ネットワーク２０を介して画像データを供給可能な装置、例えば、ネットワークビデオカメラ、エンコーダ、ストリーミングサーバ、ネットワークビデオレコーダ（ＮＶＲ）、あるいはこれらの組み合わせ等の電子機器である。
【００２１】
表示チップ１６は、表示チップ１６１乃至１６９を備え、各表示チップ１６１乃至１６９は、例えば、プロセッサ（例えば、マイクロコントローラ、マイクロプロセッサあるいはデジタル信号プロセッサ）と、メモリ（例えば、リードオンリメモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、電気的消去可能プログラマブルリードオンリメモリ（ＥＥＰＲＯＭ）あるいはフラッシュメモリ）とを備えるシステムオンチップ（ＳＯＣ）であり、オペレーティングシステム（例えば、ウィンドウズ（登録商標）あるいはリナックス（登録商標））もしくは他のアプリケーションを実行する。各表示チップ１６１乃至１６９は、さらに、接続インターフェイス（例えば、ユニバーサルシリアルバス（ＵＳＢ）インターフェイス、ファイヤーワイヤーインターフェイス、イーサネットインターフェイス、ユニバーサル非同期受信／送信（ＵＡＲＴ）インターフェイス、シリアル周辺インターフェイスバス （ＳＰＩ）インターフェイス）に接続され、外部の装置と接続されてもよい。
【００２２】
ディスプレイ１８は、例えば、ディスプレイ１８１乃至１８９を備え、これらを組み合わせて図１に示すような配置のＴＶウォールを形成し、画像の異なる部分または異なる画像を再生可能である。各ディスプレイ１８１乃至１８９は、液晶ディスプレイ（ＬＣＤ）、発光ダイオード（ＬＥＤ）または電界放出ディスプレイ（ＦＥＤ）もしくは他の表示パネルとして用いられるパネルを使用するＴＶまたはスクリーンであり、冷陰極蛍光ランプ（ＣＣＦＬ）または発光ダイオード（ＬＥＤ）をバックライトモジュールとして用いる。ディスプレイ１８１乃至１８９は、それぞれ、ビデオグラフィックスアレイ（ＶＧＡ）インターフェイス、デジタルビジュアルインターフェイス（ＤＶＩ）、ハイデフィニションマルチメディアインターフェイス（ＨＤＭＩ）、ディスプレイ・ポート（ＤＰ）等の表示インターフェイスを介して対応する表示チップ１６１乃至１６９に接続され、表示チップ１６１乃至１６９から表示フレームを受信し、表示パネル上に表示フレームを表示する。本実施形態に係る分散型ビデオ表示システム１は、多数の表示チップ１６及びディスプレイ１８備えているが、ディスプレイ１８の配置は、図１に示すＴＶウォールに限定されるものではなく、分散して配置されていてもよい。なお、本実施の形態では、表示チップ１６およびディスプレイ１８の数や配置については特に限定されない。
【００２３】
制御装置１４は、例えば、演算装置（例えば、パーソナルコンピュータ、サーバあるいはワークステーション）、演算機能を有する携帯型電子機器（例えば、携帯電話あるいはタブレットコンピュータ）であり、ネットワーク２０を介して画像ソース装置１２および表示チップ１６に接続され、画像ソース装置１２からの画像データを受信して表示フレームに変換し、ディスプレイ１８上で表示フレームを再生するように表示チップ１６を制御する。制御装置１４は、次のタスクにおいて表示チップ１６を制御する。（ａ）再生するコンテンツ、（ｂ）コンテンツを再生するとき、（ｃ）どの画像ソース装置１２から画像データを受信するか、および（ｄ）同期再生コンテンツ（すなわち、同じ時間に再生される同じビデオ画像）である。
【００２４】
具体的には、図１および図２を同時に参照すると、図２は、本発明の一の実施形態に係る分散型ビデオ表示用の制御装置を示すブロック図である。図２に示すように、制御装置１４は、クロック１４１と、通信モジュール１４２と、プロセッサ１４３とを備える。クロック１４１は、プロセッサ１４３の動作に必要なクロック信号を供給する。通信モジュール１４２は、例えば、イーサネットや８０２．１１ｇ、８０２．１１ｎ、８０２．１１ａｃあるいは８０２．１ａｓ等の無線ネットワーク基準をサポートするネットワークカードやネットワーク装置であり、制御装置１４を有線あるいは無線でネットワーク２０に接続し、これによってネットワーク２０上の他の装置（例えば、画像ソースデバイス１２および表示チップ１６）を接続する。プロセッサ１４３は、例えば、中央処理装置（ＣＰＵ）、または他のプログラマブル汎用あるいは専用マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、プログラマブルコントローラ、特定用途向け集積回路（ＡＳＩＣ）、プログラマブルロジックデバイス（ＰＬＤ）または他の類似の装置もしくはこれらの組み合わせであり、表示チップ１６の制御を実行するためのプログラムをローディングおよび実行することが可能である。
【００２５】
制御装置１４のプロセッサ１４３は、例えば、通信モジュール１４２を介してネットワーク２０に接続され、ネットワーク２０を介して各表示チップ１６１乃至１６９に再生信号を送信し、画像ソース装置１２から画像データを受信するように表示チップ１６１乃至１６９を制御する。表示チップ１６１乃至１６９は、それぞれ、例えば、画像データの符号化フォーマット（例えば、ＭＰＥＧ−４、Ｈ．２６４等）を識別可能であり、対応するデコーダを実行して、画像データをディスプレイ１８１乃至１８９によって再生可能な表示フレームに変換する。ディスプレイ１８１乃至１８９は、それぞれに接続された表示チップ１６１乃至１６９から変換された表示フレームを受信し、表示フレームを再生可能である。
【００２６】
なお、制御装置１４のプロセッサ１４３は、ビデオ再生制御に加え、通信モジュール１４２を用いてネットワーク２０を介して各表示チップ１６１乃至１６９に同期信号を送信し、同期信号に従ってクロックを互いに同期させるように表示チップ１６１乃至１６９を制御してもよい。
【００２７】
具体的には、図３は、本発明の一実施形態に係るクロック同期を示す概略図である。図２及び図３を同時に参照すると、制御装置１４のプロセッサ１４３は、例えば、クロック１４１によって送信されたクロック信号に従って、通信モジュール１４２を使用してネットワーク２０を介して各表示チップ１６１乃至１６９（説明のための一例として表示チップ１６１として説明する）に同期メッセージＳｙｎｃを送信する。同期メッセージＳｙｎｃは、プロセッサ１４３が同期メッセージＳｙｎｃを送信した時刻を記録するタイムスタンプＴ１を含む。表示チップ１６１は、制御装置１４から同期メッセージＳｙｎｃを受信した後、同期メッセージＳｙｎｃを受信したタイムスタンプＴ１’を記録する。
【００２８】
次に、表示チップ１６１は、同期メッセージＳｙｎｃを受信した後、第１の遅延時間後に遅延要求メッセージＤｅｌａｙ＿Ｒｅｑを制御装置１４に送信し、遅延要求メッセージＤｅｌａｙ＿ｒｅｑを送信したタイムスタンプＴ２を記録する。そして、制御装置１４のプロセッサ１４３は、通信モジュール１４２を介して遅延要求メッセージＤｅｌａｙ＿Ｒｅｑを受信した後、第２の遅延時間後に通信モジュール１４２を用いてネットワーク２０を介して表示チップ１６１に遅延応答メッセージＤｅｌａｙ＿Ｒｅｓｐを送信する。遅延応答メッセージＤｅｌａｙ＿Ｒｅｓｐは、プロセッサ１４３が遅延応答メッセージＤｅｌａｙ＿Ｒｅｓｐを受信した時刻を記録するタイムスタンプＴ２’を含む。
【００２９】
最後に、表示チップ１６１は、同期メッセージＳｙｎｃの送信時間と遅延要求メッセージＤｅｌａｙ＿Ｒｅｓｐの送信時間とが一致しているという条件に基づき、記録または取得されたタイムスタンプＴ１、Ｔ１’、Ｔ２およびＴ２’に従って制御装置１４のクロック１４１に対する表示チップ１６１のクロックの時間オフセットを算出し得る。
【００３０】
具体的には、表示チップ１６１は、制御装置１４からネットワーク２０を介して同期メッセージＳｙｎｃを受信した後、タイムスタンプＴ１、Ｔ１’を取得することができ、その関係は次のとおりである。
【００３１】
【数１】
2018186484.tif 000003
【００３２】
2018186484.tif 000004
【００３３】
一方、表示チップ１６１は、制御装置１４からネットワーク２０を介して遅延応答メッセージＤｅｌａｙ＿Ｒｅｓｐを受信した後、タイムスタンプＴ２、Ｔ２’を取得することができ、その関係は次のとおりである。
【００３４】
【数２】
2018186484.tif 000005
【００３５】
2018186484.tif 000006
【００３６】
【数３】
2018186484.tif 000007
【００３７】
2018186484.tif 000008
【００３８】
上記の方法によって、本実施形態は、マイクロ秒単位のクロック同期を達成することができる。すなわち、制御装置１４のクロックと各表示チップ１６１乃至１６９のクロックとの間の差は数十あるいは数百マイクロ秒であり、正確なクロック同期によって、その後のフレームの正確な再生時間を調整され、画面破断の発生を防止することが容易になる。
【００３９】
また、他の実施形態では、制御装置１４のプロセッサ１４３は、同期メッセージＳｙｎｃを送信したタイムスタンプを取得し、同期メッセージＳｙｎｃを送信しながら同期メッセージにタイムスタンプを記録することが不可能な場合、そのネットワークハードウェアから正しいタイムスタンプを得るために送信の完了を待たなければならない。この状況では、制御装置１４のプロセッサ１４３は、さらに、タイムスタンプを送信するための別のメッセージを要求する。詳細には、制御装置１４のプロセッサ１４３は、例えば、表示チップ１６１乃至１６９のそれぞれに通信モジュール１４２を用いてネットワーク２０を介して同期メッセージＳｙｎｃを送信した後、表示チップ１６１乃至１６９のそれぞれに同期メッセージを送信したタイムスタンプＴ１を記録する別の継続メッセージを送信する。このようにして、各表示チップ１６１乃至１６９は、継続メッセージを受信することでクロック時間オフセットを計算する次のステップを実行するためのタイムスタンプＴ１を取得し得る。
【００４０】
上記の方法で表示チップ間のクロック同期をとることができるが、各クロック自体のタイミングが互いに異なるので、時間の経過と共にクロックの非同期が繰り返し発生することがある。従って、一の実施形態においては、制御装置は、同期信号を各表示チップに、例えば、所定時間ごとに送信して同期信号に従って表示チップのクロックを同期させ、これによって表示チップ間の非同期によって表示フレームの破断が発生する前にクロック同期が確実に再度実行されるようにする。別の実施形態では、制御装置は、例えば、現在の画像データの表示フレームの再生が終了した後、次の画像データの表示フレームが再生される前に、同期信号を各表示チップに送信し、表示チップは、同期信号に従ってそのクロックを互いに同期させる。このようにして、クロック同期によって表示フレームに黒いフレームが発生するのを防止し、ひいては、視聴者に視覚的な影響を与えることを防止することができる。
【００４１】
各表示チップが画像データを受信した後、例えば、画像データがオペレーティングシステムによって直ちに処理されない等の要因のため、アプリケーションプログラミングインターフェイス（ＡＰＩ）を呼び出す時間が必要であったり、画像データを表示フレームに変換する際のデータ処理（例えば、画像デコーディング）を実行することで、処理時間が異なることがあり、最終的に表示フレームを出力する時間にばらつきが生じ、結果、画面破断が生じる。
【００４２】
このように、本発明の実施形態では、制御装置は、各表示チップに対して一定の再生時間を設定する。すなわち、制御装置は、表示チップが画像データを受信した後の一定の遅延の後に、表示フレームをディスプレイ上で同期して再生するように制御する。一定の遅延時間の長さは、各表示チップの処理性能を評価する制御装置によって決定され、これによって各表示チップが一定の遅延時間後に表示フレームの変換を完了することを確実なものとし、ひいては、ディスプレイ上で表示フレームを同期して再生するようにする。
【００４３】
具体的には、図４は、本発明の一実施形態に係る画像データ処理遅延を示す概略図である。図４に示すように、表示チップ４３は、ネットワーク４２を介した制御装置４１の制御下で、ハードウェア層４３２のネットワークカード４３１を介して画像データを受信する。このデータは、ハードウェア層４３２、ハードウェアアブストラクション層（ＨＡＬ）、オペレーティングシステム（ＯＳ）４３４を介してアプリケーション４３５に渡され、アプリケーション４３５によって処理され、最後に、ＯＳ４３４及びＨＡＬ４３３を介してハードウェア層４３２内に配置されるグラフィックス処理部（ＧＰＵ）４３６の表示インターフェイス部（ＤＩＵ）４３７によって出力される。出力された表示フレームは、ディスプレイインターフェイス４４（例えば、デジタルビジュアルインターフェイス（ＤＶＩ）、ハイデフィニションマルチメディアインターフェイス（ＨＤＭＩ）、またはディスプレイポート（ＤＰ））を介してディスプレイ４５のＡ／Ｄボード４５１に送られ、最終的にディスプレイ４５上に表示される。
【００４４】
上述したデータ処理の過程では、異なる表示チップのハードウェア層、ＨＡＬ、ＯＳ及びアプリケーションの処理時間が互いに一致しないため、表示チップに画像データが入力されて表示チップから表示フレームが出力されるまでの経過時間が異なっている。すなわち、異なる表示チップは、異なる処理遅延時間を有する。この点に関し、本発明の実施形態では、表示チップに画像データが入力されてから表示フレームが出力されるまでの一定の遅延時間を設定し、この一定の遅延時間で、各表示チップのアプリケーション、ＯＳ、ＨＡＬ及びハードウェア層には、現在のフレームだけでなく後続のフレームを処理するのに十分な時間が与えられる。また、上記の正確なクロック同期を一定の遅延時間の設定に組み合わせることで、全ての表示チップが表示フレームを同期して出力して表示フレームをディスプレイ上で再生することができるので、画面破断が防止される。
【００４５】
なお、各表示チップは、一定の遅延時間で表示フレームを同期して再生するだけでなく、表示インターフェイス部（ＤＩＵ）のレジスタを用いて一定の遅延時間内あるいは一定の遅延時間の前に表示フレームの再生のための垂直同期信号（ｖＳｙｎｃ）をリセットし、表示同期ブランク（ｖＢｌａｎｋ）期間内にすべての表示フレームについての出力またはフリップ動作を確実に完了させる。
【００４６】
具体的には、表示チップのクロック間に差があるので、表示チップのｖＳｙｎｃ信号は、異なる時間から始まる（位相差と呼ばれる）。例えば、現在の一般的なディスプレイのフレームレートである５０／６０／１２０ｆｐｓ（フレーム/秒）を例にすると、表示チップのｖＳｙｎｃ信号の周期は、２０／１６．７／８．３ミリ秒（ｍｓ）である。したがって、ｖＳｙｎｃ信号を待っている状態では、上記で設定した一定の遅延時間は十分に正確ではなく、最悪の場合には１６．７ｍｓの遅延を引き起こす可能性がある。これに関して、本発明の実施形態では、表示フレームが出力される前にＤＩＵ内のレジスタを用いて表示フレームを再生するように表示チップを制御するためのｖＳｙｎｃ信号をリセットすることで、表示フレームの同期再生が確実なものとなる。
【００４７】
図５を参照すると、図５は、本発明の一実施形態に係る各表示チップのｖＳｙｎｃ信号の同期を示す概略図である。図５に示すように、ｖＳｙｎｃ信号が同期する前は、異なる表示チップのｖＳｙｎｃ信号ｖＳｙｎｃＡとｖＳｙｎｃＢとの間にオフセットが存在し、同期再生のための所定の時点において画像フレームの非同期再生を生じさせる。これに関し、同期再生のための時点よりも前に、ｖＳｙｎｃ信号ｖＳｙｎｃＡ及びｖＳｙｎｃＢをリセットすることで、フレームの同期再生時点において、異なる表示チップのｖＳｙｎｃ信号ｖＳｙｎｃＡ及びｖＳｙｎｃＢの同期が確実な物となる（水平同期（ｈＳｙｎｃＡ）信号もまた同期される）。
【００４８】
図１及び図６を参照すると、図６は、本発明の一実施形態に係る分散型ビデオ表示用の制御方法を示すフローチャートである。本実施形態の方法は、上記実施形態の分散型ビデオ表示システム１に適用可能である。まず、ステップＳ６１０において、制御装置１４は、複数の表示チップ１６に同期信号を送信し、同期信号に従って各表示チップ１６１乃至１６９がクロックを互いと同期させるように制御する。これにより、制御装置１４のクロックは、各表示チップ１６１乃至１６９のクロックと同期する。ステップＳ６２０において、制御装置１４は、各表示チップ１６１乃至１６９上の画像ソース装置から画像データを受信した後、一定の遅延時間を設定して、複数のディスプレイ１８上で表示フレームを同期再生し、チップ１６１乃至１６９は、画面破断の発生を防止するために表示フレームを同期再生することが可能となる。
【００４９】
本実施形態の制御方法の詳細な具体化については、図１乃至図５に示される実施形態において説明されているので、繰り返さず省略する。
【００５０】
要約すると、本発明の分散型ビデオ表示用のシステム、制御装置および制御方法では、制御装置と表示チップとの間でクロック同期が行われ、表示フレームは、一定の遅延時間後に同期再生されるように設定される。従って、画像ソース装置からディスプレイへの再生時間の精度をマイクロ秒単位で維持することができ、分散型ビデオ表示システムのフレーム遅延をゼロにすることができる。
【００５１】
上記の実施形態を参照して本発明を説明したが、上述した実施形態には本発明の技術的範囲から逸脱しない範囲で応用が可能である点、当業者にとって明らかである。従って、本発明の技術的範囲は上記の詳細な説明ではなく添付の特許請求の範囲に基づいて画定されるべきである。
【産業上の利用可能性】
【００５２】
本発明は、主に、表示システム、表示装置及び表示方法に関し、より具体的には、分散型ビデオ表示用のシステム、制御装置及び制御方法に関する。
【符号の説明】
【００５３】
2018186484.tif 000009
【図１】
2018186484.tif 000010
【図２】
2018186484.tif 000011
【図３】
2018186484.tif 000012
【図４】
2018186484.tif 000013
【図５】
2018186484.tif 000014
【図６】
2018186484.tif 000015
【外国語明細書】
2018186484000001.pdf