(57)【要約】【課題】本発明は飛行時間測定を行う画素回路を提供する。【解決手段】画素回路は、基準変調信号（２０）および光信号を受信するように構成され、かつ、光信号、および光信号と基準変調信号との間の位相差に対応する位相シフトに応じて、光電流信号を出力するように構成された、光センサ（１０）と、積分コンデンサ（Ｃｉｎｔ）、増幅器（１５）、および切り替え手段（Ｒ０、Ｒ１、Ｓ０、Ｓ１、ＲＳ）を備えた積分器回路と、を備え、それによって、前記切り替え手段が、リセットモードでは積分コンデンサをリセットし、受動モードでは積分コンデンサを光センサと電圧基準信号（Ｖｒｅｆ）との間に接続し、能動モードでは積分コンデンサを、前記増幅器を含む負帰還ループであって、少なくとも１つの光センサの光電流信号が供給される、負帰還ループに接続し、かつ、読み出しモードでは、積分器回路により出力された信号を出力バスに接続するように構成される。【選択図】図２
2018186491.tif 000002
【特許請求の範囲】
【請求項１】
基準変調信号および光信号を受信するように構成され、かつ、前記光信号、および前記光信号と前記基準変調信号との間の位相差に対応する位相シフトに応じて、光電流信号を出力するように構成された少なくとも１つの光センサと、
積分コンデンサ、増幅器、および切り替え手段を備える積分器回路と、を備える飛行時間測定を行う画素回路であって、
前記切り替え手段は、リセットモードでは前記積分コンデンサをリセットし、受動モードでは前記積分コンデンサを、前記少なくとも１つの光センサと電圧基準信号との間に接続し、能動モードでは前記積分コンデンサを、前記増幅器を含む負帰還ループであって、前記少なくとも１つの光センサの前記光電流信号が供給される、負帰還ループに接続し、かつ、読み出しモードでは、前記積分器回路により出力された信号を出力バスに接続するように構成されている、画素回路。
【請求項２】
前記積分器回路の前記増幅器が、前記能動モードの間に前記光電流信号によってバイアスされる、請求項１に記載の画素回路。
【請求項３】
前記積分器回路が、前記受動モードと前記能動モードとの間の遷移の間に追加の電流を受信するように構成されている、請求項１に記載の画素回路。
【請求項４】
前記追加の電流を提供するための追加の電流源を備える、請求項３に記載の画素回路。
【請求項５】
前記切り替え手段のスイッチが、前記追加の電流を提供するための電流源として作用するように構成されている、請求項３に記載の画素回路。
【請求項６】
前記積分器回路が、前記能動モードで動作しているときに、追加の電流によってバイアスされるように構成されている、請求項１に記載の画素回路。
【請求項７】
異なる位相の信号を出力するように構成された少なくとも２つの光センサを備える、請求項１に記載の画素回路。
【請求項８】
前記光電流信号の前記位相シフトが、前記少なくとも２つの光センサの前記出力信号間の転流によって得られる、請求項７に記載の画素回路。
【請求項９】
フレーム取得時間の間に、前記能動モードおよび前記受動モードにおける動作の比を調整するように構成されている、請求項１に記載の画素回路。
【請求項１０】
前記積分器回路によって出力された前記信号を緩衝するための緩衝回路を備える、請求項１に記載の画素回路。
【請求項１１】
前記積分器回路は、ソース端子、ドレイン端子、およびゲート端子を有するトランジスタとして実現され、前記トランジスタは、前記電圧基準信号が生成される電源電圧を前記ソース端子で受信し、前記ドレイン端子が行選択トランジスタに接続され、前記ドレイン端子および前記ゲート端子が第１のスイッチを介して接続され、前記ドレイン端子が第２のスイッチを介して第１の電荷感知ノードにさらに接続され、前記第１の電荷感知ノードが第３のスイッチを介して第１の光ダイオード復調器に接続され、前記第１の電荷感知ノードが積分コンデンサを介して第２の電荷感知ノードに接続され、前記第２の電荷感知ノードが前記ゲート端子に接続され、かつ、第４のスイッチを介して第２の光ダイオード復調器に接続され、さらに寄生キャパシタンスを介してグランドにも接続されるように構成されている、請求項１に記載の画素回路。
【請求項１２】
飛行時間測定において、請求項１に記載の画素回路を動作させる方法であって、
前記積分コンデンサをリセットすることと、
前記画素回路の前記切り替え手段を適合させることによって受動積分モードを起動することと、
能動モードの間に、前記画素回路の前記増幅器を備える負帰還ループに前記積分コンデンサを接続し、かつ、前記少なくとも１つの光センサの前記光電流信号を前記負帰還ループに印加することと、
前記積分器回路によって出力された信号を読み出しモードにおいて出力バスに接続することと、を含む、画素回路を動作させる方法。
【請求項１３】
前記能動モードが前記受動モードの前に起動される、請求項１２に記載の画素回路を動作させる方法。
【請求項１４】
前記能動モードと前記受動モードの間で少なくとも２回切り替えられる、請求項１２に記載の画素回路を動作させる方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、飛行時間型システムの分野に関する。より具体的には、それは、このようなシステムのダイナミックレンジを広げるための解決策に関する。
【背景技術】
【０００２】
飛行時間（ＴｏＦ）は、信号の放射と、対象物によって反射された後のセンサへのその戻りとの間の時間差に基づいて、センサと対象物との間の距離を測定する方法である。様々なタイプの信号（キャリアとも呼ばれる）をＴｏＦと共に使用することができ、非常に一般的な信号は光である。
【０００３】
ＴｏＦ画素の従来の仕組みを図１に示す。それは、３つのトランジスタＳＥＬ、ＳＦ、およびＲＴとキャパシタンスＣとを用いて、復調光検出器ＤＥＭから流出するＴｏＦ光電流の読み出しを行う。復調器は一般には２つの出力（０°および１８０°の復調光電流）を有するので、同じ読み出し回路が全ての画素に複製される。その動作は、ＲＴトランジスタのゲートにパルスを印加することによって積分キャパシタンスを初期電圧にリセットすることから開始する。次に、光電流が、ある積分時間の間、キャパシタンスＣに積分される。積分の終わりに、ソースフォロワＳＦはＳＥＬスイッチを通って列バスに接続され、ソースフォロアトランジスタＳＦによって緩衝されたキャパシタンスＣの電圧信号が、電流源によってバイアスされる列バスＡおよびＢ上に読み出される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第８２０３６９９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＴｏＦ信号は、一般には、２つの部分、すなわち、変調されたＡＣ光および一定の背景光を含む。背景信号の大きさは、有用な変調信号の大きさを大きく超えることがあり得、これは画素のダイナミックレンジに厳しい要求を課す。この問題は、従来、電荷積分ノードを非常に大きく作ることと、フレームを短い積分時間でいくつかのマイクロフレームに分割することとによって取り組まれている。この先行技術の取り組み方は、少なくとも３つの重要な欠点を有する。第１に、大きな積分コンデンサを使用すると、リセットｋＴ／Ｃノイズが発生し、画素の変換利得が低下し、暗闇での飛行時間センサ性能を著しく下げる。さらに、フレームを複数のマイクロフレームに分割することにより、ＡＤＣ帯域幅の要件が増加する。また、（ＡＤＣノイズの増加とオンチップ温度の上昇によって）消費電力を増加させ、センサのダーク性能を間接的に下げる。最後に、大きな画素内積分およびサンプルアンドホールドコンデンサがフィルファクタ（すなわち、全画素領域に対する感光領域の比率）を減少させるので、全体的な画素感度が低下する。
【０００６】
最適なＳＮＲを達成するためには、単純なサンプルアンドホールド画素の画素積分コンデンサは、太陽光強度、光源のデューティサイクルおよびフレーム読み出し速度によって主に定められる、マイクロフレーム当たりの最大予想光電荷を収容するための適切なサイズにすべきである。屋外用途では、積分コンデンサのサイズを定める主な要因は、一定の背景光信号である。キャパシタンスが大きいと、画素変換利得が低くなり、画素フィルファクタが低下する。低い変換利得は、読み出し雑音を増加させ、例えば低い対象物反射率による低い信号振幅を有する画素に悪影響を与える。信号の一定の背景部分が除去されるなら、積分コンデンサを小さくすることができ、したがって変換利得を増加させることができる。
【０００７】
ダーク信号感度と背景光堅牢性との間のトレードオフは、積分コンデンサを適切に実現することによって解決することができる。２つの積分コンデンサの間の選択が利用可能である解決策が示唆されている。シーンに応じ、用途により、小さな積分コンデンサを使用するか大きなものを使用するかを決定することができる。実用的には低ゲインまたは高ゲインの選択は画素の全アレイにわたって全体的に行われるため、それは、問題の部分的な解決策を提供するに過ぎず、したがって、高い太陽光状態では、低反射率の対象物から低信号を受信する画素は、性能が低下した低利得モードで動作することになる。
【０００８】
別の解決策が特許文献１に記載されており、そこでは、差動ＴｏＦ信号の積分が２つの比較的小さなコンデンサで行われ（したがって、高い変換利得から恩恵を受け）、積分の間に、２つの積分コンデンサを接続して一方の極性を反転させることによりいくつかのコモンモードリセットが行われる。このようにしてコモンモード信号がキャンセルされ、差動ＴｏＦ信号が保存される。この取り組み方は、重大な欠点を有する、すなわち、積分コンデンサの実用的な実現により、その端子の少なくとも１つは関連する寄生要素を常に有する。このようなシステムではコモンモードリセットが発生するたびに、これらの寄生コンデンサに蓄積された電荷が失われ、ＴｏＦ信号が大幅に劣化する。コモンモードリセット時ごとに失われる信号の量は、積分された信号の大きさに比例する。したがって、回路は、容量性積分器のようにではなく、光ダイオードに接続された抵抗性負荷のように動作し、有効抵抗は、寄生キャパシタンスの大きさおよびコモンモードリセット周波数によって決定される。このような回路における背景光減算の有効性は、避けることのできない寄生キャパシタンスによって大幅に低減される。
【０００９】
背景信号抑制の別の解決策は、例えばＭＯＳカレントミラー回路を用いた光電流減算である。しかしながら、低い光電流によってバイアスされる電流ミラーの高い不整合のために、この解決法は実用的でないことが判明している。
【００１０】
背景信号抑制に対するさらに別の解決法は、当技術分野で周知のように、演算増幅器に基づく微分積分器を構築することである。しかしながら、演算増幅器の電力消費は、ＴｏＦセンサレイの達成可能な分解能を制限する。また、典型的な演算増幅器領域は、典型的なＴｏＦ画素サイズに匹敵するか、またはそれよりも大きく、したがって、このような演算増幅器に基づく画素のフィルファクタは非常に低い。
【００１１】
したがって、差分ＴｏＦ信号に対して高い変換利得を可能にし、低消費電力および小面積を有する一方で、背景光に対する高い抑制を提供することができる背景光減算問題に対する解決策が必要とされている。
【００１２】
本発明の実施形態の目的は、積分コンデンサの転流が発生するときに、無視できる信号電荷が寄生キャパシタンスに通って失われる能動画素回路を提供することである。
【課題を解決するための手段】
【００１３】
上記の目的は、本発明に係る解決策によって達成される。
【００１４】
第１の態様では、本発明は、飛行時間測定を行う画素回路に関し、この画素回路は、
基準変調信号および光信号を受信するように構成され、かつ、前記光信号、および前記光信号と前記基準変調信号との間の位相差に対応する位相シフトに応じて、光電流信号を出力するように構成された、少なくとも１つの光センサと、
コンデンサ、増幅器、および切り替え手段を備える積分器回路と、を備え、
それによって、前記切り替え手段は、リセットモードでは前記積分コンデンサをリセットし、受動モードでは前記積分コンデンサを、前記少なくとも１つの光センサと電圧基準信号との間に接続し、能動モードでは前記積分コンデンサを、前記増幅器を含む負帰還ループであって、前記少なくとも１つの光センサの前記光電流信号が供給される、負帰還ループに接続し、かつ、読み出しモードでは前記積分器回路により出力された信号を出力バスに接続するように構成されている。
【００１５】
提案された解決策は、確かに、上記の目的を達成することができる。ほとんどの場合、画素は光電流で自己バイアスされるので、提案された回路の消費電力は少ない。能動モードと受動モードを切り替えることにより、強い背景光の存在下での飽和状態を回避することができる。寄生キャパシタンスによる悪影響は、コンデンサノードを低インピーダンスに接続することによって除去される。
【００１６】
好ましい実施形態では、積分器回路の増幅器が、能動モードの間に光電流信号によってバイアスされる。
【００１７】
有意義な実施形態では、積分器回路が、受動モードと能動モードとの間の遷移の間に追加の電流を受信するように構成されている。画素回路は、さらにまた、追加の電流を提供するための追加の電流源を備えてもよい。
【００１８】
一実施形態では、切り替え手段のスイッチが、追加の電流を提供するための電流源として作用するように構成されている。
【００１９】
積分器回路が、能動モードで動作しているときに、追加の電流によってバイアスされるように構成されていることが好ましい。
【００２０】
別の実施形態では、画素回路は、異なる位相の信号を出力するように構成された少なくとも２つの光センサを備える。一実施形態では、光電流信号の前記位相シフトが、少なくとも２つの光センサの出力信号間の転流によって得られる。
【００２１】
画素回路は、フレーム取得時間の間に、能動モードおよび受動モードにおける動作の比を調整するように構成されていることが効果的である。
【００２２】
一実施形態では、画素回路は、積分器回路によって出力された信号を緩衝するための緩衝回路を備える。
【００２３】
より具体的な実施形態では、積分器回路は、ソース端子、ドレイン端子、およびゲート端子を有するトランジスタとして実現される。トランジスタは、電圧基準信号が生成される供給電圧を前記ソース端子で受信し、前記ドレイン端子が前記行選択トランジスタに接続され、かつ、前記ドレイン端子および前記ゲート端子を第１のスイッチを介して接続するように構成される。ドレイン端子は、第２のスイッチを介して第１の電荷感知ノードにさらに接続される。その第１の電荷感知ノードは、第３のスイッチを介して前記第１の光ダイオード復調器に接続され、かつ、積分コンデンサを介して第２の電荷感知ノードに接続され、それによって第２の電荷感知ノードが、ゲート端子に接続され、第４のスイッチを介して第２の光ダイオード復調器に接続され、さらに、寄生キャパシタンスを介してグランドにも接続されている。
【００２４】
別の態様では、本発明は、飛行時間測定において以前に記載したような画素回路を動作させる方法に関する。この方法は、
前記積分コンデンサをリセットすることと、
前記画素回路の前記切り替え手段を適合させることによって受動積分モードを起動することと、
能動モードの間に、前記画素回路の前記増幅器を含む負帰還ループに前記積分コンデンサを接続し、かつ、前記少なくとも１つの光センサの前記光電流信号を前記負帰還ループに印加することと、
前記積分器回路によって出力された信号を読み出しモードにおいて出力バスに接続することと、を含む。
【００２５】
一実施形態では、能動モードは受動モードの前に起動される。
【００２６】
実施形態では、能動モードと受動モードとの間で少なくとも２回切り替えられる。
【００２７】
本発明を要約する目的および先行技術を超えて達成される利点のために、本発明の特定の目的および利点を以上に記載した。もちろん、そのような目的または利点の全てが必ずしも本発明の特定の実施形態に従って達成されるわけではないことを理解されたい。したがって、例えば、本明細書で教示または示唆されるような他の目的または利点を必ずしも達成することなく、本明細書で教示された利点または利点群を達成または最適化する方法で本発明を具現化または実施できることを当業者は認識するであろう。
【００２８】
本発明の上記および他の態様は、以下に記載される実施形態を参照して明らかになり、説明されるであろう。
【００２９】
添付の図面を参照し、例として、本発明をさらに記載する。ここで、同様の参照数字は、様々な図における同様の要素を示す。
【図面の簡単な説明】
【００３０】
【図１】当技術分野で知られている飛行時間型画素回路を示す。
【図２】提案された画素回路を示す。
【図３】増幅器として使用されるＰＭＯＳトランジスタを有する本発明の特定の実施形態を示す。
【図３Ａ】リセットモードで動作する本発明の特定の実施形態を示す。
【図４】受動モードで動作する本発明の特定の実施形態を示す。
【図５】能動モードで動作する本発明の特定の実施形態を示す。
【図６】読み出しモードで動作する本発明の特定の実施形態を示す。
【図７】本発明の特定の実施形態のタイミング図を示す。
【発明を実施するための形態】
【００３１】
本発明は、特定の実施形態に関して、かつ、特定の図面を参照して記載されるが、本発明はそれに限定されず、特許請求の範囲によってのみ限定される。
【００３２】
さらに、明細書および特許請求の範囲における第１、第２などの用語は、類似の要素を区別するために使用され、必ずしも時間的に、空間的に、等級付けで、またはその他の方法で順序を記載するために使用されるものではない。そのように使用される用語は、適切な状況下で交換可能であり、本明細書に記載された本発明の実施形態は、本明細書に記載または図示されている以外の順序で動作可能であることを理解されたい。
【００３３】
特許請求の範囲で使用される用語「備える、含む」は、その後に列挙される手段に限定されるものとして解釈されるべきではない、すなわち、他の要素またはステップを排除するものではない、ことに留意されたい。したがって、それは、記載された特徴、整数、ステップまたはコンポーネントの存在を特定するものとして解釈されるが、１つ以上の他の特徴、整数、ステップまたはコンポーネント、またはそれらのグループの存在または追加を排除するものではない。したがって、「手段ＡおよびＢを備える装置」という表現の範囲は、コンポーネントＡおよびＢのみからなる装置に限定されるべきではない。それは、本発明に関しては、装置の唯一の関連するコンポーネントはＡおよびＢであることを意味する。
【００３４】
本明細書を通して、「一実施形態」または「実施形態」は、実施形態に関連して記載される特定の特徴、構造または特性が本発明の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書の様々な箇所における「一実施形態で」または「実施形態で」という表現の出現は、必ずしも全てが同じ実施形態を指しているわけではないが、そうであってもよい。さらに、特定の特徴、構造または特性は、１つ以上の実施形態において、本開示から当業者に明らかであるように、任意の適切な方法で組み合わせることができる。
【００３５】
同様に、本発明の例示的な実施形態の説明において、本発明の様々な特徴は、開示を合理化し、様々な発明的態様のうちの１つ以上の理解を助ける目的で、単一の実施形態、図、またはその説明で一緒にグループ化されることがある。しかしながら、この開示の方法は、クレームされた発明が各請求項に明示的に記載されているより多くの特徴を必要とするという意図を反映するものと解釈されるべきではない。むしろ、以下の特許請求の範囲が反映するように、本発明の態様は、単一の前述の開示された実施形態の全ての特徴よりも少ないものである。したがって、詳細な説明に続く特許請求の範囲は、この詳細な説明に明示的に組み込まれ、各請求項は、本発明の別個の実施形態として独立して成り立っている。
【００３６】
さらに、本明細書に記載されるいくつかの実施形態は、他の実施形態に含まれる他の特徴でない、いくつかの他の特徴を含むが、異なる実施形態の特徴の組み合わせは、当業者に理解されるように、本発明の範囲内であり、異なる実施形態を形成することを意味する。例えば、以下の特許請求の範囲において、クレームされた実施形態のいずれかを任意の組み合わせで使用することができる。
【００３７】
本発明の特定の特徴または態様を記載する際に特定の用語を使用することは、その用語が関連する本発明の特徴または態様のいずれかの具体的な特性を含むように限定される、と本明細書で再定義されていることを意味するものではないことに留意されるべきである。
【００３８】
本明細書で提供される説明では、多くの具体的な詳細が述べられている。しかしながら、本発明の実施形態は、これらの具体的な詳細なくして実施され得ることが理解される。他の例では、周知の方法、構造および技術は、この説明の理解を不明瞭にしないために詳細に示されていない。
【００３９】
本発明に係る画素回路は、背景光減算の問題を効果的に扱い、小さな領域で実現することができる。本発明で提案される解決策では、画素回路は、受動モードおよび能動モードで動作することができる積分器回路を備える。
【００４０】
本発明に係る能動画素回路の実施形態の一般的な仕組みを図２に示す。飛行時間測定を行うための画素回路は、基準変調信号（２０）および入射光信号を受信する少なくとも１つの光センサ（１０）を備える。センサは、光信号と、光信号と基準変調信号との間の位相差に対応する位相シフトに応じた光電流信号を出力する。画素回路は、積分コンデンサ（Ｃｉｎｔ）、増幅器（１５）、およびスイッチ（Ｒ０、Ｒ１、Ｓ０、Ｓ１、ＲＳ）を有する積分器回路をさらに備える。増幅器は、光センサからの信号と、内部で生成されるか、または外部電圧源から発することができる電圧基準信号とをその入力で受信する。
【００４１】
光センサは、様々な方法で実現することができる。１つの選択肢は、任意の位相シフトを有する復調された光電流信号を供給することができるシングルエンド検出器を有することである。これの実現は、受信した光信号を復調することが可能である光復調器とすることができる。いくつかの実用的な例は、電流補助光復調器（ＣＡＰＤ）、光ミキサーデバイス（ＰＭＤ）、およびスイッチ付き光ダイオードである。ただし、他のオプションも利用できる。光センサの復調段階は、復調器の制御端子（例えば、基板またはＰＭＤゲートへのＣＡＰＤオーミック接触）に印加される基準信号の位相シフトによって決定される。代わりに、デュアルエンド検出器を使用して１８０度位相のずれた光電流信号の対を供給することができる。画素回路を複製することができるこの場合、２つの回路の各々はデュアルエンド復調器の２つの出力に接続される。デュアルエンド検出器のいくつかの実用的な実現例は、電流補助光復調器（ＣＡＰＤ）、光ミキサーデバイス（ＰＭＤ）、およびスイッチ付き光ダイオードである。ただし、他のオプションも利用できる。
【００４２】
積分器回路は増幅手段を備える。一実施形態では、単一のトランジスタが増幅を提供する。これはフィルファクタの制約を満たしているので、好ましい実施形態である。フィルファクタは、画素回路の設計における最も重要なパラメータの１つであり、画素の総面積に対する感光領域の比率を表す。別の実施形態では、複数のトランジスタを有する演算増幅器（ｏｐａｍｐ）が使用される。
【００４３】
一実施形態では、積分器回路の増幅器は、能動モードの間に受信した光電流信号によってバイアスされる。代わりに、バイアスは、専用のコンポーネントによって達成することができる。例えば、専用の電流源を使用することができる。
【００４４】
積分器回路のスイッチは、動作の間に積分コンデンサをリセットし、動作モードの変更を確立する。特定の実施形態では、１つ以上のスイッチは、転流コンポーネントとして働くだけでなく他の目的のために働き、例えば増幅器をバイアスする。例として、一実施形態では、行選択スイッチは、増幅器をバイアスする電流源として使用することができる。
【００４５】
本発明の画素回路における積分器回路は、受動モードおよび能動モードで動作することができる。受動モードと能動モードは反対の積分符号を有するので、コモンモード信号が減算され、差動信号が累算される。実際には、積分コンデンサの寄生キャパシタンスは避けられない。しかしながら、寄生キャパシタンスがただ１つのプレートに接続され、他のプレートは寄生キャパシタンスが無視できるほどである（例えば、一方の電極が他方の電極を完全に囲む）ように、コンデンサを設計することができる。提案された取り組み方は、寄生キャパシタンスが大きいコンデンサノードを常に低インピーダンスに接続し、寄生キャパシタンスの悪影響をキャンセルする。提案された方式の主な利点は、画素がほとんどの時間、光電流で自己バイアスされるため低消費電力であることである。任意選択的に、能動モードと受動モードとの間のトグルの間に、画素を余分な電流でバイアスすることができる。この場合、余分なバイアス電流はフレーム全体の積分時間の一部の間にのみ印加されるので、全体の画素消費は著しく増加しないが、一定の背景信号の光電流の精度は実質的に改善される。
【００４６】
より正確には、本発明の画素回路には４つの動作モードがある。リセットモードでは、積分コンデンサは、そのプレートを短絡させることによって、予め定められた電圧にプリセットされる。それによって、リセットノイズｋＴＣが注入される。受動モードでは、積分コンデンサは光電流によって直接放電される。増幅器は、基準電圧信号として機能することができるように再構成され得る。能動モードでは、積分コンデンサは増幅器の帰還ループの一部となる。最後に、読み出しモードでは、積分電荷が読み出される。能動積分器増幅器は、列バスを駆動するためのコンポーネントとして使用することができる。任意選択の専用緩衝器を追加して、列バスを駆動することができる。
【００４７】
能動モードと受動モードを適用する順序は、実施形態によって異なる場合がある。さらに、増幅器が光電流によってバイアスされる実施形態では、増幅器の動作点の光電流の大きさに対する依存性を減少させるために、能動モードと受動モードとの間を切り替えるために幾らかの追加のバイアスが必要となり、背景光キャンセリングエラーを招く可能性がある。一般には、このようなエラーを最少にするために、光電流よりも１桁から数桁大きい余分なバイアス電流を使用することができる。この余分なバイアス電流は、能動モードと受動モードとの間の遷移中の短時間の間にのみ印加することが可能であり、したがってセンサ全体への電力消費の無視できない程の増加をもたらすことはない（それは光復調器の電力消費よりも少ないことがあり得る）。
【００４８】
寄生コンポーネントの不一致のため、積分利得は受動モードと能動モードでわずかに異なる場合がある。デューティサイクル（すなわち、積分中の能動モードと受動モードの比）は、能動モードと受動モードとの間の積分利得の差を補償するように調整することができる。
【００４９】
図３には、本発明に係る画素回路の実施形態が示されている。画素回路は、位相が１８０度ずれた一対の光電流信号を供給するデュアルエンド検出器を備える。増幅器はＰＭＯＳトランジスタＭＡとして実現される。図３の画素方式におけるトランジスタの数は、同じトランジスタで複数の機能を共有することによって最小化される。すなわち、
−ＰＭＯＳトランジスタＭＡは、
○受動モードでは電圧基準、
○能動モードでは増幅器、
○読み出しの間はバスドライバ、
−行選択スイッチトランジスタＲＳは、
○受動モードでは電圧基準のバイアス、
○能動モードでは増幅器のバイアス、
○読み出し中は行選択スイッチ、
−スイッチＳ０およびＳ１は、復調器構造（例えば、ＰＭＤのゲート）の一部とすることができる。
【００５０】
さて、図３に示した画素回路の実施形態の動作を詳細に説明する。画素動作のタイミング図は図７に示す。画素動作は、図３のスイッチＲ０およびＲ１を閉じることによって積分コンデンサＣｉｎｔをリセットすることから開始する。これは、図３Ａの仕組みをもたらす。このリセット段階の間に、位相スイッチＳ０およびＳ１は導通モード（完全導通またはカスコードモード）にすることができる。リセット段階の終わりに、短期電流バイアスが行選択トランジスタＲＳを通ってトランジスタＭＡに印加される。この電流バイアスはＭＡゲート電圧を設定し、寄生コンデンサＣｐをこのゲート電圧に充電する。バイアス電流は、ゲート電圧が光電流に依存しないように、予期される最大光電流よりも大きくなるように選択される。
【００５１】
積分は受動積分モードから開始し、それはスイッチＲ０を開き、スイッチＳ０を閉じることによって起動される。０°の位相シフトされた基準信号で復調された光電流が、接続された光ダイオードを通って流れる（０°の位相シフトが画素の動作を示すように選択されるが、任意の位相シフトを使用することができる）。受動積分モードの開始時の画素等価回路を図４に示す。Ｓ０およびＲ０スイッチがトグルした後、ＲＳゲートがグランドに引き下げられてバイアス電流が停止する。積分の間に、積分コンデンサは、光ダイオードＤＥＭと、ダイオード接続のＭＡトランジスタの出力との間に接続される。寄生コンデンサＣｐは、ダイオードとして接続された低インピーダンスＭＡトランジスタに接続され、光電流積分には関与しない。ＭＡゲート上の電圧は、光電流に依存し、したがって、積分中はあまり定かでない。受動積分モードの終わりに、電流バイアスがＲＳを通って印加され、ゲート上の電圧が設定される。次に、回路は能動積分モードに切り替わる。
【００５２】
能動積分器モードは、スイッチＲ１、Ｓ０を開き、スイッチＲ０、Ｓ１を閉じた後に開始する。１８０°の位相シフトされた基準信号で復調された光電流は、接続された光ダイオードを通って流れる。これらの転流の後、ＭＡゲートは、ＲＳを流れるバイアス電流によって定められる電圧に依然として設定されているので、転流の間にはＣｐによる電荷損失は生じない。図５は能動積分モードの開始時における画素の等価回路を示す。次に、能動積分段階の間は、バイアス電流を使用不可にすることができ、能動積分器回路は光電流バイアスモードで動作する。積分の終わりに、ＲＳを通る電流がＭＡのゲート電圧を設定するために再び印加され、回路は受動積分器モードに再びトグルする。受動モードに切り替わった後、寄生コンデンサＣｐは、ＲＳバイアス電流によって定まる一定電圧に再び保持され、したがって、段階変化の間に信号電荷は失われない。能動段階の終わりには、０°と１８０°の光電流の差に比例する信号だけが積分コンデンサＣｉｎｔに残り、一定の背景照明に由来する共通ＤＣコンポーネントはキャンセルされる。
【００５３】
図７に示すように、本発明は、強力な背景光の存在下での飽和（ＶＳＡＴ＿Ｎ、およびＶＳＡＴ＿Ｐ）を回避するのに役立ち、典型的な受動モード画素は、本発明の１つの受動モード積分に等しい時間の直後に飽和する。一連の能動／受動モードが終了すると、積分コンデンサＣｐには累積された差動（０度〜１８０度）信号が含まれ、全てのコモンモード信号は減算されている。受動および能動モードの長さおよび数は、所与の照明条件に対して最適化することができ、この最適化は、制御信号（Ｒ０、Ｓ０、Ｒ１、およびＳ１）のタイミングを変更することによって容易に行うことができる。
【００５４】
読み出し段階（図６）の間に、スイッチされたＲＳ、Ｒ０、およびＳ０は閉じられ、Ｒ１、Ｓ１は開かれる。列バスは、列バスに接続された電流源で目下バイアスされるＭＡトランジスタによって駆動される。その信号はサンプリングされる。
【００５５】
本発明は、図面および前述の説明において詳細に図示され記載されてきたが、そのような図示および説明は、例証的または例示的であって限定的ではないとみなされるべきである。前述の説明は、本発明の特定の実施形態を詳述するものである。しかしながら、前述の内容がどれほど詳細に記載されているとしても、本発明は多くの方法で実施され得ることが理解されるであろう。本発明は開示された実施形態に限定されない。
【００５６】
開示された実施形態に対する他の変更は、図面、開示および添付の特許請求の範囲の学習から、請求された発明を実施する際の当業者によって理解され達成され得る。特許請求の範囲において、「備える、含む」という単語は他の要素またはステップを排除するものではなく、不定冠詞「ａ」または「ａｎ」は複数を排除するものではない。単一のプロセッサまたは他のユニットが、特許請求の範囲に列挙された、いくつかの項目の機能を果たすことができる。特定の手段が相互に異なる従属請求項に列挙されているという単なる事実は、これらの手段の組み合わせが活用できないことを示すものではない。コンピュータプログラムは、他のハードウェアと一緒に、または他のハードウェアの一部として供給される光記憶媒体または固体媒体のような適切な媒体上に記憶／分配され得るが、インターネットまたは他の有線または無線の電気通信システムを介して分配することもできる。特許請求の範囲内のいかなる参照符号も、範囲を限定するものとして解釈されるべきではない。
【図１】
2018186491.tif 000003
【図２】
2018186491.tif 000004
【図３】
2018186491.tif 000005
【図３Ａ】
2018186491.tif 000006
【図４】
2018186491.tif 000007
【図５】
2018186491.tif 000008
【図６】
2018186491.tif 000009
【図７】
2018186491.tif 000010
【外国語明細書】
2018186491.tif 000011
2018186491.tif 000012
2018186491.tif 000013
2018186491.tif 000014
2018186491.tif 000015
2018186491.tif 000016
2018186491.tif 000017
2018186491.tif 000018
2018186491.tif 000019
2018186491.tif 000020
2018186491.tif 000021
2018186491.tif 000022
2018186491.tif 000023
2018186491.tif 000024
2018186491.tif 000025
2018186491.tif 000026
2018186491.tif 000027
2018186491.tif 000028
2018186491.tif 000029