(57)【要約】【課題】回路面積をサイズダウンする。【解決手段】ドライバ回路１２を、変調信号Ｄ0に応じてオンオフ動作するトランジスタＱ0と、Ｑ0のエミッタ端子と接地電位ＧＮＤとの間に接続された抵抗素子Ｒ0と、Ｑ0のコレクタ端子と接続ノードＮとの間に接続された抵抗素子Ｒ1とから構成し、電源回路１１を、一端が電源電位ＶCCに接続され、他端が接続ノードＮに接続された抵抗素子Ｒ2から構成する。【選択図】  図１
2018186112.tif 000002
【特許請求の範囲】
【請求項１】
アノード端子とカソード端子がそれぞれ接続ノードと接地電位に接続されているＬＤに対して電流を供給する電源回路と、前記ＬＤと並列的に接続されて、入力された第１の変調信号に応じて前記電流の一部をバイパスさせるドライバ回路とを備えるＤＭＬドライバであって、
前記ドライバ回路は、前記第１の変調信号に応じてオンオフ動作する第１のトランジスタと、前記第１のトランジスタの第１の出力端子と前記接地電位との間に接続された第１の抵抗素子と、前記第１のトランジスタの第２の出力端子と前記接続ノードとの間に接続された第２の抵抗素子とを備え、
前記電源回路は、一端が電源電位に接続され、他端が前記接続ノードに接続された第３の抵抗素子からなる
ことを特徴とするＤＭＬドライバ。
【請求項２】
請求項１に記載のＤＭＬドライバにおいて、
前記第１の変調信号がｈｉｇｈレベルを示す電圧Ｖinhighであるとき、前記ＬＤのアノード−カソード間電圧および駆動電流をＶLDminおよびＩLDminとし、前記第１の変調信号がｌｏｗレベルを示す電圧Ｖinlowであるとき、前記ＬＤのアノード−カソード間電圧および駆動電流をＶLDmaxおよびＩLDmaxとし、前記ドライバ回路の消費電力が最小となる場合に前記ドライバ回路に流れるバイパス電流をＩ0max_minとした場合、前記電源電位および前記第３の抵抗素子は、それぞれ次の式に示す電位ＶCCminおよび抵抗値Ｒ2minを有することを特徴とするＤＭＬドライバ。
【数１】
2018186112.tif 000010
【請求項３】
請求項１または請求項２に記載のＤＭＬドライバにおいて、
前記電源回路は、前記第３の抵抗素子と並列接続された第１の容量素子をさらに備えることを特徴とするＤＭＬドライバ。
【請求項４】
請求項１〜請求項３のいずれかに記載のＤＭＬドライバにおいて、
前記ドライバ回路は、前記第２の抵抗素子と並列接続された第２の容量素子をさらに備えることを特徴とするＤＭＬドライバ。
【請求項５】
請求項１〜請求項４のいずれかに記載のＤＭＬドライバにおいて、
前記ドライバ回路は、
前記第１のトランジスタ、前記第１の抵抗素子、および前記第２の抵抗素子からなる第１の基本ドライバ回路がｎ（ｎは２以上の整数）個並列接続されてなる第１の回路群を備え、
さらに、前記第１の変調信号とは独立した第２の変調信号に応じてオンオフ動作する第２のトランジスタと、前記第２のトランジスタの第１の出力端子と接地電位との間に接続された第１の抵抗素子と、前記第２のトランジスタの第２の出力端子と前記接続ノードに接続された第２の抵抗素子とからなる第２の基本ドライバ回路がｎ×２個並列接続されてなる第２の回路群を備える
ことを特徴とするＤＭＬドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＤ（Laser Diode）の光強度を直接変調するＤＭＬ（Directly Modulated Laser：直接変調レーザ）を駆動する際に用いられるシャント型ＬＤ駆動技術に関する。
【背景技術】
【０００２】
近年、通信トラヒックの増大に伴い、光ファイバを利用した光通信ネットワークの大容量化が求められている。特に、通信ネットワークの主要な規格要素であるＥｔｈｅｒｎｅｔ（登録商標）の大容量化が進みつつある。このような大容量化に伴って、Ｅｔｈｅｒｎｅｔの標準規格は、１０ＧｂＥおよび４０ＧｂＥの標準化が完了しており、さらなる大容量化を目指した１００ＧｂＥの標準化が完了しつつある。
【０００３】
図１１は、１００ＧＢａｓｅ−ＬＲ４／ＥＲ４光伝送システムの構成例である。送信フロントエンドにおいて、低消費電力で高速動作可能なＬＤドライバとして、シャント型回路構成を用いたＬＤドライバが報告されている。
【０００４】
また、図１２は、シャント型ＬＤドライバを用いた送信フロントエンドの構成例である。図１３は、図１２の送信フロントエンドの動作例である。図１２のうち破線で囲まれた部分がシャント型ＬＤドライバ部である。ＬＤに対して並列にシャント型ＬＤドライバ部を付加することでＬＤドライバ部のスイッチをＯＮ／ＯＦＦさせて図１３のように情報を載せることが可能である。また、シャント型ＬＤドライバは出力抵抗が高いため、ＬＤとモノリシックに集積されるか、もしくはＬＤと同一のパッケージ内に実装される。そのため、インピーダンス整合を取る必要がなく、低消費電力で高速動作可能である。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】T. Kishi，M. Nagatani，S. Kanazawa，W. Kobayashi，T. Shindo，H. Yamazaki，M. Ida，K. Kurishima，and H. Nosaka，"A 45-mW 50-Gb/s Linear Shunt LD Driver in 0.5-μm InP HBT Technology"，Compound Semiconductor Integrated Circuit Symposium，2016
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図１４は、従来の送信フロントエンドを示す回路構成例である。この送信フロントエンドには、ＤＭＬドライバ（ＬＤドライバ）とＬＤとが設けられている。
ＤＭＬドライバ５０は、電源電位ＶCCからＬＤに対して電流を供給する電源回路５１と、ＬＤに対して並列的に接続されて、入力された変調信号Ｄ0に応じて電流の一部をバイパスさせるドライバ回路５２とから構成されている。
【０００７】
ドライバ回路５２は、ゲート端子に変調信号Ｄ0が印加されるトランジスタＱと、一端がＱのエミッタ端子に接続され、他端が接地電位ＧＮＤに接続された抵抗素子Ｒ0と、一端がＱのコレクタ端子に接続され、他端が接続ノードＮに接続された抵抗素子Ｒ1とから構成されている。
また、電源回路５１は、一端がＶCCに接続され、他端が接続ノードＮに接続された高周波チョークコイルＬから構成されている。
ＬＤは、アノード端子が接続ノードＮに接続されており、カソード端子がＧＮＤに接続されている。
【０００８】
このように、従来の送信フロントエンドでは、ＬＤに流れる駆動電流ＩLDとドライバ回路５２に流れるバイパス電流Ｉ0との和すなわち供給電流ＩCCが一定値となるよう、電源回路５１として、接続ノードＮと電源電位ＶCCとの間に高周波チョークコイルＬが実装されている。
このため、高周波チョークコイルＬの実装にはある程度の回路面積が必要となり、結果として、送信フロントエンド全体の回路面積をサイズダウンできないという問題点があった。
【０００９】
本発明はこのような課題を解決するためのものであり、回路面積をサイズダウンできる送信フロントエンドを提供することを目的としている。
【課題を解決するための手段】
【００１０】
このような目的を達成するために、本発明にかかるＤＭＬドライバは、アノード端子とカソード端子がそれぞれ接続ノードと接地電位に接続されているＬＤに対して電流を供給する電源回路と、前記ＬＤと並列的に接続されて、入力された第１の変調信号に応じて前記電流の一部をバイパスさせるドライバ回路とを備えるＤＭＬドライバであって、前記ドライバ回路は、前記第１の変調信号に応じてオンオフ動作する第１のトランジスタと、前記第１のトランジスタの第１の出力端子と前記接地電位との間に接続された第１の抵抗素子と、前記第１のトランジスタの第２の出力端子と前記接続ノードとの間に接続された第２の抵抗素子とを備え、前記電源回路は、一端が電源電位に接続され、他端が前記接続ノードに接続された第３の抵抗素子からなるものである。
【００１１】
また、本発明にかかる上記ＤＭＬドライバの一構成例は、前記第１の変調信号がｈｉｇｈレベルを示す電圧Ｖinhighであるとき、前記ＬＤのアノード−カソード間電圧および前記ＬＤに流れる駆動電流をＶLDminおよびＩLDminとし、前記第１の変調信号がｌｏｗレベルを示す電圧Ｖinlowであるとき、前記ＬＤのアノード−カソード間電圧および前記ＬＤに流れる駆動電流をＶLDmaxおよびＩLDmaxとし、前記ドライバ回路の消費電力が最小となる場合に前記ドライバ回路に流れるバイパス電流をＩ0max_minとした場合、前記電源の電源電位および前記第３の抵抗素子は、後述する式（６）および式（７）に示す電位ＶCCminおよび抵抗値Ｒ2minを有するものである。
【００１２】
また、本発明にかかる上記ＤＭＬドライバの一構成例は、前記電源回路が、前記第３の抵抗素子と並列接続された第１の容量素子をさらに備えるものである。
また、本発明にかかる上記ＤＭＬドライバの一構成例は、前記ドライバ回路が、前記第２の抵抗素子と並列接続された第２の容量素子をさらに備えるものである。
【００１３】
また、本発明にかかる上記ＤＭＬドライバの一構成例は、前記ドライバ回路が、前記第１のトランジスタ、前記第１の抵抗素子、および前記第２の抵抗素子からなる第１の基本ドライバ回路がｎ（ｎは２以上の整数）個並列接続されてなる第１の回路群を備え、さらに、前記第１の変調信号とは独立した第２の変調信号に応じてオンオフ動作する第２のトランジスタと、前記第２のトランジスタの第１の出力端子と接地電位との間に接続された第１の抵抗素子と、前記第２のトランジスタの第２の出力端子と前記接続ノードに接続された第２の抵抗素子とからなる第２の基本ドライバ回路がｎ×２個並列接続されてなる第２の回路群を備えるものである。
【発明の効果】
【００１４】
本発明によれば、抵抗素子の実装面積は、高周波チョークコイルの実装面積より極めて小さいため、ＤＭＬドライバが必要とする回路面積を大幅に削減することができる。したがって、送信フロントエンド１全体の回路面積を大幅にサイズダウンすることが可能となる。
【図面の簡単な説明】
【００１５】
【図１】第１の実施の形態にかかるＤＭＬドライバの構成を示す回路図である。
【図２】ＬＤのＩ−Ｖ特性を示すグラフである。
【図３】第１の実施の形態にかかる送信フロントエンドの動作を示す説明図である。
【図４】ＤＭＬドライバの消費電力とバイパス電流との関係を示すグラフである。
【図５】図１のＤＭＬドライバの派生回路構成例である。
【図６】図１のＤＭＬドライバの他の派生回路構成例である。
【図７】第２の実施の形態にかかるＤＭＬドライバの構成を示す回路図である。
【図８】ＰＡＭ４変調方式の説明図である。
【図９】図７のＤＭＬドライバの派生回路構成例である。
【図１０】図７のＤＭＬドライバの他の派生回路構成例である。
【図１１】１００ＧＢａｓｅ−ＬＲ４／ＥＲ４光伝送システムの構成例である。
【図１２】シャント型ＬＤドライバを用いた送信フロントエンドの構成例である。
【図１３】図１２の送信フロントエンドの動作例である。
【図１４】従来の送信フロントエンドを示す回路構成例である。
【発明を実施するための形態】
【００１６】
次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態にかかるＤＭＬドライバ１０について説明する。図１は、第１の実施の形態にかかるＤＭＬドライバの構成を示す回路図である。
【００１７】
本発明にかかるＤＭＬドライバ１０は、光伝送システムの送信フロントエンド１において、ＬＤ（Laser Diode）の光強度を直接変調するＤＭＬ（Directly Modulated Laser：直接変調レーザ）を駆動する際に用いられるシャント型ＬＤ駆動回路である。本実施の形態では、電流源負荷型の構成例について説明する。
【００１８】
本実施の形態にかかるＤＭＬドライバ１０は、図１に示すように、電源電位ＶCCからＬＤに対して供給電流ＩCC（駆動電流ＩLD＋バイパス電流Ｉ0）を供給する電源回路１１と、ＬＤに対して並列的に接続されて、入力された変調信号Ｄ0に応じて供給電流ＩCCの一部電流（バイパス電流Ｉ0）をバイパスさせるドライバ回路１２とから構成されている。本発明は、この電源回路１１として、高周波チョークコイルに代えて抵抗素子Ｒ2を用いたことを特徴とする。
【００１９】
ドライバ回路１２は、ゲート端子に変調信号Ｄ0が印加されるトランジスタ（第１のトランジスタ）Ｑ0と、一端がＱ0のエミッタ端子（第１の出力端子）に接続され、他端が接地電位ＧＮＤに接続された抵抗素子（第１の抵抗素子）Ｒ0と、一端がＱ0のコレクタ端子（第２の出力端子）に接続され、他端が接続ノードＮに接続された抵抗素子（第２の抵抗素子）Ｒ1とから構成されている。
【００２０】
また、Ｑ0のゲート端子には、「１」（ｈｉｇｈレベル）または「０」（ｌｏｗレベル）の値をとる変調信号（第１の変調信号）Ｄ0が外部から印加される。なお、Ｑ0のゲート端子とＧＮＤとの間に接続されている抵抗素子Ｒmは、入力整合用の抵抗であり、５０Ω系の入力伝送線路である場合、Ｒmは５０Ωとなる。
【００２１】
電源回路１１は、一端が電源電位ＶCCに接続され、他端が接続ノードＮに接続された抵抗素子（第３の抵抗素子）Ｒ2から構成されている。
ＬＤは、アノード端子が接続ノードＮに接続されており、カソード端子がＧＮＤに接続されている。
【００２２】
［第１の実施の形態の動作］
次に、本実施の形態にかかるＤＭＬドライバ１０の動作について説明する。
電源電位ＶCCから電源回路１１を介して供給される供給電流をＩCCとし、ドライバ回路１２へ流れるバイパス（引き抜き）電流をＩ0とし、ＬＤへ流れる駆動電流をＩLDとした場合、ＩCC＝Ｉ0＋ＩLDとなる。
【００２３】
この際、変調信号Ｄ0に応じてＩLDが所望の光強度に応じた電流値に制御されるよう、ＩCCが一定値となる条件下で、ドライバ回路１２のトランジスタＱ0，抵抗素子Ｒ0，Ｒ1に関する各回路定数が設計されている。
例えば、変調信号Ｄ0の「１」に対応する光強度に必要なＬＤのアノード−カソード間電圧ＶLDおよび駆動電流ＩLDをＶLDminおよびＩLDminとした場合、バイパス電流Ｉ0maxは、Ｉ0max＝ＩCC−ＩLDminである。これにより、抵抗値Ｒ0＋Ｒ1＝ＶLDmin／Ｉ0maxとなり、抵抗値Ｒ0はＱ0のベース電流から決定される。
【００２４】
図２は、ＬＤのＩ−Ｖ特性を示すグラフである。図３は、第１の実施の形態にかかる送信フロントエンドの動作を示す説明図である。
図２に示すように、変調信号Ｄ0を示す入力電圧Ｖinとして、変調信号Ｄ0が「１」すなわちｈｉｇｈレベルを示す入力電圧Ｖinhighが入力された場合、ＬＤのアノード−カソード間電圧ＶLDおよびＬＤに流れる駆動電流ＩLDをＶLDmin（最小値）およびＩLDmin（最小値）とする。
【００２５】
一方、変調信号Ｄ0が「０」すなわちｌｏｗレベルを示す入力電圧Ｖinlowが入力された場合、アノード−カソード間電圧ＶLDおよび駆動電流ＩLDをＶLDmax（最大値）およびＩLDmax（最大値）とする。
また、これら最小値と最大値の間の領域において、ＶLDとＩLDは線形比例するものとする。
【００２６】
これにより、図３に示すように、変調信号Ｄ0が値「１」を示し、Ｖin，ＶLD，およびＩLDが、Ｖinhigh，ＶLDmin，およびＩLDminである場合、供給電流ＩCCおよびバイパス電流Ｉ0は、Ｉ0max＋ＩLDminおよびＩ0max（最大値）となる。
また、変調信号Ｄ0が値「０」を示し、Ｖin，ＶLD，およびＩLDが、Ｖinlow，ＶLDmax，およびＩLDmaxである場合、供給電流ＩCCおよびバイパス電流Ｉ0は、Ｉ0min＋ＩLDmaxおよびＩ0min（最小値）となる。
【００２７】
したがって、Ｉ0min＝０とした場合、ＶLDmax，ＶLDminについて、次の式（１）および式（２）が成立する。
【数１】
2018186112.tif 000003
【数２】
2018186112.tif 000004
【００２８】
また、ＤＭＬドライバ１０での消費電力Ｐ［Ｗ］は、次の式（３）で表すことができ、ＶCCは、次の式（４）で表すことができる。
【数３】
2018186112.tif 000005
【数４】
2018186112.tif 000006
【００２９】
したがって、式（４）を式（３）に代入すれば、Ｐに関して次の式（５）を得ることができる。
【数５】
2018186112.tif 000007
【００３０】
この式（５）において、ＩLDmax，ＩLDmin，ＶLDmax，ＶLDminは、それぞれ回路設計時における所望の回路定数であるため、ＰはＩ0maxの関数とみなすことができる。
図４は、ＤＭＬドライバの消費電力とバイパス電流との関係を示すグラフであり、式（５）にＩLDmax，ＩLDmin，ＶLDmax，ＶLDminに関する回路定数の一例を代入してプロットしたものである。
【００３１】
図４において、消費電力Ｐは、Ｉ0maxの増加に伴って一旦減少して最小値Ｐminとなる。そのときＩ0maxの値をＩ0max_minとする。その後、消費電力Ｐは、Ｉ0maxの増加に伴って徐々に増加するものとなる。
したがって、ＰminにおけるＶCCの値をＶCCminとし、Ｒ2の値をＲ2minとすると、ＶCCminとＲ2minは次の式（６）および式（７）で表すことができる。
【数６】
2018186112.tif 000008
【数７】
2018186112.tif 000009
【００３２】
これにより、ＶCCとＲ2として、式（６）および式（７）で求めたＶCCminおよびＲ2minの値を設定することで、ＤＭＬドライバ１０での消費電力Ｐを最小化することができる。
【００３３】
図５は、図１のＤＭＬドライバの派生回路構成例である。ここでは、電源回路１１の抵抗素子Ｒ2に対して並列的に容量素子（第１の容量素子）Ｃ2を接続した例が示されている。これにより、ＬＤの緩和振動周波数による光波形のオーバーシュートを抑制することができる。
また、図６は、図１のＤＭＬドライバの他の派生回路構成例である。ここでは、ドライバ回路１２の抵抗素子Ｒ1に対して並列的に容量素子（第２の容量素子）Ｃ1を接続した例が示されている。これにより、ドライバ回路１２の周波数特性を改善することができる。この際、容量素子Ｃ1に加えて図５の容量素子Ｃ2を設けてもよい。
【００３４】
［第１の実施の形態の効果］
このように、本実施の形態は、ドライバ回路１２を、変調信号Ｄ0に応じてオンオフ動作するトランジスタＱ0と、Ｑ0のエミッタ端子と接地電位ＧＮＤとの間に接続された抵抗素子Ｒ0と、Ｑ0のコレクタ端子と接続ノードＮとの間に接続された抵抗素子Ｒ1とから構成し、電源回路１１を、一端が電源電位ＶCCに接続され、他端が接続ノードＮに接続された抵抗素子Ｒ2から構成したものである。
【００３５】
これにより、抵抗素子Ｒ2の実装面積は、高周波チョークコイルの実装面積より極めて小さいため、ＤＭＬドライバ１０が必要とする回路面積を大幅に削減することができる。したがって、送信フロントエンド１全体の回路面積を大幅にサイズダウンすることが可能となる。
【００３６】
また、本実施の形態において、変調信号Ｄ0がＨｉｇｈレベルを示す電圧Ｖinhighであるとき、ＬＤのアノード−カソード間電圧およびＬＤに流れる駆動電流をＶLDmin，ＩLDminとし、変調信号Ｄ0がＬｏｗレベルを示す電圧Ｖinlowであるとき、ＬＤのアノード−カソード間電圧およびＬＤに流れる駆動電流をＶLDmax，ＩLDmaxとし、ドライバ回路１２の消費電力Ｐが最小値Ｐminとなる場合にドライバ回路１２に流れるバイパス電流をＩ0max_minとした場合、電源電位ＶCCおよび抵抗素子Ｒ2の値を、前述の式（６）および式（７）で求めたＶCCminおよびＲ2minとするようにしてもよい。
これにより、ＤＭＬドライバ１０での消費電力Ｐを最小化することが可能となる。
【００３７】
［第２の実施の形態］
次に、図７を参照して、本発明の第２の実施の形態にかかるＤＭＬドライバ１０について説明する。図７は、第２の実施の形態にかかるＤＭＬドライバの構成を示す回路図である。
長距離光通信では、データ伝送容量の増大に合わせて、伝送速度が１００Ｇｂｐｓから４００Ｇｂｐｓさらには１Ｔｂｐｓへと進化しつつある。一方、変調方式についても、今までのＮＲＺ符号変調などの２値変調方式から、４値変調方式ＰＡＭ４（PAM:Pulse Amplitude Modulation）などの多値変調方式が導入されつつある。本実施の形態では、本発明のＤＭＬドライバ１０をＰＡＭ４に対応させた例について説明する。
【００３８】
図８は、ＰＡＭ４変調方式の説明図であり、図８（ａ）はＰＡＭ４の時間波形例、図８（ｂ）はＰＡＭ４のアイパターンである。ＰＡＭ４は、２ビットのデジタル情報（変調信号）Ｄ1，Ｄ0を同時に送信する変調方式であり、４種類の光強度０〜３に対して、Ｄ1，Ｄ0を組、すなわち「００」、「０１」、「１０」、「１１」が割り当てられている。
【００３９】
図７に示すように、本実施の形態にかかるＤＭＬドライバ１０には、ドライバ回路１２に、回路群（第１の回路群）１２Ａと、回路群（第２の回路群）１２Ｂとが設けられている。
回路群１２Ａは、変調信号Ｄ0に基づいてオンオフ動作する、ｎ（ｎは２以上の整数）個の基本ドライバ回路１３Ａが並列的に接続された回路である。
回路群１２Ｂは、変調信号（第２の変調信号）Ｄ1に基づいてオンオフ動作する、ｎ×２個の基本ドライバ回路１３Ｂが並列的に接続された回路である。
【００４０】
基本ドライバ回路（第１の基本ドライバ回路）１３Ａは、ゲート端子に変調信号Ｄ0が印加されるトランジスタ（第１のトランジスタ）Ｑ0と、一端がＱ0のエミッタ端子（第１の出力端子）に接続され、他端が接地電位ＧＮＤに接続された抵抗素子（第１の抵抗素子）Ｒ0と、一端がＱ0のコレクタ端子（第２の出力端子）に接続され、他端が接続ノードＮに接続された抵抗素子（第２の抵抗素子）Ｒ1とから構成されている。
【００４１】
基本ドライバ回路（第２の基本ドライバ回路）１３Ｂは、ゲート端子に変調信号Ｄ1が印加されるトランジスタ（第２のトランジスタ）Ｑ1と、一端がＱ1のエミッタ端子（第１の出力端子）に接続され、他端が接地電位ＧＮＤに接続された抵抗素子（第１の抵抗素子）Ｒ0と、一端がＱ1のコレクタ端子（第２の出力端子）に接続され、他端が接続ノードＮに接続された抵抗素子（第２の抵抗素子）Ｒ1とから構成されている。
【００４２】
この際、変調信号Ｄ1およびＤ0に応じてＩLDが所望の光強度に応じた電流値に制御されるよう、ＩCCが一定値となる条件下で、基本ドライバ回路１３Ａ，１３ＢのトランジスタＱ0，Ｑ1，抵抗素子Ｒ0，Ｒ1に関する各回路定数が決定されている。
【００４３】
この構成により、変調信号Ｄ1が「１」の場合に増加するバイパス電流Ｉ0の値は、変調信号Ｄ0が「１」の場合に増加するバイパス電流Ｉ0の値の２倍に相当することになる。このため、これらＤ1およびＤ0を組み合わせることにより、４種類のバイパス電流Ｉ0を発生することができ、図８で示した４種類の光強度の光信号をＬＤから出射することができる。
なお、電源電位ＶCCおよび抵抗素子Ｒ2については、第１の実施の形態と同様にして、本実施の形態にも適用可能である。
【００４４】
図９は、図７のＤＭＬドライバの派生回路構成例である。ここでは、電源回路１１の抵抗素子Ｒ2に対して並列的に容量素子Ｃ2を接続した例が示されている。これにより、ＬＤの緩和振動周波数による光波形のオーバーシュートを抑制することができる。
また、図１０は、図７のＤＭＬドライバの他の派生回路構成例である。ここでは、基本ドライバ回路１３Ａ，１３Ｂの抵抗素子Ｒ1に対して並列的に容量素子Ｃ1を接続した例が示されている。これにより、基本ドライバ回路１３Ａ，１３Ｂの周波数特性を改善することができる。この際、容量素子Ｃ1に加えて図９の容量素子Ｃ2を設けてもよい。
【００４５】
［第２の実施の形態の効果］
このように、本実施の形態は、ドライバ回路１２に、トランジスタＱ0、抵抗素子Ｒ0，Ｒ1からなる基本ドライバ回路１３Ａがｎ個並列接続されてなる回路群１２Ａを設けるとともに、変調信号Ｄ0とは独立した変調信号Ｄ1に応じてオンオフ動作するトランジスタＱ1と、Ｑ1のエミッタ端子と接地電位ＧＮＤとの間に接続された抵抗素子Ｒ0と、Ｑ1のコレクタ端子と接続ノードＮに接続された抵抗素子Ｒ1とからなる基本ドライバ回路１３Ｂがｎ×２個並列接続されてなる回路群１２Ｂを設けたものである。
これにより、第１の実施の形態と同様の作用効果を、ＰＡＭ４変調方式のＤＭＬドライバ１０でも得ることができる。
【００４６】
［実施の形態の拡張］
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施形態については、矛盾しない範囲で任意に組み合わせて実施することができる。
【符号の説明】
【００４７】
１…送信フロントエンド、１０…ＤＭＬドライバ、１１…電源回路、１２…ドライバ回路、１２Ａ，１２Ｂ…回路群、１３Ａ，１３Ｂ…基本ドライバ回路、Ｑ0，Ｑ1…トランジスタ、Ｒ0，Ｒ1，Ｒ2，Ｒm…抵抗素子、Ｃ1，Ｃ2…容量素子、ＬＤ…レーザダイオード、Ｎ…接続ノード、Ｄ0，Ｄ1…変調信号、Ｖin，Ｖinhigh，Ｖinlow…入力電圧、ＶCC…電源電位、ＧＮＤ…接地電位、ＩCC…供給電流、ＶLD，ＶLDmin，ＶLDmax…アノード−カソード間電圧、ＩLD，ＩLDmin，ＩLDmax…駆動電流、Ｉ0，Ｉ0min，Ｉ0max，Ｉ0max_min…バイパス電流、Ｐ，Ｐmin…消費電力。
【図１】
2018186112.tif 000011
【図２】
2018186112.tif 000012
【図３】
2018186112.tif 000013
【図４】
2018186112.tif 000014
【図５】
2018186112.tif 000015
【図６】
2018186112.tif 000016
【図７】
2018186112.tif 000017
【図８】
2018186112.tif 000018
【図９】
2018186112.tif 000019
【図１０】
2018186112.tif 000020
【図１１】
2018186112.tif 000021
【図１２】
2018186112.tif 000022
【図１３】
2018186112.tif 000023
【図１４】
2018186112.tif 000024