(57)【要約】      （修正有）【課題】裏面攻撃から集積回路を保護する電子装置を提供する。【解決手段】基板４８と、１つ以上のルーティング層と、能動シールド層とを備える。基板は能動装置を備える。ルーティング層は、能動装置に電気的に接続され、能動装置との間で電気信号をルーティングするように構成される。能動シールド層は、基板に最も近いルーティング層内に配置され、能動シールド層は、設備への攻撃の兆候を提供する能動シールド信号を伝導する金属トレースを備える。【選択図】図１
2018186271.tif 000002
【特許請求の範囲】
【請求項１】
能動装置を備える基板と、
前記能動装置と電気的に接続され、前記能動装置との間で電気信号をルーティングするように構成された１つ以上のルーティング層と、
前記基板に最も近いルーティング層内に配置された能動シールド層と、
を備える電子設備であって、
前記能動シールド層は、前記電子設備への攻撃の兆候を提供する能動シールド信号を生成するように構成された金属トレースを備えることを特徴とする、電子設備。
【請求項２】
前記能動装置と前記能動シールド層の前記金属トレースのフットプリントとの組み合わせは、前記攻撃と前記ルーティング層内の前記電気信号のいずれかとの間に介在することを特徴とする、請求項１に記載の電子設備。
【請求項３】
前記能動装置の少なくとも一部および前記能動シールド層の対応するセクションは、複数の標準セルに配置されることを特徴とする、請求項１に記載の電子設備。
【請求項４】
前記ルーティング層は、前記電気信号を前記複数の標準セルとの間でルーティングするように構成されることを特徴とする、請求項３に記載の電子設備。
【請求項５】
前記複数の標準セルの少なくとも２つの標準セルの能動シールド層の前記セクションは、互いに電気的に接続されることを特徴とする、請求項３に記載の電子設備。
【請求項６】
前記能動シールド層は、前記能動装置および前記ルーティング層から電気的に絶縁されることを特徴とする、請求項１に記載の電子設備。
【請求項７】
１つ以上の前記能動装置と１つ以上の前記ルーティング層を電気的に接続するように構成された相互接続トレースを備えることを特徴とする、請求項１に記載の電子設備。
【請求項８】
前記相互接続トレースおよび前記能動シールド層は、同一層内に構成され、互いに電気的に切断されることを特徴とする、請求項７に記載の電子設備。
【請求項９】
前記能動シールド層の前記金属トレースに接続され、前記能動シールド信号に基づいて前記攻撃を検出するように構成された保護回路を備えることを特徴とする、請求項１に記載の電子設備。
【請求項１０】
電子設備を設計する方法であって、以下のステップを含む：
標準セルのライブラリを提供し、前記標準セルのライブラリは複数の標準セルを保持するステップと、前記標準セルのライブラリから引き出された１つ以上の標準セルを使用して前記電子設備を設計するステップとを含み、
前記複数の標準セルの各標準セルの少なくとも１つのサブセットは、
能動装置を備える基板と、
前記能動装置と電気的に接続され、前記能動装置との間で電気信号をルーティングする１つ以上のルーティング層と、
前記基板に最も近いルーティング層内に配置された能動シールド層とを備え、
前記能動シールド層は、前記電子設備への攻撃の兆候を提供する能動シールド信号を生成する金属トレースを備えることを特徴とする、電子設備の設計方法。
【請求項１１】
前記能動装置と前記能動シールド層の前記金属トレースのフットプリントとの組み合わせは、前記攻撃と前記ルーティング層内の前記電気信号のいずれかとの間に介在することを特徴とする、請求項１０に記載の電子設備の設計方法。
【請求項１２】
前記電子設備を設計する方法は、前記ルーティング層を使用して前記標準セルとの間で電気信号をルーティングするステップを含むことを特徴とする、請求項１０に記載の電子設備の設計方法。
【請求項１３】
前記電子設備を設計する方法は、前記標準セルの少なくとも２つの標準セルの能動シールド層を互いに電気的に接続するステップを含むことを特徴とする、請求項１０に記載の電子設備の設計方法。
【請求項１４】
前記能動シールド層は、前記能動装置および前記ルーティング層から電気的に絶縁されることを特徴とする、請求項１０に記載の電子設備の設計方法。
【請求項１５】
前記電子設備を設計する方法は、前記能動シールド層の金属トレースを保護回路に電気的に接続するステップを含む、請求項１０に記載の電子設備の設計方法。
【請求項１６】
基板上に能動装置を形成するステップと、
前記能動装置に電気的に接続された１つまたは複数のルーティング層を配置するステップと、
前記基板に最も近いルーティング層内に、設備への攻撃の兆候を提供する能動シールド信号を生成する金属トレースを備える能動シールド層を配置するステップと、
を含むことを特徴とする、電子設備の製造方法。
【請求項１７】
前記能動装置と前記能動シールド層の前記金属トレースのフットプリントとの組み合わせは、前記攻撃と前記ルーティング層内の前記電気信号のいずれかとの間に介在することを特徴とする、請求項１６に記載の電子設備の製造方法。
【請求項１８】
前記能動装置の少なくとも一部および前記能動シールド層の対応するセクションは、複数の標準セル内に配置されることを特徴とする、請求項１６に記載の電子設備の製造方法。
【請求項１９】
１つ以上の能動装置と１つ以上のルーティング層との間には、前記１つ以上の能動装置と前記１つ以上のルーティング層を電気的に接続するように構成された相互接続トレースを配置するステップを含むことを特徴とする、請求項１６に記載の電子設備の製造方法。
【請求項２０】
前記相互接続トレースおよび前記能動シールド層は、同一層内に構成され、互いに電気的に切断されることを特徴とする、請求項１９に記載の電子設備の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には、データセキュリティに関し、特に、裏面（ｂａｃｋｓｉｄｅ）攻撃から集積回路（ＩＣ）を保護するための方法およびシステムに関する。
【背景技術】
【０００２】
集積回路（ＩＣ）などの電子設備は、権限のない方がＩＣ内で処理または格納された機密情報にアクセスしようとする様々なセキュリティ攻撃を受けることがある。このような攻撃を緩和するために、様々な技術を使用することができる。
【０００３】
例えば、参照により本明細書に組み込まれる米国特許出願公開第２００９／０００１８２１号には、第一表面上に配置された集積回路を有するチップを保護するためのシステムが記載される。その第一表面上に配置されたシステムは、第一アンテナ、信号分析器、チップコントローラ、および信号発生器を備え、信号発生器は第一アンテナによる送信のためのアウトバウンド信号を供給するように動作する。回路装置は、チップの第二表面上に配置され、遮蔽装置と、アウトバウンド信号を受信するための第二アンテナとを備える。
【０００４】
参照により本明細書に組み込まれる米国特許出願公開第２０１３／０３１４１２１号には、基板の裏面から電子マイクロ回路へのレーザなどの攻撃を検出する方法が記載される。この方法は、半導体基板上にマイクロ回路を形成するステップと、保護すべき回路の部品の間にフォトダイオードを形成するステップと、各フォトダイオードから供給される信号を閾値と比較する回路を形成するステップと、一つのフォトダイオード（ｐｈｏｔｏｄｉｏｄｅ）の出力信号が閾値を超える場合に検出信号を活性化する回路を形成するステップとを含み、そのうち、マイクロ回路は攻撃から保護すべき回路を備える。
【０００５】
参照により本明細書に組み込まれる米国特許出願公開第２０１６／０２１８０７１号には、基板の物理的特性の変化を感知し、そのような変化を示す警報信号を生成するように構成されたセンサを備える検出回路と、対策を実施することによって警報信号の発生に応答するように構成された回路とを備える集積回路が記載される。スマートカードは、裏面攻撃を妨害する回路を備えることができる。
【発明の概要】
【０００６】
本明細書で説明される本発明の実施例において、基板と、１つ以上のルーティング層と、能動シールド層とを備える電子設備を提供する。基板は能動装置を備える。ルーティング層は、能動装置に電気的に接続され、能動装置との間で電気信号をルーティングするように構成される。能動シールド層は、基板に最も近いルーティング層内に配置され、能動シールド層は、設備への攻撃の兆候を提供する能動シールド信号を生成するように構成された金属トレース（ｍｅｔａｌｌｉｃ  ｔｒａｃｅ）を備える。
【０００７】
いくつかの実施例において、能動装置と能動シールド層の金属トレースのフットプリント（ｆｏｏｔｐｒｉｎｔ）との組み合わせは、攻撃とルーティング層内の電気信号のいずれかとの間に介在する。他の実施例において、能動装置の少なくとも一部、および能動シールド層の対応するセクションは、複数の標準セルに配置される。さらに他の実施例において、ルーティング層は、電気信号を標準セルとの間でルーティングするように構成される。
【０００８】
一実施例において、少なくとも２つの標準セルの能動シールド層のセクションは、互いに電気的に接続される。別の実施例において、能動シールド層は能動装置およびルーティング層から電気的に絶縁される。さらに別の実施例において、その設備は、１つまたは複数の能動装置と１つまたは複数のルーティング層との間を電気的に接続するように構成された相互接続トレース（ｉｎｔｅｒｃｏｎｎｅｃｔｉｎｇ  ｔｒａｃｅ）を備える。
【０００９】
いくつかの実施例において、相互接続トレースおよび能動シールド層は、同一層に構成され、互いに電気的に切断される。他の実施例において、その設備は、能動シールド層の金属トレースに接続され、能動シールド信号に基づいて攻撃を検出するように構成された保護回路を備える。
【００１０】
本発明の一実施例によれば、電子設備を設計する方法をさらに提供する。その方法は、以下のステップを含む：標準セルを保持する標準セルのライブラリ（ｌｉｂｒａｒｙ  ｏｆ  ｓｔａｎｄａｒｄ  ｃｅｌｌｓ）を提供するステップを含み、標準セルの少なくとも１つのサブセットは、能動装置を備える基板と、能動装置と電気的に接続され、能動装置との間で電気信号をルーティングする１つ以上のルーティング層と、基板に最も近いルーティング層内に配置された能動シールド層とを備え、能動シールド層は、前記設備への攻撃の兆候を提供する能動シールド信号を生成する金属トレースを備える。前記設備はライブラリから引き出された１つまたは複数の標準セルを使用して設計される。
【００１１】
本発明の一実施例によれば、電子設備の製造方法をさらに提供する。その方法は、基板上に能動装置を形成することと、能動装置に電気的に接続された１つまたは複数のルーティング層を配置することと、電子設備への攻撃兆候を提供する能動シールド信号を生成する金属トレースを備える能動シールド層を基板に最も近いルーティング層内に配置することとを含む。
【００１２】
本発明は、より完全に理解されるため、以下の実施例を添付の図面とともに詳細に説明する。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の一実施例による集積回路（ＩＣ）の概略断面図である。
【図２】図２は、本発明の一実施例による集積能動シールドを有する標準セルの概略平面図である。
【図３】図３は、本発明の一実施例による標準セルに組み込まれた能動シールドの概略底面図である。
【発明を実施するための形態】
【００１４】
集積回路（ＩＣ）は、権限のない方がＩＣ内の機密情報にアクセス（例えば、読取り、変更または消去）しようとし、またはその中に障害を注入しようとするデータセキュリティ攻撃を受けることがある。例えば、攻撃者は、集束イオンビーム（ＦＩＢ）、電子ビームまたはレーザービームをＩＣの所定位置に指向し、ＩＣの内部層に侵入しようとすることがある。
【００１５】
ディープサブミクロン（例えば、１００ｎｍ未満）の設計ルールに従って設計されたＩＣは、一般的には、基板（例えばシリコン）上に設置され、高密度でパターン化された複数層（例えば３〜１２）の金属配線を備える。これらの金属層（「ルーティング層（ｒｏｕｔｉｎｇ  ｌａｙｅｒｓ）」とも呼ばれる）は、ＩＣの上側に加えられる攻撃を有効にブロックすることがある。原則として、ＩＣは、その上面にシールドを付加することによって保護することもできる。
【００１６】
本明細書では、用語「上面（ｔｏｐ  ｓｉｄｅ）」および「上側（ｕｐｐｅｒ  ｓｉｄｅ）」は、ＩＣが構成される基板から最も遠いＩＣの表面を指す。同様に、用語「底面（ｂｏｔｔｏｍ  ｓｉｄｅ）」、「下部側（ｌｏｗｅｒ  ｓｉｄｅ）」および「裏面（ｂａｃｋｓｉｄｅ）」は、ＩＣの基板側を指す。したがって、これらの用語は、例えば、いくつかのホストアセンブリまたはシステムに実装された場合、空間におけるＩＣの実際配向に関係しない。
【００１７】
一部の場合によって、攻撃者はＩＣの裏側の基板を通して攻撃を実行することがある。このような攻撃は、「裏面攻撃（ｂａｃｋｓｉｄｅ  ａｔｔａｃｋｓ）」と呼ばれる。例えば、フリップチップパッケージ技術（ｆｌｉｐ−ｃｈｉｐ  ｐａｃｋａｇｉｎｇ  ｔｅｃｈｎｉｑｕｅｓ）において、ＩＣの上面はホスト電子システムのプリント回路基板（ＰＣＢ）に面している。この構成では、上面にアクセスすることは困難であるが、ＩＣの裏面は基板を通した攻撃にさらされる。
【００１８】
攻撃者は、例えば、ＦＩＢをＩＣの標準セルの間にあるフィラーセルに指向して、攻撃者がＩＣの機能を変更するまたはＩＣに障害を注入するための標準セルへの相互接続を形成することにより、裏面攻撃を実行することができる。裏面攻撃の他の形態も可能である。
【００１９】
本明細書の以下に記載する本発明の実施例は、能動シールド層を用いて裏面攻撃からＩＣを保護するための改良された技術を提供する。いくつかの実施例において、能動シールド層は、ＩＣの基板に最も近くに配置された第一ルーティング層（本明細書では「Ｍｅｔａｌ−１」と呼ばれる）などのルーティング層のうちの１つの内部に配置される。一実施例において、能動シールド層は、ＩＣを設計するために使用される標準セルの既存のＭｅｔａｌ−１層の一部として設計された金属トレースを備える。このように、ＩＣは、既存の設計および製造ツールと流れを使用して設計および製造することができる。
【００２０】
この実施例において、能動シールドトレースに加えて、Ｍｅｔａｌ−１層は、一般的には、トランジスタのようなＩＣの能動装置をより高いルーティング層に接続する短い相互接続を備える。この設計では、能動装置と能動シールドトレースのフットプリントとの組み合わせは、より高いルーティング層（Ｍｅｔａｌ−２及びその以上）の攻撃信号と電気信号との間に完全に介在する。このように、ＩＣのより高いルーティング層の信号に対する裏面攻撃は、能動シールド層および／またはＩＣの能動装置によってブロックおよび／または検出される可能性が高い。
【００２１】
開示された技術は、付加的な設計または製造ステップを必要としない能動シールドを用いてＩＣを裏面攻撃から保護し、ＩＣの関連する製造コストを大幅に増加させることはない。さらに、開示された技術は、標準セルのサイズおよびＩＣの総サイズが増加することなく、又はわずかに増加するように、能動シールドの機能を追加することができる。
［システムの説明］
【００２２】
図１は、本発明の一実施例による集積回路（ＩＣ）１０の概略断面図である。様々な実施例において、ＩＣ１０は、機密情報（ｓｅｎｓｉｔｉｖｅ  ｉｎｆｏｒｍａｔｉｏｎ）を格納及び／又は交換し、そのような情報にアクセスしようとする裏面攻撃から保護される。ＩＣ１０は、例えば、ホストまたは任意の他の電子装置および／またはシステムにセキュリティサービスを提供するセキュリティコントローラのようなセキュリティチップとして機能することができる。
【００２３】
いくつかの実施例において、ＩＣ１０は、ＩＣ１０の裏面に位置され、シリコンまたは他の適切な材料から作られた基板４８を備える。一般的には、トランジスタ２２などの能動装置が基板４８の上面に形成される。トランジスタ２２は、能動装置の概略的な例であり、明瞭化のために簡略化される。他の実施例において、本明細書で説明される技術は、他のタイプの能動装置、例えば、ダイオード（ｄｉｏｄｅ）、パワートランジスタ、３次元（３Ｄ）ＮＡＮＤ、フィンＦＥＴ（ｆｉｎ−ＦＥＴ）トランジスタなどのメモリセル及び他の多くのものに適用可能である。
【００２４】
一実施例において、トランジスタ２２は、Ｓ／Ｄ３６と呼ばれるソースおよびドレインと、ゲート３８とを備える。Ｓ／Ｄ３６は、典型的には、その中に電荷キャリア（ｅｌｅｃｔｒｉｃａｌ  ｃｈａｒｇｅ  ｃａｒｒｉｅｒ）を形成するように基板４８にイオンを注入することによって形成される。
【００２５】
いくつかの実施例において、コンタクト（ｃｏｎｔａｃｔ）４０Ａおよび４０Ｂなどの導電性配線の１つまたは複数のピラー（ｐｉｌｌａｒ）は、コンタクト４０とトランジスタ２２との間のインターフェースとして機能するシリサイド層（図示せず）を介して、トランジスタ２２との間で機能的な電気信号を伝導するように構成される。
【００２６】
いくつかの実施例において、ＩＣ１０は複数のルーティング層を備える。Ｍｅｔａｌ−１と呼ばれる第一ルーティング層は、基板４８に最も近いルーティング層である。Ｍｅｔａｌ−１層は、銅および／またはアルミニウム合金のような導電性材料を含み、コンタクト４０Ａおよび４０Ｂを介してトランジスタ２２との間で機能的な電気信号を伝導するように構成される。
【００２７】
いくつかの実施例において、Ｍｅｔａｌ−１は、コンタクト４０Ａおよび４０Ｂをそれぞれ介して機能的な電気信号をゲート３８およびＳ／Ｄ３６に交換するように構成された短いルーティングトレース２８および２６を備える。他の実施例において、コンタクト４０Ａおよび４０Ｂ、ならびにトレース２８および２６は、他の適切な接続構成を使用してゲート３８および／またはＳ／Ｄ３６に接続することができる。
【００２８】
いくつかの実施例において、ＩＣ１０は、「Ｍｅｔａｌ−２」と呼ばれる第二ルーティング層を備える。Ｍｅｔａｌ−２層は、銅のような導電性材料からなるルーティングトレース３２Ａおよび２４Ａを備え、コンタクト４４Ａおよび４４Ｂのような導電性配線（ｃｏｎｄｕｃｔｉｖｅ  ｉｎｔｅｒｃｏｎｎｅｃｔｓ）をそれぞれ介してトレース２８および２６との間で機能的な電気信号を伝導するように構成される。金属層（例えば、コンタクト４４Ａおよび４４Ｂ）の間の導電性配線は、「ビア（ｖｉａｓ）」または「プラグ（ｐｌｕｇｓ）」とも呼ばれ得ることに留意されたい。
［裏面攻撃に対するＩＣの標準セルの保護］
【００２９】
一部の場合によって、攻撃者は、例えば、基板４８の下面４９を通ってＩＣ１０を貫通する集束イオンビーム（Ｆｏｃｕｓｅｄ  Ｉｏｎ  Ｂｅａｍ，ＦＩＢ）を指向することによって、ＩＣ１０に対する裏面攻撃を行うことができる。ＦＩＢは、ＩＣ１０のルーティングトレース（例えば、トレース２８、２６）を物理的に変更し、このようにして、攻撃者はＩＣ１０の機能を変更し、外部から探査し、又は内部ネットの外部から強要することができ、例えば、ＩＣ１０に格納される情報にアクセスするおよび／または動作障害（ｏｐｅｒａｔｉｏｎ  ｆａｕｌｔｓ）を注入し、またはＩＣ１０において攻撃者にとって有益な機能的変化を引き起こすことができる。
【００３０】
いくつかの実施例において、Ｍｅｔａｌ−１層は、ＩＣ１０の能動シールド層として機能するように構成された金属トレース３０をさらに備える。一実施例において、トレース３０は、それらの間に位置するスペース４２によってルーティングトレース２８および２６から電気的に絶縁される。
【００３１】
いくつかの実施例において、ＩＣ１０は、酸化シリコンまたは他の任意の適切な材料のような誘電材料からなる誘電体層５０および５１を備える。一実施例において、誘電体層５０は、Ｍｅｔａｌ−１のトレース（例えば、トレース２６、２８および３０）と基板４８のトランジスタ２２との間を電気的に絶縁するように構成される。同様に、誘電体層５１は、Ｍｅｔａｌ−１とＭｅｔａｌ−２との間に配置され、それらの間を電気的に絶縁するように構成される。
【００３２】
一実施例において、誘電体層５０、誘電体層５１、またはその両方は、トレース２６、２８、および３０の間を電気的に絶縁するようにさらに構成される。例えば、スペース４２は、能動シールドのルーティングトレース（例えば、トレース２６および２８）とトレース３０との間を分離するように、Ｍｅｔａｌ−１内にパターン化され、誘電体層５１に充填される。
【００３３】
別の実施例において、トレース２６、２８および３０は、層５０および／または５１にエッチングされたそれぞれのトレンチを充填することができる。この実施例は、トレース２６、２８および３０の間の電気的絶縁を提供する。
【００３４】
典型的には、ＩＣ１０の表面上の回路編集ＦＩＢスポットの最小有効直径は、１０〜２０ナノメートル（ｎｍ）の程度（ｏｒｄｅｒ）である。表面上のビームの位置決め精度は、追加の３０〜４０ｎｍ程度である。さらに、シリコンウェーハの典型的な厚さ（例えば、７５０〜８００μｍ）に従ってそのホールの金属化の制限を加えることにより、ＦＩＢによって形成される相互接続の最小有効幅が１００ｎｍ程度になることができる。
【００３５】
一部の実施例において、スペース４２の幅は、ＦＩＢによって形成される有効相互接続部または裏面攻撃のために使用される他のビームの有効スポットサイズ（ｅｆｆｅｃｔｉｖｅ  ｓｐｏｔ  ｓｉｚｅ）よりも小さい。この設計では、下面４９上の任意の位置に当たるＦＩＢは、能動装置（例えば、Ｓ／Ｄ３６またはゲート３８）または能動シールドのトレース（トレース３０）のいずれかに当たる。言い換えれば、（ｉ）能動装置と（ｉｉ）能動シールドトレースのフットプリントとの組み合わせは、Ｍｅｔａｌ−２層（例えばルーティングトレース２６、２８、２４Ａおよび３２Ａ）に配線された信号と任意の可能なＦＩＢスポットとの間に介在する。したがって、スペース４２を通っても、裏面攻撃の企ては、トランジスタ２２および／またはトレース３０によってブロックまたは検出することができる。これらの実施例は、攻撃者が複雑および／または高価な方法を適用することを要求し、それによってＩＣ１０の保護を改善する。
【００３６】
いくつかの実施例において、トレース３０は、保護回路（図示せず）との間で能動シールド電気信号（ａｃｔｉｖｅ−ｓｈｉｅｌｄ  ｅｌｅｃｔｒｉｃａｌ  ｓｉｇｎａｌｓ）を伝導して、ＩＣ１０に対する攻撃の兆候を提供するように構成される。
【００３７】
いくつかの実施例において、能動シールド電気信号は、例えばＩＣ１０を渡った８つの並列の能動シールドトレース３０で伝導されるデジタル信号である。これらの実施例において、保護回路は、トレースの第一端部で所定のテスト信号を駆動し、トレースの第二端部で、所定のテスト信号が適切に検出されるかどうかをチェックする。他の実施例において、保護回路は、トレース３０の第一端部でアナログパルスを駆動し、第二端部で検出された対応するパルスの電気的特性（例えば、待ち時間）をチェックする。
【００３８】
能動シールド層およびその機能性は、以下の図２にさらに詳細に示される。
【００３９】
いくつかの実施例において、ＩＣ１０のＭｅｔａｌ−１およびＭｅｔａｌ−２のトレースは、本明細書で説明されるように２つのタイプの信号を伝導する。Ｍｅｔａｌ−１のルーティングトレース２８及び２６、Ｍｅｔａｌ−２のルーティングトレース３２Ａ及び２４Ａは、機密情報を伝達可能である機能的な電気信号を伝導するように構成され、ＩＣ１０の動作に使用される。Ｍｅｔａｌ−１のトレース３０は、機能的な電気信号とは異なる能動シールド電気信号を伝導するように構成され、ＩＣ１０の機能的なチャネルから電気的に絶縁された能動シールドチャネル内で伝導する。いくつかの実施例において、誘電体層５０および／または５１に充填されたスペース４２は、機能的な電気信号と能動シールド電気信号との間を電気的に絶縁するように構成される。
【００４０】
上述したように、基板４８に衝突するＦＩＢは、トランジスタ２２または能動シールドトレース３０のいずれかに当たる。どちらの場合でも、攻撃は検出され且つ軽減されることができる。ＦＩＢがトランジスタ２２に当たると、ＦＩＢとトランジスタとの間の相互作用によって、トランジスタ２２の電子特性が即座に変化する（例えば、閾値電圧が変化する、または完全な誤動作を引き起こす）。
【００４１】
一実施例において、ＩＣ１０は、外部介入によって引き起こされたこの変化を識別し、対応する信号を保護回路に送信する。保護回路は、次に、ＩＣ１０の選択された動作または機能を遮断し、メモリ内容を消去し、および／または攻撃の疑いのある通知を送信するなどの保護手段を実行する。別の実施例では、ＩＣ１０は、パワーアップシーケンス中に、攻撃によって引き起こされるＩＣ１０のトランジスタ２２の重要な部分の変化を検出するように構成された論理組込み自己テスト（ｌｏｇｉｃ  ｂｕｉｌｔ−ｉｎ  ｓｅｌｆ−ｔｅｓｔ，ＢＩＳＴ）ハードウェアを備えることができる。さらに、多数のトランジスタ２２はＩＣ１０の機能を実現するために必要である。したがって、ＩＣ１０は、１つまたは複数のトランジスタ２２に損傷を与えた場合に機能しなくなる可能性がある。
【００４２】
ＦＩＢが能動シールドトレース３０のいずれかに当たると、ＦＩＢとトレース３０との間の相互作用は、上述の保護手段を引き起こす（ｔｒｉｇｇｅｒ）保護回路自体によって識別される。
【００４３】
図２は、本発明の一実施例による、ＩＣ１０の２つの標準セル２０の概略平面図である。図２の例では、明瞭化のために、基板４８、誘電体層および金属層（Ｍｅｔａｌ−１およびＭｅｔａｌ−２の部分を除く）は示されていない。
【００４４】
本明細書において、用語「標準セル（ｓｔａｎｄａｒｄ  ｃｅｌｌ）」（「ライブラリセル（ｌｉｂｒａｒｙ  ｃｅｌｌ）」とも呼ばれる）は、ＩＣ設計者によって使用される電子回路の基本的な所定のビルディングブロックを指す。典型的な設計プロセスでは、設計者は、所定のライブラリから適切な標準セルを選択し、それらを基板上の適切な位置に配置する。そして、設計者は、標準セルとの間の信号の適切なルーティングを指定する。
【００４５】
各標準セルは、１つ以上の能動装置、１つ以上の受動装置、および／または１つ以上の相互接続を備えることができる。所与の標準セルは、メモリ素子、フリップフロップ、論理ゲート、または他の適切な要素などのいくつかの基本的なビルディングブロック機能を実装する。
【００４６】
いくつかの実施例において、ＩＣ１０は、複数の標準セル２０を備える。いくつかの実施例において、標準セル２０は、フィラーセル（図示せず）が隣接する標準セルの間で分離する多数（例えば、数百万）のセル２０を備えるアレイなどの任意の適切な構成に配置される。
【００４７】
開示された実施例では、各標準セル２０は、前記図１に示すような層状構造を有する。特に、各標準セル２０は、Ｍｅｔａｌ−１層内の能動シールドトレース３０の１つ以上のセクションを備える。図面に示すように、標準セル２０が互いに隣接して配置されると、隣接するセル２０の能動シールドトレース３０のセクションが互いに接続されて、全体としてＩＣ１０に渡って能動シールド信号を伝導する。
【００４８】
図２の例では、各標準セル２０は３つのトランジスタ２２を備える。左側のトランジスタは、その断面図が図１に示され、Ｍｅｔａｌ−２層のトレース２４Ａおよび３２Ａに相互接続される。同様に、中央に位置するトランジスタはＭｅｔａｌ−２のトレース２４Ｂおよび３２Ｂに相互接続され、右側に位置するトランジスタはＭｅｔａｌ−２のトレース２４Ｃおよび３２Ｃに相互接続される。
【００４９】
一実施例において、Ｍｅｔａｌ−２のトレース２４Ａ、２４Ｂ、２４Ｃ、３２Ａ、３２Ｂ、および３２Ｃは機能的な電気信号のみを伝導し、そのうちの少なくともいくつかの信号は機密データを運ぶ。図１に詳細に記載されるように、Ｍｅｔａｌ−２のトレースは、Ｍｅｔａｌ−１のトレース２６、２８およびコンタクト４０Ａ、４０Ｂ、４４Ａおよび４４Ｂを介してトランジスタ２２と信号を交換する。
【００５０】
一実施例において、トレース２６および２８の長さおよび幅は、上述したように機能的な電気信号の潜在的な裏面攻撃への曝露を低減するように、（ＩＣ１０の設計ルールに従い）最小限である。この実施例において、機能的な電気信号は、Ｍｅｔａｌ−２層内、且つ場合によってＭｅｔａｌ−２とＩＣ１０の上面との間に位置されるより高い金属層（例えば、Ｍｅｔａｌ−３）を介してルーティングされる。
【００５１】
いくつかの実施例において、ＩＣ１０は、上面攻撃に対する保護のために、その上面に位置される追加の能動シールドまたは受動シールドを備えることができる。これらの実施例において、Ｍｅｔａｌ−２層およびより高い金属層内にルーティングされた機能的な電気信号は、上面攻撃および裏面攻撃の両方から保護される。
［標準セル間の裏面攻撃に対する保護］
【００５２】
場合によって、攻撃者は、標準セル２０の間に位置される１つ以上のフィラーセル（図示せず）にＦＩＢを指向することによって、裏面攻撃を実行することができる。このような攻撃におけるＦＩＢは、標準セル２０のルーティングトレースのうちの少なくともいくつかと攻撃者が攻撃を実行するために使用する外部回路との間の相互接続を形成するために適用される。
【００５３】
いくつかの実施例において、能動シールド層のトレース３０は、標準セル２０に渡って密集パターンで配置され、裏面攻撃のために使用される任意の装置とＭｅｔａｌ−２のトレースおよびより高い金属層内で伝導される機能的な電気信号のいずれかとの間に介在する。一方、トランジスタ２２は、攻撃とトレース２６および２８との間に介在する。
【００５４】
いくつかの実施例において、隣接するトレース３０間のスペースの幅は、ＦＩＢによって形成される有効な相互接続、または裏面攻撃に使用することができる任意の他のタイプのビームの有効なスポットサイズ（トレース３０の底面上）よりも小さいなスペース４２の幅（図１に示され）程度である。
【００５５】
一実施例において、隣接する標準セル２０のトレース３０は、接続位置３４で互いに電気的に接続される。この実施例において、トレース３０は、いくつかの、またはすべての標準セル２０の間で相互接続され、各標準セル２０内および（例えば、フィラーセル内の）標準セル２０の間で能動シールド電気信号を伝導するように構成される。
【００５６】
別の実施例において、トレース３０は、例えば、ＩＣ１０の全領域にわたって、任意の適切なパターンで配置される。
【００５７】
いくつかの実施例において、上述の技術は、ＩＣ１０の設計中に実施される。例えば、ＩＣ１０の設計者は、（例えば、設計ワークステーションのメモリに記憶されたライブラリから）選択し、１つ以上の標準セル２０を配置することができる。一実施例において、ライブラリ内の各標準セルは、基板４８のセクションと、１つ以上のトランジスタ２２と、コンタクト４０Ａ、４０Ｂ、４４Ａ、４４Ｂと、Ｍｅｔａｌ−１のトレース２６、２８、Ｍｅｔａｌ−２のトレースおよび追加の金属層のようなルーティングトレースと、能動シールド層の一部として機能するＭｅｔａｌ−１のトレース３０のセクションとを備える。
【００５８】
いくつかの実施例において、ＩＣ１０の製造フローは、以下のステップを含むことができる。第一ステップでは、トランジスタ２２のような能動装置が基板４８上に形成される。第二ステップでは、トレース２６、２８、および３０を備えるＭｅｔａｌ−１層が、以下に説明するように、層５０上に形成される。一実施例において、トレース２６および２８は、機能的な電気信号をルーティングするためにのみ使用される。一方、能動シールドトレース３０は、能動シールド電気信号を伝導するためにのみ使用される。トレース２６、２８および３０は、任意の適切な超大規模集積（Ｖｅｒｙ  Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ,ＶＬＳＩ）製造技術を使用することによって、（同じプロセスステップで）Ｍｅｔａｌ−１層と同じ層内に形成されるが、互いに電気的に絶縁されることに留意されたい。
【００５９】
第三ステップでは、Ｍｅｔａｌ−２のトレース２４Ａおよび３２Ａなどの追加の金属層が、後述するように、例えば、層５１上に形成される。一実施例において、これらのトレースは、ＩＣ１０の機能的な電気信号をルーティングするためにのみ使用される。
【００６０】
いくつかの実施例において、第一ステップおよび第二ステップの間、ならびに第二ステップおよび第三ステップの間には、層５０および層５１のような誘電体層、ならびにコンタクト４０Ａ、４０Ｂ、４４Ａおよび４４Ｂが形成される。一実施例において、誘電体層は、金属層の間だけでなく、トランジスタ２２の個々のパターン形状と隣接する金属層との間を電気的に絶縁するように構成される。コンタクトは、それぞれの電気信号をルーティングするための所望のパスを形成するように、予め選択された位置でトランジスタ２２、Ｍｅｔａｌ−１及びＭｅｔａｌ−２の間を相互接続するように構成される。
【００６１】
これらの実施例において、（第一ステップで）トランジスタ２２を製造した後、且つ（第二ステップで）Ｍｅｔａｌ−１を製造する前、層５０およびコンタクト４０Ａと４０Ｂを形成し、（第二ステップで）Ｍｅｔａｌ−１を製造した後、且つ（第三ステップで）Ｍｅｔａｌ−２を製造する前、層５１およびコンタクト４４Ａと４４Ｂを形成する。
【００６２】
裏面攻撃から保護されたＩＣ１０を製造するための上述した設計および製造フローは、能動シールド層または受動シールド層を有しない従来のＩＣを設計および製造するのに必要な同じまたは類似のステップを使用する。トレース３０は、標準セルの一部としてＩＣ１０の設計段階で追加される。従って、能動シールド層の製造は、ＩＣ１０の製造コストを大幅に増加させることはなく、設計プロセスを変更することもない。さらに、開示された技術は、標準セルのサイズおよび／またはＩＣ１０の全体サイズを大幅に増加させることはなく、能動シールド機能を追加することができる。
【００６３】
図３は、本発明の一実施例による、標準セル２０の概略底面図である。図３の例では、明瞭化のために、基板４８および誘電体層および金属層（Ｍｅｔａｌ−１およびＭｅｔａｌ−２の部分を除く）は図から省略される。図３は、ＩＣ１０に対する裏面攻撃を試みる際に、ＦＩＢ（または任意の他のビーム）が下面４９（図１に示す）上に指向される視点を示す。
【００６４】
図３に示すように、トランジスタ２２およびトレース３０は、ＦＩＢと機能的な電気信号を伝導するルーティング層のトレース（例えば、トレース２６および２８）との間に介在する。いくつかの実施例において、図３に示すトレース３２Ａ、３２Ｂおよび３２Ｃのような機能的な電気信号のルーティング層は、同じ標準セル２０または隣接する標準セル２０（図示せず）のトランジスタ２２および／またはトレース３０によってＦＩＢを阻止する。
【００６５】
一実施例において、隣接する標準セル２０のトレース３０は、接続位置３４で互いに電気的に接続され、複数のセル２０にわたって連続能動シールド層を形成し、上述のようにＦＩＢとフィラーセルとの間に介在する。
【００６６】
上述の実施例は、データセキュリティ応用に使用されるＩＣに主に集中される。図１〜図３のＩＣ１０の構成は、１つまたは複数の能動シールド層および／または受動シールド層を一体化し、裏面攻撃から任意のＩＣを保護するために使用される例示的な装置を示すために、単に例として単純化されて示されている。あるいは、任意の他の適切な構成を使用することもできる。
【００６７】
本明細書で説明される実施例は、主として、パーソナルコンピュータ用のセキュリティマイクロコントローラに対処するが、本明細書に記載の方法およびシステムは、例えば、ＤＶＤおよびゲーム機、乗り物のブラックボックス、エンジン制御ユニット（ＥＣＵ）、純正インク／トナーの使用を強制するプリンタ、タブレット及びモノのインターネット（Ｉｎｔｅｒｎｅｔ−ｏｆ−Ｔｈｉｎｇｓ, ＩｏＴ）センサーのようなオリジナルのメディアの不正使用および／またはコピーを防止するために、デジタル権利管理（ＤＲＭ）を管理する電子設備、集積回路のコントローラのような他のアプリケーションに使用されることもできる。
【００６８】
したがって、上述した実施例は例として引用されたものであり、本発明は上記に具体的に示した又は説明した内容に限定されないことが理解されよう。むしろ、本発明の範囲は、本明細書において上述の様々な特徴の組み合わせおよびサブコンビネーションの双方を含み、さらに、前述の説明を読むことによって当業者が想到し得る、かつ先行技術に開示されていないそれらの変形および修正が含まれる。本特許出願において参考により組み込まれる文献は、本出願の統合された一部とみなされるべきであるが、これらの組み込まれた文書で定義されている任意の用語が本明細書に明示的または暗黙的に使用される定義と矛盾する場合は、本明細書において使用される定義のみが考慮されるべきである。
【符号の説明】
【００６９】
１０：集積回路
２０：標準セル
２２：トランジスタ
２４Ａ、２４Ｂ、２４Ｃ、２６、２８、３０、３２Ａ、３２Ｂ、３２Ｃ：トレース
３４：接続位置
３６：Ｓ／Ｄ
３８：ゲート
４０Ａ、４０Ｂ、４４Ａ、４４Ｂ：コンタクト
４２：スペース
４８：基板
４９：下面
５０、５１：誘電体層
【図１】
2018186271.tif 000003
【図２】
2018186271.tif 000004
【図３】
2018186271.tif 000005