(57)【要約】      （修正有）【課題】半導体チップをパッケージに搭載するにあたり、フリップチップボンディングに代わる簡便な搭載法を提供する。【解決手段】電子部品搭載基板１０は、第１面１３と、第１面１３の反対側に位置する第２面１４とを有する基板１２と、第１面１３上に位置する第１導電層３１と、第１面１３上に位置する電子部品５０であって、第１面１３と反対側に位置する電極５１ａを有する電子部品５０と、第１導電層３１および電子部品５０上に位置し、絶縁性を有する絶縁層３４と、絶縁層３４上に位置し、第１導電層３１および電子部品５０の電極５１ａに電気的に接続された第２導電層３３と、を備える。【選択図】図１
2018186258.tif 000002
【特許請求の範囲】
【請求項１】
第１面と、前記第１面の反対側に位置する第２面とを有する基板と、
前記第１面上に位置する第１導電層と、
前記第１面上に位置する電子部品であって、前記第１面と反対側に位置する電極を有する電子部品と、
前記第１導電層および前記電子部品上に位置し、絶縁性を有する絶縁層と、
前記絶縁層上に位置し、前記第１導電層および前記電子部品の前記電極に電気的に接続された第２導電層と、を備える、電子部品搭載基板。
【請求項２】
前記第１面から前記第２面まで前記基板を貫通し、前記第１導電層に電気的に接続された貫通電極を更に備える、請求項１に記載の電子部品搭載基板。
【請求項３】
前記貫通電極は、インダクタの一部である、請求項２に記載の電子部品搭載基板。
【請求項４】
前記貫通電極に電気的に接続されたキャパシタを更に備える、請求項２又は３に記載の電子部品搭載基板。
【請求項５】
前記第２面上に位置し、前記貫通電極に電気的に接続された端子部を更に備える、請求項２乃至４のいずれか一項に記載の電子部品搭載基板。
【請求項６】
前記第２導電層は、前記第１導電層まで前記絶縁層を貫通する第１部分と、前記電子部品の前記電極まで前記絶縁層を貫通する第２部分とを有する、請求項１乃至５のいずれか一項に記載の電子部品搭載基板。
【請求項７】
前記電子部品は、前記第１導電層から電気的に絶縁されている、請求項１乃至６のいずれか一項に記載の電子部品搭載基板。
【請求項８】
前記絶縁層の誘電正接は、０より大きく０．０１より小さい、請求項１乃至７のいずれか一項に記載の電子部品搭載基板。
【請求項９】
前記第１面上に位置する第２インダクタを更に備え、
前記第１導電層は、前記第２インダクタの第１部分を有し、
前記第２導電層は、部分的に前記第２インダクタの第１部分まで前記絶縁層を貫通する前記第２インダクタの第２部分を有する、請求項１乃至８のいずれか一項に記載の電子部品搭載基板。
【請求項１０】
前記基板は、ガラスを含有する請求項１乃至９のいずれか一項に記載の電子部品搭載基板。
【請求項１１】
第１面と、前記第１面とは反対側に位置する第２面とを有し、ガラスを含有する基板であって、前記第１面に開口を有する凹部が設けられた基板と、
前記凹部内に位置する電子部品であって、前記第１面側に位置する電極を有する電子部品と、
前記第１面上および前記電子部品上に位置し、絶縁性を有する絶縁層と、
部分的に前記絶縁層上に位置し、前記電子部品の前記電極に電気的に接続された導電層と、を備える、電子部品搭載基板。
【請求項１２】
前記第１面から前記第２面まで前記基板を貫通し、前記導電層に電気的に接続された貫通電極を更に備える、請求項１１に記載の電子部品搭載基板。
【請求項１３】
前記貫通電極に電気的に接続されたキャパシタを更に備える、請求項１２に記載の電子部品搭載基板。
【請求項１４】
前記キャパシタは、
前記第１面上および前記第２面上の少なくとも一方に位置し、前記貫通電極に電気的に接続された第１導電層と、
前記第１導電層上に位置する無機層と、
前記無機層上に位置する第２導電層と、を有する、請求項１３に記載の電子部品搭載基板。
【請求項１５】
前記貫通電極は、インダクタの一部である、請求項１２乃至１４のいずれか一項に記載の電子部品搭載基板。
【請求項１６】
前記導電層は、
前記絶縁層上に位置する第１部分と、
前記第１部分から前記貫通電極に電気的に接続される位置まで前記絶縁層を貫通する第２部分と、
前記第１部分から前記電子部品の前記電極まで前記絶縁層を貫通する第３部分と、を有する、請求項１２乃至１５のいずれか一項に記載の電子部品搭載基板。
【請求項１７】
前記絶縁層は、部分的に前記電子部品と前記凹部の側壁との間に位置する、請求項１１乃至１６のいずれか一項に記載の電子部品搭載基板。
【請求項１８】
前記基板の熱膨張率は、前記電子部品の熱膨張率より大きく、１０ｐｐｍ以下である、請求項１７に記載の電子部品搭載基板。
【請求項１９】
第１面と、第１面の反対側に位置する第２面とを有する基板を準備する工程と、
前記第１面上に第１導電層を形成する工程と、
前記第１面上に電極が露出するように電子部品を搭載する工程と、
前記第１導電層および前記電子部品に対して絶縁性を有する絶縁層を少なくとも部分的に形成する工程と、
前記絶縁層に対して前記第１導電層および前記電子部品の前記電極に電気的に接続された第２導電層を少なくとも部分的に形成する工程と、を備える、電子部品搭載基板の製造方法。
【請求項２０】
前記電子部品を搭載する工程は、前記電子部品を接着材で前記第１面に接着する工程を有する、請求項１９に記載の電子部品搭載基板の製造方法。
【請求項２１】
前記第２導電層を形成する工程は、前記第２導電層が、前記第１導電層まで前記絶縁層を貫通する第１部分と、前記電子部品の前記電極まで前記絶縁層を貫通する第２部分とを有するように行う、請求項１９又は２０に記載の電子部品搭載基板の製造方法。
【請求項２２】
第１面と、前記第１面の反対側に位置する第２面とを有し、ガラスを含有する基板を準備する工程と、
前記基板に、前記第１面から前記第２面に向かって凹部を形成する工程と、
前記凹部内に、電極が露出するように電子部品を搭載する工程と、
前記第１面上および前記電子部品上に、絶縁性を有する絶縁層を少なくとも部分的に形成する工程と、
前記絶縁層上に、前記電子部品の前記電極に電気的に接続された導電層を部分的に形成する工程と、を備える、電子部品搭載基板の製造方法。
【請求項２３】
前記電子部品を搭載する工程は、前記電子部品を前記凹部の内底面に接着する工程を有する、請求項２２に記載の電子部品搭載基板の製造方法。
【請求項２４】
前記凹部を形成する前に、前記第１面から前記第２面まで前記基板を貫通する貫通電極を形成する工程を更に備える、請求項２２又は２３に記載の電子部品搭載基板の製造方法。
【請求項２５】
前記導電層を形成する工程は、前記導電層が、前記絶縁層上に位置する第１部分と、前記第１部分から前記貫通電極に電気的に接続される位置まで前記絶縁層を貫通する第２部分と、前記第１部分から前記電子部品の前記電極まで前記絶縁層を貫通する第３部分と、を有するように行う、請求項２４に記載の電子部品搭載基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電子部品搭載基板およびその製造方法に関する。
【背景技術】
【０００２】
従来から、電子部品が搭載された電子部品搭載基板に関する種々の技術が提案されている。例えば、特許文献１には、回路面を下に向けたフェイスダウンの状態で半導体チップを基板上に実装したフリップチップボンディング方式の半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−７３８６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
フリップチップボンディングでは、半導体チップの電極上にバンプを形成したうえで、バンプを介して半導体チップを基板の電極に電気的に接続する必要がある。このため、フリップチップボンディングを用いる特許文献１に記載の技術では、バンプの形成に手間がかかることで、半導体チップを基板上に簡便に搭載することが困難であるといった問題があった。
【０００５】
本開示は、以上の点を考慮してなされたものであり、電子部品を基板上に簡便に搭載することができる電子部品搭載基板およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の課題を解決するために、本開示の一態様では、
第１面と、前記第１面の反対側に位置する第２面とを有する基板と、
前記第１面上に位置する第１導電層と、
前記第１面上に位置する電子部品であって、前記第１面と反対側に位置する電極を有する電子部品と、
前記第１導電層および前記電子部品上に位置し、絶縁性を有する絶縁層と、
前記絶縁層上に位置し、前記第１導電層および前記電子部品の前記電極に電気的に接続された第２導電層と、を備える、電子部品搭載基板が提供される。
【０００７】
前記第１面から前記第２面まで前記基板を貫通し、前記第１導電層に電気的に接続された貫通電極を更に備えてもよい。
【０００８】
前記貫通電極は、インダクタの一部であってもよい。
【０００９】
前記貫通電極に電気的に接続されたキャパシタを更に備えてもよい。
【００１０】
前記第２面上に位置し、前記貫通電極に電気的に接続された端子部を更に備えてもよい。
【００１１】
前記第２導電層は、前記第１導電層まで前記絶縁層を貫通する第１部分と、前記電子部品の前記電極まで前記絶縁層を貫通する第２部分とを有してもよい。
【００１２】
前記電子部品は、前記第１導電層から電気的に絶縁されていてもよい。
【００１３】
前記絶縁層の誘電正接は、０より大きく０．０１より小さくてもよい。
【００１４】
前記第１面上に位置する第２インダクタを更に備え、
前記第１導電層は、前記第２インダクタの第１部分を有し、
前記第２導電層は、部分的に前記第２インダクタの第１部分まで前記絶縁層を貫通する前記第２インダクタの第２部分を有してもよい。
【００１５】
前記基板は、ガラスを含有してもよい。
【００１６】
本開示の他の一態様では、第１面と、前記第１面とは反対側に位置する第２面とを有し、ガラスを含有する基板であって、前記第１面に開口を有する凹部が設けられた基板と、
前記凹部内に位置する電子部品であって、前記第１面側に位置する電極を有する電子部品と、
前記第１面上および前記電子部品上に位置し、絶縁性を有する絶縁層と、
部分的に前記絶縁層上に位置し、前記電子部品の前記電極に電気的に接続された導電層と、を備える、電子部品搭載基板が提供される。
【００１７】
前記第１面から前記第２面まで前記基板を貫通し、前記導電層に電気的に接続された貫通電極を更に備えてもよい。
【００１８】
前記貫通電極に電気的に接続されたキャパシタを更に備えてもよい。
【００１９】
前記キャパシタは、
前記第１面上および前記第２面上の少なくとも一方に位置し、前記貫通電極に電気的に接続された第１導電層と、
前記第１導電層上に位置する無機層と、
前記無機層上に位置する第２導電層と、を有してもよい。
【００２０】
前記貫通電極は、インダクタの一部であってもよい。
【００２１】
前記導電層は、
前記絶縁層上に位置する第１部分と、
前記第１部分から前記貫通電極に電気的に接続される位置まで前記絶縁層を貫通する第２部分と、
前記第１部分から前記電子部品の前記電極まで前記絶縁層を貫通する第３部分と、を有してもよい。
【００２２】
前記絶縁層は、部分的に前記電子部品と前記凹部の側壁との間に位置してもよい。
【００２３】
前記基板の熱膨張率は、前記電子部品の熱膨張率より大きく、１０ｐｐｍ以下であってもよい。
【００２４】
本開示の他の一態様では、
第１面と、第１面の反対側に位置する第２面とを有する基板を準備する工程と、
前記第１面上に第１導電層を形成する工程と、
前記第１面上に電極が露出するように電子部品を搭載する工程と、
前記第１導電層および前記電子部品に対して絶縁性を有する絶縁層を少なくとも部分的に形成する工程と、
前記絶縁層に対して前記第１導電層および前記電子部品の前記電極に電気的に接続された第２導電層を少なくとも部分的に形成する工程と、を備える、電子部品搭載基板の製造方法が提供される。
【００２５】
前記電子部品を搭載する工程は、前記電子部品を接着材で前記第１面に接着する工程を有してもよい。
【００２６】
前記第２導電層を形成する工程は、前記第２導電層が、前記第１導電層まで前記絶縁層を貫通する第１部分と、前記電子部品の前記電極まで前記絶縁層を貫通する第２部分とを有するように行ってもよい。
【００２７】
本開示の他の一態様では、
第１面と、前記第１面の反対側に位置する第２面とを有し、ガラスを含有する基板を準備する工程と、
前記基板に、前記第１面から前記第２面に向かって凹部を形成する工程と、
前記凹部内に、電極が露出するように電子部品を搭載する工程と、
前記第１面上および前記電子部品上に、絶縁性を有する絶縁層を少なくとも部分的に形成する工程と、
前記絶縁層上に、前記電子部品の前記電極に電気的に接続された導電層を部分的に形成する工程と、を備える、電子部品搭載基板の製造方法が提供される。
【００２８】
前記電子部品を搭載する工程は、前記電子部品を前記凹部の内底面に接着する工程を有してもよい。
【００２９】
前記凹部を形成する前に、前記第１面から前記第２面まで前記基板を貫通する貫通電極を形成する工程を更に備えてもよい。
【００３０】
前記導電層を形成する工程は、前記導電層が、前記絶縁層上に位置する第１部分と、前記第１部分から前記貫通電極に電気的に接続される位置まで前記絶縁層を貫通する第２部分と、前記第１部分から前記電子部品の前記電極まで前記絶縁層を貫通する第３部分と、を有するように行ってもよい。
【発明の効果】
【００３１】
本開示によれば、電子部品を基板上に簡便に搭載することができる。
【図面の簡単な説明】
【００３２】
【図１】第１の実施形態による電子部品搭載基板を示す断面図である。
【図２】第１の実施形態による電子部品搭載基板の製造方法を示す断面図である。
【図３】図２に続く第１の実施形態による電子部品搭載基板の製造方法を示す断面図である。
【図４】図３に続く第１の実施形態による電子部品搭載基板の製造方法を示す断面図である。
【図５】第１の実施形態の第１の変形例による電子部品搭載基板を示す断面図である。
【図６】第１の実施形態の第２の変形例による電子部品搭載基板を示す断面図である。
【図７】第１の実施形態の第３の変形例による電子部品搭載基板を示す断面図である。
【図８】第１の実施形態の第５の変形例による電子部品搭載基板を示す断面図である。
【図９】第１の実施形態の第６の変形例による電子部品搭載基板を示す断面図である。
【図１０】第１の実施形態の第７の変形例による電子部品搭載基板を示す平面図である。
【図１１】第２の実施形態による電子部品搭載基板を示す断面図である。
【図１２】第２の実施形態による電子部品搭載基板の製造方法を示す断面図である。
【図１３】図１２に続く第２の実施形態による電子部品搭載基板の製造方法を示す断面図である。
【図１４】図１３に続く第２の実施形態による電子部品搭載基板の製造方法を示す断面図である。
【図１５】図１４に続く第２の実施形態による電子部品搭載基板の製造方法を示す断面図である。
【図１６】第２の実施形態の第１の変形例による電子部品搭載基板を示す断面図である。
【図１７】図１６と異なる第２の実施形態の第１の変形例による電子部品搭載基板を示す断面図である。
【図１８】第２の実施形態の第２の変形例による電子部品搭載基板を示す断面図である。
【図１９】第２の実施形態の第２の変形例による電子部品搭載基板を示す図１８のＩＸ−ＩＸ断面図である。
【図２０】第２の実施形態の第３の変形例による電子部品搭載基板を示す断面図である。
【図２１】第２の実施形態の第４の変形例による電子部品搭載基板を示す断面図である。
【図２２】第２の実施形態の第５の変形例による電子部品搭載基板を示す断面図である。
【図２３】図２２と異なる第２の実施形態の第５の変形例による電子部品搭載基板を示す断面図である。
【図２４】電子部品搭載基板が搭載される製品の例を示す図である。
【発明を実施するための形態】
【００３３】
＜第１の実施形態＞
以下、本開示の第１の実施形態に係る電子部品搭載基板の構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」など用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
【００３４】
（電子部品搭載基板１０）
以下、本開示の第１の実施の形態について説明する。まず、本実施の形態に係る電子部品搭載基板１０の構成について説明する。本実施形態の電子部品搭載基板１０は、例えば、マザーボードと電子部品とを中継するインターポーザ基板として用いることができる。図１は、第１の実施形態による電子部品搭載基板１０を示す断面図である。
【００３５】
図１に示すように、電子部品搭載基板１０は、基板１２と、貫通電極２２と、第１配線構造部３０と、第２配線構造部４０と、電子部品５０とを備える。以下、電子部品搭載基板１０の各構成要素について説明する。
【００３６】
（基板１２）
基板１２は、第１面１３と第１面１４の反対側に位置する第２面１４を有している。図１に示すように、基板１２の第２面から第１面に向かう方向を上側D１とし、基板１２の第１面から第２面に向かい方向を下側D2という。また、基板１２の第１面上を第１の側、第２面上を第２の側とする。なお、上側Ｄ１および下側Ｄ２は、あくまで図１における方向を表現したものに過ぎず、電子部品搭載基板１０の向きによっては、上側Ｄ１と下側Ｄ２が逆転することもある。また、基板１２には、第１面１３から第２面１４まで貫通する複数の貫通孔２０が設けられている。
【００３７】
基板１２は、一定の絶縁性を有する無機材料を含んでいる。例えば、基板１２は、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Ａｌ２Ｏ３)基板、窒化アルミ(ＡｌＮ)基板、酸化ジリコニア(ＺｒＯ２)基板など、又は、これらの基板が積層されたものである。基板１２は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を部分的に含んでいてもよい。
【００３８】
基板１２で用いるガラスの例としては、無アルカリガラスなどを挙げることができる。
無アルカリガラスとは、ナトリウムやカリウムなどのアルカリ成分を含まないガラスである。無アルカリガラスは、例えば、アルカリ成分の代わりにホウ酸を含む。また、無アルカリガラスは、例えば、酸化カルシウムや酸化バリウムなどのアルカリ土類金属酸化物を含む。ガラスを含有する基板は、例えばカメラモジュール用の電子部品搭載基板１０などの透明性が要求される電子部品搭載基板１０に好適に用いることができる。また、ガラスを含有する基板は、カメラモジュール用の電子部品搭載基板１０の他、サーバ、スーパーピュータなど、高性能のＬＳＩを実装する基板としても用いられる。これは、シリコン基板と比較して信号の伝送損失が少なく、ＧＨｚ帯域の信号処理に適しているためである。
【００３９】
図１に示す例において、貫通孔２０の側壁２１は、厚み方向Ｄに沿って平行である。しかしながら、貫通孔２０の形状が特に限られることはない。例えば、貫通孔２０は、基板１２の第１面１３及び第２面１４から基板１２の厚み方向Ｄの中央側に向かうにつれて幅が小さくなる形状を有していてもよい。また、貫通孔２０の側壁２１は、厚み方向Ｄに沿って広がっていてもよいし、一部が湾曲していてもよい。
【００４０】
（貫通電極２２）
貫通電極２２は、貫通孔２０の内部に位置し、且つ導電性を有する部材である。本実施形態において、貫通電極２２の厚みは、貫通孔２０の幅よりも小さく、このため、貫通孔２０の内部には、貫通電極２２が存在しない空間がある。すなわち、貫通電極２２は、いわゆるコンフォーマルビアである。なお、図１の例において、貫通孔２０の内部の空間は、有機層２６で埋められている。貫通電極２２は、貫通孔２０内に充填されたフィルドビアであってもよい。
【００４１】
貫通電極２２が導電性を有する限りにおいて、貫通電極２２の構成は特に限定されない。例えば、貫通電極２２は、導電性を有する単一の層から構成されていてもよく、若しくは、導電性を有する複数の層を含んでいてもよい。また、貫通電極２２は、貫通孔２０の側壁２１側から中心側へ順に並ぶシード層およびめっき層を含んでいてもよい。この場合、貫通孔２０の側壁２１とシード層との間に中間層を設けてもよい。中間層を構成する材料としては、例えば、チタン、チタン窒化物、モリブデン、モリブデン窒化物、タンタル、タンタル窒化物等、又はこれらを積層したものを用いることができる。中間層は、例えば、蒸着法やスパッタリング法などの物理成膜法で形成される。中間層は、例えば、側壁２１に対するシード層やめっき層の密着性を高めるという役割を果たす。また、中間層は、シード層又はめっき層に含まれる金属元素が貫通孔２０の側壁２１を介して基板１２の内部に拡散することを抑制するという役割を果たしてもよい。
【００４２】
有機層２６は、好ましくは０．０３以下、より好ましくは０．０２以下、更に好ましくは０．０１以下の誘電正接を有する有機材料を含む。有機層２６の有機材料としては、ポリイミドやエポキシ樹脂などを用いることができる。誘電正接の小さい有機材料を用いて有機層２６を構成することにより、貫通電極２２を通るべき電気信号の一部が有機層２６を通ってしまうことを抑制することができる。これにより、電子部品搭載基板１０の帯域を高周波側に広げることができる。
【００４３】
（第１配線構造部３０）
第１配線構造部３０は、基板１２の第１面１３側に電気的な回路を構成するよう第１面１３側に設けられた導電層や絶縁層などの層を有する。図１の例において、第１配線構造部３０は、第１導電層の一例である第１面第１導電層３１と、絶縁層の一例である第１面第１有機層３４と、第２導電層の一例である第１面第２導電層３３とを有する。
【００４４】
〔第１面第１導電層３１〕
第１面第１導電層３１は、基板１２の第１面１３に対して上側Ｄ１に位置する、導電性を有する層である。図１の例において、第１面第１導電層３１は、貫通電極２２に電気的に接続されている。第１面第１導電層３１は、貫通電極２２から電気的に絶縁された部分を有していてもよい。
【００４５】
第１面第１導電層３１は、基板１２の第１面１３上に位置するシード層と、シード層上に位置するめっき層とを有していてもよい。シード層は、電解めっき処理によってめっき層を形成する電解めっき工程の際に、めっき液中の金属イオンを析出させてめっき層を成長させるための土台となる、導電性を有する層である。シード層の材料としては、銅などの導電性を有する材料を用いることができる。シード層の材料は、めっき層の材料と同一であってもよく、異なっていてもよい。例えば、シード層は、チタンと銅を順に積層した積層膜や、クロムなどであってもよい。シード層は、例えば、スパッタリング法、蒸着法、無電解めっき法などによって形成してもよい。めっき層は、めっき処理によって形成される、導電性を有する層である。めっき層は、銅を含有する。めっき層は、銅と、銅以外の金属、例えば、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムとの合金を含有していてもよく、または、銅と銅以外の金属とを積層したものであってもよい。
【００４６】
（電子部品５０）
ここで、第１配線構造部３０を構成する第１面第１有機層３４および第１面第２導電層３３よりも先に、第１配線構造部３０の内部に位置する電子部品５０について説明する。
【００４７】
電子部品５０は、第１面１３に対して上側Ｄ１に位置し、第１面第１導電層３１および第１面第２導電層３３を通じて電気信号を送信または受信する。
【００４８】
電子部品５０は、基板１２の第１面１３とは反対側に位置する電極５１aすなわち端子を有する。図１において、電子部品５０は上側Ｄ１に第１面第１有機層３４から露出した電極５１ａすなわち端子を有する。また、後述するように、電極５１aは第１面第２導電層３３と電気的に接続される。電子部品５０は、例えば、ＬＳＩ(Large-Scale Integration)、ＭＥＭＳ(Micro Electro Mechanical Systems)およびディスクリート部品などのデバイスチップである。
【００４９】
電子部品５０は、その下側Ｄ２の端面５２ａ、すなわち基板１２の第１面１３側に位置する電子部品５０端面５２ａにおいて、第１面第１導電層３１から電気的に絶縁された状態で第１面１３に接している。以下、電子部品５０の下側Ｄ２の端面５２ａのことを、下端面５２ａとも呼ぶ。より具体的には、電子部品５０の下端面５２ａは、ダイアタッチメント材などの図示しない接着材を介して第１面１３に接着されている。
【００５０】
次に、第１面第１有機層３４および第１面第２導電層３３について順に説明する。
〔第１面第１有機層３４〕
第１面第１有機層３４は、第１面１３、第１面第１導電層３１または電子部品５０に対して上側Ｄ１に位置し、有機材料を含み、且つ絶縁性を有する層である。すなわち、第１面第１有機層３４は、第１面第１導電層３１および電子部品５０に対して少なくとも部分的に上側Ｄ１に位置する。
【００５１】
第１面第１有機層３４は、０．０３以下、好ましくは０．０２以下、より好ましくは０．０１以下の誘電正接を有する有機材料を含んでもよい。第１面第１有機層３４の有機材料としては、ポリイミド、エポキシ樹脂などを用いることができる。誘電正接の小さい有機材料を用いて第１面第１有機層３４を構成することにより、第１面第１導電層３１を通るべき電気信号の一部が第１面第１有機層３４を通ってしまうことを抑制することができる。これにより、電子部品搭載基板１０の帯域を高周波側に広げることができる。
【００５２】
なお、第１面第１有機層３４は、例えば、有機材料を含有する感光性フィルムを用いた露光処理および現像処理によって形成してもよく、または、有機材料を含有する液をスピンコートで塗布し、乾燥させることによって形成してもよい。
【００５３】
〔第１面第２導電層３３〕
第１面第２導電層３３は、第１面第１導電層３１、電子部品５０または第１面第１有機層３４に対して上側Ｄ１に位置する、導電性を有する層である。言い換えると、第１面第２導電層３３は、第１面第１導電層３１、電子部品５０または第１面第１有機層３４に対して基板１２の第１面１３とは反対側に位置する、導電性を有する層である。すなわち、第１面第２導電層３３は、第１面第１有機層３４に対して少なくとも部分的に上側Ｄ１に位置する。
【００５４】
第１面第２導電層３３は、第１面第１導電層３１まで第１面第１有機層３４を貫通する第１部分３３１と、電子部品５０の電極５１ａまで第１面第１有機層３４を貫通する第２部分３３２とを有する。第１部分３３１および第２部分３３２は、ポストと呼ぶこともできる。第１部分３３１により、第１面第２導電層３３は、第１面第１導電層３１に電気的に接続されている。第２部分３３２により、第１面第２導電層３３は、電子部品５０に電気的に接続されている。
【００５５】
このように、第１面第２導電層３３を介して電子部品５０と第１面第１導電層３１とを電気的に接続することで、バンプを要することなく簡便に電子部品５０を実装することができる。なお、第１面第２導電層３３は、電子部品５０および第１面第１導電層３１から電気的に絶縁された部分を有していてもよい。
【００５６】
第１面第２導電層３３は、貫通電極２２や第１面第１導電層３１と同様に、第１面第１有機層３４上に順に積層されたシード層及びめっき層を含んでいてもよい。第１面第２導電層３３を構成する材料は、貫通電極２２や第１面第１導電層３１を構成する材料と同様でよい。
【００５７】
（第２配線構造部４０）
次に、第２配線構造部４０について説明する。第２配線構造部４０は、基板１２の第２面１４側に電気的な回路を構成するよう第２面１４側に設けられた導電層や絶縁層などの層を有する。図１の例において、第２配線構造部４０は、第２面第１導電層４１有する。
【００５８】
〔第２面第１導電層４１〕
第２面第１導電層４１は、基板１２の第２面１４に対して下側Ｄ２、すなわち基板１２の第２面１４上に位置する、導電性を有する層である。図１の例において、第２面第１導電層４１は、貫通電極２２と電気的に接続されている。第２面第１導電層４１は、貫通電極２２から電気的に絶縁された部分を有していてもよい。
【００５９】
第２面第１導電層４１は、貫通電極２２や第１面第１導電層３１と同様に、第２面１４上に順に積層されたシード層及びめっき層を含んでいてもよい。第２面第１導電層４１を構成する材料は、貫通電極２２や第１面第１導電層３１を構成する材料と同様でよい。
【００６０】
（電子部品搭載基板１０の製造方法）
以下、電子部品搭載基板１０の製造方法の一例について、図２乃至図４を参照して説明する。
【００６１】
（貫通孔２０の形成工程）
図２は、第１の実施形態による電子部品搭載基板１０の製造方法を示す断面図である。まず、基板１２を準備する。次に、第１面１３および第２面１４の少なくともいずれかにレジスト層を設ける。その後、レジスト層のうち貫通孔２０に対応する位置に開口を設ける。
次に、レジスト層の開口において基板１２を加工することにより、図２に示すように、基板１２に貫通孔２０を形成することができる。基板１２を加工する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。
【００６２】
なお、基板１２にレーザを照射することによって基板１２に貫通孔２０を形成してもよい。この場合、レジスト層は設けられていなくてもよい。レーザ加工のためのレーザとしては、エキシマレーザ、Ｎｄ：ＹＡＧレーザ、フェムト秒レーザ等を用いることができる。Ｎｄ：ＹＡＧレーザを採用する場合、波長が１０６４ｎｍの基本波、波長が５３２ｎｍの第２高調波、波長が３５５ｎｍの第３高調波等を用いることができる。
【００６３】
また、レーザ照射とウェットエッチングを適宜組み合わせることもできる。具体的には、まず、レーザ照射によって基板１２のうち貫通孔２０が形成されるべき領域に変質層を形成する。続いて、基板１２をフッ化水素などに浸漬して、変質層をエッチングする。これによって、基板１２に貫通孔２０を形成することができる。その他にも、基板１２に研磨材を吹き付けるブラスト処理によって基板１２に貫通孔２０を形成してもよい。
【００６４】
（貫通電極２２の形成工程）
貫通孔２０を形成した後、図２に示すように、貫通孔２０の側壁２１に貫通電極２２を形成する。具体的には、スパッタリング法、蒸着法、無電解めっき法などによって、基板１２の第１面１３、第２面１４及び側壁２１上にシード層を形成する。シード層を形成した後、貫通電極２２を設けないシード層上にレジスト層を形成する。レジスト層を形成した後、レジスト層をマスクとした電解めっきにより、レジスト層によって覆われていないシード層上に、貫通電極２２の形状を有するめっき層を形成する。めっき層を形成した後、レジスト層を除去する。レジスト層を除去した後、シード層のうちレジスト層が形成されていた部分を、ウェットエッチングにより除去する。これにより、貫通電極２２と、第１面第１導電層３１と、第２面第１導電層４１とを形成することができる。なお、めっき層をアニールする工程を実施してもよい。
【００６５】
（有機層２６の形成工程）
図３は、図２に続く第１の実施形態による電子部品搭載基板１０の製造方法を示す断面図である。貫通電極２２、第１面第１導電層３１および第２面第１導電層４１を形成した後、図３に示すように、貫通孔２０の内部に有機層２６を形成する。具体的には、先ず、有機層２６を構成するための樹脂層を含むフィルムを、基板１２の上側Ｄ１及び下側Ｄ２に配置する。次いで、フィルムを加圧することにより、樹脂層を貫通孔２０の内部に押し込む。その後、貫通孔２０の内部に押し込まれた樹脂層を、樹脂層に光を照射することなどによって硬化させる。また、樹脂層の不要部分を除去する。このようにして、貫通孔２０の内部に有機層２６を設けることができる。
【００６６】
（電子部品５０の搭載工程）
図４は、図３に続く第１の実施形態による電子部品搭載基板１０の製造方法を示す断面図である。有機層２６を形成した後、図４に示すように、第１面１３上に電子部品５０を搭載する。具体的には、第１面１３に電子部品５０の搭載位置を示すアライメントマークを形成したうえで、搭載位置に例えばフィルム状のダイアタッチメント材を配置する。なお、アライメントマークは、貫通電極２２の形成工程において貫通電極２２と同じ材料で形成してもよく、または、貫通電極２２の形成工程と異なる工程において貫通電極２２と異なる材料で形成してもよい。ダイアタッチメント材を配置した後、アライメントマークを確認しながら、電子部品５０をその電極５１ａを含む回路面を上側Ｄ１に向けたフェイスアップの状態で搭載位置に載置する。これにより、ダイアタッチメント材の粘着力によって電子部品５０を第１面１３に接着すなわち仮止めすることができる。
【００６７】
（第１面第１有機層３４の形成工程）
電子部品５０を搭載した後、図４に示すように、第１面１３上、第１面第１導電層３１上または電子部品５０上に、第１面第１有機層３４を形成する。すなわち、第１面第１導電層３１および電子部品５０に対して上側Ｄ１に、第１面第１有機層３４を少なくとも部分的に形成する。このとき、図４に示すように、第１面第１導電層３１まで厚み方向Ｄに第１面第１有機層３４を貫通する第１貫通孔３４ａと、電子部品５０の電極５１ａまで厚み方向Ｄに第１面第１有機層３４を貫通する第２貫通孔３４ｂとを、第１面第１有機層３４と同時に形成する。例えば、まず、有機材料を含む感光層と、基材とを有するフィルムを、基板１２の第１面１３側に貼り付ける。次いで、フィルムに露光処理及び現像処理を施す。これによって、フィルムの感光層からなり、第１貫通孔３４ａおよび第２貫通孔３４ｂが形成された第１面第１有機層３４を、基板１２の第１面１３側に形成することができる。
【００６８】
（第１面第２導電層３３の形成工程）
第１面第１有機層３４を形成した後、図１に示すように、第１面第１導電層３１上、電子部品５０上または第１面第１有機層３４上に、第１面第２導電層３３を形成する。すなわち、第１面第１有機層３４に対して上側Ｄ１に、第１面第２導電層３３を部分的に形成する。このとき、第１貫通孔３４ａの内部に第１部分３３１を形成し、第２貫通孔３４ｂの内部に第２部分３３２を形成する。第１面第２導電層３３は、第１面第１導電層３１と同様に、レジスト層をマスクとしたフォトリソグラフィーによるシード層およびめっき層のパターニングによって形成してもよい。
【００６９】
以上の工程により、図１に示した電子部品搭載基板１０が得られる。以下、本実施形態によってもたらされる作用について説明する。
【００７０】
本実施形態の電子部品搭載基板１０は、従来のフリップチップボンディング方式と異なり、バンプの形成を要することなく配線技術で電子部品５０を実装することができる。これにより、電子部品５０を基板１２上に簡便に搭載することができる。
【００７１】
また、本実施形態の電子部品搭載基板１０は、貫通電極２２を有することで、第１面１３側および第２面１４側の双方から電子部品５０にアクセスすることができる。これにより、電気信号の伝送効率を向上させることができる。また、このように電気信号の伝送効率が向上された電子部品搭載基板１０を、電子部品５０へのバンプの形成を要することなく簡便に製造することができる。
【００７２】
また、ガラスを含有する基板１２を用いれば、信号の伝送損失を低減することができる。また、このように信号の伝送損失が低減された電子部品搭載基板１０を、電子部品５０へのバンプの形成を要することなく簡便に製造することができる。
【００７３】
（第１の変形例）
次に、貫通電極２２がインダクタの一部を構成する第１の変形例について説明する。図５は、第１の実施形態の第１の変形例による電子部品搭載基板１０を示す断面図である。図５は、図１のＶ−Ｖ断面に対応する断面図である。
【００７４】
図５に示すように、第１の変形例の電子部品搭載基板１０において、貫通電極２２は、インダクタ１７の一部である。すなわち、貫通電極２２は、第１面第１導電層３１および第２面第１導電層４１とともにインダクタ１７を構成している。
【００７５】
第１の変形例によれば、第１面第２導電層３３によってインダクタ１７と電子部品５０とを電気的に接続することができるので、インダクタ１７を有する基板１２に電子部品５０を簡便に搭載することができる。
【００７６】
（第２の変形例）
次に、キャパシタを有する第２の変形例について説明する。図６は、第１の実施形態の第２の変形例による電子部品搭載基板１０を示す断面図である。
【００７７】
図６に示すように、第２の変形例において、第２配線構造部４０は、キャパシタ１５を備える。
【００７８】
キャパシタ１５は、第２面１４に対して下側Ｄ２、すなわち第２面１４上に位置し、貫通電極２２に電気的に接続されている。キャパシタ１５は、例えば、ＭＩＭ (Metal-Insulator-Metal) 構造を有するキャパシタである。図６の例において、キャパシタ１５は、基板１２に対して電子部品５０とほぼ正反対の位置に配置されている。キャパシタ１５の位置は、図６の態様に限定されず、例えば、電子部品５０の正反対の第２面１４上の位置から第２面１４に沿った面方向にずれた位置であってもよい。また、キャパシタ１５は、第１面１３に対して上側Ｄ１に位置していてもよい。
【００７９】
キャパシタ１５は、下部電極を構成する第２面第１導電層４１と、絶縁体を構成する第２面第１無機層４２と、上部電極を構成する第２面第２導電層４３とを有する。
【００８０】
〔第２面第１無機層４２〕
第２面第１無機層４２は、第２面第１導電層４１に対して下側Ｄ２に位置し、無機材料を含み、且つ絶縁性を有する層である。すなわち、第２面第１無機層４２は、第２面第１導電層４１に対して基板１２の第２面１４とは反対側に位置する層である。第２面第１無機層４２は、キャパシタ１５の絶縁体以外の部分を有していてもよい。
【００８１】
第２面第１無機層４２の無機材料としては、ＳｉＮなどの珪素窒化物を用いることができる。その他にも、第２面第１無機層４２の無機材料の例として、酸化シリコン、酸化アルミ、五酸化タンタルなどを挙げることができる。第２面第１無機層４２は、単一の層から構成されていてもよく、複数の層を含んでいてもよい。
【００８２】
第２面第１無機層４２は、例えば、プラズマＣＶＤやスパッタリングなどで形成してもよい。また、第２面第１無機層４２は、例えば、反応性イオンエッチングによってキャパシタ１５に適した大きさおよび形状に加工してもよい。
【００８３】
〔第２面第２導電層４３〕
第２面第２導電層４３は、第２面第１無機層４２に対して下側Ｄ２に位置する、導電性を有する層である。すなわち、第２面第２導電層４３は、第２面第１無機層４２に対して基板１２の第２面１４とは反対側に位置する層である。第２面第２導電層４３は、キャパシタ１５の上部電極以外の部分を有していてもよい。
【００８４】
第２面第２導電層４３は、貫通電極２２や第１面第１導電層３１と同様に、第２面第１無機層４２上に順に積層されたシード層及びめっき層を含んでいてもよい。第２面第２導電層４３を構成する材料は、貫通電極２２や第１面第１導電層３１を構成する材料と同様でよい。
【００８５】
第２の変形例によれば、第１面第２導電層３３によって、キャパシタ１５を構成する第２面第１導電層４１と電子部品５０とを貫通電極２２を介して電気的に接続することができるので、キャパシタ１５を有する基板１２に電子部品５０を簡便に搭載することができる。
【００８６】
（第３の変形例）
次に、第３の変形例として、マザーボードへの電子部品搭載基板１０の搭載例について説明する。図７は、第１の実施形態の第３の変形例による電子部品搭載基板１０を示す断面図である。
【００８７】
図７に示すように、第３の変形例において、第２配線構造部４０は、図１の構成に加えて、更に、第２面第１有機層４４と、端子部４３１とを有する。
【００８８】
〔第２面第１有機層４４〕
第２面第１有機層４４は、第２面１４または第２面第１導電層４１に対して下側Ｄ２に位置し、有機材料を含み、且つ絶縁性を有する層である。すなわち、第２面第１有機層４４は、第２面１４または第２面第１導電層４１に対して基板１２の第２面１４とは反対側に位置する層である。
【００８９】
第２面第１有機層４４は、０．０３以下、好ましくは０．０２以下、より好ましくは０．０１以下の誘電正接を有する有機材料を含んでもよい。第２面第１有機層４４の有機材料としては、ポリイミドやエポキシ樹脂などを用いることができる。誘電正接の小さい有機材料を用いて第２面第１有機層４４を構成することにより、第２面第１導電層４１を通るべき電気信号の一部が第２面第１有機層４４を通ってしまうことを抑制することができる。これにより、電子部品搭載基板１０の帯域を高周波側に広げることができる。
【００９０】
なお、第２面第１有機層４４は、例えば、有機材料を含有する感光性フィルムを用いた露光処理および現像処理によって形成してもよく、または、有機材料を含有する液をスピンコートで塗布し、乾燥させることによって形成してもよい。
【００９１】
〔端子部４３１〕
端子部４３１は、第２の変形例で説明した第２面第２導電層４３の少なくとも一部によって構成されている。なお、図７の例では、第２の変形例で説明したキャパシタ１５が省略されているが、第２の変形例と同様に、第２面第２導電層４３がキャパシタ１５の上部電極を構成する部分を有していてもよい。
【００９２】
端子部４３１は、第２面第１導電層４１または第２面第１有機層４４に対して下側Ｄ２に位置する。すなわち、端子部４３１は、第２面第１導電層４１または第２面第１有機層４４に対して基板１２の第２面１４とは反対側に位置する。また、端子部４３１は、第２面第１導電層４１または有機層２６まで厚み方向Ｄに第２面第１有機層４４を貫通し、第２面第１導電層４１に電気的に接続されている。
【００９３】
第３の変形例によれば、図７に示すように、端子部４３１にバンプ４５を設けた状態で、バンプ４５を介して端子部４３１をマザーボード５に電気的に接続することができる。
【００９４】
（第４の変形例）
次に、第１面第１有機層３４の誘電正接を更に小さくする第４の変形例について説明する。なお、第４の変形例の電子部品搭載基板１０の基本構成は、図１の例の電子部品搭載基板１０と同様である。また、第４の変形例は、第１〜第３の変形例と適宜組み合わせることもできる。
【００９５】
第４の変形例において、第１面第１有機層３４の有機材料の１０ＧＨｚにおける誘電正接は、例えば、０より大きく０．０１未満であり、好ましくは０．００６未満であり、更に好ましくは０．００４未満である。このような誘電正接を有する有機材料の例としては、エポキシ系樹脂、ポリフェニレンエーテル系樹脂、ポリテトラフルオロエチレン樹脂等のフッ素系樹脂などを挙げることができる。エポキシ系樹脂の具体例としては、味の素ファインテクノ株式会社製のＧＹ１１、ＧＬ１０２、ＧＬ１０３、太陽インキ製造株式会社製のＺａｒｉｓｔｏ５１７Ｘなどを挙げることができる。ポリフェニレンエーテル系樹脂の具体例としては、ナミックス株式会社製のＮＣ０２０９などを挙げることができる。フッ素系樹脂の具体例としては、旭硝子株式会社製のサイトップ、ＥＰＲＩＭＡ ＡＬなどを挙げることができる。
【００９６】
また、第４の変形例において、第１面第１有機層３４の有機材料は、紫外線などに対する感光性を有していない。例えば、有機材料は、光重合開始剤を含んでいない。これにより、有機材料の誘電正接を低くし易くなる。なお、有機材料が感光性を有さない場合、第１面第１有機層３４を加工して第１面第１有機層３４に第１貫通孔３４ａおよび第２貫通孔３４ｂを形成する方法として、フォトリソグラフィー法を用いることができなくなる。この場合、第１貫通孔３４ａおよび第２貫通孔３４ｂを形成する方法として、紫外線レーザなどのレーザ光を第１面第１有機層３４に照射するレーザ加工法などを採用することができる。
【００９７】
第４の変形例によれば、誘電正接が更に小さい有機材料で第１面第１有機層３４を構成することができるので、第１面第１有機層３４で生じる誘電損失を更に効果的に低減することができる。
【００９８】
（第５の変形例）
次に、第２面１４に設けられた凹部内に追加の電子部品を備えた第５の変形例について説明する。図８は、第１の実施形態の第５の変形例による電子部品搭載基板１０を示す断面図である。
【００９９】
図８に示すように、第５の変形例による電子部品搭載基板１０は、図１の構成に加えて、更に、第２電子部品５３と、第２面第１有機層４４と、第２面第２導電層４３と、を備える。
【０１００】
第２電子部品５３は、第２面１４に設けられた第２凹部２７に位置する。例えば、図８のように、第２面１４から第１面１３側に向かって基板１２に設けられた第２面凹部２７上に位置し、第２面第１導電層４１および第２面第２導電層４３を通じて電気信号を送信または受信する。
【０１０１】
第２面凹部２７は、第１面１３および第２面１４にほぼ平行な内底面２７ｂと、厚み方向Ｄに沿って内底面２７ｂの外周端から第２面１４まで延びる側壁２７ａとを有する。第２面凹部２７は、第２電子部品５３の外周よりも大きい内周を有しており、このため、第２面凹部２７の側壁２７ａは、全周にわたって第２電子部品５３の外周面を包囲している。
【０１０２】
第２面凹部２７は、例えば、レジストをマスクとしたウェットエッチングで形成してもよい。また、第２面凹部２７は、ブラスト処理で形成してもよい。この場合、ブラスト処理の後に、第２面凹部２７の内表面を滑らかに仕上げるためのウェットエッチングを行ってもよい。あるいは、第２面凹部２７は、ウェットエッチングで貫通孔２０と同時に形成してもよい。この場合、第２面凹部２７を貫通孔２０よりも浅く形成するため、第２面凹部２７のエッチングレートを貫通孔２０のエッチングレートより遅くしてもよい。例えば、貫通孔２０の形成においては、レーザ照射で変質層を形成したうえでレジストをマスクとしたウェットエッチングを行うのに対して、第２面凹部２７の形成においては、レーザ照射による変質層の形成を省略してレジストをマスクとしたウェットエッチングを行うことで、エッチングレートを遅くしてもよい。
【０１０３】
第２電子部品５３は、下側Ｄ２すなわち第２面１４側に位置する電極５３ａすなわち端子を有する。第２電子部品５３は、例えば、ＬＳＩ、ＭＥＭＳおよびディスクリート部品などのデバイスチップである。
【０１０４】
第２電子部品５３は、その上側Ｄ１の端面５３ｂにおいて、貫通電極２２から電気的に絶縁された状態で第２面凹部２７の内底面２７ｂに接している。以下、第２電子部品５３の上側Ｄ１の端面５３ｂのことを、上端面５３ｂとも呼ぶ。より具体的には、第２電子部品５３の上端面５３ｂは、ダイアタッチメント材などの図示しない接着材を介して第２面凹部２７の内底面２７ｂに接着されている。
【０１０５】
このように、基板１２に設けられた第２面凹部２７上に第２電子部品５３を配置することで、樹脂基板上に第２電子部品５３を配置する場合と比較して、反りを抑制し、寸法安定性を向上させることができ、また、第２面１４上に第２電子部品５３を配置する場合と比較して、電子部品搭載基板１０の厚みを抑えることができる。
【０１０６】
第２面第１有機層４４は、第２面第１導電層４１および第２電子部品５３に対して少なくとも部分的に下側Ｄ２に位置する。
【０１０７】
第４の変形例の第１面第１有機層３４と同様に、第２面第１有機層４４の有機材料の１０ＧＨｚにおける誘電正接は、例えば、０より大きく０．０１未満であり、好ましくは０．００６未満であり、更に好ましくは０．００４未満であってもよい。このような有機材料を用いて第２面第１有機層４４を構成することにより、第２面第１有機層４４で生じる誘電損失を更に効果的に低減することができる。
【０１０８】
第２面第２導電層４３は、第２面第１有機層４４に対して少なくとも部分的に下側Ｄ２に位置する。第２面第２導電層４３は、第２面第１導電層４１まで第２面第１有機層４４を貫通する第１部分４３１と、第２電子部品５３の電極５３ａまで第２面第１有機層４４を貫通する第２部分４３２とを有する。第１部分４３１および第２部分４３２は、ポストと呼ぶこともできる。第１部分４３１により、第２面第２導電層４３は、第２面第１導電層４１に電気的に接続されている。第２部分４３２により、第２面第２導電層４３は、第２電子部品５３に電気的に接続されている。
【０１０９】
第２電子部品５３は、第２面第２導電層４３、第２面第１導電層４１、貫通電極２２、第１面第１導電層３１、および第１面第２導電層３３を介して、電子部品５０との間で電気信号を送受信してもよい。
【０１１０】
第５の変形例によれば、第２面第２導電層４３を介して第２電子部品５３と第２面第１導電層４１とを電気的に接続することで、バンプを要することなく簡便に第２電子部品５３を実装することができる。
【０１１１】
（第６の変形例）
次に、第２電子部品５３上にキャパシタを有する第６の変形例について説明する。図９は、第１の実施形態の第６の変形例による電子部品搭載基板１０を示す断面図である。
【０１１２】
図９に示すように、第６の変形例において、第２配線構造部４０は、第２電子部品５３上にキャパシタ１５を備える。キャパシタ１５の下部電極を構成する第２面第１導電層４１は、第２電子部品５３の電極５３ａに電気的に接続されている。キャパシタ１５の上部電極を構成する第２面第２導電層４３は、第２面第１有機層４４に対して少なくとも部分的に下側Ｄ２に位置する第２面第３導電層４５に電気的に接続されている。第２面第３導電層４５は、貫通電極２２に連続する第２面第１導電層４１まで第２面第１有機層４４を貫通する第１部分４５１と、キャパシタ１５の第２面第２導電層４３まで第２面第１有機層４４を貫通する第２部分４５２とを有する。第１部分４５１および第２部分４５２は、ポストと呼ぶこともできる。第１部分４５１により、第２面第３導電層４５は、第２面第１導電層４１に電気的に接続されている。第２部分４５２により、第２面第３導電層４５は、キャパシタ１５に電気的に接続されている。なお、キャパシタ１５の下部電極は、貫通電極２２に連続する第２面第１導電層４１と異なるプロセスで形成してもよい。例えば、第２電子部品５３上に絶縁層を形成した後に、第２電子部品５３の電極５３ａまで絶縁層を貫通するポストを形成し、絶縁層上に、ポストを介して第２電子部品５３と電気的に接続されるようにキャパシタ１５の下部電極を形成してもよい。
【０１１３】
第６の変形例によれば、第２面第３導電層４５によって、キャパシタ１５を構成する第２面第２導電層４３と電子部品５０とを貫通電極２２を介して電気的に接続することができるので、キャパシタ１５を有する基板１２に電子部品５０を簡便に搭載することができる。また、第２電子部品５３の直上にキャパシタ１５を設けることで、第２電子部品５３とキャパシタ１５との配線距離を短縮して信号のロスを抑制することができる。
【０１１４】
（第７の変形例）
次に、絶縁層を周回する形状の第２インダクタを有する第７の変形例について説明する。図１０は、第１の実施形態の第７の変形例による電子部品搭載基板１０を示す平面図である。
【０１１５】
図１０に示すように、第７の変形例における第１配線構造部３０は、第１面１３の上側Ｄ１に位置する第２インダクタの一例として、第１面第１有機層３４を周回する形状の第１面第１絶縁層インダクタ１７０を備える。
【０１１６】
第１面第１絶縁層インダクタ１７０は、第１面第１導電層３１の一部と、第１面第２導電層３３の一部とによって構成されている。具体的には、図１０に示すように、第１面第１導電層３１は、第１面第１絶縁層インダクタ１７０の第１部分３１ａを有する。第１面第２導電層３３は、部分的に第１面第１絶縁層インダクタ１７０の第１部分３１ａまで第１面第１有機層３４を貫通する第１面第１絶縁層インダクタ１７０の第２部分３３ａを有する。
【０１１７】
第２インダクタの態様は、図１０に示される例に限定されない。例えば、第１面第２導電層３３上に有機層を設ける場合、この有機層を周回するように第２インダクタを設けてもよい。この場合、第２インダクタは、例えば、第１面第２導電層３３の一部と、第１面第２導電層３３上の有機層上に位置する導電層の一部とによって構成してもよい。
【０１１８】
また、電子部品搭載基板１０は、第２面１４の下側Ｄ２に位置する第３インダクタを備えてもよい。この場合、第３インダクタは、第２面第１有機層４４を周回するように第２面第１導電層４１と第２面第２導電層４３または第２面第３導電層４５とによって構成することもできる。あるいは、第２面第２導電層４３または第２面第３導電層４５上に有機層を設け、この有機層を周回するように第３インダクタを設けることもできる。
【０１１９】
第７の変形例によれば、図５に示した基板１２を周回するインダクタ１７だけでなく、絶縁層３４を周回するインダクタ１７０も設けることで、オーダの異なる複数のインダクタを１つの電子部品搭載基板１０に設けるレイアウトが可能となる。これにより、複数のインダクタ１７、１７０とキャパシタとの組合せによって高い周波数を有する信号を通過させるのに適したバンドパスフィルタすなわちＬＣ回路を構成することができる。これにより、電子部品搭載基板１０の帯域を更に高周波側に広げることができる。
【０１２０】
なお、インダクタに加えて、キャパシタについても、例えば、電極間の誘電体を無機層および有機層のいずれで構成するか等の態様を異ならせることで、オーダの異なる複数のキャパシタを設けてもよい。これにより、バンドパスフィルタの性能を更に好適化することが可能となる。
【０１２１】
＜第２の実施形態＞
次に、本開示の第２の実施形態に係る電子部品搭載基板の構成及びその製造方法について、図面を参照しながら詳細に説明する。
【０１２２】
（電子部品搭載基板１０）
以下、本開示の第２の実施の形態について説明する。まず、本実施の形態に係る電子部品搭載基板１０の構成について説明する。本実施形態の電子部品搭載基板１０は、例えば、マザーボードと電子部品とを中継するインターポーザ基板として用いることができる。図１１は、第２の実施形態による電子部品搭載基板１０を示す断面図である。
【０１２３】
図１１に示すように、電子部品搭載基板１０は、基板１２と、貫通電極２２と、電子部品５０と、第１配線構造部３０とを備える。以下、電子部品搭載基板１０の各構成要素について説明する。
【０１２４】
（基板１２）
基板１２は、第１面１３と第１面１４の反対側に位置する第２面１４を有している。図１に示すように、基板１２の第２面から第１面に向かう方向を上側D１とし、基板１２の第１面から第２面に向かい方向を下側D2という。また、基板１２の第１面上を第１の側、第２面上を第２の側とする。なお、上側Ｄ１および下側Ｄ２は、あくまで図１における方向を表現したものに過ぎず、電子部品搭載基板１０の向きによっては、上側Ｄ１と下側Ｄ２が逆転することもある。また、基板１２には、第１面１３から第２面１４まで貫通する複数の貫通孔２０が設けられている。また、基板１２は、第１面１３に開口を有する凹部２３が設けられている。例えば、図１１に示すように、基板１２には、第１面１３から下側Ｄ２に向かって凹部２３すなわち座刳り部が設けられている。凹部２３は、第１面１３および第２面１４にほぼ平行な内底面２３ｂと、厚み方向Ｄに沿って内底面２３ｂの外周端から第１面１３まで延びる側壁２３ａとを有する。凹部２３は、電子部品５０の外周よりも大きい内周を有しており、このため、凹部２３の側壁２３ａは、全周にわたって電子部品５０の外周面を包囲している。
【０１２５】
基板１２は、ガラスを含有している。ガラスの例としては、無アルカリガラスなどを挙げることができる。無アルカリガラスとは、ナトリウムやカリウムなどのアルカリ成分を含まないガラスである。無アルカリガラスは、例えば、アルカリ成分の代わりにホウ酸を含む。また、無アルカリガラスは、例えば、酸化カルシウムや酸化バリウムなどのアルカリ土類金属酸化物を含む。ガラスを含有する基板は、例えばカメラモジュール用の電子部品搭載基板１０などの透明性が要求される電子部品搭載基板１０に好適に用いることができる。また、ガラスを含有する基板は、カメラモジュール用の電子部品搭載基板１０の他、サーバ、スーパーピュータなど、高性能のＬＳＩを実装する基板としても用いられる。
これは、シリコン基板と比較して信号の伝送損失が少なく、ＧＨｚ帯域の信号処理に適しているためである。
【０１２６】
図１１に示す例において、貫通孔２０の側壁２１は、厚み方向Ｄに沿って平行である。しかしながら、貫通孔２０の形状が特に限られることはない。例えば、貫通孔２０は、基板１２の第１面１３及び第２面１４から基板１２の厚み方向Ｄの中央側に向かうにつれて幅が小さくなる形状を有していてもよい。また、貫通孔２０の側壁２１は、厚み方向Ｄに沿って広がっていてもよいし、狭まっていてもよいし、一部が湾曲していてもよい。
【０１２７】
（貫通電極２２）
貫通電極２２は、貫通孔２０の内部において第１面１３から第２面１４まで基板１２を貫通し、且つ導電性を有する部材である。図１１の例において、貫通電極２２は、貫通孔２０の内部に充填されたフィルドビアである。
【０１２８】
貫通電極２２が導電性を有する限りにおいて、貫通電極２２の構成は特に限定されない。例えば、貫通電極２２は、導電性を有する単一の層から構成されていてもよく、若しくは、導電性を有する複数の層を含んでいてもよい。また、貫通電極２２は、貫通孔２０の側壁２１側から中心側へ順に並ぶシード層およびめっき層を含んでいてもよい。この場合、貫通孔２０の側壁２１とシード層との間に中間層を設けてもよい。中間層を構成する材料としては、例えば、チタン、チタン窒化物、モリブデン、モリブデン窒化物、タンタル、タンタル窒化物等、又はこれらを積層したものを用いることができる。中間層は、例えば、蒸着法やスパッタリング法などの物理成膜法で形成される。中間層は、例えば、側壁２１に対するシード層やめっき層の密着性を高めるという役割を果たす。また、中間層は、シード層又はめっき層に含まれる金属元素が貫通孔２０の側壁２１を介して基板１２の内部に拡散することを抑制するという役割を果たしてもよい。
【０１２９】
（電子部品５０）
電子部品５０は、凹部２３内に位置し、上側Ｄ１すなわち第１面１３側に位置する電極５０ａを有する。電子部品５０は、例えば、ＬＳＩ(Large-Scale Integration)、ＭＥＭＳ(Micro Electro Mechanical Systems)およびディスクリート部品などのデバイスチップである。
【０１３０】
電子部品５０は、その下側Ｄ２の端面５０ｂにおいて、貫通電極２２から電気的に絶縁された状態で凹部２３の内底面２３ｂに接している。以下、電子部品５０の下側Ｄ２の端面５０ｂのことを、下端面５０ｂとも呼ぶ。より具体的には、電子部品５０の下端面５０ｂは、ダイアタッチメント材などの図示しない接着材を介して凹部２３の内底面２３ｂに接着されている。
【０１３１】
このように、ガラスを含有する基板１２に設けられた凹部２３内に電子部品５０を配置することで、樹脂基板上に電子部品５０を配置する場合と比較して、反りを抑制し、寸法安定性を向上させることができ、また、第１面１３上に電子部品５０を配置する場合と比較して、電子部品搭載基板１０の厚みを抑えることができる。
【０１３２】
（第１配線構造部３０）
第１配線構造部３０は、基板１２の第１面１３側に電気的な回路を構成するよう第１面１３側に設けられた導電層や絶縁層などの層を有する。図１の例において、第１配線構造部３０は、絶縁層の一例である第１面第１有機層３４と、導電層の一例である第１面第１導電層３１とを有する。
【０１３３】
〔第１面第１有機層３４〕
第１面第１有機層３４は、少なくとも部分的に第１面１３上および電子部品５０上に位置し、有機材料を含み、且つ絶縁性を有する層である。
【０１３４】
凹部２３の内周が電子部品５０の外周より大きいことで、第１面第１有機層３４は、部分的に電子部品５０と凹部２３の側壁２３ａとの間に位置する。
【０１３５】
マザーボードを含めた製品全体の熱膨張率差に起因する反りを抑制するため、基板１２の材料であるガラスの熱膨張率は、電子部品５０の材料であるシリコンの熱膨張率より大きく、マザーボードの熱膨張率以下、例えば、１０ｐｐｍ以下であることが望ましい。この場合、電子部品５０と基板１２との間には、若干の熱膨張率差が生じるが、電子部品５０と凹部２３の側壁２３ａとの間に弾性率が低い第１面第１有機層３４が位置することで、電子部品５０と基板１２との熱膨張率差に起因する局所的な反りを吸収することができる。電子部品５０と基板１２との熱膨張率差に起因する局所的な反りを効果的に吸収するため、第１面第１有機層３４の弾性率は、５Ｇｐａ以下であることが望ましい。
【０１３６】
第１面第１有機層３４は、０．０３以下、好ましくは０．０２以下、より好ましくは０．０１以下の誘電正接を有する有機材料を含んでもよい。第１面第１有機層３４の有機材料としては、ポリイミド、エポキシ樹脂などを用いることができる。誘電正接の小さい有機材料を用いて第１面第１有機層３４を構成することにより、第１面第１導電層３１を通るべき電気信号の一部が第１面第１有機層３４を通ってしまうことを抑制することができる。これにより、電子部品搭載基板１０の帯域を高周波側に広げることができる。
【０１３７】
なお、第１面第１有機層３４は、例えば、有機材料を含有する感光性フィルムを用いた露光処理および現像処理によって形成することができる。
【０１３８】
〔第１面第１導電層３１〕
第１面第１導電層３１は、部分的に第１面第１有機層３４上に位置し、電子部品５０の電極５０ａに電気的に接続された、導電性を有する層である。
【０１３９】
図１１の例において、第１面第１導電層３１は、第１面第１有機層３４上に位置する第１部分３１１と、第１部分３１１から貫通電極２２まで第１面第１有機層３４を貫通する第２部分３１２と、第１部分３１１から電子部品５０の電極５０ａまで第１面第１有機層３４を貫通する第３部分３１３とを有する。第１面第１導電層３１は、貫通電極２２から電気的に絶縁された部分を有していてもよい。
【０１４０】
第１面第１導電層３１は、シード層と、シード層上に位置するめっき層とを有していてもよい。シード層は、電解めっき処理によってめっき層を形成する電解めっき工程の際に、めっき液中の金属イオンを析出させてめっき層を成長させるための土台となる、導電性を有する層である。シード層の材料としては、銅などの導電性を有する材料を用いることができる。シード層の材料は、めっき層の材料と同一であってもよく、異なっていてもよい。例えば、シード層は、チタンと銅を順に積層した積層膜や、クロムなどであってもよい。シード層は、例えば、スパッタリング法、蒸着法、無電解めっき法などによって形成してもよい。めっき層は、めっき処理によって形成される、導電性を有する層である。めっき層は、銅を含有する。めっき層は、銅と、銅以外の金属、例えば、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムとの合金を含有していてもよく、または、銅と銅以外の金属とを積層したものであってもよい。
【０１４１】
（電子部品搭載基板１０の製造方法）
以下、電子部品搭載基板１０の製造方法の一例について、図１２乃至図１４を参照して説明する。
【０１４２】
（貫通孔２０の形成工程）
図１２は、第２の実施形態による電子部品搭載基板１０の製造方法を示す断面図である。まず、基板１２を準備する。基板１２を準備した後、図１２に示すように、第１面１３から第２面１４まで基板１２を貫通する貫通孔２０を基板１２に形成する。貫通孔２０の形成方法としては、例えば、レーザ照射を用いることができる。レーザとしては、エキシマレーザ、Ｎｄ：ＹＡＧレーザ、フェムト秒レーザ等を用いることができる。Ｎｄ：ＹＡＧレーザを採用する場合、波長が１０６４ｎｍの基本波、波長が５３２ｎｍの第２高調波、波長が３５５ｎｍの第３高調波等を用いることができる。
【０１４３】
また、レーザ照射とウェットエッチングを適宜組み合わせることもできる。具体的には、まず、レーザ照射によって基板１２のうち貫通孔２０が形成されるべき領域に変質層を形成する。続いて、基板１２をフッ化水素などに浸漬して、変質層をエッチングする。これによって、基板１２に貫通孔２０を形成することができる。
【０１４４】
レーザ照射以外にも、基板１２に研磨材を吹き付けるブラスト処理や、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法などによって基板１２に貫通孔２０を形成してもよい。
【０１４５】
（貫通電極２２の形成工程）
貫通孔２０を形成した後、図１２に示すように、貫通孔２０の内部に、例えば、電解めっき法などによって貫通電極２２を形成する。このとき、第２面１４に電解めっきによるめっき層を成長させた後、このめっき層を下地として、貫通孔２０の内部に第２面１４側から第１面１３側に向かって貫通電極２２をボトムアップ成長させることで、貫通孔２０に貫通電極２２を充填してもよい。この場合、第２面１４上のめっき層は、貫通電極２２の充填後にＣＭＰすなわち化学的機械研磨で除去すればよい。
【０１４６】
（凹部２３の形成工程）
図１３は、図１２に続く第２の実施形態による電子部品搭載基板１０の製造方法を示す断面図である。貫通電極２２を形成した後、図１３に示すように、基板１２に、第１面１３から下側Ｄ２に向かって凹部２３を形成する。凹部２３は、例えば、レジストをマスクとしたウェットエッチングで形成する。凹部２３は、ブラスト処理で形成してもよい。この場合、ブラスト処理の後に、凹部２３の内表面を滑らかに仕上げるためのウェットエッチングを行ってもよい。あるいは、凹部２３は、ウェットエッチングで貫通孔２０と同時に形成してもよい。この場合、凹部２３を貫通孔２０よりも浅く形成するため、凹部２３のエッチングレートを貫通孔２０のエッチングレートより遅くすればよい。例えば、貫通孔２０の形成においては、レーザ照射で変質層を形成したうえでレジストをマスクとしたウェットエッチングを行うのに対して、凹部２３の形成においては、レーザ照射による変質層の形成を省略してレジストをマスクとしたウェットエッチングを行うことで、エッチングレートを遅くしてもよい。
【０１４７】
（電子部品５０の搭載工程）
図１４は、図１３に続く第２の実施形態による電子部品搭載基板１０の製造方法を示す断面図である。凹部２３を形成した後、図１４に示すように、凹部２３内に電子部品５０を搭載する。具体的には、凹部２３の内底面２３ｂに電子部品５０の搭載位置を示すアライメントマークを形成したうえで、搭載位置に例えばフィルム状のダイアタッチメント材を配置する。ダイアタッチメント材を配置した後、アライメントマークを確認しながら、電子部品５０をその電極５０ａを含む回路面を上側Ｄ１に向けたフェイスアップの状態で搭載位置に載置する。これにより、ダイアタッチメント材の粘着力によって電子部品５０を凹部２３の内底面２３ｂに接着すなわち仮止めすることができる。
【０１４８】
（第１面第１有機層３４の形成工程）
図１５は、図１４に続く第２の実施形態による電子部品搭載基板１０の製造方法を示す断面図である。電子部品５０を搭載した後、図１５に示すように、第１面１３上、凹部２３内および電子部品５０上に、第１面第１有機層３４を形成する。すなわち、第１面１３上および電子部品５０上に、第１面第１有機層３４を少なくとも部分的に形成する。このとき、図１５に示すように、貫通電極２２まで厚み方向Ｄに第１面第１有機層３４を貫通する第１貫通孔３４ａと、電子部品５０の電極５０ａまで厚み方向Ｄに第１面第１有機層３４を貫通する第２貫通孔３４ｂとを、第１面第１有機層３４と同時に形成する。また、このとき、図１５に示すように、電子部品５０と凹部２３の側壁２３ａとの間に第１面第１有機層３４を設ける。例えば、まず、有機材料を含む感光層と、基材とを有する感光性フィルムを、基板１２の第１面１３側に貼り付ける。そして、基板１２の第１面１３側に貼り付けられた感光性フィルムを押圧する。これにより、電子部品５０と凹部２３の側壁２３ａとの間に第１面第１有機層３４を位置させることができる。次いで、感光性フィルムに露光処理及び現像処理を施す。これによって、感光性フィルムの感光層からなり、第１貫通孔３４ａおよび第２貫通孔３４ｂが形成され、電子部品５０と凹部２３の側壁２３ａとの間に部分的に位置した第１面第１有機層３４を、基板１２の第１面１３側に形成することができる。
【０１４９】
（第１面第１導電層３１の形成工程）
第１面第１有機層３４を形成した後、図１１に示すように、第１面第１有機層３４上に第１面第１導電層３１の第１部分３１１を形成する。このとき、第１貫通孔３４ａの内部に、第１面第１有機層３４の第２部分３１２を形成し、第２貫通孔３４ｂの内部に、第１面第１有機層３４の第３部分３１３を形成する。
【０１５０】
具体的には、スパッタリング法、蒸着法、無電解めっき法などによって、第１面第１有機層３４上、第１貫通孔３４ａの側壁上、第２貫通孔３４ｂの側壁上、貫通電極２２上および電子部品５０の電極５０ａ上にシード層を形成する。シード層を形成した後、第１面第１導電層３１を設けない第１面第１有機層３４上にレジスト層を形成する。レジスト層を形成した後、レジスト層をマスクとした電解めっき法により、レジスト層で覆われていないシード層上に、第１面第１導電層３１の形状を有するめっき層を形成する。めっき層を形成した後、レジスト層を除去する。レジスト層を除去した後、シード層のうちレジスト層が形成されていた部分を、ウェットエッチングにより除去する。
【０１５１】
以上の工程により、図１１に示した電子部品搭載基板１０が得られる。以下、本実施形態によってもたらされる作用について説明する。
【０１５２】
従来から、電子部品が搭載された電子部品搭載基板に関する種々の技術が提案されている。例えば、特開２００６−１２８５９７号公報には、ＦＯＷＬＰ(Fan-Out Wafer Level Package)が開示されている。ＦＯＷＬＰは、ＩＣチップに形成された微細な再配線が、チップの外形より外側に拡張されて形成されている構造のパッケージである。ＦＯＷＬＰによれば、チップを封止する樹脂に再配線を形成することができるので、パッケージ基板を省略して薄型化を図ることができる。
【０１５３】
しかしながら、ＦＯＷＬＰは、チップを樹脂上に保持するため、反りが生じ易く寸法が安定しない。したがって、特開２００６−１２８５９７号公報に記載の技術では、厚みを抑えながら反りの抑制と寸法安定性の向上とを実現することが困難であるといった問題があった。
【０１５４】
第２の実施形態によれば、樹脂と比較して機械的強度に優れたガラスを含有する基板１２に凹部２３を設け、凹部２３内に電子部品５０を搭載することができる。これにより、樹脂基板上に電子部品５０を搭載する場合と比較して、反りを抑制し、寸法安定性を向上させることができ、また、第１面１３上に電子部品５０を配置する場合と比較して、電子部品搭載基板１０の厚みを抑えることができる。すなわち、本実施形態によれば、厚みを抑えながら、反りの抑制と寸法安定性の向上とを実現することができる。また、本実施形態によれば、反りの抑制および寸法安定性の向上が可能なことで、例えば、表示用途において基板１２すなわち画面を大面積化することも可能となる。
【０１５５】
また、第２の実施形態によれば、従来のフリップチップボンディング方式と異なり、バンプの形成を要することなく配線技術で電子部品５０を実装することができる。これにより、電子部品５０を基板１２上に簡便に搭載することができる。
【０１５６】
また、第２の実施形態によれば、貫通電極２２を有することで、第１面１３側および第２面１４側の双方から電子部品５０にアクセスすることができる。これにより、電気信号の伝送効率を向上させることができる。
【０１５７】
また、第２の実施形態によれば、ガラスを含有する基板１２を用いることで、信号の伝送損失を低減することができる。
【０１５８】
（第１の変形例）
次に、キャパシタを備える第１の変形例について説明する。図１６は、第２の実施形態の第１の変形例による電子部品搭載基板１０を示す断面図である。
【０１５９】
図１６に示すように、第１の変形例に係る電子部品搭載基板１０は、図１１の構成に加えて、更に、第２配線構造部４０を備える。
【０１６０】
（第２配線構造部４０）
第２配線構造部４０は、基板１２の第２面１４側に電気的な回路を構成するよう第２面１４側に設けられた導電層や絶縁層などの層を有する。
【０１６１】
図１６の例において、第２配線構造部４０は、キャパシタ１５を構成するため、第１導電層の一例である第２面第１導電層４１と、無機層の一例である第２面第１無機層４２と、第２導電層の一例である第２面第２導電層４３とを有する。
【０１６２】
〔第２面第１導電層４１〕
第２面第１導電層４１は、基板１２の第２面１４上に位置する、導電性を有する層である。
【０１６３】
図１６の例において、第２面第１導電層４１は、部分的にキャパシタ１５の下部電極を構成する。第２面第１導電層４１は、貫通電極２２に電気的に接続されている。第２面第１導電層４１が貫通電極２２に電気的に接続されていることで、第２面第１導電層４１を有するキャパシタ１５が貫通電極２２に電気的に接続されている。なお、第２面第１導電層４１は、キャパシタ１５および貫通電極２２から電気的に絶縁された部分を有していてもよい。
【０１６４】
第２面第１導電層４１は、第１面第１導電層３１と同様に、第２面１４上に順に積層されたシード層及びめっき層を含んでいてもよい。第２面第１導電層４１を構成する材料は、第１面第１導電層３１を構成する材料と同様でよい。
【０１６５】
〔第２面第１無機層４２〕
第２面第１無機層４２は、第２面第１導電層４１上に位置し、無機材料を含み、且つ絶縁性を有する層である。
【０１６６】
図１６の例において、第２面第１無機層４２は、部分的にキャパシタ１５の誘電体を構成する。
【０１６７】
第２面第１無機層４２の無機材料としては、ＳｉＮなどの珪素窒化物を用いることができる。その他にも、第２面第１無機層４２の無機材料の例として、酸化シリコン、酸化アルミ、五酸化タンタルなどを挙げることができる。第２面第１無機層４２は、単一の層から構成されていてもよく、複数の層を含んでいてもよい。
【０１６８】
第２面第１無機層４２は、例えば、プラズマＣＶＤやスパッタリングなどで形成してもよい。また、第２面第１無機層４２は、例えば、反応性イオンエッチングによってキャパシタ１５の誘電体に適した大きさおよび形状に加工してもよい。
【０１６９】
〔第２面第２導電層４３〕
第２面第２導電層４３は、第２面第１無機層４２上に位置する、導電性を有する層である。
【０１７０】
図１６の例において、第２面第２導電層４３は、少なくとも部分的にキャパシタ１５の上部電極を構成する。
【０１７１】
第２面第２導電層４３は、第１面第１導電層３１と同様に、第２面第１無機層４２上に順に積層されたシード層及びめっき層を含んでいてもよい。第２面第２導電層４３を構成する材料は、第１面第１導電層３１を構成する材料と同様でよい。
【０１７２】
第２配線構造部４０によれば、第２面第１無機層４２を挟んで第２面第１導電層４１と第２面第２導電層４３とが重なり合った部分を、ＭＩＭ (Metal - Insulator - Metal) 構造のキャパシタ１５として機能させることができる。
【０１７３】
もし、樹脂を含有する基板上にキャパシタ１５を形成する場合、基板がプラズマＣＶＤ等のプロセス温度に耐えることが困難であるため、キャパシタ１５を適切に形成することが困難となる。
【０１７４】
これに対して、第１の変形例によれば、プロセス温度に耐え得るガラスの基板上に、キャパシタ１５を適切に形成することができる。
【０１７５】
図１７は、図１６と異なる第２の実施形態の第１の変形例による電子部品搭載基板１０を示す断面図である。図１７に示すように、第２配線構造部４０は、図１６の構成に加えて、更に、第２面第１有機層４４を有していてもよい。
【０１７６】
〔第２面第１有機層４４〕
第２面第１有機層４４は、第２面１４上および第２面第１導電層４１上に少なくとも部分的に位置し、有機材料を含み、且つ絶縁性を有する層である。
【０１７７】
図１７の例において、第２面第１有機層４４は、キャパシタ１５を除く第２面第１導電層４１上に位置している。また、第２面第１有機層４４上には、キャパシタ１５を除く第２面第１無機層４２が位置している。
【０１７８】
第２面第１有機層４４は、０．０３以下、好ましくは０．０２以下、より好ましくは０．０１以下の誘電正接を有する有機材料を含んでもよい。第２面第１有機層４４の有機材料としては、ポリイミドやエポキシ樹脂などを用いることができる。誘電正接の小さい有機材料を用いて第２面第１有機層４４を構成することにより、第２面第１導電層４１を通るべき電気信号の一部が第２面第１有機層４４を通ってしまうことを抑制することができる。これにより、電子部品搭載基板１０の帯域を高周波側に広げることができる。
【０１７９】
第２面第１有機層４４は、例えば、有機材料を含有する感光性フィルムを用いた露光処理および現像処理によって形成してもよく、または、有機材料を含有する液をスピンコートで塗布し、乾燥させることによって形成してもよい。
【０１８０】
なお、キャパシタ１５は、第１面１３上に位置していてもよい。
【０１８１】
（第２の変形例）
次に、貫通電極２２がインダクタの一部を構成する第２の変形例について説明する。図１８は、第２の実施形態の第２の変形例による電子部品搭載基板１０を示す断面図である。図１９は、第２の実施形態の第２の変形例による電子部品搭載基板１０を示す図８のＩＸ−ＩＸ断面図である。
【０１８２】
図１８に示すように、第２の変形例の電子部品搭載基板１０において、貫通電極２２は、インダクタ１７の一部である。すなわち、貫通電極２２は、第１面第１導電層３１および第２面第１導電層４１とともにインダクタ１７を構成している。
【０１８３】
なお、第２の変形例において、第１面第１導電層３１と第１面第１有機層３４とは、図１１の例に対して上下関係が逆転しており、第１面第１導電層３１上に第１面第１有機層３４が位置している。すなわち、第２の変形例において、第１面第１導電層３１は、第２面１４上に位置し、貫通電極２２に電気的に接続されている。
【０１８４】
また、第２の変形例において、電子部品５０と貫通電極２２とは、第１面第１導電層３１および第１面第２導電層３３を介して電気的に接続されている。
【０１８５】
〔第１面第２導電層３３〕
第１面第２導電層３３は、図１１の例における第１面第１導電層３１とほぼ同様の構成である。すなわち、第１面第２導電層３３は、部分的に第１面第１有機層３４上に位置し、電子部品５０の電極５０ａに電気的に接続された、導電性を有する層である。
【０１８６】
図１８の例において、第１面第２導電層３３は、第１面第１有機層３４上に位置する第１部分３３１と、第１部分３３１から第１面第１導電層３１すなわち貫通電極２２に電気的に接続される位置まで第１面第１有機層３４を貫通する第２部分３３２と、第１部分３３１から電子部品５０の電極５０ａまで第１面第１有機層３４を貫通する第３部分３３３と、を有する。
【０１８７】
第１面第２導電層３３は、第１面第１導電層３１と同様に、第１面第１有機層３４上に積層されたシード層及びめっき層を含んでいてもよい。第１面第２導電層３３を構成する材料は、第１面第１導電層３１を構成する材料と同様でよい。
【０１８８】
（第３の変形例）
次に、コンフォーマルビアタイプの貫通電極を備えた第３の変形例について説明する。
図２０は、第２の実施形態の第３の変形例による電子部品搭載基板１０を示す断面図である。
【０１８９】
これまでは、フィルドビアタイプの貫通電極２２を備えた電子部品搭載基板１０の例について説明した。これに対して、第３の変形例の電子部品搭載基板１０は、コンフォーマルビアタイプの貫通電極２２を備える。具体的には、図２０に示すように、第３の変形例において、貫通電極２２の厚みは、貫通孔２０の幅よりも小さく、貫通孔２０の内部には、貫通電極２２が存在しない空間がある。なお、図２０に示すように、貫通孔２０の内部の空間は、有機材料を有する有機層２６で埋められていてもよい。
【０１９０】
（第４の変形例）
次に、第４の変形例として、マザーボードへの電子部品搭載基板１０の搭載例について説明する。図２１は、第２の実施形態の第４の変形例による電子部品搭載基板１０を示す断面図である。
【０１９１】
図２１に示すように、電子部品搭載基板１０は、例えば、第２面第１導電層４１で構成された端子部４１にバンプ４５を設けた状態で、バンプ４５を介してマザーボード５に電気的に接続することができる。
【０１９２】
（第５の変形例）
次に、電子部品５０を積層する第５の変形例について説明する。図２２は、第２の実施形態の第５の変形例による電子部品搭載基板１０を示す断面図である。図２３は、図２２と異なる第２の実施形態の第５の変形例による電子部品搭載基板１０を示す断面図である。
【０１９３】
図１１に示した本実施形態の電子部品搭載基板１０は、フェイスアップで搭載された電子部品５０上に第１面第１導電層３１を備えるため、電子部品５０上に他の電子部品を積層することにも適している。
【０１９４】
例えば、図２２に示すように、第１面第１導電層３１上にバンプを介してフェイスダウンの状態で２層目の電子部品５１を電気的に接続し、電子部品５１を第１面第２有機層３５で封止することも可能である。なお、図２２の例において、２層目の電子部品５１は、電子部品５０に対して厚み方向Ｄに直交する方向にずれているが、２層目の電子部品５１は、電子部品５０の直上に位置していてもよい。
【０１９５】
また、図２３に示すように、１層目の電子部品搭載基板１０上に、同じ構造の２層目の電子部品搭載基板１０２を積層することも可能である。なお、図２３の例において、１層目の電子部品搭載基板１０の第１面第１導電層３１上には、２層目の電子部品搭載基板１０２が、その端子部４１に設けられたバンプ４５を介して電気的に接続されている。また、図示は省略するが、１層目の電子部品搭載基板１０と２層目の電子部品搭載基板１０２との間は、有機層で封止されていることが望ましい。
【０１９６】
通電極基板が搭載される製品の例
図２４は、本実施形態に係る電子部品搭載基板１０が搭載されることができる製品の例を示す図である。本実施形態に係る信号伝送基板１０は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ１１０、タブレット端末１２０、携帯電話１３０、スマートフォン１４０、デジタルビデオカメラ１５０、デジタルカメラ１６０、デジタル時計１７０、サーバ１８０等に搭載される。
【符号の説明】
【０１９７】
１０  電子部品搭載基板
１２  基板
１３  第１面
１４  第２面
３１  第１面第１導電層
３３  第１面第２導電層
５０  電子部品
５１ａ  電極
【図１】
2018186258.tif 000003
【図２】
2018186258.tif 000004
【図３】
2018186258.tif 000005
【図４】
2018186258.tif 000006
【図５】
2018186258.tif 000007
【図６】
2018186258.tif 000008
【図７】
2018186258.tif 000009
【図８】
2018186258.tif 000010
【図９】
2018186258.tif 000011
【図１０】
2018186258.tif 000012
【図１１】
2018186258.tif 000013
【図１２】
2018186258.tif 000014
【図１３】
2018186258.tif 000015
【図１４】
2018186258.tif 000016
【図１５】
2018186258.tif 000017
【図１６】
2018186258.tif 000018
【図１７】
2018186258.tif 000019
【図１８】
2018186258.tif 000020
【図１９】
2018186258.tif 000021
【図２０】
2018186258.tif 000022
【図２１】
2018186258.tif 000023
【図２２】
2018186258.tif 000024
【図２３】
2018186258.tif 000025
【図２４】
2018186258.tif 000026