(57)【要約】【課題】通信性能を高めることができる送信装置を得る。【解決手段】本開示の送信装置は、送信シンボルのシーケンスを示すデータ信号に基づいて３つの送信信号を生成する送信部と、データ信号における、連続する２つの送信シンボルに基づいて送信信号の電圧レベルを調整するように送信部を制御する制御部とを備える。各送信信号は、３以上の電圧状態の間で遷移する。【選択図】図３
2018174584.tif 000002
【特許請求の範囲】
【請求項１】
送信シンボルのシーケンスを示すデータ信号に基づいて３つの送信信号を生成する送信部と、
前記データ信号における、連続する２つの送信シンボルに基づいて前記送信信号の電圧レベルを調整するように前記送信部を制御する制御部と
を備え、
各送信信号は、３以上の電圧状態の間で遷移する
送信装置。
【請求項２】
前記制御部は、前記連続する２つの送信シンボルを比較し、その比較結果に基づいて前記電圧レベルを調整する
請求項１に記載の送信装置。
【請求項３】
前記制御部は、前記データ信号の遷移パターンと、前記電圧レベルを調整するか否かを示すフラグとの関係を示すルックアップテーブルを有し、前記ルックアップテーブルに基づいて、前記電圧レベルを調整するか否かを判断する
請求項１または請求項２に記載の送信装置。
【請求項４】
前記ルックアップテーブルは、プログラム可能に構成されている
請求項３に記載の送信装置。
【請求項５】
前記送信部は、前記送信信号の高周波成分を大きくするように前記電圧レベルを調整する
請求項１から請求項４のいずれか一項に記載の送信装置。
【請求項６】
前記３以上の電圧状態は、第１の電圧状態と、第２の電圧状態と、前記第１の電圧状態の電圧レベルと前記第２の電圧状態の電圧レベルとの間の電圧レベルを有する第３の電圧状態とを含み、
前記制御部は、前記第１の電圧状態、前記第２の電圧状態、および前記第３の電圧状態の間の遷移のうちの一部の遷移において、その送信信号に対して前記電圧レベルを調整すべきと判断する
請求項５に記載の送信装置。
【請求項７】
前記制御部は、
前記３つの送信信号のうち、前記第１の電圧状態および前記第３の電圧状態から前記第２の電圧状態に遷移する送信信号に対して前記電圧レベルを調整すべきと判断し、
前記３つの送信信号のうち、前記第２の電圧状態および前記第３の電圧状態から前記第１の電圧状態に遷移する送信信号に対して前記電圧レベルを調整すべきと判断する
請求項６に記載の送信装置。
【請求項８】
前記制御部は、前記３つの送信信号のうち、前記第１の電圧状態および前記第２の電圧状態を維持する送信信号に対して前記電圧レベルを調整すべきと判断する
請求項７に記載の送信装置。
【請求項９】
前記制御部は、
前記３つの送信信号のうち、前記第１の電圧状態および前記第２の電圧状態から前記第３の電圧状態に遷移する送信信号に対して前記電圧レベルを調整すべきでないと判断し、
前記３つの送信信号のうち、前記第３の電圧状態を維持する送信信号に対して前記電圧レベルを調整すべきでないと判断する
請求項７に記載の送信装置。
【請求項１０】
前記３つの送信信号は、第１の送信信号、第２の送信信号、および第３の送信信号を含み、
前記制御部は、前記第１の送信信号が前記第１の電圧状態から前記第３の電圧状態に変化し、前記第２の送信信号が前記第２の電圧状態から前記第１の電圧状態に変化し、前記第３の送信信号が前記第３の電圧状態から前記第２の電圧状態に変化する場合に、前記第２の送信信号および前記第３の送信信号に対して前記電圧レベルを調整すべきと判断する
請求項６に記載の送信装置。
【請求項１１】
前記３つの送信信号は、第１の送信信号、第２の送信信号、および第３の送信信号を含み、
前記制御部は、前記第１の送信信号と前記第２の送信信号との差分信号、前記第２の送信信号と前記第３の送信信号との差分信号、前記第１の送信信号と前記第３の送信信号との差分信号のいずれもが極性を変化させる場合に、前記電圧レベルを調整すべきと判断する
請求項５または請求項６に記載の送信装置。
【請求項１２】
前記送信部は、前記送信信号の低周波成分を小さくするように前記電圧レベルを調整する
請求項１から請求項４のいずれか一項に記載の送信装置。
【請求項１３】
前記３以上の電圧状態は、第１の電圧状態と、第２の電圧状態と、前記第１の電圧状態の電圧レベルと前記第２の電圧状態の電圧レベルとの間の電圧レベルを有する第３の電圧状態とを含み、
前記制御部は、各送信信号が、前記第１の電圧状態、前記第２の電圧状態、および前記第３の電圧状態のうちの一部の電圧状態を維持する場合において、その送信信号に対して前記電圧レベルを調整すべきと判断する
請求項１２に記載の送信装置。
【請求項１４】
前記制御部は、前記３つの送信信号のうち、前記第１の電圧状態および前記第２の電圧状態を維持する送信信号に対して前記電圧レベルを調整すべきと判断する
請求項１３に記載の送信装置。
【請求項１５】
前記制御部は、前記３つの送信信号のうち、前記第３の電圧状態を維持する送信信号に対して前記電圧レベルを調整すべきでないと判断する
請求項１４に記載の送信装置。
【請求項１６】
前記制御部は、前記３つの送信信号に対して前記電圧レベルを調整するか否かをそれぞれ判断する
請求項１から請求項１５のいずれか一項に記載の送信装置。
【請求項１７】
前記制御部は、前記３つの送信信号に対して前記電圧レベルを調整するか否かを一括して判断する
請求項１から請求項１５のいずれか一項に記載の送信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、信号を送信する送信装置に関する。
【背景技術】
【０００２】
近年の電子機器の高機能化および多機能化に伴い、電子機器には、半導体チップ、センサ、表示デバイスなどの様々なデバイスが搭載される。これらのデバイス間では、多くのデータのやり取りが行われ、そのデータ量は、電子機器の高機能化および多機能化に応じて多くなってきている。そこで、しばしば、例えば数Ｇｂｐｓでデータを送受信可能な高速インタフェースを用いて、データのやりとりが行われる。
【０００３】
高速インタフェースにおける通信性能の向上を図るため、しばしばエンファシス（プリエンファシス、デエンファシス）や、イコライザが用いられる。プリエンファシスは、送信時に信号の高周波成分をあらかじめ強調するものであり（例えば特許文献１）、デエンファシスは、送信時に信号の低周波成分をあらかじめ小さくするものである。また、イコライザは、受信時に信号の高周波成分を大きくするものである。これにより、通信システムでは、伝送路による信号の減衰の影響を抑えることができ、通信性能の向上を図ることができるようになっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１４２３８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このように、通信システムでは、通信性能の向上が望まれており、さらなる通信性能の向上が期待されている。
【０００６】
本開示はかかる問題点に鑑みてなされたもので、その目的は、通信性能を高めることができる送信装置を提供することにある。
【課題を解決するための手段】
【０００７】
本開示の送信装置は、送信部と、制御部とを備えている。送信部は、送信シンボルのシーケンスを示すデータ信号に基づいて３つの送信信号を生成するものである。制御部は、データ信号における、連続する２つの送信シンボルに基づいて送信信号の電圧レベルを調整するように送信部を制御するものである。各送信信号は、３以上の電圧状態の間で遷移するものである。
【０００８】
本開示の送信装置では、データ信号に基づいて３つの送信信号が生成される。その際、データ信号において、連続する２つの送信シンボルに基づいて、送信信号の電圧レベルが調整される。
【発明の効果】
【０００９】
本開示の送信装置によれば、連続する２つの送信シンボルに基づいて送信信号の電圧レベルを調整するようにしたので、通信性能を高めることができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。
【図面の簡単な説明】
【００１０】
【図１】本開示の一実施の形態に係る通信システムの一構成例を表すブロック図である。
【図２】図１に示した通信システムが送受信する信号の電圧状態を表す説明図である。
【図３】第１の実施の形態に係る送信装置の一構成例を表すブロック図である。
【図４】図１に示した通信システムが送受信するシンボルの遷移を表す説明図である。
【図５】図３に示した送信部の一構成例を表す回路図である。
【図６】第１の実施の形態に係る受信装置の一構成例を表すブロック図である。
【図７】図６に示した受信装置の受信動作の一例を表す説明図である。
【図８】図３に示した信号生成部の一動作例を表す表である。
【図９Ａ】図３に示した送信装置の一動作例を表す波形図である。
【図９Ｂ】図３に示した送信装置の他の動作例を表す波形図である。
【図９Ｃ】図３に示した送信装置の他の動作例を表す波形図である。
【図９Ｄ】図３に示した送信装置の他の動作例を表す波形図である。
【図９Ｅ】図３に示した送信装置の他の動作例を表す波形図である。
【図１０Ａ】図３に示した送信装置の他の動作例を表す波形図である。
【図１０Ｂ】図３に示した送信装置の他の動作例を表す波形図である。
【図１０Ｃ】図３に示した送信装置の他の動作例を表す波形図である。
【図１０Ｄ】図３に示した送信装置の他の動作例を表す波形図である。
【図１０Ｅ】図３に示した送信装置の他の動作例を表す波形図である。
【図１１Ａ】図３に示した送信装置の他の動作例を表す波形図である。
【図１１Ｂ】図３に示した送信装置の他の動作例を表す波形図である。
【図１１Ｃ】図３に示した送信装置の他の動作例を表す波形図である。
【図１１Ｄ】図３に示した送信装置の他の動作例を表す波形図である。
【図１１Ｅ】図３に示した送信装置の他の動作例を表す波形図である。
【図１２Ａ】図３に示した送信装置の他の動作例を表す波形図である。
【図１２Ｂ】図３に示した送信装置の他の動作例を表す波形図である。
【図１２Ｃ】図３に示した送信装置の他の動作例を表す波形図である。
【図１２Ｄ】図３に示した送信装置の他の動作例を表す波形図である。
【図１２Ｅ】図３に示した送信装置の他の動作例を表す波形図である。
【図１３】図３に示した送信装置の他の動作例を表す波形図である。
【図１４】図３に示した送信装置の他の動作例を表す波形図である。
【図１５】図３に示した送信装置の他の動作例を表す波形図である。
【図１６】図３に示した送信装置の他の動作例を表す波形図である。
【図１７】比較例に係る送信装置の一動作例を表す波形図である。
【図１８】比較例に係る送信装置の他の動作例を表す波形図である。
【図１９】第１の実施の形態の変形例に係る信号生成部の一動作例を表す表である。
【図２０】第１の実施の形態の他の変形例に係る送信装置の一構成例を表すブロック図である。
【図２１】図２０に示した信号生成部の一動作例を表す表である。
【図２２】第１の実施の形態の他の変形例に係る信号生成部の一構成例を表すブロック図である。
【図２３】第１の実施の形態の他の変形例に係る信号生成部の一動作例を表す表である。
【図２４Ａ】第１の実施の形態の他の変形例に係る送信装置の一動作例を表す波形図である。
【図２４Ｂ】第１の実施の形態の他の変形例に係る送信装置の他の動作例を表す波形図である。
【図２４Ｃ】第１の実施の形態の他の変形例に係る送信装置の他の動作例を表す波形図である。
【図２４Ｄ】第１の実施の形態の他の変形例に係る送信装置の他の動作例を表す波形図である。
【図２４Ｅ】第１の実施の形態の他の変形例に係る送信装置の他の動作例を表す波形図である。
【図２５Ａ】第１の実施の形態の他の変形例に係る送信装置の他の動作例を表す波形図である。
【図２５Ｂ】第１の実施の形態の他の変形例に係る送信装置の他の動作例を表す波形図である。
【図２５Ｃ】第１の実施の形態の他の変形例に係る送信装置の他の動作例を表す波形図である。
【図２５Ｄ】第１の実施の形態の他の変形例に係る送信装置の他の動作例を表す波形図である。
【図２５Ｅ】第１の実施の形態の他の変形例に係る送信装置の他の動作例を表す波形図である。
【図２６】第１の実施の形態の他の変形例に係る通信システムの一構成例を表すブロック図である。
【図２７】図２６に示した受信装置の一構成例を表すブロック図である。
【図２８】図２６に示した送信装置の一構成例を表すブロック図である。
【図２９】第１の実施の形態の他の変形例に係る送信装置の他の動作例を表す波形図である。
【図３０】第１の実施の形態の他の変形例に係る送信装置の他の動作例を表す波形図である。
【図３１】第２の実施の形態に係る送信装置の一構成例を表すブロック図である。
【図３２】図３１に示した送信部の一構成例を表す回路図である。
【図３３】第２の実施の形態に係る受信装置の一構成例を表すブロック図である。
【図３４】図３３に示した受信装置の一動作例を表す波形図である。
【図３５】図３３に示した受信装置の他の動作例を表す波形図である。
【図３６】図３３に示した受信装置の他の動作例を表す波形図である。
【図３７】図３３に示した受信装置の他の動作例を表す波形図である。
【図３８】実施の形態に係る通信システムが適用されたスマートフォンの外観構成を表す斜視図である。
【図３９】実施の形態に係る通信システムが適用されたアプリケーションプロセッサの一構成例を表すブロック図である。
【図４０】実施の形態に係る通信システムが適用されたイメージセンサの一構成例を表すブロック図である。
【発明を実施するための形態】
【００１１】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（エンファシスを用いた例）
２．第２の実施の形態（イコライザを用いた例）
３．適用例
【００１２】
＜１．第１の実施の形態＞
［構成例］
図１は、第１の実施の形態に係る送信装置が適用された通信システムの一構成例を表すものである。通信システム１は、プリエンファシスにより通信品質の向上を図るものである。
【００１３】
通信システム１は、送信装置１０と、受信装置３０とを備えている。この通信システム１では、送信装置１０が、受信装置３０に対して、伝送路９Ａ，９Ｂ，９Ｃを介して信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣをそれぞれ送信するようになっている。信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣは、それぞれ、３つの電圧状態ＳＨ，ＳＭ，ＳＬの間で遷移するものである。ここで、電圧状態ＳＨは、高レベル電圧ＶＨに対応する状態である。すなわち、電圧状態ＳＨが示す電圧は、後述するように、高レベル電圧ＶＨに加え、この高レベル電圧ＶＨに対してプリエンファシスを行った場合の電圧をも含むものである。同様に、電圧状態ＳＭは、中レベル電圧ＶＭに対応する状態であり、電圧状態ＳＬは、低レベル電圧ＶＬに対応する状態である。
【００１４】
図２は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの電圧状態を表すものである。送信装置１０は、３つの信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを用いて、６つのシンボル“＋ｘ”，“−ｘ”，“＋ｙ”，“−ｙ”，“＋ｚ”，“−ｚ”を送信する。例えば、シンボル“＋ｘ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを電圧状態ＳＨ（例えば高レベル電圧ＶＨ）にし、信号ＳＩＧＢを電圧状態ＳＬ（例えば低レベル電圧ＶＬ）にし、信号ＳＩＧＣを電圧状態ＳＭ（例えば中レベル電圧ＶＭ）にする。シンボル“−ｘ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを電圧状態ＳＬにし、信号ＳＩＧＢを電圧状態ＳＨにし、信号ＳＩＧＣを電圧状態ＳＭにする。シンボル“＋ｙ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを電圧状態ＳＭにし、信号ＳＩＧＢを電圧状態ＳＨにし、信号ＳＩＧＣを電圧状態ＳＬにする。シンボル“−ｙ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを電圧状態ＳＭにし、信号ＳＩＧＢを電圧状態ＳＬにし、信号ＳＩＧＣを電圧状態ＳＨにする。シンボル“＋ｚ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを電圧状態ＳＬにし、信号ＳＩＧＢを電圧状態ＳＭにし、信号ＳＩＧＣを電圧状態ＳＨにする。シンボル“−ｚ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを電圧状態ＳＨにし、信号ＳＩＧＢを電圧状態ＳＭにし、信号ＳＩＧＣを電圧状態ＳＬにするようになっている。
【００１５】
図３は、送信装置１０の一構成例を表すものである。送信装置１０は、信号生成部１１と、レジスタ１２と、フリップフロップ（Ｆ／Ｆ）１３〜１５と、送信部２０とを有している。
【００１６】
信号生成部１１は、シンボルＣＳ、信号ＴｘＦ，ＴｘＲ，ＴｘＰ、およびクロックＴｘＣＫに基づいて、シンボルＮＳを求めるものである。ここで、シンボルＣＳ，ＮＳは、それぞれ、６つのシンボル“＋ｘ”，“−ｘ”，“＋ｙ”，“−ｙ”，“＋ｚ”，“−ｚ”のうちのいずれか一つを示すものである。シンボルＣＳは現在送信しているシンボル（現在のシンボル）であり、シンボルＮＳは次に送信するシンボル（次のシンボル）である。
【００１７】
図４は、信号生成部１１の動作を表すものである。この図４は、６つのシンボル“＋ｘ”，“−ｘ”，“＋ｙ”，“−ｙ”，“＋ｚ”，“−ｚ”と、それらの間の遷移を示している。
【００１８】
信号ＴｘＦは、“＋ｘ”と“−ｘ”との間でシンボルを遷移させ、“＋ｙ”と“−ｙ”との間でシンボルを遷移させ、“＋ｚ”と“−ｚ”との間でシンボルを遷移させるものである。具体的には、信号ＴｘＦが“１”である場合には、シンボルの極性を変更するように（例えば“＋ｘ”から“−ｘ”へ）遷移し、信号ＴｘＦが“０”である場合には、このような遷移を行わないようになっている。
【００１９】
信号ＴｘＲ，ＴｘＰは、信号ＴｘＦが“０”である場合において、“＋ｘ”と“＋ｘ”以外との間、“＋ｙ”と“＋ｙ”以外との間、“＋ｚ”と“＋ｚ”以外との間でシンボルを遷移させるものである。具体的には、信号ＴｘＲが“１”であり、かつ信号ＴｘＰが“０”である場合には、シンボルの極性を保ったまま、図４において右回りに（例えば“＋ｘ”から“＋ｙ”へ）遷移し、信号ＴｘＲが“１”であり、かつ信号ＴｘＰが“１”である場合には、シンボルの極性を変更するとともに、図４において右回りに（例えば“＋ｘ”から“−ｙ”へ）遷移する。また、信号ＴｘＲが“０”であり、かつ信号ＴｘＰが“０”である場合には、シンボルの極性を保ったまま、図４において左回りに（例えば“＋ｘ”から“＋ｚ”へ）遷移し、信号ＴｘＲが“０”であり、かつ信号ＴｘＰが“１”である場合には、シンボルの極性を変更するとともに、図４において左回りに（例えば“＋ｘ”から“−ｚ”へ）遷移する。
【００２０】
このように、信号生成部１１では、信号ＴｘＦ，ＴｘＲ，ＴｘＰにより、シンボルの遷移の方向が特定される。よって、信号生成部１１は、現在のシンボルＣＳと、これらの信号ＴｘＦ，ＴｘＲ，ＴｘＰに基づいて、次のシンボルＮＳを求めることができる。そして、信号生成部１１は、このシンボルＮＳを、この例では、３ビットの信号Ｓ１を用いてフリップフロップ１３に供給するようになっている。
【００２１】
また、信号生成部１１は、レジスタ１２から供給されるＬＵＴ（Look Up Table）１９に基づいて、信号ＥＡ，ＥＢ，ＥＣを生成する機能をも有している。信号ＥＡは、信号ＳＩＧＡについてプリエンファシスを行うか否かを示すものであり、信号生成部１１は、信号ＥＡをアクティブにすることにより、信号ＳＩＧＡに対してプリエンファシスを行うように制御する。同様に、信号ＥＢは、信号ＳＩＧＢについてプリエンファシスを行うか否かを示すものであり、信号生成部１１は、信号ＥＢをアクティブにすることにより、信号ＳＩＧＢに対してプリエンファシスを行うように制御する。また、信号ＥＣは、信号ＳＩＧＣについてプリエンファシスを行うか否かを示すものであり、信号生成部１１は、信号ＥＣをアクティブにすることにより、信号ＳＩＧＣに対してプリエンファシスを行うように制御する。ＬＵＴ１９は、現在のシンボルＣＳと、信号ＴｘＦ，ＴｘＲ，ＴｘＰと、信号ＥＡ，ＥＢ，ＥＣとの関係を示したものである。信号生成部１１は、現在のシンボルＣＳおよび信号ＴｘＦ，ＴｘＲ，ＴｘＰに基づいて、このＬＵＴ１９を参照して、信号ＥＡ，ＥＢ，ＥＣを生成する。言い換えれば、信号生成部１１は、時間的に隣り合う２つのシンボル（現在のシンボルＣＳおよび次のシンボルＮＳ）、すなわち連続した２つのシンボルに応じて、信号ＥＡ，ＥＢ，ＥＣを生成するようになっている。
【００２２】
この構成により、信号生成部１１は、例えば、電圧状態ＳＨ，ＳＭ，ＳＬの間の遷移のうちの一部の遷移に対して選択的にプリエンファシスを行うことができるとともに、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣのうちの一部の信号に対して選択的にプリエンファシスを行うことができるようになっている。
【００２３】
レジスタ１２は、ＬＵＴ１９を記憶するものである。このＬＵＴ１９は、例えば、送信装置１０の電源投入時に、図示しないアプリケーションプロセッサから、このレジスタ１２に書き込まれるようになっている。
【００２４】
フリップフロップ１３は、信号Ｓ１を、クロックＴｘＣＫの１クロック分遅延させ、３ビットの信号Ｓ２として出力するものである。すなわち、フリップフロップ１３は、信号Ｓ１が示す次のシンボルＮＳをクロックＴｘＣＫの１クロック分遅延させることにより、現在のシンボルＣＳを生成している。そして、フリップフロップ１３は、その信号Ｓ２を、信号生成部１１および送信部２０に供給するようになっている。
【００２５】
フリップフロップ１４は、信号ＥＡ，ＥＢ，ＥＣを、クロックＴｘＣＫの１クロック分遅延させ、それぞれ出力するものである。フリップフロップ１５は、フリップフロップ１４の３つの出力信号を、クロックＴｘＣＫの１クロック分遅延させ、信号ＥＡ２，ＥＢ２，ＥＣ２としてそれぞれ出力するものである。そして、フリップフロップ１５は、その信号ＥＡ２，ＥＢ２，ＥＣ２を送信部２０に供給するようになっている。
【００２６】
送信部２０は、信号Ｓ２および信号ＥＡ２，ＥＢ２，ＥＣ２に基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成するものである。
【００２７】
図５は、送信部２０の一構成例を表すものである。送信部２０は、出力制御部２１と、出力部２２Ａ，２２Ｂ，２２Ｃと、エンファシス制御部２３と、出力部２４Ａ，２４Ｂ，２４Ｃとを有している。
【００２８】
出力制御部２１は、信号Ｓ２に基づいて、出力部２２Ａ，２２Ｂ，２２Ｃに制御信号を供給し、出力部２２Ａ，２２Ｂ，２２Ｃの動作を制御するものである。
【００２９】
出力部２２Ａは、出力制御部２１から供給された制御信号に基づいて、信号ＳＩＧＡの電圧状態を、電圧状態ＳＨ，ＳＭ，ＳＬのうちのいずれかに設定するものである。出力部２２Ｂは、出力制御部２１から供給された制御信号に基づいて、信号ＳＩＧＢの電圧状態を、電圧状態ＳＨ，ＳＭ，ＳＬのうちのいずれかに設定するものである。出力部２２Ｃは、出力制御部２１から供給された制御信号に基づいて、信号ＳＩＧＣの電圧状態を、電圧状態ＳＨ，ＳＭ，ＳＬのうちのいずれかに設定するものである。
【００３０】
この構成により、送信部２０は、信号Ｓ２が示すシンボルＣＳに基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを、図２に示したように、シンボルＣＳに対応した電圧状態ＳＨ，ＳＭ，ＳＬに設定することができるようになっている。
【００３１】
以下、送信部２０の出力部２２Ａについてより詳細に説明する。出力部２２Ｂ，２２Ｃについても同様である。
【００３２】
出力部２２Ａは、トランジスタ２５，２６と、抵抗素子２７，２８とを有している。トランジスタ２５，２６は、この例では、ＮチャネルＭＯＳ（Metal Oxide Semiconductor）型のＦＥＴ（Field Effect Transistor）である。トランジスタ２５のゲートには出力制御部２１から制御信号が供給され、ドレインには電圧Ｖ１が供給され、ソースは抵抗素子２７の一端に接続されている。トランジスタ２６のゲートには出力制御部２１から制御信号が供給され、ドレインは抵抗素子２８の一端に接続され、ソースは接地されている。抵抗素子２７，２８は、通信システム１における終端抵抗として機能するものである。抵抗素子２７の一端はトランジスタ２５のソースに接続され、他端は、抵抗素子２８の他端に接続されるとともに、出力端子ＴoutAに接続されている。抵抗素子２８の一端はトランジスタ２６のドレインに接続され、他端は、抵抗素子２７の他端に接続されるとともに、出力端子ＴoutAに接続されている。
【００３３】
例えば信号ＳＩＧＡを電圧状態ＳＨに設定する場合には、出力制御部２１は、高レベルの制御信号をトランジスタ２５に供給するとともに、低レベルの制御信号をトランジスタ２６に供給する。これにより、トランジスタ２５がオン状態になるとともにトランジスタ２６がオフ状態になり、トランジスタ２５を介して出力電流が流れ、信号ＳＩＧＡが電圧状態ＳＨに設定される。また、例えば信号ＳＩＧＡを電圧状態ＳＬに設定する場合には、出力制御部２１は、低レベルの制御信号をトランジスタ２５に供給するとともに、高レベルの制御信号をトランジスタ２６に供給する。これにより、トランジスタ２５がオフ状態になるとともにトランジスタ２６がオン状態になり、トランジスタ２６を介して出力電流が流れ、信号ＳＩＧＡが電圧状態ＳＬに設定される。また、例えば信号ＳＩＧＡを電圧状態ＳＭに設定する場合には、出力制御部２１は、低レベルの制御信号をトランジスタ２５，２６に供給する。これにより、トランジスタ２５，２６がオフ状態になり、受信装置３０の抵抗素子３１Ａ，３１Ｂ，３１Ｃ（後述）により、信号ＳＩＧＡが電圧状態ＳＭに設定されるようになっている。
【００３４】
エンファシス制御部２３は、信号Ｓ２および信号ＥＡ２，ＥＢ２，ＥＣ２に基づいて、出力部２４Ａ，２４Ｂ，２４Ｃの動作を制御するものである。具体的には、エンファシス制御部２３は、信号Ｓ２および信号ＥＡ２に基づいて、出力部２４Ａに対して制御信号を供給し、信号Ｓ２および信号ＥＢ２に基づいて、出力部２４Ｂに対して制御信号を供給し、信号Ｓ２および信号ＥＣ２に基づいて、出力部２４Ｃに対して制御信号を供給するようになっている。
【００３５】
出力部２４Ａは、エンファシス制御部２３から供給された制御信号に基づいて、信号ＳＩＧＡに対してプリエンファシスを行うものである。出力部２４Ｂは、エンファシス制御部２３から供給された制御信号に基づいて、信号ＳＩＧＢに対してプリエンファシスを行うものである。出力部２４Ｃは、エンファシス制御部２３から供給された制御信号に基づいて、信号ＳＩＧＣに対してプリエンファシスを行うものである。出力部２４Ａ，２４Ｂ，２４Ｃの構成は、出力部２２Ａ，２２Ｂ，２２Ｃと同様である。
【００３６】
この構成により、送信部２０は、信号ＥＡ２がアクティブである場合に、信号ＳＩＧＡに対してプリエンファシスを行い、信号ＥＢ２がアクティブである場合に、信号ＳＩＧＢに対してプリエンファシスを行い、信号ＥＣ２がアクティブである場合に、信号ＳＩＧＣに対してプリエンファシスを行うようになっている。
【００３７】
なお、送信部２０は、この構成に限定されるものではなく、他の様々な構成が適用可能である。
【００３８】
図６は、受信装置３０の一構成例を表すものである。受信装置３０は、抵抗素子３１Ａ，３１Ｂ，３１Ｃと、アンプ３２Ａ，３２Ｂ，３２Ｃと、クロック生成部３３と、フリップフロップ（Ｆ／Ｆ）３４，３５と、信号生成部３６とを有している。
【００３９】
抵抗素子３１Ａ，３１Ｂ，３１Ｃは、通信システム１における終端抵抗として機能するものである。抵抗素子３１Ａの一端は入力端子ＴinＡに接続されるとともに信号ＳＩＧＡが供給され、他端は抵抗素子３１Ｂ，３１Ｃの他端に接続されている。抵抗素子３１Ｂの一端は入力端子ＴinＢに接続されるとともに信号ＳＩＧＢが供給され、他端は抵抗素子３１Ａ，３１Ｃの他端に接続されている。抵抗素子３１Ｃの一端は入力端子ＴinＣに接続されるとともに信号ＳＩＧＣが供給され、他端は抵抗素子３１Ａ，３１Ｂの他端に接続されている。
【００４０】
アンプ３２Ａ，３２Ｂ，３２Ｃは、それぞれ、正入力端子における信号と負入力端子における信号の差分に応じた信号を出力するものである。アンプ３２Ａの正入力端子は、アンプ３２Ｃの負入力端子および抵抗素子３１Ａの一端に接続されるとともに信号ＳＩＧＡが供給され、負入力端子は、アンプ３２Ｂの正入力端子および抵抗素子３１Ｂの一端に接続されるとともに信号ＳＩＧＢが供給される。アンプ３２Ｂの正入力端子は、アンプ３２Ａの負入力端子および抵抗素子３１Ｂの一端に接続されるとともに信号ＳＩＧＢが供給され、負入力端子は、アンプ３２Ｃの正入力端子および抵抗素子３１Ｃの一端に接続されるとともに信号ＳＩＧＣが供給される。アンプ３２Ｃの正入力端子は、アンプ３２Ｂの負入力端子および抵抗素子３１Ｃの一端に接続されるとともに信号ＳＩＧＣが供給され、負入力端子は、アンプ３２Ａの正入力端子および抵抗素子３１Ａの一端に接続されるとともに信号ＳＩＧＡが供給される。
【００４１】
この構成により、アンプ３２Ａは、信号ＳＩＧＡと信号ＳＩＧＢとの差分ＡＢ（ＳＩＧＡ−ＳＩＧＢ）に応じた信号を出力し、アンプ３２Ｂは、信号ＳＩＧＢと信号ＳＩＧＣとの差分ＢＣ（ＳＩＧＢ−ＳＩＧＣ）に応じた信号を出力し、アンプ３２Ｃは、信号ＳＩＧＣと信号ＳＩＧＡとの差分ＣＡ（ＳＩＧＣ−ＳＩＧＡ）に応じた信号を出力するようになっている。
【００４２】
図７は、アンプ３２Ａ，３２Ｂ，３２Ｃの一動作例を表すものである。この例では、信号ＳＩＧＡは高レベル電圧ＶＨであり、信号ＳＩＧＢは低レベル電圧ＶＬであり、信号ＳＩＧＣは中レベル電圧ＶＭである。この場合には、入力端子ＴinＡ、抵抗素子３１Ａ、抵抗素子３１Ｂ、入力端子ＴinＢの順に電流Ｉinが流れる。そして、アンプ３２Ａの正入力端子には高レベル電圧ＶＨが供給されるとともに負入力端子には低レベル電圧ＶＬが供給され、差分ＡＢは正（ＡＢ＞０）になるため、アンプ３２Ａは“１”を出力する。また、アンプ３２Ｂの正入力端子には低レベル電圧ＶＬが供給されるとともに負入力端子には中レベル電圧ＶＭが供給され、差分ＢＣは負（ＢＣ＜０）になるため、アンプ３２Ｂは“０”を出力する。また、アンプ３２Ｃの正入力端子には中レベル電圧ＶＭが供給されるとともに負入力端子には高レベル電圧ＶＨが供給され、差分ＣＡは負（ＣＡ＜０）になるため、アンプ３２Ｃは“０”を出力するようになっている。
【００４３】
クロック生成部３３は、アンプ３２Ａ，３２Ｂ，３２Ｃの出力信号に基づいて、クロックＲｘＣＫを生成するものである。
【００４４】
フリップフロップ３４は、アンプ３２Ａ，３２Ｂ，３２Ｃの出力信号を、クロックＲｘＣＫの１クロック分遅延させ、それぞれ出力するものである。すなわち、フリップフロップ３４の出力信号は、現在のシンボルＣＳ２を示すものである。ここで、現在のシンボルＣＳ２は、シンボルＣＳ，ＮＳと同様に、６つのシンボル“＋ｘ”，“−ｘ”，“＋ｙ”，“−ｙ”，“＋ｚ”，“−ｚ”のうちのいずれか一つを示すものである。
【００４５】
フリップフロップ３５は、フリップフロップ３４の３つの出力信号を、クロックＲｘＣＫの１クロック分遅延させ、それぞれ出力するものである。すなわち、フリップフロップ３５は、現在のシンボルＣＳ２をクロックＲｘＣＫの１クロック分遅延させることにより、シンボルＰＳ２を生成している。このシンボルＰＳ２は、前に受信したシンボル（前のシンボル）であり、シンボルＣＳ，ＮＳ，ＣＳ２と同様に、６つのシンボル“＋ｘ”，“−ｘ”，“＋ｙ”，“−ｙ”，“＋ｚ”，“−ｚ”のうちのいずれか一つを示すものである。
【００４６】
信号生成部３６は、フリップフロップ３４，３５の出力信号、およびクロックＲｘＣＫに基づいて、信号ＲｘＦ，ＲｘＲ，ＲｘＰを生成するものである。この信号ＲｘＦ，ＲｘＲ，ＲｘＰは、送信装置１０における信号ＴｘＦ，ＴｘＲ，ＴｘＰにそれぞれ対応するものであり、シンボルの遷移を表すものである。信号生成部３６は、フリップフロップ３４の出力信号が示す現在のシンボルＣＳ２と、フリップフロップ３５の出力信号が示す前のシンボルＰＳ２に基づいて、シンボルの遷移（図４）を特定し、信号ＲｘＦ，ＲｘＲ，ＲｘＰを生成するようになっている。
【００４７】
ここで、信号Ｓ１，Ｓ２は、本開示における「データ信号」の一具体例に対応する。信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣは、本開示における「３つの送信信号」の一具体例に対応する。信号生成部１１は、本開示における「制御部」の一具体例に対応する。
【００４８】
［動作および作用］
続いて、本実施の形態の通信システム１の動作および作用について説明する。
【００４９】
（全体動作概要）
まず、図１などを参照して、通信システム１の全体動作概要を説明する。送信装置１０において、信号生成部１１は、現在のシンボルＣＳおよび信号ＴｘＦ，ＴｘＲ，ＴｘＰに基づいて、次のシンボルＮＳを求め、信号Ｓ１として出力する。また、信号生成部１１は、現在のシンボルＣＳおよび信号ＴｘＦ，ＴｘＲ，ＴｘＰに基づいて、ＬＵＴ１９を参照して、信号ＥＡ，ＥＢ，ＥＣを生成して出力する。フリップフロップ１３は、信号Ｓ１を、クロックＴｘＣＫの１クロック分遅延させ、信号Ｓ２として出力する。フリップフロップ１４は、信号ＥＡ，ＥＢ，ＥＣを、クロックＴｘＣＫの１クロック分遅延させ、それぞれ出力する。フリップフロップ１５は、フリップフロップ１４の３つの出力信号を、クロックＴｘＣＫの１クロック分遅延させ、信号ＥＡ２，ＥＢ２，ＥＣ２としてそれぞれ出力する。送信部２０は、信号Ｓ２および信号ＥＡ２，ＥＢ２，ＥＣ２に基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成する。
【００５０】
受信装置３０において、アンプ３２Ａは、信号ＳＩＧＡと信号ＳＩＧＢとの差分ＡＢに応じた信号を出力し、アンプ３２Ｂは、信号ＳＩＧＢと信号ＳＩＧＣとの差分ＢＣに応じた信号を出力し、アンプ３２Ｃは、信号ＳＩＧＣと信号ＳＩＧＡとの差分ＣＡに応じた信号を出力する。クロック生成部３３は、アンプ３２Ａ，３２Ｂ，３２Ｃの出力信号に基づいて、クロックＲｘＣＫを生成する。フリップフロップ３４は、アンプ３２Ａ，３２Ｂ，３２Ｃの出力信号を、クロックＲｘＣＫの１クロック分遅延させ、それぞれ出力する。フリップフロップ３５は、フリップフロップ３４の３つの出力信号を、クロックＲｘＣＫの１クロック分遅延させ、それぞれ出力する。信号生成部３６は、フリップフロップ３４，３５の出力信号、およびクロックＲｘＣＫに基づいて、信号ＲｘＦ，ＲｘＲ，ＲｘＰを生成する。
【００５１】
（詳細動作）
信号生成部１１は、現在のシンボルＣＳおよび信号ＴｘＦ，ＴｘＲ，ＴｘＰに基づいて、次のシンボルＮＳを求めるとともに、ＬＵＴ１９を参照して、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣについてプリエンファシスを行うか否かを示す信号ＥＡ，ＥＢ，ＥＣを生成する。
【００５２】
図８は、ＬＵＴ１９の一例を表すものであり、現在のシンボルＣＳと、信号ＴｘＦ，ＴｘＲ，ＴｘＰと、信号ＥＡ，ＥＢ，ＥＣとの関係を示している。なお、この図８では、説明の便宜上、次のシンボルＮＳも示している。
【００５３】
信号生成部１１は、現在のシンボルＣＳおよび信号ＴｘＦ，ＴｘＲ，ＴｘＰに基づいて、このＬＵＴ１９を参照して、信号ＥＡ，ＥＢ，ＥＣを生成する。そして、フリップフロップ１４，１５は、この信号ＥＡ，ＥＢ，ＥＣを遅延させて信号ＥＡ２，ＥＢ２，ＥＣ２を生成し、送信部２０は、この信号ＥＡ２，ＥＢ２，ＥＣ２に基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣに対してプリエンファシスを行う。以下に、現在のシンボルＣＳが“＋ｘ”である場合と、“−ｘ”である場合を例に、詳細に説明する。
【００５４】
図９Ａ〜９Ｅ，１０Ａ〜１０Ｅは、シンボルが“＋ｘ”から“＋ｘ”以外に遷移する場合の動作を表すものであり、図９Ａ〜９Ｅは、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの波形を示し、図１０Ａ〜１０Ｅは、差分ＡＢ，ＢＣ，ＣＡの波形を示す。図９Ａ，１０Ａは“＋ｘ”から“−ｘ”への遷移を示し、図９Ｂ，１０Ｂは“＋ｘ”から“＋ｙ”への遷移を示し、図９Ｃ，１０Ｃは “＋ｘ”から“−ｙ”への遷移を示し、図９Ｄ，１０Ｄは “＋ｘ”から“＋ｚ”への遷移を示し、図９Ｅ，１０Ｅは “＋ｘ”から“−ｚ”への遷移を示す。また、図９Ａ〜９Ｅ，１０Ａ〜１０Ｅにおいて、細線はプリエンファシスを行わない場合を示し、太線はプリエンファシスを行う場合を示す。この例では、伝送路９Ａ〜９Ｃの長さは十分に短くしている。
【００５５】
シンボルが“＋ｘ”から“−ｘ”へ遷移する場合には、信号生成部１１は、図８に示したように、信号ＥＡ，ＥＢ，ＥＣを“１”，“１”，“０”にする。これにより、送信部２０は、図９Ａに示したように、信号ＳＩＧＡに対してプリエンファシスを行い、高レベル電圧ＶＨから、低レベル電圧ＶＬよりも低い電圧に遷移させるとともに、信号ＳＩＧＢに対してプリエンファシスを行い、低レベル電圧ＶＬから、高レベル電圧ＶＨよりも高い電圧に遷移させる。このとき、送信部２０は、信号ＳＩＧＣに対しては、プリエンファシスを行わず、中レベル電圧ＶＭを維持させる。これにより、図１０Ａに示したように、差分ＡＢは、プリエンファシスを行わない場合に比べて、正の電圧から負の電圧へより早く遷移し、差分ＢＣ，ＣＡは、プリエンファシスを行わない場合に比べて、負から正へより早く遷移する。
【００５６】
シンボルが“＋ｘ”から“＋ｙ”へ遷移する場合には、信号生成部１１は、図８に示したように、信号ＥＡ，ＥＢ，ＥＣを“０”，“１”，“１”にする。これにより、送信部２０は、図９Ｂに示したように、信号ＳＩＧＢに対してプリエンファシスを行い、低レベル電圧ＶＬから、高レベル電圧ＶＨよりも高い電圧に遷移させるとともに、信号ＳＩＧＣに対してプリエンファシスを行い、中レベル電圧ＶＭから、低レベル電圧ＶＬよりも低い電圧に遷移させる。このとき、送信部２０は、信号ＳＩＧＡに対してはプリエンファシスを行わず、高レベル電圧ＶＨから中レベル電圧ＶＭに遷移させる。すなわち、信号ＳＩＧＡは電圧状態ＳＨから電圧状態ＳＭに遷移するが、送信部２０は、この信号ＳＩＧＡに対してはプリエンファシスを行わない。これにより、図１０Ｂに示したように、差分ＡＢは、プリエンファシスを行わない場合に比べて、正から負へより早く遷移し、差分ＢＣは、プリエンファシスを行わない場合に比べて、負から正へより早く遷移する。また、差分ＣＡは負の状態を維持する。
【００５７】
シンボルが“＋ｘ”から“−ｙ”へ遷移する場合には、信号生成部１１は、図８に示したように、信号ＥＡ，ＥＢ，ＥＣを“０”，“１”，“１”にする。これにより、送信部２０は、図９Ｃに示したように、信号ＳＩＧＢに対してプリエンファシスを行い、低レベル電圧ＶＬから、低レベル電圧ＶＬよりも低い電圧に遷移させるとともに、信号ＳＩＧＣに対してプリエンファシスを行い、中レベル電圧ＶＭから、高レベル電圧ＶＨよりも高い電圧に遷移させる。すなわち、信号ＳＩＧＢは電圧状態ＳＬを維持するが、送信部２０は、この信号ＳＩＧＢに対してプリエンファシスを行う。このとき、送信部２０は、信号ＳＩＧＡに対しては、プリエンファシスを行わず、高レベル電圧ＶＨから中レベル電圧ＶＭに遷移させる。すなわち、信号ＳＩＧＡは電圧状態ＳＨから電圧状態ＳＭに遷移するが、送信部２０は、この信号ＳＩＧＡに対してはプリエンファシスを行わない。これにより、図１０Ｃに示したように、差分ＣＡは、プリエンファシスを行わない場合に比べて、負圧から正圧へより早く遷移する。また、差分ＡＢは正の状態を維持し、差分ＢＣは負の状態を維持する。
【００５８】
シンボルが“＋ｘ”から“＋ｚ”へ遷移する場合には、信号生成部１１は、図８に示したように、信号ＥＡ，ＥＢ，ＥＣを“１”，“０”，“１”にする。これにより、送信部２０は、図９Ｄに示したように、信号ＳＩＧＡに対してプリエンファシスを行い、高レベル電圧ＶＨから、低レベル電圧ＶＬよりも低い電圧に遷移させるとともに、信号ＳＩＧＣに対してプリエンファシスを行い、中レベル電圧ＶＭから、高レベル電圧ＶＨよりも高い電圧に遷移させる。このとき、送信部２０は、信号ＳＩＧＢに対してはプリエンファシスを行わず、低レベル電圧ＶＬから中レベル電圧ＶＭに遷移させる。すなわち、信号ＳＩＧＢは電圧状態ＳＬから電圧状態ＳＭに遷移するが、送信部２０は、この信号ＳＩＧＢに対してはプリエンファシスを行わない。これにより、図１０Ｄに示したように、差分ＡＢは、プリエンファシスを行わない場合に比べて、正から負へより早く遷移し、差分ＣＡは、プリエンファシスを行わない場合に比べて、負から正へより早く遷移する。また、差分ＢＣは負の状態を維持する。
【００５９】
シンボルが“＋ｘ”から“−ｚ”へ遷移する場合には、信号生成部１１は、図８に示したように、信号ＥＡ，ＥＢ，ＥＣを“１”，“０”，“１”にする。これにより、送信部２０は、図９Ｅに示したように、信号ＳＩＧＡに対してプリエンファシスを行い、高レベル電圧ＶＨから、高レベル電圧ＶＨよりも高い電圧に遷移させるとともに、信号ＳＩＧＣに対してプリエンファシスを行い、中レベル電圧ＶＭから、低レベル電圧ＶＬよりも低い電圧に遷移させる。すなわち、信号ＳＩＧＡは電圧状態ＳＨを維持するが、送信部２０は、この信号ＳＩＧＡに対してプリエンファシスを行う。このとき、送信部２０は、信号ＳＩＧＢに対してはプリエンファシスを行わず、低レベル電圧ＶＬから中レベル電圧ＶＭに遷移させる。すなわち、信号ＳＩＧＢは電圧状態ＳＬから電圧状態ＳＭに遷移するが、送信部２０は、この信号ＳＩＧＢに対してはプリエンファシスを行わない。これにより、図１０Ｅに示したように、差分ＢＣは、プリエンファシスを行わない場合に比べて、負から正へより早く遷移する。また、差分ＡＢは正の状態を維持し、差分ＣＡは負の状態を維持する。
【００６０】
図１１Ａ〜１１Ｅ，１２Ａ〜１２Ｅは、シンボルが“−ｘ”から“−ｘ”以外に遷移する場合の動作を表すものであり、図１１Ａ〜１１Ｅは、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの波形を示し、図１２Ａ〜１２Ｅは、差分ＡＢ，ＢＣ，ＣＡの波形を示す。図１１Ａ，１２Ａは“−ｘ”から“＋ｘ”への遷移を示し、図１１Ｂ，１２Ｂは“−ｘ”から“＋ｙ”への遷移を示し、図１１Ｃ，１２Ｃは “−ｘ”から“−ｙ”への遷移を示し、図１１Ｄ，１２Ｄは “−ｘ”から“＋ｚ”への遷移を示し、図１１Ｅ，１２Ｅは “−ｘ”から“−ｚ”への遷移を示す。
【００６１】
シンボルが“−ｘ”から“＋ｘ”へ遷移する場合には、信号生成部１１は、図８に示したように、信号ＥＡ，ＥＢ，ＥＣを“１”，“１”，“０”にする。これにより、送信部２０は、図１１Ａに示したように、信号ＳＩＧＡに対してプリエンファシスを行い、低レベル電圧ＶＬから、高レベル電圧ＶＨよりも高い電圧に遷移させるとともに、信号ＳＩＧＢに対してプリエンファシスを行い、高レベル電圧ＶＨから、低レベル電圧ＶＬよりも低い電圧に遷移させる。このとき、送信部２０は、信号ＳＩＧＣに対しては、プリエンファシスを行わず、中レベル電圧ＶＭを維持させる。これにより、図１２Ａに示したように、差分ＡＢは、プリエンファシスを行わない場合に比べて、負から正へより早く遷移し、差分ＢＣ，ＣＡは、プリエンファシスを行わない場合に比べて、正から負へより早く遷移する。
【００６２】
シンボルが“−ｘ”から“＋ｙ”へ遷移する場合には、信号生成部１１は、図８に示したように、信号ＥＡ，ＥＢ，ＥＣを“０”，“１”，“１”にする。これにより、送信部２０は、図１１Ｂに示したように、信号ＳＩＧＢに対してプリエンファシスを行い、高レベル電圧ＶＨから、高レベル電圧ＶＨよりも高い電圧に遷移させるとともに、信号ＳＩＧＣに対してプリエンファシスを行い、中レベル電圧ＶＭから、低レベル電圧ＶＬよりも低い電圧に遷移させる。すなわち、信号ＳＩＧＢは電圧状態ＳＨを維持するが、送信部２０は、この信号ＳＩＧＢに対してプリエンファシスを行う。このとき、送信部２０は、信号ＳＩＧＡに対してはプリエンファシスを行わず、低レベル電圧ＶＬから中レベル電圧ＶＭに遷移させる。すなわち、信号ＳＩＧＡは電圧状態ＳＬから電圧状態ＳＭに遷移するが、送信部２０は、この信号ＳＩＧＡに対してはプリエンファシスを行わない。これにより、図１２Ｂに示したように、差分ＣＡは、プリエンファシスを行わない場合に比べて、正から負へより早く遷移する。また、差分ＢＣは正の状態を維持し、差分ＡＢは負の状態を維持する。
【００６３】
シンボルが“−ｘ”から“−ｙ”へ遷移する場合には、信号生成部１１は、図８に示したように、信号ＥＡ，ＥＢ，ＥＣを“０”，“１”，“１”にする。これにより、送信部２０は、図１１Ｃに示したように、信号ＳＩＧＢに対してプリエンファシスを行い、高レベル電圧ＶＨから、低レベル電圧ＶＬよりも低い電圧に遷移させるとともに、信号ＳＩＧＣに対してプリエンファシスを行い、中レベル電圧ＶＭから、高レベル電圧ＶＨよりも高い電圧に遷移させる。このとき、送信部２０は、信号ＳＩＧＡに対しては、プリエンファシスを行わず、低レベル電圧ＶＬから中レベル電圧ＶＭに遷移させる。すなわち、信号ＳＩＧＡは電圧状態ＳＬから電圧状態ＳＭに遷移するが、送信部２０は、この信号ＳＩＧＡに対してはプリエンファシスを行わない。これにより、図１２Ｃに示したように、差分ＡＢは、プリエンファシスを行わない場合に比べて、負から正へより早く遷移し、差分ＢＣは、プリエンファシスを行わない場合に比べて、正から負へより早く遷移する。また、差分ＣＡは正の状態を維持する。
【００６４】
シンボルが“−ｘ”から“＋ｚ”へ遷移する場合には、信号生成部１１は、図８に示したように、信号ＥＡ，ＥＢ，ＥＣを“１”，“０”，“１”にする。これにより、送信部２０は、図１１Ｄに示したように、信号ＳＩＧＡに対してプリエンファシスを行い、低レベル電圧ＶＬから、低レベル電圧ＶＬよりも低い電圧に遷移させるとともに、信号ＳＩＧＣに対してプリエンファシスを行い、中レベル電圧ＶＭから、高レベル電圧ＶＨよりも高い電圧に遷移させる。すなわち、信号ＳＩＧＡは電圧状態ＳＬを維持するが、送信部２０は、この信号ＳＩＧＡに対してプリエンファシスを行う。このとき、送信部２０は、信号ＳＩＧＢに対してはプリエンファシスを行わず、高レベル電圧ＶＨから中レベル電圧ＶＭに遷移させる。すなわち、信号ＳＩＧＢは電圧状態ＳＨから電圧状態ＳＭに遷移するが、送信部２０は、この信号ＳＩＧＢに対してはプリエンファシスを行わない。これにより、図１２Ｄに示したように、差分ＢＣは、プリエンファシスを行わない場合に比べて、正から負へより早く遷移する。また、差分ＡＢは負の状態を維持し、差分ＣＡは正の状態を維持する。
【００６５】
シンボルが“−ｘ”から“−ｚ”へ遷移する場合には、信号生成部１１は、図８に示したように、信号ＥＡ，ＥＢ，ＥＣを“１”，“０”，“１”にする。これにより、送信部２０は、図１１Ｅに示したように、信号ＳＩＧＡに対してプリエンファシスを行い、低レベル電圧ＶＬから、高レベル電圧ＶＨよりも高い電圧に遷移させるとともに、信号ＳＩＧＣに対してプリエンファシスを行い、中レベル電圧ＶＭから、低レベル電圧ＶＬよりも低い電圧に遷移させる。このとき、送信部２０は、信号ＳＩＧＢに対してはプリエンファシスを行わず、高レベル電圧ＶＨから中レベル電圧ＶＭに遷移させる。すなわち、信号ＳＩＧＢは電圧状態ＳＨから電圧状態ＳＭに遷移するが、送信部２０は、この信号ＳＩＧＢに対してはプリエンファシスを行わない。これにより、図１２Ｅに示したように、差分ＡＢは、プリエンファシスを行わない場合に比べて、負から正へより早く遷移し、差分ＣＡは、プリエンファシスを行わない場合に比べて、正から負へより早く遷移する。また、差分ＢＣは正の状態を維持する。
【００６６】
このように、送信装置１０は、信号ＳＩＧＡ〜ＳＩＧＣのうち、電圧状態ＳＬ，ＳＭから電圧状態ＳＨに遷移する信号に対してプリエンファシスを行うとともに、電圧状態ＳＨ，ＳＭから電圧状態ＳＬに遷移した信号に対してプリエンファシスを行う。また、送信装置１０は、信号ＳＩＧＡ〜ＳＩＧＣのうち、電圧状態ＳＬ，ＳＨを維持する信号に対してもプリエンファシスを行う。一方、送信装置１０は、信号ＳＩＧＡ〜ＳＩＧＣのうち、電圧状態ＳＬ，ＳＨから電圧状態ＳＭに遷移する信号に対してはプリエンファシスを行わず、また、電圧状態ＳＭを維持する信号に対してもプリエンファシスを行わない。
【００６７】
アンプ３２Ａ〜３２Ｃは、差分ＡＢ，ＢＣ，ＣＡが正であるか負であるかに応じて信号を生成して出力する。よって、この通信システム１では、ジッタＴＪは、図１０Ａ〜１０Ｅおよび図１２Ａ〜１２Ｅに示したように、差分ＡＢ，ＢＣ，ＣＡが“０”をまたぐタイミングのずれ幅で定義される。通信システム１では、信号ＳＩＧＡ〜ＳＩＧＣに対してプリエンファシスを行うようにしたので、信号の遷移が急峻になるため、ジッタＴＪを小さくすることができる。特に、シンボル“＋ｘ”から“＋ｙ”へ遷移する場合（図１０Ｂ）や、シンボル“＋ｘ”から“＋ｚ”へ遷移する場合（図１０Ｄ）など、差分ＡＢ，ＢＣ，ＣＡのうちの２つが“０”をまたぐケースでは、ジッタＴＪを効果的に改善することができる。
【００６８】
次に、シンボルの遷移のうちのいくつかを例に挙げ、より詳細に説明する。
【００６９】
まず、シンボルが“＋ｘ”から“＋ｙ”へ遷移する場合について説明する。この場合には、図９Ｂに示したように、信号ＳＩＧＡが電圧状態ＳＨ（例えば高レベル電圧ＶＨ）から電圧状態ＳＭ（例えば中レベル電圧ＶＭ）に遷移し、信号ＳＩＧＢが電圧状態ＳＬ（例えば低レベル電圧ＶＬ）から電圧状態ＳＨに遷移し、信号ＳＩＧＣが電圧状態ＳＭから電圧状態ＳＬに遷移する。この場合には、図１０Ｂに示したように、例えば、差分ＡＢの遷移時間が長くなる。その第１の原因は、信号ＳＩＧＡが中レベル電圧ＶＭに遷移することである。すなわち、信号ＳＩＧＡを中レベル電圧ＶＭにする際、送信部２０の出力部２２Ａは、トランジスタ２５，２６の両方をオフ状態にする。つまり、受信装置３０の抵抗素子３１Ａ〜３１Ｃにより、信号ＳＩＧＡが電圧状態ＳＭに設定される。その結果、信号ＳＩＧＡの遷移時間が長くなり、差分ＡＢの遷移時間もまた長くなる。また、第２の原因は、差分ＡＢの電圧変化量が大きいことである。
【００７０】
このようなケースは、例えば、シンボルが“＋ｘ”から“＋ｚ”へ遷移する場合（図９Ｄ，１０Ｄ）にも生じる。この場合には、図９Ｄに示したように、信号ＳＩＧＡが電圧状態ＳＨ（例えば高レベル電圧ＶＨ）から電圧状態ＳＬ（例えば低レベル電圧ＶＬ）に遷移し、信号ＳＩＧＢが電圧状態ＳＬから電圧状態ＳＭ（例えば中レベル電圧ＶＭ）に遷移し、信号ＳＩＧＣが電圧状態ＳＭから電圧状態ＳＨに遷移する。そのほか、シンボルが“−ｘ”から“−ｙ”へ遷移する場合（図１１Ｃ，１２Ｃ）や、シンボルが“−ｘ”から“−ｚ”へ遷移する場合（図１１Ｅ，１２Ｅ）などでも生じる。
【００７１】
図１３，１４は、シンボルが“＋ｘ”から“＋ｙ”へ遷移する場合の動作を表すものであり、図１３（Ａ）〜（Ｃ）は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの波形をそれぞれ示し、図１４（Ａ）〜（Ｃ）は、差分ＡＢ，ＢＣ，ＣＡの波形をそれぞれ示す。図１３は、図９Ｂに対応しており、図１４は、図１０Ｂに対応している。図１４には、アイ開口の基準を示すアイマスクＥＭを併せて示している。
【００７２】
シンボルが“＋ｘ”から“＋ｙ”へ遷移する際、送信部２０は、図１３に示したように、信号ＳＩＧＢの遷移を電圧ΔＶだけ強調するとともに、信号ＳＩＧＣの遷移を電圧ΔＶだけ強調する。このとき、差分ＡＢは、図１４の波形Ｗ１のようになり、差分ＢＣは、図１４の波形Ｗ３のようになる。このように、通信システム１では、プリエンファシスを行い、波形の遷移を急峻にすることにより、アイを広くすることができる。仮に、信号ＳＩＧＡ〜ＳＩＧＣに対してプリエンファシスを行わない場合には、例えば、差分ＡＢは、図１４の波形Ｗ２のようになり、差分ＢＣは、図１４の波形Ｗ４のようになる。すなわち、このような場合には、波形の遷移が鈍るとともに差分の振幅が小さくなるため、アイが狭くなるおそれがある。一方、通信システム１では、信号ＳＩＧＡ〜ＳＩＧＣに対してプリエンファシスを行うようにしたので、アイを広くすることができ、通信品質を高めることができる。
【００７３】
次に、シンボルが“＋ｘ”から“−ｚ”へ遷移する場合について説明する。
【００７４】
図１５，１６は、シンボルが“＋ｘ”から“−ｚ”へ遷移する場合の動作を表すものであり、図１５（Ａ）〜（Ｃ）は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの波形をそれぞれ示し、図１６（Ａ）〜（Ｃ）は、差分ＡＢ，ＢＣ，ＣＡの波形をそれぞれ示す。図１５は、図９Ｅに対応しており、図１６は、図１０Ｅに対応している。
【００７５】
シンボルが“＋ｘ”から“−ｚ”へ遷移する際、送信部２０は、図１５に示したように、信号ＳＩＧＡの電圧を電圧ΔＶだけ高い電圧に設定するとともに、信号ＳＩＧＣの遷移を電圧ΔＶだけ強調する。すなわち、送信部２０は、信号ＳＩＧＡが電圧状態ＳＨを維持するにもかかわらず、信号ＳＩＧＡに対してプリエンファシスを行い、また、信号ＳＩＧＢが電圧状態ＳＬから電圧状態ＳＭに遷移するにもかかわらず、信号ＳＩＧＢに対してプリエンファシスを行わない。言い換えれば、送信装置１０は、信号ＳＩＧＡ，ＳＩＧＣを選択し、これらに対してプリエンファシスを行う。このとき、差分ＡＢは、図１６の波形Ｗ１１のようになり、差分ＢＣは、図１６の波形Ｗ１３のようになる。このように、通信システム１では、プリエンファシスを行い、波形の遷移を急峻にすることにより、アイを広くすることができる。仮に、信号ＳＩＧＡ〜ＳＩＧＣに対してプリエンファシスを行わない場合には、例えば、差分ＡＢは、図１６の波形Ｗ１２のようになり、差分ＢＣは、図１６の波形Ｗ１４のようになる。すなわち、このような場合には、波形の遷移が鈍るとともに差分の振幅が小さくなるため、アイが狭くなるおそれがある。一方、通信システム１では、信号ＳＩＧＡ〜ＳＩＧＣに対してプリエンファシスを行うようにしたので、アイを広くすることができ、通信品質を高めることができる。
【００７６】
［比較例］
ここで、比較例として、信号ＳＩＧＡ〜ＳＩＧＣのうち、電圧状態が遷移するものに対してプリエンファシスを行い、電圧状態が遷移しないものに対してはプリエンファシスを行わない場合について検討する。
【００７７】
図１７，１８は、シンボルが“＋ｘ”から“−ｚ”へ遷移する場合の動作を表すものであり、図１７（Ａ）〜（Ｃ）は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの波形をそれぞれ示し、図１８（Ａ）〜（Ｃ）は、差分ＡＢ，ＢＣ，ＣＡの波形をそれぞれ示す。
【００７８】
シンボルが“＋ｘ”から“−ｚ”へ遷移する際、比較例に係る送信装置１０Ｒは、図１７に示したように、信号ＳＩＧＢの遷移を電圧ΔＶだけ強調するとともに、信号ＳＩＧＣの遷移を電圧ΔＶだけ強調する。すなわち、電圧状態が遷移する信号ＳＩＧＢ，ＳＩＧＣに対してプリエンファシスを行い、電圧状態が変化しない信号ＳＩＧＡに対してはプリエンファシスを行わない。このとき、差分ＡＢは、図１８（Ａ）のようになり、アイが狭くなるおそれがある。
【００７９】
一方、通信システム１では、信号ＳＩＧＡ〜ＳＩＧＣのうち、プリエンファシスを行う信号を選択するようにした。具体的には、本実施の形態に係る送信装置１０は、図１５に示したように、信号ＳＩＧＡの電圧を電圧ΔＶだけ高い電圧に設定するとともに、信号ＳＩＧＣの遷移を電圧ΔＶだけ強調した。すなわち、送信装置１０は、信号ＳＩＧＡが電圧状態ＳＨを維持するにもかかわらず、信号ＳＩＧＡに対してプリエンファシスを行い、また、信号ＳＩＧＢが電圧状態ＳＬから電圧状態ＳＭに遷移するにもかかわらず、信号ＳＩＧＢに対してプリエンファシスを行わないようにした。これにより、通信システム１では、アイが狭くなるおそれを低減することができ、通信品質を高めることができる。
【００８０】
このように、通信システム１では、信号ＳＩＧＡ〜ＳＩＧＣに対して選択的にプリエンファシスを行うようにしたので、例えば、ジッタが大きい遷移である場合にはプリエンファシスを行い、プリエンファシスを行うとアイが狭くなるような遷移である場合にはプリエンファシスを行わないようにすることができる。これにより、通信システム１では、通信品質を高めることができる。
【００８１】
［効果］
以上のように本実施の形態では、信号ＳＩＧＡ〜ＳＩＧＣに対して選択的にプリエンファシスを行うようにしたので、通信品質を高めることができる。
【００８２】
［変形例１−１］
上記実施の形態では、図８に示したように、６つのシンボル間のどの遷移でも、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣのうちの少なくとも１つに対してプリエンファシスを行うようにしたが、これに限定されるものではない。これに代えて、例えば、６つのシンボル間の遷移のうちの一部についてのみプリエンファシスを行うようにしてもよい。以下に、本変形例に係る通信システム１Ａについて詳細に説明する。
【００８３】
図１９は、本変形例に係るＬＵＴ１９Ａの一例を表すものである。本変形例に係る信号生成部１１Ａは、このＬＵＴ１９Ａに基づいて信号ＥＡ，ＥＢ，ＥＣを生成する。信号生成部１１Ａは、例えば、シンボルが“＋ｘ”から“−ｘ”へ遷移する場合、シンボルが“＋ｘ”から“−ｙ”へ遷移する場合、およびシンボルが“＋ｘ”から“−ｚ”へ遷移する場合には、信号ＥＡ，ＥＢ，ＥＣの全てを“０”にする。すなわち、これらの場合では、送信部２０は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣのいずれに対してもプリエンファシスを行わない。例えば、シンボルが“＋ｘ”から“−ｚ”へ遷移する場合において、例えば図１７，１８のようにプリエンファシスを行うと、アイが狭くなってしまうので、本変形例では、このような場合にはプリエンファシスを行わない。一方、信号生成部１１Ａは、例えば、シンボルが“＋ｘ”から“＋ｙ”へ遷移する場合には、信号ＥＡ，ＥＢ，ＥＣを“０”，“１”，“１”にし、およびシンボルが“＋ｘ”から“＋ｚ”へ遷移する場合には、信号ＥＡ，ＥＢ，ＥＣを“１”，“０”，“１”にする。すなわち、これらの場合では、図１０Ｂ，１０Ｄに示したように、差分ＡＢの遷移時間が長くなるので、送信部２０は、プリエンファシスを行う。このようにプリエンファシスを行うケースは２種類ある。すなわち、１つは、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣのうちの、第１の信号が電圧状態ＳＨ（例えば高レベル電圧ＶＨ）から電圧状態ＳＭ（例えば中レベル電圧ＶＭ）に遷移し、第２の信号が電圧状態ＳＬ（例えば低レベル電圧ＶＬ）から電圧状態ＳＨに遷移し、第３の信号が電圧状態ＳＭから電圧状態ＳＬに遷移するケースである。そして、もう１つは、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣのうちの、第１の信号が電圧状態ＳＬから電圧状態ＳＭに遷移し、第２の信号が電圧状態ＳＨから電圧状態ＳＬに遷移し、第３の信号が電圧状態ＳＭから電圧状態ＳＨに遷移するようなケースである。言い換えれば、信号ＳＩＧＡの電圧状態、信号ＳＩＧＢの電圧状態、および信号ＳＩＧＣの電圧状態のいずれもが遷移するケースである。このように、通信システム１Ａでは、差分ＡＢ，ＢＣ，ＣＡの遷移時間のうちのいずれかが長くなる場合に限り、プリエンファシスを行い、それ以外ではプリエンファシスを行わない。このように構成しても、上記実施の形態に係る通信システム１と同様の効果を得ることができる。
【００８４】
なお、６つのシンボル間の遷移のうち、プリエンファシスを行う遷移は、図１９の例に限定されるものではなく、どの遷移に対してプリエンファシスを行うかは任意に設定することができる。
【００８５】
［変形例１−２］
上記実施の形態では、信号生成部１１は、３つの信号ＥＡ，ＥＢ，ＥＣを生成し、信号ＳＩＧＡ〜ＳＩＧＣに対するプリエンファシスをそれぞれ独立して制御するようにしたが、これに限定されるものではない。以下に、本変形例に係る送信装置１０Ｂについて詳細に説明する。
【００８６】
図２０は、送信装置１０Ｂの一構成例を表すものである。送信装置１０Ｂは、信号生成部１１Ｂと、フリップフロップ１４Ｂ，１５Ｂと、送信部２０Ｂとを有している。信号生成部１１Ｂは、現在のシンボルＣＳおよび信号ＴｘＦ，ＴｘＲ，ＴｘＰに基づいて、次のシンボルＮＳを求めるとともに、ＬＵＴ１９Ｂを参照して、信号ＥＥを生成するものである。フリップフロップ１４Ｂは、信号ＥＥを、クロックＴｘＣＫの１クロック分遅延させ、出力するものである。フリップフロップ１５Ｂは、フリップフロップ１４の出力信号を、クロックＴｘＣＫの１クロック分遅延させ、信号ＥＥ２として出力するものである。送信部２０Ｂは、信号Ｓ２および信号ＥＥ２に基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成するものである。その際、送信部２０Ｂは、信号ＥＥ２がアクティブである場合には、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣに対してプリエンファシスを行うようになっている。この構成により、送信装置１０Ｂでは、信号生成部１１Ｂが、信号ＳＩＧＡ〜ＳＩＧＣに対するプリエンファシスをまとめて制御するようになっている。
【００８７】
図２１は、本変形例に係るＬＵＴ１９Ｂの一例を表すものである。信号生成部１１Ｂは、例えば、シンボルが“＋ｘ”から“−ｘ”へ遷移する場合、シンボルが“＋ｘ”から“−ｙ”へ遷移する場合、およびシンボルが“＋ｘ”から“−ｚ”へ遷移する場合には、信号ＥＥを“０”にする。すなわち、これらの場合では、送信部２０Ｂは、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣに対してプリエンファシスを行わない。一方、信号生成部１１Ｂは、例えば、シンボルが“＋ｘ”から“＋ｙ”へ遷移する場合、およびシンボルが“＋ｘ”から“＋ｚ”へ遷移する場合には、信号ＥＥを“１”にする。すなわち、これらの場合では、上記変形例１−１の場合と同様に、差分ＡＢの遷移時間が長くなるので、送信部２０Ｂは、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣに対してプリエンファシスを行う。このように、送信装置１０Ｂでは、差分ＡＢ，ＢＣ，ＣＡの遷移時間のうちのいずれかが長くなる場合に限り、プリエンファシスを行い、それ以外ではプリエンファシスを行わないように動作する。このように構成しても、上記実施の形態に係る通信システム１と同様の効果を得ることができる。
【００８８】
なお、６つのシンボル間の遷移のうち、プリエンファシスを行う遷移は、図２１の例に限定されるものではなく、どの遷移に対してプリエンファシスを行うかは任意に設定することができる。例えば、差分ＡＢ，ＢＣ，ＣＡのうちのいずれか２つが“０”をまたいで遷移する場合にのみプリエンファシスを行うようにしてもよい。また、例えば、差分ＡＢ，ＢＣ，ＣＡの全てが“０”をまたいで遷移する場合にのみプリエンファシスを行うようにしてもよい。
【００８９】
［変形例１−３］
信号生成部１１は、ＬＵＴ１９を参照して信号ＥＡ，ＥＢ，ＥＣを生成する動作は、ソフトウェアにより実現してもよいし、ハードウェアにより実現してもよい。以下に、ハードウェアにより実現する方法の一例を示す。ここでは、変形例１−２に係る信号生成部１１Ｂに本変形例を適用した例で説明する。
【００９０】
図２２は、本変形例に係る信号生成部１１Ｃのうち、信号ＥＥを生成する部分の一構成例を表すものである。この例では、信号生成部１１Ｃは、現在のシンボルＣＳ、次のシンボルＮＳ、おおよびＬＵＴ１９Ｂに基づいて、信号ＥＥを生成している。信号生成部１１Ｃは、シンボル判定部１００，１１０と、論理回路１２０，１３０，１４０，１５０，１６０，１７０と、論理和回路１８０とを有している。
【００９１】
シンボル判定部１００は、現在のシンボルＣＳが、６つのシンボル“＋ｘ”，“−ｘ”，“＋ｙ”，“−ｙ”，“＋ｚ”，“−ｚ”のうちのいずれであるかを判定するものである。シンボル判定部１００は、比較部１０１〜１０６を有している。比較部１０１は、現在のシンボルＣＳがシンボル“＋ｘ”である場合に“１”を出力するものである。比較部１０２は、現在のシンボルＣＳがシンボル“−ｘ”である場合に“１”を出力するものである。比較部１０３は、現在のシンボルＣＳがシンボル“＋ｙ”である場合に“１”を出力するものである。比較部１０４は、現在のシンボルＣＳがシンボル“−ｙ”である場合に“１”を出力するものである。比較部１０５は、現在のシンボルＣＳがシンボル“＋ｚ”である場合に“１”を出力するものである。比較部１０６は、現在のシンボルＣＳがシンボル“−ｚ”である場合に“１”を出力するものである。
【００９２】
シンボル判定部１１０は、次のシンボルＮＳが、６つのシンボル“＋ｘ”，“−ｘ”，“＋ｙ”，“−ｙ”，“＋ｚ”，“−ｚ”のうちのいずれであるかを判定するものである。シンボル判定部１１０は、比較部１１１〜１１６を有している。比較部１１１は、次のシンボルＮＳがシンボル“＋ｘ”である場合に“１”を出力するものである。比較部１１２は、次のシンボルＮＳがシンボル“−ｘ”である場合に“１”を出力するものである。比較部１１３は、次のシンボルＮＳがシンボル“＋ｙ”である場合に“１”を出力するものである。比較部１１４は、次のシンボルＮＳがシンボル“−ｙ”である場合に“１”を出力するものである。比較部１１５は、次のシンボルＮＳがシンボル“＋ｚ”である場合に“１”を出力するものである。比較部１１６は、次のシンボルＮＳがシンボル“−ｚ”である場合に“１”を出力するものである。
【００９３】
論理回路１２０は、比較部１０１の出力信号、比較部１１２〜１１６の出力信号、およびＬＵＴ１９Ｂにおけるプリエンファシスの設定に基づいて、信号を生成するものである。
【００９４】
論理回路１２０は、論理積回路１２１〜１２５を有している。論理積回路１２１の第１の入力端子には比較部１０１の出力信号が供給され、第２の入力端子には比較部１１２の出力信号が供給され、第３の入力端子には、ＬＵＴ１９Ｂに含まれる、シンボルＣＳ＝“＋ｘ”およびシンボルＮＳ＝“−ｘ”に対応する信号ＥＥの値（この例では“０”）が供給される。すなわち、比較部１０１は、現在のシンボルＣＳがシンボル“＋ｘ”である場合に“１”を出力するものであり、比較部１１２は、次のシンボルＮＳがシンボル“−ｘ”である場合に“１”を出力するものであるため、第３の入力端子には、シンボルＣＳ＝“＋ｘ”およびシンボルＮＳ＝“−ｘ”に対応する信号ＥＥの値が供給される。同様に、論理積回路１２２の第１の入力端子には比較部１０１の出力信号が供給され、第２の入力端子には比較部１１３の出力信号が供給され、第３の入力端子には、ＬＵＴ１９Ｂに含まれる、シンボルＣＳ＝“＋ｘ”およびシンボルＮＳ＝“＋ｙ”に対応する信号ＥＥの値（この例では“１”）が供給される。論理積回路１２３の第１の入力端子には比較部１０１の出力信号が供給され、第２の入力端子には比較部１１４の出力信号が供給され、第３の入力端子には、ＬＵＴ１９Ｂに含まれる、シンボルＣＳ＝“＋ｘ”およびシンボルＮＳ＝“−ｙ”に対応する信号ＥＥの値（この例では“０”）が供給される。論理積回路１２４の第１の入力端子には比較部１０１の出力信号が供給され、第２の入力端子には比較部１１５の出力信号が供給され、第３の入力端子には、ＬＵＴ１９Ｂに含まれる、シンボルＣＳ＝“＋ｘ”およびシンボルＮＳ＝“＋ｚ”に対応する信号ＥＥの値（この例では“１”）が供給される。論理積回路１２５の第１の入力端子には比較部１０１の出力信号が供給され、第２の入力端子には比較部１１６の出力信号が供給され、第３の入力端子には、ＬＵＴ１９Ｂに含まれる、シンボルＣＳ＝“＋ｘ”およびシンボルＮＳ＝“−ｚ”に対応する信号ＥＥの値（この例では“０”）が供給される。
【００９５】
これにより、論理回路１２０は、図２１のように、シンボルＣＳ＝“＋ｘ”およびシンボルＮＳ＝“＋ｙ”の場合に、論理積回路１２２が“１”を出力し、シンボルＣＳ＝“＋ｘ”およびシンボルＮＳ＝“＋ｚ”の場合に、論理積回路１２４が“１”を出力するようになっている。
【００９６】
同様に、論理回路１３０は、比較部１０２の出力信号、比較部１１１，１１３〜１１６の出力信号、およびＬＵＴ１９Ｂにおけるプリエンファシスの設定に基づいて、信号を生成するものである。論理回路１４０は、比較部１０３の出力信号、比較部１１１，１１２，１１４〜１１６の出力信号、およびＬＵＴ１９Ｂにおけるプリエンファシスの設定に基づいて、信号を生成するものである。論理回路１５０は、比較部１０４の出力信号、比較部１１１〜１１３，１１５，１１６の出力信号、およびＬＵＴ１９Ｂにおけるプリエンファシスの設定に基づいて、信号を生成するものである。論理回路１６０は、比較部１０５の出力信号、比較部１１１〜１１４，１１６の出力信号、およびＬＵＴ１９Ｂにおけるプリエンファシスの設定に基づいて、信号を生成するものである。論理回路１７０は、比較部１０６の出力信号、比較部１１１〜１１６の出力信号、およびＬＵＴ１９Ｂにおけるプリエンファシスの設定に基づいて、信号を生成するものである。論理回路１３０，１４０，１５０，１６０，１７０は、論理回路１２０と同様の構成を有している。
【００９７】
論理和回路１８０は、論理回路１２０，１３０，１４０，１５０，１６０，１７０内の全ての論理積回路の出力信号の論理和を求めるものである。
【００９８】
このように構成しても、上記実施の形態に係る通信システム１と同様の効果を得ることができる。
【００９９】
［変形例１−４］
上記実施の形態では、送信装置１０は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣに対してプリエンファシスを行うようにしたが、これに限定されるものではなく、これに代えて、例えばデエンファシスを行うようにしてもよい。以下に、本変形例に係る送信装置１０Ｄについて、詳細に説明する。
【０１００】
図２３は、本変形例に係るＬＵＴ１９Ｄの一例を表すものである。送信装置１０Ｄの信号生成部１１Ｄは、現在のシンボルＣＳおよび信号ＴｘＦ，ＴｘＲ，ＴｘＰに基づいて、このＬＵＴ１９Ｄを参照して、信号ＥＡ，ＥＢ，ＥＣを生成する。そして、送信装置１０Ｄの送信部２０Ｄは、信号ＥＡ２，ＥＢ２，ＥＣ２に基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣに対してデエンファシスを行う。以下に、現在のシンボルＣＳが“＋ｘ”である場合を例に、詳細に説明する。
【０１０１】
図２４Ａ〜２４Ｅ，２５Ａ〜２５Ｅは、シンボルが“＋ｘ”から“＋ｘ”以外に遷移する場合の動作を表すものであり、図２４Ａ〜２４Ｅは、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの波形を示し、図２５Ａ〜２５Ｅは、差分ＡＢ，ＢＣ，ＣＡの波形を示す。この例では、伝送路９Ａ〜９Ｃの長さは十分に短くしている。
【０１０２】
シンボルが“＋ｘ”から“−ｘ”へ遷移する場合には、信号生成部１１Ｄは、図２３に示したように、信号ＥＡ，ＥＢ，ＥＣを“０”，“０”，“０”にする。これにより、送信部２０Ｄは、図２４Ａに示したように、信号ＳＩＧＡ〜ＳＩＧＣに対してデエンファシスを行わない。これにより、差分ＡＢ，ＢＣ，ＣＡは、図２５Ａに示したような波形になる。
【０１０３】
シンボルが“＋ｘ”から“＋ｙ”へ遷移する場合には、信号生成部１１Ｄは、図２３に示したように、信号ＥＡ，ＥＢ，ＥＣを“０”，“０”，“０”にする。これにより、送信部２０Ｄは、図２４Ｂに示したように、信号ＳＩＧＡ〜ＳＩＧＣに対してデエンファシスを行わない。これにより、差分ＡＢ，ＢＣ，ＣＡは、図２５Ｂに示したような波形になる。
【０１０４】
シンボルが“＋ｘ”から“−ｙ”へ遷移する場合には、信号生成部１１Ｄは、図２３に示したように、信号ＥＡ，ＥＢ，ＥＣを“０”，“１”，“０”にする。これにより、送信部２０Ｄは、図２４Ｃに示したように、信号ＳＩＧＢに対してデエンファシスを行い、低レベル電圧ＶＬから、低レベル電圧ＶＬよりも高い電圧に遷移させる。このとき、送信部２０Ｄは、信号ＳＩＧＡ，ＳＩＧＣに対しては、デエンファシスを行わない。これにより、差分ＡＢ，ＢＣ，ＣＡは、図２５Ｃに示したような波形になる。すなわち、この例では、“０”をまたいで遷移する差分ＣＡは、デエンファスの影響を受けない。
【０１０５】
シンボルが“＋ｘ”から“＋ｚ”へ遷移する場合には、信号生成部１１Ｄは、図２３に示したように、信号ＥＡ，ＥＢ，ＥＣを“０”，“０”，“０”にする。これにより、送信部２０Ｄは、図２４Ｄに示したように、信号ＳＩＧＡ〜ＳＩＧＣに対してデエンファシスを行わない。これにより、差分ＡＢ，ＢＣ，ＣＡは、図２５Ｄに示したような波形になる。
【０１０６】
シンボルが“＋ｘ”から“−ｚ”へ遷移する場合には、信号生成部１１Ｄは、図２３に示したように、信号ＥＡ，ＥＢ，ＥＣを“１”，“０”，“０”にする。これにより、送信部２０Ｄは、図２４Ｅに示したように、信号ＳＩＧＡに対してデエンファシスを行い、高レベル電圧ＶＨから、高レベル電圧ＶＨよりも低い電圧に遷移させる。このとき、送信部２０Ｄは、信号ＳＩＧＡ，ＳＩＧＢに対しては、デエンファシスを行わない。これにより、差分ＡＢ，ＢＣ，ＣＡは、図２５Ｅに示したような波形になる。すなわち、この例では、“０”をまたいで遷移する差分ＢＣは、デエンファスの影響を受けない。
【０１０７】
このように、送信装置１０Ｄでは、差分ＡＢ，ＢＣ，ＣＡのうちの“０”をまたいで遷移するものに影響が及ばないように、デエンファシスを行う。このように構成しても、上記実施の形態に係る通信システム１と同様の効果を得ることができる。
【０１０８】
なお、６つのシンボル間の遷移のうち、デエンファシスを行う遷移は、図２３の例に限定されるものではなく、どの遷移に対してデエンファシスを行うかは任意に設定することができる。
【０１０９】
［変形例１−５］
上記実施の形態では、信号生成部１１は、レジスタ１２に格納されたＬＵＴ１９を用いて信号ＥＡ，ＥＢ，ＥＣを生成した。その際、このＬＵＴ１９は、プリエンファシスの設定を変更できるように構成してもよい。以下に、本変形例に係る通信システム１Ｅについて詳細に説明する。
【０１１０】
図２６は、通信システム１Ｅの一構成例を表すものである。通信システム１Ｅは、受信装置３０Ｅと、送信装置１０Ｅとを備えている。通信システム１Ｅは、キャリブレーション用の所定のパターンを送受信した結果に基づいてプリエンファシスの設定を変更するものである。
【０１１１】
図２７は、受信装置３０Ｅの一構成例を表すものである。受信装置３０Ｅは、信号生成部３６Ｅを有している。信号生成部３６Ｅはパターン検出部３７Ｅを有している。パターン検出部３７Ｅは、キャリブレーションモードにおいて、受信装置３０Ｅが受信した信号のパターンをキャリブレーション用の所定のパターンと比較し、その比較結果を信号ＤＥＴとして送信装置１０Ｅに供給するものである。
【０１１２】
図２８は、送信装置１０Ｅの一構成例を表すものである。送信装置１０Ｅは、ＬＵＴ生成部１６Ｅを有している。ＬＵＴ生成部１６Ｅは、信号ＤＥＴに基づいてＬＵＴ１９を生成し、レジスタ１２に格納するものである。
【０１１３】
この通信システム１Ｅでは、キャリブレーションモードにおいて、例えばビットエラーレートが低くなるように、プリエンファシスの設定を変更する。具体的には、まず、送信装置１０Ｅがキャリブレーション用の所定のパターンを有する信号ＳＩＧＡ〜ＳＩＧＣを送信する。そして、受信装置３０Ｅは、この信号ＳＩＧＡ〜ＳＩＧＣを受信し、パターン検出部３７Ｅが、その受信した信号のパターンをキャリブレーション用の所定のパターンと比較して、その比較結果を送信装置１０Ｅに通知する。そして、送信装置１０ＥのＬＵＴ生成部１６Ｅは、この比較結果に基づいて、プリエンファシスの設定を変更する。通信システム１Ｅでは、このような動作により、例えばビットエラーレートが低くなるように、プリエンファシスの設定を変更する。そして、プリエンファシスの設定終了後に、キャリブレーションモードを終了して通常のデータ伝送を行う。このようなキャリブレーションは、例えば、電源投入時に実施するようにしてもよいし、定期的に実施するようにしてもよいし、やりとりされるデータ量が少ないときに実施するようにしてもよい。
【０１１４】
［変形例１−６］
上記実施の形態では、現在のシンボルＣＳと、信号ＴｘＦ，ＴｘＲ，ＴｘＰと、信号ＥＡ，ＥＢ，ＥＣとの関係を示すＬＵＴ１９を用いたが、これに限定されるものではなく、これに代えて、例えば、次のシンボルＮＳと、信号ＴｘＦ，ＴｘＲ，ＴｘＰと、信号ＥＡ，ＥＢ，ＥＣとの関係を示すＬＵＴを用いてもよいし、また、例えば、現在のシンボルＣＳと、次のシンボルＮＳと、信号ＥＡ，ＥＢ，ＥＣとの関係を示すＬＵＴを用いてもよい。
【０１１５】
［変形例１−７］
上記実施の形態では、図１３などに示したように、１つのシンボルを送信する期間にわたりプリエンファシスを行うようにしたが、これに限定されるものではなく、これに代えて、例えば、図２９，３０に示すように、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの遷移後の所定の期間だけプリエンファシスを行うようにしてもよい。図２９，３０は、シンボルが“＋ｘ”から“＋ｙ”へ遷移する場合を示している。送信部２０は、図２９に示したように、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの遷移後の所定の期間だけプリエンファシスを行う。このとき、差分ＡＢは、図３０の波形Ｗ２１のようになり、差分ＢＣは、図３０の波形Ｗ２３のようになる。仮に、信号ＳＩＧＡ〜ＳＩＧＣに対してプリエンファシスを行わない場合には、例えば、差分ＡＢは、図３０の波形Ｗ２２のようになり、差分ＢＣは、図３０の波形Ｗ２４のようになる。すなわち、このような場合には、波形の遷移が鈍るため、アイが狭くなるおそれがある。一方、本変形例では、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの遷移後の所定の期間だけプリエンファシスを行うようにしたので、アイを広くすることができ、通信品質を高めることができる。
【０１１６】
［その他の変形例］
また、これらの変形例のうちの２以上を組み合わせてもよい。
【０１１７】
＜２．第２の実施の形態＞
次に、第２の実施の形態に係る通信システム２について説明する。通信システム２は、イコライザにより通信品質の向上を図るものである。すなわち、上記第１の実施の形態に係る通信システム１では、送信装置１０が信号ＳＩＧＡ〜ＳＩＧＣに対してプリエンファシスを行うようにしたが、この通信システム２では、受信装置が信号ＳＩＧＡ〜ＳＩＧＣに対してイコライズを行うものである。すなわち、なお、上記第１の実施の形態に係る通信システム１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
【０１１８】
図１に示したように、通信システム２は、送信装置４０と、受信装置６０とを備えている。通信システム２は、送信装置４０は信号ＳＩＧＡ〜ＳＩＧＣに対してプリエンファシスを行わず、受信装置６０が信号ＳＩＧＡ〜ＳＩＧＣに対してイコライズを行うものである。
【０１１９】
図３１は、送信装置４０の一構成例を表すものである。送信装置４０は、信号生成部４１と、送信部５０とを有している。信号生成部４１は、第１の実施の形態に係る信号生成部１１と同様に、現在のシンボルＣＳ、信号ＴｘＦ，ＴｘＲ，ＴｘＰ、およびクロックＴｘＣＫに基づいて、次のシンボルＮＳを求め、信号Ｓ１として出力するものである。すなわち、信号生成部４１は、信号生成部１１から、信号ＥＡ，ＥＢ，ＥＣを生成する機能を省いたものである。送信部５０は、信号Ｓ２に基づいて、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを生成するものである。
【０１２０】
図３２は、送信部５０の一構成例を表すものである。送信部５０は、出力制御部２１と、出力部２２Ａ，２２Ｂ，２２Ｃとを有している。すなわち、送信部５０は、第１の実施の形態に係る送信部２０から、エンファシス制御部２３および出力部２４Ａ〜２４Ｃを省いたものである。
【０１２１】
図３３は、受信装置６０の一構成例を表すものである。受信装置６０は、イコライザ６１と、受信部６２，６３と、ＦＩＦＯ（First In First Out）メモリ６６，６７と、セレクタ６８とを有している。
【０１２２】
イコライザ６１は、信号ＳＩＧＡの高周波成分を大きくして信号ＳＩＧＡ２として出力し、信号ＳＩＧＢの高周波成分を大きくして信号ＳＩＧＢ２として出力し、信号ＳＩＧＣの高周波成分を大きくして信号ＳＩＧＣ２として出力するものである。
【０１２３】
受信部６２は、イコライズされた信号ＳＩＧＡ２，ＳＩＧＢ２，ＳＩＧＣ２に基づいて、信号ＲｘＦ１，ＲｘＲ１，ＲｘＰ１と、クロックＲｘＣＫ１とを生成するものである。受信部６２は、アンプ３２Ａ，３２Ｂ，３２Ｃと、クロック生成部３３と、フリップフロップ３４，３５と、信号生成部３６とを有している。すなわち、受信部６２は、第１の実施の形態に係る受信装置３０と同様の構成である。
【０１２４】
受信部６３は、イコライズされていない信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣに基づいて、信号ＲｘＦ２，ＲｘＲ２，ＲｘＰ２と、クロックＲｘＣＫ２とを生成するものである。受信部６３は、アンプ３２Ａ，３２Ｂ，３２Ｃと、クロック生成部３３と、フリップフロップ３４，３５と、信号生成部６５と、レジスタ６４とを有している。すなわち、受信部６３は、受信部６２において、信号生成部３６を信号生成部６５に置き換えるとともに、レジスタ６４を追加したものである。
【０１２５】
信号生成部６５は、信号生成部３６と同様に、フリップフロップ３４，３５の出力信号、およびクロックＲｘＣＫ２に基づいて、信号ＲｘＦ２，ＲｘＲ２，ＲｘＰ２を生成するものである。さらに、信号生成部６５は、レジスタ６４から供給されるＬＵＴ５９に基づいて、信号ＳＥＬを生成する機能をも有している。信号ＳＥＬは、イコライズされた信号ＳＩＧＡ２，ＳＩＧＢ２，ＳＩＧＣ２に基づいて生成した信号ＲｘＦ１，ＲｘＲ１，ＲｘＰ１と、イコライズされていない信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣに基づいて生成した信号ＲｘＦ２，ＲｘＲ２，ＲｘＰ２のうちのどちらを選択するかを示すものである。ＬＵＴ５９は、例えば、現在のシンボルＣＳ２と、信号ＲｘＦ２，ＲｘＲ２，ＲｘＰ２と、信号ＳＥＬとの関係を示したものであり、例えば、第１の実施の形態に係るＬＵＴ１９等と同様のものである。信号生成部６５は、現在のシンボルＣＳ２および信号ＲｘＦ２，ＲｘＲ２，ＲｘＰ２に基づいて、このＬＵＴ５９を参照して、信号ＳＥＬを生成して出力するようになっている。
【０１２６】
レジスタ６４は、ＬＵＴ５９を記憶するものである。このＬＵＴ５９は、例えば、受信装置６０の電源投入時に、図示しないアプリケーションプロセッサから、このレジスタ６４に書き込まれるようになっている。
【０１２７】
ＦＩＦＯメモリ６６は、受信部６２から供給された信号ＲｘＦ１，ＲｘＲ１，ＲｘＰ１を一時的に記憶するバッファメモリである。この例では、ＦＩＦＯメモリ６６は、クロックＲｘＣＫ１を用いて、データの書き込みおよび読み出しを行うようになっている。
【０１２８】
ＦＩＦＯメモリ６７は、受信部６３から供給された信号ＲｘＦ２，ＲｘＲ２，ＲｘＰ２および信号ＳＥＬを一時的に記憶するバッファメモリである。この例では、ＦＩＦＯメモリ６７は、クロックＲｘＣＫ２を用いてデータの書き込みを行うとともに、クロックＲｘＣＫ１を用いてデータの読み出しを行うようになっている。
【０１２９】
セレクタ６８は、ＦＩＦＯメモリ６７から読み出した信号ＳＥＬに基づいて、ＦＩＦＯメモリ６６から読み出された信号ＲｘＦ１，ＲｘＲ１，ＲｘＰ１、またはＦＩＦＯメモリ６７から読み出された信号ＲｘＦ２，ＲｘＲ２，ＲｘＰ２を選択し、信号ＲｘＦ，ＲｘＲ，ＲｘＰとして出力するものである。
【０１３０】
次に、シンボルの遷移のうちのいくつかを例に挙げ、詳細に説明する。
【０１３１】
図３４，３５は、シンボルが“＋ｘ”から“＋ｙ”へ遷移する場合の動作を表すものであり、図３４（Ａ）〜（Ｃ）は、イコライズされた信号ＳＩＧＡ２，ＳＩＧＢ２，ＳＩＧＣ２の波形をそれぞれ示し、図３５（Ａ）〜（Ｃ）は、信号ＳＩＧＡ２，ＳＩＧＢ２の差分ＡＢ２、信号ＳＩＧＢ２，ＳＩＧＣ２の差分ＢＣ２、および信号ＳＩＧＣ２，ＳＩＧＡ２との差分ＣＡ２の波形をそれぞれ示す。この例では、伝送路９Ａ〜９Ｃの長さは十分に短くしている。
【０１３２】
シンボルが“＋ｘ”から“＋ｙ”へ遷移する際、イコライザ６１は、図３４に示したように、信号ＳＩＧＡ〜ＳＩＧＣにおける遷移を強調することにより、信号ＳＩＧＡ２〜ＳＩＧＣ２を生成する。このとき、差分ＡＢ２，ＢＣ２，ＣＡ２は、図３５のようになる。このように、通信システム２では、イコライズを行い、波形の遷移を急峻にすることにより、アイを広くすることができる。よって、このような遷移では、セレクタ６８は、イコライズされた信号ＳＩＧＡ２，ＳＩＧＢ２，ＳＩＧＣ２に基づいて生成した信号ＲｘＦ１，ＲｘＲ１，ＲｘＰ１を選択して、信号ＲｘＦ，ＲｘＲ，ＲｘＰとして出力する。
【０１３３】
図３６，３７は、シンボルが“＋ｘ”から“−ｚ”へ遷移する場合の動作を表すものであり、図３６（Ａ）〜（Ｃ）は、イコライズされた信号ＳＩＧＡ２，ＳＩＧＢ２，ＳＩＧＣ２の波形をそれぞれ示し、図３７（Ａ）〜（Ｃ）は、差分ＡＢ２，ＢＣ２，ＣＡ２の波形をそれぞれ示す。
【０１３４】
シンボルが“＋ｘ”から“−ｚ”へ遷移する際も、イコライザ６１は、図３６に示したように、信号ＳＩＧＡ〜ＳＩＧＣにおける遷移を強調することにより、信号ＳＩＧＡ２〜ＳＩＧＣ２を生成する。このとき、差分ＡＢ２，ＢＣ２，ＣＡ２は、図３７のようになる。このように、差分ＡＢ２の波形は、図３７（Ａ）に示したように、遷移の際にアンダーシュートが生じ、アイが狭くなるおそれがある。よって、このような遷移では、セレクタ６８は、イコライズされていない信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣに基づいて生成した信号ＲｘＦ２，ＲｘＲ２，ＲｘＰ２を選択して、信号ＲｘＦ，ＲｘＲ，ＲｘＰとして出力する。
【０１３５】
このように、通信システム２では、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣに対して選択的にイコライズを行うようにしたので、例えば、イコライズを行うとアイが狭くなるような遷移である場合にはイコライズを行わないようにすることができる。これにより、通信システム２では、通信品質を高めることができる。
【０１３６】
以上のように本実施の形態では、信号ＳＩＧＡ〜ＳＩＧＣに対して選択的にイコライズを行うようにしたので、通信品質を高めることができる。
【０１３７】
［変形例２−１］
上記実施の形態では、受信部６３の信号生成部６５が信号ＳＥＬを生成するようにしたが、これに限定されるものではなく、これに代えて、例えば、受信部６２の信号生成部３６が信号ＳＥＬを生成してもよい。また、受信部６２の信号生成部３６および受信部６３の信号生成部６５がそれぞれ信号ＳＥＬを生成し、これらの信号ＳＥＬに基づいて、セレクタ６８が選択動作を行うようにしてもよい。
【０１３８】
［変形例２−２］
また、第１の実施の形態に係る送信装置１０と、本実施の形態に係る受信装置６０とを組み合わせて、通信システムを構成してもよい。この場合には、送信装置１０が信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣに対してプリエンファシスを行い、受信装置６０が信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣに対してイコライズを行うため、より長い伝送路９Ａ，９Ｂ，９Ｃを介してデータの送受信を行うことができる。
【０１３９】
＜３．適用例＞
次に、上記実施の形態および変形例で説明した通信システムの適用例について説明する。
【０１４０】
図３８は、上記実施の形態等の通信システムが適用されるスマートフォン３００（多機能携帯電話）の外観を表すものである。このスマートフォン３００には、様々なデバイスが搭載されており、それらのデバイス間でデータのやり取りを行う通信システムにおいて、上記実施の形態等の通信システムが適用されている。
【０１４１】
図３９は、スマートフォン３００に用いられるアプリケーションプロセッサ３１０の一構成例を表すものである。アプリケーションプロセッサ３１０は、ＣＰＵ（Central Processing Unit）３１１と、メモリ制御部３１２と、電源制御部３１３と、外部インタフェース３１４と、ＧＰＵ（Graphics Processing Unit）３１５と、メディア処理部３１６と、ディスプレイ制御部３１７と、ＭＩＰＩ（Mobile Industry Processor Interface）インタフェース３１８とを有している。ＣＰＵ３１１、メモリ制御部３１２、電源制御部３１３、外部インタフェース３１４、ＧＰＵ３１５、メディア処理部３１６、ディスプレイ制御部３１７は、この例では、システムバス３１９に接続され、このシステムバス３１９を介して、互いにデータのやり取りをすることができるようになっている。
【０１４２】
ＣＰＵ３１１は、プログラムに従って、スマートフォン３００で扱われる様々な情報を処理するものである。メモリ制御部３１２は、ＣＰＵ３１１が情報処理を行う際に使用するメモリ５０１を制御するものである。電源制御部３１３は、スマートフォン３００の電源を制御するものである。
【０１４３】
外部インタフェース３１４は、外部デバイスと通信するためのインタフェースであり、この例では、無線通信部５０２およびイメージセンサ５０３と接続されている。無線通信部５０２は、携帯電話の基地局と無線通信をするものであり、例えば、ベースバンド部や、ＲＦ（Radio Frequency）フロントエンド部などを含んで構成される。イメージセンサ５０３は、画像を取得するものであり、例えばＣＭＯＳセンサを含んで構成される。
【０１４４】
ＧＰＵ３１５は、画像処理を行うものである。メディア処理部３１６は、音声や、文字や、図形などの情報を処理するものである。ディスプレイ制御部３１７は、ＭＩＰＩインタフェース３１８を介して、ディスプレイ５０４を制御するものである。ＭＩＰＩインタフェース３１８は画像信号をディスプレイ５０４に送信するものである。画像信号としては、例えば、ＹＵＶ形式やＲＧＢ形式などの信号を用いることができる。このＭＩＰＩインタフェース３１８とディスプレイ５０４との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。
【０１４５】
図４０は、イメージセンサ４１０の一構成例を表すものである。イメージセンサ４１０は、センサ部４１１と、ＩＳＰ（Image Signal Processor）４１２と、ＪＰＥＧ（Joint Photographic Experts Group）エンコーダ４１３と、ＣＰＵ４１４と、ＲＡＭ（Random Access Memory）４１５と、ＲＯＭ（Read Only Memory）４１６と、電源制御部４１７と、Ｉ２Ｃ（Inter-Integrated Circuit）インタフェース４１８と、ＭＩＰＩインタフェース４１９とを有している。これらの各ブロックは、この例では、システムバス４２０に接続され、このシステムバス４２０を介して、互いにデータのやり取りをすることができるようになっている。
【０１４６】
センサ部４１１は、画像を取得するものであり、例えばＣＭＯＳセンサにより構成されるものである。ＩＳＰ４１２は、センサ部４１１が取得した画像に対して所定の処理を行うものである。ＪＰＥＧエンコーダ４１３は、ＩＳＰ４１２が処理した画像をエンコードしてＪＰＥＧ形式の画像を生成するものである。ＣＰＵ４１４は、プログラムに従ってイメージセンサ４１０の各ブロックを制御するものである。ＲＡＭ４１５は、ＣＰＵ４１４が情報処理を行う際に使用するメモリである。ＲＯＭ４１６は、ＣＰＵ４１４において実行されるプログラムを記憶するものである。電源制御部４１７は、イメージセンサ４１０の電源を制御するものである。Ｉ２Ｃインタフェース４１８は、アプリケーションプロセッサ３１０から制御信号を受け取るものである。また、図示していないが、イメージセンサ４１０は、アプリケーションプロセッサ３１０から、制御信号に加えてクロック信号をも受け取るようになっている。具体的には、イメージセンサ４１０は、様々な周波数のクロック信号に基づいて動作できるよう構成されている。ＭＩＰＩインタフェース４１９は、画像信号をアプリケーションプロセッサ３１０に送信するものである。画像信号としては、例えば、ＹＵＶ形式やＲＧＢ形式などの信号を用いることができる。このＭＩＰＩインタフェース４１９とアプリケーションプロセッサ３１０との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。
【０１４７】
以上、いくつかの実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
【０１４８】
例えば、上記の各実施の形態では、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣは、それぞれ、３つの電圧状態ＳＨ，ＳＭ，ＳＬ間で遷移するものとしたが、これに限定されるものではなく、これに代えて、例えば、２つの電圧状態間で遷移してもよいし、または４つ以上の電圧状態間で遷移してもよい。
【０１４９】
また、例えば、上記の各実施の形態では、３つの信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを用いて通信を行ったが、これに限定されるものではなく、これに代えて、例えば２つの信号を用いて通信を行ってもよいし、４つ以上の信号を用いて通信を行ってもよい。
【０１５０】
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
【符号の説明】
【０１５１】
１，１Ｅ，２…通信システム、９Ａ〜９Ｃ…伝送路、１０，１０Ｂ，１０Ｅ，４０…送信装置、１１，１１Ｂ…信号生成部、１２…レジスタ、１３〜１５，１４Ｂ，１５Ｂ…フリップフロップ、１６Ｅ…ＬＵＴ生成部、１９，１９Ｂ，５９…ＬＵＴ、２０，２０Ｂ，５０…送信部、２１…出力制御部、２２Ａ〜２２Ｃ…出力部、２３…エンファシス制御部、２４Ａ〜２４Ｃ…出力部、２５，２６…トランジスタ、２７，２８…抵抗素子、３０，３０Ｅ，６０…受信装置、３１Ａ〜３１Ｃ…抵抗素子、３２Ａ〜３２Ｃ…アンプ、３３…クロック生成部、３４，３５…フリップフロップ、３６，３６Ｅ…信号生成部、３７Ｅ…パターン検出部、６１…イコライザ、６２，６３…受信部、６４…レジスタ、６５…信号生成部、６６，６７…ＦＩＦＯメモリ、６８…セレクタ、１００，１１０…シンボル判定部、１２０，１３０，１４０，１５０，１６０，１７０…論理回路、１２１〜１２５…論理積回路、１８０…論理和回路、ＡＢ，ＢＣ，ＣＡ，ＡＢ２，ＢＣ２，ＣＡ２…差分、ＣＳ，ＣＳ２，ＮＳ，ＰＳ２…シンボル、ＥＡ〜ＥＣ，ＥＥ，ＥＡ２〜ＥＣ２，ＥＥ２，ＳＥＬ，ＳＩＧＡ〜ＳＩＧＣ，ＳＩＧＡ２〜ＳＩＧＣ２，Ｓ１，Ｓ２，ＲｘＦ，ＲｘＲ，ＲｘＰ，ＲｘＦ１，ＲｘＲ１，ＲｘＰ１，ＲｘＦ２，ＲｘＲ２，ＲｘＰ２，ＴｘＦ，ＴｘＲ，ＴｘＰ…信号、ＤＥＴ…信号、ＥＭ…アイマスク、ＳＨ，ＳＬ，ＳＭ…電圧状態、ＲｘＣＫ，ＲｘＣＫ１，ＲｘＣＫ２，ＴｘＣＫ…クロック、ＴinＡ，ＴinＢ，ＴinＣ…入力端子、ＴＪ…ジッタ、ＴoutＡ，ＴoutＢ，ＴoutＣ…出力端子、ＶＨ…高レベル電圧、ＶＬ…低レベル電圧、ＶＭ…中レベル電圧、Ｖ１…電圧。
【図１】
2018174584.tif 000003
【図２】
2018174584.tif 000004
【図３】
2018174584.tif 000005
【図４】
2018174584.tif 000006
【図５】
2018174584.tif 000007
【図６】
2018174584.tif 000008
【図７】
2018174584.tif 000009
【図８】
2018174584.tif 000010
【図９Ａ】
2018174584.tif 000011
【図９Ｂ】
2018174584.tif 000012
【図９Ｃ】
2018174584.tif 000013
【図９Ｄ】
2018174584.tif 000014
【図９Ｅ】
2018174584.tif 000015
【図１０Ａ】
2018174584.tif 000016
【図１０Ｂ】
2018174584.tif 000017
【図１０Ｃ】
2018174584.tif 000018
【図１０Ｄ】
2018174584.tif 000019
【図１０Ｅ】
2018174584.tif 000020
【図１１Ａ】
2018174584.tif 000021
【図１１Ｂ】
2018174584.tif 000022
【図１１Ｃ】
2018174584.tif 000023
【図１１Ｄ】
2018174584.tif 000024
【図１１Ｅ】
2018174584.tif 000025
【図１２Ａ】
2018174584.tif 000026
【図１２Ｂ】
2018174584.tif 000027
【図１２Ｃ】
2018174584.tif 000028
【図１２Ｄ】
2018174584.tif 000029
【図１２Ｅ】
2018174584.tif 000030
【図１３】
2018174584.tif 000031
【図１４】
2018174584.tif 000032
【図１５】
2018174584.tif 000033
【図１６】
2018174584.tif 000034
【図１７】
2018174584.tif 000035
【図１８】
2018174584.tif 000036
【図１９】
2018174584.tif 000037
【図２０】
2018174584.tif 000038
【図２１】
2018174584.tif 000039
【図２２】
2018174584.tif 000040
【図２３】
2018174584.tif 000041
【図２４Ａ】
2018174584.tif 000042
【図２４Ｂ】
2018174584.tif 000043
【図２４Ｃ】
2018174584.tif 000044
【図２４Ｄ】
2018174584.tif 000045
【図２４Ｅ】
2018174584.tif 000046
【図２５Ａ】
2018174584.tif 000047
【図２５Ｂ】
2018174584.tif 000048
【図２５Ｃ】
2018174584.tif 000049
【図２５Ｄ】
2018174584.tif 000050
【図２５Ｅ】
2018174584.tif 000051
【図２６】
2018174584.tif 000052
【図２７】
2018174584.tif 000053
【図２８】
2018174584.tif 000054
【図２９】
2018174584.tif 000055
【図３０】
2018174584.tif 000056
【図３１】
2018174584.tif 000057
【図３２】
2018174584.tif 000058
【図３３】
2018174584.tif 000059
【図３４】
2018174584.tif 000060
【図３５】
2018174584.tif 000061
【図３６】
2018174584.tif 000062
【図３７】
2018174584.tif 000063
【図３８】
2018174584.tif 000064
【図３９】
2018174584.tif 000065
【図４０】
2018174584.tif 000066