(57)【要約】【課題】半導体装置の性能を向上させる。【解決手段】Ｓｉフォトニクス装置１０は、第１半導体チップ１と、レーザダイオード２ｅを備え、かつ第１半導体チップ１上に搭載された第２半導体チップ２と、レーザダイオード２ｅから発せられたレーザ光６を取り込み、かつ第１半導体チップ１上に搭載された第３半導体チップ３と、第２半導体チップ２に対向して第１半導体チップ１上に配置された樹脂層１ｆと、を有している。さらに、第１半導体チップ１の樹脂層１ｆ上に設けられた上層電極パッド１ｇと第２半導体チップ２とを接続するバンプ電極４と、第１半導体チップ１と第３半導体チップ３とを接続するバンプ電極５と、を有し、第２半導体チップ２は、樹脂層１ｆを介して第１半導体チップ１上に搭載されている。【選択図】図１
2018105925.tif 000002
【特許請求の範囲】
【請求項１】
主面に第１電極パッドが形成された第１半導体チップと、
主面に第２電極パッドが形成され、前記第１半導体チップの主面上に搭載された第２半導体チップと、
主面に第３電極パッドが形成され、前記第１半導体チップの主面上に搭載された第３半導体チップと、
前記第１半導体チップの主面上に設けられ、前記第２半導体チップの主面に対向して配置された樹脂層と、
前記第１電極パッドと電気的に接続され、かつ前記樹脂層上に設けられた第４電極パッドと、前記第２半導体チップの前記第２電極パッドと、を電気的に接続する第１突起電極と、
前記第１半導体チップの前記第１電極パッドと、前記第３半導体チップの前記第３電極パッドと、を電気的に接続する第２突起電極と、
を有し、
前記第２半導体チップは、発光源を備え、
前記第３半導体チップは、前記発光源から発せられた光を取り込む光導波路を備え、
前記第１半導体チップにおいて、前記第４電極パッドは、前記第１電極パッドより上層に配置され、
前記第２半導体チップは、前記樹脂層を介して前記第１半導体チップ上に搭載されている、半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１突起電極の高さと、前記第２突起電極の高さとは、互いに異なっている、半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記第２突起電極の高さは、前記第１突起電極の高さより低い、半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記第２半導体チップの厚さと、前記第３半導体チップの厚さとは、互いに異なっている、半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記第３半導体チップの厚さは、前記第２半導体チップの厚さより厚い、半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
前記第１突起電極および前記第２突起電極は、それぞれ３個以上設けられている、半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
前記第３半導体チップに、前記第３半導体チップから出力される光信号を伝送する光ファイバーケーブルが接続され、
前記光ファイバーケーブルは、前記第１半導体チップの主面の縁に接触している、半導体装置。
【請求項８】
請求項１に記載の半導体装置において、
前記第３半導体チップに、前記第３半導体チップから出力される光信号を伝送する光ファイバーケーブルが接続され、
前記光ファイバーケーブルは、前記第２突起電極に接触している、半導体装置。
【請求項９】
主面に第１電極パッドが形成された第１半導体チップと、
主面に第２電極パッドが形成され、前記第１半導体チップの主面上に搭載された第２半導体チップと、
主面に第３電極パッドが形成され、前記第１半導体チップの主面上に搭載された第３半導体チップと、
前記第１半導体チップの前記第１電極パッドと前記第２半導体チップの前記第２電極パッドとを、および前記第１半導体チップの前記第１電極パッドと前記第３半導体チップの前記第３電極パッドとを、それぞれ電気的に接続する複数の突起電極と、
前記第１半導体チップと前記第２半導体チップとの間、および前記第１半導体チップと
前記第３半導体チップとの間に配置され、複数の貫通孔が形成されたインターポーザと、
を有し、
前記第２半導体チップは、発光源を備え、
前記第３半導体チップは、前記発光源から発せられた光を取り込む光導波路を備え、
前記インターポーザの前記複数の貫通孔に、前記複数の突起電極のそれぞれが配置されている、半導体装置。
【請求項１０】
請求項９に記載の半導体装置において、
前記インターポーザは、凸部を備え、
前記第２半導体チップおよび前記第３半導体チップは、前記凸部に接触している、半導体装置。
【請求項１１】
請求項９に記載の半導体装置において、
前記インターポーザは、樹脂基板である、半導体装置。
【請求項１２】
（ａ）第１半導体チップと、発光源を備えた第２半導体チップと、前記発光源から発せられた光を取り込む第３半導体チップと、を準備する工程、
（ｂ）前記第１半導体チップの主面上にインターポーザを搭載する工程、
（ｃ）前記第１半導体チップと前記第２半導体チップとが複数の突起電極を介して電気的に接続するように、かつ前記第１半導体チップと前記第３半導体チップとが前記複数の突起電極を介して電気的に接続するように、前記インターポーザ上に前記第２半導体チップおよび前記第３半導体チップを搭載する工程、
（ｄ）前記第１、第２、第３半導体チップおよび前記インターポーザを樹脂で覆う工程、
を有し、
前記インターポーザは、凸部を備え、
前記（ｃ）工程において、前記インターポーザの前記凸部に前記第２半導体チップおよび前記第３半導体チップのそれぞれを突き当てて、前記第２半導体チップおよび前記第３半導体チップを前記インターポーザに搭載する、半導体装置の製造方法。
【請求項１３】
請求項１２に記載の半導体装置の製造方法において、
前記インターポーザは、複数の貫通孔を有し、
前記（ｂ）工程もしくは前記（ｃ）工程において、前記インターポーザの前記複数の貫通孔に、前記複数の突起電極のそれぞれを配置する、半導体装置の製造方法。
【請求項１４】
請求項１２に記載の半導体装置の製造方法において、
前記（ｃ）工程と前記（ｄ）工程の間に、前記第２半導体チップの発光源から発せられた前記光の軸と、前記第３半導体チップが備える光導波路の位置と、が合っているか否かを検査する導波テストを行う、半導体装置の製造方法。
【請求項１５】
請求項１２に記載の半導体装置の製造方法において、
前記（ｃ）工程で、前記第２半導体チップおよび前記第３半導体チップの上方から治具によって前記第２半導体チップおよび前記第３半導体チップを押圧しながら、前記第２半導体チップおよび前記第３半導体チップを前記インターポーザ上に搭載する、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術に関し、例えば、光通信を行う半導体装置およびその製造技術に関する。
【背景技術】
【０００２】
光通信を行う半導体装置として、シリコンフォトニクス装置が知られている。シリコンフォトニクス装置において、その性能を高めるためには、発光源であるレーザ光を精度良くフォトニクスチップの光導波路に入力し、かつ外部の光ファイバ、もしくは外部の光導波路に出力することが必要である。
【０００３】
なお、光導波路を有した光デバイスに関して、例えば特開２０１６−１４７６６号公報（特許文献１）にその構造が開示されており、光ファイバから光スポットサイズ変換器に光を入力する際の光結合の損失を最小にする構造について記載がある。
【０００４】
また、光電気混載デバイスにおける光軸合わせに関して、例えば国際公開第２０１４／１５６９６２号（特許文献２）にその構造が開示されており、レーザダイオードから光導波路に光を入力し、グレーティングカプラを介して光信号を出力する際の光軸合わせについて記載がある。
【０００５】
また、光導波路を結合する技術に関して、例えば特開２０１５−１９１１１０号公報（特許文献３）にその構造が開示されており、光導波路に入力した光を光ファイバから出力する際の光導波路の結合について記載がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１６−１４７６６号公報
【特許文献２】国際公開第２０１４／１５６９６２号
【特許文献３】特開２０１５−１９１１１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記特許文献１（特開２０１６−１４７６６号公報）に記載された光デバイスの構造では、光導波路に光ファイバの光軸を精度良く合わせるのが困難である。また、上記特許文献２（国際公開第２０１４／１５６９６２号）に記載された光電気混載デバイスの構造では、レーザダイオードの固定を行うためのシリコン基板の加工が複雑であり、その結果、レーザ光の光軸合わせの精度を確保することが困難である。さらに、上記特許文献３（特開２０１５−１９１１１０号公報）に記載された光導波路結合構造では、光導波路のコア部分に光ファイバの光軸を高精度に合わせることが困難である。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施の形態による半導体装置は、主面に第１電極パッドが形成された第１半導体チップと、主面に第２電極パッドが形成され、上記第１半導体チップの主面上に搭載された第２半導体チップと、主面に第３電極パッドが形成され、上記第１半導体チップの主面上に搭載された第３半導体チップと、を有している。さらに、上記第１半導体チップの主面上に設けられ、上記第２半導体チップの主面に対向して配置された樹脂層を有している。さらに、上記第１電極パッドと電気的に接続されかつ上記樹脂層上に設けられた第４電極パッドと、上記第２半導体チップの上記第２電極パッドと、を電気的に接続する第１突起電極と、上記第１半導体チップの上記第１電極パッドと、上記第３半導体チップの上記第３電極パッドと、を電気的に接続する第２突起電極と、を有している。さらに、上記第２半導体チップは、発光源を備え、上記第３半導体チップは、上記発光源から発せられた光を取り込む光導波路を備え、上記第１半導体チップにおいて、上記第４電極パッドは、上記第１電極パッドより上層に配置され、上記第２半導体チップは、上記樹脂層を介して上記第１半導体チップ上に搭載されている。
【００１０】
また、一実施の形態による他の半導体装置は、主面に第１電極パッドが形成された第１半導体チップと、主面に第２電極パッドが形成され、上記第１半導体チップの主面上に搭載された第２半導体チップと、主面に第３電極パッドが形成され、上記第１半導体チップの主面上に搭載された第３半導体チップと、を有している。さらに、上記第１半導体チップの上記第１電極パッドと上記第２半導体チップの上記第２電極パッドとを、および上記第１半導体チップの上記第１電極パッドと上記第３半導体チップの上記第３電極パッドとを、それぞれ電気的に接続する複数の突起電極を有している。さらに、上記第１半導体チップと上記第２半導体チップとの間、および上記第１半導体チップと上記第３半導体チップとの間に配置され、複数の貫通孔が形成されたインターポーザを有している。さらに、上記第２半導体チップは、発光源を備え、上記第３半導体チップは、上記発光源から発せられた光を取り込む光導波路を備え、上記インターポーザの上記複数の貫通孔に、上記複数の突起電極のそれぞれが配置されている。
【００１１】
また、一実施の形態による半導体装置の製造方法は、（ａ）第１半導体チップと、発光源を備えた第２半導体チップと、上記発光源から発せられた光を取り込む第３半導体チップと、を準備する工程、（ｂ）上記第１半導体チップの主面上にインターポーザを搭載する工程、を有する。さらに、（ｃ）上記第１半導体チップと上記第２半導体チップとが複数の突起電極を介して電気的に接続するように、かつ上記第１半導体チップと上記第３半導体チップとが上記複数の突起電極を介して電気的に接続するように、上記インターポーザ上に上記第２半導体チップおよび上記第３半導体チップを搭載する工程を有する。さらに、（ｄ）上記第１、第２、第３半導体チップおよび上記インターポーザを樹脂で覆う工程を有し、上記インターポーザは、凸部を備え、上記（ｃ）工程において、上記インターポーザの上記凸部に上記第２半導体チップおよび上記第３半導体チップのそれぞれを突き当てて、上記第２半導体チップおよび上記第３半導体チップを上記インターポーザに搭載する。
【発明の効果】
【００１２】
上記一実施の形態によれば、半導体装置の性能を向上させることができる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態１の半導体装置の構造の一例を示す断面図である。
【図２】図１に示す半導体装置の要部の構造の一例を示す断面図である。
【図３】図２に示す半導体装置の要部の構造の平面図である。
【図４】実施の形態２の半導体装置の要部の構造の一例を示す断面図である。
【図５】図４に示す半導体装置の要部の構造の平面図である。
【図６】実施の形態３の半導体装置の要部の構造の一例を示す断面図である。
【図７】実施の形態３の半導体装置の組み立てにおけるインターポーザ取り付け前の構造の一例を示す斜視図である。
【図８】実施の形態３の半導体装置の組み立てにおけるインターポーザ取り付け後の構造の一例を示す斜視図である。
【図９】実施の形態３の半導体装置の組み立てにおける第２および第３半導体チップ搭載時の構造の一例を示す斜視図である。
【図１０】実施の形態３の半導体装置の組み立てにおける第２および第３半導体チップ搭載後の構造の一例を示す斜視図である。
【図１１】実施の形態３の半導体装置の組み立てにおける封止後の構造の一例を示す斜視図である。
【図１２】実施の形態４の半導体装置の要部の構造の一例を示す断面図である。
【図１３】実施の形態４の半導体装置の組み立てで用いられる第１半導体チップの構造の一例を示す斜視図である。
【図１４】実施の形態４の半導体装置の組み立てにおける第２および第３半導体チップ搭載前の構造の一例を示す斜視図である。
【図１５】実施の形態４の半導体装置の組み立てにおける第２および第３半導体チップ搭載時の構造の一例を示す斜視図である。
【図１６】実施の形態４の半導体装置の組み立てにおける第２および第３半導体チップ搭載後の構造の一例を示す斜視図である。
【図１７】実施の形態４の半導体装置の組み立てにおける封止後の構造の一例を示す斜視図である。
【図１８】実施の形態５の半導体装置の組み立てにおける第２および第３半導体チップ搭載時の構造の一例を示す断面図である。
【図１９】実施の形態５の第１変形例の半導体装置の組み立てにおける第２および第３半導体チップ搭載時の構造を示す断面図である。
【図２０】実施の形態５の第２変形例の半導体装置の組み立てにおける第２および第３半導体チップ搭載時の構造を示す断面図である。
【図２１】実施の形態５の第３変形例の半導体装置の組み立てにおける第２および第３半導体チップ搭載時の構造を示す断面図である。
【発明を実施するための形態】
【００１４】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１５】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００１６】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００１７】
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１８】
また、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００２０】
（実施の形態１）
図１は実施の形態１の半導体装置の構造の一例を示す断面図、図２は図１に示す半導体装置の要部の構造の一例を示す断面図、図３は図２に示す半導体装置の要部の構造の平面図である。
【００２１】
図１に示す本実施の形態１の半導体装置は、発光源を備えた半導体チップと、光導波路を備えた半導体チップと、を有する半導体モジュールなどのＳｉ（シリコン）フォトニクス装置である。
【００２２】
図１〜図３に示すＳｉフォトニクス装置（半導体装置）１０の構造について説明する。Ｓｉフォトニクス装置１０は、主面１ａに第１電極パッド１ｃが形成された第１半導体チップ１と、主面２ａに第２電極パッド２ｃが形成され、かつ第１半導体チップ１の主面１ａ上に搭載された第２半導体チップ２と、主面３ａに第３電極パッド３ｃが形成され、かつ第１半導体チップ１の主面１ａ上に搭載された第３半導体チップ３と、を有している。なお、第１半導体チップ１において、第１電極パッド１ｃは、Ｓｉ基板の表面上の配線層１ｄに形成された内部配線１ｅと電気的に接続されており、また、第３半導体チップ３において、第３電極パッド３ｃは、Ｓｉ基板の表面上に形成された配線層３ｄの配線と電気的に接続されている。
【００２３】
ここで、第２半導体チップ２は、第１半導体チップ１上に複数のバンプ電極（第１突起電極）４を介してフェイスダウン実装されており、同様に第３半導体チップ３も第１半導体チップ１上に複数のバンプ電極（第２突起電極）５を介してフェイスダウン実装されている。したがって、第２半導体チップ２の裏面２ｂおよび第３半導体チップ３の裏面３ｂは、それぞれ上方を向いており、第１半導体チップ１の裏面１ｂは、その反対側の下方を向いている。
【００２４】
また、第２半導体チップ２には、発光源としてレーザダイオード２ｅが形成されており、レーザダイオード２ｅから所望の方向にレーザ光（光）６を発する。一方、第３半導体チップ３には、レーザダイオード２ｅから発せられたレーザ光（光）６を取り込む図３に示す光導波路３ｆが、Ｓｉ基板の表面に形成されている。そして、第１半導体チップ１には、第２半導体チップ２や第３半導体チップ３を駆動する図示しないドライバ回路や信号処理用の回路などが組み込まれている。例えば、第１半導体チップ１には、駆動・変調ドライバＳＯＣなどが搭載されている。
【００２５】
また、本実施の形態１のＳｉフォトニクス装置１０では、第１半導体チップ１の主面１ａ上の一部に樹脂層１ｆが設けられている。なお、樹脂層１ｆは、図２および図３に示すように、第２半導体チップ２の主面２ａに対向する位置に配置されている。すなわち、樹脂層１ｆは、第１半導体チップ１の主面１ａ上において、第２半導体チップ２の主面２ａに対向する領域のみに配置されており、第３半導体チップ３の主面３ａに対向する領域には配置されていない。
【００２６】
また、樹脂層１ｆの表面には、配線層１ｄの内部配線１ｅによって第１半導体チップ１の第１電極パッド１ｃと電気的に接続された上層電極パッド（第４電極パッド）１ｇが複数設けられている。これにより、第１電極パッド１ｃと電気的に接続され、かつ樹脂層１ｆ上に設けられた複数の上層電極パッド１ｇと、第２半導体チップ２の複数の第２電極パッド２ｃと、が複数のバンプ電極４のそれぞれを介して電気的に接続されている。
【００２７】
また、第１半導体チップ１の複数の第１電極パッド１ｃと、第３半導体チップ３の複数の第３電極パッド３ｃと、が複数のバンプ電極５のそれぞれを介して電気的に接続されている。
【００２８】
そして、第１半導体チップ１において、上層電極パッド１ｇは、樹脂層１ｆの表面に形成されているため、上層電極パッド１ｇは、第１電極パッド１ｃより上層に配置されており、これにより、第２半導体チップ２は、樹脂層１ｆ上にバンプ電極４を介して配置されている。つまり、第２半導体チップ２は、樹脂層１ｆを介して第１半導体チップ１上に搭載されており、したがって、樹脂層１ｆの厚さの分、第３半導体チップ３より高い位置に配置されている。
【００２９】
また、Ｓｉフォトニクス装置１０には、図１に示すように、外部との電気信号のインターフェイス用として入出力基板７が設けられており、電気信号の入出力用の外部端子７ａを備えている。
【００３０】
また、Ｓｉフォトニクス装置１０は、光信号の出力用として、図３に示す光導波路３ｆに接続された光ファイバーケーブル８を備えている。これにより、第２半導体チップ２のレーザダイオード２ｅから発せられたレーザ光６は、第３半導体チップ３の光導波路３ｆに入力され（取り込まれ）、さらに光導波路３ｆから光ファイバーケーブル８を経て外部に光信号が出力される。なお、光導波路３ｆから光ファイバーケーブル８への光軸の角度の変換には図示しないグレーティングカプラなどが用いられる。
【００３１】
また、Ｓｉフォトニクス装置１０では、第１半導体チップ１、第２半導体チップ２および第３半導体チップ３、さらに、入出力基板７の一部および光ファイバーケーブル８の一部をそれぞれ封止する封止部９が設けられている。なお、封止部９は、例えば、封止用樹脂によって形成されていてもよいし、あるいは金属性ケースなどで形成されていてもよい。
【００３２】
また、第１半導体チップ１では、Ｓｉ基板上に形成された配線層（多層配線層）１ｄの最上層（表面層）と略同じ高さの位置に樹脂層１ｆが形成されており、さらに、この樹脂層１ｆの表面（上面）に上層電極パッド１ｇが形成されている。なお、樹脂層１ｆは、例えば、ポリイミド系のソルダレジスト膜などの比較的硬質な樹脂膜によって形成されるものである。
【００３３】
また、バンプ電極４、５は、例えば、半田、好ましくは銅などからなるバンプ電極である。
【００３４】
本実施の形態１のＳｉフォトニクス装置１０によれば、第１半導体チップ１の主面１ａ上に樹脂層１ｆを配置することで、樹脂層１ｆ上にバンプ電極４を介して搭載される第２半導体チップ２の高さを調整することができ、これによって、第２半導体チップ２から発せられるレーザ光６の光軸６ａと、第３半導体チップ３に設けられた光導波路３ｆと、の位置合わせの精度を高めることができる。
【００３５】
その結果、第２半導体チップ２の光軸６ａと第３半導体チップ３の光導波路３ｆとを高精度に位置合わせすることができるため、Ｓｉフォトニクス装置１０の性能を向上させることができる。
【００３６】
また、第２半導体チップ２の光軸６ａと第３半導体チップ３の光導波路３ｆとを高精度に位置合わせすることができるため、Ｓｉフォトニクス装置１０において、第２半導体チップ２および第３半導体チップ３の電極ピッチの低減化を図ることができる。その結果、実装コストの低減化を図ることができる。
【００３７】
また、第２半導体チップ２の光軸６ａと第３半導体チップ３の光導波路３ｆとを高精度に位置合わせすることができるため、レーザ光６の入力の損失の低減化を図ることができる。さらに、隣接する電極パッド同士の干渉を防止することができる。これにより、各半導体チップの実装歩留りを向上させることができる。
【００３８】
なお、Ｓｉフォトニクス装置１０において、バンプ電極４およびバンプ電極５は、図３に示すように、それぞれ少なくとも３個以上設けられていることが好ましい。すなわち、突起電極による電極パッド間（チップ間）の接続を３点以上で行うことにより、Ｘ−Ｙ−Ｚ方向に対する第２半導体チップ２と第３半導体チップ３のアライメント精度を向上させることができる。
【００３９】
これにより、第２半導体チップ２の光軸６ａと第３半導体チップ３の光導波路３ｆとをさらに高精度に位置合わせすることができるため、Ｓｉフォトニクス装置１０の性能をさらに向上させることができる。
【００４０】
（実施の形態２）
図４は実施の形態２の半導体装置の要部の構造の一例を示す断面図、図５は図４に示す半導体装置の要部の構造の平面図である。
【００４１】
本実施の形態２のＳｉフォトニクス装置１０は、第２半導体チップ２と第３半導体チップ３とで、突起電極の大きさ（高さ）を変えることで、第２半導体チップ２のレーザ光６の光軸６ａと、第３半導体チップ３の光導波路３ｆに取り込むレーザ光６の光軸６ａと、の位置合わせの精度を高めるものである。
【００４２】
なお、図４では、Ｓｉフォトニクス装置１０の要部のみの構造が示されており、図１に示す封止部９や入出力基板７は省略されている。
【００４３】
図４に示す本実施の形態２のＳｉフォトニクス装置１０は、実施の形態１のＳｉフォトニクス装置１０と同様に、主面１ａに第１電極パッド１ｃが形成された第１半導体チップ１と、主面２ａに第２電極パッド２ｃが形成された第２半導体チップ２と、主面３ａに第３電極パッド３ｃが形成された第３半導体チップ３と、を有している。そして、第２半導体チップ２は、第１半導体チップ１上に複数のバンプ電極（第１突起電極）４を介してフェイスダウン実装されており、同様に第３半導体チップ３も第１半導体チップ１上に複数のバンプ電極（第２突起電極）５を介してフェイスダウン実装されている。
【００４４】
また、第２半導体チップ２には、発光源としてレーザダイオード２ｅが形成されており、レーザダイオード２ｅから所望の方向にレーザ光（光）６を発する。一方、第３半導体チップ３には、レーザダイオード２ｅから発せられたレーザ光（光）６を取り込む図５に示す光導波路３ｆが形成されている。そして、第１半導体チップ１には、実施の形態１と同様に、第２半導体チップ２や第３半導体チップ３を駆動する図示しないドライバ回路や信号処理用の回路などが組み込まれている。例えば、第１半導体チップ１には、駆動・変調ドライバＳＯＣなどが搭載されている。
【００４５】
本実施の形態２のＳｉフォトニクス装置１０では、第２半導体チップ２に接続されるバンプ電極４の高さと、第３半導体チップ３に接続されるバンプ電極５の高さとが、異なっている。具体的には、図４に示すように、バンプ電極５の高さが、バンプ電極４の高さより低くなっている。つまり、バンプ電極４の方がバンプ電極の高さがバンプ電極５に比較して高い。
【００４６】
これにより、実施の形態１の構造と同様に、第２半導体チップ２は、バンプ電極４の高さが高い分、第３半導体チップ３より高い位置に配置されている。
【００４７】
したがって、本実施の形態２のＳｉフォトニクス装置１０によれば、バンプ電極４の高さをバンプ電極５より高くして第２半導体チップ２の高さを調整することができ、第２半導体チップ２のレーザ光６の光軸６ａと、第３半導体チップ３に設けられた光導波路３ｆと、の位置合わせの精度を高めることができる。
【００４８】
その結果、第２半導体チップ２の光軸６ａと第３半導体チップ３の光導波路３ｆとを高精度に位置合わせすることができるため、Ｓｉフォトニクス装置１０の性能を向上させることができる。
【００４９】
なお、高さを小さくするバンプ電極５では、マイクロバンプとして、銅製のバンプを使用することが好ましく、その場合には、バンプ電極４についても銅製のバンプを使用することが好ましいが、ただし、バンプ電極４やバンプ電極５は、半田バンプを用いてもよい。また、高さを小さくするバンプ電極５では、可能な限り小さいマイクロバンプを使用することで、さらにアライメントの精度を向上させることができる。例えば、高さを小さくする方のマイクロバンプの大きさは、その直径が、１０〜２０μｍ程度であることが好ましい。
【００５０】
また、実施の形態２では、突起電極の大きさの関係として、バンプ電極４がバンプ電極５より大きい場合を説明したが、突起電極の大きさの関係は、逆であってもよい。すなわち、第３半導体チップ３に接続するバンプ電極５の大きさが、第２半導体チップ２に接続するバンプ電極４の大きさより大きくてもよい。
【００５１】
以上のように、第２半導体チップ２の光軸６ａと第３半導体チップ３の光導波路３ｆとの位置合わせは、第２半導体チップ２と第３半導体チップ３とで、突起電極の大きさが異なるようにすることでも調整することができる。
【００５２】
さらに、第２半導体チップ２と第３半導体チップ３とで、突起電極の大きさが異なるようにする場合においても、それぞれの半導体チップの突起電極の数を３個以上にすることが好ましく、これにより、さらに第２半導体チップ２と第３半導体チップ３のアライメント精度を高めることができる。
【００５３】
（実施の形態３）
図６は実施の形態３の半導体装置の要部の構造の一例を示す断面図である。
【００５４】
本実施の形態３のＳｉフォトニクス装置１０は、実施の形態１のＳｉフォトニクス装置１０と同様の半導体装置であるが、実施の形態１のＳｉフォトニクス装置１０と異なる点は、第１半導体チップ１と第２半導体チップ２との間、および第１半導体チップ１と第３半導体チップ３との間に、インターポーザである樹脂基板１１が配置されているものである。
【００５５】
そして、樹脂基板１１には複数の貫通孔１１ａ（後述する図７参照）が形成されており、第１半導体チップ１と第２半導体チップ２とを接続する複数のバンプ電極（突起電極）４、および第１半導体チップ１と第３半導体チップ３とを接続する複数のバンプ電極（突起電極）５のそれぞれが、複数の貫通孔１１ａのそれぞれに配置されている。
【００５６】
なお、図６では、Ｓｉフォトニクス装置１０の要部のみの構造が示されており、図１に示す封止部９や入出力基板７は省略されている。
【００５７】
図６に示す本実施の形態３のＳｉフォトニクス装置１０は、実施の形態１のＳｉフォトニクス装置１０と同様に、主面１ａに第１電極パッド１ｃが形成された第１半導体チップ１と、主面２ａに第２電極パッド２ｃが形成された第２半導体チップ２と、主面３ａに第３電極パッド３ｃが形成された第３半導体チップ３と、を有している。そして、第２半導体チップ２は、第１半導体チップ１上に複数のバンプ電極（第１突起電極）４を介してフェイスダウン実装されており、同様に第３半導体チップ３も第１半導体チップ１上に複数のバンプ電極（第２突起電極）５を介してフェイスダウン実装されている。
【００５８】
また、第２半導体チップ２には、発光源としてレーザダイオード２ｅが形成されており、レーザダイオード２ｅから所望の方向にレーザ光（光）６を発する。一方、第３半導体チップ３には、レーザダイオード２ｅから発せられたレーザ光（光）６を取り込む光導波路３ｆ（図５参照）が形成されている。なお、第１半導体チップ１には、実施の形態１と同様に、第２半導体チップ２や第３半導体チップ３を駆動する図示しないドライバ回路や信号処理用の回路などが組み込まれている。例えば、第１半導体チップ１には、駆動・変調ドライバＳＯＣなどが搭載されている。
【００５９】
そして、本実施の形態３のＳｉフォトニクス装置１０には、第１半導体チップ１の主面１ａ上に、インターポーザとして樹脂基板１１が搭載され、さらに、樹脂基板１１上に第２半導体チップ２および第３半導体チップ３がそれぞれ突起電極を介して搭載されている。つまり、第１半導体チップ１と第２半導体チップ２とを電気的に接続する複数のバンプ電極４や、第１半導体チップ１と第３半導体チップ３とを電気的に接続する複数のバンプ電極５が、それぞれ複数の貫通孔１１ａ（図７参照）に配置されている。
【００６０】
なお、樹脂基板１１は、例えば、ガラスエポキシ基板などの比較的硬度の高い樹脂製の基板である。
【００６１】
また、樹脂基板１１の上面には、上方に向けて突出した位置決め部（凸部）１１ｂが形成されており、第２半導体チップ２および第３半導体チップ３が、凸部である位置決め部１１ｂに接触している。すなわち、第２半導体チップ２および第３半導体チップ３のそれぞれの側面が位置決め部１１ｂに突き当てられた状態で樹脂基板１１上に固定されることで、第２半導体チップ２と第３半導体チップ３は、水平方向（Ｘ−Ｙ方向）に対して位置決めされて固定される。
【００６２】
次に、本実施の形態３のＳｉフォトニクス装置１０の組み立てについて説明する。
【００６３】
図７は実施の形態３の半導体装置の組み立てにおけるインターポーザ取り付け前の構造の一例を示す斜視図、図８は実施の形態３の半導体装置の組み立てにおけるインターポーザ取り付け後の構造の一例を示す斜視図である。また、図９は実施の形態３の半導体装置の組み立てにおける第２および第３半導体チップ搭載時の構造の一例を示す斜視図、図１０は実施の形態３の半導体装置の組み立てにおける第２および第３半導体チップ搭載後の構造の一例を示す斜視図、図１１は実施の形態３の半導体装置の組み立てにおける封止後の構造の一例を示す斜視図である。
【００６４】
まず、図６に示す第１半導体チップ１と、発光源であるレーザダイオード２ｅを備えた第２半導体チップ２と、レーザダイオード２ｅから発せられたレーザ光（光）６を取り込む第３半導体チップ３と、を準備する。
【００６５】
さらに、図７に示すように、第１半導体チップ１の主面１ａ上にインターポーザである樹脂基板１１を搭載する。
【００６６】
この時、第１半導体チップ１の第１電極パッド１ｃに設けられた複数のバンプ電極４のそれぞれや、複数のバンプ電極５のそれぞれを樹脂基板１１の複数の貫通孔１１ａ内に配置して樹脂基板１１を搭載する（図８参照）。
【００６７】
また、インターポーザである樹脂基板１１を搭載した後、図８に示すように、第１半導体チップ１と第２半導体チップ２とが複数のバンプ電極４を介して電気的に接続するように、かつ第１半導体チップ１と第３半導体チップ３とが複数のバンプ電極５を介して電気的に接続するように、樹脂基板１１上に第２半導体チップ２および第３半導体チップ３を搭載する。
【００６８】
なお、樹脂基板１１の上面には上方に向けて突出した位置決め部（凸部）１１ｂが形成されており、第２半導体チップ２および第３半導体チップ３を搭載する工程において、樹脂基板１１の位置決め部１１ｂに第２半導体チップ２および第３半導体チップ３のそれぞれの側面を突き当てて、第２半導体チップ２および第３半導体チップ３を樹脂基板１１に搭載する。
【００６９】
さらに、第２半導体チップ２と第３半導体チップ３の搭載工程では、図９に示すように、第２半導体チップ２および第３半導体チップ３の上方から平坦な治具１２によって第２半導体チップ２の裏面２ｂおよび第３半導体チップ３の裏面３ｂを押圧しながら、第２半導体チップ２および第３半導体チップ３を樹脂基板１１上に搭載する。
【００７０】
すなわち、第２半導体チップ２と第３半導体チップ３の搭載工程では、まず、位置決め部１１ｂに第２半導体チップ２および第３半導体チップ３のそれぞれの側面を突き当てて、第２半導体チップ２および第３半導体チップ３を大まかに位置決めする（第２半導体チップ２から発せられるレーザ光６の光軸６ａと第３半導体チップ３の光導波路３ｆのＸ−Ｙ方向を大まかにアライメントする）。その後、第２半導体チップ２および第３半導体チップ３の上方から平坦な治具１２によって押圧しながら、低温リフローを行って、Ｚ軸方向（チップ厚さ方向）の位置合わせ、つまり第２半導体チップ２の光軸６ａと第３半導体チップ３の光導波路３ｆの位置を合わせる。
【００７１】
なお、上記低温リフロー時もしくは上記低温リフロー終了後、第２半導体チップ２の発光源であるレーザダイオード２ｅから発せられたレーザ光６の光軸６ａと、第３半導体チップが備える光導波路３ｆ（図３参照）のＸ−Ｙ−Ｚ方向の位置と、が合っているか否かを検査する導波テストを行う。
【００７２】
上記導波テストでは、図９に示すように、第３半導体チップ３に形成された検査用配線３ｇを用いて検査を行う。検査用配線３ｇは、その一端の端子が第３半導体チップ３の側面に形成されていることが好ましい。これにより、治具１２によって上方から押圧されている最中であっても、側面の端子に図示しない検査プローブなどを接触させることで、上記導波テストを実施することができる。
【００７３】
図１０に示すように、第２半導体チップ２と第３半導体チップ３のアライメントを含めた搭載完了後、図６に示す光ファイバーケーブル８を光硬化樹脂などを用いて固定（接続）する。さらに、入出力基板７（後述する図１１参照）を第１半導体チップ１と電気的に接続して固定する。
【００７４】
そして、光ファイバーケーブル８や入出力基板７を固定した後、樹脂モールドを行って、図１１に示すように、第１半導体チップ１、第２半導体チップ２、第３半導体チップ３、樹脂基板１１、光ファイバーケーブル８の一部および入出力基板７の一部を樹脂で覆う。すなわち、第１半導体チップ１、第２半導体チップ２、第３半導体チップ３、樹脂基板１１、光ファイバーケーブル８の一部および入出力基板７の一部を封止部９によって覆う。
【００７５】
これにより、本実施の形態３のＳｉフォトニクス装置１０の組み立てを完了する。
【００７６】
本実施の形態３のＳｉフォトニクス装置１０によれば、バンプ電極４、５によってバンプ接続される上下の半導体チップ間に、インターポーザである樹脂基板１１を介在させることにより、第１半導体チップ１に対する第２半導体チップ２の高さと、第１半導体チップ１に対する第３半導体チップ３の高さとを揃えることができる。
【００７７】
これにより、第２半導体チップ２のレーザ光６の光軸６ａと、第３半導体チップ３に設けられた光導波路３ｆと、の位置合わせの精度を高めることができる。その結果、第２半導体チップ２の光軸６ａと第３半導体チップ３の光導波路３ｆとを高精度に位置合わせすることができるため、Ｓｉフォトニクス装置１０の性能を向上させることができる。
【００７８】
また、第２半導体チップ２および第３半導体チップ３が、インターポーザである樹脂基板１１の位置決め部（凸部）１１ｂに接触しており、第２半導体チップ２および第３半導体チップ３のそれぞれが位置決め部１１ｂに突き当てられた状態で樹脂基板１１上に固定されることで、第２半導体チップ２と第３半導体チップ３は、水平方向（Ｘ−Ｙ方向）に対しても位置決めされている。
【００７９】
これにより、第２半導体チップ２のレーザ光６の光軸６ａと、第３半導体チップ３の光導波路３ｆと、の位置合わせをＸ−Ｙ−Ｚ方向に対して行うことができる。したがって、第２半導体チップ２の光軸６ａと第３半導体チップ３の光導波路３ｆの軸の位置合わせの精度を３次元的に高めることができる。
【００８０】
その結果、Ｓｉフォトニクス装置１０の性能をさらに向上させることができる。
【００８１】
また、本実施の形態３のＳｉフォトニクス装置１０の製造方法によれば、インターポーザ（樹脂基板１１）や治具１２を使用してこれらを半導体チップに接触させて組み立てることで、半導体チップの放熱効果を向上させることができ、熱によるレーザダイオード２ｅの特性変化を緩和することができる。その結果、Ｓｉフォトニクス装置１０の信頼性を向上させることができる。
【００８２】
また、第２半導体チップ２および第３半導体チップ３の搭載完了後、かつ樹脂封止の前に導波テストを行うことにより、封止部９を形成する前に不良品を選別することができ、その時点で不良品を交換して再度組み立てることが可能になる。その結果、Ｓｉフォトニクス装置１０の組み立てにおける歩留まりを向上させることができる。
【００８３】
（実施の形態４）
図１２は実施の形態４の半導体装置の要部の構造の一例を示す断面図である。
【００８４】
本実施の形態４のＳｉフォトニクス装置１０は、実施の形態３のＳｉフォトニクス装置１０と同様の半導体装置であるが、実施の形態３のＳｉフォトニクス装置１０と異なる点は、上下の半導体チップ間にインターポーザではなく、レジスト膜１３が介在されていることである。詳細には、第１半導体チップ１と第２半導体チップ２との間、および第１半導体チップ１と第３半導体チップ３との間に、レジスト膜１３が配置されている。
【００８５】
そして、レジスト膜１３には、複数の開口部１３ａ（後述する図１４参照）が形成されており、第１半導体チップ１と第２半導体チップ２とを接続する複数のバンプ電極（突起電極）４、および第１半導体チップ１と第３半導体チップ３とを接続する複数のバンプ電極（突起電極）５のそれぞれが、複数の開口部１３ａのそれぞれに配置されている。
【００８６】
なお、図１２では、Ｓｉフォトニクス装置１０の要部のみの構造が示されており、図１に示す封止部９や入出力基板７は省略されている。
【００８７】
図１２に示す本実施の形態４のＳｉフォトニクス装置１０は、実施の形態１のＳｉフォトニクス装置１０と同様に、主面１ａに第１電極パッド１ｃが形成された第１半導体チップ１と、主面２ａに第２電極パッド２ｃが形成された第２半導体チップ２と、主面３ａに第３電極パッド３ｃが形成された第３半導体チップ３と、を有している。そして、第２半導体チップ２は、第１半導体チップ１上に複数のバンプ電極（第１突起電極）４を介してフェイスダウン実装されており、同様に第３半導体チップ３も第１半導体チップ１上に複数のバンプ電極（第２突起電極）５を介してフェイスダウン実装されている。
【００８８】
また、第２半導体チップ２には、発光源としてレーザダイオード２ｅが形成されており、レーザダイオード２ｅから所望の方向にレーザ光（光）６を発する。一方、第３半導体チップ３には、レーザダイオード２ｅから発せられたレーザ光（光）６を取り込む光導波路３ｆ（図５参照）が形成されている。なお、第１半導体チップ１には、実施の形態１と同様に、第２半導体チップ２や第３半導体チップ３を駆動する図示しないドライバ回路や信号処理用の回路などが組み込まれている。例えば、第１半導体チップ１には、駆動・変調ドライバＳＯＣなどが搭載されている。
【００８９】
そして、本実施の形態４のＳｉフォトニクス装置１０には、第１半導体チップ１の主面１ａ上に、有機膜であるレジスト膜１３が形成され、さらに、レジスト膜１３上に第２半導体チップ２および第３半導体チップ３がそれぞれ突起電極を介して搭載されている。すなわち、第１半導体チップ１と第２半導体チップ２とを電気的に接続する複数のバンプ電極４や、第１半導体チップ１と第３半導体チップ３とを電気的に接続する複数のバンプ電極５が、それぞれレジスト膜１３の複数の開口部１３ａ（図１４参照）に配置されている。
【００９０】
なお、レジスト膜１３は、例えば、比較的硬質な樹脂膜などの有機膜であり、ＭＥＭＳ（Micro Electro Mechanical Systems）装置の構造体に用いられる永久レジストと同様の材質である。
【００９１】
また、レジスト膜１３の上面には、上方に向けて突出した位置決め部（凸部）１３ｂが形成されており、第２半導体チップ２および第３半導体チップ３が、凸部である位置決め部１３ｂに接触している。すなわち、第２半導体チップ２および第３半導体チップ３のそれぞれの側面が、位置決め部１３ｂに突き当てられた状態でレジスト膜１３上に固定されることで、第２半導体チップ２と第３半導体チップ３は、水平方向（Ｘ−Ｙ方向）に対して位置決めされて固定される。
【００９２】
次に、本実施の形態４のＳｉフォトニクス装置１０の組み立てについて説明する。
【００９３】
図１３は実施の形態４の半導体装置の組み立てで用いられる第１半導体チップの構造の一例を示す斜視図、図１４は実施の形態４の半導体装置の組み立てにおける第２および第３半導体チップ搭載前の構造の一例を示す斜視図、図１５は実施の形態４の半導体装置の組み立てにおける第２および第３半導体チップ搭載時の構造の一例を示す斜視図である。また、図１６は実施の形態４の半導体装置の組み立てにおける第２および第３半導体チップ搭載後の構造の一例を示す斜視図、図１７は実施の形態４の半導体装置の組み立てにおける封止後の構造の一例を示す斜視図である。
【００９４】
まず、図１３および図１４に示す第１半導体チップ１と、発光源である図１２に示すレーザダイオード２ｅを備えた第２半導体チップ２と、レーザダイオード２ｅから発せられたレーザ光（光）６を取り込む第３半導体チップ３と、を準備する。
【００９５】
次に、図１４に示すように、第１半導体チップ１の主面１ａ（図１２参照）上にレジスト膜１３をパターンによって形成する。なお、レジスト膜１３には、第１半導体チップ１の第１電極パッド１ｃの位置に応じて複数の開口部１３ａが形成されている。
【００９６】
そして、第２半導体チップ２には、複数のバンプ電極４が設けられており、一方、第３半導体チップ３には、複数のバンプ電極５が設けられている。
【００９７】
次に、図１４に示すように、第１半導体チップ１と第２半導体チップ２とが複数のバンプ電極４を介して電気的に接続するように、かつ第１半導体チップ１と第３半導体チップ３とが複数のバンプ電極５を介して電気的に接続するように、レジスト膜１３上に第２半導体チップ２および第３半導体チップ３を搭載する。
【００９８】
この時、第２半導体チップ２に設けられた複数のバンプ電極４のそれぞれや、第３半導体チップ３に設けられた複数のバンプ電極５のそれぞれを、レジスト膜１３の複数の開口部１３ａ内に配置する。
【００９９】
また、レジスト膜１３の上面には上方に向けて突出した位置決め部（凸部）１３ｂが形成されており、第２半導体チップ２および第３半導体チップ３を搭載する際に、レジスト膜１３の位置決め部１３ｂに第２半導体チップ２および第３半導体チップ３のそれぞれの側面を突き当てて、第２半導体チップ２および第３半導体チップ３をレジスト膜１３上に搭載する。
【０１００】
さらに、第２半導体チップ２と第３半導体チップ３の搭載工程では、図１５に示すように、第２半導体チップ２および第３半導体チップ３の上方から平坦な治具１２によって第２半導体チップ２の裏面２ｂおよび第３半導体チップ３の裏面３ｂを押圧しながら、第２半導体チップ２および第３半導体チップ３をレジスト膜１３上に搭載する。
【０１０１】
すなわち、第２半導体チップ２と第３半導体チップ３の搭載工程では、まず、位置決め部１３ｂに第２半導体チップ２および第３半導体チップ３のそれぞれの側面を突き当てて、第２半導体チップ２および第３半導体チップ３を大まかに位置決めする（第２半導体チップ２と第３半導体チップ３の光軸６ａのＸ−Ｙ方向を大まかにアライメントする）。その後、第２半導体チップ２および第３半導体チップ３の上方から平坦な治具１２によって押圧しながら、低温リフローを行って、Ｚ軸方向（チップ厚さ方向）の位置合わせ、つまり第２半導体チップ２と第３半導体チップ３の光軸６ａを合わせる。
【０１０２】
なお、上記低温リフロー時もしくは上記低温リフロー終了後、第２半導体チップ２の発光源であるレーザダイオード２ｅから発せられたレーザ光６の光軸６ａと、第３半導体チップが備える光導波路３ｆ（図３参照）のＸ−Ｙ−Ｚ方向の位置と、が合っているか否かを検査する導波テストを行う。
【０１０３】
上記導波テストでは、図１５に示すように、第３半導体チップ３に形成された検査用配線３ｇを用いて検査を行う。検査用配線３ｇは、その一端の端子が第３半導体チップ３の側面に形成されていることが好ましい。これにより、治具１２によって上方から押圧されている最中であっても、側面の端子に図示しない検査プローブなどを接触させることで、上記導波テストを実施することができる。
【０１０４】
図１６に示すように、第２半導体チップ２と第３半導体チップ３のアライメントを含めた搭載完了後、図１２に示す光ファイバーケーブル８を光硬化樹脂などを用いて固定（接続）する。さらに、入出力基板７（図１参照）を第１半導体チップ１と電気的に接続して固定する。
【０１０５】
そして、光ファイバーケーブル８や入出力基板７を固定した後、樹脂モールドを行って、図１７に示すように、第１半導体チップ１、第２半導体チップ２、第３半導体チップ３、レジスト膜１３（図１６参照）、光ファイバーケーブル８の一部および入出力基板７の一部を樹脂で覆う。すなわち、第１半導体チップ１、第２半導体チップ２、第３半導体チップ３、レジスト膜１３、光ファイバーケーブル８の一部および入出力基板７の一部を封止部９によって覆う。
【０１０６】
以上で本実施の形態４のＳｉフォトニクス装置１０の組み立てを完了する。
【０１０７】
本実施の形態４のＳｉフォトニクス装置１０によれば、バンプ電極４、５によってバンプ接続される上下の半導体チップ間に、レジスト膜１３を介在させることにより、第１半導体チップ１に対する第２半導体チップ２の高さと、第１半導体チップ１に対する第３半導体チップ３の高さとを揃えることができる。
【０１０８】
これにより、第２半導体チップ２のレーザ光６の光軸６ａと、第３半導体チップ３の光導波路３ｆと、の位置合わせの精度を高めることができる。その結果、第２半導体チップ２の光軸６ａと第３半導体チップ３の光導波路３ｆとを高精度に位置合わせすることができるため、Ｓｉフォトニクス装置１０の性能を向上させることができる。
【０１０９】
また、第２半導体チップ２および第３半導体チップ３が、レジスト膜１３の位置決め部（凸部）１３ｂに接触しており、第２半導体チップ２および第３半導体チップ３のそれぞれが位置決め部１３ｂに突き当てられた状態でレジスト膜１３上に固定されることで、第２半導体チップ２と第３半導体チップ３は、水平方向（Ｘ−Ｙ方向）に対しても位置決めされている。
【０１１０】
これにより、第２半導体チップ２のレーザ光６の光軸６ａと、第３半導体チップ３の光導波路３ｆと、の位置合わせをＸ−Ｙ−Ｚ方向に対して行うことができる。すなわち、第２半導体チップ２の光軸６ａと第３半導体チップ３の光導波路３ｆの軸の位置合わせの精度を３次元的に高めることができる。
【０１１１】
その結果、Ｓｉフォトニクス装置１０の性能をさらに向上させることができる。
【０１１２】
また、本実施の形態４のＳｉフォトニクス装置１０の製造方法によれば、レジスト膜１３を形成したり、治具１２を使用してこれらを半導体チップに接触させて組み立てることで、半導体チップの放熱効果を向上させることができ、熱によるレーザダイオード２ｅの特性変化を緩和することができる。その結果、Ｓｉフォトニクス装置１０の信頼性を向上させることができる。
【０１１３】
また、実施の形態３と同様に、第２半導体チップ２および第３半導体チップ３の搭載完了後、かつ樹脂封止の前に導波テストを行うことにより、封止部９を形成する前に不良品を選別することができ、その時点で不良品を交換して再度組み立てることが可能になる。その結果、Ｓｉフォトニクス装置１０の組み立てにおける歩留まりを向上させることができる。
【０１１４】
（実施の形態５）
図１８は実施の形態５の半導体装置の組み立てにおける第２および第３半導体チップ搭載時の構造の一例を示す断面図である。
【０１１５】
本実施の形態５のＳｉフォトニクス装置１０は、第２半導体チップ２と第３半導体チップ３の厚さが異なっている場合であり、本実施の形態５では、第２半導体チップ２の方が第３半導体チップ３より厚さが厚い場合を説明する。さらに、本実施の形態５の構造は、実施の形態１で説明した樹脂層１ｆも設けられていない構造である。
【０１１６】
この場合、図１８に示すように、第２半導体チップ２に接続するバンプ電極４を、第３半導体チップ３に接続するバンプ電極５より小さいものを用いる。具体的には、第２半導体チップ２に接続するバンプ電極４の直径を、第３半導体チップ３に接続するバンプ電極５の直径より小さくする。
【０１１７】
すなわち、第２半導体チップ２の方が第３半導体チップ３より厚さが厚く、かつ第２半導体チップ２に対向する位置に上記樹脂層が設けられていないため、第２半導体チップ２に接続させるバンプ電極４の大きさを第３半導体チップ３に接続させるバンプ電極５より小さくする。
【０１１８】
これにより、第２半導体チップ２のレーザ光６の光軸６ａと、第３半導体チップ３に設けられた光導波路３ｆと、の位置を合わせることができ、その結果、Ｓｉフォトニクス装置１０の性能を向上させることができる。また、光軸合わせを高精度に行うことができるため、光の入力効率を向上させることができる。
【０１１９】
なお、第２半導体チップ２と第３半導体チップ３とで、突起電極の大きさが異なる場合には、両方の突起電極の大きさをそれぞれに可能な限り小さくすることで、アライメント精度をさらに向上させることができる。すなわち、銅などから成るマイクロバンプを用いることが好ましく、これにより、光軸合わせの微調整を行うことができる。
【０１２０】
また、第２半導体チップ２と第３半導体チップ３とで厚さ（高さ）が異なる場合には、Ｓｉフォトニクス装置１０の組み立てにおける半導体チップの搭載工程のリフロー時に、図１８に示すように、第２半導体チップ２および第３半導体チップ３の上方から平坦な治具１２によって押圧しながら搭載してもよい。これにより、第２半導体チップ２の光軸６ａと第３半導体チップ３の光導波路３ｆ（図５参照）との位置を合わせることができ、光軸合わせの精度をより高めることができる。
【０１２１】
次に、本実施の形態５の変形例について説明する。
【０１２２】
図１９は実施の形態５の第１変形例の半導体装置の組み立てにおける第２および第３半導体チップ搭載時の構造を示す断面図、図２０は実施の形態５の第２変形例の半導体装置の組み立てにおける第２および第３半導体チップ搭載時の構造を示す断面図、図２１は実施の形態５の第３変形例の半導体装置の組み立てにおける第２および第３半導体チップ搭載時の構造を示す断面図である。
【０１２３】
図１９に示す第１変形例のＳｉフォトニクス装置１０は、第２半導体チップ２と第３半導体チップ３の厚さが異なっており、第２半導体チップ２の方が第３半導体チップ３より厚さが薄い（小さい）場合である（第３半導体チップ３の厚さが第２半導体チップ２の厚さより厚い）。そこで、第１変形例の構造では、第２半導体チップ２に接続するバンプ電極４を、第３半導体チップ３に接続するバンプ電極５より大きいものとし、かつ実施の形態１で説明した樹脂層１ｆと同様の樹脂層１ｆを第１半導体チップ１の主面１ａ上に設けている。
【０１２４】
これにより、第２半導体チップ２の厚さが薄い分を、バンプ電極４を大きくすることと、かつ樹脂層１ｆを介在させることで補うことができる。
【０１２５】
すなわち、第２半導体チップ２の方が第３半導体チップ３より厚さが薄いため、第２半導体チップ２に接続するバンプ電極４を、第３半導体チップ３に接続するバンプ電極５より大きくしており、さらに第１半導体チップ１の主面１ａ上の第２半導体チップ２に対向する位置に樹脂層１ｆを設けたものである。
【０１２６】
これにより、第２半導体チップ２のレーザ光６の光軸６ａと、第３半導体チップ３の光導波路３ｆ（図５参照）と、の位置を精度高く合わせることができ、その結果、Ｓｉフォトニクス装置１０の性能を向上させることができる。また、光軸合わせを高精度に行うことができるため、光の入力効率を向上させることができる。
【０１２７】
なお、第２半導体チップ２と第３半導体チップ３とで、突起電極の大きさが異なる場合には、両方の突起電極の大きさをそれぞれに可能な限り小さくすることで、アライメント精度をさらに向上させることができる。すなわち、銅などから成るマイクロバンプを用いることが好ましく、これにより、光軸合わせの微調整を行うことができる。
【０１２８】
また、第２半導体チップ２と第３半導体チップ３とで厚さ（高さ）が異なる場合には、Ｓｉフォトニクス装置１０の組み立てにおける半導体チップの搭載工程のリフロー時に、図１９に示すように、第２半導体チップ２および第３半導体チップ３の上方から平坦な治具１２によって押圧しながら搭載してもよい。これにより、第２半導体チップ２の光軸６ａと第３半導体チップ３の光導波路３ｆとの位置を合わせることができ、光軸合わせの精度をより高めることができる。
【０１２９】
次に、図２０に示す第２変形例のＳｉフォトニクス装置１０は、実施の形態１のＳｉフォトニクス装置１０と同様の構造のものであり、Ｓｉフォトニクス装置１０において、光ファイバーケーブル８の実装角度の精度を高めるものである。
【０１３０】
すなわち、実施の形態１のＳｉフォトニクス装置１０と同じ構造のＳｉフォトニクス装置１０において、図２０のＰ部に示すように、光ファイバーケーブル８の側面が、第１半導体チップ１の主面１ａの縁（エッジ部）に接触している構造となっている。
【０１３１】
言い換えると、光ファイバーケーブル８の実装のアライメントも兼ねた第１半導体チップ１が搭載されているものである。
【０１３２】
これにより、光ファイバーケーブル８は、第３半導体チップ３に対して所望の角度を保って固定されるため、光ファイバーケーブル８の実装の角度をより高精度にすることができる。
【０１３３】
なお、この構造は、Ｓｉフォトニクス装置１０の組み立てにおいて、光ファイバーケーブル８を第３半導体チップ３に実装する際に、第１半導体チップ１を支持する支持基板１４上で、光ファイバーケーブル８の側面を第１半導体チップ１の主面１ａの縁（エッジ部）に接触させて固定することで実現することができる。
【０１３４】
本第２変形例のＳｉフォトニクス装置１０によれば、光ファイバーケーブル８を高精度に所望の角度に固定することができ、光ファイバーケーブル８を含めた全体の光軸合わせの精度を向上させることができる。
【０１３５】
さらに、光ファイバーケーブル８を高精度に所望の角度に固定することができるため、光信号の出力となる光ファイバーケーブル８の光軸合わせの精度をさらに向上させることができる。
【０１３６】
次に、図２１に示す第３変形例のＳｉフォトニクス装置１０は、実施の形態１のＳｉフォトニクス装置１０と同様の構造のものであり、第２変形例と同様に、Ｓｉフォトニクス装置１０における光ファイバーケーブル８の実装角度の精度を高めるものである。
【０１３７】
本第３変形例のＳｉフォトニクス装置１０では、図２１のＱ部に示すように、光ファイバーケーブル８の側面が、バンプ電極（第２突起電極）５に接触している構造となっている。
【０１３８】
言い換えると、光ファイバーケーブル８の実装のアライメントを、複数のバンプ電極５により行うことが可能な第１半導体チップ１が搭載されているものである。
【０１３９】
これにより、光ファイバーケーブル８は、第３半導体チップ３に対して所望の角度を保って固定されるため、光ファイバーケーブル８の実装の角度をより高精度にすることができる。
【０１４０】
なお、この構造は、Ｓｉフォトニクス装置１０の組み立てにおいて、光ファイバーケーブル８を第３半導体チップ３に実装する際に、第１半導体チップ１を支持する支持基板１４上で、光ファイバーケーブル８の側面を複数のバンプ電極５のうちの少なくとも１つのバンプ電極５に接触させて固定することで実現することができる。
【０１４１】
本第３変形例のＳｉフォトニクス装置１０によれば、上記第２変形例の効果と同様に、光ファイバーケーブル８を高精度に所望の角度に固定することができ、光ファイバーケーブル８を含めた全体の光軸合わせの精度を向上させることができる。
【０１４２】
さらに、光ファイバーケーブル８を高精度に所望の角度に固定することができるため、光信号の出力となる光ファイバーケーブル８の光軸合わせの精度をさらに向上させることができる。
【０１４３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明はこれまで記載した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１４４】
さらに、上記実施の形態で説明した技術思想の要旨を逸脱しない範囲内において、実施の形態同士、変形例同士および実施の形態と変形例とを組み合わせて適用することができる。
【符号の説明】
【０１４５】
１  第１半導体チップ
１ｃ  第１電極パッド
１ｆ  樹脂層
１ｇ  上層電極パッド（第４電極パッド）
２  第２半導体チップ
２ｃ  第２電極パッド
２ｅ  レーザダイオード（発光源）
３  第３半導体チップ
３ｃ  第３電極パッド
３ｆ  光導波路
４  バンプ電極（第１突起電極）
５  バンプ電極（第２突起電極）
６  レーザ光（光）
６ａ  光軸
８  光ファイバーケーブル
１０  Ｓｉフォトニクス装置（半導体装置）
１１  樹脂基板（インターポーザ）
１１ｂ  位置決め部（凸部）
【図１】
2018105925.tif 000003
【図２】
2018105925.tif 000004
【図３】
2018105925.tif 000005
【図４】
2018105925.tif 000006
【図５】
2018105925.tif 000007
【図６】
2018105925.tif 000008
【図７】
2018105925.tif 000009
【図８】
2018105925.tif 000010
【図９】
2018105925.tif 000011
【図１０】
2018105925.tif 000012
【図１１】
2018105925.tif 000013
【図１２】
2018105925.tif 000014
【図１３】
2018105925.tif 000015
【図１４】
2018105925.tif 000016
【図１５】
2018105925.tif 000017
【図１６】
2018105925.tif 000018
【図１７】
2018105925.tif 000019
【図１８】
2018105925.tif 000020
【図１９】
2018105925.tif 000021
【図２０】
2018105925.tif 000022
【図２１】
2018105925.tif 000023