(57)【要約】      （修正有）【課題】複数の伝送路で送信される伝送データを二重化するために、伝送データを適切に管理するネットワーク中継システムを提供する。【解決手段】ネットワーク中継システムは、ゲートウェイ装置１００と、第１ノード装置２１と、第２ノード装置２２とを備える。ゲートウェイ装置１００は、第１ノード部２１０と、第２ノード部２２０とを備える。第２ノード部２２０の第２受信部２２３は、第１ノード装置及び第２ノード装置の各々から、第２伝送路コモンメモリブロック番号と、伝送データを受信する。交換部２２５は、第１ノード装置から受信した伝送データが異常と判定された場合に、アドレスマッピングメモリ２６０に対して、第１ノード装置から受信した第２伝送路コモンメモリブロック番号を特定可能な情報から、第２ノード装置から受信した第２伝送路コモンメモリブロック番号を特定可能な情報に交換する。【選択図】図２
2018174472.tif 000002
【特許請求の範囲】
【請求項１】
伝送ゲートウェイ装置と、第１ノード装置と、第２ノード装置と、を備えるネットワーク中継システムであって、
前記伝送ゲートウェイ装置は、
周期的に伝送データが交換されるスキャン伝送に用いられる第１伝送路に接続可能な第１ノード部と、
前記第１ノード装置及び前記第２ノード装置が接続された伝送路であって、周期的に伝送データが交換されるスキャン伝送に用いられる第２伝送路に接続可能な第２ノード部と、を備え、
前記第１ノード部は、
予め定められた記憶領域毎に、伝送データを記憶可能なコモンメモリと、
前記第１伝送路に接続されたノード装置から、第１伝送路コモンメモリブロック番号と、伝送データとを、前記第１伝送路を介して受信する第１受信部と、
前記コモンメモリのうち、前記第１伝送路コモンメモリブロック番号に対応するコモンメモリオフセットアドレスで指定された前記記憶領域に、受信した前記伝送データを書き込む第１書込部と、
前記第１書込部により前記コモンメモリに書き込まれた伝送データを、前記第１伝送路から送信する第１送信部と、を備え、
前記第２ノード部は、
前記第１ノード装置から受信した第２伝送路コモンメモリブロック番号を特定可能な情報と、伝送データを記憶する記憶領域を示す第１コモンメモリオフセットアドレスと、を対応付けて記憶すると共に、前記第２ノード装置から受信した第２伝送路コモンメモリブロック番号を特定可能な情報と、伝送データを記憶する記憶領域を示す第２コモンメモリオフセットアドレスと、を対応付けて記憶するアドレスマッピングメモリと、
前記第１ノード装置及び前記第２ノード装置の各々から、第２伝送路コモンメモリブロック番号と、伝送データとを、前記第２伝送路を介して受信する第２受信部と、
前記第１ノード装置から受信した前記第２伝送路コモンメモリブロック番号と、前記アドレスマッピングメモリと、に基づいて特定された記憶領域に、前記第１ノード装置から受信した前記伝送データを書き込むと共に、前記第２ノード装置から受信した前記第２伝送路コモンメモリブロック番号と、前記アドレスマッピングメモリと、に基づいて特定された記憶領域に、前記第２ノード装置から受信した前記伝送データを書き込む第２書込部と、
前記第２書込部により前記コモンメモリに書き込まれた前記伝送データを、前記第２伝送路から送信する第２送信部と、
前記第１ノード装置から受信した前記伝送データが異常と判定された場合に、前記アドレスマッピングメモリに対して、前記第１コモンメモリオフセットアドレスと対応付けられる情報を、前記第１ノード装置から受信した第２伝送路コモンメモリブロック番号を特定可能な情報から、前記第２ノード装置から受信した第２伝送路コモンメモリブロック番号を特定可能な情報に交換する交換部と、を備え、
前記第１送信部は、さらに、前記第１コモンメモリオフセットアドレスから読み出した前記伝送データを、前記第１伝送路から送信する、
ネットワーク中継システム。
【請求項２】
前記第１送信部は、前記第１コモンメモリオフセットアドレス及び前記第２コモンメモリオフセットアドレスから読み出した前記伝送データを１つの伝送データとして、前記第１伝送路から送信する、
請求項１に記載のネットワーク中継システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、ネットワーク中継システムに関する。
【背景技術】
【０００２】
従来から、伝送路に接続された複数の情報処理装置（以下、ノード装置と称する）において、データを共有するための技術が提案されている。例えば、伝送路を周回するトークンをノード装置が獲得する毎に、記憶領域を送信し合うことで、伝送路に接続された複数のノード装置全てが情報を共有できる技術として、スキャン伝送が提案されている。
【０００３】
スキャン伝送においては、伝送路に接続される各ノード装置が、いわゆるコモンメモリという同一構成のメモリを備えている。ノード装置が、コモンメモリのうち、他のノード装置から受信した伝送データ毎に、当該伝送データに割り当てられた記憶領域を更新することで、複数のノード装置間でコモンメモリの同一性を保持している。
【０００４】
スキャン伝送では、複数の伝送路間でデータを受け渡す技術についても提案されている。例えば、複数の伝送路間を接続するスキャン伝送用のゲートウェイ装置を備えることで、複数の伝送路間で伝送データを共有することが可能となる。
【０００５】
さらには、スキャン伝送において、同一の伝送データを複数の記憶領域で保持することで、信頼性を向上させたいという要望が存在する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１４−６０５１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来技術においては、複数の伝送路で送信される伝送データを二重化するために、コモンメモリで当該伝送データを適切に管理する技術が提案されていなかった。
【課題を解決するための手段】
【０００８】
実施形態のネットワーク中継システムは、ゲートウェイ装置と、第１ノード装置と、第２ノード装置と、を備える。ゲートウェイ装置は、第１ノード部と、第２ノード部と、を備える。第１ノード部は、周期的に伝送データが交換されるスキャン伝送に用いられる第１伝送路に接続可能とする。第２ノード部は、第１ノード装置及び第２ノード装置が接続された伝送路であって、周期的に伝送データが交換されるスキャン伝送に用いられる第２伝送路に接続可能とする。第１ノード部は、コモンメモリと、第１受信部と、第１書込部と、第１送信部と、を備える。コモンメモリは、予め定められた記憶領域毎に、伝送データを記憶可能とする。第１受信部は、第１伝送路に接続されたノード装置から、第１伝送路コモンメモリブロック番号と、伝送データとを、第１伝送路を介して受信する。第１書込部は、コモンメモリのうち、第１伝送路コモンメモリブロック番号に対応するコモンメモリオフセットアドレスで指定された記憶領域に、受信した伝送データを書き込む。第１送信部は、第１書込部によりコモンメモリに書き込まれた伝送データを、第１伝送路から送信する。第２ノード部は、アドレスマッピングメモリと、第２受信部と、第２書込部と、第２送信部と、交換部と、を備える。アドレスマッピングメモリは、第１ノード装置から受信した第２伝送路コモンメモリブロック番号を特定可能な情報と、伝送データを記憶する記憶領域を示す第１コモンメモリオフセットアドレスと、を対応付けて記憶すると共に、第２ノード装置から受信した第２伝送路コモンメモリブロック番号を特定可能な情報と、伝送データを記憶する記憶領域を示す第２コモンメモリオフセットアドレスと、を対応付けて記憶する。第２受信部は、第１ノード装置及び第２ノード装置の各々から、第２伝送路コモンメモリブロック番号と、伝送データとを、第２伝送路を介して受信する。第２書込部は、第１ノード装置から受信した第２伝送路コモンメモリブロック番号と、アドレスマッピングメモリと、に基づいて特定された記憶領域に、第１ノード装置から受信した伝送データを書き込むと共に、第２ノード装置から受信した第２伝送路コモンメモリブロック番号と、アドレスマッピングメモリと、に基づいて特定された記憶領域に、第２ノード装置から受信した伝送データを書き込む。第２送信部は、第２書込部によりコモンメモリに書き込まれた伝送データを、第２伝送路から送信する。交換部は、第１ノード装置から受信した伝送データが異常と判定された場合に、アドレスマッピングメモリに対して、第１コモンメモリオフセットアドレスと対応付けられる情報を、第１ノード装置から受信した第２伝送路コモンメモリブロック番号を特定可能な情報から、第２ノード装置から受信した第２伝送路コモンメモリブロック番号を特定可能な情報に交換する。第１送信部は、さらに、第１コモンメモリオフセットアドレスから読み出した伝送データを、第１伝送路から送信する。
【図面の簡単な説明】
【０００９】
【図１】図１は、第１の実施形態のネットワーク中継システムの構成例を示した図である。
【図２】図２は、第１の実施形態の伝送ゲートウェイ装置の構成例を示した図である。
【図３】図３は、第１の実施形態のネットワーク中継システムにおける、第１伝送路から受信した伝送データを、第２伝送路に送信するまでの流れを例示した図である。
【図４】図４は、第１の実施形態のネットワーク中継システムにおける、第２伝送路から受信した伝送データを、第１伝送路に送信するまでの流れを例示した図である。
【図５】図５は、第１の実施形態のアドレスマッピングメモリの構成例を示した図である。
【図６】図６は、第１の実施形態のネットワーク中継システムにおける、二重化された伝送データの送信制御を示した図である。
【図７】図７は、第１の実施形態のネットワーク中継システムにおける、第２伝送路から受信した伝送データを、第１伝送路の伝送データとして送信するまでの処理を示した図である。
【図８】図８は、第１の実施形態のネットワーク中継システムにおける、第２伝送路から受信した伝送データを、第１伝送路の伝送データとして送信するまでの処理を示した図である。
【図９】図９は、第２の実施形態のネットワーク中継システムにおける、第２伝送路から受信した伝送データを、第１伝送路の伝送データとして送信するまでの処理を示した図である。
【図１０】図１０は、第２の実施形態のネットワーク中継システムにおける、第２伝送路から受信した伝送データを、第１伝送路の伝送データとして送信するまでの処理を示した図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照しながら実施形態に係るネットワーク中継システムについて詳細に説明する。本実施形態に係るネットワーク中継システムは、複数の伝送路を備えているものとする。そして、ネットワーク中継システムは、各伝送路に接続されたノード装置との間で伝送データを送受信することで、伝送データを共有する。なお、以下、複数の実施形態を説明するが、先に説明した実施形態等の構成要素と略同一の機能の構成要素には同一の符号を付けて、重複した説明を省略する。
【００１１】
（第１の実施形態）
図１は、第１の実施形態のネットワーク中継システムの構成例を示した図である。図１に示されるように、ネットワーク中継システム１は、第１伝送路１０と、第２伝送路２０と、を有している。
【００１２】
第１伝送路１０は、複数のノード装置を接続するための伝送路であって、第１ノード装置１１と、第２ノード装置１２と、第３ノード装置１３と、……、第Ｎノード装置１４と、伝送ゲートウェイ装置１００と、が接続されている。伝送ゲートウェイ装置１００は、図１に示されるように、ｊ番目のノード装置として機能する。なお、Ｎ及びｊは、４以上の自然数であって、Ｎ＞ｊとする。
【００１３】
第２伝送路２０は、複数のノード装置を接続するための伝送路であって、第１ノード装置２１と、第２ノード装置２２と、第３ノード装置２３と、……、第Ｍノード装置２４と、伝送ゲートウェイ装置１００と、が接続されている。伝送ゲートウェイ装置１００は、図１に示されるように、ｋ番目のノード装置として機能する。なお、Ｍ及びｋは、４以上の自然数であって、Ｍ＞ｋとする。
【００１４】
図１に示されるように、第１伝送路１０及び第２伝送路２０は、伝送ゲートウェイ装置１００を介して、互いに接続されている。
【００１５】
そして、伝送ゲートウェイ装置１００は、第１伝送路１０上のｊ番目のノード装置と、第２伝送路２０上のｋ番目のノード装置と、を組み合わせた構成となる。これにより、第１伝送路１０の伝送データは、伝送ゲートウェイ装置１００を経由して、第２伝送路２０上の各ノード装置に対して伝送される。
【００１６】
例えば、第１伝送路１０の第１ノード装置１１の送信データは、伝送ゲートウェイ装置１００を介することで、第２伝送路２０の第Ｍノード装置２４が受信できる。
【００１７】
そして、伝送路（例えば第１伝送路１０又は第２伝送路２０）に接続されるノード装置は、コモンメモリと称する同一容量のメモリを備えている。コモンメモリには、当該伝送路に接続されるノード装置毎に割り当てられた記憶領域が設定されている。そして、伝送路に接続されたノード装置は、周期的（サイクリック）に、自装置の伝送データを、同報通信（スキャン伝送）を行う。同報通信（スキャン伝送）された伝送データは、伝送路に接続された各ノード装置のコモンメモリのうち、当該伝送データ用に割り当てられた記憶領域に格納される。これにより伝送路に接続されたノード装置に設けられたコモンメモリは、同一内容の伝送データを共有する。
【００１８】
これにより、第１伝送路１０に接続されたノード装置（例えば、第２ノード装置１２、第３ノード装置１３、……、第Ｎノード装置１４）は、第１ノード装置１１が送信する伝送データを利用できる。第２伝送路２０に接続されたノード装置も同様とする。
【００１９】
図２は、本実施形態の伝送ゲートウェイ装置１００の構成例を示した図である。伝送ゲートウェイ装置１００は、周期的に伝送データが交換されるスキャン伝送に用いられる第１伝送路１０と第２伝送路２０との間に配置されている。伝送ゲートウェイ装置１００は、第１伝送路１０に接続されたノード装置として機能する第１ノード部２１０と、第２伝送路２０に接続されたノード装置として機能する第２ノード部２２０と、を備えている。
【００２０】
第１ノード部２１０は、周期的に伝送データが交換されるスキャン伝送に用いられる第１伝送路１０にノード装置として接続するための構成であって、第１通信ＬＳＩ２１１と、コモンメモリ２５０と、を備えている。
【００２１】
第２ノード部２２０は、周期的に伝送データが交換されるスキャン伝送に用いられる第２伝送路２０にノード装置として接続するための構成であって、第２通信ＬＳＩ２２１と、アドレスマッピングメモリ２６０と、を備えている。
【００２２】
図３は、第１伝送路１０から受信した伝送データを、第２伝送路２０に送信するまでの流れを例示した図である。図３に示されるように、第１通信ＬＳＩ２１１が、第１伝送路１０から伝送データを受信した場合に、当該伝送データと共に受信した第１伝送路コモンメモリブロック番号に対応する第１コモンメモリオフセットアドレスで示される、コモンメモリ２５０の記憶領域に、伝送データを書き込む。
【００２３】
そして、コモンメモリ２５０に書き込まれた伝送データは、第２伝送路２０でスキャン伝送を行うために読み出される。その際に、伝送データが格納されていた記憶領域の第１コモンメモリオフセットアドレスは、アドレスマッピングメモリ２６０に基づいて、第２伝送路２０で用いられている第２伝送路コモンメモリブロック番号に変換される。そして、第２通信ＬＳＩ２２１は、変換された第２伝送路コモンメモリブロック番号と共に、読み出された伝送データを、第２伝送路２０から送信する。
【００２４】
図４は、第２伝送路２０から受信した伝送データを、第１伝送路１０に送信するまでの流れを例示した図である。図４に示されるように、第２通信ＬＳＩ２２１が、第２伝送路２０から伝送データを受信した場合に、当該伝送データと共に受信した第２伝送路コモンメモリブロック番号が、アドレスマッピングメモリ２６０に基づいて、第１伝送路１０で用いられている第１コモンメモリオフセットアドレスに変換される。
【００２５】
そして、第２通信ＬＳＩ２２１は、受信した伝送データを、変換された第１コモンメモリオフセットアドレスで示される、コモンメモリ２５０の記憶領域に書き込む。
【００２６】
そして、コモンメモリ２５０に書き込まれた伝送データは、第１伝送路１０でスキャン伝送を行うために読み出される。そして、第１通信ＬＳＩ２１１は、読み出された記憶領域の第１コモンメモリオフセットアドレスに対応する第１伝送路コモンメモリブロック番号と共に、読み出された伝送データを、第１伝送路１０から送信する。
【００２７】
本実施形態においては、伝送路毎にコモンメモリを設ける代わりに、１つのコモンメモリ２５０と、アドレスマッピングメモリ２６０と、を備えることで、複数の伝送路を介して、伝送データを送受信することができる。
【００２８】
次に、第１ノード部２１０の構成について説明する。コモンメモリ２５０は、第１コモンメモリオフセットアドレスで指定された記憶領域毎に、ノード装置から受信した伝送データを記憶可能なメモリとする。第１コモンメモリオフセットアドレスとは、第１伝送路１０の基準アドレスに対するオフセットアドレスとする。本実施形態においては、第１伝送路１０のコモンメモリで用いられるアドレスとして、第１コモンメモリオフセットアドレスを用いた例とする。
【００２９】
第１通信ＬＳＩ２１１は、第１送信制御部２１２（第１送信部）と、第１受信制御部（第１受信部）２１３と、第１書込制御部（第１書込部）２１４と、を備え、第１伝送路１０と接続するための図示しない通信Ｉ／Ｆを介して、伝送データの送受信を制御する。
【００３０】
第１受信制御部２１３は、第１伝送路１０に接続された複数のノード装置の各々から、第１伝送路コモンメモリブロック番号と、伝送データとを、第１伝送路１０を介して受信する。
【００３１】
第１書込制御部２１４は、コモンメモリ２５０のうち、第１伝送路コモンメモリブロック番号に対応する第１コモンメモリオフセットアドレスで指定された記憶領域に、第１伝送路コモンメモリブロック番号と共に受信した伝送データを書き込む。第１伝送路コモンメモリブロック番号は、コモンメモリ２５０のうち、伝送データを送信したノード装置に対して割り当てられた記憶領域を特定するための識別情報とする。本実施形態においては、第１通信ＬＳＩ２１１が、第１伝送路コモンメモリブロック番号と、第１コモンメモリオフセットアドレスと、の対応付けを予め保持している。
【００３２】
第１送信制御部２１２は、コモンメモリ２５０に書き込まれた伝送データを、第１伝送路１０から送信する。送信する伝送データには、第２ノード部２２０によりコモンメモリ２５０に書き込まれた伝送データが含まれている。そして、第１送信制御部２１２は、読み出した伝送データを、当該伝送データが記憶されていた第１コモンメモリオフセットアドレスに対応する第１伝送路コモンメモリブロック番号と共に、第１伝送路１０から送信する。
【００３３】
次に、第２ノード部２２０の構成について説明する。本実施形態のアドレスマッピングメモリ２６０は、第１伝送路１０のコモンメモリで用いられる第１コモンメモリオフセットアドレスと、第２伝送路２０のコモンメモリで用いられる第２伝送路コモンメモリブロック番号と、を対応付けて記憶する。これにより、第１伝送路１０のコモンメモリと、第２伝送路２０のコモンメモリと、の間のアドレスの違いを吸収できる。
【００３４】
図５は、アドレスマッピングメモリ２６０の構成例を示した図である。図５に示されるように、第２伝送路２０のコモンメモリブロック番号と、マッピングメモリオフセットアドレスと、第１伝送路１０の第１コモンメモリオフセットアドレスと、を対応付けて記憶している。
【００３５】
図５に示されるように、第２伝送路２０上のコモンメモリは、あるメモリサイズの固まりの集合として扱うよう、コモンメモリブロック番号（例えば、“Ｂｎ．０”）が付けられている。本実施形態においては、第２伝送路２０のコモンメモリブロック番号に８０Ｈを乗算することで、第２伝送路２０のコモンメモリアドレスが算出される。図５に示される例では、コモンメモリブロック番号（例えば“Ｂｎ．０”）と共に、コモンメモリブロック番号から算出されるコモンメモリオフセットアドレス（例えば“０Ｈ”）を示すこととした。つまり、第２伝送路２０のコモンメモリブロック番号は、実質的に、第２伝送路２０の第２コモンメモリオフセットアドレスとして用いることができる。
【００３６】
具体的には、アドレスマッピングメモリ２６０は、第１ノード装置２１から受信した第２伝送路コモンメモリブロック番号と、第１ノード装置２１から受信した伝送データを記憶する記憶領域を示す第１コモンメモリオフセットアドレスと、を対応付けて記憶すると共に、第２ノード装置２２から受信した第２伝送路コモンメモリブロック番号と、第２ノード装置２２から受信した伝送データを記憶する記憶領域を示す第１コモンメモリオフセットアドレスと、を対応付けて記憶していることになる。なお、本実施形態は、第１コモンメモリオフセットアドレスと対応付ける情報が、第２伝送路コモンメモリブロック番号の場合について説明するが、第２伝送路コモンメモリブロック番号に制限するものではなく、第２伝送路コモンメモリブロック番号を特定可能な情報であればよく、例えば、第２伝送路コモンメモリブロック番号に対応するメモリオフセットアドレスであってもよい。
【００３７】
本実施形態においては、第１ノード装置２１が送信する伝送データと、第２ノード装置２２が送信する伝送データと、を同一データとすることで、伝送データの二重化を実現する例とする。
【００３８】
図２に戻り、第２ノード部２２０の構成について説明する。まず、第２通信ＬＳＩ２２１は、第２送信制御部（第２送信部）２２２と、第２受信制御部（第２受信部）２２３と、第２書込制御部（第２書込部）２２４と、変換制御部（変換部）２２５と、を備え、第２伝送路２０と接続するための図示しない通信Ｉ／Ｆを介して、伝送データの送受信を制御する。
【００３９】
第２受信制御部２２３は、第２伝送路２０に接続された複数のノード装置（例えば第１ノード装置２１、及び第２ノード装置２２）の各々から、第２伝送路コモンメモリブロック番号と、伝送データとを、第２伝送路２０を介して受信する。
【００４０】
第２書込制御部２２４は、第１ノード装置２１から受信した第２伝送路コモンメモリブロック番号と、アドレスマッピングメモリ２６０と、に基づいて特定された記憶領域に、第１ノード装置２１から受信した伝送データを書き込む。同様に、第２書込制御部２２４は、第２ノード装置２２から受信した第２伝送路コモンメモリブロック番号と、アドレスマッピングメモリ２６０と、に基づいて特定された記憶領域に、第２ノード装置２２から受信した伝送データを書き込む。
【００４１】
具体的には、第２書込制御部２２４は、アドレスマッピングメモリ２６０を参照して、伝送データと共に受信した第２伝送路コモンメモリブロック番号と対応付けられている、第１伝送路１０の第１コモンメモリオフセットアドレスを特定する。
【００４２】
第２書込制御部２２４は、コモンメモリ２５０のうち、特定された第１コモンメモリオフセットアドレスで指定された記憶領域に、第２伝送路コモンメモリブロック番号と共に受信した伝送データを書き込む。
【００４３】
第２送信制御部２２２は、コモンメモリ２５０に書き込まれた伝送データを、第２伝送路２０から送信（スキャン伝送）する。送信する伝送データには、第１ノード部２１０によりコモンメモリ２５０に書き込まれた伝送データが含まれている。
【００４４】
また、第２送信制御部２２２は、伝送データと共に、伝送データが書き込まれていた記憶領域を指定する第１コモンメモリオフセットアドレスと、アドレスマッピングメモリ２６０で対応付けられた第２伝送路コモンメモリブロック番号を、第２伝送路２０から送信する。
【００４５】
変換制御部２２５は、第１ノード装置２１から受信した伝送データや、第２ノード装置２２から受信した伝送データ等の二重化されている伝送データについて、異常が生じたか否かを判定する。そして、変換制御部２２５は、二重化された伝送データのうち一方の伝送データに異常が生じたと判定した場合に、当該一方の伝送データを予備エリアに格納し、他方の伝送データを有効エリアに格納するように、アドレスマッピングメモリ２６０を更新する。
【００４６】
具体的には、変換制御部２２５は、第１ノード装置２１から受信した伝送データが異常と判定された場合に、アドレスマッピングメモリ２６０に対して、有効エリアを指定している第１コモンメモリオフセットアドレスと対応付けられる情報を、第１ノード装置２１から受信した第２伝送路コモンメモリブロック番号から、第２ノード装置２２から受信した第２伝送路コモンメモリブロック番号に交換する。さらに、変換制御部２２５は、アドレスマッピングメモリ２６０に対して、予備エリアを指定している第１コモンメモリオフセットアドレスと対応付けられる情報を、第２ノード装置２２から受信した第２伝送路コモンメモリブロック番号から、第１ノード装置２１から受信した第２伝送路コモンメモリブロック番号に交換する。これにより、予備エリアに、異常と判定された伝送データが格納され、有効エリアに、異常と判定されていない伝送データが格納される。
【００４７】
本実施形態においては、例えば、変換制御部２２５が、図５に示されるアドレスマッピングメモリ２６０のうち、領域５０１に示された、第１伝送路１０の第１コモンメモリオフセットアドレス“00080”と“000C0”とを交換することで、第１伝送路１０の第１コモンメモリオフセットアドレスと対応付けられる、第２伝送路コモンメモリブロック番号を交換している。
【００４８】
本実施形態においては、第２伝送路２０で二重化された伝送データを、第１伝送路１０に送信する際に、１つの伝送データにまとめて送信することとした。
【００４９】
具体的には、第１送信制御部２１２は、有効エリアを示している、第１コモンメモリオフセットアドレスから読み出した伝送データと、予備エリアを示している第１コモンメモリオフセットアドレスから読み出した伝送データと、をまとめて１つの伝送データとして、第１伝送路１０から送信する。例えば、まとめられた伝送データのうち、前半部に、有効エリアから読み出された伝送データが配置され、後半部に、予備エリアから読み出された伝送データを配置される等が考えられる。
【００５０】
また、変換制御部２２５により変換処理がされた場合に、第１送信制御部２１２は、交換されたアドレスマッピングメモリ２６０に従って、２つの伝送データを読み出して、当該伝送データと共に、当該伝送データが格納される記憶領域を示す第１伝送路コモンメモリブロック番号を、第１伝送路１０から送信する。送信される第１伝送路コモンメモリブロック番号は、有効エリアの先頭アドレスを示している、第１伝送路１０の第１コモンメモリオフセットアドレス（例えば“00080”）に対応する第１伝送路コモンメモリブロック番号とする。
【００５１】
本実施形態においては、有効エリアを示している第１コモンメモリオフセットアドレスから読み出した伝送データと、予備エリアを示している第１コモンメモリオフセットアドレスから読み出した伝送データと、をまとめて１つの伝送データとして送信する例について説明する。このため、有効エリアに格納される伝送データ、及び予備エリアに格納される伝送データは、まとめて１つの伝送データとして送信可能なデータ量とする。なお、本実施形態は、二重化された伝送データを１つにまとめて送信する手法について説明するが、１つにまとめて送信する手法に制限するものではなく、例えば、有効エリアを示している第１コモンメモリオフセットアドレスから読み出した伝送データのみを送信するように制御を行っても良い。
【００５２】
次に、本実施形態のネットワーク中継システム１における伝送データの二重化制御について説明する。本実施形態においては、第２伝送路２０に接続された、第１ノード装置２１及び第２ノード装置２２が、同一のデータを、伝送データとして送信することで、当該伝送データの二重化を実現している。
【００５３】
図６は、本実施形態のネットワーク中継システム１における、二重化された伝送データの送信制御を示した図である。図６においては、第１伝送路１０における、第１ノード装置１１のコモンメモリ６０１、第２ノード装置１２のコモンメモリ６０２、伝送ゲートウェイ装置１００のコモンメモリ６０３、及び第Ｎノード装置１４のコモンメモリ６０４が示されている。さらに、第２伝送路２０における、第１ノード装置２１のコモンメモリ６１１、第２ノード装置２２のコモンメモリ６１２、及び第Ｍノード装置２４のコモンメモリ６１３が示されている。そして各コモンメモリにおいては、自装置に割り当てられた記憶領域には、送信される伝送データが格納され、他の装置に割り当てられた記憶領域には、受信した伝送データが格納される。
【００５４】
本実施形態においては、第２伝送路２０の第１ノード装置２１及び第２ノード装置２２に対して、同一の伝送データを入力する。図６に示される例では、第１ノード装置２１の記憶領域６５１と、第２ノード装置２２の記憶領域６５２と、に同一の伝送データが入力される。これにより、第２伝送路２０に接続されている全てのノード装置のコモンメモリに、二重化された伝送データが格納される。
【００５５】
本実施形態の伝送ゲートウェイ装置１００は、第２伝送路２０の第１ノード装置２１から送信された伝送データ６６１、及び第２ノード装置２２から送信された伝送データ６６２についてアドレス変換を行うことで、同一の記憶領域６６３に格納することとした。換言すれば、記憶領域６６３の前半部が、図５の第１コモンメモリオフセットアドレス“00080”で示される記憶領域に該当し、記憶領域６６３の後半部が、第１コモンメモリオフセットアドレス“000C0”で示される記憶領域に該当する。これにより、第１伝送路１０の各ノード装置の二重化された伝送データが１つにまとめられる。
【００５６】
このために、本実施形態の伝送ゲートウェイ装置１００のアドレスマッピングメモリ２６０には、二重化された入力データである、２つの伝送データ（図６の第２伝送路２０側のデータ１、データ２）に対応する、第１コモンメモリオフセットアドレスを記憶している。
【００５７】
具体的には、アドレスマッピングメモリ２６０は、第１ノード装置２１から受信した第２伝送路コモンメモリブロック番号（に対応する第１コモンメモリオフセットアドレス）と、第１伝送路コモンメモリブロック番号に対応する、第１コモンメモリオフセットアドレスと、を対応付けて記憶している。さらに、アドレスマッピングメモリ２６０は、第２ノード装置２２から受信した第２伝送路コモンメモリブロック番号（に対応する第２コモンメモリオフセットアドレス）と、第１伝送路コモンメモリブロック番号に対応する、第１コモンメモリオフセットアドレスと、を対応付けて記憶している。
【００５８】
さらに本実施形態の伝送ゲートウェイ装置１００においては、変換制御部２２５が、二重化された入力データのうち、正常な伝送データを、記憶領域の前半の有効エリアに格納し、異常な伝送データを、記憶領域のうち後半の予備エリアに格納するように、アドレスマッピングメモリ２６０を制御する。
【００５９】
具体的には、変換制御部２２５は、第１ノード装置２１から受信した伝送データ、及び第２ノード装置２２から受信した伝送データが異常か否かを判定している。伝送データが異常か否かの判定手法は、周知の手法を用いれば良く、例えば伝送データに含まれているフラグで判定する等が考えられる。
【００６０】
そして、変換制御部２２５は、第１ノード装置２１から受信した伝送データ、又は第２ノード装置２２から受信した伝送データが異常と判定された場合に、アドレスマッピングメモリ２６０に対して、第１ノード装置２１の伝送データと共に受信した第２伝送路２０のコモンメモリブロック番号に対応付けられた、第１伝送路１０の第１コモンメモリオフセットアドレスと、第２ノード装置２２の伝送データと共に受信した第２伝送路２０のコモンメモリブロック番号に対応付けられた、第１伝送路１０の第１コモンメモリオフセットアドレスと、を交換する。
【００６１】
図７は、第２伝送路２０から受信した伝送データを、第１伝送路１０の伝送データとして送信するまでの処理を示した図である。図７に示される例では、アドレスＸhからアドレスＹhまでが、第１伝送路１０の伝送データを格納する記憶領域とする。そして、アドレスＸhからアドレス（Ｘ＋Ｙ）／２hまでの記憶領域が有効エリアであって、アドレス（Ｘ＋Ｙ）／２hからアドレスＹhまでの記憶領域が予備エリアとする。
【００６２】
例えば、変換制御部２２５は、第１ノード装置２１の（コモンメモリブロック番号）Ｂｎ．１２の伝送データが異常と判定した場合に、（コモンメモリブロック番号）Ｂｎ．１２に対応付けられている第１コモンメモリオフセットアドレスと、（コモンメモリブロック番号）Ｂｎ．１３に対応付けられている第１コモンメモリオフセットアドレスと、を交換した値に書き換える。
【００６３】
そして、第２書込制御部２２４が、書き換えられたアドレスマッピングメモリ２６０を参照して、二重化された伝送データである、第２伝送路２０の伝送データ（第１ノード装置２１の（コモンメモリブロック番号）Ｂｎ．１２の伝送データ、及び第２ノード装置２２の（コモンメモリブロック番号）Ｂｎ．１３の伝送データ）を、第２伝送路のコモンメモリブロック番号に対応する第１コモンメモリオフセットアドレスに書き込む。
【００６４】
図８は、第２伝送路２０から受信した伝送データを、第１伝送路１０の伝送データとして送信するまでの処理を示した図である。図８は、変換制御部２２５が、アドレスマッピングメモリ２６０に対して、第１ノード装置２１の伝送データ用の（コモンメモリブロック番号）Ｂｎ．１２と対応付けられた第１コモンメモリオフセットアドレスと、第２ノード装置２２の伝送データ用の（コモンメモリブロック番号）Ｂｎ．１３と対応付けられた第１コモンメモリオフセットアドレスと、を交換した例とする。
【００６５】
これに従って、アドレスＸhからアドレス（Ｘ＋Ｙ）／２hまでの有効エリアに、第２ノード装置２２の伝送データが格納され、アドレス（Ｘ＋Ｙ）／２hからアドレスＹhまでの予備エリアに、第１ノード装置２１の伝送データが格納される。
【００６６】
本実施形態においては、上述した処理を行うことで、異常なデータを、予備エリアに格納することができる。
【００６７】
本実施形態においては、二重化された伝送データがまとめて送信されるため、各ノード装置の記憶領域、及び送信負担を軽減できる。さらには、有効エリアに、正常な伝送データが格納される傾向にあるため、二重化された伝送データのうち、好ましい伝送データを選択する処理を軽減することができる。本実施形態においては、正常な伝送データと共に、異常な伝送データも送信されることで、管理者は、どのような異常が生じたのか確認することができる。
【００６８】
（第２の実施形態）
第１の実施形態においては、二重化された伝送データである、有効エリアに格納された伝送データと、予備エリアに格納された伝送データと、をまとめて送信する場合について説明した。しかしながら、第１の実施形態はまとめて送信する手法に制限するものではない。そこで第２の実施形態においては、二重化された伝送データのうち、正常な伝送データを送信する手法について説明する。第２の実施形態のネットワーク中継システムは、第１の実施形態と同様の構成として、説明を省略する。
【００６９】
ところで、スキャン伝送で用いるコモンメモリ２５０は、基本的にスキャン伝送で使用される記憶領域で構成されているが、実際にはスキャン伝送の対象にならない記憶領域も存在する。そこで、本実施形態においては、スキャン伝送の対象にならない記憶領域を、予備エリアとして設定する場合について説明する。
【００７０】
これにより、第２の実施形態のネットワーク中継システム１では、有効エリアに格納された伝送データを第１伝送路１０から送信し、予備エリアに格納された伝送データを第１伝送路１０からの送信を抑止する。
【００７１】
図９は、第２伝送路２０から受信した伝送データを、第１伝送路１０の伝送データとして送信するまでの処理を示した図である。図９に示される例では、アドレスＸhからアドレスＹhまでの記憶領域が有効エリアであって、アドレスＺhからの記憶領域が予備エリアとする。予備エリアは、スキャン伝送に使用されない記憶領域とする。
【００７２】
そして、第２書込制御部２２４が、アドレスマッピングメモリ２６０を参照して、第２伝送路２０の伝送データ（第１ノード装置２１の（コモンメモリブロック番号）Ｂｎ．１２の伝送データ、及び第２ノード装置２２の（コモンメモリブロック番号）Ｂｎ．１３の伝送データ）を、コモンメモリブロック番号に対応する第１コモンメモリオフセットアドレスに書き込む。これにより、第１ノード装置２１の（コモンメモリブロック番号）Ｂｎ．１２の伝送データがスキャン伝送の対象となり、第２ノード装置２２の（コモンメモリブロック番号）Ｂｎ．１３の伝送データが、スキャン伝送されない予備エリアに格納される。
【００７３】
図１０は、第２伝送路２０から受信した伝送データを、第１伝送路１０の伝送データとして送信するまでの処理を示した図である。図１０は、変換制御部２２５が、アドレスマッピングメモリ２６０に対して、第１ノード装置２１の伝送データ用の（コモンメモリブロック番号）Ｂｎ．１２と対応付けられた第１コモンメモリオフセットアドレスと、第２ノード装置２２の伝送データ用の（コモンメモリブロック番号）Ｂｎ．１３と対応付けられた第１コモンメモリオフセットアドレスと、を交換した例とする。なお、変換制御部２２５は、第１の実施形態と同様の交換処理を行うものとして説明を省略する。
【００７４】
これに従って、アドレスＸhからアドレスＹhまでの有効エリアに、第２ノード装置２２の伝送データが格納され、アドレスＺhからの予備エリアに、第１ノード装置２１の伝送データが格納される。
【００７５】
本実施形態においては、コモンメモリ２５０に、二重化された伝送データを格納するために、予備エリアを確保する必要があるが、二重化された伝送データのうち正常な伝送データのみ送信するため、第１伝送路１０でスキャン伝送するデータ量を削減できる。これにより、ネットワークの負荷を軽減できる。また、異常なデータを確認したい場合には、伝送ゲートウェイ装置１００のコモンメモリ２５０の予備エリアを参照すれば良いため、どのような異常が生じたのか確認できる。
【００７６】
第２の実施形態の処理は、第１ノード装置２１から受信した伝送データと、第２ノード装置２２から受信した伝送データと、のデータ量の関係で、第１の実施形態のように、１つの伝送データとしてまとめて送信できない場合に有用になる。
【００７７】
上述した実施形態によれば、伝送データを二重化することで、信頼性を向上させることができる。さらには、二重化された伝送データについて正常か否かを判定して、判定結果に応じて、格納する記憶領域を変更することで、ユーザが正常な伝送データか否かを確認する負担を軽減できる。
【００７８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７９】
１…ネットワーク中継システム、１０…第１伝送路、１１〜１４、２１〜２４…ノード装置、２０…第２伝送路、１００…伝送ゲートウェイ装置、２１０…第１ノード部、２１２…第１送信制御部、２１３…第１受信制御部、２１４…第１書込制御部、２２０…第２ノード部、２２２…第２送信制御部、２２３…第２受信制御部、２２４…第２書込制御部、２５０…コモンメモリ、２６０…アドレスマッピングメモリ。
【図１】
2018174472.tif 000003
【図２】
2018174472.tif 000004
【図３】
2018174472.tif 000005
【図４】
2018174472.tif 000006
【図５】
2018174472.tif 000007
【図６】
2018174472.tif 000008
【図７】
2018174472.tif 000009
【図８】
2018174472.tif 000010
【図９】
2018174472.tif 000011
【図１０】
2018174472.tif 000012