(57)【要約】【課題】ノイズを補正する機能を損なうことなく、受光画素をできる限り多く設けることができる内視鏡を提供する。【解決手段】本発明に係る内視鏡は、第１受光素子を実装した受光素子チップを備えるとともに、第２受光素子とノイズ補正回路と信号処理回路を実装した信号処理チップを備え、前記信号処理回路は、前記第１受光素子の出力と前記第２受光素子の出力との間の差分を用いて、前記ノイズ補正回路の出力を補正する。【選択図】図４
2018174488.tif 000002
【特許請求の範囲】
【請求項１】
被検体を撮像する撮像素子を備えた内視鏡であって、
前記撮像素子は、
光信号を電気信号に変換する第１受光素子を実装した受光素子チップ、
信号を処理する信号処理回路を実装した信号処理チップ、
を有し、
前記信号処理チップはさらに、
光信号を電気信号に変換する第２受光素子、
前記第１受光素子が出力する電気信号に含まれるノイズを補正するノイズ補正回路、
を実装しており、
前記信号処理回路は、前記第１受光素子が出力する電気信号と、前記第２受光素子が出力する電気信号との間の差分を用いて、前記ノイズ補正回路が出力する信号に含まれるノイズを補正する
ことを特徴とする内視鏡。
【請求項２】
前記受光素子チップと前記信号処理チップは、重ね合わせられており、
前記第２受光素子は、前記受光素子チップと前記信号処理チップが対向する対向面上に実装されている
ことを特徴とする請求項１記載の内視鏡。
【請求項３】
前記第１受光素子は、前記受光素子チップの表面上の第１方向に沿って複数配置されており、
前記ノイズ補正回路は、前記第１受光素子が出力する信号をサンプリングするサンプリング素子を、前記第１受光素子の前記第１方向に沿った列ごとに１つ、または前記第１方向に沿った複数の列ごとに１つ備え、
前記信号処理回路は、前記差分を用いて前記サンプリング素子の特性ばらつきを補正することにより、前記ノイズ補正回路が出力する信号に含まれるノイズを補正する
ことを特徴とする請求項２記載の内視鏡。
【請求項４】
前記第２受光素子は、前記第１受光素子の前記第１方向に沿った列ごとに設けられており、
前記サンプリング素子は、前記第１方向に沿った列に属する前記第１受光素子から信号をサンプリングするとともに、前記第１方向に沿った列に属する前記第２受光素子から信号をサンプリングし、
前記信号処理回路は、前記差分を用いて、前記第１方向に沿った前記ノイズ補正回路の特性ばらつきを補正することにより、前記ノイズ補正回路が出力する信号に含まれるノイズを補正する
ことを特徴とする請求項３記載の内視鏡。
【請求項５】
前記第２受光素子は、前記第１方向に対して直交する第２方向に沿って複数配置されており、
前記サンプリング素子は、前記第１方向に沿った同じ列に属する複数の前記第２受光素子から信号を並列的にサンプリングする
ことを特徴とする請求項４記載の内視鏡。
【請求項６】
前記受光素子チップは、複数の前記第１受光素子を実装しており、
前記信号処理回路は、いずれかの前記第１受光素子が出力する電気信号を、画素値の黒レベルの基準値として用いる
ことを特徴とする請求項１から５のいずれか１項記載の内視鏡。
【請求項７】
前記第１受光素子は、前記受光素子チップの表面上の第１方向に沿って複数配置されるとともに、前記第１方向に対して直交する第２方向に沿って複数配置されることにより、アレイ状に配置されており、
前記第１受光素子のアレイの角部に配置されている前記第１受光素子のうち少なくともいずれかは、遮光素子として形成されており、
前記信号処理回路は、前記遮光素子として形成されている前記第１受光素子が出力する電気信号を、画素値の黒レベルの基準値として用いる
ことを特徴とする請求項６記載の内視鏡。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内視鏡に関する。
【背景技術】
【０００２】
ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）などの撮像素子は、受光素子などのアナログ回路と、信号処理回路などのデジタル回路とが混在するデバイスである。内視鏡のようにチップサイズを小型化することが求められる装置においては、限られたチップ面積上に少しでも多くの受光素子を配置する必要がある。そこで従来、アナログ回路とデジタル回路をそれぞれ別の半導体基板上に実装し、基板同士を重ね合わせることにより、受光素子が占める面積割合をできる限り大きくしている。
【０００３】
下記特許文献１は、固体撮像装置に関連する技術を開示している。同文献は、『アナログ回路とデジタル回路とが混在する半導体集積回路において、基板の総面積の増加を抑制する。』ことを課題として、『半導体集積回路１には、アナログ回路１３およびアナログ回路１３のアナログの出力信号をデジタル変換するデジタル回路１４が形成される。このうち、アナログ回路の一部１９は第１半導体基板５１に形成され、アナログ回路の残部３７およびデジタル回路１４は第２半導体基板５３に形成される。第１半導体基板５１と第２半導体基板５３とは、基板接続部５５により接続される。基板接続部５５は、第１半導体基板５１のアナログ回路の一部１９により生成されたアナログ信号を、第２半導体基板５３へ伝送する。』という技術を開示している（要約参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−１４４３１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
撮像素子は一般に、黒基準レベルを取得するために遮光素子を備える。さらには、画素ごとの固定パターンノイズや、ＣＤＳ（相関２重サンプリング）回路が有する列ごとの特性ばらつきなどを補正するため、遮光素子を設ける場合もある。受光素子の一部を遮光素子として構成すると、光信号を受光するために用いることができる受光素子が少なくなるので、受光画素数を確保するための妨げとなる。
【０００６】
本発明は、上記のような課題に鑑みてなされたものであり、ノイズを補正する機能を損なうことなく、受光画素をできる限り多く設けることができる内視鏡を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る内視鏡は、第１受光素子を実装した受光素子チップを備えるとともに、第２受光素子とノイズ補正回路と信号処理回路を実装した信号処理チップを備え、前記信号処理回路は、前記第１受光素子の出力と前記第２受光素子の出力との間の差分を用いて、前記ノイズ補正回路の出力を補正する。
【発明の効果】
【０００８】
本発明に係る内視鏡によれば、信号処理チップ上に実装した第２受光素子を用いて補正を実施することにより、補正機能を損なうことなく、受光素子の個数を確保することができる。
【図面の簡単な説明】
【０００９】
【図１】実施形態１に係る内視鏡システム１０００の構成図である。
【図２】撮像素子１４０を製造する工程を示す模式図である。
【図３】従来の撮像素子の構成を示す平面図である。
【図４】実施形態１における撮像素子１４０の構成を示す平面図である。
【図５】ＣＤＳ回路１４２１と各受光素子との間の接続関係を示す模式図である。
【図６】遮光素子１４２３を行方向に複数配置した例である。
【発明を実施するための形態】
【００１０】
＜実施の形態１＞
図１は、本発明の実施形態１に係る内視鏡システム１０００の構成図である。内視鏡システム１０００は、被検体内部の動画像を撮影するためのシステムである。内視鏡システム１０００は、内視鏡１００、プロセッサ２００、モニタ３００を有する。
【００１１】
内視鏡１００は、被検体内部に挿入してその動画像を取得する装置である。内視鏡１００は、光ファイバ１１０、配光レンズ１２０、対物レンズ１３０、撮像素子１４０、信号処理部１５０を備える。
【００１２】
光ファイバ１１０は、光源２１０が出力する光を配光レンズ１２０まで伝搬する。配光レンズ１２０は、その光を被検体に対して照射する。対物レンズ１３０は、被検体から反射された光を集光する。撮像素子１４０は、対物レンズ１３０が集光した光を電気信号に変換することにより、撮像信号を出力する。信号処理部１５０は、撮像素子１４０を駆動して撮像信号を取得し、その撮像信号をプロセッサ２００に対して出力する。
【００１３】
プロセッサ２００は、内視鏡１００が取得した撮像信号を処理することにより動画像と静止画像を生成する演算装置である。プロセッサ２００は、光源２１０、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）２２０を備える。光源２１０は、内視鏡１００が被検体に対して照射する光を出力する。例えばキセノンランプやＬＥＤ（Ｌｉｇｈｔ  Ｅｍｍｉｔｉｎｇ  Ｄｉｏｄｅ）などを光源２１０として用いることができる。ＣＰＵ２２０は、信号処理部１５０から受け取った信号を用いて被検体の画像を生成し、モニタ３００上に画面表示する。
【００１４】
図２は、撮像素子１４０を製造する工程を示す模式図である。撮像素子１４０は、例えば受光素子ウエハ４１０と信号処理ウエハ４２０を張り合わせてダイシングすることにより製造される。受光素子ウエハ４１０は、受光素子を実装した半導体ウエハである。信号処理ウエハ４２０は、信号処理回路などを実装した半導体ウエハである。受光素子などのアナログ回路と信号処理回路などのデジタル回路をそれぞれ別の半導体ウエハ上に実装して張り合わせることにより、受光素子が占める面積をできる限り確保することができる。
【００１５】
図２のような製造工程を経ることにより、撮像素子１４０は受光素子チップ１４１と信号処理チップ１４２を重ね合わせた構成を備える。各チップはそれぞれ異なる回路を実装している。以下では本発明と従来技術との間の違いを明確にするため、まず図２のような工程によって製造する従来の撮像素子の構成を説明し、次に本実施形態１に係る撮像素子１４０の構成について説明する。
【００１６】
図３は、従来の撮像素子の構成を示す平面図である。記載の便宜上、図２と同じ符号を用いた。従来の撮像素子は、受光素子チップ１４１上に受光素子１４１１がアレイ状に配列されており、受光素子１４１１の一部は遮光素子１４１２として形成されている。遮光素子１４１２は、黒レベルの基準値を提供する素子として用いることができる。
【００１７】
信号処理チップ１４２上には、ＣＤＳ回路１４２１と信号処理回路１４２２が実装されている。ＣＤＳ回路１４２１は、画素ごとの固定パターンノイズを補正する回路である。信号処理回路１４２２は、ＣＤＳ回路１４２１が補正を実施した後の電気信号を用いて画素信号を生成する回路である。
【００１８】
図３のように受光素子１４１１の一部を遮光素子１４１２として構成した場合、入射光学系のイメージサークル１４１３の一部が遮光素子１４１２と重なり、イメージサークル１４１３内の一部を撮影することができない。したがって、撮影に用いることができる受光素子１４１１の個数が制限されることになる。
【００１９】
図４は、本実施形態１における撮像素子１４０の構成を示す平面図である。本実施形態１において、遮光素子１４１２は受光素子１４１１のアレイの４隅に形成されている。具体的には、受光素子１４１１のうちイメージサークル１４１３の外側に配置されているものを遮光素子１４１２として構成することが望ましい。これにより、図３のようにイメージサークル１４１３内の一部を遮光素子１４１２によって遮ることなく、受光素子１４１１を効率的に用いることができる。
【００２０】
本実施形態１において、信号処理チップ１４２は図３で説明した構成に加えて遮光素子１４２３を備える。遮光素子１４２３は、受光素子１４１１および遮光素子１４１２と同様の構成を有する素子である。信号処理回路１４２２は、遮光素子１４２３が出力する電気信号を用いて列方向における補正処理を実施することができる。以下具体的に説明する。
【００２１】
図５は、ＣＤＳ回路１４２１と各受光素子との間の接続関係を示す模式図である。記載の便宜上、受光素子チップ１４１上に実装されている素子と信号処理チップ１４２上に実装されている素子を同じ平面上に示すとともに、受光素子１４１１のアレイのうち４隅に配置されているもの４つを遮光素子１４１２として示した。
【００２２】
ＣＤＳ回路１４２１は、受光素子１４１１のアレイの列ごとにサンプリング素子１４２４を備えている。サンプリング素子１４２４は、同じ列に属する受光素子１４１１（遮光素子１４１２が同じ列に含まれる場合は遮光素子１４１２も含む）から並列的に信号をサンプリングする。これにより、受光素子１４１１が多数存在する構成においても、読取速度を確保することができる。
【００２３】
必ずしも全ての列のサンプリング素子１４２４が同じ特性を有しているとは限らず、列ごとに特性がばらついている可能性がある。このようなＣＤＳ回路１４２１の列ごとの特性ばらつきを補正するために、遮光素子１４２３を用いることができる。具体的には、ある列のサンプリング素子１４２４がその列に属している受光素子１４１１から信号を読み取り、次に同じ列の遮光素子１４２３から信号を読み取り、前者から後者を差し引くことによりその列のサンプリング素子１４２４固有のノイズを除去する補正を実現できる。補正処理は信号処理回路１４２２が実施すればよい。
【００２４】
図３で説明した従来の構成においては、遮光素子１４１２が列方向に沿って配置されているので、遮光素子１４１２を用いてこのような列方向の補正を実施することができる。これに対して図４で説明した本実施形態１の構成においては、遮光素子１４１２を４隅に配置したので、列方向の補正を実施することができない。遮光素子１４１２が一部の列についてのみしか設けられていないからである。そこで本実施形態１においては信号処理チップ１４２上に遮光素子１４２３を列方向に沿って配置し、これを用いて列方向の補正を実施することとした。したがって、受光素子１４１１の面積を広く確保しつつ、ＣＤＳ回路１４２１のノイズ特性を補正することができる。
【００２５】
遮光素子１４２３の出力を黒レベルの基準として用いることもできる。ただし受光素子チップ１４１と信号処理チップ１４２はそれぞれ別の工程で製造したものであるので、遮光素子１４１２の特性と遮光素子１４２３の特性は異なる可能性がある。したがって黒レベルの基準として用いる遮光素子は、受光素子１４１１と同じ半導体ウエハ上に形成することが望ましい。
【００２６】
＜実施の形態１：まとめ＞
本実施形態１に係る内視鏡１００において、信号処理回路１４２２は、受光素子１４１１の出力と遮光素子１４２３の出力との間の差分を用いて、ＣＤＳ回路１４２１の出力に含まれるノイズを補正する。さらに、遮光素子１４１２は受光素子１４１１のアレイのうち４隅部分に配置され、遮光素子１４２３は信号処理チップ１４２上に配置されている。これにより、受光素子１４１１の受光面積を広く確保するとともに、ＣＤＳ回路１４２１の特性補正を実施することができる。
【００２７】
＜実施の形態２＞
本発明の実施形態２では、実施形態１で説明した構成の変形例について説明する。その他の構成は実施形態１と同様であるので、以下では差異点について主に説明し、同じ構成については改めて説明しないこととする。
【００２８】
実施形態１において、ＣＤＳ回路１４２１の列方向のノイズ特性を補正するために遮光素子１４２３を設けることを説明した。受光素子チップ１４１と信号処理チップ１４２を張り合わせる面（対向面）上に遮光素子１４２３を配置するのであれば、遮光素子１４２３に光が到達することはないので、必ずしも遮光措置を施さなくともよい。この場合は、単に遮光素子１４２３から信号を読み取れば足りる。遮光素子１４２３は遮光措置を施さなくとも遮光された状態にあるからである。
【００２９】
図６は、遮光素子１４２３を行方向に複数配置した例である。実施形態１において、遮光素子１４２３を列方向に沿って複数配置することを説明したが、さらに行方向にも複数配置して、遮光素子１４２３をアレイ状に形成することもできる。これによりＣＤＳ回路１４２１の列方向のノイズ特性をさらに精度よく補正することができる。受光素子チップ１４１とは異なり、信号処理チップ１４２はイメージサークル１４１３による配置面積の制約がないので、図６のように遮光素子１４２３を広く設けることができる。
【００３０】
実施形態１において、受光素子１４１１のアレイのうち４隅部分に遮光素子１４１２を設けることを説明したが、受光素子１４１１のアレイのうち少なくともいずれかが遮光素子１４１２として形成されていれば、その出力を黒レベルの基準とすることができる。たとえば対角線上の２隅にのみ遮光素子１４１２を設け、これらの出力の平均値を黒レベルの基準として用いることが考えられる。
【００３１】
実施形態１において、受光素子１４１１の列ごとにサンプリング素子１４２１を配置した例を示したが、必ずしも１列の受光素子１４１１について１つのサンプリング素子１４２１を配置する必要はない。例えば複数列の受光素子１４１１ごとに１つのサンプリング素子１４２１を設け、列間でサンプリング素子１４１１を共用してもよい。遮光素子１４２３についても同様である。
【００３２】
＜本発明のまとめ＞
本発明は、以下の構成を備える。
【００３３】
＜構成１＞
被検体を撮像する撮像素子を備えた内視鏡であって、
前記撮像素子は、
光信号を電気信号に変換する第１受光素子を実装した受光素子チップ、
信号を処理する信号処理回路を実装した信号処理チップ、
を有し、
前記信号処理チップはさらに、
光信号を電気信号に変換する第２受光素子、
前記第１受光素子が出力する電気信号に含まれるノイズを補正するノイズ補正回路、
を実装しており、
前記信号処理回路は、前記第１受光素子が出力する電気信号と、前記第２受光素子が出力する電気信号との間の差分を用いて、前記ノイズ補正回路が出力する信号に含まれるノイズを補正する
ことを特徴とする内視鏡。
【００３４】
＜構成２＞
前記受光素子チップと前記信号処理チップは、重ね合わせられており、
前記第２受光素子は、前記受光素子チップと前記信号処理チップが対向する対向面上に実装されている
ことを特徴とする構成１記載の内視鏡。
【００３５】
＜構成３＞
前記第１受光素子は、前記受光素子チップの表面上の第１方向に沿って複数配置されており、
前記ノイズ補正回路は、前記第１受光素子が出力する信号をサンプリングするサンプリング素子を、前記第１受光素子の前記第１方向に沿った列ごとに１つ、または前記第１方向に沿った複数の列ごとに１つ備え、
前記信号処理回路は、前記差分を用いて前記サンプリング素子の特性ばらつきを補正することにより、前記ノイズ補正回路が出力する信号に含まれるノイズを補正する
ことを特徴とする構成２記載の内視鏡。
【００３６】
＜構成４＞
前記第２受光素子は、前記第１受光素子の前記第１方向に沿った列ごとに設けられており、
前記サンプリング素子は、前記第１方向に沿った列に属する前記第１受光素子から信号をサンプリングするとともに、前記第１方向に沿った列に属する前記第２受光素子から信号をサンプリングし、
前記信号処理回路は、前記差分を用いて、前記第１方向に沿った前記ノイズ補正回路の特性ばらつきを補正することにより、前記ノイズ補正回路が出力する信号に含まれるノイズを補正する
ことを特徴とする構成３記載の内視鏡。
【００３７】
＜構成５＞
前記第２受光素子は、前記第１方向に対して直交する第２方向に沿って複数配置されており、
前記サンプリング素子は、前記第１方向に沿った同じ列に属する複数の前記第２受光素子から信号を並列的にサンプリングする
ことを特徴とする構成４記載の内視鏡。
【００３８】
＜構成６＞
前記受光素子チップは、複数の前記第１受光素子を実装しており、
前記信号処理回路は、いずれかの前記第１受光素子が出力する電気信号を、画素値の黒レベルの基準値として用いる
ことを特徴とする構成１から５いずれかに記載の内視鏡。
【００３９】
＜構成７＞
前記第１受光素子は、前記受光素子チップの表面上の第１方向に沿って複数配置されるとともに、前記第１方向に対して直交する第２方向に沿って複数配置されることにより、アレイ状に配置されており、
前記第１受光素子のアレイの角部に配置されている前記第１受光素子のうち少なくともいずれかは、遮光素子として形成されており、
前記信号処理回路は、前記遮光素子として形成されている前記第１受光素子が出力する電気信号を、画素値の黒レベルの基準値として用いる
ことを特徴とする構成６記載の内視鏡。
【符号の説明】
【００４０】
１００：内視鏡
１１０：光ファイバ
１２０：配光レンズ
１３０：対物レンズ
１４０：撮像素子
１４１：受光素子チップ
１４１１：受光素子
１４１２：遮光素子
１４１３：イメージサークル
１４２：信号処理チップ
１４２１：ＣＤＳ回路
１４２２：信号処理回路
１４２３：遮光素子
１４２４：サンプリング素子
１５０：信号処理部
２００：プロセッサ
２１０：光源
２２０：ＣＰＵ
３００：モニタ
１０００：内視鏡システム
【図１】
2018174488.tif 000003
【図２】
2018174488.tif 000004
【図３】
2018174488.tif 000005
【図４】
2018174488.tif 000006
【図５】
2018174488.tif 000007
【図６】
2018174488.tif 000008