(57)【要約】【課題】通過帯域中心周波数可変型のバンドパスフィルタを実用的なSN比、歪率で実現すること。【解決手段】第１のコンダクタンスアンプ１００の２つの出力の間に、第１結合容量素子Ｃ１が接続され第２のコンダクタンスアンプ２００が配置される。第２のコンダクタンスアンプ２００の２つの出力を第２のコンダクタンスアンプ２００の２つの入力に帰還させる。第２のコンダクタンスアンプ２００の２つの出力をそれぞれ入力とする第３のコンダクタンスアンプ３００が配置される。第３のコンダクタンスアンプ３００の２つの出力の間に第２結合容量素子が接続される。第３のコンダクタンスアンプ３００の２つの出力をそれぞれ入力とする第４のコンダクタンスアンプ４００が配置される。そして、第４のコンダクタンスアンプ４００の２つの出力を第３のコンダクタンスアンプ３００の２つの入力に帰還させる。【選択図】図３
2018174515.tif 000002
【特許請求の範囲】
【請求項１】
差動増幅回路を構成する入力差動対の信号間に電位差を与えることにより、前記差動増幅回路を構成する入力差動対の信号間の電位差を電流に変換する発生部、及びそれぞれ入力差動対のトランジスタを有し、前記差動増幅回路を構成する入力差動対の回路からそれぞれ一方のトランジスタに接続される入力差動対のカレントミラー回路を備え、該入力差動対のカレントミラー回路のそれぞれ他のトランジスタから出力を得る複数のコンダクタンスアンプを備え、
前記複数のコンダクタンスアンプの１つである第１のコンダクタンスアンプと、
前記第１のコンダクタンスアンプの差動出力の間に接続された第１結合容量素子と、
前記第１のコンダクタンスアンプの差動出力をそれぞれ入力とする前記複数のコンダクタンスアンプの１つである第２のコンダクタンスアンプと、
前記第２のコンダクタンスアンプの差動出力を当該第２のコンダクタンスアンプの２つの入力に帰還させる第１帰還部と、
前記第２のコンダクタンスアンプの差動出力をそれぞれ入力とする前記複数のコンダクタンスアンプの１つである第３のコンダクタンスアンプと、
前記第３のコンダクタンスアンプの差動出力の間に接続された第２結合容量素子と、
前記第３のコンダクタンスアンプの差動出力をそれぞれ入力とする前記複数のコンダクタンスアンプの１つである第４のコンダクタンスアンプと、
前記第４のコンダクタンスアンプの差動出力を当該第３のコンダクタンスアンプの入力差動対の入力に帰還させる第２帰還部と、
を備えるフィルタ回路。
【請求項２】
差動増幅回路を構成する入力差動対の間に電圧を与えることにより、前記差動増幅回路を構成する入力差動対の信号間の電位差を電流に変換する電流発生部、及びそれぞれ入力差動対のトランジスタを有し、前記差動増幅回路を構成する入力差動対からそれぞれ一方のトランジスタに接続される入力差動対カレントミラー回路を備え、該入力差動対カレントミラー回路のそれぞれ他のトランジスタから出力を得る複数のコンダクタンスアンプを備え、
前記複数のコンダクタンスアンプの１つである第１のコンダクタンスアンプと、
前記第１のコンダクタンスアンプの差動出力の間に接続された第１結合容量素子と、
前記第１のコンダクタンスアンプの差動出力をそれぞれ入力とする前記複数のコンダクタンスアンプの１つである第２のコンダクタンスアンプと、
前記第２のコンダクタンスアンプの差動出力を当該第１のコンダクタンスアンプの入力差動対に帰還させる第１帰還部と、
前記第２のコンダクタンスアンプの差動出力を当該第２のコンダクタンスアンプの他の入力差動対に入力する第２帰還部と、
を備えるフィルタ回路。
【請求項３】
前記複数のコンダクタンスアンプの前記入力差動対について、前記差動増幅回路を構成する当該入力差動対トランジスタと同一形状のトランスコンダクタンス測定用素子であるトランジスタを隣接配置でさらに備える、請求項１又は請求項２に記載のフィルタ回路。
【請求項４】
前記複数のコンダクタンスアンプの前記入力差動対からの電流をコンダクタンスアンプの出力へ転送する入力差動対カレントミラー回路をさらに備え、
当該入力差動対カレントミラー回路は、ミラーを構成するトランジスタの並列接続数を変えることができるよう設計され、それにより前記電流を転送する際に当該電流を増幅あるいは減衰させることで、前記複数のコンダクタンスアンプのそれぞれについてトランスコンダクタンス値を可変にする、請求項１〜３のいずれかに記載のフィルタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超低周波数分野におけるフィルタ回路に関する。
【背景技術】
【０００２】
１〜１０Hzを対象とする超低周波数でもローパスフィルタ（LPF)の実装、研究は多数存在した。この場合に採用されていたのはMOSFET-Cフィルタと呼ばれる形式で、MOS-FETを超高抵抗と見なす方式であった。一方で、BPFの研究例は殆んど進んでこなかった。その他、コンダクタンスアンプを用いたアクティブフィルタが特許文献１として挙げられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３５９１１６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここでBPF、実用的な周波数精度、SN比、歪率（THD)で実現する場合、実装にはMOSFET-Cフィルタでは困難である。一方でコンダクタンスＣフィルタ（以降Ｇｍ−Ｃフィルタと称する）を採用することが考えられる。Ｇｍ−Ｃフィルタ自体は多く研究されているが、１〜１０Hzという超低周波数でしかも通過帯域中心周波数可変型の実装、研究例はほぼ無い。
【０００５】
Ｇｍ−Ｃフィルタ（MOSFET-Cフィルタでも）の欠点は、オープンループ（非帰還型）なので高い周波数精度、良好なSN比、低い歪率が得られにくい点である。また、期待した設定周波数が半導体製造プロセスのバラツキにより最小で半分、最大で２倍ぐらいまで変動し得る。これは中心周波数を２Hzと設計した結果が、最低１Hz、最大４Hzとかまでずれる事が有り得る。本発明は、Ｇｍ−Ｃバンドパスフィルタを実用的な周波数精度、SN比、歪率（THD)で実現することを目的とする。加えてSN比、THD等の性能劣化無く通過帯域設定周波数可変範囲を大きく取り得るフィルタ回路の実現を目的とする。
【課題を解決するための手段】
【０００６】
本発明に係るフィルタ回路は、差動増幅回路を構成する入力差動対の信号間に電位差を与えることにより、前記差動増幅回路を構成する入力差動対の信号間の電位差を電流に変換する発生部、及びそれぞれ入力差動対のトランジスタを有し、前記差動増幅回路を構成する入力差動対の回路からそれぞれ一方のトランジスタに接続される入力差動対のカレントミラー回路を備え、該入力差動対のカレントミラー回路のそれぞれ他のトランジスタから出力を得る複数のコンダクタンスアンプを備え、前記複数のコンダクタンスアンプの１つである第１のコンダクタンスアンプと、前記第１のコンダクタンスアンプの差動出力の間に接続された第１結合容量素子と、前記第１のコンダクタンスアンプの差動出力をそれぞれ入力とする前記複数のコンダクタンスアンプの１つである第２のコンダクタンスアンプと、前記第２のコンダクタンスアンプの差動出力を当該第２のコンダクタンスアンプの２つの入力に帰還させる第１帰還部と、前記第２のコンダクタンスアンプの差動出力をそれぞれ入力とする前記複数のコンダクタンスアンプの１つである第３のコンダクタンスアンプと、前記第３のコンダクタンスアンプの差動出力の間に接続された第２結合容量素子と、前記第３のコンダクタンスアンプの差動出力をそれぞれ入力とする前記複数のコンダクタンスアンプの１つである第４のコンダクタンスアンプと、前記第４のコンダクタンスアンプの差動出力を当該第３のコンダクタンスアンプの入力差動対の入力に帰還させる第２帰還部と、を備える。
【発明の効果】
【０００７】
以上のようにコンダクタンスアンプと容量を使用して構成したＧｍ−Ｃフィルタを利用したフィルタ回路を設計することにより、超低周波数の信号に対して、通過帯域中心周波数を可変可能とすることができる。特に、（１）Ｇｍ−Ｃフィルタ（MOSFET-Cフィルタでも）の欠点は、オープンループ（非帰還型）なので高い精度、低い歪率が得られにくい点、（２）期待した周波数が半導体製造プロセスのバラツキにより最小で半分、最大で２倍ぐらいまで変動し得る点、すなわち、中心周波数２Hzと設計した結果が、最低１Hz、最大４Hzまでずれる事が有り得る、点を改善して実現することができる。
【図面の簡単な説明】
【０００８】
【図１】本実施の形態にかかるコンダクタンスアンプの回路構成図である。
【図２】本実施の形態にかかるコンダクタンスアンプを示す。
【図３】本実施の形態にかかる４Ｇｍ型フィルタの回路構成図である。
【図４】本実施の形態にかかる４Ｇｍ型フィルタのシンボリック図である。
【図５】本実施の形態にかかる２Ｇｍ型フィルタの回路構成図である。
【図６】本実施の形態にかかる２Ｇｍ型フィルタのシンボリック図である。
【図７】本実施の形態にかかる中心周波数の温度特性を示すグラフである。
【図８】本実施の形態にかかる測定素子の配置を示す回路構成図である。
【図９】本実施の形態にかかる４Ｇｍ型フィルタに測定素子を配置した構成図である。
【図１０】本実施の形態にかかる２Ｇｍ型フィルタに測定素子を配置した構成図である。
【図１１】本実施の形態にかかる測定素子配置の第１の変形例である。
【図１２】本実施の形態にかかる測定素子配置の第２の変形例である。
【発明を実施するための形態】
【０００９】
本実施の形態では、複数のコンダクタンスアンプを組み合わせることにより、コンダクタンスアンプを使用したＧｍ−Ｃフィルタ形式のフィルタ回路を実現する。本実施の形態においては、バンドパスフィルタを主要な例をしてあげて説明するが、ローパスフィルタ（LPF）、ハイパスフィルタ（HPF,HJPF）にも同様に適用することができる。本実施の形態において用いるコンダクタンスアンプは、差動増幅回路の入力差動対の間の電位差を電流に変換する電流発生部と、電流発生部の２つの出力のそれぞれから接続される２つのカレントミラー回路をそれぞれ備える。
【００１０】
図１は、本実施の形態にかかるコンダクタンスアンプの回路構成図である。図１に示すように、プラス電源がＶＤＤ、マイナス電源がＶＳＳの端子に供給されている。そしてＶＤＤから電流源ＩＢｉａｓが接続されることで、ＰＭＯＳトランジスタ（ＦＥＴ）である回路Ｍ１及び回路Ｍ２に電流が供給される。回路Ｍ１及び回路Ｍ２は入力差動対を形成し、ゲート部分に差動電圧が供給されることにより動作する差動増幅回路を形成し、電流源ＩＢｉａｓとともに、本実施の形態にかかる電流発生部の一例を実現する。電流発生部は、回路Ｍ１のゲートにＩＮＮを、回路Ｍ２のゲートにＩＮＰとなる電圧ｖｉｄを入力することにより、差動増幅回路の各ドレインから電流を流す。
【００１１】
次に回路Ｍ３〜Ｍ６は、ＮＭＯＳトランジスタ（ＦＥＴ）である。回路Ｍ３とＭ４で１つのカレントミラー回路、回路Ｍ５とＭ６で他のカレントミラー回路を形成する。差動対電流調整ではなく、カレントミラー調整を採用することにより、SN比、THD等の性能劣化無く通過帯域設定周波数可変範囲を大きく取り得るフィルタ回路を実現する。
【００１２】
回路Ｍ１のドレインは回路Ｍ３のドレインに、回路Ｍ２のドレインは回路Ｍ５のドレインにそれぞれ接続される。入力電圧vidが交流電圧の場合、回路Ｍ１のドレインには、回路Ｍ３のドレインからｇｍ＊ｖｉｄ／２の交流電流が流れる。回路Ｍ２のドレインからは、回路Ｍ５のドレインにｇｍ＊ｖｉｄ／２の交流電流が流れる。
【００１３】
次にカレントミラー回路について説明する。回路Ｍ３のゲートは回路Ｍ４に接続されるとともに、回路Ｍ３のドレインに短絡される。そして、回路Ｍ３と回路Ｍ４のソースは共にＶＳＳの端子に接続され、回路Ｍ３と回路Ｍ４はカレントミラー回路を形成する。このカレントミラー回路は、回路Ｍ１のドレインから一方のトランジスタ回路Ｍ３のドレインで接続され、他方のトランジスタ回路Ｍ４のドレインを出力電圧ＯＵＴＮとする。
【００１４】
他方の側のカレントミラー回路について説明すると、回路Ｍ５のゲートは回路Ｍ６に接続されるとともに、回路Ｍ５のドレインに短絡される。そして、回路Ｍ５と回路Ｍ６のソースは共にＶＳＳの端子に接続され、回路Ｍ５と回路Ｍ６はカレントミラー回路を形成する。このカレントミラー回路は、回路Ｍ２のドレインから一方のトランジスタ回路Ｍ５のドレインで接続され、他方のトランジスタ回路Ｍ６のドレインを出力電圧ＯＵＴＰとする。
【００１５】
本実施の形態に係るコンダクタンスアンプは以上のように構成することができるが、さらに同相モード帰還回路を備えた構成とすることができる。すなわち端子ＶＤＤから３つのＭＯＳＦＥＴ回路のソースに接続し、この３つのＭＯＳＦＥＴ回路のゲート部分を互いに接続する。そしてドレインとゲートが短絡されていない２つのＭＯＳＦＥＴのドレインをそれぞれＯＵＴＰとＯＵＴＮに接続することで同相モード帰還回路を構成する。
【００１６】
さらに２つのカレントミラー回路を構成するＮＭＯＳトランジスタからのそれぞれの出力端子ＯＵＴＮ、ＯＵＴＰを、それぞれ抵抗を介して接続する接続部からなる中点電圧生成回路を備えた構成とすることができる。さらに、接続部を反転入力、制御入力を非反転入力とする増幅器を備え、増幅器の出力をゲートに接続し、ドレインを前記同相モード帰還回路のゲートノードに接続する、ソース接地型トランジスタ回路を備える。
【００１７】
さらに図１に示すように、コンダクタンスアンプの入力差動対である回路Ｍ１，Ｍ２へ入力される電流をコンダクタンスアンプの出力へ転送する入力差動対カレントミラー回路をさらに備える。この入力差動対カレントミラー回路は、ミラーを構成するトランジスタの並列接続数（マルチ数）を変えることができるよう設計される。マルチ数を可変とすることで、電流を転送する際に電流を増幅あるいは減衰させることができる。それにより、コンダクタンスアンプのそれぞれについてトランスコンダクタンス値が可変となっている。
【００１８】
図２は、本実施の形態にかかるコンダクタンスアンプを示す。コンダクタンスアンプの内部構成は図１に示した通りであるが、本実施の形態ではコンダクタンスアンプを複数組み合わせて用いるので、その細部について図１に対応付けて説明する。図２に示すＶＤＤ，ＶＳＳ，ＩＮＮ，ＩＮＰ，ＯＵＴＰ，ＯＵＴＮ，ＣＯＭについては図１の各端子と対応付けられている。
【００１９】
以上のコンダクタンスアンプを使用することにより、バンドパスフィルタを構成する。バンドパスフィルタとしては、上述のコンダクタンスアンプを４つ用いる４Ｇｍ型フィルタと、２つ用いる２Ｇｍ型フィルタの２つの場合について説明する。
【００２０】
図３は、本実施の形態にかかる４Ｇｍ型バンドパスフィルタの回路構成図である。本バンドパスフィルタでは、図１及び図２に示したコンダクタンスアンプである第１〜第４のコンダクタンスアンプ１００，２００，３００，４００が４つ直列に配置され、それぞれ共通のＶＤＤ、ＶＳＳが接続される。まず１番左の第１のコンダクタンスアンプ１００にＩＮＮ、ＩＮＰが入力される、一方でＯＵＴＮ，ＯＵＴＰが出力される。
【００２１】
第１のコンダクタンスアンプ１００の２つの出力ＯＵＴＮ，ＯＵＴＰの間に第１結合容量素子Ｃ１が接続される。そして次に、第１のコンダクタンスアンプ１００の２つの出力ＯＵＴＮ，ＯＵＴＰをそれぞれ入力とする第２のコンダクタンスアンプ２００が配置される。そして第１帰還部２５０により、第２のコンダクタンスアンプ２００の２つの出力ＯＵＴＮ，ＯＵＴＰを第２のコンダクタンスアンプ２００の２つの入力に帰還させる。
【００２２】
次に、第２のコンダクタンスアンプ２００の２つの出力ＯＵＴＮ，ＯＵＴＰをそれぞれ入力とする第３のコンダクタンスアンプ３００が配置される。そして、第３のコンダクタンスアンプ３００の２つの出力ＯＵＴＮ，ＯＵＴＰの間に接続された第２結合容量素子が接続される。
【００２３】
さらに、第３のコンダクタンスアンプ３００の２つの出力ＯＵＴＮ，ＯＵＴＰをそれぞれ入力とする前記複数のコンダクタンスアンプの１つである第４のコンダクタンスアンプ４００が配置される。そして、第２帰還部４５０により、第４のコンダクタンスアンプ４００の２つの出力ＯＵＴＮ，ＯＵＴＰを当該第３のコンダクタンスアンプ３００の２つの入力に帰還させる。
【００２４】
最後に第４のコンダクタンスアンプ４００の２つの出力ＯＵＴＮ，ＯＵＴＰが回路５００に出力され、回路５００ではｎ１入力の電圧ｖ（ｎ１）、ｎ２入力の電圧ｖ（ｎ２）、ｎ３入力の電圧ｖ（ｎ３）について、ｖ（ｎ１）−ｖ（ｎ２）＋ｖ（ｎ３）を求め、出力ＶＯを得る。
【００２５】
図４は、本実施の形態にかかる４Ｇｍ型フィルタのシンボリック図である。図４に示すシンボリック図は、図３に示した回路構成図のものを示す。その結果得られる伝達関数は、Ｗ（ｓ）＝Ｃ２・ｇｍ・ｓ／（ｇｍ２＋Ｃ２・ｇｍ・ｓ＋Ｃ２・Ｃ１・ｓ2）となる。ここでC1は容量C1の容量値、C2は容量C2の容量値、gmはコンダクタンスアンプのトランスコンダクタンス（Gm）値、ｓはｊω（ｊ：虚数単位、ω：角周波数）である。
【００２６】
図５は、本実施の形態にかかる２Ｇｍ型バンドパスフィルタの回路構成図である。本バンドパスフィルタでは、図１及び図２に示したコンダクタンスアンプである第１のコンダクタンスアンプ７００，第２のコンダクタンスアンプ８００が配置され、それぞれ共通のＶＤＤ、ＶＳＳが接続される。まず１番左の第７のコンダクタンスアンプ７００にＩＮＮ、ＩＮＰが入力される、一方でＯＵＴＮ，ＯＵＴＰが出力される。この点は図３の場合と同一である。
【００２７】
第１のコンダクタンスアンプ７００の２つの出力ＯＵＴＮ，ＯＵＴＰの間に第１結合容量素子Ｃ３が接続される。そして次に、第１のコンダクタンスアンプ７００の２つの出力ＯＵＴＮ，ＯＵＴＰをそれぞれ入力とする第２のコンダクタンスアンプ８００が配置される。
【００２８】
さらに第１帰還部８１０により、第２のコンダクタンスアンプ８００の２つの出力ＯＵＴＮ，ＯＵＴＰを第１のコンダクタンスアンプ７００の２つの入力ＩＮＮ、ＩＮＰに帰還させる。一方で第２帰還部８２０により、第２のコンダクタンスアンプ８００の２つの出力ＯＵＴＮ，ＯＵＴＰを第２のコンダクタンスアンプ８００の他の２つの入力ＩＮＮ２、ＩＮＰ２に入力する。
【００２９】
最後に第１のコンダクタンスアンプ７００の２つの出力ＯＵＴＮ，ＯＵＴＰが回路９００に出力され、回路９００ではｎ１入力の電圧ｖ（ｎ１）、ｎ２入力の電圧ｖ（ｎ２）、ｎ３入力の電圧ｖ（ｎ３）について、ｖ（ｎ１）−ｖ（ｎ２）＋ｖ（ｎ３）を求め、出力ＶＯを得る。
【００３０】
図６は、本実施の形態にかかる２Ｇｍ型フィルタのシンボリック図である。図４に示すシンボリック図は、図５に示した回路構成図のものを示す。その結果得られる伝達関数は、Ｗ（ｓ）＝Ｃ１・ｇｍ・ｓ／（−ｇｍ２−Ｃ２・ｇｍ・ｓ−Ｃ２・Ｃ１・ｓ２）となる。ここでC1は容量C1の容量値、C2は容量C2の容量値、gmは
コンダクタンスアンプのトランスコンダクタンス（Gm）値、ｓはｊω（ｊ：虚数単位、ω：角周波数）である。その結果、図３及び図４の場合と伝達関数が同じ形式であり、同様の作用が得られるということがわかる。
【００３１】
一方で４Ｇｍ型、２Ｇｍ型について検討比較すると、２Ｇｍ型はより低い消費電流でＳＮＲ（シグナル-ノイズ比；Signal to Noise Ratio）５７ｄＢを達成していて良好といえるものの、４Ｇｍ型は容量値が小さい点で優れており、これは限られた半導体面積に実装するには極めて重要である。コンダクタンスアンプが４倍になる事より、容量値合計が４０％になる事の方が面積メリット多いと認められる。
【００３２】
以上の回路構成について、Ｑ値（通過周波数帯域のシャープさの目安となる値）を測定したところ、ｆｃ＝１０、ｆ１＝１７．４、ｆ２＝６．７となり、Ｑ値＝ｆｃ／（ｆ１−ｆ２）＝０．９３となり、通過信号がリンギングを起こしにくい範囲内に収まることができた。
【００３３】
（中心周波数の調節について）
以上のように構成したバンドパスフィルタについて、中心周波数を変更する場合について説明する。また図１に示したカレントミラー回路では、トランジスタＭ３、Ｍ５のｍ値をＮ、すなわち電流の増幅率をＮの値で設定可能となっている。通常は、可変型にする場合コンダクタンスアンプの入力差動対電流を変更するが、その方式では可変レンジが狭く、他特性劣化しやすい。また、非線形のため調整しづらい。そこで本実施の形態では、電流ミラー回路のＮ値を変化させることにより中心周波数を可変設定する。それにより本実施の形態では、通過帯域中心周波数を1〜10Hzの間でプログラム可能とし、高い精度で中心周波数を調整可能とすることができる。
【００３４】
コンダクタンスアンプについてさらに詳細に説明すると、図１において、差動対トランジスタM1、M2は入力電圧vidを電流に変換する。その比例定数がgmであり、変換された電流gm*vidはNMOS電流ミラートランジスタ（M3、M4)および（M5、M6）により出力側へ折り返され、OUTN、OUTP端子より出力される。差動出力とした場合アンプのGm値は結局、差動対のGm値と等しい。この結果は通常NMOS電流ミラーのミラー比を1：1とすることに起因する。これは図１においてM3、M4のmを1（N=1)とするものである。mは並列接続されたトランジスタ数であり、これはトランジスタのゲート幅Wがm値倍されたものと同等である。m=1 の場合、差動対からの電流は同じ値（すなわち1：1）で出力側に折り返される。
【００３５】
Gm値を可変とする場合、通常は差動対トランジスタM1、M2のGm値を可変し、その結果アンプのGm値を変える。差動対に流れる直流ドレイン電流を可変すれば
はGm値その平方根に比例して変わる。しかしながらこの方法では可変レンジが狭いうえ平方根に比例するため非線形であり、Gm値を適切な値に設定するのが難しい。
【００３６】
本実施の形態に係るGm値可変方法では、Gm値を差動対のGm値ではなく、NMOS電流ミラー比を変えることで設定する。従来の比（１：１）をM3、M5のmの値をN（自然数）にすることで（Ｎ：１）のミラー比を作り、出力側へ折り返されるM4、M6の電流を1/Nにする。したがって差動対のGm値をgmとすると、変換された電流 gm*vid は1/Nとなり、Gm＝（１／Ｎ）＊gmとなる。従来の場合Gm値を1/2に設定するには差動対のドレイン電流は1/4というように、電流を極度に絞り込む必要がありこれが可変幅を制約し、アンプの諸特性を劣化させる原因にもなった。改善された手法ではドレイン電流は一定のまま、並列トランジスタ数を変えるだけなので、Gm値の設定が極めて容易で可変幅も十分広い。さらに差動対トランジスタの動作点は一定に保たれ、アンプの特性に影響を及ぼすこともない。
【００３７】
図３に示した4Gmタイプバンドパスフィルタ、図５に示した2Gmタイプバンドパスフィルタとも通過帯域の中心周波数は
【数１】
2018174515.tif 000003
で与えられる。ここでGmはコンダクタンスアンプのGm値で、図１に示したアンプのNMOS電流ミラー回路の、トランジスタM3、M4の組と、M5、M6の組のそれぞれのミラー比（並列トランジスタ数mの比でこれは両組で同一値）であるN1/N2によって調整できる。したがってキャパシタC1、C2の容量値と組み合わせで、中心周波数値の変更が可能となる。  
【００３８】
中心周波数は1〜10Hzの設定だが、チップ評価にあたっては、これだけ遅い周波数で行われると、長時間を要するため、これを1kHzに変更し、この近辺の周波数で評価することで、評価時間の大幅な短縮を図る。例えば通過帯域1kHz近辺の第１の例では実設定（10Hz近辺）に対しすべての容量値を1/10倍、Gm値を12倍に再設定した。その結果、(1)式により中心周波数は120倍の1kHz付近にシフトされた。また通過帯域1kHz近辺の第２の例では、容量値はそのままでGm値を120倍に設定することで、同様の結果を導くことができた。
【００３９】
（差動増幅回路の採用について）
さらに本実施の形態では、差動増幅回路を採用する。すなわち、シングルのトランスコンダクタンスアンプの出力部にコモンモードフィードバック回路を追加して差動化する。全差動回路にする事で、実験データとしてはSN比が6dB向上する。加えて全差動回路では総容量を半分に出来る。具体的には、コンダクタンスアンプの出力間を１つの容量結合素子で直接結合する代わりに、各出力にそれぞれ容量結合素子を設けて接続し、それぞれの他端を設置することにより、総容量を１／４にすることができる。シングルエンド型に比しても１/２に削減できる。
【００４０】
4Gm構成において、シングル構成と差動構成でTHDと消費電流を比較した。シングル構成より差動回路の方が入力振幅が下がるため歪に対し有利である。全差動型は若干消費電流が増大するが、歪率特性が非常に良好となる。消費電流を改善することにより、さらなる品質改良が見込まれる。
【００４１】
（温度特性のキャンセルについて）
図７は、中心周波数の温度特性を示すグラフである。図７に示すように、4Gm構成において、BPFの中心周波数温度ドリフトが確認される。温度変化に従って中心周波数変動率は20%程度変動するが、振幅の変化率は低い。そこで、この温度特性と逆の温度特性を持つ基準電流回路を装備してGm-Cフィルタと連結する事で温度特性をキャンセルする。すなわち、温度検知して温度情報から基準電流を微調整して温度特性を実質的にキャンセルする。このように、システム全体で温度補償を行う。
【００４２】
（測定用回路について）
図８は、本実施の形態にかかる測定素子の配置を示す回路構成図である。図１に本実施の形態に係るコンダクタンスアンプの回路構成を示したが、この回路構成において、実Gm素子近傍に、Gm値測定用の同サイズのMOSFETを配置する。具体的には、電流源Ibiasに接続される差動増幅回路の一方の近傍にGm測定用の同サイズにMOSFETを配置する。それにより、ウエハテスト時にこのGm値を測定してその値を基に基準電流を調整してGm値バラツキをキャンセルする。
【００４３】
近傍配置する事でほぼ同一の特性で有る事が確率論だが担保される。つまり、近傍配置されたGm測定素子のコンダクタンスを測定する事で、本来のGm素子のコンダクタンスもほとんど同値であると仮定できる。これにより本来のGm素子の補償が可能になる。
【００４４】
半導体製造バラツキによってGmの値が±40%程ずれる事が、オープンループ（非帰還）型であるGm-Cフィルタではそのずれがそのまま周波数特性を変化させてしまう。つまり1Hzを狙っても0.6〜1.4Hz程度にずれ得る。これを補償するために、本来のGm素子の隣接してGm測定専用の素子を本来のGm素子と同一形状で配置する。
【００４５】
以上のGm測定専用の素子配置について、図９と図１０を参照して説明する。図９は、本実施の形態にかかる４Ｇｍ型フィルタに測定素子を配置した構成図である。図１０は、本実施の形態にかかる２Ｇｍ型フィルタに測定素子を配置した構成図である。
【００４６】
図９に示す２Ｇｍタイプ、図１０に示す４Ｇｍタイプのどちらのタイプでもコモンセントロイド配置することにより、で重心中心にＧｍ測定ＴＥＧを配置することができる。コモンセントロイド配置とは、中央に重心が来るように素子を配置する方法である。２Ｇｍの場合は図９のように、４Ｇｍの場合は図１０のように配置することにより、複数のＧｍアンプがほぼマッチングしていると見なして、単一のＧｍ測定ＴＥＧ（Ｇｍ−ＴＥＧ）で実現することができる。
【００４７】
Ｇｍ測定ＴＥＧのコモンセントロイド配置については、図１１及び図１２に他の変形例を列挙する。図１１が２Ｇｍタイプの場合のＧｍ測定ＴＥＧの配置例を示す。図１２が４Ｇｍタイプの場合のＧｍ測定ＴＥＧの配置例を示す。図９〜図１２に示したように、Ｇｍ１〜Ｇｍ４及びＧｍ−ＴＥＧは同一の形状となる。そしてＧｍ１〜Ｇｍ４及びＧｍ−ＴＥＧを配置した結果として、Ｇｍ測定ＴＥＧが重心の中心となる配置となる。
【００４８】
Ｇｍ測定素子のＧｍ値を測定する事は「確率論」だが、以上の通りとすることにより、本来のGm素子のＧｍ値を測定する事と等価と見なせる。Ｇｍ値が予測中心値より小さい場合には基準電流をアップ、大きい場合には電流をDownする事で相殺できる。加えて、Ｇｍ素子が持つ温度依存性をキャンセルする逆温度依存性の基準電流回路（コンダクタンスアンプは基準電流源のn倍or1/nとかで動作電流を作っている）と組み合わせる事で温度依存性もミニマイズ出来る。
【００４９】
（Ｇｍ補償について）
コンダクタンスアンプのトランスコンダクタンス（Ｇｍ値）は、アンプ差動入力トランジスタのgmより、差動出力では
【数２】
2018174515.tif 000004
差動入力トランジスタは強反転領域で動作しているとするとgmは
【数３】
2018174515.tif 000005
ここでμ＿０は電荷移動度、Ｃ＿ｏｘは単位面積当たりのゲート容量であり、これらはプロセス依存性がある。Ｗはゲート幅、Ｌはゲート長、Ｉ＿ｄはドレイン電流である。ここで
【数４】
2018174515.tif 000006
とおく。したがって
【数５】
2018174515.tif 000007
以下この式に基づいて解析を進める。                  
【００５０】
サンプル測定されたトランジスタのＧｍ値をgme、それにより求まるβをβe、またプロセスtypicalでのトランジスタのGm値（=gm）をgmt、βをβtとする。またドレイン電流にプロセス依存性はなく、外部より調整が可能であるとする。サンプル素子は本来の差動入力トランジスタのごく近傍に配置されており、ゆえにそのβは本来の素子のβと一致する。そこでβeの値で、gmがgmtと一致するドレイン電流を算出し、差動トランジスタのドレイン電流をその値に再設定することで、アンプのGm値のプロセスによるバラつきを補償し、一定に保つ。調整されたドレイン電流値をＩｄｍとした場合、
【数６】
2018174515.tif 000008
となるようにＩｄｍを調整すれば、そのサンプルのGm値はプロセスtypicalのサンプルのそれに合致させることができる。
【００５１】
またGm-Cバンドパスフィルタの中心周波数の温度による変位のキャンセル手法は、［００４８］にあるように、図７に示されたGm値の温度特性と逆の温度特性を持たせた基準ドレイン電流を流し、差動入力トランジスタをバイアスすることで、結果的に温度変化に対し一定なGm値を作り出すというものである。
【００５２】
図７に示されるように、Gm値の変化は温度に対し１次比例的である。したがってgmとIdの関係（５）式より、例えばgmが温度変化に伴い2倍変動した場合、Idが温度に対し2次比例的に、すなわち1/4倍変化すればキャンセルは完全であるが、gmの変位が比較的小さい範囲であれば、容易に設定可能である、温度に１次比例する電流でバイアスすることで実用上十分なキャンセル効果が得られる。
【００５３】
具体的には、（５）式においてgmをId0の近傍で展開すると
【数７】
2018174515.tif 000009
となるが、gmの変化幅が小さい、それはΔIdが小さいからであると考えれば、ΔIdの高次の項は無視でき、gmはドレイン電流の変化に一次比例と近似できる。温度が常温からT℃に変化し、それによりgmがgm’にまたβがβ’になったとする。ただしIdには温度依存はない。その後Id0を外部よりId0+ΔIdに変更してgmの値を常温時の値に合わせ込んだ場合、(7)式より、  
【数８】
2018174515.tif 000010
となる。ここでgmの値をGm測定素子より評価して、gm’=α・gm
の関係を得たとすると（αは1に近い数でなければならない）、
【数９】
2018174515.tif 000011
であるから、これより温度変化が常温からT℃への変化に対し、
【数１０】
2018174515.tif 000012
なる特性を持つ外部電流を基準ドレイン電流として差動トランジスタをバイアス
すれば、温度によるgmの変化が小信号と呼べる範囲において実用的なキャンセルが期待できる。
【００５４】
（効果）
以上のようにコンダクタンスアンプを利用したバンドパスフィルタを設計することにより、超低周波数の信号に対して、通過帯域中心周波数を可変可能とすることができる。特に、（１）Ｇｍ−Ｃフィルタ（MOSFET-Cフィルタでも）の欠点は、オープンループ（非帰還型）なので高い精度、低い歪率が得られにくい点、（２）期待した周波数が半導体製造プロセスのバラツキにより最少で半分、最大で２倍ぐらいまで変動し得る点、すなわち、中心周波数２Hzと設計した結果が、最低１Hz、最大４Hzとかまでずれる事が有り得る、点を改善して実現することができる。さらに、（３）システム全体として温度による中心周波数帯域のずれも補償する機構を搭載する。
【００５５】
また、（４）Ｇｍ−Ｃフィルタ形式の本質的な問題ではないが、超低周波数のフィルタの半導体製造テストでは多大なテスト時間が掛かり、これが現実的に半導体製造工ストを押し上げていたところ、短時間（1/100以下）でテストしてコストを下げることができる。
【００５６】
そして以上の回路構成の結果、さらに詳細には次の結果を得ることができる。
1.通過帯域中心周波数を1〜10Hzプログラム可能な2次BPF
2. フィルタのインパルス応答がリンギングを起こさないQ=０．７〜１の範囲
3. オープンループのGm-CフィルタでSNR > 56dB, THD < -56dB の良好な特性
4. C値（容量値）は小型LSIに十分搭載可能な300pF以下で実現
5. 消費電流  20uA以下 （2次BPF）
6. イコライザ回路無しで安定動作
7. 最低1Hzという超低周波数で製造テストを行うとテスト時間が半導体製造コストをはるかに上回るのに対して、これを低コストでテストする為に通過帯域中心周波数を“本来の定格周波数の100倍の”１KHzへ変更可能とする。
【００５７】
特に、オープンループ型（非帰還）のＧｍ−ＣフィルタでSNRが62dB,57dBという値を実現することができ、特に超低周波数では非常に高性能を実現することができたといえる。
【００５８】
以上，本発明について実施例を用いて説明したが，本発明の技術的範囲は上記実施例に記載の範囲には限定されない。上記実施例に，多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが，特許請求の範囲の記載から明らかである。
【符号の説明】
【００５９】
プラス電源：ＶＤＤ、マイナス電源：ＶＳＳ、回路：Ｍ１〜Ｍ６、電流源：ＩＢｉａｓ、入力：ＩＮＮ、ＩＮＰ、第１のコンダクタンスアンプ１００、第２のコンダクタンスアンプ２００、第３のコンダクタンスアンプ３００、第４のコンダクタンスアンプ４００、第１のコンダクタンスアンプ７００、第２のコンダクタンスアンプ８００
【図１】
2018174515.tif 000013
【図２】
2018174515.tif 000014
【図３】
2018174515.tif 000015
【図４】
2018174515.tif 000016
【図５】
2018174515.tif 000017
【図６】
2018174515.tif 000018
【図７】
2018174515.tif 000019
【図８】
2018174515.tif 000020
【図９】
2018174515.tif 000021
【図１０】
2018174515.tif 000022
【図１１】
2018174515.tif 000023
【図１２】
2018174515.tif 000024