(57)【要約】【課題】時間軸方向で圧縮・伸長することで精度よくドップラー効果を模擬的に実現する具体的な方法と、そのために用いる模擬目標発生装置とを提供する。【解決手段】シミュレーションシナリオに沿って変化する、レーダー装置および目標の間の相対速度パラメータを用いて、入力信号データをメモリ装置に書き込む第１サンプリング周期のサンプリング圧縮・伸長を行い、メモリ装置から入力信号データを読み出す第２サンプリング周期とする。【選択図】図３Ａ
2018084545.tif 000002
【特許請求の範囲】
【請求項１】
模擬目標発生装置であって、
メモリ装置と、
外部から受信する入力無線信号を第１サンプリング周期ごとにサンプリングして入力信号データを生成する受信装置と、
前記第１サンプリング周期に応じたタイミングで、前記メモリ装置の書き込みアドレスに前記入力信号データを書き込む書き込み装置と、
前記メモリ装置の、前記書き込みアドレスより前の読み出しアドレスに格納されている入力信号データを、前記第１サンプリング周期を外部から入力される、または、本装置の制御装置で計算した相対速度パラメータでサンプリング圧縮・伸長した第２サンプリング周期ごとに読み出す読み出し装置と、
読み出した前記入力信号データを出力無線信号として送信する送信装置と
を具備する
模擬目標発生装置。
【請求項２】
請求項１に記載の模擬目標発生装置において、
前記制御装置
をさらに具備し、
前記制御装置は、
前記第１サンプリング周期が経過する度に前記書き込みアドレスをインクリメントし、前記書き込みアドレスが前記メモリ装置の最大アドレスよりも大きい場合に、前記書き込みアドレスから前記最大アドレスを減ずる書き込みアドレス算出部と、
前記第２サンプリング周期が経過する度に前記読み出しアドレスをインクリメントし、前記読み出しアドレスが前記メモリ装置の前記最大アドレスよりも大きい場合に、前記読み出しアドレスから前記最大アドレスを減ずる読み込みアドレス算出部と
を具備する
模擬目標発生装置。
【請求項３】
請求項２に記載の模擬目標発生装置において、
前記メモリ装置は、
前記入力信号データを書き込むメインメモリ装置と、
前記メインメモリ装置に書き込まれた前記入力信号データの一部をコピーして、コピーされた前記一部の入力信号データを読み出す第１サブメモリ装置と、
前記メインメモリ装置に書き込まれた前記入力信号データの別の一部をコピーして、コピーされた前記別の一部の入力信号データを読み出す第２サブメモリ装置と
をさらに具備し、
前記制御装置は、
前記入力信号データを読み出す対象を、前記第１サブメモリ装置および前記第２サブメモリ装置の間で切り替えるサブメモリ切り替え部
をさらに具備する
模擬目標発生装置。
【請求項４】
請求項２に記載の模擬目標発生装置において、
前記メモリ装置は、
前記入力信号データを書き込む第１サブメモリ装置と、
別の前記入力信号データを書き込む第２サブメモリ装置と、
前記第１サブメモリ装置および前記第２サブメモリ装置に書き込まれた前記入力信号データをコピーし、コピーされた前記入力信号データを読み出すメインメモリ装置と
を具備し、
前記制御装置は、
前記入力信号データを書き込む対象を、前記第１サブメモリ装置および前記第２サブメモリ装置の間で切り替えるサブメモリ切り替え部
をさらに具備する
模擬目標発生装置。
【請求項５】
模擬目標発生方法であって、
受信装置が、外部から入力無線信号を受信することと、
前記受信装置が、前記入力無線信号を第１サンプリング周期ごとにサンプリングして入力信号データを生成することと、
書き込み装置が、前記第１サンプリング周期に応じたタイミングで、メモリ装置の書き込みアドレスに前記入力信号データを書き込むことと、
読み出し装置が、前記書き込みアドレスより前の読み出しアドレスに格納されている入力信号データを、前記第１サンプリング周期を外部から入力される、または、制御装置で計算した相対速度パラメータでサンプリング圧縮・伸長した第２サンプリング周期ごとに読み出すことと、
送信装置が、読み出した前記入力信号データを出力無線信号として送信することと
を具備する
模擬目標発生方法。
【請求項６】
請求項５に記載の模擬目標発生方法において、
前記書き込むことは、
前記制御装置の書き込みアドレス算出部が、前記第１サンプリング周期が経過する度に前記書き込みアドレスをインクリメントすることと、
前記書き込みアドレス算出部が、前記書き込みアドレスが前記メモリ装置の最大アドレスよりも大きい場合に、前記書き込みアドレスから前記最大アドレスを減ずることと
を具備し、
前記読み出すことは、
前記制御装置の読み出しアドレス算出部が、前記第２サンプリング周期が経過する度に前記読み出しアドレスをインクリメントすることと、
前記読み出しアドレス算出部が、前記読み出しアドレスが前記メモリ装置の前記最大アドレスよりも大きい場合に、前記読み出しアドレスから前記最大アドレスを減ずることと
を具備する
模擬目標発生方法。
【請求項７】
請求項６に記載の模擬目標発生方法において、
前記書き込むことは、
前記メモリ装置のメインメモリ装置に前記入力信号データを書き込むことと、
前記メインメモリ装置に書き込まれた入力信号データの一部を、第１サブメモリ装置にコピーすることと、
前記メインメモリ装置に書き込まれた入力信号データの別の一部を、第２サブメモリ装置にコピーすることと
をさらに具備し、
前記読み出すことは、
前記第１サブメモリ装置にコピーされた前記一部の入力信号データを読み出すことと、
前記第２サブメモリ装置にコピーされた前記別の一部の入力信号データを読み出すことと
を具備し、
前記読み出しアドレスをインクリメントすることは、
前記入力信号データを読み出す対象を、前記第１サブメモリ装置および前記第２サブメモリ装置の間で切り替えること
を具備する
模擬目標発生方法。
【請求項８】
請求項６に記載の模擬目標発生方法において、
前記書き込むことは、
前記メモリ装置の第１サブメモリ装置に前記入力信号データを書き込むことと、
前記メモリ装置の第２サブメモリ装置に別の前記入力信号データを書き込むことと、
前記第１サブメモリ装置および前記第２サブメモリ装置に書き込まれた前記入力信号データを、前記メモリ装置のメインメモリ装置にコピーすることと
をさらに具備し、
前記読み出すことは、
前記メインメモリ装置にコピーされた前記入力信号データを読み出すこと
を具備し、
前記読み出しアドレスをインクリメントすることは、
前記入力信号データを読み出す対象を、前記第１サブメモリ装置および前記第２サブメモリ装置の間で切り替えること
を具備する
模擬目標発生方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は模擬目標発生装置および模擬目標発生方法に関し、例えば、飛しょう体に搭載されたレーダー用の模擬目標発生方法およびこれに用いる模擬目標発生装置に好適に利用できるものである。
【背景技術】
【０００２】
レーダーを搭載する飛しょう体が知られている。レーダーには、ドップラー効果を利用して、目標との間の距離および相対速度を測定することが出来るものがある。このようなレーダーを搭載する飛しょう体の全体的な動作をシミュレーションするためには、レーダー単体として動作させるために、模擬目標を用いることが望ましい。
【０００３】
上記に関連して、特許文献１（特許第２６６７６３７号）には、レーダ・ターゲット波模擬装置に係る発明が開示されている。このレーダ・ターゲット波模擬装置は、受信アンテナ部と、直交復調部と、信号処理部と、送信アンテナ部とを具備する。ここで、受信アンテナ部は、供試レーダから送信されるレーダ波を受信する。直交復調部は、この受信アンテナ部で得られたレーダ波受信信号から直交ビデオ信号を復調する。信号処理部は、この直交復調部で復調された直交ビデオ信号について、供試レーダと擬似ターゲットとの相対距離に相当する時間分遅延する遅延処理機能、直交ビデオ信号を供試レーダと擬似ターゲットとの相対速度に相当するドップラ周波数で変調するドップラ変調機能、直交ビデオ信号を供試レーダと擬似ターゲットとの相対距離に相当する電力強度まで減する電力制御機能とを備え、各機能を任意の順序でかつ選択的に実行することでレーダ・ターゲット信号を模擬生成する。送信アンテナ部は、この信号処理部で生成されたレーダ・ターゲット信号をレーダ・ターゲット波として供試レーダに送出する。
【０００４】
また、特許文献２（特許第３２４２５８７号）には、レーダ模擬信号発生器に係る発明が開示されている。このレーダ模擬信号発生器は、受信手段と、第１波形メモリ手段と、第１信号処理手段と、第１送信手段とを含む。ここで、受信手段は、レーダパルス信号を受信する。第１波形メモリ手段は、受信手段で受信したレーダパルス信号を記録する。第１信号処理手段は、第１波形メモリ手段に記録されているレーダパルス信号の信号処理を行う。第１送信手段は、波形メモリ手段に記録されている信号処理後のレーダパルス信号を送信する。第１信号処理手段は、第１波形メモリ手段に記録されているレーダパルス信号を時間軸方向で圧縮し、第１波形メモリ手段に記録されているレーダパルス信号の周波数を上昇させる圧縮手段を含む。
【０００５】
特許文献２は、レーダパルス信号を時間軸方向で圧縮・伸長するように、間引き・繰り返しを行うことで、ドップラー効果を模擬的に実現できると主張しているが、この手法をＤＲＦＭ（Ｄｉｇｉｔａｌ  Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｍｅｍｏｒｙ：デジタル無線周波数メモリ）を用いて実現しようとする場合には、間引き・繰り返しによって波形が歪むため、ドップラー効果を模擬することが、非常に難しい。
【０００６】
また、特許文献３（特許第４４１３７５７号）には、レーダからのレーダ波を受けて、遅延を与えて返送するレーダエコー生成装置に係る発明が開示されている。このレーダエコー生成装置は、分岐手段と、第１の発振器と、第２の発振器と、第１のメモリ手段と、第２のメモリ手段と、再生手段とを備える。ここで、分岐手段は、受信したレーダ波のＲＦ入力を第１の信号と第２の信号に分岐する。第１の発振器は、レーダ波の帯域より低い周波数を有する発振波を発生する。第２の発振器は、レーダ波の帯域より高い周波数を有する発振波を発生する。第１のメモリ手段は、第１の信号を第１の発振器の発振波でダウンコンバージョンした信号を記憶し、遅延を与えて、出力する。第２のメモリ手段は、第２の信号を第２の発振器の発振波でダウンコンバージョンした信号を記憶し、第１のメモリ手段が与える遅延量と同じ量の遅延を与えて、出力する。再生手段は、第１と第２のメモリ手段の出力を、それぞれのダウンコンバージョンに用いた発振波を用いてアップコンバージョンし、同相で合成して出力する。
【０００７】
特許文献３では、特許文献２の問題を解決するために、ＦＦＴ（Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ：高速フーリエ変換）回路および逆ＦＦＴ回路を用いてサンプリングレートを周波数領域で行う対策を開示している。確かに、時間領域から周波数領域への変換を行うことによって、時間軸方向の圧縮・伸長を行わなくても、模擬的なドップラー効果を実現することは出来る。しかしながら、ＦＦＴ処理および逆ＦＦＴ処理を行う以上、一定時間長毎にブロック毎のデータ処理を行う必要があるので、必然的に時間遅れの問題が発生する。
【０００８】
また、これらの問題を回避するために、レーダー信号の周波数を、ドップラーシフト周波数の分だけミキサで増減する方法がある。しかしながら、この場合はレーダー信号の周波数情報を外部から供給してもらう必要がある。すなわち、ドップラーシフト周波数を計算する必要があるので、レーダー信号の周波数の予備情報が無くてはドップラー効果を施すことが出来なくなる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特許第２６６７６３７号
【特許文献２】特許第３２４２５８７号
【特許文献３】特許第４４１３７５７号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
時間軸方向で圧縮・伸長することで精度よくドップラー効果を模擬的に実現する具体的な方法と、そのために用いる模擬目標発生装置とを提供する。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１２】
一実施形態による模擬目標発生装置（１Ａ、１Ｂ）は、メモリ装置（１２）と、受信装置（１１）と、書き込み装置（１１５）と、読み出し装置（１３２）と、送信装置（１３）とを具備する。ここで、受信装置（１１）は、外部（１００、２００）から受信する入力無線信号を、第１サンプリング周期ごとにサンプリングして入力信号データを生成する。書き込み装置（１１５）は、第１サンプリング周期に応じたタイミングで、メモリ装置（１２）の書き込みアドレス（Ｐ１）に入力信号データを書き込む。読み出し装置（１３２）は、メモリ装置（１２）の、書き込みアドレス（Ｐ１）より前の読み出しアドレス（Ｐ２）に格納されている入力信号データを、第１サンプリング周期を外部から入力される、または、本装置の制御装置（１０Ａ、１０Ｂ）で計算した相対速度パラメータでサンプリング圧縮・伸長した第２サンプリング周期ごとに読み出す。送信装置（１３）は、読み出した前記入力信号データを出力無線信号（Ｗ２）として送信する。
【００１３】
一実施形態による模擬目標発生方法は、受信装置（１１）が、外部（１００、２００）から入力無線信号を受信することと、受信装置（１１）が、入力無線信号を第１サンプリング周期（ΔＴ１）ごとにサンプリングして入力信号データを生成することと、書き込み装置（１１５）が、第１サンプリング周期に応じたタイミングで、メモリ装置（１２）の書き込みアドレス（Ｐ１）に入力信号データを書き込むこと（Ｓ１０３、Ｓ２０３）と、読み出し装置（１３２）が、書き込みアドレス（Ｐ１）より前の読み出しアドレス（Ｐ２）に格納されている入力信号データを、第１サンプリング周期を外部から入力される、または、制御装置（１０Ａ、１０Ｂ）で計算した相対速度パラメータでサンプリング圧縮・伸長した第２サンプリング周期ごとに読み出すこと（Ｓ１０６、Ｓ２０６）と、送信装置（１３）が、読み出した入力信号データを出力無線信号（Ｗ２）として送信することとを具備する。
【発明の効果】
【００１４】
前記一実施の形態によれば、シミュレーションシナリオに沿って変化する、ドップラーレーダー装置および目標の間の相対速度パラメータを、入力信号データをメモリ装置に書き込む第１サンプリング周期と、メモリ装置から入力信号データを読み出す第２サンプリング周期との差分とすることで、サンプリング圧縮・伸長を実現することが出来る。
【図面の簡単な説明】
【００１５】
【図１】図１は、レーダーの原理について説明するための図である。
【図２Ａ】図２Ａは、第１実施形態による模擬目標発生装置を用いてレーダーの評価を行う一構成例を示すブロック回路図である。
【図２Ｂ】図２Ｂは、第１実施形態による模擬目標発生装置を用いてレーダーの評価を行う別の一構成例を示すブロック回路図である。
【図３Ａ】図３Ａは、第１実施形態による模擬目標発生装置の一構成例を示すブロック回路図である。
【図３Ｂ】図３Ｂは、第１実施形態によるメモリ装置の一構成例を示す図である。
【図３Ｃ】図３Ｃは、第１実施形態による制御装置の一構成例を示す図である。
【図３Ｄ】図３Ｄは、第１実施形態によるコンピュータの一構成例を示すブロック回路図である。
【図４】図４は、第１実施形態によるレーダーの評価方法の一例を示すフローチャートである。
【図５Ａ】図５Ａは、第２実施形態による模擬目標発生装置の一構成例を示すブロック回路図である。
【図５Ｂ】図５Ｂは、第２実施形態によるメモリ装置の一構成例を示す図である。
【図５Ｃ】図５Ｃは、第２実施形態による制御装置の一構成例を示す図である。
【図６】図６は、第２実施形態によるレーダーの評価方法の一例を示すフローチャートである。
【発明を実施するための形態】
【００１６】
添付図面を参照して、本発明による模擬目標発生装置と、この模擬目標発生装置を用いる模擬目標発生方法とを実施し、この模擬目標発生装置および模擬目標発生方法を用いてレーダーを評価する方法を実施するための形態を以下に説明する。
【００１７】
まず、レーダーの原理について説明する。図１は、レーダーの原理について説明するための図である。
【００１８】
図１の図には、レーダー装置１００と、目標１５０とが示されている。レーダー装置１００の構成について説明する。レーダー装置１００は、制御装置１１０と、送信装置１２０と、アンテナ１３０と、受信装置１４０とを備えている。制御装置１１０は、送信装置１２０および受信装置１４０に、電気的に接続されている。アンテナ１３０は、送信装置１２０および受信装置１４０に、電気的に接続されている。
【００１９】
なお、図１の例では、レーダー装置１００はアンテナ１３０を１つだけ備えているが、もう１つ別のアンテナをさらに備えていても良い。言い換えれば、図１の例では、送信装置１２０および受信装置１４０が同一のアンテナ１３０に接続されているが、例えばアンテナ１３０は送信装置１２０だけに接続されて、別のアンテナが受信装置１４０に接続されていても良い。ここでは、レーダー装置１００がアンテナ１３０を１つだけ備えている場合を想定して説明を続ける。
【００２０】
レーダー装置１００の動作について説明する。制御装置１１０は、送信装置１２０および受信装置１４０の動作を制御する。送信装置１２０は、制御装置１１０に制御されて送信信号を生成し、アンテナ１３０を介してレーダー波Ｗ１を外部に向けて送信する。レーダー波Ｗ１は、目標１５０の表面に到達して反射する。反射したレーダー波Ｗ１を反射波Ｗ２と呼ぶ。ここで、目標１５０が、レーダー装置１００までの距離Ｄが変化するように移動していると、ドップラー効果が生じる。すなわち、反射波Ｗ２の周波数は、レーダー波Ｗ１の周波数とは異なる。反射波Ｗ２がアンテナ１３０に到達すると、受信装置１４０は反射波Ｗ２に対応する受信信号を生成して制御装置１１０に向けて送信する。制御装置１１０は、受信信号に基づいて、アンテナ１３０から目標１５０までの距離Ｄと、アンテナ１３０および目標１５０の間の相対速度Ｖとを算出することが出来る。
【００２１】
（第１実施形態）
図２Ａは、第１実施形態による模擬目標発生装置１Ａを用いてレーダーの評価を行う一構成例を示すブロック回路図である。図２Ａには、レーダー装置１００と、本実施形態による模擬目標発生装置１Ａとが示されている。言い換えれば、図２Ａは、図１の目標１５０を、本実施形態による模擬目標発生装置１Ａに置き換えた図である。
【００２２】
図２Ａに示した本実施形態による模擬目標発生装置１Ａの構成要素について説明する。模擬目標発生装置１Ａは、受信アンテナ１１１と、受信装置１１と、メモリ装置１２と、制御装置１０Ａと、送信装置１３と、送信アンテナ１３１とを備えている。
【００２３】
図２Ａに示した本実施形態による模擬目標発生装置１Ａの構成要素の接続関係について説明する。制御装置１０Ａは、受信装置１１、メモリ装置１２および送信装置１３のそれぞれに、電気的に接続されている。受信アンテナ１１１は、受信装置１１に、電気的に接続されている。送信アンテナ１３１は、送信装置１３に、電気的に接続されている。メモリ装置１２は、受信装置１１の後段に、電気的に接続されている。メモリ装置１２は、送信装置１３の前段に、電気的に接続されている。
【００２４】
図２Ａに示した本実施形態による模擬目標発生装置１Ａの動作について説明する。まず、レーダー装置１００から送信されるレーダー波Ｗ１を、受信アンテナ１１１を介して受信装置１１が受信する。受信装置１１は、受信したレーダー波Ｗ１を表す入力信号データを生成する。メモリ装置１２は、生成された入力信号データを格納する。送信装置１３は、メモリ装置１２から入力信号データを読み出して模擬反射波Ｗ３を生成し、送信アンテナ１３１を介してレーダー装置１００に向けて送信する。制御装置１０Ａが受信装置１１、メモリ装置１２および送信装置１３の上記各動作を適宜に制御することで、模擬目標発生装置１Ａは、図１の目標１５０の表面で反射した反射波Ｗ２と同等の特性を有する模擬反射波Ｗ３を、レーダー装置１００に向けて送信する。すなわち、受信装置１１がレーダー波Ｗ１を受信してから送信装置１３が模擬反射波Ｗ３を送信するまでの遅延時間を適宜に調整することで、レーダー装置１００は、模擬目標発生装置１Ａまでの模擬的な距離を、図１の目標１５０までの距離Ｄと同じ値として算出出来る。また、模擬反射波Ｗ３の周波数を適宜に調整することで、レーダー装置１００は、模擬目標発生装置１Ａとの間の模擬的な相対速度を、図１の目標１５０との間の相対速度Ｖと同じ値として算出出来る。
【００２５】
図２Ｂは、第１実施形態による模擬目標発生装置１Ａを用いてレーダーの評価を行う別の一構成例を示すブロック回路図である。図２Ａに示したシミュレーションは、図２Ｂに示すように、レーダー装置１００の送信装置１２０の代わりに、別のアンテナ２３０を備える外部の送信機２２０を用いて行うことも可能である。この場合は、アンテナ２３０を介して送信機２２０からレーダー波Ｗ１を送信し、アンテナ１３０を介して受信装置１４０で模擬反射波Ｗ３を受信することになるが、本実施形態による模擬目標発生装置１Ａは図２Ａの場合と同様に利用可能である。ここでは、図２Ａの構成でシミュレーションを行う場合を想定して説明を続ける。
【００２６】
図３Ａは、第１実施形態による模擬目標発生装置１Ａの一構成例を示すブロック回路図である。図３Ａの模擬目標発生装置１Ａの構成要素について説明する。模擬目標発生装置１Ａは、制御装置１０Ａと、受信装置１１と、受信アンテナ１１１と、メモリ装置１２と、送信装置１３と、送信アンテナ１３１とを備える。受信装置１１は、受信回路１１２と、サンプリング周波数発振器１１３と、アナログ／デジタル（Ａ／Ｄ）コンバータ１１４と、書き込み装置１１５とを備える。送信装置１３は、読み出し装置１３２と、ドップラーシフト周波数発振器１３３と、サンプリング周波数発振器１３４と、ミキサ１３５と、デジタル／アナログ（Ｄ／Ａ）コンバータ１３６と、送信回路１３７とを備えている。
【００２７】
図３Ａの模擬目標発生装置１Ａの構成要素の接続関係について説明する。受信アンテナ１１１は、受信回路１１２に接続されている。受信回路１１２は、受信アンテナ１１１と、Ａ／Ｄコンバータ１１４とに接続されている。サンプリング周波数発振器１１３は、Ａ／Ｄコンバータ１１４に接続されている。Ａ／Ｄコンバータ１１４は、受信回路１１２と、サンプリング周波数発振器１１３と、書き込み装置１１５とに接続されている。書き込み装置１１５は、制御装置１０Ａと、Ａ／Ｄコンバータ１１４と、メモリ装置１２とに接続されている。メモリ装置１２は、制御装置１０Ａと、書き込み装置１１５と、読み出し装置１３２とに接続されている。制御装置１０Ａは、書き込み装置１１５と、メモリ装置１２と、読み出し装置１３２と、ドップラーシフト周波数発振器１３３とに接続されている。読み出し装置１３２は、制御装置１０Ａと、メモリ装置１２と、Ｄ／Ａコンバータ１３６とに接続されている。ドップラーシフト周波数発振器１３３は、制御装置１０Ａと、ミキサ１３５とに接続されている。サンプリング周波数発振器１３４は、ミキサ１３５に接続されている。ミキサ１３５は、ドップラーシフト周波数発振器１３３と、サンプリング周波数発振器１３４と、Ｄ／Ａコンバータ１３６とに接続されている。Ｄ／Ａコンバータ１３６は、読み出し装置１３２と、ミキサ１３５と、送信回路１３７とに接続されている。送信回路１３７は、Ｄ／Ａコンバータ１３６と、送信アンテナ１３１とに接続されている。送信アンテナ１３１は、送信回路１３７に接続されている。
【００２８】
図３Ｂは、第１実施形態によるメモリ装置１２の一構成例を示す図である。メモリ装置１２は、第１アドレスから第Ｍアドレスまでの、合計Ｍ単位の記憶領域に分割して管理されている。
【００２９】
図３Ｃは、第１実施形態による制御装置の一構成例を示す図である。制御装置１０Ａは、書き込みアドレス算出部１０１と、読み出しアドレス算出部１０２とを備える。
【００３０】
本実施形態による模擬目標発生装置１Ａは、その一部または全てが、コンピュータとして構成されても良い。図３Ｄは、第１実施形態によるコンピュータ３００の一構成例を示すブロック回路図である。図３Ｄのコンピュータ３００は、バス３０１と、インターフェース３０２と、演算装置３０３と、記憶装置３０４と、外部記憶装置３０５とを備える。インターフェース３０２、演算装置３０３、記憶装置３０４および外部記憶装置３０５は、バス３０１を介して相互に通信可能に接続されている。記憶装置３０４は、各種のプログラムやデータなどを格納する。演算装置３０３は、記憶装置３０４に格納されている各種のプログラムを実行し、記憶装置３０４からデータを読み出し、または記憶装置３０４にデータを書き込む。インターフェース３０２は、演算装置３０３による演算の結果を外部に出力し、また、外部からデータを入力する。外部記憶装置３０５は、外部の記憶媒体３０６からプログラムやデータを読み出し、またはプログラムやデータを書き込む。
【００３１】
図３Ａ〜図３Ｄの模擬目標発生装置１Ａの構成要素の動作について説明する。制御装置１０Ａは、レーダーの評価に用いるシミュレーションシナリオに沿って、受信装置１１、メモリ装置１２および送信装置１３の動作を制御する。このシミュレーションシナリオは、模擬目標発生装置１Ａが演じる目標１５０と、レーダー装置１００との間の距離Ｄを模擬的に表す距離パラメータの、時間経過に伴う変化を規定する。シミュレーションシナリオは、同様に、目標１５０と、レーダー装置１００との間の相対速度Ｖを模擬的に表す相対速度パラメータの、時間経過に伴う変化も規定する。シミュレーションシナリオは、シミュレーションを開始する前に予めプログラムされていても良いし、シミュレーションの実行中に変更や追加が行われても良い。
【００３２】
受信回路１１２は、受信アンテナ１１１を介して、レーダー波Ｗ１などの入力無線信号を受信し、入力無線信号に対応するアナログ信号としての入力信号を生成する。サンプリング周波数発振器１１３は、所定の第１サンプリング周波数を有する第１サンプリング信号を生成する。Ａ／Ｄコンバータ１１４は、受信回路１１２から入力するアナログ信号としての入力信号を、サンプリング周波数発振器１１３から入力する第１サンプリング信号の第１サンプリング周波数でＡ／Ｄ変換し、デジタル信号としての入力信号を生成する。言い換えれば、Ａ／Ｄコンバータ１１４は、アナログ信号としての入力信号を、第１サンプリング周波数の逆数である第１サンプリング周期が経過する度にＡ／Ｄ変換し、デジタル信号としての入力信号を生成する。書き込み装置１１５は、制御装置１０Ａに制御されて、デジタル信号としての入力信号を表す入力信号データを生成し、メモリ装置１２の、所定の書き込みアドレスに、書き込む。この書き込み動作は、第１サンプリング周期に応じたタイミングで行われる。なお、この書き込み動作は、第１サンプリング周期毎に行われても良いし、２回またはそれ以上の第１サンプリング周期の書き込みがまとめて行われても良い。ここで、書き込みアドレスは、書き込みアドレス算出部１０１によって算出され、例えば、第１サンプリング周期が経過する度に自動的にインクリメントされる。
【００３３】
制御装置１０Ａは、シミュレーションシナリオに沿って、レーダー波Ｗ１および反射波Ｗ２の間のドップラーシフト周波数を算出する。ここで算出されるドップラーシフト周波数は、目標１５０がレーダー装置１００から距離Ｄの位置にあり、かつ、レーダー装置１００に対して相対速度Ｖで移動する場合に発生するものである。言い換えれば、このドップラーシフト周波数は、第１サンプリング周波数と、シミュレーションシナリオに沿って変化する距離パラメータおよび相対速度パラメータとから、一義的に算出可能である。制御装置１０Ａは、算出したドップラーシフト周波数を表す制御信号を生成してドップラーシフト周波数発振器１３３に向けて送信する。
【００３４】
ドップラーシフト周波数発振器１３３は、制御信号を受信する。ドップラーシフト周波数発振器１３３は、受信した制御信号が表すドップラーシフト周波数を有するドップラーシフト周波数信号を生成してミキサに向けて送信する。サンプリング周波数発振器１３４は、サンプリング周波数発振器１３４と同じ第１サンプリング周波数を有する第１サンプリング信号を生成してミキサ１３５に向けて送信する。ミキサ１３５は、第１サンプリング信号およびドップラーシフト信号を乗算して、第２サンプリング周波数を有する第２サンプリング信号を生成する。このようにして得られる第２サンプリング周波数の逆数を、第２サンプリング周期と呼ぶ。第２サンプリング周期は、以下の数式から算出される。
ΔＴ２＝（ΔＴ１−２×Ｖ（Ｃ／Ｆ１））
ここで、ΔＴ２は第２サンプリング周期であり、ΔＴ１は第１サンプリング周期であり、Ｖは相対速度であり、Ｃは光速であり、Ｆ１は第１サンプリング周波数である。
【００３５】
Ｄ／Ａコンバータ１３６は、第２サンプリング信号を受信し、第２サンプリング周期が経過する度に、メモリ装置１２に格納されている入力信号データを、読み出し装置１３２を介して、デジタル信号として読み出し、アナログ信号に変換する。言い換えれば、読み出し装置１３２は、Ｄ／Ａコンバータ１３６からの要求にしたがってメモリ装置１２から入力信号データを読み出し、読み出した入力信号データが表すデジタル信号を生成してＤ／Ａコンバータ１３６に送信する。その後、Ｄ／Ａコンバータ１３６は受信したデジタル信号をアナログ信号としての出力信号に変換して送信回路１３７に向けて送信する。
【００３６】
なお、ここで読み出される入力信号データが格納されている、メモリ装置１２のアドレスは、制御装置１０Ａが算出する。このアドレスを、読み出しアドレスと呼ぶ。読み出しアドレスは、読み出しアドレス算出部１０２によって算出され、例えば、読み出し装置１３２がメモリ装置１２から入力信号データを読み出すたびに、すなわち、第２サンプリング周期が経過する度に、読み出しアドレス算出部１０２は読み出しアドレスをインクリメントする。
【００３７】
送信回路１３７は、出力信号を表す無線出力信号を生成し、送信アンテナ１３１を介してレーダー装置１００に向けて送信する。
【００３８】
本実施形態による模擬目標発生装置１Ａの全体的な動作、すなわち、本実施形態によるレーダーの評価方法について説明する。図４は、第１実施形態によるレーダーの評価方法の一例を示すフローチャートである。図４のフローチャートは、第０ステップＳ１００〜第７ステップＳ１０７の合計８のステップを含んでいる。図４のフローチャートは、第０ステップＳ１００から開始する。第０ステップＳ１００の次には、第１ステップＳ１０１が実行される。
【００３９】
第１ステップＳ１０１において、模擬目標発生装置１Ａが初期化される。具体的には、制御装置１０Ａにプログラムされたシミュレーションシナリオが開始し、その初期条件が模擬目標発生装置１Ａの各構成要素に反映される。
【００４０】
まず、制御装置１０Ａは、メモリ装置１２のメモリ総量を決定する。ここで、図３Ｂに示したように、メモリ装置１２が合計Ｍ個の領域に分割された単位メモリ容量は、一度のサンプリングで格納される入力信号データのデータサイズに等しく、またはこのデータサイズよりも大きい。メモリ装置１２のメモリ容量は、単位メモリ容量のＭ倍に等しく、またはＭ倍よりも大きい。Ｍの値は、シミュレーションシナリオの中で取られ得る遅延時間の最大値を、第１サンプリング周期で除した商に等しく、またはこの商より大きい。この遅延時間は、レーダー装置１００がレーダー波Ｗ１を送信してから模擬反射波Ｗ３を受信するまでの時間であり、また、模擬目標発生装置１Ａが入力無線信号を受信してから出力無線信号を送信するまでの時間でもある。メモリ総量が決定されたメモリ装置１２は、その領域に格納されているデータを初期化、すなわち消去することが好ましい。
【００４１】
次に、制御装置１０Ａは、図３Ｂに示すように、書き込みアドレスＰ１の初期値と、読み出しアドレスＰ２の初期値とを、メモリ装置１２に設定する。図３Ｂの例では、読み出しアドレスＰ２は、書き込みアドレスＰ１より前のアドレスに設定される。ここで、読み出しアドレスＰ２から書き込みアドレスＰ１までの間隔を、アドレス距離と呼ぶ。アドレス距離は、遅延時間に比例する。したがって、アドレス距離の初期値は、遅延時間の初期条件にしたがって、以下の数式で算出される。
ΔＰ＝Ｔｏｕｔ１／ΔＴ１
ここで、ΔＰはアドレス距離であり、Ｔｏｕｔ１は遅延時間の初期値であり、ΔＴ１は第１サンプリング周期である。
【００４２】
第１ステップＳ１０１の次には、第２ステップＳ１０２が実行される。
【００４３】
第２ステップＳ１０２において、制御装置１０Ａは、第１サンプリング周期が経過したかどうかを判定する。第１サンプリング周期が経過した場合（ＹＥＳ）は、次に第３ステップＳ１０３が実行される。第１サンプリング周期が経過していない場合（ＮＯ）は、次に第５ステップＳ１０５が実行される。
【００４４】
第３ステップＳ１０３において、書き込み装置１１５は、制御装置１０Ａに制御されて、入力信号データをメモリ装置１２に書き込む。第３ステップＳ１０３の次には、第４ステップＳ１０４が実行される。
【００４５】
第４ステップＳ１０４において、書き込みアドレス算出部１０１が、書き込みアドレスをインクリメントする。ここで、インクリメントされた書き込みアドレスが、メモリ装置１２の最大アドレスＭを越えた場合には、書き込みアドレスから最大アドレスＭが減じられる。言い換えれば、メモリ装置１２の記憶領域は循環的に利用される。第４ステップＳ１０４の次には、第２ステップＳ１０２が実行される。
【００４６】
第５ステップＳ１０５において、制御装置１０Ａは、第２サンプリング周期が経過したかどうかを判定する。第２サンプリング周期が経過した場合（ＹＥＳ）は、次に第６ステップＳ１０６が実行される。第２サンプリング周期が経過していない場合（ＮＯ）には、次に第２ステップＳ１０２が実行される。
【００４７】
第６ステップＳ１０６において、読み出し装置１３２は、制御装置１０Ａに制御されて、入力信号データをメモリ装置１２から読み出す。第６ステップＳ１０６の次には、第７ステップＳ１０７が実行される。
【００４８】
第７ステップＳ１０７において、読み出しアドレス算出部１０２が、読み出しアドレスをインクリメントする。ここで、インクリメントされた書き込みアドレスが、最大アドレスＭを越えた場合には、読み出しアドレスから最大アドレスＭが減じられる。第７ステップＳ１０７の次には、第２ステップＳ１０２が実行される。
【００４９】
図４のフローチャートの各ステップを上記のように実行することによって、本実施形態による模擬目標発生装置１Ａと、これを用いたレーダーの評価方法とは、サンプリング圧縮・伸長を可能とする。具体的には、シミュレーションシナリオにおいて目標１５０がレーダー装置１００に接近すること、すなわち、距離Ｄまたは距離パラメータの値が減少することは、アドレス距離の減少に対応する。反対に、シミュレーションシナリオにおいて目標１５０がレーダー装置１００から遠ざかること、すなわち、距離Ｄまたは距離パラメータの値が増大することは、アドレス距離の増大に対応する。また、シミュレーションシナリオにおいて目標１５０およびレーダー装置１００の間の相対速度または相対速度パラメータが減少することは、第２サンプリング周期が減少することに対応し、つまり第１サンプリング周期を相対速度パラメータでサンプリング圧縮して第２サンプリング周期とすることに対応する。反対に、シミュレーションシナリオにおいて目標１５０およびレーダー装置１００の間の相対速度または相対速度パラメータが増大することは、第２サンプリング周期が増大することに対応し、つまり第１サンプリング周期を相対速度パラメータでサンプリング伸長して第２サンプリング周期とすることに対応する。
【００５０】
（第２実施形態）
上記に説明した第１実施形態では、同じメモリ装置１２に対して、書き込み動作および読み出し動作が個別に実行される。そのため、書き込み装置１１５および読み出し装置１３２が同一のタイミングでメモリ装置１２にアクセスする可能性が否定できない。メモリアクセスの衝突により不具合が発生し得る問題は、第２実施形態による模擬目標発生装置１Ｂおよびこれを用いたレーダーの評価方法で解決する。
【００５１】
図５Ａは、第２実施形態による模擬目標発生装置１Ｂの一構成例を示すブロック回路図である。第２実施形態による模擬目標発生装置１Ｂは、第１実施形態による模擬目標発生装置１Ａと比較して、以下の点で異なる。まず、メモリ装置１２として、メインメモリ装置１２Ａと、第１サブメモリ装置１２Ｂと、第２サブメモリ装置１２Ｃとを用いる。図５Ｂは、第２実施形態によるメモリ装置１２の一構成例を示す図である。本実施形態によるメインメモリ装置１２Ａは、第１実施形態によるメモリ装置１２である。第１サブメモリ装置１２Ｂおよび第２サブメモリ装置１２Ｃのそれぞれの容量は、メインメモリ装置１２Ａの容量より少なくても良い。また、第１サブメモリ容量および第２サブメモリ装置１２Ｃのそれぞれの容量は、同じであっても良いし、異なっていても良い。
【００５２】
次に、第１実施形態による制御装置１０Ａを、第２実施形態による制御装置１０Ｂに置き換える。本実施形態による制御装置１０Ｂは、第１実施形態の書き込みアドレス算出部１０１および読み出しアドレス算出部１０２に加えて、サブメモリ切り替え部１０３をさらに備える。図５Ｃは、第２実施形態による制御装置１０Ｂの一構成例を示す図である。
【００５３】
本実施形態による模擬目標発生装置１Ｂのその他の構成については、第１実施形態の場合と同様であるので、さらなる詳細な説明を省略する。
【００５４】
本実施形態では、メモリアクセスの衝突を回避するために、入力信号データの書き込み動作にはメインメモリ装置１２Ａを用い、入力信号データの読み出し動作には第１サブメモリ装置１２Ｂおよび第２サブメモリ装置１２Ｃを用いる。ここで、第１サブメモリ装置１２Ｂおよび第２サブメモリ装置１２Ｃのそれぞれには、入力信号データが書き込まれたメインメモリ装置１２Ａの内容が部分的にコピーされる。図５Ｂに示した例では、メインメモリ装置１２Ａのうち、第Ａ１アドレスから第Ａ２アドレスまでに格納されている内容が、第１サブメモリ装置１２Ｂにコピーされている。また、メインメモリ装置１２Ａのうち、第Ａ２アドレスから第Ａ３アドレスまでに格納されている内容が、第２サブメモリ装置１２Ｃにコピーされている。
【００５５】
ここで、メインメモリ装置１２Ａ、第１サブメモリ装置１２Ｂおよび第２サブメモリ装置１２Ｃでメモリアクセスの衝突を回避するためには、以下の条件を満たすことが好ましい。すなわち、第Ａ１アドレスは、読み出しアドレスＰ２に等しいアドレス、または、読み出しアドレスＰ２より前のアドレスである。第Ａ２アドレスは、読み出しアドレスＰ２よりも後のアドレスであり、かつ、書き込みアドレスＰ１よりも前のアドレスである。第Ａ３アドレスは、第Ａ２アドレスよりも後のアドレスであり、かつ、書き込みアドレスＰ１よりも前のアドレスである。ただし、これらのアドレスの前後関係には、メインメモリ装置１２Ａのアドレスが循環的に利用されることを考慮する必要がある。また、詳細については後述するが、読み出しアドレスＰ２がインクリメントされて第Ａ２アドレスを超えるとき、バンク切り替えが発生する。すなわち、第１サブメモリ装置１２Ｂおよび第２サブメモリ装置１２Ｃは互いの役割が入れ替わる。
【００５６】
第２実施形態による模擬目標発生装置１Ｂの全体的な動作、すなわち、第２実施形態によるレーダーの評価方法について説明する。図６は、第２実施形態によるレーダーの評価方法の一例を示すフローチャートである。図６のフローチャートは、第０ステップＳ２００から第９ステップＳ２０９までの、合計１０のステップを含んでいる。図６のフローチャートは、第０ステップＳ２００から開始する。第０ステップＳ２００の次には、第１ステップＳ２０１が実行される。
【００５７】
第１ステップＳ２０１において、模擬目標発生装置１Ｂが初期化される。この初期化は、第１実施形態による第１ステップＳ１０１の初期化に、次の動作を加えたものである。すなわち、第Ａ１アドレス、第Ａ２アドレスおよび第Ａ３アドレスの初期値を、書き込みアドレスＰ１および読み出しアドレスＰ２に対する前述の条件を満たすように決定し、第１サブメモリ装置１２Ｂおよび第２サブメモリ装置１２Ｃに格納されているデータを初期化、すなわち消去することが好ましい。第１ステップＳ２０１の次には、第２ステップＳ２０２が実行される。
【００５８】
図６のフローチャートのうち、第２ステップＳ２０２〜第７ステップＳ２０７は、第１実施形態の第２ステップＳ１０２〜第７ステップＳ１０７と、それぞれ同様であるので、さらなる詳細な説明を省略する。ただし、第７ステップＳ２０７の次には、第８ステップＳ２０８が実行される。
【００５９】
第８ステップＳ２０８において、制御装置１０Ｂは、第７ステップＳ２０７でインクリメントされた読み出しアドレスＰ２が、第１サブメモリ装置１２Ｂまたは第２サブメモリ装置１２Ｃの最大アドレスを越えたかどうかを判定する。言い換えれば、第１サブメモリ装置１２Ｂまたは第２サブメモリ装置１２Ｃに格納されているデータが最後まで読み出されたかどうかを判定する。読み出しアドレスＰ２が第１サブメモリ装置１２Ｂまたは第２サブメモリ装置１２Ｃの最大アドレスを越えた、すなわち、第１サブメモリ装置１２Ｂまたは第２サブメモリ装置１２Ｃに格納されているデータが最後まで読み出された場合（ＹＥＳ）は、次に第９ステップＳ２０９が実行される。反対に、読み出しアドレスＰ２が第１サブメモリ装置１２Ｂまたは第２サブメモリ装置１２Ｃの最大アドレスを越えていない、すなわち、第１サブメモリ装置１２Ｂまたは第２サブメモリ装置１２Ｃに格納されているデータが最後まで読み出されていない場合（ＮＯ）は、次に第２ステップＳ２０２が実行される。
【００６０】
第９ステップＳ２０９において、サブメモリ切り替え部１０３は、サブメモリの切り替えを行う。すなわち、第１サブメモリ装置１２Ｂが最後まで読み出された場合は、次に読み出す読み出しアドレスＰ２を、第２サブメモリ装置１２Ｃの最小アドレスである第Ａ２アドレスに設定する。また、メインメモリ装置１２Ａのうち、第２サブメモリ装置１２Ｃの最大アドレスである第Ａ３アドレスから始まる、より後のアドレスの記憶領域に格納された入力信号データを、第１サブメモリ装置１２Ｂにコピーする。反対に、第２サブメモリ装置１２Ｃが最後まで読み出された場合も同様に、上記の説明における第１サブメモリ装置１２Ｂおよび第２サブメモリ装置１２Ｃを入れ替えた動作を行う。第９ステップＳ２０９の次には、第２ステップＳ２０２が実行される。
【００６１】
図６のフローチャートの各ステップを上記のように実行することによって、本実施形態による模擬目標発生装置１Ｂと、これを用いたレーダーの評価方法とは、第１実施形態の場合に得られる作用効果に加えて、メモリアクセスの衝突を回避出来る。このことは、メモリアクセスの衝突により発生するジッタに起因し得る、レーダーの評価の誤差を抑制し、すなわちシミュレーションの精度を高めることにもつながる。
【００６２】
（第３実施形態）
第３実施形態は、上記に説明した第２実施形態に、以下の変更を加えたものである。すなわち、第２実施形態では、入力信号データをメインメモリ１２Ａに書き込み、メインメモリ装置１２Ａに書き込んだ入力信号データを第１サブメモリ装置１２Ｂおよび第２サブメモリ装置１２Ｃに交互にコピーし、第１サブメモリ装置１２Ｂおよび第２サブメモリ装置１２Ｃにコピーされた入力信号データを読み出した。第３実施形態では反対に、入力信号データを第１サブメモリ装置１２Ｂおよび第２サブメモリ装置１２Ｃに交互に書き込み、第１サブメモリ装置１２Ｂおよび第２サブメモリ装置１２Ｃに書き込まれた入力信号データをメインメモリ装置１２Ｃにコピーし、メインメモリ装置１２Ｃにコピーされた入力信号データを読み出す。第３実施形態の場合も、第２実施形態の場合と同様に、メモリアクセスの衝突により不具合が発生し得る問題を解消出来ることは言うまでもない。
【００６３】
第３実施形態のその他の構成および動作は、第２実施形態の場合と同様であるので、さらなる詳細な説明を省略する。
【００６４】
以上、発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。また、前記実施の形態に説明したそれぞれの特徴は、技術的に矛盾しない範囲で自由に組み合わせることが可能である。
【符号の説明】
【００６５】
１Ａ  模擬目標発生装置
１Ｂ  模擬目標発生装置
１０Ａ  制御装置
１０Ｂ  制御装置
１０１  書き込みアドレス算出部
１０２  読み出しアドレス算出部
１０３  サブメモリ切り替え部
１１  受信装置
１１１  受信アンテナ
１１２  受信回路
１１４  アナログ／デジタル（Ａ／Ｄ）コンバータ
１１５  書き込み装置
１２  メモリ装置
１２Ａ  メインメモリ装置
１２Ｂ  第１サブメモリ装置
１２Ｃ  第２サブメモリ装置
１３  送信装置
１３１  送信アンテナ
１３２読み出し装置
１３３  ドップラーシフト周波数発振器
１３４  サンプリング周波数発振器
１３５  ミキサ
１３６  デジタル／アナログ（Ｄ／Ａ）コンバータ
１３７  送信回路
１００  レーダー装置
１１０  制御装置
１２０  送信装置
１３０  アンテナ
１４０  受信装置
１５０  目標
２２０  送信機
２３０  アンテナ
３００  コンピュータ
３０１  バス
３０２  インターフェース
３０３  演算装置
３０４  記憶装置
３０５  外部記憶装置
３０６  記憶媒体
Ｄ  距離
Ｐ１  書き込みアドレス
Ｐ２  読み出しアドレス
Ｖ  相対速度
Ｗ１  レーダー波
Ｗ２  反射波
Ｗ３  模擬反射波
【図１】
2018084545.tif 000003
【図２Ａ】
2018084545.tif 000004
【図２Ｂ】
2018084545.tif 000005
【図３Ａ】
2018084545.tif 000006
【図３Ｂ】
2018084545.tif 000007
【図３Ｃ】
2018084545.tif 000008
【図３Ｄ】
2018084545.tif 000009
【図４】
2018084545.tif 000010
【図５Ａ】
2018084545.tif 000011
【図５Ｂ】
2018084545.tif 000012
【図５Ｃ】
2018084545.tif 000013
【図６】
2018084545.tif 000014