(57)【要約】【課題】光学式エンコーダにおいて電源電圧の変動によらず高精度の位置検出を簡易な構成で実現すること。【解決手段】基準電圧生成回路１は、電源電圧ＶＤＤに応じた基準電圧ＲＥＦを生成する。電流電圧変換回路２は、受光素子５が出力する光電流Ｉｐｄａを電圧に変換し、変換した電圧と基準電圧ＲＥＦとを加算した電圧信号Ｖｉｖａを出力する。サンプルホールド回路３は、一端に電圧信号Ｖｉｖａが入力され、他端に基準電圧ＲＥＦが入力されたコンデンサＣ３１の電圧を、サンプルホールド信号ＳＨに応じてホールドする。増幅回路４は、サンプルホールド回路３でホールドされた電圧信号ＶＨを、基準電圧ＲＥＦを基準として増幅した出力信号ＶＯＵＴを出力する。【選択図】図４
2018084462.tif 000002
【特許請求の範囲】
【請求項１】
光源と、
前記光源からの光を受けるスケールと、
前記スケールからの光を受光し、受光した光に応じた信号を出力する受光部と、
前記受光部からの前記信号に応じて、前記受光部と前記スケールとの間の位置関係を算出する信号処理回路と、を備え、
前記信号処理回路は、
電源電圧に応じた基準電圧を生成する基準電圧生成回路と、
受光素子が出力する光電流を電圧に変換し、変換した電圧と前記基準電圧とを加算した電圧信号を出力する電流電圧変換回路と、
一端に前記電流電圧変換回路から出力された前記電圧信号が入力され、他端に前記基準電圧が入力される第１のコンデンサの、前記電圧信号が入力される側の端部の電圧をサンプルホールド信号に応じてホールドするサンプルホールド回路と、
前記サンプルホールド回路でホールドされた電圧を、前記基準電圧を基準として増幅した出力信号を出力する増幅回路と、を備える、
エンコーダ。
【請求項２】
前記サンプルホールド回路は、
一端に前記電流電圧変換回路から出力された前記電圧信号が入力され、前記サンプルホールド信号に同期して開閉するスイッチと、
一方の入力端子と出力端子とが接続され、他方の入力端子が前記スイッチの他端と前記第１のコンデンサの一端に接続される第１の演算増幅器と、を備え、
前記スイッチが開放されたときの前記第１の演算増幅器の前記出力端子の電圧が、前記ホールドされた電圧として出力される、
請求項１に記載のエンコーダ。
【請求項３】
前記電流電圧変換回路は、
一方の入力端子に前記基準電圧が入力され、他方の入力端子が前記受光素子の一端と接続され、出力端子から前記電圧信号を出力する第２の演算増幅器と、
前記受光素子と接続された前記第２の演算増幅器の前記入力端子と、前記第２の演算増幅器の前記出力端子との間に並列に接続された第１の抵抗と及び第２のコンデンサを備え、
前記増幅回路は、
一端が前記第１の演算増幅器の前記出力端子と接続される第２の抵抗と、
一方の入力端子に前記基準電圧が入力され、出力端子から前記出力信号を出力する第３の演算増幅器と、
一端が前第３の演算増幅器の前記出力端子と接続される第３の抵抗と、を備え、
前記第３の演算増幅器の他方の入力端子は、前記第２の抵抗の他端と、前記第３の抵抗の他端とに接続される、
請求項２に記載のエンコーダ。
【請求項４】
前記基準電圧生成回路は、
一端に電源電圧が入力される第４の抵抗と、
一端に前記電源電圧よりも低い固定電圧が入力される第５の抵抗と、
一方の入力端子が前記第４の抵抗の他端と前記第５の抵抗の他端とに接続され、他方の入力端子が出力端子と接続され、前記出力端子から前記基準電圧を出力する第４の演算増幅器と、を備える、
請求項１乃至３のいずれか一項に記載のエンコーダ。
【請求項５】
電源電圧に応じた基準電圧を生成する基準電圧生成回路と、
受光素子が出力する光電流を電圧に変換し、変換した電圧と前記基準電圧とを加算した電圧信号を出力する電流電圧変換回路と、
一端に前記電流電圧変換回路から出力された前記電圧信号が入力され、他端に前記基準電圧が入力される第１のコンデンサの、前記電圧信号が入力される側の端部の電圧をサンプルホールド信号に応じてホールドするサンプルホールド回路と、
前記サンプルホールド回路でホールドされた電圧を、前記基準電圧を基準として増幅した出力信号を出力する増幅回路と、を備える、
信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エンコーダ及び信号処理回路に関する。
【背景技術】
【０００２】
ダイヤルゲージ、インジケータなどの変位測定装置においては、変位量を測定するためにエンコーダが内蔵されている。このようなエンコーダとしては、光の干渉を利用して変位量を測定する光学式エンコーダが知られている。また、エンコーダは、相対的な変位量を測定するインクリメント型のエンコーダと、絶対的な位置を検出するアブソリュート型のエンコーダとに大別される。アブソリュート型の光学式エンコーダについては、例えば特許文献１にその構成が提案されている。
【０００３】
光学式エンコーダでは、例えば、発光ダイオードなどの発光素子からの照明光をスケールに照射し、スケールを透過した光を、受光部に設けられたフォトダイオードなどの受光素子で受ける。このようなエンコーダとして、アブソリュート型の光学式エンコーダが提案されている（例えば、特許文献１）。このようなアブソリュート型の光学式エンコーダでは、フォトダイオードに生じる光電流を電流電圧変換回路によって電圧信号に変換し、変換した電圧信号を処理する信号処理回路が搭載された絶対位置検出回路によって、スケールの変位量を検出し、絶対位置を算出する。
【０００４】
上記の光学式エンコーダにおける信号処理回路の例について説明する。図７は、受光素子の光電流を電圧信号に変換して処理する信号処理回路の構成例を示す図である。図７に示す信号処理回路６００は、基準電圧生成回路６１、電流電圧変換回路６２、サンプルホールド回路６３及び増幅回路６４を有する。
【０００５】
基準電圧生成回路６１は、電源電圧ＶＤＤに基づいて、基準電圧ＲＥＦを生成する。図７に示すように、基準電圧生成回路６１は、抵抗Ｒ６１、抵抗Ｒ６２、演算増幅器Ａ６１を有する。抵抗Ｒ６１と抵抗Ｒ６２とは、この順で電源電圧ＶＤＤとグランドＧＮＤとの間に直列に接続され、抵抗Ｒ６１と抵抗Ｒ６２との間のノードから、電源電圧ＶＤＤを分圧した基準電圧ＲＥＦが出力される。演算増幅器Ａ６１の非反転入力端子には、抵抗Ｒ６１と抵抗Ｒ６２とが構成する分圧抵抗から出力された基準電圧ＲＥＦが入力される。演算増幅器Ａ６１の反転入力端子と出力端子とはボルテージフォロワ接続されており、出力端子からは基準電圧ＲＥＦが出力される。
【０００６】
電流電圧変換回路６２は、受光素子６５に流れる光電流Ｉｐｄａを、電圧信号Ｖｉｖａに変換する。図７に示すように、電流電圧変換回路６２は、演算増幅器Ａ６２、抵抗Ｒ６３、コンデンサＣ６１を有する。演算増幅器Ａ６２の非反転入力端子には、基準電圧生成回路６１が出力する基準電圧ＲＥＦが入力される。演算増幅器Ａ６２の反転入力端子は、受光素子６５のカソードと接続される。また、演算増幅器Ａ６２の反転入力端子と出力端子との間には、抵抗Ｒ６３とコンデンサＣ６１とが並列に接続される。以上の構成により、演算増幅器Ａ６２の出力端子からは、受光素子６５に流れる光電流Ｉｐｄａを変換した電圧信号Ｖｉｖａが出力される。
【０００７】
サンプルホールド回路６３は、電流電圧変換回路６２から出力された電圧信号Ｖｉｖａを、サンプルホールド信号に応じてホールドする。図７に示すように、サンプルホールド回路６３は、演算増幅器Ａ６３、コンデンサＣ６２、スイッチＳＷ１を有する。電流電圧変換回路６２の出力端子、すなわち演算増幅器Ａ６２の出力端子と、演算増幅器Ａ６３の非反転入力端子との間には、スイッチＳＷ１が挿入される。スイッチＳＷ１は、サンプルホールド信号ＳＨに応じて開閉可能に構成される。コンデンサＣ６２の一端は、スイッチＳＷ１と演算増幅器Ａ６３の非反転入力端子との間に接続される。コンデンサＣ６２の他端は、グランドＧＮＤに接続される。演算増幅器Ａ６３の反転入力端子と出力端子とはボルテージフォロワ接続されており、出力端子からは電圧信号Ｖｉｖａをホールドした電圧信号ＶＨが出力される。
【０００８】
増幅回路６４は、基準電圧生成回路６１が出力した基準電圧ＲＥＦを基準として、サンプルホールド回路６３でホールドされた電圧信号ＶＨを増幅し、増幅した電圧を出力信号ＶＯＵＴとして出力する。図７に示すように、増幅回路６４は、演算増幅器Ａ６４、抵抗Ｒ６４、抵抗Ｒ６５を有する。演算増幅器Ａ６４の非反転入力端子には、基準電圧生成回路６１が出力した基準電圧ＲＥＦが入力される。サンプルホールド回路６３の出力端子、すなわち演算増幅器Ａ６３の出力端子と、演算増幅器Ａ６４の反転入力端子との間には、抵抗Ｒ６４が挿入される。演算増幅器Ａ６４の反転入力端子と抵抗Ｒ６４との間と、演算増幅器Ａ６４の出力端子との間には、抵抗Ｒ６５が挿入される。これにより、演算増幅器Ａ６４の出力端子からは、基準電圧ＲＥＦを基準として、サンプルホールド回路６３でホールドされた電圧を増幅した出力信号ＶＯＵＴが出力される。
【０００９】
次いで、信号処理回路６００の動作について説明する。時刻Ｔ０よりも前では、サンプルホールド信号ＳＨのレベルはＨＩＧＨであり、サンプルホールド回路６３のスイッチＳＷ１は、閉じている。よって、サンプルホールド回路６３には電圧Ｖｉｖａが入力される。
【００１０】
その後、時刻Ｔ０において、サンプルホールド信号ＳＨのレベルがＨＩＧＨからＬＯＷに遷移すると、サンプルホールド回路６３のスイッチＳＷ１が開放される。このとき、サンプルホールド回路６３は時刻Ｔ０における電圧Ｖｉｖａ（Ｔ０）＝ＶＨをホールドする。
【００１１】
ここで、電流電圧変換回路６２が出力する電圧Ｖｉｖａについて検討する。時刻（Ｔ０）における電圧信号ＶＨは、以下の式[１]で示される。
ＶＨ＝Ｉｐｄａ・Ｒ１＋ＲＥＦ（Ｔ０）      [１]
【００１２】
本構成では、サンプルホールド後の増幅回路６４の出力信号ＶＯＵＴは、ゲインをＧとして、以下の式[２]で示される。
ＶＯＵＴ＝Ｇ（ＶＨ−ＲＥＦ）＋ＲＥＦ
＝Ｇ（Ｉｐｄａ・Ｒ１＋ＲＥＦ（Ｔ０）−ＲＥＦ）＋ＲＥＦ      [２]
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特許５７７１０７０号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１４】
上記の信号処理回路６００において、基準電圧ＲＥＦは、電源電圧ＶＤＤを分圧することで生成されている。しかし、電源電圧ＶＤＤは変動するおそれがあり、その結果、電源電圧ＶＤＤの変動に応じて基準電圧ＲＥＦも変動してしまう。つまり、上記の信号処理回路６００では、式［２］に示すように、時間変動する基準電圧ＲＥＦの値は、時刻Ｔ０での基準電圧の値ＲＥＦ（Ｔ０）とは異なる値となりうる。その結果、出力信号ＶＯＵＴは基準電圧ＲＥＦに依存して、オフセットを示す右辺第２項が変動するだけでなく、ゲインＧが乗じられた右辺第１項も変動してしまうこととなる。これは、出力信号ＶＯＵＴのゲインの変動として作用するため、受光素子６５の光電流の変化を正確にとらえることができなくなってしまう。その結果、出力信号ＶＯＵＴを用いた位置検出の精度が低下してしまう。
【００１５】
更に、例えば特許文献１のように４相信号を用いる構成においては、上述の電流電圧変換回路６２、サンプルホールド回路６３及び受光素子６５の組を４組設け、これらの組からの信号を、スイッチ回路を介して、増幅回路６５に入力する構成とすればよい。しかし、４つの組のそれぞれで同じタイミングでサンプリングを行ったとしても、各相が反映された出力信号ＶＯＵＴには、スイッチ回路によって各相が択一的に反映されるため、各相の演算タイミングは異なることとなる。その結果、各相の演算で用いた基準電圧も異なることとなるので、結果として位置検出精度が低下してしまう。
【００１６】
これに対し、受光素子の光電流を変換して得られた電圧信号と、基準電圧と、を同じタイミングでホールドし、比較することで出力信号の変動を抑制することが可能である。図８は、受光素子の光電流を電圧信号に変換して処理する信号処理回路の他の構成例を示す図である。図８に示す信号処理回路７００は、上述した信号処理回路６００にサンプルホールド回路６６を追加した構成を有する。
【００１７】
サンプルホールド回路６６は、基準電圧生成回路６１から出力された基準電圧ＲＥＦを、サンプルホールド信号に応じてホールドする。図８に示すように、サンプルホールド回路６６は、演算増幅器Ａ６６、コンデンサＣ６３、スイッチＳＷ２を有する。基準電圧生成回路６１の出力端子、すなわち演算増幅器Ａ６１の出力端子と、演算増幅器Ａ６６の非反転入力端子との間には、スイッチＳＷ２が挿入される。スイッチＳＷ２は、サンプルホールド信号ＳＨに応じて開閉可能に構成される。コンデンサＣ６３の一端は、スイッチＳＷ２と演算増幅器Ａ６６の非反転入力端子との間に接続される。コンデンサＣ６３の他端は、グランドＧＮＤに接続される。演算増幅器Ａ６６の反転入力端子と出力端子とはボルテージフォロワ接続されており、出力端子からは基準電圧ＲＥＦをホールドした基準電圧ＲＥＦＨが、増幅回路６４の非反転入力端子へ出力される。
【００１８】
次いで、信号処理回路７００の動作について説明する。時刻Ｔ０よりも前では、サンプルホールド信号ＳＨのレベルはＨＩＧＨであり、サンプルホールド回路６３のスイッチＳＷ１とサンプルホールド回路６６のスイッチＳＷ２とは、閉じている。よって、サンプルホールド回路６３には電圧Ｖｉｖａが入力され、サンプルホールド回路６６には基準電圧ＲＥＦが入力される。
【００１９】
その後、時刻Ｔ０において、サンプルホールド信号ＳＨのレベルがＨＩＧＨからＬＯＷに遷移すると、サンプルホールド回路６３のスイッチＳＷ１とサンプルホールド回路６６のスイッチＳＷ２とが開放される。このとき、サンプルホールド回路６３は時刻Ｔ０における電圧Ｖｉｖａ（Ｔ０）＝ＶＨをホールドし、サンプルホールド回路６６は時刻Ｔ０における基準電圧ＲＥＦＨをホールドする。
【００２０】
ここで、電流電圧変換回路６２が出力する電圧Ｖｉｖａについて検討する。時刻（Ｔ０）における電圧信号ＶＨは、以下の式[３]で示される。
ＶＨ＝Ｉｐｄａ・Ｒ１＋ＲＥＦＨ      [３]
【００２１】
また、サンプルホールド後の増幅回路６４の出力信号ＶＯＵＴは、ゲインをＧとして、以下の式[４]で示される。
ＶＯＵＴ＝Ｇ（ＶＨ−ＲＥＦＨ）＋ＲＥＦＨ      [４]
【００２２】
式［４］に示すように、基準電圧ＲＥＦＨとサンプルホールド回路６６が出力する基準電圧ＲＥＦＨとは、同じタイミングでサンプリングされた同一の値となる。よって、時刻Ｔ０以降に基準電圧ＲＥＦが変動した場合でも、増幅回路６４は基準電圧ＲＥＦの変動の影響を受けずに一定の出力信号ＶＯＵＴを出力することができる。
【００２３】
以上説明したように、２つのサンプリング回路を用いることで、電源電圧ないしは基準電圧の変動による影響を抑制できるものの、サンプルホールド回路は比較的回路規模が大きな演算増幅器などを用いるため、信号処理回路の規模が大きくなるという問題が生じる。
【００２４】
また、信号処理回路７００から出力された出力信号ＶＯＵＴは、信号処理回路６００の場合と同様に、エンコーダでの位置検出を行うために他の演算装置での演算で用いられるわけであるが、演算時には例えば基準電圧ＲＥＦと比較される場合がある。このとき、出力信号ＶＯＵＴは基準電圧ＲＥＦの変動には影響されないものの、他の演算装置において比較対象となる基準電圧ＲＥＦは、電源電圧の変動によって、時刻Ｔ０での値から変動していることが考え得る。この場合、出力信号ＶＯＵＴと基準電圧ＲＥＦとの比較結果は、基準電圧ＲＥＦの変動の影響を受けてしまう。また、外部ＡＤ（アナログ／デジタル）コンバータで出力信号をデジタル信号に変換する場合は、電源電圧を基準電圧とすることもある。その結果も、電源電圧の変動の影響を受けてしまう。上述のように、４相信号に対応した構成においても、各相にかかる出力電圧は一定にできるものの、演算において比較対象となる基準電圧ＲＥＦは変動するため、演算タイミングの相違による位置検出精度の低下は避けられない。
【００２５】
以上より、信号処理回路の出力信号を他の演算装置等で用いる場合には、電源電圧ないしは基準電圧の変動に応じて、信号処理回路の出力信号も同様に変動することが望ましいことがわかる。
【００２６】
本発明は上記の事情に鑑みて成されたものであり、本発明の目的は、光学式エンコーダにおいて電源電圧の変動によらず高精度の位置検出を簡易な構成で実現することである。
【課題を解決するための手段】
【００２７】
本発明の第１の態様であるエンコーダは、
光源と、
前記光源からの光を受けるスケールと、
前記スケールからの光を受光し、受光した光に応じた信号を出力する受光部と、
前記受光部からの前記信号に応じて、前記受光部と前記スケールとの間の位置関係を算出する信号処理回路と、を有し、
前記信号処理回路は、
電源電圧に応じた基準電圧を生成する基準電圧生成回路と、
受光素子が出力する光電流を電圧に変換し、変換した電圧と前記基準電圧とを加算した電圧信号を出力する電流電圧変換回路と、
一端に前記電流電圧変換回路から出力された前記電圧信号が入力され、他端に前記基準電圧が入力される第１のコンデンサの、前記電圧信号が入力される側の端部の電圧をサンプルホールド信号に応じてホールドするサンプルホールド回路と、
前記サンプルホールド回路でホールドされた電圧を、前記基準電圧を基準として増幅した出力信号を出力する増幅回路と、を有する。
【００２８】
本発明の第２の態様であるエンコーダは、上記のエンコーダであって、
前記サンプルホールド回路は、
一端に前記電流電圧変換回路から出力された前記電圧信号が入力され、前記サンプルホールド信号に同期して開閉するスイッチと、
一方の入力端子と出力端子とが接続され、他方の入力端子が前記スイッチの他端と前記第１のコンデンサの一端に接続される第１の演算増幅器と、を有し、
前記スイッチが開放されたときの前記第１の演算増幅器の前記出力端子の電圧が、前記ホールドされた電圧として出力される。
【００２９】
本発明の第３の態様であるエンコーダは、上記のエンコーダであって、
前記電流電圧変換回路は、
一方の入力端子に前記基準電圧が入力され、他方の入力端子が前記受光素子の一端と接続され、出力端子から前記電圧信号を出力する第２の演算増幅器と、
前記受光素子と接続された前記第２の演算増幅器の前記入力端子と、前記第２の演算増幅器の前記出力端子との間に並列に接続された第１の抵抗と及び第２のコンデンサを有し、
前記増幅回路は、
一端が前記第１の演算増幅器の前記出力端子と接続される第２の抵抗と、
一方の入力端子に前記基準電圧が入力され、出力端子から前記出力信号を出力する第３の演算増幅器と、
一端が前第３の演算増幅器の前記出力端子と接続される第３の抵抗と、を有し、
前記第３の演算増幅器の他方の入力端子は、前記第２の抵抗の他端と、前記第３の抵抗の他端とに接続される。
【００３０】
本発明の第４の態様であるエンコーダは、上記のエンコーダであって、
前記基準電圧生成回路は、
一端に電源電圧が入力される第４の抵抗と、
一端に前記電源電圧よりも低い固定電圧が入力される第５の抵抗と、
一方の入力端子が前記第４の抵抗の他端と前記第５の抵抗の他端とに接続され、他方の入力端子が出力端子と接続され、前記出力端子から前記基準電圧を出力する第４の演算増幅器と、を有する。
【００３１】
本発明の第５の態様である信号処理回路は、
電源電圧に応じた基準電圧を生成する基準電圧生成回路と、
受光素子が出力する光電流を電圧に変換し、変換した電圧と前記基準電圧とを加算した電圧信号を出力する電流電圧変換回路と、
一端に前記電流電圧変換回路から出力された前記電圧信号が入力され、他端に前記基準電圧が入力される第１のコンデンサの、前記電圧信号が入力される側の端部の電圧をサンプルホールド信号に応じてホールドするサンプルホールド回路と、
前記サンプルホールド回路でホールドされた電圧を、前記基準電圧を基準として増幅した出力信号を出力する増幅回路と、を有する。
【発明の効果】
【００３２】
本発明によれば、光学式エンコーダにおいて電源電圧の変動によらず高精度の位置検出を簡易な構成で実現することができる。
【００３３】
本発明の上述及び他の目的、特徴、及び長所は以下の詳細な説明及び付随する図面からより完全に理解されるだろう。付随する図面は図解のためだけに示されたものであり、本発明を制限するためのものではない。
【図面の簡単な説明】
【００３４】
【図１】実施の形態１にかかる光学式エンコーダが組み込まれたダイヤルゲージの構成を模式的に示す正面図である。
【図２】実施の形態１にかかる光学式エンコーダの概略構成を示す展開図である。
【図３】アブソリュートスケールパターン及び信号検出部の構成を示す図である。
【図４】実施の形態１にかかる信号処理回路の構成を模式的に示すブロック図である。
【図５】実施の形態１にかかる信号処理回路の構成をより詳細に示す回路図である。
【図６】実施の形態１にかかる信号処理回路の動作を示すタイミングチャートである。
【図７】受光素子の光電流を電圧信号に変換して処理する信号処理回路の構成例を示す図である。
【図８】受光素子の光電流を電圧信号に変換して処理する信号処理回路の他の構成例を示す図である。
【発明を実施するための形態】
【００３５】
以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。
【００３６】
実施の形態１
実施の形態１にかかる光学式エンコーダについて説明する。図１は、実施の形態１にかかる光学式エンコーダが組み込まれたダイヤルゲージ１０１の構成を模式的に示す正面図である。ダイヤルゲージ１０１は、本体部１０２、表示部１０３、操作ボタン１０４、ステム１０５、スピンドル１０６、測定子１０７、及び、出力ポート１０８を有する。
【００３７】
本体部１０２は、図１の紙面垂直方向の高さが、図１の紙面水平方向の幅よりも小さな略円柱形状である。本体部１０２の一方の面には、測定値などを表示する表示部１０３が付設される。
【００３８】
ステム１０５は、図１の紙面垂直方向に延在する略円筒形状であり、本体部１０２の外縁部から突き出すように設けられている。
【００３９】
スピンドル１０６は、略円柱形状の部材であり、ステム１０５に挿通され、ステム１０５の長さ方向に摺動可能に支持されている。ステム１０５から突き出したスピンドル１０６の先端には、被測定物と接触する測定子１０７が接合されている。
【００４０】
本体部１０２の内部には、スピンドル１０６の変位量を検出する変位量検出手段（不図示）が設けられている。この変位量検出手段には、変位量を検出するために、後述する光学式エンコーダ１０を含んでおり、光学式エンコーダ１０を用いてスピンドル１０６の変位量を一定の周期で検出し、表示部１０３に出力する。表示部１０３は、変位量検出手段から出力された測定結果を表示可能に構成される。
【００４１】
操作ボタン１０４は、表示部１０３に表示された測定結果のリセットや表示レンジの切り替えなどに用いられる。この例では、操作ボタン１０４が３つ設けられているが、操作ボタン１０４の数はこれに限定されるものではない。
【００４２】
出力ポート１０８は、外部機器が接続可能に構成され、例えば測定結果を外部に出力することができる。
【００４３】
次に、実施の形態に１かかる光学式エンコーダ１０について説明する。本実施の形態において、光学式エンコーダ１０は、２重変調スケールトラックパターン（Dual-Modulation Scale Track Pattern、以下ではＤＭＳＴパターンと表記する）を用いるアブソリュート光学式エンコーダとして構成される。図２は、実施の形態に１かかる光学式エンコーダ１０の概略構成を示す展開図である。図２に示すように、光学式エンコーダ１０は、照明部２０、スケール２１、及び、信号検出部２３を有する。
【００４４】
照明部２０と信号検出部２３とは、相対的な位置が固定されるように配置される。信号検出部２３及び照明部２０と、スケール２１とは、スケール２１の長手方向である測定方向（図１のＸ軸方向）に沿って相対的に移動が可能なように構成される。スケール２１には位置検出に用いるアブソリュートスケールパターン２２が設けられ、照明部２０がアブソリュートスケールパターン２２に光を照射することで干渉光が生じる。信号検出部２３は、干渉光の測定方向の変化を検出することで、スケール２１と信号検出部２３との間の位置関係を検出することができる。
【００４５】
照明部２０は、可視又は不可視波長によってスケール２１を照明するものとして構成される。照明部２０は、例えば、光源１１、レンズ１３、及び、光源格子１４を有する。光源１１は、可視又は不可視波長の光を放射可能に構成される。光源１１は、後述する信号処理回路２５に接続され、一定の周期で間欠的に光を放射する光源として振る舞う。光源１１から放射された光３０は、レンズ１３によって、スケール２１の所定の領域を照明するのに十分なビーム面積を有するように、部分的又は完全に平行光線化される。レンズ１３からの平行光線は、光源格子１４によって測定方向の照度が均一化された後、スケール２１に到達する。なお、レンズ１３からの平行光線の照度分布が十分に均一な場合には、光源格子１４を有しない照明部を構成してもよい。
【００４６】
スケール２１には、アブソリュートスケールパターン２２が設けられている。このアブソリュートスケールパターン２２は、インクリメンタルトラックパターンＴＩＮＣ、アブソリュートトラックパターンＴＡＢＳ１、及び、アブソリュートトラックパターンＴＡＢＳ２により構成される。アブソリュートトラックパターンＴＡＢＳ１、及び、アブソリュートトラックパターンＴＡＢＳ２としては、いわゆるＤＭＳＴパターンを用いることができる。
【００４７】
スケール２１においてアブソリュートスケールパターン２２が形成される面は、測定方向であるＸ方向と、Ｘ方向に垂直なＹ方向に平行な面である。図２では、測定方向を、符号ＭＡを用いて表示している。また、図１では、スケール２１においてアブソリュートスケールパターン２２が形成される面、すなわちＸ−Ｙ平面に垂直な方向をＺ方向としている。
【００４８】
信号検出部２３は、検出器トラック部２４及び信号処理回路２５を有する。信号検出部２３は、例えば、単一のＣＭＯＳ（Complementary Metal Oxide Semiconductor）集積回路として構成することができる。検出器トラック部２４は、３つの検出器トラックＤＩＮＣ、ＤＡＢＳ１及びＤＡＢＳ２を有する。検出器トラックＤＩＮＣ、ＤＡＢＳ１及びＤＡＢＳ２は、それぞれ、インクリメンタルトラックパターンＴＩＮＣ、アブソリュートトラックパターンＴＡＢＳ１、及び、アブソリュートトラックパターンＴＡＢＳ２からのパターン光を受光するように配置される。信号処理回路２５は、検出器トラック部２４の検出結果を示す信号を処理する回路として構成される。
【００４９】
上述の通り、光源１１から放射された光３０は、レンズ１３によって平行光線化される。図１では、光３０の３つの光路３１、３２及び３３を模式的に示している。光路３１は、インクリメンタルトラックパターンＴＩＮＣを照明する光を含む代表的な中央光路である。光路３２及び３３は、それぞれ、アブソリュートトラックパターンＴＡＢＳ２及びＴＡＢＳ１を照明する光を含む代表的な光路である。
【００５０】
光源格子１４を用いる場合、光源格子１４は、代表光路３１の周りの光がインクリメンタルトラックパターンＴＩＮＣのピッチ又は波長とほぼ適合するようなピッチで配列された開口を有する格子構造を有している。レンズ１３からの平行光線は、光源格子１４の格子構造を通過し、いわゆる自己像照明原理に従ってインクリメンタルトラックパターンＴＩＮＣを照明する。
【００５１】
インクリメンタルトラックパターンＴＩＮＣが照明されると、信号検出部２３の検出器トラックＤＩＮＣへ向けて、空間的に変調された光パターン（例えば回折光同士の干渉縞光）が出力される。例えば、約８μｍ以下のトラック波長を持つ場合、複数の回折光（例えば±１次回折光）が検出器トラックＤＩＮＣ上に干渉縞を生成するように、インクリメンタルトラックパターンＴＩＮＣが構成される。また、例えば約８−４０μｍのトラック波長を持つ場合、いくつかの回折光が相互作用して、検出器トラックＤＩＮＣの面で自己像（例えばＴａｌｂｏｔ像又はＦｌｅｓｎｅｌ像）を生成するように、インクリメンタルトラックパターンＴＩＮＣが構成される。
【００５２】
アブソリュートトラックパターンＴＡＢＳ２及びＴＡＢＳ１は、それぞれ検出器トラックＤＡＢＳ２及びＤＡＢＳ１上に投影される影像（例えばボケた又はボケていない影像）を生成するように構成されている。アブソリュートトラックパターンＴＡＢＳ１が照明されると、信号検出部２３の検出器トラックＤＡＢＳ１へ向けて、空間的に変調された光パターン（例えばアブソリュートトラックパターンＴＡＢＳ１に対応するパターン光）が出力される。アブソリュートトラックパターンＴＡＢＳ２が照明されると、信号検出部２３の検出器トラックＤＡＢＳ２へ向けて、空間的に変調された光パターン（例えばアブソリュートトラックパターンＴＡＢＳ２に対応するパターン光）が出力される。
【００５３】
空間的に変調された光パターンは、スケール２１と共に移動する。検出器トラックＤＩＮＣ、ＤＡＢＳ１及びＤＡＢＳ２のそれぞれでは、所望の検出信号を得るため、空間的に変調された光パターンを空間的にフィルタリングして検出できるように、例えば複数の光検出器領域が配列されている。複数の検出器領域は、複数の光検出器を測定方向に配列することで構成してもよいし、測定方向に複数の開口が設けられた空間フィルタマスクを介して大きな面積を有する光検出器に光を入射させることで実現してもよい。
【００５４】
なお、図２に示したトラックパターンの構成は例示に過ぎず、検出器トラックでパターンを検出できる限り、他の構成及び配置を取りうることは言うまでもない。
【００５５】
次いで、アブソリュートスケールパターン２２及び信号検出部２３について、より詳細に説明する。図３は、アブソリュートスケールパターン２２及び信号検出部２３の構成を示す図である。図３では、便宜上、Ｚ方向に沿ってＸ−Ｙ平面を見た場合の信号検出部２３及びアブソリュートスケールパターン２２を並べて表示している。
【００５６】
図３では、アブソリュートトラックパターンＴＡＢＳ１の空間波長はＬ１、アブソリュートトラックパターンＴＡＢＳ２の空間波長はＬ２である。アブソリュートトラックパターンＴＡＢＳ１及びアブソリュートトラックパターンＴＡＢＳ２は、空間的に強度変調された光パターンを透過（又は反射）するパターンが設けられている。このパターンは、Ｙ方向の幅（断面寸法）が、測定方向ＭＡ（Ｘ方向）に沿った位置の関数として変化するように構成される。
【００５７】
検出器トラックＤＩＮＣ、ＤＡＢＳ１及びＤＡＢＳ２のそれぞれは、例えば、直角位相型検出器を構成するように複数の光検出器が配列されている。この例では、各検出器トラックは、受光した空間変調光パターンの４つの空間位相（すなわち０°、９０°、１８０°、２７０°）を検出する空間フィルターを与えるように、４つの近接する検出器要素が均等な間隔で配置される。このように配置された４つの近接する検出器要素のグループを複数設け、図３に示すように、複数のグループからの各空間位相にかかる信号を加算している。加算した信号は、４つの記号Ａ（０°）、Ｂ（９０°）、Ａ−（１８０°）、Ｂ−（２７０°）を用いて示している。具体的には、検出器トラックＤＩＮＣに対応する４つの直角位相信号を、信号Ａｉｎｃ、Ｂｉｎｃ、Ａ−ｉｎｃ、Ｂ−ｉｎｃとして示している。同様に、検出器トラックＤＡＢＳ１の４つの直角位相信号を、信号Ａａｂｓ１、Ｂａｂｓ１、Ａ−ａｂｓ１及びＢ−ａｂｓ１として示し、検出器トラックＤＡＢＳ２の４つの直角位相信号を、信号Ｂ−ａｂｓ２、Ａ−ａｂｓ２、Ｂａｂｓ２及びＡａｂｓ２として示している。
【００５８】
直角位相信号は、対応するスケールトラックの現在の局所的な波長内の各トラックの空間位相位置を決定するように処理される。特に、アブソリュートトラックパターンＴＡＢＳ１及びアブソリュートトラックパターンＴＡＢＳ２のいずれか又は両方が、強度変調成分を有する空間的に変調された光パターンを与える特徴を含むＤＭＳＴパターンであるとき、強度変調成分の４つの空間的な位相（すなわち、０°、９０°、１８０°及び２７０°）に対応する信号が得られる。
【００５９】
これらアブソリュートトラックパターンＴＡＢＳ１（波長Ｌ１）及びアブソリュートトラックパターンＴＡＢＳ２（波長Ｌ２）に由来する直角位相信号を、例えば特許文献２と同様に信号処理することで、合成波長Ｓで周期的に変動する合成波長位置信号を得ることができる。
Ｓ＝Ｌ１×Ｌ２／｜Ｌ１−Ｌ２｜
【００６０】
また、特許文献２と同様に、合成波長Ｓよりも長周期の、又は、より緩やかな変動を示す広範囲位置信号を得ることができる。以上より、広範囲位置信号と合成波長信号を組み合わせることで、精密に絶対的位置を測定することができる。
【００６１】
一例においては、アブソリュートスケールパターン２２の全幅は、約３．０ｍｍ以下とすることができる。アブソリュートトラックパターンＴＡＢＳ２の波長Ｌ２は、Ｌ２＝７２０μｍ、アブソリュートトラックパターンＴＡＢＳ１の波長Ｌ１は、Ｌ１＝７００μｍとすることができる。インクリメンタルトラックパターンＴＩＮＣの波長は２０μｍとすることができる。特許文献２によれば、これにより約２５．２ｍｍの合成波長が得られる。なお、この例で挙げた構成及び寸法は例示に過ぎず、これらに限定されるものではない。
【００６２】
次に、実施の形態１にかかる信号処理回路１００について説明する。この信号処理回路１００は、上記の信号処理回路２５に対応するものであり、ここでは受光素子の光電流に基づいた電圧信号を出力する部分に着目して説明する。すなわち、信号処理回路の構成は、以下で説明する構成に限定されるものではなく、エンコーダにおける位置検出を行うために用いられる他の回路等が設けられ得る。
【００６３】
図４は、実施の形態１にかかる信号処理回路１００の構成を模式的に示すブロック図である。図５は、実施の形態１にかかる信号処理回路１００の構成をより詳細に示す回路図である。信号処理回路１００は、基準電圧生成回路１、電流電圧変換回路２、サンプルホールド回路３及び増幅回路４を有する。
【００６４】
基準電圧生成回路１は、電源電圧ＶＤＤに基づいて、基準電圧ＲＥＦを生成する。図５に示すように、基準電圧生成回路１は、抵抗Ｒ１１（第４の抵抗とも称する）、抵抗Ｒ１２（第５の抵抗とも称する）、演算増幅器Ａ１（第４の演算増幅器とも称する）を有する。抵抗Ｒ１１と抵抗Ｒ１２とは、この順で電源電圧ＶＤＤとグランドＧＮＤとの間に直列に接続され、抵抗Ｒ１１と抵抗Ｒ１２との間のノードから、電源電圧ＶＤＤを分圧した基準電圧ＲＥＦが出力される。演算増幅器Ａ１の非反転入力端子には、抵抗Ｒ１１と抵抗Ｒ１２とが構成する分圧抵抗から出力された基準電圧ＲＥＦが入力される。演算増幅器Ａ１の反転入力端子と出力端子とはボルテージフォロワ接続されており、出力端子からは基準電圧ＲＥＦが出力される。
【００６５】
電流電圧変換回路２は、受光素子５に流れる光電流Ｉｐｄａを、電圧信号Ｖｉｖａに変換する。図５に示すように、電流電圧変換回路２は、演算増幅器Ａ２（第２の演算増幅器とも称する）、抵抗Ｒ２１（第１の抵抗とも称する）、コンデンサＣ２１（第２のコンデンサとも称する）を有する。演算増幅器Ａ２の非反転入力端子には、基準電圧生成回路１が出力する基準電圧ＲＥＦが入力される。演算増幅器Ａ２の反転入力端子は、受光素子５のカソードと接続される。また、演算増幅器Ａ２の反転入力端子と出力端子との間には、抵抗Ｒ２１とコンデンサＣ２１とが並列に接続される。以上の構成により、演算増幅器Ａ２の出力端子からは、受光素子５に流れる光電流Ｉｐｄａを変換した電圧信号Ｖｉｖａが出力される。
【００６６】
サンプルホールド回路３は、電流電圧変換回路２から出力された電圧信号Ｖｉｖａを、サンプルホールド信号に応じてホールドする。図５に示すように、サンプルホールド回路３は、演算増幅器Ａ３（第１の演算増幅器とも称する）、コンデンサＣ３１（第１のコンデンサとも称する）、スイッチＳＷを有する。電流電圧変換回路２の出力端子、すなわち演算増幅器Ａ２の出力端子と、演算増幅器Ａ３の非反転入力端子との間には、スイッチＳＷが挿入される。スイッチＳＷは、サンプルホールド信号ＳＨに応じて開閉可能に構成される。コンデンサＣ３１の一端は、スイッチＳＷと演算増幅器Ａ３の非反転入力端子との間に接続される。コンデンサＣ３１の他端は、基準電圧生成回路１の出力端子、換言すれば演算増幅器Ａ１の出力端子と接続され、基準電圧ＲＥＦが入力される。サンプルホールド回路３のサンプルホールド動作については、後述する。
【００６７】
増幅回路４は、サンプルホールド回路３でホールドされた電圧を増幅し、増幅した電圧を出力信号ＶＯＵＴとして出力する、オフセット付きの反転増幅器として構成される。ここでは、オフセットとして基準電圧生成回路１から出力された基準電圧ＲＥＦが入力される。図５に示すように、増幅回路４は、演算増幅器Ａ４（第３の演算増幅器とも称する）、抵抗Ｒ４１（第２の抵抗とも称する）、抵抗Ｒ４２（第３の抵抗とも称する）を有する。演算増幅器Ａ４の非反転入力端子には、基準電圧生成回路１から出力された基準電圧ＲＥＦがオフセット電圧として入力される。サンプルホールド回路３の出力端子、すなわち演算増幅器Ａ３の出力端子と、演算増幅器Ａ４の反転入力端子との間には、抵抗Ｒ４１が挿入される。演算増幅器Ａ４の反転入力端子と抵抗Ｒ４１との間と、演算増幅器Ａ４の出力端子との間には、抵抗Ｒ４２が挿入される。これにより、演算増幅器Ａ４の出力端子からは、サンプルホールド回路３でホールドされた電圧を増幅した電圧を、基準電圧ＲＥＦだけオフセットさせた電圧である出力信号ＶＯＵＴが出力される。
【００６８】
次いで、信号処理回路１００の動作について説明する。図６は、実施の形態１にかかる信号処理回路１００の動作の動作を示すタイミングチャートである。本実施の形態においては、図６に示すように、電源電圧ＶＤＤに変動が生じると、電源電圧ＶＤＤを分圧して生成された基準電圧ＲＥＦも連動して変動する。
【００６９】
ここで、時刻Ｔ０よりも前では、サンプルホールド信号ＳＨのレベルはＨＩＧＨであり、サンプルホールド回路３のスイッチＳＷは、閉じている。よって、サンプルホールド回路３には電圧信号Ｖｉｖａが入力される。
【００７０】
その後、時刻Ｔ０において、サンプルホールド信号ＳＨのレベルがＨＩＧＨからＬＯＷに遷移すると、サンプルホールド回路３のスイッチＳＷが開放される。このとき、サンプルホールド回路３のコンデンサＣ３１の一端には基準電圧ＲＥＦが入力されているので、コンデンサＣ３１には、Ｖｉｖａ＝Ｉｐｄａ・Ｒ２１＋ＲＥＦから基準電圧ＲＥＦを減じた電圧Ｉｐｄａ・Ｒ２１に対応する電荷がチャージされている。よって、スイッチＳＷが開放されたときに、サンプルホールド回路３は、式［５］に示すように、コンデンサＣ３１にチャージされた電荷による電圧Ｉｐｄａ・Ｒ２１と基準電圧ＲＥＦとを加算した電圧を電圧信号ＶＨとしてホールドする。
ＶＨ＝Ｉｐｄａ・Ｒ２１＋ＲＥＦ      ［５］
【００７１】
上述の通り、増幅回路４は、基準電圧ＲＥＦのオフセットを有する反転増幅器として構成されているので、出力信号ＶＯＵＴは、以下の式［６］で表される。但し、式［５］では、抵抗Ｒ４１と抵抗Ｒ４２とで決定されるゲインをＧ（Ｇ＝−Ｒ４２／Ｒ４１）としている。
ＶＯＵＴ＝Ｇ（ＶＨ−ＲＥＦ）＋ＲＥＦ    ［６］
【００７２】
ここで、サンプルホールド回路３のコンデンサＣ３１に入力される基準電圧ＲＥＦと、増幅回路４の演算増幅器Ａ４に入力される基準電圧ＲＥＦとは連動して変動するため、上述の式［６］は、以下の式［７］に変形できる。
ＶＯＵＴ＝Ｇ（Ｉｐｄａ・Ｒ２１＋ＲＥＦ−ＲＥＦ）＋ＲＥＦ
＝Ｇ・Ｉｐｄａ・Ｒ２１＋ＲＥＦ                        ［７］
【００７３】
式［７］に示すように、ゲインＧが乗じられている左辺第１項は受光素子５に流れる光電流Ｉｐｄａ及び抵抗Ｒ２１の値によって決定されるので、出力信号ＶＯＵＴのうちでゲインが作用する成分は基準電圧ＲＥＦによらず一定となる。これに対し、オフセットを示す左辺第２項は基準電圧ＲＥＦの値であるので、出力信号ＶＯＵＴは、ゲイン成分が一定に維持されたままで、基準電圧ＲＥＦの変動に追従するように変動することが理解できる。これにより、出力信号ＶＯＵＴのゲインの変動を防止し、光電流の変化を精度よく出力信号ＶＯＵＴに反映することが可能となる。
【００７４】
以上説明したように、本構成では、サンプリング回路を１つ用いれば済むので、上述の信号処理回路７００と比較して、回路規模が小さいより簡易な構成で、電源電圧ないしは基準電圧の変動による影響を抑制することができる。
【００７５】
更に、例えば特許文献１のような、上述した４相信号を用いる構成においては、各相が反映された出力信号を用いた演算タイミングが相違する。しかし、本構成においては、出力信号が電源電圧ないしは基準電圧の変動に追従するため、演算タイミングが相違していても基準電圧の変動が相殺される。その結果、各相の演算タイミングの相違に起因する誤差を抑制し、位置検出精度を向上できることが理解できる。
【００７６】
また、信号処理回路１００から出力された出力信号ＶＯＵＴは、エンコーダでの位置検出を行うため、他の演算装置での演算で用いられ、例えば基準電圧ＲＥＦと比較される場合がある。このとき、上述の通り、出力信号ＶＯＵＴはオフセット成分である基準電圧ＲＥＦの変動に追従して変動する。従って、他の演算装置において比較対象となる基準電圧ＲＥＦに対して、出力信号ＶＯＵＴは同様に変化する。その結果、出力信号ＶＯＵＴと基準電圧ＲＥＦとの比較結果から、基準電圧ＲＥＦの変動の影響を除去することができる。これにより、エンコーダは、電源電圧ないしは基準電圧の変動によらず、安定した位置検出が可能となる。
【００７７】
その他の実施の形態
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上述の基準電圧生成回路、電流電圧変換回路、サンプルホールド回路及び増幅回路の構成は例示に過ぎず、同様の機能を実現できる限り、他の素子を追加し、又は、他の構成としてもよい。
【符号の説明】
【００７８】
１、６１  基準電圧生成回路
２、６２  電流電圧変換回路
３、６３、６６  サンプルホールド回路
４、６４  増幅回路
５、６５  受光素子
１０  光学式エンコーダ
１１  光源
１３  レンズ
１４  光源格子
２０  照明部
２１  スケール
２２  アブソリュートスケールパターン
２３  信号検出部
２４  検出器トラック部
２５  信号処理回路
４１、４２  電流電圧変換器
４３  差動増幅器
４４  比較回路
１００、６００、７００  信号処理回路
１０１  ダイヤルゲージ
１０２  本体部
１０３  表示部
１０４  操作ボタン
１０５  ステム
１０６  スピンドル
１０７  測定子
１０８  出力ポート
Ａ１〜Ａ４、Ａ６１〜Ａ６４、Ａ６６、ＯＰ１〜ＯＰ４  演算増幅器
Ｃ１〜Ｃ３、Ｃ２１、Ｃ３１、Ｃ６１〜Ｃ６３  コンデンサ
ＤＡＢＳ１、ＤＡＢＳ２、ＤＩＮＣ  検出器トラック
ＧＮＤ  グランド
Ｒ１〜Ｒ８  Ｒ１１、Ｒ１２、Ｒ２１、Ｒ４１、Ｒ４２  抵抗
ＲＥＦ、ＲＥＦＨ  基準電圧
ＳＨ  サンプルホールド信号
ＳＷ、ＳＷ１、ＳＷ２  スイッチ
ＴＡＢＳ１、ＴＡＢＳ２  アブソリュートトラックパターン
ＴＩＮＣ  インクリメンタルトラックパターン
ＶＤＤ  電源電圧
ＶＨ  電圧信号
Ｖｉｖａ  電圧信号
ＶＯＵＴ  出力信号
ＺＢＰＤ１〜ＺＢＰＤ４、ＺＰＤ１〜ＺＰＤ４  フォトダイオード
【図１】
2018084462.tif 000003
【図２】
2018084462.tif 000004
【図３】
2018084462.tif 000005
【図４】
2018084462.tif 000006
【図５】
2018084462.tif 000007
【図６】
2018084462.tif 000008
【図７】
2018084462.tif 000009
【図８】
2018084462.tif 000010