(57)【要約】【課題】正規の手順に依らなければ不正監視情報等のデータを消去できない遊技機制御用マイクロコンピュータを提供する。【解決手段】遊技機の主制御基板１に実装された遊技機制御用マイクロコンピュータ１０には、電源が断たれても記憶が保持される不揮発性メモリ部１０４を設け、この不揮発性メモリ部１０４にアクセス可能なメモリ管理部１０３は、ＣＰＵ部１０１から入力されるデータ書込およびデータ読出と、遊技機の外部にあるメモリ読出装置から通信制御部１０５を介して入力されるデータ読出、メモリ消去および消去履歴データ読出のみを受け付けるので、ＣＰＵ部１０１により集計された集計データはバックアップ電源２が外されても良好に保持され、正規のメモリ読出装置２００を用いなければ、不揮発性メモリ部１０４に書き込まれた集計データを消去することができない。【選択図】図２
2018089100.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、遊技機制御用プログラムが記憶されているＲＯＭ部と、該ＲＯＭ部の遊技機制御用プログラムに基づいて遊技機の制御を行うＣＰＵ部と、該ＣＰＵ部が前記遊技機制御用プログラムを実行する際に作業領域として利用可能なＲＡＭ部と、を備えたワンチップ構造の遊技機制御用マイクロコンピュータにおいて、
電源供給が断たれても、遊技機稼働中に書き込まれた記憶内容を保持する不揮発性メモリ部と、
前記不揮発性メモリ部への書き込み及び消去を行えるメモリ管理部と、
遊技機の外部から接続される外部装置と前記メモリ管理部との通信を中継して、外部装置による不揮発性メモリ部へのアクセスを可能にする通信制御部と、
を備え、
前記メモリ管理部は、
前記ＣＰＵ部から書込コマンドが発行された場合には、ＣＰＵ部から受け取ったデータを不揮発性メモリ部へ書き込み、
前記ＣＰＵ部から読出コマンドが発行された場合には、読み出し対象のデータを不揮発性メモリ部から読み出して、前記ＣＰＵ部へ渡し、
前記通信制御部を介して前記外部装置からメモリクリアコマンドが発行された場合には、データを不揮発性メモリ部から消去し、
前記通信制御部を介して前記外部装置から読出コマンドが発行された場合には、読み出し対象のデータを不揮発性メモリ部から読み出して、前記外部装置へ渡す、
ようにしたことを特徴とする遊技機制御用マイクロコンピュータ。
【請求項２】
前記メモリ管理部は、前記ＣＰＵ部からのメモリクリアコマンドを受理不能とすることで、ＲＯＭ部に記憶されている遊技機制御用プログラムに基づき発行されたメモリクリアコマンドによっては、不揮発性メモリ部のデータをクリアできないようにしたことを特徴とする請求項１に記載の遊技機制御用マイクロコンピュータ。
【請求項３】
前記メモリ管理部は、メモリクリアコマンドを受信したとき、当該メモリクリアコマンドの送信元が通信制御部でなければ、これを受理しないことで、不揮発性メモリ部のデータをクリアできないようにしたことを特徴とする請求項２に記載の遊技機制御用マイクロコンピュータ。
【請求項４】
前記メモリ管理部は、
前記ＣＰＵ部からのコマンド及びデータを受信するポートと、前記通信制御部からのコマンド及びデータを受信するポートと、を別々に備え、
前記ＣＰＵ部に対応するポートのレジスタには、メモリクリアコマンドを定義しておかないことで、ＣＰＵ部からのメモリクリアコマンドを受理できないようにしたことを特徴とする請求項２に記載の遊技機制御用マイクロコンピュータ。
【請求項５】
前記ＣＰＵ部からメモリ管理部への送信路に設けられ、送信元がＣＰＵであることを送信内容に付す送信元マーキング部、および／または、前記通信制御部からメモリ管理部への送信路に設けられ、送信元が通信制御部であることを送信内容に付す送信元マーキング部を設け、
前記メモリ管理部は、メモリクリアコマンドにマーキングされた送信元の情報に基づいて、メモリクリアコマンドを受理するか否かを判断するようにしたことを特徴とする請求項２に記載の遊技機制御用マイクロコンピュータ。
【請求項６】
前記メモリ管理部は、書込用のデータに基づく誤り検知情報の生成機能を備え、前記ＣＰＵ部から書込コマンドを受信した場合、書込用のデータと併せて誤り検知情報を前記不揮発性メモリ部へ書き込むようにしたことを特徴とする請求項１〜請求項５の何れか１項に記載の遊技機制御用マイクロコンピュータ。
【請求項７】
前記メモリ管理部は、誤り検知情報を用いたデータ誤り検知機能を備え、前記ＣＰＵ部もしくは前記外部装置から読出コマンドを受信した場合、不揮発性メモリ部から読出対象のデータと併せて誤り検知情報を読み出し、この誤り検知情報に基づいてデータ誤りの有無を検知するようにしたことを特徴とする請求項６に記載の遊技機制御用マイクロコンピュータ。
【請求項８】
前記メモリ管理部は、前記不揮発性メモリ部から読み出したデータの誤り検知結果を、読み出したデータと併せて読出コマンド送信元へ送信するようにしたことを特徴とする請求項７に記載の遊技機制御用マイクロコンピュータ。
【請求項９】
前記メモリ管理部は、前記不揮発性メモリ部から読み出したデータの誤り検知結果が誤り有りとなった場合、当該エラーのあるデータは読み飛ばし、前記不揮発性メモリ部から次順位のデータを読み出してデータ誤りの有無を検知し、データ誤りの無かったデータのみを読出コマンド送信元へ送信するようにしたことを特徴とする請求項７に記載の遊技機制御用マイクロコンピュータ。
【請求項１０】
前記不揮発性メモリ部は、ＣＰＵ部から書込みを依頼されるデータを格納するデータ領域と、メモリ管理部が不揮発性メモリ部の管理のために使用するデータを格納する管理領域とを有し、
前記通信制御部を介して接続される外部装置より、メモリクリアコマンドと併せて、自装置を識別できるユニークな識別情報および外部装置が備える時計・カレンダー機能に基づく日時情報を受信したメモリ管理部は、不揮発性メモリ部におけるデータ領域の内容を消去すると共に、メモリクリアコマンドと併せて受信した外部装置の識別情報および日時情報を含む消去履歴のデータを前記管理領域へ格納するようにしたことを特徴とする請求項１〜請求項９の何れか１項に記載の遊技機制御用マイクロコンピュータ。
【請求項１１】
前記メモリ管理部は、前記通信制御部を介して前記外部装置から消去履歴読出コマンドが発行された場合には、読み出し対象のデータを不揮発性メモリ部の管理領域から読み出して、前記外部装置へ渡すようにしたことを特徴とする請求項１０に記載の遊技機制御用マイクロコンピュータ。
【請求項１２】
前記メモリ管理部は、消去履歴のデータに基づく誤り検知情報の生成機能を備え、前記外部装置からのメモリクリアコマンドを受信した場合、消去履歴のデータと併せて誤り検知情報を前記不揮発性メモリ部の管理領域へ書き込むようにしたことを特徴とする請求項１０又は請求項１１に記載の遊技機制御用マイクロコンピュータ。
【請求項１３】
前記メモリ管理部は、誤り検知情報を用いたデータ誤り検知機能を備え、前記外部装置から消去履歴読出コマンドを受信した場合、不揮発性メモリ部の管理領域から読出対象のデータと併せて誤り検知情報を読み出し、この誤り検知情報に基づいてデータ誤りの有無を検知するようにしたことを特徴とする請求項１２に記載の遊技機制御用マイクロコンピュータ。
【請求項１４】
前記メモリ管理部は、前記不揮発性メモリ部の管理領域から読み出したデータの誤り検知結果を、読み出したデータと併せて外部装置へ送信するようにしたことを特徴とする請求項１３に記載の遊技機制御用マイクロコンピュータ。
【請求項１５】
前記メモリ管理部は、前記不揮発性メモリ部から読み出したデータの誤り検知結果が誤り有りとなった場合、当該エラーのあるデータは読み飛ばし、前記不揮発性メモリ部の管理領域から次順位のデータを読み出してデータ誤りの有無を検知し、データ誤りの無かったデータのみを外部装置へ送信するようにしたことを特徴とする請求項１３に記載の遊技機制御用マイクロコンピュータ。
【請求項１６】
遊技機制御用マイクロコンピュータ自身を識別できるユニークな識別情報であるチップＩＤを記憶するチップＩＤ記憶部を有し、
前記通信制御部を介して接続される外部装置よりメモリクリアコマンドを受信したメモリ管理部が、不揮発性メモリ部のデータを消去した後、外部装置がチップＩＤを日時情報と併せてメモリクリア履歴として記憶できるように、前記チップＩＤ記憶部に記憶されているチップＩＤを当該外部装置へ送信するようにしたことを特徴とする請求項１〜請求項１５の何れか１項に記載の遊技機制御用マイクロコンピュータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも、遊技機制御用プログラムが記憶されているＲＯＭ部と、該ＲＯＭ部の遊技機制御用プログラムに基づいて遊技機の制御を行うＣＰＵ部と、該ＣＰＵ部が前記遊技機制御用プログラムを実行する際に作業領域として利用可能なＲＡＭ部と、を備えたワンチップ構造の遊技機制御用マイクロコンピュータに関するもので、特に、異常監視関連情報を記憶するために搭載する不揮発性メモリへのアクセスをコントロールする技術に関するものである。
【背景技術】
【０００２】
パチンコ機やパチスロ機等の遊技機は、著しく客の射幸心をそそるものであってはならない。そのために、遊技メダル又は遊技球（以下「遊技メダル等」という。）の投入数に対する払い出し数の比率（以下「出玉率」という。）の範囲が法律で定められており、各遊技機メーカーは、出玉率が許容範囲に収まるような遊技機を開発しなければならない。
【０００３】
一方、遊技機の主たる制御を担う主制御基板に搭載された遊技機用マイクロコンピュータは、遊技の公平性を担保するため、予め定めた確率の抽選に基づいて遊技の進行を制御するものとなっている。そこで、各遊技機メーカーは、この出玉率が法律で定められた範囲から逸脱しないような抽選確率を遊技機の仕様として定めて、遊技機を開発することとなる。
【０００４】
しかし、遊技機メーカーが開発した遊技機における遊技進行の制御が正しく行われていたとしても、近年の巧妙多様化した不正行為によって、本来の設計値よりも多い遊技メダル等の払い出しを許してしまう場合がある。例えば、遊技機に設けられているクギや役物を物理的に変形させて遊技球の動きを制限したり、主制御基板等の制御回路に不正な細工をして誤動作を誘発させたりすることで、出玉率が法律上の許容範囲を大きく超えるほど多くの遊技メダル等を払い出させて、不正に利益を得るのである。
【０００５】
このような不正行為は、遊技メダル等の払い出し異常や、投入異常として、主制御基板に搭載された遊技機制御用マイクロコンピュータによって監視することが可能である。しかし、遊技機制御用マイクロコンピュータによる不正監視を実現するためには、遊技機制御用マイクロコンピュータのＣＰＵ資源を不正監視に割かなければならないため、その分だけ、遊技機制御用マイクロコンピュータの負荷が増大するという問題が生ずる。
【０００６】
そこで、不正監視を目的とするプログラムのための制御領域、データ領域、および、作業領域を、遊技の進行を制御するためのプログラムの制御領域等とは別の領域に配置することにより、遊技の進行を制御するためのプログラムの制御負荷の増大をできるだけ抑えるようにした主制御部を備える遊技台が提案されている（特許文献１参照。）。
【０００７】
また、どのような不正がどのタイミングで行われたかをチェックできるようにするため、遊技メダル等の投入数および払い出し数を長期に亘り収集し、収集した情報に基づいて出玉率や役物比率（役物による払い出し数の比率）を導出するメイン制御基板を備えたスロットマシンが提案されている（特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−１３６４０８号公報
【特許文献２】特開２０１６−８７２３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に記載された遊技台や特許文献２に記載されたスロットマシンでは、せっかく集計した不正監視情報を意図的に消去できてしまうという欠点がある。すなわち、遊技メダル等の投入数および払い出し数は、主制御部やメイン制御基板に設けられたＲＡＭ上の作業領域に記憶されているため、そのＲＡＭへの給電が断たれると、不正監視情報が記録されている作業領域の内容が消去されてしまうのである。
【００１０】
なお、遊技台やスロットマシンの主電源が切られた後も、ＲＡＭにはバックアップ電源から給電されるようになっており、本来なら、ＲＡＭの記憶内容は記憶保持されるのであるが、バックアップ電源は、主制御部やメイン制御基板の外に配置されている電源回路から供給されているために、バックアップ電源のコネクタを抜くだけで、ＲＡＭのデータを消去することができてしまう。
【００１１】
したがって、特許文献１に記載された遊技台や特許文献２に記載されたスロットマシンでは、不正行為を行った行為者が、その不正行為の発覚を回避するために、バックアップ電源のコネクタを抜いてＲＡＭに格納されている不正監視情報を消去することができてしまうのである。
【００１２】
本発明は上記事情に鑑みてなされたものであり、正規の手順に依らなければ不正監視情報等のデータを消去できない遊技機制御用マイクロコンピュータの提供を目的とする。
【課題を解決するための手段】
【００１３】
上記の課題を解決するために、請求項１に係る発明は、少なくとも、遊技機制御用プログラムが記憶されているＲＯＭ部と、該ＲＯＭ部の遊技機制御用プログラムに基づいて遊技機の制御を行うＣＰＵ部と、該ＣＰＵ部が前記遊技機制御用プログラムを実行する際に作業領域として利用可能なＲＡＭ部と、を備えたワンチップ構造の遊技機制御用マイクロコンピュータにおいて、電源供給が断たれても、遊技機稼働中に書き込まれた記憶内容を保持する不揮発性メモリ部と、前記不揮発性メモリ部への書き込み及び消去を行えるメモリ管理部と、遊技機の外部から接続される外部装置と前記メモリ管理部との通信を中継して、外部装置による不揮発性メモリ部へのアクセスを可能にする通信制御部と、を備え、前記メモリ管理部は、前記ＣＰＵ部から書込コマンドが発行された場合には、ＣＰＵ部から受け取ったデータを不揮発性メモリ部へ書き込み、前記ＣＰＵ部から読出コマンドが発行された場合には、読み出し対象のデータを不揮発性メモリ部から読み出して、前記ＣＰＵ部へ渡し、前記通信制御部を介して前記外部装置からメモリクリアコマンドが発行された場合には、データを不揮発性メモリ部から消去し、前記通信制御部を介して前記外部装置から読出コマンドが発行された場合には、読み出し対象のデータを不揮発性メモリ部から読み出して、前記外部装置へ渡す、ようにしたことを特徴とする。
【００１４】
また、請求項２に係る発明は、前記請求項１に記載の遊技機制御用マイクロコンピュータにおいて、前記メモリ管理部は、前記ＣＰＵ部からのメモリクリアコマンドを受理不能とすることで、ＲＯＭ部に記憶されている遊技機制御用プログラムに基づき発行されたメモリクリアコマンドによっては、不揮発性メモリ部のデータをクリアできないようにしたことを特徴とする。
【００１５】
また、請求項３に係る発明は、前記請求項２に記載の遊技機制御用マイクロコンピュータにおいて、前記メモリ管理部は、メモリクリアコマンドを受信したとき、当該メモリクリアコマンドの送信元が通信制御部でなければ、これを受理しないことで、不揮発性メモリ部のデータをクリアできないようにしたことを特徴とする。
【００１６】
また、請求項４に係る発明は、前記請求項２に記載の遊技機制御用マイクロコンピュータにおいて、前記メモリ管理部は、前記ＣＰＵ部からのコマンド及びデータを受信するポートと、前記通信制御部からのコマンド及びデータを受信するポートと、を別々に備え、前記ＣＰＵ部に対応するポートのレジスタには、メモリクリアコマンドを定義しておかないことで、ＣＰＵ部からのメモリクリアコマンドを受理できないようにしたことを特徴とする。
【００１７】
また、請求項５に係る発明は、前記請求項２に記載の遊技機制御用マイクロコンピュータにおいて、前記ＣＰＵ部からメモリ管理部への送信路に設けられ、送信元がＣＰＵであることを送信内容に付す送信元マーキング部、および／または、前記通信制御部からメモリ管理部への送信路に設けられ、送信元が通信制御部であることを送信内容に付す送信元マーキング部を設け、前記メモリ管理部は、メモリクリアコマンドにマーキングされた送信元の情報に基づいて、メモリクリアコマンドを受理するか否かを判断するようにしたことを特徴とする。
【００１８】
また、請求項６に係る発明は、前記請求項１〜請求項５の何れか１項に記載の遊技機制御用マイクロコンピュータにおいて、前記メモリ管理部は、書込用のデータに基づく誤り検知情報の生成機能を備え、前記ＣＰＵ部から書込コマンドを受信した場合、書込用のデータと併せて誤り検知情報を前記不揮発性メモリ部へ書き込むようにしたことを特徴とする。
【００１９】
また、請求項７に係る発明は、前記請求項６に記載の遊技機制御用マイクロコンピュータにおいて、前記メモリ管理部は、誤り検知情報を用いたデータ誤り検知機能を備え、前記ＣＰＵ部もしくは前記外部装置から読出コマンドを受信した場合、不揮発性メモリ部から読出対象のデータと併せて誤り検知情報を読み出し、この誤り検知情報に基づいてデータ誤りの有無を検知するようにしたことを特徴とする。
【００２０】
また、請求項８に係る発明は、前記請求項７に記載の遊技機制御用マイクロコンピュータにおいて、前記メモリ管理部は、前記不揮発性メモリ部から読み出したデータの誤り検知結果を、読み出したデータと併せて読出コマンド送信元へ送信するようにしたことを特徴とする。
【００２１】
また、請求項９に係る発明は、前記請求項７に記載の遊技機制御用マイクロコンピュータにおいて、前記メモリ管理部は、前記不揮発性メモリ部から読み出したデータの誤り検知結果が誤り有りとなった場合、当該エラーのあるデータは読み飛ばし、前記不揮発性メモリ部から次順位のデータを読み出してデータ誤りの有無を検知し、データ誤りの無かったデータのみを読出コマンド送信元へ送信するようにしたことを特徴とする。
【００２２】
また、請求項１０に係る発明は、前記請求項１〜請求項５の何れか１項に記載の遊技機制御用マイクロコンピュータにおいて、前記不揮発性メモリ部は、ＣＰＵ部から書き込みを依頼されるデータを格納するデータ領域と、メモリ管理部が不揮発性メモリ部の管理のために使用するデータを格納する管理領域とを有し、前記通信制御部を介して接続される外部装置より、メモリクリアコマンドと併せて、自装置を識別できるユニークな識別情報および外部装置が備える時計・カレンダー機能に基づく日時情報を受信したメモリ管理部は、不揮発性メモリ部におけるデータ領域の内容を消去すると共に、メモリクリアコマンドと併せて受信した外部装置の識別情報および日時情報を含む消去履歴のデータを前記管理領域へ格納するようにしたことを特徴とする。
また、請求項１１に係る発明は、前記請求項１０に記載の遊技機制御用マイクロコンピュータにおいて、前記メモリ管理部は、前記通信制御部を介して前記外部装置から消去履歴読出コマンドが発行された場合には、読み出し対象のデータを不揮発性メモリ部の管理領域から読み出して、前記外部装置へ渡すようにしたことを特徴とする。
【００２３】
また、請求項１２に係る発明は、前記請求項１０又は請求項１１に記載の遊技機制御用マイクロコンピュータにおいて、前記メモリ管理部は、消去履歴のデータに基づく誤り検知情報の生成機能を備え、前記外部装置からのメモリクリアコマンドを受信した場合、消去履歴のデータと併せて誤り検知情報を前記不揮発性メモリ部の管理領域へ書き込むようにしたことを特徴とする。
【００２４】
請求項１３に係る発明は、前記請求項１２に記載の遊技機制御用マイクロコンピュータにおいて、前記メモリ管理部は、誤り検知情報を用いたデータ誤り検知機能を備え、前記外部装置から消去履歴読出コマンドを受信した場合、不揮発性メモリ部の管理領域から読出対象のデータと併せて誤り検知情報を読み出し、この誤り検知情報に基づいてデータ誤りの有無を検知するようにしたことを特徴とする。
【００２５】
また、請求項１４に係る発明は、前記請求項１３に記載の遊技機制御用マイクロコンピュータにおいて、前記メモリ管理部は、前記不揮発性メモリ部の管理領域から読み出したデータの誤り検知結果を、読み出したデータと併せて外部装置へ送信するようにしたことを特徴とする。
【００２６】
また、請求項１５に係る発明は、前記請求項１３に記載の遊技機制御用マイクロコンピュータにおいて、前記メモリ管理部は、前記不揮発性メモリ部から読み出したデータの誤り検知結果が誤り有りとなった場合、当該エラーのあるデータは読み飛ばし、前記不揮発性メモリ部の管理領域から次順位のデータを読み出してデータ誤りの有無を検知し、データ誤りの無かったデータのみを外部装置へ送信するようにしたことを特徴とする。
【００２７】
また、請求項１６に係る発明は、前記請求項１〜請求項１５の何れか１項に記載の遊技機制御用マイクロコンピュータにおいて、遊技機制御用マイクロコンピュータ自身を識別できるユニークな識別情報であるチップＩＤを記憶するチップＩＤ記憶部を有し、前記通信制御部を介して接続される外部装置よりメモリクリアコマンドを受信したメモリ管理部が、不揮発性メモリ部のデータを消去した後、外部装置がチップＩＤを日時情報と併せてメモリクリア履歴として記憶できるように、前記チップＩＤ記憶部に記憶されているチップＩＤを当該外部装置へ送信するようにしたことを特徴とする。
【発明の効果】
【００２８】
本発明に係る遊技機制御用マイクロコンピュータによれば、正規の外部装置からクリアコマンドを送信しなければ不正監視情報等のデータを消去できないので、不正行為を行った行為者による不正監視情報の消去が困難となり、不正行為監視の実効性を高めることができる。
【図面の簡単な説明】
【００２９】
【図１】本発明に係る遊技機制御用マイクロコンピュータを備える遊技機にメモリ読出装置を接続した概略構成図である。
【図２】主制御基板に実装した遊技機制御用マイクロコンピュータの構成図である。
【図３】（ａ）は、ぱちんこ式遊技機において集計してゆくデータ構成図であり、（ｂ）は、回胴式遊技機において集計してゆくデータ構成図である。
【図４】ＣＰＵ部とメモリ管理部と不揮発性メモリ部と通信制御部に着目した入出力関連構造を示すブロック図である。
【図５】ＣＰＵ部が不揮発性メモリ部にデータを書き込む場合の入出力状況を示すブロック図である。
【図６】ＣＰＵ部が不揮発性メモリ部からデータを読み出す場合の入出力状況を示すブロック図である。
【図７】メモリ読出装置からの指示により通信制御部が不揮発性メモリからデータを読み出す場合の入出力状況を示すブロック図である。
【図８】メモリ読出装置からの指示により通信制御部が不揮発性メモリからページ単位でデータを消去する場合の入出力状況を示すブロック図である。
【図９】メモリ読出装置からの指示により通信制御部が不揮発性メモリから消去履歴データを読み出す場合の入出力状況を示すブロック図である。
【発明を実施するための形態】
【００３０】
以下、本発明に係る遊技機制御用マイクロコンピュータの実施形態を、添付図面に基づいて詳細に説明する。
【００３１】
図１に示す遊技機Ｐは遊技球を用いた弾球遊技を行えるぱちんこ式遊技機である。遊技機Ｐにおける主な遊技進行の制御等を担う主制御基板１には、少なくとも、遊技機Ｐの主電源が切られた後も電源供給を維持できるバックアップ電源２、遊技盤面に設けられた役物装置や各種入賞口等が備えるセンサ、ソレノイド、モータ、ＬＥＤ等（以下、これらを総称して遊技用デバイス３という）、遊技球を払い出す払出装置４が接続されている。
【００３２】
また、遊技機用マイクロコンピュータ１０が搭載される主制御基板１は、外部装置たるメモリ読出装置２００と接続ケーブル３００を介して接続可能であり、メモリ読出装置２００からの指示により、遊技機用マイクロコンピュータ１０内のデータ（例えば、不正監視情報を含むデータ）をメモリ読出装置２００へ送信したり、遊技機用マイクロコンピュータ１０内のデータを消去したりできる。
【００３３】
図２は、遊技機制御用マイクロコンピュータ１０の概略構成を示す。遊技機制御用マイクロコンピュータ１０の内部には、ＣＰＵ部１０１があり、ＲＯＭ部１０２ａに記憶された遊技機制御用プログラムを読み出して実行し、必要に応じてＲＡＭ部１０２ｂにデータを読み書きしている。
【００３４】
ぱちんこ式の遊技機Ｐの場合、遊技機制御用プログラムによる遊技動作の一例は、次のようなものになる。
【００３５】
ＣＰＵ部１０１は、主制御基板１に設けられた入出力ポート１１を介して、遊技用デバイス３の一つである遊技球センサからの入力信号を監視し、遊技球の入賞を検知すると、入賞口の種別に応じて予め定められている払出数分の遊技球を払い出すように、払出装置４に指示する。
【００３６】
遊技球が入賞した入賞口が始動口であった場合、特別図柄装置における図柄変動などの演出をするとともに、大当りか否かの判定を行う。大当たりの判定は、遊技球が始動口へ入賞したのを検知したタイミングで取得した乱数値が、予め定めておいた特定の値と一致するか否かで行う。すなわち、始動口入賞時に取得した乱数値が特定の値と一致した場合に、これを大当りと判定するのである。なお、この処理をぱちんこ式遊技機の内部抽選と呼ぶ。
【００３７】
内部抽選の確率は、乱数の取り得る値の範囲と、大当りと判定する乱数値の個数で決まる。例えば、乱数の取り得る値の範囲が、０〜１９９であり、７という値１個だけを大当りの乱数値と定めておいた場合には、大当りの確率は１／２００となる。
【００３８】
上記のようにして大当たりと判定された場合に行う大当りの遊技動作として、ＣＰＵ部１０１は、入出力ポート１１を介して、役物装置のソレノイドを駆動し、大入賞口を開放し、大入賞口へ遊技球が入賞できるようにする。そして、入出力ポート１１を介して、遊技球センサにより、大入賞口への遊技球の入賞を検知すると、入賞の都度、払出装置４に遊技球の払い出しを指示する。
【００３９】
大入賞口に所定個数以上の遊技球が入賞したことを検知すると、大入賞口をいったん閉じるが、大入賞口の開放が、所定の回数に達しない場合、再び大入賞口を開放する。なお、大当り時に何回目で大入賞口を開放するかは、大当りの確率とともに、遊技機の仕様として適宜に定められている。
【００４０】
一方、回胴式遊技機の場合、遊技機制御用プログラムによる遊技動作の一例は、次のようなものになる。
【００４１】
ＣＰＵ部１０１は、主制御基板１に実装された入出力ポート１１を介して、遊技用デバイス３の一つである遊技メダル投入センサからの入力信号を監視し、遊技メダルが投入されたことを検知する。
【００４２】
１回の遊技で投入できる最大枚数よりも多くの遊技メダルが投入された場合、超過した遊技メダルは内部に貯留され、その貯留枚数を更新する。なお、遊技メダルが投入されるのではなく、投入ボタンが操作された場合、それは貯留された遊技メダルが投入されたものとみなし、貯留数を減じて、投入数を加算する。
【００４３】
ＣＰＵ部１０１は、入出力ポート１１を介して、回胴回転装置のスタートレバーが操作されたのを検知すると、スタートレバー操作を検知したタイミングで乱数を取得し、その乱数の値によって、回胴が停止したときに、どの図柄を揃えてもよいか決定する。この処理を回胴式遊技機の内部抽選と呼ぶ。ここで、ある図柄について揃えてもよいと決定した場合、その図柄について「フラグを立てる」と表現することとする。
【００４４】
また、ＣＰＵ部１０１は、入出力ポート１１を介して、ステッピングモータのパルスを出力することにより、回胴回転装置を制御する。
【００４５】
そして、ＣＰＵ部１０１は、入出力ポート１１を介して、停止ボタンが操作されたことを検知すると、回胴回転装置によって回転していた回胴を停止させるのであるが、このとき、回転している回胴の停止位置近くの図柄が、フラグの立った図柄である場合は、その図柄が停止位置に揃って止まるように回胴回転装置を制御し、フラグの立った図柄が停止位置近くにない場合は、特定の図柄が停止位置に揃わないように回胴回転装置を制御する。つまり、回胴式遊技機で図柄が揃うのは、回胴式遊技機の内部抽選によって特定の図柄についてフラグが立ち、かつ、遊技者が停止ボタンをその図柄が停止位置に差し掛かったタイミングで操作した場合である。
【００４６】
停止位置に図柄が揃った場合、ＣＰＵ部１０１は、揃った図柄に応じた枚数の遊技メダルを、払出装置４に指示して払い出すか、又は、貯留数をその分増加させる。
【００４７】
このように、ぱちんこ式遊技機および回胴式遊技機の何れにおいても、ＣＰＵ部１０１が遊技状態の遷移の制御、及び、各遊技状態における遊技メダル等の投入と払い出しの制御を全て行っており、それら遊技の履歴を遊技情報として集計する。その集計例を図３に示す。
【００４８】
図３（ａ）は、ぱちんこ式遊技機の集計データの一例を示し、発射数、賞球数、始動口賞球数、その他入賞口賞球数、普通電役賞球数、特別電役賞球数に区分し、各々２バイトで集計する。図３（ｂ）は、回胴式遊技機の集計データの一例を示し、投入数、遊技回数、再遊技回数、有利区間遊技回数、入賞払い出し数、役物払い出し数、連続役物払い出し数に区分し、各々２バイトで集計する。
【００４９】
上記のような集計データを用いれば、遊技機が著しく客の射幸心をそそるものでないための法定の基準、あるいは自主的に定義した基準に沿って、適否を判断することができる。遊技機Ｐが正常に運用されていれば、当然のことながら、得られた集計データが、それらの基準から逸脱することはない。
【００５０】
しかしながら、不正行為が行われた場合、不正行為は不正な利益を得る目的で行われるので、この出玉率が設計値から逸脱することとなり、このような状態を異常として検出することができる。
【００５１】
例えば、主制御基板１の制御回路に不正な細工をして内部抽選を誤動作させ、大当りを頻発させたり、有利区間を長くしたりした場合、遊技者が不正な利益を得ることとなるが、この場合、出玉率が設計値よりも大きくなる。一方、ぱちんこ式遊技機のクギを曲げるなどして、普通の入賞口への入賞が減った場合、遊技場側が不正な利益を得ることとなるが、この場合、普通入賞口の出玉率が設計値よりも小さくなる。
【００５２】
ＣＰＵ部１０１は、これらの遊技情報をＲＡＭ部１０２ｂ内の作業領域に記憶する。ＲＡＭ部１０２ｂの電源は、バックアップ電源２に接続されており、遊技機Ｐの主電源がＯＦＦにされても、ＲＡＭ部１０２ｂ内に記憶されている遊技情報等は消えない。
【００５３】
ところが、バックアップ電源２と主制御基板１とは、ハーネスとコネクタで接続されており、主制御基板１からコネクタを外せば、遊技機制御用マイクロコンピュータ１０内にあるＲＡＭ部１０２ｂへの給電が断たれ、ＲＡＭ部１０２ｂに記憶されていた遊技情報等は消えてしまう。すなわち、不正監視情報として用いることが可能な遊技情報をＲＡＭ部１０２ｂに保存していたのでは、不正行為者によって容易に遊技情報を削除されてしまう危険性があるため、バックアップ電源２による遊技情報の保持は、必ずしも不正監視に適したものとはいえない。
【００５４】
しかして、本実施形態に示す遊技機制御用マイクロコンピュータ１０は、ＣＰＵ部１０１がＲＡＭ部１０２ｂに集計した遊技情報を集計データとしてメモリ管理部１０３へ渡し、その集計データを不揮発メモリ部１０４に書き込むようにメモリ管理部１０３へ指示することで、電源が供給されなくても記憶内容が保持される不揮発性メモリ部１０４にて集計データを保持させるものとした。また、メモリ管理部１０３は、ＣＰＵ部１０１より読出コマンドを受けると、不揮発性メモリ部１０４に保存した集計データを読み出して、ＣＰＵ部１０１へ送信できる。
【００５５】
ＣＰＵ部１０１で動作する遊技機制御用プログラムは、図３に例示したフォーマット（ぱちんこ式の遊技機Ｐにおいては、図３（ａ）に示すデータフォーマット）でＲＡＭ部１０２ｂ内の作業領域に遊技データを集計し、任意のタイミング、例えば６，０００個の遊技球を発射する毎に、その集計データを不揮発性メモリ部１０４へ書き込む。そして、不揮発性メモリ部１０４へ、その集計データを書き込んだ後は、ＲＡＭ１０２ｂ内の作業領域の集計データをクリアし、以後の集計を続ける。
【００５６】
かくすれば、不揮発性メモリ部１０４には、発射した遊技球６，０００個毎に集計された遊技データ（集計データ）が蓄積されていくことになる。その蓄積された集計データを、最新のデータから１０回分遡って読み出し、１０回分を集計することで、最新の発射した遊技球６０，０００個についての遊技データに基づく出玉率を計算することができる。ぱちんこ式遊技機では、１分間に発射できる遊技球は約１００個なので、６，０００個の遊技球を発射する時間は、約１時間であり、６０，０００個の場合は約１０時間である。
【００５７】
前述したように、遊技機Ｐは予め設定された確率に基づいて遊技が進行するものの、正常な遊技機であっても短期間の出玉率は変動が大きく、不正の有無を判断する基準としては適切でない。法律で定める基準も、１時間、及び１０時間の出玉率で規定されているので、比較的短期間毎に集計データを不揮発性メモリ部１０４に保存し、所定量の集計データが蓄積されたところで、集計データを束で読み出して集計することにより、当該遊技機Ｐが法定の基準を満たしているか否かを確認することが可能となる。
【００５８】
また、不揮発性メモリ部１０４は、書き込まれた記憶内容を読み出せるだけでなく、消去することも可能であるが、不揮発性メモリ部１０４内のデータを消去するには、メモリ読出装置２００を用いる必要がある。すなわち、メモリ読出装置２００からのメモリクリアコマンドを、インターフェース１２および通信制御部１０５を介してメモリ管理部１０３が受信したときに限って、不揮発性メモリ部１０４内のデータ消去がメモリ管理部１０３によって実行されるのである。
【００５９】
一方、正規の遊技機制御用プログラムには不揮発性メモリ部１０４の記憶内容を消去するクリアコマンドを定義しないことで、正規の遊技機制御用プログラムを実行しているＣＰＵ部１０１からメモリ管理部１０３へは、メモリクリアコマンドが送信されることはなく、正常動作中のＣＰＵ部１０１からの指示で、不揮発性メモリ部１０４内のデータが消去されることはない。加えて、メモリ管理部１０３は、ＣＰＵ部１０１からのメモリクリアコマンドを受理不能としておく。
【００６０】
かくすれば、ＲＯＭ部１０２ｂに記憶されている遊技機制御用プログラムが改竄されるなどして、不正なメモリクリアコマンドがＣＰＵ部１０１からメモリ管理部１０３へ送信されたり、ノイズ等の影響で暴走したＣＰＵ部１０１が本来の遊技機制御用プログラムとは異なる動作をした場合でも、ＣＰＵ部１０１からのメモリクリアコマンドをメモリ管理部１０３が受理して実行することは無いので、ＣＰＵ部１０１からの指示で不揮発性メモリ部１０４内のデータが消失することはない。
【００６１】
なお、ＣＰＵ部１０１からのメモリクリアコマンドをメモリ管理部１０３に受理させない手法は、特に限定されるものではない。例えば、メモリ管理部１０３がメモリクリアコマンドを受信したとき、当該メモリクリアコマンドの送信元が通信制御部１０５でなければ、これを受理しないことで、不揮発性メモリ部１０４のデータをクリアできないようにしてもよい。或いは、メモリ管理部１０３には、物理的に異なる２つのポートを設け、ＣＰＵ部１０１に対応する側のポートのレジスタには、メモリクリアコマンドを定義しておかないことで、ＣＰＵ部からのメモリクリアコマンドを受理できないようにしても良い。
【００６２】
或いは、ＣＰＵ部１０１からメモリ管理部１０３への送信路にはＣＰＵ側送信元マーキング部１０６ａを設け、通信制御部１０５からメモリ管理部１０３への送信路にはメモリ管理部側送信元マーキング部１０６ｂを設けることで、ＣＰＵ部１０１からメモリ管理部１０３へ送信されるコマンドにはＣＰＵ部１０１から送信されたことを示すマーキングを付し、通信制御部１０５からメモリ管理部１０３へ送信されるコマンドには通信制御部１０５から送信されたことを示すマーキングを付すことで、メモリ管理１０３がメモリクリアコマンドにマーキングされた送信元の情報（ＣＰＵ部１０１からのコマンドか、通信制御部１０５からのコマンドか）に基づいて、受信したメモリクリアコマンドを受理するか否かを判断するのである。
【００６３】
ＣＰＵ側送信元マーキング部１０６ａやメモリ管理部側送信元マーキング部１０６ｂで行うマーキングの手法は、適宜に採用して構わない。例えば、ＣＰＵ部１０１からメモリ管理部１０３への送信路で１バイトのコマンドが送信される場合、ＣＰＵ側送信元マーキング部１０６ａとして、無条件に「１０００００００」と論理和をとるような回路を用いると、メモリ管理部１０３で受理されるコマンドの最上位ビットが必ず「１」になる。通信制御部１０５からメモリ管理部１０３への送信路で１バイトのコマンドが送信される場合、メモリ管理部側送信元マーキング部１０６ｂとして、無条件に「０１１１１１１１」と論理積をとるような回路を用いると、メモリ管理部１０３で受理されるコマンドの最上位ビットが必ず「０」になる。
【００６４】
すなわち、ＣＰＵ側送信元マーキング部１０６ａを経てメモリ管理部１０３に到達したコマンドの最上位ビットは必ず「１」となり、メモリ管理部側送信元マーキング部１０６ｂを経てメモリ管理部１０３に到達したコマンドの最上位ビットは必ず「０」となるので、仮に、メモリクリアコマンドの送信元を偽装できた場合でも、最上位ビットが「０」か「１」かで、送信元を確実に判定できるのである。
【００６５】
したがって、メモリクリアコマンドを受信したメモリ管理部１０３が、その最上位ビットが「１」の場合には不揮発性メモリ部１０４のクリアを実行せず、最上位ビットが「０」であれば不揮発性メモリ部１０４のクリアを実行するように設定しておけば、確実に、ＣＰＵ部１０１からのメモリクリアコマンドを受理させない構成を実現できる。
【００６６】
なお、ＣＰＵ側送信元マーキング部１０６ａやメモリ管理部側送信元マーキング部１０６ｂの両方を設けずに、どちらか一方のみを設けるようにしても良い。例えば、ＣＰＵ側送信元マーキング部１０６ａのみを設ける場合には、メモリクリアコマンドの最上位ビットが「１」のときだけメモリ管理部１０３がこれを受理しない設定とすれば良く、逆に、メモリ管理部側送信元マーキング部１０６ｂのみを設ける場合には、メモリクリアコマンドの最上位ビットが「０」のときだけメモリ管理部１０３がこれを受理する設定とすれば良い。
【００６７】
一方、遊技機Ｐの動作試験のように、通常とは異なる動作状況で遊技機Ｐを稼働させた後、通常の動作状況下に置いたとき、あるいは、遊技機Ｐが中古機として流通した結果、それまで稼働していた遊技場と異なる遊技場で稼働を開始したときなど、それまでの遊技情報を消去する必要があり、そのような場合にメモリ読出装置２００のメモリクリア機能を使って、不揮発性メモリ部１０４のデータを消去する。
【００６８】
このメモリ読出装置２００は、日時情報を取得可能な時計・カレンダー機能部２０１と、自装置を特定することができる機器ＩＤを記憶している機器ＩＤ記憶部２０２と、不揮発性メモリ部１０４から読み出した集計データ等を記憶可能なデータ記憶部２０３と、データ記憶部２０３に記憶されているデータ等を可視表示するための表示部２０４を有している。
【００６９】
メモリ読出装置２００によって不揮発性メモリ部１０４のデータを消去する場合、メモリ読出装置２００をインターフェース１２を介して遊技機用マイクロコンピュータ１０の通信制御部１０５へ接続し、メモリ読出装置２００からメモリクリアコマンドを通信制御部１０５へ発行し、これを受けた通信制御部１０５は、メモリ管理部１０３に対して、不揮発性メモリ部１０４の内容を消去するメモリクリアコマンドを送信し、これを受けたメモリ管理部１０３が、不揮発メモリ部１０４の内容を消去するのである。
【００７０】
また、メモリ読出装置２００から通信制御部１０５へ送信するメモリクリアコマンドの電文のなかには機器ＩＤと日時情報を含めておき、通信制御部１０５を介して、メモリ読出装置２００からのクリアコマンド、機器ＩＤ、日時情報を受け取ったメモリ管理部１０３は、不揮発性メモリ部１０４のデータ領域１０４ａを消去するとともに、管理領域１０４ｂに、機器ＩＤ、日時情報を書き込むことで、メモリクリアを実行した装置と実行日時を含む履歴情報（消去履歴データ）を不揮発性メモリ部１０４に記憶しておくことが可能となる。
【００７１】
データ領域１０４ａに対するメモリクリアの実行と管理領域１０４ｂへの消去履歴データの書き込みが完了した後、メモリ管理部１０３は、通信制御部１０５へメモリ消去完了報告を送信すると、通信制御部１０５は、メモリ消去完了報告とともに、チップＩＤ１０６をメモリ読出装置２００へ送信する。なお、チップＩＤとは、遊技機制御用マイクロコンピュータ１０自身を識別できるユニークな識別情報であり、チップＩＤ記憶部１０７に記憶されている。
【００７２】
通信制御部１０５よりメモリ消去完了報告を受け取ったメモリ読出装置２００は、受信したチップＩＤと日時情報をデータ記憶部２０３へ記憶しておく。なお、チップＩＤと共に記憶する日時情報は、メモリクリアコマンドを送信したときの日時情報でも良いし、通信制御部１０５からチップＩＤを受信したときの日時情報でも良い。
【００７３】
以上のように、不揮発性メモリ部１０４の内容を消去する場合に、それをいつ誰が行ったかを記録しておくことは、それが不正な操作であるか否か判断するため重要であるが、そのためには、正しい日時情報を取得できなければならない。そのための日時情報をメモリ読出装置２００から送信させれば、遊技機制御用マイクロコンピュータ１０の内部に時計・カレンダー機能を設けておく必要がないので、消去履歴データの記録を容易に実現できる。
【００７４】
次に、ＣＰＵ部１０１とメモリ管理部１０３と不揮発性メモリ部１０４と通信制御部１０５の間で行われるコマンドやデータの詳細を説明する。図４のブロック図に示すように、ＣＰＵ部１０１は、内部のレジスタを介して、メモリ管理部１０３の第１入出力ポート１０３ａと送受信を行い、通信制御部１０５は、内部のレジスタを介して、メモリ管理部１０３の第２入出力ポート１０３ｂと送受信を行う。メモリ管理部１０３は、第１入出力ポート１０３ａおよび第２入出力ポート１０３ｂを介して、不揮発性メモリ部１０４のデータ領域１０４ａおよび管理領域１０４ｂと送受信を行う。なお、メモリ管理部１０３に、不揮発性メモリ部１０４との送受信専用の入出力ポートを別途設けて、不揮発性メモリ部１０４への読み書きおよび消去を専用の入出力ポートから行うようにしても良い。
【００７５】
先ず、ＣＰＵ部１０１が収集した遊技情報を不揮発性メモリ部１０４に書き込む場合の処理を、図５に基づいて説明する。
【００７６】
ＣＰＵ部１０１は、保存したいデータ（集計データ）をメモリ管理部１０３の第１入出力ポートに設けられたデータレジスタへ書き込み、書込コマンドをメモリ管理部１０３の第１入出力ポートに設けられたコマンドレジスタへ書き込む。コマンドレジスタへ書込コマンドが書き込まれると、メモリ管理部１０３は、不揮発性メモリ部１０４のデータ領域１０４ａへデータレジスタの内容を保存する処理を開始する。
【００７７】
なお、本実施形態で用いる不揮発性メモリ部１０４は、例えばフラッシュメモリで構成する。フラッシュメモリは、ページ単位でデータを消去できる不揮発性メモリである。本構成例の不揮発性メモリ部１０４は、ページ０からページ３までの４ページを備えており、ページ０およびページ１をデータ領域１０４ａに充て、ページ２およびページ３を管理領域１０４ｂに充て、これらをメモリ管理部１０３のみが使用可能とする。なお、フラッシュメモリのほか、ＭＲＡＭ、ＲｅＲＡＭ、ＦｅＲＡＭなどを不揮発性メモリ部１０４として用いても構わない。
【００７８】
メモリ管理部１０３は、ページ内をサイズの等しい複数のブロックに分割してアクセスし、各ブロックにはブロック番号（例えば、２バイト長）として単調増加する連続番号を付して管理する。
【００７９】
また、フラッシュメモリは、ページ単位でデータが消去された場合、各ブロックから読み出されるデータとしてはＦＦｈとなる。従って、ブロック番号のうちＦＦｈ又はＦＦＦＦｈを欠番とすれば、書き込み済みブロックだけを検索することができる。そして、検索により得られた書き込み済みブロックのブロック番号のうち、最大値が最後の書き込みブロック番号を示すこととなるので、新たに書き込む集計データは、その次のブロックに書き込めば良いのである。なお、ページ内に未書き込みのブロックが残っていない場合は、他ページのデータを消去して（例えば、ページ０が一杯の場合はページ１を消去して）、続きのデータブロックを書き込めば良い。
【００８０】
メモリ管理部１０３は、このようにしてＣＰＵ部１０１から受け取ったデータ（集計データ）にブロック番号を追加して、不揮発性メモリ部１０４のデータ領域１０４ａへ書き込むのである。なお、指示された集計データを不揮発性メモリ部１０４のデータ領域１０４ａに書き込んだ後、書込完了をメモリ管理部１０３からＣＰＵ部１０１へ報告するようにしても良い。
【００８１】
次に、ＣＰＵ部１０１が、不揮発性メモリ部１０４から集計データを読み出す場合の処理を、図６に基づいて説明する。
【００８２】
不揮発性メモリ部１０４に保存してある集計データを読み出したい場合、ＣＰＵ部１０１は、メモリ管理部１０３の第１入出力ポート１０３ａに設けられたコマンドレジスタへ読出コマンドを書き込む。この場合、最新のブロックから何ブロック目のブロックを読出すかを指定する数値も併せて指定する。
【００８３】
読出コマンドを受けたメモリ管理部１０３は、ブロック番号から最新のブロックを検索し、その最新ブロックを基準として、コマンドレジスタに指定された範囲のブロックを特定し、それらの集計データを第１入出力ポート１０３ａのデータレジスタへ読み出し、ＣＰＵ部１０１のレジスタへ送信される。
【００８４】
なお、複数ブロック分の集計データを受信したＣＰＵ部１０１は、それらを更に集計して不正の有無を判断できる遊技データに加工し、例えば主制御基板１の外装カバー等に設けた表示器１３に表示するようにしても良い。かくすれば、遊技店の遊技店員等が表示器１３の表示内容を見て、当該遊技機Ｐに対する不正の有無を判断できる。あるいは、ＣＰＵ部１０１が実行する遊技機制御用プログラムに、遊技データから不正の蓋然性が高い状態か否かを判定する機能を設けておき、ＣＰＵ部１０１が行った判定結果（不正の蓋然性が高いか否かの判定結果）を表示器１３に表示するようにしても良い。
【００８５】
このように、ＣＰＵ部１０１は、メモリ管理部１０３を介して不揮発性メモリ部１０４へのデータ書き込み、および不揮発性メモリ部１０４からのデータ読み出しを行えるのである。しかも、前述したように、メモリ管理部１０３の第１入出力ポート１０３ａのコマンドレジスタには、消去コマンドを定義しておかないことで、ＣＰＵ部１０１でどのようなプログラムが実行されたとしても、不揮発性メモリ部１０４を消去するメモリクリアコマンドとしてメモリ管理部１０３に受理されることはないので、ＣＰＵ部１０１からのコマンドによって不揮発性メモリ部１０４のデータが消去されることはない。
【００８６】
次に、メモリ読出装置２００からの指示により、通信制御部１０５が不揮発性メモリ部１０４から集計データを読み出す場合の処理を、図７に基づいて説明する。
【００８７】
メモリ読出装置２００によって、不揮発性メモリ部１０４に保存してある集計データを読み出したい場合、メモリ読出装置２００より通信制御部１０５へ読出コマンドを送信すると、これを受けた通信制御部１０５は、メモリ管理部１０３の第２入出力ポート１０３ｂに設けられたコマンドレジスタへ読出コマンドを書き込む。この場合、最新のブロックから何ブロック目のブロックを読出すかを指定する数値も併せて指定する。
【００８８】
読出コマンドを受けたメモリ管理部１０３は、ブロック番号から最新のブロックを検索し、その最新ブロックを基準として、コマンドレジスタに指定された範囲のブロックを特定し、それらの集計データを第２入出力ポート１０３ｂのデータレジスタへ読み出し、通信制御部１０５のレジスタへ送信され、更に、メモリ読出装置２００へ送信される。
【００８９】
なお、メモリ読出装置２００は、受信した複数ブロック分の集計データを更に集計して不正の有無を判断できる遊技データに加工し、表示部２０４に表示するようにしても良い。かくすれば、メモリ読出装置２００の操作者等が表示部２０４の表示内容を見て、当該遊技機Ｐに対する不正の有無を判断できる。あるいは、メモリ読出装置２００に、遊技データから不正の蓋然性が高い状態か否かを判定する機能を設けておき、その判定結果（不正の蓋然性が高いか否かの判定結果）を表示部２０４に表示するようにしても良い。
【００９０】
次に、メモリ読出装置２００からの指示により、通信制御部１０５が不揮発性メモリ部１０４からデータを削除する場合の処理を、図８に基づいて説明する。
【００９１】
メモリ読出装置２００からメモリクリアコマンド、機器ＩＤ、日時情報を受け取った通信制御部１０５は、メモリ管理部１０３の第２入出力ポート１０３ｂに設けられたコマンドレジスタへメモリクリアコマンド、機器ＩＤ、日時情報を書き込む。
【００９２】
これを受けたメモリ管理部１０３は、不揮発性メモリ部１０４のデータ領域１０４ａであるページ０とページ１のデータを消去し、管理領域１０４ｂであるページ２又はページ３の未書き込みブロックへ、消去履歴データ（機器ＩＤ及び実行日時）を書き込む。なお、管理領域１０４ｂにおけるページ及びブロックの管理方法は、上述したデータ領域１０４ａと同様である。
【００９３】
なお、メモリ読出装置２００によるデータ領域１０４ａの消去は、全ページの消去に限らず、指定された特定のページのみ消去するようにしても良い。また、メモリ管理部１０３によるページ消去が実行された場合には、メモリ管理部１０３から通信制御部１０５へメモリ消去完了報告を行い、これに伴って、通信制御部１０５よりメモリ読出装置２００へチップＩＤを送信する。かくすれば、メモリ読出装置２００がメモリクリアコマンドを遊技機制御用マイクロコンピュータ１０へ送信して不揮発性メモリ部のデータを消去した後、メモリ読出装置２００がメモリクリア履歴（チップＩＤ、日時情報）をデータ記憶部２０３に記憶でき、当該メモリ読出装置２００によってメモリ消去を行った遊技機制御用マイクロコンピュータ１０と、その実行日時を記録として残せる。
【００９４】
次に、メモリ読出装置２００からの指示により、通信制御部１０５が不揮発性メモリ部１０４の管理領域１０４ｂから消去履歴データを読み出す場合の処理を、図９に基づいて説明する。
【００９５】
メモリ読出装置２００からの消去履歴読出コマンドを受信した通信制御部１０５は、メモリ管理部１０３の第２入出力ポート１０３ｂに設けられたコマンドレジスタへ消去履歴読出コマンドを書き込む。このとき、最新のブロックから何ブロック目まで遡って読み出すかを指定する数値も併せて指定する。
【００９６】
これを受けたメモリ管理部１０３は、データ領域１０４ａから集計データを読み出す場合と同様に、管理領域１０４ｂから指定ブロックを特定し、指定範囲の各ブロックに書き込まれている消去履歴データを第２入出力ポート１０３ｂのデータレジスタへ読み出し、読み出し完了を通信制御部１０５へ伝える。通信制御部１０５は、読み出された消去履歴データをメモリ読出装置２００へ送信する。
【００９７】
このように、本実施形態に係る遊技機制御用マイクロコンピュータ１０においては、メモリ管理部１０３が、ＣＰＵ部１０１からのコマンドと、通信制御部１０５からのコマンドを明確に区別しているので、意図的であるか否かを問わず、ＣＰＵ部１０１が不揮発性メモリ部１０４から集計データを消去することはできないし、また、メモリ読出装置２００などの外部装置からの通信によって、架空の遊技データが不揮発性メモリ部１０４に追加されたりすることはない。したがって、不揮発性メモリ部１０４に保存された集計データは信頼性の高い不正監視情報として用いることができ、遊技機Ｐの不正の有無を判定するのに好適である。
【００９８】
なお、メモリ管理部１０３は、ＣＰＵ部１０１から集計データを受けた場合、そのまま不揮発性メモリ部１０４のデータ領域１０４ａに書き込むだけでなく、集計データに基づく誤り検知情報（エラー検出符号あるいはエラー訂正符号）を生成し、この誤り検知情報を集計データと併せて同じブロックへ書き込むようにしても良い。かくすれば、ＣＰＵ部１０１もしくはメモリ読出装置２００からの読出コマンドをメモリ管理部１０３が受けた場合、該当するブロックから集計データと併せて誤り検知情報を読み出し、一定手順による計算を行うことで、読み出した集計データに誤りがあるか否かを検知できる。また、誤り検知情報としてエラー訂正符号を用いた場合には、読み出した集計データのエラーを訂正できる可能性もある。
【００９９】
このように、書込用のデータに基づく誤り検知情報の生成機能と、誤り検知情報を用いたデータ誤り検知機能とをメモリ管理部１０３に持たせておけば、不揮発性メモリ部１０４の記憶素子の故障等に起因して、データ領域１０４ａに集計データが正確に記憶されていなかった場合には、その集計データに誤りがあることをメモリ管理部１０３が検知できるので、不揮発性メモリ部１０４のデータ領域１０４ａに記憶させた集計データの信頼性を担保できる。
【０１００】
例えば、メモリ管理部１０３がデータ領域１０４ａのブロックから読み出した集計データに対して行った誤り検出結果（エラーの有無）を、読み出した集計データと併せて読出コマンド送信元へ送信するようにしても良い。かくすれば、読出コマンドの送信元であるＣＰＵ部１０１あるいはメモリ読出装置２００において、誤り検出結果からその集計データを不正監視情報として使うか否かを判断できる。なお、誤り検知情報としてエラー訂正符号を用いた場合には、読み出した集計データに対するエラー訂正の状況（エラー修復の可・不可）を併せて送信するようにしても良い。
【０１０１】
或いは、メモリ管理部１０３がデータ領域１０４ａのブロックから読み出した集計データに対して行った誤り検出結果がエラー有りとなった場合、エラーの有る集計データを送信する代わりに、当該エラーの有る集計データは読み飛ばし、更に読み出すブロックを次順位へ遡って集計データを読み出し、エラーの無かった集計データのみを読出コマンド送信元へ送信するようにしても良い。かくすれば、読出コマンドの送信元であるＣＰＵ部１０１あるいはメモリ読出装置２００には、エラーの無い集計データのみが送信されるので、ＣＰＵ部１０１あるいはメモリ読出装置２００が受け取る集計データは、不正監視情報として信頼性の高いものとして扱うことができる。
【０１０２】
また、メモリ管理部１０３が、メモリ読出装置２００からメモリクリアコマンドを受けた場合にも、消去履歴データをそのまま不揮発性メモリ部１０４の管理領域１０４ｂに書き込むだけでなく、消去履歴データに基づき誤り検知情報を生成し、この誤り検知情報を消去履歴データと併せて同じブロックへ書き込むようにしても良い。かくすれば、メモリ読出装置２００から消去履歴読出コマンドをメモリ管理部１０３が受けた場合、指定されたブロックの消去履歴データと併せて誤り検知情報を読み出し、一定手順による計算を行うことで、読み出した消去履歴データに誤りがあるか否かを検知できる。また、誤り検知情報としてエラー訂正符号を用いた場合には、読み出した消去履歴データのエラーを訂正できる可能性もある。
【０１０３】
したがって、書込用のデータに基づく誤り検知情報の生成機能と、誤り検知情報を用いたデータ誤り検知機能を有するメモリ管理部１０３によって、消去履歴データの書込・読出の管理を行えば、不揮発性メモリ部１０４の記憶素子の故障等に起因して、管理領域１０４ｂに消去履歴データが正確に記憶されていなかった場合には、その消去履歴データに誤りがあることをメモリ管理部１０３が検知できるので、不揮発性メモリ部１０４の管理領域１０４ｂに記憶させた消去履歴データの信頼性を担保できる。
【０１０４】
例えば、メモリ管理部１０３が管理領域１０４ｂのブロックから読み出した消去履歴データに対して行った誤り検出結果（エラーの有無）を、読み出した消去履歴データと併せてメモリ読出装置２００へ送信するようにしても良い。かくすれば、メモリ読出装置２００において、誤り検出結果からその消去履歴データの信頼性を判断できる。なお、誤り検知情報としてエラー訂正符号を用いた場合には、読み出した消去履歴データに対するエラー訂正の状況（エラー修復の可・不可）を併せて送信するようにしても良い。
【０１０５】
或いは、メモリ管理部１０３が管理領域１０４ｂのブロックから読み出した消去履歴データに対して行った誤り検出結果がエラー有りとなった場合、エラーの有る消去履歴データを送信する代わりに、当該エラーの有る消去履歴データは読み飛ばし、更に読み出すブロックを次順位へ遡って消去履歴データを読み出し、エラーの無かった消去履歴データのみをメモリ読出装置２００へ送信するようにしても良い。かくすれば、メモリ読出装置２００には、エラーの無い消去履歴データのみが送信されるので、メモリ読出装置２００が受け取る消去履歴データは信頼性の高いものとして扱うことができる。
【０１０６】
なお、メモリ管理部１０３がデータ領域１０４ａあるいは管理領域１０４ｂのブロックより読み出したデータにエラーがあった場合、以後、該当ブロックへの書込を行わない閉鎖ブロックとして管理し、閉鎖ブロックが一定割合以上になった場合には、不揮発性メモリ部１０４の劣化による寿命が近づいている可能性について報知するために、例えば、メモリ警告信号をＣＰＵ部１０１へ送信し、表示器１３に表示させるようにしても良い。
【０１０７】
以上、本発明に係る遊技機用マイクロコンピュータの実施形態を添付図面に基づいて説明したが、本発明は、この実施形態に限定されるものではなく、特許請求の範囲に記載の構成を変更しない範囲で、公知既存の等価な技術手段を転用することにより実施しても構わない。
【符号の説明】
【０１０８】
１  主制御基板
１０    遊技機制御用マイクロコンピュータ
１０１  ＣＰＵ部
１０２ｂ  ＲＡＭ部
１０３  メモリ管理部
１０４  不揮発性メモリ部
１０５  通信制御部
１０７  チップＩＤ記憶部
２００  メモリ読出装置
【図１】
2018089100.tif 000003
【図２】
2018089100.tif 000004
【図３】
2018089100.tif 000005
【図４】
2018089100.tif 000006
【図５】
2018089100.tif 000007
【図６】
2018089100.tif 000008
【図７】
2018089100.tif 000009
【図８】
2018089100.tif 000010
【図９】
2018089100.tif 000011