(57)【要約】【課題】  ＡＣ結合型の入力回路を使用した場合に、ゆらぎが発生したデルタシグマ信号が入力されても、パワーアンプを正常に駆動して、正常な増幅動作を可能にするデルタシグマＡＤ変換装置を提供する。【解決手段】  パワーアンプを形成する電界効果トランジスタ２６、３６が直列に接続された直列回路を少なくとも１つ備え、直列回路が電源とグランドとの間に接続され、ＡＣ結合用のコンデンサ２１、２２を経て入力されたバンドパスΔΣ信号を駆動用としてパワーアンプに伝えるデルタシグマＡＤ変換装置において、ＡＣ結合用のコンデンサ２１、２２と電界効果トランジスタ２６のゲートとの間に設けられ、バンドパスΔΣ信号のピーク電圧を切り取って整形するクリップ回路２７を備える。【選択図】  図１
2018174421.tif 000002
【特許請求の範囲】
【請求項１】
パワーアンプを形成する電界効果トランジスタが直列に接続された直列回路を少なくとも１つ備え、前記直列回路が電源とグランドとの間に接続され、ＡＣ結合用のコンデンサを経て入力されたバンドパスΔΣ信号を駆動用として前記パワーアンプに伝えるデルタシグマＡＤ変換装置において、
前記ＡＣ結合用のコンデンサと前記電界効果トランジスタのゲートとの間に設けられ、前記バンドパスΔΣ信号のピーク電圧を切り取って整形するクリップ回路を備える、
ことを特徴とするデルタシグマＡＤ変換装置。
【請求項２】
前記クリップ回路は、前記電源側の電界効果トランジスタのゲートと前記結合用のコンデンサとの間に設けられている、
ことを特徴とする請求項１に記載のデルタシグマＡＤ変換装置。
【請求項３】
前記クリップ回路は、前記グランド側の電界効果トランジスタのゲートと前記結合用のコンデンサとの間に設けられている、
ことを特徴とする請求項２に記載のデルタシグマＡＤ変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、入力されたアナログ信号に応じたパルスから成るデジタル信号を出力するデルタシグマＡＤ（アナログ・デジタル）変換装置に関する。
【背景技術】
【０００２】
デルタシグマＡＤ変換装置は、信号の電力増幅をするための電力増幅器（以下、「パワーアンプ」という）を備えている。そして、デルタシグマＡＤ変換装置は、パワーアンプの高効率化等を可能にする。こうしたデルタシグマＡＤ変換装置には各種のものがある（例えば、特許文献１参照。）。デルタシグマＡＤ変換装置の一例を図５に示す。このデルタシグマＡＤ変換装置は、信号処理部１１０と、スイッチング（ＳＷ）パワーアンプ部１２０と、バンドパスフィルタ（ＢＰＦ）部１３０と、アンテナ１４０とを備えている。
【０００３】
信号処理部１１０は、アナログの入力信号を１．５ｂｉｔ（３値：＋１、０、−１）のバンドパスデルタシグマ信号（以下、「バンドパスΔΣ信号」という）に変換する。
【０００４】
例えば、入力信号に対してΔΣ変調を行うと、図６に示すように、標本化した入力信号を量子化し、信号のレベルに応じたパルス密度の信号、つまりΔΣ信号に変換する。このときに、量子化ノイズが発生し、ΔΣ信号は送信信号と共に量子化雑音を含む。こうしたΔΣ変調を基本として、信号処理部１１０はバンドパスΔΣ変調を行う。
【０００５】
これにより、信号処理部１１０は、図７に示すようなバンドパスΔΣ信号を生成する。信号処理部１１０は、駆動用のバンドパスΔΣ信号を生成する。駆動用バンドパスΔΣ信号はバンドパスΔΣ信号に応じて作成される。信号処理部１１０は、生成した駆動用バンドパスΔΣ信号をスイッチングパワーアンプ部１２０に送る。
【０００６】
スイッチングパワーアンプ部１２０は、信号処理部１１０からのバンドパスΔΣ信号によりスイッチングを行う。例えば、図８に示すように、スイッチングパワーアンプ部１２０は、ドライバ１２１ａ〜１２１ｄと、ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）１２２ａ〜１２２ｄと、コンデンサ１２３ａ、１２３ｂと、コイル１２４ａ、１２４ｂと、トランス１２５とを備えている。
【０００７】
ドライバ１２１ａ〜１２１ｄは、ＦＥＴ１２２ａ〜１２２ｄを駆動するための駆動回路である。つまり、ドライバ１２１ａ〜１２１ｄは、信号処理部１１０から駆動用のバンドパスΔΣ信号を受け取ると、駆動用のバンドパスΔΣ信号をＦＥＴ１２２ａ〜１２２ｄに出力する。ドライバ１２１ａ、１２１ｃは、ハイサイド側（電源側）のＦＥＴ１２２ａ、１２２ｃに駆動用バンドパスΔΣ信号を送り、ドライバ１２１ｂ、１２１ｄは、ローサイド側（グランド側）のＦＥＴ１２２ｂ、１２２ｄに駆動用バンドパスΔΣ信号を送る。
【０００８】
ＦＥＴ１２２ａ〜１２２ｄは、ドライバ１２１ａ〜１２１ｄからの駆動用バンドパスΔΣ信号でオンとオフとが制御される素子である。そして、ＦＥＴ１２２ａ〜１２２ｄがパワーアンプを形成している。例えば、ＦＥＴ１２２ａは、ドライバ１２１ａからの駆動用バンドパスΔΣ信号により、ドレインとソース間がオンとオフとを行う。同じく、ＦＥＴ１２２ｂ〜１２２ｄは、ドライバ１２１ｂ〜１２１ｄからの駆動用バンドパスΔΣ信号により、オンとオフとを行う。これらのＦＥＴ１２２ａ〜１２２ｄのオンとオフにより、パワーアンプは送信信号を生成する。
【０００９】
そして、ＦＥＴ１２２ａとＦＥＴ１２２ｂの直列回路と、ＦＥＴ１２２ｃとＦＥＴ１２２ｄの直列回路とが電源とグランドとの間に接続されている。ＦＥＴ１２２ａとＦＥＴ１２２ｂの直列回路では、ＦＥＴ１２２ａのソースとＦＥＴ１２２ｂのドレインとの接続点がコンデンサ１２３ａとコイル１２４ａとを経てトランス１２５の一方のコイルに接続されている。また、ＦＥＴ１２２ｃとＦＥＴ１２２ｄの直列回路では、ＦＥＴ１２２ｃのソースとＦＥＴ１２２ｄのドレインとの接続点がコンデンサ１２３ｂとコイル１２４ｂとを経てトランス１２５の他方のコイルに接続されている。
【００１０】
トランス１２５は２つのコイルから成り、一方のコイルの一端はコイル１２４ａとコンデンサ１２３ａを経てＦＥＴ１２２ａとＦＥＴ１２２ｂの接続点に接続され、一方のコイルの他端はグランドに接続されている。他方のコイルの一端はコイル１２４ｂとコンデンサ１２３ｂを経てＦＥＴ１２２ｃとＦＥＴ１２２ｄの接続点に接続され、他方のコイルの他端は出力端子となっている。トランス１２５は、この出力端子から送信信号をバンドパスフィルタ部１３０に送る。
【００１１】
バンドパスフィルタ部１３０は、図９に示すように、送信信号に含まれる量子化ノイズを除去するフィルタ回路である。バンドパスフィルタ部１３０は、量子化ノイズを除去した送信信号をアンテナ１４０に送る。アンテナ１４０は、バンドパスフィルタ部１３０から送信信号を受け取ると、送信波を出力する。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００８−１６０５８０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ところで、先に説明したデルタシグマＡＤ変換装置には、スイッチングパワーアンプ部１２０に次の課題がある。スイッチングパワーアンプ部１２０のパワーアンプに加えられる駆動用バンドパスΔΣ信号は送信信号の他に量子化ノイズを含む。こうしたバンドパスΔΣ信号は、直流（ＤＣ）から高周波の領域に大きなエネルギーを持つ。
【００１４】
スイッチングパワーアンプのハイサイドの入力側の基準電位（ＦＥＴ１２２ａのソース端子）は、出力側（ＦＥＴ１２２ａとＦＥＴ１２２ｂとの接続点）の電位と同じであるため、ＡＣ結合回路を用いて駆動用バンドパスΔΣ信号の電位を出力電位まで持ち上げる必要がある。また、そのためには直流から高周波まで広帯域にアイソレーションできる大きなインダクタンス値のトランスが必要となる。
【００１５】
また、駆動用バンドパスΔΣ信号をパワーアンプに入力する際に、入力回路にＡＣ結合を用いると、駆動用バンドパスΔΣ信号を正確に伝達させることができない。つまり、図１０に示すように、駆動用バンドパスΔΣ信号はデューティ比の変化する信号である。こうしたバンドパスΔΣ信号を入力すると、入力回路のコンデンサにより、図１０の斜線で示す部分の平均値でピーク電圧がシフトし、駆動用バンドパスΔΣ信号に変動（ゆらぎ）が発生してしまう。この結果、駆動用バンドパスΔΣ信号を正確にパワーアンプに伝えることができず、パワーアンプを正常に駆動することができないという欠点を持つ。。
【００１６】
この発明の目的は、前記の課題を解決し、ＡＣ結合型の入力回路を使用した場合に、ゆらぎが発生したデルタシグマ信号が入力されても、パワーアンプを正常に駆動して、正常な増幅動作を可能にするデルタシグマＡＤ変換装置を提供することにある。
【課題を解決するための手段】
【００１７】
前記の課題を解決するために、請求項１の発明は、パワーアンプを形成する電界効果トランジスタが直列に接続された直列回路を少なくとも１つ備え、前記直列回路が電源とグランドとの間に接続され、ＡＣ結合用のコンデンサを経て入力されたバンドパスΔΣ信号を駆動用として前記パワーアンプに伝えるデルタシグマＡＤ変換装置において、前記ＡＣ結合用のコンデンサと前記電界効果トランジスタのゲートとの間に設けられ、前記バンドパスΔΣ信号のピーク電圧を切り取って整形するクリップ回路を備える、ことを特徴とするデルタシグマＡＤ変換装置である。
【００１８】
請求項１の発明では、ＡＣ結合用のコンデンサを経て入力されたバンドパスΔΣ信号を駆動用としてパワーアンプに伝える際に、クリップ回路はバンドパスΔΣ信号のピーク電圧を切り取って整形する。
【００１９】
請求項２の発明は、請求項１に記載のデルタシグマＡＤ変換装置において、前記クリップ回路は、前記電源側の電界効果トランジスタのゲートと前記結合用のコンデンサとの間に設けられている、ことを特徴とする。
【００２０】
請求項３の発明は、請求項２に記載のデルタシグマＡＤ変換装置において、前記クリップ回路は、前記グランド側の電界効果トランジスタのゲートと前記結合用のコンデンサとの間に設けられている、ことを特徴とする。
【発明の効果】
【００２１】
請求項１の発明によれば、パワーアンプに対してＡＣ結合で駆動用のバンドパスΔΣ信号が入力された場合に、駆動用バンドパスΔΣ信号のピーク電圧にゆらぎが発生しても、クリップ回路により駆動用バンドパスΔΣ信号のピーク電圧を整形するので、パワーアンプの正常な増幅動作を可能にする。
【００２２】
請求項２の発明によれば、パワーアンプの主にハイサイド側に発生する、バンドパスΔΣ信号のゆらぎによる影響を、クリップ回路により除去することができる。
【００２３】
請求項３の発明によれば、ハイサイド側の電界効果トランジスタと、ローサイド側の電界効果トランジスタとに対してクリップ回路を設けたので、ハイサイド側のクリップ回路に対してローサイド側のクリップ回路が同じ波形整形をすることにより、回路のバランスをとることができる。
【図面の簡単な説明】
【００２４】
【図１】この発明の一実施の形態によるスイッチングパワーアンプ部を示す構成図である。
【図２】図１のスイッチングパワーアンプ部の基本となるスイッチングパワーアンプ部を示す構成図である。
【図３】クリップ回路の一例を示す構成図である。
【図４】波形整形について説明するための波形図である。
【図５】デルタシグマＡＤ変換装置の一例を示す構成図である。
【図６】ΔΣ変調による変換の様子を示す図である。
【図７】バンドパスΔΣ信号の一例を示す波形図である。
【図８】スイッチングパワーアンプ部を示す構成図である。
【図９】バンドパスフィルタ部を説明する波形図である。
【図１０】デューティ比の変化を説明する波形図である。
【発明を実施するための形態】
【００２５】
次に、この発明の実施の形態について、図面を用いて詳しく説明する。なお、各実施の形態では、先に説明した図５〜図１０と同一もしくは同一と見なされる構成要素等には、それと同じ参照符号を付けて、その説明を省略する。
【００２６】
この実施の形態によるデルタシグマＡＤ変換装置は、基本的に先に示した図５と同様の構成である。そして、この実施の形態では、図５に示すスイッチングパワーアンプ部１２０の代わりに、図１に示すスイッチングパワーアンプ部１を用いている。
【００２７】
スイッチングパワーアンプ部１は、ゲートドライバ１１〜１４と、スイッチング回路２０〜５０と、出力回路６０とを備えている。ゲートドライバ１１〜１４は、図８のドライバ１２１ａ〜１２１ｄと同様であり、スイッチングパワーアンプ部１に対して駆動用のバンドパスΔΣ信号を加える。
【００２８】
スイッチング回路２０は、ハイサイド側の回路であり、コンデンサ２１、２２と、トランス２３と、抵抗２４、２５と、ＦＥＴ２６と、クリップ回路２７とを備えている。
【００２９】
スイッチング回路２０のコンデンサ２１、２２は、ゲートドライバ１１とトランス２３との間に設けられている。これらのコンデンサ２１、２２は、ＡＣ結合回路を形成する。つまり、ゲートドライバ１１からのバンドパスΔΣ信号がＡＣ結合によりスイッチング回路２０に入力される。
【００３０】
スイッチング回路２０のトランス２３は、コンデンサ２１、２２とＦＥＴ２６側との間に設けられている。トランス２３は、広帯域アイソレーション回路を形成するものである。抵抗２４はＦＥＴ２６のゲート側に接続され、抵抗２５はＦＥＴ２６のゲート側とソース側との間に接続されている。そして、抵抗２４にはバイアスが加えられている。トランス２３の後段のクリップ回路２７については後述する。ＦＥＴ２６は、ゲートに入力された駆動用バンドパスΔΣ信号によりオンとオフとを行うスイッチング素子である。
【００３１】
スイッチング回路３０は、スイッチング回路２０に対してローサイド側の回路であり、コンデンサ３１、３２と、トランス３３と、抵抗３４、３５と、ＦＥＴ３６と、クリップ回路３７とを備えている。
【００３２】
スイッチング回路３０のコンデンサ３１、３２は、ゲートドライバ１２とトランス３３との間に設けられている。これらのコンデンサ３１、３２は、ＡＣ結合回路を形成する。つまり、ゲートドライバ１２からの駆動用バンドパスΔΣ信号がＡＣ結合によりスイッチング回路３０に入力される。
【００３３】
スイッチング回路３０のトランス３３は、コンデンサ３１、３２とＦＥＴ３６側との間に設けられている。トランス３３は、広帯域アイソレーション回路を形成するものである。抵抗３４はＦＥＴ３６のゲート側に接続され、抵抗３５はＦＥＴ３６のゲート側とグランドとの間に接続されている。そして、抵抗３４にはバイアスが加えられている。トランス３３の後段のクリップ回路３７については後述する。ＦＥＴ３６は、ゲートに入力された駆動用バンドパスΔΣ信号によりオンとオフとを行うスイッチング素子である。ＦＥＴ３６ドレインは、スイッチング回路２０のＦＥＴ２６のソースに接続されている。
【００３４】
スイッチング回路４０は、ハイサイド側の回路であり、コンデンサ４１、４２と、トランス４３と、抵抗４４、４５と、ＦＥＴ４６と、クリップ回路４７とを備えている。これらは、スイッチング回路２０のコンデンサ２１〜クリップ回路２７と同様である。
【００３５】
スイッチング回路５０は、スイッチング回路４０に対してローサイド側の回路であり、コンデンサ５１、５２と、トランス５３と、抵抗５４、５５と、ＦＥＴ５６と、クリップ回路５７とを備えている。これらは、スイッチング回路３０のコンデンサ３１〜クリップ回路３７と同様である。
【００３６】
これらのスイッチング回路２０〜５０のＦＥＴ２６、３６、４６、５６により、パワーアンプが形成される。そして、パワーアンプのＦＥＴ２６、３６、４６、５６は、駆動用バンドパスΔΣ信号によりオンとオフとを行い、送信信号を生成する。
【００３７】
出力回路６０は、送信信号を出力するための回路であり、コンデンサ６１ａ、６１ｂと、コイル６２ａ、６２ｂと、トランス６３とを備えている。ＦＥＴ２６とＦＥＴ３６との接続点Ｃ１は、出力回路６０のコンデンサ６１ａとコイル６２ａとを経て、トランス６３の一方のコイルの一端に接続されている。このコイルの他端はグランドに接続されている。ＦＥＴ４６とＦＥＴ５６との接続点Ｃ２は、出力回路６０のコンデンサ６１ｂとコイル６２ｂとを経て、トランス６３の他方のコイルの一端に接続されている。このコイルの他端は出力端子であり、ＦＥＴ２６、３６、４６、５６のオンとオフとで生成された送信信号を、次段のバンドパスフィルタ部１３０に出力する。
【００３８】
こうした構成のスイッチングパワーアンプ部１は、図２に示すスイッチングパワーアンプ部を基にしている。このスイッチングパワーアンプ部は図８に示すスイッチングパワーアンプ部１２０としても使用されている。この実施の形態によるスイッチングパワーアンプ部１は、図２に示す基本的な構成のスイッチングパワーアンプ部に対して、クリップ回路２７、３７、４７、５７を付加することで形成されている。つまり、ＦＥＴ２６、３６、４６、５６から成るパワーアンプの各ゲートにクリップ回路２７、３７、４７、５７が設けられている。
【００３９】
ハイサイド側のスイッチング回路２０に設けられているクリップ回路２７を図３に示す。クリップ回路２７は、ダイオード２７ａ、２７ｂと、コンデンサ２７ｃと、ツェナーダイオード２７ｄと、抵抗２７ｅとを備えたダイオードクリップ回路である。
【００４０】
ダイオード２７ａのカソードはＦＥＴ２６のゲートに接続され、アノードはコンデンサ２７ｃの一端に接続されている。コンデンサ２７ｃの他端は、ＦＥＴ２６とＦＥＴ３６との接続点Ｃ１に接続されている。ダイオード２７ｂのアノードは、ＦＥＴ２６のゲートに接続され、カソードは接続点Ｃ１に接続されている。ツェナーダイオード２７ｄはコンデンサ２７ｃに対して並列に接続されている。つまり、ツェナーダイオード２７ｄのカソードはＦＥＴ２６とＦＥＴ３６との接続点Ｃ１に接続され、ツェナーダイオード２７ｄのアノードはダイオード２７ａとコンデンサ２７ｃとの接続点Ｃ３との間に接続されている。接続点Ｃ３に対しては、抵抗２７ｅを経てバイアスが加えられている。
【００４１】
クリップ回路２７は、ダイオード２７ａ〜抵抗２７ｅから成る構成により、ゲートドライバ１１から出力される、ゆらぎの発生した駆動用バンドパスΔΣ信号の波形整形をして、ハイサイド側のＦＥＴ２６に加える。
【００４２】
クリップ回路３７〜５７はクリップ回路２７と同様のダイオードクリップ回路である。つまり、クリップ回路３７は、ゲートドライバ１２からの、ゆらぎの発生したバンドパスΔΣ信号の波形整形をして、ローサイド側のＦＥＴ３６に加える。クリップ回路４７は、ゲートドライバ１３からの、ゆらぎの発生した駆動用バンドパスΔΣ信号の波形整形をして、ハイサイド側のＦＥＴ４６に加え、クリップ回路５７は、ゲートドライバ１４からの、ゆらぎの発生した駆動用バンドパスΔΣ信号の波形整形をして、ローサイド側のＦＥＴ５６に加える。駆動用バンドパスΔΣ信号のゆらぎはローサイドおよびハイサイドの両方で発生する。ローサイド側のクリップ回路３７、５７はハイサイド側と同じ波形整形をすることにより、ローサイドにはＡＣ結合のためのコンデンサやトランスが不要だが、ハイサイドと同じ回路にしてバランスをとっている。
【００４３】
以上がこの実施の形態によるデルタシグマＡＤ変換装置の構成である。次に、デルタシグマＡＤ変換装置の作用について説明する。例えば、ゲートドライバ１１（図３）が駆動用バンドパスΔΣ信号を出力すると、このバンドパスΔΣ信号は、コンデンサ２１、２２から成るＡＣ結合回路とトランス２３とを経て、クリップ回路２７に入力される。このとき、駆動用バンドパスΔΣ信号は、ＡＣ結合回路を経て来るので、先の図１０に示すように、平均値でレベルがシフトしてしまう。この結果、駆動用バンドパスΔΣ信号は、図４に示すように、レベルが変化した信号になってしまう。
【００４４】
こうした駆動用バンドパスΔΣ信号がクリップ回路２７（図３）に入力されると、次のようにしてダイオードクリップを行う。つまり、駆動用バンドパスΔΣ信号のピーク電圧がプラスの値であり、かつ、ダイオード２７ｂの順方向電圧Ｖｆより大きくなると、ダイオード２７ｂはオンになる。この結果、ＦＥＴ２６のゲートに加えられる駆動用バンドパスΔΣ信号のピーク電圧は、ダイオード２７ｂの順方向電圧Ｖｆより小さな、プラスの値になる。
【００４５】
また、駆動用バンドパスΔΣ信号のピーク電圧がマイナスの値であり、かつ、ダイオード２７ａの順方向電圧Ｖｆより大きくなると、ダイオード２７ａはオンになる。このとき、ツェナーダイオード２７ｄには抵抗２７ｅを経てバイアスが加えられているので、接続点Ｃ１と接続点Ｃ３との間にはツェナーダイオード２７ｄによるツェナー電圧Ｖｚが加えられている。この結果、ＦＥＴ２６のゲートに加えられる駆動用バンドパスΔΣ信号のピーク電圧は、ダイオード２７ａの順方向電圧Ｖｆより値が小さく、かつ、ツェナーダイオード２７ｄのツェナー電圧Ｖｚが加わった、マイナスの値になる。
【００４６】
このようにして、クリップ回路２７は、駆動用バンドパスΔΣ信号のプラスおよびマイナスのピーク電圧レベルをクリップすることにより、駆動用バンドパスΔΣ信号のゆらぎを整形し、駆動用バンドパスΔΣ信号を正確にパワーアンプに伝える。ハイサイド側のクリップ回路４７も同様であり、ローサイド側のクリップ回路３７、５７は同様の波形整形を行う。
【００４７】
パワーアンプのＦＥＴ２６は、クリップ回路２７のダイオード２７ａでクリップされた駆動用バンドパスΔΣ信号のプラス側の各ピーク電圧により、正確にオン（ＯＮ）になる。また、ＦＥＴ２６は、クリップ回路２７のダイオード２７ｂとツェナーダイオード２７ｄとでクリップされた駆動用バンドパスΔΣ信号のマイナス側のピーク電圧により、正確にオフになる。
【００４８】
パワーアンプのＦＥＴ３６、４６、５６もクリップ回路３７、４７、５７からの、ピーク電圧がクリップされた駆動用バンドパスΔΣ信号により、正常にオンとオフとを行う。
【００４９】
こうして、この実施の形態により、フルブリッジ回路やハーフブリッジ回路にＡＣ結合を使用した場合に、ＡＣ結合により駆動用バンドパスΔΣ信号を受け取るために、ＡＣ結合回路に対してダイオードを使用したクリップ回路を追加することで、パワーアンプのＦＥＴを正常に駆動することを可能にする。
【００５０】
また、この実施の形態により、高速スイッチングが可能となり、広帯域化・高周波化を実現できる。また、この実施の形態により、高効率となり、小型化低価格を実現できる。
【００５１】
さらに、１．５ｂｉｔのバンドパスΔΣにおけるフルブリッジのスイッチングデバイス入力信号は、デューティが大きく変化し出力周波数よりも低い周波数成分も多く含んでいるが、この実施の形態により、入力回路のアイソレーショントランスに大きな値の自己インダクタンスを不要にすることができる。
【００５２】
以上、この発明の実施の形態を詳述してきたが、具体的な構成はこの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても、この発明に含まれる。例えば、駆動用バンドパスΔΣ信号のゆらぎはハイサイド側で発生するので、ハイサイド側のＦＥＴ２６、４６に加えられるバンドパスΔΣ信号のゆらぎを整形するクリップ回路２７、４７だけを設けることも可能である。
【符号の説明】
【００５３】
１  スイッチングパワーアンプ部
２０〜５０  スイッチング回路
２１、２２  コンデンサ
２３  トランス
２４、２５  抵抗
２６  ＦＥＴ
２７  クリップ回路
２７ａ、２７ｂ  ダイオード
２７ｃ  コンデンサ
２７ｄ  ツェナーダイオード
２７ｅ  抵抗
６０  出力回路
【図１】
2018174421.tif 000003
【図２】
2018174421.tif 000004
【図３】
2018174421.tif 000005
【図４】
2018174421.tif 000006
【図５】
2018174421.tif 000007
【図６】
2018174421.tif 000008
【図７】
2018174421.tif 000009
【図８】
2018174421.tif 000010
【図９】
2018174421.tif 000011
【図１０】
2018174421.tif 000012