(57)【要約】【課題】複数の容量電極を積層した画素の微細化を図ることができる電気光学装置および電子機器を提供すること。【解決手段】電気光学装置１００の複数の画素１００ａにおいて、保持容量５５は、第１保持容量５５１と、第１保持容量５５１に対して積層されて第１保持容量５５１に並列に電気的に接続する第２保持容量５５２とを備えている。第１保持容量５５１および第２保持容量５５２を設けるにあたって、第１容量電極７ａ、第２容量電極８ａ、第３容量電極５ａ、および第４容量電極４ａが積層されているが、第２容量電極８ａおよび第４容量電極４ａは、複数の画素１００ａのうち、第１画素１００ａ１および第２画素１００ａ２に一体に形成されて、容量線２ａに１個所で電気的に接続している。【選択図】図４
2018084724.tif 000002
【特許請求の範囲】
【請求項１】
第１方向および前記第１方向に対して交差する第２方向に沿って配列された複数の画素と、前記第１方向および前記第２方向の少なくとも一方に延在する容量線と、を有し、
前記複数の画素は各々、素子基板の一方面側に、画素電極と、前記画素電極に電気的に接続された画素スイッチング素子と、前記画素電極に電気的に接続された保持容量と、を有し、
前記保持容量は、前記素子基板と前記容量線との間に、第１保持容量と、前記第１保持容量に対して積層されて前記第１保持容量に並列に電気的に接続する第２保持容量と、を備え、
前記第１保持容量は、前記画素電極に電気的に接続された第１容量電極と、前記容量線に電気的に接続され、前記第１容量電極に第１誘電体層を介して重なる第２容量電極と、を備え、
前記第２保持容量は、前記画素電極に電気的に接続された第３容量電極と、前記容量線に電気的に接続され、前記第３容量電極に第２誘電体層を介して重なる第４容量電極と、を備え、
前記第２容量電極は、前記複数の画素のうち、第１画素および前記第１画素に対して前記第１方向で隣り合う第２画素に一体に形成されて前記容量線に少なくとも１個所で電気的に接続していることを特徴とする電気光学装置。
【請求項２】
請求項１に記載の電気光学装置において、
前記第４容量電極は、前記第１画素および前記第２画素に一体に形成されて前記容量線に１個所で電気的に接続していることを特徴とする電気光学装置。
【請求項３】
請求項１に記載の電気光学装置において、
前記容量線は、前記第２容量電極および前記第４容量電極に対して同一個所で電気的に接続していることを特徴とする電気光学装置。
【請求項４】
請求項３に記載の電気光学装置において、
前記容量線は、前記第２容量電極の前記第１方向の中央部分、および前記第４容量電極の前記第１方向の中央部分と電気的に接続されていることを特徴とする電気光学装置。
【請求項５】
請求項３または４に記載の電気光学装置において、
前記素子基板と前記容量線との間に前記第４容量電極、前記第２誘電体層、前記第３容量電極、前記第１容量電極、前記第１誘電体層および前記第２容量電極が順に積層され、
前記容量線は、前記第２容量電極と前記容量線との間に形成された第１層間絶縁膜を貫通して前記第２容量電極の前記素子基板とは反対側の面の一部、および前記第４容量電極の前記素子基板とは反対側の面の一部を露出させる第１コンタクトホール内に形成された導電膜によって前記第２容量電極および前記第４容量電極に電気的に接続されていることを特徴とする電気光学装置。
【請求項６】
請求項１から５までの何れか一項に記載の電気光学装置において、
前記素子基板と前記容量線との間に前記第４容量電極、前記第２誘電体層、前記第３容量電極、前記第１容量電極、前記第１誘電体層および前記第２容量電極が順に積層され、
前記第１容量電極は、前記画素スイッチング素子と前記第１容量電極との間に形成された第２層間絶縁膜を貫通して前記画素スイッチング素子に到達する第２コンタクトホールの内部で前記第１誘電体層および前記第２容量電極とともに積層されて前記画素スイッチング素子に電気的に接続されていることを特徴とする電気光学装置。
【請求項７】
請求項１から６までの何れか一項に記載の電気光学装置において、
前記容量線は、アルミニウム配線層を含み、
前記第２容量電極および前記第４容量電極は各々、導電性ポリシリコン層または金属シリサイド層からなることを特徴とする電気光学装置。
【請求項８】
請求項１から７までの何れか一項に記載の電気光学装置において、
前記第１方向に沿って延在するデータ線を有し、
前記複数の画素は各々、前記画素スイッチング素子を構成する半導体層を備え、
前記複数の画素のうち、前記第１方向で隣り合う２つの画素では、前記半導体層が一体に形成されて前記データ線に少なくとも１個所で電気的に接続していることを特徴とする電気光学装置。
【請求項９】
請求項８に記載の電気光学装置において、
前記半導体層は、前記第１画素と、前記第１画素に対して前記第２画素とは反対側で隣り合う第３画素に一体に形成されていることを特徴とする電気光学装置。
【請求項１０】
請求項１から９までの何れか一項に記載の電気光学装置において、
前記素子基板の前記一方面側に対向する透光性の対向基板を有し、
前記画素電極は、反射性導電膜からなることを特徴とする電気光学装置。
【請求項１１】
請求項１から１０までの何れか一項に記載の電気光学装置を備えていることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素に保持容量が設けられた電気光学装置、および当該電気光学装置を備えた電子機器に関するものである。
【背景技術】
【０００２】
電気光学装置の一例であるアクティブ駆動型の液晶表示装置は、プロジェクターのような投射型表示装置の光変調手段（ライトバルブ）に多用されている。かかる電気光学装置では、画素ピッチの微細化が進展しているため、微細化された画素内に画素電極、画素スイッチング素子、保持容量等を配置することになる。従って、保持容量を形成できる領域が狭くなることから、保持容量の静電容量が小さくなってしまう。
【０００３】
そこで、複数の画素の各々において、画素電極に電気的に接続された第１容量電極、容量線に電気的に接続されて第１容量電極と第１保持容量を構成する第２容量電極、画素電極に電気的に接続された第３容量電極、容量線に電気的に接続されて第３容量電極と第２保持容量を構成する第４容量電極を積層した構成が提案されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−５６２１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の構成のように、複数の容量電極を積層した構成では、容量電極や配線等を多数のコンタクトホールを介して電気的に接続する必要がある。このため、特許文献１に記載の構成では、コンタクトホールが占有する面積や、コンタクトホールのレイアウト等の制約から、画素をこれ以上、微細化することが困難である。
【０００６】
以上の問題点に鑑みて、本発明の課題は、複数の容量電極を積層した画素の微細化を図ることができる電気光学装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明に係る電気光学装置は、第１方向および前記第１方向に対して交差する第２方向に沿って配列された複数の画素と、前記第１方向および前記第２方向の少なくとも一方に延在する容量線と、を有し、前記複数の画素は各々、素子基板の一方面側に、画素電極と、前記画素電極に電気的に接続された画素スイッチング素子と、前記画素電極に電気的に接続された保持容量と、を有し、前記保持容量は、前記素子基板と前記容量線との間に、第１保持容量と、前記第１保持容量に対して積層されて前記第１保持容量に並列に電気的に接続する第２保持容量と、を備え、前記第１保持容量は、前記画素電極に電気的に接続された第１容量電極と、前記容量線に電気的に接続され、前記第１容量電極に第１誘電体層を介して重なる第２容量電極と、を備え、前記第２保持容量は、前記画素電極に電気的に接続された第３容量電極と、前記容量線に電気的に接続され、前記第３容量電極に第２誘電体層を介して重なる第４容量電極と、を備え、前記第２容量電極は、前記複数の画素のうち、第１画素および前記第１画素に対して前記第１方向で隣り合う第２画素に一体に形成されて前記容量線に少なくとも１個所で電気的に接続していることを特徴とする。
【０００８】
本発明において、複数の画素の各々に設けられた保持容量では、素子基板と画素電極との間で第１保持容量と第２保持容量とが積層されているため、静電容量が大きな保持容量を構成した場合でも、保持容量が占有する平面的な面積が狭い。また、第１保持容量および第２保持容量を設けるにあたって、第１容量電極、第２容量電極、第３容量電極、および第４容量電極が積層されているが、第２容量電極は、複数の画素のうち、第１画素および第２画素に一体に形成されて容量線に少なくとも１個所で電気的に接続している。このため、第２容量電極と容量線とのコンタクトホールの数を減らすことができるので、コンタクトホールが占有する面積や、コンタクトホールのレイアウト等の制約によって、画素を微細化することの困難性を緩和することができる。それ故、複数の容量電極を積層した画素の微細化を図ることができる。
【０００９】
本発明において、前記第４容量電極は、前記第１画素および前記第２画素に一体に形成されて前記容量線に１個所で電気的に接続している態様を採用することができる。かかる態様によれば、第４容量電極と容量線とのコンタクトホールの数を減らすことができるので、コンタクトホールが占有する面積や、コンタクトホールのレイアウト等の制約によって、画素を微細化することの困難性を緩和することができる。それ故、複数の容量電極を積層した画素の微細化を図ることができる。
【００１０】
本発明において、前記容量線は、前記第２容量電極および前記第４容量電極に対して同一個所で電気的に接続している態様を採用することができる。かかる態様によれば、コンタクトホールの数を減らすことができるので、コンタクトホールが占有する面積や、コンタクトホールのレイアウト等の制約によって、画素を微細化することの困難性を緩和することができる。それ故、複数の容量電極を積層した画素の微細化を図ることができる。
【００１１】
本発明において、前記容量線は、前記第２容量電極の前記第１方向の中央部分、および前記第４容量電極の前記第１方向の中央部分と電気的に接続されている態様を採用することができる。かかる態様によれば、第２容量電極および第４容量電極の前記第１方向の中央部分と電気的に接続されている態様を採用することができる。かかる態様によれば、第２容量電極および第４容量電極を複数の画素に一体に設けた場合でも、第２容量電極および第４容量電極の各画素での電気抵抗のばらつきを抑制することができる。
【００１２】
本発明において、前記素子基板と前記容量線との間に前記第４容量電極、前記第２誘電体層、前記第３容量電極、前記第１容量電極、前記第１誘電体層および前記第２容量電極が順に積層され、前記容量線は、前記第２容量電極と前記容量線との間に形成された第１層間絶縁膜を貫通して前記第２容量電極の前記素子基板とは反対側の面の一部、および前記第４容量電極の前記素子基板とは反対側の面の一部を露出させる第１コンタクトホール内に形成された導電膜によって前記第２容量電極および前記第４容量電極に電気的に接続されている態様を採用することができる。かかる態様によれば、１つのコンタクトホールおよび共通の導電膜を利用して、容量線を第２容量電極および第４容量電極に対して同一個所で電気的に接続することができる。
【００１３】
本発明において、前記素子基板と前記容量線との間に前記第４容量電極、前記第２誘電体層、前記第３容量電極、前記第１容量電極、前記第１誘電体層および前記第２容量電極が順に積層され、前記第１容量電極は、前記画素スイッチング素子と前記第１容量電極との間に形成された第２層間絶縁膜を貫通して前記画素スイッチング素子に到達する第２コンタクトホールの内部で前記第１誘電体層および前記第２容量電極とともに積層されて前記画素スイッチング素子に電気的に接続されている態様を採用することができる。かかる態様によれば、コンタクトホールの内壁に沿う部分も、第１保持容量の形成領域として利用することができるので、第１保持容量の静電容量を大きくすることができる。
【００１４】
本発明において、前記容量線は、アルミニウム配線層を含み、前記第２容量電極および前記第４容量電極は各々、導電性ポリシリコン層または金属シリサイド層からなる態様を採用することができる。
【００１５】
本発明において、前記第１方向に沿って延在するデータ線を有し、前記複数の画素は各々、前記画素スイッチング素子を構成する半導体層を備え、前記複数の画素のうち、前記第１方向で隣り合う２つの画素では、前記半導体層が一体に形成されて前記データ線に少なくとも１個所で電気的に接続している態様を採用することができる。かかる態様によれば、半導体層とデータ線とを接続するコンタクトホールの数を減らすことができる。それ故、コンタクトホールが占有する面積や、コンタクトホールのレイアウト等の制約によって、画素を微細化することの困難性を緩和することができる。
【００１６】
本発明において、前記半導体層は、前記第１画素と、前記第１画素に対して前記第２画素とは反対側で隣り合う第３画素に一体に形成されている態様を採用することができる。
【００１７】
本発明において、前記素子基板の前記一方面側に対向する透光性の対向基板を有し、前記画素電極は、反射性導電膜からなる態様を採用することができる。かかる態様によれば、本発明に係る電気光学装置を反射型として構成することができる。
【００１８】
本発明を適用した電気光学装置は、直視型表示装置や投射型表示装置等の各種電子機器に用いることができる。電子機器が投射型表示装置である場合、投射型表示装置は、前記電気光学装置に供給される光を出射する光源部と、前記電気光学装置によって変調された光を投射する投射光学系と、を有している。
【図面の簡単な説明】
【００１９】
【図１】本発明を適用した電気光学装置の電気的構成を示すブロック図である。
【図２】図１に示す電気光学装置の具体的構成を示す平面図である。
【図３】図２に示す電気光学装置のＨ−Ｈ′断面図である。
【図４】図１に示す電気光学装置における画素の電気的構成を示すブロック図である。
【図５】図１に示す電気光学装置の画素の具体的構成を示す平面図である。
【図６】図５に示す画素の断面図である。
【図７】図５に示す半導体層等の平面図である。
【図８】図５に示す走査線等の平面図である。
【図９】図５に示す第１容量電極および第２容量電極等の平面図である。
【図１０】図５に示す第３容量電極および第４容量電極等の平面図である。
【図１１】図５に示すデータ線等の平面図である。
【図１２】図５に示す容量線等の平面図である。
【図１３】本発明を適用した電気光学装置を用いた投射型表示装置の概略構成図である。
【発明を実施するための形態】
【００２０】
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、以下の説明では、第１方向にＹを付し、第１方向Ｙに対して交差する第２方向にＸを付して説明する。画素スイッチンス素子として用いた電界効果型トランジスターを流れる電流の方向が反転する場合、ソースとドレインとが入れ替わるが、以下の説明では、便宜上、画素電極が接続されている側をドレインとし、データ線が接続されている側をソースとして説明する。素子基板に形成される層を説明する際、上層側あるいは表面側とは素子基板の基板本体が位置する側とは反対側（対向基板が位置する側）を意味し、下層側とは素子基板の基板本体が位置する側を意味する。対向基板に形成される層を説明する際、上層側あるいは表面側とは対向基板の基板本体が位置する側とは反対側（素子基板が位置する側）を意味し、下層側とは対向基板の基板本体が位置する側を意味する。
【００２１】
図１は、本発明を適用した電気光学装置の主要部の電気的構成を示すブロック図である。図１において、電気光学装置１００は、ＴＮ（Twisted Nematic）モードやＶＡ（Vertical Alignment）モードの液晶パネル１００ｐを備えた液晶装置であり、液晶パネル１００ｐは、その中央領域に複数の画素１００ａがマトリクス状に配列された表示領域１０ａを備えている。液晶パネル１００ｐにおいて、図２および図３等を参照して後述する素子基板１０では、表示領域１０ａの内側で複数本のデータ線６ａおよび複数本の走査線３ａが第１方向Ｙおよび第２方向Ｘに延在しており、それらの交差部分に対応する位置に画素１００ａが構成されている。複数の画素１００ａの各々には、電界効果型トランジスター等からなる画素スイッチング素子３０、および画素スイッチング素子３０に電気的に接続された画素電極９ａが形成されている。画素スイッチング素子３０のソースにはデータ線６ａが電気的に接続され、画素スイッチング素子３０のゲートには走査線３ａが電気的に接続され、画素スイッチング素子３０のドレインには、画素電極９ａが電気的に接続されている。データ線６ａには画像信号が供給され、走査線３ａには走査信号が供給される。
【００２２】
各画素１００ａにおいて、画素電極９ａは、後述する対向基板２０（図２および図３等を参照）に形成された共通電極２１と電気光学層５０を介して対向し、液晶容量を構成している。各画素１００ａには、液晶容量で保持される画像信号の変動を防ぐために、液晶容量と並列に保持容量５５が付加されている。本形態では、保持容量５５を構成するために、素子基板１０には、複数の画素１００ａに跨って延在する容量線２ａが形成されており、容量線２ａには共通電位Ｖcomが供給されている。本形態において、容量線２ａはデータ線６ａに沿って第１方向Ｙに延在している。
【００２３】
（液晶パネル１００ｐおよび素子基板１０の具体的構成）
図２は、図１に示す電気光学装置１００の具体的構成を示す平面図である。図３は、図２に示す電気光学装置１００のＨ−Ｈ′断面図である。
【００２４】
図２および図３に示すように、電気光学装置１００の液晶パネル１００ｐでは、素子基板１０と対向基板２０とが所定の隙間を介してシール材１０７によって貼り合わされており、シール材１０７は対向基板２０の外縁に沿うように枠状に設けられている。シール材１０７は、光硬化樹脂や熱硬化性樹脂等からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材１０７ａが配合されている。液晶パネル１００ｐにおいて、素子基板１０と対向基板２０との間のうち、シール材１０７によって囲まれた領域内には、液晶層からなる電気光学層５０が設けられている。本実施形態において、シール材１０７には、液晶注入口として利用される途切れ部分１０７ｃが形成されており、かかる途切れ部分１０７ｃは、液晶材料の注入後、封止材１０８によって塞がれている。液晶材料を滴下法で封入する場合は、途切れ部分１０７ｃは形成されない。
【００２５】
かかる構成の液晶パネル１００ｐにおいて、素子基板１０および対向基板２０はいずれも四角形であり、液晶パネル１００ｐの略中央には、図１を参照して説明した表示領域１０ａが四角形の領域として設けられている。かかる形状に対応して、シール材１０７も略四角形に設けられ、表示領域１０ａの外側は、四角枠状の外周領域１０ｃになっている。
【００２６】
素子基板１０において、外周領域１０ｃ（表示領域１０ａより外周側の四角枠状領域）のうち、素子基板１０が対向基板２０から張り出している側では、素子基板１０の一辺に沿ってデータ線駆動回路１０１および複数の端子１０２が形成されており、この一辺に隣接する他の辺に沿って走査線駆動回路１０４が形成されている。なお、端子１０２は、シール材１０７より外周側に設けられている。端子１０２には、フレキシブル配線基板（図示せず）が接続されており、素子基板１０には、フレキシブル配線基板を介して各種電位や各種信号が入力される。本形態において、データ線駆動回路１０１および走査線駆動回路１０４は一部がシール材１０７と平面視で重なっている。
【００２７】
詳しくは後述するが、素子基板１０は、石英基板やガラス基板等の透光性の基板本体１０ｗを有しており、素子基板１０（基板本体１０ｗ）の一方面１０ｓおよび他方面１０ｔのうち、対向基板２０と対向する一方面１０ｓの側において、表示領域１０ａには、図１を参照して説明した画素スイッチング素子３０、および画素スイッチング素子３０に電気的に接続する画素電極９ａがマトリクス状に形成されている。画素電極９ａの上層側には第１配向膜１６が形成されている。
【００２８】
また、素子基板１０の一方面１０ｓの側において、表示領域１０ａより外側の外周領域１０ｃのうち、表示領域１０ａとシール材１０７とに挟まれた四角枠状の周辺領域１０ｂには、画素電極９ａと同時形成されたダミー画素電極９ｂが形成されている。
【００２９】
対向基板２０は、石英基板やガラス基板等の透光性の基板本体２０ｗを有しており、対向基板２０（基板本体２０ｗ）の一方面２０ｓおよび他方面２０ｔのうち、素子基板１０と対向する一方面２０ｓの側には共通電極２１が形成されている。共通電極２１は、対向基板２０の略全面あるいは複数の帯状電極として複数の画素１００ａに跨って包含した領域として形成されている。本形態において、共通電極２１は、対向基板２０の略全面に形成されている。
【００３０】
対向基板２０の一方面２０ｓの側には、共通電極２１の下層側に遮光層２９が形成され、共通電極２１の電気光学層５０側の表面には第２配向膜２６が積層されている。遮光層２９は、表示領域１０ａの外周縁に沿って延在する額縁部分２９ａとして形成されている。遮光層２９は、隣り合う画素電極９ａにより挟まれた画素間領域１０ｆに重なるブラックマトリクス部２９ｂを含んで形成されてもよい。額縁部分２９ａはダミー画素電極９ｂと平面的に重なる位置に形成されており、額縁部分２９ａの外周縁は、シール材１０７の内周縁との間に隙間を隔てた位置にある。従って、額縁部分２９ａとシール材１０７とは重なっていない。
【００３１】
本実施形態において、第１配向膜１６および第２配向膜２６は、ＳｉＯＸ（ｘ≦２）、ＴｉＯ２、ＭｇＯ、Ａｌ２Ｏ３等の斜方蒸着膜からなる無機配向膜であり、カラムと称せられる柱状体が素子基板１０および対向基板２０に対して斜めに形成された柱状構造体層からなる。従って、第１配向膜１６および第２配向膜２６、電気光学層５０に用いた負の誘電異方性を備えたネマチック液晶分子を素子基板１０および対向基板２０に対して斜め傾斜配向させ、液晶分子にプレチルトを付している。このようにして、電気光学装置１００は、ノーマリブラックのＶＡモードの液晶装置として構成されている。
【００３２】
液晶パネル１００ｐにおいて、シール材１０７より外側には、対向基板２０の一方面２０ｓの側の４つの角部分に基板間導通用電極部２４ｔが形成されており、素子基板１０の一方面１０ｓの側には、対向基板２０の４つの角部分（基板間導通用電極部２４ｔ）と対向する位置に基板間導通用電極部６ｔが形成されている。基板間導通用電極部６ｔは、共通電位Ｖcomが印加された定電位配線６ｓに導通しており、定電位配線６ｓは、端子１０２のうち、共通電位印加用の端子１０２ａに導通している。基板間導通用電極部６ｔと基板間導通用電極部２４ｔとの間には、導電粒子を含んだ基板間導通材１０９が配置されており、対向基板２０の共通電極２１は、基板間導通用電極部６ｔ、基板間導通材１０９および基板間導通用電極部２４ｔを介して、素子基板１０側に電気的に接続されている。このため、共通電極２１は、素子基板１０の側から共通電位Ｖcomが印加されている。
【００３３】
シール材１０７は、略同一の幅寸法をもって対向基板２０の外周縁に沿って設けられている。このため、シール材１０７は、略四角形である。但し、シール材１０７は、対向基板２０の角部分と重なる領域では基板間導通用電極部６ｔ、２４ｔを避けて内側を通るように設けられており、シール材１０７の角部分は略円弧状である。
【００３４】
本実施形態の電気光学装置１００は反射型液晶装置である。従って、画素電極９ａは、アルミニウム膜やアルミニウム合金膜等の反射性導電膜によって形成され、共通電極２１は、ＩＴＯ（Indium Tin Oxide）膜やＩＺＯ（Indium Zinc Oxide）膜等の透光性導電膜により形成されている。従って、素子基板１０および対向基板２０のうち、対向基板２０の側から入射した光が素子基板１０で反射して対向基板２０の側から出射される間に変調されて画像を表示する。
【００３５】
電気光学装置１００は、モバイルコンピューター、携帯電話機等といった電子機器のカラー表示装置として用いることができ、この場合、対向基板２０あるいは素子基板１０には、カラーフィルター（図示せず）が形成される。また、電気光学装置１００は、後述する投射型表示装置（液晶プロジェクター）において、ＲＧＢ用のライトバルブとして用いることができる。この場合、ＲＧＢ用の各電気光学装置１００の各々には、例えば、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルターは形成されない。
【００３６】
（画素１００ａの電気的構成）
図４は、図１に示す電気光学装置１００における画素１００ａの電気的構成を示すブロック図である。図４に示すように、本形態の電気光学装置１００において、複数の画素１００ａの各々において、保持容量５５は、第１保持容量５５１と、第１保持容量５５１に対して並列に電気的に接続された第２保持容量５５２とを有している。第１保持容量５５１は、画素電極９ａに電気的に接続された第１容量電極７ａと、容量線２ａに電気的に接続された第２容量電極８ａと、第１容量電極７ａと第２容量電極８ａとの間に積層された第１誘電体層５５１ａとを有している。第２保持容量５５２は、画素電極９ａに電気的に接続された第３容量電極５ａと、容量線２ａに電気的に接続された第４容量電極４ａと、第３容量電極５ａと第４容量電極４ａとの間に積層された第２誘電体層５５２ａとを有している。
【００３７】
第２容量電極８ａは、複数の画素１００ａのうち、第１画素１００ａ１および第１画素１００ａ１に対して第１方向Ｙで隣り合う第２画素１００ａ２に一体に形成されて容量線２ａに１個所で電気的に接続している。また、第４容量電極４ａは、第１画素１００ａ１および第２画素１００ａ２に一体に形成されて容量線２ａに１個所で電気的に接続している。かかる構成によれば、第１画素１００ａ１と第２画素１００ａ２とに共通して、第２容量電極８ａおよび第４容量電極４ａが形成されるので、第２容量電極８ａおよび第４容量電極４ａと容量線２ａとの接続部はそれぞれ１箇所で共通電位Ｖcomの供給が可能となる。
【００３８】
複数の画素１００ａは各々、画素スイッチング素子３０（画素スイッチング素子）を構成する半導体層１ａを備え、複数の画素１００ａのうち、第１方向Ｙで隣り合う２つの画素１００ａでは、半導体層１ａが一体に形成されてデータ線６ａに１個所で電気的に接続している。本実施形態において、半導体層１ａが一体に形成される２つの画素１００ａは、第１画素１００ａ１と、第１画素１００ａ１に対して第２画素１００ａ２とは反対側で隣り合う第３画素１００ａ３であり、半導体層１ａは、第１画素１００ａ１および第３画素１００ａ３に一体に形成されてデータ線６ａに１個所で電気的に接続している。第１画素１００ａ１と第３画素１００ａ３に共通して、半導体層１ａが形成されるので、半導体層１ａが半導体層１ａとデータ線６ａとの接続部は１箇所で画像信号の供給が可能となる。
【００３９】
（画素１００ａの具体的構成）
図５および図７〜図１２は、図１に示す電気光学装置１００の画素１００ａの具体的構成を示す平面図である。図５は、素子基板１０の表面側から見た図である。図６は、図５に示す画素１００ａの断面図であり、図５のＦ−Ｆ′断面図に相当する。図７は、図５に示す半導体層１ａ等の平面図である。図８は、図５に示す走査線３ａ等の平面図である。図９は、図５に示す第１容量電極７ａおよび第２容量電極８ａ等の平面図である。図１０は、図５に示す第３容量電極５ａおよび第４容量電極４ａ等の平面図である。図１１は、図５に示すデータ線６ａ等の平面図である。図１２は、図５に示す容量線２ａ等の平面図である。
【００４０】
なお、図５および図７〜図１２では、各層を以下の線で示してある。また、図５等では、互いの端部が重なり合う層については、層の形状等が分かりやすいように、端部の位置をずらしてある。
走査線３ａ＝太い一点鎖線
ゲート電極３ｃ＝太い実線
半導体層１ａ＝細くて短い点線
第１容量電極７ａ＝太くて長い破線
第２容量電極８ａ＝細くて長い破線
第３容量電極５ａ＝太い二点鎖線
第４容量電極４ａ＝細い実線
データ線６ａ＝細い一点鎖線
容量線２ａ＝細い二点鎖線
画素電極９ａ＝太くて短い点線
【００４１】
図５〜図１２に示すように、素子基板１０の一方面１０ｓでは、第１方向Ｙにデータ線６ａ（図１１参照）が延在し、第２方向Ｘに走査線３ａ（図８参照）が延在している。また、データ線６ａと走査線３ａとの交差に対応して画素１００ａが設けられている。また、素子基板１０の一方面１０ｓには容量線２ａ（図１２参照）が形成されており、本実施形態において、容量線２ａは、データ線６ａに沿って第１方向Ｙに延在している。
【００４２】
（走査線３ａおよび画素スイッチング素子３０等の構成）
図６に示すように、素子基板１０の一方面１０ｓ側には、導電性ポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる下層側の走査線３ａが形成されている。本形態において、走査線３ａは、タングステンシリサイド（ＷＳｉ）等の遮光膜からなり、電気光学装置１００を通り通り抜けた光が他の部材で反射した際、かかる反射光が半導体層１ａに入射して画素スイッチング素子３０で光電流に起因する誤動作が発生することを防止する。走査線３ａの上層側には、透光性の絶縁膜１２が形成されており、かかる絶縁膜１２の表面側に、半導体層１ａを備えた画素スイッチング素子３０が形成されている。本形態において、絶縁膜１２はシリコン酸化膜等からなる。
【００４３】
画素スイッチング素子３０は、データ線６ａの延在方向に長辺方向（長さ方向）を向けた半導体層１ａと、半導体層１ａの長さ方向と直交する方向に延在して半導体層１ａと交差するゲート電極３ｃとを備えており、本実施形態において、ゲート電極３ｃは、走査線３ａと重なって第２方向Ｘに延在している。画素スイッチング素子３０は、半導体層１ａとゲート電極３ｃとの間に透光性のゲート絶縁層４０を有している。半導体層１ａは、ゲート電極３ｃに対してゲート絶縁層４０を介して対向するチャネル領域１ｇを備えているとともに、チャネル領域１ｇの両側にソース領域１ｂおよびドレイン領域１ｃを備えている。本形態において、画素スイッチング素子３０は、ＬＤＤ（Lightly Doped Drain）構造を有している。従って、ソース領域１ｂおよびドレイン領域１ｃは各々、チャネル領域１ｇの両側に低濃度領域を備え、低濃度領域に対してチャネル領域１ｇとは反対側で隣接する領域に高濃度領域を備えている。
【００４４】
半導体層１ａは、ポリシリコン膜（多結晶シリコン膜）等によって構成されている。ゲート絶縁層４０は、半導体層１ａを熱酸化したシリコン酸化膜からなる第１ゲート絶縁層４０ａと、温度が７００〜９００℃の高温条件での減圧ＣＶＤ法により形成されたシリコン酸化膜からなる第２ゲート絶縁層４０ｂとの２層構造からなる。ゲート電極３ｃは、導電性ポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、ゲート電極３ｃは、導電性ポリシリコン膜とタングステンシリサイド膜との２層構造を有している。
【００４５】
図７に示すように、半導体層１ａは、第２方向Ｘで隣り合う画素１００ａの間において、第１方向Ｙで隣り合う２つの画素１００ａに沿うように第１方向Ｙに延在する本体部分１ａ１と、本体部分１ａ１の両端から第２方向Ｘに突出した第１凸部１ａ２、１ａ３と、本体部分１ａ１の中央から第２方向Ｘに突出した第２凸部１ａ４とを有している。本体部分１ａ１において、第１凸部１ａ２と第２凸部１ａ４との間に第１画素１００ａ１に対応するゲート電極３ｃおよび走査線３ａが交差し、第１凸部１ａ３と第２凸部１ａ４との間に第３画素１００ａ３に対応するゲート電極３ｃおよび走査線３ａが交差する（図８参照）。第２凸部１ａ４は、後述するコンタクトホール４３ａを介してデータ線６ａと電気的に接続される部分である。第１凸部１ａ２は、第１画素１００ａ１において、後述するコンタクトホール４２ａを介して第１容量電極７ａが電気的に接続される部分である。
【００４６】
図８に示すように、走査線３ａおよびゲート電極３ｃは、第１方向Ｙで隣り合う画素１００ａの間に沿って延在している。走査線３ａは、第２方向Ｘに延在する本体部分３ａ１と、第２方向Ｘで隣り合う画素１００ａの間に沿って本体部分３ａ１から第１方向Ｙの両側に突出した凸部３ａ２、３ａ３とを有しており、凸部３ａ２、３ａ３は、半導体層１ａの本体部分１ａ１に重なっている。ゲート電極３ｃは、第２方向Ｘに延在する本体部分３ｃ１と、第２方向Ｘで隣り合う画素１００ａの間に沿って本体部分３ｃ１から第１方向Ｙの一方側に突出した凸部３ｃ２、３ｃ３と、第２方向Ｘで隣り合う画素１００ａの間に沿って凸部３ｃ３から第１方向Ｙの一方側に凹んだ凹部３ｃ４とを有しており、凸部３ｃ２および凹部３ｃ４によって半導体層１ａと重なる長さ（チャネル長）が規定されている。
【００４７】
走査線３ａとゲート電極３ｃの凸部３ｃ２、３ｃ３の間とが重なる領域には、絶縁膜１２およびゲート絶縁層４０（図６参照）を貫通するコンタクトホール１２ａが形成されており、ゲート電極３ｃと走査線３ａとはコンタクトホール１２ａを介して電気的に接続されている。
【００４８】
（保持容量５５の構成）
図６に示すように、ゲート電極３ｃの上層側にはシリコン酸化膜等からなる透光性の層間絶縁膜４１が形成され、層間絶縁膜４１の上層には、チタン窒化膜等からなる光吸収層５５０、第４容量電極４ａ、第２誘電体層５５２ａ、第３容量電極５ａ、層間絶縁膜４２、第１容量電極７ａ、第１誘電体層５５１ａ、および第２容量電極８ａが順に積層されている。従って、第１容量電極７ａ、第１誘電体層５５１ａ、および第２容量電極８ａによって、第１保持容量５５１が構成され、第４容量電極４ａ、第２誘電体層５５２ａ、および第３容量電極５ａによって、第２保持容量５５２が構成されている。
【００４９】
第１容量電極７ａは、層間絶縁膜４１、４２およびゲート絶縁層４０を貫通するコンタクトホール４２ａを介して画素スイッチング素子３０のドレイン領域１ｃに電気的に接続されている。第３容量電極５ａと第１容量電極７ａとは、層間絶縁膜４２に形成された開口部４２ｃの底部で接しており、第３容量電極５ａと第１容量電極７ａとは電気的に接続されている。従って、第３容量電極５ａは、第１容量電極７ａを介して画素スイッチング素子３０のドレイン領域１ｃに電気的に接続されている。
【００５０】
第１容量電極７ａは、第１誘電体層５５１ａおよび第２容量電極８ａが上層側に積層された状態で、コンタクトホール４２ａの内部に形成されている。従って、第１容量電極７ａ、第１誘電体層５５１ａおよび第２容量電極８ａは、コンタクトホール４２ａの内部でも、第１保持容量５５１を構成している。
【００５１】
図９に示すように、第１容量電極７ａは、複数の画素１００ａの各々に独立して形成されており、複数の画素１００ａの各々において、図７に示すコンタクトホール４２ａを介して半導体層１ａのドレイン領域１ｃに電気的に接続されている。これに対して、第２容量電極８ａは、第１画素１００ａ１および第２画素１００ａ２に対して一体に形成されており、後述するコンタクトホール４３ｃを経由して容量線２ａに電気的に接続されている。第１容量電極７ａの全体が第２容量電極８ａと重なっており、第１容量電極７ａは、コンタクトホール４２ａに向けて突出した凸部７ａ１がコンタクトホール４２ａを介して半導体層１ａのドレイン領域１ｃに電気的に接続されている。
【００５２】
図１０に示すように、第３容量電極５ａは、複数の画素１００ａの各々に独立して形成されており、複数の画素１００ａの各々において、図６を参照して後述するコンタクトホール４３ｂを経由して画素電極９ａに電気的に接続されている。従って、第１容量電極７ａは、第３容量電極５ａを介して画素電極９ａに電気的に接続されている。これに対して、第４容量電極４ａは、第１画素１００ａ１および第２画素１００ａ２に対して一体に形成されており、後述するコンタクトホール４３ｃを経由して容量線２ａに電気的に接続されている。本形態において、第３容量電極５ａの略全体が第４容量電極４ａと重なっている。例えば、第３容量電極５ａおよび第４容量電極４ａは各々、第２方向Ｘに突出した凸部５ａ１、４ａ１を有しており、第３容量電極５ａは、凸部５ａ１も含めて略全体が第４容量電極４ａと重なっている。
【００５３】
第１容量電極７ａ、第２容量電極８ａ、第３容量電極５ａおよび第４容量電極４ａは各々、導電性ポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、第２容量電極８ａ、および第４容量電極４ａは各々、導電性ポリシリコン層、またはタングステンシリサイド等の金属シリサイド層からなる。第１誘電体層５５１ａ、および第２誘電体層５５２ａは、シリコン酸化膜やシリコン窒化膜等のシリコン化合物を用いることができる他、アルミニウム酸化膜、チタン酸化膜、タンタル酸化膜、ニオブ酸化膜、ハフニウム酸化膜、ランタン酸化膜、ジルコニウム酸化膜等の高誘電率の誘電体層を用いることができる。
【００５４】
（データ線６ａ等の構成）
図６に示すように、保持容量５５の上層側にはシリコン酸化膜等からなる層間絶縁膜４３が形成されており、かかる層間絶縁膜４３の上層側には、データ線６ａと中継電極６ｂ、６ｃとが同一の導電膜により形成されている。層間絶縁膜４３の表面は平坦面になっている。データ線６ａおよび中継電極６ｂ、６ｃは、導電性ポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなり、本形態において、データ線６ａおよび中継電極６ｂ、６ｃは、例えば、アルミニウム膜とチタン膜との積層膜等からなる金属配線である。データ線６ａは、層間絶縁膜４３、４２、４１およびゲート絶縁層４０を貫通するコンタクトホール４３ａを介して半導体層１ａのソース領域１ｂに電気的に接続している。中継電極６ｂは、層間絶縁膜４３、４２を貫通するコンタクトホール４３ｂを介して第３容量電極５ａに電気的に接続している。中継電極６ｃは、層間絶縁膜４３、４２を貫通するコンタクトホール４３ｃを介して第２容量電極８ａおよび第４容量電極４ａに電気的に接続している。中継電極６ｃは、容量線２ａを第２容量電極８ａおよび第４容量電極４ａに電気的に接続する導電膜である。
【００５５】
本形態において、コンタクトホール４３ｃは、第２容量電極８ａの端部と重なる位置に形成されており、第２容量電極８ａの素子基板１０とは反対側の面８ａ０（表面）の一部を露出させる段部と、および第４容量電極４ａの素子基板１０とは反対側の面４ａ０（表面）の一部を露出させる底部とを備えている。従って、中継電極６ｃは、１つのコンタクトホール４３ｃにおいて、第２容量電極８ａおよび第４容量電極４ａと電気的に接続されている。
【００５６】
図１１に示すように、中継電極６ｂおよびコンタクトホール４３ｂは、複数の画素１００ａの各々に形成されている。これに対して、中継電極６ｃおよびコンタクトホール４３ｃは、第１画素１００ａ１および第２画素１００ａ２に対して１つ形成されている。本形態において、中継電極６ｃおよびコンタクトホール４３ｃは、第１画素１００ａ１と第２画素１００ａ２との境界に形成されている。従って、中継電極６ｃおよびコンタクトホール４３ｃは、第２容量電極８ａの第１方向Ｙの中央部分、および第４容量電極４ａの第１方向Ｙの中央部分に設けられている。
【００５７】
（容量線２ａの構成）
図６に示すように、データ線６ａおよび中継電極６ｂの上層側にはシリコン酸化膜等からなる透光性の層間絶縁膜４４が形成されており、かかる層間絶縁膜４４の上層側には、容量線２ａおよび中継電極２ｂが同一の導電膜によって形成されている。層間絶縁膜４４の表面は平坦面になっている。容量線２ａおよび中継電極２ｂは、導電性ポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなり、本形態において、容量線２ａおよび中継電極２ｂは、アルミニウム合金膜からなるアルミニウム配線層や、アルミニウム膜からなるアルミニウム配線層とチタン窒化膜と積層膜からなる。
【００５８】
本形態において、中継電極２ｂは、層間絶縁膜４４を貫通するコンタクトホール４４ｂを介して中継電極６ｂに導通している。容量線２ａは、層間絶縁膜４４を貫通するコンタクトホール４４ｃを介して中継電極６ｃに導通している。容量線２ａは共通電位Ｖcomが印加されており、中継電極６ｃを介して第２容量電極８ａおよび第４容量電極４ａに共通電位Ｖcomを印加する。図１２に示すように、容量線２ａは、半導体層１ａと重なるように第１方向Ｙに延在しており、遮光層として機能している。
【００５９】
図６に示すように、容量線２ａおよび中継電極２ｂの上層側には、シリコン酸化膜等からなる透光性の層間絶縁膜４５が形成されている。層間絶縁膜４５は、全体あるいは上層側（電気光学層５０の側）がボロンシリケートガラス（ＢＳＧ）層からなる。ボロンシリケートガラス層は、例えば、常圧ＣＶＤ法等によって成膜することができ、その際の成膜温度は、例えば、３５０〜４５０℃である。なお、ボロンシリケートガラス層を形成する場合、使用する原料ガスは、ＳｉＨ4、Ｂ2Ｈ6、Ｏ3等である。
【００６０】
層間絶縁膜４５は、表面が平坦面になっている。層間絶縁膜４５の上層側（電気光学層５０の側）には、アルミニウム膜やアルミニウム合金膜等の反射性導電膜からなる画素電極９ａが形成されている。画素電極９ａは、中継電極２ｂと部分的に重なっており、層間絶縁膜４５を貫通するコンタクトホール４５ａを介して中継電極２ｂに導通している。コンタクトホール４５ａの内部は、プラグ９ｆとしての導電膜が埋められており、画素電極９ａは、プラグ９ｆを介して中継電極２ｂに導通している。従って、画素電極９ａの表面は、コンタクトホール４５ａが形成されている部分も含めて全体が平坦面になっている。
【００６１】
（本形態の主な効果）
以上説明したように、本形態の電気光学装置１００において、複数の画素１００ａは各々、素子基板１０の一方面１０ｓ側に、画素電極９ａと、画素電極９ａに電気的に接続された画素スイッチング素子３０と、画素電極９ａに電気的に接続された保持容量５５とを有し、保持容量５５は、素子基板１０と容量線２ａとの間に、第１保持容量５５１と、第１保持容量５５１に対して積層されて第１保持容量５５１に並列に電気的に接続する第２保持容量５５２とを備えている。従って、静電容量が大きな保持容量５５を構成した場合でも、保持容量５５が占有する平面的な面積が狭い。
【００６２】
また、第１保持容量５５１および第２保持容量５５２を設けるにあたって、第１容量電極７ａ、第２容量電極８ａ、第３容量電極５ａ、および第４容量電極４ａが積層されているが、第２容量電極８ａは、複数の画素１００ａのうち、第１画素１００ａ１および第２画素１００ａ２に一体に形成されて、容量線２ａに１個所で電気的に接続している。このため、第２容量電極８ａと容量線２ａとのコンタクトホールの数を減らすことができるので、コンタクトホールが占有する面積や、コンタクトホールのレイアウト等の制約によって、画素１００ａを微細化することの困難性を緩和することができる。それ故、複数の容量電極を積層した画素１００ａの微細化を図ることができる。
【００６３】
また、第４容量電極４ａは、第２容量電極８ａと同様、第１画素１００ａ１および第２画素１００ａ２に一体に形成されて、容量線２ａに１個所で電気的に接続している。しかも、容量線２ａは、第２容量電極８ａおよび第４容量電極４ａに対して、コンタクトホール４３ｃが形成されている同一個所で電気的に接続している。このため、コンタクトホールの数を減らすことができるので、コンタクトホールが占有する面積や、コンタクトホールのレイアウト等の制約によって、画素を微細化することの困難性を緩和することができる。それ故、複数の容量電極を積層した画素１００ａの微細化を図ることができる。
【００６４】
また、容量線２ａは、第２容量電極８ａの第１方向Ｙの中央部分、および第４容量電極４ａの第１方向Ｙの中央部分と電気的に接続されているため、第２容量電極８ａおよび第４容量電極４ａを２つの画素１００ａに一体に設けた場合でも、第２容量電極８ａおよび第４容量電極４ａの各画素１００ａでの電気抵抗のばらつきを抑制することができる。
【００６５】
また、本形態では、素子基板１０と容量線２ａとの間に第４容量電極４ａ、第２誘電体層５５２ａ、第３容量電極５ａ、第１容量電極７ａ、第１誘電体層５５１ａおよび第２容量電極８ａが順に積層された構造になっている。そこで、本形態では、容量線２ａが、第２容量電極８ａと容量線２ａとの間に形成された層間絶縁膜４３（第１層間絶縁膜）を貫通して第２容量電極８ａの素子基板１０とは反対側の面８ａ０の一部、および第４容量電極４ａの素子基板１０とは反対側の面４ａ０の一部を露出させるコンタクトホール４３ｃ（第１コンタクトホール）内に形成された導電膜（中継電極６ｃ）によって第２容量電極８ａおよび第４容量電極４ａに電気的に接続されている。従って、１つのコンタクトホール４３ａおよび共通の導電膜（中継電極６ｃ）を利用して、容量線２ａを第２容量電極８ａおよび第４容量電極４ａに対して同一個所で電気的に接続することができる。
【００６６】
また、第１容量電極７ａは、画素スイッチング素子３０と第１容量電極７ａとの間に形成された層間絶縁膜４１、４２（第２層間絶縁膜）を貫通して画素スイッチング素子３０の半導体層１ａに到達するコンタクトホール４２ａ（第２コンタクトホール）の内部で第１誘電体層５５１ａおよび第２容量電極８ａとともに積層されて半導体層１ａに電気的に接続されている。従って、コンタクトホール４２ａの内壁に沿う部分も、第１保持容量５５１の形成領域として利用することができるので、第１保持容量５５１の静電容量を大きくすることができる。
【００６７】
また、複数の画素１００ａのうち、第１方向Ｙで隣り合う２つの画素（第２画素１００ａ２１および第３画素１００ａ３）では、半導体層１ａが一体に形成されてデータ線６ａに１個所で電気的に接続している。このため、半導体層１ａとデータ線６ａとを接続するコンタクトホール４３ａの数を減らすことができる。それ故、コンタクトホールが占有する面積や、コンタクトホールのレイアウト等の制約によって、画素１００ａを微細化することの困難性を緩和することができる。
【００６８】
［他の実施の形態］
上記実施の形態では、第２容量電極８ａおよび第４容量電極４ａの双方が第１画素１００ａ１および第２画素１００ａ２に一体に形成されていたが、第２容量電極８ａのみが第１画素１００ａ１および第２画素１００ａ２に一体に形成されている態様としてもよい。
【００６９】
上記実施の形態では、第２容量電極８ａおよび第４容量電極４ａが第１画素１００ａ１および第２画素１００ａ２に一体に形成されていたが、第２容量電極８ａが第１画素１００ａ１および第２画素１００ａ２に一体に形成され、第４容量電極４ａが第１画素１００ａ１および第３画素１００ａ３に一体に形成されている態様としてもよい。
【００７０】
上記実施の形態では、第２容量電極８ａおよび第４容量電極４ａが２つの画素電極（第１画素１００ａ１および第２画素１００ａ２）に一体に形成されていたが、３つ以上の画素１００ａに一体に形成されている態様としてもよい。
上記実施の形態では、半導体層１ａが２つの画素電極（第１画素１００ａ１および第２画素１００ａ２）に一体に形成されていたが、３つ以上の画素１００ａに一体に形成されている態様としてもよい。
【００７１】
上記実施の形態では、容量線２ａが第１方向Ｙに延在していたが、容量線２ａが第２方向Ｘに延在している場合や、容量線２ａが第１方向Ｙおよび第２方向Ｘの双方に延在している場合に本発明を適用してもよい。
【００７２】
上記実施の形態では、走査線３ａが延在する方向と交差する第１方向Ｙで第２容量電極８ａおよび第４容量電極４ａが複数の画素１００ａに一体に形成されていたが、走査線３ａが延在する方向を第１方向とし、かかる第１方向で隣り合う複数の画素１００ａに対して第２容量電極８ａおよび第４容量電極４ａが一体に形成されていてもよい。
【００７３】
本発明が適用される電気光学装置１００はＶＡモードの液晶装置に限定されない。例えば、電気光学装置１００がＴＮ（Twisted Nematic）モードやＯＣＢ（Optically Compensated Bend）モードの液晶装置である場合に本発明を適用してもよい。また、透過型の液晶装置（電気光学装置）に本発明を適用してもよい。
【００７４】
［電子機器への搭載例］
上述した実施形態に係る電気光学装置１００を用いた電子機器について説明する。図１３は、本発明を適用した電気光学装置１００を用いた投射型表示装置（電子機器）の概略構成図である。
【００７５】
図１３に示す投射型表示装置１０００は、光源光を発生する光源部１０２１と、光源部１０２１から出射された光源光を赤、緑、青の３色に分離する色分離導光光学系１０２３と、色分離導光光学系１０２３から出射された各色の光源光によって照明される光変調部１０２５とを有している。光変調部１０２５は、電気光学装置１００を含んで構成される。また、投射型表示装置１０００は、光変調部１０２５から出射された各色の像光を合成するクロスダイクロイックプリズム１０２７（合成光学系）と、クロスダイクロイックプリズム１０２７を経た像光をスクリーン（不図示）に投射するための投射光学系である投射光学系１０２９とを備えている。
【００７６】
かかる投射型表示装置１０００において、光源部１０２１は、光源１０２１ａと、一対のフライアイ光学系１０２１ｄ、１０２１ｅと、偏光変換部材１０２１ｇと、重畳レンズ１０２１ｉとを備えている。本形態においては、光源部１０２１は、放物面からなるリフレクタ１０２１ｆを備えており、平行光を出射する。フライアイ光学系１０２１ｄ、１０２１ｅは、システム光軸と直交する面内にマトリクス状に配置された複数の要素レンズからなり、これらの要素レンズによって光源光を分割して個別に集光・発散させる。偏光変換部材１０２１ｇは、フライアイ光学系１０２１ｅから出射した光源光を、例えば図面に平行なｐ偏光成分のみに変換して光路下流側光学系に供給する。重畳レンズ１０２１ｉは、偏光変換部材１０２１ｇを経た光源光を全体として適宜収束させることにより、光変調部１０２５に設けた複数の電気光学装置１００（Ｒ）、（Ｇ）、（Ｂ）を各々均一に重畳照明可能とする。
【００７７】
色分離導光光学系１０２３は、クロスダイクロイックミラー１０２３ａと、ダイクロイックミラー１０２３ｂと、反射ミラー１０２３ｊ、１０２３ｋとを備える。色分離導光光学系１０２３において、光源部１０２１からの略白色の光源光は、クロスダイクロイックミラー１０２３ａに入射する。クロスダイクロイックミラー１０２３ａを構成する一方の第１ダイクロイックミラー１０３１ａで反射された赤色（Ｒ）の光は、反射ミラー１０２３ｊで反射されダイクロイックミラー１０２３ｂを透過して、入射側偏光板１０３７ｒ、ｐ偏光を透過させ、ｓ偏光を反射するワイヤーグリッド偏光板１０３２ｒ、および光学補償板１０３９ｒを介して、ｐ偏光のまま、赤色（Ｒ）用の電気光学装置１００に入射する。
【００７８】
また、第１ダイクロイックミラー１０３１ａで反射された緑色（Ｇ）の光は、反射ミラー１０２３ｊで反射され、その後、ダイクロイックミラー１０２３ｂでも反射されて、入射側偏光板１０３７ｇ、ｐ偏光を透過させ、ｓ偏光を反射するワイヤーグリッド偏光板１０３２ｇ、および光学補償板１０３９ｇを介して、ｐ偏光のまま、緑色（Ｇ）用の電気光学装置１００に入射する。
【００７９】
これに対して、クロスダイクロイックミラー１０２３ａを構成する他方の第２ダイクロイックミラー１０３１ｂで反射された青色（Ｂ）の光は、反射ミラー１０２３ｋで反射されて、入射側偏光板１０３７ｂ、ｐ偏光を透過する一方でｓ偏光を反射するワイヤーグリッド偏光板１０３２ｂ、および光学補償板１０３９ｂを介して、ｐ偏光のまま、青色（Ｂ）用の電気光学装置１００に入射する。なお、光学補償板１０３９ｒ、１０３９ｇ、１０３９ｂは、電気光学装置１００への入射光および出射光の偏光状態を調整することで、液晶層の特性を光学的に補償している。
【００８０】
このように構成した投射型表示装置１０００では、光学補償板１０３９ｒ、１０３９ｇ、１０３９ｂを経て入射した３色の光は各々、各電気光学装置１００において変調される。その際、電気光学装置１００（Ｒ）、（Ｇ）、（Ｂ）から出射された変調光のうち、ｓ偏光の成分光は、ワイヤーグリッド偏光板１０３２ｒ、１０３２ｇ、１０３２ｂで反射し、出射側偏光板１０３８ｒ、１０３８ｇ、１０３８ｂを介してクロスダイクロイックプリズム１０２７に入射する。クロスダイクロイックプリズム１０２７には、Ｘ字状に交差する第１誘電体多層膜１０２７ａおよび第２誘電体多層膜１０２７ｂが形成されており、一方の第１誘電体多層膜１０２７ａはＲ光を反射し、他方の第２誘電体多層膜１０２７ｂはＢ光を反射する。従って、３色の光は、クロスダイクロイックプリズム１０２７において合成され、投射光学系１０２９に出射される。そして、投射光学系１０２９は、クロスダイクロイックプリズム１０２７で合成されたカラーの像光を、所望の倍率でスクリーン（図示せず。）に投射する。
【００８１】
（他の投射型表示装置）
なお、投射型表示装置については、光源部として、各色の光を出射するＬＥＤ光源等を用い、かかるＬＥＤ光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。
【００８２】
（他の電子機器）
本発明を適用した電気光学装置１００を備えた電子機器は、上記実施形態の投射型表示装置１０００に限定されない。例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ等の電子機器に用いてもよい。
【符号の説明】
【００８３】
１ａ…半導体層、１ｂ…ソース領域、１ｃ…ドレイン領域、１ｇ…チャネル領域、２ａ…容量線、２ｂ、６ｂ、６ｃ…中継電極、３ａ…走査線、３ｃ…ゲート電極、４ａ…第４容量電極、５ａ…第３容量電極、６ａ…データ線、７ａ…第５容量電極８ａ…第２容量電極、９ａ…画素電極、９ｆ…プラグ、１０…素子基板、１０ａ…表示領域、１２ａ、４２ａ、４３ａ、４３ｂ、４３ｃ、４４ｂ、４４ｃ、４５ａ…コンタクトホール、２０…対向基板、２１…共通電極、３０…画素スイッチング素子、４０…ゲート絶縁層、４１、４２、４３、４４、４５…層間絶縁膜、４２ｃ…開口部、５０…電気光学層、５５…保持容量、１００…電気光学装置、１００ａ…画素、１００ａ１…第１画素、１００ａ２…第２画素、１００ａ３…第３画素、１００ｐ…液晶パネル、５５１…第１保持容量、５５１ａ…第１誘電体層、５５２…第２保持容量、５５２ａ…第２誘電体層、１０００…投射型表示装置、１０２１…光源部、１０２９…投射光学系。Ｘ…第２方向、Ｙ…第１方向。
【図１】
2018084724.tif 000003
【図２】
2018084724.tif 000004
【図３】
2018084724.tif 000005
【図４】
2018084724.tif 000006
【図５】
2018084724.tif 000007
【図６】
2018084724.tif 000008
【図７】
2018084724.tif 000009
【図８】
2018084724.tif 000010
【図９】
2018084724.tif 000011
【図１０】
2018084724.tif 000012
【図１１】
2018084724.tif 000013
【図１２】
2018084724.tif 000014
【図１３】
2018084724.tif 000015