(57)【要約】【課題】記憶装置の電源オフの回数が上限を超える事態の発生を防止することができる電子機器及び電子機器の制御方法を提供することを課題とする。【解決手段】電子機器は、記憶装置（１１３）と、前記記憶装置の電源オフをそれぞれ指示する複数の指示部（１０４，１１２）とを有し、前記複数の指示部のうちの少なくとも１個の指示部は、前記複数の指示部がそれぞれ指示した前記記憶装置の電源オフの回数の合計に応じて、前記記憶装置の電源供給を指示する。【選択図】図１
2018020549.tif 000002
【特許請求の範囲】
【請求項１】
記憶装置と、
前記記憶装置の電源オフをそれぞれ指示する複数の指示部とを有し、
前記複数の指示部のうちの少なくとも１個の指示部は、前記複数の指示部がそれぞれ指示した前記記憶装置の電源オフの回数の合計に応じて、前記記憶装置の電源供給を指示することを特徴とする電子機器。
【請求項２】
前記複数の指示部は、それぞれ、前記指示した前記記憶装置の電源オフの回数をカウントし、
前記複数の指示部のうちの少なくとも１個の指示部は、前記複数の指示部がそれぞれカウントした前記記憶装置の電源オフの回数を合算し、前記合算した回数に応じて、前記記憶装置の電源供給を指示することを特徴とする請求項１記載の電子機器。
【請求項３】
前記複数の指示部は、それぞれ、前記カウントした前記記憶装置の電源オフの回数を複数の不揮発性メモリに書き込み、
前記複数の指示部のうちの少なくとも１個の指示部は、前記複数の指示部によりそれぞれカウントされた前記記憶装置の電源オフの回数を前記複数の不揮発性メモリから読み出し、前記複数の指示部がそれぞれカウントした前記記憶装置の電源オフの回数を合算することを特徴とする請求項２記載の電子機器。
【請求項４】
前記複数の指示部のうちの１個の指示部は、前記複数の指示部によりそれぞれカウントされた前記記憶装置の電源オフの回数を前記複数の不揮発性メモリから読み出し、前記複数の指示部がそれぞれカウントした前記記憶装置の電源オフの回数を合算し、前記合算した回数を前記複数の不揮発性メモリのうちの一の不揮発性メモリに書き込み、他の不揮発性メモリに記憶されている回数の消去を指示することを特徴とする請求項３記載の電子機器。
【請求項５】
前記複数の指示部のうちの少なくとも１個の指示部は、前記複数の指示部がそれぞれ指示した前記記憶装置の電源オフの回数の合計が第１の閾値未満である場合には、省電力モードでは前記記憶装置の電源オフを指示し、前記複数の指示部がそれぞれ指示した前記記憶装置の電源オフの回数の合計が第１の閾値以上である場合には、省電力モードでは前記記憶装置の電源オフを指示しないことを特徴とする請求項１〜４のいずれか１項に記載の電子機器。
【請求項６】
前記複数の指示部のうちの少なくとも１個の指示部は、前記複数の指示部がそれぞれ指示した前記記憶装置の電源オフの回数の合計が第２の閾値以上である場合には、前記記憶装置の電源オンを指示しないことを特徴とする請求項１〜５のいずれか１項に記載の電子機器。
【請求項７】
前記複数の指示部のうちの少なくとも１個の指示部は、前記複数の指示部がそれぞれ指示した前記記憶装置の電源オフの回数の合計に応じて、省電力モードの開始時刻から前記記憶装置の電源オフを指示するまでの時間を異ならせることを特徴とする請求項１〜６のいずれか１項に記載の電子機器。
【請求項８】
前記複数の指示部のうちの１個の指示部は、電子機器の上位装置を制御するメイン制御部であり、
前記複数の指示部のうちの他の１個の指示部は、前記記憶装置を制御する制御部であり、前記メイン制御部が省電力状態にあるときに前記記憶装置に電源オフを指示するものであることを特徴とする請求項１〜７のいずれか１項に記載の電子機器。
【請求項９】
さらに、印刷を行うプリンタ部を有することを特徴とする請求項１〜８のいずれか１項に記載の電子機器。
【請求項１０】
前記複数の指示部のうちの少なくとも１個の指示部は、前記記憶装置が磁気式記憶装置である場合には、前記指示した前記記憶装置の電源オフの回数をカウントし、前記記憶装置が半導体記憶装置である場合には、前記指示した前記記憶装置の電源オフの回数をカウントしないことを特徴とする請求項１〜９のいずれか１項に記載の電子機器。
【請求項１１】
記憶装置と、
前記記憶装置の電源オフをそれぞれ指示する複数の指示部とを有する電子機器の制御方法であって、
前記複数の指示部のうちの少なくとも１個の指示部が、前記複数の指示部がそれぞれ指示した前記記憶装置の電源オフの回数の合計に応じて、前記記憶装置の電源供給を指示するステップを有することを特徴とする電子機器の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器及び電子機器の制御方法に関する。
【背景技術】
【０００２】
ＨＤＤ（ハードディスクドライブ）は、耐久性の理由により、電源オン／オフ回数に上限が設けられている。そのため、ＨＤＤを使用する際には、電源オン／オフ回数の上限を超えないことが重要である。一方で、昨今の省電力化要望の高まりにより、画像形成装置の消費電力抑制を目的としたＨＤＤ電源のオフを、より頻繁に行うことが求められている。そこで、ＨＤＤ電源のオフをより頻繁に行いつつ、オン／オフ回数の上限を超えさせないため、オフ回数の管理方法が必要となっている。一方、ＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）では、耐久性の理由による電源オン／オフ回数の上限は設けられていないので、オフ回数の管理は不要である。ＨＤＤ電源のオン／オフ回数の管理方法には、一つの制御装置からＨＤＤの電源オン／オフを制御して、その時のオフ回数をカウントするものがある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１１４５７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１は、一つの制御装置からＨＤＤの電源をオン／オフ制御するため、より柔軟な省電力制御を行うために、複数の制御装置からＨＤＤの電源オン／オフしようとすると、オフ回数を正確にカウントできない課題がある。例えば、２つの制御装置Ａ及びＢから一つのＨＤＤの電源をオフする場合、ある状態では制御装置ＡがＨＤＤの電源をオフしてその回数をカウントする。別の状態では、制御装置ＢがＨＤＤの電源をオフするが、このオフ回数はカウントされない。その結果、カウントされたオフ回数は、実際のオフ回数よりも少なくなってしまう。これにより、予期せずオン／オフ回数の上限を超える事態が発生する恐れがある。また、ＳＳＤには電源オン／オフの寿命は無いので、ＨＤＤとは異なる電源オフ回数の管理方法が必要である。
【０００５】
本発明の目的は、記憶装置の電源オフの回数が上限を超える事態の発生を防止することができる電子機器及び電子機器の制御方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の電子機器は、記憶装置と、前記記憶装置の電源オフをそれぞれ指示する複数の指示部とを有し、前記複数の指示部のうちの少なくとも１個の指示部は、前記複数の指示部がそれぞれ指示した前記記憶装置の電源オフの回数の合計に応じて、前記記憶装置の電源供給を指示する。
【発明の効果】
【０００７】
記憶装置の電源オフの回数が上限を超える事態の発生を防止することができる。
【図面の簡単な説明】
【０００８】
【図１】画像形成装置の構成例を示す図である。
【図２】ＳＡＴＡ−ＳＡＴＡブリッジの構成例を示す図である。
【図３】画像形成装置の電力状態を示す図である。
【図４】寿命引き延ばし制御方法を示すタイミングチャートである。
【図５】電力状態の移行処理を示すフローチャートである。
【図６】電力移行条件の設定処理を示すフローチャートである。
【図７】電力移行条件の処理を示すフローチャートである。
【図８】記憶装置電源オフ処理を示すフローチャートである。
【図９】記憶装置電源オフ処理を示すフローチャートである。
【図１０】電源オフ回数要求処理を示すフローチャートである。
【図１１】電源オフ回数応答処理を示すフローチャートである。
【発明を実施するための形態】
【０００９】
図１は、本発明の実施形態による画像形成システムの構成例を示す図である。画像形成システムは、画像形成装置（電子機器）１０１及び情報機器１１６を有する。本実施形態は、記憶装置電源オフ回数制御を行う電子機器の例としての画像形成装置１０１について説明する。なお、画像形成装置１０１は、特に断らない限り、本実施形態の機能が実行されるのであれば、単体の機器であっても、複数の機器からなるシステムであってもよい。
【００１０】
画像形成装置１０１は、スキャナ部１０２又はネットワークＩ／Ｆ１０９から入力した画像データに対して画像処理を施した後に、プリンタ部１０８により、紙面に画像データを印刷して出力する。また、画像形成装置１０１は、スキャナ部１０２から入力した画像データに画像処理を施した後に、ネットワークＩ／Ｆ１０９により、情報機器１１６に画像データを送信する。スキャナ部１０２は、紙面上の画像情報を光学的に読み取り、電気信号の画像データに変換した後、スキャン画像処理部１０３に送信する。スキャン画像処理部１０３は、スキャナ部１０２から受信した画像データに画像処理を施してＳＡＴＡコントローラ１１１に送信する。メインＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１０４は、画像形成装置１０１全体の制御を司る。ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１０５は、メインＣＰＵ１０４で実行される制御プログラムを格納すると共に、一時的なデータのワークエリアとして利用される。操作部１０６は、ユーザに対して画像形成装置１０１の情報を通知すると共に、ユーザからの操作を受け付ける。プリント画像処理部１０７は、受信した画像データに画像処理を施した後に、プリンタ部１０８に画像データを送信する。プリンタ部１０８は、プリント画像処理部１０７から受信した画像データを紙面上に印刷して出力する。ネットワークＩ／Ｆ１０９は、ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）１１０を介して、情報機器１１６と通信を行うインタフェースである。ＬＡＮ１１０は、画像形成装置１０１と情報機器１１６との間で通信を行うための通信網である。ここでのＬＡＮ１１０は、有線、無線など物理的な接続形態は問わない。ＳＡＴＡコントローラ１１１は、ＳＡＴＡ（Ｓｅｒｉａｌ  ＡＴＡ）規格に準拠した周辺機器を制御すると共に、周辺機器との間でデータの送受信を行う。ＳＡＴＡ−ＳＡＴＡブリッジ１１２は、ＳＡＴＡコントローラ１１１と記憶装置１１３との間の通信の受け渡しを行うと共に、記憶装置１１３の電源を制御する制御部である。記憶装置１１３は、ＨＤＤ（ハードディスクドライブ）又はＳＳＤ（ソリッドステートドライブ）である。なお、記憶装置１１３は、ＨＤＤ及びＳＳＤが混在されていてもよい。ＨＤＤは、電源オン／オフ回数の寿命があるので、電源オン／オフ回数の管理が必要である。これは、ＨＤＤが、リレー回路や、ドライブモーター、磁気ヘッドおよびその周辺の部品の寿命がＨＤＤのオン／オフにより影響を受けるからである。これに対して、ＳＳＤは、電源オン／オフ回数の寿命への影響がほとんどないので、電源オン／オフ回数の管理が原則必要ない。以下、記憶装置１１３がＨＤである場合の記憶装置１１３の電源オン／オフ回数の管理方法を説明する。記憶装置１１３は、ＳＡＴＡコントローラ１１１及びＳＡＴＡ−ＳＡＴＡブリッジ１１２の指示に従い、内部の記録媒体にデータの記録を行うと共に、内部の記録媒体からデータを読み出す。電源制御部１１４は、画像形成装置１０１全体の電源制御を司る。フラッシュＲＯＭ１１５は、メインＣＰＵ１０４で実行されるプログラム及び設定情報を記憶する。情報機器１１６は、ＬＡＮ１１０を介して画像形成装���１０１と通信を行い、印刷ジョブの送信を行うと共に、画像形成装置１０１からスキャン画像を受信する。メインＣＰＵ１０４は、記憶装置（ＨＤＤ）１１３の電源オフの回数をカウントし、そのカウントした記憶装置（ＨＤＤ）１１３の電源オフの回数をフラッシュＲＯＭ１１５に書き込む。
【００１１】
図２は、ＳＡＴＡ−ＳＡＴＡブリッジ１１２の構成例を示す図である。ＳＡＴＡ−ＳＡＴＡブリッジ１１２は、ＳＡＴＡデバイスＩ／Ｆ部２０１、ＳＡＴＡホストＩ／Ｆ部２０２、ＣＰＵ２０３、ＧＰＩＯ２０４、ＤＲＡＭ２０５、及びフラッシュＲＯＭ２０６を有する。ＳＡＴＡデバイスＩ／Ｆ部２０１は、ＳＡＴＡ規格準拠の周辺機器として振る舞い、ＳＡＴＡコントローラ１１１と通信を行う。ＳＡＴＡホストＩ／Ｆ部２０２は、ＳＡＴＡ規格準拠の記憶装置１１３を制御すると共に、記憶装置１１３との間でデータの送受信を行う。ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）２０３は、ＳＡＴＡ−ＳＡＴＡブリッジ１１２全体の制御を司る。ＧＰＩＯ（Ｇｅｎｅｒａｌ  Ｐｕｒｐｏｓｅ  Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）２０４は、ＣＰＵ２０３の指示に従って、電源制御部１１４との間で信号の送受信を行う。ＤＲＡＭ２０５は、ＣＰＵ２０３で実行される制御プログラムを格納すると共に、一時的なデータのワークエリアとして利用される。フラッシュＲＯＭ２０６は、ＣＰＵ２０３で実行されるプログラム及び設定情報を記憶する。ＣＰＵ２０３によってカウントされた記憶装置（ＨＤＤ）１１３の電源オフ回数は、フラッシュＲＯＭ２０６に書き込まれる。記憶装置電源ライン２０７は、電源制御部１１４から記憶装置１１３に電源を供給する。また、ＧＰＩＯ２０４は、記憶装置電源ライン２０７の状態を検出する。
【００１２】
図３は、画像形成装置１０１の電力状態を示す図である。状態３０１では、画像形成装置１０１は、電力状態ＰＳ０であって、電力Ｐ０を消費する。状態３０２では、画像形成装置１０１は、電力状態ＰＳ１であって、スキャナ部１０２及びプリンタ部１０８への電力供給が行われないので、電力Ｐ０よりも低い電力Ｐ１を消費する。状態３０３では、画像形成装置１０１は、電力状態ＰＳ２であって、ネットワークＩ／Ｆ１０９以外への電力供給が行われないので、電力Ｐ１よりも低い電力Ｐ２を消費する。
【００１３】
画像形成装置１０１は、通常動作時において、電力状態ＰＳ０をとる。画像形成装置１０１は、電力状態ＰＳ０において、所定の条件を満たすと、電力状態ＰＳ１に移行する。更に、画像形成装置１０１は、電力状態ＰＳ１において、所定の条件を満たすと、電力状態ＰＳ２に移行する。ここで、所定の条件は、一定時間、ネットワークＩ／Ｆ１０９を介してプリントジョブを受信しなかった場合や、一定時間、操作部１０６がユーザからの操作を受け付けなかった場合などである。
【００１４】
逆に、画像形成装置１０１は、電力状態ＰＳ２又はＰＳ１において、所定の条件を満たすと、電力状態ＰＳ０に移行する。ここで、所定の条件は、ネットワークＩ／Ｆ１０９がマジックパケットを受信した場合や、操作部１０６がユーザからの操作を受け付けた場合などである。
【００１５】
電力状態ＰＳ０では、画像形成装置１０１内のモジュールの全てに通常の電力が供給される。電力状態ＰＳ１では、スキャナ部１０２、スキャン画像処理部１０３、プリンタ部１０８、プリントが画像処理部１０７、フラッシュＲＯＭ１１５への電力供給は停止する。そして、メインＣＰＵ１０４、ＤＲＡＭ１０５、電源制御部１１４、ＳＡＴＡコントローラ１１１、ＳＴＡ−ＳＡＴＡブリッジ１１２、操作部１０６へは通常よりも少ない電力を供給して待機状態にする。そして、ネットワークＩ／Ｆ１０９へは通常の電力を供給して情報機器１１６から送信されるパケットを受信できる状態を保つ。記憶装置１１３へは、ＳＡＴＡ−ＳＡＴＡブリッジ１１２に設定された省電力移行条件が記憶装置電源オフであれば電力供給を停止し、そうでなければ通常よりも少ない電力を供給して待機状態にする。
【００１６】
電力状態ＰＳ２では、電力状態ＰＳ１に加えて、ネットワークＩ／Ｆ１０９へは通常よりも少ない、マジックパケットを受けられる程度の電力を供給する。そして、記憶装置１１３への電力供給は停止する。
【００１７】
図４は、記憶装置１１３の寿命引き延ばし制御方法を示すタイミングチャートであり、電力状態ＰＳ２と記憶装置１１３の電源オフのタイミングを示す。以下、画像形成装置１０１の制御方法を示す。ＰＳ２状態信号４０１は、ハイレベルが電力状態ＰＳ２を示し、ローレベルが電力状態ＰＳ０又はＰＳ１を示す。ＰＳ２状態信号４０１に示すように、時刻Ｔ＝０分では、所定の条件を満たしたことにより、電力状態ＰＳ１から電力状態ＰＳ２へ移行し、その後、所定の条件を満たし、電力状態ＰＳ２から電力状態ＰＳ０へ移行している。
【００１８】
記憶装置電源信号４０２〜４０６は、ハイレベルが記憶装置１１３の電源オンを示し、ローレベルが記憶装置１１３の電源オフを示す。記憶装置電源信号４０２は、記憶装置１１３の電源オフの回数が０回の場合の記憶装置電源オフのタイミングを示す信号であり、ＰＳ２状態信号４０１と同じタイミングで記憶装置１１３の電源がオフする。すなわち、電力状態ＰＳ２の場合には記憶装置１１３の電源がオフし、電力状態ＰＳ０又はＰＳ１の場合には記憶装置１１３の電源がオンする。
【００１９】
記憶装置電源信号４０３は、記憶装置１１３の電源オフの回数が１０００回の場合の記憶装置１１３の電源オフのタイミングを示す信号であり、記憶装置電源信号４０２よりも１０分遅れたＴ＝１０分のタイミングで、記憶装置１１３の電源がオフする。記憶装置電源信号４０４は、記憶装置１１３の電源オフの回数が２０００回の場合の記憶装置１１３の電源オフのタイミングを示す信号であり、記憶装置電源信号４０３よりも１０分遅れたＴ＝２０分のタイミングで、記憶装置１１３の電源がオフする。
【００２０】
記憶装置電源信号４０５は、記憶装置１１３の電源オフの回数が８０００回の場合の記憶装置１１３の電源オフのタイミングを示す信号であり、電力状態ＰＳ２になっても、記憶装置１１３の電源がオフしない。記憶装置１１３がＨＤＤである場合、記憶装置１１３は、電源のオン／オフ回数に上限があり、それを超えて使用することはできない。それが記憶装置（ＨＤＤ）１１３の寿命である。画像形成装置１０１の耐用期間中に、記憶装置（ＨＤＤ）１１３の電源のオン／オフ回数が上限を超えないようにするために、記憶装置（ＨＤＤ）１１３の寿命の引き延ばし制御を行う必要がある。記憶装置（ＨＤＤ）１１３の電源オフの回数をカウントして、その回数に応じて、電力状態ＰＳ２の開始時刻Ｔ＝０分から記憶装置（ＨＤＤ）１１３の電源をオフするまでの時間を遅延させる。そして、遅延後の時点で、まだ電力状態ＰＳ２であった場合に、ようやく記憶装置（ＨＤＤ）１１３の電源をオフする。また、カウントした記憶装置（ＨＤＤ）１１３の電源オフの回数がＨＤＤのオン／オフ回数の上限に近づくと、電力状態ＰＳ２になっても電源装置（ＨＤＤ）１１３の電源はオフさせない処理を行う。
【００２１】
図４では、記憶装置（ＨＤＤ）１１３の電源のオン／オフ回数の上限を１００００回の場合を示しており、記憶装置（ＨＤＤ）１１３の電源オフの回数１０００回毎に記憶装置（ＨＤＤ）１１３の電源をオフするまでの遅延時間を１０分追加している。記憶装置電源信号４０５のように、記憶装置（ＨＤＤ）１１３の電源オフの回数が８０００回以上である場合には、ＨＤＤの電源のオン／オフ回数の上限に近づいたと判断する。その場合、電力状態ＰＳ２の開始時刻Ｔ＝０分から遅延時間経過後の時刻Ｔ＝８０分になっても記憶装置（ＨＤＤ）１１３の電源はオフしない。記憶装置電源信号４０６のように、記憶装置（ＨＤＤ）１１３の電源オフの回数が１００００回以上である場合には、ＨＤＤの電源のオン／オフ回数の上限を超えたと判断して、画像形成装置１０１の電源がオンしても記憶装置（ＨＤＤ）１１３の電源はオンしない。ただし、この記憶装置（ＨＤＤ）１１３の寿命の引き延ばし制御は、省電力を目的とした記憶装置（ＨＤＤ）１１３の電源オフに限ったことであり、画像形成装置１０１の電源がオフされた場合は、当然ながら記憶装置（ＨＤＤ）１１３の電源はオフされることになる。
【００２２】
図５（ａ）は、メインＣＰＵ１０４における電力状態ＰＳ２への移行処理を示すフローチャートである。ステップＳ５０１では、メインＣＰＵ１０４は、電力状態ＰＳ２への移行条件を満たしたか否かを判断し、電力状態ＰＳ２への移行条件を満たした場合には、ステップＳ５０２に処理を進める。図４において、記憶装置電源信号４０３の場合には時刻Ｔ＝１０分で移行条件を満たし、記憶装置電源信号４０４の場合には時刻Ｔ＝２０分で移行条件を満たす。ステップＳ５０２では、メインＣＰＵ１０４は、ＳＡＴＡコントローラ１１１及びＳＡＴＡ−ＳＡＴＡブリッジ１１２を介して、記憶装置１１３に電源オフの準備をさせるコマンドを送信する。次に、ステップＳ５０３では、メインＣＰＵ１０４は、指示部であり、電源制御部１１４に対して、記憶装置１１３の電源オフを指示する。次に、ステップＳ５０４では、メインＣＰＵ１０４は、フラッシュＲＯＭ１１５から記憶装置１１３の電源オフの回数を読み出す。次に、ステップＳ５０５では、メインＣＰＵ１０４は、記憶装置１１３の電源オフの回数に１を加算する。すなわち、メインＣＰＵ１０４は、指示した記憶装置１１３の電源オフの回数をカウントする。次に、ステップＳ５０６では、メインＣＰＵ１０４は、記憶装置１１３の電源オフの回数をフラッシュＲＯＭ１１５に書き込む。メインＣＰＵ１０４がカウントした記憶装置１１３の電源オフの回数は、フラッシュＲＯＭ１１５に格納され、この値を基準に記憶装置１１３の寿命の延命制御が行われる。
【００２３】
図５（ｂ）は、メインＣＰＵ１０４における電力状態ＰＳ１への移行処理を示すフローチャートである。ステップＳ５１１では、メインＣＰＵ１０４は、電力状態ＰＳ１への移行条件を満たしたか否かを判断し、電力状態ＰＳ１への移行条件を満たした場合には、ステップＳ５１２に処理を進める。ステップＳ５１２では、メインＣＰＵ１０４は、ＳＡＴＡコントローラ１１１を介してＳＡＴＡ−ＳＡＴＡブリッジ１１２に対して、電力状態ＰＳ１への移行を指示するコマンドを送信する。
【００２４】
図６は、メインＣＰＵ１０４における電力移行条件の設定処理を示すフローチャートである。ステップＳ６０１では、メインＣＰＵ１０４は、初期化時もしくは省電力状態における省電力移行条件を変更するか否かを判断し、省電力移行条件を変更する場合には、ステップＳ６０２に進む。ステップＳ６０２では、メインＣＰＵ１０４は、ＳＡＴＡコントローラ１１１を介してＳＡＴＡ−ＳＡＴＡブリッジ１１２に対して、省電力移行条件を送信する。
【００２５】
図７は、ＳＡＴＡ−ＳＡＴＡブリッジ１１２における電力移行条件の処理を示すフローチャートである。ステップＳ７０１では、ＳＡＴＡ−ＳＡＴＡブリッジ１１２は、メインＣＰＵ１０４から省電力移行条件を受信したか否かを判断し、省電力移行条件を受信した場合には、ステップＳ７０２に処理を進める。ステップＳ７０２では、ＳＡＴＡ−ＳＡＴＡブリッジ１１２は、省電力移行条件をＣＰＵ２０３内の設定レジスタに書き込む。
【００２６】
省電力移行条件は、図５（ａ）のステップＳ５０１の電力状態ＰＳ２への移行条件と、図５（ｂ）のステップＳ５１１の電力状態ＰＳ１への移行条件を含む。また、省電力移行条件は、電力状態ＰＳ０及びＰＳ１における記憶装置１１３の電源の条件を含む。例えば、省電力移行条件は、諸条件を満たせば、記憶装置１１３の電源をオフするのか、それともオフしないのかなどの条件である。記憶装置（ＨＤＤ）１１３の電源のオン／オフ回数が上限に近づいた場合は、記憶装置（ＨＤＤ）１１３の電源をオフしない設定にすることで、省電力を目的とした記憶装置（ＨＤＤ）１１３の電源オフをさせないことができる。
【００２７】
上記の諸条件の一例としては、ＣＰＵ２０３内の設定レジスタに記憶装置（ＨＤＤ）１１３の電源オフが設定され、かつ、記憶装置（ＨＤＤ）１１３の電源のオン／オフ回数の上限まで余裕がある場合、記憶装置（ＨＤＤ）１１３の電源をオフする。なお、上限まで余裕がある場合とは、図４における記憶装置電源信号４０４のように、記憶装置（ＨＤＤ）１１３の電源オフの回数が２０００回の状態などである。記憶装置（ＨＤＤ）１１３の電源のオン／オフ回数の上限までに余裕があるか否かは、記憶装置（ＨＤＤ）１１３の電源のオン／オフ回数の上限からある程度のマージンを見込んだ回数を閾値に設定し、それを超えたか否かで判定してもよい。
【００２８】
また、ＣＰＵ２０３内の設定レジスタに記憶装置（ＨＤＤ）１１３の電源オフが設定され、かつ、記憶装置（ＨＤＤ）１１３の電源のオン／オフ回数の上限に近付いた場合、記憶装置（ＨＤＤ）１１３の電源をオフせずオンのままにする。なお、オン／オフ回数の上限に近付いた場合とは、図４における記憶装置電源信号４０５のように、記憶装置（ＨＤＤ）１１３の電源オフの回数が８０００回の状態などである。
【００２９】
また、ＣＰＵ２０３内の設定レジスタに記憶装置１１３の電源のオンが設定されている場合は、記憶装置１１３の電源のオン／オフ回数に拘わらず、ＨＤＤ１１３の電源をオフせずオンのままにする。
【００３０】
また、記憶装置（ＨＤＤ）１１３の寿命の延命制御を行ったにもかかわらず、画像形成装置１０１の電源がオン／オフされたことによって、記憶装置（ＨＤＤ）１１３の電源のオン／オフ回数の上限以上になってしまう場合がある。その場合は、それ以上、記憶装置（ＨＤＤ）１１３の電源をオンさせずに、記憶装置（ＨＤＤ）１１３の状態を維持する。記憶装置（ＨＤＤ）１１３の電源のオン／オフ回数の上限以上になってしまった場合とは、図４における記憶装置電源信号４０６のように、記憶装置（ＨＤＤ）１１３の電源オフの回数が１００００回の状態などである。この状態になると、記憶装置（ＨＤＤ）１１３が起動しないため、画像形成装置１０１の機能が果たせないので、操作部１０６もしくはネットワークＩ／Ｆ１０９を通じてユーザに対して速やかに記憶装置（ＨＤＤ）１１３の交換及びデータのコピーを通知する。
【００３１】
図８は、ＳＡＴＡ−ＳＡＴＡブリッジ１１２における記憶装置１１３の電源オフ処理を示すフローチャートである。ステップＳ８０１では、ＳＡＴＡ−ＳＡＴＡブリッジ１１２は、メインＣＰＵ１０４から電力状態ＰＳ１への移行コマンドを受信したか否かを判断し、その移行コマンドを受信した場合には、ステップＳ８０２に処理を進める。ステップＳ８０２では、ＳＡＴＡ−ＳＡＴＡブリッジ１１２は、メインＣＰＵ１０４からＤｅｖＳｌｅｅｐコマンドを受信すると、ＳＡＴＡデバイスＩ／Ｆ部２０１がＤｅｖＳｌｅｅｐ状態となる。ＳＡＴＡ−ＳＡＴＡブリッジ１１２は、ＳＡＴＡデバイスＩ／Ｆ部２０１がＤｅｖＳｌｅｅｐ状態であるか否かを判断し、ＤｅｖＳｌｅｅｐ状態である場合には、ステップＳ８０３に処理を進める。ステップＳ８０３では、ＳＡＴＡ−ＳＡＴＡブリッジ１１２のＣＰＵ２０３は、ＣＰＵ２０３内の設定レジスタから省電力移行条件を読み出す。
【００３２】
次に、ステップＳ８０４では、ＳＡＴＡ−ＳＡＴＡブリッジ１１２は、省電力移行条件が記憶装置１１３の電源オフであるである否かを判断する。ＳＡＴＡ−ＳＡＴＡブリッジ１１２は、省電力移行条件が記憶装置１１３の電源オフである場合には、ステップＳ８０５に処理を進め、省電力移行条件が記憶装置１１３の電源オンである場合には、処理を終了する。ステップＳ８０５では、ＳＡＴＡ−ＳＡＴＡブリッジ１１２は、記憶装置１１３の電源がオンか否かを判断する。具体的には、ＣＰＵ２０３は、ＧＰＩＯ２０４を介して記憶装置電源ライン２０７が電源電位レベルであるか否かを判断する。ＳＡＴＡ−ＳＡＴＡブリッジ１１２は、記憶装置１１３の電源がオンである場合には、ステップＳ８０６に処理を進め、記憶装置１１３の電源がオフである場合には、処理を終了する。ステップＳ８０６では、ＣＰＵ２０３は、指示部であり、ＧＰＩＯ２０４を介して電源制御部１１４に、記憶装置１１３の電源オフを指示する。次に、ステップＳ８０７では、ＣＰＵ２０３は、フラッシュＲＯＭ２０６から記憶装置１１３の電源オフの回数を読み出す。次に、ステップＳ８０８では、ＣＰＵ２０３は、記憶装置１１３の電源オフの回数に１を加算する。すなわち、ＣＰＵ２０３は、指示した記憶装置１１３の電源オフの回数をカウントする。次に、ステップＳ８０９では、ＣＰＵ２０３は、記憶装置１１３の電源オフの回数をフラッシュＲＯＭ２０６に書き込む。ここで、フラッシュＲＯＭ２０６に書き込む記憶装置１１３の電源オフの回数は、ＳＡＴＡ−ＳＡＴＡブリッジ１１２の指示によって、記憶装置１１３の電源をオフした場合の一時的な回数である。
【００３３】
図９は、電源制御部１１４における記憶装置電源オフ処理を示すフローチャートである。ステップＳ９０１では、電源制御部１１４は、メインＣＰＵ１０４又はＳＡＴＡ−ＳＡＴＡブリッジ１１２から記憶装置１１３の電源オフの指示を受信したか否かを判断し、記憶装置１１３の電源オフの指示を受信した場合には、ステップＳ９０２に処理を進める。ステップＳ９０２では、電源制御部１１４は、記憶装置１１３の電源をオフする。
【００３４】
図１０は、メインＣＰＵ１０４における電源オフ回数要求処理を示すフローチャートである。ステップＳ１０１１では、メインＣＰＵ１０４は、記憶装置１１３に対して、記憶装置１１３の種類を示す機器情報を要求する。次に、メインＣＰＵ１０４は、記憶装置１１３から機器情報を受信するまで待機し、記憶装置１１３から機器情報を受信した場合には、ステップＳ１０１３に処理を進める。ステップＳ１０１３では、メインＣＰＵ１０４は、受信した機器情報を基に、記憶装置１１３がＨＤＤ及びＳＳＤのいずれであるのかを判定する。メインＣＰＵ１０４は、記憶装置１１３がＨＤＤであると判定した場合には、ステップＳ１００１に処理を進め、記憶装置１１３がＳＳＤであると判定した場合には、処理を終了する。なお、Ｓ１０１１からＳ１０１３は、必須ではない。Ｓ１００１から開始してもよい。たとえば、電源オン後、Ｓ１００１から開始してもよい。ＨＤＤは磁気および磁気式記憶装置の一例である。ＳＳＤは、半導体記憶装置の一例である。
【００３５】
ステップＳ１００１では、メインＣＰＵ１０４は、ＳＡＴＡ−ＳＡＴＡブリッジ１１２に対して、記憶装置（ＨＤＤ）１１３の電源オフの回数を要求する。オフ回数の要求は、ＳＡＴＡコマンドを用いて行う。次に、ステップＳ１００２では、メインＣＰＵ１０４は、ＳＡＴＡ−ＳＡＴＡブリッジ１１２から記憶装置（ＨＤＤ）１１３の電源オフの回数を受信したか否かを判断し、オフ回数を受信した場合には、ステップＳ１００３に処理を進める。ステップＳ１００３では、メインＣＰＵ１０４は、フラッシュＲＯＭ１１５から記憶装置（ＨＤＤ）１１３の電源オフの回数を読み出す。次に、ステップＳ１００４では、メインＣＰＵ１０４は、ＳＡＴＡ−ＳＡＴＡブリッジ１１２から受信した記憶装置（ＨＤＤ）１１３の電源オフの回数を、フラッシュＲＯＭ１１５から読み出した記憶装置（ＨＤＤ）１１３の電源オフの回数に加算（合算）する。次に、ステップＳ１００５では、メインＣＰＵ１０４は、加算後の記憶装置（ＨＤＤ）１１３の電源オフの回数をフラッシュＲＯＭ１１５に書き込む。次に、ステップＳ１００６では、メインＣＰＵ１０４は、ＳＡＴＡ−ＳＡＴＡブリッジ１１２に対して、記憶装置（ＨＤＤ）１１３の電源オフの回数の消去を要求する。最終的に、フラッシュＲＯＭ１１５に書き込まれたオフ回数は、メインＣＰＵ１０４及びＳＡＴＡ−ＳＡＴＡブリッジ１１２の両者の指示による記憶装置（ＨＤＤ）１１３の電源オフの回数を合算した値となる。
【００３６】
図４で説明した記憶装置（ＨＤＤ）１１３の寿命の引き延ばし制御は、フラッシュＲＯＭ１１５に記録されたオフ回数に基づき、メインＣＰＵ１０４によって実施される。オフ回数を要求するタイミングは、定期的にポーリングしてもよいし、ＳＡＴＡ−ＳＡＴＡブリッジ１１２の省電力状態が移行したことをメインＣＰＵ１０４が検知したタイミングでもよい。
【００３７】
図１１は、ＳＡＴＡ−ＳＡＴＡブリッジ１１２における電源オフ回数応答処理を示すフローチャートである。ステップＳ１１０１では、ＳＡＴＡ−ＳＡＴＡブリッジ１１２は、メインＣＰＵ１０４から記憶装置１１３の電源オフの回数の要求を受信したか否かを判断し、受信した場合には、ステップＳ１１０２に処理を進める。ステップＳ１１０２では、ＣＰＵ２０３は、フラッシュＲＯＭ２０６から記憶装置１１３の電源オフの回数を読み出す。次に、ステップＳ１１０３では、ＣＰＵ２０３は、記憶装置１１３の電源オフの回数をメインＣＰＵ１０４に送信する。次に、ステップＳ１１０４では、ＳＡＴＡ−ＳＡＴＡブリッジ１１２は、メインＣＰＵ１０４から記憶装置１１３の電源オフの回数の消去要求を受信したか否かを判断し、受信した場合には、ステップＳ１１０５に処理を進める。ステップＳ１１０５では、ＣＰＵ２０３は、フラッシュＲＯＭ２０６から記憶装置１１３の電源オフの回数を消去する。フラッシュＲＯＭ２０６には、ＳＡＴＡ−ＳＡＴＡブリッジ１１２の指示によって記憶装置１１３の電源をオフした場合の一時的なオフ回数が記録されているので、そのオフ回数はメインＣＰＵ１０４へ送信後は不要となるので消去してオフ回数をリセットする。
【００３８】
以上のように、メインＣＰＵ１０４は、記憶装置１１３がＨＤＤである場合、ＳＡＴＡ−ＳＡＴＡブリッジ１１２によって記憶装置（ＨＤＤ）１１３の電源をオフした回数を、メインＣＰＵ１０４によって記憶装置（ＨＤＤ）１１３の電源をオフした回数に加算する。メインＣＰＵ１０４は、加算後のオフ回数に応じて記憶装置（ＨＤＤ）１１３の電源オフを制御する。これにより、記憶装置（ＨＤＤ）１１３の電源オフの回数のカウント値が実際のオフ回数よりも少なくなることを防止できる。その結果、予期せず記憶装置（ＨＤＤ）１１３の電源のオン／オフ回数の上限を超える事態の発生を防止できる。
【００３９】
また、メインＣＰＵ１０４は、記憶装置１１３がＳＳＤの場合、ＳＡＴＡ−ＳＡＴＡブリッジ１１２によって記憶装置（ＳＳＤ）１１３の電源をオフした回数を加算しない。その結果、寿命の引き延ばし制御による電源オフまでの時間を遅らせる影響が小さくなるので、不必要な電源オンの時間が短くなり、省電力効果が高まる。
【００４０】
つまり、メインＣＰＵ１０４は、画像形成装置１０１の上位装置を制御するメイン制御部である。ＳＡＴＡ−ＳＡＴＡブリッジ１１２は、記憶装置１１３を制御する制御部である。また、メインＣＰＵ１０４が省電力状態にあるときに、ＳＡＴＡ−ＳＡＴＡブリッジ１１２は記憶装置１１３に電源オフを指示することがある。そこで、本実施形態によれば、メインＣＰＵ１０４が省電力状態にあるときに、ＳＡＴＡ−ＳＡＴＡブリッジ１１２からの電源オフの指示をメインＣＰＵ１０４が認識できないということもなくなる。
【００４１】
メインＣＰＵ１０４及びＳＡＴＡ−ＳＡＴＡブリッジ１１２は、複数の指示部であり、記憶装置１１３の電源オフをそれぞれ指示する。なお、複数の指示部は、３個以上でもよい。複数の指示部のうちの少なくとも１個の指示部は、複数の指示部がそれぞれ指示した記憶装置１１３の電源オフの回数の合計に応じて、記憶装置１１３の電源供給を指示する。
【００４２】
複数の指示部は、それぞれ、指示した記憶装置（ＨＤＤ）１１３の電源オフの回数をカウントする。複数の指示部のうちの少なくとも１個の指示部は、複数の指示部がそれぞれカウントした記憶装置（ＨＤＤ）１１３の電源オフの回数を合算し、その合算した回数に応じて、記憶装置（ＨＤＤ）１１３の電源供給を指示する。
【００４３】
複数の指示部１０４及び１１２は、それぞれ、そのカウントした記憶装置（ＨＤＤ）１１３の電源オフの回数を複数のフラッシュＲＯＭ（不揮発性メモリ）１１５及び２０６に書き込む。複数の指示部のうちの少なくとも１個の指示部１０４は、複数の指示部によりそれぞれカウントされた記憶装置（ＨＤＤ）１１３の電源オフの回数を複数のフラッシュＲＯＭ１１５及び２０６から読み出す。そして、複数の指示部のうちの少なくとも１個の指示部１０４は、複数の指示部がそれぞれカウントした記憶装置（ＨＤＤ）１１３の電源オフの回数を合算する。
【００４４】
複数の指示部のうちの１個の指示部１０４は、複数の指示部によりそれぞれカウントされた記憶装置（ＨＤＤ）１１３の電源オフの回数を複数のフラッシュＲＯＭ１１５及び２０６から読み出す。そして、複数の指示部のうちの１個の指示部１０４は、複数の指示部がそれぞれカウントした記憶装置（ＨＤＤ）１１３の電源オフの回数を合算する。そして、複数の指示部のうちの１個の指示部１０４は、その合算した回数を複数のフラッシュＲＯＭ１１５及び２０６のうちの一のフラッシュＲＯＭ１１５に書き込み、他のフラッシュＲＯＭ２０６に記憶されている回数の消去を指示する。
【００４５】
複数の指示部のうちの少なくとも１個の指示部１０４は、複数の指示部がそれぞれ指示した記憶装置（ＨＤＤ）１１３の電源オフの回数の合計が第１の閾値（８０００回）未満である場合には、省電力モードＰＳ２では記憶装置１１３の電源オフを指示する。それは、図４に示されている。複数の指示部のうちの少なくとも１個の指示部１０４は、複数の指示部がそれぞれ指示した記憶装置（ＨＤＤ）１１３の電源オフの回数の合計が第１の閾値（８０００回）以上である場合には、省電力モードＰＳ２では記憶装置１１３の電源オフを指示しない。
【００４６】
複数の指示部のうちの少なくとも１個の指示部１０４は、図４のように、複数の指示部がそれぞれ指示した記憶装置（ＨＤＤ）１１３の電源オフの回数の合計が第２の閾値（１００００回）以上である場合には、記憶装置（ＨＤＤ）１１３の電源オンを指示しない。
【００４７】
複数の指示部のうちの少なくとも１個の指示部１０４は、複数の指示部がそれぞれ指示した記憶装置（ＨＤＤ）１１３の電源オフの回数の合計に応じて、省電力モードＰＳ２の開始時刻から記憶装置（ＨＤＤ）１１３の電源オフを指示するまでの時間を異ならせる。それは、図４に示されている。
【００４８】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００４９】
１０４  メインＣＰＵ、１１１  ＳＡＴＡコントローラ、１１２  ＳＡＴＡ−ＳＡＴＡブリッジ、１１３  記憶装置、１１４  電源制御部
【図１】
2018020549.tif 000003
【図２】
2018020549.tif 000004
【図３】
2018020549.tif 000005
【図４】
2018020549.tif 000006
【図５】
2018020549.tif 000007
【図６】
2018020549.tif 000008
【図７】
2018020549.tif 000009
【図８】
2018020549.tif 000010
【図９】
2018020549.tif 000011
【図１０】
2018020549.tif 000012
【図１１】
2018020549.tif 000013