(57)【要約】【課題】共振コンデンサ容量を切り替えたときにブリッジ回路のスイッチが貫通電流やサージ電圧で破壊されたり出力電圧制御が不能となることを防止可能なＬＬＣ共振コンバータを提供する【解決手段】ＬＬＣ共振コンバータ１００は、直流の入力電圧Ｖinが印加されるブリッジ回路１０と、このブリッジ回路１０に接続されたＬＬＣ共振回路２０と、このＬＬＣ共振回路２０に接続されたトランス３０と、このトランス３０に接続されて変換後の直流電圧を出力する整流回路４０と、共振コンデンサ切替回路５０と、ブリッジ回路制御部６４と、共振コンデンサ切替制御部６５とを備える。入力電圧Ｖinが切替電圧を上回ると、共振周波数より高い周波数まで動作周波数を高めてから、スイッチＱ３をターンオフする。【選択図】図１
2018174648.tif 000002
【特許請求の範囲】
【請求項１】
直流の入力電圧が印加され、スイッチング素子のスイッチング動作により矩形波状電圧を出力するブリッジ回路と、
少なくとも第１コンデンサを有し、前記矩形波状電圧が印加されて共振するＬＬＣ共振回路と、
このＬＬＣ共振回路に接続された１次側と、この１次側と絶縁されている２次側とを有する変圧器と、
この変圧器の前記２次側からの出力を直流の出力電圧とする整流素子と、
この整流素子からの出力を平滑化する平滑コンデンサと、
直列接続された切替スイッチと第２コンデンサとを有し、これらが前記第１コンデンサに並列に接続された共振コンデンサ切替回路と、
前記入力電圧を検出する入力電圧検出回路と、
前記出力電圧を検出する出力電圧検出回路と、
負荷へ供給される出力電流を検出する出力電流検出回路と、
前記入力電圧検出回路による入力電圧検出結果と、前記出力電圧検出回路による出力電圧検出結果と、前記出力電流検出回路による出力電流検出結果との少なくとも１つに基づいて、前記共振コンデンサ切替回路の前記切替スイッチの状態を制御する共振コンデンサ切替制御部と、
前記スイッチング素子の前記スイッチング動作をパルス周波数変調により制御するとともに、前記出力電圧検出結果が所望電圧となるように、または前記共振コンデンサ切替制御部からの指令を受けて、前記スイッチング素子の動作周波数を制御するブリッジ回路制御部と
を備え、
前記共振コンデンサ切替制御部は、
前記入力電圧検出結果が予め定められた切替電圧を下回ると、前記切替スイッチをターンオンし、
前記入力電圧検出結果が前記切替電圧を上回ると、前記ブリッジ回路制御部に対して前記動作周波数を切替周波数まで高める指令を送り、その後に前記切替スイッチをターンオフし、
前記切替周波数は、前記出力電圧検出結果および前記出力電流検出結果から求められた、前記切替スイッチがオフで前記ＬＬＣ共振回路のゲインが最大となる第１の共振周波数より高い周波数であることを特徴とするＬＬＣ共振コンバータ。
【請求項２】
請求項１に記載のＬＬＣ共振コンバータにおいて、
前記共振コンデンサ切替制御部は、
前記入力電圧検出結果が前記切替電圧を上回ると、前記ブリッジ回路制御部に対して前記出力電圧検出結果が前記所望電圧となるように行う前記動作周波数の制御を一時停止させるとともに前記動作周波数を切替周波数まで高める指令を送り、その後に前記切替スイッチをターンオフしてから、前記ブリッジ回路制御部に対して前記出力電圧検出結果が前記所望電圧となるように行う前記動作周波数の制御を再開させる指令を送る、
ことを特徴とするＬＬＣ共振コンバータ
【請求項３】
請求項１または２に記載のＬＬＣ共振コンバータにおいて、
前記切替周波数は、前記切替スイッチがオフで前記ＬＬＣ共振回路のゲインが１となる第２の共振周波数より高い周波数であることを特徴とするＬＬＣ共振コンバータ。
【請求項４】
請求項１〜３のいずれか１項に記載のＬＬＣ共振コンバータにおいて、
前記出力電圧検出結果が前記所望電圧となるように行う前記動作周波数の制御の一時停止から再開までの所要時間は、少なくとも、前記入力電圧の供給停止から出力を保持可能な保持時間より短いことを特徴とするＬＬＣ共振コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を別の直流電圧に変換する直流電圧変換器（ＤＣ−ＤＣコンバータ）に関し、特に、絶縁型ＤＣ−ＤＣコンバータの代表的回路の一例であるＬＬＣ共振コンバータの共振コンデンサを入力電圧に応じてスイッチにより切替える制御に関する。
【背景技術】
【０００２】
図５は従来のＬＬＣ共振コンバータの一例であるＬＬＣ電流共振型コンバータ１の概略構成を示す回路図である。
【０００３】
この図５に示すように、ＬＬＣ電流共振型コンバータ１は、直流の入力電圧Ｖinが印加されるブリッジ回路１０と、このブリッジ回路１０に接続されたＬＬＣ共振回路２０と、このＬＬＣ共振回路２０に接続されたトランス３０と、このトランス３０に接続されて変換後の直流電圧を出力する整流回路４０とを備えている。
【０００４】
ブリッジ回路１０は直列接続されたスイッチＱ１およびスイッチＱ２を有しており、これらの各状態が所定タイミングで時系列的に切り替えられるスイッチング動作により、スイッチＱ１およびスイッチＱ２の接続点１０ａとＧＮＤ１０ｂの間に矩形波状の電圧を出力する。
【０００５】
ＬＬＣ共振回路２０は一端がブリッジ回路１０のＧＮＤ１０ｂに接続された共振コンデンサＣｒを有しており、後述する励磁インダクタンスＬｍおよび漏れインダクタンスＬｒとを併せて共振回路を構成する。
【０００６】
トランス３０は１次側巻線３１および２次側巻線３２を有しており、これらは互いに絶縁されている。１次側巻線３１の両端と並列に励磁インダクタンスＬｍが存在するとともに、１次側巻線３１の一端と直列に漏れインダクタンスＬｒが存在する。１次側巻線３１のその一端が漏れインダクタンスＬｒを介してスイッチＱ１およびスイッチＱ２の接続点１０ａに接続されるとともに、１次側巻線３１の他端が共振コンデンサＣｒを介してブリッジ回路１０のＧＮＤ１０ｂに接続されている。また、２次側巻線３２には中間タップ３２ｍが設けられている。
【０００７】
整流回路４０は２次側巻線３２の両端にアノード（陽極）側がそれぞれ接続された整流素子Ｄ１および整流素子Ｄ２と、これらのカソード（陰極）側がともに接続された正側の出力端子４２ａと、２次側巻線３２の中間タップ３２ｍに接続された負側の出力端子４２ｂと、出力端子対４２ａ、４２ｂ間に接続されて電流を平滑化する電流平滑コンデンサ４１とを有している。これにより、出力端子対４２ａ、４２ｂに直流の出力電圧Ｖｏが生成される。
【０００８】
このようなＬＬＣ電流共振型コンバータ１は、１つのキャパシタンスＣｒと２つのインダクタンスＬｍとＬｒの共振現象を利用することで、１次側と２次側の半導体素子で生じるスイッチング損失およびノイズを低減できる絶縁型ＤＣ−ＤＣコンバータである。また、トランス３０の漏れインダクタンスＬｒおよび励磁インダクタンスＬｍを用いることから、回路構成に必要な素子数が少ない。
【０００９】
図６はＬＬＣ電流共振型コンバータ１の周波数−ゲイン特性を例示するグラフである。
【００１０】
ＬＬＣ電流共振型コンバータ１は、スイッチＱ１およびスイッチＱ２をＰＦＭ（パルス周波数変調）することで、入力電圧Ｖinを所望する出力電圧Ｖｏへと変換する。また、ＬＬＣ電流共振型コンバータ１は、ＰＦＭの周波数を変化させることにより入力電圧Ｖinと出力電圧Ｖｏの変換比であるゲインを制御することができ、入力電圧Ｖinが変化した場合でも所望の出力電圧Ｖｏを得ることができる。図５に示したＬＬＣ電流共振型コンバータ１の場合には
出力電圧Ｖｏ  ＝（入力電圧Ｖin×ゲイン）／トランス巻数比Ｎ
の関係を有する。なお、Ｎは整数に限らないし、１以上または１未満のいずれであってもよい。また、図６に示すように、ゲインが１となる共振周波数をｆsrとし、最大ゲインＧainmaxとなる共振周波数をｆprとする。
【００１１】
このようなＬＬＣ共振コンバータは、Ｇainmaxからゲイン１までの変動が大きい（高ゲイン）ほど、低い入力電圧Ｖinで所望する出力電圧Ｖｏを得ることができる。
【００１２】
図７はＬＬＣ共振コンバータを電源回路に用いる場合の構成例を示す概略図である。
【００１３】
この図７に示した電源回路３では、交流の商用電源ＣＰが印加されるＰＦＣ（Power Factor Correction：力率改善回路）２の出力が絶縁ＤＣ−ＤＣコンバータ１Ａに入力され、絶縁ＤＣ−ＤＣコンバータ１Ａから直流の出力電圧Ｖｏが得られる。なお、ＰＦＣ２と絶縁ＤＣ−ＤＣコンバータ１Ａとの間の２本の接続線の間には、ブロックコンデンサＣinが接続されている。本発明のＬＬＣ電流共振型コンバータ１は絶縁ＤＣ−ＤＣコンバータ１Ａに適用することができる。
【００１４】
このような電源回路３では、商用電源ＣＰからの電力供給が停止した場合でも所定時間（例えば２０ｍｓ、以下では「保持時間ｔ」という）の間は出力電圧を低下させずに保持する必要がある。そのときの電力供給は、ブロックコンデンサＣinから行われる。ブロックコンデンサＣinの最低容量Ｃin#minは下式より求めることができる。
【００１５】
【数１】
2018174648.tif 000003
【００１６】
ここで、Ｐ、Ｖc#start、Ｖin#minの定義は次の通りである。
【００１７】
Ｐ        ：絶縁ＤＣ−ＤＣコンバータの最大出力電力
Ｖc#start ：電力供給停止時のＣin充電電圧
Ｖin#min  ：絶縁ＤＣ−ＤＣコンバータが動作可能な最低入力電圧
したがって、最低入力電圧Ｖin#minが低いほど最低容量Ｃin#minを小さくできることがわかる。最低入力電圧Ｖin#minは絶縁ＤＣ−ＤＣコンバータ１Ａを高ゲイン化するほど低くできることから、高ゲイン化すると保持時間ｔを維持したままでブロックコンデンサＣinの小型化が可能となる。
【００１８】
図８（ａ）はＬＬＣ共振コンバータの負荷として出力負荷抵抗を接続した回路を、トランス３０の１次側から見たときの等価回路として表現したものである。図８（ｂ）は図８（ａ）の並列接続部分をＺＬとして、ＺＬインダクタンスと抵抗の直列接続形式で表現した等価回路１Ｃである。なお、Ｖsqはブリッジ回路１０を矩形波電圧源として表現したときの出力電圧であり、Ｒeqはトランス２次側の出力負荷抵抗を１次側の交流抵抗に変換した下式で求められる。
【００１９】
ここで、図８（ｂ）のＺＬ（Ｒｅ）、ＺＬ（Ｉｍ）はそれぞれＺＬの実数部、虚数部を意味する。
【００２０】
【数２】
2018174648.tif 000004
【００２１】
ここで、Ｒｏは出力負荷抵抗、Ｎは実際のトランス巻数比（１次：２次）を表している。
【００２２】
なお、共振周波数ｆsrは以下の式で求められる。
【００２３】
【数３】
2018174648.tif 000005
【００２４】
また、共振周波数ｆprは、図８（ｂ）の等価回路１Ｃより以下の式から得られる。
【００２５】
【数４】
2018174648.tif 000006
【００２６】
図９はＬＬＣ共振コンバータの周波数−ゲイン特性および２つの動作領域を例示するグラフである。
【００２７】
この図９に示すように、ＬＬＣ共振コンバータの動作はその共振周波数ｆprを境とするキャパシティブ領域（左側）とインダクティブ領域（右側）の２つの領域に分けられる。以下にそれぞれの領域でのＬＬＣ共振コンバータの動作について説明を示す。
【００２８】
＜キャパシティブ領域＞
・ハードスイッチング（スイッチング損大）
・目標値ゲインが高い場合、周波数を高くする
・ブリッジ回路に貫通電流が流れる
＜インダクティブ領域＞
・ソフトスイッチング（スイッチング損小）
・目標値ゲインが高い場合、周波数を低くする
・ブリッジ回路に貫通電流が流れない
つまり、ＬＬＣ共振コンバータをインダクティブ領域で動作させることで高周波動作時のスイッチング損を抑えることできるため、高周波動作によるトランス小型化が可能となる。そのため、ＬＬＣ共振コンバータは、インダクティブ領域で制御する方がメリットが大きく一般的である。
【００２９】
図１０はＬＬＣ共振コンバータの共振コンデンサＣｒを変化させたときの周波数−ゲイン特性を例示するグラフである。図１１はＬＬＣ共振コンバータの励磁インダクタンスＬｍを変化させたときの周波数−ゲイン特性を例示するグラフである。
【００３０】
励磁インダクタンスＬｍおよび共振コンデンサＣｒは設計可能なパラメータであり、高ゲインを実現するにはＬｍ小、もしくはＣｒ大で設計すればよい。
【００３１】
しかし、図１０および図１１に示すように、Ｌｍ小によって大電流が流れることによる損失増加（効率低下）、Ｃｒ大による動作周波数低下でトランス小型化の妨げとなるといった課題が生じる。逆に、Ｌｍ大やＣｒ小とすると高ゲインが得られなくなってしまうことから、高周波化と高ゲイン化、高効率動作と高ゲイン化はそれぞれトレードオフの関係になっている。
【００３２】
そこで、ＬＬＣ共振コンバータの高ゲイン化と高効率動作を両立するため、入力電圧Ｖinに応じてスイッチＱ３をオン／オフすることで共振コンデンサ容量を変化させることが可能なＬＬＣ共振コンバータが提案されている（例えば特許文献１参照）。
【００３３】
図１２は、特許文献１に開示されたＬＬＣ共振コンバータと同様に、共振コンデンサ容量を変化させることが可能なＬＬＣ共振コンバータ１Ｄの概略構成を示す回路図である。図１３はＬＬＣ共振コンバータ１Ｄの周波数−ゲイン特性を例示するグラフである。
【００３４】
なお、このＬＬＣ共振コンバータ１Ｄと図５に示したＬＬＣ電流共振型コンバータ１との相違点は、直列接続されたスイッチＱ３およびコンデンサＣｒswとを有する共振コンデンサ切替回路５０がＬＬＣ共振回路２０の共振コンデンサＣｒに並列に接続されていることである。
【００３５】
定常時には、図１２に示すように、スイッチＱ３をターンオフしてコンデンサＣｒswをＬＬＣ共振回路２０から切り離し、共振コンデンサ容量をＣｒとする高周波の特性（図１３の「Ｑ３オフ時」）でＬＬＣ共振コンバータ１Ｄを動作させる。
【００３６】
一方、入力電圧Ｖinの低下時には、スイッチＱ３をターンオンして共振コンデンサ容量をＣｒ＋Ｃｒswとする低周波の特性（図１３の「Ｑ３オン時」）でＬＬＣ共振コンバータ１Ｄを動作させて大きなゲインを得る。
【００３７】
その後、入力電圧Ｖinの再上昇時には、スイッチＱ３をターンオフしてコンデンサＣｒswを再びＬＬＣ共振回路２０から切り離し、 共振コンデンサ容量をＣｒとする高周波の特性（図１３の「Ｑ３オフ時」）で再び動作させる。
【００３８】
このような動作により、図１２に示したＬＬＣ共振コンバータ１Ｄは大きな励磁インダクタンスＬｍでの設計が可能となることから、高周波化、高効率動作を達成した上で高ゲイン化を達成できる。ただし、その実現には、低周波の特性での動作から高周波の特性での動作へ適切に遷移させる制御が必要となる。
【００３９】
図１４はＬＬＣ共振コンバータ１Ｄにおいて低周波の特性から高周波の特性へ遷移するときの制御例の概略説明図である。
【００４０】
特許文献１に開示されたＬＬＣ共振コンバータでは、図１２と同様の回路構成でスイッチＭ１（図１２のＱ３に対応）をオン／オフすることによってＬＬＣ共振コンバータの電力ピークを変化させる制御を行っている。
【００４１】
共振コンデンサ容量を小さい値に切替えて低周波の特性から高周波の特性へ遷移させる制御では、「入力電圧が切替を行う電圧に達する、もしくは、動作周波数が共振周波数ｆprに達すると、切替スイッチをターンオフする」という手段で行っている。ここで、共振周波数ｆprは高周波の特性でゲインピークをとる周波数であり、負荷により変化する。
【００４２】
ただし、この手段では、低周波の特性から高周波の特性へ遷移したときに以下の２つの課題が生じる。
【００４３】
課題１）ブリッジ回路を構成するスイッチＱ１、Ｑ２が貫通電流やサージ電圧によって破壊される。
【００４４】
課題２）キャパシティブ領域での制御が可能でなければ、出力電圧Ｖｏが制御不能となる。
【００４５】
課題１）はキャパシティブ領域で動作することで生じる。また、課題２）は一般的なＬＬＣ共振コンバータの制御がインダクティブ領域で行われることにより生じるものである。
【００４６】
課題２）について説明すると、切替スイッチをターンオフしたとき（図１４の点１→点２）、動作周波数がそのままであれば高周波の特性でのゲインの方が低いので、入力電圧Ｖin×ゲインで得られる出力電圧Ｖｏが所望電圧以下となる。これに対してインダクティブ領域を想定している通常制御では、所望の出力電圧Ｖｏを得るために動作周波数を下げてしまい（図１４の点２→点３）、その結果ゲインがさらに低くなり出力電圧Ｖｏがますます下がるのである。
【先行技術文献】
【特許文献】
【００４７】
【特許文献１】特表２００９−５１４４９５号公報
【発明の概要】
【発明が解決しようとする課題】
【００４８】
従来技術のこのような課題に鑑み、本発明の目的は、共振コンデンサ容量を切り替えたときにブリッジ回路のスイッチが貫通電流やサージ電圧で破壊されたり出力電圧制御が不能となったりすることを防止可能なＬＬＣ共振コンバータを提供することである。
【課題を解決するための手段】
【００４９】
上記目的を達成するため、本発明のＬＬＣ共振コンバータは、直流の入力電圧が印加され、スイッチング素子のスイッチング動作により矩形波状電圧を出力するブリッジ回路と、少なくとも第１コンデンサを有し、前記矩形波状電圧が印加されて共振するＬＬＣ共振回路と、このＬＬＣ共振回路に接続された１次側と、この１次側と絶縁されている２次側とを有する変圧器と、この変圧器の前記２次側からの出力を直流の出力電圧とする整流素子と、この整流素子からの出力を平滑化する平滑コンデンサと、直列接続された切替スイッチと第２コンデンサとを有し、これらが前記第１コンデンサに並列に接続された共振コンデンサ切替回路と、前記入力電圧を検出する入力電圧検出回路と、前記出力電圧を検出する出力電圧検出回路と、負荷へ供給される出力電流を検出する出力電流検出回路と、前記入力電圧検出回路による入力電圧検出結果と、前記出力電圧検出回路による出力電圧検出結果と、前記出力電流検出回路による出力電流検出結果との少なくとも１つに基づいて、前記共振コンデンサ切替回路の前記切替スイッチの状態を制御する共振コンデンサ切替制御部と、前記スイッチング素子の前記スイッチング動作をパルス周波数変調により制御するとともに、前記出力電圧検出結果が所望電圧となるように、または前記共振コンデンサ切替制御部からの指令を受けて、前記スイッチング素子の動作周波数を制御するブリッジ回路制御部とを備え、前記共振コンデンサ切替制御部は、前記入力電圧検出結果が予め定められた切替電圧を下回ると、前記切替スイッチをターンオンし、前記入力電圧検出結果が前記切替電圧を上回ると、前記ブリッジ回路制御部に対して前記動作周波数を切替周波数まで高める指令を送り、その後に前記切替スイッチをターンオフし、前記切替周波数は、前記出力電圧検出結果および前記出力電流検出結果から求められた、前記切替スイッチがオフで前記ＬＬＣ共振回路のゲインが最大となる第１の共振周波数より高い周波数であることを特徴とする。
【００５０】
前記共振コンデンサ切替制御部はさらに、前記入力電圧検出結果が前記切替電圧を上回ると、前記ブリッジ回路制御部に対して前記出力電圧検出結果が前記所望電圧となるように行う前記動作周波数の制御を一時停止させるとともに前記動作周波数を切替周波数まで高める指令を送り、その後に前記切替スイッチをターンオフしてから、前記ブリッジ回路制御部に対して前記出力電圧検出結果が前記所望電圧となるように行う前記動作周波数の制御を再開させる指令を送るようにしてもよい。
【００５１】
前記切替周波数は、前記切替スイッチがオフで前記ＬＬＣ共振回路のゲインが１となる第２の共振周波数より高い周波数である方がより好ましい。
【００５２】
また、前記出力電圧検出結果が前記所望電圧となるように行う前記動作周波数の制御の一時停止から再開までの所要時間は、少なくとも、前記入力電圧の供給停止から出力を保持可能な保持時間より短くしておく必要がある。
【００５３】
このような構成のＬＬＣ共振コンバータによれば、入力電圧が低くて低周波の特性での動作中に入力電圧が上昇したとき、高周波の特性へ遷移するために共振コンデンサ容量を切り替えても、ブリッジ回路のスイッチが貫通電流やサージ電圧で破壊されたり出力電圧制御が不能となったりすることがない。また、低周波の特性から高周波の特性へ遷移するときのゲイン差が少なくなることで突入電流が抑制され、ブリッジ回路のスイッチへのストレスも緩和される。これにより、ＬＬＣ共振コンバータの高効率動作を達成した上で高ゲイン化を実現できるので、このＬＬＣ共振コンバータが組み込まれる電源装置などの小型化を実現できる。
【発明の効果】
【００５４】
本発明のＬＬＣ共振コンバータによれば、入力電圧が低くて低周波の特性での動作中に入力電圧が上昇したとき、高周波の特性へ遷移するために共振コンデンサ容量を切り替えても、ブリッジ回路のスイッチが貫通電流やサージ電圧で破壊されたり出力電圧制御が不能となったりすることがない。また、低周波の特性から高周波の特性へ遷移するときのゲイン差が少なくなることで突入電流が抑制され、ブリッジ回路のスイッチへのストレスも緩和される。これにより、ＬＬＣ共振コンバータの高効率動作を達成した上で高ゲイン化を実現できるので、このＬＬＣ共振コンバータが組み込まれる電源装置などの小型化を実現できる。
【図面の簡単な説明】
【００５５】
【図１】本発明の一実施形態に係るＬＬＣ共振コンバータ１００の主要部の概略構成を示す回路図である。
【図２】ＬＬＣ共振コンバータ１００の制御部の概略構成を示すブロック図である。
【図３】ＬＬＣ共振コンバータ１００の制御部における共振コンデンサＣｒ単独とコンデンサＣｒswとの並列接続との切替制御の概略を示すフローチャートである。
【図４】ＬＬＣ共振コンバータ１００において低周波の特性から高周波の特性へ遷移するときの制御例の概略説明図である。
【図５】従来のＬＬＣ共振コンバータの一例であるＬＬＣ電流共振型コンバータ１の概略構成を示す回路図である。
【図６】ＬＬＣ電流共振型コンバータ１の周波数−ゲイン特性を例示するグラフである。
【図７】ＬＬＣ共振コンバータを電源回路に用いる場合の構成例を示す概略図である。
【図８】（ａ）はＬＬＣ共振コンバータの負荷として出力負荷抵抗を接続した回路を、トランス３０の１次側から見たときの等価回路として表現したものである。図８（ｂ）は図８（ａ）の並列接続部分をＺＬとして、ＺＬインダクタンスと抵抗の直列接続形式で表現した等価回路１Ｃである。
【図９】ＬＬＣ共振コンバータの周波数−ゲイン特性および２つの動作領域を例示するグラフである。
【図１０】ＬＬＣ共振コンバータの共振コンデンサＣｒを変化させたときの周波数−ゲイン特性を例示するグラフである。
【図１１】ＬＬＣ共振コンバータの励磁インダクタンスＬｍを変化させたときの周波数−ゲイン特性を例示するグラフである。
【図１２】特許文献１に開示された電力コンバータと同様に、共振コンデンサ容量を変化させることが可能なＬＬＣ共振コンバータ１Ｄの概略構成を示す回路図である。
【図１３】ＬＬＣ共振コンバータ１Ｄの周波数−ゲイン特性を例示するグラフである。
【図１４】ＬＬＣ共振コンバータ１Ｄにおいて低周波の特性から高周波の特性へ遷移するときの制御例の説明図である。
【発明を実施するための形態】
【００５６】
以下、本発明に係る実施形態を、図面を参照して説明する。
【００５７】
＜実施形態の概略構成＞
図１は本発明の一実施形態に係るＬＬＣ共振コンバータ１００の主要部の概略構成を示す回路図である。図２はＬＬＣ共振コンバータ１００の制御部の概略構成を示すブロック図である。
【００５８】
図１に示すように、ＬＬＣ共振コンバータ１００は、直流の入力電圧Ｖinが印加されるブリッジ回路１０と、このブリッジ回路１０に接続されたＬＬＣ共振回路２０と、このＬＬＣ共振回路２０に接続されたトランス３０と、このトランス３０に接続されて変換後の直流電圧を出力する整流回路４０と、共振コンデンサ切替回路５０と、ブリッジ回路制御部６４と、共振コンデンサ切替制御部６５とを備えている。
【００５９】
ブリッジ回路１０は直列接続されたスイッチＱ１およびスイッチＱ２を有しており、これらの各状態がブリッジ回路制御部６４による制御によって動作周波数ｆで時系列的に切り替えられる、すなわちスイッチング動作することで、スイッチＱ１およびスイッチＱ２の接続点１０ａとＧＮＤ１０ｂとの間に矩形波状の電圧を出力する。
【００６０】
なお、このようなハーフブリッジ型に代えてフルブリッジ型のブリッジ回路を用いてもよい。スイッチＱ１、Ｑ２としては、例えば電界効果トランジスタ（ＦＥＴ）やＩＧＢＴなどのスイッチング素子が挙げられるが、これらに限らない。
【００６１】
ＬＬＣ共振回路２０は一端がブリッジ回路１０のＧＮＤ１０ｂに接続された共振コンデンサＣｒを有しており、後述する励磁インダクタンスＬｍおよび漏れインダクタンスＬｒとを併せて共振回路を構成する。
【００６２】
トランス３０は１次側巻線３１および２次側巻線３２を有しており、これらは互いに絶縁されている。トランス３０は理想変圧器であり、１次側巻線３１の両端と並列に接続されている励磁インダクタンスＬｍおよび１次側巻線３１の一端と直列に接続されている漏れインダクタンスＬｒと合わせて、実際のトランスの等価回路を表現している。１次側巻線３１のその一端が漏れインダクタンスＬｒを介してスイッチＱ１およびスイッチＱ２の接続点１０ａに接続されるとともに、１次側巻線３１の他端が共振コンデンサＣｒを介してブリッジ回路１０のＧＮＤ１０ｂに接続されている。また、２次側巻線３２には中間タップ３２ｍが設けられている。なお、図５に示したＬＬＣ電流共振型コンバータ１と同様に、励磁インダクタンスＬｍおよび漏れインダクタンスＬｒがトランス３０に含まれると考えてもよい。
【００６３】
整流回路４０は２次側巻線３２の両端にアノード（陽極）側がそれぞれ接続された整流素子Ｄ１および整流素子Ｄ２と、これらのカソード（陰極）側がともに接続された正側の出力端子４２ａと、２次側巻線３２の中間タップ３２ｍに接続された負側の出力端子４２ｂと、出力端子対４２ａ、４２ｂ間に接続されて電流を平滑化する電流平滑コンデンサ４１とを有している。これにより、出力端子対４２ａ、４２ｂ間に直流の出力電圧Ｖｏが生成される。なお、整流回路４０はこのようなセンタータップ全波整流回路に限らず、半波整流回路やブリッジ整流回路などを用いてもよい。
【００６４】
共振コンデンサ切替回路５０は直列接続されたスイッチＱ３およびコンデンサＣｒswとを有しており、これらがＬＬＣ共振回路２０の共振コンデンサＣｒに並列に接続されている。スイッチＱ３は共振コンデンサ切替制御部６５からの制御信号によってオン／オフされる。
【００６５】
なお、スイッチＱ３としては、スイッチＱ１、Ｑ２と同様に、例えば電界効果トランジスタ（ＦＥＴ）などのスイッチング素子が挙げられるが、これに限らない。
【００６６】
また、図２に示すように、ＬＬＣ共振コンバータ１００はその制御部として、ブリッジ回路制御部６４および共振コンデンサ切替制御部６５に加えて、入力電圧Ｖin（図１参照）を検出する入力電圧検出回路６１と、出力電圧Ｖｏ（図１参照）を検出する出力電圧検出回路６２と、出力負荷ＯＬ（図１参照）へ供給される出力電流Ｉｏ（図１参照）を検出する出力電流検出回路６３とを備えている。
【００６７】
ブリッジ回路制御部６４は出力電圧検出回路６２に接続されており、この出力電圧検出回路６２による出力電圧Ｖｏの検出結果に基づいてスイッチＱ１およびスイッチＱ２へそれぞれ出力する制御信号の周波数（動作周波数ｆ）を制御し、入力電圧Ｖinに対してパルス周波数変調を行う。
【００６８】
共振コンデンサ切替制御部６５は入力電圧検出回路６１、出力電圧検出回路６２、および出力電流検出回路６３に接続されており、これらによる入力電圧Ｖin、出力電圧Ｖｏ、および出力電流Ｉｏの各検出結果に基づいてスイッチＱ３のオン／オフ制御信号を出力する。
【００６９】
また、共振コンデンサ切替制御部６５はブリッジ回路制御部６４とも接続されており、ブリッジ回路制御部６４に対する指令を送ることができる。
【００７０】
なお、ブリッジ回路制御部６４および共振コンデンサ切替制御部６５は、１つの制御部として構成してもよいし、例えば、ＬＬＣ共振コンバータ１００が組み込まれる装置全体用の制御ユニットでこれらの機能を兼用してもよい。例えば、高速動作可能な汎用ＣＰＵなどに適切なプログラムを組み込むことによっても実現できる。
【００７１】
図３はＬＬＣ共振コンバータ１００の制御部における共振コンデンサＣｒ単独とコンデンサＣｒswとの並列接続との切替制御の概略を示すフローチャートである。図４はＬＬＣ共振コンバータ１００において低周波の特性から高周波の特性へ遷移するときの制御例の概略説明図である。
【００７２】
共振コンデンサ切替制御部６５は入力電圧検出回路６１による入力電圧Ｖinの検出結果に基づき、入力電圧Ｖinが予め定められた切替電圧より低いときには、できるだけ大きなゲインを得るためにスイッチＱ３をオンしている。これにより、ＬＬＣ共振コンバータ１００は共振コンデンサ容量をＣｒ＋Ｃｒswとする低周波の特性で動作している。
【００７３】
この状態では、図３に示すように、共振コンデンサ切替制御部６５は入力電圧検出回路６１による入力電圧Ｖinの検出結果（ステップＳ１）と切替電圧との大小比較（ステップＳ２）を繰り返し行っている（ステップＳ２でのＮＯ）。
【００７４】
共振コンデンサ切替制御部６５は入力電圧Ｖinが上昇して切替電圧を上回ったことを確認すると（ステップＳ２でのＹＥＳ、図４の点１）、出力電圧検出回路６２および出力電流検出回路６３による出力電圧Ｖｏおよび出力電流Ｉｏの各検出結果（ステップＳ３）からスイッチＱ３がオフ時（高周波の特性）にゲインが最大（ゲインピーク）となる共振周波数ｆprを演算によって求める（ステップＳ４）。
【００７５】
共振コンデンサ切替制御部６５はブリッジ回路制御部６４に対して、まず、出力電圧Ｖｏの検出結果に基づく動作周波数の制御を一時停止させるとともに、共振周波数ｆprより高い切替周波数に達するまで動作周波数ｆを高周波側にジャンプさせて一気に高める指令を送る。好ましくは、スイッチＱ３がオフ時（高周波の特性）にゲインが１となる共振周波数ｆsrより高くなるまで動作周波数ｆをさらに高周波側にジャンプさせて一気に高める指令を送る（ステップＳ５、図４の点１→点２）。
【００７６】
その後、共振コンデンサ切替制御部６５はスイッチＱ３をターンオフし（ステップＳ６、図４の点２→点３）、次に、ブリッジ回路制御部６４に対して、出力電圧Ｖｏの検出結果に基づく定常時の動作周波数の制御を再開させる指令を送る（ステップＳ７）。これにより、ＬＬＣ共振コンバータ１００は共振コンデンサ容量をＣｒのみとする高周波の特性で高効率に動作するように復帰し、動作周波数ｆは低周波側に低下していく（図４の点３→点４）。
【００７７】
なお、ブリッジ回路制御部６４において出力電圧Ｖｏの検出結果に基づく動作周波数の制御が一時停止して再開するまでの期間では、動作周波数ｆを高周波側に高めることでゲインが低下するので、ＬＬＣ共振コンバータ１００単体では所望の出力電圧Ｖｏが得られなくなる。そのため、ブリッジ回路１０の入力側に接続されるブロックコンデンサＣinの容量などから求まる保持時間ｔ（図７の説明を参照）を考慮して、出力電圧Ｖｏの検出結果に基づく動作周波数の制御の一時停止から再開までの所要時間を少なくとも保持時間ｔより短く定める必要がある。
【００７８】
本発明は、その主旨または主要な特徴から逸脱することなく、他のいろいろな形で実施することができる。そのため、上述の実施形態はあらゆる点で単なる例示にすぎず、限定的に解釈してはならない。本発明の範囲は特許請求の範囲によって示すものであって、明細書本文にはなんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内のものである。
【産業上の利用可能性】
【００７９】
本発明は、上記で説明したようなスイッチング電源に限らず、例えば、インバータ、無線電力伝送の技術などにも好適である。
【符号の説明】
【００８０】
１      ＬＬＣ電流共振型コンバータ
１Ａ    絶縁ＤＣ−ＤＣコンバータ
１Ｂ    等価回路
１Ｃ    等価回路
１Ｄ    ＬＬＣ共振コンバータ
２      ＰＦＣ
３      電源回路
１０    ブリッジ回路
２０    ＬＬＣ共振回路
３０    トランス
３１    １次側巻線
３２    ２次側巻線
４０    整流回路
４１    電流平滑コンデンサ
５０    共振コンデンサ切替回路
６１    入力電圧検出回路
６２    出力電圧検出回路
６３    出力電流検出回路
６４    ブリッジ回路制御部
６５    共振コンデンサ切替制御部
１００  ＬＬＣ共振コンバータ
ＣＰ    商用電源
Ｃｒ    共振コンデンサ（第１コンデンサ）
Ｃｒsw  コンデンサ（第２コンデンサ）
Ｄ１    整流素子
Ｄ２    整流素子
ｆ      動作周波数
ｆpr    共振周波数（第１の共振周波数）
ｆsr    共振周波数（第２の共振周波数）
Ｉｏ    出力電流
Ｌｍ    励磁インダクタンス
Ｌｒ    漏れインダクタンス
ＯＬ    出力負荷
Ｑ１    スイッチ
Ｑ２    スイッチ
Ｑ３    スイッチ（切替スイッチ）
ｔ      保持時間
Ｖin    入力電圧
Ｖｏ    出力電圧
【図１】
2018174648.tif 000007
【図２】
2018174648.tif 000008
【図３】
2018174648.tif 000009
【図４】
2018174648.tif 000010
【図５】
2018174648.tif 000011
【図６】
2018174648.tif 000012
【図７】
2018174648.tif 000013
【図８】
2018174648.tif 000014
【図９】
2018174648.tif 000015
【図１０】
2018174648.tif 000016
【図１１】
2018174648.tif 000017
【図１２】
2018174648.tif 000018
【図１３】
2018174648.tif 000019
【図１４】
2018174648.tif 000020