(57)【要約】【課題】高速変調が可能でありかつ変調効率の高いシングル駆動を実現可能な進行波電極型の光変調素子を提供する。【解決手段】実施形態の基板型光導波路で構成される光変調素子において、マッハツェンダ干渉計と、少なくとも第１の位相変調部と第２の位相変調部との間に配置され、かつ前記第１及び第２の位相変調部の両方に電気的に接続される信号電極を有する進行波電極とを有し、前記信号電極に接続される第１の位相変調部の半導体領域の極性と、前記信号電極に接続される第２の位相変調部の半導体領域の極性とが互いに異なる。【選択図】図１
2018105975.tif 000002
【特許請求の範囲】
【請求項１】
基板型光導波路で構成される光変調素子であって、
前記基板型光導波路に入射された光を分岐する光分岐部と、前記光分岐部で分岐された光を導波する第１及び第２のアーム部と、前記第１のアーム部に設けられ、かつ光の伝搬方向に対して交差する方向に互いに異なる極性を持つように連続して設けられる第１の半導体領域及び第２の半導体領域を有する第１の位相変調部と、前記第２のアーム部に設けられ、かつ光の伝搬方向に対して交差する方向に互いに異なる極性を持つように連続して設けられる第３の半導体領域及び第４の半導体領域を有する第２の位相変調部と、前記第１及び前記第２のアーム部から導波された光を合波する光合波部と、を有するマッハツェンダ干渉計と、
前記第１及び前記第２のアーム部における光の伝搬方向と同一方向に電界が伝搬するよう配置された進行波電極と、
前記進行波電極に電気的に接続され、前記第１及び第２の位相変調部にバイアス電圧を印加可能なバイアス印加部と、を備え、
前記進行波電極は、少なくとも前記第１の位相変調部と前記第２の位相変調部との間に配置され、かつ前記第２の半導体領域及び前記第３の半導体領域の両方に電気的に接続される信号電極と、前記第１の位相変調部を挟んで前記信号電極に対向するように配置され、かつ前記第１の半導体領域に電気的に接続される第１の電極と、前記第２の位相変調部を挟んで前記信号電極に対向するように配置され、かつ前記第４の半導体領域に電気的に接続される第２の電極と、を有し、
前記第２の半導体領域の極性と、前記第３の半導体領域の極性とは互いに異なる、光変調素子。
【請求項２】
前記バイアス印加部は、前記信号電極、前記第１の電極、及び前記第２の電極のうちの少なくとも二つの電極それぞれの入力端又は出力端のいずれか一端に電気的に接続される第１ＤＣブロック部および第２ＤＣブロック部と、前記一端に電気的に接続されるＲＦブロック部と、を有し、
前記第１ＤＣブロック部および前記第２ＤＣブロック部と電気的に接続された前記少なくとも二つの電極それぞれの前記一端とは反対側の他端が、第３ＤＣブロック部および第４ＤＣブロック部と電気的に接続される、請求項１に記載の光変調素子。
【請求項３】
前記少なくとも二つの電極は、前記第１の電極及び前記第２の電極を含む請求項２に記載の光変調素子。
【請求項４】
前記第１の電極の出力端に電気的に接続される前記第１ＤＣブロック部と、前記第２の電極の出力端に電気的に接続される前記第２ＤＣブロック部と、がＲＦ信号が流れる配線に対して対称に配置され、かつ前記第１の電極の入力端に電気的に接続される前記第３ＤＣブロック部と、前記第２の電極の入力端に電気的に接続される前記第４ＤＣブロック部と、がＲＦ信号が流れる配線に対して対称に配置される、請求項３に記載の光変調素子。
【請求項５】
前記少なくとも二つの電極は、前記信号電極及び前記第１の電極を含む請求項２に記載の光変調素子。
【請求項６】
前記ＲＦブロック部が前記少なくとも二つの電極の出力端に電気的に接続される請求項２〜５のいずれか一項に記載の光変調素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光変調素子に関する。
【背景技術】
【０００２】
現在、光通信で利用される情報量は増加の一途をたどっている。情報量の増加に対応するため、バックボーン、メトロ、アクセスなどの光通信ネットワークでは信号速度の高速化、波長多重通信によるチャネル数の増加、といった対策が進められている。しかしながら、そのためには光通信に必要なシステムが複雑になり、機器の大型化や高額化、消費電力の増大などの課題がある。
【０００３】
また、近年増加しているデータセンタにおいても、情報量の増加への対応が必要である。データセンタ内のコンピュータ間の通信では、従来は、主にメタルケーブルにより電気信号が伝送されていた。一方、より一層の通信の高速化や消費電力の低減の要請から、近年光ファイバを用いた光通信の利用が進められている。さらには、コンピュータのボード内及びＣＰＵ内の各レベルにおいても、光通信導入が課題となっている。
【０００４】
このような光通信ネットワークにおける課題の解決、さらには新規分野への光通信導入を実現する技術として、近年ではシリコンや、ＩｎＰ、ＧａＡｓなどの高屈折率の半導体材料を用いた光デバイスが注目を集めている。
【０００５】
上述の材料を用いれば、光の閉じ込め効果の強い光導波路を構成でき、光デバイスの小型化が可能となり、同じ機能であればより小型に、同じ大きさであればより多くの機能を実現できる。また、半導体材料であることを活かした電気的な制御が可能であり、光変調器などの特性可変のデバイスの実現が可能である。
【０００６】
さらに、シリコンを用いたデバイスでは、従来のＣＰＵやメモリ等の半導体デバイス製造で使用する半導体プロセスに関する技術・装置と共通要素が多く、量産時には低コストなデバイスの実現が期待できる。従来の半導体デバイスとの同一基板上での集積により、これまでのメタル配線上の電気信号の一部を光信号に置き換えることで、さらなる機器の高速化、低消費電力化の可能性がある。
【０００７】
このような状況の中、光変調器は、電気信号を光信号に変換する光通信における主要デバイスの一つである。光集積デバイス用の光変調器として用いられる代表的な構成にＭａｃｈ−Ｚｅｈｎｄｅｒ（ＭＺ）型光変調器がある。ＭＺ型光変調器は、光を二つの導波路に分岐し、位相差をつけて再度合波させて干渉による出力光の変調を行うように構成される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−６５０８５号公報
【非特許文献】
【０００９】
【非特許文献１】L. Chen et al., “Chirp and dispersion tolerance of a single-drive push-pull silicon modulator at 28 Gb/s,” IEEE Photonics Technol. Lett. 24, 936-938 (2012).
【非特許文献２】S. J. Spector, et al., “CMOS-compatible dual-output silicon modulator for analog signal processing.,” Opt. Express 16, 11027-11031 (2008).
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ＭＺ型光変調器の一つの特長である低周波数チャーピングを実現するには、二つのアームにおいて逆相の位相変調を生じるよう電圧を印加するプッシュプル駆動を行う必要がある。この場合、２本の高周波信号を用いた差動駆動により、二つのアーム各々での動作が逆相となるよう電圧を印加することでプッシュプル駆動を行うことができる。
一方、２本の高周波信号を用いると、電極レイアウトの複雑化やフットプリントの増大を招くことがある。
【００１１】
特許文献１は、両アームの構造を中心に対して対称となるように作製して、その中央部にバイアスを印加しながら両端部に高周波信号を出力することを開示している。それにより、差動駆動を用いず、１本の高周波信号を用いたシングル駆動でプッシュプル駆動を行うことが開示されている。また、非特許文献１はシリコン光導波路を用いた同様の構成により、シングル電極によるプッシュプル駆動を行うことを開示している。
【００１２】
一方、特許文献１及び非特許文献１の開示する構成では、位相変調部にかかる電圧が各アームに分割されるため、それぞれ駆動振幅の半分となる。したがって、差動駆動と同じ変調を得ようとした場合には駆動振幅を２倍にする必要があり、消費電力の増大を招くおそれがある。
【００１３】
非特許文献２は、外周部よりｐｎｐｎとシリコン導波路を配置してその中心に高周波信号を出力する構成が開示されている。この構成では、駆動振幅が各アームにかかるため、差動駆動の片側（ｐ側又はｎ側）と同等の電圧振幅によるシングル駆動で、差動駆動と同等の変調効率が得られる。
【００１４】
一方、非特許文献２に開示される構成は集中定数型駆動回路であり、進行波電極型ではないため高速変調が制限されるおそれがある。すなわち、光の速度が有限であるため導波路を伝搬する間に、電気信号の特に高周波成分は位相が変化してしまい、変調効率が低下して、高周波特性の劣化を招く。これを回避するため、位相変調部長を短尺化すると、変調効率が下がるおそれがある。したがって、非特許文献２に開示される構成では高速変調と高い変調効率を同時に達成することが困難となりうる。
【００１５】
本発明は、上述した事情に鑑みてなされたものであって、高速変調が可能でありかつ変調効率の高いシングル駆動を実現可能な進行波電極型の光変調素子を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明の第１態様に係る、基板型光導波路から構成される光変調素子は、前記基板型光導波路に入射された光を分岐する光分岐部と、前記光分岐部で分岐された光を導波する第１及び第２のアーム部と、前記第１のアーム部に設けられ、かつ光の伝搬方向に対して交差する方向に互いに異なる極性を持つように連続して設けられる第１の半導体領域及び第２の半導体領域を有する第１の位相変調部と、前記第２のアーム部に設けられ、かつ光の伝搬方向に対して交差する方向に互いに異なる極性を持つように連続して設けられる第３の半導体領域及び第４の半導体領域を有する第２の位相変調部と、前記第１及び前記第２のアーム部から導波された光を合波する光合波部と、を有するマッハツェンダ干渉計と、前記第１及び前記第２のアーム部における光の伝搬方向と同一方向に電界が伝搬するよう配置された進行波電極と、前記進行波電極に電気的に接続され、前記第１及び第２の位相変調部にバイアス電圧を印加可能なバイアス印加部と、を備える。また、前記進行波電極は、少なくとも前記第１の位相変調部と前記第２の位相変調部との間に配置され、かつ前記第２の半導体領域及び前記第３の半導体領域の両方に電気的に接続される信号電極と、前記第１の位相変調部を挟んで前記信号電極に対向するように配置され、かつ前記第１の半導体領域に電気的に接続される第１の電極と、前記第２の位相変調部を挟んで前記信号電極に対向するように配置され、かつ前記第４の半導体領域に電気的に接続される第２の電極と、を有する。前記２の半導体領域の極性と、前記第３の半導体領域の極性とは互いに異なる。
【００１７】
前記バイアス印加部は、前記信号電極、前記第１の電極、及び前記第２の電極のうちの少なくとも二つの電極それぞれの入力端又は出力端のいずれか一端に電気的に接続される第１ＤＣブロック部および第２ＤＣブロック部と、前記一端に電気的に接続されるＲＦブロック部と、を有し、前記第１ＤＣブロック部および前記第２ＤＣブロック部と電気的に接続された前記少なくとも二つの電極それぞれの前記一端とは反対側の他端が、第３ＤＣブロック部および第４ＤＣブロック部と電気的に接続されてもよい。
【００１８】
前記少なくとも二つの電極は、前記第１の電極及び前記第２の電極を含んでもよい。
【００１９】
前記第１の電極の出力端に電気的に接続される前記第１ＤＣブロック部と、前記第２の電極の出力端に電気的に接続される前記第２ＤＣブロック部と、がＲＦ信号が流れる配線に対して対称に配置され、かつ前記第１の電極の入力端に電気的に接続される前記第３ＤＣブロック部と、前記第２の電極の入力端に電気的に接続される前記第４ＤＣブロック部と、がＲＦ信号が流れる配線に対して対称に配置されてもよい。
【００２０】
前記少なくとも二つの電極は、前記信号電極及び前記第１の電極を含んでもよい。
【００２１】
前記ＲＦブロック部が前記少なくとも二つの電極の出力端に電気的に接続されていてもよい。
【発明の効果】
【００２２】
本発明の上記態様によれば、信号電極に接続される第１の位相変調部の前記半導体領域の極性と、前記信号電極に接続される第２の位相変調部の前記半導体領域の極性とを互いに異ならせた光変調素子において、バイアス印加部を進行波電極に電気的に接続することで、高速変調が可能でありかつ変調効率の高いシングル駆動を実現可能な進行波電極型の光変調素子を提供できる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１実施形態に係る光変調素子１の構成を示す図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】本発明の第２実施形態に係る光変調素子１Ａの構成を示す図である。
【図４】実施例及び比較例のシミュレーション結果を示す図である。
【発明を実施するための形態】
【００２４】
［第１実施形態］
図１は、本発明の第１実施形態に係る光変調素子１を示す。
光変調素子１は、マッハツェンダ干渉計２０を含む基板型光導波路１１で構成される。マッハツェンダ干渉計２０は、１×２（１入力２出力）に分岐する光分岐部２１と接続された２つのアーム部２３ａ、２３ｂ（第１のアーム部２３ａ、第２のアーム部２３ｂ）と、２×１（２入力１出力）に合波する光合波部２２と接続された２つのアーム部２３ａ、２３ｂ（第１のアーム部２３ａ、第２のアーム部２３ｂ）を有する。光入射部１２から光導波路１３を経て光分岐部２１に入射した光は、光分岐部２１で２つのアーム部２３ａ、２３ｂに分岐される。その後、分岐された光は２つのアーム部２３ａ、２３ｂを経由して光合波部２２で１つの光に合波され、合波された光は光導波路１５を経て光出射部１４から出射される。
【００２５】
第１のアーム部２３ａには位相変調部（第１の位相変調部）２４ａが設けられている。また、第２のアーム部２３ｂには位相変調部（第２の位相変調部）２４ｂが設けられている。本実施形態において位相変調部２４ａ、２４ｂは直線状である。
基板型光導波路１１には、位相変調部２４ａ、２４ｂにバイアス電圧を印加可能な進行波電極３０が設けられている。進行波電極３０を用いると、光の伝搬方向と同じ方向に電極を併走させ、電気信号の伝搬速度を光の伝搬速度と合わせることで、変調帯域を拡大することができる。また、進行波電極３０を用いると、集中定数型電極の場合に信号劣化の支配要因となるキャパシタンスと電極から接合部までの抵抗により生じるＲＣ結合の影響を、低減することによっても変調帯域を拡大することができる。
【００２６】
本実施形態において進行波電極３０は、信号電極３０Ｓと、２つの電極３０Ａ、３０Ｂとを有する。信号電極３０Ｓは、少なくとも２つの位相変調部２４ａ、２４ｂの間に配置される。また、電極３０Ａは、位相変調部２４ａの信号電極３０Ｓが設けられる側とは反対側に配置される。さらに、電極３０Ｂは、位相変調部２４ｂの信号電極３０Ｓが設けられる側とは反対側に配置される。つまり、電極３０Ａは位相変調部２４ａを挟んで信号電極３０Ｓに対向するように配置され、電極３０Ｂは位相変調部２４ｂを挟んで信号電極３０Ｓに対向するように配置される。ここで２つの電極３０Ａ、３０Ｂは、後述の高周波信号（交流成分）に対しては接地電極として機能する。つまり、進行波電極３０は、ＧＳＧ（Ｇｒｏｕｎｄ、Ｓｉｇｎａｌ、Ｇｒｏｕｎｄ）からなるコプレーナ電極構造を有する。
不図示の電気信号源に接続されたＲＦ信号入力部３１からＲＦ電気信号（以下「ＲＦ信号」という。）を信号電極３０Ｓに出力することにより、位相変調部２４ａ、２４ｂでは、各アーム部２３ａ、２３ｂを伝播する光に所定の位相差が付与され、光合波部２２で合波された光は位相差に応じて変調される。
【００２７】
図２は図１のＡ−Ａ線に沿う断面図であり、位相変調部２４ａ、２４ｂ及び進行波電極３０の断面構造を示す。断面は、光の伝播方向に垂直である。
【００２８】
図２に示すように位相変調部２４ａ、２４ｂにおいてはリブ導波路が形成されている。
位相変調部２４ａ、２４ｂは、基板４９上に形成され、下部クラッド４３、コア４４ａ、４４ｂ、上部クラッド４５でそれぞれ構成される。信号電極３０Ｓ及び２つの電極３０Ａ、３０Ｂは上部クラッド４５上に設けられ、上部クラッド４５を貫通してコア４４ａ、４４ｂに電気的に接続されている。図２では、信号電極３０Ｓは位相変調部２４ａの第２Ｎ型半導体部５４及び位相変調部２４ｂの第２Ｐ型半導体部５３に電気的に接続される。また電極３０Ａは位相変調部２４ａの第２Ｐ型半導体部５３に電気的に接続される。さらに電極３０Ｂは位相変調部２４ｂの第２Ｎ型半導体部５４に電気的に接続される。
【００２９】
基板４９はアンドープシリコンであり、基板４９の上表面に、例えばシリカで形成される下部クラッド４３が設けられている。
下部クラッド４３上にはリブ部を有するコア４４ａ、４４ｂが設けられる。基板４９、下部クラッド４３およびコア４４ａ、４４ｂは、それぞれ、ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ（ＳＯＩ）ウェハの基板、ＢＯＸ層、およびＳＯＩ層を利用している。
【００３０】
本実施形態のリブ導波路のコア４４ａ、４４ｂは図２に示すように厚みの大きいリブ部（厚板部）と、リブ部の両側にそれぞれ接続された厚みの小さいスラブ部（薄板部）とからなる。
コア４４ａ、４４ｂには、ＰＮダイオードを構成する第１Ｐ型半導体部５１および第１Ｎ型半導体部５２がそれぞれ存在する。第１Ｐ型半導体部５１および第１Ｎ型半導体部５２の境界にＰＮ接合部５０が形成される。
第１Ｐ型半導体部５１および第１Ｎ型半導体部５２のドーピング密度は、例えばともに約１０１８ｃｍ−３である。
【００３１】
第１Ｐ型半導体部５１の側面において、第１Ｐ型半導体部５１に対してＰＮ接合部５０が形成されている側とは反対の領域には、第２Ｐ型半導体部５３が接続されている。また第１Ｎ型半導体部５２の側面において、第１Ｐ型半導体部５１に対してＰＮ接合部５０が形成されている側とは反対の領域には、第２Ｎ型半導体部５４が接続されている。
第２Ｐ型半導体部５３は、電極３０Ａとの間でオーミックコンタクトを形成するように高ドープされており、第１Ｐ型半導体部５１よりもドーピング密度が高い。また、第２Ｎ型半導体部５４は、電極３０Ｂとオーミックコンタクトを形成するように、高ドープされてされており、第１Ｎ型半導体部５２よりもドーピング密度が高い。ドーピング密度は例えば第２Ｐ型半導体部５３、第２Ｎ型半導体部５４ともに約１０２０ｃｍ−３である。
【００３２】
第１Ｐ型半導体部５１、第１Ｎ型半導体部５２、第２Ｐ型半導体部５３、及び第２Ｎ型半導体部５４に導電性を付与するドーパント（不純物）は母体媒質に応じて適宜選択して用いることができる。例えば、母体媒質がシリコンのようなＩＶ族半導体であれば、Ｐ型ドーパントとしてホウ素（Ｂ）等のＩＩＩ族元素が、また、Ｎ型ドーパントとしてリン（Ｐ）や砒素（Ａｓ）等のＶ族元素が挙げられる。
【００３３】
第１Ｐ型半導体部５１および第１Ｎ型半導体部５２の境界であるＰＮ接合部５０には空乏層が生じる。このＰＮ構造に信号電極３０Ｓ等を通じて外部から電圧を印加することで、ＰＮ接合部５０のキャリア分布が変動し、空乏層の幅に変化が生じる。
シリコンの屈折率はキャリア密度によって変化するため、キャリア分布の変化を通じて、電圧により光導波路の実効屈折率を制御し、位相変調部を出力する際の光の位相状態を制御することができる。
【００３４】
コア４４ａ、４４ｂのリブ部およびスラブ部の上には、例えばシリカからなる上部クラッド４５が設けられている。上部クラッド４５は、例えば、ＣＶＤなどの製造方法を用いてシリカを堆積することで作製される。
【００３５】
第２Ｐ型半導体部５３及び第２Ｎ型半導体部５４の上面には信号電極３０Ｓ及び電極３０Ａ、３０Ｂのいずれかの電極が接続されている。
【００３６】
本実施形態では、コア４４ａ、４４ｂ中のキャリア分布を変化させることで位相変調動作を行う。ＰＮ接合部５０を形成するとその境界には空乏層が生じる。その際、印加バイアス電圧により、空乏層幅が変化する。ＰＮ接合部５０に順バイアスの電圧を印加すれば、電流が流れ導波路中のキャリア密度が高くなる。所望の電流密度となるよう電圧を調整することでキャリア密度を制御できる。一方、逆バイアスの電圧を印加すれば空乏層が広がりキャリア密度が下がる。所望のキャリア密度となるよう空乏層幅を電圧により制御することが出来る。この動作条件については、順バイアスの範囲で駆動を行ってもよいし、逆バイアスの範囲で駆動を行ってもよい。順バイアスとすることで変調効率の高い位相変調素子を形成することが出来る。また、逆バイアスとすることで、高速応答に優れる位相変調素子を実現できる。以上のように、どちらの場合でも変調効率が高い位相変調素子や、高速応答に優れる位相変調素子を実現できる。
【００３７】
逆バイアス及び順バイアスのいずれの場合においても、ＰＮ接合部５０に対する電圧の印加方法により位相変調の方向が決まる。従って、二つのアーム部２３ａ、２３ｂに逆方向の位相変化を誘起するには、一方のアーム部でのＰＮ接合部５０への印加電圧を上げると同時に、他方のアーム部でのＰＮ接合部５０への印加電圧を下げるように動作させる必要がある。
【００３８】
これを実現するために本実施形態では、図２に示すように第１の位相変調部２４ａと第２の位相変調部２４ｂとで半導体領域の極性が交互になるように配置され、信号電極３０Ｓに接続される２つの位相変調部２４ａ、２４ｂの半導体領域の極性が互いに異なる。
ここで、本実施形態において半導体領域とは、互いに連続して隣り合う第１Ｐ型半導体部５１及び第２Ｐ型半導体部５３が形成される領域（図１においては、第１の半導体領域および第３の半導体領域を指す。）、並びに互いに連続して隣り合う第１Ｎ型半導体部５２及び第２Ｎ型半導体部５４が形成される領域（図１においては、第２の半導体領域および第４の半導体領域を指す。）を意味している。つまり、本実施形態では、第１の位相変調部２４ａでは、互いに異なる極性を持つ２つの半導体領域（第１の半導体領域及び第２の半導体領域）が連続して設けられており、同様に第２の位相変調部２４ｂでは、互いに異なる極性を持つ２つの半導体領域（第３の半導体領域及び第４の半導体領域）が連続して設けられている。そして、信号電極３０Ｓに接続される第１の位相変調部２４ａ（コア４４ａ）の半導体領域（第２の半導体領域）の極性（Ｎ型）と、信号電極３０Ｓに接続される第２の位相変調部２４ｂ（コア４４ｂ）の半導体領域（第３の半導体領域）の極性（Ｐ型）とが異なるように形成される。
これにより、各電極のＤＣバイアスを各々で調整し、ＲＦ信号を信号電極３０Ｓに出力することで、シングル駆動が可能となる。
また、本実施形態では光変調素子１の駆動方法として進行波電極３０を用いているため位相変調の高速動作が可能である。
また、本実施形態では、上記の通り、第１の半導体領域と第２の半導体領域、第２の半導体領域と第３の半導体領域および第３の半導体領域と第４の半導体領域で半導体領域の極性がそれぞれ交互になるように配置され、かつ進行波型電極を用いるため、急激な変調効率の低下は起こらず、高周波まで帯域が伸びており、高速伝送が可能である。これは、光に変調作用を与える電気信号が、光と併走するためであり、光が位相変調部を伝搬する間に変化する電気信号の位相の変化を抑えることが出来ることによる。
【００３９】
本実施形態では、図１に示すように、位相変調部２４ａ、２４ｂにバイアス電圧を印加するためのバイアス印加部が、進行波電極３０に電気的に接続される。バイアス印加部はＤＣブロック部３３ｂ、３３ｄ、ＲＦブロック部３４ａ、３４ｂ、終端抵抗３５、及び接地端子３６を有する。また、ＲＦ信号入力部３１が、配線を通じて信号電極３０Ｓの入力端に接続されており、ＤＣバイアス入力部３２ａが、配線を通じてＲＦブロック部３４ａに接続されており、ＤＣバイアス入力部３２ｂが、配線を通じてＲＦブロック部３４ｂに接続されている。また、ＤＣブロック部３３ａが、配線を通じて電極３０Ａの入力端に接続されており、ＤＣブロック部３３ｃが、配線を通じて電極３０Ｂの入力端に接続されており、ＤＣブロック部３３ａおよびＤＣブロック部３３ｃが１本の配線を通じて互いに接続されている。ここで、本実施形態における「ＤＣブロック部３３ｂ」が本発明における「第１ＤＣブロック部」の一例に相当し、本実施形態における「ＤＣブロック部３３ｄ」が本発明における「第２ＤＣブロック部」の一例に相当し、本実施形態における「ＤＣブロック部３３ａ」が本発明における「第３ＤＣブロック部」の一例に相当し、本実施形態における「ＤＣブロック部３３ｃ」が本発明における「第４ＤＣブロック部」の一例に相当し、本実施形態における「ＲＦブロック部３４ａ、３４ｂ」が本発明における「ＲＦブロック部」の一例に相当する。本発明において、第１ＤＣブロック部および第２ＤＣブロック部は、ともに信号電極３０Ｓ、電極３０Ａ、及び電極３０Ｂのうちの少なくとも二つの電極それぞれの入力端又は出力端のいずれか一端に電気的に接続される。また、ＲＦブロック部は、上述した第１ＤＣブロック部および第２ＤＣブロック部と電気的に接続された二つの電極それぞれの入力端又は出力端と同一の一端に電気的に接続される。このため、本発明において、バイアス印加部は、信号電極３０Ｓ、電極３０Ａ、及び電極３０Ｂのうちの少なくとも二つの電極それぞれの入力端又は出力端のいずれか一端に電気的に接続される。したがって、本実施形態において、バイアス印加部が有する第１ＤＣブロック部、第２ＤＣブロック部およびＲＦブロック部は、それぞれＤＣブロック部３３ｂ、３３ｄ、ＲＦブロック部３４ａ、３４ｂとして全て電極３０Ａ、及び電極３０Ｂの出力端に電気的に接続されるが、これに限定されず、例えば、全て電極３０Ａ、及び電極３０Ｂの入力端に電気的に接続されていてもよい。また、本発明において、第３ＤＣブロック部および第４ＤＣブロック部は、上述した第１ＤＣブロック部および第２ＤＣブロック部と電気的に接続された前記少なくとも二つの電極それぞれの前記一端とは反対側の他端に電気的に接続される。このため、本発明において、第３ＤＣブロック部および第４ＤＣブロック部は、バイアス印加部が接続された入力端又は出力端のいずれか一端とは反対側の他端に電気的に接続される。
【００４０】
信号電極３０Ｓの入力端は、ＲＦ信号を出力可能なＲＦ信号入力部３１に電気的に接続される。また、信号電極３０Ｓの出力端は終端抵抗３５を介して接地端子３６に電気的に接続される。
【００４１】
電極３０Ａの入力端はＤＣブロック部３３ａに電気的に接続される。電極３０Ａの出力端には二つに分岐した配線が接続され、一方はＤＣブロック部３３ｂに、他方はＲＦブロック部３４ａを介してＤＣバイアス入力部３２ａにそれぞれ電気的に接続される。
【００４２】
また、電極３０Ｂの入力端はＤＣブロック部３３ｃに電気的に接続される。電極３０Ｂの出力端には電極３０Ａと同様に二つに分岐した配線が接続され、一方はＤＣブロック部３３ｄに、他方はＲＦブロック部３４ｂを介してＤＣバイアス入力部３２ｂにそれぞれ電気的に接続される。
【００４３】
また、ＤＣブロック部３３ａの電極３０Ａと接続される側と反対側と、ＤＣブロック部３３ｃの電極３０Ｂと接続される側と反対側とは、例えば、１本の配線などによって電気的に接続される。また、ＤＣブロック部３３ｂの電極３０Ａと接続される側と反対側から延出された配線と、ＤＣブロック部３３ｄの電極３０Ｂと接続される側と反対側から延出された配線との２本の配線は１本の配線にまとめられてから接地端子３６に電気的に接続される。また、上記の２本の配線は１本にまとめられることなく、それぞれ接地端子３６と接続されていてもよい。
【００４４】
ＤＣブロック部３３ａ〜３３ｄは、ＤＣバイアスをカットしかつＲＦ信号を通す素子であり、例えばキャパシタなどである。
また、ＲＦブロック部３４ａ、３４ｂは、ＲＦ信号をカットし、かつＤＣバイアスを通す素子であり、例えばインダクタやコイル、レジスタなどのインダクタンス又はレジスタンスを有する素子である。
本構成においては、ＲＦブロック部３４ａ及びＤＣブロック部３３ｂと、ＲＦブロック部３４ｂ及びＤＣブロック部３３ｄとがそれぞれバイアスティーを構成している。
【００４５】
本実施形態では上述の構成を有することにより、信号電極３０Ｓでは、終端回路が形成されることで位相変調部２４ａ、２４ｂに対して任意のＤＣバイアスの印加が可能となる。すなわち、電極３０Ａ及び３０Ｂでは位相変調部２４ａ、２４ｂのコア４４ａ、４４ｂからのＤＣバイアス成分がＤＣブロック部３３ａ〜３３ｄで遮断される。その上でＤＣバイアス入力部３２ａから、ＲＦブロック部３４ａを介して高周波成分への影響を抑えながら、位相変調部２４ａにＤＣバイアスを印加することが可能である。さらにＤＣバイアス入力部３２ｂから、ＲＦブロック部３４ｂを介して高周波成分への影響を抑えながら、位相変調部２４ｂにＤＣバイアスを印加することが可能である。
従って、高速変調が可能でありかつ変調効率の高いシングル駆動を実現可能な進行波電極型の光変調素子を実現できる。
【００４６】
この場合、例えば、逆バイアスでの駆動が前提であれば、図１及び図２の構成において、ＤＣバイアス入力部３２ａ、３２ｂから各電極に印加する電圧をＶ３０Ａ＜Ｖ３０Ｓ（ＧＮＤ）＜Ｖ３０Ｂとすることで、逆バイアスとすることが可能である。なお、駆動信号の振幅に応じて、適切なＤＣバイアス値を決定することが好ましい。例えば、振幅１Ｖｐｐの場合には、Ｖ３０Ａ＜Ｖ３０Ｓ−０．５Ｖとすることで、ＲＦ信号の動作範囲の全域で逆バイアスを保つことができる。これにより高速な動作を行うことができる。
【００４７】
本実施形態では、光の伝搬方向の垂直面内の水平方向に対してバイアス印加部の構成が対称となる。つまり、電極３０Ａの入力端に電気的に接続されるＤＣブロック部３３ａと、電極３０Ｂの入力端に電気的に接続されるＤＣブロック部３３ｃとがＲＦ信号が流れる配線に対して対称に配置され、電極３０Ａの出力端に電気的に接続されるＤＣブロック部３３ｂと、電極３０Ｂの出力端に電気的に接続されるＤＣブロック部３３ｄとがＲＦ信号が流れる配線に対して対称に配置される。バイアス印加部の構成が非対称であると、特にＤＣブロック部がキャパシタである場合光変調素子で用いられる電極に比べて大きなフットプリントを要する場合が多く、特性インピーダンスの劣化やスロットモードの励起による高周波特性の劣化が生じるおそれがある。
本実施形態のようにバイアス印加部を対称にすることで、進行波電極の非対称性により生じるスロットモードの励起を抑え、高周波特性の劣化を防ぐことができる。
なお、ここで、上述したＲＦ信号が流れる配線とは、図１において、ＲＦ信号入力部３１と信号電極３０Ｓとの間を接続している配線および信号電極３０Ｓと終端抵抗３５との間を接続している配線を指すが、本発明においては、上記の通りに限定されない。
【００４８】
［第２実施形態］
図３に、本発明に係る第２実施形態の光変調素子１Ａを示す。
光変調素子１Ａは、光変調素子１に対してバイアス印加部の構成が異なる。そのため、以降の説明において、すでに説明したものと共通する構成については、同一の符号を付して重複する説明を省略する。
【００４９】
図３に示す通り、本実施形態に係る光変調素子１Ａにおけるバイアス印加部では、光変調素子１で用いられていたＤＣバイアス入力部３２ｂの代わりにＤＣバイアス入力部３２ｃが用いられ、ＤＣブロック部３３ｃの代わりにＤＣブロック部３３ｅが用いられ、ＤＣブロック部３３ｄの代わりにＤＣブロック部３３ｆが用いられ、ＲＦブロック部３４ｂの代わりにＲＦブロック部３４ｃが用いられている。また、ＤＣバイアス入力部３２ｃ、ＤＣブロック部３３ｅ、３３ｆとＲＦブロック部３４ｃは、それぞれ、光変調素子１のＤＣバイアス入力部３２ｂ、ＤＣブロック部３３ｃ、３３ｄとＲＦブロック部３４ｂとは異なる場所に設けられている。したがって、本実施形態におけるバイアス印加部はＤＣブロック部３３ｂ、３３ｆ、ＲＦブロック部３４ａ、３４ｃ、終端抵抗３５、及び接地端子３６を有する。次に、上述した説明の詳細を他の構成と併せて以下に説明する。ここで、信号電極３０Ｓの入力端は、ＤＣブロック部３３ｅを介してＲＦ信号を出力可能なＲＦ信号入力部３１に電気的に接続される。また、信号電極３０Ｓの出力端には終端抵抗３５を介して二つに分岐した配線が接続され、一方はＤＣブロック部３３ｆに、他方はＲＦブロック部３４ｃを介してＤＣバイアス入力部３２ｃにそれぞれ電気的に接続される。さらにＤＣブロック部３３ｆの信号電極３０Ｓと接続される側と反対側にはさらに二つに分岐した配線が接続され、一方は電極３０Ｂの出力端に、他方は接地端子３６に電気的に接続される。
【００５０】
また、電極３０Ａの入力端はＤＣブロック部３３ａに、配線などによって電気的に接続される。電極３０Ａの出力端には二つに分岐した配線が接続され、一方はＤＣブロック部３３ｂに、他方はＲＦブロック部３４ａを介してＤＣバイアス入力部３２ａにそれぞれ電気的に接続される。
【００５１】
さらに、電極３０Ｂの入力端はＤＣブロック部３３ａの電極３０Ａと接続される側と反対側に、例えば１本の配線などによって電気的に接続される。電極３０Ｂの出力端には二つに分岐した配線が接続され、一方はＤＣブロック部３３ｂの電極３０Ａと接続される側と反対側に電気的に接続される。他方はさらに二つに分岐し、一方はＤＣブロック部３３ｆに、他方は接地端子３６に電気的に接続される。
本構成においては、ＤＣブロック部３３ｂ及びＲＦブロック部３４ａと、ＤＣブロック部３３ｆ及びＲＦブロック部３４ｃとがそれぞれバイアスティーを構成している。
【００５２】
本実施形態では上述の構成を有することにより、信号電極３０Ｓでは、終端回路が形成されることで位相変調部２４ａ、２４ｂに対して任意のＤＣバイアスの印加が可能となる。すなわち、電極３０Ａ及び信号電極３０Ｓでは位相変調部２４ａ、２４ｂのコア４４ａ、４４ｂからのＤＣバイアス成分がＤＣブロック部３３ａ、３３ｂ、３３ｅ、３３ｆで遮断される。その上でＤＣバイアス入力部３２ａから、ＲＦブロック部３４ａを介して高周波成分への影響を抑えながら、位相変調部２４ａにＤＣバイアスを印加することが可能である。さらに、ＤＣバイアス入力部３２ｃから、ＲＦブロック部３４ｃを介して高周波成分への影響を抑えながら、位相変調部２４ｂにＤＣバイアスを印加することが可能である。
【００５３】
この場合、例えば、逆バイアスでの駆動が前提であれば、図２及び図３の構成において、ＤＣバイアス入力部３２ａ、３２ｃから各電極に印加する電圧をＶ３０Ａ＜Ｖ３０Ｓ＜Ｖ３０Ｂ（ＧＮＤ）とすることで、逆バイアスとすることが可能である。なお、上述のように本実施形態でも駆動信号の振幅に応じて、適切なＤＣバイアス値を決定することが好ましい。例えば、振幅１Ｖｐｐの場合には、Ｖ３０Ａ＜Ｖ３０Ｓ−０．５Ｖとすることで、ＲＦ信号の動作範囲の全域で逆バイアスを保つことができる。これにより高速な動作を行うことができる。
【００５４】
また、本実施形態では上述の構成を有することにより、以下の作用効果を得ることが可能となる。
すなわち、ＲＦ信号入力部３１に電気信号を入力して位相変調部２４ａ、２４ｂを駆動するドライバが設けられている場合には、図３の構成から見てＲＦ信号入力部３１の外部において信号電極３０ＳにＤＣブロックが接続されて配置されている場合があり、この様な構造をとる場合には、ドライバのＤＣブロックとＤＣブロック３３ｅを共有化することで、省スペース化、及び信号劣化を低減することが可能である。また、電極３０Ａ、３０Ｂのうち、一方の電極を接地することで、前述の接地した電極の周囲に設けられた部品における接地と共有することが可能となる。このため、この接地の共有によりレイアウトの簡易化が可能となる。また、隣接して変調器を複数配置する場合には、隣接する電極を接地すれば、等電位となり共有化することができるため、省スペース化が期待できる。
【００５５】
なお、図１及び３では、ＲＦブロック部及びＤＣバイアス入力部が信号電極や電極の出力端側に接続されているが、この構成に限定されない。ＲＦブロック部及びＤＣバイアス入力部が信号電極や信号電極以外の２つの電極の入力端に電気的に接続されていてもよい。ただし、ＲＦブロック部及びＤＣバイアス入力部が信号電極や信号電極以外の２つの電極の出力端側に接続されていれば、２つの位相変調部がバイアスティーに対してＲＦ信号入力部３１の入力側に設けられているため、電気信号が併走する導波光に作用する際には、バイアスティーの印加信号による劣化を避けることができるため好ましい。
【００５６】
また、図２では、第１Ｐ型半導体部５１および第１Ｎ型半導体部５２の境界であるＰＮ接合部５０が、基板４９に垂直な方向に形成されるがこの構成に限定されない。光の伝搬方向に対して交差する方向にＰＮ接合部５０が形成されていればよい。
【実施例】
【００５７】
以下、シミュレーションを用いた実施例を用いて本発明を具体的に説明する。なお、本発明は、この実施例のみに限定されるものではない。
【００５８】
実施例の光変調素子の構成としては、図１及び図２に示す上述の第１実施形態の構成を用いた。
基板にはＳｉ基板を用い、下部クラッドの材料にはＳｉを採用した。また、第１Ｐ型半導体部、第１Ｎ型半導体部、第２Ｐ型半導体部、第２Ｎ型半導体部はドープドシリコンを用いた。進行波電極の材料としてはＡｌを用いた。
位相変調部の長さは４ｍｍに設定し、また図２に示す位相調整部の各寸法は以下のとおりである。
Ｄ１，Ｄ２：６．４μｍ
Ｗ３０Ｓ：１０μｍ
Ｗ３０Ｇａ，Ｗ３０Ｇｂ：３０μｍ
ｈ１，ｈ２：２μｍ
【００５９】
ＤＣブロック部としては１μＦのキャパシタを用い、位相変調部に対してＧＳＧのプローブで電圧印加を行い、また信号電極に高周波信号を出力する場合をシミュレーションした。
なお、ＤＣ成分は、高周波成分の変調と独立して印加することが可能であるため、本実施例では、交流（高周波成分）に対する特性を評価することとし、ＤＣバイアス入力部からＤＣ成分は印加しなかった。
【００６０】
比較例としては、実施例と同じ断面構造をもつ位相変調部を、非特許文献２に示されるように集中乗数型電極として構成した構造を挙げる。すなわち、図１で示した構成から、ＤＣブロック部３３ｂ、ＤＣブロック部３３ｄ、終端抵抗３５及び接地端子３６といった終端部の構成を除いた構成に対して、電極の一点に与えた電圧が瞬時に位相変調部全面に伝わるという理想状態を仮定してシミュレーションを行った。この場合、高周波信号が信号電極に出力され、また信号電極以外の２つの電極は高周波信号に対する接地電極として機能するともに、逆バイアスを構成するためのＤＣ成分が印加されたとする。
【００６１】
図４に実施例及び比較例のシミュレーション結果を示す。図４のグラフの横軸は出力される高周波成分の周波数、縦軸は電気光応答（特定の振幅の電気信号を入力した場合に出力される光信号の振幅）を示している。
比較例では、周波数上昇とともに急激に電気光応答が低下している。これは、光の速度が有限であり、光が位相変調部を透過する時間の分、印加する電気信号の位相が変化することが原因と考えられる。
一方、実施例では、進行波型電極を用いるため、急激な電気光応答の低下は起こらず、高周波まで帯域が伸びており、高速伝送が可能であった。これは、光に変調作用を与える電気信号が、光と併走するためであり、光が位相変調部を伝搬する間に変化する電気信号の位相の変化を抑えることが出来ることによる。
なお、高周波側での減衰については、デジタルコヒーレント技術を利用した高周波帯域の補償技術を用いれば、高周波側までの緩やかな帯域減衰を補償することで、さらに高周波の伝送にも対応できると考えられる。
【００６２】
以上、本発明の光変調素子について説明してきたが、本発明は前記の例に限定されるものではなく、発明の趣旨を逸脱しない範囲で適宜変更可能である。
【符号の説明】
【００６３】
１…光変調素子、１１…基板型光導波路、２０…マッハツェンダ干渉計、２１…光分岐部、２２…光合波部、２３ａ、２３ｂ…アーム部、２４ａ、２４ｂ…位相変調部、３０…進行波電極、３０Ｓ…信号電極、３０Ａ…電極（第１の電極）、３０Ｂ…電極（第２の電極）、３３ａ〜３３ｄ…ＤＣブロック部、３４ａ、３４ｂ…ＲＦブロック部。
【図１】
2018105975.tif 000003
【図２】
2018105975.tif 000004
【図３】
2018105975.tif 000005
【図４】
2018105975.tif 000006