(57)【要約】【課題】各サブ基板にアドレス設定を行う必要がなく、メイン基板から任意のサブ基板をイネーブルにすることが可能な電子機器を提供すること。【解決手段】電子機器は、直列接続されたメイン基板及び複数のサブ基板を含む。サブ基板は、メイン基板又は上位のサブ基板と接続する第１コネクタと、下位のサブ基板と接続する第２コネクタとを備える。第１コネクタ及び第２コネクタは同数の複数の端子を有し、第１コネクタ及び第２コネクタが有する複数の端子は、複数のグループに区分され、各グループに含まれる端子の数は互いに素である。各グループにおいて、第１コネクタのｎ番目の端子は、第２コネクタのｎ番目以外の端子に接続されている。サブ基板は、各グループの第１コネクタのいずれか１つの各端子からの信号の論理積を演算し、演算結果に応じてイネーブル信号を出力する論理積回路を更に備えている。【選択図】図２
2018084877.tif 000002
【特許請求の範囲】
【請求項１】
直列接続されたメイン基板及び複数のサブ基板を含み、前記メイン基板と前記各サブ基板間でデータ通信可能に構成された電子機器であって、
前記サブ基板は、
前記メイン基板又は上位の前記サブ基板と接続する第１コネクタと、下位の前記サブ基板と接続する第２コネクタとを備え、
前記第１コネクタ及び前記第２コネクタは同数の複数の端子を有し、前記第１コネクタ及び前記第２コネクタが有する複数の端子は、複数のグループに区分され、各グループに含まれる端子の数は互いに素であり、
各グループにおいて、前記第１コネクタのｎ番目の端子は、前記第２コネクタのｎ番目以外の端子に接続され、
前記サブ基板は、
各グループの前記第１コネクタのいずれか１つの各端子からの信号の論理積を演算し、演算結果に応じてイネーブル信号を出力する論理積回路を更に備えた、電子機器。
【請求項２】
請求項１において、
前記第１コネクタ及び前記第２コネクタは、シリアル通信用の端子を更に備えた、電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器に関する。
【背景技術】
【０００２】
多数のサブ基板がメイン基板に数珠繋ぎに接続され、各サブ基板とメイン基板の間でデータの送受信や動作指示を行う構造の装置において、メイン基板からデータの送受信や動作指示を行うサブ基板を指定する場合、従来は以下のような手法が用いられていた。図７に示す手法は、メイン基板から各サブ基板に個別のイネーブル線を接続し、指定するサブ基板のイネーブル線をアクティブにする手法である。図８に示す手法は、メイン基板から全てのサブ基板にアドレスバス線を接続し、各サブ基板にアドレスデコーダ及びアドレスを設定するスイッチ又は不揮発性メモリを設ける手法である。また、図９に示す手法では、メイン基板からサブ基板１にイネーブル線を接続し、サブ基板１に搭載されたマイコンをイネーブルにする。このマイコンとメイン基板間の通信などの処理後に、サブ基板１からサブ基板２に接続されたイネーブル線でサブ基板２に搭載されたマイコンをイネーブルにする。このようにすることで、各サブ基板のアドレス設定を行うことなく接続順にサブ基板をイネーブルにすることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−３１１５４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図７に示す手法は簡単ではあるが、サブ基板の数だけイネーブル線が必要となり、また、各サブ基板にアドレス設定を行う必要がある。また、図８に示す手法では、信号線の本数を減らすことは可能であるが、各サブ基板にアドレス設定を行う必要がある。また、図９に示す手法では、メイン基板から任意のサブ基板をイネーブルにすることができず、また、１つのサブ基板が故障した場合に、それ以降のサブ基板をイネーブルにすることができない。
【０００５】
本発明は、以上のような課題に鑑みてなされたものであり、その目的とするところは、各サブ基板にアドレス設定を行う必要がなく、メイン基板から任意のサブ基板をイネーブルにすることが可能な電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
（１）本発明は、直列接続されたメイン基板及び複数のサブ基板を含み、前記メイン基板と前記各サブ基板間でデータ通信可能に構成された電子機器であって、前記サブ基板は、前記メイン基板又は上位の前記サブ基板と接続する第１コネクタと、下位の前記サブ基板と接続する第２コネクタとを備え、前記第１コネクタ及び前記第２コネクタは同数の複数の端子を有し、前記第１コネクタ及び前記第２コネクタが有する複数の端子は、複数のグループに区分され、各グループに含まれる端子の数は互いに素であり、各グループにおいて、前記第１コネクタのｎ（ｎは各グループに含まれる端子の数Ｎ以下の自然数）番目の端子は、前記第２コネクタのｎ番目以外の端子に接続され、前記サブ基板は、各グループの前記第１コネクタのいずれか１つの各端子からの信号の論理積を演算し、演算結果に応じてイネーブル信号を出力する論理積回路を更に備えた、電子機器に関する。
【０００７】
本発明によれば、各サブ基板にアドレス設定を行う必要がなく、複数のサブ基板を直列
に接続するだけで、メイン基板から任意のサブ基板をイネーブルにすることが可能な電子機器を提供することができる。
【０００８】
（２）また本発明に係る電子機器では、前記第１コネクタ及び前記第２コネクタは、シリアル通信用の端子を更に備えていてもよい。
【０００９】
本発明によれば、メイン基板とイネーブルにしたサブ基板間でシリアル通信によるデータの転送を行うことができる。
【図面の簡単な説明】
【００１０】
【図１】本実施形態の電子機器の構成の一例を示す図である。
【図２】第１コネクタと第２コネクタ間の配線の一例を示す図である。
【図３】第１コネクタと第２コネクタ間の配線の他の例を示す図である。
【図４】データの転送をシリアル通信で行う場合の例を示す図である。
【図５】本実施形態の手法を、複数のマイコンがシリアル通信線で数珠繋ぎに接続されたシステムに適用した場合の例を示す図である。
【図６】本実施形態の手法を、複数のマイコンがシリアル通信線で数珠繋ぎに接続されたシステムに適用した場合の例を示す図である。
【図７】従来例について説明するための図である。
【図８】従来例について説明するための図である。
【図９】従来例について説明するための図である。
【発明を実施するための形態】
【００１１】
以下、本実施形態について説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが、本発明の必須構成要件であるとは限らない。
【００１２】
図１は、本実施形態の電子機器の構成の一例を示す図である。電子機器１は、メイン基板１０と、同一種類の複数のサブ基板２０（２０−１、２０−２、２０−３・・・）を含む。メイン基板１０と複数のサブ基板２０は直列接続され、メイン基板１０と各サブ基板２０間でデータ通信可能に構成されている。
【００１３】
メイン基板１０の下面側にはコネクタ１１が設けられている。また、サブ基板２０の上面側には第１コネクタ２１が設けられ、サブ基板２０の下面側には第２コネクタ２２が設けられている。最上位に接続されたサブ基板２０−１の第１コネクタ２１は、メイン基板１０のコネクタ１１と接続し、２番目以降に接続されたサブ基板２０の第１コネクタ２１は、上位のサブ基板２０の第２コネクタ２２と接続する（サブ基板２０の第２コネクタ２２は、下位のサブ基板２０の第１コネクタ２１と接続する）。
【００１４】
図２は、サブ基板２０に設けられた第１コネクタ２１と第２コネクタ２２間の配線の一例を示す図である。サブ基板２０の第１コネクタ２１及び第２コネクタ２２（及び、メイン基板１０のコネクタ１１）は、同数の複数の端子を有している。第１コネクタ２１及び第２コネクタ２２が有する複数の端子は、複数のグループに区分され、各グループに含まれる端子の数は互いに素である。図２に示す例では、第１コネクタ２１及び第２コネクタ２２が有する５本の端子を、２本の端子Ａ１、Ａ２を含む第１グループと、３本の端子Ｂ１〜Ｂ３を含む第２グループに分けている。
【００１５】
そして、各グループにおいて、第１コネクタ２１のｎ番目の端子は、第２コネクタ２２のｎ番目以外の端子に接続されている。図２に示す例では、第１グループにおいては、第１コネクタ２１の端子Ａ１（１番目の端子）が第２コネクタ２２の端子Ａ２（２番目の端
子）に接続され、第１コネクタ２１の端子Ａ２が第２コネクタ２２の端子Ａ１に接続されている。また、第２グループにおいては、第１コネクタ２１の端子Ｂ１（１番目の端子）が第２コネクタ２２の端子Ｂ３（３番目の端子）に接続され、第１コネクタ２１の端子Ｂ２（２番目の端子）が第２コネクタ２２の端子Ｂ１に接続され、第１コネクタ２１の端子Ｂ３が第２コネクタ２２の端子Ｂ２に接続されている。
【００１６】
サブ基板２０には、論理積回路２３が設けられている。論理積回路２３は、各グループの第１コネクタ２１のいずれか１つの各端子からの信号の論理積を演算し、演算結果に応じてイネーブル信号を出力する。図２に示す例では、論理積回路２３は、第１グループの端子Ａ１からの信号と第２グループの端子Ｂ１からの信号との論理積を演算するように接続されている。
【００１７】
表１は、図２に示す例において、サブ基板２０−１〜２０−６のそれぞれに割り当てられるアドレス（各端子に入力される信号レベル）を示している。
【００１８】
【表１】
2018084877.tif 000003
図２、表１に示すように、メイン基板１０において端子Ａ１、Ｂ１に入力される信号レベルをＨ（ｈｉｇｈ）とし、端子Ａ２、Ｂ２、Ｂ３に入力される信号レベルをＬ（ｌｏｗ）とすると、サブ基板２０−１において、Ｈレベルの信号が端子Ａ１、Ｂ１から論理積回路２３に入力され、当該論理積回路２３の出力信号レベルがＨとなる（論理積回路２３からイネーブル信号が出力される）。また、メイン基板１０において端子Ａ２、Ｂ２に入力される信号レベルをＨとし、端子Ａ１、Ｂ１、Ｂ３に入力される信号レベルをＬとすると、サブ基板２０−２において、Ｈレベルの信号が端子Ａ１、Ｂ１から論理積回路２３に入力され、当該論理積回路２３からイネーブル信号が出力される。同様に、メイン基板１０において端子Ａ１、Ｂ３に入力される信号レベルをＨとすると、サブ基板２０−３の論理積回路２３からイネーブル信号が出力され、端子Ａ２、Ｂ１に入力される信号レベルをＨとすると、サブ基板２０−４の論理積回路２３からイネーブル信号が出力され、端子Ａ１、Ｂ２に入力される信号レベルをＨとすると、サブ基板２０−５の論理積回路２３からイネーブル信号が出力され、端子Ａ２、Ｂ３に入力される信号レベルをＨとすると、サブ基板２０−６の論理積回路２３からイネーブル信号が出力される。このように、メイン基板１０において表１に従って各端子に信号（アドレス信号）を出力することで、任意のサブ基板２０をイネーブルにすることができる。
【００１９】
このように、本実施形態の電子機器１では、複数のサブ基板２０を重ね合わせて直列に接続するだけで接続順に応じたアドレスが各サブ基板２０に割り当てられるため、各サブ基板２０にアドレス設定を行うことなく、メイン基板１０から任意のサブ基板２０をイネーブルにすることができる。
【００２０】
図２に示す例では、５本の端子（信号線）を２本の端子と３本の端子にグループ分けしているため、２×３＝最大６台のサブ基板２０にアドレスを割り当てることができる。例
えば、図３に示すように、１０本の端子を２本の端子Ａ１、Ａ２と３本の端子Ｂ１〜Ｂ３と５本の端子Ｃ１〜Ｃ５の３グループに分けて、各グループの端子を上述した手法で配線（各グループにおいて第１コネクタ２１のｎ番目の端子を第２コネクタ２２のｎ番目以外の端子に接続し、各グループの第１コネクタ２１のいずれか１つの各端子を論理積回路２３に接続）すれば、２×３×５＝最大３０台のサブ基板２０にアドレスを割り当てることができる。また、例えば２５６台のサブ基板２０を直列接続する場合、２１本の端子を２本の端子と３本の端子と５本の端子と１１本の端子の４グループに分けて、各グループの端子を上述した手法で配線すればよい。この場合、２×３×５×１１＝最大３３０台のサブ基板２０にアドレスを割り当てることができる。このように、少ない信号線で多数のサブ基板２０にアドレスを割り当て、メイン基板１０からアクセスすることができる。なお、各グループに含まれる端子の数は互いに素であればよいが、各グループに含まれる端子の数を互いに異なる素数とすると、総端子数に対してアドレスを割り当て可能なサブ基板２０の数が最も多くなる。
【００２１】
図４に、データの転送をシリアル通信で行う場合の例を示す。図４に示す例では、コネクタ１１、第１コネクタ２１及び第２コネクタ２２は、アドレス信号用の端子Ａ１、Ａ２、Ｂ１〜Ｂ３に加えて、シリアル通信用の２本の端子を有している。メイン基板１０のマイコン１２が出力したアドレス信号により、サブ基板２０のマイコン２４にイネーブル信号が入力されると、当該サブ基板２０のマイコン２４は、通信許可があったと判断して（或いは、スリープ状態が解除され）、シリアル通信線を介してデータをメイン基板１０に送信する。なお、サブ基板２０のシリアル出力は、他のサブ基板２０のシリアル出力と衝突しないようにトライステート状態にできるようなバッファを備えている。
【００２２】
図５に、本実施形態の手法を、複数のマイコンがシリアル通信線で数珠繋ぎに接続されたシステムに適用した場合の例を示す。図５に示すシステムは、直列接続されたメインマイコン１００及び複数のサブマイコン２００（２００−１〜２００−６）を含み、メインマイコン１００と各サブマイコン２００間でデータ通信可能に構成されている。
【００２３】
このシステムでは、メインマイコン１００から送信されたデータをサブマイコン２００が下位のサブマイコン２００に転送する際に、図６に示すように、データのヘッダ部に含まれる複数桁のアドレスビットを所定の規則に従って入れ替える処理を行う。複数桁のアドレスビットは複数のグループに区分され、各グループに含まれるビットの数は互いに素である。図６に示す例では、５桁のアドレスビットを、２つのビットＡ１、Ａ２を含む第１グループと、３つのビットＢ１〜Ｂ３を含む第２グループに分けている。サブマイコン２００は、データ転送時に、アドレスビットの各グループにおいて、ｎ番目のビットの値がｎ番目以外のビットの値となるように入れ替える。図６に示す例では、第１グループにおいては、ビットＡ１（１番目のビット）の値をビットＡ２（２番目のビット）の値とし、ビットＡ２の値をビットＡ１の値としている。また、第２グループにおいては、ビットＢ１（１番目のビット）の値をビットＢ３（３番目のビット）の値とし、ビットＢ２（２番目のビット）の値をビットＢ１の値とし、ビットＢ３の値をビットＢ２の値としている。
【００２４】
サブマイコン２００は、データ受信時に、アドレスビットの各グループのいずれか１つの各ビット（図６に示す例では、第１グループのビットＡ１と第２グループのビットＢ１）を監視し、当該各ビットの値の論理積を演算して演算結果が真（例えば、「１」）であった場合に、受信したデータが自分宛であると判断する。このように、本実施形態の手法を適用したシステムでは、各サブマイコン２００にアドレス設定を行う必要がなく、メインマイコン１００から任意のサブマイコン２００のみにデータを送信することができる。
【００２５】
以上、本実施形態あるいは変形例について説明したが、本発明はこれら本実施形態ある
いは変形例に限られるものではなく、その要旨を逸脱しない範囲において種々の態様で実施することが可能である。
【００２６】
本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【００２７】
１０  メイン基板、１１  コネクタ、１２  マイコン、２０  サブ基板、２１  第１コネクタ、２２  第２コネクタ、２３  論理積回路、２４  マイコン、１００  メインマイコン、２００  サブマイコン
【図１】
2018084877.tif 000004
【図２】
2018084877.tif 000005
【図３】
2018084877.tif 000006
【図４】
2018084877.tif 000007
【図５】
2018084877.tif 000008
【図６】
2018084877.tif 000009
【図７】
2018084877.tif 000010
【図８】
2018084877.tif 000011
【図９】
2018084877.tif 000012