(57)【要約】      （修正有）【課題】液晶内のイオンが特定の場所に集積したことによる液晶の体積抵抗の減少に起因する黒シミの発生を防止する。【解決手段】ＴＦＴ基板には、第１の走査線１０と第２の走査線１０のペアが第１の方向に延在し、走査線のペアと隣接する走査線のペアの間には第１の画素電極と第２の画素電極が形成され、ペアをなす第１の走査線と第１の走査線の間には、第１の画素と第２の画素を制御する接続領域が形成され、接続領域には、第１のＴＦＴと第１の画素電極を接続する第１のスルーホールと、第２のＴＦＴと第２の画素電極を接続する第２のスルーホールが形成され、第１の画素電極１１０および第２の画素電極１１０は有機パッシベーション膜１０７の上に形成され、第１のスルーホール１４０および第２のスルーホール１４０が形成されている部分には、有機パッシベーション膜１０７が存在していなことを特徴とする液晶表示装置。【選択図】図３
2018084749.tif 000002
【特許請求の範囲】
【請求項１】
ＴＦＴ基板と対向基板が周辺においてシール材によって接着し、前記ＴＦＴ基板と前記対向基板の間に液晶が封止され、表示領域を有する液晶表示装置であって、
前記ＴＦＴ基板には、第１の走査線と第２の走査線のペアが第１の方向に延在し、前記走査線のペアと前記走査線のペアの間には第１の画素電極を有する第１の画素と第２の画素電極を有する第２の画素が形成され、前記第１の走査線と前記第２の走査線の間には、接続領域が形成され、
前記接続領域には、第１のＴＦＴと、前記第１のＴＦＴと前記第１の画素電極を接続する第１のスルーホールと、第２のＴＦＴと、前記第２のＴＦＴと前記第２の画素電極を接続する第２のスルーホールが形成され、
前記第１の画素電極および前記第２の画素電極は有機パッシベーション膜の上に形成され、
前記第１のスルーホールおよび前記第２のスルーホールが形成されている部分には、前記有機パッシベーション膜が存在していなことを特徴とする液晶表示装置。
【請求項２】
前記画素電極と前記有機パッシベーション膜の間にはコモン電極が形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１の走査線と前記第２の走査線には、直流電圧に加えて、位相が逆の交流電圧が印加されていることを特徴とする請求項１または２に記載の液晶表示装置。
【請求項４】
前記交流電圧はパルス波形であり、前記交流電圧では、前記第１のＴＦＴおよび前記第２のＴＦＴはＯＮしないことを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記交流電圧の周期は、前記走査線への選択電圧が印加される期間以上で、フレーム周期以下であることを特徴とする請求項３に記載の液晶表示装置。
【請求項６】
前記有機パッシベーション膜は前記第１の走査線および前記第２の走査線を覆っていることを特徴とする請求項１に記載の液晶表示装置。
【請求項７】
前記コモン電極は前記第１の走査線および前記第２の走査線を覆っていないことを特徴とする請求項２に記載の液晶表示装置。
【請求項８】
前記接続領域において有機パッシベーション膜が形成されていない部分は、前記第１の方向に連続して形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項９】
前記接続領域において、映像信号線の上には有機パッシベーション膜が形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項１０】
前記対向基板にはブラックマトリクスが形成され、前記ブラックマトリクスは前記接続領域を覆っていることを特徴とする請求項１乃至９のいずれか１項に記載の液晶表示装置。
【請求項１１】
ＴＦＴ基板と対向基板が周辺においてシール材によって接着し、前記ＴＦＴ基板と前記対向基板の間に液晶が封止され、表示領域を有する液晶表示装置であって、
前記ＴＦＴ基板には、第１の走査線と第２の走査線のペアが第１の方向に延在し、前記走査線のペアと前記走査線のペアの間には第１の画素電極を有する第１の画素と第２の画素電極を有する第２の画素が形成され、前記第１の走査線と前記第２の走査線の間には、前記第１の画素と前記第２の画素を制御する接続領域が形成され、
前記接続領域には、第１のＴＦＴと、前記第１のＴＦＴと前記第１の画素電極を接続する第１のスルーホールと、第２のＴＦＴと、前記第２のＴＦＴと前記第２の画素電極を接続する第２のスルーホールが形成され、
前記第１の画素電極および前記第２の画素電極は第１の膜厚を有する有機パッシベーション膜の上に形成され、
前記第１のスルーホールおよび前記第２のスルーホールは、第２の膜厚を有する有機パッシベーション膜に形成され、
前記第２の膜厚は前記第１の膜厚よりも小さいことを特徴とする液晶表示装置。
【請求項１２】
前記第１の膜厚をｔ１、前記第２の膜厚をｔ２とした場合ｔ２≦ｔ１／２であることを特徴とする請求項１１に記載の液晶表示装置。
【請求項１３】
前記画素電極と前記有機パッシベーション膜の間にはコモン電極が形成されていることを特徴とする請求項１１に記載の液晶表示装置。
【請求項１４】
前記第１の走査線と前記第２の走査線には、直流電圧に加えて、位相が逆の交流電圧が印加されていることを特徴とする請求項１１乃至１３のいずれか１項に記載の液晶表示装置。
【請求項１５】
前記交流電圧はパルス波形であり、前記交流電圧では、前記第１のＴＦＴおよび前記第２のＴＦＴはＯＮしないことを特徴とする請求項１４に記載の液晶表示装置。
【請求項１６】
前記交流電圧の周期は、前記走査線への選択電圧が印加される期間以上で、フレーム周期以下であることを特徴とする請求項１４に記載の液晶表示装置。
【請求項１７】
ＴＦＴ基板と対向基板が周辺においてシール材によって接着し、前記ＴＦＴ基板と前記対向基板の間に液晶が封止され、表示領域を有する液晶表示装置であって、
前記ＴＦＴ基板には、第１の走査線と第２の走査線のペアが第１の方向に延在し、前記走査線のペアと前記走査線のペアの間には第１の画素電極を有する第１の画素と第２の画素電極を有する第２の画素が形成され、前記第１の走査線と前記第２の走査線の間には、接続領域が形成され、
前記接続領域には、第１のＴＦＴと、前記第１のＴＦＴと前記第１の画素電極を接続する第１のスルーホールと、第２のＴＦＴと、前記第２のＴＦＴと前記第２の画素電極を接続する第２のスルーホールが形成され、
前記第１の画素電極および前記第２の画素電極は有機パッシベーション膜の上に形成され、
平面的に見て、ペアとなっている前記第１の走査線と前記第２の走査線の間の部分には、前記有機パッシベーション膜が存在していなことを特徴とする液晶表示装置。
【請求項１８】
前記画素電極と前記有機パッシベーション膜の間にはコモン電極が形成されていることを特徴とする請求項１７に記載の液晶表示装置。
【請求項１９】
前記コモン電極は前記第１の走査線および前記第２の走査線を覆っていないことを特徴とする請求項１８に記載の液晶表示装置。
【請求項２０】
前記接続領域において前記有機パッシベーション膜が形成されていない部分は、前記第１の方向に連続して形成されていることを特徴とする請求項１７に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、特にイオン集積に起因する表示むらを対策した液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して、対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
【０００３】
液晶中には不純物が存在するがこの不純物はイオン化しやすい。イオンは表示領域中を特定方向に移動し、表示領域周辺に局在化しやすい。イオンが局在化すると、液晶の抵抗が低下し、画像を表示した場合、その部分において黒シミが生ずる。
【０００４】
特許文献１には、表示領域外に形成されるダミー電極に所定の電圧を印加してイオンを表示領域外に集める構成が記載されている。特許文献２には、表示領域の周辺に形成された走査線引き出し線からの走査電圧が表示領域に影響を及ぼすことを防止するために、ＴＦＴ基板側の表示領域外にシールド電極を形成する構成が記載されている。特許文献３には、走査線駆動回路を液晶表示パネル中に内蔵する場合、走査線駆動回路からの直流電圧が液晶に及ぶことを防止するために、走査線駆動回路を覆ってシールド電極を形成する構成が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−２０６６２２号公報
【特許文献２】特開２００９−１１６９８１号公報
【特許文献３】特開平８−３２８０４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
液晶表示パネルは、外形の大きさを抑えて表示領域を出来るだけ小さくしたいという要求が強くなっている。この場合、表示領域端部から液晶表示パネルの端部までの幅、いわゆる額縁の幅が小さくなる。そうすると、表示領域外に集まったイオンが表示領域周辺にはみ出てきて黒シミの原因を作りやすくなる。
【０００７】
また、額縁の幅が小さくなると、額縁領域に形成されたイオントラップ電極に印加した電圧が表示領域に影響を及ぼし、画像の品質を低下させる現象が生ずる。
【０００８】
本発明の課題は、以上の問題を解決するものである。つまり、イオンが１か所に集められ、その部分の液晶の抵抗率を低下させて黒シミが発生することを防止することである。
【課題を解決するための手段】
【０００９】
本発明は上記課題を克服するものであり、代表的な手段は次のとおりである。
【００１０】
（１）ＴＦＴ基板と対向基板が周辺においてシール材によって接着し、前記ＴＦＴ基板と前記対向基板の間に液晶が封止され、表示領域を有する液晶表示装置であって、
前記ＴＦＴ基板には、第１の走査線と第２の走査線のペアが第１の方向に延在し、前記走査線のペアと前記走査線のペアの間には第１の画素電極を有する第１の画素と第２の画素電極を有する第２の画素が形成され、前記第１の走査線と前記第２の走査線の間には、接続領域が形成され、
前記接続領域には、第１のＴＦＴと、前記第１のＴＦＴと前記第１の画素電極を接続する第１のスルーホールと、第２のＴＦＴと、前記第２のＴＦＴと前記第２の画素電極を接続する第２のスルーホールが形成され、
前記第１の画素電極および前記第２の画素電極は有機パッシベーション膜の上に形成され、
前記第１のスルーホールおよび前記第２のスルーホールが形成されている部分には、前記有機パッシベーション膜が存在していなことを特徴とする液晶表示装置。
【００１１】
（２）前記第１の走査線と前記第２の走査線には、直流電圧に加えて位相が逆の交流電圧が印加されていることを特徴とする（１）に記載の液晶表示装置。
【００１２】
（３）  ＴＦＴ基板と対向基板が周辺においてシール材によって接着し、前記ＴＦＴ基板と前記対向基板の間に液晶が封止され、表示領域を有する液晶表示装置であって、
前記ＴＦＴ基板には、第１の走査線と第２の走査線のペアが第１の方向に延在し、前記走査線のペアと前記走査線のペアの間には第１の画素電極を有する第１の画素と第２の画素電極を有する第２の画素が形成され、前記第１の走査線と前記第２の走査線の間には、前記第１の画素と前記第２の画素を制御する接続領域が形成され、
前記接続領域には、第１のＴＦＴと、前記第１のＴＦＴと前記第１の画素電極を接続する第１のスルーホールと、第２のＴＦＴと、前記第２のＴＦＴと前記第２の画素電極を接続する第２のスルーホールが形成され、
前記第１の画素電極および前記第２の画素電極は第１の膜厚を有する有機パッシベーション膜の上に形成され、
前記第１のスルーホールおよび前記第２のスルーホールは、第２の膜厚を有する有機パッシベーション膜に形成され、
前記第２の膜厚は前記第１の膜厚よりも小さいことを特徴とする液晶表示装置。
【００１３】
（４）前記第１の走査線と前記第２の走査線には、直流電圧に加えて、位相が逆の交流電圧が印加されていることを特徴とする（３）に記載の液晶表示装置。
【図面の簡単な説明】
【００１４】
【図１】本発明が適用される液晶表示装置の例を示す平面図である。
【図２】本発明の表示領域における画素配置を示す平面図である。
【図３】画素構成を示す平面図である。
【図４】図３のＡ−Ａ断面図である。
【図５】ゲート電圧の例である。
【図６】ゲート電圧の他の例である。
【図７】図３のＢ−Ｂ断面図である。
【図８】図３のＢ−Ｂ断面図である。
【図９】本発明におけるゲート電圧の例である。
【図１０】実施例２の画素構成を示す平面図である。
【図１１】図１０のＣ−Ｃ断面図である。
【図１２】図１０のＤ−Ｄ断面図である。
【図１３】図１０のＤ−Ｄ断面図である。
【図１４】実施例３を示す断面図である。
【図１５】従来の液晶表示装置の問題点を示す平面模式図である。
【図１６】従来の液晶表示装置の問題点を示す平面模式図である。
【図１７】従来の液晶表示装置の問題点を示す平面模式図である。
【発明を実施するための形態】
【００１５】
本発明の具体的な実施例を説明する前に、液晶中に溶け込んだイオンの挙動について説明する。液晶中のイオンは、プラスに帯電する場合が多い。液晶は、画素電極とコモン電極の間に印加される電圧によって駆動されるが、画素電極の形状等の影響によって、液晶中のイオンは特定の方向に集積される。
【００１６】
図１５はこの様子を示す平面模式図である。図１５において、ＴＦＴ基板１００と対向基板２００の間に液晶が挟持されている。図１５は、イオンが、画面の左上方向に集められることを示している。イオンは画素電極の形状等の影響によって、画面の特定方向に集められる傾向がある。図１５において、シール材１８０の内側には、遮光膜２０２が形成され、遮光膜２０２の下側にイオンが集積している。図１６は、動作時間が経過して、液晶が画面の周辺にさらに集積された状態を示している。図１６では、イオンはまだ、表示領域５０の外、すなわち、遮光膜２０１の下に存在しているので、画像には影響しない。
【００１７】
図１７は、さらに動作時間が経過して、表示領域５０の左上周辺に集められたイオンが遮光膜２０２の下だけにとどまらず、表示領域５０内にはみ出してきた状態を示している。図１７では、表示領域５０の左上にイオンがはみだし、この部分において黒シミが発生していることを示している。
【００１８】
このような表示領域周辺におけるイオンのはみだしの現象は、額縁の幅がせまいほど生じやすくなる。本発明の課題は、このような黒シミの発生を防止することである。つまり、黒シミは、イオンが１か所に集まってその部分の液晶の抵抗を小さくした結果生ずるものなので、本発明の課題はイオンが特定の場所に集積することを防止する構成を実現することである。本発明のさらに他の課題は、液晶表示パネルの透過率を向上させて、画面の輝度を上げることが出来る構成を実現することである。
【実施例１】
【００１９】
図１は本発明を適用した例としての、携帯電話等に使用される液晶表示パネルの平面図である。図１において、ＴＦＴ基板１００と対向基板２００が周辺においてシール材１８０によって接着し、ＴＦＴ基板１００と対向基板２００の間に液晶が挟持されている。ＴＦＴ基板１００は対向基板２００よりも大きく形成され、ＴＦＴ基板１００が１枚になっている部分は端子部１５０となっている。端子部１５０には、ドライバＩＣ１６０が配置され、また、液晶表示パネルに外部から電源や信号を供給するための、フレキシブル配線基板１７０が接続されている。
【００２０】
図１において、表示領域５０の外側は額縁領域であり、ブラックマトリクス２０２による遮光膜が形成されている。シール材１８０はブラックマトリクス２０２の下に形成されている。近年、表示領域の端部から液晶表示パネルの端部までの距離、いわゆる額縁の幅は小さくなってきており、例えば、図１に示す長辺側の額縁の幅ｗｆは０．５ｍｍ以下となっているものもある。また、シール材１８０の端部から表示領域５０の端部までの距離ｗｆｃは、０．１ｍｍ程度になる場合もある。このように、シール材の端部と遮光膜の端部との距離ｗｆｃが小さくなると、周辺に集積したイオンの影響が表示領域５０に及びやすくなる。
【００２１】
一方、画面が高精細になると、相対的に液晶表示パネルの透過率が低下する。各画素には、ＴＦＴや配線接続のためのスルーホールが形成されているが、これらの部分では、液晶の配向が乱れ、光もれの原因となる。これを防止するために、対向基板側にブラックマトリクスを形成し、バックライトを遮光している。しかし、高精細になると、画素のサイズが小さくなり、相対的にブラックマトリクスによって遮光される面積が大きくなる。したがって、画素における光の透過率が減少する。つまり、画面輝度が低下する。
【００２２】
そこで、本発明では、表示領域を図２に示すような画素構造とすることによって、ブラックマトリクスによる遮光面積を小さくし、画面輝度の低下を防止している。図２において、所定の間隔を有する走査線のペアが横方向に延在し、縦方向に配列している。また、映像信号線が縦方向に延在し、横方向に配列している。
【００２３】
図２の特徴は、走査線のペアの間に、縦方向に画素３０が２個形成されていることである。すなわち、走査線１０のペアの内、上側の走査線１０は上側の画素３０の画素電極を制御し、下側の走査線１０は下側の画素３０の画素電極を制御する。つまり、上側の画素と下側の画素の画素電極に供給される信号を制御するＴＦＴやスルーホールは、一か所に集められているので、この部分のみをブラックマトリクスによって遮光すればよい。これによって輝度の低下を防止することが出来る。走査線１０と走査線１０の間の領域を接続領域４０と呼ぶ。
【００２４】
図２はこの様子を示す平面図であり、走査線１０のペアを覆ってブラックマトリクス２０２がストライプ状に横方向に延在して形成されている。従来構成では、ブラックマトリクス２０２は、各画素行毎にストライプ状に形成されていたが、図２では２行おきにストライプ状のブラックマトリクス２０２が形成されている。したがって、液晶表示パネルの透過率を向上させることが出来る。
【００２５】
図３は走査線ペアの付近の詳細平面図である。図３はＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）の場合の画素構成である。図３において、第１の走査線１０と第２の走査線１０のペアが横方向に延在している。第１の走査線１０の上側に第１の画素電極１１０を有する第１の画素が存在し、第２の走査線１０の下側に第２の画素電極１１０を有する第２の画素が存在している。つまり、第１の走査線１０と第２の走査線１０の間に、第１の画素のためのＴＦＴ及びこのＴＦＴと第１の画素電極を接続するスルーホール１４０、及び、第２の画素のためのＴＦＴ及びこのＴＦＴと第２の画素電極を接続するスルーホール１４０が形成されている。
【００２６】
これらのＴＦＴおよびスルーホール１４０が形成された第１の走査線１０と第２の走査線１０が形成された間の領域は対向基板に形成された横方向に延在するストライプ状のブラックマトリクスによって覆われている。横方向に延在するブラックマトリクスは２画素あたり１個形成されているのみなので、従来の画素配置に比べて、図３に示す構成は液晶表示パネルの透過率を向上させることが出来る。
【００２７】
図３において、第１の画素に存在している第１の画素電極１１０は第１の走査線１０を超えて、第１のスルーホール１４０に延在し、第２の画素領域に存在している第２の画素電極１１０は第２の走査線１０を超えて第２のスルーホール１４０に延在している。図３はＩＰＳ方式の液晶表示装置であり、平面状に形成されたコモン電極１０８を容量絶縁膜１０９が覆い、その上に櫛歯状の画素電極１１０が形成されている。コモン電極１０８は平坦化膜を兼ねる有機パッシベーション膜１０７の上に形成されている。
【００２８】
図３に示す本発明の他の特徴は、有機パッシベーション膜１０７は画素領域には存在しているが、接続領域において、第１のスルーホール１４０が形成されている部分には存在していないということである。図３において、上側の画素の有機パッシベーション膜１０７は第１の走査線１０を超えた位置で除去され、また、下側の画素の有機パッシベーション膜は第２の走査線１０を超えた位置で除去されている。
【００２９】
有機パッシベーション膜１０７は、平坦化膜としての役割と、浮遊容量を低減する役割を有しており、２乃至５μｍ程度と、厚く形成される。したがって、有機パッシベーション膜１０７にスルーホールを形成すると、そのスルーホールの径は大きくなる。スルーホールの部分は遮光する必要があるので、スルーホールの径が大きくなると透過率が低下する。本発明では、接続領域から有機パッシベーション膜を除去しているので、接続領域に形成されるスルーホールの径を小さくでき、その結果、接続領域の幅を小さくできる。したがって、その分、透過率を向上させることが出来る。
【００３０】
図３において、半導体層１０２がスルーホール１２０とスルーホール１３０の間に形成されている。半導体層１０２はスルーホール１２０において映像信号線２０と接続し、映像信号線２０の下を延在し、走査線１０の下を通過する。この時第１ＴＦＴが形成される。その後半導体層１０２は屈曲して接続領域に形成されたスルーホール１３０を介してコンタクト電極１０６と接続する。半導体層１０２はコンタクト電極１０６と接続する前に走査線１０の分岐１１の下を通過し、この時、第２ＴＦＴが形成される。コンタクト電極１０６はスルーホール１４０を介して画素電極１１０と接続する。
【００３１】
図４は図３のＡ−Ａ断面である。図４において、ＴＦＴ基板１００の上に下地膜１０１が形成されている。下地膜１０１はガラスで形成されているＴＦＴ基板１００からの不純物が半導体層１０２を汚染することを防止するものである。下地膜１０１の上には図３に示すように半導体層１０２が形成されているが図４には存在していない。図４において、下地膜１０１の上にはゲート絶縁膜１０３が形成され、その上に走査線１０が形成されている。走査線１０を覆って層間絶縁膜１０５が形成されている。
【００３２】
図４において、層間絶縁膜１０５の上にコンタクト電極１０６および有機パッシベーション膜１０７が形成されている。コンタクト電極１０６はＴＦＴと画素電極１１０とを中継する役割を有する。コンタクト電極１０６は映像信号線と同じ材料で同時に形成される。有機パッシベーション膜１０７は走査線１０を覆っているが、コンタクト電極１０６はほとんど覆っていない。
【００３３】
有機パッシベーション膜１０７の上にコモン電極１０８が平面状に形成されている。コモン電極１０８は有機パッシベーション膜１０７の上面端部まで形成されている。コモン電極１０８を覆って容量絶縁膜１０９がシリコンナイトライドによって形成されている。容量絶縁膜１０９は有機パッシベーション膜１０７のみでなく、接続領域も覆っている。容量絶縁膜１０９の上に画素電極１１０が形成されている。画素電極１１０に電圧が加わると、画素電極１１０のスリット部１１０１および画素電極１１０の端部において図４の矢印で示すように、液晶層３００を通過してコモン電極１０８に向かう電気力線が発生し、液晶分子３０１を回転させて画素における透過率を制御し、画像を形成する。
【００３４】
容量絶縁膜１０９には接続領域においてスルーホール１４０が形成され、この部分で画素電極１１０とコンタクト電極１０６が接続する。図４の特徴は、スルーホール１４０がある部分には有機パッシベーション膜１０７は存在していないので、スルーホール１４０の径を小さくすることが出来るということである。その分、画素領域の面積を大きくすることが出来るので、液晶表示パネルの透過率を向上させることが出来る。画素電極１１０を覆って液晶分子を初期配向させるために配向膜１１１が形成されている。
【００３５】
図４において、液晶層３００を挟んで対向基板２００が配置されている。対向基板２００にはカラーフィルタ２０１とブラックマトリクス２０２が形成されている。画素領域にはカラーフィルタ２０１が対応し、接続領域にはブラックマトリクス２０２が対応している。カラーフィルタ２０１およびブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。オーバーコート膜２０３の役割はカラーフィルタ２０１の顔料が液晶層３００に染み出すことを防止することである。オーバーコート膜２０３を覆って配向膜１１１が形成されている。
【００３６】
図４では、スルーホール１４０の径を小さくすることが出来るので、ブラックマトリクス２０２の幅を小さくすることが出来、その分画素領域の面積を大きくすることが出来るので、透過率を向上させることが出来る。また、２個の画素領域の接続領域を一つにまとめているので、接続領域を覆うストライプ状のブラックマトリクス２０２の数を半分にできるので、透過率をさらに向上させることが出来る。
【００３７】
本発明の他の特徴は、接続領域に有機パッシベーション膜１０７の凹部を形成したことによって、液晶層３００に対して走査線に印加されるゲート電圧が液晶層３００に浸透しやすくしていることである。図５は、図３、４で示すような、半導体層にＰｏｌｙ−Ｓｉを用いたトップゲートタイプのＴＦＴを用いた場合の各電極に印加される電圧の例である。図５においてＧＮＤはグラウンド電位を示し、＋ＳＩＧと−ＳＩＧは映像信号のプラス側最大値とマイナス側最大値を示す。映像信号は周期的に極性を変えて画素電極に印加される。Ｖｃｏｍはコモン電極に印加される電圧であり、通常は一定である。ＶＧＴはゲート電極に印加される電圧であり、通常は−８Ｖが印加され、ＴＦＴをＯＮする時のみ、＋９Ｖが印加される。
【００３８】
図６は、半導体層としてａ−Ｓｉを用いたボトムゲートタイプのＴＦＴを用いた液晶表示装置における各電極に印加される電圧の例を示すものである。図６においてＧＮＤはグラウンド電位を示し、＋ＳＩＧと−ＳＩＧは映像信号のプラス側最大値とマイナス側最大値を示す。映像信号は周期的に極性を変えて画素電極に印加される。Ｖｃｏｍはコモン電極に印加される電圧であり、通常は一定である。ＶＧＴはゲート電極に印加される電圧であり、通常は−１３Ｖが印加され、ＴＦＴをＯＮする時のみ、＋１６Ｖが印加される。
【００３９】
図５、６に示すように、各走査線に印加される電圧は、走査線が選択される時以外は、常に大きな−の電位が印加されている。言い換えれば、殆どの時間はマイナス電位である。図４に示すように、本発明では、有機パッシベーション膜に凹部を形成したことによって、走査線に印加される電圧（以後ゲート電圧という）が液晶層に浸透しやすることが出来るので、これによってプラスイオンを効率的トラップすることが出来る。このような領域は、各画素に形成されるので、イオンが特定の箇所に集中して、輝度むらを生じさせるという現象を防止することが出来る。
【００４０】
本発明のさらに他の特徴は、ゲート電圧にＶＧＴよりも小さい交流電圧を印加することによって、イオンのトラップ効果をさらに向上させることである。図７および図８はこの効果を説明するための図であり、図３のＢ−Ｂ断面図に相当する。図７の左側の走査線１０が図３における上側の走査線１０であり、図７の右側の走査線１０が図３における下側の走査線１０である。
【００４１】
走査線１０には、選択されないときは、大きな負の電圧が印加されている。本発明は、隣り合う走査線にＴＦＴのゲートを開かない程度の交流電圧を印加する。これによって、イオンのトラップ効果をより向上させるものである。
【００４２】
図７は左側の走査線１０に右側の走査線１０よりも高い電圧が印加された状態を示している。この時、プラスイオンは有機パッシベーション膜１０７の凹部の右側、すなわち、電圧が低い側により多く集められる。図８は右側の走査線１０に左側の走査線１０より高い電圧が印加された状態を示している。この時、プラスイオンは有機パッシベーション膜１０７の凹部の左側、すなわち、電圧が低い側により多く集められる。いずれにせよ、プラスイオンは有機パッシベーション膜１０７の凹部内にトラップされたままである。
【００４３】
図９は、本発明において、走査線に印加されるゲート電圧の例である。図９は図５の場合のゲート電圧に対応している。走査線は画面の上から順次選択される。図３における上側の走査線に印加されるゲート電圧が図９の上側の波形であり、下側の走査線に印加されるゲート電圧が図９の下側の波形である。すなわち、上側のＶＧＴと下側のＶＧＴは走査期間すなわち映像信号線書込み期間だけずれている。
【００４４】
図９において、走査線が選択されるときの電圧ＶＧＴは９Ｖである。一方、走査線が選択されないときの電圧は−８Ｖであるが、本発明では、図９に示すように、波高値ＶＡなる交流電圧が印加される。交流電圧の波高値ＶＡはＴＦＴのゲートを開かない程度の電圧である。図９の上側の波形において、走査線が選択されないときの電圧をＶＧＴ１で示し、下側の波形において、走査線が選択されないときの電圧をＶＧＴ２で示している。
【００４５】
そうすると、上側の走査線と下側の走査線との間にＶＧＴ１−ＶＧＴ２＝２ＶＡなる電位差が発生し、図７あるいは図８に示すような電気力線が発生する。走査線に交流電圧を印加する目的の一つは、有機パッシベーション膜の凹部の１か所のみにイオンが集中することを防止することであるから、交流電圧の周期Ｔは種々の値に選ぶことが出来る。例えば、周期Ｔは、走査線の選択期間乃至フレーム周波数程度にすることも出来る。一方、交流電圧の波高値ＶＡは、プラス側において、ＴＦＴのゲートを開かない程度に抑える必要がある。具体的には、Ｖｃｏｍの電圧を超えないようにする必要がある。
【００４６】
このように、本発明によれば、イオンを効率的にトラップすることが出来るので、イオン集積による黒シミを防止することが出来る。また、画素電極とＴＦＴを接続するスルーホールを小さくすることが出来、接続領域の幅を小さくすることが出来るので、液晶表示パネルの透過率を向上させることが出来る。さらに、走査線に沿って延在するブラックマトリクスを２行の画素あたり１本にすることが出来るので、液晶表示パネルの透過率を向上させることが出来る。
【実施例２】
【００４７】
図１０は本発明の実施例２を示す平面図である。図１０が図３と異なる点は、有機パッシベーション膜１０７の端部が、走査線１０よりも画素領域側に後退していることである。これに伴い、有機パッシベーション膜１０７の上に形成されるコモン電極１０８も画素領域側に後退している。この構成によって、走査線１０が有機パッシベーション膜１０７によって覆われなくなるので、走査線１０によるイオンのトラップ効果をより向上させることが出来る。
【００４８】
図１１は、図１０のＣ−Ｃ断面図である。図１１が図４と異なる点は、走査線１０が有機パッシベーション膜１０７およびコモン電極１０８によって覆われていないことである。その分、有機パッシベーション膜１０７の形成されていない凹部の幅が大きくなる。それに対応してブラックマトリクスの幅も大きくなる。
【００４９】
走査線１０が有機パッシベーション膜１０７によって覆われていないことによって、ゲート電圧の影響が有機パッシベーション膜１０７の凹部に、より強く浸透してイオンのトラップ効果をより強くすることが出来る。実施例２においても、隣り合う走査線１０の間に交流電圧を印加することによってイオンのトラップ効果をさらに向上させることは実施例１と同様である。
【００５０】
図１２および図１３は図１０のＤ−Ｄ断面図である。図１２および図１３が図７および図８と異なる点は、有機パッシベーション膜１０７およびコモン電極１０８が走査線を覆っていないことである。これによって、ゲート電圧の影響を有機パッシベーション膜１０７の凹部に、より浸透しやすくしている。走査線１０に図９に示すような交流電圧を印加することは実施例１と同様である。
【００５１】
図１２は左側の走査線１０に右側の走査線１０よりも高い電圧を印加した場合である。イオンは右側の走査線１０の付近により多く集められる。図１２では、図７に比べて、凹部におけるゲート電圧の影響がより強くなるので、イオンの集積効果をより向上させることが出来る。
【００５２】
図１３は右側の走査線１０に左側の走査線１０よりも高い電圧を印加した場合である。イオンは左側の走査線１０の付近により多く集められる。図１３では、図８に比べて、凹部におけるゲート電圧の影響がより強くなるので、イオンの集積効果をより向上させることが出来る。
【００５３】
本実施例では、有機パッシベーション膜１０７に形成する凹部の幅を大きくすることによって、実施例１に比較してブラックマトリクス２０２の幅を大きくする分、液晶表示パネルの透過率を下げることになるが、イオンのトラップ効果を実施例１の場合よりもより強くすることが出来る。本実施例においても、画素電極とコンタクト電極１０６を接続するスルーホールを小さくすることが出来、接続領域の幅を小さくすることが出来るので、液晶表示パネルの透過率を向上させることが出来る。また、走査線に沿って延在するブラックマトリクスを２行の画素あたり１本にすることが出来るので、液晶表示パネルの透過率を向上させることが出来る。
【実施例３】
【００５４】
図１４は本発明の実施例３を示す断面図であり、実施例１の図３のＢ−Ｂ断面に相当する断面図である。実施例１及び２では、制御部に形成される凹部から有機パッシベーション膜を完全に除去するとして説明したが、図１４では、接続領域に、画素領域よりも薄い有機パッシベーション膜を残すことによって凹部を形成する構成である。
【００５５】
図１４の構成は、有機パッシベーション膜１０７をハーフ露光することによって形成することが出来る。図１４において、表示領域における有機パッシベーション膜１０７の厚をｔ１、接続領域における有機パッシベーション膜１０７１が薄くなっている部分の膜厚をｔ２とした場合、ｔ２＜ｔ１であり、より好ましくは、ｔ２≦ｔ１／２である。膜厚ｔ２の有機パッシベーション膜１０７１に形成されるスルーホールは、膜厚ｔ１の有機パッシベーション膜１０７に形成される場合のスルーホールよりも小さくすることが出来るので、スルーホールに起因する透過率の低下を抑えることができる。また、走査線に沿って延在するブラックマトリクスを２行の画素あたり１本にすることが出来るので、液晶表示パネルの透過率を向上させることが出来る点も実施例１と同様である。
【００５６】
さらに、実施例３においても、凹部を形成することによって、凹部内にイオンをトラップすることが出来る点も実施例１と同様である。また、実施例３においても、隣り合う走査線１０の間に交流電圧を印加することによってイオンのトラップ効果をさらに向上させることは実施例１と同様である。
【００５７】
なお、図１４は、実施例１における図３のＢ−Ｂ断面に対応する構成であるが、実施例３の構成は、実施例２についても同様に適用することが出来る。
【００５８】
以上の説明では、有機パッシベーション膜を除去した凹部は走査線の延在方向に連続して形成されるとして説明したが、有機パッシベーション膜は、画素の部分からは除去し、画素を横方向に区画している映像信号線の上には残す構成であってもよい。この場合は、有機パッシベーション膜の凹部が横方向に飛び飛びに形成される。
【００５９】
また、以上の説明では、画素領域において、有機パッシベーション膜の上にコモン電極が形成され、その上に容量絶縁膜を介して画素電極が形成されているとして説明したが、本発明は、平面状に形成された画素電極の上に容量絶縁膜を介してスリットを有するコモン電極が形成される場合にも適用できる。
【００６０】
さらに本発明は、ＩＰＳ方式に液晶表示装置に限らず、他の液晶表示装置についても適用することが出来る。
【符号の説明】
【００６１】
１０…走査線、  １１…走査線の分岐、  ２０…映像信号線、  ３０…画素領域、  ４０…接続領域、  ５０…表示領域、  １００…ＴＦＴ基板、  １０１…下地膜、  １０２…半導体層、  １０３…ゲート絶縁膜、  １０５…層間絶縁膜、  １０６…コンタクト電極、  １０７…有機パッシベーション膜、  １０８…コモン電極、  １０９…容量絶縁膜、  １１０…画素電極、  １１１…配向膜、  １２０…スルーホール、  １３０…スルーホール、  １４０…スルーホール、  １５０…端子部、  １６０…ドライバＩＣ、  １７０…フレキシブル配線基板、  １８０…シール材、  ２００…対向基板、  ２０１…カラーフィルタ、  ２０２…ブラックマトリクス、  ２０３…オーバーコート膜、  ３００…液晶、  ３０１…液晶分子、  １０７１…有機パッシベーション膜薄膜部、  １１０１…スリット
【図１】
2018084749.tif 000003
【図２】
2018084749.tif 000004
【図３】
2018084749.tif 000005
【図４】
2018084749.tif 000006
【図５】
2018084749.tif 000007
【図６】
2018084749.tif 000008
【図７】
2018084749.tif 000009
【図８】
2018084749.tif 000010
【図９】
2018084749.tif 000011
【図１０】
2018084749.tif 000012
【図１１】
2018084749.tif 000013
【図１２】
2018084749.tif 000014
【図１３】
2018084749.tif 000015
【図１４】
2018084749.tif 000016
【図１５】
2018084749.tif 000017
【図１６】
2018084749.tif 000018
【図１７】
2018084749.tif 000019