(57)【要約】【課題】  複数の半導体装置間の信号経路における故障の発生箇所を判定する。【解決手段】  他の半導体装置に接続される半導体装置は、試験用の信号を試験対象の端子から他の半導体装置に出力する試験信号出力部と、試験対象の端子に伝搬される伝搬信号を受け、信号経路で発生した故障の種類に応じた閾値と伝搬信号とを比較し、比較結果を示す比較信号を生成する比較部と、試験対象の端子と他の半導体装置とを接続する配線の長さに基づいて決定された判定タイミングが設定されるタイミング調整部と、比較信号を比較部から受け、判定タイミングで比較信号を取り込むことにより、故障の発生箇所を判定する際に使用する信号として比較信号を保持する保持部とを有する。【選択図】  図１
2018105676.tif 000002
【特許請求の範囲】
【請求項１】
他の半導体装置に接続される半導体装置において、
試験用の信号を試験対象の端子から前記他の半導体装置に出力する試験信号出力部と、
前記試験対象の端子に伝搬される伝搬信号を受け、信号経路で発生した故障の種類に応じた閾値と前記伝搬信号とを比較し、比較結果を示す比較信号を生成する比較部と、
前記試験対象の端子と前記他の半導体装置とを接続する配線の長さに基づいて決定された判定タイミングが設定されるタイミング調整部と、
前記比較信号を前記比較部から受け、前記判定タイミングで前記比較信号を取り込むことにより、前記故障の発生箇所を判定する際に使用する信号として前記比較信号を保持する保持部とを有する
ことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記試験用の信号が前記試験信号出力部から出力されるタイミングに同期してパルスを生成し、生成した前記パルスを前記タイミング調整部に出力するパルス生成部をさらに有し、
前記タイミング調整部は、前記パルス生成部から受ける前記パルスを、前記判定タイミングに対応する遅延時間だけ遅延させて前記保持部に出力し、
前記保持部は、前記比較部から受ける前記比較信号を前記タイミング調整部から受ける前記パルスに同期して取り込む
ことを特徴とする半導体装置。
【請求項３】
請求項１または請求項２に記載の半導体装置において、
前記比較部は、
前記信号経路で発生した前記故障の種類に基づいて、前記伝搬信号と比較する前記閾値を、前記故障の種類毎に予め決められた前記閾値から選択する閾値選択部と、
前記閾値選択部で選択された前記閾値と前記伝搬信号との大小関係に応じた信号を前記比較信号として前記保持部に出力する比較信号生成部とを有する
ことを特徴とする半導体装置。
【請求項４】
請求項１または請求項２に記載の半導体装置において、
前記故障の種類は、前記信号経路が開放状態になるオープン故障と前記信号経路が電源に短絡するショート故障とを含み、
前記オープン故障に対応付けられた前記閾値は、前記ショート故障に対応付けられた前記閾値より大きい電圧値に設定され、
前記比較部は、
前記オープン故障に対応付けられた前記閾値と前記伝搬信号との大小関係に応じた第１比較信号を生成する第１信号生成部と、
前記ショート故障に対応付けられた前記閾値と前記伝搬信号との大小関係に応じた第２比較信号を生成する第２信号生成部と、
前記第１比較信号および前記第２比較信号に基づいて前記比較信号を生成し、生成した前記比較信号を前記保持部に出力する比較信号生成部とを有する
ことを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記第１信号生成部は、前記伝搬信号が前記オープン故障に対応付けられた前記閾値より大きい場合に真を示す前記第１比較信号を生成し、前記伝搬信号が前記オープン故障に対応付けられた前記閾値より小さい場合に偽を示す前記第１比較信号を生成し、
前記第２信号生成部は、前記伝搬信号が前記ショート故障に対応付けられた前記閾値より大きい場合に偽を示す前記第２比較信号を生成し、前記伝搬信号が前記ショート故障に対応付けられた前記閾値より小さい場合に真を示す前記第２比較信号を生成し、
前記比較信号生成部は、前記第１比較信号と前記第２比較信号との否定論理和を演算し、演算結果を前記比較信号として前記保持部に出力する
ことを特徴とする半導体装置。
【請求項６】
互いに接続される複数の半導体装置を有する電子装置において、
前記複数の半導体装置のいずれかの半導体装置は、
試験用の信号を試験対象の端子から他の半導体装置に出力する試験信号出力部と、
前記試験対象の端子に伝搬される伝搬信号を受け、信号経路で発生した故障の種類に応じた閾値と前記伝搬信号とを比較し、比較結果を示す比較信号を生成する比較部と、
前記試験対象の端子と前記他の半導体装置とを接続する配線の長さに基づいて決定された判定タイミングが設定されるタイミング調整部と、
前記比較信号を前記比較部から受け、前記判定タイミングで前記比較信号を取り込むことにより、前記故障の発生箇所を判定する際に使用する信号として前記比較信号を保持する保持部とを有する
ことを特徴とする電子装置。
【請求項７】
互いに接続される複数の半導体装置を有する電子装置の試験方法において、
前記複数の半導体装置のいずれかの半導体装置が有する試験信号出力部が、試験用の信号を試験対象の端子から他の半導体装置に出力し、
前記いずれかの半導体装置が有する比較部が、前記試験対象の端子に伝搬される伝搬信号を受け、信号経路で発生した故障の種類に応じた閾値と前記伝搬信号とを比較し、比較結果を示す比較信号を生成し、
前記いずれかの半導体装置が有する保持部が、前記比較信号を前記比較部から受け、前記試験対象の端子と前記他の半導体装置とを接続する配線の長さに基づいて決定された判定タイミングで前記比較信号を取り込むことにより、前記故障の発生箇所を判定する際に使用する信号として前記比較信号を保持する
ことを特徴とする電子装置の試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、電子装置および電子装置の試験方法に関する。
【背景技術】
【０００２】
電子部品等の複数の半導体装置を有する電子装置では、例えば、複数の半導体装置がプリント基板等の基板に搭載された後に、基板の配線を介して互いに接続される半導体装置間の接続不良を検出する試験が実行される。例えば、信号経路上の配線の断線等により半導体装置間の信号経路が開放状態になるオープン故障が発生している場合、一方の半導体装置から他方の半導体装置に出力される試験信号は、信号経路上のオープン故障の発生箇所で反射する。このため、オープン故障の発生箇所で反射する反射信号を検出してオープン故障の発生箇所を特定する試験方法が提案されている（例えば、特許文献１、２、３参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２７８７９７号公報
【特許文献２】特開２００８−２３２８９２号公報
【特許文献３】特開２００６−１４５５２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置間の接続不良を検出する試験では、オープン故障の他に、信号経路が電源等に短絡するショート故障も、半導体装置間の接続不良として検出される。ショート故障が検出された場合、例えば、半導体装置と配線との接続部分等を外観検査して、ショート故障の発生箇所が特定される。しかしながら、半導体装置の高密度化実装に伴い、半導体装置と配線との接続部分等の外観検査が困難になってきている。この場合、ショート故障の発生箇所は、特定されない。
【０００５】
１つの側面では、本発明は、複数の半導体装置間の信号経路における故障の発生箇所を判定することを目的とする。
【課題を解決するための手段】
【０００６】
１つの実施態様では、他の半導体装置に接続される半導体装置は、試験用の信号を試験対象の端子から他の半導体装置に出力する試験信号出力部と、試験対象の端子に伝搬される伝搬信号を受け、信号経路で発生した故障の種類に応じた閾値と伝搬信号とを比較し、比較結果を示す比較信号を生成する比較部と、試験対象の端子と他の半導体装置とを接続する配線の長さに基づいて決定された判定タイミングが設定されるタイミング調整部と、比較信号を比較部から受け、判定タイミングで比較信号を取り込むことにより、故障の発生箇所を判定する際に使用する信号として比較信号を保持する保持部とを有する。
【０００７】
別の実施態様では、電子装置は、互いに接続される複数の半導体装置を有し、複数の半導体装置のいずれかの半導体装置は、試験用の信号を試験対象の端子から他の半導体装置に出力する試験信号出力部と、試験対象の端子に伝搬される伝搬信号を受け、信号経路で発生した故障の種類に応じた閾値と伝搬信号とを比較し、比較結果を示す比較信号を生成する比較部と、試験対象の端子と他の半導体装置とを接続する配線の長さに基づいて決定された判定タイミングが設定されるタイミング調整部と、比較信号を比較部から受け、判定タイミングで比較信号を取り込むことにより、故障の発生箇所を判定する際に使用する信号として比較信号を保持する保持部とを有する。
【０００８】
互いに接続される複数の半導体装置を有する電子装置の試験方法の一観点によれば、複数の半導体装置のいずれかの半導体装置が有する試験信号出力部が、試験用の信号を試験対象の端子から他の半導体装置に出力し、いずれかの半導体装置が有する比較部が、試験対象の端子に伝搬される伝搬信号を受け、信号経路で発生した故障の種類に応じた閾値と伝搬信号とを比較し、比較結果を示す比較信号を生成し、いずれかの半導体装置が有する保持部が、比較信号を比較部から受け、試験対象の端子と他の半導体装置とを接続する配線の長さに基づいて決定された判定タイミングで比較信号を取り込むことにより、故障の発生箇所を判定する際に使用する信号として比較信号を保持する試験方法が提供される。
【発明の効果】
【０００９】
１つの側面では、本発明は、複数の半導体装置間の信号経路における故障の発生箇所を判定できる。
【図面の簡単な説明】
【００１０】
【図１】半導体装置、電子装置および電子装置の試験方法の一実施形態を示す図である。
【図２】半導体装置、電子装置および電子装置の試験方法の別の実施形態を示す図である。
【図３】オープン故障が発生した場合のドライバ側およびレシーバ側の電圧波形の一例を示す図である。
【図４】ショート故障が発生した場合のドライバ側およびレシーバ側の電圧波形の一例を示す図である。
【図５】図２に示した電子装置の試験方法の一例を示す図である。
【図６】図２に示した電子装置の故障の発生箇所の判定方法の一例を示す図である。
【図７】半導体装置、電子装置および電子装置の試験方法の別の実施形態を示す図である。
【図８】オープン故障が発生した場合のドライバ側およびレシーバ側の電圧波形の一例を示す図である。
【図９】ショート故障が発生した場合のドライバ側およびレシーバ側の電圧波形の一例を示す図である。
【図１０】半導体装置、電子装置および電子装置の試験方法の別の実施形態を示す図である。
【図１１】オープン故障が発生した場合のドライバ側の電圧波形の一例を示す図である。
【図１２】ショート故障が発生した場合のドライバ側の電圧波形の一例を示す図である。
【図１３】ショート故障が発生した場合のドライバ側の電圧波形の別の例を示す図である。
【図１４】図１０に示した電子装置の故障の発生箇所の判定方法の一例を示す図である。
【図１５】半導体装置、電子装置および電子装置の試験方法の別の実施形態を示す図である。
【図１６】オープン故障が発生した場合のドライバ側の電圧波形の一例を示す図である。
【図１７】ショート故障が発生した場合のドライバ側の電圧波形の一例を示す図である。
【図１８】図１５に示した電子装置の試験方法の一例を示す図である。
【図１９】図１５に示した電子装置の故障の発生箇所の判定方法の一例を示す図である。
【発明を実施するための形態】
【００１１】
以下、実施形態について、図面を用いて説明する。
【００１２】
図１は、半導体装置、電子装置および電子装置の試験方法の一実施形態を示す。図１に示す電子装置１０は、例えば、サーバ等の情報処理装置である。電子装置１０は、互いに接続される複数の半導体装置２０（２０Ａ、２０Ｂ）を有する。なお、電子装置１０が有する半導体装置２０の数は、２つに限定されない。
【００１３】
半導体装置２０Ａ、２０Ｂは、例えば、プリント基板に搭載され、プリント基板上に配置された配線３２（以下、プリント配線３２とも称する）により互いに接続される。例えば、半導体装置２０Ａの端子３０ｄは、長さＬ（以下、配線長Ｌとも称する）のプリント配線３２により、半導体装置２０Ｂの端子３０ｒに接続される。半導体装置２０Ａ、２０Ｂ間の接続不良の試験に使用される試験用ブロックの構成は、半導体装置２０Ａ、２０Ｂで互いに同一または同様である。このため、図１では、半導体装置２０Ａについて説明する。
【００１４】
半導体装置２０Ａは、半導体装置２０Ａの本来の機能を実現する論理回路の他に、試験用ブロックとして、試験信号出力部４０、比較部５０、タイミング調整部６０および保持部７０を有する。試験信号出力部４０、比較部５０、タイミング調整部６０および保持部７０は、例えば、試験対象の端子３０ｄ毎に設けられる。
【００１５】
試験信号出力部４０は、試験用の信号（以下、試験信号とも称する）を試験対象の端子３０ｄから他の半導体装置２０Ｂの端子３０ｒに出力する。以下、試験信号を出力する半導体装置２０は、ドライバ側とも称され、試験信号を受信する半導体装置２０は、レシーバ側とも称される。例えば、試験信号出力部４０は、端子３０ｄ、３０ｒ間の信号経路が開放状態になるオープン故障の発生箇所を判定する場合、試験信号の初期状態を接地電圧に設定した後、電圧ＶＨの試験信号を、端子３０ｄを介して端子３０ｒに出力する。電圧ＶＨは、例えば、半導体装置２０Ａの本来の機能を実現する論理回路等の電源電圧である。
【００１６】
端子３０ｄ、３０ｒ間の信号経路が電源に短絡するショート故障の発生箇所を判定する場合、試験信号出力部４０は、信号経路が接地電圧に短絡したか電源電圧に短絡したかで、異なる試験信号を端子３０ｒに出力する。例えば、試験信号出力部４０は、端子３０ｄ、３０ｒ間の信号経路が接地電圧に短絡するショート故障の発生箇所を判定する場合、オープン故障の発生箇所を判定する場合と同一または同様の試験信号を、端子３０ｄを介して端子３０ｒに出力する。また、試験信号出力部４０は、端子３０ｄ、３０ｒ間の信号経路が電源電圧に短絡するショート故障の発生箇所を判定する場合、試験信号の初期状態を電源電圧に設定した後、接地電圧の試験信号を、端子３０ｄを介して端子３０ｒに出力する。
【００１７】
比較部５０は、試験対象の端子３０ｄに接続され、試験対象の端子３０ｄに伝搬される伝搬信号を受ける。そして、比較部５０は、半導体装置２０Ａ、２０Ｂ間の信号経路で発生した故障の種類に応じた閾値ＶＴＨ（ＶＴＨ１、ＶＴＨ２）と伝搬信号とを比較し、比較結果を示す比較信号を生成する。故障の種類は、例えば、オープン故障、ショート故障等に分類される。
【００１８】
例えば、比較部５０は、故障の種類がオープン故障の場合、オープン故障に対応付けられた閾値ＶＴＨ２と伝搬信号とを比較し、故障の種類がショート故障の場合、ショート故障に対応付けられた閾値ＶＴＨ１と伝搬信号とを比較する。オープン故障に対応付けられた閾値ＶＴＨ２は、例えば、試験信号の電圧ＶＨと電圧ＶＨの２倍の電圧との間の電圧値（例えば、電圧ＶＨの１．５倍）に予め設定される。また、ショート故障に対応付けられた閾値ＶＴＨ１は、例えば、接地電圧と試験信号の電圧ＶＨとの間の電圧値（例えば、電圧ＶＨの０．５倍）に予め設定される。このように、オープン故障に対応付けられた閾値ＶＴＨ２は、ショート故障に対応付けられた閾値ＶＴＨ１より大きい電圧値に設定される。
【００１９】
図１の括弧内に、半導体装置２０Ａ、２０Ｂ間の信号経路に故障が発生している場合に比較部５０に伝搬される伝搬信号の電圧波形の一例を示す。図１の括弧内に示すタイミング図の縦軸は、伝搬信号の電圧を示し、横軸は、時間を示す。図１に示す例では、時刻ｔ０に試験信号出力部４０から出力された電圧ＶＨの試験信号は、半導体装置２０Ａ内の伝搬遅延時間が経過した時刻ｔ１に比較部５０に到達する。時刻ｔ１以降では、比較部５０に伝搬される伝搬信号の電圧は、半導体装置２０Ａ、２０Ｂ間の信号経路に故障が発生した場合、故障の種類、発生箇所等により変化する。故障の発生箇所は、レシーバ側の端子３０ｒ、ドライバ側の端子３０ｄ等である。
【００２０】
例えば、レシーバ側の端子３０ｒでオープン故障が発生した場合、電圧ＶＨの試験信号は、故障の発生箇所（例えば、プリント配線３２の端子３０ｒ側の端部）で反射する。そして、故障の発生箇所で反射した試験信号（以下、試験信号の反射波とも称する）は、時刻ｔ４に比較部５０に到達する。なお、時刻ｔ０から時刻ｔ４までの時間は、半導体装置２０Ａ内の信号経路と配線長Ｌのプリント配線３２とを含む信号経路を信号が往復する場合の伝搬時間である。
【００２１】
すなわち、レシーバ側の端子３０ｒでオープン故障が発生した場合、比較部５０は、時刻ｔ１から時刻ｔ４の間では、試験信号を伝搬信号として受け、時刻ｔ４以降では、試験信号に試験信号の反射波が加算された伝搬信号を受ける。この場合、比較部５０に伝搬される伝搬信号の電圧は、時刻ｔ１に、接地電圧から試験信号の電圧ＶＨに変化し、時刻ｔ１から時刻ｔ４の間では、試験信号の電圧ＶＨに維持される。そして、比較部５０に伝搬される伝搬信号の電圧は、時刻ｔ４に、試験信号の反射波の電圧ＶＨが電圧ＶＨに加算された電圧、すなわち、試験信号の電圧ＶＨの２倍の電圧（２×ＶＨ）に変化し、時刻ｔ４以降では、試験信号の電圧ＶＨの２倍の電圧に維持される。
【００２２】
また、ドライバ側の端子３０ｄでオープン故障が発生した場合、電圧ＶＨの試験信号は、故障の発生箇所である端子３０ｄで反射し、試験信号の反射波は、時刻ｔ２に比較部５０に到達する。なお、時刻ｔ０から時刻ｔ２までの時間は、半導体装置２０Ａ内の信号経路を信号が往復する場合の伝搬時間である。
【００２３】
すなわち、ドライバ側の端子３０ｄでオープン故障が発生した場合、比較部５０は、時刻ｔ１から時刻ｔ２の間では、試験信号を伝搬信号として受け、時刻ｔ２以降では、試験信号に試験信号の反射波が加算された伝搬信号を受ける。この場合、比較部５０に伝搬される伝搬信号の電圧は、時刻ｔ１に、接地電圧から試験信号の電圧ＶＨに変化し、時刻ｔ１から時刻ｔ２の間では、試験信号の電圧ＶＨに維持される。そして、比較部５０に伝搬される伝搬信号の電圧は、時刻ｔ２に、試験信号の電圧ＶＨの２倍の電圧（２×ＶＨ）に変化し、時刻ｔ２以降では、試験信号の電圧ＶＨの２倍の電圧に維持される。
【００２４】
また、レシーバ側の端子３０ｒが接地電圧に短絡するショート故障が発生した場合、電圧ＶＨの試験信号が故障の発生箇所である端子３０ｒに到達した後、接地電圧に短絡した端子３０ｒからの伝搬信号（接地電圧の伝搬信号）が時刻ｔ４に比較部５０に到達する。すなわち、レシーバ側の端子３０ｒが接地電圧に短絡するショート故障が発生した場合、比較部５０は、時刻ｔ１から時刻ｔ４の間では、電圧ＶＨの試験信号を伝搬信号として受け、時刻ｔ４以降では、接地電圧の伝搬信号を受ける。この場合、比較部５０に伝搬される伝搬信号の電圧は、時刻ｔ１に、接地電圧から試験信号の電圧ＶＨに変化し、時刻ｔ１から時刻ｔ４の間では、試験信号の電圧ＶＨに維持される。そして、比較部５０に伝搬される伝搬信号の電圧は、時刻ｔ４に、電圧ＶＨから接地電圧に変化し、時刻ｔ４以降では、接地電圧に維持される。
【００２５】
また、ドライバ側の端子３０ｄが接地電圧に短絡するショート故障が発生した場合、電圧ＶＨの試験信号が故障の発生箇所である端子３０ｄに到達した後、接地電圧に短絡した端子３０ｄからの伝搬信号（接地電圧の伝搬信号）が時刻ｔ２に比較部５０に到達する。すなわち、レシーバ側の端子３０ｄが接地電圧に短絡するショート故障が発生した場合、比較部５０は、時刻ｔ１から時刻ｔ２の間では、電圧ＶＨの試験用の信号を伝搬信号として受け、時刻ｔ２以降では、接地電圧の伝搬信号を受ける。この場合、比較部５０に伝搬される伝搬信号の電圧は、時刻ｔ１に、接地電圧から試験信号の電圧ＶＨに変化し、時刻ｔ１から時刻ｔ２の間では、試験信号の電圧ＶＨに維持される。そして、比較部５０に伝搬される伝搬信号の電圧は、時刻ｔ２に、電圧ＶＨから接地電圧に変化し、時刻ｔ２以降では、接地電圧に維持される。
【００２６】
このように、時刻ｔ２から時刻ｔ４の間では、比較部５０に伝搬される伝搬信号の電圧は、故障の発生箇所によって異なる。したがって、時刻ｔ２から時刻ｔ４の間では、故障の種類に応じた閾値ＶＴＨと伝搬信号との比較結果は、故障の発生箇所によって異なる。例えば、時刻ｔ２から時刻ｔ４の間では、比較部５０に伝搬される伝搬信号の電圧は、レシーバ側の端子３０ｒでオープン故障が発生した場合、閾値ＶＴＨ２より小さく、ドライバ側の端子３０ｄでオープン故障が発生した場合、閾値ＶＴＨ２より大きい。また、時刻ｔ２から時刻ｔ４の間では、比較部５０に伝搬される伝搬信号の電圧は、レシーバ側の端子３０ｒが接地電圧に短絡した場合、閾値ＶＴＨ１より大きく、ドライバ側の端子３０ｄが接地電圧に短絡した場合、閾値ＶＴＨ１より小さい。
【００２７】
例えば、比較部５０は、伝搬信号の電圧が故障の種類に応じて比較した閾値ＶＴＨより大きい場合、論理値“１”の信号（例えば、電源電圧）を比較信号として保持部７０に出力する。また、比較部５０は、伝搬信号の電圧が故障の種類に応じて比較した閾値ＶＴＨより小さい場合、論理値“０”の信号（例えば、接地電圧）を比較信号として保持部７０に出力する。なお、伝搬信号の電圧と閾値ＶＴＨとの大小関係を示す比較信号の論理値は、上述した例と逆でもよい。
【００２８】
タイミング調整部６０には、試験対象の端子３０ｄと他の半導体装置２０Ｂとを接続する配線３２の長さＬに基づいて決定された判定タイミングが設定される。タイミング調整部６０は、試験信号が試験信号出力部４０から出力された時刻ｔ０から、判定時間ＴＪが経過したとき、判定タイミングであることを示すパルス等の信号を保持部７０に出力する。判定時間ＴＪは、例えば、判定タイミングが時刻ｔ２と時刻ｔ４との中間になるように設定される。例えば、判定時間ＴＪは、半導体装置２０Ａ内の信号経路を信号が往復する場合の伝搬時間と、配線長Ｌのプリント配線３２を信号が伝搬する場合の片道の伝搬時間とを加算した時間である。
【００２９】
保持部７０は、比較信号を比較部５０から受け、判定タイミングで比較信号を取り込むことにより、故障の発生箇所を判定する際に使用する信号として比較信号を保持する。例えば、保持部７０は、判定タイミングであることを示すパルス等の信号をタイミング調整部６０から受けた時刻（ｔ０＋ＴＪ）に、比較部５０から受ける比較信号を取り込んで保持する。
【００３０】
これにより、例えば、レシーバ側の端子３０ｒでオープン故障が発生した場合、保持部７０は、伝搬信号の電圧が閾値ＶＴＨ２より小さいことを示す比較信号（例えば、論理値“０”の信号）を保持する。ドライバ側の端子３０ｄでオープン故障が発生した場合、保持部７０は、伝搬信号の電圧が閾値ＶＴＨ２より大きいことを示す比較信号（論理値“１”の信号）を保持する。
【００３１】
また、例えば、レシーバ側の端子３０ｒが接地電圧に短絡するショート故障が発生した場合、保持部７０は、伝搬信号の電圧が閾値ＶＴＨ１より大きいことを示す比較信号（例えば、論理値“１”の信号）を保持する。ドライバ側の端子３０ｄが接地電圧に短絡するショート故障が発生した場合、保持部７０は、伝搬信号の電圧が閾値ＶＴＨ１より小さいことを示す比較信号（例えば、論理値“０”の信号）を保持する。
【００３２】
また、例えば、レシーバ側の端子３０ｒが電源電圧に短絡するショート故障が発生した場合、保持部７０は、伝搬信号の電圧が閾値ＶＴＨ１より小さいことを示す比較信号（例えば、論理値“０”の信号）を保持する。ドライバ側の端子３０ｄが電源電圧に短絡するショート故障が発生した場合、保持部７０は、伝搬信号の電圧が閾値ＶＴＨ１より大きいことを示す比較信号（例えば、論理値“１”の信号）を保持する。
【００３３】
したがって、電子装置１０を試験する試験装置（図示せず）は、故障の種類と、保持部７０に保持された比較信号のレベル（論理値）とに基づいて、故障の発生箇所がレシーバ側かドライバ側かを判定できる。
【００３４】
例えば、各半導体装置２０がＩＥＥＥ１１４９．１で規定されるバウンダリスキャン回路を有する場合、電子装置１０を試験する試験装置は、バウンダリスキャン回路を使用して、半導体装置２０Ａ、２０Ｂ間の信号経路の故障を検出する試験を実行する。そして、試験装置は、検出した故障の種類を判定する。以下、ＩＥＥＥ１１４９．１は、ＪＴＡＧ（Joint Test Action Group）とも称される。
【００３５】
また、試験装置は、故障の種類を判定した後、試験信号出力部４０、比較部５０、タイミング調整部６０、保持部７０等を制御して、故障の発生箇所を判定する試験を実行する。例えば、信号経路が接地電圧に短絡したショート故障の発生箇所を判定する場合、試験信号出力部４０は、試験装置からの制御に応じて、試験信号の初期状態を接地電圧に設定した後、電圧ＶＨの試験信号を、端子３０ｄを介して端子３０ｒに出力する。また、比較部５０は、試験装置からの制御に応じて、閾値ＶＴＨ１、ＶＴＨ２のうち、閾値ＶＴＨ１を、伝搬信号と比較する閾値ＶＴＨとして選択する。そして、比較部５０は、試験装置からの制御に応じて選択した閾値ＶＴＨ１と伝搬信号の電圧とを比較し、比較結果を示す比較信号を保持部７０に出力する。保持部７０は、タイミング調整部６０に設定された判定タイミングで比較信号を取り込んで保持する。試験装置は、保持部７０に保持された比較信号を、バウンダリスキャン回路等を介して読み出す。そして、試験装置は、信号経路が接地電圧に短絡したショート故障の発生箇所を、保持部７０から読み出した比較信号の論理値に基づいて判定する。
【００３６】
このように、保持部７０に保持される比較信号を用いることにより、外観検査を実行することなく、複数の半導体装置２０間の信号経路における故障の発生箇所を判定することができる。ここで、例えば、ＢＧＡ（Ball Grid Array）等によりプリント基板に実装された半導体装置２０では、外観を検査することが内側のＢＧＡ端子については困難であるため、故障の発生箇所（例えば、故障を有する不良部品）を判定することが困難である。このため、良品が交換または修理される場合がある。この場合、製造コストが増加する。これに対し、電子装置１０の試験では、上述したように、外観検査を実行することなく、故障の発生箇所がレシーバ側かドライバ側かを判定することができる。これにより、故障発生時の修理に掛かる費用等を低減させることができる。なお、電子装置１０および半導体装置２０の構成は、図１に示す例に限定されない。
【００３７】
以上、図１に示す実施形態では、複数の半導体装置２０Ａ、２０Ｂのいずれかの半導体装置２０Ａが有する試験信号出力部４０は、試験用の信号を試験対象の端子３０ｄから他の半導体装置２０Ｂに出力する。そして、半導体装置２０Ａが有する比較部５０は、試験対象の端子３０ｄに伝搬される伝搬信号を受け、信号経路で発生した故障の種類に応じた閾値ＶＴＨと伝搬信号とを比較し、比較結果を示す比較信号を生成する。
【００３８】
また、半導体装置２０Ａが有する保持部７０は、比較信号を比較部５０から受ける。そして、保持部７０は、試験対象の端子３０ｄと半導体装置２０Ｂとを接続する配線３２の長さＬに基づいて決定された判定タイミングで比較信号を取り込むことにより、故障の発生箇所を判定する際に使用する信号として比較信号を保持する。
【００３９】
配線長Ｌに基づいて決定された判定タイミングで保持部７０に取り込まれた比較信号を用いることにより、外観検査を実行することなく、複数の半導体装置２０間の信号経路における故障の発生箇所を判定することができる。
【００４０】
図２は、半導体装置、電子装置および電子装置の試験方法の別の実施形態を示す。図１で説明した要素と同一または同様の要素については、同一または同様の符号を付し、これ等については、詳細な説明を省略する。図２に示す電子装置１００は、例えば、サーバ等の情報処理装置である。電子装置１００は、ＩＥＥＥ１１４９．１で規定されるＪＴＡＧに対応した複数の半導体装置２００（２００Ａ、２００Ｂ）を有する。例えば、電子装置１００には、ＴＡＰ（Test Access Port）と呼ばれるインタフェース信号用の端子ＴＣＫ（Test ClocK）、ＴＭＳ（Test Mode Select）、ＴＲＳＴ（Test ReSeT）、ＴＤＩ（Test Data In）、ＴＤＯ（Test Data Out）が設けられている。電子装置１００を試験する場合、電子装置１００は、端子ＴＣＫ、ＴＭＳ、ＴＲＳＴ、ＴＤＩ、ＴＤＯを介して試験装置１０００に接続される。以下、端子ＴＣＫ、ＴＭＳ、ＴＲＳＴ、ＴＤＩ、ＴＤＯを介して供給される信号には、端子名と同じ符号を使用する。
【００４１】
半導体装置２００Ａ、２００Ｂは、例えば、プリント基板に搭載され、プリント基板上に配置された配線３２０（以下、プリント配線３２０とも称する）により互いに接続される。例えば、半導体装置２００Ａの複数の端子３００ｄのうちの１つは、配線長Ｌのプリント配線３２０により、半導体装置２００Ｂの複数の端子３００ｒのうちの１つに接続される。なお、端子３００ｄは、半導体装置２００Ａ、２００Ｂ間の信号経路を試験する試験信号を出力する端子３００を示し、端子３００ｒは、試験信号を受信する端子３００を示す。
【００４２】
図２では、図を見やすくするために、半導体装置２００の本来の機能を実現する論理回路等の記載を省略している。さらに、半導体装置２００Ｂでは、図を見やすくするために、試験回路４００Ｂ以外のブロックの記載を省略している。半導体装置２００Ａ、２００Ｂ間の接続不良の試験に使用される試験用ブロックの構成は、半導体装置２００Ａ、２００Ｂで互いに同一または同様である。このため、図２では、半導体装置２００Ａについて説明する。
【００４３】
半導体装置２００Ａは、試験回路４００Ａ、パルス生成部４４０、比較部５００、遅延部６００および保持部７００を有する。試験回路４００（４００Ａ、４００Ｂ）は、例えば、ＩＥＥＥ１１４９．１で規定されるバウンダリスキャン回路であり、ＴＡＰコントローラ４１０、バウンダリセル４２０および出力バッファ４３０を有する。以下、バウンダリセルは、ＢＣ（Boundary Cell）とも称される。
【００４４】
ＴＡＰコントローラ４１０は、信号ＴＣＫ、ＴＭＳ、ＴＲＳＴ等により制御される同期式のステートマシーンである。例えば、ＴＡＰコントローラ４１０は、テストモードを選択するための信号ＴＭＳ等を受け、バウンダリセル４２０等を制御するための制御信号を出力する。
【００４５】
バウンダリセル４２０は、半導体装置２００の各端子３００に設けられたバウンダリスキャンレジスタである。例えば、試験装置１０００は、半導体装置２００の各端子３００に対する読み書きを実行する場合、バウンダリセル４２０を、試験回路４００Ｂ内に破線で示すように、シリアルに接続してシフトレジスタとして機能させる。そして、試験装置１０００は、バウンダリセル４２０をスキャン動作させることにより、半導体装置２００の各端子３００に対する読み書きを実行する。なお、図２に示す半導体装置２００Ａでは、図を見やすくするために、バウンダリセル４２０をスキャン動作させる際の配線等の記載を省略している。
【００４６】
バウンダリセル４２０ａは、例えば、スキャン動作により保持した信号を、試験信号として出力バッファ４３０等に出力する。なお、バウンダリセル４２０ａは、試験用の信号（試験信号）を試験対象の端子３００ｄから他の半導体装置２００Ｂに出力する試験信号出力部の一例である。また、バウンダリセル４２０ｂは、保持部７００から受ける比較信号を保持する。バウンダリセル４２０ｂに保持された比較信号は、スキャン動作により、試験装置１０００に読み出される。
【００４７】
出力バッファ４３０は、バウンダリセル４２０ａから受けた試験信号を、端子３００ｄを介して半導体装置２００Ｂの端子３００ｒに出力する。なお、バウンダリセル４２０ａと出力バッファ４３０とを含むブロックが、試験用の信号を試験対象の端子３００ｄから他の半導体装置２００Ｂに出力する試験信号出力部として定義されてもよい。
【００４８】
パルス生成部４４０は、バウンダリセル４２０ａから出力される試験信号を受ける。そして、パルス生成部４４０は、試験信号の立ち上がりエッジまたは立ち下がりエッジを検出し、検出したエッジに同期するパルスを生成する。例えば、パルス生成部４４０は、試験信号が接地電圧から電圧ＶＨに変化したことに応答してパルスを生成し、生成したパルスを遅延部６００に出力する。このように、パルス生成部４４０は、試験用の信号がバウンダリセル４２０ａから出力されるタイミングに同期してパルスを生成し、生成したパルスを遅延部６００に出力する。
【００４９】
遅延部６００は、試験対象の端子３００ｄと他の半導体装置２００Ｂとを接続する配線３２０の長さＬに基づいて決定された判定タイミングに対応する遅延時間が設定される。例えば、遅延部６００には、判定タイミングに対応する遅延時間として図３等に示す判定時間ＴＪが設定される。そして、遅延部６００は、パルス生成部４４０から受けるパルスを判定時間ＴＪだけ遅延させて保持部７００に出力する。すなわち、遅延部６００は、タイミング調整部の一例であり、判定時間ＴＪは、判定タイミングに対応する遅延時間の一例である。
【００５０】
比較部５００は、試験対象の端子３００ｄに接続され、試験対象の端子３００ｄに伝搬される伝搬信号を受ける。そして、比較部５００は、半導体装置２００Ａ、２００Ｂ間の信号経路で発生した故障の種類に応じた閾値ＶＴＨと伝搬信号とを比較し、比較結果を示す比較信号を生成する。例えば、比較部５００は、閾値選択部５１０および信号比較部５２０を有する。
【００５１】
閾値選択部５１０は、例えば、信号経路で発生した故障の種類に基づいて、伝搬信号と比較する閾値ＶＴＨを、故障の種類毎に予め決められた閾値ＶＴＨ１、ＶＴＨ２から選択する。
【００５２】
信号比較部５２０は、閾値選択部５１０で選択された閾値ＶＴＨと伝搬信号との大小関係に応じた信号を比較信号として保持部７００に出力する比較信号生成部の一例である。例えば、信号比較部５２０は、試験対象の端子３００ｄに接続され、試験対象の端子３００ｄに伝搬される伝搬信号を受ける。また、信号比較部５２０は、信号経路で発生した故障の種類に応じた閾値ＶＴＨを閾値選択部５１０から受ける。そして、信号比較部５２０は、伝搬信号の電圧が閾値選択部５１０から受けた閾値ＶＴＨより大きい場合、論理値“１”の信号（例えば、電源電圧）を比較信号として保持部７００に出力する。また、信号比較部５２０は、伝搬信号の電圧が閾値選択部５１０から受けた閾値ＶＴＨより小さい場合、論理値“０”の信号（例えば、接地電圧）を比較信号として保持部７００に出力する。なお、伝搬信号の電圧と閾値ＶＴＨとの大小関係を示す比較信号の論理値は、上述した例と逆でもよい。
【００５３】
保持部７００は、比較信号を比較部５００の信号比較部５２０から受け、判定タイミングで比較信号を取り込むことにより、故障の発生箇所を判定する際に使用する信号として比較信号を保持する。保持部７００は、例えば、Ｄフリップフロップであり、信号比較部５２０から受ける比較信号を遅延部６００から受けるパルスに同期して取り込む。これにより、判定タイミングにおける比較信号が保持部７００に保持される。そして、保持部７００は、保持した比較信号をバウンダリセル４２０ｂに出力する。
【００５４】
なお、バウンダリセル４２０ａ、４２０ｂ、出力バッファ４３０、パルス生成部４４０、比較部５００、遅延部６００および保持部７００は、例えば、試験対象の端子３００ｄ毎に設けられる。また、電子装置１００および半導体装置２００の構成は、図２に示す例に限定されない。例えば、電子装置１００が有する半導体装置２００の数は、２つに限定されない。
【００５５】
図３は、オープン故障が発生した場合のドライバ側およびレシーバ側の電圧波形の一例を示す。なお、図３は、接地線に接続されたプルダウン抵抗がレシーバ側の端子３００ｒに接続されている場合の電圧波形の一例を示す。図３では、半導体装置２００Ａをドライバ側とし、半導体装置２００Ｂをレシーバ側として説明する。図３に示すバウンダリセル４２０ａ、信号比較部５２０、パルス生成部４４０、遅延部６００および保持部７００は、ドライバ側（半導体装置２００Ａ）のバウンダリセル４２０ａ、信号比較部５２０、パルス生成部４４０、遅延部６００および保持部７００である。
【００５６】
先ず、レシーバ側でオープン故障が発生した場合の電圧波形について説明する。
【００５７】
バウンダリセル４２０ａ（ＢＣ４２０ａ）の出力は、バウンダリセル４２０ａから電圧ＶＨの試験信号が出力されることにより、接地電圧から電圧ＶＨに変化する。そして、バウンダリセル４２０ａの出力は、電圧ＶＨに維持される。
【００５８】
信号比較部５２０の入力、すなわち、伝搬信号は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｐｆが経過した時刻に、接地電圧から電圧ＶＨに変化する。例えば、時間Ｔｐｆは、バウンダリセル４２０ａから端子３００ｄまでの信号経路を信号が伝搬する場合の伝搬時間である。そして、信号比較部５２０の入力は、接地電圧から電圧ＶＨに変化した時刻から時間Ｔｌｌｐが経過した時刻に、伝搬信号の反射波により、電圧ＶＨから電圧ＶＨの２倍の電圧に変化する。なお、時間Ｔｌｌｐは、配線長Ｌのプリント配線３２０を信号が往復する場合の伝搬時間に、端子３００ｄから信号比較部５２０までの信号経路を信号が伝搬する場合の伝搬時間Ｔｐｂ（以下、時間Ｔｐｂとも称する）を加算した時間である。配線長Ｌのプリント配線３２０を信号が往復する場合の伝搬時間は、配線長Ｌのプリント配線３２０を信号が伝搬する場合の片道の伝搬時間を時間Ｔｌとした場合、“２×Ｔｌ”で表される。
【００５９】
また、バウンダリセル４２０ａの出力の変化を基準にした場合、信号比較部５２０の入力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｒが経過した時刻に、電圧ＶＨから電圧ＶＨの２倍の電圧に変化する。そして、信号比較部５２０の入力は、電圧ＶＨから電圧ＶＨの２倍の電圧に変化した後、電圧ＶＨの２倍の電圧に維持される。なお、時間Ｔｒは、時間Ｔｐｆ、Ｔｐｂ、Ｔｌを用いて、式（１）で表される。
【００６０】
Ｔｒ＝Ｔｐｆ＋（２×Ｔｌ）＋Ｔｐｂ  ・・・（１）
信号比較部５２０の出力、すなわち、比較信号は、伝搬信号の電圧が閾値ＶＴＨ２未満の期間では接地電圧に維持され、伝搬信号の電圧が閾値ＶＴＨ２を超える期間では電源電圧に維持される。したがって、信号比較部５２０の出力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｒが経過した時刻に、接地電圧から電源電圧に変化する。そして、信号比較部５２０の出力は、接地電圧から電源電圧に変化した後、電源電圧に維持される。なお、例えば、接地電圧の比較信号は、論理値“０”の信号に対応し、電源電圧の比較信号は、論理値“１”の信号に対応する。以下、信号のレベルを示す場合等では、接地電圧は、論理値“０”とも称され、電源電圧および電圧ＶＨは、論理値“１”とも称される。
【００６１】
パルス生成部４４０の出力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻と同じ時刻またはほぼ同じ時刻に、接地電圧から電源電圧に変化する。そして、パルス生成部４４０の出力は、接地電圧から電源電圧に変化した時刻から所定の時間が経過した後に、電源電圧から接地電圧に変化する。すなわち、パルス生成部４４０は、バウンダリセル４２０ａの出力の立ち上がりエッジに同期してパルスを遅延部６００に出力する。
【００６２】
遅延部６００の出力は、パルス生成部４４０の出力が接地電圧から電源電圧に変化した時刻から判定時間ＴＪが経過した時刻に、接地電圧から電源電圧に変化する。そして、遅延部６００の出力は、パルス生成部４４０の出力が電源電圧から接地電圧に変化した時刻から判定時間ＴＪが経過した時刻に、電源電圧から接地電圧に変化する。すなわち、遅延部６００は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から判定時間ＴＪが経過した判定タイミングで、パルスを保持部７００に出力する。なお、判定時間ＴＪ（遅延部６００に設定される遅延時間）については、ドライバ側でオープン故障が発生した場合の電圧波形について説明した後に説明する。
【００６３】
保持部７００に保持される論理値は、遅延部６００の出力が接地電圧から電源電圧に変化した時刻（判定タイミング）における信号比較部５２０の出力が接地電圧であるため、初期状態の論理値“０”（接地電圧）に維持される。
【００６４】
なお、レシーバ側のバウンダリセル４２０ｃ（ＢＣ４２０ｃ）の論理値は、レシーバ側でオープン故障が発生しているため、ドライバ側のバウンダリセル４２０ａから電圧ＶＨの試験信号が送信される場合でも、初期状態の論理値“０”（接地電圧）に維持される。
【００６５】
次に、ドライバ側でオープン故障が発生した場合の電圧波形について説明する。ドライバ側でオープン故障が発生した場合も、レシーバ側でオープン故障が発生した場合と同様に、レシーバ側のバウンダリセル４２０ｃ（ＢＣ４２０ｃ）の論理値は、初期状態の論理値“０”（接地電圧）に維持される。レシーバ側でオープン故障が発生した場合と同一または同様の電圧波形については、詳細な説明を省略する。
【００６６】
バウンダリセル４２０ａ（ＢＣ４２０ａ）の出力は、レシーバ側でオープン故障が発生した場合と同一または同様である。
【００６７】
信号比較部５２０の入力、すなわち、伝搬信号は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｐｆが経過した時刻に、接地電圧から電圧ＶＨに変化する。そして、信号比較部５２０の入力は、接地電圧から電圧ＶＨに変化した時刻から時間Ｔｐｂが経過した時刻に、伝搬信号の反射波により、電圧ＶＨから電圧ＶＨの２倍の電圧に変化する。
【００６８】
なお、バウンダリセル４２０ａの出力の変化を基準にした場合、信号比較部５２０の入力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｄが経過した時刻に、電圧ＶＨから電圧ＶＨの２倍の電圧に変化する。そして、信号比較部５２０の入力は、電圧ＶＨから電圧ＶＨの２倍の電圧に変化した後、電圧ＶＨの２倍の電圧に維持される。なお、時間Ｔｄは、時間Ｔｐｆ、Ｔｐｂを用いて、式（２）で表される。
【００６９】
Ｔｄ＝Ｔｐｆ＋Ｔｐｂ  ・・・（２）
信号比較部５２０の出力、すなわち、比較信号は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｄが経過した時刻に、接地電圧から電源電圧に変化する。そして、信号比較部５２０の出力は、接地電圧から電源電圧に変化した後、電源電圧に維持される。
【００７０】
パルス生成部４４０の出力および遅延部６００の出力は、レシーバ側でオープン故障が発生した場合と同一または同様である。
【００７１】
保持部７００に保持される論理値は、遅延部６００の出力が接地電圧から電源電圧に変化した時刻（判定タイミング）における信号比較部５２０の出力が電源電圧であるため、初期状態の論理値“０”（接地電圧）から論理値“１”（電源電圧）に変化する。すなわち、保持部７００に保持される論理値は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から判定時間ＴＪが経過した判定タイミング以降では、論理値“１”（電源電圧）に維持される。
【００７２】
このように、保持部７００は、レシーバ側でオープン故障が発生した場合、論理値“０”の比較信号を取り込んで保持し、ドライバ側でオープン故障が発生した場合、論理値“１”の比較信号を取り込んで保持する。
【００７３】
判定時間ＴＪ（遅延部６００に設定される遅延時間）は、例えば、式（３）で表される。
【００７４】
ＴＪ＝（Ｔｄ＋Ｔｒ）／２＝Ｔｄ＋Ｔｌ  ・・・（３）
この場合、判定タイミングは、ドライバ側のオープン故障による試験信号の反射波が信号比較部５２０に到達するタイミングとレシーバ側のオープン故障による試験信号の反射波が信号比較部５２０に到達するタイミングとの中間になる。以下、ドライバ側のオープン故障による試験信号の反射波が信号比較部５２０に到達するタイミングは、ドライバ側からの反射波到達タイミングとも称される。また、レシーバ側のオープン故障による試験信号の反射波が信号比較部５２０に到達するタイミングは、レシーバ側からの反射波到達タイミングとも称される。
【００７５】
なお、判定時間ＴＪは、式（３）で表される時間に限定されない。判定時間ＴＪは、時間Ｔｄより大きく時間Ｔｒ未満の時間であればよい。すなわち、判定時間ＴＪは、判定タイミングがドライバ側からの反射波到達タイミングとレシーバ側からの反射波到達タイミングとの間になるように、配線長Ｌに基づいて決定される。例えば、時間Ｔｄが時間Ｔｌ未満の場合、遅延部６００に設定される判定時間ＴＪは、時間Ｔｌでもよい。
【００７６】
図４は、ショート故障が発生した場合のドライバ側およびレシーバ側の電圧波形の一例を示す。なお、図４は、端子３００ｄ、３００ｒの一方が接地電圧に短絡した場合の電圧波形の一例を示す。図３で説明した電圧波形と同一または同様の電圧波形については、詳細な説明を省略する。
【００７７】
先ず、レシーバ側でショート故障が発生した場合の電圧波形について説明する。
【００７８】
バウンダリセル４２０ａ（ＢＣ４２０ａ）の出力、パルス生成部４４０の出力および遅延部６００の出力は、図３で説明したオープン故障が発生した場合と同一または同様である。すなわち、判定タイミングは、オープン故障が発生した場合とショート故障が発生した場合とで同じである。
【００７９】
信号比較部５２０の入力、すなわち、伝搬信号は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｐｆが経過した時刻に、接地電圧から電圧ＶＨに変化する。そして、信号比較部５２０の入力は、接地電圧から電圧ＶＨに変化した時刻から時間Ｔｌｌｐが経過した時刻に、接地電圧に短絡したレシーバ側の端子３００ｒからの伝搬信号により、電圧ＶＨから接地電圧に変化する。
【００８０】
なお、バウンダリセル４２０ａの出力の変化を基準にした場合、信号比較部５２０の入力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｒが経過した時刻に、電圧ＶＨから接地電圧に変化する。そして、信号比較部５２０の入力は、電圧ＶＨから接地電圧に変化した後、接地電圧に維持される。
【００８１】
信号比較部５２０の出力、すなわち、比較信号は、伝搬信号の電圧が閾値ＶＴＨ１未満の期間では接地電圧に維持され、伝搬信号の電圧が閾値ＶＴＨ１を超える期間では電源電圧に維持される。したがって、信号比較部５２０の出力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｐｆが経過した時刻に、接地電圧から電源電圧に変化する。そして、信号比較部５２０の出力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｒが経過した時刻に、電源電圧から接地電圧に変化する。また、信号比較部５２０の出力は、電源電圧から接地電圧に変化した後、接地電圧に維持される。
【００８２】
保持部７００に保持される論理値は、遅延部６００の出力が接地電圧から電源電圧に変化した時刻（判定タイミング）における信号比較部５２０の出力が電源電圧であるため、初期状態の論理値“０”（接地電圧）から論理値“１”（電源電圧）に変化する。すなわち、保持部７００に保持される論理値は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から判定時間ＴＪが経過した判定タイミング以降では、論理値“１”（電源電圧）に維持される。
【００８３】
レシーバ側のバウンダリセル４２０ｃ（ＢＣ４２０ｃ）の論理値は、端子３００ｒが接地電圧に短絡しているため、ドライバ側のバウンダリセル４２０ａから電圧ＶＨの試験信号が送信される場合でも、論理値“０”（接地電圧）に維持される。以下、ショート故障のうち、信号経路が接地電圧に短絡するショート故障は、“０”固定のショート故障とも称される。
【００８４】
次に、ドライバ側でショート故障が発生した場合の電圧波形について説明する。レシーバ側でショート故障が発生した場合と同一または同様の電圧波形については、詳細な説明を省略する。
【００８５】
バウンダリセル４２０ａ（ＢＣ４２０ａ）の出力、パルス生成部４４０の出力および遅延部６００の出力は、レシーバ側でショート故障が発生した場合と同一または同様である。
【００８６】
信号比較部５２０の入力、すなわち、伝搬信号は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｐｆが経過した時刻に、接地電圧から電圧ＶＨに変化する。そして、信号比較部５２０の入力は、接地電圧から電圧ＶＨに変化した時刻から時間Ｔｐｂが経過した時刻に、接地電圧に短絡したドライバ側の端子３００ｄからの伝搬信号により、電圧ＶＨから接地電圧に変化する。
【００８７】
なお、バウンダリセル４２０ａの出力の変化を基準にした場合、信号比較部５２０の入力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｄが経過した時刻に、電圧ＶＨから接地電圧に変化する。そして、信号比較部５２０の入力は、電圧ＶＨから接地電圧に変化した後、接地電圧に維持される。
【００８８】
信号比較部５２０の出力、すなわち、比較信号は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｐｆが経過した時刻に、接地電圧から電源電圧に変化する。そして、信号比較部５２０の出力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｄが経過した時刻に、電源電圧から接地電圧に変化する。また、信号比較部５２０の出力は、電源電圧から接地電圧に変化した後、接地電圧に維持される。
【００８９】
保持部７００に保持される論理値は、遅延部６００の出力が接地電圧から電源電圧に変化した時刻（判定タイミング）における信号比較部５２０の出力が接地電圧であるため、初期状態の論理値“０”（接地電圧）に維持される。
【００９０】
レシーバ側のバウンダリセル４２０ｃ（ＢＣ４２０ｃ）の論理値は、端子３００ｄが接地電圧に短絡しているため、ドライバ側のバウンダリセル４２０ａから電圧ＶＨの試験信号が送信される場合でも、論理値“０”（接地電圧）に維持される。
【００９１】
このように、保持部７００は、レシーバ側で“０”固定のショート故障が発生した場合、論理値“１”の比較信号を取り込んで保持し、ドライバ側で“０”固定のショート故障が発生した場合、論理値“０”の比較信号を取り込んで保持する。
【００９２】
なお、信号経路が電源電圧に短絡するショート故障が発生した場合では、バウンダリセル４２０ａ（ＢＣ４２０ａ）は、図４に示した試験信号と逆の極性の試験信号を出力バッファ４３０に出力する。この場合、図９に示すように、バウンダリセル４２０ａの出力、信号比較部５２０の入力、信号比較部５２０の出力、保持部７００に保持される論理値およびレシーバ側のバウンダリセル４２０ｃの論理値は、図４に示した例と逆の極性になる。例えば、信号経路が電源電圧に短絡するショート故障では、レシーバ側のバウンダリセル４２０ｃ（ＢＣ４２０ｃ）の論理値は、ドライバ側のバウンダリセル４２０ａから電圧ＶＨの試験信号が送信される場合でも、論理値“１”（電源電圧）に維持される。以下、ショート故障のうち、信号経路が電源電圧に短絡するショート故障は、“１”固定のショート故障とも称される。
【００９３】
図５は、図２に示した電子装置１００の試験方法の一例を示す。なお、図５に示す試験は、例えば、図２に示した半導体装置２００Ａ、２００Ｂ間の信号経路の故障を検出する試験であり、電子装置１００を試験する試験装置１０００からの制御に基づいて実行される。
【００９４】
ステップＳ１００では、試験装置１０００は、半導体装置２００Ａ、２００Ｂ間の信号経路のうち、試験対象の信号経路を選択する。これにより、試験対象の端子３００ｄが選択される。
【００９５】
次に、ステップＳ１１０では、試験装置１０００は、ステップＳ１００で選択した信号経路を用いて、ドライバ側のバウンダリセル４２０から論理値“１”（電源電圧）の試験信号をレシーバ側に出力する。例えば、試験装置１０００は、バウンダリセル４２０をスキャン動作させることにより、ステップＳ１００で選択した試験対象の端子３００ｄに対応するバウンダリセル４２０ａに論理値“１”をセットする。
【００９６】
これにより、例えば、ステップＳ１００で選択された試験対象の端子３００ｄに対応するバウンダリセル４２０ａは、出力バッファ４３０を介して、論理値“１”の試験信号を試験対象の端子３００ｄからレシーバ側の端子３００ｒに出力する。なお、例えば、全てのバウンダリセル４２０の初期値は、ステップＳ１１０の処理が実行される前に、論理値“０”（接地電圧）にセットされる。
【００９７】
次に、ステップＳ１２０では、試験装置１０００は、ステップＳ１００で選択した信号経路のレシーバ側のバウンダリセル４２０の論理値を読み込む。例えば、試験装置１０００は、バウンダリセル４２０をスキャン動作させることにより、バウンダリセル４２０の論理値を読み込む。
【００９８】
次に、ステップＳ１３０では、試験装置１０００は、ステップＳ１２０でレシーバ側のバウンダリセル４２０から読み込んだ論理値（以下、読み取り値とも称する）が論理値“１”であるか否かを判定する。読み取り値が論理値“１”である場合、試験装置１０００の動作は、ステップＳ１４０に移る。一方、読み取り値が論理値“１”でない場合、すなわち、読み取り値が論理値“０”である場合、試験装置１０００は、ステップＳ１００で選択した信号経路に故障が発生していると判定し、動作をステップＳ１７０に移す。
【００９９】
ステップＳ１４０では、試験装置１０００は、ステップＳ１００で選択した信号経路を用いて、ドライバ側のバウンダリセル４２０から論理値“０”の試験信号をレシーバ側に出力する。例えば、試験装置１０００は、バウンダリセル４２０をスキャン動作させることにより、全てのバウンダリセル４２０の初期値を論理値“１”にセットする。そして、試験装置１０００は、バウンダリセル４２０をスキャン動作させることにより、ステップＳ１００で選択した試験対象の端子３００ｄに対応するバウンダリセル４２０ａに論理値“０”をセットする。これにより、例えば、ステップＳ１００で選択された試験対象の端子３００ｄに対応するバウンダリセル４２０ａは、出力バッファ４３０を介して、論理値“０”の試験信号を試験対象の端子３００ｄからレシーバ側の端子３００ｒに出力する。
【０１００】
次に、ステップＳ１５０では、試験装置１０００は、ステップＳ１００で選択した信号経路のレシーバ側のバウンダリセル４２０の論理値を読み込む。例えば、試験装置１０００は、バウンダリセル４２０をスキャン動作させることにより、バウンダリセル４２０の論理値を読み込む。
【０１０１】
次に、ステップＳ１６０では、試験装置１０００は、ステップＳ１５０でレシーバ側のバウンダリセル４２０から読み込んだ論理値（読み取り値）が論理値“０”であるか否かを判定する。読み取り値が論理値“０”である場合、試験装置１０００の動作は、ステップＳ１８０に移る。一方、読み取り値が論理値“０”でない場合、すなわち、読み取り値が論理値“１”である場合、試験装置１０００は、ステップＳ１００で選択した信号経路に“１”固定のショート故障が発生していると判定し、動作をステップＳ１７０に移す。
【０１０２】
ステップＳ１７０では、試験装置１０００は、ステップＳ１００で選択した信号経路に発生した故障の種類を判定し、判定した故障の種類を信号経路に対応付けて不良ネットリストに登録する。不良ネットリストは、例えば、試験装置１０００がアクセス可能なメモリ等の記憶装置、または、試験装置１０００に内蔵されたメモリ等の記憶装置に格納される。なお、故障の種類がオープン故障かショート故障かを判定する方法は、特に限定されない。ステップＳ１７０の処理が実行された後、試験装置１０００の動作は、ステップＳ１８０に移る。
【０１０３】
ステップＳ１８０では、試験装置１０００は、半導体装置２００Ａ、２００Ｂ間の信号経路のうち、故障の検出対象の全ての信号経路に対して試験が完了したか否かを判定する。全ての信号経路に対して試験が完了した場合、試験装置１０００の動作は、ステップＳ１９０に移る。一方、試験が完了していない信号経路が存在する場合、試験装置１０００の動作は、ステップＳ１００に戻る。
【０１０４】
ステップＳ１９０では、試験装置１０００は、不良ネットリストが空か否かを判定する。なお、不良ネットリストは、故障が発生していると判定された信号経路が存在しない場合、ステップＳ１７０の処理が実行されないため、空の状態（初期状態）である。不良ネットリストが空の場合、試験装置１０００の動作は、ステップＳ２００に移る。一方、不良ネットリストが空でない場合、すなわち、故障が発生した信号経路が不良ネットリストに登録されている場合、試験装置１０００の動作は、ステップＳ３００に移る。
【０１０５】
ステップＳ２００では、試験装置１０００は、電子装置１００を良品と判定し、半導体装置２００Ａ、２００Ｂ間の信号経路の故障を検出する試験を終了する。
【０１０６】
ステップＳ３００では、試験装置１０００は、故障の発生箇所を判定する。例えば、試験装置１０００は、図６に示す試験を実行して、故障の発生箇所がレシーバ側かドライバ側かを判定する。電子装置１００は、故障の発生箇所の判定結果に基づいて修理される。例えば、故障の発生箇所がレシーバ側の端子３００である場合、レシーバ側の端子３００の接続不良等が修理され、故障の発生箇所がドライバ側の端子３００である場合、ドライバ側の端子３００の接続不良等が修理される。ステップＳ３００の処理の終了により、半導体装置２００Ａ、２００Ｂ間の信号経路の故障を検出する試験は終了する。
【０１０７】
なお、電子装置１００の試験方法は、図５に示す例に限定されない。例えば、ステップＳ１７０の処理における故障の種類の判定は、故障の発生箇所を判定するステップＳ３００の処理を実行する際に実行されてもよい。この場合、ステップＳ１７０では、“１”固定のショート故障か否かを示す情報が信号経路に対応付けて不良ネットリストに登録される。
【０１０８】
図６は、図２に示した電子装置１００の故障の発生箇所の判定方法の一例を示す。なお、図６に示す試験は、図５に示したステップＳ３００の処理であり、電子装置１００を試験する試験装置１０００からの制御に基づいて実行される。また、図６に示す試験は、図５に示したステップＳ１７０で不良ネットリストに登録された信号経路毎に実行される。ステップＳ３２０からステップＳ３２８までの一連の処理は、“０”固定のショート故障の発生箇所を判定する処理であり、ステップＳ３３０からステップＳ３３８までの一連の処理は、“１”固定のショート故障の発生箇所を判定する処理である。また、ステップＳ３４０からステップＳ３４８までの一連の処理は、オープン故障の発生箇所を判定する処理である。
【０１０９】
ステップＳ３１０では、試験装置１０００は、試験対象の信号経路の故障の種類がショート故障か否かを、不良ネットリストに基づいて判定する。信号経路の故障の種類がショート故障である場合、試験装置１０００の動作は、ステップＳ３１２に移る。一方、信号経路の故障の種類がショート故障でない場合、すなわち、信号経路の故障の種類がオープン故障である場合、試験装置１０００の動作は、ステップＳ３４０に移る。
【０１１０】
ステップＳ３１２では、試験装置１０００は、信号経路のショート故障が“０”固定のショート故障か否かを、不良ネットリストに基づいて判定する。信号経路のショート故障が“０”固定のショート故障である場合、試験装置１０００の動作は、ステップＳ３２０に移る。一方、信号経路のショート故障が“０”固定のショート故障でない場合、すなわち、信号経路のショート故障が“１”固定のショート故障である場合、試験装置１０００の動作は、ステップＳ３３０に移る。
【０１１１】
ステップＳ３２０では、試験装置１０００は、信号比較部５２０に伝搬される伝搬信号と比較する閾値ＶＴＨを、ショート故障に対応付けられた閾値ＶＴＨ１に設定する。例えば、試験装置１０００は、信号経路で発生した故障の種類がショート故障であることを示す種別情報を閾値選択部５１０に送信し、伝搬信号と比較する閾値ＶＴＨとして閾値ＶＴＨ１を閾値選択部５１０から信号比較部５２０に出力させる。
【０１１２】
すなわち、閾値選択部５１０は、試験装置１０００から受けた種別情報がショート故障を示す場合、ショート故障に対応付けられた閾値ＶＴＨ１とオープン故障に対応付けられた閾値ＶＴＨ２とのうち、閾値ＶＴＨ１を伝搬信号と比較する閾値ＶＴＨとして選択する。これにより、信号比較部５２０の２つの入力のうちの一方の電圧は、閾値ＶＴＨ１に設定される。ステップＳ３２０の処理が実行された後、試験装置１０００の動作は、ステップＳ３２２に移る。
【０１１３】
ステップＳ３２２では、試験装置１０００は、試験対象の信号経路に対応するドライバ側のバウンダリセル４２０の出力を論理値“０”から論理値“１”に変更する。すなわち、試験装置１０００は、試験信号の論理値を論理値“０”から論理値“１”に変化させる。
【０１１４】
例えば、試験装置１０００は、バウンダリセル４２０をスキャン動作させることにより、全てのバウンダリセル４２０の初期値を論理値“０”にセットする。そして、試験装置１０００は、バウンダリセル４２０をスキャン動作させることにより、試験対象の端子３００ｄに対応するバウンダリセル４２０ａに論理値“１”をセットする。
【０１１５】
これにより、例えば、試験対象の端子３００ｄに対応するバウンダリセル４２０ａから出力される試験信号は、論理値“０”から論理値“１”に変化する。すなわち、試験対象の端子３００ｄに対応するバウンダリセル４２０ａは、試験装置１０００からの制御に応じて、論理値“１”の試験信号を、試験対象の端子３００ｄからレシーバ側に出力する。
【０１１６】
また、バウンダリセル４２０ａの出力が論理値“０”から論理値“１”に変化することにより、図３等で説明したように、パルス生成部４４０は、試験信号の立ち上がりエッジに同期したパルスを遅延部６００に出力する。ステップＳ３２２の処理が実行された後、試験装置１０００の動作は、ステップＳ３２４に移る。
【０１１７】
ステップＳ３２４では、試験装置１０００は、試験信号の論理値を論理値“０”から論理値“１”に変化させてから、判定時間ＴＪが経過したか否かを判定する。判定時間ＴＪが経過していない場合、試験装置１０００の動作は、ステップＳ３２４に戻る。すなわち、試験装置１０００は、判定時間ＴＪに対応する判定タイミングで保持部７００が比較信号を取り込むまで、ステップＳ３２６の処理を待機する。
【０１１８】
例えば、保持部７００は、試験信号が論理値“０”から論理値“１”に変化した時刻から判定時間ＴＪが経過した判定タイミングで、遅延部６００からパルスを受ける。そして、保持部７００は、遅延部６００から受けたパルスに同期して、閾値ＶＴＨ１と伝搬信号との大小関係を示す比較信号を信号比較部５２０から取り込んで保持する。
【０１１９】
そして、判定タイミングで保持部７００が比較信号を取り込んで保持した後、試験装置１０００の動作は、ステップＳ３２６に移る。すなわち、判定時間ＴＪが経過した場合、試験装置１０００の動作は、ステップＳ３２６に移る。
【０１２０】
ステップＳ３２６では、試験装置１０００は、保持部７００に保持された比較信号の論理値を読み込む。例えば、試験装置１０００は、保持部７００に保持された比較信号の論理値をバウンダリセル４２０ｂに書き込む。そして、試験装置１０００は、バウンダリセル４２０をスキャン動作させることにより、バウンダリセル４２０ｂの論理値を読み込む。このように、試験装置１０００は、判定タイミングで保持部７００に取り込まれた比較信号の論理値を、保持部７００から読み込む。
【０１２１】
次に、ステップＳ３２８では、試験装置１０００は、ステップＳ３２６で保持部７００から読み込んだ論理値（読み取り値）が論理値“１”であるか否かを判定する。読み取り値が論理値“１”である場合、試験装置１０００は、ステップＳ３５０において、故障の発生箇所をレシーバ側と判定し、故障の発生箇所を判定する試験を終了する。一方、読み取り値が論理値“１”でない場合、すなわち、読み取り値が論理値“０”である場合、試験装置１０００は、ステップＳ３５２において、故障の発生箇所をドライバ側と判定し、故障の発生箇所を判定する試験を終了する。このように、試験装置１０００は、保持部７００から読み出した比較信号の論理値に基づいて、故障の発生箇所を判定する。
【０１２２】
ステップＳ３３０では、試験装置１０００は、ステップＳ３２０と同一または同様の処理により、信号比較部５２０に伝搬される伝搬信号と比較する閾値ＶＴＨを、ショート故障に対応付けられた閾値ＶＴＨ１に設定する。
【０１２３】
次に、ステップＳ３３２では、試験装置１０００は、試験対象の信号経路に対応するドライバ側のバウンダリセル４２０の出力を論理値“１”から論理値“０”に変更する。すなわち、試験装置１０００は、試験信号の論理値を論理値“１”から論理値“０”に変化させる。ステップＳ３３２の処理は、試験信号の極性がステップＳ３２２と逆であることを除いて、ステップＳ３２２の処理と同一または同様である。
【０１２４】
例えば、試験装置１０００は、バウンダリセル４２０をスキャン動作させることにより、全てのバウンダリセル４２０の初期値を論理値“１”にセットする。そして、試験装置１０００は、バウンダリセル４２０をスキャン動作させることにより、試験対象の端子３００ｄに対応するバウンダリセル４２０ａに論理値“０”をセットする。
【０１２５】
このように、試験対象の端子３００ｄに対応するバウンダリセル４２０ａは、試験装置１０００からの制御に応じて、論理値“０”の試験信号を、試験対象の端子３００ｄからレシーバ側に出力する。また、バウンダリセル４２０ａの出力が論理値“１”から論理値“０”に変化することにより、パルス生成部４４０は、試験信号の立ち下がりエッジに同期したパルスを遅延部６００に出力する。
【０１２６】
次に、ステップＳ３３４では、試験装置１０００は、試験信号の論理値を論理値“１”から論理値“０”に変化させてから、判定時間ＴＪが経過したか否かを判定する。判定時間ＴＪが経過していない場合、試験装置１０００の動作は、ステップＳ３３４に戻る。すなわち、試験装置１０００は、判定時間ＴＪに対応する判定タイミングで保持部７００が閾値ＶＴＨ１と伝搬信号との大小関係を示す比較信号を取り込むまで、ステップＳ３３６の処理を待機する。
【０１２７】
一方、判定時間ＴＪが経過した場合、試験装置１０００の動作は、ステップＳ３３６に移る。すなわち、判定タイミングで保持部７００が閾値ＶＴＨ１と伝搬信号との大小関係を示す比較信号を取り込んで保持した後、試験装置１０００の動作は、ステップＳ３３６に移る。
【０１２８】
ステップＳ３３６では、試験装置１０００は、ステップＳ３２６と同一または同様の処理により、保持部７００に保持された比較信号の論理値を読み込む。
【０１２９】
次に、ステップＳ３３８では、試験装置１０００は、ステップＳ３３６で保持部７００から読み込んだ論理値（読み取り値）が論理値“１”であるか否かを判定する。読み取り値が論理値“１”である場合、試験装置１０００は、ステップＳ３５２において、故障の発生箇所をドライバ側と判定し、故障の発生箇所を判定する試験を終了する。一方、読み取り値が論理値“１”でない場合、すなわち、読み取り値が論理値“０”である場合、試験装置１０００は、ステップＳ３５０において、故障の発生箇所をレシーバ側と判定し、故障の発生箇所を判定する試験を終了する。
【０１３０】
ステップＳ３４０では、試験装置１０００は、信号比較部５２０に伝搬される伝搬信号と比較する閾値ＶＴＨを、オープン故障に対応付けられた閾値ＶＴＨ２に設定する。例えば、試験装置１０００は、信号経路で発生した故障の種類がオープン故障であることを示す種別情報を閾値選択部５１０に送信し、伝搬信号と比較する閾値ＶＴＨとして閾値ＶＴＨ２を閾値選択部５１０から信号比較部５２０に出力させる。
【０１３１】
すなわち、閾値選択部５１０は、試験装置１０００から受けた種別情報がオープン故障を示す場合、オープン故障に対応付けられた閾値ＶＴＨ１とオープン故障に対応付けられた閾値ＶＴＨ２とのうち、閾値ＶＴＨ２を伝搬信号と比較する閾値ＶＴＨとして選択する。これにより、信号比較部５２０の２つの入力のうちの一方の電圧は、閾値ＶＴＨ２に設定される。ステップＳ３４０の処理が実行された後、試験装置１０００の動作は、ステップＳ３４２に移る。
【０１３２】
ステップＳ３４２では、試験装置１０００は、ステップＳ３２２の処理と同一または同様の処理により、試験対象の信号経路に対応するドライバ側のバウンダリセル４２０の出力を論理値“０”から論理値“１”に変更する。すなわち、試験装置１０００は、試験信号の論理値を論理値“０”から論理値“１”に変化させる。ステップＳ３２２で説明したように、試験対象の端子３００ｄに対応するバウンダリセル４２０ａは、試験装置１０００からの制御に応じて、論理値“０”の試験信号を、試験対象の端子３００ｄからレシーバ側に出力する。また、パルス生成部４４０は、試験信号の立ち上がりエッジに同期したパルスを遅延部６００に出力する。
【０１３３】
次に、ステップＳ３４４では、試験装置１０００は、試験信号の論理値を論理値“０”から論理値“１”に変化させてから、判定時間ＴＪが経過したか否かを判定する。判定時間ＴＪが経過していない場合、試験装置１０００の動作は、ステップＳ３４４に戻る。すなわち、試験装置１０００は、判定時間ＴＪに対応する判定タイミングで保持部７００が閾値ＶＴＨ２と伝搬信号との大小関係を示す比較信号を取り込むまで、ステップＳ３４６の処理を待機する。
【０１３４】
一方、判定時間ＴＪが経過した場合、試験装置１０００の動作は、ステップＳ３４６に移る。すなわち、判定タイミングで保持部７００が閾値ＶＴＨ２と伝搬信号との大小関係を示す比較信号を取り込んで保持した後、試験装置１０００の動作は、ステップＳ３４６に移る。
【０１３５】
ステップＳ３４６では、試験装置１０００は、ステップＳ３２６と同一または同様の処理により、保持部７００に保持された比較信号の論理値を読み込む。
【０１３６】
次に、ステップＳ３４８では、試験装置１０００は、ステップＳ３４６で保持部７００から読み込んだ論理値（読み取り値）が論理値“１”であるか否かを判定する。読み取り値が論理値“１”である場合、試験装置１０００は、ステップＳ３５２において、故障の発生箇所をドライバ側と判定し、故障の発生箇所を判定する試験を終了する。一方、読み取り値が論理値“１”でない場合、すなわち、読み取り値が論理値“０”である場合、試験装置１０００は、ステップＳ３５０において、故障の発生箇所をレシーバ側と判定し、故障の発生箇所を判定する試験を終了する。
【０１３７】
このように、試験装置１０００は、ステップＳ３２２、Ｓ３３２、Ｓ３４２のいずれかにおいて、試験用の信号の論理値を変化させる。例えば、複数の半導体装置２００のいずれかの半導体装置２００Ａが有するバウンダリセル４２０ａは、ステップＳ３２２、Ｓ３３２、Ｓ３４２のいずれかにおいて、試験用の信号を試験対象の端子３００ｄから他の半導体装置２００Ｂに出力する。これにより、半導体装置２００Ａが有する比較部５００は、試験対象の端子３００ｄに伝搬される伝搬信号を受ける。
【０１３８】
また、比較部５００は、ステップＳ３２０、Ｓ３３０、Ｓ３４０のいずれかにおいて、信号経路で発生した故障の種類を示す種別情報を受け、伝搬信号と比較する閾値ＶＴＨを、故障の種類毎に予め決められた閾値ＶＴＨ１、ＶＴＨ２から種別情報に基づいて選択する。このように、比較部５００は、ステップＳ３２０、Ｓ３３０、Ｓ３４０のいずれかにおいて、信号経路で発生した故障の種類に基づいて、伝搬信号と比較する閾値ＶＴＨを、故障の種類毎に予め決められた閾値ＶＴＨ１、ＶＴＨ２から選択する。そして、比較部５００は、信号経路で発生した故障の種類に応じた閾値ＶＴＨと伝搬信号とを比較し、比較結果を示す比較信号を生成する。例えば、比較部５００は、試験装置１０００から受けた種別情報に基づいて選択した閾値ＶＴＨと伝搬信号との大小関係に応じた信号を比較信号として保持部７００に出力する。
【０１３９】
これにより、半導体装置２００Ａが有する保持部７００は、閾値ＶＴＨと伝搬信号との大小関係を示す比較信号を比較部５００から受ける。そして、保持部７００は、試験対象の端子３００ｄと他の半導体装置２００Ｂとを接続する配線３２０の長さＬに基づいて決定された判定タイミングで比較信号を取り込むことにより、故障の発生箇所を判定する際に使用する信号として比較信号を保持する。
【０１４０】
したがって、試験装置１０００は、保持部７００に保持された比較信号の論理値の読み込みを、試験信号の論理値を変化させてから判定時間ＴＪが経過するまで待機する。これにより、試験装置１０００は、ステップＳ３２６、Ｓ３３６、Ｓ３４６のいずれかにおいて、判定タイミングで保持部７００に取り込まれた比較信号の論理値を、保持部７００から読み込む。そして、試験装置１０００は、ステップＳ３５０、Ｓ３５２等において、保持部７００から読み出した比較信号の論理値に基づいて、故障の発生箇所を判定する。
【０１４１】
なお、故障の発生箇所の判定方法は、図６に示す例に限定されない。例えば、試験装置１０００は、故障の発生箇所を判定する際に、オープン故障か“０”固定のショート故障かを判定してもよい。この場合、試験装置１０００は、例えば、“１”固定のショート故障以外では、ステップＳ３２０からステップＳ３２８までの一連の処理と、ステップＳ３４０からステップＳ３４８までの一連の処理との両方を実行する。そして、試験装置１０００は、ステップＳ３２６、Ｓ３４６の処理でそれぞれ読み込んだ論理値の組み合わせに基づいて、故障の種類および故障の発生箇所を判定してもよい。
【０１４２】
以上、図２から図６に示す実施形態においても、図１に示した実施形態と同様の効果を得ることができる。例えば、複数の半導体装置２００Ａ、２００Ｂのいずれかの半導体装置２００Ａが有するパルス生成部４４０は、試験用の信号がバウンダリセル４２０ａ（試験信号出力部）から出力されるタイミングに同期してパルスを生成する。そして、パルス生成部４４０は、試験用の信号に同期して生成したパルスを、半導体装置２００Ａが有する遅延部６００（タイミング調整部）に出力する。遅延部６００は、パルス生成部４４０から受けるパルスを、判定タイミングに対応する判定時間ＴＪ（遅延時間）だけ遅延させて保持部７００に出力する。そして、保持部７００は、比較部５００から受ける比較信号を遅延部６００から受けるパルスに同期して取り込む。例えば、試験装置１０００は、配線長Ｌに基づいて決定された判定タイミングで保持部７００に取り込まれた比較信号を読み込むことにより、外観検査を実行することなく、複数の半導体装置２００間の信号経路における故障の発生箇所を判定できる。
【０１４３】
図７は、半導体装置、電子装置および電子装置の試験方法の別の実施形態を示す。図１から図６で説明した要素と同一または同様の要素については、同一または同様の符号を付し、これ等については、詳細な説明を省略する。図７に示す電子装置１０２は、図２に示した半導体装置２００（２００Ａ、２００Ｂ）の代わりに半導体装置２０２（２０２Ａ、２０２Ｂ）を有することを除いて、図２に示した電子装置１００と同一または同様である。例えば、電子装置１０２は、サーバ等の情報処理装置であり、ＪＴＡＧに対応した複数の半導体装置２０２（２０２Ａ、２０２Ｂ）を有する。そして、電子装置１０２は、電子装置１０２を試験する場合、端子ＴＣＫ、ＴＭＳ、ＴＲＳＴ、ＴＤＩ、ＴＤＯを介して試験装置１０００に接続される。
【０１４４】
半導体装置２０２（２０２Ａ、２０２Ｂ）は、図２に示した試験回路４００（４００Ａ、４００Ｂ）の代わりに試験回路４０２（４０２Ａ、４０２Ｂ）を有する。また、半導体装置２０２では、図２に示したパルス生成部４４０が半導体装置２００から省かれる。半導体装置２０２のその他の構成は、図２に示した半導体装置２００と同一または同様である。なお、図７では、図を見やすくするために、図２と同様に、半導体装置２０２の本来の機能を実現する論理回路等の記載を省略している。
【０１４５】
半導体装置２０２Ａ、２０２Ｂは、例えば、プリント基板に搭載され、プリント基板上に配置されたプリント配線３２０により互いに接続される。例えば、半導体装置２０２Ａの複数の端子３００ｄのうちの１つは、配線長Ｌのプリント配線３２０により、半導体装置２０２Ｂの複数の端子３００ｒのうちの１つに接続される。半導体装置２０２Ａ、２０２Ｂ間の接続不良の試験に使用される試験用ブロックの構成は、半導体装置２０２Ａ、２０２Ｂで互いに同一または同様である。このため、図７では、半導体装置２０２Ａについて説明する。
【０１４６】
半導体装置２０２Ａは、試験回路４０２Ａ、比較部５００、遅延部６００および保持部７００を有する。試験回路４０２Ａは、図２に示したＴＡＰコントローラ４１０の代わりにＴＡＰコントローラ４１２を有することを除いて、図２に示した試験回路４００Ａと同一または同様である。例えば、試験回路４０２Ａは、ＩＥＥＥ１１４９．１で規定されるバウンダリスキャン回路であり、ＴＡＰコントローラ４１２、バウンダリセル４２０および出力バッファ４３０を有する。
【０１４７】
ＴＡＰコントローラ４１２は、パルスとして信号ＵｐｄａｔａＤＲを遅延部６００に出力することを除いて、図２に示したＴＡＰコントローラ４１０と同一または同様である。信号ＵｐｄａｔａＤＲは、ＩＥＥＥ１１４９．１−２０１３のＦｉｇ．６．５（TAP controller implementation-state registers and output logic）に記載されているＵｐｄａｔａＤＲである。ＴＡＰコントローラ４１２は、Ｕｐｄａｔａ−ＤＲ状態への状態遷移に同期して信号ＵｐｄａｔａＤＲを遅延部６００に出力する。すなわち、ＴＡＰコントローラ４１２は、試験用の信号がバウンダリセル４２０ａから出力されるタイミングに同期して、信号ＵｐｄａｔａＤＲ（パルス）を遅延部６００に出力する。
【０１４８】
バウンダリセル４２０（４２０ａ、４２０ｂ）および出力バッファ４３０は、図２に示したバウンダリセル４２０（４２０ａ、４２０ｂ）および出力バッファ４３０と同一または同様である。例えば、バウンダリセル４２０ｂは、ＴＡＰコントローラ４１２の状態がＣａｐｔｕｒｅ−ＤＲ状態に遷移した場合、保持部７００から受ける比較信号を取り込んで保持する。例えば、ＴＡＰコントローラ４１２の状態は、Ｕｐｄａｔａ−ＤＲ状態においてバウンダリセル４２０ａが試験信号を出力バッファ４３０に出力してから、テストクロックである信号ＴＣＫの２．５周期後にＣａｐｔｕｒｅ−ＤＲ状態に遷移する。以下、信号ＴＣＫは、テストクロックＴＣＫとも称される。
【０１４９】
比較部５００、遅延部６００および保持部７００は、図２に示した比較部５００、遅延部６００および保持部７００と同一または同様である。なお、図７に示す遅延部６００は、図２に示したパルス生成部４４０で生成されるパルスの代わりに、信号ＵｐｄａｔａＤＲをＴＡＰコントローラ４１２から受ける。バウンダリセル４２０ａ、４２０ｂ、出力バッファ４３０、比較部５００、遅延部６００および保持部７００は、例えば、試験対象の端子３００ｄ毎に設けられる。
【０１５０】
電子装置１０２の試験方法および電子装置１０２の故障の発生箇所の判定方法は、図５に示した試験方法および図６に示した判定方法と同一または同様である。例えば、電子装置１０２の故障の発生箇所の判定方法は、電子装置１００、半導体装置２００、パルス生成部４４０等を電子装置１０２、半導体装置２０２、ＴＡＰコントローラ４１２等にそれぞれ読み替えることにより、図６で説明される。
【０１５１】
なお、電子装置１０２および半導体装置２０２の構成は、図７に示す例に限定されない。例えば、電子装置１０２が有する半導体装置２０２の数は、２つに限定されない。また、例えば、ＴＡＰコントローラ４１２の状態がＵｐｄａｔａ−ＤＲ状態からＣａｐｔｕｒｅ−ＤＲ状態に遷移するまでの遷移時間が時間Ｔｄより大きく時間Ｔｒ未満の場合、遅延部６００および保持部７００は省かれてもよい。すなわち、テストクロックＴＣＫの２．５周期が時間Ｔｄより大きく時間Ｔｒ未満の場合、遅延部６００および保持部７００は省かれてもよい。
【０１５２】
図８は、オープン故障が発生した場合のドライバ側およびレシーバ側の電圧波形の一例を示す。なお、図８は、接地線に接続されたプルダウン抵抗がレシーバ側の端子３００ｒに接続されている場合の電圧波形の一例を示す。図３で説明した電圧波形と同一または同様の電圧波形については、詳細な説明を省略する。
【０１５３】
バウンダリセル４２０ａ（ＢＣ４２０ａ）の出力の電圧波形、信号比較部５２０の入力の電圧波形および信号比較部５２０の出力の電圧波形は、図３で説明した各々の電圧波形と同一または同様である。
【０１５４】
信号ＵｐｄａｔａＤＲの電圧波形は、図３で説明したパルス生成部４４０の出力の電圧波形と同一または同様である。例えば、信号ＵｐｄａｔａＤＲの電圧は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻と同じ時刻またはほぼ同じ時刻に、接地電圧から電源電圧に変化する。そして、信号ＵｐｄａｔａＤＲの電圧は、接地電圧から電源電圧に変化した時刻からテストクロックＴＣＫの０．５周期後に、電源電圧から接地電圧に変化する。すなわち、信号ＵｐｄａｔａＤＲは、バウンダリセル４２０ａの出力に同期してＴＡＰコントローラ４１２から遅延部６００に出力される。
【０１５５】
遅延部６００の出力の電圧波形は、図３で説明した遅延部６００の出力の電圧波形と同一または同様である。また、保持部７００に保持される論理値およびレシーバ側のバウンダリセル４２０ｃ（ＢＣ４２０ｃ）の論理値は、図３で説明した保持部７００に保持される論理値およびレシーバ側のバウンダリセル４２０ｃ（ＢＣ４２０ｃ）の論理値と同一または同様である。
【０１５６】
図９は、ショート故障が発生した場合のドライバ側およびレシーバ側の電圧波形の一例を示す。なお、図９は、端子３００ｄ、３００ｒの一方が電源電圧に短絡した場合の電圧波形の一例を示す。図３、図４および図８で説明した電圧波形と同一または同様の電圧波形については、詳細な説明を省略する。例えば、信号ＵｐｄａｔａＤＲおよび遅延部６００の出力は、図８で説明したオープン故障が発生した場合と同一または同様である。
【０１５７】
先ず、レシーバ側でショート故障が発生した場合の電圧波形について説明する。
【０１５８】
バウンダリセル４２０ａ（ＢＣ４２０ａ）の出力は、バウンダリセル４２０ａから接地電圧の試験信号が出力されることにより、電圧ＶＨから接地電圧に変化する。そして、バウンダリセル４２０ａの出力は、接地電圧に維持される。このように、信号経路が電源電圧に短絡するショート故障が発生した場合では、バウンダリセル４２０ａ（ＢＣ４２０ａ）は、図４に示した試験信号と逆の極性の試験信号を出力バッファ４３０に出力する。
【０１５９】
信号比較部５２０の入力、すなわち、伝搬信号は、バウンダリセル４２０ａの出力が電圧ＶＨから接地電圧に変化した時刻から時間Ｔｐｆが経過した時刻に、電圧ＶＨから接地電圧に変化する。そして、信号比較部５２０の入力は、電圧ＶＨから接地電圧に変化した時刻から時間Ｔｌｌｐが経過した時刻に、電源電圧に短絡したレシーバ側の端子３００ｒからの伝搬信号により、接地電圧から電圧ＶＨに変化する。
【０１６０】
なお、バウンダリセル４２０ａの出力の変化を基準にした場合、信号比較部５２０の入力は、バウンダリセル４２０ａの出力が電圧ＶＨから接地電圧に変化した時刻から時間Ｔｒが経過した時刻に、接地電圧から電圧ＶＨに変化する。そして、信号比較部５２０の入力は、接地電圧から電圧ＶＨに変化した後、電圧ＶＨに維持される。
【０１６１】
信号比較部５２０の出力、すなわち、比較信号は、伝搬信号の電圧が閾値ＶＴＨ１未満の期間では接地電圧に維持され、伝搬信号の電圧が閾値ＶＴＨ１を超える期間では電源電圧に維持される。したがって、信号比較部５２０の出力は、バウンダリセル４２０ａの出力が電圧ＶＨから接地電圧に変化した時刻から時間Ｔｐｆが経過した時刻に、電源電圧から接地電圧に変化する。そして、信号比較部５２０の出力は、バウンダリセル４２０ａの出力が電圧ＶＨから接地電圧に変化した時刻から時間Ｔｒが経過した時刻に、接地電圧から電源電圧に変化する。また、信号比較部５２０の出力は、接地電圧から電源電圧に変化した後、接地電圧に維持される。
【０１６２】
保持部７００に保持される論理値は、遅延部６００の出力が接地電圧から電源電圧に変化した時刻（判定タイミング）における信号比較部５２０の出力が接地電圧であるため、初期状態の論理値“０”（接地電圧）に維持される。
【０１６３】
レシーバ側のバウンダリセル４２０ｃ（ＢＣ４２０ｃ）の論理値は、端子３００ｒが電源電圧に短絡しているため、ドライバ側のバウンダリセル４２０ａから接地電圧の試験信号が送信される場合でも、論理値“１”（電源電圧）に維持される。
【０１６４】
次に、ドライバ側でショート故障が発生した場合の電圧波形について説明する。レシーバ側でショート故障が発生した場合と同一または同様の電圧波形については、詳細な説明を省略する。
【０１６５】
バウンダリセル４２０ａ（ＢＣ４２０ａ）の出力、信号ＵｐｄａｔａＤＲ、遅延部６００の出力およびレシーバ側のバウンダリセル４２０ｃ（ＢＣ４２０ｃ）の論理値は、レシーバ側でショート故障が発生した場合と同一または同様である。
【０１６６】
信号比較部５２０の入力、すなわち、伝搬信号は、バウンダリセル４２０ａの出力が電圧ＶＨから接地電圧に変化した時刻から時間Ｔｐｆが経過した時刻に、電圧ＶＨから接地電圧に変化する。そして、信号比較部５２０の入力は、電圧ＶＨから接地電圧に変化した時刻から時間Ｔｐｂが経過した時刻に、電源電圧に短絡したドライバ側の端子３００ｄからの伝搬信号により、接地電圧から電圧ＶＨに変化する。
【０１６７】
なお、バウンダリセル４２０ａの出力の変化を基準にした場合、信号比較部５２０の入力は、バウンダリセル４２０ａの出力が電圧ＶＨから接地電圧に変化した時刻から時間Ｔｄが経過した時刻に、接地電圧から電圧ＶＨに変化する。そして、信号比較部５２０の入力は、接地電圧から電圧ＶＨに変化した後、電圧ＶＨに維持される。
【０１６８】
信号比較部５２０の出力は、バウンダリセル４２０ａの出力が電圧ＶＨから接地電圧に変化した時刻から時間Ｔｐｆが経過した時刻に、電源電圧から接地電圧に変化する。そして、信号比較部５２０の出力は、バウンダリセル４２０ａの出力が電圧ＶＨから接地電圧に変化した時刻から時間Ｔｄが経過した時刻に、接地電圧から電源電圧に変化する。また、信号比較部５２０の出力は、接地電圧から電源電圧に変化した後、電源電圧に維持される。
【０１６９】
保持部７００に保持される論理値は、遅延部６００の出力が接地電圧から電源電圧に変化した時刻（判定タイミング）における信号比較部５２０の出力が電源電圧であるため、初期状態の論理値“０”（接地電圧）から論理値“１”（電源電圧）に変化する。すなわち、保持部７００に保持される論理値は、バウンダリセル４２０ａの出力が電圧ＶＨから接地電圧に変化した時刻から判定時間ＴＪが経過した判定タイミング以降では、論理値“１”（電源電圧）に維持される。
【０１７０】
このように、保持部７００は、レシーバ側で“１”固定のショート故障が発生した場合、論理値“０”の比較信号を取り込んで保持し、ドライバ側で“１”固定のショート故障が発生した場合、論理値“１”の比較信号を取り込んで保持する。
【０１７１】
なお、信号経路が接地電圧に短絡するショート故障が発生した場合では、バウンダリセル４２０ａの出力、信号比較部５２０の入力および出力、保持部７００に保持される論理値等は、図４に示した例と同一または同様である。
【０１７２】
以上、図７から図９に示す実施形態においても、図２から図６に示した実施形態と同様の効果を得ることができる。例えば、ＴＡＰコントローラ４１２は、試験信号がバウンダリセル４２０ａから出力されるタイミングに同期して信号ＵｐｄａｔａＤＲを遅延部６００に出力する。遅延部６００は、ＴＡＰコントローラ４１２から受ける信号ＵｐｄａｔａＤＲを、判定タイミングに対応する判定時間ＴＪだけ遅延させて保持部７００に出力する。そして、保持部７００は、比較部５００から受ける比較信号を遅延部６００から受けるパルス（判定時間ＴＪだけ遅延した信号ＵｐｄａｔａＤＲ）に同期して取り込む。例えば、試験装置１０００は、配線長Ｌに基づいて決定された判定タイミングで保持部７００に取り込まれた比較信号を読み込むことにより、外観検査を実行することなく、複数の半導体装置２０２間の信号経路における故障の発生箇所を判定できる。
【０１７３】
さらに、半導体装置２０２では、ＴＡＰコントローラ４１２で生成される信号ＵｐｄａｔａＤＲを遅延させたパルスを用いて、保持部７００による比較信号の取り込みのタイミングを制御するため、パルス生成部４４０を設ける場合に比べて、回路規模を低減できる。
【０１７４】
図１０は、半導体装置、電子装置および電子装置の試験方法の別の実施形態を示す。図１から図９で説明した要素と同一または同様の要素については、同一または同様の符号を付し、これ等については、詳細な説明を省略する。図１０に示す電子装置１０４は、図２に示した半導体装置２００（２００Ａ、２００Ｂ）の代わりに半導体装置２０４（２０４Ａ、２０４Ｂ）を有することを除いて、図２に示した電子装置１００と同一または同様である。例えば、電子装置１０４は、サーバ等の情報処理装置であり、ＪＴＡＧに対応した複数の半導体装置２０４（２０４Ａ、２０４Ｂ）を有する。そして、電子装置１０４は、電子装置１０４を試験する場合、端子ＴＣＫ、ＴＭＳ、ＴＲＳＴ、ＴＤＩ、ＴＤＯを介して試験装置１０００に接続される。
【０１７５】
半導体装置２０４（２０４Ａ、２０４Ｂ）は、図２に示した比較部５００の代わりに比較部５０２を有することを除いて、図２に示した半導体装置２００と同一または同様である。なお、図１０では、図を見やすくするために、図２と同様に、半導体装置２０４の本来の機能を実現する論理回路等の記載を省略している。
【０１７６】
半導体装置２０４Ａ、２０４Ｂは、例えば、プリント基板に搭載され、プリント基板上に配置されたプリント配線３２０により互いに接続される。例えば、半導体装置２０４Ａの複数の端子３００ｄのうちの１つは、配線長Ｌのプリント配線３２０により、半導体装置２０４Ｂの複数の端子３００ｒのうちの１つに接続される。半導体装置２０４Ａ、２０４Ｂ間の接続不良の試験に使用される試験用ブロックの構成は、半導体装置２０４Ａ、２０４Ｂで互いに同一または同様である。このため、図１０では、半導体装置２０４Ａについて説明する。
【０１７７】
半導体装置２０４Ａは、試験回路４００Ａ、パルス生成部４４０、比較部５０２、遅延部６００および保持部７００を有する。試験回路４００Ａ、パルス生成部４４０、遅延部６００および保持部７００は、図２に示した試験回路４００Ａ、パルス生成部４４０、遅延部６００および保持部７００と同一または同様である。
【０１７８】
比較部５０２は、試験対象の端子３００ｄに接続され、試験対象の端子３００ｄに伝搬される伝搬信号を受ける。そして、比較部５０２は、半導体装置２０４Ａ、２０４Ｂ間の信号経路で発生した故障の種類に応じた閾値ＶＴＨと伝搬信号との比較結果を示す比較信号を生成する。例えば、比較部５０２は、信号比較部５２２、インバータ５３０およびノア回路５４０を有する。
【０１７９】
信号比較部５２２は、オープン故障に対応付けられた閾値ＶＴＨ２と伝搬信号との大小関係に応じた第１比較信号を生成する第１信号生成部の一例である。例えば、信号比較部５２２は、試験対象の端子３００ｄに伝搬される伝搬信号がオープン故障に対応付けられた閾値ＶＴＨ２より大きい場合に真を示す第１比較信号を生成し、伝搬信号が閾値ＶＴＨ２より小さい場合に偽を示す第１比較信号を生成する。そして、信号比較部５２２は、閾値ＶＴＨ２と伝搬信号との大小関係を示す第１比較信号をノア回路５４０に出力する。ここで、例えば、真を示す第１比較信号は、論理値“１”（電源電圧）の信号であり、偽を示す第１比較信号は、論理値“０”（接地電圧）の信号である。
【０１８０】
インバータ５３０は、ショート故障に対応付けられた閾値ＶＴＨ１と伝搬信号との大小関係に応じた第２比較信号を生成する第２信号生成部の一例である。例えば、インバータ５３０は、試験対象の端子３００ｄに伝搬される伝搬信号を反転した信号を、第２比較信号としてノア回路５４０に出力する。なお、インバータ５３０の閾値は、例えば、ショート故障に対応付けられた閾値ＶＴＨ１である。したがって、インバータ５３０は、伝搬信号がショート故障に対応付けられた閾値ＶＴＨ１より大きい場合に偽を示す第２比較信号を生成し、伝搬信号が閾値ＶＴＨ１より小さい場合に真を示す第２比較信号を生成する。例えば、真を示す第２比較信号は、論理値“１”（電源電圧）の信号であり、偽を示す第２比較信号は、論理値“０”（接地電圧）の信号である。
【０１８１】
ノア回路５４０は、第１比較信号および第２比較信号に基づいて比較信号を生成し、生成した比較信号を保持部７００に出力する比較信号生成部の一例である。例えば、ノア回路５４０は、第１比較信号と第２比較信号との否定論理和を演算し、演算結果を比較信号として保持部７００に出力する。
【０１８２】
これにより、例えば、ノア回路５４０は、伝搬信号の電圧が閾値ＶＴＨ１未満の場合、または、伝搬信号の電圧が閾値ＶＴＨ２より大きい場合、論理値“０”の信号を比較信号として保持部７００に出力する。また、ノア回路５４０は、伝搬信号の電圧が閾値ＶＴＨ１より大きく閾値ＶＴＨ２未満の場合、論理値“１”の信号を比較信号として保持部７００に出力する。このように、比較部５０２は、信号経路で発生した故障の種類に応じて閾値ＶＴＨを切り替える処理を実行することなく、故障の種類に応じた閾値ＶＴＨと伝搬信号との大小関係を示す比較信号を生成できる。
【０１８３】
なお、バウンダリセル４２０ａ、４２０ｂ、出力バッファ４３０、パルス生成部４４０、比較部５０２、遅延部６００および保持部７００は、例えば、試験対象の端子３００ｄ毎に設けられる。また、電子装置１０４および半導体装置２０４の構成は、図１０に示す例に限定されない。例えば、電子装置１０４が有する半導体装置２０４の数は、２つに限定されない。また、半導体装置２０４は、試験回路４００Ａの代わりに図７に示した試験回路４０２Ａを有し、パルス生成部４４０が省かれてもよい。すなわち、図７に示す半導体装置２０２が、比較部５００の代わりに比較部５０２を有してもよい。
【０１８４】
図１１は、オープン故障が発生した場合のドライバ側の電圧波形の一例を示す。図３、図４、図８および図９で説明した電圧波形と同一または同様の電圧波形については、詳細な説明を省略する。例えば、バウンダリセル４２０ａ（ＢＣ４２０ａ）の出力、パルス生成部４４０の出力および遅延部６００の出力は、図３で説明したオープン故障が発生した場合と同一または同様である。
【０１８５】
先ず、レシーバ側でオープン故障が発生した場合の電圧波形について説明する。
【０１８６】
信号比較部５２２およびインバータ５３０の入力、すなわち、伝搬信号の電圧波形は、図３で説明した信号比較部５２０の入力の電圧波形と同一または同様である。例えば、信号比較部５２２およびインバータ５３０の入力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｐｆが経過した時刻に、接地電圧から電圧ＶＨに変化する。そして、信号比較部５２２およびインバータ５３０の入力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｒが経過した時刻に、電圧ＶＨから電圧ＶＨの２倍の電圧に変化する。
【０１８７】
信号比較部５２２の出力、すなわち、第１比較信号は、伝搬信号の電圧が閾値ＶＴＨ２未満の期間では接地電圧に維持され、伝搬信号の電圧が閾値ＶＴＨ２を超える期間では電源電圧に維持される。したがって、信号比較部５２２の出力の電圧波形は、図３で説明した信号比較部５２０の出力の電圧波形と同一または同様である。例えば、信号比較部５２２の出力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｒが経過した時刻に、接地電圧から電源電圧に変化する。そして、信号比較部５２２の出力は、接地電圧から電源電圧に変化した後、電源電圧に維持される。すなわち、信号比較部５２２の出力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｒが経過した時刻以降では、電源電圧に維持される。
【０１８８】
インバータ５３０の出力、すなわち、第２比較信号は、伝搬信号の電圧が閾値ＶＴＨ１未満の期間では電源電圧に維持され、伝搬信号の電圧が閾値ＶＴＨ１を超える期間では接地電圧に維持される。したがって、インバータ５３０の出力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｐｆが経過した時刻に、電源電圧から接地電圧に変化する。そして、インバータ５３０の出力は、電源電圧から接地電圧に変化した後、接地電圧に維持される。
【０１８９】
ノア回路５４０の出力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｐｆが経過した時刻に、接地電圧から電源電圧に変化する。そして、ノア回路５４０の出力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｒが経過した時刻に、電源電圧から接地電圧に変化する。また、ノア回路５４０の出力は、電源電圧から接地電圧に変化した後、接地電圧に維持される。
【０１９０】
保持部７００に保持される論理値は、遅延部６００の出力が接地電圧から電源電圧に変化した時刻（判定タイミング）におけるノア回路５４０の出力が電源電圧であるため、初期状態の論理値“０”（接地電圧）から論理値“１”（電源電圧）に変化する。すなわち、保持部７００に保持される論理値は、バウンダリセル４２０ａの出力が電圧ＶＨから接地電圧に変化した時刻から判定時間ＴＪが経過した判定タイミング以降では、論理値“１”（電源電圧）に維持される。
【０１９１】
次に、ドライバ側でオープン故障が発生した場合の電圧波形について説明する。レシーバ側でオープン故障が発生した場合と同一または同様の電圧波形については、詳細な説明を省略する。
【０１９２】
バウンダリセル４２０ａ（ＢＣ４２０ａ）の出力、パルス生成部４４０の出力および遅延部６００の出力は、レシーバ側でオープン故障が発生した場合と同一または同様である。
【０１９３】
信号比較部５２２およびインバータ５３０の入力、すなわち、伝搬信号の電圧波形は、図３で説明した信号比較部５２０の入力の電圧波形と同一または同様である。例えば、信号比較部５２２およびインバータ５３０の入力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｐｆが経過した時刻に、接地電圧から電圧ＶＨに変化する。そして、信号比較部５２２およびインバータ５３０の入力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｄが経過した時刻に、電圧ＶＨから電圧ＶＨの２倍の電圧に変化する。
【０１９４】
信号比較部５２２の出力、すなわち、第１比較信号の電圧波形は、図３で説明した信号比較部５２０の出力の電圧波形と同一または同様である。例えば、信号比較部５２２の出力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｄが経過した時刻に、接地電圧から電源電圧に変化する。そして、信号比較部５２２の出力は、接地電圧から電源電圧に変化した後、電源電圧に維持される。すなわち、信号比較部５２２の出力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｄが経過した時刻以降では、電源電圧に維持される。
【０１９５】
インバータ５３０の出力、すなわち、第２比較信号は、レシーバ側でオープン故障が発生した場合と同一または同様である。例えば、インバータ５３０の出力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｐｆが経過した時刻に、電源電圧から接地電圧に変化する。
【０１９６】
ノア回路５４０の出力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｐｆが経過した時刻に、接地電圧から電源電圧に変化する。そして、ノア回路５４０の出力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｄが経過した時刻に、電源電圧から接地電圧に変化する。また、ノア回路５４０の出力は、電源電圧から接地電圧に変化した後、接地電圧に維持される。
【０１９７】
保持部７００に保持される論理値は、遅延部６００の出力が接地電圧から電源電圧に変化した時刻（判定タイミング）におけるノア回路５４０の出力が接地電圧であるため、初期状態の論理値“０”（接地電圧）に維持される。
【０１９８】
このように、保持部７００は、レシーバ側でオープン故障が発生した場合、論理値“１”の比較信号を取り込んで保持し、ドライバ側でオープン故障が発生した場合、論理値“０”の比較信号を取り込んで保持する。
【０１９９】
図１２は、ショート故障が発生した場合のドライバ側の電圧波形の一例を示す。なお、図１２は、端子３００ｄ、３００ｒの一方が接地電圧に短絡した場合の電圧波形の一例を示す。図３、図４、図８、図９および図１１で説明した電圧波形と同一または同様の電圧波形については、詳細な説明を省略する。例えば、バウンダリセル４２０ａ（ＢＣ４２０ａ）の出力、パルス生成部４４０の出力および遅延部６００の出力は、図４で説明したオープン故障が発生した場合と同一または同様である。
【０２００】
先ず、レシーバ側でショート故障が発生した場合の電圧波形について説明する。
【０２０１】
信号比較部５２２およびインバータ５３０の入力、すなわち、伝搬信号の電圧波形は、図４で説明した信号比較部５２０の入力の電圧波形と同一または同様である。例えば、信号比較部５２２およびインバータ５３０の入力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｐｆが経過した時刻に、接地電圧から電圧ＶＨに変化する。そして、信号比較部５２２およびインバータ５３０の入力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｒが経過した時刻に、電圧ＶＨから接地電圧に変化する。
【０２０２】
信号比較部５２２の出力、すなわち、第１比較信号は、信号比較部５２２の入力の電圧が閾値ＶＴＨ２未満であるため、接地電圧に維持される。
【０２０３】
インバータ５３０の出力、すなわち、第２比較信号は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｐｆが経過した時刻に、電源電圧から接地電圧に変化する。そして、インバータ５３０の出力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｒが経過した時刻に、接地電圧から電源電圧に変化する。また、インバータ５３０の出力は、接地電圧から電源電圧に変化した後、電源電圧に維持される。
【０２０４】
ノア回路５４０の出力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｐｆが経過した時刻に、接地電圧から電源電圧に変化する。そして、ノア回路５４０の出力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｒが経過した時刻に、電源電圧から接地電圧に変化する。また、ノア回路５４０の出力は、電源電圧から接地電圧に変化した後、接地電圧に維持される。このように、ノア回路５４０の出力は、レシーバ側でオープン故障が発生した場合と同一または同様になる。
【０２０５】
保持部７００に保持される論理値は、遅延部６００の出力が接地電圧から電源電圧に変化した時刻（判定タイミング）におけるノア回路５４０の出力が電源電圧であるため、初期状態の論理値“０”（接地電圧）から論理値“１”（電源電圧）に変化する。すなわち、保持部７００に保持される論理値は、バウンダリセル４２０ａの出力が電圧ＶＨから接地電圧に変化した時刻から判定時間ＴＪが経過した判定タイミング以降では、論理値“１”（電源電圧）に維持される。
【０２０６】
次に、ドライバ側でショート故障が発生した場合の電圧波形について説明する。レシーバ側でショート故障が発生した場合と同一または同様の電圧波形については、詳細な説明を省略する。
【０２０７】
バウンダリセル４２０ａ（ＢＣ４２０ａ）の出力、パルス生成部４４０の出力および遅延部６００の出力は、レシーバ側でショート故障が発生した場合と同一または同様である。
【０２０８】
信号比較部５２２およびインバータ５３０の入力、すなわち、伝搬信号の電圧波形は、図４で説明した信号比較部５２０の入力の電圧波形と同一または同様である。例えば、信号比較部５２２およびインバータ５３０の入力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｐｆが経過した時刻に、接地電圧から電圧ＶＨに変化する。そして、信号比較部５２２およびインバータ５３０の入力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｄが経過した時刻に、電圧ＶＨから接地電圧に変化する。
【０２０９】
信号比較部５２２の出力、すなわち、第１比較信号は、信号比較部５２２の入力の電圧が閾値ＶＴＨ２未満であるため、接地電圧に維持される。
【０２１０】
インバータ５３０の出力、すなわち、第２比較信号は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｐｆが経過した時刻に、電源電圧から接地電圧に変化する。そして、インバータ５３０の出力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｄが経過した時刻に、接地電圧から電源電圧に変化する。また、インバータ５３０の出力は、接地電圧から電源電圧に変化した後、電源電圧に維持される。
【０２１１】
ノア回路５４０の出力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｐｆが経過した時刻に、接地電圧から電源電圧に変化する。そして、ノア回路５４０の出力は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から時間Ｔｄが経過した時刻に、電源電圧から接地電圧に変化する。また、ノア回路５４０の出力は、電源電圧から接地電圧に変化した後、接地電圧に維持される。このように、ノア回路５４０の出力は、ドライバ側でオープン故障が発生した場合と同一または同様になる。
【０２１２】
保持部７００に保持される論理値は、遅延部６００の出力が接地電圧から電源電圧に変化した時刻（判定タイミング）におけるノア回路５４０の出力が接地電圧であるため、初期状態の論理値“０”（接地電圧）に維持される。
【０２１３】
このように、保持部７００は、レシーバ側で“０”固定のショート故障が発生した場合、論理値“１”の比較信号を取り込んで保持し、ドライバ側で“０”固定のショート故障が発生した場合、論理値“０”の比較信号を取り込んで保持する。
【０２１４】
図１３は、ショート故障が発生した場合のドライバ側の電圧波形の別の例を示す。なお、図１３は、端子３００ｄ、３００ｒの一方が電源電圧に短絡した場合の電圧波形の一例を示す。図３、図４、図８、図９、図１１および図１２で説明した電圧波形と同一または同様の電圧波形については、詳細な説明を省略する。例えば、バウンダリセル４２０ａ（ＢＣ４２０ａ）の出力は、図９で説明したショート故障が発生した場合と同一または同様である。すなわち、バウンダリセル４２０ａ（ＢＣ４２０ａ）の出力は、図１２に示したレシーバ側で“０”固定のショート故障が発生した場合と逆の極性になる。また、例えば、パルス生成部４４０の出力および遅延部６００の出力は、図１２で説明したショート故障が発生した場合と同一または同様である。
【０２１５】
先ず、レシーバ側でショート故障が発生した場合の電圧波形について説明する。
【０２１６】
信号比較部５２２およびインバータ５３０の入力、すなわち、伝搬信号の電圧波形は、図９で説明した信号比較部５２０の入力の電圧波形と同一または同様である。例えば、信号比較部５２２およびインバータ５３０の入力は、バウンダリセル４２０ａの出力が電圧ＶＨから接地電圧に変化した時刻から時間Ｔｐｆが経過した時刻に、電圧ＶＨから接地電圧に変化する。そして、信号比較部５２２およびインバータ５３０の入力は、バウンダリセル４２０ａの出力が電圧ＶＨから接地電圧に変化した時刻から時間Ｔｒが経過した時刻に、接地電圧から電圧ＶＨに変化する。
【０２１７】
信号比較部５２２の出力、すなわち、第１比較信号は、信号比較部５２２の入力の電圧が閾値ＶＴＨ２未満であるため、接地電圧に維持される。このように、信号比較部５２２の出力は、レシーバ側で“０”固定のショート故障が発生した場合と同一または同様になる。
【０２１８】
インバータ５３０の出力、すなわち、第２比較信号は、バウンダリセル４２０ａの出力が電圧ＶＨから接地電圧に変化した時刻から時間Ｔｐｆが経過した時刻に、接地電圧から電源電圧に変化する。そして、インバータ５３０の出力は、バウンダリセル４２０ａの出力が電圧ＶＨから接地電圧に変化した時刻から時間Ｔｒが経過した時刻に、電源電圧から接地電圧に変化する。また、インバータ５３０の出力は、電源電圧から接地電圧に変化した後、接地電圧に維持される。このように、インバータ５３０の出力は、レシーバ側で“０”固定のショート故障が発生した場合と逆の極性になる。
【０２１９】
ノア回路５４０の出力は、バウンダリセル４２０ａの出力が電圧ＶＨから接地電圧に変化した時刻から時間Ｔｐｆが経過した時刻に、電源電圧から接地電圧に変化する。そして、ノア回路５４０の出力は、バウンダリセル４２０ａの出力が電圧ＶＨから接地電圧に変化した時刻から時間Ｔｒが経過した時刻に、接地電圧から電源電圧に変化する。また、ノア回路５４０の出力は、接地電圧から電源電圧に変化した後、電源電圧に維持される。このように、ノア回路５４０の出力は、レシーバ側で“０”固定のショート故障が発生した場合と逆の極性になる。
【０２２０】
保持部７００に保持される論理値は、遅延部６００の出力が接地電圧から電源電圧に変化した時刻（判定タイミング）におけるノア回路５４０の出力が接地電圧であるため、初期状態の論理値“０”（接地電圧）に維持される。
【０２２１】
次に、ドライバ側でショート故障が発生した場合の電圧波形について説明する。レシーバ側でショート故障が発生した場合と同一または同様の電圧波形については、詳細な説明を省略する。
【０２２２】
バウンダリセル４２０ａ（ＢＣ４２０ａ）の出力、パルス生成部４４０の出力および遅延部６００の出力は、レシーバ側でショート故障が発生した場合と同一または同様である。
【０２２３】
信号比較部５２２およびインバータ５３０の入力、すなわち、伝搬信号の電圧波形は、図９で説明した信号比較部５２０の入力の電圧波形と同一または同様である。例えば、信号比較部５２２およびインバータ５３０の入力は、バウンダリセル４２０ａの出力が電圧ＶＨから接地電圧に変化した時刻から時間Ｔｐｆが経過した時刻に、電圧ＶＨから接地電圧に変化する。そして、信号比較部５２２およびインバータ５３０の入力は、バウンダリセル４２０ａの出力が電圧ＶＨから接地電圧に変化した時刻から時間Ｔｄが経過した時刻に、接地電圧から電圧ＶＨに変化する。
【０２２４】
信号比較部５２２の出力、すなわち、第１比較信号は、信号比較部５２２の入力の電圧が閾値ＶＴＨ２未満であるため、接地電圧に維持される。このように、信号比較部５２２の出力は、ドライバ側で“０”固定のショート故障が発生した場合と同一または同様になる。すなわち、信号比較部５２２の出力は、ショート故障が発生した場合、接地電圧に維持される。
【０２２５】
インバータ５３０の出力、すなわち、第２比較信号は、バウンダリセル４２０ａの出力が電圧ＶＨから接地電圧に変化した時刻から時間Ｔｐｆが経過した時刻に、接地電圧から電源電圧に変化する。そして、インバータ５３０の出力は、バウンダリセル４２０ａの出力が電圧ＶＨから接地電圧に変化した時刻から時間Ｔｄが経過した時刻に、電源電圧から接地電圧に変化する。また、インバータ５３０の出力は、電源電圧から接地電圧に変化した後、接地電圧に維持される。このように、インバータ５３０の出力は、ドライバ側で“０”固定のショート故障が発生した場合と逆の極性になる。
【０２２６】
ノア回路５４０の出力は、バウンダリセル４２０ａの出力が電圧ＶＨから接地電圧に変化した時刻から時間Ｔｐｆが経過した時刻に、電源電圧から接地電圧に変化する。そして、ノア回路５４０の出力は、バウンダリセル４２０ａの出力が電圧ＶＨから接地電圧に変化した時刻から時間Ｔｄが経過した時刻に、接地電圧から電源電圧に変化する。また、ノア回路５４０の出力は、接地電圧から電源電圧に変化した後、電源電圧に維持される。このように、ノア回路５４０の出力は、ドライバ側で“０”固定のショート故障が発生した場合と逆の極性になる。
【０２２７】
保持部７００に保持される論理値は、遅延部６００の出力が接地電圧から電源電圧に変化した時刻（判定タイミング）におけるノア回路５４０の出力が電源電圧であるため、初期状態の論理値“０”（接地電圧）から論理値“１”（電源電圧）に変化する。すなわち、保持部７００に保持される論理値は、バウンダリセル４２０ａの出力が電圧ＶＨから接地電圧に変化した時刻から判定時間ＴＪが経過した判定タイミング以降では、論理値“１”（電源電圧）に維持される。
【０２２８】
このように、保持部７００は、レシーバ側で“１”固定のショート故障が発生した場合、論理値“０”の比較信号を取り込んで保持し、ドライバ側で“１”固定のショート故障が発生した場合、論理値“１”の比較信号を取り込んで保持する。すなわち、保持部７００は、“１”固定のショート故障が発生した場合、“０”固定のショート故障が発生した場合と逆の極性の比較信号を保持する。
【０２２９】
図１４は、図１０に示した電子装置１０４の故障の発生箇所の判定方法の一例を示す。なお、電子装置１０４の試験方法は、図５に示した試験方法と同一または同様である。すなわち、図１４に示す試験は、図５に示したステップＳ３００の処理であり、電子装置１０４を試験する試験装置１０００からの制御に基づいて実行される。また、図１４に示す試験は、図５に示したステップＳ１７０で不良ネットリストに登録された信号経路毎に実行される。図１４に示す試験では、図６に示したステップＳ３１０、Ｓ３１２の処理の代わりにステップＳ３１４の処理が実行される。また、図１４に示す試験では、図６に示したステップＳ３２０、Ｓ３３０、Ｓ３４０の各処理と、ステップＳ３４０からステップＳ３４８までの一連の処理とが図６に示した試験から省かれる。図１４に示す試験のその他のステップは、図６に示したステップと同一または同様である。図６で説明したステップと同一または同様のステップについては、詳細な説明を省略する。
【０２３０】
ステップＳ３２２からステップＳ３２８までの一連の処理は、“０”固定のショート故障の発生箇所、または、オープン故障の発生箇所を判定する処理である。また、ステップＳ３３２からステップＳ３３８までの一連の処理は、“１”固定のショート故障の発生箇所を判定する処理である。
【０２３１】
ステップＳ３１４では、試験装置１０００は、試験対象の信号経路の故障の種類が“１”固定のショート故障か否かを、不良ネットリストに基づいて判定する。信号経路の故障の種類が“１”固定のショート故障である場合、試験装置１０００の動作は、ステップＳ３３２に移る。一方、信号経路の故障の種類が“１”固定のショート故障でない場合、すなわち、信号経路の故障の種類が“０”固定のショート故障、あるいは、オープン故障である場合、試験装置１０００の動作は、ステップＳ３２２に移る。
【０２３２】
ステップＳ３２２からステップＳ３２８までの一連の処理は、図６に示したステップＳ３２２からステップＳ３２８までの一連の処理と同一または同様である。例えば、試験装置１０００は、ステップＳ３２６で保持部７００から読み込んだ論理値（読み取り値）が論理値“１”である場合、ステップＳ３５０において、故障の発生箇所をレシーバ側と判定し、故障の発生箇所を判定する試験を終了する。また、例えば、試験装置１０００は、ステップＳ３２６で保持部７００から読み込んだ論理値（読み取り値）が論理値“０”である場合、ステップＳ３５２において、故障の発生箇所をドライバ側と判定し、故障の発生箇所を判定する試験を終了する。
【０２３３】
ステップＳ３３２からステップＳ３３８までの一連の処理は、図６に示したステップＳ３３２からステップＳ３３８までの一連の処理と同一または同様である。例えば、試験装置１０００は、ステップＳ３３６で保持部７００から読み込んだ論理値（読み取り値）が論理値“１”である場合、ステップＳ３５２において、故障の発生箇所をドライバ側と判定し、故障の発生箇所を判定する試験を終了する。また、例えば、試験装置１０００は、ステップＳ３３６で保持部７００から読み込んだ論理値（読み取り値）が論理値“０”である場合、ステップＳ３５０において、故障の発生箇所をレシーバ側と判定し、故障の発生箇所を判定する試験を終了する。
【０２３４】
このように、電子装置１０４では、信号経路で発生した故障の種類に応じて閾値ＶＴＨを切り替える処理を実行することなく、故障の種類に応じた閾値ＶＴＨと伝搬信号との大小関係を示す比較信号を保持部７００に保持させることができる。なお、故障の発生箇所の判定方法は、図１４に示す例に限定されない。
【０２３５】
以上、図１０から図１４に示す実施形態においても、図２から図６に示した実施形態と同様の効果を得ることができる。例えば、パルス生成部４４０は、試験信号がバウンダリセル４２０ａから出力されるタイミングに同期してパルスを遅延部６００に出力する。遅延部６００は、パルス生成部４４０から受けるパルスを、判定タイミングに対応する判定時間ＴＪだけ遅延させて保持部７００に出力する。そして、保持部７００は、比較部５０２から受ける比較信号を遅延部６００から受けるパルスに同期して取り込む。例えば、試験装置１０００は、配線長Ｌに基づいて決定された判定タイミングで保持部７００に取り込まれた比較信号を読み込むことにより、外観検査を実行することなく、複数の半導体装置２０４間の信号経路における故障の発生箇所を判定できる。
【０２３６】
さらに、比較部５０２は、信号経路で発生した故障の種類に応じて閾値ＶＴＨを切り替える処理を実行することなく、故障の種類に応じた閾値ＶＴＨと伝搬信号との大小関係を示す比較信号を生成できる。これにより、故障の発生箇所を判定する際の制御を、故障の種類に応じて閾値ＶＴＨを切り替える処理を実行する場合に比べて簡易にすることができる。
【０２３７】
図１５は、半導体装置、電子装置および電子装置の試験方法の別の実施形態を示す。図１から図１４で説明した要素と同一または同様の要素については、同一または同様の符号を付し、これ等については、詳細な説明を省略する。図１５に示す電子装置１０６は、図１０に示した半導体装置２０４（２０４Ａ、２０４Ｂ）の代わりに半導体装置２０６（２０６Ａ、２０６Ｂ）を有することを除いて、図１０に示した電子装置１０４と同一または同様である。例えば、電子装置１０６は、サーバ等の情報処理装置であり、ＪＴＡＧに対応した複数の半導体装置２０６（２０６Ａ、２０６Ｂ）を有する。そして、電子装置１０６は、電子装置１０６を試験する場合、端子ＴＣＫ、ＴＭＳ、ＴＲＳＴ、ＴＤＩ、ＴＤＯを介して試験装置１０００に接続される。
【０２３８】
半導体装置２０６（２０６Ａ、２０６Ｂ）は、図１０に示した試験回路４００（４００Ａ、４００Ｂ）、比較部５０２および遅延部６００の代わりに、試験回路４０２（４０２Ａ、４０２Ｂ）、比較部５０４および遅延部６０２を有する。また、半導体装置２０６では、図１０に示したパルス生成部４４０が半導体装置２０４から省かれ、セレクタ６１０が半導体装置２０４に追加される。半導体装置２０６のその他の構成は、図１０に示した半導体装置２０４と同一または同様である。なお、図１５では、図を見やすくするために、図１０と同様に、半導体装置２０６の本来の機能を実現する論理回路等の記載を省略している。
【０２３９】
半導体装置２０６Ａ、２０６Ｂは、例えば、プリント基板に搭載され、プリント基板上に配置されたプリント配線３２０により互いに接続される。例えば、半導体装置２０６Ａの複数の端子３００ｄのうちの１つは、配線長Ｌのプリント配線３２０により、半導体装置２０６Ｂの複数の端子３００ｒのうちの１つに接続される。半導体装置２０６Ａ、２０６Ｂ間の接続不良の試験に使用される試験用ブロックの構成は、半導体装置２０６Ａ、２０６Ｂで互いに同一または同様である。このため、図１５では、半導体装置２０６Ａについて説明する。
【０２４０】
半導体装置２０６Ａは、試験回路４０２Ａ、比較部５０４、遅延部６０２、セレクタ６１０および保持部７００を有する。試験回路４０２Ａは、図７に示した試験回路４０２Ａと同一または同様である。例えば、試験回路４０２Ａが有するＴＡＰコントローラ４１２は、信号ＵｐｄａｔａＤＲを遅延部６０２に出力する。
【０２４１】
遅延部６０２は、タイミング調整部の一例である。例えば、遅延部６０２には、試験対象の端子３００ｄと他の半導体装置２０６Ｂとを接続する配線３２０の長さＬに基づいて決定された判定タイミングに対応する遅延時間として、図１６等に示す判定時間ＴＪ１が設定される。そして、遅延部６０２は、ＴＡＰコントローラ４１２から受ける信号ＵｐｄａｔａＤＲを判定時間ＴＪ１だけ遅延させたパルスＰＬＳ１を、セレクタ６１０に出力する。なお、判定時間ＴＪ１は、図３等で説明した判定時間ＴＪである。すなわち、判定時間ＴＪ１は、判定タイミングに対応する遅延時間の一例である。したがって、パルスＰＬＳ１は、判定タイミングに対応するエッジを有する。
【０２４２】
さらに、遅延部６０２には、時間Ｔｒより大きい遅延時間として図１６等に示す判定時間ＴＪ２が設定される。そして、遅延部６０２は、ＴＡＰコントローラ４１２から受ける信号ＵｐｄａｔａＤＲを判定時間ＴＪ２だけ遅延させたパルスＰＬＳ２を、セレクタ６１０に出力する。以下、パルスＰＬＳ１、ＰＬＳ２は、区別せずに、パルスＰＬＳとも称される。
【０２４３】
セレクタ６１０は、例えば、遅延部６０２から受けたパルスＰＬＳ１、ＰＬＳ２のうちの一方を、試験装置１０００からの制御に基づいて選択する。そして、セレクタ６１０は、試験装置１０００からの制御に基づいて選択したパルスＰＬＳを保持部７００に出力する。例えば、セレクタ６１０は、故障の種類を判定する場合、パルスＰＬＳ２を保持部７００に出力し、故障の発生箇所を判定する場合、パルスＰＬＳ１を保持部７００に出力する。
【０２４４】
比較部５０４は、試験対象の端子３００ｄに接続され、試験対象の端子３００ｄに伝搬される伝搬信号を受ける。そして、比較部５０４は、半導体装置２０６Ａ、２０６Ｂ間の信号経路で発生した故障の種類に応じた閾値ＶＴＨと伝搬信号との比較結果を示す比較信号ＳＩＧ３を生成する。また、比較部５０４は、試験対象の端子３００ｄに伝搬される伝搬信号と閾値ＶＴＨ２との大小関係を示す第１比較信号ＳＩＧ１（以下、比較信号ＳＩＧ１とも称する）を生成する。そして、比較部５０４は、例えば、試験装置１０００からの制御に基づいて、比較信号ＳＩＧ１、ＳＩＧ３のうちの一方を保持部７００に出力する。
【０２４５】
例えば、比較部５０４は、図１０に示した比較部５０２にセレクタ５５０が追加されることを除いて、比較部５０２と同一または同様である。すなわち、比較部５０４は、信号比較部５２２、インバータ５３０、ノア回路５４０およびセレクタ５５０を有する。
【０２４６】
信号比較部５２２、インバータ５３０およびノア回路５４０は、図１０に示した信号比較部５２２、インバータ５３０およびノア回路５４０と同一または同様である。例えば、信号比較部５２２は、試験対象の端子３００ｄに伝搬される伝搬信号と閾値ＶＴＨ２との大小関係を示す第１比較信号ＳＩＧ１をノア回路５４０に出力する。さらに、信号比較部５２２は、第１比較信号ＳＩＧ１をセレクタ５５０に出力する。また、例えば、インバータ５３０は、試験対象の端子３００ｄに伝搬される伝搬信号を反転した第２比較信号ＳＩＧ２（以下、比較信号ＳＩＧ２とも称する）をノア回路５４０に出力する。そして、ノア回路５４０は、第１比較信号ＳＩＧ１と第２比較信号ＳＩＧ２との否定論理和を演算し、演算結果を示す比較信号ＳＩＧ３をセレクタ５５０に出力する。
【０２４７】
したがって、ノア回路５４０は、伝搬信号の電圧が閾値ＶＴＨ１未満の場合、または、伝搬信号の電圧が閾値ＶＴＨ２より大きい場合、論理値“０”の信号を比較信号ＳＩＧ３としてセレクタ５５０に出力する。また、ノア回路５４０は、伝搬信号の電圧が閾値ＶＴＨ１より大きく閾値ＶＴＨ２未満の場合、論理値“１”の信号を比較信号ＳＩＧ３としてセレクタ５５０に出力する。以下、比較信号ＳＩＧ１１、ＳＩＧ２、ＳＩＧ３は、区別せずに、比較信号ＳＩＧとも称される。
【０２４８】
セレクタ５５０は、例えば、信号比較部５２２から受けた比較信号ＳＩＧ１とノア回路５４０から受けた比較信号ＳＩＧ３とのうちの一方を、試験装置１０００からの制御に基づいて選択する。そして、セレクタ５５０は、試験装置１０００からの制御に基づいて選択した比較信号ＳＩＧを保持部７００に出力する。例えば、セレクタ５５０は、故障の種類を判定する場合、比較信号ＳＩＧ１を保持部７００に出力し、故障の発生箇所を判定する場合、比較信号ＳＩＧ３を保持部７００に出力する。
【０２４９】
このように、比較部５０４は、信号経路で発生した故障の種類に応じて閾値ＶＴＨを切り替える処理を実行することなく、故障の種類に応じた閾値ＶＴＨと伝搬信号との大小関係を示す比較信号ＳＩＧ３を生成できる。
【０２５０】
保持部７００は、図２に示した保持部７００と同一または同様である。例えば、保持部７００は、比較部５０４のセレクタ５５０から受ける比較信号ＳＩＧを遅延部６０２からセレクタ６１０を介して受けるパルスＰＬＳに同期して取り込んで保持する。そして、保持部７００は、保持した比較信号ＳＩＧをバウンダリセル４２０ｂに出力する。
【０２５１】
例えば、故障の種類を判定する場合、保持部７００は、セレクタ５５０から受ける比較信号ＳＩＧ１を、セレクタ６１０から受けるパルスＰＬＳ２に同期して取り込んで保持する。また、故障の発生箇所を判定する場合、保持部７００は、セレクタ５５０から受ける比較信号ＳＩＧ３を、セレクタ６１０から受けるパルスＰＬＳ１に同期して取り込んで保持する。
【０２５２】
このように、保持部７００は、判定タイミングに対応するエッジを有するパルスＰＬＳ１に同期して比較信号ＳＩＧ３を取り込むことにより、故障の発生箇所を判定する際に使用する信号として比較信号ＳＩＧ３を保持する。また、保持部７００は、パルスＰＬＳ２に同期して比較信号ＳＩＧ１を取り込むことにより、故障の種類を判定する際に使用する信号として比較信号ＳＩＧ１を保持する。
【０２５３】
なお、バウンダリセル４２０ａ、４２０ｂ、出力バッファ４３０、比較部５０４、遅延部６０２、セレクタ６１０および保持部７００は、例えば、試験対象の端子３００ｄ毎に設けられる。また、電子装置１０６および半導体装置２０６の構成は、図１５に示す例に限定されない。例えば、電子装置１０６が有する半導体装置２０６の数は、２つに限定されない。また、半導体装置２０６は、試験回路４０２Ａの代わりに図１０に示した試験回路４００Ａを有し、パルス生成部４４０が追加されてもよい。
【０２５４】
図１６は、オープン故障が発生した場合のドライバ側の電圧波形の一例を示す。なお、図１６では、遅延部６０２の出力として、パルスＰＬＳ１を破線で示し、パルスＰＬＳ２を実線で示す。また、保持部７００に保持される論理値は、保持部７００がパルスＰＬＳ２に同期して比較信号ＳＩＧを取り込んだ場合を示す。図３、図４、図８、図９、図１１、図１２および図１３で説明した電圧波形と同一または同様の電圧波形については、詳細な説明を省略する。
【０２５５】
バウンダリセル４２０ａ（ＢＣ４２０ａ）の出力の電圧波形、信号比較部５２２およびインバータ５３０の入力の電圧波形は、図１１で説明した各々の電圧波形と同一または同様である。また、信号比較部５２２の出力（比較信号ＳＩＧ１）の電圧波形、インバータ５３０の出力（比較信号ＳＩＧ２）の電圧波形およびノア回路５４０の出力（比較信号ＳＩＧ３）の電圧波形は、図１１で説明した各々の電圧波形と同一または同様である。信号ＵｐｄａｔａＤＲの電圧波形は、図８で説明した信号ＵｐｄａｔａＤＲの電圧波形と同一または同様である。例えば、信号ＵｐｄａｔａＤＲは、バウンダリセル４２０ａの出力に同期してＴＡＰコントローラ４１２から遅延部６０２に出力される。
【０２５６】
遅延部６０２の２つの出力のうちの一方の出力であるパルスＰＬＳ１の電圧波形は、破線で示すように、図８で説明した遅延部６００の出力の電圧波形と同一または同様である。すなわち、遅延部６０２は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から判定時間ＴＪ１が経過した判定タイミングで、パルスＰＬＳ１をセレクタ６１０に出力する。
【０２５７】
また、遅延部６０２の２つの出力のうちの他方の出力であるパルスＰＬＳ２の電圧は、実線で示すように、信号ＵｐｄａｔａＤＲが接地電圧から電源電圧に変化した時刻から判定時間ＴＪ２が経過した時刻に、接地電圧から電源電圧に変化する。そして、パルスＰＬＳ２は、信号ＵｐｄａｔａＤＲが電源電圧から接地電圧に変化した時刻から判定時間ＴＪ２が経過した時刻に、電源電圧から接地電圧に変化する。すなわち、遅延部６０２は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から判定時間ＴＪ２が経過したタイミングで、パルスＰＬＳ２をセレクタ６１０に出力する。なお、判定時間ＴＪ２は、図１５で説明したよに、時間Ｔｒより大きい遅延時間として遅延部６０２に予め設定される。
【０２５８】
図１６に示す例では、保持部７００に保持される論理値は、故障の種類を判定する場合に保持部７００に保持される論理値を示す。この場合、保持部７００は、パルスＰＬＳ１、ＰＬＳ２のうちのパルスＰＬＳ２をセレクタ６１０から受け、比較信号ＳＩＧ１、ＳＩＧ３のうちの比較信号ＳＩＧ１をセレクタ５５０から受ける。
【０２５９】
したがって、保持部７００に保持される論理値は、パルスＰＬＳ２の立ち上がりにおける比較信号ＳＩＧ１の電圧が電源電圧であるため、初期状態の論理値“０”（接地電圧）から論理値“１”（電源電圧）に変化する。すなわち、保持部７００に保持される論理値は、故障の種類を判定する場合、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から判定時間ＴＪ２が経過したタイミング以降では、論理値“１”（電源電圧）に維持される。
【０２６０】
なお、故障の発生箇所を判定する場合では、保持部７００に保持される論理値は、図１１で説明した保持部７００に保持される論理値と同一または同様である。
【０２６１】
図１７は、ショート故障が発生した場合のドライバ側の電圧波形の一例を示す。なお、図１７では、図１６と同様に、遅延部６０２の出力として、パルスＰＬＳ１を破線で示し、パルスＰＬＳ２を実線で示す。また、保持部７００に保持される論理値は、図１６と同様に、保持部７００がパルスＰＬＳ２に同期して比較信号ＳＩＧを取り込んだ場合を示す。図３、図４、図８、図９、図１１、図１２、図１３および図１６で説明した電圧波形と同一または同様の電圧波形については、詳細な説明を省略する。
【０２６２】
バウンダリセル４２０ａ（ＢＣ４２０ａ）の出力の電圧波形、信号比較部５２２およびインバータ５３０の入力の電圧波形は、図１２で説明した各々の電圧波形と同一または同様である。また、信号比較部５２２の出力（比較信号ＳＩＧ１）の電圧波形、インバータ５３０の出力（比較信号ＳＩＧ２）の電圧波形およびノア回路５４０の出力（比較信号ＳＩＧ３）の電圧波形は、図１２で説明した各々の電圧波形と同一または同様である。信号ＵｐｄａｔａＤＲの電圧波形および遅延部６０２の出力の電圧波形は、図１６で説明した信号ＵｐｄａｔａＤＲの電圧波形および遅延部６０２の出力の電圧波形と同一または同様である。
【０２６３】
図１７に示す例では、保持部７００に保持される論理値は、故障の種類を判定する場合に保持部７００に保持される論理値を示す。この場合、保持部７００は、パルスＰＬＳ１、ＰＬＳ２のうちのパルスＰＬＳ２をセレクタ６１０から受け、比較信号ＳＩＧ１、ＳＩＧ３のうちの比較信号ＳＩＧ１をセレクタ５５０から受ける。
【０２６４】
したがって、保持部７００に保持される論理値は、パルスＰＬＳ２の立ち上がりにおける比較信号ＳＩＧ１の電圧が接地電圧であるため、初期状態の論理値“０”（接地電圧）に維持される。なお、故障の発生箇所を判定する場合では、保持部７００に保持される論理値は、図１２で説明した保持部７００に保持される論理値と同一または同様である。
【０２６５】
図１６および図１７に示したように、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から判定時間ＴＪ２が経過したタイミングでは、比較信号ＳＩＧ１の論理値は、故障の種類がオープン故障か否かによって異なる。したがって、保持部７００は、パルスＰＬＳ２に同期して比較信号ＳＩＧ１を取り込むことにより、故障の種類を判定する際に使用する比較信号ＳＩＧ１を保持できる。例えば、保持部７００は、図１６に示したように、オープン故障が発生した場合、故障の発生箇所に拘わらず、論理値“１”の比較信号ＳＩＧを保持する。また、保持部７００は、図１７に示したように、ショート故障が発生した場合、故障の発生箇所に拘わらず、論理値“０”の比較信号ＳＩＧを保持する。したがって、例えば、試験装置１０００は、パルスＰＬＳ２に同期して保持部７００に取り込まれた比較信号ＳＩＧの論理値に基づいて、半導体装置２０４間の信号経路に発生した故障の種類を判定することができる。
【０２６６】
図１８は、図１５に示した電子装置１０６の試験方法の一例を示す。なお、図１８に示す試験は、例えば、図１５に示した半導体装置２０６Ａ、２０６Ｂ間の信号経路の故障を検出する試験であり、電子装置１０６を試験する試験装置１０００からの制御に基づいて実行される。図１８に示す試験では、ステップＳ１０２、Ｓ１１２、Ｓ１１４が図５に示した試験に追加され、図５に示したステップＳ１７０の処理の代わりにステップＳ１７２、Ｓ１７４、Ｓ１７６の各処理が実行される。図１８に示す試験のその他のステップは、図５に示したステップと同一または同様である。図５で説明したステップと同一または同様のステップについては、詳細な説明を省略する。
【０２６７】
ステップＳ１００では、試験装置１０００は、半導体装置２０６Ａ、２０６Ｂ間の信号経路のうち、試験対象の信号経路を選択する。これにより、試験対象の端子３００ｄが選択される。
【０２６８】
次に、ステップＳ１０２では、試験装置１０００は、ステップＳ１００で選択された試験対象の端子３００ｄに対応するセレクタ６１０の出力として、パルスＰＬＳ１、ＰＬＳ２のうち、パルスＰＬＳ２を選択する。さらに、試験装置１０００は、ステップＳ１００で選択された試験対象の端子３００ｄに対応する比較部５０４のセレクタ５５０の出力として、比較信号ＳＩＧ１、ＳＩＧ３のうち、比較信号ＳＩＧ１を選択する。これにより、例えば、ステップＳ１００で選択された試験対象の端子３００ｄに対応するセレクタ６１０は、遅延部６０２から受けるパルスＰＬＳ１、ＰＬＳ２のうち、パルスＰＬＳ２を保持部７００に出力する。また、ステップＳ１００で選択された試験対象の端子３００ｄに対応する比較部５０４のセレクタ５５０は、比較信号ＳＩＧ１、ＳＩＧ３のうち、比較信号ＳＩＧ１を保持部７００に出力する。
【０２６９】
次に、ステップＳ１１０では、試験装置１０００は、ステップＳ１００で選択した信号経路を用いて、ドライバ側のバウンダリセル４２０から論理値“１”（電源電圧）の試験信号をレシーバ側に出力する。なお、図５で説明したように、全てのバウンダリセル４２０の初期値は、ステップＳ１１０の処理が実行される前に、論理値“０”（接地電圧）にセットされる。
【０２７０】
ステップＳ１１０の処理により、例えば、ステップＳ１００で選択された試験対象の端子３００ｄに対応するバウンダリセル４２０ａは、出力バッファ４３０を介して、論理値“１”の試験信号を試験対象の端子３００ｄからレシーバ側の端子３００ｒに出力する。また、保持部７００は、試験信号が論理値“０”から論理値“１”に変化した時刻から判定時間ＴＪ２が経過したタイミングで、遅延部６０２からセレクタ６１０を介してパルスＰＬＳ２を受ける。そして、保持部７００は、比較部５０４のセレクタ５５０から受ける比較信号ＳＩＧ１をパルスＰＬＳ２に同期して取り込んで保持する。なお、試験装置１０００は、保持部７００がパルスＰＬＳ２に同期して比較信号ＳＩＧ１を取り込むまで、ステップＳ１１２の処理を待機する。例えば、試験装置１０００は、ステップＳ１１０の処理を実行してから判定時間ＴＪ２が経過した場合、動作をステップＳ１１２に移す。
【０２７１】
ステップＳ１１２では、試験装置１０００は、保持部７００に保持された比較信号ＳＩＧ１の論理値を読み込む。例えば、試験装置１０００は、保持部７００に保持された比較信号ＳＩＧ１の論理値をバウンダリセル４２０ｂに書き込む。そして、試験装置１０００は、バウンダリセル４２０をスキャン動作させることにより、バウンダリセル４２０ｂの論理値を読み込む。このように、試験装置１０００は、判定時間ＴＪ２に対応するタイミングで保持部７００に取り込まれた比較信号ＳＩＧ１の論理値を保持部７００から読み込む。
【０２７２】
次に、ステップＳ１１４では、試験装置１０００は、ステップＳ１１２で保持部７００から読み込んだ論理値（読み取り値）が論理値“０”であるか否かを判定する。読み取り値が論理値“０”である場合、試験装置１０００の動作は、ステップＳ１２０に移る。一方、読み取り値が論理値“０”でない場合、すなわち、読み取り値が論理値“１”である場合、試験装置１０００は、ステップＳ１００で選択した信号経路にオープン故障が発生していると判定し、動作をステップＳ１７２に移す。
【０２７３】
ステップＳ１２０では、試験装置１０００は、ステップＳ１００で選択した信号経路のレシーバ側のバウンダリセル４２０の論理値を読み込む。例えば、試験装置１０００は、バウンダリセル４２０をスキャン動作させることにより、バウンダリセル４２０の論理値を読み込む。
【０２７４】
次に、ステップＳ１３０では、試験装置１０００は、ステップＳ１２０でレシーバ側のバウンダリセル４２０から読み込んだ論理値（読み取り値）が論理値“１”であるか否かを判定する。読み取り値が論理値“１”である場合、試験装置１０００の動作は、ステップＳ１４０に移る。一方、読み取り値が論理値“１”でない場合、すなわち、読み取り値が論理値“０”である場合、試験装置１０００は、ステップＳ１００で選択した信号経路に“０”固定のショート故障が発生していると判定し、動作をステップＳ１７４に移す。
【０２７５】
ステップＳ１４０では、試験装置１０００は、ステップＳ１００で選択した信号経路を用いて、ドライバ側のバウンダリセル４２０から論理値“０”の試験信号をレシーバ側に出力する。例えば、試験装置１０００は、バウンダリセル４２０をスキャン動作させることにより、全てのバウンダリセル４２０の初期値を論理値“１”にセットする。そして、試験装置１０００は、バウンダリセル４２０をスキャン動作させることにより、ステップＳ１００で選択した試験対象の端子３００ｄに対応するバウンダリセル４２０ａに論理値“０”をセットする。これにより、例えば、ステップＳ１００で選択された試験対象の端子３００ｄに対応するバウンダリセル４２０ａは、出力バッファ４３０を介して、論理値“０”の試験信号を試験対象の端子３００ｄからレシーバ側の端子３００ｒに出力する。
【０２７６】
次に、ステップＳ１５０では、試験装置１０００は、ステップＳ１００で選択した信号経路のレシーバ側のバウンダリセル４２０の論理値を読み込む。例えば、試験装置１０００は、バウンダリセル４２０をスキャン動作させることにより、バウンダリセル４２０の論理値を読み込む。
【０２７７】
次に、ステップＳ１６０では、試験装置１０００は、ステップＳ１５０でレシーバ側のバウンダリセル４２０から読み込んだ論理値（読み取り値）が論理値“０”であるか否かを判定する。読み取り値が論理値“０”である場合、試験装置１０００の動作は、ステップＳ１８０に移る。一方、読み取り値が論理値“０”でない場合、すなわち、読み取り値が論理値“１”である場合、試験装置１０００は、ステップＳ１００で選択した信号経路に“１”固定のショート故障が発生していると判定し、動作をステップＳ１７６に移す。
【０２７８】
ステップＳ１７２では、試験装置１０００は、ステップＳ１００で選択した信号経路に発生した故障の種類をオープン故障と判定し、判定した故障の種類を信号経路に対応付けて不良ネットリストに登録する。ステップＳ１７２の処理が実行された後、試験装置１０００の動作は、ステップＳ１８０に移る。
【０２７９】
ステップＳ１７４では、試験装置１０００は、ステップＳ１００で選択した信号経路に発生した故障の種類を“０”固定のショート故障と判定し、判定した故障の種類を信号経路に対応付けて不良ネットリストに登録する。ステップＳ１７４の処理が実行された後、試験装置１０００の動作は、ステップＳ１８０に移る。
【０２８０】
ステップＳ１７６では、試験装置１０００は、ステップＳ１００で選択した信号経路に発生した故障の種類を“１”固定のショート故障と判定し、判定した故障の種類を信号経路に対応付けて不良ネットリストに登録する。ステップＳ１７６の処理が実行された後、試験装置１０００の動作は、ステップＳ１８０に移る。
【０２８１】
ステップＳ１８０では、試験装置１０００は、半導体装置２０６Ａ、２０６Ｂ間の信号経路のうち、故障の検出対象の全ての信号経路に対して試験が完了したか否かを判定する。全ての信号経路に対して試験が完了した場合、試験装置１０００の動作は、ステップＳ１９０に移る。一方、試験が完了していない信号経路が存在する場合、試験装置１０００の動作は、ステップＳ１００に戻る。
【０２８２】
ステップＳ１９０では、試験装置１０００は、不良ネットリストが空か否かを判定する。不良ネットリストが空の場合、試験装置１０００の動作は、ステップＳ２００に移る。一方、不良ネットリストが空でない場合、すなわち、故障が発生した信号経路が不良ネットリストに登録されている場合、試験装置１０００の動作は、ステップＳ３０２に移る。
【０２８３】
ステップＳ２００では、試験装置１０００は、電子装置１０６を良品と判定し、半導体装置２０６Ａ、２０６Ｂ間の信号経路の故障を検出する試験を終了する。
【０２８４】
ステップＳ３０２では、試験装置１０００は、故障の発生箇所を判定する。例えば、試験装置１０００は、図１９に示す試験を実行して、故障の発生箇所がレシーバ側かドライバ側かを判定する。ステップＳ３０２の処理の終了により、半導体装置２０６Ａ、２０６Ｂ間の信号経路の故障を検出する試験は終了する。なお、電子装置１０６の試験方法は、図１８に示す例に限定されない。
【０２８５】
図１９は、図１５に示した電子装置１０６の故障の発生箇所の判定方法の一例を示す。なお、図１９に示す試験は、図１８に示したステップＳ３０２の処理であり、電子装置１０６を試験する試験装置１０００からの制御に基づいて実行される。また、図１９に示す試験は、図１８に示したステップＳ１７２、Ｓ１７４、Ｓ１７６で不良ネットリストに登録された信号経路毎に実行される。図１９に示す試験は、ステップＳ３１３が図１４に示した試験に追加されることを除いて、図１４に示した試験と同一または同様である。図１４で説明したステップと同一または同様のステップについては、詳細な説明を省略する。
【０２８６】
ステップＳ３２２からステップＳ３２８までの一連の処理は、“０”固定のショート故障の発生箇所、または、オープン故障の発生箇所を判定する処理である。また、ステップＳ３３２からステップＳ３３８までの一連の処理は、“１”固定のショート故障の発生箇所を判定する処理である。
【０２８７】
ステップＳ３１３では、試験装置１０００は、試験対象の端子３００ｄに対応するセレクタ６１０の出力として、パルスＰＬＳ１、ＰＬＳ２のうち、パルスＰＬＳ１を選択する。さらに、試験装置１０００は、試験対象の端子３００ｄに対応する比較部５０４のセレクタ５５０の出力として、比較信号ＳＩＧ１、ＳＩＧ３のうち、比較信号ＳＩＧ３を選択する。これにより、例えば、試験対象の端子３００ｄに対応するセレクタ６１０は、遅延部６０２から受けるパルスＰＬＳ１、ＰＬＳ２のうち、パルスＰＬＳ１を保持部７００に出力する。また、試験対象の端子３００ｄに対応する比較部５０４のセレクタ５５０は、比較信号ＳＩＧ１、ＳＩＧ２のうち、比較信号ＳＩＧ３を保持部７００に出力する。
【０２８８】
すなわち、保持部７００が受けるパルスＰＬＳ１および比較信号ＳＩＧ３は、図１４に示した試験において保持部７００が受けるパルスおよび比較信号と同一または同様である。このため、ステップＳ３１４以降の処理は、図１４に示した試験と同一または同様である。したがって、電子装置１０６においても、信号経路で発生した故障の種類に応じて閾値ＶＴＨを切り替える処理を実行することなく、故障の種類に応じた閾値ＶＴＨと伝搬信号との大小関係を示す比較信号ＳＩＧ３を保持部７００に保持させることができる。なお、故障の発生箇所の判定方法は、図１９に示す例に限定されない。
【０２８９】
以上、図１５から図１９に示す実施形態においても、図１０から図１４に示した実施形態と同様の効果を得ることができる。例えば、保持部７００は、比較部５０４から受ける比較信号ＳＩＧ３を遅延部６００から受けるパルスＰＬＳ１に同期して取り込む。試験装置１０００は、配線長Ｌに基づいて決定された判定タイミングで保持部７００に取り込まれた比較信号を読み込むことにより、外観検査を実行することなく、複数の半導体装置２０６間の信号経路における故障の発生箇所を判定できる。
【０２９０】
また、半導体装置２０６は、ＴＡＰコントローラ４１２で生成される信号ＵｐｄａｔａＤＲを遅延させたパルスを用いて、保持部７００による比較信号ＳＩＧの取り込みのタイミングを制御する。このため、パルス生成部４４０を設ける場合に比べて、回路規模を低減することができる。
【０２９１】
また、比較部５０４は、信号経路で発生した故障の種類に応じて閾値ＶＴＨを切り替える処理を実行することなく、故障の種類に応じた閾値ＶＴＨと伝搬信号との大小関係を示す比較信号ＳＩＧ３を生成できる。これにより、故障の発生箇所を判定する際の制御を、故障の種類に応じて閾値ＶＴＨを切り替える処理を実行する場合に比べて簡易にすることができる。
【０２９２】
さらに、比較部５０４は、故障の種類を判定する場合、オープン故障に対応付けられた閾値ＶＴＨ２と伝搬信号との比較結果を示す比較信号ＳＩＧ１を保持部７００に出力する。比較信号ＳＩＧ１の論理値は、バウンダリセル４２０ａの出力が接地電圧から電圧ＶＨに変化した時刻から判定時間ＴＪ２が経過したタイミング以降では、故障の種類がオープン故障か否かによって異なる。したがって、保持部７００は、故障の種類を判定する場合、判定時間ＴＪ２の経過後に受けるパルスＰＬＳ２に同期して比較信号ＳＩＧ１を取り込む。この結果、例えば、試験装置１０００は、パルスＰＬＳ２に同期して保持部７００に取り込まれた比較信号ＳＩＧ１を読み込むことにより、故障の種類を判定できる。
【０２９３】
以上の実施形態において説明した発明を整理して、付記として以下の通り開示する。
（付記１）
他の半導体装置に接続される半導体装置において、
試験用の信号を試験対象の端子から前記他の半導体装置に出力する試験信号出力部と、
前記試験対象の端子に伝搬される伝搬信号を受け、信号経路で発生した故障の種類に応じた閾値と前記伝搬信号とを比較し、比較結果を示す比較信号を生成する比較部と、
前記試験対象の端子と前記他の半導体装置とを接続する配線の長さに基づいて決定された判定タイミングが設定されるタイミング調整部と、
前記比較信号を前記比較部から受け、前記判定タイミングで前記比較信号を取り込むことにより、前記故障の発生箇所を判定する際に使用する信号として前記比較信号を保持する保持部とを有する
ことを特徴とする半導体装置。
（付記２）
付記１に記載の半導体装置において、
前記試験用の信号が前記試験信号出力部から出力されるタイミングに同期してパルスを生成し、生成した前記パルスを前記タイミング調整部に出力するパルス生成部をさらに有し、
前記タイミング調整部は、前記パルス生成部から受ける前記パルスを、前記判定タイミングに対応する遅延時間だけ遅延させて前記保持部に出力し、
前記保持部は、前記比較部から受ける前記比較信号を前記タイミング調整部から受ける前記パルスに同期して取り込む
ことを特徴とする半導体装置。
（付記３）
付記１または付記２に記載の半導体装置において、
前記比較部は、
前記信号経路で発生した前記故障の種類に基づいて、前記伝搬信号と比較する前記閾値を、前記故障の種類毎に予め決められた前記閾値から選択する閾値選択部と、
前記閾値選択部で選択された前記閾値と前記伝搬信号との大小関係に応じた信号を前記比較信号として前記保持部に出力する比較信号生成部とを有する
ことを特徴とする半導体装置。
（付記４）
付記１または付記２に記載の半導体装置において、
前記故障の種類は、前記信号経路が開放状態になるオープン故障と前記信号経路が電源に短絡するショート故障とを含み、
前記オープン故障に対応付けられた前記閾値は、前記ショート故障に対応付けられた前記閾値より大きい電圧値に設定され、
前記比較部は、
前記オープン故障に対応付けられた前記閾値と前記伝搬信号との大小関係に応じた第１比較信号を生成する第１信号生成部と、
前記ショート故障に対応付けられた前記閾値と前記伝搬信号との大小関係に応じた第２比較信号を生成する第２信号生成部と、
前記第１比較信号および前記第２比較信号に基づいて前記比較信号を生成し、生成した前記比較信号を前記保持部に出力する比較信号生成部とを有する
ことを特徴とする半導体装置。
（付記５）
付記４に記載の半導体装置において、
前記第１信号生成部は、前記伝搬信号が前記オープン故障に対応付けられた前記閾値より大きい場合に真を示す前記第１比較信号を生成し、前記伝搬信号が前記オープン故障に対応付けられた前記閾値より小さい場合に偽を示す前記第１比較信号を生成し、
前記第２信号生成部は、前記伝搬信号が前記ショート故障に対応付けられた前記閾値より大きい場合に偽を示す前記第２比較信号を生成し、前記伝搬信号が前記ショート故障に対応付けられた前記閾値より小さい場合に真を示す前記第２比較信号を生成し、
前記比較信号生成部は、前記第１比較信号と前記第２比較信号との否定論理和を演算し、演算結果を前記比較信号として前記保持部に出力する
ことを特徴とする半導体装置。
（付記６）
互いに接続される複数の半導体装置を有する電子装置において、
前記複数の半導体装置のいずれかの半導体装置は、
試験用の信号を試験対象の端子から他の半導体装置に出力する試験信号出力部と、
前記試験対象の端子に伝搬される伝搬信号を受け、信号経路で発生した故障の種類に応じた閾値と前記伝搬信号とを比較し、比較結果を示す比較信号を生成する比較部と、
前記試験対象の端子と前記他の半導体装置とを接続する配線の長さに基づいて決定された判定タイミングが設定されるタイミング調整部と、
前記比較信号を前記比較部から受け、前記判定タイミングで前記比較信号を取り込むことにより、前記故障の発生箇所を判定する際に使用する信号として前記比較信号を保持する保持部とを有する
ことを特徴とする電子装置。
（付記７）
付記６に記載の電子装置において、
前記いずれかの半導体装置は、前記試験用の信号が前記試験信号出力部から出力されるタイミングに同期してパルスを生成し、生成した前記パルスを前記タイミング調整部に出力するパルス生成部をさらに有し、
前記タイミング調整部は、前記パルス生成部から受ける前記パルスを、前記判定タイミングに対応する遅延時間だけ遅延させて前記保持部に出力し、
前記保持部は、前記比較部から受ける前記比較信号を前記タイミング調整部から受ける前記パルスに同期して取り込む
ことを特徴とする電子装置。
（付記８）
付記６または付記７に記載の電子装置において、
前記比較部は、
前記信号経路で発生した前記故障の種類に基づいて、前記伝搬信号と比較する前記閾値を、前記故障の種類毎に予め決められた前記閾値から選択する閾値選択部と、
前記閾値選択部で選択された前記閾値と前記伝搬信号との大小関係に応じた信号を前記比較信号として前記保持部に出力する比較信号生成部とを有する
ことを特徴とする電子装置。
（付記９）
付記６または付記７に記載の電子装置において、
前記故障の種類は、前記信号経路が開放状態になるオープン故障と前記信号経路が電源に短絡するショート故障とを含み、
前記オープン故障に対応付けられた前記閾値は、前記ショート故障に対応付けられた前記閾値より大きい電圧値に設定され、
前記比較部は、
前記オープン故障に対応付けられた前記閾値と前記伝搬信号との大小関係に応じた第１比較信号を生成する第１信号生成部と、
前記ショート故障に対応付けられた前記閾値と前記伝搬信号との大小関係に応じた第２比較信号を生成する第２信号生成部と、
前記第１比較信号および前記第２比較信号に基づいて前記比較信号を生成し、生成した前記比較信号を前記保持部に出力する比較信号生成部とを有する
ことを特徴とする電子装置。
（付記１０）
付記９に記載の電子装置において、
前記第１信号生成部は、前記伝搬信号が前記オープン故障に対応付けられた前記閾値より大きい場合に真を示す前記第１比較信号を生成し、前記伝搬信号が前記オープン故障に対応付けられた前記閾値より小さい場合に偽を示す前記第１比較信号を生成し、
前記第２信号生成部は、前記伝搬信号が前記ショート故障に対応付けられた前記閾値より大きい場合に偽を示す前記第２比較信号を生成し、前記伝搬信号が前記ショート故障に対応付けられた前記閾値より小さい場合に真を示す前記第２比較信号を生成し、
前記比較信号生成部は、前記第１比較信号と前記第２比較信号との否定論理和を演算し、演算結果を前記比較信号として前記保持部に出力する
ことを特徴とする電子装置。
（付記１１）
互いに接続される複数の半導体装置を有する電子装置の試験方法において、
前記複数の半導体装置のいずれかの半導体装置が有する試験信号出力部が、試験用の信号を試験対象の端子から他の半導体装置に出力し、
前記いずれかの半導体装置が有する比較部が、前記試験対象の端子に伝搬される伝搬信号を受け、信号経路で発生した故障の種類に応じた閾値と前記伝搬信号とを比較し、比較結果を示す比較信号を生成し、
前記いずれかの半導体装置が有する保持部が、前記比較信号を前記比較部から受け、前記試験対象の端子と前記他の半導体装置とを接続する配線の長さに基づいて決定された判定タイミングで前記比較信号を取り込むことにより、前記故障の発生箇所を判定する際に使用する信号として前記比較信号を保持する
ことを特徴とする電子装置の試験方法。
（付記１２）
付記１１に記載の電子装置の試験方法において、
前記いずれかの半導体装置が有するパルス生成部が、前記試験用の信号が前記試験信号出力部から出力されるタイミングに同期してパルスを生成し、生成した前記パルスを前記いずれかの半導体装置が有するタイミング調整部に出力し、
前記タイミング調整部が、前記パルス生成部から受ける前記パルスを、前記判定タイミングに対応する遅延時間だけ遅延させて前記保持部に出力し、
前記保持部が、前記比較部から受ける前記比較信号を前記タイミング調整部から受ける前記パルスに同期して取り込む
ことを特徴とする電子装置の試験方法。
（付記１３）
付記１１または付記１２に記載の電子装置の試験方法において、
前記比較部が有する閾値選択部が、前記信号経路で発生した前記故障の種類に基づいて、前記伝搬信号と比較する前記閾値を、前記故障の種類毎に予め決められた前記閾値から選択し、
前記比較部が有する比較信号生成部が、前記閾値選択部で選択された前記閾値と前記伝搬信号との大小関係に応じた信号を前記比較信号として前記保持部に出力する
ことを特徴とする電子装置の試験方法。
（付記１４）
付記１１または付記１２に記載の電子装置の試験方法において、
前記故障の種類は、前記信号経路が開放状態になるオープン故障と前記信号経路が電源に短絡するショート故障とを含み、
前記オープン故障に対応付けられた前記閾値は、前記ショート故障に対応付けられた前記閾値より大きい電圧値に設定され、
前記比較部が有する第１信号生成部が、前記オープン故障に対応付けられた前記閾値と前記伝搬信号との大小関係に応じた第１比較信号を生成し、
前記比較部が有する第２信号生成部が、前記ショート故障に対応付けられた前記閾値と前記伝搬信号との大小関係に応じた第２比較信号を生成し、
前記比較部が有する比較信号生成部が、前記第１比較信号および前記第２比較信号に基づいて前記比較信号を生成し、生成した前記比較信号を前記保持部に出力する
ことを特徴とする電子装置の試験方法。
（付記１５）
付記１４に記載の電子装置の試験方法において、
前記第１信号生成部が、前記伝搬信号が前記オープン故障に対応付けられた前記閾値より大きい場合に真を示す前記第１比較信号を生成し、前記伝搬信号が前記オープン故障に対応付けられた前記閾値より小さい場合に偽を示す前記第１比較信号を生成し、
前記第２信号生成部が、前記伝搬信号が前記ショート故障に対応付けられた前記閾値より大きい場合に偽を示す前記第２比較信号を生成し、前記伝搬信号が前記ショート故障に対応付けられた前記閾値より小さい場合に真を示す前記第２比較信号を生成し、
前記比較信号生成部が、前記第１比較信号と前記第２比較信号との否定論理和を演算し、演算結果を前記比較信号として前記保持部に出力する
ことを特徴とする電子装置の試験方法。
（付記１６）
互いに接続される複数の半導体装置を有し、前記複数の半導体装置のいずれかの半導体装置が、試験用の信号を試験対象の端子から他の半導体装置に出力する試験信号出力部と、前記試験対象の端子に伝搬される伝搬信号を受け、信号経路で発生した故障の種類に応じた閾値と前記伝搬信号とを比較し、比較結果を示す比較信号を生成する比較部と、前記試験対象の端子と前記他の半導体装置とを接続する配線の長さに基づいて決定された判定タイミングが設定されるタイミング調整部と、前記比較信号を前記比較部から受け、前記判定タイミングで前記比較信号を取り込むことにより、前記故障の発生箇所を判定する際に使用する信号として前記比較信号を保持する保持部とを有する電子装置の試験方法において、
前記電子装置を試験する試験装置が、
前記試験用の信号の論理値を変化させ、
前記判定タイミングで前記保持部に取り込まれた前記比較信号の論理値を、前記保持部から読み込み、
前記保持部から読み出した前記比較信号の論理値に基づいて、前記故障の発生箇所を判定する
ことを特徴とする電子装置の試験方法。
【０２９４】
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずである。したがって、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。
【符号の説明】
【０２９５】
１０‥電子装置；２０‥半導体装置；３０‥端子；４０‥試験信号出力部；５０‥比較部；６０‥タイミング調整部；７０‥保持部；１００、１０２、１０４、１０６‥電子装置；２００、２０２、２０４、２０６‥半導体装置；３００‥端子；４００、４０２‥試験回路；４１０、４１２‥ＴＡＰコントローラ；４２０‥バウンダリセル；４３０‥出力バッファ；４４０‥パルス生成部；５００、５０２、５０４‥比較部；５１０‥閾値選択部；５２０、５２２‥信号比較部；５３０‥インバータ；５４０‥ノア回路；５５０‥セレクタ；６００、６０２‥遅延部；６１０‥セレクタ；７００‥保持部；１０００‥試験装置
【図１】
2018105676.tif 000003
【図２】
2018105676.tif 000004
【図３】
2018105676.tif 000005
【図４】
2018105676.tif 000006
【図５】
2018105676.tif 000007
【図６】
2018105676.tif 000008
【図７】
2018105676.tif 000009
【図８】
2018105676.tif 000010
【図９】
2018105676.tif 000011
【図１０】
2018105676.tif 000012
【図１１】
2018105676.tif 000013
【図１２】
2018105676.tif 000014
【図１３】
2018105676.tif 000015
【図１４】
2018105676.tif 000016
【図１５】
2018105676.tif 000017
【図１６】
2018105676.tif 000018
【図１７】
2018105676.tif 000019
【図１８】
2018105676.tif 000020
【図１９】
2018105676.tif 000021