(57)【要約】【課題】基板の反りを抑制することができるパワーモジュールおよびその製造方法を提供する。【解決手段】パワーモジュールは、熱膨張率に異方性を有する基板６１と、基板６１上に実装された半導体デバイス６４と、基板６１上に半導体デバイス６４を封止するように積層された樹脂６２とを備え、基板面の任意の方向をＸ方向、Ｘ方向に直交する方向をＹ方向とした場合、基板６１は、Ｘ方向に比べてＹ方向に熱膨張率が小さく、樹脂６２は、Ｘ方向に比べてＹ方向に熱膨張率が小さい。【選択図】図１２
2018174252.tif 000002
【特許請求の範囲】
【請求項１】
熱膨張率に異方性を有する基板と、
前記基板上に実装された半導体デバイスと、
前記基板上に積層され、前記半導体デバイスを封止する樹脂と
を備え、
前記基板の前記半導体デバイスが実装される面の任意の方向をＸ方向、前記Ｘ方向に直交する方向をＹ方向とした場合、
前記基板は、前記Ｘ方向に比べて前記Ｙ方向に熱膨張率が小さく、
前記樹脂は、前記Ｘ方向に比べて前記Ｙ方向に熱膨張率が小さい
ことを特徴とするパワーモジュール。
【請求項２】
前記基板は、グラファイト基板であることを特徴とする請求項１に記載のパワーモジュール。
【請求項３】
前記グラファイト基板は、面方向よりも厚み方向に熱伝導率が相対的に高い配向を備えることを特徴とする請求項２に記載のパワーモジュール。
【請求項４】
前記樹脂は、熱可塑性樹脂であることを特徴とする請求項１〜３のいずれか１項に記載のパワーモジュール。
【請求項５】
前記熱可塑性樹脂は、液晶ポリマーであることを特徴とする請求項４に記載のパワーモジュール。
【請求項６】
前記パワーモジュールの前記樹脂は、射出成型によって成型され、
前記樹脂は、成型時の注入方向に沿う方向の熱膨張率が小さいように異方性が生じ、前記基板の低熱膨張率方向の一端に注入ゲートが配置されたときのゲート痕を備える
ことを特徴とする請求項１〜５のいずれか１項に記載のパワーモジュール。
【請求項７】
前記樹脂の注入方向は、前記Ｙ方向を基準として−４５度以上＋４５度以下であることを特徴とする請求項６に記載のパワーモジュール。
【請求項８】
前記基板上に配線パターンを有する銅層が形成され、
前記銅層上に前記半導体デバイスが搭載され、
前記半導体デバイスがパワー端子および出力端子に接続され、
前記各端子の一部を除き、前記樹脂により封止されている
ことを特徴とする請求項１〜７のいずれか１項に記載のパワーモジュール。
【請求項９】
前記パワーモジュールは、Ｓｉ系またはＳｉＣ系のＩＧＢＴ、ダイオード、ＭＯＳＦＥＴ、ＧａＮ系ＦＥＴのいずれかを備えることを特徴とする請求項１〜８のいずれか１項に記載のパワーモジュール。
【請求項１０】
前記パワーモジュールは、ワンインワンモジュール、ツーインワンモジュール、フォーインワンモジュール、シックスインワンモジュール、セブンインワンモジュール、エイトインワンモジュール、トゥエルブインワンモジュール、またはフォーティーンインワンモジュールのいずれかを構成することを特徴とする請求項１〜９のいずれか１項に記載のパワーモジュール。
【請求項１１】
熱膨張率に異方性を有する基板が形成される工程と、
前記基板上に半導体デバイスが実装される工程と、
前記基板上に前記半導体デバイスを封止するように樹脂が積層される工程と
を有し、
前記基板面の任意の方向をＸ方向、前記Ｘ方向に直交する方向をＹ方向とした場合、
前記基板は、前記Ｘ方向に比べて前記Ｙ方向に熱膨張率が小さくなるように形成され、
前記樹脂は、前記Ｘ方向の一端から樹脂を注入して形成される
ことを特徴とするパワーモジュールの製造方法。
【請求項１２】
前記基板は、グラファイト基板であることを特徴とする請求項１１に記載のパワーモジュールの製造方法。
【請求項１３】
前記グラファイト基板は、面方向よりも厚み方向に熱伝導率が相対的に高い配向を備えることを特徴とする請求項１２に記載のパワーモジュールの製造方法。
【請求項１４】
前記樹脂は、熱可塑性樹脂であることを特徴とする請求項１１〜１３のいずれか１項に記載のパワーモジュールの製造方法。
【請求項１５】
前記熱可塑性樹脂は、液晶ポリマーであることを特徴とする請求項１４に記載のパワーモジュールの製造方法。
【請求項１６】
前記パワーモジュールは、射出成型によって成型され、
前記樹脂は、成型時の注入方向に沿って低熱膨張率になるように異方性が生じ、前記基板の低熱膨張率方向と同じ方向に注入ゲートが配置されている
ことを特徴とする請求項１１〜１５のいずれか１項に記載のパワーモジュールの製造方法。
【請求項１７】
前記樹脂の注入方向は、前記Ｙ方向を基準として−４５度以上＋４５度以下であることを特徴とする請求項１６に記載のパワーモジュールの製造方法。
【請求項１８】
前記半導体デバイスの上方に、前記基板と対向するように第２の基板を配置する工程と、
前記各端子と前記基板および前記第２の基板の対向する面と反対側の面の一部を除き、前記樹脂により封止する工程とを更に有する
ことを特徴とする請求項１１〜１７のいずれか１項に記載のパワーモジュールの製造方法。
【請求項１９】
前記パワーモジュールは、Ｓｉ系またはＳｉＣ系のＩＧＢＴ、ダイオード、ＭＯＳＦＥＴ、ＧａＮ系ＦＥＴのいずれかを備えることを特徴とする請求項１１〜１８のいずれか１項に記載のパワーモジュールの製造方法。
【請求項２０】
前記パワーモジュールは、ワンインワンモジュール、ツーインワンモジュール、フォーインワンモジュール、シックスインワンモジュール、セブンインワンモジュール、エイトインワンモジュール、トゥエルブインワンモジュール、またはフォーティーンインワンモジュールのいずれかを構成することを特徴とする請求項１１〜１９のいずれか１項に記載のパワーモジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施の形態は、パワーモジュールおよびその製造方法に関する。
【背景技術】
【０００２】
近年、パワーモジュールの高放熱化（低熱抵抗化）が求められており、グラファイト基板が注目されている。一般的な銅の熱伝導率（約３９８Ｗ／ｍＫ）やアルミの熱伝導率（約２３６Ｗ／ｍＫ）に比べ、グラファイトは、約１５００Ｗ／ｍＫ（配向面内方向）程度の高い熱伝導率を有する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１９１３０号公報
【特許文献２】特開２００５−２１００３５号公報
【非特許文献】
【０００４】
【非特許文献１】山田靖、久野敦輝、澤木聖斗、成田恭典、竹馬克洋、「炭素系異方伝熱材料のパワー半導体モジュールへの適用可能性」大同大学紀要  第５０巻（２０１４）  ｐｐ．１３３−ｐｐ．１３５
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、グラファイトの熱伝導率は、配向面内方向に垂直な法線方向には約５Ｗ／ｍＫであり、通常、配向が縦（ＸＺ配向）になるように基板を作製する（後述する）。この場合、基板のＸＹ方向に異方性が生じる。特に、ＣＴＥ（Coefficient of Thermal Expansion、熱膨張率）は、Ｘ方向に約２５ｐｐｍ／Ｋ、Ｙ方向に約−０．６ｐｐｍ／Ｋであるため、各方向のＣＴＥのミスマッチによりグラファイト基板に反りが発生してしまう。このような反りを発熱毎に繰り返すことは、パワーモジュール内の配線の断線や耐湿性の低下等で信頼性を低下させる恐れが有った。
【０００６】
本実施の形態は、パワーモジュールに用いるグラファイト基板の反りを抑制し、信頼性を向上することができるパワーモジュールおよびその製造方法を提供する。
【課題を解決するための手段】
【０００７】
本実施の形態の一態様によれば、異方性を有する基板と、前記基板上に実装された半導体デバイスと、前記基板上に積層された樹脂とを備え、前記基板面の任意の方向をＸ方向、前記Ｘ方向に直交する方向をＹ方向とした場合、前記基板は、前記Ｘ方向に比べて前記Ｙ方向に熱膨張率が小さく、前記樹脂は、前記Ｘ方向に比べて前記Ｙ方向に熱膨張率が小さいパワーモジュールが提供される。
【０００８】
本実施の形態の他の一態様によれば、異方性を有する基板が形成される工程と、前記基板上に半導体デバイスが実装される工程と、前記基板上に樹脂が積層される工程とを有し、前記基板面の任意の方向をＸ方向、前記Ｘ方向に直交する方向をＹ方向とした場合、前記基板は、前記Ｘ方向に比べて前記Ｙ方向に熱膨張率が小さくなるように形成され、前記樹脂は、前記Ｘ方向に比べて前記Ｙ方向に熱膨張率が小さくなるように形成されるパワーモジュールの製造方法が提供される。
【発明の効果】
【０００９】
本実施の形態によれば、反りを抑制することができるパワーモジュールおよびその製造方法を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】比較例に係るパワーモジュールの要部を示す模式的鳥瞰構成図。
【図２】実施の形態に係るパワーモジュールの要部を示す模式的鳥瞰構成図。
【図３】実施の形態に係るパワーモジュールが備える液晶ポリマーの異方性制御方法を示す模式的側面構成図。
【図４】実施の形態に係るパワーモジュールのシミュレーションの構造モデルを示す模式的鳥瞰構成図であり、（ａ）分解構造、（ｂ）積層構造。
【図５】実施の形態に係るパワーモジュールのシミュレーションに用いるパラメータの説明図。
【図６】図４および図５に示される条件でシミュレーションした場合に発生する構造モデルの反りを示す模式的鳥瞰構成図であり、（ａ）Ｌｏｗ−ＣＴＥ、（ｂ）Ｍｉｄｄｌｅ−ＣＴＥ、（ｃ）Ｈｉｇｈ−ＣＴＥ、（ｄ）Ａｓｙｍ−ＣＴＥ。
【図７】図６に示される４つの構造モデルの反りを比較するグラフ。
【図８】図４および図５に示される条件でシミュレーションした場合に樹脂にかかるミーゼス応力を示す模式的鳥瞰構成図であり、（ａ）Ｌｏｗ−ＣＴＥ、（ｂ）Ｍｉｄｄｌｅ−ＣＴＥ、（ｃ）Ｈｉｇｈ−ＣＴＥ、（ｄ）Ａｓｙｍ−ＣＴＥ。
【図９】図８に示される４つの構造モデルの樹脂にかかるミーゼス応力の最大値を比較するグラフ。
【図１０】図４および図５に示される条件でシミュレーションした場合にグラファイト基板にかかるミーゼス応力を示す模式的鳥瞰構成図であり、（ａ）Ｌｏｗ−ＣＴＥ、（ｂ）Ｍｉｄｄｌｅ−ＣＴＥ、（ｃ）Ｈｉｇｈ−ＣＴＥ、（ｄ）Ａｓｙｍ−ＣＴＥ。
【図１１】図１０に示される４つの構造モデルのグラファイト基板にかかるミーゼス応力の最大値を比較するグラフ。
【図１２】実施例１に係るパワーモジュールの説明図であり、（ａ）模式的側面構造図、（ｂ）模式的平面構造図。
【図１３】実施例２に係るパワーモジュールの模式的側面構造図。
【図１４】実施の形態に係るパワーモジュールに適用可能なグラファイトプレートを構成するグラファイトシートの積層構造の模式的鳥瞰構成図。
【図１５】実施の形態に係るパワーモジュールに適用可能なグラファイトプレートの一例であって、（ａ）第１のグラファイトプレートＧＰ（ＸＹ）を例示する模式的鳥瞰構成図、（ｂ）第２のグラファイトプレートＧＰ（ＸＺ）を例示する模式的鳥瞰構成図。
【図１６】実施の形態に係るパワーモジュールであって、（ａ）ワンインワン（１ in １）モジュールのＳｉＣ  ＭＯＳＦＥＴの模式的回路表現図、（ｂ）１ in １モジュールのＩＧＢＴの模式的回路表現図。
【図１７】実施の形態に係るパワーモジュールであって、１ in １モジュールのＳｉＣ  ＭＯＳＦＥＴの詳細回路表現図。
【図１８】実施の形態に係るパワーモジュールであって、（ａ）ツーインワン（２ in １）モジュールのＳｉＣ  ＭＯＳＦＥＴの模式的回路表現図、（ｂ）２ in １モジュールのＩＧＢＴの模式的回路表現図。
【図１９】実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって、ソースパッド電極ＳＰＤ、ゲートパッド電極ＧＰＤを含むＳｉＣ  ＭＯＳＦＥＴの模式的断面構造図。
【図２０】実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって、エミッタパッド電極ＥＰＤ、ゲートパッド電極ＧＰＤを含むＩＧＢＴの模式的断面構造図。
【図２１】実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって、ＳｉＣ  ＤＩ（Double Implanted）ＭＯＳＦＥＴの模式的断面構造図。
【図２２】実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって、ＳｉＣ  Ｔ（Trench）ＭＯＳＦＥＴの模式的断面構造図。
【図２３】実施の形態に係るパワーモジュールを用いて構成した３相交流インバータの回路構成において、（ａ）半導体デバイスとしてＳｉＣ  ＭＯＳＦＥＴを適用し、電源端子ＰＬ・接地端子ＮＬ間にスナバコンデンサを接続した回路構成例、（ｂ）半導体デバイスとしてＩＧＢＴを適用し、電源端子ＰＬ・接地端子ＮＬ間にスナバコンデンサを接続した回路構成例。
【図２４】実施の形態に係るパワーモジュールを用いて構成した３相交流インバータの回路構成において、半導体デバイスとしてＳｉＣ  ＭＯＳＦＥＴを適用した３相交流インバータの回路構成図。
【図２５】実施の形態に係るパワーモジュールを用いて構成した３相交流インバータの回路構成において、半導体デバイスとしてＩＧＢＴを適用した３相交流インバータの回路構成図。
【図２６】実施の形態に係るパワーモジュールであって、半導体デバイスとしてＳｉＣ  ＭＯＳＦＥＴを適用した２ in １モジュール（ハーフブリッジ内蔵モジュール）の模式的鳥瞰パターン構成図。
【図２７】実施の形態に係るパワーモジュールであって、モールドタイプのモジュールとして、ハーフブリッジ内蔵モジュールの樹脂モールド後の模式的鳥瞰構成図。
【図２８】実施の形態に係るパワーモジュールであって、シックスインワン（６ in １）モジュールの模式的鳥瞰パターン構成図。
【図２９】実施の形態に係るパワーモジュールの概略構成を示す、（ａ）模式的鳥瞰パターン構成図、（ｂ）模式的平面パターン構成図。
【図３０】実施の形態に係るパワーモジュールの概略構成を示す、（ａ）模式的鳥瞰パターン構成図、（ｂ）模式的平面パターン構成図。
【発明を実施するための形態】
【００１１】
次に、図面を参照して、本実施の形態について説明する。以下に説明する図面の記載において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の厚みと平面寸法との関係などは現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１２】
また、以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、各構成部品の材質、形状、構造、配置などを特定するものではない。この実施の形態は、特許請求の範囲において種々の変更を加えることができる。
【００１３】
［比較例］
まず、比較例に係るパワーモジュールについて説明する。パワーモジュールの全体構造は後述することとし、ここでは反りの原因となる構造に着目して説明する。
【００１４】
比較例に係るパワーモジュールの要部は、図１に示すように表される。図１に示すように、比較例に係るパワーモジュールでは、異方性を有するグラファイト基板６１の表面が等方材料の樹脂６２Ａで封止された構造を採用している。一般的に、封止樹脂はトランスファー成型され、封止樹脂としては、等方的な物性を有するエポキシ樹脂が利用される。既に説明したように、グラファイト基板６１のＣＴＥは、Ｘ方向に約２５ｐｐｍ／Ｋ、Ｙ方向に約−０．６ｐｐｍ／Ｋであるため、ＣＴＥのミスマッチによりグラファイト基板６１に反りが発生してしまう。
【００１５】
［実施の形態］
以下、実施の形態に係るパワーモジュールについて説明する。
【００１６】
（熱可塑性樹脂）
実施の形態に係るパワーモジュールの要部は、図２に示すように表される。図２に示すように、実施の形態に係るパワーモジュールでは、熱可塑性樹脂６２のＣＴＥの異方性をグラファイト基板６１のＣＴＥの異方性と組み合わせる構造を採用している。これにより、ＣＴＥマッチングが可能となるため、反りを抑制することができる。
【００１７】
具体的には、グラファイト基板６１のＣＴＥは、Ｘ方向に約２５ｐｐｍ／Ｋ、Ｙ方向に約−０．６ｐｐｍ／Ｋである。この場合、熱可塑性樹脂６２のＣＴＥも、Ｘ方向に約２５ｐｐｍ／Ｋ、Ｙ方向に約−０．６ｐｐｍ／Ｋとする。熱可塑性樹脂（特に、液晶ポリマー）６２は、成型時の樹脂注入方向に従って異方性が生じる。成型条件や注入方向を制御することで、本構造を実現することが可能である。なお、以下の説明では、樹脂、熱可塑性樹脂、および液晶ポリマーに同じ符号６２を用いる。
【００１８】
（樹脂の異方性制御方法）
実施の形態に係るパワーモジュールは、射出成型によって成型され、封止樹脂としては、熱可塑性の液晶ポリマー６２が利用される。液晶ポリマー６２は、結晶化潜熱が小さく、流動方向に異方性を有する。液晶ポリマー６２の配向を制御することで、ＣＴＥを制御する。具体的には、液晶ポリマー６２のＸ方向、Ｙ方向のＣＴＥをグラファイト基板６１のＸ方向、Ｙ方向のＣＴＥに合せるようにする。
【００１９】
ＣＴＥを合せるとは、ＣＴＥを完全に一致させることを意味するものではない。少なくとも、グラファイト基板６１がＸ方向に比べてＹ方向に熱膨張率が小さい場合は、樹脂６２もＸ方向に比べてＹ方向に熱膨張率が小さければよい。
【００２０】
実施の形態に係るパワーモジュールが備える液晶ポリマー６２の異方性制御方法は、図３に示すように表される。図３に示すように、液晶ポリマー６２の流動方向７３に液晶が配向するため、低ＣＴＥ方向に液晶ポリマー６２の注入ゲート７１，７２を配置する。注入ゲート７１，７２から液晶ポリマー６２を注入する注入スピードや、注入ゲート７１，７２のゲート位置などを調整することで、液晶ポリマー６２のＸ方向、Ｙ方向のＣＴＥを制御する。液晶ポリマー６２の注入方向７１Ａ，７２Ａは、Ｙ方向（流動方向７３）を基準として、例えば−４５度以上＋４５度以下であればよい。
【００２１】
このような異方性制御方法を採用した場合、液晶ポリマー６２には、低ＣＴＥ方向に注入ゲート７１，７２が配置されたときのゲート痕７１Ｂ，７２Ｂが形成されることになる。これにより、ゲート痕７１Ｂ，７２Ｂに基づいて、低ＣＴＥ方向に注入ゲート７１，７２が配置されたことを確認することが可能である。
【００２２】
また、液晶の配向方向をＸ線により認識することができる場合もある。その場合は、Ｘ線により認識される液晶の配向方向に基づいて、低ＣＴＥ方向に注入ゲート７１，７２が配置されたことを確認することも可能である。
【００２３】
（シミュレーションの構造モデル）
実施の形態に係るパワーモジュールのシミュレーションの構造モデルは、図４（ａ）に示すように表される。図４に示すように、４０ｍｍ×４０ｍｍ×３ｍｍのグラファイト基板６１が５０ｍｍ×５０ｍｍ×６ｍｍの樹脂６２で封止された構造モデルとする。図４（ｂ）は、図４（ａ）の１／４モデルを表しており、６１の表面および側面を６２で封止している様子を表し、図の右下角を変位の原点とする。温度条件は、４０℃から３００℃に加熱した場合を想定する。
【００２４】
シミュレーションに用いるパラメータは、図５に示すように表される。図５に示すように、グラファイト基板ＧＦのＣＴＥはＸ方向に−０．６ｐｐｍ／Ｋ、Ｙ方向に２５ｐｐｍ／Ｋ、Ｚ方向に−０．６ｐｐｍ／Ｋとする。グラファイト基板ＧＦのヤング率Ｅは５０ＧＰａとし、グラファイト基板ＧＦのポアソン比νは０．３とする。一方、樹脂６２としては、等方的な樹脂（Ｌｏｗ−ＣＴＥ），樹脂（Ｍｉｄｄｌｅ−ＣＴＥ），樹脂（Ｈｉｇｈ−ＣＴＥ）と、異方性の樹脂（Ａｓｙｍ−ＣＴＥ）とを用いる。以下、樹脂（Ｌｏｗ−ＣＴＥ）を樹脂ＲＡ，樹脂（Ｍｉｄｄｌｅ−ＣＴＥ）を樹脂ＲＢ，樹脂（Ｈｉｇｈ−ＣＴＥ）を樹脂ＲＣ、異方性の樹脂（Ａｓｙｍ−ＣＴＥ）を樹脂ＲＤという。
【００２５】
樹脂ＲＡのＣＴＥは−０．６ｐｐｍ／Ｋ、樹脂ＲＢのＣＴＥは１２ｐｐｍ／Ｋ、樹脂ＲＣのＣＴＥは２５ｐｐｍ／Ｋとする。樹脂ＲＤのＣＴＥはＸ方向に−０．６ｐｐｍ／Ｋ、Ｙ方向に２５ｐｐｍ／Ｋ、Ｚ方向に１２ｐｐｍ／Ｋとする。これら４つの樹脂ＲＡ，ＲＢ，ＲＣ，ＲＤのヤング率Ｅは全て１０ＧＰａとし、ポアソン比νは全て０．３とする。
【００２６】
（シミュレーション結果）
次に、シミュレーション結果について説明する。
【００２７】
―反り結果―
図４および図５に示される条件でシミュレーションした場合に発生する構造モデルの反りは、図６および図７に示すように表される。図６（ａ）は、グラファイト基板ＧＦが樹脂ＲＡで封止された構造モデル６２ａの反りを示している。図６（ｂ）は、グラファイト基板ＧＦが樹脂ＲＢで封止された構造モデル６２ｂの反りを示している。図６（ｃ）は、グラファイト基板ＧＦが樹脂ＲＣで封止された構造モデル６２ｃの反りを示している。図６（ｄ）は、グラファイト基板ＧＦが樹脂ＲＤで封止された構造モデル６２ｄの反りを示している。図７は、図６に示される４つの構造モデル６２ａ，６２ｂ，６２ｃ，６２ｄの反りを比較している。
【００２８】
図６（ａ）および図７に示すように、樹脂ＲＡで封止された構造モデル６２ａは、＋２８０μｍ程度、端部が反っている。また、図６（ｂ）および図７に示すように、樹脂ＲＢで封止された構造モデル６２ｂは、−１３０μｍ〜＋１３０μｍ程度、端部が反っている。また、図６（ｃ）および図７に示すように、樹脂ＲＣで封止された構造モデル６２ｃは、−２８０μｍ程度、端部が反っている。また、図６（ｄ）および図７に示すように、樹脂ＲＤで封止された構造モデル６２ｄは、ほとんど反りが発生していない。
【００２９】
このように、等方的な樹脂ＲＡ，樹脂ＲＢ，樹脂ＲＣを用いた場合は、ＣＴＥを変動させても、反りの抑制が困難である。それに対して、異方性の樹脂ＲＤを用いた場合は、反りを抑制することが可能である。
【００３０】
―応力結果―
次に、図４および図５に示される条件でシミュレーションした場合に樹脂ＲＡ，ＲＢ，ＲＣ，ＲＤやグラファイト基板ＧＦにかかるミーゼス応力について説明する。ミーゼス応力とは、［数１］の定義式に示すように、物体内部に生じる応力状態を単一の値で示すために用いられる相当応力の１つである。定義式中のσ１は最大主応力、σ２は中間主応力、σ３は最小主応力である。
【００３１】
【数１】
2018174252.tif 000003
【００３２】
図４および図５に示される条件でシミュレーションした場合に樹脂ＲＡ，ＲＢ，ＲＣ，ＲＤにかかるミーゼス応力σＲは、図８および図９に示すように表される。図８（ａ）は、構造モデル６２ａの樹脂ＲＡにかかるミーゼス応力σＲを示している。図８（ｂ）は、構造モデル６２ｂの樹脂ＲＢにかかるミーゼス応力σＲを示している。図８（ｃ）は、構造モデル６２ｃの樹脂ＲＣにかかるミーゼス応力σＲを示している。図８（ｄ）は、構造モデル６２ｄの樹脂ＲＤにかかるミーゼス応力σＲを示している。図９は、図８に示される４つの構造モデル６２ａ，６２ｂ，６２ｃ，６２ｄの樹脂ＲＡ，ＲＢ，ＲＣ，ＲＤにかかるミーゼス応力σＲの最大値を比較している。
【００３３】
図８（ａ）および図９に示すように、構造モデル６２ａの樹脂ＲＡには、最大で８０ＭＰａ程度のミーゼス応力σＲがかかっている。また、図８（ｂ）および図９に示すように、構造モデル６２ｂの樹脂ＲＢには、最大で７０ＭＰａ程度のミーゼス応力σＲがかかっている。また、図８（ｃ）および図９に示すように、構造モデル６２ｃの樹脂ＲＣには、最大で１４０ＭＰａ程度のミーゼス応力σＲがかかっている。また、図８（ｄ）および図９に示すように、構造モデル６２ｄの樹脂ＲＤには、最大で５０ＭＰａ程度のミーゼス応力σＲがかかっている。すなわち、グラファイト基板ＧＦとＣＴＥが合っている樹脂ＲＡ，ＲＢ，ＲＣ，ＲＤにかかるミーゼス応力σＲは低いことが分かる。
【００３４】
図４および図５に示される条件でシミュレーションした場合にグラファイト基板ＧＦにかかるミーゼス応力σＧは、図１０および図１１に示すように表される。図１０（ａ）は、構造モデル６２ａのグラファイト基板ＧＦにかかるミーゼス応力σＧを示している。図１０（ｂ）は、構造モデル６２ｂのグラファイト基板ＧＦにかかるミーゼス応力σＧを示している。図１０（ｃ）は、構造モデル６２ｃのグラファイト基板ＧＦにかかるミーゼス応力σＧを示している。図１０（ｄ）は、構造モデル６２ｄのグラファイト基板ＧＦにかかるミーゼス応力σＧを示している。図１１は、図１０に示される４つの構造モデル６２ａ，６２ｂ，６２ｃ，６２ｄのグラファイト基板ＧＦにかかるミーゼス応力σＧの最大値を比較している。
【００３５】
図１０（ａ）および図１１に示すように、構造モデル６２ａのグラファイト基板ＧＦには、最大で３１０ＭＰａ程度のミーゼス応力σＧがかかっている。また、図１０（ｂ）および図１１に示すように、構造モデル６２ｂのグラファイト基板ＧＦには、最大で２４０ＭＰａ程度のミーゼス応力σＧがかかっている。また、図１０（ｃ）および図１１に示すように、構造モデル６２ｃのグラファイト基板ＧＦには、最大で３５０ＭＰａ程度のミーゼス応力σＧがかかっている。また、図１０（ｄ）および図１１に示すように、構造モデル６２ｄのグラファイト基板ＧＦには、最大で１２０ＭＰａ程度のミーゼス応力σＧがかかっている。すなわち、樹脂ＲＡ，ＲＢ，ＲＣよりも、ＣＴＥが合っているＲＤの方がグラファイト基板ＧＦにかかるミーゼス応力σＧは低いことが分かる。
【００３６】
（実施例）
次に、実施例に係るパワーモジュールについて説明する。ここでは、基本構造として、１in１タイプのパワーモジュールを例示する。
【００３７】
−実施例１−
実施例１に係るパワーモジュールの模式的側面構造は、図１２（ａ）に示すように表され、その模式的平面構造は、図１２（ｂ）に示すように表される。図１２（ａ）（ｂ）に示すように、実施例１に係るパワーモジュールは、異方性を有する基板６１と、基板６１上に実装された半導体デバイス（チップ）６４と、基板６１上に積層された樹脂６２とを備え、基板面の任意の方向をＸ方向、Ｘ方向に直交する方向をＹ方向とした場合、基板６１は、Ｘ方向に比べてＹ方向に熱膨張率が小さく、樹脂６２は、Ｘ方向に比べてＹ方向に熱膨張率が小さい。
【００３８】
具体的には、基板６１は、グラファイト基板６１であってもよい。
【００３９】
また、グラファイト基板６１は、面方向よりも厚み方向に熱伝導率が相対的に高い配向を備えてもよい（後述する）。
【００４０】
また、樹脂６２は、熱可塑性樹脂６２であってもよい。
【００４１】
また、熱可塑性樹脂６２は、液晶ポリマー６２であってもよい。
【００４２】
また、パワーモジュールは、射出成型によって成型され、樹脂６２は、成型時の注入方向に従って異方性が生じ、低熱膨張率方向に注入ゲート７１，７２が配置されたときのゲート痕７１Ｂ，７２Ｂを備えてもよい（図３参照）。
【００４３】
また、樹脂６２の注入方向７１Ａ，７２Ａは、Ｙ方向を基準として−４５度以上＋４５度以下であってもよい（図３参照）。
【００４４】
また、基板６１上に銅層６３が形成され、銅層６３上に半導体デバイス６４が形成され、半導体デバイス６４がワイヤ６５を介してパワー端子６６に接続され、パワー端子６６の一部を除き、樹脂６２により封止されていてもよい。
【００４５】
また、パワーモジュールは、Ｓｉ系またはＳｉＣ系のＩＧＢＴ、ダイオード、ＭＯＳＦＥＴ、ＧａＮ系ＦＥＴのいずれかを備えてもよい。
【００４６】
また、パワーモジュールは、ワンインワンモジュール、ツーインワンモジュール、フォーインワンモジュール、シックスインワンモジュール、セブンインワンモジュール、エイトインワンモジュール、トゥエルブインワンモジュール、またはフォーティーンインワンモジュールのいずれかを構成してもよい。
【００４７】
以上のように、実施例１に係るパワーモジュールによれば、ＣＴＥをマッチングするように樹脂を注入するようにしたので、グラファイト基板６１の反りを抑制することができる。
【００４８】
−実施例２−
次に、実施例２に係るパワーモジュールを実施例１と異なる点のみ説明する。
【００４９】
実施例２に係るパワーモジュールの模式的側面構造は、図１３に示すように表される。図１３に示すように、グラファイト基板６１と対向する位置に別のグラファイト基板６９が配置され、グラファイト基板６１，６９の対向面及び側面が樹脂６２で封止されている。半導体デバイス６４は、銅などのスペーサー６７（柱状電極）と、グラファイト基板６９上に形成された銅層６８とを介して、パワー端子６６に接続されている。この場合も、グラファイト基板６１，６９は、Ｘ方向に比べてＹ方向に熱膨張率が小さく、樹脂６２は、Ｘ方向に比べてＹ方向に熱膨張率が小さい点は実施例１と同様である。
【００５０】
以上のように、実施例２に係るパワーモジュールでも、実施例１と同様、ＣＴＥマッチングが可能となるとともに、グラファイト基板６１，６９の反りが互いの反りを打ち消すようになるため、より反りを抑制することができる。
【００５１】
−パワーモジュールの製造方法−
次に、実施例に係るパワーモジュールの製造方法について説明する。
【００５２】
実施例に係るパワーモジュールの製造方法は、異方性を有する基板６１が形成される工程と、基板６１上に半導体デバイス６４が実装される工程と、基板６１上に樹脂６２が積層される工程とを有し、基板面の任意の方向をＸ方向、Ｘ方向に直交する方向をＹ方向とした場合、基板６１は、Ｘ方向に比べてＹ方向に熱膨張率が小さくなるように形成され、樹脂６２は、Ｘ方向に比べてＹ方向に熱膨張率が小さくなるように形成される。
【００５３】
以上のように、実施例に係るパワーモジュールの製造方法によれば、ＣＴＥマッチングが可能となるため、反りを抑制することができるパワーモジュールを製造することが可能である。
【００５４】
また、半導体デバイスの上方に、基板と対向するように(その熱膨張率が基板の異方性と同じ方向に)第２の基板を配置する工程と、各端子と基板および第２の基板の対向する面と反対側の面の一部を除き、樹脂により封止する工程とを更に有してもよい。
【００５５】
（グラファイト基板）
次に、グラファイト基板６１（６９）について詳細に説明する。
【００５６】
グラファイト基板６１を構成するグラファイトシート（グラフェン）ＧＳの模式的構成（積層構造例）は、図１４に示すように表わされる。
【００５７】
グラファイトプレートＧＰには、厚み方向よりも面方向に熱伝導率が高いＸＹ配向を有する第１のグラファイトプレートＧＰ（ＸＹ）と、面方向よりも厚み方向に熱伝導率が高いＸＺ配向を有する第２のグラファイトプレートＧＰ（ＸＺ）とがあり、第１のグラファイトプレートＧＰ（ＸＹ）は図１５（ａ）に示すように表わされ、第２のグラファイトプレートＧＰ（ＸＺ）は図１５（ｂ）に示すように表わされる。
【００５８】
図１４に示すように、ｎ層からなる各面のグラファイトシートＧＳ１・ＧＳ２・ＧＳ３・…・ＧＳｎは、１つの積層結晶構造の中に多数の六方晶系の共有結合を有し、各面のグラファイトシートＧＳ１・ＧＳ２・ＧＳ３・…・ＧＳｎ間がファンデルワールス力によって結合されるようになっている。
【００５９】
すなわち、炭素系異方伝熱材料であるグラファイトは、炭素原子の六角形網目構造の層状結晶体であって、熱伝導も異方性を持っており、図１４に示すグラファイトシートＧＳ１・ＧＳ２・ＧＳ３・…・ＧＳｎは、結晶面方向（ＸＹ面上）に対して、Ｚ軸の厚さ方向よりも大きな熱伝導度（高い熱伝導率）を有する。
【００６０】
したがって、図１５（ａ）に示すように、ＸＹ配向を有する第１のグラファイトプレートＧＰ（ＸＹ）は、例えば、Ｘ＝１５００（Ｗ／ｍＫ）程度、Ｙ＝１５００（Ｗ／ｍＫ）程度、Ｚ＝５（Ｗ／ｍＫ）程度の熱伝導率を備える。
【００６１】
一方、図１５（ｂ）に示すように、ＸＺ配向を有する第２のグラファイトプレートＧＰ（ＸＺ）は、例えば、Ｘ＝１５００（Ｗ／ｍＫ）程度、Ｙ＝５（Ｗ／ｍＫ）程度、Ｚ＝１５００（Ｗ／ｍＫ）程度の熱伝導率を備える。
【００６２】
なお、第１のグラファイトプレートＧＰ（ＸＹ）と第２のグラファイトプレートＧＰ（ＸＺ）は、共に、密度が２．２（ｇ／ｃｍ3 ）程度であり、厚さが０．７ｍｍ〜１０ｍｍ程度であり、大きさが４０ｍｍ×４０ｍｍ程度以下である。
【００６３】
なお、本実施の形態に係るパワーモジュール２においては、主として１ in １モジュール（基本構成）、２ in １モジュールについて説明したが、これに限らず、例えばフォーインワン（４ in １）モジュール、シックスインワン（６ in １）モジュール、６ in １モジュールュールにスナバコンデンサなどを備えたセブンインワン（７ in １）モジュール、エイトインワン（８ in １）モジュール、トゥエルブインワン（１２ in １）モジュール、フォーティーンイン（１４ in １）ワンモジュールなどにも適用できる。
【００６４】
（半導体デバイスの具体例）
実施の形態に係るパワーモジュールであって、１ in １モジュール５０のＳｉＣ  ＭＯＳＦＥＴの模式的回路表現は、図１６（ａ）に示すように表され、１ in １モジュール５０のＩＧＢＴの模式的回路表現は、図１６（ｂ）に示すように表される。図１６（ａ）には、ＭＯＳＦＥＴに逆並列接続されるダイオードＤＩが示されている。ＭＯＳＦＥＴの主電極は、ドレイン端子ＤＴおよびソース端子ＳＴで表される。同様に、図１６（ｂ）には、ＩＧＢＴに逆並列接続されるダイオードＤＩが示されている。ＩＧＢＴの主電極は、コレクタ端子ＣＴおよびエミッタ端子ＥＴで表される。
【００６５】
また、実施の形態に係るパワーモジュールにであって、１ in １モジュール５０のＳｉＣ  ＭＯＳＦＥＴの詳細回路表現は、図１７に示すように表される。
【００６６】
１ in １モジュール５０は、例えば、１個のＭＯＳＦＥＴが１つのモジュールに内蔵されているが、そのＭＯＳＦＥＴは、複数（例えば２〜５個）の半導体チップを並列接続したものでもよい。ＳｉＣ トランジスタを用いる場合には、大きなチップサイズで形成することが難しいので、特に有用な方法となる。なお、各チップの内、一部をダイオードＤＩ用として搭載することも可能である。
【００６７】
さらに詳細には、図１７に示すように、ＭＯＳＦＥＴＱに並列にセンス用ＭＯＳＦＥＴＱｓが接続される。センス用ＭＯＳＦＥＴＱｓは、ＭＯＳＦＥＴＱと同一チップ内に、微細トランジスタとして形成されている。図１７において、ＳＳはソースセンス端子、ＣＳは電流センス端子であり、Ｇはゲート信号端子である。実施の形態に係るパワーモジュールにおいても、ＭＯＳＦＥＴＱには、センス用ＭＯＳＦＥＴＱｓが同一チップ内に、微細トランジスタとして形成されていても良い。
【００６８】
（回路構成）
実施の形態に係るパワーモジュールであって、２ in １モジュール１００のＳｉＣ  ＭＯＳＦＥＴの模式的回路表現は、図１８（ａ）に示すように表され、２ in １モジュール１００のＩＧＢＴの模式的回路表現は、図１８（ｂ）に示すように表される。
【００６９】
実施の形態に係るパワーモジュールであって、２個（組）の半導体デバイスＱ１・Ｑ４が１つのモールド樹脂に封止された２ in １タイプのモジュールについて説明する。
【００７０】
半導体デバイスＱ１・Ｑ４として、ＳｉＣ  ＭＯＳＦＥＴを適用した２ in １モジュール１００は、図１８（ａ）に示すように、２個（組）のＳｉＣ  ＭＯＳＦＥＴＱ１・Ｑ４が内蔵されたハーフブリッジ構成を備える。
【００７１】
ここで、各半導体デバイスは、１つの大きなトランジスタとみなすことができるが、内蔵トランジスタが１チップまたは複数チップの場合がある。また、モジュールには、１ in １、２ in １、４ in １、６ in １などがあり、例えば、１つのモジュールにおいて、２個分のトランジスタ（チップ）からなるハーフブリッジを内蔵したモジュールは２ in １、２ in １を２組み内蔵したモジュールは４ in １、２ in １を３組み内蔵したモジュールは６ in １と呼ばれる。
【００７２】
図１８（ａ）に示すように、２ in １モジュール１００には、直列接続された２個のＳｉＣ  ＭＯＳＦＥＴＱ１・Ｑ４と、ＳｉＣ  ＭＯＳＦＥＴＱ１・Ｑ４にそれぞれ逆並列接続されるダイオードＤＩ１・ＤＩ４が内蔵される。図１８（ａ）において、Ｇ１はＭＯＳＦＥＴＱ１のゲート信号用のリード端子であり、Ｓ１はＭＯＳＦＥＴＱ１のソース信号用のリード端子である。同様に、Ｇ４はＭＯＳＦＥＴＱ４のゲート信号用のリード端子であり、Ｓ４はＭＯＳＦＥＴＱ４のソース信号用のリード端子である。Ｐは正側電力端子であり、Ｎは負側電力端子であり、Ｏは出力端子電極である。
【００７３】
また、半導体デバイスＱ１・Ｑ４として、ＩＧＢＴを適用した２ in １モジュール１００には、図１８（ｂ）に示すように、直列接続された２個のＩＧＢＴＱ１・Ｑ４と、ＩＧＢＴＱ１・Ｑ４にそれぞれ逆並列接続されるダイオードＤＩ１・ＤＩ４が内蔵される。図１８（ｂ）において、Ｇ１はＩＧＢＴＱ１のゲート信号用のリード端子であり、Ｅ１はＩＧＢＴＱ１のエミッタ信号用のリード端子である。同様に、Ｇ４はＩＧＢＴＱ４のゲート信号用のリード端子であり、Ｅ４はＩＧＢＴＱ４のエミッタ信号用のリード端子である。
【００７４】
実施の形態に係るパワーモジュールに適用可能な半導体デバイスＱ２・Ｑ５、および半導体デバイスＱ３・Ｑ６についても同様である。
【００７５】
（デバイス構造）
実施の形態に係るパワーモジュールに適用可能な半導体デバイスＱ１・Ｑ４の例であって、ソースパッド電極ＳＰＤ、ゲートパッド電極ＧＰＤを含むＳｉＣ  ＭＯＳＦＥＴ１３０Ａの模式的断面構造は、図１９に示すように表される。
【００７６】
図１９に示すように、ＳｉＣ  ＭＯＳＦＥＴ１３０Ａは、ｎ-高抵抗層からなる半導体層３１と、半導体層３１の表面側に形成されたｐボディ領域３２と、ｐボディ領域３２の表面に形成されたソース領域３３と、ｐボディ領域３２間の半導体層３１の表面上に配置されたゲート絶縁膜３４と、ゲート絶縁膜３４上に配置されたゲート電極３５と、ソース領域３３およびｐボディ領域３２に接続されたソース電極３６と、半導体層３１の表面と反対側の裏面に配置されたｎ+ドレイン領域３７と、ｎ+ドレイン領域３７に接続されたドレイン電極３８とを備える。
【００７７】
ゲートパッド電極ＧＰＤは、ゲート絶縁膜３４上に配置されたゲート電極３５に接続され、ソースパッド電極ＳＰＤは、ソース領域３３およびｐボディ領域３２に接続されたソース電極３６に接続される。また、ゲートパッド電極ＧＰＤおよびソースパッド電極ＳＰＤは、図１９に示すように、ＳｉＣ  ＭＯＳＦＥＴ１３０Ａの表面を覆うパッシベーション用の層間絶縁膜３９上に配置される。
【００７８】
なお、ゲートパッド電極ＧＰＤおよびソースパッド電極ＳＰＤの下方の半導体層３１内には、図示していないが、微細構造のトランジスタ構造が形成されていても良い。
【００７９】
さらに、図１９に示すように、中央部のトランジスタ構造においても、パッシベーション用の層間絶縁膜３９上にソースパッド電極ＳＰＤが延在して配置されていても良い。
【００８０】
図１９において、ＳｉＣ  ＭＯＳＦＥＴ１３０Ａは、プレーナゲート型のｎチャネル縦型ＳｉＣ  ＭＯＳＦＥＴで構成されているが、後述する図２２に示すように、トレンチゲート型のｎチャネル縦型ＳｉＣ  ＴＭＯＳＦＥＴ１３０Ｄなどで構成されていても良い。
【００８１】
または、実施の形態に係るパワーモジュールに適用可能な半導体デバイスＱ１・Ｑ４としては、ＳｉＣ  ＭＯＳＦＥＴ１３０Ａの代わりに、ＧａＮ系ＦＥＴなどを採用することもできる。
【００８２】
実施の形態に係るパワーモジュールに適用可能な半導体デバイスＱ２・Ｑ５、および半導体デバイスＱ３・Ｑ６についても同様である。
【００８３】
さらには、実施の形態に係るパワーモジュールに適用可能な半導体デバイスＱ１〜Ｑ６には、バンドギャップエネルギーが、例えば、１．１ｅＶ〜８ｅＶのワイドバンドギャップ型と称される半導体を用いることができる。
【００８４】
同様に、実施の形態に係るパワーモジュールに適用可能な半導体デバイスＱ１・Ｑ４の例であって、エミッタパッド電極ＥＰＤ、ゲートパッド電極ＧＰＤを含むＩＧＢＴ１３０Ｂの模式的断面構造は、図２０に示すように表される。
【００８５】
図２０に示すように、ＩＧＢＴ１３０Ｂは、ｎ-高抵抗層からなる半導体層３１と、半導体層３１の表面側に形成されたｐボディ領域３２と、ｐボディ領域３２の表面に形成されたエミッタ領域３３Ｅと、ｐボディ領域３２間の半導体層３１の表面上に配置されたゲート絶縁膜３４と、ゲート絶縁膜３４上に配置されたゲート電極３５と、エミッタ領域３３Ｅおよびｐボディ領域３２に接続されたエミッタ電極３６Ｅと、半導体層３１の表面と反対側の裏面に配置されたｐ+コレクタ領域３７Ｐと、ｐ+コレクタ領域３７Ｐに接続されたコレクタ電極３８Ｃとを備える。
【００８６】
ゲートパッド電極ＧＰＤは、ゲート絶縁膜３４上に配置されたゲート電極３５に接続され、エミッタパッド電極ＥＰＤは、エミッタ領域３３Ｅおよびｐボディ領域３２に接続されたエミッタ電極３６Ｅに接続される。また、ゲートパッド電極ＧＰＤおよびエミッタパッド電極ＥＰＤは、図２０に示すように、ＩＧＢＴ１３０Ｂの表面を覆うパッシベーション用の層間絶縁膜３９上に配置される。
【００８７】
なお、ゲートパッド電極ＧＰＤおよびエミッタパッド電極ＥＰＤの下方の半導体層３１内には、図示していないが、微細構造のＩＧＢＴ構造が形成されていても良い。
【００８８】
さらに、図２０に示すように、中央部のＩＧＢＴ構造においても、パッシベーション用の層間絶縁膜３９上にエミッタパッド電極ＥＰＤが延在して配置されていても良い。
【００８９】
図２０において、ＩＧＢＴ１３０Ｂは、プレーナゲート型のｎチャネル縦型ＩＧＢＴで構成されているが、トレンチゲート型のｎチャネル縦型ＩＧＢＴなどで構成されていても良い。
【００９０】
実施の形態に係るパワーモジュールに適用可能な半導体デバイスＱ２・Ｑ５、および半導体デバイスＱ３・Ｑ６についても同様である。
【００９１】
半導体デバイスＱ１〜Ｑ６としては、後述するようなＳｉＣ  ＤＩＭＯＳＦＥＴ、ＳｉＣ  ＴＭＯＳＦＥＴなどのＳｉＣ系パワーデバイス、或いはＧａＮ系ＨＥＭＴなどのＧａＮ系パワーデバイスを適用可能である。また、場合によっては、Ｓｉ系ＭＯＳＦＥＴやＳｉＣ系ＩＧＢＴなどのパワーデバイスも適用可能である。
【００９２】
―ＳｉＣ  ＤＩＭＯＳＦＥＴ―
実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって、ＳｉＣ  ＤＩＭＯＳＦＥＴ１３０Ｃの模式的断面構造は、図２１に示すように表される。
【００９３】
図２１に示すＳｉＣ  ＤＩＭＯＳＦＥＴ１３０Ｃは、ｎ-高抵抗層からなる半導体層３１と、半導体層３１の表面側に形成されたｐボディ領域３２と、ｐボディ領域３２の表面に形成されたｎ+ソース領域３３と、ｐボディ領域３２間の半導体層３１の表面上に配置されたゲート絶縁膜３４と、ゲート絶縁膜３４上に配置されたゲート電極３５と、ソース領域３３およびｐボディ領域３２に接続されたソース電極３６と、半導体層３１の表面と反対側の裏面に配置されたｎ+ドレイン領域３７と、ｎ+ドレイン領域３７に接続されたドレイン電極３８とを備える。
【００９４】
図２１において、ＳｉＣ  ＤＩＭＯＳＦＥＴ１３０Ｃは、ｐボディ領域３２と、ｐボディ領域３２の表面に形成されたｎ+ソース領域３３が、ダブルイオン注入（ＤＩＩ）で形成され、ソースパッド電極ＳＰＤは、ソース領域３３およびｐボディ領域３２に接続されたソース電極３６に接続される。
【００９５】
図示を省略するゲートパッド電極ＧＰＤは、ゲート絶縁膜３４上に配置されたゲート電極３５に接続される。また、ソースパッド電極ＳＰＤおよびゲートパッド電極ＧＰＤは、図２１に示すように、ＳｉＣ  ＤＩＭＯＳＦＥＴ１３０Ｃの表面を覆うように、パッシベーション用の層間絶縁膜３９上に配置される。
【００９６】
ＳｉＣ  ＤＩＭＯＳＦＥＴ１３０Ｃは、図２１に示すように、ｐボディ領域３２に挟まれたｎ-高抵抗層からなる半導体層３１内に、破線で示されるような空乏層が形成されるため、接合型ＦＥＴ（ＪＦＥＴ）効果に伴うチャネル抵抗Ｒ JFETが形成される。また、ｐボディ領域３２／半導体層３１間には、図２１に示すように、ボディダイオードＢＤが形成される。
【００９７】
―ＳｉＣ  ＴＭＯＳＦＥＴ―
実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって、ＳｉＣ  ＴＭＯＳＦＥＴ１３０Ｄの模式的断面構造は、図２２に示すように表される。
【００９８】
図２２に示すＳｉＣ  ＴＭＯＳＦＥＴ１３０Ｄは、ｎ層からなる半導体層３１Ｎと、半導体層３１Ｎの表面側に形成されたｐボディ領域３２と、ｐボディ領域３２の表面に形成されたｎ+ソース領域３３と、ｐボディ領域３２を貫通し、半導体層３１Ｎまで形成されたトレンチ内にゲート絶縁膜３４および層間絶縁膜３９Ｕ・３９Ｂを介して形成されたトレンチゲート電極３５ＴＧと、ソース領域３３およびｐボディ領域３２に接続されたソース電極３６と、半導体層３１Ｎの表面と反対側の裏面に配置されたｎ+ドレイン領域３７と、ｎ+ドレイン領域３７に接続されたドレイン電極３８とを備える。
【００９９】
図２２において、ＳｉＣ  ＴＭＯＳＦＥＴ１３０Ｄは、ｐボディ領域３２を貫通し、半導体層３１Ｎまで形成されたトレンチ内にゲート絶縁膜３４および層間絶縁膜３９Ｕ・３９Ｂを介してトレンチゲート電極３５ＴＧが形成され、ソースパッド電極ＳＰＤは、ソース領域３３およびｐボディ領域３２に接続されたソース電極３６に接続される。
【０１００】
図示を省略するゲートパッド電極ＧＰＤは、ゲート絶縁膜３４上に配置されたトレンチゲート電極３５ＴＧに接続される。また、ソースパッド電極ＳＰＤおよびゲートパッド電極ＧＰＤは、図２０に示すように、ＳｉＣ  ＴＭＯＳＦＥＴ１３０Ｄの表面を覆うように、パッシベーション用の層間絶縁膜３９Ｕ上に配置される。
【０１０１】
ＳｉＣ  ＴＭＯＳＦＥＴ１３０Ｄでは、ＳｉＣ  ＤＩＭＯＳＦＥＴ１３０ＣのようなＪＦＥＴ効果に伴うチャネル抵抗Ｒ JFETは形成されない。ｐボディ領域３２／半導体層３１Ｎ間には、図２１と同様に、ボディダイオードＢＤが形成される。
【０１０２】
（応用例）
実施の形態に係るパワーモジュールを用いて構成した３相交流インバータ４０Ａの回路構成において、半導体デバイスとしてＳｉＣ  ＭＯＳＦＥＴを適用し、電源端子ＰＬ・接地端子ＮＬ間にスナバコンデンサＣを接続した回路構成例は、図２３（ａ）に示すように表される。同様に、半導体デバイスとしてＩＧＢＴを適用し、電源端子ＰＬ・接地端子ＮＬ間にスナバコンデンサＣを接続した３相交流インバータ４０Ｂの回路構成例は、図２３（ｂ）に示すように表される。
【０１０３】
パワーモジュールを電源Ｅと接続し、スイッチング動作を行うと、接続ラインの有するインダクタンスＬによって、ＳｉＣ  ＭＯＳＦＥＴやＩＧＢＴのスイッチング速度が速いため、大きなサージ電圧Ｌｄｉ／ｄｔを生ずる。例えば、電流変化ｄｉ＝３００Ａとし、スイッチングに伴う時間変化ｄｔ＝１００ｎｓｅｃとすると、ｄｉ／ｄｔ＝３×１０９（Ａ／ｓ）となる。
【０１０４】
インダクタンスＬの値により、サージ電圧Ｌｄｉ／ｄｔの値は変化するが、電源Ｅに、このサージ電圧Ｌｄｉ／ｄｔが重畳される。電源端子ＰＬ・接地端子ＮＬ間に接続されるスナバコンデンサＣによって、このサージ電圧Ｌｄｉ／ｄｔを吸収することができる。
【０１０５】
（具体例）
次に、図２４を参照して、半導体デバイスとしてＳｉＣ  ＭＯＳＦＥＴを適用した３相交流インバータ４２Ｂについて説明する。
【０１０６】
図２４に示すように、３相交流インバータ４２Ａは、複数のスイッチング素子が形成されたパワーモジュール部２００と、各スイッチング素子のスイッチング動作を制御するためのゲートドライバ（ＧＤ）１８０と、各スイッチング素子による出力が夫々接続された３相交流モータ部５１と、電源もしくは蓄電池（Ｅ）５３と、電源５３の電力を変換して各スイッチング素子に電力を供給するコンバータ５５とを備える。パワーモジュール部２００は、３相交流モータ部５１のＵ相、Ｖ相、Ｗ相に対応して、Ｕ相、Ｖ相、Ｗ相のインバータが接続されている。
【０１０７】
ここで、ＧＤ１８０は、ＳｉＣ  ＭＯＳＦＥＴＱ１・Ｑ４、ＳｉＣ  ＭＯＳＦＥＴＱ２・Ｑ５、およびＳｉＣ  ＭＯＳＦＥＴＱ３・Ｑ６の各ゲート端子にそれぞれ接続され、各ＭＯＳＦＥＴのスイッチング動作を制御する。
【０１０８】
パワーモジュール部２００は、電源もしくは蓄電池（Ｅ）５３が接続されたコンバータ５５のプラス端子（＋）Ｐとマイナス端子（−）Ｎとの間に接続され、インバータ構成のＳｉＣ  ＭＯＳＦＥＴＱ１・Ｑ４、Ｑ２・Ｑ５、およびＱ３・Ｑ６を備える。また、ＳｉＣ  ＭＯＳＦＥＴＱ１〜Ｑ６のソース・ドレイン間には、フリーホイールダイオードＤＩ１〜ＤＩ６がそれぞれ逆並列に接続されている。
【０１０９】
次に、図２５を参照して、半導体デバイスとしてＩＧＢＴを適用し、実施の形態に係るパワーモジュールを用いて構成した３相交流インバータ４２Ｂについて説明する。
【０１１０】
図２５に示すように、３相交流インバータ４２Ｂは、パワーモジュール部２００と、ＧＤ１８０と、３相交流モータ部５１と、電源もしくは蓄電池（Ｅ）５３と、コンバータ５５とを備える。パワーモジュール部２００は、３相交流モータ部５１のＵ相、Ｖ相、Ｗ相に対応して、Ｕ相、Ｖ相、Ｗ相のインバータが接続されている。
【０１１１】
ここで、ＧＤ１８０は、ＩＧＢＴＱ１・Ｑ４、ＩＧＢＴＱ２・Ｑ５、およびＩＧＢＴＱ３・Ｑ６に接続されている。
【０１１２】
パワーモジュール部２００は、蓄電池（Ｅ）５３が接続されたコンバータ５５のプラス端子（＋）Ｐとマイナス端子（−）Ｎとの間に接続され、インバータ構成のＩＧＢＴ  Ｑ１・Ｑ４、Ｑ２・Ｑ５、およびＱ３・Ｑ６を備える。また、ＩＧＢＴ  Ｑ１〜Ｑ６のエミッタ・コレクタ間には、フリーホイールダイオードＤＩ１〜ＤＩ６がそれぞれ逆並列に接続されている。
【０１１３】
［別の実施の形態１］
以上説明したような反りを抑制する構成を適用可能なパワーモジュールを幾つか例示する。以下に例示するパワーモジュールでも、基板としてグラファイト基板を採用し、グラファイト基板上に樹脂を積層し、樹脂のＸ方向、Ｙ方向のＣＴＥをグラファイト基板のＸ方向、Ｙ方向のＣＴＥに合せることが可能である。なお、以下の説明では、パワーモジュールを「ＰＭ」と記載する場合がある。
【０１１４】
実施の形態に係るＰＭ１であって、樹脂モールド前の模式的鳥瞰パターン構成は図２６に示すように表される。なお、ここでは、パワー素子系の半導体デバイス（パワーデバイス）として、ＳｉＣ  ＭＯＳＦＥＴＱ１・Ｑ４を適用した、２ in １モジュールタイプのハーフブリッジ内蔵モジュールを例に説明する。
【０１１５】
そして、実施の形態に係るＰＭ１であって、モールドタイプのモジュールとして、ハーフブリッジ内蔵モジュールの樹脂モールド後の模式的鳥瞰構成は、図２７に示すように表わされる。
【０１１６】
なお、実施の形態に係るＰＭ１は、直列接続された２個のＳｉＣ  ＭＯＳＦＥＴＱ１・Ｑ４が、１つのモジュールに内蔵されたハーフブリッジ内蔵モジュールの構成を備える。
【０１１７】
実施の形態に係るＰＭ１は、図２７に示すように、樹脂モールド層１１５に被覆されたセラミックス基板２１の第１の辺に配置された正側電源入力端子電極（正側電力端子）Ｐおよび負側電源入力端子電極（負側電力端子）Ｎと、第１の辺に隣接する第２の辺に配置されたゲート端子（ゲート）ＧＴ１・ソースセンス端子ＳＳＴ１と、第１の辺に対向する第３の辺に配置された出力端子電極（出力端子）Ｏと、第２の辺に対向する第４の辺に配置されたゲート端子ＧＴ４・ソースセンス端子ＳＳＴ４とを備える。
【０１１８】
なお、実施の形態に係るＰＭ１は、出力端子Ｏを２個備えた４電力端子構造のパワーモジュールとなっている。
【０１１９】
ここで、図２６〜図２７に示すように、ゲート端子ＧＴ１・ソースセンス端子ＳＳＴ１は、ＳｉＣ  ＭＯＳＦＥＴＱ１のゲート信号電極パターンＧＬ１・ソース信号電極パターンＳＬ１に接続され、ゲート端子ＧＴ４・ソースセンス端子ＳＳＴ４は、ＳｉＣ  ＭＯＳＦＥＴＱ４のゲート信号電極パターンＧＬ４・ソース信号電極パターンＳＬ４に接続される。
【０１２０】
図２６〜図２７に示すように、ゲート信号電極パターンＧＬ１・ＧＬ４およびソース信号電極パターンＳＬ１・ＳＬ４には、外部取り出し用のゲート端子ＧＴ１・ＧＴ４およびソースセンス端子ＳＳＴ１・ＳＳＴ４がハンダ付けなどによって接続される。
【０１２１】
なお、図２６〜図２７に示すように、ゲート信号電極パターンＧＬ１・ＧＬ４およびソース信号電極パターンＳＬ１・ＳＬ４は信号基板２６１・２６４上に配置され、信号基板２６１・２６４はセラミックス基板２１上にハンダ付けなどによって接続されている。
【０１２２】
信号基板２６１・２６４は、セラミックス基板で形成可能である。セラミックス基板は、例えば、Ａｌ２Ｏ３、ＡｌＮ、ＳｉＮ、ＡｌＳｉＣ、若しくは、少なくとも表面が絶縁性のＳｉＣなどで形成されていても良い。
【０１２３】
また、図２６〜図２７においては、図示を省略しているが、ＳｉＣ  ＭＯＳＦＥＴＱ１・Ｑ４のＤ１・Ｓ１間およびＤ４・Ｓ４間に、逆並列にダイオードが接続されていても良い。
【０１２４】
正側電力端子Ｐ・負側電力端子Ｎ、外部取り出し用のゲート端子ＧＴ１・ＧＴ４およびソースセンス端子ＳＳＴ１・ＳＳＴ４は、例えば、Ｃｕで形成可能である。
【０１２５】
主配線導体である電極パターン２５Ｄ１・２５Ｄ４・２５ＤＮは、例えば、Ｃｕによって形成可能である。
【０１２６】
ここで、図２６〜図２７に示された例では、２ in １モジュールタイプのハーフブリッジ内蔵モジュールにおいて、電極パターン２５Ｄ１が、ハイ（Ｈｉｇｈ）側デバイス（ＳｉＣ  ＭＯＳＦＥＴＱ１）用のドレイン電極パターンとして機能する。
【０１２７】
また、電極パターン２５Ｄ４が、ロウ（Ｌｏｗ）側デバイス（ＳｉＣ  ＭＯＳＦＥＴＱ４）用のドレイン電極パターンとして機能すると共に、ハイ側デバイス用のソース電極パターン（２５Ｓ１）としても機能する。すなわち、ドレイン電極パターン２５Ｄ４は、ＳｉＣ  ＭＯＳＦＥＴＱ４のドレイン電極であると同時に、ＳｉＣ  ＭＯＳＦＥＴＱ１のソース電極となる。
【０１２８】
さらに、負側電力端子Ｎに接続される電極パターン２５ＤＮが、ロウ側デバイス用のソース電極パターン（２５Ｓ４）としても機能する。
【０１２９】
すなわち、実施の形態に係るＰＭ１においては、図２６〜図２７に示すように、ＳｉＣ  ＭＯＳＦＥＴＱ１は電極パターン２５Ｄ１上に搭載されて、ドレインＤ１が電極パターン２５Ｄ１と接続されると共に、ソースＳ１がリードフレームＳＭ１を介して電極パターン２５Ｄ４と接続される。同様に、ＳｉＣ  ＭＯＳＦＥＴＱ４は電極パターン２５Ｄ４上に搭載されて、ドレインＤ４が電極パターン２５Ｄ４と接続されると共に、ソースＳ４がリードフレームＳＭ４を介して電極パターン２５ＤＮと接続される。
【０１３０】
なお、以下の説明では、ソースパッド電極ＳＰ１とリードフレームＳＭ１との接合部をデバイス側接合部（第１接合部）ＤＣとし、デバイス側接合部ＤＣと離隔し、デバイス側接合部ＤＣよりも発熱の影響が小さくて相対的に温度が低いリードフレームＳＭ１とソース電極パターン２５Ｓ１との接合部を、ランド側接合部（第２接合部）ＳＣとする。
【０１３１】
図２６〜図２７に示すように、実施の形態に係るＰＭ１にあっては、ランド側接合部ＳＣ側において、リードフレームＳＭ１をソース信号電極パターンＳＬ１に接続するソースセンス用ボンディングワイヤ（第１ボンディングワイヤ）ＳＳＷ１と、ランド側接合部ＳＣに対向するデバイス側接合部ＤＣ側において、ゲートパッド電極ＧＰ１をゲート信号電極パターンＧＬ１に接続するゲート信号用ボンディングワイヤ（第２ボンディングワイヤ）ＧＷ１とを備える。
【０１３２】
同様に、ランド側接合部ＳＣ側において、リードフレームＳＭ４をソース信号電極パターンＳＬ４に接続するソースセンス用ボンディングワイヤ（第１ボンディングワイヤ）ＳＳＷ４と、ランド側接合部ＳＣに対向するデバイス側接合部ＤＣ側において、ゲートパッド電極ＧＰ４をゲート信号電極パターンＧＬ４に接続するゲート信号用ボンディングワイヤ（第２ボンディングワイヤ）ＧＷ４とを備える。
【０１３３】
実施の形態に係るＰＭ２であって、シックスインワン（６ in １）モジュールの模式的鳥瞰パターン構成は、図２８に示すように表わされる。
【０１３４】
なお、実施の形態に係るＰＭ２は、ＰＭ１を３個、共通のセラミックス基板２１Ａ上に並列に配置し、６ in １モジュールタイプのスイッチングモジュールを構成した場合の例である。
【０１３５】
ここで、６ in １モジュールタイプのスイッチングモジュールの場合、基本的な構造は、１ in １モジュールタイプのＰＭや２ in １モジュールタイプのＰＭと同様である。すなわち、実施の形態に係るＰＭ２であって、６ in １モジュールタイプのスイッチングモジュールは、図２８に示すように、２ in １モジュールタイプのＰＭ１１・１２・１３を備える。
【０１３６】
ＰＭ１１は、半導体デバイスとして、例えばＳｉＣ  ＭＯＳＦＥＴＱ１・Ｑ４を搭載し、ＰＭ１２は、例えばＳｉＣ  ＭＯＳＦＥＴＱ２・Ｑ５を搭載し、ＰＭ１３は、例えばＳｉＣ  ＭＯＳＦＥＴＱ３・Ｑ６を搭載し、ＰＭ１１・１２・１３はＰＭ１と同様であり、詳しい説明は省略する。
【０１３７】
なお、実施の形態に係るＰＭ２であって、６ in １モジュールタイプのスイッチングモジュールは、例えば、２ in １モジュールタイプのＰＭ１１・１２・１３を、図示省略の共通のモールド樹脂またはケースによって一体的に封止してなる構成を備える。
【０１３８】
すなわち、６ in １モジュールタイプのスイッチングモジュール（実施の形態に係るＰＭ２）においては、ＰＭ１１・１２・１３を共通のセラミックス基板２１Ａ上に並列に配置して一体型のパッケージ（図示省略の樹脂モールド層）として封止すると共に、裏面電極パターン２３Ｒを共通化（一体化）することが可能である。
【０１３９】
若しくは、個別のモールド樹脂またはケースによって別体として封止した２ in １モジュールタイプのＰＭ１１・１２・１３を、さらに共通のセラミックス基板２１Ａ上に並列に配置して、６ in １モジュールタイプのスイッチングモジュールとすることも可能である。
【０１４０】
このような実施の形態に係るＰＭ２の構成（６ in １モジュールタイプのスイッチングモジュール）とした場合にも、図２８に示すように、ＰＭ１１・１２・１３において、ソースパッド電極ＳＰ１・ＳＰ４、ＳＰ２・ＳＰ５、ＳＰ３・ＳＰ６とソース電極パターン２５Ｓ１（２５Ｄ４）・２５Ｓ４（２５ＤＮ）、２５Ｓ２（２５Ｄ５）・２５Ｓ５（２５ＤＮ）、２５Ｓ３（２５Ｄ６）・２５Ｓ６（２５ＤＮ）との間に接続されるリードフレームＳＭ１・ＳＭ４、ＳＭ２・ＳＭ５、ＳＭ３・ＳＭ６と、ランド側接合部ＳＣのリードフレームＳＭ１・ＳＭ４、ＳＭ２・ＳＭ５、ＳＭ３・ＳＭ６とソース信号電極パターンＳＬ１・ＳＬ４、ＳＬ２・ＳＬ５、ＳＬ３・ＳＬ６との間を接続するソースセンス用ボンディングワイヤＳＳＷ１・ＳＳＷ４、ＳＳＷ２・ＳＳＷ５、ＳＳＷ３・ＳＳＷ６とを備えることにより、高温になる動作によるワイヤ接続への熱の影響を軽減でき、ワイヤ接続性に対する高耐熱化および信頼性を向上させることが可能となる。
【０１４１】
なお、ソースセンス用ボンディングワイヤＳＳＷ１・ＳＳＷ４、ＳＳＷ２・ＳＳＷ５、ＳＳＷ３・ＳＳＷ６は、ランド側接合部ＳＣ側において、ソース電極パターン２５Ｓ１（２５Ｄ４）・２５Ｓ４（２５ＤＮ）、２５Ｓ２（２５Ｄ５）・２５Ｓ５（２５ＤＮ）、２５Ｓ３（２５Ｄ６）・２５Ｓ６（２５ＤＮ）と接続されても良い。
【０１４２】
［別の実施の形態２］
実施の形態に係るＰＭ１であって、ワイヤボンディングおよび樹脂モールド前の模式的鳥瞰パターン構成は図２９（ａ）に示すように表わされ、模式的平面パターン構成は図２９（ｂ）に示すように表わされる。なお、図２９（ａ）および図２９（ｂ）は、ＰＭ１における半導体デバイスの配置の具体例を示すものであって、半導体デバイスＱとして、ＳｉＣ  ＭＯＳＦＥＴＱ１・Ｑ４を適用した、２ in １モジュールタイプのハーフブリッジ内蔵モジュールが例示されている。
【０１４３】
すなわち、実施の形態に係るＰＭ１は、直列接続された２個のＳｉＣ  ＭＯＳＦＥＴＱ１・Ｑ４が、１つのモジュールに内蔵されたハーフブリッジ内蔵モジュールの構成を備える。
【０１４４】
実施の形態に係るＰＭ１は、図示省略の樹脂モールド層に被覆されたセラミックス基板２１の第１の辺に配置された正側電源入力端子電極（正側電力端子）Ｐおよび負側電源入力端子電極（負側電力端子）Ｎと、第１の辺に隣接する第２の辺に配置されたゲート端子ＧＴ１（ゲートＧ１）・ソースセンス端子ＳＳＴ１（ソースＳ１）と、第１の辺に対向する第３の辺に配置された出力端子電極（出力端子）Ｏと、第２の辺に対向する第４の辺に配置されたゲート端子ＧＴ４（ゲートＧ４）・ソースセンス端子ＳＳＴ４（ソースＳ４）とを備える。
【０１４５】
なお、実施の形態に係るＰＭ１は、２個の出力端子Ｏを備えた４電力端子構造のパワーモジュールとなっている。
【０１４６】
ここで、図２９（ａ）および図２９（ｂ）に示すように、２個（組）のＳｉＣ  ＭＯＳＦＥＴＱ１・Ｑ４はそれぞれ３個のデバイス（チップ）を備え、ＳｉＣ  ＭＯＳＦＥＴＱ１の各チップは、ゲート端子ＧＴ１・ソースセンス端子ＳＳＴ１に共通に接続(ＧＴ１の接続は未表示)され、ＳｉＣ  ＭＯＳＦＥＴＱ４の各チップは、ゲート端子ＧＴ４・ソースセンス端子ＳＳＴ４に共通に接続(ＧＴ４の接続は未表示)される。
【０１４７】
ゲート端子ＧＴ１・ソースセンス端子ＳＳＴ１は、ＳｉＣ  ＭＯＳＦＥＴＱ１のゲート信号電極パターンＧＬ１・ソース信号電極パターンＳＬ１に接続され、ゲート端子ＧＴ４・ソースセンス端子ＳＳＴ４は、ＳｉＣ  ＭＯＳＦＥＴＱ４のゲート信号電極パターンＧＬ４・ソース信号電極パターンＳＬ４に接続される。
【０１４８】
図２９（ａ）および図２９（ｂ）に示すように、ゲート信号電極パターンＧＬ１・ＧＬ４およびソース信号電極パターンＳＬ１・ＳＬ４には、外部取り出し用のゲート端子ＧＴ１・ＧＴ４およびソースセンス端子ＳＳＴ１・ＳＳＴ４がハンダ付けなどによって接続される。
【０１４９】
なお、図２９（ａ）および図２９（ｂ）に示すように、ゲート信号電極パターンＧＬ１・ＧＬ４およびソース信号電極パターンＳＬ１・ＳＬ４は信号基板２６１・２６４上に配置され、信号基板２６１・２６４はセラミックス基板２１上にハンダ付けなどによって接続されていても良い。
【０１５０】
信号基板２６１・２６４は、セラミックス基板で形成可能である。セラミックス基板は、例えば、Ａｌ２Ｏ３、ＡｌＮ、ＳｉＮ、ＡｌＳｉＣ、若しくは、少なくとも表面が絶縁性のＳｉＣなどで形成されていても良い。
【０１５１】
また、図２９（ａ）および図２９（ｂ）においては図示を省略しているが、ＳｉＣ  ＭＯＳＦＥＴＱ１・Ｑ４のドレインＤ１・ソースＳ１間およびドレインＤ４・ソースＳ４間に、逆並列にダイオード（ＤＩ１・ＤＩ４）が接続されていても良い。
【０１５２】
正側電力端子Ｐ・負側電力端子Ｎ、外部取り出し用のゲート端子ＧＴ１・ＧＴ４およびソースセンス端子ＳＳＴ１・ＳＳＴ４は、例えば、Ｃｕで形成可能である。
【０１５３】
主配線導体である表面電極パターン２３（２３Ｄ１・２３Ｄ４・２３ＤＮ）は、例えば、Ｃｕによって形成可能である。
【０１５４】
ここで、図２９（ａ）および図２９（ｂ）に示された例では、２ in １モジュールタイプのハーフブリッジ内蔵モジュールにおいて、表面電極パターン２３Ｄ１が、ハイ（Ｈｉｇｈ）側デバイス（ＳｉＣ  ＭＯＳＦＥＴＱ１）用のドレイン電極パターンとして機能する。
【０１５５】
また、表面電極パターン２３Ｄ４が、ロウ（Ｌｏｗ）側デバイス（ＳｉＣ  ＭＯＳＦＥＴＱ４）用のドレイン電極パターンとして機能すると共に、ハイ側デバイス用のソース電極パターン（２３Ｓ１）としても機能する。つまり、ドレイン電極パターン２３Ｄ４は、ＳｉＣ  ＭＯＳＦＥＴＱ４のドレイン電極であると同時に、ＳｉＣ  ＭＯＳＦＥＴＱ１のソース電極となる。
【０１５６】
さらに、負側電力端子Ｎに接続される表面電極パターン２３ＤＮが、ロウ側デバイス用のソース電極パターン（２３Ｓ４）として機能する。
【０１５７】
すなわち、実施の形態に係るＰＭ１においては、図２９（ａ）および図２９（ｂ）に示すように、ＳｉＣ  ＭＯＳＦＥＴＱ１は表面電極パターン２３Ｄ１上に搭載されて、ドレインＤ１が表面電極パターン２３Ｄ１と接続されると共に、ソースＳ１がボンディングワイヤ（図示省略のソース信号用ボンディングワイヤ）を介して表面電極パターン２３Ｄ４と接続される。
【０１５８】
同様に、ＳｉＣ  ＭＯＳＦＥＴＱ４は表面電極パターン２３Ｄ４上に搭載されて、ドレインＤ４が表面電極パターン２３Ｄ４と接続されると共に、ソースＳ４がボンディングワイヤ（図示省略のソース信号用ボンディングワイヤ）を介して表面電極パターン２３ＤＮと接続される。
【０１５９】
また、実施の形態に係るＰＭ１にあっては、図示していないが、ＳｉＣ  ＭＯＳＦＥＴＱ１のソースセンスパッド電極をソース信号電極パターンＳＬ１に接続するソースセンス用ボンディングワイヤと、ゲートパッド電極をゲート信号電極パターンＧＬ１に接続するゲート信号用ボンディングワイヤとを備える。
【０１６０】
同様に、図示していないが、ＳｉＣ  ＭＯＳＦＥＴＱ４のソースセンスパッド電極をソース信号電極パターンＳＬ４に接続するソースセンス用ボンディングワイヤと、ゲートパッド電極をゲート信号電極パターンＧＬ４に接続するゲート信号用ボンディングワイヤとを備える。
【０１６１】
つまり、ＳｉＣ  ＭＯＳＦＥＴＱ１・Ｑ４の各ソース信号電極パターンＳＬ１・ＳＬ４には、ソースセンスパッド電極を接続するための、ソースセンス用ボンディングワイヤがウエッジボンディングされる。
【０１６２】
実施の形態に係るＰＭ１は、図２９（ａ）および図２９（ｂ）に示すように、セラミックス基板２１と、セラミックス基板２１の上面（第１面）に配置されたグラファイト基板１８ＧＨと、グラファイト基板１８ＧＨ上に配置された表面電極パターン（第２電極パターン）２３Ｄ１・２３Ｄ４・２３ＤＮと、セラミックス基板２１の下面（第２面）に配置された裏面電極パターン（第１電極パターン）（図示省略）とを備えるグラファイト絶縁基板と、表面電極パターン２３Ｄ１・２３Ｄ４上に図示矢印Ｘ方向に沿って並べて配置された複数のＳｉＣ  ＭＯＳＦＥＴＱ１・Ｑ４とを備える。
【０１６３】
実施の形態に係るＰＭ１において、グラファイト基板１８ＧＨのＧＨ（ＹＺ）配向は、複数のＳｉＣ  ＭＯＳＦＥＴＱ１・Ｑ４の配置のＸ方向にほぼ直交する、Ｙ方向にほぼ一致する配向方向ＴＤとされる。つまり、Ｘ方向に並べて配置されるＳｉＣ  ＭＯＳＦＥＴＱ１・Ｑ４の、ＧＨ（ＹＺ）の配向方向ＴＤに対する並びの方向ＰＤ１のずれの許容量（許容されるずれ量）は、Ｘ方向に対応する配向方向ＰＤを基準とし、グラファイト基板１８ＧＨの平面（基板面）上において、時計方向に約−４５度以上＋４５度以下の角度θの範囲、好ましくは、約−３０度以上＋３０度以下の角度θの範囲とされる。
【０１６４】
なお、図２９（ａ）および図２９（ｂ）において、半導体デバイスＱがＳｉＣ  ＭＯＳＦＥＴの場合、ＧＴ１・ＧＴ４は、ＳｉＣ  ＭＯＳＦＥＴＱ１・Ｑ４のゲート信号用のリード端子（いわゆる、ゲート端子）であり、ＳＳＴ１・ＳＳＴ４は、ＳｉＣ  ＭＯＳＦＥＴＱ１・Ｑ４のソース信号用のリード端子（いわゆる、ソースセンス端子）である。
【０１６５】
これに対し、ＩＧＢＴの場合には、ＧＴ１・ＧＴ４は、ＩＧＢＴＱ１・Ｑ４のゲート信号用のリード端子となり、ＳＳＴ１・ＳＳＴ４は、ＩＧＢＴＱ１・Ｑ４のエミッタ信号用のリード端子となる。
【０１６６】
実施の形態に係るＰＭ１によれば、グラファイト基板１８ＧＨを適用したグラファイト絶縁基板の採用により、複数の半導体デバイスＱの配置の方向ＰＤ１を、グラファイト基板１８ＧＨのＧＨ（ＸＺ）・ＧＨ（ＹＺ）配向の配向方向ＴＤにほぼ直交する熱伝導率の相対的に低い配向方向ＰＤにより近似させることによって、高い熱拡散効果が期待できる。
【０１６７】
すなわち、実施の形態に係るＰＭ１によっても、熱拡散性が良好で、構造的にも簡素であり、安価で、より低熱抵抗化が可能なパワーモジュールとすることができる。
【０１６８】
なお、２ in １モジュールタイプのＰＭ１としては、ソース電極パターンを半導体デバイスＱ１・Ｑ４の上方に備える構造のものにも適用可能であり、また、２ in １モジュールタイプのものに限定されるものでもない。
【０１６９】
実施の形態に係るＰＭ１の模式的鳥瞰パターン構成は図３０（ａ）に示すように表わされ、模式的平面パターン構成は図３０（ｂ）に示すように表わされる。なお、図３０（ａ）および図３０（ｂ）では、３電力端子構造のＰＭ１に適用した場合が例示されている。
【０１７０】
ここで、図３０（ａ）および図３０（ｂ）に示すように、実施の形態に係るＰＭ１は、電力端子構造を除けば、実施の形態に係るＰＭ１とほぼ同一の構成を備える。
【０１７１】
すなわち、実施の形態に係るＰＭ１は、図３０（ａ）および図３０（ｂ）に示すように、セラミックス基板２１と、セラミックス基板２１の上面（第１面）に配置されたグラファイト基板１８ＧＨと、グラファイト基板１８ＧＨ上に配置された表面電極パターン（第２電極パターン）２３Ｄ１・２３Ｄ４・２３ＤＮと、セラミックス基板２１の下面（第２面）に配置された裏面電極パターン（第１電極パターン）（図示省略）とを備えるグラファイト絶縁基板と、表面電極パターン２３Ｄ１・２３Ｄ４上に図示矢印Ｘ方向に沿って並べて配置された複数の半導体デバイス（モジュール）Ｑ１・Ｑ４とを備える。
【０１７２】
実施の形態に係るＰＭ１において、グラファイト基板１８ＧＨの配向方向ＴＤにおけるＧＨ（ＹＺ）配向は、複数の半導体デバイスＱ１・Ｑ４のＸ方向に沿う配向方向ＰＤにほぼ直交する方向とされる。
【０１７３】
図３０（ａ）および図３０（ｂ）において、Ｐは、正側電源入力端子電極であり、Ｎは、負側電源入力端子電極であり、Ｏは、出力端子電極であり、１個の出力端子電極Ｏを備えた３電力端子構造のＰＭとなっている。
【０１７４】
なお、図３０（ａ）および図３０（ｂ）において、ＧＬ１は、ＳｉＣ  ＭＯＳＦＥＴＱ１のゲート信号用のリード端子（図示省略）が接続されるゲート信号電極パターンであり、ＳＬ１は、ＳｉＣ  ＭＯＳＦＥＴＱ１のソース信号用のリード端子（図示省略）が接続されるソース信号電極パターンである。同様に、ＧＬ４は、ＳｉＣ  ＭＯＳＦＥＴＱ４のゲート信号用のリード端子（図示省略）が接続されるゲート信号電極パターンであり、ＳＬ４は、ＳｉＣ  ＭＯＳＦＥＴＱ４のソース信号用のリード端子（図示省略）が接続されるソース信号電極パターンである。
【０１７５】
また、図中におけるＢＷ１は、ＳｉＣ  ＭＯＳＦＥＴＱ１のソースパッド電極をソース電極としても機能する表面電極パターン２３Ｄ４に共通に接続するためのソース信号用ボンディングワイヤであり、ＢＷ４は、ＳｉＣ  ＭＯＳＦＥＴＱ４のソースパッド電極をソース電極としても機能する表面電極パターン２３ＤＮに共通に接続するためのソース信号用ボンディングワイヤである。
【０１７６】
実施の形態に係るＰＭ１によっても、グラファイト基板１８ＧＨの基板面上、複数の半導体デバイスＱ１・Ｑ４の配置の方向ＰＤ１を、グラファイト基板１８ＧＨのＧＨ（ＹＺ）配向に対応する配向方向（Ｙ方向）ＴＤにほぼ直交する配向方向（Ｘ方向）ＰＤとすることにより、熱拡散性が良好で、構造的にも簡素であり、安価で、より低熱抵抗化が可能となる。
【０１７７】
以上説明したように、本実施の形態によれば、反りを抑制することができるパワーモジュールおよびその製造方法を提供することができる。
【０１７８】
［その他の実施の形態］
上記のように、いくつかの実施の形態について記載したが、開示の一部をなす論述および図面は例示的なものであり、限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【０１７９】
このように、本実施の形態は、ここでは記載していない様々な実施の形態などを含む。
【産業上の利用可能性】
【０１８０】
本実施の形態のパワーモジュールは、Ｓｉ基板やＳｉＣ基板やＧａＮ基板を用いたＩＧＢＴモジュール、ダイオードモジュール、ＭＯＳモジュールなどの各種の半導体モジュール技術に利用することができ、ＨＥＶ（Hybrid Electric Vehicle）／ＥＶ（Electric Vehicle）向けのインバータ、ロボットなどの産業機器や家電向けのインバータやコンバータなど、幅広い応用分野に適用可能である。
【符号の説明】
【０１８１】
６１，６９，ＧＦ…基板（グラファイト基板）
６４…半導体デバイス
６２，ＲＡ，ＲＢ，ＲＣ，ＲＤ…樹脂（熱可塑性樹脂，液晶ポリマー）
７１，７２…（樹脂）注入ゲート
７１Ｂ，７２Ｂ…ゲート痕
７１Ａ，７２Ａ…（樹脂）注入方向
６３，６８…銅層
６４…半導体デバイス
６５…ワイヤ
６６…パワー端子
６７…スペーサー（柱状電極）
【図１】
2018174252.tif 000004
【図２】
2018174252.tif 000005
【図３】
2018174252.tif 000006
【図４】
2018174252.tif 000007
【図５】
2018174252.tif 000008
【図６】
2018174252.tif 000009
【図７】
2018174252.tif 000010
【図８】
2018174252.tif 000011
【図９】
2018174252.tif 000012
【図１０】
2018174252.tif 000013
【図１１】
2018174252.tif 000014
【図１２】
2018174252.tif 000015
【図１３】
2018174252.tif 000016
【図１４】
2018174252.tif 000017
【図１５】
2018174252.tif 000018
【図１６】
2018174252.tif 000019
【図１７】
2018174252.tif 000020
【図１８】
2018174252.tif 000021
【図１９】
2018174252.tif 000022
【図２０】
2018174252.tif 000023
【図２１】
2018174252.tif 000024
【図２２】
2018174252.tif 000025
【図２３】
2018174252.tif 000026
【図２４】
2018174252.tif 000027
【図２５】
2018174252.tif 000028
【図２６】
2018174252.tif 000029
【図２７】
2018174252.tif 000030
【図２８】
2018174252.tif 000031
【図２９】
2018174252.tif 000032
【図３０】
2018174252.tif 000033