(57)【要約】【課題】安価で信頼性の高いパッケージを提供する。【解決手段】素子１９が実装されるベース基板１０と、ベース基板１０と重ねて設けられ、素子１９を収容するキャビティＣを有するリッド基板２０と、ベース基板１０とリッド基板２０とを接合する接合膜２と、ベース基板１０の外面１０ａに設けられ、ベース基板の厚さ方向に貫通する第一貫通電極１２を通じて素子１９の第一素子電極１９ａと電気的に接続される第一外部電極３１と、リッド基板２０の外面２０ａに設けられ、リッド基板２０の厚さ方向に貫通する第二貫通電極２２および接合膜２を通じて、素子１９の第二素子電極１９ｂと電気的に接続される第二外部電極３２と、を備えている。【選択図】図２
2018084439.tif 000002
【特許請求の範囲】
【請求項１】
素子が実装される第一基板と、
前記第一基板と重ねて設けられ、前記素子を収容するキャビティを有する第二基板と、
前記第一基板と前記第二基板とを接合する接合膜と、
前記第一基板の外面に設けられ、前記第一基板の厚さ方向に貫通する第一貫通電極を通じて、前記素子の第一素子電極と電気的に接続される第一外部電極と、
前記第二基板の外面に設けられ、前記第二基板の厚さ方向に貫通する第二貫通電極および前記接合膜を通じて、前記素子の第二素子電極と電気的に接続される第二外部電極と、
を備えたことを特徴とするパッケージ。
【請求項２】
請求項１に記載のパッケージであって、
前記第一基板および前記第二基板はそれぞれ平面視で矩形状に形成され、
前記第一外部電極は、前記第一基板の角部に形成され、
前記第二外部電極は、前記第二基板の角部に形成されている、
ことを特徴とするパッケージ。
【請求項３】
請求項２に記載のパッケージであって、
前記第一外部電極および前記第二外部電極は、平面視で対角線上に配置されていることを特徴とするパッケージ。
【請求項４】
請求項１から３のいずれか１項に記載のパッケージであって、
前記素子は、赤外線センサであることを特徴とするパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、パッケージに関する。
【背景技術】
【０００２】
赤外線センサやジャイロセンサ、加速度センサ等の素子は、有機物によるガスの派生を低減するため減圧雰囲気で封止された状態のパッケージとなっている。近年、ベース基板と、キャビティを有するリッド基板とを直接真空封止し、その後切断することでパッケージとする、いわゆるウェハレベルパッケージ化が行われている。
【０００３】
ところで、パッケージは、気密性を保持するために、ベース基板とリッド基板とを重ねたうえで全周に亘って接合する必要があるとともに、パッケージの外部に電極を引き出すための外部電極が必要となる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５２６０８９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来技術にあっては、リッド基板に一対の貫通電極を形成し、一対の引き出し配線を通じてパッケージの内部と外部とを電気的に接続する構成となっているため、引き出し配線の形成面積が大きくなるとともにコストが高くなる傾向にある。
【０００６】
また、近年の電子部品の小型化の要求により、パッケージにも小型化が要求されている。ところが、従来技術にあっては、リッド基板に一対の貫通電極を形成する構成となっているため、小型化により一対の貫通電極が近接する傾向にある。このため、絶縁信頼性という面で改善の余地がある。
【０００７】
そこで、本発明は、上記事情に鑑みたものであって、安価で信頼性の高いパッケージを提供する。
【課題を解決するための手段】
【０００８】
上記の課題を解決するため、本発明のパッケージは、素子が実装される第一基板と、前記第一基板と重ねて設けられ、前記素子を収容するキャビティを有する第二基板と、前記第一基板と前記第二基板とを接合する接合膜と、前記第一基板の外面に設けられ、前記第一基板の厚さ方向に貫通する第一貫通電極を通じて前記素子の第一素子電極と電気的に接続される第一外部電極と、前記第二基板の外面に設けられ、前記第二基板の厚さ方向に貫通する第二貫通電極および前記接合膜を通じて、前記素子の第二素子電極と電気的に接続される第二外部電極と、を備えたことを特徴としている。
【０００９】
この構成によれば、第一基板の厚さ方向に貫通する第一貫通電極を通じて素子の第一素子電極と電気的に接続される第一外部電極と、第二基板の厚さ方向に貫通する第二貫通電極および接合膜を通じて、素子の第二素子電極と電気的に接続される第二外部電極と、を備えているので、一方の基板に一対の貫通電極を形成し、引き出し配線を通じてパッケージの内部と外部とを電気的に接続する従来技術と比較して、配線の面積を削減できる。したがって、貫通電極の気密信頼性を向上できるとともに、コストを削減できる。また、第一外部電極は、第一基板の外面に設けられ、第二外部電極は、第一基板に重ねて設けられた第二基板の外面に設けられているので、一方の基板の表面に並んで一対の外部電極が設けられる従来技術と比較して、第一外部電極と第二外部電極との離間距離を大きく確保することができる。したがって、安価で信頼性の高いパッケージとすることができる。
【００１０】
また、前記第一基板および前記第二基板はそれぞれ平面視で矩形状に形成され、前記第一外部電極は、前記第一基板の角部に形成され、前記第二外部電極は、前記第二基板の角部に形成されている、ことを特徴としている。
【００１１】
この構成によれば、第一外部電極は、第一基板の角部に形成され、第二外部電極は、第二基板の角部に形成されているので、第一外部電極と第二外部電極との離間距離を十分に大きく確保することができる。したがって、安価で信頼性の高いパッケージとすることができる。
【００１２】
また、前記第一外部電極および前記第二外部電極は、平面視で対角線上に配置されていることを特徴としている。
【００１３】
この構成によれば、第一外部電極および第二外部電極は、平面視で対角線上に配置されているので、第一外部電極と第二外部電極との離間距離をさらに大きく確保することができる。したがって、安価で信頼性の高いパッケージとすることができる。
【００１４】
また、前記素子は、赤外線センサであることを特徴としている。
【００１５】
この構成によれば、気密封止が必要となる小型な赤外線センサに好適である。
【発明の効果】
【００１６】
本発明によれば、第一基板の厚さ方向に貫通する第一貫通電極を通じて素子の第一素子電極と電気的に接続される第一外部電極と、第二基板の厚さ方向に貫通する第二貫通電極および接合膜を通じて、素子の第二素子電極と電気的に接続される第二外部電極と、を備えているので、一方の基板に一対の貫通電極を形成し、引き出し配線を通じてパッケージの内部と外部とを電気的に接続する従来技術と比較して、配線の面積を削減できる。したがって、貫通電極の気密信頼性を向上できるとともに、コストを削減できる。また、第一外部電極は、第一基板の外面に設けられ、第二外部電極は、第一基板に重ねて設けられた第二基板の外面に設けられているので、一方の基板の表面に並んで一対の外部電極が設けられる従来技術と比較して、第一外部電極と第二外部電極との離間距離を大きく確保することができる。したがって、安価で信頼性の高いパッケージとすることができる。
【図面の簡単な説明】
【００１７】
【図１】実施形態のパッケージの平面図である。
【図２】図１におけるＩＩ−ＩＩ線に沿った断面図である。
【図３】実施形態の変形性にかかるパッケージの平面図である。
【図４】図３におけるＩＶ−ＩＶ線に沿った断面図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について図面を参照しながら説明する。
図１は、実施形態のパッケージの平面図であり、図２は、図１におけるＩＩ−ＩＩ線に沿った断面図である。
図１および図２に示すように、パッケージ１は、ベース基板１０（請求項の「第一基板」に相当。）と、リッド基板２０（請求項の「第二基板」に相当。）と、を備える。また、ベース基板１０とリッド基板２０との間には、素子１９を収容するキャビティＣが形成される。
【００１９】
ベース基板１０は、例えばシリコン基板であり、平面視矩形状に形成されている。ベース基板１０の第一角部１１Ａには、厚さ方向に貫通する第一貫通電極１２が形成されている。第一貫通電極１２は、例えばチタン（Ｔｉ）やタンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）とプラチナ（Ｐｔ）の積層層による下地層をスパッタリング等により製膜した後、銅（Ｃｕ）等をめっきやスパッタリング等により製膜することで形成されている。第一貫通電極１２は、ベース基板１０の第一角部１１Ａに設けられた貫通孔１１ａを閉塞して、キャビティＣを気密に保持している。なお、貫通孔１１ａおよび第一貫通電極１２は、後述の接合工程の後に形成されてもよい。
【００２０】
ベース基板１０の外面１０ａには、第一外部電極３１が形成されている。第一外部電極３１は、例えばチタン（Ｔｉ）やタンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）とプラチナ（Ｐｔ）の積層層による下地層をスパッタリング等により製膜した後、金（Ａｕ）等をめっきやスパッタリング等により製膜することで形成されている。第一外部電極３１は、第一貫通電極１２と電気的に接続されるとともに、ベース基板１０の外面１０ａの全体に亘って形成されている。
【００２１】
ベース基板１０の内面１０ｂには、埋込電極１４ａが設けられている。埋込電極１４ａは、例えば窒化チタン（ＴｉＮ）、アルミシリコン合金（ＡｌＳｉ）、窒化チタン（ＴｉＮ）の順に合金属をスパッタリング等により積層して製膜することで形成されている。埋込電極１４ａは、第一貫通電極１２と電気的に接続されている。
【００２２】
ベース基板１０の内面１０ｂには、絶縁膜１３が設けられている。絶縁膜１３は、例えば二酸化ケイ素（ＳｉＯ２）等のシリコン酸化膜や、シリコン窒化膜（ＳｉＮｘ）等であり、埋込電極１４ａおよびベース基板１０の内面１０ｂを覆っている。
【００２３】
絶縁膜１３の表面には、マウント電極１４ｂが形成されている。マウント電極１４ｂは、例えばチタン（Ｔｉ）やタンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）とプラチナ（Ｐｔ）の積層層による下地層をスパッタリング等により製膜した後、金（Ａｕ）やアルミニウム（Ａｌ）等を蒸着やスパッタリング等により製膜することで形成されている。マウント電極１４ｂには、後述する素子１９の第一素子電極１９ａが電気的に接続される。
【００２４】
絶縁膜１３の周縁部には、第一接合膜１５が形成されている。第一接合膜１５は、マウント電極１４ｂと同様に、例えばチタン（Ｔｉ）やタンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）とプラチナ（Ｐｔ）の積層層による下地層をスパッタリング等により製膜した後、金（Ａｕ）やアルミニウム（Ａｌ）等を蒸着やスパッタリング等により製膜することで形成されている。第一接合膜１５は、マウント電極１４ｂと同一の工程で同一の材料により形成してもよいし、異なる工程で異なる材料により形成してもよい。
【００２５】
第一接合膜１５は、平面視で略矩形枠状に形成された本体部１５ａと、本体部１５ａよりも内側に向かって張り出したマウント部１５ｂとを備えている。第一接合膜１５の本体部１５ａは、絶縁膜１３の周縁部に沿って形成されている。第一接合膜１５のマウント部１５ｂは、平面視で第一角部１１Ａに対して対角線上に位置する第二角部１１Ｂに対応した位置において、本体部１５ａよりも内側に矩形状に張り出した状態で形成されている。マウント部１５ｂには、後述する素子１９の第二素子電極１９ｂが電気的に接続される。
【００２６】
絶縁膜１３、埋込電極１４ａ、マウント電極１４ｂおよび第一接合膜１５は、例えば以下の工程で形成される。まず、ベース基板１０の表面に絶縁材料で成膜した後、ベース基板１０の一部の絶縁材料をエッチング等で取り除く。次いで、絶縁材料を取り除いた領域に埋込電極１４ａを形成し、埋込電極１４ａとベース基板１０の第一貫通電極１２とを電気的に接続させる。次いで、埋込電極１４ａの上部に絶縁材料をさらに成膜した後、絶縁材料の表面を平坦化する。これにより、絶縁膜１３が形成される。次いで、絶縁材料の一部をエッチング等で取り除いた後、マウント電極１４ｂおよびマウント部１５ｂを形成する。これにより、マウント電極１４ｂは埋込電極１４ａと電気的に接続される。
次いで、第一接合膜１５の本体部１５ａを絶縁膜１３の周縁部に形成する。これにより、マウント部１５ｂは本体部１５ａと電気的に接続されるとともに、第一接合膜１５が形成される。
上述のベース基板１０は、例えば円板状のシリコンウエハに複数形成される。
【００２７】
素子１９は、例えば赤外線センサや加速度センサ、角速度センサ等である。素子１９は、平面視で例えば矩形状に形成されている。素子１９の主面における角部には、それぞれ第一素子電極１９ａ、第二素子電極１９ｂが形成されている。第一素子電極１９ａは、マウント電極１４ｂと電気的に接続される。また、第二素子電極１９ｂは、第一接合膜１５のマウント部１５ｂと電気的に接続される。なお、素子１９の実装においては、マウント電極１４ｂおよび第一素子電極１９ａのいずれかと、マウント部１５ｂまたは第二素子電極１９ｂのいずれかに例えば金（Ａｕ）等のバンプを形成し、加熱と超音波振動を加えて溶着させる、いわゆるフリップチップ実装が行われる。
【００２８】
リッド基板２０は、例えばシリコン基板であり、平面視矩形状に形成されている。リッド基板２０の内面２０ｂには、凹部２４が形成されている。凹部２４は、ベース基板１０の内面１０ｂとリッド基板２０の内面２０ｂとを対向させて接合した際に、キャビティＣを形成する。
【００２９】
リッド基板２０の角部のうち、ベース基板１０の第二角部１１Ｂと対向する第一角部２１Ａには、厚さ方向に貫通する第二貫通電極２２が形成されている。第二貫通電極２２は、第一貫通電極１２と同様に、例えばチタン（Ｔｉ）やタンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）とプラチナ（Ｐｔ）の積層層による下地層をスパッタリング等により製膜した後、銅（Ｃｕ）等をめっきやスパッタリング等により製膜することで形成されている。第二貫通電極２２は、リッド基板２０の第一角部２１Ａに設けられた貫通孔２１ａを閉塞している。なお、貫通孔２１ａおよび第二貫通電極２２は、後述の接合工程の後に形成されてもよい。
【００３０】
リッド基板２０の外面２０ａには、第二外部電極３２が形成されている。第二外部電極３２は、リッド基板２０の第一角部２１Ａにおける外面２０ａと、に形成されている。第二外部電極３２は、リッド基板２０の貫通孔２１ａに形成された第二貫通電極２２と電気的に接続されている。第二外部電極３２は、例えばチタン（Ｔｉ）やタンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）とプラチナ（Ｐｔ）の積層層による下地層をスパッタリング等により製膜した後、金（Ａｕ）等をめっきやスパッタリング等により製膜することで形成されている。
【００３１】
リッド基板２０の内面２０ｂには、第二接合膜２５が形成されている。第二接合膜２５は、凹部２４を外側から囲んでおり、平面視で矩形枠状に形成されている。第二接合膜２５は、第一接合膜１５と同様に、例えばチタン（Ｔｉ）やタンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）とプラチナ（Ｐｔ）の積層層による下地層をスパッタリング等により製膜した後、金（Ａｕ）やアルミニウム（Ａｌ）等を蒸着やスパッタリング等により製膜することで形成されている。第二接合膜２５は、第二貫通電極２２と電気的に接続される。
上述のリッド基板２０は、例えば円板状のシリコンウエハに複数形成される。
【００３２】
上述のとおり構成されたベース基板１０、リッド基板２０および素子１９は、例えば以下の工程でパッケージ１として形成される。
まず、シリコンウエハに複数形成されたベース基板１０のマウント電極１４ｂおよびマウント部１５ｂに対して、素子１９を例えばフリップチップ実装により実装する。
次いで、ベース基板１０が形成されたシリコンウエハと、リッド基板２０が形成されたシリコンウエハとを、真空雰囲気下で互いに接合する接合工程を行う。接合工程では、ベース基板１０の第一接合膜１５と、リッド基板２０の第二接合膜２５とを、真空チャンバ―内で加熱および加圧することにより熱圧着で接合する。これにより、ベース基板１０の第一接合膜１５と、リッド基板２０の第二接合膜２５とが一体化された接合膜２が形成される。
次いで、ベース基板１０およびリッド基板２０のそれぞれに貫通孔１１ａ，２１ａを形成する。貫通孔１１ａ，２１ａは、例えばブラスト加工やレーザ加工、ウェットエッチング、ドライエッチング等により形成される。
次いで、ベース基板１０に第一貫通電極および第一外部電極を形成し、リッド基板２０に第二貫通電極および第二外部電極を形成する。
次いで、重ねあわせた一対のシリコンウエハをブレードダイニングやレーザ加工等により切断し、複数のパッケージ１に個片化する。
以上により、パッケージ１が形成される。
【００３３】
このとき、パッケージ１のキャビティＣには、素子１９が真空封止される。また、素子１９の第一素子電極１９ａは、マウント電極１４ｂ、埋込電極１４ａおよび第一貫通電極１２を通じて第一外部電極３１と電気的に接続される。また、素子１９の第二素子電極１９ｂは、第一接合膜１５のマウント部１５ｂ、本体部１５ａおよび第二貫通電極２２を通じて第二外部電極３２と電気的に接続される。したがって、パッケージ１は、素子１９をキャビティＣに真空封止した状態で、素子１９とパッケージ１の外部との間で、電気信号の送受信が可能となる。
【００３４】
上述の実施形態によれば、ベース基板１０の厚さ方向に貫通する第一貫通電極１２を通じて素子１９の第一素子電極１９ａと電気的に接続される第一外部電極３１と、リッド基板２０の厚さ方向に貫通する第二貫通電極２２および接合膜２を通じて、素子１９の第二素子電極１９ｂと電気的に接続される第二外部電極３２と、を備えているので、一方の基板に一対の貫通電極を形成し、引き出し配線を通じてパッケージの内部と外部とを電気的に接続する従来技術と比較して、配線の面積を削減できる。したがって、第一貫通電極１２および第二貫通電極２２の気密信頼性を向上できるとともに、コストを削減できる。また、第一外部電極３１は、ベース基板１０の外面１０ａに設けられ、第二外部電極３２は、ベース基板１０に重ねて設けられたリッド基板２０の外面２０ａに設けられているので、一方の基板の表面に並んで一対の外部電極が設けられる従来技術と比較して、第一外部電極３１と第二外部電極３２との離間距離を大きく確保することができる。したがって、安価で信頼性の高いパッケージ１とすることができる。
【００３５】
また、第一外部電極３１は、ベース基板１０の第一角部１１Ａに形成され、第二外部電極３２は、リッド基板２０の第一角部２１Ａに形成されているので、第一外部電極３１と第二外部電極３２との離間距離を十分に大きく確保することができる。したがって、安価で信頼性の高いパッケージとすることができる。特に、本実施形態においては、第一外部電極３１および第二外部電極３２は、平面視で対角線上に配置されているので、第一外部電極３１と第二外部電極３２との離間距離をさらに大きく確保することができる。したがって、安価で信頼性の高いパッケージとすることができる。
【００３６】
また、本実施形態によれば、気密封止が必要となる小型な赤外線センサに好適である。
【００３７】
（実施形態の変形性）
図３は、実施形態の変形性にかかるパッケージの平面図であり、図４は、図３におけるＩＶ−ＩＶ線に沿った断面図である。
上述の実施形態では、ベース基板１０に対してマウント電極１４ｂおよびマウント部１５ｂを形成し、素子１９を例えばフリップチップ実装により実装していた。これに対して、図３および図４に示すように、実施形態の変形例にかかるパッケージ１は、ベース基板１０と素子１９とが一体形成された電子部品３５となっている点で、実施形態とは異なっている。以下、実施形態の変形例について説明する。なお、上述の実施形態と同様の構成については、説明を省略する。
【００３８】
実施形態の変形例にかかるパッケージ１は、ベース基板１０と素子１９とが一体形成された電子部品３５を備えている。
ベース基板１０の内面１０ｂには、一対の埋込電極１１４（第一埋込電極１１４ａおよび第二埋込電極１１４ｂ）が設けられている。第一埋込電極１１４ａは、第一貫通電極１２および素子１９の第一素子電極１９ａと電気的に接続されている。第二埋込電極１１４ｂは、第一接合膜１５と電気的に接続されている。素子１９、第一埋込電極１１４ａおよび第二埋込電極１１４ｂは、絶縁膜１３に埋設されている。なお、素子１９として、サーモパイルやボロメータ等の熱型検出素子を採用した場合には、熱的な絶縁を確保するために、ベース基板１０の内面１０ｂに第二のキャビティＣ２を設けてもよい。
【００３９】
なお、本発明の技術範囲は上記の実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【００４０】
上述の実施形態および実施形態の変形例では、ベース基板１０の第一接合膜１５とリッド基板２０の第二接合膜２５との接合方法については熱圧着に限定されることはなく、例えば金属拡散接合でもよい。また、ベース基板１０の第一接合膜１５とリッド基板２０の第二接合膜２５とをそれぞれ金錫合金（ＡｕＳｎ）で形成し、共晶温度まで加熱および溶融することで接合する、いわゆる共晶接合で接合してもよい。
【００４１】
また、上述の実施形態および実施形態の変形例では、気密封止として真空封止を行っていたが、これに限定されることはなく、例えば不活性ガスや窒素ガス（Ｎ２）等のガスを封入することにより気密封止してもよい。
【００４２】
その他、本発明の趣旨を逸脱しない範囲で、上記した実施の形態における構成要素を周知の構成要素に置き換えることは適宜可能である。
【符号の説明】
【００４３】
１・・・パッケージ  ２・・・接合膜  １０・・・ベース基板（第一基板）  １０ａ・・・外面  １２・・・第一貫通電極  １１Ａ・・・第一角部（角部）  １９・・・素子  １９ａ・・・第一素子電極  １９ｂ・・・第二素子電極  ２０・・・リッド基板  ２０ａ・・・外面  ２１Ａ・・・第一角部（角部）  ２２・・・第二貫通電極  ３１・・・第一外部電極  ３２・・・第二外部電極  Ｃ・・・キャビティ
【図１】
2018084439.tif 000003
【図２】
2018084439.tif 000004
【図３】
2018084439.tif 000005
【図４】
2018084439.tif 000006