(57)【要約】【課題】一例において、電源と負荷との間で並列構成の少なくとも２つの電子スイッチを制御する回路である。【解決手段】回路は、少なくとも２つの電子スイッチのうちの第１および第２の電子スイッチを制御するための第１および第２の制御信号を発生する制御回路を含み、第１および第２の制御信号を使用して第１および第２の電子スイッチの導通シーケンスを確立する。回路は、移行部分の間に第１の電子スイッチの制御端子を流れる電流を検出するように構成された検出回路を含み、回路は、検出された電流に応答して、第１の制御信号を調整し、導通シーケンスの第２の部分を確立するように構成される。【選択図】図２
2018038033.tif 000002
【特許請求の範囲】
【請求項１】
電源と負荷との間で並列構成の少なくとも２つの電子スイッチを制御する回路であって、
前記少なくとも２つの電子スイッチのうちの第１の電子スイッチを制御するための第１の制御信号を発生することと、
前記少なくとも２つの電子スイッチのうちの第２の電子スイッチを制御するための第２の制御信号を発生することと、
前記第１および第２の制御信号を使用して前記第１および第２の電子スイッチの導通シーケンスを確立することと、を行うように構成された制御回路であって、前記導通シーケンスは、
前記第１の電子スイッチが前記電源から前記負荷への電流の少なくとも一部を導通させる第１の部分と、
前記第２の電子スイッチが前記電源から前記負荷への前記電流の前記少なくとも一部を導通させる第２の部分と、
前記第１および第２の電子スイッチの両方が前記電源から前記負荷への前記電流の少なくとも一部を導通させる前記第１および第２の部分の間の移行部分と、を含む、制御回路と、
前記移行部分の間に、前記第１の電子スイッチの制御端子に流れる電流を検出するように構成された検出回路と、を備え、
前記回路は、前記検出された電流に応答して、前記第１の制御信号を調整し、前記導通シーケンスの前記第２の部分を確立するように構成された、回路。
【請求項２】
前記検出回路は、
第１のレプリカ電子スイッチと、
前記第１のレプリカ電子スイッチに第１のスケーリングされた電流を供給するように構成された第１の電流源と、
前記第１のレプリカ電子スイッチと通信する第１の論理回路であって、第１の論理信号を発生するように構成された、第１の論理回路と、を含み、
前記制御回路は、前記第１の論理信号を受信し、前記検出された電流に応答して、前記第１の制御信号を調整し、前記導通シーケンスの前記第２の部分を確立するように構成された、請求項１に記載の回路。
【請求項３】
前記第１の論理信号は、前記電流が前記第１の電子スイッチの前記制御端子から流れているときに第１のレベルを有し、前記検出回路は、
第２のレプリカ電子スイッチと、
前記第２のレプリカ電子スイッチに第２のスケーリングされた電流を供給するように構成された第２の電流源と、
前記第２のレプリカ電子スイッチと通信する第２の論理回路であって、前記電流が前記第１の電子スイッチの前記制御端子から流れていないときに、第２のレベルを有する第２の論理信号を発生するように構成された、第２の論理回路と、を含み、
前記制御回路は、前記第２の論理信号を受信し、前記第１の制御信号を維持するように構成された、請求項２に記載の回路。
【請求項４】
前記第１のレプリカ電子スイッチは第１のレプリカ電界効果トランジスタを含み、前記第２のレプリカ電子スイッチは第２のレプリカ電界効果トランジスタを含む、請求項３に記載の回路。
【請求項５】
前記第１の電子スイッチの前記制御端子と通信する第１の増幅器であって、前記検出回路を含む、第１の増幅器と、
前記第２の電子スイッチの制御端子と通信する第２の増幅器と、
前記第１の増幅器の入力端子と通信し、前記第１の電子スイッチに第１のスルーレートを提供するように構成された第１のアナログランプ発生器と、
前記第２の増幅器の入力端子と通信し、前記第２の電子スイッチに第２のスルーレートを提供するように構成された第２のアナログランプ発生器と、を備える、請求項１に記載の回路。
【請求項６】
前記第１の増幅器は第１の電圧増幅器であり、前記第２の増幅器は第２の電圧増幅器である、請求項５に記載の回路。
【請求項７】
前記第１の電子スイッチの前記制御端子と通信する第１の増幅器であって、前記検出回路を含む、第１の増幅器と、
前記第２の電子スイッチの制御端子と通信する第２の増幅器と、
前記第１の増幅器の入力端子と通信し、前記第１の電子スイッチに第１のスルーレートを提供するように構成された第１のデジタルランプ発生器と、
前記第２の増幅器の入力端子と通信し、前記第２の電子スイッチに第２のスルーレートを提供するように構成された第２のデジタルランプ発生器と、を備える、請求項１に記載の回路。
【請求項８】
前記第１のデジタルランプ発生器は第１のデジタル／アナログ変換器を含み、前記第２のデジタルランプ発生器は第２のデジタル／アナログ変換器を含む、請求項７に記載の回路。
【請求項９】
前記第１の電子スイッチは第１の電界効果トランジスタを含み、前記第２の電子スイッチは第２の電界効果トランジスタを含み、前記第１の電子スイッチの前記制御端子はゲート端子を含む、請求項１に記載の回路。
【請求項１０】
前記第１の電子スイッチを制御する前記第１の制御信号は、前記第１の電子スイッチのカットオフ状態と完全オン状態とを確立する間で変化するように構成され、前記第２の電子スイッチを制御する前記第２の制御信号は、前記第２の電子スイッチのカットオフ状態と完全オン状態とを確立する間で変化するように構成された、請求項１に記載の回路。
【請求項１１】
前記移行部分の間に、前記第１の電子スイッチの制御端子に流れる電流を検出するように構成された前記検出回路は、システム電流検出抵抗器を含まない、請求項１に記載の回路。
【請求項１２】
前記第１および第２の電子スイッチは、前記少なくとも２つの電子スイッチのうちの任意の２つを含む、請求項１に記載の回路。
【請求項１３】
電源と負荷との間で並列構成の少なくとも２つの電子スイッチを制御する方法であって、
前記少なくとも２つの電子スイッチのうちの第１の電子スイッチと前記少なくとも２つの電子スイッチのうちの第２の電子スイッチとの導通シーケンスを、前記第１の電子スイッチと通信する第１の制御信号および前記第２の電子スイッチと通信する第２の制御信号を使用して、確立することであって、前記導通シーケンスは、
前記第１の電子スイッチが前記電源から前記負荷への電流の少なくとも一部を導通させる第１の部分と、
前記第２の電子スイッチが前記電源から前記負荷への前記電流の少なくとも一部を導通させる第２の部分と、
前記第１および第２の電子スイッチの両方が前記電源から前記負荷への前記電流を導通させる前記第１および第２の部分の間の移行部分と、を含む、確立することと、
前記移行部分の間に、前記第１の電子スイッチの制御端子に流れる電流を検出することと、
前記検出された電流に応答して、前記第１の制御信号を調整し、前記導通シーケンスの第２の部分を確立することと、を含む、方法。
【請求項１４】
第１のレプリカ電子スイッチを設けることを含む方法であって、
前記移行部分の間に前記第１の電子スイッチの制御端子から流れる電流を検出することは、
前記第１のレプリカ電子スイッチを通る第１のレプリカ電流に応答して、前記第１のレプリカ電子スイッチと通信する第１の論理回路を使用して第１の論理信号を発生すること、を含む、請求項１３に記載の方法。
【請求項１５】
第２のレプリカ電子スイッチを設けることを含む方法であって、論理信号は第１の論理信号であり、前記第１の論理信号は、前記電流が前記第１の電子スイッチの端子から流れているときに第１のレベルを有し、
前記移行部分の間に前記第１の電子スイッチの制御端子から流れる電流を検出することは、
前記第２の電子スイッチを通る第２のレプリカ電流に応答して、前記第２のレプリカ電子スイッチと通信する論理回路を使用して第２のレベルを有する第２の論理信号を発生することを含む、請求項１４に記載の方法。
【請求項１６】
前記第１のレプリカ電子スイッチは第１のレプリカ電界効果トランジスタを含み、前記第２のレプリカ電子スイッチは第２のレプリカ電界効果トランジスタを含む、請求項１５に記載の方法。
【請求項１７】
前記第１の電子スイッチの前記制御端子と通信する第１の増幅器を設けることと、
前記第２の電子スイッチの制御端子と通信する第２の増幅器を設けることと、
前記第１の増幅器の入力端子と通信する第１のアナログランプ発生器を設けることと、
前記第２の増幅器の入力端子と通信する第２のアナログランプ発生器を設けることと、
前記第１のアナログランプ発生器を使用して、前記第１の電子スイッチに第１のスルーレートを発生することと、
前記第２のアナログランプ発生器を使用して、前記第２の電子スイッチに第２のスルーレートを発生することと、を含む、請求項１３に記載の方法。
【請求項１８】
前記第１の増幅器は第１の電圧増幅器であり、前記第２の増幅器は第２の電圧増幅器である、請求項１７に記載の方法。
【請求項１９】
前記第１の電子スイッチの前記制御端子と通信する第１の増幅器を設けることと、
前記第２の電子スイッチの制御端子と通信する第２の増幅器を設けることと、
前記第１の増幅器の入力端子と通信し、前記第１の電子スイッチに第１のスルーレートを提供するように構成された第１のデジタルランプ発生器を設けることと、
前記第２の増幅器の入力端子と通信し、前記第２の電子スイッチに第２のスルーレートを提供するように構成された第２のデジタルランプ発生器を設けることと、
前記第１のデジタルランプ発生器を使用して、前記第１の電子スイッチに第１のスルーレートを発生することと、
前記第２のデジタルランプ発生器を使用して、前記第２の電子スイッチに第２のスルーレートを発生することと、を含む、請求項１３に記載の方法。
【請求項２０】
前記第１のデジタルランプ発生器は第１のデジタル／アナログ変換器を含み、前記第２のデジタルランプ発生器は第２のデジタル／アナログ変換器を含む、請求項１９に記載の方法。
【請求項２１】
前記第１の電子スイッチのカットオフ状態と完全オン状態とを確立する間で前記第１の制御信号を変化させることと、
前記第２の電子スイッチのカットオフ状態と完全オン状態とを確立する間で前記第２の制御信号を変化させることと、を含む、請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
本出願は、Ｓｐａｌｄｉｎｇらに２０１１年１０月５日に出願され、米国特許第８，８６０，８９３号として発行された「負荷電流制御の回路および技術」と題された米国特許出願第１３／２５３，４４４号に関連し、参照によりその全体が本明細書に組み込まれる。
【０００２】
本開示は、一般に、電気的負荷への電力供給を可能にする接続デバイスに関する。
【背景技術】
【０００３】
既にオンになっている電源に電気的負荷を接続することが望まれる場合がある。これは、負荷の容量成分が充電されるので、大きな突入電流を引き起こす可能性がある。そのような容量成分は、実成分または寄生成分であってもよい。
【０００４】
これらの突入電流は、電源の動作を乱す可能性があり、もしかすると電源内の保護手段を遮断させる。さらに、突入電流は、電源に接続された他の負荷に供給される電力に撹乱を持ち込むかもしれず、これらの撹乱は、これらの回路の動作に影響を及ぼす可能性がある。加えて、新たに導入された負荷に異常がある場合、その異常は、電源および電源に接続された他の負荷または回路の動作にも影響する可能性がある。
【０００５】
これらの問題に対処するために、電源に新たに導入される負荷への電流の流れを調整または制御する「ホットスワップ」回路を提供することが知られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第８，８６０，８９３号明細書
【発明の概要】
【課題を解決するための手段】
【０００７】
いくつかの例では、本開示は、電源と負荷との間で並列構成の少なくとも２つの電子スイッチを制御する回路を目的とする。その回路は、少なくとも２つの電子スイッチのうちの第１の電子スイッチを制御するための第１の制御信号を発生し、少なくとも２つの電子スイッチのうちの第２の電子スイッチを制御するための第２の制御信号を発生し、その第１および第２の制御信号を使用して第１および第２の電子スイッチの導通シーケンスを確立するように構成された制御回路を含む。導通シーケンスは、第１の電子スイッチが電流の少なくとも一部を電源から負荷へ導通させる第１の部分、第２の電子スイッチが電流の少なくとも一部を電源から負荷へ導通させる第２の部分、および第１および第２の電子スイッチの両方が電流の少なくとも一部を電源から負荷へ導通させる第１および第２の部分の間の移行部分を含む。回路は移行部分の間に第１の電子スイッチ制御端子を流れる電流を検出するように構成された検出回路を含み、その回路は、検出された電流に応答して、第１の制御信号を調整し、導通シーケンスの第２の部分を確立するように構成される。
【０００８】
いくつかの例では、本開示は、電源と負荷との間で並列構成の少なくとも２つの電子スイッチを制御する方法を目的とする。その方法は、少なくとも２つの電子スイッチのうちの第１の電子スイッチと少なくとも２つの電子スイッチのうちの第２の電子スイッチとの導通シーケンスを、第１の電子スイッチと通信する第１の制御信号および第２の電子スイッチと通信する第２の制御信号を使用して、確立することを含む。導通シーケンスは、第１の電子スイッチが電流の少なくとも一部を電源から負荷へ導通させる第１の部分、第２の電子スイッチが電流の少なくとも一部を電源から負荷へ導通させる第２の部分、および第１および第２の電子スイッチの両方が電流を電源から負荷へ導通させる第１および第２の部分の間の移行部分を含む。方法は、移行部分の間に第１の電子スイッチ制御端子に流れる電流を検出することと、検出された電流に応答して、第１の制御信号を調整し、導通シーケンスの第２の部分を確立することとを含む。
【０００９】
この概要は、本特許出願の主題の概要を提供することを意図している。本発明の排他的または網羅的な説明を提供することを意図するものではない。本特許出願に関するさらなる情報を提供するために、詳細な説明が含まれている。
【００１０】
図面は、必ずしも縮尺を合わせて描かれているわけではないが、ここでは、同様の数字は異なる図で類似の構成要素を記述するものとする。異なる文字接尾辞を有する同様の数字は、同様の構成要素の異なる実体を表すものとする。図面は、例として、しかし限定することなく、本明細書で論じられる様々な実施形態を一般的に例示する。
【図面の簡単な説明】
【００１１】
【図１】負荷を電源に接続するのを可能にする既存のホットスワップ回路の一例である。
【図２】複数の電子スイッチをシーケンスし、本開示の様々な技術を実施するために使用することができる接続デバイスの回路図である。
【図３】２つの電子スイッチ間の導通シーケンスを例示し、回路の時間の関数として、図２の出力ＯＰ１の電圧ＶＯＰ１と出力ＯＰ２の電圧ＶＯＰ２の進展を描写する。
【図４】本開示の様々な技術を実施するために使用することができる回路の一例である。
【図５】本開示の様々な技術を実施するために使用することができる回路の別の例である。
【図６】本開示による電子スイッチの制御端子からの電流を検出するための回路の一例である。
【図７】本開示の様々な技術を実施するために使用することができる回路の別の例である。
【図８】本開示による電子スイッチの制御端子からの電流を検出するための回路の一例である。
【図９】本開示の様々な技術を実施するために使用することができる回路の別の例である。
【図１０】本開示のスイッチ交換技術を使用したシミュレーション結果を描写するグラフを示す。
【図１１】本開示のスイッチ交換技術を使用したシミュレーション結果を描写するグラフを示す。
【発明を実施するための形態】
【００１２】
本開示は、スイッチを横切るＳＯＡ制限を分担するために、２つ以上の電子スイッチをシーケンス、例えば時間多重化、する技術を記載する。より詳しくは、本開示の技術を使用して、電子スイッチの制御端子からの電流、例えば電界効果トランジスタのゲートからの電流、は、導通シーケンスの第１および第２の部分の間の導通シーケンスの移行部分の間に検出することができ、検出された電流に応答して、導通シーケンスの第２の部分を確立するために第１の電子スイッチへの制御信号を調整することができる。このようにして、本開示の技術は、第１の電子スイッチから第２の電子スイッチへの移行を検出することができ、交換プロセス、例えば第１の電子スイッチから第２の電子スイッチへの「ハンドオフ」制御、を終了させることができる。
【００１３】
電気的負荷を既にオンになっている電源に接続することが望ましい場合がある。負荷の容量成分（実または寄生の）をチャージアップするとき、大きな突入電流が発生する可能性がある。これらの突入電流は、電源の動作を乱す可能性があり、電源内の保護手段を発動することになる。さらに、突入電流は、電源に接続された他の負荷に供給される電力に撹乱をもたらし、これらの撹乱は回路の動作に影響を及ぼす可能性がある。新たに導入された負荷が故障している場合、その故障は電源およびその電源に接続された他の負荷または回路の動作にも影響する可能性がある。これらの問題に対処するために、電源に新たに導入される負荷への電流を調整する「ホットスワップ」回路を含めることができ、その例は図１に関して以下に記述されている。
【００１４】
図１は、負荷２を電源４に接続することを可能にする既存のホットスワップ回路を例示する。電源は、簡単のため省略された他の構成要素に電力供給してもよいと仮定している。ホットスワップ回路は一般に６で指定され、この配置では負荷２と物理的に関連付けられている。負荷２とホットスワップ回路６との組み合わせは、プラグ部品１０および１２と電源４に接続されているそれぞれのソケット１４および１６との間の接続を行うかまたは切断することによって、電気的に電源に接続または電源から切り離すことができる。
【００１５】
システム電流検出抵抗器２０および電気的に制御可能な電流フローまたは制御デバイス２２（または電子スイッチ）は、プラグと負荷２との間に直列に設けることができる。電気的電流フローデバイス２２は、トランジスタ、例えばＮ型電界効果トランジスタとすることができる。コントローラ（または制御回路）２４は、電流検出抵抗器２０のいずれかの側に接続された第１と第２の入力および電界効果トランジスタ２２のゲートに接続された出力を含むことができる。
【００１６】
使用にあたって、プラグ１０および１２がそれぞれのソケット１４および１６に導入されることによって、負荷２およびホットスワップ回路６が電源４に導入されるとき、電源の電圧をコントローラ２４に供給することができ、それにより電源が投入され、また負荷２に対する電源投入シーケンスが開始される。コントローラ２４は、負荷２への電流フローを可能にするために、スイッチ２２の制御端子、例えば電界効果トランジスタ２２の制御端子に制御信号を印加することができる。コントローラ２４は、電流検出抵抗器の両端に発生する電圧を監視することができ、閉ループで、電流の変化率
【００１７】
【数１】
2018038033.tif 000003
【００１８】
が目標値に制御されるように、あるいは電流の大きさが目標値に制御されるようにトランジスタ２２のゲート電圧を制御することができる。これは、過度の突入電流が負荷によって引き出されるのを防ぐことがでる。電流の増加率または目標値に達する電流を得ることがもはやできないとき、負荷は完全に電力供給されたと仮定することができる。
【００１９】
このような仕組の問題は、突入制御期間中にトランジスタ２２に大量の電力が放散されるかもしれないことである。全体像で捉えると、負荷が完全に電力供給されとき、トランジスタ２２を流れる電流はかなり高くなるとしても、トランジスタの両端の電圧は非常に小さくなることが分かる。こうして、トランジスタ内で放散されるエネルギーの量はかなり低くなる。実際、現代のスイッチング電界効果トランジスタの場合、ドレインからソースのオン抵抗はほんの数ミリオームのオーダーであり得る。結果として、Ｉ２Ｒで与えられる電力損失は低いままである。同様に、トランジスタが完全にオフの場合、トランジスタの両端の電圧はかなり高いかもしれないが、それを通る電流はゼロであり、その結果として損失はない。しかしながら、トランジスタが突入電流制限を行っている間は、トランジスタ２２を通る電流はかなり高く、トランジスタの両端の電圧はかなり重要である。そのような状況下では、トランジスタ内電力損失は、そのデバイスを熱くし、それにより熱応力が生じるのに十分な高さとなり得る。熱応力は、トランジスタ内で放散される電力の量とその電力が放散される時間の積である。
【００２０】
共通で割り付けた米国特許第８，６８０，８９３号は、ホットスワップ移行の間に電力放散を共有するために、複数の電気的に制御可能な電流フローデバイス（電子スイッチ）を順番に使用することを可能にする「ホットスワップ」アプリケーションの改良を開示している。米国特許第８，６８０，８９３号に開示された技術は、負荷を継続するために複数のデバイスを使用することによってデバイスを安全動作領域（「ＳＯＡ」）内に維持する制御回路の強化を含む。設計者が決定したように、第１の電子スイッチを安全に使用することができる第１の持続期間を表す第１の期間の終わりに、突入電流制御が完了したと仮定されていない。その結果、第２の持続時間の間、負荷への電流を制御する責任は、第１の電子スイッチから少なくとも第２の電子スイッチに渡される。共通で割り付けた米国特許第８，６８０，８９３号は、図２に関して以下に説明する複数のデバイスにわたるＳＯＡ制限を共有するために、「時間多重」の概念、例えばトランジスタなどの半導体デバイスの複数の電子スイッチをシーケンス処理する概念を述べている。
【００２１】
図２は、複数の電子スイッチをシーケンスするために使用することができ、本開示の様々な技術を実施することができる接続デバイスの回路図である。接続デバイス６は、負荷２または電源４のいずれかとは別個のものとして描かれている。これは、接続デバイス６がスタンドアロン構成要素であることを示すためである。代替的に、図１に示すように、負荷２に一体化されてもよいし、または電源４の一部を形成してもよい。接続デバイス６が、例えば負荷の一部であることによって、負荷に関連付けられている場合、コントローラ２４は、半導体デバイスＳ１〜ＳＮを非導通状態（または遮断状態）に保持しながら電源を投入することができる。コントローラの電源が投入されると、次に、続けて負荷に電力を供給するように半導体デバイスの動作を制御してもよい。すなわち、コントローラは、カットオフ状態と完全オン状態との間を変えるために、スイッチＳ１、Ｓ２などを制御するそれぞれの制御信号を発生することができる。
【００２２】
接続デバイスは、それ自体制御モジュール６ａと電流切換え／制限モジュール６ｂとに分割することができ、これらのモジュールは分離可能であり、他の構成要素に埋め込まれてもよい。したがって、制御モジュール６ａは電源の一部として提供され、電流切換え／制限モジュール６ｂは負荷の一部として提供され得る。
【００２３】
図２に示すように、複数のデバイスＳ１、Ｓ２〜ＳＮが並列に設けられており、これにより、電源レール２６から負荷２に接続された出力ノード２８への並列電流経路を提供する。２つ以上の並列スイッチを使用できる。以下で詳細に説明するように、本開示は、複数のデバイスにわたるＳＯＡ制限を共有するために、例えば時間多重、例えばデバイスＳ１、Ｓ２〜ＳＮの２つ以上の電子スイッチをシーケンスする技術を記載する。より詳しくは、本開示の技術を使用して、電子スイッチの制御端子を通る電流、例えば、電界効果トランジスタのゲートからの電流は、導通シーケンスの第１の部分と第２の部分との間の導通シーケンスの移行部分の間に検出することができ、検出された電流に応答して、第１の電子スイッチへの制御信号は、導通シーケンスの第２の部分を確立するように調整することができる。この方法で、本開示の技術は、第１の電子スイッチ、例えば図２のスイッチＳ１から第２の電子スイッチ、例えば図２のスイッチＳ２への移行を検出することができ、第１および第２の電子スイッチ間の交換プロセス、例えば第１の電子スイッチから第２の電子スイッチへの「ハンドオフ」制御を終了させることができる。
【００２４】
いくつかの実施例では、図１の構成と同様に、電源４と半導体デバイスＳ１〜ＳＮとの間の電源レールにシステム電流検出抵抗器２０を設けることができる。利用可能であれば、正確な制御信号を印加するために、移行期間中の２つ以上の電子スイッチ、例えばデバイスＳ１、Ｓ２〜ＳＮの状態を検出することが、システム電流センサからのフィードバックを使用して達成できる。システム電流センサは電流フローが電子スイッチを通って変化するときを検出することができ、適切に移行を管理するために制御信号を調整することができる。
【００２５】
しかしながら、システム電流検出抵抗器２０が利用可能でないか、または検出抵抗器２０からの信号が妥当なフィードバックを提供するのに十分でないことがあり得る。そのような場合、本開示の様々な技術を使用して、電流フローが電子スイッチを通って変化するときを検出するためにシステム電流検出抵抗器２０を含まない検出回路を使用することができ、適切に移行を管理するために制御信号を調整することができる。
【００２６】
コントローラ２４は、電流検出抵抗器２０の第１の側に接続された第１の入力３２と、検出抵抗器２０の第２の側に接続された第２の入力３４とを含むことができる。コントローラは、電流検出抵抗器２０の両端の電圧を測定し、それによって負荷２への電流フローを測定することができる。コントローラはまた、いつ電源４に接続されたかを判定するために入力３２または３４のいずれかに生じる電圧を測定することができる。これは、負荷の一部として提供される回路と比較して、スタンドアロンユニットとして提供される回路により関連性がある。
【００２７】
コントローラは、第１〜第Ｎのデバイス制御出力ＯＰ１〜ＯＰＮを含むことができる。第１の出力ＯＰ１は、第１の電子スイッチＳ１の制御端子に接続することができる。第２の出力ＯＰ２は、第２の電子スイッチＳ２の制御端子に接続することができる。２つ以上のデバイスが提供されている場合、さらにＯＰＮまでの出力はＳＮまでの関連するスイッチに接続できる。図２の特定の非限定的な例において、スイッチＳ１〜ＳＮは、ソース、ドレインおよびゲートを有する電界効果トランジスタとすることができる。コントローラからの出力ＯＰ１は、トランジスタＳ１のゲート端子に接続することができる。Ｓ１のドレインは電源レール２６に接続することができ、Ｓ１のソースは出力ノード２８に接続することができる。他のトランジスタＳ２〜ＳＮも同様に接続されている。
【００２８】
任意選択的に、コントローラは、負荷２の両端に生じる電圧ＶＬを測定するために出力ノード２８に接続された第３の入力４０を含むことができる。
【００２９】
電流フローが電源４と負荷２との間に生じるように負荷が回路に導入されると、接続デバイス６は第１の所定の期間中に電流制御を開始することができる。第１の所定の期間は、負荷への電流フローが可能になるとすぐに開始することができる。この時間の間、コントローラ２４は、電流検出抵抗器２０の両端に生じる電圧を監視することによって負荷に流れる電流を監視することができる。
【００３０】
任意選択的に、入力４０が出力ノード２８に接続されている場合、コントローラ２４は負荷２の両端の電圧も監視することができる。コントローラは、電流の流れまたは任意に負荷への電流フローの変化率を制御しようと試みることができる。これは、ノード２８の電圧がゼロから電源電圧ＶＳまで上昇するのにある程度の時間を要することを意味することができる。許される立ち上がり時間は、システム設計者によって設定されてもよい。システム電流制御のためにシステム電流検出抵抗器２０を利用する構成例では、電流検出抵抗器２０の両端の予想される電圧は、負荷への電流フローが増加するにつれて、所定のレートで上昇しなければならない。この電圧は、その時点で電流が通過しているトランジスタＳ１〜ＳＮのうちのいずれかに供給されるゲート電圧を制御することによって、閉ループで監視および制御することができる。
【００３１】
見て分かるように、図１に示されるようにＦＥＴ２２のような単一の半導体デバイスを有するのではなく、図２の回路は複数の電流制御デバイスＳ１〜ＳＮを含むことができる。これらは、シーケンシャルでインターリーブされた方法でコントローラ２４によって作動させることができる。例えば、コントローラ２４は、負荷２への電流フローを可能にするために、スイッチＳ１の制御端子、例えば電界効果トランジスタのゲート、に第１の制御信号を発生することができ、次にスイッチＳ２の制御端子、例えば電界効果トランジスタのゲート、に第２の制御信号を発生することができ、それから（存在する場合）スイッチＳ３の制御端子、例えば電界効果トランジスタのゲート、に第３の制御信号を発生することができる。例えば、図３に示すように、コントローラ２４は、第１および第２の制御信号を使用して、第１および第２の電子スイッチ、例えばスイッチＳ１およびＳ３、の導通シーケンスを確立することができ、導通シーケンスは、第１の電子スイッチが電源から負荷への電流の実質的にすべてを導通させる第１の部分と、第２の電子スイッチが電源から負荷への電流の実質的にすべてを導通させる第２の部分と、第１および第２の部分の間の移行部分とを含み、その移行中に第１および第２の電子スイッチの両方が電源から負荷へ電流を導通させる。
【００３２】
この方法で、ホットスワップパワーアップイベント中に生じる熱応力は、単一のトランジスタによって耐える必要はなく、２つ以上のトランジスタ間で共有することができる。これにより、回路設計者は、ホットスワップパワーアップイベント中にトランジスタが損傷を受けないようにしながら、その可使時間の大部分を占める完全オン状態の低オン抵抗に最適化されたトランジスタを使用することができる。
【００３３】
上述したように、また以下で詳細に説明するように、本開示は、複数のデバイスにわたってＳＯＡ制限を共有するために、２つ以上の電子スイッチをシーケンスする技術、例えば時間多重化、を記載する。より詳しくは、本開示の技術を使用して、電子スイッチの制御端子を通る電流、例えば電界効果トランジスタのゲートからの電流は、導通シーケンスの第１と第２の部分の間の導通シーケンスの移行部分中に検出することができ、検出された電流に応答して、導通シーケンスの第２の部分を確立するために第１の電子スイッチへの制御信号を調整することができる。この方法で、本開示の技術は、第１の電子スイッチ、例えば図２のスイッチＳ１、から第２の電子スイッチ、例えば図２のスイッチＳ２、への移行を検出することができ、第１および第２の電子スイッチ間の交換プロセス、例えば第１の電子スイッチから第２の電子スイッチへの「ハンドオフ」制御を終了させることができる。
【００３４】
図３は、２つの電子スイッチ間の導通シーケンスを例示し、回路の時間の関数として、図２の出力ＯＰ１の電圧ＶＯＰ１と出力ＯＰ２の電圧ＶＯＰ２の進展を描写する。時間はｘ軸に表され、電圧はｙ軸に表されている。
【００３５】
図３は、グランドに対するゲート電圧を描写する。図３の例では、Ｓ１およびＳ２は純粋なフォロワであり、Ｓ１およびＳ２、例えばＦＥＴ、は整合したデバイスであると仮定する。共通ソース電圧（図示せず）は、時間Ｔ１〜Ｔ２で、電圧ＶＯＰ１より約Ｖｇｓだけ低い。電圧ＶＯＰ２は、共通ソース電圧を上回る電圧であるが、閾値より低いのでＳ２は非導通である。Ｔ１〜Ｔ２間における電圧ＶＯＰ１と電圧ＶＯＰ２との間の差は、この開示ではＶデルタと呼ばれる。
【００３６】
導通シーケンスの第１の部分は、時間Ｔ１と時間Ｔ２との間に示され、第１の部分は、第１の電子スイッチが電源から負荷への電流の実質的すべてを導通する期間である。導通シーケンスの移行部分は、時間Ｔ２と時間Ｔ３との間に示され、第１および第２の電子スイッチの両方が電源から負荷に電流を導通する期間であり、例えば、第１の電子スイッチは第２の電子スイッチへ制御を「ハンドオフ」している。導通シーケンスの第２の部分は、時間Ｔ３と時間Ｔ４との間に示され、第２の電子スイッチが電源から負荷への電流の実質的すべてを導通する。第１の電子スイッチと第２の電子スイッチとの間の交換プロセスは、第２の部分で終了する。
【００３７】
時間Ｔ１で電源への負荷の導入に続いて、第１のスイッチＳ１に供給された出力電圧ＶＯＰ１は、Ｔ１とＴ２との間に延びる第１の期間中に実質的に均一に上昇することができる。ＶＯＰ２はＶＯＰ１を追跡するが、減じた値で追跡する。時間Ｔ２で、ＶＯＰ２がＶＯＰ１よりも大きくなるように、電圧が負の値から正の値へ徐々に上る。Ｔ２からＴ３の移行期間の間、ＶＯＰ２の変化率はＶＯＰ１の変化率よりも大きくなり、この期間中のある時点で、トランジスタＳ２は導通を開始することができ、電流フローはトランジスタＳ１を介してからトランジスタＳ２を介して移行し、時間Ｔ３までに、電流フローのすべてがトランジスタＳ２を介してとなる。その後、ＶＯＰ２は、負荷両端の電圧が電源電圧に達するＴ４でノードが完全に電力供給される時間までＴ３から徐々に大きくなることができる。このとき、負荷への電流を電流制限基準値に維持するために、制御ループが試行錯誤しながらトランジスタＳ２がハードに駆動される。Ｓ２を横切って、そして実際にＳ１を横切る電圧降下は無視できる程度になる。
【００３８】
この開示の技術を使用して、第１の電子スイッチの制御端子からの電流、例えば電界効果トランジスタのゲートからの電流は、導通シーケンスの第１および第２の部分の間の導通シーケンスの移行部分中に検出することができ、検出された電流に応答して、第１の電子スイッチへの制御信号は、導通シーケンスの第２の部分を確立するように調整することができる。この方法で、本開示の技術は、第１の電子スイッチから第２の電子スイッチへの移行を検出することができ、交換プロセス、例えば第１の電子スイッチから第２の電子スイッチへの「ハンドオフ」制御、を終了させることができる。
【００３９】
図２に示すように、ＦＥＴ１とＦＥＴ２との間のシーケンシング移行は、平行にできるがＦＥＴ１のゲート電圧より閾値電圧（Ｖ閾値）だけ下に維持する軌道から移行することができ、ＦＥＴ１のゲート電圧と交差することができる軌道に移動することができるように、ＦＥＴ２のゲート電圧の上昇率を加速することによってＴ２で開始することができる。電圧Ｖデルタは閾値であってもよいが、ＦＥＴ１のゲート電圧より閾値だけ下である必要はない。ＦＥＴが（簡単にするために）整合されている場合、大きく非導通状態のままであり得るようにＦＥＴ２のゲート電圧は、ＦＥＴ１のゲート電圧よりも十分に低くてもよい。ＦＥＴ２のゲート電圧が共通ソース電圧よりも低くなるかもしれず、保護ダイオードを順方向にバイアスする危険があるので、ＦＥＴ２のゲート電圧はＦＥＴ１のゲート電圧よりＶ閾値以上に下でなくてもよい。
【００４０】
この開示の様々な技術によれば、この交点は、ＦＥＴ１およびＦＥＴ２の共通ソース電圧がＦＥＴ２のより急速に変化するゲート電圧を追跡し始めると、コントローラ２４（図２）において、第１の電子スイッチの制御端子上の変位電荷、例えばＦＥＴ１のゲート容量Ｃｇｓに由来する電流として検出することができる。共通ソース電圧がＦＥＴ２を追跡するように移動するので、一部の回路構成例では、ＦＥＴ１のゲートのコントローラは、Ｃｇｓ１および上昇するソース電圧で構成されたチャージポンプに反対して働くことができ、指令電圧を維持するためにＦＥＴ１のゲートから電荷を取り除く必要がある。これは、ＦＥＴ１のゲートから流れる電流として現れ、本開示の技術を使用して、第１の電子スイッチと第２の電子スイッチとの間の交換プロセスを終了するために使用することができる。交換プロセスの終了は、ＦＥＴ１のゲート電圧をＦＥＴ２のゲート電圧より閾値電圧Ｖ閾値下にすることができ、ホットスワップ機能は負荷電流を担うＦＥＴ２で継続することができる。
【００４１】
図４は、本開示の様々な技術を実施するために使用することができる回路の例である。図４の構成例では、２つの電子スイッチ、例えばＦＥＴ１およびＦＥＴ２が共通ソース構成で配置され、両方のＦＥＴソースが負荷素子の上部に共通に接続されている。図４に示された２つの電子スイッチは、図２のスイッチＳ１およびＳ２と同様であることができる。図４の負荷素子１００は、負荷容量Ｃ負荷と負荷抵抗Ｒ負荷の並列組み合わせとして描写されている。ＦＥＴのそれぞれのソースとＣ負荷およびＲ負荷のそれぞれの一端子は共通に接続することができる。Ｃ負荷およびＲ負荷の他方の端子は、グランド基準と共通に接続することができる。
【００４２】
図４の構成例において、２つの独立した増幅器Ａｍｐ１およびＡｍｐ２は、電子スイッチの制御端子、例えば、ＦＥＴ１およびＦＥＴ２のゲートに、それぞれ接続することができ、フォロワトポロジーでＡｍｐ１の出力、ＦＥＴ１のゲート、およびＡｍｐ１の反転（−）端子は電気的に接続されている。同様に、Ａｍｐ２の出力は、第２の電子スイッチの制御端子、例えばＦＥＴ２のゲート、およびそれ自身の反転端子（−）に接続することができる。各増幅器Ａｍｐ１およびＡｍｐ２の非反転（＋）端子は、実質的に類似しているが独立した基準電圧波形発生器１０２Ａ、１０２Ｂに接続することができる。波形発生器の一例は、コンデンサ、例えばＣランプ１、の第１のプレートに接続された定電流源、例えばＩランプ１、を含むことができるランプ発生器であってもよく、コンデンサの第２のプレートは基準グランドに接続されている。図４は、コンデンサＣランプ１の第１のプレートに接続された定電流源Ｉランプ１を含む第１の波形発生器１０２ＡとコンデンサＣランプ２の第１のプレートに接続された定電流源Ｉランプ２を含む第２の波形発生器１０２Ｂとを描写する。
【００４３】
いくつかの構成では、ランプが始動するまでコンデンサ両端の電圧が０Ｖに維持されるように、リセットスイッチをランプ発生器のコンデンサの両端に接続することができる。ＳＷリセット１およびＳＷリセット２の、２つのリセットスイッチが図４に示されている。
【００４４】
ランプ発生器のコンデンサ、例えばＶランプ１が発生されるランプ発生器１０２ＡのコンデンサＣランプ１、の第１のプレートは、そのそれぞれの増幅器、例えばＡｍｐ１の非反転端子に接続することができる。このタイプの波形発生器は、リセットスイッチが開放した後、時間に比例して直線的に増加する電圧を生成することができる。この構成では、増幅器の出力は、電子スイッの制御端子、例えばＦＥＴゲート、で出力電圧、例えばＶゲート１、をＶランプ１の電圧に一致させるように維持することができ、共通ソース出力電圧（Ｖ出力）もまた、おおよそ閾値電圧Ｖ閾値低くランプ電圧Ｖランプに追従することができる。線形ランプ波形発生器について記載したが、他の波形発生器も使用することができることを留意すべきである。
【００４５】
ランプ電圧Ｖランプ２の開始が遅れれば、ランプ電圧Ｖランプ２およびゲート電圧Ｖゲート２は、Ｖランプ２の電圧の下に遅らせることができる。線形ランプの場合、ランプ電圧Ｖランプ２を、Ｖランプ２＋Ｖオフセット＝Ｖランプ１となるようにランプ電圧Ｖランプ１よりも電圧（Ｖオフセット）だけ低くオフセットさせることができる。オフセット電圧Ｖオフセットの値は、ランプ電圧ｄＶ１／ｄＴ、ここでｄＶ１／ｄＴ＝ｄＶ２／ｄＴ＝Ｉランプ／Ｃランプ、の傾きであり、２つのランプ間の時間遅延（Ｔ遅延）を掛け合わせて、Ｖオフセット＝Ｉランプ／Ｃランプ＊Ｔ遅延となる。これは、Ｔ２の前に存在する図３に示すような最初のランプを生成することができる。いくつかの例では、電圧ＶオフセットはＶデルタと同じとみなすことができる。
【００４６】
オフセット電圧Ｖオフセットが十分に大きく、例えば閾値電圧Ｖ閾値より大きく、ＦＥＴが理想的に整合していると仮定すると、ＦＥＴ２は本質的に非導通となり、負荷電流の全体がＦＥＴ１を通過することができる。これは、図３に示されたランプを実施する１つの非限定的な方法に過ぎないことを留意すべきである。他の技術は、図４のランプのアナログ発生を、（以下に記載されるように）デジタル電圧アナログ変換器で、またはランプ電圧Ｖランプ１のためのアナログランプおよび電圧フォロアおよびランプ電圧Ｖランプ２を発生するための電圧オフセットの使用で置き換えることができる。
【００４７】
電圧Ｖ閾値のオフセット電圧は控えめな条件であることを留意すべきである。ＶｇｓがＶ閾値に近づくまで、ＦＥＴ導通は著しくない可能性があるので、オフセット電圧は、例えば、約１．５ＶのＦＥＴ閾値で約５００ｍＶであってもよい。それで、第２のＦＥＴは、約１Ｖのゲート電圧に維持され、一方第１のＦＥＴは、ゲート電圧Ｖｇｓ＝Ｖ閾値であり、１．５Ｖであってもよい。これは、非限定的な例である。
【００４８】
初期電圧ランプＶランプ１の間に（ＦＥＴのＣｇｓが完全に放電されていると仮定して）、増幅器によって放出される初期電荷は、最初にゲート〜ソース電圧Ｖｇｓだけ増加することができる。ＶｇｓがおよそＶ閾値＋Ｖオーバードライブに達すると、ここでＶオーバードライブはＶランプ１に一致するように負荷電流を放出するのに使用されるオーバードライブ電圧であり、出力電圧はＶランプ１に追従するように上昇することができる。純粋に容量性負荷の場合、出力電流は単純にＣ出力＊（ｄＶランプ１／ｄｔ）となる。大パワーＦＥＴおよびホットスワップアプリケーションで通常使用される充電レートの場合、利用されるオーバードライブ電圧の量は通常小さく、それでゲート電圧は閾値電圧Ｖ閾値とするのは良い近似である。ゲート〜ソース電圧Ｖｇｓは閾値電圧Ｖ閾値に達することができ、増幅器が供給する電流量はＣｇｓ＊（ｄＶランプ／ｄｔ）からＣｇｄ＊（ｄＶランプ／ｄｔ）に低下することができる。
【００４９】
エンハンスメントモードＦＥＴでは、ゲート〜ドレイン容量Ｃｇｄは、ゲート〜ソース容量Ｃｇｓよりもはるかに小さく、Ｖ出力＜Ｖ入力−Ｖ閾値である。はるかに小さいＣｄｓを充電するのに少量のゲート電流だけが必要とされるので、ドレイン〜ソース電圧Ｖｄｓは大きいが、出力電圧Ｖ出力でのランプレートを維持するためにはわずかなゲート電流しか必要でないという結果を得ることができる。同様に、一旦Ｖｇｓ２がＶ閾値−Ｖデルタに達すると、ランプレートを維持するために小さなゲート電流がＡｍｐ２によって供給される。この例では、Ｖデルタ＝Ｖ閾値−Ｖｇｓ１−Ｖｇｓ２である。Ｖｇｓ１−Ｖｇｓ２がＶ閾値の場合、Ｖデルタ＝０となる。それで、Ｖ閾値が１．５Ｖ、Ｖｇｓ１＝１．５Ｖ、Ｖｇｓ２が１Ｖでステージされる例では、Ｖデルタは１Ｖである。Ｖデルタが５００ｍＶだった場合、Ｖｇｓ２は５００ｍＶになる。Ｖｇｓ２が０だった場合、Ｖデルタは０になる。
【００５０】
ホットスワップ機能の初期段階では、図３のＴ１からＴ２の期間に出力電圧Ｖ出力が上昇しているので、図３に示すように、ＦＥＴ１で電力消費が発生する。この電力消費は、主に容量性の出力負荷に対して、Ｖｄｓ＊Ｃ出力＊ｄＶ出力／ｄｔ＝Ｖｄｓ＊Ｃ出力＊ｄＶゲート／ｄｔによって与えられる。この割合が、この熱がＦＥＴ内で発生したときにこの熱を放散する実装材料の能力よりも大きい場合、ＦＥＴのＳＯＡ限界を超える前にＦＥＴの有効動作時間が制限され、ＦＥＴに不可逆的な損傷が生じる可能性がある。これが起こる前に、ＦＥＴ交換プロセス、例えばＦＥＴ１からＦＥＴ２への交換を開始することができる。
【００５１】
ＦＥＴ交換プロセスを開始する１つの手法は、ＦＥＴ２がＦＥＴ１よりも強く導通するようにＦＥＴ２のゲート〜ソース電圧Ｖｇｓ２を加速されたレートで増加させるコントローラ２４（図２）を包含することができる。この交換は、出力電圧Ｖ出力での電圧ランプの最小限の中断で成し遂げることが望ましい。可能な手法が図５に示されており、Ｖゲート１のランプと交差するようにするように、ＦＥＴ２のゲートにおけるランプレートを加速するために追加のランプ電流ＶゲートがＣＣランプ２の第１のプレートに加えられる。これは、Ｖゲート２におけるランプレートを加速する１つの非限定的な手法であり、本開示の範囲内と考えられる様々な他の手法が存在してもよい。
【００５２】
図４において、時間遅延Ｔ１１〜Ｔ１２は、ＦＥＴ１とＦＥＴ２との間の時間遅延ではなく、図３の開始Ｔ１の遅れであることを留意すべきであり、それは各電圧ランプＶランプに対するソフトスタートランプの開始である。図４の構成例において、Ｉランプ１＝Ｉランプ２およびＣランプ１＝Ｃランプ２である。時間遅延Ｔ１１〜Ｔ１２は、Ｖオフセットを生成するために使用することができ、Ｖオフセットは（Ｔ１１〜Ｔ１２）＊Ｉランプ１／Ｃランプ１である。
【００５３】
図５は、本開示の様々な技術を実施するために使用することができる回路の別の例である。図５に示すように、追加の電流源Ｉデルタを含み、スイッチ１０４を介してＣランプ２の第１のプレートに接続することができる。図３を参照して、時間Ｔ２において、図５のＦＥＴ２のゲートの増加率を、変化率ｄＶゲート２／ｄｔが変化率ｄＶゲート１／ｄｔよりもはるかに大きくなるように増加させることができる。それで、図３の移行期間Ｔ２からＴ３において、ゲート電圧Ｖゲート２は、移行期間の終了時にＶゲート２がゲート電圧Ｖゲート１より大きくなるように移行することができる。前述の議論では、ＦＥＴ１とＦＥＴ２は、それらの閾値電圧が等しい（Ｖ閾値１＝Ｖ閾値２）ように整合されていると仮定している。実際には、製造ばらつきおよび他の状況によって、それらの閾値電圧が等しいことは見込みがないということがあり得る。この場合、実効ゲート電圧Ｖ閾値＿実効＝Ｖ閾値＋Ｖオフセットとなるように実効ゲート電圧を暗に含めることができ、ここでオフセット電圧Ｖオフセットは、ＦＥＴ２をＦＥＴ１と同じ有効導電率に上昇させるために使用される電圧である。オフセット電圧Ｖオフセットは、正または負の極性のいずれであってもよい。
【００５４】
ゲート電圧Ｖゲート２が実効閾値ゲート電圧Ｖ閾値＿実効に達すると、ゲート電圧Ｖゲート２は、主として非導通（例えば、カットオフ）状態から強く導通した（例えば、完全オン）状態に移行することができ、フォロワ構成で、出力電圧Ｖ出力はＶゲート２のより急速な電圧上昇レートに追従し始めることができる。増幅器Ａｍｐ１は、Ｖゲート１を閉ループ動作で調整された電圧に維持しようとするので、第１の電子スイッチの制御端子から流れる電流、例えば、ＦＥＴ１のゲートからの実効変位電流Ｉ変位１、に逆らって働くことができ、それはＶ出力がより速いスルーレートｄＶゲート２／ｄｔを追跡し始めるときに生じる。スルーレートｄＶゲート１／ｄｔを維持するために、Ａｍｐ１は、レートｄＶｇｓ１／ｄｔ＝ｄＶゲート１／ｄｔ−ｄＶゲート２／ｄｔでゲート〜ソース電圧Ｖｇｓ１を低減することができる。これは、ゲートから流れる変位電流、Ｉ変位１、それはＩ変位１＝Ｃｇｓ＊（ｄＶゲート１／ｄｔ−ｄＶゲート２／ｄｔ）で与えられる、を生成することができ、それは以下に記述するようにして検出することができる。
【００５５】
本開示によれば、検出回路（その例は図６および図８に関して後述される）は、導通シーケンスの移行部分の間に、第１の電子スイッチ、例えばＦＥＴ１の制御端子からの電流Ｉ変位１を検出することができ、コントローラ２４（図２）は、検出された電流に応答して、第１の電子スイッチの制御端子への制御信号を調整し、導通シーケンスの第２の部分を確立することができる。例えば、増幅器Ａｍｐ１は、ＦＥＴ１のゲートに電圧信号を印加するのを停止し、ＦＥＴ１をオフにすることができる。
【００５６】
ＦＥＴ１のゲート端子ｇａｔｅ１への電流の通常のスルーの間、ゲート電流Ｉゲート１＝Ｃｄｓ１＊ｄＶゲート１／ｄｔで、それは通常、充電電流と比較して大きさが小さい。ＦＥＴ２がＶ出力でスルーレートを制御し始めると、変位電流Ｉ変位１がＦＥＴ１のゲートから流出し始め、それは回路、例えば、Ａｍｐ１内の回路によって検出することができる。Ｖゲート１のランプは、そのランプを非反転（端子）と一致することができる。この時点で、Ｖランプ１がランピングを停止するようにＩランプ１のスイッチ１０６を一瞬開くことができ、Ｖ出力のランプが元のランプレートｄＶ出力／ｄｔ＝Ｉランプ＊Ｃランプに戻ることができるようにＩデルタのスイッチ１０４を開くことができる。電圧Ｖランプ２＝Ｖランプ１＋Ｖデルタになると、Ｖランプ１のトラッキングランプを再開するためにＩランプ２のスイッチ１０８を閉じることができる。これにより、負荷電流がＦＥＴ２で完全に維持されるので、ＦＥＴ１からＦＥＴ２へのゲート交換が完了する。
【００５７】
図６は、本開示に従って電子スイッチの制御端子から電流を検出する回路の例である。図６の回路は、導通シーケンスの移行部分の間に、第１の電子スイッチ、例えばＦＥＴ１、の制御端子からの電流Ｉ変位１（図５）を検出するために使用することができる。全体として図６の１１０に示された検出回路は、レプリカ電子スイッチ１１２（ＦＥＴレプリカ）、例えば電界効果トランジスタ、レプリカ電子スイッチ１１２にスケーリングされた電流を供給するように構成された基準電流源１１４（Ｉ基準）、および論理信号を発生するように構成された論理回路１１６、例えばシュミットトリガ、を含むことができる。いくつかの例示的な構成では、図６の検出回路の少なくともいくつかは、図４および５に示された増幅器Ａｍｐ１に組み込むことができることを留意すべきである。基準電流源１１４（Ｉ基準）は、ローレベル、例えば固定プルアップ電流源Ｉプルアップの１／１０とすることができる。
【００５８】
図６において、電圧増幅器Ａｍｐ１（例えば、図４および５に示した増幅器Ａｍｐ１の一部）は、カスコードＦＥＴ（ＦＥＴカスコード）を有するオープンドレインＦＥＴ（ＦＥＴ出力）を含む出力段、例えば従属接続された出力、に接続された出力１１８を含むことができる。カスコード接続された出力は、グランド電位に対してより高いパワーＦＥＴゲート電圧での動作を可能にすることができる。増幅器Ａｍｐ１の反転端子（−）は、増幅器Ａｍｐ１で必要とされる入力電圧レンジに低減できるフィードバック分圧器１２０に接続することができる。
【００５９】
このアナログ実施例では、チャージポンプＶチャージポンプに接続された固定プルアップ電流源Ｉプルアップの出力は、例えば、Ｃランプ１を使用してＦＥＴ１のゲートにランプ電流を生成するために、スイッチ制御端子、例えばＦＥＴ１のゲート、に接続することができる。ランプ電流が、Ｃランプ１で電圧Ｖランプ１が非常に急速に増加するようなものである場合、検出可能な状態があればランプ電流を減少させることができる。この「速すぎる」段階は、ＦＥＴカスコードに電流が流れていないことで検出できる。この状態でのＩ基準１２２およびＦＥＴレプリカの機能は、Ｉ基準１２２をゲート電圧にプルアップさせることであり、それによってＦＥＴ１２４を流れる電流を制限し、こうしてＣランプ１の上部プレートにおけるＩランプ１および電圧スルーレートを低減することができる。ごくわずかの電流だけがレプリカＦＥＴのＦＥＴレプリカに流れており、そのため、ダイオード接続のＦＥＴ１２２、例えばＰＭＯＳ  ＦＥＴ、は、能動的な導通に維持されない。これにより、電流源Ｉランプ１に接続された整合ＦＥＴ１２４、例えばＰＭＯＳ  ＦＥＴ、が出力ランプ電流を制限することになる。加えて、固定電流源１２６は、ゲートを引き抜き、電流ランピングを減速させることができる。電流ランピングが急激に増加している場合、この構成は電流ランピングを遅くするループを提供できる。
【００６０】
しかしながら、ランプ電流が非常にゆっくりと増加している場合、レプリカＦＥＴのＦＥＴレプリカは、ダイオード接続のＦＥＴ１２２をオンに保つのに十分な電流をプルダウンできる。電流源Ｉランプ１はあるべきランプレートを決定することができる。ほとんどの電流がカスコードＦＥＴのＦＥＴカスコードに流れ、ランプレートが十分に遅い場合、レプリカＦＥＴ（ＦＥＴレプリカ）は、ランプ電流のすべてが流れるように、ダイオード接続のＦＥＴ１２２および出力ＦＥＴ（ＦＥＴ出力）をオンに維持するための十分な電流をプルダウンすることができる。
【００６１】
ほとんどのプルアップ電流がＦＥＴ１に流れ込むと、出力ＦＥＴ（ＦＥＴ出力）にはほとんど電流が流れず、その結果、レプリカＦＥＴ（ＦＥＴレプリカ）はあまり電流を引っ張らない。したがって、ダイオード接続のＦＥＴ１２２および共通ゲートのＦＥＴ１２４はオフになり、それはＩランプ１電流を低減することができる。
【００６２】
導通シーケンスの移行部分の間、第１の電子スイッチ、例えばＦＥＴ１、の制御端子からの電流Ｉ変位１を検出するために、考慮すべき２つのケースがある。第１の電子スイッチの制御端子から電流Ｉ変位１がないケースＩでは、出力ＦＥＴ（ＦＥＴ出力）にはほとんど電流が流れず、その結果、レプリカＦＥＴ（ＦＥＴレプリカ）はあまり電流を引っ張らない。ケースＩは、すべての電流ＩプルアップがＦＥＴ１のゲートに流れ、ＦＥＴ１にはほとんど電流が流れない状態である。これは最大ランプレートのケースであり、ＦＥＴ１のゲート電圧ＶゲートがＶランプ信号と相関関係を維持するように電圧ランプレートＶランプを低下させて、ＦＥＴ１２２のゲート電圧は引き抜かれる。
【００６３】
第１の電子スイッチの制御端子からの電流Ｉ変位１が存在するケースＩＩでは、ケースＩよりも多くの電流が出力ＦＥＴ（ＦＥＴ出力）に流れる。出力ＦＥＴ（ＦＥＴ出力）への電流が、プルアップ電流（Ｉプルアップ）＋変位電流（Ｉ変位１）、ここでＩ変位１はＦＥＴ１からの変位電流の閾値レベル、のスケーリングされた等価な値を超えるとき、ロジック回路１１６、例えばシュミットトリガ、は高レベルである。この方法で、検出回路１１０は、導通シーケンスの移行部分の間、第１の電子スイッチの制御端子から流れる電流を検出することができる。論理回路１１６は、例えば、ＦＥＴ１とＦＥＴ２との間のＦＥＴ交換が完了したときに高レベルである。次に、コントローラ２４（図２の）は、制御信号を調整、例えばＦＥＴ１をオフ、することができ、検出された電流に応答して導電シーケンスの第２の部分を確立、例えばＦＥＴ２を完全オン、することができる。
【００６４】
いくつかの実施例では、ランプ発生器を実施するのにデジタル技術を用いてことが望ましい場合がある。すなわち、上述のアナログランプ発生器を使用する代わりに、図７〜９に関して以下に図示され記述されるように、デジタルランプ発生器を使用することができる。
【００６５】
図７は、本開示の様々な技術を実施するために使用することができる回路の別の例である。図７では、時系列デジタルランプ発生器が、図４〜６に示したアナログランプ発生器に置き換わっている。加えて、図７は、図４〜６に示した２つのＦＥＴではなく、４つのＦＥＴを示す一般化されたアプリケーションを描写している。
【００６６】
図７に示されたデジタル構成例において、図４〜６のアナログランプ発生器はデジタル／アナログ変換器（ＤＡＣ）ＤＡＣ１〜ＤＡＣ４に置き換えられ、ゲート電圧増幅器Ａｍｐ１〜Ａｍｐ４はトランスコンダクタンス増幅器Ａｍｐ１´〜Ａｍｐ４´に置き換えられている。ＤＡＣ１〜ＤＡＣ４は、４つの別個のＤＡＣ、または１つのＤＡＣ上の４つの別個のタップポイントにすることができる。各トランスコンダクタンス増幅器、例えば増幅器Ａｍｐ１´は、パワーＦＥＴの１つ、例えばＦＥＴ１のゲートに出力を駆動することができ、プルアップ電流源、例えば電流源Ｉ電流源１、および出力トランジスタ、例えばＦＥＴ出力１を含むことができる。例示的な構成として、出力トランジスタはクラスＡ構成で描写されている。
【００６７】
図７に示したゲート交換技術を実施する代替構成において、ＤＡＣ１〜ＤＡＣ４は、各増幅器Ａｍｐ１´〜Ａｍｐ４´に入力電圧基準を生成するためにクロックされ、使用できる。コントローラ２４（図２）は、を使用して、ＤＡＣ１〜ＤＡＣ４のタイミングを順番付けるために使用できる。アナログランプ基準を使用するか、または図７のように論理駆動デジタル実現法を使用するかに関係なく、各技術には利点および／または制限があるかもしれない。例えば、図７のＤＡＣアプローチは、モノリシックに実装するのが難しい４つの別個のタイミングコンデンサの必要を取り除くのに使用することができる。
【００６８】
図７に示す増幅器構成は、別の例示的なアプローチを例示することを意図している。クラスＡ出力構成の各パワーＦＥＴゲートでの固定プルアップ電流源、例えばＩ電流源１、の使用は、基本的には、図４〜６のゲート電圧増幅器の以前の表現と同等であるが、増幅器の出力段とともに、出力段が今明示されている。パワーＦＥＴ（ＦＥＴ１〜ＦＥＴ４）のゲート電圧は入力電圧Ｖ入力より上に上昇するので、パワーＦＥＴ（ＦＥＴ１〜ＦＥＴ４）のゲートに注ぐ電流源Ｉ電流源１〜Ｉ電流源４は、入力電圧Ｖ入力よりも上の供給電圧からの電流源となる。図７の例では、Ｖ入力より上の電圧を生成する便利な方法は集積チャージポンプであるので、この電圧はチャージポンプ電圧Ｖチャージポンプとして表示されている。これは、この電圧を生成するための例示的な技術であるが、ソース電圧Ｖソース（Ｖ出力）がＶ入力に近づくのを許すより高いゲート電圧を発生する他の技術も可能である。
【００６９】
アンプ出力は、固定電流源と共通ソース出力ＦＥＴを備えたクラスＡ構成として示されているが、Ｖチャージポンプに接続された共通ソース出力ＰＦＥＴおよびグランドに接続された共通ソース出力ＮＦＥＴならびにパワーＦＥＴのゲートに接続されたＰＦＥＴおよびＮＦＥＴのドレインの両方を有するＡＢ級出力などの他の出力段を構築することができる。最後に、図７に示す例では、増幅器Ａｍｐ１´〜Ａｍｐ４´は、ユニティゲイン構成で示されているが、いくつかの構成例では、それぞれの反転（−）端子へのフィードバック経路は、入力段での低電圧ＦＥＴおよびＤＡＣの低電圧レンジの使用を許す抵抗分圧器の使用を含んでもよい。
【００７０】
プルアップ電流源Ｉ電流源１〜Ｉ電流源４の電流と出力ＦＥＴ出力１〜ＦＥＴ出力４の大きさに依存して、パワーＦＥＴのゲート〜ソース電圧Ｖｇｓを閾値電圧Ｖ閾値まで増加させる初期充電電流は、ゲートがＤＡＣ（または、可能であればアナログランプ発生器）の意図されたランプレートでスルーするのに十分ではないかもしれない。この場合、増幅器、例えばＡｍｐ１´の出力ＦＥＴ、例えばＦＥＴ出力１、がオフになるので、プルアップ電流全体がパワーＦＥＴ、例えばＦＥＴ１のゲートに分流され得る。
【００７１】
図６に関して上述したのと同様に、回路は増幅器、例えば、Ａｍｐ１´内のこの状態、を検出することができ、固定プルアップ電流源の充電能力内にとどまる変更されたランプレートに対してＤＡＣ（またはアナログランプ発生器）の初期ランプレートを調整するためにその情報を使用する。ＤＡＣの場合、一構成例は、出力段のためのプロキシとして働くことができる基準電流源およびレプリカ電子スイッチ、例えばＮＦＥＴを含むことができる。この構成は、増幅器出力ＦＥＴの低プルダウン電流の状態を検出し、その結果生じる論理信号をＤＡＣカウントの進捗を抑制するために出力するコンパレータとして作動することができる。検出回路の一例が図８に示されている。
【００７２】
図８は、本開示による電子スイッチの制御端子からの電流を検出する回路の一例である。図８の回路は、図６の回路と同様に、導通シーケンスの移行部分の間、第１の電子スイッチ、例えばＦＥＴ１の制御端子からの電流Ｉ変位１を検出するために使用することができる。図８の検出回路１３０は、例えば電界効果トランジスタなどの第１および第１のレプリカ電子スイッチＦＥＴレプリカ１、ＦＥＴレプリカ２、第１および第２のレプリカ電子スイッチＦＥＴレプリカ１、ＦＥＴレプリカ２にスケーリングされた電流を供給するように構成された第１および第２の基準電流源Ｉ基準１、Ｉ基準２、および検出された電流に応答して論理信号を生成するように構成された第１および第２論理回路１３２、１３４、例えばシュミットトリガ、を含むことができる。レプリカ回路は、出力段のプロキシとして働くことができる。いくつかの例示的な構成では、図６の検出回路の少なくとも一部は図７に示す増幅器Ａｍｐ１´に組み込むことができることを留意すべきである。いくつかの例では、論理閾値レベルは、レプリカ電流とレプリカＦＥＴサイズとの比によって決定することができる。
【００７３】
図８はまた、増幅器Ａｍｐ１´の入力電圧レンジを低減することができるフィードバック分圧器１３６を含むことができる。増幅器Ａｍｐ１´は、出力段、例えばオープンドレインＦＥＴ（ＦＥＴ出力）およびカスコードＦＥＴ（ＦＥＴカスコード）を含むことができる従属接続された出力に接続された出力を含むことができる。カスコード接続された出力は、グランド電位に対してより高いパワーＦＥＴゲート電圧での動作を可能にすることができる。デジタルランプ発生器のこの実施例では、例えばチャージポンプＶチャージポンプからの固定プルアップ電流源Ｉプルアップの出力は、スイッチの制御端子、例えばＦＥＴ１のゲート、および増幅器Ａｍｐ１´に接続でき、ＤＡＣ１からの電圧を追跡できる。
【００７４】
導通シーケンスの移行部分の間に、第１の電子スイッチ、例えばＦＥＴ１、の制御端子からの電流Ｉ変位１を検出するために、考慮すべき２つのケースがある。ケースＩは、所望のランプレートがプルアップ電流の能力を超えるケースであり、これは交換中に発生する可能性がある。ケースＩは、最大レートを超えたときを認識し、増幅器の非反転端子のランプレートをシステムの能力内にとどめることを可能にするフィードバック（アナログまたは論理のいずれか）を提供することを意図している。ゲートランプレートが十分に遅いか、または電流Ｉプルアップが十分な量である場合、ケースＩを引き起こさない実質的なランプレートが起きる可能性がある。
【００７５】
ケースＩにおいて、第１の電子スイッチの制御端子からの電流Ｉ変位１がないとき、出力ＦＥＴ（ＦＥＴ出力）にはほとんど電流が流れず、その結果、第１のレプリカＦＥＴ（ＦＥＴレプリカ１）はあまり電流を引っ張らない。この場合、プルアップ電流ＩプルアップがパワーＦＥＴ、例えばＦＥＴ１、のゲートを充電するとき、論理回路１３２、例えばシュミットトリガ、の出力は低レベルである。すべてのプルアップ電流ＩプルアップがＦＥＴ１のゲートに流れているとき、ＤＡＣ１はそれ以上速く追跡できない。論理回路１３２は、コントローラ２４（図２）に論理信号、例えば低レベル、発生し、それはＤＡＣ１が最大レートで動いていることを示す。
【００７６】
ケースＩＩにおいて、第１の電子スイッチの制御端子からの電流Ｉ変位１が存在する場合、ケースＩよりも多くの電流が出力ＦＥＴ（ＦＥＴ出力）に流れる。出力ＦＥＴ（ＦＥＴ出力）の電流が、プルアップ電流（Ｉプルアップ）＋変位電流（Ｉ変位１）、ここでＩ変位１はＦＥＴ１からの変位電流の閾値レベル、のスケーリングされた等価な値を超えるとき、論理回路１３４は、コントローラ２４（図２）に論理信号、例えば高レベル、を発生することができる。この方法で、検出回路は、導通シーケンスの移行部分の間に第１の電子スイッチの制御端子から流れる電流を検出することができる。論理回路１３４は、例えば、ＦＥＴ１とＦＥＴ２との間のＦＥＴ交換が完了したときに高レベルとなる。次に、コントローラ２４（図２の）は、制御信号を調整、例えばＦＥＴ１をオフ、することができ、検出された電流に応答して導電シーケンスの第２の部分を確立、例えばＦＥＴ２を完全オン、することができる。基準電流源Ｉ基準１およびＩ基準２は、ＦＥＴの比に依存してスケーリングすることができる。
【００７７】
図９は、本開示の様々な技術を実施するために使用することができる回路の別の例である。図９の多くの態様は、図７に図示され、記述されたものと同様であり、簡潔にするために、再度詳細には記述しない。
【００７８】
図９の回路は、点線で示された並列電流制限回路を含む。並列電流制限回路は、プルアップ電流Ｉ電流源１〜Ｉ電流源４を並列にプルダウンすることができる。例えばＦＥＴ１のような制御中のメインＦＥＴをプルダウンするとき、すべてのスタンバイＦＥＴ、例えばＦＥＴ２〜ＦＥＴ４、もプルダウンされるべきか、あるいは制御されずにオンになることができる。
【００７９】
電流制限がアクティブであるとき、センス抵抗器１４１に接続された点線のセンス増幅器１４０は、パワーＦＥＴ（ＦＥＴ１〜ＦＥＴ４）のゲート電圧を制御することができる。増幅器Ａｍｐ１´〜Ａｍｐ４´（例えば、図８に関して上述した）に含まれる検出回路は、すべてのプルアップ電流Ｉプルアップ（図９には図示せず）が電流制限ＦＥＴ１４２Ａ〜ＦＥＴ１４２Ｄに分流されるので、電流制限がアクティブであるときを検出することができる。それで、例えばＦＥＴ１が制御されている場合、ＦＥＴ２〜ＦＥＴ４のゲート電圧は、制御されているＦＥＴのゲート電圧よりも低く維持することができる。ゲート交換がアクティブであるとき、シーケンスの次のＦＥＴ、例えばＦＥＴ２のゲート電圧は、それぞれの増幅器、例えばＡｍｐ２´、の制御下で前に進めることができる。
【００８０】
点線の電流制限増幅器１４０のプルダウン電流が閾値を超えるときに交換を完了することができる。この時点で、シーケンスの次のＦＥＴ（例えばＦＥＴ２）の電圧進行を停止することができ、シーケンスの次のＦＥＴ（例えばＦＥＴ２）を制御のメインＦＥＴにすることができ、元のメインＦＥＴ（例えば、ＦＥＴ１）のゲート電圧をステージング電圧まで下げることができる。
【００８１】
図１０は、本開示のスイッチ交換技術を使用したシミュレーション結果を描写するグラフを示す。図１０は、図８と同様の回路を用いて発生された３つの複合プロットを含む。一番上のプロットはＦＥＴ１とＦＥＴ２のゲート電圧と出力電圧を描写している。点線のトレースはＦＥＴ１のゲート電圧（Ｖゲート１）であり、実線のトレースはＦＥＴ２のゲート電圧（Ｖゲート２）であり、太線のトレースは負荷の電圧（Ｖ出力）である。グラフを作成するために使用される負荷は、１キロオームの抵抗と１０ミリファラッド（ｍｆ）のコンデンサの並列接続を含む。ＦＥＴ１およびＦＥＴ２からの交換は、８ミリ秒（ｍｓ）の時間に開始され、点線の垂直線で標示されている。交換完了は、ＦＥＴ１のゲートからの電流が正から負に極性を変える太い垂直線で開始される。ゲート交換は、ＦＥＴ１のゲート電圧の点線トレースが約１０．４ミリ秒で正のランプを再開したときに完了する。
【００８２】
図１０の中間のプロットは、ＦＥＴ電流Ｉ＿ＦＥＴ１、Ｉ＿ＦＥＴ２および負荷電流Ｉ＿Ｃ出力、Ｉ＿Ｒ出力、およびＩ出力を描写している。中間のプロットに見られるように、ゲート交換が太い垂直線で完了した後、負荷電流はＦＥＴ１からＦＥＴ２に移されている（Ｉ＿ＦＥＴ１は０に減少し、一方Ｉ＿ＦＥＴ２は増加している）。Ｖ出力のスルーレートが短時間変化すると、容量性負荷において約２０％の過渡電流増加および減少があるが、出力電圧への影響は極微である。
【００８３】
一番下のプロットはＦＥＴ１とＦＥＴ２のゲート電流、すなわちＩゲート１とＩゲート２を示す。２ミリ秒の前の期間中、最初に電圧Ｖゲート１を閾値電圧Ｖ閾値に充電し、Ｖゲート２をＶ閾値−Ｖデルタに充電するために、両ゲートに２４マイクロＡの最大ゲート電流が流れる。約２ミリ秒の後、Ｖｄｓのより小さな充電要件をサポートするために、両方のゲートで電流は落ちる。約８ミリ秒で、Ｖゲート２のスルーレートを増加させてＶゲート１と交差させるためにＩゲート１のゲート電流は約２４マイクロＡに増加する。Ｉゲート１の極性変化が検出されると、元のランプレートが復元され、一方ＦＥＴ１の電流ランプはＶゲート１がＶゲート２の元の軌道を捕えるまで、一時的に停止する。
【００８４】
図１１は、本開示のスイッチ交換技術を使用したシミュレーション結果を描写するグラフを示す。図１１は、２つの複合プロットを含む。上のプロットはそれぞれのゲート電圧と出力電圧を示し、下のプロットは電流制限内でシミュレートされたＦＥＴ交換のＦＥＴ電流と出力電流を描写している。ｔ＝７．５ミリ秒で、過負荷がかけられ、下のプロットに示すように、電流制限回路がＦＥＴの総電流を約５Ａに制限する。ｔ＝８ミリ秒で、上のプロットに示すように、ＦＥＴ２のランプの加速とともにゲート交換が開始される。総電流に小さな上昇が、過剰なプルダウン電流として電流制限アンプに検出され、それはＦＥＴ２が電流を共有し始めていることを示している。この時点で、上のプロットに見られるように、その部分が再び電流制限に入るように第１のＦＥＴ、ＦＥＴ１、のゲート電圧はさらに減少し、ＦＥＴ２のゲート電圧は増加する。
【００８５】
様々な実施例と注釈
実施例１は、電源と負荷との間の並列構成の少なくとも２つの電子スイッチを制御するための主題（回路、デバイス、装置、または機械など）を含み、前記回路は、少なくとも２つの電子スイッチのうちの第１の電子スイッチを制御するための第１の制御信号を発生し、少なくとも２つの電子スイッチのうちの第２の電子スイッチを制御するための第２の制御信号を発生し、および第１および第２の制御信号を使用して第１および第２の電子スイッチの導通シーケンスを確立するように構成された制御回路であって、前記導通シーケンスは、第１の電子スイッチが電源から負荷への電流の少なくとも一部を導通させる第１の部分と、第２の電子スイッチが電源から負荷への電流の少なくとも一部を導通させる第２の部分と、第１および第２の電子スイッチの両方が電源から負荷への電流の少なくとも一部を導通させる第１および第２の部分の間の移行部分とを含む、制御回路と、前記移行部分の間に、第１の電子スイッチの制御端子に流れる電流を検出するように構成された検出回路とを備え、前記回路は、検出された電流に応答して、第１の制御信号を調整し、導通シーケンスの第２の部分を確立するように構成される。
【００８６】
実施例２では、実施例１の主題は、第１のレプリカ電子スイッチと、第１のレプリカ電子スイッチに第１のスケーリングされた電流を供給するように構成された第１の電流源と、第１のレプリカ電子スイッチと通信する第１の論理回路であって、第１の論理信号を発生するように構成された第１の論理回路とを含む検出回路と、第１の論理信号を受信し、検出された電流に応答して、第１の制御信号を調整し、導通シーケンスの第２の部分を確立するように構成された制御回路とを任意に含むことができる。
【００８７】
実施例３では、実施例２の主題は、前記第１の論理信号は、電流が第１の電子スイッチの制御端子から流れているときに第１のレベルを有することと、前記検出回路は、第２のレプリカ電子スイッチと、第２のレプリカ電子スイッチに第２のスケーリングされた電流を供給するように構成された第２の電流源と、第２のレプリカ電子スイッチと通信する第２の論理回路であって、電流が第１の電子スイッチの制御端子から流れていないときに、第２のレベルを有する第２の論理信号を発生するように構成された第２の論理回路とを含むことと、前記制御回路は、第２の論理信号を受信し、第１の制御信号を維持するように構成されていることと、を任意に含んでもよい。
【００８８】
実施例４では、実施例３の主題は、前記第１のレプリカ電子スイッチは第１のレプリカ電界効果トランジスタを含み、前記第２のレプリカ電子スイッチは第２のレプリカ電界効果トランジスタを含むことを任意に含んでもよい。
【００８９】
実施例５では、実施例１〜４の１つ以上の主題は、第１の電子スイッチの制御端子と通信する第１の増幅器であって、前記検出回路を含む第１の増幅器と、第２の電子スイッチの制御端子と通信する第２の増幅器と、第１の増幅器の入力端子と通信し、第１の電子スイッチに第１のスルーレートを提供するように構成された第１のアナログランプ発生器と、第２の増幅器の入力端子と通信し、前記第２の電子スイッチに第２のスルーレートを提供するように構成された第２のアナログランプ発生器と、を任意に含んでもよい。
【００９０】
実施例６では、実施例５の主題は、第１の増幅器は第１の電圧増幅器であり、第２の増幅器は第２の電圧増幅器であることを任意に含んでもよい。
【００９１】
実施例７では、実施例１〜４の１つ以上の主題は、第１の電子スイッチの制御端子と通信する第１の増幅器であって、前記検出回路を含む第１の増幅器と、第２の電子スイッチの制御端子と通信する第２の増幅器と、第１の増幅器の入力端子と通信し、第１の電子スイッチに第１のスルーレートを提供するように構成された第１のデジタルランプ発生器と、第２の増幅器の入力端子と通信し、第２の電子スイッチに第２のスルーレートを提供するように構成された第２のデジタルランプ発生器と、を任意に含んでもよい。
【００９２】
実施例８では、実施例７の主題は、第１のデジタルランプ発生器は第１のデジタル／アナログ変換器を含み、第２のデジタルランプ発生器は第２のデジタル／アナログ変換器を含むことを任意に含んでもよい。
【００９３】
実施例９では、実施例１〜８の１つ以上の主題は、第１の電子スイッチは第１の電界効果トランジスタを含み、第２の電子スイッチは第２の電界効果トランジスタを含み、第１の電子スイッチの制御端子はゲート端子を含むことを任意に含んでもよい。
【００９４】
実施例１０では、実施例１〜９の１つ以上の主題は、第１の電子スイッチを制御する第１の制御信号は、第１の電子スイッチのカットオフ状態と完全オン状態とを確立する間で変化するように構成され、第２の電子スイッチを制御する第２の制御信号は、第２の電子スイッチのカットオフ状態と完全オン状態とを確立する間で変化するように構成されることを任意に含んでもよい。
【００９５】
実施例１１は、電源と負荷との間で並列構成の少なくとも２つの電子スイッチを制御するための主題（方法、動作を実行するための手段、機械によって実行されるときに機械に動作を実行させる命令を含む機械可読媒体、または実行するように構成された装置など）を含み、前記方法は、少なくとも２つの電子スイッチのうちの第１の電子スイッチと少なくとも２つの電子スイッチのうちの第２の電子スイッチとの導通シーケンスを、第１の電子スイッチと通信する第１の制御信号および第２の制御信号と通信する第２の制御信号を使用して確立することを含み、前記導通シーケンスは、第１の電子スイッチが電源から負荷への電流の少なくとも一部を導通させる第１の部分と、第２の電子スイッチが電源から負荷への電流の少なくとも一部を導通させる第２の部分と、第１および第２の電子スイッチの両方が電源から負荷への電流を導通させる第１および第２の部分の間の移行部分とを含み、さらに前記方法は、移行部分の間に、第１の電子スイッチの制御端子に流れる電流を検出することと、検出された電流に応答して、第１の制御信号を調整し、前記導通シーケンスの第２の部分を確立することとを含む。
【００９６】
実施例１２では、実施例１１の主題は、第１のレプリカ電子スイッチを設けることを任意に含んでもよく、移行部分の間に第１の電子スイッチの制御端子から流れる電流を検出することは、第１のレプリカ電子スイッチを通る第１のレプリカ電流に応答して、第１のレプリカ電子スイッチと通信する第１の論理回路を使用して第１の論理信号を発生することを含む。
【００９７】
実施例１３では、実施例１２の主題は、第２のレプリカ電子スイッチを設けることを含むことを任意に含んでもよく、論理信号は第１の論理信号であり、第１の論理信号は、電流が第１の電子スイッチの端子から流れているときに第１のレベルを有し、移行部分の間に第１の電子スイッチの制御端子から流れる電流を検出することは、第２の電子スイッチを通る第２のレプリカ電流に応答して、第２のレプリカ電子スイッチと通信する論理回路を使用して第２のレベルを有する第２の論理信号を発生することを含む。
【００９８】
実施例１４では、実施例１３の主題は、第１のレプリカ電子スイッチは第１のレプリカ電界効果トランジスタを含み、第２のレプリカ電子スイッチは第２のレプリカ電界効果トランジスタを含むことを任意に含んでもよい。
【００９９】
実施例１５では、実施例１１〜１４の１つ以上の主題は、第１の電子スイッチの制御端子と通信する第１の増幅器を設けることと、第２の電子スイッチの制御端子と通信する第２の増幅器を設けることと、第１の増幅器の入力端子と通信する第１のアナログランプ発生器を設けることと、第２の増幅器の入力端子と通信する第２のアナログランプ発生器を設けることと、第１のアナログランプ発生器を使用して、第１の電子スイッチに第１のスルーレートを発生することと、第２のアナログランプ発生器を使用して、第２の電子スイッチに第２のスルーレートを発生することと、を任意に含んでもよい。
【０１００】
実施例１６では、実施例１５の主題は、第２の増幅器は第２の電圧増幅器であることを任意に含んでもよい。
【０１０１】
実施例１７では、実施例１１〜１４の１つ以上の主題は、第１の電子スイッチの制御端子と通信する第１の増幅器を設けることと、第２の電子スイッチの制御端子と通信する第２の増幅器を設けることと、第１の増幅器の入力端子と通信し、第１の電子スイッチに第１のスルーレートを提供するように構成された第１のデジタルランプ発生器を設けることと、第２の増幅器の入力端子と通信し、第２の電子スイッチに第２のスルーレートを提供するように構成された第２のデジタルランプ発生器を設けることと、第１のデジタルランプ発生器を使用して、第１電子スイッチに第１のスルーレートを発生することと、第２のデジタルランプ発生器を使用して、第２電子スイッチに第２のスルーレートを発生することと、を任意に含んでもよい。
【０１０２】
実施例１８では、実施例１７の主題は、第１のデジタルランプ発生器は第１のデジタル／アナログ変換器を含み、第２のデジタルランプ発生器は第２のデジタル／アナログ変換器を含むことを任意に含んでもよい。
【０１０３】
実施例１９では、実施例１１〜１８の１つ以上の主題は、第１の電子スイッチは第１の電界効果トランジスタを含み、第２の電子スイッチは第２の電界効果トランジスタを含み、第１の電子スイッチの制御端子はゲート端子を含むことを任意に含んでもよい。
【０１０４】
実施例２０では、実施例１１〜１９の１つ以上の主題は、第１の電子スイッチのカットオフ状態と完全オン状態とを確立する間で第１の制御信号を変化させることと、第２の電子スイッチのカットオフ状態と完全オン状態とを確立する間で第２の制御信号を変化させることと、を任意に含んでもよい。
【０１０５】
実施例２１では、実施例１〜１０の１つ以上の主題は、移行部分の間に第１の電子スイッチの制御端子を流れる電流を検出するように構成された検出回路は、システム電流検出抵抗器を含まないことを任意に含んでもよい。
【０１０６】
実施例２１では、実施例１〜１０および２１の１つ以上の主題は、第１および第２の電子スイッチは、少なくとも２つの電子スイッチのうちの任意の２つを含むことを任意に含んでもよい
【０１０７】
上記の詳細な説明は、詳細な説明の一部を形成する添付の図面の参照を含む。図面は、例示として、本発明を実行することができる特定の実施形態を示す。これらの実施形態は、本明細書では「実施例」とも呼ばれる。そのような実施例は、図示または説明されたものに加えて要素を含むことができる。しかし、本発明者らは、示されまた記載された要素のみが提供される実施例も考慮に入れている。さらに、本発明者らは、特別の実施例（またはその１つ以上の態様）に関しても、または本明細書に示されまたは記載されている他の実施例（またはその１つ以上の態様）に関しても、示されまたは記載された要素（またはその１つ以上の態様）の任意の組み合わせまたは置換を使用する実施例も考慮に入れている。
【０１０８】
本文書と参考として組み込まれている文書との間に一貫性のない使用がある場合は、この文書の使用が優先する。
【０１０９】
本明細書では、特許文書で一般的であるように、用語「ａ」または「ａｎ」は、「少なくとも１つ」または「１つ以上」といった他の事例または用い方とは無関係に、１つまたは１つ以上を含むように使用されている。本明細書では、用語「または（ｏｒ）」は、特に明記しない限り、非排他的に使用され、「ＡまたはＢ」は、「ＡであってＢでない」、「ＢであってＡでない」、および「ＡおよびＢ」を含む。この文書では、用語「含む（ｉｎｃｌｕｄｉｎｇ）」および「そのなかで（ｉｎ  ｗｈｉｃｈ）」は、それぞれ、用語「含む（ｃｏｍｐｒｉｓｉｎｇ）」および「ここで（ｗｈｅｒｅｉｎ）」に等価な平易な英語として使用される。また、以下の特許請求項において、「含む（ｉｎｃｌｕｄｉｎｇ）」および「含む（ｃｏｍｐｒｉｓｉｎｇ）」という用語は、制限するものではなくで、すなわち、請求項でそのような用語の後に列挙されたものに加えて、他の要素を含むシステム、デバイス、物品、組成物、処方、またはプロセスが依然としてその請求項の範囲内にあるとみなされる。さらに、以下の特許請求項において、「第１」、「第２」および「第３」などの用語は単にラベルとして使用され、それらの対象に数値的な要件を課すことを意図するものではない。
【０１１０】
本明細書に記載の方法の実施例は、少なくとも部分的に機械的にまたはコンピュータで実施することができる。いくつかの実施例は、上記の実施例に記載した方法を実行するよう電子デバイスを構成するのに動作可能な命令でコード化されたコンピュータ可読媒体または機械可読媒体を含むことができる。そのような方法の実施には、マイクロコード、アセンブリ言語コード、高水準言語コードなどのコードを含めることができる。そのようなコードは、様々な方法を実行するためのコンピュータ可読命令を含むことができる。コードは、コンピュータプログラム製品の一部を形成してもよい。さらに、一例では、コードは、実行中または他の時などに、１つ以上の揮発性、非一時的、または不揮発性の実体的コンピュータ可読媒体に実体的に格納することができる。これらの実体的コンピュータ可読媒体の例には、限定はされないが、ハードディスク、リムーバブル磁気ディスク、リムーバブル光ディスク（例えば、コンパクトディスクおよびデジタルビデオディスク）、磁気カセット、メモリカードまたはスティック、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）などを含めることができる。
【０１１１】
上記記載は例示的なものであり、限定的なものではない。例えば、上記の実施例（またはその１つ以上の態様）は、互いに組み合わせて使用してもよい。上記の記載をよく調べることにより、当業者によって、他の実施形態を使用することができる。読者が技術的開示の性質を迅速に確認できるようにするために、３７  Ｃ．Ｆ．Ｒ．§１．７２（ｂ）に従って要約が提供されている。それは、特許請求の範囲または意味を解釈または制限するために使用されないという理解をして提出されている。また、上記の詳細な記載では、開示を効率化するために様々な特徴をグループ化することができる。これは、非請求の開示特徴がいずれかの請求項に不可欠であることを意図していると解釈されるべきではない。むしろ、本発明の主題は、開示された特定の実施形態のすべての特徴よりも少なくてもよい。したがって、添付の特許請求の範囲は、実施例または実施形態としての発明の詳細な説明に組み込まれており、各請求項は別個の実施形態として独自の立場を有し、そのような実施形態は、様々な組み合わせまたは順列で互いに組み合わせることができる。本発明の範囲は、そのような特許請求の範囲が権利化される等価物の全範囲とともに、添付の特許請求の範囲を参照して決定されるべきである。
【符号の説明】
【０１１２】
Ｓ１〜ＳＮ  半導体デバイス
２  負荷
４  電源
６  接続デバイス
６ａ  制御モジュール
６ｂ  電流切換え／制限モジュール
２０  システム電流検出抵抗器
２４  コントローラ
２６  電源レール
２８  出力ノード
３２  第１の入力
３４  第２の入力
４０  第３の入力
【図１】
2018038033.tif 000004
【図２】
2018038033.tif 000005
【図３】
2018038033.tif 000006
【図４】
2018038033.tif 000007
【図５】
2018038033.tif 000008
【図６】
2018038033.tif 000009
【図７】
2018038033.tif 000010
【図８】
2018038033.tif 000011
【図９】
2018038033.tif 000012
【図１０】
2018038033.tif 000013
【図１１】
2018038033.tif 000014
【外国語明細書】
2018038033000001.pdf