(57)【要約】【課題】バンプとパッドとの接合強度を高くすること。【解決手段】本発明は、上面にバンプ１８が設けられた実装基板１０上に下面にバンプが設けられていないデバイスチップ２１を配置する工程と、前記デバイスチップ２１に前記デバイスチップ２１の上面から超音波を加えることにより、前記デバイスチップ２１の下面に設けられたパッド２４と前記バンプ１８とを接合する工程と、を具備する電子デバイスの製造方法である。【選択図】図４
2018019286.tif 000002
【特許請求の範囲】
【請求項１】
上面にバンプが設けられた実装基板上に下面にバンプが設けられていないデバイスチップを配置する工程と、
前記デバイスチップに前記デバイスチップの上面から超音波を加えることにより、前記デバイスチップの下面に設けられたパッドと前記バンプとを接合する工程と、
を具備する電子デバイスの製造方法。
【請求項２】
前記パッドと前記バンプとは同じ材料からなる請求項１記載の電子デバイスの製造方法。
【請求項３】
前記バンプと前記実装基板との接合面積は前記パッドと前記バンプとの接合面積より大きい請求項１または２記載の電子デバイスの製造方法。
【請求項４】
前記バンプは金バンプである請求項２記載の電子デバイスの製造方法。
【請求項５】
前記デバイスチップは、下面に機能素子と前記機能素子を囲み前記機能素子より厚さが大きい枠体とを備える請求項１から４のいずれか一項記載の電子デバイスの製造方法。
【請求項６】
前記枠体は、ダイシングブレードにより前記デバイスチップを切断したときに形成されるバリである請求項５記載の電子デバイスの製造方法。
【請求項７】
前記機能素子の下面にツールが接触せず前記枠体の下面に前記ツールを接触させることで、前記ツールに前記デバイスチップを保持させる工程を含む請求項５または６記載の電子デバイスの製造方法。
【請求項８】
基板の上面に機能素子を形成する工程と、
前記基板の上面に前記機能素子を囲むように金属層を形成する工程と、
前記金属層および前記基板をダイシングブレードを用いダイシングすることにより、前記金属層の上面にバリを形成し、かつ前記基板を複数のデバイスチップに切断する工程と、
前記機能素子の上面にツールが接触せず前記バリの上面に前記ツールを接触させることで、前記ツールに前記複数のデバイスチップの少なくとも１つを保持させる工程と、
を含む電子デバイスの製造方法。
【請求項９】
前記機能素子は弾性波素子である請求項５から８のいずれか一項記載の電子デバイスの製造方法。
【請求項１０】
実装基板と、
前記実装基板の上面と空隙を介し対向する機能素子およびパッドを下面に備えるデバイスチップと、
前記実装基板と前記パッドとを接合し、前記パッドとの接合面積が前記実装基板との接合面積より小さい単一バンプと、
を具備する電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスおよびその製造方法に関する。
【背景技術】
【０００２】
例えば弾性波素子等の機能素子が設けられたデバイスチップを実装基板に実装する方法として、フリップチップ実装が知られている（例えば特許文献１−４）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−９６４５６号公報
【特許文献２】特開２００４−２０７６７４号公報
【特許文献３】特開２００６−２０３１４９号公報
【特許文献４】特開２０１０−２４５７３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
デバイスチップのチップ面積を小さくするため、バンプが接合されたパッドサイズを小さくすることが求められる。しかし、パッドサイズを小さくすると、バンプとパッドとの接合強度が低下してしまう。
【０００５】
本発明は、上記課題に鑑みなされたものであり、バンプとパッドとの接合強度を高くすることを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、上面にバンプが設けられた実装基板上に下面にバンプが設けられていないデバイスチップを配置する工程と、前記デバイスチップに前記デバイスチップの上面から超音波を加えることにより、前記デバイスチップの下面に設けられたパッドと前記バンプとを接合する工程と、を具備する電子デバイスの製造方法である。
【０００７】
上記構成において、前記パッドと前記バンプとは同じ材料からなる構成とすることができる。
【０００８】
上記構成において、前記バンプと前記実装基板との接合面積は前記パッドと前記バンプとの接合面積より大きい構成とすることができる。
【０００９】
上記構成において、前記バンプは金バンプである構成とすることができる。
【００１０】
上記構成において、前記デバイスチップは、下面に機能素子と前記機能素子を囲み前記機能素子より厚さが大きい枠体とを備える構成とすることができる。
【００１１】
上記構成において、前記枠体は、ダイシングブレードにより前記デバイスチップを切断したときに形成されるバリである構成とすることができる。
【００１２】
上記構成において、前記機能素子の下面にツールが接触せず前記枠体の下面に前記ツールを接触させることで、前記ツールに前記デバイスチップを保持させる工程を含む構成とすることができる。
【００１３】
本発明は、基板の上面に機能素子を形成する工程と、前記基板の上面に前記機能素子を囲むように金属層を形成する工程と、前記金属層および前記基板をダイシングブレードを用いダイシングすることにより、前記金属層の上面にバリを形成し、かつ前記基板を複数のデバイスチップに切断する工程と、前記機能素子の上面にツールが接触せず前記バリの上面に前記ツールを接触させることで、前記ツールに前記複数のデバイスチップの少なくとも１つを保持させる工程と、を含む電子デバイスの製造方法である。
【００１４】
上記構成において、前記機能素子は弾性波素子である構成とすることができる。
【００１５】
本発明は、実装基板と、前記実装基板の上面と空隙を介し対向する機能素子およびパッドを下面に備えるデバイスチップと、前記実装基板と前記パッドとを接合し、前記パッドとの接合面積が前記実装基板との接合面積より小さい単一バンプと、を具備する電子デバイスである。
【発明の効果】
【００１６】
本発明によれば、バンプとパッドとの接合強度を高くすることができる。
【図面の簡単な説明】
【００１７】
【図１】図１（ａ）および図１（ｂ）は、実施例１に係る電子デバイスの製造方法を示す断面図である。
【図２】図２（ａ）および図２（ｂ）は、機能素子の例を示す平面図および断面図である。
【図３】図３（ａ）はバリの断面図、図３（ｂ）はチップの斜視図である。
【図４】図４（ａ）および図４（ｂ）は、実施例１に係る電子デバイスの製造方法を示す断面図（その１）である。
【図５】図５（ａ）から図５（ｃ）は、実施例１に係る電子デバイスの製造方法を示す断面図（その２）である。
【図６】図６（ａ）および図６（ｂ）は、実施例１に係る電子デバイスの製造方法を示す断面図（その３）である。
【図７】図７（ａ）から図７（ｃ）は、実施例１に係る接合方法を示す側面図である。
【図８】図８（ａ）から図８（ｃ）は、比較例１に係る接合方法を示す側面図である。
【図９】図９（ａ）および図９（ｂ）は、それぞれ実施例１および比較例１の断面ＳＥＭ画像である。
【図１０】図１０（ａ）および図１０（ｂ）は、それぞれ実施例１および比較例１のＥＢＳＤ画像である。
【図１１】図１１（ａ）および図１１（ｂ）は、それぞれ比較例１および実施例１に係る製造方法を示す断面図である。
【図１２】図１２（ａ）から図１２（ｄ）は、実施例１の変形例１におけるバンプ近傍の側面図である。
【図１３】図１３（ａ）から図１３（ｃ）は、実施例１の変形例２における平面図および側面図である。
【図１４】図１４（ａ）は、実施例１の変形例３の断面図、図１４（ｂ）は、平面図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照し実施例について説明する。
【実施例１】
【００１９】
図１（ａ）および図１（ｂ）は、実施例１に係る電子デバイスの製造方法を示す断面図である。図１（ａ）に示すように、基板２０上に機能素子２２、配線２３、パッド２４および金属層２５を形成する。機能素子２２は、例えば弾性表面波素子または圧電薄膜共振器等の弾性波素子である。配線２３は機能素子２２間、および／または機能素子２２とパッド２４との間を電気的に接続する。金属層２５は機能素子２２を囲むように設けられている。配線２３およびパッド２４は例えば金層、アルミニウム層または銅層等の金属層である。金属層２５は例えば金層、アルミニウム層、銅層またはニッケル層である。配線２３およびパッド２４と、金属層２５と、は同時に形成してもよいし、別々に形成してもよい。
【００２０】
図２（ａ）および図２（ｂ）は、機能素子の例を示す平面図および断面図である。図２（ａ）は、機能素子２２として弾性表面波素子の例である。基板２０は、例えばタンタル酸リチウム基板またはニオブ酸リチウム基板等の圧電基板である。基板２０は、サファイア基板、スピネル基板、アルミナ基板またはシリコン基板等の支持基板の上面にタンタル酸リチウム基板またはニオブ酸リチウム基板等の圧電基板が接合された基板でもよい。基板１０上にＩＤＴ（Interdigital Transducer）４０と反射器４２が形成されている。ＩＤＴ４０は、互いに対向する１対の櫛型電極４０ａを有する。櫛型電極４０ａは、複数の電極指４０ｂと複数の電極指４０ｂを接続するバスバー４０ｃとを有する。反射器４２は、ＩＤＴ４０の両側に設けられている。ＩＤＴ４０は基板１０に弾性表面波を励振する。ＩＤＴ４０および反射器４２はアルミニウム層または銅等の金属層により形成される。ＩＤＴ４０および反射器４２上に絶縁体からなる保護膜または温度補償膜を設けてもよい。
【００２１】
図２（ｂ）は機能素子２２として圧電薄膜共振器の例である。基板２０上に圧電膜４６が設けられている。基板２０は、例えばサファイア基板、スピネル基板、アルミナ基板またはシリコン基板等の絶縁基板、またはシリコン基板等の半導体基板である。圧電膜４６を挟むように下部電極４４および上部電極４８が設けられている。下部電極４４と基板２０との間に空隙４５が形成されている。下部電極４４および上部電極４８は圧電膜４６内に、厚み縦振動モードの弾性波を励振する。下部電極４４および上部電極４８は例えばルテニウム膜等の金属膜である。圧電膜４６は例えば窒化アルミニウム膜である。
【００２２】
図１（ｂ）に示すように、基板２０の下面をダイシングテープ６２に貼り付ける。金属層２５および基板２０をダイシングブレード５０を用い切断する。これにより、基板２０が個片化され、機能素子２２が設けられたデバイスチップ２１が形成される。このとき、金属層２５は粘性があるため、切断面に沿ってバリ２６が形成される。
【００２３】
図３（ａ）はバリの断面図、図３（ｂ）はチップの斜視図である。図３（ａ）に示すように、バリ２６は、金属層２５からカール状に突出している。バリ２６の高さＨは、金属層２５の厚さＴの２倍から３倍程度となる。図３（ｂ）に示すように、金属層２５をデバイスチップ２１の周縁に設けることにより、バリ２６はデバイスチップ２１の周縁に形成される。デバイスチップ２１の角に形成されるバリ２６ｂは、デバイスチップ２１の辺に形成されるバリ２６ａより高くなることがある。
【００２４】
図４（ａ）から図６（ｂ）は、実施例１に係る電子デバイスの製造方法を示す断面図である。図４（ａ）に示すように、基板１０は、絶縁層１０ａおよび１０ｂを含む。基板１０の下面には端子１１が設けられている。絶縁層１０ａと１０ｂ間には内部配線１３が設けられている。各絶縁層１０ａおよび１０ｂを貫通するようにビア配線１２が設けられている。基板１０の上面に、パッド１４および環状電極１５が設けられている。環状電極１５は基板１０の周縁に設けられている。ビア配線１２および内部配線１３は、端子１１とパッド１４とを電気的に接続する。端子１１、ビア配線１２、内部配線１３、パッド１４および環状電極１５は、例えば銅層、金層、アルミニウム層またはニッケル層等の金属層である。パッド１４上にバンプ１８が設けられている。バンプ１８は、例えば金スタッドバンプである。バンプ１８は、銅バンプでもよい。また、バンプ１８はメッキバンプでもよい。デバイスチップ２１のパッド２４がバンプ１８上に位置するように、基板１０上にデバイスチップ２１を配置する。
【００２５】
図４（ｂ）に示すように、矢印５２のようにデバイスチップ２１の上面から超音波を加えかつデバイスチップ２１を押圧する。これにより、バンプ１８とパッド１４および２４とが接合する。
【００２６】
図５（ａ）に示すように、基板１０上に複数のデバイスチップ２１をフリップチップ実装する。図５（ｂ）に示すように、デバイスチップ２１上にＡｇＳｕ等の半田または樹脂からなる板３０ａを配置する。板３０ａ上にリッド３２を配置する。矢印５４のように、板３０ａの融点以上の温度でリッド３２をデバイスチップ２１に押圧する。リッド３２は、平板状であり、絶縁板または金属板である。図５（ｃ）に示すように、これにより板３０ａが溶融した封止部材３０がデバイスチップ２１を囲むように設けられる。封止部材３０と環状電極１５との濡れ性がよいため、封止部材３０は環状電極１５と接合する。バリ２６が封止部材３０に対し濡れ性が悪ければ、バリ２６により、封止部材３０がデバイスチップ２１下の空隙２８に侵入することを抑制できる。
【００２７】
図６（ａ）に示すように、リッド３２、封止部材３０および基板１０を切断する。切断には例えばダイシングブレードを用いたダイシング法を用いる。図６（ｂ）に示すように、封止部材３０およびリッド３２を覆うように保護膜３４を形成する。保護膜３４は金属膜または絶縁膜であり、例えばバレル電解めっき法を用い形成する。
【００２８】
次に、実施例１におけるパッド２４とバンプ１８との接合状態を調べた。図７（ａ）から図７（ｃ）は、実施例１に係る接合方法を示す側面図である。図７（ａ）に示すように、基板１０の上面にパッド１４が設けられている。基板１０は例えば樹脂からなる。パッド１４は、Ａｕパッドである。パッド１４上にバンプ１８としてＡｕスタッドバンプを形成する。バンプ１８の下面の直径ＷＢ１は約８０μｍであり、バンプ１８の上面の直径ＷＴ１は約２５μｍである。バンプ１８の高さＨ１は約２８μｍである。バンプ１８は、台座１８ａを有する。基板２０の上方にデバイスチップ２０を配置する。基板２０の下面にパッド２４が設けられている。パッド２４は、Ａｕパッドであり、６０μｍ×６０μｍの大きさである。
【００２９】
図７（ｂ）に示すように、パッド２４の下面をバンプ１８の上面に接触させる。基板１０を加熱する。矢印５２のように、デバイスチップ２１を基板１０に押圧する。さらに、デバイスチップ２１に上面から超音波を加える。これにより、デバイスチップ２１は矢印５３のように例えば平面方向に振動する。
【００３０】
図７（ｃ）に示すように、バンプ１８はパッド１４および２４と接合する。バンプ１８の下面の直径ＷＢ２は約８０μｍであり、バンプ１８の上面の直径ＷＴ２は約６０μｍとなる。バンプ１８の高さＨ２は１５μｍとなる。
【００３１】
図８（ａ）から図８（ｃ）は、比較例１に係る接合方法を示す側面図である。図８（ａ）に示すように、バンプ１８は、パッド２４の下面に設けられている。バンプ１８はＡｕスタッドバンプである。バンプ１８の下面の直径ＷＢ３は約２５μｍであり、バンプ１８の上面の直径ＷＴ３は約６０μｍである。バンプ１８の台座１８ａの高さＨ３は約１６μｍである。パッド２４の大きさは、７５μｍ×７５μｍの大きさである。その他の構成は実施例１と同じである。
【００３２】
図８（ｂ）に示すように、バンプ１８の下面をパッド１４の上面に接触させる。図７（ｂ）と同様に、基板１０を加熱し、矢印５２のように、デバイスチップ２１を基板１０に押圧する。さらに、デバイスチップ２１に超音波を加える。これにより、デバイスチップ２１は矢印５３のように例えば平面方向に振動する。しかし、バンプ１８の重さのため、矢印５３の振動は図７（ｂ）より小さくなる。
【００３３】
図８（ｃ）に示すように、バンプ１８はパッド１４および２４と接合する。バンプ１８の直径Ｗ４は約９０μｍとなる。バンプ１８の高さＨ４は１０μｍとなる。
【００３４】
実施例１および比較例１の接合条件として、基板１０の温度、バンプ１個当たりの押圧荷重、超音波パワーおよび処理時間を表１に示す。なお、超音波パワーは任意ユニットである。実施例１および比較例１のバンプ１８の形状および接合条件は、最適化後の条件である。
【表１】
2018019286.tif 000003
【００３５】
図９（ａ）および図９（ｂ）は、それぞれ実施例１および比較例１の断面ＳＥＭ（Scanning Electron Microscope）画像である。図９（ａ）および図９（ｂ）に示すように、比較例１は実施例１に比べバンプ１８が潰れている。比較例１ではパッド２４がバンプ１８に埋まっている。
【００３６】
図１０（ａ）および図１０（ｂ）は、それぞれ実施例１および比較例１のＥＢＳＤ（Electron Back Scattering Diffraction）画像である。図１０（ａ）および図１０（ｂ）において、バンプ１８およびパッド２４内の構造はＡｕの結晶粒を示している。すなわち、同じ明るさの領域は１つの結晶粒であることを示している。図１０（ａ）の範囲５４のように、実施例１ではパッド２４とバンプ１８との界面に大きな１つの結晶粒が存在する。これは、パッド２４とバンプ１８が強固に結合していることを示している。図１０（ｂ）の範囲５４のように、比較例１ではパッド２４とバンプ１８との界面には多くの結晶粒が存在する。これは、パッド２４とバンプ１８との接合が弱いことを示している。
【００３７】
比較例１では、デバイスチップ２１に重いバンプ１８が設けられた状態で超音波を加える。これにより、図８（ｂ）のように、バンプ１８の下面に超音波が効率的に加わらない。一方、実施例１では、図７（ｂ）のように、デバイスチップ２１にバンプ１８が設けられていない。このため、パッド２４とバンプ１８の界面に効率的に超音波が加わる。このため、実施例１では、比較例１より接合時の荷重および超音波パワーが小さく、処理時間が短くても、比較例１よりパッド２４とバンプ１８との接合が強いと考えられる。
【００３８】
次にバリ２６の効果について説明する。図１１（ａ）および図１１（ｂ）は、それぞれ比較例１および実施例１に係る製造方法を示す断面図である。図１（ｂ）における基板２０の個片化の工程と、図４（ａ）におけるデバイスチップ２１を基板１０上に配置する工程と、の間にデバイスチップ２１の上下を反転する。図１１（ａ）および図１１（ｂ）に示すように、図１（ｂ）のダイシング後、デバイスチップ２１の機能素子２２の反対側の面がダイシングテープ６２に貼り付けられている。ダイシングテープ６２の下からピン６４でデバイスチップ２１を突き上げる。コレット６０には吸引孔６１が設けられている。吸引孔６１内を負圧にすることで、コレット６０の吸引面はデバイスチップ２１の機能素子２２側の面を吸引する。その後、機能素子２２と反対の面を再度コレットで吸引することにより、デバイスチップ２１の上下を反転できる。
【００３９】
図１１（ａ）に示すように、比較例１ではコレット６０の吸引面は、バンプ１８に接する。このため、吸引面が機能素子２２に接することを抑制できる。図１１（ｂ）に示すように、実施例１ではコレット６０の吸引面は、バリ２６に接する。このため、吸引面が機能素子２２に接することを抑制できる。このように、実施例１では、デバイスチップ２１にバンプ１８が設けられていないが、バリ２６によりコレット６０の吸引面が機能素子２２に接することを抑制できる。これにより、機能素子２２を破壊することを抑制できる。
【００４０】
また、図５（ｃ）において、バリ２６により封止部材３０が基板１０とデバイスチップ２１の間に侵入することを抑制できる。封止部材３０として半田を用いる場合、バリ２６を半田濡れ性の悪いニッケルとすることが好ましい。
【００４１】
実施例１によれば、図４（ａ）のように、基板１０の上面上に設けられたパッド１４上にバンプ１８が設けられている。基板１０（実装基板）上に下面にバンプ１８が設けられていないデバイスチップ２１を配置する。図４（ｂ）のように、デバイスチップ２１にデバイスチップ２１の上面から超音波を加えることにより、デバイスチップ２１の下面に設けられたパッド２４（第２パッド）とバンプ１８とを接合する。これにより、図９（ａ）および図１０（ａ）のように、パッド２４とバンプ１８との接合強度を大きくできる、また、接合面積を小さくできる。
【００４２】
また、パッド２４のバンプ１８側の面とバンプ１８とは同じ材料からなることが好ましい。これにより、図１０（ａ）のように、パッド２４とバンプ１８とのが一体となり接合強度を高めることができる。パッド２４の最下層はＡｕ層であり、バンプ１８はＡｕバンプであることが好ましい。これにより、パッド２４とバンプ１８とをまたいで結晶粒が形成される。よって、パッド２４とバンプ１８との接合強度を高めることができる。パッド２４はＣｕ層であり、バンプ１８はＣｕバンプでもよい。
【００４３】
さらに、バンプ１８は単一のバンプである（すなわちパッド１４と２４との間に１つのバンプしかない）。バンプ１８とパッド１４との接合面積はバンプ１８とパッド２４との接合面積より大きい。これにより、デバイスチップ２１内のバンプ１８の面積を小さくできる。よって、デバイスチップ２１のチップサイズを小さくできる。バンプ１８の上面の直径（幅）ＷＴ２は、接合後で１００μｍ以下が好ましく、８０μｍ以下がより好ましく、６０μｍ以下がさらに好ましい。バンプ１８の高さＨ２は、５μｍから２０μｍが好ましい。
【００４４】
デバイスチップ２１は、下面に機能素子２２と機能素子２２を囲み機能素子２２より厚さが大きいバリ２６を備える。すなわち、デバイスチップ２１の表面から機能素子２２の表面までの高さよりデバイスチップ２１の表面からバリ２６の上面までの高さが大きい。これにより、機能素子２２が傷つけられることを抑制できる。枠体としてバリ２６の例を説明したが、枠体は金属層または絶縁層でもよい。枠体はめっき等により形成されていてもよい。図１（ｂ）のように、枠体をダイシングブレード５０によりデバイスチップ２１を切断したときに形成されるバリ２６とする。これにより、製造工程を簡略化できる。
【００４５】
図１１（ｂ）のように、機能素子２２の下面（図１１（ｂ）では上面）にコレット６０（ツール）が接触せずバリ２６の下面にコレット６０を接触させることで、コレット６０にデバイスチップ２１を保持させる。これにより、コレット６０が機能素子２２を傷つけることを抑制できる。
【００４６】
機能素子２２として弾性波素子の例を説明したが、機能素子２２は弾性波素子以外の受動素子等でもよい。機能素子２２として弾性表面波素子を用いる場合、バリ２６の厚さは２μｍ以上が好ましい。機能素子２２として圧電薄膜共振器を用いる場合、バリ２６の厚さは６μｍ以上が好ましい。これにより、バリ２６を機能素子２２より厚くできる。
【００４７】
図１２（ａ）から図１２（ｄ）は、実施例１の変形例１におけるバンプ近傍の側面図である。図１２（ａ）のように、バンプ１８の側面はテーパの角度が２段階で変わってもよい。図１２（ｂ）に示すように、バンプ１８の側面のテーパ角度は連続的に変化してもよい。図１２（ｃ）のように、バンプ１８の側面のテーパ角度は一定でもよい。図１２（ｄ）のように、バンプ１８の断面は凸状でもよい。バンプ１８としてスタッドバンプを用いることで、バンプ形状を任意に設定できる。
【００４８】
図１３（ａ）から図１３（ｃ）は、実施例１の変形例２における平面図および側面図である。図１３（ａ）から図１３（ｃ）の各々において上の図が平面図であり下の図が断面図である。図１３（ａ）に示すように、バリ２６は基板２０の周縁全てに設けられていてもよい。図１３（ｂ）に示すように、バリ２６は基板２０の角部に設けられ、辺部に設けられていなくてもよい。図１３（ｃ）に示すように、バリ２６は基板２０の辺部に設けられ、角部に設けられていなくてもよい。このように、バリ２６は、基板２０の周縁の少なくとも一部に設けられていればよい。これにより、機能素子２２が傷つくことを抑制できる。また、基板２０を囲む封止部材が空隙２８に侵入することを抑制できる。
【００４９】
図１４（ａ）は、実施例１の変形例３の断面図、図１４（ｂ）は、平面図である。図１４（ａ）に示すように、基板２０は支持基板２０ａと支持基板２０ａの下面に接合された圧電基板２０ｂを有する。機能素子２２は圧電基板２０ｂの下面に設けられている。バリ２６は支持基板２０ａの下面に設けられている。図１４（ｂ）に示すように、支持基板２０ａの下面に圧電基板２０ｂが島状に設けられている。圧電基板２０ｂの下面に機能素子２２として弾性表面波素子が設けられている。機能素子２２とパッド２４とは配線２３により接続されている。バリ２６は支持基板２０ａに設けられている。実施例１の変形例３のように、バリ２６は支持基板２０ａに設けられていてもよい。
【００５０】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００５１】
１０、２０      基板
１４、２４      パッド
１８            バンプ
２２            機能素子
２６            バリ
５０            ダイシングブレード
６０            コレット
【図１】
2018019286.tif 000004
【図２】
2018019286.tif 000005
【図３】
2018019286.tif 000006
【図４】
2018019286.tif 000007
【図５】
2018019286.tif 000008
【図６】
2018019286.tif 000009
【図７】
2018019286.tif 000010
【図８】
2018019286.tif 000011
【図９】
2018019286.tif 000012
【図１０】
2018019286.tif 000013
【図１１】
2018019286.tif 000014
【図１２】
2018019286.tif 000015
【図１３】
2018019286.tif 000016
【図１４】
2018019286.tif 000017