(57)【要約】【課題】ソリッドステート回路遮断器、及びモータ駆動システムを提供する。【解決手段】ソリッドステート回路遮断器（１００）は、ソリッドステートスイッチ（ＳＷ）、ソリッドステートスイッチ（ＳＷ）に直列に接続されたインダクタ（Ｌ）、及び故障検出回路（１）を含む。ソリッドステートスイッチ（ＳＷ）は、ゲート電極（ｇ）、ソース電極（ｓ）、及びドレイン電極（ｄ）を有する。故障検出回路（１）は、ソース電極（ｓ）とドレイン電極（ｄ）との間におけるソリッドステートスイッチの測定される電圧（Ｖ1）、インダクタの測定される電圧（Ｖm）、基準電圧（Ｖr）、及びソリッドステートスイッチのゲート電極に提供されるスイッチング制御信号（Ｓg）の１以上に基づき、ソリッドステートスイッチ（ＳＷ）の健全度を検出し、かつソリッドステートスイッチ（ＳＷ）が故障を起こしている状態でのソリッドステートスイッチ（ＳＷ）の故障のタイプを識別する。【選択図】図１
2018038035.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極（ｇ）、ソース電極（ｓ）、及びドレイン電極（ｄ）を有するソリッドステートスイッチ（ＳＷ）と、
前記ソリッドステートスイッチ（ＳＷ）に直列に接続されたインダクタ（Ｌ）と、
前記ソース電極（ｓ）と前記ドレイン電極（ｄ）との間における前記ソリッドステートスイッチ（ＳＷ）の測定される電圧（Ｖ1）、前記インダクタ（Ｌ）の測定される電圧（Ｖm）、基準電圧（Ｖr）、及び前記ソリッドステートスイッチ（ＳＷ）の前記ゲート電極（ｇ）に提供されるスイッチング制御信号（Ｓg）のうちの１つ以上に基づき、前記ソリッドステートスイッチ（ＳＷ）の健全度を検出し、かつ前記ソリッドステートスイッチ（ＳＷ）が故障を起こしている状態での前記ソリッドステートスイッチ（ＳＷ）の故障のタイプを識別するための故障検出回路（１）とを備えるソリッドステート回路遮断器（１００）。
【請求項２】
前記故障検出回路（１）が、一連のコード（ＣＨ）を出力するためのフィールドプログラマブルゲートアレイ（１０）を備え、前記故障検出回路（１）が、前記一連のコードに従って、前記ソリッドステートスイッチ（ＳＷ）の健全度及び故障のタイプを検出する、請求項１に記載のソリッドステート回路遮断器（１００）。
【請求項３】
前記故障検出回路（１）が、前記ソース電極（ｓ）と前記ドレイン電極（ｄ）との間における前記ソリッドステートスイッチ（ＳＷ）の前記測定される電圧（Ｖ1）、前記スイッチング制御信号（Ｓg）、及び前記ソース電極（ｓ）と前記ドレイン電極（ｄ）との間における前記ソリッドステートスイッチ（ＳＷ）の抵抗（Ｒds）対、前記ソリッドステートスイッチ（ＳＷ）の温度（Ｔ）の曲線に基づき、前記ソリッドステートスイッチ（ＳＷ）が過熱を起こしているか否かを検出する、請求項１に記載のソリッドステート回路遮断器（１００）。
【請求項４】
前記故障検出回路（１）が、前記ソース電極（ｓ）と前記ドレイン電極（ｄ）との間における前記ソリッドステートスイッチ（ＳＷ）の前記測定される電圧（Ｖ1）が、前記スイッチング制御信号（Ｓg）が高レベルであるという条件において、所定の電圧閾値よりも高い場合、前記ソリッドステートスイッチ（ＳＷ）が過熱を起こしていることを検出する、請求項３に記載のソリッドステート回路遮断器（１００）。
【請求項５】
前記故障検出回路（１）が、前記ソース電極（ｓ）と前記ドレイン電極（ｄ）との間における前記ソリッドステートスイッチ（ＳＷ）の前記測定される電圧（Ｖ1）、及び前記スイッチング制御信号（Ｓg）に基づき、前記ソリッドステートスイッチ（ＳＷ）が短絡を起こしているか否かを検出する、請求項１に記載のソリッドステート回路遮断器（１００）。
【請求項６】
前記故障検出回路（１）が、前記ソース電極（ｓ）と前記ドレイン電極（ｄ）との間における前記ソリッドステートスイッチ（ＳＷ）の前記測定される電圧（Ｖ1）が、前記スイッチング制御信号（Ｓg）が低レベルであるという条件においてゼロである場合、前記ソリッドステートスイッチ（ＳＷ）が短絡を起こしていることを検出する、請求項５に記載のソリッドステート回路遮断器（１００）。
【請求項７】
前記故障検出回路（１）が、前記インダクタ（Ｌ）の前記測定される電圧（Ｖm）、前記基準電圧（Ｖr）、及び前記スイッチング制御信号（Ｓg）に基づき、前記ソリッドステートスイッチ（ＳＷ）が開回路を起こしているか否かを検出する、請求項１に記載のソリッドステート回路遮断器（１００）。
【請求項８】
前記故障検出回路（１）が、
比較結果（Ｓm）を出力するために、前記インダクタ（Ｌ）の前記測定される電圧（Ｖm）を前記基準電圧（Ｖr）と比較するための比較器（４）を備え、前記故障検出回路（１）が、前記比較結果（Ｓm）、及び前記スイッチング制御信号（Ｓg）に基づき、前記ソリッドステートスイッチ（ＳＷ）における開回路の発生を検出する、請求項７に記載のソリッドステート回路遮断器（１００）。
【請求項９】
前記故障検出回路（１）が、
論理ゲート回路（５）と、
前記論理ゲート回路（５）を介して前記比較器（４）と結合した第１のＲＳトリガ（６１）と、
前記論理ゲート回路（５）を介して前記スイッチング制御信号（Ｓg）と結合した第２のＲＳトリガ（６２）とをさらに備える、請求項８に記載のソリッドステート回路遮断器（１００）。
【請求項１０】
前記第１のＲＳトリガ（６１）のリセット端子（Ｒ）が、前記論理ゲート回路（５）に接続され、かつ前記第１のＲＳトリガ（６１）のセット端子（Ｓ）が、前記スイッチング制御信号（Ｓg）に接続されており、前記第２のＲＳトリガ（６２）のリセット端子（Ｒ）が、前記論理ゲート回路に接続され、かつ前記第２のＲＳトリガ（６２）のセット端子（Ｓ）が、逆転スイッチング制御信号（
【数１】
2018038035.tif 000020
）に接続されており、前記故障検出回路（１）が、前記第１のＲＳトリガ（６１）の出力端子（Ｑ）と、前記第２のＲＳトリガ（６２）の出力端子（Ｑ）との論理レベルに従って、前記ソリッドステートスイッチ（ＳＷ）が開回路を起こしているか否かを検出する、請求項９に記載のソリッドステート回路遮断器（１００）。
【請求項１１】
前記論理ゲート回路（５）が、
前記スイッチング制御信号（Ｓg）に接続された入力端子を有する第１のＮＯＴゲート（５１）と、
前記比較器（４）の出力端子（Ｑ）に接続された第１の入力端子、及び前記スイッチング制御信号（Ｓg）に接続された第２の入力端子を有する第１のＮＡＮＤゲート（５４）と、
前記比較器（４）の前記出力端子（Ｑ）に接続された第１の入力端子、及び第２のＮＯＴゲート（５２）の出力端子（Ｑ）に接続された第２の入力端子を有する第２のＮＡＮＤゲート（５５）と、
前記第２のＲＳトリガ（６２）の前記出力端子（Ｑ）に接続された入力端子を有する前記第２のＮＯＴゲート（５２）と、
前記第１のＲＳトリガ（６１）の前記出力端子（Ｑ）に接続された入力端子を有する第３のＮＯＴゲート（５３）と、
前記第１のＮＡＮＤゲート（５４）の出力端子（Ｑ）に接続された第１の入力端子、及び前記第２のＮＯＴゲート（５２）の出力端子（Ｑ）に接続された第２の入力端子、並びに前記第１のＲＳトリガ（６１）の前記リセット端子（Ｒ）に接続された出力端子（Ｑ）を有する第１のＯＲゲート（５６）と、
前記第３のＮＯＴゲート（５３）の出力端子（Ｑ）に接続された第１の入力端子、及び前記第２のＮＡＮＤゲート（５５）の出力端子（Ｑ）に接続された第２の入力端子、並びに前記第２のＲＳトリガ（６２）の前記リセット端子（Ｒ）に接続された出力端子（Ｑ）を有する第２のＯＲゲート（５７）とを備える、請求項１０に記載のソリッドステート回路遮断器（１００）。
【請求項１２】
前記故障検出回路（１）が、
遅延スイッチング制御信号（Ｓgr）を得るために前記スイッチング制御信号（Ｓg）を遅延させるための遅延回路（７）をさらに備え、前記故障検出回路（１）が、前記インダクタ（Ｌ）の前記測定される電圧、前記基準電圧（Ｖr）、及び前記遅延スイッチング制御信号（Ｓgr）に基づき、前記ソリッドステートスイッチ（ＳＷ）を検出する、請求項７乃至１１のいずれか一項に記載のソリッドステート回路遮断器（１００）。
【請求項１３】
前記遅延回路（７）が、
互いに並列に接続された第１の支線及び第２の支線であって、
前記第１の支線が、互いに直列に接続された第１のダイオード（Ｄ1）及び第１の抵抗器（Ｒ1）を備え、
前記第２の支線が、互いに逆向きかつ直列に接続された第２のダイオード（Ｄ2）及び第２の抵抗器（Ｒ2）を備える第１の支線及び第２の支線と、
前記第１の支線及び前記第２の支線に接続されたコンデンサ（Ｃ1）とを備える、請求項１２に記載のソリッドステート回路遮断器（１００）。
【請求項１４】
電気モータ（１０２）と、
直流電圧を提供するための電源（１０４）と、
前記電源（１０４）に並列に接続された直流リンクコンデンサ（Ｃ）と、
前記直流電圧を交流電圧に変換し、前記交流電圧を前記電気モータ（１０２）に提供するための直流交流変換器（１０６）と、
ソリッドステート回路遮断器（１００）であって、
ゲート電極（ｇ）、ソース電極（ｓ）、及びドレイン電極（ｄ）を有するソリッドステートスイッチ（ＳＷ）と、
前記ソリッドステートスイッチ（ＳＷ）に直列に接続されたインダクタ（Ｌ）と、
前記ソース電極（ｓ）と前記ドレイン電極（ｄ）との間における前記ソリッドステートスイッチ（ＳＷ）の測定される電圧（Ｖ1）、前記インダクタ（Ｌ）の測定される電圧（Ｖm）、基準電圧（Ｖr）、及び前記ソリッドステートスイッチ（ＳＷ）の前記ゲート電極（ｇ）に提供されるスイッチング制御信号（Ｓg）のうちの１つ以上に基づき、前記ソリッドステートスイッチ（ＳＷ）の健全度を検出し、かつ前記ソリッドステートスイッチ（ＳＷ）が故障を起こしている状態での前記ソリッドステートスイッチ（ＳＷ）の故障のタイプを識別するための故障検出回路（１）とを備えるソリッドステート回路遮断器（１００）とを備えるモータ駆動システム（２００）。
【請求項１５】
前記故障検出回路（１）が、一連のコード（ＣＨ）を出力するためのフィールドプログラマブルゲートアレイ（１０）を備え、前記故障検出回路（１）が、前記一連のコードに従って、前記ソリッドステートスイッチ（ＳＷ）が、過熱、短絡、又は開回路を起こしているか否かを検出する、請求項１４に記載のモータ駆動システム（２００）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に回路遮断器に関し、特に、故障自己診断機能付きのソリッドステート回路遮断器と、故障自己診断機能付きのソリッドステート回路遮断器を有するモータ駆動システムとに関する。
【背景技術】
【０００２】
回路遮断器は、電力システムの最も重要な制御装置であり、最も頻繁に動作する装置でもある。回路遮断器の機能は、負荷回路のスイッチをオフにしたりオンにしたりすることである。過負荷、短絡、電圧低下等の故障が回路に起きた場合、回路遮断器は、回路を自動的に遮断することができ、保護の役割を果たし、故障がよりひどくなることを防ぎ、安全な操作を可能にする。
【０００３】
ソリッドステート回路遮断器は、遮断を行わない電力電子装置に基づいた新たなスイッチ装置である。このため、ソリッドステート回路遮断器の動作速度は、従来の機械的遮断器よりかなり高速であり、その動作時間は、マイクロ秒レベルである。ソリッドステート回路遮断器は、特定の位相の電圧又は電流で回路のスイッチをオフ又はオンに正確に切り替えることができ、したがって、スイッチ装置におけるミクロの電力系統の厳密な要求を満たすことができる。故障電流制限器を使用して、ソリッドステート回路遮断器は、短絡電流が非常に増大する前に故障した回線を切断することができる。したがって、電力系統の安定性がかなり向上する。
【０００４】
しかし、この遮断器は、操作中の故障率がより高い。遮断器に不具合が起きれば、不具合は、非常に容易に電力系統の故障につながり、莫大な経済的損失を発生させる。
【０００５】
したがって、故障自己診断機能付きの遮断器を提供することが必要である。
【発明の概要】
【０００６】
本発明の一態様は、ソリッドステート回路遮断器を提供することである。このソリッドステート回路遮断器は、ソリッドステートスイッチ、ソリッドステートスイッチに直列に接続されたインダクタ、及び故障検出回路を含む。ソリッドステートスイッチは、ゲート電極、ソース電極、及びドレイン電極を有する。故障検出回路は、ソリッドステートスイッチのソース電極とドレイン電極との間の測定される電圧、インダクタの２つの端子における測定される電圧、基準電圧、及びソリッドステートスイッチのゲート電極に提供されるスイッチング制御信号のうちの１つ以上に基づき、ソリッドステートスイッチの健全度を検出し、かつソリッドステートスイッチに故障が起きている状態でのソリッドステートスイッチの故障のタイプを識別するために使用される。
【０００７】
本発明の別の態様は、モータ駆動システムを提供することである。このモータ駆動システムは、電気モータ、直流電圧を提供するための電源、電源に並列に接続された直流バスコンデンサ、直流電圧を交流電圧に変換し、交流電圧を電気モータに提供するための直流交流変換器、及び上述のようなソリッドステート回路遮断器を含む。
【０００８】
本発明のこれら及び他の特徴、態様、及び利点は、添付の図面を参照して、以下の詳細な説明を考慮に入れるとよりよく理解され得る。図面では、同じ参照符号は、図面全体において同じ構成要素を表す。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態による、故障自己診断機能付きソリッドステート回路遮断器を有するモータ駆動システムの概略図である。
【図２】図１に示されるようなソリッドステート回路遮断器における故障検出回路の概略図である。
【図３】ソリッドステートスイッチのソース電極とドレイン電極との間の抵抗対、図１に示されるようなソリッドステート回路遮断器におけるソリッドステートスイッチの温度の曲線を示すグラフである。
【図４】本発明の実施形態における、開回路の故障を検出するための故障検出回路の概略図である。
【図５】ソリッドステート回路遮断器が正常な状態である場合の、図４に示されるような故障検出回路の波形グラフである。
【図６】ソリッドステート回路遮断器に開回路が起きている状態での、図４に示されるような故障検出回路の波形グラフである。
【発明を実施するための形態】
【００１０】
当業者が本発明によってクレームされる主題を正確に理解する一助となるように、本発明の実施形態が、以下の添付の図面を参照して詳細に説明される。これらの実施形態に関する以下の詳細な説明では、本発明の開示が不必要な詳細によって影響されることを避けるため、いくつかの知られている機能又は構造を、発明を実施するための形態によって詳細に説明することはない。
【００１１】
別段の定めがない限り、特許請求の範囲及び発明を実施するための形態で使用される技術用語又は科学用語は、本開示が属する技術分野における当業者によって一般的に理解されるような意味を有する。発明を実施するための形態及び特許請求の範囲における「第１の」「第２の」等の用語は、いかなる順序、量、又は重要性も意味するものではなく、単に別々の構成要素を区別するために使用される。単数形の用語は、量の限定を示すものではなく、少なくとも１つは存在することを示す。「備える（ｃｏｍｐｒｉｓｅｓ）」「備えている（ｃｏｍｐｒｉｓｉｎｇ）」「含む（ｉｎｃｌｕｄｅｓ）」「含んでいる（ｉｎｃｌｕｄｉｎｇ）」、又は「有し（ｈａｓ）」「有する（ｈａｖｅ）」「有している（ｈａｖｉｎｇ）」等の用語は、「備える」「備えている」「含む」「含んでいる」「有し」「有する」、及び「有している」の前に来る要素又は物体が、他の要素又は物体を排除することなく、「備える」「備えている」「含む」「含んでいる」「有し」「有する」、及び「有している」に続いて示される要素又は物体及びそれらの均等物を含むことを意味する。「結合した」「接続された」等の用語は、物理的又は機械的に接続されることに限定されるものではなく、直接的にか、又は間接的にかを問わず、電気的に接続されることを含む可能性がある。
【００１２】
図１は、本発明の実施形態による概略的なモータ駆動システム２００の概略図である。図１に示されるように、概略的なモータ駆動システム２００は、電気モータ１０２、直流電圧を提供するための電源１０４、電源１０４に並列に接続された直流バスコンデンサＣ、直流バスコンデンサＣと電気モータ１０２との間に接続された直流交流変換器１０６、及び電源１０４と直流交流変換器１０６との間に接続されたソリッドステート回路遮断器１００を含む。直流交流変換器１０６は、直流電圧を交流電圧に変換する場合があり、交流電圧を電気モータ１０２に提供する。
【００１３】
本発明のソリッドステート回路遮断器１００は、故障自己診断機能付きであり、ソリッドステートスイッチＳＷ、ソリッドステートスイッチＳＷに直列に接続されたインダクタＬ、フライホイールダイオードＤi、及び故障検出回路１を含む。ソリッドステートスイッチＳＷは、例えば、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含んでもよい。ソリッドステートスイッチＳＷはまた、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、又は集積化ゲート転流型サイリスタ（ＩＧＣＴ）を含む場合がある。ソリッドステートスイッチＳＷは、ゲート電極ｇ、ソース電極ｓ、及びドレイン電極ｄを有する。
【００１４】
ソリッドステート回路遮断器１００はまた、ゲート駆動回路２、第１の電圧測定装置３１、及び第２の電圧測定装置３２を含む場合がある。ゲート駆動回路２は、スイッチング制御信号ＳgをソリッドステートスイッチＳＷのゲート電極ｇに供給するために使用される。第１の電圧測定装置３１は、ソリッドステートスイッチＳＷのソース電極ｓとドレイン電極ｄとの間の電圧Ｖ1を測定するために使用される。第２の電圧測定装置３２は、インダクタＬの２つの端子における電圧Ｖmを測定するために使用される。
【００１５】
図２に示されるように、故障検出回路１は、ソリッドステートスイッチＳＷのソース電極ｓとドレイン電極ｄとの間の閾値電圧よりもわずかに大きい場合がある基準電圧Ｖrを受ける可能性がある。故障検出回路１は、ソリッドステートスイッチＳＷのソース電極ｓとドレイン電極ｄとの間の測定される電圧Ｖ1、インダクタの２つの端子における測定される電圧Ｖm、基準電圧Ｖr、及びソリッドステートスイッチＳＷのゲート電極ｇに提供されるスイッチング制御信号Ｓgのうちの１つ以上に基づき、ソリッドステートスイッチＳＷの健全度を検出し、ソリッドステートスイッチＳＷに故障が起きている状態でのソリッドステートスイッチＳＷの故障のタイプを識別することができる。本発明の故障検出回路１は、ソフトウェア、ハードウェア、又はこれらの組み合わせにおいて実現され得る。
【００１６】
引き続き図２を参照すると、一例として、故障検出回路１は、一連のコードＣＨを出力するためのフィールドプログラマブルゲートアレイ（ＦＰＧＡ）１０を含む場合がある。故障検出回路１は、一連のコードＣＨに従い、ソリッドステートスイッチＳＷの健全度及び故障タイプを検出することができる。本発明の実施形態では、故障検出回路１は、この一連のコードＣＨにより、過熱、短絡、又は開回路等の故障が、ソリッドステートスイッチＳＷに起きているか否かを検出することができる。例えば、この一連のコードＣＨは、８ビットコードであってもよい。一実施形態では、コードＣＨの１番目のビットが、ソリッドステートスイッチＳＷの健全度を表すために使用されてもよく、コードＣＨの最後の４つのビット、即ち５番目〜８番目のビットが、ソリッドステートスイッチＳＷの故障のタイプを提示するために使用されてもよい。コードＣＨの中間の２番目〜４番目のビットは、スペアのビットであり、これらのスペアのビットは、ソリッドステートスイッチＳＷの他の特徴を示すために使用される場合があり、ユーザの必要に応じて定義される場合がある。例えば、コードＣＨの１番目のビットが０である場合、ソリッドステートスイッチＳＷが正常な状態であることを示す。１番目のビットが１である場合、ソリッドステートスイッチＳＷに故障が起きていることを示す。コードＣＨの５番目のビットは、ソリッドステートスイッチＳＷに過熱の故障が起きているか否かを表すことができる。例えば、５番目のビットが０である場合、ソリッドステートスイッチＳＷには過熱の故障が起きていないことを示し、５番目のビットが１である場合、ソリッドステートスイッチＳＷに過熱の故障が起きていることを示す。コードＣＨの６番目のビットは、ソリッドステートスイッチＳＷに短絡の故障が起きているか否かを表すことができる。例えば、６番目のビットが０である場合、ソリッドステートスイッチＳＷには短絡の故障が起きていないことを示し、６番目のビットが１である場合、ソリッドステートスイッチＳＷに短絡の故障が起きていることを示す。コードＣＨの７番目及び８番目のビットは、ソリッドステートスイッチＳＷに開回路の故障が起きているか否かを表すことができる。例えば、７番目及び８番目のビットが両方１である場合、ソリッドステートスイッチＳＷには開回路の故障が起きていないことを示し、７番目ビットが０であり、かつ８番目のビットが１である場合、ソリッドステートスイッチＳＷに開回路の故障が起きていることを示す。コードＣＨのビット数及びビットの表す意味、並びに上述のようなそれぞれのビットの高論理レベル及び低論理レベルの意味は、本発明を限定するというよりはむしろ、単に本発明のコードを説明するために設定されたものであり、個別のユーザの要求に応じて定義され得る。
【００１７】
一実施形態では、本発明のソリッドステート回路遮断器１００は、ソリッドステートスイッチＳＷに過熱の故障が起きているか否かを検出することができる。以下に、図１及び図３を組み合わせて参照しながら、ソリッドステート回路遮断器１００が、故障検出回路１により、ソリッドステートスイッチＳＷに過熱の故障が起きているか否かを検出する方法が、詳細に説明される。図３は、ソリッドステートスイッチＳＷのソース電極ｓとドレイン電極ｄとの間の抵抗Ｒds対、ソリッドステートスイッチＳＷの温度Ｔの曲線（Ｒds−Ｔ曲線と称される）を示すグラフである。ソリッドステートスイッチＳＷのソース電極ｓとドレイン電極ｄとの間の抵抗Ｒdsは、ソリッドステートスイッチＳＷの温度Ｔが増加するにつれて増加することが、図３から見て取れる。ソリッドステートスイッチＳＷが閉鎖されている状態では、ソリッドステートスイッチＳＷのソース電極ｓとドレイン電極ｄとの間の電圧Ｖ1と、ソリッドステートスイッチＳＷのソース電極ｓとドレイン電極ｄとの間の抵抗Ｒdsとの関係は、以下のようになることが知られている。
【００１８】
Ｖ1＝Ｒds×Ｉ1      （１）
ここでは、Ｉ1は、ソリッドステートスイッチＳＷのソース電極ｓ及びドレイン電極ｄを流れる電流を表す。電気モータ１０２に必要とされる駆動電流が一定の条件では、Ｉ1は一定である。
【００１９】
したがって、図３のＲds−Ｔ曲線及び上の方程式（１）から、ソリッドステートスイッチＳＷのソース電極ｓとドレイン電極ｄとの間の電圧Ｖ1は、ソリッドステートスイッチＳＷの温度Ｔに正比例すると結論付けることができる。
【００２０】
本発明の故障検出回路１は、ソリッドステートスイッチＳＷのソース電極ｓとドレイン電極ｄとの間の測定される電圧Ｖ1、スイッチング制御信号Ｓg、及びソリッドステートスイッチＳＷのソース電極ｓとドレイン電極ｄとの間の抵抗Ｒds対ソリッドステートスイッチＳＷの温度Ｔの曲線に基づき、ソリッドステートスイッチＳＷに過熱が起きているか否かを検出することができる。ソリッドステートスイッチＳＷのゲート電極ｇに提供されるスイッチング制御信号Ｓgが高レベルの条件では、ソリッドステートスイッチＳＷのソース電極ｓとドレイン電極ｄとの間の測定される電圧Ｖ1が、所定の電圧閾値より大きい場合、コードＣＨの１番目のビットは１と出力され、コードＣＨの５番目のビットも１と出力される。したがって、この際、故障検出回路１は、ソリッドステートスイッチＳＷに過熱の故障が起きていることを検出することができる。
【００２１】
別の実施形態では、本発明のソリッドステート回路遮断器１００は、ソリッドステートスイッチＳＷに短絡の故障が起きているか否かを検出することができる。故障検出回路１は、ソリッドステートスイッチＳＷのソース電極ｓとドレイン電極ｄとの間の測定される電圧Ｖ1、及びスイッチング制御信号Ｓgに基づき、ソリッドステートスイッチＳＷに短絡が起きているか否かを検出することができる。スイッチング制御信号Ｓgが低レベルの条件では、ソリッドステートスイッチＳＷのソース電極ｓとドレイン電極ｄとの間の測定される電圧Ｖ1がゼロである場合、コードＣＨの１番目のビットは１と出力され、コードＣＨの６番目のビットも１と出力される。したがって、この際、故障検出回路１は、ソリッドステートスイッチＳＷに短絡の故障が起きていることを検出することができる。
【００２２】
さらに別の実施形態では、本発明のソリッドステート回路遮断器１００は、ソリッドステートスイッチＳＷに開回路の故障が起きているか否かを検出することができる。以下に、図４〜図６を組み合わせて図１を参照しながら、ソリッドステート回路遮断器１００が、故障検出回路１により、ソリッドステートスイッチＳＷに開回路の故障が起きているか否かを検出する方法が、詳細に説明される。故障検出回路１は、インダクタＬの２つの端子における測定される電圧Ｖm、基準電圧Ｖr、及びスイッチング制御信号Ｓgに基づき、ソリッドステートスイッチＳＷに開回路が起きているか否かを検出する。図４は、本発明の一実施形態による故障検出回路１の概略図である。図４に示されるように、故障検出回路１は、比較器４を含む場合がある。比較器４の正極端子（＋）は、インダクタＬの２つの端子における測定される電圧Ｖmを受け、比較器４の負極端子（−）は、基準電圧Ｖrを受ける。比較器４は、インダクタＬの２つの端子における測定される電圧Ｖmを基準電圧Ｖrと比較し、比較結果Ｓmを出力することができる。故障検出回路１は、比較器４によって出力された比較結果Ｓm、及びスイッチング制御信号Ｓgに基づき、ソリッドステートスイッチＳＷにおける開回路の発生を検出する。
【００２３】
故障検出回路１は、論理ゲート回路５、第１のＲＳトリガ６１、及び第２のＲＳトリガ６２をさらに含む場合がある。第１のＲＳトリガ６１は、論理ゲート回路５を介して比較器４に接続されている場合があり、第２のＲＳトリガ６２は、論理ゲート回路５を介してスイッチング制御信号Ｓgに接続されている場合がある。第１のＲＳトリガ６１のリセット端子Ｒは、論理ゲート回路５に接続されており、第１のＲＳトリガ６１のセット端子Ｓは、スイッチング制御信号Ｓgに接続されている。第２のＲＳトリガ６２のリセット端子Ｒは、論理ゲート回路５に接続されており、第２のＲＳトリガ６２のセット端子Ｓは、逆転スイッチング制御信号
【００２４】
【数１】
2018038035.tif 000003
に接続されている。故障検出回路１は、第１のＲＳトリガ６１の出力端子Ｑによって出力される結果ＦＳ1と、第２のＲＳトリガ６２の出力端子Ｑによって出力される結果ＦＳ2との論理レベルに従い、ソリッドステートスイッチＳＷに開回路が起きているか否かを検出することができる。
【００２５】
一例では、論理ゲート回路５は、第１のＮＯＴゲート５１、第２のＮＯＴゲート５２、第３のＮＯＴゲート５３、第１のＮＡＮＤゲート５４、第２のＮＡＮＤゲート５５、第１のＯＲゲート５６、及び第２のＯＲゲート５７を含む場合がある。
【００２６】
本発明の一実施形態では、故障検出回路１は、スイッチング制御信号Ｓgを遅延させて遅延スイッチング制御信号Ｓgrを得るための遅延回路７をさらに含む場合がある。故障検出回路１は、インダクタＬの２つの端子における測定される電圧Ｖm、基準電圧Ｖr、及び遅延スイッチング制御信号Ｓgrに基づき、ソリッドステートスイッチＳＷを検出する。
【００２７】
遅延回路７は、互いに並列に接続された第１の支線（不図示）及び第２の支線（不図示）と、第１の支線及び第２の支線に接続されたコンデンサＣ1とを含む。第１の支線は、互いに直列に接続された第１のダイオードＤ1及び第１の抵抗器Ｒ1を含み、第２の支線は、互いに逆向きかつ直列に接続された第２のダイオードＤ2及び第２の抵抗器Ｒ2を含む。第１の抵抗器Ｒ1の抵抗、第２の抵抗器Ｒ2の抵抗、及びコンデンサＣ1の静電容量は、ソリッドステートスイッチＳＷのオン及びオフの切り替えの遅延と関連している。
【００２８】
引き続き図４を参照すると、第１のＮＯＴゲート５１は、スイッチング制御信号Ｓgに接続された入力端子を有する。この実施形態では、第１のＮＯＴゲート５１の入力端子は、遅延スイッチング制御信号Ｓgrに接続されている。遅延スイッチング制御信号Ｓgrは、第１のＮＯＴゲート５１を通じて
【００２９】
【数２】
2018038035.tif 000004
を出力する。
【００３０】
第１のＮＡＮＤゲート５４は、比較器４の出力端子に接続された第１の入力端子と、スイッチング制御信号Ｓg（この実施形態では遅延スイッチング制御信号Ｓgr）に接続された第２の入力端子とを有する。比較器４によって出力された比較結果Ｓm、及び遅延スイッチング制御信号Ｓgrは、第１のＮＡＮＤゲート５４を通じてＦ1と出力される。
【００３１】
第２のＮＡＮＤゲート５５は、比較器４の出力端子に接続された第１の入力端子と、第１のＮＯＴゲート５１の出力端子に接続された第２の入力端子とを有する。比較器４によって出力された比較結果Ｓmと、第１のＮＯＴゲート５１によって出力された結果
【００３２】
【数３】
2018038035.tif 000005
とは、第２のＮＡＮＤゲート５５を通じてＦ2と出力される。
【００３３】
第２のＮＯＴゲート５２は、第２のＲＳトリガ６２の出力端子Ｑに接続された入力端子を有する。第２のＲＳトリガ６２の出力端子Ｑによって出力された結果ＦＳ2は、第２のＮＯＴゲート５２を通じて
【００３４】
【数４】
2018038035.tif 000006
と出力される。
【００３５】
第３のＮＯＴゲート５３は、第１のＲＳトリガ６１の出力端子Ｑに接続された入力端子を有する。第１のＲＳトリガ６１の出力端子Ｑによって出力された結果ＦＳ1は、第３のＮＯＴゲート５３を通じて
【００３６】
【数５】
2018038035.tif 000007
と出力される。
【００３７】
第１のＯＲゲート５６は、第１のＮＡＮＤゲート５４の出力端子に接続された第１の入力端子と、第２のＮＯＴゲート５２の出力端子に接続された第２の入力端子と、第１のＲＳトリガのリセット端子Ｒに接続された出力端子とを有する。第１のＮＡＮＤゲート５４によって出力された結果Ｆ1と、第２のＮＯＴゲート５２によって出力された結果
【００３８】
【数６】
2018038035.tif 000008
とは、第１のＯＲゲート５６を通じてＦ1rと出力される。
【００３９】
第２のＯＲゲート５７は、第３のＮＯＴゲート５３の出力端子に接続された第１の入力端子と、第２のＮＡＮＤゲート５５の出力端子に接続された第２の入力端子と、第２のＲＳトリガ６２のリセット端子Ｒに接続された出力端子とを有する。第３のＮＯＴゲート５３によって出力された結果
【００４０】
【数７】
2018038035.tif 000009
と、第２のＮＡＮＤゲート５５によって出力された結果Ｆ2とは、第２のＯＲゲート５７を通じてＦ2rと出力される。
【００４１】
図５及び図６は、ソリッドステート回路遮断器１００が正常である場合と、ソリッドステート回路遮断器１００に開回路が起きている場合とのそれぞれの状態における、故障検出回路１の波形グラフである。以下の表１は、第１のＲＳトリガ６１及び第２のＲＳトリガ６２の真理値表である。以下に、図５、図６、及び表１を組み合わせて図４を参照しながら、故障検出回路１が故障の検出を達成する方法が、詳細に説明される。
【００４２】
【表１】
2018038035.tif 000010
図４、及びソリッドステート回路遮断器１００が正常な状態にある図５を参照すると、スイッチング制御信号Ｓgが高レベルの１である場合、インダクタＬの２つの端子における電圧Ｖmの値は、基準電圧Ｖrより小さい。この際、比較器４によって出力される比較結果Ｓmは、低レベルの０である。スイッチング制御信号Ｓgが高レベルの１であるという条件では、遅延スイッチング制御信号Ｓgrも高レベルの１であり、したがって、第１のＮＡＮＤゲート５４を通じて出力される結果Ｆ1は、高レベルの１である。第２のＲＳトリガ６２の出力端子Ｑにより最初に出力される結果ＦＳ2は、高レベルの１であるように設定されおり、したがって、第２のＮＯＴゲート５２を通じて出力される結果
【００４３】
【数８】
2018038035.tif 000011
は、低レベルの０である。そして、第１のＯＲゲート５６を通じて出力される結果Ｆ1rは高レベルの１である。Ｆ1rは、第１のＲＳトリガ６１のリセット端子Ｒに接続されており、第１のＲＳトリガ６１のセット端子Ｓは、スイッチング制御信号Ｓgに接続されている。したがって、第１のＲＳトリガ６１のセット端子Ｓが高レベルの１であり、かつ第１のＲＳトリガ６１のリセット端子Ｒが高レベルの１であるという条件では、表１に従い、第１のＲＳトリガ６１の出力端子Ｑによって出力される結果ＦＳ1は、高レベルの１のままであると結論付けることができる。高レベルの１である遅延スイッチング制御信号Ｓgrにより第１のＮＯＴゲート５１を通じて出力される結果
【００４４】
【数９】
2018038035.tif 000012
は、低レベルの０であり、したがって、第２のＮＡＮＤゲート５５を通じて出力される結果Ｆ2は、高レベルの１である。第１のＲＳトリガ６１の出力端子Ｑにより最初に出力される結果ＦＳ1は、高レベルの１であるように設定されており、したがって、第３のＮＯＴゲート５３を通じて出力される結果
【００４５】
【数１０】
2018038035.tif 000013
は、低レベルの０である。そして、第２のＯＲゲート５７を通じて出力される結果Ｆ2rは、高レベルの１である。Ｆ2rは、第２のＲＳトリガ６２のリセット端子Ｒに接続されており、第２のＲＳトリガ６２のセット端子Ｓは、逆転スイッチング制御信号
【００４６】
【数１１】
2018038035.tif 000014
に接続されている。したがって、第２のＲＳトリガ６２のセット端子Ｓが低レベルの０であり、かつ第２のＲＳトリガ６２のリセット端子Ｒが高レベルの１である条件では、表１に従い、第２のＲＳトリガ６２の出力端子Ｑによって出力される結果ＦＳ2は、高レベルの１であると結論付けることができる。
【００４７】
図４、及び図６における持続時間ｔ1−ｔ2を参照すると、ソリッドステート回路遮断器１００に開回路の故障が起きている状態では、スイッチング制御信号Ｓg が高レベルの１である場合、インダクタＬの２つの端子における電圧Ｖmの値は、基準電圧Ｖrよりも高い。この際、比較器４によって出力される結果Ｓmは、高レベルの１である。スイッチング制御信号Ｓgが高レベルの１であるという条件では、遅延スイッチング制御信号Ｓgrも高レベルの１であり、したがって、第１のＮＡＮＤゲート５４を通じて出力される結果Ｆ1は、低レベルの０である。開回路の故障が起きる前に第２のＲＳトリガ６２の出力端子Ｑによって出力される結果ＦＳ2は、高レベルの１であり、したがって、第２のＮＯＴゲート５２を通じて出力される結果
【００４８】
【数１２】
2018038035.tif 000015
は、低レベルの０である。そして、第１のＯＲゲート５６を通じて出力される結果Ｆ1rは、低レベルの０である。Ｆ1rは、第１のＲＳトリガ６１のリセット端子Ｒに接続されており、第１のＲＳトリガ６１のセット端子Ｓは、スイッチング制御信号Ｓgに接続されている。したがって、第１のＲＳトリガ６１のセット端子Ｓが高レベルの１であり、かつ第１のＲＳトリガ６１のリセット端子Ｒが低レベルの０であるという条件では、表１に従い、第１のＲＳトリガ６１の出力端子Ｑによって出力される結果ＦＳ1は、低レベルの０であると結論付けることができる。高レベルの１である遅延スイッチング制御信号Ｓgrにより、第１のＮＯＴゲート５１を通じて出力される結果
【００４９】
【数１３】
2018038035.tif 000016
は、低レベルの０であり、したがって、第２のＮＡＮＤゲート５５を通じて出力される結果Ｆ2は、高レベルの１である。開回路の故障が起きる前に第１のＲＳトリガ６１の出力端子Ｑによって出力される結果ＦＳ1は、高レベルの１であり、したがって、第３のＮＯＴゲート５３を通じて出力される結果
【００５０】
【数１４】
2018038035.tif 000017
は、低レベルの０である。そして、第２のＯＲゲート５７を通じて出力される結果Ｆ2rは、高レベルの１である。Ｆ2rは、第２のＲＳトリガ６２のリセット端子Ｒに接続されており、第２のＲＳトリガ６２のセット端子Ｓは、逆転スイッチング制御信号
【００５１】
【数１５】
2018038035.tif 000018
に接続されている。したがって、第２のＲＳトリガ６２のセット端子Ｓが低レベルの０であり、かつ第２のＲＳトリガ６２のリセット端子Ｒが高レベルの１であるという条件では、表１に従い、第２のＲＳトリガ６２の出力端子Ｑによって出力される結果ＦＳ2は、高レベルの１であると結論付けることができる。
【００５２】
したがって、まとめると、以下の表２に示されるような故障検出回路１に関する論理診断結果を得ることができる。
【００５３】
【表２】
2018038035.tif 000019
比較器４によって出力された比較結果Ｓm、及びスイッチング制御信号Ｓgに基づき、第１のＲＳトリガ６１の出力端子Ｑによって出力される結果ＦＳ1と、第２のＲＳトリガ６２の出力端子Ｑによって出力される結果ＦＳ2とを得ることができ、したがって、ＦＳ1及びＦＳ2に基づき、ソリッドステート回路遮断器１００に開回路の故障が起きているか否かが判定され得る。この実施形態では、第１のＲＳトリガ６１の出力端子Ｑによって出力された結果ＦＳ1と、第２のＲＳトリガ６２の出力端子Ｑによって出力された結果ＦＳ2とは、コードＣＨの７番目のビット及び８番目のビットとして使用される場合がある。
【００５４】
比較器４及び様々な種類のゲート回路は、本明細書では、それ自体により対応する機能を達成するためのモジュールを単に表しており、モジュールは、ハードウェア様式に限定されるものではなく、ソフトウェア、ハードウェア、又はこの２つの組み合わせによって実現され得ることに留意されたい。
【００５５】
本発明のソリッドステート回路遮断器１００は、それ自体の健全度を診断し、故障が起きている状態での故障のタイプを判定することができる。
【００５６】
同様に、本発明のモータ駆動システム２００は、ソリッドステート回路遮断器１００自体の健全度を診断し、ソリッドステート回路遮断器１００に故障が起きている状態での故障のタイプを判定することができ、したがって、電気モータ１０２の損傷を防止することができる。
【００５７】
本発明は、特定の実施形態と組み合わせて詳細に説明されてきたが、本発明に対して多くの修正及び変形がなされ得ることを、当業者ならば理解するであろう。したがって、特許請求の範囲の意図は、本発明の真の概念及び範囲にこれらの修正及び変形のすべてを含むことであることを認識されたい。
【符号の説明】
【００５８】
１  故障検出回路
２  ゲート駆動回路
４  比較器
５  論理ゲート回路
７  遅延回路
３１  第１の電圧測定装置
３２  第２の電圧測定装置
５１  第１のＮＯＴゲート
５２  第２のＮＯＴゲート
５３  第３のＮＯＴゲート
５４  第１のＮＡＮＤゲート
５５  第２のＮＡＮＤゲート
５６  第１のＯＲゲート
５７  第２のＯＲゲート
６１  第１のＲＳトリガ
６２  第２のＲＳトリガ
１００  ソリッドステート回路遮断器
１０２  電気モータ
１０４  電源
１０６  直流交流変換器
２００  モータ駆動システム
Ｃ  直流バスコンデンサ
Ｃ1  コンデンサ
Ｄ1  第１のダイオード
Ｄ2  第２のダイオード
Ｄi  フライホイールダイオード
Ｆ1  結果
Ｆ1r  結果
Ｆ2  結果
Ｆ2r  結果
ＦＳ1  結果
ＦＳ2  結果
Ｌ  インダクタ
Ｑ  出力端子
Ｒ  リセット端子
Ｒ1  第１の抵抗器
Ｒ2  第２の抵抗器
Ｒds  抵抗
Ｓ  セット端子
ＳＷ  ソリッドステートスイッチ
Ｓg  スイッチング制御信号
Ｓgr  遅延スイッチング制御信号
Ｓm  比較結果
Ｔ  温度
Ｖ1  電圧
Ｖm  電圧
Ｖr  基準電圧
ｄ  ドレイン電極
ｇ  ゲート電極
ｓ  ソース電極
【図１】
2018038035.tif 000021
【図２】
2018038035.tif 000022
【図３】
2018038035.tif 000023
【図４】
2018038035.tif 000024
【図５】
2018038035.tif 000025
【図６】
2018038035.tif 000026
【外国語明細書】
2018038035000001.pdf