(57)【要約】【課題】簡易な回路の追加のみで、互いに並行動作する複数のタイマを併用可能とする。【解決手段】基本カウント値がゼロになるごとにタイマインスタンス＃ｎから出力される制御信号＃ｍに基づいて、満了信号発生回路ＥＧにより従属タイマ用の従属カウント値をカウントし、従属カウント値が予め設定されている最大カウント値ＭＡＸに達した時点で従属満了信号＃ｍをイベント選択テーブルＴＢ２へ出力し、基本満了信号＃ｎを出力したタイマインスタンス＃ｎおよび従属満了信号＃ｍを出力した満了信号発生回路＃ｍに基づきイベント選択テーブルＴＢ２で選択した出力先に対して、ＤＥＭＵＸ２からタイマ満了を示すイベントを出力する。【選択図】  図１
2018109928.tif 000002
【特許請求の範囲】
【請求項１】
複数の子局との間でデータ通信を行う親局で用いられて、タイマイベント入力に基づいてタイマカウント長やカウント間隔が複数の異なるタイマをハードウェアで実現するタイマ回路であって、
指定された初期値から指定された精度でダウンカウンタにより、基本となる基本タイマに関する基本カウント値をカウントダウンし、前記基本カウント値がゼロになった時点で前記基本タイマに関する基本満了信号を出力する複数のタイマインスタンスと、
前記タイマイベント入力に含まれるタイマ種別情報と子局情報に基づいて、これらタイマ種別情報と子局情報の組に対して予め割り当てられているタイマインスタンスを１つ選択するインスタンス選択テーブルと、
前記インスタンス選択テーブルで選択されたタイマインスタンスに対して有効信号を出力する第１のＤＥＭＵＸと、
前記基本満了信号に同期して前記タイマインスタンスから出力される制御信号に基づいて、タイマカウント長が前記タイマインスタンスの基本タイマの整数倍である従属タイマに関する従属カウント値をカウントし、前記従属カウント値が予め設定されている最大カウント値になった時点で前記従属タイマに関する従属満了信号を出力する複数の満了信号発生回路と、
前記タイマインスタンスからの前記基本満了信号に応じて、前記基本満了信号の出力元である前記タイマインスタンスに対して予め割り当てられているタイムアウトイベントの出力先を選択し、前記満了信号発生回路からの従属満了信号に応じて、前記従属満了信号の出力元である前記満了信号発生回路に対して予め割り当てられているタイムアウトイベントの出力先を選択するイベント選択テーブルと、
前記イベント選択テーブルで選択された出力先となる出力先回路へ、前記基本タイマまたは前記従属タイマに関するタイマ満了を示すタイムアウトイベントを出力する第２のＤＥＭＵＸとを備え、
前記タイマインスタンスは、前記第１のＤＥＭＵＸからの有効信号に応じて、前記タイマイベント入力で指定された初期値を前記ダウンカウンタの基本カウント値に設定し、前記タイマイベント入力で指定された精度で前記基本カウント値のカウントダウンを開始する
ことを特徴とするタイマ回路。
【請求項２】
請求項１に記載のタイマ回路において、
前記満了信号発生回路は、
前記基本カウント値がゼロになるごとに前記従属カウント値をインクリメントし、前記従属満了信号の出力に応じて前記従属カウント値をクリアするアップカウンタと、
前記従属カウント値が前記最大カウント値と一致した場合に前記従属満了信号を出力する比較回路とを備える
ことを特徴とするタイマ回路。
【請求項３】
請求項１に記載のタイマ回路において、
前記満了信号発生回路は、
前記従属タイマの再起動を指示する再起動指示信号に応じて前記基本カウント値をカウント閾値として保持しておき、前記基本カウント値が前記カウント閾値と一致するごとにカウント信号を出力する閾値処理回路と、
前記カウント信号に基づいて前記従属カウント値をインクリメントし、前記従属カウント値に対するクリアを指示するクリア指示信号、前記再起動指示、および前記従属満了信号の論理和に基づいて前記従属カウント値をクリアするアップカウンタと、
前記従属カウント値が前記最大カウント値と一致した場合に前記従属満了信号を出力する比較回路とを備える
ことを特徴とするタイマ回路。
【請求項４】
請求項１に記載のタイマ回路において、
前記満了信号発生回路は、
前記従属タイマに対する再起動を指示する再起動指示信号に応じて前記基本カウント値をカウント閾値として保持しておき、前記基本カウント値が前記カウント閾値と一致するごとにカウント信号を出力する閾値処理回路と、
前記カウント信号に基づいて前記従属カウント値をインクリメントし、前記再起動指示および前記従属満了信号の論理和に基づいて前記従属カウント値をクリアするアップカウンタと、
前記従属カウント値が前記最大カウント値と一致した場合に前記従属満了信号を出力する比較回路と、
前記従属カウント値に対するクリアを指示するクリア指示信号を保持するクリア指示レジスタと、
前記クリア指示レジスタの保持値に基づいて、前記比較回路から出力された前記従属満了信号の、前記イベント選択テーブルに対する出力を制御するゲート回路とを備える
ことを特徴とするタイマ回路。
【請求項５】
請求項３または請求項４に記載のタイマ回路において、
前記満了信号発生回路は、前記基本カウント値を予め設定されているカウント間隔のカウント値に変換して前記閾値処理回路へ出力する精度処理回路をさらに備えることを特徴とするタイマ回路。
【請求項６】
請求項３〜請求項５のいずれかに記載のタイマ回路において、
前記閾値処理回路は、
前記従属タイマに対する前記再起動指示信号に応じて、その時点における前記基本カウント値をカウント閾値として保持する閾値レジスタと、
前記基本カウント値が前記カウント閾値と一致するごとに前記カウント信号を出力する閾値比較回路とを備える
ことを特徴とするタイマ回路。
【請求項７】
請求項６に記載のタイマ回路において、
前記閾値処理回路は、
前記基本カウント値と前記カウント閾値との差分に基づいて新たなカウント閾値を計算する演算回路をさらに備え、
前記閾値レジスタは、前記基本タイマまたは前記従属タイマに対する前記再起動指示信号に応じて、前記新たなカウント閾値を保持する
ことを特徴とするタイマ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タイマカウント長やタイマ間隔が異なるタイマをハードウェアで実現するタイマ回路技術に関する。
【背景技術】
【０００２】
親局と複数子局とで構成する通信システムの１つにＰＯＮ（Passive Optical Network）システムがある。ＰＯＮシステムは、局舎に設置されるＯＬＴ（Optical Line Terminal：局側装置）を親局とするとともに、各ユーザ宅に設置されるＯＮＵ（Optical Network Unit：加入者側装置）を子局として、これらＯＬＴとＯＮＵとの間で光信号を送受信することによりデータ通信を行うシステムである。
【０００３】
図１６は、一般的なＰＯＮシステムの構成例である。図１６において、このＰＯＮシステムは、外部ネットワークと接続されたＯＬＴと、ｍ（ｍは２以上の整数）個のＯＮＵと、ＯＬＴとこれらＯＮＵとを１：ｍに接続する光ファイバおよび光スプリッタとにより構成されている。ここで、ＰＯＮシステムでは、各ＯＮＵから送信される信号が、光スプリッタで束ねられてＯＬＴに届く。そのため、信号が衝突しないように、各ＯＮＵは時分割多重方式でＯＬＴと通信を行う。
【０００４】
したがって、各ＯＮＵの上り信号の衝突が起こらないように、ＩＥＥＥ８０２．３およびＩＥＥＥ８０２．３ａｖでは各ＯＮＵが上り信号を送信するタイミングを制御するプロトコルとしてＭＰＣＰ（Multi-point Control Protocol）を規定している。ＯＬＴは、このＭＰＣＰに基づいて定期的にディスカバリプロセスを実施し、新たに接続されたＯＮＵとのリンクを確立する。また、ＩＥＥＥ８０２．３ではＯＬＴとＯＮＵ間の保守管理を行う規格としてＯＡＭ（Operations，Administration，Maintenance）も規定している。ＯＬＴは、ＯＡＭに基づいて定期的にＯＮＵに異常がないか等を点検する。
【０００５】
このようなＭＰＣＰやＯＡＭを実現するために、ＯＬＴ内部のＬＳＩでは、リンク確立・維持のためのＭＰＣＰ用タイマ、保守・管理のためのＯＡＭ用タイマなど複数種別のタイマを実装しなければならない。
ＯＬＴが有するＭＰＣＰ用やＯＡＭ用のタイマは大きく分けて２種類ある。１つはフレームの受信を監視する為に用いる「受信用タイマ」で、もう１つはフレームを規格で定められた一定間隔で送信する為に用いる「送信用タイマ」である。
【０００６】
「受信用タイマ」は起動された後、前のフレームを受信してから次のフレームを受信するまでの最大許容時間がタイマのカウント値をして設定され、フレームを受信すると、タイマにリセットがかかり（クリア指示を受信し）、次の起動がかかる。すなわち、「受信用タイマ」は、タイマが満了する前にタイマのクリア指示を受信し、すぐに再起動する場合が多い。「受信用タイマ」として例えば、ＭＰＣＰリンクアップ時ＭＰＣＰフレームの受信を監視する為の「ＭＰＣＰ受信タイマ」や、ＯＡＭリンクアップ時ＯＡＭフレームの受信を監視する為の「ＯＡＭ受信タイマ」などがあり、それぞれの最大許容時間は１秒、５秒と規格で定められた値が設定される。
【０００７】
「送信用タイマ」は起動された後、前のフレームを送信してから次のフレームを送信するまでの送信間隔がタイマ値のカウント値として設定され、タイマ満了後すぐに、次の起動がかかる。すなわち、多くの種別で、「送信用タイマ」が満了するまでの間にクリア指示を受信することがない。「送信用タイマ」として例えば、ＭＰＣＰ制御フレームの送信間隔を確保する送信間隔監視タイマや、ＭＰＣＰリンクアップ時にＯＮＵへ死活確認を行うために送信するＫｅｅｐＡｌｉｖｅＧＡＴＥフレームを５０ミリ秒間隔で送信するための「ＫｅｅｐＡｌｉｖｅＧＡＴＥ送信タイマ」、ＯＡＭレイヤでの死活確認を行うために送信するＯＡＭＫｅｅｐＡｌｉｖｅフレームを１秒間隔で送信するための「ＯＡＭＫｅｅｐＡｌｉｖｅ送信タイマ」、ＯＡＭフレームを１００ミリ秒間隔で送信するための「ＯＡＭ送信制御タイマ」などがある。
【０００８】
これら「送信用タイマ」や「受信用タイマ」の中には、起動タイミングが等しいものがある。例えば、「ＭＰＣＰ受信タイマ」と「ＫｅｅｐＡｌｉｖｅＧＡＴＥ送信タイマ」は、ＭＰＣＰリンクアップの確立直後に、同じタイミングで起動される。同様に、「ＯＡＭＫｅｅｐＡｌｉｖｅ送信タイマ」と「ＯＡＭ送信制御タイマ」も同じタイミングで起動される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１１−２２３０８５公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ＯＬＴが有する複数種類のタイマを全て専用回路で実装した場合、ＬＳＩ設計後の機能追加によるタイマ回路の追加が難しい。また近年、ＬＳＩ設計後に新たな種別のタイマ実装を要求されることがある。例えば２００９年に制定されたＩＥＥＥ８０２．３ａｖの後に制定された１９０４．１ＳＩＥＰＯＮでは、ＯＮＵのスリープ機能が規定されており、スリープ機能を実現するためには更なるタイマの実装が必要となる。
【００１１】
これらタイマを専用回路で実装した場合、タイマ種別数をＭ、最大ＬＬＩＤ（Logical Link ID）数をＮとすると、タイマカウント時間・タイマ起動時間は種別毎・ＬＬＩＤ毎に異なるため、ＬＳＩはＭ×Ｎ分のタイマを持たなければならない。すなわち、タイマ種別やＬＬＩＤ数が多くなればなるほど、回路規模や消費電力が増大する。
【００１２】
一方、これらタイマを全てソフトウェアで実装する場合もある。この場合はソフトウェアで実装されているタイマを周期的に監視し、タイムアウトしているか否かを判定するため、ソフトウェアでの処理負荷が大きくなる。したがって、ＬＬＩＤ数が多い場合、周期監視の負荷が多大となり、所望の性能が実現できない場合が発生するため、ソフトウェアでの実現は難しい。
【００１３】
このような課題に対し、所望のタイマカウンタ長（初期値）やカウント間隔（精度）に基づいて汎用的にカウンタ動作をさせるタイマインスタンスを複数個用意し、ディスカバリ中とリンクアップ中で併用して使用することで、タイマの柔軟性とタイマ規模の削減を両立する方法がある。例えば、ディスカバリ中に用いる「Ｒｅｇｉｓｔｅｒ＿ａｃｋ受信タイマ」と、リンクアップ中に用いる「ＭＰＣＰ受信タイマ」を併用することを可能とする。
【００１４】
図１７は、従来のタイマ回路の構成例である。従来構成には、タイマ種類番号とＬＬＩＤをキーとして、Ｎ個のタイマインスタンスのうち、いずれを割り当てるか決定する変換テーブル＃１と、変換テーブル＃１で決定した起動タイマインスタンスを指定する為のＤＥＭＵＸ回路、カウントを実行するタイマ本体となるＮ個のタイマインスタンス、起動していたタイマインスタンスの満了信号からタイムアウトイベント通知先と通知内容を出力する変換テーブル＃２および、各出力先へタイムアウトイベントを出力するＤＥＭＵＸ回路が設けられている。ＬＳＩ設計後に変換テーブル＃１を外部から書き換え可能なことにより、後から新しいタイマ種を追加できる。
【００１５】
図１８は、従来のタイマインスタンスの構成例である。タイマインスタンスはコマンド入力で与えられた初期値から精度の単位でカウントダウンしていく０停止のｘｂｉｔダウンカウンタである。変換テーブル＃１からの有効（ｖａｌｉｄ）信号によってＬＤ＝１となると、コマンドにより入力された初期値情報によって初期値候補の中から選択された初期値をＩＮＩＴにロードする。ＣＮＴ＝１の時に、精度候補の中から選択された精度で初期値からカウントダウンを行う。精度候補は、候補毎に異なる間隔で１を出力するイネーブル信号である。
【００１６】
カウント値Ｑ＝０かつコマンドから入力されたクリア有無情報ＣＬＲ＝０の時にタイムアウトイベントを発生させる。ＣＬＲ＝１のコマンドが外部から入力された場合は、カウント値Ｑを強制的に０にしてタイマを止める。ＣＲＬ＝１のコマンドが外部から入力される例としては、あるイベントがタイマ満了前に終了し、タイマを動作させ続ける必要がなくなった時などが挙げられる。上記の従来構成により、設計後のタイマ追加と、排他的に用いるタイマの併用による回路規模の削減が可能となる。
【００１７】
しかしながら、このような従来技術では、拡張性を持たせる構成の為、タイマインスタンス内のダウンカウンタのビット数Xは複数種類のタイマに適用できるよう、大きめに、かつ、すべてのタイマインスタンスで共通の大きさに設計する必要がある。例えば、ＭＰＣＰ制御フレーム送信間隔監視には１１ビット長のタイマが必要であり、Ｒｅｇｉｓｔｅｒ＿ａｃｋ受信タイマには２６ビット長のタイマが必要となるため、タイマインスタンスを併用するには２６ビット以上のダウンカウンタを使用する必要が生じる。
【００１８】
また、ディスカバリ中やリンクアップ中などのそれぞれの状態で並行動作させる必要のある２種類のタイマに対しての併用はできず、種別ごとに別々にタイマインスタンスをＬＬＩＤ数分用意しなければならない。例えば、ＭＰＣＰのリンクアップ中に用いる「ＭＰＣＰ受信タイマ」と「ＫｅｅｐＡｌｉｖｅＧａｔｅ送信タイマ」を併用して用いることはできず、ＬＬＩＤ数が増えれば増えるほどタイマインスタンス数が増え、タイマ回路規模や消費電力が増大する。これは、設計の段階で使用用途が決まっているタイマに対しても、拡張性を担保可能なタイマインスタンスを割当てていることに起因する。
【００１９】
本発明はこのような課題を解決するためのものであり、簡易な回路の追加のみで、並行動作する複数のタイマを併用できるタイマ回路技術を提供することを目的としている。
【課題を解決するための手段】
【００２０】
このような目的を達成するために、本発明にかかるタイマ回路は、複数の子局との間でデータ通信を行う親局で用いられて、タイマイベント入力に基づいてタイマカウント長やカウント間隔が複数の異なるタイマをハードウェアで実現するタイマ回路であって、指定された初期値から指定された精度でダウンカウンタにより、基本となる基本タイマに関する基本カウント値をカウントダウンし、基本カウント値がゼロになった時点で基本タイマに関する基本満了信号を出力する複数のタイマインスタンスと、タイマイベント入力に含まれるタイマ種別情報と子局情報に基づいて、これらタイマ種別情報と子局情報の組に対して予め割り当てられているタイマインスタンスを１つ選択するインスタンス選択テーブルと、インスタンス選択テーブルで選択されたタイマインスタンスに対して有効信号を出力する第１のＤＥＭＵＸと、基本満了信号に同期してタイマインスタンスから出力される制御信号に基づいて、タイマカウント長がタイマインスタンスの基本タイマの整数倍である従属タイマに関する従属カウント値をカウントし、従属カウント値が予め設定されている最大カウント値になった時点で従属タイマに関する従属満了信号を出力する複数の満了信号発生回路と、タイマインスタンスからの基本満了信号に応じて、基本満了信号の出力元であるタイマインスタンスに対して予め割り当てられているタイムアウトイベントの出力先を選択し、満了信号発生回路からの従属満了信号に応じて、従属満了信号の出力元である満了信号発生回路に対して予め割り当てられているタイムアウトイベントの出力先を選択するイベント選択テーブルと、イベント選択テーブルで選択された出力先となる出力先回路へ、基本タイマまたは従属タイマに関するタイマ満了を示すタイムアウトイベントを出力する第２のＤＥＭＵＸとを備え、タイマインスタンスは、第１のＤＥＭＵＸからの有効信号に応じて、タイマイベント入力で指定された初期値をダウンカウンタの基本カウント値に設定し、タイマイベント入力で指定された精度で基本カウント値のカウントダウンを開始するようにしたものである。
【００２１】
また、本発明にかかる上記タイマ回路の一構成例は、満了信号発生回路が、基本カウント値がゼロになるごとに従属カウント値をインクリメントし、基本カウント値がゼロになるごとに従属カウント値をインクリメントし、従属満了信号の出力に応じて従属カウント値をクリアするアップカウンタと、従属カウント値が最大カウント値と一致した場合に従属満了信号を出力する比較回路とを備えている。
【００２２】
また、本発明にかかる上記タイマ回路の一構成例は、満了信号発生回路が、従属タイマの再起動を指示する再起動指示信号に応じて基本カウント値をカウント閾値として保持しておき、基本カウント値がカウント閾値と一致するごとにカウント信号を出力する閾値処理回路と、カウント信号に基づいて従属カウント値をインクリメントし、従属カウント値に対するクリアを指示するクリア指示信号、再起動指示、および従属満了信号の論理和に基づいて従属カウント値をクリアするアップカウンタと、従属カウント値が最大カウント値と一致した場合に従属満了信号を出力する比較回路とを備えている。
【００２３】
また、本発明にかかる上記タイマ回路の一構成例は、満了信号発生回路が、従属タイマに対する再起動を指示する再起動指示信号に応じて基本カウント値をカウント閾値として保持しておき、基本カウント値がカウント閾値と一致するごとにカウント信号を出力する閾値処理回路と、カウント信号に基づいて従属カウント値をインクリメントし、再起動指示および従属満了信号の論理和に基づいて従属カウント値をクリアするアップカウンタと、従属カウント値が最大カウント値と一致した場合に従属満了信号を出力する比較回路と、従属カウント値に対するクリアを指示するクリア指示信号を保持するクリア指示レジスタと、クリア指示レジスタの保持値に基づいて、比較回路から出力された従属満了信号の、イベント選択テーブルに対する出力を制御するゲート回路とを備えている。
【００２４】
また、本発明にかかる上記タイマ回路の一構成例は、満了信号発生回路が、基本カウント値を予め設定されているカウント間隔のカウント値に変換して閾値処理回路へ出力する精度処理回路をさらに備えている。
【００２５】
また、本発明にかかる上記タイマ回路の一構成例は、閾値処理回路が、従属タイマに対する再起動指示信号に応じて、その時点における基本カウント値をカウント閾値として保持する閾値レジスタと、基本カウント値がカウント閾値と一致するごとにカウント信号を出力する閾値比較回路とを備えている。
【００２６】
また、本発明にかかる上記タイマ回路の一構成例は、閾値処理回路が、基本カウント値とカウント閾値との差分に基づいて新たなカウント閾値を計算する演算回路をさらに備え、閾値レジスタは、基本タイマまたは従属タイマに対する再起動指示信号に応じて、新たなカウント閾値を保持するようにしたものである。
【発明の効果】
【００２７】
本発明によれば、簡素な構成である満了信号発生回路の追加のみで、基本タイマの基本カウント値を用いて従属タイマ用の満了信号を生成することができ、基本タイマと従属タイマとを並列動作させることが可能となる。したがって、タイマインスタンスを最大で１／２まで削減することができ、タイマ回路全体の規模・省電力を削減可能となる。
【図面の簡単な説明】
【００２８】
【図１】タイマ回路の構成を示すブロック図である。
【図２】インスタンス選択テーブルの構成例である。
【図３】イベント選択テーブルの構成例である。
【図４】タイマインスタンスの構成を示すブロック図である。
【図５】第１の実施の形態にかかる満了信号発生回路の構成を示すブロック図である。
【図６】第１の実施の形態にかかる基本タイマと従属タイマのカウント動作を示すタイミングチャートである。
【図７】第２の実施の形態にかかる満了信号発生回路の構成を示すブロック図である。
【図８】第２の実施の形態にかかる基本タイマと従属タイマのカウント動作を示すタイミングチャートである。
【図９】図８におけるカウンタ閾値、基本カウンタ値、および従属カウンタ値の推移を示す説明図である。
【図１０】第２の実施の形態にかかる他の満了信号発生回路の構成を示すブロック図である。
【図１１】第３の実施の形態にかかる満了信号発生回路の構成を示すブロック図である。
【図１２】演算回路の構成例である。
【図１３】第３の実施の形態にかかる基本タイマと従属タイマのカウント動作を示すタイミングチャートである。
【図１４】第４の実施の形態にかかる満了信号発生回路の構成を示すブロック図である。
【図１５】第４の実施の形態にかかる他の満了信号発生回路の構成を示すブロック図である。
【図１６】一般的なＰＯＮシステムの構成例である。
【図１７】従来のタイマ回路の構成例である。
【図１８】従来のタイマインスタンスの構成例である。
【発明を実施するための形態】
【００２９】
次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態にかかるタイマ回路１０について説明する。図１は、タイマ回路の構成を示すブロック図である。
【００３０】
タイマ回路１０は、例えばＰＯＮシステムのＯＬＴ（親局）で用いられて、当該ＯＬＴに接続されたＯＮＵ（子局）とのデータ通信ごとに、タイマカウント長（初期値）やカウント間隔（精度）の異なるタイマを、上位回路（図示せず）から指示されたタイマイベント入力に応じてハードウェアにより実現し、これらを並列的に動作させる機能を有している。以下では、タイマ回路１０がＰＯＮシステムのＯＬＴで用いられる場合を例として説明するが、これに限定されるものではない。例えば、多くの子局との間でデータ通信を行う一般的な親局（通信装置）など、異なる種別のタイマを複数並列的に動作させる装置にも適用可能である。
【００３１】
本発明にかかるタイマ回路１０は、起動タイミングが等しく、並行動作させる２つのタイマの最大カウント値が整数倍の関係にあるタイマ対を動作させる際に用いられて、カウント動作の基準となる基本タイマの満了を示す基本満了信号と、この基本満了信号を複数回数えるごとに基本タイマに従属して動作する従属タイマの満了を示す従属満了信号とを出力する機能を有する。
以下では、ＬＬＩＤ数をＮ（Ｎは２以上の整数）個、タイマ種別数をＭ（Ｍは２以上の整数）個、従属タイマの種別数をＬ（ＬはＭ未満の整数）個とする。これにより、基本タイマの種別数はＭ−Ｌ個となる。
【００３２】
［タイマ回路］
次に、図１を参照して、本実施の形態にかかるタイマ回路１０の構成について説明する。このタイマ回路１０には、主な回路部として、インスタンス選択テーブルＴＢ１、ＤＥＭＵＸ１（デマルチプレクサ）、Ｎ×（Ｍ−Ｌ）個のタイマインスタンスＴＩ、Ｎ×Ｌ個の満了信号発生回路ＥＧ、イベント選択テーブルＴＢ２、およびＤＥＭＵＸ２（デマルチプレクサ）が設けられている。
【００３３】
本発明は、並行動作させるタイマのタイマカウント長が整数倍関係にあるタイマ対、すなわち基本タイマと従属タイマの満了信号をそれぞれ生成するため、図１に示すように、タイマ回路１０に、これら従属タイマに対応する満了信号発生回路ＥＧをそれぞれ設け、これら満了信号発生回路ＥＧにより、対応する基本タイマをカウントするタイマインスタンスＴＩから満了信号に同期して出力される制御信号に基づいて、対応する従属タイマの満了信号を発生させ、これら満了信号を出力したタイマインスタンスＴＩまたは満了信号発生回路ＥＧに対して、予め割り当てられているタイムアウトイベントの出力先を、イベント選択テーブルＴＢ２により選択するようにしたものである。
【００３４】
以下、タイマ回路１０の回路部について、それぞれ説明する。
インスタンス選択テーブルＴＢ１は、全体してＭ個のタイマ種別情報とＮ個の子局情報（ＩＤ）の組み合わせを、タイマインスタンス番号に変換する変換テーブル（半導体メモリ）からなり、タイマイベント入力で指定されたタイマ種別情報と子局情報をキーとして、Ｎ×（Ｍ−Ｌ）個のタイマインスタンスＴＩのうちから、当該タイマイベント入力で指定されたタイマの実現に用いるタイマインスタンス＃ｎを選択し、選択したタイマインスタンス＃ｎを示すタイマインスタンス番号ｎを出力する機能を有している。インスタンス選択テーブルＴＢ１の内容は予め設定されているものとする。
【００３５】
図２は、インスタンス選択テーブルの構成例である。ここでは、タイマ種別情報および子局情報の組（アドレス）ごとに、当該組で用いるタイマを実現するタイマインスタンスのタイマインスタンス番号（データ）が登録されている。子局情報については、予め各ＯＮＵに割り当てたＯＮＵ番号でもよい。この際、Ｋ（Ｋは２以上の整数）個の子局のそれぞれに対して多くとも２つのタイマしか割り当てない場合、割り当てるタイマ種別にかかわらず、タイマインスタンスの数Ｎ×（Ｍ−Ｌ）は最大で２Ｋとなる。
【００３６】
なお、インスタンス選択テーブルＴＢ１の内容については、予め静的に設定されているものとして説明したが、タイマインスタンス＃ｎの使用状況に応じて、その内容を動的に書き換えるようにしてもよい。この際、タイマインスタンス＃ｎの使用状況については、上位回路から入力されたものを用いてもよく、タイマ回路１０内部で使用状況を把握する回路部を設け、これら使用状況に応じてインスタンス選択テーブルＴＢ１の内容を書き換えればよい。このようにして、インスタンス選択テーブルＴＢ１の内容を動的に書き換えることにより、タイマインスタンス＃ｎの利用効率を高めることができ、回路規模を削減できる。
【００３７】
ＤＥＭＵＸ１は、インスタンス選択テーブルＴＢ１から出力されたタイマインスタンス番号に応じて、対応するタイマインスタンスを有効化するための有効信号（ｖａｌｉｄ）を出力する機能を有している。
【００３８】
タイマインスタンス＃ｎ（ｎは１〜Ｎ×（Ｍ−Ｌ）の整数）は、Ｘ（Ｘは２以上の整数）ｂｉｔのダウンカウンタからなり、タイマイベント入力で指定されたコマンドに含まれる初期値情報、精度情報、クリア情報などの各種パラメータに基づいて、初期値情報に対応するカウント初期値（タイマカウント長）から、精度情報に対応する精度（カウント間隔）の単位で、順次、基本タイマ用の基本カウント値をカウントダウンする機能と、基本カウント値が「０」に到達した時点でカウントダウンを停止して、イベント選択テーブルＴＢ２に対して基本タイマ用の基本満了信号＃ｎを出力する機能と、基本カウント値が「０」に到達した時点で基本満了信号＃ｎに同期して、対応する満了信号発生回路＃ｍ（ｍは１〜Ｎ×Ｌの整数）に対して制御信号＃ｍを出力する機能とを有している。
【００３９】
これにより、タイマインスタンス＃ｎからは、それぞれのダウンカウンタの基本カウント値が「０」に到達した時点で、基本満了信号＃ｎがイベント選択テーブルＴＢ２に出力されるとともに、タイマインスタンス＃ｎのうち予め設定されているｍ個のタイマインスタンス＃ｎから、基本満了信号＃ｎと並行して、対応する満了信号発生回路＃ｍに対して制御信号＃ｍが出力される。
なお、コマンドは、すべてのタイマインスタンスへ同時に分配されるが、有効信号＃ｎが「１」となったいずれか１つのタイマインスタンス＃ｎのみが、そのコマンドを取得することになる。
【００４０】
満了信号発生回路＃ｍ（ｍは１〜Ｎ×Ｌの整数）は、タイマインスタンス＃ｎからの制御信号＃ｍに基づいて従属タイマ用の従属カウント値をインクリメントする機能と、従来カウント値が最大カウント値ＭＡＸに達した時点で、イベント選択テーブルＴＢ２に対して従属タイマ用の従属満了信号＃ｍを出力する機能を有している。
これにより、タイマ対をなす基本タイマ用の基本満了信号＃ｎのＭＡＸ回に１回の割合で、従属タイマ用の従属満了信号＃ｍが、満了信号発生回路＃ｍから出力されることになる。
【００４１】
イベント選択テーブルＴＢ２は、タイマインスタンス＃ｎから出力された基本満了信号＃ｎ、および満了信号発生回路＃ｍから出力された従属満了信号＃ｍを、イベント出力先および出力内容に変換する変換テーブル（半導体メモリ）からなり、基本満了信号＃ｎをキーとして、複数のイベント出力先および出力内容のうちから、タイムアウト時に出力するイベントのイベント出力先および出力内容を選択出力する機能を有している。イベント選択テーブルＴＢ２の内容は、上位回路から予め書き換えられるものとする。これにより、タイマイベント入力でタイマを起動するごとに、そのイベント出力先や出力内容を変更することができ、極めて柔軟なタイマ回路を実現できる。
【００４２】
図３は、イベント選択テーブルの構成例である。ここでは、基本満了信号＃ｎの出力元であるタイマインスタンス＃ｎのタイマインスタンス番号（アドレス）と、従属満了信号＃ｍの出力元である満了信号発生回路＃ｍのタイマインスタンス番号（アドレス）ごとに、イベント出力先と出力内容との組（データ）が登録されている。出力内容としては、タイムアウト発生を示すタイミング情報があるが、イベント出力をＣＰＵでの処理に用いる場合には、タイマ識別情報や子局情報など、タイムアウトしたタイマを特定するための識別情報を示す出力してもよい。なお、すべてのタイマインスタンスで、出力内容が一意に特定される場合、イベント選択テーブルＴＢ２の出力内容を省くこともできる。
【００４３】
なお、イベント選択テーブルＴＢ２の内容については、外部からの書き換え指示に応じて動的に書き換えられるものとして説明したが、予め静的に設定しておくようにしてもよい。例えば、タイマインスタンスの使用用途が予め固定化されている場合には、動的に書き換える必要はなく、静的な設定内容で十分である。
【００４４】
ＤＥＭＵＸ２は、イベント選択テーブルＴＢ２から出力されたイベント出力先および出力内容に応じて、タイマ満了を示すイベント出力信号を指定された出力先回路（図示せず）へ出力する機能を有している。ＯＬＴの場合、出力先回路として、例えばステートマシン等があげられるが、これに限定されるものではない。
【００４５】
［タイマインスタンス］
次に、図４を参照して、本実施の形態にかかるタイマインスタンス＃ｎについて説明する。図４は、タイマインスタンスの構成を示すブロック図である。
このタイマインスタンス＃ｎには、主な回路部として、ダウンカウンタＤＣＮＴ、セレクタＳＥＬ１、セレクタＳＥＬ２、ラッチＬＣ１、および出力回路ＯＵＴが設けられている。
【００４６】
ダウンカウンタＤＣＮＴは、全体としてＸ（Ｘは２以上の整数）ｂｉｔのダウンカウンタからなり、ＬＤ端子に入力された有効信号＃ｎが「１」（有効）に変化した場合、ＩＮＩＴ端子に入力されたカウント初期値を内部の基本カウント値に初期値として設定し、ＣＮＴ端子に入力された精度値（カウント間隔）で、基本カウント値を順次カウントダウンするとともに、カウントダウン中の基本カウント値をＱ端子から出力する機能と、基本カウント値が「０」に到達した時点でカウントダウンを停止する機能とを有している。
【００４７】
また、ダウンカウンタＤＣＮＴは、ＣＬＲ端子に入力されたクリア情報＃ｎが「１」（クリアあり）を示す場合、基本カウント値を強制的に「０」に初期化してカウントダウンを停止する機能を有している。クリア情報＃ｎとして「１」が入力される例としては、あるイベントがタイマ満了前に終了し、タイマを動作させ続ける必要がなくなった時などが挙げられる。この際、クリア情報は、上位装置からタイマ種別情報および子局情報とともに、タイマイベント入力で入力され、これらタイマ種別情報および子局情報に基づきインスタンス選択テーブルＴＢ１から出力された有効信号＃ｎがＬＤ端子に入力されたダウンカウンタＤＣＮＴのみがカウントダウンを停止することになる。
【００４８】
セレクタＳＥＬ１は、一般的なセレクタ回路からなり、タイマイベント入力で指定されたコマンドに含まれる初期値情報＃ｎに基づいて、予め用意されている初期値候補のうちからいずれか１つを選択して、ダウンカウンタＤＣＮＴのＩＮＩＴ端子へカウント初期値として出力する機能を有している。
【００４９】
セレクタＳＥＬ２は、一般的なセレクタ回路からなり、タイマイベント入力で指定されたコマンドに含まれる精度情報＃ｎに基づいて、予め用意されている精度候補のうちからいずれか１つを選択して、ダウンカウンタＤＣＮＴのＣＮＴ端子へカウント間隔として出力する機能を有している。
【００５０】
ラッチＬＣ１は、一般的なラッチ回路からなり、タイマイベント入力で指定されたコマンドに含まれる精度情報＃ｎを、有効信号＃ｎに基づきラッチしてＳＥＬ２へ出力する機能を有している。ダウンカウンタＤＣＮＴでカウントダウン動作中は、精度（カウント間隔）を固定しておく必要があるため、このＬＣ１でＳＥＬ２に入力される精度情報＃ｎをカウントダウン開始時にラッチしている。
【００５１】
出力回路ＯＵＴは、一般的な論理回路からなり、ダウンカウンタＤＣＮＴから出力される基本カウント値と、タイマイベント入力で指定されたコマンドに含まれるクリア情報＃ｎとに基づいて、基本満了信号＃ｎおよび制御信号＃ｍの出力を制御する機能を有している。ここでは、基本カウント値が「０」（Ｑ＝０：ダウンカウント満了）であり、かつ、クリア情報＃ｎが「０」（ＣＬＲ＝０：クリアなし）の場合、出力回路ＯＵＴから基本満了信号＃ｎおよび制御信号＃ｍが出力される。
【００５２】
なお、タイマ対が固定的な場合には、対応するタイマインスタンス＃ｎから満了信号発生回路＃ｍに対してのみ、制御信号＃ｍが出力されるよう配線すればよい。
一方、タイマ対を動的に設定する場合には、例えば基本満了信号＃ｎと並行して常に制御信号＃ｍを出力するものとし、タイマインスタンス＃ｎの外部に設けた切替回路で、どの制御信号＃ｍをどの満了信号発生回路＃ｍに出力するか切り替えるようにしてもよく、あるいは、コマンドで指定された内容に基づいて、出力回路ＯＵＴが制御信号＃ｍをどの満了信号発生回路＃ｍに出力するか切り替えるようにしてもよい。
【００５３】
［満了信号発生回路］
次に、図５を参照して、本実施の形態にかかる満了信号発生回路＃ｍについて説明する。図５は、第１の実施の形態にかかる満了信号発生回路の構成を示すブロック図である。
【００５４】
満了信号発生回路＃ｍには、主な回路部として、Ｙｂｉｔ（Ｙ＜Ｘ）のアップカウンタＵＣＮＴと、アップカウンタＵＣＮＴのカウンタ値に基づいてタイマカウント長が基本タイマの整数倍である従属タイマに関する従属満了信号＃ｍを出力する比較回路ＵＣＭＰとが設けられている。これにより、アップカウンタＵＣＮＴのビット数Ｙは、タイマインスタンス＃ｎ内のダウンカウンタＤＣＮＴのビット数Ｘよりも必ず小さくなる。
【００５５】
アップカウンタＵＣＮＴは、タイマインスタンス＃ｎからの制御信号＃ｍに基づいて、タイマインスタンス＃ｎの基本カウンタ値がゼロになるごとに、自己の従属カウント値をインクリメントする機能と、従属満了信号＃ｍの出力に応じて従属カウント値をクリアする機能とを有している。
比較回路ＵＣＭＰは、アップカウンタＵＣＮＴからの従属カウンタ値と予め設定されている最大カウンタ値ＭＡＸとを比較し、両者の一致に応じて従属タイマ用の従属満了信号＃ｍをイベント選択テーブルＴＢ２へ出力する機能を有している。
【００５６】
［第１の実施の形態の動作］
次に、図１を参照して、本実施の形態にかかるタイマ回路１０の全体的な動作について説明する。
上位装置からタイマ回路１０に入力されるタイマイベント入力には、起動すべきタイマに関するタイマ種別情報、子局情報、およびコマンドが含まれている。また、コマンドには、起動すべきタイマに関する初期値情報、精度情報、およびタイマを強制的に停止するか否かを指定するクリア情報が含まれている。
【００５７】
インスタンス選択テーブルＴＢ１は、タイマイベント入力で指定されたタイマ種別情報と子局情報をキーとして、Ｎ×（Ｍ−Ｌ）個のタイマインスタンス＃ｎのうちから、当該タイマイベント入力で指定されたタイマの実現に用いるタイマインスタンスを選択し、選択したタイマインスタンスを示すタイマインスタンス番号ｎを出力する。
ＤＥＭＵＸ１は、インスタンス選択テーブルＴＢ１から出力されたタイマインスタンス番号ｎに応じて、対応するタイマインスタンス＃ｎを有効可するための有効信号＃ｎを出力する。
【００５８】
タイマイベント入力で指定されたコマンドの初期値情報、精度情報、およびクリア情報は、各タイマインスタンス＃ｎに入力され、このうちＤＥＭＵＸ１からの有効信号＃ｎで有効可されたタイマインスタンス＃ｎが、これら初期値情報＃ｎ、精度情報＃ｎ、およびクリア情報＃ｎを取得して、初期値情報＃ｎに対応するカウント初期値（タイマカウント長）から、精度情報＃ｎに対応する精度（カウント間隔）の単位で順次カウントダウンし、基本カウント値が「０」に到達した時点でカウントダウンを停止して、基本タイマ用の基本満了信号＃ｎを出力する。
【００５９】
イベント選択テーブルＴＢ２は、タイマインスタンス＃ｎからの基本満了信号＃ｎをキーとして、複数のイベント出力先および出力内容のうちから、基本満了信号＃ｎに応じたイベントのイベント出力先および出力内容を選択し、ＤＥＭＵＸ２へ出力する。
ＤＥＭＵＸ２は、イベント選択テーブルＴＢ２から出力されたイベント出力先および出力内容に応じて、タイマ満了を示すイベント出力信号を指定された出力先回路へ出力する。
【００６０】
これら変換テーブル＃２とＤＥＭＵＸ＃２により、タイマインスタンス＃ｎのタイムアウト情報を任意の出力先回路に対して、各々規定される所定の通知フォーマットに従って通知することが可能となり、汎用性が増す。上記の一連の動作により、外部から指定されたタイマイベントを実現し、外部ブロックへとイベント終了通知が可能となる。
【００６１】
次に、図６を参照して、タイマ回路１０における基本タイマと従属タイマに関する動作について説明する。図６は、第１の実施の形態にかかる基本タイマと従属タイマのカウント動作を示すタイミングチャートである。
【００６２】
ここでは、動タイミングが等しく、並行動作させるタイマの最大カウント値ＭＡＸが整数倍関係のタイマ対を併用させるものとし、かつ、タイマ起動中にクリア指示が起きないようなタイマ種別に適用する場合を例として説明する。ＰＯＮシステムにおけるタイマ対としては例えば、「ＯＡＭＫｅｅｐＡｌｉｖｅ送信タイマ」と「ＯＡＭ送信制御タイマ」がそれに相当する。図６では、従属タイマの最大カウント値ＭＡＸが基本タイマのＫ（整数）＝５倍である場合の例が示されているが、これに限定されるものではない。
【００６３】
外部より、基本タイマおよび従属タイマの起動コマンドが、任意のタイマインスタンス＃ｎに入力されると、タイマインスタンス＃ｎ内のダウンカウンタＤＣＮＴがカウント動作を開始する。カウンタ値Ｑ＝０の時に制御信号＃ｍとして１が、対応する満了信号発生回路＃ｍに出力される。
【００６４】
満了信号発生回路＃ｍでは、制御信号＃ｍが出力される毎にＬＤ＝１となり、アップカウンタＵＣＮＴがインクリメントされる。この結果、アップカウンタＵＣＮＴの出力Ｑが最大カウント値ＭＡＸと等しくなった時に、従属満了信号＃ｍを出力すると同時に、アップカウンタＵＣＮＴに対してクリア信号ＣＬＲとして出力する。アップカウンタＵＣＮＴの最大カウント値ＭＡＸとしては、この場合、５が設定されている。
【００６５】
イベント選択テーブルＴＢ２は、満了信号発生回路＃ｍからの従属タイマ用の従属満了信号＃ｍをキーとして、複数のイベント出力先および出力内容のうちから、従属満了信号＃ｍに応じたイベントのイベント出力先および出力内容を選択し、ＤＥＭＵＸ２へ出力する。
これにより、基本タイマの基本満了信号＃ｎと同様にして、従属タイマ用の従属満了信号＃ｍに基づいて、タイマ満了を示すイベント出力信号が、ＤＥＭＵＸ２から指定された出力先回路へ出力される。
【００６６】
［第１の実施の形態の効果］
このように、本実施の形態は、指定された初期値から指定された精度で、ダウンカウンタＤＣＮＴにより基本カウント値をカウントダウンし、基本カウント値がゼロになった時点で基本タイマ用の基本満了信号＃ｎを出力するタイマインスタンス＃ｎを複数備え、これらタイマインスタンス＃ｎは、タイマイベント入力に含まれるタイマ種別情報と子局情報に基づきインスタンス選択テーブルＴＢ１から出力された有効信号に応じて、タイマイベント入力に含まれるコマンドの初期値情報で指定された初期値から、当該コマンドの精度情報で指定された精度でカウントダウンを開始し、基本カウント値がゼロになった時点で基本タイマ用の基本満了信号＃ｎを出力するようにしたものである。
【００６７】
これに加えて、基本カウント値がゼロになるごとにタイマインスタンス＃ｎから出力される制御信号＃ｍに基づいて、満了信号発生回路ＥＧにより従属タイマ用の従属カウント値をカウントし、従属カウント値が予め設定されている最大カウント値ＭＡＸに達した時点で、従属タイマ用の従属満了信号＃ｍをイベント選択テーブルＴＢ２へ出力し、これら基本満了信号＃ｎを出力したタイマインスタンス＃ｎおよび従属満了信号＃ｍを出力した満了信号発生回路＃ｍに基づきイベント選択テーブルＴＢ２により選択された出力先に対して、ＤＥＭＵＸ２からタイマ満了を示すイベントを出力するようにしたものである。
【００６８】
これにより、簡素な構成である満了信号発生回路ＥＧの追加のみで、基本タイマの基本カウント値を用いて従属タイマ用の従属満了信号＃ｍを生成することができ、基本タイマと従属タイマとを並列動作させることが可能となる。したがって、タイマインスタンス＃ｎを最大で１／２まで削減することができ、タイマ回路全体の規模・省電力を削減可能となる。
【００６９】
なお、本実施の形態では、タイマインスタンス＃ｎのカウンタ値がゼロになった時に１を出力する回路が、満了信号発生回路＃ｍ側に設けられている場合を例として説明したが、これに限定されるものではない。例えば、このような回路をタイマインスタンス＃ｎの一部回路として構成してもよい。
また、本実施の形態においては、アップカウンタＵＣＮＴの最大カウント値ＭＡＸが満了信号発生回路＃ｍの内部で生成される場合を例として説明したが、これに限定されるものではなく、例えば上位からのコマンドにより外部から設定入力するようにしてもよい。
【００７０】
また、本実施の形態においては、基本タイマと従属タイマが「送信用タイマ対」からなる場合を例として説明したが、適用例についてはこれに限定されるものではない。基本タイマと従属タイマの双方に、タイマ起動中にクリア信号が発生しないタイマ種別なら、いずれの組み合わせにも本実施の形態を適用でき、例えば「送信用タイマ」と「受信用タイマ」、「受信用タイマ対」などに適用してもよい。
【００７１】
［第２の実施の形態］
次に、図７を参照して、本発明の第２の実施の形態にかかるタイマ回路１０について説明する。図７は、第２の実施の形態にかかる満了信号発生回路の構成を示すブロック図である。
【００７２】
第１の実施の形態では、前提として基本タイマと従属タイマの双方にクリア指示が発生しないタイマ対の併用を実現する場合を例として説明した。本実施の形態では、第１の実施の形態に加え、従属タイマにクリア指示が発生して従属タイマの再起動が起きても、２つのタイマを実現できる構成例について説明する。
【００７３】
本実施の形態のＰＯＮシステムにおけるタイマ対の例としては、従属タイマとして「ＯＡＭ受信タイマ」、基本タイマとして「ＯＡＭＫｅｅｐＡｌｉｖｅ送信タイマ」を適用する場合が相当する。
本実施の構成により、併用できるタイマ種別が増えるため、タイマ回路１０全体としての汎用性を高めるとともに回路規模・消費電力の削減ができる。
【００７４】
本実施の形態は、図７に示すように、満了信号発生回路＃ｍに、アップカウンタＵＣＮＴをカウントアップさせるタイミングを保持する閾値レジスタＲＥＧを設け、タイマ再起動の際に閾値レジスタＲＥＧの値を更新することで、タイマ満了前にクリア指示が発生しても従属タイマの満了時間を計測できることを特徴とする。
図７において、第１の実施の形態の構成との差分は、従属タイマにクリア指示後のタイマ再起動が発生した際の処理を行う閾値処理回路ＴＨと、従属タイマのクリア信号・スタート信号・満了信号が発生した際にアップカウンタＵＣＮＴをクリアするためのＯＲ回路ＯＲを追加した点である。
【００７５】
閾値処理回路ＴＨは、従属タイマに対する再起動を指示する再起動指示信号に応じて、基本カウント値（Ｑ値）をカウント閾値として保持しておき、基本カウント値がカウント閾値と一致するごとにカウント信号を出力する機能を有している。
これにより、アップカウンタＵＣＮＴは、閾値処理回路ＴＨからのカウント信号に基づいて従属カウント値をインクリメントすることになる。
【００７６】
この閾値処理回路ＴＨには、従属タイマに対する再起動指示信号に応じて基本カウント値をカウント閾値として保持する閾値レジスタＲＥＧと、基本カウント値がカウント閾値と一致するごとにカウント信号を出力する閾値比較回路ＴＣＭＰとが設けられている。
閾値レジスタＲＥＧはＺｂｉｔとし、初期値を０とする。初期値を０とすることで、従属タイマにもクリア指示が発生しない場合の動作（第１の実施の形態）を再現できる。本実施の形態の場合、図１における制御信号には、基本カウント値、従属タイマの再起動信号ＳＴＡＴ＿ＳＵＢ、クリア指示信号ＣＬＲ＿ＳＵＢが含まれている。
【００７７】
閾値レジスタＲＥＧのビット数Ｚは、基本タイマのタイマインスタン＃ｍと精度を等しくした場合、基本タイマの最大カウント数と同ビットとなる。しかし、従来構成のタイマインスタンスのダウンカウンタビット長（Ｘｂｉｔ）は、本発明における従属タイマ・基本タイマのみならず、将来の拡張性を考慮し、未知のタイマ種別を含むビット長が設定されるため、閾値レジスタＲＥＧのビット長とアップカウンタＵＣＮＴのビット長を加算したビット長（Ｙｂｉｔ＋Ｚｂｉｔ）は、Ｘｂｉｔに等しくなるか、それ以下になる。
【００７８】
また、従来のタイマインスタンスは、拡張性を実現するためのセレクタ等周辺回路が付帯してある。したがって、本実施の形態における満了信号発生回路よりもタイマインスタンスの回路規模の方がより大きいといえ、満了信号発生回路Ｎ×Ｌ個の増分よりも、タイマインスタンスＮ×Ｌ個の回路減少分の方が大きく、全体の回路規模を削減できる。
【００７９】
［第２の実施の形態の動作］
次に、図８および図９を参照して、本実施の形態にかかるタイマ回路１０の動作について説明する。図８は、第２の実施の形態にかかる基本タイマと従属タイマのカウント動作を示すタイミングチャートである。図９は、図８におけるカウンタ閾値、基本カウンタ値、および従属カウンタ値の推移を示す説明図である。ここでは、第１の実施の形態と同様に、Ｋ＝５を例として説明する。
【００８０】
時刻ｔ0において、外部より、基本タイマおよび従属タイマの起動コマンドがタイマインスタンス＃ｎに出力されると、タイマインスタンス＃ｎ内のダウンカウンタＤＣＮＴが動作を開始する。この時、閾値処理回路ＴＨ内の閾値レジスタＲＥＧのカウント閾値は０である。タイマインスタンス＃ｎでダウンカウントし、１回目に基本カウント値が０となった時刻ｔ1において、カウント閾値と基本カウント値Ｑが０で一致するため、比較回路ＴＣＭＰからのカウント信号により、アップカウンタＵＣＮＴの従属カウント値が１にカウントアップする。
【００８１】
この後、クリア時刻ｔ2において、従属タイマのクリア指示が発生する（ＣＬＲ＿ＳＵＢ＝１）と、ＯＲ回路からの論理和出力によりアップカウンタＵＣＮＴの従属カウント値がクリアされて０となる。このタイミングでアップカウンタＵＣＮＴを０クリアすることで、このタイミングから従属タイマの最大カウント値経過するまでの間に再起動が起きても、タイマ完了信号が発生しない。
【００８２】
続くスタート時刻ｔ3において、タイマ再起動指示が発生する（ＳＴＡＴ＿ＳＵＢ＝１）と、その時の基本カウント値Ｑがカウント閾値ＱSTATとして閾値レジスタＲＥＧにラッチされると同時にアップカウンタＵＣＮＴの従属カウント値がクリアされる。このタイミングでアップカウンタＵＣＮＴを０クリアすることで、このタイミング以降における、カウント閾値ＱSTATを通過した回数をアップカウンタＵＣＮＴで従属カウント値としてカウントすることができる。
【００８３】
この後、カウント閾値ＱSTATと基本カウント値Ｑが一致するごとに、アップカウンタＵＣＮＴの従属カウント値が１ずつインクリメントされて、従属カウント値が５になるまでこの動作が繰り返され、従属カウント値＝５に達した時刻ｔ6に、アップカウンタＵＣＮＴから従属タイマの従属満了信号＃ｍが出力される。
【００８４】
［第２の実施の形態の効果］
このように、本実施の形態は、満了信号発生回路＃ｍにおいて、閾値処理回路ＴＨが、従属タイマに対する再起動指示信号に応じて、タイマインスタンス＃ｎから出力される基本カウント値をカウント閾値として保持しておき、基本カウント値がカウント閾値と一致するごとにカウント信号を出力し、このカウント信号に基づいてアップカウンタＵＣＮＴが従属カウント値をインクリメントし、従属カウント値に対するクリアを指示するクリア指示信号、再起動指示、および従属満了信号の論理和に基づいて従属カウント値をクリアするようにしたものである。
【００８５】
より具体的には、閾値処理回路ＴＨにおいて、閾値レジスタＲＥＧが、タイマインスタンス＃ｎから出力される基本カウント値をカウント閾値として保持し、閾値比較回路ＴＣＭＰが、基本カウント値がカウント閾値と一致するごとにカウント信号を出力するようにしたものである。
【００８６】
これにより、従属タイマについては、タイマ起動中にクリア指示が発生しても、基本タイマを利用したタイマの測定が可能となり、併用できるタイマ種別を増やすことが可能となる。
【００８７】
なお、本実施の形態において、制御信号としてＣＬＲ＿ＳＵＢ、ＳＴＡＴ＿ＳＵＢはタイマインスタンス＃ｎから出力されるものとして説明したが、これに限ることはない。例えば、タイマインスタンス＃ｎを通さず、独立した信号線としてもよい。
また、本実施の形態において、従属タイマの再起動時刻ｔ3がクリア時刻ｔ2の直後である例を示したが、これに限ることはない。本構成では、クリア時刻ｔ2から５回目に基本タイマが満了するまでの期間内に再起動すれば、どの時刻であってもよい。
【００８８】
［第２の実施の形態の他例］
また、本実施の形態において、従属タイマに対するクリア指示については、別回路で対応してもよい。図１０は、第２の実施の形態にかかる他の満了信号発生回路の構成を示すブロック図である。
【００８９】
ここでは、従属タイマに対するクリア指示信号の値を保持するクリア指示レジスタＲＧＣと、クリア指示レジスタＲＧＣから保持出力されているクリア指示信号の値がＣＬＲ＿ＳＵＢ＝０（クリアされている状態）であって、かつ、比較回路ＵＣＭＰにより従属カウント値と設定の最大カウント値の一致が確認された時点で、従属タイマの従属満了信号＃ｍを出力するゲート回路ＧＴとが、満了信号発生回路＃ｍに設けられている。
【００９０】
すなわち、閾値処理回路ＴＨは、従属タイマに対する再起動を指示する再起動指示信号に応じて基本カウント値をカウント閾値として保持しておき、基本カウント値がカウント閾値と一致するごとにカウント信号を出力する機能を有している。なお、閾値処理回路ＴＨは、図７と同様の回路構成で実現すればよい。
アップカウンタＵＣＮＴは、閾値処理回路ＴＨからのカウント信号に基づいて従属カウント値をインクリメントし、再起動指示および従属満了信号の論理和に基づいて従属カウント値をクリアする機能を有している。
【００９１】
また、比較回路ＵＣＭＰは、従属カウント値が予め設定されている最大カウント値と一致した場合に満了信号を出力する機能を有している。
クリア指示レジスタＲＧＣは、従属カウント値に対するクリアを指示するクリア指示信号を保持する機能を有している。
ゲート回路ＧＴは、クリア指示レジスタＲＧＣの保持値に基づいて、比較回路ＵＣＭＰから出力された従属満了信号＃ｍの、イベント選択テーブルＴＢ２に対する出力を制御する機能を有している。
【００９２】
これにより、いずれのタイミングで再起動指示が入力されても、比較回路ＵＣＭＰにより従属カウント値と設定の最大カウント値の一致が確認された時点で、従属タイマの従属満了信号＃ｍを出力することができる。
【００９３】
［第３の実施の形態］
次に、図１１を参照して、本発明の第３の実施の形態にかかるタイマ回路１０について説明する。図１１は、第３の実施の形態にかかる満了信号発生回路の構成を示すブロック図である。
【００９４】
第２の実施の形態では、前提として基本タイマにタイマ満了以前に再起動指示が発生しないタイマと、タイマクリア・再起動が発生する従属タイマと、の併用を実現する場合を例として説明した。本実施の形態では、第２の実施の形態に加え、基本タイマと従属タイマの双方に再起動指示が発生した場合でも、２つのタイマを併用できる構成例について説明する。
【００９５】
本実施の形態のＰＯＮシステムにおけるタイマ対の例としては、従属タイマとして「ＭＰＣＰ受信タイマ」、基本タイマとして「ＫｅｅｐＡｌｉｖｅＧａｔｅ送信タイマ」を適用する場合が相当する。「ＫｅｅｐＡｌｉｖｅＧａｔｅ送信タイマ」は、ＯＬＴからＯＮＵへ上りフレームの送信タイミングと送信時間を知らせるＧＡＴＥフレームの送信後に再起動されるため、満了発生以前に再起動が発生する場合が想定される。
本実施の構成により、併用できるタイマ種別が増えるため、タイマ回路１０全体としての汎用性をさらに高めるとともに回路規模・消費電力の削減ができる。
【００９６】
図１１に示すように、本実施の形態は、図７の閾値処理回路ＴＨに、タイマインスタンス＃ｎから出力される基本カウント値と閾値レジスタＲＥＧのカウント閾値との差分に基づいて新たなカウント閾値Ｑnewを計算する演算回路ＡＣＣと、基本タイマに対する再起動指示信号ＳＴＡＴ＿ＭＡＩＮまたは従属タイマに対する再起動指示信号ＳＴＡＴ＿ＳＵＢの論理和を出力するＯＲ回路とをさらに設け、閾値レジスタＲＥＧが、ＯＲ回路からの論理和出力に基づいて、基本タイマに対する再起動指示信号ＳＴＡＴ＿ＭＡＩＮまたは従属タイマに対する再起動指示信号ＳＴＡＴ＿ＳＵＢに応じて、演算回路ＡＣＣからの新たなカウント閾値Ｑnewを保持するようにしたものである。
【００９７】
図１２は、演算回路の構成例である。演算回路ＡＣＣには、一般的な順序回路から構成され、閾値レジスタＲＥＧのカウント閾値ＲＥＧ＿Ｑと基本カウント値Ｑとの差分を計算する減算回路ＳＵＢと、減算回路ＳＵＢで得られた差分と基本カウント値Ｑの初期値ＱINITとの和を計算する加算回路ＡＤＤと、減算回路ＳＵＢで得られた差分が０より大きい場合にはその差分を新たなカウント閾値Ｑnewとして選択出力し、減算回路ＳＵＢで得られた差分が０以下の場合には加算回路ＡＤＤで得られた和を新たなカウント閾値Ｑnewとして出力するセレクタＳＥＬ３とが設けられている。
【００９８】
本実施の形態の場合、タイマインスタンス＃ｎから出力される制御信号＃ｍには、基本カウント値Ｑとその初期値ＱINIT、再起動信号ＳＴＡＴ＿ＭＡＩＮ、従属タイマの再起動信号ＳＴＡＴ＿ＳＵＢ、および、クリア指示信号ＣＬＲ＿ＳＵＢが含まれている。
【００９９】
［第３の実施の形態の動作］
次に、図１３を参照して、本実施の形態にかかるタイマ回路の動作について説明する。図１３は、第３の実施の形態にかかる基本タイマと従属タイマのカウント動作を示すタイミングチャートである。ここでは、第１の実施の形態と同様に、Ｋ＝５を例として説明する。
【０１００】
時刻ｔ0において、外部より、基本タイマおよび従属タイマの起動コマンドがタイマインスタンス＃ｎに出力されると、タイマインスタンス＃ｎ内のダウンカウンタＤＣＮＴが動作を開始する。
この後、クリア時刻ｔ1において、アップカウンタＵＣＮＴの従属カウント値がクリアされ、続くスタート時刻ｔ2における従属カウント値STAT1が閾値レジスタＲＥＧでカウンタ閾値ＲＥＧ＿Ｑとして保持される。
【０１０１】
この後、基本カウント値がＱSTAT2（＞ＱSTAT1）の時に、基本タイマに対して再起動指示が発生したとすると、演算回路ＡＣＣにおいてアップカウンタＵＣＮＴをインクリメントさせる新たなタイミングが計算され、閾値レジスタＲＥＧで保持される。その値をＱnewとする。
この後、再起動された基本タイマの基本カウント値ＱがＱnewに達した時刻ｔ4において、アップカウンタＵＣＮＴの従属カウント値がインクリメントされる。このようにして、基本カウント値ＱがＱnewに到達した際に従属カウント値をインクリメントする操作が繰り返されて、従属カウント値＝５になった時点で、従属満了信号＃ｍが出力される。
【０１０２】
次に、図１２を参照して、演算回路ＡＣＣの動作について詳細に説明する。
ＱSTAT1とＱSTAT2の大小関係によって、出力される結果が異なるため、出力信号の前段にセレクタＳＥＬ３が設けてある。ＱSTAT2＞ＱSTAT1の時は、閾値レジスタＲＥＧの出力値ＲＥＧ＿Ｑ（ＱSTAT1）−Ｑ（ＱSTAT2）の結果が負になるため、計算結果と基本タイマのカウント初期値ＱINITを加算して、その値をＱnewとする。
【０１０３】
一方、ＱSTAT1＞ＱSTAT2の時は、閾値レジスタＲＥＧの出力値ＲＥＧ＿Ｑ（ＱSTAT1）−Ｑ（ＱSTAT2）の結果が正になるため、その結果をＱnewとする。
これにより、基本タイマの再起動後のタイマカウントを基準とした閾値を計算することができる。
【０１０４】
［第３の実施の形態の効果］
このように、本実施の形態は、閾値処理回路ＴＨにおいて、演算回路ＡＣＣが、基本カウント値とカウント閾値との差分に基づいて新たなカウント閾値を計算し、閾値レジスタＲＥＧが、基本タイマまたは従属タイマに対する再起動指示信号に応じて、演算回路ＡＣＣで計算された新たなカウント閾値を保持するようにしたものである。
本構成により、従属タイマおよび基本タイマに再起動指示が発生しても、基本タイマを利用したタイマの測定が可能となり、併用できるタイマ種別を増やすことが可能となる。
【０１０５】
［第４の実施の形態］
次に、図１４を参照して、本発明の第４の実施の形態にかかるタイマ回路１０について説明する。図１４は、第４の実施の形態にかかる満了信号発生回路の構成を示すブロック図である。
【０１０６】
第２の実施の形態では、前提として、タイマ満了以前に再起動指示が発生しない基本タイマと、タイマ満了以前にタイマクリア・再起動が発生する従属タイマとの併用を実現するために、第１の実施の形態に対して閾値処理回路ＴＨを追加した構成を示した。
しかし、この構成によれば、閾値処理回路ＴＨ内の閾値レジスタＲＥＧ分だけ、回路規模が大きくなる。これは、基本タイマのタイマ精度と、従属タイマのタイマ精度が同一であるため、閾値レジスタＲＥＧのビット数が基本タイマの最大カウント値のビット数と同等となるからである。
【０１０７】
本実施の形態では、上記の問題を解決するために、従属タイマのタイマ精度を落とすことで閾値レジスタＲＥＧのビット数を減らし、タイマ回路１０全体の回路規模を削減できることを特徴とする。すなわち、精度処理回路ＰＲＥＣは、基本カウント値Ｑを予め設定されているカウント間隔のカウント値に変換して閾値処理回路ＴＨへ出力する機能を有している。したがって、第２の実施の形態の構成例との差分は、従属タイマのタイマ精度を落とすための精度処理回路ＰＲＥＣを追加した点である。その他の構成・動作例は実施の形態２と同等のため、ここでは説明を省略する。
【０１０８】
［第４の実施の形態の動作］
次に、図１４を参照して、本実施の形態にかかる精度処理回路ＰＲＥＣの動作例について説明する。
精度処理回路ＰＲＥＣは、タイマインスタンス＃ｎからの基本カウント値Ｑが、精度を落としたカウント値のどこを通過したかを判定し、その結果を閾値処理回路ＴＨの閾値レジスタＲＥＧおよび閾値比較回路ＴＣＭＰへ出力する。
【０１０９】
例えば、基本タイマの精度を１秒、落とした精度を１０秒とし、最大カウント値を５０秒とすると、実施の形態２においては１秒単位で５０回カウントできるビット数（＝６ビット）必要であったのに対し、本実施の形態では１０秒単位で５回カウントできるビット数（＝３ビット）に削減できる。この場合、カウント値が０〜１０秒の間は１を、１１秒から２０秒の間は２を、というようにして、タイマ精度を低減したカウント値を、閾値レジスタＲＥＧおよび閾値比較回路ＴＣＭＰへ出力する。
【０１１０】
［第４の実施の形態の効果］
このように、本実施の形態は、精度処理回路ＰＲＥＣが、基本カウント値Ｑを予め設定されているカウント間隔のカウント値に変換して閾値処理回路ＴＨへ出力するようにしたので、閾値レジスタＲＥＧのビット数を削減することができ、さらにタイマ回路１０全体の回路規模・消費電力を削減することが可能となる。
【０１１１】
また、本実施の形態においては、前述した第２の実施の形態２と同様に、基本タイマにタイマ満了以前に再起動指示が発生しないタイマとタイマクリア・再起動が発生する従属タイマとの併用を例にして説明を行ったが、これに限定されるものではない。図１５は、第４の実施の形態にかかる他の満了信号発生回路の構成を示すブロック図である。このようにして、例えば、前述した第３の実施の形態にも、本実施の形態を適用することも可能である。
また、本実施の形態においてタイマ精度を１秒から１０秒に落とす例について説明したが、これに限定されるものではなく、本実施の形態を適用するアプリケーションなどの条件に応じて、タイマ精度の削減幅を決定すればよい。
【０１１２】
［実施の形態の拡張］
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施形態については、矛盾しない範囲で任意に組み合わせて実施することができる。
【符号の説明】
【０１１３】
１０…タイマ回路、ＴＢ１…インスタンス選択テーブル、ＤＥＭＵＸ１，ＤＥＭＵＸ２…デマルチプレクサ、ＴＩ…タイマインスタンス、ＥＧ…満了信号発生回路、ＴＢ２…イベント選択テーブル、ＤＣＮＴ…ダウンカウンタ、ＬＣ１…ラッチ、ＳＥＬ１，ＳＥＬ２…セレクタ、ＯＵＴ…出力回路、ＵＣＮＴ…アップカウンタ、ＵＣＭＰ…比較回路、ＯＲ…論理和回路、ＴＨ…閾値処理回路、ＲＥＧ…閾値レジスタ、ＴＣＭＰ…閾値比較回路、ＲＧＣ…クリア指示レジスタ、ＡＣＣ…演算回路、ＰＲＥＣ…精度処理回路。
【図１】
2018109928.tif 000003
【図２】
2018109928.tif 000004
【図３】
2018109928.tif 000005
【図４】
2018109928.tif 000006
【図５】
2018109928.tif 000007
【図６】
2018109928.tif 000008
【図７】
2018109928.tif 000009
【図８】
2018109928.tif 000010
【図９】
2018109928.tif 000011
【図１０】
2018109928.tif 000012
【図１１】
2018109928.tif 000013
【図１２】
2018109928.tif 000014
【図１３】
2018109928.tif 000015
【図１４】
2018109928.tif 000016
【図１５】
2018109928.tif 000017
【図１６】
2018109928.tif 000018
【図１７】
2018109928.tif 000019
【図１８】
2018109928.tif 000020