(57)【要約】【課題】本発明の目的は、シンボル値を用いることができないIF段で等化処理を行う場合において、タップ利得係数を制御し、等化状態に収束させることができることである。【解決手段】本発明の波形等化器は、フィードフォワードタップとフィードバックタップと加算器と振幅正規化部とタップ利得係数制御部で構成され、波形等化器の入力信号がフィードフォワードタップへ入力され、加算器によりフィードフォワードタップの出力とフィードバックタップの出力とを加算して波形等化器の出力とするとともに振幅正規化部へ入力し、振幅正規化部の出力はフィードバックタップへ入力され、フィードフォワードタップは複数の遅延回路とタップ利得係数を乗算する複数の乗算器で構成される。【選択図】  図２
2018019129.tif 000002
【特許請求の範囲】
【請求項１】
フィードフォワードタップと、フィードバックタップと、加算器と、振幅正規化部と、タップ利得係数制御部で構成される、波形等化器であって、
前記波形等化器の入力信号が、前記フィードフォワードタップへ入力され、
前記加算器により、前記フィードフォワードタップの出力と、前記フィードバックタップの出力とを加算して、前記波形等化器の出力とするとともに、前記振幅正規化部へ入力し、
前記振幅正規化部の出力は、該前記フィードバックタップへ入力され、
前記フィードフォワードタップは、複数の遅延回路と、タップ利得係数を乗算する複数の乗算器で構成され、前記波形等化器の入力信号をフィルタリングし、
前記フィードバックタップは、複数の遅延回路と、タップ利得係数を乗算する複数の乗算器で構成され、前記振幅正規化部の出力を入力してフィルタリングし、
前記振幅正規化部は、前記加算器の出力に対して、前記出力の振幅値を除算し、
前記タップ利得係数制御部は、CMA(Constant  Modulus  Algorithm)を用いて、前記フィードフォワードタップ及び前記フィードバックタップのタップ利得係数を更新することを特徴とする波形等化器。
【請求項２】
２Ｍ値FSK (Frequency  Shift  Keying)変調方式の受信機であって(Ｍは自然数)、
直交復調部、IF (Inter  Frequency)フィルタ、周波数復調部、ベースバンドフィルタ、ベースバンド等化器と、請求項１記載の波形等化器で構成され、
前記直交復調部は、該受信機のIF信号の中心周波数を0Hzへ周波数シフトして、前記IFフィルタへ入力し、
前記IFフィルタは、前記直交復調部の出力信号の不要周波数成分を除去して、請求項１に記載の波形等化器へ入力し、
請求項１に記載の波形等化器は、等化出力を該周波数復調部へ入力し、
前記周波数復調部は、請求項１に記載の波形等化器の出力の周波数復調を行って、ベースバンドフィルタへ入力し、
前記ベースバンドフィルタは、前記周波数復調部の出力信号の波形整形を行って、前記ベースバンド等化器へ入力し、
前記ベースバンド等化器は、トランスバーサル等化器であって、シンボル判定したビットデータを、前記受信機の出力とする、
ことを特徴とする受信機。
【請求項３】
請求項２に記載の受信機において、
前記ベースバンド等化器の、タップ利得係数更新のアルゴリズムがLMS (Least  Mean Squares)であることを特徴とする受信機。
【請求項４】
請求項３に記載の受信機において、
CMAによる前記波形等化器は、受信信号を繰り返し入力することにより、タップ利得係数を収束させ、前記ベースバンド等化器は、受信信号の内、受信側で既知である信号区間のみ繰り返し入力し、タップ利得係数を収束させてから、それ以降の受信信号を入力して、等化処理を行うことを特徴とする、受信機。
【請求項５】
請求項１に記載の波形等化器において、
前記タップ利得係数制御部は、１フレーム毎に前記フィードフォワードタップ及び前記フィードバックタップのタップ利得係数を更新することを特徴とする波形等化器。
【請求項６】
請求項１に記載の波形等化器において、
前記タップ利得係数制御部は、タップ利得係数ベクトルの初期化を繰り返しの初回のみ行うことを特徴とする波形等化器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信機の等化処理を行う波形等化器に関し、特にFSK (Frequency  Shift  Keying)の変調方式に適用する波形等化器に関するものである。
【背景技術】
【０００２】
デジタルの無線通信において、遅延を伴う多数の反射や回折による符号間干渉によって発生する受信データの誤りの対策の一つとして、波形等化器が研究・開発されてきた。
線形なデジタル変調方式（QPSK(Quaternary  Phase  Shift  Keying)、π/4シフトQPSK、QAM(Quadrature  Amplitude  Modulation)など）では、判定帰還型等化器（Decision  Feedback  Equalizer、以下DFEと記載する）が広く用いられている。
【０００３】
図４は、線形なデジタル変調方式の受信機にDFEを適用した受信機の一例のブロック図である。
受信した電波は、図示していないアンテナから入力端子101を介して、RF/IF部102へ入力される。RF/IF部102は、受信した電波を増幅し、低い周波数へ周波数シフトし、A/D変換器103へ入力し、A/D変換器103でデジタル信号に変換して、直交復調部104へ入力する（サンプリングレートはシンボルレートの２倍かそれ以上）。
直交復調部104は、IF信号103の中心周波数を0Hzへ周波数シフトして、ベースバンドフィルタ401へ入力する。ベースバンドフィルタ401は、不要周波数成分除去と波形整形を行い、ダウンサンプラ106へ入力する。ダウンサンプラ106は、サンプリングレートをシンボルレートの２倍にダウンサンプルし、DFE 402へ入力する。DFE 402は、波形等化とシンボル判定を行い、シンボル判定したビットデータを出力端子403へ出力する。
【０００４】
直交復調部104の内部を詳細に記載したブロック図を図８の(a)に示す。
直交復調部104は、乗算器801，802、正弦波発生部803、及び位相変換部804で構成される。RF/IF部102からA/D変換器103を介して入力されるIF信号をx(t)(tは時刻を表し、x(t)は離散信号であるので、サンプリング周期をTとすると、t=nT(nは整数)である)とし、x(t)が乗算器801及び802へ入力される。
正弦波発生部803は、周波数f0（f0は、RF/IF部102から出力されるIF信号の中心周波数である）の正弦波cos(2πf0t)を発生し、乗算器801及び位相変換部804へ出力する。
位相変換部804は、正弦波発生部803から出力される正弦波cos(2πf0t)の位相を変換し、-sin(2πf0t)を乗算器802へ出力する。
乗算器801は、入力信号x(t)と正弦波発生部803からの出力信号cos(2πf0t)を乗算し、その出力を直交復調部の出力信号の実数部とする。乗算器802は、入力信号x(t)と位相変換部804からの出力信号-sin(2πf0t)を乗算し、その出力を直交復調部の出力信号の虚数部とする。出力信号の実数部と虚数部を、1つの複素数信号とし、ベースバンドフィルタ401へ出力する。
【０００５】
直交復調部104の出力信号をy(t)とすると、（式１）となる。
【数１】
2018019129.tif 000003
（式１）は、実数部と虚数部を分けて記載すると、（式２）となる。
【数２】
2018019129.tif 000004
（式２）のRe[y(t)]はy(t)の実数部を表し、Im[y(t)]はy(t)の虚数部を表す。
【０００６】
直交復調部104は、数式が表すように、入力信号x(t)の中心周波数を-f0だけ周波数シフトする処理である。入力信号x(t)の周波数スペクトルが図８の(b)に示す、中心周波数がf0の変調信号である場合、出力信号y(t)の周波数スペクトルは図８の(c)に示す、中心周波数が0Hzの変調信号となる。
なお、直交復調部104の出力は、複素数の信号であり、図８においては出力信号を２本の線で記載しているが、図１および図４においては、複素数の信号を１本の線で省略して記載している。
【０００７】
図５はDFE402の詳細を示したブロック図である。
DFE402は、フィードフォワードタップの次数をN (タップ数はN+1である)、フィードバックタップの次数をM (タップ数はMである)とし、N+M個の遅延回路202-1〜202-N，203-1〜203-M、M+N+1個のタップ利得係数乗算器204-0〜204-N，205-1〜205-M、加算器206、判定部502、同期ワードシンボルパターン格納ROM 503、スイッチ504、減算器505、タップ利得係数制御部506で構成される。
【０００８】
入力端子501へは、ダウンサンプラ106から、シンボルレートの２倍のサンプリングレートのベースバンド信号が入力され、x2nと表す。x2nは複素数である。nはシンボル時刻の順番を表す整数で、値が大きいほど新しい時刻である。
遅延回路202-1〜202-Nは、それぞれが１サンプル前の信号を保持して出力し(遅延回路のブロックの「T」はシンボル周期を表し、「T/2」はシンボル周期の1/2であるサンプル周期を表す)、遅延回路202-1の出力は１サンプル前のx2n-1、202-2は２サンプル前のx2n-2、以下同様に、202-NはNサンプル前のx2n-Nをそれぞれ出力する。
タップ利得係数乗算器204-0，204-1，…，204-Nは、x2n，x2n-1，…，x2n-Nのそれぞれに対して、フィードフォワードタップのタップ利得係数b0， b1，…， bN(b0， b1，…， bNは複素数である)の複素共役b0*， b1*，…， bN* (*は複素共役を表す)を乗算したb0*x2n， b1*x2n-1，…，bN*x2n-Nを加算器206へ出力する。
【０００９】
遅延回路203-1〜203-Nは、それぞれが１シンボル前の信号を保持して出力し、遅延回路203-1へは判定部502の出力yn’(複素数)が入力され、遅延回路203-1の出力は１シンボル前の出力yn-1’、202-2は２シンボル前の出力yn-2’、以下同様に、202-NはNシンボル前のyn-N’をそれぞれ出力する。
タップ利得係数乗算器205-1，205-2，…，205-Mは、yn-1’，yn-2’，…，yn-M’のそれぞれに対して、フィードバックタップのタップ利得係数a1， a2，…，aMの複素共役a1*， a2*，…，aM*を乗算したa1*yn-1’，a2*yn-2’，…，aM*yn-M’を加算器206へ出力する。
加算器206は、タップ利得係数乗算器204-0〜204-N、205-1〜205-Mの出力の和を（式３）で計算し、減算器505の「-」側端子と判定部502へ出力する。
【数３】
2018019129.tif 000005
判定部502は、加算器206の出力ynのシンボル判定を行い、判定したシンボル値yn’を遅延回路203-1とスイッチ504へ入力し、判定したシンボル値yn’に対するビットデータを出力端子507へ出力する。
【００１０】
図６は、変調方式が16QAMの場合のシンボル判定の一例で、16点あるシンボル点（図中の○）の内、yn (図中の●)から最もユークリッド距離の短いシンボル点をyn’として出力し、それに対するビットデータは0001(2進数)となる。
スイッチ504のもう一つの入力端子には、同期ワードシンボルパターン格納ROM 503が接続される。入力信号に、同期ワードなど受信側で既知なパターンの信号が入力されている期間では、スイッチ504を下側に倒し、同期ワードシンボルパターン格納ROM 503から同期ワードシンボルパターンを望みの応答dnとし、それ以外の期間では、スイッチ504を上側に倒し、判定したシンボル値yn’を望みの応答dnとし、減算器505の「+」側端子へ出力する。
【００１１】
減算器505は、ynとdnの誤差en=dn-ynを計算し、タップ利得係数制御部506へ入力する。
タップ利得係数制御部506は、適応アルゴリズムを用いて、次の時刻のタップ利得係数b0，b1，…，bN，a1，a2，…，aMを更新する。適応アルゴリズムは、一般的にLMS (Least  Mean  Squares)やRLS (Recursive  Least  Squares)が用いられる。
フィードバックタップ(遅延回路203-1〜203-M及びタップ利得係数乗算器205-1〜205-M)がない等化器はトランスバーサル等化器と呼ばれる。トランスバーサル等化器は、有限なタップ数では、符号間干渉を完全に補償できないため、等化残差を生じる。これを軽減するためにDFEが用いられる。
【００１２】
線形なデジタル変調方式では、図４に示すように、符号間干渉が発生するRFとベーバンドの間には、RF/IF部102、A/D変換器103、直交復調部104があり、これらのブロックにより、スペクトルが周波数シフトされるだけで、非線形な処理が介在しないため、ベースバンド段で等化処理を行うことができる。これにより、ベースバンドでのシンボル判定値を用いることができるため、適応アルゴリズムにLMSやRLSを用いることができ、また、シンボル判定した結果をフィードバックタップへ帰還するDFEを用いることができる。
これに対し、周波数変調を用いる非線形なデジタル変調方式であるFSK (Frequency  Shift  Keying)では、図７に示すように、RFとベースバンドの間に、非線形処理である周波数復調部が介在するため、ベースバンド段で等化処理を行うことは難しく、IF段で処理をすることになる。
【００１３】
先行技術文献としては、例えば、特許文献１に、係数を変更可能なFIRデジタルフィルタと、適応等化器と、等化器係数を格納する書換え可能な不揮発性メモリを有する無線受信機において、前記適応等化器で算出した等化器係数を、該不揮発性メモリに格納するトレーニング機能と、受信装置立上げ時に、前記不揮発性メモリから算出した等化器係数を読出し、ルートロールオフ特性のフィルタ係数と当該等化器係数との畳込み演算を行う演算手段と、該畳込み演算結果を前記FIRデジタルフィルタの係数として前記不揮発性メモリに記憶する機能とを有する発明が開示されている。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００８−２１９１３６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
IF段で等化処理することにより、等化器でシンボル判定値を用いることができないため、LMSやRLSを用いることができない。
本発明の目的は、シンボル値を用いることができないIF段で等化処理を行う場合において、
(1)タップ利得係数を制御し、等化状態に収束させることができること、及び、
(2)有限なタップ数での等化残差を軽減できること
である。
【課題を解決するための手段】
【００１６】
本発明の波形等化器は、フィードフォワードタップとフィードバックタップと加算器と振幅正規化部とタップ利得係数制御部で構成され、波形等化器の入力信号がフィードフォワードタップへ入力され、加算器によりフィードフォワードタップの出力とフィードバックタップの出力とを加算して波形等化器の出力とするとともに振幅正規化部へ入力し、振幅正規化部の出力はフィードバックタップへ入力され、フィードフォワードタップは複数の遅延回路とタップ利得係数を乗算する複数の乗算器で構成され、該波形等化器の入力信号をフィルタリングし、フィードバックタップは複数の遅延回路とタップ利得係数を乗算する複数の乗算器で構成され、振幅正規化部の出力を入力してフィルタリングし、振幅正規化部は加算器の出力に対して出力の振幅値を除算し、タップ利得係数制御部はCMAを用いてフィードフォワードタップ及びフィードバックタップのタップ利得係数を更新することを特徴とする。
【００１７】
また、本発明の受信機は、２Ｍ値FSK変調方式(Mは自然数)の受信機であって、直交復調部とIFフィルタと周波数復調部とベースバンドフィルタとベースバンド等化器と、上記の波形等化器で構成され、直交復調部は受信機のIF信号の中心周波数を0Hzへ周波数シフトしてIFフィルタへ入力し、IFフィルタは直交復調部の出力信号の不要周波数成分を除去して、上記の波形等化器へ入力し、上記の波形等化器は等化出力を該周波数復調部へ入力し、周波数復調部は上記の波形等化器の出力の周波数復調を行ってベースバンドフィルタへ入力し、ベースバンドフィルタは周波数復調部の出力信号の波形整形を行ってベースバンド等化器へ入力し、ベースバンド等化器はトランスバーサル等化器であって、シンボル判定したビットデータを受信機の出力とすることを特徴とする。
【００１８】
また、本発明の受信機は、ベースバンド等化器の、タップ利得係数更新のアルゴリズムがLMS (Least Mean Squares)であることが好ましい。
【００１９】
また、本発明の受信機は、CMAによる波形等化器が受信信号を繰り返し入力することによりタップ利得係数を収束させ、ベースバンド等化器は受信信号の内、受信側で既知である信号区間のみ繰り返し入力し、タップ利得係数を収束させてから、それ以降の受信信号を入力して、等化処理を行うことが好ましい。
【００２０】
また、本発明の波形等化器は、タップ利得係数制御部が１フレーム毎にフィードフォワードタップ及びフィードバックタップのタップ利得係数を更新することが好ましい。
【００２１】
さらに、本発明の波形等化器は、タップ利得係数制御部がタップ利得係数ベクトルの初期化を繰り返しの初回のみ行うことが好ましい。
【発明の効果】
【００２２】
本発明によれば、波形等化器は、CMAにより、出力の振幅が一定になるように制御するため、シンボル判定値のようなリファレンスシンボルを必要とせず、ブラインド等化が可能である。このため、振幅が一定な２Ｍ値FSK (Mは自然数)のIF信号に対して、シンボル判定値を用いずに等化することができる。
また、波形等化器は、フィードバックタップを設け、振幅正規化部の出力をフィードバックタップへ帰還することにより、有限なタップ数での等化残差を軽減することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態の受信機のブロック図である。
【図２】本発明の一実施形態の等化器の詳細を示すブロック図である。
【図３】本発明の一実施形態の等化器の詳細を示すブロック図である。
【図４】従来技術の線形なデジタル変調方式の受信機にDFEを適用した受信機の一例のブロック図である。
【図５】従来技術の判定帰還型等化器(DFE)402の詳細を示したブロック図である。
【図６】従来技術の変調方式が16QAMの場合のシンボル判定の一例を説明するための図である。
【図７】従来技術の非線形なデジタル変調方式での受信機の一例を示すブロック図である。
【図８】従来技術の直交復調部104の詳細を示したブロック図である。
【図９】本発明の周波数復調部111の詳細を示したブロック図である。
【図１０】本発明の変調方式が4値FSKの場合のシンボル判定の一実施例を説明するための図である。
【図１１】本発明のIF等化処理部122の係数更新の繰り返し動作を説明するための図である。
【図１２】本発明のベースバンド等化処理部123の係数更新の繰り返し動作を説明ためのする図である。
【発明を実施するための形態】
【００２４】
以下に、本発明の実施形態について、図面を参照して詳細に説明する。
［受信機の説明］
図１は、本発明の等化処理方法を利用した受信機の構成の一実施例を示す図である。
入力端子101から直交復調部104までのブロックは、従来技術の図４と同一であるため、説明を省略する。
IFフィルタ105は、直交復調部104の出力から不要周波数成分を除去し、ダウンサンプラ106へ出力する。
ダウンサンプラ106は、IFフィルタ105の出力をシンボルレートの２倍にダウンサンプルし、バッファ107へ出力する。
【００２５】
IF等化処理部122は、中心周波数を0Hzに周波数シフトしたIF信号を、バッファ107から読み出し、等化処理を行って、バッファ110へ出力する。
周波数復調部111は、等化出力をバッファ110から読み出して、周波数復調を行い、ベースバンドフィルタ112へ出力する。
ベースバンドフィルタ112は、周波数復調部111の出力の波形整形を行い、バッファ113へ出力する。
ベースバンド等化処理部123は、ベースバンドフィルタ112の出力をバッファ113から読み出し、等化処理を行って、バッファ120へ出力する。
【００２６】
［IF等化処理部122の説明］
IF等化処理部122は、等化器108とタップ利得係数制御部109で構成され、符号間干渉の除去を行う。
等化器108は、中心周波数を0Hzに周波数シフトしたIF信号を、バッファ107から読み出し、タップ利得係数制御部109でタップ利得係数を制御しながら等化処理を行い、等化したIF信号をバッファ110へ出力する。
【００２７】
図２は、等化器108の詳細を示すブロック図である。
等化器108は、フィードフォワードタップの次数をN (タップ数はN+1である)、フィードバックタップの次数をM (タップ数はMである)とし、N+M個の遅延回路202-1〜202-N，203-1〜203-M、M+N+1個のタップ利得係数乗算器204-0〜204-N，205-1〜205-M、加算器206、振幅正規化部207で構成される。
【００２８】
入力端子201へは、バッファ107から読み出したダウンサンプラ106の出力である、シンボルレートの2倍のサンプリングレートの中心周波数0HzのIF信号が入力され、xnと表す。xnは複素数である。nはサンプル時刻の順番を表す整数で、値が大きいほど新しい時刻である。
遅延回路202-1〜202-Nは、それぞれが１サンプル前の信号を保持して出力し、遅延回路202-1の出力は１サンプル前のxn-1、202-2は２サンプル前のxn-2、以下同様に、202-NはNサンプル前のxn-Nをそれぞれ出力する。
タップ利得係数乗算器204-0，204-1，…，204-Nは、xn，xn-1，…，xn-Nのそれぞれに対して、フィードフォワードタップのタップ利得係数b0，b1，…，bN(b0，b1，…，bNは複素数である)の複素共役b0*，b1*，…，bN*を乗算したb0*xn，b1*xn-1，…，bN*xn-Nを加算器206へ出力する。
【００２９】
遅延回路203-1〜203-Nは、それぞれが１サンプル前の信号を保持して出力し、遅延回路203-1へは振幅正規化部の出力yn’(複素数)が入力され、遅延回路203-1の出力は１サンプル前の出力yn-1’、202-2は２サンプル前の出力yn-2’、以下同様に、202-NはNサンプル前のyn-N’をそれぞれ出力する。タップ利得係数乗算器205-1，205-2，…，205-Mは、yn-1’，yn-2’， …，yn-M’のそれぞれに対して、フィードバックタップのタップ利得係数a1，a2，…，aM(a1，a2，…，aMは複素数である)の複素共役a1*，a2*，…，aM*を乗算したa1*yn-1’，a2*yn-2’，…，aM*yn-M’を加算器206へ出力する。
【００３０】
加算器206は、タップ利得係数乗算器204-0〜204-N、205-1〜205-Mの出力の和を（式４）で計算し、振幅正規化部207へ出力するとともに、出力端子208を介してバッファ110へ出力する。
【数４】
2018019129.tif 000006
（式５）は、（式４）の時刻nのbkをbk(n)(k=0，1，…，N)、時刻nのakをak(n)(k=1，2，…，M)として、置いた場合である。なお、Tは転置を表す。
【数５】
2018019129.tif 000007
（式６）は、（式５）で（式４）を書き直した場合である。なお、Hは随伴を表し、転置及び複素共役を行う
【数６】
2018019129.tif 000008
【００３１】
タップ利得係数制御部109は、（式７）で表されるCMA(Constant  Modulus  Algorithm)を用いて、次の時刻のタップ利得係数h(n+1)=[b0(n+1)，b1(n+1)，…， bN(n+1)，a1(n+1)，a2(n+1)，…，aM(n+1)]を更新する。
【数７】
2018019129.tif 000009
ただし、μCMAはステップサイズパラメータで、μCMA>0である。
また、タップ利得係数ベクトルh(n)の初期値h(0)は、（式８）のmを0≦m≦Nの任意の整数とした場合である。
【数８】
2018019129.tif 000010
上記の等化処理は、図１１に示すように、バッファ107に格納されている信号の、フレーム全体に対して、繰り返し処理する。タップ利得係数ベクトルの初期化は、繰り返しの初回のみ行い、繰り返し中には初期化を行わない。
【００３２】
［周波数復調部111の説明］
波数復調部111の内部を詳細に記載したブロック図を図９の(a)に示す。周波数復調部111は位相検出部901、微分演算部902、及び乗算器903で構成される。位相検出部901には、バッファ110から読み出される等化器108の出力が入力され、これをx(t)とし(tは時刻を表し、x(t)は離散信号であるので、サンプリング周期をTとすると、t=nT(nは整数)である)、x(t)の瞬時位相を（式９）で算出し、微分演算部902へ出力する。
【数９】
2018019129.tif 000011
【００３３】
微分演算部902は、位相検出部901によって算出した瞬時位相φ(t)を時間微分した、瞬時周波数f(t) を乗算器903へ出力する。
f(t)は連続信号であれば（式１０）となる。
【数１０】
2018019129.tif 000012
（式１０）は、離散信号であるため、（式１１）で近似する。
【数１１】
2018019129.tif 000013
【００３４】
乗算器903は、微分演算部902からの出力信号に定数c1（c1は、ベースバンド信号の振幅を調整するための定数である）を乗算して、ベースバンドフィルタ112へ出力する。
直交周波数復調部111の出力信号y(t)は、（式１２）で算出する。
【数１２】
2018019129.tif 000014
【００３５】
周波数復調部111の入力信号は複素数の信号であり、図９(a)においては２本の線で記載しているが、図１においては、複素数の信号を1本の線で省略して記載している。
入力信号x(t)の周波数スペクトルを図９(b)に、出力信号y(t)の周波数スペクトルを図９(c)にそれぞれ示す。入力信号x(t)は、中心周波数0Hzの変調信号であり、出力信号y(t)はベースバンド信号である。
【００３６】
［ベースバンド等化処理部123の説明］
ベースバンド等化処理部123は、等化器114、判定部115、同期ワードシンボルパターン格納ROM 116、スイッチ117、減算器118、タップ利得係数制御部119で構成され、シンボルタイミング補正を行う。
等化器114は、ベースバンドフィルタ112の出力をバッファ113から読み出し、タップ利得係数制御部119でタップ利得係数を制御しながら等化処理を行い、減算器118の「-」側端子と判定部115へ出力する。
判定部115は、等化器114から出力されたシンボルの判定を行い、判定したシンボル値をスイッチ117へ出力し、判定したシンボル値に対するビットデータをバッファ120へ出力する。
【００３７】
図１０は、変調方式が4値FSKの場合のシンボル判定の一実施例で、4点あるシンボル点（図中の○）の内、等化器114の出力値(図中の●)から最もユークリッド距離の短いシンボル点+3をとして出力し、それに対するビットデータは01(2進数)となる。
スイッチ117のもう一つの入力端子には、同期ワードシンボルパターン格納ROM116が接続される。入力信号に、同期ワードなど受信側で既知なパターンの信号が入力されている期間では、スイッチ117を下側に倒し、同期ワードシンボルパターン格納ROM116から同期ワードシンボルパターンを望みの応答dnとし、それ以外の期間では、スイッチ504を上側に倒し、判定したシンボル値を望みの応答dnとし、減算器118の「+」側端子に入力する。
減算器118は、等化器114の出力ynとdnの誤差en=dn-ynを計算し、タップ利得係数制御部119へ入力する。
【００３８】
図３は、等化器114の詳細を示したブロック図である。
等化器114は、L個の遅延回路302-1〜301-L、L+1個のタップ利得係数乗算器303-0〜303-L、加算器304で構成される。
入力端子301へは、バッファ113から読み出したベースバンドフィルタ112の出力である、シンボルレートの２倍のサンプリングレートのベースバンド信号が入力され、xnと表す。xnは実数である。nはサンプル時刻の順番を表す整数で、値が大きいほど新しい時刻である。
【００３９】
遅延回路302-1〜202-Lは、それぞれが１サンプル前の信号を保持して出力し、遅延回路302-1の出力は１サンプル前のxn-1、302-2は2サンプル前のxn-2、以下同様に、302-LはLサンプル前のxn-Lをそれぞれ出力する。タップ利得係数乗算器304-0，304-1，…，304-Lは、xn，xn-1，…，xn-Lのそれぞれに対して、タップ利得係数h0，h1，…，hLを乗算したh0xn，h1xn-1，…，hNxn-L(h0xn，h1xn-1，…，hNxn-Lは実数である)を加算器304へ出力する。
【００４０】
加算器304は、タップ利得係数乗算器303-0〜303-Lの出力の和を（式１３）で計算し、出力端子305を介してバッファ120へ出力する。
【数１３】
2018019129.tif 000015
（式１４）は、（式１３）において、時刻nのhkをhk(n)(k=0，1，…，L)として、置いた場合である。
【数１４】
2018019129.tif 000016
（式１５）は、（式１３）を（式１４）で書き直した場合である。
【数１５】
2018019129.tif 000017
【００４１】
タップ利得係数制御部119は、（式１６）で表されるLMSアルゴリズムで、次の時刻のタップ利得係数h(n+1)=[h0(n+1)，h1(n+1)，…，hL(n+1)]を更新する。
【数１６】
2018019129.tif 000018
ただし、μLMSはステップサイズパラメータで、μLMS>0である。
また、タップ利得係数ベクトルh(n)の初期値h(0)は、h(0)=[0，0，…，0]Tとする。
【００４２】
上記の等化処理は、図１２に示すように、バッファ113に格納されている信号に対して、まず同期ワード部分の信号に対して、スイッチ117を下側に切り替え、繰り返し処理する。タップ利得係数ベクトルの初期化は、繰り返しの初回のみ行い、繰り返し中には初期化を行わない。所定回数繰り返した後、スイッチ117を上側に切り替え、データ部分の信号に対して１回処理する。同期ワード部分からデータ部分に移行する際、タップ係数ベクトルの初期化は行わない。
【００４３】
上記の実施形態において、バッファ107へ入力される信号のサンプリングレートが、シンボルレートの２倍である一例を記載したが、発明を限定するものでは無く、シンボルレートのK倍(KはK≧2である整数)としても良い。
上記の実施形態において、判定部115の説明は、変調方式が4値FSKの場合を一例として説明したが、発明を限定する意図は無く、判定部115で２Ｍ値(Mは自然数)の判定を行えば、２Ｍ値FSKの変調方式に適用できる。
【００４４】
上記の実施形態において、IF等化処理部122は、CMAにより、等化器108の出力の振幅が一定になるように制御するため、リファレンスシンボルを必要とせず、ブラインド等化が可能である。このため、振幅が一定な２Ｍ値FSK(Mは自然数)のIF信号に対して、シンボル値を用いずに等化することができる。
ただし、IF等化処理部122は、ブラインド等化を行っているため、シンボルタイミングの制御ができない。このため、ベースバンド段にベースバンド等化処理部123を設け、IF等化処理部122で制御できないシンボルタイミングを補正する。
また、IF等化処理部122において、フィードバックタップを設け、等化器出力ynを振幅正規化したyn’をフィードバックタップへ帰還することにより、有限なタップ数での等化残差を軽減している。
【００４５】
本発明の実施形態である受信機および波形等化器は、CMAにより、出力の振幅が一定になるように制御するため、シンボル判定値のようなリファレンスシンボルを必要とせず、ブラインド等化が可能である。このため、振幅が一定な２Ｍ値FSK (Mは自然数)のIF信号に対して、シンボル判定値を用いずに等化することができる。
また、波形等化器は、フィードバックタップを設け、振幅正規化部の出力をフィードバックタップへ帰還することにより、有限なタップ数での等化残差を軽減することができる。
【００４６】
以上、本発明の一実施形態について詳細に説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変更して実施することができる。
【産業上の利用可能性】
【００４７】
CMA(Constant  Modulus  Algorithm)により、出力の振幅が一定になるように制御することによって、シンボル判定値を用いずに等化する用途に適用できる。
【符号の説明】
【００４８】
101，201，301，501…入力端子、102…RF(Radio  Frequency)/IF(Inter  Frequency)部、103…A/D(Analog  to  Digital)変換器、104…直交復調部、105…IFフィルタ、106…ダウンサンプラ、107，110，113，120…バッファ、108，114…等化器、115，502…判定部、116，503…同期ワードシンボルパターン格納ROM、117，504…スイッチ、118，505…減算器、121，305，403、507…出力端子、109，119，506…タップ利得係数制御部、111…周波数復調部、112，401…ベースバンドフィルタ、122…IF等化処理部、123…ベースバンド等化処理部、202-1〜202-N，203-1〜203-M，302-1〜302-L…遅延回路、204-0〜204-N，205-1〜205-M，302-0〜302-L…タップ利得係数乗算器、206，304…加算器、207…振幅正規化部、402…判定帰還型等化器(DFE) 、801，802，903…乗算器、803…正弦波発生部、804…位相変換部、901…位相検出部、902…微分演算部。
【図１】
2018019129.tif 000019
【図２】
2018019129.tif 000020
【図３】
2018019129.tif 000021
【図４】
2018019129.tif 000022
【図５】
2018019129.tif 000023
【図６】
2018019129.tif 000024
【図７】
2018019129.tif 000025
【図８】
2018019129.tif 000026
【図９】
2018019129.tif 000027
【図１０】
2018019129.tif 000028
【図１１】
2018019129.tif 000029
【図１２】
2018019129.tif 000030