(57)【要約】【課題】軽負荷時における電力変換効率が高く、かつ軽負荷時に出力電圧が不安定になる虞が少ない電源装置を提供する。【解決手段】本発明の電源装置は、整流回路１０の出力電流を制御して力率を改善するＰＦＣ回路２０と、ＰＦＣ回路２０が出力する直流電力を定電圧の直流電力に変換するＤＣ−ＤＣコンバータ３０と、ＤＣ−ＤＣコンバータ３０の出力電流が閾値電流以下であることを条件として軽負荷検出信号を出力する軽負荷検出回路５４と、を備え、軽負荷検出回路５４から軽負荷検出信号が出力されていることを条件として、ＰＦＣ回路２０の出力電圧が所定電圧より低い電圧になるようにＰＦＣ回路２０を制御するとともに、そのＰＦＣ回路２０の出力電圧の低下に応じてＤＣ−ＤＣコンバータ３０のフィードバック制御の設定を変更する。【選択図】図１
2018038192.tif 000002
【特許請求の範囲】
【請求項１】
交流電力を整流する整流回路と、
前記整流回路の出力電流を制御して力率を改善する力率改善回路と、
前記力率改善回路が出力する直流電力を定電圧の直流電力に変換するＤＣ−ＤＣコンバータと、
前記ＤＣ−ＤＣコンバータの出力電流を検出する出力電流検出回路と、
前記ＤＣ−ＤＣコンバータの出力電流が閾値電流以下であることを条件として軽負荷検出信号を出力する軽負荷検出回路と、
前記力率改善回路を制御する第１制御回路と、
前記ＤＣ−ＤＣコンバータを制御する第２制御回路と、を備え、
前記第１制御回路は、前記軽負荷検出回路から軽負荷検出信号が出力されていることを条件として、前記力率改善回路の出力電圧が所定電圧より低い電圧になるように前記力率改善回路を制御し、
前記第２制御回路は、前記軽負荷検出回路から軽負荷検出信号が出力されていることを条件として、前記力率改善回路の出力電圧の低下に応じて前記ＤＣ−ＤＣコンバータのフィードバック制御の設定を変更する、電源装置。
【請求項２】
請求項１に記載の電源装置において、前記ＤＣ−ＤＣコンバータのフィードバック制御の設定を変更することは、前記ＤＣ−ＤＣコンバータのフィードバックゲインを大きくすることを含む、電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、商用交流電源の交流電力を直流電力に変換する電源装置に関する。
【背景技術】
【０００２】
商用交流電源の交流電力を直流電力に変換する電源装置は、商用交流電源の交流電力を整流回路で整流して直流電力に変換し、その直流電力をＤＣ−ＤＣコンバータで所定電圧の直流電力に変換する構成が一般的である。このような構成の電源装置においては、整流回路で発生する高調波電流が商用交流電源側へ流出し、送配電設備の故障等の問題が生ずる虞がある。そのため電源装置で発生する高調波電流は、ＩＥＣ（国際電気標準会議）で策定された規制値に基づいて各国の法律で制限されている。
【０００３】
このような電源装置の高調波電流を低減する従来技術として、力率改善（Power Factor Correction :PFC）回路を備える電源装置が公知である。力率改善回路は、整流回路とＤＣ−ＤＣコンバータとの間に設けられ、整流回路の出力電流を制御して力率を改善する回路である。力率を改善することによって電源装置で発生する高調波電流が減少するため、電源装置から商用交流電源側へ流出する高調波電流を低減することができる。
【０００４】
電源装置の性能を示す指標の１つとして電力変換効率が挙げられる。電力変換効率は、入力電力に対する出力電力の比率である。電源装置は、電力変換効率が高いほど、低消費電力であり、発熱が少ない電源装置ということになる。そして電源装置の電力変換効率に関する規格として、電力変換効率が８０％以上の電源装置に認証を与える８０ＰＬＵＳという規格がある。一般に電源装置の電力変換効率は、負荷が中程度のときに最も高効率になり、軽負荷時及び重負荷時には低下する傾向がある。基本的に８０ＰＬＵＳでは、負荷率が２０％のとき、５０％のとき、１００％のときのそれぞれにおいて、電力変換効率が８０％以上であることを要求している。
【０００５】
ここで重負荷時の電力変換効率の低下については、例えば回路抵抗値を下げるといった明確かつ広範囲に適用可能な対策があるため、８０ＰＬＵＳ規格をクリアする上で比較的対策は容易である場合が多い。他方、軽負荷時の電力変換効率の低下については、例えば絶縁トランスのコア材の変更等、重負荷時における対策とトレードオフの関係になるものが多く、８０ＰＬＵＳ規格をクリアする上で困難を伴う場合がある。そして前述した力率改善回路は、電源装置で発生する高調波電流を低減することができる反面、それ自体が電力を消費するため、特に軽負荷時において電源装置の電力変換効率を低下させる要因になり得る。
【０００６】
そして軽負荷時において電源装置の電力変換効率を向上させる従来技術の一例として、軽負荷時の電力変換効率を改善する電源装置が公知である（例えば特許文献１、２を参照）。当該従来技術によれば、軽負荷のときに力率改善回路の出力電圧を下げることによって、軽負荷時における電源装置の電力変換効率を改善することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１３−０２１８６１号公報
【特許文献２】特開２０１５−１５４６５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら上記の従来技術は、軽負荷時において、力率改善回路の出力電圧を下げることでＤＣ−ＤＣコンバータの入力電圧が下がることになるため、ＤＣ−ＤＣコンバータの出力電圧が不安定になる可能性があり、負荷の急激な変動に対し、ＤＣ−ＤＣコンバータの定電圧制御が追従できない虞が生ずる。
【０００９】
このような状況に鑑み本発明はなされたものであり、その目的は、軽負荷時における電力変換効率が高く、かつ軽負荷時に出力電圧が不安定になる虞が少ない電源装置を提供することにある。
【課題を解決するための手段】
【００１０】
＜本発明の第１の態様＞
本発明の第１の態様は、交流電力を整流する整流回路と、前記整流回路の出力電流を制御して力率を改善する力率改善回路と、前記力率改善回路が出力する直流電力を定電圧の直流電力に変換するＤＣ−ＤＣコンバータと、前記ＤＣ−ＤＣコンバータの出力電流を検出する出力電流検出回路と、前記ＤＣ−ＤＣコンバータの出力電流が閾値電流以下であることを条件として軽負荷検出信号を出力する軽負荷検出回路と、前記力率改善回路を制御する第１制御回路と、前記ＤＣ−ＤＣコンバータを制御する第２制御回路と、を備え、前記第１制御回路は、前記軽負荷検出回路から軽負荷検出信号が出力されていることを条件として、前記力率改善回路の出力電圧が所定電圧より低い電圧になるように前記力率改善回路を制御し、前記第２制御回路は、前記軽負荷検出回路から軽負荷検出信号が出力されていることを条件として、前記力率改善回路の出力電圧の低下に応じて前記ＤＣ−ＤＣコンバータのフィードバック制御の設定を変更する、電源装置である。
【００１１】
軽負荷検出回路から軽負荷検出信号が出力されている状態、すなわち軽負荷のときには、力率改善回路の出力電圧が所定電圧より低い電圧になるように力率改善回路が制御される。それによって軽負荷時における電力変換効率を向上させることができる。また軽負荷のときには、その力率改善回路の出力電圧の低下に応じてＤＣ−ＤＣコンバータのフィードバック制御の設定が変更される。それによって力率改善回路の出力電圧が下がることに起因してＤＣ−ＤＣコンバータの出力電圧が不安定になる虞を低減することができるとともに、軽負荷時の力率改善回路の出力電圧の低下幅をより大きく設定して軽負荷時の電力変換効率をさらに向上させることができる。
【００１２】
これにより本発明の第１の態様によれば、軽負荷時における電力変換効率が高く、かつ軽負荷時に出力電圧が不安定になる虞が少ない電源装置を提供できるという作用効果が得られる。
【００１３】
＜本発明の第２の態様＞
本発明の第２の態様は、前述した本発明の第１の態様において、前記ＤＣ−ＤＣコンバータのフィードバック制御の設定を変更することは、前記ＤＣ−ＤＣコンバータのフィードバックゲインを大きくすることを含む、電源装置である。  
本発明の第２の態様によれば、力率改善回路の出力電圧の低下に応じてＤＣ−ＤＣコンバータのフィードバックゲインを大きくすることによって、力率改善回路の出力電圧が下がることに起因してＤＣ−ＤＣコンバータの出力電圧が不安定になる虞をさらに低減することができる。
【発明の効果】
【００１４】
本発明によれば、軽負荷時における電力変換効率が高く、かつ軽負荷時に出力電圧が不安定になる虞が少ない電源装置を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明に係る電源装置の構成を図示した回路図。
【図２】本発明に係る電源装置の動作を図示したタイミングチャート。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について図面を参照しながら説明する。  
尚、本発明は、以下説明する実施例に特に限定されるものではなく、特許請求の範囲に記載された発明の範囲内で種々の変形が可能であることは言うまでもない。
【００１７】
図１は、本発明に係る電源装置の構成を図示した回路図である。
【００１８】
本発明に係る電源装置は、整流回路１０、ＰＦＣ（Power Factor Correction）回路２０、ＤＣ−ＤＣコンバータ３０、フィルタ回路４０、制御装置５０を備える。
【００１９】
整流回路１０は、交流電源６０の交流電力を整流する回路であり、ダイオードブリッジ１１及び平滑コンデンサＣ１を備える単相ブリッジ型全波整流回路である。ＰＦＣ回路２０は、整流回路１０の出力電流を制御して力率を改善するアクティブ型の力率改善回路である。より具体的にはＰＦＣ回路２０は、コイルＬ１、トランジスタＱ１、ダイオードＤ１、コンデンサＣ２を含む公知の昇圧チョッパ回路である。トランジスタＱ１は、ＦＥＴ（Field Effect Transistor）である。
【００２０】
ＤＣ−ＤＣコンバータ３０は、ＰＦＣ回路２０が出力する直流電力を定電圧の直流電力に変換する定電圧電源である。フィルタ回路４０は、コイルＬ２及びコンデンサＣ３を含む公知のＬＣフィルタであり、ＤＣ−ＤＣコンバータ３０の出力と負荷装置７０との間に設けられている。またフィルタ回路４０は、ＤＣ−ＤＣコンバータの出力電流、つまり負荷装置７０に流れる電流を検出する電流検出素子４１を含む。「出力電流検出回路」としての電流検出素子４１は、例えばホール素子やシャント抵抗等を用いた電流センサである。
【００２１】
制御装置５０は、補助電源（図示省略）の出力電圧Ｖａｕｘで動作する制御回路である。制御装置５０は、ＰＦＣ制御部５１、ＤＣ−ＤＣ制御部５２、過電流検出コンパレータ５３、軽負荷検出回路５４を含む。
【００２２】
「第１制御回路」としてのＰＦＣ制御部５１は、ＰＦＣ回路２０を制御する制御ＩＣであり、トランジスタＱ１のスイッチングを制御することによりＰＦＣ回路２０の出力電圧を制御する。「第２制御回路」としてのＤＣ−ＤＣ制御部５２は、ＤＣ−ＤＣコンバータ３０を制御する制御ＩＣであり、ＤＣ−ＤＣコンバータ３０のフィードバック制御（定電圧制御）や過電流制御を実行するとともに、そのフィードバック制御の設定を調整する。過電流検出コンパレータ５３は、ＤＣ−ＤＣコンバータ３０の出力電流の過電流を検出する回路である。より具体的には過電流検出コンパレータ５３は、電流検出素子４１が検出する電流が所定の過電流値を越えたときに、ＤＣ−ＤＣ制御部５２へ過電流検出信号を出力する。
【００２３】
軽負荷検出回路５４は、抵抗Ｒ１〜Ｒ４、トランジスタＱ２、Ｑ３、軽負荷検出コンパレータ５４１を含む。
【００２４】
軽負荷検出コンパレータ５４１は、ＤＣ−ＤＣコンバータ３０の出力電流が閾値電流以下であることを条件として軽負荷検出信号を出力する回路である。より具体的には軽負荷検出コンパレータ５４１は、電流検出素子４１が検出する電流が閾値電流以下であるときに、ＰＦＣ制御部５１及びＤＣ−ＤＣ制御部５２へ軽負荷検出信号を出力する。この閾値電流は、例えば負荷率が１０％又は２０％のときのＤＣ−ＤＣコンバータ３０の出力電流に相当する電流値に設定される。
【００２５】
抵抗Ｒ１、Ｒ２及びトランジスタＱ２は、軽負荷検出コンパレータ５４１が出力する軽負荷検出信号をＰＦＣ制御部５１に入力するスイッチ回路を構成する。抵抗Ｒ１は、一端がＰＦＣ制御部５１に接続されており、他端が抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端はグランドに接続されている。トランジスタＱ２は、ＦＥＴであり、ドレインが抵抗Ｒ１とＲ２の接続点に接続され、ソースがグランドに接続され、ゲートが軽負荷検出コンパレータ５４１に接続されている。
【００２６】
抵抗Ｒ３、Ｒ４及びトランジスタＱ３は、軽負荷検出コンパレータ５４１が出力する軽負荷検出信号をＤＣ−ＤＣ制御部５２に入力するスイッチ回路を構成する。抵抗Ｒ３は、一端がＤＣ−ＤＣ制御部５２に接続されており、他端が抵抗Ｒ４の一端に接続されている。抵抗Ｒ４の他端はグランドに接続されている。トランジスタＱ３は、ＦＥＴであり、ドレインが抵抗Ｒ３とＲ４の接続点に接続され、ソースがグランドに接続され、ゲートが軽負荷検出コンパレータ５４１に接続されている。
【００２７】
このような構成の電源装置において、ＰＦＣ制御部５１は、軽負荷検出回路５４から軽負荷検出信号が出力されていることを条件として、ＰＦＣ回路２０の出力電圧Ｖｐｆｃ−ｏｕｔが所定電圧より低い電圧になるようにＰＦＣ回路２０を制御する。さらにＤＣ−ＤＣ制御部５２は、軽負荷検出回路５４から軽負荷検出信号が出力されていることを条件として、ＰＦＣ回路２０の出力電圧Ｖｐｆｃ−ｏｕｔの低下に応じてＤＣ−ＤＣコンバータ３０のフィードバック制御の設定を変更する。
【００２８】
ここでＤＣ−ＤＣコンバータ３０のフィードバック制御の設定を変更することは、例えばＤＣ−ＤＣコンバータ３０の入力電圧（ＰＦＣ回路２０の出力電圧Ｖｐｆｃ−ｏｕｔ）に応じて、フィードバック制御の応答特性を最適化することを意味する。より具体的にはＤＣ−ＤＣコンバータ３０のフィードバック制御の設定を変更することは、例えばＤＣ−ＤＣコンバータ３０のフィードバックゲインを大きくすることを含み、例えばＰＦＣ回路２０の出力電圧Ｖｐｆｃ−ｏｕｔを下げた分だけＤＣ−ＤＣコンバータ３０のフィードバックゲインを大きくすることを含む。
【００２９】
図２は、本発明に係る電源装置の動作を図示したタイミングチャートである。
【００３０】
まず電源スイッチ（図示省略）を投入することによって、入力電圧ＶｉｎがＰＦＣ回路２０に印加される（タイミングＴ１）。つづいて補助電源が起動し、補助電源の出力電圧Ｖａｕｘが上昇する（タイミングＴ２）。それによって制御装置５０が起動し、ＰＦＣ制御部５１によるＰＦＣ回路２０の制御が開始され、ＰＦＣ回路２０の出力電圧Ｖｐｆｃ−ｏｕｔが所定電圧まで上昇する（タイミングＴ３）。つづいてＤＣ−ＤＣ制御部５２によるＤＣ−ＤＣコンバータ３０の制御が開始され、ＤＣ−ＤＣコンバータ３０の出力電圧Ｖｏが定格電圧まで上昇し、負荷電流Ｉｏが流れ始める（タイミングＴ４）。
【００３１】
閾値電流Ｉｔｈを越える負荷電流Ｉｏが流れている状態、つまり中負荷又は重負荷状態（例えば負荷率が２０％を越えている状態）であるときは、軽負荷検出コンパレータ５４１の出力電圧Ｖｇ（軽負荷検出信号）は０Ｖになっている。この状態では、ＰＦＣ回路２０の出力電圧Ｖｐｆｃ−ｏｕｔが所定電圧に維持される。またＤＣ−ＤＣコンバータ３０のフィードバック制御の設定は、中負荷用又は重負荷用の設定となる。
【００３２】
他方、負荷電流Ｉｏが減少して閾値電流Ｉｔｈ以下に低下すると、つまり軽負荷状態（例えば負荷率が１０％以下又は２０％以下の状態）になると（タイミングＴ５）、軽負荷検出コンパレータ５４１から軽負荷検出信号が出力される。つまり軽負荷検出コンパレータ５４１の出力電圧Ｖｇが０Ｖから所定電圧まで上昇する（タイミングＴ６）。それによってＰＦＣ回路２０の出力電圧Ｖｐｆｃ−ｏｕｔが所定電圧より低い電圧に低下するとともに、そのＰＦＣ回路２０の出力電圧Ｖｐｆｃ−ｏｕｔの低下に応じてＤＣ−ＤＣコンバータ３０のフィードバック制御の設定が軽負荷用の設定に変更される（タイミングＴ６）。  
尚、負荷電流Ｉｏが閾値電流Ｉｔｈ以下に低下（タイミングＴ５）してから、軽負荷検出コンパレータ５４１の出力電圧Ｖｇが０Ｖから所定電圧まで上昇（タイミングＴ６）するまでの時間差は、軽負荷検出コンパレータ５４１の反応遅延時間である。
【００３３】
そして負荷電流Ｉｏが増加して閾値電流Ｉｔｈを越えると、つまり中負荷又は重負荷状態になると（タイミングＴ７）、軽負荷検出コンパレータ５４１から軽負荷検出信号が出力されていない状態、つまり軽負荷検出コンパレータ５４１の出力電圧Ｖｇが０Ｖに低下した状態になる（タイミングＴ８）。それによってＰＦＣ回路２０の出力電圧Ｖｐｆｃ−ｏｕｔが所定電圧に上昇するとともに、ＤＣ−ＤＣコンバータ３０のフィードバック制御の設定が中負荷用又は重負荷用の設定に変更される（タイミングＴ８）。  
尚、負荷電流Ｉｏが閾値電流Ｉｔｈを越えて（タイミングＴ７）から、軽負荷検出コンパレータ５４１の出力電圧Ｖｇが０Ｖに低下（タイミングＴ８）するまでの時間差は、軽負荷検出コンパレータ５４１の反応遅延時間である。
【００３４】
ここでＰＦＣ回路２０における損失について説明する。ＰＦＣ回路２０のトランジスタＱ１は、ＦＥＴであり、出力容量Ｃｏｓｓを有する。出力容量Ｃｏｓｓは、トランジスタＱ１のドレイン−ソース間の寄生容量とゲート−ドレイン間の寄生容量を合算した容量である。ここでＰＦＣ回路２０の出力電圧をＶｐｆｃ−ｏｕｔ、トランジスタＱ１のスイッチング周波数をｆｓｗとすると、トランジスタＱ１の出力容量によって生ずる容量性損失Ｐｃｏｓｓは、以下の式（１）で表される。
【００３５】
【数１】
2018038192.tif 000003
【００３６】
またＰＦＣ回路２０の抵抗値をＲ、ＰＦＣ回路２０の出力電流をＩとすると、ＰＦＣ回路２０の直流抵抗損ＰＩは、以下の式（２）で表される。
【００３７】
【数２】
2018038192.tif 000004
【００３８】
ＰＦＣ回路２０の容量性損失Ｐｃｏｓｓは、上記の式（１）から理解されるように、ＰＦＣ回路２０の出力電流Ｉの大きさに依存しない。つまり負荷電流（負荷装置７０に流れる電流）の大きさに依存しない。他方、ＰＦＣ回路２０の直流抵抗損ＰＩは、ＰＦＣ回路２０の出力電流Ｉの大きさに応じて増減する。そのためＰＦＣ回路２０の出力電流Ｉが比較的大きい状態、つまり中負荷又は重負荷時には、ＰＦＣ回路２０の損失は直流抵抗損ＰＩが支配的になる。他方、ＰＦＣ回路２０の出力電流Ｉが比較的小さい状態、つまり軽負荷時には、ＰＦＣ回路２０の損失は容量性損失Ｐｃｏｓｓが支配的になる。したがって軽負荷時には、ＰＦＣ回路２０の出力電圧Ｖｐｆｃ−ｏｕｔを下げることで、ＰＦＣ回路２０の損失を効果的に小さくすることができる。  
尚、本発明に係る電源装置は、軽負荷検出回路５４の抵抗Ｒ１〜Ｒ４、トランジスタＱ２、Ｑ３で構成される２つのスイッチ回路でも損失が生ずるが、極めて小さく無視できる程度の損失である。
【００３９】
ＰＦＣ制御部５１は、前述したように、軽負荷検出回路５４から軽負荷検出信号が出力されていることを条件として、ＰＦＣ回路２０の出力電圧Ｖｐｆｃ−ｏｕｔが所定電圧より低い電圧になるようにＰＦＣ回路２０を制御する。それによってＰＦＣ回路２０の損失を小さくすることができるので、軽負荷時における電力変換効率を向上させることができる。他方、軽負荷時には、ＰＦＣ回路２０の出力電圧Ｖｐｆｃ−ｏｕｔを下げることでＤＣ−ＤＣコンバータ３０の入力電圧が下がることになる。それによってＤＣ−ＤＣコンバータ３０は、その出力電圧Ｖｏが不安定になる可能性があり、負荷の急激な変動に対して定電圧制御が追従できない虞が生ずる。
【００４０】
そのためＤＣ−ＤＣ制御部５２は、前述したように、軽負荷検出回路５４から軽負荷検出信号が出力されていることを条件として、ＰＦＣ回路２０の出力電圧Ｖｐｆｃ−ｏｕｔの低下に応じてＤＣ−ＤＣコンバータ３０のフィードバック制御の設定を変更する。それによってＰＦＣ回路２０の出力電圧Ｖｐｆｃ−ｏｕｔが下がることに起因してＤＣ−ＤＣコンバータ３０の出力電圧Ｖｏが不安定になる虞を低減することができるとともに、軽負荷時のＰＦＣ回路２０の出力電圧Ｖｐｆｃ−ｏｕｔの低下幅をより大きく設定して軽負荷時の電力変換効率をさらに向上させることができる。
【００４１】
このようにして本発明によれば、軽負荷時における電力変換効率が高く、かつ軽負荷時に出力電圧が不安定になる虞が少ない電源装置を提供することができる。  
また一般的に電源装置は、過電流保護等の目的で、ＤＣ−ＤＣコンバータ３０の出力電流を検出する電流センサを備えている。そのため本発明に係る電源装置は、ハードウェアの構成としては従来の電源装置に軽負荷検出回路５４を追加するだけでよく、極めて低コストで実現することができる。したがって本発明によれば、軽負荷時における電力変換効率が高く、かつ軽負荷時に出力電圧が不安定になる虞が少ない電源装置を極めて低コストで実現することができる。
【符号の説明】
【００４２】
１０  整流回路
２０  ＰＦＣ回路
３０  ＤＣ−ＤＣコンバータ
４０  フィルタ回路
４１  電流検出素子
５０  制御装置
５１  ＰＦＣ制御部
５２  ＤＣ−ＤＣ制御部
５３  過電流検出コンパレータ
５４  軽負荷検出回路
６０  交流電源
７０  負荷装置
５４１  軽負荷検出コンパレータ
【図１】
2018038192.tif 000005
【図２】
2018038192.tif 000006