(57)【要約】【課題】コストを低減しつつ、高い精度でインピーダンス整合が実施される電力増幅モジュールを提供する。【解決手段】電力増幅モジュールは、入力信号を増幅して第１増幅信号を出力する第１増幅器と、第１増幅信号を増幅して第２増幅信号を出力する第２増幅器と、第１増幅器の出力端子と第２増幅器の入力端子との間に設けられる整合回路と、を備え、第１増幅器は第１チップに形成され、第２増幅器は第２チップに形成され、整合回路は、制御信号に応じてインピーダンスの変換特性を調整可能である。【選択図】図１
2018019231.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅して第１増幅信号を出力する第１増幅器と、
前記第１増幅信号を増幅して第２増幅信号を出力する第２増幅器と、
前記第１増幅器の出力端子と前記第２増幅器の入力端子との間に設けられる整合回路と、
を備え、
前記第１増幅器は第１チップに形成され、
前記第２増幅器は第２チップに形成され、
前記整合回路は、制御信号に応じてインピーダンスの変換特性を調整可能である、
電力増幅モジュール。
【請求項２】
前記第１チップはＭＯＳＦＥＴが設けられたＣＭＯＳチップであり、
前記第２チップはＨＢＴが設けられたＨＢＴチップである、請求項１記載の電力増幅モジュール。
【請求項３】
前記電力増幅モジュールは、前記第１チップに形成された制御回路をさらに備え、
前記制御回路は、前記整合回路のインピーダンスの変換特性を調整するために、前記入力信号の周波数帯域に応じて前記制御信号を出力する、請求項１又は２記載の電力増幅モジュール。
【請求項４】
前記整合回路は、第１可変キャパシタ又は第１可変インダクタを備え、
前記制御回路は、前記第１可変キャパシタのキャパシタンス又は前記第１可変インダクタのインダクタンスを調整するために、前記制御信号を出力する、請求項３記載の電力増幅モジュール。
【請求項５】
前記第１可変キャパシタ又は前記第１可変インダクタは、前記第１チップに形成される、請求項４記載の電力増幅モジュール。
【請求項６】
前記第１可変キャパシタは、
並列接続された第１及び第２キャパシタと、
前記第２キャパシタと直列接続されたスイッチと、
を備え、
前記制御回路は、前記スイッチのオン及びオフを切り替えることにより前記第１可変キャパシタのキャパシタンスを調整するために、前記制御信号を出力する、請求項４又は５記載の電力増幅モジュール。
【請求項７】
前記電力増幅モジュールは、
前記第２増幅器の出力端子と後段の回路の入力端子との間に設けられる出力整合回路をさらに備え、
前記出力整合回路は、前記制御信号に応じてインピーダンスの変換特性を調整可能である、請求項３〜６のいずれか一項に記載の電力増幅モジュール。
【請求項８】
前記出力整合回路は、第２可変キャパシタ又は第２可変インダクタを備え、
前記制御回路は、前記第２可変キャパシタのキャパシタンス又は前記第２可変インダクタのインダクタンスを調整するために、前記制御信号を出力する、請求項７記載の電力増幅モジュール。
【請求項９】
前記第２可変キャパシタ又は前記第２可変インダクタは、前記第１チップに形成される、請求項８記載の電力増幅モジュール。
【請求項１０】
前記電力増幅モジュールは、
前記第２増幅信号が供給され、前記第２増幅信号を複数の出力端子のいずれか１つから出力するスイッチ回路をさらに備え、
前記スイッチ回路は、前記第１チップに形成され、
前記制御回路は、前記第１チップにおいて、前記第１増幅器と前記スイッチ回路との間に配置される、請求項３〜９のいずれか一項に記載の電力増幅モジュール。
【請求項１１】
前記入力信号の入力端子は、前記第１チップの第１の辺に配置され、
前記第２チップは、前記第１チップの前記第１の辺と直交する第２の辺の近辺に配置され、
前記スイッチ回路は、前記第１チップの前記第１の辺と対向する第３の辺の近辺に配置され、
前記第１増幅器からの前記第１増幅信号は、前記第２の辺を通って前記第２増幅器に入力され、前記第２増幅器からの前記第２増幅信号は、前記第２の辺を通って前記スイッチ回路に入力され、前記スイッチ回路からの前記第２増幅信号は、前記第３の辺を通って出力される、請求項１０記載の電力増幅モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅モジュールに関する。
【背景技術】
【０００２】
携帯電話の通信網を用いる携帯端末においては、基地局へ送信する無線周波数（ＲＦ：Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号の電力を増幅するため、多段の増幅器から成る電力増幅モジュールが用いられる。例えば、特許文献１には、ドライブ段には比較的安価であるＬＤＭＯＳＦＥＴが用いられ、パワー段には比較的高効率であるヘテロ接合バイポーラトランジスタ（ＨＢＴ）が用いられる電力増幅モジュールが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１８０１５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電力増幅モジュールにおいては、一般的に、ドライブ段の出力端子とパワー段の入力端子との間に、ドライブ段の出力インピーダンスとパワー段の入力インピーダンスを整合させる整合回路が設けられる。ここで、異なる半導体チップ間のインピーダンス整合においては、各半導体チップにおける接地状態の変化や配置位置等により所望のインピーダンスとならず、高い精度でインピーダンス整合が実施されないという問題が発生する。従って、特許文献１に開示されるモジュールにおいては、増幅器の段間において高い精度でインピーダンス整合が実施されず、ＲＦ信号の伝送損失が大きくなるという問題がある。
【０００５】
本発明は、かかる事情に鑑みてなされたものであり、コストを低減しつつ、高い精度でインピーダンス整合が実施される電力増幅モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００６】
かかる目的を達成するため、本発明の一側面に係る電力増幅モジュールは、入力信号を増幅して第１増幅信号を出力する第１増幅器と、第１増幅信号を増幅して第２増幅信号を出力する第２増幅器と、第１増幅器の出力端子と第２増幅器の入力端子との間に設けられる整合回路と、を備え、第１増幅器は第１チップに形成され、第２増幅器は第２チップに形成され、整合回路は、制御信号に応じてインピーダンスの変換特性を調整可能である。
【発明の効果】
【０００７】
本発明によれば、コストを低減しつつ、高い精度でインピーダンス整合が実施される電力増幅モジュールを提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態に係る電力増幅モジュールの構成を示す図である。
【図２】本発明の一実施形態に係る電力増幅モジュールの構成例（電力増幅モジュール１００Ａ）を示す図である。
【図３】可変キャパシタの構成例を示す図である。
【図４】本発明の一実施形態に係る電力増幅モジュールにおけるチップ配置の一例の概略を示す図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。
【００１０】
図１は、本発明の一実施形態に係る電力増幅モジュール１００の構成を示す図である。電力増幅モジュール１００は、例えば、携帯電話等の移動体通信機において、入力信号である無線周波数（ＲＦ：Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号を増幅し、増幅信号を出力する。入力信号の周波数は、例えば数ＧＨｚ程度である。
【００１１】
図１に示されるように、電力増幅モジュール１００は、例えば、電力増幅回路１０２、スイッチ回路１０４、及び制御回路１０６を備える。また、電力増幅回路１０２は、増幅器１１０，１１１、整合回路１２０，１２１，１２２、及び電源ライン１３０，１３１を備える。なお、電力増幅モジュール１００は、図１に示される構成に限られず、他の構成を備えていてもよい。
【００１２】
増幅器１１０，１１１は、２段の増幅器を構成する。増幅器１１０（第１増幅器）は、入力信号ＲＦｉｎを増幅して増幅信号ＲＦａｍｐ１（第１増幅信号）を出力する。当該増幅信号ＲＦａｍｐ１は、整合回路１２１を通じて増幅器１１１に供給される。増幅器１１１（第２増幅器）は、増幅信号ＲＦａｍｐ１を増幅して増幅信号ＲＦａｍｐ２（第２増幅信号）を出力する。増幅器１１０，１１１には、それぞれ、電源ライン１３０，１３１を通じて、所定の電源電圧Ｖｃｃが供給される。また、増幅器１１０，１１１には、それぞれ、バイアス回路（不図示）からバイアス電流又はバイアス電圧が供給される。なお、増幅器の段数は２段に限られず、３段以上であってもよい。
【００１３】
整合回路（ＭＮ：Ｍａｔｃｈｉｎｇ  Ｎｅｔｗｏｒｋ）１２０，１２１，１２２は、それぞれ、増幅器１１０，１１１の前後に設けられ、回路間のインピーダンスを整合させる。
【００１４】
電源ライン１３０，１３１は、それぞれ、電源回路（不図示）と増幅器１１０，１１１との間に設けられ、ＲＦ信号が電源回路へ漏れることを抑制する。
【００１５】
スイッチ回路１０４には、増幅器１１１から出力される増幅信号ＲＦａｍｐ２が整合回路１２２を通じて供給される。スイッチ回路１０４は、ＲＦ信号の周波数帯域に応じて、複数の出力端子のいずれか１つから出力信号ＲＦｏｕｔを出力する。スイッチ回路１０４から出力された出力信号ＲＦｏｕｔは、アンテナ（不図示）を通じて基地局に送信される。
【００１６】
制御回路１０６は、入力信号ＲＦｉｎの周波数帯域に応じた制御信号ｃｏｎｔ１，ｃｏｎｔ２を、整合回路１２１，１２２に供給する。制御信号ｃｏｎｔ１，ｃｏｎｔ２は、整合回路１２１，１２２のインピーダンスの変換特性を制御する信号である。整合回路１２１，１２２におけるインピーダンスの変換特性の調整については後述する。
【００１７】
図２は、本発明の一実施形態に係る電力増幅モジュール１００の構成例（電力増幅モジュール１００Ａ）を示す図である。電力増幅モジュール１００Ａは、ＣＭＯＳチップ２００及びＨＢＴチップ３００を備える。なお、図２に示される電力増幅モジュール１００Ａにおいては、図１に示される制御回路１０６は省略されている。
【００１８】
ＣＭＯＳチップ２００（第１チップ）は、電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を含む素子が集積化されたチップである。ＣＭＯＳチップ２００に形成されたＭＯＳＦＥＴは、ドライブ段の増幅器１１０を構成する。ＣＭＯＳチップは、ＨＢＴチップに比べて安価であり、かつノイズ性能がよい。
【００１９】
ＨＢＴチップ３００（第２チップ）は、ＨＢＴを含む素子が集積化されたチップである。ＨＢＴチップ３００に形成されたＨＢＴは、パワー段の増幅器１１１を構成する。ＨＢＴチップは、ＣＭＯＳチップに比べて耐電圧が高いため、ドライブ段に比べ出力電力が大きいパワー段についてはＨＢＴチップを用いることが好ましい。このように、２段の増幅器１１０，１１１が、それぞれ異なるプロセスにより構成された半導体チップに形成されることにより、製造コストを低減しつつ、ノイズ性能及び耐電圧に優れた電力増幅モジュールを提供することができる。
【００２０】
なお、ＣＭＯＳチップ２００及びＨＢＴチップ３００はともにバンプ構造とすることが好ましい。バンプ構造とすることにより、基板のパターンによるインダクタを用いてバンプとバンプを接続することができるため、ワイヤボンディング構造に比べ、ワイヤ間のカップリングの発生がなくなり、特性を確保しやすくなる。また、チップをモールド（封止）する際のワイヤ流れの発生がなくなるため、ばらつきが低減し品質が向上する。
【００２１】
整合回路１２０は、キャパシタＣ１及びインダクタＬ１を備える。キャパシタＣ１は、一端に入力信号ＲＦｉｎが供給され、他端が増幅器１１０の入力端子に接続される。インダクタＬ１は、一端がキャパシタＣ１の一端に接続され、他端が接地される。整合回路１２０は、例えばＣＭＯＳチップ２００において増幅器１１０の前段に設けられ、入力信号ＲＦｉｎの直流成分を除去する。
【００２２】
整合回路１２１は、キャパシタＣ２，Ｃ３，Ｃ４及びインダクタＬ２を備える。キャパシタＣ２は、一端に電源電圧Ｖｃｃが供給され、他端が増幅器１１０の出力端子に接続される。キャパシタＣ３は、一端が増幅器１１０の出力端子に接続され、他端がインダクタＬ２の一端に接続される。キャパシタＣ４は、一端がキャパシタＣ３の他端に接続され、他端が接地される。インダクタＬ２は、一端がキャパシタＣ３の他端に接続され、他端が増幅器１１１の入力端子に接続される。整合回路１２１は、増幅器１１０（ドライブ段）と増幅器１１１（パワー段）との間に設けられ、増幅器１１０の出力インピーダンスと増幅器１１１の入力インピーダンスとを整合させる。整合回路１２１は、構成要素が全てＣＭＯＳチップ２００に形成されていてもよく、又は一部の構成要素（例えば、キャパシタＣ２，Ｃ３，Ｃ４）がＣＭＯＳチップ２００に形成され、他の構成要素（例えば、インダクタＬ２）がＣＭＯＳチップ２００の外部に形成されていてもよい。この場合、ＣＭＯＳチップ２００に形成されない素子は基板に直接形成されていてもよい。また、インダクタＬ２は、例えば、基板のパターン又は表面実装部品（ＳＭＤ）により構成されていてもよい。
【００２３】
整合回路１２２（出力整合回路）は、キャパシタＣ５，Ｃ６，Ｃ７，Ｃ８及びインダクタＬ３，Ｌ４を備える。キャパシタＣ５は、一端が増幅器１１１の出力端子に接続され、他端が接地される。キャパシタＣ６は、一端がインダクタＬ３の他端に接続され、他端が接地される。キャパシタＣ７は、一端がインダクタＬ４の他端に接続され、他端が接地される。キャパシタＣ８は、一端がインダクタＬ４の他端に接続され、他端がスイッチ回路１０４の入力端子に接続される。インダクタＬ３は、一端がキャパシタＣ５の一端に接続され、他端がキャパシタＣ６の一端に接続される。インダクタＬ４は、一端がキャパシタＣ６の一端に接続され、他端がキャパシタＣ７の一端に接続される。整合回路１２２は、増幅器１１１の出力端子とスイッチ回路１０４（すなわち、増幅器１１１の後段の回路）の入力端子との間に設けられ、増幅器１１１の出力インピーダンスとスイッチ回路１０４の入力インピーダンスとを整合させる。整合回路１２２は、構成要素が全てＣＭＯＳチップ２００に形成されていてもよく、又は一部の構成要素（例えば、キャパシタＣ７，Ｃ８）がＣＭＯＳチップ２００に形成され、他の構成要素（例えば、キャパシタＣ５，Ｃ６及びインダクタＬ３，Ｌ４）がＣＭＯＳチップ２００の外部に形成されていてもよい。
【００２４】
電源ライン１３０はインダクタＬ５及びキャパシタＣ９を備え、電源ライン１３１はインダクタＬ６及びキャパシタＣ１０を備える。インダクタＬ５，Ｌ６は、それぞれ、一端に電源電圧Ｖｃｃが印加され、他端から増幅器１１０，１１１に電源を供給する。キャパシタＣ９，Ｃ１０は、それぞれ、一端がインダクタＬ５，Ｌ６の一端に接続され、他端が接地される。本実施形態においては、電源ライン１３０及びスイッチ回路１０４はＣＭＯＳチップ２００に形成され、電源ライン１３１はＣＭＯＳチップ２００の外部に形成されている。
【００２５】
次に、整合回路１２１，１２２におけるインピーダンス変換特性の調整機能について説明する。多段の増幅器から成る電力増幅回路は、一般的に、増幅器１１０の出力インピーダンス（例えば、２０〜３０Ω程度）と増幅器１１１の入力インピーダンス（例えば、３Ω程度）が異なるため、増幅器間のインピーダンスを整合する必要がある。ここで、ドライブ段の増幅器とパワー段の増幅器とが異なるチップにより構成された場合は、両増幅器が同一チップに形成される構成に比べて、両増幅器間のインピーダンスを整合させることが困難となる。これは、増幅器を異なるチップで構成した場合、同一チップで構成した場合に比べて、それぞれのチップにおける構成要素（例えば、キャパシタ又はインダクタ等）のばらつきが一定にならないためである。また、複数のチップで構成した場合は、モジュールを組み立てる際に実装ばらつきが発生し得るからである。
【００２６】
本実施形態においては、制御回路１０６から出力される制御信号ｃｏｎｔ１，ｃｏｎｔ２に応じて、整合回路１２１，１２２のインピーダンスの変換特性が調整可能である。具体的には、例えば、整合回路１２１におけるキャパシタＣ２，Ｃ３，Ｃ４について、キャパシタンスを調整可能なキャパシタ（第１可変キャパシタ。以下、可変キャパシタとも呼ぶ。）とする。これにより、制御信号ｃｏｎｔ１に応じてキャパシタＣ２，Ｃ３，Ｃ４のキャパシタンスが制御され、整合回路１２１のインピーダンス変換特性が調整される。従って、ＣＭＯＳチップ２００に形成された増幅器１１０の出力インピーダンスと、ＨＢＴチップ３００に形成された増幅器１１１の入力インピーダンスとの整合が高精度で実施される。また、整合回路１２２においても同様に、例えばキャパシタＣ７を可変キャパシタ（第２可変キャパシタ）とする。これにより、制御信号ｃｏｎｔ２に応じてキャパシタＣ７のキャパシタンスが制御され、整合回路１２２のインピーダンス変換特性が調整される。従って、ＨＢＴチップ３００に形成された増幅器１１１の出力インピーダンスと、増幅器１１１の後段であってＣＭＯＳチップ２００に形成された回路（例えば、スイッチ回路１０４）の入力インピーダンスとの整合が高精度で実施される。
【００２７】
図３は、可変キャパシタの構成例を示す図である。図３に示される可変キャパシタ４００は、例えば、図２に示されるキャパシタＣ４，Ｃ７のように、信号経路にシャント接続されたキャパシタに適応される構成例である。可変キャパシタ４００は、例えば、キャパシタ４１０，４１１，４１２,４１３，４１４及びＭＯＳＦＥＴ４２１，４２２，４２３，４２４を備える。
【００２８】
キャパシタ４１０（第１キャパシタ），４１１（第２キャパシタ），４１２，４１３，４１４は、一端が互いに接続される。また、キャパシタ４１０は他端が接地される。キャパシタ４１１〜４１４は、それぞれ、ＭＯＳＦＥＴ４２１〜４２４と直列接続される。ＭＯＳＦＥＴ４２１〜４２４は、それぞれ、ドレインがキャパシタ４１１〜４１４の他端に接続され、ゲートに制御回路１０６から制御電圧ｖ１〜ｖ４（制御信号）が供給され、ソースが接地される。
【００２９】
キャパシタ４１０〜４１４は、例えば、互いにキャパシタンスが異なるキャパシタとすることができる。また、ＭＯＳＦＥＴ４２１〜４２４は、制御回路１０６から供給される制御電圧ｖ１〜ｖ４に応じてオン及びオフが切り替わるスイッチとしての機能を有する。具体的には、例えば、制御電圧ｖ１が比較的高い電圧の場合はＭＯＳＦＥＴ４２１（スイッチ）がオンとなり、キャパシタ４１１に電荷が蓄積され、制御電圧ｖ１が比較的低い電圧の場合はＭＯＳＦＥＴ４２１（スイッチ）がオフとなり、キャパシタ４１１に電荷が蓄積されない。このように、制御電圧ｖ１〜ｖ４を用いてＭＯＳＦＥＴ４２１〜４２４のオン又はオフの組み合わせを制御することにより、キャパシタ４１０〜４１４の合成キャパシタンスを調整することができる。
【００３０】
なお、本実施形態においては、制御回路１０６により制御されるキャパシタが４つであり、１６階調で調整される例が示されているが、制御されるキャパシタの数はこれに限られず、１〜３つであってもよく、また５つ以上であってもよい。また、図３においては、スイッチがＮチャネルＭＯＳＦＥＴにより構成される例が示されているが、スイッチの構成はこれに限られず、ＰチャネルＭＯＳＦＥＴを用いてもよく、又は他のスイッチ機能を有する素子を用いてもよい。
【００３１】
上述の構成により、電力増幅モジュール１００Ａは、入力信号ＲＦｉｎの周波数帯域に応じて、整合回路１２１，１２２におけるインピーダンスの変換特性が動的に調整される。従って、コストを低減しつつ、異なる半導体チップ間においても高い精度でインピーダンス整合を実施することができる。
【００３２】
また、ノイズ特性はドライブ段の性能により決定されるところ、本実施形態においてはＨＢＴに比べてノイズ性能が良いＭＯＳＦＥＴによりドライブ段が構成される。従って、ＨＢＴによりドライブ段が構成される電力増幅回路に比べて、ノイズ性能が改善される。
【００３３】
なお、図２においては、整合回路１２１が備えるキャパシタＣ２，Ｃ３，Ｃ４の全てが可変キャパシタである例が示されているが、可変キャパシタとするキャパシタはこれに限られない。例えば、いずれか１つ又は２つのキャパシタ（例えば、キャパシタＣ３，Ｃ４）を可変キャパシタとし、残りのキャパシタ（例えば、キャパシタＣ２）はキャパシタンスを固定としてもよい。また、電源ライン１３０におけるインダクタＬ５を可変インダクタとしてもよい。設計の自由度を考慮し、これらのキャパシタＣ２，Ｃ３，Ｃ４及びインダクタＬ５の４つの素子のうち、３つ以上の素子が可変であることが好ましく、４つの素子が可変であればより好ましい。
【００３４】
また、図２においては、整合回路１２２が備える複数のキャパシタのうちスイッチ回路１０４側のキャパシタＣ７を可変キャパシタとする例を示しているが、可変キャパシタとするキャパシタはこれに限られず、他のいずれかのキャパシタ（例えば、キャパシタＣ５，Ｃ６等）を可変としてもよい。ただし、以下の２つの理由からスイッチ回路１０４側に近いキャパシタを可変とすることが好ましい。第一に、整合回路１２２においては、スイッチ回路１０４側に近いほど出力インピーダンスが高い（例えば、スイッチ回路１０４の出力インピーダンスは５０Ω程度である。）。従って、スイッチ回路１０４側に近いキャパシタを可変とする方が、可変キャパシタに起因する抵抗値の影響を低減することができる。第二に、整合回路１２２の出力端子の先に他の回路等が接続される場合に、スイッチ回路１０４側に近いキャパシタを可変とする方が、調整が容易である。
【００３５】
また、整合回路１２１，１２２は図２に示される構成に限られない。整合回路１２１，１２２がインダクタを備える場合、当該インダクタについてインダクタンスを調整可能な可変インダクタ（第１可変インダクタ、第２可変インダクタ）により構成し、整合回路のインピーダンスの変換特性を調整してもよい。
【００３６】
図４は、本発明の一実施形態に係る電力増幅モジュール１０００におけるチップ配置の一例の概略を示す図である。なお、説明の都合上、電力増幅モジュール１０００が備える各要素について、図１又は図２に示される要素と対応する要素については、図１又は図２において用いた符号と同様の符号を用いる。また、説明の都合上、図４は電力増幅モジュール１０００が備える要素のうち下記に説明する要素のみが示されており、他の要素は省略されている。
【００３７】
電力増幅モジュール１０００は、通信規格（モード）や対応する周波数帯域（バンド）の異なる２つの入力信号ＲＦｉｎ＿ａ，ＲＦｉｎ＿ｂに対応し、それぞれ図１に示される電力増幅回路を備える。すなわち、入力信号ＲＦｉｎ＿ａを増幅して出力信号ＲＦｏｕｔ＿ａを出力する増幅経路と、入力信号ＲＦｉｎ＿ｂを増幅して出力信号ＲＦｏｕｔ＿ｂを出力する増幅経路と、を備える。これらの２つの増幅経路は互いに同様の構成であるため、以下の説明においては、入力信号ＲＦｉｎ＿ａ側の経路の構成を例に説明する。なお、電力増幅モジュール１０００が備える増幅経路は必ずしも２つである必要はなく、１つであってもよく、また３つ以上であってもよい。
【００３８】
電力増幅モジュール１０００は、略矩形状のＣＭＯＳチップ２００（第１チップ）及びＨＢＴチップ３００ａ（第２チップ）を備える。ＣＭＯＳチップ２００の辺ｓ１（第１の辺）に、入力信号ＲＦｉｎ＿ａが供給される入力端子Ｔａが配置される。増幅器１１０ａ（第１増幅器）は、ＣＭＯＳチップ２００における辺ｓ１の近辺に配置さる。また、整合回路１２１ａは、増幅器１１０ａと隣接した領域に配置される。すなわち、整合回路１２１ａが備える可変キャパシタ（例えば、図２に示されるキャパシタＣ２，Ｃ３，Ｃ４）は当該領域に形成される。
【００３９】
ＨＢＴチップ３００ａ（第２チップ）は、ＣＭＯＳチップ２００の周辺領域であって、ＣＭＯＳチップ２００の辺ｓ１と直交する辺ｓ２（第２の辺）の近辺に配置される。
【００４０】
整合回路１２２ａが備える各要素（具体的には、キャパシタＣ５ａ、インダクタＬ３ａ、キャパシタＣ６ａ、インダクタＬ４ａ）は、ＣＭＯＳチップ２００の周辺領域において、ＨＢＴチップ３００ａの近辺から順に配置される。
【００４１】
整合回路１２２ａが備えるキャパシタＣ７ａは、ＣＭＯＳチップ２００において、ＣＭＯＳチップ２００の辺ｓ１と対向する辺ｓ３（第３の辺）の側に配置される。スイッチ回路１０４ａは、ＣＭＯＳチップ２００において、整合回路１２２ａと隣接した領域であって辺ｓ３の近辺に配置される。
【００４２】
制御回路１０６は、ＣＭＯＳチップ２００における略中央部に配置される。具体的には、制御回路１０６は、整合回路１２１ａとキャパシタＣ７ａとの間（すなわち、増幅器１１０ａとスイッチ回路１０４ａとの間）に配置される。
【００４３】
上述の配置により、電力増幅モジュール１０００において、入力信号ＲＦｉｎ＿ａは、辺ｓ１を通ってＣＭＯＳチップ２００に入力され、増幅器１１０ａ（第１増幅器）によって増幅される。増幅器１１０ａからの増幅信号（第１増幅信号）は、辺ｓ２を通ってＣＭＯＳチップ２００からＨＢＴチップ３００ａに入力され、ＨＢＴ（第２増幅器）によって増幅される。ＨＢＴチップ３００ａからの増幅信号（第２増幅信号）は、辺ｓ２を通って再びＣＭＯＳチップ２００に供給され、スイッチ回路１０４ａから辺ｓ３を通って出力される。
【００４４】
本実施形態においては、整合回路１２２ａが備える各要素（キャパシタＣ５ａ、インダクタＬ３ａ、キャパシタＣ６ａ、インダクタＬ４ａ）は、ＣＭＯＳチップ２００が備える制御回路１０６から所定程度（例えば、３００μｍ程度）離れて配置される。これにより、増幅信号は、制御回路１０６を避けるような軌跡（例えば、略Ｕ字型となるような軌跡）を描いて伝送されることとなる（図４破線矢印参照）。従って、制御回路１０６から出力されるノイズのＲＦ信号への影響を低減することができる。
【００４５】
また、増幅器１１０ａは、ＣＭＯＳチップ２００において制御回路１０６を隔ててスイッチ回路１０４ａの反対側（辺ｓ１の側）に配置される。さらに、増幅器１１１ａもまた、スイッチ回路１０４ａから所定程度（例えば、３００μｍ程度）離れて配置される。これにより、増幅器１１０ａ，１１１ａと出力信号ＲＦｏｕｔとのアイソレーションを確保し、ＲＦ信号の増幅におけるノイズの影響を低減することができる。
【００４６】
以上、本発明の例示的な実施形態について説明した。電力増幅モジュール１００，１００Ａ，１０００は、ＣＭＯＳチップ２００に形成された増幅器１１０と、ＨＢＴチップ３００に形成された増幅器１１１と、当該増幅器１１０，１１１の間に、制御信号に応じてインピーダンスの変換特性を調整可能である整合回路１２１を備える。これにより、コストを低減しつつ、異なる半導体チップ間においてもインピーダンス整合が高い精度で実施される電力増幅モジュールを提供することができる。
【００４７】
また、電力増幅モジュール１００，１００Ａ，１０００は、ドライブ段の増幅器１１０がＭＯＳＦＥＴにより構成され、パワー段の増幅器１１１がＨＢＴにより構成される。これにより、製造コストを低減しつつノイズ性能及び耐電圧に優れた電力増幅モジュールを提供することができる。
【００４８】
また、電力増幅モジュール１００，１００Ａ，１０００は、整合回路１２１，１２２のインピーダンスの変換特性を調整するために、入力信号ＲＦｉｎの周波数帯域に応じて制御信号ｃｏｎｔ１，ｃｏｎｔ２を出力する制御回路１０６をさらに備える。これにより、整合回路１２１，１２２のインピーダンスの変換特性が、入力信号ＲＦｉｎの周波数帯域に応じて動的に調整される。
【００４９】
また、整合回路１２１，１２２の構成は、特に限定されるものではないが、例えば、可変キャパシタ又は可変インダクタを備えていてもよい。
【００５０】
また、図２に示されるように、整合回路１２１，１２２が備える可変キャパシタ又は可変インダクタは、ＣＭＯＳチップ２００に形成されていてもよい。なお、可変キャパシタ又は可変インダクタの構成はこれに限られない。
【００５１】
また、整合回路１２１，１２２が備える可変キャパシタは、並列接続されたキャパシタ４１０〜４１４と、キャパシタ４１１〜４１４の各々と直列接続されたＭＯＳＦＥＴ４２１〜４２４（スイッチ）を備え、ＭＯＳＦＥＴ４２１〜４２４のオン及びオフの切り替えにより可変キャパシタのキャパシタンスを調整してもよい。なお、可変キャパシタの構成はこれに限られない。
【００５２】
また、電力増幅モジュール１００，１００Ａ，１０００は、増幅器１１１の出力端子と後段のスイッチ回路１０４の入力端子との間に、制御信号ｃｏｎｔ２に応じてインピーダンスの変換特性を調整可能である整合回路１２２を備える。これにより、増幅器１１１の出力インピーダンスと後段の回路の入力インピーダンスとの整合が高い精度で実施される。
【００５３】
また、電力増幅モジュール１０００は、ＣＭＯＳチップ２００に形成されたスイッチ回路１０４ａを備え、当該ＣＭＯＳチップ２００において、制御回路１０６は、増幅器１１０ａとスイッチ回路１０４ａとの間に配置される。これにより、増幅器１１０ａ，１１１ａと出力信号ＲＦｏｕｔとのアイソレーションが確保され、ＲＦ信号の増幅におけるノイズの影響が低減される。
【００５４】
また、電力増幅モジュール１０００は、入力信号ＲＦｉｎの入力端子ＴａがＣＭＯＳチップ２００の辺ｓ１に配置され、ＨＢＴチップ３００ａがＣＭＯＳチップ２００の辺ｓ１と直交する辺ｓ２の近辺に配置され、スイッチ回路１０４ａは、ＣＭＯＳチップ２００の辺ｓ１と対向する辺ｓ３の近辺に配置される。これにより、増幅信号は、図４に示されるように制御回路１０６を避けるような軌跡を描いて伝送される。従って、制御回路１０６から出力されるノイズのＲＦ信号への影響を低減することができる。
【００５５】
以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更又は改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
【符号の説明】
【００５６】
１００，１００Ａ，１０００  電力増幅モジュール
１０２  電力増幅回路
１０４  スイッチ回路
１０６  制御回路
１１０，１１１  増幅器
１２０，１２１，１２２  整合回路
１３０，１３１  電源ライン
２００  ＣＭＯＳチップ
３００  ＨＢＴチップ
４００  可変キャパシタ
４１０，４１１，４１２，４１３，４１４  キャパシタ
４２１，４２２，４２３，４２４  ＭＯＳＦＥＴ
Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８，Ｃ９，Ｃ１０  キャパシタ
Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６  インダクタ
ｓ１，ｓ２，ｓ３  辺
Ｔａ  入力端子
【図１】
2018019231.tif 000003
【図２】
2018019231.tif 000004
【図３】
2018019231.tif 000005
【図４】
2018019231.tif 000006