(57)【要約】【課題】保護回路の誤動作を防止するとともに、回路規模の削減化、動作時間の短縮化を実現する誤動作防止回路、誤動作防止回路を用いた保護回路、および保護回路を用いた電子機器を提供する。【解決手段】誤動作防止回路は、異常検出回路１０が検出した検出信号を所定期間ΔＴ遅延させて第２の検出信号ｔｓｄ２として出力する遅延回路２０と、異常検出回路１０が検出した検出信号を第１の検出信号ｔｓｄ１として入力するとともに、遅延回路２０からの第２の検出信号ｔｓｄ２を入力し、第１の検出信号ｔｓｄ１と第２の検出信号ｔｓｄ２との論理積をとって異常検出出力信号として外部に出力するＡＮＤ回路３０とを備える。【選択図】図３
2018019499.tif 000002
【特許請求の範囲】
【請求項１】
異常検出回路が検出した検出信号を所定期間遅延させて第２の検出信号として出力する遅延回路と、
前記異常検出回路が検出した前記検出信号を第１の検出信号として入力するとともに、前記遅延回路からの前記第２の検出信号を入力し、前記第１の検出信号と前記第２の検出信号との論理積をとって異常検出出力信号として外部に出力するＡＮＤ回路と
を備えることを特徴とする誤動作防止回路。
【請求項２】
前記ＡＮＤ回路は、前記第１の検出信号と前記第２の検出信号との論理積をとってヒステリシス用のフィードバック信号を前記異常検出回路にフィードバックすることを特徴とする請求項１に記載の誤動作防止回路。
【請求項３】
前記遅延回路は、抵抗と容量との時定数を利用して前記所定期間を設定することを特徴とする請求項１または２に記載の誤動作防止回路。
【請求項４】
前記遅延回路は、前記検出信号をフィルタリングする低域通過フィルタとして機能することを特徴とする請求項３に記載の誤動作防止回路。
【請求項５】
前記異常検出回路は、過熱、過電圧、過電流のうちの少なくとも１つの異常を検出することを特徴とする請求項１〜４のいずれか１項に記載の誤動作防止回路。
【請求項６】
検出した異常に応じた検出信号を出力する異常検出回路と、
前記異常検出回路が検出した前記検出信号を所定期間遅延させて第２の検出信号として出力する遅延回路と、
前記異常検出回路が検出した前記検出信号を第１の検出信号として入力するとともに、前記遅延回路からの前記第２の検出信号を入力し、前記第１の検出信号と前記第２の検出信号との論理積をとって異常検出出力信号として外部に出力するＡＮＤ回路と
を備えることを特徴とする保護回路。
【請求項７】
前記ＡＮＤ回路は、前記第１の検出信号と前記第２の検出信号との論理積をとってヒステリシス用のフィードバック信号を前記異常検出回路にフィードバックすることを特徴とする請求項６に記載の保護回路。
【請求項８】
前記遅延回路は、抵抗と容量との時定数を利用して前記所定期間を設定することを特徴とする請求項６または７に記載の保護回路。
【請求項９】
前記遅延回路は、前記検出信号をフィルタリングする低域通過フィルタとして機能することを特徴とする請求項８に記載の保護回路。
【請求項１０】
前記異常検出回路は、過熱、過電圧、過電流のうちの少なくとも１つの異常を検出することを特徴とする請求項６〜９のいずれか１項に記載の保護回路。
【請求項１１】
前記異常検出回路は、前記異常を検出するための比較器を備えることを特徴とする請求項６に記載の保護回路。
【請求項１２】
前記比較器は、ヒステリシスコンパレータであることを特徴とする請求項７に記載の保護回路。
【請求項１３】
検出した異常に応じた検出信号を出力する異常検出回路と、
前記異常検出回路が検出した前記検出信号を所定期間遅延させて第２の検出信号として出力する遅延回路と、
前記異常検出回路が検出した前記検出信号を第１の検出信号として入力するとともに、前記遅延回路からの前記第２の検出信号を入力し、前記第１の検出信号と前記第２の検出信号との論理積をとって異常検出出力信号として外部に出力するＡＮＤ回路と
を備える保護回路を備えることを特徴とする電子機器。
【請求項１４】
前記ＡＮＤ回路は、前記第１の検出信号と前記第２の検出信号との論理積をとってヒステリシス用のフィードバック信号を前記異常検出回路にフィードバックすることを特徴とする請求項１３に記載の電子機器。
【請求項１５】
前記遅延回路は、抵抗と容量との時定数を利用して前記所定期間を設定することを特徴とする請求項１３または１４に記載の電子機器。
【請求項１６】
前記遅延回路は、前記検出信号をフィルタリングする低域通過フィルタとして機能することを特徴とする請求項１５に記載の電子機器。
【請求項１７】
前記異常検出回路は、過熱、過電圧、過電流のうちの少なくとも１つの異常を検出することを特徴とする請求項１３〜１６のいずれか１項に記載の電子機器。
【請求項１８】
前記異常検出回路は、前記異常を検出するための比較器を備えることを特徴とする請求項１３に記載の電子機器。
【請求項１９】
前記比較器は、ヒステリシスコンパレータであることを特徴とする請求項１４に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、誤動作防止回路、保護回路、および電子機器に関する。
【背景技術】
【０００２】
自動車に搭載されるあらゆる部品のための安全機能（例えば、フェールセーフ、異常検出、安全停止などの機能）の規格が見直されつつある。特に、車載用の機器の多くは、電気的／電子的に制御されており、高性能化・高機能化だけでなく、安全性の確保も重要なニーズとなっている。それは、例えば車載用のオーディオ・ビデオ機器をはじめとする電子機器においても例外ではない。
【０００３】
安全な車載用の電子機器の開発手法や管理方式等を体系的にまとめた国際基準規格ＩＳＯ２６２６２が策定されている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】"ISO 26262-1:2011"、［online］、2011-11-15、International Organization for Standardization、［平成２８年２月１７日検索］、インターネット＜URL：https://www.iso.org/obp/ui/#iso:std:iso:26262:-1:ed-1:v1:en＞
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般に、オーディオデータは、同じ大きさ（レベル）の単一データであることは少ないため、設計上の出力制限のレベル以上の大きさのデータが続いた場合には、デバイス等が発熱し、温度が設計上の上限値を超えてしまう可能性がある。
【０００６】
そのため、車載用電子機器等には、例えば過熱遮断(ＴＳＤ：Thermal Shut Down)回路などを有する様々な保護回路が使用されており、過熱、過電流、過電圧などの異常から電子機器を保護する。
【０００７】
本実施の形態は、上記のような保護回路の誤動作を防止するとともに、回路規模の削減化、動作時間の短縮化を実現する誤動作防止回路、誤動作防止回路を用いた保護回路、および保護回路を用いた電子機器を提供する。
【課題を解決するための手段】
【０００８】
本実施形態の一態様によれば、異常検出回路が検出した検出信号を所定期間遅延させて第２の検出信号として出力する遅延回路と、前記異常検出回路が検出した前記検出信号を第１の検出信号として入力するとともに、前記遅延回路からの前記第２の検出信号を入力し、前記第１の検出信号と前記第２の検出信号との論理積をとって異常検出出力信号として外部に出力するＡＮＤ回路とを備える誤動作防止回路が提供される。
【０００９】
本実施形態の他の態様によれば、検出した異常に応じた検出信号を出力する異常検出回路と、前記異常検出回路が検出した前記検出信号を所定期間遅延させて第２の検出信号として出力する遅延回路と、前記異常検出回路が検出した前記検出信号を第１の検出信号として入力するとともに、前記遅延回路からの前記第２の検出信号を入力し、前記第１の検出信号と前記第２の検出信号との論理積をとって異常検出出力信号として外部に出力するＡＮＤ回路とを備える保護回路が提供される。
【００１０】
本実施形態の他の態様によれば、検出した異常に応じた検出信号を出力する異常検出回路と、前記異常検出回路が検出した前記検出信号を所定期間遅延させて第２の検出信号として出力する遅延回路と、前記異常検出回路が検出した前記検出信号を第１の検出信号として入力するとともに、前記遅延回路からの前記第２の検出信号を入力し、前記第１の検出信号と前記第２の検出信号との論理積をとって異常検出出力信号として外部に出力するＡＮＤ回路とを備える保護回路を備える電子機器が提供される。
【発明の効果】
【００１１】
本実施の形態によれば、保護回路の誤動作を防止するとともに、回路規模の削減化、動作時間の短縮化を実現する誤動作防止回路、誤動作防止回路を用いた保護回路、および保護回路を用いた電子機器を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施の形態の比較例１に係る保護回路の構成例（遅延回路）を示す模式的ブロック構成図。
【図２】第１の実施の形態の比較例２に係る保護回路の構成例（リセット信号）を示す模式的ブロック構成図。
【図３】第１の実施の形態に係る誤動作防止回路を備えた保護回路の構成例を示す模式的ブロック構成図。
【図４】第１の実施の形態に係る誤動作防止回路を備えた保護回路の有効性を検証するために用いた検証用回路の構成例を示す模式的ブロック構成図。
【図５】図１に例示した比較例１に係る保護回路のより詳細な構成例を示す模式的ブロック構成図。
【図６】図２に例示した比較例２に係る保護回路のより詳細な構成例を示す模式的ブロック構成図。
【図７】図３に例示した第１の実施の形態に係る誤動作防止回路を備えた保護回路のより詳細な構成例を示す模式的ブロック構成図。
【図８】図３および図７に例示した誤動作防止回路を備えた保護回路の動作時における各種信号の波形例を示す模式図。
【図９】図８に例示した波形例の部分的拡大図。
【図１０】図４に例示した検証用回路のより詳細な構成例を示す模式的ブロック構成図。
【図１１】図４および図１０に例示した検証用回路による検証結果を例示する模式図。
【図１２】第１の実施の形態に係る誤動作防止回路に用いる遅延回路における遅延時間の設定例を示す模式図。
【図１３】第１の実施の形態に係る保護回路の過熱遮断回路(ＴＳＤ回路)の部分の誤動作例を示しており、（ａ）過熱遮断回路内の比較器が検出する電圧と時間との関係の一例、（ｂ）過熱遮断回路内の比較器の構成例、（ｃ）過熱遮断回路内の比較器に入力される温度検出信号の一例。
【図１４】第１の実施の形態の比較例に係る保護回路内の誤動作例を示しており、（ａ）遅延回路（フィルタ）を用いた場合の例、（ｂ）リセット信号を用いた場合の例。
【図１５】第１の実施の形態に係る保護回路の概略構成例を示す模式的ブロック構成図。
【図１６】第１の実施の形態に係る保護回路と負荷回路（ターゲット回路）の概略構成例を示す模式的ブロック構成図。
【図１７】第１の実施の形態に係る保護回路の異常検出回路（過熱遮断回路）の概略構成例を示す模式的ブロック構成図であって、（ａ）過熱遮断回路内の比較器の構成例、（ｂ）異常検出回路（過熱遮断回路）の内部構成例。
【図１８】第１の実施の形態に係る保護回路の異常検出例を示す模式図であって、（ａ）過電圧保護（ＯＶＰ：Over Voltage Protection）機能を有する場合の一例、（ｂ）過電流保護（ＯＶＰ：Over Current Protection）機能を有する場合の一例。
【図１９】第１の実施の形態に係る保護回路の異常検出回路（過熱遮断回路）の概略構成例を示す模式的ブロック構成図であって、（ａ）過熱遮断回路内の比較器の構成例、（ｂ）過熱遮断回路内の比較器が検出する電圧と時間との関係の一例。
【図２０】第１の実施の形態における動作例を示しており、（ａ）ヒステリシス特性を有する場合の一例、（ｂ）ヒステリシス特性がほとんどない場合の一例。
【図２１】第１の実施の形態における動作例を示しており、（ａ）異常検出回路、（ｂ）負荷回路（ターゲット回路）、（ｃ）パワーダウン処理の動作例。
【図２２】第１の実施の形態における動作例を示しており、（ａ）入出力電圧のヒステリシス特性例、（ｂ）パワーダウン処理における保護回路の動作例。
【図２３】第１の実施の形態に係る保護回路と負荷回路（ターゲット回路）の概略構成例を示す模式的ブロック構成図。
【図２４】第２の実施の形態の比較例に係る保護回路の構成例を示す模式的ブロック構成図。
【図２５】第２の実施の形態に係る誤動作防止回路を備えた保護回路の構成例を示す模式的ブロック構成図。
【発明を実施するための形態】
【００１３】
次に、図面を参照して、実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１４】
又、以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、この実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１５】
［第１の実施の形態］
（第１の実施の形態における比較例）
一般的な電気・電子回路（ターゲット回路）向けに様々な保護回路、例えば過熱保護（ＯＴＰ）回路、過電圧保護（ＯＶＰ）回路、過電流保護（ＯＣＰ）回路などが使用される。保護回路には、切り替え時の動作を安定させるためにヒステリシス特性（上下限値のヒステリシス幅）を設けることが一般的である。
【００１６】
一例として、検出温度を１６０℃、解除温度を１２０℃としてヒステリシス特性を設けた過熱遮断（ＴＳＤ）回路の場合、周囲環境温度が検出温度である１６０℃に達したときに初めて過熱が検出され、それに基づいて、過熱遮断（ＴＳＤ）などの保護モードに移行する。その後周囲環境温度が下がった場合でも、解除温度である１２０℃以下にならない限り、ＴＳＤの保護モードは解除されない。このように、検出温度と解除温度との間にヒステリシス幅（この場合、４０℃の幅）を設けることで、ノイズなどによる誤動作を防止する。
【００１７】
しかし、回路の立ち上げ時（電源投入時）などには、次のような問題が発生する可能性がある。例えば、周囲環境温度が１２５℃の状態で回路を立ち上げた場合、過熱が検出された場合と同じ状態になってしまう可能性がある。その場合、過熱遮断（ＴＳＤ）などの保護モードの状態に移行するため、周囲環境温度が１２５℃以下まで下がらない限り、ＬＳＩ全体が保護モードとして動作してしまう。
【００１８】
このような問題を回避する方法としては、「遅延回路（フィルタ）」を用いる方法と、「リセット信号」を用いる方法との２通りの方法が挙げられる。
【００１９】
−比較例１−
図１は、第１の実施の形態の比較例１に係る保護回路の構成例（遅延回路（フィルタ）２０を用いる場合）を示す模式的ブロック構成図である。また、図５は、図１に例示した比較例１に係る保護回路のより詳細な構成例を示す模式的ブロック構成図である。
【００２０】
尚、図１および図５に示した例では、異常検出回路１０として、過熱遮断（ＴＳＤ）回路１０を用いた例を示しているが、これに限定されず、図１５に例示するように、過電圧保護回路や過電流保護回路などの保護回路も適用可能である。
【００２１】
図１や図５に例示するように、比較例１に係る保護回路は、検出した異常に応じた検出信号を出力する異常検出回路１０（過熱遮断（ＴＳＤ）回路１０）と、抵抗Ｒ１と容量Ｃ１との時定数を利用した遅延回路２０とを備える。比較例１に係る保護回路においては、検出信号をヒステリシスのためにフィードバック信号ＦＢをとしてフィードバックする際に、この遅延回路２０を使用することで、異常検出回路１０が安定動作するまでの間（所定期間）遅延を発生させることで、ヒステリシスがかかった状態（過熱が検出され、保護モードとして動作する状態）にならないようにすることができる。ここで用いられる遅延回路２０は、フリップフロップ（ＦＦ）等で作成したディジタル回路にも有効であるし、ＲＣ回路等で作成したアナログ回路にも有効である。比較例１に用いられる遅延回路の遅延時間ΔｔＤの設定例を図１４（ａ）に示す。
【００２２】
遅延回路２０をアナログ回路で構成した場合、遅延回路２０は低域通過フィルタ（ＬＰＦ）としての機能も有する。そのため、検出信号ｔｓｄのパルス幅が非常に短い場合には検出信号ｔｓｄそのものが逓減されるので、ヒゲ状のノイズなどによる誤動作に対してもロバスト性が向上する。
【００２３】
その一方で、遅延回路２０を用いる方法では、以下のような問題点もあった。
【００２４】
例えば、遅延回路２０をアナログ回路で構成した場合には、回路規模が大きくなるといった問題や、実際に保護が必要となる場合に遅延が発生してしまい、保護モードに移行するのが遅れるといった問題などもあった。
【００２５】
−比較例２−
図２は、第１の実施の形態の比較例２に係る保護回路の構成例（リセット信号ｒｓｔｂを用いる場合）を示す模式的ブロック構成図である。また、図６は、図２に例示した比較例２に係る保護回路のより詳細な構成例を示す模式的ブロック構成図である。
【００２６】
尚、図２および図６に示した例では、異常検出回路１０として、過熱遮断（ＴＳＤ）回路１０を用いた例を示しているが、これに限定されず、図１５に例示するように、過電圧保護回路や過電流保護回路などの保護回路にも適用可能である。
【００２７】
図２や図６に例示するように、比較例２に係る保護回路は、検出した異常に応じた検出信号を出力する異常検出回路１０（過熱遮断（ＴＳＤ）回路１０）と、ＮＡＮＤゲート１２とＮＯＴゲート１４とを備えるＡＮＤ回路３０とを備える。回路の立ち上げ時が電源投入時である場合、回路が安定動作するまでの間（所定期間ｔR）ヒステリシスがかかった状態（過熱が検出され、保護モードとして動作する状態）にならないようにするために、リセット信号ｒｓｔｂを使用する。リセット信号ｒｓｔｂは、外部からＡＮＤ回路３０に入力され、ＡＮＤ回路３０は、検出信号ｔｓｄの出力内容に関係なく、所定期間ｔR（リセット信号ｒｓｔｂが解除されるまでの期間ｔR）後段の所定の回路にその出力を供給しないようにする。リセット信号ｒｓｔｂを解除するタイミングは、異常検出回路１０が安定動作した後のタイミングに予め設定されるため、有効な対策となる。比較例２に用いられるセット信号ｒｓｔｂの解除タイミングｔＲの設定例を図１４（ｂ）に示す。
【００２８】
その一方で、リセット信号ｒｓｔｂを用いる方法では、以下のような問題点もあった。
【００２９】
例えば、リセット信号ｒｓｔｂを用いる方法では、電源投入時には有効であるが、パワーダウン後の復帰時には出力が不安定になり、有効とならない。また、回路内部を完全にリセットして立ち上げるために、専用のＰＯＲ（Power on Reset）回路を搭載した場合、静止時電流の増加等を招く要因となる。
【００３０】
（第１の実施の形態に係る誤動作防止回路および誤動作防止回路を備えた保護回路）
図３は、第１の実施の形態に係る誤動作防止回路を備えた保護回路の構成例を示す模式的ブロック構成図であり、図７は、図３に例示した第１の実施の形態に係る誤動作防止回路を備えた保護回路のより詳細な構成例を示す模式的ブロック構成図である。
【００３１】
図３や図７に例示するように、第１の実施の形態に係る誤動作防止回路を備えた保護回路は、検出した異常に応じた検出信号を出力する異常検出回路１０（過熱遮断（ＴＳＤ）回路１０）と、抵抗Ｒ１と容量Ｃ１との時定数を利用した遅延回路２０と、ＮＡＮＤゲート１２とＮＯＴゲート１４とを備えるＡＮＤ回路３０とを備える。遅延回路２０とＡＮＤ回路３０とは、第１の実施の形態に係る保護回路の誤動作防止回路として機能する。
【００３２】
遅延回路２０は、異常検出回路１０が検出した検出信号ｔｓｄを、バッファ１６を用いて所定期間ΔＴ遅延させて第２の検出信号ｔｓｄ２として出力する。
【００３３】
遅延回路２０をアナログ回路で構成した場合、遅延回路２０は低域通過フィルタ（ＬＰＦ）としての機能も有する。そのため、検出信号ｔｓｄのパルス幅が非常に短い場合には検出信号ｔｓｄそのものが逓減されるので、ヒゲ状のノイズなどによる誤動作に対してもロバスト性が向上する。
【００３４】
ヒステリシスのためのフィードバック部であるＡＮＤ回路３０は、異常検出回路１０が検出した検出信号ｔｓｄ（第１の検出信号ｔｓｄ１）と、遅延回路２０からの第２の検出信号ｔｓｄ２とを入力し、第１の検出信号ｔｓｄ１と第２の検出信号ｔｓｄ２との論理積をとって（すなわち、両者の信号レベルが一致した場合に）、ヒステリシスのためのフィードバック信号ＦＢを異常検出回路１０にフィードバックするとともに、異常検出出力信号ｔｓｄ＿ｎｅｗを外部（ターゲット回路（例えば図１６に例示する負荷回路４０））に出力する。
【００３５】
図８は、図３および図７に例示した誤動作防止回路を備えた保護回路の動作時（検出温度を１６０℃、解除温度を１２０℃に設定）における各種信号の波形例を示す模式図であり、図９は、図８に例示した波形例の時刻ｔＡ付近の部分的拡大図である。
【００３６】
図８に示す例では、時刻ｔＡ（０．１ｍｓｅｃのタイミング）において、周囲環境温度が１２５℃にて回路を立ち上げ、その後、時刻０．５ｍｓｅｃのタイミングで、周囲環境温度が１２５℃から１７０℃まで上昇している。
【００３７】
ターゲット回路は、設定された解除温度１２０℃を上回る１２５℃にて起動されているが、立ち上がり時（電源投入時など）における異常検出誤動作によって、異常検出回路１０から出力される第１の検出信号ｔｓｄ１の信号レベルＶｔｓｄ１も時刻ｔＡにおいてＬｏｗレベルからＨｉｇｈレベルに移行している。
【００３８】
その一方で、遅延回路２０から出力される第２の検出信号ｔｓｄ２は、所定期間ΔＴ（図９に示す例では、第１の検出信号ｔｓｄ１の信号レベルＶｔｓｄ１がＨｉｇｈレベルからＬｏｗレベルに移行するタイミングまで）遅延させて出力している。したがって、第１の検出信号ｔｓｄ１と第２の検出信号ｔｓｄ２との論理積をとるＡＮＤ回路３０の出力（フィードバック信号ＦＢおよび異常検出出力信号ｔｓｄ＿ｎｅｗ）は、時刻０．５ｍｓｅｃのタイミング（検出温度１６０℃を上回るタイミング）まで出力されない。
【００３９】
尚、図９において、第２の検出信号ｔｓｄ２の信号レベルＶｔｓｄ２の符号Ｑは、図７に例示した誤動作防止回路を備えた保護回路における地点Ｑにおける信号レベルＶｔｓｄ２である。
【００４０】
このように、第１の実施の形態に係る誤動作防止回路および誤動作防止回路を備えた保護回路によれば、立ち上がり時（電源投入時など）における異常検出誤動作が生じるような場合でも、保護回路の立ち上げ時の誤動作を防止することができる。
【００４１】
図４は、第１の実施の形態に係る誤動作防止回路を備えた保護回路の有効性を検証するために用いた検証用回路の構成例を示す模式的ブロック構成図であり、図１０は、図４に例示した検証用回路のより詳細な構成例を示す模式的ブロック構成図である。
【００４２】
図４および図１０に例示した検証用回路においては、組み合わせ回路による遅延時間の影響を等しくするために、ＡＮＤ回路３０の入力端子（Ｖｄｄ）をＨｉｇｈレベルに固定して比較を行った。
【００４３】
図１１は、図４および図１０に例示した検証用回路による検証結果を例示する模式図である。図１１において、横軸は回路の立ち上がり時間を１００％としたときの、遅延回路に必要となる遅延時間の時定数の割合を示しており、縦軸は、検出信号が検出されたか否か（０：未検出、１：誤検出）を示している。図１１から明らかなように、第１の実施の形態に係る誤動作防止回路および誤動作防止回路を備えた保護回路（図３および図７）によれば、遅延回路２０のみを使用した回路（図１および図５）に比べて、時定数を２０％小さくすることが可能となる。狙いの値に対して時定数を小さくできるということは、回路規模（面積）を削減することができるということだけでなく、保護回路の動作までの時間を短縮することができるということも示しており、安全設計の観点からも有用といえる。特に、過熱遮断（ＴＳＤ）回路１０のように、外的な環境的要因で動作モードが変わる保護回路に有効である。
【００４４】
図１２は、第１の実施の形態に係る誤動作防止回路に用いる遅延回路おける遅延時間（所定期間ΔＴ）の設定例を示す。また、図１３は、過熱遮断回路(ＴＳＤ回路)１０の誤動作例を示しており、図１３（ａ）は過熱遮断回路１０内の比較器１１が検出する電圧と時間との関係の一例、図１３（ｂ）は比較器１１の構成例、図１３（ｃ）は比較器１１が出力する温度検出信号Ｖｏｕｔの一例である。所定期間ΔＴを長く設定した方が保護回路の動作は安定するが、保護回路の敏捷性も考慮して必要十分な所定期間ΔＴを設定すると良い。
【００４５】
尚、図３および図７に示した例では、異常検出回路１０として、過熱遮断（ＴＳＤ）回路１０を用いた例を示しているが、これに限定されず、図１５に例示するように、過電圧保護（ＯＶＰ：Over Voltage Protection）回路や過電流保護（ＯＣＰ：Over Current Protection）回路などの保護回路にも適用可能である。例えば、図１６に例示するように、負荷回路４０（スピーカ２２）からの検出信号ｔｓｄｉｎ（例えば、過熱、過電圧、過電流などを示す信号）が異常検出回路１０に入力される。
【００４６】
図１７は、第１の実施の形態に係る保護回路の異常検出回路１０（過熱遮断回路１０）の概略構成例を示す模式的ブロック構成図である。図１７（ｂ）に例示するように、例えば、温度の検出は、ダイオードＤによって行なうことができる。図１７（ａ）は、図１７（ｂ）に示した基準電圧ＶREF2の詳細構成を例示する。
【００４７】
図１８は、第１の実施の形態に係る保護回路の異常検出例を示す模式図であって、図１８（ａ）過電圧保護（ＯＶＰ）機能を有する場合の一例、（ｂ）過電流保護（ＯＣＰ）機能を有する場合の一例である。
【００４８】
また、図１９（ａ）は、第１の実施の形態に係る保護回路の異常検出回路１０（過熱遮断回路１０）内の比較器１１の構成例、図１９（ｂ）は、過熱遮断回路１０内の比較器１１が検出する電圧と時間との関係の一例である。
【００４９】
また、図２０は、第１の実施の形態における動作例を示しており、図２０（ａ）は、ヒステリシス特性を有する場合の一例、図２０（ｂ）は、ヒステリシス特性がほとんどない場合の一例である。
【００５０】
また、図２１は、第１の実施の形態における動作例を示しており、図２１（ａ）は、異常検出回路１０、図２１（ｂ）は、負荷回路（ターゲット回路）４０、図２１（ｃ）は、パワーダウン処理の動作例である。図２２は、第１の実施の形態における動作例を示しており、図２２（ａ）は、入出力電圧のヒステリシス特性例、図２２（ｂ）は、パワーダウン処理における保護回路の動作例である。比較例２において説明したように、パワーダウン後の復帰時には出力が不安定になる場合がある。
【００５１】
また、図２３は、第１の実施の形態に係る保護回路と負荷回路（ターゲット回路）４０の概略構成例を示す模式的ブロック構成図である。レジスタ５０の内容がＨｉｇｈレベルで、且つ異常検出回路１０の出力レベルがＬｏｗレベルである場合にのみ、パワーダウン信号（ＰＤ）をＨｉｇｈレベル（正常：パワーダウン処理なし）にする。異常検出時（異常検出回路１０の出力レベルがＨｉｇｈレベルである場合）には、パワーダウン信号（ＰＤ）をＬＯＷレベル（異常：パワーダウン処理あり）にする。
【００５２】
以上説明したように、第１の実施の形態に係る誤動作防止回路および誤動作防止回路を備えた保護回路によれば、立ち上がり時（電源投入時など）における異常検出誤動作が生じるような場合でも、保護回路の立ち上げ時の誤動作を防止することができる。
【００５３】
また、遅延回路２０のみを使用した回路（比較例１）に比べて、時定数を２０％小さくすることが可能となり、回路規模（面積）を削減することができるということだけでなく、保護回路の動作までの時間を短縮することができるということも示しており、安全設計の観点からも有用といえる。
【００５４】
［第２の実施の形態］
第１の実施の形態では、切り替え時の動作を安定させるためにヒステリシス特性を設けた場合について説明したが、第２の実施の形態では、ヒステリシス特性を設けない保護回路のケースについて説明する。
【００５５】
（第２の実施の形態における比較例）
図２４は、第２の実施の形態の比較例に係る保護回路の構成例（リセット信号ｒｓｔｂを用いる場合）を示す模式的ブロック構成図である。
【００５６】
尚、図２４に示した例では、ＩＣ１０には、異常検出回路１０として、過熱遮断（ＴＳＤ）回路、過電圧保護回路、過電流保護回路などの保護回路を適用可能である。
【００５７】
図２４に例示するように、第２の実施の形態の比較例に係る保護回路は、ＩＣ１０（異常検出回路１０）と、ＮＡＮＤゲート１２とＮＯＴゲート１４とを備えるＡＮＤ回路３０とを備える。
【００５８】
回路の立ち上げ時が電源投入時である場合やパワーダウン後のシステム復帰時においては、電源電圧のレベルが不安定となる。それに伴い駆動電圧のレベルも不安定となるところ、結果的にＩＣ１０内の比較器１１から出力される比較結果を示す信号ｔｓｄが本来とは異なるものになる（誤動作が発生する）おそれがある。駆動電圧レベルが不安定になるのは、比較器１１に用いられるトランジスタが弱反転領域内での動作となってしまうことなどが原因として挙げられる。
【００５９】
そこで、回路が安定動作するまでの間（所定期間ｔR）ヒステリシスがかかった状態（過熱が検出され、保護モードとして動作する状態）にならないようにするために、リセット信号ｒｓｔｂを使用する。リセット信号ｒｓｔｂは、外部からＡＮＤ回路３０に入力され、ＡＮＤ回路３０は、検出信号ｔｓｄの出力内容に関係なく、所定期間ｔR（リセット信号ｒｓｔｂが解除されるまでの期間ｔR）後段の所定の回路にその出力を供給しないようにする。リセット信号ｒｓｔｂを解除するタイミングは、異常検出回路１０が安定動作した後のタイミングに予め設定されるため、有効な対策となる。
【００６０】
その一方で、リセット信号ｒｓｔｂを用いる方法では、以下のような問題点もあった。
【００６１】
例えば、リセット信号ｒｓｔｂを用いる方法では、専用のリセット信号が必要になり、また、電源投入時には有効であるが、パワーダウン後の復帰時には出力が不安定になり、有効とならない。また、回路内部を完全にリセットして立ち上げるために、専用のＰＯＲ回路を搭載した場合、静止時電流の増加等を招く要因となる。
【００６２】
（第２の実施の形態に係る誤動作防止回路および誤動作防止回路を備えた保護回路）
図２５は、第２の実施の形態に係る誤動作防止回路を備えた保護回路の構成例を示す模式的ブロック構成図である。
【００６３】
図２５に例示するように、第２の実施の形態に係る誤動作防止回路を備えた保護回路は、検出した異常に応じた検出信号を出力する異常検出回路１０（過熱遮断（ＴＳＤ）回路１０）と、抵抗Ｒ１と容量Ｃ１との時定数を利用した遅延回路２０と、ＮＡＮＤゲート１２とＮＯＴゲート１４とを備えるＡＮＤ回路３０とを備える。遅延回路２０とＡＮＤ回路３０とは、第１の実施の形態に係る保護回路の誤動作防止回路として機能する。
【００６４】
遅延回路２０は、異常検出回路１０が検出した検出信号ｔｓｄを、バッファ１６を用いて所定期間ΔＴ遅延させて第２の検出信号ｔｓｄ２として出力する。
【００６５】
ＡＮＤ回路３０は、異常検出回路１０が検出した検出信号ｔｓｄ（第１の検出信号ｔｓｄ１）と、遅延回路２０からの第２の検出信号ｔｓｄ２とを入力し、第１の検出信号ｔｓｄ１と第２の検出信号ｔｓｄ２との論理積をとって（すなわち、両者の信号レベルが一致した場合に）、異常検出出力信号ｔｓｄ＿ｎｅｗをターゲット回路（例えば図１６に例示する負荷回路４０）に出力する。
【００６６】
図２５に例示した誤動作防止回路を備えた保護回路の動作時（検出温度を１６０℃、解除温度を１２０℃に設定）における各種信号の波形例は、第１の実施の形態の場合と同様に、図８、図９に示される。
【００６７】
図８に示す例では、時刻ｔＡ（０．１ｍｓｅｃのタイミング）において、周囲環境温度が１２５℃にて回路を立ち上げ、その後、時刻０．５ｍｓｅｃのタイミングで、周囲環境温度が１２５℃から１７０℃まで上昇している。
【００６８】
ターゲット回路は、設定された解除温度１２０℃を上回る１２５℃にて起動されているが、立ち上がり時（電源投入時など）における異常検出誤動作によって、異常検出回路１０から出力される第１の検出信号ｔｓｄ１の信号レベルＶｔｓｄ１も時刻ｔＡにおいてＬｏｗレベルからＨｉｇｈレベルに移行している。
【００６９】
その一方で、遅延回路２０から出力される第２の検出信号ｔｓｄ２は、所定期間ΔＴ（図９に示す例では、第１の検出信号ｔｓｄ１の信号レベルＶｔｓｄ１がＨｉｇｈレベルからＬｏｗレベルに移行するタイミングまで）遅延させて出力している。したがって、第１の検出信号ｔｓｄ１と第２の検出信号ｔｓｄ２との論理積をとるＡＮＤ回路３０の出力（異常検出出力信号ｔｓｄ＿ｎｅｗ）は、時刻０．５ｍｓｅｃのタイミング（検出温度１６０℃を上回るタイミング）まで出力されない。
【００７０】
以上説明したように、ヒステリシス特性を設けない第２の実施の形態に係る誤動作防止回路および誤動作防止回路を備えた保護回路においても、立ち上がり時（電源投入時やパワーダウン後の復帰時など）における異常検出誤動作が生じるような場合でも、保護回路の立ち上げ時の誤動作を防止することができる。
【００７１】
また、第２の検出信号ｔｓｄ２を、コンデンサＣ１を有する遅延回路２０を経由してＡＮＤ回路３０に入力する構成とすることで、第２の検出信号ｔｓｄ２の電圧レベルの立ち上がりが第１の検出信号ｔｓｄ１よりも緩やかになる。これを利用して最終的にＡＮＤ回路３０にて第２の検出信号ｔｓｄ２が第１の検出信号ｔｓｄ１と同じ電圧レベルになったと認識されるまでの期間ΔＴを、第１の検出信号ｔｓｄ１のそれよりも長くなるようにしているため、遅延回路２０に用いるコンデンサＣ１の増大を抑制することができる。さらに、比較例のようにリセット信号ｒｓｔｂによって予め誤動作時間のマージンを考慮して「所定期間ｔR」出力を停止させるようにしていた例と比較して、短時間で正常なシステムの立ち上がりを実現することができる。
【００７２】
［その他の実施の形態］
上記のように、実施の形態について記載したが、この開示の一部をなす論述および図面は例示的なものであり、限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【００７３】
例えば、実施の形態において、誤動作防止回路および誤動作防止回路を備えた保護回路は、車載用の電子機器に限らず、様々な用途に用いられる電子機器に適用することができる。
【００７４】
このように、ここでは記載していない様々な実施の形態などを含む。
【産業上の利用可能性】
【００７５】
本実施の形態に係る誤動作防止回路および誤動作防止回路を備えた保護回路は、例えば、テレビ、ラジオ、ラジカセ、カーオーディオ、カーナビ、ホームシアターシステム、オーディオコンポーネント、携帯電話、スマートホン、電子楽器、エアコン等など、電気・電子機器全般に幅広く適用可能である。
【符号の説明】
【００７６】
１０…異常検出回路、過熱遮断（ＴＳＤ）回路、ＩＣ
１１…比較器
１２…ＮＡＮＤゲート
１４…ＮＯＴゲート
１６…バッファ
２０…遅延回路（フィルタ）
２２…スピーカ
３０…ＡＮＤ回路
４０…負荷回路
５０…レジスタ
Ｃ１…容量
Ｄ…ダイオード
ＦＢ…フィードバック信号
ＰＤ…パワーダウン信号
Ｑ…地点
Ｒ１…抵抗
ｒｓｔｂ…リセット信号
ｔＡ…時刻
ｔｓｄ＿ｎｅｗ…異常検出出力信号
ｔｓｄ１…第１の検出信号
ｔｓｄ２…第２の検出信号
ｔR…所定期間、解除タイミング
ｔｓｄ…検出信号
Ｖｏｕｔ…温度検出信号
ＶREF2…基準電圧
Ｖｔｓｄ１、Ｖｔｓｄ２…信号レベル
ΔＴ…所定期間、遅延時間
【図１】
2018019499.tif 000003
【図２】
2018019499.tif 000004
【図３】
2018019499.tif 000005
【図４】
2018019499.tif 000006
【図５】
2018019499.tif 000007
【図６】
2018019499.tif 000008
【図７】
2018019499.tif 000009
【図８】
2018019499.tif 000010
【図９】
2018019499.tif 000011
【図１０】
2018019499.tif 000012
【図１１】
2018019499.tif 000013
【図１２】
2018019499.tif 000014
【図１３】
2018019499.tif 000015
【図１４】
2018019499.tif 000016
【図１５】
2018019499.tif 000017
【図１６】
2018019499.tif 000018
【図１７】
2018019499.tif 000019
【図１８】
2018019499.tif 000020
【図１９】
2018019499.tif 000021
【図２０】
2018019499.tif 000022
【図２１】
2018019499.tif 000023
【図２２】
2018019499.tif 000024
【図２３】
2018019499.tif 000025
【図２４】
2018019499.tif 000026
【図２５】
2018019499.tif 000027