(57)【要約】      （修正有）【課題】装置内の信号線、特に複数基板が接続されるバックボードにおける信号線を少なくすること。【解決手段】複数のスレーブ基板１２０を複数のグループに分けて、複数のグループの各々に含まれるスレーブ基板１２０に第１のバス配線１５０で接続され、第１のタイミング信号を送信するとともに、複数のグループの各々に含まれるスレーブ基板１２０に第２のバス配線１５１で接続され、第１のタイミング信号とは異なるタイミングを示す第２のタイミング信号を送信するタイミング制御部１１１と、複数のグループの各々から１つずつ選択されたスレーブ基板１２０に、第３のバス配線１５２で接続され、第３のバス配線１５２に送信される監視データ信号を監視する監視部１１２と、を備える。スレーブ基板１２０は、第１のタイミング信号に従って第１のデータを、第２のタイミング信号に従って第２のデータを監視データ信号に載せる。【選択図】図３
2018128889.tif 000002
【特許請求の範囲】
【請求項１】
バックボードに、複数の被監視基板からなる第１の被監視基板群及び監視基板が着脱自在に接続され、当該複数の被監視基板の各々が第１のデータ及び第２のデータを各々に載せた複数の監視データ信号を当該監視基板で監視する電子装置であって、
前記監視基板は、
前記複数の被監視基板を複数のグループに分けて、前記複数のグループの各々に含まれる複数の被監視基板により各々が構成されている複数の第２の被監視基板群の各々に、複数の第１のバス配線の各々で接続され、前記複数の監視データ信号の各々に前記第１のデータを載せるタイミングが前記複数のグループ毎にずれるように、互いに異なる複数の第１のタイミング信号の各々を前記複数の第１のバス配線の各々に送信するとともに、前記複数の第２の被監視基板群の各々に、複数の第２のバス配線の各々で接続され、前記複数の監視データ信号の各々に前記第２のデータを載せるタイミングが前記複数のグループ毎にずれるように、互いに異なる複数の第２のタイミング信号の各々を前記複数の第２のバス配線の各々に送信するタイミング制御部と、
前記複数の第２の被監視基板群の各々から１つずつ選択された複数の被監視基板により各々が構成されている複数の第３の被監視基板群の各々に、複数の第３のバス配線の各々で接続され、当該複数の第３のバス配線に送信される前記複数の監視データ信号を監視する監視部と、を備え、
前記第１の被監視基板群に含まれている各々の被監視基板は、前記複数の第１のタイミング信号の各々に従って前記第１のデータを、前記第２のタイミング信号の各々に従って前記第２のデータを前記複数の監視データ信号の各々に載せること
を特徴とする電子装置。
【請求項２】
前記被監視基板は、
前記複数の第１のバス配線の１つ及び前記複数の第３のバス配線の１つに接続され、前記被監視基板が前記バックボードに実装されているか否かを示す実装検出データを、前記第１のデータとして前記複数の監視データ信号に含まれる一の監視データ信号に載せる実装検出部と、
前記複数の第２のバス配線の１つ及び前記実装検出部が接続された第３のバス配線に接続され、前記被監視基板における電源の電圧が正常か否かを示す電源監視データを、前記第２のデータとして前記一の監視データ信号に載せる電源監視部と、を備えること
を特徴とする請求項１に記載の電子装置。
【請求項３】
前記複数の第１のタイミング信号の各々は、前記複数のグループ毎に異なる第１の期間において有意レベルとなる第１のパルスであり、
前記複数の第２のタイミング信号の各々は、前記複数のグループ毎に異なるとともに、前記第１の期間とは異なる第２の期間において有意レベルとなる第２のパルスであり、
前記実装検出部は、前記被監視基板が前記バックボードに実装されている場合には、前記第１の期間に前記一の監視データ信号を有意レベルとし、
前記電源監視部は、前記被監視基板における電源の電圧が異常である場合に、前記第２の期間に前記一の監視データ信号を有意レベルとすること
を特徴とする請求項２に記載の電子装置。
【請求項４】
前記被監視基板は、
前記複数の第１のバス配線の１つ及び前記複数の第３のバス配線の１つに接続され、前記被監視基板が前記バックボードに実装されているか否かを示す実装検出データを、前記第１のデータとして前記複数の監視データ信号に含まれる一の監視データ信号に載せる実装検出部と、
前記複数の第２のバス配線の１つ及び前記実装検出部が接続された第３のバス配線に接続され、前記被監視基板における電源の状態を示すシリアルデータを、前記第２のデータとして前記一の監視データ信号に載せる電源監視部と、を備えること
を特徴とする請求項１に記載の電子装置。
【請求項５】
前記複数の第１のタイミング信号の各々は、前記複数のグループ毎に異なる第１の期間において有意レベルとなる第１のパルスであり、
前記複数の第２のタイミング信号の各々は、前記複数のグループ毎に異なるとともに、前記第１の期間とは異なる第２の期間において有意レベルとなる第２のパルスであり、
前記実装検出部は、前記被監視基板が前記バックボードに実装されている場合には、前記第１の期間に前記一の監視データ信号を有意レベルとし、
前記電源監視部は、前記第２の期間に前記シリアルデータを前記一の監視データ信号に載せること
を特徴とする請求項４に記載の電子装置。
【請求項６】
前記被監視基板は、
前記複数の第１のバス配線の１つ及び前記複数の第３のバス配線の１つに接続され、前記被監視基板が前記バックボードに実装されているか否かを示す実装検出データを、前記第１のデータとして前記複数の監視データ信号に含まれる一の監視データ信号に載せる実装検出部と、
前記複数の第２のバス配線の１つ及び前記実装検出部が接続された第３のバス配線に接続され、前記被監視基板の状態を示すシリアルデータを、前記第２のデータとして前記一の監視データ信号に載せる状態監視部と、を備えること
を特徴とする請求項１に記載の電子装置。
【請求項７】
前記複数の第１のタイミング信号の各々は、前記複数のグループ毎に異なる第１の期間において有意レベルとなる第１のパルスであり、
前記複数の第２のタイミング信号の各々は、前記複数のグループ毎に異なるとともに、前記第１の期間とは異なる第２の期間において有意レベルとなる第２のパルスであり、
前記実装検出部は、前記被監視基板が前記バックボードに実装されている場合には、前記第１の期間に前記一の監視データ信号を有意レベルとし、
前記状態監視部は、前記第２の期間に前記シリアルデータを前記一の監視データ信号に載せること
を特徴とする請求項６に記載の電子装置。
【請求項８】
バックボードに、複数の被監視基板からなる第１の被監視基板群及び監視基板が着脱自在に接続され、当該複数の被監視基板の各々がデータを各々に載せた複数の監視データ信号を監視する電子装置であって、
前記監視基板は、
前記複数の被監視基板を複数のグループに分けて、前記複数のグループの各々に含まれる複数の被監視基板により各々が構成されている複数の第２の被監視基板群の各々に、複数の第１のバス配線の各々で接続され、前記複数の監視データ信号の各々に前記データを載せるタイミングが前記複数のグループ毎にずれるように、互いに異なる複数のタイミング信号の各々を前記複数の第１のバス配線の各々に送信するタイミング制御部と、
前記複数の第２の被監視基板群の各々から１つずつ選択された複数の被監視基板により各々が構成されている複数の第３の被監視基板群の各々に、複数の第２のバス配線の各々で接続され、当該複数の第２のバス配線に送信される前記複数の監視データ信号を監視する監視部と、を備え、
前記第１の被監視基板群に含まれている各々の被監視基板は、前記複数のタイミング信号の各々に従って前記データを前記複数の監視データ信号の各々に載せること
を特徴とする電子装置。
【請求項９】
前記被監視基板は、前記複数の第１のバス配線の１つ及び前記複数の第２のバス配線の１つに接続され、前記被監視基板における電源の電圧が正常か否かを示す電源監視データを、前記データとして前記複数の監視データ信号に含まれる一の監視データ信号に載せる電源監視部を備えること
を特徴とする請求項８に記載の電子装置。
【請求項１０】
前記タイミング信号は、前記複数のグループ毎に異なる期間において有意レベルとなるパルスであり、
前記電源監視部は、前記被監視基板における電源の電圧が異常である場合に、前記パルスが有意レベルである期間に前記一の監視データ信号を有意レベルとすること
を特徴とする請求項９に記載の電子装置。
【請求項１１】
バックボードに、複数の被監視基板からなる第１の被監視基板群及び監視基板が着脱自在に接続され、当該複数の被監視基板の各々が第１のデータ及び第２のデータを各々に載せた複数の監視データ信号を当該監視基板で監視する電子装置であって、
前記監視基板は、
前記複数の被監視基板を複数のグループに分けて、前記複数のグループの各々に含まれる複数の被監視基板により各々が構成されている複数の第２の被監視基板群の各々に、複数の第１のバス配線の各々で接続され、前記複数の監視データ信号の各々に前記第１のデータ及び前記第２のデータを載せるタイミングが前記複数のグループ毎にずれるように、互いに異なる複数のタイミング信号の各々を前記複数の第１のバス配線の各々に送信するタイミング制御部と、
前記複数の第２の被監視基板群の各々から１つずつ選択された複数の被監視基板により各々が構成されている複数の第３の被監視基板群の各々に、複数の第２のバス配線の各々で接続され、当該複数の第２のバス配線に送信される前記複数の監視データ信号を監視する監視部と、を備え、
前記第１の被監視基板群に含まれている各々の被監視基板は、前記複数のタイミング信号の各々に基づいて、前記第１のデータ及び前記第２のデータを前記複数の監視データ信号の各々に載せること
を特徴とする電子装置。
【請求項１２】
前記被監視基板は、
前記第１のバス配線の１つ及び前記複数の第２のバス配線の１つに接続され、前記被監視基板が前記バックボードに実装されているか否かを示す実装検出データを、前記第１のデータとして前記複数の監視データ信号に含まれる一の監視データ信号に載せる実装検出部と、
前記実装検出部が接続された第１のバス配線及び前記実装検出部が接続された第２のバス配線に接続され、前記被監視基板における電源の電圧が正常か否かを示す電源監視データを、前記第２のデータとして前記一の監視データ信号に載せる電源監視部と、を備えること
を特徴とする請求項１１に記載の電子装置。
【請求項１３】
前記複数のタイミング信号の各々は、前記複数のグループ毎に異なる第１の期間において有意レベルとなるパルスであり、
前記被監視基板は、前記複数のタイミング信号に含まれる一のタイミング信号を遅延させて、前記複数のグループ毎に異なるとともに、前記第１の期間とは異なる第２の期間において有意レベルとなるパルスである遅延タイミング信号を生成する遅延部をさらに備えるとともに、前記一のタイミング信号及び当該遅延タイミング信号の一方を前記実装検出部に供給し、前記一のタイミング信号及び当該遅延タイミング信号の他方を前記電源監視部に供給し、
前記実装検出部は、前記被監視基板が前記バックボードに実装されている場合には、前記一方が有意レベルである期間に前記一の監視データ信号を有意レベルとし、
前記電源監視部は、前記被監視基板における電源の電圧が異常である場合に、前記他方が有意レベルである期間に前記一の監視データ信号を有意レベルとすること
を特徴とする請求項１２に記載の電子装置。
【請求項１４】
前記複数のタイミング信号の各々は、前記複数のグループ毎に異なる期間において有意レベルとなるパルスであり、
前記実装検出部及び前記電源監視部は、前記被監視基板が前記バックボードに実装されておらず、かつ、前記被監視基板における電源の電圧が異常である第１の場合、前記被監視基板が前記バックボードに実装され、かつ、前記被監視基板における電源の電圧が異常である第２の場合、及び、前記被監視基板が前記バックボードに実装され、かつ、前記被監視基板における電源の電圧が正常である第３の場合のそれぞれにおいて、前記パルスが有意レベルである期間における前記一の監視データ信号の電位が異なるようにすること
を特徴とする請求項１２に記載の電子装置。
【請求項１５】
バックボードに、複数の実装ユニットからなる第１の実装ユニット群及び監視基板が着脱自在に接続され、当該複数の実装ユニットの各々が第１のデータ及び第２のデータを各々に載せた複数の監視データ信号を当該監視基板で監視する電子装置であって、
前記監視基板は、
前記複数の実装ユニットを複数のグループに分けて、前記複数のグループの各々に含まれる複数の実装ユニットにより各々が構成されている複数の第２の実装ユニット群の各々に、複数の第１のバス配線の各々で接続され、前記複数の監視データ信号の各々に前記第１のデータを載せるタイミングが前記複数のグループ毎にずれるように、互いに異なる複数の第１のタイミング信号の各々を前記複数の第１のバス配線の各々に送信するとともに、前記複数の第２の実装ユニット群の各々に複数の第２のバス配線の各々で接続され、前記複数の監視データ信号の各々に前記第２のデータを載せるタイミングが前記複数のグループ毎にずれるように、互いに異なる複数の第２のタイミング信号の各々を前記複数の第２のバス配線の各々に送信するタイミング制御部と、
前記複数の第２の実装ユニット群の各々から１つずつ選択された複数の実装ユニットにより各々が構成されている複数の第３の実装ユニット群の各々に、複数の第３のバス配線の各々で接続され、当該複数の第３のバス配線に送信される前記複数の監視データ信号を監視する監視部と、を備え、
前記第１の実装ユニット群に含まれている各々の実装ユニットは、前記複数の第１のタイミング信号の各々に従って前記第１のデータを、前記第２のタイミング信号の各々に従って前記第２のデータを前記複数の監視データ信号の各々に載せること
を特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置に関し、特に、バックボードに、複数の被監視基板及び監視基板が着脱自在に接続され、複数の被監視基板の各々が第１のデータ及び第２のデータを載せた複数の監視データ信号を監視基板で監視する電子装置に関する。
【背景技術】
【０００２】
複数基板が実装される装置においては、例えば、上位に設けられる装置に対して各基板の状態を通知する必要がある。通知する状態としては、各基板の実装状態又は電源状態等が必要とされ、装置内の基板間で情報のやり取りを行う。
【０００３】
従来の装置においては、実装信号と電源アラーム信号とを、基板間において１対１で送受信して、それぞれの基板の状態を監視する方法であった（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−９４９７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の装置は上述のように構成され、複数基板が実装される装置において、複数の基板が１対１で接続されているため、監視する信号線が監視する基板毎に増え信号線が多くなるという問題点があった。
【０００６】
そこで、本発明は、以上のような問題点を解消するためになされたもので、装置内の信号線、特に複数基板が接続されるバックボードにおける信号線を少なくすることを目的としている。
【課題を解決するための手段】
【０００７】
本発明の第１の態様に係る電子装置は、バックボードに、複数の被監視基板からなる第１の被監視基板群及び監視基板が着脱自在に接続され、当該複数の被監視基板の各々が第１のデータ及び第２のデータを各々に載せた複数の監視データ信号を当該監視基板で監視する電子装置であって、前記監視基板は、前記複数の被監視基板を複数のグループに分けて、前記複数のグループの各々に含まれる複数の被監視基板により各々が構成されている複数の第２の被監視基板群の各々に、複数の第１のバス配線の各々で接続され、前記複数の監視データ信号の各々に前記第１のデータを載せるタイミングが前記複数のグループ毎にずれるように、互いに異なる複数の第１のタイミング信号の各々を前記複数の第１のバス配線の各々に送信するとともに、前記複数の第２の被監視基板群の各々に、複数の第２のバス配線の各々で接続され、前記複数の監視データ信号の各々に前記第２のデータを載せるタイミングが前記複数のグループ毎にずれるように、互いに異なる複数の第２のタイミング信号の各々を前記複数の第２のバス配線の各々に送信するタイミング制御部と、前記複数の第２の被監視基板群の各々から１つずつ選択された複数の被監視基板により各々が構成されている複数の第３の被監視基板群の各々に、複数の第３のバス配線の各々で接続され、当該複数の第３のバス配線に送信される前記複数の監視データ信号を監視する監視部と、を備え、前記第１の被監視基板群に含まれている各々の被監視基板は、前記複数の第１のタイミング信号の各々に従って前記第１のデータを、前記第２のタイミング信号の各々に従って前記第２のデータを前記複数の監視データ信号の各々に載せることを特徴とする。
【０００８】
本発明の第２の態様に係る電子装置は、バックボードに、複数の被監視基板からなる第１の被監視基板群及び監視基板が着脱自在に接続され、当該複数の被監視基板の各々がデータを各々に載せた複数の監視データ信号を監視する電子装置であって、前記監視基板は、前記複数の被監視基板を複数のグループに分けて、前記複数のグループの各々に含まれる複数の被監視基板により各々が構成されている複数の第２の被監視基板群の各々に、複数の第１のバス配線の各々で接続され、前記複数の監視データ信号の各々に前記第１のデータを載せるタイミングが前記複数のグループ毎にずれるように、互いに異なる複数のタイミング信号の各々を前記複数の第１のバス配線の各々に送信するタイミング制御部と、前記複数の第２の被監視基板群の各々から１つずつ選択された複数の被監視基板により各々が構成されている複数の第３の被監視基板群の各々に、複数の第２のバス配線の各々で接続され、当該複数の第２のバス配線に送信される前記複数の監視データ信号を監視する監視部と、を備え、前記第１の被監視基板群に含まれている各々の被監視基板は、前記複数のタイミング信号の各々に従って前記データを前記複数の監視データ信号の各々に載せることを特徴とする。
【０００９】
本発明の第３の態様に係る電子装置は、バックボードに、複数の被監視基板からなる第１の被監視基板群及び監視基板が着脱自在に接続され、当該複数の被監視基板の各々が第１のデータ及び第２のデータを各々に載せた複数の監視データ信号を当該監視基板で監視する電子装置であって、前記監視基板は、前記複数の被監視基板を複数のグループに分けて、前記複数のグループの各々に含まれる複数の被監視基板により各々が構成されている複数の第２の被監視基板群の各々に、複数の第１のバス配線の各々で接続され、前記複数の監視データ信号の各々に前記第１のデータ及び前記第２のデータを載せるタイミングが前記複数のグループ毎にずれるように、互いに異なる複数のタイミング信号の各々を前記複数の第１のバス配線の各々に送信するタイミング制御部と、前記複数の第２の被監視基板群の各々から１つずつ選択された複数の被監視基板により各々が構成されている複数の第３の被監視基板群の各々に、複数の第２のバス配線の各々で接続され、当該複数の第２のバス配線に送信される前記複数の監視データ信号を監視する監視部と、を備え、前記第１の被監視基板群に含まれている各々の被監視基板は、前記複数のタイミング信号の各々に基づいて、前記第１のデータ及び前記第２のデータを前記複数の監視データ信号の各々に載せることを特徴とする。
【００１０】
本発明の第４の態様に係る電子装置は、バックボードに、複数の実装ユニットからなる第１の実装ユニット群及び監視基板が着脱自在に接続され、当該複数の実装ユニットの各々が第１のデータ及び第２のデータを各々に載せた複数の監視データ信号を当該監視基板で監視する電子装置であって、前記監視基板は、前記複数の実装ユニットを複数のグループに分けて、前記複数のグループの各々に含まれる複数の実装ユニットにより各々が構成されている複数の第２の実装ユニット群の各々に、複数の第１のバス配線の各々で接続され、前記複数の監視データ信号の各々に前記第１のデータを載せるタイミングが前記複数のグループ毎にずれるように、互いに異なる複数の第１のタイミング信号の各々を前記複数の第１のバス配線の各々に送信するとともに、前記複数の第２の実装ユニット群の各々に複数の第２のバス配線の各々で接続され、前記複数の監視データ信号の各々に前記第２のデータを載せるタイミングが前記複数のグループ毎にずれるように、互いに異なる複数の第２のタイミング信号の各々を前記複数の第２のバス配線の各々に送信するタイミング制御部と、前記複数の第２の実装ユニット群の各々から１つずつ選択された複数の実装ユニットにより各々が構成されている複数の第３の実装ユニット群の各々に、複数の第３のバス配線の各々で接続され、当該複数の第３のバス配線に送信される前記複数の監視データ信号を監視する監視部と、を備え、前記第１の実装ユニット群に含まれている各々の実装ユニットは、前記複数の第１のタイミング信号の各々に従って前記第１のデータを、前記第２のタイミング信号の各々に従って前記第２のデータを前記複数の監視データ信号の各々に載せることを特徴とする。
【発明の効果】
【００１１】
本発明の一態様によれば、装置内の信号線、特に複数基板が接続されるバックボードにおける信号線を少なくすることができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１に係る電子装置を示す全体構成図である。
【図２】実施の形態１に係る電子装置における電気回路の構成例を概略的に示す回路構成図である。
【図３】実施の形態１に係る電子装置における複数基板の実装を示す全体構成図である。
【図４】実施の形態１に係る電子装置におけるバス通信を示したタイミングチャート図である。
【図５】実施の形態２に係る電子装置を示す全体構成図である。
【図６】実施の形態２に係る電子装置における電気回路の構成例を概略的に示す回路構成図である。
【図７】実施の形態２に係る電子装置における複数基板の実装を示す全体構成図である。
【図８】実施の形態３に係る電子装置を示す全体構成図である。
【図９】実施の形態３に係る電子装置における電気回路の構成例を概略的に示す回路構成図である。
【図１０】実施の形態３に係る電子装置における複数基板の実装を示す全体構成図である。
【図１１】実施の形態４に係る電子装置における電気回路の構成例を概略的に示す回路構成図である。
【図１２】実施の形態５に係る電子装置を示す全体構成図である。
【図１３】実施の形態５に係る電子装置における電気回路の構成例を概略的に示す回路構成図である。
【図１４】実施の形態６に係る電子装置を示す全体構成図である。
【図１５】実施の形態６に係る電子装置における電気回路の構成例を概略的に示す回路構成図である。
【図１６】実施の形態７に係る電子装置を示す全体構成図である。
【図１７】実施の形態７に係る電子装置における電気回路の構成例を概略的に示す回路構成図である。
【図１８】実施の形態７における抵抗値の組み合わせと、実装状態及び電源状態の組み合わせとによる、監視データ信号の入力電位の値を説明するための表である。
【発明を実施するための形態】
【００１３】
実施の形態１．
図１は、実施の形態１に係る電子装置１００を示す全体構成図である。
電子装置１００は、マスタ基板１１０と、複数のスレーブ基板１２０とが、バックボード１３０に実装されている。
マスタ基板１１０は、監視を行う監視基板であり、スレーブ基板１２０は、監視が行われる被監視基板である。なお、電子装置１００に実装されている複数のスレーブ基板１２０を第１の被監視基板群ともいう。
【００１４】
複数の基板が実装される通信装置等の電子装置１００では、図１のように監視を行うマスタ基板１１０と、監視が行われるスレーブ基板１２０との間を、バックボード１３０を介して信号線が接続される。なお、マスタ基板１１０とスレーブ基板１２０とは、バックボード１３０を介して主電源が給電されることで動作を行うこととする。
【００１５】
マスタ基板１１０は、タイミング制御部１１１と、監視部１１２とを備える。
タイミング制御部１１１は、スレーブ基板１２０に対して送信する監視信号（タイミング信号）を生成及び制御する。
監視部１１２は、スレーブ基板１２０から受信した監視データ信号１０１の監視を行う。監視データ信号１０１には、スレーブ基板１２０によりデータが載せられる。
【００１６】
監視部１１２及びタイミング制御部１１１は、例えば、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｌｌａｙ）により実現される。
【００１７】
スレーブ基板１２０は、実装検出部１２１と、電源監視部１２２とを備える。
実装検出部１２１は、自基板がバックボード１３０に実装されているか否かを判断する。そして、実装検出部１２１は、タイミング制御部１１１からの監視信号に従って、自基板がバックボード１３０に実装されているか否かを示す実装検出データ（第１のデータ）を監視データ信号１０１に載せる。
電源監視部１２２は、自基板にて電源異常が発生しているか否かを判断する。そして、電源監視部１２２は、タイミング制御部１１１からの監視信号に従って、自基板における電源の電圧が正常か否かを示す電源監視データ（第２のデータ）を監視データ信号１０１に載せる。なお、スレーブ基板１２０における電源の電圧は、例えば、バックボード１３０からスレーブ基板１２０に供給される電源の電圧、又は、バックボード１３０からスレーブ基板１２０に供給される電源をもとにスレーブ基板１２０内で生成される電源の電圧である。
【００１８】
マスタ基板１１０とスレーブ基板１２０との間の監視信号は、タイミング制御部１１１から実装検出部１２１に対して送信される検出有効パルス１０２（第１のタイミング信号）と、電源監視部１２２に対して送信される監視有効パルス１０３（第２のタイミング信号）とで構成される。
監視データ信号１０１は、実装検出部１２１及び電源監視部１２２からワイヤードＯＲで監視部１１２に送信される。
【００１９】
図２は、実施の形態１に係る電子装置１００における電気回路の構成例を概略的に示す回路構成図である。
マスタ基板１１０には、検出有効パルス１０２を未出力時にハイインピーダンスとするためのバッファ制御部１１３Ａが設けられ、また、同様に監視有効パルス１０３を未出力時にハイインピーダンスとするためのバッファ制御部１１３Ｂが設けられている。なお、バッファ制御部１１３Ａ及びバッファ制御部１１３Ｂの各々を特に区別する必要がない場合には、バッファ制御部１１３という。
ここで、バッファ制御部１１３は、出力ＯＮ及びＯＦＦ機能付きの汎用バッファＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）により構成することができる。
【００２０】
また、マスタ基板１１０には、検出有効パルス１０２と監視有効パルス１０３とが無意の場合に、監視データ信号１０１をＨｉｇｈレベルとするために、電位ＶＤＤに接続されたプルアップの抵抗１１４が設けられている。
【００２１】
スレーブ基板１２０には、それぞれの信号の衝突を防ぐために、実装検出部１２１にダイオード１２３が設けられ、電源監視部１２２にダイオード１２４が設けられる。
電源監視部１２２には、さらに、スイッチ１２５と、電源監視回路１２６とが設けられる。
【００２２】
スイッチ１２５は、電源監視回路１２６の監視結果に応じて、電源正常状態と異常状態とを示す。スイッチ１２５は、例えば、フォトカプラにより実現することができる。また、スイッチ１２５は、電源監視回路１２６に接続される。
電源監視回路１２６は、スレーブ基板１２０の電源が正常な電圧になっているか否かを監視する。電源監視回路１２６における監視結果が正常電圧の場合は、スイッチ１２５は、ＯＦＦ状態を示し、その監視結果が異常電圧の場合は、スイッチ１２５は、ＯＮ状態を示す。
【００２３】
スレーブ基板１２０の実装検出部１２１及び電源監視部１２２は、図２に示す回路で構成される。実装検出部１２１は、ダイオード１２３のみの構成とし、電源監視部１２２は、ダイオード１２４、スイッチ１２５及び電源監視回路１２６の構成とする。
【００２４】
なお、マスタ基板１１０とスレーブ基板１２０とは、バックボード１３０とそれぞれの基板間をコネクタ１３１Ａ、１３１Ｂで接続されている。
【００２５】
図３は、実施の形態１に係る電子装置１００における複数基板の実装を示す全体構成図である。
電子装置１００に実装されている複数のスレーブ基板１２０は、Ｍ個（Ｍは２以上の整数）のグループに分けられている。Ｍ個のグループの各々に含まれているＮ個（Ｎは２以上の整数）のスレーブ基板１２０は、タイミング制御部１１１から延びるＭ本の検出有効パルス用信号線１４０の各々に第１のバス配線１５０で接続されている。ここで、Ｍ個のグループの各々に含まれているＮ個のスレーブ基板１２０を第２の被監視基板群ともいう。
実施の形態１においては、Ｍ＝３及びＮ＝８であるが、これらの数については、これらに限定されるものではない。
【００２６】
また、Ｍ個のグループの各々に含まれているＮ個のスレーブ基板１２０は、タイミング制御部１１１から延びるＭ本の監視有効パルス用信号線１４１の各々に第２のバス配線１５１で接続されている。
さらに、Ｍ個のグループの各々に含まれているＮ個のスレーブ基板１２０から１つずつ選択されたＭ個のスレーブ基板１２０は、監視部１１２から延びるＮ本の監視データ信号用信号線１４２の各々に、第３のバス配線１５２で接続されている。ここで、１本の監視データ信号用信号線１４２に接続されているＭ個のスレーブ基板１２０を、第３の被監視基板群ともいう。
【００２７】
そして、タイミング制御部１１１は、Ｍ個のグループの各々で異なる複数の検出有効パルス１０２の各々を、Ｍ本の検出有効パルス用信号線１４０の各々で送信し、Ｍ個のグループの各々で異なる複数の監視有効パルス１０３の各々を、Ｍ本の監視有効パルス用信号線１４１の各々で送信する。
【００２８】
監視部１１２は、Ｎ本の監視データ信号用信号線１４２で送られてくるＮ個の監視データ信号１０１により、Ｍ×Ｎ個のスレーブ基板１２０の監視を行う。以上のような構成により、Ｍ個のグループの各々に含まれているＮ個のスレーブ基板１２０の各々に対して時分割で検出有効パルス１０２及び監視有効パルス１０３を送信するとともに、Ｍ個のグループに対して時分割で検出有効パルス１０２及び監視有効パルス１０３を送信することにより、マスタ基板１１０は、何れのスレーブ基板１２０が実装されているかと、何れのスレーブ基板１２０で電源異常が発生しているのかとを監視することができる。
【００２９】
次に動作について詳細を説明する。
マスタ基板１１０のタイミング制御部１１１は、時分割で、検出有効パルス１０２と監視有効パルス１０３とを送出する。
【００３０】
各有効パルスを未出力時にハイインピーダンスとするために設けられたバッファ制御部１１３は、入力ピンをＧＮＤ固定接続（Ｌｏｗレベル）とし、バッファ出力ＯＮ／ＯＦＦピンにそれぞれの有効パルスを接続する。バッファ出力ＯＮ／ＯＦＦピンは、Ｌｏｗレベルの場合にバッファ出力ＯＮとなる。検出有効パルス１０２と監視有効パルス１０３は、それぞれＬｏｗレベル有意とするため、バッファ制御部１１３は、それぞれの有効パルスが送出される時にはバッファ制御部１１３の出力がＯＮとなり、入力ピンと同じＬｏｗレベル（有意レベル）が送出される。なお、それぞれの有効パルスが送出されない場合は、バッファ出力ＯＮ／ＯＦＦピンは、Ｈｉｇｈレベル（無意レベル）となるため、バッファ制御部１１３の出力はＯＦＦとなりハイインピーダンス状態となる。
【００３１】
監視部１１２は、スレーブ基板１２０からの監視データ信号１０１を入力して監視を行う。入力される監視データ信号１０１において、実装状態と電源異常状態とは、それぞれＬｏｗレベル有意とする。このため、例えば、スレーブ基板１２０が実装されていない場合に、監視データ信号１０１がＨｉｇｈレベル（無意レベル）となるように、マスタ基板１１０側に電位ＶＤＤに接続されたプルアップの抵抗１１４が設けられている。一方、スレーブ基板１２０が実装されている場合には、監視データ信号１０１は、Ｌｏｗレベル（有意レベル）となる。
【００３２】
先ず、実装検出の動作について説明する。スレーブ基板１２０が実装されている場合は、バックボード１３０を介して、検出有効パルス１０２がスレーブ基板１２０に入力され、実装検出部１２１に設けられたダイオード１２３を介してバックボード１３０及びマスタ基板１１０に監視データ信号１０１としてＬｏｗレベルが送信される。前述したようにバックボード１３０にスレーブ基板１２０が実装されていない場合は、監視データ信号としてＨｉｇｈレベルが送信される。
以上のように、検出有効パルス１０２がＬｏｗレベルとなっているタイミングで、実装検出部１２１は、実装検出データを監視データ信号１０１に載せることができる。
【００３３】
次に、電源監視の動作について説明する。スレーブ基板１２０内にある電源監視部１２２の電源監視回路１２６においてスレーブ基板１２０の電源が正常な電圧になっているか否かを判断する。そして、電源監視回路１２６は、正常電圧と判断した場合には、スイッチ１２５をＯＦＦ状態にし、異常電圧と判断した場合は、スイッチ１２５をＯＮ状態とする。
【００３４】
マスタ基板１１０のタイミング制御部１１１から出力された監視有効パルス１０３は、バックボード１３０を介してスレーブ基板１２０に入力され、スレーブ基板１２０で正常電圧の場合は、スイッチ１２５がＯＦＦ状態となり信号が未接続状態と見えるため、マスタ基板１１０における監視データ信号１０１は、Ｈｉｇｈレベルのままとなる。
【００３５】
一方、スレーブ基板１２０で異常電圧の場合は、スイッチ１２５がＯＮ状態を示すため、ダイオード１２４を介して、バックボード１３０及びマスタ基板１１０に監視データ信号１０１としてＬｏｗレベルが出力される。
以上のように、監視有効パルス１０３がＬｏｗレベルとなっているタイミングで、電源監視部１２２は、電源監視データを監視データ信号１０１に載せることができる。
【００３６】
前述した通り、検出有効パルス１０２と監視有効パルス１０３とは、時分割で送出されるため、監視部１１２における実装検出と電源監視とは、入力される監視データ信号１０１にて各々のタイミングで実施可能である。
【００３７】
図４は、実施の形態１に係る電子装置１００におけるバス通信を示したタイミングチャート図である。
図４に示されているタイミングチャートは、Ｎ本の監視データ信号用信号線１４２の内の何れか１本の監視データ信号用信号線１４２を介して検出される監視データ信号１０１を説明するためのタイミングチャートである。
【００３８】
まず、マスタ基板１１０のタイミング制御部１１１は、Ｍ本の検出有効パルス用信号線１４０の各々の検出有効パルス１０２と、Ｍ本の監視有効パルス用信号線１４１の各々の監視有効パルス１０３とに、時分割で有効パルスであるＬｏｗレベルを出力する。
例えば、図４では、タイミング制御部１１１は、Ｍ本の検出有効パルス用信号線１４０の各々にＬｏｗレベルの検出有効パルス１０２を順番に送信した後に、Ｍ本の監視有効パルス用信号線１４１の各々にＬｏｗレベルの監視有効パルス１０３を順番に送信する。これにより、検出有効パルス１０２及び監視有効パルス１０３は、Ｍ個のグループ内において時分割でＬｏｗレベルとなるとともに、検出有効パルス１０２及び監視有効パルス１０３の各々は、Ｍ個のグループ毎に時分割でＬｏｗレベルとなる。
【００３９】
監視部１１２は、マスタ基板１１０の監視部１１２に入力される監視データ信号１０１の電圧レベルにより、それぞれのスレーブ基板１２０の状態を示すデータの取り込みを行う。監視部１１２内でのデータ取り込みは、検出有効パルス１０２及び監視有効パルス１０３に同期して行われることで、スレーブ基板１２０毎の実装状態と電源状態との判定を行うことができる。
【００４０】
例えば、図４に示されている検出有効パルス出力［１］に示されているように、Ｍ本の検出有効パルス用信号線１４０の内の１本目の検出有効パルス用信号線１４０の検出有効パルス１０２がＬＯＷレベルにされた場合、１本目の検出有効パルス用信号線１４０に接続されているＮ個のスレーブ基板１２０の内、図４の対象となっている１本の監視データ信号用信号線１４２に接続されているスレーブ基板１２０が、バックボード１３０に実装されている場合には、監視データ信号１０１もＬｏｗレベルとなり、監視部１１２は、このスレーブ基板１２０が実装されていることを検出することができる。
【００４１】
一方、図４に示されている検出有効パルス出力［Ｍ］に示されているように、Ｍ本の検出有効パルス用信号線１４０の内のＭ本目の検出有効パルス用信号線１４０の検出有効パルス１０２がＬＯＷレベルにされた場合、Ｍ本目の検出有効パルス用信号線１４０に接続されているＮ個のスレーブ基板１２０の内、図４の対象となっている１本の監視データ信号用信号線１４２に接続されているスレーブ基板１２０が、バックボード１３０に実装されていない場合には、監視データ信号１０１はＨｉｇｈレベルのままとなり、監視部１１２は、このスレーブ基板１２０が実装されていないことを検出することができる。
【００４２】
また、図４に示されている監視有効パルス出力［１］に示されているように、Ｍ本の監視有効パルス用信号線１４１の内の１本目の監視有効パルス用信号線１４１の監視有効パルス１０３がＬＯＷレベルにされた場合、１本目の監視有効パルス用信号線１４１に接続されているＮ個のスレーブ基板１２０の内、図４の対象となっている１本の監視データ信号用信号線１４２に接続されているスレーブ基板１２０の電源が異常電圧である場合には、スイッチ１２５がＯＮ状態とされて、監視データ信号１０１もＬｏｗレベルとなり、監視部１１２は、このスレーブ基板１２０の電源に異常が発生していることを検出することができる。
【００４３】
一方、図４に示されている監視有効パルス出力［Ｍ］に示されているように、Ｍ本の監視有効パルス用信号線１４１の内のＭ本目の監視有効パルス用信号線１４１の監視有効パルス１０３がＬＯＷレベルにされた場合、Ｍ本目の監視有効パルス用信号線１４１に接続されているＮ個のスレーブ基板１２０の内、図４の対象となっている１本の監視データ信号用信号線１４２に接続されているスレーブ基板１２０の電源が正常電圧である場合には、スイッチ１２５がＯＦＦ状態のままとされて、監視データ信号１０１もＨｉｇｈレベルのままとなり、監視部１１２は、このスレーブ基板１２０の電源が正常であることを検出することができる。
【００４４】
実施の形態１では、これまでは実装状態と電源状態との監視に関して説明したが、実施の形態１は、実装状態と電源状態との監視に限定されず、任意の２情報について監視しても良い。
さらに有効パルスの経路を追加することで２情報だけでなく３情報についても同じバス上で監視しても良い。
【００４５】
各径路をバス配線とすることでバックボード１３０と各基板１１０、１２０との間の接続を行うバックボード１３０のコネクタ１３１Ａ、１３１Ｂのピン数を少なくすることができ、特にマスタ基板１１０におけるバックボード１３０のコネクタ１３１Ａのピン数を少なくすることができる。
【００４６】
なお、タイミング制御部１１１からの検出有効パルス１０２及び監視有効パルス１０３の出力を常時行うのではなく、監視を行いたいときのみに出力制御を行った場合には、この監視制御で発生する消費電力を削減することができる。
【００４７】
以上のように、実施の形態１によれば、バックボード１３０を介した信号線を少なくすることができる構成としたため、バックボード１３０上のパターンを少なくすることでバックボード１３０のサイズを小さくでき、また層数も少なくすることができる。
また、パターンを少なくすることに伴い信号線からの電磁界放射を低減させることもできる。
さらに、バックボード１３０と、各基板１１０、１２０との間の接続を行うバックボード１３０のコネクタ１３１Ａ、１３１Ｂのピン数を少なくすることができるため、低コスト化を図ることができる。
加えて、電源監視と合わせて実装監視を行うことで、スレーブ基板１２０が抜去されたのか実装された状態で電源ＯＦＦを伴うリセット等が発生したのかを判別することも可能となる。
【００４８】
実施の形態２．
実施の形態１では実装監視と電源監視を同時に行う方式であったが、スレーブ基板１２０における実装検出部１２１を削減することで、さらに簡易な構成にて電源監視を行ってもよい。
【００４９】
図５は、実施の形態２に係る電子装置２００を示す全体構成図である。
電子装置２００は、監視を行うマスタ基板２１０と、監視が行われる複数のスレーブ基板２２０とが、バックボード１３０に実装されている。
【００５０】
マスタ基板２１０は、タイミング制御部２１１と、監視部２１２とを備える。
タイミング制御部２１１は、スレーブ基板２２０に対して送信する監視信号を生成及び制御する。
監視部２１２は、スレーブ基板２２０から受信した監視データ信号１０１の監視を行う。
【００５１】
スレーブ基板２２０は、電源監視部２２２を備える。
電源監視部２２２は、自基板にて電源異常が発生しているか否かを判断する。そして、電源監視部２２２は、タイミング制御部２１１からの監視信号に従って、自基板における電源の電圧が正常か否かを示す電源監視データを監視データ信号１０１に載せる。スレーブ基板２２０における電源の電圧は、例えば、バックボード１３０からスレーブ基板２２０に供給される電源の電圧、又は、バックボード１３０からスレーブ基板２２０に供給される電源をもとにスレーブ基板２２０内で生成される電源の電圧である。
【００５２】
マスタ基板２１０とスレーブ基板２２０との間の監視信号は、タイミング制御部２１１から電源監視部２２２に対して送信される監視有効パルス１０３で構成される。
監視データ信号１０１は、電源監視部２２２からワイヤードＯＲで監視部２１２に送信される。
【００５３】
図６は、実施の形態２に係る電子装置２００における電気回路の構成例を概略的に示す回路構成図である。
マスタ基板２１０には、監視有効パルス１０３を未出力時にハイインピーダンスとするためのバッファ制御部１１３が設けられている。
【００５４】
また、マスタ基板２１０には、監視有効パルス１０３が無意の場合に、監視データ信号１０１をＨｉｇｈレベルとするために、電位ＶＤＤに接続されたプルアップの抵抗１１４が設けられている。
【００５５】
スレーブ基板２２０の電源監視部２２２には、スイッチ１２５と、電源監視回路１２６とが設けられており、実施の形態１のような、ダイオードは設けられていない。
なお、スイッチ１２５及び電源監視回路１２６については、実施の形態１と同様に構成されている。
【００５６】
なお、マスタ基板２１０とスレーブ基板２２０とは、バックボード１３０とそれぞれの基板間をコネクタ１３１Ａ、１３１Ｂで接続されている。
【００５７】
図７は、実施の形態２に係る電子装置２００における複数基板の実装を示す全体構成図である。
電子装置２００に実装されている複数のスレーブ基板２２０は、Ｍ個のグループに分けられている。Ｍ個のグループの各々に含まれているＮ個のスレーブ基板２２０は、タイミング制御部２１１から延びるＭ本の監視有効パルス用信号線１４１の各々に第１のバス配線２５０で接続されている。
実施の形態２においては、Ｍ＝３及びＮ＝８であるが、これらの数については、これらに限定されるものではない。
【００５８】
さらに、Ｍ個のグループの各々に含まれているＮ個のスレーブ基板１２０から１つずつ選択されたＭ個のスレーブ基板２２０は、監視部２１２から延びるＮ本の監視データ信号用信号線１４２の各々に、第２のバス配線２５１で接続されている。
【００５９】
そして、タイミング制御部２１１は、Ｍ個のグループの各々で異なる監視有効パルス１０３をＭ本の監視有効パルス用信号線１４１で送信する。
【００６０】
マスタ基板２１０の監視部２１２は、Ｎ本の監視データ信号用信号線１４２で送られてくるＮ個の監視データ信号１０１により、Ｍ×Ｎ個のスレーブ基板２２０の監視を行う。以上のような構成により、Ｍ個のグループの各々に対して時分割で監視有効パルス１０３を送信するとともに、Ｍ個のグループに対して時分割で監視有効パルス１０３を送信することにより、マスタ基板２１０は、何れのスレーブ基板２２０で電源異常が発生しているのかを監視することができる。
【００６１】
次に動作について詳細を説明する。
マスタ基板２１０より各スレーブ基板２２０に対して監視有効パルス１０３を送信し、スレーブ基板２２０の電源監視部２２２を介してマスタ基板２１０の監視部２１２に入力される監視データ信号１０１の電圧レベルによりスレーブ基板２２０の電源状態の監視を行う。
【００６２】
実施の形態２は、監視有効パルス１０３のみの構成としているため、実装の形態１よりさらにバックボード１３０と各基板２１０、２２０間との接続を行うコネクタ１３１Ａ、１３１Ｂのピン数を少なくすることができる。さらに、実施の形態２は、実施の形態１よりも回路構成も簡素化するため、低コスト化を図ることができる。
【００６３】
実施の形態３．
実施の形態１では、マスタ基板１１０から検出有効パルス１０２と監視有効パルス１０３が別の信号線で出力されていたが、１本に削減しさらにスレーブ基板１２０に遅延部を設けることで実装監視と電源監視とを行ってもよい。
【００６４】
図８は、実施の形態３に係る電子装置３００を示す全体構成図である。
電子装置３００は、監視を行うマスタ基板３１０と、監視が行われる複数のスレーブ基板３２０とが、バックボード１３０に実装されている。バックボード１３０については、実施の形態１と同様である。
【００６５】
マスタ基板３１０は、タイミング制御部３１１と、監視部３１２とを備える。
タイミング制御部３１１は、スレーブ基板３２０に対して送信する監視信号を生成及び制御する。
監視部３１２は、スレーブ基板３２０から受信した監視データ信号１０１の監視を行う。
【００６６】
スレーブ基板３２０は、実装検出部１２１と、電源監視部１２２と、遅延部３２７とを備える。
実装検出部１２１及び電源監視部１２２については、実施の形態１と同様である。
遅延部３２７は、タイミング制御部３１１からの検出有効パルス１０２を予め定められた時間遅延させることで、監視有効パルス３０３として電源監視部１２２に与える。なお、実施の形態３における監視有効パルス３０３を遅延タイミング信号ともいう。
【００６７】
マスタ基板３１０とスレーブ基板３２０との間の監視信号は、タイミング制御部３１１から実装検出部１２１に対して送信される検出有効パルス１０２で構成される。
監視データ信号１０１は、実装検出部１２１及び電源監視部１２２からワイヤードＯＲで監視部３１２に送信される。
【００６８】
図９は、実施の形態３に係る電子装置３００における電気回路の構成例を概略的に示す回路構成図である。
マスタ基板３１０には、検出有効パルス１０２を未出力時にハイインピーダンスとするためのバッファ制御部１１３が設けられている。
【００６９】
また、マスタ基板３１０には、検出有効パルス１０２及び監視有効パルス３０３が無意の場合に、監視データ信号１０１をＨｉｇｈレベルとするために、電位ＶＤＤに接続されたプルアップの抵抗１１４が設けられている。
【００７０】
スレーブ基板３２０に設けられている実装検出部１２１及び電源監視部１２２は、実施の形態１と同様である。
なお、実施の形態３におけるスレーブ基板３２０では、マスタ基板３１０からの検出有効パルス１０２が分岐され、分岐されたパルスが、実装検出部１２１と遅延部３２７にそれぞれ与えられる。
【００７１】
遅延部３２７は、検出有効パルス１０２を遅延させることで、監視有効パルス３０３を生成して、電源監視部１２２に与える。なお、遅延部３２７は、例えば、パッシブディレイラインで構成される。
【００７２】
なお、マスタ基板３１０とスレーブ基板３２０とは、バックボード１３０とそれぞれの基板間をコネクタ１３１Ａ、１３１Ｂで接続されている。
【００７３】
図１０は、実施の形態３に係る電子装置３００における複数基板の実装を示す全体構成図である。
電子装置３００に実装されている複数のスレーブ基板３２０は、Ｍ個のグループに分けられている。Ｍ個のグループの各々に含まれているＮ個のスレーブ基板３２０は、タイミング制御部３１１から延びるＭ本の検出有効パルス用信号線１４０の各々に第１のバス配線３５０で接続されている。
また、Ｍ個のグループの各々に含まれているＮ個のスレーブ基板３２０から１つずつ選択されたＭ個のスレーブ基板３２０は、監視部３１２から延びるＮ本の監視データ信号用信号線１４２の各々に、第２のバス配線３５１で接続されている。
【００７４】
そして、タイミング制御部３１１は、Ｍ個のグループの各々で異なる検出有効パルス１０２をＭ本の検出有効パルス用信号線１４０で送信する。
【００７５】
マスタ基板３１０の監視部３１２は、Ｎ本の監視データ信号用信号線１４２で送られてくるＮ個の監視データ信号１０１により、Ｍ×Ｎ個のスレーブ基板３２０の監視を行う。以上のような構成により、Ｍ個のグループの各々に対して時分割で検出有効パルス１０２を送信することにより、マスタ基板３１０は、何れのスレーブ基板１２０が実装されているかと、何れのスレーブ基板３２０で電源異常が発生しているのかとを監視することができる。
【００７６】
次に動作について詳細を説明する。
マスタ基板３１０から検出有効パルス１０２を出力し、監視部３１２は、監視データ信号１０１における所望の実装検出を行うタイミングでスレーブ基板３２０から入力される実装状態を示すデータの取り込みを行う。
また、監視部３１２にて電源状態の監視を行う際は、監視部３１２は、遅延部３２７における時間遅延分を考慮したタイミングで監視データ信号１０１における電源状態を示すデータの取り込みを行う。
【００７７】
実施の形態３によれば、実装検出と電源監視とを行う際に、マスタ基板３１０からのパルスを共通化できるため、実装の形態１よりさらにバックボード１３０と各基板３１０、３２０間との接続を行うコネクタ１３１Ａ、１３１Ｂのピン数を少なくすることができる。このため、実施の形態３は、実施の形態１よりも低コスト化を図ることができる。
【００７８】
実施の形態４．
実施の形態１ではスレーブ基板１２０の電源監視部１２２内における電源監視回路１２６は、電源が正常か異常かの２値のみ判定であったが、電源監視回路１２６の代わりに電源状態の情報を送信するシリアル送信部を設けても良い。
【００７９】
図１に示されているように、実施の形態４に係る電子装置４００は、監視を行うマスタ基板４１０と、監視が行われる複数のスレーブ基板４２０とが、バックボード１３０に実装されている。
【００８０】
マスタ基板４１０は、タイミング制御部４１１と、監視部４１２とを備える。
タイミング制御部４１１は、スレーブ基板４２０に対して送信する監視信号を生成及び制御する。
監視部４１２は、スレーブ基板４２０から受信した監視データ信号４０１の監視を行う。
【００８１】
スレーブ基板４２０は、実装検出部１２１と、電源監視部４２２とを備える。実装検出部１２１は、実施の形態１と同様である。
電源監視部４２２は、自基板にて電源の状態を検出し、検出された電源の状態を示す電源状態情報（シリアルデータ）をマスタ基板４１０に送信する。
【００８２】
マスタ基板４１０とスレーブ基板４２０との間の監視信号は、タイミング制御部４１１から実装検出部１２１に対して送信される検出有効パルス１０２と、電源監視部４２２に対して送信される監視有効パルス４０３とで構成される。
実施の形態４における監視有効パルス４０３は、電源監視部４２２で検出された電源状態情報を載せることができるように、十分に長い時間Ｌｏｗレベルの状態にされるものとする。
監視データ信号４０１は、実装検出部１２１及び電源監視部４２２からワイヤードＯＲで監視部４１２に送信される。なお、監視データ信号４０１には、電源監視部４２２で検出された電源状態情報が載せられる。
【００８３】
図１１は、実施の形態４に係る電子装置４００における電気回路の構成例を概略的に示す回路構成図である。
マスタ基板４１０には、検出有効パルス１０２を未出力時にハイインピーダンスとするためのバッファ制御部１１３Ａが設けられ、また、同様に監視有効パルス４０３を未出力時にハイインピーダンスとするためのバッファ制御部１１３Ｂが設けられている。
【００８４】
また、マスタ基板４１０には、検出有効パルス１０２と監視有効パルス４０３とが無意の場合に、監視データ信号４０１をＨｉｇｈレベルとするために、電位ＶＤＤに接続されたプルアップの抵抗１１４が設けられている。
【００８５】
スレーブ基板４２０には、実装検出部１２１と、電源監視部４２２とが設けられる。実装検出部１２１については、実施の形態１と同様である。
電源監視部４２２は、ダイオード１２４と、スイッチ１２５と、シリアル送信部４２８とを備える。ダイオード１２４及びスイッチ１２５については、実施の形態１と同様である。
【００８６】
シリアル送信部４２８は、例えば、マイコン又はＦＰＧＡ等で構成され、周期的に自スレーブ基板４２０における電源状態を示す電源状態情報を送信する。電源状態情報は、例えば、２次側電源の起動状態、電圧状態等を指し、複数の情報を送信可能とする。
【００８７】
なお、マスタ基板４１０とスレーブ基板４２０とは、バックボード１３０とそれぞれの基板間をコネクタ１３１Ａ、１３１Ｂで接続されている。
【００８８】
図３に示されているように、実施の形態４に係る電子装置４００における複数基板の実装状態は、実施の形態１と同様である。
【００８９】
次に、動作について詳細を説明する。
マスタ基板４１０よりスレーブ基板４２０に対し検出有効パルス１０２と監視有効パルス４０３とを、時分割で送信する。なお、監視有効パルス４０３は、スレーブ基板４２０からのシリアル信号を監視できる十分に長い間、Ｌｏｗレベルとなるものとする。
【００９０】
実装検出の監視及び取り込みは、実施の形態１と同じとする。
電源状態情報の監視及び取り込みについては、以下の通りである。
スレーブ基板４２０における電源監視部４２２内のシリアル送信部４２８は、自スレーブ基板４２０における電源状態情報を周期的に送信しているため、マスタ基板４１０における監視有効パルス４０３がＬｏｗレベルを保持している期間にて、シリアル信号の電圧レベルによりフォトカプラからなるスイッチ１２５がＯＮ状態となる。これにより、マスタ基板４１０に入力される監視データ信号４０１に、スレーブ基板４２０での電源状態情報が重畳され取り込みが行われる。
【００９１】
実施の形態４によれば、バックボード１３０と各基板４１０、４２０との間の接続を行うコネクタ１３１Ａ、１３１Ｂのピン数を少なくした状態で、実装監視と複数の電源監視情報を同じバス上にて監視することができる。
【００９２】
実施の形態５．
実施の形態４では各スレーブ基板４２０内の実装状態と、電源状態の情報とを収集していたが、電源状態の代わりに電源以外の状態、例えば、ソフトウェア異常状態、ＦＰＧＡ、マイコン等の各デバイス異常状態の情報を通知しても良い。
【００９３】
図１２は、実施の形態５に係る電子装置５００を示す全体構成図である。
電子装置５００は、監視を行うマスタ基板５１０と、監視が行われる複数のスレーブ基板５２０とが、バックボード１３０に実装されている。バックボード１３０については、実施の形態１と同様である。
【００９４】
マスタ基板５１０は、タイミング制御部５１１と、監視部５１２とを備える。
タイミング制御部５１１は、スレーブ基板５２０に対して送信する監視信号を生成及び制御する。
監視部５１２は、スレーブ基板５２０から受信した監視データ信号５０１の監視を行う。
【００９５】
スレーブ基板５２０は、実装検出部１２１と、警報監視部５２２とを備える。実装検出部１２１は、実施の形態１と同様である。
警報監視部５２２は、自基板における電源以外の状態を検出し、検出された状態を示す状態情報（シリアルデータ）をマスタ基板５１０に送信する状態監視部として機能する。
【００９６】
マスタ基板５１０とスレーブ基板５２０との間の監視信号は、タイミング制御部５１１から実装検出部１２１に対して送信される検出有効パルス１０２と、警報監視部５２２に対して送信される監視有効パルス５０３とで構成される。
実施の形態５における監視有効パルス５０３は、警報監視部５２２で検出された状態情報を載せることができるように、十分に長い時間Ｌｏｗレベルの状態にされるものとする。
監視データ信号５０１は、実装検出部１２１及び警報監視部５２２からワイヤードＯＲで監視部５１２に送信される。なお、監視データ信号５０１には、警報監視部５２２で検出された状態情報が載せられる。
【００９７】
図１３は、実施の形態５に係る電子装置５００における電気回路の構成例を概略的に示す回路構成図である。
マスタ基板５１０には、検出有効パルス１０２を未出力時にハイインピーダンスとするためのバッファ制御部１１３Ａが設けられ、また、同様に監視有効パルス５０３を未出力時にハイインピーダンスとするためのバッファ制御部１１３Ｂが設けられている。
【００９８】
また、マスタ基板５１０には、検出有効パルス１０２と監視有効パルス５０３とが無意の場合に、監視データ信号５０１をＨｉｇｈレベルとするために、電位ＶＤＤに接続されたプルアップの抵抗１１４が設けられている。
【００９９】
スレーブ基板５２０には、実装検出部１２１と、警報監視部５２２とが設けられる。実装検出部１２１については、実施の形態１と同様である。
警報監視部５２２は、ダイオード１２４と、スイッチ１２５と、シリアル送信部５２９とを備える。ダイオード１２４及びスイッチ１２５については、実施の形態１と同様である。
【０１００】
シリアル送信部５２９は、例えば、マイコン又はＦＰＧＡ等で構成され、周期的に自スレーブ基板５２０における電源以外の状態を示す状態情報を送信する。
【０１０１】
なお、マスタ基板５１０とスレーブ基板５２０とは、バックボード１３０とそれぞれの基板間をコネクタ１３１Ａ、１３１Ｂで接続されている。
【０１０２】
図３に示されているように、実施の形態５に係る電子装置５００における複数基板の実装状態は、実施の形態１と同様である。
【０１０３】
次に動作について詳細を説明する。
シリアル送信部５２９からマイコン又はＦＰＧＡ等で収集したスレーブ基板１２０でのソフトウェア異常状態、ＦＰＧＡ又はマイコン等の各デバイス異常状態等の状態情報を送信する。
【０１０４】
実施の形態５によれば、バックボード１３０と、各基板５１０、５２０間との接続を行うコネクタ１３１Ａ、１３１Ｂのピン数を少なくした状態で、実装監視と複数の警報監視を同じバス上にて監視することができる。
【０１０５】
実施の形態６．
実施の形態１では各スレーブ基板１２０内の実装状態と電源状態を収集していたが、スレーブ基板１２０の代わりに電子装置１００内に実装されるＦＡＮユニット及び電源ユニット等の実装ユニットに同様の回路構成を設けることで同じバス上で監視を行ってもよい。
【０１０６】
図１４は、実施の形態６に係る電子装置６００を示す全体構成図である。
電子装置６００は、監視を行うマスタ基板１１０と、監視が行われる複数の実装ユニット６２０とが、バックボード１３０に実装されている。電子装置６００に実装されている複数の実装ユニット６２０を第１の実装ユニット群ともいう。
マスタ基板１１０及びバックボード１３０については、実施の形態１と同様である。
【０１０７】
実装ユニット６２０は、実装検出部１２１と、電源監視部１２２とを備える。
実装検出部１２１及び電源監視部１２２は、実施の形態１と同様である。
【０１０８】
図１５は、実施の形態６に係る電子装置６００における電気回路の構成例を概略的に示す回路構成図である。
実施の形態６に係る電子装置６００は、実施の形態１におけるスレーブ基板１２０の代わりに、実施の形態１におけるスレーブ基板１２０と同じ構成を含む実装ユニット６２０を備える。
【０１０９】
図３に示されているように、実施の形態６に係る電子装置６００における複数の実装ユニット６２０の実装状態は、実施の形態１と同様である。なお、Ｍ個のグループの各々に含まれているＮ個の実装ユニット６２０を第２の実装ユニット群ともいい、１本の監視データ信号用信号線１４２に接続されているＭ個の実装ユニット６２０を、第３の実装ユニット群ともいう。
【０１１０】
実施の形態６によれば、ＦＡＮユニット及び電源ユニット等の実装ユニット６２０には、１次側電源の回路のみで実現することができ、あらたに２次電源回路の追加は不要となるため、部品コストを抑制することができる。
また、実施の形態６によれば、バックボード１３０と、各実装ユニット６２０との間の接続を行うコネクタ１３１Ａ、１３１Ｂのピン数を少なくした状態で、実装監視と、複数の実装ユニット６２０の状態監視とを同じバス上にて行うことができる。
【０１１１】
実施の形態７．
実施の形態３ではスレーブ基板３２０に遅延部３２７を設けることで信号線をさらに少なくしたが、遅延部３２７の代わりにそれぞれの監視経路に抵抗を設け、状態の組み合わせで監視データ信号を異なる電位にすることにより、実装状態及び電源状態の判定を行ってもよい。
【０１１２】
図１６は、実施の形態７に係る電子装置７００を示す全体構成図である。
電子装置７００は、監視を行うマスタ基板７１０と、監視が行われる複数のスレーブ基板７２０とが、バックボード１３０に実装されている。バックボード１３０については、実施の形態１と同様である。
【０１１３】
マスタ基板７１０は、タイミング制御部７１１と、監視部７１２とを備える。
タイミング制御部７１１は、スレーブ基板７２０に対して送信する監視信号を生成及び制御する。
監視部７１２は、スレーブ基板７２０から受信した監視データ信号７０１の監視を行う。
【０１１４】
スレーブ基板７２０は、実装検出部７２１と、電源監視部７２２とを備える。
実装検出部７２１は、自基板がバックボード１３０に実装されているか否かを判断する。
電源監視部７２２は、自基板にて電源異常が発生しているか否かを判断する。
実施の形態７における実装検出部７２１及び電源監視部７２２は、少なくとも何れか一方が抵抗を備えることにより、実装状態及び電源状態の組み合わせで、監視データ信号７０１を異なる電位にすることにより、監視部７１２が実装状態と電源状態との判定を行うことができるようにしている。
【０１１５】
マスタ基板７１０とスレーブ基板７２０との間の監視信号は、タイミング制御部７１１から送信される有効パルス７０４で構成される。
監視データ信号７０１は、実装検出部７２１及び電源監視部７２２からワイヤードＯＲで監視部７１２に送信される。
【０１１６】
図１７は、実施の形態７に係る電子装置７００における電気回路の構成例を概略的に示す回路構成図である。
マスタ基板７１０には、有効パルス７０４を未出力時にハイインピーダンスとするためのバッファ制御部１１３が設けられている。
【０１１７】
また、マスタ基板７１０には、有効パルス７０４が無意の場合に、監視データ信号７０１をＨｉｇｈレベルとするために、電位ＶＤＤに接続されたプルアップの抵抗１１４が設けられている。
【０１１８】
さらに、実施の形態７では、監視部７１２は、監視データ信号７０１の電位の検出を行うアナログデジタル変換部７１５を備える。
【０１１９】
スレーブ基板７２０には、それぞれの信号の衝突を防ぐために、実装検出部７２１にダイオード１２３が設けられ、電源監視部７２２にダイオード１２４が設けられる。
電源監視部７２２には、さらに、スイッチ１２５と、電源監視回路１２６とが設けられる。
ダイオード１２３、ダイオード１２４、スイッチ１２５及び電源監視回路１２６については、実施の形態１と同様である。
【０１２０】
実施の形態７では、スレーブ基板７２０において、有効パルス７０４が分岐されて、実装検出部７２１及び電源監視部７２２に入力されている。実装検出部７２１には、有効パルス７０４による監視経路に抵抗７６０が設けられており、電源監視部７２２には、有効パルス７０４による監視経路に抵抗７６１が設けられている。
なお、実施の形態７では、抵抗７６０及び抵抗７６１の両方が設けられているが、少なくとも何れか一方が設けられていればよい。
【０１２１】
図１８は、抵抗１１４、抵抗７６０及び抵抗７６１の抵抗値の組み合わせと、実装状態及び電源状態の組み合わせとによる、監視データ信号７０１の入力電位の値を説明するための表である。
図１８に示されているように、実装検出部７２１及び電源監視部７２２の少なくとも何れか一方に抵抗を備えることで、実装状態及び電源状態の組み合わせに応じて、監視データ信号７０１の入力電位の値を変えることができる。
なお、抵抗１１４、抵抗７６０及び抵抗７６１の抵抗値は、図１８に示されている値に限定されない。実装状態及び電源状態の組み合わせに応じて、監視データ信号７０１の入力電位の値を変えることができる抵抗値であれば、抵抗１１４、抵抗７６０及び抵抗７６１の抵抗値は、どのような値であってもよい。
【０１２２】
なお、マスタ基板７１０とスレーブ基板７２０とは、バックボード１３０とそれぞれの基板間をコネクタ１３１Ａ、１３１Ｂで接続されている。
【０１２３】
図３に示されているように、実施の形態７に係る電子装置７００における複数基板の実装状態は、実施の形態１と同様である。
【０１２４】
次に動作について詳細を説明する。
マスタ基板７１０から有効パルス７０４を出力し、スレーブ基板７２０では実装状態及び電源状態の組み合わせ、並びに、抵抗１１４、抵抗７６０及び抵抗７６１の値の組み合わせに従って変化する電位が監視データ信号７０１に重畳される。
監視部７１２に入力された監視データ信号７０１は、アナログデジタル変換部７１５にて入力電位の検出が行われ、各スレーブ基板７２０のデータの取り込みが行われる。
【０１２５】
実施の形態７によれば、実装検出と電源監視を行う際に、マスタ基板７１０からの有効パルス７０４の信号を共通化できるため、実装の形態１よりさらにバックボード１３０と各基板７１０、７２０との間の接続を行うコネクタ１３１Ａ、１３１Ｂのピン数を少なくすることができる。このため、実施の形態７は、実施の形態１よりも低コスト化を図ることができる。
【符号の説明】
【０１２６】
１００，２００，３００，４００，５００，６００，７００  電子装置、  １１０，２１０，３１０，４１０，５１０，７１０  マスタ基板、  １１１，２１１，３１１，４１１，５１１，７１１  タイミング制御部、  １１２，２１２，３１２，４１２，５１２，７１２  監視部、  １１３  バッファ制御部、  １１４  抵抗、  １２０，２２０、３２０，４２０，５２０，７２０  スレーブ基板、  ６２０  実装ユニット、  １２１，７２１  実装検出部、  １２２，２２２，４２２，６２２，７２２  電源監視部、  ５２２  警報監視部、  １２３  ダイオード、  １２４  ダイオード、  １２５  スイッチ、  １２６  電源監視回路、  ３２７  遅延部、  ４２８，５２９  シリアル送信部、  １３０  バックボード、  １３１  コネクタ、  １４０  検出有効パルス用信号線、  １４１  監視有効パルス用信号線、  １４２  監視データ信号用信号線、  ７６０，７６１  抵抗。
【図１】
2018128889.tif 000003
【図２】
2018128889.tif 000004
【図３】
2018128889.tif 000005
【図４】
2018128889.tif 000006
【図５】
2018128889.tif 000007
【図６】
2018128889.tif 000008
【図７】
2018128889.tif 000009
【図８】
2018128889.tif 000010
【図９】
2018128889.tif 000011
【図１０】
2018128889.tif 000012
【図１１】
2018128889.tif 000013
【図１２】
2018128889.tif 000014
【図１３】
2018128889.tif 000015
【図１４】
2018128889.tif 000016
【図１５】
2018128889.tif 000017
【図１６】
2018128889.tif 000018
【図１７】
2018128889.tif 000019
【図１８】
2018128889.tif 000020