(57)【要約】      （修正有）【課題】電圧応答性の低下を抑えつつ偏磁の抑制を行うことができる電力変換装置を提供する。【解決手段】ＤＣ-ＤＣコンバータ１は、高電圧一次側回路１０１と、高電圧一次側回路１０１の入力側に流れる電流を検出するＤＣライン電流センサ３０１と、高電圧一次側回路１０１の出力側に接続されたトランス１０７と、正電圧印加期間と負電圧印加期間とを、高電圧一次側回路１０１のスイッチング動作により制御することで電力変換量を制御する制御部１２０と、を備える。そして、制御部１２０は、正電圧印加期間に検出される電流値と負電圧印加期間に検出される電流値とが等しくなるように正電圧印加期間および負電圧印加期間の少なくとも一方を補正する。【選択図】図１
2018038230.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング回路部と、
前記スイッチング回路部の入力側に流れる電流を検出する電流検出部と、
前記スイッチング回路部の出力側に接続されたトランスと、
前記トランスに正の電圧が印加される第１印加期間と負の電圧が印加される第２印加期間とを、前記スイッチング回路部のスイッチング動作により制御することで電力変換量を制御する制御部と、を備え、
前記制御部は、前記第１印加期間において前記電流検出部で検出される第１の電流と前記第２印加期間において前記電流検出部で検出される第２の電流との差に基づいて、前記第１の電流と前記第２の電流とが等しくなるように前記第１印加期間および前記第２印加期間の少なくとも一方を補正する、電力変換装置。
【請求項２】
請求項１に記載の電力変換装置において、
前記制御部は、
前記第１の電流と前記第２の電流との差が正である場合には前記第２印加期間を増加させ、前記第１の電流と前記第２の電流との差が負である場合には前記第１印加期間を増加させるように補正する、電力変換装置。
【請求項３】
請求項１に記載の電力変換装置において、
前記制御部は、
前記第１の電流と前記第２の電流との差が正である場合には前記第１印加期間を減少させ、前記第１の電流と前記第２の電流との差が負である場合には前記第２印加期間を減少させるように補正する、電力変換装置。
【請求項４】
請求項１に記載の電力変換装置において、
前記制御部は、
前記第１の電流と前記第２の電流との差が正である場合には、前記第１印加期間を減少させると共に前記第２印加期間を増加させ、
前記第１の電流と前記第２の電流との差が負である場合には、前記第１印加期間を増加させると共に前記第２印加期間を減少させるように補正する、電力変換装置。
【請求項５】
請求項１から請求項４までのいずれか一項に記載の電力変換装置において、
前記第１印加期間および前記第２印加期間に対する補正量は、前記第１の電流と前記第２の電流との差の大きさに比例している、電力変換装置。
【請求項６】
請求項１から請求項４までのいずれか一項に記載の電力変換装置において、
前記スイッチング回路部の入力側に並列接続されたコンデンサを備え、
前記電流検出部は、前記スイッチング回路部と前記コンデンサとを接続する配線に流れる電流を検出する、電力変換装置。
【請求項７】
請求項１から請求項４までのいずれか一項に記載の電力変換装置において、
前記スイッチング回路部は、上アームおよび下アームを構成するスインチング素子からなる第１スイッチング相と、上アームおよび下アームを構成するスインチング素子からなる第２スイッチング相とを備え、
前記制御部は、前記スイッチング回路部に設けられた各々のスイッチング素子のオンオフを順次切り替えることで、前記トランスに正の電圧と負の電圧とを交互に印加する、電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に関する。
【背景技術】
【０００２】
電気自動車やプラグインハイブリッド車等の車両は、動力駆動用の高電圧蓄電池でモータ駆動するためのインバータと、車両のライトやラジオなどの補機を作動させるための低電圧蓄電池とを備えている。このような車両には、高電圧蓄電池から低電圧蓄電池への電力変換または低電圧蓄電池から高電圧蓄電池への電力変換を行うＤＣ-ＤＣコンバータが搭載されている。
【０００３】
ＤＣ-ＤＣコンバータは、高電圧の直流電圧を交流電圧に変換する高電圧一次側回路と、交流高電圧を交流低電圧に変換するトランスと、低電圧交流電圧を直流電圧に変換する低電圧二次側回路とを備えている。高電圧一次側回路の例としては、4つのスイッチング素子をフルブリッジ接続し、その入力側に平滑コンデンサを接続した回路構成が知られている（例えば、特許文献１参照）。
【０００４】
一般に、ＤＣ-ＤＣコンバータにおいては、出力電圧指令値と検出される出力電圧値とが一致するように４つのスイッチング素子のスイッチングパターン(ON/OFFタイミング)を変更することでフィードバック制御を行う。これにより、出力電圧を一定に保つことが可能となる。トランスには、スイッチング動作により正電圧と負電圧とが交互に印加される。理想的には、正電圧が印加される期間Ｔon1と負電圧が印加される期間Ｔon2とが等しく、かつ、電圧値の大きさが正電圧印加時と負電圧印加時とで等しいのが好ましい。その場合には、トランス電流の平均値(直流成分)はゼロの一定値となる。
【０００５】
しかしながら、実際には、スイッチング素子のドライブ回路のバラツキや、スイッチング素子のオン抵抗のバラツキなどに起因してトランス電流の平均値がゼロとならず、直流成分（偏磁電流）が発生して偏磁状態となる場合がある。偏磁電流が増加し続けるとトランスのコアが磁気飽和を起こし、トランスおよびスイッチング素子に過電流が流れるという問題が生じる。
【０００６】
そこで、特許文献１に記載の発明では、一次側に設けたＤＣライン電流センサによりトランス電流を検知して、スイッチング素子のパルス幅を制御することで、トランス偏磁を抑制するようにしている。具体的には、期間Ｔon1および期間Ｔon2のそれぞれの期間において、ＤＣライン電流センサにより電流値Ｉdc1，Ｉdc2をサンプリングする。そして、サンプリングされた電流値Ｉdc1，Ｉdc2に基づいて対応する期間Ｔon1，Ｔon2を個別に決定することで、トランス正側電流とトランス負側電流を個別に制御、偏磁電流を抑制するようにしている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第５３５１９４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に記載の上記制御方法の場合、通常の出力電圧制御系に電流制御のマイナ・ループをシリーズに組み込んでいるために、出力電圧の応答性が悪化するという問題がある。
【課題を解決するための手段】
【０００９】
本発明の第１の態様によると、電力変換装置は、スイッチング回路部と、前記スイッチング回路部の入力側に流れる電流を検出する電流検出部と、前記スイッチング回路部の出力側に接続されたトランスと、前記トランスに正の電圧が印加される第１印加期間と負の電圧が印加される第２印加期間とを、前記スイッチング回路部のスイッチング動作により制御することで電力変換量を制御する制御部と、を備え、前記制御部は、前記第１印加期間において前記電流検出部で検出される第１の電流と前記第２印加期間において前記電流検出部で検出される第２の電流との差に基づいて、前記第１の電流と前記第２の電流とが等しくなるように前記第１印加期間および前記第２印加期間の少なくとも一方を補正する。
【発明の効果】
【００１０】
本発明によれば、電圧応答性の低下を抑えつつ偏磁の抑制を行うことができる。
【図面の簡単な説明】
【００１１】
【図１】図１は電力変換装置の一実施の形態を示す図である。
【図２】図２は、ゲート信号のタイミングチャートとトランス電圧およびトランス電流の波形を示す図である。
【図３】図３は、偏磁がある場合と無い場合における、トランス電流・電圧波形およびＤＣライン電流センサで検出される電流値を示す図である。
【図４】図４は、制御部の制御ブロック図である。
【図５】図５は、偏磁抑制制御を説明するためのタイミングチャートである。
【図６】図６は、比較例を説明する図である。
【図７】図７は、応答性能のシミュレーション結果を示す図である。
【図８】図８は、変形例１における制御部を示すブロック図である。
【図９】図９は、変形例１におけるゲート信号およびトランス電圧のタイミングチャートである。
【図１０】図１０は、変形例２における制御部を示すブロック図である。
【図１１】図１１は、変形例２におけるゲート信号およびトランス電圧のタイミングチャートである。
【発明を実施するための形態】
【００１２】
以下、図を参照して本発明を実施するための形態について説明する。図１は電力変換装置の一実施の形態を示す図であり、ＤＣ-ＤＣコンバータ１の主回路構成を示す図である。ＤＣ-ＤＣコンバータ１は、高電圧側端子１０３ａ，１０３ｂおよび低電圧側端子１１２を有する。高電圧一次側回路１０１は、４つのスイッチング素子Ｈ１，Ｈ２，Ｈ３，Ｈ４をフルブリッジ接続した回路である。ここでは、スイッチング素子Ｈ１〜Ｈ４としてＭＯＳＦＥＴが用いられている。
【００１３】
高電圧一次側回路１０１の出力線にはトランス１０７の一次巻線が接続され、入力側には平滑コンデンサ１０４が接続されている。高電圧一次側回路１０１と平滑コンデンサ１０４との間のＤＣラインには、ＤＣライン電流センサ３０１が設けられている。ＤＣライン電流センサ３０１で検出された電流値Ｉdcは制御部１２０に入力される。
【００１４】
トランス１０７には、二次側巻線の中間点を巻線外側に引き出したセンタタップ型トランスが用いられている。低圧二次側回路１０２は、ダイオード１０９ａ，１０９ｂを用いた整流回路にチョークコイル１０８とコンデンサ１１０からなる平滑回路を接続した構成となっている。ダイオードを用いた整流回路に代えて、ＭＯＳＦＥＴを用いた整流回路を用いても良い。
【００１５】
ドライブ回路１０６は、制御部１２０からのオンオフ指令値に基づいて、高電圧一次側回路１０１に設けられたスイッチング素子Ｈ１〜Ｈ４をオンオフ駆動する。制御部１２０は、後述するように出力電圧指令値Ｖout*と電圧検出部１１３で検出した出力電圧値Ｖoutとを比較し、指令値と検出値とが一致するようにスイッチング素子Ｈ１〜Ｈ４のスイッチングパターン(ON/OFFタイミング)を変更することで、フィードバック制御を行う。これにより、出力電圧を一定に保つことが可能となる。
【００１６】
図２は、スイッチング素子Ｈ１〜Ｈ４のオンオフ指令であるゲート信号Ｇ１〜Ｇ４のタイミングチャートと、トランス電圧Ｖtrおよびトランス電流Ｉtrの波形を示したものである。スイッチング素子Ｈ１，Ｈ４が同時にオン状態（Ｇ１，Ｇ４が同時オン）となる正電圧印加期間Ｔon1には、トランス１０７に正のトランス電圧Ｖtr1が印加され、トランス電流Ｉtrは増加する。一方、スイッチング素子Ｈ２，Ｈ３が同時にオン状態（Ｇ２，Ｇ３が同時オン）となる負電圧印加期間Ｔon2には、トランス１０７に負のトランス電圧Ｖtr2が印加され、トランス電流Ｉtrは減少する。正電圧印加期間Ｔon1および負電圧印加期間Ｔon2は周期Ｔｃで繰り返され、トランス電流Ｉtrは、正の値Itr1と負の値Itr2を交互に繰り返す交流波形となる。
【００１７】
（偏磁発生の原理説明）
正の電圧Ｖtr1が印加される正電圧印加期間Ｔon1と負の電圧Ｖtr2が印加される負電圧印加期間Ｔon2とは等しく、かつ、電圧Ｖtr1と電圧Ｖtr2とは大きさも等しい。そのため、正のトランス電流Ｉtr1と負のトランス電流Itr2とは絶対値が等しくなり、トランス電流Ｉtrの平均値(直流成分)はゼロの一定値をとる。しかし、実際には以下の（１）や（２）のような原因によって、トランス電流Ｉtrの平均値はゼロとならず、直流成分が発生して偏磁状態となる。
【００１８】
（１）Ｔon1≠Ｔon2となる場合
Ｔon1≠Ｔon2は、スイッチング素子Ｈ１〜Ｈ４のドライブ回路１０６のバラツキに起因する。例えば、Ｔon1＞Ｔon2となっている場合は、トランス１０７に正電圧Ｖtr1が印加される正電圧印加期間Ｔon1と、負電圧Ｖtr2が印加される負電圧印加期間Ｔon2とが異なるため、電流Ｉtr1の大きさが電流Ｉtr2の大きさよりも大きくなる。その結果、トランス励磁電流の平均値(直流成分)はゼロとならず、時間の経過と共に偏磁量は増加し続ける。
【００１９】
（２）Ｖtr1≠Ｖtr2となる場合
Ｖtr1≠Ｖtr2は、スイッチング素子のオン抵抗のバラツキに起因する。例えば、Ｖtr1＞Ｖtr2の場合には、トランス１０７に正電圧Ｖtr1が印加される正電圧印加期間Ｔon1における電流変化の傾きが、負電圧Ｖtr2が印加される負電圧印加期間Ｔon2における電流変化の傾きが大きくなる。そのため、Ｔon1＝Ｔon2であっても、期間経過後の電流Ｉtr1の大きさは電流Ｉtr2の大きさよりも大きくなる。その結果、トランス励磁電流の平均値がゼロとならず、時間の経過と共に偏磁量は増加し続ける。
【００２０】
いずれの場合も、偏磁電流が増加し続けると、やがてトランス１０７のコアが磁気飽和を起こし、トランス１０７およびスイッチング素子Ｈ１〜Ｈ４に過電流が流れて、スイッチング素子の故障を招く。
【００２１】
本実施の形態では、そのような偏磁電流の増加を防止するために、制御部１２０は以下に述べるような偏磁抑制制御を行う。図１に示したように、制御部１２０には、ＤＣライン電流センサ３０１で検出された電流値Ｉdcが入力される。図３は、ＤＣライン電流センサ３０１で検出される電流値Ｉdcを説明する図であり、１周期Ｔc分を示したものである。図３（ａ）は偏磁がない場合を示しており、図３（ｂ）は偏磁がある場合を示す。
【００２２】
トランス電流Ｉtrは、正弦波に近い交流波形となる。一方、ＤＣライン電流センサ３０１で検出される電流値Ｉdcの波形はパルス状である。しかし、トランス１０７に電圧が印加されている正電圧印加期間Ｔon1および負電圧印加期間Ｔon2、すなわち二次側に電力が送られている期間に限ってみると、トランス電流Ｉtrの絶対値は、ＤＣライン電流センサ３０１で検出される電流値Ｉdcと等しくなる。
【００２３】
偏磁がない場合には、図３（ａ）に示すように電流値Ｉdc1のパルス波形と電流値Ｉdc2のパルス波形とは同一波形となる。一方、偏磁がある場合には、図３（ｂ）に示すようにパルス波形の高さが電流値Ｉdc1と電流値Ｉdc2とで異なっている。図３（ｂ）はＩdc1＞Ｉdc2の場合を示している。そこで、本実施形態では、正電圧印加期間Ｔon1および負電圧印加期間Ｔon2に電流値Ｉdcをサンプリングし、サンプリングされた電流値Ｉdc1，Ｉdc2の差分に基づいて、出力電圧指令値Ｖout*と出力電圧値Ｖoutとの差分に基づくフィードバック制御を補正するようにした。
【００２４】
図４は、制御部１２０の制御ブロック図である。制御部１２０は、電圧制御器４１１，補正電圧制御器４１２およびＰＷＭ生成器４１３を備えている。電圧制御器４１１には、出力電圧指令値Ｖout*と出力電圧値Ｖoutとの差分ΔＶが入力される。電圧制御器４１１は、差分ΔＶに基づくＰＩ制御により電圧印加期間に関する指令値Ｔon*を算出する。算出された指令値Ｔon*はＰＷＭ生成器４１３に入力される。
【００２５】
補正電圧制御器４１２には、電流値Ｉdc1と電流値Ｉdc2との差分ΔＩ（＝Ｉdc1−Ｉdc2）が入力される。補正電圧制御器４１２は、偏磁電流に相当する電流差ΔＩ＝Ｉdc1−Ｉdc2から、この値がゼロとなるように電圧印加時間の補正値ΔＴon*を決定する。ここでは、補正値ΔＴon*は正の値とする。そして、この補正値ΔＴon*と電圧制御器４１１で算出された補正値ΔＴon*との和が、ＰＷＭ生成器４１３へ入力される。ＰＷＭ生成器４１３は、電圧制御器４１１から入力される指令値Ｔon*、および指令値Ｔon*と補正値ΔＴon*との和（Ｔon*＋ΔＴon*）に基づいてゲート信号Ｇ１，Ｇ２，Ｇ３，Ｇ４を生成する。本実施の形態では、ΔＩ＝Ｉdc1−Ｉdc2＞０の場合には負電圧印加期間Ｔon2を増加させ、ΔＩ＜０の場合には正電圧印加期間Ｔon1を増加させるようにゲート信号Ｇ１，Ｇ２，Ｇ３，Ｇ４を生成する。
【００２６】
図５は、本実施の形態における偏磁抑制制御を説明するためのタイミングチャートである。図５に示す例は、トランス偏磁が発生して、正電圧印加期間Ｔon1に検出した電流値Ｉdc1が負電圧印加期間Ｔon2に検出した電流値Ｉdc2よりも大きい場合（ΔＩ＞０の場合）を示している。ｔ＜ｔ１ではΔＩdc＝０であって偏磁抑制制御が行われておらず、ΔＩ＞０（Ｉdc1＞Ｉdc2）となっているｔ≧ｔ１では偏磁抑制制御が行われている。
【００２７】
Ｉdc1＞Ｉdc2の場合には、トランス１０７の負電圧印加期間Ｔon2がΔＴonだけ長くなるようにゲートパルスの期間を調整する。具体的には、ゲート信号Ｇ３のオフタイミングおよびゲート信号Ｇ４のオンタイミングをそれぞれ差分ΔＴonだけ遅らせる。このように調整することで、ゲート信号Ｇ２とゲート信号Ｇ３とが同時にオン状態となる期間、すなわち負電圧印加期間Ｔon2がΔＴonだけ長くなり、その期間における電流値Ｉdc2が増加する。その結果、Ｉdc1とＩdc2の差ΔＩが小さくり、偏磁を抑制することができる。
【００２８】
一方、Ｉdc1＜Ｉdc2の場合には、トランス１０７の正電圧印加期間Ｔon1がΔＴonだけ長くなるようにゲートパルスの期間を調整する。この場合には、例えば、ゲート信号Ｇ３のオンタイミングおよびゲート信号Ｇ４のオフタイミングをそれぞれ差分ΔＴonだけ遅らせる。
【００２９】
図６（ａ）は、比較例として、特許文献１に記載の方法で偏磁抑制を行う場合の制御ブロックを示したものである。この制御方式は、図６（ｂ）に示す従来の出力電圧制御系にトランス１次側の電流制御のマイナ・ループを組込見込んだものである。出力電圧制御器３１１からは差分ΔＶに基づく目標電流Ｉdc*が出力される。この構成では、出力電圧制御器３１１が演算した目標電流Ｉdc*となるように、電流値Ｉdc1，Ｉdc2を個別に制御している。
【００３０】
電流制御器３１２ａには、目標電流Ｉdc*と正電圧印加期間Ｔon1に検出された電流値Ｉdc1との差分が入力される。電流制御器３１２ａは、この差分に基づいて電流値Ｉdc1が目標電流Ｉdc*となるように正電圧印加期間Ｔon1の目標値Ｔon1*を算出する。一方、電流制御器３１２ｂには、目標電流Ｉdc*と負電圧印加期間Ｔon2に検出された電流値Ｉdc2との差分が入力される。電流制御器３１２ｂは、この差分に基づいて電流値Ｉdc2が目標電流Ｉdc*となるように負電圧印加期間Ｔon2の目標値Ｔon2*を算出する。ＰＷＭ生成器４１３は、期間Ｔon1*，Ｔon2*に基づいてゲート信号Ｇ１〜Ｇ４を生成する。この場合、電流値Ｉdc1および電流値Ｉdc2に対して、同じ目標値Ｉdc*となるように電流制御が働くために、トランス１０７の偏磁電流を抑制することができる。
【００３１】
しかし、この制御方法の場合、通常の出力電圧制御系に電流制御のマイナ・ループをシリーズに組み込んでいるために、出力電圧の応答性が悪化する問題がある。具体的には、負荷電流が急変した時に、出力電圧に大きなアンダーシュートが発生し、出力電圧を一定に保つことができない。この場合、制御のゲインを大きくとることも考えられるが、制御が不安点になり、出力電圧は発振してしまう。
【００３２】
一方、本実施の形態では、図４に示したように、図６（ｂ）に示す従来の構成に補正電圧制御器４１２をパラレルに設けて、電圧制御器４１１で生成された指令値Ｔon*を補正値ΔＴon*で補正するようにした。そして、図５に示す場合、ゲート信号Ｇ１，Ｇ２は指令値Ｔon*に基づいて生成され、ゲート信号Ｇ３，Ｇ４については偏磁が抑制されるように補正後の（Ｔon*＋ΔＴon*）に基づいて生成される。
【００３３】
本実施の形態では、従来方式のようにＤＣライン電流センサで検出したトランス正側電流とトランス負側電流を個別に制御するのではなく、出力電圧値Ｖoutを出力電圧指令値Ｖout*へ制御する指令値Ｔon*を用いたメインの制御に対して、ΔＴon*の補正をすることで偏磁を抑制している。このように、偏磁抑制のための補正電圧制御器４１２と通常の電圧制御器４１１とがパラレルになっているため、演算処理も早くでき、また収束も早い。このため、従来方式よりも出力電圧の応答性が良い。
【００３４】
図７は、本発明の制御方式の応答性と、図６（ａ）に示す制御方式（従来方式）の応答性とを回路シミュレーションにより比較した結果を示す図である。ここでは、負荷電流が急激に増加した場合に、出力電圧がどのように変動するかを評価した。図７の結果を見ると、従来制御方式では、負荷電流の急変に伴って、電圧の大きなアンダーシュートが発生しており、一定値(14V)に落ち着くまでの時間も長く、応答性が悪いことが分かる。一方、本発明の制御方式では、電圧のアンダーシュートは小さく、一定値へ落ち着くまでの時間も短く、応答性が良いことが分かる。
【００３５】
なお、上述した制御方式をデジタル制御で実現する場合には、検出電流のＡＤ変換やマイコン・ＤＳＰでの演算時間が必要となるので、リアルタイムでパルス幅を制御することは困難である。そのため、あるキャリア周期において検出した電流値Ｉdc1と電流値Ｉdc2との差に基づくパルス更新は、次のキャリア周期に反映することになる。マイコンの性能などの制約により更新時間をさらに遅らせる場合には、数キャリア周期後のパルスに反映することになる。
【００３６】
（変形例１）
図８，９は、上述した実施の形態の変形例１を説明する図である。図８は制御部１２０のブロック図を示し、図９はゲート信号およびトランス電圧のタイミングチャートである。上述した実施の形態では、図４，５に示したように、トランス１０７の電圧印加期間（負の電圧印加期間）を延ばすようにゲートパルス期間の補正を行った。一方、変形例１では、トランス１０７の電圧印加期間を短くするようにゲートパルス期間の補正を行う。すなわち、図８に示すように、電圧制御器４１１で生成された指令値Ｔon*に対して、補正値ΔＴon*を減算するような補正を行う。
【００３７】
図９は、図５の場合と同様にΔＩ＞０のタイミングチャートを示したものである。ΔＩ＞０の場合には、トランスの正電圧印加期間Ｔon1がΔＴonだけ短くなるようにゲートパルスの期間を調整する。すなわち、ＰＷＭ生成器４１３は、正電圧印加期間Ｔon1が指令値（Ｔon*−ΔＴon*）と等しくなるように、ゲート信号Ｇ１のオンタイミングおよびゲート信号Ｇ２のオフタイミングをΔＴonだけ遅らせる。ゲート信号Ｇ３，Ｇ４については指令値Ｔon*に基づいて生成され、負電圧印加期間Ｔon2はＴonに制御される。このように調整することでＩdc1が減少し、Ｉdc1とＩdc2の差が小さくなって偏磁が抑制される。
【００３８】
一方、ΔＩ＜０の場合には、トランス１０７の負電圧印加期間Ｔon2がΔＴonだけ短くなるようにゲートパルスの期間を調整する。この場合には、例えば、ゲート信号Ｇ１のオフタイミングおよびゲート信号Ｇ２のオンタイミングをそれぞれ差分ΔＴonだけ遅らせる。
【００３９】
（変形例２）
図１０，１１は、上述した実施の形態の変形例２を説明する図である。図１０は制御部１２０のブロック図を示し、図１１はゲート信号およびトランス電圧のタイミングチャートである。変形例２では、正と負の両方の電圧印加期間を補正するようにした。図１０に示すように、補正電圧制御器４１２は、差分ΔＩに基づいて偏磁抑制に必要な補正値ΔＴon*を算出し、その半分の値であるΔＴon*／２を出力する。ＰＷＭ生成器４１３には、和（Ｔon*＋ΔＴon*／２）および差（Ｔon*−ΔＴon*／２）が入力される。ＰＷＭ生成器４１３は、和（Ｔon*＋ΔＴon*／２）および差（Ｔon*−ΔＴon*／２）に基づいて、偏磁を抑制するようなゲート信号Ｇ１〜Ｇ４を生成する。
【００４０】
図１１は、図５の場合と同様にΔＩ＞０のタイミングチャートを示したものである。ここでは、正電圧印加期間Ｔon1をΔＴon／２だけ短くすると共に、負電圧印加期間Ｔon2をΔＴon／２だけ長くすることにより偏磁を抑制するようにした。図１１に示す例では、ゲート信号Ｇ１のオンタイミングおよびゲート信号Ｇ２のオフタイミングをΔＴon／２だけ遅らせると共に、ゲート信号Ｇ３のオフタイミングおよびゲート信号Ｇ４のオンタイミングをΔＴon／２だけ遅らせるようにした。その結果、電流値Ｉdc1と電流値Ｉdc2との差が小さくなり、偏磁を抑制することができる。
【００４１】
一方、ΔＩ＜０の場合には、正電圧印加期間Ｔon1をΔＴon／２だけ長くすると共に、負電圧印加期間Ｔon2をΔＴon／２だけ短くする。この場合には、例えば、ゲート信号Ｇ３のオンタイミングおよびゲート信号Ｇ４のオフタイミングをΔＴon／２だけ遅らせると共に、ゲート信号Ｇ１のオフタイミングおよびゲート信号Ｇ２のオンタイミングをΔＴon／２だけ遅らせる。
【００４２】
以上説明したように、本実施の形態では、電力変換装置であるＤＣ-ＤＣコンバータ１は、スイッチング回路部である高電圧一次側回路１０１と、高電圧一次側回路１０１の入力側に流れる電流を検出するＤＣライン電流センサ３０１と、高電圧一次側回路１０１の出力側に接続されたトランス１０７と、トランス１０７に正の電圧が印加される正電圧印加期間Ｔon1と負の電圧が印加される負電圧印加期間Ｔon1とを、高電圧一次側回路１０１のスイッチング動作により制御することで電力変換量を制御する制御部１２０と、を備える。そして、制御部１２０は、正電圧印加期間Ｔon1においてＤＣライン電流センサ３０１で検出される電流値Ｉdc1と負電圧印加期間Ｔon2においてＤＣライン電流センサ３０１で検出される電流値Ｉdc2との差に基づいて、電流値Ｉdc1と電流値Ｉdc2とが等しくなるように正電圧印加期間Ｔon1および負電圧印加期間Ｔon2の少なくとも一方を補正する。その結果、電圧応答性の低下を抑えつつ偏磁の抑制を行うことができる。
【００４３】
補正方法としては、図４，５において説明したように、電流値Ｉdc1と電流値Ｉdc2との差ΔＩが正である場合には負電圧印加期間Ｔon2を増加させ、差ΔＩが負である場合には正電圧印加期間Ｔon1を増加させるように補正しても良い。また、差ΔＩが正である場合には正電圧印加期間Ｔon1を減少させ、差ΔＩが負である場合には負電圧印加期間Ｔon2を減少させるように補正してもよい。さらにまた、差ΔＩが正である場合には、正電圧印加期間Ｔon1を減少させると共に負電圧印加期間Ｔon2を増加させ、差ΔＩが負である場合には、正電圧印加期間Ｔon1を増加させると共に前記負電圧印加期間Ｔon2を減少させるように補正しても良い。
【００４４】
また、正電圧印加期間Ｔon1および負電圧印加期間Ｔon2に対する補正値ΔＴonを差ΔＩの大きさに比例させることで、偏磁の程度によらず素早く抑制することができる。もちろん、差ΔＩの大きさに依らず補正値ΔＴonを一定の値としても構わない。
【００４５】
また、ＤＣ−ＤＣコンバータでは、従来から高電圧一次側回路１０１の入力側に並列接続された平滑コンデンサ１０４との接続ラインに過電流検知のためのＤＣライン電流センサが設けられているが、これを図１に示すＤＣライン電流センサ３０１に兼用することでコストアップを抑制できる。
【００４６】
上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
【符号の説明】
【００４７】
１…ＤＣ−ＤＣコンバータ、１０１…高電圧一次側回路、１０２…低圧二次側回路、１０４…平滑コンデンサ、１０７…トランス、１２０…制御部、３０１…ＤＣライン電流センサ、３１１，４１１…出力電圧制御器。４１２…補正電圧制御器、４１３…ＰＷＭ生成器、Ｔon1…正電圧印加期間、Ｔon2…負電圧印加期間
【図１】
2018038230.tif 000003
【図２】
2018038230.tif 000004
【図３】
2018038230.tif 000005
【図４】
2018038230.tif 000006
【図５】
2018038230.tif 000007
【図６】
2018038230.tif 000008
【図７】
2018038230.tif 000009
【図８】
2018038230.tif 000010
【図９】
2018038230.tif 000011
【図１０】
2018038230.tif 000012
【図１１】
2018038230.tif 000013