(57)【要約】【課題】撮像面を湾曲させることにより像面湾曲による収差を補正する撮像素子において、撮像面内における画質の均一性を更に向上しうる撮像素子を提供する。【解決手段】少なくとも一部に湾曲形状が設けられた撮像面を有する撮像素子であって、第１の曲率で湾曲した撮像面の第１の領域に設けられた第１の画素と、第１の曲率より大きい第２の曲率で湾曲した撮像面の第２の領域に設けられた第２の画素と、第１の画素に接続された第１の信号線と、第２の画素に接続された第２の信号線と、第１の信号線に第１の曲率に応じた所定の電圧を供給し、第２の信号線に第２の曲率に応じた所定の電圧を供給するように構成された電圧供給回路とを有する。【選択図】図６
2018019270.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一部に湾曲形状が設けられた撮像面を有する撮像素子であって、
第１の曲率で湾曲した前記撮像面の第１の領域に設けられた第１の画素と、
前記第１の曲率より大きい第２の曲率で湾曲した前記撮像面の第２の領域に設けられた第２の画素と、
前記第１の画素に接続された第１の信号線と、
前記第２の画素に接続された第２の信号線と、
前記第１の信号線に前記第１の曲率に応じた所定の電圧を供給し、前記第２の信号線に前記第２の曲率に応じた所定の電圧を供給するように構成された電圧供給回路と
を有することを特徴とする撮像素子。
【請求項２】
前記電圧供給回路は、第１の電圧を出力する第１の電源と、前記第１の電圧とは異なる第２の電圧を出力する第２の電源と、前記第１の電源と前記第２の電源とを接続する電源配線とを有し、
前記第１の信号線は、前記第１の電源と前記第２の電源との間の第１の部位において前記電源配線に接続されており、
前記第２の信号線は、前記第１の電源と前記第２の電源との間の、前記第１の部位とは異なる第２の部位において前記電源配線に接続されており、
前記電圧供給回路は、前記第１の部位における前記電源配線の電圧に応じた前記所定の電圧を前記第１の信号線に供給し、前記第２の部位における前記電源配線の電圧に応じた前記所定の電圧を前記第２の信号線に供給するように構成されている
ことを特徴とする請求項１記載の撮像素子。
【請求項３】
前記第１の画素及び前記第２の画素は、
光電変換により電荷を生成する光電変換部と、
前記光電変換部で生成された電荷を保持する保持部と、
前記光電変換部から前記保持へ電荷を転送する転送トランジスタと、有し、
前記転送トランジスタは、前記電圧供給回路から供給される前記所定の電圧によって制御される
ことを特徴とする請求項２記載の撮像素子。
【請求項４】
前記第２の電圧は、前記転送トランジスタの閾値電圧よりも低く、
前記第１の電圧は、前記第２の電圧よりも低い
ことを特徴とする請求項３記載の撮像素子。
【請求項５】
前記第１の電圧及び前記第２の電圧は、前記第１の信号線に前記所定の電圧が供給されたときの前記第１の画素の前記転送トランジスタのオフ電流と、前記第２の信号線に前記所定の電圧が供給されたときの前記第２の画素の前記転送トランジスタのオフ電流とが等しくなるように設定されている
ことを特徴とする請求項４記載の撮像素子。
【請求項６】
前記電圧供給回路は、前記第１の信号線及び前記第２の信号線に、前記第１の電圧及び前記第２の電圧とは異なる第３の電圧を供給するように更に構成されている
ことを特徴とする請求項３乃至５のいずれか１項に記載の撮像素子。
【請求項７】
前記第３の電圧は、前記転送トランジスタの閾値電圧よりも高い
ことを特徴とする請求項６記載の撮像素子。
【請求項８】
前記電源配線は、前記第１の電源と前記第２の電源との間に、前記撮像面の前記湾曲形状に応じた電位勾配を形成する配線抵抗を含む
ことを特徴とする請求項２乃至７のいずれか１項に記載の撮像素子。
【請求項９】
前記第１の曲率とは異なる第３の曲率で湾曲した前記撮像面の第３の領域に設けられ、前記第１の信号線から所定の電圧が供給される第３の画素と、
前記第２の曲率とは異なる第４の曲率で湾曲した前記撮像面の第４の領域に設けられ、前記第２の信号線から所定の電圧が供給される第４の画素と、
前記第１の電圧とは異なる第４の電圧を出力する第３の電源と、前記第２の電圧及び前記第４の電圧とは異なる第５の電圧を出力する第４の電源と、前記第３の電源と前記第４の電源とを接続する第２の電源配線とを有する第２の電圧供給回路と、を更に有し、
前記第１の信号線は、前記第３の電源と前記第４の電源との間の第３の部位において前記第２の電源配線に接続され、
前記第２の信号線は、前記第３の電源と前記第４の電源との間の、前記第３の部位とは異なる第４の部位において前記第２の電源配線に接続され、
前記電圧供給回路及び前記第２の電圧供給回路は、前記第１の部位と前記第３の部位との間の前記第１の信号線に、前記第１の電圧及び前記第４の電圧に応じた電位勾配を形成し、前記第２の部位と前記第４の部位との間の前記第２の信号線に、前記第２の電圧及び前記第５の電圧に応じた電位勾配を形成する
ことを特徴とする請求項２乃至７のいずれか１項に記載の撮像素子。
【請求項１０】
前記第１の信号線は、前記第１の部位と前記第３の部位との間に、前記撮像面の前記湾曲形状に応じた電位勾配を形成する配線抵抗を含み、
前記第２の信号線は、前記第２の部位と前記第４の部位との間に、前記撮像面の前記湾曲形状に応じた電位勾配を形成する配線抵抗を含む
ことを特徴とする請求項９記載の撮像素子。
【請求項１１】
少なくとも一部に湾曲形状が設けられた撮像面を有する撮像素子であって
第１の曲率で湾曲した前記撮像面の第１の領域に設けられた第１の画素と、
前記第１の曲率より大きい第２の曲率で湾曲した前記撮像面の第２の領域に設けられた第２の画素と、
前記第１の画素に接続された第１の信号線と、
前記第２の画素に接続された第２の信号線と、
前記第１の信号線に、前記第１の領域に加わる応力に応じた所定の電圧を供給し、前記第２の信号線に、前記第２の領域に加わる応力に応じた所定の電圧を供給するように構成された電圧供給回路と
を有することを特徴とする撮像素子。
【請求項１２】
少なくとも一部に湾曲形状が設けられた撮像面を有する撮像素子であって、
第１の曲率で湾曲した前記撮像面の第１の領域に設けられた第１の画素と、
前記第１の曲率より大きい第２の曲率で湾曲した前記撮像面の第２の領域に設けられた第２の画素と、
第１の電圧を出力する第１の電源と、前記第１の電圧とは異なる第２の電圧を出力する第２の電源と、前記第１の電源と前記第２の電源とを接続する電源配線とを有する電圧供給回路と、
前記第１の電源と前記第２の電源との間の第１の部位において前記電源配線に接続された第１の信号線と、
前記第１の電源と前記第２の電源との間の、前記第１の部位とは異なる第２の部位において前記電源配線に接続された第２の信号線とを有し、
前記電圧供給回路は、前記第１の部位における前記電源配線の電圧に応じた所定の電圧を前記第１の信号線に供給し、前記第２の部位における前記電源配線の電圧に応じた所定の電圧を前記第２の信号線に供給するように構成されている
ことを特徴とする撮像素子。
【請求項１３】
請求項１乃至１２のいずれか１項に記載の撮像素子と、
前記撮像素子から出力される信号に基づいて画像データを生成する信号処理部と
を有することを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子及び撮像素子を備えた撮像装置に関する。
【背景技術】
【０００２】
近年、デジタル一眼レフカメラやビデオカメラ等の撮像装置には、特許文献１に記載されているようなＣＭＯＳ撮像素子が多く使用されている。一般的なＣＭＯＳ撮像素子では、平坦な半導体基板上に、光電変換を行うフォトダイオードを含む複数の画素が行列状に配されている。
【０００３】
ところで、撮影レンズを通して被写体を撮影すると、被写体像は像面側において撮影レンズに対して凹曲面に結像する。この像を平坦な撮像素子で受光すると、像面湾曲と呼ばれる収差が発生し、撮像素子の中央部と周辺部とで焦点位置がずれる現象が起きてしまう。その結果、撮影画像の中央部と周辺部とで画質が不均一になり、画質劣化の要因となる。このような背景から、特許文献２には、撮像素子の撮像面を凹曲面状に湾曲させることにより像面湾曲による収差を補正した撮像素子が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−０６６４８０号公報
【特許文献２】特開２０１４−１１６３８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献２に記載の撮像素子では、撮像面を凹曲面状に湾曲させることにより像面湾曲による収差を低減することは可能であるが、撮像面内における画質の均一性を十分に改善することは困難であった。
本発明の目的は、撮像面を湾曲させることにより像面湾曲による収差を補正した撮像素子において、撮像面内における画質の均一性を更に向上しうる撮像素子を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、少なくとも一部に湾曲形状が設けられた撮像面を有する撮像素子であって、第１の曲率で湾曲した前記撮像面の第１の領域に設けられた第１の画素と、前記第１の曲率より大きい第２の曲率で湾曲した前記撮像面の第２の領域に設けられた第２の画素と、前記第１の画素に接続された第１の信号線と、前記第２の画素に接続された第２の信号線と、前記第１の信号線に前記第１の曲率に応じた所定の電圧を供給し、前記第２の信号線に前記第２の曲率に応じた所定の電圧を供給するように構成された電圧供給回路とを有する撮像素子が提供される。
【０００７】
また、本発明の他の一観点によれば、少なくとも一部に湾曲形状が設けられた撮像面を有する撮像素子であって第１の曲率で湾曲した前記撮像面の第１の領域に設けられた第１の画素と、前記第１の曲率より大きい第２の曲率で湾曲した前記撮像面の第２の領域に設けられた第２の画素と、前記第１の画素に接続された第１の信号線と、前記第２の画素に接続された第２の信号線と、前記第１の信号線に、前記第１の領域に加わる応力に応じた所定の電圧を供給し、前記第２の信号線に、前記第２の領域に加わる応力に応じた所定の電圧を供給するように構成された電圧供給回路とを有する撮像素子が提供される。
【０００８】
また、本発明の更に他の一観点によれば、少なくとも一部に湾曲形状が設けられた撮像面を有する撮像素子であって、第１の曲率で湾曲した前記撮像面の第１の領域に設けられた第１の画素と、前記第１の曲率より大きい第２の曲率で湾曲した前記撮像面の第２の領域に設けられた第２の画素と、第１の電圧を出力する第１の電源と、前記第１の電圧とは異なる第２の電圧を出力する第２の電源と、前記第１の電源と前記第２の電源とを接続する電源配線とを有する電圧供給回路と、前記第１の電源と前記第２の電源との間の第１の部位において前記電源配線に接続された第１の信号線と、前記第１の電源と前記第２の電源との間の、前記第１の部位とは異なる第２の部位において前記電源配線に接続された第２の信号線とを有し、前記電圧供給回路は、前記第１の部位における前記電源配線の電圧に応じた所定の電圧を前記第１の信号線に供給し、前記第２の部位における前記電源配線の電圧に応じた所定の電圧を前記第２の信号線に供給するように構成されている撮像素子が提供される。
【発明の効果】
【０００９】
本発明によれば、撮像面を湾曲させることにより像面湾曲による収差を補正した撮像素子において、撮像面内における画質の均一性を更に向上することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１実施形態による撮像装置の概略構成を示すブロック図である。
【図２】本発明の第１実施形態による撮像装置における撮像素子の構成例を示すブロック図である。
【図３】本発明の第１実施形態による撮像装置における撮像素子の画素回路の構成例を示す回路図である。
【図４】本発明の第１実施形態による撮像装置における撮像素子の概略構成と電位勾配を示す図である。
【図５】本発明の第１実施形態による撮像装置における撮像素子の画素構造を示す概略断面図である。
【図６】本発明の第１実施形態による撮像装置における撮像素子の垂直走査回路の構成例を示す回路図である。
【図７】本発明の第１実施形態による撮像装置における撮像素子の動作を示すタイミングチャートである。
【図８】本発明の第２実施形態による撮像装置における撮像素子の構成を示す概略図である。
【発明を実施するための形態】
【００１１】
［第１実施形態］
本発明の第１実施形態による撮像装置について、図１乃至図７を用いて説明する。
はじめに、本実施形態による撮像装置の構成について、図１乃至図６を用いて説明する。図１は、本実施形態による撮像装置の概略構成を示すブロック図である。図２は、本実施形態による撮像装置における撮像素子の構成例を示すブロック図である。図３は、本実施形態による撮像装置による撮像素子における画素回路の構成例を示す回路図である。図４は、本実施形態による撮像装置における撮像素子の概略構成と電位勾配を示す図である。図５は、本実施形態による撮像装置における撮像素子の画素構造を示す概略断面図である。図６は、本実施形態による撮像装置における撮像素子の垂直走査回路の構成例を示す回路図である。
【００１２】
本実施形態による撮像装置１００は、図１に示すように、撮像素子１１０、信号処理部１１２、撮影レンズ１２０、レンズ駆動部１２２、全体制御・演算部１３０、メモリ部１４０、表示部１４２、記録部１４４、操作部１４６を有している。
撮像素子１１０は、撮影レンズ１２０によって撮像面に結像された被写体像を撮像信号として取り込む。信号処理部１１２は、撮像素子１１０から出力された撮像信号に対し、各種補正等の信号処理を行い、画像データを生成する。全体制御・演算部１３０は、各種演算の実行や撮像装置１００の全体の制御を司る。全体制御・演算部１３０は、撮像素子１１０を制御するための各種タイミング信号を出力するタイミング発生部１３２を含む。タイミング発生部１３２は、撮像素子１１０に設けられていてもよい。
【００１３】
メモリ部１４０は、信号処理部１１２で生成された画像データを一時的に記憶する。表示部１４２は、各種情報や撮影画像を表示装置に表示するための表示制御を行う。記録部１４４は、着脱可能な半導体メモリ等の記録媒体に対し、画像データの記録や読み出し等の制御を行う。操作部１４６は、ボタン、ダイヤルなどで構成されユーザからの操作入力を受け付ける。表示装置がタッチパネルである場合には、当該タッチパネルも操作部１４６に含まれる。撮影レンズ１２０は被写体の光学像を撮像素子１１０に結像させる。レンズ駆動部１２２は、全体制御・演算部１３０による制御のもと撮影レンズ１２０を駆動し、ズーム制御、フォーカス制御、絞り制御などを行う。
【００１４】
撮像素子１１０は、図２に示すように、画素領域１０、垂直走査回路２０、読み出し回路３０、水平走査回路４０を有する。
画素領域１０は、撮像面を構成する。画素領域１０には、複数行及び複数列に渡って複数の画素１２が配されている。それぞれの画素１２は、入射光をその光量に応じた電荷に変換する光電変換部を含む。これにより、撮影レンズ１２０によって画素領域１０に結像された光学像を各画素１２において電気信号に変換する。
【００１５】
垂直走査回路２０は、タイミング発生部１３２から供給される制御信号をもとに画素１２内の読み出し回路を駆動するための制御信号を生成し、画素アレイの行毎に設けられた信号線１４を介して画素１２に供給する回路部である。垂直走査回路２０は、画素１２に供給する制御信号の電圧を、画素１２の駆動に必要な所定の電圧に変換するための電圧供給回路としての電源回路２２を備えている。画素１２から読み出された信号は、画素アレイの列毎に設けられた出力線１６を介して読み出し回路３０に入力される。
【００１６】
読み出し回路３０は、画素１２から読み出された信号に対して、必要に応じて所定の処理、例えば、増幅処理や加算処理等の信号処理を実施し、保持するための回路部である。読み出し回路３０は、例えば、列アンプ、相関二重サンプリング（ＣＤＳ）回路、加算回路等を含み得る。読み出し回路３０は、必要に応じてＡ／Ｄ変換回路等を更に含んでもよい。
水平走査回路４０は、読み出し回路３０に保持されている信号を列毎に順次、読み出し回路３０から読み出し、撮像素子１１０の外部に出力するための制御信号を読み出し回路３０に供給する回路部である。
【００１７】
それぞれの画素１２は、図３に示すように、光電変換部ＰＤと、転送トランジスタＭ１と、リセットトランジスタＭ２と、増幅トランジスタＭ３と、選択トランジスタＭ４とを含む。光電変換部ＰＤは、例えばフォトダイオードである。光電変換部ＰＤのフォトダイオードは、アノードが接地電圧線に接続され、カソードが転送トランジスタＭ１のソースに接続されている。転送トランジスタＭ１のドレインは、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１のドレイン、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートの接続ノードは、いわゆる浮遊拡散（フローティングディフュージョン：ＦＤ）領域である。ＦＤ領域に寄生する容量（浮遊拡散容量）は、電荷の保持部としての機能を備える。図３には、この容量を、ＦＤ領域に接続された容量素子（Ｃ）で表している。リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ３のドレインは、電源電圧線（ＶＤＤ）に接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。選択トランジスタＭ４のソースは、出力線１６に接続されている。
【００１８】
画素領域１０の画素アレイの各行には、行方向（図３において横方向）に延在して、複数の信号線１４が配されている。各行の信号線１４は、信号線ＴＸ、信号線ＲＥＳ、信号線ＳＥＬを含む。信号線ＴＸは、行方向に並ぶ画素１２の転送トランジスタＭ１のゲートにそれぞれ接続され、これら画素１２に共通の信号線をなしている。信号線ＲＥＳは、行方向に並ぶ画素１２のリセットトランジスタＭ２のゲートにそれぞれ接続され、これら画素１２に共通の信号線をなしている。信号線ＳＥＬは、行方向に並ぶ画素１２の選択トランジスタＭ４のゲートにそれぞれ接続され、これら画素１２に共通の信号線をなしている。
【００１９】
信号線ＴＸ，ＲＥＳ，ＳＥＬは、垂直走査回路２０に接続されている。信号線ＴＸには、垂直走査回路２０から、転送トランジスタＭ１を駆動するための転送制御信号ＰＴＸが出力される。信号線ＲＥＳには、垂直走査回路２０から、リセットトランジスタＭ２を駆動するためのリセット制御信号ＰＲＥＳが出力される。信号線ＳＥＬには、垂直走査回路２０から、選択トランジスタＭ４を駆動するための選択制御信号ＰＳＥＬが出力される。典型例では、垂直走査回路２０からハイレベルの制御信号が出力されると対応するトランジスタがオンとなり、垂直走査回路２０からローレベルの制御信号が出力されると対応するトランジスタがオフとなる。なお、図３では、第ｎ行の信号線１４に供給される制御信号を想定し、各制御信号ＰＴＸ，ＰＲＥＳ，ＰＳＥＬの符号に添え字［ｎ］を付記している。本明細書では、異なる行の同じ制御信号を区別する場合、同様の記載を用いて行番号を付記することがある。
【００２０】
画素領域１０の画素アレイの各列には、列方向（図３において縦方向）に延在して、出力線１６が配されている。出力線１６は、列方向に並ぶ画素１２の選択トランジスタＭ４のソースにそれぞれ接続され、これら画素１２に共通の信号線をなしている。出力線１６には、電流源１８が接続されている。
【００２１】
光電変換部ＰＤは、入射光をその光量に応じた量の電荷に変換（光電変換）するとともに、生成された電荷を蓄積する。転送トランジスタＭ１は、光電変換部ＰＤに蓄積された電荷を保持部（容量素子Ｃ）としてのＦＤ領域に転送する。ＦＤ領域は、光電変換部ＰＤから転送された電荷を保持するとともに、増幅部の入力ノード（増幅トランジスタＭ３のゲート）を、その容量と転送された電荷の量とに応じた電圧に設定する。リセットトランジスタＭ２は、ＦＤ領域及び光電変換部ＰＤの電位をリセットする際のスイッチとして機能する。選択トランジスタＭ４は、出力線１６に信号を出力する画素１２を選択する。増幅トランジスタＭ３は、ドレインに電源電圧ＶＤＤが供給され、ソースに選択トランジスタＭ４を介して電流源１８からバイアス電流が供給される状態となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより増幅トランジスタＭ３は、光電変換部ＰＤで生じた電荷の量に基づく信号を、選択トランジスタＭ４を介して出力線１６に出力する。なお、選択トランジスタＭ４は行単位で制御され、選択された行の画素信号が一括して各列の出力線１６に出力される。
【００２２】
図４（ａ）及び図４（ｂ）は、撮像素子１１０の概略構成を示す図である。図４（ａ）が撮像素子１１０の上面図であり、図４（ｂ）が図４（ａ）のＡ−Ａ′線断面図である。
撮像素子１１０は、画素領域１０と、垂直走査回路２０、読み出し回路３０、水平走査回路４０等の周辺回路が設けられた周辺回路領域５０とを含む半導体基板２１０と、半導体基板２１０を保持する支持基板２００とを有する。支持基板２００は半導体基板２１０の保持面に凹形状を有しており、この保持面上に設置された半導体基板２１０は保持面の凹形状に応じて湾曲している。支持基板２００と半導体基板２１０との間には接着剤２０２が充填されており、半導体基板２１０は湾曲形状を維持した状態で支持基板２００に固定されている。これにより、半導体基板２１０の、画素領域１０が設けられた撮像面の少なくとも一部分が湾曲している。半導体基板２１０の撮像面は、撮影レンズ１２０によって生じる像面湾曲を低減するのに好適な凹曲面状に湾曲されている。具体的には、図４（ｂ）に示すように、半導体基板２１０の周辺部が中央部よりも持ち上がった湾曲形状とすることにより、撮像面の周辺部における像面湾曲の影響を低減することができる。
【００２３】
湾曲形状の半導体基板２１０を有する撮像素子１１０は、公知の技術で製造可能である。例えば、半導体基板２１０を凹形状の支持基板２００により支えた状態で、支持基板２００の中央部に設けられた通気孔２０４を介して支持基板２００と半導体基板２１０との間の空間を排気する。これにより、半導体基板２１０の中央部が支持基板２００側に引き寄せられ、画素領域１０が設けられた側の表面が凹曲面となるように、半導体基板２１０が湾曲する。この後、通気孔２０４から接着剤２０２を注入し、湾曲した状態の半導体基板２１０を支持基板２００に固定する。
【００２４】
ところで、半導体基板２１０を湾曲させると、曲率に応じた応力が半導体結晶に加わり、その応力の大きさに応じて素子特性が変化することがある。例えば、半導体結晶に圧縮応力が印加されると、エネルギーバンドギャップが広がり、暗電流は減少する。半導体結晶に加わる圧縮応力が大きいほど、すなわち半導体基板２１０の曲率が大きいほど、暗電流は少なくなる。図４（ｂ）に示すような湾曲形状を有する撮像素子１１０では、曲率が大きい画素領域１０の中央部に加わる応力は大きく暗電流の低減効果が大きいのに対して、曲率が小さい画素領域１０の周辺部の素子に加わる応力は小さく暗電流の低減効果は低い。したがって、画素領域１０の中央部では、画素領域１０の周辺部と比較して暗電流は少なくなる傾向にある。撮像面内における暗電流量のばらつきは画質の劣化の原因となるため、特に長秒撮影や高温環境下での撮影などにおいては、できるだけ低減することが望ましい。
【００２５】
図５は、撮像素子１１０の画素１２の一部分の構造を示す断面図である。半導体基板２１０は、例えばｎ型シリコン基板である。半導体基板２１０の表面部には、ｐウェルとしてのｐ型半導体領域２１２が設けられている。ｐ型半導体領域２１２の表面部には、ｎ型半導体領域２１４が設けられている。ｎ型半導体領域２１４とｐ型半導体領域２１２との間のｐｎ接合は、光電変換部ＰＤとしてのフォトダイオードを構成する。ｎ型半導体領域２１４の表面部にはｐ型半導体領域２１６が設けられており、光電変換部ＰＤのフォトダイオードは、いわゆる埋め込みフォトダイオードを構成している。ｐ型半導体領域２１２の表面部には、また、ｎ型半導体領域２１４から離間して、ｎ型半導体領域２１８が設けられている。ｎ型半導体領域２１４とｎ型半導体領域２１８との間の半導体基板２１０上には、ゲート絶縁膜２２０を介してゲート電極２２２が設けられている。これにより、ｎ型半導体領域２１４をソース、ｎ型半導体領域２１８をドレイン、ゲート電極２２２をゲートとする転送トランジスタＭ１が構成されている。ゲート電極２２２には、垂直走査回路２０から、転送制御信号ＰＴＸ［ｎ］が供給される。
【００２６】
前述の暗電流は、例えば転送トランジスタＭ１のオフ電流である。転送トランジスタＭ１のチャネル領域では、ゲート絶縁膜２２０との界面における界面準位を介した暗電流が生じうる。この暗電流が、転送トランジスタＭ１のオフ電流の一つの要因である。転送トランジスタＭ１の暗電流は、ゲート電極２２２に負電圧を印加してチャネル領域を実質的によりｐ型化することで低減できることが知られている。したがって、例えば光電変換部ＰＤにおける信号電荷の蓄積期間中は、転送トランジスタＭ１を介した信号電荷の漏洩を防止するために、転送トランジスタＭ１のゲート電極２２２に負電圧を印加して暗電流を抑制することが好ましい。この際、転送トランジスタＭ１のゲート電極２２２に負電圧を印加することによる暗電流の抑制効果は、ゲート電極２２２に印加する負電圧が高いほど、すなわちゲート電極２２２に印加する電圧が低いほど、大きくなる。
【００２７】
そこで、本実施形態による撮像装置では、転送トランジスタＭ１をオフにする期間中に、転送トランジスタＭ１のゲート電極２２２に負電圧を印加するとともに、画素領域１０内における画素１２の配置場所に応じて印加する負電圧のレベルを変化する。例えば図４（ｃ）に示すように、半導体基板２１０の曲率が小さい領域ほど、すなわち、画素領域１０の中央部からより離間した場所に配置された画素１２ほど、転送トランジスタＭ１のゲート電極２２２に供給する負電圧が高くなるようにする。例えば、画素領域１０の中央部（例えば、図４において位置Ｙ０）の画素１２では、転送トランジスタＭ１のゲート電極２２２に電源電圧ＶＴＸ２を印加する。一方、画素領域１０の周辺部（例えば、図４において位置Ｙ１，Ｙ２）の画素１２では、転送トランジスタＭ１のゲート電極２２２に、電源電圧ＶＴＸ２よりも低い（絶対値が高い負電圧である）電源電圧ＶＴＸ１を印加する。これにより、より曲率の小さい場所に配置された画素１２ほど暗電流の抑制効果が高くなり、湾曲形状を有する撮像素子１１０の撮像面内における暗電流のばらつきを抑制することができる。なお、湾曲していない半導体基板２１０の平坦部は、曲率が０であるものとする。
【００２８】
図６は、画素領域１０に対して、図４（ｃ）に示したような電位勾配を持たせた転送制御信号ＰＴＸ［ｎ］を供給するための垂直走査回路２０の構成例である。図６には、垂直走査回路２０のうち、転送制御信号ＰＴＸ［ｎ］の生成回路のみを示している。
【００２９】
垂直走査回路２０は、画素領域１０の画素アレイの行に対応した数（ここでは（ｎ＋ｊ）個）のレジスタ３１０が直列に接続されたシフトレジスタを備える。各行のレジスタ３１０の出力は、セレクタ３１２の一方の入力端子に接続されている。各行のセレクタ３１２の他方の入力端子には、シャッタ信号ＰＳＨＴが入力される。セレクタ３１２の出力は、ＡＮＤ回路３１４の一方の入力端子に接続されている。各行のＡＮＤ回路３１４の他方の入力端子には、転送制御信号ＰＴＸが入力される。ＡＮＤ回路３１４の出力は、バッファ３１６の入力端子に接続されている。
【００３０】
電源回路２２は、各行に対応して設けられた複数のバッファ３１６を有する。各バッファ３１６は、入力端子と、ハイレベル側の電源端子と、ローレベル側の電源端子と、出力端子とを含む。隣接する行のバッファ３１６のローレベル側の電源端子は、配線抵抗３１８を含む電源配線３２０を介して接続されている。第１行及び第（ｎ＋ｊ）行のバッファ３１６のローレベル側の電源端子には、電源電圧ＶＴＸ１が供給されている。また、第ｎ行のバッファ３１６のローレベル側の電源端子には、電源電圧ＶＴＸ２が供給されている。これにより、第１行から第ｎ行のバッファ３１６のローレベル側の電源端子には、配線抵抗３１８による抵抗分圧によって、電源電圧ＶＴＸ１から電源電圧ＶＴＸ２の間の異なる電圧がそれぞれ供給される。同様に、第（ｎ＋ｊ）行から第ｎ行のバッファ３１６のローレベル側の電源端子には、配線抵抗３１８による抵抗分圧によって、電源電圧ＶＴＸ１から電源電圧ＶＴＸ２の間の異なる電圧がそれぞれ供給される。各バッファ３１６の出力は、垂直走査回路２０の出力である転送制御信号ＰＴＸ［ｉ］となる（ｉは１〜ｎ＋ｊ）。
【００３１】
第１行に対応する先頭のレジスタ３１０には垂直走査開始信号ＰＶＳＴが入力され、以降のレジスタ３１０には前段のレジスタ３１０の出力が入力される。垂直走査開始信号ＰＶＳＴが入力されることで先頭のレジスタ３１０に対応する行から走査が開始され、垂直走査信号ＰＶのタイミングに同期して、以降のレジスタ３１０に対応する行が順次走査される。ＡＮＤ回路３１４の一方の入力端子には、セレクタ３１２により選択されたシャッタ信号ＰＳＨＴ及びレジスタ３１０からの出力のうちの一方が入力される。ＡＮＤ回路３１４の他方の入力端子には、転送制御信号ＰＴＸが入力されている。これにより、セレクタ３１２からハイレベルの信号が出力されている行においてのみ、転送制御信号ＰＴＸが後段へと送られるようになっている。なお、シャッタ信号ＰＳＨＴ、垂直走査開始信号ＰＶＳＴ、垂直走査信号ＰＶ、転送制御信号ＰＴＸは、タイミング発生部１３２から供給される。ＡＮＤ回路３１４の出力は、電源回路２２に設けられたバッファ３１６に入力される。バッファ３１６は、入力信号がハイレベルのときにはハイレベル側の電源端子の電圧を出力し、入力信号がローレベルのときにはローレベル側の電源端子の電圧を出力する。
【００３２】
バッファ３１６の入力信号がローレベルのとき、バッファ３１６の出力電圧は、当該バッファ３１６のローレベル側の電源端子と電源配線３２０との接続部位における電源配線３２０の電圧となる。この電圧は、電源電圧ＶＴＸ１から電源電圧ＶＴＸ２の間の電圧であり、撮像面の湾曲形状に応じた電位勾配を形成するように設けられた配線抵抗３１８により、行毎に決定されている。バッファ３１６の入力信号がハイレベルのとき、バッファ３１６の出力電圧は、電源電圧ＶＴＸ３となる。
【００３３】
ここで、電源回路２２に入力される電源電圧ＶＴＸ１，ＶＴＸ２，ＶＴＸ３は、以下の関係を有する。なお、Ｖｔｈは、画素１２の転送トランジスタＭ１の閾値電圧である。すなわち、電源電圧ＶＴＸ１，ＶＴＸ２は転送トランジスタＭ１がオフになる電圧であり、電源電圧ＶＴＸ３は転送トランジスタＭ１がオンになる電圧である。
ＶＴＸ１ ＜ ＶＴＸ２ ＜ Ｖｔｈ ＜ ＶＴＸ３
【００３４】
電源電圧ＶＴＸ１は、配線抵抗３１８を備えた電源配線３２０の両端部、すなわち半導体基板２１０の曲率が小さい画素領域１０の周辺部（位置Ｙ１，Ｙ２）から、電源配線３２０に供給される。電源電圧ＶＴＸ２は、電源配線３２０の中心部、すなわち半導体基板２１０の曲率が大きい画素領域１０の中央部（位置Ｙ０）から、電源配線３２０に供給される。これにより、電源電圧ＶＴＸ１と電源電圧ＶＴＸ２との差分の電圧が、配線抵抗３１８によって分圧され、電源配線３２０上には図４（ｃ）に示すような電位勾配が形成される。電源配線３２０の配線抵抗３１８は、電源配線３２０上の電位分布が、撮像素子１１０を湾曲した際に生じる応力の分布に応じて生じる暗電流のばらつきを抑制する電位勾配を有するように、撮像素子１１０の各部の形状や応力分布に応じて予め設計しておく。
【００３５】
これにより、バッファ３１６は、入力がハイレベルのときには電源電圧ＶＴＸ３を出力し、入力がローレベルのときには画素１２に対応する位置の電源配線３２０の電圧を出力することができる。これにより、転送トランジスタＭ１がオフのときの暗電流量の撮像面内におけるばらつきを抑制することができる。
【００３６】
次に、本実施形態による撮像装置の駆動方法について、図７を用いて説明する。図７は、撮像素子の動作を示すタイミングチャートである。なお、画素１２の各トランジスタは、対応する制御信号がハイレベルのときにオン状態になり、対応する制御信号がローレベルのときにオフ状態になるものとする。
【００３７】
まず、時刻ｔ１０において、タイミング発生部１３２から供給されるシャッタ信号ＰＳＨＴがローレベルからハイレベルへと遷移し、各行のセレクタ３１２によって、ハイレベルのシャッタ信号ＰＳＨＴが各行のＡＮＤ回路３１４に入力される。
【００３８】
次いで、時刻ｔ１１において、タイミング発生部１３２から供給される転送制御信号ＰＴＸがローレベルからハイレベルへと遷移し、各行のＡＮＤ回路３１４の出力がハイレベルとなる。これにより、総ての行のバッファ３１６から出力される転送制御信号（図７においてＰＴＸ［１］，ＰＴＸ［ｎ］）が電源電圧ＶＴＸ３となり、全行の画素１２の転送トランジスタＭ１がオンになる。
このとき、リセット制御信号ＰＲＥＳはハイレベルであり、リセットトランジスタＭ２はオン状態になっている。これにより、光電変換部ＰＤ及びＦＤ領域はリセットトランジスタＭ２を介して電源電圧ＶＤＤに接続され、光電変換部ＰＤ及びＦＤ領域は電源電圧ＶＤＤに応じた電位にリセットされる。
【００３９】
次いで、時刻ｔ１２において、転送制御信号ＰＴＸがハイレベルからローレベルへと遷移し、全行の画素１２の転送トランジスタＭ１がオフになる。これにより、光電変換部ＰＤのリセットが終了し、光電変換部ＰＤでは入射光量に応じた電荷の生成と蓄積が開始される。
このとき、曲率が小さい画素領域１０の周辺部の画素１２（例えば、図６に例示した１行目の画素１２）に供給される転送トランジスタＭ１の駆動電圧（転送制御信号ＰＴＸ［１］）は、電源電圧ＶＴＸ１となる。一方、曲率が大きい画素領域１０の中央部の画素１２（例えば、図６に例示したｎ行目の画素１２）に供給される転送トランジスタＭ１の駆動電圧（転送制御信号ＰＴＸ［ｎ］）は、電源電圧ＶＴＸ２となる。電源電圧ＶＴＸ１と電源電圧ＶＴＸ２とは、前述の通り、ＶＴＸ１＜ＶＴＸ２の関係にある。したがって、曲率が小さい画素領域１０の周辺部の画素１２において、より高い暗電流の抑制効果を得ることができる。
【００４０】
次いで、時刻ｔ１３において、シャッタ信号ＰＳＨＴがハイレベルからローレベルへと遷移する。
次いで、時刻ｔ１４において、タイミング発生部１３２から供給される垂直走査開始信号ＰＶＳＴがローレベルからハイレベルへと遷移する。これにより、時刻ｔ１４以降、画素１２からの信号の読み出しが開始される。
【００４１】
次いで、時刻ｔ１５において、タイミング発生部１３２から供給される垂直走査信号ＰＶがローレベルからハイレベルへと遷移し、１行目のレジスタ３１０から、垂直走査開始信号ＰＶＳＴに応じたハイレベルの信号が出力される。このレジスタ３１０からの出力信号がセレクタ３１２によって後段に伝達されて、１行目が選択される。
次いで、時刻ｔ１６において、垂直走査信号ＰＶがハイレベルからローレベルへと遷移し、１行目のレジスタ３１０の出力がハイレベルに保持される。
【００４２】
次いで、時刻ｔ１７において、垂直走査開始信号ＰＶＳＴがハイレベルからローレベルへと遷移する。また、選択制御信号ＰＳＥＬがローレベルからハイレベルへと遷移し、１行目の画素１２の選択トランジスタＭ４がオン状態となる。
次いで、時刻ｔ１８において、リセット制御信号ＰＲＥＳがハイレベルからローレベルへと遷移し、１行目の画素１２のリセットトランジスタＭ２がオフ状態となり、ＦＤ領域のリセットが解除される。
【００４３】
次いで、時刻ｔ１８から時刻ｔ１９の間に、ＦＤ領域のリセットレベルに応じたＮ信号を読み出し、読み出し回路３０で保持する。
次いで、時刻ｔ１９において、転送制御信号ＰＴＸがローレベルからハイレベルへと遷移する。このとき、１行目のセレクタ３１２の出力がハイレベルとなっているので、１行目の画素１２に送られる転送制御信号ＰＴＸ［１］の電圧が電源電圧ＶＴＸ３となり、転送トランジスタＭ１がオン状態となる。これにより、光電変換部ＰＤに蓄積された電荷がＦＤ領域に転送される。
【００４４】
次いで、時刻ｔ２０において、転送制御信号ＰＴＸがローレベルとなり、１行目の画素１２に送られる転送制御信号ＰＴＸ［１］の電圧が電源電圧ＶＴＸ１となり、転送トランジスタＭ１がオフ状態となる。これにより、ＦＤ領域への電荷の転送が終了する。
次いで、時刻ｔ２０から時刻ｔ２１の間において、ＦＤ領域に転送された電荷に応じたＳ信号を読み出し、読み出し回路３０で保持する。
次いで、時刻ｔ２１において、リセット制御信号ＰＲＥＳがローレベルからハイレベルへと遷移し、１行目の画素１２のリセットトランジスタＭ２がオン状態となり、ＦＤ領域のリセットが開始される。
【００４５】
次いで、時刻ｔ２２から時刻ｔ２３の間に、水平走査回路４０が駆動され、読み出し回路３０に保持された信号が順次、撮像素子１１０の外部へと出力される。このようにして、１行目の画素１２からの読み出し動作が完了する。
続く２行目以降の画素１２からの読み出し動作では、垂直走査開始信号ＰＶＳＴをローレベルに固定した状態で上述の時刻ｔ１４から時刻ｔ２３と同様の動作を繰り返し、各行の画素１２から順に信号を読み出す。
【００４６】
このようにして、半導体基板２１０の曲率に応じて転送トランジスタＭ１のオフ電圧を設定することにより、湾曲形状を有する撮像素子１１０の撮像面内における暗電流のばらつきを抑制することができる。これにより、暗電流の撮像面内におけるばらつきに起因する画質の低下を抑制することができる。
【００４７】
なお、本実施形態では、画素領域１０の中央部の曲率が大きく、周辺部の曲率が小さい撮像素子１１０において、電源電圧ＶＴＸ１を電源配線３２０の両端に入力し、電源電圧ＶＴＸ２を電源配線３２０の中央に入力する例を示した。しかしながら、電源配線３２０に供給する電源電圧は、半導体基板２１０の湾曲形状に応じて適宜設定することができる。例えば、画素領域１０の中央部が平坦で周辺部が湾曲したような形状の撮像素子１１０では、電源電圧ＶＴＸ２を電源配線３２０の両端に入力し、電源電圧ＶＴＸ１を電源配線３２０の中央に入力すればよい。このようにすることで、周辺部と比較して中央部における暗電流の抑制効果を高めることができる。
【００４８】
また、転送ゲートのオフ電圧を供給する電源は、必ずしも電源電圧ＶＴＸ１，ＶＴＸ２の２種類である必要はなく、３種類以上の電源電圧を用いてもよい。この場合、互いに電圧の異なる３以上の電源を、電源配線３２０の任意の場所に接続することにより、転送トランジスタＭ１のゲート電極２２２に供給する電圧に、任意の勾配を持たせることができる。
【００４９】
このように、本実施形態によれば、湾曲形状の撮像面を有する撮像素子において、画素に供給する駆動電圧を、当該画素が配置された場所における撮像面の曲率に応じて変化するので、暗電流の撮像面内におけるばらつきを抑制することができる。これにより、暗電流の撮像面内におけるばらつきに起因する画質の低下を抑制し、良好な画像を取得することができる。
【００５０】
［第２実施形態］
本発明の第２実施形態による撮像装置について、図８を用いて説明する。図１乃至図７に示す第１実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図８は、本実施形態による撮像装置の構成を示す概略図である。
本実施形態では、信号線ＴＸに供給する転送制御信号に対し、列方向（垂直方向）のみならず、行方向（水平方向）にも電位勾配を与えることのできる構成を示す。
【００５１】
本実施形態による撮像装置の撮像素子１１０は、図８（ａ）及び図８（ｂ）に示すように、画素領域１０、垂直走査回路２０，２０ａ、読み出し回路３０及び水平走査回路４０を有している。２つの垂直走査回路２０は電源回路２２をそれぞれ有し、垂直走査回路２０ａは電源回路２２ａを有している。垂直走査回路２０ａは、第１実施形態で説明した垂直走査回路２０と基本的には同様である。垂直走査回路２０ａが垂直走査回路２０と異なる点は、電源電圧ＶＴＸ１の代わりに電源電圧ＶＴＸ１ａが供給され、電源電圧ＶＴＸ２の代わりに電源電圧ＶＴＸ２ａが供給される点である。
【００５２】
垂直走査回路２０は、画素領域１０の行方向の両端部にそれぞれ設けられている。一方の垂直走査回路２０の各行の出力端子３５２ａは、画素領域１０の行方向の一端部において、画素領域１０へ制御信号を行方向に伝達するための各行の信号配線３２２（信号線ＴＸ）の一端部に設けられた端子３５２ｂにそれぞれ接続されている。他方の垂直走査回路２０の各行の出力端子３５６ａは、画素領域１０の行方向の他端部において、各行の信号配線３２２（信号線ＴＸ）の他端部に設けられた端子３５６ｂにそれぞれ接続されている。垂直走査回路２０ａの各行の出力端子３５４ａは、画素領域１０の行方向の中央部において、各行の信号配線３２２（信号線ＴＸ）に設けられた端子３５４ｂにそれぞれ接続されている。各信号配線３２２には、行方向に所定の電位勾配を形成するための配線抵抗３２４が設けられている。
【００５３】
図８（ｃ）を用い、第１列から第（ｍ＋ｊ）列までの（ｍ＋ｊ）個の画素１２を含むｎ行目の画素１２を例にして、より具体的に説明する。ｎ行目の（ｍ＋ｊ）個の画素１２のそれぞれには、転送制御信号ＰＴＸ［ｎ］を行方向に伝達するための信号配線３２２（信号線ＴＸ）が接続されている。信号配線３２２には、所定の電位勾配を形成するための配線抵抗３２４が設けられている。１列目の画素１２（図において［１，ｎ］）が接続された信号配線３２２の一端部及び（ｍ＋ｊ）列目の画素１２（図において［ｍ＋ｊ］）が接続された信号配線３２２の他端部には、垂直走査回路２０（バッファ３１６）の出力端子がそれぞれ接続されている。ｍ列目の画素１２（図において［ｍ，ｎ］）が接続された信号配線３２２の中央部には、垂直走査回路２０ａ（バッファ３１６）の出力端子が接続されている。
【００５４】
このような構成の撮像素子１１０において、電源回路２２に電源電圧ＶＴＸ１，ＶＴＸ２を供給し、電源回路２２ａに電源電圧ＶＴＸ１ａ，ＶＴＸ２ａを供給することで、垂直方向に配された電源配線３２０上に電位勾配を形成することができる。また、電源電圧ＶＴＸ１，ＶＴＸ１ａに互いに異なる電圧を供給することで、行方向（水平方向）に配された信号配線３２２上に、配線抵抗３２４による抵抗分圧によって電位勾配を形成することができる。同様に、電源電圧ＶＴＸ２，ＶＴＸ２ａに互いに異なる電圧を供給することで、行方向（水平方向）に配された信号配線３２２上に、配線抵抗３２４による抵抗分圧によって電位勾配を形成することができる。
【００５５】
画素領域１０の中央部における曲率が大きく、周辺部における曲率が小さい撮像素子１１０においては、電源電圧を以下の関係に設定する。
ＶＴＸ１ ＜ ＶＴＸ２ ＜ ＶＴＸ２ａ
ＶＴＸ１ ＜ ＶＴＸ１ａ ＜ ＶＴＸ２ａ
【００５６】
一方、画素領域１０の中央部における曲率が小さく、周辺部における曲率が大きい撮像素子１１０においては、電源電圧を以下の関係に設定する。
ＶＴＸ１ ＞ ＶＴＸ２ ＞ ＶＴＸ２ａ
ＶＴＸ１ ＞ ＶＴＸ１ａ ＞ ＶＴＸ２ａ
【００５７】
このようにすることで、曲率の大きい部分に配置された画素１２の転送トランジスタＭ１と曲率の小さい部分に配置された画素１２の転送トランジスタＭ１とにおける暗電流のばらつきを低減することができる。
なお、信号配線３２２の中央部に電源電圧ＶＴＸ１ａ，ＶＴＸ２ａを供給する構成とする場合、垂直走査回路２０ａは画素領域１０の中央部に設けることになる。このため、撮像素子１１０は、少なくとも垂直走査回路２０ａが設けられた基板３５０ａと、画素領域１０、読み出し回路３０、水平走査回路４０が設けられた基板３５０ｂとに分け、これら基板３５０ａ，３５０ｂを積層した構成とすることが好ましい。
【００５８】
図８の例では、電源回路２２を含む垂直走査回路２０と、電源回路２２ａを含む垂直走査回路２０ａとを、基板３５０ａに配置している（図８（ａ））。また、画素領域１０と、読み出し回路３０と、水平走査回路４０とを、基板３５０ｂに配置している（図８（ｂ））。そして、各行において、基板３５０ａの出力端子３５２ａと基板３５０ｂの端子３５２ｂ、基板３５０ａの出力端子３５４ａと基板３５０ｂの端子３５４ｂ、基板３５０ａの出力端子３５６ａと基板３５０ｂの端子３５６ｂを、それぞれ接続した構成としている。
【００５９】
ただし、撮像素子１１０は、必ずしも複数の基板を積層することにより構成する必要はなく、例えば、垂直走査回路２０と垂直走査回路２０ａとを画素領域１０の行方向の両端部に配置し、配線によって所定の電源電圧を所定の位置に供給するようにしてもよい。
本実施形態では、２種類の垂直走査回路２０を設けたが、３種類以上の垂直走査回路２０を設け、信号線ＴＸに、半導体基板２１０の湾曲形状に応じたより複雑な電位勾配を設けるようにしてもよい。
【００６０】
このように、本実施形態によれば、湾曲形状の撮像面を有する撮像素子において、画素に供給する駆動電圧を、当該画素が配置された場所における撮像面の曲率に応じて変化するので、暗電流の撮像面内におけるばらつきを抑制することができる。これにより、暗電流の撮像面内におけるばらつきに起因する画質の低下を抑制し、良好な画像を取得することができる。
【００６１】
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、転送トランジスタＭ１をオフ状態にする際、ゲート電圧を負電圧に設定する例を示したが、必ずしも転送トランジスタＭ１をオフ状態にする総ての期間においてゲート電圧を負電圧に設定する必要はない。例えば、画素１２から信号を読み出した後、次の蓄積期間の開始までの間（例えば、１行目の画素１２に対して、図７の時刻ｔ２３から次のフレームの時刻ｔ１１まで）の期間は、転送トランジスタＭ１の暗電流が画素信号に影響することはない。したがって、そのような期間においては、転送トランジスタＭ１のゲート電圧を負電圧以外の電圧、例えば基準電圧に設定するようにしてもよい。
【００６２】
また、上記第１実施形態では、列方向（垂直方向）に沿った半導体基板の曲率の変化による暗電流のばらつきを抑制する構成を示した。上記第２実施形態では、列方向及び行方向（水平方向）に沿った半導体基板の曲率の変化による暗電流のばらつきを抑制する構成を示した。しかしながら、上記実施形態と同様の手法を用い、行方向に沿った半導体基板の曲率の変化による暗電流のばらつきだけを抑制する構成としてもよい。
【００６３】
また、上記実施形態では、半導体基板２１０を湾曲させることにより特性が変動する特性として転送トランジスタＭ１の暗電流を例示したが、他のトランジスタにおいても同様の特性変動は生じうる。したがって、転送トランジスタＭ１以外のトランジスタにおいても、曲率の大きい部分に形成されたトランジスタと曲率の小さい部分に形成されたトランジスタとで、駆動電圧を変化するようにしてもよい。
【００６４】
また、画素１２の回路構成は図３に示したものに限定されるものではなく、適宜変更が可能である。例えば、光電変換部とＦＤ領域との間にこれらとは別の電荷保持部を更に有していてもよいし、１つの画素が複数の光電変換部を有していてもよいし、光電変換部の電荷を排出するトランジスタを更に有していてもよい。
【００６５】
また、上記実施形態では、画素１２を構成するトランジスタがＮ型トランジスタである場合を例にして本発明を説明したが、本発明は、画素１２を構成するトランジスタがＰ型トランジスタである場合においても同様に適用可能である。画素１２を構成するトランジスタがＰ型トランジスタの場合、上記実施形態で説明した信号レベルや電圧の極性は逆になる。なお、本明細書において、閾値電圧よりも高い電圧とはトランジスタがオンになる電圧を意味し、閾値電圧よりも低い電圧とはトランジスタがオフになる電圧を意味するものとする。また、トランジスタがオフの状態において電圧の高低を示すときは、閾値電圧から遠いほど「低い」と表現するものとする。
【００６６】
上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００６７】
１００…撮像装置
１１０…撮像素子
１０…画素領域
１２…画素
２０…垂直走査回路
２２…電圧供給回路
３２０…電源配線
【図１】
2018019270.tif 000003
【図２】
2018019270.tif 000004
【図３】
2018019270.tif 000005
【図４】
2018019270.tif 000006
【図５】
2018019270.tif 000007
【図６】
2018019270.tif 000008
【図７】
2018019270.tif 000009
【図８】
2018019270.tif 000010