(57)【要約】【課題】ＥＳＬが小さく小型の積層コンデンサを提供すること。【解決手段】極性が異なる第１内部電極と第２内部電極と誘電体部とが積層された複数の静電容量部と、静電容量部の積層方向に沿って延び素子本体の主面に引き出され、第１内部電極に導通する第１貫通導体および第２内部電極に導通する第２貫通導体と、第１貫通導体に導通する第１外部端子電極と、第２貫通導体に導通する第２外部端子電極とを有し、貫通導体は磁界を打ち消すように配置され、静電容量部は貫通導体の配置方向に対向するように配置され、各静電容量部において、第１内部電極から引き出され第１貫通導体と導通する第１引出電極と、第２内部電極から引き出され第２貫通導体と導通する第２引出電極と、が静電容量部の積層方向から投影した第１内部電極および第２内部電極において、略線対称となるよう配置されている積層コンデンサである。【選択図】図１
2018019026.tif 000002
【特許請求の範囲】
【請求項１】
誘電体部と内部電極とを有する素子本体と、前記素子本体の主面に形成された複数の外部端子電極と、を備える積層コンデンサであって、
前記素子本体は、前記内部電極と前記誘電体部とが積層されて構成される複数の静電容量部と、前記静電容量部の積層方向に沿って延び前記素子本体の主面に引き出された複数の貫通導体と、を有し、
前記複数の貫通導体は、前記貫通導体を流れる電流により発生する磁界を互いに打ち消すように配置され、
前記複数の静電容量部は、前記貫通導体の配置方向に対向するように配置され、
前記静電容量部を構成する前記内部電極は、積層方向に対向し互いに極性が異なる第１内部電極と第２内部電極とを有し、
前記貫通導体は、前記第１内部電極に電気的に接続される第１貫通導体と、前記第２内部電極に電気的に接続される第２貫通導体と、を有し、
前記外部端子電極は、前記第１貫通導体に電気的に接続される第１外部端子電極と、前記第２貫通導体に電気的に接続される第２外部端子電極と、を有し、
各前記静電容量部において、前記第１内部電極と前記第１貫通導体とを電気的に接続するよう前記第１内部電極から引き出された第１引出電極と、前記第２内部電極と前記第２貫通導体とを電気的に接続するよう前記第２内部電極から引き出された第２引出電極と、が前記静電容量部の積層方向から投影した前記第１内部電極および前記第２内部電極において、略線対称となるよう配置されている積層コンデンサ。
【請求項２】
前記静電容量部の積層方向から投影した前記第１引出電極と前記第２引出電極との距離をｄとし、前記内部電極における引出電極が引き出された辺と、当該辺と相対する辺までの距離をｅとしたとき、ｄ／ｅが０．３以下である請求項１に記載の積層コンデンサ。
【請求項３】
前記素子本体の内部における前記第１貫通導体と前記第２貫通導体との距離よりも、前記素子本体の前記主面に引き出されている前記第１貫通導体と前記第２貫通導体との距離が大きくなるように、前記第１貫通導体および前記第２貫通導体が構成されている請求項１または２に記載の積層コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、等価直列インダクタンス（ＥＳＬ）が大幅に低減されたデカップリング用に好適な積層コンデンサに関する。
【背景技術】
【０００２】
近年の携帯電話やコンピュータに代表される民生電子機器は、さらなる高機能化、省電力化への要求が顕著となっており、それに伴って論理回路を構成するデジタルＩＣ（集積回路）の動作周波数の高周波化や動作電圧の低減が求められている。
【０００３】
このデジタルＩＣは動作時にインピーダンスの変動を伴うため、さまざまな論理演算を行う際、電源ラインに対して高周波ノイズが発生する。この高周波ノイズは回路内に存在する他のデジタルＩＣの電源電圧に対するノイズとなって動作を不安定にさせるため、これを抑制するためにデカップリング回路と呼ばれるノイズ遮断のための回路を各デジタルＩＣに接続する。
【０００４】
これらデカップリング回路のうち、デジタルＩＣに近い位置に配置するコンデンサは、ＥＳＬ（等価直列インダクタンス：Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｉｎｄｕｃｔｕｎｃｅ）が小さいことが必要なため、通常は積層コンデンサが用いられる。しかしながら、近年のデジタル回路の高周波化の傾向に伴って、積層コンデンサに内在する電極部分のＥＳＬの影響により、ノイズの高周波成分を十分に抑制することができないという問題が生じた。
【０００５】
このような問題に対し、複数の積層コンデンサを並列に接続することにより、それらの合成ＥＳＬが小さくなるという効果を利用して対処してきた。しかしながら、合成ＥＳＬを十分小さくするには、接続する積層コンデンサの数が多くなり、その結果、実装面積の増大やコストアップを招いてしまう。また、デジタルＩＣと積層コンデンサとを接続する配線が長くなると、配線のインダクタンスが増加するため、デカップリング用の積層コンデンサは、デジタルＩＣの近傍に配置せざるを得ず、積層コンデンサの数が多くなると、設計自由度が低下してしまう。さらに、携帯電話のような民生電子機器は、小型化や薄層化の要求が高く、この要求に応えるために、民生電子機器の内部に、電子部品を高密度実装する必要がある。そのため、デカップリング用の積層コンデンサについてもＥＳＬの低減に加えて、小型化が要求されるようになってきた。
【０００６】
特許文献１は、低ＥＳＬを実現するために、互いに対向する第１及び第２の内部電極のそれぞれの引出電極の距離ａと、第１の内部電極から実装面までの距離ｂ１と、第２の内部電極から実装面までの距離ｂ２との関係が所定の関係を満足する積層コンデンサを開示している。
【０００７】
しかしながら、当該積層コンデンサの構成により実現できるＥＳＬの最小値は９７ｐＨであり、ＥＳＬの低減が不十分である。
【０００８】
特許文献２は、主面の方向に延びる複数の誘電体層、およびコンデンサユニットを形成するように特定の誘電体層を介して対向する少なくとも１対の第１および第２の内部電極を備える構造の積層コンデンサを開示している。この積層コンデンサにおいて、第１および第２の内部電極の少なくとも一方は引出電極として、４つの側面のうち少なくとも３つの側面のそれぞれ引き出される少なくとも３つの引出電極を形成しており、引出電極が引き出された側面の各々上には、引出電極に電気的に接続される外部端子電極がそれぞれ設けられている。
【０００９】
特許文献２によれば、上記の構造を有することにより、内部電極内のさまざまな方向に流れる電流同士が誘起される磁束を相殺してインダクタンスを低下できることが記載されている。ただし、この構造では第１および第２の内部電極と接続された極性の異なる外部端子電極同士が電気的に短絡しないように外部端子電極間の距離を十分あける必要がある。したがって、端子電極を多数設ける必要がある、特許文献２に開示される積層コンデンサの小型化は困難であるという問題があった。
【００１０】
特許文献３は、二対の内部導体にそれぞれ切込部が形成されると共に、これら二対の内部導体の切込部周りの部分が、電流が流れ得る流路部とされ、誘電体層を介して隣り合っている内部導体の流路部同士間で相互に逆向きに電流が流れる形に、これら流路部がそれぞれ配置される構造を有する積層コンデンサを開示している。
【００１１】
特許文献３によれば、このような積層コンデンサへ通電した場合、誘電体層を介して隣り合う上下の流路部間で、電流が相互に逆方向に流れるようになると記載されている。その結果、内部導体に流れる高周波電流により発生する磁束が互いに打ち消し合うように相殺され、積層コンデンサ自体が持つ寄生インダクタンスを低減することにより、ＥＳＬが低減されると記載されている。さらに、同一の内部導体内においても、切込部を挟んで位置する流路部の部分間で、電流の流れる方向が相互に逆らうので、ＥＳＬが一層低減されると記載されている。
【００１２】
しかしながら、電極にスリットを形成して電流路とする構造の場合、相互インダクタンスをある程度打ち消すように電流路を構成することはできるが、このような構成に伴い、特許文献３に開示される積層コンデンサでは、実質的にコンデンサの導体長を長くすることになってしまう。その結果、ＥＳＬを十分に低減できないという問題があった。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特許第５０３１６５０号公報
【特許文献２】特許第２９９１１７５号公報
【特許文献３】特許第３８６８３８４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明は、このような実状に鑑みてなされ、その目的は、ＥＳＬが非常に小さく、かつ小型化できる積層コンデンサを提供することである。
【課題を解決するための手段】
【００１５】
積層コンデンサを等価回路で表すと図１２のような構成になる。図１２に示したように、積層コンデンサのインダクタンス成分は内部電極部と引き出し電極部とに存在する。そのため積層コンデンサのＥＳＬは、引き出し電極部ａのインダクタンスＬ１と内部電極部ｂのインダクタンスＬ２との和からなる。
【００１６】
したがって、Ｌ１とＬ２との両方を小さくしないと積層コンデンサの低ＥＳＬ化は実現できない。上記の特許文献１〜３に示されるように、従来の積層コンデンサにおいて、この両方のインダクタンスを小さくした構造は知られておらず、結果としてＥＳＬを十分小さくすることができなかった。
【００１７】
そこで、本発明者らは、Ｌ１とＬ２との両方を低減できる積層コンデンサの構造について検討した結果、本発明を完成させるに至った。
【００１８】
本発明の態様は、
［１］内部電極と誘電体部とを有する素子本体と、素子本体の主面に形成された複数の外部端子電極と、を備える積層コンデンサであって、
素子本体は、内部電極と誘電体部とが積層されて構成される複数の静電容量部と、静電容量部の積層方向に沿って延び素子本体の主面に引き出された複数の貫通導体と、を有し、
複数の貫通導体は、貫通導体を流れる電流により発生する磁界を互いに打ち消すように配置され、
複数の静電容量部は、貫通導体の配置方向に対向するように配置され、
静電容量部を構成する内部電極は、積層方向に対向し互いに極性が異なる第１内部電極と第２内部電極とを有し、
貫通導体は、第１内部電極に電気的に接続される第１貫通導体と、第２内部電極に電気的に接続される第２貫通導体と、を有し、
外部端子電極は、第１貫通導体に電気的に接続される第１外部端子電極と、第２貫通導体に電気的に接続される第２外部端子電極と、を有し、
各静電容量部において、第１内部電極と第１貫通導体とを電気的に接続するよう第１内部電極から引き出された第１引出電極と、第２内部電極と第２貫通導体とを電気的に接続するよう第２内部電極から引き出された第２引出電極と、が静電容量部の積層方向から投影した第１内部電極および第２内部電極において、略線対称となるよう配置されている積層コンデンサである。
【００１９】
上記の構造を有する積層コンデンサは、引出電極部のインダクタンスＬ１と内部電極部のインダクタンスＬ２との両方を低減できるので、低ＥＳＬを実現できる。
【００２０】
［２］静電容量部の積層方向から投影した第１引出電極と第２引出電極との距離をｄとし、前記内部電極における引出電極が引き出された辺と、当該辺と相対する辺までの距離をｅとしたとき、ｄ／ｅが０．３以下である［１］に記載の積層コンデンサである。
【００２１】
ｄ／ｅを０．３以下とすることで、さらにＥＳＬの低減が可能となる。
【００２２】
［３］素子本体の内部における第１貫通導体と第２貫通導体との距離よりも、素子本体の主面に引き出されている第１貫通導体と第２貫通導体との距離が大きくなるように、第１貫通導体および第２貫通導体が構成されている［１］または［２］に記載の積層コンデンサである。
【００２３】
上記の構造を有する積層コンデンサは、小型であっても、実装時の端子間の短絡を確実に防止することができる。
【発明の効果】
【００２４】
以上のように、本発明は、ＥＳＬが非常に小さく、かつ小型となる積層コンデンサを得ることが出来る。
【図面の簡単な説明】
【００２５】
【図１】図１は、本発明の第１実施形態に係る積層コンデンサの透視斜視図である。
【図２】図２は、第１実施形態に係る積層コンデンサの内部における内部電極と貫通導体との電気的接続を説明する断面図である。
【図３】図３は、第１実施形態に係る積層コンデンサに埋設されている静電容量部の分解斜視図である。
【図４】図４（ａ）は、ｄ／ｅが比較的大きい場合における内部電極内の電流のベクトル成分を示す図であり、図４（ｂ）は、ｄ／ｅが比較的小さい場合における内部電極内の電流のベクトル成分を示す図である。
【図５】図５は、本発明の第２実施形態に係る積層コンデンサの透視斜視図である。
【図６】図６は、第２実施形態に係る積層コンデンサの素子本体の概略分解斜視図である。
【図７】図７は、本発明の第３実施形態に係る積層コンデンサの素子本体の概略分解斜視図である。
【図８】図８は、第３実施形態に係る積層コンデンサの内部における内部電極と貫通導体との電気的接続を説明する断面図である。
【図９】図９は、貫通導体の変形例を示す図である。
【図１０】図１０は、本発明の実施例１から５におけるｄ／ｅとＥＳＬとの関係を示すグラフである。
【図１１】図１１は、実施例１〜５の試料が示すＥＳＬに対する、実施例６〜１０の試料が示すＥＳＬの比率を示すグラフである。
【図１２】図１２は、積層コンデンサを部分毎の等価回路に置き換えた図である。
【図１３】図１３は、本発明の比較例に係る積層コンデンサの斜視図である。
【図１４】図１４は、本発明の比較例に係る積層コンデンサの素子本体の概略分解斜視図である。
【発明を実施するための形態】
【００２６】
以下、本発明を、図面に示す実施形態に基づき、以下の順序で詳細に説明する。
１．積層コンデンサ
１．１  第１実施形態
１．２  第２実施形態
１．３  第３実施形態
２．実施形態の効果
３．変形例
【００２７】
（１．積層コンデンサ）
図１は、本発明の第１実施形態に係る積層コンデンサ１００の透視斜視図である。本実施形態に係る積層コンデンサ１００は導電体部と誘電体部とを有する素子本体７０と、素子本体７０の表面に設けられた外部端子電極２１，２２とを有している。素子本体７０は、第１主面７０ａ、第２主面７０ｂ、第１側面７０ｃ、第２側面７０ｄ、第３側面７０ｅおよび第４側面７０ｆの６つの略長方形状の面から構成される略直方体形状である。第１主面７０ａおよび第２主面７０ｂは平行かつ互いに対向するように配置されており、第１側面７０ｃおよび第２側面７０ｄは平行かつ互いに対向し、第１主面７０ａおよび第２主面７０ｂの長手方向の辺を連結するように延びている。第３側面７０ｅおよび第４側面７０ｆは平行かつ互いに対向し、第１主面７０ａおよび第２主面７０ｂの短手方向の辺を連結するように延びている。
【００２８】
図１において、四角柱状の第１貫通導体１１および第２貫通導体１２は、積層方向に沿って誘電体部４０を貫通するように延びており、どちらも素子本体７０の内部から素子本体７０の第１主面７０ａ上に現れるよう引き出されている。第１貫通導体１１および第２貫通導体１２は、素子本体７０の長手方向の中央付近に素子本体７０の短手方向に沿って配置されている。
【００２９】
また、第１外部端子電極２１および第２外部端子電極２２は、どちらも素子本体７０の第１主面７０ａに形成されており、第１外部端子電極２１は、第１貫通導体１１に電気的に接続され、第２外部端子電極２２は、第２貫通導体１２に電気的に接続されている。
【００３０】
図１において、第１貫通導体１１および第２貫通導体１２の左側および右側には、複数の第１内部電極１と複数の第２内部電極２とが配置されており、第１内部電極１はそれぞれ第１貫通導体１１と電気的に接続され、同様に第２内部電極２はそれぞれ第２貫通導体１２と電気的に接続されている。
【００３１】
図２は、素子本体７０の主面に平行な面であって、第２内部電極を含む断面の概略図であり、第２内部電極２と第２貫通導体１２との電気的な接続を説明するための図である。図２において、第２内部電極２は、長方形状の領域が左側と右側とに配置され、それぞれの長方形状の領域が、第２貫通導体１２に対して、第２引出電極２２を介して電気的に接続されている。この図２の直上または直下には、第１内部電極が、第１貫通導体に対して第１引出電極を介して電気的に接続されている以外は、図２と同じ構成を有する断面が存在している。
【００３２】
なお、上記の導電体は、絶縁性をもつ誘電体部に埋設された構造となるため、第１外部端子電極２１、第１貫通導体１１、第１引出電極（図１および２に明示せず）および第１内部電極１と、第２外部端子電極２２、第２貫通導体１２、第２引出電極２２および第２内部電極２と、は電気的に絶縁されている。
【００３３】
第１内部電極１と第２内部電極２とはその間に存在する誘電体部４０を介して所定の距離（誘電体部の厚み）だけ離隔されて配置されている。第１内部電極１と第２内部電極２とこれらの内部電極に挟まれた誘電体部４０との組み合わせは通電により所定の静電容量を示す。したがって、図１において、素子本体７０内部の左側には、第１内部電極１と誘電体部４０と第２内部電極２とが積層された第１静電容量部５１がある。同様に、素子本体７０内部の右側には、第２静電容量部５２がある。
【００３４】
図３は、図１における右側の静電容量部５２に着目した分解斜視図である。図３においては、第１内部電極１および第１引出電極３１と、第２内部電極２および第２引出電極３２とを図示し、静電容量部５２が複数の第１内部電極１と第２内部電極２が交互に積層されている構成を有していることを示している。上述したように、第１内部電極１と第２内部電極２間には図示しない誘電体部が配置されている。
【００３５】
第１引出電極３１は、第１内部電極１の辺のうち、素子本体７０の短手方向に沿う辺であって、貫通電極に近い側の辺から、所定の幅で引き出され、図示しない第１貫通導体に接続されている。また、図２にも示したように、第２引出電極３２は、第２内部電極２から引き出され、図示しない第２貫通導体に接続されている。引出電極（第１引出電極３１および第２引出電極３２）の形状および寸法（幅、長さ等）は公知の引出電極と同様に構成できるが、第１引出電極３１と第２引出電極３２とが略同形状および略同寸法であることが好ましい。また、図１から３では、引出電極は内部電極と同一面上に引き出されているが、内部電極に対し、所定の角度で引き出されてもよい。
【００３６】
図１から３に示されているように、第２静電容量部５２の積層方向から投影した場合、第１内部電極１の主面と第２内部電極２の主面とは重複する。この投影した第１内部電極１の主面および第２内部電極２の主面において、第１内部電極１と第１貫通導体１１とを接続する第１引出電極３１と、第２内部電極２と第２貫通導体１２とを接続する第２引出電極３２とがほぼ線対称になるように引き出されて配置されている。たとえば、図３において、第２静電容量部５２の積層方向から見ると、第１内部電極１および第２内部電極２は長方形状であり、この長方形には線対称軸が２本存在する。２本の線対称軸のうち、図３に示す線対称軸Ｏに対して、第１引出電極３１および第２引出電極３２はほぼ線対称となるように配置されている。
【００３７】
このような構成において、第１外部端子電極２１が＋極となり、第２外部端子電極２２が−極となる場合、図３に示すように、第１内部電極１では、第１引出電極３１側から対角方向に電流が流れ（図３の実線矢印方向）、第２内部電極２では、第２引出電極３２側に向かって、対角方向から電流が流れることになる（図３の点線矢印方向）。したがって、第１内部電極１と第２内部電極２の電流がほぼ相対するように流れ、かつ電流量がほぼ同じであるため、電流の流れにより発生する磁界を互いに打ち消しあうことにより内部電極に寄生するインダクタンスＬ２を小さくできる。
【００３８】
一方、第１貫通導体１１および第２貫通導体１２は、素子本体７０の両主面に対し垂直方向（積層方向）に形成され、かつ、近傍に配置されている。そのため第１および第２貫通導体内部を流れる電流の方向は互いに逆向きとなる。その結果、第１および第２貫通導体内部を電流が流れることにより発生する磁界を互いに打ち消しあうため外部端子電極までの導体部（引出部）のインダクタンスＬ１を小さくすることができる。
【００３９】
したがって、積層コンデンサ１００において、図１から３に示す構成を有することでＬ１およびＬ２の両方を低減できるので、積層コンデンサ１００が有するＥＳＬを極めて小さくできる。
【００４０】
図３に示す第１内部電極１における電流の流れおよび第２内部電極２における電流の流れについてさらに検討する。２つの電流が互いの電流に対して影響する相互インダクタンスを考える場合、それぞれの電流ベクトルの内積が最大となる場合に相互インダクタンスは最大となり、電流ベクトルの内積が最小になる場合に相互インダクタンスは最小となる。
【００４１】
内部電極内を流れる電流の向きについては、内部電極に対する引出電極の位置関係と内部電極の形状とが主に影響する。引出電極が電流の出入り口に相当するからである。そこで、内部電極に対する引出電極の位置関係を具体的に示すための形状パラメータとして、図３に示すように、積層方向から投影した場合における第１引出電極および第２引出電極の最短距離ｄと、内部電極において引出電極を設けた辺と、当該辺と相対する辺までの距離ｅと、を定義した。なお、距離ｄは、積層方向における位置が異なる第１引出電極と第２引出電極との間の距離ではなく、積層方向における位置の違いは考慮せず、内部電極の主面と平行な面上に投影した場合の距離とする。また、図３に示す線対称軸Ｏから第１引出電極３１および第２引出電極３２までの距離はそれぞれｄ／２となる。
【００４２】
第１内部電極１および第２内部電極２を流れる電流のベクトルはこの２つのパラメータ（ｄおよびｅ）を用いて簡易的にそれぞれ、（ｄ／２，ｅ）と（ｄ／２，−ｅ）として表すことが出来る。これらのベクトル成分の内積は、内積＝ｄ×ｄ／４−ｅ×ｅとなり、両辺をｅ２で除することで、内積／ｅ２＝（ｄ／２ｅ）２−１となる。つまりｄ／ｅが小さくなると相互インダクタンスが小さくなることになる。その結果、第１内部電極１内の電流の向きと第２内部電極２内の電流の向きが相対する割合が増加し、ＥＳＬの低減効果が増大する。具体例を図４により説明する。
【００４３】
図４は、積層方向から見た第１内部電極１および第２内部電極２を示している。積層方向から見ると、第１内部電極と第２内部電極とは重複するが、第１引出電極と第２引出電極とは重複せず、第１内部電極１および第２内部電極２に対して線対称となるように配置されている。したがって、図４（ａ）および（ｂ）では、第１内部電極１の直下に位置する第２内部電極は図示しておらず、第１引出電極３１と重複しない第２引出電極３２のみを点線として図示している。
【００４４】
図４（ａ）は、ｄ／ｅが比較的に大きい場合を示しており、第１内部電極１における電流の流れ（ベクトル）は、Ａ１として表される。一方、第２内部電極における電流の流れ（ベクトル）は、Ａ２として表される。これらのベクトルを、内部電極の長手方向のベクトル成分と短手方向のベクトル成分とに分解すると、第１内部電極においては、Ａ１ａとＡ１ｂとに分解され、第２内部電極においては、Ａ２ａとＡ２ｂとに分解される。このうち、Ａ１ａとＡ２ａとは相対しているため、これらのベクトル成分は打ち消しあい、発生する磁界は相殺される。一方、Ａ１ｂおよびＡ２ｂのベクトル成分は同じ方向であるため、打ち消し合わず、インダクタンス成分として残る。
【００４５】
これに対して、図４（ｂ）はｄ／ｅが比較的に小さい場合を示しており、図４（ａ）に比べて、図４（ｂ）では、打ち消し合うベクトル成分であるＡ１ａおよびＡ２ａの大きさが増加している。その結果、インダクタンス成分として残るベクトル成分（Ａ１ｂおよびＡ２ｂ）の大きさが、図４（ａ）の場合よりも小さくなるため、これに対応して内部電極内の電流によって発生する磁界を打ち消す効果が大きくなり、ＥＳＬを低減できる。
【００４６】
本実施形態では、ｄ／ｅは０．３以下とすることが好ましい。積層コンデンサにおける積層数が多くなるにつれ、ＥＳＬは低下するが、積層数が同じであっても、ｄ／ｅを０．３以下とした場合にＥＳＬが低下する度合いが大きくなる。したがって、積層コンデンサにおける積層数が多くし、ｄ／ｅを０．３以下とした場合には、ｄ／ｅを小さくすることによるＥＳＬ低減効果に対し、さらなるＥＳＬ低減効果が重畳されるので、よりＥＳＬが低減された積層コンデンサを得ることができる。
【００４７】
また、図１に示すように、第１実施形態に係る積層コンデンサ１００の外部端子電極は２端子である。したがって、小型の積層コンデンサであっても外部端子間の距離を、はんだが架橋しても短絡しない程度の距離とすることが容易である。そのため、小型かつ低ＥＳＬとなる積層コンデンサを実現することができる。
【００４８】
さらに、第１貫通導体１１と第２貫通導体１２は、素子本体７０の第１主面７０ａ上に現れるまで導かれてそれぞれ外部端子電極に接続される構造となるが、外部端子電極は素子本体７０の第１主面７０ａと第２主面７０ｂにのみ、あるいは第一主面７０ａにのみ形成され、側面（７０ｃ、７０ｄ、７０ｅおよび７０ｆ）には外部端子電極が存在しない構造である。したがって、積層コンデンサの寸法を小さく保つことができ、積層コンデンサの小型化に貢献できる。
【００４９】
なお、内部電極のインダクタンスを低減するための最小の単位は図３で示される構造である。したがって、第１引出電極３１に第１外部端子電極を接続し、第２引出電極３２に第２外部端子電極を接続してもＥＳＬの低減を実現できる。しかしながら、そのような構成において、第１外部端子電極と第２外部端子電極との距離を、短絡を確実に回避できる間隔とすると、第１引出電極と第２引出電極の最短距離ｄが大きくなってしまい、低ＥＳＬの実現が困難となる。そこで本実施形態に係る積層コンデンサでは、第１引出電極から、さらなる引出電極としての第１貫通導体を経て第１外部端子電極に接続し、第２引出電極から、さらなる引出電極としての第２貫通導体を経て第２外部端子電極に接続する構造とする。
【００５０】
（１．２  第２実施形態）
図５は、本発明の第２実施形態に係る積層コンデンサ２００の透視斜視図である。また、図６は、本発明の第２実施形態に係る積層コンデンサ２００の素子本体７０の概略分解斜視図である。図６には、素子本体７０の主面に平行な面であって、内部電極を含むシート状の断面と、素子本体７０の主面に平行な面であって、内部電極を含まないシート状の断面と、が示されている。
【００５１】
第２実施形態に係る積層コンデンサ２００は、素子本体７０の主面に平行な面であって、内部電極を含むシート状の断面に、極性の異なる第１内部電極と第２内部電極とが現れることを除き、第１実施形態に係る積層コンデンサ１００と同様であるため、重複部分については説明を省略する。
【００５２】
図６に示すシート状の断面６０では、当該断面６０の左側には第１静電容量部を構成する第２内部電極２が配置され、第２引出電極３２を介して第２貫通導体１２に電気的に接続されており、当該断面６０の右側には第２静電容量部を構成する第１内部電極１が配置され、第１引出電極３１を介して第１貫通導体１１に電気的に接続されている。
【００５３】
一方、図６に示すシート状の断面６２では、当該断面６２の左側には第１静電容量部を構成する第１内部電極１が配置され、第１引出電極を介して第１貫通導体１１に電気的に接続されており、当該断面６２の右側には第２静電容量部を構成する第２内部電極２が配置され、第２引出電極３２を介して第２貫通導体１２に電気的に接続されている。
【００５４】
そして、これらの断面６０と断面６２とを、誘電体部を構成する断面６１を介して積層することにより、第２実施形態に係る積層コンデンサの素子本体７０が形成される。
【００５５】
図１および２を用いて説明したように、第１実施形態に係る積層コンデンサにおいては、素子本体７０の主面に平行な面であって、内部電極を含む断面には、左側および右側の両側に同じ極性を有する内部電極１，２が配置され、第１貫通導体１１または第２貫通導体１２のいずれかに電気的に接続されている。そして、この断面が、誘電体部を介して積層方向に所定数積層されることにより、第１実施形態に係る積層コンデンサの素子本体７０が形成される。
【００５６】
したがって、第２実施形態に係る積層コンデンサも、貫通導体が配置されている方向に対して、第１静電容量部と第２静電容量部とが対向して配置されているという点では、第１実施形態に係る積層コンデンサの構成と同じである。そのため、第１実施形態に係る積層コンデンサと同じ効果を奏することができる。
【００５７】
ただし、第２実施形態に係る積層コンデンサは、第１実施形態に係る積層コンデンサに比べて、一方の静電容量部が他方の静電容量部に対して、第１内部電極と第２内部電極との距離だけ積層方向にずれた構成、または、天地方向に逆である構成となっている。
【００５８】
（１．３  第３実施形態）
図７は、本発明の第３実施形態に係る積層コンデンサ３００の概略分解斜視図である。図７において、素子本体７０の主面に平行な面であって、内部電極を含むシート状の断面と、素子本体７０の主面に平行な面であって、内部電極を含まないシート状の断面と、が示されている。
【００５９】
図８は、素子本体７０の主面に平行な面であって、内部電極を含む断面の概略図と、貫通電極を含む断面の概略図であり、内部電極と貫通導体との電気的な接続を説明するための図である。
【００６０】
第３実施形態に係る積層コンデンサ３００は、２個の第２実施形態に係る積層コンデンサ２００を、それぞれの第２内部電極、第２引出電極および第２貫通導体が電気的に接続されるように配置して構成されたものであり、重複部分については説明を省略する。
【００６１】
図７および８に示すシート状の断面６５では、素子本体７０の断面を４つの領域に分けると、第１内部電極１と第３内部電極３は対角方向にそれぞれ配置されている。第１内部電極１は第１引出電極３１を介して、第１貫通導体１１と電気的に接続され、第３内部電極３は第３引出電極３３を介して、第３貫通導体１３と電気的に接続されている。第２内部電極２は、対角方向に２つ配置され、かつ第１内部電極１および第３内部電極３と隣り合うように配置された２つの電極が、第２引出電極３２および第２貫通導体１２を介して、素子本体７０の中心近傍で電気的に接続されている構成を有している。
【００６２】
一方、図７および８に示すシート状の断面６７では、素子本体７０の断面を４つの領域に分けると、第１内部電極１と第３内部電極３は、断面６５における対角方向とは別の対角方向に配置されている。第１内部電極１は第１引出電極３１を介して、第３貫通導体１３と電気的に接続され、第３内部電極３は第３引出電極３３を介して、第１貫通導体１１と電気的に接続されている。第２内部電極２は、断面６５における対角方向とは別の対角方向に２つ配置され、かつ第１内部電極および第３内部電極と隣り合うように配置された２つの電極が、第２引出電極３２および第２貫通導体１２を介して、素子本体７０の中心近傍で電気的に接続されている構成を有している。
【００６３】
すなわち、誘電体部を構成する断面６６を介して、断面６７に存在する第１内部電極１および第３内部電極３の直下には、断面６５において第２内部電極２が位置し、断面６７に存在する第２内部電極の直下には、断面６５において第１内部電極１および第３内部電極３が位置するように配置されている。さらに、第１貫通導体１１、第２貫通導体１２および第３貫通導体１３は、断面６５〜６７を貫通して形成されており、各断面に存在する内部電極と引出電極を介して電気的に接続されている。このような構成が積層方向に所定数積層されることにより、第３実施形態に係る積層コンデンサ３００の素子本体７０が形成される。
【００６４】
したがって、第３実施形態に係る積層コンデンサ３００は、第１内部電極と第２内部電極と誘電体部とから構成される静電容量部を４つ有している。
【００６５】
また、図７に示すように、第３実施形態に係る積層コンデンサ３００の素子本体７０表面には、３つの外部端子電極が形成されている。第１外部端子電極２１と第３外部端子電極２３とは、それぞれ第１貫通導体１１と第３貫通導体１３とを介して、第１内部電極１と第３内部電極３と電気的に接続されており、第２外部端子電極２２は、第２貫通導体１２を介して、第２内部電極２と電気的に接続されている。
【００６６】
したがって、第１外部端子電極および第３外部端子電極を接地側に接続し、第２外部端子電極を信号側に接続すると、第３実施形態に係る積層コンデンサは、２個の第２実施形態に係る積層コンデンサを並列に接続した構成と同じ構成となる。その結果、２個の第２実施形態に係る積層コンデンサを並列に接続して実装するよりも、１個の第３実施形態に係る積層コンデンサを実装する方が、実装面積を小さくすることができる。
【００６７】
（２．実施形態の効果）
上記の実施形態では、内部電極に起因するインダクタンスＬ２を低減できるように内部電極を構成し、さらに、引出電極に起因するインダクタンスＬ１を低減できるように、引出電極としての貫通導体を所定の構成としている。その結果、引出電極に起因するインダクタンスＬ１と内部電極に起因するインダクタンスＬ２との両方を低減でき、ＥＳＬが大幅に低減された積層コンデンサを実現できる。
【００６８】
また、第１内部電極に流れる電流と第２内部電極に流れる電流との相互インダクタンスを考慮して、内部電極の形状に関する２つのパラメータ（ｄ、ｅ）を導入している。これらのパラメータ間の関係を所定の関係とすることにより、内部電極に起因するインダクタンスＬ１をより低減することができる。さらに、積層コンデンサにおける積層数が多い場合には、ｄとｅとの関係をより限定することにより、ＥＳＬを低減する効果が増大する。したがって、積層数が多い場合には、ｄとｅとの関係をより限定することにより、ＥＳＬの低減効果が相乗効果として得られる。
【００６９】
また、上記の実施形態に係る積層コンデンサによれば、外部端子電極の数を少なくすることができる。したがって、積層コンデンサの小型化を進めた場合であっても、外部端子電極間の距離を十分に確保することが容易であり、端子間の短絡を確実に防止できる。さらに、外部端子電極は、素子本体７０の側面ではなく、主面上に形成されているので、積層コンデンサの小型化に有利である。
【００７０】
また、第３実施形態に係る積層コンデンサでは、１個のコンデンサで、第２実施形態に係る積層コンデンサが２個並列に接続された構成を得ることができるので、積層コンデンサの小型化にさらに有利である。
【００７１】
以上、本発明の実施形態について説明してきたが、本発明は上記の実施形態に何ら限定されるものではなく、本発明の範囲内において種々の態様で改変しても良い。
【００７２】
（３．変形例）
図１において、第１貫通導体１１および第２貫通導体１２の形状は素子本体７０の主面に対して垂直な四角柱形状として示したが、第１貫通導体１１および第２貫通導体１２の形状は特に制限されず、シート状等であってもよいが、電流密度を考慮すると、柱状であることが好ましく、四角柱状以外の多角形柱状であってもよいし、円柱形状であってもよい。
【００７３】
また、積層コンデンサの小型化と低ＥＳＬとの両立という観点から、極性が異なる外部端子電極間の距離を十分大きく維持しつつ、互いの磁界を打ち消しあうように、第１貫通導体１１と第２貫通導体１２との間隔を積層方向の位置によって変えてもよい。たとえば、図９に示すように、第１外部電極２１と第２外部電極２２との接続部分近傍において、第１貫通導体１１と第２貫通導体１２との間隔を広げるように、第１貫通導体１１および第２貫通導体１２を構成してもよい。このようにすることにより、素子本体内部における第１貫通導体１１と第２貫通導体１２との距離ｆを小さく維持した上で、第１外部端子電極２１と第２外部端子電極２２との距離ｇを十分大きくすることができる。その結果、低ＥＳＬを実現しつつ、実装時の端子間の短絡を確実に防止できる。
【００７４】
また、第１貫通導体１１と第２貫通導体１２との距離ｆを小さく維持することで、第１貫通導体１１に接続される第１引出電極３１と第２貫通導体１２に接続される第２引出電極３２との最短距離ｄを小さくすることが容易となる。
【実施例】
【００７５】
以下、実施例を用いて、発明をより詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
【００７６】
（実験例１）
誘電体部と導電体部とが形成されたグリーンシートを積層して積層体を形成した。得られた積層体を熱処理して積層コンデンサの試料を得た。
【００７７】
本実験例では、実施例１〜１０として、第１内部電極１と誘電体部４０と第２内部電極２とが積層され、図３に示す構成を有する積層コンデンサを作製し、比較例１および２として、外形が図１３に示す形状であり、図１４に示す、第１内部電極１と誘電体部４０と第２内部電極２とが積層された内部構造を有する積層コンデンサ４００を作製した。実施例１〜１０および比較例１および２に係る積層コンデンサでは、貫通電極および外部端子電極は形成しなかった。
【００７８】
また、実施例１２として、図１に示す構成を有する積層コンデンサを作製し、実施例１１として、図５に示す構成を有する積層コンデンサを作製した。すなわち、実施例１１および１２に係る積層コンデンサでは、貫通電極および外部端子電極が形成された。実施例１１および１２の積層コンデンサの寸法は１．０ｍｍ×０．５ｍｍ×０．５ｍｍとした。
【００７９】
第１内部電極１および第２内部電極２およびその間の誘電体部の厚みはそれぞれ１μｍとした。また、誘電体部の積層数は表１に示す層数とした。作製した試料はネットワークアナライザを用いてＳパラメータを測定し、その測定値からＥＳＬを求めた。結果を表１に示す。表１において、実施例１〜１０および比較例１および２に係る試料のＥＳＬは、内部電極に起因するＥＳＬのみが測定された値であり、実施例１１および１２に係る試料のＥＳＬは、内部電極に起因するＥＳＬだけでなく、貫通電極および外部端子電極に起因するＥＳＬも含んで測定された値である。
【００８０】
【表１】
2018019026.tif 000003
【００８１】
実施例１〜５は、第１内部電極と第２内部電極とが１層ずつの構成（誘電体部１層）で、ｄを２０μｍから１８０μｍまで変えた例である。実施例１〜５のｄ／ｅとＥＳＬとの関係について図１０に示す。図１０より、ｄ／ｅにほぼ比例してＥＳＬが小さくなっていることが分かる。また、表１から明らかなように、実施例１〜５の試料が示すＥＳＬは、比較例の試料が示すＥＳＬよりも１桁以上良好であることが確認できた。
【００８２】
実施例６〜１０は、第１内部電極と第２内部電極とが９層ずつの構成（誘電体部１７層）で、ｄを２０μｍから１８０μｍまで変えた例である。実施例６〜１０の試料は、誘電体層が異なる以外は実施例１〜５の試料とｄ／ｅが同じであった。図１１は、実施例１〜５の試料が示すＥＳＬに対する、実施例６〜１０の試料が示すＥＳＬの比率を示している。図１１より、ｄ／ｅを０．３よりも大きい範囲内で変化させた場合には、誘電体層の積層数が１の試料と、誘電体層の積層数が１７の試料とでは、ＥＳＬが小さくなる割合は同程度である。なお、誘電体層の積層数が１７の場合は、誘電体層の積層数が１の場合に比べて、コンデンサの並列接続によるＥＳＬの低減が生じるため、表１に示すように、ｄ／ｅが同じ値であれば、積層数が多い実施例６〜１０の試料の方がＥＳＬの絶対値は低くなる。
【００８３】
一方、ｄ／ｅを０．３以下の範囲内で変化させた場合には、誘電体層の積層数が多い試料の方が、ＥＳＬの低下幅が大きくなっていることが確認できた。すなわち、ｄ／ｅが０．３以下とすることでＥＳＬ低減効果がさらに大きくなることが確認できた。
【００８４】
実施例１１の試料（第１実施形態）および実施例１２の試料（第２実施形態）では、誘電体部が１０７層であり、貫通電極および外部端子電極が形成されていた。どちらの試料も、ｄ／ｅ＝０．１７において、ＥＳＬが０．０２０ｎＨ（実施例１１）、０．０２０ｎＨ（実施例１２）と非常に小さくなり、特にデカップリング回路用に好適に使用可能であることが確認できた。
【符号の説明】
【００８５】
１００，２００，３００…積層コンデンサ
７０…素子本体
１…第１内部電極
２…第２内部電極
１１…第１貫通導体
１２…第２貫通導体
３１…第１引出電極
３２…第２引出電極
４０…誘電体部
５１…第１静電容量部
５２…第２静電容量部
２１…第１外部端子電極
２２…第２外部端子電極
【図１】
2018019026.tif 000004
【図２】
2018019026.tif 000005
【図３】
2018019026.tif 000006
【図４】
2018019026.tif 000007
【図５】
2018019026.tif 000008
【図６】
2018019026.tif 000009
【図７】
2018019026.tif 000010
【図８】
2018019026.tif 000011
【図９】
2018019026.tif 000012
【図１０】
2018019026.tif 000013
【図１１】
2018019026.tif 000014
【図１２】
2018019026.tif 000015
【図１３】
2018019026.tif 000016
【図１４】
2018019026.tif 000017