(57)【要約】【課題】電圧調整器とアンダーシュート低減回路とを備える電子回路を提供する。【解決手段】アンダーシュート低減回路は、電圧調整器の出力に潜在的にアンダーシュートを引き起こすイベントの指示を受信し、その指示に応じて、前記電圧調整器の出力に接続してアンダーシュートを低減させるパルスを生成するように構成される。【選択図】図１
2018109942.tif 000002
【特許請求の範囲】
【請求項１】
電圧調整器及びアンダーシュート低減回路を備える電子回路であって、
前記アンダーシュート低減回路は、前記電圧調整器の出力におけるアンダーシュートを潜在的に引き起こす可能性があるイベントの指示を受信し、その指示に応じて、アンダーシュートを低減するパルスを生成して電圧調整器の出力に接続することを特徴とする、電圧調整器の出力のアンダーシュートを低減する電子回路。
【請求項２】
前記アンダーシュート低減回路は、前記指示によってトリガされるパルス発生器と、前記電圧調整器の出力に接続され、前記パルス発生器によって制御される電流源とを含むことを特徴とする、請求項１に記載の電子回路。
【請求項３】
前記電流源は、前記パルス発生器によってゲートが制御されるトランジスタと直列に接続された抵抗器を含むことを特徴とする、請求項２に記載の電子回路。
【請求項４】
前記アンダーシュート低減回路は、前記電圧調整器の出力からのフィードバックなしに前記アンダーシュートを低減するように構成されることを特徴とする、請求項１に記載の電子回路。
【請求項５】
前記イベントは、高電圧状態から低電圧状態への遷移を含むことを特徴とする、請求項１に記載の電子回路。
【請求項６】
前記パルスは、一定の持続時間を有することを特徴とする、請求項１に記載の電子回路。
【請求項７】
電圧調整器と、制御回路と、アンダーシュート低減回路とを備える集積回路であって、
前記制御回路は、前記電圧調整器の出力におけるアンダーシュートを潜在的に引き起こすイベントの指示を生成するように構成され、
前記アンダーシュート低減回路は、前記指示に応じて、前記アンダーシュートを低減するパルスを生成して前記電圧調整器の前記出力に接続するように構成されることを特徴とする、電圧調整器の出力のアンダーシュートを低減する集積回路。
【請求項８】
前記アンダーシュート低減回路は、前記指示によってトリガされるパルス発生器と、前記電圧調整器の出力に接続され、前記パルス発生器によって制御される電流源とを備えることを特徴とする、請求項７に記載の集積回路。
【請求項９】
前記電流源は、ゲートが前記パルス発生器によって制御されるトランジスタと直列に接続された抵抗器を含むことを特徴とする、請求項８に記載の集積回路。
【請求項１０】
前記アンダーシュート低減回路は、前記電圧調整器の出力からのフィードバックなしに前記アンダーシュートを低減するように構成されることを特徴とする、請求項７に記載の集積回路。
【請求項１１】
前記制御回路によって指示される前記イベントは、高電圧状態から低電圧状態への遷移を含むことを特徴とする、請求項７に記載の集積回路。
【請求項１２】
前記パルスは、一定の持続時間を有することを特徴とする、請求項７に記載の集積回路。
【請求項１３】
電圧調整器の出力におけるアンダーシュートを潜在的に引き起こす可能性のあるイベントの指示を受信するステップと、
前記指示に応じて、前記アンダーシュートを低減するパルスを生成して前記電圧調整器の出力に接続するステップと、
を含むことを特徴とする、電圧調整器の出力のアンダーシュートを低減する電圧調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一種の電源回路に関し、特に、電圧調整器の出力アンダーシュートの過渡現象を低減させる方法およびシステムに関する。
【背景技術】
【０００２】
当該技術分野において、様々な電源構成が知られている。一部の電源は、低ドロップアウト（ＬＤＯ）電圧調整器に基づいて設計されている。例えば、米国特許第５，６７２，９５９号公報は、第１および第二フィードバック回路を有する低ドロップアウト調整器回路が記載されている。第一ローカルフィードバック回路は、入力ソースから調整器へのノイズを積極的に排除する高速の広帯域回路である。第一フィードバック回路より低速の比較的に狭い帯域を有する第二フィードバック回路は、出力電圧を調整する。
【０００３】
参照により本明細書に組み込まれる米国特許出願公開第２００５／０１８９９３１号公報において、直列調整器と、ＰＷＭ信号によって制御され、直列レギュレータと並列に接続され、ロード電流の大きさに応じてモード指令信号によって作動されるスイッチング可能なＤＣ−ＤＣコンバータとを含む電源ユニットが記載されている。
【０００４】
参照により本明細書に組み込まれる米国特許出願公開第２００７／０１５２７４２号公報において、出力電圧に接続する入力端子と、調整された出力電圧を提供する出力端子と、基準電圧源と、出力電圧モニタとを備える低ドロップアウト電圧調整器が記載されている。誤差増幅器は、出力端子における目標出力電圧値と調整された出力電圧の偏差に応じてエラー信号を提供する出力を有する。電力出力ＦＥＴは、電源入力端子と電圧調整器の出力端子との間に接続されたドレイン−ソース・チャネルを有する。誤差増幅器は、調整された出力電圧の偏差を最小化するように、ドライバＦＥＴを介して電力出力ＦＥＴのゲート端子を制御する。
【０００５】
参照により本明細書に組み込まれる米国特許出願公開第２００８／０２２４６８０号公報において、一種の電圧調整器が記載されている。電圧調整器の安全性を高めるために、制御回路はＰＭＯＳをオンに制御し、出力端子に接続されたロードの急激な変動により出力電圧が過渡的に低下した場合に出力電圧を上昇させ、出力電圧が過渡的に低下して所定の条件が満たされた場合に、出力電圧を上昇させる操作を行わず、保護回路により電圧調整器を保護させる。
【０００６】
参照により本明細書に組み込まれる米国特許出願公開第２０１０／０２７７１４８号公報は、低オンチップ出力キャパシタンスおよび低速回路応答時間を補償する１つ以上の放電回路を有する電圧調整器が記載されている。実施例において、電圧調整器は、出力電圧ラインに接続された出力トランジスタと、出力電圧ラインに接続され、出力フィードバック電圧を生成する出力電圧検出装置と、出力フィードバック電圧に接続されたエラー増幅器とを含み、出力トランジスタにフィードバック制御をかけるための基準電圧と、を有する。第一放電回路が出力電圧ラインおよび基準電位に接続され、第一放電回路が急峻な過電圧状態によってトリガされる。別の実施例において、負荷ステップ応答を改善するために高速放電器回路と低速放電器回路の組合せが使用される。
【０００７】
参照により本明細書に組み込まれる米国特許出願公開第２０１４／０２３９９２９号公報は、第一供給端子と出力端子との間に接続された被制御部を有する出力トランジスタと、前記出力端子に接続されたフィードバック入力を有する差動増幅器とを備える低ドロップアウトレギュレータが記載されている。その差動増幅器は、基準電圧を受信するための基準入力端子と、前記出力トランジスタの制御端子に接続された出力と、少なくとも１組の入力トランジスタとを含む。各対の入力トランジスタは、それぞれの対応のテール電流源に共通に接続される。各対のそれぞれの第一トランジスタの制御端子は基準入力に接続される。各対の対応する第二トランジスタの制御端子はフィードバック入力に接続される。第一容量性素子は、出力端子と、１対の入力トランジスタの共通接続部と、それぞれのテール電流源との間に接続される。第二容量性素子は、第二供給端子と、１対の入力トランジスタの共通接続部と、それぞれのテール電流源との間に接続される。
【０００８】
参照により本明細書に組み込まれる米国特許第７，４９８，７８０号において、アンダーシュートを最小化することができる線形電圧調整回路が記載されている。この回路は、電圧調整器と、変換回路と、容量性素子と、第一電流ミラーモジュールと、第二電流ミラーモジュールとを備える。その電圧調整器は、調整された出力電圧を生成する第一出力と、パス電圧を生成する第二出力とを有する。その変換回路が、パス電圧を第一変換ノードおよび第二変換ノードにそれぞれ通過する第一電流および第二電流に変換し、第一電流は容量性素子を充放電する。第一電流ミラーモジュールは、第一変換ノードに接続する第一電流ミラー経路と、第二変換ノードに接続する第二電流ミラー経路とを有する。第二電流ミラーモジュールは、第二変換ノードに接続された第一電流ミラー経路と、第一出力に接続された第二電流ミラー経路とを有する。
【発明の概要】
【０００９】
本明細書で説明される本発明の実施例は、電圧調整器とアンダーシュート低減回路とを備える電子回路を提供する。アンダーシュート低減回路は、電圧調整器の出力に潜在的にアンダーシュートを引き起こすイベントの指示を受信し、その指示に応じて、前記電圧調整器の出力に接続してアンダーシュートを低減させるパルスを生成するように構成される。
【００１０】
いくつかの実施例において、アンダーシュート低減回路は、指示によってトリガされるパルス発生器と、電圧調整器の出力に接続され、パルス発生器によって制御される電流源とを備える。実施例において、電流源は、ゲートがパルス発生器によって制御されるトランジスタと直列に接続される抵抗器を備える。開示された実施例において、アンダーシュート低減回路は、電圧調整器の出力からのフィードバックなしにアンダーシュートを低減させるように構成される。例示的な実施例において、イベントは、高電圧状態から低電圧状態への遷移を含む。実施例において、パルスは一定の持続時間を有する。
【００１１】
本発明の実施例により、電圧調整器と、制御回路と、アンダーシュート低減回路とを備える集積回路（ＩＣ）がさらに提供される。制御回路は、電圧調整器の出力における潜在的にアンダーシュートを引き起こすイベントの指示を生成するように構成される。アンダーシュート低減回路は、その指示に応じて電圧調整器の出力に接続してアンダーシュートを低減させるパルスを生成するように構成される。
【００１２】
本発明の実施例により、電圧調整器の出力における潜在的にアンダーシュートを引き起こすイベントの指示を受け取ることを含む電圧調整方法がさらに提供される。その指示に応じて、アンダーシュートを低減させるパルスを生成し、電圧調整器の出力に接続される。
【００１３】
本発明は、これらの実施例を、図面と合わせて以下に詳細に説明することで、より完全に理解されるであろう。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明の実施例による、集積回路（ＩＣ）内の電圧調整回路を概略的に示すブロック図である。
【図２】図２は、本発明の実施例による、アンダーシュート低減回路を備える電圧調整器を概略的に示す回路図である。そして
【図３】図３は、本発明の実施例による、アンダーシュート低減回路を備える電圧調整器のシミュレーションされた性能を示すグラフである。
【発明を実施するための形態】
【００１５】
本明細書で説明される本発明の実施例は、電圧調整器の出力におけるアンダーシュートを低減させるための方法および装置を提供する。例えば、調整器が比較的狭い回路帯域を有する場合、調整器が特定の出力電圧状態からより低い出力電圧状態に移行した後、アンダーシュート過渡が発生する可能性がある。そのようなアンダーシュートの発生原因は、プロセス、電圧および／または温度（ＰＶＴ）に依存する可能性がある。
【００１６】
いくつかの実施例において、アンダーシュート低減回路が電圧調整器の出力に接続される。アンダーシュート低減回路は、電圧調整器の出力における潜在的アンダーシュートを引き起こす可能性があるイベントの指示を受信する。この指示に応じて、アンダーシュート低減回路は、アンダーシュートを補償するための短絡電流パルスを電圧調整器の出力に生成する。
【００１７】
実施例において、アンダーシュート低減回路は、電圧制御電流源を駆動するパルス発生器を備える。その指示に応じて、パルス発生器は、予想されるアンダーシュート持続時間より短いパルス、例えば１μＳの電圧パルスを生成し、電流源に対応する電流パルスを電圧調整器の出力に印加する。
【００１８】
典型的な実施例において、電流パルスは、電圧調整器の出力段の電流をゼロに低下させるではなく、その電流を増加させる。結果として、電流パルスが終了すると、出力段電流は正のままであり、それによって、調整器の出力段における効果の高い相互コンダクタンス（ｇｍ）および帯域幅を達成する。従って、調整器は、アンダーシュートに迅速に対応し、実質的にアンダーシュートを低減または防止することができる。
【００１９】
実用する実施例において、電圧調整器は、集積回路（ＩＣ）の複合低ドロップアウト（ＬＤＯ）調整器である。ＬＤＯ調整器は、ＩＣの作動状態に使用される高電流（ＨＣ）電圧調整器（ＶＲ）と、ＩＣアイドル状態に使用される低電流（ＬＣ）ＶＲとを備える。ＩＣがアイドル状態に移行すると、ＩＣ内の制御回路によってＨＣ  ＶＲが停止され、高電圧状態から作動を開始した直後に低電圧状態に切り替わるＬＣ  ＶＲが作動される。この遷移により、通常、電圧調整器の出力にアンダーシュートが発生する。実施例において、アンダーシュート低減回路は、制御回路からアイドル状態への遷移の指示と、電圧レベルを低下にする追加指示を受け取り、即時に補償パルスをアンダーシュートと一致するように生成する。
【００２０】
ここで開示されたアンダーシュート低減技術は、非常に効果的であり、且つ簡単に実施できる。アンダーシュート低減回路によって生成されたパルスは短く、例えば１μＳであり、且つまれにしか生成されないので、その消費電力および効率への影響は省略できる。さらに、ここで開示された回路は、電圧調整器の出力からのフィードバックに頼らず、アンダーシュートの指示を使用するので、応答時間は実質的にゼロである。
〔システムおよび回路の説明〕
【００２１】
図１は、本発明の実施例による、集積回路（ＩＣ）２０内の電圧調整器回路を概略的に示すブロック図である。この例において、必ずしも必要ではないが、ＩＣ２０は、コンピュータ内のエンベデッドコントローラ（ＥＣ）チップである。ＩＣ２０は、例えば、作動状態及びアイドル状態を含む様々な作動状態をサポートする。ＩＣは、他の機能の中でも、適切な作動状態を選択し、それに応じてＩＣ電源回路を構成する制御回路２２を備える。実施例において、制御回路２２は、アイドル状態への移行（場合によってはアイドル状態からの移行）、そして対応する電圧レベルの変化を指示する制御信号２４を生成する。
【００２２】
この例において、電源回路は、ＩＣが作動状態にある場合に特定の電圧を供給する高電流（ＨＣ）電圧調整器（ＶＲ）２６と、ＩＣがアイドル状態にある場合に異なる電圧を供給する低電流（ＬＣ）電圧調整器（ＶＲ）を備える。調整器２６および２８は、通常、低ドロップアウト（ＬＤＯ）調整器を備える。
【００２３】
調整器２６および２８は、制御回路２２から受信した制御信号２４に基づいて作動又は停止される。高電流調整器２６は、ＩＣが作動状態にある場合に作動され、ＩＣがアイドル状態にある場合に停止される。低電流調整器２８は、ＩＣがアイドル状態にある場合に作動され、ＩＣが作動状態にある場合に停止される、それと逆の方法で作動される。
【００２４】
この例において、電圧調整器２８が作動される場合に（ＩＣがアイドル状態に入ると）、最初に１．２５Ｖの比較的高い電圧を供給する高電圧状態に入る。その後、調整器２８は、１．１５Ｖの低い電圧を供給する低電圧状態に切り替わる。出力電圧は図面のＶＯＵＴで示される。
【００２５】
実施する場合に、ＬＣ  ＶＲ２８が１．２５ｖから１．１５ｖへの状態遷移は、ＶＯＵＴを減少させ、出力トランジスタ（後述のトランジスタ４８）がオフ（電流がゼロ）になる同時に、ＶＯＵＴが１．１５Ｖ以下に下回る（調整器のロードが原因）。そのアンダーシュートは、調整器２８が出力電圧降下に応答するのに十分な時間を有し、出力電圧を所望の１．１５Ｖ値に戻すように調整するまで続く。このようなアンダーシュートは論理エラーを引き起こす可能性があるため、非常に望ましくない。
【００２６】
いくつかの実施例において、ＩＣ２０は、調整器２８が作動された場合に出力電圧に潜在的に発生するアンダーシュートを補償するアンダーシュート低減回路を備える。図１に示すように、アンダーシュート低減回路は、パルス発生器３２と電圧制御電流源３６とを備える。
【００２７】
パルス発生器３２は、制御信号２４によってトリガされ、アイドル状態にある間にＩＣがより低い電圧状態に移行しているという指示に応じて短絡パルスを生成する。パルスの持続時間（この例では１μＳ）は、一般的にアンダーシュート過渡の予想持続時間を補償するように設定される。
【００２８】
一般状況において、パルスの持続時間およびタイミングは、制御信号２４に対して固定されており、調整器２８の実際の出力の機能として決して適合化または制御されていない。この意味で、アンダーシュート低減回路は「開回路（ｏｐｅｎ  ｌｏｏｐ）」として作動する。この開回路作動は、アンダーシュート低減回路が迅速な応答時間を達成することを可能にする。結果として、補償電流パルスは、閉回路作動で不可避的な遅延なしに、アンダーシュートと一致することができる。
【００２９】
図２は、本発明の実施例による、電圧調整器２８およびアンダーシュート低減回路をより詳細に示す回路概略図である。この例において、調整器２８は、負フィードバック回路構成で接続され、基準電圧ＶＲＥＦを受信する増幅器４４を備える。ＶＲＥＦに対する調整器の所望の出力電圧は、抵抗器５２および５６を備える分圧器によって設定される。
【００３０】
調整器２８の出力段は、トランジスタ４８をさらに含み、この例においては金属酸化物シリコン電界効果トランジスタ（ＭＯＳＦＥＴ）である。出力蓄電器６８も調整器２８の一部として考えられる。ロード７２は、ＶＯＵＴによって給電されるＩＣ回路のロードを表す。
【００３１】
いくつかの実施例において、調整器２８の高電圧状態から低電圧状態への遷移に続いて、トランジスタ４８のゲート電圧がかなり低下し、トランジスタ４８をカットオフ状態に切り替えることができる。カットオフ状態になると、トランジスタ４８のドレイン−ソース電流がゼロまで低下し、ＶＲフィードバック回路がブレイクされ、ＶＯＵＴにアンダーシュートが発生する。
【００３２】
図１の実施例において、図２に示すように、アンダーシュート低減回路は、電圧制御電流源を駆動するパルス発生器３２を備える。電流源は、トランジスタ６０および抵抗器６４を備える。発生器３２によって生成されたパルスは、トランジスタ６０のゲートに印加され、それにより調整器の出力（ＶＯＵＴ）に電流パルスを生成する。この例において、トランジスタ６０は、Ｎ型チャネル金属酸化膜半導体（ＮＭＯＳ）トランジスタを備える。しかし、これに代えて、トランジスタ６０は、他の適切なタイプのトランジスタ、例えば、バイポーラトランジスタまたは接合形ＦＥＴ（ＪＦＥＴ）を含むことができる。
【００３３】
この例において、パルスの持続時間は約１μＳであり、その大きさは約１００μＡである。これらの値は、実施例の応用におけるアンダーシュート過渡の特性と合わせるように例示される。異なる設計において、例えば、ロードに応じて、異なる電流パルスの大きさおよび持続時間を必要とすることもある。
【００３４】
アンダーシュート過渡の予想される持続時間の間に、追加の電流パルスは、トランジスタ４８のドレイン−ソース電流を常に正とし、ゼロまで低下させない。その結果、トランジスタ４８の交互コンダクタンス（ｇｍ）および帯域幅が増加する。従って、調整器２８のフィードバック回路は常時電気的に閉じたままであり、出力低減に迅速に応答することができ、ＶＯＵＴのアンダーシュートを最小限に抑え、指定された範囲内に保持することができる。
【００３５】
図１および図２に示す回路構成は、概念を明瞭にするために選択された例示的な構成である。他の実施例において、他の適切な構成を使用することができる。例えば、アンダーシュート低減回路は、他の適切な構成を有することができる。追加的または代替的に、開示された技術を使用してアンダーシュートを低減する調整器２８は、他の適切なタイプの電圧調整器を含むことができる。
【００３６】
さらに、ここで開示された技術は、アイドル状態の間に低電流を供給する調整器に決して限定されない。調整器は、他の適切な電子回路またはホストシステムの一部であってもよく、他の適切な目的のために任意の所望の電圧を提供するように作動してもよい。
【００３７】
いくつかの実施例において、ＩＣ２０は、従来の相補型金属酸化物半導体（ＣＭＯＳ）プロセスで製造される。そのような実施例において、調整器２８およびアンダーシュート低減回路は、同じプロセスを使用するＩＣ製造の一部として製造される。他の実施例において、調整器２８および／またはアンダーシュート低減回路は、他の適切な方法で製作することができる。例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）などの個別のコンポーネントおよび／またはプログラマブルロジックデバイスを使用するという方法。
〔シミュレートされたパフォーマンス〕
【００３８】
図３は、図２の電圧調整器及びアンダーシュート低減回路のシミュレーションされた性能を示すグラフである。図面において、実線の曲線は開示された技術の性能を示す。破線の曲線は、比較のために開示された技術を用いない場合の性能を示す。図３は、開示された技術の有無にかかわらず、時間の関数としての回路の作動を示す。
【００３９】
図面の上部において、曲線８０は、開示された技術を用いて補償パルスが印加されたときの出力電圧ＶＯＵＴを示す。比較のために、曲線８４は、開示された技術を用いない場合のＶＯＵＴを示す。本実施例において、調整器の１．２５Ｖから１．１５Ｖへの遷移は、約Ｔ＝８０μＳに起こす。図面に示されるように、開示された技術を用いない場合に（曲線８４）、出力電圧にアンダーシュート過渡が起こす。開示された技術（曲線８０）を使用する場合に、アンダーシュートは除去され、１．２５Ｖから１．１５Ｖへの遷移は減衰され、滑らかである。
【００４０】
図３に示された第二のグラフにおいて、曲線８８および９２は、開示された技術を適用する場合および適用しない場合のトランジスタ４８のゲート電圧（Ｖｇ）をそれぞれ示している。開示された技術がなければ、１．２５Ｖから１．１５Ｖへの遷移に続いて、ゲート電圧が相当に低下し、トランジスタ４８がカットオフ区に入る。
【００４１】
第三のグラフにおいて、曲線９６および１００は、それぞれ開示された技術を適用した場合および適用しなかった場合のトランジスタ４８を通るドレイン−ソース電流（Ｉｄｓ）を示す。図からわかるように、開示された技術がなければ、トランジスタ４８がカットオフ領域にあるとき、トランジスタ電流は実質的にゼロまで低下する。一方、補償パルスはこの低下を防止する。
【００４２】
図３の底部のグラフにおいて、曲線１０４および１０８は、開示された技術をそれぞれ用いて補償を伴うおよび伴わないトランジスタ６０を通る電流を示す。本明細書で説明する実施例は、主にエンベデッドコントローラ（ＥＣ）における実装を記載するが、本明細書に記載の方法およびシステムは、ノートブックおよびタブレットコンピュータならびに携帯電話などの他のアプリケーションでも使用することができる。
【００４３】
したがって、上述した実施例は例として記載されたものであり、本発明は、上記具体的に示されて説明されたものに限定されないことが理解されよう。むしろ、本発明の範囲は、上述した様々な特徴の組み合わせおよび部分的な組み合わせ、ならびに前述の説明から当業者に想到し得る従来技術に開示されていない変形および修正を含む。本特許出願において参照により援用される文献は、本出願の一部であるとみなされるべきであり、これらの組み込まれた文献において、本明細書に明示または示唆された定義と矛盾する場合、本明細書に定義さらたもののみが考慮されるべきである。
【符号の説明】
【００４４】
２０：集積回路
２２：制御回路
２４：制御信号
２６、２８：調整器
３２：パルス発生器
３６：電圧制御電流源
４４：増幅器
４８、６０：トランジスタ
５２、５６、６４：抵抗器
６８：出力蓄電器
７２：ロード
８０、８４、８８、９２、９６、１００、１０４、１０８：曲線
ＭＯＳＦＥＴ：金属酸化物シリコン電界効果トランジスタ
ＶＯＵＴ：出力電圧
ＶＲＥＦ：基準電圧
【図１】
2018109942.tif 000003
【図２】
2018109942.tif 000004
【図３】
2018109942.tif 000005