(57)【要約】【課題】配線の増加を抑制しつつ、ＯＥ信号、ＶＧＨ電圧、および、ＶＧＬ電圧に基づいて液晶表示の異常を検出する技術に関する。【解決手段】ドライバＩＣは、ＯＥ信号の異常、Ｈｉｇｈレベル電圧を示す信号であるＶＧＨの異常、および、Ｌｏｗレベル電圧を示す信号であるＶＧＬの異常のうちの少なくとも１つを検出する異常検出部（７００）と、異常検出部（７００）から出力される信号に基づいて、ゲートパルスを発生させるためのスタート信号であるＳＴＶ信号の波形を変化させる波形変化部（７０１）と、ＳＴＶ信号を出力する出力部（７０２）とを備える。【選択図】図１７
2018109705.tif 000002
【特許請求の範囲】
【請求項１】
ゲートドライバ部の出力を制御する信号であるＯＥ信号の異常、液晶表示パネルのそれぞれの画素における駆動トランジスタがＯＮ状態である場合のＨｉｇｈレベル電圧を示す信号であるＶＧＨの異常、および、前記駆動トランジスタがＯＦＦ状態である場合のＬｏｗレベル電圧を示す信号であるＶＧＬの異常のうちの少なくとも１つを検出する異常検出部と、
前記異常検出部から出力される信号に基づいて、ゲートパルスを発生させるためのスタート信号であるＳＴＶ信号の波形を変化させる波形変化部と、
前記ＳＴＶ信号を出力する出力部とを備える、
ドライバＩＣ。
【請求項２】
前記ＯＥ信号の異常とは、前記ＯＥ信号が常にＨｉｇｈレベル電圧、または、前記ＯＥ信号が常にＬｏｗレベル電圧であることを含む、
請求項１に記載のドライバＩＣ。
【請求項３】
前記ＶＧＨの異常とは、前記ＶＧＨが前記ゲートドライバ部に入力されていないことを含む、
請求項１または請求項２に記載のドライバＩＣ。
【請求項４】
前記ＶＧＬの異常とは、前記ＶＧＬが前記ゲートドライバ部に入力されていないことを含む、
請求項１から請求項３のうちのいずれか１項に記載のドライバＩＣ。
【請求項５】
前記波形変化部は、前記ＳＴＶ信号をＬｏｗレベル電圧に固定する、前記ＳＴＶ信号を反復させる、または、前記ＳＴＶ信号をＨｉｇｈレベル電圧に固定することによって、前記ＳＴＶ信号の波形を変化させる、
請求項１から請求項４のうちのいずれか１項に記載のドライバＩＣ。
【請求項６】
前記異常検出部は、
前記ＯＥ信号と、前記ゲートドライバ部のシフトクロック信号とが入力されるＡＮＤ回路と、
前記シフトクロック信号の分岐信号と、前記ＡＮＤ回路の出力信号とが入力され、かつ、前記シフトクロック信号の前記分岐信号と前記ＡＮＤ回路の出力信号とが等しい時間の長さに基づいて、前記ＯＥ信号の異常を判定する判定回路とを備える、
請求項１から請求項５のうちのいずれか１項に記載のドライバＩＣ。
【請求項７】
前記異常検出部は、
前記ＯＥ信号と、前記ゲートドライバ部のシフトクロック信号とが入力されるＸＯＲ回路と、
前記シフトクロック信号の分岐信号と、前記ＸＯＲ回路の出力信号とが入力され、かつ、前記シフトクロック信号の前記分岐信号と前記ＸＯＲ回路の出力信号とが等しい時間の長さに基づいて、前記ＯＥ信号の異常を判定する判定回路とを備える、
請求項１から請求項５のうちのいずれか１項に記載のドライバＩＣ。
【請求項８】
前記異常検出部は、
あらかじめ定められた第１の参照電圧と、前記ＶＧＨとを比較した結果に基づいて、前記ＶＧＨの異常を判定する第１の比較回路を備える、
請求項１から請求項７のうちのいずれか１項に記載のドライバＩＣ。
【請求項９】
前記ゲートドライバ部は、さらに、
前記第１の参照電圧を変動させるための第１の抵抗を備える、
請求項８に記載のドライバＩＣ。
【請求項１０】
前記異常検出部は、
あらかじめ定められた第２の参照電圧と、前記ＶＧＬとを比較した結果に基づいて、前記ＶＧＬの異常を判定する第２の比較回路を備える、
請求項１から請求項９のうちのいずれか１項に記載のドライバＩＣ。
【請求項１１】
前記ゲートドライバ部は、さらに、
前記第２の参照電圧を変動させるための第２の抵抗を備える、
請求項１０に記載のドライバＩＣ。
【請求項１２】
前記異常検出部は、
前記ゲートドライバ部内において出力アンプ回路に出力される信号と、当該信号の分岐信号がダミー回路を介して入力される信号とを比較した結果に基づいて、前記ＶＧＨの異常および前記ＶＧＬの異常を判定する第３の比較回路を備える、
請求項１から請求項７のうちのいずれか１項に記載のドライバＩＣ。
【請求項１３】
請求項１から請求項１２のうちのいずれか１項に記載の前記ドライバＩＣを備える、
液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願明細書に開示される技術は、ドライバＩＣ、および、液晶表示装置に関するものである。
【背景技術】
【０００２】
近年、液晶表示装置の製造コストを低減させるために、液晶を駆動する１つのドライバｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ（ＩＣ）における出力チャンネル数を増やすことによって、用いるドライバＩＣの数を減らす技術が開発されている。
【０００３】
ただし、ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ（ＴＣＰ）、または、ｃｈｉｐ  ｏｎ  ｆｉｌｍ（ＣＯＦ）では、液晶パネルに取り付けられる端子間の間隔を容易には小さくすることができない。そのため、特に中小型の液晶表示装置では、ｃｈｉｐ  ｏｎ  ｇｌａｓｓ（ＣＯＧ）化が進んでいる。
【０００４】
また、複数の液晶表示装置で共通して同じ部品を使うことによって、複数の液晶表示装置における部品の合計数量を減らし、製造コストを下げる技術も開発されている。開発期間の短縮化および設計リソースの削減のために、同一の部品が多種多様な液晶パネルに使われる「プラットフォーム」化が進んでいる。
【０００５】
一般に液晶表示装置は、液晶パネルと、回路基板と、液晶パネルと回路基板とを接続するフレキシブルプリント回路基板（ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔｓ、すなわち、ＦＰＣ）とを備える。
【０００６】
液晶パネルは、画素領域と、画素領域の外周領域の縦軸におけるゲートドライバＩＣと、画素領域の外周領域の横軸におけるソースドライバＩＣ（Ｓ−ＩＣとも表記する）とを備える。ゲートドライバＩＣは、画素の薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ、すなわち、ＴＦＴ）のＯＮ／ＯＦＦ制御を行う。
【０００７】
回路基板は、タイミングコントローラ（ＴＣＯＮ）と、タイミングコントローラの設定のためのソフトウェア情報を保存するＥ２ＰＲＯＭ（またはＥＥＰＲＯＭとも呼ばれる）と、インターフェイスコネクタと、電源回路と、階調参照電圧生成回路とを備える。
【０００８】
たとえば、上記のうちのタイミングコントローラ、Ｅ２ＰＲＯＭ、ソースドライバＩＣ、または、ゲートドライバＩＣなどの部品を、できるだけ共有させることが行われている。
【０００９】
一方で、特に車載用途の液晶表示装置では、液晶を駆動するソースドライバＩＣおよびゲートドライバＩＣが問題なく動作しているかどうかをシステム側が監視する場合が増えている。
【００１０】
そのため、ソースドライバＩＣ、および、ゲートドライバＩＣを、インターフェイスコネクタを介してシステム側がモニターする。これに伴い、液晶表示装置における配線および搭載部品は増える傾向となっている。
【００１１】
また、２０１１年に制定されたＩＳＯ２６２６２を意識したシステム構築が進められており、リスク管理も要求されてきている。たとえば、ミラー代替用途では、事故発生要因になる液晶表示に残像が残ることは避ける必要がある。そのため、液晶表示の異常を検出することがますます重要となってきている。これに伴い、当該異常を検出するために搭載されるモニター配線および外付け部品は増える傾向となっている。
【００１２】
残像を認識するための構成としては、たとえば、画素の薄膜トランジスタがＯＮしない、またはＯＮしにくくなることが要因であり、ゲートドライバＩＣに入る信号、すなわち、タイミングコントローラからのｏｕｔｐｕｔ  ｅｎａｂｌｅ（ＯＥ）信号、および、電源回路からのＶＧＨ／ＶＧＬ電圧が該当する。
【００１３】
タイミングコントローラからのＯＥ信号は、Ｈｉｇｈレベル電圧である場合にゲートドライバＩＣの出力をｄｉｓａｂｌｅする、すなわち、Ｌｏｗレベル電圧にする機能を有することが一般的である。
【００１４】
電源回路からのＶＧＨ／ＶＧＬ電圧のうちのＶＧＨは、画素の薄膜トランジスタがＯＮ状態である場合のＨｉｇｈレベル電圧を示すものである。また、ＶＧＨ／ＶＧＬ電圧のうちのＶＧＬは、画素の薄膜トランジスタがＯＦＦ状態である場合のＬｏｗレベル電圧を示すものである。
【００１５】
ゲートドライバＩＣに入力されたＯＥ信号は、ゲートドライバＩＣにおける出力制御部にのみ関与する。また、ゲートドライバＩＣに入力されたＶＧＨ／ＶＧＬ電圧は、ゲートドライバＩＣにおけるレベルシフタと出力アンプ回路のみにしか関与しない。
【００１６】
そのため、ＯＥ信号およびＶＧＨ／ＶＧＬ電圧は、タイミングコントローラがモニターするまたは表示システムがモニターするＳＴＶｉｎｐｕｔ／ＳＴＶｏｕｔｐｕｔ信号には、影響を与えない。ここで、ＳＴＶｉｎｐｕｔ信号のスタートパルスは、該当する（入力する）ゲートドライバＩＣの最初のライン（ＯＵＴ１）のタイミングを決めているものである。また、ＳＴＶｏｕｔｐｕｔ信号は、次段ゲートドライバＩＣのスタートパルスとなるものである。実際にはＳＴＶＤ、ＳＴＶＵの信号配線がゲートドライバＩＣに接続され、垂直方向スキャン切替ＵＤ信号の論理によってｉｎｐｕｔかｏｕｔｐｕｔかが切り替わる。また、ＳＴＶｉｎｐｕｔ信号およびＳＴＶｏｕｔｐｕｔ信号は、まとめてＳＴＶ信号とも称する。
【００１７】
そのため、ゲートドライバＩＣに入力されるＯＥ信号、および、ゲートドライバＩＣに入力されるＶＧＨ／ＶＧＬ電圧が、これらの信号を伝達する配線の断線などによって正常に入力されなくなった場合に、ＳＴＶｉｎｐｕｔ／ＳＴＶｏｕｔｐｕｔ信号で検出することはできない。
【００１８】
ＯＥ信号、および、ＶＧＨ／ＶＧＬ電圧がそれぞれゲートドライバＩＣに正常に入力されているかどうかを検出するためには、たとえば、ゲートドライバＩＣのカスケード接続（縦続接続）のためにゲートドライバＩＣに設けられている端子から、ＯＥ信号、および、ＶＧＨ／ＶＧＬ電圧のモニター用配線としてループバックする。
【００１９】
具体的には、ゲートドライバＩＣにおけるカスケード接続用端子から、ＯＥ信号のモニター用配線として、インターフェイスコネクタを介して表示システムに配線を接続する。また、ゲートドライバＩＣにおける他のカスケード接続用端子から、ＶＧＨ／ＶＧＬ電圧のモニター用配線として、専用の検出回路に配線を接続する。
【００２０】
そうすることによって、ＯＥ信号、および、ＶＧＨ／ＶＧＬ電圧がそれぞれゲートドライバＩＣに正常に入力されているかどうかを検出することができる。
【００２１】
なお、表示装置の駆動用のＩＣがカスケード接続された構成については、たとえば、特許文献１（特開２０１３−１６０９９９号公報）に開示されている。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２０１３−１６０９９９号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
ゲートドライバＩＣのカスケード接続のためにゲートドライバＩＣに設けられている端子からループバックした配線を、ＯＥ信号、および、ＶＧＨ／ＶＧＬ電圧のモニター用配線として用いる場合には、専用の検出回路を搭載する必要がある。
【００２４】
また、ゲートドライバＩＣのカスケード接続のためにゲートドライバＩＣに設けられている端子からループバックした配線を、ＯＥ信号、および、ＶＧＨ／ＶＧＬ電圧のモニター用配線として用いる場合には、さらに、ＯＥ信号、および、ＶＧＨ／ＶＧＬ電圧のモニター用配線としてループバックするためのガラス配線を追加する必要がある。そうすると、ガラスサイズを大きくなることで、液晶パネルの額縁サイズが広がってしまう。
【００２５】
本願明細書に開示される技術は、以上に記載されたような問題を解決するためになされたものであり、配線の増加を抑制しつつ、ＯＥ信号、ＶＧＨ電圧、および、ＶＧＬ電圧に基づいて液晶表示の異常を検出する技術に関するものである。
【課題を解決するための手段】
【００２６】
本願明細書に開示される技術の第１の態様は、ゲートドライバ部の出力を制御する信号であるＯＥ信号の異常、液晶表示パネルのそれぞれの画素における駆動トランジスタがＯＮ状態である場合のＨｉｇｈレベル電圧を示す信号であるＶＧＨの異常、および、前記駆動トランジスタがＯＦＦ状態である場合のＬｏｗレベル電圧を示す信号であるＶＧＬの異常のうちの少なくとも１つを検出する異常検出部と、前記異常検出部から出力される信号に基づいて、ゲートパルスを発生させるためのスタート信号であるＳＴＶ信号の波形を変化させる波形変化部と、前記ＳＴＶ信号を出力する出力部とを備える。
【００２７】
本願明細書に開示される技術の第２の態様は、上記の前記ドライバＩＣを備える液晶表示装置である。
【発明の効果】
【００２８】
本願明細書に開示される技術の第１の態様は、ゲートドライバ部の出力を制御する信号であるＯＥ信号の異常、液晶表示パネルのそれぞれの画素における駆動トランジスタがＯＮ状態である場合のＨｉｇｈレベル電圧を示す信号であるＶＧＨの異常、および、前記駆動トランジスタがＯＦＦ状態である場合のＬｏｗレベル電圧を示す信号であるＶＧＬの異常のうちの少なくとも１つを検出する異常検出部と、前記異常検出部から出力される信号に基づいて、ゲートパルスを発生させるためのスタート信号であるＳＴＶ信号の波形を変化させる波形変化部と、前記ＳＴＶ信号を出力する出力部とを備えるものである。このような構成によれば、配線の増加を抑制しつつ、ＯＥ信号の異常、ＶＧＨ電圧の異常、および、ＶＧＬ電圧の異常の少なくとも１つを反映するＳＴＶ信号に基づいて液晶表示の異常を検出することができる。
【００２９】
本願明細書に開示される技術の第２の態様は、上記の前記ドライバＩＣを備える液晶表示装置である。このような構成によれば、液晶表示装置における配線の増加を抑制しつつ、ＯＥ信号の異常、ＶＧＨ電圧の異常、および、ＶＧＬ電圧の異常の少なくとも１つを反映するＳＴＶ信号に基づいて液晶表示の異常を検出することができる。
【００３０】
本願明細書に開示される技術に関する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
【図面の簡単な説明】
【００３１】
【図１】実施の形態に関する、液晶表示装置の構成を概略的に例示する図である。
【図２】図１に例示された液晶表示装置の回路を概略的に例示する図である。
【図３】図１に例示された液晶表示装置の回路の他の例を概略的に例示する図である。
【図４】一般的なゲートドライバＩＣの回路ブロック図である。
【図５】図１に例示された液晶表示装置の回路の他の例を概略的に例示する図である。
【図６】図２に例示された回路における配線の様子を例示する図である。
【図７】図５に例示された回路におけるゲートＩＣ内部のＰＡＴＨ配線を利用する場合の配線の様子を例示する図である。
【図８】図５に例示された回路におけるゲートＩＣ内部のＰＡＴＨ配線がない場合の配線の様子を例示する図である。
【図９】一般的な、ゲートドライバＩＣのシフトクロック信号（ＣＬＫＶ）、ＯＥ信号、ＳＴＶｉｎｐｕｔ信号、それぞれのゲートドライバＩＣの出力、および、ＳＴＶｏｕｔｐｕｔ信号の波形を例示する図である。
【図１０】実施の形態に関する、ＳＴＶｏｕｔｐｕｔ信号の波形を複数通りに変化させた場合を例示する図である。
【図１１】実施の形態に関する、ゲートドライバＩＣにおける異常検出回路の構成を概略的に例示する回路図である。
【図１２】実施の形態に関する、ゲートドライバＩＣにおける異常検出回路の構成の他の例を概略的に例示する回路図である。
【図１３】図１０で別の論理回路を用いた場合のＳＴＶｏｕｔｐｕｔ信号の波形を複数通りに変化させた場合を例示する図である。
【図１４】実施の形態に関する、ゲートドライバＩＣにおける異常検出回路の構成を概略的に例示する回路図である。
【図１５】図１４に例示された異常検出回路に対応する、ゲートドライバＩＣの構成を例示する図である。
【図１６】実施の形態に関する、ゲートドライバＩＣにおける異常検出回路の構成を概略的に例示する回路図である。
【図１７】実施の形態に関するゲートドライバの、ＳＴＶ信号の波形変化に関連する構成を概念的に例示する図である。
【図１８】実施の形態に関する、異常検出回路および波形変化回路が配置された構成を例示する回路図である。
【図１９】実施の形態に関する、波形変化回路の具体的な回路構成を例示する回路図である。
【図２０】実施の形態に関する、波形変化回路の具体的な回路構成を例示する回路図である。
【図２１】実施の形態に関する、波形変化回路の具体的な回路構成を例示する回路図である。
【発明を実施するための形態】
【００３２】
以下、添付される図面を参照しながら実施の形態について説明する。
【００３３】
なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化がなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。
【００３４】
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
【００３５】
＜第１の実施の形態＞
以下、本実施の形態に関するドライバＩＣ、および、液晶表示装置について説明する。ここで、ドライバＩＣは、ゲートドライバＩＣ（ゲートドライバ部）とソースドライバＩＣ（ソースドライバ部）とが一体となったドライバＩＣを含む。
【００３６】
図１は、本実施の形態に関する、液晶表示装置の構成を概略的に例示する図である。図１に例示されるように、液晶表示装置は、液晶パネル１２と、回路基板１４と、液晶パネル１２と回路基板１４とを接続するフレキシブルプリント回路基板（ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔｓ、すなわち、ＦＰＣ）１６ａと、液晶パネル１２と回路基板１４とを接続するフレキシブルプリント回路基板１６ｂと、液晶パネル１２と回路基板１４とを接続するフレキシブルプリント回路基板１６ｃと、液晶パネル１２と回路基板１４とを接続するフレキシブルプリント回路基板１６ｄとを備える。
【００３７】
液晶パネル１２は、画素領域１２２と、画素領域１２２の外周領域の縦軸に配置されるゲートドライバＩＣ１２４と、画素領域１２２の外周領域の横軸にそれぞれ配置されるソースドライバＩＣ１２６ａ、ソースドライバＩＣ１２６ｂ、ソースドライバＩＣ１２６ｃ、および、ソースドライバＩＣ１２６ｄ（Ｓ−ＩＣとも表記する）とを備える。ゲートドライバＩＣ１２４は、画素の薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ、すなわち、ＴＦＴ）のＯＮ／ＯＦＦ制御を行う。
【００３８】
フレキシブルプリント回路基板１６ａは、ソースドライバＩＣ１２６ａに対応する位置において、液晶パネル１２と回路基板１４とを接続する。フレキシブルプリント回路基板１６ｂは、ソースドライバＩＣ１２６ｂに対応する位置において、液晶パネル１２と回路基板１４とを接続する。フレキシブルプリント回路基板１６ｃは、ソースドライバＩＣ１２６ｃに対応する位置において、液晶パネル１２と回路基板１４とを接続する。フレキシブルプリント回路基板１６ｄは、ソースドライバＩＣ１２６ｄに対応する位置において、液晶パネル１２と回路基板１４とを接続する。
【００３９】
回路基板１４は、タイミングコントローラ（ＴＣＯＮ）１４２と、タイミングコントローラ１４２の設定のためのソフトウェア情報を保存するＥ２ＰＲＯＭ１４４（またはＥＥＰＲＯＭとも呼ばれる）と、インターフェイスコネクタ１４６と、電源回路１４８と、階調参照電圧の生成回路１５０とを備える。
【００４０】
フレキシブルプリント回路基板は、図１においては、４つ並列に備えられ、それぞれが液晶パネル１２と回路基板１４とを接続する。
【００４１】
なお、ソースドライバＩＣの数、および、フレキシブルプリント回路基板の数は、図１に例示されるものには限られない。
【００４２】
上記のうちの、たとえば、タイミングコントローラ１４２、Ｅ２ＰＲＯＭ１４４、ソースドライバＩＣ１２６ａ、ソースドライバＩＣ１２６ｂ、ソースドライバＩＣ１２６ｃ、ソースドライバＩＣ１２６ｄ、または、ゲートドライバＩＣ１２４などの部品を共有させることが行われている。
【００４３】
一方で、特に車載用途の液晶表示装置では、インターフェイスコネクタ１４６に接続される表示システムが、液晶表示の状態をモニターする場合が増えている。なお、表示システムは、ここでは図示しない。
【００４４】
図２は、図１に例示された液晶表示装置の回路を概略的に例示する図である。なお、図２に示される回路図はあくまで一例であり、映像信号が伝送される方式として、シングルエンド方式、ｍｉｎｉ−ＬＶＤＳ、ＲＳＤＳ、または、その他の方式が想定される。図２に例示されるように、電源回路１４８は、ソースドライバＩＣ１２６ａ、ソースドライバＩＣ１２６ｂ、ソースドライバＩＣ１２６ｃ、および、ソースドライバＩＣ１２６ｄに電源を供給する。また、電源回路１４８は、階調参照電圧の生成回路１５０を介して、ソースドライバＩＣ１２６ａ、ソースドライバＩＣ１２６ｂ、ソースドライバＩＣ１２６ｃ、および、ソースドライバＩＣ１２６ｄに参照電圧を供給する。
【００４５】
また、電源回路１４８は、ＶＧＨ電圧またはＶＧＬ電圧をゲートドライバＩＣ１２４へ出力する。電源回路１４８から出力されるＶＧＨ電圧は、画素の薄膜トランジスタがＯＮ状態である場合のＨｉｇｈレベル電圧を示す信号である。また、電源回路１４８から出力されるＶＧＬ電圧は、画素の薄膜トランジスタがＯＦＦ状態である場合のＬｏｗレベル電圧を示す信号である。その他、ＶＤＤＡはソースドライバＩＣのアナログ電源として供給され、ＶＣＯＭは液晶パネルの対向電極のコモン電源として供給される。一般的な液晶表示パネルのドット反転駆動方式には、これら４種類の電源が生成・供給される。
【００４６】
タイミングコントローラ１４２には、映像信号が入力される。そして、タイミングコントローラ１４２は、水平スタートパルスＳＴＨをソースドライバＩＣへ出力する。また、タイミングコントローラ１４２は、垂直スタートパルスＳＴＶをゲートドライバＩＣ１２４へ出力する。
【００４７】
また、タイミングコントローラ１４２は、ゲートドライバＩＣのシフトクロック信号（ＣＬＫＶ）、出力制御（ｏｕｔｐｕｔ  ｅｎａｂｌｅ、すなわち、ＯＥ）信号、および、垂直方向のスキャン切替論理信号（ＵＤ）を、ゲートドライバＩＣ１２４へ出力し、全てのソースドライバＩＣには映像データバス（そのＣＬＫ含む）の他、水平方向スキャン切替論理信号（ＬＲ）、液晶印加極性切替信号（ＰＯＬ）、ソースドライバＩＣの内部ラッチおよび出力タイミングを制御する信号（ＬＰ）を出力する。
【００４８】
ソースドライバＩＣが問題無く動作しているかは水平方向スキャンの最終段に位置するソースドライバＩＣが出力するスタートパルスをインターフェイスコネクタ１４６を介してシステム側がモニターする。これに伴い、液晶表示装置における配線および搭載部品は増える傾向となっている。
【００４９】
なお、タイミングコントローラが出力するスタートパルスおよび最終段のスタートパルスをインターフェイスコネクタ１４６を介してシステム側がモニターする際、さらに、切り分け用のバッファ回路１４３を介する場合もある。
【００５０】
また、２０１１年に制定されたＩＳＯ２６２６２を意識したシステム構築が進められており、リスク管理も要求されてきている。たとえば、ミラー代替用途では、液晶表示に残像があると、事故につながる危険性が増す。そのため、液晶表示の異常を検出することがますます重要となってきている。これに伴い、当該異常を検出するために搭載されるモニター配線および外付け部品は増える傾向となっている。
【００５１】
残像を認識するための構成としては、たとえば、画素の薄膜トランジスタがＯＮしない、またはＯＮしにくくなることが要因であり、ゲートドライバＩＣ１２４に入る信号、すなわち、タイミングコントローラ１４２からのＯＥ信号、および、電源回路１４８からのＶＧＨ／ＶＧＬ電圧が該当する。
【００５２】
タイミングコントローラ１４２から出力されるＯＥ信号は、Ｈｉｇｈレベル電圧である場合にゲートドライバＩＣ１２４の出力をｄｉｓａｂｌｅする、すなわち、停止させる機能を有することが一般的である。
【００５３】
図３は、図１に例示された液晶表示装置の回路の他の例を概略的に例示する図である。図３に例示されるように、電源回路１４８は、ソースドライバＩＣ１２６ａ、ソースドライバＩＣ１２６ｂ、ソースドライバＩＣ１２６ｃ、および、ソースドライバＩＣ１２６ｄに電源を供給する。
【００５４】
また、電源回路１４８は、ＶＧＨ／ＶＧＬ電圧をゲートドライバＩＣ１２４ａへ出力する。そして、当該ＶＧＨ／ＶＧＬ電圧は、さらに、ゲートドライバＩＣ１２４ｂへ出力される。なお、スキャン方向が逆であれば、ＶＧＨ／ＶＧＬ電圧は、ゲートドライバＩＣ１２４ｂからゲートドライバＩＣ１２４ａへ出力される。
【００５５】
タイミングコントローラ１４２には、映像信号が入力される。そして、タイミングコントローラ１４２は、水平スタートパルスＳＴＨをソースドライバＩＣへ出力する。また、タイミングコントローラ１４２は、垂直スタートパルスＳＴＶをゲートドライバＩＣへ出力する。
【００５６】
また、タイミングコントローラ１４２は、ゲートドライバＩＣのシフトクロック信号、および、ＯＥ信号を、ゲートドライバＩＣ１２４ａへ出力する。
【００５７】
図４は、一般的なゲートドライバＩＣの回路ブロック図である。図４に例示されるように、ゲートドライバＩＣは、シフトレジスタ２０８と、シフトレジスタ２０８からの出力が入力される出力制御部２０２と、出力制御部２０２からの出力が入力されるレベルシフタ２０４と、レベルシフタ２０４からの出力が入力される出力アンプ回路２０６とを備える。
【００５８】
図４に例示されるように、シフトレジスタ２０８には、ＳＴＶｉｎｐｕｔ信号、シフトクロック信号、および、電源電圧を示すＶＣＣ／ＧＮＤ電圧が入力される。また、シフトレジスタ２０８からは、ＳＴＶｏｕｔｐｕｔ信号が出力される。
【００５９】
図４に例示されるように、出力制御部２０２には、ＯＥ信号、ゲートドライバＩＣの全出力をＯＮさせる制御信号であるＸＯＮ信号、および、ＶＣＣ／ＧＮＤ電圧が入力される。
【００６０】
図４に例示されるように、レベルシフタ２０４および出力アンプ回路２０６には、ＶＧＨ／ＶＧＬ電圧が入力される。
【００６１】
図４に例示されるように、ゲートドライバＩＣに入力されたＯＥ信号は、ゲートドライバＩＣにおける出力制御部２０２にのみ関与する。また、ゲートドライバＩＣに入力されたＶＧＨ／ＶＧＬ電圧は、ゲートドライバＩＣにおけるレベルシフタ２０４および出力アンプ回路２０６のみに関与する。
【００６２】
そのため、ＯＥ信号およびＶＧＨ／ＶＧＬ電圧は、タイミングコントローラがモニターするまたは表示システムがモニターするＳＴＶｉｎｐｕｔ／ＳＴＶｏｕｔｐｕｔ信号、すなわち、図２における垂直スタートパルスＳＴＶに相当する信号には、影響を与えない。なお、ＳＴＶｉｎｐｕｔ／ＳＴＶｏｕｔｐｕｔ信号およびゲートドライバＩＣのシフトクロック信号は、ゲートドライバＩＣにおけるシフトレジスタ２０８に関与する。
【００６３】
そのため、ゲートドライバＩＣに入力されるＯＥ信号、および、ゲートドライバＩＣに入力されるＶＧＨ／ＶＧＬ電圧が、これらの信号を伝達する配線の断線などによって正常に入力されなくなった場合に、ＳＴＶｉｎｐｕｔ／ＳＴＶｏｕｔｐｕｔ信号で検出することはできない。
【００６４】
図５は、図１に例示された液晶表示装置の回路の他の例を概略的に例示する図である。図５に例示されるように、ＯＥ信号、および、ＶＧＨ／ＶＧＬ電圧がそれぞれゲートドライバＩＣ１２４に正常に入力されているかどうかを検出するためには、たとえば、ゲートドライバＩＣ１２４のカスケード接続のためにゲートドライバＩＣ１２４に設けられている端子から、ＯＥ信号、および、ＶＧＨ／ＶＧＬ電圧のモニター用配線としてループバックする必要がある。
【００６５】
具体的には、ゲートドライバＩＣ１２４におけるカスケード接続用端子から、ＯＥ信号のモニター用配線として、インターフェイスコネクタ１４６を介して表示システムに配線を接続する。また、ゲートドライバＩＣ１２４における他のカスケード接続用端子から、ＶＧＨ／ＶＧＬ電圧のモニター用配線として、専用の検出回路３０２に配線を接続する。
【００６６】
そうすることによって、ＯＥ信号、および、ＶＧＨ／ＶＧＬ電圧がそれぞれゲートドライバＩＣ１２４に正常に入力されているかどうかを検出することができる。
【００６７】
図６は、図２に例示された回路における配線の様子を例示する図である。また、図７は、図５に例示された回路におけるゲートＩＣ内部のＰＡＴＨ配線を利用する場合の配線の様子を例示する図である。また、図８は、図５に例示された回路におけるゲートＩＣ内部のＰＡＴＨ配線がない場合の配線の様子を例示する図である。
【００６８】
図７に例示されるように、ゲートドライバＩＣ１２４のカスケード接続のためにゲートドライバＩＣ１２４に設けられている端子から、ＯＥ信号、および、ＶＧＨ／ＶＧＬ電圧のモニター用配線としてループバックする場合には、図６に例示される場合に対して、ループバックしたＯＥ５００およびループバックしたＶＧＨ／ＶＧＬ５０２が追加される。そのため、図６に例示される場合よりもさらに、ＯＥ信号、および、ＶＧＨ／ＶＧＬ電圧のモニター用配線としてループバックするためのガラス配線を追加する必要がある。そうすると、ガラスサイズを大きくなることで、液晶パネルの額縁サイズが広がってしまう。なお、図７におけるＩＣ内部配線を利用するための接続配線６００は、ループバックのための配線に、ゲートドライバＩＣ内部の配線を流用するための接続配線である。
【００６９】
また、図８に例示されるように、ゲートドライバＩＣ１２４のカスケード接続のためにゲートドライバＩＣ１２４に設けられている端子から、ＯＥ信号、および、ＶＧＨ／ＶＧＬ電圧のモニター用配線としてループバックする場合には、図６に例示される場合に対して、ループバックしたＶＧＨ／ＶＧＬ５０２およびループバックしたＯＥ５０４が追加される。そのため、図６に例示される場合よりもさらに、ＯＥ信号、および、ＶＧＨ／ＶＧＬ電圧のモニター用配線としてループバックするためのガラス配線を追加する必要がある。そうすると、ガラスサイズを大きくなることで、液晶パネルの額縁サイズが広がってしまう。
【００７０】
また、図５に例示されたように、ゲートドライバＩＣ１２４のカスケード接続のためにゲートドライバＩＣ１２４に設けられている端子から、ＯＥ信号、および、ＶＧＨ／ＶＧＬ電圧のモニター用配線としてループバックする場合には、専用の検出回路３０２を搭載する必要もある。
【００７１】
一方で、ＳＴＶｉｎｐｕｔ／ＳＴＶｏｕｔｐｕｔ信号は、タイミングコントローラがモニターする。また、ＳＴＶｉｎｐｕｔ／ＳＴＶｏｕｔｐｕｔ信号は、表示システムがインターフェイスコネクタを介してモニターする。
【００７２】
したがって、ＯＥ信号の異常、ＶＧＨの異常、または、ＶＧＬの異常がＳＴＶｉｎｐｕｔ／ＳＴＶｏｕｔｐｕｔ信号に影響を与えることができれば、信号本数を増やさずに、ゲートドライバＩＣ１２４の異常状態をタイミングコントローラ、または、表示システムにおいて検出することができる。
【００７３】
以下では、ＯＥ信号の異常、ＶＧＨの異常、または、ＶＧＬの異常がＳＴＶｏｕｔｐｕｔの波形自体に反映されるように構成された液晶表示装置、または、液晶駆動装置について説明する。
【００７４】
図９は、ゲートドライバＩＣのシフトクロック信号（ＣＬＫＶ）、ＯＥ信号、ＳＴＶｉｎｐｕｔ信号、それぞれのゲートドライバＩＣの出力、および、ＳＴＶｏｕｔｐｕｔ信号の波形を例示する図である。なお、図９においては、ゲートドライバＩＣの出力本数をＮとする。
【００７５】
一方で、図１０は、異常時の波形の形態を複数種例示する図である。図１０では、ゲートドライバＩＣのシフトクロック信号、ＯＥ信号、後述するＡＮＤ回路の出力信号、ＳＴＶｉｎｐｕｔ信号、それぞれのゲートドライバＩＣの出力、および、ＳＴＶｏｕｔｐｕｔ信号の波形を例示する。なお、図１０においては、ゲートドライバＩＣの出力本数をＮとする。
【００７６】
図１０に例示されるＯＥ信号（ｘ）のようにＯＥ信号がＨｉｇｈレベル電圧に固定される場合、ＡＮＤ信号はＡＮＤ信号（ｘ）のように、シフトクロック信号を同相でトグルする同じ波形となる。
【００７７】
図１０に例示されるＯＥ信号（ｙ）のようにＯＥ信号がＬｏｗレベル電圧に固定される場合、ＡＮＤ信号はＡＮＤ信号（ｙ）のように、出力されない。
【００７８】
図１０では、ＳＴＶｏｕｔｐｕｔ（ａ）のように、ＳＴＶｏｕｔｐｕｔ信号がＬｏｗレベル電圧に固定されることによってパルス自体がなくなる場合、ＳＴＶｏｕｔｐｕｔ（ｂ）のように、ＳＴＶｏｕｔｐｕｔ信号を反復させることによってパルスが複数設定される場合、および、ＳＴＶｏｕｔｐｕｔ（ｃ）のように、ＳＴＶｏｕｔｐｕｔ信号がＨｉｇｈレベル電圧に固定される場合が例示される。
【００７９】
ＯＥ信号がＯＥ信号（ｘ）またはＯＥ信号（ｙ）のような異常状態となった場合に、上記のＳＴＶｏｕｔｐｕｔ（ａ）、ＳＴＶｏｕｔｐｕｔ（ｂ）、または、ＳＴＶｏｕｔｐｕｔ（ｃ）のように、ＳＴＶｏｕｔｐｕｔ信号の波形自体を変化させる。そうすることによって、ＳＴＶｏｕｔｐｕｔ信号の波形にＯＥ信号の異常、ＶＧＨの異常、または、ＶＧＬの異常を反映させる。
【００８０】
図１７は、本実施の形態に関するゲートドライバＩＣの、ＳＴＶ信号の波形変化に関連する構成を概念的に例示する図である。
【００８１】
図１７に例示されるように、本実施の形態に関するゲートドライバＩＣは、ＯＥ信号の異常、ＶＧＨの異常、および、ＶＧＬの異常のうちの少なくとも１つを検出する異常検出回路７００と、異常検出回路７００から出力される信号に基づいて、ＳＴＶ信号の波形を変化させる波形変化回路７０１と、ＳＴＶ信号を出力する出力回路７０２とを備える。
【００８２】
ＯＥ信号の異常、ＶＧＨの異常、または、ＶＧＬの異常を反映するＳＴＶｏｕｔｐｕｔ信号は、異常検出回路７００からの出力に基づいて波形変化回路７０１において生成される。すなわち、波形変化回路７０１は、異常検出回路７００から信号が出力された場合に、ＳＴＶ信号を、たとえば、図１０に例示されるＳＴＶｏｕｔｐｕｔ（ａ）、図１０に例示されるＳＴＶｏｕｔｐｕｔ（ｂ）、または、図１０に例示されるＳＴＶｏｕｔｐｕｔ（ｃ）のように変化させる。ＳＴＶｏｕｔｐｕｔ（ａ）、ＳＴＶｏｕｔｐｕｔ（ｂ）、ＳＴＶｏｕｔｐｕｔ（ｃ）の異常検信号は、ＴＣＯＮまたはシステム側でモニターされる。ＳＴＶｏｕｔｐｕｔ（ａ）、ＳＴＶｏｕｔｐｕｔ（ｂ）およびＳＴＶｏｕｔｐｕｔ（ｃ）のうちのどれが使用されるかは、ＴＣＯＮまたはシステムの設計条件による。異常が認識し易い信号が選ばれる。
【００８３】
異常検出回路７００は、ゲートドライバＩＣのＯＥ信号が入力される経路に配置される判定回路と、ゲートドライバＩＣのＶＧＨ／ＶＧＬ電圧が入力される経路に配置される比較回路とを備える。
【００８４】
＜異常検出回路の構成について＞
図１１は、本実施の形態に関する、ゲートドライバＩＣにおける異常検出回路の構成を概略的に例示する回路図である。図１１に例示されるように、異常検出回路は、ＯＥ信号判定部２２と、ＶＧＨおよびＶＧＬ判定部２６とを備える。
【００８５】
ＯＥ信号判定部２２は、ＯＥ信号とシフトクロック信号とが入力される論理積回路であるＡＮＤ回路２２０と、上記シフトクロック信号の分岐信号とＡＮＤ回路２２０の出力信号とが入力される判定回路２２２とを備える。
【００８６】
ＯＥ信号判定部２２において、ＡＮＤ回路２２０の出力信号は、図１０に例示されるように、入力されるＯＥ信号のパルス幅よりも短いパルス幅となる場合が正常である。
【００８７】
しかしながら、入力されるＯＥ信号がＨｉｇｈレベル電圧に固定された場合には、ＡＮＤ回路２２０の出力信号は、シフトクロック信号と同じパルス幅となる。
【００８８】
したがって、判定回路２２２においてＡＮＤ回路２２０の出力とシフトクロック信号とが等しいか否かを判定すれば、これらが等しいと判定される時間の長さによって、ＯＥ信号がＨｉｇｈレベル電圧に固定された状態、すなわち、ＯＥ信号の異常状態を特定することができる。そして、判定回路２２２は、ＯＥ信号が異常状態である場合に、信号を出力する。
【００８９】
ＶＧＨおよびＶＧＬ判定部２６は、参照電圧Ｖ１が設定された比較回路２６０と、参照電圧Ｖ２が設定された比較回路２６２とを備える。
【００９０】
比較回路２６０にはＶＧＨが入力される。そして、比較回路２６０は、ＶＧＨが参照電圧Ｖ１以下になった場合に、すなわち、ＶＧＨの絶対値が参照電圧Ｖ１の絶対値よりも小さくなった場合に、ＶＧＨが異常状態であると判定しつつ、信号を出力する。
【００９１】
比較回路２６２には一般的に負電圧であるＶＧＬが入力される。そして、比較回路２６２は、ＶＧＬが参照電圧Ｖ２以上になった場合に、すなわち、ＶＧＬの絶対値が参照電圧Ｖ２の絶対値よりも小さくなった場合に、ＶＧＬが異常状態であると判定しつつ、信号を出力する。
【００９２】
ＯＥ信号判定部２２の出力信号、および、ＶＧＨおよびＶＧＬ判定部２６の出力信号は、ＯＲ回路２８に入力される。そして、ＯＲ回路２８は、ＯＥ信号の異常状態を示す判定回路２２２の出力信号、ＶＧＨの異常状態を示す比較回路２６０の出力信号、または、ＶＧＬの異常状態を示す比較回路２６２の出力信号が入力された場合に、信号を出力する。
【００９３】
ＯＲ回路２８から信号が出力された場合、波形変化回路７０１は、ＳＴＶｏｕｔｐｕｔ信号の波形自体を変化させる。ＳＴＶｏｕｔｐｕｔ信号の波形変化の態様としては、たとえば、ＳＴＶｏｕｔｐｕｔ信号のパルス自体がなくなる、ＳＴＶｏｕｔｐｕｔ信号のパルスが複数設定される、または、ＳＴＶｏｕｔｐｕｔ信号のパルスがずっとＨｉｇｈレベル電圧のまま維持されるなどである。
【００９４】
ここで、参照電圧Ｖ１を、比較回路２６０に入力される配線経路において取り付けられる外付け抵抗によって変動させることができる。そうすることによって、比較回路２６０における判定基準を調整することができる。
【００９５】
また、参照電圧Ｖ２を、比較回路２６２に入力される配線経路において取り付けられる外付け抵抗によって変動させることもできる。そうすることによって、比較回路２６２における判定基準を調整することができる。
【００９６】
図１２は、本実施の形態に関する、ゲートドライバＩＣにおける異常検出回路の構成の他の例を概略的に例示する回路図である。図１２に例示されるように、異常検出回路は、ＯＥ信号判定部２４と、ＶＧＨおよびＶＧＬ判定部２６とを備える。
【００９７】
ＯＥ信号判定部２４は、ＯＥ信号とシフトクロック信号とが入力される排他的論理和回路であるＸＯＲ回路２４０と、ＸＯＲ回路２４０に入力されたシフトクロック信号の分岐信号とＸＯＲ回路２４０の出力信号とが入力される判定回路２４２とを備える。
【００９８】
図１３は、本実施の形態に関する、ＳＴＶｏｕｔｐｕｔ信号の波形を複数通りに変化させた場合を例示する図である。図１３では、ゲートドライバＩＣのシフトクロック信号、ＯＥ信号、ＸＯＲ回路２４０の出力信号、ＳＴＶｉｎｐｕｔ信号、それぞれのゲートドライバＩＣの出力、および、ＳＴＶｏｕｔｐｕｔ信号の波形を例示する。なお、図１３においては、ゲートドライバＩＣの出力本数をＮとする。
【００９９】
図１３に例示されるＯＥ信号（ｘ）のようにＯＥ信号がＨｉｇｈレベル電圧に固定される場合、ＸＯＲ信号はＸＯＲ信号（ｘ）のように、シフトクロック信号の反転波形となる。
【０１００】
図１３に例示されるＯＥ信号（ｙ）のようにＯＥ信号がＬｏｗレベル電圧に固定される場合、ＸＯＲ信号はＸＯＲ信号（ｙ）のように、シフトクロック信号と同じ波形となる。
【０１０１】
図１３では、ＳＴＶｏｕｔｐｕｔ（ａ）のように、ＳＴＶｏｕｔｐｕｔ信号がＬｏｗレベル電圧に固定されることによってパルス自体がなくなる場合、ＳＴＶｏｕｔｐｕｔ（ｂ）のように、ＳＴＶｏｕｔｐｕｔ信号を反復させることによってパルスが複数設定される場合、および、ＳＴＶｏｕｔｐｕｔ（ｃ）のように、ＳＴＶｏｕｔｐｕｔ信号がＨｉｇｈレベル電圧に固定される場合が例示される。
【０１０２】
ＯＥ信号判定部２４において、ＸＯＲ回路２４０の出力信号は、図１３に例示されるように、１水平期間にパルス幅が追加されたような波形となる場合が正常である。
【０１０３】
しかしながら、入力されるＯＥ信号がＨｉｇｈレベル電圧に固定された場合には、ＸＯＲ回路２４０の出力信号は、シフトクロック信号の反転波形となる。一方で、ＯＥ信号がＬｏｗレベル電圧に固定された場合には、ＸＯＲ回路２４０の出力信号は、シフトクロック信号と同じ波形となる。
【０１０４】
したがって、判定回路２４２においてＸＯＲ回路２４０の出力とシフトクロック信号とが等しいか否かを判定すれば、これらが等しいと判定される時間の長さによって、ＯＥ信号の異常状態を特定することができる。そして、判定回路２４２は、ＯＥ信号が異常状態である場合に、信号を出力する。
【０１０５】
ＶＧＨおよびＶＧＬ判定部２６は、参照電圧Ｖ１が設定された比較回路２６０と、参照電圧Ｖ２が設定された比較回路２６２とを備える。
【０１０６】
ＯＥ信号判定部２４の出力信号、および、ＶＧＨおよびＶＧＬ判定部２６の出力信号は、ＯＲ回路２８に入力される。そして、ＯＲ回路２８は、ＯＥ信号の異常状態を示す判定回路２４２の出力信号、ＶＧＨの異常状態を示す比較回路２６０の出力信号、または、ＶＧＬの異常状態を示す比較回路２６２の出力信号が入力された場合に、信号を出力する。
【０１０７】
ＯＲ回路２８から信号が出力された場合、波形変化回路７０１は、ＳＴＶｏｕｔｐｕｔ信号の波形自体を変化させる。ＳＴＶｏｕｔｐｕｔ信号の波形変化の態様としては、たとえば、ＳＴＶｏｕｔｐｕｔ信号のパルス自体がなくなる、ＳＴＶｏｕｔｐｕｔ信号のパルスが複数設定される、または、ＳＴＶｏｕｔｐｕｔ信号のパルスがずっとＨｉｇｈレベル電圧のまま維持されるなどである。
【０１０８】
ＡＮＤ回路２２０の場合には、ＯＥ信号がＨｉｇｈレベル電圧に固定された状態のみを特定することとなるが、ＸＯＲ回路２４０の場合には、それに加えて、ＯＥ信号がＬｏｗレベル電圧に固定された状態も判定することができる。
【０１０９】
＜第２の実施の形態＞
本実施の形態に関するゲートドライバＩＣ、および、液晶表示装置について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
【０１１０】
＜異常検出回路の構成について＞
ＶＧＨおよびＶＧＬ判定部における比較回路への入力には、ゲートドライバＩＣ１２４の出力信号を流用することができる。
【０１１１】
図１４は、本実施の形態に関する、ゲートドライバＩＣにおける異常検出回路の構成を概略的に例示する回路図である。図１４に例示されるように、異常検出回路は、ＯＥ信号判定部２２と、ＶＧＨおよびＶＧＬ判定部２７とを備える。
【０１１２】
また、図１５は、図１４に例示された異常検出回路に対応する、ゲートドライバＩＣの構成を例示する図である。図１５において、Ｌ／Ｓは、レベルシフタに対応する。
【０１１３】
図１５に例示されるように、ゲートドライバＩＣは、信号が入力される出力アンプ回路４０６（第１の出力アンプ回路）と、出力アンプ回路４０６に対して並列に接続され、かつ、当該信号の分岐信号が入力されるダミー回路４０６ａ（第２の出力アンプ回路）とを備える。ダミー回路４０６ａの構造は、出力アンプ回路４０６の構造と同様であるが、その電源は、図１５に例示されるようにＶＧＨ２／ＶＧＬ２電圧とし、出力アンプ回路４０６のＶＧＨ／ＶＧＬ電圧とは、別系統で配線されるものとする。
【０１１４】
そして、ダミー回路４０６ａの出力信号は、パネル配線を介して再度ゲートドライバＩＣに入力され、図１４における比較回路２７２へ入力される。これは、図１４および図１５におけるＢに対応する。
【０１１５】
一方で、比較回路２７２には、出力アンプ回路４０６へ入力される信号、すなわち、ゲートドライバＩＣ内部の最終段における出力信号も入力される。これは、図１４および図１５におけるＡに対応する。
【０１１６】
ＶＧＨ／ＶＧＬ電圧がゲートドライバＩＣに入力されていない場合には、比較回路２７２は、そもそも、ダミー回路４０６ａの出力信号と、ゲートドライバＩＣ内部の最終段における出力信号（ＯＵＴ  Ｎ）とを比較することができない。そのため、その場合には比較回路２７２は、ＶＧＨ／ＶＧＬ電圧が異常状態であると判定しつつ、信号を出力する。
【０１１７】
一方で、比較回路２７２は、ダミー回路４０６ａの出力信号と、ゲートドライバＩＣ内部の最終段における出力信号とが等しい場合には、ＶＧＨ／ＶＧＬ電圧が正常であると判定しつつ、信号を出力しない。比較回路２７２は、例えば差動アンプ、ローパスフィルター（積分）回路、コンパレーターでしきい値判別する。ＶＧＨ／ＶＧＬ電圧が異常な場合は、Ａ信号の波形とＢ信号の波形とが大きく異なる状態になり、差動アンプから矩形波が出力する。この波形を、ローパスフィルター回路で直流化して、コンパレーターで所定の値以上を異常と判別する。ＶＧＨ／ＶＧＬ電圧が正常な場合は、比較回路２７２の出力は、ダミー回路４０６ａによるディレー分程度であり、ローパスフィルター回路で除去される。
【０１１８】
ここで、比較回路２７２に入力する信号に、液晶パネルの最終出力から分岐させた信号を用いていないのは、画素の負荷が影響を及ぼすことを抑制するためである。
【０１１９】
＜異常検出回路の構成について＞
ＯＥ信号判定部とＶＧＨ／ＶＧＬ電圧判定部との組み合わせは、第１の実施の形態、および、第２の実施の形態に例示された組み合わせとは異なる組み合わせであってもよい。
【０１２０】
図１６は、本実施の形態に関する、ゲートドライバＩＣにおける異常検出回路の構成を概略的に例示する回路図である。異常検出回路は、ゲートドライバＩＣ内に配置される。図１６に例示されるように、異常検出回路は、ＯＥ信号判定部２４と、ＶＧＨおよびＶＧＬ判定部２７とを備える。
【０１２１】
ＯＥ信号判定部２４は、排他的論理和回路であるＸＯＲ回路２４０と、ＸＯＲ回路２４０に入力されたシフトクロック信号の分岐信号とＸＯＲ回路２４０の出力信号とが入力される判定回路２４２とを備える。
【０１２２】
ＶＧＨおよびＶＧＬ判定部２７は、ダミー回路４０６ａの出力信号と、ゲートドライバＩＣ内部の最終段における出力信号とが入力される比較回路２７２を備える。
【０１２３】
図１８は、本実施の形態に関する、異常検出回路７００および波形変化回路７０１が配置された構成を例示する回路図である。図１８において、Ｓ／Ｒはシフトレジスタに、Ｏ／Ｃは出力制御部に、Ｌ／Ｓはレベルシフタにそれぞれ対応する。図１８に例示されるように、波形変化回路７０１は、ゲートドライバＩＣ内に配置される。波形変化回路７０１は、ゲートドライバＩＣの回路構造に付加される態様で配置される。
【０１２４】
図１９は、本実施の形態に関する波形変化回路の具体的な回路構成を例示する回路図である。図１９に例示されるように、波形変化回路は、異常出力とＳＴＶｏｕｔｐｕｔとが入力されるＡＮＤ回路８００を備え、ＳＴＶｏｕｔｐｕｔ（ａ）を出力する。
【０１２５】
図２０は、本実施の形態に関する波形変化回路の具体的な回路構成を例示する回路図である。図２０に例示されるように、波形変化回路は、異常出力と、ＳＴＶｏｕｔｐｕｔと、シフトレジスタ８０３の出力とが入力されるＡＮＤ回路８０１を備え、ＳＴＶｏｕｔｐｕｔ（ｂ）を出力する。
【０１２６】
ここで、シフトレジスタ８０３には、シフトクロック信号とシフトレジスタ８０２の出力とが入力される。また、シフトレジスタ８０２には、シフトクロック信号とＳＴＶｏｕｔｐｕｔとが入力される。
【０１２７】
図２１は、本実施の形態に関する波形変化回路の具体的な回路構成を例示する回路図である。図２１に例示されるように、波形変化回路は、異常出力とＳＴＶｏｕｔｐｕｔとが入力されるＴフリップフロップ回路８０４を備え、ＳＴＶｏｕｔｐｕｔ（ｃ）を出力する。
【０１２８】
＜以上に記載された実施の形態によって生じる効果について＞
次に、以上に記載された実施の形態によって生じる効果を例示する。なお、以下の説明においては、以上に記載された実施の形態に例示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例示される他の具体的な構成と置き換えられてもよい。
【０１２９】
また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。
【０１３０】
以上に記載された実施の形態によれば、ドライバＩＣは、異常検出部と、波形変化部と、出力部とを備えるものである。異常検出部は、ゲートドライバ部の出力を制御する信号であるＯＥ信号の異常、液晶表示パネルのそれぞれの画素における駆動トランジスタがＯＮ状態である場合のＨｉｇｈレベル電圧を示す信号であるＶＧＨの異常、および、駆動トランジスタがＯＦＦ状態である場合のＬｏｗレベル電圧を示す信号であるＶＧＬの異常のうちの少なくとも１つを検出する。波形変化部は、異常検出部から出力される信号に基づいて、ゲートパルスを発生させるためのスタート信号であるＳＴＶ信号の波形を変化させる。出力部は、ＳＴＶ信号を出力する。ここで、異常検出部は、たとえば、異常検出回路７００に対応するものである。また、波形変化部は、たとえば、波形変化回路７０１に対応するものである。また、出力部は、たとえば、出力回路７０２に対応するものである。
【０１３１】
このような構成によれば、配線の増加を抑制しつつ、ＯＥ信号の異常、ＶＧＨ電圧の異常、および、ＶＧＬ電圧の異常の少なくとも１つを反映するＳＴＶ信号に基づいて液晶表示の異常を検出することができる。具体的には、異常検出回路７００から信号が出力された場合に、波形変化回路７０１がＳＴＶ信号を変化させる。そして、変化させられたＳＴＶ信号がタイミングコントローラ１４２または表示システムに受信されることによって、液晶表示の異常が検出される。ＳＴＶ信号は、タイミングコントローラ１４２または表示システムに監視される信号である。ＳＴＶ信号が、ＯＥ信号の異常、ＶＧＨ電圧の異常、および、ＶＧＬ電圧の異常の少なくとも１つを反映するので、ＯＥ信号の異常、ＶＧＨ電圧の異常、および、ＶＧＬ電圧の異常の少なくとも１つを検出するために、これらの信号を導くための新たな配線を設ける必要はない。また、ＳＴＶ信号が、ＯＥ信号の異常、ＶＧＨ電圧の異常、および、ＶＧＬ電圧の異常の少なくとも１つを反映するので、ＯＥ信号の異常、ＶＧＨ電圧の異常、および、ＶＧＬ電圧の異常の少なくとも１つを検出するための新たな検出回路を、ゲートドライバＩＣ１２４の外部に設ける必要はない。したがって、液晶パネル、さらには、液晶表示装置のサイズアップを抑制することができる。また、表示システム側とインターフェイスするためのピン数を増やす必要がない。これらによって、液晶表示装置の製造コストの増大も抑制することができる。
【０１３２】
なお、これらの構成以外の本願明細書に例示される他の構成については適宜省略することができる。すなわち、少なくともこれらの構成を備えていれば、以上に記載された効果を生じさせることができる。
【０１３３】
しかしながら、本願明細書に例示される他の構成のうちの少なくとも１つを以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては記載されなかった本願明細書に例示される他の構成を以上に記載された構成に追加した場合でも、同様に以上に記載された効果を生じさせることができる。
【０１３４】
また、以上に記載された実施の形態によれば、ＯＥ信号の異常とは、ＯＥ信号が常にＨｉｇｈレベル電圧、または、ＯＥ信号が常にＬｏｗレベル電圧であることを含むものである。このような構成によれば、判定回路２４２において、ＸＯＲ回路２４０の出力とシフトクロック信号とが等しいか否かを判定することによって、ＯＥ信号の異常状態を特定することができる。
【０１３５】
また、以上に記載された実施の形態によれば、ＶＧＨの異常とは、ＶＧＨがゲートドライバＩＣに入力されていないことを含むものである。このような構成によれば、比較回路２７２において、ダミー回路４０６ａの出力信号と、ゲートドライバＩＣ内部の最終段における出力信号とを比較することができるか否かを判定することによって、ＶＧＨの異常状態を特定することができる。
【０１３６】
また、以上に記載された実施の形態によれば、ＶＧＬの異常とは、ＶＧＬがゲートドライバＩＣに入力されていないことを含むものである。このような構成によれば、比較回路２７２において、ダミー回路４０６ａの出力信号と、ゲートドライバＩＣ内部の最終段における出力信号とを比較することができるか否かを判定することによって、ＶＧＬの異常状態を特定することができる。
【０１３７】
また、以上に記載された実施の形態によれば、波形変化部は、ＳＴＶ信号をＬｏｗレベル電圧に固定する、ＳＴＶ信号を反復させる、または、ＳＴＶ信号をＨｉｇｈレベル電圧に固定することによって、ＳＴＶ信号の波形を変化させる。このような構成によれば、ＯＥ信号の異常、ＶＧＨ電圧の異常、および、ＶＧＬ電圧の異常の少なくとも１つをＳＴＶ信号の波形の変化に反映させることによって、通常とは異なる波形であるＳＴＶ信号に基づいて液晶表示の異常を検出することができる。
【０１３８】
また、以上に記載された実施の形態によれば、異常検出部は、ＯＥ信号と、ゲートドライバＩＣのシフトクロック信号とが入力されるＡＮＤ回路２２０と、シフトクロック信号の分岐信号と、ＡＮＤ回路２２０の出力信号とが入力され、かつ、シフトクロック信号の分岐信号とＡＮＤ回路２２０の出力信号とが等しい時間の長さに基づいて、ＯＥ信号の異常を判定する判定回路２２２とを備えるものである。このような構成によれば、判定回路２２２においてＡＮＤ回路２２０の出力とシフトクロック信号とが等しいか否かを判定すれば、これらが等しいと判定される時間の長さによって、ＯＥ信号がＨｉｇｈレベル電圧に固定された状態、すなわち、ＯＥ信号の異常状態を特定することができる。そして、判定回路２２２は、ＯＥ信号が異常状態である場合に、信号を出力する。
【０１３９】
また、以上に記載された実施の形態によれば、異常検出部は、ＯＥ信号と、ゲートドライバＩＣのシフトクロック信号とが入力されるＸＯＲ回路２４０と、シフトクロック信号の分岐信号と、ＸＯＲ回路２４０の出力信号とが入力され、かつ、シフトクロック信号の分岐信号とＸＯＲ回路２４０の出力信号とが等しい時間の長さに基づいて、ＯＥ信号の異常を判定する判定回路２４２とを備えるものである。このような構成によれば、判定回路２４２においてＸＯＲ回路２４０の出力とシフトクロック信号とが等しいか否かを判定すれば、ＯＥ信号の異常状態を特定することができる。そして、判定回路２４２は、ＯＥ信号が異常状態である場合に、信号を出力する。
【０１４０】
また、以上に記載された実施の形態によれば、異常検出部は、あらかじめ定められた第１の参照電圧と、ＶＧＨとを比較した結果に基づいて、ＶＧＨの異常を判定する第１の比較回路を備えるものである。ここで、第１の参照電圧は、たとえば、参照電圧Ｖ１に対応するものである。また、第１の比較回路は、たとえば、比較回路２６０に対応するものである。このような構成によれば、比較回路２６０は、ＶＧＨが参照電圧Ｖ１以下になった場合に、すなわち、ＶＧＨの絶対値が参照電圧Ｖ１の絶対値よりも小さくなった場合に、ＶＧＨが異常状態であると判定しつつ、信号を出力することができる。
【０１４１】
また、以上に記載された実施の形態によれば、ドライバＩＣは、第１の参照電圧を変動させるための第１の抵抗を備えるものである。ここで、第１の抵抗は、たとえば、比較回路２６０に入力される配線経路において取り付けられる外付け抵抗に対応するものである。このような構成によれば、比較回路２６０における判定基準を調整することができる。
【０１４２】
また、以上に記載された実施の形態によれば、異常検出部は、あらかじめ定められた第２の参照電圧と、ＶＧＬとを比較した結果に基づいて、ＶＧＬの異常を判定する第２の比較回路を備えるものである。ここで、第２の参照電圧は、たとえば、参照電圧Ｖ２に対応するものである。また、第２の比較回路は、たとえば、比較回路２６２に対応するものである。このような構成によれば、比較回路２６２は、ＶＧＬが参照電圧Ｖ２以上になった場合に、すなわち、ＶＧＬの絶対値が参照電圧Ｖ２の絶対値よりも小さくなった場合に、ＶＧＬが異常状態であると判定しつつ、信号を出力することができる。
【０１４３】
また、以上に記載された実施の形態によれば、ドライバＩＣは、第２の参照電圧を変動させるための第２の抵抗を備えるものである。ここで、第２の抵抗は、たとえば、比較回路２６２に入力される配線経路において取り付けられる外付け抵抗に対応するものである。このような構成によれば、比較回路２６２における判定基準を調整することができる。
【０１４４】
また、以上に記載された実施の形態によれば、異常検出部は、ゲートドライバＩＣ内において出力アンプ回路４０６（第１の出力アンプ回路）に出力される信号と、当該信号の分岐信号がダミー回路４０６ａ（第２の出力アンプ回路）を介して入力される信号とを比較した結果に基づいて、ＶＧＨの異常およびＶＧＬの異常を判定する第３の比較回路を備えるものである。ここで、第３の比較回路は、たとえば、比較回路２７２に対応するものである。このような構成によれば、ＶＧＨ電圧またはＶＧＬ電圧がゲートドライバＩＣに入力されていない場合には、比較回路２７２は、ダミー回路４０６ａの出力信号と、ゲートドライバＩＣ内部の最終段における出力信号とを比較し、ＶＧＨ電圧またはＶＧＬ電圧が異常状態であると判定しつつ、異常信号を出力することができる。
【０１４５】
以上に記載された実施の形態によれば、液晶表示装置において、上記のドライバＩＣを備える。
【０１４６】
このような構成によれば、液晶表示装置における配線の増加を抑制しつつ、ＯＥ信号の異常、ＶＧＨ電圧の異常、および、ＶＧＬ電圧の異常の少なくとも１つを反映するＳＴＶ信号に基づいて液晶表示の異常を検出することができる。具体的には、異常検出回路から出力される信号に基づいて、波形変化回路７０１がＳＴＶ信号を変化させる。そして、変化させられたＳＴＶ信号がタイミングコントローラ１４２または表示システムに受信されることによって、液晶表示の異常が検出される。
【０１４７】
＜以上に記載された実施の形態における変形例について＞
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面において例示であって、本願明細書に記載されたものに限られることはないものとする。
【０１４８】
したがって、例示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
【０１４９】
また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。
【０１５０】
さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。
【０１５１】
また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
【０１５２】
また、本願明細書における説明は、本技術に関するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
【０１５３】
また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
【符号の説明】
【０１５４】
１２  液晶パネル、１４  回路基板、１６ａ，１６ｂ，１６ｃ，１６ｄ  フレキシブルプリント回路基板、２２，２４  信号判定部、２６，２７  ＶＧＨおよびＶＧＬ判定部、２８  ＯＲ回路、１２２  画素領域、１２４，１２４ａ，１２４ｂ  ゲートドライバＩＣ、１２６ａ，１２６ｂ，１２６ｃ，１２６ｄ  ソースドライバＩＣ、１４２  タイミングコントローラ、１４３  バッファ回路、１４４  Ｅ２ＰＲＯＭ、１４６  インターフェイスコネクタ、１４８  電源回路、１５０  生成回路、２０２  出力制御部、２０４  レベルシフタ、２０６，４０６  出力アンプ回路、２０８，８０２，８０３  シフトレジスタ、２２０，８００，８０１  ＡＮＤ回路、２２２，２４２  判定回路、２４０  ＸＯＲ回路、２６０，２６２，２７２  比較回路、３０２  検出回路、４０６ａ  ダミー回路、５００，５０４  ループバックしたＯＥ、５０２  ループバックしたＶＧＨ／ＶＧＬ、６００  ＩＣ内部配線を利用するための接続配線、７００  異常検出回路、７０１  波形変化回路、７０２  出力回路、８０４  Ｔフリップフロップ回路。
【図１】
2018109705.tif 000003
【図２】
2018109705.tif 000004
【図３】
2018109705.tif 000005
【図４】
2018109705.tif 000006
【図５】
2018109705.tif 000007
【図６】
2018109705.tif 000008
【図７】
2018109705.tif 000009
【図８】
2018109705.tif 000010
【図９】
2018109705.tif 000011
【図１０】
2018109705.tif 000012
【図１１】
2018109705.tif 000013
【図１２】
2018109705.tif 000014
【図１３】
2018109705.tif 000015
【図１４】
2018109705.tif 000016
【図１５】
2018109705.tif 000017
【図１６】
2018109705.tif 000018
【図１７】
2018109705.tif 000019
【図１８】
2018109705.tif 000020
【図１９】
2018109705.tif 000021
【図２０】
2018109705.tif 000022
【図２１】
2018109705.tif 000023