(57)【要約】【課題】簡単な回路で、出力電圧の温度依存性を改善する基準電圧発生回路を提供する。【解決手段】基準電圧発生回路は、第１の抵抗と、第１のＰＮ接合素子とが直列に接続され、第１の直流電圧を発生する第１の電圧発生回路と、第２及び第３の抵抗と、互いに並列に接続された複数の第２のＰＮ接合素子とが直列に接続され、第２の直流電圧を発生する第２の電圧発生回路と、第１の直流電圧と第２の直流電圧の差電圧を発生する演算増幅器とを備え、差電圧に基づいて第１及び第２の電圧発生回路に流れる各電流を制御することで、バンドギャップに基づく基準電圧を発生し、第４の抵抗と、トランジスタとが直列に接続され、第１の電圧発生回路に並列に接続された第３の電圧発生回路を備え、第３の電圧発生回路は、第３のＰＮＰ型バイポーラトランジスタに流れるベース電流に対応する第３の直流電圧を発生して第１の直流電圧とともに演算増幅器に印加する。【選択図】図４
2018128926.tif 000002
【特許請求の範囲】
【請求項１】
第１の抵抗と、第１のＰＮ接合素子とが直列に接続され、第１の直流電圧を発生する第１の電圧発生回路と、
第２及び第３の抵抗と、互いに並列に接続された複数の第２のＰＮ接合素子とが直列に接続され、第２の直流電圧を発生する第２の電圧発生回路と、
前記第１の直流電圧と前記第２の直流電圧の差電圧を発生する演算増幅器とを備え、
前記第１及び第２のＰＮ接合素子はそれぞれ、ダイオード接続された第１及び第２のＰＮＰ型バイポーラトランジスタで構成され、
前記差電圧に基づいて前記第１及び第２の電圧発生回路に流れる各電流を制御することで、バンドギャップに基づく基準電圧を発生する基準電圧発生回路において、
第４の抵抗と、第３のＰＮＰ型バイポーラトランジスタとが直列に接続された第３の電圧発生回路であって、前記第１の電圧発生回路に並列に接続された第３の電圧発生回路を備え、
前記第３の電圧発生回路は、前記第３のＰＮＰ型バイポーラトランジスタに流れるベースに対応する第３の直流電圧を発生して前記第１の直流電圧とともに前記演算増幅器に印加することを特徴とする基準電圧発生回路。
【請求項２】
第５の抵抗と、第４のＰＮＰ型バイポーラトランジスタとが直列に接続された第４の電圧発生回路であって、前記第１の電圧発生回路に並列に接続された第４の電圧発生回路をさらに備え、
前記第４の電圧発生回路は、前記第４のＰＮＰ型バイポーラトランジスタに流れるベース電流に対応する第４の直流電圧を発生して前記第１の直流電圧ともに前記演算増幅器に印加することを特徴とする請求項１記載の基準電圧発生回路。
【請求項３】
第１の抵抗と、第１のＰＮ接合素子とが直列に接続され、第１の直流電圧を発生する第１の電圧発生回路と、
第２及び第３の抵抗と、互いに並列に接続された複数の第２のＰＮ接合素子とが直列に接続され、第２の直流電圧を発生する第２の電圧発生回路と、
前記第１の直流電圧と前記第２の直流電圧の差電圧を発生する演算増幅器とを備え、
前記第１及び第２のＰＮ接合素子はそれぞれ、ダイオード接続された第１及び第２のＰＮＰ型バイポーラトランジスタで構成され、
前記差電圧に基づいて前記第１及び第２の電圧発生回路に流れる各電流を制御することで、バンドギャップに基づく基準電圧を発生する基準電圧発生回路のための基準電圧発生方法において、
第４の抵抗と、第３のＰＮＰ型バイポーラトランジスタとが直列に接続された第３の電圧発生回路であって、前記第１の電圧発生回路に並列に接続された第３の電圧発生回路を備え、
前記第３の電圧発生回路が、前記第３のＰＮＰ型バイポーラトランジスタに流れるベース電流に対応する第３の直流電圧を発生して前記第１の直流電圧ともに前記演算増幅器に印加するステップを含むことを特徴とする基準電圧発生方法。
【請求項４】
第５の抵抗と、第４のＰＮＰ型バイポーラトランジスタとが直列に接続された第４の電圧発生回路であって、前記第１の電圧発生回路に並列に接続された第４の電圧発生回路をさらに備え、
前記第４の電圧発生回路が、前記第４のＰＮＰ型バイポーラトランジスタに流れるベース電流に対応する第４の直流電圧を発生して前記第１の直流電圧ともに前記演算増幅器に印加するステップを含むことを特徴とする請求項３記載の基準電圧発生方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばバンドギャップ基準電圧発生回路などの基準電圧発生回路及び方法に関する。
【背景技術】
【０００２】
多くのシステム又は半導体回路において、温度に対して適度に安定的なＤＣ基準電圧を発生させるための手段として、バンドギャップ基準電圧発生回路が採用されている。従来、この出力の温度依存性を低減し、温度による精度良く基準電圧を生成する試みが多くなされている。
【０００３】
従来のバンドギャップ基準電圧発生回路は、温度傾斜が互いに反対で均衡している２つの電圧を加算することで、基準電圧を発生する。ここで、１つの電圧は、ＰＮ接合の順方向電圧であって、負の温度特性を有するベース−エミッタ間電圧Ｖｂｅ電圧（バイポーラトランジスタのベース−エミッタ間電圧であり、その温度係数は−２ｍＶ／°Ｃ）である。もう１つの電圧はＰＮ接合の順方向電圧の差（ΔＶｂｅ）が有する正の温度特性による電圧である。
【０００４】
例えば特許文献１では、高温特性と低温特性とを両立し，良好な電圧精度が得られる温度範囲を拡大した基準電圧発生回路を提供することを目的としている。当該基準電流発生回路は、バンドギャップに基づく基準電圧を出力する基準電圧発生回路である。基準電圧発生回路は、ＰＮ接合素子と複数の抵抗素子とを有し，前記ＰＮ接合素子のバンドギャップを前記複数の抵抗素子で補正した電圧を出力する基準電圧出力部を備える。また、前記基準電圧発生回路は、前記基準電圧出力部の出力電圧の温度特性を変更するスイッチと、温度により前記スイッチを操作するスイッチ操作部とを有する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
前記の２つの電圧が加算された電圧は、ベース−エミッタ間電圧Ｖｂｅの非線形項も含むため、ある温度を中心として、出力電圧が上に凸の曲線を有する。ただし使用対象の用途によっては温度特性が不十分な場合があった。
【０００６】
本発明の目的は以上の問題点を解決し、従来技術に比較してより簡単な回路で、出力電圧の温度依存性を改善することができる基準電圧発生回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様にかかる基準電圧発生回路は、
第１の抵抗と、第１のＰＮ接合素子とが直列に接続され、第１の直流電圧を発生する第１の電圧発生回路と、
第２及び第３の抵抗と、互いに並列に接続された複数の第２のＰＮ接合素子とが直列に接続され、第２の直流電圧を発生する第２の電圧発生回路と、
前記第１の直流電圧と前記第２の直流電圧の差電圧を発生する演算増幅器とを備え、
前記第１及び第２のＰＮ接合素子はそれぞれ、ダイオード接続された第１及び第２のＰＮＰ型バイポーラトランジスタで構成され、
前記差電圧に基づいて前記第１及び第２の電圧発生回路に流れる各電流を制御することで、バンドギャップに基づく基準電圧を発生する基準電圧発生回路において、
第４の抵抗と、第３のＰＮＰ型バイポーラトランジスタとが直列に接続された第３の電圧発生回路であって、前記第１の電圧発生回路に並列に接続された第３の電圧発生回路を備え、
前記第３の電圧発生回路は、前記第３のＰＮＰ型バイポーラトランジスタに流れるベース・エミッタ電流に対応する第３の直流電圧を発生して前記第１の直流電圧とともに前記演算増幅器に印加することを特徴とする。
【発明の効果】
【０００８】
本発明に係る基準電圧発生回路によれば、１個の抵抗と１個のトランジスタの電圧発生回路からなる第３の電圧発生回路である補正回路をさらに備えたので、従来技術に比較して回路規模を大きくすることなく、温度による出力電圧の温度偏差が少なくし高精度な基準電圧を提供できる。
【図面の簡単な説明】
【０００９】
【図１】比較例１にかかるバンドギャップ基準電圧発生回路の構成例を示す回路図である。
【図２】比較例２にかかるバンドギャップ基準電圧発生回路の構成例を示す回路図である。
【図３】図２のバンドギャップ基準電圧発生回路の出力電圧の温度特性を示すグラフである。
【図４】本発明の実施形態１にかかるバンドギャップ基準電圧発生回路の構成例を示す回路図である。
【図５】図４の補正回路３１の動作を説明するグラフであって、トランジスタＱ１のベース−エミッタ間電圧Ｖｂｅ１の温度特性を示すグラフである。
【図６】図４のバンドギャップ基準電圧発生回路において温度Ｔｅｍｐ＜しきい値温度Ｔｖｔｈのときの動作回路を示す回路図である。
【図７】図４のバンドギャップ基準電圧発生回路において温度Ｔｅｍｐ≧しきい値温度Ｔｖｔｈのときの動作回路を示す回路図である。
【図８】図８の動作における電流Ｉ３の温度特性を示すグラフである。
【図９】図８の動作における電流Ｉ１の温度特性を示すグラフである。
【図１０】実施形態１にかかる出力電圧の温度特性を得るための第１の設定手順を示すグラフである。
【図１１】実施形態１にかかる出力電圧の温度特性を得るための第２の設定手順を示すグラフである。
【図１２】実施形態１にかかる出力電圧の温度特性を得るための第３の設定手順を示すグラフである。
【図１３】本発明の実施形態２にかかるバンドギャップ基準電圧発生回路の構成例を示す回路図である。
【図１４】図１３のバンドギャップ基準電圧発生回路の出力電圧の温度特性を示すグラフである。
【発明を実施するための形態】
【００１０】
以下、比較例及び本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【００１１】
比較例１．
図１は比較例１にかかるバンドギャップ基準電圧発生回路の構成例を示す回路図である。図１において、バンドギャップ基準電圧発生回路は、２個の電流源１１，１２と、トランジスタＱ１と、複数Ｍ個のトランジスタＱ２−１〜Ｑ２−Ｍが並列に接続されてなる並列トランジスタ回路３０と、抵抗２３と、演算増幅器１０とを備える。そして、バンドギャップ基準電圧発生回路はバンドギャップ基準電圧に基づいて所定の基準電圧を発生する。ここで、トランジスタＱ１，Ｑ２−１〜Ｑ２Ｍはそれぞれ、例えばＰＮＰ型バイポーラトランジスタであり、以下同様である。また、抵抗２３は抵抗値Ｒ３を有し、以下同様である。
【００１２】
図１において、電流Ｉ１を流す電流源１１と、ベース及びコレクタが短絡されたトランジスタＱ１とが直列に接続され、電源電圧ＶＤＤは電流源１１及びトランジスタＱ１のエミッタ及びコレクタを介して接地される。また、電流Ｉ２を流す電流源１２と、抵抗２３と、それぞれベース及びコレクタが短絡された複数Ｍ個のトランジスタＱ２からなる並列トランジスタ回路３０とが直列に接続され、電源電圧ＶＤＤは電流源１２及び並列トランジスタ回路３０を介して接地される。ここで、トランジスタＱ１及びＱ２−１〜Ｑ２−Ｍはそれぞれ、いわゆるダイオード接続されている。トランジスタＱ１のベース−エミッタ電圧Ｖｂｅ１は演算増幅器１０の反転入力端子に印加される。複数Ｍ個のトランジスタＱ２−１〜Ｑ２−Ｍのベース−エミッタ電圧Ｖｂｅ２に抵抗２３の電圧降下を加算してなる電圧（電流源１２と抵抗２３の接続点電圧）は演算増幅器１０の非反転入力端子に参照電圧として印加される。なお、Ｖｂｅ２を並列トランジスタ回路３０のベース−エミッタ間電圧という。さらに、電源電圧ＶＤＤは演算増幅器１０に対してその電源電圧として印加される。
【００１３】
以上のように構成されたバンドギャップ基準電圧発生回路において、演算増幅器１０の出力端子から出力される出力電圧Ｖｏｕｔは電流源１１，１２の制御入力端子に印加されて、それぞれ電流Ｉ１，Ｉ２を制御する。当該バンドギャップ基準電圧発生回路の制御系において、演算増幅器１０に入力される２個の電圧の差電圧が実質的に０になるように出力電圧Ｖｏｕｔが発生され、出力電圧Ｖｏｕｔが基準電圧として出力される。
【００１４】
比較例２．
図２は比較例２にかかる一般的なバンドギャップ基準電圧発生回路の構成例を示す回路図である。図２において、バンドギャップ基準電圧発生回路は、３個の抵抗Ｒ１，Ｒ２，Ｒ３と、トランジスタＱ１と、複数Ｍ個のトランジスタＱ２−１〜Ｑ２−Ｍが並列に接続されてなる並列トランジスタ回路３０と、演算増幅器１０とを備える。ここで、抵抗２１は抵抗値Ｒ１を有し、抵抗Ｒ２２は抵抗値Ｒ２を有し、以下同様である。
【００１５】
図２において、電流Ｉ１を流す抵抗２１と、ベース及びコレクタが短絡されたトランジスタＱ１とが直列に接続されて第１の直列回路が形成され、演算増幅器１０の出力端子は抵抗２１及びトランジスタＱ１を介して接地される。また、電流Ｉ２を流す抵抗２２と、抵抗２３と、それぞれベース及びコレクタが短絡された複数Ｍ個のトランジスタＱ２からなる並列トランジスタ回路３０とが直列に接続されて第２の直列回路が形成される。ここで、演算増幅器１０の出力端子は抵抗２２，２３及び並列トランジスタ回路３０を介して接地される。トランジスタＱ１のベース−エミッタ電圧Ｖｂｅ１は演算増幅器１０の反転入力端子に印加される。複数Ｍ個のトランジスタＱ２−１〜Ｑ２−Ｍのベース−エミッタ電圧Ｖｂｅ２に抵抗２３の電圧降下を加算してなる電圧（抵抗２２と抵抗２３の接続点電圧）は演算増幅器１０の非反転入力端子に参照電圧として印加される。なお、電源電圧ＶＤＤは演算増幅器１０に対してその電源電圧として印加される。
【００１６】
ここで、トランジスタＱ１と抵抗２１との直列回路は電流Ｉ１に対応する電圧を発生する電圧発生回路を構成し、並列トランジスタ回路３０と抵抗２２，２３との直列回路は電流Ｉ２に対応する電圧を発生する電圧発生回路を構成する。
【００１７】
以上のように構成されたバンドギャップ基準電圧発生回路において、演算増幅器１０の出力端子から出力される出力電圧Ｖｏｕｔは抵抗２１，２２に印加されて、各抵抗２１，２２は電流Ｉ１，Ｉ２を流す。当該バンドギャップ基準電圧発生回路の制御系において、演算増幅器１０に入力される２個の電圧の差電圧が実質的に０になるように出力電圧Ｖｏｕｔが発生され、出力電圧Ｖｏｕｔが基準電圧として出力される。
【００１８】
図２のバンドギャップ基準電圧発生回路において、出力電圧Ｖｏｕｔの温度特性は、ＰＮ接合の順方向電圧が有する負の温度特性と、トランジスタＱ１，Ｑ２−１〜Ｑ２−ＭのＰＮ接合の順方向電圧の差が有する正の温度特性とを利用して生成される。ここで、バンドギャップ基準電圧発生回路は、前記正と負の温度特性を利用して、演算増幅器１０の出力電圧Ｖｏｕｔを、温度にほとんど依存しないバンドギャップ基準電圧として生成する。出力電圧Ｖｏｕｔは次式で表される。
【００１９】
Ｖｏｕｔ
＝Ｒ１×Ｉ１＋Ｖｂｅ１
＝Ｒ２×Ｉ２＋Ｒ３×Ｉ２＋Ｖｂｅ２      （１）
【００２０】
ここで、演算増幅器１０による仮想接地条件は次式で表される。
【００２１】
Ｒ１×Ｉ１＝Ｒ２×Ｉ２      （２）
【００２２】
前記式（２）から次式（３）を得る。
【００２３】
Ｉ２＝（Ｒ１／Ｒ２）×Ｉ１      （３）
【００２４】
図２において、ベース−エミッタ間電圧Ｖｂｅ１及びＶｂｅ２の関係は次式で表される。
【００２５】
Ｖｂｅ１＝Ｖｂｅ２＋Ｒ３×Ｉ２      （４）
【００２６】
ここで、ベース−エミッタ間電圧Ｖｂｅ１及びＶｂｅ２の電圧差ΔＶｂｅは次式で表される。
【００２７】
ΔＶｂｅ
＝Ｒ３×Ｉ２
＝（Ｒ１／Ｒ２）×Ｒ３×Ｉ１      （５）
【００２８】
従って、式（５）を式（１）を代入することで次式を得る。
【００２９】
Ｖｏｕｔ
＝Ｖｂｅ１＋Ｒ１×（Ｒ２／Ｒ１×Ｒ３）ΔＶｂｅ
＝Ｖｂｅ１＋（Ｒ２／Ｒ３）×ΔＶｂｅ      （６）
【００３０】
ここで、絶対温度Ｔに比例する電流Ｉｐｔａｔは次式で表される。
【００３１】
Ｉｐｔａｔ＝Ｒ２／（Ｒ１×Ｒ３）×ΔＶｂｅ      （７）
【００３２】
各トランジスタのベース−エミッタ電圧Ｖｂｅ１，Ｖｂｅ２は次式で表される。
【００３３】
Ｖｂｅ１＝ｋＴ／ｑ×ｌｎ（Ｉ１／Ｉｓ）      （８）
Ｖｂｅ２＝ｋＴ／ｑ×ｌｎ（Ｉ２／Ｉｓ）      （９）
【００３４】
ここで、ｋはボルツマン係数、ｑは電荷量、Ｉｓはトランジスタのプロセス依存の係数である。このとき、出力電圧Ｖｏｕｔは式（３）を用いて次式で表される。
【００３５】
Ｖｏｕｔ
＝Ｖｂｅ１＋（Ｒ２／Ｒ３）×ｋＴ／ｑ×ｌｎ（Ｉ１／Ｉ２）
＝Ｖｂｅ１＋（Ｒ２／Ｒ３）×ｋＴ／ｑ×ｌｎ（Ｒ１／Ｒ２）
（１０）
【００３６】
ここで、ベース−エミッタ電圧Ｖｂｅ１の温度傾斜はプロセスにより傾斜が決まり、これに対し、残りの項の電流Ｉｐｔａｔで温度傾斜を打ち消せば絶対温度Ｔが一定となる。前記での説明は１次の線形成分のみで、実際は非線形成分が入り、以下の図３に示すような特性となる。
【００３７】
図３は図２のバンドギャップ基準電圧発生回路の出力電圧Ｔｏｕｔの温度特性１０１を示すグラフである。図３から明らかなように、バンドギャップ基準電圧発生回路の出力電圧Ｔｏｕｔは温度Ｔｐｋにおいてピーク電圧を有する。
【００３８】
ところで、非線形項の温度係数を有する場合の一般的なベース−エミッタ電圧Ｖｂｅ（Ｔ）は次式で表される。
【００３９】
Ｖｂｅ（Ｔ）
＝Ｖｂｇ（１−（Ｔ（Ｔ））＋Ｖｂｅ０−σ（ｋＴ／ｑ）×ｌｎ（Ｔ（Ｔ））＋σ（ｋＴ／ｑ）×ｌｎ（Ｉ（Ｔ））      （１１）
【００４０】
ここで、Ｖｂｇはバンドギャップエネルギ電圧、Ｔ０は基準温度、Ｖｂｅ０は基準温度でのバイポーラトランジスタのベース−エミッタ電圧、σはプロセスで決まる飽和電流温度指数である。最終的には自然対数を２次のテイラー展開を用い展開を行うと次式のように展開可能である。
【００４１】
Ｖｏｕｔ＝ａ＋ｂＴ＋ｃＴ２      （１２）
【００４２】
ここで、ａ，ｂ，ｃはそれぞれ、所定の定数である。
【００４３】
図３に示すようなピーク電圧を有する温度特性１０１となる。この非線形成分は色々な補正方法が従来技術文献で示されている。補正方法は様々だが、別回路追加などばらつき要因などが増える構成要素が多く含まれている。
【００４４】
本発明にかかる実施形態では、以下に示すように、バイポーラトランジスタの特性を利用し、温度に対して電流ｐｔａｔを変化させることで、前記で説明したピーク電圧を複数回持たせることで温度特性の改善を行う。
【００４５】
実施形態１．
図４は本発明の実施形態１にかかるバンドギャップ基準電圧発生回路の構成例を示す回路図である。図４において、実施形態１にかかるバンドギャップ基準電圧発生回路は、図２の比較例２にかかるバンドギャップ基準回路に比較して、抵抗Ｒ４及びトランジスタＱ３を有する補正回路３１をさらに備えたことを特徴とする。ここで、トランジスタＱ１，Ｑ２−１〜Ｑ２−Ｍ，Ｑ３は例えばＰＮＰ型バイポーラトランジスタである。以下、上記相違点について詳述する。
【００４６】
図４において、補正回路３１は、抵抗２１及びトランジスタＱ１の直列回路と並列に接続される。すなわち、抵抗２４とトランジスタＱ３とが直列に接続されｔ第３の直列回路が形成される。ここで、演算増幅器１０の出力端子は、抵抗２４及びトランジスタＱ３のエミッタ及びコレクタを介して接地される。また、トランジスタＱ３のベースはトランジスタＱ１のエミッタに接続される。
【００４７】
ところで、先に説明した図２の一般的なバンドギャップ基準電圧発生回路ではピーク電圧は想定する温度範囲の中心になるようにするのが一般的で、ピーク電圧を発生する温度Ｔｐｋからの温度差が大きくなるほど電圧差も大きくなる。本実施形態では、図２の比較例２にかかるバンドギャップ基準回路に補正回路３１を追加した回路構成により、ピーク電圧を１つではなく複数回持たせることで電圧変動を抑制することを特徴とする。
【００４８】
補正回路３１の動作はトランジスタＱ１のベース−エミッタ電圧Ｖｂｅ１に依存する、温度に対してベース−エミッタ電圧Ｖｂｅ１は以下の図５の負の傾きを有する温度特性１０２となる。補正回路３１のトランジスタＱ３はベース−エミッタ電圧Ｖｂｅ１がそのしきい値電圧を超えるとオンし、ベース電流ＩｂをトランジスタＱ１に流し込む。従って、補正回路３１は当該ベース電流Ｉｂに対応する電圧を発生する電圧発生回路を構成する。仮にしきい値電圧Ｖｂｅｔｈを発生するしきい値温度をＴｖｔｈとすると、バンドギャップ基準回路は以下の２つの条件１，２で選択的に動作する。
（条件１）温度Ｔｅｍｐ＜Ｔｖｔｈ
（条件２）温度Ｔｅｍｐ≧Ｔｖｔｈ
【００４９】
（条件１）Ｔｅｍｐ＜Ｔｖｔｈのとき
図６は図４のバンドギャップ基準電圧発生回路において温度Ｔｅｍｐ＜しきい値温度Ｔｖｔｈのときの動作回路を示す回路図である。図６から明らかなように、トランジスタＱ３はオフなので、補正回路３１は動作せず、図２の通常のバンドギャップ基準電圧発生回路と同じ動作を行う。
【００５０】
（条件２）Ｔｅｍｐ≧Ｔｖｔｈのとき
図７は図４のバンドギャップ基準電圧発生回路において温度Ｔｅｍｐ≧しきい値温度Ｔｖｔｈのときの動作回路を示す回路図である。図７から明らかなように、トランジスタＱ３はオンなので、補正回路３１が動作する。ここで、トランジスタＱ１のベース−エミッタ電圧Ｖｂｅ１が温度に対して負の傾きを有するため、トランジスタＱ３のしきい値電圧Ｖｂｅｔｈとなる温度Ｔｖｔｈになるときに電流Ｉ３が温度Ｔｅｍｐに対して図８の特性１０３を示す。
【００５１】
本実施形態にかかるバンドギャップ基準電圧発生回路の電流Ｉ１は、図２の一般的なバンドギャップ基準電圧発生回路に比較して、トランジスタＱ３のベース電流Ｉｂが加わり、次式で表される。
【００５２】
Ｉ１＝Ｉ１＋Ｉｂ＝Ｉ１＋Ｉ３／ｈｆｅ      （１３）
【００５３】
ΔＶｂｅ
＝（（Ｒ１×Ｒ３）／Ｒ２）×（Ｉ１＋Ｉｂ）
＝（（Ｒ１×Ｒ３）／Ｒ２）×（Ｉ１＋Ｉ３／ｈｆｅ）      （１４）
【００５４】
ここで、ｈｆｅはトランジスタＱ３の電流増幅率、ΔＶｂｅはベース−エミッタ電圧の変動成分である。温度特性において、実際の非線形成分を考慮すると、本実施形態にかかる出力電圧Ｖｏｕｔは次式のように展開可能である。
【００５５】
Ｖｏｕｔ＝ａ’＋ｂ’Ｔ＋ｃ’Ｔ２      （１５）
【００５６】
ここで、ａ’，ｂ’，ｃ’はそれぞれ所定の定数である。先に示した図２の一般的なバンドギャップ基準電圧発生回路の出力電圧Ｖｏｕｔの式に比較して、乗数が異なる式に展開できるため、ある温度を境に別のピーク電圧を有する特性を持たせることが可能となる。従って、図８の動作における電流Ｉ１の温度特性は図９の１０４となる。ここで、実際の非線形項を含む温度特性では、温度Ｔｅｍｐに依存して以下の設定手順で設定できる。
【００５７】
図１０、図１１及び図１２は実施形態１にかかる出力電圧の温度特性を得るための設定手順を示すグラフである。
【００５８】
まず、図１０に示すように、しきい値温度Ｔｖｔｈ以下の温度度Ｔｖｔｈ１でピーク電圧Ｐ１を発生させるように、例えば抵抗２１の抵抗値Ｒ１を調整することで温度特性１０５を設定する。
【００５９】
次いで、図１１に示すように、しきい値温度Ｔｖｔｈ以上ではトランジスタＱ３のベース電流Ｉｂが増加するしきい値温度Ｔｖｔｈ２の設定で、サイドピーク電圧Ｐ２が出るように例えば抵抗２４の抵抗値Ｒ４を調整することで温度特性１０６を設定する。これは、しきい値温度Ｔｖｔｈ以上では補正回路３１により電流Ｉｐｔａｔに対応する電圧Ｖｐｔａｔが増加するためである。
【００６０】
さらに、図１２に示すように、特性１０５，１０６を組み合わせることで、それぞれの電流でピーク電圧Ｐ１、Ｐ２を有する温度特性を実現する。これにより、温度偏差が図２の一般的なバンドギャップ基準回路より大幅に改善される。
【００６１】
以上説明したように、本実施形態に係る基準電圧発生回路によれば、ダイオード接続されたＰＮＰ型バイポーラトランジスタＱ１のエミッタとベースを接続すると、ベース−エミッタ電圧Ｖｂｅの温度変化により動作する。動作したときベース電流Ｉｂが接続されたエミッタに流れ込むことで、温度に対して２つの傾斜を有するベース−エミッタ電圧Ｖｂｅと、電圧Ｖｐｔａｔを生成することが可能になる。これにより、２つの温度Ｔｖｔｈ１，Ｔｖｔｈ２に対してそれぞれピーク電圧を有する、上に凸の２つの電圧曲線を実現させることができ、それらを組み合わせて温度特性１０６（図１２）を実現する。従って、この温度特性１０６を有するバンドギャップ基準回路を構成することで、回路規模を大きくすることなく、従来技術に比較して温度による出力電圧の温度偏差が少なくし高精度な基準電圧を提供できる。
【００６２】
実施形態２．
図１３は本発明の実施形態２にかかるバンドギャップ基準電圧発生回路の構成例を示す回路図である。図１３において、実施形態２にかかるバンドギャップ基準電圧発生回路は、図４の実施形態１にかかるバンドギャップ基準回路に比較して以下の点が異なる。
（１）抵抗値Ｒ５を有する抵抗２５と、ＰＮＰ型バイポーラトランジスタＱ４とが直列に接続されてなる第３の直列回路である補正回路３２をさらに備える。
（２）図４の抵抗２１に代えて、抵抗値Ｒ１を有する抵抗２１と、抵抗値Ｒ１ａを有する抵抗２１ａとが直列に接続されてなる直列回路３３を備える。
以下、上記相違点について詳述する。
【００６３】
図１３において、演算増幅器１０の出力端子は抵抗２１，２１ａ及びトランジスタＱ１のエミッタ及びコレクタを介して接地される。また、演算増幅器１０の出力端子は抵抗２５及びトランジスタＱ４のエミッタ及びコレクタを介して接地される。ここで、トランジスタＱ４は例えばＰＮＰ型バイポーラトランジスタである。抵抗２１と抵抗２１ａの接続点はトランジスタＱ４のベースに接続され、抵抗２１ａとトランジスタＱ１のエミッタの接続点はトランジスタＱ３のベースに接続される。ここで、補正回路３２は、ＰＮＰ型バイポーラトランジスタＱ４のベース電流に対応する電圧を発生して抵抗２１，２１ａの接続点に印加する電圧発生回路を構成する。
【００６４】
図１４は図１３のバンドギャップ基準電圧発生回路の出力電圧の温度特性を示すグラフである。図１３に示すように、トランジスタＱ４のベースから接地側に抵抗２１ａを追加したことにより、トランジスタＱ３のベースに対して電圧（Ｉ×Ｒ１ａ）だけ上がり、トランジスタＱ４の動作開始温度が図４の実施形態１に比較して高くなる。結果として温度補正が３段階で行われ、図１４の３個のピーク電圧Ｐ１，Ｐ２，Ｐ３をそれぞれ有する温度特性１０５，１０６，１０７を、温度Ｔｑ３，Ｔｑ４で連結されるように組み合わせた温度特性を得ることができる。これにより、実施形態１に比較して高温において電圧が落ち込むことを回避できる。
【００６５】
変形例．
以上の実施形態においては、２個のピーク電圧Ｐ１，Ｐ２、もしくは３個のピーク電圧Ｐ１，Ｐ２，Ｐ３をそれぞれ有する温度特性を実現している。本発明はこれに限らず、実施形態２と同様に、４個以上のピーク電圧を有する温度特性を実現できる。
【００６６】
以上の実施形態においては、補正回路３１，３２を追加することで、トランジスタＱ１のベースに流れ込むベース電流Ｉｂを増加させることで、複数のピーク電圧を有する温度特性を実現している。本発明はこれに限られず、トランジスタＱ１のベース電流Ｉｂを引き抜く補正回路を追加することで、複数のピーク電圧を有する温度特性を実現してもよい。
【００６７】
以上の実施形態においては、ダイオード接続されたトランジスタＱ１，Ｑ２によりそれぞれＰＮ接合素子を構成している。本発明はこれに限らず、ダイオード接続されたトランジスタＱ１，Ｑ２代えてＰＮ接合素子で構成してもよい。
【産業上の利用可能性】
【００６８】
本発明に係る基準電圧発生回路によれば、回路規模を大きくすることなく、従来技術に比較して温度による出力電圧の温度偏差が少なくし高精度な基準電圧を提供できる。
【符号の説明】
【００６９】
１０…演算増幅器、
１１，１２…電流源、
２１，２１ａ，２２，２３，２４，２５…抵抗、
３０…並列トランジスタ回路、
３１，３２…補正回路、
３３…直列回路、
Ｑ１，Ｑ２−１〜Ｑ２−Ｍ，Ｑ３，Ｑ４…トランジスタ。
【先行技術文献】
【特許文献】
【００７０】
【特許文献１】特開２００７−０１８３７７号公報
【図１】
2018128926.tif 000003
【図２】
2018128926.tif 000004
【図３】
2018128926.tif 000005
【図４】
2018128926.tif 000006
【図５】
2018128926.tif 000007
【図６】
2018128926.tif 000008
【図７】
2018128926.tif 000009
【図８】
2018128926.tif 000010
【図９】
2018128926.tif 000011
【図１０】
2018128926.tif 000012
【図１１】
2018128926.tif 000013
【図１２】
2018128926.tif 000014
【図１３】
2018128926.tif 000015
【図１４】
2018128926.tif 000016