(57)【要約】【課題】簡素化された構成でＺＶＳ動作しつつ、力率改善を図ることが可能な電源装置を提供する。【解決手段】インターリーブ方式の力率改善回路を含み、負荷に電源を供給する電源装置は、第１の電源端子の入力電圧の極性に応じて、第１ないし第６のスイッチ素子の動作を制御する制御部を備える。制御部は、入力電圧が正相である場合において、第２、第４及び第６のスイッチ素子をオンし且つ第１、第３及び第５のスイッチ素子をオフした第１の状態から、第２のスイッチ素子をオフし且つ第１のスイッチ素子をオンした第２の状態に制御し、第２の状態に制御した後、第２の状態から第６のスイッチ素子をオフした第３の状態に制御し、第３の状態に制御した後、第３の状態から第５のスイッチ素子をオンした第４の状態に制御する。【選択図】図１
2018019489.tif 000002
【特許請求の範囲】
【請求項１】
インターリーブ方式の力率改善回路を含み、負荷に電源を供給する電源装置であって、
交流電圧を第１の電源端子と第２の電源端子との間に出力する交流電源と、
前記負荷の高電位側の端子が接続される第１の負荷端子、および、前記負荷の低電位側の端子が接続される第２の負荷端子と、
前記第１の負荷端子と前記第２の負荷端子との間に接続された出力コンデンサと、
一端が前記第１の電源端子に接続され、他端が第１ノードに接続された第１のチョークコイル、及び、一端が前記第１の電源端子に接続され、他端が第２ノードに接続された第２のチョークコイルと、
一端が前記第１ノードに接続され、他端が前記第２ノードに接続された電流蓄積用インダクタと、
一端が前記第１の負荷端子に接続され、他端が前記第１ノードに接続された第１のスイッチ素子、及び、一端が前記第１ノードに接続され、他端が前記第２の負荷端子に接続された第２のスイッチ素子と、
一端が前記第１の負荷端子に接続され、他端が前記第２の電源端子に接続された、極性切換用の第３のスイッチ素子、及び、一端が前記第２の電源端子に接続され、他端が前記第２の負荷端子に接続された、極性切換用の第４のスイッチ素子と、
一端が前記第１の負荷端子に接続され、他端が前記第２ノードに接続された第５のスイッチ素子、及び、一端が前記第２ノードに接続され、他端が前記第２の負荷端子に接続された第６のスイッチ素子と、
前記第１の電源端子の入力電圧の極性に応じて、前記第１ないし第６のスイッチ素子の動作を制御する制御部と、を備える
ことを特徴とする電源装置。
【請求項２】
前記制御部は、
前記入力電圧が正相である場合において、前記第２、第４及び第６のスイッチ素子をオンし且つ前記第１、第３及び第５のスイッチ素子をオフした第１の状態から、前記第２のスイッチ素子をオフし且つ第１のスイッチ素子をオンした第２の状態に制御し、
前記第２の状態に制御した後、前記第２の状態から前記第６のスイッチ素子をオフした第３の状態に制御し、前記第３の状態に制御した後、前記第３の状態から前記第５のスイッチ素子をオンした第４の状態に制御する
ことを特徴とする請求項１に記載の電源装置。
【請求項３】
前記制御部は、
前記第４の状態に制御した後、前記第４の状態から前記第１のスイッチ素子をオフした第５の状態に制御し、
前記第５の状態に制御した後、前記第５の状態から前記第２のスイッチ素子をオンした第６の状態に制御する
ことを特徴とする請求項２に記載の電源装置。
【請求項４】
前記制御部は、
前記第６の状態に制御した後、前記第６の状態から前記第５のスイッチ素子をオフした第７の状態に制御し、
前記第７の状態に制御した後、前記第７の状態から前記第６のスイッチ素子をオンした第８の状態に制御する
ことを特徴とする請求項３に記載の電源装置。
【請求項５】
前記制御部は、
前記第８の状態に制御した後、前記第８の状態から前記第２のスイッチ素子をオフした第９の状態に制御し、
前記第９の状態に制御した後、前記第９の状態から前記第１のスイッチ素子をオンした第１０の状態に制御する
ことを特徴とする請求項４に記載の電源装置。
【請求項６】
前記電流蓄積用インダクタの断面積は、前記第１および第２のチョークコイルの断面積よりも小さいことを特徴とする請求項２に記載の電源装置。
【請求項７】
前記電流蓄積用インダクタに流れる電流の平均値は、前記第１および第２のチョークコイルに流れる電流の平均値よりも小さい
ことを特徴とする請求項２に記載の電源装置。
【請求項８】
前記電流蓄積用インダクタのインダクタンスは、前記第１および第２のチョークコイルのインダクタンスよりも大きい
ことを特徴とする請求項２に記載の電源装置。
【請求項９】
前記第１ないし第６のスイッチ素子は、それぞれＭＯＳトランジスタであり、前記制御部は、パルス波のＰＷＭ制御信号により、前記ＭＯＳトランジスタのゲート・ソース間の電圧を制御して、前記ＭＯＳトランジスタのオン／オフを制御する
ことを特徴とする請求項２に記載の電源装置。
【請求項１０】
前記第２のスイッチ素子を制御するＰＷＭ制御信号の位相は、前記第６のスイッチ素子を制御するＰＷＭ制御信号の位相に対して、ずれている
ことを特徴とする請求項２に記載の電源装置。
【請求項１１】
前記負荷は、前記第１の負荷端子と第２の負荷端子との間の電圧をＤＣ−ＤＣ変換して出力するＤＣ−ＤＣコンバータである
ことを特徴とする請求項２に記載の電源装置。
【請求項１２】
前記第１ないし第６のスイッチ素子は、ＭＯＳトランジスタ、シリコンパワーデバイス、ＧａＮパワーデバイス、ＳｉＣパワーデバイス、又はＩＧＢＴの何れかである
ことを特徴とする請求項２に記載の電源装置。
【請求項１３】
インターリーブ方式の力率改善回路を含み、負荷に電源を供給する電源装置であって、交流電圧を第１の電源端子と第２の電源端子との間に出力する交流電源と、前記負荷の高電位側の端子が接続される第１の負荷端子、および、前記負荷の低電位側の端子が接続される第２の負荷端子と、前記第１の負荷端子と前記第２の負荷端子との間に接続された出力コンデンサと、一端が前記第１の電源端子に接続され、他端が第１ノードに接続された第１のチョークコイル、及び、一端が前記第１の電源端子に接続され、他端が第２ノードに接続された第２のチョークコイルと、一端が前記第１ノードに接続され、他端が前記第２ノードに接続された電流蓄積用インダクタと、一端が前記第１の負荷端子に接続され、他端が前記第１ノードに接続された第１のスイッチ素子、及び、一端が前記第１ノードに接続され、他端が前記第２の負荷端子に接続された第２のスイッチ素子と、一端が前記第１の負荷端子に接続され、他端が前記第２の電源端子に接続された、極性切換用の第３のスイッチ素子、及び、一端が前記第２の電源端子に接続され、他端が前記第２の負荷端子に接続された、極性切換用の第４のスイッチ素子と、一端が前記第１の負荷端子に接続され、他端が前記第２ノードに接続された第５のスイッチ素子、及び、一端が前記第２ノードに接続され、他端が前記第２の負荷端子に接続された第６のスイッチ素子と、前記第１の電源端子の入力電圧の極性に応じて、前記第１ないし第６のスイッチ素子の動作を制御する制御部と、を備えた電源装置の制御方法であって、
前記制御部により、前記入力電圧が正相である場合において、前記第２、第４及び第６のスイッチ素子をオンし且つ前記第１、第３及び第５のスイッチ素子をオフした第１の状態から、前記第２のスイッチ素子をオフし且つ第１のスイッチ素子をオンした第２の状態に制御し、
前記制御部により、前記第２の状態に制御した後、前記第２の状態から前記第６のスイッチ素子をオフした第３の状態に制御し、前記第３の状態に制御した後、前記第３の状態から前記第５のスイッチ素子をオンした第４の状態に制御する
ことを特徴とする電源装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置、および、電源装置の制御方法に関する発明である。
【背景技術】
【０００２】
例えば、従来の電源装置には、インターリーブ方式の力率改善（Ｐｏｗｅｒ  Ｆａｃｔｏｒ  Ｃｏｒｒｅｃｔｉｏｎ）回路を含むものがある（例えば、特許文献１参照。）。
【０００３】
この従来の電源装置では、インターリーブ方式の力率改善回路として、２つのＭＯＳＦＥＴで構成されたマスターアームと、２つのＭＯＳＦＥＴで構成されたスレーブアームと、２つのＭＯＳＦＥＴで構成された極性切換アームと、を備える。
【０００４】
この従来の電源装置では、ＺＶＳ（Ｚｅｒｏ  Ｖｏｌｔ  Ｓｗｉｔｃｈｉｎｇ）動作が困難である。
【０００５】
例えば、自由振動方式の場合には、入力電圧が高い時、出力電圧との差が小さくなり、ＺＶＳ動作ができない。
【０００６】
また、強制的にチョークコイルにＺＶＳ電流を印加する方式は、電流監視、電圧監視が複雑化し、回路規模が大きくなる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１５−０２３６０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明では、簡素化された構成でＺＶＳ動作しつつ、力率改善を図ることが可能な電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様に係る実施例に従った電源装置は、
インターリーブ方式の力率改善回路を含み、負荷に電源を供給する電源装置であって、
交流電圧を第１の電源端子と第２の電源端子との間に出力する交流電源と、
前記負荷の高電位側の端子が接続される第１の負荷端子、および、前記負荷の低電位側の端子が接続される第２の負荷端子と、
前記第１の負荷端子と前記第２の負荷端子との間に接続された出力コンデンサと、
一端が前記第１の電源端子に接続され、他端が第１ノードに接続された第１のチョークコイル、及び、一端が前記第１の電源端子に接続され、他端が第２ノードに接続された第２のチョークコイルと、
一端が前記第１ノードに接続され、他端が前記第２ノードに接続された電流蓄積用インダクタと、
一端が前記第１の負荷端子に接続され、他端が前記第１ノードに接続された第１のスイッチ素子、及び、一端が前記第１ノードに接続され、他端が前記第２の負荷端子に接続された第２のスイッチ素子と、
一端が前記第１の負荷端子に接続され、他端が前記第２の電源端子に接続された、極性切換用の第３のスイッチ素子、及び、一端が前記第２の電源端子に接続され、他端が前記第２の負荷端子に接続された、極性切換用の第４のスイッチ素子と、
一端が前記第１の負荷端子に接続され、他端が前記第２ノードに接続された第５のスイッチ素子、及び、一端が前記第２ノードに接続され、他端が前記第２の負荷端子に接続された第６のスイッチ素子と、
前記第１の電源端子の入力電圧の極性に応じて、前記第１ないし第６のスイッチ素子の動作を制御する制御部と、を備える
ことを特徴とする。
【００１０】
前記電源装置において、
前記制御部は、
前記入力電圧が正相である場合において、前記第２、第４及び第６のスイッチ素子をオンし且つ前記第１、第３及び第５のスイッチ素子をオフした第１の状態から、前記第２のスイッチ素子をオフし且つ第１のスイッチ素子をオンした第２の状態に制御し、
前記第２の状態に制御した後、前記第２の状態から前記第６のスイッチ素子をオフした第３の状態に制御し、前記第３の状態に制御した後、前記第３の状態から前記第５のスイッチ素子をオンした第４の状態に制御する
ことを特徴とする。
【００１１】
前記電源装置において、
前記制御部は、
前記第４の状態に制御した後、前記第４の状態から前記第１のスイッチ素子をオフした第５の状態に制御し、
前記第５の状態に制御した後、前記第５の状態から前記第２のスイッチ素子をオンした第６の状態に制御する
ことを特徴とする。
【００１２】
前記電源装置において、
前記制御部は、
前記第６の状態に制御した後、前記第６の状態から前記第５のスイッチ素子をオフした第７の状態に制御し、
前記第７の状態に制御した後、前記第７の状態から前記第６のスイッチ素子をオンした第８の状態に制御する
ことを特徴とする。
【００１３】
前記電源装置において、
前記制御部は、
前記第８の状態に制御した後、前記第８の状態から前記第２のスイッチ素子をオフした第９の状態に制御し、
前記第９の状態に制御した後、前記第９の状態から前記第１のスイッチ素子をオンした第１０の状態に制御する
ことを特徴とする。
【００１４】
前記電源装置において、
前記電流蓄積用インダクタの断面積は、前記第１および第２のチョークコイルの断面積よりも小さいことを特徴とする。
【００１５】
前記電源装置において、
前記電流蓄積用インダクタに流れる電流の平均値は、前記第１および第２のチョークコイルに流れる電流の平均値よりも小さい
ことを特徴とする。
【００１６】
前記電源装置において、
前記電流蓄積用インダクタのインダクタンスは、前記第１および第２のチョークコイルのインダクタンスよりも大きい
ことを特徴とする。
【００１７】
前記電源装置において、
前記第１ないし第６のスイッチ素子は、それぞれＭＯＳトランジスタであり、前記制御部は、パルス波のＰＷＭ制御信号により、前記ＭＯＳトランジスタのゲート・ソース間の電圧を制御して、前記ＭＯＳトランジスタのオン／オフを制御する
ことを特徴とする。
【００１８】
前記電源装置において、
前記第２のスイッチ素子を制御するＰＷＭ制御信号の位相は、前記第６のスイッチ素子を制御するＰＷＭ制御信号の位相に対して、ずれている
ことを特徴とする。
【００１９】
前記電源装置において、
前記負荷は、前記第１の負荷端子と第２の負荷端子との間の電圧をＤＣ−ＤＣ変換して出力するＤＣ−ＤＣコンバータである
ことを特徴とする。
【００２０】
前記電源装置において、
前記第１ないし第６のスイッチ素子は、ＭＯＳトランジスタ、シリコンパワーデバイス、ＧａＮパワーデバイス、ＳｉＣパワーデバイス、又はＩＧＢＴの何れかである
ことを特徴とする。
【００２１】
本発明の一態様に係る実施例に従った電源装置の制御方法は、
インターリーブ方式の力率改善回路を含み、負荷に電源を供給する電源装置であって、交流電圧を第１の電源端子と第２の電源端子との間に出力する交流電源と、前記負荷の高電位側の端子が接続される第１の負荷端子、および、前記負荷の低電位側の端子が接続される第２の負荷端子と、前記第１の負荷端子と前記第２の負荷端子との間に接続された出力コンデンサと、一端が前記第１の電源端子に接続され、他端が第１ノードに接続された第１のチョークコイル、及び、一端が前記第１の電源端子に接続され、他端が第２ノードに接続された第２のチョークコイルと、一端が前記第１ノードに接続され、他端が前記第２ノードに接続された電流蓄積用インダクタと、一端が前記第１の負荷端子に接続され、他端が前記第１ノードに接続された第１のスイッチ素子、及び、一端が前記第１ノードに接続され、他端が前記第２の負荷端子に接続された第２のスイッチ素子と、一端が前記第１の負荷端子に接続され、他端が前記第２の電源端子に接続された、極性切換用の第３のスイッチ素子、及び、一端が前記第２の電源端子に接続され、他端が前記第２の負荷端子に接続された、極性切換用の第４のスイッチ素子と、一端が前記第１の負荷端子に接続され、他端が前記第２ノードに接続された第５のスイッチ素子、及び、一端が前記第２ノードに接続され、他端が前記第２の負荷端子に接続された第６のスイッチ素子と、前記第１の電源端子の入力電圧の極性に応じて、前記第１ないし第６のスイッチ素子の動作を制御する制御部と、を備えた電源装置の制御方法であって、
前記制御部により、前記入力電圧が正相である場合において、前記第２、第４及び第６のスイッチ素子をオンし且つ前記第１、第３及び第５のスイッチ素子をオフした第１の状態から、前記第２のスイッチ素子をオフし且つ第１のスイッチ素子をオンした第２の状態に制御し、
前記制御部により、前記第２の状態に制御した後、前記第２の状態から前記第６のスイッチ素子をオフした第３の状態に制御し、前記第３の状態に制御した後、前記第３の状態から前記第５のスイッチ素子をオンした第４の状態に制御する
ことを特徴とする。
【発明の効果】
【００２２】
本発明の一態様に係る電源装置は、インターリーブ方式の力率改善回路を含み、負荷に電源を供給する電源装置であって、交流電圧を第１の電源端子と第２の電源端子との間に出力する交流電源と、負荷の高電位側の端子が接続される第１の負荷端子、および、負荷の低電位側の端子が接続される第２の負荷端子と、第１の負荷端子と第２の負荷端子との間に接続された出力コンデンサと、一端が第１の電源端子に接続され、他端が第１ノードに接続された第１のチョークコイル、及び、一端が第１の電源端子に接続され、他端が第２ノードに接続された第２のチョークコイルと、一端が第１ノードに接続され、他端が第２ノードに接続された電流蓄積用インダクタと、一端が第１の負荷端子に接続され、他端が第１ノードに接続された第１のスイッチ素子、及び、一端が第１ノードに接続され、他端が第２の負荷端子に接続された第２のスイッチ素子と、一端が第１の負荷端子に接続され、他端が第２の電源端子に接続された、極性切換用の第３のスイッチ素子、及び、一端が第２の電源端子に接続され、他端が第２の負荷端子に接続された、極性切換用の第４のスイッチ素子と、一端が第１の負荷端子に接続され、他端が第２ノードに接続された第５のスイッチ素子、及び、一端が第２ノードに接続され、他端が第２の負荷端子に接続された第６のスイッチ素子と、第１の電源端子の入力電圧の極性に応じて、第１ないし第６のスイッチ素子の動作を制御する制御部と、を備える。
【００２３】
例えば、制御部は、入力電圧が正相である場合において、第２、第４及び第６のスイッチ素子をオンし且つ第１、第３及び第５のスイッチ素子をオフした第１の状態から、第２のスイッチ素子をオフし且つ第１のスイッチ素子をオンした第２の状態に制御し、第２の状態に制御した後、第２の状態から第６のスイッチ素子をオフした第３の状態に制御し、第３の状態に制御した後、第３の状態から第５のスイッチ素子をオンした第４の状態に制御する。
【００２４】
これにより、第５のスイッチ素子をＺＶＳ動作させることができる。
【００２５】
このように、本発明に係る電源装置は、簡素化された構成でＺＶＳ動作しつつ、力率改善を図ることができる。
【図面の簡単な説明】
【００２６】
【図１】図１は、本発明の一態様である第１の実施形態に係る電源装置１００の構成の一例を示す図である。
【図２】図２は、図１に示す電源装置１００の入力電圧Ｖｉｎの極性が正相である場合における動作を説明するための図である。
【図３】図３は、図１に示す電源装置１００の入力電圧Ｖｉｎの極性が正相である場合における動作波形の一例を示す図である。
【図４】図４は、本発明の一態様である第１の実施形態の変形例に係る電源装置２００の構成の一例を示す図である。
【図５】図５は、図４に示す電源装置２００の入力電圧Ｖｉｎの極性が正相である場合における動作波形の一例を示す図である。
【発明を実施するための最良の形態】
【００２７】
以下、本発明に係る各実施例について図面に基づいて説明する。
【第１の実施形態】
【００２８】
図１は、本発明の一態様である第１の実施形態に係る電源装置１００の構成の一例を示す図である。  
図１に示すように、この電源装置１００は、インターリーブ方式の力率改善回路を含み、負荷ＬＯＡＤに電源を供給するようになっている。
【００２９】
この電源装置１００は、例えば、図１に示すように、交流電源ＡＣＳと、第１の電源端子ＴＳ１と、第２の電源端子ＴＳ２と、第１の負荷端子ＴＯＵＴ１と、第２の負荷端子ＴＯＵＴ２と、第１のチョークコイルＬ１と、第２のチョークコイルＬ２と、電流蓄積用インダクタＬＡと、第１のスイッチ素子Ｑ１と、第２のスイッチ素子Ｑ２と、極性切換用の第３のスイッチ素子Ｑ３と、極性切換用の第４のスイッチ素子Ｑ４と、第５のスイッチ素子Ｑ５と、第６のスイッチ素子Ｑ６と、第１の駆動部Ｘ１と、第２の駆動部Ｘ２と、第３の駆動部Ｘ３と、第４の駆動部Ｘ４と、第５の駆動部Ｘ５と、第６の駆動部Ｘ６と、制御部ＣＯＮと、出力コンデンサＣＯＵＴと、第１のノードＮ１と、第２のノードＮ２と、を備える。  
そして、図１に示すように、交流電源ＡＣＳは、交流電圧Ｖｉｎを第１の電源端子ＴＳ１と第２の電源端子ＴＳ２との間に出力するようになっている。なお、交流電源ＡＣＳの交流電圧（入力電圧）Ｖｉｎの正相の期間と逆相の期間とは、例えば、約１０ｍｓである。
【００３０】
また、第１の負荷端子ＴＯＵＴ１は、負荷ＬＯＡＤの高電位側の端子ＴＬ１が接続されている。
【００３１】
また、第２の負荷端子ＴＯＵＴ２は、負荷ＬＯＡＤの低電位側の端子ＴＬ２が接続されている。
【００３２】
なお、負荷ＬＯＡＤは、例えば、第１の負荷端子ＴＯＵＴ１と第２の負荷端子ＴＯＵＴ２との間の電圧をＤＣ−ＤＣ変換して出力するＤＣ／ＤＣコンバータである。
【００３３】
また、図１に示すように、出力コンデンサＣＯＵＴは、第１の負荷端子ＴＯＵＴ１と第２の負荷端子ＴＯＵＴ２との間に接続されている。
【００３４】
また、図１に示すように、第１のチョークコイルＬ１は、一端が第１の電源端子ＴＳ１に接続され、他端が第１ノードＮ１に接続されている。
【００３５】
また、第２のチョークコイルＬ２は、一端が第１の電源端子ＴＳ１に接続され、他端が第２ノードＮ２に接続されている。
【００３６】
また、ハイサイドの第１のスイッチ素子Ｑ１は、一端（ドレイン）が第１の負荷端子ＴＯＵＴ１に接続され、他端（ソース）が第１ノードＮ１に接続されている。なお、この第１のスイッチ素子Ｑ１は、例えば、図１に示すように、寄生容量を有するｎＭＯＳトランジスタである。
【００３７】
そして、ローサイドの第２のスイッチ素子Ｑ２は、一端（ドレイン）が第１ノードＮ１に接続され、他端（ソース）が第２の負荷端子ＴＯＵＴ２に接続されている。なお、この第２のスイッチ素子Ｑ２は、例えば、図１に示すように、ｎＭＯＳトランジスタである。
【００３８】
また、ハイサイドの極性切換用の第３のスイッチ素子Ｑ３は、一端（ドレイン）が第１の負荷端子ＴＯＵＴ１に接続され、他端（ソース）が第２の電源端子ＴＳ２に接続されている。なお、この第３のスイッチ素子Ｑ３は、例えば、図１に示すように、ｎＭＯＳトランジスタである。
【００３９】
そして、ローサイドの極性切換用の第４のスイッチ素子Ｑ４は、一端（ドレイン）が第２の電源端子ＴＳ２に接続され、他端（ソース）が第２の負荷端子ＴＯＵＴ２に接続されている。なお、この第４のスイッチ素子Ｑ４は、例えば、図１に示すように、ｎＭＯＳトランジスタである。
【００４０】
また、ハイサイドの第５のスイッチ素子Ｑ５は、一端（ドレイン）が第１の負荷端子ＴＯＵＴ１に接続され、他端（ソース）が第２ノードＮ２に接続されている。なお、この第５のスイッチ素子Ｑ５は、例えば、図１に示すように、寄生容量を有するｎＭＯＳトランジスタである。
【００４１】
そして、ローサイドの第６のスイッチ素子Ｑ６は、一端（ドレイン）が第２ノードＮ２に接続され、他端（ソース）が第２の負荷端子ＴＯＵＴ２に接続されている。なお、この第６のスイッチ素子Ｑ６は、例えば、図１に示すように、寄生容量を有するｎＭＯＳトランジスタである。
【００４２】
なお、第１ないし第６のスイッチ素子Ｑ１〜Ｑ６にｎＭＯＳトランジスタを用いているが、例えば、シリコンパワーデバイス、ＧａＮパワーデバイス、ＳｉＣパワーデバイス、ＩＧＢＴなどであってもよい。
【００４３】
また、第１の駆動部Ｘ１は、ゲートパルス信号（パルス波のＰＷＭ制御信号）ＧＰ１を第１のスイッチ素子Ｑ１であるｎＭＯＳトランジスタのゲート・ソース間に印加するようになっている。
【００４４】
また、第２の駆動部Ｘ２は、ゲートパルス信号（パルス波のＰＷＭ制御信号）ＧＰ２を第２のスイッチ素子Ｑ２であるｎＭＯＳトランジスタのゲート・ソース間に印加するようになっている。
【００４５】
また、第３の駆動部Ｘ３は、ゲートパルス信号（パルス波のＰＷＭ制御信号）ＧＰ３を第３のスイッチ素子Ｑ３であるｎＭＯＳトランジスタのゲート・ソース間に印加するようになっている。
【００４６】
また、第４の駆動部Ｘ４は、ゲートパルス信号（パルス波のＰＷＭ制御信号）ＧＰ４を第４のスイッチ素子Ｑ４であるｎＭＯＳトランジスタのゲート・ソース間に印加するようになっている。
【００４７】
また、第５の駆動部Ｘ５は、ゲートパルス信号（パルス波のＰＷＭ制御信号）ＧＰ５を第５のスイッチ素子Ｑ５であるｎＭＯＳトランジスタのゲート・ソース間に印加するようになっている。
【００４８】
また、第６の駆動部Ｘ６は、ゲートパルス信号（パルス波のＰＷＭ制御信号）ＧＰ６を第６のスイッチ素子Ｑ６であるｎＭＯＳトランジスタのゲート・ソース間に印加するようになっている。
【００４９】
また、電流蓄積用インダクタＬＡは、例えば、図１に示すように、一端が第１ノードＮ１に接続され、他端が第２ノードＮ２に接続されている。
【００５０】
さらに、この電流蓄積用インダクタＬＡの断面積は、第１および第２のチョークコイルＬ１、Ｌ２の断面積よりも小さくなるように設定されているとよい。
【００５１】
さらに、この電流蓄積用インダクタＬＡに流れる電流の平均値は、第１および第２のチョークコイルＬ１、Ｌ２に流れる電流の平均値よりも小さくなるように設定されているとよい。
【００５２】
さらに、この電流蓄積用インダクタＬＡのインダクタンスは、第１および第２のチョークコイルＬ１、Ｌ２のインダクタンスよりも大きくなるように設定されているとよい。
【００５３】
また、制御部ＣＯＮは、第１ないし第６の駆動部Ｘ１〜Ｘ６を制御することで、第１ないし第６のスイッチ素子Ｑ１〜Ｑ６であるｎＭＯＳトランジスタのゲート・ソース間の電圧（ゲートパルス信号（パルス波のＰＷＭ制御信号）ＧＰ１〜ＧＰ６）を制御して、当該ｎＭＯＳトランジスタのオン／オフを制御するようになっている。なお、上記ＰＷＭ制御信号のパルス波には、デッドタイムが設定されている。
【００５４】
特に、制御部ＣＯＮは、第１の電源端子ＴＳ１の入力電圧Ｖｉｎの極性に応じて、第１ないし第６の駆動部Ｘ１〜Ｘ６により第１ないし第６のスイッチ素子Ｑ１〜Ｑ６の動作を制御して、ＰＦＣ（Ｐｏｗｅｒ  Ｆａｃｔｏｒ  Ｃｏｒｒｅｃｔｉｏｎ）動作を実行するようになっている。
【００５５】
既述のように、本実施形態においては、第１ないし第６のスイッチ素子Ｑ１〜Ｑ６は、それぞれ寄生容量を有するＭＯＳトランジスタである。そして、制御部ＣＯＮは、パルス波のＰＷＭ制御信号ＧＰ１〜ＧＰ６により、ＭＯＳトランジスタのゲート・ソース間の電圧を制御して、ＭＯＳトランジスタＱ１〜Ｑ６のオン／オフを制御するようになっている。
【００５６】
ここで、制御部ＣＯＮは、第１の電源端子ＴＳ１の入力電圧Ｖｉｎの極性が正相である場合には、ＰＦＣ動作時において、極性切換用の第３のスイッチ素子Ｑ３をオフし且つ極性切換用の第４のスイッチ素子Ｑ４をオンするようになっている。
【００５７】
そして、制御部ＣＯＮは、この入力電圧Ｖｉｎが正相である場合、第３のスイッチ素子Ｑ３をオフし且つ第４のスイッチ素子Ｑ４をオンした状態で、第１及び第２のスイッチ素子Ｑ１、Ｑ２を相補的にオン／オフを切り替えるように制御しつつ第５及び第６のスイッチ素子Ｑ５、Ｑ６を相補的にオン／オフを切り替えるように制御してＰＦＣ動作を実行するようになっている。
【００５８】
例えば、制御部ＣＯＮは、入力電圧Ｖｉｎが正相である場合において、第２、第４及び第６のスイッチ素子Ｑ２、Ｑ４、Ｑ６をオンし且つ第１、第３及び第５のスイッチ素子Ｑ１、Ｑ３、Ｑ５をオフした第１の状態から、第２のスイッチ素子Ｑ２をオフし且つ第１のスイッチ素子Ｑ１をオンした第２の状態に制御するようになっている。
【００５９】
さらに、制御部ＣＯＮは、上記第２の状態に制御した後、この第２の状態から第６のスイッチ素子Ｑ６をオフした第３の状態に制御するようになっている。
【００６０】
そして、制御部ＣＯＮは、上記第３の状態に制御した後、この第３の状態から第５のスイッチ素子Ｑ５をオンした第４の状態に制御するようになっている。
【００６１】
また、制御部ＣＯＮは、上記第４の状態に制御した後、この第４の状態から第１のスイッチ素子Ｑ１をオフした第５の状態に制御するようになっている。
【００６２】
そして、制御部ＣＯＮは、上記第５の状態に制御した後、この第５の状態から第２のスイッチ素子Ｑ２をオンした第６の状態に制御するようになっている。  
また、制御部ＣＯＮは、上記第６の状態に制御した後、この第６の状態から第５のスイッチ素子Ｑ５をオフした第７の状態に制御するようになっている。
【００６３】
そして、制御部ＣＯＮは、上記第７の状態に制御した後、この第７の状態から第６のスイッチ素子Ｑ６をオンした第８の状態に制御するようになっている。
【００６４】
また、制御部ＣＯＮは、上記第８の状態に制御した後、この第８の状態から第２のスイッチ素子Ｑ２をオフした第９の状態に制御するようになっている。
【００６５】
そして、制御部ＣＯＮは、上記第９の状態に制御した後、この第９の状態から第１のスイッチ素子Ｑ１をオンした第１０の状態に制御するようになっている。
【００６６】
この制御により、入力電圧Ｖｉｎの極性が正相である場合には、第１、第２のチョークコイルＬ１、Ｌ２に流れる電流が、第４のスイッチ素子Ｑ４を介して第２の電源端子ＴＳ２に流れることとなる。
【００６７】
一方、制御部ＣＯＮは、第１の電源端子ＴＳ１の入力電圧Ｖｉｎの極性が逆相である場合には、ＰＦＣ動作時において、極性切換用の第３のスイッチ素子Ｑ３をオンし且つ極性切換用の第４のスイッチ素子Ｑ４をオフするようになっている。
【００６８】
そして、制御部ＣＯＮは、この入力電圧Ｖｉｎが逆相である場合、第３のスイッチ素子Ｑ３をオンし且つ第４のスイッチ素子Ｑ４をオフした状態で、第１及び第２のスイッチ素子Ｑ１、Ｑ２を相補的にオン／オフを切り替えるように制御しつつ第５及び第６のスイッチ素子Ｑ５、Ｑ６を相補的にオン／オフを切り替えるように制御してＰＦＣ動作を実行するようになっている。
【００６９】
この制御により、入力電圧Ｖｉｎの極性が逆相である場合には、第１、第２のチョークコイルＬ１、Ｌ２に流れる電流が、第３のスイッチ素子Ｑ３を介して第１の電源端子ＴＳ１に流れることとなる。
【００７０】
なお、入力電圧Ｖｉｎの極性が逆相である場合、第１及び第２のスイッチ素子Ｑ１、Ｑ２を相補的にオン／オフを切り替えるように制御しつつ第５及び第６のスイッチ素子Ｑ５、Ｑ６を相補的にオン／オフを切り替えるように制御する具体的な動作は、上述の入力電圧Ｖｉｎが正相である場合の第１から第１０の状態の制御と同様である。
【００７１】
次に、以上のような構成を有する電源装置１００の動作の一例について説明する。図２は、図１に示す電源装置１００の入力電圧Ｖｉｎの極性が正相である場合における動作を説明するための図である。また、図３は、図１に示す電源装置１００の入力電圧Ｖｉｎの極性が正相である場合における動作波形の一例を示す図である。なお、図２においては、簡単のため、図１に示す第１ないし第６の駆動部Ｘ１〜Ｘ６および制御部ＣＯＮの構成を省略している。
【００７２】
既述のように、制御部ＣＯＮは、第１の電源端子ＴＳ１の入力電圧の極性に応じて、第１ないし第６の駆動部Ｘ１〜Ｘ６により第１ないし第６のスイッチ素子Ｑ１〜Ｑ６の動作を制御して、ＰＦＣ動作を実行するようになっている。
【００７３】
ここで、例えば、制御部ＣＯＮは、入力電圧Ｖｉｎが正相である場合において、第２、第４及び第６のスイッチ素子Ｑ２、Ｑ４、Ｑ６をオンし且つ第１、第３及び第５のスイッチ素子Ｑ１、Ｑ３、Ｑ５をオフした第１の状態（図３の時刻ｔ１）から、デッドタイムｔｄの経過後、第２のスイッチ素子Ｑ２をオフし且つ第１のスイッチ素子Ｑ１をオンした第２の状態に制御する（図３の時刻ｔ２）。
【００７４】
そして、制御部ＣＯＮは、上記第２の状態に制御した後、この第２の状態から第６のスイッチ素子Ｑ６をオフした第３の状態（図３の時刻ｔ３）に制御する。
【００７５】
これにより、電流蓄積用インダクタＬＡにはマスターアーム（Ｑ１、Ｑ２）とスレーブアーム（Ｑ５、Ｑ６）の位相差の時間だけ、出力電圧Ｖｏｕｔ相当の電圧が印加され、電流蓄積用インダクタＬＡに電流ＩＬＡが蓄積される。このとき、電流蓄積用インダクタＬＡが第５のスイッチ素子（ｎＭＯＳトランジスタ）Ｑ５の寄生容量を放電し、第６のスイッチ素子Ｑ６の電位Ｑ６Ｖｄｓが出力電圧Ｖｏｕｔに到達する。
【００７６】
これにより、第５のスイッチ素子Ｑ５のＺＶＳ動作が可能になる。
【００７７】
そして、制御部ＣＯＮは、上記第３の状態に制御した後、デッドタイムｔｄの経過後、この第３の状態から第５のスイッチ素子Ｑ５をオンした第４の状態に制御する（図３の時刻ｔ４）。このとき、電流蓄積用インダクタＬＡが第１のスイッチ素子Ｑ１及び第５のスイッチ素子Ｑ５に短絡され、電流蓄積用インダクタＬＡの電流が保持される。
【００７８】
そして、制御部ＣＯＮは、上記第４の状態に制御した後、この第４の状態から第１のスイッチ素子Ｑ１をオフした第５の状態に制御する（図３の時刻ｔ５）。このとき、電流蓄積用インダクタＬＡが第２のスイッチ素子（ｎＭＯＳトランジスタ）Ｑ２の寄生容量を放電し、第２のスイッチ素子Ｑ２の電位Ｑ２Ｖｄｓがゼロになる。
【００７９】
そして、制御部ＣＯＮは、上記第５の状態に制御した後、この第５の状態から第２のスイッチ素子Ｑ２をオンした第６の状態に制御する（図３の時刻ｔ６）。
【００８０】
これにより、第２のスイッチ素子Ｑ２のＺＶＳ動作が可能になる。
【００８１】
そして、制御部ＣＯＮは、上記第６の状態に制御した後、この第６の状態から第５のスイッチ素子Ｑ５をオフした第７の状態に制御する（図３の時刻ｔ７）。これにより、電流蓄積用インダクタＬＡにはマスターアーム（Ｑ１、Ｑ２）とスレーブアーム（Ｑ５、Ｑ６）の位相差の時間だけ、上記第３の状態と逆方向の出力電圧Ｖｏｕｔ相当の電圧が印加され、電流蓄積用インダクタＬＡに電流ＩＬＡが蓄積される。このとき、電流蓄積用インダクタＬＡが第６のスイッチ素子（ｎＭＯＳトランジスタ）Ｑ６の寄生容量を放電し、第６のスイッチ素子Ｑ６の電位Ｑ６Ｖｄｓがゼロになる。
【００８２】
これにより、第６のスイッチ素子Ｑ６のＺＶＳ動作が可能になる。
【００８３】
そして、制御部ＣＯＮは、上記第７の状態に制御した後、この第７の状態から第６のスイッチ素子Ｑ６をオンした第８の状態に制御する（図３の時刻ｔ８）。このとき、電流蓄積用インダクタＬＡが第２のスイッチ素子Ｑ２及び第６のスイッチ素子Ｑ６に短絡され、電流蓄積用インダクタＬＡの電流が保持される。
【００８４】
そして、制御部ＣＯＮは、上記第８の状態に制御した後、この第８の状態から第２のスイッチ素子Ｑ２をオフした第９の状態に制御する（図３の時刻ｔ９）。このとき、電流蓄積用インダクタＬＡが第１のスイッチ素子（ｎＭＯＳトランジスタ）Ｑ１の寄生容量を放電し、第１のスイッチ素子Ｑ１の電位Ｑ６Ｖｄｓがゼロになる。
【００８５】
そして、制御部ＣＯＮは、上記第９の状態に制御した後、この第９の状態から第１のスイッチ素子Ｑ１をオンした第１０の状態に制御する（図３の時刻ｔ１０）。
【００８６】
これにより、第１のスイッチ素子Ｑ１のＺＶＳ動作が可能になる。
【００８７】
以降同様の動作を制御部ＣＯＮが実行することとなる。
【００８８】
これにより、入力電圧Ｖｉｎの極性が正相である場合には、第１、第２のチョークコイルＬ１、Ｌ２に流れる電流が、第４のスイッチ素子Ｑ４を介して第２の電源端子ＴＳ２に流れることとなる。
【００８９】
なお、第２のスイッチ素子Ｑ２を制御するＰＷＭ制御信号ＧＰ２の位相は、第６のスイッチ素子Ｑ６を制御するＰＷＭ制御信号ＧＰ６の位相に対して、ずれている。
【００９０】
以上のように、本発明の一態様に係る電源装置は、インターリーブ方式の力率改善回路を含み、負荷に電源を供給する電源装置であって、交流電圧を第１の電源端子と第２の電源端子との間に出力する交流電源と、負荷の高電位側の端子が接続される第１の負荷端子、および、負荷の低電位側の端子が接続される第２の負荷端子と、第１の負荷端子と第２の負荷端子との間に接続された出力コンデンサと、一端が第１の電源端子に接続され、他端が第１ノードに接続された第１のチョークコイル、及び、一端が第１の電源端子に接続され、他端が第２ノードに接続された第２のチョークコイルと、一端が第１ノードに接続され、他端が第２ノードに接続された電流蓄積用インダクタと、一端が第１の負荷端子に接続され、他端が第１ノードに接続された第１のスイッチ素子、及び、一端が第１ノードに接続され、他端が第２の負荷端子に接続された第２のスイッチ素子と、一端が第１の負荷端子に接続され、他端が第２の電源端子に接続された、極性切換用の第３のスイッチ素子、及び、一端が第２の電源端子に接続され、他端が第２の負荷端子に接続された、極性切換用の第４のスイッチ素子と、一端が第１の負荷端子に接続され、他端が第２ノードに接続された第５のスイッチ素子、及び、一端が第２ノードに接続され、他端が第２の負荷端子に接続された第６のスイッチ素子と、第１の電源端子の入力電圧の極性に応じて、第１ないし第６のスイッチ素子の動作を制御する制御部と、を備える。
【００９１】
例えば、制御部は、入力電圧が正相である場合において、第２、第４及び第６のスイッチ素子をオンし且つ第１、第３及び第５のスイッチ素子をオフした第１の状態から、第２のスイッチ素子をオフし且つ第１のスイッチ素子をオンした第２の状態に制御し、第２の状態に制御した後、第２の状態から第６のスイッチ素子をオフした第３の状態に制御し、第３の状態に制御した後、第３の状態から第５のスイッチ素子をオンした第４の状態に制御する。これにより、第５のスイッチ素子をＺＶＳ動作させることができる。
【００９２】
このように、本発明に係る電源装置は、簡素化された構成でＺＶＳ動作しつつ、力率改善を図ることができる。
【００９３】
（変形例）
ここで、図４は、本発明の一態様である第１の実施形態の変形例に係る電源装置２００の構成の一例を示す図である。なお、図４において、図１と同じ符号は、図１に示す電源装置１００と同様の構成を示し、その説明を省略する。また、図４においては、簡単のため、駆動部および制御部の構成を省略している。
【００９４】
図４に示すように、変形例に係る電源装置２００は、例えば、交流電源ＡＣＳと、第１の電源端子ＴＳ１と、第２の電源端子ＴＳ２と、第１の負荷端子ＴＯＵＴ１と、第２の負荷端子ＴＯＵＴ２と、第１のチョークコイルＬ１と、第２のチョークコイルＬ２と、電流蓄積用インダクタＬＡと、第１のスイッチ素子Ｑ１と、第２のスイッチ素子Ｑ２と、極性切換用の第３のスイッチ素子Ｑ３と、極性切換用の第４のスイッチ素子Ｑ４と、第５のスイッチ素子Ｑ５と、第６のスイッチ素子Ｑ６と、出力コンデンサＣＯＵＴと、第１のノードＮ１と、第２のノードＮ２と、第３のチョークコイルＬ３と、第４のチョークコイルＬ４と、電流蓄積用インダクタＬＢと、第７のスイッチ素子Ｑ７と、第８のスイッチ素子Ｑ８と、第９のスイッチ素子Ｑ９と、第１０のスイッチ素子Ｑ１０と、第３のノードＮ３と、第４のノードＮ４と、を備える。
【００９５】
すなわち、図４に示す変形例に係る電源装置２００は、図１に示す電源装置１００と比較して、第３のチョークコイルＬ３と、第４のチョークコイルＬ４と、電流蓄積用インダクタＬＢと、第７のスイッチ素子Ｑ７と、第８のスイッチ素子Ｑ８と、第９のスイッチ素子Ｑ９と、第１０のスイッチ素子Ｑ１０と、第３のノードＮ３と、第４のノードＮ４とを、さらに備えている。
【００９６】
例えば、図４に示すように、第３のチョークコイルＬ３は、一端が第１の電源端子ＴＳ１に接続され、他端が第３ノードＮ３に接続されている。
【００９７】
また、第４のチョークコイルＬ４は、一端が第１の電源端子ＴＳ１に接続され、他端が第４ノードＮ４に接続されている。
【００９８】
また、ハイサイドの第７のスイッチ素子Ｑ７は、一端（ドレイン）が第１の負荷端子ＴＯＵＴ１に接続され、他端（ソース）が第３ノードＮ３に接続されている。なお、この第７のスイッチ素子Ｑ７は、例えば、図１に示すように、寄生容量を有するｎＭＯＳトランジスタである。
【００９９】
そして、ローサイドの第８のスイッチ素子Ｑ８は、一端（ドレイン）が第３ノードＮ３に接続され、他端（ソース）が第２の負荷端子ＴＯＵＴ２に接続されている。なお、この第８のスイッチ素子Ｑ８は、例えば、図１に示すように、寄生容量を有するｎＭＯＳトランジスタである。
【０１００】
また、ハイサイドの第９のスイッチ素子Ｑ９は、一端（ドレイン）が第１の負荷端子ＴＯＵＴ１に接続され、他端（ソース）が第４ノードＮ４に接続されている。なお、この第９のスイッチ素子Ｑ９は、例えば、図１に示すように、寄生容量を有するｎＭＯＳトランジスタである。
【０１０１】
そして、ローサイドの第１０のスイッチ素子Ｑ１０は、一端（ドレイン）が第４ノードＮ４に接続され、他端（ソース）が第２の負荷端子ＴＯＵＴ２に接続されている。なお、この第１０のスイッチ素子Ｑ１０は、例えば、図１に示すように、寄生容量を有するｎＭＯＳトランジスタである。
【０１０２】
なお、第７ないし第１０のスイッチ素子Ｑ７〜Ｑ１０にｎＭＯＳトランジスタを用いているが、例えば、シリコンパワーデバイス、ＧａＮパワーデバイス、ＳｉＣパワーデバイス、ＩＧＢＴなどであってもよい。
【０１０３】
また、電流蓄積用インダクタＬＢは、例えば、図１に示すように、一端が第３ノードＮ３に接続され、他端が第４ノードＮ４に接続されている。
【０１０４】
さらに、この電流蓄積用インダクタＬＢの断面積は、第３および第４のチョークコイルＬ３、Ｌ４の断面積よりも小さいくなるように設定されているとよい。
【０１０５】
さらに、この電流蓄積用インダクタＬＢに流れる電流の平均値は、第３および第４のチョークコイルＬ３、Ｌ４に流れる電流の平均値よりも小さくなるように設定されているとよい。
【０１０６】
さらに、この電流蓄積用インダクタＬＢのインダクタンスは、第３および第４のチョークコイルＬ３、Ｌ４のインダクタンスよりも大きくなるように設定されているとよい。
【０１０７】
また、制御部ＣＯＮは、第１ないし第１０のスイッチ素子Ｑ１〜Ｑ１０であるｎＭＯＳトランジスタのゲート・ソース間の電圧（ゲートパルス信号（パルス波のＰＷＭ制御信号）ＧＰ１〜ＧＰ１０）を制御して、当該ｎＭＯＳトランジスタのオン／オフを制御するようになっている。なお、上記ＰＷＭ制御信号のパルス波には、デッドタイムが設定されている。
【０１０８】
特に、制御部ＣＯＮは、第１の電源端子ＴＳ１の入力電圧Ｖｉｎの極性に応じて、第１ないし第１０のスイッチ素子Ｑ１〜Ｑ１０の動作を制御して、ＰＦＣ動作を実行するようになっている。
【０１０９】
既述のように、本実施形態においては、第１ないし第１０のスイッチ素子Ｑ１〜Ｑ１０は、それぞれ寄生容量を有するＭＯＳトランジスタである。そして、制御部ＣＯＮは、パルス波のＰＷＭ制御信号ＧＰ１〜ＧＰ１０により、ＭＯＳトランジスタのゲート・ソース間の電圧を制御して、ＭＯＳトランジスタＱ１〜Ｑ１０のオン／オフを制御するようになっている。
【０１１０】
なお、第１のチョークコイルＬ１、第２のチョークコイルＬ２、及び電流蓄積用インダクタＬＡと、第３のチョークコイルＬ３、第４のチョークコイルＬ４、及び電流蓄積用インダクタＬＢとは、回路的に対称の関係になっている。さらに、第１、第２、第５、第６のスイッチ素子Ｑ１、Ｑ２、Ｑ５、Ｑ６と、第７ないし第１０のスイッチ素子Ｑ７〜Ｑ１０とは、回路的に対称の関係になっており、動作位相が１８０度ずれている。
【０１１１】
すなわち、制御部ＣＯＮは、例えば、第１のスイッチ素子Ｑ１に供給するＰＷＭ制御信号ＧＰ１と、第７のスイッチ素子Ｑ７に供給するＰＷＭ制御信号ＧＰ７との位相が１８０度ずれるように制御する。さらに、制御部ＣＯＮは、例えば、第２のスイッチ素子Ｑ２に供給するＰＷＭ制御信号ＧＰ２と、第８のスイッチ素子Ｑ８に供給するＰＷＭ制御信号ＧＰ８との位相が１８０度ずれるように制御する。さらに、制御部ＣＯＮは、例えば、第５のスイッチ素子Ｑ５に供給するＰＷＭ制御信号ＧＰ５と、第９のスイッチ素子Ｑ９に供給するＰＷＭ制御信号ＧＰ９との位相が１８０度ずれるように制御する。さらに、制御部ＣＯＮは、例えば、第６のスイッチ素子Ｑ６に供給するＰＷＭ制御信号ＧＰ６と、第１０のスイッチ素子Ｑ１０に供給するＰＷＭ制御信号ＧＰ１０とが同様になるように制御する。
【０１１２】
ここで、制御部ＣＯＮは、第１の電源端子ＴＳ１の入力電圧Ｖｉｎの極性が正相である場合には、ＰＦＣ動作時において、極性切換用の第３のスイッチ素子Ｑ３をオフし且つ極性切換用の第４のスイッチ素子Ｑ４をオンするようになっている。
【０１１３】
そして、制御部ＣＯＮは、この入力電圧Ｖｉｎが正相である場合、第３のスイッチ素子Ｑ３をオフし且つ第４のスイッチ素子Ｑ４をオンした状態で、第７及び第８のスイッチ素子Ｑ７、Ｑ２８を相補的にオン／オフを切り替えるように制御しつつ第９及び第１０のスイッチ素子Ｑ９、Ｑ１０を相補的にオン／オフを切り替えるように制御してＰＦＣ動作を実行するようになっている。
【０１１４】
例えば、制御部ＣＯＮは、入力電圧Ｖｉｎが正相である場合において、第８、第４及び第１０のスイッチ素子Ｑ８、Ｑ４、Ｑ１０をオンし且つ第７、第３及び第９のスイッチ素子Ｑ７、Ｑ３、Ｑ９をオフした第１の状態から、第８のスイッチ素子Ｑ８をオフし且つ第７のスイッチ素子Ｑ７をオンした第２の状態に制御するようになっている。
【０１１５】
さらに、制御部ＣＯＮは、上記第２の状態に制御した後、この第２の状態から第１０のスイッチ素子Ｑ１０をオフした第３の状態に制御するようになっている。
【０１１６】
そして、制御部ＣＯＮは、上記第３の状態に制御した後、この第３の状態から第９のスイッチ素子Ｑ９をオンした第４の状態に制御するようになっている。
【０１１７】
これにより、第９のスイッチ素子Ｑ９のＺＶＳ動作が可能になる。
【０１１８】
また、制御部ＣＯＮは、上記第４の状態に制御した後、この第４の状態から第７のスイッチ素子Ｑ７をオフした第５の状態に制御するようになっている。
【０１１９】
そして、制御部ＣＯＮは、上記第５の状態に制御した後、この第５の状態から第８のスイッチ素子Ｑ８をオンした第６の状態に制御するようになっている。  
これにより、第８のスイッチ素子Ｑ８のＺＶＳ動作が可能になる。
【０１２０】
また、制御部ＣＯＮは、上記第６の状態に制御した後、この第６の状態から第９のスイッチ素子Ｑ９をオフした第７の状態に制御するようになっている。
【０１２１】
そして、制御部ＣＯＮは、上記第７の状態に制御した後、この第７の状態から第１０のスイッチ素子Ｑ１０をオンした第８の状態に制御するようになっている。
【０１２２】
これにより、第１０のスイッチ素子Ｑ１０のＺＶＳ動作が可能になる。
【０１２３】
これらの動作において、第２のスイッチＱ２と第６のスイッチＱ６、第１のスイッチＱ１と第５のスイッチＱ５、第８のスイッチＱ８と第１０のスイッチＱ１０、および、第７のスイッチＱ７と第９のスイッチＱ９、のぞれぞれの動作時間差は小さく設定されている。
【０１２４】
また、制御部ＣＯＮは、上記第８の状態に制御した後、この第８の状態から第８のスイッチ素子Ｑ８をオフした第９の状態に制御するようになっている。
【０１２５】
そして、制御部ＣＯＮは、上記第９の状態に制御した後、この第９の状態から第７のスイッチ素子Ｑ７をオンした第１０の状態に制御するようになっている。
【０１２６】
これにより、第７のスイッチ素子Ｑ７のＺＶＳ動作が可能になる。
【０１２７】
この制御により、入力電圧Ｖｉｎの極性が正相である場合には、第３、第４のチョークコイルＬ３、Ｌ４に流れる電流が、第４のスイッチ素子Ｑ４を介して第２の電源端子ＴＳ２に流れることとなる。
【０１２８】
一方、制御部ＣＯＮは、第１の電源端子ＴＳ１の入力電圧Ｖｉｎの極性が逆相である場合には、ＰＦＣ動作時において、極性切換用の第３のスイッチ素子Ｑ３をオンし且つ極性切換用の第４のスイッチ素子Ｑ４をオフするようになっている。
【０１２９】
そして、制御部ＣＯＮは、この入力電圧Ｖｉｎが逆相である場合、第３のスイッチ素子Ｑ３をオンし且つ第４のスイッチ素子Ｑ４をオフした状態で、第７及び第８のスイッチ素子Ｑ７、Ｑ８を相補的にオン／オフを切り替えるように制御しつつ第９及び第１０のスイッチ素子Ｑ９、Ｑ１０を相補的にオン／オフを切り替えるように制御してＰＦＣ動作を実行するようになっている。
【０１３０】
この制御により、入力電圧Ｖｉｎの極性が逆相である場合には、第３、第４のチョークコイルＬ３、Ｌ４に流れる電流が、第３のスイッチ素子Ｑ３を介して第１の電源端子ＴＳ１に流れることとなる。
【０１３１】
なお、入力電圧Ｖｉｎが逆相である場合、第７及び第８のスイッチ素子Ｑ７、Ｑ８を相補的にオン／オフを切り替えるように制御しつつ第９及び第１０のスイッチ素子Ｑ９、Ｑ１０を相補的にオン／オフを切り替えるように制御する具体的な動作は、上述の入力電圧Ｖｉｎが正相である場合の第１から第１０の状態の制御と同様である。
【０１３２】
この電源装置２００のその他の構成及び機能は、図１に示す第１の実施形態に係る電源装置１００と同様である。
【０１３３】
次に、以上のような構成を有する変形例に係る電源装置２００の動作の一例について説明する。
【０１３４】
また、図５は、図４に示す電源装置２００の入力電圧Ｖｉｎの極性が正相である場合における動作波形の一例を示す図である。また、図５においては、省略されているゲートパルス信号ＧＰ２、ＧＰ６は、ＰＦＣ動作においては、ゲートパルス信号ＧＰ１、ＧＰ５を反転した信号である。
【０１３５】
制御部ＣＯＮは、第１の電源端子ＴＳ１の入力電圧Ｖｉｎの極性が逆相である場合には、ＰＦＣ動作時において、極性切換用の第３のスイッチ素子Ｑ３をオンし且つ極性切換用の第４のスイッチ素子Ｑ４をオフする。
【０１３６】
そして、制御部ＣＯＮは、この入力電圧Ｖｉｎの極性が正相である場合、例えば、図５に示すように、第３のスイッチ素子Ｑ３をオフし且つ第４のスイッチ素子Ｑ４をオンした状態で、第７及び第８のスイッチ素子Ｑ７、Ｑ８を相補的にオン／オフを切り替えるように制御しつつ第９及び第１０のスイッチ素子Ｑ９、Ｑ１０を相補的にオン／オフを切り替えるように制御してＰＦＣ動作を実行する。
【０１３７】
この制御により、入力電圧Ｖｉｎの極性が正相である場合には、第３、第４のチョークコイルＬ３、Ｌ４に流れる電流が、第４のスイッチ素子Ｑ４を介して第１の電源端子ＴＳ１に流れることとなる。
【０１３８】
そして、第１の実施形態と同様に、第１、第２、第５、第６のスイッチ素子Ｑ１、Ｑ２、Ｑ５、Ｑ６と、第７ないし第１０のスイッチ素子Ｑ７〜Ｑ１０とが、ＺＶＳ動作することとなる。
【０１３９】
すなわち、変形例に係る電源装置２００は、第１の実施形態と同様に、簡素化された構成でＺＶＳ動作しつつ、力率改善を図ることができる。
【０１４０】
また、第１、第２、第５、第６のスイッチ素子Ｑ１、Ｑ２、Ｑ５、Ｑ６と、第７ないし第１０のスイッチ素子Ｑ７〜Ｑ１０と、の間で１８０度インターリーブ動作が可能になる。
【０１４１】
さらに、電流蓄積用インダクタＬＡおよび電流蓄積用インダクタＬＢの小型化を図ることもできる。
【０１４２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【０１４３】
１００  電源装置
ＡＣＳ  交流電源
ＴＳ１  第１の電源端子
ＴＳ２  第２の電源端子
ＴＯＵＴ１  第１の負荷端子
ＴＯＵＴ２  第２の負荷端子
Ｌ１  第１のチョークコイル
Ｌ２  第２のチョークコイル
Ｌ３  第３のチョークコイル
Ｌ４  第４のチョークコイル
Ｑ１  第１のスイッチ素子
Ｑ２  第２のスイッチ素子
Ｑ３  第３のスイッチ素子
Ｑ４  第４のスイッチ素子
Ｑ５  第５のスイッチ素子
Ｑ６  第６のスイッチ素子
Ｑ７  第７のスイッチ素子
Ｑ８  第８のスイッチ素子
Ｑ９  第９のスイッチ素子
Ｑ１０  第１０のスイッチ素子
Ｘ１  第１の駆動部
Ｘ２  第２の駆動部
Ｘ３  第３の駆動部
Ｘ４  第４の駆動部
Ｘ５  第５の駆動部
Ｘ６  第６の駆動部
ＣＯＮ  制御部
ＣＯＵＴ  出力コンデンサ
Ｎ１  第１のノード
Ｎ２  第２のノード
Ｎ３  第３のノード
Ｎ４  第４のノード
ＬＡ  電流蓄積用インダクタ
ＬＢ  電流蓄積用インダクタ
【図１】
2018019489.tif 000003
【図２】
2018019489.tif 000004
【図３】
2018019489.tif 000005
【図４】
2018019489.tif 000006
【図５】
2018019489.tif 000007