(57)【要約】【課題】表示品質を改善する。【解決手段】ディスプレイコントローラと、ｍ×ｎの画素で構成された表示パネルを有する表示装置である。前記ディスプレイコントローラは、ｉ列の信号線とｊ−１行目の走査線とに接続された第１の画素に表示する第１の表示データと、前記ｉ列の信号線とｊ行目の走査線とに接続された第２の画素に表示する第２の表示データと、を比較し差分値の絶対値を算出するステップを有している。複数の前記絶対値の結果から、最大値を抽出するステップを有している。前記最大値に応じて、前記ｊ行目の走査線の第１の選択期間を決定するステップを有する表示装置。【選択図】図１
2018128675.tif 000002
【特許請求の範囲】
【請求項１】
ディスプレイコントローラと、１乃至ｍ列の信号線と、１乃至ｎ行の走査線と、前記走査線と前記信号線とが交差する位置に配置された複数の画素で構成された表示パネルを有する表示装置の駆動方法であって、
前記ディスプレイコントローラは、
ｉ列の信号線とｊ−１行目の走査線とに接続された第１の画素に表示する第１の表示データと、前記ｉ列の信号線とｊ行目の走査線とに接続された第２の画素に表示する第２の表示データと、を比較し差分値の絶対値を算出するステップと、
前記絶対値の結果から、最大値を抽出するステップと、
前記最大値に応じて、前記ｊ行目の走査線の第１の選択期間を決定するステップと、
を有することを特徴とする表示装置の駆動方法。
【請求項２】
請求項１において、
前記ディスプレイコントローラは、
複数の前記絶対値の結果から、前記第１の表示データと、前記第２の表示データと、が同じと判断するステップと、
前記第１の表示データと、前記第２の表示データと、が同じと判断することで、前記ｊ−１行目の走査線と、前記ｊ行目の走査線と、を同時に選択するステップと、
前記ｉ列の信号線に接続された前記第１の画素と、前記第２の画素とを、前記第１の表示データで同時に更新するステップと、
を有することを特徴とする表示装置の駆動方法。
【請求項３】
請求項１又は請求項２のいずれかにおいて、
前記信号線は、さらに寄生容量を有し、
前記ディスプレイコントローラは、
前記ｊ−１行目の走査線と、前記ｎ行目の走査線と、を同時に選択するステップと、
前記ｉ列目の信号線が接続する前記第１の画素と、前記第２の画素と、前記ｉ列目の信号線が有する前記寄生容量とに、前記第１の表示データを与えるステップと、
前記ｊ−１行目の走査線を非選択にするステップと、
前記ｊ行目の走査線を選択するときに、前記差分値を前記ｉ列目の信号線に与えるステップと、
前記第２の画素を更新するためのデータ書き込み期間を削減するステップと、
を有することを特徴とする表示装置の駆動方法。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記ディスプレイコントローラは、
抽出された前記最大値に応じて、前記第１の選択期間を分類するステップと、
１フレーム期間を走査線の段数で割って算出する第２の選択期間と比較するステップと、
前記第１の選択期間が、前記第２の選択期間より短い期間に決定するステップと、
を有することを特徴とする表示装置の駆動方法。
【請求項５】
請求項１乃至請求項３のいずれか一において、
前記ディスプレイコントローラは、
抽出された前記最大値に応じて、前記第１の選択期間を分類するステップと、
１フレーム期間を走査線の段数で割って算出する第２の選択期間と比較するステップと、
前記第１の選択期間が、前記第２の選択期間より長い期間に決定するステップと、
を有することを特徴とする表示装置の駆動方法。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記表示パネルは、トランジスタを有し、
前記トランジスタは、半導体層にアモルファスシリコンを有する表示装置の駆動方法。
【請求項７】
請求項１乃至請求項５のいずれか一において、
前記表示パネルは、トランジスタを有し、
前記トランジスタは、半導体層に多結晶シリコンを有する表示装置の駆動方法。
【請求項８】
請求項１乃至請求項５のいずれか一において、
前記表示パネルは、トランジスタを有し、
前記トランジスタは、半導体層に金属酸化物を有する表示装置の駆動方法。
【請求項９】
請求項８において、
前記表示パネルは、トランジスタを有し、
前記トランジスタは、バックゲートを有することを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、表示装置の駆動方法に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、又は、製造方法に関する。又は、本発明は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、又はそれらの製造方法に関する。
【０００３】
なお、本明細書等において、半導体装置は、半導体特性を利用することで機能しうる素子、回路、又は装置等を指す。一例としては、トランジスタ、ダイオード等の半導体素子は半導体装置である。また別の一例としては、半導体素子を有する回路は、半導体装置である。また別の一例としては、半導体素子を有する回路を備えた装置は、半導体装置である。
【背景技術】
【０００４】
表示装置は、スマートフォン、タブレット、電子ブック等の携帯用電子機器、さらにモニタや、ＴＶ、デジタルサイネージなどの電子機器に組み込まれている。電子機器に用いられる表示装置は、より高精細な表示品質が求められている。さらに、携帯用電子機器は、長時間使用できることが求められている。また電子機器は、低電力で使用できることが求められている。
【０００５】
表示装置に用いられる薄膜トランジスタは、単極性の回路構成によって駆動回路を構成することが多く、一例としては、特許文献１に記載の構成が挙げられる。
【０００６】
低電力化を実現する技術の一つは、トランジスタに適用可能な半導体材料としての金属酸化物が注目されている。例えば、金属酸化物として酸化亜鉛、又はＩｎ−Ｇａ−Ｚｎ系酸化物を用いてトランジスタを作製する技術が特許文献２に開示されている。半導体層に、金属酸化物を有するトランジスタをＯＳトランジスタという。
【０００７】
ＯＳトランジスタはオフ電流が非常に小さい。そのことを利用して、静止画像を表示する際のリフレッシュ頻度を少なくし、液晶ディスプレイの消費電力を低減する技術が特許文献３に開示されている。なお、本明細書において、上述の表示装置の消費電力を減らす技術を、「アイドリング・ストップ駆動」もしくは「ＩＤＳ駆動」と呼称する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１１−１２０２２１号公報
【特許文献２】特開２００７−１２３８６１号公報
【特許文献３】特開２０１１−１４１５２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
電子機器に用いられる表示装置は、医療機器などで使用される機会が多くなってきている。医療機器に用いられる表示装置は、解像度の向上によって表示内容から微小な変化を認識できるようになり、病変が早期に検出できるようになってきた。ただし、表示装置が高い解像度を得るためには、表示装置が有する画素数が増大する課題がある。また画素数の増大は表示を更新するための表示データ量が増大し、表示を更新するための期間が不足する課題がある。
【００１０】
高い解像度を有する表示装置は、画素数の増大に伴いデータを更新するための電力も増大する問題がある。また、タッチパネルと表示装置を有する表示モジュールは、タッチパネルによるタッチ検出と、表示の更新と、を同時に動作させると、表示の更新動作がタッチパネルに干渉し、タッチ検出の精度を低下させる問題がある。
【００１１】
デジタルサイネージなどの高解像度を有する電子機器は、静止画を用いることが多い。表示装置は、連続する複数行を繰り返し同じ表示データで表示することがある。複数行を同じ表示データで更新するときも、表示装置が表示を更新するための電力を消費する問題がある。
【００１２】
上記問題に鑑み、本発明の一態様は、新規な構成の表示装置を提供することを課題の一とする。又は、本発明の一態様は、表示の更新データに応じて走査線を選択する期間を制御する表示装置を提供することを課題の一とする。又は、本発明の一態様は、表示の品質を改善する表示装置を提供することを課題の一とする。又は、本発明の一態様は、消費電力を低減させる電子機器を提供することを課題の一とする。
【００１３】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題のすべてを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【００１４】
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、及び／又は他の課題のうち、少なくとも一つの課題を解決するものである。
【課題を解決するための手段】
【００１５】
本発明の一態様は、ディスプレイコントローラと、１乃至ｍ列の信号線と、１乃至ｎ行の走査線と、走査線と信号線とが交差する位置に配置された複数の画素で構成された表示パネルを有する表示装置の駆動方法であって、ディスプレイコントローラは、ｍ列の信号線とｎ−１行目の走査線とに接続された第１の画素に表示する第１の表示データと、ｍ列の信号線とｎ行目の走査線とに接続された第２の画素に表示する第２の表示データと、を比較し差分値の絶対値を算出するステップと、絶対値の結果から、最大値を抽出するステップと、最大値に応じて、ｎ行目の走査線の第１の選択期間を決定するステップと、を有することを特徴とする表示装置の駆動方法である。
【００１６】
上記構成において、ディスプレイコントローラは、複数の絶対値の結果から、第１の表示データと、第２の表示データと、が同じと判断するステップと、第１の表示データと、第２の表示データと、が同じと判断することで、ｎ−１行目の走査線と、ｎ行目の走査線と、を同時に選択するステップと、ｍ列の信号線に接続された第１の画素と、第２の画素とを、第１の表示データで同時に更新するステップと、を有することを特徴とする表示装置の駆動方法が好ましい。
【００１７】
上記各構成において、信号線は、さらに寄生容量を有し、ディスプレイコントローラは、ｎ−１行目の走査線と、ｎ行目の走査線と、を同時に選択するステップと、ｍ列目の信号線が接続する第１の画素と、第２の画素と、ｍ列目の信号線が有する寄生容量とに、第１の表示データを与えるステップと、ｎ−１行目の走査線を非選択にするステップと、ｎ行目の走査線を選択するときに、差分値をｍ列目の信号線に与えるステップと、第２の画素を更新するためのデータ書き込み期間を削減するステップと、を有することを特徴とする表示装置の駆動方法が好ましい。
【００１８】
上記各構成において、ディスプレイコントローラは、抽出された最大値に応じて、第１の選択期間を分類するステップと、１フレーム期間を走査線の段数で割って算出する第２の選択期間と比較するステップと、第１の選択期間が、第２の選択期間より短い期間に決定するステップと、を有することを特徴とする表示装置の駆動方法が好ましい。
【００１９】
上記各構成において、ディスプレイコントローラは、抽出された最大値に応じて、第１の選択期間を分類するステップと、１フレーム期間を走査線の段数で割って算出する第２の選択期間と比較するステップと、第１の選択期間が、第２の選択期間より長い期間に決定するステップと、を有することを特徴とする表示装置の駆動方法が好ましい。
【００２０】
上記各構成において、表示パネルは、トランジスタを有し、トランジスタは、半導体層に多結晶シリコンを有する表示装置の駆動方法が好ましい。
【００２１】
上記各構成において、表示パネルは、トランジスタを有し、トランジスタは、半導体層に金属酸化物を有する表示装置の駆動方法が好ましい。
【００２２】
上記各構成において、表示パネルは、トランジスタを有し、トランジスタは、バックゲートを有することを特徴とする表示装置の駆動方法が好ましい。
【発明の効果】
【００２３】
本発明の一態様は、新規な構成の表示装置を提供することができる。又は、本発明の一態様は、表示の更新データに応じて走査線を選択する期間を制御する表示装置を提供することができる。又は、本発明の一態様は、表示の品質を改善する表示装置を提供することができる。又は、本発明の一態様は、消費電力を低減させる電子機器を提供することができる。
【００２４】
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び／又は他の効果のうち、少なくとも一つの効果を有するものである。したがって本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
【図面の簡単な説明】
【００２５】
【図１】電子機器の構成を説明する図。
【図２】（Ａ）表示装置の構成を説明する図。（Ｂ）画素を説明する回路図。
【図３】（Ａ）画素の電位変化を示す特性図。（Ｂ）画素の電位変化を示す特性図。
【図４】（Ａ）表示装置の構成を説明する図。（Ｂ）表示装置の構成を説明する図。
【図５】表示装置の構成を説明する図。
【図６】ゲートドライバの構成を説明する図。
【図７】ゲートドライバの構成を説明する図。
【図８】表示装置のタイミングチャート。
【図９】表示装置のタイミングチャート。
【図１０】表示装置の構成を説明する図。
【図１１】表示装置の構成を説明する図。
【図１２】表示装置の構成を説明する図。
【図１３】表示装置の構成を説明する図。
【図１４】表示装置の構成を説明する図。
【図１５】表示装置の構成を説明する図。
【図１６】レーザ照射方法及びレーザ結晶化装置を説明する図。
【図１７】レーザ照射方法を説明する図。
【図１８】電子機器を説明する図。
【発明を実施するための形態】
【００２６】
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２７】
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。
【００２８】
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
【００２９】
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
【００３０】
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
【００３１】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
【００３２】
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
【００３３】
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
【００３４】
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００３５】
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。
【００３６】
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。したがって、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、又は、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
【００３７】
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓが−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、又は、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
【００３８】
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
【００３９】
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、又は１２５℃におけるオフ電流を表す場合がある。又は、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、又は、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、又は、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
【００４０】
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、又は２０Ｖにおけるオフ電流を表す場合がある。又は、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、又は、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、又は、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
【００４１】
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
【００４２】
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
【００４３】
なお、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。
【００４４】
（実施の形態１）
本実施の形態では、高精細な表示を可能とする表示装置の駆動方法について、図１乃至図９を用いて説明する。
【００４５】
図１は、電子機器１００の構成を示している。電子機器１００は、プロセッサ１０１と、通信モジュール１０２と、表示装置１０３と、外部記憶装置１０６と、を有している。表示装置１０３は、ディスプレイコントローラ１０４と、表示パネル１０５と、を有している。ディスプレイコントローラ１０４は、フレームメモリ１１１と、演算回路１１２と、タイミング制御回路１１３と、ゲートドライバ１１４と、ソースドライバ１１５とを有している。
【００４６】
電子機器１００は、ネットワーク上のサーバから通信モジュール１０２を介して、有線通信もしくは無線通信を用いて表示データを受信することができる。表示データは、外部記憶装置１０６からの入力を用いてもよい。外部記憶装置１０６は、ＨＤＤ、光ディスク、磁気ディスク、磁気テープ、ＵＳＢ接続が可能な不揮発性メモリ、又は、外部より挿入された不揮発性メモリであることが好ましい。
【００４７】
表示装置１０３の詳細は図２で説明するが、表示装置１０３が有する表示パネル１０５は、１乃至ｍ列の信号線と、１乃至ｎ行の走査線と、信号線と走査線が交差する位置に配置された、複数の画素によって構成されている。本実施の形態では、表示パネル１０５が複数の画素を有し、ゲートドライバ１１４又はソースドライバ１１５は、外付けのＩＣを用いた例として説明する。説明の便宜上、ゲートドライバ１１４及びソースドライバ１１５は、ディスプレイコントローラ１０４に含まれる構成とする。ｍ、及びｎは、２以上の整数である。ただし、表示パネル１０５は、画素と、ゲートドライバ１１４又はソースドライバ１１５のいずれかもしくは両方が一つの基板上に形成されてもよい。
【００４８】
プロセッサ１０１は、通信モジュール１０２と、ディスプレイコントローラ１０４と、外部記憶装置１０６と、を制御することができる。ディスプレイコントローラ１０４が有するフレームメモリ１１１は、通信モジュール１０２によって受信された表示データ又は外部記憶装置１０６に保存された表示データを保存することができる。
【００４９】
演算回路１１２は、フレームメモリ１１１に保存されたｎ−１行目の走査線とｍ列目の信号線とに接続された画素の第１の表示データと、ｎ行目の走査線とｍ列目の信号線とに接続された画素の第２の表示データとの差分を差分値として算出することができる。差分値は、１乃至ｍ列のそれぞれで算出される。差分値は、表示データの差のみに着目するため絶対値に変換される。
【００５０】
演算回路１１２は、ｎ行目の走査線に接続された画素に与えられるそれぞれの第２の表示データと、ｎ−１行目の走査線に接続された画素に与えられるそれぞれの第１の表示データとの差分を、ｍ個の絶対値として得ることができる。演算回路１１２は、ｍ個の絶対値の最大値を抽出することができる。演算回路１１２は、ｎ行目の最大値をタイミング制御回路１１３に与えることができる。
【００５１】
タイミング制御回路１１３は、受け取った最大値から、ｎ行目の走査線を選択する期間を決定することができる。タイミング制御回路１１３は、ゲートドライバ１１４に対し、ｎ行目の走査線の選択期間を制御するための制御信号を与えることができる。また、タイミング制御回路１１３は、ソースドライバ１１５に対し表示データを信号線に出力する期間を与えることでできる。したがって、ゲートドライバ１１４が走査線を選択する選択期間に同期して、ソースドライバ１１５は、信号線に表示データを出力することができる。
【００５２】
図２（Ａ）は、表示装置１０３の構成を示している。表示装置１０３は、表示パネル１０５と、複数のゲートドライバ１１４と、複数のソースドライバ１１５と、を有している。表示パネル１０５は、１乃至ｍ列の信号線と、１乃至ｎ行の走査線と、画素１０５Ｐ（１、１）乃至画素１０５Ｐ（ｍ、ｎ）とを有している。画素１０５Ｐは、信号線と、走査線とが電気的に接続されている。
【００５３】
図２（Ｂ）に画素１０５Ｐ（ｉ、ｊ）の一例を示している。画素１０５Ｐ（ｉ、ｊ）は、選択トランジスタＰ１と、容量素子Ｐ２と、表示素子Ｐ３とを有している。表示素子Ｐ３は、液晶素子であることが好ましい。もしくは、画素１０５Ｐ（ｉ、ｊ）は、表示素子Ｐ３に発光素子をしてもよい。ただし、表示素子Ｐ３に発光素子を用いたときは、表示の階調を制御するために駆動用トランジスタを有することが好ましい。なお、ｉ、ｊは、１以上の自然数である。但し、以降において画素１０５Ｐ（ｉ、ｊ）を説明するとき、画素１０５Ｐと読み替えて説明する場合がある。
【００５４】
図２（Ａ）では、左側に配置されたゲートドライバ１１４が表示パネル１０５の走査線の奇数行に電気的に接続され、右側に配置されたゲートドライバ１１４が表示パネル１０５の走査線の偶数行に電気的に接続される例を示している。
【００５５】
図２（Ａ）では、上側に配置されたソースドライバ１１５が表示パネル１０５の信号線の奇数列に電気的に接続され、下側に配置されたソースドライバ１１５が表示パネル１０５の信号線の偶数列に電気的に接続される例を示している。
【００５６】
信号線には、複数の走査線との間に絶縁層を介して重なる領域を有しているため、寄生容量Ｃｐが生成される。寄生容量Ｃｐは、画素１０５Ｐが有する容量素子Ｐ２の容量より十分に大きい。したがって、容量素子Ｐ２の表示データを更新するときは、容量素子Ｐ２と寄生容量Ｃｐとを一つの合成容量素子として充放電する必要がある。特に４Ｋ（３８４０×２１６０）、８Ｋ（７６８０×４３２０）、１６Ｋ（１５３６０×８６４０）、もしくはそれ以上の画素数を有する表示装置のときは、寄生容量Ｃｐの影響度が大きくなる。
【００５７】
図３（Ａ）は、画素を電位Ｖｄａｔａで更新するとき、画素１０５Ｐが有する容量素子Ｐ２の電位の変化を示す特性図の例を示している。容量素子Ｐ２の電位の立ち上がり時間Ｔｓｒは、式（１）で表すことができる。変数Ｒは画素に接続される信号線の抵抗成分を示している。変数Ｃｓｙは容量素子Ｐ２と信号線に生成された寄生容量Ｃｐの合成容量を示している。Ｒａｔｉｏは、電位Ｖｄａｔａに対する到達度［％］を電位Ｖｉとして示している。よって、Ｒａｔｉｏは、式（２）で表すことができる。
【００５８】
Ｔｓｒ＝Ｒ・Ｃｓｙ・ｌｎ（１／（１−Ｒａｔｉｏ））  （１）
【００５９】
Ｒａｔｉｏ＝Ｖｉ／Ｖ０  （２）
【００６０】
ここで、変数について説明する。表示データＤｄａｔａは、フレームメモリ１１１に保存されているデジタル値であり、画素に表示データを与えるときは、ソースドライバ１１５にてデジタルアナログ変換され、アナログ値として電位Ｖｄａｔａに変換される。よって表示データが階調０のときはＤｄａｔａがデジタル値“０”を示し、アナログ値として電位Ｖ０が示される。
【００６１】
図３（Ａ）又は図３（Ｂ）では、Ｒａｔｉｏ＝０．９５が与えられた例を示している。表示データが理想的に更新されたときを１．００とするとき、容量素子Ｐ２の電位の到達度が９５％として設定された例を示している。電位Ｖｉは、立ち上がり時間Ｔｓｒ後に容量素子Ｐ２の電位が設定された電位Ｖｄａｔａに対して到達する電位を示している。
【００６２】
図３（Ａ）は、画素１０５Ｐが有する容量素子Ｐ２の電位が、電位Ｖ０からＶｄａｔａへ更新されるときの電位の変化がに対して示された例である。図３（Ａ）に対して図３（Ｂ）は、ｋ−１行目の走査線とｍ列目の信号線に接続された画素１０５Ｐ（ｍ，ｋ−１）に与えられた表示データの電位Ｖｉ（ｍ，ｋ−１）を信号線の寄生容量Ｃｐが既に保持している例を示している。よって、ｋ行目の画素１０５Ｐ（ｍ，ｋ）に与える表示データの電位Ｖｉ（ｍ，ｋ）は、既に寄生容量Ｃｐに保持されている電位Ｖｉ（ｍ，ｋ−１）から電位Ｖｉ（ｍ，ｋ）への変化であり、立ち上がり期間Ｔｋで表すことができる。図３では、列の情報は省略し、電位Ｖｉ（ｋ−１）、電位Ｖｉ（ｋ）として示している。
【００６３】
ｋ行目の走査線の選択期間は、式（３）及び式（４）で表すことができる。以下の式では、信号線ｍ列の変数は省略している。
【００６４】
Ｔｋ（ｋ）＝Ｒ・Ｃｓｙ・ｌｎ（１／（１−｜Ｒａｔｉｏ（ｋ）｜））  （３）
【００６５】
Ｒａｔｉｏ（ｋ）＝｛Ｖｉ（ｋ）−Ｖｉ（ｋ−１）｝／｛Ｖｄａｔａ（ｋ）−Ｖｉ（ｋ−１）｝  （４）
【００６６】
つまり信号線が有する寄生容量Ｃｐに保持される前段の表示データの電位Ｖｉ（ｍ，ｋ−１）をプリチャージ電位として利用することで、立ち上がり時間Ｔｓｒを縮小することができる。言い換えると、表示データの変化量がわかっていれば、立ち上がり時間Ｔｋを最適化することができる。さらに言い換えると、立ち上がり時間Ｔｋは、ｋ行目の走査線を選択する期間と置き換えてもよい。よって、表示データの変化量が大きいとき、走査線には、データの更新に必要な十分長い選択期間を与えることができる。
【００６７】
図４（Ａ）は、ディスプレイコントローラ１０４が有する演算回路１１２の構成を示している。演算回路１１２は、差分検出回路１２０と、最大値検出回路１２４と、ラッチ回路１２５とを有している。
【００６８】
演算回路１１２は、信号線と同数の差分検出回路１２０を有していることが好ましい。差分検出回路１２０は、第１のラッチ回路１２１と、第２のラッチ回路１２２と、減算回路１２３とを有している。第１のラッチ回路は、ｋ−１行目のｍ列目の表示データＤｄａｔａ（ｍ，ｋ−１）が制御信号Ｃｔｒｌによって保存される。続いて、ｋ行目のｍ列目の表示データＤｄａｔａ（ｍ，ｋ）が制御信号Ｃｔｒｌによって第１のラッチ回路に与えられるときに、第２のラッチ回路１２２には、第１のラッチ回路の出力が保存される。
【００６９】
減算回路１２３は、第１のラッチ回路の出力と、第２のラッチ回路の出力とを引き算し、差分値を算出することができる。また算出された差分値は、絶対値処理されて最大値検出回路１２４に与えられる。
【００７０】
最大値検出回路１２４は、絶対値処理されたｍ個の差分値の中から最大値Ｄｍａｘを抽出することができる。抽出されたｋ行目の最大値Ｄｍａｘは、ラッチ回路１２５に保存される。もし、最大値Ｄｍａｘが０を出力するときは、ｋ行目の表示データＤｄａｔａ（１，ｋ）乃至Ｄｄａｔａ（ｍ，ｋ）と、ｋ−１行目の表示データＤｄａｔａ（１，ｋ−１）乃至Ｄｄａｔａ（ｍ，ｋ−１）は変化がないことを示す。
【００７１】
図４（Ｂ）は、タイミング制御回路１１３の構成を示している。タイミング制御回路１１３は、選択回路１３１と、クロック生成回路１３２とを有している。
【００７２】
演算回路１１２が算出する最大値Ｄｍａｘは、選択回路１３１に与えられる。最大値Ｄｍａｘは複数のカテゴリに分けられる。図４（Ｂ）では、６つのカテゴリに分けられた例を示している。一例として、ここではＤ０乃至Ｄ５のカテゴリが与えられている。表示データが８ビット２５６階調で表示されるとき、Ｄ１のカテゴリでは算出された最大値Ｄｍａｘが１から５０までが振り分けられる。また、Ｄ２のカテゴリでは算出された最大値Ｄｍａｘが５１から１００までが振り分けられる。また、Ｄ３のカテゴリでは算出された最大値Ｄｍａｘが１０１から１５０までが振り分けられる。また、Ｄ４のカテゴリでは算出された最大値Ｄｍａｘが１５１から２００までが振り分けられる。またＤ５のカテゴリでは算出された最大値Ｄｍａｘが２０１から２５５までが振り分けられる。上記とは異なり、算出された最大値Ｄｍａｘが０のときはＤ０のカテゴリが指定される。最大値Ｄｍａｘが０のときは表示データが一致することを示している。
【００７３】
上記では６つのカテゴリに分けられた例を示したが、必ずしもカテゴリの数は限定されない。６つより少ないカテゴリに分けられてもよいし、６つより多くのカテゴリに分けられてもよい。もしくは、上記の２５６階調の表示データに対応する２５６種類のカテゴリを設けてもよい。
【００７４】
それぞれのカテゴリは、走査線の選択期間を決めることができる。選択回路１３１は、最大値Ｄｍａｘが振り分けられたカテゴリ情報をクロック生成回路１３２に与えることができる。クロック生成回路１３２は、与えられたカテゴリ情報を用いて、ゲートドライバ１１４、又はソースドライバ１１５に与える制御信号を生成することができる。制御信号とは、走査線の選択期間を決めるクロック信号ＣＫなどを示している。
【００７５】
図４では、演算回路１１２を用いて最大値Ｄｍａｘの算出を行った例を示しているが、電子機器１００を制御するプログラムがプロセッサ１０１を介して算出してもよい。
【００７６】
図５は、表示装置１０３の構成を示している。図２の表示装置１０３の構成と異なる点は、説明の簡略化のために一つのゲートドライバ１１４と、一つのソースドライバ１１５と、表示パネル１０５とで構成された例を示している。表示パネル１０５は、表示領域１０５ａを有している。
【００７７】
表示領域１０５ａは、走査線Ｇ１（１）乃至走査線Ｇ１（ｎ）と、信号線Ｓ（１）乃至信号線Ｓ（ｍ）と、画素１０５Ｐ（１，１）乃至画素１０５Ｐ（ｍ，ｎ）を有している。ゲートドライバ１１４は、走査線Ｇ１（１）乃至走査線Ｇ１（ｎ）と電気的に接続されている。ソースドライバ１１５は、信号線Ｓ（１）乃至信号線Ｓ（ｍ）と電気的に接続されている。信号線は、寄生容量Ｃｐを有している。
【００７８】
また、表示領域１０５ａ以外の領域には、表示機能を有しないダミー画素１０５Ｄを配置することが好ましい。ダミー画素１０５Ｄは、走査線Ｇ１（Ｄ）、走査線Ｇ１（Ｄｎ）、信号線Ｓ（Ｄ）、信号線Ｓ（Ｄｎ）と、電気的に接続されている。ダミー画素１０５Ｄは、表示領域を取り囲むように外縁に配置されていることが好ましい。ダミー画素１０５Ｄは、複数の段数を有してもよい。
【００７９】
ダミー画素１０５Ｄは、表示領域１０５ａの端に配置された画素が有する表示素子と、内側に配置された画素が有する表示素子が、隣接画素から受ける電界の影響を同じにすることができる。したがって、表示領域１０５ａの端に配置された画素は、光漏れを抑制し表示品質を劣化させない。また、ダミー画素１０５Ｄは、保護回路の機能を有していてもよい。保護回路の回路面積は、ダミー画素１０５Ｄの回路面積と同じ、もしくは小さな面積であることが好ましい。
【００８０】
画素が有する表示素子が透光素子のときは、ダミー画素１０５Ｄの開口部と重なる位置に遮光膜を配置することで透過光を遮断してもよい。もしくは、信号線Ｓ（Ｄ）、信号線Ｓ（Ｄｎ）に固定の電位を与えることで、黒を表示させてもよい。
【００８１】
特に４Ｋ、８Ｋ、１６Ｋ、もしくはそれ以上の画素数を有する表示装置では、画素の面積が小さくなるため寄生容量を介して隣接画素から受ける電界の影響が大きくなる。したがってダミー画素１０５Ｄを配置することで、隣接画素の影響による光漏れによる品質の低下を抑制する効果を有している。また画素数の増大は寄生容量Ｃｐの増大により、生産工程における帯電の影響によるＥＳＤが発生しやすくなる。したがって、ダミー画素１０５Ｄを設けることでＥＳＤからの影響を抑制し歩留りを向上させることができる。
【００８２】
図６は、表示領域１０５ａを駆動するゲートドライバ１１４の構成を示している。ゲートドライバ１１４は、ｎ個のドライバ回路１１４ａを有している。ゲートドライバ１１４は、入力信号としてスタート信号ＧＳＰ、クロック信号ＣＫ、クロック幅形成信号ＰＷＣ、リセット信号ＲＥＳ＿Ｈ、及びシステムリセット信号ＩＮＩ＿ＲＥＳが与えられている。アウト信号ＧＯＵＴは、ゲートドライバ１１４が動作しているかをモニタすることができる。
【００８３】
図６では、４相の入力信号で駆動する例を示しているが、入力信号は４相に限定されない。例えば８相もしくはそれ以上の入力信号で駆動されてもよい。
【００８４】
図７は、ドライバ回路１１４ａの構成を示す。ドライバ回路１１４ａは、トランジスタＴＲ１乃至ＴＲ１１と、容量素子Ｃ２と、容量素子Ｃ３で構成されている。またドライバ回路１１４ａは、端子１乃至端子７を有している。
【００８５】
端子１には、スタート信号ＧＳＰ又は、入力信号ＬＩＮ（前段の出力信号ＳＲＯＵＴ）が与えられる。端子２には、クロック幅形成信号ＰＷＣが与えられる。端子３には、クロック信号ＣＫが与えられる。端子４には、リセット信号ＲＥＳ＿Ｈが与えられる。端子５には、システムリセット信号ＩＮＩ＿ＲＥＳが与えられる。端子６は、出力信号ＳＲＯＵＴを出力する。端子７は、走査信号を出力する。
【００８６】
また配線ＶＤＤは、走査信号の高い電位が供給され、配線ＶＳＳは、走査信号の低い電位が供給される。以降では説明を簡略化するために、高い電位の信号はＨｉｇｈ、低い電位の信号はＬｏｗを用いて説明することがある。
【００８７】
端子１は、トランジスタＴＲ１のゲートと、トランジスタＴＲ４のゲートに電気的に接続されている。トランジスタＴＲ１のソース又はドレインの一方は、配線ＶＤＤに電気的に接続されている。トランジスタＴＲ１のソース又はドレインの他方は、ノードＮＤ１と、トランジスタＴＲ２のソース又はドレインの一方に電気的に接続されている。トランジスタＴＲ２のソース又はドレインの他方は配線ＶＳＳに電気的に接続されている。
【００８８】
トランジスタＴＲ２のゲートは、容量素子Ｃ２の電極の一方と電気的に接続されている。容量素子Ｃ２の電極の他方は配線ＶＳＳに電気的に接続されている。トランジスタＴＲ４のソース又はドレインの一方は、容量素子Ｃ２の電極の一方と電気的に接続されている。トランジスタＴＲ４のソース又はドレインの他方は、配線ＶＳＳと電気的に接続されている。
【００８９】
端子４は、トランジスタＴＲ３のゲートと電気的に接続されている。トランジスタＴＲ３のソース又はドレインの一方は配線ＶＤＤに電気的に接続されている。トランジスタＴＲ３のソース又はドレインの他方は、容量素子Ｃ２の電極の一方と電気的に接続されている。
【００９０】
端子５は、トランジスタＴＲ５のゲートに電気的に接続されている。トランジスタＴＲ５のソース又はドレインの一方は、配線ＶＤＤに電気的に接続されている。トランジスタＴＲ５のソース又はドレインの他方は、容量素子Ｃ２の電極の一方と電気的に接続されている。
【００９１】
端子３は、トランジスタＴＲ７のソース又はドレインの一方に電気的に接続されている。トランジスタＴＲ７のソース又はドレインの他方は端子６に電気的に接続されている。トランジスタＴＲ７のゲートは、トランジスタＴＲ６のソース又はドレインの一方と、容量素子Ｃ３の電極の一方と電気的に接続されている。容量素子Ｃ３の電極の他方は端子６に電気的に接続されている。
【００９２】
トランジスタＴＲ６のソース又はドレインの他方は、ノードＮＤ１と電気的に接続されている。トランジスタＴＲ６のゲートは、配線ＶＤＤと電気的に接続されている。トランジスタＴＲ８のソース又はドレインの一方は端子６と電気的に接続されている。トランジスタＴＲ８のソース又はドレインの他方は配線ＶＳＳと電気的に接続されている。トランジスタＴＲ８のゲートは、容量素子Ｃ２の電極の一方に電気的に接続されている。
【００９３】
端子２は、トランジスタＴＲ１０のソース又はドレインの一方と電気的に接続されている。トランジスタＴＲ１０のソース又はドレインの他方は、端子７と電気的に接続されている。トランジスタＴＲ１０のゲートは、トランジスタＴＲ９のソース又はドレインの一方と電気的に接続されている。トランジスタＴＲ９のソース又はドレインの他方は、ノードＮＤ１に電気的に接続されている。トランジスタＴＲ９のゲートは、配線ＶＤＤと電気的に接続されている。
【００９４】
トランジスタＴＲ１１のソース又はドレインの一方は端子７に電気的に接続されている。トランジスタＴＲ１１のソース又はドレインの他方は配線ＶＳＳに電気的に接続されている。トランジスタＴＲ１１のゲートは、容量素子Ｃ２の電極の一方と電気的に接続されている。
【００９５】
ドライバ回路１１４ａの動作について説明する。入力信号ＬＩＮにＨｉｇｈが与えられると、トランジスタＴＲ１がＯＮになる。トランジスタＴＲ１がＯＮになると、トランジスタＴＲ６を介してトランジスタＴＲ７をＯＮにすることができる。また、トランジスタＴＲ１がＯＮになると、トランジスタＴＲ９を介してトランジスタＴＲ１０をＯＮにすることができる。トランジスタＴＲ７がＯＮになることで、クロック信号ＣＫにＨｉｇｈが与えられると、トランジスタＴＲ７を介して出力信号ＳＲＯＵＴがＨｉｇｈになる。
【００９６】
トランジスタＴＲ１０がＯＮになることで、クロック幅形成信号ＰＷＣにＨｉｇｈが与えられると、走査線Ｇ１がＨｉｇｈになる。クロック信号ＣＫと、クロック幅形成信号ＰＷＣは、同じ期間Ｈｉｇｈであることが好ましい。もしくは、クロック信号ＣＫよりもクロック幅形成信号ＰＷＣは、立ち上がりタイミングが遅いことが好ましい、また、クロック信号ＣＫよりもクロック幅形成信号ＰＷＣは立ち下がりタイミングが早いことが好ましい。
【００９７】
リセット信号ＲＥＳ＿ＨにＨｉｇｈが与えられると、トランジスタＴＲ３がＯＮになる。したがって容量素子Ｃ２には、トランジスタＴＲ３を介してＨｉｇｈの電位が与えられる。よって、トランジスタＴＲ８と、トランジスタＴＲ１１とがＯＮするため走査線Ｇ１と出力信号ＳＲＯＵＴはＬｏｗになる。さらに、トランジスタＴＲ２がＯＮするため、ノードＮＤ１がＬｏｗになり、トランジスタＴＲ６を介してトランジスタＴＲ７がＯＦＦになる。また、ノードＮＤ１がＬｏｗになり、トランジスタＴＲ９を介してトランジスタＴＲ１０がＯＦＦになる。
【００９８】
したがって、ドライバ回路１１４ａは、入力信号ＬＩＮにＨｉｇｈが与えられたきに、クロック信号ＣＫと、クロック幅形成信号ＰＷＣとがＨｉｇｈであれば、走査線Ｇ１と、次段のドライバ回路１１４ａにＨｉｇｈを出力する。走査線Ｇ１の選択期間は、入力信号ＬＩＮとクロック信号ＣＫとがＨｉｇｈになると選択期間が始まり、リセット信号ＲＥＳ＿ＨがＨｉｇｈになると選択期間が終了する。選択期間を終了するときは、クロック信号ＣＫをＬｏｗにすることが好ましい。クロック信号ＣＫがＨｉｇｈで、かつ、リセット信号ＲＥＳ＿ＨがＨｉｇｈになると、トランジスタＴＲ７とトランジスタＴＲ８がともにＯＮになり貫通電流が流れる。
【００９９】
上記の動作を利用して、複数の連続する走査線を同時に選択することができる。例えば、連続して接続されているドライバ回路１１４ａ（ｎ−２）乃至ドライバ回路１１４ａ（ｎ）に対し接続されているクロック信号ＣＫ（１）乃至クロック信号ＣＫ（３）にＨｉｇｈを与える。ドライバ回路１１４ａ（ｎ−２）乃至ドライバ回路１１４ａ（ｎ）は、走査線（ｎ−２）乃至走査線（ｎ）に同時にＨｉｇｈを出力し、複数の走査線を同時に選択することができる。その後、ドライバ回路１１４ａ（ｎ−２）乃至ドライバ回路１１４ａ（ｎ）には、それぞれリセット信号ＲＥＳ＿Ｈ（１）乃至リセット信号ＲＥＳ＿Ｈ（３）が同時に与えられる。よって、ドライバ回路１１４ａ（ｎ−２）乃至ドライバ回路１１４ａ（ｎ）は、走査線の出力を同時にＬｏｗにすることができる。つまり、連続する走査線で同じ表示データを用いて表示を更新するときは、同時に複数行を更新することができる。
【０１００】
図８は、ゲートドライバ１１４の動作をタイミングチャートで示す。一例として図８のタイミングチャートには、タイミング制御回路１１３によって算出された表示データの差分値の最大値Ｄｍａｘを、図４で説明したように６つのカテゴリに分類している。それぞれのカテゴリの最大値を明示的にＤｍａｘとして併記している。それぞれのカテゴリは、走査線の選択期間が決められている。走査線の選択期間は、図７のドライバ回路１１４ａによって生成される。
【０１０１】
図８では、一例としてゲートドライバ１１４が走査線Ｇ１（１）乃至走査線Ｇ１（１２）を駆動するときのタイミングチャート示す。走査線Ｇ１（１）乃至走査線Ｇ１（１２）の選択期間を期間（Ｔ０）乃至期間（Ｔ１２）で示す。
【０１０２】
期間（Ｔ０）は、表示装置１０３がリセットされゲートドライバ１１４が初期化された期間を示す。システムリセット信号ＩＮＩ＿ＲＥＳがＨｉｇｈになるとき、ドライバ回路１１４ａの出力はすべてＬｏｗになる。したがってすべての走査線がＬｏｗになる。
【０１０３】
期間（Ｔ１）は、ドライバ回路１１４ａ（１）にスタート信号ＧＳＰが与えられる。クロック信号ＣＫ（１）と、クロック幅形成信号ＰＷＣ（１）は、スタート信号ＧＳＰと同じ期間Ｈｉｇｈであることが好ましい。クロック信号ＣＫ（１）のＨｉｇｈの期間は、カテゴリＤ１に対応する走査線の選択期間が選択される。これは、最大値Ｄｍａｘが１−５０階調の範囲であることを示している。カテゴリＤ１で設定された走査線Ｇ１（１）の選択期間は、容量素子Ｐ２と寄生容量Ｃｐの合成容量Ｃｓｙを充放電するのに十分な期間を有している。
【０１０４】
期間（Ｔ２）は、ドライバ回路１１４ａ（２）の端子１に、ドライバ回路１１４ａ（１）の出力信号ＳＲＯＵＴからＨｉｇｈが与えられる。続いて、リセット信号ＲＥＳ＿Ｈ（１）が与えられる。リセット信号ＲＥＳ＿Ｈ（１）によって、ドライバ回路１１４ａ（１）の出力信号ＳＲＯＵＴはＬｏｗに変化する。クロック信号ＣＫ（２）と、クロック幅形成信号ＰＷＣ（２）のＨｉｇｈの期間は、カテゴリＤ２に対応する走査線の選択期間が選択される。これは、最大値Ｄｍａｘが５１−１００階調の範囲であることを示している。よって、カテゴリＤ２は、走査線Ｇ１（２）をカテゴリＤ２で設定された選択期間Ｈｉｇｈにする。
【０１０５】
期間（Ｔ３）は、ドライバ回路１１４ａ（３）の端子１に、ドライバ回路１１４ａ（２）の出力信号ＳＲＯＵＴからＨｉｇｈが与えられる。続いて、リセット信号ＲＥＳ＿Ｈ（２）が与えられる。リセット信号ＲＥＳ＿Ｈ（２）によって、ドライバ回路１１４ａ（２）の出力信号ＳＲＯＵＴはＬｏｗに変化する。クロック信号ＣＫ（３）と、クロック幅形成信号ＰＷＣ（３）のＨｉｇｈの期間は、カテゴリＤ１に対応する走査線の選択期間が選択される。これは、最大値Ｄｍａｘが１−５０階調の範囲であることを示している。よって、カテゴリＤ１は、走査線Ｇ１（３）をカテゴリＤ１で設定された選択期間Ｈｉｇｈにする。
【０１０６】
期間（Ｔ４）は、ドライバ回路１１４ａ（４）の端子１に、ドライバ回路１１４ａ（３）の出力信号ＳＲＯＵＴからＨｉｇｈが与えられる。続いて、リセット信号ＲＥＳ＿Ｈ（３）が与えられる。リセット信号ＲＥＳ＿Ｈ（３）によって、ドライバ回路１１４ａ（３）の出力信号ＳＲＯＵＴはＬｏｗに変化する。クロック信号ＣＫ（４）と、クロック幅形成信号ＰＷＣ（４）のＨｉｇｈの期間は、カテゴリＤ４に対応する走査線の選択期間が選択される。これは、最大値Ｄｍａｘが１５１−２００階調の範囲であることを示している。よって、カテゴリＤ４は、走査線Ｇ１（４）をカテゴリＤ４で設定された選択期間Ｈｉｇｈにする。表示データの差分値が大きいため、合成容量Ｃｓｙを充放電するために走査線の選択期間を長く確保することができる。
【０１０７】
期間（Ｔ５）乃至期間（Ｔ７）は、いずれもカテゴリＤ０であり、表示データに変化がない。よって走査線Ｇ１（５）乃至走査線Ｇ１（７）を同時に選択し、同じ表示データで更新する。ただし、カテゴリＤ０の走査線の選択期間は、任意に設定することができる。図８のタイミングチャートでは、カテゴリＤ１と同じに設定された例を示している。
【０１０８】
ドライバ回路１１４ａ（５）の端子１に、ドライバ回路１１４ａ（４）の出力信号ＳＲＯＵＴからＨｉｇｈが与えられる。このとき、クロック信号ＣＫ（１）乃至クロック信号ＣＫ（３）と、クロック幅形成信号ＰＷＣ（１）乃至クロック幅形成信号ＰＷＣ（３）とを同時にＨｉｇｈに変化させる。よって、ドライバ回路１１４ａ（６）の端子１に、ドライバ回路１１４ａ（５）の出力信号ＳＲＯＵＴからＨｉｇｈが与えられる。よって、ドライバ回路１１４ａ（７）の端子１に、ドライバ回路１１４ａ（６）の出力信号ＳＲＯＵＴからＨｉｇｈが与えられる。したがって、カテゴリＤ１に対応する走査線Ｇ１（５）乃至走査線Ｇ１（７）が同時にＨｉｇｈになる。したがって、走査線Ｇ１（５）乃至走査線Ｇ１（７）の表示データは、同時に更新することができる。
【０１０９】
期間（Ｔ８）は、ドライバ回路１１４ａ（８）の端子１に、ドライバ回路１１４ａ（７）の出力信号ＳＲＯＵＴからＨｉｇｈが与えられる。続いて、リセット信号ＲＥＳ＿Ｈ（１）乃至リセット信号ＲＥＳ＿Ｈ（３）が与えられる。リセット信号ＲＥＳ＿Ｈ（１）乃至リセット信号ＲＥＳ＿Ｈ（３）によって、ドライバ回路１１４ａ（５）乃至ドライバ回路１１４ａ（７）の出力信号ＳＲＯＵＴはＬｏｗに変化する。クロック信号ＣＫ（４）と、クロック幅形成信号ＰＷＣ（４）のＨｉｇｈの期間は、カテゴリＤ３に対応する走査線の選択期間が選択される。これは、最大値Ｄｍａｘが１０１−１５０階調の範囲であることを示している。よって、カテゴリＤ３は、走査線Ｇ１（８）をカテゴリＤ３で設定された選択期間ｈｉｇｈにする。表示データの差分値が大きいため、合成容量Ｃｓｙを充放電するために走査線の選択期間を長く確保することができる。
【０１１０】
期間（Ｔ９）乃至期間（Ｔ１２）は、上記に準じて動作するため、以降の説明を省略する。
【０１１１】
４Ｋ（３８４０×２１６０）、８Ｋ（７６８０×４３２０）、もしくは１６Ｋなど、それ以上の画素数を有する表示装置では、画素回路の面積が小さくなり、走査線と信号線とが多く必要になる。したがって、走査線と信号線とが重なる個所が多くなり信号線に寄生する寄生容量Ｃｐは、増大する傾向にある。したがって本実施の形態で示す方法は、寄生容量Ｃｐに充電された電位をプリチャージ電位として利用することで、表示の更新に必要なデータの書き込み期間を最適化することができる。表示データの書き込み期間を最適化することで余った期間は、パワーゲーティングや、クロックゲーティングを用いたアイドリング・ストップ駆動に利用することができる。またタッチセンサの検出期間に割り当てることで、タッチセンサの検出精度を向上させることができる。
【０１１２】
図９は、図８とは異なるタイミングチャートを示す。図９では、図８のタイミングチャートに比べ、さらに積極的に寄生容量Ｃｐを利用する方法を示している。走査線Ｇ１（ｎ）の選択期間は、走査線Ｇ１（ｎ）を駆動するドライバ回路１１４ａ（ｎ）に入力されるクロック信号ＣＫがＨｉｇｈの期間で設定されることは同じである。ここでは説明のために、ドライバ回路１１４ａ（ｎ）に入力されるクロック信号ＣＫ（３）が入力されていると仮定して説明を行う。
【０１１３】
図８のタイミングチャートと異なる点は、前段のドライバ回路１１４ａ（ｎ−１）によって走査線Ｇ１（ｎ−１）が選択されているときに、次段のドライバ回路１１４ａ（ｎ）にクロック信号ＣＫ（３）が与えられている。ただし、前段のドライバ回路１１４ａ（ｎ−１）に入力されるクロック信号ＣＫ（２）の立ち上がりに対して、クロック信号ＣＫ（３）の立ち上がりは遅延期間ｄｔだけ遅れて立ち上がることが好ましい。
【０１１４】
前段の走査線Ｇ１（ｎ−１）と次段の走査線Ｇ１（ｎ）とが、同時に選択されることで信号線のｍ列目に接続されている画素１０５Ｐ（ｍ，ｎ−１）及び画素１０５Ｐ（ｍ，ｎ）に同じ表示データが書き込まれる。続いて、走査線Ｇ１（ｎ−１）が非選択になると、画素１０５Ｐ（ｍ，ｎ−１）の表示データは確定される。続いて、信号線のｍ列目に与える表示データは、画素１０５Ｐ（ｍ，ｎ）の表示データへ変化させるが、画素１０５Ｐ（ｍ，ｎ）の選択トランジスタＰ１は既にＯＮしている。つまり、選択トランジスタＰ１がＯＮするためのスイッチング期間を削減することができる。
【０１１５】
したがって、選択トランジスタＰ１の移動度に依存せず、選択トランジスタＰ１のスイッチング期間を削減することができるため、４Ｋ、８Ｋ、１６Ｋ、もしくはそれ以上の画素数を有する表示装置では、画素への書き込み期間を確保するために有効である。
【０１１６】
なお、本実施の形態において、本発明の一態様について述べた。又は、他の実施の形態において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態及び他の実施の形態では、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、表示装置に適用した場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、又は、状況に応じて、本発明の一態様は、表示装置に適用しなくてもよい。例えば、本発明の一態様は、別の機能を有する半導体装置に適用してもよい。例えば、本発明の一態様として、トランジスタのチャネル形成領域、ソースドレイン領域などが、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、又は、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、又は、トランジスタのソースドレイン領域などは、様々な半導体を有していてもよい。場合によっては、又は、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、又は、トランジスタのソースドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、又は、有機半導体などの少なくとも一つを有していてもよい。又は例えば、場合によっては、又は、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、又は、トランジスタのソースドレイン領域などは、酸化物半導体を有していなくてもよい。
【０１１７】
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
【０１１８】
（実施の形態２）
本実施の形態では、本発明の一態様の表示装置について説明する。
【０１１９】
本発明の一態様は、複数の画素がマトリクス状に配列した表示領域（画素部ともいう）を備える表示装置である。画素部には、選択信号が供給される配線（ゲート線、または走査線ともいう）と、画素に書き込む信号（ビデオ信号等ともいう）が供給される配線（ソース線、信号線、データ線等ともいう）が、それぞれ複数設けられる。ここで、ゲート線同士、及びソース線同士は、それぞれ互いに平行に設けられ、ゲート線とソース線とは互いに交差する。
【０１２０】
１つの画素は、少なくとも１つのトランジスタと、１つの表示素子と、を備える。表示素子は画素電極として機能する導電層を有し、当該導電層は、トランジスタのソース又はドレインの一方と電気的に接続する。また、トランジスタは、ゲートがゲート線と電気的に接続し、ソース又はドレインの他方がソース線と電気的に接続する。
【０１２１】
ここで、ゲート線の延伸方向を行方向又は第１の方向とし、ソース線の延伸方向を列方向又は第２の方向と呼ぶこととする。
【０１２２】
ここで、隣接する２本以上のゲート線には、同じ選択信号が供給されることが好ましい。すなわち、これらゲート線の選択期間が同一となることが好ましい。ここでは３本のゲート線を一組にした例を用いて説明をする。ただし、ゲート線の選択期間が同一となるゲート線の数は、ゲート線３本一組に限定されず、ゲート線４本一組にしてもよい。また、それ以上の本数のゲート線を一組にしてもよいでもよい。
【０１２３】
３本のゲート線に同じ選択信号が供給される場合、列方向に隣接する３つの画素が同時に選択される。そのため、これら３つの画素には、それぞれ異なるソース線を接続する構成とする。すなわち、列ごとに３本のソース線が配列した構成とする。
【０１２４】
ここで３本のソース線のうち、内側に位置するソース線を、画素電極として機能する導電層と重ねて配置することが好ましい。これにより、画素電極間の距離を小さくすることができる。
【０１２５】
さらに、３本のソース線のうち、外側に位置するソース線と、内側に位置するソース線との間に、トランジスタの半導体層の一部が設けられる構成とすることが好ましい。例えば第１乃至第３のソース線がこの順で配列する場合、第１のソース線と接続するトランジスタ及び第２のソース線と接続するトランジスタの半導体層の一部が、第１のソース線と第２のソース線の間に位置する構成とする。さらに、第３のソース線と接続するトランジスタの半導体層の一部が、第２のソース線と第３のソース線の間に位置する構成とする。これにより、各ソース線と各半導体層との間のノードが、他のソース線と交差しない構成とすることができる。そのため、ソース線間の寄生容量を低減することができる。
【０１２６】
このような構成とすることで、一水平期間を従来よりも長くすることができる。例えば３本のゲート線に同じ選択信号が供給される場合では、一水平期間の長さを３倍にすることができる。さらに、ソース線間の寄生容量を低減できるため、ソース線の負荷を低減することができる。これにより、解像度が４Ｋや８Ｋなどといった極めて高解像度の表示装置であっても、電界効果移動度の低いトランジスタを用いて動作させることが可能となる。また、画面サイズが対角５０インチ以上、対角６０インチ以上、又は対角７０インチ以上の大型の表示装置にも適用することが可能となる。
【０１２７】
以下では、表示装置のより具体的な例について、図面を参照して説明する。
【０１２８】
［表示装置の構成例］
図１０に、本発明の一態様の表示装置１０３のブロック図を示している。表示装置１０３、画素領域（表示領域）と、ソースドライバ（Ｓｏｕｒｃｅ  Ｄｒｉｖｅｒ）と、ゲートドライバ（Ｇａｔｅ  Ｄｒｉｖｅｒ）と、を備える。
【０１２９】
図１０では、画素領域を挟んで２つのゲートドライバを有する例を示している。これら２つのゲートドライバには、複数のゲート線ＧＬ０が接続される。図１０には、ｉ番目のゲート線ＧＬ０（ｉ）を示している。ゲート線ＧＬ０（ｉ）は、３本のゲート線（ゲート線ＧＬ（ｉ）、ゲート線ＧＬ（ｉ＋１）、ゲート線ＧＬ（ｉ＋２））と電気的に接続されている例を示している。したがって、これら３本のゲート線には同じ選択信号が与えられる。
【０１３０】
ソースドライバには、複数のソース線が接続される。ソース線は１つの画素列に対して３本設けられている。図１０では、ｊ番目の画素列に対応する３本のソース線（ソース線ＳＬ１（ｊ）、ソース線ＳＬ２（ｊ）、ソース線ＳＬ３（ｊ））と、ｊ＋１番目の画素列に対応する３本のソース線（ソース線ＳＬ１（ｊ＋１）、ソース線ＳＬ２（ｊ＋１）、ソース線ＳＬ３（ｊ＋１））を示している。
【０１３１】
１つの画素は、少なくとも１つのトランジスタと、表示素子の画素電極として機能する１つの導電層２１を有する。画素は１つの色に対応する画素である。したがって、複数の画素が呈する光の混色を利用してカラー表示を行う場合には、画素を副画素とも呼ぶことができる。
【０１３２】
また、列方向に配列する複数の画素は、それぞれ同じ色を呈する画素であることが好ましい。表示素子として液晶素子を用いる場合には、列方向に配列する画素には、液晶素子と重ねて同じ色の光を透過する着色層を設ける構成とする。
【０１３３】
ここで、１つの画素列に対応する３本のソース線のうち、内側に位置するソース線（ソース線ＳＬ２（ｊ））の一部が、導電層２１と重畳することが好ましい。さらに、ソース線ＳＬ２（ｊ）を、他のソース線と離間して導電層２１の中央部に配置することが好ましい。例えば、ソース線ＳＬ１（ｊ）とソース線ＳＬ２（ｊ）の間隔と、ソース線ＳＬ２（ｊ）とソース線ＳＬ３（ｊ）の間隔とが、概略等間隔になるように配置することが好ましい。これにより、より効果的にソース線間に生じる寄生容量を低減し、ソース線１本当たりの負荷を低減することができる。
【０１３４】
ここで、電界効果移動度を高めることが困難なアモルファスシリコンなどのトランジスタを適用する際、高解像度化を実現する方法として、表示装置の表示領域を複数の画素領域に分割して駆動する方法が挙げられる。しかし上記方法の場合、駆動回路の特性ばらつきなどにより、分割された画素領域の境界部が視認されてしまい、視認性が低下してしまう場合がある。また、入力される画像データを、あらかじめ分割するための画像処理などが必要となり、高速且つ大規模な画像処理装置が必要になる。
【０１３５】
一方、本発明の一態様の表示装置は、電界効果移動度が比較的低いトランジスタを用いた場合であっても、表示領域を分割することなく駆動することが可能となる。
【０１３６】
図１０では、画素領域の一方の辺に沿ってソースドライバを配置した例を示したが、画素領域の対向する２辺に沿って、画素領域を挟むようにソースドライバを配置してもよい。
【０１３７】
図１１では、画素領域に設けられる複数のソース線のうち、奇数番目と接続するソースドライバＩＣと、偶数番目と接続するソースドライバＩＣとを、それぞれ対向して配置した例を示している。すなわち、行方向に配列する複数のソース線は、交互に異なるソースドライバＩＣと接続する構成とする。図１１では、ソース線ＳＬ１（ｊ）及びソース線ＳＬ３（ｊ）が上側に位置するソースドライバＩＣと接続し、ソース線ＳＬ２（ｊ）が下側に位置するソースドライバＩＣと接続する例を示している。このような構成とすることで、大型の表示装置であっても配線抵抗に起因した電位降下に伴う表示ムラを軽減することができる。また、図１１の構成とすることにより、図１０の構成に比べてソースドライバＩＣを配置する面積が大きくできるため、隣接する２つのソースドライバＩＣの間の距離を大きくでき、生産歩留りを向上させることができる。
【０１３８】
［画素の構成例］
以下では、表示装置１０３の画素領域に配置される画素の構成例について説明する。
【０１３９】
図１２（Ａ）には、列方向に配列する３つの画素を含む回路図を示している。
【０１４０】
１つの画素は、トランジスタ３０と、液晶素子２０と、容量素子６０と、を有する。
【０１４１】
配線Ｓ１乃至Ｓ３は、それぞれソース線に対応し、配線ＧＬ１乃至ＧＬ３は、それぞれゲート線に対応する。また配線ＣＳは容量素子６０の一方の電極と電気的に接続され、所定の電位が与えられる。
【０１４２】
画素は、配線Ｓ１乃至Ｓ３のいずれか１本、及び配線ＧＬ１乃至ＧＬ３のいずれか一本と電気的に接続される。一例として、配線Ｓ１及び配線ＧＬ１と接続される画素について説明する。トランジスタ３０は、ゲートが配線ＧＬ１と電気的に接続し、ソース又はドレインの一方が配線Ｓ１と電気的に接続し、他方が容量素子６０の他方の電極、及び液晶素子２０の一方の電極（画素電極）と電気的に接続する。容量素子６０の一方の電極には、共通電位が供給される。
【０１４３】
図１２（Ｂ）に、配線Ｓ１及び配線ＧＬ１と接続される画素のレイアウトの例を示している。
【０１４４】
図１２（Ｂ）に示すように、行方向（横方向）に配線ＧＬ１及び配線ＣＳが延在し、列方向（縦方向）に配線Ｓ１乃至Ｓ３が延在している。
【０１４５】
またトランジスタ３０において、配線ＧＬ１上に半導体層３２が設けられ、配線ＧＬ１の一部がゲート電極として機能する。また配線Ｓ１の一部がソース電極又はドレイン電極の一方として機能する。半導体層３２は、配線Ｓ１と配線Ｓ２の間に位置する領域を有する。
【０１４６】
トランジスタ３０のソース電極又はドレイン電極の他方と、画素電極として機能する導電層２１とは、接続部３８を介して電気的に接続されている。また、導電層２１と重なる位置に、着色層４１が設けられている。
【０１４７】
また、導電層２１は、配線Ｓ２と重なる部分を有する。また、導電層２１は、両端に位置する配線Ｓ１及び配線Ｓ３と重畳しないことが好ましい。これにより、配線Ｓ１及び配線Ｓ３の寄生容量を低減できる。
【０１４８】
ここで、配線Ｓ１と配線Ｓ２の距離を距離Ｄ１、配線Ｓ２と配線Ｓ３の距離を距離Ｄ２としたとき、距離Ｄ１と距離Ｄ２とを概略等しくすることが好ましい。例えば、距離Ｄ１と距離Ｄ２の比を、０．８以上１．２以下、好ましくは０．９以上１．１以下とすることが好ましい。これにより、配線Ｓ１と配線Ｓ２との間の寄生容量、及び配線Ｓ２と配線Ｓ３との間の寄生容量を低減できる。
【０１４９】
また、配線間距離を大きくすることで、作製工程中において配線間にゴミなどが付着した場合に、洗浄により除去しやすくなるため、歩留りを向上させることができる。洗浄方法として、ライン洗浄装置を用いる場合には、配線Ｓ１等の延伸方向に沿って基板を移動させながら洗浄すると、よりゴミを除去しやすくなるため好ましい。
【０１５０】
また、図１２（Ｂ）において、配線Ｓ１乃至Ｓ３の一部、及び配線ＣＳの一部に、他の部分よりも太い部分を有する。これにより、配線抵抗を小さくできる。
【０１５１】
図１２（Ｃ）、（Ｄ）にはそれぞれ、配線ＧＬ２及び配線ＧＬ３と接続する画素のレイアウトの例を示している。
【０１５２】
図１２（Ｃ）において、配線ＧＬ２上に設けられる半導体層３２は、配線Ｓ２と電気的に接続され、且つ、配線Ｓ１と配線Ｓ２の間に位置する領域を有する。
【０１５３】
また、図１２（Ｄ）において、配線ＧＬ３上に設けられる半導体層３２は、配線Ｓ３と電気的に接続され、且つ、配線Ｓ２と配線Ｓ３の間に位置する領域を有する。
【０１５４】
また、図１２（Ｂ）、（Ｃ）、（Ｄ）に示すそれぞれの画素は、同じ色を呈する画素であることが好ましい。導電層２１と重なる領域に、同じ色の光を透過する着色層４１を重ねて配置することができる。また、列方向に隣接する画素は、図１２（Ｂ）、（Ｃ）、（Ｄ）と同じ構成とすることができるが、着色層４１のみ異なる色を透過する着色層とする。
【０１５５】
［断面構成例］
以下では、表示装置の断面構成の一例について説明する。
【０１５６】
〔断面構成例１〕
図１３に、図１２（Ｂ）中の切断線Ａ１−Ａ２に対応する断面の一例を示す。ここでは、表示素子として透過型の液晶素子２０を適用した場合の例を示している。図１３において、基板１２側が表示面側となる。
【０１５７】
表示装置１０３は、基板１１と基板１２との間に液晶２２が挟持された構成を有している。液晶素子２０は、基板１１側に設けられた導電層２１と、基板１２側に設けられた導電層２３と、これらに挟持された液晶２２と、を有する。また、液晶２２と導電層２１との間に配向膜２４ａが設けられ、液晶２２と導電層２３との間に配向膜２４ｂが設けられている。
【０１５８】
導電層２１は、画素電極として機能する。また導電層２３は、共通電極などとして機能する。また導電層２１と導電層２３は、いずれも可視光を透過する機能を有する。したがって、液晶素子２０は、透過型の液晶素子である。
【０１５９】
基板１２の基板１１側の面には、着色層４１と、遮光層４２が設けられている。着色層４１と遮光層４２を覆って絶縁層２６が設けられ、絶縁層２６を覆って導電層２３が設けられている。また着色層４１は、導電層２１と重なる領域に設けられている。遮光層４２は、トランジスタ３０や接続部３８を覆って設けられている。
【０１６０】
基板１１よりも外側には偏光板３９ａが配置され、基板１２よりも外側には偏光板３９ｂが配置されている。さらに、偏光板３９ａよりも外側に、バックライトユニット９０が設けられている。
【０１６１】
基板１１上にトランジスタ３０、容量素子６０等が設けられている。トランジスタ３０は、画素の選択トランジスタとして機能する。トランジスタ３０は、接続部３８を介して液晶素子２０と電気的に接続されている。
【０１６２】
図１３に示すトランジスタ３０は、いわゆるボトムゲート・チャネルエッチ構造のトランジスタである。トランジスタ３０は、ゲート電極として機能する導電層３１と、ゲート絶縁層として機能する絶縁層３４と、半導体層３２と、ソース領域及びドレイン領域として機能する一対の不純物半導体層３５と、ソース電極及びドレイン電極として機能する一対の導電層３３ａ及び導電層３３ｂと、を有する。半導体層３２の、導電層３１と重畳する部分は、チャネル形成領域として機能する。半導体層３２と不純物半導体層３５とは接して設けられ、不純物半導体層３５と導電層３３ａ又は導電層３３ｂとは接して設けられる。
【０１６３】
なお、導電層３１は、図１２（Ｂ）における配線ＧＬ１の一部に対応し、導電層３３ａは、配線Ｓ１の一部に対応する。また、後述する導電層３１ａ、導電層３３ｃ、導電層３３ｄはそれぞれ、配線ＣＳ、配線Ｓ２、配線Ｓ３に対応する。
【０１６４】
半導体層３２には、シリコンを含む半導体を用いることが好ましい。例えば、アモルファスシリコン、微結晶シリコン、又は多結晶シリコン等を用いることができる。特に、アモルファスシリコンを用いると、大型の基板上に歩留り良く形成できるため好ましい。本発明の一態様の表示装置は、電界効果移動度が比較的低いアモルファスシリコンが適用されたトランジスタであっても、良好な表示が可能である。アモルファスシリコンを用いる場合には、水素によりダングリングボンドの終端を図った水素化アモルファスシリコン（ａ−Ｓｉ：Ｈと表記する場合がある）を用いることが好ましい。
【０１６５】
不純物半導体層３５を構成する不純物半導体膜は、一導電型を付与する不純物元素を添加した半導体により形成する。トランジスタがｎ型である場合には、一導電型を付与する不純物元素を添加した半導体として、例えば、Ｐ又はＡｓを添加したシリコンが挙げられる。又は、トランジスタがｐ型である場合には、一導電型を付与する不純物元素として、例えばＢを添加することも可能であるが、トランジスタはｎ型とすることが好ましい。なお、不純物半導体層３５は、非晶質半導体により形成してもよいし、微結晶半導体などの結晶性半導体により形成してもよい。
【０１６６】
容量素子６０は、導電層３１ａと、絶縁層３４と、導電層３３ｂにより構成されている。また、導電層３１ａ上には、絶縁層３４を介して導電層３３ｃ及び導電層３３ｄがそれぞれ設けられている。
【０１６７】
トランジスタ３０等を覆って、絶縁層８２と絶縁層８１が積層して設けられている。画素電極として機能する導電層２１は絶縁層８１上に設けられている。また接続部３８において、絶縁層８１及び絶縁層８２に設けられた開口を介して、導電層２１と導電層３３ｂと電気的に接続されている。絶縁層８１は、平坦化層として機能することが好ましい。また絶縁層８２は、トランジスタ３０等へ不純物等が拡散することを抑制する保護膜としての機能を有することが好ましい。例えば、絶縁層８２に無機絶縁材料を用い、絶縁層８１に有機絶縁材料を用いることができる。
【０１６８】
〔断面構成例２〕
上記では、液晶素子として、液晶を挟む一対の電極が上下に配置された、縦電界方式の液晶素子の例を示しているが、液晶素子の構成はこれに限られず、様々な方式の液晶素子を適用することができる。
【０１６９】
図１４には、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードが適用された液晶素子を有する表示装置の断面概略図を示す。
【０１７０】
液晶素子２０は、画素電極として機能する導電層２１と、導電層２１と絶縁層８３を介して重なる導電層２３と、を有する。導電層２３は、スリット状又は櫛歯状の上面形状を有している。
【０１７１】
また、この構成では、導電層２１と導電層２３とが重なる部分に容量が形成され、これを容量素子６０として用いることができる。そのため、画素の占有面積を縮小できるため、高精細な表示装置を実現できる。また、開口率を向上させることができる。
【０１７２】
ここで、表示装置を作製する際、作製工程におけるフォトリソグラフィ工程が少ないほど、すなわちフォトマスクのマスク枚数が少ないほど、作製コストを低くすることができる。
【０１７３】
例えば図１３に示す構成では、基板１１側の工程のうち、導電層３１等の形成工程、半導体層３２及び不純物半導体層３５の形成工程、導電層３３ａ等の形成工程、接続部３８となる開口部の形成工程、及び導電層２１の形成工程の、計５つのフォトリソグラフィ工程を経ることで作製できる。すなわち、５枚のフォトマスクにより、バックプレーン基板を作製することができる。一方、基板１２（対向基板）側においては、着色層４１や遮光層４２の形成方法として、インクジェット法又はスクリーン印刷法等を用いると、フォトマスクが不要となるため好ましい。例えば、３色の着色層４１と、遮光層４２を設けた場合には、これらをフォトリソグラフィ法で形成した場合に比べて、計４つのフォトマスクを削減することができる。
【０１７４】
以上が断面構成例についての説明である。
【０１７５】
〔トランジスタの構成について〕
以下では、上記とは異なるトランジスタの構成の例について説明する。
【０１７６】
図１５（Ａ）に示すトランジスタは、半導体層３２と不純物半導体層３５の間に、半導体層３７を有する。
【０１７７】
半導体層３７は、半導体層３２と同様の半導体膜により形成されていてもよい。半導体層３７は、不純物半導体層３５のエッチングの際に、半導体層３２がエッチングにより消失することを防ぐためのエッチングストッパーとして機能させることができる。なお、図１５（Ａ）において、半導体層３７が左右に分離している例を示しているが、半導体層３７の一部が半導体層３２のチャネル形成領域を覆っていてもよい。
【０１７８】
また、半導体層３７は、不純物半導体層３５よりも低濃度の不純物が含まれていてもよい。これにより、半導体層３７をＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域として機能させることができ、トランジスタを駆動させたときのホットチャネル効果を抑制することができる。
【０１７９】
図１５（Ｂ）に示すトランジスタは、半導体層３２のチャネル形成領域上に、絶縁層８４が設けられている。絶縁層８４は、不純物半導体層３５のエッチングの際のエッチングストッパーとして機能する。
【０１８０】
図１５（Ｃ）に示すトランジスタは、半導体層３２に代えて、半導体層３２ｐを有する。半導体層３２ｐは、結晶性の高い半導体膜を含む。例えば半導体層３２ｐは、多結晶半導体又は単結晶半導体を含む。これにより、電界効果移動度の高いトランジスタとすることができる。
【０１８１】
図１５（Ｄ）に示すトランジスタは、半導体層３２のチャネル形成領域に半導体層３２ｐを有する。例えば図１５（Ｄ）に示すトランジスタは、半導体層３２となる半導体膜に対してレーザ光などを照射することにより、局所的に結晶化することにより形成することができる。これにより、電界効果移動度の高いトランジスタを実現できる。
【０１８２】
図１５（Ｅ）に示すトランジスタは、図１５（Ａ）で示したトランジスタの半導体層３２のチャネル形成領域に、結晶性の半導体層３２ｐを有する。
【０１８３】
図１５（Ｆ）に示すトランジスタは、図１５（Ｂ）で示したトランジスタの半導体層３２のチャネル形成領域に、結晶性の半導体層３２ｐを有する。
【０１８４】
以上がトランジスタの構成例についての説明である。
【０１８５】
［各構成要素について］
以下では、上記に示す各構成要素について説明する。
【０１８６】
〔基板〕
表示パネルが有する基板には、平坦面を有する材料を用いることができる。表示素子からの光を取り出す基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セラミック、サファイヤ、有機樹脂などの材料を用いることができる。
【０１８７】
厚さの薄い基板を用いることで、表示パネルの軽量化、薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示パネルを実現できる。又は、可撓性を有する程度に薄いガラスなどを基板に用いることもできる。又は、ガラスと樹脂材料とが接着層により貼り合わされた複合材料を用いてもよい。
【０１８８】
〔トランジスタ〕
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。
【０１８９】
なお、本発明の一態様の表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型又はボトムゲート型のいずれのトランジスタ構造としてもよい。又は、チャネルの上下にゲート電極が設けられていてもよい。
【０１９０】
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
【０１９１】
トランジスタのチャネルが形成される半導体には、例えばシリコンを用いることができる。シリコンとして、特にアモルファスシリコンを用いることが好ましい。アモルファスシリコンを用いることで、大型の基板上に歩留り良くトランジスタを形成でき、量産性に優れる。
【０１９２】
また、微結晶シリコン、多結晶シリコン、単結晶シリコンなどの結晶性を有するシリコンを用いることもできる。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。
【０１９３】
もしくは、トランジスタの半導体層に金属酸化物を用いてもよい。金属酸化物を半導体層に有するトランジスタは、トランジスタのオフ電流が小さいことが知られている。画素の選択トランジスタがオフ電流の小さいトランジスタを用いることで表示の更新間隔を長くしても表示品質の劣化を抑えることができる。よって、静止画を表示するときは、表示の更新回数を削減することができるため、消費電力を小さくすることができる。実施の形態１のディスプレイコントローラ１０４は、金属酸化物を半導体層に有する選択トランジスタを制御するのに適している。金属酸化物を半導体層に用いたトランジスタについては、実施の形態４で詳細な説明をする。
【０１９４】
本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため好ましい。またこのときアモルファスシリコンを用いることで、多結晶シリコンよりも低温で形成できるため、半導体層よりも下層の配線や電極の材料、基板の材料として、耐熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面積のガラス基板などを好適に用いることができる。一方、トップゲート型のトランジスタは、自己整合的に不純物領域を形成しやすいため、特性のばらつきなどを低減することができるため好ましい。このとき特に、多結晶シリコンや単結晶シリコンなどを用いる場合に適している場合がある。
【０１９５】
〔導電層〕
トランジスタのゲート、ソース及びドレインのほか、表示装置を構成する各種配線及び電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、又はタングステンなどの金属、又はこれを主成分とする合金などが挙げられる。またこれらの材料を含む膜を単層で、又は積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜又は窒化チタン膜と、その上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、その上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫又は酸化亜鉛等の酸化物を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。
【０１９６】
また、トランジスタのゲート、ソース及びドレインのほか、表示装置を構成する各種配線及び電極などの導電層に用いることのできる、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物又はグラフェンを用いることができる。又は、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、又はチタンなどの金属材料や、該金属材料を含む合金材料を用いることができる。又は、該金属材料の窒化物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。これらは、表示装置を構成する各種配線及び電極などの導電層や、表示素子が有する導電層（画素電極や共通電極として機能する導電層）にも用いることができる。
【０１９７】
〔絶縁層〕
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
【０１９８】
透水性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。
【０１９９】
〔液晶素子〕
液晶素子としては、例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ  Ｖｉｅｗ）モードなどを用いることができる。
【０２００】
また、液晶素子には、様々なモードが適用された液晶素子を用いることができる。例えばＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモード等が適用された液晶素子を用いることができる。
【０２０１】
なお、液晶素子は、液晶の光学的変調作用によって光の透過又は非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶に係る電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）、高分子ネットワーク型液晶（ＰＮＬＣ：Ｐｏｌｙｍｅｒ  Ｎｅｔｗｏｒｋ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０２０２】
また、液晶材料としては、ポジ型の液晶、又はネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。
【０２０３】
また、液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
【０２０４】
また、液晶素子として、透過型の液晶素子、反射型の液晶素子、又は半透過型の液晶素子などがある。
【０２０５】
本発明の一態様では、特に透過型の液晶素子を好適に用いることができる。
【０２０６】
透過型又は半透過型の液晶素子を用いる場合、一対の基板を挟むように、２つの偏光板を設ける。また偏光板よりも外側に、バックライトを設ける。バックライトとしては、直下型のバックライトであってもよいし、エッジライト型のバックライトであってもよい。ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を備える直下型のバックライトを用いると、ローカルディミングが容易となり、コントラストを高めることができるため好ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたモジュールの厚さを低減できるため好ましい。
【０２０７】
なお、エッジライト型のバックライトをオフ状態とすることで、シースルー表示を行うことができる。
【０２０８】
〔着色層〕
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料又は染料が含まれた樹脂材料などが挙げられる。
【０２０９】
〔遮光層〕
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
【０２１０】
以上が各構成要素についての説明である。
【０２１１】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０２１２】
（実施の形態３）
本実施の形態では、トランジスタの半導体層に用いることのできる多結晶シリコンの結晶化方法及びレーザ結晶化装置の一例について説明する。
【０２１３】
結晶性の良好な多結晶シリコン層を形成するには、基板上に非晶質シリコン層を設け、当該非晶質シリコン層にレーザ光を照射して結晶化することが好ましい。例えば、レーザ光を線状ビームとし、当該線状ビームを非晶質シリコン層に照射しながら基板を移動させることで、基板上の所望の領域に多結晶シリコン層を形成することができる。
【０２１４】
線状ビームを用いた方法は、スループットが比較的良好である。一方で、ある領域に対してレーザ光が相対的に移動しながら複数回照射される方法であるため、レーザ光の出力変動及びそれに起因するビームプロファイルの変化による結晶性のばらつきが生じやすい。例えば、当該方法で結晶化させた半導体層を表示装置の画素が有するトランジスタに用いると、結晶性のばらつきに起因したランダムな縞模様が表示に見えることがある。
【０２１５】
また、線状ビームの長さは基板の一辺の長さ以上であることが理想的であるが、線状ビームの長さは、レーザ発振器の出力と光学系の構成によって制限される。したがって、大型基板の処理では基板面内を折り返してレーザ照射することが現実的である。そのため、レーザ光をオーバーラップして照射する領域が生じる。当該領域の結晶性は、他の領域の結晶性と異なりやすいため、当該領域では表示ムラが生じることがある。
【０２１６】
上記のような問題を抑えるために、基板上に形成した非晶質シリコン層に局所的にレーザ照射を行って結晶化させてもよい。局所的なレーザ照射では、結晶性のばらつきの少ない多結晶シリコン層を形成しやすい。
【０２１７】
図１６（Ａ）は、基板上に形成した非晶質シリコン層に局所的にレーザ照射を行う方法を説明する図である。
【０２１８】
光学系ユニット８２１から射出されるレーザ光８２６は、ミラー８２２で反射されてマイクロレンズアレイ８２３に入射する。マイクロレンズアレイ８２３は、レーザ光８２６を集光して複数のレーザビーム８２７を形成する。
【０２１９】
ステージ８１５には、非晶質シリコン層８４０を形成した基板８３０が固定される。非晶質シリコン層８４０に複数のレーザビーム８２７を照射することで、複数の多結晶シリコン層８４１を同時に形成することができる。
【０２２０】
マイクロレンズアレイ８２３が有する個々のマイクロレンズは、表示装置の画素ピッチに合わせて設けることが好ましい。又は、画素ピッチの整数倍の間隔で設けてもよい。いずれの場合においても、レーザ照射とステージ８１５のＸ方向又はＹ方向の移動を繰り返すことで、全ての画素に対応した領域に多結晶シリコン層を形成することができる。
【０２２１】
例えば、マイクロレンズアレイ８２３が画素ピッチでＭ行Ｎ列（Ｍ、Ｎは自然数）のマイクロレンズを有するとき、まず所定の開始位置でレーザ光を照射し、Ｍ行Ｎ列の多結晶シリコン層を形成することができる。そして、行方向にＮ列分の距離だけ移動させてレーザ光を照射し、さらにＭ行Ｎ列の多結晶シリコン層８４１を形成することで、Ｍ行２Ｎ列の多結晶シリコン層８４１を形成することができる。当該工程を繰り返し行うことで所望の領域に複数の多結晶シリコン層８４１を形成することができる。また、折り返してレーザ照射工程を行う場合は、行方向にＮ列分の距離だけ移動させてレーザ照射を行い、さらに列方向にＭ行分の距離の移動とレーザ光の照射を繰り返せばよい。
【０２２２】
なお、レーザ光の発振周波数とステージ８１５の移動速度を適切に調整すれば、ステージ８１５を一方向に移動させながらレーザ照射を行う方法でも、画素ピッチで多結晶シリコン層を形成することができる。
【０２２３】
レーザビーム８２７のサイズは、例えば、一つのトランジスタの半導体層全体が含まれる程度の面積とすることができる。又は、一つのトランジスタのチャネル領域全体が含まれる程度の面積とすることができる。又は、一つのトランジスタのチャネル領域の一部が含まれる程度の面積とすることができる。これらは、必要とするトランジスタの電気特性に応じて使い分ければよい。
【０２２４】
なお、一つの画素に複数のトランジスタを有する表示装置を対象とした場合、レーザビーム８２７は、一つの画素内の各トランジスタの半導体層全体が含まれる程度の面積とすることができる。また、レーザビーム８２７は、複数の画素が有するトランジスタの半導体層全体が含まれる程度の面積としてもよい。
【０２２５】
また、図１７（Ａ）に示すように、ミラー８２２とマイクロレンズアレイ８２３との間にマスク８２４を設けてもよい。マスク８２４には、各マイクロレンズに対応した複数の開口部が設けられる。当該開口部の形状はレーザビーム８２７の形状に反映させることができ、図１７（Ａ）のようにマスク８２４が円形の開口部を有する場合は、円形のレーザビーム８２７を得ることができる。また、マスク８２４が矩形の開口部を有する場合は、矩形のレーザビーム８２７を得ることができる。マスク８２４は、例えば、トランジスタのチャネル領域のみを結晶化させたい場合などに有効である。なお、マスク８２４は、図１７（Ｂ）に示すように光学系ユニット８２１とミラー８２２との間に設けてもよい。
【０２２６】
図１６（Ｂ）は、上記に示した局所的なレーザ照射の工程に用いることのできるレーザ結晶化装置の主要な構成を説明する斜視図である。レーザ結晶化装置は、Ｘ−Ｙステージの構成要素である移動機構８１２、移動機構８１３及びステージ８１５を有する。また、レーザビーム８２７を成形するためのレーザ発振器８２０、光学系ユニット８２１、ミラー８２２、マイクロレンズアレイ８２３を有する。
【０２２７】
移動機構８１２及び移動機構８１３は、水平方向に往復直線運動をする機能を備える。移動機構８１２及び移動機構８１３に動力を与える機構としては、例えば、モータで駆動するボールネジ機構８１６などを用いることができる。移動機構８１２及び移動機構８１３のそれぞれの移動方向は垂直に交わるため、移動機構８１３に固定されるステージ８１５はＸ方向及びＹ方向に自在に移動させることができる。
【０２２８】
ステージ８１５は真空吸着機構などの固定機構を有し、基板８３０などを固定することができる。また、ステージ８１５は、必要に応じて加熱機構を有していてもよい。なお、図示はしていないが、ステージ８１５はプッシャーピン及びその上下機構を有し、基板８３０などを搬出入する際は、基板８３０などを上下に移動させることができる。
【０２２９】
レーザ発振器８２０は、処理の目的に適した波長及び強度の光が出力できればよく、パルスレーザが好ましいがＣＷレーザであってもよい。代表的には、波長３５１−３５３ｎｍ（ＸｅＦ）、３０８ｎｍ（ＸｅＣｌ）などの紫外光を照射できるエキシマレーザを用いることができる。又は、固体レーザ（ＹＡＧレーザ、ファイバーレーザなど）の二倍波（５１５ｎｍ、５３２ｎｍなど）又は三倍波（３４３ｎｍ、３５５ｎｍなど）を用いてもよい。また、レーザ発振器８２０は複数であってもよい。
【０２３０】
光学系ユニット８２１は、例えば、ミラー、ビームエクスパンダ、ビームホモジナイザ等を有し、レーザ発振器８２０から出力されるレーザ光８２５のエネルギーの面内分布を均一化させつつ伸張させることができる。
【０２３１】
ミラー８２２には、例えば、誘電体多層膜ミラーを用いることができ、レーザ光の入射角が略４５°となるように設置する。マイクロレンズアレイ８２３には、例えば、石英板の上面又は上下面に複数の凸レンズが設けられたような形状とすることができる。
【０２３２】
以上のレーザ結晶化装置を用いることにより、結晶性のばらつきの少ない多結晶シリコン層を形成することができる。
【０２３３】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０２３４】
（実施の形態４）
本明細書等において、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。また、ＯＳ  ＦＥＴと記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。
【０２３５】
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
【０２３６】
また、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、又は材料の構成の一例を表す。
【０２３７】
また、本明細書等において、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタの半導体層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【０２３８】
また、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
【０２３９】
すなわち、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、又は金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【０２４０】
＜ＣＡＣ−ＯＳの構成＞
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ−ＯＳの構成について説明する。
【０２４１】
ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで混合した状態をモザイク状、又はパッチ状ともいう。
【０２４２】
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種が含まれていてもよい。
【０２４３】
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、又はインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、及びＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、又はガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、及びＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、又はＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
【０２４４】
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
【０２４５】
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、及びＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、又はＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
【０２４６】
上記結晶性の化合物は、単結晶構造、多結晶構造、又はＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
【０２４７】
一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
【０２４８】
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
【０２４９】
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
【０２５０】
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
【０２５１】
ＣＡＣ−ＯＳは、例えば基板を加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つ又は複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
【０２５２】
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ  ｄｉｆｆｒａｃｔｉｏｎ）測定法の一つであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、及びｃ軸方向の配向は見られないことがわかる。
【０２５３】
またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、及び断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
【０２５４】
また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
【０２５５】
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
【０２５６】
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
【０２５７】
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
【０２５８】
したがって、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、及び高い電界効果移動度（μ）を実現することができる。
【０２５９】
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。したがって、ＣＡＣ−ＯＳは、ディスプレイをはじめとする様々な半導体装置に最適である。
【０２６０】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０２６１】
（実施の形態５）
本実施の形態では、本発明の一態様の電子機器について、図面を参照して説明する。
【０２６２】
以下で例示する電子機器は、表示部に本発明の一態様の表示装置を備えるものである。したがって、高い解像度が実現された電子機器である。また高い解像度と、大きな画面が両立された電子機器とすることができる。
【０２６３】
本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、又はそれ以上の解像度を有する映像を表示させることができる。また、表示部の画面サイズとしては、対角２０インチ以上、又は対角３０インチ以上、又は対角５０インチ以上、対角６０インチ以上、又は対角７０インチ以上とすることもできる。
【０２６４】
電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
【０２６５】
本発明の一態様の電子機器又は照明装置は、家屋もしくはビルの内壁もしくは外壁、又は、自動車の内装もしくは外装の曲面に沿って組み込むことができる。
【０２６６】
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
【０２６７】
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）を有していてもよい。
【０２６８】
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラム又はデータを読み出す機能等を有することができる。
【０２６９】
図１８（Ａ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
【０２７０】
表示部７０００に、本発明の一態様の表示装置を適用することができる。
【０２７１】
図１８（Ａ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１１により行うことができる。又は、表示部７０００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることで操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有していてもよい。リモコン操作機７１１１が備える操作キー又はタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示される映像を操作することができる。
【０２７２】
なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２７３】
図１８（Ｂ）に、ノート型パーソナルコンピュータ７２００を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。
【０２７４】
表示部７０００に、本発明の一態様の表示装置を適用することができる。
【０２７５】
図１８（Ｃ）、（Ｄ）に、デジタルサイネージ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｇｅ：電子看板）の一例を示す。
【０２７６】
図１８（Ｃ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、又は操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
【０２７７】
また、図１８（Ｄ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００を有する。
【０２７８】
図１８（Ｃ）、（Ｄ）において、表示部７０００に、本発明の一態様の表示装置を適用することができる。
【０２７９】
表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。また表示部７０００は、タッチパネルを備えていることが好ましい。利用者は、表示部７０００の一部をタッチ操作することで、表示部７０００の一部に表示領域７００１を用いて利用者に詳細な情報を提供することができる。
【０２８０】
表示部７０００にタッチパネルを適用することで、表示部７０００に画像又は動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
【０２８１】
また、図１８（Ｃ）、（Ｄ）に示すように、デジタルサイネージ７３００又はデジタルサイネージ７４００は、ユーザが所持するスマートフォン等の情報端末機７３１１又は情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１又は情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１又は情報端末機７４１１を操作することで、表示部７０００の表示を切り替えることができる。
【０２８２】
また、デジタルサイネージ７３００又はデジタルサイネージ７４００に、情報端末機７３１１又は情報端末機７４１１の画面を操作手段（コントローラ、もしくはタッチパネル）としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。
【０２８３】
図１８（Ｅ）は、携帯情報端末７５００の斜視図である。携帯情報端末は、例えば、電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとしてそれぞれ用いることができる。本実施の形態で例示する携帯情報端末は、例えば、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
【０２８４】
携帯情報端末７５００は、文字及び画像情報等をその複数の面に表示することができる。例えば、図１８（Ｅ）に示すように、３つの操作キー７５０２を一の面に表示し、矩形で示す情報７５０３を他の面に表示することができる。操作キー７５０２は、表示部７０００に表示され、タッチパネルを介して操作されてもよい。図１８（Ｅ）は、携帯情報端末の側面に情報が表示される例を示す。また、携帯情報端末の３面以上に情報を表示してもよい。
【０２８５】
なお、情報の例としては、ＳＮＳ（ソーシャル・ネットワーキング・サービス）の通知、電子メール又は電話などの着信を知らせる表示、電子メールなどの題名もしくは送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。又は、情報が表示されている位置に、情報の代わりに、操作キー、アイコンなどを表示してもよい。
【０２８６】
図１８（Ｆ）はタブレット型のパーソナルコンピュータであり、筐体７６０１、筐体７６０２、本発明の一態様に係る表示部７０００、光センサ７６０４、光センサ７６０５、スイッチ７６０６等を有する。表示部７０００は、筐体７６０１及び筐体７６０２によって支持されている。そして、表示部７０００は可撓性を有する基板を用いて形成されているため形状をフレキシブルに曲げることができる機能を有する。
【０２８７】
筐体７６０１と筐体７６０２の間の角度をヒンジ７６０７及び７６０８において変更することで、筐体７６０１と筐体７６０２が重なるように、表示部７０００を折りたたむことができる。図示してはいないが、開閉センサを内蔵させ、上記角度の変化をタブレット型のパーソナルコンピュータにおいて使用条件の情報として用いても良い。タブレット型のパーソナルコンピュータに本発明の一態様に係る表示部７０００を用いることで、使用環境における外光の強度に左右されずに、表示部７０００に表示品質の高い画像を表示することができ、消費電力も抑えることができる。
【０２８８】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【符号の説明】
【０２８９】
Ｃ２    容量素子
Ｃ３    容量素子
ＤＳ１    距離
ＤＳ２    距離
Ｇ１    走査線
ＧＬ１    配線
ＧＬ２    配線
ＧＬ３    配線
ＮＤ１    ノード
Ｐ１    選択トランジスタ
Ｐ２    容量素子
Ｐ３    表示素子
Ｓ１    配線
Ｓ２    配線
Ｓ３    配線
ＴＲ１    トランジスタ
ＴＲ２    トランジスタ
ＴＲ３    トランジスタ
ＴＲ４    トランジスタ
ＴＲ５    トランジスタ
ＴＲ６    トランジスタ
ＴＲ７    トランジスタ
ＴＲ８    トランジスタ
ＴＲ９    トランジスタ
ＴＲ１０    トランジスタ
ＴＲ１１    トランジスタ
１０    トランジスタ
１１    基板
１２    基板
２０    液晶素子
２１    導電層
２２    液晶
２３    導電層
２４ａ    配向膜
２４ｂ    配向膜
２６    絶縁層
３０    トランジスタ
３１    導電層
３１ａ    導電層
３２    半導体層
３２ｐ    半導体層
３３ａ    導電層
３３ｂ    導電層
３３ｃ    導電層
３３ｄ    導電層
３４    絶縁層
３５    不純物半導体層
３７    半導体層
３８    接続部
３９ａ    偏光板
３９ｂ    偏光板
４１    着色層
４２    遮光層
６０    容量素子
８１    絶縁層
８２    絶縁層
８３    絶縁層
８４    絶縁層
９０    バックライトユニット
１００    電子機器
１０１    プロセッサ
１０２    通信モジュール
１０３    表示装置
１０４    ディスプレイコントローラ
１０５    表示パネル
１０５ａ    表示領域
１０５Ｄ    ダミー画素
１０５Ｐ    画素
１０６    外部記憶装置
１１０    プロセッサ
１１１    フレームメモリ
１１２    演算回路
１１３    タイミング制御回路
１１４    ゲートドライバ
１１４ａ    ドライバ回路
１１５    ソースドライバ
１２０    差分検出回路
１２１    ラッチ回路
１２２    ラッチ回路
１２３    減算回路
１２４    最大値検出回路
１３１    選択回路
１３２    クロック生成回路
８１２    移動機構
８１３    移動機構
８１５    ステージ
８１６    ボールネジ機構
８２０    レーザ発振器
８２１    光学系ユニット
８２２    ミラー
８２３    マイクロレンズアレイ
８２４    マスク
８２５    レーザ光
８２６    レーザ光
８２７    レーザビーム
８３０    基板
８４０    非晶質シリコン層
８４１    多結晶シリコン層
７０００    表示部
７００１    表示領域
７１００    テレビジョン装置
７１０１    筐体
７１０３    スタンド
７１１１    リモコン操作機
７２００    ノート型パーソナルコンピュータ
７２１１    筐体
７２１２    キーボード
７２１３    ポインティングデバイス
７２１４    外部接続ポート
７３００    デジタルサイネージ
７３０１    筐体
７３０３    スピーカ
７３１１    情報端末機
７４００    デジタルサイネージ
７４０１    柱
７４１１    情報端末機
７５００    携帯情報端末
７５０２    操作キー
７５０３    情報
７６０１    筐体
７６０２    筐体
７６０４    光センサ
７６０５    光センサ
７６０６    スイッチ
７６０７    ヒンジ
【図１】
2018128675.tif 000003
【図２】
2018128675.tif 000004
【図３】
2018128675.tif 000005
【図４】
2018128675.tif 000006
【図５】
2018128675.tif 000007
【図６】
2018128675.tif 000008
【図７】
2018128675.tif 000009
【図８】
2018128675.tif 000010
【図９】
2018128675.tif 000011
【図１０】
2018128675.tif 000012
【図１１】
2018128675.tif 000013
【図１２】
2018128675.tif 000014
【図１３】
2018128675.tif 000015
【図１４】
2018128675.tif 000016
【図１５】
2018128675.tif 000017
【図１６】
2018128675.tif 000018
【図１７】
2018128675.tif 000019
【図１８】
2018128675.tif 000020