(57)【要約】      （修正有）【課題】画素電極が形成されていない領域に存在するスペースを有効利用する。【解決手段】半導体層と、前記半導体層上の第１の絶縁層と、前記第１の絶縁層上のゲート電極及び第１の導電層と、前記ゲート電極上及び前記第１の導電層上の第２の絶縁層と、前記第２の絶縁層上のソース電極、ドレイン電極、及び第２の導電層と、前記ソース電極上、前記ドレイン電極上、及び前記第２の導電層上の第３の絶縁層と、前記第３の絶縁層上の第１の電極及び第３の導電層と、前記第１の電極の端部を覆う平坦化膜と、前記第１の電極上のエレクトロルミネッセンス層と、前記エレクトロルミネッセンス層上及び前記平坦化膜上の第２の電極と、を有し、前記第２の電極は、前記平坦化膜に設けられた開口部を介して前記第３の導電層と電気的に接続されており、前記開口部は、前記第１の導電層、前記第２の導電層、及び前記第３の導電層と重ねる。【選択図】図４
2018109771.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電層と、
前記第１の導電層上の第１の絶縁層と、
前記第１の絶縁層上の第２の導電層と、を有し、
前記第１の導電層と前記第２の導電層は、前記第１の絶縁層を介して重なる領域を有し、
前記重なる領域において、前記第１の導電層には第１の開口部が設けられており、
前記重なる領域において、前記第２の導電層には第２の開口部が設けられており、
前記第１の開口部は、前記第２の開口部と重なる領域を有さないことを特徴とする発光装置。
【請求項２】
第１の導電層と、
前記第１の導電層上の第１の絶縁層と、
前記第１の絶縁層上の第２の導電層と、を有し、
前記第１の導電層と前記第２の導電層は、前記第１の絶縁層を介して重なる領域を有し、
前記重なる領域において、前記第１の導電層には第１の開口部が設けられており、
前記重なる領域において、前記第２の導電層には第２の開口部が設けられており、
前記第１の開口部は、前記第２の開口部と重なる領域を有し、
前記第１の開口部は、前記第２の開口部と重ならない領域を有し、
前記第２の開口部は、前記第１の開口部と重ならない領域を有することを特徴とする発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
技術分野は、発光装置、表示装置（ＥＬ表示装置、液晶表示装置等）、半導体装置等に
関する。
【背景技術】
【０００２】
特許文献１には、画素回路に用いられる配線上に、絶縁層を介して画素電極を配置した
発光装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２５７６５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１のような構造を採用すると、絶縁層上に接する導電層が画素電極のみとなる
ので、画素電極が形成されていない領域には導電層を配置可能なスペースが存在すること
になる。
【０００５】
そこで、画素電極が形成されていない領域に存在するスペースを有効利用することを第
１の課題とする。
【０００６】
また、配線同士の交差部に形成される寄生容量を低減することを第２の課題とする。
【０００７】
なお、以下に開示する発明は第１の課題又は第２の課題のいずれか一方を解決できれば
良い。
【課題を解決するための手段】
【０００８】
画素電極が形成されていない領域に、補助配線（補助電極）、一のトランジスタと他の
トランジスタとを接続する接続配線、容量電極等を形成することによって、第１の課題を
解決することができる。
【０００９】
一方、第１の配線と第２の配線とが交差する場合において、第１の配線に第１の開口部
を設け、第２の配線に第２の開口部を設ける。
【００１０】
そして、第１の開口部及び第２の開口部を第１の配線と第２の配線の交差部に配置し、
且つ、第１の開口部の一部又は全部が第２の開口部と重ならないようにすることによって
、第２の課題を解決することができる。
【００１１】
例えば、半導体層と、前記半導体層上の第１の絶縁層と、前記第１の絶縁層上のゲート
電極及び第１の導電層と、前記ゲート電極上及び前記第１の導電層上の第２の絶縁層と、
前記第２の絶縁層上のソース電極、ドレイン電極、及び第２の導電層と、前記ソース電極
上、前記ドレイン電極上、及び前記第２の導電層上の第３の絶縁層と、前記第３の絶縁層
上の第１の電極及び第３の導電層と、前記第１の電極の端部を覆う平坦化膜と、前記第１
の電極上のエレクトロルミネッセンス層と、前記エレクトロルミネッセンス層上及び前記
平坦化膜上の第２の電極と、を有し、前記第２の電極は、前記平坦化膜に設けられた開口
部を介して前記第３の導電層と電気的に接続されており、前記開口部は、前記第１の導電
層、前記第２の導電層、及び前記第３の導電層と重なることを特徴とする発光装置を提供
することができる。
【００１２】
例えば、ゲート電極及び第１の導電層と、前記ゲート電極上及び前記第１の導電層上の
第１の絶縁層と、前記第１の絶縁層上の半導体層及び第２の導電層と、前記半導体層上の
ソース電極及びドレイン電極と、前記ソース電極上、前記ドレイン電極上、及び前記第２
の導電層上の第２の絶縁層と、前記第２の絶縁層上の第１の電極及び第３の導電層と、前
記第１の電極の端部を覆う平坦化膜と、前記第１の電極上のエレクトロルミネッセンス層
と、前記エレクトロルミネッセンス層上及び前記平坦化膜上の第２の電極と、を有し、前
記第２の電極は、前記平坦化膜に設けられた開口部を介して前記第３の導電層と電気的に
接続されており、前記開口部は、前記第１の導電層、前記第２の導電層、及び前記第３の
導電層と重なることを特徴とする発光装置を提供することができる。
【００１３】
上記発光装置において、前記第１の導電層又は前記第２の導電層の一方は、ダミー電極
であり、前記第１の導電層又は前記第２の導電層の他方は、配線であると好ましい。
【００１４】
上記発光装置において、前記第１の導電層又は前記第２の導電層の一方は、第１のダミ
ー電極であり、前記第１の導電層又は前記第２の導電層の他方は、第２のダミー電極であ
ると好ましい。
【００１５】
上記発光装置において、前記第１の導電層又は前記第２の導電層の一方は、第１の配線
であり、前記第１の導電層又は前記第２の導電層の他方は、第２の配線であり、前記開口
部は、前記第１の配線と前記第２の配線との交差部に設けられていると好ましい。
【００１６】
上記発光装置において、前記第１の導電層には第１の開口部が設けられており、前記第
１の開口部は、前記開口部の内側に設けられていると好ましい。
【００１７】
上記発光装置において、前記第２の導電層には第２の開口部が設けられており、前記第
２の開口部は、前記開口部の内側に設けられていると好ましい。
【００１８】
上記発光装置において、前記第１の導電層には第１の開口部が設けられており、前記第
２の導電層には第２の開口部が設けられており、前記第１の開口部及び前記第２の開口部
は、前記開口部の内側に設けられていると好ましい。
【００１９】
上記発光装置において、前記第１の導電層は、前記ゲート電極と同層であり、前記第２
の導電層は、前記ソース電極及びドレイン電極と同層であり、前記第３の導電層は、前記
第１の電極と同層であると好ましい。
【００２０】
例えば、第１及び第２のトランジスタと、第１乃至第３の配線と、画素電極と、を有し
、前記第１及び前記第２のトランジスタは、逆スタガ構造のトランジスタであり、前記第
１の配線には、前記第１のトランジスタのソース又はドレインの一方が電気的に接続され
ており、前記第２の配線には、前記第１のトランジスタのゲートが電気的に接続されてお
り、前記第３の配線には、前記第２のトランジスタのソース又はドレインの一方が電気的
に接続されており、前記画素電極には、前記第２のトランジスタのソース又はドレインの
他方が電気的に接続されており、前記第１のトランジスタのソース又はドレインの他方と
、前記第２のトランジスタのゲートと、が前記画素電極と同層の接続配線を介して電気的
に接続されていることを特徴とする表示装置を提供することができる。
【００２１】
上記表示装置において、容量素子を有し、前記第２のトランジスタのゲート電極は、前
記容量素子の一方の電極と兼用されており、前記第３の配線は、前記容量素子の他方の電
極と兼用されていると好ましい。
【００２２】
上記表示装置において、前記画素電極と同層の導電層を有し、前記導電層は、前記第３
の配線と重なり、前記導電層は、前記第２のトランジスタのゲート電極と電気的に接続さ
れていると好ましい。
【００２３】
上記表示装置において、前記導電層は、前記第３の配線に設けられた開口部の内側にお
いて、前記第２のトランジスタのゲート電極と電気的に接続されていると好ましい。
【００２４】
例えば、トランジスタと、第１及び第２の配線と、を有し、前記第１の配線は、前記ト
ランジスタのソース又はドレインの一方と電気的に接続されており、前記第２の配線は、
前記トランジスタのゲートと電気的に接続されており、前記第１の配線は第１の開口部を
有し、前記第２の配線は第２の開口部を有し、前記第１及び前記第２の開口部は、前記第
１の配線と前記第２の配線の交差部に設けられており、前記交差部において、前記第１の
開口部は前記第２の開口部と重ならない領域を有することを特徴とする半導体装置を提供
することができる。
【００２５】
例えば、トランジスタと、第１乃至第３の配線と、容量素子を有し、前記第１の配線は
、前記トランジスタのソース又はドレインの一方と電気的に接続されており、前記第２の
配線は、前記トランジスタのゲートと電気的に接続されており、前記第３の配線は、前記
容量素子の一方の電極と電気的に接続されており、前記トランジスタのソース又はドレイ
ンの他方と、前記容量素子の他方の電極と、は電気的に接続されており、前記第１の配線
は第１の開口部を有し、前記第３の配線は第３の開口部を有し、前記第１及び前記第３の
開口部は、前記第１の配線と前記第３の配線の交差部に設けられており、前記交差部にお
いて、前記第１の開口部は前記第３の開口部と重ならない領域を有することを特徴とする
半導体装置を提供することができる。
【００２６】
例えば、トランジスタと、第１乃至第３の配線と、容量素子を有し、前記第１の配線は
、前記トランジスタのソース又はドレインの一方と電気的に接続されており、前記第２の
配線は、前記トランジスタのゲートと電気的に接続されており、前記第３の配線は、前記
容量素子の一方の電極と電気的に接続されており、前記トランジスタのソース又はドレイ
ンの他方と、前記容量素子の他方の電極と、は電気的に接続されており、前記第１の配線
は第１の開口部を有し、前記第２の配線は第２の開口部を有し、前記第３の配線は第３の
開口部を有し、前記第１の配線は第４の開口部を有し、前記第１及び前記第２の開口部は
、前記第１の配線と前記第２の配線の第１の交差部に設けられており、前記第３及び前記
第４の開口部は、前記第１の配線と前記第３の配線の第２の交差部に設けられており、前
記第１の交差部において、前記第１の開口部は前記第２の開口部と重ならない領域を有し
、前記第２の交差部において、前記第３の開口部は前記第４の開口部と重ならない領域を
有することを特徴とする半導体装置を提供することができる。
【００２７】
なお、本明細書において、ダミー電極（電気的に孤立した電極、フローティング電極）
とは、電流又は電圧が供給されない電気的に浮遊状態（フローティング状態）の電極を意
味する。
【００２８】
また、本明細書において、ダミー半導体層（電気的に孤立した半導体層、フローティン
グ半導体層）とは、電流又は電圧が供給されない電気的に浮遊状態（フローティング状態
）の半導体層を意味する。
【００２９】
また、本明細書において「ＡとＢが同層」とは、「ＡとＢとを同一工程で形成した」又
は「ＡとＢとを同一材料で形成した」ことを意味する。
【００３０】
例えば、「ＡとＢとを同一工程で形成した」又は「ＡとＢとを同一材料で形成した」と
は、所定の膜（出発膜）をパターン加工してＡとＢと形成したことを意味する。
【００３１】
なお、パターン加工は、例えば、所定の膜（出発膜）上にマスクを形成し、マスクを用
いて所定の膜（出発膜）を所定の形状に加工し、マスクを除去すること等を意味する。
【００３２】
よって、「ＡとＢとを同一工程で形成した」又は「ＡとＢとを同一材料で形成した」と
いう概念には「ＡとＢは同じ出発膜を用いて形成した」という概念が含まれる。
【００３３】
また、別の例として、印刷法（インクジェット法、凸版印刷法等）を用いてＡとＢとを
形成する場合は、「ＡとＢとを同一工程で形成した」又は「ＡとＢとを同一材料で形成し
た」とは、Ａ及びＢの双方がパターン形成されるように印刷を行ったことを意味する。
【発明の効果】
【００３４】
第１の課題を解決することによって、画素電極が形成されていない領域に存在するスペ
ースを有効利用することができる。
【００３５】
第２の課題を解決することによって、配線同士の交差部に形成される寄生容量を低減す
ることができる。
【図面の簡単な説明】
【００３６】
【図１】発光装置の一例。
【図２】発光装置の一例。
【図３】発光装置の一例。
【図４】発光装置の一例。
【図５】発光装置の一例。
【図６】発光装置の一例。
【図７】発光装置の一例。
【図８】発光装置の一例。
【図９】発光装置の一例。
【図１０】発光装置の一例。
【図１１】発光装置の一例。
【図１２】発光装置の一例。
【図１３】発光装置の一例。
【図１４】発光装置の一例。
【図１５】発光装置の一例。
【図１６】発光装置の一例。
【図１７】発光装置の一例。
【図１８】発光装置の一例。
【図１９】発光装置の一例。
【図２０】発光装置の一例。
【図２１】発光装置の一例。
【図２２】発光装置の一例。
【図２３】発光装置の一例。
【図２４】発光装置の一例。
【図２５】発光装置の一例。
【図２６】発光装置の一例。
【図２７】発光装置の一例。
【図２８】発光装置の一例。
【図２９】発光装置の一例。
【図３０】発光装置の一例。
【図３１】半導体装置の一例。
【図３２】半導体装置の一例。
【発明を実施するための形態】
【００３７】
実施の形態について、図面を用いて詳細に説明する。
【００３８】
但し、発明の趣旨から逸脱することなくその形態及び詳細を様々に変更し得ることは、
当業者であれば容易に理解される。
【００３９】
従って、発明の範囲は以下に示す実施の形態の記載内容に限定して解釈されるものでは
ない。
【００４０】
なお、以下に説明する構成において、同一部分又は同様な機能を有する部分には同一の
符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００４１】
また、以下の実施の形態は、一部又は全部を適宜組み合わせて実施することができる。
【００４２】
（実施の形態１）
図１に発光装置の一例を示す。
【００４３】
絶縁表面を有する基板１０５０上に半導体層１１１０が形成されている。
【００４４】
半導体層１１１０上に絶縁層１１１１が形成されている。
【００４５】
半導体層１１１０は、少なくとも、チャネル形成領域、ソース領域、ドレイン領域を有
する。
【００４６】
絶縁層１１１１は、トランジスタ１１００のゲート絶縁膜に対応する。
【００４７】
絶縁層１１１１上には、導電層１１１２が形成されている。
【００４８】
導電層１１１２は、トランジスタ１１００のゲート電極に対応し、チャネル形成領域と
重なる位置に形成されている。
【００４９】
導電層１１１２上には、絶縁層１１１３が形成されている。
【００５０】
絶縁層１１１３は、層間絶縁膜に対応する。
【００５１】
絶縁層１１１３上には、導電層１１１４及び導電層１１１５が形成されている。
【００５２】
導電層１１１４は、トランジスタ１１００のソース電極又はドレイン電極の一方に対応
する。
【００５３】
そして、導電層１１１４は、絶縁層１１１１及び絶縁層１１１３に形成されたコンタク
トホールを介して半導体層のソース領域又はドレイン領域の一方に電気的に接続されてい
る。
【００５４】
導電層１１１５は、トランジスタ１１００のソース電極又はドレイン電極の他方に対応
する。
【００５５】
そして、導電層１１１５は、絶縁層１１１１及び絶縁層１１１３に形成されたコンタク
トホールを介して半導体層のソース領域又はドレイン領域の他方に電気的に接続されてい
る。
【００５６】
導電層１１１４上及び導電層１１１５上には、絶縁層１１２０が形成されている。
【００５７】
絶縁層１１２０は、層間絶縁膜に対応する。
【００５８】
絶縁層１１２０上には、導電層１２１１及び導電層１２１２が形成されている。
【００５９】
導電層１２１１は、発光素子の第１の電極（画素電極、下部電極）に対応する。
【００６０】
導電層１２１１は、絶縁層１１２０に形成されたコンタクトホールを介して導電層１１
１５に電気的に接続されている。
【００６１】
導電層１２１２は、発光素子の第２の電極（対向電極、上部電極）に対応する導電層１
２３０と電気的に接続され、導電層１２３０の補助配線（補助電極）として機能する。
【００６２】
なお、工程数削減のため、導電層１２１１と導電層１２１２とを同一工程で形成するこ
とが好ましい。即ち、導電層１２１１と導電層１２１２とが同層であることが好ましい。
【００６３】
もちろん、導電層１２１１と導電層１２１２とを異なる工程で形成しても良い。
【００６４】
導電層１２１１上及び導電層１２１２上には、絶縁層１１３０が形成されている。
【００６５】
絶縁層１１３０は、隔壁層に対応する。
【００６６】
絶縁層１１３０には、導電層１２１１の表面の一部を露出させるための開口部と、導電
層１２１２の表面の一部を露出させるための開口部と、が設けられている。
【００６７】
つまり、絶縁層１１３０は、導電層１２１１の端部及び導電層１２１２の端部を覆って
いる。
【００６８】
導電層１２１１上及び絶縁層１１３０上には、エレクトロルミネッセンス層１２２０（
ＥＬ層、電界発光層）が形成されている。
【００６９】
エレクトロルミネッセンス層１２２０上、絶縁層１１３０上、及び導電層１２１２上に
は、導電層１２３０が形成されている。
【００７０】
つまり、導電層１２３０は、絶縁層１１３０に設けられた開口部（コンタクトホール）
を介して導電層１２１２と電気的に接続されている。
【００７１】
導電層１２３０は、発光素子の第２の電極（対向電極、上部電極）に対応する。
【００７２】
図１のような構成とすることによって、導電層１２１１が形成されていない領域に形成
された導電層１２１２を導電層１２３０の補助配線として用いることができる。
【００７３】
よって、画素電極が形成されていない領域のスペースを有効利用することができる。
【００７４】
なお、図１において基板１０５０上に設けられたトランジスタ１１００はトップゲート
型ＴＦＴを図示しているが、トランジスタ１１００をボトムゲート型ＴＦＴとしても良い
し、シリコンウェハ、ＳＯＩ基板等を用いて形成したトランジスタとしても良い。
【００７５】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【００７６】
（実施の形態２）
隔壁層として平坦化膜を用いた場合について説明する。
【００７７】
平坦化膜とは表面に平坦性を有する絶縁膜である。
【００７８】
平坦化膜の代表例は、例えば、液状の原材料を基板上に吐出した後に硬化して形成した
絶縁膜等である。
【００７９】
液状の原材料を基板上に吐出した後に硬化して形成した絶縁膜としては、例えば、有機
絶縁膜等がある。
【００８０】
有機絶縁膜としては、例えば、ポリイミド膜、アクリル膜、シロキサン膜等がある。
【００８１】
有機絶縁膜は原材料が液状であるので、膜の下層に形成された構造物の高さが高いほど
、構造物と膜表面との間の距離が短くなる。
【００８２】
よって、膜の下層に形成された構造物の高さが高いほど、開口部の底面と表面との間の
距離が短くなる。
【００８３】
なお、平坦化膜の代わりに、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏ
ｌｉｓｈｉｎｇ）等を用いて表面を研磨して平坦化した絶縁膜等を用いても良い。
【００８４】
表面が研磨された絶縁膜は、下層の構造物の凹凸を反映した表面を有する絶縁膜が形成
された後に研磨を行うことによって表面を平坦化して形成するため、液状の原材料を用い
て形成した絶縁膜と類似する形状となる。
【００８５】
そこで、開口部の底面を底上げした構成の一例を図２、図３に示す。
【００８６】
図２は図１の構成に導電層１３００を追加した構成である。
【００８７】
工程数削減のため、導電層１３００は、トランジスタ１１００のゲート電極と同一工程
で形成された導電層であると好ましい。
【００８８】
図３は図１の構成に導電層１４００を追加した構成である。
【００８９】
工程数削減のため、導電層１４００は、トランジスタ１１００のソース電極及びドレイ
ン電極と同一工程で形成された導電層であると好ましい。
【００９０】
導電層１３００又は導電層１４００は、例えば、発光装置に用いる配線又はダミー電極
（電気的に孤立した電極、フローティング電極）等である。
【００９１】
発光装置に用いる配線としては、例えば、ゲート配線、容量配線、信号線、電源線、消
去線等を用いることができる。
【００９２】
ダミー電極（電気的に孤立した電極、フローティング電極）は、発光装置に用いられる
配線又は電極と電気的に分離された電極である。
【００９３】
そして、導電層１３００又は導電層１４００は、導電層１２１２と導電層１２３０とを
電気的に接続するために絶縁層１１３０に設けられた開口部と重なる位置に形成されてい
る。
【００９４】
なお、少なくとも開口部の縁（端、外周）が導電層１３００又は導電層１４００と重な
る位置に形成されていれば良い。
【００９５】
以上のように、開口部と重なる位置に導電層を配置することによって、導電層１２３０
が断線する確率を低減することができる。
【００９６】
即ち、開口部の下に導電層を設けることにより、開口部の底面が底上げされるので、開
口部の段差が小さくなる。
【００９７】
そして、開口部の段差が小さくなれば、導電層１２３０が断線する確率を低減すること
ができる。
【００９８】
なお、図２、図３において開口部と重なる位置に、ダミー半導体層（電気的に孤立した
半導体層、フローティング半導体層）を配置すると、導電層１２３０が断線する確率がよ
り低減するので好ましい。
【００９９】
ダミー半導体層は、トランジスタの有する半導体層と同一工程で形成することが好まし
い。
【０１００】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０１０１】
（実施の形態３）
図４は、図１において導電層１３００及び導電層１４００の双方を追加した構成の一例
である。なお、図４では隔壁層として平坦化膜を用いている。
【０１０２】
工程数削減のため、導電層１３００は、トランジスタ１１００のゲート電極と同一工程
で形成された導電層であると好ましい。
【０１０３】
工程数削減のため、導電層１４００は、トランジスタ１１００のソース電極及びドレイ
ン電極と同一工程で形成された導電層であると好ましい。
【０１０４】
図４のように導電層１３００及び導電層１４００の双方を有することによって、図２、
図３よりも導電層１２３０が断線する確率を低減することができるので好ましい。
【０１０５】
導電層１３００又は導電層１４００は、例えば、発光装置に用いる配線又はダミー電極
（電気的に孤立した電極、フローティング電極）等である。
【０１０６】
発光装置に用いる配線としては、例えば、ゲート配線、容量配線、信号線、電源線、消
去線等を用いることができる。
【０１０７】
ダミー電極（電気的に孤立した電極、フローティング電極）は、発光装置に用いられる
配線又は電極と電気的に分離された電極である。
【０１０８】
例えば、２つの配線の交差部に開口部を設ける構成では、導電層１３００が第１の配線
に対応し、導電層１４００が第２の配線に対応する。
【０１０９】
例えば、１つの配線とダミー電極と開口部とを重ねる構成では、導電層１３００が配線
又はダミー電極の一方に対応し、導電層１４００が配線又はダミー電極の他方に対応する
。
【０１１０】
例えば、２つのダミー電極と開口部とを重ねる構成では、導電層１３００が第１のダミ
ー電極に対応し、導電層１４００が第２のダミー電極に対応する。
【０１１１】
なお、図４において開口部と重なる位置に、ダミー半導体層（電気的に孤立した半導体
層、フローティング半導体層）を配置すると、導電層１２３０が断線する確率がより低減
するので好ましい。
【０１１２】
ダミー半導体層は、トランジスタの有する半導体層と同一工程で形成することが好まし
い。
【０１１３】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０１１４】
（実施の形態４）
隔壁層として平坦化膜を用いる場合、発光領域における断線の確率を低減するために、
画素電極の下にダミー電極又はダミー半導体層を配置しても良い。
【０１１５】
もちろん、画素電極の下にダミー電極及びダミー半導体層の双方を配置しても良い。
【０１１６】
ダミー半導体層は、トランジスタの有する半導体層と同一工程で形成することが好まし
い。
【０１１７】
ダミー電極は、トランジスタの有するゲート電極と同一工程で形成することが好ましい
。
【０１１８】
ダミー電極は、トランジスタの有するソース電極及びドレイン電極と同一工程で形成す
ることが好ましい。
【０１１９】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０１２０】
（実施の形態５）
図５、図６、図７に逆スタガ構造のＴＦＴの一種であるチャネルエッチ型ＴＦＴを用い
た発光装置の一例を示す。
【０１２１】
図５は、図６及び図７に示す発光装置に用いられている画素回路の回路図である。
【０１２２】
図５に示す画素回路は、トランジスタＴｒ１、トランジスタＴｒ２、配線Ｇ、配線Ｓ、
配線Ｖ、発光素子ＥＬ（ＥＬ素子）を有する。
【０１２３】
トランジスタＴｒ１は、トランジスタＴｒ２の導通、非導通を制御する機能を有する。
【０１２４】
トランジスタＴｒ１は、スイッチング用トランジスタと呼ばれることもある。
【０１２５】
トランジスタＴｒ２は、発光素子ＥＬに供給される電流の制御を行う機能を有する。
【０１２６】
トランジスタＴｒ２は、駆動用トランジスタと呼ばれることもある。
【０１２７】
配線Ｇは、例えば、ゲート線に対応する。
【０１２８】
ゲート線は、トランジスタＴｒ１のゲートに電気的に接続され、トランジスタＴｒ１の
導通、非導通を制御する信号を供給する機能を有する。
【０１２９】
配線Ｓは、例えば、信号線に対応する。
【０１３０】
信号線は、映像信号を供給する機能を有する。
【０１３１】
配線Ｖは、例えば、電源線に対応する。
【０１３２】
電源線は、電流又は電圧を供給する機能を有する。
【０１３３】
配線ＧはトランジスタＴｒ１のゲートに電気的に接続されている。
【０１３４】
配線ＳはトランジスタＴｒ１のソース又はドレインの一方に電気的に接続されている。
【０１３５】
配線ＶはトランジスタＴｒ２のソース又はドレインの一方に電気的に接続されている。
【０１３６】
発光素子ＥＬはトランジスタＴｒ２のソース又はドレインの他方に電気的に接続されて
いる。
【０１３７】
トランジスタＴｒ１のソース又はドレインの他方と、トランジスタＴｒ２のゲートと、
は電気的に接続されている。
【０１３８】
図６のＡ−Ｂ断面の断面図が図７（Ａ）に対応する。
【０１３９】
また、図７（Ａ）は図５のトランジスタＴｒ２の断面図に対応する。
【０１４０】
図６のＣ−Ｄ断面の断面図が図７（Ｂ）に対応する。
【０１４１】
また、図７（Ｂ）は、図５のトランジスタＴｒ１のソース又はドレインの他方とトラン
ジスタＴｒ２のゲートとの接続部の断面図に対応する。
【０１４２】
図６のＥ−Ｆ断面の断面図が図７（Ｃ）に対応する。
【０１４３】
また、図７（Ｃ）は図５のトランジスタＴｒ１の断面図に対応する。
【０１４４】
そして、図６及び図７において、絶縁表面を有する基板５０上には導電層１０１、導電
層１０２が形成されている。
【０１４５】
導電層１０１は、トランジスタＴｒ２のゲート電極に対応する。
【０１４６】
また、導電層１０１は、トランジスタＴｒ１のソース又はドレインの他方とトランジス
タＴｒ２のゲートとを電気的に接続するための接続配線の一部としての機能も有する。
【０１４７】
導電層１０２は、トランジスタＴｒ１のゲート電極に対応する。
【０１４８】
また、導電層１０２は、配線Ｇ（ゲート線）としての機能も有する。
【０１４９】
導電層１０１上及び導電層１０２上には、絶縁層２００が形成されている。
【０１５０】
絶縁層２００は、トランジスタＴｒ１のゲート絶縁膜としての機能と、トランジスタＴ
ｒ２のゲート絶縁膜としての機能と、を有する。
【０１５１】
絶縁層２００上には、半導体層３０１及び半導体層３０２が形成されている。
【０１５２】
半導体層３０１は、トランジスタＴｒ２の半導体層に対応する。
【０１５３】
半導体層３０２は、トランジスタＴｒ１の半導体層に対応する。
【０１５４】
半導体層３０１上には、導電層４０１と導電層４０２とが形成されている。
【０１５５】
導電層４０１は、トランジスタＴｒ２のソース電極又はドレイン電極の一方に対応する
。
【０１５６】
また、導電層４０１は、画素電極である導電層６０１との接続配線としての機能も有す
る。
【０１５７】
導電層４０２は、トランジスタＴｒ２のソース電極又はドレイン電極の他方に対応する
。
【０１５８】
また、導電層４０２は、配線Ｖ（電源線）としての機能も有する。
【０１５９】
半導体層３０２上には、導電層４０３と導電層４０４とが形成されている。
【０１６０】
導電層４０３は、トランジスタＴｒ１のソース電極又はドレイン電極の一方に対応する
。
【０１６１】
また、導電層４０３は、トランジスタＴｒ１のソース又はドレインの他方とトランジス
タＴｒ２のゲートとを電気的に接続するための接続配線の一部としての機能も有する。
【０１６２】
導電層４０４は、トランジスタＴｒ１のソース電極又はドレイン電極の他方に対応する
。
【０１６３】
また、導電層４０４は、配線Ｓ（信号線）としての機能も有する。
【０１６４】
導電層４０１上、導電層４０２上、導電層４０３上、及び導電層４０４上には、絶縁層
５００が形成されている。
【０１６５】
絶縁層５００は、層間絶縁膜に対応する。
【０１６６】
絶縁層５００上には、導電層６０１、導電層６０２が形成されている。
【０１６７】
導電層６０１は、発光素子の第１の電極（画素電極、下部電極）に対応する。
【０１６８】
導電層６０１は、絶縁層５００に形成されたコンタクトホールを介して導電層４０１に
電気的に接続されている。
【０１６９】
導電層６０２は、トランジスタＴｒ１のソース又はドレインの他方とトランジスタＴｒ
２のゲートとを電気的に接続するための接続配線の一部としての機能を有する。
【０１７０】
導電層６０２は、絶縁層５００に形成された第１のコンタクトホールを介して導電層４
０３に電気的に接続され、且つ、絶縁層２００及び絶縁層５００に形成された第２のコン
タクトホールを介して導電層１０１に電気的に接続されている。
【０１７１】
なお、図６に示すように、上下の導電層が重なり合う領域の長手方向とコンタクトホー
ルの長手方向とが平行になるようにすると、コンタクトホールの面積を大きくすることが
できるので好ましい。
【０１７２】
よって、図６では第１のコンタクトホールの長手方向と第２のコンタクトホールの長手
方向とが交差している。
【０１７３】
工程数削減のために、第１のコンタクトホールと第２のコンタクトホールとを同一工程
で形成し、且つ、導電層６０１と導電層６０２とを同一工程で形成することが好ましい。
【０１７４】
仮に、トランジスタＴｒ１のソース又はドレインの他方とトランジスタＴｒ２のゲート
とを電気的に接続するために、導電層４０３を導電層１０１と接触させようとした場合、
絶縁層２００を形成した後であって絶縁層５００を形成する前にコンタクトホール作製工
程が必要となる。
【０１７５】
一方、図６、図７のように、導電層６０２を、トランジスタＴｒ１のソース又はドレイ
ンの他方とトランジスタＴｒ２のゲートとを電気的に接続するための接続配線の一部とし
て用いることによって、絶縁層２００を形成した後であって絶縁層５００を形成する前に
コンタクトホール作製工程が不要となる。
【０１７６】
つまり、図６、図７の構造は、第１のコンタクトホールと第２のコンタクトホールとを
同時に形成することができる構造であるため、絶縁層２００を形成した後であって絶縁層
５００を形成する前にコンタクトホール作製工程を行う必要がなくなる構造であるといえ
る。
【０１７７】
したがって、図６、図７の構造はコンタクトホール作製工程を一回分削減できる構造で
あるといえる。
【０１７８】
導電層６０１上及び導電層６０２上には、絶縁層７００が形成されている。
【０１７９】
絶縁層７００は、隔壁層に対応する。
【０１８０】
絶縁層７００には、導電層６０１の表面の一部を露出させるための開口部が設けられて
いる。
【０１８１】
つまり、絶縁層７００は、導電層６０１の端部を覆っている。
【０１８２】
導電層６０１上及び絶縁層７００上には、エレクトロルミネッセンス層８０１（ＥＬ層
、電界発光層）が形成されている。
【０１８３】
エレクトロルミネッセンス層８０１上及び絶縁層７００上には、導電層９００が形成さ
れている。
【０１８４】
導電層９００は、発光素子の第２の電極（対向電極、上部電極）に対応する。
【０１８５】
以上のように、導電層６０２を接続配線として用いることにより、工程数を削減できる
構造とすることができる。
【０１８６】
そして、導電層６０２は画素電極が存在しないスペースに形成されるので、画素電極が
存在しないスペースを有効利用することができる。
【０１８７】
本実施の形態ではチャネルエッチ型ＴＦＴとしたがチャネルストップ型ＴＦＴとしても
良い。
【０１８８】
なお、本実施の形態の発光素子を他の表示素子（液晶素子、電気泳動素子等）に置換し
ても良い。
【０１８９】
つまり、本実施の形態は表示装置全般に適用可能である。
【０１９０】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０１９１】
（実施の形態６）
図５〜図７において、容量素子を追加した構成の一例を図８〜図９に示す。
【０１９２】
図８は図９の画素回路の回路図に対応する。
【０１９３】
図８は、図５において容量素子Ｃを追加した例である。
【０１９４】
容量素子Ｃの一方の端子（一方の電極）は、トランジスタＴｒ２のゲートと電気的に接
続されている。
【０１９５】
容量素子Ｃの他方の端子（他方の電極）は、配線Ｖ（電源線）と電気的に接続されてい
る。
【０１９６】
本実施の形態では、容量素子Ｃの一方の電極とトランジスタＴｒ２のゲート電極とを兼
用する。
【０１９７】
また、容量素子Ｃの他方の電極と配線Ｖ（電源線）とを兼用する。
【０１９８】
ここで、図９は図６において、導電層１０１を導電層４０２の下に延在させた構成であ
る。
【０１９９】
容量素子Ｃの一方の電極とトランジスタＴｒ２のゲート電極とを兼用させ、且つ、容量
素子Ｃの他方の電極と配線Ｖ（電源線）とを兼用することによって、開口率を低減させる
ことなく容量素子を作製することができる。
【０２００】
なお、本実施の形態の発光素子を他の表示素子（液晶素子、電気泳動素子等）に置換し
ても良い。
【０２０１】
つまり、本実施の形態は表示装置全般に適用可能である。
【０２０２】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０２０３】
（実施の形態７）
容量素子の容量を増加させる構成を図１０に示す。
【０２０４】
図１０（Ａ）は図９において導電層６０３を追加した構成である。
【０２０５】
図１０（Ｂ）は、図１０（Ａ）のＧ−Ｈ断面の断面図に対応する。
【０２０６】
なお、図１０の画素回路の回路図は図８のようになる。
【０２０７】
導電層６０３は、容量素子Ｃの他方の電極の一部を構成している。
【０２０８】
導電層６０３を画素電極となる導電層６０１と同一工程で形成すると工程数が増加しな
いため好ましい。
【０２０９】
導電層６０３は、絶縁層５００に設けられたコンタクトホールを介して導電層４０２と
電気的に接続されている。
【０２１０】
なお、導電層６０３と導電層４０２との接触抵抗を低減するためにコンタクトホールを
複数設けると好ましい。
【０２１１】
以上のような構成とすることによって、容量素子Ｃの他方の電極の幅を大きくすること
ができるので、容量素子Ｃの容量を大きくすることができる。
【０２１２】
そして、導電層６０３は画素電極が存在しないスペースに形成されるので、画素電極が
存在しないスペースを有効利用することができる。
【０２１３】
なお、図１０において、導電層４０３と導電層１０１とを直接接触させても良い。
【０２１４】
なお、本実施の形態の発光素子を他の表示素子（液晶素子、電気泳動素子等）に置換し
ても良い。
【０２１５】
つまり、本実施の形態は表示装置全般に適用可能である。
【０２１６】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０２１７】
（実施の形態８）
容量素子の容量を増加させる構成を図１１に示す。
【０２１８】
図１１（Ａ）は図９において導電層６０４を追加した構成である。
【０２１９】
図１１（Ｂ）は、図１１（Ａ）のＩ−Ｊ断面の断面図に対応する。
【０２２０】
なお、図１１の画素回路の回路図は図８のようになる。
【０２２１】
導電層６０４は、容量素子Ｃの一方の電極の一部を構成している。
【０２２２】
導電層６０４を画素電極となる導電層６０１と同一工程で形成すると工程数が増加しな
いため好ましい。
【０２２３】
導電層６０４は、絶縁層２００及び絶縁層５００に設けられたコンタクトホールを介し
て導電層１０１と電気的に接続されている。
【０２２４】
なお、導電層６０４と導電層１０１との接触抵抗を低減するためにコンタクトホールを
複数設けると好ましい。
【０２２５】
以上のような構成とすることによって、容量素子Ｃの他方の電極を容量素子の一方の電
極で挟み込む構造となるため、容量素子Ｃの容量を大きくすることができる。
【０２２６】
また、図１１の導電層６０４の面積と図１０の導電層６０３の面積とが同じ場合、図１
１では容量素子Ｃの他方の端子（他方の電極）を容量素子の一方の端子（一方の電極）で
挟み込む構造であるため、図１１の容量素子Ｃの容量は図１０の容量素子Ｃの容量よりも
大きくなる。
【０２２７】
そして、導電層６０４は画素電極が存在しないスペースに形成されるので、画素電極が
存在しないスペースを有効利用することができる。
【０２２８】
なお、図１１において、導電層４０３と導電層１０１とを直接接触させても良い。
【０２２９】
なお、本実施の形態の発光素子を他の表示素子（液晶素子、電気泳動素子等）に置換し
ても良い。
【０２３０】
つまり、本実施の形態は表示装置全般に適用可能である。
【０２３１】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０２３２】
（実施の形態９）
容量素子の容量を増加させる構成を図１２に示す。
【０２３３】
図１２（Ａ）は図９において導電層６０４を追加した構成である。
【０２３４】
図１２（Ｂ）は、図１２（Ａ）のＩ２−Ｊ２断面の断面図に対応する。
【０２３５】
なお、図１２の画素回路の回路図は図８のようになる。
【０２３６】
導電層６０４は、容量素子Ｃの一方の電極の一部を構成している。
【０２３７】
導電層６０４を画素電極となる導電層６０１と同一工程で形成すると工程数が増加しな
いため好ましい。
【０２３８】
導電層６０４は、絶縁層２００及び絶縁層５００に設けられたコンタクトホールを介し
て導電層１０１と電気的に接続されている。
【０２３９】
ここで、図１２において導電層４０２（配線Ｖ（電源線））には開口部が設けられてい
る。
【０２４０】
そして、図１２において絶縁層２００及び絶縁層５００に設けられたコンタクトホール
は、導電層４０２（配線Ｖ（電源線））に設けられた開口部の内側に設けられている。
【０２４１】
つまり、導電層６０４と導電層１０１とは導電層４０２に設けられた開口部の内側にお
いて電気的に接続している。
【０２４２】
なお、導電層６０４と導電層１０１との接触抵抗を低減するためにコンタクトホールを
複数設けると好ましい。
【０２４３】
また、絶縁層２００及び絶縁層５００にコンタクトホールを複数設ける場合は、導電層
４０２に複数のコンタクトホールに対応する開口部を複数設けると好ましい。
【０２４４】
以上のような構成とすることによって、容量素子Ｃの他方の電極を容量素子の一方の電
極で挟み込む構造となるため、容量素子Ｃの容量を大きくすることができる。
【０２４５】
また、図１２において導電層４０２（配線Ｖ（電源線））には開口部が設けられている
ため、図１１と比較して導電層６０４の大きさを小さくすることができる。
【０２４６】
したがって、図１２は図１１と比較して開口率を大きくすることができる。
【０２４７】
そして、導電層６０４は画素電極が存在しないスペースに形成されるので、画素電極が
存在しないスペースを有効利用することができる。
【０２４８】
なお、図１２において、導電層４０３と導電層１０１とを直接接触させても良い。
【０２４９】
また、本実施の形態の発光素子を他の表示素子（液晶素子、電気泳動素子等）に置換し
ても良い。
【０２５０】
つまり、本実施の形態は表示装置全般に適用可能である。
【０２５１】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０２５２】
（実施の形態１０）
逆スタガ構造のＴＦＴを用いる場合において、発光素子の第２の電極（対向電極、上部
電極）の補助配線（補助電極）を設けるとより好ましい。
【０２５３】
例えば、図１３に、図６において導電層６０５を追加した構成を例示する。
【０２５４】
図１３（Ｂ）は図１３（Ａ）のＫ−Ｌ断面の断面図に対応する。
【０２５５】
導電層６０５は、発光素子の第２の電極となる導電層９００の補助配線としての機能を
有する。
【０２５６】
導電層６０５は、絶縁層７００に設けられた開口部（コンタクトホール）を介して導電
層９００と電気的に接続されている。
【０２５７】
なお、図１３の導電層６０５の形状は複数の開口部を有する形状（格子状、網目状）で
ある。
【０２５８】
図１３においては、一つの開口部に一つの画素電極が配置される構成としたが、一つの
開口部に複数の画素電極が配置される構造としても良い。
【０２５９】
また、絶縁層７００として平坦化膜を用いる場合、絶縁層７００に設けられた開口部（
コンタクトホール）を導電層１０２（配線Ｇ（ゲート線））と重なる位置に形成している
ため、導電層９００が断線する確率を低減することができる。
【０２６０】
また、トランジスタに用いる半導体層と同一工程で形成したダミー半導体層（電気的に
孤立した半導体層、フローティング半導体層）を、絶縁層７００に設けられた開口部（コ
ンタクトホール）と重なる位置に配置することによって、導電層９００が断線する確率を
低減することができる。
【０２６１】
そして、導電層６０５は画素電極が存在しないスペースに形成されるので、画素電極が
存在しないスペースを有効利用することができる。
【０２６２】
なお、図１３において、導電層４０３と導電層１０１とを直接接触させても良い。
【０２６３】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０２６４】
（実施の形態１１）
図１３において、絶縁層７００に設けられた開口部（コンタクトホール）と重なる位置
に導電層４０５を配置した構成を図１４に示す。
【０２６５】
導電層４０５はダミー電極（電気的に孤立した電極、フローティング電極）である。
【０２６６】
導電層４０５はトランジスタに用いるソース電極及びドレイン電極と同一工程で形成す
ると工程数が増加しないため好ましい。
【０２６７】
導電層４０５を設けることによって、導電層９００が断線する確率を低減することがで
きる。
【０２６８】
また、トランジスタに用いる半導体層と同一工程で形成したダミー半導体層（電気的に
孤立した半導体層、フローティング半導体層）を、絶縁層７００に設けられた開口部（コ
ンタクトホール）と重なる位置に配置することによって、導電層９００が断線する確率を
低減することができる。
【０２６９】
そして、導電層６０５は画素電極が存在しないスペースに形成されるので、画素電極が
存在しないスペースを有効利用することができる。
【０２７０】
なお、図１４において、導電層４０３と導電層１０１とを直接接触させても良い。
【０２７１】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０２７２】
（実施の形態１２）
図１５及び図１６は、図１３において絶縁層７００に設けられた開口部（コンタクトホ
ール）を配線同士の交差部に配置した構成である。
【０２７３】
図１５は配線Ｇ（ゲート線）に対応する導電層１０２と配線Ｖ（電源線）に対応する導
電層４０２との交差部に開口部（コンタクトホール）を設けた構成である。
【０２７４】
図１６は配線Ｇ（ゲート線）に対応する導電層１０２と配線Ｓ（信号線）に対応する導
電層４０４との交差部に開口部（コンタクトホール）を設けた構成である。
【０２７５】
図１５及び図１６は図１３と比較して導電層９００が断線する確率を低減することがで
きる。
【０２７６】
また、トランジスタに用いる半導体層と同一工程で形成したダミー半導体層（電気的に
孤立した半導体層、フローティング半導体層）を、絶縁層７００に設けられた開口部（コ
ンタクトホール）と重なる位置に配置することによって、導電層９００が断線する確率を
低減することができる。
【０２７７】
そして、導電層６０５は画素電極が存在しないスペースに形成されるので、画素電極が
存在しないスペースを有効利用することができる。
【０２７８】
なお、図１５及び図１６において、導電層４０３と導電層１０１とを直接接触させても
良い。
【０２７９】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０２８０】
（実施の形態１３）
図１７、図１８は、図１３において絶縁層７００に設けられた開口部（コンタクトホー
ル）を導電層４０４（配線）と重なる位置に配置した構成である。
【０２８１】
絶縁層７００として平坦化膜を用いる場合、開口部（コンタクトホール）を導電層４０
４（配線）と重なる位置に配置した構成とすることによって、導電層９００が断線する確
率を低減することができる。
【０２８２】
図１８は、図１７において、絶縁層７００に設けられた開口部（コンタクトホール）と
重なる位置に導電層１０３を配置した構成である。
【０２８３】
なお、図１７（Ｂ）は、図１７（Ａ）のＯ−Ｐ断面の断面図である。
【０２８４】
また、図１８（Ｂ）は、図１８（Ａ）のＱ−Ｒ断面の断面図である。
【０２８５】
導電層１０３はダミー電極（電気的に孤立した電極、フローティング電極）である。
【０２８６】
導電層１０３はトランジスタに用いるゲート電極と同一工程で形成すると工程数が増加
しないため好ましい。
【０２８７】
導電層１０３を設けることによって、導電層９００が断線する確率を低減することがで
きる。
【０２８８】
また、トランジスタに用いる半導体層と同一工程で形成したダミー半導体層（電気的に
孤立した半導体層、フローティング半導体層）を、絶縁層７００に設けられた開口部（コ
ンタクトホール）と重なる位置に配置することによって、導電層９００が断線する確率を
低減することができる。
【０２８９】
そして、導電層６０５は画素電極が存在しないスペースに形成されるので、画素電極が
存在しないスペースを有効利用することができる。
【０２９０】
なお、図１７及び図１８において、導電層４０３と導電層１０１とを直接接触させても
良い。
【０２９１】
また、本実施の形態では、絶縁層７００に設けられた開口部（コンタクトホール）及び
導電層１０３を導電層４０４と重ねて配置したが、導電層４０２と重ねて配置しても良い
。
【０２９２】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０２９３】
（実施の形態１４）
図１９、図２０は、図１３において絶縁層７００に設けられた開口部（コンタクトホー
ル）を導電層１０４及び導電層４０６と重ねて配置した構成である。
【０２９４】
導電層１０４はダミー電極（電気的に孤立した電極、フローティング電極）である。
【０２９５】
導電層１０４はトランジスタに用いるゲート電極と同一工程で形成すると工程数が増加
しないため好ましい。
【０２９６】
導電層１０４を設けることによって、導電層９００が断線する確率を低減することがで
きる。
【０２９７】
導電層４０６はダミー電極（電気的に孤立した電極、フローティング電極）である。
【０２９８】
導電層４０６はトランジスタに用いるソース電極及びドレイン電極と同一工程で形成す
ると工程数が増加しないため好ましい。
【０２９９】
導電層４０６を設けることによって、導電層９００が断線する確率を低減することがで
きる。
【０３００】
なお、本実施の形態では導電層１０４及び導電層４０６の双方を形成したが、導電層１
０４及び導電層４０６の一方だけを形成する構成としても良い。
【０３０１】
なお、図２０のように画素電極に切欠け部を設け、切欠け部にダミー電極を設けると、
図１９と比較して画素電極の面積を大きくすることができるので、開口率を向上させるこ
とができる。
【０３０２】
また、トランジスタに用いる半導体層と同一工程で形成したダミー半導体層（電気的に
孤立した半導体層、フローティング半導体層）を、絶縁層７００に設けられた開口部（コ
ンタクトホール）と重なる位置に配置することによって、導電層９００が断線する確率を
低減することができる。
【０３０３】
なお、ダミー電極を形成せずにダミー半導体層のみを形成しても良い。
【０３０４】
そして、導電層６０５は画素電極が存在しないスペースに形成されるので、画素電極が
存在しないスペースを有効利用することができる。
【０３０５】
なお、図１９及び図２０において、導電層４０３と導電層１０１とを直接接触させても
良い。
【０３０６】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０３０７】
（実施の形態１５）
導電層６０５の形状は複数の開口部を有する形状（格子状、網目状）のみに限定されず
、さまざまな形状とすることができる。
【０３０８】
例えば、図２１に示すように導電層１０２（配線Ｇ（ゲート線））に沿うような線状と
しても良い。
【０３０９】
例えば、図２２に示すように導電層４０４（配線Ｓ（信号線））に沿うような線状とし
ても良い。
【０３１０】
もちろん、導電層４０２（配線Ｖ（電源線））に沿うような線状としても良い。
【０３１１】
導電層６０５を複数設けても良い。
【０３１２】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０３１３】
（実施の形態１６）
絶縁層７００に設けられた開口部（コンタクトホール）を複数個形成すると導電層６０
５と導電層９００との電気的な接続が確実になるので好ましい。
【０３１４】
この場合、他の複数の実施形態にまたがって記載されている複数種類の形成位置を組み
合わせて実施しても良い（例えば、配線Ｇ（ゲート線）と重なる位置に第１の開口部を設
け、且つ、配線Ｖ（電源線）と重なる位置に第２の開口部を設ける等）。
【０３１５】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０３１６】
（実施の形態１７）
発光装置の画素回路はどのような回路でも適用することができる。
【０３１７】
例えば、図２３に発光装置の画素回路の一例を示す。
【０３１８】
図２３は図５において、トランジスタＴｒ３、配線Ｇ２、及び配線Ｒを追加した回路で
ある。
【０３１９】
トランジスタＴｒ３は、リセット用トランジスタ又は消去用トランジスタと呼ばれるこ
ともある。
【０３２０】
配線Ｇ２はトランジスタＴｒ３の導通、非導通を制御する信号を供給する機能を有する
。
【０３２１】
配線Ｒは、リセット線（消去線）に対応する。
【０３２２】
リセット線（消去線）は、画素回路に保持された電圧をリセットするための信号を供給
する機能を有する。
【０３２３】
トランジスタＴｒ３のゲートは配線Ｇ２に電気的に接続されている。
【０３２４】
トランジスタＴｒ３のソース又はドレインの一方は配線Ｒに電気的に接続されている。
【０３２５】
トランジスタＴｒ３のソース又はドレインの他方はトランジスタＴｒ２のゲートに電気
的に接続されている。
【０３２６】
なお、図２３において配線Ｒと配線Ｖを共有しても良い。
【０３２７】
即ち、図２３において配線Ｒを設けずに、トランジスタＴｒ３のソース又はドレインの
一方を配線Ｖと電気的に接続しても良い。
【０３２８】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０３２９】
（実施の形態１８）
発光装置の画素回路はどのような回路でも適用することができる。
【０３３０】
例えば、図２４に発光装置の画素回路の一例を示す。
【０３３１】
図２４に示した発光装置の画素回路は、トランジスタＴｒ１〜トランジスタＴｒ６、配
線Ｓ（信号線）、配線Ｇ１〜配線Ｇ３（ゲート線）、配線Ｒ（リセット線）、配線Ｖ（電
源線）、容量素子Ｃ１、容量素子Ｃ２、発光素子ＥＬ（ＥＬ素子）を有する。
【０３３２】
トランジスタＴｒ１〜トランジスタＴｒ６は、ｎチャネル型トランジスタでもｐチャネ
ル型トランジスタでもどちらでもよい。
【０３３３】
そして、配線Ｓは、トランジスタＴｒ１のソース又はドレインの一方に電気的に接続さ
れている。
【０３３４】
配線Ｇ１は、トランジスタＴｒ２のゲートと、トランジスタＴｒ５のゲートと、に電気
的に接続されている。
【０３３５】
配線Ｇ２は、トランジスタＴｒ１のゲートと、トランジスタＴｒ４のゲートと、容量素
子Ｃ２の一方の端子（一方の電極）と、に電気的に接続されている。
【０３３６】
配線Ｇ３は、トランジスタＴｒ６のゲートに電気的に接続されている。
【０３３７】
配線Ｒは、トランジスタＴｒ６のソース又はドレインの一方に電気的に接続されている
。
【０３３８】
配線Ｖは、トランジスタＴｒ２のソース又はドレインの一方と、容量素子Ｃ１の一方の
端子（一方の電極）と、に電気的に接続されている。
【０３３９】
発光素子ＥＬは、トランジスタＴｒ５のソース又はドレインの一方に電気的に接続され
ている。
【０３４０】
容量素子Ｃ１の他方の端子（他方の電極）と、トランジスタＴｒ６のソース又はドレイ
ンの他方と、トランジスタＴｒ３のゲートと、トランジスタＴｒ４のソース又はドレイン
の一方と、容量素子Ｃ２の他方の端子（他方の電極）と、は電気的に接続されている。
【０３４１】
トランジスタＴｒ１のソース又はドレインの他方と、トランジスタＴｒ２のソース又は
ドレインの他方と、トランジスタＴｒ３のソース又はドレインの一方と、は電気的に接続
されている。
【０３４２】
トランジスタＴｒ３のソース又はドレインの他方と、トランジスタＴｒ４のソース又は
ドレインの他方と、トランジスタＴｒ５のソース又はドレインの他方と、は電気的に接続
されている。
【０３４３】
図２４の回路の動作について説明する。
【０３４４】
第１の期間（リセット期間）において、配線Ｇ３が選択され、トランジスタＴｒ６を導
通状態として画素回路のリセットを行う。
【０３４５】
なお、第１の期間において配線Ｇ１と配線Ｇ２は選択されない。
【０３４６】
第２の期間（書き込み期間）において、配線Ｇ２が選択され、トランジスタＴｒ１、ト
ランジスタＴｒ４が導通状態となり、配線Ｓから映像信号が書き込まれる。
【０３４７】
なお、第２の期間において配線Ｇ１と配線Ｇ３は選択されない。
【０３４８】
第３の期間（表示期間）において、配線Ｇ１が選択され、トランジスタＴｒ２、トラン
ジスタＴｒ３、トランジスタＴｒ５を介して配線Ｖから発光素子ＥＬに電流が供給される
。
【０３４９】
なお、第３の期間において配線Ｇ２と配線Ｇ３は選択されない。
【０３５０】
要するに、配線Ｇ３、配線Ｇ２、配線Ｇ１を順次選択する動作を繰り返すのである。
【０３５１】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０３５２】
（実施の形態１９）
発光装置の画素回路はどのような回路でも適用することができる。
【０３５３】
例えば、図２５に発光装置の画素回路の一例を示す。
【０３５４】
図２５に示した発光装置の画素回路は、トランジスタＴｒ１〜トランジスタＴｒ６、配
線Ｓ（信号線）、配線Ｇ１〜配線Ｇ３（ゲート線）、配線Ｖ１〜配線Ｖ２（電源線）、容
量素子Ｃ、発光素子ＥＬ（ＥＬ素子）を有する。
【０３５５】
そして、配線Ｓは、トランジスタＴｒ１のソース又はドレインの一方と電気的に接続さ
れている。
【０３５６】
配線Ｇ１は、トランジスタＴｒ１のゲートと、トランジスタＴｒ２のゲートと、に電気
的に接続されている。
【０３５７】
配線Ｇ２は、トランジスタＴｒ４のゲートと、トランジスタＴｒ５のゲートと、に電気
的に接続されている。
【０３５８】
配線Ｇ３は、トランジスタＴｒ６のゲートに電気的に接続されている。
【０３５９】
配線Ｖ１は、トランジスタＴｒ３のソース又はドレインの一方に電気的に接続されてい
る。
【０３６０】
配線Ｖ２は、トランジスタＴｒ５のソース又はドレインの一方と、トランジスタＴｒ６
のソース又はドレインの一方と、に電気的に接続されている。
【０３６１】
なお、トランジスタＴｒ１〜トランジスタＴｒ６が全てｐチャネル型トランジスタの場
合は、配線Ｖ１に印加される第１の電圧は配線Ｖ２に印加される第２の電圧よりも高くす
る。
【０３６２】
例えば、第１の電圧をＶｄｄ（基準電位より高い電圧）とし、第２の電圧をＶｓｓ（基
準電位より低い電圧）とする。
【０３６３】
一方、トランジスタＴｒ１〜トランジスタＴｒ６が全てｎチャネル型トランジスタの場
合は、配線Ｖ１に印加される第１の電圧は配線Ｖ２に印加される第２の電圧よりも低くす
る。
【０３６４】
例えば、第１の電圧をＶｓｓ（基準電位より低い電圧）とし、第２の電圧をＶｄｄ（基
準電位より高い電圧）とする。
【０３６５】
発光素子ＥＬは、トランジスタＴｒ４のソース又はドレインの一方と、トランジスタＴ
ｒ６のソース又はドレインの他方と、に電気的に接続されている。
【０３６６】
トランジスタＴｒ１のソース又はドレインの他方と、トランジスタＴｒ５のソース又は
ドレインの他方と、容量素子Ｃの一方の端子（一方の電極）と、は電気的に接続されてい
る。
【０３６７】
トランジスタＴｒ２のソース又はドレインの一方と、トランジスタＴｒ３のゲートと、
容量素子Ｃの他方の端子（他方の電極）と、は電気的に接続されている。
【０３６８】
トランジスタＴｒ２のソース又はドレインの他方と、トランジスタＴｒ３のソース又は
ドレインの他方と、トランジスタＴｒ４のソース又はドレインの他方と、は電気的に接続
されている。
【０３６９】
図２５の回路の動作について説明する。
【０３７０】
第１の期間において、配線Ｇ１及び配線Ｇ３が選択され、トランジスタＴｒ１、トラン
ジスタＴｒ２、トランジスタＴｒ６を導通状態とする。
【０３７１】
よって、配線Ｇ１及び配線Ｇ３は電気的に接続されていることが好ましい。
【０３７２】
なお、第１の期間において配線Ｇ２は選択されない。
【０３７３】
第２の期間において、配線Ｇ２が選択され、トランジスタＴｒ４、トランジスタＴｒ５
を導通状態として表示を行う。
【０３７４】
なお、第２の期間において配線Ｇ１と配線Ｇ３は選択されない。
【０３７５】
上記動作を行う場合は以下の構成が回路を簡略化する上で好ましい。
【０３７６】
配線Ｇ１及び配線Ｇ３を第１の端子と電気的に接続し、配線Ｇ２を第２の端子と電気的
に接続する。
【０３７７】
そして、第１の端子又は第２の端子の一方には入力信号をそのまま入力し、第１の端子
又は第２の端子の他方には入力信号を反転させた信号を入力する。
【０３７８】
この場合、入力信号を入力するための入力端子と第１の端子又は第２の端子の一方とを
電気的に接続し、入力端子と第１の端子又は第２の端子の他方とをインバータ回路を介し
て電気的に接続することによって、回路を簡略化できるので好ましい。
【０３７９】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０３８０】
（実施の形態２０）
画素部の外側において画素電極が形成されていない領域のスペースを有効利用する構成
の一例を示す。
【０３８１】
図２６は図４の変形例である。
【０３８２】
図２６において、導電層１２１２は、ＦＰＣ１７００（Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔ
ｅｄ  ｃｉｒｃｕｉｔ）と導電層１２３０との接続配線として用いられている。
【０３８３】
即ち、導電層１２１２を介して、ＦＰＣ１７００から導電層１２３０へ電流又は電圧が
供給される。
【０３８４】
また、導電層１２１２と導電層１２３０は絶縁層１１３０の端部において電気的に接続
されている。
【０３８５】
絶縁層１１３０の端部は画素部の外側に配置されている。
【０３８６】
なお、画素部の外側に開口部を設け、画素部の外側の開口部を介して導電層１２１２と
導電層１２３０とを電気的に接続させても良い。
【０３８７】
また、絶縁層１１３０の端部とＦＰＣ１７００の取付け部との間に封止材１５００が配
置されている。
【０３８８】
封止材１５００上には封止体１６００が設けられている。
【０３８９】
封止材としては樹脂シール材、ガラスフリット等を用いることができる。
【０３９０】
封止体としては基板（例えば、ガラス基板、金属基板、プラスティック基板等）、封止
缶等を用いることができる。
【０３９１】
また、導電層１２１２の下には、導電層１３００、導電層１４００が配置されている。
【０３９２】
工程数削減のため、導電層１３００は、トランジスタのゲート電極と同一工程で形成さ
れた導電層であると好ましい。
【０３９３】
工程数削減のため、導電層１４００は、トランジスタのソース電極及びドレイン電極と
同一工程で形成された導電層であると好ましい。
【０３９４】
導電層１３００又は導電層１４００は、例えば、発光装置に用いる配線又はダミー電極
（電気的に孤立した電極、フローティング電極）等である。
【０３９５】
ダミー電極（電気的に孤立した電極、フローティング電極）は、発光装置に用いられる
配線又は電極と電気的に分離された電極である。
【０３９６】
そして、絶縁層１１３０が平坦化膜の場合、導電層１３００及び導電層１４００を絶縁
層１１３０の端部と重なる位置に配置すると、絶縁層１１３０の端部において導電層１２
３０が断線する確率を低減できるので好ましい。
【０３９７】
また、絶縁層１１３０の端部とＦＰＣ１７００の取付け部との間の領域において、導電
層１３００、導電層１４００、及び導電層１２１２を重ねることによって、導電層１２１
２の下層に凹凸が形成されないため、導電層１２１２の断線を防止することができる。
【０３９８】
なお、図２６において絶縁層１１３０の端部と重なる位置に、ダミー半導体層（電気的
に孤立した半導体層、フローティング半導体層）を配置すると、導電層１２３０が断線す
る確率がより低減するので好ましい。
【０３９９】
ダミー半導体層は、トランジスタの有する半導体層と同一工程で形成することが好まし
い。
【０４００】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０４０１】
（実施の形態２１）
図２７は、図２６において導電層１２１２と導電層１４００とをコンタクトホールを介
して電気的に接続した構成である。
【０４０２】
図２８は、図２７において導電層１３００と導電層１４００とをコンタクトホールを介
して電気的に接続した構成である。
【０４０３】
図２７の構成によって、導電層１４００を補助配線として用いることができる。
【０４０４】
図２８の構成によって、導電層１３００及び導電層１４００を補助配線として用いるこ
とができる。
【０４０５】
なお、コンタクトホールは、絶縁層１１３０の端部と近い位置に設けることが好ましい
。
【０４０６】
即ち、絶縁層１１３０の端部とコンタクトホールの位置を近くすることによって、導電
層１２１２の一層のみを接続配線として用いる距離が短くなるので、導電層１２３０とＦ
ＰＣ１７００の間に存在する抵抗を下げることができる。
【０４０７】
したがって、封止材１５００と絶縁層１１３０の端部の間にコンタクトホールを一つ又
は複数設けることが好ましい。
【０４０８】
また、コンタクトホールは、ＦＰＣ１７００の取付け部と近い位置に設けることが好ま
しい。
【０４０９】
即ち、ＦＰＣ１７００の取付け部とコンタクトホールの位置を近くすることによって、
導電層１２１２の一層のみを配線として用いる距離が短くなるので、導電層１２３０とＦ
ＰＣ１７００の間に存在する抵抗を下げることができる。
【０４１０】
したがって、ＦＰＣ１７００の取付け部と重なる位置にコンタクトホールを一つ又は複
数設けることが好ましい。
【０４１１】
また、ＦＰＣ１７００と導電層１２１２とは導電性粒子を含む樹脂（例えば異方性導電
膜）等を用いて固着される。
【０４１２】
ここで、ＦＰＣ１７００の取付け部に凹凸を設けることによって固着が確実になる。
【０４１３】
したがって、ＦＰＣ１７００の取付け部と重なる位置にコンタクトホールを一つ又は複
数設けることは、ＦＰＣ１７００と導電層１２１２との固着を確実にする観点でも好まし
い。
【０４１４】
ＦＰＣ１７００と導電層１２１２との固着をより確実にする観点からすれば、ＦＰＣ１
７００の取付け部と重なる位置にコンタクトホールを複数設けることが好ましい。
【０４１５】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０４１６】
（実施の形態２２）
隔壁層下の導電層と、隔壁層上の導電層と、を電気的に接続するコンタクト構造の変形
例を示す。
【０４１７】
図２９、図３０において、基板４００１上に導電層４００２が形成されている。
【０４１８】
工程数削減のため、導電層４００２はトランジスタのゲート電極と同一工程で形成する
ことが好ましい。
【０４１９】
導電層４００２上に絶縁層４００３が形成されている。
【０４２０】
絶縁層４００３上に導電層４００４が形成されている。
【０４２１】
工程数削減のため、導電層４００４はトランジスタのソース電極及びドレイン電極と同
一工程で形成することが好ましい。
【０４２２】
導電層４００４上に絶縁層４００５が形成されている。
【０４２３】
絶縁層４００５上に導電層４００６が形成されている。
【０４２４】
工程数削減のため、導電層４００６は画素電極と同一工程で形成することが好ましい。
【０４２５】
導電層４００６上に絶縁層４００７が形成されている。
【０４２６】
絶縁層４００７は隔壁層に対応し、平坦化膜を用いて形成されている。
【０４２７】
絶縁層４００７上に導電層４００８が形成されている。
【０４２８】
導電層４００８は発光素子の上部電極に対応する。
【０４２９】
また、絶縁層４００７には開口部が設けられている。
【０４３０】
さらに、導電層４００２及び導電層４００４が、絶縁層４００７に設けられた開口部と
重なるように配置されていることによって、絶縁層４００７に設けられた開口部において
導電層４００８が断線する確率を低減している。
【０４３１】
ここで、図２９（Ａ）は、導電層４００４に開口部を設けた例である。
【０４３２】
導電層４００４に設けられた開口部は、絶縁層４００７に設けられた開口部と重なるよ
うに配置されている。
【０４３３】
図２９（Ａ）において、導電層４００４に設けられた開口部は、絶縁層４００７に設け
られた開口部よりも小さく、絶縁層４００７に設けられた開口部の内側に配置されている
。
【０４３４】
図２９（Ａ）のような構成とすることによって、絶縁層４００７に設けられた開口部の
内側に凹凸が生じるので、導電層４００６と導電層４００８との接触面積を大きくするこ
とができる。
【０４３５】
導電層４００６と導電層４００８との接触面積を大きくすることによって、導電層４０
０６と導電層４００８とのコンタクト抵抗が低減する。
【０４３６】
なお、絶縁層４００７に設けられた開口部の内側に凹凸を生じさせればよいので、導電
層４００４に設けられた開口部の一部が、絶縁層４００７に設けられた開口部からはみ出
していても良い。
【０４３７】
すなわち、絶縁層４００７に設けられた開口部は、少なくとも導電層４００４に設けら
れた開口部の外周と重なる領域を有する。
【０４３８】
図２９（Ｂ）は、導電層４００２に開口部を設けた例である。
【０４３９】
導電層４００２に設けられた開口部は、絶縁層４００７に設けられた開口部と重なるよ
うに配置されている。
【０４４０】
図２９（Ｂ）において、導電層４００２に設けられた開口部は、絶縁層４００７に設け
られた開口部よりも小さく、絶縁層４００７に設けられた開口部の内側に配置されている
。
【０４４１】
図２９（Ｂ）のような構成とすることによって、絶縁層４００７に設けられた開口部の
内側に凹凸が生じるので、導電層４００６と導電層４００８との接触面積を大きくするこ
とができる。
【０４４２】
導電層４００６と導電層４００８との接触面積を大きくすることによって、導電層４０
０６と導電層４００８とのコンタクト抵抗が低減する。
【０４４３】
なお、絶縁層４００７に設けられた開口部の内側に凹凸を生じさせればよいので、導電
層４００２に設けられた開口部の一部が、絶縁層４００７に設けられた開口部からはみ出
していても良い。
【０４４４】
すなわち、絶縁層４００７に設けられた開口部は、少なくとも導電層４００２に設けら
れた開口部の外周と重なる領域を有する。
【０４４５】
図２９（Ｃ）は、導電層４００２及び導電層４００４に開口部を設けた例である。
【０４４６】
導電層４００２及び導電層４００４に設けられた開口部は、絶縁層４００７に設けられ
た開口部と重なるように配置されている。
【０４４７】
図２９（Ｃ）において、導電層４００２及び導電層４００４に設けられた開口部は、絶
縁層４００７に設けられた開口部よりも小さく、絶縁層４００７に設けられた開口部の内
側に配置されている。
【０４４８】
図２９（Ｃ）のような構成とすることによって、絶縁層４００７に設けられた開口部の
内側に凹凸が生じるので、導電層４００６と導電層４００８との接触面積を大きくするこ
とができる。
【０４４９】
導電層４００６と導電層４００８との接触面積を大きくすることによって、導電層４０
０６と導電層４００８とのコンタクト抵抗が低減する。
【０４５０】
なお、絶縁層４００７に設けられた開口部の内側に凹凸を生じさせればよいので、導電
層４００２及び導電層４００４に設けられた開口部の一部が、絶縁層４００７に設けられ
た開口部からはみ出していても良い。
【０４５１】
すなわち、絶縁層４００７に設けられた開口部は、少なくとも導電層４００２及び導電
層４００４に設けられた開口部の外周とそれぞれ重なる領域を有する。
【０４５２】
一方、導電層４００８の断線を防止する観点に基づけば、図２９（Ｃ）のように、絶縁
層４００７に設けられた開口部の内側に導電層４００４に設けられた開口部を配置し、且
つ、導電層４００４に設けられた開口部の内側に導電層４００２に設けられた開口部を配
置することが好ましい。
【０４５３】
つまり、絶縁層４００７に設けられた開口部は導電層４００４に設けられた開口部より
大きくし、且つ、導電層４００４に設けられた開口部は導電層４００２に設けられた開口
部より大きくする。
【０４５４】
上記構成によって、階段形状が形成されるので、導電層４００８が断線する確率を低減
することができる。
【０４５５】
また、図３０（Ａ）に図２９（Ｃ）の変形例を示す。
【０４５６】
図３０（Ａ）において、絶縁層４００７には開口部４００９が設けられており、導電層
４００４には開口部４０１０が設けられており、導電層４００２には開口部４０１１が設
けられている。
【０４５７】
そして、開口部４０１０の一部又は全部が、開口部４０１１と重ならないように配置さ
れている。
【０４５８】
図３０（Ａ）の構成とすることによって、凹凸を増やすことができるので、図２９（Ａ
）及び（Ｂ）と比較してコンタクト抵抗を低減することができる。
【０４５９】
図３０（Ａ）の構成とすることによって、開口部４００９内に開口部４０１０及び開口
部４０１１が重なる領域（溝の深い領域）が形成されない、若しくは、開口部４００９内
に開口部４０１０及び開口部４０１１が重なる領域（溝の深い領域）の面積を小さくでき
るので、導電層４００８が断線する確率を低減することができる。
【０４６０】
導電層４００２又は導電層４００４は、例えば、発光装置に用いる配線又はダミー電極
（電気的に孤立した電極、フローティング電極）等である。
【０４６１】
発光装置に用いる配線としては、例えば、ゲート配線、容量配線、信号線、電源線、消
去線等を用いることができる。
【０４６２】
ダミー電極（電気的に孤立した電極、フローティング電極）は、発光装置に用いられる
配線又は電極と電気的に分離された電極である。
【０４６３】
なお、絶縁層４００７に設けられた開口部と重なる位置に、ダミー半導体層（電気的に
孤立した半導体層、フローティング半導体層）を配置すると、導電層４００８が断線する
確率がより低減するので好ましい。
【０４６４】
ダミー半導体層は、トランジスタの有する半導体層と同一工程で形成することが好まし
い。
【０４６５】
また、絶縁層４００７に設けられた開口部を配線の交差部に設ける場合（導電層４００
２及び導電層４００４の双方が配線である場合）において、図３０（Ａ）が特に好ましい
。
【０４６６】
ここで、図３０（Ｂ）は、絶縁層４００７に設けられた開口部を配線の交差部に設ける
場合において、図３０（Ａ）を採用した場合を示している。
【０４６７】
配線の交差部には寄生容量が発生するが、寄生容量は２つの配線が互いに重なり合う領
域に発生する。
【０４６８】
よって、図３０（Ａ）及び図３０（Ｂ）のように開口部４０１０と開口部４０１１とを
ずらして配置することによって、交差部において導電層４００２（第１の配線）と導電層
４００４（第２の配線）とが互いに重なり合う領域の面積が減少する。
【０４６９】
したがって、配線の交差部における寄生容量を低減することができる。
【０４７０】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０４７１】
（実施の形態２３）
配線の交差部における寄生容量の低減という技術的思想は半導体装置全般に適用可能で
ある。
【０４７２】
半導体装置はトランジスタを有する装置全般が含まれ、例えば、発光装置、液晶表示装
置、記憶装置、ＣＰＵ、ＲＦＩＤ等がある。
【０４７３】
図３１に半導体装置の一例を示す。
【０４７４】
図３１（Ａ）は配線の交差部の断面図を示し、図３１（Ｂ）は配線の交差部の上面図を
示している。
【０４７５】
即ち、基板４００１上に導電層４００２が形成されている。
【０４７６】
導電層４００２は第１の配線に対応する。
【０４７７】
工程数削減のため、導電層４００２はトランジスタのゲート電極と同一工程で形成する
ことが好ましい。
【０４７８】
導電層４００２上に絶縁層４００３が形成されている。
【０４７９】
絶縁層４００３上に導電層４００４が形成されている。
【０４８０】
導電層４００４は第２の配線に対応する。
【０４８１】
工程数削減のため、導電層４００４はトランジスタのソース電極及びドレイン電極と同
一工程で形成することが好ましい。
【０４８２】
導電層４００４上に絶縁層４００５が形成されている。
【０４８３】
配線の交差部には寄生容量が発生するが、寄生容量は２つの配線が互いに重なり合う領
域に発生する。
【０４８４】
よって、図３１のように開口部４０１０と開口部４０１１とをずらして配置することに
よって、交差部において導電層４００２（第１の配線）と導電層４００４（第２の配線）
とが互いに重なり合う領域の面積が減少する。
【０４８５】
したがって、配線の交差部における寄生容量を低減することができる。
【０４８６】
なお、配線同士が互いに重なり合う領域の面積が減少すれば良いので、交差部において
、開口部４０１０と開口部４０１１とが重なる領域と、開口部４０１０と開口部４０１１
とが重ならない領域と、の双方を有していても良い。
【０４８７】
図３２に発光装置以外の半導体装置の例を示す。
【０４８８】
図３２（Ａ）は液晶表示装置の画素回路の一例である。
【０４８９】
図３２（Ａ）の回路は、トランジスタＴｒ、容量素子Ｃ、液晶素子ＬＣ、配線Ｇ（ゲー
ト線）、配線Ｓ（信号線）、配線ＣＬ（容量線）を有する。
【０４９０】
配線Ｇは、トランジスタＴｒのゲートに電気的に接続されている。
【０４９１】
配線Ｓは、トランジスタＴｒのソース又はドレインの一方に電気的に接続されている。
【０４９２】
配線ＣＬは、容量素子Ｃの一方の端子（一方の電極）に電気的に接続されている。
【０４９３】
トランジスタＴｒのソース又はドレインの他方と、容量素子Ｃの他方の端子（他方の電
極）と、液晶素子ＬＣと、は電気的に接続されている。
【０４９４】
ここで、図３２（Ａ）において、図３１の構成を適用可能な２つの配線の組み合わせと
しては、例えば、配線Ｇと配線Ｓ、配線Ｇと配線ＣＬ等がある。
【０４９５】
なお、工程数削減のため、配線ＳはトランジスタＴｒのソース電極及びドレイン電極と
同一工程で形成することが好ましい。
【０４９６】
また、工程数削減のため、配線Ｇ及び配線ＣＬはトランジスタＴｒのゲート電極と同一
工程で形成することが好ましい。
【０４９７】
図３２（Ｂ）は記憶装置のセル回路の一例である。
【０４９８】
図３２（Ｂ）はＤＲＡＭの一例を示している。
【０４９９】
図３２（Ｂ）の回路は、トランジスタＴｒ、容量素子Ｃ、配線Ｗ（ワード線）、配線Ｂ
（ビット線）、配線ＣＬ（容量線）を有する。
【０５００】
配線Ｗは、トランジスタＴｒのゲートに電気的に接続されている。
【０５０１】
配線Ｂは、トランジスタＴｒのソース又はドレインの一方に電気的に接続されている。
【０５０２】
配線ＣＬは、容量素子Ｃの一方の端子（一方の電極）に電気的に接続されている。
【０５０３】
トランジスタＴｒのソース又はドレインの他方と、容量素子Ｃの他方の端子（他方の電
極）と、は電気的に接続されている。
【０５０４】
ここで、図３２（Ｂ）において、図３１の構成を適用可能な２つの配線の組み合わせと
しては、例えば、配線Ｇと配線Ｓ、配線Ｇと配線ＣＬ等がある。
【０５０５】
なお、工程数削減のため、配線ＳはトランジスタＴｒのソース電極及びドレイン電極と
同一工程で形成することが好ましい。
【０５０６】
また、工程数削減のため、配線Ｇ及び配線ＣＬはトランジスタＴｒのゲート電極と同一
工程で形成することが好ましい。
【０５０７】
なお、図３１、図３２に基づく構成の例を示すと以下のようになる。
【０５０８】
構成Ａとして、少なくとも、トランジスタと、第１の配線と、第２の配線と、を有する
。
【０５０９】
第１の配線は、第１の開口部を有し、トランジスタのゲートに電気的に接続されている
。
【０５１０】
第２の配線は、第２の開口部を有し、トランジスタのソース又はドレインの一方に電気
的に接続されている。
【０５１１】
第２の配線は、絶縁層を介して第１の配線上又は第１の配線下に形成されているととも
に、第１の配線と交差する。
【０５１２】
第１の開口部及び第２の開口部は、第１の配線と第２の配線の交差部と一部又は全部が
重なる位置に配置されている。即ち、第１の開口部及び第２の開口部は交差部からはみ出
していても良い。
【０５１３】
第１の開口部と第２の開口部は交差部において重ならない領域を有する。
【０５１４】
但し、寄生容量低減のためには、第１の開口部と第２の開口部は交差部において完全に
重ならない形態がもっとも好ましい。
【０５１５】
構成Ｂとして、少なくとも、トランジスタと、第１の配線と、第２の配線と、第３の配
線と、容量素子と、を有する。
【０５１６】
第１の配線は、第１の開口部を有し、トランジスタのゲートに電気的に接続されている
。
【０５１７】
第２の配線は、トランジスタのソース又はドレインの一方に電気的に接続されている。
【０５１８】
第３の配線は、第３の開口部を有し、容量素子の一方の端子（一方の電極）に電気的に
接続されている。
【０５１９】
トランジスタのソース又はドレインの他方と、容量素子の他方の端子（他方の電極）と
、は電気的に接続されている。
【０５２０】
第３の配線は、絶縁層を介して第１の配線上又は第１の配線下に形成されているととも
に、第１の配線と交差する。
【０５２１】
第１の開口部及び第３の開口部は、第１の配線と第３の配線の交差部と一部又は全部が
重なる位置に配置されている。即ち、第１の開口部及び第３の開口部は交差部からはみ出
していても良い。
【０５２２】
第１の開口部と第３の開口部は交差部において重ならない領域を有する。
【０５２３】
但し、寄生容量低減のためには、第１の開口部と第３の開口部は交差部において完全に
重ならない形態がもっとも好ましい。
【０５２４】
なお、構成Ａと構成Ｂを組み合わせても良い。
【０５２５】
また、本実施の形態に記載のトランジスタ、容量素子、配線等には、他の実施の形態に
記載された構成を適用することが可能である。
【０５２６】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０５２７】
（実施の形態２４）
各層の材料について説明する。
【０５２８】
基板は、ガラス基板、石英基板、金属基板（ステンレス基板等）、半導体基板等を用い
ることができるがこれらに限定されない。
【０５２９】
基板上に下地絶縁膜を形成しても良い。
【０５３０】
絶縁層は、絶縁性を有していればどのような材料でも用いることができる。例えば、無
機絶縁膜（酸化シリコン膜、窒化シリコン膜、窒素を含む酸化シリコン膜、酸素を含む窒
化シリコン膜、窒化アルミニウム膜、酸化アルミニウム膜、酸化ハフニウム膜）、有機絶
縁膜（ポリイミド膜、アクリル膜、シロキサン膜）等を用いることができるがこれらに限
定されない。絶縁層は、単層構造でも積層構造でも良い。
【０５３１】
なお、発光素子に用いられるアルカリ金属等の不純物がトランジスタに侵入することを
防止するため、隔壁層より下方の絶縁層（層間絶縁膜、ゲート絶縁膜等）を全て無機絶縁
膜とすることが好ましい。
【０５３２】
導電層は、導電性を有していればどのような材料でも用いることができる。例えば、ア
ルミニウム膜、チタン膜、モリブデン膜、タングステン膜、金膜、銀膜、銅膜、ドナー元
素又はアクセプター元素を含有するシリコン膜、様々な合金からなる膜、透明導電膜（イ
ンジウム錫酸化物等）等を用いることができるがこれらに限定されない。導電層は、単層
構造でも積層構造でも良い。
【０５３３】
半導体層は、半導体であればどのような材料でも用いることができる。シリコンを含有
する半導体膜、酸化物半導体膜、有機半導体膜等を用いることができるがこれらに限定さ
れない。半導体層は、単層構造でも積層構造でも良い。なお、ＴＦＴの場合は素子分離さ
れた半導体膜（島状の半導体膜）が半導体層となる。ＳＯＩ基板を用いて形成したトラン
ジスタはＴＦＴに含まれるものとする。また、シリコンウェハを用いて形成したトランジ
スタの場合は、シリコンウェハ自体が半導体層に該当する。
【０５３４】
また、半導体層のソース領域及びドレイン領域に、ドナー元素又はアクセプター元素を
含有させておくと、ソース領域及びドレイン領域の抵抗を下げることができるので好まし
い。
【０５３５】
シリコンを含有する半導体膜としては、シリコン（Ｓｉ）、シリコンゲルマニウム（Ｓ
ｉＧｅ）、シリコンカーバイト（ＳｉＣ）等があるがこれらに限定されない。
【０５３６】
酸化物半導体としては、インジウム（Ｉｎ）又は亜鉛（Ｚｎ）とを含むことが好ましい
。特にＩｎ及びＺｎの双方を含むことが好ましい。
【０５３７】
また、酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビ
ライザーとして、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム
（Ａｌ）、又はランタノイドから選ばれた一種又は複数種を含むことが好ましい。
【０５３８】
ランタノイドとして、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、
ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）
、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅ
ｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）がある。
【０５３９】
例えば、一元系金属の酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛等を
用いることができる。
【０５４０】
また、例えば、二元系金属の酸化物半導体として、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系
酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系
酸化物、Ｉｎ−Ｇａ系酸化物等を用いることができる。
【０５４１】
また、例えば、三元系金属の酸化物半導体として、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺ
Ｏとも表記する）、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ
−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−
Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚ
ｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ
系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系
酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸
化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物等を用いることができる。
【０５４２】
また、例えば、四元系金属の酸化物半導体として、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、
Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ
−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物等
を用いることができる。
【０５４３】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含有する
酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ
以外の金属元素を含有させても良い。
【０５４４】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：
Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸
化物やその組成の近傍の酸化物を用いることができる。
【０５４５】
あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ
：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：
５（＝１／４：１／８：５／８）の原子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍
の酸化物を用いても良い。
【０５４６】
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）
に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、
キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等
を適切なものとすることが好ましい。
【０５４７】
半導体層は単結晶でも、非単結晶でもよい。
【０５４８】
非単結晶の場合、非晶質でも、多結晶でもよい。また、非晶質中に結晶性を有する部分
を含む構造でもよい。なお、アモルファスは欠陥が多いため、非アモルファスが好ましい
。
【０５４９】
なお、逆スタガ構造のトランジスタを形成する場合、半導体層とソース電極の間、並び
に、半導体層とドレイン電極の間にそれぞれ、ドナー元素又はアクセプター元素を含有す
る不純物半導体層（バッファ層）を介在させても良い。
【０５５０】
なお、シリコンを含有する半導体のドナー元素は例えばリン等があり、シリコンを含有
する半導体のアクセプター元素は例えばボロン等がある。
【０５５１】
有機ＥＬ素子を形成する場合、エレクトロルミネッセンス層は少なくとも有機化合物を
含む発光層を有する発光ユニットを有するようにする。
【０５５２】
有機ＥＬ素子を形成する場合、発光ユニットは、発光層の他に電子注入層、電子輸送層
、正孔注入層、正孔輸送層等を有していても良い。
【０５５３】
また、有機ＥＬ素子を形成する場合、複数の発光ユニットと、複数の発光ユニットを仕
切る複数の電荷発生層と、を有する構造とすることにより輝度を向上させることができる
。
【０５５４】
電荷発生層としては、金属、酸化物導電物、金属酸化物と有機化合物との積層構造、金
属酸化物と有機化合物との混合物等を用いることができる。
【０５５５】
電荷発生層として、金属酸化物と有機化合物との積層構造、金属酸化物と有機化合物と
の混合物等を用いると、電圧印加時において、陰極方向にホールを注入し、陽極方向に電
子を注入することができるので好適である。
【０５５６】
電荷発生層に用いると好適な金属酸化物は、酸化バナジウム、酸化ニオブ、酸化タンタ
ル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガン、酸化レニウム等の
遷移金属酸化物である。
【０５５７】
そして、電荷発生層に用いる有機化合物として、アミン系化合物（特に、アリールアミ
ン化合物）、カルバゾール誘導体、芳香族炭化水素、Ａｌｑ等を用いると遷移金属酸化物
と電荷移動錯体を形成するので好ましい。
【０５５８】
無機ＥＬ素子を形成する場合、エレクトロルミネッセンス層は少なくとも無機化合物を
含む発光層を有する発光ユニットを有するようにする。
【０５５９】
また、無機化合物を含む発光層を一対の誘電体層で挟むと好ましい。
【０５６０】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０５６１】
（実施の形態２５）
トップゲート型ＴＦＴを有する発光装置の作製方法の一例を示す。
【０５６２】
まず、基板上に半導体膜を形成し、半導体膜をパターン加工して島状の半導体層を形成
する。
【０５６３】
基板表面に下地絶縁膜を形成した後に半導体膜を形成しても良い。
【０５６４】
また、半導体膜をパターン加工する際に島状のダミー半導体層を形成しても良い。
【０５６５】
次に、半導体層上にゲート絶縁膜を形成する。
【０５６６】
次に、ゲート絶縁膜上に導電膜を形成し、導電膜をパターン加工してゲート電極、配線
、島状のダミー電極等を形成する。
【０５６７】
なお、パターン加工は、例えば、所定の膜（出発膜）上にマスクを形成し、マスクを用
いて所定の膜（出発膜）を所定の形状に加工し、マスクを除去すること等を意味する。
【０５６８】
次に、必要に応じて半導体層にドナー元素又はアクセプター元素を添加する。
【０５６９】
次に、ゲート電極上に第１の層間絶縁膜を形成する。
【０５７０】
次に、第１の層間絶縁膜及びゲート絶縁膜にコンタクトホールを形成する。
【０５７１】
次に、第１の層間絶縁膜上に導電膜を形成し、導電膜をパターン加工して、ソース電極
、ドレイン電極、配線、島状のダミー電極等を形成する。
【０５７２】
次に、ソース電極上及びドレイン電極上に第２の層間絶縁膜を形成する。
【０５７３】
次に、第２の層間絶縁膜にコンタクトホールを形成する。
【０５７４】
次に、第２の層間絶縁膜上に導電膜を形成し、導電膜をパターン加工して第１の電極、
補助配線等を形成する。
【０５７５】
次に、第１の電極上及び補助配線上に平坦化膜を形成する。
【０５７６】
次に、平坦化膜に開口部を形成する。
【０５７７】
なお、平坦化膜が感光性の場合は、平坦化膜に露光、現像を行うことにより開口部を形
成することができる。
【０５７８】
平坦化膜が、非感光性の場合はパターン加工を行うことにより開口部を形成することが
できる。
【０５７９】
次に、第１の電極上にエレクトロルミネッセンス層を形成する。
【０５８０】
次に、エレクトロルミネッセンス層上、平坦化膜上、及び補助配線上に第２の電極を形
成する。
【０５８１】
なお、蒸着法を用いてエレクトロルミネッセンス層及び第２の電極を形成する場合、蒸
着マスクを用いることにより、所定の形状のエレクトロルミネッセンス層及び第２の電極
を形成することができる。
【０５８２】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０５８３】
（実施の形態２６）
ボトムゲート型ＴＦＴを有する発光装置の作製方法の一例を示す。
【０５８４】
本実施形態では、逆スタガ構造でチャネルエッチ型のＴＦＴを有する発光装置の一例を
示す。
【０５８５】
まず、基板上に導電膜を形成し、導電膜をパターン加工してゲート電極、配線、島状の
ダミー電極等を形成する。
【０５８６】
基板表面に下地絶縁膜を形成した後に導電膜を形成しても良い。
【０５８７】
次に、ゲート電極上にゲート絶縁膜を形成する。
【０５８８】
ソース電極及びドレイン電極と同層の導電層と、ゲート電極と同層の導電層と、を直接
接続する場合は、ゲート絶縁膜にコンタクトホールを形成する。
【０５８９】
一方、第１の電極（画素電極）と同一工程で形成される接続配線を形成する場合は、ゲ
ート絶縁膜にコンタクトホールを形成する工程は不要になる。
【０５９０】
次に、ゲート絶縁膜上に半導体膜を形成し、半導体膜をパターン加工して島状の半導体
層を形成する。
【０５９１】
なお、半導体膜上にドナー元素又はアクセプター元素を含有する不純物半導体膜を形成
し、半導体膜及び不純物半導体膜をパターン加工して島状の半導体層及び島状の不純物半
導体層を形成しても良い。
【０５９２】
また、半導体膜をパターン加工する際に島状のダミー半導体層を形成しても良い。
【０５９３】
さらに、不純物半導体膜をパターン加工する際に島状のダミー不純物半導体層を形成し
ても良い。
【０５９４】
次に、半導体層上及びゲート絶縁膜上に導電膜を形成し、導電膜をパターン加工して、
ソース電極、ドレイン電極、配線、島状のダミー電極等を形成する。
【０５９５】
なお、不純物半導体層を形成した場合は、ソース電極とドレイン電極の間の不純物半導
体層をエッチングして除去する。
【０５９６】
また、導電膜をパターン加工する工程、若しくは、ソース電極とドレイン電極の間の不
純物半導体層をエッチングして除去する工程によって、ソース電極とドレイン電極の間の
半導体層の表面がエッチングされる。
【０５９７】
次に、ソース電極上及びドレイン電極上に層間絶縁膜を形成する。
【０５９８】
次に、層間絶縁膜に第１のコンタクトホールを形成し、且つ、層間絶縁膜及びゲート絶
縁膜に第２のコンタクトホールを形成する。
【０５９９】
工程数削減のため、第１のコンタクトホールと第２のコンタクトホールとは同時に形成
することが好ましい。
【０６００】
次に、層間絶縁膜上に導電膜を形成し、導電膜をパターン加工して第１の電極、接続配
線、補助配線、容量電極等を形成する。
【０６０１】
次に、第１の電極上及び補助配線上に平坦化膜を形成する。
【０６０２】
次に、平坦化膜に開口部を形成する。
【０６０３】
なお、平坦化膜が感光性の場合は、平坦化膜に露光、現像を行うことにより開口部を形
成することができる。
【０６０４】
平坦化膜が、非感光性の場合はパターン加工を行うことにより開口部を形成することが
できる。
【０６０５】
次に、第１の電極上にエレクトロルミネッセンス層を形成する。
【０６０６】
次に、エレクトロルミネッセンス層上、平坦化膜上、及び補助配線上に第２の電極を形
成する。
【０６０７】
なお、蒸着法を用いてエレクトロルミネッセンス層及び第２の電極を形成する場合、蒸
着マスクを用いることにより、所定の形状のエレクトロルミネッセンス層及び第２の電極
を形成することができる。
【０６０８】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【０６０９】
（実施の形態２７）
他の実施の形態に記載の発光装置、半導体装置は、例えば、電子機器の表示部に搭載す
ることが可能である。
【０６１０】
電子機器としては、テレビ、コンピュータ、カメラ、電話（固定電話、携帯電話）、携
帯端末等があるがこれらに限定されない。
【０６１１】
本実施の形態に記載された構成の一部又は全部は、他の実施の形態に記載された構成の
一部又は全部と適宜組み合わせて実施することができる。
【符号の説明】
【０６１２】
５０  基板
１０１  導電層
１０２  導電層
１０３  導電層
１０４  導電層
２００  絶縁層
３０１  半導体層
３０２  半導体層
４０１  導電層
４０２  導電層
４０３  導電層
４０４  導電層
４０５  導電層
４０６  導電層
５００  絶縁層
６０１  導電層
６０２  導電層
６０３  導電層
６０４  導電層
６０５  導電層
７００  絶縁層
８０１  エレクトロルミネッセンス層
９００  導電層
１０５０  基板
１１００  トランジスタ
１１１０  半導体層
１１１１  絶縁層
１１１２  導電層
１１１３  絶縁層
１１１４  導電層
１１１５  導電層
１１２０  絶縁層
１１３０  絶縁層
１２１１  導電層
１２１２  導電層
１２２０  エレクトロルミネッセンス層
１２３０  導電層
１３００  導電層
１４００  導電層
１５００  封止材
１６００  封止体
１７００  ＦＰＣ
４００１  基板
４００２  導電層
４００３  絶縁層
４００４  導電層
４００５  絶縁層
４００６  導電層
４００７  絶縁層
４００８  導電層
４００９  開口部
４０１０  開口部
４０１１  開口部
Ｔｒ  トランジスタ
Ｔｒ１  トランジスタ
Ｔｒ２  トランジスタ
Ｔｒ３  トランジスタ
Ｔｒ４  トランジスタ
Ｔｒ５  トランジスタ
Ｔｒ６  トランジスタ
Ｃ  容量素子
Ｃ１  容量素子
Ｃ２  容量素子
Ｓ  配線
Ｒ  配線
Ｖ  配線
Ｖ１  配線
Ｖ２  配線
Ｇ  配線
Ｇ１  配線
Ｇ２  配線
Ｇ３  配線
ＣＬ  配線
Ｂ  配線
Ｗ  配線
ＥＬ  発光素子
ＬＣ  液晶素子
【図１】
2018109771.tif 000003
【図２】
2018109771.tif 000004
【図３】
2018109771.tif 000005
【図４】
2018109771.tif 000006
【図５】
2018109771.tif 000007
【図６】
2018109771.tif 000008
【図７】
2018109771.tif 000009
【図８】
2018109771.tif 000010
【図９】
2018109771.tif 000011
【図１０】
2018109771.tif 000012
【図１１】
2018109771.tif 000013
【図１２】
2018109771.tif 000014
【図１３】
2018109771.tif 000015
【図１４】
2018109771.tif 000016
【図１５】
2018109771.tif 000017
【図１６】
2018109771.tif 000018
【図１７】
2018109771.tif 000019
【図１８】
2018109771.tif 000020
【図１９】
2018109771.tif 000021
【図２０】
2018109771.tif 000022
【図２１】
2018109771.tif 000023
【図２２】
2018109771.tif 000024
【図２３】
2018109771.tif 000025
【図２４】
2018109771.tif 000026
【図２５】
2018109771.tif 000027
【図２６】
2018109771.tif 000028
【図２７】
2018109771.tif 000029
【図２８】
2018109771.tif 000030
【図２９】
2018109771.tif 000031
【図３０】
2018109771.tif 000032
【図３１】
2018109771.tif 000033
【図３２】
2018109771.tif 000034