(57)【要約】【課題】過電圧検出用の外付けの抵抗に異常があった場合でも、半導体装置の破壊を抑制することが可能となる半導体装置を提供する。【解決手段】外部に設けられる第１抵抗によって電源回路の出力電圧を分圧した後の第１分圧電圧に基づいて第１検出信号を出力する第１コンパレータを含む第１過電圧検出部と、第２抵抗と、前記第２抵抗によって前記出力電圧を分圧した後の第２分圧電圧に基づいて第２検出信号を出力する第２コンパレータと、を含む第２過電圧検出部と、を備える半導体装置としている。【選択図】図４
2018019497.tif 000002
【特許請求の範囲】
【請求項１】
外部に設けられる第１抵抗によって電源回路の出力電圧を分圧した後の第１分圧電圧に基づいて第１検出信号を出力する第１コンパレータを含む第１過電圧検出部と、
第２抵抗と、前記第２抵抗によって前記出力電圧を分圧した後の第２分圧電圧に基づいて第２検出信号を出力する第２コンパレータと、を含む第２過電圧検出部と、
を備えることを特徴とする半導体装置。
【請求項２】
前記電源回路に設けられる出力コンデンサに接続される外部端子と、
前記外部端子を介して前記出力コンデンサの放電を行う放電回路と、を更に備え、
前記第２抵抗は、前記外部端子に接続されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２過電圧検出部は、前記出力電圧が生じるラインと前記第２抵抗との間の経路の接続・遮断を切替えるスイッチを更に含むことを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記第２コンパレータは、ヒステリシスコンパレータとして構成されることを特徴とする請求項１〜請求項３のいずれか１項に記載の半導体装置。
【請求項５】
前記第１過電圧検出部の過電圧設定値は、前記第２過電圧検出部の過電圧設定値に比して低いことを特徴とする請求項１〜請求項４のいずれか１項に記載の半導体装置。
【請求項６】
前記電源回路は、発光素子を負荷として駆動することを特徴とする請求項１〜請求項５のいずれか１項に記載の半導体装置。
【請求項７】
請求項１〜請求項６のいずれか１項に記載の半導体装置と、前記第１抵抗と、を備えることを特徴とする電源回路。
【請求項８】
請求項７に記載の電源回路と、前記電源回路により駆動される発光素子と、を備えることを特徴とする発光装置。
【請求項９】
請求項８に記載の発光装置を備えることを特徴とする表示装置。
【請求項１０】
車載用であることを特徴とする請求項９に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電圧検出を行う半導体装置に関する。
【背景技術】
【０００２】
従来から、ＬＥＤ（発光ダイオード）等の発光素子を含む種々の負荷を駆動するためのスイッチング電源回路に用いられるスイッチングドライバが半導体装置（ＩＣ）として提供されている。このような半導体装置には、スイッチング電源回路の出力電圧の過電圧を検出して保護を行う過電圧保護機能を有するものも多い。
【０００３】
上記過電圧保護機能を有する半導体装置では、外付けの抵抗によって出力電圧を分圧した後の電圧を半導体装置内部のコンパレータに入力させることで過電圧を検出することが多い。
【０００４】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−７４６７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来では、分圧を行う外付けの抵抗の接続が外れた場合に、過電圧を検出できない問題があった。また、外付けの抵抗の抵抗値の設定に誤りがあって、過電圧の設定が半導体装置の耐圧を超える場合もあった。これらの場合、出力電圧が半導体装置の耐圧を超えて、半導体装置が破壊される虞があった。
【０００７】
上記問題点に鑑み、本発明は、過電圧検出用の外付けの抵抗に異常があった場合でも、半導体装置の破壊を抑制することが可能となる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために本発明の一態様に係る半導体装置は、外部に設けられる第１抵抗によって電源回路の出力電圧を分圧した後の第１分圧電圧に基づいて第１検出信号を出力する第１コンパレータを含む第１過電圧検出部と、
第２抵抗と、前記第２抵抗によって前記出力電圧を分圧した後の第２分圧電圧に基づいて第２検出信号を出力する第２コンパレータと、を含む第２過電圧検出部と、を備える構成としている（第１の構成）。
【０００９】
また、上記第１の構成において、前記電源回路に設けられる出力コンデンサに接続される外部端子と、前記外部端子を介して前記出力コンデンサの放電を行う放電回路と、を更に備え、前記第２抵抗は、前記外部端子に接続されることとしてもよい（第２の構成）。
【００１０】
また、上記第１または第２の構成において、前記第２過電圧検出部は、前記出力電圧が生じるラインと前記第２抵抗との間の経路の接続・遮断を切替えるスイッチを更に含むこととしてもよい（第３の構成）。
【００１１】
また、上記第１〜第３のいずれかの構成において、前記第２コンパレータは、ヒステリシスコンパレータとして構成されることとしてもよい（第４の構成）。
【００１２】
また、上記第１〜第４のいずれかの構成において、前記第１過電圧検出部の過電圧設定値は、前記第２過電圧検出部の過電圧設定値に比して低いこととしてもよい（第５の構成）。
【００１３】
また、上記第１〜第５のいずれかの構成において、前記電源回路は、発光素子を負荷として駆動することとしてもよい（第６の構成）。
【００１４】
また、本発明の一態様に係る電源回路は、上記いずれかの構成とした半導体装置と、前記第１抵抗と、を備えることとしている。
【００１５】
また、本発明の一態様に係る発光装置は、上記電源回路と、前記電源回路により駆動される発光素子と、を備えることとしている。
【００１６】
また、本発明の一態様に係る表示装置は、上記発光装置を備えることとしている。
【００１７】
また、上記表示装置は特に車載用であることが好ましい。
【発明の効果】
【００１８】
本発明によると、過電圧検出用の外付けの抵抗に異常があった場合でも、半導体装置の破壊を抑制することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態に係るスイッチング電源回路の全体構成を示す図である。
【図２】本発明の一実施形態に係るスイッチング電源回路の動作（調光率が高い場合のモード）を示すタイミングチャートである。
【図３】本発明の一実施形態に係るスイッチング電源回路の動作（調光率が低い場合のモード）を示すタイミングチャートである。
【図４】本発明の一実施形態に係る過電圧検出構成を示す図である。
【図５】別実施例に係る過電圧検出構成を示す図である。
【図６】本発明の一実施形態に係る液晶表示装置の概略構成を示す側面図である。
【図７】本発明の一実施形態に係る車載ディスプレイが車両に配された様子を示す図である。
【発明を実施するための形態】
【００２０】
以下に本発明の一実施形態について図面を参照して説明する。ここでは、発光素子の一例としてのＬＥＤを駆動するためのスイッチング電源回路を一例に挙げて説明する。
【００２１】
＜スイッチング電源回路の全体構成＞
図１は、ＬＥＤ７０を駆動するための本発明の一実施形態に係るスイッチング電源回路６０の全体構成を示す図である。スイッチング電源回路６０は、半導体装置５０と、出力段５５と、を備えるＤＣ／ＤＣコンバータである。
【００２２】
半導体装置５０の外部に設けられる出力段５５は、スイッチング素子Ｑ１、スイッチング素子Ｑ２、ダイオードＤ１、ダイオードＤ２、コイルＬ１、ブートストラップコンデンサＣｂ、出力コンデンサＣ１、抵抗Ｒ１、および抵抗Ｒ１を有している。半導体装置５０は、スイッチング素子Ｑ１およびＱ２をスイッチング駆動するスイッチングドライバＩＣとして機能する。なお、半導体装置５０は、ＬＥＤドライバＩＣ（発光素子駆動装置）として捉えることもできる。
【００２３】
半導体装置５０は、ロジック部１、内部電源電圧生成部２、ＵＶＬＯ（Under Voltage Lock Out）部３、放電回路４、過電圧検出部５、ドライバ制御部６、オシレータ７、スロープ電圧生成部８、コンパレータ９、コンパレータ１０、エラーアンプ１１、スイッチ１２、スイッチ１３、インバータ１４、調光制御部１５、デューティ設定部１６、および定電流制御回路１７を備え、これらの各構成要素を集積化して構成される。また、半導体装置５０は、外部との電気的接続を確立するための外部端子Ｔ１〜Ｔ１０を備えている。
【００２４】
ｎチャネルＭＯＳＦＥＴで構成されるスイッチング素子Ｑ１のドレインには入力電圧Ｖｉｎが印加され、ソースにはダイオードＤ１のカソードが接続される。ダイオードＤ１のアノードは接地電位の印加端に接続される。スイッチング素子Ｑ１のゲートは、半導体装置５０が備える外部端子Ｔ２に接続される。
【００２５】
スイッチング素子Ｑ１とダイオードＤ１との接続点にはコイルＬ１の一端が接続され、コイルＬ１の他端には、ダイオードＤ２のアノードとｎチャネルＭＯＳＦＥＴで構成されるスイッチング素子Ｑ２のドレインが共通接続される。スイッチング素子Ｑ２のソースは接地電位の印加端に接続される。スイッチング素子Ｑ２のゲートは、半導体装置５０が備える外部端子Ｔ３に接続される。ダイオードＤ２のカソードには、出力コンデンサＣ１の一端が接続され、出力コンデンサＣ１の他端は接地電位の印加端に接続される。
【００２６】
また、スイッチング素子Ｑ１とコイルＬ１との接続点には、ブートストラップコンデンサＣｂの一端が接続される。ブートストラップコンデンサＣｂの他端は、半導体装置５０が備える外部端子Ｔ１に接続される。
【００２７】
ダイオードＤ２のカソードと出力コンデンサＣ１の一端との接続点に出力電圧Ｖｏｕｔが生じる。当該接続点と、接地電位の印加端との間に分圧用の抵抗Ｒ１と抵抗Ｒ２とが直列接続される。抵抗Ｒ１と抵抗Ｒ２との接続点Ｐ１には、半導体装置５０が備える外部端子Ｔ４が接続される。また、ダイオードＤ２のカソードと出力コンデンサＣ１の一端との接続点には、ＬＥＤ７０のアノード側が接続される。ＬＥＤ７０のカソード側は、半導体装置５０が備える外部端子Ｔ５に接続される。
【００２８】
抵抗Ｒ１と抵抗Ｒ２との接続点Ｐ１は、外部端子Ｔ４およびスイッチ１２を介してエラーアンプ１１の第１反転入力端（−）に接続される。ＬＥＤ７０のカソード側は、外部端子Ｔ５およびスイッチ１３を介してエラーアンプ１１の第２反転入力端（−）に接続される。エラーアンプ１１の非反転入力端（＋）には、第１参照電圧Ｖｒｅｆ１が印加される。
【００２９】
スイッチ１２は、ロジック部１から送られる第１切替信号ＳＷ１によりオンオフが切替えられる。スイッチ１３は、第１切替信号ＳＷ１をインバータ１４によって論理反転した信号によりオンオフが切替えられる。即ち、第１切替信号ＳＷ１の論理レベルに応じて、スイッチ１２がオン、スイッチ１３がオフの状態と、スイッチ１２がオフ、スイッチ１３がオンの状態を切替えることができる。
【００３０】
エラーアンプ１１は、出力電圧Ｖｏｕｔを抵抗Ｒ１と抵抗Ｒ２によって分圧した後の分圧電圧Ｖｄｖ１とＬＥＤ７０のカソード電圧Ｖｃとのいずれか一方と、参照電圧Ｖｒｅｆ１との差分を増幅して誤差電圧ＥＲＲを出力する。誤差電圧ＥＲＲは、コンパレータ９の反転入力端（−）に入力される。
【００３１】
スロープ電圧生成部８は、オシレータ７が出力するクロック信号に同期して鋸歯波状または三角波状のスロープ電圧ＳＬを生成する。スロープ電圧ＳＬは、コンパレータ９の非反転入力端（＋）に入力される。コンパレータ９は、誤差電圧ＥＲＲとスロープ電圧ＳＬを比較し、比較結果としての比較信号ＳＣをドライバ制御部６に出力する。
【００３２】
ドライバ制御部６は、比較信号ＳＣに基づき、デューティが調整されたパルス状のＰＷＭ（Pulse Width Modulation）信号Ｓｐｗｍ１またはＳｐｗｍ２を生成し、各々をドライバＤｒ１またはドライバＤｒ２に出力する。
【００３３】
ドライバＤｒ１は、内部電源電圧Ｖｒｅｇによる充電によってブートストラップコンデンサＣｂに生じた電圧（＝内部電源電圧Ｖｒｅｇ−ダイオードＤｂの順方向電圧）に入力電圧Ｖｉｎを加えた電圧をゲート信号Ｇ１として外部端子Ｔ２を介してスイッチング素子Ｑ１のゲートに出力することで、スイッチング素子Ｑ１をオンとする。また、ドライバＤｒ１は、接地電位をゲート信号Ｇ１としてスイッチング素子Ｑ１のゲートに出力することで、スイッチング素子Ｑ１をオフとする。ドライバＤｒ１は、ドライバ制御部６からのＰＷＭ信号Ｓｐｗｍ１に応じてゲート信号Ｇ１を出力してスイッチング素子Ｑ１をスイッチング駆動する。
【００３４】
ドライバＤｒ２は、内部電源電圧Ｖｒｅｇおよび接地電位をそれぞれゲート信号Ｇ２として外部端子Ｔ３を介してスイッチング素子Ｑ２のゲートに出力することで、スイッチング素子Ｑ２をオンオフする。ドライバＤｒ２は、ドライバ制御部６からのＰＷＭ信号Ｓｐｗｍ２に応じてゲート信号Ｇ２を出力してスイッチング素子Ｑ２をスイッチング駆動する。
【００３５】
ここで、スイッチング素子Ｑ２をドライバＤｒ２によってオフに維持し、スイッチング素子Ｑ１をドライバＤｒ１によってオンオフ制御する場合、入力電圧Ｖｉｎを降圧して出力電圧Ｖｏｕｔを出力する降圧モードとなる。一方、スイッチング素子Ｑ１をドライバＤｒ１によってオンに維持し、スイッチング素子Ｑ２をドライバＤｒ２によってオンオフ制御する場合、入力電圧Ｖｉｎを昇圧して出力電圧Ｖｏｕｔを出力する昇圧モードとなる。これらのモードは、アプリケーションによるＬＥＤ素子の段数や入力電圧Ｖｉｎに応じて使い分けることとなる。
【００３６】
第１切替信号ＳＷ１によってスイッチ１２がオン、スイッチ１３がオフとされた場合は、出力電圧Ｖｏｕｔを抵抗Ｒ１およびＲ２によって分圧した後の分圧電圧Ｖｄｖ１がエラーアンプ１１に入力される。従って、分圧電圧Ｖｄｖ１を帰還信号とした帰還制御が行われ、ＰＷＭ制御によってＰＷＭ信号Ｓｐｗｍ１またはＳｐｗｍ２のデューティが調整され、出力電圧Ｖｏｕｔが一定となるように制御される（第１帰還制御モード）。
【００３７】
一方、第１切替信号ＳＷ１によってスイッチ１２がオフ、スイッチ１３がオンとされた場合は、ＬＥＤ７０のカソード電圧Ｖｃがエラーアンプ１１に入力される。従って、カソード電圧Ｖｃを帰還信号とした帰還制御が行われ、ＰＷＭ制御によってＰＷＭ信号Ｓｐｗｍ１またはＳｐｗｍ２のデューティが調整され、カソード電圧Ｖｃが一定となるように制御される（第２帰還制御モード）。
【００３８】
定電流制御回路１７は、ＭＯＳトランジスタ１７１、抵抗１７２、エラーアンプ１７３、スイッチ１７４、スイッチ１７５、インバータ１７６、およびスイッチ１７７を備えている。ＬＥＤ７０のカソード側が接続される外部端子Ｔ５に、ｎチャネルＭＯＳＦＥＴで構成されるＭＯＳトランジスタ１７１のドレインが接続される。ＭＯＳトランジスタ１７１のソースは、抵抗１７２の一端に接続される。抵抗１７２の他端は、接地電位の印加端に接続される。ＭＯＳトランジスタ１７１と抵抗１７２との接続点は、スイッチ１７５を介してエラーアンプ１７３の反転入力端（−）に接続される。エラーアンプ１７３の非反転入力端（＋）には、第２参照電圧Ｖｒｅｆ２が印加される。エラーアンプ１７３の出力端は、スイッチ１７４を介してＭＯＳトランジスタ１７１のゲートに接続される。スイッチ１７４とＭＯＳトランジスタ１７１との接続点は、スイッチ１７７を介して接地電位の印加端に接続される。
【００３９】
スイッチ１７４およびスイッチ１７５は、ロジック部１から送られる第２切替信号ＳＷ２によってオンオフが切替えられる。スイッチ１７７は、第２切替信号ＳＷ２をインバータ１７６によって論理反転した信号によりオンオフが切替えられる。即ち、第２切替信号ＳＷ２の論理レベルに応じてスイッチ１７４およびスイッチ１７５がオン、スイッチ１７７がオフとなる状態と、スイッチ１７４およびスイッチ１７５がオフ、スイッチ１７７がオンとなる状態とを切替え可能である。
【００４０】
第２切替信号ＳＷ２によりスイッチ１７４およびスイッチ１７５がオン、スイッチ１７７がオフとされた場合、ＬＥＤ７０およびＭＯＳトランジスタ１７１を流れる電流ＩＬを抵抗１７２によって電圧に変換した電流検出信号がエラーアンプ１７３に入力される。そして、エラーアンプ１７３は、電流検出信号と第２参照電圧Ｖｒｅｆ２との差分を増幅した信号をＭＯＳトランジスタ１７１に出力することでＭＯＳトランジスタ１７１を駆動制御する。これにより、電流ＩＬを一定とする定電流制御が行われる。
【００４１】
一方、第２切替信号ＳＷ２によりスイッチ１７４およびスイッチ１７５がオフ、スイッチ１７７がオンとされると、ＭＯＳトランジスタ１７１のゲートは接地電位とショートされるので、ＭＯＳトランジスタ１７１はオフに維持される。これにより、電流ＩＬは遮断される。
【００４２】
また、調光制御部１５には、外部から外部端子Ｔ７を介して、デューティが調整されたＰＷＭ信号（パルス信号）としての調光信号ＤＭが入力される。調光制御部１５は、調光信号ＤＭに基づいて調光制御信号ＤＣＲを生成してロジック部１に出力する。調光信号ＤＭのデューティによって調光の明るさを調整できる。
【００４３】
デューティ設定部１６は、外部端子Ｔ８に外部接続された不図示のコンデンサの容量に応じて、デューティ設定信号ＤＳを生成してロジック部１に出力する。デューティ設定信号ＤＳは、調光信号ＤＭのデューティの閾値を示す。
【００４４】
ロジック部１は、調光制御信号ＤＣＲおよびデューティ設定信号ＤＳに基づいて調光信号ＤＭのデューティと設定された閾値を比較し、比較結果に応じて上述した第１帰還制御モードと第２帰還制御モードとを切替える。
【００４５】
調光信号ＤＭのデューティが閾値以上であると判定した場合、ロジック部１は、第１切替信号ＳＷ１によってスイッチ１２をオフ、スイッチ１３をオンとして、カソード電圧Ｖｃを一定とするための第２帰還制御モードを有効とする。このときの各種信号波形の一例を図２に示す。
【００４６】
図２に示すように、タイミングｔ１において調光信号ＤＭがＨｉｇｈレベルに立ち上がると、ロジック部１は、第２切替信号ＳＷ２によってスイッチ１７４およびスイッチ１７５をオン、スイッチ１７７をオフとする。これにより、電流ＩＬが設定電流Ｉｓｅｔまで立ち上がる。このとき、ＬＥＤ７０に生じる順方向電圧は高くなるので、例えば出力電圧Ｖｏｕｔが３０Ｖ程度であると、例えばカソード電圧Ｖｃは１Ｖ程度となり、第１参照電圧Ｖｒｅｆ１が１Ｖとすると、カソード電圧Ｖｃが１Ｖで一定となるようＰＷＭ信号Ｓｐｗｍ１またはＳｐｗｍ２が生成される。これにより、スイッチング素子Ｑ１またはＱ２がオンオフ制御される。
【００４７】
そして、電流ＩＬが設定電流Ｉｓｅｔとなるよう一定に制御されている間に、タイミングｔ２において調光信号ＤＭが立ち下がると、ロジック部１は、第２切替信号ＳＷ２によってスイッチ１７４およびスイッチ１７５をオフ、スイッチ１７７をオンとするので、電流ＩＬはゼロまで減少する。このとき、ＬＥＤ７０に生じる順方向電圧が低くなり、上記の例では例えばカソード電圧Ｖｃは１０Ｖ程度に上昇する。従って、１Ｖである第１参照電圧Ｖｒｅｆ１よりもカソード電圧Ｖｃがかなり高くなり、ＰＷＭ信号Ｓｐｗｍ１またはＳｐｗｍ２としてはＬｏｗレベルが維持され、スイッチング素子Ｑ１またはＱ２はオフを維持される。
【００４８】
このような動作の繰り返しにより、スイッチング損失を抑制しつつ、ＬＥＤ７０の明るさの調光を行うことができる。
【００４９】
一方、調光信号ＤＭのデューティが閾値より低いと判定した場合、ロジック部１は、第１切替信号ＳＷ１によってスイッチ１２をオン、スイッチ１３をオフとして、出力電圧Ｖｏｕｔを一定とするための第１帰還制御モードを有効とする。このときの各種信号波形の一例を図３に示す。
【００５０】
図３に示すように、調光信号ＤＭが立ち上がるタイミングｔ１１において、ロジック部１は、第２切替信号ＳＷ２によってスイッチ１７４およびスイッチ１７５をオン、スイッチ１７７をオフとするので、電流ＩＬが設定電流Ｉｓｅｔまで立ち上がる。そして、電流ＩＬが設定電流Ｉｓｅｔとなるよう一定に制御されている間に、タイミングｔ１２において調光信号ＤＭが立ち下がると、ロジック部１は、第２切替信号ＳＷ２によってスイッチ１７４およびスイッチ１７５をオフ、スイッチ１７７をオンとするので、電流ＩＬはゼロまで減少する。このような動作の繰り返しにより、ＬＥＤ７０の暗めの調光を行うことができる。
【００５１】
このとき、第１帰還制御モードが有効であるので、調光信号ＤＭのレベル（電流ＩＬのオンオフ）に依らず、出力電圧Ｖｏｕｔを一定とすべく常時、ＰＷＭ信号Ｓｐｗｍ１またはＳｐｗｍ２が生成される。調光信号ＤＭのデューティが低い場合に仮に第２帰還制御モードを有効とすると、調光信号ＤＭのＨｉｇｈレベルとなる短い期間のみでＰＷＭ信号Ｓｐｗｍ１またはＳｐｗｍ２が生成されるので、出力電圧Ｖｏｕｔを所定レベルに維持できない。そこで、調光信号ＤＭのデューティが低い場合は、第１帰還制御モードを有効として、出力電圧Ｖｏｕｔを所定レベルで維持できるようにしている。
【００５２】
また、内部電源電圧生成部２は、外部端子Ｔ９を介して外部より入力電圧Ｖｉｎが入力され、入力電圧Ｖｉｎに基づき内部電源電圧Ｖｒｅｇを生成する。内部電源電圧Ｖｒｅｇは、ロジック部１を含めた各部に供給される。
【００５３】
イネーブルを示すイネーブル信号ＥＮが外部端子Ｔ６を介して外部より内部電源電圧生成部２に入力されると、内部電源電圧生成部２は、内部電源電圧Ｖｒｅｇを立ち上げる。内部電源電圧Ｖｒｅｇが所定のＵＶＬＯ解除電圧に達しない間はＵＶＬＯ部３はロジック部１をスタンバイ状態に維持させる。そして、内部電源電圧ＶｒｅｇがＵＶＬＯ解除電圧に達すると、ＵＶＬＯ部３はロジック部１のスタンバイ状態を解除する。これにより、半導体装置５０は起動する。
【００５４】
ディスエーブルを示すイネーブル信号ＥＮが内部電源電圧生成部２に入力されると、内部電源電圧生成部２は、内部電源電圧Ｖｒｅｇを立ち下げる。内部電源電圧Ｖｒｅｇが所定のＵＶＬＯ検出電圧を下回ると、ＵＶＬＯ部３はロジック部１をスタンバイ状態とする。これにより、スイッチング素子Ｑ１およびＱ２はオフを維持され、半導体装置５０はパワーオフ状態となる。
【００５５】
＜過電圧保護構成について＞
次に、放電回路４、過電圧検出部５、およびコンパレータ１０を含めた構成について図４を用いて詳述する。図４は、放電回路４および過電圧検出部５の具体的な構成例を示す図である。
【００５６】
放電回路４は、ｎチャネルＭＯＳＦＥＴで構成されるＭＯＳトランジスタ４１を含んでいる。ＭＯＳトランジスタ４１のドレインは、外部端子Ｔ１０を介して、出力コンデンサＣ１の一端が接続される出力電圧Ｖｏｕｔの生じるラインＬｎ１に接続される。ＭＯＳトランジスタ４１のソースは、接地電位の印加端に接続される。ロジック部１は、ゲート信号をＭＯＳトランジスタ４１のゲートに与えることで、ＭＯＳトランジスタ４１のオンオフを切替える。
【００５７】
ＵＶＬＯ３によってロジック部１がスタンバイ状態となり、半導体装置５０がパワーオフ状態となるときに、ロジック部１はＭＯＳトランジスタ４１をオンとする。これにより、出力コンデンサＣ１から電荷を外部端子Ｔ１０およびＭＯＳトランジスタ４１を介して引抜いて、出力コンデンサＣ１を放電させる。これにより、出力電圧Ｖｏｕｔを確実に０Ｖとすることができる。なお、半導体装置５０の起動後は、ＭＯＳトランジスタ４１はオフに維持される。
【００５８】
また、抵抗Ｒ１と抵抗Ｒ２との接続点Ｐ１は、外部端子Ｔ４を介して半導体装置５０内部のコンパレータ１０の非反転入力端（＋）に接続される。コンパレータ１０は、ヒステリシスコンパレータとして構成され、接続点Ｐ１に生じる分圧電圧Ｖｄｖ１を第１閾値電圧または第２閾値電圧（＜第１閾値電圧）と比較して、比較結果としての検出信号ＤＥＴ１をロジック部１へ出力する。
【００５９】
第１閾値電圧と抵抗Ｒ１およびＲ２の各抵抗値によって決まる第１過電圧設定値を出力電圧Ｖｏｕｔが上回ると、コンパレータ１０はＨｉｇｈレベルとした検出信号ＤＥＴ１を出力する。即ち、コンパレータ１０は、過電圧検出部として機能する。
【００６０】
過電圧検出部５は、ｐチャネルＭＯＳＦＥＴで構成されるＭＯＳトランジスタ５１（スイッチ）と、抵抗５２と、抵抗５３と、コンパレータ５４と、を有する。ＭＯＳトランジスタ５１のソースは、外部端子Ｔ１０を介してＬｎ１に接続される。ＭＯＳトランジスタ５１のドレインと、接地電位の印加端との間には、抵抗５２と抵抗５３とが直列接続される。抵抗５２と抵抗５３との接続点Ｐ２は、コンパレータ５４の非反転入力端（＋）に接続される。ロジック部１は、ＭＯＳトランジスタ５１のゲートにゲート信号を与えることでＭＯＳトランジスタ５１のオンオフを切替える。
【００６１】
半導体装置５０の起動後はＭＯＳトランジスタ５１はオンとされる。また、半導体装置５０がパワーオフ状態となると、ＭＯＳトランジスタ５１はオフとされる。これにより、パワーオフ状態においてラインＬｎ１からＭＯＳトランジスタ５１を介してリーク電流が流れることを抑制できる。
【００６２】
ＭＯＳトランジスタ５１がオンの場合、接続点Ｐ２には、出力電圧Ｖｏｕｔを抵抗５２および抵抗５３によって分圧した後の分圧電圧Ｖｄｖ２が生じる。コンパレータ５４は、ヒステリシスコンパレータとして構成され、分圧電圧Ｖｄｖ２を第３閾値電圧または第４閾値電圧（＜第３閾値電圧）と比較し、比較結果としての検出信号ＤＥＴ２をロジック部１へ出力する。
【００６３】
第３閾値電圧と抵抗５２および抵抗５３の各抵抗値によって決まる第２過電圧設定値を出力電圧Ｖｏｕｔが上回ると、コンパレータ５４はＨｉｇｈレベルとした検出信号ＤＥＴ２を出力する。第２過電圧設定値は半導体装置５０の耐圧より低く且つ当該耐圧にかなり近い値に設定される。第１過電圧設定値は、第２過電圧設定値よりも低い所定の過電圧設定値上限以下に設定される。例えば、第２過電圧設定値が４５Ｖに設定され、第１過電圧設定値は４０Ｖである過電圧設定値上限以下の値に設定される。この場合、第１過電圧設定値は、半導体装置５０の適用されるアプリケーションに応じて適宜、例えば３０Ｖや２５Ｖなどに設定される。
【００６４】
外付けの抵抗である抵抗Ｒ１およびＲ２が正常状態である場合は、出力電圧Ｖｏｕｔが第２過電圧設定値に達する前に第１過電圧設定値に達すると、コンパレータ１０がＨｉｇｈレベルの検出信号ＤＥＴ１を出力することで過電圧が検出される。これを受けてロジック部１の制御により、スイッチング素子Ｑ１およびＱ２をオフとさせることで過電圧保護を行う。出力電圧Ｖｏｕｔが降下することで分圧電圧Ｖｄｖ１が第２閾値電圧を下回ると、コンパレータ１０はＬｏｗレベルとした検出信号ＤＥＴ１をロジック部１へ出力する。これを受けてロジック部１の制御により、スイッチング素子Ｑ１またはＱ２のスイッチング制御が再開される。
【００６５】
一方、抵抗Ｒ１の接続が外れていたり、抵抗Ｒ１およびＲ２の抵抗値の設定が誤っている等、抵抗Ｒ１およびＲ２に異常状態が生じている場合、出力電圧Ｖｏｕｔが第１過電圧設定値に達しても分圧電圧Ｖｄｖ１が第１閾値電圧に達しないため、コンパレータ１０が過電圧を検出できないことになる。しかしながら、このような場合であっても、出力電圧Ｖｏｕｔが第２過電圧設定値に達すれば、分圧電圧Ｖｄｖ２が第３閾値電圧に達するので、コンパレータ５４はＨｉｇｈレベルとした検出信号ＤＥＴ２を出力し、過電圧を検出できる。これを受けてロジック部１の制御により、スイッチング素子Ｑ１およびＱ２をオフとさせることで過電圧保護を行う。出力電圧Ｖｏｕｔが降下することで分圧電圧Ｖｄｖ２が第４閾値電圧を下回ると、コンパレータ５４はＬｏｗレベルとした検出信号ＤＥＴ２をロジック部１へ出力する。これを受けてロジック部１の制御により、スイッチング素子Ｑ１またはＱ２のスイッチング制御が再開される。
【００６６】
このように、本実施形態では、過電圧検出構成を二重化することで、外付けの抵抗Ｒ１およびＲ２に異常状態が生じた場合でも、出力電圧Ｖｏｕｔが半導体装置５０の耐圧を上回ることで半導体装置５０が破壊される虞を抑制することが可能となる。特に、過電圧検出部５に含まれる抵抗５２および５３は半導体装置５０内部に構成されるので、外付けの抵抗Ｒ１およびＲ２に比べて接続が外れたり、抵抗値の設定に誤りが生じる等の異常が発生する虞がほぼない。
【００６７】
また、図４の構成であれば、放電回路４に用いる外部端子Ｔ１０を流用して過電圧検出部５でも用いるので、外部端子を増設する必要がないという効果もある。
【００６８】
なお、過電圧検出構成の二重化による効果を得る点では、図５に示す変形構成例のように、過電圧検出部５が専用する外部端子Ｔ１１を新たに外部端子Ｔ１０とは別途に設けて、外部端子Ｔ１１を介して出力電圧Ｖｏｕｔを取り込むようにしてもよい。
【００６９】
＜液晶表示装置（ＬＣＤ）への適用＞
以上説明した実施形態に係る半導体装置（スイッチング電源回路）を適用する対象の一例として、液晶表示装置について説明する。液晶表示装置の構成例を図６に示す。なお、図６に示す構成は所謂エッジライト方式のものであり、これに限らず直下方式の構成でもよい。
【００７０】
図６に示す液晶表示装置Ｘは、バックライト８１と、液晶パネル８２と、を備えている。バックライト８１は、液晶パネル８２を背面から照明する照明装置（発光装置の一例）である。バックライト８１は、ＬＥＤ光源部８１１、導光板８１２、反射板８１３、および光学シート類８１４を有している。
【００７１】
ＬＥＤ光源部８１１はＬＥＤと、ＬＥＤを実装する基板を含んでおり、当該ＬＥＤを駆動するスイッチング電源回路として先述した実施形態のものを適用できる。ＬＥＤ光源部８１１から出射された光は、導光板８１２の側面から内部に入光される。例えばアクリル板で構成される導光板８１２は、内部に入光された光を全反射させながら内部全体に導き、光学シート類８１４が配される側の面から面状の光として出射させる。反射板８１３は、導光板８１２から漏れ出た光を反射させて導光板８１２の内部へ戻す。光学シート類８１４は、拡散シートやレンズシート等からなり、液晶パネル８２に照明する光の輝度均一化や輝度向上等を目的とする。
【００７２】
＜車載ディスプレイについて＞
上述した実施形態に係る半導体装置を適用した液晶表示装置は、特に車載ディスプレイに適用することが好適である。先述したような過電圧保護をより確実に行うことのできる技術は、自動車の電気／電子に関する機能安全についての国際規格であるＩＳＯ２６２６２なども策定されている状況では、安全性の点で重要となる。
【００７３】
車載ディスプレイは、例えば図７に示す車載ディスプレイＹのように、車両の運転席前方のダッシュボードに設けられる。車載ディスプレイＹは、例えば、カーナビゲーション情報、車両後方の撮像画像、スピードメータ、タコメータ、燃料計、燃費計、シフトポジション等の各種画像を表示し、ユーザに様々な情報を伝えることが可能である。
【００７４】
＜その他＞
なお、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【００７５】
本発明は、例えば車載用ＬＥＤドライバＩＣに利用することができる。
【符号の説明】
【００７６】
１  ロジック部
２  内部電源電圧生成部
３  ＵＶＬＯ部
４  放電回路
５  過電圧検出部
６  ドライバ制御部
７  オシレータ
８  スロープ電圧生成部
９  コンパレータ
１０  コンパレータ
１１  エラーアンプ
１２  スイッチ
１３  スイッチ
１４  インバータ
１５  調光制御部
１６  デューティ設定部
１７  定電流制御回路
４１  ＭＯＳトランジスタ
５０  半導体装置
５１  ＭＯＳトランジスタ
５２  抵抗
５３  抵抗
５４  コンパレータ
５５  出力段
６０  スイッチング電源回路
７０  ＬＥＤ
８１  バックライト
８２  液晶パネル
１７１  ＭＯＳトランジスタ
１７２  抵抗
１７３  エラーアンプ
１７４  スイッチ
１７５  スイッチ
１７６  インバータ
１７７  スイッチ
８１１  ＬＥＤ光源部
８１２  導光板
８１３  反射板
８１４  光学シート類
Ｄｒ１、Ｄｒ２  ドライバ
Ｔ１〜Ｔ１１  外部端子
Ｑ１、Ｑ２  スイッチング素子
Ｄ１、Ｄ２  ダイオード
Ｃ１  出力コンデンサ
Ｃｂ  ブートストラップコンデンサ
Ｄｂ  ダイオード
Ｌ１  コイル
Ｒ１、Ｒ２  抵抗
Ｌｎ１  ライン
Ｘ  液晶表示装置
Ｙ  車載ディスプレイ
【図１】
2018019497.tif 000003
【図２】
2018019497.tif 000004
【図３】
2018019497.tif 000005
【図４】
2018019497.tif 000006
【図５】
2018019497.tif 000007
【図６】
2018019497.tif 000008
【図７】
2018019497.tif 000009