(57)【要約】【課題】酸化物半導体を含み、高速動作が可能なトランジスタを提供する。または、該トランジスタを含む信頼性の高い半導体装置を提供する。【解決手段】下地絶縁層の溝に埋め込まれた電極層上に、一対の低抵抗領域及びチャネル形成領域を含む酸化物半導体層を設ける。チャネル形成領域は、サイドウォールを側壁に有するゲート電極層と重なる位置に形成される。溝は、深い領域と浅い領域を有し、サイドウォールは、浅い領域と重なり、配線との接続は、深い領域と重なる。【選択図】図１
2018019088.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２の導電層と、
ゲート絶縁層と、
ゲート電極と、
酸化物半導体を含む半導体層と、を有し、
前記半導体層は、前記第１の導電層と前記第２の導電層との間の領域を有し、
前記第２の導電層は、前記半導体層と電気的に接続され、
前記第１の導電層は、前記第２の導電層に電気的に接続され、
前記半導体層は、チャネル形成領域と、前記チャネル形成領域よりも抵抗の低い領域と、を有することを特徴とする半導体装置。
【請求項２】
請求項１において、
前記酸化物半導体は、Ｉｎ、Ｇａ、及びＺｎを含むことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の微細化技術に関する。本明細書で開示する発明の中には、
半導体集積回路を構成する要素としてシリコン半導体の他に化合物半導体によって構成さ
れる素子が含まれ、その一例として酸化物半導体を適用した半導体装置及びその作製方法
に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリとして用いられている。
ＣＰＵは、半導体ウェハから切り離された半導体集積回路（少なくともトランジスタ及び
メモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
【０００４】
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント
配線板に実装され、様々な電子機器の部品の一つとして用いられる。
【０００５】
半導体回路に用いられるトランジスタに適用可能な半導体材料としてシリコン系半導体材
料が広く知られている。例えば特許文献１では、高集積化を図るため、チャネル形成領域
とコンタクト部との距離を短くし、これらの間で生じる抵抗を減少する構造が提案されて
いる。
【０００６】
また、シリコンではない、その他の材料として酸化物半導体が注目されている。例えば、
酸化物半導体として、酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ系酸化物を用いてトランジスタを作製
し、表示装置の画素のスイッチング素子などに用いる技術が特許文献２及び特許文献３で
開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−３２７６１７号公報
【特許文献２】特開２００７−１２３８６１号公報
【特許文献３】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＬＳＩやＣＰＵやメモリなどの半導体集積回路に用いるトランジスタのチャネル長Ｌを短
くすることによって微細なトランジスタを実現し、回路の動作速度を高速化し、さらには
消費電力の低減を図ることを課題の一とする。
【０００９】
本発明の一態様では、酸化物半導体を含み、高速動作が可能なトランジスタ及びその作製
方法を提供することを課題の一とする。または、該トランジスタを含む信頼性の高い半導
体装置及びその作製方法を提供することを課題の一とする。
【課題を解決するための手段】
【００１０】
酸化物半導体中で電子供与体（ドナー）となる不純物を除去することで、真性又は実質的
に真性な半導体であって、シリコン半導体よりもエネルギーギャップが大きい酸化物半導
体でチャネル形成領域が形成されるトランジスタを用い、ＬＳＩやＣＰＵやメモリなどの
半導体集積回路を作製する。
【００１１】
酸化物半導体と導電層との間には、接触抵抗が生じる。接触抵抗を低減するためには、接
触面積を十分に確保することが必要である。
【００１２】
そこで、酸化物半導体層の上面に接する導電層と、酸化物半導体層の下面に接する導電層
を設け、接触面積を十分に確保することで接触抵抗の低減を図る。
【００１３】
本明細書で開示する本発明の一態様は、半導体基板と、半導体基板上に絶縁層と、絶縁層
上に酸化物半導体層と、酸化物半導体層上にゲート絶縁層と、ゲート絶縁層上に酸化物半
導体層と重なるゲート電極層と、ゲート電極層の側面にサイドウォールを有し、絶縁層に
深い領域と浅い領域を有する溝と、溝に導電型の領域とを有し、サイドウォールは、浅い
領域と重なることを特徴とする半導体装置である。
【００１４】
上記構成において、さらに導電層が、サイドウォール及び酸化物半導体層と接しているこ
とも特徴の一つである。
【００１５】
また、上記構成において、さらに前記ゲート電極層上に層間絶縁層と、層間絶縁層上に配
線を有し、配線は、導電型の領域と重なり、深い領域と電気的に接続することも特徴の一
つである。
【００１６】
また、上記構成において、導電型の領域は、チャネル長方向に第１の幅を有する浅い領域
と、チャネル長方向に第２の幅を有する深い領域とを有していることも特徴の一つである
。
【００１７】
また、複数の半導体集積回路を一つのパッケージに搭載し半導体装置の集積を高めたもの
、所謂ＭＣＰ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｐａｃｋａｇｅ）としてもよい。
【００１８】
また、回路基板に半導体集積回路を実装する場合には、フェイスアップ形態であってもよ
いし、フリップチップ形態（フェイスダウン形態）としてもよい。
【００１９】
また、作製方法も本発明の一つであり、その構成は、第１の電極層上に第１の絶縁膜を形
成し、第１の電極層の上面を露出させる第１の平坦化処理を行い、第１の電極層の上面に
接して第２の電極層を形成し、第２の電極層上に第２の絶縁膜を形成し、第２の電極層の
上面を露出させる第２の平坦化処理を行い、第２の電極層の上面に接して酸化物半導体膜
を形成し、酸化物半導体膜上にゲート絶縁層を形成し、ゲート絶縁層上にゲート電極層及
び該ゲート電極層上面を覆う絶縁膜を形成し、第２の電極層と重なり、且つ、前記ゲート
電極層の側面に接するサイドウォールを形成し、ゲート電極層及びサイドウォールを覆い
、前記酸化物半導体膜上に接する導電膜を形成し、ゲート電極層と重なる前記導電膜の一
部を除去する第３の平坦化処理を行う半導体装置の作製方法である。
【発明の効果】
【００２０】
ＬＳＩやＣＰＵやメモリなどの半導体集積回路に用いるトランジスタのチャネル長Ｌを短
くする場合、酸化物半導体層の接触抵抗を低減することで回路の動作速度を高速化し、さ
らには消費電力の低減を実現する。
【図面の簡単な説明】
【００２１】
【図１】本発明の一態様を示す断面図及び上面図の一例である。
【図２】本発明の一態様を示す工程断面図である。
【図３】本発明の一態様を示す工程断面図である。
【図４】半導体装置の一態様を示す断面図、平面図及び回路図。
【図５】半導体装置の一態様を示す回路図及び斜視図。
【図６】半導体装置の一態様を示す平面図及び断面図。
【図７】半導体装置の一態様を示す回路図。
【図８】半導体装置の一態様を示すブロック図。
【図９】半導体装置の一態様を示すブロック図。
【図１０】半導体装置の一態様を示すブロック図。
【発明を実施するための形態】
【００２２】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
【００２３】
（実施の形態１）
図１（Ａ）及び図１（Ｂ）に半導体装置の例として、トランジスタ４２０の断面図及び上
面図を示す。図１（Ａ）は、トランジスタ４２０の断面図であり、図１（Ａ）は、図１（
Ｂ）のＸ−Ｙにおける断面図である。なお、図１（Ｂ）では、煩雑になることを避けるた
め、トランジスタ４２０の構成要素の一部（例えば、絶縁膜４０７、絶縁膜４１０、層間
絶縁膜４１５等）を省略して図示している。
【００２４】
図１（Ａ）及び図１（Ｂ）に示すトランジスタ４２０は、絶縁表面を有する基板４００上
に、下地絶縁層４３６と、下地絶縁層４３６中に埋め込まれ、且つ、上面の少なくとも一
部が下地絶縁層４３６から露出した電極層４２５ａ及び電極層４２５ｂと、一対の低抵抗
領域４０４ａ、４０４ｂ、及び低抵抗領域４０４ａと低抵抗領域４０４ｂに挟まれたチャ
ネル形成領域４０９を含む酸化物半導体層４０３と、酸化物半導体層４０３上に設けられ
たゲート絶縁層４０２と、ゲート絶縁層４０２を介してチャネル形成領域４０９上に設け
られたゲート電極層４０１と、ゲート電極層４０１の側面に設けられた側壁絶縁層４１２
ａ、４１２ｂと、ゲート電極層４０１上に設けられた絶縁膜４１３と、ソース電極層４０
５ａ及びドレイン電極層４０５ｂ上に設けられた絶縁膜４１０と、絶縁膜４１０上に設け
られた層間絶縁膜４１５と、層間絶縁膜４１５上に設けられた絶縁膜４０７と、絶縁膜４
０７、層間絶縁膜４１５及び絶縁膜４１０に設けられた開口を介して、ソース電極層４０
５ａ及びドレイン電極層４０５ｂとそれぞれ電気的に接続する第１の配線層４６５ａ及び
第２の配線層４６５ｂと、を含んで構成される。
【００２５】
層間絶縁膜４１５はトランジスタ４２０による凹凸を平坦化するように設けられており、
該上面の高さは側壁絶縁層４１２ａ、４１２ｂ、及び絶縁膜４１０と概略同じである。側
壁絶縁層４１２ａ、４１２ｂはサイドウォールとも呼ぶ。また、ソース電極層４０５ａ及
びドレイン電極層４０５ｂの上面の高さは、層間絶縁膜４１５、側壁絶縁層４１２ａ、４
１２ｂ、及び絶縁膜４１３の上面の高さより低く、ゲート電極層４０１の上面の高さより
高い。なお、ここでいう高さとは、基板４００上面からの高さである。
【００２６】
また、図１において、電極層４２５ａ及び電極層４２５ｂは、下地絶縁層４３６に深い領
域と浅い領域を有する溝を埋め込むように形成されている。側壁絶縁層４１２ａ、４１２
ｂは浅い領域と重なる。また、深い領域と重なる位置に第１の配線層４６５ａ及び第２の
配線層４６５ｂが形成される。
【００２７】
また、図１において、絶縁膜４０７は、層間絶縁膜４１５、ソース電極層４０５ａ、ドレ
イン電極層４０５ｂ、側壁絶縁層４１２ａ、４１２ｂ、絶縁膜４１３、絶縁膜４１０と接
して設けられている。
【００２８】
なお、ゲート電極層４０１をマスクとして酸化物半導体膜４０３に自己整合的にドーパン
トを導入し、酸化物半導体膜４０３においてチャネル形成領域４０９を挟んでチャネル形
成領域４０９より抵抗が低く、ドーパントを含む低抵抗領域４０４ａ、４０４ｂを形成す
る。ドーパントは、酸化物半導体膜４０３の導電率を変化させる不純物である。ドーパン
トの導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオ
ンインプランテーション法などを用いることができる。
【００２９】
チャネル長方向にチャネル形成領域４０９を挟んで低抵抗領域４０４ａ、４０４ｂを含む
酸化物半導体膜４０３と、酸化物半導体膜４０３の上面の一部と接するソース電極層４０
５ａ及びドレイン電極層４０５ｂと、酸化物半導体膜４０３の下面と一部接する電極層４
２５ａ及び電極層４２５ｂとを有することにより、該トランジスタ４２０はオン特性（例
えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。
【００３０】
酸化物半導体膜４０３に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あ
るいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また
、該酸化物半導体を用い、酸化物半導体の酸素欠損を減らすためのスタビライザーとして
、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとし
てスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ
）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有する
ことが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を有することが好ま
しい。
【００３１】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【００３２】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系
酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸
化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化
物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物
、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、
Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉ
ｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ
−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用
いることができる。
【００３３】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分とし
て有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧ
ａとＺｎ以外の金属元素が入っていてもよい。
【００３４】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５
（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【００３５】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚ
ｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２
（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍
の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：
１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるい
はＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ
−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【００３６】
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度
等を適切なものとすることが好ましい。
【００３７】
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上
げることができる。
【００３８】
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成のｒだけ近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ
）２＋（ｃ−Ｃ）２≦ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすれば
よい。他の酸化物でも同様である。
【００３９】
酸化物半導体膜４０３は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質な
どの状態をとる。
【００４０】
好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒ
ｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
【００４１】
ここで、ＣＡＡＣ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌ）は、ｃ軸が酸化物
半導体膜の被形成面または表面に垂直な方向を向き、かつａｂ面に垂直な方向から見て三
角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状また
は金属原子と酸素原子とが層状に配列している結晶と非晶質の混相構造をいう。なお、こ
の混相構造においてＣＡＡＣ同士は、それぞれａ軸およびｂ軸の向きが異なっていてもよ
い。
【００４２】
ＣＡＡＣ酸化物半導体（ＣＡＡＣ−ＯＳ：Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａ
ｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜は、完全な単結晶ではなく、完
全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、結晶−非晶質混相構造の酸化物半導体膜であ
る。結晶の大きさは数ｎｍから数十ｎｍ程度と見積もられるが、透過型電子顕微鏡（ＴＥ
Ｍ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）による観察
では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質とＣＡＡＣとの境界は必ずしも明確ではない。
また、ＣＡＡＣ−ＯＳ膜には結晶粒界（グレインバウンダリーともいう。）は確認されな
い。ＣＡＡＣ−ＯＳ膜が結晶粒界を有さないため、結晶粒界に起因する電子移動度の低下
が起こりにくい。
【００４３】
なお、ＣＡＡＣ−ＯＳ膜において、膜中における結晶領域の分布は均一でなくてもよい。
例えば、ＣＡＡＣ−ＯＳ膜の表面側から結晶成長した場合、ＣＡＡＣ−ＯＳ膜の表面の近
傍は結晶の占める割合が高くなり、被形成面の近傍は非晶質の占める割合が高くなること
がある。
【００４４】
ＣＡＡＣにおける結晶部分のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または表面に垂直な方
向を向くため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）に
よって、ｃ軸が向く方向が異なることがある。なお、ＣＡＡＣにおける結晶部分のｃ軸が
向く方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面または表面に略垂直な方向と
なる。ＣＡＡＣは、成膜と同時または成膜後に加熱処理などの結晶化処理を行うことで形
成される。
【００４５】
ＣＡＡＣ−ＯＳ膜を用いることで、可視光や紫外光の照射によるトランジスタの電気特性
の変動が低減されるため、信頼性の高いトランジスタを得ることができる。
【００４６】
なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
【００４７】
酸化物半導体膜４０３の膜厚は、１ｎｍ以上３０ｎｍ以下（好ましくは５ｎｍ以上１０ｎ
ｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌｅｒ  Ｂｅａｍ  Ｅｐｉｔａ
ｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐ
ｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体膜４０３は、スパ
ッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜
を行うスパッタ装置、所謂ＣＰスパッタ装置（Ｃｏｌｕｍｎｅｒ  Ｐｌａｓｍａ  Ｓｐｕ
ｔｔｅｒｉｎｇ  ｓｙｓｔｅｍ）を用いて成膜してもよい。
【００４８】
図２（Ａ）乃至（Ｅ）及び図３（Ａ）乃至（Ｄ）にトランジスタ４２０を有する半導体装
置の作製方法の一例を示す。
【００４９】
まず、絶縁表面を有する基板４００上に電極層４２２ａ、４２２ｂを形成する。電極層４
２２ａ、４２２ｂとしては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから
選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン
膜、窒化モリブデン膜、窒化タングステン膜等）を用いることができる。また、Ａｌ、Ｃ
ｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜ま
たはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を
積層させた構成としても良い。
【００５０】
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリ
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、
石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンな
どの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基
板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたも
のを、基板４００として用いてもよい。
【００５１】
次いで、電極層４２２ａ、４２２ｂを覆う絶縁膜４２３を形成する。ここまでの状態が図
２（Ａ）である。
【００５２】
絶縁膜４２３は、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン、酸化
窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウ
ム、又はこれらの混合材料を用いて形成する。
【００５３】
次いで、絶縁膜４２３及び電極層４２２ａ、４２２ｂを切削（研削、研磨）する。切削（
研削、研磨）方法としては化学的機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  
Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法を好適に用いることができる。
【００５４】
次いで、電極層４２２ａ、４２２ｂと重なるように電極層４２４ａ、４２４ｂを形成する
。電極層４２４ａ、４２４ｂとしては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、
Ｗからから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（
窒化チタン膜、窒化モリブデン膜、窒化タングステン膜等）を用いることができる。また
、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融
点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングス
テン膜）を積層させた構成としても良い。
【００５５】
次いで、電極層４２４ａ、４２４ｂを覆う絶縁膜４２６を形成する。ここまでの状態が図
２（Ｂ）である。なお、絶縁膜４２３と絶縁膜４２６の境界を点線で示したが、同じ材料
を用いると、明確な境界はなくなるため、以降の図では境界を示す点線を省略し、絶縁膜
４２３と絶縁膜４２６の積層を下地絶縁層４３６として図示する。また、電極層４２２ａ
、４２２ｂと、電極層４２４ａ、４２４ｂとを同じ材料を用いると、明確な境界はなくな
るため、以降の図では境界を示す点線を省略し、電極層４２２ａ、４２２ｂと電極層４２
４ａ、４２４ｂの積層を電極層４２５ａ、４２５ｂとして図示する。
【００５６】
次いで、絶縁膜４２６及び電極層４２４ａ、４２４ｂを切削（研削、研磨）する。切削（
研削、研磨）方法としてはＣＭＰ法を用いる。
【００５７】
次に、下地絶縁層４３６及び電極層４２５ａ、４２５ｂ上に酸化物半導体膜４０３を形成
する。
【００５８】
なお、本実施の形態において、酸化物半導体膜４０３を、スパッタリング法で作製するた
めのターゲットとしては、組成比として、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］の
酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜（ＩＧＺＯ膜）を成膜する。
【００５９】
酸化物半導体膜４０３を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又
は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【００６０】
減圧状態に保持された成膜室内に基板を保持する。そして、成膜室内の残留水分を除去し
つつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板４０
０上に酸化物半導体膜４０３を成膜する。成膜室内の残留水分を除去するためには、吸着
型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポン
プを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラ
ップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、
水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合
物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜４０３に含まれる不純
物の濃度を低減できる。
【００６１】
酸化物半導体膜４０３は、膜状の酸化物半導体膜をフォトリソグラフィ工程により島状の
酸化物半導体膜に加工して形成することができる。
【００６２】
また、島状の酸化物半導体膜４０３を形成するためのレジストマスクをインクジェット法
で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用
しないため、製造コストを低減できる。
【００６３】
なお、酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよ
く、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用いるエッチ
ング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴ
Ｏ−０７Ｎ（関東化学社製）を用いてもよい。また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  
Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法によるドライエッチ
ングによってエッチング加工してもよい。例えば、ＩＧＺＯ膜をＩＣＰエッチング法によ
り、エッチング（エッチング条件：エッチングガス（ＢＣｌ３：Ｃｌ２＝６０ｓｃｃｍ：
２０ｓｃｃｍ）、電源電力４５０Ｗ、バイアス電力１００Ｗ、圧力１．９Ｐａ）し、島状
に加工することができる。
【００６４】
また、酸化物半導体膜４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または
脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００
℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行う
ことができる。例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体
膜４０３に対して窒素雰囲気下４５０℃において１時間の加熱処理を行う。
【００６５】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ  Ｒ
ａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔ
ｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
【００６６】
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入
れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
【００６７】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘ
リウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましく
は７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１
ｐｐｍ以下）とすることが好ましい。
【００６８】
なお、脱水化又は脱水素化のための加熱処理を行うタイミングは、膜状の酸化物半導体膜
の形成後でも、島状の酸化物半導体膜４０３形成後でもよい。
【００６９】
また、脱水化又は脱水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼
ねてもよい。
【００７０】
また、脱水化又は脱水素化処理を行った酸化物半導体膜４０３に、酸素（少なくとも、酸
素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給し
てもよい。
【００７１】
また、脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素
が同時に脱離して減少してしまうおそれがある。酸化物半導体膜において、酸素が脱離し
た箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招
くドナー準位が生じてしまう。
【００７２】
脱水化又は脱水素化処理を行った酸化物半導体膜４０３に、酸素を導入して膜中に酸素を
供給することによって、酸化物半導体膜４０３を高純度化、及び電気的にＩ型（真性）化
することができる。高純度化し、電気的にＩ型（真性）化した酸化物半導体膜４０３を有
するトランジスタは、電気特性変動が抑制されており、電気的に安定である。
【００７３】
酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイ
オンインプランテーション法、プラズマ処理などを用いることができる。
【００７４】
酸素の導入工程は、酸化物半導体膜４０３に酸素導入する場合、酸化物半導体膜４０３に
直接導入してもよいし、ゲート絶縁層４０２などの他の膜を通過して酸化物半導体膜４０
３へ導入してもよい。酸素を他の膜を通過して導入する場合は、イオン注入法、イオンド
ーピング法、プラズマイマージョンイオンインプランテーション法などを用いればよいが
、酸素を露出された酸化物半導体膜４０３へ直接導入する場合は、プラズマ処理なども用
いることができる。
【００７５】
酸化物半導体膜４０３への酸素の導入は、脱水化又は脱水素化処理を行った後が好ましい
が、特に限定されない。また、上記脱水化又は脱水素化処理を行った酸化物半導体膜４０
３への酸素の導入は複数回行ってもよい。
【００７６】
次いで、酸化物半導体膜４０３を覆うゲート絶縁層４０２を形成する（図２（Ｃ）参照）
。
【００７７】
ゲート絶縁層４０２の膜厚は、１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢＥ
法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲー
ト絶縁層４０２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面が
セットされた状態で成膜を行うスパッタ装置、所謂ＣＰスパッタ装置を用いて成膜しても
よい。
【００７８】
ゲート絶縁層４０２の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウ
ム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化
シリコン膜を用いて形成することができる。ゲート絶縁層４０２は、酸化物半導体膜４０
３と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁層４０２は、膜中
（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましく、例え
ば、ゲート絶縁層４０２として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただ
し、α＞０）とする。本実施の形態では、ゲート絶縁層４０２として、ＳｉＯ２＋α（た
だし、α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁層４０
２として用いることで、酸化物半導体膜４０３に酸素を供給することができ、特性を良好
にすることができる。さらに、ゲート絶縁層４０２は、作製するトランジスタのサイズや
ゲート絶縁層４０２の段差被覆性を考慮して形成することが好ましい。
【００７９】
また、ゲート絶縁層４０２の材料として酸化ハフニウム、酸化イットリウム、ハフニウム
シリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケ
ート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯ
ｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリ
ーク電流を低減できる。さらに、ゲート絶縁層４０２は、単層構造としても良いし、積層
構造としても良い。
【００８０】
次にゲート絶縁層４０２上に導電膜及び絶縁膜の積層を形成し、該導電膜及び該絶縁膜を
エッチングして、ゲート電極層４０１及び絶縁膜４１３の積層を形成する（図２（Ｃ）参
照）。
【００８１】
ゲート電極層４０１の材料は、モリブデン、チタン、タンタル、タングステン、アルミニ
ウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合
金材料を用いて形成することができる。また、ゲート電極層４０１としてリン等の不純物
元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなど
のシリサイド膜を用いてもよい。ゲート電極層４０１は、単層構造としてもよいし、積層
構造としてもよい。
【００８２】
絶縁膜４１３は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜
、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜
、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁層４１３は、プ
ラズマＣＶＤ法又はスパッタリング法等を用いて形成することができる。
【００８３】
次に、ゲート電極層４０１及び絶縁膜４１３をマスクとして酸化物半導体膜４０３にドー
パント４２１を導入し、低抵抗領域４０４ａ、４０４ｂを形成する（図２（Ｄ）参照）。
【００８４】
ドーパント４２１は、酸化物半導体膜４０３の導電率を変化させる不純物である。ドーパ
ント４２１としては、１５族元素（代表的にはリン（Ｐ）、砒素（Ａｓ）、およびアンチ
モン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、窒素（Ｎ）、アルゴン（Ａｒ）
、ネオン（Ｎｅ）、インジウム（Ｉｎ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれか
から選択される一以上を用いることができる。
【００８５】
ドーパント４２１は、注入法により、他の膜（例えばゲート絶縁層４０２）を通過して、
酸化物半導体膜４０３に導入することもできる。ドーパント４２１の導入方法としては、
イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション
法などを用いることができる。
【００８６】
ドーパント４２１の導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる膜
の膜厚を適宜設定して制御すればよい。本実施の形態では、ドーパント４２１としてリン
を用いて、イオン注入法でリンイオンの注入を行う。なお、ドーパント４２１のドーズ量
は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
【００８７】
低抵抗領域におけるドーパント４２１の濃度は、５×１０１８／ｃｍ３以上１×１０２２
／ｃｍ３以下であることが好ましい。
【００８８】
ドーパント４２１を導入する際に、基板４００を加熱しながら行ってもよい。
【００８９】
なお、酸化物半導体膜４０３にドーパント４２１を導入する処理は、複数回行ってもよく
、ドーパントの種類も複数種用いてもよい。
【００９０】
また、ドーパント４２１の導入処理後、加熱処理を行ってもよい。加熱条件としては、温
度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲
気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱
処理を行ってもよい。
【００９１】
本実施の形態では、イオン注入法により酸化物半導体膜４０３に、リン（Ｐ）イオンを注
入する。なお、リン（Ｐ）イオンの注入条件は加速電圧３０ｋＶ、ドーズ量を１．０×１
０１５ｉｏｎｓ／ｃｍ２とする。
【００９２】
酸化物半導体膜４０３をＣＡＡＣ−ＯＳ膜とした場合、ドーパント４２１の導入により、
一部非晶質化する場合がある。この場合、ドーパント４２１の導入後に加熱処理を行うこ
とによって、酸化物半導体膜４０３の結晶性を回復することができる。
【００９３】
上記工程により、チャネル形成領域４０９を挟んで低抵抗領域４０４ａ、４０４ｂが設け
られた酸化物半導体膜４０３が形成される。
【００９４】
次に、ゲート電極層４０１及び絶縁膜４１３上に絶縁膜を形成し、該絶縁膜をエッチング
して側壁絶縁層４１２ａ、４１２ｂを形成する。さらに、ゲート電極層４０１及び側壁絶
縁層４１２ａ、４１２ｂをマスクとして、ゲート電極層４０１及び側壁絶縁層４１２ａ、
４１２ｂと重なる領域以外のゲート絶縁層をエッチングし、ゲート絶縁層４０２を形成す
る（図３（Ａ）参照）。
【００９５】
側壁絶縁層４１２ａ、４１２ｂは、絶縁膜４１３と同様な材料及び方法を用いて形成する
ことができる。本実施の形態では、ＣＶＤ法により形成した酸化窒化シリコン膜を用いる
。
【００９６】
次いで、酸化物半導体膜４０３、ゲート絶縁層４０２、ゲート電極層４０１、側壁絶縁層
４１２ａ、４１２ｂ、及び絶縁膜４１３上に、ソース電極層及びドレイン電極層（これと
同じ層で形成される配線を含む）となる導電膜を形成する。
【００９７】
導電膜は後の加熱処理に耐えられる材料を用いる。ソース電極層、及びドレイン電極層に
用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ば
れた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、
窒化モリブデン膜、窒化タングステン膜等）を用いることができる。また、Ａｌ、Ｃｕな
どの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜または
それらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層
させた構成としても良い。
【００９８】
フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチング
を行って島状の導電膜４４５を形成した後、レジストマスクを除去する。なお、該エッチ
ング工程では、ゲート電極層４０１上の導電膜４４５の除去は行わない。
【００９９】
導電膜として膜厚３０ｎｍのタングステン膜を用いる場合、該導電膜のエッチングは、例
えばドライエッチング法により、タングステン膜をエッチング（エッチング条件：エッチ
ングガス（ＣＦ４：Ｃｌ２：Ｏ２＝５５ｓｃｃｍ：４５ｓｃｃｍ：５５ｓｃｃｍ、電源電
力３０００Ｗ、バイアス電力１４０Ｗ、圧力０．６７Ｐａ））して、島状のタングステン
膜を形成すればよい。
【０１００】
島状の導電膜４４５上に層間絶縁膜となる絶縁膜４１０及び絶縁膜４４６を積層する（図
３（Ｂ）参照）。
【０１０１】
絶縁膜４１０は、緻密性の高い無機絶縁膜（代表的には酸化アルミニウム膜）を用い、単
層でも積層でもよく、少なくとも酸化アルミニウム膜を含むことが好ましい。
【０１０２】
絶縁膜４４６は、絶縁膜４１３と同様な材料及び方法を用いて形成することができる。絶
縁膜４４６はトランジスタ４２０により生じる凹凸を平坦化できる膜厚で形成する。本実
施の形態では、ＣＶＤ法により形成した酸化窒化シリコン膜を３００ｎｍ形成する。
【０１０３】
次に絶縁膜４４６及び導電膜４４５に化学的機械研磨法により研磨処理を行い、絶縁膜４
１３が露出するよう絶縁膜４４６、絶縁膜４１０、及び導電膜４４５の一部を除去する。
【０１０４】
該研磨処理によって、絶縁膜４４６を層間絶縁膜４１５に加工し、ゲート電極層４０１上
の導電膜４４５を除去し、ソース電極層４０５ａ及びドレイン電極層４０５ｂを形成する
。
【０１０５】
本実施の形態では、絶縁膜４４６、絶縁膜４１０、及び導電膜４４５の除去に化学的機械
研磨法を用いたが、他の切削（研削、研磨）方法を用いてもよい。また、ゲート電極層４
０１上の導電膜４４５を除去する工程において、化学的機械研磨法などの切削（研削、研
磨）法の他、エッチング（ドライエッチング、ウェットエッチング）法や、プラズマ処理
などを組み合わせてもよい。例えば、化学的機械研磨法による除去工程後、ドライエッチ
ング法やプラズマ処理（逆スパッタリングなど）を行い、処理表面の平坦性向上を図って
もよい。切削（研削、研磨）方法に、エッチング法、プラズマ処理などを組み合わせて行
う場合、工程順は特に限定されず、絶縁膜４４６、絶縁膜４１０、及び導電膜４４５の材
料、膜厚、及び表面の凹凸状態に合わせて適宜設定すればよい。
【０１０６】
なお、本実施の形態においては、ソース電極層４０５ａ、ドレイン電極層４０５ｂはゲー
ト電極層４０１側面に設けられた側壁絶縁層４１２ａ、４１２ｂの側面に接するように設
けられており、側壁絶縁層４１２ａ、４１２ｂの側面を上端部よりやや低い位置まで覆っ
ている。ソース電極層４０５ａ、ドレイン電極層４０５ｂの形状は導電膜４４５を除去す
る研磨処理の条件によって異なり、本実施の形態に示すように、側壁絶縁層４１２ａ、４
１２ｂ、絶縁膜４１３の研磨処理された表面より膜厚方向に後退した形状となる場合があ
る。しかし、研磨処理の条件によっては、ソース電極層４０５ａ、ドレイン電極層４０５
ｂの上端部と、側壁絶縁層４１２ａ、４１２ｂの上端部とは概略一致する場合もある。
【０１０７】
以上の工程で、本実施の形態のトランジスタ４２０が作製される（図３（Ｃ）参照）。
【０１０８】
このような作製方法により、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物
半導体膜４０３とが接する領域（第１のコンタクト領域）と、ゲート電極層４０１との距
離を短くすることができる。また、電極層４２５ａ、４２５ｂと酸化物半導体膜４０３と
が接する領域（第２のコンタクト領域）とゲート電極層４０１との距離を短くすることも
できる。そのため、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体膜
４０３とが接する領域（第１のコンタクト領域）、及びゲート電極層４０１間の抵抗が減
少し、トランジスタ４２０のオン特性を向上させることが可能となる。
【０１０９】
また、ソース電極層４０５ａ及びドレイン電極層４０５ｂの形成工程におけるゲート電極
層４０１上の導電膜４４５を除去する工程において、絶縁膜４１３の一部、又は絶縁膜４
１３全部を除去してもよい。また、ゲート電極層４０１も上方の一部が除去されてもよい
。ゲート電極層４０１を露出するトランジスタ構造は、トランジスタの上方に他の配線や
半導体素子を積層する集積回路において有用である。
【０１１０】
トランジスタ４２０上に保護絶縁膜となる緻密性の高い無機絶縁膜（代表的には酸化アル
ミニウム膜）を設けてもよい。
【０１１１】
本実施の形態では、絶縁膜４１３、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、側
壁絶縁層４１２ａ、４１２ｂ、絶縁膜４１０、及び層間絶縁膜４１５上に接して絶縁膜４
０７を形成する（図３（Ｄ）参照）。
【０１１２】
絶縁膜４０７は、単層でも積層でもよく、少なくとも酸化アルミニウム膜を含むことが好
ましい。
【０１１３】
絶縁膜４０７は、プラズマＣＶＤ法、スパッタリング法、又は蒸着法等により成膜するこ
とができる。
【０１１４】
酸化アルミニウム膜以外に、絶縁膜４０７、４１０としては、代表的には酸化シリコン膜
、酸化窒化シリコン膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜などの無機絶縁膜
などを用いることができる。また、酸化ハフニウム膜、酸化マグネシウム膜、酸化ジルコ
ニウム膜、酸化ランタン膜、酸化バリウム膜、又は金属窒化物膜（例えば、窒化アルミニ
ウム膜）も用いることができる。
【０１１５】
本実施の形態では、絶縁膜４０７、４１０としてスパッタリング法により酸化アルミニウ
ム膜を形成する。酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ３以上、好ましく
は３．６ｇ／ｃｍ３以上）とすることによって、トランジスタ４２０に安定な電気特性を
付与することができる。膜密度はラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒ
ｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線反射率測定法
（ＸＲＲ：Ｘ−Ｒａｙ  Ｒｅｆｌｅｃｔｉｏｎ）によって測定することができる。
【０１１６】
酸化物半導体膜４０３上に設けられる絶縁膜４０７、４１０として用いることのできる酸
化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させな
い遮断効果（ブロック効果）が高い。
【０１１７】
また、図１（Ａ）に、絶縁膜４１０、層間絶縁膜４１５、及び絶縁膜４０７にソース電極
層４０５ａ、及びドレイン電極層４０５ｂに達する開口を形成し、開口に配線層４３５ａ
、４３５ｂを形成する例を示す。配線層４３５ａ、４３５ｂを用いて他のトランジスタや
素子と接続させ、様々な回路を構成することができる。
【０１１８】
配線層４３５ａ、配線層４３５ｂはゲート電極層４０１、ソース電極層４０５ａ、又はド
レイン電極層４０５ｂと同様の材料及び方法を用いて形成することができ、例えば、Ａｌ
、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素を含む金属膜、または上述し
た元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン
膜等）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方ま
たは双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン
膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。
【０１１９】
（実施の形態２）
本実施の形態では、実施の形態１に示すトランジスタを使用し、電力が供給されない状況
でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、
図面を用いて説明する。なお、本実施の形態の半導体装置は、トランジスタ１６２として
実施の形態１に記載のトランジスタ４２０を適用して構成される。
【０１２０】
図４は、半導体装置の構成の一例である。図４（Ａ）に半導体装置の断面図を、図４（Ｂ
）に半導体装置の平面図を、図４（Ｃ）に半導体装置の回路図をそれぞれ示す。ここで、
図４（Ａ）は、図４（Ｂ）のＣ１−Ｃ２、及びＤ１−Ｄ２における断面に相当する。
【０１２１】
図４（Ａ）及び図４（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトラン
ジスタ１６０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有するもの
である。トランジスタ１６２は、実施の形態１で示したトランジスタ４２０と同一の構成
とすることができる。
【０１２２】
ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが
望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）
とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を
用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジ
スタは、その特性により長時間の電荷保持を可能とする。
【０１２３】
トランジスタ１６２は、酸化物半導体を含むトランジスタであり、オフ電流が小さいため
、このトランジスタを用いることにより長期にわたり記憶内容を保持することが可能であ
る。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極め
て少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することが
できる。
【０１２４】
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明す
るが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、開示
する発明の技術的な本質は、情報を保持するために酸化物半導体をトランジスタ１６２に
用いる点にあるから、半導体装置に用いられる材料や半導体装置の構造など、半導体装置
の具体的な構成をここで示すものに限定する必要はない。
【０１２５】
図４（Ａ）におけるトランジスタ１６０は、半導体材料（例えば、シリコンなど）を含む
基板１００に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むよう
に設けられた不純物領域１２０と、不純物領域１２０に接する金属化合物領域１２４と、
チャネル形成領域１１６上に設けられたゲート絶縁層１０８と、ゲート絶縁層１０８上に
設けられたゲート電極層１１０と、を有する。なお、図において、明示的にはソース電極
やドレイン電極を有しない場合があるが、便宜上、このような状態を含めてトランジスタ
と呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース
領域やドレイン領域を含めてソース電極やドレイン電極と表現することがある。つまり、
本明細書において、ソース電極との記載には、ソース領域が含まれうる。
【０１２６】
基板１００上にはトランジスタ１６０を囲むように素子分離絶縁層１０６が設けられてお
り、トランジスタ１６０を覆うように絶縁層１３０が設けられている。なお、高集積化を
実現するためには、図４（Ａ）に示すようにトランジスタ１６０がサイドウォール絶縁層
を有しない構成とすることが望ましい。一方で、トランジスタ１６０の特性を重視する場
合には、ゲート電極層１１０の側面にサイドウォール絶縁層を設け、不純物濃度が異なる
領域を含む不純物領域１２０としてもよい。
【０１２７】
図４（Ａ）に示すトランジスタ１６２は、酸化物半導体をチャネル形成領域に用いたトラ
ンジスタである。また、酸化物半導体層１４４は、低抵抗領域１４４ａ、低抵抗領域１４
４ｂ及びチャネル形成領域１４４ｃを含む。低抵抗領域１４４ａは、導電層１４３ａ上に
接して形成され、低抵抗領域１４４ｂは、導電層１４３ｂ上に接して形成され、チャネル
形成領域１４４ｃは、導電層１４３ａと導電層１４３ｂで挟まれた絶縁層１５４上に接し
て形成される。
【０１２８】
トランジスタ１６２は作製工程において、ゲート電極１４８、絶縁膜１３７、及び側壁絶
縁層１３６ａ、１３６ｂ上に設けられた導電膜を化学機械研磨処理により除去する工程を
用いて、ソース電極層及びドレイン電極層として機能する電極層１４２ａ、１４２ｂを形
成する。
【０１２９】
よって、トランジスタ１６２は、ソース電極層又はドレイン電極層として機能する電極層
１４２ａ、１４２ｂと酸化物半導体層１４４が接する領域（コンタクト領域）と、ゲート
電極１４８との距離を短くすることができるため、電極層１４２ａ、１４２ｂと酸化物半
導体層１４４とが接する領域（コンタクト領域）、及びゲート電極１４８間の抵抗が減少
し、トランジスタ１６２のオン特性を向上させることが可能となる。
【０１３０】
トランジスタ１６２上には、絶縁膜１４９、層間絶縁膜１３５、絶縁膜１５０が単層また
は積層で設けられている。本実施の形態では、絶縁膜１４９及び絶縁膜１５０として、酸
化アルミニウム膜を用いる。酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ３以上
、好ましくは３．６ｇ／ｃｍ３以上）とすることによって、トランジスタ１６２に安定な
電気特性を付与することができる。
【０１３１】
また、絶縁膜１４９、層間絶縁膜１３５、及び絶縁膜１５０を介して、導電層１４３ａと
重畳する領域には、導電層１５３が設けられており、導電層１４３ａと、絶縁膜１４９と
、層間絶縁膜１３５と、絶縁膜１５０と、導電層１５３とによって、容量素子１６４が構
成される。すなわち、導電層１４３ａは、容量素子１６４の一方の電極として機能し、導
電層１５３は、容量素子１６４の他方の電極として機能する。なお、容量が不要の場合に
は、容量素子１６４を設けない構成とすることもできる。また、容量素子１６４は、別途
、トランジスタ１６２の上方に設けてもよい。
【０１３２】
トランジスタ１６２および容量素子１６４の上には絶縁膜１５２が設けられている。そし
て、絶縁膜１５２上にはトランジスタ１６２と、他のトランジスタを接続するための配線
１５６ａ、１５６ｂが設けられている。配線１５６ａは、絶縁膜１４９、層間絶縁膜１３
５、絶縁膜１５０、及び絶縁膜１５２などに形成された開口に形成された電極を介して導
電層１４３ａと電気的に接続される。配線１５６ｂは、絶縁膜１４９、層間絶縁膜１３５
、絶縁膜１５０、及び絶縁膜１５２などに形成された開口に形成された電極を介して導電
層１４３ｂと電気的に接続される。
【０１３３】
図４（Ａ）及び図４（Ｂ）において、トランジスタ１６０と、トランジスタ１６２とは、
少なくとも一部が重畳するように設けられており、トランジスタ１６０のソース領域また
はドレイン領域と酸化物半導体層１４４の一部が重畳するように設けられているのが好ま
しい。また、トランジスタ１６２及び容量素子１６４が、トランジスタ１６０の少なくと
も一部と重畳するように設けられている。例えば、容量素子１６４の導電層１５３は、ト
ランジスタ１６０のゲート電極層１１０と少なくとも一部が重畳して設けられている。こ
のような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ること
ができるため、高集積化を図ることができる。
【０１３４】
次に、図４（Ａ）及び図４（Ｂ）に対応する回路構成の一例を図４（Ｃ）に示す。
【０１３５】
図４（Ｃ）において、第１の配線（１ｓｔ  Ｌｉｎｅ）とトランジスタ１６０のソース電
極とは、電気的に接続され、第２の配線（２ｎｄ  Ｌｉｎｅ）とトランジスタ１６０のド
レイン電極とは、電気的に接続されている。また、第３の配線（３ｒｄ  Ｌｉｎｅ）とト
ランジスタ１６２のソース電極またはドレイン電極の一方とは、電気的に接続され、第４
の配線（４ｔｈ  Ｌｉｎｅ）と、トランジスタ１６２のゲート電極層とは、電気的に接続
されている。そして、トランジスタ１６０のゲート電極層と、トランジスタ１６２のソー
ス電極またはドレイン電極の一方は、容量素子１６４の電極の他方と電気的に接続され、
第５の配線（５ｔｈ  Ｌｉｎｅ）と、容量素子１６４の電極の他方は電気的に接続されて
いる。
【０１３６】
図４（Ｃ）に示す半導体装置では、トランジスタ１６０のゲート電極層の電位が保持可能
という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である
。
【０１３７】
情報の書き込み及び保持について説明する。まず、第４の配線の電位を、トランジスタ１
６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、
第３の配線の電位が、トランジスタ１６０のゲート電極層、及び容量素子１６４が接続さ
れたノード（ノードＦＧ）に与えられる。すなわち、ノードＦＧには、所定の電荷が与え
られる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベ
ル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４
の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２
をオフ状態とすることにより、ノードＦＧに与えられた電荷が保持される（保持）。
【０１３８】
トランジスタ１６２のオフ電流は極めて小さいため、トランジスタ１６０のゲート電極層
の電荷は長時間にわたって保持される。
【０１３９】
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態
で、第５の配線に適切な電位（読み出し電位）を与えると、ノードＦＧに保持された電荷
量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ１６０をｎチャネル
型とすると、ノードＦＧ（トランジスタ１６０のゲート電極と言い換えることもできる）
にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、ノードＦ
ＧにＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなる
ためである。ここで、見かけのしきい値電圧とは、トランジスタ１６０を「オン状態」と
するために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位を
Ｖｔｈ＿ＨとＶｔｈ＿Ｌの中間の電位Ｖ０とすることにより、ノードＦＧに与えられた電
荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合
には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１６０は「オン
状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（
＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１６０は「オフ状態」のままである。このため
、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。
【０１４０】
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み
出せることが必要になる。このように情報を読み出さない場合には、ゲート電極層の状態
にかかわらずトランジスタ１６０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈ
より小さい電位を第５の配線に与えればよい。または、ゲート電極層の状態にかかわらず
トランジスタ１６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電
位を第５の配線に与えればよい。
【０１４１】
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流
の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持する
ことが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動
作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができ
る。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であ
っても、長期にわたって記憶内容を保持することが可能である。
【０１４２】
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素
子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲート
への電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、
ゲート絶縁層の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体
装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信
頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の
書き込みが行われるため、高速な動作も容易に実現しうる。
【０１４３】
また、トランジスタ１６２において、酸化物半導体層の低抵抗領域１４４ａは、下地絶縁
層に埋め込まれた導電層１４３ａ、及び電極層１４２ａと接して電気的に接続するため、
コンタクト抵抗を低減することができ、電気的特性の優れた（例えば、高いオン電流特性
を有する）トランジスタとすることができる。したがって、トランジスタ１６２を適用す
ることで、半導体装置の高性能化を達成することができる。さらに、トランジスタ１６２
は信頼性の高いトランジスタであるため、半導体装置の高信頼性化を図ることができる。
【０１４４】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
【０１４５】
（実施の形態３）
本実施の形態においては、実施の形態１に示すトランジスタを使用し、電力が供給されな
い状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置につ
いて、実施の形態２に示した構成と異なる構成について、図５及び図６を用いて説明を行
う。なお、本実施の形態の半導体装置は、トランジスタ１６２として実施の形態１に記載
のトランジスタを適用して構成される。トランジスタ１６２としては、実施の形態１で示
すトランジスタのいずれの構造も適用することができる。
【０１４６】
図５（Ａ）は、半導体装置の回路構成の一例を示し、図５（Ｂ）は半導体装置の一例を示
す概念図である。まず、図５（Ａ）に示す半導体装置について説明を行い、続けて図５（
Ｂ）に示す半導体装置について、以下説明を行う。
【０１４７】
図５（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ１６２のソース電極
またはドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ１６２のゲート
電極層とは電気的に接続され、トランジスタ１６２のソース電極またはドレイン電極と容
量素子２５４の第１の端子とは電気的に接続されている。
【０１４８】
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有し
ている。このため、トランジスタ１６２をオフ状態とすることで、容量素子２５４の第１
の端子の電位（あるいは、容量素子２５４に蓄積された電荷）を極めて長時間にわたって
保持することが可能である。
【０１４９】
次に、図５（Ａ）に示す半導体装置（メモリセル２５０）に、情報の書き込み及び保持を
行う場合について説明する。
【０１５０】
まず、ワード線ＷＬの電位を、トランジスタ１６２がオン状態となる電位として、トラン
ジスタ１６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子２５４の
第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ１
６２がオフ状態となる電位として、トランジスタ１６２をオフ状態とすることにより、容
量素子２５４の第１の端子の電位が保持される（保持）。
【０１５１】
トランジスタ１６２のオフ電流は極めて小さいから、容量素子２５４の第１の端子の電位
（あるいは容量素子に蓄積された電荷）は長時間にわたって保持することができる。
【０１５２】
次に、情報の読み出しについて説明する。トランジスタ１６２がオン状態となると、浮遊
状態であるビット線ＢＬと容量素子２５４とが導通し、ビット線ＢＬと容量素子２５４の
間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電
位の変化量は、容量素子２５４の第１の端子の電位（あるいは容量素子２５４に蓄積され
た電荷）によって、異なる値をとる。
【０１５３】
例えば、容量素子２５４の第１の端子の電位をＶ、容量素子２５４の容量をＣ、ビット線
ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前の
ビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、
（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル２５０の状態とし
て、容量素子２５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとす
ると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝ＣＢ×ＶＢ０＋Ｃ×Ｖ１）
／（ＣＢ＋Ｃ）は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝ＣＢ×ＶＢ０
＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０１５４】
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができ
る。
【０１５５】
このように、図５（Ａ）に示す半導体装置は、トランジスタ１６２のオフ電流が極めて小
さいという特徴から、容量素子２５４に蓄積された電荷は長時間にわたって保持すること
ができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度
を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また
、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能であ
る。
【０１５６】
次に、図５（Ｂ）に示す半導体装置について、説明を行う。
【０１５７】
図５（Ｂ）に示す半導体装置は、上部に記憶回路として図５（Ａ）に示したメモリセル２
５０を複数有するメモリセルアレイ２５１ａ及びメモリセルアレイ２５１ｂを有し、下部
に、メモリセルアレイ２５１ａ及びメモリセルアレイ２５１ｂを動作させるために必要な
周辺回路２５３を有する。なお、周辺回路２５３は、メモリセルアレイ２５１ａ及びメモ
リセルアレイ２５１ｂと電気的に接続されている。
【０１５８】
図５（Ｂ）に示した構成とすることにより、周辺回路２５３をメモリセルアレイ２５１ａ
及びメモリセルアレイ２５１ｂの直下に設けることができるため半導体装置の小型化を図
ることができる。
【０１５９】
周辺回路２５３に設けられるトランジスタは、トランジスタ１６２とは異なる半導体材料
を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、
炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが
好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたト
ランジスタは、十分な高速動作が可能である。したがって、前記トランジスタにより、高
速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能で
ある。
【０１６０】
なお、図５（Ｂ）に示した半導体装置では、メモリセルアレイ２５１ａとメモリセルアレ
イ２５１ｂの２つのメモリセルアレイが積層された構成を例示したが、積層するメモリセ
ルアレイの数はこれに限定されない。３つ以上のメモリセルアレイを積層する構成として
も良い。
【０１６１】
次に、図５（Ａ）に示したメモリセル２５０の具体的な構成について図６を用いて説明を
行う。
【０１６２】
図６は、メモリセル２５０の構成の一例である。図６（Ａ）に、メモリセル２５０の平面
図を、図６（Ｂ）に図６（Ａ）の線分Ａ−Ｂにおける断面図をそれぞれ示す。
【０１６３】
図６（Ａ）及び図６（Ｂ）に示すトランジスタ１６２は、実施の形態１で示した構成と同
一の構成とすることができる。
【０１６４】
図６（Ｂ）に示すように、電極５０２及び電極５０４上にトランジスタ１６２が設けられ
ている。電極５０２は、図６（Ａ）におけるビット線ＢＬとして機能する配線であり、ト
ランジスタ１６２の低抵抗領域と接して設けられている。また、電極５０４は、図６（Ａ
）における容量素子２５４の一方の電極として機能し、トランジスタ１６２の低抵抗領域
と接して設けられている。トランジスタ１６２上において、電極５０４と重畳する領域に
設けられた電極５０６は、容量素子２５４の他方の電極として機能する。
【０１６５】
また、図６（Ａ）に示すように、容量素子２５４の他方の電極５０６は、容量線５０８と
電気的に接続する。ゲート絶縁層１４６を介して酸化物半導体層１４４上に設けられたゲ
ート電極１４８は、ワード線５０９と電気的に接続する。
【０１６６】
また、図６（Ｃ）に、メモリセルアレイと、周辺回路との接続部における断面図を示す。
周辺回路は、例えばｎチャネル型トランジスタ５１０及びｐチャネル型トランジスタ５１
２を含む構成とすることができる。ｎチャネル型トランジスタ５１０及びｐチャネル型ト
ランジスタ５１２に用いる半導体材料としては、酸化物半導体以外の半導体材料（シリコ
ンなど）を用いるのが好ましい。このような材料を用いることで、周辺回路に含まれるト
ランジスタの高速動作を図ることができる。
【０１６７】
図６（Ａ）に示す平面レイアウトを採用することにより、半導体装置の占有面積の低減を
図ることができるため、高集積化を図ることができる。
【０１６８】
以上のように、上部に多層に形成された複数のメモリセルは、酸化物半導体を用いたトラ
ンジスタにより形成されている。高純度化され、真性化された酸化物半導体を用いたトラ
ンジスタは、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保
持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能
となるため、消費電力を十分に低減することができる。また、容量素子２５４は、図６（
Ｂ）で示すように電極５０４、酸化物半導体層１４４、ゲート絶縁層１４６、電極５０６
が積層されることによって形成される。
【０１６９】
このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動
作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（よ
り広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備える
ことで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回
路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
【０１７０】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０１７１】
（実施の形態４）
本実施の形態では、先の実施の形態で示した半導体装置を携帯電話、スマートフォン、電
子書籍などの携帯機器に応用した場合の例を図７乃至図１０を用いて説明する。
【０１７２】
携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記憶
などにＳＲＡＭまたはＤＲＡＭが使用されている。ＳＲＡＭまたはＤＲＡＭが使用される
理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためである。
一方で、ＳＲＡＭまたはＤＲＡＭを画像データの一時記憶に用いた場合、以下の特徴があ
る。
【０１７３】
通常のＳＲＡＭは、図７（Ａ）に示すように１つのメモリセルがトランジスタ８０１〜８
０６の６個のトランジスタで構成されており、それをＸデコーダー８０７、Ｙデコーダー
８０８にて駆動している。トランジスタ８０３とトランジスタ８０５、トランジスタ８０
４とトランジスタ８０６はインバータを構成し、高速駆動を可能としている。しかし１つ
のメモリセルが６トランジスタで構成されているため、セル面積が大きいという欠点があ
る。デザインルールの最小寸法をＦとしたときにＳＲＡＭのメモリセル面積は通常１００
〜１５０Ｆ２である。このためＳＲＡＭはビットあたりの単価が各種メモリの中で最も高
い。
【０１７４】
それに対して、ＤＲＡＭはメモリセルが図７（Ｂ）に示すようにトランジスタ８１１、保
持容量８１２によって構成され、それをＸデコーダー８１３、Ｙデコーダー８１４にて駆
動している。１つのセルが１トランジスタ１容量の構成になっており、面積が小さい。Ｄ
ＲＡＭのメモリセル面積は通常１０Ｆ２以下である。ただし、ＤＲＡＭは常にリフレッシ
ュが必要であり、書き換えをおこなわない場合でも電力を消費する。
【０１７５】
しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、１０Ｆ２前後であり
、且つ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、且つ
消費電力が低減することができる。
【０１７６】
図８に携帯機器のブロック図を示す。図８に示す携帯機器はＲＦ回路９０１、アナログベ
ースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、電源回路
９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディスプレイコ
ントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１９、音声
回路９１７、キーボード９１８などより構成されている。ディスプレイ９１３は表示部９
１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。アプリケ
ーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス（ＩＦ）９
０９を有している。一般にメモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成されており
、この部分に先の実施の形態で説明した半導体装置を採用することによって、情報の書き
込み及び読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減する
ことができる。
【０１７７】
図９に、ディスプレイのメモリ回路９５０に先の実施の形態で説明した半導体装置を使用
した例を示す。図９に示すメモリ回路９５０は、メモリ９５２、メモリ９５３、スイッチ
９５４、スイッチ９５５及びメモリコントローラ９５１により構成されている。また、メ
モリ回路は、画像データ（入力画像データ）からの信号線、メモリ９５２、及びメモリ９
５３に記憶されたデータ（記憶画像データ）を読み出し、及び制御を行うディスプレイコ
ントローラ９５６と、ディスプレイコントローラ９５６からの信号により表示するディス
プレイ９５７が接続されている。
【０１７８】
まず、ある画像データがアプリケーションプロセッサ（図示しない）によって、形成され
る（入力画像データＡ）。入力画像データＡは、スイッチ９５４を介してメモリ９５２に
記憶される。そしてメモリ９５２に記憶された画像データ（記憶画像データＡ）は、スイ
ッチ９５５、及びディスプレイコントローラ９５６を介してディスプレイ９５７に送られ
、表示される。
【０１７９】
入力画像データＡに変更が無い場合、記憶画像データＡは、通常３０〜６０Ｈｚ程度の周
期でメモリ９５２からスイッチ９５５を介して、ディスプレイコントローラ９５６から読
み出される。
【０１８０】
次に、例えばユーザーが画面を書き換える操作をしたとき（すなわち、入力画像データＡ
に変更が有る場合）、アプリケーションプロセッサは新たな画像データ（入力画像データ
Ｂ）を形成する。入力画像データＢはスイッチ９５４を介してメモリ９５３に記憶される
。この間も定期的にメモリ９５２からスイッチ９５５を介して記憶画像データＡは読み出
されている。メモリ９５３に新たな画像データ（記憶画像データＢ）が記憶し終わると、
ディスプレイ９５７の次のフレームより、記憶画像データＢは読み出され、スイッチ９５
５、及びディスプレイコントローラ９５６を介して、ディスプレイ９５７に記憶画像デー
タＢが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモ
リ９５２に記憶されるまで継続される。
【０１８１】
このようにメモリ９５２及びメモリ９５３は交互に画像データの書き込みと、画像データ
の読み出しを行うことによって、ディスプレイ９５７の表示をおこなう。なお、メモリ９
５２及びメモリ９５３はそれぞれ別のメモリには限定されず、１つのメモリを分割して使
用してもよい。先の実施の形態で説明した半導体装置をメモリ９５２及びメモリ９５３に
採用することによって、情報の書き込み及び読み出しが高速で、長期間の記憶保持が可能
で、且つ消費電力が十分に低減することができる。
【０１８２】
図１０に電子書籍のブロック図を示す。図１０はバッテリー１００１、電源回路１００２
、マイクロプロセッサ１００３、フラッシュメモリ１００４、音声回路１００５、キーボ
ード１００６、メモリ回路１００７、タッチパネル１００８、ディスプレイ１００９、デ
ィスプレイコントローラ１０１０によって構成される。
【０１８３】
ここでは、図１０のメモリ回路１００７に先の実施の形態で説明した半導体装置を使用す
ることができる。メモリ回路１００７は書籍の内容を一時的に保持する機能を持つ。例え
ば、ユーザーが電子書籍を読んでいるときに、特定の箇所にマーキング（表示の色を変え
る、アンダーラインを引く、文字を太くする、文字の書体を変えるなど）をしたい場合に
、ユーザーが指定した箇所の情報を一時的に記憶し、保持する機能を有する。この情報を
長期に保存する場合にはフラッシュメモリ１００４にコピーしても良い。このような場合
においても、先の実施の形態で説明した半導体装置を採用することによって、情報の書き
込み及び読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減する
ことができる。
【０１８４】
以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が搭
載されている。このため、読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力
を低減した携帯機器が実現される。
【０１８５】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
【符号の説明】
【０１８６】
１００    基板
１０６    素子分離絶縁層
１０８    ゲート絶縁層
１１０    ゲート電極層
１１６    チャネル形成領域
１２０    不純物領域
１２４    金属化合物領域
１３０    絶縁層
１３５    層間絶縁膜
１３６ａ    側壁絶縁層
１３６ｂ    側壁絶縁層
１３７    絶縁膜
１４２ａ    電極層
１４２ｂ    電極層
１４３ａ    導電層
１４３ｂ    導電層
１４４    酸化物半導体層
１４４ａ    低抵抗領域
１４４ｂ    低抵抗領域
１４４ｃ    チャネル形成領域
１４６    ゲート絶縁層
１４８ゲート電極
１４９    絶縁膜
１５０    絶縁膜
１５２    絶縁膜
１５３    導電層
１５４    絶縁層
１５６ａ    配線
１５６ｂ    配線
１６０    トランジスタ
１６２    トランジスタ
１６４    容量素子
２５０    メモリセル
２５１ａ    メモリセルアレイ
２５１ｂ    メモリセルアレイ
２５３    周辺回路
２５４    容量素子
４００    基板
４０１    ゲート電極層
４０２    ゲート絶縁層
４０３    酸化物半導体膜
４０４ａ    低抵抗領域
４０４ｂ    低抵抗領域
４０５    電極層
４０５ａ    電極層
４０５ｂ    電極層
４０７    絶縁膜
４０９    チャネル形成領域
４１０    絶縁膜
４１２ａ    側壁絶縁層
４１２ｂ    側壁絶縁層
４１３    絶縁膜
４１５    層間絶縁膜
４２０    トランジスタ
４２１    ドーパント
４２２ａ  電極層
４２２ｂ  電極層
４２３    絶縁膜
４２４ａ  電極層
４２４ｂ  電極層
４２５ａ  電極層
４２５ｂ  電極層
４２６    絶縁膜
４３６    下地絶縁層
４４５    導電膜
４４６    絶縁膜
５０２    電極
５０４    電極
５０６    電極
５０８    容量線
５０９    ワード線
５１０    ｎチャネル型トランジスタ
５１２    ｐチャネル型トランジスタ
８０１    トランジスタ
８０３    トランジスタ
８０４    トランジスタ
８０５    トランジスタ
８０６    トランジスタ
８０７    Ｘデコーダー
８０８    Ｙデコーダー
８１１    トランジスタ
８１２    保持容量
８１３    Ｘデコーダー
８１４    Ｙデコーダー
９０１    ＲＦ回路
９０２    アナログベースバンド回路
９０３    デジタルベースバンド回路
９０４    バッテリー
９０５    電源回路
９０６    アプリケーションプロセッサ
９０７    ＣＰＵ
９０８    ＤＳＰ
９１０    フラッシュメモリ
９１１    ディスプレイコントローラ
９１２    メモリ回路
９１３    ディスプレイ
９１４    表示部
９１５    ソースドライバ
９１６    ゲートドライバ
９１７    音声回路
９１８    キーボード
９１９    タッチセンサ
９５０    メモリ回路
９５１    メモリコントローラ
９５２    メモリ
９５３    メモリ
９５４    スイッチ
９５５    スイッチ
９５６    ディスプレイコントローラ
９５７    ディスプレイ
１００１    バッテリー
１００２    電源回路
１００３    マイクロプロセッサ
１００４    フラッシュメモリ
１００５    音声回路
１００６    キーボード
１００７    メモリ回路
１００８    タッチパネル
１００９    ディスプレイ
１０１０    ディスプレイコントローラ
【図１】
2018019088.tif 000003
【図２】
2018019088.tif 000004
【図３】
2018019088.tif 000005
【図４】
2018019088.tif 000006
【図５】
2018019088.tif 000007
【図６】
2018019088.tif 000008
【図７】
2018019088.tif 000009
【図８】
2018019088.tif 000010
【図９】
2018019088.tif 000011
【図１０】
2018019088.tif 000012