(57)【要約】【課題】装置品質の向上を図る。【解決手段】スイッチング素子１ａを駆動するゲート駆動装置２０は、ターンオン用電流源Ｉ１−１〜Ｉ１−ｎ、ターンオン用スイッチｓｗ１−１〜ｓｗ１−ｎ、ターンオフ用電流源Ｉ２−１〜Ｉ２−ｎ、ターンオフ用スイッチｓｗ２−１〜ｓｗ２−ｎを備える。ターンオン用電流源Ｉ１−１〜Ｉ１−ｎは、スイッチング素子１ａのターンオン時に、スイッチング素子１ａのゲート電圧の立ち上がり波形の電圧傾きを複数段階に切換える。ターンオン用スイッチｓｗ１−１〜ｓｗ１−ｎは、ターンオン用電流源Ｉ１−１〜Ｉ１−ｎを駆動制御する。ターンオフ用電流源Ｉ２−１〜Ｉ２−ｎは、スイッチング素子１ａのターンオフ時に、ゲート電圧の立ち下がり波形の電圧傾きを複数段階に切換える。ターンオフ用スイッチｓｗ２−１〜ｓｗ２−ｎは、ターンオフ用電流源Ｉ２−１〜Ｉ２−ｎを駆動制御する。【選択図】図１
2018038174.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子をターンオンする場合に、前記スイッチング素子のゲート電圧の立ち上がり波形の電圧傾きを複数段階に切換える複数のターンオン用電流源と、
前記ターンオン用電流源を駆動制御する複数のターンオン用スイッチと、
前記スイッチング素子をターンオフする場合に、前記ゲート電圧の立ち下がり波形の電圧傾きを複数段階に切換える複数のターンオフ用電流源と、
前記ターンオフ用電流源を駆動制御する複数のターンオフ用スイッチと、
を有することを特徴とするゲート駆動装置。
【請求項２】
前記ゲート電圧の立ち上がり波形をｎ（≧３）個の立ち上がり期間に分割して、ｎ段階の電圧傾きに切換える場合には、分割した各立ち上がり期間で互いに異なるターンオン用ゲート電流を前記スイッチング素子のゲートに流すｎ個の前記ターンオン用電流源と、ｎ個の前記ターンオン用スイッチとが設けられ、
前記ゲート電圧の立ち下がり波形をｎ個の立ち下がり期間に分割して、ｎ段階の電圧傾きに切換える場合には、分割した各立ち下がり期間で互いに異なるターンオフ用ゲート電流を前記ゲートから引き抜くｎ個の前記ターンオフ用電流源と、ｎ個の前記ターンオフ用スイッチとが設けられる、
ことを特徴とする請求項１記載のゲート駆動装置。
【請求項３】
前記立ち上がり波形の電圧傾きを３段階に切換える場合に、
第１のターンオン用スイッチは、前記ゲート電圧のボトムレベルから前記ゲート電圧が立ち上がり途中の第１のミラー領域に達するまでの第１の期間にオンし、第１のターンオン用電流源は、前記第１の期間に、前記ゲートに第１のターンオン用ゲート電流を流し、
第２のターンオン用スイッチは、前記ゲート電圧が前記第１のミラー領域にあるときの第２の期間にオンし、第２のターンオン用電流源は、前記第２の期間に、前記ゲートに第２のターンオン用ゲート電流を流し、
第３のターンオン用スイッチは、前記ゲート電圧が前記第１のミラー領域から出て前記ゲート電圧のピークレベルに達するまでの第３の期間にオンし、第３のターンオン用電流源は、前記第３の期間に、前記ゲートに第３のターンオン用ゲート電流を流し、
前記立ち下がり波形の電圧傾きを３段階に切換える場合に、
第１のターンオフ用スイッチは、前記ゲート電圧の前記ピークレベルから立ち下がり途中の第２のミラー領域に達するまでの第４の期間にオンし、第１のターンオフ用電流源は、前記第４の期間に、前記ゲートから第１のターンオフ用ゲート電流を引き抜き、
第２のターンオフ用スイッチは、前記ゲート電圧が前記第２のミラー領域にあるときの第５の期間にオンし、第２のターンオフ用電流源は、前記第５の期間に、前記ゲートから第２のターンオフ用ゲート電流を引き抜き、
第３のターンオフ用スイッチは、前記ゲート電圧が前記第２のミラー領域から出て前記ボトムレベルに達するまでの第６の期間にオンし、第３のターンオフ用電流源は、前記第６の期間に、前記ゲートから第３のターンオフ用ゲート電流を引き抜く、
ことを特徴とする請求項２記載のゲート駆動装置。
【請求項４】
前記スイッチング素子のターンオン時、前記第２のターンオン用ゲート電流よりも前記第１のターンオン用ゲート電流が大きく、前記第１のターンオン用ゲート電流よりも前記第３のターンオン用ゲート電流が大きく、
前記スイッチング素子のターンオフ時、前記第２のターンオフ用ゲート電流よりも前記第３のターンオフ用ゲート電流が大きく、前記第３のターンオフ用ゲート電流よりも前記第１のターンオフ用ゲート電流が大きい、
ことを特徴とする請求項３記載のゲート駆動装置。
【請求項５】
前記スイッチング素子のターンオン時、前記第２のターンオン用ゲート電流よりも前記第３のターンオン用ゲート電流が大きく、前記第３のターンオン用ゲート電流よりも前記第１のターンオン用ゲート電流が大きく、
前記スイッチング素子のターンオフ時、前記第２のターンオフ用ゲート電流よりも前記第１のターンオフ用ゲート電流が大きく、前記第１のターンオフ用ゲート電流よりも前記第３のターンオフ用ゲート電流が大きい、
ことを特徴とする請求項３記載のゲート駆動装置。
【請求項６】
前記スイッチング素子のターンオン時、前記第３のターンオン用ゲート電流よりも前記第２のターンオン用ゲート電流が大きく、前記第２のターンオン用ゲート電流よりも前記第１のターンオン用ゲート電流が大きく、
前記スイッチング素子のターンオフ時、前記第３のターンオフ用ゲート電流よりも前記第２のターンオフ用ゲート電流が大きく、前記第２のターンオフ用ゲート電流よりも前記第１のターンオフ用ゲート電流が大きい、
ことを特徴とする請求項３記載のゲート駆動装置。
【請求項７】
前記スイッチング素子のドレイン電圧をモニタするモニタ回路を備え、
前記モニタ回路は、前記スイッチング素子のターンオフ時に、前記ドレイン電圧に生じる過電圧を検出し、
前記過電圧が検出された場合に、少なくとも１つの前記ターンオン用スイッチがオンして、前記ターンオン用ゲート電流源から前記ターンオン用ゲート電流を前記ゲートに流すことを特徴とする請求項２記載のゲート駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、スイッチング素子のゲートを駆動するゲート駆動装置に関する。
【背景技術】
【０００２】
インバータなどの電源装置では、スイッチング素子（ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）など）が直列に接続されたブリッジ回路が備えられている。
【０００３】
ブリッジ回路は、高電位側のスイッチング素子と、低電位側のスイッチング素子とが直列に接続され、中点電位に負荷が接続される構成を有しており、スイッチング素子のゲート駆動によって、スイッチング素子をオンオフさせて負荷を駆動させる。
【０００４】
スイッチング素子のゲート駆動関連の従来技術としては、スイッチング素子のゲート電圧値を検出し、検出したゲート電圧値にもとづいて、ゲート駆動抵抗または駆動電流を変化させる技術が提案されている（特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−９２６６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
スイッチング素子のゲート駆動を行う場合、従来では、抵抗を介して直流電源から高電位または低電位の電圧を印加して、抵抗を流れる電流によってスイッチング素子のゲートを駆動する制御が行われている。
【０００７】
しかし、このようなゲート駆動では、抵抗を介してスイッチング素子の寄生容量を充放電するという制御であるので、スイッチング素子のゲート電圧の立ち上がりおよび立ち下がりの電圧瞬時値に対して、任意の電圧傾きを設定することができない。
【０００８】
このため例えば、スイッチング素子のターンオフ時に生じるサージ電圧およびターンオン時に発生するサージ電流の上昇を抑制したり、またはスイッチング損失を低減化したりするための調整が困難であるので、装置品質の低下を引き起こしていた。
【０００９】
本発明はこのような点に鑑みてなされたものであり、スイッチング素子のゲート電圧の立ち上がり波形および立ち下がり波形の電圧傾きを複数段階に切換え可能としたゲート駆動を行って、装置品質の向上を図ったゲート駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、ゲート駆動装置が提供される。ゲート駆動装置は、ターンオン用電流源、ターンオン用スイッチ、ターンオフ用電流源およびターンオフ用スイッチを備える。
【００１１】
複数のターンオン用電流源は、スイッチング素子をターンオンする場合に、スイッチング素子のゲート電圧の立ち上がり波形の電圧傾きを複数段階に切換える。複数のターンオン用スイッチは、ターンオン用電流源を駆動制御する。複数のターンオフ用電流源は、スイッチング素子をターンオフする場合に、ゲート電圧の立ち下がり波形の電圧傾きを複数段階に切換える。複数のターンオフ用スイッチは、ターンオフ用電流源を駆動制御する。
【発明の効果】
【００１２】
スイッチング素子のゲート電圧の立ち上がり波形および立ち下がり波形の電圧傾きを複数段階に切換え可能としたゲート駆動を行うことで、装置品質の向上を図ることが可能になる。
【図面の簡単な説明】
【００１３】
【図１】本発明のゲート駆動装置を含む電力変換回路の構成例を示す図である。
【図２】従来技術のゲート駆動回路を含む電力変換回路の構成例を示す図である。
【図３】従来技術の動作波形を示す図である。
【図４】本発明の電力変換回路の構成例を示す図である。
【図５】本発明のゲート電圧の電圧傾き設定を説明するための図である。
【図６】ミラー領域を説明するための図である。
【図７】電流源の電流値の大小関係の３種パターン例を示す図である。
【図８】ゲート電流切換のパターン＃１を示す図である。
【図９】図８の動作波形を示す図である。
【図１０】図８とは電流の大小関係が異なるゲート電流切換のパターンを示す図である。
【図１１】図１０の動作波形を示す図である。
【図１２】図８、図１０と電流の大小関係が異なるゲート電流切換のパターンを示す図である。
【図１３】図１２の動作波形を示す図である。
【図１４】過電圧抑制時の動作波形を示す図である。
【図１５】ゲート駆動回路の具体的構成の前段の一例を示す図である。
【図１６】ゲート駆動回路の具体的構成の後段ターンオン側の一例を示す図である。
【図１７】ゲート駆動回路の具体的構成の後段ターンオフ側の一例を示す図である。
【図１８】ターンオン側タイミング設定回路の動作波形を示す図である。
【図１９】従来技術の抵抗によるゲート駆動のターンオン時のシミュレーション動作波形を示す図である。
【図２０】従来技術の抵抗によるゲート駆動のターンオン時のシミュレーション動作波形を示す図である。
【図２１】従来技術の抵抗によるゲート駆動のターンオフ時のシミュレーション動作波形を示す図である。
【図２２】従来技術の抵抗によるゲート駆動のターンオフ時のシミュレーション動作波形を示す図である。
【図２３】ゲート電流切換のパターン＃１によるターンオン時のシミュレーション動作波形を示す図である。
【図２４】ゲート電流切換のパターン＃１によるターンオン時のシミュレーション動作波形を示す図である。
【図２５】ゲート電流切換のパターン＃１によるターンオフ時のシミュレーション動作波形を示す図である。
【図２６】ゲート電流切換のパターン＃１によるターンオフ時のシミュレーション動作波形を示す図である。
【発明を実施するための形態】
【００１４】
以下、実施の形態について図面を参照して説明する。
図１は本発明のゲート駆動装置を含む電力変換回路の構成例を示す図である。電力変換回路１は、スイッチング素子１ａと、ゲート駆動装置２０とを含む。ゲート駆動装置２０は、ターンオン用電流源Ｉ１−１〜Ｉ１−ｎ、ターンオン用スイッチｓｗ１−１〜ｓｗ１−ｎ、ターンオフ用電流源Ｉ２−１〜Ｉ２−ｎおよびターンオフ用スイッチｓｗ２−１〜ｓｗ２−ｎを備える。
【００１５】
なお、ターンオン用スイッチｓｗ１−１〜ｓｗ１−ｎの一端には、正極直流電源ＶＦＢ１（＋）〜ＶＦＢｎ（＋）が接続され、ターンオフ用スイッチｓｗ２−１〜ｓｗ２−ｎの一端には、負極直流電源ＶＲＢ１（−）〜ＶＲＢｎ（−）が接続される。
【００１６】
ターンオン用電流源Ｉ１−１〜Ｉ１−ｎは、スイッチング素子１ａをターンオンする場合に、スイッチング素子１ａのゲートにターンオン用ゲート電流を個々に流して、スイッチング素子１ａのゲート電圧（ゲートソース間電圧）の立ち上がり波形の電圧傾きを複数段階に切換える。ターンオン用スイッチｓｗ１−１〜ｓｗ１−ｎは、ターンオン用電流源Ｉ１−１〜Ｉ１−ｎを個々に駆動制御する。
【００１７】
ターンオフ用電流源Ｉ２−１〜Ｉ２−ｎは、スイッチング素子１ａをターンオフする場合に、ゲートからターンオフ用ゲート電流を個々に引き抜いて、スイッチング素子１ａのゲート電圧の立ち下がり波形の電圧傾きを複数段階に切換える。ターンオフ用スイッチｓｗ２−１〜ｓｗ２−ｎは、ターンオフ用電流源Ｉ２−１〜Ｉ２−ｎを個々に駆動制御する。
【００１８】
ここで、スイッチング素子１ａのゲート電圧の立ち上がり波形をｎ（≧３）個の立ち上がり期間に分割して、ｎ段階の電圧傾きに切換えるものとする。この場合、分割した各立ち上がり期間で互いに異なるターンオン用ゲート電流をスイッチング素子１ａのゲートに流すｎ個のターンオン用電流源と、ｎ個のターンオン用スイッチとが設けられる。
【００１９】
例えば、ｎ＝３として３段階に立ち上がり波形を切換える場合は、３個のターンオン用電流源Ｉ１−１〜Ｉ１−３と、３個のターンオン用スイッチｓｗ１−１〜ｓｗ１−３とが設けられる。
【００２０】
そして、３つのそれぞれの期間でターンオン用スイッチｓｗ１−１〜ｓｗ１−３がオンして、それぞれの期間でターンオン用電流源Ｉ１−１〜Ｉ１−３から互いに異なるターンオン用ゲート電流がスイッチング素子１ａのゲートに流れる。これにより、図１に示すように、スイッチング素子１ａのゲート電圧Ｖｇｓは、３段階の電圧傾きの切換えで立ち上がることになる。
【００２１】
また同様に、スイッチング素子１ａのゲート電圧の立ち下がり波形をｎ個の立ち下がり期間に分割して、ｎ段階の電圧傾きに切換えるものとする。この場合、分割した各立ち下がり期間で互いに異なるターンオフ用ゲート電流をゲートから引き抜くｎ個のターンオフ用電流源と、ｎ個のターンオフ用スイッチとが設けられる。
【００２２】
例えば、ｎ＝３として３段階に立ち下がり波形を切換える場合は、３個のターンオフ用電流源Ｉ２−１〜Ｉ２−３と、３個のターンオフ用スイッチｓｗ２−１〜ｓｗ２−３とが設けられる。
【００２３】
そして、３つのそれぞれの期間でターンオフ用スイッチｓｗ２−１〜ｓｗ２−３がオンして、それぞれの期間でターンオフ用電流源Ｉ２−１〜Ｉ２−３から互いに異なるターンオフ用ゲート電流がスイッチング素子１ａのゲートから引き抜かれる。これにより、図１に示すように、スイッチング素子１ａのゲート電圧Ｖｇｓは、３段階の電圧傾きの切換えで立ち下がることになる。
【００２４】
このように、本発明のゲート駆動装置２０では、スイッチング素子１ａのゲート電圧の立ち上がり波形および立ち下がり波形の電圧傾きを複数段階に切換え可能とする構成とした。
【００２５】
これにより例えば、スイッチング素子１ａのターンオフ時に生じるサージ電圧およびターンオン時に発生するサージ電流の上昇を抑制したり、またはスイッチング損失を低減化したりするための調整が容易となるので、装置品質の向上を図ることが可能になる。
【００２６】
なお、上記では、互いに異なるターンオン用ゲート電流をスイッチング素子のゲートに流すｎ個のターンオン用電流源を備えるとしたが、同じターンオン用ゲート電流を流すターンオン用電流源をｎ個備えてもよい。この場合、ｎ個の内のいくつかのターンオン用電流源を同時に駆動させることでゲート電流の値に変化を与えて、立ち上がり電圧傾きを設定することができる。
【００２７】
ターンオフについても同様にして、同じターンオフ用ゲート電流を流すターンオフ用電流源をｎ個備えて、ｎ個の内のいくつかのターンオフ用電流源を同時に駆動させることでゲート電流の値に変化を与えて、立ち下がり電圧傾きを設定することができる。
【００２８】
次に本発明の技術の詳細を説明する前に、従来のゲート駆動回路の構成および解決すべき課題について図２、図３を用いて説明する。
図２は従来技術のゲート駆動回路を含む電力変換回路の構成例を示す図である。図２に示す電力変換回路１００は、ブリッジ回路１１０とゲート駆動回路１２０−１、１２０−２を備えている。
【００２９】
ブリッジ回路１１０は、スイッチング素子Ｍ１、Ｍ２、ダイオードＤ１、Ｄ２およびインダクタＬを含む。スイッチング素子Ｍ１、Ｍ２には、ＮＭＯＳ（N−Channel Metal Oxide Semiconductor）トランジスタが使用されている。また、インダクタＬは、モータ等の誘導性負荷を模擬したものである。
【００３０】
さらに、ダイオードＤ１、Ｄ２は、誘導性負荷の電流をオン／オフすることで負荷を駆動した際に生じる負荷電流を還流させるためのＦＷＤ（Free Wheel Diode）として使用され、スイッチング素子Ｍ１、Ｍ２に対して逆並列に接続される。
【００３１】
一方、ゲート駆動回路１２０−２は、抵抗Ｒｏｎ、Ｒｏｆｆ、スイッチｓｗ１１、ｓｗ１２および直流電源ＶＦＢ、ＶＲＢを含む。なお、ゲート駆動回路１２０−１もゲート駆動回路１２０−２と同じ構成である（ゲート駆動回路１２０−１の内部構成の図示は省略する）。
【００３２】
各素子の接続関係について記すと、スイッチング素子Ｍ１のドレインは、ダイオードＤ１のカソード、インダクタＬの一端およびＰ端子に接続する。Ｐ端子は、正極電源端子に該当する。
【００３３】
スイッチング素子Ｍ１のソースは、ダイオードＤ１のアノード、インダクタＬの他端、スイッチング素子Ｍ２のドレインおよびダイオードＤ２のカソードに接続する。
スイッチング素子Ｍ２のソースは、ダイオードＤ２のアノードと、Ｎ端子と接続する。Ｎ端子は、負極電源端子（またはＧＮＤ端子）に該当する。スイッチング素子Ｍ１のゲートには、ゲート駆動回路１２０−１が接続し、スイッチング素子Ｍ２のゲートには、ゲート駆動回路１２０−２が接続する。
【００３４】
ゲート駆動回路１２０−２において、直流電源ＶＦＢは、スイッチｓｗ１１の一端に接続し、スイッチｓｗ１１の他端は、抵抗Ｒｏｎの一端に接続し、抵抗Ｒｏｎの他端は、スイッチング素子Ｍ２のゲートに接続する。直流電源ＶＦＢは例えば、＋１５Ｖの電源である。
【００３５】
直流電源ＶＲＢは、スイッチｓｗ１２の一端に接続し、スイッチｓｗ１２の他端は、抵抗Ｒｏｆｆの一端に接続し、抵抗Ｒｏｆｆの他端は、スイッチング素子Ｍ２のゲートに接続する。直流電源ＶＲＢは例えば、−５Ｖの電源である。
【００３６】
なお、スイッチング素子Ｍ１、Ｍ２は寄生容量を有しており、図２ではスイッチング素子Ｍ２に対して、スイッチング素子Ｍ２のゲートとソース間に存在する寄生容量を寄生容量Ｃｐとして図示している。
【００３７】
次にスイッチング素子Ｍ２のゲート駆動の動作について説明する。スイッチング素子Ｍ２をターンオンさせる場合、スイッチｓｗ１１がオンして（スイッチｓｗ１２はオフ）、直流電源ＶＦＢの＋１５Ｖでスイッチング素子Ｍ２のゲートを高電位レベル（以下、Ｈレベル）に引き上げて、スイッチング素子Ｍ２をオンさせる。
【００３８】
また、スイッチング素子Ｍ２をターンオフさせる場合、スイッチｓｗ１２がオンして（スイッチｓｗ１１はオフ）、−５Ｖでスイッチング素子Ｍ２のゲートを低電位レベル（以下、Ｌレベル）に引き下げて、スイッチング素子Ｍ２をオフさせる。
【００３９】
図３は従来技術の動作波形を示す図である。スイッチング素子Ｍ２の動作波形として、ゲート電圧Ｖｇｓ、ゲート電流ＩＧ、ドレイン電圧（ドレインソース間電圧）Ｖｄｓおよびドレイン電流ＩＤの波形を示している。
【００４０】
ゲート電圧Ｖｇｓが立ち上がってから、ゲート電圧Ｖｇｓが閾値電圧Ｖｔｈを超えると、ドレイン電流ＩＤが流れ始める。また、ドレイン電流ＩＤが流れてスイッチング素子Ｍ２が導通すると、ドレイン電圧Ｖｄｓが降下する。
【００４１】
一方、ゲート駆動回路１２０−２とスイッチング素子Ｍ２のゲートとの間に流れるゲート電流ＩＧは、スイッチング素子Ｍ２の寄生容量の充放電電流であり、抵抗Ｒｏｎ、Ｒｏｆｆと寄生容量Ｃｐとで形成される積分回路によって生成して流れる電流である。
【００４２】
次に解決すべき課題について説明する。スイッチング素子のゲート駆動制御では、一般的に、ターンオフ時に生じるドレイン電圧Ｖｄｓ上のサージ電圧およびターンオン時に生じるドレイン電流ＩＤ上のサージ電流の上昇の抑制と、スイッチング損失の低減化とはトレードオフの関係になる。
【００４３】
例えば、図２の構成において、スイッチング素子Ｍ２に接続している抵抗Ｒｏｎ、Ｒｏｆｆの抵抗値を小さくすると、スイッチングスピードが速くなってスイッチング損失を低減できるが、ドレイン電圧Ｖｄｓ上のサージ電圧およびドレイン電流ＩＤ上のサージ電流が大きくなってしまう。
【００４４】
逆に、抵抗Ｒｏｎ、Ｒｏｆｆの抵抗値を大きくすると、スイッチングスピードが遅くなるのでサージ電圧およびサージ電流は小さくなるが、スイッチング損失が増加してしまうことになる。
【００４５】
このようなトレードオフの関係を改善するために、スイッチング素子のターンオンおよびターンオフのスピードの調整を適切に行えることが望まれる。しかし、図２に示すゲート駆動回路１００では、抵抗Ｒｏｎ、Ｒｏｆｆを介して、スイッチング素子Ｍ２の寄生容量Ｃｐを充放電してスイッチングするという構成になっている。
【００４６】
そのため、ゲート電圧Ｖｇｓの立ち上がりおよび立ち下がりの電圧傾きを、ＲＣ時定数の充放電の一定の電圧傾きでしか決めることしかできず、ゲート電圧の立ち上がりおよび立ち下がりの電圧瞬時値に対して、任意の電圧傾きを設定することができなかった。
【００４７】
したがって、従来では、ゲート電圧Ｖｇｓの立ち上げまたは立ち下げの途中で生じる、ドレイン電圧Ｖｄｓ上のサージ電圧およびドレイン電流ＩＤ上のサージ電流の抑制と、スイッチング損失の低減化とのトレードオフの関係を改善することが困難であった。
【００４８】
本発明ではこのような点に鑑みて、ゲート電圧の瞬時値に対して任意の電圧傾きを設定したゲート駆動を行って、装置品質の向上を図ったゲート駆動装置を提供するものである。
【００４９】
次に図１に示した本発明のゲート駆動装置を適用した電力変換回路について以降詳しく説明する。図４は本発明の電力変換回路の構成例を示す図である。電力変換回路１−１は、ブリッジ回路１１０、ゲート駆動回路２０−１、２０−２およびモニタ回路２１を備えている。
【００５０】
ブリッジ回路１１０は図２で示した構成と同じであり、スイッチング素子Ｍ１、Ｍ２、ダイオードＤ１、Ｄ２およびインダクタＬを含む。なお、スイッチング素子Ｍ１、Ｍ２およびダイオードＤ１、Ｄ２の全体またはこれらの一部は、例えば、ワイドギャップ半導体で構成した素子である。この場合、ワイドギャップ半導体は、炭化珪素、窒化ガリウム系材料、酸化ガリウム系材料、ダイヤモンドのいずれか１つまたはその複数種の組合せで構成される。
【００５１】
一方、ゲート駆動回路２０−２は、ターンオン側の素子として、電流源Ｉ１〜Ｉ３（第１〜第３のターンオン用電流源）、スイッチｓｗ１〜ｓｗ３（第１〜第３のターンオン用スイッチ）および直流電源ＶＦＢ１〜ＶＦＢ３（例えば、＋１５Ｖ）を含む。
【００５２】
また、ターンオフ側の素子として、電流源Ｉ４〜Ｉ６（第１〜第３のターンオフ用電流源）、スイッチｓｗ４〜ｓｗ６（第１〜第３のターンオフ用スイッチ）および直流電源ＶＲＢ１〜ＶＲＢ３（例えば、−５Ｖ）を含む。
【００５３】
電流源Ｉ１は電流Ｉｇｏｎ１を流し、電流源Ｉ２は電流Ｉｇｏｎ２を流し、電流源Ｉ３は電流Ｉｇｏｎ３を流す。電流Ｉｇｏｎ１、電流Ｉｇｏｎ２および電流Ｉｇｏｎ３は、ターンオン用ゲート電流であってそれぞれ異なる電流値である。
【００５４】
また、電流源Ｉ４は電流Ｉｇｏｆｆ１を流し、電流源Ｉ５は電流Ｉｇｏｆｆ２を流し、電流源Ｉ６は電流Ｉｇｏｆｆ３を流す。電流Ｉｇｏｆｆ１、電流Ｉｇｏｆｆ２および電流Ｉｇｏｆｆ３は、引き抜き電流であるターンオフ用ゲート電流であって、それぞれ異なる電流値である。
【００５５】
なお、ターンオン側の素子として、３つの電流源Ｉ１〜Ｉ３と３つのスイッチｓｗ１〜ｓｗ３を備える構成としているが、４つ以上の電流源と４つ以上のスイッチで構成してもよい。
【００５６】
同様にターンオフ側の素子として、３つの電流源Ｉ４〜Ｉ６と３つのスイッチｓｗ４〜ｓｗ６を備える構成としているが、４つ以上の電流源と４つ以上のスイッチで構成してもよい。また、ゲート駆動回路２０−１もゲート駆動回路２０−２と同じ構成である（ゲート駆動回路２０−１の内部構成の図示は省略する）。
【００５７】
モニタ回路２１は、スイッチング素子Ｍ１、Ｍ２のターンオフ時に、ドレイン電圧Ｖｄｓが閾値を一定時間超えて発生する過電圧の検出を行う。過電圧が検出されると、モニタ回路２１は、スイッチｓｗ１〜ｓｗ３の少なくとも１つをオンさせて、電流Ｉｇｏｎ１〜Ｉｇｏｎ３の少なくとも１つをゲートに供給させる（図１４で後述する）。
【００５８】
ゲート駆動回路２０−２の各素子の接続関係について記す。直流電源ＶＦＢ１は、スイッチｓｗ１の一端に接続し、スイッチｓｗ１の他端は、電流源Ｉ１の一端に接続し、電流源Ｉ１の他端は、スイッチング素子Ｍ２のゲートに接続する。
【００５９】
また、直流電源ＶＦＢ２は、スイッチｓｗ２の一端に接続し、スイッチｓｗ２の他端は、電流源Ｉ２の一端に接続し、電流源Ｉ２の他端は、スイッチング素子Ｍ２のゲートに接続する。さらに、直流電源ＶＦＢ３は、スイッチｓｗ３の一端に接続し、スイッチｓｗ３の他端は、電流源Ｉ３の一端に接続し、電流源Ｉ３の他端は、スイッチング素子Ｍ２のゲートに接続する。
【００６０】
直流電源ＶＲＢ１は、スイッチｓｗ４の一端に接続し、スイッチｓｗ４の他端は、電流源Ｉ４の一端に接続し、電流源Ｉ４の他端は、スイッチング素子Ｍ２のゲートに接続する。
【００６１】
また、直流電源ＶＲＢ２は、スイッチｓｗ５の一端に接続し、スイッチｓｗ５の他端は、電流源Ｉ５の一端に接続し、電流源Ｉ５の他端は、スイッチング素子Ｍ２のゲートに接続する。さらに、直流電源ＶＲＢ３は、スイッチｓｗ６の一端に接続し、スイッチｓｗ６の他端は、電流源Ｉ６の一端に接続し、電流源Ｉ６の他端は、スイッチング素子Ｍ２のゲートに接続する。
【００６２】
次にゲート電圧の立ち上がりおよび立ち下がりの波形の電圧傾きを設定するゲート電圧傾き設定の制御について説明する。なお、スイッチング素子Ｍ１、Ｍ２に対する制御は同じなので、以降では、主にスイッチング素子Ｍ２に対する制御について説明する。
【００６３】
電力変換回路１−１では、スイッチング素子Ｍ２のターンオン時の立ち上がり期間を３つの期間ｔ１、ｔ２、ｔ３に分け、ターンオフ時の立ち下がり期間を３つの期間ｔ４、ｔ５、ｔ６に分ける。
【００６４】
そして、電力変換回路１−１は、期間ｔ１〜ｔ６において、スイッチｓｗ１〜ｓｗ６の内のいずれかのスイッチを１つオンさせて所定のゲート電流を流すことで、ゲート電圧Ｖｇｓの電圧傾きを設定する。
【００６５】
図５は本発明のゲート電圧の電圧傾き設定を説明するための図である。波形ｋ１は、立ち上がりおよび立ち下がりの電圧瞬時値に対して、任意の電圧傾きが設定不可のゲート電圧Ｖｇｓを示している（ＲＣ時定数によって固定的に電圧傾きが決まる従来の構成の場合）。
【００６６】
一方、波形ｋ２は、立ち上がりおよび立ち下がりの電圧瞬時値に対して、任意の電圧傾きが設定可能なゲート電圧Ｖｇｓを示している（本発明の図４の構成の場合）。
ターンオン時における期間ｔ１〜ｔ３において、期間ｔ１は、ゲート電圧Ｖｇｓのボトムレベルの立ち上がり開始点から立ち上がり途中のミラー領域に達するまでの期間である。
【００６７】
期間ｔ２は、ゲート電圧Ｖｇｓの立ち上がり途中のミラー領域を含む期間である。期間ｔ３は、ゲート電圧Ｖｇｓが立ち上がり途中のミラー領域から出てピークレベルに達するまでの期間である。なお、期間ｔ２の開始点と終了点とは、スイッチング素子のミラー領域の開始点と終了点とに厳密に一致している必要はない。すなわち、期間ｔ２は、スイッチング素子のミラー領域の開始点の近傍のタイミングを開始点とすることができる。また、期間ｔ２は、スイッチング素子のミラー領域の終了点の近傍のタイミングを終了点とすることができる。
【００６８】
ターンオフ時における期間ｔ４〜ｔ６において、期間ｔ４は、ゲート電圧Ｖｇｓのピークレベルの立ち下がり開始点から立ち下がり途中のミラー領域に達するまでの期間である。
【００６９】
期間ｔ５は、ゲート電圧Ｖｇｓの立ち下がり途中のミラー領域を含む期間である。期間ｔ６は、ゲート電圧Ｖｇｓが立ち下がり途中のミラー領域から出てボトムレベルに達するまでの期間である。なお、期間ｔ５の開始点と終了点とは、スイッチング素子のミラー領域の開始点と終了点とに厳密に一致している必要はない。すなわち、期間ｔ５は、スイッチング素子のミラー領域の開始点の近傍のタイミングを開始点とすることができる。また、期間ｔ５は、スイッチング素子のミラー領域の終了点の近傍のタイミングを終了点とすることができる。
【００７０】
図６はミラー領域を説明するための図である。ゲート電圧Ｖｇｓの立ち上がり時のミラー領域を示しており、縦軸はゲート電圧Ｖｇｓ、横軸はゲート電荷量Ｑｇである。スイッチング素子Ｍ２のターンオン時に、ゲート電荷量Ｑｇが増えてゲート電圧Ｖｇｓが増加していくと、ゲート電圧Ｖｇｓの傾斜が緩くなる領域があり、この領域がミラー領域と呼ばれている。
【００７１】
ミラー領域は、ターンオンする際にはドレイン電流ＩＤの流れ始めに相当する領域であり、ターンオフする際にはドレイン電流ＩＤの流れ終わりに相当する領域であるといえる。また、ミラー領域は、ドレイン電圧Ｖｄｓに生じるサージ電圧のピークが発生しやすい領域であり、ドレイン電流ＩＤに生じるサージ電流のピークが発生しやすい領域である。
【００７２】
図５に戻り、各期間の時間帯の大小について説明する。期間ｔ１、ｔ６に対して、ゲート電圧Ｖｇｓのボトムレベルからミラー領域に達するまでの期間ｔ１の時間帯と、ミラー領域を出てからボトムレベルに達するまでの期間ｔ６の時間帯とを短くする。これにより、スイッチング素子Ｍ１、Ｍ２の同時オフ期間（デッドタイム）を短くすることができる。
【００７３】
上アームのスイッチング素子Ｍ１と、下アームのスイッチング素子Ｍ２との両方をオフする期間が短いほど、スイッチング効率を上げることができる。したがって、スイッチング素子Ｍ１、Ｍ２の同時オフ期間を短くする場合には、期間ｔ１、ｔ６における波形ｋ２のゲート電圧Ｖｇｓの電圧傾きの絶対値は、例えば、期間ｔ１、ｔ６における波形ｋ１のゲート電圧Ｖｇｓの電圧傾きの絶対値よりも大きく設定されることになる。
【００７４】
なお、この場合、スイッチング素子Ｍ１、Ｍ２の同時オフ期間を短くするという効果以外にもスイッチング損失の低減も可能になる。
また、期間ｔ２、ｔ５は、ゲート電圧Ｖｇｓのミラー領域に相当する時間帯である。上述のようにサージ電圧やサージ電流のピークが発生しやすい時間帯なので、期間ｔ２、ｔ５では、ゲート電圧Ｖｇｓの電圧傾きは小さい方が望ましい。
【００７５】
したがって、サージ電圧やサージ電流のピークを抑制する場合には、期間ｔ２、ｔ５における波形ｋ２のゲート電圧Ｖｇｓの電圧傾の絶対値は、例えば、期間ｔ２、ｔ５における波形ｋ１のゲート電圧Ｖｇｓの電圧傾きの絶対値よりも小さく設定されることになる。
【００７６】
さらに、ゲート電圧Ｖｇｓがミラー領域から出てピークレベルに達するまでの期間ｔ３の時間帯と、ゲート電圧Ｖｇｓのピークレベルからミラー領域に達するまでの期間ｔ４の時間帯とを短くする。これにより、スイッチング損失を低減化することができる。
【００７７】
したがって、スイッチング損失を低減化する場合には、期間ｔ３、ｔ４における波形ｋ２のゲート電圧Ｖｇｓの電圧傾きの絶対値は、例えば、期間ｔ３、ｔ４における波形ｋ１のゲート電圧Ｖｇｓの電圧傾きの絶対値よりも大きく設定されることになる。
【００７８】
次にゲート電圧傾き設定を行う場合のスイッチｓｗ１〜ｓｗ６のスイッチパターンについて説明する。スイッチパターンとしてはここではパターン＃１〜＃３の３パターンについて説明する。また、電流源Ｉ１〜Ｉ６の電流値の大小関係を図７に示す。テーブルＴＬ１は、パターン＃１〜＃３それぞれにおける電流源Ｉ１〜Ｉ６の電流値の大小関係を示している。
【００７９】
図８はゲート電流切換のパターン＃１を示す図である。パターン＃１のターンオン時には、期間ｔ１でスイッチｓｗ１のみをオンし、期間ｔ２でスイッチｓｗ２のみをオンし、期間ｔ３でスイッチｓｗ３のみをオンする。
【００８０】
また、ターンオン側の電流源Ｉ１〜Ｉ３が流す電流において、テーブルＴＬ１に示すように、電流Ｉｇｏｎ２は、電流Ｉｇｏｎ１、Ｉｇｏｎ３よりも小さく、電流Ｉｇｏｎ１は、電流Ｉｇｏｎ３よりも小さく設定されているものとする（すなわち、Ｉｇｏｎ２＜Ｉｇｏｎ１＜Ｉｇｏｎ３）。
【００８１】
したがって、スイッチング素子Ｍ２のゲートに対して、図８に示すように、電流Ｉｇｏｎ１（中）→電流Ｉｇｏｎ２（小）→電流Ｉｇｏｎ３（大）の順に、ゲート電流ＩＧが切換えられて流れることになる。
【００８２】
一方、パターン＃１のターンオフ時には、期間ｔ４でスイッチｓｗ４のみをオンし、期間ｔ５でスイッチｓｗ５のみをオンし、期間ｔ６でスイッチｓｗ６のみをオンする。
また、ターンオフ側の電流源Ｉ４〜Ｉ６が流す電流において、テーブルＴＬ１に示すように、電流Ｉｇｏｆｆ２は、電流Ｉｇｏｆｆ１、Ｉｇｏｆｆ３よりも小さく、電流Ｉｇｏｆｆ１は、電流Ｉｇｏｆｆ３よりも大きく設定されているものとする（すなわち、Ｉｇｏｆｆ２＜Ｉｇｏｆｆ３＜Ｉｇｏｆｆ１）。
【００８３】
したがって、スイッチング素子Ｍ２のゲートに対して、図８に示すように、電流Ｉｇｏｆｆ１（大）→電流Ｉｇｏｆｆ２（小）→電流Ｉｇｏｆｆ３（中）の順に、ゲート電流ＩＧが切換えられて流れることになる。
【００８４】
図９は図８の動作波形を示す図である。パターン＃１でゲート電流ＩＧを変化させたときのスイッチング素子Ｍ２の動作波形を示している。
〔期間ｔ１〕スイッチｓｗ１がオンすることにより、ゲートには電流Ｉｇｏｎ１が流れる。ゲート電圧Ｖｇｓは、電流Ｉｇｏｎ１に応じた電圧傾きで立ち上がる。
【００８５】
〔期間ｔ２〕スイッチｓｗ２がオンすることにより、ゲートには電流Ｉｇｏｎ２が流れる。電流Ｉｇｏｎ２は、電流Ｉｇｏｎ１よりも小さいので、期間ｔ２の電圧傾きは、期間ｔ１の電圧傾きよりも緩やかになる。
【００８６】
〔期間ｔ３〕スイッチｓｗ３がオンすることにより、ゲートには電流Ｉｇｏｎ３が流れる。電流Ｉｇｏｎ３は、電流Ｉｇｏｎ１、Ｉｇｏｎ２よりも大きい。したがって、期間ｔ３の電圧傾きは、期間ｔ１、ｔ２の電圧傾きよりも急峻になる。
【００８７】
〔期間ｔ４〕スイッチｓｗ４がオンすることにより、ゲートには電流Ｉｇｏｆｆ１が流れる。ゲート電圧Ｖｇｓは、電流Ｉｇｏｆｆ１に応じた電圧傾きで立ち下がる。
〔期間ｔ５〕スイッチｓｗ５がオンすることにより、ゲートには電流Ｉｇｏｆｆ２が流れる。電流Ｉｇｏｆｆ２は、電流Ｉｇｏｆｆ１よりも小さいので、期間ｔ５の電圧傾きは、期間ｔ４の電圧傾きよりも緩やかになる。
【００８８】
〔期間ｔ６〕スイッチｓｗ６がオンすることにより、ゲートには電流Ｉｇｏｆｆ３が流れる。電流Ｉｇｏｆｆ３は、電流Ｉｇｏｆｆ１よりも小さく、電流Ｉｇｏｆｆ２よりも大きい。したがって、期間ｔ６の電圧傾きは、期間ｔ４の電圧傾きよりは緩やかで、期間ｔ５の電圧傾きよりも急峻になる。
【００８９】
このようなパターン＃１によるゲート駆動により、ミラー領域に相当する期間ｔ２、ｔ５のゲート電圧Ｖｇｓの電圧傾きは緩やかに設定されているので、サージ電圧およびサージ電流のピークを抑制することができる。
【００９０】
また、期間ｔ３、ｔ４のゲート電圧Ｖｇｓの電圧傾きは急峻に設定されている。よって、ミラー領域から出てピークレベルに達するまでの期間ｔ３と、ピークレベルからミラー領域に達するまでの期間ｔ４との時間帯は短く設定されるので、スイッチング損失を低減化することができる。
【００９１】
図１０は図８とは電流の大小関係が異なるゲート電流切換のパターンを示す図である。パターン＃２のターンオン時には、期間ｔ１でスイッチｓｗ１のみをオンし、期間ｔ２でスイッチｓｗ２のみをオンし、期間ｔ３でスイッチｓｗ３のみをオンする。
【００９２】
なお、ターンオン側の電流源Ｉ１〜Ｉ３が流す電流において、テーブルＴＬ１に示すように、電流Ｉｇｏｎ２は、電流Ｉｇｏｎ１、Ｉｇｏｎ３よりも小さく、電流Ｉｇｏｎ１は、電流Ｉｇｏｎ３よりも大きく設定されているものとする（すなわち、Ｉｇｏｎ２＜Ｉｇｏｎ３＜Ｉｇｏｎ１）。
【００９３】
したがって、スイッチング素子Ｍ２のゲートに対して、図１０に示すように、電流Ｉｇｏｎ１（大）→電流Ｉｇｏｎ２（小）→電流Ｉｇｏｎ３（中）の順に、ゲート電流ＩＧが切換えられて流れることになる。
【００９４】
一方、パターン＃２のターンオフ時には、期間ｔ４でスイッチｓｗ４のみをオンし、期間ｔ５でスイッチｓｗ５のみをオンし、期間ｔ６でスイッチｓｗ６のみをオンする。
また、ターンオフ側の電流源Ｉ４〜Ｉ６が流す電流において、テーブルＴＬ１に示すように、電流Ｉｇｏｆｆ２は、電流Ｉｇｏｆｆ１、Ｉｇｏｆｆ３よりも小さく、電流Ｉｇｏｆｆ１は、電流Ｉｇｏｆｆ３よりも小さく設定されているものとする（すなわち、Ｉｇｏｆｆ２＜Ｉｇｏｆｆ１＜Ｉｇｏｆｆ３）。
【００９５】
したがって、スイッチング素子Ｍ２のゲートに対して、図１０に示すように、電流Ｉｇｏｆｆ１（中）→電流Ｉｇｏｆｆ２（小）→電流Ｉｇｏｆｆ３（大）の順に、ゲート電流ＩＧが切換えられて流れることになる。
【００９６】
図１１は図１０の動作波形を示す図である。パターン＃２でゲート電流ＩＧを変化させたときのスイッチング素子Ｍ２の動作波形を示している。
〔期間ｔ１〕スイッチｓｗ１がオンすることにより、ゲートには電流Ｉｇｏｎ１が流れる。ゲート電圧Ｖｇｓは、電流Ｉｇｏｎ１に応じた電圧傾きで立ち上がる。
【００９７】
〔期間ｔ２〕スイッチｓｗ２がオンすることにより、ゲートには電流Ｉｇｏｎ２が流れる。電流Ｉｇｏｎ２は、電流Ｉｇｏｎ１よりも小さいので、期間ｔ２の電圧傾きは、期間ｔ１の電圧傾きよりも緩やかになる。
【００９８】
〔期間ｔ３〕スイッチｓｗ３がオンすることにより、ゲートには電流Ｉｇｏｎ３が流れる。電流Ｉｇｏｎ３は、電流Ｉｇｏｎ１よりも小さく、電流Ｉｇｏｎ２よりも大きい。したがって、期間ｔ３の電圧傾きは、期間ｔ１の電圧傾きよりも緩やかで、期間ｔ２の電圧傾きよりも急峻になる。
【００９９】
〔期間ｔ４〕スイッチｓｗ４がオンすることにより、ゲートには電流Ｉｇｏｆｆ１が流れる。ゲート電圧Ｖｇｓは、電流Ｉｇｏｆｆ１に応じた電圧傾きで立ち下がる。
〔期間ｔ５〕スイッチｓｗ５がオンすることにより、ゲートには電流Ｉｇｏｆｆ２が流れる。電流Ｉｇｏｆｆ２は、電流Ｉｇｏｆｆ１よりも小さいので、期間ｔ５の電圧傾きは、期間ｔ４の電圧傾きよりも緩やかになる。
【０１００】
〔期間ｔ６〕スイッチｓｗ３がオンすることにより、ゲートには電流Ｉｇｏｆｆ３が流れる。電流Ｉｇｏｆｆ３は、電流Ｉｇｏｆｆ１、Ｉｇｏｆｆ２よりも大きい。したがって、期間ｔ６の電圧傾きは、期間ｔ４、ｔ５の電圧傾きよりも急峻になる。
【０１０１】
このようなパターン＃２によるゲート駆動により、ミラー領域に相当する期間ｔ２、ｔ５のゲート電圧Ｖｇｓの電圧傾きは緩やかに設定されているので、サージ電圧およびサージ電流のピークを抑制することができる。
【０１０２】
また、期間ｔ１、ｔ６のゲート電圧Ｖｇｓの電圧傾きは急峻に設定されている。よって、立ち上がり開始点からミラー領域に達するまでの期間ｔ１と、ミラー領域を出てからボトムレベルに達するまでの期間ｔ６との時間帯は短く設定される。
【０１０３】
このため、スイッチング素子Ｍ１、Ｍ２の同時オフ期間を短くしてスイッチング効率を向上させることができる。なお、スイッチング損失の低減化も図ることができる。
図１２は図８、図１０と電流の大小関係が異なるゲート電流切換のパターンを示す図である。パターン＃３のターンオン時には、期間ｔ１でスイッチｓｗ１のみをオンし、期間ｔ２でスイッチｓｗ２のみをオンし、期間ｔ３でスイッチｓｗ３のみをオンする。
【０１０４】
なお、ターンオン側の電流源Ｉ１〜Ｉ３が流す電流において、テーブルＴＬ１に示すように、電流Ｉｇｏｎ１は、電流Ｉｇｏｎ２よりも大きく、電流Ｉｇｏｎ２は、電流Ｉｇｏｎ３よりも大きく設定されているものとする。
【０１０５】
したがって、スイッチング素子Ｍ２のゲートに対して、図１２に示すように、電流Ｉｇｏｎ１（大）→電流Ｉｇｏｎ２（中）→電流Ｉｇｏｎ３（小）の順に、ゲート電流ＩＧが切換えられて流れることになる。
【０１０６】
一方、パターン＃３のターンオフ時には、期間ｔ４でスイッチｓｗ４のみをオンし、期間ｔ５でスイッチｓｗ５のみをオンし、期間ｔ６でスイッチｓｗ６のみをオンする。
また、ターンオフ側の電流源Ｉ４〜Ｉ６が流す電流において、テーブルＴＬ１に示すように、電流Ｉｇｏｆｆ１は、電流Ｉｇｏｆｆ２よりも大きく、電流Ｉｇｏｆｆ２は、電流Ｉｇｏｆｆ３よりも大きく設定されているものとする。
【０１０７】
したがって、スイッチング素子Ｍ２のゲートに対して、図１２に示すように、電流Ｉｇｏｆｆ１（大）→電流Ｉｇｏｆｆ２（中）→電流Ｉｇｏｆｆ３（小）の順に、ゲート電流ＩＧが切換えられて流れることになる。
【０１０８】
図１３は図１２の動作波形を示す図である。パターン＃３でゲート電流ＩＧを変化させたときのスイッチング素子Ｍ２の動作波形を示している。
〔期間ｔ１〕スイッチｓｗ１がオンすることにより、ゲートには電流Ｉｇｏｎ１が流れる。ゲート電圧Ｖｇｓは、電流Ｉｇｏｎ１に応じた電圧傾きで立ち上がる。
【０１０９】
〔期間ｔ２〕スイッチｓｗ２がオンすることにより、ゲートには電流Ｉｇｏｎ２が流れる。電流Ｉｇｏｎ２は、電流Ｉｇｏｎ１よりも小さいので、期間ｔ２の電圧傾きは、期間ｔ１の電圧傾きよりも緩やかになる。
【０１１０】
〔期間ｔ３〕スイッチｓｗ３がオンすることにより、ゲートには電流Ｉｇｏｎ３が流れる。電流Ｉｇｏｎ３は、電流Ｉｇｏｎ１、Ｉｇｏｎ２よりも小さいので、期間ｔ３の電圧傾きは、期間ｔ１、ｔ２の電圧傾きよりも緩やかになる。
【０１１１】
〔期間ｔ４〕スイッチｓｗ４がオンすることにより、ゲートには電流Ｉｇｏｆｆ１が流れる。ゲート電圧Ｖｇｓは、電流Ｉｇｏｆｆ１に応じた電圧傾きで立ち下がる。
〔期間ｔ５〕スイッチｓｗ５がオンすることにより、ゲートには電流Ｉｇｏｆｆ２が流れる。電流Ｉｇｏｆｆ２は、電流Ｉｇｏｆｆ１よりも小さいので、期間ｔ５の電圧傾きは、期間ｔ４の電圧傾きよりも緩やかになる。
【０１１２】
〔期間ｔ６〕スイッチｓｗ３がオンすることにより、ゲートには電流Ｉｇｏｆｆ３が流れる。電流Ｉｇｏｆｆ３は、電流Ｉｇｏｆｆ１、Ｉｇｏｆｆ２よりも小さいので、期間ｔ６の電圧傾きは、期間ｔ４、ｔ５の電圧傾きよりも緩やかになる。
【０１１３】
このようなパターン＃３によるゲート駆動により、ミラー領域に相当する期間ｔ２、ｔ５のゲート電圧Ｖｇｓの電圧傾きは緩やかに設定されているので、サージ電圧およびサージ電流のピークを抑制することができる。
【０１１４】
また、期間ｔ３、ｔ６のゲート電圧Ｖｇｓの電圧傾きも緩やかに設定されているので、ドレイン電圧Ｖｄｓに生じるサージ電圧の振動およびドレイン電流ＩＤに生じるサージ電流の振動を抑制することができる。
【０１１５】
次にスイッチ切換による過電圧の抑制制御について説明する。スイッチング素子のターンオフ時、ドレイン電圧Ｖｄｓが推奨電圧レベルを一定時間の間超えて、過電圧の状態になる場合がある。なお、サージ電圧は瞬間的に突出したピーク電圧であるが、過電圧はこれとは異なり、所定レベルを一定時間の間超える電圧のことをいう。過電圧の発生もサージ電圧と同様に、素子破壊や誤動作等の要因になるので、本発明ではスイッチ切換えによって過電圧の抑制を図るものである。
【０１１６】
図１４は過電圧抑制時の動作波形を示す図である。上述したパターン＃２のスイッチ切換を行っている場合のターンオフ時において、ドレイン電圧Ｖｄｓに過電圧が発生し、過電圧の抑制を期間ｔ７で行っている状態を示している。
【０１１７】
〔Ｓ１〕図４に示したモニタ回路２１は、スイッチング素子Ｍ２のターンオフ時に、ドレイン電圧Ｖｄｓが閾値を一定時間超えて過電圧が発生したことを検出する。
〔Ｓ２〕過電圧が検出されると、スイッチｓｗ１をオンして、スイッチング素子Ｍ２のゲートに電流源Ｉ１から電流Ｉｇｏｎ１を流して、ターンオン用ゲート電流をゲートに再入力する。
【０１１８】
なお、スイッチｓｗ２、ｓｗ３のいずれかをオンして、電流源Ｉ２または電流源Ｉ３からゲート電流を流してもよいし、複数のスイッチをオンして複数の電流源からゲート電流を流してもよい。
【０１１９】
〔Ｓ３〕スイッチング素子Ｍ２のゲートに電流Ｉｇｏｎ１が流れることにより、スイッチング素子Ｍ２のゲート電圧Ｖｇｓは再上昇する。
〔Ｓ４〕ゲート電圧Ｖｇｓは再上昇することによって、ドレイン電流ＩＤが再び流れるため、ドレイン電圧Ｖｄｓが下降するので過電圧が抑制される。
【０１２０】
このように、スイッチング素子のターンオフ時に、ドレイン電圧Ｖｄｓに過電圧の発生を検出した場合は、ターンオン側に設けられたスイッチｓｗ１〜ｓｗ３のいずれかをオンにして、ゲート電圧Ｖｇｓを再上昇させる。これにより、過電圧を抑制することが可能になる。
【０１２１】
次にゲート駆動回路の具体的な回路構成について説明する。図１５〜図１７はゲート駆動回路の具体的な回路構成の一例を示す図である。ゲート駆動回路１０は、ターンオン側タイミング設定回路１１ａ、ターンオフ側タイミング設定回路１１ｂ、ターンオン側切換スイッチ１２ａ−１〜１２ａ−３、ターンオフ側切換スイッチ１２ｂ−１〜１２ｂ−３、ターンオン側電流源１３ａ−１〜１３ａ−３、ターンオフ側電流源１３ｂ−１〜１３ｂ−３およびレギュレータ１４ａ、１４ｂを備える。
【０１２２】
なお、レギュレータ１４ａ、１４ｂは、三端子レギュレータである。レギュレータ１４ａにおいて、コモン端子には０Ｖが印加され、入力端子には正極電源Ｖｐが印加されて、出力端子から電源電圧（Ｖｐ−Ｖｒｅｇ１）が出力される。
【０１２３】
また、レギュレータ１４ｂにおいて、コモン端子には０Ｖが印加され、入力端子には負極電源Ｖｎが印加されて、出力端子から電源電圧（Ｖｎ＋Ｖｒｅｇ２）が出力される。
ターンオン側の回路において、ターンオン側タイミング設定回路１１ａは、抵抗Ｒ１ａ〜Ｒ５ａ、コンデンサＣ１ａ〜Ｃ４ａ、ダイオードＤ１ａ、Ｄ２ａおよびコンパレータｃｍｐ１ａ〜ｃｍｐ４ａを含む。
【０１２４】
ターンオン側切換スイッチ１２ａ−１は、抵抗Ｒ１１ａ〜Ｒ１６ａと、トランジスタＴｒ１１ａ、Ｔｒ１２ａとを含む。トランジスタＴｒ１１ａにはＰＮＰトランジスタが使用され、トランジスタＴｒ１２ａにはＮＰＮトランジスタが使用されている。
【０１２５】
ターンオン側切換スイッチ１２ａ−２は、抵抗Ｒ２１ａ〜Ｒ２６ａと、トランジスタＴｒ２１ａ、Ｔｒ２２ａとを含む。トランジスタＴｒ２１ａにはＰＮＰトランジスタが使用され、トランジスタＴｒ２２ａにはＮＰＮトランジスタが使用されている。
【０１２６】
ターンオン側切換スイッチ１２ａ−３は、抵抗Ｒ３１ａ〜Ｒ３６ａと、トランジスタＴｒ３１ａ、Ｔｒ３２ａとを含む。トランジスタＴｒ３１ａにはＰＮＰトランジスタが使用され、トランジスタＴｒ３２ａにはＮＰＮトランジスタが使用されている。
【０１２７】
ターンオン側電流源１３ａ−１は、抵抗Ｒ１７ａと、トランジスタＴｒ１３ａとを含む。ターンオン側電流源１３ａ−２は、抵抗Ｒ２７ａと、トランジスタＴｒ２３ａとを含む。ターンオン側電流源１３ａ−３は、抵抗Ｒ３７ａと、トランジスタＴｒ３３ａとを含む。トランジスタＴｒ１３ａ、Ｔｒ２３ａ、Ｔｒ３３ａには、ＰＮＰトランジスタが使用されている。
【０１２８】
ターンオフ側の回路において、ターンオフ側タイミング設定回路１１ｂは、抵抗Ｒ１ｂ〜Ｒ５ｂ、コンデンサＣ１ｂ〜Ｃ４ｂ、ダイオードＤ１ｂ、Ｄ２ｂおよびコンパレータｃｍｐ１ｂ〜ｃｍｐ４ｂを含む。
【０１２９】
ターンオフ側切換スイッチ１２ｂ−１は、抵抗Ｒ１１ｂ〜Ｒ１６ｂと、トランジスタＴｒ１１ｂ、Ｔｒ１２ｂとを含む。トランジスタＴｒ１１ｂにはＰＮＰトランジスタが使用され、トランジスタＴｒ１２ｂにはＮＰＮトランジスタが使用されている。
【０１３０】
ターンオフ側切換スイッチ１２ｂ−２は、抵抗Ｒ２１ｂ〜Ｒ２６ｂと、トランジスタＴｒ２１ｂ、Ｔｒ２２ｂとを含む。トランジスタＴｒ２１ｂにはＰＮＰトランジスタが使用され、トランジスタＴｒ２２ｂにはＮＰＮトランジスタが使用されている。
【０１３１】
ターンオフ側切換スイッチ１２ｂ−３は、抵抗Ｒ３１ｂ〜Ｒ３６ｂと、トランジスタＴｒ３１ｂ、Ｔｒ３２ｂとを含む。トランジスタＴｒ３１ｂにはＰＮＰトランジスタが使用され、トランジスタＴｒ３２ｂにはＮＰＮトランジスタが使用されている。
【０１３２】
ターンオフ側電流源１３ｂ−１は、抵抗Ｒ１７ｂと、トランジスタＴｒ１３ｂとを含む。ターンオフ側電流源１３ｂ−２は、抵抗Ｒ２７ｂと、トランジスタＴｒ２３ｂとを含む。ターンオフ側電流源１３ｂ−３は、抵抗Ｒ３７ｂと、トランジスタＴｒ３３ｂとを含む。トランジスタＴｒ１３ｂ、Ｔｒ２３ｂ、Ｔｒ３３ｂには、ＮＰＮトランジスタが使用されている。
【０１３３】
各素子の接続関係について図面毎に説明する。図１５のターンオン側の回路の接続関係において、正極電源Ｖｐは、レギュレータ１４ａの入力端子、コンデンサＣ１ａの一端、抵抗Ｒ１ａの一端およびコンパレータｃｍｐ１ａ〜ｃｍｐ４ａの正極電源端子に接続する。
【０１３４】
コンパレータｃｍｐ１ａの正側入力端子にはパルス信号ｐ１が入力し、コンパレータｃｍｐ１ａの負側入力端子は、コンパレータｃｍｐ２ａ〜４ａの負側入力端子、抵抗Ｒ１ａの他端および抵抗Ｒ２ａの一端に接続する。
【０１３５】
コンパレータｃｍｐ１ａの出力端子は、コンデンサＣ２ａの一端、抵抗Ｒ４ａ、Ｒ５ａの一端およびダイオードＤ１ａ、Ｄ２ａのカソードに接続する。
コンパレータｃｍｐ２ａの正側入力端子は、コンデンサＣ２ａの他端と、抵抗Ｒ３ａの一端と接続する。コンパレータｃｍｐ３ａの正側入力端子は、抵抗Ｒ４ａの他端、ダイオードＤ１ａのアノードおよびコンデンサＣ３ａの一端に接続する。コンパレータｃｍｐ４ａの正側入力端子は、抵抗Ｒ５ａの他端、ダイオードＤ２ａのアノードおよびコンデンサＣ４ａの一端に接続する。
【０１３６】
レギュレータ１４ａから出力される電源電圧（Ｖｐ−Ｖｒｅｇ１）は、コンデンサＣ１ａ、Ｃ３ａ、Ｃ４ａの他端、抵抗Ｒ２ａ、Ｒ３ａの他端およびコンパレータｃｍｐ１ａ〜４ａの負極電源端子に接続する。
【０１３７】
コンパレータｃｍｐ２ａの出力端子は、図１６に示すターンオン側切換スイッチ１２ａ−１内の抵抗Ｒ１２ａ、Ｒ１４ａの一端に接続する。コンパレータｃｍｐ３ａの出力端子は、図１６に示すターンオン側切換スイッチ１２ａ−２内の抵抗Ｒ２２ａ、Ｒ２４ａの一端に接続する。コンパレータｃｍｐ４ａの出力端子は、図１６に示すターンオン切換スイッチ１２ａ−３内の抵抗Ｒ３２ａ、Ｒ３４ａの一端に接続する。
【０１３８】
図１５のターンオフ側の回路の接続関係において、レギュレータ１４ｂから出力される電源電圧（Ｖｎ＋Ｖｒｅｇ２）は、コンデンサＣ１ｂの一端、抵抗Ｒ１ｂの一端およびコンパレータｃｍｐ１ｂ〜ｃｍｐ４ｂの正極電源端子に接続する。
【０１３９】
コンパレータｃｍｐ１ｂの正側入力端子にはパルス信号ｐ２が入力し、コンパレータｃｍｐ１ｂの負側入力端子は、コンパレータｃｍｐ２ｂ〜４ｂの正側入力端子、抵抗Ｒ１ｂの他端および抵抗Ｒ２ｂの一端に接続する。
【０１４０】
コンパレータｃｍｐ１ｂの出力端子は、コンデンサＣ２ｂの一端、抵抗Ｒ４ｂ、Ｒ５ｂの一端およびダイオードＤ１ｂ、Ｄ２ｂのカソードに接続する。
コンパレータｃｍｐ２ｂの負側入力端子は、コンデンサＣ２ｂの他端と、抵抗Ｒ３ｂの一端と接続する。コンパレータｃｍｐ３ｂの負側入力端子は、抵抗Ｒ４ｂの他端、ダイオードＤ１ｂのアノードおよびコンデンサＣ３ｂの一端に接続する。コンパレータｃｍｐ４ｂの負側入力端子は、抵抗Ｒ５ｂの他端、ダイオードＤ２ｂのアノードおよびコンデンサＣ４ｂの一端に接続する。
【０１４１】
負極電源Ｖｎは、レギュレータ１４ｂの入力端子、コンデンサＣ１ｂ、Ｃ３ｂ、Ｃ４ｂの他端、抵抗Ｒ２ｂ、Ｒ３ｂの他端およびコンパレータｃｍｐ１ｂ〜４ｂの負極電源端子に接続する。
【０１４２】
コンパレータｃｍｐ２ｂの出力端子は、図１７に示すターンオフ側切換スイッチ１２ｂ−１内の抵抗Ｒ１２ｂ、Ｒ１４ｂの一端に接続する。コンパレータｃｍｐ３ｂの出力端子は、図１７に示すターンオフ側切換スイッチ１２ｂ−２内の抵抗Ｒ２２ｂ、Ｒ２４ｂの一端に接続する。コンパレータｃｍｐ４ｂの出力端子は、図１７に示すターンオフ側切換スイッチ１２ｂ−３内の抵抗Ｒ３２ｂ、Ｒ３４ｂの一端に接続する。
【０１４３】
図１６のターンオン側の回路の接続関係において、正極電源Ｖｐは、抵抗Ｒ１１ａ、Ｒ２１ａ、Ｒ３１ａ、Ｒ１６ａ、Ｒ２６ａ、Ｒ３６ａ、Ｒ１７ａ、Ｒ２７ａ、Ｒ３７ａと、トランジスタＴｒ１１ａ、Ｔｒ２１ａ、Ｔｒ３１ａのエミッタと接続する。
【０１４４】
トランジスタＴｒ１１ａのベースは、抵抗Ｒ１１ａの他端と、抵抗Ｒ１２ａの他端と接続し、トランジスタＴｒ１２ａのベースは、抵抗Ｒ１４ａの他端と、抵抗Ｒ１３ａの一端と接続する。
【０１４５】
トランジスタＴｒ１１ａのコレクタは、抵抗Ｒ１５ａの一端、抵抗Ｒ１６ａの他端およびトランジスタＴｒ１３ａのベースに接続し、トランジスタＴｒ１２ａのコレクタは、抵抗Ｒ１５ａの他端に接続し、トランジスタＴｒ１３ａのエミッタは、抵抗Ｒ１７ａの他端に接続する。
【０１４６】
トランジスタＴｒ２１ａのベースは、抵抗Ｒ２１ａの他端と、抵抗Ｒ２２ａの他端と接続し、トランジスタＴｒ２２ａのベースは、抵抗Ｒ２４ａの他端と、抵抗Ｒ２３ａの一端と接続する。
【０１４７】
トランジスタＴｒ２１ａのコレクタは、抵抗Ｒ２５ａの一端、抵抗Ｒ２６ａの他端およびトランジスタＴｒ２３ａのベースに接続し、トランジスタＴｒ２２ａのコレクタは、抵抗Ｒ２５ａの他端に接続し、トランジスタＴｒ２３ａのエミッタは、抵抗Ｒ２７ａの他端に接続する。
【０１４８】
トランジスタＴｒ３１ａのベースは、抵抗Ｒ３１ａの他端と、抵抗Ｒ３２ａの他端と接続し、トランジスタＴｒ３２ａのベースは、抵抗Ｒ３４ａの他端と、抵抗Ｒ３３ａの一端と接続する。
【０１４９】
トランジスタＴｒ３１ａのコレクタは、抵抗Ｒ３５ａの一端、抵抗Ｒ３６ａの他端およびトランジスタＴｒ３３ａのベースに接続し、トランジスタＴｒ３２ａのコレクタは、抵抗Ｒ３５ａの他端に接続し、トランジスタＴｒ３３ａのエミッタは、抵抗Ｒ３７ａの他端に接続する。
【０１５０】
電源電圧（Ｖｐ−Ｖｒｇｅ１）は、抵抗Ｒ１３ａ、Ｒ２３ａ、Ｒ３３ａの他端と、トランジスタＴｒ１２ａ、Ｔｒ２２ａ、Ｔｒ３２ａのエミッタと接続する。ゲート電流出力端子ＯＵＴｉｇは、トランジスタＴｒ１３ａ、トランジスタＴｒ２３ａ、Ｔｒ３３ａのコレクタに接続する。さらに、ゲート電流出力端子ＯＵＴｉｇは、図１７に示すターンオフ側電流源１３ｂ−１〜１３ｂ−３内のトランジスタＴｒ１３ｂ、Ｔｒ２３ｂ、Ｔｒ３３ｂのコレクタに接続する。
【０１５１】
図１７のターンオフ側の回路の接続関係において、電源電圧（Ｖｎ＋Ｖｒｅｇ２）は、抵抗Ｒ１１ｂ、Ｒ２１ｂ、Ｒ３１ｂと、トランジスタＴｒ１１ｂ、Ｔｒ２１ｂ、Ｔｒ３１ｂのエミッタと接続する。
【０１５２】
トランジスタＴｒ１１ｂのベースは、抵抗Ｒ１１ｂの他端と、抵抗Ｒ１２ｂの他端と接続し、トランジスタＴｒ１２ｂのベースは、抵抗Ｒ１４ｂの他端と、抵抗Ｒ１３ｂの一端と接続する。
【０１５３】
トランジスタＴｒ１１ｂのコレクタは、抵抗Ｒ１５ｂの一端、抵抗Ｒ１６ｂの一端およびトランジスタＴｒ１３ｂのベースに接続し、トランジスタＴｒ１２ｂのコレクタは、抵抗Ｒ１５ｂの他端に接続し、トランジスタＴｒ１３ｂのエミッタは、抵抗Ｒ１７ｂの一端に接続する。
【０１５４】
トランジスタＴｒ２１ｂのベースは、抵抗Ｒ２１ｂの他端と、抵抗Ｒ２２ｂの他端と接続し、トランジスタＴｒ２２ｂのベースは、抵抗Ｒ２４ｂの他端と、抵抗Ｒ２３ｂの一端と接続する。
【０１５５】
トランジスタＴｒ２１ｂのコレクタは、抵抗Ｒ２５ｂの一端、抵抗Ｒ２６ｂの一端およびトランジスタＴｒ２３ｂのベースに接続し、トランジスタＴｒ２２ｂのコレクタは、抵抗Ｒ２５ｂの他端に接続し、トランジスタＴｒ２３ｂのエミッタは、抵抗Ｒ２７ｂの一端に接続する。
【０１５６】
トランジスタＴｒ３１ｂのベースは、抵抗Ｒ３１ｂの他端と、抵抗Ｒ３２ｂの他端と接続し、トランジスタＴｒ３２ｂのベースは、抵抗Ｒ３４ｂの他端と、抵抗Ｒ３３ｂの一端と接続する。
【０１５７】
トランジスタＴｒ３１ｂのコレクタは、抵抗Ｒ３５ｂの一端、抵抗Ｒ３６ｂの一端およびトランジスタＴｒ３３ｂのベースに接続し、トランジスタＴｒ３２ｂのコレクタは、抵抗Ｒ３５ｂの他端に接続し、トランジスタＴｒ３３ｂのエミッタは、抵抗Ｒ３７ｂの一端に接続する。
【０１５８】
電源電圧Ｖｎは、抵抗Ｒ１３ｂ、Ｒ２３ｂ、Ｒ３３ｂの他端、抵抗Ｒ１６ｂ、Ｒ２６ｂ、Ｒ３６ｂの他端、抵抗Ｒ１７ｂ、Ｒ２７ｂ、Ｒ３７ｂの他端およびトランジスタＴｒ１２ｂ、Ｔｒ２２ｂ、Ｔｒ３２ｂのエミッタに接続する。
【０１５９】
ここで、図１５に示すターンオン側タイミング設定回路１１ａにおいて、コンパレータｃｍｐ１ａ〜ｃｍｐ４ａの負側入力端子には、電源電圧Ｖｐが抵抗Ｒ１ａ、Ｒ２ａで分圧された電圧が入力している。また、コンデンサＣ２ａと抵抗Ｒ３ａにより微分回路が構成されて、コンパレータｃｍｐ１ａの出力信号を微分し、微分された信号が、コンパレータｃｍｐ２ａの正側入力端子に入力されている。
【０１６０】
一方、抵抗Ｒ４ａとコンデンサＣ３ａにより積分回路が構成されて、コンパレータｃｍｐ１ａの出力信号を積分し、積分された信号が、コンパレータｃｍｐ３ａの正側入力端子に入力されている。
【０１６１】
さらに、抵抗Ｒ５ａとコンデンサＣ４ａにより積分回路が構成されて、コンパレータｃｍｐ１ａの出力信号を積分し、積分された信号が、コンパレータｃｍｐ４ａの正側入力端子に入力されている。
【０１６２】
ターンオフ側タイミング設定回路１１ｂにおいて、コンパレータｃｍｐ１ｂの負側入力端子とｃｍｐ２ｂ〜ｃｍｐ４ｂの正側入力端子には、電源電圧Ｖｎが抵抗Ｒ１ｂ、Ｒ２ｂで分圧された電圧が入力している。また、コンデンサＣ２ｂと抵抗Ｒ３ｂにより微分回路が構成されて、コンパレータｃｍｐ１ｂの出力信号を微分し、微分された信号が、コンパレータｃｍｐ２ｂの負側入力端子に入力されている。
【０１６３】
一方、抵抗Ｒ４ｂとコンデンサＣ３ｂにより積分回路が構成されて、コンパレータｃｍｐ１ｂの出力信号を積分し、積分された信号が、コンパレータｃｍｐ３ｂの負側入力端子に入力されている。
【０１６４】
さらに、抵抗Ｒ５ｂとコンデンサＣ４ｂにより積分回路が構成されて、コンパレータｃｍｐ１ｂの出力信号を積分し、積分された信号が、コンパレータｃｍｐ４ｂの負側入力端子に入力されている。
【０１６５】
図１８はターンオン側タイミング設定回路の動作波形を示す図である。なお、ターンオン側タイミング設定回路１１ａの動作と、ターンオフ側タイミング設定回路１１ｂの動作とはｃｍｐ２ｂ〜ｃｍｐ４ｂの出力極性が逆になること以外は基本的に同じなので、ターンオン側タイミング設定回路１１ａの動作波形について説明する。
【０１６６】
まず、Ｖｐ−Ｖｒｅｇ１からＶｐ（例えば、３Ｖ差）の間で振幅するパルス信号ｐ１が入力する。図１５に示す分圧点ｎ１ではＶｐ−（Ｖｒｅｇ１／２）であり、これが基準電圧Ｖｒｅｆとなり、コンパレータｃｍｐ１はＶｐ−Ｖｒｅｇ１またはＶｐを出力する。
【０１６７】
（期間ｔ１において）
パルス信号ｐ１が入力し、パルス信号ｐ１がＬレベルからＨレベルに立ち上がる。また、コンパレータｃｍｐ１ａの出力信号は、パルス信号ｐ１に同期してＬレベルからＨレベルに立ち上がる。
【０１６８】
また、コンデンサＣ２ａと抵抗Ｒ３ａとで形成される微分回路は、コンパレータｃｍｐ１ａの出力信号を微分して、期間ｔ１の時間帯でＨレベルとなる微分波形を出力する。
よって、コンパレータｃｍｐ２ａの正側入力端子には、この微分信号が入力され、またコンパレータｃｍｐ２ａの負側入力端子には、基準電圧Ｖｒｅｆが入力されている。コンパレータｃｍｐ２ａの正側入力信号のレベルは、基準電圧Ｖｒｅｆを超えるので、コンパレータｃｍｐ２ａはＨレベルの信号を出力する。
【０１６９】
一方、抵抗Ｒ４ａとコンデンサＣ３ａとで形成される積分回路は、コンパレータｃｍｐ１ａの出力信号を積分して、抵抗Ｒ４ａの抵抗値とコンデンサＣ３ａの容量値で決まる時定数で立ち上がる積分波形を出力する。
【０１７０】
よって、コンパレータｃｍｐ３ａの正側入力端子には、この積分信号が入力され、またコンパレータｃｍｐ３ａの負側入力端子には、基準電圧Ｖｒｅｆが入力されている。コンパレータｃｍｐ３ａの正側入力信号のレベルは、基準電圧Ｖｒｅｆを超えないので、コンパレータｃｍｐ３ａはＬレベルの信号を出力する。
【０１７１】
さらに、抵抗Ｒ５ａとコンデンサＣ４ａとで形成される積分回路は、コンパレータｃｍｐ１ａの出力信号を積分して、抵抗Ｒ５ａの抵抗値とコンデンサＣ４ａの容量値で決まる時定数で立ち上がる積分波形を出力する。
【０１７２】
よって、コンパレータｃｍｐ４ａの正側入力端子には、この積分信号が入力され、またコンパレータｃｍｐ４ａの負側入力端子には、基準電圧Ｖｒｅｆが入力されている。コンパレータｃｍｐ４ａの正側入力信号のレベルは、基準電圧Ｖｒｅｆを超えないので、コンパレータｃｍｐ４ａはＬレベルの信号を出力する。
【０１７３】
（期間ｔ２において）
パルス信号ｐ１はＨレベル、コンパレータｃｍｐ１ａの出力信号はＨレベルである。コンパレータｃｍｐ２ａの正側入力信号のレベルは基準電圧Ｖｒｅｆを下回るので、コンパレータｃｍｐ２ａはＬレベル信号を出力する。
【０１７４】
一方、コンパレータｃｍｐ３ａの正側入力信号となる、抵抗Ｒ４ａとコンデンサＣ３ａとで形成される積分回路から出力される積分波形は、基準電圧Ｖｒｅｆを超えている。したがって、コンパレータｃｍｐ３ａは、Ｈレベルの信号を出力する。
【０１７５】
また、コンパレータｃｍｐ４ａの正側入力信号となる、抵抗Ｒ５ａとコンデンサＣ４ａとで形成される積分回路から出力される積分波形は、基準電圧Ｖｒｅｆを超えていない。したがって、コンパレータｃｍｐ４ａは、Ｌレベルの信号を出力する。
【０１７６】
（期間ｔ３において）
パルス信号ｐ１はＨレベル、コンパレータｃｍｐ１ａの出力信号はＨレベルである。コンパレータｃｍｐ２ａの正側入力信号のレベルは基準電圧Ｖｒｅｆを下回るので、コンパレータｃｍｐ２ａはＬレベル信号を出力する。
【０１７７】
一方、コンパレータｃｍｐ３ａの正側入力信号となる、抵抗Ｒ４ａとコンデンサＣ３ａとで形成される積分回路から出力される積分波形は、基準電圧Ｖｒｅｆを超えている。したがって、コンパレータｃｍｐ３ａは、Ｈレベルの信号を出力する。
【０１７８】
さらに、コンパレータｃｍｐ４ａの正側入力信号となる、抵抗Ｒ５ａとコンデンサＣ４ａとで形成される積分回路から出力される積分波形は、基準電圧Ｖｒｅｆを超えている。したがって、コンパレータｃｍｐ４ａは、Ｈレベルの信号を出力する。
【０１７９】
このように、期間ｔ１〜ｔ３において、ターンオン側タイミング設定回路１１ａは、ターンオン側切換スイッチ１２ａ−１〜１２ａ−３を駆動するパルスを生成し、これによって所定のタイミングでターンオン側電流源１３ａ−１〜１３ａ−３からゲート電流が流れることにより、立ち上がり電圧傾きが設定される。立ち下がり電圧傾きを設定するためのタイミング設定も同様な動作である。
【０１８０】
次にシミュレーション結果について図１９〜図２６を用いて説明する。図１９、図２０は従来技術の抵抗によるゲート駆動のターンオン時のシミュレーション動作波形を示す図であり、従来の構成のシミュレーション波形である。
【０１８１】
図１９はターンオン時におけるゲート電圧Ｖｇｓおよびゲート電流ＩＧの波形を示しており、横軸は時間、左縦軸はゲート電圧Ｖｇｓ（Ｖ）、右縦軸はゲート電流ＩＧ（Ａ）である。
【０１８２】
期間Ｔ１は、ゲート電圧Ｖｇｓのボトムレベルから立ち上がり途中のミラー領域に達するまでの期間である。期間Ｔ２は、ゲート電圧Ｖｇｓの立ち上がり途中のミラー領域を含む期間である。期間Ｔ３は、ゲート電圧Ｖｇｓが立ち上がり途中のミラー領域から出てピークレベルに達するまでの期間である。
【０１８３】
図２０はターンオン時におけるドレイン電圧Ｖｄｓおよびドレイン電流ＩＤの波形を示しており、横軸は時間、左縦軸はドレイン電圧Ｖｄｓ（Ｖ）、右縦軸はドレイン電流ＩＤ（Ａ）である。ドレイン電圧Ｖｄｓの立ち下がり時に、ドレイン電流ＩＤに対してピークが２３．１Ａのサージ電流が発生している。
【０１８４】
図２１、図２２は従来技術の抵抗によるゲート駆動のターンオフ時のシミュレーション動作波形を示す図であり、従来の構成のシミュレーション波形である。図２１はターンオフ時におけるゲート電圧Ｖｇｓおよびゲート電流ＩＧの波形を示しており、横軸は時間、左縦軸はゲート電圧Ｖｇｓ（Ｖ）、右縦軸はゲート電流ＩＧ（Ａ）である。
【０１８５】
期間Ｔ４は、ゲート電圧Ｖｇｓのピークレベルから立ち下がり途中のミラー領域に達するまでの期間である。期間Ｔ５は、ゲート電圧Ｖｇｓの立ち下がり途中のミラー領域を含む期間である。期間Ｔ６は、ゲート電圧Ｖｇｓが立ち下がり途中のミラー領域から出てボトムレベルに達するまでの期間である。
【０１８６】
図２２はターンオフ時におけるドレイン電圧Ｖｄｓおよびドレイン電流ＩＤの波形を示しており、横軸は時間、左縦軸はドレイン電流ＩＤ（Ａ）、右縦軸はドレイン電圧Ｖｄｓ（Ｖ）である。ドレイン電流ＩＤの低下時に、ドレイン電圧Ｖｄｓに対してピークが７６０Ｖのサージ電圧が発生している。
【０１８７】
図２３、図２４はゲート電流切換のパターン＃１によるターンオン時のシミュレーション動作波形を示す図であり、本発明の電力変換回路１−１の構成のシミュレーション波形である。図２３はターンオン時におけるゲート電圧Ｖｇｓおよびゲート電流ＩＧの波形を示しており、横軸は時間、左縦軸はゲート電圧Ｖｇｓ（Ｖ）、右縦軸はゲート電流ＩＧ（Ａ）である。
【０１８８】
期間ｔ１は、図１９の期間Ｔ１に対応し、期間ｔ１でスイッチｓｗ１をオンして、ゲート電流Ｉｇｏｎ１を流している。また、期間ｔ２は、図１９の期間Ｔ２に対応し、期間ｔ２でスイッチｓｗ２をオンして、ゲート電流Ｉｇｏｎ２を流している。さらに、期間ｔ３は、図１９の期間Ｔ３に対応し、期間ｔ３でスイッチｓｗ３をオンして、ゲート電流Ｉｇｏｎ３を流している。
【０１８９】
図２４はターンオン時におけるドレイン電圧Ｖｄｓおよびドレイン電流ＩＤの波形を示しており、横軸は時間、左縦軸はドレイン電圧Ｖｄｓ（Ｖ）、右縦軸はドレイン電流ＩＤ（Ａ）である。ドレイン電圧Ｖｄｓの立ち下がり時に、ドレイン電流ＩＤに対してピークが２１．２Ａのサージ電流が発生している。
【０１９０】
図２５、図２６はゲート電流切換のパターン＃１によるターンオフ時のシミュレーション動作波形を示す図であり、本発明の電力変換回路１−１の構成のシミュレーション波形である。図２５はターンオフ時におけるゲート電圧Ｖｇｓおよびゲート電流ＩＧの波形を示しており、横軸は時間、左縦軸はゲート電圧Ｖｇｓ（Ｖ）、右縦軸はゲート電流ＩＧ（Ａ）である。
【０１９１】
期間ｔ４は、図２１の期間Ｔ４に対応し、期間ｔ４でスイッチｓｗ４をオンして、ゲート電流Ｉｇｏｆｆ１を流している。また、期間ｔ５は、図２１の期間Ｔ５に対応し、期間ｔ５でスイッチｓｗ５をオンして、ゲート電流Ｉｇｏｆｆ２を流している。さらに、期間ｔ６は、図２１の期間Ｔ６に対応し、期間ｔ６でスイッチｓｗ６をオンして、ゲート電流Ｉｇｏｆｆ３を流している。
【０１９２】
図２６はターンオフ時におけるドレイン電圧Ｖｄｓおよびドレイン電流ＩＤの波形を示しており、横軸は時間、左縦軸はドレイン電流ＩＤ（Ａ）、右縦軸はドレイン電圧Ｖｄｓ（Ｖ）である。ドレイン電流ＩＤの低下時に、ドレイン電圧Ｖｄｓに対してピークが７２１Ｖのサージ電圧が発生している。
【０１９３】
ここで、図２０と図２４とを比べると、従来の抵抗によるゲート駆動よりも本発明の電流源のスイッチ切換えによるゲート駆動の方が、サージ電流は１．９Ａ小さくなっており、サージ電流が抑制されていることがわかる。
【０１９４】
また、図２２と図２６とを比べると、従来の抵抗によるゲート駆動よりも本発明の電流源のスイッチ切換えによるゲート駆動の方が、サージ電圧は３９Ｖ小さくなっており、サージ電圧が抑制されていることがわかる。
【０１９５】
以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。
【符号の説明】
【０１９６】
１  電力変換回路
２０  ゲート駆動装置
１ａ  スイッチング素子
Ｉ１−１〜Ｉ１−ｎ  ターンオン用電流源
Ｉ２−１〜Ｉ２−ｎ  ターンオフ用電流源
ｓｗ１−１〜ｓｗ１−ｎ  ターンオン用スイッチ
ｓｗ２−１〜ｓｗ２−ｎ  ターンオフ用スイッチ
ＶＦＢ１（＋）〜ＶＦＢｎ（＋）  正極直流電源
ＶＲＢ１（−）〜ＶＲＢｎ（−）  負極直流電源
Ｖｇｓ  ゲート電圧
【図１】
2018038174.tif 000003
【図２】
2018038174.tif 000004
【図３】
2018038174.tif 000005
【図４】
2018038174.tif 000006
【図５】
2018038174.tif 000007
【図６】
2018038174.tif 000008
【図７】
2018038174.tif 000009
【図８】
2018038174.tif 000010
【図９】
2018038174.tif 000011
【図１０】
2018038174.tif 000012
【図１１】
2018038174.tif 000013
【図１２】
2018038174.tif 000014
【図１３】
2018038174.tif 000015
【図１４】
2018038174.tif 000016
【図１５】
2018038174.tif 000017
【図１６】
2018038174.tif 000018
【図１７】
2018038174.tif 000019
【図１８】
2018038174.tif 000020
【図１９】
2018038174.tif 000021
【図２０】
2018038174.tif 000022
【図２１】
2018038174.tif 000023
【図２２】
2018038174.tif 000024
【図２３】
2018038174.tif 000025
【図２４】
2018038174.tif 000026
【図２５】
2018038174.tif 000027
【図２６】
2018038174.tif 000028