(57)【要約】      （修正有）【課題】高温高湿バイアス環境での信頼性が高められた炭化珪素半導体装置を提供する。【解決手段】炭化珪素半導体装置２０１は、活性領域１００Ａに位置する複数のユニットセル１００ｕと、活性領域１００Ａを囲む終端領域１００Ｅに位置する終端構造１００ｅとを備える。各ユニットセル１００ｕは、トランジスタ構造を備える。終端構造１００ｅは、活性領域１００Ａを囲む第２導電型の第２ボディ領域１１５と第２ボディ領域を囲む少なくとも１つの第２導電型のリング１２０と、少なくとも１つの外周上部ソース電極１１２Ｈと、上部ゲート電極１１４とを含む。さらに、窒化珪素からなり、パッド領域を除いて、上部ソース電極１１２Ｈおよび上部ゲート電極１１４と、少なくとも外周上部ソース電極１１２Ｈの内側面を覆う第１保護膜１２５と、有機材料からなり、第１保護膜と、少なくとも複数のリング１２０の上方とを覆う第２保護膜１２６が設けられている。【選択図】図２Ａ
2018093177.tif 000002
【特許請求の範囲】
【請求項１】
活性領域および前記活性領域を囲む終端領域を含む第１導電型の炭化珪素基板と、前記活性領域に位置する複数のユニットセルと、前記終端領域に位置する終端構造とを備えた炭化珪素半導体装置であって、
各ユニットセルは、少なくとも
前記炭化珪素基板と、
前記炭化珪素基板上の第１炭化珪素半導体層と、
前記第１炭化珪素半導体層の表面に選択的に形成された第２導電型の第１ボディ領域と、
前記第１ボディ領域内に選択的に形成されたソース領域と、
前記第１炭化珪素半導体層の上方に位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置するゲート電極と、
前記第１ボディ領域と接する第１コンタクト領域と、
前記第１コンタクト領域および前記ソース領域と電気的に接続された内周上部ソース電極と、
を含み、
前記終端構造は、
前記炭化珪素基板と、
前記炭化珪素基板上に位置する前記第１炭化珪素半導体層と、
前記第１炭化珪素半導体層の表面に選択的に形成され、前記活性領域を囲む環形状を有する第２導電型の第２ボディ領域と、
前記第１炭化珪素半導体層の前記表面に位置し、前記第２ボディ領域を囲む少なくとも１つの第２導電型のリングと、
前記第２ボディ領域の表面に選択的に形成された第２導電型の第２コンタクト領域と、
前記第２コンタクト領域の上方に位置する層間絶縁膜と、
前記層間絶縁膜の上方に位置し、前記層間絶縁膜を貫通して前記第２コンタクト領域に電気的に接続され、前記活性領域を囲む１つまたは複数の外周上部ソース電極と、
前記ゲート電極に電気的に接続され、前記活性領域の前記内周上部ソース電極と前記外周上部ソース電極との間に位置する上部ゲート電極と、
を含み、
窒化珪素からなり、前記活性領域および前記終端領域において、パッド領域を除いて、前記内周上部ソース電極および前記上部ゲート電極と、前記１つまたは複数の外周上部ソース電極のうち、最も内側に位置する外周上部ソース電極の内側面を覆う第１保護膜と、
有機材料からなり、前記活性領域および前記終端領域において、前記第１保護膜と、少なくとも前記リングの一部の上方とを覆う第２保護膜と、
をさらに備える炭化珪素半導体装置。
【請求項２】
前記１つまたは複数の外周上部ソース電極と前記内周上部ソース電極とは電気的に接続されている、請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記第１保護膜の外側面は、前記１つまたは複数の外周上部ソース電極のうち、もっとも外側に位置する外周上部ソース電極と、前記少なくとも１つのリングとの間に位置している、請求項１または２に記載の炭化珪素半導体装置。
【請求項４】
前記第１保護膜の外側面は、前記１つまたは複数の外周上部ソース電極のうち、もっとも外側に位置する外周上部ソース電極上に位置しており、
前記１つまたは複数の外周上部ソース電極のうち、もっとも外側に位置する外周上部ソース電極の外側面は、前記第２保護膜と接している請求項１から３のいずれかに記載の炭化珪素半導体装置。
【請求項５】
前記終端構造は、２以上の複数の前記リングを備え、
前記第１保護膜は、前記複数のリングのうち、少なくとも最も内側に位置するリングの上方を覆ってかつ、前記複数のリングのうち、少なくとも最も外側に位置するリングの上方を覆っていない、請求項１または２に記載の炭化珪素半導体装置。
【請求項６】
前記終端構造は、３以上の複数の前記リングを備え、
前記第１保護膜は、前記複数のリングのうち、最も内側に位置するリングを含む２以上のリングの上方を覆っており、かつ、前記複数のリングのうち、少なくとも最も外側に位置するリングの上方を覆っていない、請求項１または２に記載の炭化珪素半導体装置。
【請求項７】
前記複数のリングの伸びる方向に垂直な断面において、最も内側のリングの内側面と最も外側のリング外側面の間隔Ｗは、６０μｍ以上１２０μｍ以下であり、
前記断面において、前記第１保護膜の外側面と前記最も内側に位置するリングの外側面との距離は、１８μｍ以上５０μｍ以下である、請求項６に記載の炭化珪素半導体装置。
【請求項８】
前記炭化珪素基板はスクライブライン領域を有し、前記第２保護膜は前記スクライブライン領域を覆っていない、請求項１から７のいずれかに記載の炭化珪素半導体装置。
【請求項９】
前記終端構造は、前記第２コンタクト領域の内周側の表面に位置し、かつ電気的に接触している第１ベース電極と、前記第２ボディ領域の外周側の表面に位置し、かつ電気的に接触している少なくとも１つの第２ベース電極とを備え、
前記第１ベース電極は、前記内周上部ソース電極と電気的に接続され、前記第２ベース電極は、前記外周上部ソース電極と電気的に接続されている請求項１から８のいずれかに記載の炭化珪素半導体装置。
【請求項１０】
前記第２ベース電極は、前記第２コンタクト領域の表面において、前記活性領域を囲んでいる請求項９に記載の炭化珪素半導体装置。
【請求項１１】
前記第１炭化珪素半導体層の表面において、前記リングの外側に位置し、かつ、前記リングを囲むように選択的に形成された第３コンタクト領域と、
前記第３コンタクト領域と電気的に接触している第３ベース電極と、
前記第３ベース電極に接続され、前記リングのうち最も外側のリングを囲むシール電極と、
をさらに備える請求項１から１０のいずれかに記載の炭化珪素半導体装置。
【請求項１２】
前記第２保護膜は、前記シール電極を覆っている請求項１１に記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、炭化珪素半導体装置に関する。
【背景技術】
【０００２】
パワー半導体デバイスは、高耐圧で大電流を流す用途に用いられる半導体素子であり、低損失であることが望まれている。従来は、シリコン（Ｓｉ）基板を用いたパワー半導体デバイスが主流であったが、近年、炭化珪素（ＳｉＣ）基板を用いたパワー半導体デバイスが注目され、開発が進められている。
【０００３】
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて材料自体の絶縁破壊電圧が一桁高いので、ｐｎ接合部またはショットキー接合部における空乏層を薄くしても耐圧を維持することができるという特徴を有している。このため、炭化珪素を用いると、デバイスの厚さを小さくすることができ、また、ドーピング濃度を高めることができるので、炭化珪素は、オン抵抗が低く、高耐圧で低損失のパワー半導体デバイスを形成するための材料として期待されている。
【０００４】
近年、ハイブリッド車、電気自動車、燃料電池自動車など、モータを駆動源とする車両が開発されている。上述した特徴は、これらの車両のモータを駆動するインバータ回路のスイッチング素子に有利であるため、車載用の炭化珪素パワー半導体デバイスが開発されている。
【０００５】
車載用の電子部品は、車両が屋外のさまざまな環境下で使用され得るという観点から、他の民生用の電子部品と比べて、過酷な環境条件に対する耐久性が求められる。例えば、電子部品の耐久性は、高温高湿バイアス試験（以下、ＴＨＢ試験という）によって評価される。特許文献１、２は、高温高湿バイアス環境に対して信頼性を有する半導体装置を開示している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１５−２２０３３４号公報
【特許文献２】特開２０１４−１３８０９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述の従来技術の半導体装置においては、さらなる信頼性の向上が求められていた。本開示の一態様は、より信頼性が高められた炭化珪素半導体装置を提供する。
【課題を解決するための手段】
【０００８】
本開示の炭化珪素半導体装置は、活性領域および前記活性領域を囲む終端領域を含む第１導電型の炭化珪素基板と、前記活性領域に位置する複数のユニットセルと、前記終端領域に位置する終端構造とを備えた炭化珪素半導体装置であって、各ユニットセルは、少なくとも前記炭化珪素基板と、前記炭化珪素基板上の第１炭化珪素半導体層と、前記第１炭化珪素半導体層の表面に選択的に形成された第２導電型の第１ボディ領域と、前記第１ボディ領域内に選択的に形成されたソース領域と、前記第１炭化珪素半導体層の上方に位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置するゲート電極と、前記第１ボディ領域と接する第１コンタクト領域と、前記第１コンタクト領域および前記ソース領域と電気的に接続された内周上部ソース電極とを含み、前記終端構造は、前記炭化珪素基板と、前記炭化珪素基板上に位置する前記第１炭化珪素半導体層と、前記第１炭化珪素半導体層の表面に選択的に形成され、前記活性領域を囲む環形状を有する第２導電型の第２ボディ領域と、前記第１炭化珪素半導体層の前記表面に位置し、前記第２ボディ領域を囲む少なくとも１つの第２導電型のリングと、前記第２ボディ領域の表面に選択的に形成された第２導電型の第２コンタクト領域と、前記第２コンタクト領域の上方に位置する層間絶縁膜と、前記層間絶縁膜の上方に位置し、前記層間絶縁膜を貫通して前記第２コンタクト領域に電気的に接続され、前記活性領域を囲む少なくとも１つの外周上部ソース電極と、前記ゲート電極に電気的に接続され、前記活性領域の前記内周上部ソース電極と前記外周上部ソース電極との間に位置する上部ゲート電極とを含み、窒化珪素からなり、前記活性領域および前記終端領域において、パッド領域を除いて、前記内周上部ソース電極および前記上部ゲート電極と、少なくとも前記外周上部ソース電極の内側面を覆う第１保護膜と、有機材料からなり、前記活性領域および前記終端領域において、前記第１保護膜と、少なくとも前記リングの上方とを覆う第２保護膜とをさらに備える。
【発明の効果】
【０００９】
本開示の炭化珪素半導体装置によれば、高温高湿バイアス環境における信頼性をより向上させることが可能となる。
【図面の簡単な説明】
【００１０】
【図１Ａ】図１Ａは炭化珪素半導体装置の第１の実施形態を示す平面図である。
【図１Ｂ】図１Ｂは図１Ａに示す炭化珪素半導体装置における活性領域および終端領域を示す平面図である。
【図１Ｃ】図１Ｃは図１Ａに示す炭化珪素半導体装置の上部ソース電極および上部ゲート電極の平面図である。
【図１Ｄ】図１Ｄは図１Ａに示す炭化珪素半導体装置の第１保護膜および第２保護膜の平面図である。
【図２Ａ】図２Ａは図１ＡのＡ−Ａ’線における、炭化珪素半導体装置の断面図である。
【図２Ｂ】図２Ｂは図１ＡのＢ−Ｂ’線における、炭化珪素半導体装置の断面図である。
【図２Ｃ】図２Ｃは、第１炭化珪素半導体層の表面のうち、図１Ａに示すＡ−Ａ’線およびＢ−Ｂ’線近傍を示す平面図である。
【図２Ｄ】図２Ｄは、第２炭化珪素半導体層に形成されるゲート電極のうち、図１Ａに示すＡ−Ａ’線およびＢ−Ｂ’線近傍を示す平面図である。
【図３】図３はＦＬＲ領域上の第２炭化珪素半導体層の有無によるオフリーク特性の相違を示す図である。
【図４Ａ】図４Ａは、炭化珪素半導体装置がオンからオフとなる場合における、第１および第２ボディ領域を流れる充電電流の経路を示している。
【図４Ｂ】図４Ｂは、第１の実施形態の炭化珪素半導体装置がオンからオフとなる場合における、第１および第２ボディ領域を流れる充電電流の経路を示している。
【図５Ａ】図５Ａは炭化珪素半導体装置の第２の実施形態の、図１ＡのＡ−Ａ’線に対応する断面図である。
【図５Ｂ】図５Ｂは炭化珪素半導体装置の第２の実施形態の、図１ＡのＢ−Ｂ’線に対応する断面図である。
【図６Ａ】図６Ａは炭化珪素半導体装置の第３の実施形態の、図１ＡのＡ−Ａ’線に対応する断面図である。
【図６Ｂ】図６Ｂは炭化珪素半導体装置の第３の実施形態の、図１ＡのＢ−Ｂ’線に対応する断面図である。
【図７Ａ】図７Ａは炭化珪素半導体装置の第４の実施形態の、図１ＡのＡ−Ａ’線に対応する断面図である。
【図７Ｂ】図７Ｂは炭化珪素半導体装置の第４の実施形態の、図１ＡのＡ−Ａ’線に対応する断面図である。
【図８Ａ】図８Ａは、試料１の炭化珪素半導体装置を用いてＴＨＢ試験を行った結果を示す図である。
【図８Ｂ】図８Ｂは、試料２の炭化珪素半導体装置を用いてＴＨＢ試験を行った結果を示す図である。
【図８Ｃ】図８Ｃは、試料３の炭化珪素半導体装置を用いてＴＨＢ試験を行った結果を示す図である。
【図８Ｄ】図８Ｄは、試料４の炭化珪素半導体装置を用いてＴＨＢ試験を行った結果を示す図である。
【図９Ａ】図９Ａは、試料５の炭化珪素半導体装置を用いてＴＨＢ試験を行った結果を示す図である。
【図９Ｂ】図９Ｂは、試料６の炭化珪素半導体装置を用いてＴＨＢ試験を行った結果を示す図である。
【図１０Ａ】図１０Ａは、ＴＨＢ試験後の試料５の炭化珪素半導体装置を観察した結果を示す図である。
【図１０Ｂ】図１０Ｂは、ＴＨＢ試験後の試料５の炭化珪素半導体装置を観察した結果を示す図である。
【図１１Ａ】図１１Ａは、ＴＨＢ試験後の試料６の炭化珪素半導体装置を観察した結果を示す図である。
【図１１Ｂ】図１１Ｂは、ＴＨＢ試験後の試料６の炭化珪素半導体装置を観察した結果を示す図である。
【図１２Ａ】図１２Ａは、試料１の炭化珪素半導体装置を用いてＨＴＲＢ試験を行った結果を示す図である。
【図１２Ｂ】図１２Ｂは、試料２の炭化珪素半導体装置を用いてＨＴＲＢ試験を行った結果を示す図である。
【図１２Ｃ】図１２Ｃは、試料３の炭化珪素半導体装置を用いてＨＴＲＢ試験を行った結果を示す図である。
【図１２Ｄ】図１２Ｄは、試料４の炭化珪素半導体装置を用いてＨＴＲＢ試験を行った結果を示す図である。
【図１３】図１３は、試料５の炭化珪素半導体装置を用いてＨＴＲＢ試験を行った結果を示す図である。
【発明を実施するための形態】
【００１１】
本願発明者は、従来技術による半導体装置にＴＨＢ試験を行い、信頼性を評価した。特許文献１に開示された半導体装置は、チップ全体を覆う有機絶縁体からなる保護膜を備えている。また、特許文献２に開示された半導体装置は、無機保護膜および有機絶縁膜からなる２層構造の保護膜を備えている。これらの半導体装置を作製し、８５℃、８５％の相対湿度で、１２００Ｖのバイアス電圧を印加し保管試験を行ったところ、閾値電圧の低下あるいはドレインーソース間のリークが発生することが確認された。閾値電圧の低下は、保護膜から水分あるいは可動イオンが侵入し、閾値電圧の変動を生じさせると考えられる。また、ドレインーソース間のリークは特にチップの終端領域において、窒化珪素膜が浮き上がったり、窒化珪素膜に亀裂が生じ、保護膜から半導体装置内へ水分等が侵入し、リーク電流が流れることによるものと考えられる。
【００１２】
このような知見に基づき本願発明者は新規な保護構造を備えた炭化珪素半導体装置を想到した。本開示の炭化珪素半導体装置の概略は以下の通りである。
【００１３】
本開示の炭化珪素半導体装置は、活性領域および前記活性領域を囲む終端領域を含む第１導電型の炭化珪素基板と、前記活性領域に位置する複数のユニットセルと、前記終端領域に位置する終端構造とを備えた炭化珪素半導体装置であって、各ユニットセルは、少なくとも前記炭化珪素基板と、前記炭化珪素基板上の第１炭化珪素半導体層と、前記第１炭化珪素半導体層の表面に選択的に形成された第２導電型の第１ボディ領域と、前記第１ボディ領域内に選択的に形成されたソース領域と、前記第１炭化珪素半導体層の上方に位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置するゲート電極と、前記第１ボディ領域と接する第１コンタクト領域と、前記第１コンタクト領域および前記ソース領域と電気的に接続された内周上部ソース電極とを含み、前記終端構造は、前記炭化珪素基板と、前記炭化珪素基板上に位置する前記第１炭化珪素半導体層と、前記第１炭化珪素半導体層の表面に選択的に形成され、前記活性領域を囲む環形状を有する第２導電型の第２ボディ領域と、前記第１炭化珪素半導体層の前記表面に位置し、前記第２ボディ領域を囲む少なくとも１つの第２導電型のリングと、前記第２ボディ領域の表面に選択的に形成された第２導電型の第２コンタクト領域と、前記第２コンタクト領域の上方に位置する層間絶縁膜と、前記層間絶縁膜の上方に位置し、前記層間絶縁膜を貫通して前記第２コンタクト領域に電気的に接続され、前記活性領域を囲む１つまたは複数の外周上部ソース電極と、前記ゲート電極に電気的に接続され、前記活性領域の前記内周上部ソース電極と前記外周上部ソース電極との間に位置する上部ゲート電極とを含み、窒化珪素からなり、前記活性領域および前記終端領域において、パッド領域を除いた、前記内周上部ソース電極および前記上部ゲート電極と、前記１つまたは複数の外周上部ソース電極のうち、最も内側に位置する外周上部ソース電極の内側面を覆う第１保護膜と、有機材料からなり、前記活性領域および前記終端領域において、前記第１保護膜と、少なくとも前記リングの一部の上方とを覆う第２保護膜とをさらに備える。
【００１４】
前記１つまたは複数の外周上部ソース電極と前記内周上部ソース電極とは電気的に接続されていてもよい。
【００１５】
前記第１保護膜の外側面は、前記１つまたは複数の外周上部ソース電極のうち、もっとも外側に位置する外周上部ソース電極と、前記少なくとも１つのリングとの間に位置していてもよい。
【００１６】
前記第１保護膜の外側面は、前記１つまたは複数の外周上部ソース電極のうち、もっとも外側に位置する外周上部ソース電極上に位置しており、前記１つまたは複数の外周上部ソース電極のうち、もっとも外側に位置する外周上部ソース電極の外側面は、前記第２保護膜と接していてもよい。
【００１７】
前記終端構造は、２以上の複数の前記リングを備え、前記第１保護膜は、前記複数のリングのうち、少なくとも最も内側に位置するリングの上方を覆ってかつ、前記複数のリングのうち、少なくとも最も外側に位置するリングの上方を覆っていなくてもよい。
【００１８】
前記終端構造は、３以上の複数の前記リングを備え、前記第１保護膜は、前記複数のリングのうち、最も内側に位置するリングを含む２以上のリングの上方を覆っており、かつ、前記複数のリングのうち、少なくとも最も外側に位置するリングの上方を覆っていなくてもよい。
【００１９】
前記複数のリングの伸びる方向に垂直な断面において、前記複数のリングの伸びる方向に垂直な断面において、最も内側のリングの内側面と最も外側のリング外側面の間隔Ｗは、６０μｍ以上１２０μｍ以下であり、前記断面において、前記第１保護膜の外側面と前記最も内側に位置するリングの外側面との距離は、１８μｍ以上５０μｍ以下であってもよい。
【００２０】
前記炭化珪素基板はスクライブライン領域を有し、前記第２保護膜は前記スクライブライン領域を覆っていなくてもよい。
【００２１】
前記終端構造は、前記第２コンタクト領域の内周側の表面に位置し、かつ電気的に接触している第１ベース電極と、前記第２コンタクト領域の外周側の表面に位置し、かつ電気的に接触している少なくとも１つの第２ベース電極とを備え、前記第１ベース電極は、前記内周上部ソース電極と電気的に接続され、前記第２ベース電極は、前記外周上部ソース電極と電気的に接続されていてもよい。
【００２２】
前記第２ベース電極は、前記第２コンタクト領域の表面において、前記活性領域を囲んでいてもよい。
【００２３】
前記終端構造は、島形状を有する複数の第１ベース電極を備えていてもよい。
【００２４】
前記第１炭化珪素半導体層の表面において、前記リングの外側に位置し、かつ、前記リングを囲むように選択的に形成された第３コンタクト領域と、前記第３コンタクト領域と電気的に接触している第３ベース電極と、前記第３ベース電極に接続され、前記リングのうち最も外側のリングを囲むシール電極とをさらに備えていてもよい。
【００２５】
前記第２保護膜は、前記シール電極を覆っていてもよい。
【００２６】
（第１の実施形態）
以下、図面を参照しながら、本開示の炭化珪素半導体装置の実施形態を説明する。
【００２７】
図１Ａは、本実施形態の炭化珪素半導体装置２０１の平面図であり、図２Ａおよび図２Ｂは、それぞれ図１Ａに示すＡ−Ａ’線およびＢ−Ｂ’線における炭化珪素半導体装置２０１の断面図である。図２Ｃは、後述する第１炭化珪素半導体層１０２の表面のうち、図１Ａに示すＡ−Ａ’線およびＢ−Ｂ’線近傍を示す平面図である。
【００２８】
炭化珪素半導体装置２０１は、第１導電型の炭化珪素基板１０１と、炭化珪素基板１０１の主面に位置する第１炭化珪素半導体層（ドリフト層）１０２とを備える。炭化珪素基板１０１の裏面にはドレイン電極１１０およびドレイン電極１１０上に配置された配線電極１１３が位置している。本実施形態では、第１導電型はｎ型であり、第２導電型はｐ型である。しかし、第１導電型がｐ型であり、第２導電型はｎ型であってもよい。
【００２９】
炭化珪素基板１０１は、活性領域１００Ａと、終端領域１００Ｅとを含む。図１Ｂは、炭化珪素基板１０１の主面に垂直な方向から見たこれらの領域の配置を模式的に示している。図１Ｂに示すように、終端領域１００Ｅが活性領域１００Ａを囲んでいる。炭化珪素基板１０１は、終端領域１００Ｅを囲むように外側に位置するスクライブライン領域１００Ｓをさらに含んでいる。スクライブライン領域とはウエハをダイシングしてチップに分割するときの切りしろであり、ここには金属を配置しない。
【００３０】
炭化珪素半導体装置２０１は、活性領域１００Ａに位置する複数のユニットセル１００ｕを含む。複数のユニットセル１００ｕのそれぞれは、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）として機能し、互いに並列に接続されている。つまり、ユニットセル１００ｕにおいて、トランジスタが構成されており、炭化珪素半導体装置２０１は複数のトランジスタを含む。炭化珪素基板１０１の主面に垂直な方向からみて、複数のユニットセル１００ｕは、２次元に配列されている。
【００３１】
各ユニットセル１００ｕは、第１導電型の炭化珪素基板１０１と、炭化珪素基板１０１上に位置する第１導電型の第１炭化珪素半導体層１０２と、第１炭化珪素半導体層１０２の表面に選択的に形成された第２導電型の第１ボディ領域１０３と、第１ボディ領域１０３の表面に選択的に形成されたソース領域１０４と、第１炭化珪素半導体層１０２の上方に位置するゲート絶縁膜１０７と、ゲート絶縁膜１０７上に位置するゲート電極１０８とを備えている。本実施形態では、第１炭化珪素半導体層１０２とゲート絶縁膜１０７との間にチャネル層として第２炭化珪素半導体層１０６が設けられている。
【００３２】
第１炭化珪素半導体層１０２において、ソース領域１０４は、高濃度で第１導電型の不純物を含む（ｎ+型）。第１ボディ領域１０３への電気的接続のため、第１ボディ領域１０３よりも高い濃度で第２導電型の不純物を含む第２導電型の第１コンタクト領域１０５がソース領域１０４内であって、ソース領域１０４の下方で第１ボディ領域１０３と接する位置に設けられている。また、第１炭化珪素半導体層１０２の表面には、ソース領域１０４および第１コンタクト領域１０５とオーミック接合によって電気的に接続されたソース電極１０９が設けられている。従って、第１ボディ領域１０３は、第１コンタクト領域１０５を介してソース電極１０９と電気的に接続される。
【００３３】
第１ボディ領域１０３、ソース領域１０４および第１コンタクト領域１０５は、例えば、第１炭化珪素半導体層１０２に対して不純物を注入する工程と、第１炭化珪素半導体層１０２に注入された不純物を活性化させる高温熱処理（活性化アニール）工程とによって形成される。ソース電極１０９は、例えば、第１炭化珪素半導体層１０２におけるソース領域１０４および第１コンタクト領域１０５の上に例えば導電材料（Ｎｉ）層を形成した後、高温で熱処理することによって形成できる。
【００３４】
ソース領域１０４と第１炭化珪素半導体層１０２とは、第２炭化珪素半導体層１０６を介して接続されている。第２炭化珪素半導体層１０６は、例えば、エピタキシャル成長によって第１炭化珪素半導体層１０２の上に形成された４Ｈ−ＳｉＣ層であり、第１導電型の不純物がドープされている。第２炭化珪素半導体層１０６の厚さは例えば７５ｎｍ以下であり、かつ、ドーピング濃度は１×１０18ｃｍ-3以上であってもよい。
【００３５】
第２炭化珪素半導体層１０６は、上述したドーピング濃度の第１導電型の不純物層と不純物層上に設けられたアンドープ層とを含む２層構造を備えていてもよい。第２炭化珪素半導体層１０６の厚さは、炭化珪素半導体装置２０１の製造工程中における犠牲酸化やゲート酸化の形成によって減少する場合がある。第２炭化珪素半導体層１０６の厚さの減少量がばらつくと、炭化珪素半導体装置２０１における順方向の閾値電圧、逆方向の立ち上がり電圧等の電気特性にばらつきが生じる。第２炭化珪素半導体層１０６がアンドープ層を備えていれば、犠牲酸化やゲート酸化の形成によって主としてアンドープ層の厚みが減っても、第１導電型の不純物を含む不純物層はそのまま残るため、電気的特性に変動が生じにくくなる。
【００３６】
また、第２炭化珪素半導体層１０６は上述した２層構造に加え、第１炭化珪素半導体層１０２側に位置する第１導電型の低濃度不純物層を含む３層構造を備えていてもよい。例えば、第１導電型の低濃度不純物層のドーピング濃度は、１×１０17ｃｍ-3以下である。このような構造を採用することによって、第２炭化珪素半導体層１０６のエピタキシャル成長の初期において、成長レートが不安定であることによる不純物濃度のばらつきを低減することができる。
【００３７】
第２炭化珪素半導体層１０６は後述する終端領域のＦＬＲ領域１００Ｆ上には設けられていないことが好ましい。例えば、第２炭化珪素半導体層１０６を第１炭化珪素半導体層１０２上に形成した後、ＦＬＲ領域１００Ｆにおいて、第２炭化珪素半導体層１０６を除去することが好ましい。第２炭化珪素半導体層は第１導電型を有するため、第２導電型を有するリング１２０と接する領域は空乏化して正の空間電荷を生じる。この正の空間電荷によって、ＦＬＲ領域のリングから第１炭化珪素半導体層へ空乏層がのびにくくなり、耐圧が低下するからである。図３はＦＬＲ領域１００Ｆ上の第２炭化珪素半導体層の有無によるオフ状態のＩｄ−Ｖｄ特性の違いを示す。ＦＬＲ領域１００Ｆ上の第２炭化珪素半導体層を除去した方がリーク電流の大きさは変わらないが、耐圧が高いことが判る。第２炭化珪素半導体層の除去は例えばドライエッチングによって実施できる。
【００３８】
ソース領域１０４および第１コンタクト領域１０５は、それぞれ、ソース電極１０９とオーミック接触を形成している。ゲート電圧を印加することにより、第１ボディ領域１０３の表面近傍にチャネルとなる反転層を形成させてトランジスタを動作させることができる。
【００３９】
ゲート絶縁膜１０７は、例えば、第２炭化珪素半導体層１０６の表面を熱酸化することによって形成された熱酸化膜（ＳｉＯ2膜）である。ゲート電極１０８は、例えば導電性
のポリシリコンを用いて形成されている。
【００４０】
層間絶縁膜１１１は、活性領域１００Ａおよび終端領域１００Ｅにおけるゲート電極１０８、終端領域１００Ｅにおけるゲート絶縁膜１０７等を覆って第１炭化珪素層１０２または第２炭化珪素層上に位置している。このため、ゲート電極１０８は、層間絶縁膜１１１によって覆われている。また、終端領域１００Ｅにおいては、層間絶縁膜は第２コンタクト領域１１６の上方に位置している。層間絶縁膜１１１には開口部１１１ｃが形成されており、各ユニットセルにおけるソース電極１０９は、この開口部１１１ｃを介して、上部ソース電極（例えばＡｌ電極）１１２に並列に接続されている。後述するように、上部ソース電極１１２のうち、活性領域１００Ａおよび終端領域１００Ｅの一部に位置する部分を内周上部ソース電極１１２Ｆと呼ぶ。
【００４１】
炭化珪素半導体装置２０１は、終端領域１００Ｅにおいて、終端構造１００ｅを有する。炭化珪素半導体はＳｉに比べて１０倍以上高い絶縁破壊電界強度を有する。このため、炭化珪素半導体装置では、半導体装置の表面構造における電界集中による絶縁破壊を抑制することが重要であり、終端構造１００ｅは、半導体装置の表面での電界の集中を緩和させる。終端領域１００Ｅにはトランジスタとして動作するユニットセル１００ｕは設けられていない。
【００４２】
終端構造１００ｅは、終端領域１００Ｅにおいて、炭化珪素基板１０１と、炭化珪素基板１０１の主面に位置する第１炭化珪素半導体層１０２とを備える。また、終端構造１００ｅは、第１炭化珪素半導体層１０２の表面に選択的に形成され、活性領域１００Ａを囲む第２導電型の第２ボディ領域１１５と、第２ボディ領域１１５の表面に選択的に形成された第２導電型の第２コンタクト領域１１６とを含む。第１ボディ領域の第２導電型の不純物濃度は例えば１×１０１７ｃｍ−３から１×１０１９ｃｍ−３であり、第２ボディ領域の第２導電型不純物濃度は例えば１×１０１９ｃｍ−３〜１×１０２１ｃｍ−３である。第２コンタクト領域１１６も第２ボディ領域１１５と同様、活性領域１００Ａを囲んでいる。第２ボディ領域１１５は、深さ方向において、第１ボディ領域１０３と同じ不純物濃度プロファイルを有してもよい。同様に、第２コンタクト領域１１６は、深さ方向において、第１コンタクト領域１０５と、同じ不純物濃度プロファイルを有してもよい。つまり、第２ボディ領域１１５は第１ボディ領域１０３と同じ工程によって形成してもよく、第２コンタクト領域１１６は第１コンタクト領域１０５と同じ工程によって形成してもよい。
【００４３】
終端構造１００ｅは、第１ベース電極１１９ａおよび複数の第２ベース電極１１９ｂ、１１９ｃからなる複数のベース電極を備える。ベース電極１１９ａ、１１９ｂ、１１９ｃは、第２コンタクト領域１１６と接触するように第１炭化珪素半導体層１０２の表面に形成されている。第１ベース電極１１９ａは、終端領域１００Ｅの第２コンタクト領域１１６のうち、活性領域１００Ａに近接する内周側（図の左側）の領域に位置している。図２Ｃは炭化珪素半導体装置のうち図１ＡのＡ−Ａ’、Ｂ−Ｂ’部の近傍で、ゲート酸化膜よりも下層に位置する半導体層および電極を示す図面である。したがって、図２Ｃには層間絶縁膜、ゲート絶縁膜、上部電極、ゲート電極は含まれない。図２Ｃに示すように、第１炭化珪素半導体層１０２の表面において、第１ベース電極１１９ａは、島状に形成されており、例えば、活性領域１００Ａにおけるソース電極１０９と同様に配列されている。一方、第２ベース電極１１９ｂ、１１９ｃは、後述するゲート電極１０８の外周縁よりも外側であって、第２コンタクト領域１１６の外周側（図の右側）の領域に位置し、活性領域１００Ａを囲む。つまり、炭化珪素基板１０１の主面に垂直な方向からみて環形状を有している。本実施形態では、終端構造１００ｅは、環形状を有する２つの第２ベース電極１１９ｂ、１１９ｃを含む。活性領域１００Ａに対して外側に位置する第２ベース電極１１９ｃがより内側に位置する第２ベース電極１１９ｂを囲んでいる。環形状の第２ベース電極は１つであってもよいし、３以上であってもよい。ベース電極１１９ａ、１１９ｂ、１１９ｃは、例えば、第１炭化珪素半導体層１０２における第２コンタクト領域１１６の上に例えば導電材料（Ｎｉ）層を形成した後、高温で熱処理することによって形成でき、ソース電極１０９と同一の材質で形成することができる。
【００４４】
終端領域１００Ｅにおいて、第１炭化珪素半導体層１０２の上には第２炭化珪素半導体層１０６と、ゲート絶縁膜１０７とが位置している。また、終端領域１００Ｅにおいて、上部ゲート電極を設けるため、ゲート電極１０８もゲート絶縁膜１０７上に位置している。また、ゲート電極１０８を覆って層間絶縁膜１１１が位置している。これらの構成要素は、活性領域１００Ａにおける対応する構成要素と連続している。
【００４５】
図２Ｄは、図２Ｃの領域において、第２炭化珪素半導体層１０６上に形成されるゲート電極１０８と下層の半導体層およびソース電極、ベース電極との位置関係を示す図である。活性領域１００Ａにおいては、ゲート電極１０８は、ソース電極１０９およびベース電極１１９ａを除いてゲート絶縁膜１０７上に網目構造の形状で設けられている。隣接するユニットセル１００ｕ間のゲート電極は互いに接続されている。このため、図２Ａおよび図２Ｄに示すように、ソース電極１０９を横切るＡ−Ａ’線断面では、ゲート電極１０８はソース電極１０９の位置において分断されている。一方、図２Ｂおよび図２Ｄに示すように、ソース電極１０９を横切らないＢ−Ｂ’線断面では、ゲート電極１０８は活性領域１００Ａにおいて、連続している。
【００４６】
層間絶縁膜１１１には開口部１１１ｄが形成されており、ベース電極１１９ａ、１１９ｂ、１１９ｃは、この開口部１１１ｄを介して、上部ソース電極１１２に接続されている。後述するように、上部ソース電極１１２のうち、環形状の第２ベース電極１１９ｂ、１１９ｃに接続されている部分を外周上部ソース電極１１２Ｈと呼ぶ。外周上部ソース電極１１２Ｈは、第２ベース電極１１９ｂ、１１９ｃに対応した環形状を有している。一方、上部ソース電極１１２のうち、活性領域１００Ａに位置する部分、および、第１ベース電極１１９ａに接続されている部分１１２ａを内周上部ソース電極１１２Ｆと呼ぶ。図２では、第２ベース電極１１９ｂ、１１９ｃに対応する外周上部ソース電極１１２Ｈｂ、１１２Ｈｃが位置している。本実施形態では、外周上部ソース電極１１２Ｈｂ、１１２Ｈｃは接続されているが、分離していてもよい。つまり、終端構造は、１つまたは複数の外周上部ソース電極１１２Ｈを有する。外周上部ソース電極１１２Ｈが１つである場合、最も外側の外周上部ソース電極１１２Ｈとは、当該１つの外周上部ソース電極１１２Ｈを指す。
【００４７】
同様に、層間絶縁膜には開口部１１１ｇが形成されており、ゲート電極１０８は、開口部１１１ｇを介して、上部ゲート電極１１４に接続されている。上部ゲート電極１１４は例えばＡｌ電極であり、上部ソース電極１１２と同じ工程によって形成することができる。
【００４８】
終端構造１００ｅは、第１炭化珪素半導体層１０２の表面に位置し、第２ボディ領域１１５を囲むＦＬＲ領域１００Ｆにおいて、少なくとも１つの第２導電型のリング１２０を有する。第一炭化珪素半導体層は例えば不純物濃度１×１０１５〜１×１０１６ｃｍ−３のｎ型炭化珪素からなり、第２導電型のリングは１×１０１７〜１×１０１９ｃｍ−３のｐ型の炭化珪素からなる。第２導電型のリングは通常イオン注入によって第一炭化珪素半導体層の表面にイオン注入によって選択的に形成されるが、ユニットセルの第一ボディ領域、終端領域の第２ボディ領域と同一の不純物濃度であってよく、この場合、同一のイオン注入工程によって同時に形成されても良い。ｐ型のリング１２０は、炭化珪素基板１０１の表面に垂直な方向から見て、活性領域１００Ａの外側に位置する第２ボディ領域１１５を囲むリング形状を有する。本実施形態では、複数のリング１２０を備え、ＦＬＲ構造を構成している。具体的には、炭化珪素基板１０１の表面に垂直な方向から見て、複数のリング１２０のそれぞれは、活性領域１００Ａを囲むリング形状を有しており、複数のリング１２０全体が入れ子構造を有している。つまり、内側のリング１２０を、より外側に位置するリング１２０が囲んでいる。
【００４９】
また、炭化珪素基板１０１の表面に垂直な方向から見て、それぞれのリングは四隅が円弧状に丸まった四角形の形状を有している。リングの四隅が円弧状に丸まっていることにより、四隅に電界が集中することが防止される。例えば、リング１２０は、深さ方向において、活性領域１００Ａの第１ボディ領域１０３及び第２ボディ領域１１５と同一の不純物濃度プロファイルを有してもよい。
【００５０】
図１Ｃは、炭化珪素基板１０１の主面から見た上部ソース電極１１２および上部ゲート電極１１４の平面図である。点線ｄ１は内周上部ソース電極１１２Ｆと、外周上部ソース電極１１２Ｈとの境界の位置を示す。上部ソース電極１１２のうち、点線ｄ１で示す領域内に位置する部分が、内周上部ソース電極１１２Ｆであり、点線ｄ１で示す領域の外側に位置する部分が、外周上部ソース電極１１２Ｈである。内周上部ソース電極１１２Ｆと外周上部ソース電極１１２Ｈとはつながっており、互いに電気的に接続されている。図１Ｃに示すように、上部ゲート電極１１４の外側には、外周上部ソース電極１１２Ｈｂ、１１２Ｈｃが位置し、内周上部ソース電極１１２Ｆと、外周上部ソース電極１１２Ｈとの間に上部ゲート電極１１４が位置している。本実施の形態では外周上部ソース電極１１２Ｈｂと外周上部ソース電極１１２Ｈｃとは外周上部ソース電極１１２Ｈを構成している。
【００５１】
炭化珪素半導体装置２０１は、内部の構造を外部の環境から保護するため、第１保護膜１２５および第２保護膜１２６を備える。図１Ｄは、炭化珪素基板１０１の主面から見た第２保護膜１２６の平面図である。図１Ｄにおいて、第１保護膜１２５の輪郭を太い点線で示している。図１Ａ、図１Ｄ、図２Ａおよび図２Ｂに示すように、第１保護膜１２５は、活性領域１００Ａおよび終端領域１００Ｅにおいて、パッド領域１１２Ｐおよび１１４Ｐを除いて、内周上部ソース電極１１２Ｆの全体および上部ゲート電極１１４全体と、少なくとも外周上部ソース電極１１２Ｈの内側面１１２Ｈｉ全体を覆っている。外周上部ソース電極１１２Ｈが複数ある場合には、第１保護膜１２５は、内周上部ソース電極１１２Ｆの全体および上部ゲート電極１１４全体と、最も外側に位置する外周上部ソース電極１１２Ｈの内側面１１２Ｈｉ全体を覆っている。ここでパッド領域とは内周上部ソース電極や上部ゲート電極のうちパッケージの端子に接続するために、ワイヤーやリボンなどを接続する領域であり、保護膜を開口している領域である。本実施形態では、第１保護膜１２５は、外周上部ソース電極１１２Ｈの内側面１１２Ｈｉおよび外側面１１２Ｈｊを覆っている。つまり、第１保護膜１２５は、外周上部ソース電極１１２Ｈを覆っている。この場合、第１保護膜１２５は、少なくとも最も外側のリング１２０を覆っていないほうが好ましい。つまり、第１保護膜１２５の外側面１２５ｊは、第２ボディ領域１１５内であって、複数の外周上部ソース電極１１２Ｈのうち、最も外側に位置する外周上部ソース電極１１２Ｈとリング１２０との間に位置している。つまり、第１保護膜１２５は、本実施形態では、最も外側のリング１２０の上方を覆っていない。
【００５２】
第２保護膜１２６は、活性領域１００Ａおよび終端領域１００Ｅにおいて、第１保護膜１２５と、リング１２０の少なくとも一部の上方とを連続的に覆っている。好ましくは、第２保護膜１２６は、スクライブライン領域１００Ｓを除き、炭化珪素基板１０１の主面上を覆っている。第１保護膜１２５は、パッド領域１１２Ｐおよび１１４Ｐには位置していないため、第２保護膜１２６は、パッド領域１１２Ｐおよび１１４Ｐにおける第１保護膜１２５の内側面１２５ｉを覆って、パッド領域１１２Ｐおよび１１４Ｐを露出させている。本実施形態では、内周上部ソース電極１１２Ｆ、上部ゲート電極１１４および外周上部ソース電極１１２Ｈは、第２保護膜１２６とは直接接していない。
【００５３】
第１保護膜１２５は、緻密な無機材料によって構成されていることが好ましい。具体的には、第１保護膜１２５は、窒化珪素からなる。窒化珪素膜は緻密であり、水分に対するバリア性に優れる。特に、プラズマＣＶＤ法によって形成した窒化珪素膜を第１保護膜として好適に用いることができる。第１保護膜１２５の厚さは例えば、０．２μｍ〜２μｍである。
【００５４】
一方、第２保護膜１２６は、有機材料によって構成されていることが好ましい。例えば、第２保護膜１２６は、ポリイミド系樹脂、ポリベンゾオキサゾール系樹脂、アクリル系樹脂等によって構成されている。第２保護膜１２６の厚さは例えば、３μｍ〜２０μｍである。
【００５５】
第１保護膜１２５は、例えば、上部ソース電極１１２および上部ゲート電極１１４を形成した後、プラズマＣＶＤ法によって窒化珪素膜を形成し、パッド領域１１２Ｐおよび１１４Ｐが露出するように、窒化珪素膜をパターニングすることによって形成することができる。また、第２保護膜１２６は、例えば、第１保護膜１２５の形成後、複数の炭化珪素半導体装置２０１が形成されたウエハ上に上述した有機材料を塗布したり、スピンコートしたりすることによって有機材料の膜を形成し、パッド領域１１２Ｐおよび１１４Ｐとスクライブライン領域１００Ｓが露出するように、有機材料の膜をパターニングすることによって形成することができる。あるいは、スクライブライン領域１００Ｓ上の第２保護膜１２６はダイシングブレード等によって除去してもよい。
【００５６】
炭化珪素半導体装置２０１は、各構成要素の説明に合わせて説明した半導体装置の製造における要素技術を用いて、一般的な半導体装置の製造と同様の手順に従い、製造することができる。
【００５７】
上述した構造を備える炭化珪素半導体装置２０１において、第１保護膜１２５は、活性領域１００Ａを囲む終端領域１００Ｅに位置する外周上部ソース電極１１２Ｈの内側面１１２Ｈｉを覆うように、パッド領域１１２Ｐおよび１１４Ｐを除いて、内周上部ソース電極１１２Ｆおよび上部ゲート電極１１４を覆っている。
【００５８】
また、外周上部ソース電極１１２Ｈは、層間絶縁膜１１１の上から層間絶縁膜１１１を貫通し、第１炭化珪素半導体層１０２内の第２コンタクト領域１１６に位置するベース電極１１９と接続されている。つまり、外周上部ソース電極１１２Ｈは、層間絶縁膜１１１の上面から、第１炭化珪素半導体層１０２にまで達する連続した単一構造体である。一般に半導体装置は、薄膜構造を積層することによって構成されるため、薄膜層間に外部から水等が侵入しやすい。この点で、外周上部ソース電極１１２Ｈは、炭化珪素基板１０１の主面に垂直な方向において、第１炭化珪素半導体層１０２から連続して層間絶縁膜１１１の上面まで連続しており、かつ、活性領域１００Ａを連続して囲んでいるため、活性領域１００Ａを側方から封止する。
【００５９】
したがって、外周上部ソース電極１１２Ｈよりも内側の活性領域１００Ａ内の複数のユニットセル１００ｕ、内周上部ソース電極１１２Ｆおよび上部ゲート電極１１４は、外周上部ソース電極１１２Ｈおよび第１保護膜１２５の組み合わせによって効果的に封止される。第２ボディ領域の外周に位置するベース電極および、それにつながる層間絶縁膜の開口、それを埋め込んでなる外周上部ソース電極１１２Ｈｂまたは１１２Ｈｃはひとつでも構わないが、複数個ある方がより効果的である。本実施形態の外周上部ソース電極１１２Ｈは、複数個所でベース電極１１９（１１９ｂ、１１９ｃ）を介して第１炭化珪素半導体層１０２と接続されているため、封止構造が多重化されており、高い封止効果を得ることができる。すなわち、第１保護膜１２５を構成する窒化珪素および電極を構成する金属は、水分に対するバリア性に優れるので、上述した領域に第１保護膜１２５を設けることによって、炭化珪素半導体装置２０１に水分が侵入するのを効果的に抑制することができる。
【００６０】
一方、第２保護膜１２６は、第１保護膜１２５を覆い、スクライブライン領域１００Ｓとパッド領域１１２Ｐおよび１１４Ｐを除く炭化珪素半導体装置２０１の主面側全体に設けられる。第２保護膜１２６は有機材料によって構成されるため、水分に対するバリア性は窒化珪素に比べて低い。しかし、有機材料の硬度は、窒化珪素に比べて小さく、応力が外部から加えられても割れたり、亀裂が生じたりしにくく、また、浮き上がりや剥離が生じにくい。
【００６１】
このため、炭化珪素半導体装置２０１をパッケージに収納する際、モールド樹脂の硬化によって特にＦＬＲ領域１００Ｆに応力が生じても、ＦＬＲ領域１００Ｆにおいて、第２保護膜１２６に亀裂あるいは浮き上がりなどが生じることが抑制される。後述するように、ＦＬＲ領域１００Ｆにおいて、第１保護膜１２５および第２保護膜１２６からなる２層構造が設けられる場合でも、第１保護膜１２５には亀裂および浮き上がりが生じる。
【００６２】
ＦＬＲ領域１００Ｆの表面は第１炭化珪素半導体層１０２からの電界が漏れ出ている。亀裂や浮き上がりが生じた領域は大気で満たされるが、大気の絶縁破壊電界は第１保護膜１２５、第２保護膜１２６のそれに比べ低く、亀裂や浮き上がりが生じた領域において第１炭化珪素半導体層１０２からの漏れ電界によってリーク電流が流れやすい。また亀裂や浮き上がりが生じた領域に侵入した水分もリーク電流の原因となり得る。これに対して炭化珪素半導体装置２０１によれば、ＦＬＲ領域１００Ｆに第１保護膜１２５は位置していないため、第１保護膜１２５に生じる亀裂等による信頼性の低下を抑制することができる。
【００６３】
このように本実施形態の炭化珪素半導体装置２０１は、単に、第１保護膜１２５および第２保護膜１２６を備えているというだけではなく、上述したように、終端領域１００Ｅにおける外周上部ソース電極１１２Ｈ、および、外周上部ソース電極１１２Ｈと第１保護膜１２５および第２保護膜１２６との適切な空間配置によって、高い気密構造を実現している。
【００６４】
これに対し、特許文献２に開示された半導体装置は、無機保護膜および有機保護膜の２層構造が半導体装置全体を覆う構造、または、無機保護膜が、ゲート金属配線およびソース電極パッドのみを覆い、有機保護膜が半導体装置全体を覆う構造を備えており、終端構造における層間絶縁膜を貫通する構造と無機保護膜との組み合わせを備えていない。つまり、特許文献２は、ゲート金属配線およびソース電極パッドを個別に無機保護膜で覆うことを開示するのみであり、無機保護膜を用いた半導体装置全体を気密的に保護する構造を開示も示唆もしていない。
【００６５】
また、炭化珪素半導体装置２０１によれば、高速スイッチング動作時に空乏層に生じる充放電電流を上部ソース電極に流すことができ、これによって、第２ボディ領域１１５の電位の上昇およびこれに起因するゲート絶縁膜１０７の破壊を抑制できる。以下、この特徴を説明する。
【００６６】
通常、インバータなどの回路において炭化珪素半導体装置に直列に負荷が接続され、炭化珪素半導体装置のゲートがオンとなり負荷に電流が流れているときは負荷の両端に電圧が発生する。このため、電源電圧Ｖｃｃは炭化珪素半導体装置と負荷とに分配される。炭化珪素半導体装置のゲートがオフとなると、電流が流れないため、負荷には電圧が発生せず、電源電圧Ｖｃｃの全体が炭化珪素半導体装置に印加される。すなわち炭化珪素半導体装置のドレインにＶｃｃが印加された状態となる。このとき、炭化珪素半導体装置の活性領域内の各ユニットセルにおけるボディ領域と第１炭化珪素半導体層（ドリフト領域）とからなるＰＮ接合、および、終端領域におけるボディ領域と第１炭化珪素半導体層とからなるＰＮ接合は逆バイアスされた状態となり、ボディ領域および第１炭化珪素半導体層の両側に空乏層が広がる。空乏層が広がるために、ボディ領域（ｐ型半導体領域）においては、正孔が外部へ流れ、負の空間電荷層が形成される。第１炭化珪素半導体層（ｎ型半導体領域）であれば電子が外部へ流れ、正の空間電荷層が形成される。従って炭化珪素半導体装置がオンからオフになるときには空乏層をキャパシタとする充電電流が流れ、逆にオフからオンになるときは空乏層に充電された電荷が、放電電流として逆方向に流れる。
【００６７】
空乏層の電荷ｑは次式で表される。ここでＣは空乏層の容量、Ｖはｐｎ接合に印加される逆バイアス電圧である。
ｑ＝ＣＶ
【００６８】
この両辺を微分すれば充放電電流Ｉが求まる。
Ｉ＝ｄｑ／ｄｔ＝Ｃ・ｄＶ／ｄｔ
【００６９】
したがって、ｄＶ／ｄｔが大きい、すなわちスイッチング速度が大きくなればなるほど充放電電流は大きくなる。逆に言えば、充放電電流が大きくないとＭＯＳＦＥＴの高速スイッチングを実現できない。
【００７０】
上述したように、炭化珪素半導体装置には、活性領域のｐｎ接合および終端領域におけるｐｎ接合が存在する。図４Ａは、炭化珪素半導体装置がオンからオフとなる場合における、ボディ領域を流れる充電電流の経路を示している。炭化珪素半導体層に不純物の注入や拡散によって形成されたボディ領域の抵抗は一般に高いため、充電電流が流れると、ボディ領域内で電流と電流経路の抵抗（電極のコンタクト抵抗＋ボディ領域の抵抗）の積で決まる電位上昇が発生する。ボディ領域内における電流経路が長くなると電流経路の抵抗も大きくなるため、ボディ領域が大きくなるほど、発生する電位が大きくなる。その結果、ボディ領域とゲート電極とに挟まれるゲート絶縁膜に過剰な電圧がかかり、ゲート絶縁膜が破壊することがある。
【００７１】
通常活性領域のユニットセルの大きさは、５μｍ〜１０μｍ程度であり、ボディ領域も小さい。このため、空乏層容量が小さく充電電流も小さい。また、電流経路が短く、抵抗も小さいため、上述した炭化珪素半導体装置のオン／オフに伴う充電電流の発生およびボディ領域の電位上昇は問題とならないことが多い。これに対し、終端領域に位置するボディ領域は通常数十μｍ程度の大きさを有するため、充電電流が大きく、電流経路も長い。その結果、ボディ領域内で電位上昇が大きく、ゲート絶縁膜が破壊する可能性が活性領域よりも高い。特に炭化珪素半導体装置が高速スイッチングするときにゲート絶縁膜が破壊しやすい。
【００７２】
図４Ａに示す構造では、終端領域１００Ｅにおいて、第２ボディ領域１１５内の第２コンタクト領域１１６には、活性領域１００Ａに近接した島状のベース電極１１９ａしか存在しない。このため、ベース電極１１９ａから最も離れた第２ボディ領域１１５の外側の位置ｐ１が最も高い電位となる。位置ｐ１からベース電極１１９ａまでのｐｎ接合充電電流経路は、第２ボディ領域１１５の環形状の全幅Ｌとなるので、高抵抗であり、高い電圧となる。
【００７３】
これに対し、図４Ｂに示すように、本実施形態の炭化珪素半導体装置２０１によれば、終端構造１００ｅは、活性領域１００Ａを囲む環形状の第２ボディ領域１１５において、活性領域１００Ａに近接する内周側に位置する第１ベース電極１１９ａと、外周側に位置する第２ベース電極１１９ｂ、１１９ｃとを有している。第１ベース電極１１９ａは内周上部ソース電極１１２Ａに接続され、第２ベース電極１１９ｂ、１１９ｃは、外周上部ソース電極１１２Ｈと接続されている。このため、第２ボディ領域１１５の環形状を横切る断面において、充電電流によって最も電位が高くなるのはベース電極１１９ａおよびベース電極１１９ｂ、１１９ｃのほぼ中間にある位置ｐ２となる。位置ｐ２において、第２ボディ領域１１５と第１炭化珪素半導体層１０２とのｐｎ接合によって発生する充電電流は、約Ｌ／２の長さの経路を経て第１ベース電極１１９ａまたは第２ベース電極１１９ｂ、１１９ｃから内周上部ソース電極１１２Ａまたは外周上部ソース電極１１２Ｈに流れる。つまり、第２ボディ領域１１５において、接地電位となる第１ベース電極１１９ａまたは第２ベース電極１１９ｂ、１１９ｃから最も離れた位置ｐ２であっても、第１ベース電極１１９ａまたは第２ベース電極１１９ｂ、１１９ｃからの距離はＬ／２である。すなわち図４Ａの位置ｐ１に比べ、図４Ｂの、炭化珪素半導体装置２０１における位置ｐ２の電位上昇を半分程度に抑制することができる。よって、炭化珪素半導体装置２０１を高速で動作させてもゲート絶縁膜が破壊しにくいという効果が得られる。
【００７４】
（第２の実施形態）
本開示の炭化珪素半導体装置の第２の実施形態を説明する。図５Ａおよび図５Ｂは、本実施形態の炭化珪素半導体装置２０２の図１Ａに示すＡ−Ａ’線およびＢ−Ｂ’線に対応する断面図である。
【００７５】
炭化珪素半導体装置２０２は、１または複数の外周上部ソース電極１１２Ｈのうち、最も外側に位置する外周上部ソース電極１１２Ｈｃの外側面１１２Ｈｊが第１保護膜１２５で覆われていない点で、第１の実施形態の炭化珪素半導体装置２０１と異なる。
【００７６】
上部ゲート電極１１４よりも外側に位置する外周上部ソース電極１１２Ｈｂ、１１２Ｈｃのうち、内側面１１２Ｈｉは、全体的に第１保護膜１２５で覆われているが、最も外側に位置する外周上部ソース電極１１２Ｈｃの外側面１１２Ｈｊは、第１保護膜１２５で覆われていない。第１保護膜１２５の外側面１２５ｊは、最も外側に位置する外周上部ソース電極１１２Ｈ上に位置している。このため、外側面１１２Ｈｊは第２保護膜１２６と接触している。
【００７７】
後述するように、外周上部ソース電極１１２Ｈのうち最も外側に位置する外周上部ソース電極１１２Ｈｃの外側面１１２Ｈｊ近傍にも、上述したモールド樹脂の硬化によって大きな応力が加わることが分かった。また第１保護膜１２５の内部応力も、エッジ部分で高くなりやすい。特に外周上部ソース電極１１２Ｈｃの外上側のエッジで亀裂が入りやすいことが分かった。炭化珪素半導体装置２０２によれば、外周上部ソース電極１１２Ｈｃの外側面１１２Ｈｊ近傍は第１保護膜１２５で覆われず、第２保護膜１２６のみで覆うことにより、モールド樹脂の硬化時に生じる応力よって、第１保護膜１２５に亀裂等が生じるのを抑制しつつ、応力に強い第２保護膜１２６で保護することができる。
【００７８】
第１の実施形態と同様、第１保護膜１２５は、活性領域１００Ａを囲む終端領域１００Ｅに位置する外周上部ソース電極１１２Ｈの内側面１１２Ｈｉ全体を覆うように、パッド領域１１２Ｐおよび１１４Ｐを除いて、内周上部ソース電極１１２Ｆおよび上部ゲート電極１１４を覆っている。このため、第１の実施形態で説明したように、内周上部ソース電極１１２Ｆ、第１保護膜１２５と外周上部ソース電極１１２Ｈにより活性領域１００Ａを効果的に封止することができる。よって、炭化珪素半導体装置２０２によれば、第１の実施形態の炭化珪素半導体装置２０１の効果に加え、第１保護膜１２５に亀裂等が生じるのをより効果的に抑制し、信頼性を高めることができる。
【００７９】
（第３の実施形態）
本開示の炭化珪素半導体装置の第３の実施形態を説明する。図６Ａおよび図６Ｂは、本実施形態の炭化珪素半導体装置２０３の図１Ａに示すＡ−Ａ’線およびＢ−Ｂ’線に対応する断面図である。
【００８０】
炭化珪素半導体装置２０３は、第１保護膜１２５が、複数のリング１２０のうち、少なくとも最も内側に位置するリング１２０の上方を覆っている点で、第１の実施形態の炭化珪素半導体装置２０１および第２の実施形態の半導体装置２０２と異なる。
【００８１】
図６Ａおよび図６Ｂに示すように、第１保護膜１２５は、活性領域１００Ａおよび終端領域１００Ｅにおいて、パッド領域１１２Ｐ、１１４Ｐを除いて、内周上部ソース電極１１２Ｆおよび上部ゲート電極１１４と、複数のリング１２０のうち、少なくとも最も内側に位置するリング１２０の上方を覆っている。つまり、第１保護膜１２５は、パッド領域１１２Ｐ、１１４Ｐを除く活性領域１００Ａ全体から、少なくとも最も内側に位置するリング１２０の上方にまで外周側に張り出している。本実施形態では、第１保護膜１２５は、最も内側に位置するリング１２０を含む複数のリング１２０を覆っている。第１保護膜１２５は、少なくとも最も外側に位置するリング１２０を覆っていない。つまり、第１保護膜１２５は、複数のリングのうち、内側の一部のリング１２０のみを覆っている。
【００８２】
本願の発明者がＦＬＲ領域１００Ｆにおける電界をシミュレーションしたところ、ＦＬＲ領域１００Ｆの各リングの外周端部で電界が高くなっていた。特に最も内側のリングの外周端部の電界が最も高く、内側から２本目のリングからＦＬＲ領域１００Ｆの中心あたりに位置するリングまで電界はこれより低いがほぼ同程度であった。ＦＬＲ領域の中心あたりから外側に位置するリングでは、内側に比べ電界が低く、外側に向かって段々と電界は低下することがわかった。
【００８３】
炭化珪素半導体装置に逆バイアスが印加される場合、複数のリングのうち、最も内側に位置するリングには、構造上、最も大きな電界が印加される。一方、第２保護膜は樹脂等の有機材料によって構成されているため、有機材料の種類によっては、第２保護膜１２６は可動イオンを含むことがある。また第１保護膜１２５を構成する窒化珪素に比べ、第２保護膜１２６を構成する有機樹脂は緻密でないため、外部から可動イオンや水分が侵入しやすい。この場合、第２保護膜１２６に侵入した可動イオンは、炭化珪素半導体装置が高温で保管され、かつ、逆バイアスが印加された状態で、半導体層からの漏れ電界に従って移動し、最も内側のリング近傍に移動し、ＦＬＲ領域１００Ｆの空乏層の形状を変化させ、逆バイアス印加時のドレインリーク電流を増加させる。この可動イオンの侵入や移動は高温でより起きやすい。その結果、特に、炭化珪素半導体装置を高温逆バイアス下で保管した場合、ドレインリーク電流が増加しやすくなる。すなわち上記の原因によるドレインリーク電流増化は温度８５℃湿度８５％の高温高湿バイアス試験（ＴＨＢ）よりも、温度１５０〜２００℃、大気中で行われる高温逆バイアス試験（ＨＴＲＢ）で生じやすい。
【００８４】
一方、窒化珪素は緻密な材料であるため、可動イオンが第１保護膜１２５に侵入し、第１保護膜１２５内を移動することは起こりにくい。
【００８５】
したがって、本実施形態の炭化珪素半導体装置２０３は、このような場合において、第１保護膜１２５が少なくとも最も内側のリング１２０の上方を覆うことによって、可動イオンが、最も内側のリング１２０近傍に蓄積されるのを抑制し、上述した逆バイアス印加時のリーク経路が生じるのを抑制することができる。
【００８６】
ただし、最も内側のリング１２０のみを第１保護膜１２５で覆う場合、第１保護膜１２５で覆われない内側から２番目のリング１２０近傍へ可動イオンが移動し、逆バイアス印加時のリーク経路を形成する可能性がある。このため、第１保護膜１２５は、最も内側のリング１２０を含む複数のリング１２０を覆っていることが好ましい。図６Ａおよび図６Ｂに示す形態では、第１保護膜１２５は３つのリング１２０を覆っている。例えば、実際に製造される炭化珪素半導体装置において、終端構造１００ｅが、２５本のリングを備えている場合、第１保護膜１２５は１０本程度のリングを覆っていてもよい。この構造によって、より確実に可動イオンによる影響を抑制し、高温逆バイアス下での保管における炭化珪素半導体装置の信頼性を高めることができる。
【００８７】
また、最も内側のリング１２０のみを第１保護膜１２５で覆う場合、炭化珪素半導体装置の製造時における第１保護膜１２５の外側面１２５ｊの位置のマージンが少ない。その結果、位置合わせずれが生じて、第１保護膜１２５が最も内側のリング１２０を覆わない炭化珪素半導体装置が製造されると信頼性が大きく低下し得る。これに対し、複数のリング１２０を覆う第１保護膜１２５を炭化珪素半導体装置が備えていれば、仮に、位置合わせずれによって、第１保護膜１２５の外側面１２５ｊの位置がずれてしまっても、最も内側のリング１２０は確実に第１保護膜１２５で覆うことが可能となる。したがって、炭化珪素半導体装置の製造歩留りの向上にも寄与し得る。
【００８８】
第２の実施形態において説明したように、応力の観点では、外周上部ソース電極１１２Ｈｃの外側面１１２Ｈｊ近傍を第１保護膜１２５で覆わないほうが好ましい場合もある。したがって、炭化珪素半導体装置に求められる特性に応じて、第１保護膜１２５の外側面１２５ｊの位置を決定すればよい。
【００８９】
例えば、リング１２０の伸びる方向に垂直な断面において、複数のリング１２０が設けられている幅Ｗは、６０μｍ以上１２０μｍ以下であり、この断面において、最も内側に位置するリング１２０の外側面１２０ｊから第１保護膜１２５の外側面１２５ｊまでの距離Ｄは、１８μｍ以上５０μｍ以下である。ここで、幅Ｗは、最も内側のリング１２０の内側面と最も外側のリング１２０の外側面の間隔で定義される。
【００９０】
（第４の実施形態）
本開示の炭化珪素半導体装置の第４の実施形態を説明する。図７Ａは、本実施形態の炭化珪素半導体装置２０４の図１Ａに示すＡ−Ａ’線に対応する断面図である。
【００９１】
炭化珪素半導体装置２０４は、第１炭化珪素半導体層１０２の表面において、ＦＬＲ領域１００Ｆの外側に位置し、かつ、ＦＬＲ領域１００Ｆを囲むように選択的に形成された高濃度の第１導電型の第３コンタクト領域１３０と、第３コンタクト領域１３０と接続するベース電極（第３ベース電極）１３１と、ベース電極１３１、に接続しており、かつリングを囲むシール電極１３２とをさらに備えている点で、第１の実施形態の炭化珪素半導体装置２０１と異なる。第２保護膜１２６は、シール電極１３２の全体を覆っている。第３コンタクト領域１３０、ベース電極１３１およびシール電極１３２は、例えば、活性領域１００Ａのソース領域１０４、ソース電極１０９および内周上部ソース電極１１２Ｆとそれぞれ同時に形成することができる。
【００９２】
第３コンタクト領域１３０は第１炭化珪素半導体層１０２とのオーミック接触を得るためでなく、いわゆるチャネルストップ領域として機能するように設けている。ダイシングによって形成されたチップ端部の側壁１４０には機械的な欠陥が生じており、リング１２０から第１炭化珪素半導体層１０２中をチップ外側に広がる空乏層がチップ端部の側壁１４０まで到達すると、ドレインリークの原因となる。第３コンタクト領域１３０の第１導電型不純物の濃度を、第１炭化珪素半導体層１０２のそれよりも１桁以上高くすることによって、第３のコンタクト領域１３０内では空乏層が広がりにくくすることができる。よってチップ端部の側壁１４０に空乏層が到達し、ドレインリークが発生するのを抑制することができる。
【００９３】
また第２保護膜１２６の硬化時に生じ得る収縮応力あるいは熱膨張による膨張応力が発生しても、シール電極１３２の内側面１３２ｉまたは外側面１３２ｊと第２保護膜１２６とが係合することによって、第２保護膜１２６の収縮および膨張が抑制され、第２保護膜１２６が層間絶縁膜１１１から浮き上がることを抑制することができる。
【００９４】
第３コンタクト領域１３０、ベース電極１３１およびシール電極１３２は、第２の実施形態の炭化珪素半導体装置２０２に設けてもよい。図７Ｂに示すように、炭化珪素半導体装置２０５は、上述した構造を有する第３コンタクト領域１３０、ベース電極１３１およびシール電極１３２をさらに備えている点で、第２の実施形態の炭化珪素半導体装置２０２と異なる。炭化珪素半導体装置２０５によれば、上述した効果を同様に得ることができる。また、図示しないが、第３の実施形態の炭化珪素半導体装置２０３に第３コンタクト領域１３０、ベース電極１３１およびシール電極１３２を設けてもよい。
【００９５】
（実施例１）
上記実施形態で説明した構造を有する炭化珪素半導体装置を作製した。試料１および試料２として図２Ａ、図２Ｂおよび図５Ａ、図５Ｂに示す断面構造の炭化珪素半導体装置を作製した。また、試料３および試料４として図６Ａ、図６Ｂに示す断面構造を有し、Ｄ＝１８μｍおよびＤ＝５０μｍである炭化珪素半導体装置を作製した。比較のため、第２保護膜１２６は備えず、第１保護膜１２５で終端領域を覆った炭化珪素半導体装置、および、第１保護膜１２５および第２保護膜１２６の両方が終端領域（ＦＬＲ領域１００Ｆを含む）を覆った炭化珪素半導体装置を作製し、試料５、６とした。試料５、６の炭化珪素半導体装置では、ＦＬＲ領域１００Ｆの外側にさらに外周上部ソース電極が設けられている。第１保護膜１２５にはプラズマＣＶＤによって形成した窒化珪素膜を用い、第２保護膜にはポリイミド樹脂膜を用いた。
【００９６】
表１に試料１から６の構造をまとめて示す。
【００９７】
【表１】
2018093177.tif 000003
【００９８】
作製した試料を用いて、高温高湿バイアス（ＴＨＢ）試験を行った。作製した試料を複数用意し、８５℃の温度、および８５％の相対湿度で、ソースードレイン間に１０００Ｖの電圧を印加し、保管した。保管後、定期的に、１２００Ｖの逆バイアスでドレインリーク電流を測定した。リーク電流が、１×１０-6Ａを超えた場合、炭化珪素半導体装置が故障したと判定した。
【００９９】
図８Ａ、図８Ｂ、図８Ｃおよび図８Ｄに試料１、２、３、４の試験結果を示す。図９Ａおよび図９Ｂに試料５、６の結果を示す。また、表１に試験結果をまとめて示す。
【０１００】
表１、図８Ａおよび図８Ｂに示すように、試料１、２の炭化珪素半導体装置では、試験開始後２０００時間を経過しても、リーク電流は基準（１×１０-6Ａ）以下であり、故障は見られなかった。ただし試料１の炭化珪素半導体装置では、試験開始後１００時間程度で、一端リーク電流が増大するが、その後、リーク電流は低下し、良好な特性を維持し続けることが分かった。また、試料２の炭化珪素半導体装置では、時間の経過によらず、リーク電流はほとんど変化しなかった。
【０１０１】
表１、図８Ｃおよび図８Ｄに示すように、試料３、４の炭化珪素半導体装置でも、試験開始後２０００時間を経過しても、リーク電流は基準（１×１０-6Ａ）以下であり、故障は見られなかった。
【０１０２】
一方、表１、図９Ａおよび図９Ｂに示すように、試料５、６の炭化珪素半導体装置は、２０００時間の経過前に故障と判定された。試料５の炭化珪素半導体装置はおおむね１０００時間程度で故障し、試料６の炭化珪素半導体装置はおおむね１００〜５００時間程度で故障した。
【０１０３】
試験終了後、パッケージを開封し、各炭化珪素半導体装置を光学顕微鏡で観察した。図１０Ａ、図１０Ｂに、試験後の試料５の炭化珪素半導体装置の観察結果を示す。図１１Ａ、図１１Ｂに、試験後の試料６の炭化珪素半導体装置の観察結果を示す。図１０Ａ、図１１Ａは、炭化珪素半導体装置の角近傍のＦＬＲ領域を示し、図１０Ｂ、図１１Ｂは、炭化珪素半導体装置の１辺の中央近傍におけるＦＬＲ領域を示している。
【０１０４】
試料１、２、３、４の炭化珪素半導体装置では、ＦＬＲ領域の角および中央近傍において、亀裂および保護膜の剥がれ等、特に目立つ変化は確認できなかった。これに対し、試料５、６の炭化珪素半導体装置では、ＦＬＲ領域の角において、保護膜に亀裂が発生しており、ＦＬＲ領域の中央近傍において、保護膜の浮きが発生していることが分かった。
【０１０５】
これらの結果から、本実施形態の炭化珪素半導体装置は、高温高湿バイアス環境に対して信頼性を有することが分かった。また、第１保護膜１２５が外周上部ソース電極１１２Ｈの外側面１１２Ｈｊを覆わないことによって、より信頼性を高められることが分かった。また、ＦＬＲ領域に窒化珪素膜など硬度の高い保護膜を設けると信頼性が低下しやすいことが分かった。
【０１０６】
（実施例２）
上述したように可動イオンによるドレインリーク電流の増加は高温高湿バイアス試験よりも、より高い温度で行う高温逆バイアス試験の方が起こりやすいため、試料１、２、３、４、５をそれぞれ複数用意し、高温逆バイアス試験を行って、ドレインリーク電流の変動を調べた。各試料を１７５℃の温度で大気中、ソースードレイン間に１２００Ｖの逆電圧を印加し、保管した（ＨＴＲＢ試験）。保管後、定期的に、１２００Ｖの逆バイアスでドレインリーク電流（Ｉｄｓｓ）を測定した。
【０１０７】
図１２Ａ、図１２Ｂ、図１２Ｃおよび図１２Ｄに試料１、２、３、４の試験結果を示す。図１３に、試料５の試験結果を示す。
【０１０８】
図１２Ａおよび図１２Ｂに示すように、試料１、２の炭化珪素半導体装置では、高温逆バイアス試験の初期段階で、試験開始前に比べてドレインリーク電流が増大するが、１桁オーダー程度の増加であり、その後継続してドレインリーク電流が増大する傾向はみられない。これは、高温逆バイアス試験の初期段階で、可動イオンが第２保護膜内で移動し、耐圧特性を少し低下させるものの、第２保護膜に含まれる可動イオンの量が少ないため、高温逆バイアス試験の初期段階で耐圧特性の低下はほぼ収束すると考えられる。
【０１０９】
図１２Ｃおよび図１２Ｄに示すように、試料３、４の炭化珪素半導体装置では、ドレインリーク電流はほとんど変化しなかった。また、図１３に示すように、試料５の炭化珪素半導体装置では、１つの試料を除き、ドレインリーク電流はほとんど変化しなかった。
【０１１０】
これらの結果から、第３の実施形態の構造は、特に、高温逆バイアス試験において、優れた信頼性を示すことが分かった。
【０１１１】
以上の結果から、第１、第２および第３の実施の形態の構造は、いずれも、高温高湿バイアス試験および高温逆バイアス試験において優れた信頼性を示し、特に、第３の実施形態の構造は、第１、第２の形態に比べ、高温逆バイアス試験におけるドレインリーク増加がほとんどなく、信頼性に優れることが分かった。
【産業上の利用可能性】
【０１１２】
本開示の炭化珪素半導体装置は、種々の用途の半導体装置およびそれを備えたインバータ回路等の種々の駆動装置に広く適用できる。例えば、車載用、産業機器用等の半導体装置に好適に用いることができる。
【符号の説明】
【０１１３】
１００        炭化珪素半導体装置
１００Ａ      活性領域
１００Ｅ      終端領域
１００Ｆ      ＦＬＲ領域
１００Ｓ      スクライブライン領域
１００ｕ      ユニットセル
１０１        炭化珪素基板
１０２        第１炭化珪素半導体層
１０３        第１ボディ領域
１０４        ソース領域
１０５        第１コンタクト領域
１０６        第２炭化珪素半導体層
１０７        ゲート絶縁膜
１０８        ゲート電極
１０９        ソース電極
１１０        ドレイン電極
１１１        層間絶縁膜
１１１ｃ、１１１ｄ、１１１ｇ      開口部
１１２        上部ソース電極
１１２Ｆ      内周上部ソース電極
１１２Ｈ、１１２Ｈｂ、１１２Ｈｃ    外周上部ソース電極
１１２Ｈｉ    内側面
１１２Ｈｊ    外側面
１１２Ｐ、１１４Ｐ      パッド領域
１１３        配線電極
１１４        上部ゲート電極
１１５        第２ボディ領域
１１６        第２コンタクト領域
１１９、１１９ａ、１１９ｂ、１１９ｃ      ベース電極
１２０        リング
１２５        第１保護膜
１２５ｉ      内側面
１２５ｊ      外側面
１２６        第２保護膜
１３０       第３コンタクト領域
１３１       ベース電極
１３２        シール電極
【図１Ａ】
2018093177.tif 000004
【図１Ｂ】
2018093177.tif 000005
【図１Ｃ】
2018093177.tif 000006
【図１Ｄ】
2018093177.tif 000007
【図２Ａ】
2018093177.tif 000008
【図２Ｂ】
2018093177.tif 000009
【図２Ｃ】
2018093177.tif 000010
【図２Ｄ】
2018093177.tif 000011
【図３】
2018093177.tif 000012
【図４Ａ】
2018093177.tif 000013
【図４Ｂ】
2018093177.tif 000014
【図５Ａ】
2018093177.tif 000015
【図５Ｂ】
2018093177.tif 000016
【図６Ａ】
2018093177.tif 000017
【図６Ｂ】
2018093177.tif 000018
【図７Ａ】
2018093177.tif 000019
【図７Ｂ】
2018093177.tif 000020
【図８Ａ】
2018093177.tif 000021
【図８Ｂ】
2018093177.tif 000022
【図８Ｃ】
2018093177.tif 000023
【図８Ｄ】
2018093177.tif 000024
【図９Ａ】
2018093177.tif 000025
【図９Ｂ】
2018093177.tif 000026
【図１０Ａ】
2018093177.tif 000027
【図１０Ｂ】
2018093177.tif 000028
【図１１Ａ】
2018093177.tif 000029
【図１１Ｂ】
2018093177.tif 000030
【図１２Ａ】
2018093177.tif 000031
【図１２Ｂ】
2018093177.tif 000032
【図１２Ｃ】
2018093177.tif 000033
【図１２Ｄ】
2018093177.tif 000034
【図１３】
2018093177.tif 000035