(57)【要約】【課題】異常発生時に、より適切な駆動波形により液体吐出ヘッドの駆動を停止させることができる記録装置を提供する。【解決手段】プリンター１００は、インクを吐出可能な印刷ヘッド１３と、印刷ヘッド１３を駆動する駆動波形を生成する駆動波形生成部３７１と、通常駆動時の駆動波形を生成するために駆動波形生成部３７１に入力される傾きｇｎを記憶する傾きレジスター８２と、異常処理時の駆動波形を生成するために駆動波形生成部３７１に入力される傾きｇｅを記憶する異常処理レジスター８６と、異常を検知した場合に、駆動波形生成部３７１への入力を、傾きレジスター８２からの入力から異常処理レジスター８６からの入力に切り替えるコントローラー８０と、を備える。【選択図】図１２
2018154069.tif 000002
【特許請求の範囲】
【請求項１】
液体を吐出可能な液体吐出ヘッドと、
前記液体吐出ヘッドを駆動する駆動波形を生成する駆動波形生成部と、
通常駆動時の前記駆動波形を生成するために前記駆動波形生成部に入力される第１の値を記憶する第１記憶部と、
異常停止時の前記駆動波形を生成するために前記駆動波形生成部に入力される第２の値を記憶する第２記憶部と、
異常を検知した場合に、前記駆動波形生成部への入力を、前記第１記憶部からの入力から前記第２記憶部からの入力に切り替える制御部と、を備えることを特徴とする記録装置。
【請求項２】
前記第２の値が、前記駆動波形の傾きを規定する値を含むことを特徴とする請求項１に記載の記録装置。
【請求項３】
前記第２の値が変更可能であることを特徴とする請求項１または請求項２に記載の記録装置。
【請求項４】
前記制御部が、前記駆動波形生成部への入力を、前記第１記憶部からの入力から前記第２記憶部からの入力に切り替えた後に、前記駆動波形のレベルが所定の値になったときに、前記レベルを一定の値にすることを特徴とする請求項１から請求項３のいずれか一項に記載の記録装置。
【請求項５】
前記所定の値が変更可能であることを特徴とする請求項４に記載の記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記録媒体に液体を吐出して記録を行う記録装置に関する。
【背景技術】
【０００２】
記録媒体に液体を吐出して記録を行う記録装置として、例えば、インクを吐出して印刷を行うインク吐出ヘッドを備えたインクジェットプリンターが知られている。インク吐出ヘッドは、例えば、インクを貯留する圧力室と、圧力室の容積を変化させる圧電素子とを備え、圧電素子に駆動電圧を印加することにより圧力室の容積を変化させて圧力室に連通するノズルからインクを吐出させる。このような構成のインク吐出ヘッドでは、何らかの要因（異常）により、印加電圧に急峻な変化が発生した場合、圧電素子の急激な変位によって、インク吐出ヘッドを劣化させてしまったり、破損させてしまったりすることがある。
これに対し、例えば、特許文献１には、駆動電圧を印加するためのＤ／Ａコンバーターの電圧源にキャパシターと抵抗体とからなるＣＲ回路を接続し、異常発生時において電源が遮断される際の基準電圧の低下が緩やかになるインクジェット記録装置が記載されている。このインクジェット記録装置によれば、電源が遮断された際に圧電素子に印加される駆動電圧の立ち下がりが急峻になることが抑制され、圧電素子の早期劣化が防止できるとしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−１５０３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載のインクジェット記録装置では、エラー（異常）が検出されて印加電圧を低下させる際の減衰特性が、キャパシターと抵抗体とで構成される回路によって決まってしまうため、状況に応じて印加電圧遮断時の電圧制御を行うなど、適切な異常対応（エラー処理）を行うことができない場合があるという課題があった。なお、特許文献１では、キャパシターの容量値と抵抗体の抵抗値を任意に設定できるとしているが、これらの設定の変更は、キャパシターや抵抗体の交換を伴うものであり、容易に行うことができないという課題があった。
【課題を解決するための手段】
【０００５】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の適用例または形態として実現することが可能である。
【０００６】
［適用例１］  本適用例に係る記録装置は、液体を吐出可能な液体吐出ヘッドと、前記液体吐出ヘッドを駆動する駆動波形を生成する駆動波形生成部と、通常駆動時の前記駆動波形を生成するために前記駆動波形生成部に入力される第１の値を記憶する第１記憶部と、異常停止時の前記駆動波形を生成するために前記駆動波形生成部に入力される第２の値を記憶する第２記憶部と、異常を検知した場合に、前記駆動波形生成部への入力を、前記第１記憶部からの入力から前記第２記憶部からの入力に切り替える制御部と、を備えることを特徴とする。
【０００７】
本適用例によれば、異常を検知した場合に、制御部は、駆動波形生成部への入力を、第１記憶部からの入力から第２記憶部からの入力に切り替える。つまり、異常を検知した場合に、駆動波形生成部には、異常停止時の駆動波形を生成するための第２の値が入力されるようになるため、駆動波形生成部に対して、速やかに異常停止時の駆動波形を生成する動作に移行させることができる。
【０００８】
［適用例２］  上記適用例に係る記録装置において、前記第２の値が、前記駆動波形の傾きを規定する値を含むことを特徴とする。
【０００９】
本適用例によれば、異常停止時の駆動波形を生成するために駆動波形生成部に入力される第２の値が、駆動波形の傾きを規定する値を含んでいるため、駆動波形が急峻に変化してしまうことを抑制し制御することができる。その結果、液体吐出ヘッドの劣化や破損を抑制することができる。
【００１０】
［適用例３］  上記適用例に係る記録装置において、前記第２の値が変更可能であることを特徴とする。
【００１１】
本適用例によれば、異常停止時の駆動波形を生成するために駆動波形生成部に入力される第２の値が変更可能であるため、例えば、液体吐出ヘッドの仕様に対応させて、より適切な異常停止時の駆動波形が生成されるようにすることができる。
【００１２】
［適用例４］  上記適用例に係る記録装置において、前記制御部が、前記駆動波形生成部への入力を、前記第１記憶部からの入力から前記第２記憶部からの入力に切り替えた後に、前記駆動波形のレベルが所定の値になったときに、前記レベルを一定の値にすることを特徴とする。
【００１３】
本適用例によれば、異常が検知されると、制御部は、駆動波形生成部への入力を、第１記憶部からの入力から第２記憶部からの入力に切り替えた後に、駆動波形のレベルが所定の値になったときに、駆動波形のレベルを一定の値にする。そのため、異常発生時において、例えば、液体吐出ヘッドに印加される電圧をより安全な電位に保つことができる。また、例えば、異常から復帰させる際に、液体吐出ヘッドに急峻な電圧の変動を与えてしまうことを回避することができる。
【００１４】
［適用例５］  上記適用例に係る記録装置において、前記所定の値が変更可能であることを特徴とする。
【００１５】
本適用例によれば、異常停止時に液体吐出ヘッドに印加される駆動波形のレベルを変化させる際の到達目標値としての所定の値が変更可能である。そのため、例えば、液体吐出ヘッドの仕様に対応させて、より適切な異常停止処理が行われるように設定することができる。
【図面の簡単な説明】
【００１６】
【図１】実施形態１に係る記録装置としてのプリンターの構成を示す正面図
【図２】実施形態１に係る記録装置としてのプリンターの構成を示すブロック図
【図３】プリンタードライバーの基本機能の説明図
【図４】印刷ヘッドの下面から見た、ノズルの配列の例を示す模式図
【図５】印刷ヘッドの要部断面図
【図６】印刷ヘッドを駆動する駆動制御系統の構成の例を説明するブロック図
【図７】インクを吐出させるための駆動信号を説明するためのタイミングチャート
【図８】従来技術における駆動信号生成回路の内部構成を示すブロック図
【図９】駆動信号ＣＯＭの一例を示す説明図
【図１０】駆動信号生成テーブルの例を示す概念図
【図１１】駆動信号ＣＯＭの電位が急激に変動する場合の例を示す波形図
【図１２】本実施形態に係る駆動信号生成回路の内部構成を示すブロック図
【図１３】異常を検知した際の駆動信号生成回路の動作を示す波形図
【図１４】変形例１に係る駆動信号生成回路の内部構成を示すブロック図
【発明を実施するための形態】
【００１７】
以下に本発明を具体化した実施形態について、図面を参照して説明する。以下は、本発明の一実施形態であって、本発明を限定するものではない。なお、以下の各図においては、説明を分かりやすくするため、実際とは異なる尺度で記載している場合がある。また、図面に付記する座標においては、Ｚ軸方向が上下方向、＋Ｚ方向が上方向、Ｘ軸方向が前後方向、−Ｘ方向が前方向、Ｙ軸方向が左右方向、＋Ｙ方向が左方向、Ｘ−Ｙ平面が水平面としている。
【００１８】
（実施形態１）
図１は、実施形態１に係る「記録装置」としてのプリンター１００の構成を示す正面図、図２は、同ブロック図である。
プリンター１００は、プリンター１００に接続される画像処理装置１１０と共に印刷システム１を構成している。プリンター１００は、画像処理装置１１０から受信する画素データを含む印刷データに基づいて、ロール状に巻かれた状態で供給される長尺状の印刷媒体としてのロール紙５に所望の画像を印刷するインクジェットプリンターである。
【００１９】
＜画像処理装置の基本構成＞
画像処理装置１１０は、印刷制御部１１１、入力部１１２、表示部１１３、記憶部１１４などを備え、プリンター１００に印刷を行わせる印刷ジョブの制御を行う。画像処理装置１１０は、好適例としてパーソナルコンピューターを用いて構成している。
画像処理装置１１０が動作するソフトウェアには、印刷する画像データを扱う一般的な画像処理アプリケーションソフトウェア（以下アプリケーションと言う）や、プリンター１００の制御や、プリンター１００に印刷を実行させるための印刷データを生成するプリンタードライバーソフトウェア（以下プリンタードライバーと言う）が含まれる。
【００２０】
印刷制御部１１１は、ＣＰＵ（Central Processing Unit）１１５や、ＡＳＩＣ（Application Specific Integrated Circuit）１１６、ＤＳＰ（Digital Signal Processor）１１７、メモリー１１８、プリンターインターフェイス部１１９などを備え、印刷システム１全体の集中管理を行う。
入力部１１２は、ヒューマンインターフェイスとして情報入力手段である。具体的には、例えば、キーボードや情報入力機器が接続されるポートなどである。
表示部１１３は、ヒューマンインターフェイスとしての情報表示手段（ディスプレー）であり、印刷制御部１１１の制御の基に、入力部１１２から入力される情報や、プリンター１００に印刷する画像、印刷ジョブに関係する情報などが表示される。
記憶部１１４は、ハードディスクドライブ（ＨＤＤ）やメモリーカードなどの書き換え可能な記憶媒体であり、画像処理装置１１０が動作するソフトウェア（印刷制御部１１１で動作するプログラム）や、印刷する画像、印刷ジョブに関係する情報などが記憶される。
メモリー１１８は、ＣＰＵ１１５が動作するプログラムを格納する領域や動作する作業領域などを確保する記憶媒体であり、ＲＡＭ、ＥＥＰＲＯＭなどの記憶素子によって構成される。
【００２１】
＜記録装置（プリンター１００）の基本構成＞
プリンター１００は、印刷部１０、移動部２０、プリンター制御部３０などから構成されている。画像処理装置１１０から印刷データを受信したプリンター１００は、プリンター制御部３０によって印刷部１０、移動部２０を制御し、ロール紙５に画像を印刷（画像形成）する。
印刷データは、例えば、デジタルカメラなどによって得られた一般的な画像データ（例えば、ＲＧＢのデジタル画像情報）を、画像処理装置１１０が備えるアプリケーションおよびプリンタードライバーによってプリンター１００で印刷できるように変換処理した画像形成用のデータであり、プリンター１００を制御するコマンドを含んでいる。
【００２２】
印刷部１０は、ヘッドユニット１１、インク供給部１２などから構成されている。
移動部２０は、走査部４０、搬送部５０などから構成されている。走査部４０は、キャリッジ４１、ガイド軸４２、キャリッジモーター（図示省略）などから構成されている。搬送部５０は、供給部５１、収納部５２、搬送ローラー５３、プラテン５５などから構成されている。
【００２３】
ヘッドユニット１１は、「液体」としての印刷用インク（以下インクと言う）をインク滴として吐出する複数のノズル（ノズル列）を有する「液体吐出ヘッド」としての印刷ヘッド１３およびヘッド制御部１４を備えている。ヘッドユニット１１は、キャリッジ４１に搭載され、走査方向（図１に示すＸ軸方向）に移動するキャリッジ４１に伴って走査方向に往復移動する。ヘッドユニット１１（印刷ヘッド１３）が走査方向に移動しながらプリンター制御部３０の制御の下に、プラテン５５に支持されるロール紙５にインク滴を吐出することによって、走査方向に沿ったドットの列（ラスタライン）がロール紙５に形成される。
【００２４】
インク供給部１２は、インクタンクおよびインクタンクから印刷ヘッド１３にインクを供給するインク供給路（図示省略）などを備えている。
インクには、例えば、濃インク組成物からなるインクセットとして、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の３色のインクセットにブラック（Ｋ）を加えた４色のインクセットなどがある。また、例えば、それぞれの色材の濃度を淡くした淡インク組成物からなるライトシアン（Ｌｃ）、ライトマゼンタ（Ｌｍ）、ライトイエロー（Ｌｙ）、ライトブラック（Ｌｋ）などのインクセットを加えた８色のインクセットなどがある。インクタンク、インク供給路、および同一インクを吐出するノズルまでのインク供給経路は、インク毎に独立して設けられている。
【００２５】
インク滴を吐出する方式（インクジェット方式）には、ピエゾ方式を用いている。ピエゾ方式は、圧力発生室に貯留されたインクに圧電素子（ピエゾ素子）を利用したアクチュエーターにより印刷情報信号に応じた圧力を加え、圧力発生室に連通するノズルからインク滴を噴射（吐出）し印刷する方式である。
【００２６】
移動部２０（走査部４０、搬送部５０）は、プリンター制御部３０の制御の下に、ロール紙５を印刷部１０に対し相対移動させる。
ガイド軸４２は、走査方向に延在しキャリッジ４１を摺接可能な状態で支持し、また、キャリッジモーターは、キャリッジ４１をガイド軸４２に沿って往復移動させる際の駆動源となる。つまり、走査部４０（キャリッジ４１、ガイド軸４２、キャリッジモーター）は、プリンター制御部３０の制御の下にキャリッジ４１を（つまりは、印刷ヘッド１３を）ガイド軸４２に沿って走査方向に移動させる。
【００２７】
供給部５１は、ロール紙５がロール状に巻かれたリールを回転可能に支持し、ロール紙５を搬送経路に送り出す。収納部５２は、ロール紙５を巻き取るリールを回転可能に支持し、印刷が完了したロール紙５を搬送経路から巻き取る。
搬送ローラー５３は、ロール紙５を走査方向と交差する搬送方向（図１に示すＹ軸方向）に移動させる駆動ローラーやロール紙５の移動に伴って回転する従動ローラーなどから成り、ロール紙５を供給部５１から印刷部１０の印刷領域（プラテン５５の上面で印刷ヘッド１３が走査移動する領域）を経由し、収納部５２に搬送する搬送経路を構成する。
【００２８】
プリンター制御部３０は、インターフェイス部３１、ＣＰＵ（Central Processing Unit）３２、メモリー３３、駆動制御部３４などを備え、プリンター１００の制御を行う。
インターフェイス部３１は、画像処理装置１１０のプリンターインターフェイス部１１９に接続され、画像処理装置１１０とプリンター１００との間でデータの送受信を行う。
ＣＰＵ３２は、プリンター１００全体の制御を行うための演算処理装置である。
メモリー３３は、ＣＰＵ３２が動作するプログラムを格納する領域や動作する作業領域などを確保する記憶媒体であり、ＲＡＭ、ＥＥＰＲＯＭなどの記憶素子によって構成される。
ＣＰＵ３２は、メモリー３３に格納されているプログラム、および画像処理装置１１０から受信した印刷データに従って、駆動制御部３４を介して印刷部１０、移動部２０を制御する。
【００２９】
駆動制御部３４は、ＣＰＵ３２の制御に基づいて動作するファームウェアＦＷを含み、印刷部１０（ヘッドユニット１１、インク供給部１２）、移動部２０（走査部４０、搬送部５０）の駆動を制御する。駆動制御部３４は、移動制御信号生成回路３５、吐出制御信号生成回路３６、駆動信号生成回路３７などを含む駆動制御回路、これら駆動制御回路を制御するファームウェアＦＷを内蔵するＲＯＭやフラッシュメモリー（図示省略）などから構成されている。
移動制御信号生成回路３５は、印刷データに基づき、ＣＰＵ３２からの指示に従って、移動部２０（走査部４０、搬送部５０）を制御する信号を生成する回路である。
吐出制御信号生成回路３６は、印刷データに基づき、ＣＰＵ３２からの指示に従って、インクを吐出するノズルの選択、吐出する量の選択、吐出するタイミングの制御などをするためのヘッド制御信号を生成する回路である。
駆動信号生成回路３７は、印刷ヘッド１３が備える圧力発生部７２（後述）を駆動する「駆動波形」としての駆動信号ＣＯＭを生成する回路である。駆動信号ＣＯＭ（駆動波形）については後述する。
【００３０】
以上の構成により、プリンター制御部３０は、搬送部５０（供給部５１、搬送ローラー５３）によって印刷領域に供給されたロール紙５に対し、ガイド軸４２に沿って印刷ヘッド１３を支持するキャリッジ４１を走査方向（Ｘ軸方向）移動させながら印刷ヘッド１３からインク滴を吐出する動作と、搬送部５０（搬送ローラー５３）により走査方向と交差する搬送方向（＋Ｙ方向）にロール紙５を移動させる動作とを繰り返すことにより、ロール紙５に所望の画像を形成（記録）する。
【００３１】
＜プリンタードライバーの基本機能＞
図３は、プリンタードライバーの基本機能の説明図である。
ロール紙５への印刷は、画像処理装置１１０からプリンター１００に印刷データが送信されることにより開始される。印刷データは、プリンタードライバーによって生成される。
以下、印刷データの生成処理について、図３を参照しながら説明する。
【００３２】
プリンタードライバーは、アプリケーションから画像データ（例えば、テキストデータやフルカラーのイメージデータなど）を受け取り、プリンター１００が解釈できる形式の印刷データに変換し、印刷データをプリンター１００に出力する。アプリケーションからの画像データを印刷データに変換する際に、プリンタードライバーは、解像度変換処理、色変換処理、ハーフトーン処理、ラスタライズ処理、コマンド付加処理などを行う。
【００３３】
解像度変換処理は、アプリケーションから出力された画像データを、ロール紙５に印刷する際の解像度（印刷解像度）に変換する処理である。例えば、印刷解像度が７２０×７２０ｄｐｉに指定されている場合、アプリケーションから受け取ったベクター形式の画像データを７２０×７２０ｄｐｉの解像度のビットマップ形式の画像データに変換する。解像度変換処理後の画像データの各画素データは、マトリクス状に配置された画素から構成されている。各画素はＲＧＢ色空間の例えば２５６階調の階調値を有している。つまり、解像度変換後の画素データは、対応する画素の階調値を示すものである。
マトリクス状に配置された画素の内の所定の方向に並ぶ１列分の画素に対応する画素データを、ラスタデータと言う。なお、ラスタデータに対応する画素が並ぶ所定の方向は、画像を印刷するときの印刷ヘッド１３の移動方向（走査方向）と対応している。
【００３４】
色変換処理は、ＲＧＢデータをＣＭＹＫ色系空間のデータに変換する処理である。ＣＭＹＫ色とは、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）であり、ＣＭＹＫ色系空間の画像データは、プリンター１００が有するインクの色に対応したデータである。従って、例えば、プリンター１００がＣＭＹＫ色系の１０種類のインクを使用する場合には、プリンタードライバーは、ＲＧＢデータに基づいて、ＣＭＹＫ色系の１０次元空間の画像データを生成する。
この色変換処理は、ＲＧＢデータの階調値とＣＭＹＫ色系データの階調値とを対応づけたテーブル（色変換ルックアップテーブルＬＵＴ）に基づいて行われる。なお、色変換処理後の画素データは、ＣＭＹＫ色系空間により表される例えば２５６階調のＣＭＹＫ色系データである。
【００３５】
ハーフトーン処理は、高階調数（２５６階調）のデータを、プリンター１００が形成可能な階調数のデータに変換する処理である。このハーフトーン処理により、２５６階調を示すデータが、例えば、２階調（ドット有り、無し）を示す１ビットデータや、４階調（ドット無し、小ドット、中ドット、大ドット）を示す２ビットデータに変換される。具体的には、階調値（０〜２５５）とドット生成率が対応したドット生成率テーブルから、階調値に対応するドットの生成率（例えば、４階調の場合は、ドット無し、小ドット、中ドット、大ドットのそれぞれの生成率）を求め、得られた生成率において、ディザ法・誤差拡散法などを利用して、ドットが分散して形成されるように画素データが作成される。
【００３６】
ラスタライズ処理は、マトリクス状に並ぶ画素データ（例えば上記のように１ビットや２ビットのデータ）を、印刷時のドット形成順序に従って並べ替える処理である。ラスタライズ処理には、ハーフトーン処理後の画素データによって構成される画像データを、印刷ヘッド１３（ノズル列）が走査移動しながらインク滴を吐出する各パスに割り付けるパス割り付け処理が含まれる。パス割り付けが完了すると、印刷画像を構成する各ラスタラインを形成する実際のノズルが割り付けられる。
【００３７】
コマンド付加処理は、ラスタライズ処理されたデータに、印刷方式に応じたコマンドデータを付加する処理である。コマンドデータとしては、例えば媒体の搬送仕様（搬送方向への移動量や速度など）に関わる搬送データなどがある。
プリンタードライバーによるこれらの処理は、ＣＰＵ１１５の制御の元にＡＳＩＣ１１６およびＤＳＰ１１７（図２参照）によって行われ、生成された印刷データは、プリンターインターフェイス部１１９を介してプリンター１００に送信される。
【００３８】
＜ノズル列＞
図４は、印刷ヘッド１３の下面から見た、ノズルの配列の例を示す模式図である。
図４に示すように、印刷ヘッド１３は、各色のインクを吐出するための複数のノズル７４が並んで形成されたノズル列（図４に示す例は、それぞれ♯１〜♯４００の４００個のノズルから成るブラックインクノズル列Ｋ、シアンインクノズル列Ｃ、マゼンタインクノズル列Ｍ、イエローインクノズル列Ｙ、グレーインクノズル列ＬＫ、ライトシアンインクノズル列ＬＣ）を備えている。
【００３９】
各ノズル列の複数のノズル７４は、搬送方向（Ｙ軸方向）に沿って、一定の間隔（ノズルピッチ）でそれぞれ整列して並んでいる。図４において、各ノズル列のノズル７４は、下流側のノズル７４ほど若い番号が付されている（♯１〜♯４００）。つまり、♯１のノズル７４は、♯４００のノズル７４よりも搬送方向の下流側に位置している。各ノズル７４には、各ノズル７４を駆動してインク滴を吐出させるための圧力発生部７２が設けられている。
【００４０】
図５は、印刷ヘッド１３の要部断面図である。
印刷ヘッド１３は、インクを吐出するノズル７４およびノズル７４に対応するように設けられた圧力発生部７２を備えている。
圧力発生部７２は、圧力発生室としてのキャビティ７３、振動板７１、アクチュエーター７７などから構成されている。
【００４１】
キャビティ７３は、ノズル７４に連通し、内部にインクが充填される。
振動板７１は、キャビティ７３を構成する面の少なくとも一部を構成しており（図５に示す例では、キャビティ７３の天井面を構成している。）、振動板７１の変位（撓み）によりキャビティ７３の容積（つまりは内部圧力）が増減する。
アクチュエーター７７は、圧電薄膜７７ａ（ピエゾ素子）、圧電薄膜７７ａの表裏の一方の面を覆うように設けられた電極７７ｂ、圧電薄膜７７ａの表裏の他方の面を覆うように設けられた電極７７ｃなどによって構成されている。アクチュエーター７７は、キャビティ７３との間に振動板７１を挟むように、振動板７１に積層して設けられており、電極７７ｂと電極７７ｃとの間に電圧を印加して圧電薄膜７７ａ（ピエゾ素子）を変形させることにより、振動板７１を撓ませる（撓み振動させる）ことができる。
【００４２】
ノズル７４はノズルプレート７５に形成されている。また、ノズルプレート７５と振動板７１とによって挟まれるように位置するキャビティ基板７６に、キャビティ７３およびこれにインク供給口７９を介して連通するリザーバ７８とが形成されている。リザーバ７８は、インク供給路を介してインクタンク（図示省略）に連通している。
【００４３】
このような構成からなる圧力発生部７２において、電極７７ｂ，７７ｃとの間の電圧レベル（電位）を変化させる駆動信号（駆動波形）を印加することにより、図５の矢印で示すように振動板７１を撓み振動させることで、キャビティ７３内部の圧力を変化させ、キャビティ７３内部のインクを振動させたり、ノズル７４からインク滴を吐出させたりすることができる。
【００４４】
＜印刷ヘッドの駆動制御＞
次に、図６を参照し、印刷ヘッド１３の駆動制御について説明する。図６は、印刷ヘッド１３を駆動する駆動制御系統の構成の例を説明するブロック図である。
前述したように、ヘッドユニット１１は、印刷ヘッド１３、ヘッド制御部１４などにより構成されている。また、駆動制御部３４は、吐出制御信号生成回路３６および駆動信号生成回路３７を備え、ヘッド制御部１４を介して、印刷ヘッド１３を駆動制御する。
より具体的には、駆動制御部３４は、吐出制御信号生成回路３６が生成するヘッド制御信号と駆動信号生成回路３７が生成する駆動信号ＣＯＭとに基づいて、ヘッド制御部１４を介し、各ノズル７４のそれぞれに対応する圧力発生部７２（アクチュエーター７７）を選択的に駆動する。
【００４５】
駆動信号ＣＯＭは、ヘッド制御部１４が、印加する電圧のレベルを変化させて、アクチュエーター７７を駆動し、キャビティ７３内のインクに圧力変動を生じさせることによりノズル７４からインクを吐出させるための基本駆動信号である。すなわち、駆動信号ＣＯＭ（駆動波形）のレベル（ここでは印加電圧レベル）を変化させ、アクチュエーター７７に印加することで、所望の量のインクをノズル７４から吐出させることが可能である。
ヘッド制御信号とは、駆動パルス選択データＳＩ＆ＳＰ、クロック信号ＣＬＫ、ラッチ信号ＬＡＴ、チャンネル信号ＣＨなどである。
駆動パルス選択データＳＩ＆ＳＰは、インク滴を吐出させるべきノズル７４に対応したアクチュエーター７７を指定する画素データＳＩおよび吐出する量に係る駆動信号ＣＯＭの波形パターンデータＳＰを含んでいる。
ラッチ信号ＬＡＴ、チャンネル信号ＣＨは、駆動信号ＣＯＭのタイミングを定める制御信号である。ラッチ信号ＬＡＴで一連の駆動信号ＣＯＭが出力され始め、チャンネル信号ＣＨ毎に駆動パルスＰＳが出力される。
【００４６】
＜インクの吐出駆動＞
次に、インクを吐出させるための駆動について説明する。
ヘッド制御部１４は、図６に示すように、制御回路９０、シフトレジスター９１、ラッチ回路９２、レベルシフター９３、選択スイッチ９４などから構成されている。
ヘッド制御部１４は、制御回路９０で、駆動制御部３４から受信したヘッド制御信号から、波形選択信号ｑ０〜ｑ３を生成する。波形選択信号ｑ０〜ｑ３は、波形パターンデータＳＰ、およびクロック信号ＣＬＫ、ラッチ信号ＬＡＴ、チャンネル信号ＣＨなどタイミング信号に基づいて生成される。波形選択信号ｑ０〜ｑ３を生成するステップの説明は省略する。
【００４７】
シフトレジスター９１には、画素データＳＩが順次入力されると共に、クロック信号ＣＬＫの入力パルスに応じて記憶領域が初段から順次後段にシフトする。ラッチ回路９２は、ノズル数分の画素データＳＩがシフトレジスター９１に格納された後、入力されるラッチ信号ＬＡＴによってシフトレジスター９１の各出力信号をラッチする。ラッチ回路９２に保存された信号は、レベルシフター９３によって次段の選択スイッチ９４をオン／オフ（接続／遮断）できる電圧レベルに変換される。アクチュエーター７７には、レベルシフター９３の出力によって選択スイッチ９４がオンし、駆動信号ＣＯＭが接続される。すなわち、アクチュエーター７７には、駆動パルスＰＳが印加される。
【００４８】
図７は、インクを吐出させるための駆動信号を説明するためのタイミングチャートである。図７に示す駆動パルスＰＳ１〜ＰＳ３は、アクチュエーター７７に印加される駆動信号（駆動波形）であり、インク滴を吐出させるための信号（駆動信号ＣＯＭに基づく信号）を示している。また、図７において、繰り返し周期である期間Ｔ（以下周期Ｔとも言う）は、ノズル７４が１画素分走査方向に移動する期間に対応する。例えば、印刷解像度が７２０ｄｐｉの場合、期間Ｔは、ノズル７４がロール紙５に対して１／７２０インチ移動するための期間に相当する。
【００４９】
ヘッド制御部１４は、駆動パルス選択データＳＩ＆ＳＰおよび波形選択信号ｑ０〜ｑ３に従って駆動信号ＣＯＭから選択的にインクを吐出させるための信号（駆動パルスＰＳ１〜ＰＳ３）をアクチュエーター７７に印加する。すなわち、波形選択信号ｑ０〜ｑ３によって選択的に駆動信号ＣＯＭ（駆動パルスＰＳ１〜ＰＳ３）を印加することによって、１つの画素内に大きさの異なるインク滴を吐出し、複数の階調を表現する。
【００５０】
具体的には、図７に示すように、大ドットの形成時（２ビットの画素データ（ドット階調値）が［１１］の場合）には、期間Ｔ１〜Ｔ３において、波形選択信号ｑ３によって、駆動信号ＣＯＭ（すなわち駆動パルスＰＳ１、駆動パルスＰＳ２および駆動パルスＰＳ３）が選択されてアクチュエーター７７（圧電薄膜７７ａ）に印加される。
中ドットの形成時（ドット階調値が［１０］の場合）には、期間Ｔ１〜Ｔ２において、波形選択信号ｑ２によって、駆動信号ＣＯＭ（すなわち駆動パルスＰＳ１および駆動パルスＰＳ２）が選択され、アクチュエーター７７に印加される。
小ドットの形成時（ドット階調値が［０１］の場合）には、期間Ｔ１において、波形選択信号ｑ１によって、駆動信号ＣＯＭ（すなわち駆動パルスＰＳ１）が選択され、アクチュエーター７７に印加される。
ドットを形成しない時（ドット階調値が［００］の場合）には、期間Ｔに亘って、波形選択信号ｑ０によって、駆動信号ＣＯＭは選択されない。従って、インクを吐出させるための信号は、アクチュエーター７７に印加されない。
【００５１】
＜駆動波形の生成＞
次に、駆動波形としての駆動信号ＣＯＭの生成について説明する。
駆動信号ＣＯＭ（駆動パルスＰＳ１〜ＰＳ３）は、台形波を含む波形で構成されている。駆動信号ＣＯＭ（駆動パルスＰＳ１〜ＰＳ３）は、インク滴を吐出するタイミングおよび１回当たりの吐出量を精度良く制御する必要があるため、台形波、つまり、時間と共にその出力値を変化させることができる波形で構成している。
【００５２】
＜駆動波形生成部（従来技術）＞
図８は、従来技術における駆動信号生成回路３７（以下、本実施形態の駆動信号生成回路３７と区別するために駆動信号生成回路３７ｃと言う）の内部構成を示すブロック図である。
駆動信号生成回路３７ｃは、駆動波形生成部３７１および駆動波形生成部３７１を制御する従来技術における波形制御部３７２（以下、本実施形態の波形制御部３７２と区別するために波形制御部３７２ｃと言う）などから構成されている。
駆動波形生成部３７１は、加算器８３、出力レジスター８４、ＤＡＣ８５などの回路ユニットを備えている。また、波形制御部３７２ｃは、コントローラー８０、シフトレジスター８１、傾きレジスター８２などの回路ユニットを備えている。
駆動信号生成回路３７ｃ（波形制御部３７２ｃ）には、ＣＰＵ３２の制御の下に駆動制御部３４において動作するファームウェアＦＷ（図示省略）によって、クロック信号ＣＬＫ、リセット信号ＲＥＳＥＴ、シリアルデータＳＤが入力される。駆動信号生成回路３７ｃは、これらの信号に基づき、駆動信号ＣＯＭを生成する。
【００５３】
コントローラー８０は、駆動信号生成回路３７ｃが有する各回路ユニット（シフトレジスター８１、傾きレジスター８２、加算器８３、出力レジスター８４、ＤＡＣ８５など）の動作制御を行う。
コントローラー８０は、クロック信号ＣＬＫを受信し、シフトレジスター８１に出力する。シフトレジスター８１は、クロック信号ＣＬＫに基づいて、入力されるシリアルデータＳＤを１８ビットのパラレルデータに変換し、その出力ポートにセットする。シリアルデータＳＤには、取り込む１８ビットデータに先立ち、ファームウェアＦＷがセットする１ビットのスタートビットＳＴが含まれる。コントローラー８０は、スタートビットＳＴの受信をスタートのタイミングとして、引き続く１８ビットデータを取り込むようにクロック信号ＣＬＫをシフトレジスター８１に出力する。
【００５４】
また、コントローラー８０は、スタートビットＳＴを受信する都度、傾きレジスター８２にコマンド信号ＣＭ１を出力する。
コマンド信号ＣＭ１を受信した傾きレジスター８２は、シフトレジスター８１の出力ポートにセットされた１８ビットデータを取り込み、上位の２ビットをステータス信号ＳＴＳとしてコントローラー８０に出力し、下位の１６ビット（データＤＤ１）を加算器８３に出力する。従って、２番目にスタートビットＳＴを受信したタイミングにおいて、最初にシフトレジスター８１の出力ポートにセットされた１８ビットデータに対応する１６ビットデータ（データＤＤ１）が傾きレジスター８２から出力されることになる。
【００５５】
上位２ビットのステータス信号ＳＴＳは、駆動信号ＣＯＭの波形を生成するためのタイミングによって、各回路ユニットに対するコントローラー８０の制御を切り替えるための信号であり、ファームウェアＦＷによって与えられる。
【００５６】
加算器８３に出力された下位１６ビットのデータＤＤ１は、加算器８３の一方の入力に入り、コントローラー８０からのコマンド信号ＣＭ２に応じて他方の入力データＤＤ２と加算される。加算された結果の１６ビットのデータは、一旦、出力レジスター８４に保持され、コマンド信号ＣＭ３を受けて、ＤＡＣ８５に出力される。コマンド信号ＣＭ３は、加算結果の出力タイミングを制御する信号であり、コマンド信号ＣＭ２から僅かに遅れて出力される。
【００５７】
出力された１６ビットのうち、上位の１０ビットは、後段のＤＡＣ８５に入力される。ＤＡＣ８５は、デジタルアナログ変換器であり、入力された１０ビットは、アナログ信号に変換されて、駆動信号ＣＯＭとして出力される。
出力レジスター８４の１６ビットの出力は、加算器８３の他方の入力（ＤＤ２）に戻されており、加算器８３における次の加算に用いられる。つまり、加算器８３は、自らの加算結果（ＤＤ２）と、傾きレジスター８２が出力するデータＤＤ１との加算を、コマンド信号ＣＭ２を受信する都度繰り返す。つまり、加算器８３の出力は、コマンド信号ＣＭ２が出力される周期を単位時間として、この単位時間毎に、傾きレジスター８２の出力値分（データＤＤ１の大きさ）だけ漸増（漸減）していく。すなわち、傾きレジスター８２の出力値（データＤＤ１）は、駆動信号ＣＯＭの駆動波形における波形の傾きに相当する。
【００５８】
コントローラー８０は、加算器８３による加算の累積誤差が大きくなることを防ぐために、駆動信号ＣＯＭの成形周期毎に、出力レジスター８４から出力された１６ビットのうち、下位の６ビットをクリアする（０にする）。このクリアのタイミングは、駆動信号ＣＯＭの成形周期毎に入力されるステータス信号ＳＴＳによってコントロールされる。
【００５９】
なお、ＤＡＣ８５に入力されるデータはデジタルデータであり、データＤＤ１の大きさ）だけ階段状に漸増（漸減）するデータである。これに伴ってＤＡＣ８５の出力波形も階段状になることを防ぐために、ＤＡＣ８５の出力側には、積分回路（図示省略）が更に挿入されている。この積分回路により、駆動信号ＣＯＭは、滑らかに変化する信号として出力される。
【００６０】
図９は、駆動信号ＣＯＭの一例を示す説明図である。図９を参照し、実際の駆動信号ＣＯＭの生成する際の各部の働きについて説明する。
駆動信号ＣＯＭは、各期間Ｔ１〜Ｔ４（図７参照）において、以下に示す７つのフェーズ（Ｐ１〜Ｐ７）から構成されている。
Ｐ１：傾きｇ１＝０で初期電位Ｖ０に保たれる期間
Ｐ２：傾きｇ２（正の値）で高電位Ｖｈまで単調に増加する期間
Ｐ３：傾きｇ３＝０で高電位Ｖｈに保たれる期間
Ｐ４：傾きｇ４（負の値）で低電位Ｖｌまで単調に減少する期間
Ｐ５：傾きｇ５＝０で低電位Ｖｌに保たれる期間
Ｐ６：傾きｇ６（正の値）で初期電位Ｖ０まで単調に増加する期間
Ｐ７：傾きｇ７＝０で初期電位Ｖ０に保たれる期間
【００６１】
ここで、傾きｇｎ（ｎ＝１〜７）は、上述した傾きレジスター８２の出力値（データＤＤ１）に対応する値であり、駆動信号ＣＯＭを単位時間毎に増加（正の値の場合）あるいは減少（負の値の場合）させる電圧値である。傾きｇｎ（ｎ＝１〜７）は、図１０に示す駆動信号生成テーブルとして駆動制御部３４において動作するファームウェアＦＷに記憶されている。傾きｇｎ（以下傾きデータとも言う）は、ファームウェアＦＷによって、駆動信号ＣＯＭの生成時にリアルタイムで入力されるシリアルデータＳＤに含んで、順次、駆動信号生成回路３７ｃに与えられる。
【００６２】
まず、駆動信号ＣＯＭの初期電位Ｖ０は、タイミングｔ０において、コントローラー８０にリセット信号ＲＥＳＥＴを入力することにより設定される。具体的には、コントローラー８０は、リセット信号ＲＥＳＥＴを受信すると、各回路ユニット（シフトレジスター８１、傾きレジスター８２、加算器８３、出力レジスター８４、ＤＡＣ８５など）をリセットし、初期電位Ｖ０（例えば０Ｖ）に対応する値にセットされた出力が、出力レジスター８４からＤＡＣ８５に入力される。なお、コントローラー８０が、各回路ユニットをリセットする信号線は図示を省略している。
【００６３】
また、同時に、シフトレジスター８１には、傾きｇ１を含むデータがセットされる。具体的には、ファームウェアＦＷが、コントローラー８０にリセット信号ＲＥＳＥＴを入力すると同時に、フェーズＰ１にて初期電位Ｖ０が保たれる傾きｇ１＝０を指定するシリアルデータＳＤをシフトレジスター８１に入力する。
【００６４】
次に、ファームウェアＦＷは、タイミングｔ１において、フェーズＰ２にて初期電位Ｖ０を高電位Ｖｈまで単調に増加させるための傾きｇ２（正の値）を指定するシリアルデータＳＤをシフトレジスター８１に入力する。
コントローラー８０は、スタートビットＳＴを受信し、傾きレジスター８２にコマンド信号ＣＭ１を出力する。コマンド信号ＣＭ１を受信した傾きレジスター８２は、シフトレジスター８１の出力ポートにセットされた１８ビットデータ（傾きｇ１＝０を含むデータ）を取り込み、下位の１６ビット（データＤＤ１＝傾きｇ１＝０）を加算器８３に出力する。
【００６５】
次に、シリアルデータＳＤを受信するまでの期間（タイミングｔ１からタイミングｔ２までの期間）、コントローラー８０は、加算器８３にコマンド信号ＣＭ２を、また、出力レジスター８４にコマンド信号ＣＭ３を送信し、初期電位Ｖ０に対してデータＤＤ１（傾きｇ１＝０）の加算を繰り返してＤＡＣ８５から対応する電位（すなわち、初期電位Ｖ０が保たれた電位）を出力する。
【００６６】
次に、ファームウェアＦＷは、タイミングｔ２において、フェーズＰ３にて高電位Ｖｈが保たれる傾きｇ３＝０を指定するシリアルデータＳＤをシフトレジスター８１に入力する。ここで、タイミングｔ２は、ｔ２−ｔ１がフェーズＰ１の期間になるタイミングである。
コントローラー８０は、スタートビットＳＴを受信し、傾きレジスター８２にコマンド信号ＣＭ１を出力する。コマンド信号ＣＭ１を受信した傾きレジスター８２は、シフトレジスター８１の出力ポートにセットされた１８ビットデータ（傾きｇ２（正の値）を含むデータ）を取り込み、下位の１６ビット（データＤＤ１＝傾きｇ２（正の値））を加算器８３に出力する。
【００６７】
次に、シリアルデータＳＤを受信するまでの期間（タイミングｔ２からタイミングｔ３までの期間）、コントローラー８０は、加算器８３にコマンド信号ＣＭ２を、また、出力レジスター８４にコマンド信号ＣＭ３を送信し、初期電位Ｖ０に対してデータＤＤ１（傾きｇ２（正の値））の加算を繰り返してＤＡＣ８５から対応する電位（すなわち、初期電位Ｖ０から単調に増加する電位）を出力する。
【００６８】
次に、ファームウェアＦＷは、タイミングｔ３において、フェーズＰ４にて高電位Ｖｈを低電位Ｖｌまで単調に減少させるための傾きｇ４（負の値）を指定するシリアルデータＳＤをシフトレジスター８１に入力する。ここで、タイミングｔ３は、ｔ３−ｔ２がフェーズＰ２の期間になるタイミングである。具体的には、傾きｇ２（正の値）×単位時間数＝Ｖｈ−Ｖ０となるタイミングである。
コントローラー８０は、スタートビットＳＴを受信し、傾きレジスター８２にコマンド信号ＣＭ１を出力する。コマンド信号ＣＭ１を受信した傾きレジスター８２は、シフトレジスター８１の出力ポートにセットされた１８ビットデータ（傾きｇ３＝０を含むデータ）を取り込み、下位の１６ビット（データＤＤ１＝傾きｇ３＝０）を加算器８３に出力する。
【００６９】
次に、シリアルデータＳＤを受信するまでの期間（タイミングｔ３からタイミングｔ４までの期間）、コントローラー８０は、加算器８３にコマンド信号ＣＭ２を、また、出力レジスター８４にコマンド信号ＣＭ３を送信し、高電位Ｖｈに対してデータＤＤ１（傾きｇ３＝０）の加算を繰り返してＤＡＣ８５から対応する電位（すなわち、高電位Ｖｈが保たれた電位）を出力する。
【００７０】
次に、ファームウェアＦＷは、タイミングｔ４において、フェーズＰ５にて低電位Ｖｌが保たれる傾きｇ５＝０を指定するシリアルデータＳＤをシフトレジスター８１に入力する。ここで、タイミングｔ４は、ｔ４−ｔ３がフェーズＰ３の期間になるタイミングである。
コントローラー８０は、スタートビットＳＴを受信し、傾きレジスター８２にコマンド信号ＣＭ１を出力する。コマンド信号ＣＭ１を受信した傾きレジスター８２は、シフトレジスター８１の出力ポートにセットされた１８ビットデータ（傾きｇ４（負の値）を含むデータ）を取り込み、下位の１６ビット（データＤＤ１＝傾きｇ４（負の値））を加算器８３に出力する。
【００７１】
次に、シリアルデータＳＤを受信するまでの期間（タイミングｔ４からタイミングｔ５までの期間）、コントローラー８０は、加算器８３にコマンド信号ＣＭ２を、また、出力レジスター８４にコマンド信号ＣＭ３を送信し、高電位Ｖｈに対してデータＤＤ１（傾きｇ４（負の値））の加算を繰り返してＤＡＣ８５から対応する電位（すなわち、高電位Ｖｈから単調に減少する電位）を出力する。
【００７２】
次に、ファームウェアＦＷは、タイミングｔ５において、フェーズＰ６にて低電位Ｖｌを初期電位Ｖ０まで単調に増加させるための傾きｇ６（正の値）を指定するシリアルデータＳＤをシフトレジスター８１に入力する。ここで、タイミングｔ５は、ｔ５−ｔ４がフェーズＰ４の期間になるタイミングである。具体的には、傾きｇ４（負の値）×単位時間数＝Ｖｌ−Ｖｈとなるタイミングである。
コントローラー８０は、スタートビットＳＴを受信し、傾きレジスター８２にコマンド信号ＣＭ１を出力する。コマンド信号ＣＭ１を受信した傾きレジスター８２は、シフトレジスター８１の出力ポートにセットされた１８ビットデータ（傾きｇ５＝０を含むデータ）を取り込み、下位の１６ビット（データＤＤ１＝傾きｇ５＝０）を加算器８３に出力する。
【００７３】
次に、シリアルデータＳＤを受信するまでの期間（タイミングｔ５からタイミングｔ６までの期間）、コントローラー８０は、加算器８３にコマンド信号ＣＭ２を、また、出力レジスター８４にコマンド信号ＣＭ３を送信し、低電位Ｖｌに対してデータＤＤ１（傾きｇ５＝０）の加算を繰り返してＤＡＣ８５から対応する電位（すなわち、低電位Ｖｌが保たれた電位）を出力する。
【００７４】
次に、ファームウェアＦＷは、タイミングｔ６において、フェーズＰ７にて初期電位Ｖ０が保たれる傾きｇ７＝０を指定するシリアルデータＳＤをシフトレジスター８１に入力する。ここで、タイミングｔ６は、ｔ６−ｔ５がフェーズＰ５の期間になるタイミングである。
コントローラー８０は、スタートビットＳＴを受信し、傾きレジスター８２にコマンド信号ＣＭ１を出力する。コマンド信号ＣＭ１を受信した傾きレジスター８２は、シフトレジスター８１の出力ポートにセットされた１８ビットデータ（傾きｇ６（正の値）を含むデータ）を取り込み、下位の１６ビット（データＤＤ１＝傾きｇ６（正の値））を加算器８３に出力する。
【００７５】
次に、シリアルデータＳＤを受信するまでの期間（タイミングｔ６からタイミングｔ７までの期間）、コントローラー８０は、加算器８３にコマンド信号ＣＭ２を、また、出力レジスター８４にコマンド信号ＣＭ３を送信し、低電位Ｖｌに対してデータＤＤ１（傾きｇ６（正の値））の加算を繰り返してＤＡＣ８５から対応する電位（すなわち、低電位Ｖｌから単調に増加する電位）を出力する。
【００７６】
次に、ファームウェアＦＷは、タイミングｔ７において、次のフェーズＰ１にて初期電位Ｖ０が保たれる傾きｇ１＝０を指定するシリアルデータＳＤをシフトレジスター８１に入力する。ここで、タイミングｔ７は、ｔ７−ｔ６がフェーズＰ６の期間になるタイミングである。具体的には、傾きｇ６（正の値）×単位時間数＝Ｖ０−Ｖｌとなるタイミングである。
コントローラー８０は、スタートビットＳＴを受信し、傾きレジスター８２にコマンド信号ＣＭ１を出力する。コマンド信号ＣＭ１を受信した傾きレジスター８２は、シフトレジスター８１の出力ポートにセットされた１８ビットデータ（傾きｇ７＝０を含むデータ）を取り込み、下位の１６ビット（データＤＤ１＝傾きｇ７＝０）を加算器８３に出力する。
【００７７】
次に、シリアルデータＳＤを受信するまでの期間（タイミングｔ７から次のタイミングｔ１までの期間）、コントローラー８０は、加算器８３にコマンド信号ＣＭ２を、また、出力レジスター８４にコマンド信号ＣＭ３を送信し、初期電位Ｖ０に対してデータＤＤ１（傾きｇ７＝０）の加算を繰り返してＤＡＣ８５から対応する電位（すなわち、初期電位Ｖ０が保たれた電位）を出力する。
次の周期Ｔにおけるタイミングｔ１からは、上述したタイミングｔ１からの動作を同様に繰り返すし、連続した駆動信号ＣＯＭの波形を生成する。
【００７８】
以上、シリアルデータＳＤとして入力された傾きデータから、駆動信号ＣＯＭが生成されるまでの信号の流れと処理について説明した。このような従来技術による駆動信号ＣＯＭの生成においては、駆動信号ＣＯＭの生成中に（特に高電位の駆動波形を出力中に）何らかの要因（異常）により、駆動信号生成回路３７ｃをリセットしたり、電圧源を遮断したりした場合に、駆動信号ＣＯＭの電位が急激に変動することにより、駆動信号ＣＯＭが印加される圧電薄膜７７ａ（図５参照）の損傷や劣化を招く恐れがあった。
図１１に、駆動信号ＣＯＭの電位が急激に変動する場合の例を示している。図に示す例では、フェーズＰ２のタイミングｔｅにおいて異常（エラー）が検知され、１点鎖線で示すように、駆動信号ＣＯＭの電圧源が遮断されて低電圧Ｖｌ＝０まで急峻な電圧の低下が起こっている様子を示している。通常の駆動信号ＣＯＭの電圧変動に対して、急峻な電圧の変動は、圧電薄膜７７ａに過大なストレスを与え、その損傷や劣化を引き起こす場合がある。
【００７９】
これに対し、このような急峻な電位の変化を防ぐために、電源にキャパシターと抵抗体とからなるＣＲ回路を接続し、電源が遮断される際の電圧の低下を緩やかにする方法がある。しかし、この方法では、電圧を低下させる際の減衰特性が、キャパシターと抵抗体とで構成される回路によって決まってしまうため、状況に応じて印加電圧遮断時の電圧制御を行うなど、適切な異常対応（エラー処理）を行うことができない場合があるという課題があった。また、ファームウェアＦＷにより、リセット時の電圧変化を制御する方法も考えられるが、ファームウェアＦＷによる異常処理（異常停止の処理）への移行時間や異常処理に時間を要してしまうという課題や、異常に起因してファームウェアＦＷ自体が暴走してしまうことにより、所定の異常処理が機能しなくなってしまう場合があるなどの課題があった。
【００８０】
＜駆動信号生成回路＞
これに対し、本実施形態の駆動信号生成回路３７は、波形制御部３７２において、通常駆動時の駆動信号ＣＯＭを生成するために駆動波形生成部３７１に入力される傾きデータ（傾きｇｎ）を記憶する傾きレジスター８２に加え、異常停止時の駆動信号ＣＯＭを生成するために入力される傾きデータ（傾きｇｅ）を記憶する異常処理レジスター８６（図１２参照）を備えている。そして、異常を検知した場合に、波形制御部３７２（コントローラー８０）の制御により、駆動信号ＣＯＭを生成するための駆動波形生成部３７１への入力を、傾きレジスター８２からの入力から異常処理レジスター８６からの入力に切り替える。
なお、本実施形態において、傾きｇｎは本願発明における「第１の値」であり、傾きレジスター８２は「第１記憶部」、傾きｇｅは「第２の値」、異常処理レジスター８６は「第２記憶部」に相当する。また、コントローラー８０は「制御部」に、駆動波形生成部３７１は、「駆動波形生成部」に相当する。
以下に具体的に説明する。
【００８１】
図１２は、本実施形態に係る記録装置（プリンター１００）が備える駆動信号生成回路３７の内部構成を示すブロック図である。
駆動信号生成回路３７は、駆動波形生成部３７１および駆動波形生成部３７１を制御する波形制御部３７２などから構成されている。
波形制御部３７２は、従来技術における波形制御部３７２ｃに加えて、異常処理レジスター８６、切替えスイッチ８７、比較器８８などの回路ユニットを備えている。
【００８２】
異常処理レジスター８６は、異常が検知された場合の駆動信号ＣＯＭを生成するために入力される傾きデータ（第２の値）を記憶する回路ユニットである。異常処理レジスター８６は、異常が検知された場合に、傾きレジスター８２の下位の１６ビットデータ（データＤＤ１）に代わり加算器８３に入力する傾きデータとしてデータＤＤ１ｅ＝傾きｇｅを記憶し、切替えスイッチ８７に接続される出力ポートにセットしている。また、異常処理レジスター８６は、比較器８８からリセット信号ＲＳを受信すると、異常処理レジスター８６の出力ポートをクリアする（０にする）。
データＤＤ１ｅは、駆動信号ＣＯＭの電位を所定の値（後述）まで漸減させる傾きｇｅ（負の値）を与える傾きデータである。傾きｇｅは、駆動信号ＣＯＭの急峻な減衰とならない値として、予め異常処理レジスター８６に記憶されている。
【００８３】
傾きレジスター８２の出力ポートは、駆動信号生成回路３７ｃとは異なり、加算器８３には直接接続されずに切替えスイッチ８７を介して接続されている。
切替えスイッチ８７は、傾きレジスター８２の出力（データＤＤ１）と異常処理レジスター８６の出力（データＤＤ１ｅ）とを切り替えて加算器８３に出力するスイッチとして機能する回路ユニットである。
コントローラー８０は、異常が検知されるとエラー信号ＥＲを受信し、切替えスイッチ８７および比較器８８にエラー信号ＥＲを送出する。異常の検知は、ＣＰＵ３２あるいはファームウェアＦＷによって行われ、エラー信号ＥＲは、ファームウェアＦＷによってコントローラー８０に入力される。
【００８４】
エラー信号ＥＲを受信した切替えスイッチ８７は、直ちに、加算器８３への入力を、傾きレジスター８２からの入力（データＤＤ１）から異常処理レジスター８６からの入力（データＤＤ１ｅ）に切り替える。また、エラー信号ＥＲを受信した比較器８８は、出力レジスター８４から出力される１６ビットデータと、予め比較器８８にセットされた「所定の値」との比較を開始し、出力レジスター８４から出力される１６ビットデータが、所定の値に達した場合に、異常処理レジスター８６にリセット信号ＲＳを送出する機能を有する。所定の値は、例えば、低電圧Ｖｌと同じ値であり、例えば０Ｖである。
【００８５】
図１３は、異常を検知した際の駆動信号生成回路３７の動作を示す波形図である。図１３は、図１１で示した例と同じタイミングｔｅで異常が検知された場合を示している。
異常が検知されるタイミングｔｅまでは、上述した従来技術と同様にフェーズＰ２の波形を出力する。フェーズＰ２は、傾きｇ２（正の値）で高電位Ｖｈまで単調に増加する期間である。従って、傾きレジスター８２には、傾きｇ２（正の値）がセットされ、加算器８３は、傾きｇ２（正の値）の加算を繰り返している。
タイミングｔｅで異常が検知される（コントローラー８０にエラー信号ＥＲが入る）と、コントローラー８０は、切替えスイッチ８７および比較器８８にエラー信号ＥＲを送出する。エラー信号ＥＲを受信した切替えスイッチ８７は、直ちに、加算器８３への入力を、傾きレジスター８２からの入力（データＤＤ１）から異常処理レジスター８６からの入力（データＤＤ１ｅ＝傾きｇｅ）に切り替える。
【００８６】
コントローラー８０は、加算器８３に対するコマンド信号ＣＭ２、出力レジスター８４に対するコマンド信号ＣＭ３の送信を継続する。その結果、駆動信号生成回路３７は、図１３に２点鎖線で示すように、異常が検知されたときの駆動信号ＣＯＭの電位に対してデータＤＤ１ｅ（傾きｇｅ（負の値））の加算を繰り返してＤＡＣ８５から対応する電位（すなわち、単調に減少する電位）を出力する。
【００８７】
エラー信号ＥＲを受信した比較器８８は、出力レジスター８４から出力される１６ビットデータ（単調に減少するデータ）と、予め比較器８８にセットされた所定の値（図１３に示す例では、所定の値＝低電圧Ｖｌ＝０Ｖ）との比較を開始し、出力レジスター８４から出力される１６ビットデータが、所定の値に達した場合に、異常処理レジスター８６にリセット信号ＲＳを送出する。
【００８８】
リセット信号ＲＳを受信した異常処理レジスター８６は、異常処理レジスター８６の出力ポートをクリアする（０にする）。切替えスイッチ８７は、加算器８３への入力を異常処理レジスター８６の入力に維持しているため、加算器８３への入力（データＤＤ１ｅ）が０にクリアされる。コントローラー８０は、加算器８３に対するコマンド信号ＣＭ２、出力レジスター８４に対するコマンド信号ＣＭ３の送信を継続し、所定の値に達した駆動信号ＣＯＭの電位に対してクリアされた値（０）の加算を繰り返す。すなわち、駆動信号ＣＯＭは、略所定の値に維持される。なお、「略」所定の値とするのは、比較器８８の判定からリセット信号ＲＳの認識による異常処理レジスター８６の出力ポートのクリアまでのタイムラグによる影響があるためである。
【００８９】
なお、傾きｇｅは、駆動信号ＣＯＭの急峻な減衰とならない値として、予め設定した値であり、異常処理レジスター８６に記憶されている。リセット信号ＲＳを受信することにより、異常処理レジスター８６の出力ポートはクリアされる（０になる）が、再起動される場合には、リセット信号ＲＳが解除され、再び傾きｇｅの値が異常処理レジスター８６の出力ポートにセットされる。また、再起動される場合には、エラー信号ＥＲも解除され、切替えスイッチ８７は、加算器８３への入力を、異常処理レジスター８６からの入力（データＤＤ１ｅ）から傾きレジスター８２からの入力（データＤＤ１）に切り替える。
「傾きｇｅの値」は、異常処理レジスター８６に備えられるＲＯＭに予め記憶しておく。
【００９０】
また、比較器８８にセットされる「所定の値」は、異常を検知した際に駆動信号ＣＯＭの電位を立ち下げて落ち着かせる目標電位であり、異常処理（メンテナンス作業）における作業者への安全や、異常からの復帰の際に圧電薄膜７７ａにストレスを与えることのない電位であることを考慮して予め設定しておく。「所定の値」は、比較器８８に備えられるＲＯＭに予め記憶しておく。
【００９１】
以上述べたように、本実施形態による記録装置によれば、以下の効果を得ることができる。
異常を検知した場合に、コントローラー８０は、駆動波形生成部３７１への入力を、傾きレジスター８２からの入力から異常処理レジスター８６からの入力に切り替える。つまり、異常を検知した場合に、駆動波形生成部３７１には、異常停止時の駆動信号ＣＯＭを生成するための傾きｇｅが入力されるようになるため、駆動波形生成部３７１に対して、速やかに異常停止時の駆動信号ＣＯＭを生成する動作に移行させることができる。
【００９２】
また、異常停止時の駆動信号ＣＯＭを生成するために駆動波形生成部３７１に入力される傾きｇｅが、駆動信号ＣＯＭの傾きを規定する値を含んでいるため、駆動波形が急峻に変化してしまうことを抑制し制御することができる。その結果、印刷ヘッド１３の劣化や破損を抑制することができる。
【００９３】
また、異常が検知されると、コントローラー８０は、駆動波形生成部３７１への入力を、傾きレジスター８２からの入力から異常処理レジスター８６からの入力に切り替えた後に、駆動信号ＣＯＭのレベルが所定の値になったときに、駆動信号ＣＯＭのレベルを一定の値にする。所定の値を、予め定めることができるため、異常発生時において、印刷ヘッド１３に印加される電圧をより安全な電位に保つようにすることができる。また、異常から復帰させる際に、印刷ヘッド１３に急峻な電圧の変動を与えてしまうことを回避できるようにすることができる。
【００９４】
なお、本発明は、上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。変形例を以下に述べる。ここで、上述した実施形態と同一の構成部位については、同一の符号を使用し、重複する説明は省略している。
【００９５】
（変形例１）
図１４は、変形例１に係る記録装置（プリンター１００）が備える駆動信号生成回路３７の内部構成を示すブロック図である。
実施形態１では、「傾きｇｅの値」は、異常処理レジスター８６に備えられるＲＯＭに予め記憶しておくと説明した。また「所定の値」は、比較器８８に備えられるＲＯＭに予め記憶しておくと説明した。しかしながら、これらの値を、駆動信号生成回路３７の外部から変更できるように構成しても良い。
具体的には、異常処理レジスター８６および比較器８８のそれぞれに、シリアルにロードされるデータをパラレルデータに変換するシフトレジスターと、変換されたパラレルデータを記憶する記憶媒体（例えばフラッシュメモリー）とを備え（図示省略）、駆動信号生成回路３７の外部から、異常処理レジスター８６および比較器８８のそれぞれが備えるフラッシュメモリーに任意のデータを記憶させるように構成する。
【００９６】
異常処理レジスター８６および比較器８８のそれぞれに記憶させるデータ（傾きｇｅおよび所定の値）は、ＣＰＵ３２によって制御されるファームウェアＦＷを介し、シリアルデータＥＲＤに含めてロードすることができる。すなわち、例えば、入力部１１２（図１，図２参照）を介して、任意に設定することができる。
なお、シリアルデータＥＲＤからシリアルデータＥＲＤに含まれる傾きｇｅおよび所定の値をパラレルデータとして変換し記憶媒体（フラッシュメモリー）に記憶させる具体的な方法については、シフトレジスター８１を介して傾きデータを傾きレジスター８２にロードする方法と同等であるため省略する。また、図示においても、コントローラー８０から異常処理レジスター８６および比較器８８のそれぞれに接続される必要な接続線（クロック信号ＣＬＫ線など）を省略している。
【００９７】
本変形例に係る記録装置によれば、上述した実施形態での効果に加えて、以下の効果を得ることができる。
異常停止時の駆動信号ＣＯＭを生成するために駆動波形生成部３７１に入力される傾きｇｅが変更可能であるため、例えば、印刷ヘッド１３の仕様に対応させて、より適切な異常停止時の駆動信号ＣＯＭが生成されるようにすることができる。
また、異常停止時に印刷ヘッド１３に印加される駆動信号ＣＯＭのレベルを変化させる際の到達目標値としての所定の値が変更可能である。そのため、例えば、印刷ヘッド１３の仕様に対応させて、より適切な異常停止処理が行われるように設定することができる。
【符号の説明】
【００９８】
１…印刷システム、５…ロール紙、１０…印刷部、１１…ヘッドユニット、１２…インク供給部、１３…印刷ヘッド、１４…ヘッド制御部、２０…移動部、３０…プリンター制御部、３１…インターフェイス部、３２…ＣＰＵ、３３…メモリー、３４…駆動制御部、３５…移動制御信号生成回路、３６…吐出制御信号生成回路、３７…駆動信号生成回路、４０…走査部、４１…キャリッジ、４２…ガイド軸、５０…搬送部、５１…供給部、５２…収納部、５３…搬送ローラー、５５…プラテン、７１…振動板、７２…圧力発生部、７３…キャビティ、７４…ノズル、７５…ノズルプレート、７６…キャビティ基板、７７…アクチュエーター、７７ａ…圧電薄膜、７８…リザーバ、７９…インク供給口、８０…コントローラー、８１…シフトレジスター、８２…傾きレジスター、８３…加算器、８４…出力レジスター、８５…ＤＡＣ、８６…異常処理レジスター、８７…切替えスイッチ、８８…比較器、９０…制御回路、９１…シフトレジスター、９２…ラッチ回路、９３…レベルシフター、９４…選択スイッチ、１００…プリンター、１１０…画像処理装置、１１１…印刷制御部、１１２…入力部、１１３…表示部、１１４…記憶部、１１５…ＣＰＵ、１１６…ＡＳＩＣ、１１７…ＤＳＰ、１１８…メモリー、１１９…プリンターインターフェイス部、３７１…駆動波形生成部、３７２…波形制御部。
【図１】
2018154069.tif 000003
【図２】
2018154069.tif 000004
【図３】
2018154069.tif 000005
【図４】
2018154069.tif 000006
【図５】
2018154069.tif 000007
【図６】
2018154069.tif 000008
【図７】
2018154069.tif 000009
【図８】
2018154069.tif 000010
【図９】
2018154069.tif 000011
【図１０】
2018154069.tif 000012
【図１１】
2018154069.tif 000013
【図１２】
2018154069.tif 000014
【図１３】
2018154069.tif 000015
【図１４】
2018154069.tif 000016