(57)【要約】【課題】２００℃以上の熱処理に耐えうる高抵抗領域を形成する。【解決手段】半導体装置１０の製造方法は、半導体素子が形成されたｐ型半導体基板１２に水素（Ｈ）イオンを照射し、水素密度が２×１０１５ｃｍ−３以上２×１０１７ｃｍ−３以下となる領域であってイオン照射前のｐ型半導体基板１２よりも抵抗率が高い高抵抗領域３０を形成することと、高抵抗領域３０が形成されたｐ型半導体基板１２を２００℃以上４００℃以下の温度で加熱することと、を備える。【選択図】図１
2018093184.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が形成されたｐ型半導体基板に水素（Ｈ）イオンを照射し、水素密度が５×１０１５ｃｍ−３以上２×１０１７ｃｍ−３以下となる領域であってイオン照射前の前記ｐ型半導体基板よりも抵抗率が高い高抵抗領域を形成することと、
前記高抵抗領域が形成されたｐ型半導体基板を２００℃以上４００℃以下の温度で加熱することと、を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記高抵抗領域は、欠陥密度が１×１０１７ｃｍ−３以上となるように形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記高抵抗領域が形成されたｐ型半導体基板は、２００℃以上３００℃以下の温度で加熱されることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記高抵抗領域は、照射エネルギーが４ＭｅＶ以上１７ＭｅＶ以下、ドーズ量が２×１０１３ｃｍ−２以上２×１０１４ｃｍ−２以下の水素イオン照射により形成されることを特徴とする請求項１から３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記加熱する時間は、１０分以下であることを特徴とする請求項１から４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記イオン照射前のｐ型半導体基板の抵抗率は、１００Ωｃｍ以下であり、前記加熱後の前記高抵抗領域の抵抗率は、５００Ωｃｍ以上であることを特徴とする請求項１から５のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
前記高抵抗領域は、水素密度が前記イオン照射前のｐ型半導体基板のキャリア濃度の１０倍以上５０倍以下の値となるように形成されることを特徴とする請求項１から６のいずれか一項に記載の半導体装置の製造方法。
【請求項８】
前記高抵抗領域は、前記加熱後の導電型がｐ型であることを特徴とする請求項１から７のいずれか一項に記載の半導体装置の製造方法。
【請求項９】
ｐ型半導体基板と、前記ｐ型半導体基板上に設けられる半導体素子と、前記ｐ型半導体基板内に設けられる高抵抗領域と、を備え、
前記高抵抗領域は、水素密度が５×１０１５ｃｍ−３以上２×１０１７ｃｍ−３以下となる領域であって前記ｐ型半導体基板よりも抵抗率が高い領域であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、ＣＭＯＳ技術が向上し、アナログ回路とデジタル回路を混載させたＳｏＣ（System on a Chip）が様々な用途に用いられている。このような混載チップでは、アナログ回路の特性向上のために半導体基板内に高抵抗領域が形成される。例えば、素子領域の裏側から加速エネルギーを変えながらイオン照射を複数回行うことにより、ノイズ低減のための高抵抗領域が形成される（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１１９０３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述の文献では、イオン照射により形成した高抵抗領域に２００℃以上の熱処理を加えると、抵抗率の顕著な低下が生じることが報告されており、抵抗率の安定化を目的として２００℃以下の熱処理を加えることが望ましい旨が記載されている。しかしながら、半導体装置の製造工程では、２００℃以上の熱処理を伴う後工程が実行されることがあり、その場合、イオン照射により得られた高抵抗率を維持できなくなってしまう。
【０００５】
本発明のある態様の例示的な目的のひとつは、２００℃以上の熱処理に耐えうる高抵抗領域を形成する技術を提供することにある。
【課題を解決するための手段】
【０００６】
本発明のある態様の半導体装置の製造方法は、半導体素子が形成されたｐ型半導体基板に水素（Ｈ）イオンを照射し、水素密度が２×１０１５ｃｍ−３以上２×１０１７ｃｍ−３以下となる領域であってイオン照射前のｐ型半導体基板よりも抵抗率が高い高抵抗領域を形成することと、高抵抗領域が形成されたｐ型半導体基板を２００℃以上４００℃以下の温度で加熱することと、を備える。
【０００７】
本発明の別の態様は、半導体装置である。この装置は、ｐ型半導体基板と、ｐ型半導体基板上に設けられる半導体素子と、ｐ型半導体基板内に設けられる高抵抗領域と、を備える。高抵抗領域は、水素密度が２×１０１５ｃｍ−３以上２×１０１７ｃｍ−３以下となる領域であってｐ型半導体基板よりも抵抗率が高い領域である。
【０００８】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【０００９】
本発明によれば、２００℃以上の熱処理に耐えうる高抵抗領域を形成できる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態に係る半導体装置の構造を模式的に示す断面図である。
【図２】比較例に係るヘリウム（Ｈｅ）イオン照射および熱処理による抵抗率変化の一例を示すグラフである。
【図３】実施例に係る水素（Ｈ）イオン照射および熱処理による抵抗率変化の一例を示すグラフである。
【図４】別の実施例に係る水素（Ｈ）イオン照射および熱処理による抵抗率変化の一例を示すグラフである。
【図５】熱処理による水素の活性化率を示すグラフである。
【図６】熱処理によるキャリア濃度変化を模式的に示すグラフである。
【図７】水素密度と熱処理による抵抗率変化との関係の一例を示すグラフである。
【図８】水素イオン照射のドーズ量と水素密度の関係の一例を示すグラフである。
【図９】半導体装置の製造方法を模式的に示すフローチャートである。
【発明を実施するための形態】
【００１１】
以下、本発明を実施するための形態について詳細に説明する。なお、以下に述べる構成は例示であり、本発明の範囲を何ら限定するものではない。また、図面の説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、以下の説明において参照する各断面図において、半導体基板やその他の層の厚みや大きさは説明の便宜上のものであり、必ずしも実際の寸法や比率を示すものではない。
【００１２】
図１は、実施の形態に係る半導体装置１０の構造を模式的に示す断面図である。半導体装置１０は、システムＬＳＩやシステム・オン・チップといった集積回路（ＩＣ）である。半導体装置１０は、半導体基板１２と配線層１８とを備える。
【００１３】
半導体基板１２は、抵抗率が１００Ω・ｃｍ以下の低抵抗の半導体基板であり、抵抗率が１〜１００Ω・ｃｍ程度の半導体基板である。半導体基板１２は、例えば、チョクラルスキー（ＣＺ）法により作製されたｐ型のシリコン（Ｓｉ）ウェハである。ＣＺ法により作製されたウェハは、フローティングゾーン（ＦＺ）法等により作製された高抵抗ウェハと比較して抵抗率が低く、安価である。ある実施例において、半導体基板１２の抵抗率は４Ω・ｃｍであり、ｐ型キャリア濃度が３．４×１０１５ｃｍ−３である。
【００１４】
半導体基板１２の主面１４には、第１素子領域２２と第２素子領域２４が設けられる。例えば、第１素子領域２２にはデジタル回路用の第１半導体素子２６が設けられ、第２素子領域２４にはアナログ回路用の第２半導体素子２８が設けられる。第１半導体素子２６および第２半導体素子２８は、例えば、トランジスタやダイオードなどである。第１素子領域２２および第２素子領域２４のそれぞれには、半導体素子を形成するためのウェル領域、ソース／ドレイン領域、コンタクト領域などの不純物拡散層が設けられる。
【００１５】
本明細書において、半導体基板１２の主面１４に直交する方向を上下方向または深さ方向ということがある。また、半導体基板１２の内部において、主面１４に向かう方向を上方向または上側、主面１４と反対の裏面１６に向かう方向を下方向または下側ということがある。また、主面１４に平行する方向を横方向または水平方向ということがある。
【００１６】
半導体基板１２の内部には、高抵抗領域３０が設けられる。高抵抗領域３０は、半導体基板１２のボティ部分よりも抵抗率が高い領域である。高抵抗領域３０は、１００Ω・ｃｍ以上の抵抗率を有し、例えば５００Ω・ｃｍ以上の抵抗率を有し、好ましくは１ｋΩ・ｃｍ以上である。高抵抗領域３０は、トレンチ型高抵抗領域３２とプレーナ型高抵抗領域３４とを含む。
【００１７】
トレンチ型高抵抗領域３２は、第１素子領域２２と第２素子領域２４の間の分離領域２０に設けられ、半導体基板１２の主面１４から裏面１６に向けてある程度の深さを持つように形成される。トレンチ型高抵抗領域３２の深さは、２０μｍ以上であり、好ましくは５０μｍ〜２００μｍ程度である。トレンチ型高抵抗領域３２は、第１素子領域２２や第２素子領域２４に形成される不純物拡散層よりも深い位置に到達するように形成される。トレンチ型高抵抗領域３２は、例えば、デジタル回路からアナログ回路に向かうノイズを遮断してアナログ回路の特性を向上させる機能を有する。
【００１８】
プレーナ型高抵抗領域３４は、第２素子領域２４において水平方向に延在する。プレーナ型高抵抗領域３４は、分離領域２０から第２素子領域２４にわたって水平方向に延在し、トレンチ型高抵抗領域３２と連続した高抵抗領域を形成するように設けられてもよい。プレーナ型高抵抗領域３４は、アナログ回路の直下に形成されることでアナログ回路の特性向上に寄与する。
【００１９】
図示する例では、半導体基板１２の内部にトレンチ型高抵抗領域３２とプレーナ型高抵抗領域３４の双方が形成されているが、変形例においては、トレンチ型高抵抗領域３２およびプレーナ型高抵抗領域３４のいずれか一方のみが設けられてもよい。
【００２０】
高抵抗領域３０は、低抵抗基板である半導体基板１２のボディ部分に水素（Ｈ）イオンを照射することにより形成される。ウェハにイオン照射がなされると、イオンの加速エネルギーに応じた深さまでイオンが到達する。その際、到達した領域を含む近傍では格子欠陥が形成され、結晶の規則性（周期性）が乱れた状態となる。このような格子欠陥が多い領域ではキャリア（電子または正孔）が散乱されやすくなり、キャリアの移動が阻害される。その結果、イオン照射により局所的な格子欠陥が生じた領域では、照射前に比べて抵抗率が上昇する。
【００２１】
イオン照射によって抵抗率が上昇する深さ方向の位置や範囲は、イオン照射の加速エネルギーや照射量を適宜選択することで調整可能である。例えば、イオン照射する際のイオンの加速エネルギーを調整することで高抵抗領域が形成される深さ位置を調整できる。また、イオン照射の加速エネルギーを選択することで、高抵抗領域が形成される深さ位置、深さ方向の範囲（半値幅）や横方向の拡がり幅を調整できる。さらに、加速エネルギーを変化させながら複数回のイオン照射をすることで、深さ方向にわたってより厚い高抵抗領域を形成できる。
【００２２】
本実施の形態では、水素（Ｈ）イオンを１ＭｅＶ以上、１００ＭｅＶ以下の加速エネルギーで照射する。例えば、１価の水素イオン（１Ｈ＋）を４ＭｅＶ、８ＭｅＶ、１７ＭｅＶの加速エネルギーで照射する。このような加速エネルギーのイオンビームを照射する装置として、サイクロトロン方式やバンデグラフ方式の装置が用いられる。このような照射条件を用いることにより、シリコンウェハにおいて半導体基板１２の主面１４の近傍から深さ１００μｍ以上の位置にまでイオンを到達させることができる。
【００２３】
イオン照射により形成される高抵抗領域の抵抗率は、生成される格子欠陥の密度（欠陥密度）に依存する。本発明者らの知見によれば、欠陥密度が１×１０１７ｃｍ−３以上であれば、１ｋΩ・ｃｍ以上の抵抗率を好適に得られることが分かっている。このような欠陥密度は、照射イオンの加速エネルギーが４ＭｅＶ〜１７ＭｅＶであれば、水素イオンの照射量（ドーズ量）を１×１０１３ｃｍ−２以上にすることで実現できる。
【００２４】
このようにして形成される高抵抗領域は、熱処理を加えることにより抵抗率が低下することが知られている。発明者らの知見によれば、イオン照射後の半導体基板１２を２００℃以上に加熱することで抵抗率の低下が見られ、３００℃以上または４００℃以上に半導体基板１２を加熱すると抵抗率が顕著に低下する。これは、熱処理によって格子欠陥が回復して欠陥密度が低下することが原因と考えられる。したがって、イオン照射により高抵抗領域を形成した場合、その後の工程において２００℃以上の熱処理を加えないことが好ましいかもしれない。
【００２５】
一方で、高抵抗領域３０を分離領域２０や第２素子領域２４といった狙い通りの位置に形成するためには、ウェハをダイシングする前、つまり、半導体プロセスにおける後工程より前の段階でイオン照射を実行する必要がある。後工程では、ダイボンディングやワイヤボンディング、樹脂封止といった熱処理がなされ、これらの工程では２００℃〜３００℃程度の温度に半導体基板１２が加熱されうる。そのため、後工程での熱処理により高抵抗領域の抵抗率が低下し、所望の抵抗率（例えば、５００Ω・ｃｍ以上）を維持できないおそれがある。
【００２６】
そこで、本実施の形態では、イオン照射により半導体基板１２に打ち込まれる水素を熱処理により活性化させることで、熱処理後であっても高抵抗領域の抵抗率が維持されるようにする。水素を熱処理により活性化させるとドナー化によりｎ型キャリア濃度が増えるため、ｐ型である半導体基板１２の多数キャリア（ｐ型キャリア）が中性化されて導電率が低下する。例えば、水素の活性化により、半導体基板１２のｐ型キャリア濃度と同程度のｎ型キャリア濃度が得られるようにすることで、半導体基板１２を中性化して抵抗率を上げることができる。
【００２７】
図２は、比較例に係るヘリウム（Ｈｅ）イオン照射および熱処理による抵抗率変化の一例を示すグラフである。比較例では、水素イオン（１Ｈ＋）ではなく、ヘリウムイオン（３Ｈｅ２＋）を用いている。加速エネルギーは２３ＭｅＶであり、ドーズ量は１．０×１０１３ｃｍ−２であり、照射対象は約４Ω・ｃｍのｐ型シリコン基板である。図２は、イオン照射前、イオン照射後（熱処理前）および熱処理後（２００℃、２５０℃、３００℃）の基板の深さ方向の抵抗率分布を示している。図示されるように、熱処理前では６０μｍ程度の深さまで１〜２ｋΩ・ｃｍ程度の高抵抗領域を形成できており、２００℃の熱処理後においてもほぼ同様の抵抗率分布の高抵抗領域が維持できている。しかしながら、２５０℃の熱処理後では、高抵抗領域の抵抗率が１ｋΩ・ｃｍ未満、部分的には５００Ω・ｃｍ未満となっており、３００℃の熱処理後では高抵抗領域の抵抗率が１００Ω・ｃｍ未満となっている。このようにヘリウムを用いてイオン照射した場合には、２００℃を超える熱処理によって高抵抗領域の抵抗率が低下し、３００℃以上の熱処理によって抵抗率が顕著に低下することが分かる。
【００２８】
図３は、実施例に係る水素（Ｈ）イオン照射および熱処理による抵抗率変化の一例を示すグラフである。本実施例は、水素イオン（１Ｈ＋）を照射しており、加速エネルギーは８ＭｅＶであり、ドーズ量は１．０×１０１４ｃｍ−２であり、照射対象は約４Ω・ｃｍのｐ型シリコン基板である。図３は、イオン照射前、イオン照射後（熱処理前）および熱処理後（２５０℃、４００℃）の基板の深さ方向の抵抗率分布を示している。図示されるように、熱処理前では１１０μｍ程度の深さまで１ｋΩ・ｃｍ以上の高抵抗領域を形成できており、２５０℃の熱処理後においてもほぼ同様の抵抗率分布の高抵抗領域を維持できている。また、４００℃の熱処理後においても１０μｍ〜８０μｍの深さにおいて１ｋΩ・ｃｍ以上の高抵抗領域を維持することができている。このように、水素イオンを用いることで、２００℃を超える熱処理または３００℃以上の熱処理が加わる場合であっても、５００Ω・ｃｍ以上、好ましくは１ｋΩ・ｃｍ以上の高抵抗領域を維持できる。
【００２９】
図４は、別の実施例に係る水素（Ｈ）イオン照射および熱処理による抵抗率変化の一例を示すグラフである。本実施例は、図３と同様に水素イオン（１Ｈ＋）を照射しており、加速エネルギーは８ＭｅＶであり、照射対象は約４Ω・ｃｍのｐ型シリコン基板である。本実施例は、図３とは異なるドーズ量を用いており、上述の実施例よりも高ドーズ量の２．６×１０−１４ｃｍ−２としている。図４は、イオン照射前、イオン照射後（熱処理前）および熱処理後（２００℃、３００℃、４００℃）の基板の深さ方向の抵抗率分布を示している。図示されるように、熱処理前では４５μｍ程度の深さまで１ｋΩ・ｃｍ以上の高抵抗領域を形成できており、２００℃の熱処理後においてもほぼ同様の抵抗率分布の高抵抗領域を維持できている。しかしながら、３００℃の熱処理後では深さ１０〜３０μｍ程度の抵抗率が１ｋΩ・ｃｍ未満となり、４００℃の熱処理後では１００Ω・ｃｍ未満となっている。これは、水素イオンのドーズ量を増やしたことにより、水素が過剰にドナー化されて導電型がｐ型からｎ型に反転し、多数キャリアとなったｎ型キャリア濃度の増大によって抵抗率が低下してしまうことが原因と考えられる。
【００３０】
以上の比較例および実施例から、２００℃を超える熱処理後においても高抵抗率（５００Ω・ｃｍ以上）を維持するためには、水素イオンのドーズ量および熱処理の温度を適切に制御することが必要と言える。
【００３１】
図５は、熱処理による水素の活性化率を示すグラフであり、温度と活性化率の関係を示している。図示されるように、２００℃〜４００℃の範囲は、水素の活性化率が低く、温度上昇による活性化率の増加も緩やかである。一方、４００℃を超えると、温度上昇による活性化率の増加率が大きくなり、活性化率の値も１０％を超える。したがって、温度上昇による活性化率の増加が緩やかな２００℃〜４００℃の範囲の熱処理を用いることで、後工程における熱処理の温度に個体差が生じる場合であっても、処理温度の違いによる抵抗率の顕著な変化を抑えることができる。
【００３２】
図６は、熱処理によるキャリア濃度変化を模式的に示すグラフであり、異なる三つの水素密度について、熱処理によりドナー化されるｎ型キャリア濃度の値を模式的に示す。Ａは、水素密度が５×１０１６ｃｍ−３であり、図３の実施例（エネルギー：８ＭｅＶ，ドーズ量：１．０×１０１４ｃｍ−２）に対応する。Ｂは、水素密度が１．３×１０１７ｃｍ−３であり、図４の実施例（エネルギー：８ＭｅＶ，ドーズ量：２．６×１０１４ｃｍ−２）に対応する。Ｃは、水素密度が５×１０１５ｃｍ−３であり、Ｄは、水素密度が２．５×１０１６ｃｍ−３である。なお、グラフ中の破線は、半導体基板中のｐ型キャリア濃度を示しており、３．４×１０１５ｃｍ−３である。
【００３３】
Ａの場合、２００℃においてｎ型キャリア濃度が１．０×１０１５ｃｍ−３程度となり、３３０℃程度において基板のｐ型キャリア濃度と同じ３．４×１０１５ｃｍ−３程度となり、４００℃において６．０×１０１５ｃｍ−３程度となる。その結果、格子欠陥の回復による抵抗率低下が顕著となる２５０℃〜４００℃の範囲で、ｐ型キャリア濃度とｎ型キャリア濃度が同程度となり、基板の中性化による高抵抗率化を実現できる。その結果、図３に示すように、２００℃〜４００℃の熱処理を加えたとしても１ｋΩ・ｃｍ以上の高抵抗を維持できる。
【００３４】
Ｂの場合、２００℃においてｎ型キャリア濃度が２．６×１０１５ｃｍ−３程度となり、２３０℃程度において基板のｐ型キャリア濃度と同じ３．４×１０１５ｃｍ−３程度となり、３００℃程度において基板のｐ型キャリア濃度の２倍の６．８×１０１５ｃｍ−３程度となり、３５０℃以上において１．０×１０１６ｃｍ−３以上となる。その結果、図４に示すように、３００℃以上の熱処理がなされると基板のｎ型反転により抵抗率が低下し、４００℃の熱処理がなされると基板の抵抗率がさらに低下する。
【００３５】
Ｃの場合、水素密度がＡの０．１倍であるため、水素のドナー化に起因するキャリア濃度が少なく、４００℃以上の熱処理を加えても基板のｐ型キャリア濃度（３．４×１０１５ｃｍ−３）に達しない。その結果、２００℃〜４００℃の熱処理を加えたとしても基板の中性化は生じず、欠陥密度の減少による抵抗率の低下のみが生じると考えられる。Ｄの場合も同様、水素密度がＡの０．５倍であり、２００℃〜４００℃の熱処理を加えたとしても基板のｐ型キャリア濃度（３．４×１０１５ｃｍ−３）に達しないため、基板の中性化が生じず、欠陥密度の減少による抵抗率の低下のみが生じると考えられる。
【００３６】
図７は、水素密度と熱処理による抵抗率変化との関係の一例を示すグラフであり、図６の条件Ａ，Ｂ，Ｃ，Ｄに対応する抵抗率変化を示す。図示されるように、Ａ（水素密度：５×１０１６ｃｍ−３）の場合、２００℃〜４００℃の範囲において１ｋΩ・ｃｍ以上の高抵抗を維持することができる。Ｂ（水素密度：１．３×１０１７ｃｍ−３）の場合、２００℃〜３００℃の範囲で５００Ω・ｃｍ以上の高抵抗を維持できるが、３５０℃以上において抵抗率が２００Ω・ｃｍ以下になってしまう。Ｃ（水素密度：５×１０１５ｃｍ−３）の場合、２００℃の熱処理では１ｋΩ・ｃｍの高抵抗を維持できているが、熱処理が２００℃超えると抵抗率が顕著に低下し、２５０℃以上の熱処理後において１０Ω・ｃｍ以下となってしまう。これは、水素密度が少ないために中性化のためのｎ型キャリア濃度が不足することが原因と考えられる。また、Ｄ（水素密度：２．５×１０１６ｃｍ−３）の場合、２００℃〜２３０℃の範囲で５００Ω・ｃｍ以上の高抵抗を維持できるが、２５０℃以上において抵抗率が２００Ω・ｃｍ以下になってしまう。
【００３７】
以上の考察から、熱処理後でも高抵抗率を維持するためには、２００℃〜４００℃の温度範囲において半導体基板１２のｐ型キャリア濃度と同程度のｎ型キャリア濃度を実現することが必要である。２００℃〜４００℃の熱処理による水素の活性化率は２％〜１０％程度であるため、半導体基板１２のｐ型キャリア濃度の１０倍〜５０倍程度の水素密度を実現すればよい。一般に、低抵抗（１〜１００Ω・ｃｍ）のｐ型シリコン基板のｐ型キャリア濃度は、１０１４〜１０１６ｃｍ−３であることから、５×１０１５ｃｍ−３以上２×１０−１７ｃｍ−３以下の水素密度を実現できればよい。例えば、ｐ型キャリア濃度が３．４×１０１５ｃｍ−３であれば、３．４×１０１６ｃｍ−３以上１．７×１０−１７ｃｍ−３以下の水素密度が好ましい。
【００３８】
なお、高抵抗領域３０の少なくとも一部の導電型がｎ型に反転すると、高抵抗領域においてｐｎ接合が形成され、半導体基板１２に形成される回路素子の動作に影響を与えるおそれがある。このような影響を抑えるため、水素の活性化によるｎ型キャリア濃度が半導体基板１２のｐ型キャリア濃度を超えないように水素密度の値を制御してもよい。つまり、高抵抗領域３０の導電型がｐ型のままとなるように水素密度と熱処理温度を制御してもよい。
【００３９】
図８は、水素イオン照射のドーズ量と水素密度の関係の一例を示すグラフであり、水素イオンの加速エネルギーを４ＭｅＶ，８ＭｅＶ，１７ＭｅＶとした場合について示す。図示されるように、水素イオンのドーズ量と照射後の水素密度は比例関係にある。また、照射エネルギーが低いほど得られる水素密度は高い。これは、加速エネルギーが低いと水素イオンが注入される深さ方向の範囲が限定され、単位体積あたりの水素注入量が増えるためである。グラフより、５×１０１５ｃｍ−３以上２×１０−１７ｃｍ−３以下の水素密度を実現するためには、４ＭｅＶの場合に１×１０−１３ｃｍ−２以上２×１０−１４ｃｍ−２以下、８ＭｅＶの場合に１×１０−１３ｃｍ−２以上４×１０−１４ｃｍ−２以下、１７ＭｅＶの場合に３．６×１０−１３ｃｍ−２以上１×１０−１５ｃｍ−２以下にすればよい。なお、これらのドーズ量でイオン照射をすれば、１×１０１７ｃｍ−３以上の欠陥密度が得られるため、熱処理前の状態においても５００Ω・ｃｍ以上の高抵抗率を実現することができる。
【００４０】
つづいて、本実施の形態に係る半導体装置１０の製造方法について述べる。図９は、半導体装置１０の製造方法を模式的に示すフローチャートである。まず、ｐ型の半導体基板１２に種々の工程により素子を形成し（Ｓ１０）、半導体基板１２の上に配線層を形成し、形成した素子や配線を保護するための保護膜を形成する（Ｓ１４）。Ｓ１０〜Ｓ１４の工程は、半導体プロセスにおいて「前工程」といわれる工程であり、熱酸化、熱拡散、ＣＶＤ、アニールといった４００℃以上の高温処理がなされうる。つづいて、半導体基板１２に水素イオンを照射して高抵抗領域３０を形成し（Ｓ１６）、半導体基板１２の裏面研磨がなされる（Ｓ１８）。Ｓ１６およびＳ１８の工程は、いわゆる「中間工程」または「ポストパッシベーションプロセス（ＰＰＰ；Post Passivation Process）」といわれる工程である。
【００４１】
つづいて、熱処理を含む後工程（Ｓ２０）がなされ、半導体集積回路として完成する。Ｓ２０の後工程では、例えば、ウェハをダイシングして個片化する工程、個片化されたチップを実装基板上に接着するダイボンド工程、実装基板とチップとをワイヤボンドで結線する工程、チップを樹脂で封止する工程などが含まれる。例えば、ダイボンド工程、ワイヤボンド工程および樹脂封止工程では、２００℃〜３００℃程度の熱処理がなされ、ある実施例において熱処理の最高温度は２６０℃程度である。なお、ボンディングや封止工程とは別に半導体装置１０を加熱するアニール処理がなされてもよい。このアニール処理は、高抵抗領域３０を２００℃以上４００℃以下の所定温度で加熱することにより、高抵抗領域３０の抵抗率を安定化させてもよい。このアニール処理は、１０分以下の比較的短い時間実行すれば十分であり、５分以下、１分以下、または、３０秒以下の時間であってもよい。
【００４２】
以上、本発明を実施の形態にもとづいて説明した。本発明は上記実施の形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。
【００４３】
上述の実施の形態では、水素イオンのみを照射して高抵抗領域３０を形成することとした。変形例においては、水素以外のイオン照射を組み合わせることにより高抵抗領域を形成してもよい。例えば、水素イオン照射により上述の数値範囲の水素密度を実現するとともに、水素以外のイオン種を照射することにより上述の数値の欠陥密度を実現してもよい。ある変形例において、水素イオンとヘリウムイオンの照射を組み合わせることにより、２００℃以上の熱処理が施されても高抵抗（５００Ω・ｃｍ以上）が維持できる高抵抗領域を形成してもよい。
【符号の説明】
【００４４】
１０…半導体装置、１２…半導体基板、１４…主面、１６…裏面、１８…配線層、２０…分離領域、２２…第１素子領域、２４…第２素子領域、２６…第１半導体素子、２８…第２半導体素子、３０…高抵抗領域、３２…トレンチ型高抵抗領域、３４…プレーナ型高抵抗領域。
【図１】
2018093184.tif 000003
【図２】
2018093184.tif 000004
【図３】
2018093184.tif 000005
【図４】
2018093184.tif 000006
【図５】
2018093184.tif 000007
【図６】
2018093184.tif 000008
【図７】
2018093184.tif 000009
【図８】
2018093184.tif 000010
【図９】
2018093184.tif 000011