(57)【要約】      （修正有）【課題】ノーマリオン型半導体スイッチを使用した同期バックコンバータのゲートドライバ回路の効率を改善する。【解決手段】第１のトランジスタ（ＭＯＳＦＥＴ（Ｍ１））および第２のトランジスタ（ＭＯＳＦＥＴ（Ｍ２））は、ノーマリオン型デバイスであり、標準ゲートドライバ（ＧＤ）により駆動される。トップドライバの電源を供給するためにブートストラップコンデンサＣＢを有し、このコンデンサは、前記第２のトランジスタ（ＭＯＳＦＥＴ（Ｍ２））がオンの場合、電源ＶＣＣからダイオードＤＢおよび抵抗ＲＢを介して充電される。【選択図】図１
2018093702.tif 000002
【特許請求の範囲】
【請求項１】
パワーコンバータであって、
ａ）回路中に受動素子を有するゲートドライブシステムを備え、
ｂ）ブートストラップデバイスを用いて構成することで、
ユニポーラ入力電圧からプログラマブルバイポーラ出力電圧を生成することを特徴とするパワーコンバータ。
【請求項２】
前記コンバータは、同期バックコンバータであることを特徴とする請求項１の電力コンバータ。
【請求項３】
前記コンバータは、ノーマリオン型の金属酸化物半導体スイッチを駆動することを特徴とする請求項１のパワーコンバータ。
【請求項４】
前記システムのゲートドライバは、電圧レベルシフタおよび電流ブースタ回路であることを特徴とする請求項１のパワーコンバータ。
【請求項５】
前記受動素子は、
ａ）ドライバシステムのトップドライバ（Ｍ１）とボトムドライバ（Ｍ２）との間の電圧を制御するツェナーと、
ｂ）トランジスタのスイッチング速度を制限する抵抗と、
ｃ）トランジスタの内部入力容量を放電するために必要な負電圧を供給するコンデンサと、
を含むことを特徴とする請求項１のパワーコンバータ。
【請求項６】
前記ブートストラップデバイスは、トップドライバ（Ｍ１）を駆動するために使用されることを特徴とする請求項１のパワーコンバータ。
【請求項７】
前記ブートストラップデバイスは、コンデンサであることを特徴とする請求項１のパワーコンバータ。
【請求項８】
前記コンデンサは、ボトムドライバ（Ｍ２）がオンである場合、電源からダイオードおよび抵抗を介して充電されることを特徴とする請求項７のパワーコンバータ。
【請求項９】
ユニポーラ電圧をバイポーラ電圧に変換する方法であって、前記方法は、請求項１のパワーコンバータを電圧変換回路に接続することを含むことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレクトロニクスの分野に関する。特に、本発明は、金属酸化物ベースの半導体電界効果トランジスタを正常に駆動するために、プログラム可能なバイポーラ電圧を生成することができるゲート駆動システムに関する。本発明は、ブートストラップ技術を用いて同期バックコンバータのトップスイッチとボトムスイッチの両方を駆動することができる。提案されたシステムは、利用可能な正の電源を使用し、ユニポーラの正の電圧を生成する標準外のシェルフドライバを採用する。
【背景技術】
【０００２】
ポイントオブロードコンバータは、低ノイズマージンで高いピーク電流要求に対応する、マイクロコントローラ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）などの特殊集積回路（ＩＣ）を供給するＤＣ／ＤＣスイッチモード電源である。同期バックコンバータは、約６Ｗで、約１５Ｖから約３．３Ｖの範囲の定格を有し、高いＤＣ電圧から低いＤＣ電圧への変換のための負荷コンバータとして広く使用される。従来のバックコンバータは、ポイントオブロードコンバータ用の例えばシリコンベースの電力金属酸化物半導体電界トランジスタ（ＭＯＳＦＥＴ）などのエンハンスメントモード型トランジスタを使用する。同様に、炭化ケイ素ベースの接合型電界効果トランジスタ（ＪＦＥＴ）および窒化ガリウム（ＧａＮ）ベースの高電子移動度トランジスタ（ＨＥＭＴ）のようなワイドバンドギャップデバイスは、優れたスイッチング特性と非常に低いオン状態の電圧降下のために電力半導体デバイスとして有望視されている。
【０００３】
ノーマリオフ型デバイスであるシリコンベースＭＯＳＦＥＴと比較して、ノーマリオン型デバイスは、スイッチをオフにするために負電圧を必要とする。制御回路が正電源のみを有する場合、スイッチトモード電源（ＳＭＰＳ）は、サイズおよびコストが増加し、システムの効率を低下させる負電圧を供給するために必要とされる。
【０００４】
非特許文献１には、ノーマリオン型の炭化ケイ素ＪＦＥＴのための自己電源ゲートドライバが提示されている。
【０００５】
この文献で提供される詳細は、コンバータの入力ＤＣ電圧から電力を引き出す自己電源ゲートドライバ（ＳＰＧＤ）について説明する。使用可能なＤＣ電圧は、正でユニポーラなので、ＳＰＧＤは、スイッチトモード電源（ＳＭＰＳ）を使用して、効率の低下およびサイズおよびコストの増加につながる負電圧を供給する。
【０００６】
他の開示として、非特許文献２がある。
【０００７】
本開示で提供される詳細は、ユニポーラ正のゲートドライバ出力をユニポーラ負電圧パルスに変換して、ノーマリオン型ＧａＮトランジスタを駆動する回路を説明する。スイッチがオン状態である場合、ドライバはゼロ電圧を提供する。正のゲートソース電圧は、オン状態の導通損失を最小限に抑えるために、トランジスタの両端のドレイン・ソース間の電圧降下を確実に小さくするのに必要である。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】“Ｓｅｌｆ  ｐｏｗｅｒｅｄ  ｇａｔｅ  ｄｒｉｖｅｒ  ｆｏｒ  ｎｏｒｍａｌｌｙ  ｏｎ  ｓｉｌｉｃｏｎ  ｃａｒｂｉｄｅ  ｊｕｎｃｔｉｏｎ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒｓ  ｗｉｔｈｏｕｔ  ｅｘｔｅｒｎａｌ  ｐｏｗｅｒ  ｓｕｐｐｌｙ”；  ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ，  Ｖｏｌｕｍｅ：  ２８，  Ｉｓｓｕｅ：  ３，  Ｍａｒｃｈ  ２０１３
【非特許文献２】“Ｅｘｐｅｒｉｍｅｎｔａｌ  Ｖａｌｉｄａｔｉｏｎ  ｏｆ  Ｎｏｒｍａｌｌｙ−Ｏｎ  ＧａＮ  ＨＥＭＴ  ａｎｄ  Ｉｔｓ  Ｇａｔｅ  Ｄｒｉｖｅ  Ｃｉｒｃｕｉｔ  ｉｎ  ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｉｎｄｕｓｔｒｙ  Ａｐｐｌｉｃａｔｉｏｎｓ，  Ｖｏｌｕｍｅ：  ５１，  Ｉｓｓｕｅ：  ３，  Ｍａｙ−Ｊｕｎｅ  ２０１５．
【発明の概要】
【発明が解決しようとする課題】
【０００９】
したがって、ＳＭＰＳを使用することなく、正の電源からバイポーラ電圧を提供することができるゲートドライバ回路が必要である。ノーマリオフ型デバイスのための既存のゲートドライバは、ノーマリオン型デバイスのため、およびノーマリオン型半導体デバイスを有する同期バックコンバータのため、コスト効果の高い製造を利用できるゲートドライバシステムのために再利用することができる。
【課題を解決するための手段】
【００１０】
本発明は、スイッチング電源のような余分な構成部品を使用することなく、ユニポーラ正電源からプログラマブルバイポーラゲート駆動信号を提供することができるノーマリオフ型デバイスおよび受動素子のための標準ゲートドライバを有するノーマリオン型半導体スイッチのためのゲートドライバシステムを開示する。したがって、改善された効率を有する費用対効果の高いシステムを提供する。提案されたシステムは、また同期バックコンバータにおいてトップスイッチを駆動するため、隔離されたＳＭＰＳの必要性を取り除くブートストラップ技術を採用している。
【００１１】
したがって、本発明は、同期バックコンバータのノーマリオン型ＭＯＳＦＥＴの対を駆動するために、標準ゲートドライバにより生成されたユニポーラ電圧をブートストラップ技術とともにプログラマブルバイポーラ電圧に変換する回路に組み込まれた受動素子を有するゲートドライバシステムを含む同期バックコンバータに関する。
【００１２】
本発明の特徴は、添付の図を用いて詳細に理解することができる。しかしながら、添付の図面は、本発明の典型的な実施形態を示しているだけであり、それゆえ、本発明の範囲を限定するものとみなされるべきではないことに留意されたい。
【図面の簡単な説明】
【００１３】
【図１】ユニポーラ正ゲートドライバ（ＧＤ）、正電圧により供給されるブートストラップとともに提案された電圧変換回路を組み込んだ提案されたゲートドライバシステム（ＧＤＳ）の回路図を示す。また、２つのノーマリオン型デバイスを含む同期バックコンバータを実装したＰｏＬコンバータの適用例を示す。
【図２】提案された電圧変換回路の回路図を示す。
【図３】バイポーラゲートドライバにより駆動されるノーマリオン型デバイスの従来のゲートドライブ回路を示す。
【図４】本発明の実施例の写真を示す。
【図５】提案された発明の動作を確認する動作例のセクションで詳細に説明された様々な異なる電気信号のオシロスコープ画面を示す。
【図６】提案された発明の動作を確認する動作例のセクションで詳細に説明された様々な異なる電気信号のオシロスコープ画面を示す。
【発明を実施するための形態】
【００１４】
本発明の実施形態の前述の説明は、例示のために提示されたものである。図面、説明および特許請求の範囲を考慮して、当業者にとって本開示に照らして多くの変更および変形が可能であるので、網羅的であることを意図するものでも、本発明を開示された正確な形態に限定するものでもない。本明細書および添付の特許請求の範囲で使用される単数の”１つの””１つの”および”その”は、文脈上他に明確に指示されない限り、複数の言及を含むことにさらに留意されたい。他に定義されない限り、本明細書で使用される全ての技術用語および学術用語は、当業者によって一般的に理解されるのと同じ意味を有する。
【００１５】
本発明は、電力コンバータに関するものであって、
ａ）回路中に受動素子を有するゲートドライバシステムと、
ｂ）ユニポーラ入力電圧からプログラマブルバイポーラ出力電圧を生成するために、ブートストラップデバイスで構成されることを含む。
【００１６】
本発明の一実施形態では、コンバータは、同期バックコンバータである。
【００１７】
本発明の他の実施形態では、コンバータは、ノーマリオン型の金属酸化物半導体スイッチを駆動する。
【００１８】
本発明のさらに他の実施形態では、システムのゲートドライバは、電圧レベルシフタおよび電流ブースタ回路である。
【００１９】
本発明のさらに他の実施形態では、受動素子は、
ａ）ゲートドライバシステムのトップドライバ（Ｍ１）とボトムドライバ（Ｍ２）との両端の電圧を制御するツェナーと、
ｂ）トランジスタのスイッチング速度を制限する抵抗と、
ｃ）トランジスタの内部入力容量を放電するのに必要な負電圧を供給するコンデンサを含む。
【００２０】
本発明のさらに他の実施形態では、ブートストラップデバイスは、トップドライバ（Ｍ１）を駆動するために使用される。
【００２１】
本発明のさらに他の実施形態では、ブートストラップデバイスは、コンデンサである。
【００２２】
本発明のさらに他の実施形態では、コンデンサは、ボトムドライバ（Ｍ２）がオンの場合、電源からダイオードおよび抵抗を介して充電される。
【００２３】
本発明は、またユニポーラ電圧をバイポーラ電圧に変換する方法に関し、この方法は、本発明の電力コンバータを電圧変換回路に結合することを含む。
【００２４】
本発明は、電力コンバータのスイッチを制御するためのゲートドライバシステムを含む同期バックコンバータを開示する。本発明は、ノーマリオン型スイッチを駆動するのに必要な、ゲートドライバにより生成されるユニポーラ電圧をプログラマブルバイポーラ電圧に変換する受動素子を有する回路を記述する。追加の分離されたスイッチモード電源を必要としないトップＭＯＳＦＥＴを駆動するために、ブートストラップ技術が使用される。本発明の現在の設計は、ノーマリオン型ＭＯＳＦＥＴを駆動するために、バイポーラ電圧を得る付加的なスイッチモード電源の使用を回避する。
【００２５】
図１は、負荷としてマイクロコントローラＩＣを供給する同期バックコンバータ（ＳＢ）の電源回路を有する提案されたゲートドライバシステム（ＧＤＳ）を示す。図１に示すような全体システムを、ポイントオブロードコンバータと呼ぶ。図１では、第１のトランジスタ（ＭＯＳＦＥＴ（Ｍ１））および第２のトランジスタ（ＭＯＳＦＥＴ（Ｍ２））は、ノーマリオン型デバイスである。ＶＤＣは、入力電圧であり、ＶＯは、安定化出力電圧である。ＧＤＳは、ＰＷＭ１およびＰＷＭ２からの信号をデジタル信号として受け取り、２つの正の電圧源ＶＣＣｉおよびＶＣＣにより給電される同期バックコンバータのゲートドライバシステムである。
【００２６】
ＧＤＳは、図１に示すように、標準ゲートドライバ（ＧＤ）を採用する。ゲートドライバ（ＧＤ）は、基本的に電圧レベルシフタおよび電流ブースタ回路である。ＧＤの入力ＰＷＭ２に印加される、グランド（ＧＮＤ）に対してＶＣＣｉの振幅を有するパルスは、ボトムデバイスＭ２を駆動するために、出力ピンＯＰ２において同じグランド（ＶＥＥ２は、グランドに接続される）に対して振幅ＶＣＣのパルスに変換される。同様に、前記第１のトランジスタ（Ｍ１）では、入力ＰＷＭ１のパルスは、ＧＤの出力ピンＯＰ１のピンＶＥＥ１に対して振幅（ＶＣＣ１−ＶＥＥ１）のパルスに変換される。
【００２７】
ボトムドライバは、端子ＶＣＣ２に接続された正電源ＶＣＣを使用する。この電源は、端子ＶＥＥ２に接続されたシステムグランドを基準にする。同様に、端子ＶＥＥ１で参照されるＶＣＣ１の別の電源が必要である。この電源はフローティング状態であり、システムグランドに接続することはできない。したがって、トップＭＯＳＦＥＴ  Ｍ１を駆動するための分離された電源が必要である。ブートストラップコンデンサＣＢは、トップドライバの電源を供給するために使用される。このコンデンサは、前記第２のトランジスタ（ＭＯＳＦＥＴ  Ｍ２）がオンの場合、電源ＶＣＣからダイオードＤＢおよび抵抗ＲＢを介して充電される。ブートストラップコンデンサＣＢの充電経路は、図１の赤色で示される。抵抗ＲＢは、充電電流を制限するために使用され、ダイオードＤＢは、単方向の充電を保証する。これは、ブートストラップについて説明する。この解決策は、トップスイッチを駆動するために分離された電源を必要としない。
【００２８】
ＧＤの出力は、ユニポーラである。例えば、出力ピンＯＰ２では、ハイレベルは、ＶＣＣであり、ローレベルは、グランドまたはゼロである。ノーマリオン型ＭＯＳＦＥＴを駆動するために、この信号は、グランドまたはＶＥＥ２に対してそれぞれレベルＶＰおよび−ＶＮのバイポーラ信号に変換する必要がある。このバイポーラレベルＶＰおよびＶＮは、ＭＯＳＦＥＴ特性に基づいて設計することができる。正の電圧レベルＶＰは、導通損失を生じるデバイスのオン状態の電圧降下に関係する。負の電圧レベルＶＮは、トランジスタの適切なターンオフを保証しなければならない。抵抗（Ｒ１，２）、コンデンサ（Ｃ１，２）およびツェナー（ＺＰ１，２およびＺＮ１，２）の回路は、ユニポーラ電圧をバイポーラ電圧に変換するために使用される。この電圧変換回路は、トップスイッチとボトムスイッチの両方とも同じで図２に示される。
【００２９】
ツェナーＺＰおよびＺＮは、ＭＯＳＦＥＴのゲートソース端子間の正（ＶＰ）および負（−ＶＮ）電圧を制御するために使用される。また、ツェナーは、過渡的な過電圧からゲートソース端子を保護する。コンデンサＣは、ＭＯＳＦＥＴの内部入力容量（ＣｉＳＳ）を放電するために必要な負電圧を供給するために使用される。抵抗Ｒｉｓは、ピークゲート電流を制限し、ゲートソース電圧の立ち上がり時間と立ち下がり時間、つまりＭＯＳＦＥＴのスイッチング速度を制御するために使用される。ターンオンおよびターンオフ過渡現象の間、提案された電圧変換回路では、電力損失が発生する。
【００３０】
図２に示すように、ユニポーラ電圧をバイポーラ電圧に変換するための抵抗（Ｒ）、コンデンサ（Ｃ）およびツェナー（ＺＰおよびＺＮ）からなるＭＯＳＦＥＴの電圧変換回路の動作が、以下に説明される。
【００３１】
トランジスタがオフの場合、ツェナーＺ１は、ブレークダウンモードになり、ＭＯＳＦＥＴのゲートソース端子間に−ＶＮの負電圧を印加する。ゲートドライバ出力電圧は、ゼロで、コンデンサＣは、ＶＮに充電される。スイッチをオンにするには、ＶＣＣの正の電圧がゲートドライバ出力に印加される。この結果、Ｃが充電され、ＭＯＳＦＥＴのゲートソース端子間の電圧も最終的に上昇する。この電圧がＶＰに達する場合、ツェナーＺＰは、ブレークダウンし、ＶＰでゲートソース電圧をクランプする。実際に電圧がＶＰに達するように、Ｃの容量は、Ｃｉｓｓ／（λ−１）、λ＝ＶＣＣ／（ＶＰ＋ＶＮ）より大きくなければならない。寄生インダクタンスのため、ゲートソース端子間の電圧オーバーシュートを避けるために、Ｃの容量は、Ｃｉｓｓ／（λ−１）に近くなければならない。これはまた、ゲート抵抗Ｒの最小損失を保証する。ドライバのピーク電流の可能性があると、ゲート抵抗は、スイッチング時間を最小にするように設計される。ゲート電圧がＶＰにクランプされた後、コンデンサ両端の電圧は、漸近的に（ＶＣＣ−ＶＰ）まで上昇する。スイッチをオフするには、ドライバ出力にゼロを印加してコンデンサを放電させ、ゲートソース電圧を低下させる。ゲートソース電圧が−ＶＮを下回ると、ツェナーＺＮは、ブレークダウンし、ゲートソース電圧を同じレベルにクランプし続ける。コンデンサＣは、ＶＮの電圧まで漸近的に放電する。
【００３２】
現在のゲートドライバ回路の効率と電力密度は、ＭＯＳＦＥＴの内部容量ＣｉＳＳを充放電するＶＰと−ＶＮを印加できるパイポーラゲートドライバ（図３）を使用する標準的なゲートドライバ回路と比較される。バイポーラゲートドライバは、ユニポーラ電源からバイポーラ電圧を生成するために、追加のスイッチモード電源（ＳＭＰＳ）を供給する必要がある。
【００３３】
本発明においてドライバにより供給される電力は、以下のとおりである。
Ｐ＝ｆＫλ（ＶＰ＋ＶＮ）２Ｃｉｓｓ
ここで、ｆはスイッチング周波数であり、λ＝ＶＣＣ／（ＶＰ＋ＶＮ）であり、
Ｋ＝Ｃ（λ−１）／Ｃｉｓｓである。
【００３４】
標準的なゲートドライバ回路の電力損失は、以下のとおりである。
Ｐ＝ｆ（ＶＰ＋ＶＮ）２Ｃｉｓｓ＋ＰＳＭＰＳ
【００３５】
ＰＳＭＰＳは、ＳＭＰＳの追加損失を考慮する。Ｋとλの両方は、１に近づけることができる。これは、追加のＳＭＰＳおよびバイポーラゲートドライバを含む標準的なゲートドライバ回路と比較して、本発明は同様の損失を招くことを示している。これらの回路では、電力損失は、抵抗と無関係である。ブートストラップ回路が標準的なゲートドライバ回路で使用される場合、本発明と比較して同様の損失を生じる。標準的なゲートドライバ回路および本発明は、Ｃｉｓｓを充電または放電するために抵抗（Ｒ）を使用する。本発明は、追加の一対のツェナー（ＺＰ，Ｎ）およびコンデンサ（Ｃ）を有する。しかしながら、標準のゲートドライバ回路には、追加のＳＭＰＳおよび関連するコンポーネントが必要である。追加のブートストラップは、低電力密度につながる標準的な解決策にバイポーラ電圧を供給するために必要とされる。したがって、比較的に、提案された解決策は、より良い出力密度を達成する。本発明は、ＳＭＰＳおよびバイポーラゲートドライバを必要としないので、費用効果が高い。ノーマリオフ型ＭＯＳＦＥＴを備えたＰＯＬに広く使用された、既製品、ユニポーラゲートドライバは、本発明ではユニポーラ電圧を生成するために使用することもできる。
【実施例】
【００３６】
図４は、本発明の実施例を示す。提案されたゲートドライバシステム（図１のＧＤＳ）は、ユニポーラの正電圧パルスでノーマリオフ型デバイスを駆動することができる、市販のゲートドライバ（図１のＧＤ）ＡＤμＭ７２３４が実装される。ＧＤＳは、同期バックコンバータ（図１のＳＢ）の２つのノーマリオン型トランジスタＩＸＴＡ６Ｎ５０Ｄ２（図１のＭ１，Ｍ２）を駆動する。電圧変換回路のパラメータは、次のとおりである。１）抵抗（図２のＲ）＝２５．５Ω、２）コンデンサ（図２のＣ）＝６．８ｎＦ、３）ブレークダウン電圧ＶＰ＝２Ｖの正のツェナー（図２のＺＰ）および４）ブレークダウン電圧ＶＮ＝６Ｖの負のツェナー（図２のＺＮ）。ブートストラップ回路のパラメータは、次のとおりである。１）ブートストラップコンデンサ（図１のＣＢ）０．２２マイクロＦ、２）ブートストラップ抵抗（図１のＲＢ）１．３Ω、３）ブートストラップダイオード（図１のＤＢ）。動作条件は、次のとおりである。入力電圧：１５Ｖ、出力電圧：３Ｖ、出力電力：６Ｗ、スイッチング周波数ｆ：２５０ｋＨｚ。
【００３７】
図５は、色コード赤のユニポーラパルスの端子ＯＰ２およびＶＥＥ２（図１に示す）の両端のＧＤ電圧の出力信号のオシロスコープ画面を示す。これは、レベルゼロおよび１５Ｖのパルスである。正の入力電圧１５Ｖは、ＧＤＳシステムおよび特にＧＤに電源を供給する。提案された電圧変換回路は、このユニポーラパルスをレベル−６Ｖおよび２Ｖのバイポーラパルスに変換し、これをノーマリオン型トランジスタＭ２のゲートソース端子に印加する。この波形も図５に、色コード緑で示される。これにより、電圧変換回路の動作が確認される。図６は、同期バック（ＳＢ）コンバータの典型的な電圧および電流波形を示す。緑は、レベル１５Ｖおよびゼロの極電圧波形（すなわち、ボトムトランジスタＭ２の両端の電圧）である。これにより、ブートストラップ動作を確認するＳＢのトップデバイスとボトムデバイスとの両方の適切なスイッチングが確認される。赤の信号は、フィルタのインダクタ電流であり、最後に、青は、所望の出力または負荷電圧３Ｖである。
【００３８】
したがって、本発明は、同期バックコンバータにおけるノーマリオン型ＭＯＳＦＥＴの対を駆動するために、ブートストラップ技術とともにユニポーラ電圧をバイポーラ電圧に変換するための受動素子を有するゲートドライバシステムを含む同期バックコンバータに関する。
【００３９】
前述の説明は、本発明の性質を理解するために可能にされる。しかしながら、上述の説明および添付の図面は、本発明の典型的な実施形態を示しているだけであり、したがって、他の同等に有効な実施形態と認めることができる本発明の範囲を限定するものとみなされるべきではない。
【００４０】
添付の特許請求の範囲の目的は、本発明の真の精神および範囲内に入るようなそのようなすべての変形および修正を包含することである。
【図１】
2018093702.tif 000003
【図２】
2018093702.tif 000004
【図３】
2018093702.tif 000005
【図４】
2018093702.tif 000006
【図５】
2018093702.tif 000007
【図６】
2018093702.tif 000008
【外国語明細書】
2018093702.tif 000009
2018093702.tif 000010
2018093702.tif 000011
2018093702.tif 000012
2018093702.tif 000013
2018093702.tif 000014
2018093702.tif 000015
2018093702.tif 000016
2018093702.tif 000017
2018093702.tif 000018
2018093702.tif 000019
2018093702.tif 000020
2018093702.tif 000021
2018093702.tif 000022
2018093702.tif 000023
2018093702.tif 000024
2018093702.tif 000025
2018093702.tif 000026