(57)【要約】【課題】画像の品質の向上およびレーザドライバの低コスト化に有利な技術を提供する。【解決手段】レーザ光を発生する発光素子を駆動するためのレーザドライバであって、アナログ信号である入力信号に基づいて、前記発光素子を駆動するための信号を出力信号として生成する信号生成部を備え、前記信号生成部は、トランジスタを有し、該トランジスタの制御端子で前記入力信号を受けて該入力信号を増幅し、前記信号生成部は、前記出力信号が該増幅された信号に比例する信号成分を含むように構成されたことを特徴とする。【選択図】図１
2018043485.tif 000002
【特許請求の範囲】
【請求項１】
レーザ光を発生する発光素子を駆動するためのレーザドライバであって、
アナログ信号である入力信号に基づいて、前記発光素子を駆動するための信号を出力信号として生成する信号生成部を備え、
前記信号生成部は、トランジスタを有し、該トランジスタの制御端子で前記入力信号を受けて該入力信号を増幅し、
前記信号生成部は、前記出力信号が該増幅された信号に比例する信号成分を含むように構成された
ことを特徴とするレーザドライバ。
【請求項２】
レーザ光を発生する発光素子を駆動するためのレーザドライバであって、
アナログ信号である入力信号に基づいて、前記発光素子を駆動するための信号を出力信号として生成する信号生成部を備え、
前記信号生成部は、前記出力信号の信号レベルが、前記入力信号の信号レベルを変数とする２次関数近似に従うように構成された
ことを特徴とするレーザドライバ。
【請求項３】
前記信号生成部は、トランジスタを有し、該トランジスタの制御端子で前記入力信号を受けて該入力信号を増幅することにより前記２次関数近似の信号成分を発生し、該発生した信号成分を用いて前記出力信号を生成する
ことを特徴とする請求項２に記載のレーザドライバ。
【請求項４】
前記トランジスタはＭＯＳトランジスタであり、前記レーザドライバは、該ＭＯＳトランジスタを飽和領域で動作させるバイアス回路をさらに有する
ことを特徴とする請求項１または請求項３に記載のレーザドライバ。
【請求項５】
前記信号生成部は、前記トランジスタと並列に配された第１の要素と、前記トランジスタおよび前記第１の要素に対して直列に配された第２の要素とをさらに有しており、
前記出力信号は、前記第２の要素が示す信号成分を含む
ことを特徴とする請求項１、３及び４のいずれか１項に記載のレーザドライバ。
【請求項６】
前記信号生成部は、前記出力信号を、それが前記第２の要素が示す信号成分に比例するように発生する第３の要素をさらに有する
ことを特徴とする請求項５に記載のレーザドライバ。
【請求項７】
前記信号生成部は、直流信号成分を発生し且つ前記第１の要素に該直流信号成分に比例する信号成分を発生させる第４の要素をさらに有する
ことを特徴とする請求項６に記載のレーザドライバ。
【請求項８】
前記第１の要素から前記第４の要素までの各要素はＭＯＳトランジスタである
ことを特徴とする請求項７に記載のレーザドライバ。
【請求項９】
前記信号生成部が、第１導電型チャネルを形成する複数のＭＯＳトランジスタで構成された第１のトランスリニア回路と、前記第１導電型とは反対の導電型である第２導電型チャネルを形成する複数のＭＯＳトランジスタで構成された第２のトランスリニア回路とを含み、
前記第１のトランスリニア回路は、前記２次関数近似の信号を生成し、
前記第２のトランスリニア回路は、前記第１のトランスリニア回路により生成された前記２次関数近似の信号と、基準信号とを重畳して前記出力信号を出力する
ことを特徴とする請求項１から請求項４のいずれか１項に記載のレーザドライバ。
【請求項１０】
前記信号生成部は、第１導電型チャネルを形成する第１のＭＯＳトランジスタ、第２のＭＯＳトランジスタ、第３のＭＯＳトランジスタおよび第４のＭＯＳトランジスタ、並びに、前記第１導電型とは反対の導電型である第２導電型チャネルを形成する第５のＭＯＳトランジスタ、第６のＭＯＳトランジスタ、第７のＭＯＳトランジスタ、第８のＭＯＳトランジスタおよび第９のＭＯＳトランジスタを有しており、
前記第１のＭＯＳトランジスタは、ソースが第１の電源ノードに接続され、ゲート及びドレインが共に前記第２のＭＯＳトランジスタのソースに接続されるように配され、
前記第２のＭＯＳトランジスタは、ゲート及びドレインが共に第１の定電流源に接続されるように配され、
前記第３のＭＯＳトランジスタは、ドレインが第１ノードに接続され、ソースが第２ノードに接続され、ゲートには前記第２のＭＯＳトランジスタのゲート電圧に前記入力信号の信号レベルが重畳された電圧が供給されるように配され、
前記第４のＭＯＳトランジスタは、ソースが前記第１の電源ノードに接続され、ゲート及びドレインが共に前記第２ノードに接続されるように配され、
前記第５のＭＯＳトランジスタは、ソースが第２の電源ノードに接続され、ゲート及びドレインが共に前記第６のＭＯＳトランジスタのソースに接続されるように配され、
前記第６のＭＯＳトランジスタは、ゲート及びドレインが共に第２の定電流源に接続されるように配され、
前記第７のＭＯＳトランジスタは、ソースが前記第１ノードに接続され、ドレインが前記第２ノードに接続され、ゲートが前記第６のＭＯＳトランジスタのゲート及びドレインに接続されるように配され、
前記第８のＭＯＳトランジスタは、ソースが前記第２の電源ノードに接続され、ゲート及びドレインが共に前記第１ノードに接続されるように配され、
前記第９のＭＯＳトランジスタは、ソースが前記第２の電源ノードに接続され、ゲートが前記第１ノードに接続され、ドレインが前記出力信号を出力する端子となるように配されている
ことを特徴とする請求項１から請求項４のいずれか１項に記載のレーザドライバ。
【請求項１１】
前記信号生成部は、
前記第２のＭＯＳトランジスタのゲートと前記第３のＭＯＳトランジスタのゲートとの間に配されたスイッチと、
前記第１の電源ノードに一端が接続され、前記スイッチと前記第３のＭＯＳトランジスタのゲートとの間のノードに他端が接続されたキャパシタと、
をさらに有し、
前記レーザドライバは、前記キャパシタを充放電するための電流を前記入力信号として発生するユニットをさらに備える
ことを特徴とする請求項１０に記載のレーザドライバ。
【請求項１２】
前記ユニットは、第１の入力端子と第２の入力端子とを有し、かつ、それらの電位差に基づく電流を出力する電圧‐電流コンバータであり、
前記レーザドライバは、第２のスイッチと、一定の電圧を提供するための基準ノードとをさらに備え、
前記第２のスイッチは、前記第１の入力端子を、前記第２のＭＯＳトランジスタのゲートおよび前記基準ノードの一方に接続し、前記第２の入力端子を、前記第２のＭＯＳトランジスタのゲートおよび前記基準ノードの他方に接続する
ことを特徴とする請求項１１に記載のレーザドライバ。
【請求項１３】
前記レーザドライバは、前記第１導電型チャネルを形成する第１０のＭＯＳトランジスタおよび第１１のＭＯＳトランジスタをさらに備え、
前記第１０のＭＯＳトランジスタは、ソースが前記第１の電源ノードに接続され、ゲート及びドレインが共に前記第１１のＭＯＳトランジスタのソースに接続されるように配され、
前記第１１のＭＯＳトランジスタは、ゲート及びドレインが共に前記基準ノードに接続され且つ第３の定電流源に接続されるように配されている
ことを特徴とする請求項１２に記載のレーザドライバ。
【請求項１４】
前記第２のＭＯＳトランジスタの駆動力と、前記第１１のＭＯＳトランジスタの駆動力とは互いに異なると共に、前記第１のＭＯＳトランジスタの駆動力と、前記第１０のＭＯＳトランジスタの駆動力とは互いに異なる
ことを特徴とする請求項１３に記載のレーザドライバ。
【請求項１５】
前記電圧‐電流コンバータである前記ユニットは、前記第１導電型チャネルを形成する第１２のＭＯＳトランジスタおよび第１３のＭＯＳトランジスタ、前記第２導電型チャネルを形成する第１４のＭＯＳトランジスタおよび第１５のＭＯＳトランジスタ、並びに、スイッチトキャパシタを含み、
前記第１２のＭＯＳトランジスタは、ソースが第４の定電流源に接続され、ゲートが前記第１の入力端子として機能するように配され、
前記第１３のＭＯＳトランジスタは、ソースが第５の定電流源に接続され、ゲートが前記第２の入力端子として機能するように配され、
前記第１４のＭＯＳトランジスタは、ソースが前記第２の電源ノードに接続され、ゲート及びドレインが前記第１２のＭＯＳトランジスタのドレインに接続されるように配され、
前記第１５のＭＯＳトランジスタは、ソースが前記第２の電源ノードに接続され、ゲートが前記第１４のＭＯＳトランジスタのゲート及びドレインに接続され、ドレインが第６の定電流源に接続されると共に前記キャパシタの前記他端に接続されるように配され、
前記スイッチトキャパシタは、前記第１２のＭＯＳトランジスタのソースと前記第１３のＭＯＳトランジスタのソースとの間に負荷として作用するように配されている
ことを特徴とする請求項１２から請求項１４のいずれか１項に記載のレーザドライバ。
【請求項１６】
請求項１から請求項１５のいずれか１項に記載のレーザドライバと、
前記発光素子と、
感光体と、
前記レーザドライバにより駆動された前記発光素子からのレーザ光を反射させ、該レーザ光を前記感光体の表面に対して走査させるためのポリゴンミラーと、を具備する
ことを特徴とするレーザプリンタ。
【請求項１７】
ｆθレンズを具備していない
ことを特徴とする請求項１６に記載のレーザプリンタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザドライバおよびレーザプリンタに関する。
【背景技術】
【０００２】
電子写真方式の記録装置であるレーザプリンタは、例えば、レーザ光を発生する発光素子と、感光体と、レーザ光を感光体に走査させるためのポリゴンミラーとを具備する。ポリゴンミラーは、一定の回転速度で回転することによって、発光素子からのレーザ光を反射し、感光体表面に対して走査させる。そのため、レーザ光の照射位置（即ち、光スポット）が感光体表面上のどこに位置しているかによって、走査速度（光スポットの移動速度）が異なりうる。具体的には、感光体表面の端部領域での走査速度は、感光体表面の中央領域での走査速度に比べて速い。
【０００３】
レーザプリンタのなかには、感光体表面における光スポットの位置に関わらず走査速度を一定にするため、ｆθ特性を有するレンズであるｆθレンズをさらに具備するものもある。しかし、このようなレーザプリンタは、装置の大型化やコスト増大の原因となる。よって、ｆθレンズを用いないでレーザプリンタを構成する技術が求められる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−５１１号公報
【特許文献２】特開２００５−２６２５０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ｆθレンズを用いない場合、感光体表面における光スポットの位置によって走査速度が変わるため、レーザ光の光強度を一定（固定値）にすると、感光体表面のレーザ光による照射量（光強度の時間積分値）が光スポットの位置によって変わる。そのため、感光体表面には、不均一なドットの濃度分布が形成され、具体的には、中央領域から離れるほど（端部に近くなるほど）ドットの濃度が低くなり、このことは画像の品質の低下の原因となる。
【０００６】
ここで、特許文献１には、感光体表面の中央領域での光強度を小さく、端部領域での光強度を大きくするレーザドライバが開示されている。具体的には、予め設定された入力電圧（デジタル信号）をデジタルアナログ変換（ＤＡ変換）して、発光素子を駆動するための電流（アナログ信号）を生成する。しかし、特許文献１によると、上記ＤＡ変換を高い精度で実現するためのデジタルアナログコンバータ（ＤＡＣ）をレーザドライバに設ける必要があり、このことは、回路規模の増大、それに伴うコストの増大の原因となりうる。
【０００７】
特許文献２には、ＰＷＭ（パルス幅変調）用の入力信号を用いて、発光素子を駆動するための駆動信号の信号レベルを調整するレーザドライバが開示されている。具体的には、入力信号（デジタル信号）のデューティ比（パルス周期におけるＨレベルの期間）を調整し、ローパスフィルタを用いて該入力信号に基づく信号レベルの駆動信号を生成することにより、駆動信号の信号レベルを調整可能にする。しかし、特許文献２によると、高精度のローパスフィルタや上記デューティ比を調整するための調整回路をレーザドライバに設ける必要があり、このことは、回路規模の増大、それに伴うコストの増大の原因となりうる。
【０００８】
本発明は、画像の品質の向上およびレーザドライバの低コスト化に有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一つの側面はレーザドライバにかかり、前記レーザドライバは、レーザ光を発生する発光素子を駆動するためのレーザドライバであって、アナログ信号である入力信号に基づいて、前記発光素子を駆動するための信号を出力信号として生成する信号生成部を備え、前記信号生成部は、トランジスタを有し、該トランジスタの制御端子で前記入力信号を受けて該入力信号を増幅し、前記信号生成部は、前記出力信号が該増幅された信号に比例する信号成分を含むように構成されたことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、画像の品質の向上およびレーザドライバの低コスト化に有利である。
【図面の簡単な説明】
【００１１】
【図１】レーザプリンタの構成の一例を説明するための図。
【図２】レーザドライバの構成の一例を説明するための図。
【図３】レーザドライバの回路構成の一例を説明するための図。
【図４】レーザドライバの回路構成の一例を説明するための図。
【図５】入力信号の波形と出力信号の波形とを説明するための図。
【図６】レーザドライバの回路構成の一例を説明するための図。
【図７】レーザドライバの回路構成の一部の例を説明するための図。
【発明を実施するための形態】
【００１２】
以下、添付図面を参照しながら本発明の好適な実施形態について説明する。なお、各図は、構造ないし構成を説明する目的で記載されたものに過ぎず、図示された各部材の寸法は必ずしも現実のものを反映するものではない。また、各図において、同一の部材または同一の構成要素には同一の参照番号を付しており、以下、重複する内容については説明を省略する。
【００１３】
図１は、レーザプリンタ（電子写真方式の記録装置、又は、電子写真方式の記録機能を補助的に備える装置）１の構成のうち、記録機能を実現する部分の機構を説明するための模式図である。レーザプリンタ１は、例えば、レーザドライバ１００、発光素子１１、感光体１２、ポリゴンミラー１３、光学系１４、コリメータレンズ１５、センサ１６およびレンズ１７を具備する。
【００１４】
発光素子１１は、半導体レーザ（レーザダイオード）であり、レーザドライバ１００は、発光素子１１を駆動してレーザ光Ｌを発生させる。発光素子１１からのレーザ光Ｌは、コリメータレンズ１５によりビーム形状が整形された後、ポリゴンミラー１３により反射され、光学系１４を通過して、感光体１２の表面に照射される。
【００１５】
ポリゴンミラー１３は、例えば、側面に６つの反射面１３ａを有する６角形の形状である。発光素子１１からのレーザ光Ｌは、この反射面１３ａにおいて、光学系１４に向けて反射される。ポリゴンミラー１３は、一定の回転速度で方向Ｄに回転しており、反射面１３ａでの反射光Ｌの反射方向は、その反射面１３ａの向き（即ち、ポリゴンミラー１３の回転の角度）によって異なる。
【００１６】
光学系１４は、ポリゴンミラー１３からの反射光Ｌを感光体１２に導くためのレンズを含むが、本実施形態では、コスト低減のため、ｆθ特性を有するレンズ（ｆθレンズ）を含まないものとする。或いは、他の実施形態では、光学系１４そのものは配されなくてもよい。
【００１７】
このような構成により、ポリゴンミラー１３からの反射光Ｌは、ポリゴンミラー１３の方向Ｄの回転に伴って、感光体１２の表面を主走査方向ＭＳＤに沿って走査する。なお、ポリゴンミラー１３は、例えば４角形等の他の多角形の形状をとってもよい。
【００１８】
主走査方向ＭＳＤへの反射光Ｌの走査と共に、感光体１２は副走査方向ＳＳＤに回転しており、これにより、感光体１２の表面には、レーザ光Ｌの照射量に応じた電位分布が形成される（潜像）。その後、感光体１２の表面には、電位分布にしたがって着色粉末が付着され（現像）、これを紙等の記録媒体に転写することによって記録（画像形成、印刷）が実現される。
【００１９】
センサ１６およびレンズ１７は、一走査（主走査方向ＭＳＤの１回分の走査）における発光素子１１の駆動の開始のタイミングを決定するための要素である。具体的には、レンズ１７はポリゴンミラー１３からの反射光Ｌを集光し、集光された光Ｌをセンサ１６により検出することによって、発光素子１１の駆動の開始のタイミングを決定する。例えば、センサ１６による光Ｌの検出に応答して同期信号を発生させ、一走査における発光素子１１の駆動制御が開始される。
【００２０】
感光体１２の表面に光Ｌを走査させるための上述の各要素（レーザドライバ１００、発光素子１１、感光体１２、ポリゴンミラー１３、光学系１４、コリメータレンズ１５、センサ１６、レンズ１７等）は、まとめて、光学走査装置１０などと称されてもよい。
【００２１】
ここでは光学系１４にｆθレンズを用いないため、感光体１２の表面におけるレーザ光Ｌの照射位置（即ち、光スポット）の主走査方向ＭＳＤへの移動速度（走査速度）は、一定ではない。即ち、感光体１２の表面の主走査方向ＭＳＤにおける中央領域と端部領域とでは走査速度が異なり、具体的には、端部領域での走査速度は、中央領域での走査速度よりも速い。そのため、レーザ光Ｌの光強度（単位時間あたりの光量）を一定（固定値）にすると、感光体１２の表面のレーザ光による照射量（光強度の時間積分値）は、端部領域では中央領域に比べて小さくなってしまう。このことは、感光体１２の表面にドット（記録により表現可能な最小単位の領域）の不均一な濃度分布をもたらし（具体的には、中央領域から離れるほどドットの濃度が低くなり）、画像の品質の低下の原因となる場合がある。
【００２２】
ここで、
ＶＭＩＮ：中央領域での走査速度、
ＰＭＩＮ：中央領域でのレーザ光Ｌの光強度、
ＶＭＡＸ：端部領域での走査速度、
ＰＭＡＸ：端部領域でのレーザ光Ｌの光強度
とする。このとき、
ＰＭＡＸ＝ＰＭＩＮ×｛１＋（ＶＭＡＸ−ＶＭＩＮ）／ＶＭＩＮ｝
が成立するとよい（式１）。この（式１）は、端部領域では走査速度ＶＭＡＸが中央領域での走査速度ＶＭＩＮより速くなるため、それに相当する分だけ、端部領域でのレーザ光Ｌの光強度ＰＭＡＸを、中央領域でのレーザ光Ｌの光強度ＰＭＩＮよりも大きくすることを示す。なお、この（式１）は、先行技術文献の特許文献１（特開２０１６−５１１号公報）の記載（例えば段落００９４）を考慮したものである。また、上記（式１）について、ここでは説明のため等式を用いて議論するが、ＶＭＡＸ＞ＶＭＩＮ×｛１＋（ＶＭＡＸ−ＶＭＩＮ）／ＶＭＩＮ｝、の不等式を用いてもよい。
【００２３】
ここで、
θ：走査角度（図１の例では、ポリゴンミラー１３の回転角度）、
Ｂ：走査特性係数（図１の例では、光学系１４の構成に基づく係数）
とする。θ＝０は、レーザ光Ｌの照射位置が中央領域である場合を示し、θ＝｜θＭＡＸ｜は、レーザ光Ｌの照射位置が端部領域である場合を示す。このとき、上記（式１）から、
ＰＭＡＸ＝ＰＭＩＮ×（１＋ｔａｎ２（Ｂθ））  ；θ→｜θＭＡＸ｜
と表せる（式２）。
【００２４】
上記（式１）から（式２）への展開には以下を考慮して為されうる。まず、θ＝０のときの反射光Ｌと一致する線（軸）を光軸とし、
Ｙ：像高（光スポットの光軸からのずれ量）、
Ｋ：軸上像高における結像係数
としたとき、
Ｙ＝（Ｋ／Ｂ）×ｔａｎ（Ｂθ）
と表せる。この式の両辺をθで微分すると、
（ｄＹ／ｄθ）＝Ｋ／（ｃоｓ２（Ｂθ））
と表せる。ここで、Ｋは、軸上像高における速度（ｄＹ／ｄθ（θ＝０））であり、上式の両辺をＫ＝ｄＹ／ｄθ（θ＝０）で除すると、
（ｄＹ／ｄθ）／Ｋ＝１／（ｃоｓ２（Ｂθ））
となる。さらに、両辺に「−１」を加えると、
｛（ｄＹ／ｄθ）／Ｋ｝−１＝１／（ｃоｓ２（Ｂθ））−１
＝ｔａｎ２（Ｂθ）
となる。ここで、θ＝｜θＭＡＸ｜では（ｄＹ／ｄθ）＝ＶＭＡＸであり、また、Ｋ＝ｄＹ／ｄθ（θ＝０）、即ち、Ｋ＝ＶＭＩＮであることを考慮すると、
ＶＭＡＸ／ＶＭＩＮ−１＝ｔａｎ２（Ｂθ）  ；θ→｜θＭＡＸ｜
が得られ、これにより、（式１）から（式２）が得られる。
【００２５】
さらに、（式２）をテーラー展開すると、
ＰＭＡＸ≒ＰＭＩＮ×（１＋（Ｂθ）２）  ；θ→｜θＭＡＸ｜
と表せる（式３）。なお、この式展開において、（Ｂθ）４以降の項は微小であるため０と近似する。
【００２６】
上記（式３）は、端部領域でのレーザ光Ｌの光強度ＰＭＡＸが、中央領域でのレーザ光Ｌの光強度ＰＭＩＮを起点に２次関数近似で大きくなるとよいことを示す。即ち、レーザドライバ１００は、レーザ光Ｌの照射位置が感光体１２の表面の中央領域から離れるほどレーザ光Ｌの光強度が２次関数近似で大きくなるように発光素子１１を駆動するとよく、これにより、画像の品質を向上させることができると言える。
【００２７】
以下では、画像の品質の向上およびコストの低減に有利なレーザドライバ１００を、幾つかの実施形態を参照しながら述べる。
【００２８】
（第１実施形態）
図２、図３（ａ）及び図３（ｂ）を参照しながら第１実施形態のレーザドライバ１００を説明する。図２に示されるように、レーザドライバ１００は、信号生成部１１０を備えており、アナログ信号である入力信号ＳＩＧ１を受け、それに基づいて他のアナログ信号である出力信号ＳＩＧ２を生成する。出力信号ＳＩＧ２は、発光素子１１を駆動するための駆動信号である。本実施形態では、信号生成部１１０は、第１の回路部１１１および第２の回路部１１２を含む。
【００２９】
なお、本明細書において、アナログ信号とは、所定の範囲内のいずれかの信号レベル（信号値）を有する信号であり、該所定の範囲内の任意の信号レベルに固定することが可能なものをいう。よって、アナログ信号は、必ずしも特定の信号レベルに固定されなくてもよいが、必要に応じて、目標値に固定することが可能であればよい。
【００３０】
第１の回路部１１１は、例えばＭＯＳトランジスタを有しており、そのゲートで入力信号ＳＩＧ１を受けて入力信号ＳＩＧ１を増幅する。そして、第１の回路部１１１は、該増幅された信号に比例（等倍でも可）する信号成分を含む第１の信号ＳＩＧ１Ａを生成する。第２の回路部１１２は、信号ＳＩＧ１Ａと基準信号（直流信号成分）とを重畳して出力信号ＳＩＧ２を出力する。具体的には、第２の回路部１１２は、信号ＳＩＧ１Ａの信号レベルと基準信号の信号レベル（固定値）とを加算して得られる信号レベルの信号（またはそれに応じた信号）を、出力信号ＳＩＧ２として出力する。
【００３１】
図３（ａ）は、本実施形態に係るレーザドライバ１００の回路構成の１つの実施例を示している。本例では、レーザドライバ１００は、Ｐ型チャネルを形成するＭＯＳトランジスタＭ１１、並びに、Ｎ型チャネルを形成するＭＯＳトランジスタＭ１２及びＭ１３を有する。なお、本例の回路構成の説明において、「Ｎ型」および「Ｐ型」は極性を示すものに過ぎず、これらは、互いに反対の導電型である「第１導電型」および「第２導電型」で説明されてもよい。本明細書では、第１導電型がＮ型であり、第２導電型がＰ型であるが、上述の回路は、これらの極性が逆になるように構成されてもよい（第１導電型をＰ型とし、第２導電型をＮ型としてもよい。）。
【００３２】
ＭＯＳトランジスタＭ１１は、第１の回路部１１１に対応し、ＭＯＳトランジスタＭ１２及びＭ１３は、第２の回路部１１２に対応する。ＭＯＳトランジスタＭ１１及びＭ１２は、第１の電源ノード（接地ノード）ＶＳＳと、第２の電源ノードＶＤＤ（＞ＶＳＳ）との間の経路に直列に配される。具体的には、ＭＯＳトランジスタＭ１１について、ゲートには入力信号ＳＩＧ１が入力され、ソースは電源ノードＶＤＤに接続され、また、ドレインはノードｎ１１に接続される。本例では、入力信号ＳＩＧ１は電圧信号である。
【００３３】
また、ＭＯＳトランジスタＭ１２について、ソースは電源ノードＶＳＳに接続され、ドレイン及びゲートはノードｎ１１に接続される。ノードｎ１１には、電流源ＣＳ０により基準電流Ｉｒｅｆが供給される。即ち、ＭＯＳトランジスタＭ１２は、互いに並列に配されたＭＯＳトランジスタＭ１１及び電流源ＣＳ０に対して、直列に配されている。これにより、ＭＯＳトランジスタＭ１２には、ＭＯＳトランジスタＭ１１のドレイン電流Ｉｖａｒと基準電流Ｉｒｅｆとを重畳した電流が供給される。
【００３４】
また、ＭＯＳトランジスタＭ１３について、ゲートはノードｎ１１に接続され、ソースは電源ノードＶＳＳに接続され、ドレインは出力端子として作用する（出力信号ＳＩＧ２を出力する。）。本例では、出力信号ＳＩＧ２は電流信号である。ＭＯＳトランジスタＭ１３は、ＭＯＳトランジスタＭ１２との間でカレントミラーを形成している。
【００３５】
よって、ＭＯＳトランジスタＭ１２及びＭ１３の駆動力が等しい場合には、ＭＯＳトランジスタＭ１３には、ＭＯＳトランジスタＭ１２に流れる電流量と等しい量の電流Ｉが流れる。ここで、ＭＯＳトランジスタの駆動力は、一般に、所定条件下でのドレイン電流の流れやすさで定義されうる。例えば、ＮＭＯＳトランジスタの場合、駆動力は、ソース及びバックゲート（バルク）に電源ノードＶＳＳの電圧が印加され且つゲート及びドレインに電源ノードＶＤＤの電圧が印加されたときのドレイン電流の大きさである。よって、上述のＭＯＳトランジスタＭ１２及びＭ１３の駆動力が等しい場合とは、これらの構造が実質的に同一であること、具体的には、トランジスタサイズ（ゲート幅／ゲート長の比）及びゲート絶縁膜の膜厚などが互いに等しいことを示す。
【００３６】
ここで、ＭＯＳトランジスタの飽和領域の電流の式は、
ＩＤＳ≒（β／２）×（ＶＧＳ−ＶＴＨ）２
ＩＤＳ：ドレイン電流（ソース‐ドレイン間を通るキャリア数に従う量の電流）
ＶＧＳ：ゲート‐ソース間の電位差
ＶＴＨ：ＭＯＳトランジスタの閾値電圧（導通電圧）
β：ゲート長、ゲート幅、ゲート絶縁膜の膜厚等によって定められる定数
で表されうる（式４）。この（式４）から分かるように、ＩＤＳはＶＧＳを変数とする２次関数近似に従う。
【００３７】
図３のＭＯＳトランジスタＭ１１に着目すると、ＭＯＳトランジスタＭ１１には、入力信号ＳＩＧ１の信号レベルに応じた量のドレイン電流Ｉｖａｒが流れ、ドレイン電流Ｉｖａｒは、入力信号ＳＩＧ１の信号レベルを変数とする２次関数近似に従う。なお、ドレイン電流Ｉｖａｒは、図２を参照しながら述べた信号ＳＩＧ１Ａに対応する。
【００３８】
ＭＯＳトランジスタＭ１２には、ドレイン電流Ｉｖａｒと基準電流Ｉｒｅｆとを重畳した電流（Ｉｖａｒ＋Ｉｒｅｆ）が流れる。そして、ＭＯＳトランジスタＭ１２及びＭ１３の駆動力が互いに等しい場合、ＭＯＳトランジスタＭ１３には、ＭＯＳトランジスタＭ１２の電流量と同じ量の電流（Ｉｖａｒ＋Ｉｒｅｆ）が流れる。
【００３９】
図３（ｂ）は、図３（ａ）のレーザドライバ１００の回路構成の入出力特性（即ち、入力信号ＳＩＧ１と出力信号ＳＩＧ２との関係）を説明するための図である。図３（ｂ）から分かるように、本例によると、信号生成部１０は、出力信号ＳＩＧ２の信号レベルが、入力信号ＳＩＧ１の信号レベルを変数とする２次関数近似に従うように構成されている。即ち、入力信号ＳＩＧ１の信号レベルを時間経過と共に線形に変化させた場合、出力信号ＳＩＧ２の信号レベルは２次関数近似の波形を示す。
【００４０】
このことは、ＭＯＳトランジスタＭ１１の動作に着目して換言すると、ソースフォロワ動作が可能なＭＯＳトランジスタＭ１１の信号増幅作用により、入力信号ＳＩＧが増幅される。そして、出力信号ＳＩＧ２は、該増幅された信号に比例（等倍でも可）する信号成分（本実施形態では信号ＳＩＧ１Ａ）を含むように出力される。このことは、本例では、基準電流Ｉｒｅｆの重畳と、ＭＯＳトランジスタＭ１２及びＭ１３のカレントミラー構成とにより実現される。出力信号ＳＩＧ２は、上記信号ＳＩＧ１Ａに直接的に従う信号成分を含めばよく（即ち、上記２次関数近似の波形となればよく）、出力信号ＳＩＧ２は電圧信号であってもよいし電流信号であってもよい。
【００４１】
なお、本明細書において、２次関数近似とは、所定の近似モデルを用いてＭＯＳトランジスタ（他のトランジスタについても同様。）の電気特性を評価した場合に、そのモデルの式に基づく出力信号の信号レベルが２次関数の曲線を描くものであればよい。よって、出力信号は、２次関数に所定の係数が乗算されたもの、２次関数に定数もしくは１次関数が加算されたもの、又は、これらが組み合わされたものに従う。
【００４２】
以上、本実施形態によると、２次関数近似の波形の出力信号ＳＩＧ２を生成するのに、例えば、デジタルアナログコンバータを設ける必要がなく、また、パルス幅変調（ＰＷＭ）用の入力信号を用いる必要もない。その結果、回路規模の増大やそれに伴うコストの増大を抑制することが可能となる。よって、本実施形態によると、簡易な構成でレーザドライバ１００を実現することが可能になり、低コスト化に有利である。
【００４３】
（第２実施形態）
図４、図５（ａ）及び図５（ｂ）を参照しながら第２実施形態に係るレーザドライバ１００を説明する。図４は、本実施形態に係るレーザドライバ１００が備える信号生成部１１０’の回路構成の例を示している。信号生成部１１０’は、Ｎ型チャネルを形成するＭＯＳトランジスタＭ２１〜Ｍ２４およびＰ型チャネルを形成するＭＯＳトランジスタＭ２５〜Ｍ２９を有する。ＭＯＳトランジスタＭ２１〜Ｍ２４は、図２を参照しながら述べた第１の回路部１１１に対応する第１のトランスリニア回路（第１のＭＯＳトランスリニア回路）１１１’を形成している。ＭＯＳトランジスタＭ２５〜Ｍ２８（及び、付随的にＭＯＳトランジスタＭ２９）は、第２の回路部１１２に対応する第２のトランスリニア回路（第２のＭＯＳトランスリニア回路）１１２’を形成している。
【００４４】
より具体的には、ＭＯＳトランジスタＭ２１（第１のＭＯＳトランジスタ）は、ソースが電源ノードＶＳＳに接続され、ゲート及びドレインが共にＭＯＳトランジスタＭ２２のソースに接続されるように配される。ＭＯＳトランジスタＭ２２（第２のＭＯＳトランジスタ）は、ゲート及びドレインが共に第１の定電流源ＣＳ１に接続されるように配される。ＭＯＳトランジスタＭ２３（第３のＭＯＳトランジスタ）は、ドレインが第１ノードｎ２１に接続され、ソースが第２ノードｎ２２に接続されるように配される。また、ＭＯＳトランジスタＭ２３のゲートには、ＭＯＳトランジスタＭ２２のゲート電圧に、電圧ΔＶが重畳された電圧が供給される。ＭＯＳトランジスタＭ２４（第４のＭＯＳトランジスタ）は、ソースが電源ノードＶＳＳに接続され、ゲート及びドレインが共にノードｎ２２に接続されるように配される。
【００４５】
本実施形態では、重畳電圧ΔＶは、ＭＯＳトランジスタＭ２２のゲート電圧に重畳される外部からの入力電圧であり、図２を参照しながら述べた入力信号ＳＩＧ１に対応する。換言すると、ＭＯＳトランジスタＭ２２のゲート電圧は、重畳電圧ΔＶに付与される（バイアス）ＤＣ成分である。そしてＭＯＳトランジスタＭ２１及びＭ２２並びに第１の電流源ＣＳ１は、ＭＯＳトランジスタＭ２３を飽和領域で動作させるためのバイアス回路を形成する。ＭＯＳトランジスタＭ２２及びＭ２３のサイズ比は、ｍ：１とする（例えば、ＭＯＳトランジスタ２２のゲート幅がＭＯＳトランジスタ２３のゲート幅のｍ倍である。）。
【００４６】
また、ＭＯＳトランジスタＭ２５（第５のＭＯＳトランジスタ）は、ソースが電源ノードＶＤＤに接続され、ゲート及びドレインが共にＭＯＳトランジスタＭ２６のソースに接続されるように配される。ＭＯＳトランジスタＭ２６（第６のＭＯＳトランジスタ）は、ゲート及びドレインが共に第２の定電流源ＣＳ２に接続されるように配される。ＭＯＳトランジスタＭ２７（第７のＭＯＳトランジスタ）は、ソースがノードｎ２１に接続され、ドレインがノードｎ２２に接続され、ゲートがＭＯＳトランジスタＭ２６のゲート及びドレインに接続されるように配される。図中から分かるように、ＭＯＳトランジスタＭ２６とＭＯＳトランジスタＭ２７とはカレントミラーを形成している（ミラー比はｍ：１とし、例えば、ＭＯＳトランジスタ２６のゲート幅がＭＯＳトランジスタ２７のゲート幅のｍ倍である。）。ＭＯＳトランジスタＭ２８（第８のＭＯＳトランジスタ）は、ソースが電源ノードＶＤＤに接続され、ゲート及びドレインが共にノードｎ２１に接続されるように配される。なお、定電流源ＣＳ１及びＣＳ２はいずれも電流量Ｉｒｅｆの電流を提供する。
【００４７】
また、ＭＯＳトランジスタＭ２９（第９のＭＯＳトランジスタ）は、ソースが電源ノードＶＤＤに接続され、ゲートがノードｎ２１に接続され、ドレインが出力電流Ｉを出力する端子となるように配されている。図中から分かるように、ＭＯＳトランジスタＭ２９は、ＭＯＳトランジスタＭ２８とカレントミラーを形成している（ミラー比は１：１とする。）。なお、本実施形態では、出力電流Ｉが発光素子１１に供給する駆動信号であり、図２を参照しながら述べた出力信号ＳＩＧ２に対応する。
【００４８】
即ち、本実施形態では、入力信号である電圧ΔＶを受けたＭＯＳトランジスタＭ２３の電流と、ＭＯＳトランジスタＭ２７の基準電流とを重畳して、ＭＯＳトランジスタＭ２９により出力信号である電流Ｉを出力する構成になっている。
【００４９】
なお、上述の説明において要素１１１’及び１１２’をトランスリニア回路と表現したが、本明細書において、“トランスリニア回路（ＭＯＳトランスリニア回路）”は以下の２つの前提（条件）を満たすものとする。
・ある閉ループを形成するように配された複数のＭＯＳトランジスタが、時計回りの方向（ＣＷ方向）でゲート、ソースの順になる数と、反時計回りの方向（ＣＣＷ方向）でゲート、ソースの順になる数とが互いに等しいこと。
・上記閉ループを形成する複数のＭＯＳトランジスタは、適切な電圧が印加された条件の下で、いずれも飽和領域で動作すること（第１実施形態で例示された（式４）の動作領域に従うこと。）。
【００５０】
上述の回路構成について、以下、詳細に述べる。
【００５１】
◆第１のケース
まず、第１のケースとして重畳電圧ΔＶ＝０の場合（ＭＯＳトランジスタＭ２２及びＭ２３のゲート電圧が互いに等しい場合）を考える。前述のとおり、飽和領域で動作するＭＯＳトランジスタのＶＧＳ−ＩＤＳ特性は（式４）に従うため、
【数５】
2018043485.tif 000003
と表せる（式５）。
【００５２】
上記（式５）を用いて、キルヒホッフの第二法則に従ってトランスリニア回路１１１’及び１１２’のそれぞれについて関係式を求めると、
【数６】
2018043485.tif 000004
が得られる（式６）。上記（式６）の第１式は、トランスリニア回路１１２’のＭＯＳトランジスタＭ２５〜Ｍ２８により形成される閉ループについての関係式である。また、（式６）の第２式は、トランスリニア回路１１１’のＭＯＳトランジスタＭ２１〜Ｍ２４により形成される閉ループについての関係式である。また、定数βＰは、ＰＭＯＳトランジスタについてのβを示し、定数βＮは、ＮＭＯＳトランジスタについてのβを示す。
【００５３】
さらに、上記（式６）により、
【数７】
2018043485.tif 000005
が得られる（式７）。
【００５４】
ここでΔＶ’＝０とすると、ａ＝０．５となり、上記（式７）から、
【数８】
2018043485.tif 000006
となる（式８）。例えばｍ＝２の場合、出力電流Ｉ＝Ｉｒｅｆである。
【００５５】
◆第２のケース
次に、第２のケースとして重畳電圧ΔＶ＜＜０の場合（ＭＯＳトランジスタＭ２３のゲート電圧が十分に低く、ＭＯＳトランジスタＭ２３がオフ状態の場合）を考える。即ち、第２のケースでは、トランスリニア回路１１２’が活性状態である一方で、トランスリニア回路１１１’は非活性状態である。この場合、ａ＝０であるから、上記（式７）の第１式に基づいて、
【数９】
2018043485.tif 000007
が得られる（式９）。なお、例えばｍ＝２の場合、出力電流Ｉ＝０．７２８×Ｉｒｅｆであり、特許文献１（例えば段落００６２〜００６６、図１３）記載の状態（即ち、最軸外像高の輝度を軸上像高の輝度の０．７４倍にした状態）と同等の状態を実現することができる。
【００５６】
◆第３のケース
最後に、第３のケースとして重畳電圧ΔＶ＜０の場合（第１のケースと第２のケースとの間の状態で、ＭＯＳトランジスタＭ２３が弱オン状態の場合）を考える。第３のケースでは、出力電流Ｉは、上記（式８）と（式９）との間の範囲内となる。
【００５７】
上記（式７）に基づいて、変数ａについて解くと、
【数１０】
2018043485.tif 000008
が得られる（式１０）。上記（式１０）は、出力電流ＩをΔＶ’の２次多項式で表せることを示しており、Ｉについて解くと、
【数１１】
2018043485.tif 000009
となる（式１１）。ここで、ΔＶ’＝０のときに前述の（式８）が成立することを考慮すると、上記（式１１）は実際には１つの解を有し、即ち、
【数１２】
2018043485.tif 000010
となる（式１２）。なお、（式１２）及び（式９）から、ΔＶ’＝−Ａ／２のときに両式は等しい。
【００５８】
例えばｍ＝２の場合、ΔＶ’を、−Ａ／２≦ΔＶ’≦０の範囲内において時間経過と共に線形に変化させた場合、出力電流Ｉは、０．７２８×Ｉｒｅｆ≦Ｉ≦Ｉｒｅｆの範囲で２次関数近似の波形を描く。
【００５９】
図５（ａ）は、重畳電圧ΔＶを時間経過と共に線形に変化させる場合のグラフを示している（なお、（式７）より、ΔＶ＝ΔＶ’／（βＮ）１／２である。）。図中において、横軸は時間軸ｔを示し、縦軸は重畳電圧ΔＶを示し、また、期間φ１はΔＶを線形に小さくする期間（０≦ｔ≦Ｔ）を示し、期間φ２はΔＶを線形に大きくする期間（Ｔ≦ｔ≦２Ｔ）を示す。図５（ｂ）は、上記図５（ａ）に対応する出力電流Ｉの波形を示している。図５（ａ）及び図５（ｂ）から分かるように、ΔＶを線形に変化させた場合、出力電流Ｉは２次関数近似の波形を描くことが分かる。
【００６０】
以上、本実施形態によっても、２次関数近似の波形の出力信号を生成することが可能であり、前述の第１実施形態同様の効果が得られる。更に、本実施形態によると、上記（式１２）を参照しながら、第１実施形態で示した（式４）と比較すると分かるように、（式１２）にはＶＴＨが存在しない。よって、装置温度等が変化した場合のＶＴＨ変動に起因する出力電流Ｉの変動量が抑制される。即ち、本実施形態によると、第１実施形態に比べて温度変化等による影響を受けにくい。
【００６１】
（第３実施形態）
図６及び図７を参照しながら第３実施形態に係るレーザドライバ１００を説明する。本実施形態は、主に、前述の第２実施形態の回路構成に、重畳電圧ΔＶ（入力信号に対応）を発生するユニット３００が追加された、という点で異なる。
【００６２】
図６は、本実施形態に係るレーザドライバ１００が備える信号生成部１１０”の回路構成の例を示している。信号生成部１１０”は、ＭＯＳトランジスタＭ２１〜Ｍ２９に対応するＭＯＳトランジスタＭ３１〜Ｍ３９を有する他、スイッチｓｗ１及びｓｗ２、キャパシタＣ１、Ｎチャネル型のＭＯＳトランジスタＭ３１０及びＭ３１１、並びに、ユニット３００を有する。
【００６３】
ＭＯＳトランジスタＭ３１〜Ｍ３４は第１のトランスリニア回路１１１”を形成している。ＭＯＳトランジスタＭ３５〜Ｍ３８（及び、付随的にＭＯＳトランジスタＭ３９）は第２のトランスリニア回路１１２”を形成している。
【００６４】
スイッチｓｗ１は、ＭＯＳトランジスタＭ３２のゲートとＭＯＳトランジスタＭ３３のゲートとの間に配される。キャパシタＣ１は、電源ノードＶＳＳに一端が接続され、スイッチｓｗ１とＭＯＳトランジスタＭ３３のゲートとの間のノードｎ３３に他端が接続されるように、配される。なお、ＭＯＳトランジスタＭ３２のゲートとスイッチｓｗ１とを結ぶノードをノードｎ３４とする。
【００６５】
ユニット３００は、キャパシタＣ１を充放電するための電流を発生する。本実施形態では、ユニット３００は、非反転入力端子（図中において「＋」で示された第１の入力端子）と、反転入力端子（図中において「−」で示された第２の入力端子）とを有する電圧‐電流コンバータ（トランスコンダクタンスアンプ）である。ユニット３００は、非反転入力端子と反転入力端子との間の電位差ＶＤＩＦＦに応じた電流を出力することができる。
【００６６】
非反転入力端子（＋）及び反転入力端子（−）のいずれの電圧が高くてもよい（即ち、ＶＤＩＦＦ＞０、ＶＤＩＦＦ＜０およびＶＤＩＦＦ＝０のいずれの状態でもよい。）。例えば、ユニット３００（電圧‐電流コンバータ）の利得を１／Ｒとすると、ユニット３００はＶＤＩＦＦ／Ｒの電流を出力する。例えば、ＶＤＩＦＦ＞０の場合には正方向の電流が出力され（即ち、キャパシタＣ１を充電し）、ＶＤＩＦＦ＜０の場合には負方向の電流が出力される（即ち、キャパシタＣ１を放電する。）。
【００６７】
ＭＯＳトランジスタＭ３１０（第１０のＭＯＳトランジスタ）は、ソースが電源ノードＶＳＳに接続され、ゲート及びドレインが共にＭＯＳトランジスタＭ３１１のソースに接続されるように配される。ＭＯＳトランジスタＭ３１１（第１１のＭＯＳトランジスタ）は、ゲート及びドレインが共に第３の定電流源ＣＳ３（電流量Ｉｒｅｆ）に接続されるように配される。このような構成により、ＭＯＳトランジスタＭ３１１のゲート及びドレインは、一定の電圧を提供するための基準ノードｎｒｅｆを形成する。
【００６８】
なお、ＭＯＳトランジスタＭ３１とＭＯＳトランジスタＭ３１０とのサイズ比は、１：４とする。また、ＭＯＳトランジスタＭ３２とＭＯＳトランジスタＭ３１１とのサイズ比は、ＭＯＳトランジスタＭ３３を基準として（１として）、ｍ：４ｍとする。ＭＯＳトランジスタＭ３１及びＭ３２に流れる電流量と、ＭＯＳトランジスタＭ３１０及びＭ３１１に流れる電流量とは、いずれも電流量Ｉｒｅｆであり、互いに等しい。これに対して、ＭＯＳトランジスタＭ３１０及びＭ３１１は、それぞれ、ＭＯＳトランジスタＭ３１及びＭ３２に対して４倍大きいサイズ（即ち、駆動力）を有する。そのため、ＭＯＳトランジスタＭ３１１のゲート電圧（基準ノードｎｒｅｆの電圧）と、ＭＯＳトランジスタＭ３２のゲート電圧（ノードｎ３４の電圧）とは互いに異なる。
【００６９】
ここで、第２実施形態で述べた図５を併せて参照すると、時刻ｔ＜０では、スイッチｓｗ１は導通状態（オン状態）であり、キャパシタＣ１は、電流源ＣＳ１からスイッチｓｗ１を介して充電される。よって、時刻ｔ＝０までに、ノードｎ３３の電圧は、ノードｎ３４の電圧と等しくなる。その後（ｔ＝０以降）、スイッチｓｗ１は非導通状態（オフ状態）となる。そして、期間φ１（０≦ｔ≦Ｔ）では、スイッチｓｗ２は、ユニット３００の反転入力端子（−）をノードｎ３４に接続し、且つ、非反転入力端子（＋）を基準ノードｎｒｅｆに接続する。一方、期間φ２（Ｔ≦ｔ≦２Ｔ）では、スイッチｓｗ２は、反転入力端子（−）を基準ノードｎｒｅｆに接続し、且つ、非反転入力端子（＋）をノードｎ３４に接続する。これにより、ユニット３００は、期間φ１では負方向の電流を出力し（キャパシタＣ１を放電し）、期間φ２では正方向の電流を出力する（キャパシタＣ１を充電する）ことができる。このような構成によれば、図５（ａ）で例示した重畳電圧ΔＶ（入力信号に対応）を実現することができる。
【００７０】
より詳細には、期間φ１では、
【数１３】
2018043485.tif 000011
である（式１３）。即ち、ＶＤＩＦＦ＜０である。これにより、キャパシタＣ１は放電され、ノードｎ３３の電圧は時間経過と共に線形に下がる。なお、このときの単位時間あたりの該電圧の減少量（波形の傾き）は（ＶＤＩＦＦ／Ｒ）／Ｃ１である。ここで、期間ＴをＴ＝Ｒ×Ｃ１と設定していれば、期間φ１の終了時（ｔ＝Ｔの時）、ノードｎ３３の電圧低下量（ΔＶ（Ｔ）とする。）は上記（式１３）により、
【数１４】
2018043485.tif 000012
となる（式１４）。なお、この（式１４）のＡは、第２実施形態の（式１０）のＡと同じである。
【００７１】
なお、上記（式１４）の最右辺と、（式７）記載のΔＶ’の定義とを参照すると、時刻ｔ＝ＴにおけるΔＶ’（Ｔ）は、ΔＶ’（Ｔ）＝−Ａ／２となる。これを（式１２）に代入すると、（式９）が得られる。即ち、ｔ＝Ｔでは、出力電流Ｉは（式９）で表され、図５（ｂ）同様となる。ここで、出力電流ＩはβＮの影響を受けず（図５（ｂ）参照）、具体的には、ＶＴＨだけでなくβＮに温度変化等に起因する変動があった場合でも、出力電流Ｉはその影響を受けにくいと言える。
【００７２】
次に、期間φ２では、スイッチｓｗ２による切り替えによって、ユニット３００は期間φ１とは逆の動作を行うため、
【数１５】
2018043485.tif 000013
である（式１５）。即ち、ＶＤＩＦＦ＞０であり、これにより、キャパシタＣ１は充電され、ノードｎ３３の電圧は時間経過と共に線形に上がる。
【００７３】
以上のようにして、ΔＶを線形に変化させ（０≦ｔ≦ＴではΔＶを線形に減少させ、Ｔ≦ｔ≦２ＴではΔＶを線形に増加させ）、２次関数近似の波形の出力電流Ｉを生成することができる。
【００７４】
図７は、ユニット３００の回路構成の一例を示す。ユニット３００は、Ｎ型チャネルのＭＯＳトランジスタＭ３１２及びＭ３１３、Ｐ型チャネルのＭＯＳトランジスタＭ３１４及びＭ３１５、並びに、スイッチトキャパシタＳＷＣを含む。ＭＯＳトランジスタＭ３１２（第１２のＭＯＳトランジスタ）は、ソースが第４の定電流源ＣＳ４に接続され、ゲートが非反転入力端子（＋）として機能するように配される。ＭＯＳトランジスタＭ３１３（第１３のＭＯＳトランジスタ）は、ソースが第５の定電流源ＣＳ５に接続され、ゲートが反転入力端子（−）として機能するように配される。ＭＯＳトランジスタＭ３１４（第１４のＭＯＳトランジスタ）は、ソースが電源ノードＶＤＤに接続され、ゲート及びドレインがＭＯＳトランジスタＭ３１２のドレインに接続されるように配される。
【００７５】
また、ＭＯＳトランジスタＭ３１５（第１５のＭＯＳトランジスタ）は、ソースが電源ノードＶＤＤに接続され、ゲートがＭＯＳトランジスタＭ３１４のゲート及びドレインに接続されるように配される。また、ＭＯＳトランジスタＭ３１５のドレインは、第６の定電流源ＣＳ６に接続されると共にノードｎ３３（キャパシタＣ１の他端）に接続される。なお、定電流源ＣＳ４〜ＣＳ６の電流量はいずれも電流量Ｉｒｅｆ２であるものとする。
【００７６】
スイッチトキャパシタＳＷＣは、ＭＯＳトランジスタＭ３１２のソースとＭＯＳトランジスタＭ３１３のソースとの間に負荷として作用するように配される。スイッチトキャパシタＳＷＣは、例えば、キャパシタＣ２およびスイッチｓｗ３を含み、ＭＯＳトランジスタＭ３１２のソースとＭＯＳトランジスタＭ３１３のソースとを、所定の周波数ｆで交互に、キャパシタＣ２に接続する。スイッチトキャパシタＳＷＣの実効負荷ＲＳＷＣは、ＲＳＷＣ＝（ｆ×Ｃ２）−１と表せる。
【００７７】
ＭＯＳトランジスタＭ３１２のゲート電圧とＭＯＳトランジスタＭ３１３のゲート電圧との差が上記電位差ＶＤＩＦＦであり、このときのユニット３００からの出力電流はＶＤＩＦＦ／ＲＳＷＣである。なお、ＭＯＳトランジスタＭ３１２及びＭ３１３のトランスコンダクタンス（ｇｍ）は十分に大きく、例えば、ｇｍ＞＞（ＲＳＷＣ）−１であるものとする。
【００７８】
前述のＴ＝Ｒ×Ｃ１の設定は、Ｔ＝ＲＳＷＣ×Ｃ１＝Ｃ１／（ｆ×Ｃ２）と表すことができる。キャパシタＣ１及びＣ２は共に同一の半導体基板上に共通の製造プロセスで形成され得、これにより、上記Ｔを所望の値に設定することができ、製造ばらつき等に伴う上記Ｔの設計値（目標値）からのずれを低減することができる。例えば、図１を参照しながら述べたレーザ光Ｌの一走査に要する時間を２００［μｓｅｃ］とした場合、Ｔ＝１００［μｓｅｃ］であり、周波数ｆ＝１［ＭＨｚ］で動作させる場合にはＣ１：Ｃ２＝１００：１になるように設計すればよい。なお、上記設計例は一例に過ぎないことは言うまでもなく、ＭＯＳトランジスタＭ３１２及びＭ３１３のサイズ比、その他のパラメータを変更することにより、Ｃ１、Ｃ２、ｆの値は変更されうる。
【００７９】
（その他）
以上では幾つかの好適な態様を例示したが、本発明はこれらの例に限られるものではなく、本発明の趣旨を逸脱しない範囲で、それらの一部が変更されてもよい。例えば、各実施形態で例示された回路構成には、必要に応じて、他の要素（ないし素子）が付加されてもよいし、そのうちの一部が削除され又は他の要素もしくは２以上の要素を組み合わせて構成された電子部品に置き換えられてもよい。例えば、各実施形態では主にＭＯＳトランジスタを用いた回路構成を例示したが、適宜、それらを構成する素子の極性や導電型が変更されてもよいし、また、増幅作用を有する他の種類のトランジスタ（ＢＪＴ、ＪＦＥＴ、ＩＧＢＴ等）が用いられてもよい。
【００８０】
例えば、ＭＯＳトランジスタＭ１１（図３）の代わりに他のトランジスタを用いてもよい。その場合、該他のトランジスタがＭＯＳトランジスタＭ１１同様の増幅作用を有するものであれば、信号生成部１１０は、該他のトランジスタのゲートに対応する制御端子で入力信号ＳＩＧ１を受ければよい。そして、信号生成部１１０は、該他のトランジスタにより入力信号ＳＩＧ１を増幅し、該増幅された信号に従う出力信号ＳＩＧ２を生成するように構成されればよい。
【００８１】
例えば、電流源ＣＳ０（図３）、ＭＯＳトランジスタＭ２７（図４）等は、直流信号成分を重畳するための素子（第１の要素）である。また、ＭＯＳトランジスタＭ１２（図３）、Ｍ２８（図４）等は、入力信号を受けるＭＯＳトランジスタＭ１１（図３）、Ｍ２３（図４）等が示す信号成分と、上記直流信号成分とを加算するための素子（第２の素子）である。また、ＭＯＳトランジスタＭ１３（図３）、Ｍ２９（図４）等は、２次関数近似の出力信号を発生するための素子（第３の要素）である（例示された実施形態の構成では、カレントミラー構造により、この出力信号は上記第２の要素が示す信号成分に比例する。）。また、ＭＯＳトランジスタＭ２６（図４）等は、基準電流（直流信号成分）を発生する素子（第４の要素）である（例示された実施形態の構成では、カレントミラー構造により、上記第１の要素に該直流信号成分に比例する信号成分を発生させる。）。これらの各素子は、同様の作用を奏する他の要素に置き換えられてもよい。
【００８２】
その他、本明細書に記載された個々の用語は、本発明を説明する目的で用いられたものに過ぎず、本発明は、その用語の厳密な意味に限定されるものでないことは言うまでもなく、その均等物をも含みうる。
【符号の説明】
【００８３】
１：レーザプリンタ、１００：レーザドライバ、１１：発光素子、１３：ポリゴンミラー、１２：感光体。
【図１】
2018043485.tif 000014
【図２】
2018043485.tif 000015
【図３】
2018043485.tif 000016
【図４】
2018043485.tif 000017
【図５】
2018043485.tif 000018
【図６】
2018043485.tif 000019
【図７】
2018043485.tif 000020