(57)【要約】【課題】磁性体ブロックを用いることなく、高感度且つ高精度な磁気検出を行うことが可能な磁気センサを提供する。【解決手段】ランドパターンＥ２１〜Ｅ２６及びダミーパターンＤを有する回路基板２０と、磁気検出素子Ｒ１〜Ｒ４及び端子電極Ｅ１１〜Ｅ１６が形成された素子形成面３１を有し、回路基板２０に搭載されたセンサチップ３０とを備える。ランドパターンＥ２１〜Ｅ２６及びダミーパターンＤはいずれもニッケルを含む。ランドパターンＥ２１〜Ｅ２６は、端子電極Ｅ１１〜Ｅ１６にそれぞれ接続される。ダミーパターンＤは、磁気検出素子Ｒ１〜Ｒ４の近傍に位置する。本発明によれば、ダミーパターンＤが集磁体として機能することから、磁性体ブロックを別途用いることなく、磁界の検出感度を高めることができる。【選択図】図１
2018194485.tif 000002
【特許請求の範囲】
【請求項１】
複数のランドパターン及びダミーパターンを有する回路基板と、
磁気検出素子及び複数の端子電極が形成された素子形成面を有し、前記素子形成面が前記複数のランドパターン及びダミーパターンを覆うよう、前記回路基板に搭載されたセンサチップと、を備え、
前記複数のランドパターン及び前記ダミーパターンは、いずれもニッケルを含み、
前記複数のランドパターンは、前記複数の端子電極にそれぞれ接続され、
前記ダミーパターンは、前記複数のランドパターンよりも前記磁気検出素子の近傍に位置することを特徴とする磁気センサ。
【請求項２】
前記磁気検出素子は、第１及び第２の磁気検出素子を含み、
前記ダミーパターンは、平面視で前記第１の磁気検出素子と前記第２の磁気検出素子の間に位置することを特徴とする請求項１に記載の磁気センサ。
【請求項３】
前記第１及び第２の磁気検出素子は、第１の方向に配列されており、
前記複数のランドパターンは、前記ダミーパターンから見て前記第１の方向に位置する領域を避けて配置されていることを特徴とする請求項２に記載の磁気センサ。
【請求項４】
前記ダミーパターンは、電気的にフローティング状態であることを特徴とする請求項１乃至３のいずれか一項に記載の磁気センサ。
【請求項５】
前記複数のランドパターン及び前記ダミーパターンは、いずれも銅層とニッケル層が積層された構造を有していることを特徴とする請求項１乃至４のいずれか一項に記載の磁気センサ。
【請求項６】
前記ニッケル層の厚みが１０〜１００μｍの範囲であることを特徴とする請求項５に記載の磁気センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は磁気センサに関し、特に、回路基板にセンサチップが搭載されてなる磁気センサに関する。
【背景技術】
【０００２】
磁気抵抗素子などを用いた磁気センサは、電流計や磁気エンコーダなどに広く用いられている。磁気センサには、センサチップに磁束を集めるための磁性体ブロックが設けられることがあり、この場合、磁性体ブロックはセンサチップの素子形成面に載置される（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２７６１５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、一般にセンサチップは小型であることから、センサチップ上に磁性体ブロックを載置することは必ずしも容易でない。また、センサチップに対する磁性体ブロックの固定位置は、検出精度に大きく影響することから、非常に高い取り付け精度が要求されるという問題もあった。
【０００５】
したがって、本発明は、磁性体ブロックを用いることなく、高感度且つ高精度な磁気検出を行うことが可能な磁気センサを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明による磁気センサは、複数のランドパターン及びダミーパターンを有する回路基板と、磁気検出素子及び複数の端子電極が形成された素子形成面を有し、前記素子形成面が前記複数のランドパターン及びダミーパターンを覆うよう、前記回路基板に搭載されたセンサチップとを備え、前記複数のランドパターン及び前記ダミーパターンは、いずれもニッケルを含み、前記複数のランドパターンは、前記複数の端子電極にそれぞれ接続され、前記ダミーパターンは、前記複数のランドパターンよりも前記磁気検出素子の近傍に位置することを特徴とする。
【０００７】
本発明によれば、ニッケルを含むダミーパターンが集磁体として機能することから、磁性体ブロックを別途用いることなく、磁界の検出感度を高めることができる。しかも、ダミーパターンと複数のランドパターンは、回路基板の製造工程において同時に形成されるものであることから、センサチップを回路基板に表面実装する際に生じるハンダのセルフアライメント効果によって、磁気検出素子とダミーパターンの位置関係を正しく制御することが可能となる。
【０００８】
本発明において、磁気検出素子は第１及び第２の磁気検出素子を含み、ダミーパターンは、平面視で第１の磁気検出素子と第２の磁気検出素子の間に位置するものであっても構わない。これによれば、ダミーパターンによって集磁された磁束が第１の磁気検出素子と第２の磁気検出素子に分配されることから、磁界強度に応じた差動信号を得ることが可能となる。
【０００９】
この場合、第１及び第２の磁気検出素子は第１の方向に配列されており、複数のランドパターンは、ダミーパターンから見て第１の方向に位置する領域を避けて配置されていても構わない。これによれば、複数のランドパターンの集磁効果による検出精度の低下を抑制することが可能となる。
【００１０】
本発明において、ダミーパターンは電気的にフローティング状態であっても構わない。これによれば、ダミーパターンに電流が流れないため、ダミーパターンに電流が流れることによって生じる磁束がノイズとなることがない。
【００１１】
本発明において、複数のランドパターン及びダミーパターンは、いずれも銅層とニッケル層が積層された構造を有していても構わない。これによれば、集磁体としての機能を確保しつつ、導体パターンに求められる低抵抗を実現することが可能となる。この場合、ニッケル層の厚みは１０〜１００μｍの範囲とすることが好ましい。これによれば、集磁体としての機能を十分に確保しつつ、回路基板の製造コストの増大を抑制することが可能となる。
【発明の効果】
【００１２】
このように、本発明によれば、センサチップに磁性体ブロックを後付けすることなく、高感度且つ高精度な磁気検出を行うことが可能となる。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の好ましい実施形態による磁気センサ１０の構成を示す略断面図である。
【図２】図２（ａ）はセンサチップ３０の素子形成面３１の構成を説明するための模式的な平面図であり、図２（ｂ）は回路基板２０の搭載面２１の構成を説明するための模式的な平面図である。
【図３】図３は、端子電極Ｅ１１〜Ｅ１６と磁気検出素子Ｒ１〜Ｒ４との接続関係を説明するための回路図である。
【図４】図４は、センサチップ３０の模式的な断面図である。
【図５】図５は、回路基板２０の搭載面２１に設けられる導体パターン４０の層構成を説明するための模式的な断面図である。
【図６】図６は、ダミーパターンＤによる集磁効果を説明するための図である。
【図７】図７は、第１の変形例を説明するための略平面図であり、（ａ）はセンサチップ３０の素子形成面３１を示し、（ｂ）は回路基板２０の搭載面２１を示している。
【図８】図８は、第２の変形例を説明するための略平面図であり、（ａ）はセンサチップ３０の素子形成面３１を示し、（ｂ）は回路基板２０の搭載面２１を示している。
【図９】図９は、第３の変形例を説明するための略平面図であり、（ａ）はセンサチップ３０の素子形成面３１を示し、（ｂ）は回路基板２０の搭載面２１を示している。
【発明を実施するための形態】
【００１４】
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
【００１５】
図１は、本発明の好ましい実施形態による磁気センサ１０の構成を示す略断面図である。
【００１６】
図１に示すように、本実施形態による磁気センサ１０は、回路基板２０と、回路基板２０の搭載面２１に搭載されたセンサチップ３０を備える。回路基板２０は、樹脂などの絶縁性基体に配線パターンが形成された基板であり、一般的なプリント基板やインターポーザ基板などを用いることができる。回路基板２０の搭載面２１にはランドパターンＥ２１〜Ｅ２６やダミーパターンＤなどの導体パターンが設けられている。一方、センサチップ３０は、磁気検出素子Ｒ１〜Ｒ４及び端子電極Ｅ１１〜Ｅ１６が形成された素子形成面３１を有し、素子形成面３１が回路基板２０の搭載面２１と向かい合うよう、フェイスダウン形式で回路基板２０に搭載されている。
【００１７】
図２（ａ）はセンサチップ３０の素子形成面３１の構成を説明するための模式的な平面図であり、図２（ｂ）は回路基板２０の搭載面２１の構成を説明するための模式的な平面図である。
【００１８】
図２（ａ）に示すように、センサチップ３０の素子形成面３１はｘｙ面を構成しており、ｙ方向に延在する４つの磁気検出素子Ｒ１〜Ｒ４が形成されている。磁気検出素子Ｒ１〜Ｒ４は、磁束密度によって物理特性の変化する素子であれば特に限定されないが、磁界の向きに応じて電気抵抗が変化する磁気抵抗素子（ＭＲ素子）を用いることが好ましい。磁気検出素子Ｒ１〜Ｒ４の磁化固定方向は、図２（ａ）の矢印Ａが示す方向（ｘ方向におけるプラス側）に全て揃えられている。本実施形態では、磁気検出素子Ｒ１，Ｒ２がｙ方向に配列され、磁気検出素子Ｒ３，Ｒ４がｙ方向に配列され、磁気検出素子Ｒ１，Ｒ３がｘ方向に配列され、磁気検出素子Ｒ２，Ｒ４がｘ方向に配列されている。
【００１９】
さらに、センサチップ３０の素子形成面３１には、６つの端子電極Ｅ１１〜Ｅ１６が設けられている。これら端子電極Ｅ１１〜Ｅ１６は、図１に示すように、ハンダＳを介してそれぞれ対応するランドパターンＥ２１〜Ｅ２６に接続される。但し、端子電極Ｅ１１〜Ｅ１６とランドパターンＥ２１〜Ｅ２６の接続をハンダＳによって行うことは必須でなく、他の導電性接合物、例えば、金ボール、金バンプなどを用いても構わない。本実施形態においては、端子電極Ｅ１１〜Ｅ１３が素子形成面３１のエッジｙ１に沿ってｙ方向にほぼ等間隔に配置され、端子電極Ｅ１４〜Ｅ１６が素子形成面３１のエッジｙ２に沿ってｙ方向にほぼ等間隔に配置されている。ここで、エッジｙ１とは、ｘ方向における一端側に位置し、ｙ方向に延在するエッジである。また、エッジｙ２とは、ｘ方向における他端側に位置し、ｙ方向に延在するエッジである。
【００２０】
図２（ｂ）に示すように、回路基板２０の搭載面２１はｘｙ面を構成しており、センサチップ３０が搭載される搭載領域３０ａを有している。搭載領域３０ａの内部には、６つのランドパターンＥ２１〜Ｅ２６とダミーパターンＤが設けられている。したがって、センサチップ３０が回路基板２０の搭載領域３０ａに搭載されると、ランドパターンＥ２１〜Ｅ２６及びダミーパターンＤは、いずれもセンサチップ３０の素子形成面３１によって覆われることになる。ランドパターンＥ２１〜Ｅ２６は、配線を介して他の回路に接続され、或いは、所定の電位が与えられる。これに対し、ダミーパターンＤは、他の配線パターンに接続されない独立パターンであり、したがって電気的にはフローティング状態である。
【００２１】
ダミーパターンＤはｙ方向に延在する導体パターンであり、そのｘ方向における幅は、磁気検出素子Ｒ１，Ｒ３（又は磁気検出素子Ｒ２，Ｒ４）のｘ方向における間隔よりもやや大きい。図２（ｂ）には、搭載領域３０ａにセンサチップ３０を搭載した場合に、平面視（ｚ方向から見て）で磁気検出素子Ｒ１〜Ｒ４と重なる位置が示されており、ダミーパターンＤは、磁気検出素子Ｒ１，Ｒ３に挟まれ、且つ、磁気検出素子Ｒ２，Ｒ４に挟まれる位置に設けられていることが分かる。このように、本実施形態においては、ダミーパターンＤと磁気検出素子Ｒ１〜Ｒ４は平面視で重ならないものの、平面視でダミーパターンＤのｘ方向における一方側（右側）の近傍に磁気検出素子Ｒ１，Ｒ２が位置し、平面視でダミーパターンＤのｘ方向における他方側（左側）の近傍に磁気検出素子Ｒ３，Ｒ４が位置する。
【００２２】
図３は、端子電極Ｅ１１〜Ｅ１６と磁気検出素子Ｒ１〜Ｒ４との接続関係を説明するための回路図である。
【００２３】
図３に示すように、磁気検出素子Ｒ１は端子電極Ｅ１１，Ｅ１４間に接続され、磁気検出素子Ｒ２は端子電極Ｅ１２，Ｅ１３間に接続され、磁気検出素子Ｒ３は端子電極Ｅ１３，Ｅ１４間に接続され、磁気検出素子Ｒ４は端子電極Ｅ１１，Ｅ１２間に接続されている。ここで、端子電極Ｅ１１には電源電位Ｖｃｃが与えられ、端子電極Ｅ１３には接地電位ＧＮＤが与えられる。これにより、磁気検出素子Ｒ１〜Ｒ４は差動ブリッジ回路を構成し、磁束密度に応じた磁気検出素子Ｒ１〜Ｒ４の電気抵抗の変化が端子電極Ｅ１２，Ｅ１４に現れることになる。
【００２４】
端子電極Ｅ１２，Ｅ１４から出力される差動信号は、回路基板２０又はその外部に設けられた差動アンプ６０に入力される。差動アンプ６０の出力信号は、端子電極Ｅ１５にフィードバックされる。図３に示すように、端子電極Ｅ１５と端子電極Ｅ１６との間には補償コイルＣが接続されており、これにより、補償コイルＣは差動アンプ６０の出力信号に応じた磁界を発生させる。かかる構成により、磁束密度に応じた磁気検出素子Ｒ１〜Ｒ４の電気抵抗の変化が端子電極Ｅ１２，Ｅ１４に現れると、磁束密度に応じた電流が補償コイルＣに流れ、逆方向の磁束を発生させる。これにより、外部磁束が打ち消される。そして、差動アンプ６０から出力される電流を検出回路７０によって電流電圧変換すれば、外部磁束の強さを検出することが可能となる。
【００２５】
図４は、センサチップ３０の模式的な断面図である。図４に示す例では、センサチップ３０を構成する基板３３の表面に、補償コイルＣ及び磁気検出素子Ｒ１〜Ｒ４がこの順に積層されている。補償コイルＣは絶縁層３４によって覆われ、磁気検出素子Ｒ１〜Ｒ４は絶縁層３５によって覆われている。このように、センサチップ３０の素子形成面３１は多層構造を有していても構わない。換言すれば、素子形成面３１とはある特定の一表面のみを指すものではなく、多層構造を有している場合にはｘｙ面を構成する各表面、例えば、基板３３の表面、絶縁層３４の表面、絶縁層３５の表面がそれぞれ素子形成面３１を構成する。
【００２６】
図５は、回路基板２０の搭載面２１に設けられる導体パターン４０の層構成を説明するための模式的な断面図である。
【００２７】
導体パターン４０は、フォトリソグラフィ法やめっき法などを用いて回路基板２０の搭載面２１に形成されるパターンであり、上述したランドパターンＥ２１〜Ｅ２６やダミーパターンＤも導体パターン４０の一部である。図５に示すように、導体パターン４０は銅（Ｃｕ）からなる銅層４１、ニッケル（Ｎｉ）からなるニッケル層４２および金（Ａｕ）からなる金層４３がこの順に積層された構造を有している。銅層４１は主たる導体として機能する部分であり、ニッケル層４２はバリア層として機能する部分であり、金層４３は防錆層として機能するとともにハンダＳに対する濡れ性を確保するために設けられる部分である。
【００２８】
本実施形態においては、ダミーパターンＤに含まれるニッケル層４２が集磁体として機能する。つまり、本実施形態においては、バリアメタルであるニッケルの磁気特性を利用することによって磁束を集め、これを磁気検出素子Ｒ１〜Ｒ４に供給することによって、検出感度を高めている。具体的には、図６に示すようにｚ方向の外部磁界が存在する場合、磁束φがダミーパターンＤに集められ、これが左右、つまり、ｘ方向における一方側（右側）に位置する磁気検出素子Ｒ１，Ｒ２と、ｘ方向における他方側（左側）に位置する磁気検出素子Ｒ３，Ｒ４に均等に分配される。そして、磁気検出素子Ｒ１〜Ｒ４の磁化固定方向は同一方向に揃えられていることから、これにより得られる差動信号がブリッジ回路によって２倍に増幅されることになる。
【００２９】
ニッケル層４２による集磁効果を十分に得るためには、一般的な回路基板よりもニッケル層４２の厚みを厚く設計することが望ましい。一般的な回路基板におけるニッケル層の厚みは例えば数μｍ程度であるが、十分な集磁効果を得るためには、ニッケル層４２の厚みを１０μｍ以上とすることが好ましい。集磁効果はニッケル層４２の厚みが厚くなるほど高くなるが、回路基板２０の生産性やコストを考慮すれば、ニッケル層４２の厚みを１００μｍ以下とすることが好ましい。実際には、ニッケル層４２の厚みを２０μｍ以上、４０μｍ以下程度とすれば、集磁効果と生産性及びコストのバランスを取ることができる。
【００３０】
ニッケル層４２による集磁効果は、ダミーパターンＤにおいて必要である一方、ダミーパターンＤ以外の他の導体パターン４０、例えばランドパターンＥ２１〜Ｅ２６においては不要である。しかしながら、各導体パターン４０は回路基板２０の製造工程において同時に形成されるため、各パターンの層構成は互いに同じとなる。このため、複数の導体パターン４０を同時に形成する場合、ダミーパターンＤに集磁効果を持たせると、ランドパターンＥ２１〜Ｅ２６についても不可避的に集磁効果が現れる。尚、ダミーパターンＤにおける集磁効果を選択的に高める必要がある場合には、ダミーパターンＤと他の導体パターン４０を別工程で形成しても構わない。
【００３１】
尚、磁気検出素子Ｒ１〜Ｒ４に対するダミーパターンＤの平面位置がずれると、磁界の検出精度が変化してしまうが、本実施形態においてはそのようなずれがほとんど生じない。これは、磁気検出素子Ｒ１〜Ｒ４と端子電極Ｅ１１〜Ｅ１６が同一チップ上に形成されることから両者の位置関係にはずれがほとんど無く、且つ、ランドパターンＥ２１〜Ｅ２６とダミーパターンＤを同時に形成すれば、両者の位置関係にずれがほとんど生じないからである。そして、ハンダＳを用いてセンサチップ３０を回路基板２０に搭載すると、ハンダＳのセルフアライメント効果によって、磁気検出素子Ｒ１〜Ｒ４とダミーパターンＤの位置関係も設計通りの位置関係となる。これにより、磁性体ブロックをセンサチップに後付けする場合と比べて、磁界の検出精度を高めることができる。
【００３２】
外部磁界による磁束φは、ダミーパターンＤだけでなくランドパターンＥ２１〜Ｅ２６にも吸い込まれる。ランドパターンＥ２１〜Ｅ２６に吸い込まれた磁束φが磁気検出素子Ｒ１〜Ｒ４に影響を与えると、磁界の検出精度が低下してしまう。このため、ランドパターンＥ２１〜Ｅ２６については、磁気検出素子Ｒ１〜Ｒ４からできるだけ離れた位置となるよう設計することが好ましい。本発明においては、少なくとも、ランドパターンＥ２１〜Ｅ２６よりもダミーパターンＤの方が、磁気検出素子Ｒ１〜Ｒ４の近傍に位置する必要がある。
【００３３】
以上説明したように、本実施形態においては、回路基板２０に設けられたダミーパターンＤが集磁体として機能することから、磁性体ブロックなどの別部材をセンサチップ３０に後付けすることなく、磁界の検出感度を高めることが可能となる。
【００３４】
以下、本実施形態による磁気センサ１０のいくつかの変形例について説明する。
【００３５】
図７は第１の変形例を説明するための略平面図であり、（ａ）はセンサチップ３０の素子形成面３１を示し、（ｂ）は回路基板２０の搭載面２１を示している。
【００３６】
図７に示す例では、センサチップ３０のｘ方向における幅をｙ方向における幅よりも大きくすることによって、磁気検出素子Ｒ１〜Ｒ４とランドパターンＥ２１〜Ｅ２６の距離をより拡大している。このように、磁気検出素子Ｒ１〜Ｒ４とランドパターンＥ２１〜Ｅ２６との距離がより大きくなるレイアウトを採用すれば、ランドパターンＥ２１〜Ｅ２６に吸い込まれる磁束φに起因する検出精度の低下を抑制することが可能となる。
【００３７】
図８は第２の変形例を説明するための略平面図であり、（ａ）はセンサチップ３０の素子形成面３１を示し、（ｂ）は回路基板２０の搭載面２１を示している。
【００３８】
図８に示す例では、センサチップ３０を４端子構成とし、ダミーパターンＤから見てｘ方向に位置する領域を避けてランドパターンＥ２１〜Ｅ２４を配置している。この場合、センサチップ３０には端子電極Ｅ１５，Ｅ１６が設けられないことから、図３及び図４に示した補償コイルＣをセンサチップ３０に集積することはできない。このように、ダミーパターンＤから見てｘ方向に位置する領域を避けてランドパターンＥ２１〜Ｅ２４を配置すれば、ランドパターンＥ２１〜Ｅ２４に吸い込まれる磁束φに起因する検出精度の低下がほとんど生じない。
【００３９】
図９は第３の変形例を説明するための略平面図であり、（ａ）はセンサチップ３０の素子形成面３１を示し、（ｂ）は回路基板２０の搭載面２１を示している。
【００４０】
図９に示す例では、センサチップ３０のｙ方向における幅をさらに拡大し、端子電極Ｅ１１〜Ｅ１３を素子形成面３１のエッジｘ１に沿ってｘ方向にほぼ等間隔に配置し、端子電極Ｅ１４〜Ｅ１６を素子形成面３１のエッジｘ２に沿ってｘ方向にほぼ等間隔に配置している。ここで、エッジｘ１とは、ｙ方向における一端側に位置し、ｘ方向に延在するエッジである。また、エッジｘ２とは、ｙ方向における他端側に位置し、ｘ方向に延在するエッジである。このように、センサチップ３０をｙ方向に長い形状とし、短辺であるエッジｘ１，ｘ２に沿って端子電極Ｅ１１〜Ｅ１６を配置すれば、第２の変形例と同様、ランドパターンＥ２１〜Ｅ２６に吸い込まれる磁束φに起因する検出精度の低下がほとんど生じない。
【００４１】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００４２】
例えば、上記実施形態では、ダミーパターンＤを電気的にフローティング状態としているが、本発明がこれに限定されるものではない。したがって、ダミーパターンＤにグランド電位などを与えても構わない。
【符号の説明】
【００４３】
１０    磁気センサ
２０    回路基板
２１    搭載面
３０    センサチップ
３０ａ    搭載領域
３１    素子形成面
３３    基板
３４，３５    絶縁層
４０    導体パターン
４１    銅層
４２    ニッケル層
４３    金層
６０    差動アンプ
７０    検出回路
Ｃ    補償コイル
Ｄ    ダミーパターン
Ｅ１１〜Ｅ１３    端子電極
Ｅ２１〜Ｅ２６    ランドパターン
Ｒ１〜Ｒ４    磁気検出素子
Ｓ    ハンダ
φ    磁束
【図１】
2018194485.tif 000003
【図２】
2018194485.tif 000004
【図３】
2018194485.tif 000005
【図４】
2018194485.tif 000006
【図５】
2018194485.tif 000007
【図６】
2018194485.tif 000008
【図７】
2018194485.tif 000009
【図８】
2018194485.tif 000010
【図９】
2018194485.tif 000011