(57)【要約】【課題】ＰＷＭキャリア信号の１周期に１回のサンプルのみで、電力変換装置の平均出力電流を高精度に検出する。【解決手段】電力変換装置１は、上アームスイッチング素子１２１及び下アームスイッチング素子１２２を有する電力変換器１２と、上アームスイッチング素子１２１を制御する上アームゲート信号、及び下アームスイッチング素子１２２を制御する下アームゲート信号を生成するゲート生成部１１と、電力変換器１２の出力電流を検出する電流検出器１３と、出力電流のアナログ積分値を求め、アナログ積分値を第１のタイミングでリセットするアナログ積分器１４と、アナログ積分値を第２のタイミングでホールドするサンプルホールド回路１５と、第１のタイミングから第２のタイミングまでの時間にわたって積分されたアナログ積分値の平均値を算出する平均電流算出部１７と、を備える。【選択図】図１
2018093627.tif 000002
【特許請求の範囲】
【請求項１】
上アームスイッチング素子及び下アームスイッチング素子を有する電力変換器と、
前記上アームスイッチング素子を制御する上アームゲート信号、及び前記下アームスイッチング素子を制御する下アームゲート信号を生成するゲート生成部と、
前記電力変換器の出力電流を検出する電流検出器と、
前記電流検出器により検出された出力電流のアナログ積分値を求め、該アナログ積分値を第１のタイミングでリセットするアナログ積分器と、
前記アナログ積分値を第２のタイミングでホールドするサンプルホールド回路と、
前記第１のタイミングから前記第２のタイミングまでの時間にわたって積分された前記アナログ積分値から前記出力電流の平均値を算出する平均電流算出部と、
を備える特徴とする電力変換装置。
【請求項２】
前記アナログ積分器は、前記上アームスイッチング素子及び前記下アームスイッチング素子の一方がターンオンする第１のタイミングでリセットし、
前記サンプルホールド回路は、前記アナログ積分値を、前記上アームスイッチング素子及び前記下アームスイッチング素子の他方がターンオフする第２のタイミングでホールドする
ことを特徴とする、請求項１に記載の電力変換装置。
【請求項３】
前記アナログ積分器は、キャリア信号の山又は谷となる第１のタイミングでリセットし、
前記サンプルホールド回路は、前記アナログ積分値を、前記第１のタイミングから前記キャリア信号の１周期後の第２のタイミングでホールドする
ことを特徴とする、請求項１に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＷＭ（Pulse Width Modulation：パルス幅変調）制御により電力変換を行う電力変換装置に関する。
【背景技術】
【０００２】
一般的に、電力変換装置に入力する電圧指令値は、電力変換装置の出力電流値に基づき決定される。実際の制御周期間の平均出力電流値と出力電流の検出値との誤差が大きい場合には、制御性能が低下してしまうため、制御周期間の平均出力電流値を正確に取得することが求められている。
【０００３】
ＰＷＭ制御により電力変換を行う電力変換装置の出力電流は、スイッチング周波数で脈動している。例えば、特許文献１には、このような脈動する出力電流の取得方法が開示されている。図５，６を参照して、特許文献１に記載の電力変換装置（モータ駆動装置）について説明する。一相分の電流検出部を抜き出すと図５の構成となり、図６に示すタイミングで制御される。電力変換装置１００は、ＰＷＭ制御器１０１により上アームスイッチング素子１２１及び下アームスイッチング素子１２２を制御し、直流電源１２３を用いてモータなどの誘導性負荷２０を駆動する。そして、ＰＷＭのキャリア信号の山と谷の２ヶ所で電流取得器１０４によってサンプルされた出力電流値を補正することで平均出力電流を求めている。
【０００４】
キャリア信号が山となる時刻Ｔｉ１でタイミング発生器１０２はオフセット計算機１０５が電流Ｉ（Ｔｉ１）をサンプルする指令を出し、キャリア信号が谷となる時刻Ｔｉ２においてもタイミング発生器１０２はオフセット計算機１０５が電流Ｉ（Ｔｉ２）をサンプルする指令を出す。オフセット計算機１０５はサンプルした電流値Ｉ（Ｔｉ１）及びＩ（Ｔｉ２）の差の絶対値の１／２を補正量として出力する。電流値補正器１０３は電流取得器１０４がサンプルした検出電流にオフセット計算機１０５が出力する補正量を加算又は減算した値を平均出力電流として電流制御に用いる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−２１５０３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の方法においては、ＰＷＭキャリア信号周期の間に最低２回のサンプルが必要になり、キャリア信号周波数に上限が発生する。またサンプル２点から電流値を補正するため、厳密なＰＷＭキャリア信号周期の平均出力電流との間に誤差が発生する。
【０００７】
かかる事情に鑑みてなされた本発明は、ＰＷＭキャリア信号の１周期に１回のサンプルのみで、平均出力電流を高精度に検出することが可能な電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明に係る電力変換装置は、上アームスイッチング素子及び下アームスイッチング素子を有する電力変換器と、前記上アームスイッチング素子を制御する上アームゲート信号、及び前記下アームスイッチング素子を制御する下アームゲート信号を生成するゲート生成部と、前記電力変換器の出力電流を検出する電流検出器と、前記電流検出器により検出された出力電流のアナログ積分値を求め、該アナログ積分値を第１のタイミングでリセットするアナログ積分器と、前記アナログ積分値を第２のタイミングでホールドするサンプルホールド回路と、前記第１のタイミングから前記第２のタイミングまでの時間にわたって積分された前記アナログ積分値から前記出力電流の平均値を算出する平均電流算出部と、を備える特徴とする。
【０００９】
さらに、本発明に係る電力変換装置において、前記アナログ積分器は、前記上アームスイッチング素子及び前記下アームスイッチング素子の一方がターンオンする第１のタイミングでリセットし、前記サンプルホールド回路は、前記アナログ積分値を、前記上アームスイッチング素子及び前記下アームスイッチング素子の他方がターンオフする第２のタイミングでホールドすることを特徴とする。
【００１０】
さらに、本発明に係る電力変換装置において、前記アナログ積分器は、キャリア信号の山又は谷となる第１のタイミングでリセットし、前記サンプルホールド回路は、前記アナログ積分値を、前記第１のタイミングから前記キャリア信号の１周期後の第２のタイミングでホールドすることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、ＰＷＭキャリア信号の１周期につき１回のサンプルのみで平均出力電流を得ることができ、キャリア周波数を高周波数化することができる。また、アナログ積分しているため、サンプル数に起因する測定誤差は発生せず、平均出力電流を高精度で検出することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施形態に係る電力変換装置の構成例を示すブロック図である。
【図２】本発明の第１の実施形態に係る電力変換装置の動作例を示すタイミング図である。
【図３】本発明の第２の実施形態に係る電力変換装置の構成例を示すブロック図である。
【図４】本発明の第２の実施形態に係る電力変換装置の動作例を示すタイミング図である。
【図５】特許文献１に記載の電力変換装置の構成を示すブロック図である。
【図６】特許文献１に記載の電力変換装置の動作を示すタイミング図である。
【発明を実施するための形態】
【００１３】
以下、本発明の一実施形態について、図面を参照して詳細に説明する。
【００１４】
（第１の実施形態）
本発明の第１の実施形態に係る電力変換装置について、以下に説明する。図１は、本発明の第１の実施形態に係る電力変換装置の構成例を示すブロック図である。電力変換装置１は、電流制御系などが生成した電圧指令値を基に三相交流モータ等の誘導性の負荷２０に電力を供給する電圧型の電力変換装置である。図１では、一相分の平均電流検出を行う処理ブロックを示す。
【００１５】
電力変換装置１は、ゲート生成部１１と、電力変換器１２と、電流検出器１３と、アナログ積分器１４と、サンプルホールド回路１５と、ＡＤ変換器１６と、平均電流算出部１７と、タイマ１８とを備える。
【００１６】
電力変換器１２は、スイッチング素子（上アームスイッチング素子１２１及び下アームスイッチング素子１２２）を有し、直流電力を交流電力に変換する。図１では一相分のみ示す。
【００１７】
ゲート生成部１１は、入力される電圧指令値から、三角波比較方式などによるＰＷＭ制御により、電力変換器１２のスイッチング素子を制御するための上アームゲート信号及び下アームゲート信号を生成し、電力変換器１２に出力する。具体的には、上アームスイッチング素子１２１のオン状態及びオフ状態を切り替える上アームゲート信号と、下アームスイッチング素子１２２のオン状態及びオフ状態を切り替える下アームゲート信号とを生成する。また、スイッチングを切り替える際に上下アーム間の短絡を防止するために上下アームスイッチング素子の両方を同時にオフ状態とするデッドタイムについてもゲート生成部１１で演算してゲート信号を生成する。
【００１８】
上アームスイッチング素子１２１及び下アームスイッチング素子１２２は、それぞれＩＧＢＴやＭＯＳＦＥＴなどの半導体スイッチに逆並列にダイオードを接続した構成である。本実形態では、ゲート信号としてハイレベル信号が入力されるとオフ状態になり、ローレベル信号が入力されるとオン状態となるスイッチング素子として説明する。
【００１９】
上アームスイッチング素子１２１及び下アームスイッチング素子１２２は直列に接続されており、接続点が出力となり負荷２０に接続される。直列に接続された上アームスイッチング素子１２１及び下アームスイッチング素子１２２の両端には直流電源１２３が接続され、上アームスイッチング素子１２１及び下アームスイッチング素子１２２のいずれか一方のスイッチング素子をオン状態として直流電源１２３の高圧側と低圧側のいずれかの電圧を出力する。上述のデッドタイム中については上アームスイッチング素子１２１及び下アームスイッチング素子１２２が同時にオフ状態となる。
【００２０】
電流検出器１３は、電力変換器１２の出力電流を検出し、アナログ積分器１４に出力する。
【００２１】
アナログ積分器１４は、電流検出器１３により検出された出力電流をアナログ積分してアナログ積分値を求め、サンプルホールド回路１５に出力する。また、アナログ積分器１４は、パルス信号により積分値をリセットする機能を有する。具体的には、上アームスイッチング素子１２１及び下アームスイッチング素子１２２の一方（本実施形態では下アームスイッチング素子１２２）がターンオンする第１のタイミングでリセット信号を入力し、アナログ積分値をリセットする。
【００２２】
サンプルホールド回路１５は、入力、出力、ホールド信号入力を有し、ホールド信号を入力すると、ホールド信号を入力した瞬間の入力信号レベルをホールド信号が入力されている期間出力し続ける。具体的には、上アームスイッチング素子１２１及び下アームスイッチング素子１２２の他方（本実施形態では上アームスイッチング素子１２１）がターンオフする第２のタイミングでホールド信号を入力し、アナログ積分器１４から入力されたアナログ積分値をホールドする。サンプルホールド回路１５は、ＡＤ変換器１６が変換処理に要する時間以上、入力信号のレベルを出力し続ける必要がある。
【００２３】
ＡＤ変換器１６は、サンプルホールド回路１５から入力されたアナログ積分値をデジタル値に変換し、平均電流算出部１７に出力する。なお、ＡＤ変換するタイミングはデジタル制御系によって制御される。
【００２４】
タイマ１８は、制御入力１と制御入力２の２つの制御入力を持ち、制御入力１にリセット信号が入力されてから制御入力２にホールド信号が入力されるまでの時間を出力する。制御入力２が一度入ると次に制御入力１が入力されるまで出力値を保持する。
【００２５】
平均電流算出部１７は、ＡＤ変換器１６から入力されたアナログ積分値をタイマ１８が出力した時間で除することで電力変換器１２の出力電流の平均値を算出し、電力変換装置１の外部の制御系に出力する。すなわち、上述した第１のタイミング（リセット）から第２のタイミング（ホールド）までの時間にわたって積分されたアナログ積分値を、第１のタイミングから第２のタイミングまでの時間で除することにより平均出力電流を算出する。
【００２６】
次に、平均出力電流の算出動作について、図２を参照して説明する。図２は、ゲート生成部１１が出力する上アームゲート信号及び下アームゲート信号と、電力変換器１２の出力電流の波形を示すタイミング図である。出力電流はスイッチング素子がスイッチングするタイミングで上昇、下降を繰り返し脈動する。
【００２７】
図２に示す例では、下アームスイッチング素子１２２がターンオンする第１のタイミング、すなわち下アームゲート信号がローレベルに切り替わる時刻ｔ１で、アナログ積分器１４にリセットパルスが入力される。すると、アナログ積分器１４はリセットし、電流検出器１３により検出された出力電流のアナログ積分を開始する。また、時刻ｔ１で、タイマ１８の制御入力１にリセット信号が入力される。サンプルホールド回路１５は、ＡＤ変換器１６によるＡＤ変換が完了次第、ホールド状態を解除する。
【００２８】
その後、下アームゲート信号が時刻ｔ２でハイレベルになり、デッドタイム期間を経て時刻ｔ３で上アームゲート信号がローレベルになる。この間もアナログ積分器１４は積分を続ける。
【００２９】
次に、上アームスイッチング素子１２１がターンオフする第２のタイミング、すなわち上アームゲート信号がハイレベルに切り替わる時刻ｔ４で、サンプルホールド回路１５にホールド信号が入力される。この動作により、サンプルホールド回路１５は出力電流の積分値をアナログ量で出力し続ける。また、時刻ｔ４でタイマ１８の制御入力２にホールド信号が入力され、積分を続けた時間を測定する。
【００３０】
ＡＤ変換器１６は、出力電流のアナログ積分値をＡＤ変換し、デジタル値で得る。平均電流算出部１７は、タイマ１８が測定した積分時間でアナログ積分値を除することで平均出力電流を得る。この動作を繰り返すことで、電力変換装置１は電力変換器１２の平均出力電流（すなわち、電力変換装置１の平均出力電流）を得ることが可能となる。
【００３１】
このように、電力変換装置１は、ＰＷＭキャリア信号の１周期にわたって出力電流をアナログ積分した値を積分時間で除することで平均出力電流を得るため、ＡＤ変換はＰＷＭキャリア信号の１周期に１回、出力電流の積分値を変換するだけで済み、キャリア周波数を高周波数化することができる。また、出力電流をアナログ積分しているため、サンプル数に起因する測定誤差は発生せず、平均出力電流を高精度で検出することができる。
【００３２】
（第２の実施形態）
次に、第２の実施形態について説明する。図３は、本発明の第２の実施形態に係る電力変換装置の構成例を示すブロック図である。図３に示す電力変換装置２は、ゲート生成部１１と、電力変換器１２と、電流検出器１３と、アナログ積分器１４と、サンプルホールド回路１５と、ＡＤ変換器１６と、平均電流算出部１７と、タイミング発生器１９とを備える。第２の実施形態の電力変換装置２は第１の実施形態の電力変換装置１と比較して、タイマ１８の代わりにタイミング発生器１９を用いる点が相違する。その他の構成については第１の実施形態と同一であるため、同一の参照番号を付して適宜説明を省略する。
【００３３】
タイミング発生器１９は、キャリア信号の山又は谷（本実施形態では山）となる第１のタイミングでリセット信号をアナログ積分器１４に出力する。また、タイミング発生器１９は、第１のタイミングからキャリア信号の１周期後の第２のタイミングでホールド信号をサンプルホールド回路１５に出力する。
【００３４】
平均電流算出部１７は、ＡＤ変換器１６から入力されたアナログ積分値をキャリア信号の１周期の時間で除することで電力変換器１２の出力電流の平均値を算出し、電力変換装置２の外部の制御系に出力する。すなわち、上述した第１のタイミング（リセット）から第２のタイミング（ホールド）までの時間にわたって積分されたアナログ積分値を、第１のタイミングから第２のタイミングまでの時間で除することにより平均出力電流を算出する。
【００３５】
次に、平均出力電流の算出動作について、図４を参照して説明する。図４は、キャリア信号の山でリセット信号及びホールド信号を出力する場合のタイミング図を示す。
【００３６】
アナログ積分器１４は、キャリア信号が山となる時刻Ｔ１でリセットして出力電流のアナログ積分を開始する。その後、キャリア信号の１周期後の時刻Ｔ２まで積分を続ける。時刻Ｔ２では、サンプルホールド回路１５によりアナログ積分器１４の出力をホールドすると同時に、アナログ積分器１４によりアナログ積分値をリセットして次の区間の積分を開始する。
【００３７】
サンプルホールド回路１５は、時刻Ｔ１から時刻Ｔ２までの期間にわたって積分したアナログ積分値を、ホールド信号が入力されている期間出力し続ける。
【００３８】
このようにして保持している出力をＡＤ変換器１６でＡＤ変換し、平均電流算出部１７でキャリア信号の１周期の時間で除することで電力変換器１２の平均出力電流が得られる。この動作を繰り返すことで、電力変換装置２は電力変換器１２の平均出力電流（すなわち、電力変換装置２の平均出力電流）を得ることが可能となる。
【００３９】
このように、電力変換装置２は、厳密にキャリア信号の１周期における出力電流の平均値を算出するため、電力変換装置１よりも更に高精度に平均出力電流を求めることができる。ただし、電力変換装置１ではＰＷＭ制御の方式は限定されないが、電力変換装置２では山と谷を有するキャリア信号を用いる方式のＰＷＭ制御を行うことが必須となる。
【００４０】
上述の実施形態は代表的な例として説明したが、本発明の趣旨及び範囲内で、多くの変更及び置換ができることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。例えば、実施形態の構成図に記載の複数の構成ブロックを１つに組み合わせたり、あるいは１つの構成ブロックを分割したりすることが可能である。
【符号の説明】
【００４１】
１，２  電力変換装置
１１    ゲート生成部
１２    電力変換器
１３    電流検出器
１４    アナログ積分器
１５    サンプルホールド回路
１６    ＡＤ変換器
１７    平均電流算出部
１８    タイマ
１９    タイミング発生器
２０    負荷
１２１  上アームスイッチング素子
１２２  下アームスイッチング素子
１２３  直流電源
【図１】
2018093627.tif 000003
【図２】
2018093627.tif 000004
【図３】
2018093627.tif 000005
【図４】
2018093627.tif 000006
【図５】
2018093627.tif 000007
【図６】
2018093627.tif 000008