(57)【要約】【課題】半導体装置の特性を向上させる。【解決手段】基板Ｓの上方に形成された電位固定層ＶＣ、チャネル下地層ＵＣ、チャネル層ＣＨおよび障壁層ＢＡのうち、障壁層ＢＡを貫通し、チャネル層ＣＨの途中まで到達する溝Ｔと、この溝Ｔ内にゲート絶縁膜ＧＩを介して配置されたゲート電極ＧＥと、ゲート電極ＧＥの両側の障壁層ＢＡの上方にそれぞれ形成されたソース電極ＳＥおよびドレイン電極ＤＥとを有するように半導体装置を構成する。そして、電位固定層ＶＣまで到達する貫通孔ＴＨの内部の接続部ＶＩＡにより、電位固定層ＶＣとソース電極ＳＥとを電気的に接続する。これにより、閾値電位やオン抵抗などの特性の変動を低減することができる。【選択図】図１
2018093239.tif 000002
【特許請求の範囲】
【請求項１】
基板の上方に形成された第１窒化物半導体層と、
前記第１窒化物半導体層上に形成された第２窒化物半導体層と、
前記第２窒化物半導体層上に形成された第３窒化物半導体層と、
前記第３窒化物半導体層上に形成された第４窒化物半導体層と、
前記第４窒化物半導体層を貫通し、前記第３窒化物半導体層の途中まで到達する溝と、
前記溝内にゲート絶縁膜を介して配置されたゲート電極と、
前記ゲート電極の両側の前記第４窒化物半導体層の上方にそれぞれ形成された第１電極および第２電極と、
前記第１電極と第１窒化物半導体層との間を接続する接続部と、
を有し、
前記第２窒化物半導体層の電子親和力は、前記第１窒化物半導体層の電子親和力より小さく、
前記第３窒化物半導体層の電子親和力は、前記第２窒化物半導体層の電子親和力より大きく、
前記第４窒化物半導体層の電子親和力は、前記第２窒化物半導体層の電子親和力より小さく、
前記第１窒化物半導体層は、ｐ型の不純物を含有し、活性化した前記ｐ型の不純物濃度は、１×１０１７ｃｍ−３未満である、半導体装置。
【請求項２】
請求項１記載の半導体装置において、
活性化した前記ｐ型の不純物濃度は、５×１０１６ｃｍ−３以上であり、
前記基板と前記第１窒化物半導体層との間に超格子層を有し、
前記超格子層は、第５窒化物半導体層と、前記第５窒化物半導体層と電子親和力の異なる第６窒化物半導体層との積層体が２以上繰り返し配置されている、半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記基板は、第１領域と第２領域とを有し、
前記ゲート電極、前記第１電極および前記第２電極は、前記第１領域に形成され、
前記第２領域は、前記第４窒化物半導体層および前記第３窒化物半導体層中に形成された素子分離領域であり、
前記接続部は、前記素子分離領域および前記第２窒化物半導体層を貫通し、前記第１窒化物半導体層まで到達する貫通孔の内部に配置されている、半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記接続部上には、前記第１電極と電気的に接続される第１端子部が、配置されている、半導体装置。
【請求項５】
請求項４記載の半導体装置において、
前記貫通孔の底面が、前記第１窒化物半導体層の底面より下に位置する、半導体装置。
【請求項６】
請求項３記載の半導体装置において、
前記貫通孔の底面が、前記第１窒化物半導体層の表面または前記第１窒化物半導体層の途中に位置する、半導体装置。
【請求項７】
請求項３記載の半導体装置において、
前記基板と前記第１窒化物半導体層との間に超格子層を有し、
前記超格子層は、第５窒化物半導体層と、前記第５窒化物半導体層と電子親和力の異なる第６窒化物半導体層との積層体が２以上繰り返し配置されている、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、例えば、窒化物半導体を用いた半導体装置に好適に利用できるものである。
【背景技術】
【０００２】
近年、シリコン(Ｓｉ)よりも大きなバンドギャップを有するＩＩＩ−Ｖ族の化合物を用いた半導体装置が注目されている。その中でも、窒化ガリウム（ＧａＮ）を用いたＭＩＳＦＥＴは、１）絶縁破壊電界が大きい点、２）電子飽和速度が大きい点、３）熱伝導率が大きい点、４）ＡｌＧａＮとＧａＮとの間に良好なヘテロ接合が形成できる点、および５）無毒であり安全性が高い材料である点などの利点を有している。
【０００３】
例えば、特許文献１（特開２００８−２８８４７４号公報）には、不純物としてＦｅを含むＧａＮバッファ層とＡｌＧａＮ第１バリア層を含むＡｌＧａＮ／ＧａＮダブルへテロ接合電界効果トランジスタが開示されている。バッファ層のＦｅは、キャリアトラップ効果とバッファ層の伝導帯のエネルギーレベルの上昇とをもたらす。これにより、バッファ層／第１バリア層界面へのキャリアの蓄積が抑制され、リーク電流が低減する。
【０００４】
また、特許文献２（特開特開２０１１−２３８６８５号公報）には、ＧａＮ層およびＡｌＮ層が複数対交互に積層された第１ＧａＮ／ＡｌＮ超格子層と、この第１ＧａＮ／ＡｌＮ超格子層に接するように、ＧａＮ層およびＡｌＮ層が複数対交互に積層された第２ＧａＮ／ＡｌＮ超格子層とを有するＨＥＭＴが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２８８４７４号公報
【特許文献２】特開２０１１−２３８６８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明者は、上記のような窒化物半導体を用いた半導体装置の研究開発に従事しており、その特性向上について、鋭意検討している。その過程において、窒化物半導体を用いた半導体装置の特性について更なる改善の余地があることが判明した。
【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００９】
本願において開示される一実施の形態に示される半導体装置は、基板の上方に形成された電位固定層、チャネル下地層、チャネル層および障壁層を有する。そして、チャネル層の上方に配置されたゲート電極と、ゲート電極の両側の障壁層の上方にそれぞれ形成されたソース電極およびドレイン電極とを有する。そして、電位固定層まで到達する貫通孔の内部の接続部により、電位固定層とソース電極が接続される。
【発明の効果】
【００１０】
本願において開示される以下に示す代表的な実施の形態に示される半導体装置によれば、半導体装置の特性を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１の半導体装置の構成を模式的に示す断面図である。
【図２】実施の形態１の半導体装置の構成を示す平面図である。
【図３】実施の形態１の半導体装置の構成を示す断面図である。
【図４】実施の形態１の半導体装置の構成を示す断面図である。
【図５】実施の形態１の半導体装置の製造工程を示す断面図である。
【図６】実施の形態１の半導体装置の製造工程を示す断面図であって、図５に続く製造工程を示す断面図である。
【図７】実施の形態１の半導体装置の製造工程を示す断面図である。
【図８】実施の形態１の半導体装置の製造工程を示す平面図である。
【図９】実施の形態１の半導体装置の製造工程を示す断面図であって、図６に続く製造工程を示す断面図である。
【図１０】実施の形態１の半導体装置の製造工程を示す断面図であって、図７に続く製造工程を示す断面図である。
【図１１】実施の形態１の半導体装置の製造工程を示す平面図である。
【図１２】実施の形態１の半導体装置の製造工程を示す断面図であって、図９に続く製造工程を示す断面図である。
【図１３】実施の形態１の半導体装置の製造工程を示す断面図であって、図１０に続く製造工程を示す断面図である。
【図１４】実施の形態１の半導体装置の製造工程を示す平面図である。
【図１５】実施の形態１の半導体装置の製造工程を示す断面図であって、図１２に続く製造工程を示す断面図である。
【図１６】実施の形態１の半導体装置の製造工程を示す断面図であって、図１３に続く製造工程を示す断面図である。
【図１７】実施の形態１の半導体装置の製造工程を示す断面図であって、図１５に続く製造工程を示す断面図である。
【図１８】実施の形態１の半導体装置の製造工程を示す断面図であって、図１６に続く製造工程を示す断面図である。
【図１９】実施の形態１の半導体装置の製造工程を示す平面図である。
【図２０】実施の形態１の半導体装置の製造工程を示す断面図であって、図１７に続く製造工程を示す断面図である。
【図２１】実施の形態１の半導体装置の製造工程を示す断面図であって、図１８に続く製造工程を示す断面図である。
【図２２】実施の形態１の半導体装置の製造工程を示す平面図である。
【図２３】電位固定層（ｐ−ＧａＮ層）に代えてノンドープの窒化ガリウム層（ｉ−ＧａＮ層）を設けた場合の半導体装置のゲート電極直下のバンド図である。
【図２４】実施の形態１の電位固定層（ｐ−ＧａＮ層）を設けた場合の半導体装置のゲート電極直下のバンド図である。
【図２５】縦方向ドレイン耐圧と電位固定層中の活性化したアクセプタ濃度との関係を示すグラフである。
【図２６】実施の形態２の半導体装置の構成を模式的に示す断面図である。
【図２７】実施の形態２の半導体装置の構成を示す平面図である。
【図２８】実施の形態２の半導体装置の構成を示す断面図である。
【図２９】実施の形態２の半導体装置の製造工程を示す断面図である。
【図３０】実施の形態２の半導体装置の製造工程を示す断面図であって、図２９に続く製造工程を示す断面図である。
【図３１】実施の形態２の半導体装置の製造工程を示す断面図であって、図３０に続く製造工程を示す断面図である。
【図３２】実施の形態２の半導体装置の製造工程を示す断面図であって、図３１に続く製造工程を示す断面図である。
【図３３】実施の形態２の半導体装置の製造工程を示す断面図であって、図３２に続く製造工程を示す断面図である。
【図３４】実施の形態２の半導体装置の製造工程を示す断面図であって、図３３に続く製造工程を示す断面図である。
【図３５】実施の形態３の半導体装置の構成を模式的に示す断面図である。
【図３６】実施の形態３の半導体装置の製造工程を示す断面図である。
【図３７】実施の形態３の半導体装置の製造工程を示す断面図であって、図３６に続く製造工程を示す断面図である。
【図３８】実施の形態３の半導体装置の製造工程を示す断面図であって、図３７に続く製造工程を示す断面図である。
【図３９】実施の形態３の半導体装置の製造工程を示す断面図であって、図３８に続く製造工程を示す断面図である。
【図４０】実施の形態３の半導体装置の製造工程を示す断面図であって、図３９に続く製造工程を示す断面図である。
【図４１】実施の形態４の半導体装置の構成を模式的に示す断面図である。
【図４２】実施の形態４の半導体装置の構成を示す断面図である。
【発明を実施するための形態】
【００１２】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１３】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
【００１４】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、複数の類似の部材（部位）が存在する場合には、総称の符号に記号を追加し個別または特定の部位を示す場合がある。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１５】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００１６】
また、断面図および平面図において、各部位の大きさは実デバイスと対応するものではなく、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。また、断面図と平面図が対応する場合においても、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。
【００１７】
（実施の形態１）
以下、図面を参照しながら本実施の形態の半導体装置について詳細に説明する。
【００１８】
［構造説明］
図１は、本実施の形態の半導体装置の構成を模式的に示す断面図である。図１等に示す本実施の形態の半導体装置（半導体素子）は、窒化物半導体を用いたＭＩＳ（Metal Insulator Semiconductor）型の電界効果トランジスタ（FET；Field Effect Transistor）である。この半導体装置は、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）型のパワートランジスタとして用いることができる。本実施の形態の半導体装置は、いわゆるリセスゲート型の半導体装置である。
【００１９】
本実施の形態の半導体装置においては、基板Ｓ上に、核生成層ＮＵＣ、バッファ層ＢＵ、電位固定層ＶＣ、チャネル下地層ＵＣ、チャネル層（電子走行層ともいう）ＣＨおよび障壁層ＢＡが順に形成されている。核生成層ＮＵＣは、窒化物半導体層からなる。バッファ層ＢＵは、窒化物半導体に対し深い準位を形成する不純物を添加した１層もしくは複数層の窒化物半導体層からなる。ここでは、複数層の窒化物半導体層からなる超格子構造体（超格子層ともいう）を用いている。電位固定層ＶＣは、窒化物半導体に対しｐ型となる不純物を添加した窒化物半導体層からなり、導電性を有する。チャネル下地層ＵＣは、チャネル層ＣＨよりも電子親和力が小さく、基板表面方向の平均格子定数がチャネル層ＣＨよりも小さい窒化物半導体層からなる。チャネル層ＣＨは、チャネル下地層ＵＣよりも電子親和力が大きい窒化物半導体層からなる。障壁層ＢＡは、チャネル層ＣＨよりも電子親和力が小さく、チャネル下地層ＵＣよりも電子親和力が小さい窒化物半導体層からなる。障壁層ＢＡ上には、絶縁膜（図示せず）が形成されている。なお、絶縁膜（保護膜）と障壁層ＢＡとの間に、キャップ層を設けてもよい。キャップ層は、障壁層ＢＡよりも電子親和力が大きい窒化物半導体層からなる。
【００２０】
本実施の形態のＭＩＳＦＥＴは、チャネル層ＣＨの上方に、ゲート絶縁膜ＧＩを介して形成されたゲート電極ＧＥと、ゲート電極ＧＥの両側の障壁層ＢＡ上に形成されたソース電極ＳＥおよびドレイン電極ＤＥとを有している。このＭＩＳＦＥＴは、素子分離領域ＩＳＯで区画された活性領域ＡＣに形成されている。また、ゲート電極ＧＥは、障壁層ＢＡを貫通し、チャネル層ＣＨの途中まで到達する溝Ｔの内部にゲート絶縁膜ＧＩを介して形成されている。
【００２１】
チャネル層ＣＨと障壁層ＢＡとの界面近傍のチャネル層ＣＨ側に、２次元電子ガス（２ＤＥＧ）が生成される。また、ゲート電極ＧＥに正の電位（閾値電位）が印加された場合には、ゲート絶縁膜ＧＩとチャネル層ＣＨとの界面近傍には、チャネルが形成される。
【００２２】
上記２次元電子ガス（２ＤＥＧ）は次のメカニズムで形成される。チャネル層ＣＨや障壁層ＢＡを構成する窒化物半導体層（ここでは、窒化ガリウム系の半導体層）は、それぞれ、電子親和力（禁制帯幅（バンドギャップ））が異なり、障壁層ＢＡは、チャネル層ＣＨよりも電子親和力が小さい窒化物半導体層からなる。このため、これらの半導体層の接合面に、井戸型ポテンシャルが生成される。この井戸型ポテンシャル内に電子が蓄積されることにより、チャネル層ＣＨと障壁層ＢＡとの界面近傍に、２次元電子ガス（２ＤＥＧ）が生成される。特に、ここでは、チャネル層ＣＨと障壁層ＢＡをガリウム(あるいはアルミ)面成長の窒化物半導体材料でエピ形成するので、チャネル層ＣＨと障壁層ＢＡの界面に正の固定分極電荷が発生し、この正の分極電荷を中和しようとして電子が蓄積されるので、より２次元電子ガス（２ＤＥＧ）が形成されやすくなる。
【００２３】
そして、チャネル層ＣＨと障壁層ＢＡとの界面近傍に形成される、２次元電子ガス（２ＤＥＧ）は、ゲート電極ＧＥが形成されている溝Ｔにより分断されている。このため、本実施の形態の半導体装置においては、ゲート電極ＧＥに正の電位（閾値電位）が印加されていない状態においてオフ状態を維持でき、ゲート電極ＧＥに正の電位（閾値電位）を印加した状態においてオン状態を維持できる。このように、ノーマリーオフ動作を行うことができる。なお、オン状態およびオフ状態において、ソース電極ＳＥの電位は、例えば、接地電位である。
【００２４】
また、チャネル層ＣＨを、チャネル層ＣＨよりも電子親和力の小さい障壁層ＢＡおよびチャネル下地層ＵＣで挟むことにより、電子の閉じ込め効果が向上する。これにより、ショートチャネル効果の抑制、増幅率向上、動作速度の向上を図ることができる。また、チャネル下地層ＵＣがひっぱり歪を受けてひずんでいる場合は、ピエゾ分極と自発分極による負電荷が、チャネル下地層ＵＣとチャネル層ＣＨとの界面に誘起されるため、閾値電位が正側に移動する。これにより、ノーマリーオフ動作性の向上を図ることができる。また、チャネル下地層ＵＣの歪が緩和されている場合は、自発分極による負電荷が、チャネル下地層ＵＣとチャネル層ＣＨとの界面に誘起されるため、閾値電位が正側に移動する。これにより、ノーマリーオフ動作性の向上を図ることができる。
【００２５】
ここで、本実施の形態においては、素子分離領域ＩＳＯにおいて、素子分離領域ＩＳＯを貫通し、その下方の電位固定層ＶＣまで到達する接続部（ビアともいう）ＶＩＡを設け、この接続部ＶＩＡをソース電極ＳＥと電気的に接続している。このように、電位固定層ＶＣを設け、ソース電極ＳＥと接続することで、追って詳細に説明するように、閾値電位やオン抵抗などの特性の変動を低減することができる。
【００２６】
図２〜図４を参照しながら、実施の形態１の半導体装置をさらに詳細に説明する。図２は、本実施の形態の半導体装置の構成を示す平面図である。図３および図４は、本実施の形態の半導体装置の構成を示す断面図である。図３は、図２のＡ−Ａ断面に対応し、図４は、図２のＢ−Ｂ断面に対応する。
【００２７】
図２に示すように、ドレイン電極ＤＥの平面形状は、Ｙ方向に長辺を有する矩形状である。複数のライン状のドレイン電極ＤＥが、Ｘ方向に一定の間隔を置いて配置されている。また、ソース電極ＳＥの平面形状は、Ｙ方向に長辺を有する矩形状である。複数のライン状のソース電極ＳＥが、Ｘ方向に一定の間隔を置いて配置されている。そして、複数のソース電極ＳＥのそれぞれと、複数のドレイン電極ＤＥのそれぞれは、Ｘ方向に沿って互い違いに配置されている。
【００２８】
ドレイン電極ＤＥの下には、ドレイン電極ＤＥとキャップＣＰ（障壁層ＢＡ）との接続部となるコンタクトホールＣ１Ｄが配置されている。このコンタクトホールＣ１Ｄの平面形状は、Ｙ方向に長辺を有する矩形状である。ソース電極ＳＥの下には、ソース電極ＳＥとキャップＣＰ（障壁層ＢＡ）との接続部となるコンタクトホールＣ１Ｓが配置されている。このコンタクトホールＣ１Ｓの平面形状は、Ｙ方向に長辺を有する矩形状である。
【００２９】
そして、ドレイン電極ＤＥの下のコンタクトホールＣ１Ｄとソース電極ＳＥの下のコンタクトホールＣ１Ｓとの間には、ゲート電極ＧＥが配置されている。ゲート電極ＧＥは、Ｙ方向に長辺を有する矩形状である。１のソース電極ＳＥの下方には、２つ（一対）のゲート電極ＧＥが配置されている。この２つのゲート電極ＧＥは、ソース電極ＳＥの下のコンタクトホールＣ１Ｓの両側に配置されている。このように、複数のソース電極ＳＥに対応して、２つのゲート電極ＧＥが繰り返し配置されている。
【００３０】
複数のドレイン電極ＤＥは、ドレインパッド（端子部ともいう）ＤＰにより接続される。このドレインパッドＤＰは、ドレイン電極ＤＥの一端側（図２においては、下側）において、Ｘ方向に延在するように配置される。言い換えれば、Ｘ方向に延在するドレインパッドＤＰからＹ方向に突き出るように複数のドレイン電極ＤＥが配置される。このような形状を、櫛形形状と言うことがある。
【００３１】
複数のソース電極ＳＥは、ソースパッド（端子部ともいう）ＳＰにより接続される。このソースパッドＳＰは、ソース電極ＳＥの他端側（図２においては、上側）において、Ｘ方向に延在するように配置される。言い換えれば、Ｘ方向に延在するソースパッドＳＰからＹ方向に突き出るように複数のソース電極ＳＥが配置される。このような形状を、櫛形形状と言うことがある。
【００３２】
複数のゲート電極ＧＥは、ゲート線ＧＬにより接続される。このゲート線ＧＬは、ゲート電極ＧＥの一端側（図２においては、上側）において、Ｘ方向に延在するように配置される。言い換えれば、Ｘ方向に延在するゲート線ＧＬからＹ方向に突き出るように複数のゲート電極ＧＥが配置される。なお、ゲート線ＧＬは、例えば、ゲート線ＧＬのＸ方向の両側（図２においては、右側および左側）に設けられたゲートパッド（図示せず）と接続される。
【００３３】
ここで、上記ソース電極ＳＥ、ドレイン電極ＤＥおよびゲート電極ＧＥは、主として、素子分離領域ＩＳＯで囲まれた活性領域ＡＣ上に配置されている。活性領域ＡＣの平面形状は、Ｘ方向に長辺を有する矩形状である。一方、ドレインパッドＤＰ、ゲート線ＧＬおよびソースパッドＳＰは、素子分離領域ＩＳＯ上に配置されている。活性領域ＡＣとソースパッドＳＰとの間に、ゲート線ＧＬが配置されている。
【００３４】
そして、ソースパッドＳＰの下には、貫通孔（孔、穴、凹部ともいう）ＴＨが配置されている。この貫通孔ＴＨには導電性膜が埋め込まれ、接続部ＶＩＡを構成している。後述するように、接続部ＶＩＡは、電位固定層ＶＣと電気的に接続される。よって、ソースパッドＳＰおよび接続部ＶＩＡを介して、ソース電極ＳＥと電位固定層ＶＣとが電気的に接続される。
【００３５】
図２および図３に示すように、本実施の形態のＭＩＳＦＥＴは、基板Ｓの活性領域ＡＣ上に形成されたゲート電極ＧＥと、ゲート電極ＧＥの両側のキャップ層ＣＰ上であって、コンタクトホール（Ｃ１Ｓ、Ｃ１Ｄ）の形成領域に形成されたソース電極ＳＥおよびドレイン電極ＤＥを有している。このソース電極ＳＥおよびドレイン電極ＤＥ上には、保護膜（絶縁膜、カバー膜、表面保護膜ともいう）ＰＲＯが配置されている。
【００３６】
基板Ｓ上には、前述したように、核生成層ＮＵＣ、バッファ層ＢＵ、電位固定層ＶＣ、チャネル下地層ＵＣ、チャネル層（電子走行層ともいう）ＣＨ、障壁層ＢＡ、キャップ層ＣＰおよび絶縁膜ＩＦ１が順に形成されている。そして、ゲート電極ＧＥは、絶縁膜ＩＦ１、キャップ層ＣＰ、障壁層ＢＡを貫通し、チャネル層ＣＨの途中まで到達する溝Ｔの内部にゲート絶縁膜ＧＩを介して形成されている。
【００３７】
基板Ｓとしては、例えば、シリコン（Ｓｉ）からなる半導体基板を用いることができる。基板Ｓとしては、上記シリコンの他、ＧａＮなどの窒化物半導体からなる基板を用いてもよく、ＡｌＮ、ＳｉＣやサファイアなどからなる基板を用いてもよい。中でも、シリコン基板上に、ＧａＮ層などの窒化物半導体層を形成する際には、その結晶性を向上させ、また、基板の歪み（内部応力）を緩和するため、後述するようにバッファ層ＢＵを用いることが多い。よって、後述する電荷の蓄積が生じやすいため、シリコン基板と窒化物半導体とを併用する場合に本実施の形態の半導体装置を用いて効果的である。
【００３８】
核生成層ＮＵＣは、バッファ層ＢＵなどの上部に形成される層が成長する際の結晶核を生成させるために形成する。また、上部に形成される層から基板Ｓに、上部に形成される層の構成元素（例えば、Ｇａなど）が拡散して、基板Ｓが変質することを防ぐために形成する。核生成層ＮＵＣとしては、例えば、窒化アルミニウム（ＡｌＮ）層を用いることができる。ＡｌＮ層の膜厚は２００ｎｍ程度である。基板Ｓの材料や、半導体装置の用途に応じて、核生成層ＮＵＣの材料や厚さを適宜選択することができる。また、基板Ｓとして、ＧａＮ基板などを用いる場合や、バッファ層等の成膜条件によって不要な場合には、核生成層ＮＵＣを省略することができる。
【００３９】
バッファ層ＢＵは、格子定数を調整し、上方に形成される窒化物半導体の結晶性を良好とし、また、積層される窒化物半導体の膜応力を緩和するために形成される。これにより、窒化物半導体の結晶性が向上する。また、基板Ｓの歪み（内部応力）を緩和することができ、基板Ｓに反りやクラックが発生することを抑制することができる。バッファ層ＢＵとしては、窒化ガリウム（ＧａＮ）層と窒化アルミニウム（ＡｌＮ）層との積層膜（ＡｌＮ／ＧａＮ膜）を、複数周期積層した超格子構造体を用いることができる。超格子構造体は、異なる電子親和力を有する窒化物半導体層の積層体が２以上繰り返し配置されているものである。この超格子構造体には、炭素（Ｃ）がドープされている。例えば、ＧａＮ層の膜厚は２０ｎｍ程度、ＡｌＮ層の膜厚は５ｎｍ程度とし、これらの積層膜を８０周期堆積した超格子構造体を用いることができる。炭素濃度（ドープ量）は、例えば、１×１０１９（１Ｅ１９）ｃｍ−３程度である。但し、半導体装置の用途に応じて、積層膜を構成する各膜の材料や厚さを適宜選択すればよい。また、バッファ層ＢＵとして、超格子構造体以外の層を含んでもよい。例えば、超格子構造体上に他の材料膜を形成してもよい。また、バッファ層ＢＵとして、超格子構造体を含まない単層膜などを用いることも可能である。
【００４０】
超格子構造体および上記単層膜の材料としては、ＡｌＮおよびＧａＮの他、ＩｎＮを用いることができる。また、これらの窒化物半導体の混晶を用いてもよい。例えば、上記超格子構造体の積層膜として、ＡｌＮ／ＧａＮ膜の他、ＡｌＧａＮ／ＧａＮ膜を用いることができる。また、上記単層膜としては、例えば、ＡｌＧａＮ層やＩｎＡｌＮ層などを用いることができる。
【００４１】
また、上記においては、超格子構造体中に炭素がドープ（添加）されているが、他のドープ不純物を用いてよい。ドープ不純物としては、深い準位を形成する元素が好ましく、炭素の他、鉄（Ｆｅ）などの遷移金属や、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）などを用いてもよい。半導体装置の用途に応じて、ドープ量や不純物元素を適宜選択すればよい。
【００４２】
電位固定層ＶＣとしては、例えば、不純物をドープしたＧａＮ層を用いることができる。ＧａＮ層の他、ＡｌＮ層やＩｎＮ層を用いてもよい。また、これらの窒化物半導体の混晶を用いてもよい。
【００４３】
電位固定層ＶＣは、不純物がドープされており、導電性を有する。例えば、電位固定層ＶＣとして、不純物としてＭｇが５×１０１８（５Ｅ１８）ｃｍ−３程度ドープされたＧａＮ層を用いることができる。電位固定層ＶＣの膜厚は２００ｎｍ程度である。
【００４４】
このように、導電性が生じる程度の量（例えば、本実施の形態の層構造では、ドープ量が活性化した不純物濃度として５×１０１６（５Ｅ１６）ｃｍ−３以上）の不純物をドープする必要がある。ドープ不純物としては、ｎ型不純物やｐ型不純物を用いることができる。ｎ型不純物としては、例えば、Ｓｉ、硫黄（Ｓ）、セレン（Ｓｅ）などが挙げられ、ｐ型不純物としては、例えば、Ｂｅ、Ｃ、Ｍｇなどが挙げられる。また、縦方向耐圧の観点から不純物のドープ量は、活性化した不純物濃度として１×１０１８（１Ｅ１８）ｃｍ−３以下が好ましい。例えば、本実施の形態の層構造において、縦方向耐圧として５００Ｖ以上を確保するためには、ドープ量が、活性化した不純物濃度として５×１０１７（５Ｅ１７）ｃｍ−３以下とすることが好ましい。
【００４５】
チャネル下地層ＵＣとしては、例えば、ＡｌＧａＮ層を用いることができる。このチャネル下地層ＵＣ中には、意図的な不純物のドープは行われていない。なお、不純物のドープにより深い準位が形成されると、追って詳細に説明するように、閾値電位などの特性の変動をもたらす要因となる。よって、不純物のドープ量は、１×１０１６（１Ｅ１６）ｃｍ−３以下が好ましい。
【００４６】
また、ＡｌＧａＮ層の厚さは、例えば、１０００ｎｍ、Ａｌの組成は３％程度である。チャネル下地層ＵＣとしては、ＡｌＧａＮ層の他、ＩｎＡｌＮ層などを用いることができる。
【００４７】
また、本実施の形態においては、エピタキシャル成長により、チャネル下地層ＵＣの面内方向の格子定数が、その上層のチャネル層ＣＨや障壁層ＢＡに引き継がれる。例えば、チャネル下地層ＵＣより上層に、チャネル下地層（ＡｌＧａＮ層）ＵＣよりも格子定数の大きい層、例えば、ＧａＮ層、ＩｎＸＧａ（１−Ｘ）Ｎ層（０≦Ｘ≦１）やＩｎＡｌＮ層などが形成された場合には、上層の層に圧縮ひずみが加わる。逆に、チャネル下地層ＵＣより上層に、チャネル下地層（ＡｌＧａＮ層）ＵＣよりも格子定数の小さい層、例えば、高Ａｌ組成比であるＩｎＡｌＮ層などが形成された場合には、上層の層に引っ張りひずみが加わる。
【００４８】
チャネル層ＣＨとしては、例えば、ＧａＮ層を用いることができる。このチャネル層ＣＨ中には、意図的な不純物のドープは行われていない。また、ＧａＮ層の厚さは、例えば、８０ｎｍ程度である。チャネル層ＣＨの材料としては、ＧａＮの他、ＡｌＮ、ＩｎＮなどを用いることができる。また、これらの窒化物半導体の混晶を用いてもよい。半導体装置の用途に応じて、チャネル層ＣＨの材料や厚さを適宜選択することができる。なお、本実施の形態においては、ノンドープのチャネル層ＣＨを用いたが、用途に応じて適宜不純物をドープしてもよい。ドープ不純物としては、ｎ型不純物やｐ型不純物を用いることができる。ｎ型不純物としては、例えば、Ｓｉ、Ｓ、Ｓｅなどが挙げられ、ｐ型不純物としては、例えば、Ｂｅ、Ｃ、Ｍｇなどが挙げられる。
【００４９】
但し、チャネル層ＣＨは、電子が走行する層であるため、不純物のドープ量が多すぎると、クーロン散乱により移動度が低下する恐れがある。そこで、チャネル層ＣＨへの不純物のドープ量は、１×１０１７（１Ｅ１７）ｃｍ−３以下が好ましい。
【００５０】
また、チャネル層ＣＨは、チャネル下地層ＵＣや障壁層ＢＡよりも電子親和力が大きい窒化物半導体を用いる必要がある。上記のように、チャネル下地層ＵＣとしてＡｌＧａＮ層を、チャネル層ＣＨとしてＧａＮ層を用い、これらの層の格子定数が異なる場合には、チャネル層ＣＨの膜厚は転位が増加する臨界膜厚以下である必要がある。
【００５１】
障壁層ＢＡとしては、例えば、Ａｌ０．２Ｇａ０．８Ｎ層を用いることができる。また、Ａｌ０．２Ｇａ０．８Ｎ層の厚さは、例えば、３０ｎｍ程度である。障壁層ＢＡの材料としては、ＡｌＧａＮ層の他、ＩｎＡｌＮ層などを用いることができる。Ａｌの組成比などを適宜調整してもよい。また、Ａｌの組成比の異なる膜を積層し、多層構造の障壁層ＢＡを用いてもよい。また、障壁層ＢＡの材料としては、ＧａＮ層、ＡｌＮ層、ＩｎＮ層などを用いることができる。また、これらの窒化物半導体の混晶を用いてもよい。半導体装置の用途に応じて、障壁層ＢＡの材料や厚さなどを適宜選択することができる。なお、障壁層ＢＡとしては、ノンドープの層を用いてもよく、用途に応じて適宜不純物をドープしてもよい。ドープ不純物としては、ｎ型不純物やｐ型不純物を用いることができる。ｎ型不純物としては、例えば、Ｓｉ、Ｓ、Ｓｅなどが挙げられ、ｐ型不純物としては、例えば、Ｂｅ、Ｃ、Ｍｇなどが挙げられる。但し、障壁層ＢＡ中の不純物のドープ量が多すぎると、後述するゲート電極ＧＥの近傍にいて、ドレイン電極ＤＥの電位の影響を受け易くなり、耐圧が低下し得る。また、障壁層ＢＡ中の不純物が、チャネル層ＣＨでのクーロン散乱の要因となり得るため、電子の移動度が低下し得る。そこで、障壁層ＢＡへの不純物のドープ量は、１×１０１７（１Ｅ１７）ｃｍ−３以下が好ましい。また、ノンドープの障壁層ＢＡを用いる方がより好ましい。
【００５２】
また、チャネル層ＣＨとしてＧａＮ層を、障壁層ＢＡとして、ＡｌＧａＮ層を用い、これらの層の格子定数が異なる場合には、障壁層ＢＡの膜厚は転位が増加する臨界膜厚以下である必要がある。
【００５３】
また、前述したとおり、障壁層ＢＡとしては、チャネル層ＣＨよりも電子親和力が小さい窒化物半導体を用いる必要がある。但し、多層構造の障壁層ＢＡを用いた場合は、多層中に、チャネル層ＣＨよりも電子親和力が大きい層を含んでもよく、少なくとも１層以上がチャネル層ＣＨよりも電子親和力が小さい層であればよい。
【００５４】
キャップ層ＣＰとしては、例えば、ＧａＮ層を用いることができる。ＧａＮ層の厚さは、例えば、２ｎｍ程度である。また、キャップ層ＣＰとしては、ＧａＮの他、ＡｌＮ層、ＩｎＮ層などを用いることができる。また、これらの窒化物半導体の混晶（例えば、ＡｌＧａＮ、ＩｎＡｌＮ）を用いてもよい。また、キャップ層ＣＰを省略してもよい。
【００５５】
また、キャップ層ＣＰは、障壁層ＢＡよりも電子親和力が大きい窒化物半導体を用いる必要がある。また、キャップ層ＣＰとしては、ノンドープの層を用いてもよく、用途に応じて適宜不純物をドープしてもよい。ドープ不純物としては、ｎ型不純物やｐ型不純物を用いることができる。ｎ型不純物としては、例えば、Ｓｉ、Ｓ、Ｓｅなどが挙げられ、ｐ型不純物としては、例えば、Ｂｅ、Ｃ、Ｍｇなどが挙げられる。
【００５６】
また、チャネル下地層ＵＣとしてＡｌＧａＮ層を、キャップ層ＣＰとして、ＧａＮ層を用い、これらの層の格子定数が異なる場合には、キャップ層ＣＰの膜厚は転位が増加する臨界膜厚以下である必要がある。
【００５７】
絶縁膜ＩＦ１としては、例えば、窒化シリコン膜を用いることができる。窒化シリコン膜の厚さは、例えば、１００ｎｍ程度である。また、窒化シリコン膜以外の絶縁膜を用いてもよい。また、数種類の絶縁膜の積層構造としてもよい。半導体装置の用途に応じて、絶縁膜ＩＦ１の材料や厚さを適宜選択することができる。絶縁膜ＩＦ１としては、下層の窒化物半導体よりもバンドギャップが大きく、電子親和力が小さい膜が好ましい。このような条件を満たす膜としては、窒化シリコン膜（ＳｉＮ）の他、酸化シリコン（ＳｉＯ２）膜、酸窒化シリコン膜、酸炭化シリコン（ＳｉＯＣ）膜、酸化アルミニウム（Ａｌ２Ｏ３、アルミナ）膜、酸化ハフニウム（ＨｆＯ２）膜、酸化ジルコニウム（ＺｒＯ２）膜などが挙げられる。また、各種有機膜も、上記条件を満たす。さらに、これらの中でも、電流コラプス抑制のため、下層の窒化物半導体との界面に形成される界面準位密度が低い膜を選択することが好ましい。
【００５８】
ゲート電極ＧＥは、絶縁膜ＩＦ１、キャップ層ＣＰおよび障壁層ＢＡを貫通し、チャネル層ＣＨの途中まで掘り込まれた溝（トレンチ、リセスともいう）Ｔの内部にゲート絶縁膜ＧＩを介して形成されている。
【００５９】
ゲート絶縁膜ＧＩとしては、酸化アルミニウム（Ａｌ２Ｏ３）膜を用いることができる。酸化アルミニウム膜の厚さは、例えば、５０ｎｍ程度である。ゲート絶縁膜ＧＩとしては、酸化アルミニウム膜以外の絶縁膜を用いてもよい。また、数種類の絶縁膜の積層構造としてもよい。半導体装置の用途に応じて、ゲート絶縁膜ＧＩの材料や厚さを適宜選択することができる。ゲート絶縁膜ＧＩとしては、下層の窒化物半導体よりもバンドギャップが大きく、電子親和力が小さい膜が好ましい。このような条件を満たす膜としては、酸化アルミニウム膜の他、酸化シリコン（ＳｉＯ２）膜、窒化シリコン膜（ＳｉＮ）、酸化ハフニウム（ＨｆＯ２）膜、酸化ジルコニウム（ＺｒＯ２）膜などが挙げられる。このゲート絶縁膜ＧＩは、ゲート電極ＧＩに印加できる電圧や、閾値電圧に影響を及ぼすため、絶縁耐圧、誘電率、膜厚を考慮して設定することが好ましい。
【００６０】
ゲート電極ＧＥとしては、窒化チタン（ＴｉＮ）膜を用いることができる。窒化チタン膜の厚さは、例えば、２００ｎｍ程度である。ゲート電極ＧＥとしては、窒化チタン膜以外の導電性膜を用いてもよい。例えば、ホウ素（Ｂ）やリン（Ｐ）などの不純物をドープした多結晶シリコン膜を用いてもよい。また、Ｔｉ、Ａｌ、Ｎｉ、Ａｕなどからなる金属を用いてもよい。また、Ｔｉ、Ａｌ、Ｎｉ、Ａｕなどからなる金属とＳｉとの化合物膜（金属シリサイド膜）を用いてもよい。また、Ｔｉ、Ａｌ、Ｎｉ、Ａｕなどからなる金属膜の窒化物を用いてもよい。また、数種類の導電性膜の積層構造としてもよい。半導体装置の用途に応じて、ゲート電極ＧＥの材料や厚さを適宜選択することができる。
【００６１】
また、ゲート電極ＧＥとしては、下層の膜（例えば、ゲート絶縁膜ＧＩ）や上層の膜（例えば、層間絶縁膜ＩＬ１）と反応し難い材料を選択することが好ましい。
【００６２】
ゲート電極ＧＥ上には、層間絶縁膜ＩＬ１が配置されている。この層間絶縁膜ＩＬ１は、貫通孔ＴＨおよびコンタクトホールＣ１Ｓ、Ｃ１Ｄを有する。
【００６３】
この層間絶縁膜ＩＬ１としては、例えば、酸化シリコン膜を用いることができる。酸化シリコン膜の厚さは、例えば、２０００ｎｍ程度である。また、酸化シリコン膜以外の絶縁膜を用いてもよい。また、数種類の絶縁膜の積層構造としてもよい。半導体装置の用途に応じて、層間絶縁膜ＩＬ１の材料や厚さを適宜選択することができる。層間絶縁膜ＩＬ１としては、下層の窒化物半導体よりもバンドギャップが大きく、電子親和力が小さい膜が好ましい。また、層間絶縁膜ＩＬ１としては、接するゲート電極ＧＥと反応し難い材料を選択することが好ましい。このような条件を満たす膜としては、酸化シリコン膜の他、窒化シリコン膜、酸窒化シリコン膜、酸化アルミニウム（Ａｌ２Ｏ３）膜、酸化ハフニウム（ＨｆＯ２）膜、酸化ジルコニウム（ＺｒＯ２）膜などが挙げられる。
【００６４】
貫通孔ＴＨおよびコンタクトホールＣ１Ｓ、Ｃ１Ｄを含む層間絶縁膜ＩＬ１上には、導電性膜が形成されている。ここでは、ＴｉＮ膜とＡｌ膜との積層膜が形成されている。この積層膜のうち、コンタクトホールＣ１Ｓ、Ｃ１Ｄ内の積層膜は、ソース電極ＳＥまたはドレイン電極ＤＥとなる。一方、貫通孔ＴＨ内の積層膜は接続部ＶＩＡとなる。
【００６５】
ソース電極ＳＥおよびドレイン電極ＤＥとしては、ＴｉＮ膜とその上のＡｌ膜との積層膜を用いることができる。ＴｉＮ膜の厚さは、例えば、５０ｎｍ程度、Ａｌ膜の厚さは、例えば、１０００ｎｍ程度である。ソース電極ＳＥおよびドレイン電極ＤＥの材料としては、コンタクトホール（Ｃ１Ｓ、Ｃ１Ｄ）の底部の窒化物半導体層（キャップ層ＣＰ）と、オーミック接触する材料であればよい。特に、コンタクトホール（Ｃ１Ｓ、Ｃ１Ｄ）の底部の窒化物半導体層（キャップ層ＣＰ）またはこの層より下層の窒化物半導体層中に、ｎ型不純物がドープされている場合には、オーミック接触し易くなる。よって、ソース電極ＳＥおよびドレイン電極ＤＥとして、幅広い材料群からの選択が可能となる。また、ソース電極ＳＥおよびドレイン電極ＤＥを構成する材料としては、接する層間絶縁膜ＩＬ１と反応し難い材料を選択することが好ましい。ソース電極ＳＥおよびドレイン電極ＤＥを構成する材料としては、Ｔｉ、Ａｌ、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、Ｖ（バナジウム）などからなる金属膜を用いてもよい。また、これらの金属の混合物（合金）、また、これらの金属とＳｉとの化合物膜（金属シリサイド膜）、また、これらの金属の窒化物などを用いることができる。また、これらの材料の積層膜を用いてもよい。
【００６６】
接続部ＶＩＡとしては、前述したソース電極ＳＥおよびドレイン電極ＤＥと同様に、ＴｉＮ膜とその上のＡｌ膜との積層膜を用いることができる。ＴｉＮ膜の厚さは、例えば、５０ｎｍ程度、Ａｌ膜の厚さは、例えば、１０００ｎｍ程度である。接続部ＶＩＡを構成する材料としては、貫通孔ＴＨの底部の窒化物半導体層（電位固定層ＶＣ）と、オーミック接触する材料であればよい。また、接続部ＶＩＡを構成する材料としては、接する層間絶縁膜ＩＬ１と反応し難い材料を選択することが好ましい。
【００６７】
例えば、電位固定層ＶＣがｐ型不純物を含有する場合には、接続部ＶＩＡを構成する材料として、Ｔｉ、Ｎｉ、Ｐｔ（白金）、Ｒｈ（ロジウム）、Ｐｄ（パラジウム）、Ｉｒ（イリジウム）、Ｃｕ（銅）、Ａｇ（銀）などからなる金属膜、これらの金属の混合物（合金）、これらの金属とＳｉとの化合物膜（金属シリサイド膜）、または、これらの金属の窒化物などを用いることが好ましい。また、これらの材料の積層膜を用いてもよい。
【００６８】
また、電位固定層ＶＣがｎ型不純物を含有する場合には、接続部ＶＩＡを構成する材料として、Ｔｉ、Ａｌ、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、Ｖ（バナジウム）などからなる金属膜、これらの金属の混合物（合金）、これらの金属との化合物膜（金属シリサイド膜）、または、これらの金属の窒化物などを用いることが好ましい。また、これらの材料の積層膜を用いてもよい。
【００６９】
また、本実施の形態においては、貫通孔ＴＨの底面を、電位固定層ＶＣの途中に配置し、貫通孔ＴＨの内部に接続部ＶＩＡを配置しているが、接続部ＶＩＡは、電位固定層ＶＣと接するように配置されていればよい。例えば、貫通孔ＴＨの底面を、電位固定層ＶＣの上面に配置し、接続部ＶＩＡの底部と電位固定層ＶＣとが接するように構成してもよい。また、貫通孔ＴＨの底面を、電位固定層ＶＣの底面より下方に配置し、接続部ＶＩＡの側面の一部と電位固定層ＶＣとが接するように構成してもよい。例えば、貫通孔ＴＨの底面が、バッファ層ＢＵの表面またはバッファ層ＢＵの途中に位置していてもよい。貫通孔ＴＨの底面が、核生成層ＮＵＣの表面または核生成層ＮＵＣの途中に位置していてもよい。また、貫通孔ＴＨの底面が、基板Ｓの表面または基板Ｓの途中に位置していてもよい。但し、接続部ＶＩＡの側面の一部と電位固定層ＶＣとの接触では、接触面積が小さくなる恐れがあるため、貫通孔ＴＨの底面は、電位固定層ＶＣの上面以下から電位固定層ＶＣの下面より上に配置することが好ましい。
【００７０】
前述したように、ソースパッドＳＰおよびドレインパッドＤＰは、それぞれ、ソース電極ＳＥおよびドレイン電極ＤＥと一体として形成されている。よって、ソースパッドＳＰおよびドレインパッドＤＰは、ソース電極ＳＥおよびドレイン電極ＤＥと同じ材料で構成されている。このソースパッドＳＰの下に、上記接続部ＶＩＡが配置される（図４）。
【００７１】
保護膜ＰＲＯとしては、酸窒化シリコン（ＳｉＯＮ）膜などの絶縁膜を用いることができる。
【００７２】
［製法説明］
次いで、図５〜図２２を参照しながら、本実施の形態の半導体装置の製造方法を説明するとともに、当該半導体装置の構成をより明確にする。図５〜図２２は、本実施の形態の半導体装置の製造工程を示す断面図または平面図である。
【００７３】
図５に示すように、基板Ｓ上に、核生成層ＮＵＣおよびバッファ層ＢＵを順次形成する。基板Ｓとして、例えば、（１１１）面が露出しているシリコン（Ｓｉ）からなる半導体基板を用い、その上部に、核生成層ＮＵＣとして、例えば、窒化アルミニウム（ＡｌＮ）層を、有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法などを用いて、２００ｎｍ程度の膜厚で、ヘテロエピタキシャル成長させる。
【００７４】
なお、基板Ｓとしては、上記シリコンの他、ＳｉＣやサファイアなどからなる基板を用いてもよい。さらに通常、核生成層ＮＵＣおよびこの核生成層ＮＵＣ以降の窒化物半導体層（ＩＩＩ−Ｖ族の化合物半導体層）は、すべてＩＩＩ族元素面成長（即ち、本件の場合、ガリウム面成長あるいはアルミ面成長）で形成する。
【００７５】
次いで、核生成層ＮＵＣ上に、バッファ層ＢＵとして、窒化ガリウム（ＧａＮ）層と窒化アルミニウム（ＡｌＮ）層との積層膜（ＡｌＮ／ＧａＮ膜）を、繰り返し積層した超格子構造体を形成する。例えば、２０ｎｍ程度の膜厚の窒化ガリウム（ＧａＮ）層と、５ｎｍ程度の膜厚の窒化アルミニウム（ＡｌＮ）層とを、交互に有機金属気相成長法などを用いてヘテロエピタキシャル成長させる。例えば、上記積層膜を４０層形成する。この積層膜を成長させる際に、炭素（Ｃ）をドープしながら成長させてもよい。例えば、積層膜中の炭素濃度が１×１０１９（１Ｅ１９）ｃｍ−３程度となるように、炭素をドープする。
【００７６】
また、バッファ層ＢＵ上に、バッファ層ＢＵの一部として、例えば、ＡｌＧａＮ層を、有機金属気相成長法などを用いてヘテロエピタキシャル成長させてもよい。
【００７７】
次いで、バッファ層ＢＵ上に、電位固定層ＶＣとして、例えば、ｐ型不純物を含有する窒化ガリウム層（ｐ−ＧａＮ層）を、有機金属気相成長法などを用いてヘテロエピタキシャル成長させる。例えば、ｐ型不純物として、マグネシウム（Ｍｇ）を用いる。例えば、マグネシウム（Ｍｇ）をドープしながら窒化ガリウム層を２００ｎｍ程度堆積させる。堆積膜中のＭｇ濃度を、例えば、５×１０１８（５Ｅ１８）ｃｍ−３程度とする。
【００７８】
次いで、電位固定層ＶＣ上に、チャネル下地層ＵＣを形成する。電位固定層ＶＣ上に、チャネル下地層ＵＣとして、例えば、ＡｌＧａＮ層を、有機金属気相成長法などを用いてヘテロエピタキシャル成長させる。この際、意図的な不純物のドープを行わずに成長させる。その厚さは、例えば、１０００ｎｍ、Ａｌの組成は３％程度とする。
【００７９】
次いで、チャネル下地層ＵＣ上に、チャネル層ＣＨを形成する。例えば、チャネル下地層ＵＣ上に、窒化ガリウム層（ＧａＮ層）を、有機金属気相成長法などを用いてヘテロエピタキシャル成長させる。この際、意図的な不純物のドープを行わずに成長させる。このチャネル層ＣＨの膜厚は、例えば、８０ｎｍ程度である。
【００８０】
次いで、チャネル層ＣＨ上に、障壁層ＢＡとして、例えば、ＡｌＧａＮ層を、有機金属気相成長法などを用いてヘテロエピタキシャル成長させる。例えば、Ａｌの組成比を０．２と、Ｇａの組成比を、０．８とし、Ａｌ０．２Ｇａ０．８Ｎ層を形成する。この障壁層ＢＡのＡｌＧａＮ層のＡｌの組成比を、前述したバッファ層ＢＵのＡｌＧａＮ層のＡｌの組成比より大きくする。
【００８１】
このようにして、チャネル下地層ＵＣ、チャネル層ＣＨおよび障壁層ＢＡの積層体が形成される。この積層体のうち、チャネル層ＣＨと障壁層ＢＡとの界面近傍には、２次元電子ガス（２ＤＥＧ）が生成される。
【００８２】
次いで、障壁層ＢＡ上に、キャップ層ＣＰを形成する。例えば、障壁層ＢＡ上に、窒化ガリウム層（ＧａＮ層）を、有機金属気相成長法などを用いてヘテロエピタキシャル成長させる。この際、意図的な不純物のドープを行わずに成長させる。このキャップ層ＣＰの膜厚は、例えば、２ｎｍ程度である。
【００８３】
次いで、図６および図７に示すように、キャップ層ＣＰ上に、絶縁膜ＩＦ１として、窒化シリコン膜を、ＰＥＣＶＤ（plasma-enhanced chemical vapor deposition）法などを用いて、例えば、１００ｎｍ程度の膜厚で堆積する。
【００８４】
次いで、フォトリソグラフィ処理により、素子分離領域を開口するフォトレジスト膜ＰＲ１を絶縁膜ＩＦ１上に形成する。次いで、フォトレジスト膜ＰＲ１をマスクとして、窒素イオンを打ち込むことにより、素子分離領域ＩＳＯを形成する。このように、窒素（Ｎ）やホウ素（Ｂ）などのイオン種が打ち込まれることにより、結晶状態が変化し、高抵抗化する。
【００８５】
例えば、窒素イオンを、絶縁膜ＩＦ１を介してチャネル下地層ＵＣ、チャネル層ＣＨおよび障壁層ＢＡからなる積層体中に、５×１０１４（５Ｅ１４）ｃｍ−２程度の密度で打ち込む。打ち込みエネルギーは、例えば、１２０ｋｅＶ程度である。なお、打ち込みの深さ、即ち、素子分離領域ＩＳＯの底部は、チャネル層ＣＨの底面より下に位置し、かつ、電位固定層ＶＣの底面より上に位置するように、窒素イオンの打ち込み条件を調整する。なお、素子分離領域ＩＳＯの底部は、後述する貫通孔ＴＨ（接続部ＶＩＡ）の底部より上に位置する。このようにして、素子分離領域ＩＳＯを形成する。この素子分離領域ＩＳＯで囲まれた領域が活性領域ＡＣとなる。図８に示すように、活性領域ＡＣは、例えば、Ｘ方向に長辺を有する略矩形状である。この後、プラズマ剥離処理などによりフォトレジスト膜ＰＲ１を除去する。
【００８６】
次いで、図９〜図１１に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、絶縁膜ＩＦ１をパターニングする。例えば、絶縁膜ＩＦ１上に、フォトレジスト膜（図示せず）を形成し、フォトリソグラフィ処理により、ゲート電極形成領域のフォトレジスト膜（図示せず）を除去する。言い換えれば、絶縁膜ＩＦ１上に、ゲート電極形成領域に開口部を有するフォトレジスト膜（図示せず）を形成する。次いで、このフォトレジスト膜（図示せず）をマスクとして、絶縁膜ＩＦ１をエッチングする。絶縁膜ＩＦ１として窒化シリコン膜を用いた場合、例えば、ＳＦ６などのフッ素系のガスを含むドライエッチングガスを用いたドライエッチングを行う。この後、プラズマ剥離処理などによりフォトレジスト膜（図示せず）を除去する。このようにして、キャップ層ＣＰ上に、ゲート電極形成領域に開口部を有する絶縁膜ＩＦ１を形成する。
【００８７】
次いで、絶縁膜ＩＦ１をマスクとして、キャップ層ＣＰ、障壁層ＢＡおよびチャネル層ＣＨをドライエッチングすることにより、キャップ層ＣＰおよび障壁層ＢＡを貫通してチャネル層ＣＨの途中まで達する溝Ｔを形成する。エッチングガスとしては、例えば、ＢＣｌ３などの塩素系のガスを含むドライエッチングガスを用いる。この際、素子分離領域ＩＳＯに、ゲート線ＧＬ用の溝ＧＬＴを形成する（図１０、図１１）。
【００８８】
次いで、図１２〜図１４に示すように、溝Ｔ内を含む絶縁膜ＩＦ１上に、ゲート絶縁膜ＧＩを介してゲート電極ＧＥを形成する。例えば、溝Ｔ内を含む絶縁膜ＩＦ１上に、ゲート絶縁膜ＧＩとして、酸化アルミニウム膜をＡＬＤ（Atomic Layer Deposition）法などを用いて５０ｎｍ程度の膜厚で堆積する。
【００８９】
ゲート絶縁膜ＧＩとして、酸化アルミニウム膜の他、酸化シリコン膜や、酸化シリコン膜よりも誘電率の高い高誘電率膜を用いてもよい。高誘電率膜として、ＳｉＮ膜（窒化シリコン）、ＨｆＯ２膜（酸化ハフニウム膜）、ハフニウムアルミネート膜、ＨｆＯＮ膜（ハフニウムオキシナイトライド膜）、ＨｆＳｉＯ膜（ハフニウムシリケート膜）、ＨｆＳｉＯＮ膜（ハフニウムシリコンオキシナイトライド膜）、ＨｆＡｌＯ膜のようなハフニウム系絶縁膜を用いてもよい。
【００９０】
次いで、例えば、ゲート絶縁膜ＧＩ上に、導電性膜として、例えば、ＴｉＮ（窒化チタン）膜を、スパッタリング法などを用いて２００ｎｍ程度の膜厚で堆積する。次いで、フォトリソグラフィ技術を用いて、ゲート電極形成領域にフォトレジスト膜ＰＲ２を形成し、このフォトレジスト膜ＰＲ２をマスクとして、ＴｉＮ膜をエッチングすることによりゲート電極ＧＥを形成する。このエッチングの際、ＴｉＮ膜の下層の酸化アルミニウム膜をエッチングしてもよい。例えば、ＴｉＮ膜の加工の際には、Ｃｌ２などの塩素系のガスを含むドライエッチングガスを用いたドライエッチングが行われ、酸化アルミニウム膜の加工の際には、ＢＣｌ３などの塩素系のガスを含むドライエッチングガスを用いたドライエッチングが行われる。
【００９１】
また、このエッチングの際、ゲート電極ＧＥを、一の方向（図１２中では右側、ドレイン電極ＤＥ側）に張り出した形状にパターニングする。この張り出し部は、フィールドプレート電極部と呼ばれる。このフィールドプレート電極部は、ドレイン電極ＤＥ側の溝Ｔの端部からドレイン電極ＤＥ側へ延在するゲート電極ＧＥの一部の領域である。
【００９２】
次いで、図１５および図１６に示すように、ゲート電極ＧＥ上を含む絶縁膜ＩＦ１上に、層間絶縁膜ＩＬ１として、例えば、酸化シリコン膜をＰＥＣＶＤ法などを用いて２０００ｎｍ程度堆積する。
【００９３】
次いで、図１７〜図１９に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、層間絶縁膜ＩＬ１および絶縁膜ＩＦ１中に、コンタクトホールＣ１Ｓ、Ｃ１Ｄおよび貫通孔ＴＨを形成する。コンタクトホールＣ１Ｓ、Ｃ１Ｄは、ソース電極形成領域およびドレイン電極形成領域にそれぞれ形成される。また、貫通孔ＴＨは、ソースパッド形成領域に形成される。
【００９４】
例えば、層間絶縁膜ＩＬ１上に、ソース電極接続領域およびドレイン電極接続領域にそれぞれ開口部を有する第１フォトレジスト膜を形成する。次いで、この第１フォトレジスト膜をマスクとして、層間絶縁膜ＩＬ１および絶縁膜ＩＦ１をエッチングエッチングすることにより、コンタクトホールＣ１Ｓ、Ｃ１Ｄを形成する。
【００９５】
層間絶縁膜ＩＬ１として酸化シリコン膜を用い、絶縁膜ＩＦ１として窒化シリコン膜を用いた場合には、これらの膜のエッチングの際には、例えば、ＳＦ６などのフッ素系のガスを含むドライエッチングガスを用いたドライエッチングを行う。
【００９６】
次いで、第１フォトレジスト膜を除去した後、コンタクトホールＣ１Ｓ、Ｃ１Ｄ内を含む層間絶縁膜ＩＬ１上に、貫通孔形成領域に開口部を有する第２フォトレジスト膜を形成する。次いで、この第２フォトレジスト膜をマスクとして、層間絶縁膜ＩＬ１、絶縁膜ＩＦ１、素子分離領域ＩＳＯ、チャネル下地層ＵＣおよび電位固定層ＶＣの一部をエッチングすることにより、貫通孔ＴＨを形成する。言い換えれば、層間絶縁膜ＩＬ１、絶縁膜ＩＦ１、素子分離領域ＩＳＯおよびチャネル下地層ＵＣを貫通して電位固定層ＶＣの途中まで達する貫通孔ＴＨを形成する。
【００９７】
前述したように、貫通孔ＴＨの底部は、電位固定層ＶＣ中であって、素子分離領域ＩＳＯの底部より下に位置するようにエッチングを行う。
【００９８】
層間絶縁膜ＩＬ１として酸化シリコン膜を用い、絶縁膜ＩＦ１として窒化シリコン膜を用いた場合には、まず、例えば、ＳＦ６などのフッ素系のガスを含むドライエッチングガスを用いたドライエッチングにより、これらの膜を除去する。次いで、素子分離領域ＩＳＯ、チャネル下地層（ＡｌＧａＮ層）ＵＣおよび電位固定層（ｐＧａＮ層）ＶＣの途中までを、例えば、ＢＣｌ３などの塩素系のガスを含むドライエッチングガスを用いたドライエッチングにより除去する。
【００９９】
なお、コンタクトホールＣ１Ｓ、Ｃ１Ｄと貫通孔ＴＨの形成順序は、上記のものに限られるものではなく、貫通孔ＴＨを形成した後に、コンタクトホールＣ１Ｓ、Ｃ１Ｄを形成してもよい。また、貫通孔形成領域、ソース電極接続領域およびドレイン電極接続領域の層間絶縁膜ＩＬ１を除去した後、貫通孔形成領域の絶縁膜ＩＦ１、素子分離領域ＩＳＯ、チャネル下地層ＵＣおよび電位固定層ＶＣの途中までを除去し、さらに、ソース電極接続領域およびドレイン電極接続領域の絶縁膜ＩＦ１を除去してもよい。このように、コンタクトホールＣ１Ｓ、Ｃ１Ｄおよび貫通孔ＴＨの形成工程については、種々の工程を取り得る。
【０１００】
上記工程にて形成されたコンタクトホールＣ１Ｓ、Ｃ１Ｄの底面からはキャップ層ＣＰが露出し、貫通孔ＴＨの底面からは電位固定層ＶＣが露出する。
【０１０１】
次いで、図２０〜図２２に示すように、ゲート電極ＧＥの両側のキャップ層ＣＰ上に、ソース電極ＳＥおよびドレイン電極ＤＥを形成する。また、ソース電極ＳＥの端部に、ソースパッドＳＰを形成し、ドレイン電極ＤＥの端部にドレインパッドＤＰを形成する（図２２）。
【０１０２】
例えば、コンタクトホールＣ１Ｓ、Ｃ１Ｄおよび貫通孔ＴＨ内を含む層間絶縁膜ＩＬ１上に導電性膜を形成する。例えば、導電性膜として、窒化チタン（ＴｉＮ）膜と、その上部のアルミニウム（Ａｌ）膜からなる積層膜（Ａｌ／ＴｉＮ）を、スパッタリング法などを用いて形成する。窒化チタン膜は、例えば、５０ｎｍ程度の膜厚であり、アルミニウム膜は、例えば、１０００ｎｍ程度の膜厚である。
【０１０３】
次いで、フォトリソグラフィ技術を用いて、ソース電極ＳＥ、ドレイン電極ＤＥ、ソースパッドＳＰおよびドレインパッドＤＰの形成領域にフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜（図示せず）をマスクとして、導電性膜（Ａｌ／ＴｉＮ）をエッチングする。例えば、ＢＣｌ３などの塩素系のガスを含むドライエッチングガスを用いたドライエッチングを施す。この工程により、貫通孔ＴＨに導電性膜が埋め込まれた接続部ＶＩＡが形成され、また、ソース電極ＳＥ、ドレイン電極ＤＥ、ソースパッドＳＰおよびドレインパッドＤＰが形成される。ソース電極ＳＥおよびドレイン電極ＤＥの平面形状は、図２２に示すように、Ｙ方向に長辺を有する矩形状（ライン状）である。また、ソースパッドＳＰおよびドレインパッドＤＰの平面形状は、図２２に示すように、Ｘ方向に長辺を有する矩形状（ライン状）である。ソースパッドＳＰは、複数のソース電極ＳＥを接続するように配置され、ドレインパッドＤＰは、複数のドレイン電極ＤＥを接続するように配置される。
【０１０４】
そして、ソースパッドＳＰ下には、貫通孔ＴＨが位置し、ソースパッドＳＰと電位固定層ＶＣとは、接続部ＶＩＡを介して電気的に接続される（図２１）。
【０１０５】
次いで、ソース電極ＳＥ、ドレイン電極ＤＥ、ソースパッドＳＰおよびドレインパッドＤＰ上を含む層間絶縁膜ＩＬ１上に、保護膜（絶縁膜、カバー膜、表面保護膜ともいう）ＰＲＯを形成する。例えば、層間絶縁膜ＩＬ１上に、保護膜ＰＲＯとして、例えば、酸窒化シリコン（ＳｉＯＮ）膜を、ＣＶＤ法などを用いて堆積する（図３、図４参照）。
【０１０６】
以上の工程により、本実施の形態の半導体装置を形成することができる。なお、上記工程は、一例であり、上記工程以外の工程により、本実施の形態の半導体装置を製造してもよい。
【０１０７】
このように、本実施の形態によれば、バッファ層ＢＵとチャネル層ＣＨとの間に導電層である電位固定層ＶＣを設け、ソース電極ＳＥと接続したので、半導体素子の特性変動を低減することができる。即ち、電位固定層ＶＣにより、この層より下層の層（例えば、バッファ層ＢＵなど）の電荷量が変化することによるポテンシャルの変化の影響がチャネル層ＣＨにまで及ぶことを防止することができる。これにより、閾値電位やオン抵抗などの特性の変動を低減することができる。
【０１０８】
また、本実施の形態においては、電位固定層ＶＣとして、ｐ型の窒化物半導体層を用いたが、ｎ型の窒化物半導体層を用いても良い。例えば、ｎ型不純物として、シリコン（Ｓｉ）を用いることができる。ｎ型不純物は、ドレイン耐圧が劣化するという問題があるが、濃度制御性が良好であり、活性化率が高いため、より効果的に電位を固定することができる。一方、ｐ型の窒化物半導体層を用いることで、ドレイン電極ＤＥに正電位（正バイアス）が印加されている場合に、電位固定層ＶＣが空乏化し高抵抗層となる。これにより、ドレイン耐圧の劣化を抑制もしくは向上させることができる。
【０１０９】
また、本実施の形態においては、貫通孔ＴＨ内の接続部ＶＩＡを、電子が伝導する活性領域ＡＣ外の素子分離領域ＩＳＯ内であって、ソースパッドＳＰの形成領域下に配置したので、半導体素子の微細化や高集積化を図ることができる。また、電子が伝導し得る活性領域ＡＣを大きく確保することができるため、単位面積当たりのオン抵抗を低減することができる。
【０１１０】
以下に、本実施の形態の半導体装置による半導体素子の特性変動の低減について、さらに、詳細に説明する。
【０１１１】
例えば、高耐圧化のためバッファ層中にＦｅなどの不純物が添加されている場合（特許文献１参照）、このＦｅが深い準位を形成する。このような深い準位は、半導体素子の動作中において、電子やホールの捕獲や放出の拠点となるため、閾値電位などの特性の変動の要因となる。特に、準位が深い場合には、エネルギー深さや位置に応じて、数分から数日間の非常に長い期間において閾値電位などの特性の変動をもたらす場合がある。
【０１１２】
これに対し、本実施の形態においては、バッファ層ＢＵとチャネル層ＣＨとの間に導電層である電位固定層ＶＣを設け、ソース電極ＳＥと接続したので、半導体素子の特性変動を低減することができる。
【０１１３】
また、バッファ層ＢＵとして、超格子構造体を用いる場合には、超格子構造体が非常に深い量子井戸（電子やホールの移動にとっては非常に高いバリア）となる。このため、電子やホールなどの電荷が、超格子構造体の近傍に捕獲されると、基板に対して垂直方向に移動することが困難となる。よって、超格子構造体を用いる場合には、不要な電荷が除去し難く、非常に長い期間において閾値電位などの特性の変動をもたらす恐れがある。
【０１１４】
これに対し、本実施の形態においては、バッファ層ＢＵとチャネル層ＣＨとの間に導電層である電位固定層ＶＣを設け、ソース電極ＳＥと接続したので、半導体素子の特性変動を低減することができる。
【０１１５】
また、製造工程時において、プラズマ処理が施される場合には、半導体層中に電荷が導入されやすい。プラズマ処理としては、例えば、ＰＥＣＶＤや、フォトレジスト膜のプラズマ剥離処理などがある。このような処理中に導入された電荷によっても閾値電位などの特性の変動が生じ得る。特に、窒化物半導体は、バンドギャップが大きく絶縁性も高いため、プラズマ処理などにより導入された電荷が抜けにくく、非常に長い期間において閾値電位などの特性の変動をもたらし得る。
【０１１６】
これに対し、本実施の形態においては、バッファ層ＢＵとチャネル層ＣＨとの間に導電層である電位固定層ＶＣを設け、ソース電極ＳＥと接続したので、半導体素子の特性変動を低減することができる。
【０１１７】
図２３は、電位固定層（ｐ−ＧａＮ層）に代えてノンドープの窒化ガリウム層（ｉ−ＧａＮ層）を設けた場合の半導体装置のゲート電極直下のバンド図である。図２４は、本実施の形態の電位固定層（ｐ−ＧａＮ層）を設けた場合の半導体装置のゲート電極直下のバンド図である。ゲート電極直下とは、溝Ｔ内のゲート絶縁膜ＧＩから下側（深さ方向）である。図２３および図２４において、（Ａ）は、“電荷なし”の場合、即ち、バッファ層ＢＵの不純物濃度をノンドープ相当の１×１０１４（１Ｅ１４）ｃｍ−３以下とした場合、（Ｂ）は、“電荷あり”の場合、即ち、バッファ層ＢＵにドナー不純物をドープし、不純物濃度（キャリア濃度）を５×１０１７（５Ｅ１７）ｃｍ−３とした場合を示す。また、（Ａ）および（Ｂ）に示すグラフについて、横軸は、ゲート電極直下の位置（深さ、DEPTH［μｍ］）を、縦軸は、エネルギー（ENERGY［ｅＶ］）の大きさを示す。上側のバンドは伝導帯を示し、下側のバンドは、価電子帯を示す。
【０１１８】
図２３に示すように、電位固定層に代えてｉ−ＧａＮ層を設けた場合には、電荷の有無によって、ｉ−ＧａＮ層より表面側の半導体層（ＣＨ、ＵＣ）のバンドエネルギーの状態が変化している。そして、これにより、電荷の有無によって、チャネル層ＣＨの伝導帯のエネルギーが変化している（図２３中の２ｅＶ近傍の破線部参照）。
【０１１９】
一方、図２４に示すように、電位固定層を設けた本実施の形態の場合は、電荷の有無によって、チャネル層ＣＨの伝導帯のエネルギーが変化していない。このように、電位固定層より表面側の半導体層（ＣＨ、ＵＣ）のバンドエネルギーの変化を抑制することができる。その結果、閾値電位やオン抵抗などの半導体素子の特性変動を抑制することができる。
【０１２０】
図２５は、縦方向ドレイン耐圧と電位固定層中の活性化したアクセプタ濃度との関係を示すグラフである。このグラフは、縦方向ドレイン耐圧に対する電位固定層中の活性化したアクセプタ濃度依存性を簡易的に計算した結果を示すものである。横軸は、アクセプタ濃度（ACCEPTOR CONCENTRATION ［ｃｍ−３］）を、縦軸は、ドレイン耐圧（BREAKDOWN BOLTAGE［Ｖ］）を示す。図２５に示すように、電位固定層の厚さを一定とした場合、電位固定層のアクセプタ濃度が増加するに伴いドレイン耐圧が低下する。即ち、電位固定層の厚さが、２．０μｍ、１．０μｍ、０．５μｍ、０．２μｍおよび０．１μｍのいずれの場合も、アクセプタ濃度の増加に伴いドレイン耐圧が低下した。特に、アクセプタ濃度が、１×１０１７（１Ｅ１７）ｃｍ−３を超えると、ドレイン耐圧が顕著に劣化している。よって、耐圧を確保するという観点からは、電位固定層にｐ型不純物を用いることが好ましく、その濃度は、所望の耐圧以下とならないようおのずと上限が決まる。
【０１２１】
（実施の形態２）
実施の形態１においては、素子分離領域ＩＳＯに接続部ＶＩＡを設けたが、活性領域ＡＣに接続部ＶＩＡを設けてもよい。例えば、本実施の形態においては、ソース電極ＳＥの下に接続部ＶＩＡを設ける。
【０１２２】
以下、図面を参照しながら本実施の形態の半導体装置について詳細に説明する。
【０１２３】
［構造説明］
図２６は、本実施の形態の半導体装置の構成を模式的に示す断面図である。本実施の形態の半導体装置（半導体素子）は、窒化物半導体を用いたＭＩＳ型の電界効果トランジスタである。この半導体装置は、高電子移動度トランジスタ（ＨＥＭＴ）型のパワートランジスタとして用いることができる。本実施の形態の半導体装置は、いわゆるリセスゲート型の半導体装置である。
【０１２４】
本実施の形態の半導体装置においては、実施の形態１と同様に、基板Ｓ上に、核生成層ＮＵＣ、バッファ層ＢＵ、電位固定層ＶＣ、チャネル下地層ＵＣ、チャネル層（電子走行層ともいう）ＣＨおよび障壁層ＢＡが順に形成されている。核生成層ＮＵＣは、窒化物半導体層からなる。バッファ層ＢＵは、窒化物半導体に対し深い準位を形成する不純物を添加した１層もしくは複数層の窒化物半導体層からなる。ここでは、複数層の窒化物半導体層からなる超格子構造体を用いている。電位固定層ＶＣは、窒化物半導体に対しｐ型となる不純物を添加した窒化物半導体層からなり、導電性を有する。チャネル下地層ＵＣは、チャネル層ＣＨよりも電子親和力が小さく、基板表面方向の平均格子定数がチャネル層ＣＨよりも小さい窒化物半導体層からなる。チャネル層ＣＨは、チャネル下地層ＵＣよりも電子親和力が大きい窒化物半導体層からなる。障壁層ＢＡは、チャネル層ＣＨよりも電子親和力が小さく、チャネル下地層ＵＣよりも電子親和力が小さい窒化物半導体層からなる。障壁層ＢＡ上には、絶縁膜（図示せず）が形成されている。なお、絶縁膜（保護膜）と障壁層ＢＡとの間に、キャップ層を設けてもよい。キャップ層は、障壁層ＢＡよりも電子親和力が大きい窒化物半導体層からなる。
【０１２５】
本実施の形態のＭＩＳＦＥＴは、実施の形態１と同様に、チャネル層ＣＨの上方に、ゲート絶縁膜ＧＩを介して形成されたゲート電極ＧＥと、ゲート電極ＧＥの両側の障壁層ＢＡ上に形成されたソース電極ＳＥおよびドレイン電極ＤＥとを有している。このＭＩＳＦＥＴは、素子分離領域ＩＳＯで区画された活性領域ＡＣに形成されている。また、ゲート電極ＧＥは、障壁層ＢＡを貫通し、チャネル層ＣＨの途中まで到達する溝Ｔの内部にゲート絶縁膜ＧＩを介して形成されている。
【０１２６】
ここで、本実施の形態においては、活性領域ＡＣのソース電極ＳＥの下において、障壁層ＢＡ、チャネル層ＣＨおよびチャネル下地層ＵＣを貫通し、その下方の電位固定層ＶＣまで到達する接続部（ビアともいう）ＶＩＡを設けている。この接続部ＶＩＡは、ソース電極ＳＥと電気的に接続される。このように、電位固定層ＶＣを設け、ソース電極ＳＥと接続することで、実施の形態１において詳細に説明したように、閾値電位やオン抵抗などの特性の変動を低減することができる。また、接続部ＶＩＡが、電子が伝導する活性領域ＡＣ内に配置されているため、より効果的に電位を固定することができる。
【０１２７】
図２７および図２８を参照しながら、実施の形態２の半導体装置をさらに説明する。図２７は、本実施の形態の半導体装置の構成を示す平面図である。図２８は、本実施の形態の半導体装置の構成を示す断面図である。図２８は、図２７のＡ−Ａ断面に対応する。なお、接続部ＶＩＡの形成位置以外の構成は、実施の形態１の場合と同様であるため、実施の形態１と同様の構成についてはその詳細な説明を省略する。
【０１２８】
図２７に示すように、複数のライン状のドレイン電極ＤＥが、Ｘ方向に一定の間隔を置いて配置され、また、複数のライン状のソース電極ＳＥが、Ｘ方向に一定の間隔を置いて配置されている。そして、実施の形態１の場合と同様に、複数のソース電極ＳＥのそれぞれと、複数のドレイン電極ＤＥのそれぞれは、Ｘ方向に沿って互い違いに配置されている。
【０１２９】
実施の形態１の場合と同様に、ドレイン電極ＤＥの下には、ドレイン電極ＤＥとキャップ層ＣＰとの接続部となるコンタクトホールＣ１Ｄが配置されている。ソース電極ＳＥの下には、ソース電極ＳＥと電位固定層ＶＣとを電気的に接続する接続部ＶＩＡが配置されている。この接続部ＶＩＡは、貫通孔ＴＨの内部に配置され、その平面形状は、Ｙ方向に長辺を有する矩形状である。
【０１３０】
そして、ドレイン電極ＤＥの下のコンタクトホールＣ１Ｄとソース電極ＳＥの下の貫通孔ＴＨとの間には、ゲート電極ＧＥが配置されている。ゲート電極ＧＥは、実施の形態１の場合と同様に、Ｙ方向に長辺を有する矩形状である。１つのソース電極ＳＥの下方には、２つ（一対）のゲート電極ＧＥが配置されている。この２つのゲート電極ＧＥは、ソース電極ＳＥの下の貫通孔ＴＨの両側に配置されている。このように、複数のソース電極ＳＥに対応して、２つのゲート電極ＧＥが繰り返し配置されている。
【０１３１】
実施の形態１と同様に、複数のドレイン電極ＤＥは、ドレインパッドＤＰにより接続され、複数のソース電極ＳＥは、ソースパッドＳＰにより接続される。
【０１３２】
ここで、上記ソース電極ＳＥ下には、貫通孔ＴＨが配置されている。この貫通孔ＴＨには導電性膜が埋め込まれ、接続部ＶＩＡを構成している。よって、接続部ＶＩＡを介して、ソース電極ＳＥと電位固定層ＶＣとが電気的に接続される（図２８）。ソース電極ＳＥおよびドレイン電極ＤＥ上には、保護膜（絶縁膜、カバー膜、表面保護膜ともいう）ＰＲＯが配置されている。
【０１３３】
基板Ｓ、核生成層ＮＵＣ、バッファ層ＢＵ、電位固定層ＶＣ、チャネル下地層ＵＣ、チャネル層（電子走行層ともいう）ＣＨ、障壁層ＢＡ、キャップ層ＣＰおよび絶縁膜ＩＦ１のそれぞれの構成材料は、実施の形態１で説明したとおりである。
【０１３４】
また、ゲート絶縁膜ＧＩ、ゲート電極ＧＥ、層間絶縁膜ＩＬ１および保護膜ＰＲＯのそれぞれの構成材料は、実施の形態１で説明したとおりである。
【０１３５】
また、ソース電極ＳＥ、ドレイン電極ＤＥ、ソースパッドＳＰ、ドレインパッドＤＰおよび接続部ＶＩＡのそれぞれの構成材料は、実施の形態１で説明したとおりである。
【０１３６】
［製法説明］
次いで、図２９〜図３４を参照しながら、本実施の形態の半導体装置の製造方法を説明するとともに、当該半導体装置の構成をより明確にする。図２９〜図３４は、本実施の形態の半導体装置の製造工程を示す断面図または平面図である。
【０１３７】
図２９に示すように、基板Ｓ上に、核生成層ＮＵＣおよびバッファ層ＢＵを順次形成する。これらは、実施の形態１で説明した材料を用い、実施の形態１と同様に形成することができる。
【０１３８】
次いで、バッファ層ＢＵ上に、電位固定層ＶＣとして、例えば、ｐ型不純物を含有する窒化ガリウム層（ｐ−ＧａＮ層）を、有機金属気相成長法などを用いてヘテロエピタキシャル成長させる。例えば、ｐ型不純物として、マグネシウム（Ｍｇ）を用いる。例えば、マグネシウム（Ｍｇ）をドープしながら窒化ガリウム層を２００ｎｍ程度堆積させる。堆積膜中のＭｇ濃度を、例えば、５×１０１８（５Ｅ１８）ｃｍ−３程度とする。
【０１３９】
次いで、電位固定層ＶＣ上に、チャネル下地層ＵＣ、チャネル層ＣＨ、障壁層ＢＡ、キャップ層ＣＰおよび絶縁膜ＩＦ１を順次形成する。これらは、実施の形態１で説明した材料を用い、実施の形態１と同様に形成することができる。次いで、実施の形態１と同様にして、素子分離領域（ＩＳＯ）を形成する。
【０１４０】
次いで、図３０に示すように、実施の形態１と同様にして、絶縁膜ＩＦ１のゲート電極形成領域に開口部を形成し、絶縁膜ＩＦ１をマスクとして、キャップ層ＣＰ、障壁層ＢＡおよびチャネル層ＣＨをドライエッチングすることにより、キャップ層ＣＰ、障壁層ＢＡを貫通してチャネル層ＣＨの途中まで達する溝Ｔを形成する。なお、この際、素子分離領域（ＩＳＯ）に、ゲート線ＧＬ用の溝（ＧＬＴ）を形成する。
【０１４１】
次いで、図３１に示すように、溝Ｔ内を含む絶縁膜ＩＦ１上に、ゲート絶縁膜ＧＩを介してゲート電極ＧＥを形成する。ゲート絶縁膜ＧＩおよびゲート電極ＧＥは、実施の形態１で説明した材料を用い、実施の形態１と同様に形成することができる。
【０１４２】
次いで、図３２に示すように、ゲート電極ＧＥ上を含む絶縁膜ＩＦ１上に、層間絶縁膜ＩＬ１を、実施の形態１と同様にして形成する。
【０１４３】
次いで、層間絶縁膜ＩＬ１および絶縁膜ＩＦ１中に、コンタクトホールＣ１Ｄおよび貫通孔ＴＨを形成する（図３３）。
【０１４４】
例えば、層間絶縁膜ＩＬ１上に、ソース電極接続領域およびドレイン電極接続領域にそれぞれ開口部を有する第１フォトレジスト膜を形成する。次いで、この第１フォトレジスト膜をマスクとして、層間絶縁膜ＩＬ１および絶縁膜ＩＦ１をエッチングエッチングすることにより、コンタクトホールＣ１Ｓ、Ｃ１Ｄを形成する（図３２）。次いで、第１フォトレジスト膜を除去した後、コンタクトホールＣ１Ｄ内を含む層間絶縁膜ＩＬ１上に、コンタクトホールＣ１Ｓ上に開口部を有する第２フォトレジスト膜を形成する。次いで、この第２フォトレジスト膜をマスクとして、キャップ層ＣＰ、障壁層ＢＡ、チャネル層ＣＨ、チャネル下地層ＵＣおよび電位固定層ＶＣの一部をエッチングすることにより、貫通孔ＴＨを形成する。言い換えれば、キャップ層ＣＰ、障壁層ＢＡ、チャネル層ＣＨ、チャネル下地層ＵＣを貫通して電位固定層ＶＣの途中まで達する貫通孔ＴＨを形成する（図３３）。なお、貫通孔ＴＨの底部は、電位固定層ＶＣ中であって、素子分離領域（ＩＳＯ）の底部より下に位置するようにエッチングを行う。
【０１４５】
層間絶縁膜ＩＬ１として酸化シリコン膜を用い、絶縁膜ＩＦ１として窒化シリコン膜を用いた場合には、まず、例えば、ＳＦ６などのフッ素系のガスを含むドライエッチングガスを用いたドライエッチングにより、これらの膜を除去する。次いで、キャップ層（ＧａＮ層）ＣＰ、障壁層（ＡｌＧａＮ層）ＢＡおよびチャネル層（ＧａＮ層）ＣＨ、チャネル下地層（ＡｌＧａＮ層）ＵＣおよび電位固定層（ｐＧａＮ層）ＶＣの途中までを、例えば、ＢＣｌ３などの塩素系のガスを含むドライエッチングガスを用いたドライエッチングにより除去する。
【０１４６】
なお、コンタクトホールＣ１Ｄと貫通孔ＴＨの形成順序は、上記のものに限られるものではなく、貫通孔ＴＨを形成した後に、コンタクトホールＣ１Ｄを形成してもよい。また、ソース電極接続領域およびドレイン電極接続領域の層間絶縁膜ＩＬ１を除去した後、ソース電極接続領域の絶縁膜ＩＦ１、障壁層ＢＡ、チャネル層ＣＨ、チャネル下地層ＵＣおよび電位固定層ＶＣの途中までを除去し、さらに、ドレイン電極接続領域の絶縁膜ＩＦ１を除去してもよい。このように、コンタクトホールＣ１Ｄおよび貫通孔ＴＨの形成工程については、種々の工程を取り得る。
【０１４７】
上記工程にて形成されたコンタクトホールＣ１Ｄの底面からはキャップ層ＣＰが露出し、貫通孔ＴＨの底面からは電位固定層ＶＣが露出する。
【０１４８】
次いで、図３４に示すように、コンタクトホールＣ１Ｄおよび貫通孔ＴＨ内を含む層間絶縁膜ＩＬ１上に導電性膜を形成することにより、ソース電極ＳＥ、ドレイン電極ＤＥ、ソースパッド（ＳＰ）、ドレインパッド（ＤＰ）および接続部ＶＩＡを形成する。これらは、実施の形態１で説明した材料を用い、実施の形態１と同様に形成することができる。
【０１４９】
次いで、実施の形態１と同様に、ソース電極ＳＥ、ドレイン電極ＤＥ、ソースパッド（ＳＰ）およびドレインパッド（ＤＰ）上を含む層間絶縁膜ＩＬ１上に、保護膜ＰＲＯを形成する（図２８）。
【０１５０】
以上の工程により、本実施の形態の半導体装置を形成することができる。なお、上記工程は、一例であり、上記工程以外の工程により、本実施の形態の半導体装置を製造してもよい。
【０１５１】
このように、本実施の形態によれば、バッファ層ＢＵとチャネル層ＣＨとの間に導電層である電位固定層ＶＣを設け、ソース電極ＳＥと接続したので、半導体素子の特性変動を低減することができる。即ち、電位固定層ＶＣにより、この層より下層の層（例えば、バッファ層ＢＵなど）の電荷量が変化することによるポテンシャルの変化の影響がチャネル層ＣＨにまで及ぶことを防止することができる。これにより、閾値電位やオン抵抗などの特性の変動を低減することができる。
【０１５２】
また、本実施の形態においては、電位固定層ＶＣとして、ｐ型の窒化物半導体層を用いたが、ｎ型の窒化物半導体層を用いても良い。例えば、ｎ型不純物として、シリコン（Ｓｉ）を用いることができる。ｎ型不純物は、濃度制御性が良好であり、活性化率が高いため、より効果的に電位を固定することができる。一方、ｐ型の窒化物半導体層を用いることで、ドレイン電極ＤＥに正電位（正バイアス）が印加されている場合に、電位固定層ＶＣが空乏化し高抵抗層となる。これにより、ドレイン耐圧を向上させることができる。
【０１５３】
また、本実施の形態においては、接続部ＶＩＡを、電子が伝導する活性領域ＡＣ内に配置したので、より効果的に電位を固定することができる。
【０１５４】
（実施の形態３）
実施の形態１および２においては、リセスゲート型の半導体装置を例示したが、他の構成の半導体装置としてもよい。例えば、本実施の形態のように、ゲート電極の下にゲート接合層を配置した接合型の半導体装置を用いてもよい。
【０１５５】
以下、図面を参照しながら本実施の形態の半導体装置について詳細に説明する。
【０１５６】
［構造説明］
図３５は、本実施の形態の半導体装置の構成を模式的に示す断面図である。本実施の形態の半導体装置（半導体素子）は、窒化物半導体を用いたトランジスタである。この半導体装置は、高電子移動度トランジスタ（ＨＥＭＴ）型のパワートランジスタとして用いることができる。
【０１５７】
本実施の形態の半導体装置においては、実施の形態１と同様に、基板Ｓ上に、核生成層ＮＵＣ、バッファ層ＢＵ、電位固定層ＶＣ、チャネル下地層ＵＣ、チャネル層（電子走行層ともいう）ＣＨおよび障壁層ＢＡが順に形成されている。核生成層ＮＵＣは、窒化物半導体層からなる。バッファ層ＢＵは、窒化物半導体に対し深い準位を形成する不純物を添加した１層もしくは複数層の窒化物半導体層からなる。ここでは、複数層の窒化物半導体層からなる超格子構造体を用いている。電位固定層ＶＣは、窒化物半導体に対しｐ型となる不純物を添加した窒化物半導体層からなり、導電性を有する。チャネル下地層ＵＣは、チャネル層ＣＨよりも電子親和力が小さく、基板表面方向の平均格子定数がチャネル層ＣＨよりも小さい窒化物半導体層からなる。チャネル層ＣＨは、チャネル下地層ＵＣよりも電子親和力が大きい窒化物半導体層からなる。障壁層ＢＡは、チャネル層ＣＨよりも電子親和力が小さく、チャネル下地層ＵＣよりも電子親和力が小さい窒化物半導体層からなる。
【０１５８】
本実施の形態の半導体素子は、障壁層ＢＡの上方に、ゲート接合層ＪＬを介して形成されたゲート電極ＧＥと、ゲート電極ＧＥの両側の障壁層ＢＡ上に形成されたソース電極ＳＥおよびドレイン電極ＤＥとを有している。この半導体素子は、素子分離領域ＩＳＯで区画された活性領域ＡＣに形成されている。このゲート接合層ＪＬには、ｐ型不純物が添加されている。また、ゲート接合層ＪＬとゲート電極ＧＥとは、正孔に対してオーミック接続していることが好ましい。
【０１５９】
チャネル層ＣＨと障壁層ＢＡとの界面近傍のチャネル層ＣＨ側に、２次元電子ガス（２ＤＥＧ）が生成されるが、ゲート接合層ＪＬの下においては、アクセプタイオン化による負電荷により、チャネル層ＣＨの伝導帯が引き上げられているため、２次元電子ガス（２ＤＥＧ）が形成されない。このため、本実施の形態の半導体装置においては、ゲート電極ＧＥに正の電位（閾値電位）が印加されていない状態においてオフ状態を維持でき、ゲート電極ＧＥに正の電位（閾値電位）を印加した状態においてオン状態を維持できる。このように、ノーマリーオフ動作を行うことができる。
【０１６０】
ここで、本実施の形態においては、素子分離領域ＩＳＯにおいて、素子分離領域ＩＳＯを貫通し、その下方の電位固定層ＶＣまで到達する接続部（ビアともいう）ＶＩＡを設け、この接続部ＶＩＡをソース電極ＳＥと電気的に接続している。このように、電位固定層ＶＣを設け、ソース電極ＳＥと接続することで、追って詳細に説明するように、閾値電位やオン抵抗などの特性の変動を低減することができる。
【０１６１】
図３６〜図４０は、本実施の形態の半導体装置の製造工程を示す断面図である。図３６〜図４０のうち、最終工程を示す断面図である図３９および図４０を参照しながら、実施の形態３の半導体装置をさらに説明する。なお、本実施の形態の半導体装置の平面図は、溝（Ｔ、ＧＬＴ）以外は、実施の形態１の場合（図２）と同様である。例えば、図３９は、図２のＡ−Ａ断面に対応し、図４０は、図２のＢ−Ｂ断面に対応する。なお、本実施の形態においては、ゲート電極部以外の構成は、実施の形態１の場合と同様であるため、実施の形態１と同様の構成についてはその詳細な説明を省略する。
【０１６２】
図３９および図４０に示すように、本実施の形態の半導体装置においては、基板Ｓ上に、核生成層ＮＵＣ、バッファ層ＢＵ、電位固定層ＶＣ、チャネル下地層ＵＣ、チャネル層（電子走行層ともいう）ＣＨおよび障壁層ＢＡが順に形成されている。そして、本実施の形態の半導体素子は、障壁層ＢＡの上方に、ゲート接合層ＪＬを介して形成されたゲート電極ＧＥと、ゲート電極ＧＥの両側の障壁層ＢＡ上に形成されたソース電極ＳＥおよびドレイン電極ＤＥとを有している。この半導体素子は、素子分離領域ＩＳＯで区画された活性領域ＡＣに形成されている。ドレイン電極ＤＥの下には、ドレイン電極ＤＥと障壁層ＢＡとの接続部となるコンタクトホールＣ１Ｄが配置されている。ソース電極ＳＥの下には、ソース電極ＳＥと障壁層ＢＡとの接続部となるコンタクトホールＣ１Ｓが配置されている。また、ドレイン電極ＤＥは、ドレインパッドＤＰと接続され、ソース電極ＳＥは、ソースパッドＳＰと接続される。また、ゲート電極ＧＥは、ゲート線ＧＬと接続される（図２参照）。
【０１６３】
ここで、上記ソース電極ＳＥ、ドレイン電極ＤＥおよびゲート電極ＧＥは、主として、素子分離領域ＩＳＯで囲まれた活性領域ＡＣ上に配置されている。一方、ドレインパッドＤＰ、ゲート線ＧＬおよびソースパッドＳＰは、素子分離領域ＩＳＯ上に配置されている（図２参照）。
【０１６４】
そして、ソースパッドＳＰの下には、貫通孔ＴＨが配置されている。この貫通孔ＴＨには導電性膜が埋め込まれ、接続部ＶＩＡを構成している。後述するように、接続部ＶＩＡは、電位固定層ＶＣと電気的に接続される。よって、ソースパッドＳＰおよび接続部ＶＩＡを介して、ソース電極ＳＥと電位固定層ＶＣとが電気的に接続される。また、ソース電極ＳＥおよびドレイン電極ＤＥ上には、保護膜（絶縁膜、カバー膜、表面保護膜ともいう）ＰＲＯが配置されている。
【０１６５】
基板Ｓ、核生成層ＮＵＣ、バッファ層ＢＵ、電位固定層ＶＣ、チャネル下地層ＵＣ、チャネル層（電子走行層ともいう）ＣＨおよび障壁層ＢＡのそれぞれの構成材料は、実施の形態１で説明したとおりである。
【０１６６】
ゲート接合層ＪＬとしては、例えば、ＧａＮ層を用いることができる。また、ＧａＮ層の厚さは、目標の特性に合わせて所望の厚さとすることができるが、例えば、５０ｎｍ程度である。ゲート接合層ＪＬの材料としては、ＧａＮの他、ＡｌＮ、ＩｎＮなどを用いることができる。なお、ゲート接合層ＪＬとしては、ｐ型不純物が添加されていることが好ましい。ｐ型不純物としては、例えば、Ｂｅ、Ｃ、Ｍｇなどが挙げられる。
【０１６７】
また、ゲート電極ＧＥ、層間絶縁膜ＩＬ１および保護膜ＰＲＯのそれぞれの構成材料は、実施の形態１で説明したとおりである。
【０１６８】
また、ソース電極ＳＥ、ドレイン電極ＤＥ、ソースパッドＳＰ、ドレインパッドＤＰおよび接続部ＶＩＡのそれぞれの構成材料は、実施の形態１で説明したとおりである。
【０１６９】
［製法説明］
次いで、図３６〜図４０を参照しながら、本実施の形態の半導体装置の製造方法を説明するとともに、当該半導体装置の構成をより明確にする。
【０１７０】
図３６に示すように、基板Ｓ上に、核生成層ＮＵＣおよびバッファ層ＢＵを順次形成する。これらは、実施の形態１で説明した材料を用い、実施の形態１と同様に形成することができる。
【０１７１】
次いで、バッファ層ＢＵ上に、電位固定層ＶＣとして、例えば、ｐ型不純物を含有する窒化ガリウム層（ｐ−ＧａＮ層）を、有機金属気相成長法などを用いてヘテロエピタキシャル成長させる。例えば、ｐ型不純物として、マグネシウム（Ｍｇ）を用いる。例えば、マグネシウム（Ｍｇ）をドープしながら窒化ガリウム層を２００ｎｍ程度堆積させる。堆積膜中のＭｇ濃度を、例えば、５×１０１８（５Ｅ１８）ｃｍ−３程度とする。
【０１７２】
次いで、電位固定層ＶＣ上に、チャネル下地層ＵＣ、チャネル層ＣＨおよび障壁層ＢＡを順次形成する。これらは、実施の形態１で説明した材料を用い、実施の形態１と同様に形成することができる。次いで、実施の形態１と同様にして、素子分離領域ＩＳＯを形成する。
【０１７３】
次いで、障壁層ＢＡ上に、ゲート接合層ＪＬとして、例えば、ｐ型不純物を含有する窒化ガリウム層（ｐ−ＧａＮ層）を、有機金属気相成長法などを用いてヘテロエピタキシャル成長させる。例えば、ｐ型不純物として、マグネシウム（Ｍｇ）を用いる。例えば、マグネシウム（Ｍｇ）をドープしながら窒化ガリウム層を５０ｎｍ程度堆積させる。
【０１７４】
次いで、ゲート接合層ＪＬ上に、ゲート電極形成領域に開口部を有するフォトレジスト膜を形成し、このフォトレジスト膜をマスクとして、ゲート接合層ＪＬをドライエッチングする。
【０１７５】
次いで、図３７および図３８に示すように、ゲート接合層ＪＬ上に、ゲート電極ＧＥを形成する。例えば、ゲート接合層ＪＬ上に、導電性膜として、例えば、ＴｉＮ（窒化チタン）膜を、スパッタリング法などを用いて２００ｎｍ程度の膜厚で堆積する。次いで、ＴｉＮ膜をエッチングすることによりゲート電極ＧＥを形成する。
【０１７６】
次いで、ゲート電極ＧＥ上を含む障壁層ＢＡ上に、層間絶縁膜ＩＬ１を、実施の形態１と同様にして形成する。
【０１７７】
次いで、実施の形態１と同様にして、層間絶縁膜ＩＬ１中に、コンタクトホールＣ１Ｓ、Ｃ１Ｄおよび貫通孔ＴＨを形成する。
【０１７８】
上記工程にて形成されたコンタクトホールＣ１Ｓ、Ｃ１Ｄの底面からは障壁層ＢＡが露出し、貫通孔ＴＨの底面からは電位固定層ＶＣが露出する。
【０１７９】
次いで、図３９および図４０に示すように、コンタクトホールＣ１Ｓ、Ｃ１Ｄおよび貫通孔ＴＨ内を含む層間絶縁膜ＩＬ１上に導電性膜を形成することにより、ソース電極ＳＥ、ドレイン電極ＤＥ、ソースパッドＳＰ、ドレインパッド（ＤＰ）および接続部ＶＩＡを形成する。これらは、実施の形態１で説明した材料を用い、実施の形態１と同様に形成することができる。
【０１８０】
次いで、実施の形態１と同様に、ソース電極ＳＥ、ドレイン電極ＤＥ、ソースパッドＳＰおよびドレインパッド（ＤＰ）上を含む層間絶縁膜ＩＬ１上に、保護膜ＰＲＯを形成する。
【０１８１】
以上の工程により、本実施の形態の半導体装置を形成することができる。なお、上記工程は、一例であり、上記工程以外の工程により、本実施の形態の半導体装置を製造してもよい。
【０１８２】
このように、本実施の形態によれば、バッファ層ＢＵとチャネル層ＣＨとの間に導電層である電位固定層ＶＣを設け、ソース電極ＳＥと接続したので、半導体素子の特性変動を低減することができる。即ち、電位固定層ＶＣにより、この層より下層の層（例えば、バッファ層ＢＵなど）の電荷量が変化することによるポテンシャルの変化の影響がチャネル層ＣＨにまで及ぶことを防止することができる。これにより、閾値電位やオン抵抗などの特性の変動を低減することができる。
【０１８３】
また、本実施の形態においては、電位固定層ＶＣとして、ｐ型の窒化物半導体層を用いたが、ｎ型の窒化物半導体層を用いても良い。例えば、ｎ型不純物として、シリコン（Ｓｉ）を用いることができる。ｎ型不純物は、濃度制御性が良好であり、活性化率が高いため、より効果的に電位を固定することができる。一方、ｐ型の窒化物半導体層を用いることで、ドレイン電極ＤＥに正電位（正バイアス）が印加されている場合に、電位固定層ＶＣが空乏化し高抵抗層となる。これにより、ドレイン耐圧を向上させることができる。
【０１８４】
また、本実施の形態においては、貫通孔ＴＨ内の接続部ＶＩＡを、電子が伝導する活性領域ＡＣ外の素子分離領域ＩＳＯ内であって、ソースパッドＳＰの形成領域下に配置したので、半導体素子の微細化や高集積化を図ることができる。また、電子が伝導し得る活性領域ＡＣを大きく確保することができるため、単位面積当たりのオン抵抗を低減することができる。
【０１８５】
（実施の形態４）
実施の形態３においては、素子分離領域ＩＳＯに接続部ＶＩＡを設けたが、活性領域ＡＣに接続部ＶＩＡを設けてもよい。例えば、本実施の形態においては、ソース電極ＳＥの下に接続部ＶＩＡを設ける。
【０１８６】
以下、図面を参照しながら本実施の形態の半導体装置について詳細に説明する。
【０１８７】
［構造説明］
図４１は、本実施の形態の半導体装置の構成を模式的に示す断面図である。本実施の形態の半導体装置（半導体素子）は、窒化物半導体を用いたトランジスタである。この半導体装置は、高電子移動度トランジスタ（ＨＥＭＴ）型のパワートランジスタとして用いることができる。
【０１８８】
本実施の形態の半導体装置においては、実施の形態３と同様に、基板Ｓ上に、核生成層ＮＵＣ、バッファ層ＢＵ、電位固定層ＶＣ、チャネル下地層ＵＣ、チャネル層（電子走行層ともいう）ＣＨおよび障壁層ＢＡが順に形成されている。核生成層ＮＵＣは、窒化物半導体層からなる。バッファ層ＢＵは、窒化物半導体に対し深い準位を形成する不純物を添加した１層もしくは複数層の窒化物半導体層からなる。ここでは、複数層の窒化物半導体層からなる超格子構造体を用いている。電位固定層ＶＣは、窒化物半導体に対しｐ型となる不純物を添加した窒化物半導体層からなり、導電性を有する。チャネル下地層ＵＣは、チャネル層ＣＨよりも電子親和力が小さく、基板表面方向の平均格子定数がチャネル層ＣＨよりも小さい窒化物半導体層からなる。チャネル層ＣＨは、チャネル下地層ＵＣよりも電子親和力が大きい窒化物半導体層からなる。障壁層ＢＡは、チャネル層ＣＨよりも電子親和力が小さく、チャネル下地層ＵＣよりも電子親和力が小さい窒化物半導体層からなる。
【０１８９】
本実施の形態の半導体素子は、実施の形態３と同様に、障壁層ＢＡの上方に、ゲート接合層ＪＬを介して形成されたゲート電極ＧＥと、ゲート電極ＧＥの両側の障壁層ＢＡ上に形成されたソース電極ＳＥおよびドレイン電極ＤＥとを有している。この半導体素子は、素子分離領域ＩＳＯで区画された活性領域ＡＣに形成されている。このゲート接合層ＪＬは、障壁層ＢＡよりも電子親和力が大きい窒化物半導体層からなる。また、ゲート接合層ＪＬとゲート電極ＧＥとは、ショットキー接続していることが好ましい。
【０１９０】
ここで、本実施の形態においては、活性領域ＡＣのソース電極ＳＥの下において、障壁層ＢＡ、チャネル層ＣＨおよびチャネル下地層ＵＣを貫通し、その下方の電位固定層ＶＣまで到達する接続部（ビアともいう）ＶＩＡを設けている。この接続部ＶＩＡは、ソース電極ＳＥと電気的に接続される。このように、電位固定層ＶＣを設け、ソース電極ＳＥと接続することで、実施の形態３において説明したように、閾値電位やオン抵抗などの特性の変動を低減することができる。また、接続部ＶＩＡが、電子が伝導する活性領域ＡＣ内に配置されているため、より効果的に電位を固定することができる。
【０１９１】
図４２を参照しながら、実施の形態４の半導体装置をさらに説明する。図４２は、本実施の形態の半導体装置の構成を示す断面図である。
【０１９２】
図４２に示すように、本実施の形態の半導体装置においては、基板Ｓ上に、核生成層ＮＵＣ、バッファ層ＢＵ、電位固定層ＶＣ、チャネル下地層ＵＣ、チャネル層（電子走行層ともいう）ＣＨおよび障壁層ＢＡが順に形成されている。そして、本実施の形態の半導体素子は、障壁層ＢＡの上方に、ゲート接合層ＪＬを介して形成されたゲート電極ＧＥと、ゲート電極ＧＥの両側の障壁層ＢＡ上に形成されたソース電極ＳＥおよびドレイン電極ＤＥとを有している。この半導体素子は、素子分離領域ＩＳＯで区画された活性領域ＡＣに形成されている。ドレイン電極ＤＥの下には、ドレイン電極ＤＥと障壁層ＢＡとの接続部となるコンタクトホールＣ１Ｄが配置されている。ソース電極ＳＥの下には、ソース電極ＳＥと電位固定層ＶＣとを電気的に接続する接続部（ビアともいう）ＶＩＡが配置されている。この接続部ＶＩＡは、貫通孔ＴＨの内部に配置されている。よって、接続部ＶＩＡを介して、ソース電極ＳＥと電位固定層ＶＣとが電気的に接続される。
【０１９３】
なお、実施の形態３と同様に、ドレイン電極ＤＥは、ドレインパッドＤＰと接続され、ソース電極ＳＥは、ソースパッドＳＰと接続される。また、ゲート電極ＧＥは、ゲート線ＧＬと接続される（図２参照）。また、上記ソース電極ＳＥ、ドレイン電極ＤＥおよびゲート電極ＧＥは、主として、素子分離領域ＩＳＯで囲まれた活性領域ＡＣ上に配置されている。一方、ドレインパッドＤＰ、ゲート線ＧＬおよびソースパッドＳＰは、素子分離領域ＩＳＯ上に配置されている（図２参照）。
【０１９４】
また、ソース電極ＳＥおよびドレイン電極ＤＥ上には、保護膜（絶縁膜、カバー膜、表面保護膜ともいう）ＰＲＯが配置されている。
【０１９５】
基板Ｓ、核生成層ＮＵＣ、バッファ層ＢＵ、電位固定層ＶＣ、チャネル下地層ＵＣ、チャネル層（電子走行層ともいう）ＣＨおよび障壁層ＢＡのそれぞれの構成材料は、実施の形態１で説明したとおりである。
【０１９６】
ゲート接合層ＪＬとしては、例えば、ＧａＮ層を用いることができる。ゲート接合層ＪＬの構成材料は、実施の形態３で説明したとおりである。
【０１９７】
また、ゲート電極ＧＥ、層間絶縁膜ＩＬ１および保護膜ＰＲＯのそれぞれの構成材料は、実施の形態１で説明したとおりである。
【０１９８】
また、ソース電極ＳＥ、ドレイン電極ＤＥ、ソースパッドＳＰ、ドレインパッドＤＰおよび接続部ＶＩＡのそれぞれの構成材料は、実施の形態１で説明したとおりである。
【０１９９】
［製法説明］
次いで、図４２を参照しながら、本実施の形態の半導体装置の製造方法を説明するとともに、当該半導体装置の構成をより明確にする。
【０２００】
まず、実施の形態３の場合と同様にして、基板Ｓ上に、核生成層ＮＵＣおよびバッファ層ＢＵを順次形成する。次いで、バッファ層ＢＵ上に、電位固定層ＶＣ、チャネル下地層ＵＣ、チャネル層ＣＨ、障壁層ＢＡ、ゲート接合層ＪＬおよびゲート電極ＧＥを、実施の形態３と同様にして形成する。
【０２０１】
次いで、実施の形態２と同様にして、層間絶縁膜ＩＬ１等の中に、コンタクトホールＣ１Ｄおよび貫通孔ＴＨを形成する。
【０２０２】
上記工程にて形成されたコンタクトホールＣ１Ｄの底面からは障壁層ＢＡが露出し、貫通孔ＴＨの底面からは電位固定層ＶＣが露出する。
【０２０３】
次いで、コンタクトホールＣ１Ｄおよび貫通孔ＴＨ内を含む層間絶縁膜ＩＬ１上に導電性膜を形成することにより、ソース電極ＳＥ、ドレイン電極ＤＥ、ソースパッド（ＳＰ）、ドレインパッド（ＤＰ）および接続部ＶＩＡを形成する。これらは、実施の形態１で説明した材料を用い、実施の形態１と同様に形成することができる。
【０２０４】
次いで、実施の形態１と同様に、ソース電極ＳＥ、ドレイン電極ＤＥ、ソースパッド（ＳＰ）およびドレインパッド（ＤＰ）上を含む層間絶縁膜ＩＬ１上に、保護膜ＰＲＯを形成する。
【０２０５】
以上の工程により、本実施の形態の半導体装置を形成することができる。なお、上記工程は、一例であり、上記工程以外の工程により、本実施の形態の半導体装置を製造してもよい。
【０２０６】
このように、本実施の形態によれば、バッファ層ＢＵとチャネル層ＣＨとの間に導電層である電位固定層ＶＣを設け、ソース電極ＳＥと接続したので、半導体素子の特性変動を低減することができる。即ち、電位固定層ＶＣにより、この層より下層の層（例えば、バッファ層ＢＵなど）の電荷量が変化することによるポテンシャルの変化の影響がチャネル層ＣＨにまで及ぶことを防止することができる。これにより、閾値電位やオン抵抗などの特性の変動を低減することができる。
【０２０７】
また、本実施の形態においては、電位固定層ＶＣとして、ｐ型の窒化物半導体層を用いたが、ｎ型の窒化物半導体層を用いても良い。例えば、ｎ型不純物として、シリコン（Ｓｉ）を用いることができる。ｎ型不純物は、濃度制御性が良好であり、活性化率が高いため、より効果的に電位を固定することができる。一方、ｐ型の窒化物半導体層を用いることで、ドレイン電極ＤＥに正電位（正バイアス）が印加されている場合に、電位固定層ＶＣが空乏化し高抵抗層となる。これにより、ドレイン耐圧を向上させることができる。
【０２０８】
また、本実施の形態においては、接続部ＶＩＡを、電子が伝導する活性領域ＡＣ内に配置したので、より効果的に電位を固定することができる。
【０２０９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記実施の形態１〜４で説明したゲート電極部以外の構成を有する半導体装置に、電位固定層（ＶＣ）を適用してもよい。
【符号の説明】
【０２１０】
ＡＣ  活性領域
ＢＡ  障壁層
ＢＵ  バッファ層
Ｃ１Ｄ  コンタクトホール
Ｃ１Ｓ  コンタクトホール
ＣＨ  チャネル層
ＣＰ  キャップ層
ＤＥ  ドレイン電極
ＤＰ  ドレインパッド
ＧＥ  ゲート電極
ＧＩ  ゲート絶縁膜
ＧＬ  ゲート線
ＧＬＴ  溝
ＩＦ１  絶縁膜
ＩＬ１  層間絶縁膜
ＩＳＯ  素子分離領域
ＪＬ  ゲート接合層
ＮＵＣ  核生成層
ＰＲ１  フォトレジスト膜
ＰＲ２  フォトレジスト膜
ＰＲＯ  保護膜
Ｓ  基板
ＳＥ  ソース電極
ＳＰ  ソースパッド
Ｔ  溝
ＴＨ  貫通孔
ＵＣ  チャネル下地層
ＶＣ  電位固定層
ＶＩＡ  接続部
【図１】
2018093239.tif 000003
【図２】
2018093239.tif 000004
【図３】
2018093239.tif 000005
【図４】
2018093239.tif 000006
【図５】
2018093239.tif 000007
【図６】
2018093239.tif 000008
【図７】
2018093239.tif 000009
【図８】
2018093239.tif 000010
【図９】
2018093239.tif 000011
【図１０】
2018093239.tif 000012
【図１１】
2018093239.tif 000013
【図１２】
2018093239.tif 000014
【図１３】
2018093239.tif 000015
【図１４】
2018093239.tif 000016
【図１５】
2018093239.tif 000017
【図１６】
2018093239.tif 000018
【図１７】
2018093239.tif 000019
【図１８】
2018093239.tif 000020
【図１９】
2018093239.tif 000021
【図２０】
2018093239.tif 000022
【図２１】
2018093239.tif 000023
【図２２】
2018093239.tif 000024
【図２３】
2018093239.tif 000025
【図２４】
2018093239.tif 000026
【図２５】
2018093239.tif 000027
【図２６】
2018093239.tif 000028
【図２７】
2018093239.tif 000029
【図２８】
2018093239.tif 000030
【図２９】
2018093239.tif 000031
【図３０】
2018093239.tif 000032
【図３１】
2018093239.tif 000033
【図３２】
2018093239.tif 000034
【図３３】
2018093239.tif 000035
【図３４】
2018093239.tif 000036
【図３５】
2018093239.tif 000037
【図３６】
2018093239.tif 000038
【図３７】
2018093239.tif 000039
【図３８】
2018093239.tif 000040
【図３９】
2018093239.tif 000041
【図４０】
2018093239.tif 000042
【図４１】
2018093239.tif 000043
【図４２】
2018093239.tif 000044