(57)【要約】【課題】外部磁場を印加することなく低消費電力で書き込み可能な磁気トンネル接合記憶素子の書き込み方法を提供する。【解決手段】磁気トンネル接合記憶素子の書き込み方法は、磁化固定層と磁化自由層とを含む垂直磁化型の磁気トンネル接合記憶素子に対して磁化固定層から磁化自由層へ向かう方向に電流を流すように第１の期間だけ電圧を印加して前記磁気トンネル接合記憶素子を反平行状態に書き込み、前記磁気トンネル接合記憶素子に対して前記方向に電流を流すように第１の期間より短い第２の期間だけ電圧を印加して前記磁気トンネル接合記憶素子を平行状態に書き込む各段階を含む。【選択図】図２
2018055752.tif 000002
【特許請求の範囲】
【請求項１】
磁化固定層と磁化自由層とを含む垂直磁化型の磁気トンネル接合記憶素子に対して磁化固定層から磁化自由層へ向かう方向に電流を流すように第１の期間だけ電圧を印加して前記磁気トンネル接合記憶素子を反平行状態に書き込み、
前記磁気トンネル接合記憶素子に対して前記方向に電流を流すように第１の期間より短い第２の期間だけ電圧を印加して前記磁気トンネル接合記憶素子を平行状態に書き込む
各段階を含む磁気トンネル接合記憶素子の書き込み方法。
【請求項２】
外部磁場が印加されていない状態で前記反平行状態への書き込み及び前記平行状態への書き込みを実行する請求項１記載の磁気トンネル接合記憶素子の書き込み方法。
【請求項３】
前記第１の期間に印加される電圧よりも前記第２の期間に印加される電圧の方が高い電圧値を有する請求項１又は２記載の磁気トンネル接合記憶素子の書き込み方法。
【請求項４】
前記第１の期間は前記磁化自由層に対するスピン注入効果が支配的になるためにかかる期間よりも長い期間であり、前記第２の期間は前記磁化自由層に対するスピン注入効果が支配的になるためにかかる期間よりも短い期間である請求項１乃至３いずれか一項記載の磁気トンネル接合記憶素子の書き込み方法。
【請求項５】
磁化固定層と磁化自由層とを含む垂直磁化型の磁気トンネル接合記憶素子と、
前記磁気トンネル接合記憶素子に対して磁化固定層から磁化自由層へ向かう方向に電流を流すように第１の期間だけ電圧を印加して前記磁気トンネル接合記憶素子を反平行状態に書き込み、前記磁気トンネル接合記憶素子に対して前記方向に電流を流すように第１の期間より短い第２の期間だけ電圧を印加して前記磁気トンネル接合記憶素子を平行状態に書き込む制御回路と
を含む半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願開示は、磁気トンネル接合記憶素子の書き込み方法及び半導体記憶装置に関する。
【背景技術】
【０００２】
スピン注入型の磁気抵抗変化メモリ（Magnetoresistive Random Access Memory：以下ＭＲＡＭ）では、磁気トンネル接合（Magnetic Tunnel Junction：以下ＭＴＪ）のサイズを小さくできるとともに、スイッチング電流を低減できるという利点がある。しかしながら、スイッチング電流の低減と熱揺らぎ耐性とがトレード・オフの関係にあるという問題がある。そこで最近では、面内磁化方式のＭＴＪから、高密度化に有利で且つ熱揺らぎ耐性の大きな垂直磁化方式のＭＴＪへと開発対象がシフトし、２０ｎｍ以下の微細なＭＴＪの試作が試みられている。
【０００３】
強磁性層に絶縁体を介して電圧（電界）を印加すると、強磁性層の磁気異方性が変化するという磁気異方性の電圧依存性が報告されている。この磁気異方性の電圧依存性は、電圧（電界）に対して線形に変化するものが多い。スピン注入型のＭＲＡＭでよく用いられているＣｏＦｅＢ/ＭｇＯ/ＣｏＦｅＢ構造の場合、ＭｇＯの下に位置するＣｏＦｅＢでは正電圧（上が正で下が負）を印加すると保持力が減少し、負電圧（上が負で下が正）を印加すると保持力が増大する。またＭｇＯの上に位置するＣｏＦｅＢでは正電圧（上が正で下が負）を印加すると保持力が増大し、負電圧（上が負で下が正）を印加すると保持力が減少する。
【０００４】
磁気異方性の電圧依存性を利用してＭＴＪの磁化自由層の保持力の大きさを変化させ、単一方向の電圧印加により０書き込み及び１書き込みを実現する不揮発性メモリ素子が提案されている（例えば特許文献１及び２、非特許文献１及び２参照）。この際、磁気異方性の電圧依存性を利用してＭＴＪの磁化自由層の保持力を減少させるので、小電流による低消費電力での書き込みを実現することが期待される。
【０００５】
具体的には、ある電圧Ｖ１をＭＴＪに印加することにより磁化自由層の磁気異方性を減少させ、その状態で流れる小さな電流のスピン注入により磁化反転を行う。これにより"１"書き込みが行われる。また上記電圧Ｖ１と同じ極性の電圧Ｖ２（＞Ｖ１）を印加することにより磁化自由層の磁気異方性を更に減少させると、所定の外部磁場（バイアス磁場）の下で"０"状態しか存在しない条件を作り出すことができる。これにより"１"書き込みが行われる。
【０００６】
上記の書き込み動作では、外部磁場を印加する必要がある。しかしながら、高密度で低コストなＭＲＡＭを実現するためには、スピン注入で磁場反転を実現できるにも関わらず、外部磁場を印加する構成を追加することは好ましくない。
【０００７】
また上記の書き込み動作に成功した非特許文献１で用いられているＭＴＪは比較的大きなサイズであり、実用化が期待されている例えば３０ｎｍ以下のサイズではない。垂直Top-pinned型でサイズが６５ｎｍの素子では、上記の書き込み動作を再現できなかった旨の報告がある（例えば非特許文献３参照）。また非特許文献１で用いられている書き込み動作に成功したＭＴＪは、ＭｇＯ層の厚さが１．４ｎｍと非常に厚く高抵抗である。上記の"１"書き込み動作においては、電流を流してスピン注入により磁化を反転させるので、ＭＴＪの抵抗値をあまり高くすることは好ましくない。しかもＭＴＪでは素子面積に反比例して素子抵抗が大きくなってしまうため、実用化が期待されるサイズのＭＴＪでは抵抗値の大きさが問題となる。
【０００８】
ＭｇＯ層の膜厚を薄くすることにより抵抗値を小さくすることができるが、ＭｇＯ層の膜厚を薄くすると電流の影響によりＲＨループがシフトする現象が観測される。しかもこのＲＨループのシフトは、上記の"０"書き込みを妨げる方向、即ちより大きな外部磁場が必要になる方向にシフトするという問題がある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許出願公開第２０１３／００１５５４２号明細書
【特許文献２】国際公開第ＷＯ２０１２／１５９０７８号パンフレット
【非特許文献】
【００１０】
【非特許文献１】Wel-Gang Wang, 他３名, "Electric-field-assisted switching in magnetic tunnel junctions," Nature Materials, Vol. 11, January 2012, pp 64-68
【非特許文献２】J. G. Alzate, 他１２名, "Voltage-Induced Switching of Nanoscale Magnetic Tunnel Junctions," IEEE International Electron Devices Meeting (IEDM 2012), pp 29.5.1-29.5.4
【非特許文献３】Hao Meng, 他３名, "Electric field control of spin re-orientation in perpendicular magnetic tunnel junctions- CoVeB and MgO thickness dependence," Applied Physics Letters 105, 042410(2014), pp 042410-1 - 042410-5
【発明の概要】
【発明が解決しようとする課題】
【００１１】
以上を鑑みると、外部磁場を印加することなく低消費電力で書き込み可能な磁気トンネル接合記憶素子の書き込み方法を提供することが望まれる。
【課題を解決するための手段】
【００１２】
磁気トンネル接合記憶素子の書き込み方法は、磁化固定層と磁化自由層とを含む垂直磁化型の磁気トンネル接合記憶素子に対して磁化固定層から磁化自由層へ向かう方向に電流を流すように第１の期間だけ電圧を印加して前記磁気トンネル接合記憶素子を反平行状態に書き込み、前記磁気トンネル接合記憶素子に対して前記方向に電流を流すように第１の期間より短い第２の期間だけ電圧を印加して前記磁気トンネル接合記憶素子を平行状態に書き込む各段階を含む。
【発明の効果】
【００１３】
少なくとも１つの実施例によれば、外部磁場を印加することなく低消費電力で書き込み可能な磁気トンネル接合記憶素子の書き込み方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】磁気トンネル接合記憶素子の基本的な構成の一例を示す図である。
【図２】第１の期間に印加される電圧波形及び第２の期間に印加される電圧波形の一例を示す図である。
【図３】ＭＴＪ記憶素子の第１の実施例の構成の一例を示す図である。
【図４】図３に示す磁化自由層が示す電圧と異方性磁界との関係を示す図である。
【図５】図３に示す磁化自由層のＭＨループを示す図である。
【図６】図３に示すＭＴＪ記憶素子に対して書き込み動作において印加する電圧パルスの波形を示す図である。
【図７】図３に示すＭＴＪ記憶素子に対して書き込み動作を行ったときの正規化ＴＭＲの変化を示す図である。
【図８】図３に示すＭＴＪ記憶素子に対して電圧値Ｖ２の電圧を印加したときの正規化ＴＭＲの変化を詳細に示す図である。
【図９】図３に示す磁化自由層の磁化方向が変化する際の磁化方向の軌跡の一例を示す図である。
【図１０】図３に示すＭＴＪ記憶素子に対して電圧値Ｖ２の電圧を印加したときの正規化ＴＭＲの変化を示す図である。
【図１１】第２の実施例のＭＴＪ記憶素子の磁化自由層が示す電圧と異方性磁界との関係を示す図である。
【図１２】第２の実施例のＭＴＪ記憶素子における磁化自由層が示すＭＨループを示す図である。
【図１３】第２の実施例のＭＴＪ記憶素子に対して書き込み動作を行ったときの正規化ＴＭＲの変化を示す図である。
【図１４】第３の実施例のＭＴＪ記憶素子の磁化自由層が示す電圧と異方性磁界との関係を示す図である。
【図１５】第３の実施例のＭＴＪ記憶素子に対して書き込み動作を行ったときの正規化ＴＭＲの変化を示す図である。
【図１６】抵抗面積積ＲＡと電圧磁気異方性変化との関係の一例を示す図である。
【図１７】半導体記憶装置の構成の一例を示す図である。
【図１８】図１７に示す半導体記憶装置の動作の一例を示す図である。
【発明を実施するための形態】
【００１５】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。なお以下の図面において、同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。
【００１６】
図１は、磁気トンネル接合記憶素子の基本的な構成の一例を示す図である。図１に示すＭＴＪ記憶素子は、下部電極１０、磁化自由層１１、トンネル絶縁膜１２、磁化固定層１３、及び上部電極１４を含む。図１に示すＭＴＪ記憶素子は、垂直磁化型ＭＴＪであり、各層の面に平行な方向ではなく各層の面に垂直な方向（即ち層の厚さ方向）に磁化方向が向いている。
【００１７】
図１の例において、磁化固定層１３の磁化方向は層内の矢印で示すように下方向を向いている。この場合、磁化自由層１１の磁化方向が下を向くと、磁化自由層１１の磁化方向と磁化固定層１３の磁化方向とが平行状態（同一の方向を向いている状態）になり、ＭＴＪ記憶素子は低抵抗値を示す低抵抗状態となる。また磁化自由層１１の磁化方向が上を向くと、磁化自由層１１の磁化方向と磁化固定層１３の磁化方向とが反平行状態（反対の方向を向いている状態）になり、ＭＴＪ記憶素子は高抵抗値を示す高抵抗状態となる。ＭＴＪ記憶素子を低抵抗状態又は高抵抗状態に設定することにより、ＭＴＪ記憶素子に情報を記憶することができる。
【００１８】
従来のスピン注入方式では、スピン偏極した電子のトルク（ＳＴＴ）を用いることにより、磁化自由層１１の磁化を設定できる。例えば磁化自由層１１側にある下部電極１０を正極側に接続し、磁化固定層１３側にある上部電極１４を負極側に接続するように電圧を印加する。この電圧印加に伴い、磁化固定層１３側から磁化自由層１１側に電子が流れる（即ち図１の下方向に向かい電子が流れる）。磁化固定層１３の磁化方向と逆方向のスピンを有する電子が磁化固定層１３を通過しない一方で、磁化固定層１３の磁化方向と同方向のスピンを有する電子は磁化固定層１３を通過し、磁化自由層１１に到達する。この磁化固定層１３の磁化方向と同方向のスピンを有する電子の影響により、磁化自由層１１の磁化方向は、磁化固定層１３の磁化方向と同一の向きの磁化を有する状態に設定される。
【００１９】
また磁化固定層１３側にある上部電極１４を正極側に接続し、磁化自由層１１側にある下部電極１０を負極側に接続するように電圧を印加する。この電圧印加に伴い、磁化自由層１１側から磁化固定層１３側に電子が流れる（即ち図１の上方向に向かい電子が流れる）。磁化固定層１３の磁化方向と同方向のスピンを有する電子は磁化固定層１３を通過する一方で、磁化固定層１３の磁化方向と逆方向のスピンを有する電子は磁化固定層１３に反射されて磁化自由層１１に影響を与える。磁化固定層１３の磁化方向と逆方向のスピンを有する電子の影響により、磁化自由層１１の磁化方向は、磁化固定層１３の磁化方向と反対向きの磁化を有する状態に設定される。
【００２０】
上記の通常のスピン注入方式では平行状態又は反平行状態の何れかである設定すべき状態に応じて、ＭＴＪ記憶素子に印加する電圧の方向が異なる。また磁化自由層１１における磁気異方性の電圧依存性を特に考慮していない。
【００２１】
それに対して本願開示のＭＴＪ記憶素子に対する書き込み方法では、磁化自由層１１における磁気異方性の電圧依存性を利用して低消費電力での書き込みを可能にする。この際、書き込み動作時にＭＴＪ記憶素子に印加する電圧の方向は、平行状態又は反平行状態の何れの状態の書き込みであるかに関わらず、同一の方向である。この電圧印加方向は、磁化自由層１１の磁気異方性が減少する方向、即ち磁化自由層１１の保持力が減少する方向であり、磁化固定層１３側が正極性で磁化自由層１１側が負極性である方向である。即ち、磁化固定層１３から磁化自由層１１に向けて電流が流れる方向に電圧を印加して、書き込み動作が行われる。
【００２２】
磁化自由層１１の磁気異方性の電圧依存性が充分な大きさであるように、ＭＴＪ記憶素子が設計されてよい。即ち、磁化自由層１１の異方性磁界が印加電圧の変化に応じて大きな変化を示すように、ＭＴＪ記憶素子が設計されてよい。
【００２３】
磁化固定層１３と磁化自由層１１とを含む垂直磁化型のＭＴＪ記憶素子に対して磁化固定層１３から磁化自由層１１へ向かう方向に電流を流すように第１の期間だけ電圧を印加することにより、ＭＴＪ記憶素子を反平行状態に書き込む。またＭＴＪ記憶素子に対して上記方向と同一の方向に電流を流すように第１の期間より短い第２の期間だけ電圧を印加することにより、ＭＴＪ記憶素子を平行状態に書き込む。なお図１の例において磁化固定層１３の磁化方向は下向きであるが、磁化自由層１１の反平行状態及び平行状態への書き込み動作は、磁化固定層１３の磁化方向が上向きであっても下向きであっても同様に行うことができる。
【００２４】
上記の反平行状態の書き込みにおいては、電圧印加により磁化自由層１１の磁気異方性が減少（即ち保持力が減少）した状態においてスピン注入効果が働くことにより、磁化自由層１１の磁化方向が反平行な方向に設定される。従って、小さな電流での低消費電力名書き込みが可能となる。スピン注入効果が働くのには電圧印加して電流が流れ始めてからある程度の時間がかかるので、反平行状態の書き込み時に電圧を印加する第１の期間は、スピン注入効果が充分に現れる期間に設定されてよい。
【００２５】
より具体的には、磁化自由層１１の磁気異方性の減少に伴い磁化方向が歳差運動を行うが、この歳差運動の中心方向は電圧印加の初期の期間においては図１の例において水平方向よりも下向きに近い方向を向いている。この初期の歳差運動の中心方向が下向きに近い方向を向く際には、磁化固定層１３の磁化方向の影響が存在し、磁化自由層１１のＭＨループ（磁気ヒステリシス曲線）が正磁場側にシフトしていると、磁化方向が下を向きやすくなる。その後、磁化方向を上向きに向かわせるように働くスピン注入の効果が大きくなるにつれ、歳差運動の中心方向が図１において水平方向よりも上向きに近い方向を向き、徐々に上向きに近づいていく。
【００２６】
この磁気異方性の減少に起因する磁化方向を下に向ける効果とスピン注入による磁化方向を上に向ける効果のうちでスピン注入効果がより支配的になるためにかかる期間と比較して、反平行状態の書き込み時に電圧を印加する第１の期間は、より長い期間であってよい。スピン注入効果が支配的になるまで待ってから電圧印加を停止すると、スピン注入効果に従い磁化自由層１１の磁化方向は反平行方向に設定される。
【００２７】
また上記の平行状態の書き込みにおいては、平行状態の書き込み時に電圧を印加する第２の期間は、充分なスピン注入効果が現れるためにかかる期間よりも短い期間に設定されてよい。即ち、磁気異方性の減少に起因する磁化方向を下に向ける効果とスピン注入による磁化方向を上に向ける効果のうちでスピン注入効果がより支配的になるためにかかる期間と比較して、平行状態の書き込み時に電圧を印加する第２の期間は、より短い期間であってよい。スピン注入効果が支配的になる前、即ち磁気異方性の減少に伴う歳差運動の影響がスピン注入効果の影響よりも強いうちに電圧印加を停止すると、磁化自由層１１の磁化方向は平行方向に設定される。
【００２８】
上記のＭＴＪ記憶素子の書き込み動作においては、外部磁場が印加されていない状態で反平行状態への書き込み及び平行状態への書き込みが実行される。外部磁場を印加する機能を設ける必要がないので、高密度で低消費電力の半導体記憶装置を実現することができる。
【００２９】
図２は、第１の期間に印加される電圧波形及び第２の期間に印加される電圧波形の一例を示す図である。図２（ａ）は、ＭＴＪ記憶素子を反平行状態に書き込むために印加する電圧波形であり、図２（ｂ）は、ＭＴＪ記憶素子を平行状態に書き込むために印加する電圧波形である。
【００３０】
図２（ａ）に示されるＭＴＪ記憶素子を反平行状態に書き込むために印加する電圧パルスのパルス幅Ｔ１は、図２（ｂ）に示されるＭＴＪ記憶素子を平行状態に書き込むために印加する電圧パルスのパルス幅Ｔ２よりも長い。即ち、ＭＴＪ記憶素子を反平行状態に書き込むために電圧を印加する第１の期間Ｔ１は、ＭＴＪ記憶素子を平行状態に書き込むために電圧を印加する第２の期間Ｔ２よりも長い。
【００３１】
また上記のＭＴＪ記憶素子の書き込み動作においては、第１の期間に印加される電圧Ｖ１よりも第２の期間に印加される電圧Ｖ２の方が高い電圧値を有してよい。第２の期間においては、電圧印加による磁気異方性の減少に起因する磁化方向を平行方向（図１の例の場合の下方向）に向ける効果を利用して磁化自由層１１を平行方向に磁化させるので、磁気異方性を大きく減少させることが好ましい。第２の期間においては、より高い電圧Ｖ２を印加することにより、より容易に磁化自由層１１を平行状態に設定することが可能となる。また第１の期間においては、より低い電圧Ｖ１を印加することにより、より低消費電力での書き込みが可能となる。
【００３２】
図３は、ＭＴＪ記憶素子の第１の実施例の構成の一例を示す図である。図３に示すＭＴＪ記憶素子は、下部電極２１と上部電極３２との間に第１層２２から第１０層３１までの複数の層が挟まれた構成となっている。ＭＴＪ記憶素子の形状は、水平方向の断面（層の面内方向に沿った断面）が円形であり、直径は２０ｎｍである。
【００３３】
第１層２２は漏れ磁界抑制層であり、厚さが５ｎｍのＣｏＰｔである。第２層２３は厚さが３ｎｍのＲｕである。第３層２４は厚さが１ｎｍのＴａである。第４層２５は磁化自由層であり、厚さが１ｎｍのＣｏＦｅＢである。第５層２６はバリア層（トンネル絶縁膜）であり、厚さが１．１ｎｍのＭｇＯである。
【００３４】
第６層２７乃至第１０層３１が纏めて１つの磁化固定層として機能する。第６層２７は厚さが１．７ｎｍのＣｏＦｅＢである。第７層２８は厚さが０．４ｎｍのＴａである。第８層２９は厚さが５ｎｍのＣｏＰｔである。第９層３０は厚さが１ｎｍのＲｕである。第１０層３１は厚さが７ｎｍのＣｏＰｔである。Ｔａを用いることで、互いに結晶構造が異なるＣｏＰｔとＣｏＦｅＢとを１つの磁性体として強磁性的に結合することができる。Ｒｕは反強磁性交換相互作用を誘起し、２つのＣｏＰｔ層を反平行の磁化状態にすることを目的として挿入している。２つのＣｏＰｔ層が反平行になると、ピン層からの漏れ磁場を小さくできる。
【００３５】
図３に示す構造のＭＴＪ記憶素子において、磁化自由層２５の磁気異方性が電圧に対してリニアに変化すると仮定する。この仮定は現実のＣｏＦｅＢ層の振る舞いに略一致する。このとき、電圧変化に対する磁気異方性の変化率、即ち電圧と異方性磁界との関係を示す直線の傾きが、前述の書き込み動作に成功するか否かを決定する主要なパラメータとなる。上記構造のＭＴＪ記憶素子に対してマイクロマグネティックシミュレーションを実行し、前述の書き込み動作に成功するために必要な最も小さい傾きを求めた。以下に、図３に示す構造のＭＴＪ記憶素子に対するマイクロマグネティックシミュレーションについて説明する。なおこのシミュレーションにおいては、外部磁場が印加されていない状態でのＭＴＪ記憶素子の特性を調べている。
【００３６】
図４は、図３に示す磁化自由層が示す電圧と異方性磁界との関係を示す図である。横軸は電界を示し、縦軸左側は異方性磁界を示す。横軸の電界値はトンネル絶縁膜１ｎｍあたりにかかる電圧値を示している。また縦軸右側には、左側の異方性磁界に対応する界面磁気異方性エネルギーを示す。磁化自由層２５が示す電圧と異方性磁界との関係が、点４０乃至４２を通る直線として示される。電圧０Ｖにおいて、点４０に示す位置の異方性磁界は１．８９Ｔ（テスラ）に設定した。電圧Ｖ１において、点４１に示す位置の異方性磁界は１．７Ｔに設定した。電圧Ｖ２（＞Ｖ１）において、点４２に示す位置の異方性磁界は１．４７Ｔに設定した。この異方性磁界には、反磁界の影響は含まれないとした。
【００３７】
また、フリー層の飽和磁化を１７２０ｅｍｕ／ｃｍ３、分極率０．６、交換スティフネス定数を１×１０−６ｅｒｇ／ｃｍ２、ダンピング定数を０．０１とした。
【００３８】
上記の電圧０Ｖにおける１．８９Ｔの異方性磁界は、ＭＴＪ記憶素子が記憶状態を保持するために必要な保持力を実現する値である。電圧Ｖ１における１．７Ｔと電圧Ｖ２における１．４７Ｔとは、以下のようにして決められる。
【００３９】
反平行状態の書き込みであっても、平行状態の書き込みであっても、磁気異方性が小さくなるほど、書き込みがし易くなる。反平行状態の書き込みについては、前述のように磁気異方性が減少（即ち保持力が減少）した状態においてスピン注入効果が働くことにより実現される。この反平行状態の書き込みのために必要な異方性磁界の上限と電流値の下限とを、マイクロマグネティックシミュレーションにより求めることができる。このようにして求められた異方性磁界が上記の１．７Ｔである。またこのようにして求められた電流密度は２×１０６Ａ／ｃｍ２であった。
【００４０】
また平行状態の書き込みについては、磁気異方性の減少に起因する磁化方向を下に向ける効果が働くことにより実現される。この平行状態の書き込みのために必要な異方性磁界の上限を、マイクロマグネティックシミュレーションにより求めることができる。このようにして求められた異方性磁界が上記の１．４７Ｔである。このときの電圧Ｖ２を２．０Ｖに設定する。異方性磁界と電圧との関係は線形となるので、異方性磁界が１．４７Ｔのときの電圧Ｖ２が２．０Ｖである場合、異方性磁界が１．７Ｔのときの電圧Ｖ１は０．９Ｖとなる。電圧Ｖ１（＝０．９Ｖ）のときの電流密度は２×１０６Ａ／ｃｍ２であるので、抵抗面積積ＲＡ（単位面積あたりの抵抗値）は４５Ω・μｍ２となる。またこのときの電圧変化に対する磁気異方性エネルギーの変化率（図４の直線の傾き）は１８０ｆＪ／Ｖｍであった。
【００４１】
図５は、図３に示す磁化自由層が示すＭＨループで、電流が流れない場合の図である。図５に示す磁化自由層２５のＭＨループ（磁気ヒステリシス曲線）は、マイクロマグネティックシミュレーションにより求められた特性である。磁化自由層２５の磁気異方性は印加電圧により変化するため、磁化自由層２５のＭＨループ（磁気ヒステリシス曲線）も印加電圧に応じて変化する。図５において、ヒステリシス曲線５１は、印加電圧が０Ｖであり異方性磁界が１．８９Ｔのときの特性である。ヒステリシス曲線５２は、電圧印加により異方性磁界が１．７Ｔに減少したときの特性である。ヒステリシス曲線５３は、電圧印加により異方性磁界が１．６Ｔに減少したのときの特性である。ヒステリシス曲線５４は、電圧印加により異方性磁界が１．３Ｔに減少したときの特性である。図５に示されるように、印加電圧が大きくなるほどヒステリシス曲線が狭くなり且つ傾きが小さくなり、磁化自由層２５の保持力が小さくなっていることが分かる。
【００４２】
図６は、図３に示すＭＴＪ記憶素子に対して書き込み動作において印加する電圧パルスの波形を示す図である。横軸は時間であり、縦軸は電圧である。マイクロマグネティックシミュレーションにおいて、反平行状態の書き込み時に印加する電圧パルスの電圧値Ｖ１は０．９Ｖであり、電圧パルスの幅（即ち第１の期間の長さ）は５０ｎｓである。この電圧パルスは図６において、０ｎｓから５０ｎｓの期間において印加される。平行状態の書き込み時に印加する電圧パルスの電圧値Ｖ２は２．０Ｖであり、電圧パルスの幅（即ち第２の期間の長さ）は２ｎｓである。この電圧パルスは図６において、１００ｎｓから１０２ｎｓの期間において印加される。
【００４３】
図７は、図３に示すＭＴＪ記憶素子に対して書き込み動作を行ったときの正規化ＴＭＲの変化を示す図である。マイクロマグネティックシミュレーションにおいて、図３に示すＭＴＪ記憶素子に対して図６に示す電圧パルスを印加することにより、図７に示すように正規化ＴＭＲの値が変化する。電圧値Ｖ１が０．９Ｖでパルス幅が５０ｎｓの電圧パルスを印加することで、０状態（平行状態）を記憶していたＭＴＪ記憶素子が１状態（反平行状態）に書き込まれている。また電圧値Ｖ２が２．０Ｖでパルス幅が２ｎｓの電圧パルスを印加することで、１状態（反平行状態）を記憶していたＭＴＪ記憶素子が０状態（平行状態）に書き込まれている。
【００４４】
上述の１状態書き込み及び０状態書き込みにおいて消費される電力を、従来のスピン注入効果のみによる書き込み動作において消費される電力と比較すると、１状態書き込みと０状態書き込みとの間の平均で、約１／３の消費電力で書き込みを実現できる。即ち、書き込み消費電力を７０％近く削減することが可能となる。
【００４５】
図８は図３に示すＭＴＪ記憶素子に対して電圧値Ｖ２の電圧を印加したときの正規化ＴＭＲの変化を詳細に示す図である。０状態から１状態に書き込まれた後のＭＴＪ記憶素子に対して、時間１００ｎｓにおいて２．０Ｖの電圧の印加を開始すると、波形６１に示すように正規化ＴＭＲが急激に減少する。このときＭＴＪ記憶素子は高抵抗状態から低抵抗状態に変化し、素子に流れる電流密度は２×１０６Ａ／ｃｍ２から４×１０６Ａ／ｃｍ２の間で変化する。そのまま２．０Ｖの電圧を印加し続けると、正規化ＴＭＲは波形６２に示すように増加し、その後、波形６３に示すように振動を続ける。この正規化ＴＭＲの増加は、ＭＴＪ記憶素子に流れる電流がもたらすスピン注入効果によるものである。
【００４６】
２．０Ｖの電圧を印加し続けるのではなく、電圧印加開始後２ｎｓの時点ｔ１で電圧印加を停止すると、波形６４に示すように正規化ＴＭＲは０に収束する。これは電圧が印加されなくなることにより、磁気異方性が充分に大きな値となり、垂直方向に磁化が向くように磁化自由層が振る舞うためである。
【００４７】
また電圧印加開始後５０ｎｓの時点ｔ２（図８で１５０ｎｓの位置）で電圧印加を停止すると、波形６５に示すように正規化ＴＭＲは１に収束する。このようにスピン注入効果により正規化ＴＭＲが充分に１に近づいた後に電圧印加を停止した場合、ＭＴＪ記憶素子は０側ではなく１側に磁化方向が向く結果となる。
【００４８】
図９は、図３に示す磁化自由層の磁化方向が変化する際の磁化方向の軌跡の一例を示す図である。マイクロマグネティックシミュレーションにおいて、図３に示すＭＴＪ記憶素子に対して電圧値２．０Ｖの電圧を印加し続けると、磁化自由層の磁化方向は図９に示すような軌跡を示す。
【００４９】
図９（ａ）及び（ｂ）において、図示される球体の垂直軸方向は磁化自由層の厚さ方向に対応し、球体の水平断面は磁化自由層の面内方向に対応する。磁化自由層の磁化は、球体の中心を起点とするベクトルで表される。図９に示される軌跡は、磁化自由層の磁化を示すベクトルの終点が描く軌跡である。
【００５０】
点７１は、１状態に書き込まれたＭＴＪ記憶素子の磁化自由層の磁化を示す。ＭＴＪ記憶素子に対して２．０Ｖの電圧の印加を開始すると、軌跡７２で示すように磁化方向は０状態の方向（図面下方向）に向かい動き始める。その後２．０Ｖの電圧を印加し続けると、軌跡７３に示すように、上向きよりも下向きに近い方向を向きながら磁化方向は歳差運動を行う。
【００５１】
図９（ａ）は電圧印加開始してから５ｎｓまでの軌跡を示す。図９（ｂ）は電圧印加開始後５ｎｓから１０ｎｓまでの軌跡を示す。電圧印加開始後５ｎｓの時点において点７４に示すように下側を向いていた磁化方向は、その後下向きよりも上向きに近い方向を向き、軌跡７５に示すように上側を向きながらの歳差運動を続ける。
【００５２】
このように磁化自由層の磁気異方性の減少に伴い磁化方向が歳差運動を行うが、この歳差運動の中心方向は電圧印加の初期の期間においては図９（ａ）に示すように水平方向よりも下向きに近い方向を向いている。この初期の歳差運動の中心方向が下向きに近い方向を向く際には、磁化固定層の磁化方向の影響が存在し、磁化自由層のＭＨループ（磁気ヒステリシス曲線）が正磁場側にシフトしていると、磁化方向が下を向きやすくなる。その後、磁化方向を上向きに向かわせるように働くスピン注入の効果が大きくなるにつれ、歳差運動の中心方向が図９（ｂ）に示すように水平方向よりも上向きに近い方向を向き、徐々に上向きに近づいていく。
【００５３】
図１０は、図３に示すＭＴＪ記憶素子に対して電圧値Ｖ２の電圧を印加したときの正規化ＴＭＲの変化を示す図である。前述のマイクロマグネティックシミュレーションでは、電圧値Ｖ１が０．９Ｖでパルス幅が５０ｎｓの電圧パルスを印加することで、０状態（平行状態）を記憶していたＭＴＪ記憶素子が１状態（反平行状態）に書き込まれている。また電圧値Ｖ２が２．０Ｖでパルス幅が２ｎｓの電圧パルスを印加することで、１状態（反平行状態）を記憶していたＭＴＪ記憶素子が０状態（平行状態）に書き込まれている。反平行状態への書き込みに用いた電圧値０．９Ｖは、消費電力削減を考えて、書き込み可能な電流値のうちで最小の電流値に対応する電圧値となっている。しかしながら、Ｖ１＜Ｖ２となることは反平行状態の書き込みのために必須な要件ではなく、例えばＶ１をＶ２と等しい電圧値（２．０Ｖ）に設定しても、反平行状態の書き込みは可能である。
【００５４】
図１０は、マイクロマグネティックシミュレーションでは、電圧値が２．０Ｖでパルス幅が２０ｎｓの電圧パルスを印加することで、０状態（平行状態）を記憶していたＭＴＪ記憶素子が１状態（反平行状態）に書き込まれている。なお図１０に示す条件では電圧印加開始後２０ｎｓで電圧の印加を停止している。図８に示される０ｎｓから５０ｎｓの間の波形と図１０に示される波形とを比較すれば分かるように、０．９Ｖを印加した場合（図８）よりも２．０Ｖを印加した場合（図１０）の方が、反平行状態に向かい立ち上がるタイミングがより早くなっている。従って、図１０の場合には、図８に示す反平行状態の書き込みよりも早い時間で反平行状態への書き込みが終了する可能性があり、図８の場合と比較して電圧値及び電流値が大きくなっていても、それほど消費電力は大きくならない可能性がある。
【００５５】
以上説明したＭＴＪ記憶素子の第１の実施例では、図５に示されるようにＭＨループの中心が正磁場側にシフトしている。以下に説明するＭＴＪ記憶素子の第２の実施例では、ＭＨループの中心が磁場ゼロ付近に位置するように調整される。
【００５６】
第２の実施例のＭＴＪ記憶素子の構造は図３に示す構造と同一であり、第１の実施例と同様に直径２０ｎｍの円形状をしている。但し、膜厚が第１の実施例のＭＴＪ記憶素子の場合と異なる。第２の実施例のＭＴＪ記憶素子では、第１層２２のＣｏＰｔは、厚さが６ｎｍであり、第１の実施例の５ｎｍと比較して厚くなっている。また第８層２９のＣｏＰｔは、厚さが６ｎｍであり、第１の実施例の５ｎｍと比較して厚くなっている。また第１０層３１のＣｏＰｔは厚さが９ｎｍであり、第１の実施例の７ｎｍと比較して厚くなっている。このようにＣｏＰｔの膜厚を増加させることにより、ＭＨループのシフトを小さくすることができる。
【００５７】
図１１は、第２の実施例のＭＴＪ記憶素子の磁化自由層が示す電圧と異方性磁界との関係を示す図である。横軸は電界を示し、縦軸左側は異方性磁界を示す。横軸の電界値はトンネル絶縁膜１ｎｍあたりにかかる電圧値を示している。また縦軸右側には、左側の異方性磁界に対応する界面磁気異方性エネルギーを示す。磁化自由層２５が示す電圧と異方性磁界との関係が、点８０乃至８２を通る直線として示される。電圧０Ｖにおいて、点８０に示す位置の異方性磁界は１．８９Ｔ（テスラ）に設定した。電圧Ｖ１において、点８１に示す位置の異方性磁界は１．７Ｔに設定した。電圧Ｖ２（＞Ｖ１）において、点８２に示す位置の異方性磁界は１．２Ｔに設定した。
【００５８】
上記の電圧０Ｖにおける１．８９Ｔの異方性磁界は、ＭＴＪ記憶素子が記憶状態を保持するために必要な保持力を実現する値である。電圧Ｖ１における１．７Ｔと電圧Ｖ２における１．２Ｔとは、第１の実施例の場合と同様に決められる。即ち、反平行状態の書き込みのために必要な異方性磁界の上限と電流値の下限とを、マイクロマグネティックシミュレーションにより求めることができる。このようにして求められた異方性磁界が上記の１．７Ｔである。またこのようにして求められた電流密度は２×１０６Ａ／ｃｍ２であった。
【００５９】
また平行状態の書き込みのために必要な異方性磁界の上限を、マイクロマグネティックシミュレーションにより求めることができる。このようにして求められた異方性磁界が上記の１．２Ｔである。このときの電圧Ｖ２を２．０Ｖに設定する。異方性磁界と電圧との関係は線形となるので、異方性磁界が１．２Ｔのときの電圧Ｖ２が２．０Ｖである場合、異方性磁界が１．７Ｔのときの電圧Ｖ１は約０．５５Ｖとなる。電圧Ｖ１（＝約０．５５Ｖ）のときの電流密度は２×１０６Ａ／ｃｍ２であるので、抵抗面積積ＲＡ（単位面積あたりの抵抗値）は２８Ω・μｍ２となる。またこのときの電圧変化に対する磁気異方性エネルギーの変化率（図１１の直線の傾き）は２９７ｆＪ／Ｖｍであった。
【００６０】
図１２は、第２の実施例のＭＴＪ記憶素子における磁化自由層が示すＭＨループで、電流が流れない場合の図である。図１２に示す磁化自由層２５のＭＨループ（磁気ヒステリシス曲線）は、マイクロマグネティックシミュレーションにより求められた特性である。図１２において、ヒステリシス曲線９１は、印加電圧が０Ｖであり異方性磁界が１．８９Ｔのときの特性である。ヒステリシス曲線９２は、電圧印加により異方性磁界が１．７Ｔに減少したときの特性である。ヒステリシス曲線９３は、電圧印加により異方性磁界が１．４５Ｔに減少したときの特性である。ヒステリシス曲線９４は、電圧印加により異方性磁界が１．３Ｔに減少したときの特性である。図１２に示されるように、印加電圧が大きくなるほどヒステリシス曲線が狭くなり且つ傾きが小さくなり、磁化自由層２５の保持力が小さくなっていることが分かる。またヒステリシス曲線のシフトが小さく、ヒステリシス曲線のループ中心が略磁場ゼロの付近に位置するように調整されていることが分かる。
【００６１】
図１３は、第２の実施例のＭＴＪ記憶素子に対して書き込み動作を行ったときの正規化ＴＭＲの変化を示す図である。１状態への書き込みの電圧パルスの電圧値が０．９Ｖではなく０．５５Ｖである以外、第２の実施例のＭＴＪ記憶素子に対して印加する電圧パルスの条件は、第１の実施例のＭＴＪ記憶素子に対して印加する図６に示される電圧パルスの条件と同一である。マイクロマグネティックシミュレーションにおいて、電圧値Ｖ１が０．５５Ｖでパルス幅が５０ｎｓの電圧パルスを印加することで、０状態（平行状態）を記憶していたＭＴＪ記憶素子が１状態（反平行状態）に書き込まれている。
【００６２】
０状態から１状態に書き込まれた後のＭＴＪ記憶素子に対して、時間１００ｎｓにおいて２．０Ｖの電圧の印加を開始すると、波形１３１に示すように正規化ＴＭＲが急激に減少する。そのまま２．０Ｖの電圧を印加し続けると、正規化ＴＭＲは波形１３２に示すように増加し、その後、波形１３３に示すように振動を続ける。この正規化ＴＭＲの増加は、ＭＴＪ記憶素子に流れる電流がもたらすスピン注入効果によるものである。
【００６３】
２．０Ｖの電圧を印加し続けるのではなく、電圧印加開始後２ｎｓの時点ｔ２１で電圧印加を停止すると、波形１３４に示すように正規化ＴＭＲは０に収束する。これは電圧が印加されなくなることにより、磁気異方性が充分に大きな値となり、垂直方向に磁化が向くように磁化自由層が振る舞うためである。このように、電圧値Ｖ２が２．０Ｖでパルス幅が２ｎｓの電圧パルスを印加することで、１状態（反平行状態）を記憶していたＭＴＪ記憶素子を０状態（平行状態）に書き込むことが可能となる。
【００６４】
なお電圧印加開始後２０ｎｓの時点ｔ２２（図１３で１２０ｎｓの位置）で電圧印加を停止すると、波形１３５に示すように正規化ＴＭＲは１に収束する。このようにスピン注入効果により正規化ＴＭＲが充分に１に近づいた後に電圧印加を停止した場合、ＭＴＪ記憶素子は０側ではなく１側に磁化方向が向く結果となる。
【００６５】
ＭＨループが正磁場側にシフトしている第１の実施例のＭＴＪ記憶素子の場合には、０状態の書き込みに必要な異方性磁界は１．４７Ｔであり、このときの電圧変化に対する磁気異方性エネルギーの変化率は１８０ｆＪ／Ｖｍであった。それに対して、ＭＨループのシフトが小さい第２の実施例のＭＴＪ記憶素子の場合には、０状態の書き込みに必要な異方性磁界は１．２Ｔであり、このときの電圧変化に対する磁気異方性エネルギーの変化率は２９７ｆＪ／Ｖｍであった。このようにＭＨループのシフト量が大きいほど、書き換え動作を実現するために必要な異方性磁界の電圧依存性が小さくてよいことが分かる。
【００６６】
以上説明したＭＴＪ記憶素子の第１及び第２の実施例では、素子の直径は共に２０ｎｍであった。以下に説明するＭＴＪ記憶素子の第３の実施例では、素子の直径を３０ｎｍとして、その特性をマイクロマグネティックシミュレーションにより調べた。
【００６７】
第３の実施例のＭＴＪ記憶素子の構造は、図３に示す構造と同一であるが、第１及び第２の実施例のＭＴＪ記憶素子と異なり直径３０ｎｍの円形状をしている。第３の実施例のＭＴＪ記憶素子の膜厚は、第１の実施例のＭＴＪ記憶素子の場合と同一である。
図１４は、第３の実施例のＭＴＪ記憶素子の磁化自由層が示す電圧と異方性磁界との関係を示す図である。横軸は電界を示し、縦軸左側は異方性磁界を示す。横軸の電界値はトンネル絶縁膜１ｎｍあたりにかかる電圧値を示している。また縦軸右側には、左側の異方性磁界に対応する界面磁気異方性エネルギーを示す。磁化自由層２５が示す電圧と異方性磁界との関係が、点１４０乃至１４２を通る直線として示される。電圧０Ｖにおいて、点１４０に示す位置の異方性磁界は１．８９Ｔ（テスラ）に設定した。電圧Ｖ１において、点１４１に示す位置の異方性磁界は１．７５Ｔに設定した。電圧Ｖ２（＞Ｖ１）において、点１４２に示す位置の異方性磁界は１．５５Ｔに設定した。
【００６８】
上記の電圧０Ｖにおける１．８９Ｔの異方性磁界は、ＭＴＪ記憶素子が記憶状態を保持するために必要な保持力を実現する値である。電圧Ｖ１における１．７５Ｔと電圧Ｖ２における１．５５Ｔとは、第１の実施例の場合と同様にして決定された。また反平行状態の書き込みのために必要な電流値の下限において、電流密度は０．８×１０６Ａ／ｃｍ２であった。
【００６９】
また平行状態の書き込み動作時における電圧Ｖ２を２．０Ｖに設定すると、異方性磁界が１．７５Ｔのときの電圧Ｖ１は約０．８２Ｖとなる。電圧Ｖ１（＝約０．８２Ｖ）のときの電流密度は０．８×１０６Ａ／ｃｍ２であるので、抵抗面積積ＲＡ（単位面積あたりの抵抗値）は約１００Ω・μｍ２となる。またこのときの電圧変化に対する磁気異方性エネルギーの変化率（図１１の直線の傾き）は１４６ｆＪ／Ｖｍであった。
【００７０】
図１５は、第３の実施例のＭＴＪ記憶素子に対して書き込み動作を行ったときの正規化ＴＭＲの変化を示す図である。１状態への書き込みの電圧パルスの電圧値は０．８２Ｖであり、この電圧パルスのパルス幅は５０ｎｓである。０状態への書き込みの電圧パルスの電圧値は２．０Ｖであり、この電圧パルスのパルス幅は５ｎｓである。マイクロマグネティックシミュレーションにおいて、電圧値Ｖ１が０．８２Ｖでパルス幅が５０ｎｓの電圧パルスを印加することで、０状態（平行状態）を記憶していたＭＴＪ記憶素子が１状態（反平行状態）に書き込まれている。
【００７１】
０状態から１状態に書き込まれた後のＭＴＪ記憶素子に対して、時間７０ｎｓにおいて２．０Ｖの電圧の印加を開始すると、波形１５１に示すように正規化ＴＭＲが急激に減少する。そのまま２．０Ｖの電圧を印加し続けると、正規化ＴＭＲは波形１５２に示すように増加する。この正規化ＴＭＲの増加は、ＭＴＪ記憶素子に流れる電流がもたらすスピン注入効果によるものである。
【００７２】
２．０Ｖの電圧を印加し続けるのではなく、電圧印加開始後５．０ｎｓの時点ｔ３１で電圧印加を停止すると、波形１５３に示すように正規化ＴＭＲは０に収束していく。これは電圧が印加されなくなることにより、磁気異方性が充分に大きな値となり、垂直方向に磁化が向くように磁化自由層が振る舞うためである。このように、電圧値Ｖ２が２．０Ｖでパルス幅が５．０ｎｓの電圧パルスを印加することで、１状態（反平行状態）を記憶していたＭＴＪ記憶素子を０状態（平行状態）に書き込むことが可能となる。
【００７３】
なお電圧印加開始後２０ｎｓの時点ｔ３２（図１３で９０ｎｓの位置）で電圧印加を停止すると、波形１５４に示すように正規化ＴＭＲは１に収束していく。このようにスピン注入効果により正規化ＴＭＲが充分に１に近づいた後に電圧印加を停止した場合、ＭＴＪ記憶素子は０側ではなく１側に磁化方向が向く結果となる。
【００７４】
直径が２０ｎｍである第１の実施例のＭＴＪ記憶素子の場合には、０状態の書き込みに必要な異方性磁界は１．４７Ｔであり、このときの電圧変化に対する磁気異方性エネルギーの変化率は１８０ｆＪ／Ｖｍであった。それに対して、直径が３０ｎｍである第３の実施例のＭＴＪ記憶素子の場合には、０状態の書き込みに必要な異方性磁界は１．５５Ｔであり、このときの電圧変化に対する磁気異方性エネルギーの変化率は１４６ｆＪ／Ｖｍであった。このようにＭＴＪ記憶素子のサイズ（直径）が大きいほど、書き換え動作を実現するために必要な異方性磁界の電圧依存性が小さくてよいことが分かる。
【００７５】
図１６は、抵抗面積積ＲＡと電圧磁気異方性変化との関係の一例を示す図である。横軸は抵抗面積積ＲＡを示し、縦軸は電圧変化に対する磁気異方性エネルギーの変化率（単位電圧変化あたりの磁気異方性エネルギーの変化量）を示す。曲線１６１は、直径が２０ｎｍである第１の実施例のＭＴＪ記憶素子のデータに基づいて算出され、前述の書き込み動作を実行可能である電圧磁気異方性変化（単位電圧変化あたりの磁気異方性エネルギーの変化量）の下限を示す。即ち、この曲線１６１が示す値以上（グラフで曲線１６１よりも上の領域）の電圧磁気異方性変化が存在すれば、第１の実施例のＭＴＪ記憶素子に対する本願開示の書き込み動作を成功させることができる。
【００７６】
曲線１６２は、直径が３０ｎｍである第２の実施例のＭＴＪ記憶素子のデータに基づいて算出され、前述の書き込み動作を実行可能である電圧磁気異方性変化の下限を示す。即ち、この曲線１６２が示す値以上（グラフで曲線１６２よりも上の領域）の電圧磁気異方性変化が存在すれば、第３の実施例のＭＴＪ記憶素子に対する本願開示の書き込み動作を成功させることができる。
【００７７】
１状態の書き込みの成否に関しては電流密度がコントロールするパラメータとなるが、同一値の電流密度の電流を流す場合、抵抗面積積ＲＡが減少すると、減少率に比例して電圧が減少する。この電圧の減少にも関わらず同一値の異方性磁界を保持するためには、電流の減少に反比例して電圧時期異方性変化が増加する必要がある。従って、曲線１６１及び１６２は、抵抗面積積ＲＡに反比例する曲線を描くことになる。
【００７８】
ＭＴＪ記憶素子の構造、材料、膜厚等を適宜設計することにより、図１６に示される電圧磁気異方性変化の条件を満たすようにすれば、外部磁気が印加されていない状態での同一極性の電圧パルスによる前述の書き込み動作が可能になる。図１６に示されるような２０ｎｍ又は３０ｎｍの直径を有するＭＴＪ記憶素子の場合、例えば２００ｆＪ／Ｖｍ程度の電圧磁気異方性変化を有するようにＭＴＪ記憶素子を設計すれば、本願開示の書き込み動作が可能になる。
【００７９】
図１７は、半導体記憶装置の構成の一例を示す図である。図１７において、各回路シンボル又はボックスで示される各回路又は機能ブロックと他の回路又は機能ブロックとの境界は、基本的には機能的な境界を示すものであり、物理的な位置の分離、電気的な信号の分離、制御論理的な分離等に対応するとは限らない。各回路又は機能ブロックは、他のブロックと物理的にある程度分離された１つのハードウェアモジュールであってもよいし、或いは他のブロックと物理的に一体となったハードウェアモジュール中の１つの機能を示したものであってもよい。
【００８０】
図１７に示す半導体記憶装置は、コントローラ１７０、ワード線ドライバ１７１、ビット線ドライバ１７２、ＭＴＪ記憶素子１７３、ＭＯＳトランジスタ１７４、リファレンス素子１７５、及びセンスアンプ１７６を含む。複数のＭＴＪ記憶素子１７３は複数の行と複数の列とにマトリクス状に配置される。１つのＭＴＪ記憶素子１７３の一端は、複数のビット線ＢＬ１，ＢＬ２，・・・のうちの対応する一本に接続され、他端はＭＯＳトランジスタ１７４のチャネルの一端に接続される。ＭＯＳトランジスタ１７４のチャネルの他端はグランドに接続され、ゲート端はｎ本のワート線ＷＬ１乃至ＷＬｎのうちの対応する一本に接続される。
【００８１】
コントローラ１７０は、外部からのコマンド入力、クロック入力、アドレス入力等に応じて動作し、外部から入力されたクロック信号に同期して半導体記憶装置の動作を制御する。コントローラ１７０は、外部から入力されたコマンドをデコードし、デコード結果に応じて半導体記憶装置の各回路を制御することにより、ＭＴＪ記憶素子１７３に対する書き込み動作及び読み出し動作を実行する。具体的には、コントローラ１７０は、外部から入力されたアドレスをデコードし、デコード結果に応じてワード線ドライバ１７１及びビット線ドライバ１７２を制御することにより、デコード結果に応じて選択されたワード線及びビット線を駆動させる。ワード線ドライバ１７１が選択ワード線を活性化し、ビット線ドライバ１７２が選択ワード線を活性化する。活性化されたワード線と活性化ビット線とに接続されるＭＴＪ記憶素子１７３とＭＯＳトランジスタ１７４とに電流が流れ、ＭＴＪ記憶素子１７３に対する書き込み動作又は読み出し動作が実行される。
【００８２】
読み出し動作においては、ＭＴＪ記憶素子１７３の抵抗値に応じた電圧が選択ビット線に現れる。センスアンプ１７６は、一方の入力に印加される選択ビット線の電圧と、他方の入力に印加されるリファレンス素子１７５に応じた電圧とを比較し、両電圧の大小に応じたデータ読み出し結果を出力する。センスアンプ１７６が出力するデータ読み出し結果は、読み出しデータとして半導体記憶装置の外部に出力される。
【００８３】
書き込み動作においては、ワード線ドライバ１７１及びビット線ドライバ１７２が選択ワード線及び選択ビット線を適宜活性化することにより、ＭＴＪ記憶素子１７３に対して書き込み電圧パルスを印加する。書き込み電圧パルスのパルス幅及び必要に応じて電圧値を制御することにより、ＭＴＪ記憶素子１７３に対する０状態の書き込み又は１状態の書き込みを実行する。ＭＴＪ記憶素子１７３は前述の第１乃至第３の実施例のいずれかのＭＴＪ記憶素子であってよく、図２（ａ）及び（ｂ）に例示した電圧パルスにより、前述の書き込み動作が実行されてよい。
【００８４】
図１７に示される半導体記憶装置においては、ＭＴＪ記憶素子１７３に外部磁場を印加する機構は設けられてなく、前述のようにスピン注入効果又は磁場異方性の減少に伴う平行状態書き込みの効果により、ＭＴＪ記憶素子１７３に対して書き込み動作を実行する。従って、低消費電力で且つ高密度の半導体記憶装置を実現することが可能となる。
【００８５】
図１８は、図１７に示す半導体記憶装置の動作の一例を示す図である。図１８は、ビット線ＢＬ１が選択ビット線であり、ワード線ＷＬ１が選択ワード線ＷＬ１である場合を示す。
【００８６】
図１８（ａ）は選択ビット線ＢＬ１の電圧波形を示す。図１８（ｂ）は選択ワード線ＷＬ１の電圧波形を示す。図１８（ｃ）はセンスアンプ１７６に印加されるセンスアンプ活性化信号ＳＡの電圧波形を示す。図１８（ｄ）はセンスアンプ１７６の出力電圧波形を示す。図１８には、まず１状態の書き込み動作を行い、その書き込んだ１データを読み出し、その後０状態の書き込み動作を行い、その書き込んだ０データを読み出す動作を順次実行した場合の各信号波形が示されている。
【００８７】
１状態の書き込み動作においては、選択ワード線ＷＬ１が活性化されて書き込み対象のＭＴＪ記憶素子１７３を電圧印加可能状態として、その後選択ビット線ＢＬ１が活性化されて、１状態書き込み電圧パルスをＭＴＪ記憶素子１７３に印加する。選択ビット線ＢＬ１の電圧波形が、例えば図２（ａ）に示す書き込み電圧パルスの波形であってよい。
【００８８】
その後の読み出し動作においては、選択ワード線ＷＬ１が活性化されて読み出し対象のＭＴＪ記憶素子１７３を電圧印加可能状態として、その後選択ビット線ＢＬ１が活性化されて、読み出し電圧パルスをＭＴＪ記憶素子１７３に印加する。そのとき、センスアンプ活性化信号ＳＡをコントローラ１７０からセンスアンプ１７６に印加することにより、センスアンプ１７６を活性化する。これによりセンスアンプ１７６が読み出しデータ判定動作を実行し、センスアンプ１７６の出力信号がデータ１を示す電圧値となる。
【００８９】
０状態の書き込み動作においては、選択ワード線ＷＬ１が活性化されて書き込み対象のＭＴＪ記憶素子１７３を電圧印加可能状態として、その後選択ビット線ＢＬ１が活性化されて、０状態書き込み電圧パルスをＭＴＪ記憶素子１７３に印加する。選択ビット線ＢＬ１の電圧波形が、例えば図２（ｂ）に示す書き込み電圧パルスの波形であってよい。
【００９０】
その後の読み出し動作においては、選択ワード線ＷＬ１が活性化されて読み出し対象のＭＴＪ記憶素子１７３を電圧印加可能状態として、その後選択ビット線ＢＬ１が活性化されて読み出し電圧パルスをＭＴＪ記憶素子１７３に印加する。そのとき、センスアンプ活性化信号ＳＡをコントローラ１７０からセンスアンプ１７６に印加することにより、センスアンプ１７６を活性化する。これによりセンスアンプ１７６が読み出しデータ判定動作を実行し、センスアンプ１７６の出力信号がデータ０を示す電圧値となる。
【００９１】
なお選択ワード線ＷＬ１に接続された複数のＭＴＪ記憶素子１７３に対して同時に書き込みを実行し、ビット線毎に０状態又は１状態の書き込みに応じた異なる電圧パルスを印加してもよい。この書き込み動作により、複数のＭＴＪ記憶素子１７３に対して、それぞれ外部からの書き込みデータにビットパターンに応じた１状態又は０状態のビット値を書き込んでよい。
【００９２】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【符号の説明】
【００９３】
１０  下部電極
１１  磁化自由層
１２  トンネル絶縁膜
１３  磁化固定層
１４  上部電極
１７０  コントローラ
１７１  ワード線ドライバ
１７２  ビット線ドライバ
１７３  ＭＴＪ記憶素子
１７４  ＭＯＳトランジスタ
１７５  リファレンス素子
１７６  センスアンプ
【図１】
2018055752.tif 000003
【図２】
2018055752.tif 000004
【図３】
2018055752.tif 000005
【図４】
2018055752.tif 000006
【図５】
2018055752.tif 000007
【図６】
2018055752.tif 000008
【図７】
2018055752.tif 000009
【図８】
2018055752.tif 000010
【図９】
2018055752.tif 000011
【図１０】
2018055752.tif 000012
【図１１】
2018055752.tif 000013
【図１２】
2018055752.tif 000014
【図１３】
2018055752.tif 000015
【図１４】
2018055752.tif 000016
【図１５】
2018055752.tif 000017
【図１６】
2018055752.tif 000018
【図１７】
2018055752.tif 000019
【図１８】
2018055752.tif 000020