(57)【要約】【課題】フリッカが目立たないようにディスクリネーションによる画素の明るさの低下を抑える。【解決手段】液晶表示装置１００は、光源１６１からの照明光を液晶素子１５１に入射させて画像を表示する。該装置は、連続して入力される複数の入力フレーム画像データのそれぞれに対して互いに異なる階調変換処理を行ってフレームごとの階調データを生成する階調変換手段１４５と、階調データに応じて液晶素子の複数の画素のそれぞれに対する第１の電圧と該第１の電圧より低い第２の電圧の印加時間を制御して液晶素子を駆動する駆動手段１４６と、フレームごとに、階調データの生成において行われた階調変換処理に応じて照明光の強度または液晶素子からの表示光の強度を変更する光強度制御を行う制御手段１１０，１６０とを有する。【選択図】図１
2018194659.tif 000002
【特許請求の範囲】
【請求項１】
光源からの照明光を液晶素子に入射させて画像を表示する液晶表示装置であって、
連続して入力される複数の入力フレーム画像データのそれぞれに対して互いに異なる階調変換処理を行ってフレームごとの階調データを生成する階調変換手段と、
前記階調データに応じて前記液晶素子の複数の画素のそれぞれに対する第１の電圧と該第１の電圧より低い第２の電圧の印加時間を制御して前記液晶素子を駆動する駆動手段と、
前記フレームごとに、前記階調データの生成において行われた前記階調変換処理に応じて前記照明光の強度または前記液晶素子からの表示光の強度を変更する光強度制御を行う制御手段とを有することを特徴とする液晶表示装置。
【請求項２】
前記制御手段は、前記互いに異なる階調変換処理によって生じる前記フレームごとの表示画像の輝度変化を低減するように前記光強度制御を行うことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記制御手段は、前記光強度制御において前記光源の発光輝度を変更することを特徴とする請求項１または２に記載の液晶表示装置。
【請求項４】
前記液晶素子の画素ごと又は複数の画素を含む画素領域ごとに前記表示光の強度を変更可能な光強度変更手段を有し、
前記制御手段は、前記光強度制御により前記光強度変更手段を制御することを特徴とする請求項１または２に記載の液晶表示装置。
【請求項５】
前記光強度変更手段は、前記表示光に対する透過率または反射率の変更が可能な素子であり、
前記制御手段は、前記光強度制御により前記光強度変更手段の透過率または反射率を変更することを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記制御手段は、前記画素領域ごとに前記光強度制御を行うか否かを設定することを特徴とする請求項４または５に記載の液晶表示装置。
【請求項７】
前記階調変換手段は、前記互いに異なる階調変換処理において、前記入力フレーム画像データのそれぞれに対して互いに異なるゲインを適用することを特徴とする請求項１から６のいずれか一項に記載の液晶表示装置。
【請求項８】
前記階調変換手段は、前記互いに異なる階調変換処理において、前記入力フレーム画像データのそれぞれに対して互いに異なる値を加算または減算することを特徴とする請求項１から６のいずれか一項に記載の液晶表示装置。
【請求項９】
前記階調変換手段は、
前記入力フレーム画像データの階調値に対して互いに異なる駆動階調値を対応付けた複数の階調変換データテーブルを有し、
前記互いに異なる階調変換処理において互いに異なる前記階調変換データテーブルを用いることを特徴とする請求項１から６のいずれか一項に記載の液晶表示装置。
【請求項１０】
前記複数の入力フレーム画像データを含む入力映像データのフレームレートを測定する測定手段をさらに有し、
前記制御手段は、測定された前記フレームレートが所定値より低い場合に前記光強度制御を行うことを特徴とする請求項１から９のいずれか一項に記載の液晶表示装置。
【請求項１１】
前記駆動手段は、同一フレームにおいて前記液晶素子の一部の画素ごとに順次駆動する場合は、前記照明光または前記表示光の強度の変更周期よりも短い期間で前記同一フレームにおける前記液晶素子の全画素の駆動を行うことを特徴とする請求項１から１０のいずれか一項に記載の液晶表示装置
【請求項１２】
前記階調変換手段は、前記複数の入力フレーム画像データとして入力される複数の左眼用フレーム画像データと複数の右眼用フレーム画像データのそれぞれに対して、前記フレームごとに前記互いに異なる階調変換処理を行うことを特徴とする請求項１から１１のいずれか一項に記載の液晶表示装置
【請求項１３】
光源からの照明光を液晶素子に入射させて画像を表示する液晶表示方法であって、
連続して入力される複数の入力フレーム画像データのそれぞれに対して互いに異なる階調変換処理を行ってフレームごとの階調データを生成するステップと、
前記階調データに応じて前記液晶素子の複数の画素のそれぞれに対する第１の電圧と該第１の電圧より低い第２の電圧の印加時間を制御して前記液晶素子を駆動するステップと、
前記フレームごとに、前記階調データの生成において行われた前記階調変換処理に応じて前記照明光の強度または前記液晶素子からの表示光の強度を変更する光強度制御を行うステップとを有することを特徴とする液晶表示方法。
【請求項１４】
光源からの照明光を液晶素子に入射させて画像を表示する液晶表示装置のコンピュータに、
連続して入力される複数の入力フレーム画像データのそれぞれに対して互いに異なる階調変換処理を行ってフレームごとの階調データを生成するステップと、
前記階調データに応じて前記液晶素子の複数の画素のそれぞれに対する第１の電圧と該第１の電圧より低い第２の電圧の印加時間を制御して前記液晶素子を駆動するステップと、
前記フレームごとに、前記階調データの生成において行われた前記階調変換処理に応じて前記照明光の強度または前記液晶素子からの表示光の強度を変更する光強度制御を行うステップとを含む液晶表示処理を実行させることを特徴とする液晶表示プログラム。
【請求項１５】
前記液晶表示処理は、前記互いに異なる階調変換処理によって生じる前記フレームごとの表示画像の輝度変化を低減するように前記光強度制御を行うことを特徴とする請求項１４に記載の液晶表示プログラム。
【請求項１６】
前記液晶表示処理は、前記光強度制御により前記光源の発光輝度を変更することを特徴とする請求項１４または１５に記載の液晶表示プログラム。
【請求項１７】
前記液晶表示装置は、前記液晶素子の画素ごと又は複数の画素を含む画素領域ごとに前記表示光の強度を変更可能な光強度変更手段を有し、
前記液晶表示処理は、前記光強度制御により前記光強度変更手段を制御することを特徴とする請求項１４または１５に記載の液晶表示プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル駆動方式で駆動される液晶素子を用いた画像表示装置に関する。
【背景技術】
【０００２】
液晶素子には、ＴＮ（Twisted Nematic）素子等の透過型液晶素子や、ＶＡＮ（Vertical Alignment Nematic）素子等の反射型液晶素子がある。これらの液晶素子の駆動方式には、階調に応じて液晶層に印加する電圧を変化させることで明るさを制御するアナログ駆動方式と、液晶層に印加する電圧を２値化して電圧印加時間を変化させることで明るさを制御するデジタル駆動方式とがある。デジタル駆動方式には、１フレーム期間を時間軸上で複数のサブフィールド期間に分割し、サブフィールドごとに画素に対する所定電圧の印加（オン）と非印加（オフ）を制御することで該画素に階調を表示させるサブフィールド駆動方式がある。サブフィールド駆動方式を、サブフレーム駆動方式ともいう。
【０００３】
ここで、一般的なサブフィールド駆動方式について説明する。図３０には、１フレーム期間を複数のサブフィールド期間（ビット長）に分割する例を示している。各サブフィールド上に記載された数値は、そのサブフィールドの１フレーム期間内での時間重みを示す。ここでは例として、６４階調を表現する場合を示している。また、ここでの説明では、時間重み１＋２＋４＋８＋１６の期間をＡサブフィールド期間といい、時間重み３２のサブフィールド期間をＢサブフィールド期間という。さらに、上述した所定電圧をオンするサブフィールド期間をオン期間といい、所定電圧をオフするサブフィールド期間をオフ期間という。
【０００４】
図３１には、図３０に示したサブフィールド分割例に対応する全階調データを示す。縦軸は階調を、横軸は１フレーム期間を示す。また、図中の白いサブフィールド期間は画素が白表示状態となるオン期間を示し、黒いサブフィールド期間は画素が黒表示状態となるオフ期間を示す。この階調データによれば、液晶素子にて互いに隣接する２画素（以下、隣接画素という）に互いに隣接する２階調（以下、隣接階調という）、例えば３２階調と３３階調を表示させる場合は、Ａサブフィールド期間を３２階調ではオン期間、３３階調ではオフ期間とする。また、Ｂサブフィールド期間を３２階調ではオフ期間、３３階調ではオン期間とする。
【０００５】
このように隣接画素にてオン期間とオフ期間が時間的に重なる、つまりは同じ期間で隣接画素の一方では所定電圧が印加され、他方では印加されていない状態が発生すると、いわゆるディスクリネーションが発生してオン期間側の画素の明るさが低下する。
【０００６】
特許文献１には、ディスクリネーションによる画素の明るさの低下を視認され難くするために、液晶素子の全画素にフレームごとに周期的に変化する補正値を加算することで、ディスクリネーションが発生する位置を周期的に変化させる方法が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１３−０５０６８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１にて開示された方法をフレームレートが遅い画像の表示時に適用すると、補正値を変更する周期も遅くなることで、周期的な明るさの変化、いわゆるフリッカが目立つようになる。
【０００９】
本発明は、フリッカが目立たないようにディスクリネーションによる画素の明るさの低下を抑えることができるようにした画像処理装置等を提供する。
【課題を解決するための手段】
【００１０】
本発明の一側面としての液晶表示装置は、光源からの照明光を液晶素子に入射させて画像を表示する。該液晶表示装置は、連続して入力される複数の入力フレーム画像データのそれぞれに対して互いに異なる階調変換処理を行ってフレームごとの階調データを生成する階調変換手段と、階調データに応じて液晶素子の複数の画素のそれぞれに対する第１の電圧と該第１の電圧より低い第２の電圧の印加時間を制御して液晶素子を駆動する駆動手段と、フレームごとに、階調データの生成において行われた階調変換処理に応じて照明光の強度または液晶素子からの表示光の強度を変更する光強度制御を行う制御手段とを有することを特徴とする。
【００１１】
また、本発明の他の一側面としての画像表示方法は、光源からの照明光を液晶素子に入射させて画像を表示する際に行われる。該液晶表示方法は、連続して入力される複数の入力フレーム画像データのそれぞれに対して互いに異なる階調変換処理を行ってフレームごとの階調データを生成するステップと、階調データに応じて液晶素子の複数の画素のそれぞれに対する第１の電圧と該第１の電圧より低い第２の電圧の印加時間を制御して液晶素子を駆動するステップと、フレームごとに、階調データの生成において行われた階調変換処理に応じて照明光の強度または液晶素子からの表示光の強度を変更する光強度制御を行うステップとを有することを特徴とする。
【００１２】
なお、上記画像表示方法を、コンピュータに実行させるコンピュータプログラムとしての液晶表示プログラムも、本発明の他の一側面を構成する。
【発明の効果】
【００１３】
本発明によれば、フリッカが目立たないようにディスクリネーションによる画素の明るさの低下を抑えることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施例１である液晶プロジェクタ１００の構成を示す図。
【図２】実施例１の液晶プロジェクタに用いられる液晶素子１５１の断面図。
【図３】実施例１における１フレーム期間内の複数のサブフィールド期間を示す図。
【図４】実施例１におけるＡサブフィールド期間の階調データを示す図。
【図５】実施例１における全階調データを示す図。
【図６】実施例１における画素ラインを示す図。
【図７】実施例１における全白表示から白黒表示に切り替えたときの液晶の応答特性を示す図。
【図８】実施例１における全白表示から白黒表示に切り替えたときの明るさの応答特性を示す図。
【図９】実施例１における全黒表示から白黒表示に切り替えたときの液晶の応答特性を示す図。
【図１０】実施例１の全面黒から白黒表示に切り替えたときの明るさの応答特性を表す図。
【図１１】実施例１における画像処理部の内部構成を示す図。
【図１２】実施例１における階調変換部の内部構成を示す図。
【図１３】実施例１における階調変換部が行うゲイン処理を示す図。
【図１４Ａ】実施例１における液晶素子の階調の更新タイミングと光源の明るさの変更タイミングを示す図。
【図１４Ｂ】実施例１における液晶素子の階調の更新タイミングと光源の明るさの変更タイミングを示す別の図。
【図１４Ｃ】実施例１における液晶素子の階調の更新タイミングと光源の明るさの一定維持を示す図。
【図１５】実施例１における処理シーケンスを示すフローチャート。
【図１６】本発明の実施例２における液晶素子の階調の更新タイミングと光源の明るさの変更タイミングを示す図。
【図１７】実施例２における処理シーケンスを示すフローチャート。
【図１８】実施例３における画像処理部の内部構成を示す図。
【図１９】実施例３における階調変換部の内部構成を示す図。
【図２０】実施例３における液晶素子の階調の更新タイミング（全画素更新方式）と光源の明るさの変更タイミングを示す図。
【図２１】実施例３における液晶素子の階調の更新タイミング（スキャン更新方式）と光源の明るさの変更タイミングを示す図。
【図２２】本発明の実施例４である液晶プロジェクタ１００の構成を示す図。
【図２３】実施例４における画像処理部の内部構成を示す図。
【図２４】実施例４における階調変換部の内部構成を示す図。
【図２５】実施例４におけるゲイン処理を示す図。
【図２６】実施例４におけるゲインと輝度変調素子の輝度変調率を示す図。
【図２７】実施例４における液晶素子と輝度変調素子の解像度が異なる例を示す図。
【図２８】実施例４における処理シーケンスを示す図。
【図２９】実施例４における他の処理シーケンスを示すフローチャート。
【図３０】従来例における１フレーム期間内の複数のサブフィールド期間を示す図。
【図３１】従来例の全階調データを示す図。
【図３２】特許文献１の全階調データを示す図。
【図３３】実施例２の別の処理シーケンスを示すフローチャート。
【図３４】実施例２における液晶素子の階調の更新タイミングと光源の明るさの変更タイミングを示す別の図。
【発明を実施するための形態】
【００１５】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１６】
図１は、本発明の実施例１である液晶表示装置としての液晶プロジェクタ１００の構成を示す。液晶プロジェクタ１００は、ＣＰＵ１１０、ＲＯＭ１１１、ＲＡＭ１１２、操作部１１３、画像入力部１３０および画像処理部１４０を有する。液晶プロジェクタ１００は、さらに液晶制御部１５０、液晶素子１５１（１５１Ｒ，１５１Ｇ，１５１Ｂ）、光源制御部１６０、光源１６１、色分離部１６２、色合成部１６３、光学系制御部１７０および投影光学系１７１を有する。
【００１７】
ＣＰＵ１１０は、液晶プロジェクタ１００の全ての動作を制御する。ＲＯＭ１１１は、ＣＵＰ１１０が制御や処理を行うためのコンピュータプログラムを格納する。ＲＡＭ１１２は、ワークメモリとして一時的にコンピュータプログラムやデータを格納する。
【００１８】
操作部１１３は、ユーザによる指示（操作）を受け付けてＣＰＵ１１０に操作信号を送信する。操作部１１３は、スイッチ、ダイヤルおよび表示部１９６に設けられたタッチパネル等を含む。操作部１１３は、リモコン装置からの赤外線信号等のリモコン信号を受信する受信部を含み、受信したリモコン信号に応じた指示信号をＣＰＵ１１０に送信する。ＣＰＵ１１０は、操作部１１３からの操作信号や通信部１９３から入力された制御信号を受信して、液晶プロジェクタ１００の各動作を制御する。
【００１９】
映像入力部１３０には、外部機器からの映像信号が入力される。外部機器は、パーソナルコンピュータ、デジタルカメラ、スマートフォン、ハードディスクレコーダ、ゲーム機等を含む。画像処理部１４０は、画像処理用マイクロプロセッサにより構成され、映像入力部１３０から受信した映像信号に対してフレーム数、画素数および画像形状等を変更する処理を行って、該処理後の映像信号を液晶制御部１５０に送信する。また、画像処理部１４０は、映像信号に対してフレーム間引き処理、フレーム補間処理、解像度変換（スケーリング）処理および歪み補正処理（キーストン補正処理）等の画像処理を行う。
【００２０】
液晶制御部（駆動手段）１５０は、液晶制御用マイクロプロセッサにより構成され、画像処理部１４０での処理後の映像信号に基づいて液晶素子１５１Ｒ，１５１Ｇ，１５１Ｂの各画素に印加する電圧を制御し、各画素の透過率または反射率を制御する。すなわち、液晶素子１５１Ｒ，１５１Ｇ，１５１Ｂを駆動する。
【００２１】
光源１６１は、レーザ、ＬＥＤ、ハロゲンランプ、キセノンランプおよび高圧水銀ランプ等の発光素子を用いて構成される。また、光源１６１として、励起光により励起されて蛍光を発する蛍光体を用いてもよい。光源制御部１６０は、光源制御用のマイクロプロセッサにより構成され、光源１６１のオン／オフやオン状態での発光輝度を制御する。発光輝度の制御は、液晶素子１５１Ｒ，１５１Ｇ，１５１Ｂに入射する光（照明光）の強度を変更する光強度制御に相当する。ＣＰＵ１１０と光源制御部１６０により制御手段が構成される。
【００２２】
色分離部１６２は、ダイクロイックミラーや偏光ビームスプリッタ等を用いて構成され、光源１６１からの照明光である白色光を、赤（Ｒ）光、色（Ｇ）光および青（Ｂ）光に分離して、それぞれの色光を液晶素子１５１Ｒ，１５１Ｇ，１５１Ｂに導く。液晶素子１５１Ｒは、画素ごとに赤光の透過率または反射率が制御されることで赤光を変調する。液晶素子１５１Ｇは、画素ごとに緑光の透過率または反射率が制御されることで緑光を変調する。さらに、液晶素子１５１Ｂは、画素ごとに青光の透過率または反射率が制御されることで青光を変調する。
【００２３】
色合成部１６３は、偏光ビームスプリッタや色合成プリズム等を用いて構成され、液晶素子１５１Ｒ，１５１Ｇ，１５１Ｂにより変調された赤光、緑光および青光を合成して投影光学系１７１に導く。投影光学系１７１は、色合成部１６３からの合成光（表示光）をスクリーン等の被投射面に投影する。これにより、カラー画像が表示される。光学系制御部１７０は、光学系制御用のマイクロプロセッサにより構成され、投影光学系１７１のフォーカスやズーム等を制御する。
【００２４】
なお、画像処理部１４０、液晶制御部１５０、光源制御部１６０および光学系制御部１７０はそれぞれ専用のマイクロプロセッサである必要はない。例えば、ＲＯＭ１１１に記憶されたコンピュータプログラムに従って動作するＣＰＵ１１０が画像処理部１４０、光源制御部１６０および光学系制御部１７０として機能してもよい。
【００２５】
通信部１９３は、無線または優先ＬＡＮ、ＵＳＢ、Bluetooth（登録商標）等の通信手段により上述した外部機器やリモコン装置からの映像データや制御信号等を受信する。画像入力部１３０が、ＨＤＭＩ（登録商標）端子を含む場合は、その端子を介してＣＥＣ通信を行ってもよい。
【００２６】
図２は、液晶素子１５１（１５１Ｒ，１５１Ｇ，１５１Ｂ）の断面構造を示している。この図には、反射型液晶素子の構造を示している。１０１はＡＲコート膜、１０２はガラス基板、１０３は共通電極、１０４は配向膜、１０５は液晶層である。また、１０６は配向膜、１０７は画素電極、１０８はＳｉ基板である。液晶素子１５１は、透過型であってもよい
図１に示した液晶制御部１５０は、上述したサブフィールド駆動方式で各画素を駆動する。すなわち、１フレーム期間を時間軸上で複数のサブフィールド（サブフレーム）期間に分割し、階調データに応じてサブフィールド期間ごとに画素に対する所定電圧のオン（印加）とオフ（非印加）を制御することで該画素に階調を形成（表示）させる。１フレーム期間は、液晶素子に１フレーム画像データが表示される期間である。本実施例では液晶素子を１２０Ｈｚで駆動するものとして、１フレーム期間を８．３３ｍｓとする。所定電圧のオンとオフは、第１の電圧（所定電圧）の印加と該第１の電圧より低い第２の電圧の印加と言い換えることもできる。
【００２７】
以下、液晶制御部１５０におけるサブフィールド期間の設定と階調データについて説明する。液晶制御部１５０をコンピュータにより構成し、コンピュータプログラムとしての液晶駆動プログラムに従って以下のサブフィールド期間の設定とサブフィールド期間ごとの所定電圧のオン／オフを制御するようにしてもよい。
【００２８】
図３には、本実施例における１フレーム期間の複数のサブフィールド期間（ビット長）への分割を示している。各サブフィールド上に記載された数値は、そのサブフィールドの１フレーム期間内での時間重みを示す。本実施例では、９６階調を表現する。また、ここでの説明では、時間重み１＋２＋４＋８の期間をＡサブフィールド期間（第１の期間）といい、Ａサブフィールド期間にてバイナリ表現された階調を示すビットを下位ビットという。また、時間重み８の１０個のサブフィールド期間をまとめてＢサブフィールド期間（第２期間）といい、Ｂサブフィールド期間にてバイナリ表現された階調を示すビットを上位ビットという。時間重み１は０．０８７ｍｓに相当し、時間重み８は０．６９ｍｓに相当する。
【００２９】
さらに、上述した所定電圧をオン（第１の電圧を印加）するサブフィールド期間をオン期間といい、所定電圧をオフする（第２の電圧を印加する）サブフィールド期間をオフ期間という。
【００３０】
図４には、図３に示したＡサブフィールド期間の階調データを示す。縦軸は階調を、横軸は１フレーム期間を示す。Ａサブフィールド期間では、１６階調を表現する。図中の白いサブフィールド期間は画素が白表示状態となるように上述した所定電圧が印加されたオン期間を示し、黒いサブフィールド期間は画素が黒表示状態となるように所定電圧がオフされたオフ期間を示す。
【００３１】
図５には、本実施例におけるＡおよびＢサブフィールド期間（下位および上位ビット）の階調データを示している。この階調データは、全階調として９６階調を表現するための階調データである。この階調データにおいて、１フレーム期間の時間中心にはＡサブフィールド期間（下位ビット）が配置され、その前後にＢサブフィールド期間（上位ビット）が１ＳＦ〜５ＳＦと６ＳＦ〜１０ＳＦとに分割されて配置されている。つまり、Ｂサブフィールド期間が２つに分割され、それぞれのＢサブフィールド期間に２つ以上のサブフィールド期間が含まれる。
【００３２】
この階調データによれば、液晶素子における互いに隣接する２画素である隣接画素に互いに隣接する２階調である隣接階調、例えば４８階調と４９階調を表示させる場合には、Ａサブフィールド期間を４８階調ではオン期間、４９階調ではオフ期間とする。また、４８階調では、Ｂサブフィールド期間のうち１ＳＦ，４ＳＦ，５ＳＦ，６ＳＦ，７ＳＦ，１０ＳＦをオフ期間とし、２ＳＦ，３ＳＦ，８ＳＦ，９ＳＦをオン期間とする。一方、４９階調では、Ｂサブフィールド期間のうち１ＳＦ，５ＳＦ，６ＳＦ，１０ＳＦをオフ期間とし、２ＳＦ，３ＳＦ，４ＳＦ，７ＳＦ，８ＳＦ，９ＳＦをオン期間とする。そして、このような隣接階調を隣接画素に表示される際には、隣接画素においてオン期間とオフ期間とが重なるオン／オフ隣接期間が生ずる。具体的には、隣接画素に４８階調と４９階調を表示させる場合には、Ｂサブフィールド期間のうち４ＳＦと７ＳＦとがオン／オフ隣接期間となる。
【００３３】
ここで、本実施例の階調データを図３２に示した従来（特許文献１）の階調データと比較する。図３２の階調データではＡサブフィールド期間の後にＢサブフィールド期間が１まとまりで継続しているが、図５に示す本実施例の階調データではＡサブフィールド期間の前後にＢサブフィールド期間が分割して配置されている。例えば４８階調と４９階調に注目すると、図３２ではＢサブフィールド期間のうち５ＳＦと６ＳＦがオン／オフ隣接期間になっており、時間重みとして１６のオン／オフ隣接期間が継続している。このことは、他の隣接階調である１６階調と１７階調、３２階調と３３階調、６４階調と６５階調、８０階調と８１階調等についても同じである。これに対して、図５に示す本実施例では、上記のいずれの隣接階調においても、Ｂサブフィールド期間においてオン／オフ隣接期間が継続するのは時間重みとてして８の１サブフィールド期間（＝０．６９ｍｓ）となっている。そして、この１サブフィールド期間であるオン／オフ隣接期間がＡサブレーム期間を挟んで互いに離れて複数（２つ）存在する。
【００３４】
次に、本実施例のようにオン／オフ隣接期間が分散配置されることにより得られる効果について説明する。
【００３５】
まず、図６に示すようにマトリックス状に配置された画素が、全白表示状態から１画素ラインごとに白と黒が交互に表示される白黒表示状態に切り替わるときと、全黒表示状態から白黒表示状態に切り替わるときの液晶の応答特性について説明する。図６に示す４×４個の画素は、８μｍの画素ピッチでマトリクス状に配置されている。全白表示状態では図６中のＡ画素ラインの画素およびＢ画素ラインの画素のいずれもが白を表示する。白黒表示状態では、Ａ画素ラインの画素が白表示状態から黒表示状態に切り替わり、Ｂ画素ラインの画素が白表示状態のまま維持される。
【００３６】
図７には、液晶の応答特性を示している。横軸は画素の位置を、縦軸は各画素における明るさ（ただし、白を１としたときの比率）を示している。横軸の０〜８μｍは図６に示したＡ画素ラインの画素を、８μｍ〜１６μｍはＢ画素ラインの画素を示している。複数の曲線は、全白表示状態から白黒表示状態への切り替え時点を０ｍｓとしたときの経過時間（０．３ｍｓ，０．６ｍｓ，１．０ｍｓ，１．３ｍｓ）ごとの明るさを示す。
【００３７】
上述したようにＡ画素ラインの画素が白表示状態から黒表示状態に切り替わるが、液晶におけるプレチルト角度の向きの関係からＡ画素ラインの画素はディスクリネーションの影響を受けずに比較的均一に明るさが変化していく（暗くなっていく）。一方、Ｂ画素ラインの画素では、全白表示状態ではディスクリネーションは発生していない。しかし、白黒表示状態になった後からディスクリネーションの影響を受けて時間の経過とともに徐々に明るさ曲線がいびつな形になり、特に１２μｍ〜１６μｍ付近で暗くなる（暗線が現れる）。
【００３８】
一般に、入力階調に対する液晶素子の駆動階調を決めるガンマ曲線（ガンマ特性）はディスクリネーションが発生しない液晶素子全面に同じ階調を表示させながらその階調を変化させた場合の応答特性を前提として作成される。このため、そのようなガンマ曲線を用いて液晶素子を駆動すると、白黒表示状態にてディスクリネーションが発生し、そのガンマ曲線に応じた本来の明るさよりも低い明るさしか得ることができない。
【００３９】
図８には、液晶素子を全白表示状態から白黒表示状態に切り替えたときのディスクリネーションの有無による明るさの変化を示している。横軸は切り替え時点からの経過時間を、縦軸はＡおよびＢ画素ラインの画素のトータルな明るさの積分値（以下、単に明るさという）の変化を示す。明るさは、全白表示状態を１としたときの比率で示している。ディスクリネーションが発生する（「ディスクリネーション有り」の）場合には、Ａ画素ラインの画素の明るさは図７の１〜６μｍ付近に示す応答特性に近い特性で変化し、Ｂ画素ラインの画素の明るさは全域１００％の明るさで白が表示された状態となる。そして、この後の時間経過に伴い、ディスクリネーションが発生した場合の明るさの低下量はディスクリネーションが発生しない（「ディスクリネーション無し」の）場合の明るさの低下量に比べて大きくなっていく。
【００４０】
一方、全黒表示状態から白黒表示に切り替えるときには、図６に示したＡ画素ラインの画素よびＢ画素ラインの画素がともに黒表示状態から、Ａ画素ラインの画素を黒表示状態としたままＢ画素ラインの画素を白表示状態とする。図９には、このときの液晶の応答特性を示している。横軸は画素の位置を、縦軸は各画素における明るさ（ただし、白を１としたときの比率）を示している。横軸の０〜８μｍは図６に示したＡ画素ラインの画素を、８μｍ〜１６μｍはＢ画素ラインの画素を示している。複数の曲線は、全黒表示状態から白黒表示状態への切り替え時点を０ｍｓとしたときの経過時間（０．３ｍｓ，０．６ｍｓ，１．０ｍｓ，１．３ｍｓ）ごとの明るさを示す。
【００４１】
上述したようにＢ画素ラインの画素が黒表示状態から白表示状態に切り替わるが、Ｂ画素ラインの画素では、白表示状態になった後からディスクリネーションの影響を受けて時間の経過とともに徐々に明るさ曲線がいびつな形になる。そして、特に１２μｍ〜１６μｍ付近で暗くなる（暗線が現れる）。また、時間経過に伴って明るさ曲線のいびつな形が顕著になっていく。
【００４２】
先にも説明したように、一般に入力階調に対する液晶素子の駆動階調を決めるガンマ曲線（ガンマ特性）はディスクリネーションが発生しない液晶素子全面に同じ階調を表示させながらその階調を変化させた場合の応答特性を前提として作成される。このため、そのようなガンマ曲線を用いて液晶素子を駆動すると、白黒表示状態にてディスクリネーションが発生し、そのガンマ曲線に応じた本来の明るさよりも低い明るさしか得ることができない。
【００４３】
図１０には、液晶素子を全黒表示状態から白黒表示状態に切り替えたときのディスクリネーションの有無による明るさの変化を示している。横軸は切り替え時点からの経過時間を、縦軸はＡおよびＢ画素ラインの画素のトータルな明るさの積分値（以下、単に明るさいい、全白表示状態を１としたときの比率で示す）を示す。ディスクリネーションが発生しない（「ディスクリネーション無し」の）場合の明るさとしては、Ａ画素ラインの画素は常に黒表示状態であり、Ｂ画素ラインの画素が黒表示状態から白表示状態に切り替わっていくときの明るさの変化を示している。一方、ディスクリネーションが発生する（「ディスクリネーション有り」の）場合は、図９に示したＡ画素ラインの画素とＢ画素ラインの画素の明るさの和の積分値の変化を示している。
【００４４】
図１０において、ディスクリネーションが発生する場合は、ディスクリネーションが発生しない場合に比べて、時間経過に伴う明るさの増加量が少ない。すなわち、全黒表示状態から白黒表示状態に切り替わった後にディスクリネーションが発生する時間が長いほど、ディスクリネーションが発生しない場合に対してより暗くなる。
【００４５】
次に、図３２に示した従来の階調データによってＡ画素ラインの画素に４８階調を表示させ、Ｂ画素ラインの画素に４９階調を表示させる場合について説明する。この階調データを用いる場合にディスクリネーションが発生する期間は、Ａ画素ラインの画素が黒表示状態でＢ画素ラインの画素が白表示状態というディスクリネーション発生表示状態となるＢサブフィールド期間における５ＳＦと６ＳＦである。５ＳＦの前の４ＳＦはＡ画素ラインの画素およびＢ画素ライン画素のいずれも白表示状態であり、ディスクリネーションは発生しない期間である。
【００４６】
５ＳＦから６ＳＦまでの液晶の応答特性は図８における「ディスクリネーション有り」に相当する特性となる。４ＳＦでは全白表示状態であるため明るさは１００％出力されており、５ＳＦの開始時から６ＳＦの終了時までの１．３９ｍｓの間にディスクリネーションが発生するため、５ＳＦの開始時が図８における０ｍｓに相当し、６ＳＦの終了時が１．３９ｍｓに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の０．５に対して０．２７まで低下する。前述したように全面同一階調を前提として作成されるガンマ特性を基準とすると、ディスクリネーションが発生する５ＳＦから６ＳＦまでに比率において５４％（＝０．２７／０．５）と暗くなる。
【００４７】
一方、本実施例において、図５に示した階調データによってＡ画素ラインの画素（第２の画素）に４８階調を表示させ、Ｂ画素ラインの画素（第１の画素）に４９階調を表示させる場合について説明する。この階調データを用いる場合にディスクリネーションが発生する期間は、Ａ画素ラインの画素とＢ画素ラインの画素が上記ディスクリネーション発生表示状態となるＢサブフィールド期間における４ＳＦと７ＳＦである。４ＳＦの前の３ＳＦはＡ画素ラインの画素およびＢ画素ラインの画素がともに白表示状態であり、ディスクリネーションは発生しない期間である。
【００４８】
４ＳＦでの液晶の応答特性は、図８における「ディスクリネーション有り」に相当する特性となる。３ＳＦでは全白表示状態であるため明るさは１００％出力されており、４ＳＦの０．６９ｍｓの間にディスクリネーションが発生するため、４ＳＦの開始時が図８の０ｍｓに相当し、４ＳＦの終了時が０．６９ｍｓに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の０．７に対して０．６５までしか低下しない。
【００４９】
また、もう１つのディスクリネーションが発生するサブフィールド期間である７ＳＦでの液晶の応答特性は、図１０における「ディスクリネーション有り」に相当する特性となる。６ＳＦでは全黒表示状態であるため明るさは０％であり、７ＳＦの０．６９ｍｓの間にディスクリネーションが発生するため、７ＳＦの開始時が図１０の０ｍｓに相当し、７ＳＦの終了時が０．６９ｍｓに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の０．２５に対して０．１８までしか低下しない。
【００５０】
そして、４ＳＦと７ＳＦでディスクリネーションが発生しない場合の明るさの和は０．９５（＝０．７０＋０．２５）となるのに対して、ディスクリネーションが発生する場合の明るさの和は０．８３（＝０．６５＋０．１８）となる。全面同一階調を前提として作成されるガンマ特性を基準とすると、ディスクリネーション発生表示状態では比率で８７％（＝０．８３／０．９５）までしか暗くならない。すなわち、本実施例によれば、明るさの低下を抑制することができる。
【００５１】
次に、他の隣接階調を表示する場合について説明する。まず図３２に示した従来の階調データによって図６に示したＡ画素ラインの画素に１６階調を表示させ、Ｂ画素ラインの画素に１７階調を表示させる場合について説明する。この階調データを用いる場合にディスクリネーションが発生する期間は、Ａ画素ラインの画素が黒表示状態でＢ画素ラインの画素が白表示状態というディスクリネーション発生表示状態となるＢサブフィールド期間における１ＳＦと２ＳＦである。
【００５２】
１ＳＦから２ＳＦまでの液晶の応答特性は、図１０における「ディスクリネーション有り」に相当する特性となる。１ＳＦの開始時から２ＳＦの終了時までの１．３９ｍｓの間にディスクリネーションが発生する。このため、１ＳＦの開始時が図１０における０ｍｓに相当し、２ＳＦの終了時が１．３９ｍｓに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の０．５に対して０．２７まで低下する。実施例１で述べたように全面同一階調を前提として作成されるガンマ特性を基準とすると、ディスクリネーションが発生する１ＳＦから２ＳＦまでに比率で５４％（＝０．２７／０．５）と暗くなる。
【００５３】
一方、本実施例において、図５に示した階調データによってＡ画素ラインの画素（第２の画素）に１６階調を表示させ、Ｂ画素ラインの画素（第１の画素）に１７階調を表示させる場合について説明する。この階調データを用いる場合にディスクリネーションが発生する期間は、Ａ画素ラインの画素とＢ画素ラインの画素が上記ディスクリネーション発生表示状態となるＢサブフィールド期間における３ＳＦと８ＳＦである。３ＳＦの前の２ＳＦではＡ画素ラインの画素およびＢ画素ラインの画素のいずれも黒表示状態であり、ディスクリネーションは発生しない期間である。３ＳＦでの液晶の応答特性は、図１０における「ディスクリネーション有り」に相当する特性となる。２ＳＦでは全黒表示状態であるため明るさは０％であり、３ＳＦの０．６９ｍｓの間にディスクリネーションが発生するため、３ＳＦの開始時が図１０の０ｍｓに相当し、３ＳＦの終了時が０．６９ｍｓに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の０．２５に対して０．１８までしか低下しない。
【００５４】
また、もう１つのディスクリネーションが発生するサブフィールド期間である８ＳＦでの液晶の応答特性も図１０における「ディスクリネーション有り」に相当する特性となる。７ＳＦでは全黒表示状態であるため明るさは０％であり、８ＳＦの０．６９ｍｓの間にディスクリネーションが発生するため、８ＳＦの開始時が図１０の０ｍｓに相当し、８ＳＦの終了時が０．６９ｍｓに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の０．２５に対して０．１８までしか低下しない。
【００５５】
そして、３ＳＦと８ＳＦでディスクリネーションが発生しない場合の明るさの和は０．５０（＝０．２５＋０．２５）となるのに対して、ディスクリネーションが発生する場合の明るさの和は０．３６（＝０．１８＋０．１８）となる。全面同一階調を前提として作成されるガンマ特性を基準とすると、ディスクリネーション発生表示状態では比率で７２％（＝０．３６／０．５０）までしか暗くならない。すなわち、本実施例によれば、明るさの低下を抑制することができる。
【００５６】
このように、本実施例では、隣接階調を表示する際にディスクリネーション発生表示状態となるオン／オフ隣接期間を１フレーム期間内で複数互いに離して（分散させて）設けることで１つの連続したオン／オフ隣接期間を短くしている。すなわち、ディスクリネーションによる明るさ低下が大きくなる前に隣接画素でのディスクリネーション発生表示状態を他の表示状態に移行させる。これにより、ディスクリネーションを原因とした明るさ低下を抑制して暗線が目立たないようにすることができ、良好な画質の画像を表示することができる。
【００５７】
以上説明した液晶素子の駆動方法によってディスクリネーションの発生を抑制することが可能である。しかし、よりディスクリネーションによる暗線を目立たなくするために、本実施例では以下のような駆動方法も併せ用いる。
【００５８】
図１１を用いて画像処理部１４０および液晶制御部１５０の内部構成について説明する。画像処理部１４０は、前処理部１４１、メモリ制御部１４２、画像メモリ１４３、階調変換部１４５、後処理部１４６および出力同期信号生成部１４９で構成される。画像処理部１４０を構成する各部は、レジスタバス１９９を介してＣＰＵ１１０と接続されている。
【００５９】
前処理部１４１は、画像入力部１３０から入力された映像信号を、液晶素子１５１に適した色空間や解像度を有する映像データに変換する。具体的には、前処理部１４１は、映像信号に対して色空間変換、拡大縮小処理を含む表示レイアウトの変換処理を行う。
【００６０】
メモリ制御部１４２は、ＩＰ変換処理やフレームレート変換処理等の時間軸上の変換処理や、投影画像の形状補正のために使用される画像メモリ１４３のメモリアドレスの発行および画像の書き込みと読み出し制御を行う。メモリ制御部１４２のフレームレート変換処理には、同じフレーム画像データを画像メモリ１４３から２度読み出すことにより実現されるフレームレートの倍速化処理も含まれる。いずれのケースにおいても、画像メモリ１４３に対して、入力同期信号に同期して画像データの書き込み制御を行い、出力同期信号に同期して画像データの読み出し制御を行う。
【００６１】
階調変換部１４５は、入力される映像データ（入力映像データ）に対して、フレーム（入力フレーム画像データ）ごとに互いに異なる階調変換処理を行う。図１２（ａ）に階調変換部１４５の構成を示す。階調変換部１４５は、ゲイン係数設定部２００およびゲイン処理部２０１を有する。
【００６２】
ゲイン係数設定部２００は、入力される出力同期信号に同期して、フレームごとに異なるゲイン係数を設定し、ゲイン処理部２０１に通知する。本実施例では、あるフレームに対するゲイン係数を１００％とし、その次のフレームに対するゲイン係数を９５％とする。ゲイン処理部２０１は、映像信号に対して、ゲイン係数設定部２００が設定したゲイン係数を乗算する（ゲインを適用する）ゲイン処理を行う。
【００６３】
上記のように階調変換部１４５がフレームごとに異なるゲイン処理を行うことにより、ディスクリネーションによる画素の明るさの低下を視認され難くすることができる。この原理について図１３を用いて説明する。
【００６４】
図１３（ａ）は、ゲイン係数が１００％であるときの入力フレーム画像データの階調値である入力階調値と液晶素子１５１の駆動階調値に相当する出力階調値との関係（入出力階調特性）と観察者により視認される表示画像としての投影画像を示している。本実施例における液晶素子１５１は、水平方向に９６画素を有するものとする。また、右方向に単純に１階調ずつ増加するグラデーション画像を表示した際には、図１３（ａ）に示すように、ディスクリネーションによる暗線が５箇所に現れるものとして説明する。
【００６５】
ここで、入力階調値６４と６５が隣接する位置に発生しているディスクリネーションに着目する。上記と同様のグラデーション画像に対して、ゲイン係数９５％のゲインを適用した場合のディスクリネーションの位置の変化を図１３（ｂ）を用いて説明する。ゲイン係数９５％のゲイン処理により、階調値６４と６５の隣接関係は位置６７と６８の画素へと移動する。このため、ディスクリネーションによる暗線は階調値６４を表示している位置６７の画素で発生する。
【００６６】
階調変換部１４５はゲイン係数１００％と９５％をフレームごとに交互に切り替えるため、投影画像としても図１３（ａ）に示した画像と図１３（ｂ）に示した画像とがフレームごとに交互に切り替わる。この切り替わり周期が一定以上であると、観察者には２フレームの画像が積分されて視認されるため、ディスクリネーションによる暗線も図１３（ｃ）のように約１／２の濃さとなって視認される。これが、階調変換部１４５の動作がディスクリネーションによる暗線を視認され難くする原理である。この原理は他の位置にて発生しているディスクリネーションについても同様である。
【００６７】
後処理部１４６は、液晶素子１５１と投影光学系１７１に起因する表示むら（色むらや輝度むら）、ディスクリネーション等を補正する補正処理を行う。さらに、後処理部１４６は、液晶素子１５１の階調性に合わせたガンマ変換等の画像処理を行う。
【００６８】
出力同期信号生成部１４９は、入力されている不図示のドットクロックのベースとなる基準クロックをカウントして出力同期信号を生成する。この出力同期信号は、メモリ制御部１４２による画像メモリ１４３の読み出しから後処理部１４６、さらには液晶制御部１５０によって駆動される液晶素子１５１の更新タイミングを同期化するための基準信号として用いられる。
【００６９】
次に、本実施例における液晶素子１５１の各画素に対する所定電圧のオン／オフ（以下、単に電圧オン／オフという）の更新タイミングについて説明する。本実施例では、液晶素子１５１の全ての画素行（つまりは全画素）に対する電圧オン／オフは全て同じタイミングで更新される。このため、液晶素子１５１は、液晶制御部１５０から全画素の電圧オン／オフのデータを同時に受信できるだけの幅を持ったデータＩＦバスを有する。ただし、データＩＦバスを減らすために、液晶素子１５１が電圧オン／オフのデータを一時的に保持するための保持部を備えていてもよい。すなわち、液晶素子１５１は、液晶制御部１５０から画素ごと又は画素行ごとの電圧オン／オフのデータを順に受信して、一旦、保持部に格納する。そして、液晶素子１５１は、全ての画素の電圧オン／オフのデータを受信した後に全画素に対して同時に電圧オン／オフを行う。これにより、全画素に対する電圧オン／オフを同時に更新することができる。
【００７０】
液晶素子１５１の全画素の電圧オン／オフを同時に更新する場合の更新タイミングを図１４Ａに示す。ここでは、前述した階調変換部１４５によるゲイン処理によって、フレームごとにゲイン係数（以下、単にゲインと記す）が１００％と９５％に交互に切り替わる場合を示している。
【００７１】
まず、時間ｔ１−１にて、出力同期信号に同期して、フレーム１（ゲイン１００％）の駆動期間が開始される。液晶制御部１５０は、フレーム１の階調データが示す出力階調値に応じて、図５を用いて説明した１ＳＦから順に電圧オン／オフのデータを液晶素子１５１に送信する。液晶素子１５１は、受信したデータに基づいて、１ＳＦでの各画素に対して電圧オン／オフを行う。この後、同様に２ＳＦ，３ＳＦ，・・・とサブフィールドごとに全画素の電圧オン／オフを順次行う。こうして時間ｔ１−２にて１０ＳＦまでの電圧オン／オフが終了すると、次のフレーム２の駆動期間の開始までブランキング期間として全画素の電圧オフを行う。
【００７２】
フレーム２（ゲイン９５％）の駆動期間でも、フレーム１と同様に、サブフィールドごとに全画素の電圧オン／オフが順次行われる。すなわち、時間ｔ１−３からフレーム２の１ＳＦでの電圧オン／オフが全画素に対して行われ、時間ｔ１−４で１０ＳＦでの電圧オン／オフが終了することで、フレーム２の駆動期間が終了する。
【００７３】
この後、フレーム３（ゲイン１００％），フレーム４（９５％），・・・の駆動期間でも同様にサブフィールドごとに全画素の電圧オン／オフが順次行われる。
【００７４】
次に、光源制御部１６０による光源１６１の発光輝度の制御について説明する。光源制御部１６０は、液晶素子１５１の駆動期間に同期して光源１６１の発光輝度（以下、光源輝度という）を以下の式が成り立つように設定する。
【００７５】
（フレーム１でのゲイン係数）×（フレーム１での光源輝度）
＝（フレーム２でのゲイン係数）×（フレーム２での光源輝度）
光源１６１の輝度は、ゲイン係数が小さいフレームの駆動期間中に１００％であることが望ましく、フレーム２の駆動期間中の光源輝度を１００％とすると、フレーム１の駆動期間中の光源輝度は以下のように設定される。
【００７６】
１００×（フレーム１の駆動期間中の光源輝度）＝９５×１００
つまり、
（フレーム１の駆動期間中の光源輝度）＝９５％
となる。
【００７７】
また、光源制御部１６０は、フレーム１での光源輝度Ｅ１とフレーム２での発光輝度Ｅ２を以下のように設定して光源１６１の発光輝度を制御してもよい。Ｘは入力階調値であり、Ｙ１はフレーム１のある画素の出力階調値である。Ｙ２はフレーム２のある画素の出力階調値であり、Ａはゲイン係数である。
【００７８】
Ｅ１＝（２−Ａ）Ｘ／Ｙ１
Ｅ２＝（２−Ａ）Ｘ／Ｙ２
このように光源１６１の発光輝度を制御することで、出力輝度を入力の（２−Ａ）倍でフレームによらず一定とすることができる。
【００７９】
以上説明した液晶素子１５１の電圧オン／オフの更新タイミングと光源１６１の発光輝度の変更タイミングは図１４Ａに示すようになる。光源制御部１６０は、階調変換部１４５によるフレームごとに異なる階調変換処理（ゲイン処理）によってフレームごとに生じる液晶素子１５１上での階調変化、つまりは投影画像の変化を低減する（打ち消す）ように光源１６１の発光輝度を変更する。これにより、フレームレートが遅い映像信号が入力された場合において、ディスクリネーションを視認され難くする階調変換処理を行うことに伴うフリッカの発生を抑えることができる。
【００８０】
ここまでは、階調変換部１４５のゲイン係数設定部２００がフレームごとに２つのゲイン係数（１００％と９５％）を切り替える例について説明してきたが、ゲイン係数の数は２つに限るものではない。例えば、４つのゲイン係数（１００％，９５％，９８％，９３％）をフレームごとに切り替えるようにしてもよい。これにより、ディスクリネーションの発生位置を４か所に移動させることができ、画素の明るさの低下をさらに視認され難くすることができる。また、ゲイン係数が上記４つに切り替わる場合には、光源制御部１６０は以下の式が成り立つように光源１６１の発光輝度（光源輝度）を制御する。
【００８１】
（フレーム１でのゲイン係数）×（フレーム１での光源輝度）
＝（フレーム２でのゲイン係数）×（フレーム２での光源輝度）
＝（フレーム３でのゲイン係数）×（フレーム３での光源輝度）
＝（フレーム４でのゲイン係数）×（フレーム４での光源輝度）
フレーム４での光源輝度を１００％とすると、フレーム１〜３での光源輝度は以下のように設定される。
【００８２】
１００×（フレーム１での光源輝度）
＝９５×（フレーム２での光源輝度）
＝９８×（フレーム３での光源輝度）
＝９３×１００
つまり、
（フレーム１での光源輝度）＝９３％
（フレーム２での光源輝度）＝９７．９％
（フレーム３での光源輝度）＝９４．９％
となる。
【００８３】
液晶素子１５１の電圧オン／オフの更新タイミングと光源１６１の発光輝度の変更タイミングは、図１４Ｂに示すようになる。
【００８４】
また、階調変換部１４５は、図１２（ｃ）に示すように、入力階調値に対して互いに異なる出力階調値（駆動階調値）を対応付けた複数の階調変換データテーブルとしてのルックアップテーブル（ＬＵＴ）を用いて階調変換処理を行ってもよい。ＬＵＴ２２０は図１３（ａ）に示した入出力階調特性に相当する階調変換データが記録されたデータテーブルであり、ＬＵＴ２２１は図１３（ｂ）に示した入出力階調特性に相当する階調変換データが記録されたデータテーブルである。セレクタ２２２は、出力同期信号に同期して、フレームごとに参照するＬＵＴをＬＵＴ２２０とＬＵＴ２２１との間で切り替える。これにより、液晶素子１５１は、フレームごとに異なる入出力階調特性に応じて駆動され、ディスクリネーションによる画素の明るさの低下を視認され難くすることができる。階調変換部１４５がこのような階調変換処理を行う場合の光源制御部１６０による光源１６１の輝度の制御は図１４Ａおよび図１４Ｂに示したように行われる。
【００８５】
ＬＵＴ２２０，２２１は全階調分の階調変換データを保持していてもよいが、これではデータ容量が大きくなるため、代表的な複数の入力階調値に対する出力階調値のみを保持し、それ以外の入力階調値に対する出力階調値は補間により算出してもよい。
【００８６】
さらに、階調変換部１４５は、図１２（ｂ）に示すようにオフセット処理を行ってもよい。この階調変換部１４５は、オフセット値設定部２１０およびオフセット処理部２１１により構成される。
【００８７】
オフセット値設定部２２０は、出力同期信号に同期して、フレームごとに異なるオフセット値を設定し、オフセット処理部２１１に通知する。例えば、あるフレームに対するオフセット値を＋３０とし、次のフレームに対するオフセット値を−３０とする。オフセット処理部２１１は、入力階調値に対して、オフセット値設定部２１０が設定したオフセット値を加算または減算するオフセット処理を階調変換処理として行う。
【００８８】
階調変換部１４５がオフセット処理を行う場合における、光源制御部１６０による光源１６１の輝度の制御は、図１４Ａおよび図１４Ｂに示したように行われる。この際、光源制御部１６０は、オフセット処理によるフレームごとの輝度の平均上昇率を算出し、以下の式が成り立つように光源１６１の発光輝度（光源輝度）を制御する。輝度の平均上昇率は、オフセット値と予め測定されている液晶素子１５１の階調−輝度特性から求めることができる。
（フレーム１での輝度の平均上昇率）×（フレーム１での光源輝度）
＝（フレーム２での輝度の平均上昇率）×（フレーム２での光源輝度）
また、ＣＰＵ１１０は、図１５のフローチャートに示すように、階調変換部１４５による階調変換処理の変更周期に応じて、図１４Ａおよび図１４Ｂに示したようにフレームごとに光源１６１の輝度を変更するか否かを選択してもよい。ＣＰＵ１１０および光源制御部１６０は、コンピュータプログラムである液晶表示プログラムに従って以下の液晶表示処理（液晶表示方法）を実行する。
【００８９】
Ｓ１０１では、測定手段としてのＣＰＵ１１０は、階調変換部１４５に入力される入力映像データのフレームレートを算出する。このフレームレートは、画像入力部１３０に入力された映像信号のフレームレートとメモリ制御部１４２によって行われるフレームレート変換処理における変換倍率から求められる。例えば、画像入力部１３０に２４Ｈｚの映像信号が入力され、メモリ制御部１４２にてフレームレートを４倍速に変換する処理が行われている場合は、階調変換部１４５に入力される入力映像データのフレームレートは、２４Ｈｚ×４倍速＝９６Ｈｚである。
【００９０】
Ｓ１０２では、ＣＰＵ１１０は、Ｓ１０１で算出したフレームレートが所定値より低いか否かを判定し、所定値より低い場合にはＳ１０３に進む。一方、算出したフレームレートが所定値以上である場合にはＳ１０４に進む。所定値は、階調変換処理１４５が行うフレームごとに異なるゲイン処理による投影画像の輝度変化が観察者に視認され易いフレームレートの上限値である、例えば１２０Ｈｚに設定される。フレームレートが１２０Ｈｚ以上である場合には、フレームごとに異なるゲイン処理による投影画像の輝度変化が観察者に視認され難いため、フレームごとの光源１６１の輝度変更を行わなくてもよい。
【００９１】
Ｓ１０３では、ＣＰＵ１１０は、光源制御部１６０に、図１４Ａを用いて説明したように階調変換部１４５の階調変換処理の変更に同期して光源１６１の発光輝度を変更させる。これにより、前述したように、ディスクリネーションを視認され難くする階調変換処理を行うことに伴うフリッカの発生を抑えることができる。
【００９２】
一方、Ｓ１０４では、ＣＰＵ１１０は、光源制御部１６０に、図１４Ｃに示すように、光源１６１の発光輝度を一定に維持するように制御させる。これにより、ディスクリネーションを視認され難くする階調変換処理を行う場合に、フリッカが視認され難いフレームレートに対しては不必要な投影画像の明るさ低下を防止することができる。
【実施例２】
【００９３】
次に、本発明の実施例２である液晶プロジェクタについて説明する。本実施例の液晶プロジェクタの構成は図１に示したものと同様である。また、本実施例における階調変換部１４５も、実施例１において図１３（ａ）〜（ｃ）を用いて説明したように、ゲイン係数をフレームごとに１００％と９５％に交互に切り替える。本実施例では、実施例１で説明した液晶素子１５１の全画素の電圧オン／オフを同時更新する全画素更新方式とは異なり、液晶素子１５１の電圧オン／オフを画素行ごとに順次更新する（一部の画素ごとに順次駆動する）スキャン更新方式を採用する。このスキャン更新方式においても、実施例１と同様の効果を得ることができる。図１６（ａ）を用いて、本実施例におけるスキャン更新方式での液晶素子１５１の電源オン／オフの更新タイミングについて説明する。
【００９４】
まず、液晶素子１５１の１画素行の画素に対する電源オン／オフの更新タイミングについて説明する。時間ｔ３−１にて、フレーム１（ゲイン１００％）の出力同期信号に同期して、液晶素子１５１の第１画素行の１ＳＦ期間が開始される。液晶制御部１５０は、フレーム１における出力階調値に応じて、図５で説明した１ＳＦから順に電圧オン／オフのデータを液晶素子１５１に送信する。液晶素子１５１は、受信したデータに基づいて、第１画素行の各画素に対して１ＳＦでの電圧オン／オフを行う。この後、同様に２ＳＦ，３ＳＦ，・・・とサブフィールドごとに第１画素行の各画素に対する電圧オン／オフを順次行う。こうして時間ｔ３−３にて１０ＳＦまでの電圧オン／オフが終了すると、次のフレーム２の駆動期間の開始までブランキング期間として第１画素行の全画素に対して電圧オフを行う。以上が液晶素子１５１の第１画素行の画素に対する電圧オン／オフの更新タイミングであり、これは実施例１で説明した全画素に対する電圧オン／オフの更新タイミングと等しい。
【００９５】
一方で、液晶素子１５１の第２〜第Ｎ画素行の画素に対する電源オン／オフの画素に対する更新タイミングは、第１画素行の画素に対する更新タイミングとは異なる。第２画素行に対する１ＳＦの開始時間は、第１画素行に対する１ＳＦの開始時間ｔ３−１より後となり、同様に第３画素行に対する１ＳＦの開始時間は第２画素行に対する１ＳＦの開始時間より後となる。このように、液晶素子１５１の各画素行の１ＳＦの期間が第１画素行から第Ｎ画素行に向かって順に開始され、時間ｔ３−２において第Ｎ画素行の１ＳＦ期間が開始される。
【００９６】
このように液晶素子１５１の画素行ごとに１ＳＦを順に開始することで、実施例１で説明したようなデータのバス幅を広げる必要がなくなり、電圧オン／オフのデータを一時的に保持する保持部も必要がなくなる。このため、液晶素子１５１の構成を簡単にすることができる。
【００９７】
また、液晶素子１５１のそれぞれの画素行において１ＳＦが開始されてから１０ＳＦが終了するまでの時間は互いに同じであり、かつ実施例１と同じである。また、フレーム２〜フレーム４における電圧オン／オフの更新タイミングもフレーム１と同じであり、出力同期信号に同期して第１画素行に対する１ＳＦの電源オン／オフの更新期間が開始され、その後第２画素行以降に対する電源オン／オフが順に更新される。
【００９８】
このように液晶素子１５１の画素行ごとに順に電源オン／オフが更新されると、同一時刻に異なるフレームの駆動期間が同時に存在することがあり得る。例えば、時間ｔ３−４〜時間ｔ３−５においては、液晶素子１５１の第１画素行等の上位の画素行はフレーム２（ゲイン９５％）の駆動期間内にあるのに対し、第Ｎ画素行等の下位の画素行はフレーム１（ゲイン１００％）の駆動期間内にある。このような場合に、図１６（ａ）に示すように実施例１と同様に光源制御部１６０がフレーム同期信号に同期して光源輝度を変更すると、１フレームの途中に液晶素子１５１に入射する照明光量が変化して投影画像の階調性が低下する。このため、本実施例では、ＣＰＵ１１０は、図１７のフローチャートに示す液晶表示処理を行う。
【００９９】
Ｓ２０１およびＳ２０２は、図１５中のＳ１０１およびＳ１０２と同じであるため、説明を省略する。Ｓ２０３において、ＣＰＵ１１０は、液晶制御部１５０に対して、同一時刻に異なるフレーム（例えばフレーム１とフレーム２）の駆動期間が存在しないように、液晶素子１５１に対する電圧印加時間を短縮するように指示する。液晶制御部１５０は、ＣＰＵ１１０からの指示に従って、各サブフィールドにおける電圧印加時間を、例えば図１６（ｂ）に示すように短縮する。図１６（ｂ）は、各サブフィールドにおける電圧印加時間を約半分の時間に短縮した例を示す。電圧印加時間をどれぐらい短縮すべきかは、予め定められているサブフィールド期間とＳ２０１にて算出された入力映像データのフレームレートとによって決めることができる。
【０１００】
次にＳ２０４では、ＣＰＵ１１０は、光源制御部１６０に、実施例１（図１４Ａ）と同様に、階調変換部１４５の階調変換処理に同期して光源１６１の発光輝度を変更させる。各フレームにおける光源１６１の発光輝度は図１６（ｂ）に示すようになる。
【０１０１】
本実施例によれば、フレームレートが遅い映像信号が入力された場合において、ディスクリネーションを視認され難くする階調変換処理を行うことに伴うフリッカの発生を抑えることができる。しかも、光源１６１の発光輝度（照明光の強度）の変更周期よりも短い期間で同一フレームにおける液晶素子１５１の全画素の駆動を行うので、同一フレームの駆動期間中に光源１６１の発光輝度が変更されることによる階調性の低下を防止することができる。
【０１０２】
Ｓ２０５では、図１５中のＳ１０４と同様に、ＣＰＵ１１０は、光源制御部１６０に、光源１６１の発光輝度を一定に維持するように制御させる。これにより、階調変換処理を行ってもフリッカが視認され難いフレームレートにおいて、不必要な投影画像の明るさ低下を防止することができる。
（他の実施例）
ここまでは同一時刻に異なるフレーム（例えばフレーム１とフレーム２）の駆動期間が存在しないように、液晶素子１５１に対する電圧印加時間を制御（短縮）する例について説明したが、以下では別の例について説明する。例えば、同一時刻に駆動期間が存在する複数のフレームのうち、いずれか１つ（全面黒表示にしないフレーム）以外のフレームが全面黒表示とされるように液晶素子１５１の駆動を制御してもよい。図３３のフローチャートは、本実施例においてＣＰＵ１１０が行う処理を示している。また、図３４には、該処理における液晶素子の階調の更新タイミングと光源の明るさの変更タイミングを示す。
【０１０３】
Ｓ５０１、Ｓ５０２およびＳ５０６は、図１５中のＳ１０１、Ｓ１０２およびＳ１０４とそれぞれ同じであるため、説明を省略する。
【０１０４】
Ｓ５０３において、ＣＰＵ１１０は、階調変換部１４５に対して、以下のように指示する。すなわち、同一時刻に駆動期間が含まれる複数のフレームのうちいずれか１つ（以下、表示フレームという：図３４ではフレーム１または３）以外のフレーム（以下、非表示フレームという：図３４ではフレーム２または４）が全面黒表示（非表示）となるように指示する。階調変換部１４５は、フレーム２とフレーム４に対して０％のゲインを適用することでフレーム２とフレーム４が全面黒表示となるように液晶素子１０１を駆動する。
【０１０５】
次にＳ５０４において、階調変換部１４５は、ディスクリネーションの発生位置を移動させるために、Ｓ５０３でゲインを０％としなかったフレーム（フレーム１とフレーム３）に対して互いに異なるゲインを適用する。例えば、フレーム１に１００％のゲインを適用し、フレーム３に９５％のゲインを適用する。
【０１０６】
次にＳ５０５において、ＣＰＵ１１０は、光源制御部１６０に、階調変換部１４５の階調変換処理に同期して光源１６１の発光輝度を変更させる。この際、全面黒表示とされたフレーム（フレーム２と４）の駆動期間は無視し、図３４に示すようにフレーム１およびフレーム３の階調変換処理と光源１６１の発光輝度の変更処理を同期させる。
【０１０７】
また、それぞれの駆動期間の光源輝度は以下の式が成り立つように設定される。
（フレーム１のゲイン：１００％）×（フレーム１の駆動期間中の光源輝度）
＝（フレーム３のゲイン：９５％）×（フレーム３の駆動期間中の光源輝度）
以上が、液晶素子１５１のスキャン更新方式による駆動例である。本例によれば、フレームレートが遅い映像信号が入力された場合において、ディスクリネーションを視認され難くする階調変換処理を行うことに伴うフリッカの発生を抑えることができる。しかも、全面黒表示とされるフレーム以外のフレームの駆動期間中に光源１６１の発光輝度が変更されないため、階調性の低下を防止することができる。
【０１０８】
また、液晶プロジェクタから投影される動画の視認性を向上させるために、連続するフレームのうちいずれかを全面黒表示とする技術（以下、黒挿入という）がある。この黒挿入が行われてフレーム２とフレーム４が全面黒表示とされる映像が階調変換部１４５に対して入力される場合には、図３３のＳ５０３の処理をスキップして、Ｓ５０４とＳ５０５の処理を実行すればよい。
【実施例３】
【０１０９】
次に、本発明の実施例３である液晶プロジェクタについて説明する。本実施例の液晶プロジェクタでは、立体視のために左眼用画像と右眼用画像とを時分割で表示する。本実施例の液晶プロジェクタの基本的な構成は実施例１に示したものと同様であるが、画像入力部１３０に立体視用の映像信号が入力される。一般に、立体視用の映像では、左眼用画像と右眼用画像の組で１つのフレームが構成される。左眼用画像と右眼用画像の組み合わせ方法（立体視用画像フォーマット）としてはフレームパッキング方式、サイドバイサイド方式およびトップアンドボトム方式等があるが、左眼用画像と右眼用画像が時分割で投影される方法であればどのフォーマットでもよい。以下の説明において、左眼用画像および左眼用フレーム画像データをそれぞれＬ画像およびＬ画像データといい、右眼用画像および右眼用フレーム画像データをＲ画像およびＲ画像データという。
【０１１０】
本実施例における画像処理部１４０Ａの内部構成を図１８に示す。画像処理部１４０Ａは、前処理部１４１、メモリ制御部１４２Ａ、画像メモリ１４３、階調変換部１４５Ａ、後処理部１４６および出力同期信号生成部１４９で構成される。前処理部１４１、後処理部１４６および出力同期信号生成部１４９の動作は実施例１と同様である。
【０１１１】
メモリ制御部１４２Ａは、Ｌ画像データとＲ画像データとが交互に出力されるように、予め入力された立体視用画像フォーマットに応じた読み出し順序でＬ画像データとＲ画像データを画像メモリ１４３から読み出して階調変換部１４５Ａに出力する。例えば、メモリ制御部１４２Ａは、まず第１フレームのＬ画像データを画像メモリ１４３から読み出して階調変換部１４５Ａに出力し、次に第１フレームのＲ画像データを画像メモリ１４３から読み出して階調変換部１４５Ａに出力する。その後、同様に第２フレームのＬ画像データおよびＲ画像データ、第３フレームのＬ画像データおよびＲ画像データ、・・・というように画像メモリ１４３からの読み出しと階調変換部１４５Ａへの出力とを行う。この際、メモリ制御部１４２Ａは、Ｌ画像データとＲ画像データのうちどちらが出力されるかを識別するためのＬＲ識別信号を階調変換部１４５Ａ、光源制御部１６０および通信部１９３に出力する。通信部１９３は、このＬＲ識別信号を、観察者が装着する不図示の立体視用メガネに送信する。
【０１１２】
立体視用メガネは、受信したＬＲ識別信号がＬ画像データを示す場合は左眼用シャッターを開けて右眼用シャッターを閉じることにより、観察者が左眼だけでＬ画像データに対応する投影画像を視認できるようにする。また、立体視用メガネは、受信したＬＲ識別信号がＲ画像データを示す場合は右眼用シャッターを開けて左眼用シャッターを閉じることにより、観察者が右眼だけでＲ画像データに対応する投影画像を視認できるようにする。これにより、観察者は立体画像を見ることができる。
【０１１３】
階調変換部１４５Ａは、入力されたＬＲ識別信号に基づいて階調変換処理を行う。図１９に、階調変換部１４５Ａの内部構成を示す。階調変換部１４５Ａは、Ｌ画像用第１ゲイン適用部２３０、Ｌ画像用第２ゲイン適用部２３１、Ｒ画像用第１ゲイン適用部２３２、Ｒ画像用第２ゲイン適用部２３３およびセレクタ２３４により構成される。Ｌ画像用第１ゲイン適用部２３０は、第１フレームのＬ画像データに対して所定のゲインを適用する（ゲイン係数を乗算する）。同様に、Ｌ画像用第２ゲイン適用部２３１、Ｒ画像用第１ゲイン適用部２３２およびＲ画像用第２ゲイン適用部２３３はそれぞれ、第２フレームのＬ画像データ、第１フレームのＲ画像データおよび第２フレームのＲ画像データに所定のゲインを適用する。なお、階調変換部１４５Ａにおけるゲインの適用は乗算器により行われてもよいし、ＬＵＴからのゲイン適用後の階調値の読み出しにより行われてもよい。
【０１１４】
セレクタ２３４は、出力同期信号とＬＲ識別信号とに応じて、出力する画像信号（Ｌ画像データおよびＲ画像データ）を切り替える。すなわち、第１フレーム等の奇数フレームでＬＲ識別信号がＬ画像データを示す場合は、Ｌ画像用第１ゲイン適用部２３０からのゲイン適用後のＬ画像データを出力する。ＬＲ識別信号がＲ画像データを示す場合は、Ｒ画像用第１ゲイン適用部２３２からのゲイン適用後のＲ画像データを出力する。また、第２フレーム等の偶数フレームでＬＲ識別信号がＬ画像データを示す場合は、Ｌ画像用第２ゲイン適用部２３１からのゲイン適用後のＬ画像データを出力する。ＬＲ識別信号がＲ画像データを示す場合は、Ｒ画像用第２ゲイン適用部２３３からのゲイン適用後のＲ画像データを出力する。セレクタ２３４から順次出力されるゲイン適用（階調変換処理）後のＬ画像データおよびＲ画像データは液晶制御部１５０に順次入力され、これらＬ画像データおよびＲ画像データに基づいて液晶素子１５１の電圧オン／オフが制御される。
【０１１５】
図２０は、本実施例におけると液晶素子１５１の電圧オン／オフの更新タイミングと光源１６１の発光輝度の変更タイミングを示している。ここでは、Ｌ画像用第１ゲイン適用部２３０およびＬ画像用第２ゲイン適用部２３１がそれぞれ、所定のゲインとして１００％および９５％のゲインをＬ画像データに適用する。また、Ｒ画像用第１ゲイン適用部２３２およびＲ画像用第２ゲイン適用部２３３がそれぞれ、所定のゲインとして１００％および９５％のゲインをＲ画像データに適用する。液晶素子１５１は、全画素更新方式により、各フレームのＬ画像データとＲ画像データのそれぞれを１ＳＦ〜１０ＳＦでの全画素の電圧オン／オフの更新によって表示する。
【０１１６】
画像処理部１４０Ａ（セレクタ２３４）からはＬ画像データとＲ画像データとが交互に出力されるため、出力同期信号とＬＲ識別信号のタイミングは図２０に示す関係になる。すなわち、Ｌ画像データが出力されている時間ｔ５−１〜ｔ５−２の期間と時間ｔ５−３〜ｔ５−４の期間におけるＬＲ識別信号はＬ画像データを示す信号となる。同様に、Ｒ画像データが出力されている時間ｔ５−２〜ｔ５−３の期間と時間ｔ５−４〜ｔ５−５の期間におけるＬＲ識別信号はＲ画像データを示す信号となる。
【０１１７】
フレーム１のＬ画像用駆動期間とフレーム２のＬ画像用駆動期間ではそれぞれゲイン１００％と９５％が適用されたＬ画像データが液晶素子１５１に表示され、この後の奇数および偶数フレームにおいても同様である。これにより、奇数フレームと偶数フレームのＬ画像データに対応する投影画像においてディスクリネーションによる暗線の位置を変化させることができ、観察者の左眼に対してディスクリネーションによる画素の明るさの低下を視認し難くすることができる。また、フレーム１のＲ画像用駆動期間とフレーム２のＲ画像用駆動期間でもそれぞれゲイン１００％と９５％が適用されたＲ画像データが液晶素子１５１に表示され、この後の奇数および偶数フレームにおいても同様である。これにより、奇数フレームと偶数フレームのＲ画像に対応する投影画像においてディスクリネーションによる暗線の位置を変化させることができ、観察者の右眼に対してディスクリネーションによる画素の明るさの低下を視認し難くすることができる。
【０１１８】
以上説明したように、階調変換部１４５Ａは、交互に出力するＬ画像データとＲ画像データのそれぞれに対して互いに異なる階調変換処理を行う。これにより、立体視用映像を投影する場合にもディスクリネーションによる画素の明るさの低下を観察者の左眼と右眼のそれぞれにおいて視認され難くすることができる。
【０１１９】
一方、光源制御部１６０は、出力同期信号とＬＲ識別信号に応じて、フレームごとに異なる階調変換処理が行われることにより生じる投影画像の輝度変化を低減するように、光源１６１の発光輝度を変更する。すなわち、ゲイン１００％適用後のＬ画像データが液晶素子１５１に表示されるタイミングでは光源１６１の発光輝度を９５％とし、ゲイン９５％適用後のＲ画像データが表示されるタイミングでは光源１６１の発光輝度を１００％とする。このため、Ｌ画像データおよびＲ画像データのそれぞれに対応する投影画像の明るさは９５％で一定となる。したがって、フレームレートが遅い映像信号が入力される場合にディスクリネーションを視認され難くする階調変換処理を行うことに伴うフリッカの発生を抑えることができる。
【０１２０】
以上では、全画素更新方式で液晶素子１５１の電圧オン／オフを更新する場合について説明した。これに対して、図２１には、実施例２で説明したスキャン更新方式液晶素子１５１の電圧オン／オフを更新する場合の電圧オン／オフの更新タイミングと光源１６１の発光輝度の変更タイミングを示している。このスキャン更新方式を採用する場合でも光源制御部１６０の発光輝度の制御は、全画素更新方式と同様である。これにより、立体視用映像を投影する場合にもディスクリネーションによる画素の明るさの低下を観察者の左眼と右眼のそれぞれにおいて視認され難くすることができる。
【０１２１】
以上説明した実施例１〜３では、光源１６１の発光輝度を変更する場合について説明した。しかし、光源１６１の発光輝度を変更せずに、光源１６１と液晶素子１５１との間に配置した光強度を変更可能な素子により、液晶素子１５１に入射する照明光の強度を変更してもよい。
【実施例４】
【０１２２】
次に、本発明の実施例４である液晶プロジェクタについて説明する。図２２には、本実施例の液晶プロジェクタ１００Ｂの構成を示す。図２２において、図１に示した構成要素と共通する構成要素には図１と同符号を付して説明に代える。
【０１２３】
輝度変調制御部１８０は、画像処理部１４０Ｂからの出力信号に応じて、色合成部１６３からの赤、緑および青光の合成光（表示光）の強度を変更可能な光強度変更手段としての輝度変調素子１８１を制御する。すなわち、光強度制御を行う。ＣＰＵ１１０と輝度変調制御部１８０により制御手段が構成される。
【０１２４】
輝度変調素子１８１は、液晶素子１５１と同数の画素を有し、各画素の反射率または透過率を個別に変化させることができる。輝度変調素子１８１の各画素は、液晶素子１５１の各画素と対応するように設けられている。輝度変調素子１８１により輝度が変調された合成光は、投影光学系１７１を介して被投射面に投影される。
【０１２５】
輝度変調素子１８１は、液晶を用いた素子であってもよいし、デジタルマイクロミラーデバイス（ＤＭＤ）により構成されてもよい。輝度変調制御部１８０による輝度変調素子１８１の制御の詳細については後述する。
【０１２６】
図２３は、画像処理部１４０Ｂの内部構成を示している。画像処理部１４０Ｂの内部構成は、実施例１で図１１に示した画像処理部１４０と基本的に同じであり、該画像処理部１４０と共通する構成要素にはそれと同符号を付して説明に代える。ただし、本実施例では、メモリ制御部１４２は、画像メモリ１４３から読み出した画像データを輝度変調制御部１８０に出力する。また、階調変換部１４５Ｂの構成が、実施例１の階調変換部１４５とは異なる。
【０１２７】
図２４は、本実施例における階調変換部１４５Ｂの構成を示す。階調変換部１４５Ｂは、第１演算部３２０、第２演算部３２１およびセレクタ３２２により構成される。第１演算部３２０および第２演算部３２１はそれぞれ、入力された画像データに対して互いに異なるゲインを適用して（すなわち互いに異なる階調変換処理としてのゲイン処理を行って）、ゲイン適用後の画像データ（画像信号）を出力する。セレクタ３２２は、出力同期信号に同期して、第１演算部３２０および第２演算部３２１からの画像データを交互に切り替えて出力する。階調変換部１４５Ｂがフレームごとに異なるゲインを適用した画像データを出力することにより、ディスクリネーションによる画素の明るさの低下を視認され難くすることができる。この原理について、図２５を用いて説明する。
【０１２８】
図２５（ａ）は、階調変換部１４５Ｂがゲイン処理を行わないとき、すなわちゲイン（ゲイン係数）が１００％であるときの入力階調値と出力階調値との関係（入出力階調特性）と観察者により視認される投影画像を示している。本実施例における液晶素子１５１は、水平方向に９６画素を有するものとする。また、右方向に単純に一階調ずつ増加するグラデーション画像を表示した際には、図２５（ａ）に示すように、ディスクリネーションによる暗線が５箇所知覚されるものとして説明する。
【０１２９】
本実施例において、第１演算部３２０と第２演算部３２１が行うゲイン処理は以下の式で表される。以下の式では、入力階調値をＸとし、第１演算部３２０の出力階調値をＹ１とし、第２演算部３２１の出力階調値をＹ２としている。また、出力階調値の最大値をＹｍａｘとし、第１演算部３２０が入力階調値に対して適用する（乗算する）ゲイン係数をＡとする。
【０１３０】
Ｙ１＝ＡＸ              （Ｘ＜Ｙｍａｘ／Ａ）
Ｙ１＝Ｙｍａｘ          （Ｘ≧Ｙｍａｘ／Ａ）
Ｙ２＝（２−Ａ）Ｘ      （Ｘ＜Ｙｍａｘ／Ａ）
Ｙ２＝２Ｘ−Ｙｍａｘ    （Ｘ≧Ｙｍａｘ／Ａ）
上記式において、Ａは１＜Ａ≦２を満たしていれば任意の値でよい。本実施例では、Ａ＝１．１（１１０％）として説明する。また、Ａ＝１．１（１１０％）としたときの、第１演算部３２０の入出力階調特性を図２５（ｂ）に、第２演算部３２１の入出力階調特性を図２５（ｃ）にそれぞれ示す。
【０１３１】
ここで、入力階調値６４と６５が隣接する位置に発生しているディスクリネーションに着目する。上記と同様のグラデーション画像に対して、第１演算部３２０がゲイン処理を行った場合のディスクリネーションの位置の変化を図２５（ｂ）を用いて説明する。第１演算部３２０が行うゲイン係数１１０％のゲイン処理により、階調値６４と６５の隣接関係は位置５８と５９の画素へと移動する。このため、ディスクリネーションによる暗線は階調値６４を表示している位置５８の画素で発生する。
【０１３２】
第２演算部３２１がゲイン処理を行った場合のディスクリネーションの位置の変化を図２５（ｃ）を用いて説明する。第２演算部３２１が行うゲイン係数９０％のゲイン処理により、階調値６４と６５の隣接関係は位置７１と７２の画素へと移動する。このため、ディスクリネーションによる暗線は階調値６４を表示している位置７１の画素で発生する。
【０１３３】
階調変換部１４５Ｂが第１演算部３２０と第２演算部３２１の演算結果をフレームごとに交互に切り替えて出力することで、投影画像としては図２５（ｂ）に示した画像と図２５（ｃ）に示した画像がフレームごとに交互に切り替わる。これら２フレームの画像の切り替わり周期が所定値未満であると、観察者には該２フレームの画像が平均化されて視認されるため、ディスクリネーションによる暗線も図２５（ｄ）に示すように約１／２の濃さとなって視認される。これが、階調変換部１４５Ｂの動作がディスクリネーションによる暗線を視認され難くする原理である。この原理は他の位置にて発生しているディスクリネーションに関しても同様である。
【０１３４】
次に、輝度変調制御部１８０による輝度変調素子１８１の制御について説明する。輝度変調制御部１８０は、レジスタバス１９９を介してＣＰＵ１１０と接続されている。輝度変調制御部１８０は、メモリ制御部１４２からの画像データ、階調変換部１４５Ｂからの階調変換情報および出力同期信号生成部１４９から出力された出力同期信号に応じて輝度変調素子１８１を制御する。
【０１３５】
輝度変調制御部１８０は、液晶素子１５１の駆動期間に同期して輝度変調素子１８１の輝度変調率を制御する。階調変換部１４５Ｂの第１演算部３２０でゲイン処理がなされた画像データが出力されるフレームを１ｓｔフレームとし、第２演算部２２１でゲイン処理がなされた画像データが出力されるフレームを２ｎｄフレームとする。
【０１３６】
液晶素子１５１が１ｓｔフレームの画像データを表示するときの輝度変調素子１８１の輝度変調率をＬ１とし、液晶素子１５１が２ｎｄフレームの画像データを表示するときの輝度変調素子１８１の輝度変調率をＬ２とする。このとき、輝度変調制御部１８０は、輝度変調素子１８１を以下の式に従って制御する。
【０１３７】
Ｌ１＝（２−Ａ）Ｘ／Ｙ１
Ｌ２＝（２−Ａ）Ｘ／Ｙ２
Ａ＝１．１（１１０％）としたときの階調変換部１４５Ｂが行うゲイン処理と輝度変調素子１８１の入力階調値に対する輝度変調率との関係を図２６に示す。図２６に示すように輝度変調素子１８１の輝度変調率を制御することで、１ｓｔフレームにおいて最終的に出力される輝度は第１演算部３２０からの出力階調値Ｙ１とＬ１の積となる。また、２ｎｄフレームにおいて最終的に出力される輝度は第２演算部３２０からの出力階調値Ｙ２とＬ２の積となる。このため、フレームごとの出力輝度は入力階調値Ｘの（２−Ａ）倍となり、フレームによらず一定となる。
【０１３８】
すなわち、本実施例では、第１演算部３２０が低階調側で適用するゲイン係数Ａが１．１（１１０％）であるため、輝度変調制御部１８０は出力輝度が各フレームにおいて入力階調値の９０％となるように輝度変調素子１８１を制御する。このように、輝度変調制御部１８０は、輝度変調素子１８１の輝度変調率を、階調変換部１４５Ｂにおけるフレームごとに異なる階調変換処理によって生じる液晶素子１５１上での階調変化、つまりは投影画像の輝度変化を低減（打ち消す）ように制御する。これにより、フレームレートが遅い映像信号が入力された場合において、ディスクリネーションを視認され難くする階調変換処理を行うことに伴うフリッカの発生を抑えることができる。
【０１３９】
なお、本実施例において実施例２で説明したスキャン更新方式で液晶素子１５１が駆動される場合には、輝度変調素子１８１の輝度変調率（表示光の強度）の変更周期よりも短い期間で同一フレームにおける液晶素子１５１の全画素の駆動を行う。これにより、同一フレームの駆動期間中に輝度変調素子１８１の輝度変調率が変更されることによる階調性の低下を防止することができる。
【０１４０】
また、階調変換部１４５Ｂの構成は、図２４に示したものに限らず、実施例１で図１２（ａ）〜（ｃ）を用いて説明した構成と同様であってもよい。図１２（ｂ）に示した構成と同様に入力階調値に対して所定値を加算または減算するオフセット処理を行う場合における輝度変調素子１８１の輝度変調率について説明する。入力階調値Ｘに対して各フレームで加算または減算する所定値（Ｘの関数）をＢ（Ｘ）とする。このとき、階調変換部１４５Ｂからの出力階調値Ｙ１，Ｙ２はそれぞれ以下のようになる。
【０１４１】
Ｙ１＝Ｘ＋Ｂ（Ｘ）
Ｙ２＝Ｘ−Ｂ（Ｘ）
この場合、輝度変調制御部１８０は輝度変調素子１８１の輝度変調率Ｌ１，Ｌ２を以下のように設定する。
【０１４２】
Ｌ１＝（Ｘ−Ｂ（Ｘ））／Ｙ１
Ｌ２＝（Ｘ−Ｂ（Ｘ））／Ｙ２
このような輝度変調素子１８１の輝度変調率の制御により、最終的な出力輝度は（Ｘ−Ｂ（Ｘ））となり、フレームによらず一定となる。このように、輝度変調制御部１８０は階調変換部１４５Ｂのフレームごとに異なる階調変換処理により生じる投影画像の輝度変化を低減するように制御する。これにより、フレームレートが遅い映像信号が入力された場合において、ディスクリネーションを視認され難くする階調変換処理を行うことに伴うフリッカの発生を抑えることができる。
【０１４３】
なお、これまでの説明では、輝度変調素子１８１と液晶素子１５１とが同じ解像度（同画素数）である場合について説明したが、輝度変調素子１８１と液晶素子１５１の解像度が互いに異なっていてもよい。例えば図２７に示すように、輝度変調素子１８１の解像度が液晶素子１５１の解像度の１／２である場合は、液晶素子１５１の４画素Ａ００，Ａ０１，Ａ１０，Ａ１１で変調された光が輝度変調素子１８１の１画素Ｂ００により再変調される。同様に、液晶素子１５１の他の４画素で変調された光が輝度変調素子１８１の他の１画素により再変調される。この場合、輝度変調素子１８１の各画素が変調する光を出射させる液晶素子１５１の４画素（画素領域）に高階調領域の入力階調値が含まれていたときに、その階調性が損なわれ、かつフリッカが発生するおそれがある。
例えば入力階調値が低階調領域である、すなわち
Ｘ＜Ｙｍａｘ／Ａ
のときに、階調変換部１４５Ｂからの出力階調値Ｙ１，Ｙ２は、
Ｙ１＝ＡＸ
Ｙ２＝（２−Ａ）Ｘ
である。このとき、１ｓｔフレームと２ｎｄフレーム２における輝度変調素子１８１の輝度変調率Ｌ１，Ｌ２は、
Ｌ１＝（２−Ａ）Ｘ／Ｙ１
＝（２−Ａ）Ｘ／ＡＸ
＝（２−Ａ）／Ａ
Ｌ２＝（２−Ａ）Ｘ／Ｙ２
＝（２−Ａ）Ｘ／（２−Ａ）Ｘ
＝１
となり、入力階調値Ｘによらず一意に決まる。
【０１４４】
しかし、入力階調値がＸ≧Ｙｍａｘ／Ａのときは、階調変換部１４５Ｂからの出力階調値Ｙ１，Ｙ２は、
Ｙ１＝Ｙｍａｘ
Ｙ２＝２Ｘ−Ｙｍａｘ
である。このとき、１ｓｔフレームと２ｎｄフレームにおける輝度変調素子１８１の輝度変調率Ｌ１，Ｌ２は、
Ｌ１＝（２−Ａ）Ｘ／Ｙ１
＝（２−Ａ）Ｘ／Ｙｍａｘ
Ｌ２＝（２−Ａ）Ｘ／Ｙ２
＝（２−Ａ）Ｘ／（２Ｘ−Ｙｍａｘ）
となり、入力階調値Ｘに応じて変化させる必要がある。すなわち、液晶素子１５１の特定の画素に対して輝度変調素子１８１の変調率Ｌ１，Ｌ２を設定すると、該特定の画素を含む画素領域の階調性が損なわれる。さらに、該画素領域で階調変換部１４５Ｂでの階調変換処理と輝度変調制御部１８０の輝度変調率の制御とによってフリッカが発生する。
【０１４５】
したがって、本実施例では、上記画素領域の階調性を損なわないように輝度変調制御部１８０が図２８のフローチャートに示す光強度制御を行う。輝度変調制御部１８０は、コンピュータプログラムである液晶表示プログラムのうち輝度変調プログラムに従って光強度制御を行う。
【０１４６】
まず、ステップＳ３００では、輝度変調制御部１８０は、輝度変調素子１８１の各画素に対応する液晶素子１５１の画素領域に含まれる４画素に対する全ての階調変換処理前の入力階調値が所定値以下であるか否かを判定する。所定値は、階調変換部１４５Ｂにおける階調変換処理後のゲインの変化点に対応する入力階調値である。本実施例では、階調変換部１４５Ｂは入力階調値９０％を閾値として異なる階調変換処理を行うため、最大の入力階調値の９０％を所定値とする。すなわちステップＳ２００では、輝度変調制御部１８０は、輝度変調素子１８１の各画素に対応する４画素の入力階調値の全てが最大入力階調値の９０％以下か否かを判定する。輝度変調制御部１８０は、該４画素の入力階調値の全てが９０％以下である場合はステップＳ３０１に進み、該４画素の入力階調値のうち少なくとも１つが９０％を超えている場合はステップＳ３０２に進む。
【０１４７】
ステップＳ３０１では、輝度変調制御部１８０は、前述したように階調変換部１４５Ｂの階調変換処理に応じて輝度変調素子１８１の輝度変調率をフリッカが低減するように制御する。
【０１４８】
ステップＳ３０２では、輝度変調制御部１８０は、液晶素子１５１の上記４画素に対応する輝度変調素子１８１の画素において輝度変調率を所定値で一定とするように制御する。
【０１４９】
本実施例では、液晶素子１５１の上記画素領域（４画素）に対する入力階調値が全て低階調側の階調値であるときには、最終的な出力輝度はステップＳ３０１の処理によって入力階調値の９０％となる。したがって、入力階調値が高階調側の階調値である画素領域に対しても出力輝度が入力階調値の９０％となるようにすることで、両画素領域の階調性を保つことができる。ステップ３０２において、輝度変調素子１８１の輝度変調率を９０％で一定とすることにより、入力階調値が高階調側の階調値である画素領域の出力輝度を２フレームの平均で入力階調値の９０％とすることができる。
【０１５０】
輝度変調制御部１８０は、以上の処理を輝度変調素子１８１の全ての画素について行う。以上のように輝度変調制御部１８０が動作することで投影画像全体の階調性を保つことができる。なお、ステップＳ３０２で輝度変調素子１８１の輝度変調率を所定値で一定にした画素については階調変換部１４５Ｂによるフレームごとに異なる階調変換処理によってフリッカが発生する可能性はある。しかし、投影画像全体でフリッカが発生する従来に比べてフリッカを低減することができる。
【０１５１】
また、ＣＰＵ１１０は、図２９のフローチャートに示すように、階調変換部１４５Ｂの階調変換処理の変更周期に応じて輝度変調素子１８１の輝度変調率を変化させるか否かを選択してもよい。ＣＰＵ１１０および輝度変調制御部１８０は、液晶表示プログラムに従って以下の処理を実行する。
【０１５２】
Ｓ４０１において、測定手段としてのＣＰＵ１１０は、階調変換部１４５Ｂに入力される入力映像データのフレームレートを算出する。このフレームレートは、画像入力部１３０に入力された映像信号のフレームレートとメモリ制御部１４２によって行われるフレームレート変換処理における変換倍率から求められる。例えば、画像入力部１３０に５０Ｈｚの映像信号が入力され、メモリ制御部１４２にてフレームレートを２倍速に変換する処理が行われている場合は、階調変換部１４５Ｂに入力される入力映像データのフレームレートは、５０Ｈｚ×２倍速＝１００Ｈｚである。これは、画像入力部１３０に入力されたフレームレートと、メモリ制御部１４２によって行われるフレームレート変換処理から求められる。例えば、画像入力部１３０に５０Ｈｚの映像が入力され、メモリ制御部１４２にてフレームレートを変換する処理が行われている場合、階調変換部１４５Ｂに入力される映像のフレームレートは５０Ｈｚ×２倍速＝１００Ｈｚである。
【０１５３】
Ｓ４０２では、ＣＰＵ１１０は、Ｓ４０１で算出したフレームレートが所定値より低いか否かを判定し、所定値より低い場合にはＳ４０３に進む。一方、算出したフレームレートが所定値以上である場合にはＳ４０４に進む。所定値は、階調変換処理１４５Ｂが行うフレームごとに異なる階調変換処理による投影画像の輝度変化が観察者に視認され易いフレームレートの上限値、例えば１２０Ｈｚに設定される。フレームレートが１２０Ｈｚ以上である場合には、フレームごとに異なる階調変換処理による投影画像の輝度変化が観察者に視認され難いため、フレームごとの輝度変調素子１８１の輝度変調率の変更を行わなくてもよい。
【０１５４】
Ｓ４０３では、ＣＰＵ１１０は、輝度変調制御部１８０に、図２６を用いて説明したように、階調変換部１４５Ｂの階調変換処理の変更に同期して輝度変調素子１８１の輝度変調率を変更させる。これにより、前述したように、ディスクリネーションを視認され難くする階調変換処理を行うことに伴うフリッカの発生を抑えることができる。
【０１５５】
一方、Ｓ４０４では、ＣＰＵ１１０は、輝度変調制御部１８０に、輝度変調素子１８１の輝度変調率を一定（１００％）に維持するように制御させる。これにより、ディスクリネーションを視認され難くする階調変換処理を行う場合に、フリッカが視認され難いフレームレートに対しては不必要な投影画像の明るさ低下を防止することができる。
【０１５６】
（その他の実施例）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【０１５７】
以上説明した各実施例は代表的な例にすぎず、本発明の実施に際しては、各実施例に対して種々の変形や変更が可能である。
【符号の説明】
【０１５８】
１００  液晶プロジェクタ
１１０  ＣＰＵ
１４０  画像処理部
１４５  階調変換部
１５０  液晶制御部
１５１（１５１Ｒ，１５１Ｇ，１５１Ｂ）  液晶素子
１６０  光源制御部
１６１  光源
【図１】
2018194659.tif 000003
【図２】
2018194659.tif 000004
【図３】
2018194659.tif 000005
【図４】
2018194659.tif 000006
【図５】
2018194659.tif 000007
【図６】
2018194659.tif 000008
【図７】
2018194659.tif 000009
【図８】
2018194659.tif 000010
【図９】
2018194659.tif 000011
【図１０】
2018194659.tif 000012
【図１１】
2018194659.tif 000013
【図１２】
2018194659.tif 000014
【図１３】
2018194659.tif 000015
【図１４Ａ】
2018194659.tif 000016
【図１４Ｂ】
2018194659.tif 000017
【図１４Ｃ】
2018194659.tif 000018
【図１５】
2018194659.tif 000019
【図１６】
2018194659.tif 000020
【図１７】
2018194659.tif 000021
【図１８】
2018194659.tif 000022
【図１９】
2018194659.tif 000023
【図２０】
2018194659.tif 000024
【図２１】
2018194659.tif 000025
【図２２】
2018194659.tif 000026
【図２３】
2018194659.tif 000027
【図２４】
2018194659.tif 000028
【図２５】
2018194659.tif 000029
【図２６】
2018194659.tif 000030
【図２７】
2018194659.tif 000031
【図２８】
2018194659.tif 000032
【図２９】
2018194659.tif 000033
【図３０】
2018194659.tif 000034
【図３１】
2018194659.tif 000035
【図３２】
2018194659.tif 000036
【図３３】
2018194659.tif 000037
【図３４】
2018194659.tif 000038