(57)【要約】【課題】ＰＣＢ伝送路損失を低減すること。【解決手段】隣接する電源プレーンの表面粗さが低減するような一定の調整を行って電磁誘導電流の影響を低減することにより、プリント回路基板内の信号伝送構造をその損失が低減されるように形成する。この電源プレーン構造は製造作業に適合する十分な表面粗さを保持しつつ、隣接する信号伝送構造における信号伝送損失の低減にも寄与する。これによってこの伝送構造は望ましくない減衰や損失を出さずに高速信号をより効率的に伝送することが可能となる。【選択図】図５
2018093203.tif 000002
【特許請求の範囲】
【請求項１】
伝送損失を低減したプリント回路基板構造であって、
導電材料で被覆したグラウンドプレーン面を有するグラウンドプレーンと、
導電材料で被覆した電源プレーン面を有する電源プレーンとを備え、電源プレーン面はグラウンドプレーン面と実質的に平行に、グラウンドプレーン面から所定の間隔をあけて配置され、電源プレーンの導電材料の表面粗さが低減されており、
誘電材料がグラウンドプレーンと電源プレーンとの間に配置され、
ストリップライン信号伝送構造がその誘電材料内に組み込まれ、グラウンドプレーン面と実質的に平行であり、前記ストリップライン伝送構造は差動信号伝送用に構成されており、
電源プレーンの表面粗さが低減されていることでストリップライン伝送構造に対する電磁的な影響が低減され、信号伝送損失が低減されていることを特徴とする回路基板構造。
【請求項２】
請求項１のプリント回路基板構造であって、酸化物化成箔の貼り付け工程を利用して伝送構造の表面粗さを低減することを特徴とする回路基板構造。
【請求項３】
請求項１のプリント回路基板構造であって、電源プレーンの表面粗さが低減されている一方で、関係する回路基板層を効率的に接着するのに適合する十分な表面粗さでもあることを特徴とする回路基板構造。
【請求項４】
請求項１のプリント回路基板構造であって、研磨する必要なしに製造工程の間に表面粗さが低減されることを特徴とする回路基板構造。
【請求項５】
請求項４のプリント回路基板構造であって、表面粗さが少なくとも３０％低減されていることを特徴とする回路基板構造。
【請求項６】
請求項１のプリント回路基板構造であって、電源プレーンの表面粗さが１ミクロン未満（Ｒrms）であることを特徴とする回路基板構造。
【請求項７】
プリント回路基板内に信号伝送損失を低減するように信号伝送構造を作り出す方法であって、
導電性材料から形成される基準プレーンをベース上に作り出すステップと、
誘電体層を基準プレーンの表面に配置するステップと、
基準プレーンの反対側の誘電体層に信号伝送構造を形成するステップと、
信号伝送構造を取り囲んで実質的に包み込む非導電層を第一誘電体層上に配置するステップと、
電源プレーンを非導電層上に配置するステップとを備え、
電源プレーンと基準プレーンとは互いに実質的に平行であり、信号伝送構造と誘電体層と非導電層とが電源プレーンと基準プレーンとの間に挟まれており、
伝送構造に面する電源プレーンの表面が所定の閾値以下の表面粗さを有するように特に処理されていることを特徴とする方法。
【請求項８】
請求項７の方法であって、酸化物化成箔の貼り付け工程を利用して電源プレーンの配置を実現することを特徴とする方法。
【請求項９】
請求項７の方法であって、電源プレーンの表面処理により電源プレーンの粗さを少なくとも３０％低減することを特徴とする方法。
【請求項１０】
請求項９の方法であって、誘電材料の大きさを電源プレーンと信号伝送構造との間に所定の間隔が開くような大きさにすることを特徴とする方法。
【請求項１１】
請求項１０の方法であって、信号伝送構造に所望のインピーダンス特性を与えられるように所定の間隔が最適化されていることを特徴とする方法。
【請求項１２】
プリント回路基板内に信号損失を低減した特性を有する信号伝送構造を形成する方法であって、
プリント回路基板内に基準プレーンを作り出すステップを備え、電源プレーンとストリップライン伝送構造とが基準プレーンと電源プレーンとの間に位置し、その伝送構造は所定の厚さの誘電材料によって電源プレーンと基準プレーンとから隔てられており、
電源プレーンが信号伝送構造に面する表面を有し、この表面が１ミクロン未満（Ｒrms）の表面粗さを有する実質的になめらかな表面となるように形成されることを特徴とする方法。
【請求項１３】
請求項１２の方法であって、所定の厚さが５ミル未満であることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（記載なし）
【背景技術】
【０００２】
プリント回路基板（ＰＣＢ）は電子部品を保持し電気信号の伝達を促進することができるように特別に設計される。ＰＣＢが発展するにつれて、電子部品やＰＣＢの信号伝送構造は著しく複雑になった。今日の回路基板は数百の異なる部品間を通信経路が延びる多層構造体であるのが一般的である。そのため、基板レイアウトや全ての構造の相互作用が全体の動作や効率に影響する可能性がある。
【０００３】
現在のＰＣＢ設計において、高速通信機能に対する需要が高まっている。この機能には概して実装された２つ以上の部品間に高速または高周波数の接続を提供する能力が含まれるが、このとき信号は回路基板構造の中を延びる様々な通信経路を通して伝達される。さらにこれらの通信経路は、回路基板の性質や基板が使用される環境に応じて比較的短い距離を延びる場合や、より長い距離を延びる場合がある。場合によっては、通信経路を単純に数センチメートルの長さにすることもある一方で、この経路を１〜２メートルにする必要がある場合もある。現実的には回路基板構造はこのサイズを超えないのが一般的であるので、１〜２メートルが実際の上限である。そうは言っても、次世代のデザインや用途ではこの距離を延ばすことが必要になるかもしれない。
【０００４】
上述したように高速信号伝送も一般に必要とされ、１秒あたり３〜５６ギガビット（Ｇｂｐｓ）またはそれ以上の周波数の範囲の信号を伴うのが通常である。この速度で動作させると多くの場合いくつかの厄介な問題が生じ、ＰＣＢ全体の信号損失について念入りに検査する必要が生じる。
【０００５】
プリント回路基板はデータ通信システムを含む多くの異なるシステムにおける様々な電子部品間で高速データを伝送するための安価かつユビキタスな方法を提供することができるため、多くの用途で有益である。そうは言っても、高速データ信号がＰＣＢを通過する際に、回路基板構造は概して比較的高レベルの電力損失を見せる。一般的に、これらの信号は信号の電磁エネルギーを伝える封鎖的な伝送路構造の中を通して伝達される。伝送路は概して、この信号エネルギーを閉じ込めつつ、表皮効果による金属抵抗損失や周囲の材料における誘電損失という形で過剰な電気的損失を生じさせることなく信号エネルギーが比較的スムーズに伝わるようにする必要がある。
【０００６】
多くの場面ではストリップライン構造を利用してＰＣＢ内部で高速信号を伝えている。一般的に言えば、ストリップライン伝送構造はＰＣＢ内部で所定の距離だけ延び所定の位置に組み込まれた２本の平行線路または配線を含む。またその代わりに、その線路（または信号配線）はＰＣＢの上面に配置することもできる。必要とされる性能を得るため、ストリップライン構造自体を何らかの方法で他の信号配線から分離することは度々ある。さらに平行な一対の線路を利用することによって差動信号伝送の手法を用いることができる。よく知られているようにこの差動手法の信頼性はより高く、伝送エラーの影響を受けにくい。
【０００７】
上で示唆したように高速接続（すなわち高速通信経路）は、信号損失（信号減衰とも呼ばれる）や、信号劣化、不要な反射などの複合的な悪影響を受けやすく、これらはすべて既知の基板構造の固有特性によって引き起こされる。特に信号減衰の場合、この影響は入力のステップ変化に対する信号の応答の「立ち上がり時間」または「立ち下がり時間」のどちらかの用語で表現されるのが一般的である。
【０００８】
信号減衰に寄与しうる一因として、信号の通過する導電層の表面粗さが知られている。反対に、いくつかの誘電層と導電層を積層して最終的な基板構造を形成するＰＣＢの製造業者は、一定レベルの粗さを実現し、様々な材料間で密着しやすくなるようにしようとしている。残念ながら、このような粗さは信号経路に悪影響を与える可能性もある。したがって、これらの利害関係のバランスを取って、（対応する誘電層に十分に密着するために）最適な粗さの導電層を備えつつも、このような層の表面の凹凸が信号経路を妨げないように十分に滑らかな構造を有するＰＣＢを提供することが望ましい。
【発明の概要】
【０００９】
これまでＰＣＢの信号搬送構造（すなわち伝送路）における抵抗損失や誘電損失に対しては多くの注意が払われてきたが、この伝送路に隣接しかつ協働する構造の影響についてはほとんど気に留められてこなかった。特にグラウンドプレーンと電源プレーンの影響については詳細に検討されてこなかった。検討すべき具体的な特徴の一つは今日のＰＣＢ上の通常の電源プレーン構造に見られる非常に高レベルの粗さである。検討したところ、隣接する電源プレーン構造とグラウンドプレーン構造の金属粗さを修正したり滑らかにしたりすると、損失の著しく低いＰＣＢ伝送路となることを発見した。
【００１０】
伝送路損失をさらに低減し回路基板の作製の効率性を上げるため、電源プレーンの表面構造を修正したり滑らかにしたりして最適な動作を実現する。このような変更を加えることによって伝送損失は減少し、信号をさらに効率的かつ確実に伝達する能力をもたせることができる。より具体的には、ストリップライン伝送構造から所定の距離をあけて配置される電源プレーンを修正してその表面粗さを減らし、望ましくない迷走電流が取り除かれるように回路基板を修正する。この過程で電源プレーンの所望の表面粗さを設計に取り込むため、ストリップライン伝送構造の効率性を改善し、さらに損失を低減することができる。結果として信号は部品間でより確実に伝送され、エラーを避けることができる。
【００１１】
ＰＣＢの製造には、所望の構造を形成するために必要な関連し合う工程がいくつか存在する。当業者であれば理解できることであるが、そのようなステップには概して特定の構造にコーティング、材料の蒸着、エッチング、研磨を施すという関連し合うステップが含まれる。電源プレーンの金属粗さは酸化物化成箔の貼り付け工程やその他の手法を通して低減することができるため、多額のコスト・不利益を負担することなく、これらの伝送路に見られる損失を著しく減少させることができる。繰り返しになるが、伝送路構造における金属粗さの効果自体が余分な挿入損失を作り出すということはよく知られているものの、これらの隣接する電源プレーンの金属損失を減らすことについてはほとんど注意が払われてこなかった。隣接する電源プレーンに生成される電磁誘導電流を考慮してこれを最小限に抑えると、データ信号の挿入損失全体が低減される。すなわち、ＰＣＢの電源プレーンの表面粗さを滑らかにすることによって、全体効率が大きく改善される。
【図面の簡単な説明】
【００１２】
望ましい実施例のさらなる利点や利益について下記の内容の図面と併せて以下で検討および説明する。
【図１】図１は基本的なＰＣＢストリップライン伝送構造を示す概略図である。
【図２】図２はストリップライン伝送構造の一例を示す断面図である。
【図３】図３はストリップライン伝送構造により作り出される相互インダクタンスを示すブロック図である。
【図４】図４はストリップライン構造において形成される電流密度を示す補足的な概略図である。
【図５】図５は望ましい実施例として想定している電源プレーン構造を高度に拡大した図である。
【図６−７】図６および図７は様々な損失特性のグラフを示すとともに、様々な特性が変化するときのストリップライン伝送構造の損失特性についても示している。
【発明を実施するための形態】
【００１３】
上で示唆したように、プリント回路基板（ＰＣＢ）における伝送路損失は、効率性と性能に影響を与える重要な因子となり得る。このことは高周波数信号を部品から部品に伝送する際に特にそうである。理解できるであろうが、たとえ高速信号を比較的短い距離で伝送するとしても、累積的な損失と減衰が重大な問題を生じさせる可能性がある。
【００１４】
ＰＣＢ内部でストリップライン伝送構造を使用することは、高速信号を伝送するための技術として概してよく理解されている。図１を参照すると、典型的なストリップライン構造１０の基本的な概略図が示されている。当業者であれば理解できることであるが、この構造はＰＣＢの一部でしかなく、回路基板そのものを構成するいくつかの他の層の内部に組み込まれるのが一般的である。また、これらの構造はＰＣＢ内部のどこにあってもよく、その配置は基板レイアウト、部品の配置、部品の密度および多くの他のＰＣＢの設計検討事項に大きく依存する。
【００１５】
図１を改めて参照すると、ＰＣＢ構造１０の一実施例は第１ストリップライン構造２０と第２ストリップライン構造３０とを含む。この図において、これらのストリップライン構造は層の上に配置されＰＣＢ１０の内部をある程度の距離延びる長方形の線路または棒状体として示されている。第１ストリップライン構造２０と第２ストリップライン構造３０はコア１６の上に位置または配置されており、このコア１６は一般的に誘電材料から形成される。コア１６の反対側にはグラウンドプレーン１２がある。よく知られているように、グラウンドプレーン１２は一般的にめっき加工された平面であり、グラウンドまたは基準信号と電気的に連結される。上側では、典型的な第１ストリップライン２０と第２ストリップライン３０の上側および周囲に誘電体層１８がさらに配置される。この誘電体層１８はエポキシ樹脂やプリプレグ強化用繊維を含むことが多い。図２に示すように、この部分は様々な部品が見えるように概して破線で示す。この誘電体層１８としては、所望の設計特性に応じて多くのバリエーションを利用することができる。第２誘電体層またはプリプレグ１８の上には電源プレーン１４が配置される。グラウンドプレーン１２と同様に、電源プレーン１４は概してめっき加工された平面であり、何らかのタイプの電源に接続される。多くのＰＣＢにおいて、この電源は５ボルトまたは１２ボルトの電源であるが、具体的にどのような回路を用いるかに応じて実質的に任意のレベルで動作させることができる。
【００１６】
図２は図１に示したものと同じ構造物の断面を示す。繰り返すが、容易に見て理解できるように、上側にある誘電体層１８と電源プレーン１４とを図１に破線形式で示した。当業者であれば理解できることであるが、これは図２に示すような立体構造物であり、第１ストリップライン２０と第２ストリップライン３０とは両方ともＰＣＢ１０の特定の箇所の内部に組み込まれている。
【００１７】
上記したように、平行なストリップライン構造を使用することは差動信号の伝送に適合するため、伝送過程でのデータ損失を最小限にしたり排除したりすることに役立つ。この差動伝送技術に固有の反対信号の伝送は本当に様々な厄介な問題を有する。より具体的には、各ストリップライン構造における相互インダクタンスは、向かい側のストリップライン構造に駆動電流とは反対方向の電流を誘導する。このことは概して図３に示している。この図３は第１ストリップラインと第２ストリップライン３０とに関連する非常に概略的な電気回路図を提供する。
【００１８】
この例では、信号２２が第１ストリップライン２０の中を伝送される。第２ストリップライン３０が近接することと、それらの間の相互インダクタンス（Ｌｍ）とによって、信号２２と反対方向の電流が第２ストリップライン３０に誘導される。当業者はこれらの誘導電流をストリップライン構造自体の設計との関連で検討するのが一般的であろうが、電源プレーンとグラウンドプレーンの両方の誘導電流に関して同様の検討を行うことで、それらの表面にも同様に不要な電流が生成される可能性があることを発見した。
【００１９】
図４にもっともうまく描かれているように、信号が伝送されるとき、第１ストリップライン２０と第２ストリップライン３０の様々な表面に電流密度が生成されるのが一般的である。理解できるであろうが、これらの電流密度は第１ストリップライン２０の側面部または縁部分２４と２６および第２ストリップライン３０の側面部または縁部分３４と３６で最も高い。しかしながら、意義深いことに、顕著な表面電流は電源プレーン１４のうち第１ストリップライン２０と第２ストリップライン３０の真上の位置で高くなっている。具体的には、電源プレーン１４のうち第１ストリップライン２０の上に位置する部分１３と、第２ストリップライン３０の上に位置する部分１５とは、両方とも誘導電流密度を有することになる。
【００２０】
繰り返すが、伝送路損失をさらに低減させるため、電源プレーン１４の効果が信号伝送効率に悪影響を与えうることを発見した。より具体的には、上述した電流密度の存在と電源プレーンの表面の状態とを考慮する場合、これらの表面構造を適切に調整することによって、伝送路損失を著しく低減させられるということを発見した。概して言えば、ざらざらとした損失の多い電源プレーン面を有することによって誘導電流の影響が大きくなるので、伝送路効率を同じように低減させる結果となる。
【００２１】
図５は電源プレーン１４の一実施例の高倍率で拡大した表面を概略的に示す。この実施例において、その表面は多数のこぶを含む。特定の表面の使用可能なモデルを提供するため、それぞれのこぶが半径「ａ」の球形であると仮定する。さらに、こぶの密度はＮ個のこぶが面積「Ａ」内に存在するものとしてモデル化する。有限導電率境界（finite conductivity boundary）という既知の考え方を利用し、一実施例として表面は導電率が３Ｅ７  Ｓ／ｍの銅プレーンであるとしてモデル化する。この実施例では、面積比（Ｓｒ）を次のように求める。
Sr = 4*Pi*a^2*N/A
【００２２】
損失が多くざらざらとした電源プレーンをモデル化するため、こぶの半径が２μｍであると仮定すると、Ｓｒ＝２．９となる。これにより、損失が多くざらざらとした電源プレーンの使用可能なモデルを提供することができたので、この表面の効果についてさらなる検討が可能となる。
【００２３】
当業者であればよく理解できるように、ストリップライン構造２０、３０とグラウンドプレーン１２と電源プレーン１４との間の間隔は、ＰＣＢの様々な動作パラメーターに影響を与える可能性がある。とはいえＰＣＢの製造業者はまた、その間隔を変更するには、これらの所望の距離とするために様々な誘電材料の厚さを増す必要があるということも認識している。当然ながら、厚さを増すとその分だけ追加の原材料を必要とし、また基板構造全体に影響を与える可能性もある。このことは、ＰＣＢが多数の層を含む場合に特に該当する。
【００２４】
図６には、ストリップラインの誘電体厚を変化させたときの影響を概略的に示す。より具体的には、グラフ６００はコア１６と誘電体層１８の厚さを変化させたときのストリップライン伝送損失を示す。ここでは、基準となる損失を標準的な間隔を用いて求めている。グラフ６０６はある範囲の周波数域にわたって損失を示している。次にベース１６および誘電材料１８の厚さを変更し、同様にして損失を求めた。
●グラフの線６０２は厚さを２ミル増したときのストリップライン損失を示す。
●グラフの線６０４は厚さを１ミル増したときのストリップライン損失を示す。
●グラフの線６０８は厚さを１ミル薄くしたときのストリップライン損失を示す。
●グラフの線６１０は厚さを２ミル薄くしたときのストリップライン損失を示す。
【００２５】
理解できるであろうが、ストリップライン構造における伝送損失はコア１６と誘電体層１８の厚さが変化すると大きく変化し、コア１６と誘電体層が薄くなると、損失は概して大きくなる。
【００２６】
図７を参照すると、類似のグラフ７００が示されているが、この特定の伝送システムは上述した電源プレーンの粗さを考慮したものである。より具体的には、この構造が上述の粗くて損失の多い電源プレーン構造を有するものであると仮定する。そして、この図では、この種の構造に対する伝送損失を求めている。ここでもまた基準となる損失をベース１６と誘電体層１８との間の標準的な間隔を用いて求めている。グラフの線７０６は上述の標準的な間隔を用いたときの周波数域にわたる損失を示す。次にベース１６と誘電体層１８の厚さを変化させた場合に同様にして損失を求めた。
●グラフの線７０２は厚さを２ミル増したときのストリップライン損失を示す。
●グラフの線７０４は厚さを１ミル増したときのストリップライン損失を示す。
●グラフの線７０８は厚さを１ミル薄くしたときのストリップライン損失を示す。
●グラフの線７１０は厚さを２ミル薄くしたときのストリップライン損失を示す。
【００２７】
ここでもやはり同種の変化がみられ、ベース１６と誘電体層１８とを薄くするにつれ損失が大きくなった。概して上で示唆した通りであるが、より少ない材料を用いた薄い基板であることが通常望ましいため、層の厚さとはトレードオフの関係にある。
【００２８】
しかしながらより重要な点として、図６と図７とを比較すると、粗さの考慮がない場合にはストリップライン損失が大きく変化することは明らかである。言い換えれば、粗くて損失の多い電源プレーンを考慮することがストリップライン損失を一様に増大させる原因となることは明らかである。比較のため、各伝送路構造について様々な損失測定値を７ギガヘルツと１６ギガヘルツとで得た。計算すると、これらの値は次のようになる。
2018093203.tif 000003
【００２９】
上で概説したように、電源プレーンの面の粗さを減らすことによりストリップライン伝送損失に対し予想もしなかった好影響を与えることがある。このように、一定レベルで粗さを減らすことが望ましく、これによってさらに効率的で再現性があり信頼性のある伝送構造を獲得することができる。実施例によっては、電源プレーンの表面粗さを３０％から５０％減らすことが効果的であることがわかった。このように電源プレーンの表面粗さを減らすことで、伝送損失を大きく低減させることができた。理解できるであろうが、実施例によっては１ミクロン未満の表面粗さ（多くの場合ＲｚまたはＲｒｍｓとして測定される）を有する場合もある。当業者であれば理解できることであるが、実際の表面粗さの測定値と計算した低減値とが多数の特性に応じて変化する可能性がある。
【００３０】
ＰＣＢの損失を低減するための現在の手法では、高価な低損失誘電材料をなめらかな銅箔と併せて採用することで、安定した高速設計に必要となる十分な設計余裕度を実現している。新奇な材料を用いて必要なシステムの設計余裕度を実現する必要がある場合もあるかもしれないが、粗さを低減した銅の電源プレーンを採用することで、積み重ねた基板全体の設計にさらに大きな自由度を与えることができる。粗さを低減した箔を使用すると、隣接する信号層により近い位置に電源プレーンを配置することができ、その結果、これらの影響を受ける層の全体の損失を低減した、より薄い基板とすることができる。さらに、この手法によって、完全に挿入損失となる限界仕様に行き当たるまでより長い配線やより安価な材料を採用できるようになり、全体の電気的な余裕を大きくすることができる。
【００３１】
望ましい実施例の設計思想は想定外の部品に適用される手法を利用している。ＰＣＢ設計で見過ごされている領域（電源プレーンおよびグラウンドプレーン）に対し、信号損失を改善するための銅箔の平坦化を適用することで、同様の目的を達成することができる。これは、製造業者が既存の基板技術や加工法を活用し、隣接する（ストリップライン伝送のための）電源プレーンやグラウンドプレーンに対して新規な修正を施すことによってストリップライン層における損失を低減することができるという戦略的な着想である。この手法を今日の基板に用いると、設計とシミュレーションの両段階でさらに密着して積み重ねることができるため、基板を薄くしつつも同じ損失特性を得ることができる。そのような変更に必要な費用は、ＲＴＦの粗い銅箔とＨＶＬＰのなめらかな銅（または他の圧延銅などの平坦化工程）との差が関係することになる。すなわち既存の高速基板に対して、その費用の差が基板費用全体のかなり小さな割合となるほうがよい。この損失低減のためのアプローチは発想として少し難解で直感的ではなく、それ自体はまだ実施されてこなかった。一般的に基板設計は信号に基づく金属粗さによる損失しか重視しておらず、隣接する電源構造およびグラウンド構造におけるざらざらとした銅材料への磁気結合による損失については重要視していない。
【００３２】
以上、本願発明の様々な実施例について、その詳細を示すことや当業者が本願発明を実施し利用できるようにすることを目的として説明してきた。多くの変更および修正が当業者にとって直ちに明らかとなるため、開示した実施例の詳細および特徴は限定することを意図していない。すなわち、本開示の範囲は広義に解釈されることを意図し、添付した請求の範囲とその法律上の均等物の趣旨の範囲内のすべての変形および修正を含むことを意図する。
【図１】
2018093203.tif 000004
【図２】
2018093203.tif 000005
【図３】
2018093203.tif 000006
【図４】
2018093203.tif 000007
【図５】
2018093203.tif 000008
【図６】
2018093203.tif 000009
【図７】
2018093203.tif 000010
【外国語明細書】
2018093203000001.pdf
2018093203000002.pdf
2018093203000003.pdf
2018093203000004.pdf