(57)【要約】【課題】駆動ＩＣ側の制御レジスタのリフレッシュ動作を、マイクロコンピュータの処理負担を軽減して実行できる電子制御装置を提供する。【解決手段】ＡＳＩＣ３に、制御レジスタ１２に格納されている制御データをリフレッシュするためのトリガ信号を一定周期で発生させるリフレッシュタイマ１５を備え、前記トリガ信号が発生するとマイコン２に割込み信号を出力する。そして、マイコン２は、前記割込み信号が入力されると、リフレッシュ対象となる制御データについて、ＲＯＭ５に記憶されているデータに基づき再度演算処理を行い、その処理結果である制御データを制御レジスタ１２に上書きしてリフレッシュ動作を行う。【選択図】図１
2018128771.tif 000002
【特許請求の範囲】
【請求項１】
イベントの発生に応じて不揮発性メモリに記憶されているデータに基づき負荷の駆動を制御するため演算処理を行い、その処理結果である制御データをデータレジスタに格納するマイクロコンピュータ（２）と、
前記制御データに基づいて負荷を駆動する駆動ＩＣ（３）とを備え、
前記駆動ＩＣは、前記マイクロコンピュータと通信を行う通信部（１１）と、
この通信部を介して前記マイクロコンピュータにより制御データの書込みが行われる制御レジスタ（１２）と、
この制御レジスタに格納されているデータをリフレッシュするためのトリガ信号を一定周期で発生させるリフレッシュタイマ（１５）とを備え、
前記トリガ信号が発生すると、前記マイクロコンピュータに割込み信号を出力し、
前記マイクロコンピュータは、前記割込み信号が入力されると、リフレッシュ対象となる制御データについて再度演算処理を行い、その処理結果である制御データを前記駆動ＩＣの制御レジスタに上書きすることでリフレッシュ動作を行う電子制御装置。
【請求項２】
前記マイクロコンピュータは、前記イベントの発生に応じた演算処理を行うと、その処理結果である制御データを前記制御レジスタに書込む際に、前記制御データを除いて前記データレジスタに保持されている制御データについても再度演算処理を行い、その処理結果も、全て前記制御レジスタに上書きする請求項１記載の電子制御装置。
【請求項３】
前記リフレッシュタイマの周期は、１秒以上に設定されている請求項１又は２記載の電子制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イベントの発生に応じて負荷の駆動を制御するための制御データを演算するマイクロコンピュータと、前記制御データに基づいて負荷を駆動する駆動ＩＣとを備える電子制御装置に関する。
【背景技術】
【０００２】
例えば車両に搭載されるボデーＥＣＵ（Electronic Control Unit）のような電子制御装置を構成するマイクロコンピュータは、ドライバの運転操作に伴い入力される情報を処理することで、車室内の照明やカーエアコンのサーボモータ，リレースイッチ等の負荷を制御している。一般に、ＥＣＵは、汎用部品であるマイコンと、アプリケーションに応じた周辺機能を実行するように製造された駆動ＩＣであるＡＳ（Application Specific）ＩＣとの組み合わせで構成される。そして、マイコンは、前記情報の処理結果である制御データを、例えば通信インターフェイスを介してＡＳＩＣ内部の制御レジスタに書き込むことで、負荷の駆動を制御する。
【０００３】
ところで、車両用のＥＣＵはノイズが多い環境下で動作することから、ＡＳＩＣ側レジスタにデータ化けが発生することを考慮して、レジスタ値を一定周期毎に更新するリフレッシュ処理を行うものがある（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５３０５０７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
マイコンがリフレッシュ処理を行うためには、そのために用意したタスクを一定周期で実行する必要があり、ソフトウェアの処理負担が重くなるという問題がある。
本発明は上記事情に鑑みてなされたものであり、その目的は、駆動ＩＣ側の制御レジスタのリフレッシュ動作を、マイクロコンピュータの処理負担を軽減して実行できる電子制御装置を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１記載の電子制御装置によれば、駆動ＩＣは、制御レジスタに格納されているデータをリフレッシュするためのトリガ信号を一定周期で発生させるリフレッシュタイマを備え、前記トリガ信号が発生するとマイクロコンピュータに割込み信号を出力する。そして、マイクロコンピュータは、前記割込み信号が入力されると、リフレッシュ対象となる制御データについて、不揮発性メモリに記憶されているデータに基づき再度演算処理を行い、その処理結果である制御データを駆動ＩＣの制御レジスタに上書きしてリフレッシュ動作を行う。
【０００７】
このように構成すれば、マイクロコンピュータは、リフレッシュ動作を実行するタイミングを管理するためのタスクを、自ら実行する必要が無くなる。したがって、マイクロコンピュータにおけるソフトウェアの処理負担を大きく軽減できる。
【図面の簡単な説明】
【０００８】
【図１】一実施形態であり、ＥＣＵの構成を示す機能ブロック図
【図２】リフレッシュ動作を示すタイミングチャート
【図３】従来のリフレッシュ動作の一例を示すタイミングチャート
【発明を実施するための形態】
【０００９】
以下、一実施形態について図面を参照して説明する。図１に示すように、本実施形態のＥＣＵ１は、マイクロコンピュータ２とＡＳＩＣ３とを備えている。マイコン２は、ＣＰＵ４，ＲＯＭ５，ＩＮＴ制御部６及びＳＰＩ（Serial Peripheral Interface）７を備えている。不揮発性メモリであるＲＯＭ５には、ＣＰＵ４の制御プログラムや、演算処理に用いられるデータ等が記憶されている。ＩＮＴ制御部６は、ポート８を介して入力される、前述したようなドライバによる運転操作に伴う外部からの入力状態の変化などのイベント（１）や、ＡＳＩＣ３がマイコン２に対して発生させる割込みを制御する。
【００１０】
ＳＰＩ７は、マイコン２がＡＳＩＣ３とシリアル通信を行うためのインターフェイスであり、ＡＳＩＣ３が備えるＳＰＩ１１に接続されている。ＳＰＩ７は、ＳＰＩ１１にクロック信号を送信し、互いのＳＤＯ，ＳＤＩによりデータを送信，受信する。また、ＳＰＩ７は、ＳＰＩ１１に対してローアクティブのチップセレクト信号ＣＳを送信する。
【００１１】
ＡＳＩＣ３は、制御レジスタ１２，駆動回路１３，異常検出回路１４及びリフレッシュタイマ１５を備えている。制御レジスタ１２には、マイコン２のＣＰＵ４により、ＳＰ１７及び１１を介して、アドレスＡ０〜ＡＮに例えば８ビットの制御データが書き込まれる。駆動回路１３は、制御レジスタ１２に書き込まれた制御データに応じて、ＡＳＩＣ３に接続される外部素子１６を駆動する。外部素子１６は例えばパワーＭＯＳＦＥＴやＩＧＢＴ等の半導体スイッチング素子であり、駆動回路１３は、例えば制御データにより決定されるデューティに応じて、外部素子１６にＰＷＭ信号を出力する。
【００１２】
異常検出回路１４は、外部素子１６に発生する例えば過電流や過昇温等の異常を検出すると異常検出信号をＯＲゲート１７に出力し、イベント（２）を発生させる。また、前記異常検出信号は駆動回路１３に停止信号として与えられる。駆動回路１３は、停止信号が入力されると外部素子１６に対する駆動信号の出力を停止させる。
【００１３】
リフレッシュタイマ１５は、マイコン２に制御レジスタ１２に対するリフレッシュ動作を実行させるための周期を計時するタイマであり、その周期は例えば数秒〜数十秒等に設定される。リフレッシュタイマ１５は、一定周期毎にトリガ信号をモノパルスとしてＯＲゲート１７に出力する。ＯＲゲート１７の出力信号は、マイコン２に対する割込み信号となる。また、リフレッシュタイマ１５は、ＳＰＩ１１に入力されるチップセレクト信号ＣＳがアクティブになるとリセットされる。
【００１４】
次に、本実施形態の作用について説明する。図２に示すように、ＣＰＵ４は、イベント（１）が発生するとＲＯＭ５より読み出したデータを用いて演算処理を行い、その演算結果である制御データを、ＳＰＩ７を介してＡＳＩＣ３の制御レジスタ１２に書き込んで更新する。この時、例えば更新対象のアドレスがＡ１であっても、ＣＰＵ４は、その他のアドレスＡ０，Ａ２〜ＡＮの制御データも再度演算してから上書きして更新することで、制御レジスタ１２に格納されている全てのデータをリフレッシュする。またこの時、ＳＰＩ１１へのチップセレクト信号ＣＳがアクティブになることで、リフレッシュタイマ１５がリセットされる。
【００１５】
また、ＣＰＵ４はイベント（２）が発生した場合も、イベント（１）が発生した場合と同様にリフレッシュ動作を行う。イベント（２）が発生すると、前述したように、異常検出回路１４が異常検出信号を出力することで駆動回路１３の動作を停止させる。尚、図示はしないが、ＡＳＩＣ３には、異常が検出された際にその状態を格納するための異常検出レジスタが設けられている。したがって、ＣＰＵ４は、ＳＰＩ通信を介して異常検出レジスタを参照することで、異常発生の有無を確認できる。そして、外部素子１６の異常状態が解除されると、異常検出回路１４は異常検出信号の出力を停止するので、駆動回路１３は動作を再開する。この時、異常検出レジスタのステータスはクリアされる。
【００１６】
図３は比較のため、リフレッシュ動作の管理を全てマイコン側で行う場合の一例を示している。この場合、ＣＰＵがそのために定期タスクを実行する。イベント（１），（２）の発生タイミングに応じてＣＰＵが演算を行い制御データが更新されても、制御レジスタの更新は定期タスクによる数１００ｍ秒程度の更新タイミングに従って行われる。このため、制御レジスタの更新タイミングが遅延すると共に、ＣＰＵ側の処理負担が過大となっている。
【００１７】
以上のように本実施形態によれば、ＡＳＩＣ３に、制御レジスタ１２に格納されている制御データをリフレッシュするためのトリガ信号を一定周期で発生させるリフレッシュタイマ１５を備え、前記トリガ信号が発生するとマイコン２に割込み信号を出力する。そして、マイコン２は、前記割込み信号が入力されると、リフレッシュ対象となる制御データについて、ＲＯＭ５に記憶されているデータに基づき再度演算処理を行い、その処理結果である制御データを制御レジスタ１２に上書きしてリフレッシュ動作を行う。
【００１８】
このように構成すれば、マイコン２は、リフレッシュ動作を実行するタイミングを管理するためのタスクを、自ら実行する必要が無くなる。したがって、マイコン２におけるソフトウェアの処理負担を大きく軽減できる。
【００１９】
また、マイコン２のＣＰＵ４は、イベントの発生に応じた演算処理を行うと、その処理結果である制御データを御レジスタ１２に書込む際に、前記制御データを除いて自身のデータレジスタに保持されている制御データについても再度演算処理を行い、その処理結果も、全て制御レジスタ１２に上書きしてリフレッシュする。これにより、特定の制御データを更新するタイミングでもリフレッシュ動作を行うことができる。更に、リフレッシュタイマ１５の周期を１秒以上に設定することで、リフレッシュ動作の実行頻度を従来よりも低下させ、ＣＰＵ４の処理負担を軽減できる。
【００２０】
（その他の実施形態）
リフレッシュタイマ１５により設定するリフレッシュ動作の周期は、例えば１秒以上に設定しても良いし、１秒未満に設定しても良い。
イベントの発生時には、その際に更新された制御データのみを制御レジスタ１２に書き込んでも良い。
通信インターフェイスは、ＳＰＩに限ることはない。
【００２１】
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
【符号の説明】
【００２２】
図面中、１はＥＣＵ、２はマイクロコンピュータ、３はＡＳＩＣ、４はＣＰＵ、５はＲＯＭ、７及び１１はＳＰＩ、１２は制御レジスタ、１５はリフレッシュタイマを示す。
【図１】
2018128771.tif 000003
【図２】
2018128771.tif 000004
【図３】
2018128771.tif 000005