(57)【要約】【課題】本開示は、複合されたMIMおよびMOM構造を有する相補型バックエンドオブライン(BEOL)キャパシタ(CBC)構造を記載する。複合構造は、静電容量密度を増加させる。【解決手段】相補型バックエンドオブライン(BEOL)キャパシタ(CBC)構造は、金属酸化物金属(MOM)キャパシタ構造を含む。MOMキャパシタ構造は、集積回路(IC)デバイスの相互接続スタックの第1の上位相互接続層に結合される。MOMキャパシタ構造は、相互接続スタックの少なくとも1つの下位相互接続層を含む。CBC構造は、MOMキャパシタ構造に結合された相互接続スタックの第2の上位相互接続層も含み得る。CBC構造は、第1の上位相互接続層と第2の上位相互接続層との間に少なくとも1つの金属絶縁体金属(MIM)キャパシタ層も含む。さらに、CBC構造は、MOMキャパシタ構造に結合されたMIMキャパシタ構造を含むこともできる。【選択図】図４
2018093232.tif 000002
【特許請求の範囲】
【請求項１】
金属酸化物金属（ＭＯＭ）キャパシタ構造であって、前記ＭＯＭキャパシタ構造の上位レイヤが集積回路（ＩＣ）デバイスの相互接続スタックの第１の上位相互接続層であり、前記ＭＯＭキャパシタ構造は前記相互接続スタックの少なくとも１つの下位相互接続層を備え、前記ＭＯＭキャパシタ構造は異なる極性の横方向に配置された導電性フィンガを備える、ＭＯＭキャパシタ構造と、
前記ＭＯＭキャパシタ構造に結合された前記相互接続スタックの第２の上位相互接続層と、
前記第１の上位相互接続層と前記第２の上位相互接続層との間の少なくとも１つの金属絶縁体金属（ＭＩＭ）キャパシタ層と、
前記ＭＯＭキャパシタ構造に結合されたＭＩＭキャパシタ構造であり、前記第１の上位相互接続層の一部のみから成る第１のキャパシタプレートと、前記少なくとも１つのＭＩＭキャパシタ層の少なくとも一部を含む第２のキャパシタプレートとを備えるＭＩＭキャパシタ構造と、
前記相互接続スタックの前記第１の上位相互接続層と前記第２の上位相互接続層との間の追加のＭＩＭキャパシタ構造であって、前記追加のＭＩＭキャパシタ構造が、第１のキャパシタプレートと、誘電体層と、第２のキャパシタプレートとしての前記ＭＩＭキャパシタ構造の前記第２のキャパシタプレートとを備え、前記追加のＭＩＭキャパシタ構造の前記誘電体層は、前記追加のＭＩＭキャパシタ構造の第１のキャパシタプレートと前記追加のＭＩＭキャパシタ構造の第２のキャパシタプレートとの間の、前記追加のＭＩＭキャパシタ構造の第２のキャパシタプレートの表面全体に形成されている、追加のＭＩＭキャパシタ構造と、
を備え、
前記ＭＩＭキャパシタ構造の第１のキャパシタプレートと、前記ＭＩＭキャパシタ構造の第２のキャパシタプレートとが物理的に接続されていない、キャパシタ。
【請求項２】
前記第２の上位相互接続層の第１の部分が前記追加のＭＩＭキャパシタ構造の前記第１のキャパシタプレートに結合され、前記第２の上位相互接続層の第２の部分が前記追加のＭＩＭキャパシタ構造の前記第２のキャパシタプレートに結合される、請求項１に記載のキャパシタ。
【請求項３】
セルフォン、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、ポータブルデータユニット、および／または固定位置データユニットに組み込まれる、請求項１に記載のキャパシタ。
【請求項４】
キャパシタの作製方法であって、
集積回路（ＩＣ）デバイスの相互接続スタックの下位相互接続層内に、異なる極性の横方向に配置された導電性フィンガを備える金属酸化物金属（ＭＯＭ）キャパシタ構造を形成するステップであって、前記ＭＯＭキャパシタ構造の上位レイヤが第１の上位相互接続層である、ステップと、
前記相互接続スタックの前記第１の上位相互接続層と第２の上位相互接続層との間に少なくとも１つの金属絶縁体金属（ＭＩＭ）キャパシタ層を堆積するステップと、
前記ＭＯＭキャパシタ構造に結合されたＭＩＭキャパシタ構造を形成するステップであり、前記ＭＩＭキャパシタ構造が、前記第１の上位相互接続層の一部のみから成る第１のキャパシタプレートと、前記少なくとも１つのＭＩＭキャパシタ層の少なくとも一部を含む第２のキャパシタプレートとを備える、ステップと、
前記相互接続スタックの前記第１の上位相互接続層と前記第２の上位相互接続層との間の追加のＭＩＭキャパシタ構造を作製するステップであって、前記追加のＭＩＭキャパシタ構造が、第１のキャパシタプレートと、誘電体層と、第２のキャパシタプレートとしての前記ＭＩＭキャパシタ構造の前記第２のキャパシタプレートとを備え、前記追加のＭＩＭキャパシタ構造の前記誘電体層は、前記追加のＭＩＭキャパシタ構造の第１のキャパシタプレートと前記追加のＭＩＭキャパシタ構造の第２のキャパシタプレートとの間の、前記追加のＭＩＭキャパシタ構造の第２のキャパシタプレートの表面全体に形成されている、ステップと、
を含み、
前記ＭＩＭキャパシタ構造の第１のキャパシタプレートと、前記ＭＩＭキャパシタ構造の第２のキャパシタプレートとが物理的に接続されていない、キャパシタの作製方法。
【請求項５】
前記第２の上位相互接続層の第１の部分を前記追加のＭＩＭキャパシタ構造の前記第１のキャパシタプレートに結合するステップと、
前記第２の上位相互接続層の第２の部分を前記追加のＭＩＭキャパシタ構造の前記第２のキャパシタプレートに結合するステップと
をさらに含む、請求項４に記載の方法。
【請求項６】
セルフォン、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、ポータブルデータユニット、および／または固定位置データユニットに前記キャパシタを組み込むステップをさらに含む、請求項４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般に、キャパシタに関する。より詳細には、本開示は、異なる導電性相互接続層から金属酸化物金属(MOM)キャパシタおよび1つまたは複数の金属絶縁体金属(MIM)キャパシタを結合する相補型バックエンドオブライン(BEOL)キャパシタ構造に関する。
【背景技術】
【０００２】
キャパシタは、集積回路において広く使用されている。図1は、相互接続スタック110を含む集積回路(IC)デバイス100の断面を示すブロック図である。ICデバイス100の相互接続スタック110は、半導体基板(たとえば、シリコンウエハ)102上の複数の導電性相互接続層(M1、…、M9、M10)を含む。半導体基板102は、金属酸化物金属(MOM)キャパシタ130を支持する。この例では、第1のMOMキャパシタ130Aは、M3およびM4の相互接続層において形成され、第2のMOMキャパシタ130Bは、M5およびM6の相互接続層において形成される。MOMキャパシタ130(130Aおよび130B)は、相互接続スタック110の導電性相互接続層(M3およびM4/M5およびM6)を使用して異なる極性の横方向の導電性フィンガから形成される。誘電体(図示せず)は、導電性フィンガの間に設けられている。
【０００３】
この例では、MOMキャパシタ130は、相互接続スタック110の下位導電性相互接続層(たとえばM1〜M6)内で形成される。相互接続スタック110の下位導電性相互接続層は、より小さい相互接続幅および空間を有する。たとえば、導電性相互接続層M3およびM4の寸法は、導電性相互接続層M5およびM6の寸法の半分のサイズである。同様に、導電性相互接続層M1およびM2の寸法は、導電性相互接続層M3およびM4の寸法の半分のサイズである。下位導電性相互接続層の小さい相互接続幅および空間は、増加した静電容量密度を有するMOMキャパシタの形成を可能にする。
【０００４】
図1に示すように、MOMキャパシタ130は、導電性相互接続(たとえば、配線ラインおよびビア)の標準金属化によって形成されるフィンガの間に横方向(イントラ層)の容量結合140を使用する。MOMキャパシタ130内の横方向の結合140は、平行な垂直プレートキャパシタの垂直結合と比較されると、向上した整合特性を提供する。MOMキャパシタ130の向上した整合特性は、相互接続スタック110内の横方向の寸法の向上したプロセス制御の結果である。対照的に、導電性相互接続の垂直の寸法のプロセス制御および相互接続スタック110内の誘電層厚は、小さい値の静電容量を提供するために、あまり正確ではない。
【０００５】
高密度静電容量を作製することは、かなり困難になっている。したがって、将来のプロセス技術でMOMキャパシタのみを使用することは、ICデバイスに高密度静電容量を提供するには不十分であり得る。
【０００６】
バックエンドオブライン(BEOL)層における金属絶縁体金属(MIM)キャパシタが提案されている。MIMキャパシタは、垂直プレート間結合(vertical plate to plate coupling)を使用する。しかしながら、この解決策は、増加したキャパシタ密度を達成するために、追加のマスク、ならびにhigh-K(HiK)酸化物堆積プロセスを伴う。さらに、MIMキャパシタは、一般に、相互接続スタック110の上位導電性相互接続層(たとえばM9およびM10)間で形成される。
【発明の概要】
【課題を解決するための手段】
【０００７】
本開示は、複合されたMIMおよびMOM構造を有する相補型バックエンドオブライン(BEOL)キャパシタ(CBC)構造を記載する。複合構造は、静電容量密度を増加させる。
【０００８】
本開示の一態様では、相補型バックエンドオブライン(BEOL)キャパシタ(CBC)構造は、集積回路(IC)デバイスの相互接続スタックの第1の上位相互接続層に結合された金属酸化物金属(MOM)キャパシタ構造を有する。MOMキャパシタ構造は、相互接続スタックの少なくとも1つの下位相互接続層を含む。CBC構造は、MOMキャパシタ構造に結合された相互接続スタックの第2の上位相互接続層も含み得る。CBC構造は、第1の上位相互接続層と第2の上位相互接続層との間に少なくとも1つの金属絶縁体金属(MIM)キャパシタ層も含む。さらに、CBC構造は、MOMキャパシタ構造に結合されたMIMキャパシタ構造を含むこともできる。MIMキャパシタ構造は、第1の上位相互接続層の少なくとも一部を有する第1のキャパシタプレートと、MIMキャパシタ層の少なくとも一部を有する第2のキャパシタプレートとを含む。
【０００９】
本開示の別の態様によれば、相補型バックエンドオブライン(BEOL)キャパシタ(CBC)構造を作製するための方法が記載されている。方法は、集積回路(IC)デバイスの相互接続スタックの下位相互接続層内に金属酸化物金属(MOM)キャパシタ構造を形成するステップを含む。方法は、相互接続スタックの第1の上位相互接続層と第2の上位相互接続層との間に少なくとも1つの金属絶縁体金属(MIM)キャパシタ層を堆積するステップも含む。方法は、MOMキャパシタ構造に結合されたMIMキャパシタ構造を形成するステップをさらに含む。MIMキャパシタ構造は、第1の上位相互接続層の少なくとも一部を有する第1のキャパシタプレートと、MIMキャパシタ層の少なくとも一部を有する第2のキャパシタプレートとを含む。
【００１０】
本開示のさらなる態様では、相補型バックエンドオブライン(BEOL)キャパシタ(CBC)構造が記載されている。CBC構造は、集積回路(IC)デバイスの相互接続スタックの第1の上位相互接続層に結合された電荷を記憶するための手段を含む。電荷記憶手段は、相互接続スタックの少なくとも1つの下位相互接続層を含む。CBC構造は、電荷記憶手段に結合された相互接続スタックの第2の上位相互接続層も含み得る。CBC構造は、第1の上位相互接続層と第2の上位相互接続層との間に少なくとも1つの金属絶縁体金属(MIM)キャパシタ層も含む。さらに、CBC構造は、MOMキャパシタ構造に結合されたMIMキャパシタ構造を含むこともできる。MIMキャパシタ構造は、第1の上位相互接続層の少なくとも一部としての第1のキャパシタプレートと、MIMキャパシタ層の少なくとも一部として第2のキャパシタプレートとを含む。
【００１１】
上記は、続く詳細な説明がより良く理解され得るように、本開示の特徴および技術的な利点を、かなり広く概説したものである。本開示のさらなる特徴および利点について以下で説明する。本開示と同じ目的を実行するための他の構造を修正または設計するための基礎として、本開示が容易に利用され得ることを当業者は諒解されたい。そのような等価な構成は、添付の特許請求の範囲に記載される本開示の教示から逸脱しないことも当業者は認識されたい。本開示の特色をなすと思われる新規の特徴は、その組成と動作方法の両方について、さらなる目的および利点とともに、後続の記述を添付の図との関連で考慮したときによりよく理解されるであろう。しかしながら、図の各々は、例示および説明のみを目的として提供され、本開示の限定を定義するものとして意図されないことを明白に理解されたい。
【００１２】
本開示の特徴、性質、および利点は、以下に記載する詳細な説明を図面とともに読むとき、より明らかになるであろう。
【図面の簡単な説明】
【００１３】
【図１】従来の金属酸化物金属(MOM)キャパシタ構造を含む相互接続スタックを含む集積回路(IC)デバイスを示すブロック図である。
【図２】本開示の一態様による、相補型バックエンドオブライン(BEOL)キャパシタ構造を含む集積回路(IC)デバイスを示す断面図である。
【図３】本開示の別の態様による、相補型バックエンドオブライン(BEOL)キャパシタ構造を含む集積回路(IC)デバイスを示す断面図である。
【図４】本開示のさらなる態様による、相補型バックエンドオブライン(BEOL)キャパシタ構造を含む集積回路(IC)デバイスを示す断面図である。
【図５】本開示の別の態様による、相補型バックエンドオブライン(BEOL)キャパシタ構造を含む集積回路(IC)デバイスを示す断面図である。
【図６】本開示の追加の態様による、相補型バックエンドオブライン(BEOL)キャパシタ構造を含む集積回路(IC)デバイスを示す断面図である。
【図７】本開示の一態様による、相補型バックエンドオブライン(MOL)キャパシタを作製するための方法を示す図である。
【図８】本開示の一態様を有利に利用できる、例示的なワイヤレス通信システムを示す図である。
【発明を実施するための形態】
【００１４】
添付の図面に関して以下に記載する詳細な説明は、様々な構成の説明として意図されており、本明細書に記載される概念が実施され得る唯一の構成を表すことを意図していない。詳細な説明は、様々な概念の完全な理解を与えるための具体的な詳細を含む。しかしながら、これらの概念はこれらの具体的な詳細がなくても実行され得ることが、当業者には明らかであろう。場合によっては、そのような概念を曖昧にするのを回避するために、よく知られている構造および構成要素はブロック図の形式で示されている。本明細書の説明では、「および/または」という用語の使用は、「包含的論理和」を表すことを意図し、「または」という用語の使用は、「排他的論理和」を表すことを意図する。
【００１５】
本開示の一態様は、相補型バックエンドオブライン(BEOL)キャパシタ(CBC)構造を記載する。一構成では、CBC構造は、金属酸化物金属(MOM)キャパシタ構造および1つまたは複数の金属絶縁体金属(MIM)キャパシタ構造を結合する。異なる導電性相互接続層からMOMキャパシタ構造をMIMキャパシタ構造と結合することは、増加した静電容量面密度を有する相補型BEOLキャパシタ構造を提供する。この構成では、相補型BEOLキャパシタ構造は、MOMキャパシタ構造の導電性フィンガの横方向の結合をMIMキャパシタ構造の平行プレートの垂直結合と結合する。相補型BEOLキャパシタ構造は、相互接続スタックの異なる導電性相互接続層からキャパシタ構造を結合することによって、増加したキャパシタ面密度を呈する。この構成では、ICデバイスの相互接続スタックは、複数の導電性相互接続層(たとえば、導電層M1〜M10)を含む。MOMキャパシタ構造は従来のプロセスを使用して形成され得るが、この構成では、MIMキャパシタを形成するためのプロセスは、相補型BEOLキャパシタ構造を形成するために変えられる。
【００１６】
MIMキャパシタ構造は、相互接続スタック(たとえば、M9およびM10)の上位相互接続層の間に形成され得る。一構成では、MIMキャパシタの上部/下部プレートと上部/下部プレートのすぐ下にある上位導電性相互接続層のうちの1つとの間にMIMキャパシタ構造を形成するために、MIMキャパシタの上部プレートまたは下部プレートのうちの単一のものが使用される。特に、本開示の一態様は、たとえば、図2に示すように、相補型BEOLキャパシタ構造を形成するために、MIMキャパシタ構造をMOMキャパシタ構造の正および負のノードに結合する。MIMキャパシタ構造のプレートとしての相互接続スタックの上位相互接続層のうちの1つの使用は、簡略化された作製プロセスを可能にする。MIMキャパシタの作製は、このようにして、MIMキャパシタのプレートのうちの1つを作製するための追加の堆積およびマスクを回避する。すなわち、MIMキャパシタ構造は、たとえば、図2に示すように、単一のMIMキャパシタプレートと隣接する上位相互接続層との間に形成される。
【００１７】
図2は、本開示の一態様による、相補型バックエンドオブライン(BEOL)キャパシタ(CBC)構造220を含む集積回路(IC)デバイス200を示す断面図を示す。典型的には、ICデバイス200は、相互接続スタック210を支持する半導体基板(たとえば、シリコンウェハ)102を含む。この構成では、相互接続スタック210は、複数の導電性相互接続層(たとえば、M0〜M10)を含む。導電性相互接続層M0〜M10を参照しながら説明されているが、本開示は、相互接続スタックを含む任意のICデバイスに適用され得、導電性相互接続層の数は、関連のプロセス技術によって決定される。本明細書で説明されるように、「半導体基板」という用語は、ダイシングされたウェハの基板を指すことがあり、または、ダイシングされていないウェハ、すなわちウェハ自体の基板を指すことがある。「金属」という用語は、任意の導電材料または半導体材料とすることができる。
【００１８】
図2では、金属酸化物金属(MOM)キャパシタ構造230は、たとえば、図1に示すように、相互接続スタック110の下位導電性相互接続層(たとえばM1〜M6)内に形成される。この構成では、第1の上位相互接続層212(M9)と第2の上位相互接続層214(M10)との間に金属絶縁体金属(MIM)キャパシタを形成する従来のプロセスが修正される。MIMキャパシタの下部プレート262および上部プレート266を形成するために従来のMIMプロセスを使用するよりむしろ、この構成では、MIMキャパシタ構造250は、上部プレート252、および下部プレートとして第1の上位相互接続層212(たとえば、M9)を含む。すなわち、従来のMIMマスクまたはプロセスは、この位置で、第1の上位相互接続層212と第2の上位相互接続層214との間に形成され得るMIMキャパシタの上部プレートを作製するためのマスクおよび堆積をスキップするように修正される。上部プレート266は、この構成では実際には存在しないので、点線で示される(上部プレート466を有するMIMキャパシタの一例については図6を参照)。
【００１９】
この構成では、MIMキャパシタ構造250の上部プレート252は、従来のMIMプロセスの下部プレートマスクを使用することによって、第1の上位相互接続層212(M9)より上に形成される。随意の誘電体層256は、ビア217を介して第2の上位相互接続層214に結合される、MIMキャパシタ構造250の上部プレート252上に形成される。さらに、第1の上位相互接続層212(M9)は、ビア216を使用して第2の上位相互接続層214(M10)に結合される。
【００２０】
MIMキャパシタ構造250の静電容量密度(C1)は、次のように決定され得る。
【００２１】
MIMキャパシタ構造250の上部プレート252と第1の上位相互接続層212(下部プレート)との間の距離254は、一般に、従来のMIMプロセスに従って50〜100ナノメートルの範囲内である。誘電率(k1)が5に等しく、上部プレート252と第1の上位相互接続層212との間の距離254が50ナノメートルであると仮定すると、MIMキャパシタ構造250の静電容量密度(C1)は、約0.89fF/μm2に等しい。MOMキャパシタ構造230の静電容量密度は、層ごとに約0.78fF/μm2である(28ナノメートルのプロセス技術および下位導電性相互接続層(たとえば、M1〜M6)のうちの1つの90ナノメートルピッチによる細線構成を仮定する)。MIMキャパシタ構造250の静電容量密度(C1)は、言及した細線構成に従って作製されたとき、MOMキャパシタ構造230の1つの下位(またはより細い)層の静電容量密度にほぼ等しい。
【００２２】
図3は、本開示の別の態様による、相補型バックエンドオブライン(BEOL)キャパシタ(CBC)構造320を含む集積回路(IC)デバイス300を示す断面図を示す。一構成では、MIMキャパシタ構造350は、上部プレート358、high-K誘電体層356、および下部プレートとしての第1の上位相互接続層212(たとえば、M9)を含む。この構成では、上部プレート358は、MIMキャパシタの上部プレート366のみを作製するために修正されたMIMプロセスを使用して作製される。すなわち、従来のMIMプロセスは、第1の上位相互接続層212(M9)と第2の上位相互接続層214(M10)との間に形成され得るMIMキャパシタの下部プレートを作製するための堆積およびマスクをスキップするように修正される。さらに、MIMキャパシタ構造350の静電容量密度(C2)を増加させるために、high-K誘電体層356は、上部プレート358に堆積され得る。CBC構造320の静電容量密度は、MIMキャパシタ構造350(C2)およびMOMキャパシタ構造230の結合された平行な静電容量密度を含み得る。
【００２３】
図4は、本開示の別の態様による、相補型バックエンドオブライン(BEOL)キャパシタ(CBC)構造420を含む集積回路(IC)デバイス400を示す断面図を示す。この構成では、第1のMIMキャパシタ構造450は、上部プレート452、および下部プレートとしての第1の上位相互接続層212を含む。すなわち、第1のMIMキャパシタ構造450の下部プレートは、相互接続スタック210の第1の上位相互接続層212(たとえば、M9)に対応する。さらに、第2のMIMキャパシタ構造460は、第1の上部相互接続層212(M9)と第2の上部相互接続層214(M10)との間に形成される。第2のMIMキャパシタ構造460は、下部プレート462、誘電体層464、および上部プレート466を含む。下部プレート462は、ビア416および417を介して第1の上位相互接続層212および第2の上位相互接続層214に結合される。上部プレート466は、ビア418および419を介して第1の上位相互接続層212および第2の上位相互接続層214に結合される。
【００２４】
図4にさらに示すように、第1のMIMキャパシタ構造450および第2のMIMキャパシタ構造460は、上部プレート452および下部プレート462を共有する。すなわち、第2のMIMキャパシタ構造460の下部プレートも、第1のMIMキャパシタ構造450の上部プレート452として機能する。CBC構造420は、第1のMIMキャパシタ構造450(C1)、第2のMIMキャパシタ構造460(C3)、およびMOMキャパシタ構造230の結合された平行な静電容量密度を含むことができる。
【００２５】
図5は、本開示のさらなる態様による、相補型バックエンドオブライン(BEOL)キャパシタ(CBC)構造520を含む集積回路(IC)デバイス500を示す断面図を示す。この構成では、MOMキャパシタ構造530の上位レイヤ532は、相互接続スタック210の第1の上位相互接続層212(M9)である。MOMキャパシタ構造530の上位レイヤ532が平行な導電性フィンガを含むように示されているが、MOMキャパシタ構造530の導電性フィンガが平行、直交、または他の同様のハイブリッド構成で配置され得る。MIMキャパシタ構造550は、下部プレートを提供するために、MOMキャパシタ構造530の上位レイヤ532を共有することができる。この構成では、MIMキャパシタ構造550は、上部プレート558、high-K誘電体層556、および下部プレートとしての第1の上位相互接続層212を含む。
【００２６】
この構成では、上部プレート558は、MIMキャパシタの上部プレート566のみを作製するために修正されたMIMプロセスを使用して作製され得る。すなわち、従来のMIMプロセスは、第1の上位相互接続層212と第2の上位相互接続層214との間に形成されるMIMキャパシタの下部プレートを作製するためのマスクおよび堆積をスキップするように修正される。さらに、MIMキャパシタ構造550の静電容量密度(C2')を増加させるために、high-K誘電体層556は、上部プレート558に堆積され得る。この構成では、MIMキャパシタ構造550の静電容量密度(C2')は、図3のMIMキャパシタ構造350の静電容量密度(C2)未満である。
【００２７】
図6は、本開示の追加の態様による、相補型バックエンドオブライン(BEOL)キャパシタ(CBC)構造620を含む集積回路(IC)デバイス600を示す断面図を示す。この構成では、MIMキャパシタ構造460は、第1の上部相互接続層212と第2の上部相互接続層214との間に形成される。しかしながら、第1の上位相互接続層212は、たとえば、図4に示すように、第1の上位相互接続層212が追加のMIMキャパシタ構造の形成のために下部プレートを提供しないように修正される。この構成では、CBC構造620は、MIMキャパシタ構造460(C3)およびMOMキャパシタ構造230の結合された平行な静電容量密度を含み得る。
【００２８】
図7は、開示の一態様による、相補型バックエンドオブライン(BEOL)キャパシタ(CBC)構造を作製するための方法700を示す。ブロック710で、集積回路(IC)デバイスの相互接続スタックの下位相互接続層内に金属酸化物金属(MOM)キャパシタ構造が形成される。たとえば、図1に示すように、MOMキャパシタ130は、相互接続スタック110の下位導電性相互接続層(たとえばM1〜M6)内で形成される。ブロック712で、1つまたは複数の金属絶縁体金属(MIM)キャパシタ層は、相互接続スタックの第1の上位相互接続層と第2の上位相互接続層との間に堆積される。
【００２９】
たとえば、図2に示すように、第1の上位相互接続層212(M9)と第2の上位相互接続層214(M10)との間にMIMキャパシタを形成する従来のプロセスが修正される。MIMキャパシタの上部プレートおよび下部プレートを形成するために従来のMIMプロセスを使用するよりむしろ、この構成では、下部プレートマスクおよび堆積プロセスは、MIMキャパシタ構造250の第1のキャパシタプレート(上部プレート252)を作製するために使用される。さらに、第1の上位相互接続層212(たとえば、M9)は、MIMキャパシタ構造250の第2のキャパシタプレートを提供する。代替構成では、上部プレート358は、たとえば、図3に示すように、MIMキャパシタの上部プレート366のみを作製するために修正されたMIMプロセスを使用して作製される。すなわち、従来のMIMプロセスは、第1の上位相互接続層212(M9)と第2の上位相互接続層214(M10)との間に形成され得るMIMキャパシタの下部プレートを作製するためのマスクおよび堆積をスキップするように修正される。
【００３０】
再び図7を参照すると、ブロック714で、MOMキャパシタ構造に結合されるMIMキャパシタ構造が形成される。たとえば、図2に示すように、MIMキャパシタ構造250は、第1のキャパシタプレートとして第1の上位相互接続層212の少なくとも一部を含み、第2のキャパシタプレート(上部プレート252)は、修正されたMIM作製プロセスに従って形成された下部キャパシタプレートを含む。たとえば、図2に示すように、従来のMIMキャパシタの上部/下部プレートと上位導電性相互接続層のうちの1つとの間にMIMキャパシタ構造を形成するために、MIMキャパシタの上部プレートまたは下部プレートのうちの単一のものが使用される。特に、本開示の一態様は、たとえば、図2に示すように、CBC構造220を形成するために、MIMキャパシタ構造250をMOMキャパシタ構造230の正および負のノードに結合する。
【００３１】
一構成では、集積回路(IC)デバイスの相補型バックエンドオブライン(BEOL)キャパシタ(CBC)構造は、集積回路(IC)デバイスの相互接続スタックの第1の上位相互接続層に結合された電荷を記憶するための手段を含む。電荷記憶手段は、相互接続スタックの少なくとも1つの下位相互接続層を含む。本開示の一態様では、電荷記憶手段は、電荷記憶手段によって具陳された機能を実行するように構成されたMOMキャパシタ構造230であり得る。CBC構造は、電荷記憶手段に結合された相互接続スタックの第2の上位相互接続層も含み得る。CBC構造は、第1の上位相互接続層と第2の上位相互接続層との間に少なくとも1つの金属絶縁体金属(MIM)キャパシタ層も含む。さらに、CBC構造は、電荷記憶手段に結合されたMIMキャパシタ構造を含む。MIMキャパシタ構造は、第1の上位相互接続層の少なくとも一部を有する第1のキャパシタプレートと、少なくとも1つのMIMキャパシタ層の少なくとも一部を有する第2のキャパシタプレートとを含む。別の態様では、上述の手段は、電荷記憶手段によって具陳された機能を実行するように構成された任意のデバイスであり得る。
【００３２】
図8は、本開示の一態様を有利に利用できる、例示的なワイヤレス通信システム800を示す。説明のために、図8は、3つの遠隔ユニット820、830、850および2つの基地局840を示す。ワイヤレス通信システムは、これよりも多くの遠隔ユニットおよび基地局を有し得ることが認識されよう。遠隔ユニット820、830、および850は、CBC構造825A、825B、825Cを含む。図8は、基地局840から遠隔ユニット820、830、および850への順方向リンク信号880、ならびに、遠隔ユニット820、830、および850から基地局840への逆方向リンク信号890を示す。
【００３３】
図8では、遠隔ユニット820は携帯電話として示され、遠隔ユニット830はポータブルコンピュータとして示され、遠隔ユニット850はワイヤレスローカルループシステム内の固定ロケーション遠隔ユニットとして示されている。たとえば、遠隔ユニットは、セルフォン、ハンドヘルドパーソナル通信システム(PCS)ユニット、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、携帯情報端末などのポータブルデータユニット、またはメータ読取り機器などの固定位置データユニットであり得る。図8は、本開示の教示に従ったCBC構造825A、825B、825Cを利用し得る遠隔ユニットを示すが、本開示は、これらの例示的な示されたユニットには限定されない。たとえば、本開示の態様によるCBC構造は、任意のデバイスにおいて最適に使用することができる。
【００３４】
ファームウェアおよび/またはソフトウェアの実装形態の場合、これらの方法は、本明細書で説明する機能を実行するモジュール(たとえば、プロシージャ、関数など)で実装され得る。命令を有形に具現化するいずれの機械可読媒体も、本明細書で説明する方法を実装する際に使用され得る。たとえば、ソフトウェアコードは、メモリに記憶され、プロセッサユニットによって実行され得る。メモリは、プロセッサユニット内に、または、プロセッサユニット外に実装され得る。本明細書で用いられる「メモリ」という用語は、任意の種類の長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリを指し、いずれかの特定のタイプのメモリもしくはいずれかの特定のメモリ数に限定すべきではなく、また、メモリが記憶される媒体としていずれかの特定のタイプの媒体に限定すべきではない。
【００３５】
本開示およびその利点について詳細に説明してきたが、添付の特許請求の範囲によって規定される本開示の技術から逸脱することなく、本明細書において様々な変更、代用、および改変が行われ得ることを理解されたい。たとえば、「上」および「下」などの関係性の用語が、基板または電子デバイスに関して使用される。もちろん、基板または電子デバイスが反転した場合、上は下に、下は上になる。加えて、横向きの場合、上および下は、基板または電子デバイスの側面を指す場合がある。さらに、本出願の範囲は、本明細書で説明されたプロセス、機械、製造、組成物、手段、方法、およびステップの特定の実施形態に限定されるものではない。当業者が本開示から容易に諒解するように、本明細書で説明された対応する実施形態と実質的に同じ機能を実行するか、または実質的に同じ結果を実現する、現在存在するまたは今後開発されるプロセス、機械、製造、組成物、手段、方法、またはステップが、本開示に従って利用され得る。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、組成物、手段、方法、またはステップをその範囲内に含むことが意図される。
【００３６】
本明細書に記載された方法論は、アプリケーションに依存する様々な手段によって実施され得る。たとえば、これらの方法論は、ハードウェア、ファームウェア、ソフトウェア、またはそれらの任意の組合せで実装され得る。ハードウェア実装形態の場合、各処理ユニットは、本明細書に記載された機能を実行するように設計された、1つまたは複数の特定用途向け集積回路(ASIC)、デジタル信号プロセッサ(DSP)、デジタル信号処理デバイス(DSPD)、プログラマブル論理デバイス(PLD)、フィールドプログラマブルゲートアレイ(FPGA)、プロセッサ、コントローラ、マイクロコントローラ、マイクロプロセッサ、電子デバイス、他の電子ユニット、あるいはそれらの組合せ内で実装されてもよい。
【００３７】
ファームウェアおよび/またはソフトウェアの実装形態の場合、これらの方法は、本明細書で説明する機能を実行するモジュール(たとえば、プロシージャ、関数など)で実装され得る。命令を有形に具現化する任意の機械可読媒体またはコンピュータ可読媒体は、本明細書で説明した方法を実装する際に使用され得る。たとえば、ソフトウェアコードは、メモリに記憶され、プロセッサによって実行され得る。実行中のソフトウェアコードは、プロセッサによって実行される場合、本明細書で提示された異なる態様の教示における様々な方法および機能を実装する動作環境をもたらす。メモリは、プロセッサの内部またはプロセッサの外部に実装されてもよい。本明細書で用いられる「メモリ」という用語は、任意の種類の長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリを指し、いずれかの特定のタイプのメモリもしくはいずれかの特定のメモリ数に限定すべきではなく、また、メモリが記憶される媒体としていずれかの特定のタイプの媒体に限定すべきではない。
【００３８】
本明細書で説明する方法および機能を定義するソフトウェアコードを記憶する機械可読媒体またはコンピュータ可読媒体は、物理的なコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体でもよい。限定ではなく例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROMもしくは他の光ディスクストレージ、磁気ディスクストレージデバイスもしくは他の磁気ストレージデバイス、または命令もしくはデータ構造の形態の所望のプログラムコードを記憶するために使用され、コンピュータによってアクセスされ得る任意の他の媒体を含むことができる。本明細書で用いられる場合、ディスク(disk)および/またはディスク(disc)は、コンパクトディスク(CD)、レーザーディスク（登録商標）、光ディスク、デジタル多用途ディスク(DVD)、フロッピー（登録商標）ディスク、およびブルーレイディスクを含み、このうち、ディスク(disk)は、通常、データを磁気的に再生するが、ディスク(disc)は、レーザーを用いてデータを光学的に再生する。前述の組合せも、コンピュータ可読媒体の範囲内に含まれるべきである。
【００３９】
コンピュータ可読媒体における記憶に加えて、命令および/またはデータは、通信装置に含まれる伝送媒体における信号として提供され得る。たとえば、通信装置は、命令およびデータを示す信号を有する送受信機を含むことができる。これら命令およびデータは、1つまたは複数のプロセッサに、特許請求の範囲で概説される機能を実施させるように構成されている。
【００４０】
本教示およびそれらの利点を詳細に説明してきたが、様々な変更、代用、および改変が、添付の特許請求の範囲によって定義された本教示の技術から逸脱することなく本明細書においてなされ得ることを理解されたい。さらに、本出願の範囲は、本明細書で説明したプロセス、機械、製造、組成物、手段、方法、およびステップの特定の態様に限定されることを意図していない。当業者が本開示から容易に諒解するように、本明細書で説明する対応する態様と実質的に同じ機能を実行するか、または実質的に同じ結果を達成する、現在存在するまたは今後開発される、プロセス、機械、製造品、組成物、手段、方法、またはステップは、本教示に従って利用され得る。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、組成物、手段、方法、またはステップをその範囲内に含むことが意図される。
【符号の説明】
【００４１】
100  集積回路(IC)デバイス
102  半導体基板
110  相互接続スタック
130A  第1のMOMキャパシタ
130B  第2のMOMキャパシタ
140  容量結合
200  集積回路(IC)デバイス
210  相互接続スタック
212  第1の上位相互接続層
214  第2の上位相互接続層
216  ビア
217  ビア
220  相補型バックエンドオブライン(BEOL)キャパシタ(CBC)構造
230  金属酸化物金属(MOM)キャパシタ構造
250  MIMキャパシタ構造
252  上部プレート
256  誘電体層
262  下部プレート
266  上部プレート
300  集積回路(IC)デバイス
320  相補型バックエンドオブライン(BEOL)キャパシタ(CBC)構造
350  MIMキャパシタ構造
356  high-K誘電体層
358  上部プレート
366  上部プレート
400  集積回路(IC)デバイス
416  ビア
417  ビア
420  相補型バックエンドオブライン(BEOL)キャパシタ(CBC)構造
450  第1のMIMキャパシタ構造
452  上部プレート
460  第2のMIMキャパシタ構造
462  下部プレート
464  誘電体層
500  集積回路(IC)デバイス
520  相補型バックエンドオブライン(BEOL)キャパシタ(CBC)構造
530  MOMキャパシタ構造
532  上位レイヤ
550  MIMキャパシタ構造
556  high-K誘電体層
558  上部プレート
600  集積回路(IC)デバイス
620  相補型バックエンドオブライン(BEOL)キャパシタ(CBC)構造
800  ワイヤレス通信システム
820  遠隔ユニット
825A  CBC構造
825B  CBC構造
825C  CBC構造
830  遠隔ユニット
840  基地局
850  遠隔ユニット
880  順方向リンク信号
890  逆方向リンク信号
【図１】
2018093232.tif 000003
【図２】
2018093232.tif 000004
【図３】
2018093232.tif 000005
【図４】
2018093232.tif 000006
【図５】
2018093232.tif 000007
【図６】
2018093232.tif 000008
【図７】
2018093232.tif 000009
【図８】
2018093232.tif 000010
【外国語明細書】
2018093232000001.pdf