(57)【要約】【課題】低電圧領域で設計値よりも大きな電流が発生するＨｕｍｐ現象を対策した薄膜トランジスタを実現する。【解決手段】半導体層とゲート絶縁膜とゲート電極を有する薄膜トトランジスタであって、前記半導体層にはチャネルとドレインとソースが形成され、前記チャネルはチャネル長とチャネル幅を有し、前記チャネルと前記ソースまたは前記ドレインの間にはＬＤＤ（Ｌｉｇｈｔ  Ｄｏｐｅｄ  Ｄｒａｉｎ）が形成され、前記ＬＤＤは、前記半導体層の前記チャネル幅方向の中央部における第１のＬＤＤ領域と前記半導体層の前記チャネル幅方向の端部における第２のＬＤＤ領域を有し、前記第２のＬＤＤ領域の前記チャネル長方向の幅は、前記第１のＬＤＤ領域の前記チャネル長方向の幅よりも大きいことを特徴とする薄膜トランジスタ。【選択図】図６
2018093134.tif 000002
【特許請求の範囲】
【請求項１】
半導体層とゲート絶縁膜とゲート電極を有する薄膜トランジスタであって、
前記半導体層にはチャネルとドレインとソースが形成され、
前記チャネルはチャネル長とチャネル幅を有し、
前記チャネルと前記ソースまたは前記ドレインの間にはＬＤＤ（Ｌｉｇｈｔ  Ｄｏｐｅｄ  Ｄｒａｉｎ）が形成され、
前記ＬＤＤは、前記半導体層の前記チャネル幅方向の中央部における第１のＬＤＤ領域と前記半導体層の前記チャネル幅方向の端部における第２のＬＤＤ領域を有し、
前記第２のＬＤＤ領域の前記チャネル長方向の幅は、前記第１のＬＤＤ領域の前記チャネル長方向の幅よりも大きいことを特徴とする薄膜トランジスタ。
【請求項２】
前記第２のＬＤＤ領域の前記チャネル長方向の幅は、前記第１のＬＤＤ領域の前記チャネル長方向の幅の２倍以上であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記第２のＬＤＤ領域の前記チャネル長方向の幅は、前記第１のＬＤＤ領域の前記チャネル長方向の幅の３倍以上であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
前記第２のＬＤＤ領域の前記チャネル幅方向の幅は、前記第１のＬＤＤ領域の前記チャネル長方向の幅よりも大きいことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項５】
前記第２のＬＤＤ領域の前記チャネル幅方向の幅は、前記半導体層の前記チャネル幅方向の幅の１／４以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項６】
各画素に薄膜トランジスタを有する液晶表示装置であって、
前記薄膜トランジスタは請求項１乃至５に記載の薄膜トランジスタであることを特徴とする液晶表示装置。
【請求項７】
駆動回路に薄膜トランジスタを有する液晶表示装置であって、
前記薄膜トランジスタは請求項１乃至５に記載の薄膜トランジスタであることを特徴とする液晶表示装置。
【請求項８】
各画素に薄膜トランジスタを有する有機ＥＬ表示装置であって、
前記薄膜トランジスタは請求項１乃至５に記載の薄膜トランジスタであることを特徴とする有機ＥＬ表示装置。
【請求項９】
駆動回路に薄膜トランジスタを有する有機ＥＬ表示装置であって、
前記薄膜トランジスタは請求項１乃至５に記載の薄膜トランジスタであることを特徴とする有機ＥＬ表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタおよび薄膜トランジスタを用いた、液晶表示装置あるいは有機ＥＬ表示装置等の表示装置に関する。
【背景技術】
【０００２】
液晶表示装置では画素毎にスイッチング素子として薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ  以後ＴＦＴという）を配置し、データ信号の取り込みを制御している。また、駆動回路をＴＦＴによって構成する場合もある。
【０００３】
有機ＥＬ表示装置は画素毎にスイッチング素子としての第１ＴＦＴを配置してデータ信号の取り込みを制御し、駆動素子としての第２ＴＦＴによって発光素子への電流の制御をおこなっている。また、駆動回路をＴＦＴによって構成する場合もある。
【０００４】
したがって、ＴＦＴの電流―電圧特性は液晶表示装置や有機ＥＬ表示装置の表示特性に対して大きな影響を与える。ＴＦＴでは、ゲート電極とソース電極との電圧Ｖｇｓによって、ドレインとソース間の電流Ｉｄｓを制御している。なお、ＴＦＴでは、ソースとドレインは、電流の向きによって入れ替わるので、本明細書では、特別な場合を除いて区別なく用いる。
【０００５】
ＴＦＴは、ゲート電極の下に形成されるチャネル部の電流を制御することによってソース−ドレイン電流Ｉｄｓを制御するが、平面で視た場合のチャネルのエッジ部の電界が不規則になりやすく、この部分を流れる電流がＴＦＴのＩｄｓ特性を不規則にする場合がある。
【０００６】
特許文献１には、ＴＦＴのチャネル領域におけるエッジ部を高抵抗にすることによって、チャネルエッジを流れる電流を抑制し、Ｉｄｓ特性が不規則になることを防止する構成が記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−１０１０８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１の構成は、ＴＦＴのＩｄｓ特性を規則的にするために、ＴＦＴを平面で視た場合のチャネルエッジ部の電流を抑制する方法として、チャネル部のエッジを高抵抗にするものであるが、この方法は、チャネルを加工する必要があるので、ＴＦＴの特性を不安定にする可能性がある。また、ＴＦＴのチャネル幅を小さくするので、ＯＮ電流が抑制される可能性がある。
【０００９】
本発明の目的は、ＴＦＴの特性を不安定にすることなく、ＴＦＴのＩｄｓ特性の不規則性を排除することである。また、これによって、表示装置における輝度特性のリニアリティ、あるいは、色度のリニアリティを確保し、高画質を実現することである。
【課題を解決するための手段】
【００１０】
本発明は上記課題を克服するものであり、主な具体的な手段は次のとおりである。
【００１１】
（１）半導体層とゲート絶縁膜とゲート電極を有する薄膜トトランジスタであって、前記半導体層にはチャネルとドレインとソースが形成され、
前記チャネルはチャネル長とチャネル幅を有し、前記チャネルと前記ソースまたは前記ドレインの間にはＬＤＤ（Ｌｉｇｈｔ  Ｄｏｐｅｄ  Ｄｒａｉｎ）が形成され、前記ＬＤＤは、前記半導体層の前記チャネル幅方向の中央部における第１のＬＤＤ領域と前記半導体層の前記チャネル幅方向の端部における第２のＬＤＤ領域を有し、前記第２のＬＤＤ領域の前記チャネル長方向の幅は、前記第１のＬＤＤ領域の前記チャネル長方向の幅よりも大きいことを特徴とする薄膜トランジスタ。
【００１２】
（２）前記第２のＬＤＤ領域の前記チャネル長方向の幅は、前記第１のＬＤＤ領域の前記チャネル長方向の幅の２倍以上であることを特徴とする（１）に記載の薄膜トランジスタ。
【図面の簡単な説明】
【００１３】
【図１】本発明が適用される液晶表示装置の平面図である。
【図２】本発明を使用しない場合のＴＦＴの平面図である。
【図３】図２のＡ−Ａ断面において、イオンインプランテーションを行っている状態を示す断面図である。
【図４】図２のＡ−Ａ断面図である。
【図５】一般のＴＦＴの電流―電圧特性である。
【図６】本発明によるＴＦＴの平面図である。
【図７】図６のＢ−Ｂ断面図である。
【図８】図６のＣ−Ｃ断面図である。
【図９】本発明によるＴＦＴの電流―電圧特性である。
【図１０】半導体層の上にゲート電極を形成した状態を示す平面図である。
【図１１】ＬＤＤのためのレジストマスクを形成した状態を示す平面図である。
【図１２】レジストマスクを用い、イオンインプランテーションを行ってｎ＋領域を形成している状態を示す断面図である。
【図１３】イオンインプランテーションによってｎ−領域を形成している状態を示す断面図である。
【図１４】ＬＤＤが形成された状態を示す平面図である。
【図１５】図１４のＥ−Ｅ断面図である。
【図１６】ＬＤＤを形成するためのゲートマスクの平面図である。
【図１７】液晶表示装置の画素部の平面図である。
【図１８】図１７のＦ−Ｆ断面図である。
【図１９】有機ＥＬ表示装置の画素部の等価回路である。
【発明を実施するための形態】
【００１４】
まず、本発明によるＴＦＴを液晶表示装置に適用した場合について説明する。図１は携帯電話等に使用される液晶表示装置の平面図である。図１において、走査線１０、映像信号線２０等が形成されたＴＦＴ基板１００とブラックマトリクス等が形成された対向基板２００とがシール材４０を介して接着している。ＴＦＴ基板１００と対向基板２００の間に液晶が挟持されている。
【００１５】
ＴＦＴ基板１００は対向基板２００よりも大きく形成されており、ＴＦＴ基板１００と対向基板２００が重なっていない部分は端子部となっている。端子部には、液晶表示装置を駆動するドライバＩＣ５０が配置されている。また、端子部には、液晶表示装置に電源や信号を供給するためにフレキシブル配線基板６０が接続している。
【００１６】
図１において、走査線１０が横方向に延在し、縦方向に配列しており、映像信号線２０が縦方向に延在して横方向に配列している。走査線１０と映像信号線２０とで囲まれた領域が画素３０となっている。画素３０には、映像信号線２０からの画像データの取り込みを制御するＴＦＴと、取り込んだ画像データを１フレーム期間保持するための保持容量ＳＣが形成されている。保持容量ＳＣの一端はＴＦＴに接続し、他端はコモン配線ＶＣに接続している。
【００１７】
図２は本発明を使用しない場合のＴＦＴの模式平面図である。図２において、ＬＴＰＳ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙ−Ｓｉ）による半導体層１０３が形成され、これを覆ってゲート絶縁膜が形成されている。ゲート絶縁膜の上にゲート電極Ｇを形成し、ゲート電極Ｇをマスクにして例えばＰ（リン）をイオンインプランテーションによってドープしてｎ＋領域を形成し、ソース領域Ｓおよびドレイン領域Ｄとする。ソース領域Ｓには金属あるいは合金で形成されたソース電極ＳＳが接続し、ドレイン領域Ｄには金属あるいは合金で形成されたドレイン電極ＤＤが接続している。
【００１８】
ゲート電極Ｇの下はイオンが透過しないので、この部分は、チャネルとなる。ＴＦＴを動作させた場合、チャネルとソース領域Ｓまたはドレイン領域Ｄの間が高電界になり、ホットキャリア（電子）によって絶縁破壊が引き起こされることを防止するために、チャネルとソース領域Ｓあるいはドレイン領域Ｄの間にＬＤＤ（Ｌｉｇｈｔ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域が形成される。ＬＤＤはｎ−領域であり、例えばＰ（リン）をソース領域あるいはドレイン領域よりも少なくドープすることによって形成される。
【００１９】
図３は図２のＡ−Ａ断面図において、イオンインプランテーションを行って高濃度ｎ＋領域を形成していることを示す図である。図３において、ガラス基板１００の上に第１下地膜１０１と第２下地膜１０２が形成され、その上に半導体層１０３が形成されている。図３において、半導体層１０３はゲート絶縁膜１０４によって覆われているが、イオンインプランテーションに対するマスクは存在していないので、この領域は高濃度ｎ＋領域となる。図４はイオンインプランテーションが終わった後の状態を示す断面図であり、高濃度領域ｎ＋領域によってソース領域Ｓあるいはドレイン領域Ｄが形成されている状態を示している。
【００２０】
図５はこのようにして形成されたＴＦＴの特性の問題点を示す図である。図５の横軸はドレイン電極とゲート電極間の電圧Ｖｇｓであり、縦軸はドレイン電流Ｉｄｓである。図５において、点線が本来の設計上のＩｄｓ特性である。表示装置のデータ信号と輝度の関係はこの点線の特性に沿って設計される。しかし、図２等で示すＴＦＴは、実線で示すように、低電圧領域において電流が異常に増加する領域（以後この領域をＨｕｍｐと呼ぶ）が発生する。図５に示すＨｕｍｐ領域の発生は、図２におけるＬＤＤの端部において、異常な電界が発生し、チャネルの端部において矢印で示すような電流が発生するためである。
【００２１】
Ｈｕｍｐ領域の存在は、表示装置において本来の電圧―輝度特性から逸脱することになり、表示特性を劣化させる。本発明の目的は、ＴＦＴにおけるこのようなＨｕｍｐ特性を解消することであり、また、画像再現性の優れた表示装置を実現することである。以下に実施例を用いて本発明の内容を詳細に説明する。
【実施例１】
【００２２】
図６は本発明によるＴＦＴの平面図である。図６における半導体層１０３、ゲート電極Ｇ、ソース領域Ｓ、ドレイン電極ＤＤ、ソース電極等ＳＳの構成は図２で説明したのと同様である。ゲート電極Ｇの下にはチャネルが形成され、チャネルはチャネル長方向とチャネル幅方向を有している。図６が図２と異なる点は、ＬＤＤの領域である。図６において、ＬＤＤのチャネル長方向の幅は、半導体層１０３の中央部における幅ｘ１よりも、半導体層１０３の端部における幅ｘ２のほうが大きくなっている。図６に示すような構成とすることによって、半導体層１０３の端部における異常な電界が半導体層１０３のチャネルに影響を及ぼすことを抑えることが出来る。したがって、半導体層１０３の端部を流れる異常電流を防止することが出来る。
【００２３】
図６において、半導体層１０３の中央付近におけるＬＤＤの幅ｘ１は例えば、０．５μｍ乃至１．５μｍである。また、半導体層の端部付近におけるＬＤＤの幅ｘ２は、ｘ１の２倍以上、より好ましくは３倍以上であることが望ましい。図６における幅ｘ２は、ソース電極ＳＳあるいはドレイン電極ＤＤと接触するまで延在させてもよい。ソース電極ＳＳあるいはドレイン電極ＤＤからの電流は殆どがｎ＋領域であるソース領域Ｓあるいはドレイン領域Ｄを流れ、ＴＦＴのＯＮ電流には殆ど影響が無いからである。
【００２４】
また、半導体層１０３の端部における、チャネル幅方向のＬＤＤの幅ｙ１は、半導体層の幅をｗとした場合、ｗ／４以下とすることが望ましい。つまり、ｙ１の値が大きすぎると、ＴＦＴのＯＮ電流を制限することになるからである。一方、ｙ１は、ｘ１よりも大きいことが望ましい。
【００２５】
図６において、ＬＤＤのチャネル幅方向の中央部を第１ＬＤＤとし、ＬＤＤのチャネル幅方向の端部を第２ＬＤＤ領域とした場合、ｘ１は第１ＬＤＤ領域のチャネル幅方向の中央部での値であり、ｘ２は第２ＬＤＤ領域のチャネル幅方向の中央部での値である。また、ｙ１は、第２ＬＤＤ領域におけるチャネル長さ方向の中央部での値である。
【００２６】
図７は図６のＢ−Ｂ断面図である。図７において、下地膜１０２の上に半導体層１０３が形成され、その上にゲート絶縁膜１０４、ゲート電極Ｇが形成されている。ゲート電極Ｇの下はチャネルとなっており、チャネルの両側にＬＤＤが形成され、その外側にソース領域Ｓあるいはドレイン領域Ｄが形成されている。図７におけるＬＤＤの幅はｘ１である。図８は図６のＣ−Ｃ断面図である。図８の構成は、ＬＤＤの幅ｘ２を除いて図７で説明したのと同様である。図８におけるＬＤＤの幅ｘ２は図７におけるＬＤＤの幅ｘ１よりも大きい。
【００２７】
図９は本発明によるＴＦＴの特性を示す図である。図８の横軸はドレイン電極とゲート電極間の電圧Ｖｇｓであり、縦軸はドレイン電流Ｉｄｓである。図９において、実線が本発明によるＴＦＴのＶｇｓ−Ｉｄｓ特性である。本発明のＴＦＴにおいては、図９の点線で示すようなＨｕｍｐ領域は除去されており、本来のＴＦＴ特性となっている。したがって、このＴＦＴを用いた表示装置は優れた画像再現特性を得ることが出来る。
【００２８】
図１０乃至図１５は、図６に示す本発明のＴＦＴを形成するためのプロセスである。図１０は、半導体層１０３の上にゲート絶縁膜を挟んでゲート電極Ｇ形成した状態を示す平面図である。図１１は、ゲート電極Ｇ及び半導体層１０３の上にＬＤＤを形成するためのレジストマスクＲＭを形成した状態を示す平面図である。なお、図１１においては、レジストマスクＲＭの上下の端部は半導体層１０３の上下の端部と一致しているが、これは、図をわかりやすくするためのものであり、レジストマスクＲＭは、半導体層１０３の上端あるいは下端を超えて形成しても良い。
【００２９】
図１２は図１１のＤ−Ｄ断面図であり、半導体層１０３のソース領域Ｓにおいて、イオンインプランテーションによってｎ＋領域を形成している状態を示す断面図である。図３において、ガラス基板１００の上に第１下地膜１０１と第２下地膜１０２が形成され、その上に半導体層１０３が形成されている。半導体層１０３を覆ってゲート絶縁膜１０４が形成され、その上にレジストマスクＲＭが形成されている。
【００３０】
この状態において、例えばリン等をイオンインプランテーションしてソース領域Ｓあるいはドレイン領域Ｄをｎ＋領域とする。イオンインプランテーションＩＩにおいて、ゲート絶縁膜１０４は透過するが、レジストマスクＲＭは透過しないようにイオンエネルギーを制御することによって、レジストマスクＲＭが形成された部分にはイオンインプランテーションされないようにしている。
【００３１】
次にレジストマスクＲＭを除去し、今度は、低濃度のイオンインプランテーションＩＩを行って、レジストマスクが存在していた部分に対応する半導体層１０３の領域をｎ−領域として、ＬＤＤを形成する。図１４はこのようにして形成したＬＤＤ領域の平面図を示している。図１５は図１４のＥ−Ｅ断面図である。図１５において、半導体層には、ｎ＋領域を挟んで両側にｎ−領域が形成されている。
【００３２】
図１０乃至図１５のプロセスは例であって、他の方法によって形成することも出来る。例えば、図１６に示すように、ＬＤＤ領域を覆うようなゲートマスクＧＭを形成し、この状態で高濃度イオンインプランテーションを行ってソース領域Ｓおよびドレイン領域Ｄを形成する。その後、ゲートマスクＧＭをパターニングして、点線で示すようなゲート電極Ｇを形成し、この状態で低濃度イオンインプランテーションを行ってｎ−で形成されたＬＤＤを形成する。
【００３３】
このようにして形成されたＬＤＤ領域は例えば次のようにして確認することが出来る。
（１）イオン注入量の違いにより、ＬＴＰＳへのダメージが異なるために、膜表面の色味が異なる。これを光学顕微鏡等で視認することが出来る。
（２）イオン注入量の違いにより、ＬＴＰＳへのダメージが異なるために、例えば、フッ化水素酸等を用いてＬＴＰＳをエッチングし、エッチングレートの違いを観測する。エッチングレートが異なることにより、ｎ＋領域とｎ−領域との間に段差が形成されるので、この段差を測定する。
（３）イオン注入量を直接見分ける方法として、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）等の質量分析法、ＥＤＸ（Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）等の元素分析法を使用する。
（４）イオン注入量の違いにより、ＬＴＰＳへのダメージが異なるため、シリコン膜中の不対電子の数が異なるので、ＥＳＲ（Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎ  Ｒｅｓｏｎａｎｃｅ）による電子スピンの共鳴信号強度の違いを利用して判別する。
【００３４】
図１７はこのようにして形成されたＴＦＴを有する液晶表示装置の画素部の平面図である。図１７において、走査線１０が横方向に延在し、縦方向に配列している。また、映像信号線２０が縦方向に延在して横方向に延在している。走査線１０と映像信号線２０とで囲まれた領域に画素電極１１２が存在している。図１７では画素電極１１２は１本のストライプ状であるが、画素の面積が大きくなれば、画素電極は複数の櫛歯を有する電極とすることが出来る。
【００３５】
図１７において、ＴＦＴを構成する、ＬＴＰＳで形成された半導体層１０３が形成されている。半導体層１０３は走査線１０よりも下層に形成されている。半導体層１０３はスルーホール１４０によって映像信号線２０と接続し、映像信号線２０と重複して下方に延在し、２回屈曲して画素電極１１２と接続する。半導体層１０３が走査線１０の下を通過する時にＴＦＴが形成される。つまり、走査線１０はＴＦＴのゲート電極の役割を持つ。図１７ではＴＦＴが２個形成され、いわゆるダブルゲート構造になっている。図１７において、ＴＦＴが形成される部分には、走査線１０を挟んでＬＤＤが形成されている。これによって、ＴＦＴにおけるＨｕｍｐの発生を抑制し、ＯＮ−ＯＦＦ特性を正確に制御することが出来る。
【００３６】
図１７において、半導体層１０３は、スルーホール１２０によってコンタクト電極１０７と接続し、コンタクト電極１０７はスルーホール１３０によって画素電極１１２と接続している。ＴＦＴがＯＮするとデータ信号が画素電極１１２に取り込まれ、画素電極１１２とコモン電極との間に形成された蓄積容量ＳＣによって信号電圧が保持される。
【００３７】
図１８は図１７のＦ−Ｆ断面図である。図１８ではＴＦＴは１個のみ記載されている。ガラス基板１００の上にシリコン窒化物ＳｉＮからなる第１下地膜１０１およびシリコン酸化物ＳｉＯからなる第２下地膜１０２がＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）によって形成される。第１下地膜１０１および第２下地膜１０２の役割はガラス基板１００からの不純物が半導体層１０３を汚染することを防止することである。
【００３８】
第２下地膜１０２の上には半導体層１０３が形成される。この半導体層１０３は第２下地膜１０２に上にＣＶＤによってアモルファスシリコンａ−Ｓｉ膜を形成し、これをレーザアニールすることによってｐｏｌｙ−Ｓｉ膜に変換したものである。このｐｏｌｙ−Ｓｉ膜をフォトリソグラフィによってパターニングする。
【００３９】
半導体膜１０３の上にはゲート絶縁膜１０４が形成される。ゲート絶縁膜１０４は、ＴＥＯＳ(Ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ）を原料とするＳｉＯである。この膜もＣＶＤによって形成される。その上にゲート電極１０５が形成される。ゲート電極１０５は図２に示す走査線１０が兼ねている。ゲート電極１０５は例えば、ＭｏＷ膜によって形成される。ゲート電極１０５あるいは走査線１０の抵抗を小さくする必要があるときはＡｌ合金が使用される。
【００４０】
ゲート電極１０５はフォトリソグラフィによってパターニングされる。ゲート電極１０５を形成後、ＬＤＤを形成するためのイオンインプランテーション用のレジストマスクを形成する。その後、リン等の不純物をイオンインプランテーションによって高濃度でドープしてｎ＋を形成し、ソースＳ及びドレインＤを形成する。その後、レジストマスクを除去して低濃度のリン等の不純物をイオンインプランテーションしｎ−領域としてＬＤＤを形成する。このプロセスは、図１０乃至図１５に記載したとおりである。
【００４１】
その後、ゲート電極１０５を覆って第１層間絶縁膜１０６をＳｉＯによって形成する。第１層間絶縁膜１０６はゲート配線１０５とコンタクト電極１０７を絶縁するためである。第１層間絶縁膜１０６およびゲート絶縁膜１０４には、半導体層１０３のソース部Ｓをコンタクト電極１０７と接続するためのスルーホール１２０が形成される。第１層間絶縁膜１０６とゲート絶縁膜１０４にスルーホール１２０を形成するためのフォトリソグラフィは同時に行われる。
【００４２】
第１層間絶縁膜１０６の上にコンタクト電極１０７が形成される。コンタクト電極１０７は、スルーホール１３０を介して画素電極１１２と接続する。ＴＦＴのドレインＤは、図示しない部分において図１７に示す映像信号線２０とスルーホール１４０を介して接続している。
【００４３】
コンタクト電極１０７および映像信号線は、同層で、同時に形成される。コンタクト電極１０７および映像信号線（以後コンタクト電極１０７で代表させる）は、抵抗を小さくするために、例えば、ＡｌＳｉ合金が使用される。ＡｌＳｉ合金はヒロックを発生したり、Ａｌが他の層に拡散したりするので、例えば、図示しないＭｏＷによるバリア層、およびキャップ層によってＡｌＳｉをサンドイッチする構造がとられている。
【００４４】
コンタクト電極１０７を覆って無機パッシベーション膜（絶縁膜）１０８を被覆し、ＴＦＴ全体を保護する。無機パッシベーション膜１０８は第１下地膜１０１と同様にＣＶＤによって形成される。無機パッシベーション膜１０８を覆って有機パッシベーション膜１０９が形成される。有機パッシベーション膜１０９は感光性のアクリル樹脂で形成される。有機パッシベーション膜１０９は、アクリル樹脂の他、シリコーン樹脂、エポキシ樹脂、ポリイミド樹脂等でも形成することが出来る。有機パッシベーション膜１０９は平坦化膜としての役割を持っているので、厚く形成される。有機パッシベーション膜１０９の膜厚は１〜４μｍであるが、多くの場合は２μｍ程度である。
【００４５】
画素電極１１０とコンタクト電極１０７との導通を取るために、無機パッシベーション膜１０８および有機パッシベーション膜１０９にスルーホール１３０が形成される。有機パッシベーション膜１０９は感光性の樹脂を使用している。感光性の樹脂を塗付後、この樹脂を露光すると、光が当たった部分のみが特定の現像液に溶解する。すなわち、感光性樹脂を用いることによって、フォトレジストの形成を省略することが出来る。有機パッシベーション膜１０９にスルーホール１３０を形成したあと、２３０℃程度で有機パッシベーション膜を焼成することによって有機パッシベーション膜１０９が完成する。
【００４６】
その後コモン電極１１０となるＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）をスパッタリングによって形成し、スルーホール１３０およびその周辺からＩＴＯを除去するようにパターニングする。コモン電極１１０は各画素共通に平面状に形成することが出来る。その後、第２層間絶縁膜１１１となるＳｉＮをＣＶＤによって全面に形成する。その後、スルーホール１３０内において、コンタクト電極１０７と画素電極１１２の導通をとるためのスルーホールを第２層間絶縁膜１１１および無機パッシベーション膜１０８に形成する。
【００４７】
その後、ＩＴＯをスパッタリングによって形成し、パターニングして画素電極１１２を形成する。図２以後に本発明における画素電極１１２の平面形状を示す。画素電極１１２の上に配向膜材料をフレキソ印刷あるいはインクジェット等によって塗布し、焼成して配向膜１１３を形成する。配向膜１１３の配向処理にはラビング法のほか偏光紫外線による光配向が用いられる。
【００４８】
画素電極１１２とコモン電極１１０の間に電圧が印加されると図１８に示すような電気力線が発生する。この電界によって液晶分子３０１を回転させ、液晶層３００を通過する光の量を画素毎に制御することによって画像を形成する。
【００４９】
図１８において、液晶層３００を挟んで対向基板２００が配置されている。対向基板２００の内側には、カラーフィルタ２０１が形成されている。カラーフィルタ２０１は画素毎に、赤、緑、青のカラーフィルタが形成されており、これによってカラー画像が形成される。カラーフィルタ２０１とカラーフィルタ２０１の間にはブラックマトリクス２０２が形成され、画像のコントラストを向上させている。なお、ブラックマトリクス２０２はＴＦＴの遮光膜としての役割も有し、ＴＦＴに光電流が流れることを防止している。
【００５０】
カラーフィルタ２０１およびブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。カラーフィルタ２０１およびブラックマトリクス２０２の表面は凹凸となっているために、オーバーコート膜２０３によって表面を平らにしている。オーバーコート膜の上には、液晶の初期配向を決めるための配向膜１１３が形成される。配向膜１１３の配向処理はＴＦＴ基板１００側の配向膜１１３と同様、ラビング法あるいは光配向法が用いられる。
【００５１】
なお、以上の構成は例であり、例えば、品種によってＴＦＴ基板１００における無機パッシベーション膜１０８が形成されていない場合もある。また、スルーホール１３０の形成プロセスも品種によって異なる場合がある。
【００５２】
図１９は、他の薄型ディスプレイとしての有機ＥＬ表示装置の画素部の構成の例を示す回路である。図１９において、走査線１０、アース線１１、映像信号線２０、電源線２１で囲まれた領域に画素が形成されている。画素内には、有機ＥＬ層で形成される有機ＥＬ素子ＥＬとこれを駆動する駆動ＴＦＴ（Ｔ２）が直列に接続している。駆動ＴＦＴ（Ｔ２）のゲートとドレインの間には蓄積容量ＣＳが配置している。蓄積容量ＣＳの電位にしたがって、駆動ＴＦＴ（Ｔ２）からＥＬに電流が供給される。
【００５３】
図１９において、選択ＴＦＴ（Ｔ１）のゲートに走査線１０が接続し、走査線１０のＯＮ、ＯＦＦ信号にしたがって、Ｔ１が開閉される。Ｔ１がＯＮになると、映像信号線２０から映像信号が供給され、映像信号によって蓄積容量ＣＳに電荷が蓄積され、蓄積容量ＣＳの電位によって、駆動ＴＦＴ（Ｔ２）が駆動され、有機ＥＬ（ＥＬ）に電流が流れる。
【００５４】
図１９に示す構成では、画素内にスイッチングＴＦＴである第１ＴＦＴと有機ＥＬ膜を駆動するための駆動ＴＦＴである第２第２ＴＦＴが形成されている。なお、ＴＦＴ１はダブルゲートの場合もある。このように、有機ＥＬ表示装置においてもＴＦＴが使用され、このＴＦＴにおいて、Ｈｕｍｐが存在すると画像表示に悪影響を及ぼす。したがって、本発明のＴＦＴを用いることによって、高画質表示を実現することが出来る。
【００５５】
液晶表示装置も有機ＥＬ表示装置も駆動回路をＴＦＴで形成して、基板内に形成することが行われる。駆動回路内に形成されるＴＦＴに対しても本発明のＴＦＴを適用することによって、安定した駆動特性を有する表示装置を形成することが出来る。
【００５６】
以上の説明では、半導体層としてＬＴＰＳを例にとって説明したが、ＬＴＰＳに限らず、半導体層が通常のＰｏｌｙ−Ｓｉの場合であっても本発明を適用することが出来る。
【符号の説明】
【００５７】
１０…走査線、  １１…アース線、  ２０…映像信号線、  ２１…電源線、  ３０…画素、  ４０…シール材、  ５０…ドライバＩＣ、  ６０…フレキシブル配線基板、  １０…走査線、  １００…ＴＦＴ基板、  １０１…第１下地膜、  １０２…第２下地膜、  １０３…半導体層、  １０４…ゲート絶縁膜、  １０５…ゲート電極、  １０６…第１層間絶縁膜、  １０７…コンタクト電極、  １０８…無機パッシベーション膜、  １０９…有機パッシベーション膜、  １１０…コモン電極、  １１１…第２層間絶縁膜、  １１２…画素電極、  １１３…配向膜、  １２０…第１スルーホール、  １３０…第２スルーホール、  １４０…第３スルーホール、  ２００…対向基板、  ２０１…カラーフィルタ、  ２０２…ブラックマトリクス、  ２０３…オーバーコート膜、  ３００…液晶層、  ３０１…液晶分子、  Ｄ…ドレイン領域、  ＤＤ…ドレイン電極、  Ｇ…ゲート電極、  ＧＭ…ゲートマスク、  ＩＩ…イオンインプランテーション、  ＬＤＤ…ＬＤＤ領域、  ＲＭ…レジストマスク、  Ｓ…ソース領域、  ＳＳ…ソース電極、  ＳＣ…蓄積容量、  ＶＣ…コモン電圧
【図１】
2018093134.tif 000003
【図２】
2018093134.tif 000004
【図３】
2018093134.tif 000005
【図４】
2018093134.tif 000006
【図５】
2018093134.tif 000007
【図６】
2018093134.tif 000008
【図７】
2018093134.tif 000009
【図８】
2018093134.tif 000010
【図９】
2018093134.tif 000011
【図１０】
2018093134.tif 000012
【図１１】
2018093134.tif 000013
【図１２】
2018093134.tif 000014
【図１３】
2018093134.tif 000015
【図１４】
2018093134.tif 000016
【図１５】
2018093134.tif 000017
【図１６】
2018093134.tif 000018
【図１７】
2018093134.tif 000019
【図１８】
2018093134.tif 000020
【図１９】
2018093134.tif 000021