(57)【要約】【課題】電圧コンパレータを用いないＯＶＰ回路を提供する。【解決手段】出力トランジスタ５０６は、入力端子５０２と出力端子５０４の間に設けられる。エラーアンプ５０８は、出力端子５０４の出力電圧ＶＯＵＴに応じたフィードバック電圧ＶＦＢおよび基準電圧ＶＲＥＦを受け、その出力が出力トランジスタ５０６の制御端子と接続される。過電圧検出回路５２０は、入力側が出力端子５０４と接続され、出力電圧ＶＯＵＴが所定のしきい値ＶＯＶＰを超えると活性化するカレントミラー回路５２２を含む。強制オフ回路５３０は、カレントミラー回路５２２の出力側と接続され、カレントミラー回路５２２が活性化すると、出力トランジスタ５０６を強制的にオフさせる。【選択図】図２
2018128762.tif 000002
【特許請求の範囲】
【請求項１】
リニアレギュレータであって、
入力端子および出力端子と、
前記入力端子と前記出力端子の間に設けられた出力トランジスタと、
２つの入力に前記出力端子の出力電圧に応じたフィードバック電圧および基準電圧を受け、その出力が前記出力トランジスタの制御端子と接続されるエラーアンプと、
入力側が前記出力端子と接続され、前記出力電圧が所定のしきい値を超えると活性化するカレントミラー回路を含む過電圧検出回路と、
前記カレントミラー回路の出力側と接続され、前記カレントミラー回路が活性化すると、前記出力トランジスタを強制的にオフさせる強制オフ回路と、
を備えることを特徴とするリニアレギュレータ。
【請求項２】
前記過電圧検出回路は、前記カレントミラー回路の入力と前記出力端子の間に設けられ、前記出力電圧より低い電圧を前記カレントミラー回路の入力に発生させる電圧降下回路をさらに含むことを特徴とする請求項１に記載のリニアレギュレータ。
【請求項３】
前記電圧降下回路は、ツェナーダイオードを含むことを特徴とする請求項２に記載のリニアレギュレータ。
【請求項４】
前記過電圧検出回路は、前記カレントミラー回路の出力と前記出力端子の間に設けられたインピーダンス素子をさらに含むことを特徴とする請求項１から３のいずれかに記載のリニアレギュレータ。
【請求項５】
前記強制オフ回路は、前記カレントミラー回路の出力の電圧がローレベルとなると、前記出力トランジスタを強制オフすることを特徴とする請求項４に記載のリニアレギュレータ。
【請求項６】
前記出力トランジスタはＰチャンネルＭＯＳＦＥＴまたはＰＮＰバイポーラトランジスタであり、
前記強制オフ回路は、前記出力トランジスタのゲートソース間またはベースエミッタ間に設けられた第１トランジスタを含むことを特徴とする請求項１から５のいずれかに記載のリニアレギュレータ。
【請求項７】
前記強制オフ回路は、その一端が接地され、前記カレントミラー回路の活性化状態においてその制御端子にハイレベル電圧が印加される第２トランジスタをさらに含み、
前記第２トランジスタの他端の電圧と前記入力端子の入力電圧を分圧した電圧を、前記第２トランジスタの制御端子に供給することを特徴とする請求項６に記載のリニアレギュレータ。
【請求項８】
ひとつの半導体基板に一体集積化されることを特徴とする請求項１から７のいずれかに記載のリニアレギュレータ。
【請求項９】
請求項１から８のいずれかに記載のリニアレギュレータを備えることを特徴とするＤＣ／ＤＣコンバータの制御回路。
【請求項１０】
請求項１から８のいずれかに記載のリニアレギュレータを備えることを特徴とする車載電装機器。
【請求項１１】
リニアレギュレータにおける保護方法であって、
前記リニアレギュレータは、
入力端子および出力端子と、
前記入力端子と前記出力端子の間に設けられた出力トランジスタと、
２つの入力に前記出力端子の出力電圧に応じたフィードバック電圧および基準電圧を受け、その出力が前記出力トランジスタの制御端子と接続されるエラーアンプと、
を備え、
前記保護方法は、
前記出力電圧が所定のしきい値を超えると活性化するカレントミラー回路を設けるステップと、
前記カレントミラー回路が活性化すると、前記出力トランジスタを強制的にオフさせるステップと、
を備えることを特徴とする保護方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リニアレギュレータに関する。
【背景技術】
【０００２】
さまざまな電子回路、電子機器において、ある電圧値の直流電圧を、別の電圧値の直流電圧に安定化するリニアレギュレータが使用される。図１は、リニアレギュレータの回路図である。リニアレギュレータ８００は、入力端子８０２に直流電圧ＶＩＮを受け、所定の目標電圧ＶＯＵＴ（ＲＥＦ）に安定化された出力電圧ＶＯＵＴを出力端子８０４に発生する。リニアレギュレータ８００は、主として、出力トランジスタ８０６、エラーアンプ８０８、フィードバック回路８１０を備える。
【０００３】
出力トランジスタ８０６は、入力端子８０２と出力端子８０４の間に設けられる。フィードバック回路８１０は、出力電圧ＶＯＵＴを分圧し、出力電圧ＶＯＵＴに応じたフィードバック電圧ＶＦＢを生成する。エラーアンプ８０８は、フィードバック電圧ＶＦＢと所定の基準電圧ＶＲＥＦの誤差を増幅し、出力トランジスタ８０６の制御端子（ゲート）の電圧を調節する。フィードバックによって、出力電圧ＶＯＵＴは、以下の目標電圧ＶＯＵＴ（ＲＥＦ）に安定化される。
ＶＯＵＴ（ＲＥＦ）＝ＶＲＥＦ×（Ｒ１１＋Ｒ１２）／Ｒ１２
【０００４】
リニアレギュレータ等の電源回路には、過電圧保護（ＯＶＰ：Over Voltage Protection）回路８２０が設けられる。ＯＶＰ回路８２０は電圧コンパレータ８２２を含み、出力電圧ＶＯＵＴ（またはそれに応じた検出信号）を、しきい値ＶＯＶＰと比較する。ＶＯＵＴ＞ＶＯＶＰが検出されると、出力トランジスタ８０６を強制的にオフすることにより、出力電圧ＶＯＵＴを低下させ、出力端子８０４に接続される負荷回路（不図示）を保護する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開昭６２−２７５３９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図１のＯＶＰ回路８２０は、回路面積が大きい電圧コンパレータ８２２が必要であるため、ＩＣの面積が大きくなる。また電圧コンパレータ８２２自体が検出遅延を有しており、さらに電圧コンパレータ８２２が過電圧状態を検出してから、出力トランジスタ８０６がターンオフするまでにも遅延が発生する。
【０００７】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、電圧コンパレータを用いないＯＶＰ回路の提供にある。
【課題を解決するための手段】
【０００８】
本発明のある態様はリニアレギュレータに関する。リニアレギュレータは、入力端子および出力端子と、入力端子と出力端子の間に設けられた出力トランジスタと、２つの入力に、出力端子の出力電圧に応じたフィードバック電圧および基準電圧を受け、その出力が出力トランジスタの制御端子と接続されるエラーアンプと、入力側が出力端子と接続され、出力電圧が所定のしきい値を超えると活性化するカレントミラー回路を含む過電圧検出回路と、カレントミラー回路の出力側と接続され、カレントミラー回路が活性化すると、出力トランジスタを強制的にオフさせる強制オフ回路と、を備える。
【０００９】
カレントミラー回路は、その入力側のトランジスタの両端間電圧が、しきい値ＶＤＳ（ｔｈ）を超えると活性化する。リニアレギュレータの出力電圧が正常であるとき、カレントミラー回路は非活性状態である。出力電圧が上昇するとカレントミラー回路が活性化するため、過電圧状態を検出できる。この態様によると、電圧コンパレータを用いずに、過電圧保護をかけることができる。
「トランジスタを強制的にオフさせる」とは、トランジスタを完全にオフする場合のみでなく、オンの程度を弱めることも含む。
【００１０】
過電圧検出回路は、カレントミラー回路の入力と出力端子の間に設けられ、出力電圧より低い電圧をカレントミラー回路の入力に発生させる電圧降下回路をさらに含んでもよい。
この場合、電圧降下回路が発生する電位差をΔＶとするとき、カレントミラー回路の入力側トランジスタの両端間電圧はＶＯＵＴ−ΔＶとなる。したがって、
ＶＯＵＴ−ΔＶ＞ＶＤＳ（ｔｈ）
となると過電圧状態と判定できる。
【００１１】
電圧降下回路は、ツェナーダイオードを含んでもよい。この場合、ツェナーダイオードのツェナー電圧ＶＺに応じたしきい値電圧ＶＯＣＰを設定できる。
ＶＯＣＰ＝ＶＤＳ（ｔｈ）＋ＶＺ
またこの構成によれば、カレントミラー回路が活性化した状態において、出力電圧を、ＶＤＳ（ｔｈ）＋ＶＺの近傍にクランプすることができる。
【００１２】
過電圧検出回路は、カレントミラー回路の出力と出力端子の間に設けられたインピーダンス素子をさらに含んでもよい。これにより、カレントミラー回路が生成する電流信号を、電圧信号に変換できる。またこの構成によれば、インピーダンス素子をカレントミラー回路の出力と入力端子の間に設けた場合に比べて、インピーダンス素子およびカレントミラー回路の出力側のトランジスタの耐圧を低くできる。
【００１３】
強制オフ回路は、カレントミラー回路の出力の電圧がローレベルとなると、出力トランジスタを強制オフしてもよい。
【００１４】
出力トランジスタはＰチャンネルＭＯＳＦＥＴまたはＰＮＰバイポーラトランジスタであり、強制オフ回路は、出力トランジスタのゲートソース間またはベースエミッタ間に設けられた第１トランジスタを含んでもよい。これにより、第１トランジスタをオンさせることで、出力トランジスタを完全にオフし、あるいはオンの程度を弱めることができる。
【００１５】
強制オフ回路は、その一端が接地され、カレントミラー回路の活性化状態においてその制御端子にハイレベル電圧が印加される第２トランジスタをさらに含んでもよい。第２トランジスタの他端の電圧と入力端子の入力電圧を分圧した電圧を、第２トランジスタの制御端子に供給してもよい。
【００１６】
リニアレギュレータは、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００１７】
本発明の別の態様は、ＤＣ／ＤＣコンバータの制御回路に関する。制御回路は、上述のいずれかのリニアレギュレータを備える。
リニアレギュレータを内部電源として備える制御回路では、ＤＣ／ＤＣコンバータを制御するために必要な回路ブロックが大面積を占めるため、内部電源の出力電圧の過電圧状態を検出するための電圧コンパレータを設けることが難しい。このような用途において、上述のリニアレギュレータは好適である。
【００１８】
本発明の別の態様は、車載電装機器に関する。車載電装機器は、上述のいずれかのリニアレギュレータを備える。
【００１９】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【発明の効果】
【００２０】
本発明のある態様によれば、電圧コンパレータを用いずに過電圧保護を掛けることができる。
【図面の簡単な説明】
【００２１】
【図１】リニアレギュレータの回路図である。
【図２】実施の形態に係るリニアレギュレータの回路図である。
【図３】図２のリニアレギュレータの動作波形図である。
【図４】一実施例に係るリニアレギュレータの回路図である。
【図５】第２変形例に係るリニアレギュレータの回路図である。
【図６】過電圧検出回路の変形例の回路図である。
【図７】リニアレギュレータを備えるＤＣ／ＤＣコンバータの制御回路の回路図である。
【図８】図７のＤＣ／ＤＣコンバータを備える車載電装機器のブロック図である。
【発明を実施するための形態】
【００２２】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２３】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【００２４】
また、「信号Ａ（電圧、電流）が信号Ｂ（電圧、電流）に応じている」とは、信号Ａが信号Ｂと相関を有することを意味し、具体的には、（i）信号Ａが信号Ｂである場合、（ii）信号Ａが信号Ｂに比例する場合、（iii）信号Ａが信号Ｂをレベルシフトして得られる場合、（iv）信号Ａが信号Ｂを増幅して得られる場合、（v）信号Ａが信号Ｂを反転して得られる場合、（vi）あるいはそれらの任意の組み合わせ、等を意味する。「応じて」の範囲は、信号Ａ、Ｂの種類、用途に応じて定まることが当業者には理解される。
【００２５】
本明細書において参照する波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。
【００２６】
図２は、実施の形態に係るリニアレギュレータ５００の回路図である。リニアレギュレータ５００は、入力端子５０２に入力電圧ＶＯＵＴを受け、出力端子５０４に目標電圧ＶＯＵＴ（ＲＥＦ）に安定化された出力電圧ＶＯＵＴを発生する。出力端子５０４には、出力電圧ＶＯＵＴの平滑化用の出力キャパシタＣＯＵＴが接続される。リニアレギュレータ５００のうち、出力キャパシタＣＯＵＴを除く部分は、ひとつの半導体基板に一体集積化される。
【００２７】
出力トランジスタ５０６は、入力端子５０２と出力端子５０４の間に設けられる。本実施の形態において出力トランジスタ５０６はＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、ソースが入力端子５０２に、ドレインが出力端子５０４に接続される。
【００２８】
エラーアンプ５０８は、２つの入力を有する。一方の入力（反転入力端子）には基準電圧ＶＲＥＦが入力され、他方の入力（非反転入力端子）には、出力端子５０４の出力電圧ＶＯＵＴに応じたフィードバック電圧ＶＦＢが入力される。エラーアンプ５０８の出力は、出力トランジスタ５０６の制御端子（ゲート）と接続される。フィードバック回路５１０は抵抗Ｒ１１，Ｒ１２を含み、出力電圧ＶＯＵＴを分圧してフィードバック電圧ＶＦＢを生成する。
【００２９】
過電圧検出回路５２０は、カレントミラー回路５２２を含む。カレントミラー回路５２２は、その入力ＩＮ側が出力端子５０４と接続される。たとえばカレントミラー回路５２２は、入力側トランジスタＭ１１と出力側トランジスタＭ１２を含む。なおカレントミラー回路５２２の構成は図２のそれに限定されず、その他の公知のカレントミラー回路（ワイドラー型やウィルソン型）を用いてもよい。
【００３０】
カレントミラー回路５２２は、出力電圧ＶＯＵＴが所定のしきい値ＶＯＶＰを超えると活性化する。カレントミラー回路５２２の活性化状態とは、入力ＩＮ側および出力ＯＵＴ側に、非ゼロの電流ＩＡ，ＩＢが流れる状態をいう。別の実施例において、カレントミラー回路５２２の活性化状態とは、出力側電流ＩＢが入力側電流ＩＡに比例した状態であってもよい。
【００３１】
強制オフ回路５３０は、カレントミラー回路５２２の出力側ＯＵＴと接続され、カレントミラー回路５２２が活性化すると、出力トランジスタ５０６を強制的にオフさせる。ここでの「強制的にオフ」とは、出力トランジスタ５０６が完全にオフとなった状態、もしくは、オンの程度が弱まった状態を含む。
【００３２】
過電圧検出回路５２０は電圧降下回路５２４をさらに備える。電圧降下回路５２４は、カレントミラー回路５２２の入力ＩＮと出力端子５０４の間に設けられ、出力電圧ＶＯＵＴより低い電圧をカレントミラー回路５２２の入力ＩＮに発生させる。
【００３３】
以上がリニアレギュレータ５００の構成である。続いてその動作を説明する。図３は、図２のリニアレギュレータ５００の動作波形図である。時刻ｔ０より前においてリニアレギュレータ５００は正常状態であり、出力電圧ＶＯＵＴは、目標電圧ＶＯＵＴ（ＲＥＦ）に安定化されている。ＶＯＵＴ＝ＶＯＵＴ（ＲＥＦ）の正常状態では、カレントミラー回路５２２の入力側トランジスタＭ１１の両端間電圧（ドレインソース間電圧ＶＤＳ）は、そのしきい値電圧ＶＤＳ（ｔｈ）より低くなっており、したがってトランジスタＭ１１、ひいてはカレントミラー回路５２２全体が非活性状態である。このとき、カレントミラー回路５２２の出力ＯＵＴ側の電流ＩＢもゼロであり、強制オフ回路５３０の出力はハイインピーダンスとなっており、出力トランジスタ５０６のゲート電圧ＶＧには影響を与えない。
【００３４】
時刻ｔ０に何らかの異常が発生し、フィードバック制御が無効となって、出力電圧ＶＯＵＴが目標電圧ＶＯＵＴ（ＲＥＦ）よりも高い電圧に跳ね上がる。そうすると、入力側トランジスタＭ１１のドレイン電圧ＶＤ１が出力電圧ＶＯＵＴに追従して上昇し、しきい値ＶＤＳ（ｔｈ）を超える。その結果、カレントミラー回路５２２が活性化し、電流ＩＡ，ＩＢが流れる。強制オフ回路５３０は、非ゼロの電流ＩＢに応答して出力トランジスタ５０６を強制的にオフさせる。
【００３５】
たとえば電圧降下回路５２４の電圧降下をΔＶとすると、ＶＤ１＝ＶＯＵＴ−ΔＶとなる。カレントミラー回路５２２が活性化する条件は、ＶＤ１＞ＶＤＳ（ｔｈ）であるから、カレントミラー回路５２２は、ＶＯＵＴ＞ＶＤＳ（ｔｈ）＋ΔＶとなると活性化する。つまり過電圧検出回路５２０は、
ＶＯＶＰ＝ＶＤＳ（ｔｈ）＋ΔＶ
の判定しきい値を有していると言える。
【００３６】
出力トランジスタ５０６がオフすることにより、出力電圧ＶＯＵＴが低下し、出力端子５０４に接続される負荷（不図示）が保護される。
【００３７】
以上がリニアレギュレータ５００の動作である。
このリニアレギュレータ５００によれば、電圧コンパレータを用いずに、過電圧状態を検出し、保護をかけることができる。
【００３８】
過電圧検出回路５２０の回路面積は、電圧コンパレータよりも小さいため、リニアレギュレータ５００の小型化が可能となる。また過電圧検出回路５２０は電圧コンパレータよりも高速であるため、高速な過電圧保護が可能となる。
【００３９】
本発明は、図２のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や変形例を説明する。
【００４０】
図４は、一実施例に係るリニアレギュレータ５００の回路図である。電圧降下回路５２４は、ツェナーダイオードＺＤ１を含む。ツェナーダイオードＺＤ１は、定電圧素子であり、そのアノード（入力側トランジスタＭ１１のドレイン）には、ＶＤ１＝ＶＯＵＴ−ＶＺを発生させる。ＶＺはツェナー電圧である。この構成によれば、
ＶＯＶＰ＝ＶＤＳ（ｔｈ）＋ＶＺ
とすることができる。
【００４１】
過電圧検出回路５２０は、カレントミラー回路５２２の出力ＯＵＴと出力端子５０４の間に設けられたインピーダンス素子５２６をさらに含む。インピーダンス素子５２６は、抵抗であってもよいし、適切にバイアスされたトランジスタあるいは電流源であってもよい。カレントミラー回路５２２の出力ＯＵＴ側は、カレントミラー回路５２２の非活性状態においてハイインピーダンスであり、したがってカレントミラー回路５２２の出力ＯＵＴの電圧ＶＤ２は、インピーダンス素子５２６によって出力電圧ＶＯＵＴ（ハイレベル）にプルアップされている。過電圧状態においてカレントミラー回路５２２が活性化すると、ＯＵＴの電圧ＶＤ２はローレベルとなる。
【００４２】
強制オフ回路５３０は、カレントミラー回路５２２の出力ＯＵＴの電圧がローレベルとなると、出力トランジスタ５０６を強制オフする。
【００４３】
強制オフ回路５３０は、第１トランジスタＭ２１、第２トランジスタＭ２２、抵抗Ｒ２１，Ｒ２２、インバータ５３２を含む。
【００４４】
第１トランジスタＭ２１は、出力トランジスタ５０６のゲートソース間（ベースエミッタ間）に設けられる。第２トランジスタＭ２２の一端（ソース）は接地され、カレントミラー回路５２２の活性化状態においてその制御端子（ゲート）にハイレベル電圧が印加される。インバータ５３２は、カレントミラー回路５２２の出力電圧ＶＤ２を反転し、第２トランジスタＭ２２のゲートに供給する。
【００４５】
抵抗Ｒ２１，Ｒ２２は第２トランジスタＭ２２の他端（ドレイン）の電圧ＶＤ３と入力端子５０２の入力電圧ＶＩＮを分圧した電圧を、出力トランジスタ５０６のゲートに印加する。
【００４６】
図４のリニアレギュレータ５００の動作を説明する。
カレントミラー回路５２２の非活性状態において、その出力電圧ＶＤ２はハイレベルである。このとき、第２トランジスタＭ２２のゲートはローレベルとなるため、第２トランジスタＭ２２はハイインピーダンスである。第１トランジスタＭ２１は、そのゲート電圧が抵抗Ｒ２１によってプルアップされているため、オフとなる。
【００４７】
過電圧状態においてカレントミラー回路５２２が活性化すると、その出力電圧ＶＤ２はローレベルとなる。このとき、第２トランジスタＭ２２のゲートはハイレベルとなるため、第２トランジスタＭ２２のドレイン電圧ＶＤ３はローレベル（たとえば０Ｖ）となる。第１トランジスタＭ２１のゲートソース間には、ＶＩＮ×Ｒ２１／（Ｒ２１＋Ｒ２２）が印加され、ターンオンする。これにより、出力トランジスタ５０６のゲートソース間電圧が小さくなり、出力トランジスタ５０６が強制的にオフとなる。
【００４８】
図４のリニアレギュレータ５００によれば、カレントミラー回路５２２が活性化した状態において、出力電圧ＶＯＵＴを、ＶＤＳ（ｔｈ）＋ＶＺの近傍にクランプすることができる。すなわち、強制オフ回路５３０によって、出力トランジスタ５０６が強制的にオフされるまでの間、カレントミラー回路５２２とツェナーダイオードＺＤ１によって、出力電圧ＶＯＵＴを低下させることができる。
【００４９】
図４では、インピーダンス素子５２６が、カレントミラー回路５２２の出力ＯＵＴと出力端子５０４の間に設けられる。その結果、インピーダンス素子５２６がカレントミラー回路５２２の出力ＯＵＴと入力端子５０２の間に設けられる場合に比べて、インピーダンス素子５２６およびカレントミラー回路５２２の出力側のトランジスタＭ２２に印加される電圧を小さくできるため、それらの耐圧を低くできる。
【００５０】
続いてリニアレギュレータ５００の変形例を説明する。
【００５１】
（変形例１）
出力トランジスタ５０６はＰＮＰ型バイポーラトランジスタ、あるいはＩＧＢＴであってもよい。
【００５２】
（変形例２）
図５は、第２変形例に係るリニアレギュレータ５００の回路図である。この変形例において、出力トランジスタ５０６は、ＮチャンネルＭＯＳＦＥＴであり、エラーアンプ５０８の非反転入力端子に基準電圧ＶＲＥＦが、その反転入力端子にフィードバック電圧ＶＦＢが入力される。強制オフ回路５３０は、カレントミラー回路５２２の活性化状態において、出力トランジスタ５０６のゲートソース間電圧を０Ｖに近づける。
【００５３】
（変形例３）
図６は、過電圧検出回路５２０の変形例の回路図である。図６の電圧降下回路５２４は、ツェナーダイオードＺＤ１に加えて、ダイオードＤ１を含む。この場合のしきい値電圧ＶＯＶＰは、
ＶＯＶＰ＝ＶＺ＋ＶＦ＋ＶＤＳ（ｔｈ）
となる。ＶＦはダイオードＤ１の順方向電圧である。ダイオードＤ１を複数個、直列に接続してもよい。またダイオードＤ１に加えて、あるいはそれに替えて、抵抗素子などを用いてもよい。
【００５４】
（変形例４）
これまで説明した電圧降下回路５２４は、出力電圧ＶＯＵＴを所定電圧幅ΔＶ、低電位側にシフトさせるレベルシフタと把握することができるが、本発明はその限りではない。電圧降下回路５２４は、出力電圧ＶＯＵＴを分圧した電圧、あるいは分圧後の電圧をさらに低電位側にレベルシフトした電圧を、カレントミラー回路５２２の入力ＩＮに発生してもよい。
【００５５】
（用途）
リニアレギュレータ５００は、リニアレギュレータＩＣであってもよいが、そのほかの機能ＩＣに内部電源として集積化されてもよい。図７は、リニアレギュレータ５００を備えるＤＣ／ＤＣコンバータ１００の制御回路２００の回路図である。
【００５６】
ＤＣ／ＤＣコンバータ１００は、Ｂｕｃｋ（降圧）コンバータであり、制御回路２００およびインダクタＬ１、キャパシタＣ１を含む。制御回路２００には、スイッチングトランジスタ（ハイサイドトランジスタ）Ｍ１、同期整流トランジスタ（ローサイドトランジスタ）Ｍ２、抵抗Ｒ３１，Ｒ３２、パルス変調器２０２、ドライバ２０４および内部電源２１０が集積化される。
【００５７】
パルス変調器２０２は、出力電圧ＶＯＵＴに応じたフィードバック電圧ＶＳが基準電圧に近づくように、デューティ比（あるいは周波数）が調節されるパルス信号ＳＨ、ＳＬを生成する。ドライバ２０４は、パルス信号ＳＨ，ＳＬにもとづいて、トランジスタＭ１，Ｍ２を駆動する。内部電源２１０は、入力電圧ＶＩＮを受け、内部電源電圧ＶＲＥＧを発生する。内部電源電圧ＶＲＥＧは、パルス変調器２０２やドライバ２０４に供給される。
【００５８】
制御回路２００では、ＤＣ／ＤＣコンバータ１００を制御するために必要な回路ブロックが大面積を占めるため、内部電源２１０の出力電圧ＶＲＥＧの過電圧状態を検出するための電圧コンパレータを設けることが難しい。このような用途において、電圧コンパレータが不要である上述のリニアレギュレータ５００は好適である。
【００５９】
図８は、図７のＤＣ／ＤＣコンバータ１００を備える車載電装機器３００のブロック図である。車載電装機器３００は、ＤＣ／ＤＣコンバータ１００に加えて、バッテリ３０２、マイコン３０４、負荷３０６を備える。バッテリ３０２は、たとえば１２Ｖ（あるいは２４Ｖ）のバッテリ電圧ＶＢＡＴを生成する。ＤＣ／ＤＣコンバータ１００はバッテリ電圧ＶＢＡＴを入力電圧ＶＩＮとして受け、負荷３０６に最適な電圧レベルを有する出力電圧ＶＯＵＴを生成する。負荷３０６は特に限定されず、各種ＥＣＵ（Electronic Control Unit）、オーディオ回路、カーナビゲーションシステムなどが例示される。マイコン３０４は、車載電装機器３００を統合的に制御するホストプロセッサであり、制御回路２００に対してＥＮ信号を出力する。
【００６０】
車載電装機器３００には、電子機器よりもさらに高い信頼性が要求される。したがって実施の形態に係るＤＣ／ＤＣコンバータ１００は、車載電装機器３００など高い信頼性が要求される用途に好適である。
【００６１】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００６２】
５００…リニアレギュレータ、５０２…入力端子、５０４…出力端子、５０６…出力トランジスタ、５０８…エラーアンプ、５１０…フィードバック回路、５２０…過電圧検出回路、５２２…カレントミラー回路、５２４…電圧降下回路、５２６…インピーダンス素子、５３０…強制オフ回路、ＺＤ１…ツェナーダイオード。
【図１】
2018128762.tif 000003
【図２】
2018128762.tif 000004
【図３】
2018128762.tif 000005
【図４】
2018128762.tif 000006
【図５】
2018128762.tif 000007
【図６】
2018128762.tif 000008
【図７】
2018128762.tif 000009
【図８】
2018128762.tif 000010