(57)【要約】【課題】高電力のパルスを供給し、パルスの立ち上げをスムーズに、デューティ比を高くしたパルス電源装置を提供する。【解決手段】第１の直流電源１０と、第１の直流電源に接続された第１のスイッチング手段ＳＷ１により、第１のパルス電圧ＰＶ１を発生する第１のパルス発生回路３０、ＳＷ１と、第２の直流電源２０と、第２の直流電源に接続された第２のスイッチング手段ＳＷ２により第２のパルス電圧ＰＶ２を発生する第２のパルス発生回路３０、ＳＷ２と、を備えたパルス電源装置１００であって、第１のパルス電圧の電圧値Ｖ１が第２のパルス電圧の電圧値Ｖ２より高くなるよう、第１の直流電源の出力電圧Ｖ１が、第２の直流電源の出力電圧Ｖ２より高く設定され、第１のパルス電圧の前又は後に第２のパルス電圧が重畳し、又は第１のパルス電圧の前又は後に第２のパルス電圧が近接するよう、第１のスイッチング手段及び第２のスイッチング手段が制御されている。【選択図】図２
2018093680.tif 000002
【特許請求の範囲】
【請求項１】
第１の直流電源と、
該第１の直流電源に接続された第１のスイッチング手段により、所定の周波数で矩形パルスからなる第１のパルス電圧を発生する第１のパルス発生回路と、
第２の直流電源と、
該第２の直流電源に接続された第２のスイッチング手段により、前記周波数で矩形パルスからなる第２のパルス電圧を発生する第２のパルス発生回路と、
を備えたパルス電源装置であって、
前記第１のパルス電圧の電圧値Ｖ１が前記第２のパルス電圧の電圧値Ｖ２より高くなるよう、前記第１の直流電源の出力電圧Ｖ１が、前記第２の直流電源の出力電圧Ｖ２より高く設定され、
前記第１のパルス電圧の前又は後に前記第２のパルス電圧が重畳し、又は前記第１のパルス電圧の前又は後に前記第２のパルス電圧が近接するよう、前記第１のスイッチング手段及び前記第２のスイッチング手段が制御されているパルス電源装置。
【請求項２】
前記Ｖ２が前記Ｖ１の０．２〜０．８倍である請求項１記載のパルス電源装置。
【請求項３】
前記第２のパルス電圧のパルス幅Ｗ２が前記第１のパルス電圧のパルス幅Ｗ１の０．５〜１０倍である請求項１又は２に記載のパルス電源装置。
【請求項４】
前記第２の直流電源を複数備えると共に、各第２の直流電源にてそれぞれ異なる出力電圧の前記第２のパルス電圧を発生させ、
前記第１のパルス電圧の前に、複数の前記第２のパルス電圧を、前記第１のパルス電圧に向かって順次出力電圧が増大するように生成し、
及び／又は、前記第１のパルス電圧の後に、複数の前記第２のパルス電圧を、前記第１のパルス電圧側から順次出力電圧が低下するように生成するよう、前記第１のスイッチング手段及び前記第２のスイッチング手段が制御されている請求項１〜３のいずれか一項に記載のパルス電源装置。
【請求項５】
前記第１の直流電源及び前記第２の直流電源が同一の構成をなす請求項１〜４のいずれか一項に記載のパルス電源装置。
【請求項６】
前記第１のパルス電圧及び前記第２のパルス電圧の出力端子間に接続され、第１のパルス電圧及び第２のパルス電圧をオフにした時に自身がオンして前記出力端子間を短絡する第３のスイッチング手段を１つ備えており、
前記第３のスイッチング手段がオンの間、前記第１のパルス電圧及び第２のパルス電圧が離間した波形を示す請求項１〜５のいずれか一項に記載のパルス電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばスパッタリング等の成膜装置に好適に使用できるパルス電源装置に関する。
【背景技術】
【０００２】
従来から、各種の被膜を対象物に成膜する方法としてスパッタリングが知られているが、近年、高出力インパルスマグネトロンスパッタリング（HiPIMS）が開発されている（特許文献１参照）。
図６に示すように、このHiPIMSは、従来のパルス（図６の破線）に比べて短いパルス幅Ｗで高い電圧（電力）Ｖのパルス波を瞬間的にカソードに投入することで、高密度のプラズマを形成する成膜方法であり、高密度のプラズマにより被膜の硬度、平滑性、密着性が向上するとして注目されている（特許文献１）。
又、HiPIMSは、デューティ比が低いので、カソードが過熱せず、低温成膜が可能となる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許5647337号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、HIPIMSは、パルス電源の適用例の一つであり、大きな電力を瞬間的に加えることによってプラズマ密度を高め、スパッタ粒子の反応性を向上させ、緻密で表面平滑性の高く硬い膜を形成することを目指した技術である。HIPIMSの定義としては、パルスの付加時間であるON時間を極端に小さくし、OFF時間を長く採ることにより、電力を貯めて瞬間的に放電することが出来るものとされ、OFF時間が長いことでターゲットが冷却され、繰り返し放電を可能としている。HIPIMSのピークパワーはおよそ500~2000W/cm2程度、平均電力は、通常のパルスと同等、デューティー比（１周期でのON時間比）は0.5~5%程度である。そして、HIPIMSのピーク時でのプラズマ密度は、通常のスパッタリングに比べて３桁程度向上する。
すなわち、OFF時間を長く、ON時間が極端に短いのがHIPIMS技術の特徴であり、これによりイオン化を促進し、コーティング膜として密着性の向上や、基板バイアスや基板加熱が無くても高い緻密性、複雑な形状基材へのカバレッジ性、溝への良好な成膜などが可能となっている。
【０００５】
しかしながら、HIPIMSはOFF時間を長く採るため、コーティングの成膜時間が制限され、成膜レートが小さくなるので、生産コストの増加につながる問題がある。又、HIPIMSは瞬間的に大きな電圧を加えるため、アーキング現象が生じ、正常なスパッタが困難になりやすいという問題がある。ここで、放電開始電圧をイグニッション電圧と称するが、イグニッション電圧は、安定な放電状態であるスパッタ電圧よりかなり高い電圧となるため、アーキングを生じやすい傾向にある。そして、HIPIMSでは、このイグニッション電圧も従来のパルス電圧に比べ、さらに高くなるため、アーキング発生の頻度が増大する。
【０００６】
一方、単純にデューティ比を高くするためのパルスを生成すると、カソードに投入される電力が高くなり過ぎてカソードが過熱するおそれがあると共に、電圧パルスを供給するパルス電源が高価になる。
そこで、本発明は、高電力のパルスを供給しつつ、パルスの立ち上げをスムーズにし、かつデューティ比を高くすることができるパルス電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
ところで、高電力のパルスの立ち上げをスムーズにして供給すれば、上述のアーキングの頻度を低減することができる。そこで、本発明者らは、ON時間の１パルスを、最初にスムーズに立ち上がる部分と、その後の高電力の部分とで構成することで、アーキングを低減し、成膜レートの向上を図ることが可能となることを見出した。
すなわち、急峻なパルスをスムーズにするために、高電圧のパルスの前後のパルスをより低電圧として階段状にパルスを形成する。これにより、１パルスの中の波形のすそ野の面積が広がり、１パルスの電力としては大きくなる。
【０００８】
上記課題を解決するため、本発明のパルス電源装置は、第１の直流電源と、該第１の直流電源に接続された第１のスイッチング手段により、所定の周波数で矩形パルスからなる第１のパルス電圧を発生する第１のパルス発生回路と、第２の直流電源と、該第２の直流電源に接続された第２のスイッチング手段により、前記周波数で矩形パルスからなる第２のパルス電圧を発生する第２のパルス発生回路と、を備えたパルス電源装置であって、前記第１のパルス電圧の電圧値Ｖ１が前記第２のパルス電圧の電圧値Ｖ２より高くなるよう、前記第１の直流電源の出力電圧Ｖ１が、前記第２の直流電源の出力電圧Ｖ２より高く設定され、前記第１のパルス電圧の前又は後に前記第２のパルス電圧が重畳し、又は前記第１のパルス電圧の前又は後に前記第２のパルス電圧が近接するよう、前記第１のスイッチング手段及び前記第２のスイッチング手段が制御されている。
【０００９】
このパルス電源装置によれば、第２のパルス電圧に比べて高電圧である第１のパルス電圧によって高電力のパルスを供給することができる。又、第１のパルス電圧の前又は後に第２のパルス電圧を供給するので、合成されたパルス電圧のオン時間が長くなりデューティ比を高くすることができる。
そして、デューティ比を高くするための第２のパルス電圧は第１のパルス電圧より低電力（低電圧）であるので、第１のパルス電圧のパルス幅のみを大きくしてデューティ比を高くする場合に比べ、パルス電源装置の接続対象（例えばHiPIMSのスパッタ装置のカソード電極及びアース電極）に供給するパルス電圧の電力が高くなり過ぎてカソード等が過熱する不具合や、パルス電源装置が高価になることを防止できる。
【００１０】
前記Ｖ２が前記Ｖ１の０．２〜０．８倍であるとよい。
このパルス電源装置によれば、高電力のパルスを供給しつつ、パルス電圧の電力を高くし過ぎずにデューティ比を高くすることができる。
【００１１】
前記第２のパルス電圧のパルス幅Ｗ２が前記第１のパルス電圧のパルス幅Ｗ１の０．５〜１０倍であるとよい。
【００１２】
本発明のパルス電源装置において、前記第２の直流電源を複数備えると共に、各第２の直流電源にてそれぞれ異なる出力電圧の前記第２のパルス電圧を発生させ、前記第１のパルス電圧の前に、複数の前記第２のパルス電圧を、前記第１のパルス電圧に向かって順次出力電圧が増大するように生成し、及び／又は、前記第１のパルス電圧の後に、複数の前記第２のパルス電圧を、前記第１のパルス電圧側から順次出力電圧が低下するように生成するよう、前記第１のスイッチング手段及び前記第２のスイッチング手段が制御されていてもよい。
このパルス電源装置によれば、第１のパルス電圧の前後の第２のパルス電圧の立ち上げをよりスムーズにすることができる。
【００１３】
前記第１の直流電源及び前記第２の直流電源が同一の構成をなしてもよい。
てもよい。
このパルス電源装置によれば、パルス電源装置全体のコストを低減できる。
【００１４】
前記第１のパルス電圧及び前記第２のパルス電圧の出力端子間に接続され、第１のパルス電圧及び第２のパルス電圧をオフにした時に自身がオンして前記出力端子間を短絡する第３のスイッチング手段を１つ備えており、前記第３のスイッチング手段がオンの間、前記第１のパルス電圧及び第２のパルス電圧が離間した波形を示してもよい。
このパルス電源装置によれば、第１のパルス電圧及び第２のパルス電圧の出力後の出力端子間の電圧を速やかに０に低下させ、綺麗な矩形パルスを得ることができる。
【発明の効果】
【００１５】
この発明によれば、高電力のパルスを供給しつつ、パルスの立ち上げをスムーズにし、かつデューティ比を高くすることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係るパルス電源装置の全体構成を示す回路図である。
【図２】パルス電源装置から出力される電圧パルスの波形を示す波形図である。
【図３】パルス電源装置から出力される電圧パルスの別の波形を示す波形図である。
【図４】パルス電源装置から出力される電圧パルスのさらに別の波形を示す波形図である。
【図５】パルス電源装置から出力される電圧パルスのさらに別の波形を示す波形図である。
【図６】従来のHiPIMSに適用される電圧パルスの波形を示す波形図である。
【発明を実施するための形態】
【００１７】
以下に、本発明を、図面を参照しながら詳細に説明する。図１は、本発明の実施形態におけるパルス電源装置１００の全体構成を示す回路図であり、図２は、パルス電源装置１００から出力される電圧パルスの波形を示す波形図である。
【００１８】
図１において、パルス電源装置１００は、第１の直流電源１０と、第２の直流電源２０と、第１の直流電源１０に接続された第１のスイッチング手段ＳＷ１と、第２の直流電源２０に接続された第２のスイッチング手段ＳＷ２と、第３のスイッチング手段ＳＷ３と、第１のスイッチング手段ＳＷ１〜第３のスイッチング手段ＳＷ３のオンオフを制御するパルス制御部３０と、を備えている。
第１のスイッチング手段ＳＷ１〜第３のスイッチング手段ＳＷ３は、例えばスイッチングトランジスタを用いることができる。スイッチングトランジスタとしては、ＭＯＳ−ＦＥＴ等の電界効果トランジスタ、バイポーラトランジスタが挙げられる。
【００１９】
第１の直流電源１０は、昇圧型スイッチングレギュレータ（ＤＣ−ＤＣコンバータ）であり、マイコン等からなる全体を制御する電源制御部１と、交流電力が入力される入力部３ｄと、入力された交流電力を直流電力に変換する第１の直流電圧供給回路３と、高周波トランス７と、第２の直流電圧供給回路９と、を備えている。
第１の直流電圧供給回路３は、入力部３ｄから入力された交流電力を整流して直流電力に変換する整流回路３ａと、整流回路３ａから出力された直流電圧を平滑化するリアクトル３ｂ、コンデンサ３ｃとを備えている。整流回路３ａは６個のダイオードを有する。第１の直流電圧供給回路３の２つの直流出力ラインは、ブリッジ回路５を介して高周波トランス７の両端に接続されている。
なお、第１の直流電圧供給回路３の直流出力ラインの一方には電流センサ３ｅが接続され、過電流を検出可能になっている。
【００２０】
ブリッジ回路５は４個のスイッチングトランジスタ５ａ〜５ｄからなり、電源制御部１によりスイッチングトランジスタ５ａ〜５ｄのオンオフが制御されている。
そして、スイッチングトランジスタ５ａ及び５ｄと、５ｂ及び５ｃとのオンオフのタイミングを反転させることで、第１の直流電圧供給回路３の直流出力がパルス電圧になって高周波トランス７に出力される。
このパルス電流は、高周波トランス７で昇圧されて第２の直流電圧供給回路９へ入力される。
【００２１】
第２の直流電圧供給回路９は、高周波トランス７から入力されたパルス電圧を整流して直流電圧に変換する整流回路９ａと、整流回路９ａから出力された直流電圧を平滑化するリアクトル９ｂ、コンデンサ９ｃとを備えている。整流回路９ａは４個のダイオードを有する。第２の直流電圧供給回路９の２つの出力端子１０Ｐ、１０Ｎを介し、第１の直流電源１０で昇圧された直流出力が外部に出力される。出力端子１０Ｐはプラス側、出力端子１０Ｎは０Ｖ側である。
なお、第２の直流電圧供給回路９の直流出力ラインの一方には電流センサ９ｅ、及び電圧検出するための分圧抵抗９ｆが接続され、電流及び電圧を検出可能になっている。
【００２２】
第２の直流電源２０は、第１の直流電源１０と同一の構成を有するので説明を省略する。第２の直流電源２０は、入力された交流電力を出力端子２０Ｐ、２０Ｎを介し、昇圧された直流出力として外部に出力する。出力端子２０Ｐはプラス側、出力端子２０Ｎは０Ｖ側である。
なお、第１の直流電源１０及び第２の直流電源２０の出力電圧は、それぞれＶ１，Ｖ２であり、Ｖ１＞Ｖ２の関係にある。各直流電源１０、２０の出力電圧は、電源制御部１に備えられた可変抵抗（図示せず）により任意に調整することができる。
【００２３】
第１の直流電源１０の出力端子１０Ｐは、第１のスイッチング手段ＳＷ１を介して最終出力端子Ｐに接続されている。一方、第１の直流電源１０の出力端子１０Ｎは、最終出力端子Ｎに接続されている。
最終出力端子Ｐ、Ｎは、後述するようにして生成されたパルス電圧の出力端子であり、パルス電源装置１００の接続対象（例えばHiPIMSのスパッタ装置のカソード電極及びアース電極）に接続することにより、パルス電圧を供給する。
同様に、第２の直流電源２０の出力端子２０Ｐは、第２のスイッチング手段ＳＷ２を介して最終出力端子Ｐに接続されている。一方、第２の直流電源２０の出力端子２０Ｎは、最終出力端子Ｎに接続されている。
【００２４】
そして、パルス制御部３０（ＣＰＬＤ３３ｃ）で第１のスイッチング手段ＳＷ１をオンオフすることで、第１の直流電源１０から供給された直流出力を、第１のパルス電圧を持つパルス波として最終出力端子Ｐ、Ｎに出力する。同様に、パルス制御部３０（３３ｃ）で第２のスイッチング手段ＳＷ２をオンオフすることで、第２の直流電源２０から供給された直流出力を、第２のパルス電圧を持つパルス波として最終出力端子Ｐ、Ｎに出力する。
なお、出力端子１０Ｐ、１０Ｎの間にコンデンサ３３ａが接続され、出力端子２０Ｐ、２０Ｎの間にコンデンサ３３ｄが接続されている。コンデンサ３３ａ、３３ｄは、それぞれ直流電源１０、２０の出力電圧により電流をチャージし、ＳＷ１、ＳＷ２を介して高電圧のパルス波形を出力することでＨｉＰＩＭＳの特徴である大電流を得るためのものである。
また、最終出力端子Ｐの出力ラインには電流センサ３３ｇが接続され、異常放電時の過電流によりカソードが過熱することを防ぐため、電流を検出している。
【００２５】
又、第１のスイッチング手段ＳＷ１及び第２のスイッチング手段ＳＷ２より最終出力端子Ｐ側の出力ラインと、最終出力端子Ｎの出力ラインとの間に第３のスイッチング手段ＳＷ３が接続されている。第１のパルス電圧及び第２のパルス電圧は高電圧であるため、第１のスイッチング手段ＳＷ１や第２のスイッチング手段ＳＷ２をオフにしても、放電するのに時間を要してなかなか電圧が下がりにくい。このため、パルスの立下りがシャープにならず、綺麗な矩形パルスが得られないことがある。
【００２６】
そこで、詳しくは後述するが、第１のスイッチング手段ＳＷ１や第２のスイッチング手段ＳＷ２をオフにした直後に第３のスイッチング手段ＳＷ３をオンすることで、最終出力端子Ｐ、Ｎ間を短絡させて電圧を速やかに０に低下させ、綺麗な矩形パルスを得ることができる。
なお、第１のスイッチング手段ＳＷ１と最終出力端子Ｐの間、及び第２のスイッチング手段ＳＷ２と最終出力端子Ｐの間には、それぞれダイオード３３ｂ、３３ｅが接続され、最終出力端子Ｐへ向かってのみ電流が流れるようになっている。又、最終出力端子Ｐ側の出力ラインと第２のスイッチング手段ＳＷ２の間には、ダイオード３３ｆが接続され、出力ラインから第２のスイッチング手段ＳＷ２へ向かってのみ電流が流れるようになっている。
【００２７】
第１のスイッチング手段ＳＷ１及びパルス制御部３０（３３ｃ）が特許請求の範囲の「第１のパルス発生回路」に相当し、第２のスイッチング手段ＳＷ２及びパルス制御部３０（３３ｃ）が特許請求の範囲の「第２のパルス発生回路」に相当する。又、図１において、第１のパルス発生回路及び第２のパルス発生回路を総称してパルス発生回路３０で表す。
なお、本実施形態では、第３のスイッチング手段ＳＷ３はパルス電源装置１００に１個のみ設けられ、この１個の第３のスイッチング手段ＳＷ３で第１のパルス電圧及び第２のパルス電圧を共に綺麗な矩形パルスに調整している。これにより、例えば「第１のパルス発生回路」及び「第２のパルス発生回路」毎にそれぞれ最終出力端子Ｐ、Ｎ間を短絡させるスイッチング手段を別個に設ける場合に比べ、共通となる１個の第３のスイッチング手段ＳＷ３のオンオフを制御すればよいので、第１のパルス電圧及び第２のパルス電圧の終了ごとに短絡させるタイミングの精度が向上すると共に、パルス制御部３０（３３ｃ）の制御負担を軽減できる。
【００２８】
図２は、パルス電源装置１００から出力される電圧パルスの波形を示す。
まず、第２のパルス発生回路により、所定の周波数ｆ（図２の周期Ｔの逆数）で、電圧値Ｖ２、パルス幅Ｗ２の矩形パルスからなる第２のパルス電圧ＰＶ２を生成する（図２（ａ））。
次に、第２のパルス電圧ＰＶ２をオフにすると同時に、第３のスイッチング手段ＳＷ３をオンにして最終出力端子Ｐ、Ｎ間を短絡させ、第２のパルス電圧ＰＶ２を速やかに０に低下させる（図２（ａ））。図２（ａ）において第３のスイッチング手段ＳＷ３をオンにする時間Ｔ３１は、パルス電圧によっても異なるが、例えば５〜１０μｓである。
【００２９】
次に、第３のスイッチング手段ＳＷ３をオフにすると同時に、第１のパルス発生回路により、上記周波数ｆで、電圧値Ｖ１、パルス幅Ｗ１の矩形パルスからなる第１のパルス電圧ＰＶ１を生成する（図２（ｂ））。
次に、第１のパルス電圧ＰＶ１をオフにすると同時に、第３のスイッチング手段ＳＷ３をオンにして最終出力端子Ｐ、Ｎ間を短絡させ、第１のパルス電圧ＰＶ１を速やかに０に低下させる（図２（ｂ））。
【００３０】
次に、第３のスイッチング手段ＳＷ３をオフにすると同時に、図２（ａ）と同様にして第２のパルス発生回路により、上記周波数ｆで第２のパルス電圧ＰＶ２を生成する（図２（ｃ））。
次に、第２のパルス電圧ＰＶ２をオフにすると同時に、第３のスイッチング手段ＳＷ３をオンにして最終出力端子Ｐ、Ｎ間を短絡させ、第２のパルス電圧ＰＶ２を速やかに０に低下させる（図２（ｃ））。なお、図２（ｃ）において第３のスイッチング手段ＳＷ３をオンにする時間Ｔ３２は、次に図２（ａ）の第２のパルス電圧ＰＶ２をオンにする時までであり、図２（ａ）、（ｂ）における第３のスイッチング手段ＳＷ３のオン時間Ｔ３１よりはるかに長い。Ｔ３２は、パルス電圧によっても異なるが、例えば１００〜２００μｓである。
【００３１】
以上のようにして生成された第２のパルス電圧ＰＶ２及び第１のパルス電圧ＰＶ１の合成波形を図２（ｄ）に示す。
第２のパルス電圧ＰＶ２、第１のパルス電圧ＰＶ１、第２のパルス電圧ＰＶ２の順で各パルスが第３のスイッチング手段ＳＷ３のオン時間だけ離間した合成波形が生成されることがわかる。
これにより、第２のパルス電圧ＰＶ２に比べて高電圧である第１のパルス電圧ＰＶ１によって高電力のパルスを供給することができる。又、第１のパルス電圧ＰＶ１の前又は後（本例では前及び後）に近接して第２のパルス電圧ＰＶ２を供給するので、合成されたパルス電圧のオン時間が長くなりデューティ比を高くすることができる。
そして、デューティ比を高くするための第２のパルス電圧ＰＶ２は第１のパルス電圧ＰＶ１より低電力（低電圧）であるので、第１のパルス電圧ＰＶ１のパルス幅のみを大きくしてデューティ比を高くする場合に比べ、パルス電源装置１００の接続対象（例えばHiPIMSのスパッタ装置のカソード電極及びアース電極）に供給するパルス電圧の電力が高くなり過ぎてカソード等が過熱する不具合や、パルス電源装置が高価になることを防止できる。
【００３２】
図２の例では、第１のパルス電圧ＰＶ１と第２のパルス電圧ＰＶ２とは重畳しないので、元の第１のパルス電圧ＰＶ１の電圧値Ｖ１が特許請求の範囲の「重畳後のＶ１」に相当する。
なお、高電力のパルスを供給しつつ、パルス電圧の電力を高くし過ぎずにデューティ比を高くする観点からは、電圧値Ｖ２がＶ１の０．２〜０．８倍であることが好ましく、０．４〜０．６倍であることがより好ましい。
又、パルス幅Ｗ１、Ｗ２は特に限定されないが、Ｗ２がＷ１の０．５〜１０倍であることが好ましく、１〜３倍であることがより好ましい。
又、例えば、Ｗ１をデューティ比１〜５％程度とし、一方で成膜レート向上を図るためにＷ２をデューティ比５〜１０％とすることができる。又、重畳後の１パルスのデューティ比を例えば１０〜２０％程度することができる。
又、第１の直流電源１０及び第２の直流電源２０を同一の構成とすると、パルス電源装置１００全体のコストを低減できる。
【００３３】
なお、上述のように、第３のスイッチング手段ＳＷ３をオンにして最終出力端子Ｐ、Ｎ間を短絡させると、第１のパルス電圧ＰＶ１及び第２のパルス電圧ＰＶ２の立下りがシャープになり、綺麗な矩形パルスが得られる。この場合、第３のスイッチング手段ＳＷ３のオン時間Ｔ３１だけ第１のパルス電圧ＰＶ１及び第２のパルス電圧ＰＶ２が離間した波形となる。
ここで、オン時間Ｔ３１＝０とすることも可能であるが、ＳＷ１とＳＷ２のＯＮ、ＯＦＦのタイミングが重なるため、これらのタイミングがオーバーラップしてクロスした場合、回路部品に負担が掛かる恐れがあるため、オン時間Ｔ３１を設けることが好ましい。
【００３４】
又、上述のｆ（Ｔ）、Ｗ１、Ｗ２、Ｖ１、Ｖ２、Ｔ３２はユーザが任意に設定できる。ｆ、Ｗ１、Ｗ２は、パルス制御部３０（３３ｃ）に構成された例えば時間設定用のサムロータリースイッチ等により調整することができる。
又、Ｔ３１は、ｆ（Ｔ）、Ｗ１、Ｗ２、Ｔ３２からパルス制御部３０が自動的に設定（計算）する。
なお、Ｗ１、Ｗ２は、パルスのピーク値の立ち上がり半値点と立ち下がり半値点との間の時間間隔（ＪＩＳ-Ｃ６８０２（２００５年））とする。
【００３５】
本発明は上記実施形態に限定されず、本発明の思想と範囲に含まれる様々な変形及び均等物に及ぶことはいうまでもない。
例えば、図３に示すように、第１のパルス電圧ＰＶ１に第２のパルス電圧ＰＶ２を重畳させてもよい（パルス重畳）。図３（ｃ）の合成波形に示すように、この例では、第２のパルス電圧ＰＶ２の中に第１のパルス電圧ＰＶ１が完全に重なり、第１のパルス電圧ＰＶ１の前後に第２のパルス電圧ＰＶ２が介在する。
なお、パルスを重畳させても、各電圧ＰＶ１、ＰＶ２は変わらない。
【００３６】
また、図４に示すように、第２のパルス電圧ＰＶ２の一部に第１のパルス電圧ＰＶ１を重畳させてもよい。図４（ｃ）の合成波形に示すように、この例では、第２のパルス電圧ＰＶ２の立下り側に第１のパルス電圧ＰＶ１が重なり、第１のパルス電圧ＰＶ１の前に第２のパルス電圧ＰＶ２が介在する。
【００３７】
また、図５に示すように、第１のパルス電圧ＰＶ１の前に、複数（多段）の第２のパルス電圧ＰＶ２を、第１のパルス電圧ＰＶ１に向かって順次出力電圧Ｖ２が増大するように生成し、さらに、第１のパルス電圧ＰＶ１の後に、複数（多段）の第２のパルス電圧ＰＶ２を、第１のパルス電圧ＰＶ１側から順次出力電圧Ｖ２が低下するように生成させ、第１のパルス電圧ＰＶ１と重畳又は近接させてもよい。図５（ｃ）の合成波形に示すように、この例では、第１のパルス電圧ＰＶ１の前後のパルス（第２のパルス電圧）の立ち上げをよりスムーズにすることができる。
なお、第１のパルス電圧ＰＶ１の前後の少なくとも一方の第２のパルス電圧ＰＶ２を複数（多段）にすればよい。
又、この場合、第２の直流電源を複数備えると共に、各第２の直流電源にてそれぞれ異なる出力電圧の第２のパルス電圧を発生させる必要がある。
【００３８】
又、上記実施形態では、第１のパルス電圧ＰＶ１及び第２のパルス電圧ＰＶ２は同じ極性（＋）のパルス波であったが、両パルス電圧を異なる極性（＋と−）としてもよく、同じ極性（−）としてもよい。
【符号の説明】
【００３９】
１０    第１の直流電源
２０    第２の直流電源
３０    パルス制御部
ＳＷ１    第１のスイッチング手段
ＳＷ２    第２のスイッチング手段
ＳＷ３    第３のスイッチング手段
ＰＶ１    第１のパルス電圧
ＰＶ２    第２のパルス電圧
３０、ＳＷ１    第１のパルス発生回路
３０、ＳＷ２    第２のパルス発生回路
１００    パルス電源装置
【図１】
2018093680.tif 000003
【図２】
2018093680.tif 000004
【図３】
2018093680.tif 000005
【図４】
2018093680.tif 000006
【図５】
2018093680.tif 000007
【図６】
2018093680.tif 000008