(57)【要約】各自がデータ生成に供するデータソースを有する複数のデータ生成処理ユニットを有するデータ取得システム。各時に生成されたデータは、少なくとも２ビットを有するデジタルデータワードが出力のため与えられるように、関連付けされたデータ処理手段により処理される。デジタルデータワードの出力は、第１制御信号に応じて同期パラレル的に行われる。チェーンを形成するよう互いに結合された複数のシフトレジスタは、第２制御信号に応じて同期パラレル的にデジタルデータワードを伝搬し、関連付けされたデータ生成処理ユニットに結合される。
2005526563.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータ生成処理ユニットと、
複数のシフトレジスタと、
を有するデータ取得システムであって、
前記各データ生成処理ユニットは、
データを生成するデータソースと、
少なくとも２ビットを有するデジタルデータワードを出力し、第１制御信号に応じて前記デジタルデータワードを同期パラレル出力するよう構成されるデータ処理手段とを有し、
前記各シフトレジスタは、
第２制御信号に応じて前記デジタルデータワードを同期パラレル伝搬するよう構成され、前記複数のデータ生成処理ユニットの１つに結合される、
ことを特徴とするシステム。
【請求項２】
請求項１記載のデータ取得システムであって、
前記複数のデータ生成処理ユニットの１つのデータ処理手段は、アナログ−デジタル変換器を有することを特徴とするシステム。
【請求項３】
請求項１または２記載のデータ取得システムであって、
前記複数のデータ生成処理ユニットの１つのデータ処理手段は、少なくとも２ビットを有する前記デジタルデータワードを格納するよう構成されるレジスタを有することを特徴とするシステム。
【請求項４】
請求項１記載のデータ取得システムであって、
前記複数のデータ生成処理ユニットの１つのデータ処理手段は、
前記データソースのそれぞれに結合される２つのアナログ−デジタル変換器と、
各時において、前記アナログ−デジタル変換器の１つからデジタルデータを時間交替的にロードするよう構成されるレジスタと、
を有することを特徴とするシステム。
【請求項５】
請求項１乃至４何れか一項記載のデータ取得システムであって、
前記シフトレジスタのチェーンは、制御データを伝搬するよう構成されることを特徴とするシステム。
【請求項６】
請求項１乃至５何れか一項記載のデータ取得システムであって、
前記データソースの１つは、センサユニットであることを特徴とするシステム。
【請求項７】
請求項１乃至５何れか一項記載のデータ取得システムであって、
前記データソースの１つは、電磁放射、特にＸ線を検出するよう構成されることを特徴とするシステム。
【請求項８】
請求項７記載のデータ取得システムであって、
前記電磁放射を検出するよう構成されるデータソースは、複数の検出要素を有することを特徴とするシステム。
【請求項９】
請求項１乃至８何れか一項記載のデータ取得システムを有するＸ線装置。
【請求項１０】
複数のデータ生成処理ユニットにおいて各自のデータソースによりデータを生成するステップと、
前記複数のデータ生成処理ユニットに関連付けされたデータ処理手段により少なくとも２ビットを有するデジタルデータワードを提供するステップと、
第１制御信号に応じて前記デジタルデータワードを同期パラレル出力するステップと、
チェーンを形成するため互いに結合した複数のシフトレジスタに、第２制御信号に応じて前記デジタルデータワードを同期パラレル格納するステップと、
前記複数のシフトレジスタのチェーンを介し前記第２制御信号に応じて前記デジタルデータワードを同期パラレル伝搬するステップと、
を有することを特徴とするデータ取得方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ取得システムに関する。
【背景技術】
【０００２】
データを多数あるいは高速連続的に生成し、データ生成位置からさらなる処理が実行される位置への明確かつ障害のない方法によるデータ送信が必要とされるタイプの装置において、データ取得システムは利用される。このタイプの装置としては、例えば、検出器上において入力するＸ線がシンチレータフォトダイオード（ｓｃｉｎｔｉｌｌａｔｏｒ  ｐｈｏｔｏｄｉｏｄｅ）ユニットなどにより電気信号に変換され、そしてこの電気信号がアナログ−デジタル変換器（ＡＤＣ）などによりデジタル化される医療用描画装置などの描画装置などがあげられる。このタイプの検出器は、典型的には、より小さな画像ユニット、あるいはいわゆる画素に分割される。その後、検出器の画素により生成され、１以上のＡＤＣによりデジタル化されたデータを当該装置の他の要素に送信するため、データ取得システムが利用される。このタイプの装置の受け手の要素としては、例えば、データを処理する電子ユニット、データを伝搬するデータインタフェース、あるいはデータメモリなどがあげられる。医療分野では、このタイプの検出器としては、特に、Ｘ線描出のための高解像度デジタル検出器や、コンピュータ断層撮影に利用されるようなＸ線感知検出器などが含まれるかもしれない。
【０００３】
このような装置で用いられるデータ取得装置は、例えば、シングルラインコンピュータ断層撮影装置などから知られている。このタイプのＣＴ装置では、検出器は、Ｘ線ソースにしっかりと機械的に装着され、検査対象の周囲を回転する。可能な限り多数の角度位置から投影画像の取得及び読み出しが必要である。シングルライン検出器は、１００画素程度から構成され、毎秒約１０００回の読み出しが行われる。このとき、１６ビット画素データの典型的なデジタル化デプス（ｄｉｇｉｔｉｚａｔｉｏｎ  ｄｅｐｔｈ）は、毎秒１．６×１０７データビットのデータレートとなる。個々の検出モジュールあるいは規定された画素群に関連付けされ、典型的には、検出器自体から一定を距離だけ離して装着されるアナログ−デジタル変換器ボードは、アナログデータリードを介して当該画素群から増幅されていないアナログデータを受け取り、受け取ったデータを増幅及びデジタル化し、その後、このデジタル化されたデータを当該データを送信するデジタルデータバスに印加される。上述のデータレートに対して、最新技術では、ＰＣＩやＳＣＳＩなどの従来の（ランダムアクセス）バスシステムが利用される。
【０００４】
検出器が短時間に多数の画素を読み出す必要がある場合、データ取得システムには特別な要求が課せられる。現在及び将来の検出器には、超高速のデータレートが要求される。フラットデジタルＸ線検出器は、例えば、約３０マイクロ秒での読み出しが要求される４０×４０ｃｍ２の表面上の２０００×２０００画素を有するかもしれない。この場合、データ取得装置は、毎秒１．３３×１０８画素データ、トータルでは例えば、１２ビットのデジタル化デプスの場合においては毎秒約１．６×１０９データビットを送信する必要がある。より小さなＸ線検出器（例えば、心臓検査に対する２０×２０ｃｍ２の検出器など）は、上記画像の１/４しか有しておらず、このため、当該データレートは１/４まで、すなわち、毎秒０．４×１０９データビットに減らすことができる。現在のコンピュータ断層撮影（ＣＴ）装置では、画素数は実質的により少ないが（例えば、マルチラインＣＴ検出器は、１０００×２４画素などを有し、そのトレンドはより多くのラインに対する）、その後、このデータは検出システムの回転毎に、例えば、１０００〜１５００回読み出される必要がある。このため、約０．７〜０．３３秒の所望の回転時間と、約１６ビットの典型的なデジタル化デプスに対して、当該レートは毎秒約０．５〜１．５×１０９データビットとなる。
【０００５】
コンピュータ断層撮影装置のデータ取得システムにおいては、当該検出器が約１ｍの長さを有するという問題がある。これは、最終的にターゲット位置に適用される必要のあるデータのデータ生成位置が、対応する距離だけ離れて配置されるということを意味する。従って、ＣＴの検出器の長さは、フラットＸ線検出器の２倍以上の長さになってしまう。
【０００６】
このため、長いアナログケーブルの使用により、問題をますます大きなものとしてしまう。例えば、マルチライン検出器は、検出器からアンプ及びＡＤＣに印加されるアナログデータが経由するケーブルのより高い密度により生じる問題だけでなく、ケーブルの移動及び電磁場からの干渉によるマイクロフォニ（ｍｉｃｒｏｐｈｏｎｙ）な（画素の小さな表面により決定される）小さな画素のキャパシタンスと比較して相対的に大きなケーブルキャパシタンスにより障害に関する問題を関与することになる。
【０００７】
例えば、シングルライン検出器に対して利用される従来のバスシステムコンセプトは、長いデータリードの場合には特に、データコンテンツ上で反射がスーパーポーズされるデータリードの接触領域で反射（高調波振動）が起こるため、上記制約を満たす。このため、多くの障害がデータストリームにスーパーポーズされ、データ転送は全く不可能となることさえなる。いわゆる高調波振動による反射の発生は、特徴的な波動インピーダンスに適応される特別なリードを用いることにより抑制することができる。しかしながら、このようなリードは極めて高価なものである。差動ドライバもまた利用可能であるが、その場合ケーブル密度は増大し（ツイストペアケーブルを使用する必要のため）、ケーブルのターミネーションもまた調整されねばならない。
【０００８】
文献ＵＳ６，０８１，５７６Ａは、シングルライン及びマルチラインコンピュータ断層撮影装置のためのスケーラブルなデータ取得システムを開示している。当該開示では、アナログデータが、ケーブルを介し検出モジュールからデータ取得システムバックプレーンに転送される。アナログデータは、１つの検出器ラインのデータのみが各時において１つの変換器ボードに接続されるように、このバックプレーンに保持される。アナログデータはこの変換器ボード上でデジタル化され、ビットストリームに変換される。１２の変換器ボードが典型的な検出器ラインに備えられる。各変換器ボードは、規定された瞬間でそのデータをビットデータストリームに適用する。ビットストリームは、シリアルシフトレジスタチェーンにより１つの変換器ボードから他の変換器ボードに転送され、最終的に送信ユニットに印加される。
【０００９】
上記データ取得システムはスケーラブルであるが、検出器ラインのライン数の関数として比例的に変換器ボードと１ビットシフトレジスタチェーンの数は増えていく。２０の検出器ラインの場合、２４０の変換器ボードと２０のシリアルシフトレジスタチェーンが存在することとなるであろう。この解法は、大きな表面を要し、比例的にコストを増大させる。
【００１０】
〔発明の開示〕
従って、本発明の課題は、空間的に分散したデータソースと高いデータレートのための改良された経済的なデータ取得システムを提供することにある。本発明のさらなる課題は、空間的に分散したデータソース及び高データレートの場合の改良されたデータ取得方法を提供することにある。本発明の課題はさらに、空間的に分散したデータソース及び高データレートのためのデータ取得システムを有する改良されたＸ線装置を提供することにある。
【００１１】
本課題は、各自がデータ生成のためのデータソースを有するデータ生成処理ユニットを有し、データ生成処理ユニットは、少なくとも２ビットを有するデジタルデータワードの出力を与えるよう構成され、第１制御信号に依存したデジタルデータワードの同期パラレル出力のために構成される。データ取得システムはまた、チェーンを形成するため互いに結合され、第２制御信号に依存してデジタルデータワードの同期パラレル伝搬のため構成され、データ生成処理ユニットの１つに結合された複数のシフトレジスタを有する。
【００１２】
ここでは、「同期パラレル」とは、複数のビットを有するデジタルデータワードのビットが、パラレルに（すなわち、同期的に）出力あるいは伝搬され、この出力あるいは伝搬が関係するデータ生成取得ユニットの何れに対しても時間に関して同期的に行われるということを意味するものと理解されるべきである。
【００１３】
データソースから供給される「データ」は、デジタルデータ、アナログデータあるいはデジタルデータとアナログデータを合成したものであってもよい。
【００１４】
このように構成されるデータ取得システムは、データ取得処理ユニットがデジタルリードによってのみシフトレジスタチェーンに結合されているため、短いアナログリードの使用を可能にする。高ビットストリームクロックレートは、パラレル送信によりデジタルワードクロックレートの低下のため低下され、この構成の同期は信頼性の高いデータ送信を提供する。シフトレジスタ間の結合へのデジタル結合距離の減少はまた、デジタルデータリードとドライバの経済性の高い実現を可能にする。
【００１５】
請求項２によると、少なくとも１つのデータ生成処理ユニットは、本ユニットのデータソースに結合されるアナログ−デジタル変換器の形態による処理手段を有する。本ユニットは、デジタルソースが依然としてデジタル化を要する（完全あるいは部分的）アナログデータを供給するとき、効果的に利用することができる。本発明によると、ＡＤＣはデータソース近傍に配置され、これにより短いアナログ接続が可能となる。
【００１６】
請求項３によると、少なくとも１つのデータ生成処理ユニットは、レジスタの形態による処理手段を有する。このレジスタがデジタルデータワードのすべてのビットの同期的な伝搬のためのパラレル出力を有するとき、このデジタルワードのパラレル出力が可能となる。さらに、レジスタの記憶特性を効果的に利用することができる。例えば、デジタルデータワードがレジスタの出力にシフト可能である間に、第２のデジタルデータワードが次のステップにおいてレジスタに格納される。
【００１７】
請求項４は、データ生成処理ユニットの１つに、各自が関連する処理手段（ＡＤＣ）に結合される２つのデータソースが備えられ、処理手段がＡＤＣにより生成されたデジタルデータをレジスタに交互にロードする本発明によりさらなる特別な構成を開示する。このデジタルデータは、出力のための完全なデジタルデータワードである必要はない。
【００１８】
請求項５による実施例は、シフトレジスタチェーンが制御データの伝搬を行うよう構成されるとき、制御データバスが不要となるという効果を提供する。これによりコストと表面領域の節約が可能となる。
【００１９】
物理的測定変数を検出する場合、データソースは、請求項６によるセンサユニットとして構成される。
【００２０】
例えば、光やＸ線がデータの生成に用いられる場合、請求項７によると、データソースは電磁場放射を検出するよう構成されるべきである。
【００２１】
請求項８の実施例は、多数の検出要素を含む場合には特に効果的である。データソースに付属する処理要素は、複数の検出要素からのデータを処理することができる。
【００２２】
本発明はまた、本発明によるデータ取得システムを有するＸ線装置に関する。このようなデータ取得システムは、大きなサイズ（例えば、２０ｃｍ以上）及び/または高クロックレート（例えば、１００Ｍｂｉｔ以上）の場合において、特に効果的に利用することができる。
【００２３】
本発明はまた、空間的に分散したデータソースからのデータ取得方法に関する。本方法は、請求項１０に開示されている。
【００２４】
本発明による様々な実施例が、添付された図面を参照することにより以下で詳細に説明される。
【発明を実施するための最良の形態】
【００２５】
図１は、本発明によるデータ取得システムの一実施例を示す。図１では、以降において「ユニット」と呼ばれる３つのデータ生成処理ユニット１ａ、１ｂ及び１ｃと、３つのパラレルシフトレジスタ６ａ、６ｂ及び６ｃが示される。この場合、シフトレジスタは、ユニットにより出力されたデジタルデータワードをシフトレジスタチェーンに結合するポイントを構成する。データ取得システムはまた、２つのみ、あるいはさらに多くのシフトレジスタ、すなわち、１０、２０または１２０を有するようにしてもよい。シフトレジスタの個数は、例えば、データ取得システムの拡張やクロックレートなどの課されている要求により決定される。ＣＴ検出器の場合では、データの取得が要求される線形的な拡張
は約１ｍに達し、データレートは、典型的なマルチライン検出器の場合には、例えば、毎秒２×１０６〜３×１０８データワードに達する。従って、１０００の検出列、２４の検出ライン、１２００の回転あたりの投影及び毎秒２回転の場合では、約１７．４ｎｓのクロック期間に対応して、毎秒５７．６×１０６データワードに達する。ユニット１ａ、１ｂ及び１ｃの各々は、データソース３ａ１、３ｂ１及び３ｃ１を有する。このようなデータソースは、例えば、実現可能なクロックレートに調整された複数の画素を有するＸ線検出器の一部を構成するかもしれない。また、パラレルに構成されるデジタルデータワードの格納に用いられるレジスタ２ａ、２ｂ及び２ｃが備えられる。例えば、２〜２４ビットのデジタルデータワードを、個々のビットを逐次的にロードすることなく、同時に格納する。ユニット１ａ、１ｂ及び１ｃは、さらに、デジタルデータワードのさらなる伝搬に応じて、クラック信号４とスイッチ信号５などの第１制御信号４と５を受信するよう構成される。この場合、これらユニット自体は互いに接続はされない。構成的に簡単な実施例では、データソース３ａ１により、記憶手段などのデジタルデータソースの１単位を形成し、このソースから、例えば、レジスタ２ａを介し出力されるように、第１制御信号４と５に依存してデジタルデータワードが読み出される。このデータは、内部あるいは外部のアドレス指定により、データソース３ａ１から読み出すことができる。完全に同期的な供給構成のため（例えば、スター型の結合の結果として）、第１制御信号４と５は、上記ユニットのパラレル出力２ａ、２ｂ及び２ｃを介した複数ユニットのデジタルデータワードの一時的に同期化された伝搬を可能にする。制御信号４と５は、個々のユニットの規定されたアドレス指定、複数ユニットの同時アドレス指定、あるいはデータ取得システムのすべてのユニットの同時アドレス指定を可能にする。図１に示された実施例では、デジタルデータワードは４ビットを有する。このとき、ユニット１ａ、１ｂ及び１ｃとシフトレジスタ６ａ、６ｂ及び６ｃとの間の結合手段９ａ、９ｂ及び９ｃの幅は、デジタルデータワードのこのビット幅に対応する。追加的なハンドシェイク信号あるいは他の制御信号がまた転送される場合、１デジタルデータワードより幅のある結合手段９ａ、９ｂ及び９ｃが利用される。このタイプの結合手段は、例えば、いわゆるフレックスフォイル（ｆｌｅｘ  ｆｏｉｌ）により実現されてもよい。データバス１０ａｂと１０ｂｃによりチェーンを形成するため、シフトレジスタが結合される。この場合のシフトレジスタチェーンはまた、シフトレジスタとのデータの出し入れに用いられるスタートデータバス１０’とエンドデータバス１０’’を有する。例えば、エンドデータバス１０’’は、シフトレジスタチェーンを、例えば、記憶媒体や電子処理ユニットなどのデータ受信装置２０結合する。スタートデータバス１０’は、データ送信装置２１をシフトレジスタチェーンに結合する。各種ユニット１ａ、１ｂ及び１ｃにより伝搬されるデジタルデータワードは、図１に示されるものと同一の幅に限定される必要はない。一実施例では、１つのユニットが４ビットの幅を有するデ���タワードを伝搬し、他のユニットが８ビットの幅を有するデータワードを伝搬する。そのとき、結合手段９ａ、９ｂ及び９ｃはこれに応じて構成されるべきである。この場合、シフトレジスタ６ａ、６ｂ及び６ｃの幅は、伝搬対象の最も幅のあるデジタルデータワードの幅と少なくとも等しい。同期パラレル伝搬が、第２制御信号７及び８に依存して規定された方法により行われるため、データ受信装置２０は、異なる幅のデータワードを区別することができる。ＣＴ検出器の場合、検出器の端での投影データは、典型的には、検出器の中心よりも小さい動的範囲と、異なる幅がコストを削減し、スペースを節約する構成を有する。図示された実施例におけるデータバス１０ａｂと１０ｂｃは、ハンドシェイク信号や他の制御信号を送信するため、送信対象の最大幅を有するデジタルデータワード（この場合、５ビットのデータバスとして）より大きな幅となるよう構成される。シフトレジスタ６ａ、６ｂ及び６ｃは、デジタルデータワードが同期パラレルにチェーンを介して伝搬されることに依存して、例えば、クロック信号７とスイッチ信号８のような２つの制御信号７と８を受け取るよう構成される。図１に示されるユニットとシフトレジスタとの間の明確な結合を有する構成の代わりとして、例えば、２つのユニットと１つのシフトレジスタを結合することも可能である。２つのユニットがシフトレジスタの同一の入力に結合されるとき、例えば、これらのユニットは交替でアクセスすることができる。これは、クロックレートがデータ生成期間より大きなシフトレジスタチェーンで実現可能であるとき効果的である。このとき、さらなるシフトレジスタチェーンが不要となる。さらなる他の実施例では、これらのユニットが、少なくとも２つのデジタルデータワードの幅を有する各自のシフトレジスタに結合される。この結果、２つのデジタルデータワードをシフトレジスタごとに同時に伝搬することができる。しかしながら、部分的に重複した結合設計はもまた利用可能であり、及び/またはシフトレジスタごとに３以上のユニットが備えられるようにしてもよい。
【００２６】
コンピュータ断層撮影装置のマルチライン検出器の場合には、１４または１６ビットの幅を有するデジタルデータを生成することができる。送信対象のこのデジタルデータワードは、しばしばどの取得段階が選択されたか示す追加的なスケーリングビットを有する。例えば、２０ビットの導敵領域をカバーするため、小さな信号がデジタル化ユニットに印加される前に、まず増幅される。信号レベルに応じて、例えば、１、４、１６及び６４倍のゲインが適用可能である。４つのゲイン領域を示すため、２ビットが追加的に必要とされる。この２ビットは、例えば、１４〜１６ビットのデジタル化デプスに追加され、これにより、この場合伝搬されるデジタルデータワードは１６〜１８ビットを有する。２つのみのゲイン領域の場合には、１ビットのゲインビットで十分である。追加的なパリティビットや誤り訂正ビットもまた利用可能である。他のＸ線検出器の場合、通常、コンピュータ断層撮影の場合のものより小さなデータワード幅が用いられる。これらの幅は、例えば、Ｘ線撮影検出器（例えば、イメージインテンシファイアやデジタルフラット検出器など）の場合には、８〜１２ビットである。例えば、デジタル音楽データにデータ取得システムが用いられるとき、２４ビットのデジタルワード幅が利用可能である。
【００２７】
ＣＴ検出器は、典型的には、例えば、２４ライン検出器の場合には１６列を有する縦方向の検出モジュールから構成される。このとき、各検出モジュールが構成される。検出器が６４のモジュールから構成されるとき、列の項数は１０２４となる。ＣＴ検出器の画素の典型的な幅は１ｍｍであり、このためこのような検出器の長さは約１ｍとなる。モジュールのデータがシフトレジスタに結合されるとき、この場合におけるシフトレジスタチェーンは、６４のシフトレジスタを有する。
【００２８】
図２は、関連するユニット１ａを有するシフトレジスタチェーンのシフトレジスタ６ａの一実施例を詳細に示す。本ユニットは、データソース３ａ１からのアナログデータストリームをデジタルデータワードに変換するデジタル化ユニット１１ａ１に結合されるデータソース３ａ１を有する。アナログ−デジタル変換器などのデジタル化ユニット１１ａ１は、アナログデータリード１２ａ１を介してデータソースに、そしてレジスタ２ａに結合される。拡張された実施例では、デジタル化ユニット１１ａ１をバイパスするデータリード１３ａ１を介したデータソース３ａ１とレジスタ２ａとの間の追加的な結合が存在する。これは、データソース３ａ１がアナログデータだけでなく、例えば、説明されたゲイン要素ビットなどのデジタルデータも送信するとき効果的である。マルチラインコンピュータ断層撮影装置を有する構成では、データソース３ａ１は、例えば、Ｘ線量子をフォトダイオードにより電流信号に変換される光量子に変換するようシンチレータ水晶が構成されるフォトダイオード構成により形成される。本実施例では、フォトダイオードに付属したアンプユニットもまた、データソースの一部を形成する。アンプユニットは、例えば、電流信号を電圧信号に変換する。アンプユニットは、小さな信号の自動増幅のために構成することができる。このとき、ゲイン要素は、ゲイン領域ビットによりデジタル伝搬することができる。第１制御信号４と５及びバッファ手段（図示せず）を用いて、デジタル信号とレジスタ２ａとの結合が、デジタル化されたアナログ信号と同期して実行することができる。例えば、Ｘ線ビームの外側あるいは当該ビームから遮断された同一のボード上に、データソース３ａ１に近接してデジタル化ユニット１１ａ１を構成することにより効果的な実施例を形成することができる。このとき、アナログリード１２ａ１はとても短いものであり、例えば、数ミリメータから数センチメータの長さを有するプリントされたリードワイヤとして実現することができる。
【００２９】
図３は、シフトレジスタ６ａに付属するユニット１ａのさらなる実施例を示す。本実施例によるユニット１ａは、２つのデータソース３ａ１と３ａ２及びアナログデータリード１２ａ１と１２ａ２を介し上記データソースに結合される２つのデジタル化ユニット１１ａ１と１１ａ２を有する。デジタル化ユニット１１ａ１と１１ａ２は、レジスタ２ａに結合されている。本実施例は、デジタル化ユニットを介しデータソース３ａ１と３ａ２により生成されるデータのデジタル化の期間が所望のリードアウトタイムを超えるときに意味がある。一実施例におけるデータソース３ａ１と３ａ２は、マルチライン検出器のモジュールの上半分と下半分に対応している。従って、２４ライン検出器の場合、それらはそれぞれ上側の１２ラインと下側の１２ラインに対応している。図２において説明されたように、データソース３ａ１と３ａ２により供給されるデジタルデータが、データリード１３ａ１と１３ａ２を介しレジスタ２ａと同期して印加される拡張された実施例が利用可能である。高抵抗によりスイッチされるアナログ−デジタル変換器の出力の場合、レジスタはそれの出力により実現することができる。デジタルデータワードの出力がレジスタを介して実現される場合、本実施例は、レジスタの記憶特性が、例えば、デジタル信号ワードをシフトレジスタに伝搬するため、及び以降において少しの間だけ第２デジタルデータワードを格納するため利用可能であるという効果を有し、これにより、ＡＤＣはさらなる変換を実行することができる。レジスタはまた、デジタル化ユニット１１ａ１と１１ａ２から当該データを、そしてそれと同期して、データリード１３ａ１と１３ａ２を介し関連するデジタルデータを効果的に受信することができる。アドレス指定されたレジスタ（シフトレジスタもまた）は、エッジ制御及びレベル制御されてもよい。
【００３０】
図４は、レジスタ２ａとＡＤＣ１１ａ１を有する図２に示される実施例のためのユニット１ａと付属するシフトレジスタ６ａのタイムチャートの始まりを示す。この場合のデータソース３ａ１は、例えば、Ｘ線を検出し、このＸ線信号を電気信号に変換することにより、測定データを生成する複数の画素から構成される。ライン１−１は、アクティブな検出器画素を示す。このアドレス指定は、ユニット内のアドレス指定ユニットと共に、外部のアドレス指定により行うことができる。この場合、第１制御信号４と５は、アドレス指定情報を追加的に有する。ライン２−１上の信号により、アクティブな検出器画素からのアナログ信号のデジタル信号へのＡＤＣ１１ａ１による変換が開始される（Ｃ−０は、インデックス０を有する画素からの信号の変換をスタートし、同様に、Ｃ−１は、参照番号１により示される画素からの信号の変換をスタートする。）ＡＤＣの結果が、リードアウト信号３−１によりレジスタ２ａから読み出される（Ｒ−０は、画素０などからデジタル化された信号を読み出す）。次のステップでは、クロック信号５−１が、レジスタ２ａの入力に対する値を出力に適用し（Ｓ−０は画素０などのデジタル値のレジスタ出力への書き込みを開始する）、その後信号４−１が出力をアクティブにする（Ａ−０は、画素０などからの値に対する出力をアクティブにする）。図示される実施例における信号２−１、３−１４−１及び６−１は反転論理に従う。すなわち、アクティブでない信号により所望のイベントが開始される。ユニット１ａの出力がアクティブである間、付属のシフトレジスタ６ａの出力は、信号６−１の反転論理のためアクティブでない（Ｉ−０は、画素０の値がシフトレジスタなどに転送されている間、シフトレジスタの出力をアクティブでない状態に設定する）。レジスタ２ａの出力のアクティブ化は、データ取得システムのすべてのユニット１ａ、１ｂ及び１ｃに対して時間的に同期させて行われる。デジタルデータワードビットは、パラレルに、すなわち、同期して結合手段９ａ、９ｂ及び９ｃを介して送信される。その後、デジタルデータワードが、すべてのシフトレジスタ６ａ、６ｂ及び６ｃの入力上に与えられる。次のステップにおいて、シフトレジスタ６ａの出力がアクティブにされ、クロック信号７−１を用いて、シフトレジスタチェーンのコンテンツは、ユニット１ａ、１ｂ及び１ｃの出力２ａ、２ｂ及び２ｃの次のアクティブ化まで同期形式で伝搬され、これにより、すべてのデータがデータ受信装置２０に伝搬される。このとき、シフトレジスタチェーンは空であり、デジタルデータワードを再びシフトレジスタの入力に印加することができる。すべての検出モジュール画素の完全な読み出し後、ＣＴスキャナのタイプに応じて１回転あたり約３０００回であることが所望されるように、リードアウト処理が繰り返される場合、さらなるリードアウト処理が連続的に続くようにすることが可能である。本実施例では、信号１−１、２−１、３−１、４−１及び５−１は第１制御信号４及び５として、信号６−１及び７−１は第２制御信号７及び８として理解されるべきである。
【００３１】
図５は、すべてのユニットに対する２つのＡＤＣ１１ａ１と１１ａ２及び各自のレジスタ２ａ、２ｂ及び２ｃを有する図３に示されるような実施例の場合におけるタイムチャートの始まりを示す。信号の参照番号１−２はアクティブな画素のアドレスインデックスを示し、２−２は変換処理の開始を示し（両方のＡＤＣに同期して）、３−２と４−２は第１及び第２ＡＤＣのリードアウト信号を示し、５−２はレジスタ２ａの出力に対するアクティブ化信号を示し、６−２は当該信号を出力に伝搬するためのクロック信号を示し、７−２はシフトレジスタ６ａ、６ｂ及び６ｃの出力のためのアクティブ化信号を示し、８−２はシフトレジスタ６ａ、６ｂ及び６ｃのためのクロック信号を示す。信号２−２、３−２、４−２５−２及び７−２は、反転論理として機能する。本実施例では、ＡＤＣは同期して入力信号を変換するが（従って、Ｃ−０は、参照番号０により示される第１データソース３ａ１の画素の変換と、同期して参照番号０により示される第２データソース３ａ２の画素の変換をスタートする。）、ＡＤＣ１１ａ１がまず読み出され（画素０の変換結果に対してリードアウト信号１−０により開始される）、その結果がレジスタ２ａの出力に印加される（画素０に対する信号Ｓ−０/０により）。この結果がレジスタ２ａの出力のアクティブ化により伝搬された後（画素０に対して信号Ａ−０/０により）、第２ＡＤＣ１１ａ２の結果がレジスタ２ａの出力に印加される（画素０に対して信号Ｓ−０/１により）。シフトレジスタチェーンが空となった後、レジスタ２ａの出力が再びアクティブとされる（画素０に対して信号Ａ−０/１により）。この場合、信号１−２、２−２、３−２、４−２、５−２及び６−２は第１制御信号４及び５であり、信号７−２及び８−２は第２制御信号７及び８である。レジスタ２ａ、２ｂ及び２ｃの出力の制御、すなわち、アクティブ化と、シフトレジスタ６ａ、６ｂ及び６ｃのアクティブ解除とクロック処理は同時に行われる。
【００３２】
図６は、参照符号Ｍにより示される図５のクロック信号の一部を拡大して表す。２つのクロックパルス間の距離が参照符号ＴＣにより示される。図４に示される実施例では、シフトレジスタ６ａ、６ｂ及び６ｃ上のユニット１ａ、１ｂ及び１ｃのデジタルデータワードの２つの同時の伝搬間の距離ＴＡ１は、距離ＴＣで行われるシフトレジスタチェーンを介した伝搬が当該チェーンからのデータをシフトされるように選択され、これにより、繰り返しの格納により古いデータが消去されることはない。図５に示される実施例では、ユニット１ａ、１ｂ及び１ｃからパラレルシフトレジスタ６ａ、６ｂ及び６ｃへのデジタルデータワードに対する操作における２つの同期結合間の距離ＴＡ２が同様に選択される。図示された実施例では、個々のアクティブ化（例えば、Ａ−０/０とＡ−０/１との間）の間のクロック信号８−２の個数は、図４に示される実施例の半分となる。従って、図５に示されるデータ取得システムは、図４に示される実施例で与えられるシフトレジスタの半数のみを有する。しかしながら、同一のクロック信号期間に対して、読み出されるデータ数は同じであるが、本実施例では、結合手段９ａ、９ｂ及び９ｃの半数が不要となる。リードアウト期間が変換期間により、すなわち、変換のスタート間（例えば、Ｃ−０とＣ−１の間）で必要とされる距離ＴＤにより決定されると、図５に示される実施例では、変換期間ＴＤは、リードアウト期間ＴＡ２の２倍となるかもしれない。
【００３３】
シフトレジスタ６ａ、６ｂ及び６ｃはチェーンを形成するよう結合されているため、デジタルデータワードは一方向によりデータ受信装置２０に伝搬される。効果的な実施例でのチェーンのスタートデータバス１０’は、例えば、データ送信装置２１により制御データの入力に利用することができる。制御データはまた、データリードアウトサイクルの前後、あるいはデータリードサイクル中に、チェーンを介して伝搬され、制御データの結合及びデジタルデータワードの読み出しが、適切なタイムチャートを介して制御される。制御データのフラグビット、あるいは例えば、予め供給されるフラグデジタルデータワードによりターゲットの規定された制御が可能となり、これにより、シフトレジスタチェーンにアクセスする対応する読み出し手段は、例えば、シフトレジスタの出力へのアクセスにより、次のデータアイテムが当該手段に対するものであるか、あるいは与えられたデータセットが当該手段に対するものであるか認識する。最終的に、これは、付属するユニットの制御及び/または構成を可能にする。制御データ（ローカルプログラムのアップデート、カリブレーションデータ、セルフチェックのリクエストなどを有する）の供給のため、シフトレジスタチェーンの利用は、追加的な制御データバスを不要とし、これによりコストとスペースを節約することができる。
【００３４】
図７は、ＣＴ検出モジュールの一例を示す。このタイプの複数のモジュールがそれらの縦側によりリンクされているとき、この場合にＸ線を検出するよう構成されたデータソース３ａ１は、マルチラインＸ線検出器を形成する。図示された実施例では、Ｘ線感知センサは、複数のＸ線感知画素により形成される（第６行第８列の画素が、例示的に参照記号３ａ１−８/６により示される。）。Ｘ線の変換により画素から生成される荷電粒子が、合成期間において画素キャパシタンスまたは追加的キャパシタンスに格納され、直接読み出されるか、あるいは与えられた時点においてサンプル保持バッファに転送される。プリアンプ１４ａ１を用いて、電荷信号が増幅され、本実施例におけるマルチプレクサ１５ａ１によりＡＤＣ１１ａ１に印加される電圧信号に変換される。その後、デジタル化されたデータがレジスタ２ａ１にパラレルに印加される。アクティブなレジスタ出力の場合、デジタルデータワードが、コネクタ１６ａ１とそれに接続されたフレキシブルケーブルを介しシフトレジスタチェーンに印加される。ＣＴ検出モジュールはさらに、典型的には、図示されない制御信号を受信する電子要素を有する。
【００３５】
一実施例では、これらのユニットはスペースに関する制約、例えば、１００ｃｍ２未満などの制約を有する。１６列を有するＣＴ検出モジュールの場合、ユニットは約１．６ｃｍの幅を有し、約１０ｃｍより深くあるべきでなく、これにより、１６ｃｍ２の表面領域となる。このとき、プリアンプとＡＤＣとの間のアナログデータリードは、数センチメータ以下に限定される。
【００３６】
シフトレジスタチェーンでのデータ伝搬のクロックレートは極めて高くすることができる。シフトレジスタの個数が大きいとき、シフトレジスタ間の距離はほんの２，３センチメータとなる。高クロックレートの場合において、すなわち、高価なケーブルや複雑なドライバを用いることなく、このような送信パスは実現可能である。ユニット１ａ、１ｂ及び１ｃとシフトレジスタ６ａ、６ｂ及び６ｃとの間のクロックレートは、例えば、シフトレジスタの個数に比例して、シフトレジスタチェーンのクロックレートより低くなる。これにより、ユニットとシフトレジスタとの間のより長い結合手段９ａ、９ｂ及び９ｃの利用が可能となる（１０〜２０ｃｍの長さが実現可能である）。この結果、シフトレジスタチェーンは、例えば、検出器の下方において、ユニットから一定の距離だけ離間して配置することができる。
【００３７】
シフトレジスタチェーンの使用及びシフトレジスタとデータ生成処理ユニットの完全な同期制御の結果として、空間的に分散したデータソースの場合において、超高速クロックレートの実現が可能となる。
【図面の簡単な説明】
【００３８】
【図１】図１は、データ生成処理ユニットとシフトレジスタチェーンを有するデータ取得システムの図式的表示である。
【図２】図２は、データ生成処理ユニットの一実施例を示す。
【図３】図３は、データ生成処理ユニットの他の実施例を示す。
【図４】図４は、図２に示されるデータ取得システムの実施例のタイムチャートを示す。
【図５】図５は、図３に示されるデータ取得システムの実施例のタイムチャートを示す。
【図６】図６は、シフトレジスタのクロック信号バリエーションの一部を示す。
【図７】図７は、ＣＴ検出モジュールの一例を示す。
【図１】
2005526563.tif 000003
【図２】
2005526563.tif 000004
【図３】
2005526563.tif 000005
【図４】
2005526563.tif 000006
【図５】
2005526563.tif 000007
【図６】
2005526563.tif 000008
【図７】
2005526563.tif 000009
【国際調査報告】
2005526563.tif 000010
2005526563.tif 000011