(57)【要約】利得制御精度が改善された調整可能な利得制御（ＡＧＣ）システム（１００）およびその方法。システムは、選択可能なオフセット信号を供給するオフセット回路（１１３）と、所望の利得およびオフセット信号に依存する利得設定信号を供給する利得設定源と、オフセット信号および利得設定信号に結合され、利得制御信号を供給するＡＧＣ回路（１２３）とを含み、ＡＧＣ回路が、ＡＧＣ回路に対応する処理変数に対する利得制御信号をオフセット信号に従って補償して、複数の所望の利得にそれぞれ対応する複数の所定の利得を増幅器に供給する。
2005519559.tif 000002
【特許請求の範囲】
【請求項１】
アナログ増幅器用の利得制御の精度が改善された調整可能な利得制御（ＡＧＣ）システムであって、
選択可能なオフセット信号を供給するオフセット回路と、
所望の利得および前記オフセット信号に依存する利得設定信号を供給する利得設定源と、
前記オフセット信号および前記利得設定信号に結合され、前記アナログ増幅器に利得制御信号を供給するＡＧＣ回路であって、前記ＡＧＣ回路に対応するプロセス変数に対する前記利得制御信号を前記オフセット信号に従って補償して、複数の所望の利得にそれぞれ対応する複数の所定の利得を前記増幅器に供給する前記ＡＧＣ回路とを組合わせた形で備える、調整可能な利得制御（ＡＧＣ）システム。
【請求項２】
前記オフセット回路が、所定の抵抗比に従って複数の有効オフセット信号を生成する、請求項１に記載の調整可能な利得制御（ＡＧＣ）システム。
【請求項３】
前記オフセット回路が、デジタル選択信号を受信し、それに応じた前記オフセット信号を供給するデジタル−アナログ変換器を含む、請求項１に記載の調整可能な利得制御（ＡＧＣ）システム。
【請求項４】
前記利得設定源が、所定の抵抗比に従って複数の有効利得設定信号を生成し、前記有効利得設定信号が前記オフセット信号に依存する、請求項１に記載の調整可能な利得制御（ＡＧＣ）システム。
【請求項５】
前記利得設定源が、デジタル利得選択信号を受信し、それに応じた前記利得設定信号を供給するデジタル−アナログ変換器を含む、請求項１に記載の調整可能な利得制御（ＡＧＣ）システム。
【請求項６】
前記ＡＧＣ回路が、対数線形利得制御信号を供給するフィードバック・ループをさらに含み、前記複数の所定の利得の対数が、前記複数の所望の利得の一次関数である、請求項１に記載の調整可能な利得制御（ＡＧＣ）システム。
【請求項７】
前記ＡＧＣ回路が、前記一次関数が所定の利得こう配を有するように、前記対数線形利得制御信号を供給する前記フィードバック・ループをさらに含む、請求項６に記載の調整可能な利得制御（ＡＧＣ）システム。
【請求項８】
調整可能な利得特性を有する集積回路増幅器であって、
利得制御信号に結合された利得制御入力を有し、前記利得制御信号により入力信号を増幅して出力信号を供給する低雑音増幅器（ＬＮＡ）と、
前記利得制御信号を供給する調整可能な利得制御（ＡＧＣ）を有する利得制御システムとを組合わせた形で備え、前記利得制御システムが、
選択可能なオフセット信号を供給するオフセット回路と、
所望の利得および前記オフセット信号に依存する利得設定信号を供給する利得設定源と、
前記オフセット信号および前記利得設定信号に結合され、前記ＬＮＡに前記利得制御信号を供給するＡＧＣ回路であって、前記ＡＧＣ回路に対応するプロセス変数に対する前記利得制御信号を前記オフセット信号に従って補償して、複数の所望の利得にそれぞれ対応する複数の所定の利得を前記増幅器に供給する前記ＡＧＣ回路とを含む、集積回路増幅器。
【請求項９】
前記オフセット回路が、デジタル選択信号を受信し、それに応じた前記オフセット信号を供給するデジタル−アナログ変換器を含む、請求項８に記載の集積回路増幅器。
【請求項１０】
前記利得設定源が、所定の抵抗比に従って複数の有効利得設定信号を生成し、前記有効利得設定信号が前記オフセット信号に依存する、請求項８に記載の集積回路増幅器。
【請求項１１】
アナログ増幅器に対して改善された利得制御を行う調整可能な利得制御（ＡＧＣ）システムで使用する方法であって、
選択可能なオフセット信号を供給すること、
所望の利得および前記オフセット信号に依存する利得設定信号を供給すること、
前記オフセット信号および前記利得設定信号に応じて、前記アナログ増幅器に対して利得制御信号を生成し、前記ＡＧＣシステムに対応する処理変数に対する前記利得制御信号を前記オフセット信号により補償して、複数の所望の利得にそれぞれ対応する複数の所定の利得を前記増幅器に供給することを備える方法。
【請求項１２】
前記オフセット信号を供給することが、所定の抵抗比に従って複数の有効オフセット信号を供給し、前記複数の有効オフセット信号のうちの１つをデジタル選択信号に基づいて選択して、前記オフセット信号を供給することを含む、請求項１１に記載の方法。
【請求項１３】
前記利得設定信号を供給することが、所定の抵抗比に従って、前記オフセット信号に依存する複数の有効利得設定信号を生成し、前記複数の有効利得設定信号のうちの１つをデジタル利得選択信号に基づいて選択して、前記利得設定信号を供給することをさらに含む、請求項１１に記載の方法。
【請求項１４】
前記利得制御信号を生成することが、対数線形利得制御信号を供給することをさらに含み、前記複数の所定の利得の対数が前記複数の所望の利得の一次関数である、請求項１１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、通信設備に関し、特に改良形の可調整利得制御システム、該システムを使用する集積回路増幅器および、その方法に関する。
【背景技術】
【０００２】
利得制御を使用または必要とする受信機および送信機のような通信設備は周知である。種々の規格により定義され、種々の通信事業者により使用される種々多様な通信システムがあり、これらの複数のシステムで動作する現場機器に対する要望により、調整可能な利得制御アプローチおよびシステムに対する需要または要件が増大している。現在のおよび計画中の多くのシステムは、干渉が少なくなるように設計される。このようなシステムにおいては、信号レベルをできるだけ精密に制御する必要がある。結局、このことは、このようなシステムで設けられる装置で使用する一連の信号処理の利得または増幅も非常に重要であることを意味する。それ故、調整可能な利得制御システムの精度および再現性に対する要件は、ますます厳しいものになってきている。同時に、装置の大きさを小さくし、かつコストを低減し、また装置が複雑になるために、できるだけ集積度の高い機能を使用しなければならない。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
それ故、多くの調整可能な利得制御システムおよびその利得を制御しなければならない多くの増幅器は集積回路の形で形成されている。これらの多くの利得制御システムは、大信号電流利得などの性能変数、および温度などの環境変数を補償する種々の形態を有する。しかし、周知の利得制御システムは、プロセス変数のランダムな不整合、処理こう配による不整合のために不正確なものであった。それ故、周知のシステムは、複数の利得設定に亘り、かつ同じシステムの複数製品間で既知の所定のレベルの利得制御を反復して供給するという問題をうまく処理できなかった。明かなことは、改良形の調整可能な利得制御システムおよびその方法の開発が待望されているということである。
【課題を解決するための手段】
【０００４】
本発明は、通信設備および調整可能な利得制御のための改良形の装置および方法に関する。１つの態様においては、本発明は、アナログ増幅器用の利得制御の精度が改善された調整可能な利得制御（ＡＧＣ）システムである。このＡＧＣシステムは、選択可能なオフセット信号を供給するオフセット回路と、所望の利得およびオフセット信号に依存する利得設定信号を供給する利得設定源と、オフセット信号および利得設定信号に結合され、利得制御信号をアナログ増幅器に供給するＡＧＣ回路とを含む。該ＡＧＣ回路は、ＡＧＣ回路に対応するプロセス変数に対する利得制御信号をオフセット信号により補償して、複数の所望の利得にそれぞれ対応する複数の所定の利得を増幅器に供給する。
【０００５】
他の態様においては、本発明は、調整可能な利得制御特性を有する集積回路増幅器である。上記集積回路は、出力信号を供給するために、利得制御信号により入力信号を増幅するために利得制御信号に結合している利得制御入力を有する低雑音増幅器（ＬＮＡ）と、利得制御信号を供給するために、調整可能な利得制御回路（ＡＧＣ）を備えている利得制御システムとを含む。利得制御システムは、選択可能なオフセット信号を供給するオフセット回路と、所望の利得およびオフセット信号に依存する利得設定信号を供給する利得設定源と、ＬＮＡに対して利得制御信号を供給するために、オフセット信号および利得設定信号に結合しているＡＧＣ回路とを含む。該ＡＧＣ回路は、それぞれ複数の所望の利得に対応する増幅器に対して複数の所定の利得を供給するために、ＡＧＣ回路に対応するプロセス変数に対する利得制御信号をオフセット信号により補償する。
【０００６】
一態様においては、本発明は、アナログ増幅器に対して改善された利得制御を行うための調整可能な利得制御（ＡＧＣ）システムで使用する方法である。該方法は、選択可能なオフセット信号を供給すること、所望の利得およびオフセット信号に依存する利得設定信号を供給すること、オフセット信号および利得設定信号に応じて、アナログ増幅器に対する利得制御信号を生成し、ＡＧＣシステムに対応するプロセス変数に対する利得制御信号をオフセット信号により補償して、複数の所望の利得にそれぞれ対応する複数の所定の利得を増幅器に供給することを含む。
【０００７】
全図面を通して類似の参照番号が同一または機能的に類似の素子を示し、下記の詳細な説明と一緒に本明細書に記載するまたその一部を形成している添付の図面は、種々の実施形態をさらに詳細に示し、すべて本発明による種々の原理および利点を説明するためのものである。
【発明を実施するための最良の形態】
【０００８】
全体的に、本明細書は、通信設備がそのユーザに対してサービスを提供できるようにする方法および装置に関する。より詳細に説明すると、本明細書は、改良形の調整可能な利得制御システムのための方法、装置および集積回路（ＩＣ）で実施される本発明の種々のコンセプトおよび原理について説明し、開示する。当該通信設備は、セル方式のデバイスまたはハンドセット等であり、このようなハンドセット、デバイスおよび通信装置内で信号処理機能のために複数の精密に制御された利得を必要とする複数のシステムで動作する必要がある。例えば、ＧＳＭ、ＣＤＭＡおよび従来のセル方式のシステム、またはＧＳＭ、ＧＰＲＳおよび３Ｇシステムで動作するセル方式の携帯電話またはハンドセットは、このような環境で動作することになる。
【０００９】
本明細書は、本発明による種々の実施形態を最善の方法で製造し使用することができる方法についてさらに説明するためのものである。本明細書は、さらに、本発明をいかなる方法においても制限するものではなく、本発明の原理および利点の理解および正しい認識を助けるためのものである。本発明は、本出願が係属中の間に行われたすべての補正および公告された特許請求の範囲に対応するすべての均等物を含む添付の特許請求の範囲のみにより定義される。
【００１０】
さらに、第１および第２、頂部および底部等のような関係を示す用語が使用されている場合には、あるエンティティまたは行動を他のエンティティまたは行動から区別するためだけのものであり、このようなエンティティまたは行動間の実際のすべての関係または順序がそのようなものである必要もなければ、そのような関係または順序を意味するものでもないことを理解されたい。本発明の多くの機能および本発明の多くの原理は、種々の半導体回路およびプロセスによりまたはその内部で最善の状態で実施することができる。当業者であれば、おそらく、例えば、使用可能時間、現在の技術および経済的考慮事項を動機とする有意の努力を必要とするかもしれないし、また多くの設計上の選択をしなければならないかもしれないが、本明細書に開示するコンセプトおよび原理を読めば、最低限度の実験により、適当な半導体プロセスの設計上の規則によりこのような回路を容易に生成することができるものと考える。それ故、すべて説明を簡単にし、本発明の原理およびコンセプトがわかりにくくなるのをできるだけ避けるために、このような回路およびプロセスのこれ以上の説明は、好ましい実施形態の本質的な部分だけに限定することにする。
【００１１】
図１の増幅器および調整可能な利得制御システムの好ましい実施形態のブロック図について以下に説明する。このブロック図は、利得制御システム１０３によって供給または制御される、調整可能な利得または利得制御特性を有する増幅器１０１を示す。好適には、増幅器は、調整可能な利得制御特性を有する低雑音増幅器（ＬＮＡ）または他のアナログ増幅器のような集積回路増幅器であることが好ましい。この利得特性は、所望のまたは選択した利得と、複数のユニットおよび環境で反復して正確に生成することができる増幅器によって実際に生成された利得との間で所定の関係にあることが好ましい。
【００１２】
集積回路増幅器は、好適には差動信号である利得制御信号１０７、１０８に結合された利得制御入力１０５を有する低雑音増幅器（ＬＮＡ）１０１を含む。増幅器１０１は、利得制御信号１０７、１０８に従って好適には無線周波信号である入力信号１０９を増幅して、好適には差動出力信号である出力信号１１１を無線周波ミキサ等の負荷へ供給する。さらに、利得制御システム１０３には、利得制御信号を供給し、利得制御特性を得ることを確実にする調整可能な利得制御（ＡＧＣ）が備えられる。好ましい形態では、増幅器および利得制御システムは、共通の集積回路内に集積される。このような実施形態の１つとしては、ｉ．２５０ＧＳＭ／ＧＰＲＳプラットフォームのような種々の商品名でモトローラ社から販売されている無線周波集積回路がある。この集積回路は、周知のように、シリコン、ゲルマニウム、バイポーラおよびＣＭＯＳ（ＢｉＣＭＯＳ）プロセス上に形成するのに適しており、特性が本明細書に開示する原理およびコンセプトに関連する場合以外はこれ以上の説明はしない。
【００１３】
利得制御システムは、オフセット信号１１５を供給するためのオフセット回路１１３を含み、そのオフセット信号は、選択入力１１６にて選択信号またはオフセット選択信号により好適には選択可能である。図２を参照しながら以下にさらに詳細に説明するように、オフセット回路は、Ｖｓ１１４およびアースに接続され、好適には、周知のように、温度および半導体プロセスの際のプロセスこう配の変動に対して比較的安定している所定の抵抗比に従って複数の有効オフセット信号を生成する。この装置は、好適には、ａｃアースまたはＶｓ／２に等しい公称オフセット信号を供給することが好ましい。有効オフセット信号は、好適には、Ｖｓ／２の近くで２０ミリボルトの増分の倍数であることが好ましい。動作中、および選択信号で示すように、オフセット回路は、好適には、１１６での３ビット選択信号に従って８個の有効オフセット信号のうちの１つを選択して、オフセット信号１１５を供給する。オフセット回路用の好適なアプローチまたは装置は、デジタル選択信号を受信し、それに応じてオフセット信号を供給するデジタル−アナログ変換器である。
【００１４】
さらに、調整可能な利得制御システムは、入力１２１にて利得選択信号およびオフセット信号１１５として好適には供給される所望の利得に依存する利得設定信号１１９を供給する利得設定源１１７を含む。図３を参照しながら以下にさらに詳細に説明するように、利得設定源は、すでに説明したように周知の半導体プロセス中の安定性で決まる所定の抵抗比に従って複数の有効利得設定信号を好適には生成し、その有効利得設定信号はオフセット信号１１５に依存する。利得設定源は、Ｖｓと上記したようにＶｓ／２＋／−ｎ（２０ｍＶ）であるオフセット電圧との間に接続されている。公称Ｖｓが２．７５ボルトである場合には、有効利得設定信号の間隔はそれぞれ約２２ｍｖｓである。一実施形態の利得設定源は、６ビット利得選択信号により６４個の有効利得設定信号のうちの１つを選択し、利得設定信号１１９を供給する。一実施形態の場合には、利得設定源１１７は、入力１２１にてデジタル利得選択信号を受信し、その利得選択信号に従って１１９にて利得設定信号を供給するデジタル−アナログ変換器を含む。
【００１５】
図１の集積回路の調整可能な利得制御システムの最終段のブロックは、オフセット信号１１５および利得設定信号１１９に結合されて、ＬＮＡ１０１に対して利得制御信号１０７、１０８を供給するＡＧＣ回路１２３である。ＡＧＣ回路は、オフセット信号に従ってＡＧＣ回路に対応するプロセス変数に対する利得制御信号を補償して、利得選択信号で示されるような、複数の所望の利得にそれぞれ対応する複数の所定の利得を増幅器に供給する。図５を参照しながら以下にさらに詳細に説明するように、ＡＧＣ回路は、対数線形利得制御信号を供給するフィードバック・ループを含む。この場合、複数の所定の利得の対数は、複数の所望の利得の一次関数である。フィードバック・ループを備えるＡＧＣ回路は、一次関数が、好適には、１ボルト当たり５０ｄＢの所定の利得こう配を有するように、この対数線形利得制御信号を正確に、かつ反復して供給することが可能である。フィードバック・ループを備えるＡＧＣ回路は、オフセット信号を使用して対数線形利得制御信号を供給して、電圧しきい値およびベース・エミッタ接合の変動のような変数によるオフセットまたは不整合を補償する。
【００１６】
図２は、図１のシステムで使用されるオフセット回路の好ましい実施形態のブロック図である。オフセット回路は、選択可能なオフセット信号１１５を供給する。オフセット回路１１３は、本質的にまた好適には、所定の抵抗比に従って複数の有効オフセット信号を生成するように、本明細書に記載するコンセプトおよび原理に従って改良されたデジタル−アナログ（ＤＡＣ）変換回路２０１であり、以下にさらに詳細に説明するように、これらの有効オフセット信号が相互に適当なおよび所望の所定の特性および関係を有する。オフセット回路はＲラダー２０３を含む。Ｒラダー２０３は、Ｖｓ１１４とアース２０７との間に接続された直列接続の複数の抵抗である。複数の有効オフセット信号は、タップ０〜７のうちの１つ箇所でそれぞれ得ることができる。周知のように、タップ４のようなあるタップの電圧または信号は、そのタップにおける電流負荷が無視できると仮定した場合、Ｒラダーの両端の電圧または電位にタップ４  ２１１からアース２０７への抵抗比を掛けたものを、Ｒラダー２０３の全抵抗で割って得られた値に比例する。抵抗値が図に示す値である場合には、電圧はＶｓ×１２８Ｋ／２５６Ｋ＝０．５Ｖｓまたはタップ４において約Ｖｓ／２になる。好ましい実施形態では、あるタップの電流負荷が小さい場合には、タップ４での公称電圧は、多くの場合、ＡＣアースまたはＶａｇと呼ばれるＶｓ／２または電源電圧の１／２である。Ｖｓ＝２．８Ｖの場合には、各タップが、その最も近いタップからの電位が公称で２０ミリボルトになるように、例えば、ＶａｇまたはＶｓ／２よりｎ×２０ｍｖだけ高いかまたは低くなるように、抵抗の値が選択される。例えば、タップ５  ２１３は、Ｖａｇより２０ｍｖ高く、タップ３  ２１５は、Ｖａｇより２０ｍｖ低い。８つの有効オフセット信号は、８：１マルチプレクサ即ちｍｕｘ２０９に結合され、マルチプレクサは、入力１１６における選択信号、即ち３ビット・デジタル・オフセット選択信号に従って、タップ０〜７における８つの有効オフセット信号のうちの１つを選択し、オフセット信号１１５を供給する。以下にさらに詳細に説明するように、適当な数の有効オフセット信号、有効オフセット電圧の範囲、および利得制御信号の補償を必要とする有効オフセット信号間の間隔の幅（ｓｔｅｐ  ｓｉｚｅ）を提供するために、アドレス空間およびその変更の影響を考慮に入れて、オフセット信号、即ち有効オフセット信号の特性および特徴が選択される。
【００１７】
図３は、図１のシステムでの使用に適した利得設定源１１７の好ましい実施形態のブロック図である。利得設定源は、１２１における所望の利得およびオフセット信号１１５に依存する利得設定信号１１９を供給する。利得設定源１１７は、本質的には、また好適には、ＤＡＣ回路３０１であり、そのＤＡＣ回路は、以下にさらに詳細に説明するように、本明細書に記載するコンセプトおよび原理に従って改良されて、所定の抵抗比に従ってオフセット信号１１５に依存する複数の有効利得設定信号を生成して、これらの信号が相互に適当なおよび所望の所定の特性および関係を有するようになる。
【００１８】
オフセット回路はＲラダー３０３を含む。Ｒラダー３０３は、図に示すように、Ｖｓ１１４とオフセット信号１１５の間に接続されて、Ｒ０〜Ｒ６４で示す、好適には、３００オームという等しい値の抵抗で直列接続の複数の抵抗である。複数の有効利得設定信号の各々は、タップ０〜６３のうちの１箇所で得ることができる。周知のように、タップ０  ３１１のようなあるタップの電圧または信号は、そのタップにおける電流負荷が無視できると仮定した場合、Ｒラダーの両端の電圧または電位に基準電位、またはこの場合は、オフセット信号１１５へのタップ０  ３１１の抵抗比を掛けたものをＲラダー３０３の全抵抗で割り、それに基準電位、またはこの場合は、オフセット信号を加えたものに比例する。抵抗値が図に示す値である場合には、タップ０における電圧は、オフセット信号１１５に、（Ｖｓ−（オフセット信号＝Ｖａｇ＋／−ｎ×２０ｍｖ＝Ｖｓ／２＋／−ｎ×２０ｍｖ））×３００／６５×３００を加えたものに等しい。ｎ＝０の場合には、それ故、オフセット信号＝Ｖｓ／２である場合には、Ｒ０の両端の電圧は、Ｖｓ／１３０で、Ｖｓ＝２．８ボルトの場合には、約２２ｍｖになる。Ｖｓ＝２．８Ｖの場合、各タップがその近くのタップより高いかまたは低いような最も近いタップからの約２２ミリボルトの電位になるように、抵抗値および抵抗比が選択されている。例えば、タップ１  ３１３は、タップ０  ３１１より２２ｍｖ高い。オフセット信号は、上下に２０ｍｖの増分だけ変化するので、任意のタップの電圧も、関連する抵抗比に従ってこれら２０ｍｖの増分だけ比例して変化する。例えば、オフセット信号が２０ｍｖ変化すると、タップ０は２０ｍｖの６４／６５だけ変化するが、一方、タップ６３  ３１５は、２０ｍｖの増分の１／６５しか変化しない。６４個の有効利得設定信号は、６４：１マルチプレクサまたはｍｕｘ３０９に結合され、マルチプレクサは、入力１２１において利得選択信号、即ち６ビット・デジタル利得選択信号に従ってかつこれらに応答して、タップ０〜６３において６４個の有効利得設定信号のうちの１つを選択し、利得設定信号１１９を供給する。以下にさらに詳細に説明するように、適当な数の有効利得設定信号、有効利得設定電圧の範囲、および利得制御信号の補償を必要とする有効利得設定信号間の間隔の幅を供給するために、アドレス空間およびその変更の影響を考慮に入れて、利得設定信号１１９、即ち有効利得設定信号の特性および特徴が選択され、決定される。説明はしなかったが、オフセット選択信号および利得選択信号は、周知の技術により利得制御システムに対してインタフェースとして機能するように配置されているコントローラにより供給され得る。
【００１９】
図４は、図１のシステムでの使用に適した増幅器の概略図である。この図は、好適には、周知のＬＮＡ１０１であるアナログ増幅器の関連する部分の機能的な概略図である。ＬＮＡは、好適には、トランジスタ４０１および４０３に結合され、１０９において得られる好ましくは無線周波信号である差動入力信号を増幅するように配置されている。各トランジスタ４０１、４０３の各コレクタには、各トランジスタのペア４０５、４０７、および４１１、４０９が結合されている。これらのトランジスタのペア４０５、４０７および４１１、４０９は、それぞれ利得制御入力１０５においてそれらベース端子の利得制御信号１０７、１０８に結合され、ｖｌｎ１０７は、トランジスタ４０５および４１１に送られ、ｖｌｐ１０８は、トランジスタ４０７および４０９に送られる。トランジスタ４０５および４１１は、１１１においてミキサ等の負荷に出力信号を供給するように動作する。利得制御信号ｖｌｐ−ｖｌｎは、２つのトランジスタの差動ペアを介してＬＮＡの増幅を制御して、ＲＦ信号電流および直流電流成分の向きをトランジスタ４０１、４０３から負荷または電源Ｖｓの方に向けることにより、調整可能な利得特性を提供する差動信号である。利得制御信号が増大すると、ｖｌｐが増大して、ｖｌｎが減少し、トランジスタ４０５、４１１のバイアス電流が減少し、一方、トランジスタ４０７、４０９を介してのＶｓ１１４からのバイアス電流は増大する。そのため、ＬＮＡの利得が低減するか、または利得制御信号の前の状態に対して供給された利得に対して供給される減衰量が増大する。
【００２０】
図５は、図１のシステムでの使用に適したＡＧＣ機能または回路１２３の好ましい実施形態のより詳細なブロック図である。ＡＧＣ回路１２３は、入力において利得設定信号１１９および図に示す極性を有するＶａｇまたはＶｓ／２に結合されたＡＧＣ差動増幅器５０１を含み、その差動増幅器は、約２７ｄＢの利得を供給するように動作して、５０３において（ｖｌｐおよびｖｌｎ上で＋／−１８０ｍｖの信号振幅に対応する約２．６３Ｖから１．９Ｖに）直流レベルがシフトするレベルシフトした利得制御信号が供給され、ＬＮＡまたはアナログ増幅器に供給される利得制御信号または減衰信号（ｖｌｐ−ｖｌｎ）１０８−１０９が生成される。ＡＧＣ回路は、半導体の設計および製造の分野の当業者であれば周知の長さ対幅の比の変動、および他のしきい値および不整合変数などのプロセス変数に対する利得制御信号をオフセット信号に従って補償するように動作して、１２１において供給された複数の所望の利得にそれぞれ対応する増幅器に対して複数の所定の利得を供給する。この補償は、差動信号ｖｄｂｐ−ｖｄｂｎ５０７、５０９を入力５１０、５１２においてＡＧＣ＿ｇｍ増幅器５１１に結合する出力５０４、５０６を備えるｄＢ発生器５０５を含むフィードバック・ループに利得制御信号を結合することにより行われる。ＡＧＣ＿ｇｍ増幅器は、ＡＧＣ差動増幅器５０１の正のノードにｉｏｕｔ信号５１３を送り戻す出力を有する。ＡＧＣ差動増幅器においては、利得設定信号１１９が抵抗Ｒｉｎ５１５を介して結合される。フィードバック・ループを含むＡＧＣ回路は、対数線形利得制御信号を供給するように動作する。この場合、複数の所定の利得の対数は、複数の所望の利得の一次関数である。さらに、このフィードバック・ループを備えるＡＧＣ回路は、一次関数が所定の利得こう配を有するように、対数線形利得制御信号を供給する。この供給は、例えば、ＡＧＣ−ｇｍ増幅器に結合するオフセット信号１１５を用いて電圧しきい値およびベース・エミッタ接合の変動により引き起こされるか、結果として生じるか、又は起因するオフセットを補償することにより行われる。
【００２１】
図６および図７は、図５のＡＧＣ回路内での使用に適したｄＢ発生器５０５およびＡＧＣ−ｇｍ増幅器５１１の好ましい実施形態の略図である。図６は、ｄＢ発生器５０５の略図であり、１０８、１０７において差動利得制御信号ｖｌｐ−ｖｌｎに結合されている。利得設定信号１１９の増大に応じてｖｌｐが増大し、ｖｌｎが減少すると、ｄＢｎ５０６における電圧５０９が増大し、ｄＢｐ５０４における電圧５０７が減少することに留意されたい。これにより、図７を参照しながら以下に説明するＡＧＣ−ｇｍ増幅器を駆動する差動電圧信号ｖｄｂｐ−ｖｄｂｎ５０７、５０９が形成される。トランジスタＱ７およびＱ８の差動ペアでは、それぞれコレクタ電流Ｉｃ７およびＩｃ８が増大および減少し、２つの電流の合計がＩｔになる。ｖｌｐ−ｖｌｎもＬＮＡを駆動するので、トランジスタ４０５および４１１のバイアス電流またはコレクタ電流が対応して同じように減少し、トランジスタ４０７および４０９のコレクタ電流が増大することに留意されたい。これにより、ＬＮＡの利得が低下し、または現在のＬＮＡの減衰量が増大する。周知のように、差動電圧ｖｄｂｐ−ｖｄｂｎが、ｄＢ単位で電流比Ｉｃ８／ＩｔまたはＩｃ７／Ｉｔに直線的に比例し、第１の比がＬＮＡの利得の低下または減衰の増大に対応し、後者の比は増大する利得または減衰の低減に対応する。これらの比が１より小さいことに留意されたい。何故なら、Ｉｃ８＋Ｉｃ７＝Ｉｔであるからである。これは対数線形関数と呼ばれ、比率で１単位の変化が起こると、差動電圧に一定のｄＢの変化が起こることを意味する。ｄＢ発生器における電流の同じ比および比率の変化がＬＮＡ内でも起こることに留意されたい。何故なら、両方とも同じ信号で駆動され、同じように構成されているからである。式（ｖｄｂｐ−ｖｄｂｎ）＝ＶT＊ｌｎ（Ｉｃ８／Ｉｔ）においては、ＶTはｋ＊Ｔ／ｑであり、ｋはボルツマン定数であり、Ｔはケルビン温度であり、ｑは電子の電荷である。Ｔ＝３００Ｋにおいて、ＶT＝２６ｍＶである。ｖｄｂｐが負になるまでｖｄｂｐ＝ｖｄｂｎであることに留意されたい。それ故、ｖｄｂｐ−ｖｄｂｎは負の数であって、その大きさは、Ｉｃ８が減少すると増大する。
【００２２】
図７は、ｇｍの利得を有する相互コンダクタンス増幅器として動作して、差動電圧ｖｄｂｐ−ｖｄｂｎを、ＡＧＣ差動増幅器５０１の正の入力ノードにおいて加算される電流ｉｏｕｔ５１３に変換するＡＧＣ＿ｇｍ増幅器５１１の略図である。周知のように、このノードの電流の合計はゼロにならなければならない。Ｒｉｎ５１５を流れる電流は、Ｒｉｎの両端の電圧をＲｉｎで割ったものである。以後、Ｖｏｇｓとも呼ぶＲｉｎの両端の電圧は、Ｖａｇ＝Ｖｓ／２より低い利得設定信号である。この場合、利得設定信号は、すでに説明したようにオフセット信号１１５に依存し、１２１において選択した所望の利得およびオフセット信号１１５にもよるが、その範囲は約Ｖｓ／２から約Ｖｓである。それ故、Ｖｏｇｓ／Ｒｉｎ＋（ｖｄｂｐ−ｖｄｂｎ）＊ｇｍ＝０またはＶｏｇｓ／Ｒｉｎ＝−（ｖｄｂｐ−ｖｄｂｎ）＊ｇｍになる。上記から（ｖｄｂｐ−ｖｄｂｎ）を代入すると、Ｖｏｇｓ／Ｒｉｎ＝−ＶT＊ｌｎ（Ｉｃ８／Ｉｔ）＊ｇｍになる。それ故、Ｒｉｎを通る電流が、Ｖｏｇｓの増大により増大すると、Ｉｃ８は減少し、電流比のｌｎがもっと大きな負の数になるが、このことはわれわれが予想するようにｉｏｕｔが増大し、ＡＧＣ差動増幅器のノードから電流が流れることを意味する。この状態を下式により表すことができる。
【００２３】
ｌｎ（Ｉｃ８／Ｉｔ）＝−Ｖｏｇｓ／ＶT＊Ｒｉｎ＊ｇｍ
それ故、電流操作トランジスタ、即ち段４０５、４０７および４１１、４０９によるＬＮＡにおけるｄＢ単位の減衰は、増大する利得設定信号に直線的に関連し、またはｄＢ単位での利得は、低減する利得設定信号に直線的に関連する。それ故、フィードバック・ループを含むＡＧＣ回路は、対数線形利得制御信号を供給する。この場合、複数の所定の利得の対数は、複数の所望の利得の一次関数である。
【００２４】
図７を参照すると、差動電圧ｖｄｂｐ−ｖｄｂｎは、入力ｖｍ５１２およびｖｐ５１０に結合される。ｖｌｐが増大し、ｖｌｎが減少し、その結果ｖｄｂｐが減少し、ｖｄｂｎが増大する（ｖｄｂｐ−ｖｄｂｎは次第に大きな負の数になる）。この状況が進行すると、ｖｍは増大し、ｖｐは減少する。ｖｍが増大すると、インバータ７２１の出力が減少し、ｉｎ１  ７２２が減少する。ｖｐの減少に対しても同様に、インバータ７２３の出力が増大し、ｉｎ２が増大する。それ故、Ｑ１のコレクタ電流が減少し、Ｑ２のコレクタ電流が増大する。Ｑ１のコレクタ電流が減少すると、ＦＥＴトランジスタＰ１を流れる電流ｉｎが減少し、ミラー現象によりＰ２の電流が減少する。Ｐ２を流れる電流の減少、およびＱ２を流れる電流の増大は、ｉｏｕｔとして供給されなければならない。それ故、ｉｏｕｔはより大きな負の値になる。
【００２５】
オフセット信号１１５は、下記のようにＡＧＣ＿ｇｍ増幅器で使用される。オフセット信号１１５をどのレベルに設定しても、インバータ７０１からの出力により、トランジスタ７０３を介してコレクタ電流が流れ、このコレクタ電流は抵抗７０５の両端に電圧降下を起こさせるのに十分なものであり、そのため、コレクタに結合される７０１の他の非反転入力は、オフセット電圧と等しい電圧になる。トランジスタ７０３および７０７は整合しているので、トランジスタ７０７は同じように駆動され、トランジスタ７０３と非常に近いコレクタ電流が流れる。トランジスタ７０７のコレクタの電流は、ＡＧＣ−ｇｍ増幅器のｇｍを確立し、それ故、利得こう配、即ち対数線形利得制御信号のこう配を確立する。オフセット信号は、Ｐ１およびＰ２間のしきい値電圧の不整合、Ｑ１−Ｑ４間のベース・エミッタの不整合を克服するように選択することができる。オフセット信号も利得設定信号に影響を与えるので、Ｐ２およびＰ１のしきい値電圧のオフセットまたは不整合を補正するためのわずかな変動は、ループ結果から打ち消される。オフセット信号を調整することにより、正しいこう配および原点が所望の利得制御曲線に対して設定される。このようにして、フィードバック・ループを含むＡＧＣ回路は、好適には、所定の利得こう配と一緒に対数線形利得制御信号を供給することが好ましい。この場合、複数の所定の利得の対数は、複数の所望の利得の一次関数である。オフセット信号１１５は、フィードバック・ループ内で、電圧しきい値およびベース・エミッタ接合の変動のうちの一方に起因するオフセットを補償するために使用される。
【００２６】
図８および図９は、図１のシステムの実験結果の性能を示す。図８は、水平軸上に利得選択６ビット入力、および垂直軸上にＬＮＡ減衰または利得の低下を示す理想的な利得曲線８０１である。この図は、また、対数線形であるが、曲線８０５に対して＋８０ｍｖオフセットし、曲線８０３に対して−６０ｍｖオフセットしている他の２つの利得曲線も示す。目視では、２つのオフセット曲線間の間隔は約１０ｄＢである。この図は、また、上記の原理およびコンセプトによる同じ曲線である曲線８０３’および８０５’も示す。これらの曲線は、利得選択信号を１６マイクロ秒毎にほぼ１回増大させて描いたものである。図９は、図８の曲線と同じ曲線であるが、最初の８個の利得選択、および垂直軸上で解像度をよくするために拡大を行った。目視では、これらの解像度であっても、補償した曲線８０３’、８０５’が理想的な曲線８０１に非常に接近していることが分かる。コンデンサ５１７による低域レスポンスにより、利得選択入力が時間の経過により変化すると、これらの曲線が丸くなる。
【００２７】
これまで、図１のシステムのＬＮＡのようなアナログ増幅器用に使用することが可能な改良形の利得制御精度を有する調整可能な利得制御（ＡＧＣ）システムについて説明してきた。ＡＧＣシステムは、すでに説明したように、選択可能なオフセット信号を供給するオフセット回路と、所望の利得および上記オフセット信号に依存する利得設定信号を供給する利得設定源と、オフセット信号および利得設定信号に結合され、利得制御信号を供給するＡＧＣ回路を含む。上記ＡＧＣ回路は、ＡＧＣ回路に対応するプロセス変数に対する利得制御信号をオフセット信号により補償して、複数の所望の利得にそれぞれ対応する複数の所定の利得を増幅器に供給する。
【００２８】
オフセット回路は、所定の抵抗比に従って複数の有効オフセット信号を生成し、３ビット選択信号に従って、８つの有効オフセット信号のうちの１つを選択し、オフセット信号を供給する。オフセット回路の好適な形は、３ビット・デジタル選択信号を受信し、それに応じてオフセット信号を供給するように上記のように改良されたＤＡＣである。同様に、利得設定源は、所定の抵抗比に従ってオフセット信号に依存する複数の有効利得設定信号を生成し、６ビット利得選択信号に従って６４の有効利得設定信号から１つを選択し、利得設定信号を供給する。６ビット・デジタル利得選信号を受信し、それに応じて利得設定信号を供給するように適当に改良されたＤＡＣが好ましい。
【００２９】
ＡＧＣ回路については上記のように説明した。冒頭の説明は、利得制御信号に結合され、利得制御信号に従って入力信号を増幅して出力信号を供給する利得制御入力を有する低雑音増幅器（ＬＮＡ）を含む調整可能な利得制御特性を有する集積回路増幅器、および上記利得制御システムに関するものであった。
【００３０】
アナログ増幅器に対して改善された利得制御を行うための調整可能な利得制御（ＡＧＣ）システムの方法であって、集積回路で実施するのにまたは他の方法で実施するのに適している方法は、選択可能なオフセット信号を供給すること、所望の利得およびオフセット信号に依存する利得設定信号を供給すること、オフセット信号および利得設定信号に応じてアナログ増幅器に利得制御信号を生成し、ＡＧＣシステムに対応するプロセス変数に対する利得制御信号をオフセット信号により補償して、複数の所望の利得にそれぞれ対応する複数の所定の利得を増幅器に供給することを含む。
【００３１】
オフセットを供給することは、所定の抵抗比に従って複数の有効オフセット信号を供給すること、デジタル選択信号に基づいて複数の有効オフセット信号のうちの１つを選択して、オフセット信号を供給することを含む。上記オフセット信号は、適当な１つのバージョンである。利得設定信号を供給することは、所定の抵抗比に従って、オフセット信号に依存する複数の有効利得設定信号を生成すること、デジタル利得選択信号に基づいて複数の有効利得設定信号のうちの１つを選択して、利得設定信号を供給することをさらに含む。
【００３２】
利得制御信号を生成することは、好ましくは所定の利得こう配を有する対数線形利得制御信号を供給することをさらに含む。この場合、複数の所定の利得の対数は、複数の所望の利得の一次関数である。利得制御信号を生成することは、例えば、オフセット信号を使用して、電圧しきい値オフセットおよびベース・エミッタ接合の変動によるＡＧＣシステムのオフセットを補償することをさらに含む。
【００３３】
上記プロセスおよびその本発明の原理は、従来技術の調整可能な利得制御システムによる問題を軽減する意図のもとでなされたものであって、これらの問題を軽減する。プロセス変数を補償するために、オフセット信号を生成し、かつ使用するこれらの原理を使用して、構成要素および端末通信設備を同様に簡単に製造することができ、より優れ、かつより再現性のある全調整可能な利得制御機能を供給することができる。本発明によるこれらのシステム、方法および集積回路の実施形態または他の実施形態は、種々のワイド・エリア・ネットワークおよびローカル・エリア・ネットワークで使用される多くの現在および将来の製品で使用される。本明細書に開示している本発明の原理およびコンセプトを使用すれば、多数のユニットでまた様々に変化する製造変数で正確な利得制御を行うことができ、供給することができる。
【００３４】
本明細書の開示は、本発明の真の意図する公平な範囲および技術思想を制限するものではなく、本発明による種々の実施形態の様態および使用を説明するためのものである。本発明は、特許のための本出願の係属中に補正することができる添付の特許請求の範囲およびそのすべての均等物によってのみ定義される。
【図面の簡単な説明】
【００３５】
【図１】本発明の好ましい実施形態の増幅器および調整可能な利得制御システムのブロック図。
【図２】図１のシステムで使用されるのに適している本発明の好ましい実施形態のオフセット回路のブロック図。
【図３】図１のシステムで使用されるのに適している本発明に好ましい実施形態の利得設定源のブロック図。
【図４】図１のシステムで使用されるのに適している増幅器の概略図。
【図５】図１のシステムで使用されるのに適している本発明の好ましい実施形態のＡＧＣ機能のより詳細なブロック図。
【図６】図５の好ましい実施形態のＡＧＣ機能の機能ブロックの概略図。
【図７】図５の好ましい実施形態のＡＧＣ機能の機能ブロックの概略図。
【図８】図１のシステムの実験の性能の結果。
【図９】図１のシステムの実験の性能の結果。
【図１】
2005519559.tif 000003
【図２】
2005519559.tif 000004
【図３】
2005519559.tif 000005
【図４】
2005519559.tif 000006
【図５】
2005519559.tif 000007
【図６】
2005519559.tif 000008
【図７】
2005519559.tif 000009
【図８】
2005519559.tif 000010
【図９】
2005519559.tif 000011
【国際調査報告】
2005519559.tif 000012
2005519559.tif 000013
2005519559.tif 000014