(57)【要約】【課題】帰線期間中に電源電圧変動が発生することを回避しつつ、画素回路に含まれる駆動トランジスターのトランジスター特性のバラツキに起因する表示品質の劣化を回避する。【解決手段】上記課題を解決するために、本発明の一態様に係る電気光学装置は、第１のトランジスターと当該第１のトランジスターから電流が供給される電気光学素子を備え、表示期間と帰線期間とからなるフレーム期間で駆動される画素回路と、前記表示期間において、前記第１のトランジスターの特性を補償する補償動作を実行するように前記画素回路を制御し、前記帰線期間において、前記補償動作を実行させないように前記画素回路を制御する駆動回路と、前記表示期間における前記画素回路及び当該回路の合計の消費電力と、前記帰線期間における前記画素回路及び当該回路の消費電力とが近づくように、前記帰線期間において電力を消費するダミー回路と、を備えることを特徴とする。【選択図】図１０
2018151449.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスターと当該第１のトランジスターから電流が供給される電気光学素子を備え、表示期間と帰線期間とからなるフレーム期間で駆動される画素回路と、
前記表示期間において、前記第１のトランジスターの特性を補償する補償動作を実行するように前記画素回路を制御し、前記帰線期間において、前記補償動作を実行させないように前記画素回路を制御する駆動回路と、
前記表示期間における前記画素回路及び当該回路の合計の消費電力と、前記帰線期間における前記画素回路及び当該回路の消費電力とが近づくように、前記帰線期間において電力を消費するダミー回路と、
を備える電気光学装置。
【請求項２】
前記ダミー回路は、前記画素回路と前記補償動作において等価な回路であり、
前記駆動回路は、前記帰線期間において前記補償動作と等価の動作をさせるように前記ダミー回路を制御する、
請求項１に記載の電気光学装置。
【請求項３】
前記画素回路と前記ダミー回路との各々は、
前記第１のトランジスターと、
ソースまたはドレインの一方がデータ転送線に接続され、ソースまたはドレインの他方が前記第１のトランジスターのゲートに接続される第２のトランジスターと、
ソースまたはドレインの一方が前記データ転送線に接続され、ソースまたはドレインの他方が前記第１のトランジスターのドレインに接続される第３のトランジスターと、を備え、
前記駆動回路は、前記表示期間において前記画素回路に補償動作をさせる場合、および前記帰線期間において前記ダミー回路に補償動作をさせる場合、前記画素回路および前記ダミー回路の前記第２のトランジスターおよび前記第３のトランジスターをオンさせるように制御する、
請求項２に記載の電気光学装置。
【請求項４】
前記画素回路と前記ダミー回路との各々は、
ソースが前記第１のトランジスターのドレインに接続され、ドレインが前記電気光学素子に接続される第４のトランジスターと、
ソースまたはドレインの一方が電位線に接続され、ソースまたはドレインの他方が前記第４のトランジスターのドレインと接続される第５のトランジスターと、を備え、
前記ダミー回路の前記第４のトランジスターのゲートには当該トランジスターをオフさせる電位が供給され、且つ前記ダミー回路の前記第５のトランジスターのゲートには当該トランジスターをオンさせる電位が供給される、
請求項３に記載の電気光学装置。
【請求項５】
前記ダミー回路は、
ドレインが前記画素回路の前記第１のトランジスターに電源電位を給電する給電線と接続され、ドレインとゲートとが短絡された第６のトランジスターと、
ソースまたはドレインの一方がデータ転送線に接続され、ソースまたはドレインの他方が前記第６のトランジスターのゲートに接続される第７のトランジスターと、を備え、
前記駆動回路は、前記帰線期間において前記ダミー回路の前記第７のトランジスターをオンさせるように制御する、
請求項２に記載の電気光学装置。
【請求項６】
前記ダミー回路は、第１の電源電位を給電する第１の給電線と、第２の電源電位を給電する第２の給電線との間に、直列に接続された第８のトランジスター、第９のトランジスター、および抵抗を備え、
前記第８のトランジスターのゲートには当該トランジスターをオンさせる電位が供給され、
前記駆動回路は、前記帰線期間において前記ダミー回路の前記第９のトランジスターをオンさせるように制御する、
請求項２に記載の電気光学装置。
【請求項７】
第１のトランジスターと当該第１のトランジスターから電流が供給される電気光学素子とを各々が備え、表示期間と帰線期間とからなるフレーム期間で各々が駆動される第１および第２の画素回路、を含む画素マトリクス部と、
前記表示期間においては、前記第１のトランジスターの特性を補償する補償動作を実行するように前記第１の画素回路を制御し、前記帰線期間においては、前記補償動作を実行しないように前記第１の画素回路を制御し、前記表示期間における前記画素マトリクス部の消費電力と、前記帰線期間における前記画素マトリクス部の消費電力とが近づくように、前記補償動作と等価の動作を実行するように前記第２の画素回路を制御する駆動回路と、
を備える電気光学装置。
【請求項８】
請求項１〜７の何れか１項に記載の電気光学装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、およびこの電気光学装置を含む電子機器に関する。
【背景技術】
【０００２】
近年、有機発光ダイオード（以下、ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）という）素子などの電気光学素子を用いた電気光学装置が各種提案されている。この電気光学装置は、電気光学素子と駆動トランジスターとを含む画素回路を、走査線とデータ転送線との交差に対応して設けることで構成され、画素回路は、表示すべき画像の画素に対応する。画素回路に含まれる電気光学素子は、当該電気光学素子に供給される電流（駆動電流）の大きさによって階調（典型的には輝度）が変化し、画素回路に含まれる駆動トランジスターはこの駆動電流を制御するためのものである。
【０００３】
電気光学装置に含まれる各画素回路の駆動トランジスターのトランジスター特性（例えば閾値電圧Ｖｔｈ）にバラツキがあると、電気光学素子で表示する階調にバラツキが発生し、表示ムラが発生するといった不具合がある。しかし、電気光学装置に含まれる全ての画素回路の駆動トランジスターのトランジスター特性を揃えることは難しい。そこで、電気光学装置に含まれる各画素回路の駆動トランジスターのトランジスター特性のバラツキを補償する技術が従来より種々提案されており、その一例としては特許文献１に開示の技術が挙げられる。特許文献１に開示の技術では、画素回路に含まれる電気光学素子を発光させるための設定の際に、駆動トランジスターの特性を補償する補償動作が実行される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２４３５６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、１枚の画像を表示するのに要する１フレーム期間を、表示期間と帰線期間に分けた場合、特許文献１に開示の技術では、表示期間では補償動作が実行され、帰線期間では補償動作が実行されない。このため、表示期間と帰線期間とで電源の負荷が相違してしまう。このため、電源の負荷の変動に起因する電源電圧変動によりフリッカー等の表示品質の劣化が発生し得る、という問題があった。
本発明は、以上に説明した課題に鑑みて為されたものであり、帰線期間中に電源電圧変動が発生することを回避しつつ、画素回路に含まれる駆動トランジスターのトランジスター特性のバラツキに起因する表示品質の劣化を回避することを可能にする技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために本発明の一態様に係る電気光学装置は、第１のトランジスターと当該第１のトランジスターから電流が供給される電気光学素子を備え、表示期間と帰線期間とからなるフレーム期間で駆動される画素回路と、前記表示期間において、前記第１のトランジスターの特性を補償する補償動作を実行するように前記画素回路を制御し、前記帰線期間において、前記補償動作を実行させないように前記画素回路を制御する駆動回路と、前記表示期間における前記画素回路及び当該回路の合計の消費電力と、前記帰線期間における前記画素回路及び当該回路の消費電力とが近づくように、前記帰線期間において電力を消費するダミー回路と、を備えることを特徴とする。
【０００７】
この態様によれば、表示期間においては、第１のトランジスター（駆動トランジスター）の特性を補償する補償動作が実行されるので、第１のトランジスターのトランジスター特性のバラツキに起因する表示品質の劣化を回避することができる。また、帰線期間においては、画素回路は補償動作を実行しないように制御されるが、表示期間における画素回路およびダミー回路の合計の消費電力と、帰線期間における画素回路及びダミー回路の消費電力とが近づくように、帰線期間においてダミー回路が電力を消費するで、表示期間と帰線期間の電源の負荷を近づけることができる。この結果、電源の負荷が変動することに伴う電源電圧の変動を低減し、表示ムラを改善することができる。
【０００８】
より好ましい態様の電気光学装置は、前記ダミー回路は前記画素回路と前記補償動作において等価な回路であり、前記駆動回路は、前記帰線期間において前記補償動作と等価の動作をさせるように前記ダミー回路を制御する、ことを特徴とする。
等価な回路とは、画素回路の構成要素とダミー回路の構成要素が一致する場合と、画素回路の構成要素とダミー回路の構成要素が不一致であっても、電気的に機能が類似する場合を含む。例えば、ダミー回路は、画素回路の補償動作を模擬した動作を実行可能な回路であってもよい。
【０００９】
上述した態様の電気光学装置は、前記画素回路と前記ダミー回路との各々は、前記第１のトランジスターと、ソースまたはドレインの一方がデータ転送線に接続され、ソースまたはドレインの他方が前記第１のトランジスターのゲートに接続される第２のトランジスターと、ソースまたはドレインの一方が前記データ転送線に接続され、ソースまたはドレインの他方が前記第１のトランジスターのドレインに接続される第３のトランジスターと、を備え、前記駆動回路は、前記表示期間において前記画素回路に補償動作をさせる場合、および前記帰線期間において前記ダミー回路に補償動作をさせる場合、前記画素回路および前記ダミー回路の前記第２のトランジスターおよび前記第３のトランジスターをオンさせるように制御することを特徴とする。
上述した態様の電気光学装置は、前記画素回路と前記ダミー回路との各々は、前記第１のトランジスターと、ソースまたはドレインの一方がデータ転送線に接続され、ソースまたはドレインの他方が前記第１のトランジスターのゲートに接続される第２のトランジスターと、ソースまたはドレインの一方が前記データ転送線に接続され、ソースまたはドレインの他方が前記第１のトランジスターのドレインに接続される第３のトランジスターと、を備え、前記駆動回路は、前記表示期間において前記画素回路に補償動作をさせる場合、前記画素回路の前記第２のトランジスターおよび前記第３のトランジスターをオンさせるように制御し、前記帰線期間において前記ダミー回路に補償動作をさせる場合、前記ダミー回路の前記第２のトランジスターおよび前記第３のトランジスターをオンさせるように制御することを特徴とする。
【００１０】
この態様によれば、画素回路とダミー回路とは、少なくとも第１のトランジスターと第２のトランジスターを備える点で共通する。そして、表示期間の画素回路の補償動作と、帰線期間のダミー回路の補償動作とにおいて、同じように第１のトランジスターと第２のトランジスターとを制御するので、表示期間における画素回路の消費電力とダミー回路の消費電力の合計と、帰線期間における画素回路の消費電力とダミー回路の消費電力の合計とを近づけることができる。
【００１１】
好ましい態様の電気光学装置は、前記画素回路と前記ダミー回路との各々は、ソースが前記第１のトランジスターのドレインに接続され、ドレインが前記電気光学素子に接続される第４のトランジスターと、ソースまたはドレインの一方が電位線に接続され、ソースまたはドレインの他方が前記第４のトランジスターのドレインと接続される第５のトランジスターと、を備え、前記ダミー回路の前記第４のトランジスターのゲートには当該トランジスターをオフさせる電位が供給され、且つ前記ダミー回路の前記第５のトランジスターのゲートには当該トランジスターをオンさせる電位が供給されることを特徴とする。
【００１２】
この態様によれば、ダミー回路は、画素回路と同様に、第４のトランジスターおよび第５のトランジスターを備えるが、ダミー回路において第４のトランジスターは、表示期間と帰線期間の両方でオフする。従って、ダミー回路では第１のトランジスターから電気光学素子に電流が流れ込むことはないので、ダミー回路の電気光学素子が発光することを回避できる。
【００１３】
また、上述した電気光学装置の一態様は、前記ダミー回路は、ドレインが前記画素回路の前記第１の駆動トランジスターに電源電位を給電する給電線と接続され、ドレインとゲートとが短絡された第６のトランジスターと、ソースまたはドレインの一方がデータ転送線に接続され、ソースまたはドレインの他方が前記第６のトランジスターのゲートに接続される第７のトランジスターとを備え、前記駆動回路は、前記帰線期間において前記ダミー回路の前記第７のトランジスターをオンさせるように制御する、ことを特徴とする。
この態様によれば、ダミー回路の第６のトランジスターは、ダイオード接続されている。そして、帰線期間において第７のトランジスターがオンとなるので、第６のトランジスターから電流が第７のトランジスターを介してデータ転送線に流れ込む。これによって電力が消費される。
【００１４】
また、上述した電気光学装置の一態様は、前記ダミー回路は前記画素回路と前記補償動作において等価な回路であり、前記駆動回路は、前記帰線期間において前記補償動作と等価の動作をさせるように前記ダミー回路を制御する態様における別のさらに好ましい態様の電気光学装置は、前記ダミー回路は、第１の電源電位を給電する第１の給電線と、第２の電源電位を給電する第２の給電線との間に、直列に接続された第８のトランジスター、第９のトランジスター、および抵抗を備え、前記第８のトランジスターのゲートには当該トランジスターをオンさせる電位が供給され、前記駆動回路は、前記帰線期間において前記ダミー回路の前記第９のトランジスターをオンさせるように制御する、ことを特徴とする。
直列に接続された第８のトランジスター、第９のトランジスター、および抵抗については、これ３つ要素が直列に接続されていればよく、３つの要素がどのような順番で接続されてもよい。
【００１５】
また、本発明の電気光学装置の一態様は、第１のトランジスターと当該第１のトランジスターから電流が供給される電気光学素子とを各々が備え、表示期間と帰線期間とからなるフレーム期間で各々が駆動される第１および第２の画素回路、を含む画素マトリクス部と、前記表示期間においては、前記第１のトランジスターの特性を補償する補償動作を実行するように前記第１の画素回路を制御し、前記帰線期間においては、前記補償動作を実行しないように前記第１の画素回路を制御し、前記表示期間における前記画素マトリクス部の消費電力と、前記帰線期間における前記画素マトリクス部の消費電力とが近づくように、前記補償動作と等価の動作を実行するように前記第２の画素回路を制御する駆動回路と、を備える。
【００１６】
また、上記課題を解決するために本発明係る電子機器の一態様は、上記各態様の何れかの電気光学装置を含むことを特徴とする。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態に係る電気光学装置１の構成を示す斜視図である。
【図２】同電気光学装置１の構成を示すブロック図である。
【図３】同電気光学装置１のデータ転送線駆動回路の構成を示す回路図である。
【図４】同電気光学装置の画素回路の構成を示す回路図である。
【図５】同電気光学装置の動作を示すタイミングチャートである。
【図６】同電気光学装置の動作説明図である。
【図７】同電気光学装置の動作説明図である。
【図８】同電気光学装置の動作説明図である。
【図９】同電気光学装置の動作説明図である。
【図１０】同電気光学装置の動作説明図である。
【図１１】従来の電気光学装置の動作説明図である。
【図１２】従来の電気光学装置の動作説明図である。
【図１３】従来の電気光学装置の動作説明図である。
【図１４】本発明の第２実施形態に係る電気光学装置に含まれる画素回路の構成例を示す図である。
【図１５】本発明の変形例に係る電気光学装置に含まれる画素回路の構成例を示す図である。
【図１６】同電気光学装置の動作説明図である。
【図１７】本発明の変形例に係る電気光学装置に含まれる画素回路の構成例を示す図である。
【図１８】同電気光学装置の動作説明図である。
【図１９】本発明の変形例に係る電気光学装置に含まれる画素回路の構成例を示す図である。
【図２０】同電気光学装置の動作説明図である。
【図２１】ＨＭＤの外観構成を示す図である。
【図２２】プロジェクターの構成を示すブロック図である。
【発明を実施するための形態】
【００１８】
以下図面を参照しつつ本発明の実施形態を説明する。
＜第１実施形態＞
図１は、本発明の実施形態に係る電気光学装置１の構成を示す斜視図である。電気光学装置１は、例えばヘッドマウント・ディスプレイにおいて画像を表示するマイクロ・ディスプレイである。
【００１９】
図１に示すように、電気光学装置１は、表示パネル１０と、表示パネル１０の動作を制御する制御回路３とを備える。表示パネル１０は、複数の画素回路と、当該画素回路を駆動する駆動回路とを備える。本実施形態において、表示パネル１０が備える複数の画素回路及び駆動回路は、シリコン基板に形成され、画素回路には、電気光学素子の一例であるＯＬＥＤが用いられる。また、表示パネル１０は、例えば、表示部で開口する枠状のケース８２に収納されるとともに、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔｓ）基板８４の一端が接続される。ＦＰＣ基板８４には、半導体チップの制御回路３が、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）技術によって実装されるとともに、複数の端子８６が設けられて、図示省略された上位回路に接続される。
【００２０】
図２は、実施形態に係る電気光学装置１の構成を示すブロック図である。上述のとおり、電気光学装置１は、表示パネル１０と、制御回路３と、制御回路３および表示パネル１０に動作電力を供給する電源回路２と、を備える。制御回路３には、図示省略された上位回路よりデジタルの画像データＶｉｅｄｏが同期信号に同期して供給される。ここで、画像データＶｉｄｅｏとは、表示パネル１０（厳密には、後述する表示部１００）で表示すべき画像の画素の階調レベルを例えば８ビットで規定するデータである。また、同期信号とは、垂直同期信号、水平同期信号、及び、ドットクロック信号を含む信号である。
【００２１】
制御回路３は、同期信号に基づいて、各種制御信号を生成し、これを表示パネル１０に対して供給する。具体的には、制御回路３は、制御信号Ｃtr１〜Ｃtr３、Ｇｉｎｉ、／Ｇｉｎｉ、Ｇｃｐｌ、／Ｇｃｐｌ、Ｓｅｌ（１）、Ｓｅｌ（２）、Ｓｅｌ（３）、／Ｓｅｌ（１）、／Ｓｅｌ（２）、／Ｓｅｌ（３）、を表示パネル１０に供給する。制御信号Ｃtr１〜制御信号Ｃtr３の各々は、パルス信号や、クロック信号、イネーブル信号など、複数の信号を含む信号である。制御信号Ｇｉｎｉは正論理の制御信号であり、制御信号／Ｇｉｎｉは制御信号Ｇｉｎｉと論理反転の関係にある負論理の制御信号である。制御信号Ｇcplも正論理の制御信号であり、制御信号／Ｇｃｐｌは制御信号Ｇｃｐｌと論理反転の関係にある負論理の制御信号である。制御信号／Ｓｅｌ（１）は制御信号Ｓｅｌ（１）と論理反転の関係にある。同様に、制御信号／Ｓｅｌ（２）は制御信号Ｓｅｌ（２）と、制御信号／Ｓｅｌ（３）は制御信号Ｓｅｌ（３）と、それぞれ論理反転の関係にある。なお、制御信号Ｓｅｌ（１）、Ｓｅｌ（２）、Ｓｅｌ（３）を、制御信号Ｓｅｌと総称し、制御信号／Ｓｅｌ（１）、／Ｓｅｌ（２）、／Ｓｅｌ（３）を、制御信号／Ｓｅｌと総称する場合がある。電圧生成回路３１は、電源回路２からの電力の供給を受け表示パネル１０に対してリセット電位Ｖｏｒｓｔおよび初期電位Ｖｉｎｉ等を供給する。
【００２２】
さらに、制御回路３は、画像データＶｉｄｅｏに基づいて、アナログの画像信号Ｖｉｄを生成する。具体的には、制御回路３には、画像信号Ｖｉｄの示す電位、及び、表示パネル１０が備える電気光学素子（後述するＯＬＥＤ１３０）の輝度を対応付けて記憶したルックアップテーブルが設けられる。そして、制御回路３は、当該ルックアップテーブルを参照することで、画像データＶｉｄｅｏに規定される電気光学素子の輝度に対応した電位を示す画像信号Ｖｉｄを生成し、これを表示パネル１０に対して供給する。
【００２３】
図２に示すように、表示パネル１０は、表示部１００と、これを駆動する駆動回路（走査線駆動回路４Ａ、ダミー走査線駆動回路４Ｂ、およびデータ転送線駆動回路５）とを備える。本実施形態では、駆動回路が、走査線駆動回路４Ａ、ダミー走査線駆動回路４Ｂ、およびデータ転送線駆動回路５に分割されているが、これらを１つの回路に一体化して駆動回路を構成しても良い。図２に示すように、表示部１００は、画素マトリクス部１００Ａとダミー画素部１００Ｂとを有する。画素マトリクス部１００Ａには、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に配列されている。図２では詳細な図示を省略したが、画素マトリクス部１００Ａには、Ｍ行の走査線１２Ａが図において横方向（Ｘ方向）に延在して設けられ、また、３列毎にグループ化された（３Ｎ）列のデータ転送線１４が図において縦方向（Ｙ方向）に延在して設けられている。各走査線１２Ａと各データ転送線１４は互いに電気的な絶縁を保って設けられている。画素回路１１０は、Ｍ行の走査線１２Ａと、（３Ｎ）列のデータ転送線１４との交差に対応して設けられている。このため、本実施形態において画素回路１１０は、縦Ｍ行×横（３Ｎ）列でマトリクス状に配列されている。
【００２４】
ここで、Ｍ、Ｎは、いずれも自然数である。走査線１２Ａ及び画素回路１１０のマトリクスのうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（Ｍ−１）、Ｍ行と呼ぶ場合がある。同様にデータ転送線１４及び画素回路１１０のマトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、（３Ｎ−１）、（３Ｎ）列と呼ぶ場合がある。ここで、データ転送線１４のグループを一般化して説明するために、１以上の任意の整数をｊと表すと、左から数えてｊ番目のグループには、（３ｊ−２）列目、（３ｊ−１）列目及び（３ｊ）列目のデータ転送線１４が属している、ということになる。同一行の走査線１２Ａと、同一グループに属する３列のデータ転送線１４とに対応した３つの画素回路１１０は、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対応して、これらの３画素が表示すべきカラー画像の１ドットを表現する。すなわち、本実施形態では、ＲＧＢに対応したＯＬＥＤの発光によって１ドットのカラーを加法混色で表現する構成となっている。
【００２５】
また、図２に示すように、表示部１００には、（３Ｎ）列の給電線（リセット電位給電線）１６が、縦方向に延在し、かつ、各走査線１２Ａと互いに電気的な絶縁を保って設けられる。各で給電線１６には、電圧生成回路３１から所定のリセット電位Ｖｏｒｓｔが共通に給電されている。ここで、給電線１６の列を区別するために、図において左から順に１、２、３、…、（３Ｎ）列目の給電線１６と呼ぶ場合がある。１列目〜（３Ｎ）列目の給電線１６の各々は、１列目〜（３Ｎ）列目のデータ転送線１４に対応して設けられる。
【００２６】
図２に示すように、ダミー画素部１００Ｂには、１行のダミー走査線１２Ｂが横方向に延在し、かつ（３Ｎ）列のデータ転送線１４の各々および（３Ｎ）列の給電線１６の各々と電気的な絶縁を保って設けられる。ダミー画素部１００Ｂでは、（３Ｎ）列のデータ転送線１４とダミー走査線１２Ｂとの交差に対応してダミー回路１１２が設けられている。つまり、本実施形態において、ダミー回路１１２は、縦１行×横（３Ｎ）列でマトリクス状に配列されている。なお、画素回路１１０およびダミー回路１１２の構成については、後に明らかにする。
【００２７】
走査線駆動回路４Ａは、１個のフレーム期間内にＭ行の走査線１２Ａを１行毎に順番に選択するための走査信号Ｇｗｒを、制御信号Ｃtr１に従って生成する。ここで、１、２、３、…、Ｍ行目の走査線１２Ａに供給される走査信号Ｇｗｒを、それぞれＧｗｒ（１）、Ｇｗｒ（２）、Ｇｗｒ（３）、…、Ｇｗｒ（Ｍ−１）、Ｇｗｒ（Ｍ）と表記している。なお、走査線駆動回路４Ａは、走査信号Ｇｗｒ（１）〜Ｇｗｒ（Ｍ）のほかにも、当該走査信号Ｇｗｒに同期した各種制御信号を行毎に生成して画素マトリクス部１００Ａに供給するが、図２においては図示を省略している。フレーム期間とは、電気光学装置１が１カット（コマ）分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が１２０Ｈｚであれば、その１周期分の８．３ミリ秒の期間である。フレーム期間は、表示期間と帰線期間とに分けられる。詳細については後述するが、走査線駆動回路４Ａは、表示期間においては、選択した行の画素回路１１０において駆動トランジスターの特性を補償する補償動作が実行されるように上記制御信号を生成し、帰線期間においては、何れの画素回路１１０においても補償動作が実行されないように上記制御信号を生成し、画素回路１１０を制御する。
【００２８】
ダミー走査線駆動回路４Ｂは、帰線期間においてダミー走査線１２Ｂを選択するための走査信号Ｇｗｒ[ｄｕｍ]を、制御信号Ｃtr３にしたがって生成する。ダミー走査線駆動回路４Ｂも、走査信号Ｇｗｒ[ｄｕｍ]のほかに当該走査信号に同期した各種の制御信号を生成してダミー画素部１００Ｂに供給するが、図２においては図示を省略している。
【００２９】
図２に示すように、データ転送線駆動回路５は、（３Ｎ）列のデータ転送線１４の各々と１対１に対応して設けられる（３Ｎ）個のレベルシフト回路ＬＳと、各グループを構成する３列のデータ転送線１４毎に設けられるＮ個のデマルチプレクサーＤＭと、データ信号供給回路７０を備える。
【００３０】
データ信号供給回路７０は、制御回路３より供給される画像信号Ｖｉｄと制御信号Ｃtr２とに基づいて、データ信号Ｖｄ（１）、Ｖｄ（２）、…、Ｖｄ（Ｎ）を生成する。すなわち、データ信号供給回路７０は、データ信号Ｖｄ（１）、Ｖｄ（２）、…、Ｖｄ（Ｎ）を時分割多重した画像信号Ｖｉｄに基づいて、データ信号Ｖｄ（１）、Ｖｄ（２）、…、Ｖｄ（Ｎ）を生成する。そして、データ信号供給回路７０は、データ信号Ｖｄ（１）、Ｖｄ（２）、…、Ｖｄ（Ｎ）を、１、２、…、Ｎ番目のグループに対応するデマルチプレクサーＤＭに対して、それぞれ供給する。
【００３１】
図３は、デマルチプレクサーＤＭとレベルシフト回路ＬＳとの構成を説明するための回路図である。なお、図３は、ｊ番目のグループに属するデマルチプレクサーＤＭと、当該デマルチプレクサーＤＭに接続された３個のレベルシフト回路ＬＳのうちの一つ（例えば、３ｊ−２番目のデータ転送線１４に接続されたレベルシフト回路）とを、代表的に表している。なお、以下では、ｊ番目のグループに属するデマルチプレクサーＤＭを、ＤＭ（ｊ）と表記する場合がある。
【００３２】
以下では、図２に加えて図３を参照しながら、デマルチプレクサーＤＭ及びレベルシフト回路ＬＳの構成について説明する。図３に示すように、デマルチプレクサーＤＭは、列毎に設けられたトランスミッションゲート３４の集合体であり、各グループを構成する３列に、データ信号を順番に供給するものである。ここで、ｊ番目のグループに属する（３ｊ−２）、（３ｊ−１）、（３ｊ）列に対応したトランスミッションゲート３４の入力端は互いに共通接続されて、その共通端子にそれぞれデータ信号Ｖｄ（ｊ）が供給される。ｊ番目のグループにおいて左端列である（３ｊ−２）列に設けられたトランスミッションゲート３４は、制御信号Ｓｅｌ（１）がＨレベルであるとき（制御信号／Ｓｅｌ（１）がＬレベルであるとき）にオン（導通）する。同様に、ｊ番目のグループにおいて中央列である（３ｊ−１）列に設けられたトランスミッションゲート３４は、制御信号Ｓｅｌ（２）がＨレベルであるとき（制御信号／Ｓｅｌ（２）がＬレベルであるとき）にオンし、ｊ番目のグループにおいて右端列である（３ｊ）列に設けられたトランスミッションゲート３４は、制御信号Ｓｅｌ（３）がＨレベルであるとき（制御信号／Ｓｅｌ（３）がＬレベルであるとき）にオンする。
【００３３】
レベルシフト回路ＬＳは、保持容量４１および４４と、トランスミッションゲート４２と、ＮチャンルＭＯＳ型のトランジスター４３と、ＰチャネルＭＯＳ型のトランジスター４５、の組を有し、各列のトランスミッションゲート３４の出力端から出力されるデータ信号の電位を保持容量４４に供給し、データ信号の電位とは異なる電位をデータ転送線１４に供給するものである。保持容量４４の入力側と出力側で異なるレベルに設定する為、レベルシフト回路と呼んでいる。保持容量４４の一端は、対応する列のデータ転送線１４とトランジスター４５のドレインとに接続される一方、保持容量４４の他端は、トランスミッションゲート３４の出力端とトランジスター４３のドレインとに接続される。
【００３４】
トランジスター４５のソースは、給電線６１に電気的に接続される。給電線６１は電圧生成回路３１に接続されており、給電線６１には電圧生成回路３１から所定の初期電位Ｖｉｎｉが供給される。制御回路３は、トランジスター４５のゲートに対して、制御信号／Ｇｉｎｉを供給する。トランジスター４５は、データ転送線１４と給電線６１とを制御信号／ＧｉｎｉがＬレベルのときに電気的に接続し、制御信号／ＧｉｎｉがＨレベルのときに電気的に非接続とする。
【００３５】
トランジスター４３のソースは、給電線６２に電気的に接続される。給電線６２は電源回路２に接続されており、給電線６２には電位Ｖｒｅｆが供給される。トランジスター４３のゲートには、制御信号Ｇｒｅｆが供給される。このため、トランジスター４３は、保持容量４４の他端と給電線６２とを、制御信号ＧｒｅｆがＨレベルのときに電気的に接続し、制御信号ＧｒｅｆがＬレベルのときに電気的に非接続とする。
【００３６】
保持容量４１は２つの電極を有する。保持容量４１の一方の電極は、ノードｈを介してトランスミッションゲート４２の入力端に電気的に接続される。また、トランスミッションゲート４２の出力端は、データ転送線１４に電気的に接続される。制御回路３は、トランスミッションゲート４２に対して、制御信号Ｇｃｐｌ及び制御信号／Ｇｃｐｌを供給する。このため、トランスミッションゲート４２は、制御信号ＧｃｐｌがＨレベルであるとき（制御信号／ＧｃｐｌがＬレベルであるとき）にオンする。
【００３７】
保持容量４１の一方の電極は、ノードｈを介して、トランスミッションゲート３４の出力端、及び、トランスミッションゲート４２の入力端に電気的に接続される。そして、トランスミッションゲート３４がオンした際、保持容量４１の一方の電極には、トランスミッションゲート３４の出力端を介してデータ信号Ｖｄ（ｊ）が供給される。すなわち、保持容量４１は、一方の電極にデータ信号Ｖｄ（ｊ）が供給される。また、各列の保持容量４１の他方の電極は給電線６３に共通に接続される。給電線６３には、電源回路２から、固定電位である電位Ｖｃｔが供給される。ここで、電位Ｖｃｔは、論理信号である走査信号や制御信号のＬレベルに相当するものであってもよい。
【００３８】
図４を参照して、画素回路１１０およびダミー回路１１２について説明する。画素回路１１０が配列する行を一般的に示すために、１以上Ｍ以下の任意の整数をｍと表す。各画素回路１１０については電気的にみれば互いに同一構成なので、ここでは、ｍ行目に位置し、且つ、（３ｊ−２）列目に位置する、ｍ行（３ｊ−２）列の画素回路１１０と、（３ｊ−２）列のダミー回路１１２を例にとって説明する。
【００３９】
画素回路１１０とダミー回路１１２は、（３ｊ−２）列目のデータ転送線１４に対して接続される。図４を参照すれば明らかなように、本実施形態では画素回路１１０とダミー回路１１２の構成は同一であり、与えられる制御信号のみが異なる。例えばｍ行目の画素回路１１０には、走査線駆動回路４Ａから、走査信号Ｇｗｒ（ｍ）、制御信号Ｇｃｍｐ（ｍ）、Ｇｅｌ（ｍ）、Ｇｏｒｓｔ（ｍ）が供給される。一方、ダミー回路１１２には、ダミー走査線駆動回路４Ｂから、走査信号Ｇｗｒ（ｄｕｍ）、制御信号Ｇｃｍｐ（ｄｕｍ）、Ｇｅｌ（ｄｕｍ）、Ｇｏｒｓｔ（ｄｕｍ）が供給される。このため、以下では、画素回路１１０についてのみ構成を説明する。
【００４０】
画素回路１１０には、接続先のデータ転送線１４を介して指定階調に応じた階調電圧が供給される。画素回路１１０は、各々ＰチャネルＭＯＳ型のトランジスターである第１のトランジスター１２１、第２のトランジスター１２２、第３のトランジスター１２３、第４のトランジスター１２４および第５のトランジスター１２５と、ＯＬＥＤ１３０と、画素容量１３２と、を含む。なお、以下では、第１のトランジスター１２１、第２のトランジスター１２２、第３のトランジスター１２３、第４のトランジスター１２４および第５のトランジスター１２５を、「トランジスター１２１〜１２５」と総称する場合がある。
【００４１】
第２のトランジスター１２２のゲートは走査線１２Ａ（図４では、ｍ行目の走査線１２Ａ）に電気的に接続されている。また、第２のトランジスター１２２のソース又はドレインの一方はデータ転送線１４（図４では、（３ｊ−２）列目のデータ転送線１４）に電気的に接続され、他方は第１のトランジスター１２１のゲートと、画素容量１３２の一方の電極とに、それぞれ電気的に接続されている。第２のトランジスター１２２は、第１のトランジスター１２１のゲートと、（３ｊ−２）列目のデータ転送線１４との間の電気的な接続を制御するスイッチングトランジスターとして機能する。
【００４２】
第１のトランジスター１２１のドレインは給電線１１６に電気的に接続されている。給電線１１６は電源回路２に接続されており、給電線１１６には、画素回路１１０において電源の高位側となる電位Ｖｅｌが電源回路２から給電される。第１のトランジスター１２１は、ゲート及びドレイン間の電圧に応じた電流をＯＬＥＤ１３０に流す駆動トランジスターとして機能する。
【００４３】
第３のトランジスター１２３のソースまたはドレインの一方はデータ転送線１４に電気的に接続され、他方は第１のトランジスター１２１のドレインに電気的に接続されている。第３のトランジスター１２３のゲートには制御信号Ｇｃｍｐ（ｍ）が与えられる。第３のトランジスター１２３は、第２のトランジスター１２２を介して第１のトランジスター１２１のゲート及びドレインの間を導通させるためのトランジスターである。つまり、第３のトランジスター１２３は、第１のトランジスター１２１のゲートとドレインとの間の電気的な接続を制御するスイッチングトランジスターとして機能する。なお、第３のトランジスター１２３のソース及びドレインの一方と第１のトランジスター１２１のゲートとの間には第２のトランジスター１２２が接続されているが、第３のトランジスター１２３のソース及びドレインの一方は、第１のトランジスター１２１のゲートに電気的に接続されているとも解釈され得る。
【００４４】
第４のトランジスター１２４のソースは第１のトランジスター１２１のドレインに電気的に接続されており、第４のトランジスター１２４のドレインはＯＬＥＤ１３０のアノードに電気的に接続されている。第５のトランジスター１２５のソースまたはドレインの一方は（３ｊ−２）列目の給電線１６、すなわちリセット電位Ｖｏｒｓｔを給電する電位線に電気的に接続されており、他方は第４のトランジスター１２４のドレインに接続されている。
【００４５】
第４のトランジスター１２４のゲートには制御信号Ｇｅｌ（ｍ）が与えられる。第４のトランジスター１２４は、第１のトランジスター１２１のドレインと、ＯＬＥＤ１３０のアノードとの間の電気的な接続を制御する、スイッチングトランジスターとして機能する。さらに、第１のトランジスター１２１のドレインとＯＬＥＤ１３０のアノードとの間には第４のトランジスター１２４が接続されているが、第１のトランジスター１２１のドレインは、ＯＬＥＤ１３０のアノードに電気的に接続されているとも解釈され得る。第５のトランジスター１２５のゲートには制御信号Ｇｏｒｓｔ（ｍ）が供給される。第５のトランジスター１２５は、給電線１６と、ＯＬＥＤ１３０のアノードとの間の電気的な接続を制御するスイッチングトランジスターとして機能する。
【００４６】
なお、本実施形態において表示パネル１０はシリコン基板に形成されており、トランジスター１２１〜１２５の基板電位については電位Ｖｅｌとしている。また、上記におけるトランジスター１２１〜１２５のソース、ドレインは、トランジスター１２１〜１２５のチャネル型、電位の関係に応じて入れ替わってもよい。また、トランジスターは薄膜トランジスターであっても電界効果トランジスターであってもよい。
【００４７】
画素容量１３２は、一方の電極が第１のトランジスター１２１のゲートｇに電気的に接続され、他方の電極が給電線１１６に電気的に接続される。このため、画素容量１３２は、第１のトランジスター１２１のゲート・ドレイン間の電圧を保持する保持容量として機能する。なお、画素容量１３２としては、第１のトランジスター１２１のゲートｇに寄生する容量を用いても良いし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。
【００４８】
ＯＬＥＤ１３０のアノードは、画素回路１１０毎に個別に設けられる画素電極である。これに対して、ＯＬＥＤ１３０のカソードは、画素回路１１０のすべてにわたって共通に設けられる共通電極１１８であり、給電線６３に接続されている。ＯＬＥＤ１３０は、上記シリコン基板において、ＯＬＥＤ１３０のアノードと光透過性を有するカソードとで白色有機ＥＬ層を挟持した素子である。そして、ＯＬＥＤ１３０の出射側（カソード側）にはＲＧＢのいずれかに対応したカラーフィルターが重ねられる。なお、白色有機ＥＬ層を挟んで配置される２つの反射層間の光学距離を調整してキャビティ構造を形成し、ＯＬＥＤ１３０から発せられる光の波長を設定してもよい。この場合、カラーフィルターを有していてもよいし、有さなくてもよい。
【００４９】
ＯＬＥＤ１３０のアノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板（アノード）とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。
【００５０】
＜第１実施形態の動作＞
図５を参照して電気光学装置１の動作について説明する。図５は、電気光学装置１における各部の動作を説明するためのタイミングチャートである。本実施形態では、走査信号Ｇｗｒ（１）〜Ｇｗｒ（Ｍ）が順次Ｌレベルに切り替えられて、１フレーム期間のうちの表示期間においては、１〜Ｍ行目の走査線１２Ａが１水平走査期間（Ｈ）毎に順番に選択される。選択された走査線１２Ａに対応する画素回路１１０には、階調電圧の書き込みが行われ、次のフレーム期間の表示期間において選択されるまでその階調電圧は画素容量１３２に保持され、その階調電圧に応じた発光状態が維持される。つまり、画素回路１１０の発光状態は、表示期間終了後の帰線期間においても維持される。１フレーム期間のうちの帰線期間においては、ダミー回路１１２が選択される。１水平走査期間（Ｈ）での動作は、各行の画素回路１１０にわたって共通である。そこで以下については、（Ｍ−１）行目が選択されている水平走査期間（以下、（Ｍ−１）行目水平走査期間）、Ｍ行目が選択されている水平走査期間（以下、（Ｍ）行目水平走査期間）、および帰線期間において、特にＭ行（３ｊ−２）列の画素回路１１０Ａおよび（３ｊ−２）列のダミー回路１１２に着目して動作を説明する。
【００５１】
本実施形態では（ｉ）行目水平走査期間、すなわちｉ行目の画素回路１１０の選択期間は、大別すると、図５において（ａ）で示される初期化期間と（ｂ）で示される補償期間と（ｃ）で示される書込期間とに分けられる。そして、（ｃ）の書込期間の後、ｉ行目の画素回路１１０は発光状態となり、１フレーム期間の経過後に再び（ｉ）行目水平走査期間に至る。このため、時間の順でいえば、（発光期間）初期化期間→補償期間→書込期間→（発光期間）というサイクルの繰り返しとなる。ここで、初期化期間の開始から書込期間の終了までの期間は、選択した走査線１２Ａに対応する画素へのデータ書込に関する動作期間である。動作期間は、データを書き込む期間及びデータを書き込むために必要な動作を実行する期間であり、初期化期間、補償期間、及び書込期間は例示である。つまり、１水平走査期間（Ｈ）は、動作期間と遷移期間とからなる。そして、本実施形態では、画面全体の輝度を調整するために、制御回路３は、遷移期間においてＯＬＥＤ１３０の状態を発光又は非発光の一方から他方へ遷移するように制御している。
【００５２】
＜発光期間＞
図５に示す（Ｍ−１）行目水平走査期間においては、Ｍ行目は発光期間となっている。説明の便宜上、初期化期間の前提となる発光期間から説明する。図５に示されるように、Ｍ行目の発光期間では、走査線駆動回路４Ａから出力される走査信号Ｇｗｒ（Ｍ）はＨレベルである。また、走査線駆動回路４Ａから出力される制御信号Ｇｅｌ（Ｍ）、Ｇｃｍｐ（Ｍ）、Ｇｏｒｓｔ（Ｍ）のうち、制御信号Ｇｅｌ（Ｍ）がＬレベルであり、制御信号Ｇｃｍｐ（Ｍ）とＧｏｒｓｔ（Ｍ）はＨレベルである。このため、図６に示されるようにＭ行（３ｊ−２）列の画素回路１１０においては、第４のトランジスター１２４がオンする一方、第２のトランジスター１２２、第３のトランジスター１２３、第５のトランジスター１２５はオフする。これにより、第１のトランジスター１２１は、画素容量１３２によって保持された電圧、すなわちゲート・ドレイン間の電圧を駆動電流に変換してＯＬＥＤ１３０に供給する。つまり、ＯＬＥＤ１３０は、第１のトランジスター１２１によって各画素の指定階調に応じた階調電圧に応じた電流が供給され、当該電流に応じた輝度で発光する。図５に示すように、ダミー走査線駆動回路４Ｂは、表示期間であるか帰線期間であるかを問わずに、制御信号Ｇｅｌ（ｄｕｍ）をＨレベルに固定し、制御信号Ｇｏｒｓｔ（ｄｕｍ）をＬレベルに固定する。制御信号Ｇｅｌ（ｄｕｍ）がＨレベルに固定されているため、ダミー回路１１２の第４のトランジスター１２４は常にオフとなり、ダミー回路１１２のＯＬＥＤ１３０に駆動電流が流れることはない。つまり、表示期間であるか帰線期間であるかを問わずに、ダミー回路１１２が発光状態となることはない。また、制御信号Ｇｏｒｓｔ（ｄｕｍ）がＬレベルに固定されているため、第５のトランジスター１２５は常にオンとなり、ダミー回路１１２のＯＬＥＤ１３０のアノードの電位はリセット電位Ｖｏｒｓｔに維持される。
【００５３】
発光期間においてレベルシフト回路ＬＳでは、制御信号／ＧｉｎｉがＨレベルになるので図６に示されるようにトランジスター４５がオフし、制御信号ＧｒｅｆがＬレベルになるのでトランジスター４３がオフし、制御信号ＧｃｐｌがＬレベルになるので、トランスミッションゲート４２がオフする。また、発光期間におけるデマルチプレクサーＤＭでは、制御信号ＳｅｌがＬレベルになるので、トランスミッションゲート３４がオフする。
【００５４】
なお、Ｍ行目の発光期間は、Ｍ行目以外（図５に示す例では、（Ｍ−１）行水平走査期間であるから、トランスミッションゲート３４、トランスミッションゲート４２、トランジスター４５はこれらの行の動作に合わせてオン又はオフするので、データ転送線１４の電位は適宜変動する。ただし、Ｍ行目の画素回路１１０においては、第２のトランジスター１２２がオフしているので、ここでは、データ転送線１４の電位変動を考慮していない。
【００５５】
＜初期化期間＞
（Ｍ−１）行目水平走査期間が完了すると、（Ｍ）行目水平走査期間が開始し、Ｍ行目の画素回路１１０についての初期化期間（図５における（ａ）の期間）が開始する。図５に示されるように、Ｍ行目の画素回路１１０についての初期化期間では、走査線駆動回路４Ａは、走査信号Ｇｗｒ（Ｍ）をＨレベルに、制御信号Ｇｅｌ（Ｍ）をＨレベルに、制御信号Ｇｃｍｐ（Ｍ）をＨレベルに、制御信号Ｇｏｒｓｔ（Ｍ）をＬレベルに夫々設定する。このため、図７に示されるように、Ｍ行（３ｊ−２）列の画素回路１１０においては第５のトランジスター１２５がオンする一方、第２のトランジスター１２２、第３のトランジスター１２３、第４のトランジスター１２４がオフする。これにより、ＯＬＥＤ１３０に供給される電流の経路が遮断されるので、ＯＬＥＤ１３０は、オフ（非発光）状態となる。なお、第５のトランジスター１２５がオンであるため、ＯＬＥＤ１３０のアノードと給電線１６とが電気的に接続され、ＯＬＥＤ１３０のアノードの電位がリセット電位Ｖｏｒｓｔに設定される。
【００５６】
ここで、初期化期間においてレベルシフト回路ＬＳでは、制御信号／ＧｉｎｉがＬレベルになるのでトランジスター４５がオンし、制御信号ＧｒｅｆがＨレベルになるのでトランジスター４３がオンし、制御信号ＧｃｐｌがＬレベルになるのでトランスミッションゲート４２がオフする。このため、図７に示されるようにデータ転送線１４が初期電位Ｖｉｎｉに設定され、保持容量４４の電位差は初期電位Ｖｉｎｉと電位Ｖｒｅｆの差に初期化される。また、初期化期間におけるデマルチプレクサーＤＭでは、制御信号ＳｅｌがＨレベルになるので、図７に示されるようにトランスミッションゲート３４がオンする。これにより、保持容量４１に階調電圧が書き込まれる。
【００５７】
＜補償期間＞
上述した初期化期間を終えると、図５における（ｂ）の補償期間が開始する。Ｍ行目の画素回路１１０についての補償期間では、走査線駆動回路４Ａは、走査信号Ｇｗｒ（Ｍ）をＬレベルに、制御信号Ｇｅｌ（Ｍ）をＨレベルに、制御信号Ｇｃｍｐ（Ｍ）をＬレベルに、制御信号Ｇｏｒｓｔ（Ｍ）をＬレベルに夫々設定する。このため、図８に示されるように、Ｍ行（３ｊ−２）列の画素回路１１０においては、第２のトランジスター１２２、第３のトランジスター１２３、第５のトランジスター１２５がオンする一方、第４のトランジスター１２４がオフする。このとき、第１のトランジスター１２１のゲートｇは、第２のトランジスター１２２と第３のトランジスター１２３とを介して自身のソースに接続（ダイオード接続）される。すなわち、第１のトランジスター１２１のソースとゲートｇとは、データ転送線１４に接続され、第１のトランジスター１２１の閾値電圧をＶｔｈとすると、第１のトランジスター１２１のゲートｇの電位Ｖｇは、第１のトランジスター１２１における電圧電流変換の閾値電圧Ｖｔｈに応じた電圧、具体的には（Ｖｅｌ−Ｖｔｈ）に漸近してゆく。
【００５８】
ここで、補償期間のレベルシフト回路ＬＳにおいては、制御信号／ＧｉｎｉがＨレベルになるので、トランジスター４５がオフし、制御信号ＧｒｅｆがＨレベルになるので、トランジスター４３がオンし、制御信号ＧｃｐｌがＬレベルになるのでトランスミッションゲート４２がオフする（図８参照）。また、補償期間におけるデマルチプレクサーＤＭでは、制御信号ＳｅｌがＨレベルになるので、図８に示されるようにトランスミッションゲート３４がオンする。これにより、保持容量４１に階調電圧が書き込まれる。
【００５９】
なお、第４のトランジスター１２４はオフしているため、第１のトランジスター１２１のドレインはＯＬＥＤ１３０と電気的に非接続である。また、初期化期間と同様、第５のトランジスター１２５がオンであるため、ＯＬＥＤ１３０のアノードと給電線１６とが電気的に接続され、ＯＬＥＤ１３０のアノードの電位がリセット電位Ｖｏｒｓｔに設定される。
【００６０】
＜書込期間＞
補償期間を終えると、図５における（ｃ）の書込期間が開始する。Ｍ行目の書込期間では、走査線駆動回路４Ａは、走査信号Ｇｗｒ（Ｍ）をＬレベルに、制御信号Ｇｅｌ（Ｍ）をＨレベルに、制御信号Ｇｃｍｐ（Ｍ）をＨレベルに、制御信号Ｇｏｒｓｔ（Ｍ）をＬレベルに夫々設定する。このため、図９に示されるように、Ｍ行（３ｊ−２）列の画素回路１１０においては第２のトランジスター１２２、第５のトランジスター１２５がオンする一方、第３のトランジスター１２３、第４のトランジスター１２４がオフする。
【００６１】
ここで、書込期間のレベルシフト回路ＬＳにおいては、制御信号／ＧｉｎｉがＨレベルになるので、図９に示されるようにトランジスター４５がオフし、制御信号ＧｒｅｆがＬレベルになるのでトランジスター４３がオフし、制御信号ＧｃｐｌがＨレベルになるのでトランスミッションゲート４２がオンする。このため、データ転送線１４への初期電位Ｖｉｎｉの供給が解除されると共に、保持容量４１に保持された階調電圧がデータ転送線１４を介して第１のトランジスター１２１のゲートに供給され、画素容量１３２に書き込まれる。書込期間におけるデマルチプレクサーＤＭでは、制御信号ＳｅｌがＬレベルになるので、図９に示されるようにトランスミッションゲート３４がオフする。なお、第４のトランジスター１２４はオフしているため、第１のトランジスター１２１のソースはＯＬＥＤ１３０と電気的に非接続である。また、初期化期間と同様、第５のトランジスター１２５がオンであるため、ＯＬＥＤ１３０のアノードと給電線１６とが電気的に接続され、ＯＬＥＤ１３０の電位がリセット電位Ｖｏｒｓｔに初期化される。
【００６２】
＜帰線期間＞
（Ｍ）行目水平走査期間が終了すると、図５に示すように帰線期間が開始する。前述したように帰線期間においては、画素回路１１０は発光状態に維持される。そして、この帰線期間においては、ダミー走査線駆動回路４Ｂは、画素回路１１０についての補償期間における動作（以下、補償動作）と等価な動作をダミー回路１１２に実行せる（図５における（ｄ）参照）。すなわち、ダミー走査線駆動回路４Ｂは、走査信号Ｇｗｒ（ｄｕｍ）と制御信号Ｇｃｍｐ（Ｍ）を共にＬレベルに設定する。なお、前述したように、制御信号Ｇｅｌ（ｄｕｍ）はＨレベル固定であり、制御信号Ｇｏｒｓｔ（ｄｕｍ）はＬレベル固定である。この結果、図１０に示すように、ダミー回路１１２においては第２のトランジスター１２２、第３のトランジスター１２３、第５のトランジスター１２５がオンする一方、第４のトランジスター１２４がオフする。このため、ダミー回路１１２において、第１のトランジスター１２１のゲートｇは、第２のトランジスター１２２と第３のトランジスター１２３とを介して自身のソースに接続（ダイオード接続）される。ダミー回路１１２の第１のトランジスター１２１のソースとゲートｇとは、データ転送線１４に接続され、第１のトランジスター１２１のゲートｇの電位Ｖｇは、第１のトランジスター１２１における電圧電流変換の閾値電圧Ｖｔｈに応じた電圧（Ｖｅｌ−Ｖｔｈ）に漸近してゆく。なお、帰線期間においてｉ（ｉ＝１〜Ｍ）行目の画素回路１１０は、走査線駆動回路４Ａが走査信号Ｇｗｒ（ｉ）をＨレベルに、制御信号Ｇｃｍｐ（Ｍ）とＧｏｒｓｔ（Ｍ）をＨレベルに、制御信号Ｇｅｌ（Ｍ）をＬレベルに維持するため、発光状態を維持する。したがって、帰線期間においては、何れの画素回路１１０においても補償動作が実行されることはない。
【００６３】
上記に要領で帰線期間の動作を完了すると、本実施形態では再度帰線期間の動作を実行して１フレーム期間の動作が完了し、次のフレーム期間が開始する。以上が本実施形態の電気光学装置１の動作である。本実施形態の特徴のひとつは、帰線期間において、画素回路１１０の補償動作と等価な動作をダミー回路１１２に実行させるように、ダミー回路１１２を制御する点にある。このようにした理由は、以下の通りである。
【００６４】
図１１は、ダミー回路１１２を有さず帰線期間において上記等価な動作が実行されない従来の電気光学装置の動作を説明する図である。図１１における時刻Ｔ１は表示期間内の時刻であり、時刻Ｔ１では、図１２の（ａ）に示すように画素マトリクスの何れかの行が選択され、その行に属する画素回路では補償動作が行われる。一方、帰線期間に属する時刻Ｔ２では、図１２の（ｂ）に示すように画素マトリクスの何れの行も選択されておらず、補償動作が行われることはない。何れの画素回路においても補償動作が行われない分だけ、帰線期間における画素回路の消費電力は表示期間における消費電力よりも小さくなり、電源負荷が変動する。電源負荷が変動すると、電源電圧が変動し得る。図１３は、この電源電圧の変動の様子を示す図である。図１３に示すような電源電圧の変動が発生すると、フリッカーが発生し、電気光学装置の表示品質が劣化する。
【００６５】
これに対して、本実施形態では、帰線期間においては、画素回路１１０の補償動作と等価な動作をダミー回路１１２に実行させる。加えて、図４に示すように、ダミー回路１１２の構成は画素回路１１０の構成と同一であり、上記等価な動作の消費電力は、理論上、画素回路１１０の補償動作の消費電力と同じになる。前述したように、ダミー回路１１２は、表示期間と帰線期間の何れにおいても発光状態となることのないダミー回路である。但し、このダミー回路１１２は、帰線期間において補償動作と等価な動作が実行される。このため、表示期間と帰線期間とにおいて、電源の負荷を近づけることができる。この結果、表示期間における画素回路１１０及び当該ダミー回路１１２の合計の消費電力と、帰線期間における画素回路１１０及び当該ダミー回路１１２の消費電力とが、ダミー回路１１２が無い場合と比較して近づくように、帰線期間においてダミー回路１１２は電力を消費する。即ち、表示期間における画素回路１１０とダミー回路１１２の消費電力の合計と、帰線期間における画素回路１１０とダミー回路１１２の消費電力の合計との差が、画素回路１１０の消費電力と帰線期間における画素回路１１０の消費電力との差より小さくなるように、ダミー回路１１２が電力を消費する。
このため、図１３に示すような電源変動の発生を低減できる。これが、画素回路１１０の補償動作と等価な動作を帰線期間においてダミー回路１１２に実行させる理由である。
【００６６】
帰線期間においてトランジスター特性を測定することは従来提案されていたが、トランジスター特性の測定では、その補償動作と同様の電力が消費される訳ではなく、帰線期間中の電源回路２の電源電圧変動を回避できるとは限らない。これに対して、本実施形態では、表示期間においては画素回路１１０に補償動作を実行させ、帰線期間においては画素回路１１０と同一構成のダミー回路１１２に上記補償動作と等価な動作を実行させるため、表示期間における画素回路１１０及び当該ダミー回路１１２の合計の消費電力と、帰線期間における画素回路１１０及び当該ダミー回路１１２の消費電力とが近づき、帰線期間中の電源電圧の変動が低減される。このように本実施形態によれば、帰線期間中の電源電圧の変動を回避しつつ、画素回路に含まれる駆動トランジスター（第１のトランジスター１２１）のトランジスター特性のバラツキに起因する表示品質の劣化を回避することが可能になる。
【００６７】
また、本実施形態のように、画素回路１１０についての補償期間においてレベルシフト回路ＬＳの保持容量４４の充電（換言すれば、データ転送線１４の充電）が行われる電気光学装置の場合、このような充電が帰線期間において行われないと電源負荷の変動がさらに大きくなるので、特に効果的である。なお、本実施形態では、ダミー画素部１００Ｂが１行のみであったが、複数行であっても良い。例えば画素マトリクス部１００Ａが７２０行である場合には、ダミー画素部１００Ｂは１〜５行程度が好ましい。また、本実施形態では、画素マトリクス部１００Ａとは別箇にダミー画素部１００Ｂを設けたが画素マトリクス部１００Ａの一部（例えば、最下行など表示画質への影響が少ない行）をダミー画素部として用いてもよい。前述したように、ダミー回路１１２の構成は画素回路１１０の構成と同一だからである。具体的には、画素マトリク部１００Ａの最下行以外の画素回路１１０を第１の画素回路、最下行の画素回路１１０を第２の画素回路とする。前述したように、第１および第２の画素回路１１０の各々は、第１のトランジスター１２１と当該第１のトランジスター１２１から電流が供給される電気光学素子（ＯＬＥＤ１３０）とを備え、表示期間と帰線期間とからなるフレーム期間で駆動される。そして、第１および第２の画素回路を駆動する駆動回路には、以下の制御を実行させる。すなわち、表示期間においては、駆動回路は、第１のトランジスター１２１の特性を補償する補償動作を実行するように第１の画素回路１１０を制御する。帰線期間においては、駆動回路は、補償動作を実行しないように第１の画素回路１１０を制御し、表示期間における画素マトリクス部１００Ａの消費電力と、帰線期間における画素マトリクス部１００Ａの消費電力とが近づくように、補償動作と等価の動作を実行するように第２の画素回路１１０を制御する。
【００６８】
＜第２実施形態＞
第１実施形態では、画素回路１１０と同一の構成のダミー回路１１２を、表示期間における画素回路１１０及び当該ダミー回路１１２の合計の消費電力と、帰線期間における画素回路１１０及び当該ダミー回路１１２の消費電力とが近づくように、帰線期間において電力を消費するダミー回路として用いた。しかし、上記ダミー回路は、補償動作において画素回路１１０と等価な回路であれば良く、画素回路１１０と同一の構成の回路には限定されない。具体的には、補償動作時の画素回路１１０と電気的に等価な構成の回路を上記ダミー回路として用いても良い。本実施形態は、補償動作時の画素回路１１０と電気的に等価な構成の回路をダミー回路として用いた点、すなわち、当該ダミー回路を用いてダミー画素部１００Ｂを構成した点が第１実施形態と異なる。ダミー画素部１００Ｂを発光させることはないので、ダミー画素部１００Ｂを構成する回路がＯＬＥＤを含んでいる必要はない。具体的には第１実施形態におけるダミー回路１１２に代えて、図１４に示すダミー回路１１２Ａ或いはダミー回路１１２Ｂを用いることが考えられる。
【００６９】
ダミー回路１１２Ａは、各々ＰチャネルＭＯＳ型のトランジスターである第６のトランジスター２２１および第７のトランジスター２２２、を含む。第６のトランジスター２２１のドレインは画素回路１１０の駆動トランジスター（すなわち、画素回路１１０の第１のトランジスター１２１）に電源電位を供給する給電線１１６に電気的に接続されている。また、第６のトランジスター２２１のゲートとソースは短絡されている。第７のトランジスター２２２のソースとドレインの一方はデータ転送線１４に電気的に接続されており、他方は第６のトランジスター２２１のゲートに電気的に接続されている。第７のトランジスター２２２のゲートには、ダミー走査線駆動回路４Ｂから制御信号Ｇｃｍｐ（ｄｕｍ）が与えられる。ダミー回路１１２Ａでは、制御信号Ｇｃｍｐ（ｄｕｍ）がＬレベルになると、第７のトランジスター２２２がオンになり、第６のトランジスター２２１は、給電線１１６と、第７のトランジスター２２２のソースとドレインのうち当該第６のトランジスター２２１のゲートに接続されている方と、の間に介挿されたダイオードとして機能する。したがって、第６のトランジスター２２１として、画素回路１１０における第１のトランジスター１２１と同等のトランジスター特性を有するものを用いれば、帰線期間においてダミー回路１１２Ａは、補償動作時の画素回路１１０と電気的に等価な構成の回路となる。
【００７０】
ダミー回路１１２Ｂは、第１の電源電位を給電する第１の給電線（本実施形態では、給電線１１６）と第２の電源電位を給電する第２の給電線（本実施形態では、給電線６２）の間に直列に接続された第８のトランジスター３２１および第９のトランジスター３２２と、抵抗３２３と、を含む。図１４に示すように、第８のトランジスター３２１と第９のトランジスター３２２は何れもＰチャネルＭＯＳ型のトランジスターである。第８のトランジスター３２１のソースまたはドレインの一方は給電線１１６に電気的に接続されている。第８のトランジスター３２１のソースまたはドレインの他方には、第９のトランジスター３２２のソースまたはドレインの一方が電気的に接続されている。そして、抵抗３２３は、第９のトランジスター３２２のソースまたはドレインの他方と給電線６２とに電気的に接続されている。第８のトランジスター３２１のゲートには、当該第８のトランジスターをオンさせる電圧Ｖｄｕｍ、すなわち当該第８のトランジスター３２１の閾値電圧に応じた電圧Ｖｄｕｍが与えられる。第９のトランジスター３２２のゲートには、制御信号Ｇｃｍｐ（ｄｕｍ）、すなわち帰線期間において当該第９のトランジスターをオンさせる制御信号が、ダミー走査線駆動回路４Ｂから与えられる。ダミー回路１１２Ｂでは、制御信号Ｇｃｍｐ（ｄｕｍ）がＬレベルになると、第９のトランジスター３２２がオンになり、第８のトランジスター３２１、第９のトランジスター―３２２および抵抗３２３を介して給電線１１６から給電線６２へ電流が流れる。補償動作時の画素回路１１０における消費電力とダミー回路１１２Ｂにおける消費電力とが同じになるように、抵抗３２３の抵抗値、第８のトランジスター３２１および第９のトランジスター３２２のトランジスターサイズを設定しておけば、帰線期間においてダミー回路１１２Ｂは、補償動作時の画素回路１１０と電気的に等価な構成の回路となる。
【００７１】
＜変形例および応用例＞
本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を、適宜に組み合わせることもできる。
＜変形例１＞
画素回路１１０の構成は上記実施形態におけるものに限定される訳ではない。例えば、図１５に示すようにカップリング容量を有する画素回路Ｕを、画素回路１１０に代えて用いても良い。図１５に示すように、画素回路Ｕは、電源線１７と低電源電位Ｖｃｔとの間に介在する電気光学素子Ｅを含む。電気光学素子Ｅは、ＯＬＥＤ素子（電気光学素子）である。上記実施形態における走査線１２Ａは、図１５における第１制御線４２１・第２制御線４２２・第３制御線４２３・第４制御線４２４の組に対応する。ｍ行目の走査線１２Ａを構成する第１制御線４２１には走査信号Ｇｗｒ（ｍ）が供給される。第２制御線４２２には制御信号Ｇｒｅｆ（ｍ）が供給され、第３制御線４２３には制御信号Ｇｉｎｉ（ｍ）が供給され、第４制御線４２４には制御信号Ｇｅｌ（ｍ）が供給される。図１６は、図１５の画素回路Ｕを用いて画素マトリクスが構成された電気光学装置の動作を示すタイムチャートであり、図１６における期間Ｐ１が補償期間である。
【００７２】
＜変形例２＞
画素回路１１０に代えて、図１７に示す画素回路Ｕ２を用いても良い。図１７に示すように、画素回路Ｕ２は、有機ＥＬデバイスなどで代表される電気光学素子ＥＬと、サンプリング用トランジスターＴｒ１と、駆動用トランジスターＴｒｄと、保持容量Ｃｓとを含む。サンプリング用トランジスターＴｒ１は、その制御端（ゲート）が対応する走査線ＷＳに接続し、一対の電流端（ソース及びドレイン）の一方が対応する信号線ＳＬに接続し、他方が駆動用トランジスターＴｒｄの制御端（ゲートＧ）に接続する。駆動用トランジスターＴｒｄは、一対の電流端（ソースＳ及びドレイン）の一方が電気光学素子ＥＬに接続し、他方が対応する給電線ＶＬに接続している。本例では、駆動用トランジスターＴｒｄがＮチャネル型であり、そのドレインが給電線ＶＬに接続する一方、ソースＳが出力ノードとして電気光学素子ＥＬのアノードに接続している。電気光学素子ＥＬのカソードは所定のカソード電位Ｖｃａｔｈに接続している。保持容量Ｃｓは駆動用トランジスターＴｒｄのソースＳとゲートＧの間に接続している。図１８は、画素回路Ｕ２を用いて画素マトリクが構成された電気光学装置の動作を示すタイミングチャートであり、図１８における「Ｖｔｈ補償期間」が上記実施形態における補償期間に対応する。
【００７３】
＜変形例３＞
画素回路１１０に代えて、図１９に示す構成の画素回路を用いても良い。図２０は、図１９に示す画素回路を用いて画素マトリクが構成された電気光学装置の動作を示すタイミングチャートであり、図２０における期間Ｔｓが上記実施形態における補償期間に対応する。
【００７４】
＜変形例４＞
ダミー回路１１２における第４のトランジスター１２４と第５のトランジスター１２５は省略可能である。第４のトランジスター１２４と第５のトランジスター１２５とを省略したダミー回路の構成は次の通りである。当該ダミー回路は、第１のトランジスター１２１と、第２のトランジスター１２２と、第３のトランジスター１２３と、を備える。第２のトランジスター１２２のソースまたはドレインの一方はデータ転送線１４に接続され、ソースまたはドレインの他方は第１のトランジスター１２１のゲートに接続される。第３のトランジスター１２３のソースまたはドレインの一方はデータ転送線１４に接続され、ソースまたはドレインの他方は第１のトランジスター１２１のソースに接続される。この構成でも、補償動作では画素回路とダミー回路とは等価になる。この場合、走査線駆動回路４Ａとダミー走査線駆動回路４Ｂとを含む駆動回路は、表示期間において画素回路に補償動作をさせる場合、および帰線期間においてダミー回路に補償動作をさせる場合、画素回路およびダミー回路の第２のトランジスター１２２および第３のトランジスター１２３をオンさせるように制御する。
【００７５】
＜応用例＞
次に、実施形態等や応用例に係る電気光学装置１を適用した電子機器について説明する。電気光学装置１は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイを例に挙げて説明する。
【００７６】
図２１は、本発明に係る電気光学装置がヘッドマウント・ディスプレイに適用された様子を示す概略図である。図２１に示すように、本実施形態のヘッドマウント・ディスプレイ２００は、ユーザーの頭部の前方に位置するフロントフレーム２１０と、フロントフレーム２１０の両端に接続され頭部の両側方に位置する一対のサイドフレーム２２０と、フロントフレーム２１０に固定され眼前を覆う光学パネル２５０と、それぞれのサイドフレーム２２０に固定される回路カバー２３０と、電気光学装置２７０と、を備える。
【００７７】
電気光学装置２７０は、表示パネルの数が２つとされる。また、電気光学装置２７０は、制御回路３として、輝度バランス調整入力部５１及び全体明るさ調整入力部５２を備える。輝度バランス調整入力部５１は、一方のサイドフレーム２２０に操作可能に設けられており、全体明るさ調整入力部５２は、他方のサイドフレーム２２０に操作可能に設けられている。輝度バランス調整入力部５１はＨ同期デューティー制御を実行し、全体明るさ調整入力部５２はＶ同期デューティー制御を実行する。また、ヘッドマウント・ディスプレイ２００では、一方のサイドフレーム２２０に固定される回路カバー２３０内に制御回路３が配置され、他方のサイドフレーム２２０に固定される回路カバー２３０内に電源回路ＤＣが配置される。ただし、これらの配置は適宜変更可能である。
【００７８】
一対の表示パネルＤＩ１，ＤＩ２は、光学パネル２５０内に配置され、表示パネルＤＩ１が左眼の眼前に配置され、表示パネルＤＩ２が右眼の眼前に配置される。これらの表示パネルＤＩ１，ＤＩ２から出射する光は光学パネル２５０から出射される。一方の表示パネルＤＩ１はユーザーの左眼で視認され、他方の表示パネルＤＩ２はユーザーの右眼で視認される。
【００７９】
一般的にヘッドマウント・ディスプレイにおいては、ユーザーにより視認される画像の明るさを変更したいという要求がある。このような要求に対して、ヘッドマウント・ディスプレイ２００によれば、電気光学装置２７０の全体明るさを全体明るさ調整入力部５２により変更することで、画像の明るさを変更することができる。また、一方の表示パネルＤＩ１が人の一方の眼から視認され、他方の表示部ＤＩ２が人の他方の眼から視認される場合、それぞれの表示パネルＤＩ１，ＤＩ２の輝度が異なるとユーザーが違和感を覚える傾向にあり、左右の表示パネルＤＩ１，ＤＩ２の輝度の調整を行いたいという要求がある。このような要求に対し、ヘッドマウント・ディスプレイ２００によれば、輝度バランス調整入力部５１により、左右の表示パネルＤＩ１，ＤＩ２間の輝度バランスの調整を行うことができる。そして、上記の画像の明るさの変更と、左右の表示パネルＤＩ１，ＤＩ２間の輝度バランスの調整とを独立して行うことができる。
【００８０】
図２２は、本発明に係る電気光学装置がプロジェクターに適用された様子を示す概略図である。同図に示すようにプロジェクター３００は、筐体３５０と、電気光学装置３７０と、ダイクロイックプリズム３１０と、投影レンズ３２０とを備える。
【００８１】
電気光学装置３７０は、表示パネルの数が３つとされる。また、電気光学装置３７０は、制御回路３として、輝度バランス調整入力部５１及び全体明るさ調整入力部５２を備える。
各表示パネルＤＩ１，ＤＩ２，ＤＩ３は筐体３５０内に配置され、表示パネルＤＩ１，ＤＩ２，ＤＩ３の各画素アレイＰＡは、単色の画素Ｐを備える。本実施形態では、表示パネルＤＩ１は赤色の画像を表示し、表示パネルＤＩ２は緑色の画像を表示し、表示部ＤＩ３は青色の画像を表示する。また、それぞれの表示パネルＤＩ１，ＤＩ２，ＤＩ３は、互いに隣り合う表示部の光の出射方向が概ね９０度となるように配置される。具体的には、表示パネルＤＩ１と表示パネルＤＩ２とが隣り合い、表示パネルＤＩ２と表示部ＤＩ３とが隣り合い、表示パネルＤＩ１と表示部ＤＩ３とが対向して配置される。
【００８２】
各表示パネルＤＩ１，ＤＩ２，ＤＩ３に囲まれる位置にはダイクロイックプリズム３１０が配置され、各表示パネルＤＩ１，ＤＩ２，ＤＩ３とダイクロイックプリズム３１０の側面である光入射面とが対向している。また、ダイクロイックプリズム３１０の光の出射面側には投影レンズ３２０が配置され、投影レンズ３２０を介して筐体３５０の中の光が筐体３５０の外へ出射することができる。なお、投影レンズ３２０は、１枚のレンズで構成されても、複数のレンズで構成されても良い。
【００８３】
また、筐体３５０の外側には、輝度バランス調整入力部５１及び全体明るさ調整入力部５２が操作可能に設けられている。プロジェクター３００の使用時において、表示パネルＤＩ１から出射する赤色の光と、表示パネルＤＩ２から出射する緑色の光と、表示パネルＤＩ３から出射する青色の光とが互いに重ね合わされ、赤色の画像と緑色の画像と青色の画像とが重なるカラーの画像が、スクリーン３３０に映し出される。なお、このスクリーン３３０は、光透過型であっても、光反射型のスクリーンであっても良い。
【００８４】
プロジェクター３００の使用に際し、プロジェクター３００を使用する部屋の明るさに応じて、プロジェクター３００から出射する光の明るさを変更したいという要求がある。この要求に対して、本態様のプロジェクター３００によれば、電気光学装置３７０の全体明るさを全体明るさ調整入力部５２により変更することで、プロジェクター３００から出射する光の明るさを変更することができる。また、本態様のプロジェクター３００のようにカラー画像を映し出すものにおいては、ホワイトバランスを調整したいという要求がある。この要求に対し、本態様のプロジェクター３００によれば、輝度バランス調整入力部５１により、電気光学装置３７０の３つの表示パネルＤＩ１，ＤＩ２，ＤＩ３間の輝度バランスを調整することにより、赤、緑、青の輝度バランスを調整でき、ホワイトバランスを調整することができる。そして、プロジェクター３００から出射する光の明るさの変更と、ホワイトバランスの調整とを独立して行うことができる。
【００８５】
なお、本態様では、表示パネルＤＩ１，ＤＩ２，ＤＩ３として、上述したように赤、緑、青の特定の色のみを発光するものに限定されることなく、他の色を発光するものであっても良い。
【００８６】
また、本態様態では、各表示パネルＤＩ１，ＤＩ２，ＤＩ３が赤、緑、青の画像を表示する場合について説明したが、それぞれの各表示パネルＤＩ１，ＤＩ２，ＤＩ３が画像を表示せず、各表示パネルＤＩ１，ＤＩ２，ＤＩ３が赤、緑、青の光源となっても良い。この場合、各表示パネルＤＩ１，ＤＩ２，ＤＩ３の前に液晶パネル等を配置して、当該液晶パネルにより、各表示パネルＤＩ１，ＤＩ２，ＤＩ３から出射する光に基づいて画像を表示しても良い。
【００８７】
なお、電気光学装置１については、ヘッドマウント・ディスプレイ２００のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダー、タブレット端末などの携帯情報端末や腕時計、プロジェクターにおける情報表示部にも適用可能である。
【符号の説明】
【００８８】
１、２７０、３７０…電気光学装置、１０…表示パネル、３…制御回路、２…電源回路、３１…電圧生成回路、５…データ転送線駆動回路、４Ａ…走査線駆動回路、４Ｂ…ダミー走査線駆動回路、１２Ａ…走査線、１２Ｂ…ダミー走査線、１４…データ転送線、１６，６１，６２，６３，１１６…給電線、１１８…共通電極、ＬＳ…レベルシフト回路、ＤＭ…デマルチプレクサー、７０…データ信号供給回路、１００…表示部、１００Ａ…画素マトリクス部、１００Ｂ…ダミー画素部、１１０…画素回路、１１２…ダミー回路、１２１…第１のトランジスター、１２２…第２のトランジスター、１２３…第３のトランジスター、１２４…第４のトランジスター、１２５…第５のトランジスター、２２１…第６のトランジスター、２２２…第７のトランジスター、３２１…第８のトランジスター、３２２…第９のトランジスター、３３１…抵抗、１３０…ＯＬＥＤ、１３２…画素容量、２００…ヘッドマウント・ディスプレイ、３００…プロジェクター。
【図１】
2018151449.tif 000003
【図２】
2018151449.tif 000004
【図３】
2018151449.tif 000005
【図４】
2018151449.tif 000006
【図５】
2018151449.tif 000007
【図６】
2018151449.tif 000008
【図７】
2018151449.tif 000009
【図８】
2018151449.tif 000010
【図９】
2018151449.tif 000011
【図１０】
2018151449.tif 000012
【図１１】
2018151449.tif 000013
【図１２】
2018151449.tif 000014
【図１３】
2018151449.tif 000015
【図１４】
2018151449.tif 000016
【図１５】
2018151449.tif 000017
【図１６】
2018151449.tif 000018
【図１７】
2018151449.tif 000019
【図１８】
2018151449.tif 000020
【図１９】
2018151449.tif 000021
【図２０】
2018151449.tif 000022
【図２１】
2018151449.tif 000023
【図２２】
2018151449.tif 000024