(57)【要約】【課題】  電圧比較器の低電力消費を維持しつつ上記限定条件を除去する。【解決手段】  本発明は、クロックエッジの出現によって活性化され、比較動作が完了したとき非活性化される、比較手段を備えた、電圧比較器に関する。この比較手段には、比較されるべき入力電圧を分割する分圧器（Ｕ）と、比較手段が非活性化されたとき分圧器を通る電流の流れを阻止するために分圧器（Ｄ）に直列に接続されたスイッチ（Ｓ８）と、が前置される。
2005519515.tif 000002
【特許請求の範囲】
【請求項１】
比較手段（Ｔ１ないしＴ１０）と、
この比較手段に接続され、クロック信号の遷移に応じてその比較手段を活性化するクロック信号制御型スイッチング手段（Ｓ１ないしＳ４）と、
比較動作の完了を測定するための、且つ、比較動作の完了が測定されたとき前記比較手段を非活性化するように前記スイッチング手段（Ｓ１ないしＳ４）を制御するための、手段（Ｍ１，Ｍ２，Ｘ，Ｍ３，Ｖ）と、
を備えた、入力電圧を基準電圧と比較する電圧比較器において、
比較されるべき入力電圧を分割する分圧器（Ｕ）を備え、
前記スイッチング手段（Ｓ１ないしＳ４）は、前記比較手段が非活性化されたとき前記分圧器を通る電流の流れを阻止するために前記分圧器（Ｄ）に直列に接続されたスイッチ（Ｓ８）を備えている、
ことを特徴とする入力電圧を基準電圧と比較する電圧比較器。
【請求項２】
前記スイッチング手段は、前記分圧器に直列に接続された前記スイッチ（Ｓ８）を制御する信号によって制御される入力端を有するシュミットトリガ（Ｍ４）を備え、このシュミットトリガの出力が前記比較手段の活性化および非活性化を制御することを特徴とする請求項１に記載の電圧比較器。
【請求項３】
前記比較手段はほぼ同一の２つの出力端（Ｎ１，Ｎ２）を持ち、
前記スイッチング手段は、前記比較手段が非活性化されたとき前記出力端を強制的に異なる電圧とするように構成され、
さらに、前記２つの出力電圧がほぼ等しくなった時に、比較動作の完了を測定するための、且つ、クロック制御型ラッチ（Ｌ２）を介して前記比較手段の非活性化および前記分圧器のスイッチングオフを制御するための、２つの出力端に接続されている、排他的論理和ゲート（Ｘ）を備えている
ことを特徴とする請求項１または２に記載の電圧比較器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、比較手段と、この比較手段に接続され、クロック信号の遷移に応じてその比較手段を活性化する（energize）クロック信号制御型スイッチング手段と、比較動作の完了を測定（決定）し（determine）、比較動作の完了が測定されたとき比較手段を非活性化（de-energize）するようにスイッチング手段を制御する手段とを備えた、入力電圧を基準電圧と比較する電圧比較器に関する。
【背景技術】
【０００２】
この種の電圧比較器は携帯型製品（mobile product）の電池を監視するために大きな関心が持たれている。このような製品においては、一方では電池充電が十分な正確さをもって監視され、他方では電圧比較器自体が電池からできるだけ少ない電流しか取り出さない、ということが、一番（primary）重要なことである。比較器の電流消費を最少化する一つの方法は、減少されたバイアス電流をもって比較器を動作させることである。しかしながらそれは測定の精度を犠牲にするものである。他の方法は比較器を間欠的に動作させることである。この方法はたとえば小さなデューティサイクルをもって１ＫＨｚのクロック信号の「ハイ」状態でのみ比較器を活性化することによって行われる。その結果、実際の比較動作は１ｍｓというクロック周期のごく一部の間でのみ行われることになる。
【０００３】
この方法の欠点は、動作時間が余りに短い時には、比較動作が未だ完了していないのに比較器がスイッチオフしてしまい、その結果、不正確な結果が得られることである。他方、比較器が活性化されている時間が長すぎる時は、比較器の電力消費が不必要に多くなることである。これを克服するために、従来技術による電圧比較器は比較動作の完了の瞬間を測定し、その瞬間に達した時に比較器をスイッチオフする。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
好ましくは、上述した種類の電圧比較器では、当該技術分野で「バンドギャップ」電圧発生器として知られている装置によって基準電圧が得られる。この基準電圧は約１．２ボルトに等しく、温度にはほぼ無関係である。しかしながら、このことは入力電圧が１．２ボルトと比較されうるのみということを意味する。本発明は電圧比較器の低電力消費を維持しつつ上記限定条件を除去しようとするものである。
【課題を解決するための手段】
【０００５】
そこで本発明の電圧比較器は比較されるべき入力電圧を分割する分圧器を備え、スイッチング手段は比較手段が非活性化されたとき分圧器を通る電流の流れを阻止するために分圧器に直列に接続されたスイッチを備えることを特徴とする。この構成においては、分圧器の電力消費を、スイッチオフされないときの分圧器の電力消費の数分の一にまで最少化することができる。電力消費が少なくなるということは、分圧器によって占有されるダイエリア(die area)がより少なくなるという利点と共に、より低抵抗値の分圧器の使用を可能とする。
【０００６】
本発明による電圧比較器はさらに、分圧器に直列に接続されたスイッチを制御する信号によって制御される入力端を有し、その出力が比較手段の活性化および非活性化を制御するシュミットトリガを含むスイッチ手段を備えることを特徴とする。シュミットトリガの目的は、比較手段が動作状態になる前にスイッチが完全に「オン」になり、したがってそのインピーダンスが十分低くなるように保証することである。
【０００７】
本発明の電圧比較器はさらにほぼ同一の２つの出力端を有する比較手段を持ち、スイッチング手段は、比較手段が非活性化されたとき前記出力端を強制的に異なる電圧とするように構成され、２つの出力電圧がほぼ等しくなった時に比較動作の完了を測定（決定）するための、且つ、クロック制御型ラッチを介して比較手段の非活性化および分圧器のスイッチングオフを制御するための、２つの出力端に接続されている、排他的論理和ゲートを備えることを特徴とする。
【発明を実施するための最良の形態】
【０００８】
次に添付図面を参照して本発明を説明する。
【０００９】
図に示す電圧比較器は２つのＮＭＯＳトランジスタＴ１およびＴ２を備えている。両トランジスタＴ１，Ｔ２のソース電極は共通の電流源Ｉに接続される。トランジスタＴ１のゲート電極には被検知電圧Ｖｓが印加され、トランジスタＴ２のゲート電極には基準電圧Ｖｒが印加される。トランジスタＴ１のドレイン電流は、ＮＭＯＳトランジスタＴ５，Ｔ６からなる第２電流ミラーとＮＭＯＳトランジスタＴ５およびＮＭＯＳトランジスタＴ７からなる第３電流ミラーとによってフォローされるＰＭＯＳトランジスタＴ３，Ｔ４からなる第１電流ミラーによってミラー（mirror）される。トランジスタＴ２のドレイン電流は、ＰＭＯＳトランジスタＴ８，Ｔ９からなる第４電流ミラーと、ＰＭＯＳトランジスタＴ８およびＰＭＯＳトランジスタＴ１０からなる第５電流ミラーとによってミラーされる。トランジスタＴ６およびＴ９のドレイン電極は共通接続されて出力ノードＮ１を構成し、トランジスタＴ７およびＴ１０のドレイン電極は共通接続されて第２出力ノードＮ２を構成する。この後者の出力ノードは、クロック入力端ｃおよび出力端ｑを有するクロック型ラッチＬ１の入力端に結合されている。出力端ｑは電圧比較器の出力端Ｏに結合されている。ノードＮ１およびＮ２が２つの出力段の出力端を構成することは明らかである。これら２つの出力段はスイッチＳ１およびＳ２を別にして回路構成が同一であり、したがってその出力電圧は最終的には同一値になる。この状態が生じたとき、比較動作が完了し、比較器が安全にカットオフされうると考えることができる。
【００１０】
ノードＮ１およびＮ２はそれぞれシュミットトリガＭ１およびＭ２を介して排他的論理和（ＸＯＲ）ゲートＸの入力端に接続されている。ＸＯＲゲートＸの出力端は第３シュミットトリガＭ３およびインバータＷを介して第２クロック制御型ラッチＬ２をリセットする。ラッチＬ１と同様にラッチＬ２も入力端ｄ、出力端ｑ、およびクロック入力端ｃのほかに、さらにリセット入力端ｒを備えている。入力端ｄは正電圧源に接続される。クロック入力端ｃに立ち上がりエッジが現れた時、このラッチは入力端ｄの正電圧を出力端ｑに伝送し、リセット入力端ｒがインバータＷから「ハイ」信号を受信した時、このラッチの出力端ｑは「ロウ」に復帰する。
【００１１】
図１の電圧比較器はさらにラッチＬ２の出力端ｑの信号により第４シュミットトリガＭ４を介して制御されるスイッチＳ１，Ｓ２，Ｓ３およびＳ４を備えている。このシュミットトリガおよび各スイッチ間の接続は図示されていない。スイッチＳ１はラッチＬ２がリセットされた時ノードＮ１を正電圧源に接続し、スイッチＳ２はラッチＬ２がリセットされた時ノードＮ２を負電圧源に接続する。したがって、ＸＯＲゲートＸのいずれか一方の入力端が「ハイ」であり、他方の入力端が「ロウ」であれば、ＸＯＲゲートＸの出力端は「ハイ」になる。ラッチＬ２がリセットされた時スイッチＳ３は比較器トランジスタＴ１およびＴ２の共通接続されたソース電極を電流源Ｉから切り離し、スイッチＳ４は電流ミラートランジスタＴ５，Ｔ６およびＴ７のゲート電極を負電圧源に接続する。
【００１２】
動作中にラッチＬ２のクロック入力端ｃに立ち上がりエッジが現れた時、その出力端ｑは、図に示されているように、シュミットトリガＭ４を介してスイッチＳ１，Ｓ２およびＳ４を開き、スイッチＳ３を閉じる。これは比較器を動作状態にし、２つのノードＮ１およびＮ２はそれぞれもはや正電圧源にも負電圧源にも接続されない。被検知電圧Ｖｓが基準電圧Ｖｒより高くなった時、トランジスタＴ１のドレイン電流はトランジスタＴ６にミラーされ、ノードＮ１の電圧をノードＮ２の電圧に等しくなるまで低下させる。他方、被検知電圧Ｖｓが基準電圧Ｖｒより低くなった時は、トランジスタＴ２のドレイン電流はトランジスタＴ１０にミラー(mirror)され、ノードＮ２の電圧をノードＮ１の電圧に等しくなるまで上昇させる。両方の場合において最終的には２つのノード電圧が等しくなり、したがってＸＯＲゲートＸの出力は「ロウ」に低下する。このことにより、シュミットトリガＭ３を介してインバータＷの出力端が「ハイ」にされる。この「ハイ」信号はラッチＬ２をリセットし、このラッチの出力を「ロウ」にし、それが、クロック入力の新たな立ち上がりエッジが現れるまで比較器回路を非活性化する。その結果、比較動作が完了したとき比較器がシャットオフされ、以後、さらなる電力消費が停止させられる。標準的な比較器は動作中に典型的には２μＡのバイアス電流を流す。比較時間は最悪のケースで５μｓである。比較動作が１０００μｓごとに行われるものとすれば、比較器の平均電流消費は、２μＡ／２００＝１０ｎＡに減少させられる。ＣＭＯＳ技術で構成されたシュミットトリガ、ＸＯＲゲート、およびラッチ、あるいはこの技術で構成される他のゲートは、「ロウ」から「ハイ」またはその逆に遷移する間、非常に短いピーク電流を流すだけである。
【００１３】
冒頭に述べたように、基準電圧Ｖｒはしばしば１．２Ｖという固定値を持っている。しかし、複数の電圧レベルでの比較を可能とするために、図１の電圧比較器は分圧器Ｄを備えている。この分圧器Ｄは直列接続された複数の抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４およびＲ５、並びにそれぞれ抵抗Ｒ２，Ｒ３およびＲ４を短絡するスイッチＳ５，Ｓ６およびＳ７を備えている。さらにこの分圧器に直列に、抵抗Ｒ５と負電圧源端（アース）との間に、スイッチＳ８が接続されている。電圧値が電圧比較器によって監視されるべき電圧Ｖｉｎは抵抗Ｒ１に印加され、抵抗Ｒ４およびＲ５の共通接続点からトランジスタＴ１のゲート電極に印加される電圧Ｖｓが取り出される。制御ユニットＵがスイッチＳ５，Ｓ６およびＳ７の位置を制御することにより幾つかの比較レベルをセットすることができる。もちろん、ただ１つの比較レベルしか要求されない時は、スイッチＳ５，Ｓ６およびＳ７は省略可能であり、抵抗Ｒ１ないしＲ４をただ１つの抵抗に置き換えることができる。
【００１４】
スイッチＳ８はラッチＬ２の出力によってスイッチＳ１ないしＳ４とほぼ同時に制御される。このようにして、比較器が電源からスイッチオフされた時、電圧比較器を通して流れる電流も遮断され、したがって監視対象の電池がもはや負荷（load）されなくなる。これは図に示された比較器の非常に重要な特徴である。３００ｋΩの分圧器、および３Ｖの被監視電圧Ｖｉｎの場合、その分圧器を流れる電流は１０μＡである。つまり、この電流は比較器の動作電流より実質的に大きい。比較器のスイッチングオフとほぼ同時に分圧器をスイッチングオフすることによって、分圧器を流れる平均電流は比較器の平均電流の減少と同じ係数（たとえば２００）だけ減少させられる。分圧器の抵抗値もたとえば３００ｋΩから１００ｋΩへと減少させ、ダイエリア（die area）を減少させることができる。抵抗分圧器はＩＣにおけるダイエリアの消費に対して最も良く反応しうる部品の間に存在する。このようにして分圧器のスイッチングはダイエリア（たとえば係数３をもって）および電流消費（たとえばほぼ７０の係数をもって）を同時に減少させることを可能にする。
【００１５】
トランジスタＴ６およびＴ１０のソース・ドレインパスに並列にそれぞれキャパシタ（図示せず）を接続してもよい。それらのキャパシタは、比較器のトリガ直後に、両ノードＮ１およびＮ２を同一値にする寄生的な同時バイアスを阻止し、誤検出となる。
【００１６】
シュミットトリガＭ４の機能には特別な注意が払われなければならない。このシュミットトリガは、スイッチＳ８へのスイッチング電圧が十分高い値に達する前に比較器がスイッチオンされてしまうことのないように保証する。したがって、比較器が動作状態になった時にはじめて抵抗分圧器が十分「オン」になるということが保証される。シュミットトリガはまた比較器のスイッチングが極めて短い時間で行われ、直ちに完全な動作状態に入るように保証する。たとえば、電圧源がもし３Ｖであれば、スイッチＳ８へのスイッチング電圧がほとんど３Ｖたとえば２．５Ｖに達した時にスイッチＳ１ないしＳ４へのスイッチング電圧が０Ｖから３Ｖに切り替わる。
【００１７】
同様の理由でシュミットトリガＭ１ないしＭ３が用いられている。シュミットトリガＭ１およびＭ２は比較器をシャットダウンする前にノードＮ１およびＮ２が実効的に同じ値に達するように保証する。これは前述のキャパシタと共に付加的な安全手段である。シュミットトリガＭ３は比較器がシャットダウンされる前にノードＮ２の出力が実効的にラッチＬ１に記憶されるように保証する。
【図面の簡単な説明】
【００１８】
【図１】本発明による電圧比較器の回路図である。
【図１】
2005519515.tif 000003
【国際調査報告】
2005519515.tif 000004
2005519515.tif 000005