(57)【要約】開示された電子処理装置及び方法は、準正弦直角位相信号を生成するセンサに対する校正量を計算して適用する。この装置は、固定された電子回路およびプログラム可能な電子回路のいずれかまたは双方を有する。この装置は、２つの入力（直角位相）信号に対応した位相及び大きさを計算するための回路を有する。この装置はまた、入力信号のサイクル数を累計するための回路を有する。この装置はまた、利得、オフセットおよび位相校正係数を発生するための回路を有し、この回路は、測定されたフェーザーの位相空間位置と理想化されたフェーザーの位置とを比較する。理想化されたフェーザーの位相空間内の軌跡は、オフセットのない所定半径の円である。前記係数の計算は、プログラムされた（単一または複数の）規則に従って、ユーザの介在入なしに行われる。この装置はまた、利得、オフセットおよび位相校正係数を、測定された直角位相信号Ｘｊおよびｙｊに対し、式Ｉ（Ｉ’）ＩＩＩに従って、Ｘ．＝（ｘ．＋Ｏｘ．＋ｐ；ｘｙ．）ｘＧｘ．、適用するための回路を有する。ここで、ＧＸｊおよびＧｙｊはスケーリングｙ＝ｙ．＋Ｏｙ．ｘＧｙ．ＩＩＩＩ係数であり、ＯＸｊおよびＯｙｊはオフセット係数であり、Ｐｊは位相係数である。また、ＸｊおよびＹｊは校正後直角位相信号である。この装置はまた、現在の校正された位相を表す出力信号を生成する１回路を有する。１’：出力信号は、並列なデジタルワードか１以上のシリアルパルス列のいずれかである。この場合、経時的に発生されたパルスの総数ｉは、測定された信号；内の総位相変化に対応する。出力信号は符号化されて位相の増減を可能にする。
2005533240.tif 000002
【特許請求の範囲】
【請求項１】
光学式エンコーダを校正する方法であって、前記エンコーダは２つのアナログ直角位相信号ｘ，ｙを発生するものであり、前記方法は、
ａ．アナログ信号ｘ，ｙの複数のデジタルサンプルｘｉ，ｙｉを発生するステップを備え、ｉは１から１よりも大きな整数ｎまでの整数値を有するものであり；
ｂ．複数の校正されたサンプルＸｉ，Ｙｉを、式
2005533240.tif 000014
に従って発生するステップを備え、ＧｘｉおよびＧｙｉはスケーリング係数であり、ＯｘｉおよびＯｙｉはオフセット係数であり、Ｐｉは位相係数であり；
ｃ．複数の大きさＭｉおよび位相Φｉのサンプルを、式
2005533240.tif 000015
に従って発生するステップを備え、
ＭｉおよびΦｉはフェーザーＶｉの１つのサンプルを、式
2005533240.tif 000016
に従って規定し、
ｊは−１の複素数平方根であり、またＶｉは第１端および第２端を有する線分によって表され、前記第１端は２次元座標系の原点に位置し、前記座標系はｘ軸およびｙ軸を規定し、前記原点は前記ｘ軸およびｙ軸の交点に位置決めされ、前記第２端は、前記位相Φｉと等しい前記ｘ軸に対する角によって規定される方向に、前記第１端から前記大きさＭｉに等しい長さだけ変位されており；
ｄ．前記スケーリング係数ＧｘｉおよびＧｙｉ、前記オフセット係数ＯｘｉおよびＯｙｉ、および前記位相係数Ｐｉに対して初期値を与えるステップを備え；
ｅ．前記スケーリング係数、前記オフセット係数および前記位相係数を調整して、
Ｇｘｉ＋１がＧｘｉまたはＧｘｉに増分調整値をプラスまたはマイナスしたものの何れかと等しくなるようにし、
Ｇｙｉ＋１がＧｙｉまたはＧｙｉに増分調整値をプラスまたはマイナスしたものの何れかと等しくなるようにし、
Ｏｘｉ＋１がＯｘｉまたはＯｘｉに増分調整値をプラスまたはマイナスしたものの何れかと等しくなるようにし、
Ｏｙｉ＋１がＯｙｉまたはＯｙｉに増分調整値をプラスまたはマイナスしたものの何れかと等しくなるようにし、
Ｐｉ＋１がＰｉまたはＰｉに増分調整値をプラスまたはマイナスしたものの何れかと等しくなるようにするステップを備え、
前記増分調整値は、仮定フェーザーＶｉ’の第２端と円との間の距離が、前記フェーザーＶｉの第２端と前記円との間の距離より小さいか等しく、前記円が予め決定された半径を有し、かつ前記原点上に中心設定され、前記仮定フェーザーＶｉ’が以下の式
2005533240.tif 000017
によって決定されることを特徴とする方法。
【請求項２】
前記係数ＧｘｉおよびＯｘｉは、Ｖｉが前記円の一方の半分に位置する間に一度調整され、そしてＶｋが前記円の他方の半分に位置するまでは再び調整されないものであり、ｋはｉより大きい請求項１に記載の方法。
【請求項３】
前記円は左半分と右半分を有し、前記左半分は前記原点の左にあり、前記右半分は前記原点の右にあり、前記係数ＧｘｉおよびＯｘｉは、Ｖｉが前記円の左半分に位置する間に一度調整され、そしてＶｋが前記円の右半分に位置するまでは再び調整されないものであり、ｋはｉより大きい請求項１に記載の方法。
【請求項４】
前記係数ＧｙｉおよびＯｙｉは、Ｖｉが前記円の一方の半分に位置する間に一度調整され、そしてＶｋが前記円の他方の半分に位置するまでは再び調整されないものであり、ｋはｉより大きい請求項１に記載の方法。
【請求項５】
前記円は上半分と下半分を有し、前記上半分は前記原点の上にあり、前記下半分は前記原点の下にあり、前記係数ＧｙｉおよびＯｙｉは、Ｖｉが前記円の上半分に位置する間に一度調整され、そしてＶｋが前記円の下半分に位置するまでは再び調整されないものであり、ｋはｉより大きい請求項１に記載の方法。
【請求項６】
前記係数Ｐｉは、Ｖｉが前記円の１象限に位置する間に一度調整され、そしてＶｋが前記円の異なる１象限に位置するまでは再び調整されないものであり、ｋはｉより大きい請求項１に記載の方法。
【請求項７】
前記円は単位円である請求項１に記載の方法。
【請求項８】
前記係数の値は、以下の表に従って調整されるものであり、
2005533240.tif 000018
ここで、増分値“１”は１最小有効ビットである請求項１に記載の方法。
【請求項９】
光学式エンコーダと共に使用するための処理装置であって、
ａ．位相Φｉのサンプルを、式
2005533240.tif 000019
に従って発生するためのデジタル評価器を備え、ＸｉおよびＹｉは前記エンコーダから受信される直角位相信号のサンプルであり、ｉは１から整数ｎまでの整数値を有する整数であり；
ｂ．カウントを発生するためのフリンジカウンタを備え、前記カウントは、前記位相が、モジュロツーｐｉで測定されるときに、単位円の第４象限から前記単位円の第１象限へ向かって横切る毎に１づつ増加し、前記カウントは、前記位相が、モジュロツーｐｉで測定されるときに、前記単位円の第１象限から前記単位円の第４象限へ向かって横切る毎に１づつ減少し、前記第４象限は角３／２ｐｉから角２ｐｉへ延び、前記第１象限は角０から角ｐｉ／２へ延びており；
ｃ．前記カウントおよび前記位相Φｉのサンプルを受信し、それに応答して２つのバースト出力信号をＡクワドＢのフォーマットで発生する状態発生器を備え、前記バースト出力信号のそれぞれは、どの時点でも、高値状態または低値状態のいずれかによって特徴付けられるもので、前記状態発生器は、
前記カウント及び前記位相Φｉを表す整数を発生する補間器と、
前記ＡクワドＢバースト出力信号の転移点をカウントすることによって連続和を発生するアキュムレータと、
前記整数と前記連続和との差を表す正負符号付きの差の値を発生するコンパレータと、
前記正負符号付きの差の値がゼロになるまで、前記ＡクワドＢバースト出力信号の転移点を発生するバースト発生器とを有することを特徴とする処理装置。
【請求項１０】
前記位相ΦｉのサンプルはＤｍａｘビットを有する２値数として表され、Ｄｍａｘは定められた整数であり、前記整数はｄビットを有する２値数として表され、ｄは予め定められた整数であり、前記整数はＤ最小有効ビットと（ｄ−Ｄ）最大有効ビットを有し、Ｄはユーザが選択可能な整数であって、ゼロより大きく、ｄより小さく、且つＤｍａｘより小さく、前記補間器は、前記整数のＤ最小有効ビットを位相ΦｉのＤ最大有効ビットに等しく設定することによって、また前記整数の（ｄ−Ｄ）最大有効ビットを前記カウントの（ｄ−Ｄ）最小有効ビットに等しく設定することによって、前記整数を発生する請求項９に記載の処理装置。
【請求項１１】
前記位相ΦｉのサンプルはＤｍａｘビットを有する２値数として表され、Ｄｍａｘは定められた整数であり、前記整数はｄビットを有する２値数として表され、ｄは予め定められた整数であり、前記整数はＤ最小有効ビットと（ｄ−Ｄ）最大有効ビットを有し、Ｄは、式
2005533240.tif 000020
を満たす最小の整数であり、Ｓはユーザ選択可能な換算係数であり、前記補間器は、前記位相Φｉと前記ユーザ選択可能な換算係数Ｓとの積に等しい基準化された位相Θｉを発生し、前記補間器は、前記整数のＤ最小有効ビットを前記基準化された位相ΘｉのＤ最小有効ビットに等しく設定することによって、また前記整数の（ｄ−Ｄ）最大有効ビットを前記カウントの（ｄ−Ｄ）最小有効ビットに等しく設定することによって、前記整数を発生する請求項９に記載の処理装置。
【請求項１２】
光学式エンコーダによって発生された信号を処理する方法であって、
ａ．位相Φｉのサンプルを、式
2005533240.tif 000021
に従って発生するステップを備え、ＸｉおよびＹｉは前記エンコーダから受信される直角位相信号のサンプルであり、ｉは１から整数ｎまでの整数値を有する整数であり；
ｂ．カウントを発生するステップを備え、前記カウントは、前記位相が、モジュロツーｐｉで測定されるときに、単位円の第４象限から前記単位円の第１象限へ向かって横切る毎に１づつ増加し、前記カウントは、前記位相が、モジュロツーｐｉで測定されるときに、前記単位円の第１象限から前記単位円の第４象限へ向かって横切る毎に１づつ減少し、前記第４象限は角３／２ｐｉから角２ｐｉへ延び、前記第１象限は角０から角ｐｉ／２へ延びており；
ｃ．２つのバースト出力信号をＡクワドＢのフォーマットで発生するステップを備え、このステップでは、
前記カウント及び前記位相Φｉを表す整数を発生し、
前記ＡクワドＢバースト出力信号の転移点をカウントすることによって連続和を発生し、
前記整数と前記連続和との差を表す正負符号付きの差の値を発生し、
前記正負符号付きの差の値がゼロになるまで、前記ＡクワドＢバースト出力信号の転移点を発生することを特徴とする方法。
【請求項１３】
前記位相ΦｉのサンプルはＤｍａｘビットを有する２値数として表され、Ｄｍａｘは定められた整数であり、前記整数はｄビットを有する２値数として表され、ｄは予め定められた整数であり、前記整数はＤ最小有効ビットと（ｄ−Ｄ）最大有効ビットを有し、Ｄはユーザが選択可能な整数であって、ゼロより大きく、ｄより小さく、且つＤｍａｘより小さく、前記整数のＤ最小有効ビットを位相ΦｉのＤ最大有効ビットに等しく設定することによって、また前記整数の（ｄ−Ｄ）最大有効ビットを前記カウントの（ｄ−Ｄ）最小有効ビットに等しく設定することによって、前記整数が発生される請求項１２に記載の方法。
【請求項１４】
前記位相ΦｉのサンプルはＤｍａｘビットを有する２値数として表され、Ｄｍａｘは定められた整数であり、前記整数はｄビットを有する２値数として表され、ｄは予め定められた整数であり、前記整数はＤ最小有効ビットと（ｄ−Ｄ）最大有効ビットを有し、Ｄは、式
2005533240.tif 000022
を満たす最小の整数であり、Ｓはユーザ選択可能な換算係数であり、前記方法は更に、前記位相Φｉと前記ユーザ選択可能な換算係数Ｓとの積に等しい基準化された位相Θｉを発生するステップを備え、前記整数のＤ最小有効ビットを前記基準化された位相ΘｉのＤ最小有効ビットに等しく設定することによって、また前記整数の（ｄ−Ｄ）最大有効ビットを前記カウントの（ｄ−Ｄ）最小有効ビットに等しく設定することによって、前記整数が発生される請求項１２に記載の方法。
【請求項１５】
光学式エンコーダ用のインデックス信号を発生する方法であって、前記エンコーダはセンサヘッドに対するスケールの位置を表す準正弦直角位相信号を発生するものであり、前記エンコーダはまた窓信号を発生するものであり、前記窓信号は前記スケールのインデックスマークが前記センサヘッドと整列しているときはいつでも高値によって特徴付けられるものであり、前記窓信号は前記インデックスマークが前記センサヘッドと整列してないときはいつでも低値によって特徴付けられるものであり、前記方法は、
ａ．第１の数を、前記窓信号が低値から高値へ遷移するときに前記位相の値と等しく設定するステップと；
ｂ．第２の数を、前記窓信号が高値から低値へ遷移するときに前記位相の値と等しく設定するステップと；
ｃ．前記第１の数と前記第２の数との差がｐｉより大きく、且つ３ｐｉより小さい場合は、位相インデックスを、前記第１および第２の数の間の値と等しく設定するステップと；
ｄ．前記窓信号が高値によって特徴付けられるときはいつでも、また前記位相が前記位相インデックスと実質的に等しい時は、前記インデックス信号を発生するステップとを備えることを特徴とする方法。
【請求項１６】
前記位相インデックスは、前記第１の数および前記第２の数の間の中間値と実質的に等しい請求項１５に記載の方法。
【請求項１７】
前記ステップ（ａ），（ｂ），（ｃ）は、校正コマンドの受信後に行われるだけである請求項１５に記載の方法。
【請求項１８】
前記窓信号が高値によって特徴付けられているときにユーザに対して指示を与えるステップを備える請求項１７に記載の方法。
【請求項１９】
前記指示を与えるステップは、光源を起動することを含む請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
［相互参照セクション］
この出願は、２００１年１１月２日に出願された仮出願第６０／３３６，０３８号の優先権を主張する。
【背景技術】
【０００２】
エンコーダが益々複雑且つ高精度になると、それらのセットアップとアラインメントは益々重大になる。ある種のエンコーダは完全封止型のユニットであって、工場において理想的な条件下で位置調整および校正される。一方、多くの他のエンコーダ、例えば本発明の譲受人によって販売されているものは、部品やサブシステムとして顧客に配達される。この手法にはいくつかの利点があるが、フルファクトリー式のセットアップ／アラインメントを排除する。それ故、このクラスのエンコーダの設置およびセットアップ中に顧客を支援するために、種々の手段が開発されている。
【０００３】
顧客を助ける典型的な早期の試みは、電子回路におけるテスト点の組と手本とすべき組織的手順書とを与える以上には構成されていないエンコーダを、セットアップすることであった。より最近では、適切なアラインメントのある種の指示を与えたり、ユーザに校正調整値について知らせる種々の検知回路が、エンコーダの電子回路に含まれるようになっている。
【０００４】
従来技術のアラインメント支援は、自動校正の特色を与えるものではない。それら支援は、せいぜい、信号強度の一般的な指示を与えているように見える（即ち、弱すぎるか強すぎる電気的シヌソイドである）。最適な動作にとって、直角位相信号間の相対位相は可能な限り９０度に近いものであり、またそれらの利得は等化され、そしてそれらの個別のオフセットはゼロにセットされているべきである。可能な程度に、これら校正動作は、ユーザにとって透明であるべきである（即ち、ユーザが電気的な微調整をすることを必要としない）。
【０００５】
［発明の開示］
これら校正に加えて、近年のエンコーダはまたインデックス（または基準）マークを有する。出力インデックスパルスは、スケールがエンコーダヘッドに対して同じ位置になる毎に生じるべきである。かくして、この発明によって取り組まれるもう１つの問題は、インデックスパルス発生システムを校正して、エンコーダ測定値のＬＳＢ内の同じスケール位置でインデックスパルスが発生されるようにする必要性である。
【０００６】
この処理ユニットに内蔵された回路およびファームウエアは、ユーザが単純にエンコーダスケールをヘッドに対して２〜３回走行させることによって、エンコーダを迅速にセットアップすることを可能にする。
【０００７】
自己校正サイクル中に、エンコーダのプロセッサは、増幅器利得およびオフセットおよび信号直角位相シフトに関して、それ自身を自動的に調整する。また、開示された方法は、インデックスパルスを、インデックス窓の中心付近に、「ゼロ位置」フリンジに関して１ＬＳＢの反復可能性で自動的に配置する。また、開示された装置は、そのステータスを単純なＬＥＤディスプレイでユーザに連絡する。それ故、これら動作の全ては、外部テストやモニタ装置なしに行われる。
【０００８】
１つの形態において、本発明は、２つのアナログ直角位相信号ｘ，ｙを発生するタイプの光学式エンコーダを校正する方法を提供する。この方法は、アナログ信号ｘ，ｙの複数のデジタルサンプルｘｉ，ｙｉを発生するステップを備える。ｉは１から１よりも大きな整数ｎまでの整数値を有する。この方法はまた、複数の校正されたサンプルＸｉ，Ｙｉを、下式に従って発生するステップを備える。
【０００９】
2005533240.tif 000003
【００１０】
ＧｘｉおよびＧｙｉはスケーリング係数であり、ＯｘｉおよびＯｙｉはオフセット係数であり、Ｐｉは位相係数である。この方法はまた、複数の大きさＭｉおよび位相Φｉのサンプルを、下式に従って発生するステップを備える。
【００１１】
2005533240.tif 000004
【００１２】
ＭｉおよびΦｉはフェーザーＶｉの１つのサンプルを、下式に従って規定する。
【００１３】
2005533240.tif 000005
【００１４】
ｊは−１の複素数平方根である。フェーザーＶｉは２次元座標系内の線分によって表される。このフェーザーは第１端と第２端を有する。前記第１端は前記座標系の原点に位置する。前記第２端は、前記位相Φｉと等しい前記ｘ軸に対する角によって規定される方向に、前記第１端から前記大きさＭｉに等しい長さだけ変位されている。この方法はまた、前記スケーリング係数ＧｘｉおよびＧｙｉ、前記オフセット係数ＯｘｉおよびＯｙｉ、および前記位相係数Ｐｉに対して初期値を与えるステップを備える。この方法はまた、前記スケーリング係数、前記オフセット係数および前記位相係数を調整して、Ｇｘｉ＋１がＧｘｉまたはＧｘｉに増分調整値をプラスまたはマイナスしたものの何れかと等しくなるようにし、Ｇｙｉ＋１がＧｙｉまたはＧｙｉに増分調整値をプラスまたはマイナスしたものの何れかと等しくなるようにし、Ｏｘｉ＋１がＯｘｉまたはＯｘｉに増分調整値をプラスまたはマイナスしたものの何れかと等しくなるようにし、Ｏｙｉ＋１がＯｙｉまたはＯｙｉに増分調整値をプラスまたはマイナスしたものの何れかと等しくなるようにし、Ｐｉ＋１がＰｉまたはＰｉに増分調整値をプラスまたはマイナスしたものの何れかと等しくなるようにするステップを備える。
【００１５】
前記係数に対する前記増分調整値は、前記フェーザーの第２端を、前記座標系の前記原点に中心設定された所定半径の円（例えば、単位円）の近くに移動させるように作成されている。更に具体的には、前記係数に対する前記増分調整値は、仮定フェーザーＶｉ’の第２端と前記単位円との間の距離が、前記フェーザーＶｉの第２端と前記円との間の距離より小さいか等しくなるように作成されている。仮定フェーザーＶｉ’は、以下の式によって決定される。
【００１６】
2005533240.tif 000006
【００１７】
この発明の１つの変形例では、前記係数ＧｘｉおよびＯｘｉは、Ｖｉが前記円の一方の半分に位置する間に一度調整され、そしてＶｋが前記円の他方の半分に位置するまでは再び調整されない。ｋはｉより大きい。もう１つの変形例では、前記係数ＧｘｉおよびＯｘｉは、Ｖｉが前記円の左半分に位置する間に一度調整され、そしてＶｋが前記円の右半分に位置するまでは再び調整されない。ｋはｉより大きい。もう１つの変形例では、前記係数ＧｙｉおよびＯｙｉは、Ｖｉが前記円の一方の半分に位置する間に一度調整され、そしてＶｋが前記円の他方の半分に位置するまでは再び調整されない。ｋはｉより大きい。もう１つの変形例では、前記係数ＧｙｉおよびＯｙｉは、Ｖｉが前記円の上半分に位置する間に一度調整され、そしてＶｋが前記円の下半分に位置するまでは再び調整されない。ｋはｉより大きい。もう１つの変形例では、前記係数Ｐｉは、Ｖｉが前記円の１象限に位置する間に一度調整され、そしてＶｋが前記円の異なる１象限に位置するまでは再び調整されない。ｋはｉより大きい。また、前記係数の値は、以下の表に従って調整される。
【００１８】
2005533240.tif 000007
【００１９】
ここで、増分値“１”は１最小有効ビットである。
【００２０】
もう１つの形態において、本発明は、光学式エンコーダによって発生された信号を処理する方法を提供する。この方法は、位相Φｉのサンプルを、下式に従って発生するステップを備える。
【００２１】
2005533240.tif 000008
【００２２】
ここで、ＸｉおよびＹｉは前記エンコーダから受信される直角位相信号のサンプルであり、ｉは１から整数ｎまでの値を有する整数である。
【００２３】
この方法はまた、カウントを発生するステップを備える。前記カウントは、前記位相が、モジュロツーｐｉで測定されるときに、単位円の第４象限から前記単位円の第１象限へ向かって横切る毎に１づつ増加する。前記カウントは、前記位相が、モジュロツーｐｉで測定されるときに、前記単位円の第１象限から前記単位円の第４象限へ向かって横切る毎に１づつ減少する。前記第４象限は角３／２ｐｉから角２ｐｉへ延びている。前記第１象限は角０から角ｐｉ／２へ延びている。この方法はまた、２つのバースト出力信号をＡクワドＢのフォーマットで発生するステップを備える。このステップでは、前記カウント及び前記位相Φｉを表す整数を発生し、ＡクワドＢフォーマット信号の転移点をカウントする既知の標準的な方法を使用して前記ＡクワドＢバースト出力信号の転移点をカウントすることによって連続和を発生し、前記整数と前記連続和との差を表す正負符号付きの差の値を発生し、前記正負符号付きの差の値がゼロになるまで、前記ＡクワドＢバースト出力信号の転移点を発生する。
【００２４】
この方法では、前記位相ΦｉのサンプルはＤｍａｘビットを有する２値数として表され、Ｄｍａｘは定められた整数である。前記整数はｄビットを有する２値数として表され、ｄは予め定められた整数である。前記整数はＤ最小有効ビットと（ｄ−Ｄ）最大有効ビットを有し、Ｄはユーザが選択可能な整数であって、ゼロより大きく、ｄより小さく、且つＤｍａｘより小さい。前記整数のＤ最小有効ビットを位相ΦｉのＤ最大有効ビットに等しく設定することによって、また前記整数の（ｄ−Ｄ）最大有効ビットを前記カウントの（ｄ−Ｄ）最小有効ビットに等しく設定することによって、前記整数が発生される。この代わりに、Ｄは下式を満たす最小の整数でもよい。
【００２５】
2005533240.tif 000009
【００２６】
ここでＳはユーザ選択可能な換算係数である。前記方法は、前記位相Φｉと前記ユーザ選択可能な換算係数Ｓとの積に等しい基準化された位相Θｉを発生するステップを備える。前記整数のＤ最小有効ビットを前記基準化された位相ΘｉのＤ最小有効ビットに等しく設定することによって、また前記整数の（ｄ−Ｄ）最大有効ビットを前記カウントの（ｄ−Ｄ）最小有効ビットに等しく設定することによって、前記整数が発生される。
【００２７】
もう１つの形態において、本発明は、光学式エンコーダ用のインデックス信号を発生する方法を提供する。前記エンコーダはセンサヘッドに対するスケールの位置を表す準正弦直角位相信号を発生する。前記エンコーダはまた窓信号を発生する。前記窓信号は前記スケールのインデックスマークが前記センサヘッドと整列しているときはいつでも高値によって特徴付けられる。前記窓信号は前記インデックスマークが前記センサヘッドと整列してないときはいつでも低値によって特徴付けられる。この方法は、第１の数を、前記窓信号が低値から高値へ遷移するときに前記位相の値と等しく設定するステップと、第２の数を、前記窓信号が高値から低値へ遷移するときに前記位相の値と等しく設定するステップとを備える。前記第１の数と前記第２の数との差がｐｉより大きく、且つ３ｐｉより小さい場合、位相インデックスは、前記第１および第２の数の間の値と等しく設定される。この方法は、前記窓信号が高値によって特徴付けられるときはいつでも、また前記位相が前記位相インデックスと実質的に等しい時は、前記インデックス信号を発生するステップを備える。前記位相インデックスは、前記第１の数および前記第２の数の間の中間値に等しく設定される。前記窓信号の遷移時に位相値を記録するステップと、位相インデックスを設定するステップは、校正コマンドの受信後だけに行われる。前記窓信号が高値によって特徴付けられているときにユーザに対して指示が与えられる。前記ユーザに対する指示は、光源を起動することによって与えられる。
【００２８】
［発明の詳細な説明］
図１は、光学式エンコーダシステム１を示す。このシステムは、スケール６０の相対運動を観察するセンサヘッド５０と、それに関連した信号処理電子回路１００とを備える。以下で説明されるように、処理電子回路１００は、エンコーダの位置測定回路とインデックスパルス発生回路を自動的に校正する。電子回路１００は、ファームウエアのプログラム可能ロジックを含む小型化された形態要因で実施されることが好ましいが、電子回路１００の他の実施もこの発明の範囲内に包含される。
【００２９】
［センサヘッド］
センサヘッド５０およびスケール６０は、既知の手法で協同して信号の２つのファミリーを生成することが好ましい。信号の１つのファミリーは、センサヘッドに対するスケールの変位に関する情報を提供する。これらの信号は、直角位相信号７０である。信号の第２のファミリーは、インデックス窓信号８０であり、これらの信号は、センサヘッド５０がスケール６０上の特別な位置を通過する時点を示すものである。
【００３０】
１つの好ましい実施において、センサヘッド５０に内在するアナログ直角位相信号は、スケール６０の変位に関係した概ねシヌソイド的強度変化を有する。これらの“ｘ”および“ｙ”信号は、理想的には互いに９０度位相シフトされている。これらのアナログ信号は、典型的にはセンサヘッド５０内のＡ／Ｄ変換器５５によってサンプリングされ、デジタル値に変換されている。このデジタル出力値７０は、図２においてそれぞれ“ｘｉ”および“ｙｉ”によって示されている。ここで、下付の“ｉ”は、これらの値がサンプル化された値であることを示している。図１及び２に示すように、信号７０は位相プロセッサ１０１へ送信され、そこでそれらの瞬時位相が、他のものの中で、判定される。図２は、位相プロセッサ１０１のブロック図を示している。その機能的モジュールは以下で説明される。
【００３１】
［自律的校正］
サンプル化された値は、校正モジュール１１５内に移る。このモジュールは、スケーリング（ＧｘｉおよびＧｙｉ）、オフセット（ＯｘｉおよびＯｙｉ）、位相（Ｐｉ）の校正値を、下式を使用して適用する。
【００３２】
2005533240.tif 000010
【００３３】
ここで、ＸｉおよびＹｉは、校正後直角位相信号７３である。同様の式が従来技術でも使用されている。これら代替の式は、全ての条件下で適正に収束しなかったか、位相校正値を配慮することに失敗したものである。式（１）は、以下で説明される増分係数発生器１５５と組み合わされることが好ましい。これは、初期および後続全ての条件下で校正値の適正な収束を達成するためである。
【００３４】
スケーリング、オフセットおよび位相の校正値は、図２に示すように、集合的に校正値７７として回路１１５に到達する。好ましい実施形態では、校正回路１１５は、電界プログラム可能ゲートアレイ（ＦＰＧＡ）内の図２に示された位相プロセッサの他の部分と共に、処理電子回路１００内の不揮発性メモリ（図示せず）に記憶されているファームウエアプログラムを使用して実施されている。図中、種々の処理機能は、説明を明瞭にするだけのために、分離されたブロックとして示されている。勿論、あまり集積化されていない位相プロセッサでも、この発明の範囲に含まれる。
【００３５】
［位相評価器］
校正後直角位相信号７３は、位相評価器１２５で処理されて、前記２つの直角位相信号に対応するフェーザーのベクター大きさ（Ｍｉ）７６および位相（Φｉ）７５の評価が形成される。この大きさおよび位相の評価は、所謂ＣＯＲＤＩＣ数学を使用して発生されることが好ましい。ＣＯＲＤＩＣ数学は従来から知られたものであるが、他の処理手法もまた使用することができる。
【００３６】
位相評価器は、２つの校正後信号７３を受けて、その大きさおよび位相を下式に従って評価する。
【００３７】
2005533240.tif 000011
【００３８】
これら２つの処理された値は、処理電子回路内の複数の他のモジュールに配送される。
【００３９】
大きさおよび位相のサンプルに対応するサンプル化されたフェーザーは、下式によって規定される。
【００４０】
2005533240.tif 000012
【００４１】
Ｖｉはフェーザーであり、ｊは−１の複素数平方根である。
【００４２】
［係数発生器］
係数発生器機能モジュール１５５は、位相７５および大きさ７６の値を使用して、校正モジュール１１５に適用される校正係数を調整する。図３及び以下の表１に示されるように、係数発生器モジュール１５５は、一連の論理テストを適用して、位相７５および大きさ７６によって表されるフェーザー１５６が単位円１５７上に位置しているかを決定する。フェーザー１５６が単位円１５７上にない場合、このモジュールは、フェーザーが単位円上に位置するまで、種々の校正係数７７をインクリメント／デクリメントする。各インクリメント／デクリメントは小さいことが好ましい。それ故、校正係数に対する１回の調整の効果は殆ど僅かである。
【００４３】
論理テストは、種々のルールで適用できる。例えば、係数発生器モジュール１５５は、サンプル位相が記録される毎にテストを適用することができる。その代わりに、好ましい実施では、フェーザーの現在の位相角が校正係数に対し最後の調整がなされた位相値とは異なる象限にある場合にだけ、テストが適用される。この好ましいモードは、スケールがセンサヘッドを横切って移動していないときに、同じ訂正が何回も適用されることを防止する。もう１つの変形例は、製造および／または初期セットアップ効果を考慮するために、センサを一度校正し、それからそれら校正値を全ての将来の測定のために（または少なくとも再校正コマンドが適用されるまで）ロックしておく。
【００４４】
これらテストの適用は、ほぼ純粋な正のｘオフセットの例を示す図３に関連して描かれている。図３は単位円１５７を示している。理想的に、位相評価器１２５によって発生される大きさＭｉは、常に１に等しい（図３の図のスケール上で）。それ故、対応するフェーザーの端点は常に単位円１５７上に位置する。しかしながら、校正オフセットは、結果的にフェーザーを単位円から変位させる。図３は、全ての発生されたフェーザーが、単位円から正のｘ方向に変位された円１５８上に位置する場合を示している。位相評価器１２５によって発生されたフェーザーの端点が点１（この場合、位相は約１０度である）に位置するとき、ｘ値は大きすぎる（即ち、単位円の外側になる）。点１を単位円に向けて移動させる試みでは、モジュール１５５は利得Ｇｘｉを漸増的に減少させ、またオフセットＯｘｉを僅かに負にする。後に、位相が約１８０度（図３の点２）であると示されるとき、ｘ値は小さすぎる（即ち、単位円の内側になる）。それ故、モジュールは１つの試みとして、利得を漸増的に増加させ、そしてオフセットを少し多めに負にして、点２を単位円上に移動させる。モジュール１５５は、フェーザーが全位相値に対して単位円上に入るときまで、校正係数を調整し続けることが好ましい。ここで留意されるべき点は、上記の例では、利得が交互に増減されるので、何も変化をもたらさないが、オフセットが継続的により負にされるので、初期の正のｘオフセットを適切に訂正できるということである。
【００４５】
表１は、モジュール１５５によって使用される論理テストの好ましい組を示している。この表の第１行目に示されているように、現在のフェーザーの位相値が３４８．７５度と１１．２５度の間である場合、また現在のフェーザーの大きさが１より大きい場合、モジュール１５５は、校正換算係数ＧｘおよびＯｘを１最小有効ビットだけデクリメントする。表１は、現在のフェーザーの位相および大きさの全ての値に対して、モジュール１５５により行われる好ましいテスト及び調整を示しているが、他の組のテスト及び調整も同様に使用できることが認められるであろう。
【００４６】
2005533240.tif 000013
【００４７】
［フリンジカウンタ］
図２に示されたフリンジカウンタモジュール１３７は、２ｐｉ境界がクロスされた位相測定値を識別する。校正された直角位相信号７３の各組からの正負符号ビットは、フリンジカウンタモジュール１３７へ送られる。これらの正負符号ビットは、フェーザーが属する単位円の象限の良く知られたインジケータである。かくしてモジュール１３７は、フェーザー（信号７３によって表される）が第１象限から第４象限へ、あるいはその逆へ、それぞれ遷移する毎に、フリンジカウントをインクリメントまたはデクリメントする。フリンジカウンタ１３７の出力であるフリンジカウント７８は、以下で説明されるように、高次のビットを出力ワード１５０に与える。
【００４８】
［位相出力］
位相処理電子回路１０１からの出力信号は、デジタルワード１５０（ＤＷ）か、産業界でＡクワドＢ（ＡＱＢ）と呼ばれる一対の論理レベルパルス列１５１，１５２のいずれかであり得る。この２番目のフォーマットは、図７に示されるように、２つの位相シフトされたパルス列１５１，１５２を含み、各遷移は、１ＬＳＢの位相変化を表している。図８のＡ〜図８のＧは、パルス列が、基礎となるスケール位置に対して、またエンコーダヘッドによって発生される直角位相信号に対して、関連する様子を示している。明瞭にするために、ＡＱＢ信号は、余分な補間なしに描かれている。即ち、ＡＱＢ信号のそれぞれは、高い状態と低い状態を、直角位相信号７０のサイクル毎に一度切り換えて、４分の１サイクルの位置分解能を可能にする。
【００４９】
図８のＡは、スケール運動の仮定グラフを示す。この場合、スケールは一方向に均一な速度で１つの期間移動し、停止して待機し、それからその経路を再度トレースする。図８のＢおよび図８のＥは、直角位相信号７０を示す。これらの信号が真のシヌソイドとして現れていることに留意されたい。これは、スケール移動が一定速度を有しているためである。図８のＣおよび図８のＦは、産業ＡＱＢ標準のＡおよびＢ信号を示す。位置は、ＡＱＢ信号の遷移をカウントすることによって決定される。状態間の各遷移は、単一カウント（またはＬＳＢ）の変化を表している。運動の方向は、前記２つの信号の遷移前および後の状態を調べる単純な組み合わせ論理のルールによって決定される。最後に、図８のＤおよび図８のＧは、本発明の状態発生器１３５のバースト発生器１３７によって発生されたＡＱＢバースト信号を示す。
【００５０】
図２に示すように、状態発生器１３５は、位相７５とフリンジカウント７８を組み合わせることによってこれらの出力信号を発生し、明らかにされた総位相を表す単一のデジタルワード１５０をインデックス位置から生成する。デジタル位相７５はデジタルワード１５０のＬＳＢを形成するのに対し、フリンジカウント７８は、より上位のビットを形成する。そのような組合わせは従来周知である。状態発生器は、新しいデジタルワード１５０を位相プロセッサ１０１の現在のＡＱＢ出力状態と比較し、そしてバースト発生器１３７を制御して、バースト信号１５１，１５２の出力状態がデジタルワード１５０を表すようにする。
【００５１】
図９は、ＡＱＢバースト信号１５１，１５２を状態発生器１３５から発生するための好ましい実施のフローチャートである。状態発生器１３５は、バースト発生器１３７からの転移点の連続和を維持する内部アキュムレータ（ステップ９０１）を含むことが好ましい。この連続和は、ステップ９０２で、現在の測定されたデジタル出力ワード１５０（ステップ９０３）と比較される。この比較に基づいて、状態発生器はバースト発生器１３７を制御して、バースト信号１５１，１５２の送信されたパルスの数を更新する。値が等しいことを前記比較が示す場合、勿論、何の変化も必要とされない（ステップ９０６）。一方、差がある場合、バースト発生器１３７（ステップ９０４）は命令を受けて、バースト信号線１５１，１５２上に転移点の高速ストリングを生成する。バースト発生器は、ＡＱＢ符号化方式を使用して、転移点のシーケンスを正しく符号化する。即ち、バースト発生器は、ＡおよびＢ信号の正しい同期を再生する。この結果、標準ＡＱＢデコーダは、総カウントの増加または減少を適切に解釈する。ＡＱＢ信号は、復号回路（ステップ９０５）を通してアキュムレータにフィードバックされる。アキュムレータ内の連続カウントがデジタルワード１５０に等しくなると、ステップ９０２の比較は、バースト発生器１３７をターンオフする。
【００５２】
図８へ戻ると、バースト発生器１３７の動作が、ＡおよびＢ信号のそれぞれについて図８のＤおよび図８のＧに示されている。垂直の破線のそれぞれは、デジタル位相サンプルがとられた時を示している。従来のＡＱＢ信号の遷移は、直角位相信号７０の変化する位相に同期して起こるが、バースト信号１５１，１５２の遷移は全て、デジタルサンプルがとられた直後に起こる。太線の矢印によって示されるように、従来のＡＱＢ信号の各遷移は、対応する遷移をバースト信号中に有し、累計されたカウントが正しいことを確実にしている。
【００５３】
図８に示され、そして図９に示唆されているように、バーストＡＱＢ出力の変化は、各新規のデジタル位相測定値１５０の到来によって開始される。しかしながら、バースト発生器にとって、次の測定値が到来するまで連続動作していることは可能である（例えば、前のデジタルサンプルに非常に大きな位置変化があった場合）。前述したフィードバックループは、この「オーバラン」条件下でも、ＡＱＢ出力が測定された位置を「キャッチアップ」できることを確実にする。何故ならば、ステップ９０２の比較が満足されるまで、バースト発生器は動作し続けているからである。
【００５４】
状態発生器１３５はまた、出力ストリームにインデックス情報を組み入れる。図１および２に示すように、インデックスロジック２００は、単一のデジタルインデックス位相値２１０を状態発生器１３５に与える。ＡクワドＢ出力モードでは、独立したインデックス出力線１５３が設けられる。状態発生器１３５は、測定された位相がインデックス値と確かに等しい間は、インデックス出力線１５３を論理「高」に上昇させる。即ち、図７に示すように、位相カウントをインデックスの一側から他側へ移動させるパルスのバースト中に、１ＬＳＢ長のパルス１５４が送信される。勿論、インデックス出力線１５３は、スケールがインデックス位相上で確かに停止することが起こった場合には、無期限に「高」を維持することになる。
【００５５】
状態発生器は、出力１５０の見かけ上の補間深さを変化させるプログラミング信号（図示せぬ）を受けることもできる。補間深さの変化は、所望の整数補間係数で位相評価器１２５の全補間深さ出力を単純にスケーリングすることによって達成される。例えば、位相評価器の固有補間深さが１０ビット（ｘ１０２４）であり、またプログラミング信号が“ｘ２００”出力を指令する場合、状態発生器は、２００／１０２４係数を各デジタル出力位相に対して効果的に適用する（ｘ８やｘ１６のような２値換算係数は単純なビットシフトによって単純に適用される）。バースト発生器がＡＱＢ信号を生成してデジタルワードに一致させるので、状態発生器に適用されるデジタル換算係数は、ＡＱＢ出力にも自動的に適用される。
【００５６】
デジタルワード出力１５０とＡＱＢ出力は共に状態発生器によって生成されるが、典型的には、２つの位相出力フォーマット（ＤＷまたはＡＱＢ）の一方だけが顧客の好みに応じて実際にユーザに送信される。状態発生器１３５がデジタルワード型の出力を発生しているときは、端数ビットを回避するために、２値補間スケーリングだけが適用されることが好ましい。分解能のビット数は、論理プログラム可能であることが好ましく、典型的には８および１２ビットの間である。ＤＷ実施形態では、好ましいデジタル出力ワード１５０は３２ビットワードであり、高次のビットはフリンジカウント７８によって供給される。（好ましい実施形態ではまた、ヘルスおよびステータス情報を与えて４０ビットの出力ワードを作るために、追加の高次８ビットが提供される）。好ましい実施形態では、このワードは、ビットシリアルなフォーマットでユーザに供給される。
【００５７】
ＤＷ出力モードにおいて、インデックス位相値２１０は、少なくとも３通りに異なって使用することができる。第１に、フリンジカウンタ１３７は、インデックス位相値が観察される毎に、ゼロにセットすることができる。この代わりに、プロセッサは、電源投入後の最初の観察時にだけフリンジカウントをゼロにセットするようにプログラムされ得る。第３に、状態発生器は、内部的にインデックス位相値を全ての各測定値から差し引くようにプログラムされ得る。この後者の構成において、インデックス点がクロスされているときはいつでも、デジタル出力ワード１５０はゼロ（０）を示す。この代わりに、インデックス位相値２１０は、ユーザに送信されて、適当に見えるように使用される。
【００５８】
［インデックスパルスのセットアップと発生］
図１に示すように、センサヘッド５０によって生成される第２の信号タイプは、インデックス窓信号８０である。この信号は、図４に示すように、論理レベルの矩形関数である。この関数は、センサヘッド５０自身内でＡＳＩＣ５８によって生成されることが好ましい。窓信号Ｚｗは、典型的にはセンサヘッド５０に対するスケール６０の殆どの位置に対して低論理レベルである。しかしながら、スケール上のインデックス形状（図示せず）がセンサヘッドに到達すると、センサヘッド内の、内部ＡＳＩＣと組み合わされた特殊な検出器が、Ｚｗを高論理レベルへ上昇させる。スケールが継続してセンサヘッドを通り過ぎると、インデックス形状はセンサヘッドから遠ざかり、Ｚｗは低論理レベルに戻る。インデックス形状とセンサヘッドの検出器は、図４に示されるように設計されている。即ち、典型的なアラインメントおよび動作条件下で、Ｚｗの立上りエッジ８１と立下りエッジ８２の間をスケールが移動する距離は、１光学フリンジ（縞）のオーダーである（即ち、位相は約３６０度変化する）。
【００５９】
図１に描かれているように、インデックス窓信号８０と、出力ワード１５０の位相値ビットと、ユーザ・インターフェース３００からの制御信号９５は全て、インデックス・ロジック・モジュール２００に入力として与えられる。好ましいモードでは、フリンジカウンタ１３７の下位ビットだけがインデックス・ロジック・モジュール２００で使用される。加えて、好ましい実施では、インデックス・ロジックの処理の一部は、前述したＦＰＧＡにおいて行われるが、他の処理ステップは、内蔵マイクロプロセッサチップによって行われる。制御信号（コンピュータ・インターフェース４００を通して外部コンピュータからも供給される）は、インデックス位相信号２１０を展開および校正する機能を何時行うかをモジュールに知らせる。
【００６０】
一般に、スケール６０上の物理的インデックス・インジケータは、１つの特別なフリンジを識別するに十分な分解能だけを有する。しかしながら、ユーザが必要とするのは、インデックス位置が単一ＬＳＢ内で繰り返し可能な特別な位相値Φｚとして識別されることである。確かな位相値（０と２ｐｉの間）は重要ではなく、その値の繰り返し可能性が重要である。
【００６１】
インデックス窓８０は、常に特別な格子位置（即ち、特別なフリンジ）と関係しているが、常に特別な位相値でスタートするものでも、常に確かに１フリンジ長であるものでもない。それ故、１ＬＳＢ内で繰り返し可能でなければならないインデックス位相値は、アプリオリ（先験的）には選択され得ない。何故ならば、アプリオリな値（０と２ｐｉの間）は、インデックス窓の外側にあるかも知れないし、長いインデックス窓の各端部で、２度現れるかも知れないからである。そこで、図４に示すように、インデックス位相値はインデックス窓８０の中間付近に入ることが望ましい。これは、測定毎のエッジ８１および８２の位置変化を考慮するためである。インデックス窓８０と測定された位相７５（Φｉ）との間には固定された関係はない。それ故、（ａ）窓が正しいサイズであることを確実にするために、また（ｂ）インデックス位相値（Φｚ）２１０に対して好適に中心化された値を決定するために、校正機能は行われるべきである。このデジタル位相値（２１０）は、図２に示されるように、状態発生器１３５へ供給される。好ましい実施では、全デジタル出力ワード１５０の下位ビットから抽出された、部分的に「明らかにされた」デジタル位相１５０ａを使用して、インデックス位相値２１０は計算される。典型的に、位相プロセッサビットと２フリンジカウンタビットの全てが使用される。図４に示すように、測定された位相７５は、良く理解されるように、２ｐｉと０との間に不連続性を有する。デジタル出力位相１５０は、フリンジカウントを追跡することによって、これらの不連続性を消去する。インデックス位相を計算する目的のために、インデックスロジックは、図４に示すように、フリンジカウントを３または４フリンジにわたって追跡し続ける必要だけがある。これは、インデックス窓８の存在が、最大で３フリンジを跨ぐように計算をゲート制御するからである。
【００６２】
インデックス・ロジック・モジュール２００は、図５に図解された典型的な方法と同様の方法を使用して、これらの校正機能を自律的に行う。同図に示すように、この方法は典型的に以下のステップを備える。
【００６３】
１．「校正」コマンドが存在するまで待機する。＜ステップ５０１＞
２．インデックス窓信号をモニタする。
３．立上りエッジ８１に対する位相ΦＲを記録する。＜ステップ５０２＞
４．立下りエッジ８２に対する位相ΦＦを記録する。＜ステップ５０３＞
５．ΦＦからΦＲを引いて、インデックス窓サイズを評価する。＜ステップ５０４＞
６．インデックス窓が０．５０フリンジより大きく、かつ１．５０フリンジよりは小さいかをテストする。［インデックス窓がこの基準に合わない場合は、ステップ２へ戻る］＜ステップ５０４＞
７．インデックス位相２１０を、インデックス窓の中間点、即ちΦＺ＝（ΦＦ−ΦＲ）／２に設定する。＜ステップ５０５＞
【００６４】
一度ΦＺの値が設定されると、インデックスロジック２００は、インデックス位相２１０を、図１に示すように、位相プロセッサ１０１内の状態発生器１３５へ送信する。
【００６５】
勿論、処理電子回路１００内の種々のモジュール間の区別は明瞭化のためだけになされている点に留意されたい。好ましい実施では、処理電子回路の殆ど全ては、単一ＦＰＧＡの一部であるか、内蔵マイクロプロセッサにプログラムされている。
【００６６】
［コンピュータ・インターフェース］
図１に示すように、位相処理電子回路１００は、コンピュータ・インターフェース・モジュール４００を備える。この発明の文脈において、このモジュールは、当業者が期待する典型的な入出力機能を行って、処理電子回路１００と外部コンピュータとの間で前後通信、データおよび制御フローを可能にする経路とハンドシェークを提供する。
【００６７】
［ユーザ・インターフェース］
図１に示された最後のモジュールは、診断用ユーザ・インターフェース３００である。好ましいインターフェース３００は、図６に示されているように、異なる色および／またはサイズの４つの発光ダイオード（ＬＥＤ）３１２，３１４，３１６，３１８（図１では集合的に３１０として示されている）と、ユーザ操作型の押釦スイッチ３５０とを備え、これらは全てコントローラ・ロジック３８０に接続されている。ロジック３８０は、位相プロセッサ１０１およびインデックスロジック２００によって生成された種々の信号で動作して、ＬＥＤ３１０を制御する。ロジック３８０はまた、ユーザが押釦スイッチ３５０を押す形態の「インデックス・セットアップ」コマンドを受ける。
【００６８】
図１０は、ユーザ・インターフェース・ロジック３８０がユーザと通信する方法７００を示している。電源投入ステップ７０５において、このロジックはそれ自身を初期化し、そして小さな緑色の電源ＬＥＤ３１２に通電する。このロジックはそれから２つの未処理直角位相信号７０を互いに比較する。これらの信号は、それらの正負符号ビットを取ると、フェーザーの大きさの評価を与える。｜ｘｉ｜＝｜ｙｉ｜の時に、｜ｘｉ｜＝Ｍｉ／１．４１４であることを示すのは容易である。それ故、ロジック３８０は、｜ｘｉ｜＝｜ｙｉ｜の時に、値｜ｘｉ｜を使用してステップ７１０で適切な信号ヘルス・インジケータＬＥＤ（３１４，３１６または３１８）を選択する。信号強度Ｍｉが予め規定された「満足な」値よりも高い場合、緑色のヘルス・インジケータＬＥＤ３１４が点灯される。その信号強度が「満足な」値よりも低いが、もう１つの予め規定された「充分な」値よりも高い場合、黄色のヘルス・インジケータＬＥＤ３１６が点灯される。その信号強度が「充分な」値よりも低い場合、赤色の警報ヘルス・インジケータＬＥＤ３１８が点灯される（このことは、例えば、センサヘッド５０に不十分な光が入射していることを示す）。当業者に自明であるように、他のインジケータ・スキームを使用することができる。「未処理の」信号７０が使用されなければならない点に留意すべきである。これは、校正モジュール１１５以後の全ての信号が、校正器の作用によって、十分な大きさを有して現れるからである。
【００６９】
ユーザがスケール上のインデックスマークをセンサヘッドの前方で移動させるときに（ステップ７１５）、前記ロジックは信号ヘルスＬＥＤ（３１４，３１６または３１８）を短時間、例えば１０秒間消灯する。この「ブリンク」は、インデックスマークが観察されたことについてのユーザへの指示である。ユーザがインデックス位相校正値をセット（またはリセット）したい場合、ユーザ・インターフェース３００上の押釦３５０を押すことによって、あるいはコンピュータ・インターフェース４００を通して等価なコマンドを送ることによって、ユーザは校正モードを初期化することができる。ユーザ・インターフェースは、電源ＬＥＤ３１２を点滅モードにおくことによって、このコマンドに応答する（ステップ７０２）。この点滅モードは、インデックス校正が完了される時、あるいはユニットが電源オフとされる時まで有効に維持される。内部的には、ユーザ・インターフェース３００は、インデックスモジュール２００に校正コマンドを送る。
【００７０】
一度ユニットが点滅したら、ユーザは、インデックス点をセンサヘッドの前方でもう一度移動させることによって、校正を完了する。ユーザは、ＵＩロジック３８０が信号ヘルスＬＥＤ（３１４，３１６または３１８）を短時間ブリンクオフしたときに、インデックス窓が観察されたことを再度知らされる。インデックスロジック２００は、上述したようにステップ７２５から７４０において、インデックス位相Φｚを自律的に評価する。インデックス位相が成功裏に計算されたときは、ＵＩロジックは電源ＬＥＤ３１２をその通常の連続モードに戻す（ステップ７５０）。ユーザは、電源ＬＥＤ３１２がその通常の連続モードに戻るまで、インデックスマークをセンサヘッドに対して前後に移動させるべきである。
【図面の簡単な説明】
【００７１】
【図１】この発明によって構成されたエンコーダ処理電子回路のブロック図を示す。
【図２】図１に示された位相プロセッサのブロック図を示す。
【図３】この発明によってなされた校正調整を示す。
【図４】この発明によるインデックス点の計算を示す。
【図５】この発明によってインデックス点を計算するためのブロック図を示す。
【図６Ａ】この発明によって構成された処理電子回路を収容するコネクタの上面図を示す。
【図６Ｂ】この発明によって構成された処理電子回路を収容するコネクタの側面図をそれぞれ示す。
【図７】ＡクワドＢ信号およびインデックスパルスを示す。
【図８】図の中のＡはエンコーダ内のスケールの運動を示す。Ｂはエンコーダによって発生されたサイン信号およびコサイン信号をそれぞれ示す。Ｃはエンコーダによって発生されたＡクワドＢ信号のＡおよびＢ位置をそれぞれ示す。Ｄはこの発明によって発生されたバーストＡクワドＢ信号のＡおよびＢ位置をそれぞれ示す。Ｅはエンコーダによって発生されたサイン信号およびコサイン信号をそれぞれ示す。Ｆはエンコーダによって発生されたＡクワドＢ信号のＡおよびＢ位置をそれぞれ示す。Ｇはこの発明によって発生されたバーストＡクワドＢ信号のＡおよびＢ位置をそれぞれ示す。
【図９】図８のＤおよび図８のＧに示された信号を発生するためのこの発明による方法のブロック図を示す。
【図１０】ユーザ・インターフェース・ロジックがユーザと通信するための、この発明による方法を示す。
【図１】
2005533240.tif 000023
【図２】
2005533240.tif 000024
【図３】
2005533240.tif 000025
【図４】
2005533240.tif 000026
【図５】
2005533240.tif 000027
【図６Ａ】
2005533240.tif 000028
【図６Ｂ】
2005533240.tif 000029
【図７】
2005533240.tif 000030
【図８】
2005533240.tif 000031
【図９】
2005533240.tif 000032
【図１０】
2005533240.tif 000033
【国際調査報告】
2005533240.tif 000034
2005533240.tif 000035
2005533240.tif 000036
2005533240.tif 000037
2005533240.tif 000038