(57)【要約】入力信号（１１）の最小値を検出すると共に前記入力信号の前記最小値の近似をもたらす第一の出力信号を生成するための最小値検出器（１０）を有する最小値検出装置（１）である。前記最小値検出装置は、他の入力信号を受信すると共に前記近似における誤差をもたらす第二の出力信号（Ｉｒ）を生成するための前記最小値検出器のレプリカ（２０）を更に有することを特徴とする。前記最小値検出器と前記最小値検出器の前記レプリカとは、前記入力信号の前記最小値のより正確な近似をもたらす第三の出力（Ｉｏｕｔ）信号を生成するための信号合成ユニット（３０）に結合されている。
2005502885.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の最小値の近似をもたらす第一の出力信号を生成するための最小値検出器を有する最小値検出装置において、他の入力信号を受信すると共に前記近似における誤差をもたらす第二の出力信号を生成するための前記最小値検出器のレプリカを更に有し、前記最小値検出器と前記最小値検出器の前記レプリカとが、前記入力信号の前記最小値のより正確な近似をもたらす第三の出力信号を生成するための信号合成ユニットに結合されることを特徴とする最小値検出装置。
【請求項２】
前記信号合成ユニットが前記第一の出力信号と前記第二の出力信号とを互いに加算する請求項１に記載の最小値検出装置。
【請求項３】
前記信号合成ユニットが前記第一の出力信号と前記第二の出力信号とを互いに減算する請求項１に記載の最小値検出装置。
【請求項４】
前記入力信号と前記他の入力信号とが電流である請求項１に記載の最小値検出装置。
【請求項５】
前記信号合成ユニットが電気的ノードである請求項４に記載の最小値検出装置。
【請求項６】
前記最小値検出器と前記最小値検出器の前記レプリカとが単一のチップ上に集積される請求項１乃至５のいずれかに記載の最小値検出装置。
【請求項７】
前記最小値検出器と前記最小値検出器の前記レプリカとが制御信号によって制御される制御可能なクランプダイオードを有し、前記クランプダイオードは前記入力信号と前記他の入力信号とを各々受信するための入力部に結合される請求項５に記載の最小値検出装置。
【請求項８】
前記最小値検出器と前記最小値検出器の前記レプリカとが、追加の電流源に結合される追加の制御可能なダイオードを有し、前記追加の制御可能なダイオードが、オン状態からオフ状態への前記クランプダイオードの遷移期間を最短化するための第一の抵抗を介して前記クランプダイオードに結合される請求項７に記載の最小値検出装置。
【請求項９】
前記最小値検出器と前記最小値検出器の前記レプリカとが、レファレンス電圧を生成するためのレファレンス電流源に結合される制御可能なレファレンスダイオードを有し、前記レファレンスダイオードが、オン状態からオフ状態への前記クランプダイオードの寄生遷移期間を最短化するための第二の抵抗を介して前記追加の制御可能なダイオードに更に結合され、前記寄生遷移期間が、前記入力信号の最大値から最小値への遷移によって決まる請求項８に記載の最小値検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力信号の最小値を検出すると共に、前記入力信号の前記最小値の近似をもたらす第一の出力信号を生成するための最小値検出器を有する最小値検出装置に関する。
【０００２】
【従来の技術】
極値検出器（ｅｘｔｒｅｍｅ  ｖａｌｕｅ  ｄｅｔｅｃｔｏｒ）と、特に最大値検出器（ｍａｘｉｍｕｍ  ｖａｌｕｅ  ｄｅｔｅｃｔｏｒ）とは、最新技術において測定及びデータ収集システム内で広く使用されている。可能ならば、最小値検出器は、インバータ及び最大値検出器で実現され得る。ここで当該インバータは信号を反転し、当該信号の最小値が求められなければならない。このように信号の最小値は、まず前記入力信号を反転し、その後前記反転された信号の最大値を求めることによって間接的に求められる。しかしながら、このことは不可能であり、最小値検出器は直接的に実現されなければならないという状況がある。自身の最小値又は最大値が求められなければならない信号が電圧、電流、及び電荷となり得ることは更に注目される。
【０００３】
最小電流検出器（ｍｉｎｉｍｕｍ  ｃｕｒｒｅｎｔ  ｄｅｔｅｃｔｏｒ）は、反転入力部（−）と非反転入力部（＋）と前記反転入力部（−）と出力部（ｏｕｔ）とを具備する差動コンパレータを有している。非反転入力部（＋）に印加される電圧（Ｖｉｎ）が反転入力部（−）に印加されるレファレンス電圧（ｒｅｆｅｒｅｎｃｅ  ｖｏｌｔａｇｅ）（Ｖｒｅｆ）よりも低い間、前記出力部はオフ状態、すなわち前記コンパレータの出力電流はほぼゼロとなる。非反転入力部（＋）に印加される前記電圧が前記レファレンス電圧よりも高いとき、すなわち前記コンパレータがオン状態になっているとき、前記コンパレータがオン状態になっていることを示す出力電流がもたらされる。入力信号（Ｉｉｎ）が非常に高速に変化するとき、すなわち一連の高周波インパルスがもたらされるとき、前記入力信号の最小値の検出は非常に高速に、且つ同時に最大限の精度でなされなければならない。更に、入力電圧（Ｖｉｎ）が前記レファレンス電圧にほぼ等しく、前記コンパレータの出力が発振し得る不確定な状態（ｕｎｃｅｒｔａｉｎｔｙ  ｓｉｔｕａｔｉｏｎ）を回避するために、前記入力パルスのエッジは非常に鋭くなければならない。入力電流（Ｉｉｎ）の最小値を検出するために、非反転入力部（＋）はクランプダイオード（Ｄｃ）に結合されている。当該ダイオードは、入力信号（Ｉｉｎ）が低いとき電流を導通させる。すなわち当該ダイオードはオンする。入力信号（Ｉｉｎ）が高いとき、前記クランプダイオードを介して流れる電流はほぼゼロとなる。すなわち当該ダイオードはオフする。前記入力部において最小信号を検出する精度は、前記クランプダイオードのスイッチングパラメータ（コミュテーションパラメータ（ｃｏｍｍｕｔａｔｉｏｎ  ｐａｒａｍｅｔｅｒ））、すなわち自身の動抵抗（ｄｙｎａｍｉｃ  ｒｅｓｉｓｔａｎｃｅ）及び電源電圧に依存性を有している。好ましくないことに、前記動抵抗は周波数依存性を有しており、結果として、前記検出器の精度は前記入力信号の周波数に依存性を有している。更に、前記クランプダイオードのスイッチングパラメータは前記入力信号のエッジを劣化させる。
【０００４】
制御可能な電流源は、前記最小信号値の近似をもたらす電流を生成する。当該電流は更に前記最小入力信号インジケーションの精度に影響を及ぼす寄生コンポーネントを有している。
【０００５】
【発明が解決しようとする課題】
従って本発明の目的は、高周波システムにおいて使用されるのに適している最小値検出装置を提供することにある。
【０００６】
【課題を解決するための手段】
本発明によれば当該装置は、他の入力信号を受信すると共に前記近似における誤差（ｅｒｒｏｒ）をもたらす第二の出力信号を生成するための前記最小値検出器のレプリカを更に有し、前記最小値検出器と前記最小値検出器の前記レプリカとが、前記入力信号の前記最小値のより正確な近似をもたらす第三の出力信号を生成するための信号合成ユニット（ｓｉｇｎａｌ  ｃｏｍｂｉｎａｔｉｏｎ  ｕｎｉｔ）に結合されることを特徴とする冒頭の段落に記載のデバイスで実現される。
【０００７】
前記最小値検出器は、入力信号の最小値の近似をもたらす出力信号をもたらす。前記最小値検出器の構造に依存して、前記出力信号は前記入力信号の最小値についてのより正確なインジケーションともなるし、より不正確なインジケーションともなる。前記入力信号の最小値についてのより正確なインジケーションを得るために、最小信号検出器装置は更に、前記近似における誤差をもたらす第二の出力信号を生成するための最小信号検出器のレプリカを有している。前記最小値検出器のレプリカは、前記最小値検出器にほぼ等しいハードウエア構造を有しており、前記入力信号の最小値をもたらす入力信号によって駆動される。前記最小値検出器の前記レプリカは、前記近似における誤差をもたらす第二の出力信号を生成する。第一の出力信号は、信号合成ユニットにおいて第二の出力信号に合成され、当該信号合成ユニットは，前記入力信号の最小値のより正確な近似をもたらす第三の出力信号を生成する。前記誤差が加算的である場合、すなわち前記信号の最小値に寄生信号（ｐａｒａｓｉｔｉｃ  ｓｉｇｎａｌ）が加算される場合、前記信号合成ユニットは、第一の出力信号と第二の出力信号との間の差を示す信号を生成する。前記誤差が減算的である場合、すなわち前記入力信号の最小値から寄生信号が減算される場合、前記信号合成ユニットは、第一の出力信号と第二の出力信号との間の和を示す信号を生成する。前記最小値検出装置が第一の出力信号及び第二の出力信号を電流として有している場合、前記信号合成ユニットは電気的ノードとなり得る。当該ノードにおいて前記電流は、前記誤差信号の種類、すなわち加算的か又は減算的かに依存して直接減算され、又は加算され得る。前記最小値検出装置が第一の出力信号及び第二の出力信号を電圧として有している場合、前記信号合成ユニットは、前記誤差信号の種類、すなわち減算的か又は加算的かに依存して加算器又は減算器となり得る。前記最小値検出装置が第一の出力信号及び第二の出力信号を周波数として有している場合、前記信号合成ユニットはディジタルカウンタ又はアナログミキサとなり得る。前記ミキサは、第一の出力信号と第二の出力信号とを合成して、信号の和及び差を示す合成信号（ｃｏｍｐｌｅｘ  ｓｉｇｎａｌ）を生成する。前記ミキサは、前記誤差が加算的な場合に前記信号の差を示す信号か、又は前記誤差が減算的な場合に前記信号の和を示す信号かの何れかを選択するための帯域通過フィルタ（ｂａｎｄ−ｐａｓｓ  ｆｉｌｔｅｒ）に結合されている。
【０００８】
前記最小値検出器と前記最小値検出器のレプリカとはほぼ同じであるため、両者は電源電圧及び温度のような環境要因によって同じ態様で影響を受ける。それ故に最小値検出装置は環境条件の変動に影響を受けにくい。
【０００９】
本発明の実施例において、前記最小値検出器及び前記最小値検出器のレプリカは、制御信号Ｓによって制御される制御可能なクランプダイオードを有しており、前記クランプダイオードは、前記入力信号及び前記他の入力信号をそれぞれ受信するための入力部に結合されている。通常ダイオードはトランジスタを使用して実現され得る。例えば、当該トランジスタがバイポーラトランジスタである場合、前記ダイオードはベースをコレクタに接続することによって実現され得る。結果としてもたらされるダイオードは、シリコントランジスタを考慮した場合、０．６５ボルトにほぼ等しい閾値電圧ＶＢＥを有している。高周波の信号を伴うトランジスタの動作を改善するために、当該トランジスタのベースは、コレクタを介して流れる電流を決定する制御電圧部に接続される。その結果として前記クランプダイオードは高周波の信号に、より適合するようになる。前記クランプダイオードのスイッチング（コミュテーション（ｃｏｍｍｕｔａｔｉｏｎ））動作を更に改善するために、追加の電流源に結合される追加の制御可能なダイオードが設けられる。前記追加の制御可能なダイオードは、オン状態からオフ状態への前記クランプダイオードの遷移期間を最短化するための第一の抵抗を介して前記クランプダイオードに結合されている。前記ダイオードを介して流れる前記電流がゼロと異なるとき前記状態はオンとなり、前記ダイオードを介して流れる前記電流がほぼゼロになるとき前記状態はオフとなる。直接的な結果として、前記クランプダイオードにおいて得られる前記信号のエッジは鋭くなり、前記クランプダイオードが差動コンパレータに結合されている場合、前記差動コンパレータはスイッチング特性を改善させている。例えば前記入力信号が相対的に長い期間互いにほぼ等しい不確定な状態は回避されている。
【００１０】
前記クランプダイオードにおける前記信号のスイッチングエッジを更に改善するために、レファレンス電圧を生成するためのレファレンス電流源に結合される制御可能なレファレンスダイオード（ｒｅｆｅｒｅｎｃｅ  ｄｉｏｄｅ）が設けられる。前記レファレンスダイオードは、オン状態からオフ状態への前記クランプダイオードの寄生遷移期間（ｐａｒａｓｉｔｉｃ  ｔｒａｎｓｉｔｉｏｎ  ｔｉｍｅ）を最短化するための第二の抵抗を介して前記追加の制御可能なダイオードに更に結合される。前記寄生遷移期間は前記入力信号の最大値から最小値への遷移によって決定される。
【００１１】
本発明の上記及び他の特徴と利点とは、添付図面を参照して本発明の例示的な実施例の以下の記載から明らかとなるであろう。
【００１２】
【発明の実施の形態】
図１は、従来技術において知られている最小電流検出器のブロック図を示している。図１に示されている前記最小電流検出器は、非反転入力部（＋）と、反転入力部（−）と、前記反転入力部（−）に入力されるレファレンス電圧（ｒｅｆｅｒｅｎｃｅ  ｖｏｌｔａｇｅ）Ｖｒｅｆが前記非反転入力部（＋）に印加される信号Ｖｉｎよりも高いときはいつでもローレベル出力信号ＯＵＴを供給するための出力部とを有するコンパレータを有している。そうでない場合、前記出力信号ＯＵＴはハイレベルを有している。ほとんどの用途において、前記出力信号ＯＵＴは電流である。クランプダイオード（ｃｌａｍｐ  ｄｉｏｄｅ）ＤＣは、信号Ｖｉｎの最小値を制限するためのクランプダイオードとして接続されている。Ｉｉｎは、二つの論理値、すなわちハイ値及びロー値を有する入力電流である。Ｉｉｎの最小値は、前記最小電流検出器を使用して求められなければならない。Ｉｉｎが最大のとき、Ｖｉｎは最小となり、クランプダイオードＤＣの電圧Ｖｄが当該電圧を決定する。入力信号Ｉｉｎが最小のとき、すなわちＩｍｉｎのとき、Ｖｉｎは最大となる。そのとき前記クランプダイオードがほぼ非導通、すなわちオフとなる。電圧Ｖｉｎは更に電流Ｉｍｉｎ−Ｉｄｅｌｔａによって決定される。ここでＩｄｅｌｔａは前記クランプダイオードを介して流れる残留電流である。当該電流は、寄生コンデンサＣｐを負荷として電圧Ｖｉｎを立ち上げる（ｒｉｓｅ）。Ｖｒｅｆよりも高いレベルまで電圧Ｖｉｎが上昇するとき、前記コンパレータは、コンデンサＣＬＯＯＰを充電すると共に、Ｉｉｎが最小となっている間維持されるべき電圧ＶＬＯＯＰを決定する電流ＯＵＴをもたらす。そのとき出力電流ＩｏｕｔはＩｍｉｎ−Ｉｄｅｌｔａにほぼ等しい。理解されるように、前記出力電流は前記入力電流の最小値の近似となる。好ましくないことに、以下更に記載されるように本発明実現の障害となるものがいくつかある。
−最小値から最大値への入力電流の変化の速度に依存して、Ｉｄｅｌｔａの値は変化し得る。
−前記クランプダイオードは、前記入力電流が最大値から最小値へスイッチした後ある一定の期間、すなわち自身の特性に依存するある一定の時定数でスイッチオフしている。これにより更に、電圧Ｖｉｎは遅いエッジ（ｓｌｏｗ  ｅｄｇｅ）、すなわち遅い立ち上がり期間を有することを特徴付けられる。当該遅いエッジはコンパレータ出力信号ＯＵＴにおける不安定性をもたらし得る。
−電圧Ｖｉｎは、電源電圧及び温度のような環境要因（ｅｎｖｉｒｏｎｍｅｎｔａｌ  ｆａｃｔｏｒ）に依存性を有している。
【００１３】
上記障害のいくつかは、図２のような最小値検出装置１を使用して最小限化され得る。最小値検出装置１は、入力信号１１の最小値を検出するための最小値検出器１０を有しており、前記入力信号の最小値の近似をもたらす第一の出力信号（Ｉｍｉｎ）を生成する。最小値検出装置１は、他の入力信号２１を受信すると共に前記近似における誤差をもたらす第二の出力信号Ｉｒを生成するための最小値検出器２０のレプリカを更に有している。最小値検出器１と最小値検出器２０のレプリカとは、入力信号１１の最小値のより正確な近似をもたらす第三の出力信号Ｉｏｕｔを生成するための信号合成ユニット３０に結合されている。
【００１４】
最小値検出器１０は、入力信号１１の最小値の近似をもたらす出力信号をもたらす。最小値検出器１０の構造に依存して、前記出力信号は入力信号１１の最小値についてのより正確なインジケーションともなるし、より不正確なインジケーションともなる。入力信号１１の最小値についてのより正確なインジケーションを得るために、最小信号検出器装置１は、前記近似における誤差をもたらす第二の出力信号Ｉｒを生成するための最小信号検出器２０のレプリカを有している。最小信号検出器２０のレプリカは、最小値検出器１０にほぼ等しいハードウエア構造を有しており、入力信号１１の最小値をもたらす入力信号２１によって駆動される。前記最小値検出器の前記レプリカは、前記近似における誤差をもたらす第二の出力信号Ｉｒを生成する。第一の出力信号Ｉｍｉｎは、信号カプラ（ｓｉｇｎａｌ  ｃｏｕｐｌｅｒ）３０において第二の出力信号Ｉｒに結合され、信号カプラ３０は，入力信号１１の最小値のより正確な近似をもたらす第三の出力信号Ｉｏｕｔを生成する。前記誤差が加算的である場合、すなわち前記信号の最小値に寄生信号が加算される場合、前記信号合成ユニットは、第一の出力信号と第二の出力信号との間の差を示す信号を生成する。前記誤差が減算的である場合、すなわち前記入力信号の最小値から寄生信号が減算される場合、前記信号合成ユニット３０は、第一の出力信号Ｉｍｉｎと第二の出力信号Ｉｒとの間の和を示す信号を生成する。第一の出力信号Ｉｍｉｎ及び第二の出力信号Ｉｒが電流である場合、信号合成ユニット３０が電気的ノードになり得ることは更に注目される。当該ノードにおいて、前記電流は、前記誤差信号の種類、すなわち加算的か又は減算的かに依存して、互いから減算され、又は互いに加算される。第一の出力信号及び第二の出力信号が電圧である場合、信号合成ユニット３０は、前記誤差信号の種類、すなわち減算的か又は加算的かに依存して、加算器又は減算器となり得る。第一の出力信号Ｉｍｉｎ及び第二の出力信号Ｉｒが周波数である場合、信号合成ユニット３０はディジタルカウンタ又はアナログミキサとなり得る。前記ミキサは、第一の出力信号Ｉｏｕｔと第二の出力信号Ｉｒとを合成して、前記信号の和及び差を示す合成信号を生成する。前記ミキサは、前記誤差が加算的な場合に信号の差を示す信号か、前記誤差が減算的な場合に信号の和を示す信号かの何れかを選択するための帯域通過フィルタに結合されている。
【００１５】
最小値検出器１０及び最小値検出器２０のレプリカはほぼ同じであるため、両者は電源電圧及び温度のような環境要因によって同じ態様で影響を受ける。結果として、最小値検出装置１は環境条件の変動に影響を受けにくい。最小値検出器１０及び最小値検出器２０のレプリカが同じチップ上に集積される場合、当該影響は更に低減され得る。
【００１６】
図３は、本発明の実施例による最小電流検出器のレプリカを備える最小電流検出器を示している。図３における前記コンパレータは図１に記載のものと同じ種類のコンパレータとなり得る。トランジスタＴ１及びＴ２は、前記コンパレータの出力によって駆動される電流源を実現する。前記コンパレータの非反転入力部“＋”に入力される信号の大きさが前記コンパレータの反転入力部“−”に入力される信号の大きさよりも小さいとき、出力信号ＯＵＴはより小さな値を有し、コンデンサＣｌｏｏｐは放電され続ける。それに対して、前記 “＋”入力部に入力される信号の大きさが前記反転入力部に入力される信号の大きさよりも大きいとき、前記コンパレータの出力はハイレベルとなっている。このとき、コンデンサＣｌｏｏｐは充電され、トランジスタＴ３及びＴ７のドレインに電流をもたらす。トランジスタＴ３及びＴ７のドレイン電流は最小電流を示す。トランジスタＴ４は前記クランプダイオードを構成している。クランプダイオードＴ４に存在する残留電流のため、前記最小電流が前記入力部にもたらされるとき、前記最小電流インジケーションに影響を及ぼす定誤差電流（システマティカルエラー電流（ｓｙｓｔｅｍａｔｉｃａｌ  ｅｒｒｏｒ  ｃｕｒｒｅｎｔ））がもたらされるであろう。前記誤差電流は便宜的にＩｄｅｌｔａとして記載されている。トランジスタＴ７のドレインにおける全電流はＩｍｉｎ−Ｉｄｅｌｔａとなる。ここでＩｍｉｎは検出されるべき最小電流である。制御信号Ｓは、スムーズなスイッチング（ｓｍｏｏｔｈ  ｃｏｍｍｕｔａｔｉｏｎ）をもたらす、すなわちオーバシュート（ｏｖｅｒｓｈｏｏｔ）のないトランジスタＴ４のプリ極性（ｐｒｅｐｏｌａｒｉｚａｔｉｏｎ）を実現している。トランジスタＴ５はいわゆる“コモンベース（ｃｏｍｍｏｎ  ｂａｓｅ）”接続で使用されている。当該ベースは直流信号Ｖｐに接続されている。電流源１１は前記入力信号になる。当該信号はバイナリである。すなわち当該信号は最小及び最大の大きさしか有していない。電流源Ｉｒｅｆ及びトランジスタＴ６は前記コンパレータの入力部“−”におけるレファレンス電圧をもたらす。最小値検出器２０のレプリカは図３においてももたらされている。最小値検出器１０におけるコンポーネントと類似の機能を備える全てのコンポーネントは例えばＴ３’のように記載されている。トランジスタＴ８’及びＴ９’は、クランプダイオードＴ４’に最小電流をもたらす電流源を実現している。電流源２１は、前記最小電流をもたらす所定の電流を供給する。トランジスタＴ９’のドレインで電流Ｉｄｅｌｔａが生成され、ノード３０において、最小電流検出器１０によって得られる最小電流に加えられる。このように、前記最小電流のより精度の高い近似が達成される。更に、最小値検出器１０及び最小値検出器２０のレプリカは通常同じチップ上に集積されるため、両者は温度及び電源電圧のような環境要因によって同じ態様で影響を受ける。結果として、Ｉｍｉｎについてのインジケーションは前記要因に対してほぼ依存性を有していない。図３に記載の回路がｐ−ＭＯＳ及びバイポーラＮＰＮトランジスタで実現されることは更に注目される。このことは、当業者が見いだし得る、上記回路と同じ機能を実現する異なる種類のトランジスタの間の他の可能な組み合わせを排除するものではない。
【００１７】
コンパレータが使用される場合における非常に重要な問題は、前記入力信号の波形、すなわち最小値検出装置１のクランプダイオードＴ４及びＴ４’にかかる電圧にある。コンパレータは入力オフセット電圧を有しているため、差動入力信号が前記オフセット電圧と同じぐらいになっているとき、制御不能な出力信号が前記コンパレータの出力部にもたらされ得る。そのとき鋭いエッジを備える入力信号を有していることは望ましい。前記入力信号がハイ値からロー値に変化すると、クランプダイオードＴ４及びＴ４’は、電流が導通される状態すなわちオン状態から、電流が導通されない状態、すなわちオフ状態へ変化する。オン状態からオフ状態への遷移はあまり急激ではなくある程度の期間を要する。当該遷移を急激にさせるために、電流源Ｉｃによって駆動されるトランジスタＴｃが、図４に記載されているように設けられる。図４において、最小値検出器１０しか記載されていないが、最小値検出器２０のレプリカが同じ構造を有しているとみなされることは注意されるべきである。トランジスタＴｃは、クランプダイオードＤｃを制御する同じ信号Ｓによって制御される制御ダイオードとして接続されている。第一の抵抗１１０は、オン状態からオフ状態へ変化するとき、クランプダイオードＴ４の電流に対して第一の放電パスを実現する。これにより、クランプダイオードＴ４のスイッチング速度（ｃｏｍｍｕｔａｔｉｏｎ  ｓｐｅｅｄ）が改善され、結果として前記入力信号のエッジが改善される。しかしながら、同時に前記スイッチングレベル、すなわち前記コンパレータの“−”の入力レベルはクランプダイオードＴ４のスイッチング作用によって影響を受ける。第二の抵抗１２０が、Ｉｃ源とＩｒｅｆ源との間に接続されているためである。入力信号Ｉｉｎにおける遷移は、比較プロセスが前記入力信号遷移によって影響を受けない態様で、ある一定のスケールで前記コンパレータの“−”入力に更に伝達される。
【００１８】
本発明の保護範囲が本記載の実施例に限定されないことは注目される。請求項における参照番号によって限定される本発明の保護範囲も限定されるものではない。動詞“有する”及びその語形変化の用法は、請求項に記述される構成要素以外に構成要素の存在を排除するものではない。構成要素に先行する冠詞“ａ”又は“ａｎ”は、複数の構成要素を排除するものではない。本発明の構成要素を形成する手段は、専用のハードウエアの形態又は書き込み可能な汎用プロセッサの形態で実現されてもよい。本発明はそれぞれの新規な特徴又はその組み合わせをもたらすものである。
【図面の簡単な説明】
【図１】従来技術において知られている最小電流検出器のブロック図を示している。
【図２】本発明による最小値検出装置を示している。
【図３】図２の最小値検出装置の実施例を更に詳細に示している。
【図４】最小値検出装置の他の実施例の一部の詳細な記載を示している。
【図１】
2005502885.tif 000003
【図２】
2005502885.tif 000004
【図３】
2005502885.tif 000005
【図４】
2005502885.tif 000006
【国際公開パンフレット】
2005502885.tif 000007
2005502885.tif 000008
2005502885.tif 000009
2005502885.tif 000010
2005502885.tif 000011
2005502885.tif 000012
2005502885.tif 000013
2005502885.tif 000014
2005502885.tif 000015
2005502885.tif 000016
2005502885.tif 000017
2005502885.tif 000018
2005502885.tif 000019
2005502885.tif 000020
【国際調査報告】
2005502885.tif 000021
2005502885.tif 000022