(57)【要約】【課題】撮像装置と表示装置を組み合わせた画像表示システムを提供する。【解決手段】複数の画素ブロックを有する撮像装置と、複数の表示領域を有する表示装置と、を有する画像表示システムであり、第１の撮像モードで取得した画像データを表示装置で画像として表示したのち、第２の撮像モードに切り替えて被写体の変化の有無のデータを取得する。被写体に変化が生じた場合は、第１の撮像モードに切り替えたのち、新たに画像データを取得して、新たな画像を表示装置で表示する。被写体に変化が生じていない場合は、表示領域で記憶された画像の表示を維持し、画像の書き換えを行わない。【選択図】図１
2018136491.tif 000002
【特許請求の範囲】
【請求項１】
撮像装置と、表示装置と、を有する画像表示システムであって、
前記撮像装置は、第１の画素ブロックと、第２の画素ブロックと、エンコード装置と、記憶装置と、を有し、
前記第１の画素ブロックおよび前記第２の画素ブロックのそれぞれは、撮像用画素を有し、
前記エンコード装置は、第１のブロック分割部と、第２のブロック分割部と、を有し、
前記第１のブロック分割部は、前記第１の画素ブロックから出力された第１の画像データを分割する機能を有し、
前記第２のブロック分割部は、前記第２の画素ブロックから出力された第２の画像データを分割する機能を有し、
前記エンコード装置は、前記第１のブロック分割部および前記第２のブロック分割部から出力された前記第１および第２の画像データを圧縮して第３の画像データを作成する機能を有し、
前記記憶装置は、前記エンコード装置から出力された第３の画像データを記録する機能を有し、
前記表示装置は、第１の表示領域と、第２の表示領域と、デコード装置と、再生装置と、を有し、
前記第１の表示領域および前記第２の表示領域のそれぞれは、表示用画素を有し、
前記デコード装置は、第１のブロック再構成部と、第２のブロック再構成部と、を有し、
前記再生装置は、前記第３の画像データを読み出す機能を有し、
前記デコード装置は、前記第３の画像データを伸張して、前記第１のブロック再構成部および前記第２のブロック再構成部のそれぞれにデータを出力する機能を有し、
前記第１のブロック再構成部は、入力された前記データから前記第１の画像データを再構成して前記第１の表示領域に出力する機能を有し、
前記第２のブロック再構成部は、入力された前記データから前記第２の画像データを再構成して前記第２の表示領域に出力する機能を有する画像表示システム。
【請求項２】
請求項１において、
前記撮像装置は、画像データを取得する第１のモードと、被写体の変化の有無を検出する第２のモードと、を有し、
前記第１および第２の画素ブロックにおいて、
前記第１のモードで動作させたのちに、前記第２のモードに切り替える機能と、
被写体の変化を検出した前記第１および／または前記第２の画素ブロックを前記第１のモードに切り替える機能と、
前記第１のモードに切り替えられた前記第１および／または前記第２の画素ブロックで新たな画像データを取得する機能と、を有する画像表示システム。
【請求項３】
請求項１または２において、
前記表示装置は、
前記第１の表示領域および前記第２の表示領域において、
前記画像データを前記表示用画素の各々で記憶する機能と、
取得した前記画像データを前記表示用画素の各々で画像として表示する機能と、
前記第１および第２の表示領域に表示された画像のいずれかのみを書き換える機能と、
を有することを特徴とする画像表示システム。
【請求項４】
請求項１乃至３のいずれか一項において、
前記第１および第２の画素ブロックは、マトリクス状に配置された前記撮像用画素と、駆動回路と、データ変換回路と、を有し、
前記撮像用画素は、光電変換素子と、酸化物半導体を半導体とする第１のトランジスタと、を有し、
前記駆動回路は、シリコンを活性層または活性領域とする第２のトランジスタを有し、
前記データ変換回路は、シリコンを活性層または活性領域とする第３のトランジスタを有し、
前記光電変換素子は、前記第１のトランジスタと重なる領域を有し、
前記光電変換素子は、前記第２のトランジスタまたは前記第３のトランジスタと重なる領域を有することを特徴とする画像表示システム。
【請求項５】
請求項１乃至４のいずれか一項において、
前記第１および第２の表示領域は、マトリクス状に配置された前記表示用画素と、駆動回路と、を有し、
前記表示用画素は、酸化物半導体を半導体層とする第４のトランジスタを有することを特徴とする画像表示システム。
【請求項６】
請求項１乃至５のいずれか一項において、
前記表示領域は可撓性を有することを特徴とする画像表示システム。
【請求項７】
請求項４乃至６のいずれか一項において、
前記酸化物半導体は、インジウムと、亜鉛と、Ｍ（Ｍはアルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム）と、を有することを特徴とする画像表示システム。
【請求項８】
請求項１乃至７のいずれか一項に記載の画像表示システムと、
送信機と、
受信機と、
を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、低消費電力で画像を表示するシステムに関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・あオブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの動作方法、または、それらの製造方法、を一例として挙げることができる。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００４】
トランジスタに適用可能な半導体材料として酸化物半導体が注目されている。例えば、酸化物半導体を有するトランジスタを画素回路の一部に用いる構成の撮像装置が特許文献１に開示されている。
【０００５】
また、酸化物半導体を有するトランジスタを画素に有し、当該トランジスタをオフにすることで、画像信号を画素で長時間保持する液晶表示装置が特許文献２に開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献３】特開２０１１−１１９７１１号公報
【特許文献４】特開２０１１−１４１５２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
撮像装置、表示装置などを有する電子機器では、高精細な画像の撮像や表示が望まれる。一方で、画像が高精細になるほど、より多くのデータ処理を要するため電子機器の消費電力は高まる傾向にある。
【０００８】
本発明の一態様では、撮像装置と、表示装置と、を有する画像表示システムを提供することを目的の一つとする。または、撮像装置と、表示装置と、を有する低消費電力の画像表示システムを提供することを目的の一つとする。または、画素を分割駆動することができる撮像装置と、マトリクス状に配置された複数の表示装置を有する画像表示システムを提供することを目的の一つとする。または、差分検出機能を有する撮像装置と、画像情報を保持して動作する表示装置と、を有する画像表示システムを提供することを目的の一つとする。または、新規な撮像装置および表示装置を有する画像表示システムを提供することを目的の一つとする。または、新規な半導体装置などを提供することを目的の一つとする。
【０００９】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１０】
本発明の一態様は、複数の画素ブロックを有する撮像装置および複数の表示領域を有する表示装置を含む画像表示システムに関する。
【００１１】
本発明の一態様は、撮像装置と、表示装置と、を有する画像表示システムであって、撮像装置は、第１の画素ブロックと、第２の画素ブロックと、エンコード装置と、記憶装置と、を有し、第１の画素ブロックおよび第２の画素ブロックのそれぞれは、撮像用画素を有し、エンコード装置は、第１のブロック分割部と、第２のブロック分割部と、を有し、第１のブロック分割部は、第１の画素ブロックから出力された第１の画像データを分割する機能を有し、第２のブロック分割部は、第２の画素ブロックから出力された第２の画像データを分割する機能を有し、エンコード装置は、第１のブロック分割部および第２のブロック分割部から出力された第１および第２の画像データを圧縮して第３の画像データを作成する機能を有し、記憶装置は、エンコード装置から出力された第３の画像データを記録する機能を有し、表示装置は、第１の表示領域と、第２の表示領域と、デコード装置と、再生装置と、を有し、第１の表示領域および第２の表示領域のそれぞれは、表示用画素を有し、デコード装置は、第１のブロック再構成部と、第２のブロック再構成部と、を有し、再生装置は、第３の画像データを読み出す機能を有し、デコード装置は、第３の画像データを伸張して、第１のブロック再構成部および第２のブロック再構成部のそれぞれにデータを出力する機能を有し、第１のブロック再構成部は、入力されたデータから第１の画像データを再構成して第１の表示領域に出力する機能を有し、第２のブロック再構成部は、入力されたデータから第２の画像データを再構成して第２の表示領域に出力する機能を有する画像表示システムである。
【００１２】
撮像装置は、画像データを取得する第１のモードと、被写体の変化の有無を検出する第２のモードと、を有し、第１および第２の画素ブロックにおいて、画像データを取得したのちに、第２のモードに切り替える機能と、被写体の変化を検出した第１および／または第２の画素ブロックを第１のモードに切り替える機能と、第１のモードに切り替えられた第１および／または第２の画素ブロックで新たな画像データを取得する機能と、を有する。
【００１３】
表示装置は、第１の表示領域および第２の表示領域において、画像データを表示用画素の各々で記憶する機能と、画像データを表示用画素の各々で画像として表示する機能と、第１および第２の表示領域に表示された画像のいずれかのみを書き換える機能と、を有する。
【００１４】
第１および第２の画素ブロックは、マトリクス状に配置された撮像用画素と、駆動回路と、データ変換回路と、を有し、撮像用画素は、光電変換素子、および酸化物半導体を半導体とする第１のトランジスタを有し、駆動回路は、シリコンを活性層または活性領域とする第２のトランジスタを有し、データ変換回路は、シリコンを活性層または活性領域とする第３のトランジスタを有し、光電変換素子は、第１のトランジスタと重なる領域を有し、光電変換素子は、第２のトランジスタまたは第３のトランジスタと重なる領域を有することができる。
【００１５】
第１および第２の表示領域は、マトリクス状に配置された表示用画素と、駆動回路と、を有し、表示用画素は、酸化物半導体を半導体層とする第４のトランジスタを有することができる。
【００１６】
また、第１および第２の表示領域は可撓性を有していてもよい。
【００１７】
酸化物半導体は、インジウムと、亜鉛と、Ｍ（Ｍはアルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム）と、を有することが好ましい。
【発明の効果】
【００１８】
本発明の一態様を用いることで、撮像装置と、表示装置と、を有する画像表示システムを提供することができる。または、撮像装置と、表示装置と、を有する低消費電力の画像表示システムを提供することができる。または、画素を分割駆動することができる撮像装置と、マトリクス状に配置された複数の表示装置を有する画像表示システムを提供することができる。または、差分検出機能を有する撮像装置と、画像情報を保持して動作する表示装置と、を有する画像表示システムを提供することができる。または、新規な撮像装置および表示装置を有する画像表示システムを提供することができる。または、新規な半導体装置などを提供することができる。
【００１９】
なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合もある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果を有さない場合もある。
【図面の簡単な説明】
【００２０】
【図１】画像表示システムを説明する図。
【図２】撮像装置を説明する図。
【図３】エンコード装置およびデコード装置を説明する図。
【図４】画像表示システムのデータの伝送方法を説明する図。
【図５】画像表示システムの動作を説明するフローチャート。
【図６】画像表示システムの動作を説明する図。
【図７】撮像装置の画素回路を説明する図。
【図８】撮像装置の画素回路の動作を説明するタイミングチャート。
【図９】撮像装置の画素回路の動作を説明するタイミングチャート。
【図１０】撮像装置の構成を説明する断面図。
【図１１】撮像装置の構成を説明する断面図。
【図１２】撮像装置の構成を説明する断面図。
【図１３】撮像装置の構成を説明する断面図。
【図１４】撮像装置の構成を説明する断面図。
【図１５】撮像装置を説明するブロック図、ＣＤＳ回路の回路図およびＡ／Ｄ変換回路のブロック図。
【図１６】撮像装置の構成を説明する上面図および斜視図。
【図１７】撮像装置の構成を説明する断面図。
【図１８】表示パネルを説明する上面図。
【図１９】表示パネルを説明する断面図。
【図２０】表示パネルを説明する断面図。
【図２１】表示パネルを説明するブロック図、および画素の回路図。
【図２２】複数の表示領域を有する表示装置を説明する図。
【図２３】アイドリングストップ駆動を説明する図。
【図２４】撮像装置を収めたパッケージの斜視図および断面図。
【図２５】撮像装置を収めたパッケージの斜視図および断面図。
【図２６】電子機器を説明する図。
【発明を実施するための形態】
【００２１】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。
【００２２】
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
【００２３】
（実施の形態１）
本実施の形態では、本発明の一態様である画像表示システムの構成および動作について説明する。
【００２４】
本発明の一態様は、複数の画素ブロックを有する撮像装置と、複数の表示領域を有する表示装置と、を有する画像表示システムである。なお、本明細書において画素ブロックとは、撮像用画素を有する領域を意味する。また、表示領域とは、表示用画素を有する領域を意味する。
【００２５】
例えば、撮像装置が有する画素ブロックはマトリクス状に配置され、当該画素ブロックが有する撮像用画素はマトリクス状に配置される。表示装置が有する表示領域はマトリクス状に配置され、当該表示領域が有する表示用画素はマトリクス状に配置される。
【００２６】
一つの画素ブロックから出力された画像データは、予め設定された一つの表示領域で画像として表示される。
【００２７】
各画素ブロックは、被写体の画像データを取得する第１の撮像モード、または被写体の変化の有無のデータを取得する第２の撮像モードで動作させることができる。また、表示領域の表示用画素は、画像データを記憶することができる。
【００２８】
つまり、本発明の一態様の画像表示システムでは、まず、撮像装置を第１の撮像モードで動作させ、取得した画像データを表示装置に伝送する。そして、撮像装置を第２の撮像モードに切り替えて被写体の変化の有無のデータを取得する。被写体に変化が生じた場合は、再度第１の撮像モードに切り替えて、新たに画像データを取得し、新たな画像を表示装置に伝送する。表示装置では撮像装置から伝送された画像データを各表示領域で表示する。新たな画像データが伝送されなかった表示領域では、表示されている画像データを維持し、画像の書き換えを行わない。または、書き換えの頻度を少なくする動作を行う。
【００２９】
撮像装置では第２の撮像モードに切り替えることで、消費電力を下げることができる。また、新たな画像データを取得する場合は、被写体に変化のあった画素ブロックのみを第１の撮像モードに切り替えて動作させればよい。表示装置が有する各表示領域では、撮像装置の各画素ブロックから送られてくる信号に従って画像データの書き換えの頻度を変化させることができる。また、撮像装置および表示装置ともに各ブロックを並列動作できることから、動作速度を下げることもでき、消費電力を下げることができる。
【００３０】
図１（Ａ）は、本発明の一態様の画像表示システムが有する撮像装置１００および表示装置２００を説明するブロック図である。
【００３１】
撮像装置１００は、センサ部１０１、エンコード装置１０２および記憶装置１０３を有する。センサ部１０１から出力された画像データはエンコード装置１０２で圧縮され、記憶装置１０３に格納される。そして、必要に応じて記憶装置１０３から外部に出力される。
【００３２】
センサ部１０１はマトリクス状に配置された複数の画素ブロックを有する。図１（Ａ）においては、一例として４行４列に配置された画素ブロック１１１乃至１１４、１２１乃至１２４、１３１乃至１３４、１４１乃至１４４を例示しているが、これに限らずｍ行ｎ列（ｍおよびｎは１以上の自然数、ただし、１行１列は除く）に配置された画素ブロックを有していてもよい。
【００３３】
センサ部１０１は、図２（Ａ）に示す画素アレイ２１ａ乃至２１ｐがマトリクス状に配置された構成を有する画素アレイ３２と、図２（Ｂ）に示す回路部３５ａ乃至３５ｐがマトリクス状に配置された構成を有する回路部３６との積層構造である（図２（Ｃ）参照）。
【００３４】
すなわち、それぞれの画素ブロックは画素アレイと回路部を個別に有する。各画素アレイは撮像用画素を有し、各回路部は積層された画素アレイを駆動するための回路、データ変換回路およびノイズ除去回路などを有することができる。例えば、図１（Ａ）に示す画素ブロック１１１は、画素アレイ２１ａおよび回路部３５ａを有する。
【００３５】
撮像装置１００の構成を実現するには、上述したように画素アレイと回路部が積層された構成を用いることが好ましい。駆動回路等が端部に設けられた画素アレイ２１をマトリクス状に配置した構成では、画素アレイ内に画素を配置できない領域が形成されてしまい、画素アレイ全体で撮像を行うときに画像情報の欠落部が生じてしまう。
【００３６】
センサ部１０１は全体で一つの画像を取得する機能を有するが、画素ブロック１１１乃至１１４、１２１乃至１２４、１３１乃至１３４、１４１乃至１４４は個別に独立して撮像動作、データ変換動作、データ出力動作などを行うこともできる。
【００３７】
センサ部１０１が出力する画像データなどは、データ変換を行うエンコード装置１０２、および記憶装置１０３に入力され、外部に出力することができる。
【００３８】
図３（Ａ）はエンコード装置１０２の一例を説明するブロック図である。エンコード装置１０２は、ブロック分割部３０３、３０４、周波数変換部３０５、量子化部３０６、符号化部３０７、逆量子化部３０８、逆周波数変換部３０９、画面内予測部３１０、動き補償予測部３１１、制御部３１３、減算回路、加算回路およびセレクタ回路等を有する。
【００３９】
ブロック分割部の数は画素ブロックの数に対応し、それぞれのブロック分割部は再帰的に画像を分割することができる。例えば、画素ブロックで取得した画像全体を４分割し、さらにその１つを４分割するなどの動作が行える。さらに分割を繰り返して、処理に最適なサイズ（画素数）とする。それ以降の処理は、分割された１つを単位として行われる（処理単位と呼ぶ）。一つの画素ブロックを分割する処理およびそれ以降の処理は、一般的なＨ．２６４規格やＨＥＶＣ規格による符号化により実現できる。
【００４０】
本発明の一態様の撮像装置１００では、センサ部１０１が複数の画素ブロックに分割されているため、分割されていないセンサと比べると、画像の分割動作をいくつか省くことができる。図１に示すように、センサ部１０１が１６分割されている場合は、それぞれの画素ブロックのデータを読み出すことができる。そのため、分割されていないセンサでは必要な画像全体を１／１６に分割するまでの初期動作を省くことができる。したがって、画像圧縮処理などを高速に行うことができる。
【００４１】
信号３０１、３０２はそれぞれ異なる画素ブロックから出力される画像データであり、ブロック分割部３０３、３０４に入力される。ブロック分割部３０３、３０４から出力されたデータは、それぞれ周波数変換部３０５に入力され、量子化部３０６および符号化部３０７を介して圧縮された画像データとなる。当該画像データは、記憶装置１０３に格納される。
【００４２】
また、量子化部３０６で量子化された画像データは、逆量子化部３０８、逆周波数変換部３０９を介して画面内予測部３１０、動き補償予測部３１１に入力される。画面内予測部３１０は、対象となる画素ブロックの値を隣り合う上側の画素ブロックおよび左側の画素ブロックのデータを用いて予測する。
【００４３】
ここで、１つの画素ブロックが撮像した画像データに変化がない場合を不変状態としたとき、各画素ブロックは不変状態を検出すると不変状態を表す信号３１２を出力する。エンコード装置１０２は信号３１２を制御部３１３で受信し、対応するブロック分割部、周波数変換部３０５、量子化部３０６、クロック信号の生成および電源供給を停止することができる。また、予め演算された不変状態を表すデータ３１４を出力することができる。
【００４４】
表示装置２００は、表示部２０１、再生装置２０２およびデコード装置２０３を有する。表示部２０１は、マトリクス状に配置された複数の表示領域を有する。図１においては、一例として４行４列に配置された表示領域２１１乃至２１４、２２１乃至２２４、２３１乃至２３４、２４１乃至２４４を例示しているが、これに限らずｍ行ｎ列（ｍおよびｎは１以上の自然数、ただし、１行１列は除く）に配置された表示領域を有していてもよい。
【００４５】
一つの表示領域は、一つの表示パネルを複数の領域に分割したうちの一つとすることができる。または、一つの表示領域は、一つの表示パネルとすることができる。本発明の一態様では、前者は制御が煩雑となるため、後者であることが望ましい。
【００４６】
再生装置２０２では撮像装置１００の記憶装置１０３で記録されたデータの再生が行われる。そして、デコード装置２０３で伸張したデータが表示部２０１に出力され、画像として表示される。
【００４７】
図３（Ｂ）は、デコード装置２０３の一例を説明するブロック図である。デコード装置２０３は、復号化部３２１、逆量子化部３２２、再構成部３２３、画面内予測部３２４、動き補償予測部３２５、加算回路およびセレクタ回路等を有する。なお、再構成部３２３は表示領域の数に対応するブロック再構成部を有する。
【００４８】
再生装置２０２で再生されたデータは復号化部３２１で伸張され、逆量子化部３２２を介して再構成部３２３に入力される。
【００４９】
再構成部３２３は再帰的に分割された画像を再構成し、境界の画質を改善する。ここで、再帰的に分割された映像はブロック再構成部３３１、３３２に分配され、それぞれ並列に再構成を行う。最終的にブロック再構成部３３１の映像およびブロック再構成部３３２の映像の境界は互いの情報により改善されるが、画像データは結合されず、個別に異なる表示領域に出力される。つまり、本発明の一態様の表示装置２００では、表示部２０１が複数の表示領域に分割されているため、再構成部３２３において画像データを結合する動作を省くことができる。したがって、読みこんだ画像データの表示を高速に行うことができる。
【００５０】
ここで、一つの表示領域の画像に変化がない場合を不変状態としたとき、ブロック再構成部３３１、３３２は、動き補償予測部３２５のデータ列から不変状態を検出することができる。ブロック再構成部３３１、３３２は画像データの他に不変信号を出力し、表示領域への新たな画像データの書き込みを停止することができる。
【００５１】
具体的には、動きベクトルがゼロであり、符号化された画像が所望の領域でゼロの状態を検出する。または、例えばスキップマクロブロックと呼ばれる信号がある規格においては当該信号によって不変状態を検出することができる。このように、本発明の一態様においては既存の規格と異なり、不変状態を圧縮のためだけでなく表示装置の制御に利用することができる。
【００５２】
撮像装置１００から表示装置２００へのデータの伝送は、図４（Ａ）に示すように記憶装置１０３と再生装置２０２を接続する伝送線３５１を用いて行うことができる。または、記憶装置１０３に格納されているデータを取り外し可能な記録メディアに移動し、当該記録メディアのデータを再生装置２０２で読み出すことによりデータの表示を表示装置２００で行ってもよい。
【００５３】
なお、記憶装置１０３と再生装置２０２は伝送線３５１で直接接続される構成に限らず、図４（Ｂ）に示すように電磁波３５２を用いた無線通信でデータを伝送する構成であってもよい。この場合、図４（Ｃ）に示すように中継器１５０を介してデータ伝送を行ってもよい。また、電磁波３５２を用いた無線通信は、図４（Ｄ）に示すように、エンコード装置１０２とデコード装置２０３との間にある全ての要素間で行ってもよい。なお、上記無線通信が可能として説明した要素は、データの送信機能または受信機能を備えていることとする。
【００５４】
このように無線通信を用いることで、撮像装置１００と表示装置２００との間が遠距離である場合や両者との間に障害物がある場合であっても利便性良くデータ伝送を行うことができる。また、撮像装置１００から記憶装置１０３を分離することもできるため、撮像装置１００を小型化することができる。同様に表示装置２００から再生装置２０２を分離することができるため、表示装置２００の設置場所などの自由度を上げることができる。
【００５５】
ここで、センサ部１０１が有する画素ブロックと、表示装置２００が有する表示領域は、行数および列数が一致していることが好ましい。ただし、両者が一致していなくても動作は可能である。また、各画素ブロックが有する有効な撮像用画素の数と、各表示パネルが有する有効な表示用画素の数は略一致していることが好ましい。なお、画像情報を外部機器でアップコンバートまたはダウンコンバートすることで、両者が一致していなくても動作させることができる。
【００５６】
一つの画素ブロックから出力された画像データは、行および列が対応する一つの表示領域で画像として表示される。例えば、画素ブロック１１１で取得し、表示装置２００に伝送された画像データは表示領域２１１で表示される。ただし、画像を反転表示する場合や特殊な表示を行う場合は、画素ブロックと表示領域との対応は上記と異なっていてもよい。つまり、一つの画素ブロックから出力された画像データは、任意の表示領域で画像として表示するように設定することができる。
【００５７】
本発明の一態様の画像表示システムの具体的な動作方法を図５に示すフローチャートおよび図６を用いて説明する。
【００５８】
なお、本発明の一態様の画像表示システムでは、一定のフレーム周波数で画像データの取得を繰り返し、一定のフレーム周波数で画像全体を書き換える第１の動作モードと、初期の画像データと差分が検出されたときに一部の表示領域または全ての表示領域の画像を書き換える第２の動作モードを選択することができる。
【００５９】
第１の動作モードの制御は簡易であるが、撮像の対象に全く変化がない場合であっても、一定の間隔で画像の書き換えを行うため消費電力が大きい。また、撮像装置１００から出力されるデータ量も膨大となる。以下では、センサ部１０１および表示部２０１を分割した特徴を活かして、低消費電力化することのできる第２の動作モードを説明する。
【００６０】
まず、撮像装置１００において、第１の撮像モードでの撮像を行う（Ｓ１）。第１の撮像モードとは、各画素で階調や色などの画像データを取得するモードであり、全ての画素ブロックで撮像を行う。
【００６１】
次に、エンコード装置１０２および記憶装置１０３を介して画像データを表示装置２００に伝送する（Ｓ２）。
【００６２】
そして、表示装置２００において、伝送された画像データを再生装置２０２およびデコード装置２０３を介して各画素ブロックと対応する各表示領域に入力し、初期画像の表示を行う（Ｓ３）。
【００６３】
Ｓ１からＳ３までの動作について、図６（Ａ）を用いて説明する。図６（Ａ）は、人物および静止している背景を撮像する例を示している。画素ブロック１１１乃至１１４、１２１乃至１２４、１３１乃至１３４、１４１乃至１４４は、第１の撮像モードで動作して画像データを取得し、表示装置２００に伝送する。
【００６４】
画素ブロック１２３、１２４、１３３、１３４、１４３、１４４で分割して撮像した人物像は、表示領域２２３、２２４、２３３、２３４、２４３、２４４にそれぞれ表示される。その他の画素ブロックで撮像した背景画像は、対応するその他の表示領域で表示される。
【００６５】
次に、第２の撮像モードに切り替えて同じ被写体の撮像を行う（Ｓ４）。第２の撮像モードとは、被写体の位置や明るさなどの変化のみを検出するモードであり、全ての画素ブロックで撮像を行う。
【００６６】
第２の撮像モードでは、初めに被写体の明るさのデータを各画素に記憶させ、一定期間ごとに明るさの変化の有無を判定する。基準のデータと現状のデータの差分を検出することから、差分検出モードということもできる。このように動作させるためには、電荷保持部の電位の保持に適した、酸化物半導体を用いたオフ電流の低いトランジスタ（以下、ＯＳトランジスタ）を撮像装置１００の画素に用いることが好ましい。
【００６７】
差分の有無を判定し（Ｓ５）、差分が無いと判定された場合は、Ｓ４に戻り再度差分判定を行う。差分が無いと判定されている期間は、表示部２０１ではＳ３で表示された初期画像から書き換えされることなく表示が継続される。または、非常に低いフレーム周波数（例えば、１．１６×１０−５Ｈｚ（１日に約１回の頻度）以上１Ｈｚ以下など）で初期画像のデータを再度書き込んで表示される。このように動作させるためには、保持容量の電位の保持に適した、オフ電流の低いＯＳトランジスタを表示装置２００の画素に用いることが好ましい。また、上記のように画像の書き換えの頻度を極めて少なくする動作を本明細書ではアイドリングストップ駆動という。
【００６８】
また、差分の有無を判定し（Ｓ５）、差分があると判定された場合は、差分を検出した画素ブロックのみを第１の撮像モードに切り替えて同じ被写体の撮像を行う（Ｓ６）。
【００６９】
次に、エンコード装置１０２および記憶装置１０３を介して当該画素ブロックで取得した画像データを表示装置２００に伝送する（Ｓ７）。
【００７０】
次に、表示装置２００において、伝送された画像データを再生装置２０２およびデコード装置２０３を介して読み出し、当該画素ブロックと対応する表示領域の画像の書き換えを行う（Ｓ８）。そして、Ｓ４に戻り再度差分判定を行う。なお、誤動作防止および表示品位を維持するため、差分の有無にかかわらず、一定期間ごとにＳ１に戻って全体の画像を撮りなおす動作を行ってもよい。
【００７１】
Ｓ４からＳ８までの動作を図６（Ｂ）、（Ｃ）を用いて説明する。
【００７２】
図６（Ｂ）はＳ４、Ｓ５において、差分を検出していない場合（人物および背景に変化なし）の動作を示している。斜線のある画素ブロック１１１乃至１１４、１２１乃至１２４、１３１乃至１３４、１４１乃至１４４は第２の撮像モードで動作し、斜線のある表示領域２１１乃至１２４、２２１乃至２２４、２３１乃至２３４、２４１乃至２４４はアイドリングストップ駆動をしている。全ての画素ブロックが出力する差分なしのデータは表示装置２００に伝送され、表示部２０１では、Ｓ３で表示された画像が継続して表示される。
【００７３】
図６（Ｃ）はＳ４乃至Ｓ８において、差分を検出した場合の動作を示している。センサ部１０１および表示部２０１に破線で示す人物像は、初期の人物の位置を示している。斜線のない画素ブロック１２２、１２３、１２４、１３２、１３３、１３４、１４２、１４３、１４４の９ブロックでは、人物の移動によって第２の撮像モードで差分が検出され、第１の撮像モードに切り替わって新たな画像データが取得される。また、斜線のある画素ブロック１１１、１１２、１１３、１１４、１２１、１３１、１４１の７ブロックでは背景に変化がないため、第２の撮像モードでの撮像が継続される。
【００７４】
上記９ブロックで新たに撮像された画像データおよび上記７ブロックの差分なしのデータは表示装置２００に伝送され、表示領域２２２、２２３、２２４、２３２、２３３、２３４、２４２、２４３、２４４の画像が書き換えられる。また、表示領域２１１、２１２、２１３、２１４、２２１、２３１、２４１の７ブロックでは、Ｓ３で表示された画像が継続して表示される。
【００７５】
このように、撮像装置１００では、全ての画素ブロックで第１の撮像モードで初期の画像を取得したのち、全ての画素ブロックを第２の撮像モードに切り替えて、差分が検出された画素ブロックのみ第１の撮像モードに切り替えて画像を再取得する。そして、再び全ての画素ブロックで第２の撮像モードでの撮像を行い、差分が検出された画素ブロックのみ第１の撮像モードに切り替えて画像を取得する動作を繰り返し行う。
【００７６】
第２の撮像モードでは、撮像を繰り返しても撮像用画素の電荷保持ノードの電位をリセットする必要がない。また、差分が検出された場合は、該当する画素ブロックのみを第１の撮像モードに切り替えて新たな画像を取得する。したがって、低消費電力で動作することができる。また、第２の撮像モードでは差分の有無のみを検出できればよく、Ａ／Ｄコンバータにおいて、読み出すデータのビット数を少なくして低消費電力化することもできる。
【００７７】
また、表示装置２００では、初期画像を表示後、撮像装置１００から新たな画像データが伝送されない限り、アイドリングストップ駆動により画像の表示を継続することができる。したがって、書き換え頻度が低減できるため、消費電力を低減することができる。また、表示部２０１全体ではなく、表示領域単位で画像の書き換えが行えることも消費電力の低減に寄与する。
【００７８】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【００７９】
（実施の形態２）
本実施の形態では、実施の形態１で説明した撮像装置１００が有する画素に適用可能な画素回路およびその駆動方法の一例について説明する。
【００８０】
図７（Ａ）は、撮像装置１００が有する画素回路の一例である。なお、図７（Ａ）などにおいてはトランジスタがｎ−ｃｈ型である場合の例を示すが、本発明の一態様はこれに限定されず、一部のトランジスタをｐ−ｃｈ型トランジスタに置き換えてもよい。
【００８１】
当該画素回路は、光電変換素子ＰＤと、トランジスタ４１と、トランジスタ４２と、トランジスタ４３と、トランジスタ４４と、トランジスタ４５と、容量素子Ｃ１と、容量素子Ｃ２と、を有する構成とすることができる。なお、容量素子Ｃ２を設けない構成としてもよい。
【００８２】
光電変換素子ＰＤの一方の端子は、トランジスタ４１のソースまたはドレインの一方と電気的に接続される。トランジスタ４１のソースまたはドレインの他方は、トランジスタ４２のソースまたはドレインの一方と電気的に接続される。トランジスタ４１のソースまたはドレインの他方は、容量素子Ｃ１の一方の端子と電気的に接続される。容量素子Ｃ１の他方の端子は、トランジスタ４５のソースまたはドレインの一方と電気的に接続される。容量素子Ｃ１の他方の端子は、トランジスタ４３のゲートと電気的に接続される。容量素子Ｃ１の他方の端子は、容量素子Ｃ２の一方の端子と電気的に接続される。トランジスタ４３のソースまたはドレインの一方は、トランジスタ４４のソースまたはドレインの一方と電気的に接続される。容量素子Ｃ２の他方の端子は、トランジスタ４３のソースまたはドレインの他方と電気的に接続される。
【００８３】
ここで、トランジスタ４１のソースまたはドレインの他方、トランジスタ４２のソースまたはドレインの一方および容量素子Ｃ１の一方の端子が接続されるノードをＦＤ１とする。また、容量素子Ｃ１の他方の端子、トランジスタ４５のソースまたはドレインの一方、トランジスタ４３のゲートおよび容量素子Ｃ２の一方の端子が接続されるノードをＦＤ２とする。
【００８４】
光電変換素子ＰＤの他方の端子は、配線７１（ＶＰＤ）に電気的に接続される。トランジスタ４２のソースまたはドレインの他方は、配線７２（ＶＰＲ）に電気的に接続される。トランジスタ４５のソースまたはドレインの他方は、配線７４（ＶＣＳ）に電気的に接続される。トランジスタ４３のソースまたはドレインの他方および容量素子Ｃ２の他方の端子は、配線７３（ＶＰＩ）に電気的に接続される。トランジスタ４４のソースまたはドレインの他方は、配線９１（ＯＵＴ１）に電気的に接続される。
【００８５】
配線７１（ＶＰＤ）、配線７２（ＶＰＲ）、配線７３（ＶＰＩ）および配線７４（ＶＣＳ）は、電源線としての機能を有することができる。例えば、配線７１（ＶＰＤ）および配線７４（ＶＣＳ）は、低電位電源線として機能させることができる。配線７２（ＶＰＲ）および配線７３（ＶＰＩ）は、高電位電源線として機能させることができる。
【００８６】
トランジスタ４１のゲートは、配線６１（ＴＸ）と電気的に接続される。トランジスタ４２のゲートは、配線６２（ＰＲ）と電気的に接続される。トランジスタ４５のゲートは、配線６５（Ｗ）と電気的に接続される。トランジスタ４４のゲートは、配線６３（ＳＥ）と電気的に接続される。
【００８７】
配線６１（ＴＸ）、配線６２（ＰＲ）、配線６３（ＳＥ）および配線６５（Ｗ）は、トランジスタの導通を制御する信号線として機能させることができる。
【００８８】
上記構成において、容量素子Ｃ２の他方の端子は、配線７３（ＶＰＩ）ではなく、固定電位を供給することのできる他の配線等に接続されていてもよい。
【００８９】
なお、上記画素回路が有するトランジスタには、図７（Ｂ）に示すようにバックゲートを設ける構成としてもよい。図７（Ｂ）はバックゲートに定電位を印加する構成であり、しきい値電圧を制御することができる。
【００９０】
それぞれのバックゲートに接続される配線７５乃至７９には、個別に異なる電位を供給することができる。なお、トランジスタ４３およびトランジスタ４４が有するバックゲートに接続される配線は電気的に接続されていてもよい。
【００９１】
トランジスタがｎ−ｃｈ型であるとき、バックゲートにソース電位よりも低い電位を印加すると、しきい値電圧はプラス方向にシフトする。逆に、バックゲートにソース電位よりも高い電位を印加すると、しきい値電圧はマイナス方向にシフトする。
【００９２】
図７（Ａ）、（Ｂ）に示す回路では、ノードＦＤ１およびノードＦＤ２の電位保持能力が高いことが望まれるため、トランジスタ４１、４２、４５にはオフ電流の低いトランジスタを用いることが好ましい。トランジスタ４１、４２、４５のバックゲートにソース電位よりも低い電位を印加することで、オフ電流をより小さくすることができる。したがって、ノードＦＤ１およびノードＦＤ２の電位保持能力を高めることができる。例えば、トランジスタ４１、４２、４５には、ＯＳトランジスタを用いることが好ましい。
【００９３】
また、前述したように、トランジスタ４３、４４にはオン電流の高いトランジスタを用いることが好ましい。トランジスタ４３、４４のバックゲートにソース電位よりも高い電位を印加することで、オン電流をより大きくすることができる。したがって、配線９１（ＯＵＴ１）に出力される読み出し電位を速やかに確定することができる、すなわち、高い周波数で動作させることができる。例えば、トランジスタ４３、４４には、シリコンを活性領域または活性層に用いたトランジスタ（以下、Ｓｉトランジスタ）を用いることが好ましい。
【００９４】
なお、トランジスタ４４は、図７（Ｃ）に示すようにフロントゲートと同じ電位がバックゲートに印加される構成であってもよい。また、トランジスタ４３、４４はＳｉトランジスタではなく、ＯＳトランジスタであってもよい。ＯＳトランジスタのオン電流は比較的小さいが、フロントゲートと同じ電位が供給できるバックゲートを設けることでオン電流を大きくすることができ、高い周波数で動作させることが可能となる。
【００９５】
また、撮像装置の内部では、各電源電位の他、信号電位および上記バックゲートに印加する電位など、複数の電位を用いる。撮像装置の外部から複数の電位を供給すると、端子数などが増加するため、撮像装置の内部で複数の電位を生成する電源回路を有していることが好ましい。
【００９６】
ＯＳトランジスタは極めて低いオフ電流特性を有するため、トランジスタ４１、４２、４３の低いオフ電流特性によってノードＦＤ１およびノードＦＤ２で電荷を保持できる期間を極めて長くすることができる。そのため、回路構成や動作方法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグローバルシャッタ方式を適用することができる。なお、本発明の一態様の撮像装置は、ローリングシャッタ方式で動作させることもできる。
【００９７】
ＯＳトランジスタは、Ｓｉトランジスタよりも電気特性変動の温度依存性が小さいため、極めて広い温度範囲で使用することができる。したがって、ＯＳトランジスタを有する撮像装置および半導体装置は、自動車、航空機、宇宙機などへの搭載にも適している。
【００９８】
また、ＯＳトランジスタは、Ｓｉトランジスタよりもドレイン耐圧の高い特性を有する。セレン系材料を光電変換層とした光電変換素子では、アバランシェ増倍を利用することができ、比較的高い電圧（例えば、１０Ｖ以上）を印加して動作させることが好ましい。したがって、ＯＳトランジスタと、セレン系材料を光電変換層とした光電変換素子とを組み合わせることで、信頼性の高い撮像装置とすることができる。
【００９９】
本実施の形態で説明する画素回路は、通常の撮像を行う第１の動作モードでの動作と、初期フレームの画像データと現フレームの画像データとの差分データを保持し、当該差分データに応じた信号を出力することができる第２の動作モードでの動作を行うことができる。第２の動作モードでは、外部回路での比較処理などを行うことなく差分データを出力することができるため、当該画素回路を実施の形態１で説明した撮像装置１００に用いることが好ましい。
【０１００】
図７（Ａ）に示す画素回路を第１の動作モードで動作させる場合について、図８（Ａ）に示すタイミングチャートを用いて説明する。
【０１０１】
時刻Ｔ１乃至時刻Ｔ２において、配線６１（ＴＸ）を”Ｈ”、配線６２（ＰＲ）を”Ｈ”、配線６５（Ｗ）を”Ｈ”とする。このとき、ノードＦＤ１の電位は配線７２（ＶＰＲ）の電位ＶＰＲ、ノードＦＤ２の電位は配線７４（ＶＣＳ）の電位ＶＣＳに設定される（リセット動作）。
【０１０２】
時刻Ｔ２乃至時刻Ｔ３において、配線６１（ＴＸ）を”Ｈ”、配線６２（ＰＲ）を”Ｌ”、配線６５（Ｗ）を”Ｌ”とする。ここで、光電変換素子ＰＤに照射する光に応じてノードＦＤ１の電位が低下すると、容量結合によってノードＦＤ２の電位も低下する。時刻Ｔ３におけるノードＦＤ１の低下電位量をＶＡとすると、ノードＦＤ１の電位は、ＶＰＲ−ＶＡとなる。また、ノードＦＤ２の電位はＶＢだけ減少し、ＶＣＳ−ＶＢとなる（蓄積動作）。なお、図７（Ａ）に示す回路構成では、光電変換素子ＰＤに照射する光が強い程、ノードＦＤ１およびノードＦＤ２の電位は低下する。
【０１０３】
時刻Ｔ３乃至時刻Ｔ４において、配線６１（ＴＸ）を”Ｌ”、配線６２（ＰＲ）を”Ｌ”、配線６５（Ｗ）を”Ｌ”とすると、ノードＦＤ１およびノードＦＤ２の電位は保持される。
【０１０４】
時刻Ｔ４乃至時刻Ｔ５において、配線６３（ＳＥ）を”Ｈ”とすると、ノードＦＤ２の電位に応じて、配線９１（ＯＵＴ１）に画像データに対応する信号が出力される（選択動作）。以上が第１の動作モードの説明である。
【０１０５】
次に、図７（Ａ）に示す画素回路を第２の動作モードで動作させる場合について説明する。第２の動作モードでは、第１のフレーム（参照フレーム）と、第２のフレーム（差分対象フレーム）とのデータの差分を出力する。まず、図８（Ｂ）に示すタイミングチャートを用いて第１のフレームにおけるデータ取得動作を説明する。
【０１０６】
時刻Ｔ１乃至時刻Ｔ２において、配線６１（ＴＸ）を”Ｈ”、配線６２（ＰＲ）を”Ｈ”、配線６５（Ｗ）を”Ｈ”とする。このとき、ノードＦＤ１の電位は配線７２（ＶＰＲ）の電位ＶＰＲ、ノードＦＤ２の電位は配線７４（ＶＣＳ）の電位ＶＣＳに設定される。
【０１０７】
時刻Ｔ２乃至時刻Ｔ３において、配線６１（ＴＸ）を”Ｈ”、配線６２（ＰＲ）を”Ｌ”、配線６５（Ｗ）を”Ｈ”とする。ここで、光電変換素子ＰＤに照射する光に応じて、ノードＦＤ１の電位は低下する。時刻Ｔ３におけるノードＦＤ１の低下電位量をＶＡとすると、ノードＦＤ１の電位は、ＶＰＲ−ＶＡとなる。なお、図７（Ａ）の回路構成においては、光電変換素子ＰＤに照射する光が強い程、ノードＦＤ１の電位は低下する。
【０１０８】
時刻Ｔ３乃至時刻Ｔ４において、配線６１（ＴＸ）を”Ｌ”、配線６２（ＰＲ）を”Ｌ”、配線６５（Ｗ）を”Ｈ”とすると、ノードＦＤ１の電位は保持される。
【０１０９】
時刻Ｔ４乃至時刻Ｔ５において、配線６１（ＴＸ）を”Ｌ”、配線６２（ＰＲ）を”Ｌ”、配線６５（Ｗ）を”Ｌ”とすると、ノードＦＤ１の電位およびノードＦＤ２の電位は保持される。
【０１１０】
次に、図９（Ａ）に示すタイミングチャートを用いて第２のフレームにおけるデータ取得動作を説明する。なお、図９（Ａ）では第１のフレームと第２のフレームとのデータの差分がない場合、すなわち第１のフレームおよび第２のフレームで撮像される画像が同じである場合を想定する。
【０１１１】
時刻Ｔ１乃至時刻Ｔ２において、配線６１（ＴＸ）を”Ｈ”、配線６２（ＰＲ）を”Ｈ”、配線６５（Ｗ）を”Ｌ”とすると、ノードＦＤ１の電位はＶＡだけ上昇し、ノードＦＤ２の電位は容量結合によりＶＢだけ上昇する。ここで、ＶＡおよびＶＢは、第１のフレームの照度を反映する電位である。
【０１１２】
時刻Ｔ２乃至時刻Ｔ３において、配線６１（ＴＸ）を”Ｈ”、配線６２（ＰＲ）を”Ｌ”、配線６５（Ｗ）を”Ｌ”とすると、光電変換素子ＰＤに照射する光に応じて、ノードＦＤ１およびノードＦＤ２の電位は低下する。時刻Ｔ３におけるノードＦＤ１の低下電位量をＶＡ’とすると、ノードＦＤ１の電位はＶＰＲ−ＶＡ’となるがＶＡ’＝ＶＡによりＶＰＲ−ＶＡとなる。また、ノードＦＤ２の電位は容量結合によりＶＢ’だけ減少し、ＶＣＳ＋ＶＢ−ＶＢ’となるが、ＶＢ’＝ＶＢによりＶＣＳとなる。
【０１１３】
時刻Ｔ３乃至時刻Ｔ４において、配線６１（ＴＸ）を”Ｌ”、配線６２（ＰＲ）を”Ｌ”、配線６５（Ｗ）を”Ｌ”とすると、ノードＦＤ１およびノードＦＤ２の電位は保持される。
【０１１４】
時刻Ｔ４乃至時刻Ｔ５において、配線６３（ＳＥ）を”Ｈ”とすると、ノードＦＤ２の電位に応じて、配線９１（ＯＵＴ１）に画像データに対応する信号が出力される。このとき、ノードＦＤ２の電位はリセット電位である”ＶＣＳ”であり、出力された信号から第１のフレームと第２のフレームのデータの比較において有意な差分はないと判断される。
【０１１５】
次に、図９（Ｂ）に示すタイミングチャートを用いて第１のフレームと第２のフレームとのデータの差分がある場合、すなわち第１のフレームおよび第２のフレームで撮像される画像が異なる画像である場合を想定した動作を説明する。なお、対象となる画素に入射される光の照度は、第１のフレーム＜第２のフレームの関係とする。
【０１１６】
時刻Ｔ１乃至時刻Ｔ２において、配線６１（ＴＸ）を”Ｈ”、配線６２（ＰＲ）を”Ｈ”、配線６５（Ｗ）を”Ｌ”とすると、ノードＦＤ１の電位はＶＡだけ上昇し、ノードＦＤ２の電位は容量結合によりＶＢだけ上昇する。ここで、ＶＡおよびＶＢは、第１のフレームの照度を反映する電位である。
【０１１７】
時刻Ｔ２乃至時刻Ｔ３において、配線６１（ＴＸ）を”Ｈ”、配線６２（ＰＲ）を”Ｌ”、配線６５（Ｗ）を”Ｌ”とすると、光電変換素子ＰＤに照射する光に応じて、ノードＦＤ１およびノードＦＤ２の電位は低下する。時刻Ｔ３におけるノードＦＤ１の低下電位量をＶＡ’とすると、ノードＦＤ１の電位はＶＰＲ−ＶＡ’となる。また、ノードＦＤ２の電位は容量結合によりＶＢ’だけ減少し、ＶＣＳ＋ＶＢ−ＶＢ’となる。
【０１１８】
時刻Ｔ３乃至時刻Ｔ４において、配線６１（ＴＸ）を”Ｌ”、配線６２（ＰＲ）を”Ｌ”、配線６５（Ｗ）を”Ｌ”とすると、ノードＦＤ１およびノードＦＤ２の電位は保持される。
【０１１９】
時刻Ｔ４乃至時刻Ｔ５において、配線６３（ＳＥ）を”Ｈ”とすると、ノードＦＤ２の電位に応じて、配線９１（ＯＵＴ１）に画像データに対応する信号が出力される。このとき、ノードＦＤ２の電位はＶＣＳ＋ＶＢ−ＶＢ’である。ＶＢは第１のフレームの照度を反映する電位であり、ＶＢ’は第２のフレームにおける照度を反映する電位である。以上が第１のフレームと第２のフレームとのデータの差分を出力する第２の動作モードの説明である。
【０１２０】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１２１】
（実施の形態３）
本実施の形態では、実施の形態１および２で説明した撮像装置１００の具体的な構成を説明する。
【０１２２】
図１０（Ａ）、（Ｂ）、（Ｃ）は、図７（Ａ）または図７（Ｂ）に対応する画素回路の具体的な構成を説明する図である。図１０（Ａ）はトランジスタ４１、４２、４３、４４のチャネル長方向を表す断面図である。図１０（Ｂ）は図１０（Ａ）に示す一点鎖線Ｘ１−Ｘ２の断面図であり、トランジスタ４１のチャネル幅方向の断面を表している。図１０（Ｃ）は図１０（Ａ）に示す一点鎖線Ｙ１−Ｙ２の断面図であり、トランジスタ４３のチャネル幅方向の断面を表している。
【０１２３】
本発明の一態様の撮像装置は、図１０（Ａ）に示すように、層１１００、層１２００および層１３００を有する。
【０１２４】
層１１００は、光電変換素子ＰＤを有する構成とすることができる。光電変換素子ＰＤには、例えば、２端子のフォトダイオードを用いることができる。当該フォトダイオードとしては、単結晶シリコン基板を用いたｐｎ型フォトダイオード、非晶質シリコン薄膜、微結晶シリコン薄膜または多結晶シリコン薄膜を用いたｐｉｎ型フォトダイオード、セレンまたはセレンの化合物を用いたフォトダイオードまたは有機化合物を用いたフォトダイオードなどを用いることができる。
【０１２５】
層１２００は、トランジスタ４１、４２、４５を有する構成とすることができる。トランジスタ４１、４２、４５としては、ＯＳトランジスタを用いることが好ましい。なお、トランジスタ４５は図示していない。
【０１２６】
層１３００は、トランジスタ４３およびトランジスタ４４を有する構成とすることができる。トランジスタ４３、４４としては、シリコンを活性層または活性領域とするトランジスタを用いることが好ましい。シリコンを活性層または活性領域とするトランジスタはオン電流が大きく、ノードＦＤ２の電位を効率良く増幅することができる。
【０１２７】
なお、容量素子Ｃ１は導電層８４および導電層８５を電極とし、絶縁層８３を誘電体層とする構成で層１３００に設ける構成を例示しているが、層１２００に設けてもよい。また、容量素子Ｃ２は図示していないが、層１２００および層１３００のいずれに設けてもよい。
【０１２８】
本実施の形態で説明する断面図において、配線、電極、金属層およびコンタクトプラグ（導電体８２）を個別の要素として図示しているが、それらが電気的に接続している場合においては、同一の要素として設けられる場合もある。また、配線、電極および金属層などの要素が導電体８２を介して接続される形態は一例であり、各要素が導電体８２を介さずに直接接続される場合もある。
【０１２９】
トランジスタなどの各要素上には保護膜、層間絶縁膜または平坦化膜としての機能を有する絶縁層８１ａ乃至８１ｉ等が設けられる。例えば、絶縁層８１ａ乃至８１ｉは、酸化シリコン膜、酸化窒化シリコン膜などの無機絶縁膜を用いることができる。または、アクリル樹脂、ポリイミド樹脂などの有機絶縁膜などを用いてもよい。絶縁層８１ａ乃至８１ｉ等の上面は、必要に応じてＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ましい。
【０１３０】
なお、図面に示される配線等の一部が設けられない場合や、図面に示されない配線やトランジスタ等が各層に含まれる場合もある。また、図面に示されない層が当該積層構造に含まれる場合もある。また、図面に示される層の一部が含まれない場合もある。
【０１３１】
ＯＳトランジスタが形成される領域とＳｉデバイス（ＳｉトランジスタまたはＳｉフォトダイオード）が形成される領域との間には、水素の拡散を防止する機能を有する絶縁層８０ａ、８０ｂが設けられる。トランジスタ４３、４４の活性領域近傍に設けられる絶縁層中の水素はシリコンのダングリングボンドを終端する。一方、トランジスタ４１、４２の活性層である酸化物半導体層の近傍に設けられる絶縁層中の水素は、酸化物半導体層中にキャリアを生成する要因の一つとなる。
【０１３２】
絶縁層８０ａ、８０ｂにより、一方の層に水素を閉じ込めることでトランジスタ４３、４４の信頼性を向上させることができる。また、一方の層から他方の層への水素の拡散が抑制されることでトランジスタ４１、４２の信頼性も向上させることができる。
【０１３３】
絶縁層８０ａ、８０ｂとしては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
【０１３４】
図１０（Ａ）において、層１１００が有する光電変換素子ＰＤは、光電変換層にセレンを含むフォトダイオードを示している。当該光電変換素子ＰＤは、光電変換層５６１、透光性導電層５６２、電極５６６、隔壁５６７、配線５７１を有する構成とすることができる。
【０１３５】
層１２００にはＯＳトランジスタであるトランジスタ４１およびトランジスタ４２が設けられる。トランジスタ４１、４２はともにバックゲートを有する構成を示しているが、一部のトランジスタ、例えばトランジスタ４１のみにバックゲートを有する形態であってもよい。当該バックゲートは、図１０（Ｂ）に示すように対向して設けられるトランジスタのフロントゲートと電気的に接続する場合がある。または、当該バックゲートにフロントゲートとは異なる固定電位を供給することができる構成であってもよい。
【０１３６】
また、図１０（Ａ）では、ＯＳトランジスタとしてノンセルフアラインのトップゲート型トランジスタを例示しているが、図１１（Ａ）に示すように、セルフアライン型のトランジスタであってもよい。
【０１３７】
ＯＳトランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するＣＡＣ−ＯＳなどを用いることができる。
【０１３８】
半導体層は、例えばインジウム、亜鉛およびＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される膜とすることができる。
【０１３９】
半導体層を構成する酸化物半導体がＩｎ−Ｍ−Ｚｎ系酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
【０１４０】
半導体層としては、キャリア密度の低い酸化物半導体を用いる。例えば、半導体層は、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア密度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。これにより不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する酸化物半導体であるといえる。
【０１４１】
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【０１４２】
半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１４３】
また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層におけるアルカリ金属またはアルカリ土類金属の濃度（二次イオン質量分析法により得られる濃度）を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０１４４】
また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じてキャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における窒素濃度（二次イオン質量分析法により得られる濃度）は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
【０１４５】
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向した結晶を有するＣＡＡＣ−ＯＳ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、または、Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ａｎｄ  Ａ−Ｂ−ｐｌａｎｅ  Ａｎｃｈｏｒｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
【０１４６】
非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
【０１４７】
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
【０１４８】
以下では、非単結晶の半導体層の一態様であるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
【０１４９】
ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
【０１５０】
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０１５１】
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
【０１５２】
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
【０１５３】
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
【０１５４】
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
【０１５５】
一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
【０１５６】
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
【０１５７】
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
【０１５８】
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
【０１５９】
ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
【０１６０】
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ  ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
【０１６１】
また、ＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
【０１６２】
また、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
【０１６３】
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
【０１６４】
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
【０１６５】
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
【０１６６】
したがって、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
【０１６７】
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。したがって、ＣＡＣ−ＯＳは、様々な半導体装置の構成材料として適している。
【０１６８】
層１３００には、Ｓｉトランジスタであるトランジスタ４３およびトランジスタ４４が設けられる。図１０（Ａ）においてトランジスタ４３、４４はフィン型の構成を例示しているが、図１１（Ｂ）に示すようにプレーナー型であってもよい。または、図１１（Ｃ）に示すように、シリコン薄膜の活性層６６０を有するトランジスタであってもよい。また、活性層６６０は、多結晶シリコンやＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）の単結晶シリコンとすることができる。
【０１６９】
セレン系材料を用いた光電変換素子ＰＤは、可視光に対する外部量子効率が高い特性を有する。また、セレン系材料は光吸収係数が高いため、光電変換層５６１を薄くしやすい利点を有する。セレン系材料を用いた光電変換素子ＰＤでは、アバランシェ増倍により増幅が大きい高感度のセンサとすることができる。つまり、セレン系材料を光電変換層５６１に用いることで、画素面積が縮小しても十分な光電流を得ることができる。したがって、セレン系材料を用いた光電変換素子ＰＤは、低照度環境における撮像にも適しているといえる。
【０１７０】
セレン系材料としては、ｐ型半導体である非晶質セレンまたは結晶セレンを用いることができる。結晶セレンは、例えば、非晶質セレンを成膜後に熱処理することで得ることができる。結晶セレンの結晶粒径を画素ピッチより小さくすることで、画素ごとの特性ばらつきを低減させることができる。また、結晶セレンは、非晶質セレンよりも可視光に対する分光感度や光吸収係数が高い特性を有する。
【０１７１】
図１０（Ａ）では、光電変換層５６１は単層として図示しているが、受光面側にｐｎ接合を形成するための酸化ガリウム、酸化セリウムまたはＩｎ−Ｇａ−Ｚｎ酸化物などのｎ型半導体層が設けられる。これらは、暗電流を低減するための正孔注入阻止層としても機能する。また、電極５６６側に電子注入阻止層として酸化ニッケルまたは硫化アンチモンなどを設けてもよい。
【０１７２】
光電変換層５６１は、銅、インジウム、セレンの化合物（ＣＩＳ）を含む層であってもよい。または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）を含む層であってもよい。ＣＩＳおよびＣＩＧＳでは、セレンの単層と同様にアバランシェ増倍を利用する光電変換素子を形成することができる。
【０１７３】
透光性導電層５６２には、例えば、インジウム錫酸化物、シリコンを含むインジウム錫酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、グラフェンまたは酸化グラフェン等を用いることができる。また、透光性導電層５６２は単層に限らず、異なる膜の積層であっても良い。
【０１７４】
上述したセレン系材料を用いて形成した光電変換素子ＰＤは、成膜工程、リソグラフィ工程、エッチング工程などの一般的な半導体作製工程を用いて作製することができる。また、セレン系材料は高抵抗であり、図１０（Ａ）に示すように、光電変換層５６１を回路間で分離しない構成とすることもできる。したがって、歩留りが高く、低コストで作製することができる。
【０１７５】
また、層１１００が有する光電変換素子ＰＤは、図１２に示すように単結晶シリコン基板を用いたｐｎ型フォトダイオードであってもよい。当該光電変換素子ＰＤは、ｐ＋領域６２０、ｐ−領域６３０、ｎ型領域６４０、ｐ＋領域６５０を単結晶シリコン基板に有する構成とすることができる。
【０１７６】
当該構成とする場合、層１３００上に層１２００を形成したのち、別途形成した層１１００を貼り合わせる工法を用いることが好ましい。この場合、層１２００には絶縁層８１ｈおよび金属層４０２ａ、４０３ａが設けられる。また、層１１００には絶縁層８１ｉおよび金属層４０２ｂ、４０３ｂが設けられる。
【０１７７】
金属層４０２ａ、４０３ａは絶縁層８１ｈに埋設された領域を有するように設けられ、金属層４０２ａはトランジスタ４１のソースまたはドレインの一方と電気的に接続される。また、金属層４０３ａは配線７１と電気的に接続される。金属層４０２ｂ、４０３ｂは絶縁層８１ｉに埋設された領域を有するように設けられ、金属層４０２ｂは光電変換素子ＰＤのｎ型領域６４０と電気的に接続される。また、金属層４０３ｂはｐ＋領域６５０を介してｐ＋領域６２０と電気的に接続される。
【０１７８】
図１２に示すように、金属層４０２ａおよび金属層４０２ｂと、金属層４０３ａおよび金属層４０３ｂとは、それぞれが直接接触する位置に設けられ、接続部４０２、４０３を有する構成とする。
【０１７９】
ここで、金属層４０２ａおよび金属層４０２ｂは主成分が同一の金属元素であることが好ましい。また、金属層４０３ａおよび金属層４０３ｂは主成分が同一の金属元素であることが好ましい。また、絶縁層８１ｈおよび絶縁層８１ｉは、同一の成分で構成されていることが好ましい。
【０１８０】
例えば、金属層４０２ａ、４０２ｂ、４０３ａ、４０３ｂには、Ｃｕ、Ａｌ、Ｓｎ、Ｚｎ、Ｗ、Ａｇ、ＰｔまたはＡｕなどを用いることができる。接合のしやすさから、好ましくはＣｕ、Ａｌ、Ｗ、またはＡｕを用いる。また、絶縁層８１ｈおよび絶縁層８１ｉには、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、窒化チタンなどを用いることができる。
【０１８１】
金属層４０２ａ、４０２ｂ、４０３ａ、４０３ｂのそれぞれに、上記に示す同一の金属材料を用い、絶縁層８１ｈおよび絶縁層８１ｉのそれぞれに、上記に示す同一の絶縁材料を用いることで、層１１００と層１２００で貼り合わせ工程を行うことができる。当該貼り合わせ工程によって、金属層４０２ａおよび金属層４０２ｂの電気的な接続、ならびに金属層４０３ａおよび金属層４０３ｂの電気的な接続を得ることができる。また、絶縁層８１ｈおよび絶縁層８１ｉの機械的な強度を有する接続を得ることができる。
【０１８２】
金属層同士の接合には、酸化膜や不純物の吸着層などをスパッタリングなどで除去し、清浄化および活性化した表面同士を接触させて接合する表面活性化接合法を用いることができる。または、温度と圧力を併用して表面同士を接合する拡散接合法などを用いることができる。どちらも原子レベルでの結合が起こるため、電気特性及び機械的強度が優れた接合を得ることができる。
【０１８３】
また、絶縁層同士の接合には、研磨などによって高い平坦性を得たのち、酸素プラズマ等で親水性処理をした表面同士を接触させて仮接合し、熱処理による脱水で本接合を行う親水性接合法などを用いることができる。親水性接合法も原子レベルでの結合が起こるため、機械的強度が優れた接合を得ることができる。
【０１８４】
層１１００と、層１２００を貼り合わせる場合、それぞれの接合面には絶縁層と金属層が混在するため、例えば、表面活性化接合法および親水性接合法を組み合わせて行えばよい。
【０１８５】
例えば、研磨後に表面を清浄化し、金属層の表面に酸化防止処理を行ったのちに親水性処理を行って接合する方法などを用いることができる。また、金属層の表面をＡｕなどの難酸化性金属とし、親水性処理を行ってもよい。なお、上述した方法以外の接合方法を用いてもよい。
【０１８６】
貼り合わせ法は、それぞれの層が有するデバイスが完成後に貼り合わせを行うため、それぞれのデバイスは最適な工程を用いて作製することができる。したがって、トランジスタおよび光電変換素子の電気特性および信頼性を高めることができる。
【０１８７】
また、本発明の一態様の撮像装置では、層１３００に画素回路とは異なる回路を設けることができる。当該回路としては、例えば、カラムドライバおよびロードライバなどの駆動回路、Ａ／Ｄコンバータなどのデータ変換回路、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）回路などのノイズ低減回路、および撮像装置全体の制御回路などがある。
【０１８８】
上記いずれかの回路に含まれるトランジスタ４６およびトランジスタ４７を図１３に示す。トランジスタ４６、４７は光電変換素子ＰＤと重なる領域に形成することができる。すなわち、上記回路は画素２０と重なる領域に形成される。なお、図１３では、トランジスタ４６をｐ−ｃｈ型、トランジスタ４７をｎ−ｃｈ型としたＣＭＯＳインバータを構成の例を示しているが、その他の回路構成であってもよい。
【０１８９】
また、図１４に示すように、トランジスタ４７は層１２００に設けたＯＳトランジスタであってもよい。図１４に示す構成では、トランジスタ４６とトランジスタ４７を互いに重なる領域に設けることができ、回路面積を小さくすることができる。また、画素回路が有するトランジスタ４３、４４をｐ−ｃｈ型で形成する場合は、単結晶シリコン基板６００に設けるトランジスタを全てｐ−ｃｈ型とすることもでき、ｎ−ｃｈ型のＳｉトランジスタを形成する工程を省くことができる。
【０１９０】
なお、図１３および図１４では、図１０（Ａ）に示す画素回路にトランジスタ４６、４７を付加する積層構成を示しているが、図１２に示す画素回路にトランジスタ４６、４７を付加することもできる。
【０１９１】
図１５（Ａ）は、本発明の一態様の撮像装置の回路構成を説明するブロック図である。当該撮像装置は、マトリクス状に配列された画素２０を有する画素アレイ２１と、画素アレイ２１の行を選択する機能を有する回路２２（ロードライバ）と、画素２０の出力信号に対して相関二重サンプリング処理を行うための回路２３（ＣＤＳ回路）と、回路２３から出力されたアナログデータをデジタルデータに変換する機能を有する回路２４（Ａ／Ｄ変換回路等）と、回路２４で変換されたデータを選択して読み出す機能を有する回路２５（カラムドライバ）と、を有する。なお、回路２３を設けない構成とすることもできる。また、回路２３乃至回路２５をまとめて回路３０とする。
【０１９２】
図１５（Ｂ）は画素アレイ２１の１つの列に接続される回路２３の回路図および回路２４のブロック図である。回路２３は、トランジスタ５１、トランジスタ５２、容量素子Ｃ３および容量素子Ｃ４を有する構成とすることができる。また、回路２４はコンパレータ回路２７およびカウンター回路２９を有する構成とすることができる。
【０１９３】
トランジスタ５３は電流源回路としての機能を有する。トランジスタ５３のソースまたはドレインの一方に配線９１（ＯＵＴ１）が電気的に接続され、ソースまたはドレインの他方には電源線が接続される。当該電源線は、例えば低電位電源線（ＶＳＳ）とすることができる。また、トランジスタ５３のゲートには、常時バイアス電圧が印加されている状態とする。
【０１９４】
回路２３において、トランジスタ５１のソースまたはドレインの一方はトランジスタ５２のソースまたはドレインの一方と電気的に接続される。トランジスタ５１のソースまたはドレインの一方は容量素子Ｃ３の一方の電極と電気的に接続される。トランジスタ５２のソースまたはドレインの他方は容量素子Ｃ４の一方の電極と電気的に接続される。トランジスタ５２のソースまたはドレインの他方は、配線９２（ＯＵＴ２）と電気的に接続される。トランジスタ５１のソースまたはドレインの他方は、例えば基準電位が供給される高電位電源線（ＣＤＳＶＤＤ）と電気的に接続される。容量素子Ｃ４の他方の電極は、例えば低電位電源線（ＣＤＳＶＳＳ）と電気的に接続される。
【０１９５】
なお、ソースまたはドレインの一方が配線９１（ＯＵＴ１）に電気的に接続され、ソースまたはドレインの他方が配線９２（ＯＵＴ２）に電気的に接続されたトランジスタ５４をオン状態とすることで、回路２３をバイパスすることができる。つまり、撮像装置の動作モードに従って、回路２３を必要としない動作を行うこともできる。
【０１９６】
また、本発明の一態様の撮像装置は、画素アレイ２１と、回路３０を有する回路部３５との積層構造とすることができる。例えば、図１６（Ａ）を画素アレイ２１の上面図、図１６（Ｂ１）、（Ｂ２）を回路部３５の上面図としたとき、図１６（Ｃ）の斜視図に示すような画素アレイ２１と回路部３５との積層構成とすることができる。当該構成とすることで、それぞれの要素に適したトランジスタを用いることができ、かつ撮像装置の面積を小さくすることができる。なお、図１６（Ｂ１）、（Ｂ２）における回路のレイアウトは一例であり、他のレイアウトであってもよい。また、回路部３５に制御回路２６を設ける構成を例示しているが、制御回路２６は回路部３５の外部に設けられていてもよい。
【０１９７】
図１６（Ｂ１）に示す回路２２および回路３０は２つに分割し、端部ではなく中央付近に配置する構成を示している。回路２２および回路３０が有するシフトレジスタ回路は、２つに分割した領域で独立して動作させてもよいし、一連のシフトレジスタ回路として動作させてもよい。
【０１９８】
図１６（Ｂ２）に示す回路２２および回路３０は、図１６（Ｂ１）と同様に２つに分割しているが、回路を斜めに配置した構成である。
【０１９９】
図１６（Ｂ１）、（Ｂ２）に示す構成とすることで、回路２２および回路３０を端部に設けるよりも画素２０と接続される各配線の負荷を小さくすることができる。また、当該各配線の負荷は均等ではないが、配線容量および配線抵抗が小さければ不均一は問題にならない。
【０２００】
回路２２および回路３０は、高速動作とＣＭＯＳ回路での構成を両立させるため、Ｓｉトランジスタを用いて作製することが好ましい。例えば、シリコン基板に回路部３５を形成することができる。また、画素アレイ２１は、ＯＳトランジスタを用いて作製することが好ましい。なお、回路２２および回路３０を構成する一部のトランジスタをＯＳトランジスタで形成してもよい。
【０２０１】
図１７（Ａ）は、撮像装置にカラーフィルタ等を付加した形態の一例の断面図である。当該断面図は、３画素分の画素回路を有する領域の一部を示している。光電変換素子ＰＤが形成される層１１００上には、絶縁層２５００が形成される。絶縁層２５００は可視光に対して透光性の高い酸化シリコン膜などを用いることができる。また、パッシベーション膜として窒化シリコン膜を積層する構成としてもよい。また、反射防止膜として、酸化ハフニウムなどの誘電体膜を積層する構成としてもよい。
【０２０２】
絶縁層２５００上には、遮光層２５１０が形成されてもよい。遮光層２５１０は、上部のカラーフィルタを通る光の混色を防止する機能を有する。遮光層２５１０には、アルミニウム、タングステンなどの金属層や当該金属層と反射防止膜としての機能を有する誘電体膜を積層する構成とすることができる。
【０２０３】
絶縁層２５００および遮光層２５１０上には平坦化膜として有機樹脂層２５２０を設ける構成とすることができる。また、画素別にカラーフィルタ２５３０（カラーフィルタ２５３０ａ、カラーフィルタ２５３０ｂ、カラーフィルタ２５３０ｃ）が形成される。例えば、カラーフィルタ２５３０ａ、カラーフィルタ２５３０ｂおよびカラーフィルタ２５３０ｃに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などの色を割り当てることにより、カラー画像を得ることができる。
【０２０４】
カラーフィルタ２５３０上には、透光性を有する絶縁層２５６０などを設けることができる。
【０２０５】
また、図１７（Ｂ）に示すように、カラーフィルタ２５３０の代わりに光学変換層２５５０を用いてもよい。このような構成とすることで、様々な波長領域における画像が得られる撮像装置とすることができる。
【０２０６】
例えば、光学変換層２５５０に可視光線の波長以下の光を遮るフィルタを用いれば赤外線撮像装置とすることができる。また、光学変換層２５５０に近赤外線の波長以下の光を遮るフィルタを用いれば遠赤外線撮像装置とすることができる。また、光学変換層２５５０に可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができる。
【０２０７】
また、光学変換層２５５０にシンチレータを用いれば、Ｘ線撮像装置などに用いる、放射線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等の放射線がシンチレータに入射されると、フォトルミネッセンス現象により可視光線や紫外光線などの光（蛍光）に変換される。そして、当該光を光電変換素子ＰＤで検知することにより画像データを取得する。また、放射線検出器などに当該構成の撮像装置を用いてもよい。
【０２０８】
シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収して可視光や紫外光を発する物質を含む。例えば、Ｇｄ２Ｏ２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ２、ＢａＦ２、ＣｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯを樹脂やセラミクスに分散させたものを用いることができる。
【０２０９】
セレン系材料を用いた光電変換素子ＰＤにおいては、Ｘ線等の放射線を電荷に直接変換することができるため、シンチレータを不要とする構成とすることもできる。
【０２１０】
また、図１７（Ｃ）に示すように、カラーフィルタ２５３０ａ、カラーフィルタ２５３０ｂおよびカラーフィルタ２５３０ｃ上にマイクロレンズアレイ２５４０を設けてもよい。マイクロレンズアレイ２５４０が有する個々のレンズを通る光が直下のカラーフィルタを通り、光電変換素子ＰＤに照射されるようになる。また、図１７（Ｂ）に示す光学変換層２５５０上にマイクロレンズアレイ２５４０を設けてもよい。
【０２１１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２１２】
（実施の形態４）
本実施の形態においては、実施の形態１で説明した表示装置２００に用いることができる表示パネルの一例について説明する。例えば、表示装置２００が有する個々の表示領域に以下に説明する表示パネルを用いることができる。
【０２１３】
図１８は、表示パネルの一例を示す上面図である。図１８に示す表示パネル７００は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライバ回路部７０４およびゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回路部７０４、およびゲートドライバ回路部７０６を囲むように配置されるシール材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すなわち、画素部７０２、ソースドライバ回路部７０４、およびゲートドライバ回路部７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、図１８には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。
【０２１４】
また、表示パネル７００は、第１の基板７０１上のシール材７１２によって囲まれている領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、およびゲートドライバ回路部７０６と、それぞれ電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部７０４およびゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６およびＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６およびＦＰＣ端子部７０８に与えられる。
【０２１５】
また、表示パネル７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示パネル７００としては、ソースドライバ回路部７０４およびゲートドライバ回路部７０６を画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に実装する構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができる。
【０２１６】
また、表示パネル７００が有する画素部７０２、ソースドライバ回路部７０４およびゲートドライバ回路部７０６は、複数のトランジスタを有しており、本発明の一態様の半導体装置であるトランジスタを適用することができる。
【０２１７】
また、表示パネル７００は、様々な素子を有することが出来る。該素子の一例としては、例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子など）、圧電セラミックディスプレイなどが挙げられる。
【０２１８】
また、ＥＬ素子を用いた表示パネルの一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示パネルの一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示パネルの一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク素子または電気泳動素子を用いた表示パネルの一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
【０２１９】
なお、表示パネル７００における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示パネルに限定されるものではなく、モノクロ表示の表示パネルに適用することもできる。
【０２２０】
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光（Ｗ）を用いて表示パネルをフルカラー表示させるために、着色層（カラーフィルタともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
【０２２１】
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
【０２２２】
本実施の形態においては、表示素子として液晶素子またはＥＬ素子を用いる構成について、図１９および図２０を用いて説明する。なお、図１９は、図１８に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図２０は、図１８に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成である。
【０２２３】
まず、図１９および図２０に示す共通部分について最初に説明し、次に異なる部分について以下説明する。
【０２２４】
＜表示パネルの共通部分に関する説明＞
図１９および図２０に示す表示パネル７００は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を有する。
【０２２５】
トランジスタ７５０およびトランジスタ７５２の構成は一例であり、他の実施の形態で説明する他のトランジスタを用いてもよい。
【０２２６】
本実施の形態で説明する表示パネルに用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有するＯＳトランジスタである。該トランジスタは、オフ電流を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、再書き込み動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
【０２２７】
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示パネル７００に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いない構成とすることもできるため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
【０２２８】
容量素子７９０は、トランジスタ７５０が有する酸化物半導体膜と、同一の酸化物半導体膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜と、同一の導電膜を加工する工程を経て形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ７５０が有する第３の絶縁膜及び第４の絶縁膜と、同一の絶縁膜を形成する工程を経て形成される絶縁膜が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体として機能する絶縁膜が挟持された積層型の構造である。
【０２２９】
また、図１９および図２０において、トランジスタ７５０、トランジスタ７５２および容量素子７９０上に平坦化絶縁膜７７０が設けられている。
【０２３０】
平坦化絶縁膜７７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜７７０を形成してもよい。また、平坦化絶縁膜７７０を設けない構成としてもよい。
【０２３１】
また、図１９および図２０においては、画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２と、をトップゲート型のトランジスタを用いる構成について例示したが、これに限定されない。例えば、画素部７０２と、ソースドライバ回路部７０４の両者にボトムゲート型のトランジスタを用いてもよい。または、トップゲート型のトランジスタと、ボトムゲート型のトランジスタとを組み合わせて用いてもよい。なお、上記のソースドライバ回路部７０４を、ゲートドライバ回路部と読み替えてもよい。
【０２３２】
また、信号線７１０は、トランジスタ７５０、７５２のソース電極およびドレイン電極として機能する導電膜と同じ工程を経て形成される。なお、信号線７１０は、トランジスタ７５０、７５２のソース電極およびドレイン電極と異なる工程を経て形成された導電膜、例えば、ゲート電極として機能する酸化物半導体膜と同じ工程を経て形成される酸化物半導体膜を用いてもよい。信号線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
【０２３３】
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０およびＦＰＣ７１６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極およびドレイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
【０２３４】
また、第１の基板７０１および第２の基板７０５としては、例えばガラス基板を用いることができる。また、第１の基板７０１および第２の基板７０５として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
【０２３５】
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていても良い。
【０２３６】
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、カラーフィルタとして機能する着色膜７３６と、遮光膜７３８および着色膜７３６に接する絶縁膜７３４が設けられる。
【０２３７】
＜液晶素子を用いる表示パネルの構成例＞
図１９に示す表示パネル７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜７７２、導電膜７７４および液晶層７７６を有する。導電膜７７４は、第２の基板７０５側に設けられ、対向電極としての機能を有する。図１９に示す表示パネル７００は、導電膜７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
【０２３８】
また、導電膜７７２は、トランジスタ７５０が有するソース電極およびドレイン電極として機能する導電膜に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。また、導電膜７７２は、反射電極としての機能を有する。図１９に示す表示パネル７００は、外光を利用し導電膜７７２で光を反射して着色膜７３６を介して表示する、所謂反射型のカラー液晶表示パネルである。
【０２３９】
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。本実施の形態においては、導電膜７７２として、可視光において、反射性のある導電膜を用いる。
【０２４０】
また、図１９に示す表示パネル７００においては、画素部７０２の平坦化絶縁膜７７０の一部に凹凸が設けられている。該凹凸は、例えば、平坦化絶縁膜７７０を樹脂膜で形成し、該樹脂膜の表面に凹凸を設けることで形成することができる。また、反射電極として機能する導電膜７７２は、上記凹凸に沿って形成される。したがって、外光が導電膜７７２に入射した場合において、導電膜７７２の表面で光を乱反射することが可能となり、視認性を向上させることができる。
【０２４１】
なお、図１９に示す表示パネル７００は、反射型のカラー液晶表示パネルについて例示したが、これに限定されない。例えば、導電膜７７２を可視光において、透光性のある導電膜を用いることで透過型のカラー液晶表示パネルとしてもよい。透過型のカラー液晶表示パネルの場合、平坦化絶縁膜７７０に設けられる凹凸については、設けない構成としてもよい。
【０２４２】
なお、図１９において図示しないが、導電膜７７２、７７４の液晶層７７６と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図１９において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０２４３】
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０２４４】
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示パネルの不良や破損を軽減することができる。また、ブルー相を示す液晶材料は、視野角依存性が小さい。
【０２４５】
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０２４６】
また、ノーマリーブラック型の液晶表示パネル、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示パネルとしてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
【０２４７】
＜発光素子を用いる表示パネルの構成例＞
図２０に示す表示パネル７００は、発光素子７８２を有する。発光素子７８２は、導電膜７８４、ＥＬ層７８６、及び導電膜７８８を有する。図２０に示す表示パネル７００は、発光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができる。なお、ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。
【０２４８】
有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用いてもよい。または、カドミウム（Ｃｄ）、セレン（Ｓｅ）、亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子ドット材料を用いてもよい。
【０２４９】
また、導電膜７８４は、トランジスタ７５０が有するソース電極およびドレイン電極として機能する導電膜に接続される。導電膜７８４は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。導電膜７８４としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。
【０２５０】
また、図２０に示す表示パネル７００には、平坦化絶縁膜７７０および導電膜７８４上に絶縁膜７３０が設けられる。絶縁膜７３０は、導電膜７８４の一部を覆う。なお、発光素子７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、ＥＬ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について例示するが、これに限定されない。例えば、導電膜７８４側に光を射出するボトムエミッション構造や、導電膜７８４および導電膜７８８の双方に光を射出するデュアルエミッション構造にも適用することができる。
【０２５１】
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重なる位置に、引き回し配線部７１１およびソースドライバ回路部７０４に遮光膜７３８が設けられている。また、着色膜７３６および遮光膜７３８は、絶縁膜７３４で覆われている。また、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図２０に示す表示パネル７００においては、着色膜７３６を設ける構成について例示したが、これに限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
【０２５２】
図２１（Ａ）に本発明の一態様に用いることのできる表示パネルのブロック図の一例を示す。当該表示パネルは、表示素子の画素を有する領域（以下、画素部５０２という）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
【０２５３】
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回路部５０４の一部、または全部は、ＣＯＧやＴＣＰ（ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ）によって、実装することができる。
【０２５４】
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
【０２５５】
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０４ａは、別の信号を供給することも可能である。
【０２５６】
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも可能である。
【０２５７】
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
【０２５８】
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ５０４ａによりデータ信号のデータの書き込みおよび保持が制御される。例えば、ｍ行ｎ列目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
【０２５９】
図２１（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することができる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
【０２６０】
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
【０２６１】
図２１（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ  Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成とすることもできる。
【０２６２】
また、図２１（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂによって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としても良い。
【０２６３】
また、図２１（Ａ）に示す複数の画素回路５０１は、例えば、図２１（Ｂ）に示す構成とすることができる。
【０２６４】
図２１（Ｂ）に示す画素回路５０１は、液晶素子５３０と、トランジスタ５１０と、容量素子５２０と、を有する。ここで、トランジスタ５１０はＯＳトランジスタであることが好ましい。
【０２６５】
液晶素子５３０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５３０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５３０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５３０の一対の電極の一方に異なる電位を与えてもよい。
【０２６６】
ｍ行ｎ列目の画素回路５０１において、トランジスタ５１０のソース電極またはドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５３０の一対の電極の他方に電気的に接続される。また、トランジスタ５１０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ５１０は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
【０２６７】
容量素子５２０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子５３０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。容量素子５２０は、書き込まれたデータを保持する保持容量としての機能を有する。
【０２６８】
例えば、図２１（Ｂ）の画素回路５０１を有する表示装置では、例えば、図２１（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５０をオン状態にしてデータ信号のデータを書き込む。
【０２６９】
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
【０２７０】
また、図２１（Ａ）に示す複数の画素回路５０１は、例えば、図２１（Ｃ）に示す構成とすることができる。
【０２７１】
また、図２１（Ｃ）に示す画素回路５０１は、トランジスタ５１２、５１４と、容量素子５２２と、発光素子５３２と、を有する。トランジスタ５１２およびトランジスタ５１４のいずれか一方または双方はＯＳトランジスタであることが好ましい。
【０２７２】
トランジスタ５１２のソース電極およびドレイン電極の一方は、データ信号が与えられる配線（以下、データ線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５１２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的に接続される。
【０２７３】
トランジスタ５１２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
【０２７４】
容量素子５２２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ５１２のソース電極及びドレイン電極の他方に電気的に接続される。
【０２７５】
容量素子５２２は、書き込まれたデータを保持する保持容量としての機能を有する。
【０２７６】
トランジスタ５１４のソース電極およびドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ５１４のゲート電極は、トランジスタ５１２のソース電極およびドレイン電極の他方に電気的に接続される。
【０２７７】
発光素子５３２のアノードおよびカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ５１４のソース電極およびドレイン電極の他方に電気的に接続される。
【０２７８】
発光素子５３２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子５３２としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
【０２７９】
なお、電位供給線ＶＬ＿ａおよび電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
【０２８０】
図２１（Ｃ）の画素回路５０１を有する表示パネルでは、例えば、図２１（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５１２をオン状態にしてデータ信号のデータを書き込む。
【０２８１】
データが書き込まれた画素回路５０１は、トランジスタ５１２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
【０２８２】
また、図２２（Ａ）、（Ｂ）は、実施の形態１で説明した複数の表示パネルを有する表示装置２００の一例である。なお、図２２（Ａ）は、複数の表示パネルが巻き取られた形態の斜視図であり、図２２（Ｂ）は、複数の表示パネルが展開された状態の斜視図である。
【０２８３】
図２２（Ａ）、（Ｂ）に示す表示装置２００は、複数の表示パネル９５０１と、軸部９５１１と、軸受部９５１２と、を有する。また、複数の表示パネル９５０１は、表示領域９５０２と、透光性を有する領域９５０３と、を有する。
【０２８４】
また、複数の表示パネル９５０１は、可撓性を有する。また、隣接する２つの表示パネル９５０１は、それらの一部が互いに重なるように設けられる。例えば、隣接する２つの表示パネル９５０１の透光性を有する領域９５０３を重ね合わせることができる。複数の表示パネル９５０１を用いることで、大画面の表示装置とすることができる。また、使用状況に応じて、表示パネル９５０１を巻き取ることが可能であるため、汎用性に優れた表示装置とすることができる。
【０２８５】
また、図２２（Ａ）、（Ｂ）においては、表示領域９５０２が隣接する表示パネル９５０１で離間する状態を図示しているが、隣接する表示パネル９５０１の表示領域９５０２を隙間なく重ねあわせることで、見かけ上表示領域９５０２が連続した形態とすることが好ましい。
【０２８６】
表示パネル９５０１は可撓性を有することから、表示領域９５０２が有する表示素子は、有機ＥＬ素子であることが好ましい。
【０２８７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２８８】
（実施の形態５）
本実施の形態では、本発明の一態様の表示装置で行うことができる動作モードについて図２３（Ａ）乃至（Ｃ）を用いて説明する。
【０２８９】
以下では、通常のフレーム周波数（代表的には６０Ｈｚ以上２４０Ｈｚ以下）で動作する通常動作モード（Ｎｏｒｍａｌ  ｍｏｄｅ）と、低速のフレーム周波数で動作するアイドリングストップ（ＩＤＳ）駆動モードと、を例示して説明する。アイドリングストップ駆動は、実施の形態１で説明した画像の書き換えの頻度を極めて少なくする動作に用いられる。
【０２９０】
ＩＤＳ駆動モードとは、画像データの書き込み処理を実行した後、画像データの書き換えを停止する駆動方法のことをいう。一旦画像データの書き込みをして、その後、次の画像データの書き込みまでの間隔を延ばすことで、その間の画像データの書き込みに要する分の消費電力を削減することができる。ＩＤＳ駆動モードは、例えば、通常動作モードの１／１００乃至１／１０程度のフレーム周波数とすることができる。静止画は、連続するフレーム間でビデオ信号が同じである。よって、ＩＤＳ駆動モードは、静止画を表示する場合に特に有効である。ＩＤＳ駆動を用いて画像を表示させることで、消費電力が低減されるとともに、画面のちらつき（フリッカー）が抑制され、眼精疲労も低減できる。
【０２９１】
図２３（Ａ）乃至（Ｃ）は、画素回路、および通常駆動モードとＩＤＳ駆動モードを説明するタイミングチャートである。なお、図２３（Ａ）では、第１の表示素子５９１（ここでは液晶素子）と、第１の表示素子５９１に電気的に接続される画素回路５９６と、を示している。また、図２３（Ａ）に示す画素回路５９６では、信号線ＳＬと、ゲート線ＧＬと、信号線ＳＬおよびゲート線ＧＬに接続されたトランジスタＭ１と、トランジスタＭ１に接続される容量素子ＣｓＬＣとを示している。
【０２９２】
トランジスタＭ１は、データＤ１のリークパスと成り得る。よって、トランジスタＭ１のオフ電流は小さいほど好ましい。トランジスタＭ１としては、ＯＳトランジスタを用いることが好ましい。ＯＳトランジスタは、多結晶シリコンなどを用いたトランジスタよりも非導通状態時のリーク電流（オフ電流）が極めて低い特徴を有する。トランジスタＭ１にＯＳトランジスタを用いることで容量素子ＣｓＬＣに供給された電荷を長期間保持することができる。
【０２９３】
なお、図２３（Ａ）に示す回路図において、液晶素子ＬＣはデータＤ１のリークパスとなる。したがって、適切にＩＤＳ駆動を行うには、液晶素子ＬＣの抵抗率を１．０×１０１４Ω・ｃｍ以上とすることが好ましい。
【０２９４】
なお、上記ＯＳトランジスタのチャネル領域には、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｚｎ酸化物などを好適に用いることができる。また、上記Ｉｎ−Ｇａ−Ｚｎ酸化物としては、代表的には、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍の組成を用いることができる。
【０２９５】
図２３（Ｂ）は、通常駆動モードでの信号線ＳＬおよびゲート線ＧＬにそれぞれ与える信号の波形を示すタイミングチャートである。通常駆動モードでは通常のフレーム周波数（例えば６０Ｈｚ）で動作する。１フレーム期間を期間Ｔ１からＴ３までで表すと、各フレーム期間でゲート線ＧＬに走査信号を与え、信号線ＳＬからデータＤ１を容量素子ＣｓＬＣに書き込む動作を行う。この動作は、期間Ｔ１からＴ３までで同じデータＤ１を書き込む場合、または異なるデータを書き込む場合でも同じである。
【０２９６】
一方、図２３（Ｃ）は、ＩＤＳ駆動モードでの信号線ＳＬおよびゲート線ＧＬに、それぞれ与える信号の波形を示すタイミングチャートである。ＩＤＳ駆動では低速のフレーム周波数（例えば１Ｈｚ）で動作する。１フレーム期間を期間Ｔ１で表し、その中でデータの書き込み期間を期間ＴＷ、データの保持期間を期間ＴＲＥＴで表す。ＩＤＳ駆動モードは、期間ＴＷでゲート線ＧＬに走査信号を与え、信号線ＳＬのデータＤ１を書き込み、期間ＴＲＥＴでゲート線ＧＬをローレベルの電圧に固定し、トランジスタＭ１を非導通状態として一旦書き込んだデータＤ１を保持させる動作を行う。なお、低速のフレーム周波数としては、例えば、０．１Ｈｚ以上６０Ｈｚ未満とすればよい。
【０２９７】
なお、図２３（Ａ）乃至（Ｃ）では液晶素子ＬＣを用いた例を示したが、有機ＥＬ素子などの発光素子を用いても、同様にアイドリングストップ駆動は可能である。
【０２９８】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０２９９】
（実施の形態６）
本実施の形態では、イメージセンサチップを収めたパッケージおよびカメラモジュールの一例について説明する。当該イメージセンサチップには、本発明の一態様の撮像装置の構成を用いることができる。
【０３００】
図２４（Ａ）は、イメージセンサチップを収めたパッケージの上面側の外観斜視図である。当該パッケージは、イメージセンサチップ８５０を固定するパッケージ基板８１０、カバーガラス８２０および両者を接着する接着剤８３０等を有する。
【０３０１】
図２４（Ｂ）は、当該パッケージの下面側の外観斜視図である。パッケージの下面には、半田ボールをバンプ８４０としたＢＧＡ（Ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ）の構成を有する。なお、ＢＧＡに限らず、ＬＧＡ（Ｌａｎｄ  ｇｒｉｄ  ａｒｒａｙ）やＰＧＡ（Ｐｉｎ  Ｇｒｉｄ  Ａｒｒａｙ）などであってもよい。
【０３０２】
図２４（Ｃ）は、カバーガラス８２０および接着剤８３０の一部を省いて図示したパッケージの斜視図であり、図２４（Ｄ）は、当該パッケージの断面図である。パッケージ基板８１０上には電極パッド８６０が形成され、電極パッド８６０およびバンプ８４０はスルーホール８８０およびランド８８５を介して電気的に接続されている。電極パッド８６０は、イメージセンサチップ８５０が有する電極とワイヤ８７０によって電気的に接続されている。
【０３０３】
また、図２５（Ａ）は、イメージセンサチップをレンズ一体型のパッケージに収めたカメラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサチップ８５１を固定するパッケージ基板８１１、レンズカバー８２１、およびレンズ８３５等を有する。また、パッケージ基板８１１およびイメージセンサチップ８５１の間には撮像装置の駆動回路および信号変換回路などの機能を有するＩＣチップ８９０も設けられており、ＳｉＰ（Ｓｙｓｔｅｍ  ｉｎ  ｐａｃｋａｇｅ）としての構成を有している。
【０３０４】
図２５（Ｂ）は、当該カメラモジュールの下面側の外観斜視図である。パッケージ基板８１１の下面および４側面には、実装用のランド８４１が設けられるＱＦＮ（Ｑｕａｄ  ｆｌａｔ  ｎｏ−  ｌｅａｄ  ｐａｃｋａｇｅ）の構成を有する。なお、当該構成は一例であり、ＱＦＰ（Ｑｕａｄ  ｆｌａｔ  ｐａｃｋａｇｅ）や前述したＢＧＡ等であってもよい。
【０３０５】
図２５（Ｃ）は、レンズカバー８２１およびレンズ８３５の一部を省いて図示したモジュールの斜視図であり、図２５（Ｄ）は、当該カメラモジュールの断面図である。ランド８４１の一部は電極パッド８６１として利用され、電極パッド８６１はイメージセンサチップ８５１およびＩＣチップ８９０が有する電極とワイヤ８７１によって電気的に接続されている。
【０３０６】
イメージセンサチップを上述したような形態のパッケージに収めることでプリント基板等への実装が容易になり、イメージセンサチップを様々な半導体装置、電子機器に組み込むことができる。
【０３０７】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０３０８】
（実施の形態７）
本発明の一態様に係る撮像装置、表示装置および両者を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２６に示す。
【０３０９】
図２６（Ａ）は監視カメラであり、筐体９５１、レンズ９５２、支持部９５３等を有する。当該監視カメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。なお、監視カメラとは慣用的な名称であり、用途を限定するものではない。例えば監視カメラとしての機能を有する機器はカメラ、またはビデオカメラとも呼ばれる。
【０３１０】
図２６（Ｂ）はビデオカメラであり、第１筐体９７１、第２筐体９７２、表示部９７３、操作キー９７４、レンズ９７５、接続部９７６等を有する。操作キー９７４およびレンズ９７５は第１筐体９７１に設けられており、表示部９７３は第２筐体９７２に設けられている。当該ビデオカメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
【０３１１】
図２６（Ｃ）はデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９６３、発光部９６７、レンズ９６５等を有する。当該デジタルカメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
【０３１２】
図２６（Ｄ）は腕時計型の情報端末であり、筐体９３１、表示部９３２、リストバンド９３３、操作用のボタン９３５、竜頭９３６、カメラ９３９等を有する。表示部９３２はタッチパネルとなっていてもよい。当該情報端末における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
【０３１３】
図２６（Ｅ）は図１（Ａ）に示す本発明の一態様の画像表示システムの具体的な構成の一例であり、実施の形態１に示した複数の表示領域を有する表示装置２００、実施の形態１乃至３で説明した画素を有する撮像装置を具備したカメラ９８２、アンテナ９８５と接続された送信機９８３、アンテナ９８６と接続された受信機９８４を有する。カメラ９８２は送信機９８３とケーブルで接続され、画像データは無線で受信機９８４に送信される。受信機９８４は表示装置２００と接続され、受信した画像データを表示装置２００に表示させることができる。
【０３１４】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【符号の説明】
【０３１５】
２０    画素
２１    画素アレイ
２１ａ    画素アレイ
２１ｐ    画素アレイ
２２    回路
２３    回路
２４    回路
２５    回路
２６    制御回路
２７    コンパレータ回路
２９    カウンター回路
３０    回路
３２    画素アレイ
３５    回路部
３５ａ    回路部
３５ｐ    回路部
３６    回路部
４１    トランジスタ
４２    トランジスタ
４３    トランジスタ
４４    トランジスタ
４５    トランジスタ
４６    トランジスタ
４７    トランジスタ
５１    トランジスタ
５２    トランジスタ
５３    トランジスタ
５４    トランジスタ
６１    配線
６２    配線
６３    配線
６５    配線
７１    配線
７２    配線
７３    配線
７４    配線
７５    配線
７９    配線
８０ａ    絶縁層
８０ｂ    絶縁層
８１ａ    絶縁層
８１ｈ    絶縁層
８１ｉ    絶縁層
８２    導電体
８３    絶縁層
８４    導電層
８５    導電層
９１    配線
９２    配線
１００    撮像装置
１０１    センサ部
１０２    エンコード装置
１０５    デコード装置
１１１    画素ブロック
１１２    画素ブロック
１１３    画素ブロック
１１４    画素ブロック
１２１    画素ブロック
１２２    画素ブロック
１２３    画素ブロック
１２４    画素ブロック
１３１    画素ブロック
１３２    画素ブロック
１３３    画素ブロック
１３４    画素ブロック
１４１    画素ブロック
１４２    画素ブロック
１４３    画素ブロック
１４４    画素ブロック
１５０    中継器
２００    表示装置
２０１    表示部
２０２    再生装置
２０３    デコード装置
２１１    表示領域
２１２    表示領域
２１３    表示領域
２１４    表示領域
２２１    表示領域
２２２    表示領域
２２３    表示領域
２２４    表示領域
２３１    表示領域
２３２    表示領域
２３３    表示領域
２３４    表示領域
２４１    表示領域
２４２    表示領域
２４３    表示領域
２４４    表示領域
３０１    信号
３０２    信号
３０３    ブロック分割部
３０４    ブロック分割部
３０５    周波数変換部
３０６    量子化部
３０７    符号化部
３０８    逆量子化部
３０９    逆周波数変換部
３１０    画面内予測部
３１１    補償予測部
３１２    信号
３１３    制御部
３１４    データ
３２１    復号化部
３２２    逆量子化部
３２３    再構成部
３２４    画面内予測部
３２５    補償予測部
３３１    ブロック再構成部
３３２    ブロック再構成部
３５１    伝送線
３５２    電磁波
４０２    接続部
４０２ａ    金属層
４０２ｂ    金属層
４０３    接続部
４０３ａ    金属層
４０３ｂ    金属層
５０１    画素回路
５０２    画素部
５０４    駆動回路部
５０４ａ    ゲートドライバ
５０４ｂ    ソースドライバ
５０６    保護回路
５０７    端子部
５１０    トランジスタ
５１２    トランジスタ
５１４    トランジスタ
５２０    容量素子
５２２    容量素子
５３０    液晶素子
５３２    発光素子
５５０    トランジスタ
５５４    トランジスタ
５６１    光電変換層
５６２    透光性導電層
５６６    電極
５６７    隔壁
５７１    配線
５７２    発光素子
５９１    表示素子
５９６    画素回路
６００    単結晶シリコン基板
６２０    ｐ＋領域
６３０    ｐ−領域
６４０    ｎ型領域
６５０    ｐ＋領域
６６０    活性層
７００    表示パネル
７０１    基板
７０２    画素部
７０４    ソースドライバ回路部
７０５    基板
７０６    ゲートドライバ回路部
７０８    ＦＰＣ端子部
７１０    信号線
７１１    配線部
７１２    シール材
７１６    ＦＰＣ
７３０    絶縁膜
７３２    封止膜
７３４    絶縁膜
７３６    着色膜
７３８    遮光膜
７５０    トランジスタ
７５２    トランジスタ
７６０    接続電極
７７０    平坦化絶縁膜
７７２    導電膜
７７４    導電膜
７７５    液晶素子
７７６    液晶層
７７８    構造体
７８０    異方性導電膜
７８２    発光素子
７８４    導電膜
７８６    ＥＬ層
７８８    導電膜
７９０    容量素子
８１０    パッケージ基板
８１１    パッケージ基板
８２０    カバーガラス
８２１    レンズカバー
８３０    接着剤
８３５    レンズ
８４０    バンプ
８４１    ランド
８５０    イメージセンサチップ
８５１    イメージセンサチップ
８６０    電極パッド
８６１    電極パッド
８７０    ワイヤ
８７１    ワイヤ
８８０    スルーホール
８８５    ランド
８９０    ＩＣチップ
９３１    筐体
９３２    表示部
９３３    リストバンド
９３５    ボタン
９３６    竜頭
９３９    カメラ
９５１    筐体
９５２    レンズ
９５３    支持部
９６１    筐体
９６２    シャッターボタン
９６３    マイク
９６５    レンズ
９６７    発光部
９７１    筐体
９７２    筐体
９７３    表示部
９７４    操作キー
９７５    レンズ
９７６    接続部
９８２    カメラ
９８３    送信機
９８４    受信機
９８５    アンテナ
９８６    アンテナ
１１００    層
１２００    層
１３００    層
２５００    絶縁層
２５１０    遮光層
２５２０    有機樹脂層
２５３０    カラーフィルタ
２５３０ａ    カラーフィルタ
２５３０ｂ    カラーフィルタ
２５３０ｃ    カラーフィルタ
２５４０    マイクロレンズアレイ
２５５０    光学変換層
２５６０    絶縁層
９５０１    表示パネル
９５０２    表示領域
９５０３    領域
９５１１    軸部
９５１２    軸受部
【図１】
2018136491.tif 000003
【図２】
2018136491.tif 000004
【図３】
2018136491.tif 000005
【図４】
2018136491.tif 000006
【図５】
2018136491.tif 000007
【図６】
2018136491.tif 000008
【図７】
2018136491.tif 000009
【図８】
2018136491.tif 000010
【図９】
2018136491.tif 000011
【図１０】
2018136491.tif 000012
【図１１】
2018136491.tif 000013
【図１２】
2018136491.tif 000014
【図１３】
2018136491.tif 000015
【図１４】
2018136491.tif 000016
【図１５】
2018136491.tif 000017
【図１６】
2018136491.tif 000018
【図１７】
2018136491.tif 000019
【図１８】
2018136491.tif 000020
【図１９】
2018136491.tif 000021
【図２０】
2018136491.tif 000022
【図２１】
2018136491.tif 000023
【図２２】
2018136491.tif 000024
【図２３】
2018136491.tif 000025
【図２４】
2018136491.tif 000026
【図２５】
2018136491.tif 000027
【図２６】
2018136491.tif 000028