(57)【要約】【課題】信号の歪み、雑音等を軽減して高速動作を可能にするメモリーバス構造を提供する。【解決手段】コントローラとメモリーデバイスとの電気絶縁を達成する光リンクを開示する。光リンクは電気的な相互接続よりも雑音への耐性を増加させて、電力を消費するＩ／Ｏバッファなしに、メモリーデバイスを、慣例の電気的方式よりも距離をおいて配置することを可能にする。
2005502127.tif 000002
【特許請求の範囲】
【請求項１】
メモリーコントローラと；
少なくとも１つのメモリーデバイスと；
前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間に接続した光路を具えて、前記光路が、前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間で、光学的にデータを伝送することを特徴とするメモリーシステム。
【請求項２】
前記メモリーコントローラが、前記光路を通して前記少なくとも１つのメモリーデバイスにデータを送信することを特徴とする請求項１に記載のメモリーシステム。
【請求項３】
前記メモリーコントローラが、前記光路を通して前記少なくとも１つのメモリーデバイスからデータを受信することを特徴とする請求項１に記載のメモリーシステム。
【請求項４】
前記データが、読出しデータ及び書込みデータの少なくとも一方を含むことを特徴とする請求項１に記載のメモリーシステム。
【請求項５】
前記データが、前記メモリーコントローラから前記少なくとも１つのメモリーデバイスに送信するアドレスデータを含むことを特徴とする請求項１に記載のメモリーシステム。
【請求項６】
前記データが、前記メモリーコントローラから前記少なくとも１つのメモリーデバイスに送信するコマンドデータを含むことを特徴とする請求項１に記載のメモリーシステム。
【請求項７】
前記データがクロック信号を含むことを特徴とする請求項１に記載のメモリーシステム。
【請求項８】
前記データが制御データを含むことを特徴とする請求項１に記載のメモリーシステム。
【請求項９】
前記光路が、多重化した複数の光チャンネルから成り、前記データを前記多重化した光チャンネル上で伝送することを特徴とする請求項１に記載のメモリーシステム。
【請求項１０】
さらに、前記メモリーコントローラからの電気信号出力を、前記光路上での伝送用の光信号に変換する電気−光変換器を具えていることを特徴とする請求項１に記載のメモリーシステム。
【請求項１１】
前記電気−光変換器が波長を調整可能であることを特徴とする請求項１０に記載のメモリーシステム。
【請求項１２】
さらに、前記光路上の光信号を電気信号に変換して、該電気信号を前記メモリーコントローラに送信する電気−光変換器を具えていることを特徴とする請求項１０に記載のメモリーシステム。
【請求項１３】
さらに、前記少なくとも１つのメモリーデバイスからの電気信号出力を、前記光路上での伝送用の光信号に変換する電気−光変換器を具えていることを特徴とする請求項１に記載のメモリーシステム。
【請求項１４】
さらに、前記光路上の光信号を電気信号に変換して、該電気信号を前記少なくとも１つのメモリーデバイスに送信する電気−光変換器を具えていることを特徴とする請求項１に記載のメモリーシステム。
【請求項１５】
さらに、
前記メモリーコントローラに関連し、前記複数の光チャンネルを多重化するマルチプレクサと、
前記少なくとも１つのメモリーデバイスに関連し、前記多重化した光チャンネルを多重分離するデマルチプレクサと
を具えていることを特徴とする請求項９に記載のメモリーシステム。
【請求項１６】
さらに、
前記少なくとも１つのメモリーデバイスに関連し、複数の光チャンネルを多重化して、前記多重化した光チャンネルを前記光路に供給するマルチプレクサと、
前記メモリーコントローラに関連し、前記多重化した光チャンネルを多重分離するデマルチプレクサと
を具えていることを特徴とする請求項９に記載のメモリーシステム。
【請求項１７】
さらに、前記光路の各側に配置した光多重器と光多重分離器とを具えていることを特徴とする請求項９に記載のメモリーシステム。
【請求項１８】
前記データが、少なくとも読出しデータ及び書込みデータを含むことを特徴とする請求項１７に記載のメモリーシステム。
【請求項１９】
前記データがコマンドデータを含むことを特徴とする請求項１７に記載のメモリーシステム。
【請求項２０】
前記データがアドレスデータを含むことを特徴とする請求項１７に記載のメモリーシステム。
【請求項２１】
前記データがクロック信号を含むことを特徴とする請求項１７に記載のメモリーシステム。
【請求項２２】
前記データが制御データを含むことを特徴とする請求項１７に記載のメモリーシステム。
【請求項２３】
さらに、前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間に接続され、前記メモリーコントローラと前記メモリーデバイスとの間でデータを伝送する電気的径路を具えていることを特徴とする請求項１７に記載のメモリーシステム。
【請求項２４】
前記少なくとも１つのメモリーデバイスをメモリーモジュール上に配置したことを特徴とする請求項１に記載のメモリーシステム。
【請求項２５】
さらに、前記光路に接続するためのコネクタを有する光カプラを、前記メモリーモジュール上に具えていることを特徴とする請求項２４に記載のメモリーシステム。
【請求項２６】
さらに、前記メモリーコントローラに接続され、前記光路上の光信号に関する波長情報を前記メモリーコントローラに提供する波長検出機構を具えていることを特徴とする請求項１１に記載のメモリーシステム。
【請求項２７】
前記波長検出機構を、前記光路の前記メモリーコントローラ側に配置したことを特徴とする請求項２６に記載のメモリーシステム。
【請求項２８】
前記メモリーコントローラが、前記電気−光変換器に波長調整情報を提供することを特徴とする請求項２６に記載のメモリーシステム。
【請求項２９】
前記光路が、前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間の単一の光路から成り、前記単一の光路が、複数の電気的径路上に存在する少なくとも読出し／書込みデータを、前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間で伝送することを特徴とする請求項１に記載のメモリーシステム。
【請求項３０】
前記単一の光路がさらに、前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間でコマンドデータを伝送することを特徴とする請求項２９に記載のメモリーシステム。
【請求項３１】
前記単一の光路がさらに、前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間でアドレスデータを伝送することを特徴とする請求項２９に記載のメモリーシステム。
【請求項３２】
前記単一の光路がさらに、前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間でクロック信号を伝送することを特徴とする請求項２９に記載のメモリーシステム。
【請求項３３】
前記データが、複数の電気的径路上に出力される読出し／書込みデータを含み、前記光路が、分離した複数の光ガイドから成り、該光ガイドの各々が前記電気的径路に関連することを特徴とする請求項１に記載のメモリーシステム。
【請求項３４】
前記データが、複数の電気的径路上に出力されるコマンドデータを含み、前記光路が、分離した複数の光ガイドから成り、該光ガイドの各々が前記電気的径路に関連することを特徴とする請求項１に記載のメモリーシステム。
【請求項３５】
前記データが、複数の電気的径路上に出力されるアドレスデータを含み、前記光路が、分離した複数の光ガイドから成り、該光ガイドの各々が前記電気的径路に関連することを特徴とする請求項１に記載のメモリーシステム。
【請求項３６】
前記データが、電気的径路上に出力されるクロック信号データを含み、前記光路が、前記電気的径路に関連する光ガイドから成ることを特徴とする請求項１に記載のメモリーシステム。
【請求項３７】
前記データが、複数の電気的径路上に出力されるクロック信号データを含み、前記光路が、分離した複数の光ガイドから成り、該光ガイドの各々が前記電気的径路に関連することを特徴とする請求項１に記載のメモリーシステム。
【請求項３８】
前記データが、電気的径路上に出力される制御信号データを含み、前記光路が、前記電気的径路に関連する光ガイドから成ることを特徴とする請求項１に記載のメモリーシステム。
【請求項３９】
前記メモリーコントローラ、前記少なくとも１つのメモリーデバイス、及び前記光路のすべてを同一のダイ上に集積したことを特徴とする請求項１に記載のメモリーシステム。
【請求項４０】
さらに、前記少なくとも１つのメモリーデバイスと通信するプロセッサを具えて、
前記メモリーコントローラ、前記少なくとも１つのメモリーデバイス、及び前記光路のすべてを同一のダイ上に集積したことを特徴とする請求項１に記載のメモリーシステム。
【請求項４１】
さらに、前記少なくとも１つのメモリーデバイスと通信するプロセッサを具えて、
該プロセッサと前記少なくとも１つのメモリーデバイスとを別個のダイ上に設けて、前記プロセッサと前記少なくとも１つのメモリーデバイスとが前記光路経由で通信することを特徴とする請求項１に記載のメモリーシステム。
【請求項４２】
前記別個のダイを共通のパッケージ内に設けたことを特徴とする請求項４１に記載のメモリーシステム。
【請求項４３】
前記別個のダイを別個のパッケージにして、前記光路によってこれらのパッケージを相互接続することを特徴とする請求項４１に記載のメモリーシステム。
【請求項４４】
前記メモリーモジュールが、前記光路からの光データを、前記少なくとも１つのメモリーデバイス用の電気信号に変換する電気−光変換器を具えていることを特徴とする請求項２４に記載のメモリーシステム。
【請求項４５】
プロセッサと；
該プロセッサに接続したメモリーシステムとを具えたコンピュータシステムであって、
前記メモリーシステムが、
メモリーコントローラと；
少なくとも１つのメモリーデバイスとを具えたコンピュータシステムにおいて、
前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間に接続した光路が、前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間で、光学的にデータを伝送することを特徴とするコンピュータシステム。
【請求項４６】
前記メモリーコントローラが、前記光路を通して前記少なくとも１つのメモリーデバイスにデータを送信することを特徴とする請求項４５に記載のコンピュータシステム。
【請求項４７】
前記メモリーコントローラが、前記光路を通して前記少なくとも１つのメモリーデバイスからのデータを受信することを特徴とする請求項４５に記載のコンピュータシステム。
【請求項４８】
前記データが、読出しデータと書込みデータの少なくとも一方を含むことを特徴とする請求項４５に記載のコンピュータシステム。
【請求項４９】
前記データが、前記メモリーコントローラから前記少なくとも１つのメモリーデバイスに送信するアドレスデータを含むことを特徴とする請求項４５に記載のコンピュータシステム。
【請求項５０】
前記データが、前記メモリーコントローラから前記少なくとも１つのメモリーデバイスに送信するコマンドデータを含むことを特徴とする請求項４５に記載のコンピュータシステム。
【請求項５１】
前記データがクロック信号を含むことを特徴とする請求項４５に記載のコンピュータシステム。
【請求項５２】
前記データが制御データを含むことを特徴とする請求項４５に記載のコンピュータシステム。
【請求項５３】
前記光路が、多重化した複数の光チャンネルから成り、前記データを前記多重化した光チャンネル上で伝送することを特徴とする請求項４５に記載のコンピュータシステム。
【請求項５４】
さらに、前記メモリーコントローラから出力される電気信号を、前記光路上の送信用の光信号に変換する電気−光変換器を具えていることを特徴とする請求項４５に記載のコンピュータシステム。
【請求項５５】
前記電気−光変換器が波長を調整可能であることを特徴とする請求項５４に記載のコンピュータシステム。
【請求項５６】
さらに、前記光路上の光信号を電気信号に変換して、該電気信号を前記メモリーコントローラに送信する電気−光変換器を具えていることを特徴とする請求項５４に記載のコンピュータシステム。
【請求項５７】
前記少なくとも１つのメモリーデバイスから出力される電気信号を、前記光路上の送信用の光信号に変換する電気−光変換器を具えていることを特徴とする請求項４５に記載のコンピュータシステム。
【請求項５８】
前記光路上の光信号を電気信号に変換して、該電気信号を前記少なくとも１つのメモリーデバイスに送信することを特徴とする請求項４５に記載のコンピュータシステム。
【請求項５９】
前記メモリーコントローラに関連し、前記複数の光チャンネルを多重化するマルチプレクサと、
前記少なくとも１つのメモリーデバイスに関連し、前記多重化した光チャンネルを多重分離するデマルチプレクサと
を具えていることを特徴とする請求項５２に記載のコンピュータシステム。
【請求項６０】
前記少なくとも１つのメモリーデバイスに関連し、複数の光チャンネルを多重化して、前記多重化した光チャンネルを前記光路に供給するマルチプレクサと、
前記メモリーコントローラに関連し、前記多重化した光チャンネルを多重分離するデマルチプレクサと
を具えていることを特徴とする請求項５２に記載のコンピュータシステム。
【請求項６１】
前記光路の各側に配置した光多重器と光多重分離器とを具えていることを特徴とする請求項５２に記載のコンピュータシステム。
【請求項６２】
前記データが、少なくとも読出しデータ及び書込みデータを含むことを特徴とする請求項６１に記載のコンピュータシステム。
【請求項６３】
前記データがコマンドデータを含むことを特徴とする請求項６１に記載のコンピュータシステム。
【請求項６４】
前記データがアドレスデータを含むことを特徴とする請求項６１に記載のコンピュータシステム。
【請求項６５】
前記データがクロック信号を含むことを特徴とする請求項６１に記載のコンピュータシステム。
【請求項６６】
前記データが制御データを含むことを特徴とする請求項６１に記載のコンピュータシステム。
【請求項６７】
さらに、前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間に接続され、前記メモリーコントローラと前記メモリーデバイスとの間でデータを伝送する電気的径路を具えていることを特徴とする請求項６１に記載のコンピュータシステム。
【請求項６８】
前記少なくとも１つのメモリーデバイスを、メモリーモジュール上に配置したことを特徴とする請求項４５に記載のコンピュータシステム。
【請求項６９】
さらに、前記光路に接続するためのコネクタを有する光カプラを、前記メモリーモジュール上に具えていることを特徴とする請求項６８に記載のコンピュータシステム。
【請求項７０】
さらに、前記メモリーコントローラに接続され、前記光路上の光信号に関する波長情報を前記メモリーコントローラに提供する波長検出機構を具えていることを特徴とする請求項５５に記載のコンピュータシステム。
【請求項７１】
前記波長検出機構を、前記光路の前記メモリーコントローラ側に配置したことを特徴とする請求項７０に記載のコンピュータシステム。
【請求項７２】
前記メモリーコントローラが、前記電気−光変換器に波長調整情報を提供することを特徴とする請求項７０に記載のコンピュータシステム。
【請求項７３】
前記光路が、前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間の単一の光路から成り、前記単一の光路が、複数の電気的径路上に存在する少なくとも読出し／書込みデータを、前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間で伝送することを特徴とする請求項４５に記載のコンピュータシステム。
【請求項７４】
前記単一の光路がさらに、前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間でコマンドデータを伝送することを特徴とする請求項４５に記載のコンピュータシステム。
【請求項７５】
前記単一の光路がさらに、前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間でアドレスデータを伝送することを特徴とする請求項４５に記載のコンピュータシステム。
【請求項７６】
前記単一の光路がさらに、前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間でクロック信号を伝送することを特徴とする請求項４５に記載のコンピュータシステム。
【請求項７７】
前記データが、複数の電気的径路上に出力される読出し／書込みデータを含み、前記光路が、分離した複数の光ガイドから成り、該光ガイドの各々が前記電気的径路に関連することを特徴とする請求項４５に記載のコンピュータシステム。
【請求項７８】
前記データが、複数の電気的径路上に出力されるコマンドデータを含み、前記光路が、分離した複数の光ガイドから成り、該光ガイドの各々が前記電気的径路に関連することを特徴とする請求項４５に記載のコンピュータシステム。
【請求項７９】
前記データが、複数の電気的径路上に出力されるアドレスデータを含み、前記光路が、分離した複数の光ガイドから成り、該光ガイドの各々が前記電気的径路に関連することを特徴とする請求項４５に記載のコンピュータシステム。
【請求項８０】
前記データが、電気的径路上に出力されるクロック信号データを含み、前記光路が、前記電気的径路に関連する光ガイドから成ることを特徴とする請求項４５に記載のコンピュータシステム。
【請求項８１】
前記データが、複数の電気的径路上に出力されるクロック信号データを含み、前記光路が、分離した複数の光ガイドから成り、該光ガイドの各々が前記電気的径路に関連することを特徴とする請求項４５に記載のコンピュータシステム。
【請求項８２】
前記データが、電気的径路上に出力される制御信号データを含み、前記光路が、前記電気的径路に関連する光ガイドから成ることを特徴とする請求項４５に記載のコンピュータシステム。
【請求項８３】
前記メモリーコントローラ、前記少なくとも１つのメモリーデバイス、及び前記光路のすべてを同一のダイ上に集積したことを特徴とする請求項４５に記載のコンピュータシステム。
【請求項８４】
前記プロセッサ、前記メモリーコントローラ、前記少なくとも１つのメモリーデバイス、及び前記光路のすべてを同一のダイ上に集積したことを特徴とする請求項４５に記載のコンピュータシステム。
【請求項８５】
前記プロセッサと前記少なくとも１つのメモリーデバイスとを別個のダイ上に設けて、前記プロセッサと前記少なくとも１つのメモリーデバイスとが前記光路経由で通信する
ことを特徴とする請求項４５に記載のコンピュータシステム。
【請求項８６】
前記別個のダイを共通のパッケージ内に設けたことを特徴とする請求項８５に記載のコンピュータシステム。
【請求項８７】
前記別個のダイを別個のパッケージにして、前記光路がこれらのパッケージを相互接続することを特徴とする請求項８５に記載のコンピュータシステム。
【請求項８８】
前記メモリーモジュールが、前記光路からの光データを、前記少なくとも１つのメモリーデバイス用の電気信号に変換する電気−光変換器を具えていることを特徴とする請求項６８に記載のコンピュータシステム。
【請求項８９】
メモリーシステム用の電気−光変換器であって、
メモリーコントローラからの電気データ信号を受信する少なくとも１つの入力と；
前記電気データ信号を光信号に変換する少なくとも１つの変換デバイスと；
前記光信号を光路上に送り出す光出力と
を具えていることを特徴とする電気−光変換器。
【請求項９０】
前記少なくとも１つの変換デバイスが波長を調整可能であることを特徴とする請求項８９に記載の電気−光変換器。
【請求項９１】
前記光出力が、発光ダイオードまたは注入レーザーダイオードのいずれかを具えていることを特徴とする請求項８９に記載の電気−光変換器。
【請求項９２】
メモリーシステム用の電気−光変換器であって、
少なくとも１つのメモリーデバイスからの電気データ信号を受信する少なくとも１つの入力と；
前記電気データ信号を光信号に変換する少なくとも１つの変換デバイスと；
前記光信号を光路上に送リ出す光出力と
を具えていることを特徴とする電気−光変換器。
【請求項９３】
前記少なくとも１つの変換デバイスが波長を調整可能であることを特徴とする請求項９２に記載の電気−光変換器。
【請求項９４】
前記光出力が、発光ダイオードまたは注入レーザーダイオードのいずれかを具えていることを特徴とする請求項９２に記載の電気−光変換器。
【請求項９５】
メモリーシステム用の電気−光変換器であって、
光路からの光データ信号を受信する少なくとも１つの入力と；
前記受信したデータ信号を電気信号に変換する少なくとも電気−光変換器と；
前記電気信号をメモリーコントローラに送信する少なくとも１つの電気出力と
ことを特徴とする電気−光変換器。
【請求項９６】
前記少なくとも１つの電気−光変換器が波長を調整可能であることを特徴とする請求項９５に記載の電気−光変換器。
【請求項９７】
前記入力が、フォトダイオードを具えていることを特徴とする請求項９５に記載の電気−光変換器。
【請求項９８】
メモリーシステム用の電気−光変換器であって、
光路からの光データ信号を受信する少なくとも１つの入力と；
前記電気データ信号を電気信号に変換する少なくとも電気−光変換器と；
前記電気信号をメモリーデバイスの電気的径路に送信する少なくとも１つの電気出力と
を具えていることを特徴とする電気−光変換器。
【請求項９９】
前記少なくとも１つの電気−光変換器が波長を調整可能であることを特徴とする請求項９８に記載の電気−光変換器。
【請求項１００】
前記入力が、フォトダイオードを具えていることを特徴とする請求項９８に記載の電気−光変換器。
【請求項１０１】
メモリーコントローラからの電気信号を受信するステップと；
前記受信した電気信号を光信号に変換するステップと；
前記光信号を、光路上で少なくとも１つのメモリーデバイスに送信するステップと
を具えていることを特徴とするメモリーシステムの動作方法。
【請求項１０２】
さらに、前記メモリーコントローラが、前記少なくとも１つのメモリーデバイスからのデータを、前記光路を通して受信するステップを具えていることを特徴とする請求項１０１に記載の方法。
【請求項１０３】
前記データが、読出しデータ及び書込みデータの少なくとも一方を含むことを特徴とする請求項１０２に記載の方法。
【請求項１０４】
前記データが、前記メモリーコントローラから前記少なくとも１つのメモリーデバイスに送信するアドレスデータを含むことを特徴とする請求項１０２に記載の方法。
【請求項１０５】
前記データが、前記メモリーコントローラから前記少なくとも１つのメモリーデバイスに送信するコマンドデータを含むことを特徴とする請求項１０２に記載の方法。
【請求項１０６】
前記データがクロック信号を含むことを特徴とする請求項１０２に記載の方法。
【請求項１０７】
前記データが制御データを含むことを特徴とする請求項１０２に記載の方法。
【請求項１０８】
前記光路が、多重化した複数の光チャンネルから成り、前記データを前記多重化した光チャンネル上で伝送することを特徴とする請求項１０２に記載の方法。
【請求項１０９】
さらに、前記メモリーコントローラからの電気信号出力を、前記光路上の送信用の光信号に変換することを特徴とする請求項１０２に記載の方法。
【請求項１１０】
前記変換のステップがさらに、前記光路の波長を調整するステップを具えていることを特徴とする請求項１０９に記載の方法。
【請求項１１１】
さらに、
前記複数の光チャンネルを多重化するステップと；
前記多重化した光チャンネルを多重分離するステップと
を具えていることを特徴とする請求項１０８に記載の方法。
【請求項１１２】
さらに、
複数の光チャンネルを多重化して、前記多重化した光チャンネルを前記光路に供給するステップと；
前記多重化した光チャンネルを多重分離するステップと
を具えていることを特徴とする請求項１０８に記載の方法。
【請求項１１３】
さらに、前記光路の各側に配置した光多重器と光多重分離器とを具えていることを特徴とする請求項１０８に記載の方法。
【請求項１１４】
前記少なくとも１つのメモリーデバイスがメモリーモジュール上に配置されていることを特徴とする請求項１０１に記載の方法。
【請求項１１５】
さらに、前記光路に接続するためのコネクタを有する光カプラを、前記メモリーモジュール上に具えていることを特徴とする請求項１１４に記載の方法。
【請求項１１６】
さらに、前記光路上の光信号に関する波長情報を、前記メモリーコントローラに提供するステップを具えていることを特徴とする請求項１０１に記載の方法。
【請求項１１７】
前記変換のステップにおいて、前記メモリーコントローラが波長調整情報を提供することを特徴とする請求項１１６に記載の方法。
【請求項１１８】
さらに、
前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間の複数の電気的径路を組み合わせて、前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間の単一の光路にして、該単一の光路が、前記複数の電気的径路上に存在する少なくとも読出し／書込みデータを伝送するステップを具えていることを特徴とする請求項１０１に記載の方法。
【請求項１１９】
前記単一の光路がさらに、前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間でコマンドデータを伝送することを特徴とする請求項１１８に記載の方法。
【請求項１２０】
さらに、
前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間で、前記単一の光路上でアドレスデータを伝送するステップを具えていることを特徴とする請求項１１８に記載の方法。
【請求項１２１】
さらに、
前記メモリーコントローラ、前記少なくとも１つのメモリーデバイス、及び前記光路のすべてを、同一のダイ上に集積するステップを具えていることを特徴とする請求項１０１に記載の方法。
【請求項１２２】
さらに、
前記少なくとも１つのメモリーデバイスと通信するプロセッサを、前記メモリーコントローラ、前記少なくとも１つのメモリーデバイス、及び前記光路のすべてと共に、同一のダイ上に集積するステップを具えていることを特徴とする請求項１２１に記載の方法。
【請求項１２３】
さらに、
前記少なくとも１つのメモリーデバイスと通信するプロセッサを、別個のダイ上に設けるステップと；
前記プロセッサと前記少なくとも１つのメモリーデバイスとの間で、前記光路経由で通信を行うステップと
を具えていることを特徴とする請求項１０１に記載の方法。
【請求項１２４】
さらに、
前記別個のダイを共通のパッケージ内に設けるステップを具えていることを特徴とする請求項１２３に記載の方法。
【請求項１２５】
さらに、
前記別個のダイを別個のパッケージにするステップと；
前記別個のパッケージを、前記光路によって相互接続するステップと
を具えていることを特徴とする請求項１２３に記載の方法。
【請求項１２６】
少なくとも１つのメモリーデバイスからの電気信号を受信するステップと；
前記受信した電気信号を光信号に変換するステップと；
前記光信号を、光路上でメモリーコントローラに送信するステップと
を具えていることを特徴とするメモリーシステムの動作方法。
【請求項１２７】
前記メモリーコントローラが、前記光路を通して前記少なくとも１つのメモリーデバイスからデータを受信するステップを具えていることを特徴とする請求項１２６に記載の方法。
【請求項１２８】
前記データが、読出しデータ及び書込みデータの少なくとも一方を含むことを特徴とする請求項１２７に記載の方法。
【請求項１２９】
前記データが、前記メモリーコントローラから前記少なくとも１つのメモリーデバイスに送信するアドレスデータを含むことを特徴とする請求項１２７に記載の方法。
【請求項１３０】
前記データが、前記メモリーコントローラから前記少なくとも１つのメモリーデバイスに送信するコマンドデータを含むことを特徴とする請求項１２７に記載の方法。
【請求項１３１】
前記データがクロック信号を含むことを特徴とする請求項１２７に記載の方法。
【請求項１３２】
前記データが制御データを含むことを特徴とする請求項１２７に記載の方法。
【請求項１３３】
前記光路が、多重化した複数の光チャンネルから成り、前記データを前記多重化した光チャンネル上で伝送することを特徴とする請求項１２７に記載の方法。
【請求項１３４】
さらに、前記メモリーコントローラからの電気信号出力を、前記光路上での伝送用の光信号に変換するステップを具えていることを特徴とする請求項１２６に記載の方法。
【請求項１３５】
前記変換のステップがさらに、前記光路の波長を調整するステップを具えていることを特徴とする請求項１３４に記載の方法。
【請求項１３６】
さらに、
前記複数の光チャンネルを多重化するステップと；
前記多重化した光チャンネルを多重分離するステップと
ことを特徴とする請求項１３３に記載の方法。
【請求項１３７】
さらに、
複数の光チャンネルを多重化して、前記多重化した光チャンネルを前記光路に供給するステップと；
前記多重化した光チャンネルを多重分離するステップと
ことを特徴とする請求項１３３に記載の方法。
【請求項１３８】
さらに、前記光路の各側に配置した光多重器と光多重分離器とを具えていることを特徴とする請求項１３３に記載の方法。
【請求項１３９】
前記少なくとも１つのメモリーデバイスがメモリーモジュール上に配置されていることを特徴とする請求項１２６に記載の方法。
【請求項１４０】
さらに、前記光路に接続するためのコネクタを有する光カプラを、前記メモリーモジュール上に具えていることを特徴とする請求項１３９に記載の方法。
【請求項１４１】
さらに、前記光路上の光信号に関する波長情報を、前記メモリーコントローラに提供するステップを具えていることを特徴とする請求項１２６に記載の方法。
【請求項１４２】
前記メモリーコントローラが波長調整情報を提供することを特徴とする請求項１４１に記載の方法。
【請求項１４３】
さらに、
前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間の複数の電気的径路を組み合わせて、前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間の単一の光路にして、該単一の光路が、前記複数の電気的径路上に存在する少なくとも読出し／書込みデータを伝送するステップを具えていることを特徴とする請求項１２６に記載の方法。
【請求項１４４】
前記単一の光路がさらに、前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間でコマンドデータを伝送することを特徴とする請求項１４３に記載の方法。
【請求項１４５】
さらに、
前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間で、前記単一の光路上でアドレスデータを伝送するステップを具えていることを特徴とする請求項１４３に記載の方法。
【請求項１４６】
さらに、
前記メモリーコントローラと前記少なくとも１つのメモリーデバイスとの間で、前記単一の光路上でアドレスデータを伝送するステップを具えていることを特徴とする請求項１２６に記載の方法。
【請求項１４７】
さらに、
前記メモリーコントローラ、前記少なくとも１つのメモリーデバイス、及び前記光路のすべてを、同一のダイ上に集積するステップを具えていることを特徴とする請求項１４６に記載の方法。
【請求項１４８】
さらに、
前記少なくとも１つのメモリーデバイスと通信するプロセッサを、別個のダイ上に設けるステップと；
前記プロセッサと前記少なくとも１つのメモリーデバイスとの間で、前記光路経由で通信を行うステップと
を具えていることを特徴とする請求項１２６に記載の方法。
【請求項１４９】
さらに、
前記別個のダイを共通のパッケージ内に設けるステップを具えていることを特徴とする請求項１４８に記載の方法。
【請求項１５０】
さらに、
前記別個のダイを別個のパッケージにするステップと；
前記別個のパッケージを、前記光路によって相互接続するステップと
を具えていることを特徴とする請求項１４８に記載の方法。
【請求項１５１】
前記複数の光チャンネルの多重化に、時分割多重（ＴＤＭ）を用いることを特徴とする請求項９に記載のメモリーシステム。
【請求項１５２】
前記複数の光チャンネルの多重化に、波長分割多重（ＷＤＭ）を用いることを特徴とする請求項９に記載のメモリーシステム。
【請求項１５３】
前記複数の光チャンネルの多重化に、周波数分割多重（ＦＤＭ）を用いることを特徴とする請求項９に記載のメモリーシステム。
【請求項１５４】
前記光路が、圧縮したデータを光学的に伝送することを特徴とする請求項１に記載のメモリーシステム。
【請求項１５５】
前記複数の光チャンネルの多重化に、時分割多重（ＴＤＭ）を用いることを特徴とする請求項５３に記載のコンピュータシステム。
【請求項１５６】
前記複数の光チャンネルの多重化に、波長分割多重（ＷＤＭ）を用いることを特徴とする請求項５３に記載のコンピュータシステム。
【請求項１５７】
前記複数の光チャンネルの多重化に、周波数分割多重（ＦＤＭ）を用いることを特徴とする請求項５３に記載のコンピュータシステム。
【請求項１５８】
前記光路が、圧縮したデータを光学的に伝送することを特徴とする請求項４５に記載のコンピュータシステム。
【請求項１５９】
前記複数の光チャンネルの多重化に、時分割多重（ＴＤＭ）を用いることを特徴とする請求項１０８に記載の方法。
【請求項１６０】
前記複数の光チャンネルの多重化に、波長分割多重（ＷＤＭ）を用いることを特徴とする請求項１０８に記載の方法。
【請求項１６１】
前記複数の光チャンネルの多重化に、周波数分割多重（ＦＤＭ）を用いることを特徴とする請求項１０８に記載の方法。
【請求項１６２】
前記送信のステップがさらに、圧縮データを送信するステップを具えていることを特徴とする請求項１０１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＲＡＭ（Dynamic Random Access Memory：ダイナミック・ランダムアクセスメモリー）メモリーデバイスのようなメモリー記憶装置との間で、データ信号を高速で伝送することに関するものである。
【背景技術】
【０００２】
コンピュータのプロセッサ及びＤＲＡＭの速度が増加すると共に、バスの速度も増加する。この速度の増加は、メモリーコントローラ及びＤＲＡＭメモリーデバイスをバスに接続する接続点における信号雑音（ノイズ）も増加させる。これに加えて、バスの接続も、キャパシタンス（容量）及びインダクタンスのような関連する電気特性を有して、この電気特性は、低いデータ速度では最小限の問題しか生じさせないが、高速ではずっと重大な問題を生じさせる。結果的に、高速では、慣例のバス構成は、信号の歪み、雑音、遅延、及び他の不所望なスプリアス（偽）信号現象をもたらし得る。
【０００３】
現在のメモリーデバイスは一般に数百MHzで動作し、コンピュータのバス速度は、マイクロプロセッサの速度よりもやや低速の傾向はあるが、間もなく1GHzを超えるものと予測される。こうした高周波数では、電気的なバスの電気特性によって生じる最小量の信号歪みも、重大かつ予想外の結果を生じさせ得る。これに加えて、バス上の構成要素間の距離を最小限に保って、信号歪みを最小化して、データ信号及び制御信号が非常に高速で目的箇所に到達することを保証しなければならない。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従って、信号の歪み、雑音、及び他の問題を軽減あるいは解消して、信頼性のある高速動作（例えば1GHz以上）を可能にするメモリーバス構造が望まれる。
【課題を解決するための手段】
【０００５】
本発明の１つの要点によれば、メモリー装置及びその動作方法が提供され、この装置及び方法は、メモリーコントローラまたはプロセッサと少なくとも１つのメモリーデバイスとを接続する光学的径路（光路）を利用して、この光路は、前記コントローラまたはプロセッサと前記メモリーデバイスとの間で、データを高速で通過させる。
【０００６】
本発明の以上及び他の特徴及び利点は、以下の図面を参照した好適な実施例の詳細な説明により、一層明らかになる。
【発明を実施するための最良の形態】
【０００７】
本発明は、プロセッサ及び／またはメモリーコントローラとＤＲＡＭメモリーデバイスとの間に１本以上の光リンクを使用する。この光リンクは、以下の本発明の好適な実施例に関連して説明する光ファイバリンク及び光導波路リンクを含むが、これらに限定されない。図１に、本発明の高レベルのブロック図を示す。プロセッサ１００をメモリーコントローラ１０４に接続して、メモリーコントローラ１０４は、１本以上の光リンク１０８を用いて、１つ以上のメモリーデバイス１１２を含むメモリーモジュール１１３に接続する。メモリーコントローラ１０４及びメモリーモジュール１１３は光カプラ（結合器）を有して、光カプラ１０８は光リンク１０８との接続を可能にして、光学的連続性を維持する。モジュール１１３は光リンク１０８へのプラグイン・コネクタを有するが、給電及び他の低周波数信号用の標準的な（非光学的な）ＤＩＭＭ（Dual Inline Memory Module）コネクタ１０９も有する。
【０００８】
本発明の関係では、プロセッサ１００、コントローラ１０４、及びメモリーデバイス１１２は、同一のダイ（チップ）に配置することも別個のダイに配置することもできる。一部の場合には、プロセッサ１００をメモリーコントローラ１０４として動作させることができ、この場合には、別個のメモリーコントローラ１０４を省略することができる。
【０００９】
図２に、本発明の第１の好適な実施例を示し、本実施例では、単一の共通光リンク１０８ａが、メモリーコントローラ１０４とメモリーモジュール１１３との間で複数のデータ流を伝送して、この伝送には、リンク１０８ａの互いに逆の側にあり、それぞれの波長で通信すべく事前設定した光送信機及び光受信機の対を使用する。図２に示すものは、コントローラ１０４と各メモリーモジュール１１３との間で、データパス（データ光路）（ＤＱ）、コマンドパス（ＣＭＤ）、アドレスパス（ＡＤＤ）、及びクロックパス（ＣＬＫ）を別個に使用し、これは通常のコンピュータバス構造である。制御データ及びアドレスデータを同一のデータパス上で送信することも可能であり、このことも現在技術では周知である。なお簡単のため、データ光路（ＤＱ）のみについて詳細に説明するが、コントローラが送信する他のデータ及びクロック情報用の光路も、データ／クロックフロー（流）の方向以外は同様に取り扱うことができる。また、データパス（ＤＱ）は双方向にするが、コマンド／アドレスパス及びクロックパスは単方向にして、データフローが、コントローラ１０４からモジュール１１３及びこれに関連するメモリーデバイス１１２に向かうようにする。
【００１０】
図２に示すように、メモリーコントローラ１０４の各データパスＤＱは、それぞれの光送信／受信デバイスＴ0／Ｒ0 ... Ｔ15／Ｒ15に結合し、これらの各々を同じラベル２０１で識別する。各送信／受信デバイスは、メモリーコントローラ１０４のＤＱパスから受信した電気信号を変換し、さらにこの電気信号を光リンク１０８ａ上での送信用の光信号に変換して、光リンク１０８ａ上でメモリーモジュール１１３に送信する。各送信／受信デバイス２０１は、モジュール１１３からの光信号を受信して、この光信号を電気信号に変換して、それぞれのデータパス（ＤＱ）上でコントローラ１０４に送信することができる。
【００１１】
コントローラ側に設けた送信／受信デバイス２０１に加えて、それぞれの送信デバイス２０３も設けて、これによりコマンドパス、アドレスパス、クロックパス上の電気信号の各々を光信号に変換して、これらの光信号をリンク１０８ａ上でモジュール１１３に送信する。送信／受信デバイス２０１及び送信デバイス２０３は、電気／光変換器２０５の一部を形成することができる。
【００１２】
図２の実施例は、コントローラ１０４とメモリーモジュール１１３との間の光ファイバまたは光導波路として構成した単一の光リンク１０８ａを用いる。このようにして、コントローラ１０４の多数のデータピンが、単一の光リンク１０８ａ上で通信することができる。データパス（ＤＱ）、コマンドパス（ＣＭＤ）、アドレスパス（ＡＤＤ）、及びクロックパス（ＣＬＫ）といった異なるパスからの光信号を互いに干渉しないように保つために、波長分割多重を採用して、送信／受信デバイス２０１、及び送信デバイス２０３の各々からの光信号が、それぞれの光搬送波（キャリア）波長を有して、この光搬送波波長を、種々の信号パス上でコントローラ１０４から変換器２０５に送信するデータによって変調する。同様に、各送信／受信デバイス２０１の光受信部分は、それぞれの光波長で動作する。
【００１３】
さらに、図２に示すように、送信／受信デバイス２０１及び送信デバイス２０３からの種々の光信号を、波長分割マルチプレクサ／デマルチプレクサ（多重器／多重分離器）２０７のマルチプレクサ部分で光学的に結合して、共通光リンク１０８ａ上でメモリーモジュール１１３に送信する。
【００１４】
各モジュール１１３も、波長分割マルチプレクサ／デマルチプレクサ２０９を具えて、波長分割マルチプレクサ／デマルチプレクサ２０９は、光リンク１０８ａ上の光学的に多重化した信号を受信して、この信号をデマルチプレクサ部分で多重分離して、これらの多重分離した信号をそれぞれの送信／受信デバイス２１１に伝えて、送信／受信デバイス２１１はメモリーデバイス１１２のデータパス（ＤＱ）に電気的に接続されている。これに加えて、コマンド（ＣＭＤ）、アドレス（ＡＤＤ）（あるいはコマンド／アドレス）、及びクロック（ＣＬＫ）の各信号パス用に多重分離した光信号を受信デバイス２１３に伝えて、受信デバイス２１３はこれらの光信号を電気信号に変換して、これらの電気信号はメモリーデバイス１１２の、コマンド（ＣＭＤ）、アドレス（ＡＤＤ）、及びクロック（ＣＬＫ）のそれぞれの電気的な信号パスに電気的に結合される。
【００１５】
メモリーデバイス１１２から読み出したデータは、メモリーデバイス１１２のデータパス（ＤＱ）上で、それぞれの送信／受信デバイス２１１に送信されて、送信／受信デバイス２１１では、電気的なデータをそれぞれの波長の光信号に変換して、これらの光信号をマルチプレクサ／デマルチプレクサ２０９に送信して、マルチプレクサ／デマルチプレクサ２０９の波長分割マルチプレクサでは、それぞれのＤＱ光路上のデータを組み合わせる。そしてこのデータを光リンク１０８ａ上でマルチプレクサ／デマルチプレクサ２０７に送信して、マルチプレクサ／デマルチプレクサ２０７ではこのデータを多重分離して、それぞれの送信／受信デバイス２０１に伝えて、送信／受信デバイス２０１では、ＤＱ光データを電気的なＤＱデータに変換して、これらのＤＱデータはコントローラ１０４のそれぞれのＤＱデータパスに送信される。なお図２では、メモリーモジュール１１３をメモリーコントローラ１０４に光学的に結合し、この結合は、光リンク１０８のメモリーコントローラ１０４側に設けた電気−光変換器２０５、及びメモリーモジュール１１３上に設けた電気−光変換器２１９を通して行っているが、任意数のメモリーデバイス１１２を含む任意数のメモリーモジュール１１３を、光リンク１０８ａ上でコントローラ１０４に光学的に結合することができる。
【００１６】
図３に、簡略化した光送信機１１６及び光受信機１２０を示し、これらの送信機及び受信機は、電気／光変換型送信／受信デバイス２０１、２１１、及び電気／光変換型の送信デバイス２０３及び受信デバイス２１３において使用可能である。送信機１１６内のＬＥＤ（Light Emitting Diode：発光ダイオード）またはＩＬＤ（Injection Laser Diode：注入レーザーダイオード）の発光器１２４が、トランジスタ１２６のゲートに供給された電気信号に応答して、所定波長の光出力信号を光路２４１に供給する。受信機１２０側では、フォトダイオード１２８が、光路２４１から受光した光パルスを、ｎ−チャンネルトランジスタ１３４のゲートに結合する。ｐ−チャンネル・バイアストランジスタ１３８は、ｎ−チャンネルトランジスタ１３４への電流供給源となる。抵抗器１３５を、トランジスタ１３４のゲートとトランジスタ１３８のドレインとの間に配置する。トランジスタ１３４と１３８、及び抵抗器１３５が反転増幅器１３７を形成する。反転増幅器１３７の出力１３９は電気信号である。
【００１７】
図３では、光送信機１１６及び光受信機１２０を分離した構成要素として示しているが、これらのデバイスは実際には集積デバイスであり、マルチプレクサ／デマルチプレクサ２０７と共に変換器２０５のチップ上に集積するか、あるいはメモリーコントローラ１０４と同じチップ上に集積することができる。モジュール１１３では、送信機１１６及び受信機１２０を同一チップ上に集積することが好ましく、このチップはマルチプレクサ／デマルチプレクサ２０９を含む。また、送信機１１６と受信機１２０とを、実際のメモリーデバイス１１２内のモジュール側に集積することも可能であり、この場合には、各メモリーデバイス１１２自体が、図３に示すような変換器回路２１９を含む。
【００１８】
ＬＥＤまたはＩＬＤの発光器１２４及び／またはフォトダイオード１２８を集積するために、シリコン基板を用いることができるが、こうしたデバイス用、特にＬＥＤまたはＩＬＤ１２４用により好適な基板材料はガリウム−ヒ素であり、これは従来技術では既知である。なお最後に、図３には単一方向のデータパスを示しているが、現実には、メモリーシステム内のデータパス（ＤＱ）は双方向であり、従って、送信／受信デバイス２０１及び２１１によって示すように、光送信機１１６及び光受信機１２０は、双方向光リンク１０８ａの各パスの端に用いる。
【００１９】
なお、図２の構成は、メモリーコントローラ１０４と個々のメモリーデバイス１１２との間に存在する、異なる信号パスの波長分割多重に頼るものである。従って、送信／受信デバイス２０１、送信デバイス２０３、及び受信デバイス２１３、並びにマルチプレクサ／デマルチプレクサ２０７、２０９の各々が、指定の光波長で動作しなければならない。これらの波長は既知のフィルタ回路を用いて制御することができる。しかし、メーカーのデバイスが正確に所定周波数で動作することを保証することは往々にして困難である。この目的のために、電気／光デバイスの動作条件を調整して、所定周波数での動作を保証することも知られている。
【００２０】
図４に、図２のシステムの一部を変更したものを示し、ここでは送信／受信デバイス２０１及び送信デバイス２０３を波長調整可能なものとして示している。明確にするために、ＤＱ0ピンのみを示すが、図２に示すものと同様に、ＤＱ1〜ＤＱ15も存在するものとする。製造中の、堆積させる材料の厚さ及び純度、並びに他の要因が、送信デバイス２０３、及び送信／受信デバイス２０１、２１１の送信部を、正確な所定波長で送信を行うように製造することを困難にする。従って、発光器を波長調整可能にする。波長検出器２３３を用いて、デバイス２０１及び２０３の各送信機から光学的に送信される信号の公称波長を検出して、検出波長を表わすデータをコントローラ１０４にフィードバックして、コントローラ１０４は、送信機が自分に割り当てられた波長で送信を行っているか否かを判定して、割り当ての波長で送信を行っていない場合には、コントローラ１０４が、アドレス指定した波長調整器２３１にデータを送って波長調整器２３１を動作させて、波長調整器２３１はコマンドパス（ＣＭＤ）上の波長を調整する。モジュール１１３内のデータ送信機２１１が送信する光信号の波長も、波長検出器２３３によって検出することができ、そして調整データを、モジュール１１３上のアドレス指定した波長調整器２３５に送ることができ、波長調整器２３５は、送信／受信デバイス２１１の送信部の波長を調整する。
【００２１】
図５に、本発明の他の実施例を示し、本実施例は、光バス１１１上のデータパス毎に、光リンク１０８ｂを利用する。本実施例は、電気的なバスラインを一対一で光リンクに置き換えたものであり、メモリーコントローラ１０４とメモリーモジュール１１３との通常の相互接続を、光リンク１０８ｂで行うものである。簡単のため、図５にはこうした光リンクを４本だけ（２本のＤＱ、１本のＣＭＤ、及び１本のＣＬＫ）示す。個々の光リンク１０８ｂは、メモリーモジュール上の送信／受信デバイス２１１または受信デバイス２１３に接続され、これらのデバイスは光信号をメモリーデバイス１１２が使用する電気信号に変換し、そして送信／受信デバイス２１１は、メモリーデバイス１１２から読み出したデータの電気信号を光信号に変換する。
【００２２】
図に示すように、本発明の光リンク１０８ｂに利用可能な、いくつかの異なる光データ伝送技術が存在する。これらの技術は時分割多重（ＴＤＭ：Time Division Multiplexing）を含むが、これに限定されない。ＴＤＭを用いれば、多数のピンからのデータに単一の光チャンネルを占有させることができる。また、ＴＤＭを他の光データ伝送方式に用いても、光学系内に必要な光チャンネルの数を低減することができる。こうした技術のさらに２つの例は、波長分割多重（ＷＤＭ）及び周波数分割多重（ＦＤＭ：Frequency Division Multiplexing）である。これに加えて、データ圧縮技術も利用可能である。こうした技術に共通することは、送信データ量の低減、必要な光チャンネル数の低減、あるいはその両者である。
【００２３】
図２に、ＷＤＭを用いる本発明の実施例を示す。ＷＤＭは、いくつかの異なる波長を同一の光リンク上で同時に利用することによって、この光リンク上で複数のデータチャンネルを同時に送信することを可能にする。マルチプレクサ／デマルチプレクサ２０７、２０９のマルチプレクサ（ｍｕｘ）部は、個々の光源からの異なる波長帯を組み合わせて、共通の光リンクを通した同時送信用の多波長光ビームにする。光リンクの受信端では、マルチプレクサ／デマルチプレクサ２０９の光デマルチプレクサ（ｄｍｕｘ）部が、光リンクからの多波長のコリメート光を多重分離あるいは空間的に分散させて、分離した波長帯にして、各波長帯を個々の光受信機に向けることができる。図２にはマルチプレクサ／デマルチプレクサを組み合わせたデバイス２０７、２０９を示しているが、独立したマルチプレクサ及びデマルチプレクサを用いても、必要な多重化及び多重分離の機能を実行できることは明らかである。図５に示す他の光伝送技術は、データパス毎に独立した光リンクを用いる。
【００２４】
なお、メモリーコントローラ１０４とモジュール１１３との間のすべてのデータパス（例えばデータ書込み／読出し（ＤＱ）、コマンド（ＣＭＤ）、アドレス（ＡＤＲ）、クロック（ＣＬＫ））を、光伝送を利用するものとして示しているが、例えばデータ読出し／書込み（ＤＱ）パス及びクロックパス（ＣＬＫ）のような高速のデータパスのみに光伝送を用いて、例えばコマンドパス（ＣＭＤ）、アドレスパス（ＡＤＤ）にようなより低速のデータパスには慣例の電気的なバスラインを利用することもできる。
【００２５】
本発明は、光リンクにおけるあらゆる変調フォーマットを用いて、信号対雑音比（ＳＮＲ：Signal to Noise Ration）または帯域利用のいずれかを最適化することができる。これには、ＦＭまたはＮＲＴＺ（Not Return to Zero：レベルを一旦０に戻さない符号化方式）のような慣例のディジタル変調技術を含めることができる。
【００２６】
プロセッサ１００、コントローラ１０４、及びメモリーデバイス１１２は通常、光リンク１０８ａまたは１０８ｂに接続するモジュール１１３上に実装するメモリーデバイス内の別個のダイ上に配置する。しかし、プロセッサとメモリーデバイスを同じダイ上に集積させることも可能であり、このプロセッサにメモリーコントローラの機能を含めるか、あるいはメモリーコントローラもプロセッサのダイ上に集積させる。これらの構成要素を同一のダイ上に集積させる場合には、一緒に集積した光導波路を用いて、これらの構成要素をリンクすることができる。図６に、好適な閉じ込め型矩形導波管２０２の例を示す。ダイ２００上に配置した導波管２０２は、メモリーコントローラと共に集積したプロセッサ２０４をＤＲＡＭ１１２に接続する。導波管２０２は、上部の第１金属層２０８、下部の第２金属層２１０、これらの上部層と下部層とを接続する端部プレート（平板）２１２、及び中央の透明インシュレータ２１４を有し、データを搬送する光パルスは、インシュレータ２１４を通って透過する。２つの金属層（２０８、２１０）は光パルスを閉じ込める導波路として作用する。インシュレータ２１４は、チップ形成に通常使用するＳiＯ2製とすることができる。さらに、プロセッサ２０４とメモリーデバイス２０６とが同一のウエハーまたはダイ上に存在せずモジュール１１３及びコントローラ１０４を省略した構成では、導波管２０２も自由空間内（空気中または真空中）に実現することができる。
【００２７】
図７に、フレキシブル（柔軟性のある）光ファイバの形態の光リンク１０８ｃを示す。こうした光ファイバを用いれば、プロセッサ１００及びメモリーデバイス１１２を、分離した平面内に存在する別個のダイ上に集積させて、別個に封止（パッケージ）するかあるいは一緒に封止して、プロセッサ１００及びメモリーデバイス１１２を、フレキシブル光ファイバ１０８ｃによって相互接続する。このことは、バスラインをより容易に製造すること、並びにプロセッサ１００及びＤＲＡＭデバイス１１２を別個または共通のパッケージ内に非平面に堆積させることを可能にする。
【００２８】
以上の実施例に共通することとして、これらのすべてがメモリーデバイス１１２とコントローラ１０４との電気絶縁を達成する。これらの実施例は、光リンク１０８ａ、１０８ｂ、及び１０８ｃの、高周波も含めた雑音への耐性も高める。リンクを高周波数で動作させるので、データをラッチするクロック信号をデータと共に送信する。光ファイバリンクは、慣例の電気的リンクのようにパルス形状に影響することがないので、メモリーデバイス１１２はコントローラ１０４から、慣例のものよりもずっと距離をおいて配置することができる。本発明の追加的な利点は、光ファイバリンクの電力消費が慣例の電気的リンクよりも少ないことにある。これは、光ファイバリンクはＩ／Ｏ（入出力）バッファを必要としないからであり、Ｉ／Ｏバッファは電力を消費し、かつデータを転送する伝播速度も遅い。
【００２９】
本発明は特定の好適な実施例を参照して説明してきたが、本発明の範囲を逸脱することなしに、多数の変更、代案を実施できることは明らかである。従って、本発明は以上の説明によって限定されるものではなく、特許請求の範囲のみによって限定される。
【図面の簡単な説明】
【００３０】
【図１】本発明の概略を示す図である。
【図２】本発明の好適な実施例を示す図である。
【図３】本発明の好適な実施例に使用する送信機及び受信機をトランジスタレベルで示す図である。
【図４】本発明の第２の好適な実施例を示す図である。
【図５】本発明の第３の好適な実施例を示す図である。
【図６】本発明の第４の好適な実施例を示す図である。
【図７】本発明の第５の好適な実施例を示す図である。
【符号の説明】
【００３１】
１００  プロセッサ
１０４  メモリーコントローラ
１０８  光リンク
１０９  ＤＩＭＭコネクタ
１１１  光バス
１１２  メモリーデバイス（ＤＲＡＭ）
１１３  メモリーモジュール
１１６  光送信機
１２０  光受信機
１２４  発光器
１２６  トランジスタ
１２８  フォトダイオード
１３４  ｎ−チャンネルトランジスタ
１３５  抵抗器
１３７  反転増幅器
１３８  ｐ−チャンネル・バイアストランジスタ
１３９  出力
２００  ダイ
２０１  送信／受信デバイス
２０２  閉じ込め型矩形導波管
２０３  送信デバイス
２０４  プロセッサ
２０５  電気／光変換器
２０７  波長分割マルチプレクサ／デマルチプレクサ
２０８  第１金属層
２０９  波長分割マルチプレクサ／デマルチプレクサ
２１０  第２金属層
２１１  送信／受信デバイス
２１２  端部プレート
２１３  受信デバイス
２１４  透明インシュレータ
２１９  電気／光変換器
２３１  波長調整器
２３３  波長検出器
２３５  波長調整器
２４１  光路
【図４】
2005502127.tif 000003
【国際公開パンフレット】
2005502127.tif 000004
2005502127.tif 000005
2005502127.tif 000006
2005502127.tif 000007
2005502127.tif 000008
2005502127.tif 000009
2005502127.tif 000010
2005502127.tif 000011
2005502127.tif 000012
2005502127.tif 000013
2005502127.tif 000014
2005502127.tif 000015
2005502127.tif 000016
2005502127.tif 000017
2005502127.tif 000018
2005502127.tif 000019
2005502127.tif 000020
2005502127.tif 000021
2005502127.tif 000022
2005502127.tif 000023
2005502127.tif 000024
2005502127.tif 000025
2005502127.tif 000026
2005502127.tif 000027
2005502127.tif 000028
2005502127.tif 000029
2005502127.tif 000030
2005502127.tif 000031
2005502127.tif 000032
2005502127.tif 000033
2005502127.tif 000034
2005502127.tif 000035
2005502127.tif 000036
2005502127.tif 000037
2005502127.tif 000038
2005502127.tif 000039
2005502127.tif 000040
2005502127.tif 000041
2005502127.tif 000042
2005502127.tif 000043
2005502127.tif 000044
2005502127.tif 000045
2005502127.tif 000046
2005502127.tif 000047
2005502127.tif 000048
2005502127.tif 000049
2005502127.tif 000050
【国際調査報告】
2005502127.tif 000051
2005502127.tif 000052
2005502127.tif 000053