(57)【要約】【課題】新規な半導体装置又は表示システムの提供。【解決手段】画素部が複数の領域に分割され、当該領域ごとに、人工知能を利用した階調の補正が行われる。具体的には、表示部に実際に表示された映像に対応するデータを学習データ、表示部への表示を意図している理想的な映像に対応するデータを教師データとして、人工ニューラルネットワークの学習が行われる。そして、当該学習の結果に基づいて、画素の階調が分割領域ごとに補正され、階調のばらつきが補償される。これにより、高品質な映像の表示が可能となる。【選択図】図１
2018136537.tif 000002
【特許請求の範囲】
【請求項１】
データベースと、第１の処理部と、第２の処理部と、を有し、
前記データベースは、第１のデータと、第２のデータと、を記憶する機能を有し、
前記第１のデータは、Ｎ行Ｍ列（Ｎ、Ｍは２以上の整数）の領域に分割された画素部を有する表示部に表示された映像に対応するデータであり、
前記第２のデータは、前記表示部への表示が意図された映像に対応するデータであり、
前記第１の処理部は、前記第１のデータを、Ｎ×Ｍの第３のデータに分割する機能を有し、
前記第１の処理部は、前記第２のデータを、Ｎ×Ｍの第４のデータに分割する機能を有し、
前記第２の処理部は、学習を行う機能を有するニューラルネットワークを有し、
前記学習を行う機能を有するニューラルネットワークは、前記第３のデータ及び前記第４のデータを用いて学習を行う機能を有し、
前記学習によって得られたＮ×Ｍの重み係数が、信号生成部に出力される半導体装置。
【請求項２】
請求項１において、
前記学習を行う機能を有するニューラルネットワークは、前記第３のデータを学習データ、前記第４のデータを教師データとして用いて前記学習を行う機能を有する半導体装置。
【請求項３】
請求項１又は２において、
前記第１のデータは、前記表示部に表示された映像を撮像することによって取得されたデータである半導体装置。
【請求項４】
請求項１乃至３のいずれか一項に記載の半導体装置によって構成された演算部と、前記信号生成部と、を有し、
前記信号生成部は、受信部と、第３の処理部と、第４の処理部と、第５の処理部と、を有し、
前記受信部は、画像データを受信する機能を有し、
前記第３の処理部は、前記画像データを、Ｎ×Ｍの第５のデータに分割する機能を有し、
前記第４の処理部は、Ｎ×Ｍの前記第５のデータを補正する機能を有し、
前記第５の処理部は、補正されたＮ×Ｍの前記第５のデータを結合して映像信号を生成する機能を有し、
前記第４の処理部は、推論を行う機能を有するニューラルネットワークを有し、
前記推論を行う機能を有するニューラルネットワークは、推論によって前記第５のデータを補正する機能を有し、
前記Ｎ×Ｍの重み係数は、前記推論を行う機能を有するニューラルネットワークに格納されている表示システム。
【請求項５】
請求項４において、
前記推論を行う機能を有するニューラルネットワークは、積和演算素子を有し、
前記積和演算素子は、第１のトランジスタと、第２のトランジスタと、容量素子と、を有する記憶回路を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲート及び前記容量素子と電気的に接続され、
前記第１のトランジスタは、チャネル形成領域に金属酸化物を有する表示システム。
【請求項６】
請求項４又は５において、
前記画素部は複数の画素を有し、
前記画素は発光素子を有する表示システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置及び表示システムに関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、演算装置、発光装置、蓄電装置、記憶装置、表示システム、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。
【０００３】
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、表示装置、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。
【背景技術】
【０００４】
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイは、映像の表示に広く用いられている。これらの表示装置に用いられているトランジスタとしては主にシリコン半導体などが用いられているが、近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。例えば特許文献１、２には、半導体層に、酸化亜鉛、又はＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを、表示装置の画素に用いる技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−９６０５５号公報
【特許文献２】特開２００７−１２３８６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一態様は、新規な半導体装置又は表示システムの提供を課題とする。又は、本発明の一態様は、高品質の映像の表示を可能とする半導体装置又は表示システムの提供を課題とする。又は、本発明の一態様は、表示部の大型化を可能とする半導体装置又は表示システムの提供を課題とする。又は、本発明の一態様は、消費電力が低い半導体装置又は表示システムの提供を課題とする。又は、本発明の一態様は、高速動作が可能な半導体装置又は表示システムの提供を課題とする。又は、本発明の一態様は、面積の縮小が可能な半導体装置又は表示システムの提供を課題とする。
【０００７】
なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る半導体装置は、データベースと、第１の処理部と、第２の処理部と、を有し、データベースは、第１のデータと、第２のデータと、を記憶する機能を有し、第１のデータは、Ｎ行Ｍ列（Ｎ、Ｍは２以上の整数）の領域に分割された画素部を有する表示部に表示された映像に対応するデータであり、第２のデータは、表示部への表示が意図された映像に対応するデータであり、第１の処理部は、第１のデータを、Ｎ×Ｍの第３のデータに分割する機能を有し、第１の処理部は、第２のデータを、Ｎ×Ｍの第４のデータに分割する機能を有し、第２の処理部は、学習を行う機能を有するニューラルネットワークを有し、学習を行う機能を有するニューラルネットワークは、第３のデータ及び第４のデータを用いて学習を行う機能を有し、学習によって得られたＮ×Ｍの重み係数が、信号生成部に出力される半導体装置である。
【０００９】
また、本発明の一態様に係る半導体装置において、学習を行う機能を有するニューラルネットワークは、第３のデータを学習データ、第４のデータを教師データとして用いて学習を行う機能を有していてもよい。
【００１０】
また、本発明の一態様に係る半導体装置において、第１のデータは、表示部に表示された映像を撮像することによって取得されたデータであってもよい。
【００１１】
また、本発明の一態様に係る表示システムは、上記の半導体装置によって構成された演算部と、信号生成部と、を有し、信号生成部は、受信部と、第３の処理部と、第４の処理部と、第５の処理部と、を有し、受信部は、画像データを受信する機能を有し、第３の処理部は、画像データを、Ｎ×Ｍの第５のデータに分割する機能を有し、第４の処理部は、Ｎ×Ｍの第５のデータを補正する機能を有し、第５の処理部は、補正されたＮ×Ｍの第５のデータを結合して映像信号を生成する機能を有し、第４の処理部は、推論を行う機能を有するニューラルネットワークを有し、推論を行う機能を有するニューラルネットワークは、推論によって第５のデータを補正する機能を有し、Ｎ×Ｍの重み係数は、推論を行う機能を有するニューラルネットワークに格納されている表示システムである。
【００１２】
また、本発明の一態様に係る表示システムにおいて、推論を行う機能を有するニューラルネットワークは、積和演算素子を有し、積和演算素子は、第１のトランジスタと、第２のトランジスタと、容量素子と、を有する記憶回路を有し、第１のトランジスタのソース又はドレインの一方は、第２のトランジスタのゲート及び容量素子と電気的に接続され、第１のトランジスタは、チャネル形成領域に金属酸化物を有していてもよい。
【００１３】
また、本発明の一態様に係る表示システムにおいて、画素部は複数の画素を有し、画素は発光素子を有していてもよい。
【発明の効果】
【００１４】
本発明の一態様により、新規な半導体装置又は表示システムを提供することができる。又は、本発明の一態様により、高品質の映像の表示を可能とする半導体装置又は表示システムを提供することができる。又は、本発明の一態様により、表示部の大型化を可能とする半導体装置又は表示システムを提供することができる。又は、本発明の一態様により、消費電力が低い半導体装置又は表示システムを提供することができる。又は、本発明の一態様により、高速動作が可能な半導体装置又は表示システムを提供することができる。又は、本発明の一態様により、面積の縮小が可能な半導体装置又は表示システムを提供することができる。
【００１５】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００１６】
【図１】表示システムの構成例を示す図。
【図２】表示部の構成例を示す図。
【図３】画素部の構成例を示す図。
【図４】ニューラルネットワークの構成例を示す図。
【図５】フローチャート。
【図６】フローチャート。
【図７】半導体装置の構成例を示す図。
【図８】記憶回路の構成例を示す図。
【図９】メモリセルの構成例を示す図。
【図１０】回路の構成例を示す図。
【図１１】タイミングチャート。
【図１２】表示部の構成例を示す図。
【図１３】表示装置の構成例を示す図。
【図１４】表示装置の構成例を示す図。
【図１５】トランジスタの構成例を示す図。
【図１６】エネルギーバンド構造を示す図。
【図１７】半導体装置の構成例を示す図。
【図１８】電子機器の構成例を示す図。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００１８】
また、本発明の一態様には、半導体装置、記憶装置、表示装置、撮像装置、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）タグなど、あらゆる装置がその範疇に含まれる。また、表示装置には、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）などが、その範疇に含まれる。
【００１９】
また、本明細書等において、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタのチャネル領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。以下、チャネル領域に金属酸化物を含むトランジスタを、ＯＳトランジスタとも表記する。
【００２０】
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。金属酸化物の詳細については後述する。
【００２１】
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に記載されているものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００２２】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【００２３】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、オン状態、又は、オフ状態になり、電流を流すか流さないかを制御する機能を有している。又は、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【００２４】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【００２５】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【００２６】
また、異なる図面間で同じ符号が付されている構成要素は、特に説明がない限り、同じものを表す。
【００２７】
また、図面上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００２８】
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置及び表示システムについて説明する。
【００２９】
＜表示システムの構成例＞
図１に、表示システム１０の構成例を示す。表示システム１０は、外部から受信したデータに基づいて映像を表示するための信号を生成し、当該信号に基づいて映像を表示する機能を有する。表示システム１０は、表示部２０、信号生成部３０、演算部４０を有する。表示部２０及び信号生成部３０は、表示装置１１によって構成することができる。また、演算部４０は、演算装置によって構成することができる。
【００３０】
なお、表示部２０、信号生成部３０及び演算部４０は、いずれも半導体装置によって構成することができる。よって、表示部２０、信号生成部３０及び演算部４０は、半導体装置と呼ぶこともできる。
【００３１】
［表示部］
表示部２０は、信号生成部３０から入力される信号に基づいて、映像を表示する機能を有する。表示部２０は、画素部２１、駆動回路２２、及び駆動回路２３を有する。
【００３２】
画素部２１は、複数の画素によって構成され、映像を表示する機能を有する。画素はそれぞれ表示素子を有し、所定の階調を表示する機能を有する。駆動回路２２及び駆動回路２３から出力される信号により、画素の階調が制御され、画素部２１に所定の映像が表示される。
【００３３】
画素部２１に含まれる画素の数は自由に設定することができる。高精細度の映像を表示するためには、画素を多く配置することが好ましい。例えば、２Ｋの映像を表示する場合は、１９２０×１０８０個以上の画素を設けることが好ましい。また、４Ｋの映像を表示する場合は、３８４０×２１６０個以上、又は４０９６×２１６０個以上の画素を設けることが好ましい。また、８Ｋの映像を表示する場合は、７６８０×４３２０個以上の画素を設けることが好ましい。また、画素部２１には８Ｋよりも高精細度の映像を表示することもできる。
【００３４】
駆動回路２２は、画素を選択するための信号（以下、選択信号ともいう）を画素部２１に供給する機能を有する。駆動回路２３は、所定の映像を表示させるための信号（以下、映像信号ともいう）を画素部２１に供給する機能を有する。選択信号が供給された画素に映像信号が供給されることにより、画素が所定の階調を表示する。
【００３５】
図２（Ａ）に、表示部２０の構成例を示す。画素部２１は複数の画素２４を有し、画素２４はそれぞれ表示素子を有する。画素２４に設けられる表示素子の例としては、液晶素子、発光素子などが挙げられる。液晶素子としては、透過型の液晶素子、反射型の液晶素子、半透過型の液晶素子などを用いることができる。また、表示素子として、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）素子、光干渉方式のＭＥＭＳ素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）方式等を適用した表示素子などを用いることもできる。また、発光素子の例としては、例えばＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、半導体レーザなどの、自発光性の発光素子が挙げられる。
【００３６】
画素２４はそれぞれ、配線ＳＬ及び配線ＧＬと接続されている。また、配線ＧＬはそれぞれ駆動回路２２と接続され、配線ＳＬはそれぞれ駆動回路２３と接続されている。配線ＧＬには選択信号が供給され、配線ＳＬには映像信号が供給される。
【００３７】
駆動回路２２は、選択信号を画素２４に供給する機能を有する。具体的には、駆動回路２２は、配線ＧＬに選択信号を供給する機能を有し、配線ＧＬは、駆動回路２２から出力された選択信号を画素２４に伝える機能を有する。なお、配線ＧＬは、選択信号線、ゲート線などと呼ぶこともできる。
【００３８】
駆動回路２３は、映像信号を画素２４に供給する機能を有する。具体的には、駆動回路２３は、配線ＳＬに映像信号を供給する機能を有し、配線ＳＬは、駆動回路２３から出力された映像信号を画素２４に伝える機能を有する。なお、配線ＳＬは、映像信号線、ソース線などと呼ぶこともできる。
【００３９】
図２（Ｂ）に、表示素子として発光素子を用いた画素２４の構成例を示す。図２（Ｂ）に示す画素２４は、トランジスタＴｒ１、Ｔｒ２、容量素子Ｃ１、発光素子ＬＥを有する。なお、ここではトランジスタＴｒ１、Ｔｒ２をｎチャネル型としているが、トランジスタの極性は適宜変更することができる。
【００４０】
トランジスタＴｒ１のゲートは配線ＧＬと接続され、ソース又はドレインの一方はトランジスタＴｒ２のゲート、及び容量素子Ｃ１の一方の電極と接続され、ソース又はドレインの他方は配線ＳＬと接続されている。トランジスタＴｒ２のソース又はドレインの一方は容量素子Ｃ１の他方の電極、及び発光素子ＬＥの一方の電極と接続され、ソース又はドレインの他方は電位Ｖａが供給される配線と接続されている。発光素子ＬＥの他方の電極は、電位Ｖｃが供給される配線と接続されている。トランジスタＴｒ１のソース又はドレインの一方、トランジスタＴｒ２のゲート、及び容量素子Ｃ１の一方の電極と接続されたノードを、ノードＮ１とする。また、トランジスタＴｒ２のソース又はドレインの一方、及び容量素子Ｃ１の他方の電極と接続されたノードを、ノードＮ２とする。
【００４１】
ここでは、電位Ｖａを高電源電位とし、電位Ｖｃを低電源電位とした場合について説明する。電位Ｖａ及び電位Ｖｃはそれぞれ、複数の画素２４で共通の電位とすることができる。また、容量素子Ｃ１は、ノードＮ１の電位を保持するための保持容量としての機能を有する。
【００４２】
なお、本明細書等において、トランジスタのソースとは、チャネル領域として機能する半導体層の一部であるソース領域や、当該半導体層と接続されたソース電極などを意味する。同様に、トランジスタのドレインとは、当該半導体層の一部であるドレイン領域や、当該半導体層と接続されたドレイン電極などを意味する。また、ゲートとは、ゲート電極などを意味する。
【００４３】
また、トランジスタが有するソースとドレインは、トランジスタの導電型及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係にしたがってソースとドレインの呼び方が入れ替わる。
【００４４】
トランジスタＴｒ１は、配線ＳＬの電位のノードＮ１への供給を制御する機能を有する。具体的には、配線ＧＬの電位を制御してトランジスタＴｒ１をオン状態とすることにより、映像信号に対応する配線ＳＬの電位がノードＮ１に供給され、画素２４の書き込みが行われる。その後、配線ＧＬの電位を制御してトランジスタＴｒ１をオフ状態とすることにより、ノードＮ１の電位が保持される。
【００４５】
そして、ノードＮ１、Ｎ２の間の電圧に応じてトランジスタＴｒ２のソース−ドレインの間に流れる電流量が制御され、発光素子ＬＥが当該電流量に応じた輝度で発光する。これにより、画素２４の階調を制御することができる。なお、トランジスタＴｒ２は飽和領域で動作させることが好ましい。
【００４６】
また、図２（Ｃ）に、表示素子として液晶素子を用いた画素２４の構成例を示す。図２（Ｃ）に示す画素２４は、トランジスタＴｒ３、容量素子Ｃ２、液晶素子ＬＣを有する。なお、ここでは、トランジスタＴｒ３をｎチャネル型としているが、トランジスタの極性は適宜変更することができる。
【００４７】
トランジスタＴｒ３のゲートは配線ＧＬと接続され、ソース又はドレインの一方は液晶素子ＬＣの一方の電極、及び容量素子Ｃ２の一方の電極と接続され、ソース又はドレインの他方は配線ＳＬと接続されている。液晶素子ＬＣの他方の電極は、電位Ｖｃｏｍが供給される配線と接続されている。容量素子Ｃ２の他方の電極は、所定の電位が供給される配線と接続されている。トランジスタＴｒ３のソース又はドレインの一方、液晶素子ＬＣの一方の電極、及び容量素子Ｃ２の一方の電極と接続されたノードを、ノードＮ３とする。
【００４８】
電位Ｖｃｏｍは、複数の画素２４で共通の電位とすることができる。なお、電位Ｖｃｏｍは、容量素子Ｃ２の他方の電極と接続された配線と同電位であってもよい。また、容量素子Ｃ２は、ノードＮ３の電位を保持するための保持容量としての機能を有する。
【００４９】
トランジスタＴｒ３は、配線ＳＬの電位のノードＮ３への供給を制御する機能を有する。具体的には、配線ＧＬの電位を制御してトランジスタＴｒ３をオン状態とすることにより、映像信号に対応する配線ＳＬの電位がノードＮ３に供給され、画素２４の書き込みが行われる。その後、配線ＧＬの電位を制御してトランジスタＴｒ３をオフ状態とすることにより、ノードＮ３の電位が保持される。
【００５０】
液晶素子ＬＣは、一対の電極と、一対の電極間の電圧が印加される液晶材料を含んだ液晶層と、を有する。液晶素子ＬＣに含まれる液晶分子の配向は、一対の電極間に印加される電圧の値に応じて変化し、これにより液晶層の透過率が変化する。そのため、配線ＳＬからノードＮ３に供給する電位を制御することにより、画素２４の階調を制御することができる。
【００５１】
上記の動作を配線ＧＬごとに順次行うことにより、第１フレーム分の映像を表示することができる。
【００５２】
なお、配線ＧＬの選択には、プログレッシブ方式を用いてもよいし、インターレース方式を用いてもよい。また、配線ＳＬへの映像信号の供給は、配線ＳＬに順次映像信号を供給する点順次駆動を用いて行ってもよいし、全ての配線ＳＬに一斉に映像信号を供給する線順次駆動を用いて行ってもよい。また、複数の配線ＳＬごとに順に、映像信号を供給してもよい。
【００５３】
その後、第２のフレーム期間において、第１のフレーム期間と同様の動作により、映像の表示が行われる。これにより、画素部２１に表示される映像が書き換えられる。
【００５４】
画素２４が有するトランジスタに用いられる半導体としては、シリコン、ゲルマニウムなどの第１４族の元素、ガリウムヒ素などの化合物半導体、有機半導体、金属酸化物などを用いることができる。また、半導体は、非単結晶半導体（非晶質半導体、微結晶半導体、多結晶半導体など）、であってもよいし、単結晶半導体であってもよい。
【００５５】
画素２４が有するトランジスタは、チャネル形成領域に非晶質半導体、特に、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）を含むことが好ましい。非晶質半導体を用いたトランジスタは、基板の大面積化に対応することが容易であるため、例えば２Ｋ、４Ｋ、８Ｋ放送などに対応可能な大画面の表示装置を作製する場合に、製造工程を簡略化することができる。
【００５６】
また、画素２４が有するトランジスタには、チャネル形成領域に金属酸化物を含むトランジスタ（ＯＳトランジスタ）を用いることもできる。ＯＳトランジスタは、水素化アモルファスシリコンを用いたトランジスタと比較して電界効果移動度が高い。また、多結晶シリコンを用いたトランジスタなどで必要であった結晶化の工程が不要である。
【００５７】
また、ＯＳトランジスタはオフ電流が極めて小さいため、トランジスタＴｒ１又はトランジスタＴｒ３としてＯＳトランジスタを用いる場合、画素２４に映像信号を極めて長期間にわたって保持することができる。これにより、画素部２１に表示される映像に変化がない期間、又は変化が一定以下である期間において、映像信号の更新の頻度を極めて低く設定することができる。映像信号の更新の頻度は、例えば、０．１秒間に１回以下、又は、１秒間に１回以下、又は、１０秒間に１回以下などに設定することができる。特に、２Ｋ、４Ｋ、８Ｋ放送などに対応して画素２４が多数設けられる場合は、映像信号の更新を省略することによって消費電力を低減することは効果的である。
【００５８】
画素２４の階調の制御は、発光素子ＬＥを流れる電流や液晶素子ＬＣに印加される電圧を制御することにより行われる。ここで、画素２４に供給される電位のばらつき、画素２４が有するトランジスタの特性又は容量素子の容量値のばらつきなどに起因して、画素２４の階調にはばらつきが生じ得る。例えば、複数の画素２４に共通の電位（電位Ｖａ、Ｖｃ、Ｖｃｏｍなど）が供給される場合、当該電位の供給源と画素２４の距離によって電圧降下の影響が異なるため、各画素２４に供給される電位の値にばらつきが生じる場合がある。特に、２Ｋ、４Ｋ、８Ｋ放送などに対応可能な大型の表示部２０を作製する場合、画素部２１の面積が拡大するため、配線抵抗による電圧降下の影響はより顕著になる。
【００５９】
また、表示素子として発光素子を用いる場合、上記の電圧降下などの影響により、発光素子に供給される電流にばらつきが生じ得る。そして、電流のばらつきによって発光素子の輝度のばらつきが生じ、特に、発光素子が低輝度で発光する際の輝度のばらつきが大きくなる。そのため、黒表示時にも僅かに発光素子が発光してしまう現象、黒表示時に濃い黒と薄い黒が混在する現象などが発生し、表示品質を損なう場合がある。したがって、発光素子を用いる場合は、階調のばらつきの影響が特に大きい。
【００６０】
ここで、本発明の一態様においては、画素部２１が複数の領域に分割され、当該領域ごとに、人工知能（ＡＩ：Ａｒｔｉｆｉｃｉａｌ  Ｉｎｔｅｌｌｉｇｅｎｃｅ）を利用した階調の補正が行われる。具体的には、表示部２０に実際に表示された映像に対応するデータを学習データ、表示部２０への表示を意図している理想的な映像に対応するデータを教師データとして、人工ニューラルネットワーク（ＡＮＮ：Ａｒｔｉｆｉｃｉａｌ  Ｎｅｕｒａｌ  Ｎｅｔｗｏｒｋ）の学習が行われる。そして、当該学習の結果に基づいて、画素２４の階調が分割領域ごとに補正され、階調のばらつきが補償される。これにより、高品質な映像の表示が可能となる。以下、画素部２１が分割された表示部２０の構成について詳述する。
【００６１】
なお、人工知能とは、人間の知能を模した計算機である。また、人工ニューラルネットワークとは、ニューロンとシナプスで構成される神経網を模した回路であり、学習によってニューロン間の結合強度（重み係数）を決定することができる。また、学習によって得られた重み係数を用いてニューラルネットワークを構成し、そこから新たな結論を導くことを推論（認知）と呼ぶ。なお、人工ニューラルネットワークは人工知能の一種である。本明細書等において「ニューラルネットワーク」と記載する場合、特に人工ニューラルネットワークを指す。
【００６２】
図３（Ａ）に、複数の領域に分割された画素部２１の構成例を示す。画素部２１は、Ｎ行Ｍ列（Ｎ、Ｍは２以上の整数）の領域２５に分割されており、各領域２５には複数の画素２４が含まれる。そして、階調の補正が領域２５ごとに行われる。
【００６３】
一例として、図３（Ｂ）に示すように、画素部２１に電位Ｖｃが供給される場合について考える。画素部２１に供給された電位Ｖｃは各領域２５に供給されるが、電位Ｖｃの入力部から遠い領域２５ほど電圧降下の影響が大きくなるため、領域２５に供給される電位Ｖｃにはばらつきが生じ得る。これにより、画素２４の階調のばらつきが電位Ｖｃの入力部からの距離に応じて放射状に分布する。ここで、本発明の一態様においては、画素２４の階調の補正を、電位Ｖｃの入力部との距離に応じて領域２５ごとに行うことができる。これにより、電位Ｖｃの入力部との距離が遠い領域２５ほど強い補正を行うなどの処理が可能となり、階調の補正を正確に行うことができる。
【００６４】
階調の補正は、信号生成部３０における、人工知能を用いた画像データの補正によって行うことができる。以下、信号生成部３０の構成例について詳述する。
【００６５】
［信号生成部］
図１に示す信号生成部３０は、外部から入力された信号に基づいて映像信号を生成する機能を有する。信号生成部３０は、受信部３１、処理部３２、処理部３３、及び処理部３４を有する。
【００６６】
受信部３１は、外部から送信された信号を受信して信号処理を行う機能を有する。受信部３１には、放送信号などの、表示部２０に表示される映像に対応するデータ（以下、画像データともいう）が入力される。受信部３１は、受信した信号の復調、アナログ−デジタル変換などを行う機能を備えることができる。また、受信部３１は、エラー訂正を行う機能を有していてもよい。受信部３１において各種の処理が施された信号は、画像データＤＩとして処理部３２に出力される。
【００６７】
受信部３１が受信できる放送信号としては、地上波、または衛星から送信される電波などが挙げられる。受信部３１は、映像及び音声を含む放送、音声のみを含む放送などを受信することができる。なお、受信部３１が受信する放送は、アナログ放送であってもデジタル放送であってもよい。
【００６８】
また、受信部３１は、例えばＵＨＦ帯（約３００ＭＨｚ乃至３ＧＨｚ）またはＶＨＦ帯（３０ＭＨｚ乃至３００ＭＨｚ）のうちの特定の周波数帯域で送信される放送電波を受信することができる。また、複数の周波数帯域で受信した複数の放送信号を用いることで、転送レートを高くすることができ、より多くの情報を得ることができる。これによりフルハイビジョンを超える解像度を有する映像（２Ｋ、４Ｋ、８Ｋなど）を表示部２０に表示させることが容易になる。
【００６９】
処理部３２は、受信部３１から入力された画像データを分割する機能を有する。具体的には、データＤＩがＮ×ＭのデータＤＩｄｉｖに分割される。なお、データＤＩの分割数は図３における領域２５の数と同一であり、データＤＩｄｉｖはそれぞれ領域２５に映像を表示するための画像データに対応する。処理部３２によって生成されたＮ×ＭのデータＤＩｄｉｖは、処理部３３に出力される。
【００７０】
なお、処理部３２は、データＤＩの分割の他、データＤＩに画像処理を施す機能を有していてもよい。処理部３２による画像処理の例としては、ノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理などが挙げられる。色調補正処理や輝度補正処理は、ガンマ補正などを用いて行うことができる。また、処理部３２は、解像度のアップコンバートに伴う画素間補間処理や、フレーム周波数のアップコンバートに伴うフレーム間補間処理などを実行する機能を有していてもよい。
【００７１】
ノイズ除去処理としては、文字などの輪郭の周辺に生じるモスキートノイズ、高速の動画で生じるブロックノイズ、ちらつきを生じるランダムノイズ、解像度のアップコンバートにより生じるドットノイズなどのさまざまなノイズの除去が挙げられる。
【００７２】
階調変換処理は、階調を表示部２０の出力特性に対応した階調へ変換する処理である。例えば階調数を大きくする場合、小さい階調数で入力された画像に対して、各画素に対応する階調値を補間して割り当てることで、ヒストグラムを平滑化する処理を行うことができる。また、ダイナミックレンジを広げる、ハイダイナミックレンジ（ＨＤＲ）処理も、階調変換処理に含まれる。
【００７３】
画素間補間処理は、解像度をアップコンバートした際に、本来存在しないデータを補間する処理である。例えば、目的の画素の周囲の画素を参照し、それらの中間色を表示するようにデータを補間する。
【００７４】
色調補正処理は、映像の色調を補正する処理である。また輝度補正処理は、映像の明るさ（輝度コントラスト）を補正する処理である。例えば、表示部２０が設けられる空間の照明の種類や輝度、または色純度などに応じて、表示部２０に表示される映像の輝度や色調が最適となるように補正される。
【００７５】
フレーム間補間は、表示する映像のフレーム周波数を増大させる場合に、本来存在しないフレーム（補間フレーム）の画像を生成する。例えば、ある２枚の画像の差分から２枚の画像の間に挿入する補間フレームの画像を生成する。または２枚の画像の間に複数枚の補間フレームの画像を生成することもできる。例えば画像データのフレーム周波数が６０Ｈｚであったとき、複数枚の補間フレームを生成することで、表示部２０に出力される映像信号のフレーム周波数を、２倍の１２０Ｈｚ、または４倍の２４０Ｈｚ、または８倍の４８０Ｈｚなどに増大させることができる。
【００７６】
なお、上記の画像処理は、処理部３２とは別途設けられた画像処理回路によって行うこともできる。
【００７７】
処理部３３は、表示部２０に表示される映像の階調のばらつきを補償するように、データＤＩｄｉｖを補正する機能を有する。具体的には、処理部３３はニューラルネットワークＮＮ１を有し、ニューラルネットワークＮＮ１の推論によってデータＤＩｄｉｖがデータＤＩｄｉｖ´に補正される。ニューラルネットワークＮＮ１の出力データは、データＤＩｄｉｖ´として処理部３４に出力される。
【００７８】
ニューラルネットワークＮＮ１は、データＤＩｄｉｖを入力データとして用いて推論を行い、階調のばらつきが一定以下に低減された映像を表示するための画像データを生成する機能を有する。具体的には、ニューラルネットワークＮＮ１は、推論によって、表示部２０に意図した映像が表示されるようにデータＤＩｄｉｖを補正するように学習され、重み係数が設定されている。
【００７９】
なお、処理部３３は、Ｎ×ＭのデータＤＩｄｉｖの補正を並列処理によって行う機能を有することが好ましい。これにより、データＤＩｄｉｖ´の生成を高速に行うことができる。例えば、処理部３３に複数のニューラルネットワークＮＮ１を設けて推論を並行して行ってもよいし、ニューラルネットワークＮＮ１の入力層のニューロン数を増加させてもよい。
【００８０】
処理部３４は、複数のデータを結合する機能を有する。具体的には、Ｎ×ＭのデータＤＩｄｉｖ´を結合することにより、表示部２０に供給される映像信号（信号ＳＤ）を生成する機能を有する。処理部３４によって生成された信号ＳＤは、表示部２０に出力される。
【００８１】
なお、ニューラルネットワークＮＮ１の学習は、信号生成部３０の外部で行うことができる。この場合、外部で行われた学習によって得られた重み係数をニューラルネットワークＮＮ１に格納することにより、ニューラルネットワークＮＮ１に学習の結果を反映させることができる。以下、ニューラルネットワークＮＮ１の学習を行うことが可能な演算部４０の構成例について詳述する。
【００８２】
［演算部］
演算部４０は、ニューラルネットワークの学習を行う機能を有する。演算部４０としては、専用サーバやクラウドなどの演算処理能力の優れた演算装置を用いることができる。演算部４０は、データベース４１、処理部４２、及び処理部４３を有する。なお、データベース４１は演算部４０の外部に設けられていてもよい。
【００８３】
データベース４１は、ニューラルネットワークの学習に用いられるデータを記憶する機能を有する。具体的には、データベース４１は、ニューラルネットワークに入力される学習データ及び教師データを記憶する機能を有する。
【００８４】
本発明の一態様においては、データベース４１にデータＸ及びデータＴが格納されている。データＸは、表示部２０に実際に表示された映像に対応するデータである。データＴは、表示部２０への表示を意図している理想的な映像に対応するデータである。データＸ及びデータＴは、予め学習用のサンプルとして収集され、データベース４１に格納されている。データベース４１から読み出されたデータＸ及びデータＴは、処理部４２に出力される。
【００８５】
なお、データＸは、例えば表示試験などを行い、表示部２０に実際に表示された映像をイメージセンサなどで撮像することにより取得することができる。
【００８６】
処理部４２は、データベース４１から入力されたデータを分割する機能を有する。具体的には、データＸがＮ×ＭのデータＸｄｉｖに分割され、データＴがＮ×ＭのデータＴｄｉｖに分割される。データＸ及びデータＴの分割数は図３における領域２５の数と同一であり、データＸｄｉｖ及びデータＴｄｉｖはそれぞれ領域２５に表示される映像の画像データに対応する。
【００８７】
なお、処理部４２は、分割されたデータＸからヒストグラムを生成し、これをデータＸｄｉｖとして出力する機能を有していてもよい。また、処理部４２は、分割されたデータＴからヒストグラムを生成し、これをデータＴｄｉｖとして出力する機能を有していてもよい。
【００８８】
処理部４３は、階調のばらつきが一定以下に低減された映像を表示するための画像データの生成が可能となるように、ニューラルネットワークの学習を行う機能を有する。具体的には、処理部４３は、信号生成部３０に設けられたニューラルネットワークＮＮ１の構成に対応するニューラルネットワークＮＮ２を有する。ニューラルネットワークＮＮ２の構成をニューラルネットワークＮＮ１の構成と対応させるためには、例えば、ニューラルネットワークＮＮ１及びニューラルネットワークＮＮ２を共に階層型パーセプトロンとし、階層数、及び各階層が有するニューロンの個数を等しくすればよい。
【００８９】
そして、ニューラルネットワークＮＮ２は、教師あり学習を行う機能を有する。具体的には、ニューラルネットワークＮＮ２は、データＸｄｉｖを学習データ、データＴｄｉｖを教師データとして用いて学習を行う。ニューラルネットワークＮＮ２にデータＸｄｉｖ及びデータＴｄｉｖが入力されると、ニューラルネットワークＮＮ２の出力データとデータＴｄｉｖとの誤差が一定以下となるように、ニューラルネットワークＮＮ２の重み係数が設定される。これにより、階調にばらつきがある映像が理想的な映像に変換されるように、ニューラルネットワークＮＮ２の学習が行われる。なお、重み係数の設定の方法としては、誤差逆伝播法などを用いることができる。
【００９０】
なお、ニューラルネットワークＮＮ２の重み係数の初期値は、乱数によって決定してもよい。重み係数の初期値は学習速度（例えば、重み係数の収束速度、ニューラルネットワークの予測精度など）に影響を与える場合があるため、学習速度が遅い場合は、重み係数の初期値を変更してもよい。そして、最終的にニューラルネットワークＮＮ２の出力データとデータＴｄｉｖの誤差が一定以下になると、ニューラルネットワークＮＮ２の学習が終了する。学習が終了した時点におけるニューラルネットワークＮＮ２の重み係数のセットを、重み係数Ｗとする。
【００９１】
なお、ニューラルネットワークＮＮ２の学習は、一のデータＸｄｉｖと一のデータＴｄｉｖを用いて、図３に示す領域２５ごとに行われる。よって、Ｎ×ＭのデータＸｄｉｖとＮ×ＭのデータＴｄｉｖを用いた学習により、Ｎ×Ｍの重み係数Ｗが得られる。
【００９２】
ニューラルネットワークＮＮ２の学習が終了すると、Ｎ×Ｍの重み係数Ｗが処理部３３に入力され、ニューラルネットワークＮＮ１に重み係数Ｗが格納される。これにより、ニューラルネットワークＮＮ２の学習結果をニューラルネットワークＮＮ１に反映させることができる。そして、ニューラルネットワークＮＮ１は、当該学習の結果を用いて、データＤＩｄｉｖをデータＤＩｄｉｖ´に補正することが可能となる。
【００９３】
例えば、学習によって、理想的な映像を得るために所定の領域２５の階調を上げるニューラルネットワークＮＮ２が構成された場合を考える。このときの重み係数ＷがニューラルネットワークＮＮ１に格納され、処理部３３にデータＤＩｄｉｖが入力されると、所定の領域２５の階調が上がるようにデータＤＩｄｉｖが補正される。このように、階調の誤差分を予めデータＤＩｄｉｖに反映させることにより、表示部２０に意図した映像を表示することができる。
【００９４】
このように、ニューラルネットワークの学習を演算部４０で行い、その学習の結果を信号生成部３０が有するニューラルネットワークＮＮ１に反映させることにより、信号生成部３０に学習機能を備えたニューラルネットワークを構成するハードウェアを設ける必要がなくなる。これにより、信号生成部３０の構成を簡易化し、面積を縮小することができる。
【００９５】
なお、ニューラルネットワークＮＮ２はハードウェアによって構成してもよいし、ソフトウェア上に構成してもよい。ニューラルネットワークＮＮ２がソフトウェア上に構成される場合、処理部４３には、当該ソフトウェアが格納された記憶装置などが設けられる。
【００９６】
以上のように、人工知能を利用して画素２４の階調を領域２５ごとに制御することにより、高品質の映像の表示が可能となる。また、電圧降下による階調のばらつきを効果的に補償することができ、表示部２０の大型化を図ることができる。
【００９７】
なお、上記では、領域２５の行数及び列数が２以上（Ｎ、Ｍが２以上）の場合について説明したが、階調の補正は領域２５の行ごと（Ｍ＝１）、又は列ごと（Ｎ＝１）に行うこともできる。
【００９８】
＜ニューラルネットワークの構成例＞
次に、学習機能を有するニューラルネットワークの構成例について説明する。ニューラルネットワークＮＮの構成例を、図４に示す。ニューラルネットワークＮＮは、ニューロン回路と、ニューロン回路間に設けられたシナプス回路によって構成される。
【００９９】
図４（Ａ）に、ニューラルネットワークＮＮを構成するニューロン回路ＮＣとシナプス回路ＳＣの構成例を示す。シナプス回路ＳＣには、入力データｘ１乃至ｘＬ（Ｌは自然数）が入力される。また、シナプス回路ＳＣは、重み係数ｗｋ（ｋは１以上Ｌ以下の整数）を記憶する機能を有する。重み係数ｗｋは、ニューロン回路ＮＣ間の結合の強さに対応する。
【０１００】
シナプス回路ＳＣに入力データｘ１乃至ｘＬが入力されると、ニューロン回路ＮＣには、シナプス回路ＳＣに入力された入力データｘｋと、シナプス回路ＳＣに記憶された重み係数ｗｋとの積（ｘｋｗｋ）を、ｋ＝１乃至Ｌについて足し合わせた値（ｘ１ｗ１＋ｘ２ｗ２＋…＋ｘＬｗＬ）、すなわち、ｘｋとｗｋを用いた積和演算によって得られた値が供給される。この値がニューロン回路ＮＣの閾値θを超えた場合、ニューロン回路ＮＣはハイレベルの信号ｙを出力する。この現象を、ニューロン回路ＮＣの発火と呼ぶ。
【０１０１】
ニューロン回路ＮＣとシナプス回路ＳＣを用いて、階層型パーセプトロンを構成するニューラルネットワークＮＮのモデルを、図４（Ｂ）に示す。ニューラルネットワークＮＮは、入力層ＩＬ、隠れ層（中間層）ＨＬ、出力層ＯＬを有する。
【０１０２】
入力層ＩＬから、入力データｘ１乃至ｘＬが出力される。隠れ層ＨＬは、隠れシナプス回路ＨＳ、隠れニューロン回路ＨＮを有する。出力層ＯＬは、出力シナプス回路ＯＳ、出力ニューロン回路ＯＮを有する。
【０１０３】
隠れニューロン回路ＨＮには、入力データｘｋと、隠れシナプス回路ＨＳに保持された重み係数ｗｋと、を用いた積和演算によって得られた値が供給される。そして、出力ニューロン回路ＯＮには、隠れニューロン回路ＨＮの出力と、出力シナプス回路ＯＳに保持された重み係数ｗｋを用いた積和演算によって得られた値が供給される。そして、出力ニューロン回路ＯＮから、出力データｙ１乃至ｙＬが出力される。
【０１０４】
このように、所定の入力データが与えられたニューラルネットワークＮＮは、シナプス回路ＳＣに保持された重み係数と、ニューロン回路の閾値θに応じた値を、出力データとして出力する機能を有する。
【０１０５】
また、ニューラルネットワークＮＮは、教師データの入力によって教師あり学習を行うことができる。図４（Ｃ）に、誤差逆伝播法を利用して教師あり学習を行うニューラルネットワークＮＮのモデルを示す。
【０１０６】
誤差逆伝播法は、ニューラルネットワークの出力データと教師信号の誤差が小さくなるように、シナプス回路の重み係数ｗｋを変更する方式である。具体的には、出力データｙ１乃至ｙＬと教師データｔ１乃至ｔＬに基づいて決定される誤差δＯに応じて、隠れシナプス回路ＨＳの重み係数ｗｋが変更される。また、隠れシナプス回路ＨＳの重み係数ｗｋの変更量に応じて、さらに前段のシナプス回路ＳＣの重み係数ｗｋが変更される。このように、教師データｔ１乃至ｔＬに基づいて、シナプス回路ＳＣの重み係数を順次変更することにより、ニューラルネットワークＮＮの学習を行うことができる。
【０１０７】
図４に示すニューラルネットワークの構成は、図１におけるニューラルネットワークＮＮ１、ＮＮ２に用いることができる。また、ニューラルネットワークＮＮ２の学習には、上記の誤差逆伝播法を用いることができる。その場合、入力データｘ１乃至ｘＬとしてデータＸｄｉｖが用いられ、教師データｔ１乃至ｔＬとしてデータＴｄｉｖが用いられる。
【０１０８】
なお、図４（Ｂ）、（Ｃ）には１層の隠れ層ＨＬを示しているが、隠れ層ＨＬの層数は２以上とすることができる。隠れ層ＨＬを２層以上有するニューラルネットワーク（ディープニューラルネットワーク（ＤＮＮ））を用いることにより、深層学習を行うことができる。これにより、階調の補正の精度を高めることができる。
【０１０９】
＜表示システムの動作例＞
次に、表示システム１０の動作例について説明する。図５は、ニューラルネットワークの学習を行う際の動作例を示すフローチャートである。図６は、ニューラルネットワークの推論により階調の補正を行う際の動作例を示すフローチャートである。
【０１１０】
［学習］
ニューラルネットワークの学習について、図５を用いて説明する。まず、演算部４０において、データベース４１からデータＸ及びデータＴが読み出される（ステップＳ１）。前述の通り、データＸは表示部２０に実際に表示された映像に対応するデータであり、データＴは表示部２０への表示を意図している理想的な映像に対応するデータである。そして、処理部４２において、データＸ及びデータＴがそれぞれＮ×Ｍのデータに分割される（ステップＳ２）。これにより、Ｎ×ＭのデータＸｄｉｖとＮ×ＭのデータＴｄｉｖが生成される（ステップＳ３）。
【０１１１】
なお、処理部４２は分割されたデータＸ及びデータＴのヒストグラムを生成してもよい。この場合、分割されたデータＸのヒストグラムをデータＸｄｉｖとして用い、分割されたデータＴのヒストグラムをデータＴｄｉｖとして用いることができる。
【０１１２】
次に、データＸｄｉｖ及びデータＴｄｉｖが処理部４３に入力される（ステップＳ４）。そして、データＸｄｉｖ及びデータＴｄｉｖを用いて、ニューラルネットワークＮＮ２の学習が行われる。
【０１１３】
具体的には、ニューラルネットワークＮＮ２は、データＸｄｉｖを学習データ、データＴｄｉｖを教師データとして用いて、重み係数の更新を行う（ステップＳ５）。そして、ニューラルネットワークＮＮ２の出力データとデータＴｄｉｖとの誤差が一定以下となるまで、重み係数の更新が繰り返される（ステップＳ６でＮＯ）。そして、誤差が一定以下になると学習が終了する（ステップＳ６でＹＥＳ）。
【０１１４】
そして、学習によって得られたＮ×Ｍの重み係数Ｗが、信号生成部３０に設けられた処理部３３に出力され（ステップＳ７）、ニューラルネットワークＮＮ１に格納される。これにより、ニューラルネットワークＮＮ２の学習結果をニューラルネットワークＮＮ１に反映させることができる。
【０１１５】
上記の動作により、演算部４０によるニューラルネットワークの学習が行われる。
【０１１６】
［推論］
次に、ニューラルネットワークの推論について、図６を用いて説明する。まず、上記の学習によって得られたＮ×Ｍの重み係数Ｗが、ニューラルネットワークＮＮ１に格納される（ステップＳ１１）。これにより、処理部３３に階調のばらつきを補償する機能が付加される。
【０１１７】
次に、信号生成部３０が有する受信部３１によって、画像データが受信される（ステップＳ１２）。そして、受信部３１によって適宜処理が施された画像データは、データＤＩとして処理部３２に出力される。
【０１１８】
データＤＩが処理部３２に入力されると、データＤＩがＮ×Ｍのデータに分割される（ステップＳ１３）。これにより、Ｎ×ＭのデータＤＩｄｉｖが生成される（ステップＳ１４）。
【０１１９】
次に、Ｎ×ＭのデータＤＩｄｉｖが処理部３３に入力され、演算が行われる。具体的には、データＤＩｄｉｖを入力データとしてニューラルネットワークＮＮ１の推論が行われ、ニューラルネットワークＮＮ１の出力層からデータＤＩｄｉｖ´が出力される。これにより、データＤＩｄｉｖは、画素部２１に表示される映像の階調のばらつきを補償するように補正される（ステップＳ１５）。
【０１２０】
なお、Ｎ×ＭのデータＤＩｄｉｖの補正を並列処理によって行うことにより、Ｎ×ＭのデータＤＩｄｉｖ´の生成を素早く行うことができる。
【０１２１】
次に、Ｎ×ＭのデータＤＩｄｉｖ´が処理部３４に入力される。そして、処理部３４はＮ×ＭのデータＤＩｄｉｖ´を結合することにより、映像信号を生成する（ステップＳ１６）。そして、生成された映像信号が信号ＳＤとして駆動回路２３に供給され、階調のばらつきが補償された映像が画素部２１に表示される（ステップＳ１７）。
【０１２２】
上記の動作により、信号生成部３０によって受信された画像データが補正され、階調のばらつきが低減された映像の表示が可能となる。
【０１２３】
以上説明した通り、本発明の一態様において、表示部２０に実際に表示された映像に対応するデータを学習データ、表示部２０への表示を意図している理想的な映像に対応するデータを教師データとして、ニューラルネットワークの学習が行われる。そして、当該学習後のニューラルネットワークを用いた推論により、階調のばらつきが補償された映像信号を生成する。これにより、表示部２０に表示される映像の品質の向上を図ることができる。
【０１２４】
なお、本実施の形態においては、処理部３３にニューラルネットワークを設けた構成について説明したが、処理部３２において画像処理を行う場合、処理部３２にもニューラルネットワークを搭載することができる。この場合、ニューラルネットワークを用いた画像処理、例えば、人物、建物、風景などに応じた色調の補正、映像に表示された物体の輪郭を鮮明にする処理、解像度の低い画像データをアップコンバートする処理、ガンマ補正、データ圧縮などを行うことができる。
【０１２５】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０１２６】
（実施の形態２）
本実施の形態では、上記実施の形態で説明したニューラルネットワークに用いることができる半導体装置の構成例について説明する。
【０１２７】
ニューラルネットワークがハードウェアによって構成される場合、ニューラルネットワークにおける積和演算は、積和演算素子を用いて行うことができる。本実施の形態では、ニューラルネットワークＮＮ１又はニューラルネットワークＮＮ２における積和演算素子として用いることができる半導体装置の構成例について説明する。
【０１２８】
＜半導体装置の構成例＞
半導体装置１００の構成の一例を図７に示す。図７に示す半導体装置１００は、記憶回路１１０（ＭＥＭ）と、参照用記憶回路１２０（ＲＭＥＭ）と、回路１３０と、回路１４０と、を有する。半導体装置１００は、さらに電流源回路１５０（ＣＲＥＦ）を有していても良い。
【０１２９】
記憶回路１１０（ＭＥＭ）は、メモリセルＭＣ［ｉ、ｊ］、メモリセルＭＣ［ｉ＋１、ｊ］で例示されるメモリセルＭＣを有する。また、各メモリセルＭＣは、入力された電位を電流に変換する機能を有する素子を有する。上記機能を有する素子として、例えばトランジスタなどの能動素子を用いることができる。図７では、各メモリセルＭＣがトランジスタＴｒ１１を有する場合を例示している。
【０１３０】
そして、メモリセルＭＣには、配線ＷＤ［ｊ］で例示される配線ＷＤから第１のアナログ電位が入力される。第１のアナログ電位は第１のアナログデータに対応する。そして、メモリセルＭＣは、第１のアナログ電位に応じた第１のアナログ電流を生成する機能を有する。具体的には、トランジスタＴｒ１１のゲートに第１のアナログ電位を供給したときに得られるトランジスタＴｒ１１のドレイン電流を、第１のアナログ電流とすることができる。なお、以下、メモリセルＭＣ［ｉ、ｊ］に流れる電流をＩ［ｉ、ｊ］とし、メモリセルＭＣ［ｉ＋１、ｊ］に流れる電流をＩ［ｉ＋１、ｊ］とする。
【０１３１】
なお、トランジスタＴｒ１１が飽和領域で動作する場合、そのドレイン電流はソースとドレイン間の電圧に依存せず、ゲート電圧と閾値電圧の差分によって制御される。よって、トランジスタＴｒ１１は飽和領域で動作させることが望ましい。トランジスタＴｒ１１を飽和領域で動作させるために、そのゲート電圧、ソースとドレイン間の電圧は、飽和領域で動作する範囲の電圧に適切に設定されているものとする。
【０１３２】
具体的に、図７に示す半導体装置１００では、メモリセルＭＣ［ｉ、ｊ］に配線ＷＤ［ｊ］から第１のアナログ電位Ｖｘ［ｉ、ｊ］または第１のアナログ電位Ｖｘ［ｉ、ｊ］に応じた電位が入力される。メモリセルＭＣ［ｉ、ｊ］は、第１のアナログ電位Ｖｘ［ｉ、ｊ］に応じた第１のアナログ電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣ［ｉ、ｊ］の電流Ｉ［ｉ、ｊ］は、第１のアナログ電流に相当する。
【０１３３】
また、具体的に、図７に示す半導体装置１００では、メモリセルＭＣ［ｉ＋１、ｊ］に配線ＷＤ［ｊ］から第１のアナログ電位Ｖｘ［ｉ＋１、ｊ］または第１のアナログ電位Ｖｘ［ｉ＋１、ｊ］に応じた電位が入力される。メモリセルＭＣ［ｉ＋１、ｊ］は、第１のアナログ電位Ｖｘ［ｉ＋１、ｊ］に応じた第１のアナログ電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣ［ｉ＋１、ｊ］の電流Ｉ［ｉ＋１、ｊ］は、第１のアナログ電流に相当する。
【０１３４】
そして、メモリセルＭＣは、第１のアナログ電位を保持する機能を有する。すなわち、メモリセルＭＣは、第１のアナログ電位を保持することで、第１のアナログ電位に応じた第１のアナログ電流を保持する機能を有すると言える。
【０１３５】
また、メモリセルＭＣには、配線ＲＷ［ｉ］、配線ＲＷ［ｉ＋１］で例示される配線ＲＷから第２のアナログ電位が入力される。第２のアナログ電位は第２のアナログデータに対応する。メモリセルＭＣは、既に保持されている第１のアナログ電位に、第２のアナログ電位或いは第２のアナログ電位に応じた電位を加算する機能と、加算することで得られる第３のアナログ電位を保持する機能とを有する。そして、メモリセルＭＣは、第３のアナログ電位に応じた第２のアナログ電流を生成する機能を有する。すなわち、メモリセルＭＣは、第３のアナログ電位を保持することで、第３のアナログ電位に応じた第２のアナログ電流を保持する機能を有すると言える。
【０１３６】
具体的に、図７に示す半導体装置１００では、メモリセルＭＣ［ｉ、ｊ］に配線ＲＷ［ｉ］から第２のアナログ電位Ｖｗ［ｉ、ｊ］が入力される。そして、メモリセルＭＣ［ｉ、ｊ］は、第１のアナログ電位Ｖｘ［ｉ、ｊ］及び第２のアナログ電位Ｖｗ［ｉ、ｊ］に応じた第３のアナログ電位を保持する機能を有する。そして、メモリセルＭＣ［ｉ、ｊ］は、第３のアナログ電位に応じた第２のアナログ電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣ［ｉ、ｊ］の電流Ｉ［ｉ、ｊ］は、第２のアナログ電流に相当する。
【０１３７】
また、図７に示す半導体装置１００では、メモリセルＭＣ［ｉ＋１、ｊ］に配線ＲＷ［ｉ＋１］から第２のアナログ電位Ｖｗ［ｉ＋１、ｊ］が入力される。そして、メモリセルＭＣ［ｉ＋１、ｊ］は、第１のアナログ電位Ｖｘ［ｉ＋１、ｊ］及び第２のアナログ電位Ｖｗ［ｉ＋１、ｊ］に応じた第３のアナログ電位を保持する機能を有する。そして、メモリセルＭＣ［ｉ＋１、ｊ］は、第３のアナログ電位に応じた第２のアナログ電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣ［ｉ＋１、ｊ］の電流Ｉ［ｉ＋１、ｊ］は、第２のアナログ電流に相当する。
【０１３８】
そして、電流Ｉ［ｉ、ｊ］は、メモリセルＭＣ［ｉ、ｊ］を介して配線ＢＬ［ｊ］と配線ＶＲ［ｊ］の間を流れる。電流Ｉ［ｉ＋１、ｊ］は、メモリセルＭＣ［ｉ＋１、ｊ］を介して配線ＢＬ［ｊ］と配線ＶＲ［ｊ］の間を流れる。よって、電流Ｉ［ｉ、ｊ］と電流Ｉ［ｉ＋１、ｊ］との和に相当する電流Ｉ［ｊ］が、メモリセルＭＣ［ｉ、ｊ］及びメモリセルＭＣ［ｉ＋１、ｊ］を介して配線ＢＬ［ｊ］と配線ＶＲ［ｊ］の間を流れることとなる。
【０１３９】
参照用記憶回路１２０（ＲＭＥＭ）は、メモリセルＭＣＲ［ｉ］、メモリセルＭＣＲ［ｉ＋１］で例示されるメモリセルＭＣＲを有する。メモリセルＭＣＲには、配線ＷＤＲＥＦから第１の参照電位ＶＰＲが入力される。そして、メモリセルＭＣＲは、第１の参照電位ＶＰＲに応じた第１の参照電流を生成する機能を有する。なお、以下、メモリセルＭＣＲ［ｉ］に流れる電流をＩＲＥＦ［ｉ］とし、メモリセルＭＣＲ［ｉ＋１］に流れる電流をＩＲＥＦ［ｉ＋１］とする。
【０１４０】
そして、具体的に、図７に示す半導体装置１００では、メモリセルＭＣＲ［ｉ］に配線ＷＤＲＥＦから第１の参照電位ＶＰＲが入力される。メモリセルＭＣＲ［ｉ］は、第１の参照電位ＶＰＲに応じた第１の参照電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣＲ［ｉ］の電流ＩＲＥＦ［ｉ］は、第１の参照電流に相当する。
【０１４１】
また、図７に示す半導体装置１００では、メモリセルＭＣＲ［ｉ＋１］に配線ＷＤＲＥＦから第１の参照電位ＶＰＲが入力される。メモリセルＭＣＲ［ｉ＋１］は、第１の参照電位ＶＰＲに応じた第１の参照電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣＲ［ｉ＋１］の電流ＩＲＥＦ［ｉ＋１］は、第１の参照電流に相当する。
【０１４２】
そして、メモリセルＭＣＲは、第１の参照電位ＶＰＲを保持する機能を有する。すなわち、メモリセルＭＣＲは、第１の参照電位ＶＰＲを保持することで、第１の参照電位ＶＰＲに応じた第１の参照電流を保持する機能を有すると言える。
【０１４３】
また、メモリセルＭＣＲには、配線ＲＷ［ｉ］、配線ＲＷ［ｉ＋１］で例示される配線ＲＷから第２のアナログ電位が入力される。メモリセルＭＣＲは、既に保持されている第１の参照電位ＶＰＲに、第２のアナログ電位或いは第２のアナログ電位に応じた電位を加算する機能と、加算することで得られる第２の参照電位を保持する機能を有する。そして、メモリセルＭＣＲは、第２の参照電位に応じた第２の参照電流を生成する機能を有する。すなわち、メモリセルＭＣＲは、第２の参照電位を保持することで、第２の参照電位に応じた第２の参照電流を保持する機能を有すると言える。
【０１４４】
具体的に、図７に示す半導体装置１００では、メモリセルＭＣＲ［ｉ］に配線ＲＷ［ｉ］から第２のアナログ電位Ｖｗ［ｉ、ｊ］が入力される。そして、メモリセルＭＣＲ［ｉ］は、第１の参照電位ＶＰＲ及び第２のアナログ電位Ｖｗ［ｉ、ｊ］に応じた第２の参照電位を保持する機能を有する。そして、メモリセルＭＣＲ［ｉ］は、第２の参照電位に応じた第２の参照電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣＲ［ｉ］の電流ＩＲＥＦ［ｉ］は、第２の参照電流に相当する。
【０１４５】
また、図７に示す半導体装置１００では、メモリセルＭＣＲ［ｉ＋１］に配線ＲＷ［ｉ＋１］から第２のアナログ電位Ｖｗ［ｉ＋１、ｊ］が入力される。そして、メモリセルＭＣＲ［ｉ＋１］は、第１の参照電位ＶＰＲ及び第２のアナログ電位Ｖｗ［ｉ＋１、ｊ］に応じた第２の参照電位を保持する機能を有する。そして、メモリセルＭＣＲ［ｉ＋１］は、第２の参照電位に応じた第２の参照電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣＲ［ｉ＋１］の電流ＩＲＥＦ［ｉ＋１］は、第２の参照電流に相当する。
【０１４６】
そして、電流ＩＲＥＦ［ｉ］は、メモリセルＭＣＲ［ｉ］を介して配線ＢＬＲＥＦと配線ＶＲＲＥＦの間を流れる。電流ＩＲＥＦ［ｉ＋１］は、メモリセルＭＣＲ［ｉ＋１］を介して配線ＢＬＲＥＦと配線ＶＲＲＥＦの間を流れる。よって、電流ＩＲＥＦ［ｉ］と電流ＩＲＥＦ［ｉ＋１］との和に相当する電流ＩＲＥＦが、メモリセルＭＣＲ［ｉ］及びメモリセルＭＣＲ［ｉ＋１］を介して配線ＢＬＲＥＦと配線ＶＲＲＥＦの間を流れることとなる。
【０１４７】
電流源回路１５０は、配線ＢＬＲＥＦに流れる電流ＩＲＥＦと同じ値の電流、もしくは電流ＩＲＥＦに対応する電流を、配線ＢＬに供給する機能を有する。そして、後述するオフセットの電流を設定する際には、メモリセルＭＣ［ｉ、ｊ］及びメモリセルＭＣ［ｉ＋１、ｊ］を介して配線ＢＬ［ｊ］と配線ＶＲ［ｊ］の間を流れる電流Ｉ［ｊ］が、メモリセルＭＣＲ［ｉ］及びメモリセルＭＣＲ［ｉ＋１］を介して配線ＢＬＲＥＦと配線ＶＲＲＥＦの間を流れる電流ＩＲＥＦと異なる場合、差分の電流は回路１３０または回路１４０に流れる。回路１３０は電流ソース回路としての機能を有し、回路１４０は電流シンク回路としての機能を有する。
【０１４８】
具体的に、電流Ｉ［ｊ］が電流ＩＲＥＦよりも大きい場合、回路１３０は、電流Ｉ［ｊ］と電流ＩＲＥＦの差分に相当する電流ΔＩ［ｊ］を生成する機能を有する。また、回路１３０は、生成した電流ΔＩ［ｊ］を配線ＢＬ［ｊ］に供給する機能を有する。すなわち、回路１３０は、電流ΔＩ［ｊ］を保持する機能を有すると言える。
【０１４９】
また、電流Ｉ［ｊ］が電流ＩＲＥＦよりも小さい場合、回路１４０は、電流Ｉ［ｊ］と電流ＩＲＥＦの差分に相当する電流ΔＩ［ｊ］の絶対値に相当する電流を生成する機能を有する。また、回路１４０は、生成した電流ΔＩ［ｊ］を配線ＢＬ［ｊ］から引き込む機能を有する。すなわち、回路１４０は、電流ΔＩ［ｊ］を保持する機能を有すると言える。
【０１５０】
次いで、図７に示す半導体装置１００の動作の一例について説明する。
【０１５１】
まず、メモリセルＭＣ［ｉ、ｊ］に第１のアナログ電位に応じた電位を格納する。具体的には、第１の参照電位ＶＰＲから第１のアナログ電位Ｖｘ［ｉ、ｊ］を差し引いた電位ＶＰＲ−Ｖｘ［ｉ、ｊ］が、配線ＷＤ［ｊ］を介してメモリセルＭＣ［ｉ、ｊ］に入力される。メモリセルＭＣ［ｉ、ｊ］では、電位ＶＰＲ−Ｖｘ［ｉ、ｊ］が保持される。また、メモリセルＭＣ［ｉ、ｊ］では、電位ＶＰＲ−Ｖｘ［ｉ、ｊ］に応じた電流Ｉ［ｉ、ｊ］が生成される。例えば第１の参照電位ＶＰＲは、接地電位よりも高い電位とする。具体的には、接地電位よりも高く、電流源回路１５０に供給されるハイレベルの電位ＶＤＤと同程度か、それ以下の電位であることが望ましい。
【０１５２】
また、メモリセルＭＣＲ［ｉ］に第１の参照電位ＶＰＲを格納する。具体的には、第１の参照電位ＶＰＲが、配線ＷＤＲＥＦを介してメモリセルＭＣＲ［ｉ］に入力される。メモリセルＭＣＲ［ｉ］では、第１の参照電位ＶＰＲが保持される。また、メモリセルＭＣＲ［ｉ］では、第１の参照電位ＶＰＲに応じた電流ＩＲＥＦ［ｉ］が生成される。
【０１５３】
また、メモリセルＭＣ［ｉ＋１、ｊ］に第１のアナログ電位に応じた電位を格納する。具体的には、第１の参照電位ＶＰＲから第１のアナログ電位Ｖｘ［ｉ＋１、ｊ］を差し引いた電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ］が、配線ＷＤ［ｊ］を介してメモリセルＭＣ［ｉ＋１、ｊ］に入力される。メモリセルＭＣ［ｉ＋１、ｊ］では、電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ］が保持される。また、メモリセルＭＣ［ｉ＋１、ｊ］では、電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ］に応じた電流Ｉ［ｉ＋１、ｊ］が生成される。
【０１５４】
また、メモリセルＭＣＲ［ｉ＋１］に第１の参照電位ＶＰＲを格納する。具体的には、第１の参照電位ＶＰＲが、配線ＷＤＲＥＦを介してメモリセルＭＣＲ［ｉ＋１］に入力される。メモリセルＭＣＲ［ｉ＋１］では、第１の参照電位ＶＰＲが保持される。また、メモリセルＭＣＲ［ｉ＋１］では、第１の参照電位ＶＰＲに応じた電流ＩＲＥＦ［ｉ＋１］が生成される。
【０１５５】
上記動作において、配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］は基準電位とする。例えば、基準電位として接地電位、基準電位よりも低いローレベルの電位ＶＳＳなどを用いることができる。或いは、基準電位として電位ＶＳＳと電位ＶＤＤの間の電位を用いると、第２のアナログ電位Ｖｗを正負にしても、配線ＲＷの電位を接地電位よりも高くできるので信号の生成を容易にすることができ、正負のアナログデータに対する積演算が可能になるので好ましい。
【０１５６】
上記動作により、配線ＢＬ［ｊ］には、配線ＢＬ［ｊ］に接続されたメモリセルＭＣにおいてそれぞれ生成される電流を合わせた電流が、流れることとなる。具体的に図７では、メモリセルＭＣ［ｉ、ｊ］で生成される電流Ｉ［ｉ、ｊ］と、メモリセルＭＣ［ｉ＋１、ｊ］で生成される電流Ｉ［ｉ＋１、ｊ］とを合わせた電流Ｉ［ｊ］が流れる。また、上記動作により、配線ＢＬＲＥＦには、配線ＢＬＲＥＦに接続されたメモリセルＭＣＲにおいてそれぞれ生成される電流を合わせた電流が、流れることとなる。具体的に図７では、メモリセルＭＣＲ［ｉ］で生成される電流ＩＲＥＦ［ｉ］と、メモリセルＭＣＲ［ｉ＋１］で生成される電流ＩＲＥＦ［ｉ＋１］とを合わせた電流ＩＲＥＦが流れる。
【０１５７】
次いで、配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］の電位を基準電位としたまま、第１のアナログ電位を入力することによって得られる電流Ｉ［ｊ］と第１の参照電位を入力することによって得られる電流ＩＲＥＦとの差分から得られるオフセットの電流Ｉｏｆｆｓｅｔ［ｊ］を、回路１３０または回路１４０において保持する。
【０１５８】
具体的に、電流Ｉ［ｊ］が電流ＩＲＥＦよりも大きい場合、回路１３０は電流Ｉｏｆｆｓｅｔ［ｊ］を配線ＢＬ［ｊ］に供給する。すなわち、回路１３０に流れる電流ＩＣＭ［ｊ］は電流Ｉｏｆｆｓｅｔ［ｊ］に相当することとなる。そして、当該電流ＩＣＭ［ｊ］の値は回路１３０において保持される。また、電流Ｉ［ｊ］が電流ＩＲＥＦよりも小さい場合、回路１４０は電流Ｉｏｆｆｓｅｔ［ｊ］を配線ＢＬ［ｊ］から引き込む。すなわち、回路１４０に流れる電流ＩＣＰ［ｊ］は電流Ｉｏｆｆｓｅｔ［ｊ］に相当することとなる。そして、当該電流ＩＣＰ［ｊ］の値は回路１４０において保持される。
【０１５９】
次いで、既にメモリセルＭＣ［ｉ、ｊ］において保持されている第１のアナログ電位または第１のアナログ電位に応じた電位に加算するように、第２のアナログ電位または第２のアナログ電位に応じた電位をメモリセルＭＣ［ｉ、ｊ］に格納する。具体的には、配線ＲＷ［ｉ］の電位を基準電位に対してＶｗ［ｉ］だけ高い電位とすることで、第２のアナログ電位Ｖｗ［ｉ］が、配線ＲＷ［ｉ］を介してメモリセルＭＣ［ｉ、ｊ］に入力される。メモリセルＭＣ［ｉ、ｊ］では、電位ＶＰＲ−Ｖｘ［ｉ、ｊ］＋Ｖｗ［ｉ］が保持される。また、メモリセルＭＣ［ｉ、ｊ］では、電位ＶＰＲ−Ｖｘ［ｉ、ｊ］＋Ｖｗ［ｉ］に応じた電流Ｉ［ｉ、ｊ］が生成される。
【０１６０】
また、既にメモリセルＭＣ［ｉ＋１、ｊ］において保持されている第１のアナログ電位または第１のアナログ電位に応じた電位に加算するように、第２のアナログ電位または第２のアナログ電位に応じた電位をメモリセルＭＣ［ｉ＋１、ｊ］に格納する。具体的には、配線ＲＷ［ｉ＋１］の電位を基準電位に対してＶｗ［ｉ＋１］だけ高い電位とすることで、第２のアナログ電位Ｖｗ［ｉ＋１］が、配線ＲＷ［ｉ＋１］を介してメモリセルＭＣ［ｉ＋１、ｊ］に入力される。メモリセルＭＣ［ｉ＋１、ｊ］では、電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ］＋Ｖｗ［ｉ＋１］が保持される。また、メモリセルＭＣ［ｉ＋１、ｊ］では、電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ］＋Ｖｗ［ｉ＋１］に応じた電流Ｉ［ｉ＋１、ｊ］が生成される。
【０１６１】
なお、電位を電流に変換する素子として飽和領域で動作するトランジスタＴｒ１１を用いる場合、配線ＲＷ［ｉ］の電位がＶｗ［ｉ］であり、配線ＲＷ［ｉ＋１］の電位がＶｗ［ｉ＋１］であると仮定すると、メモリセルＭＣ［ｉ、ｊ］が有するトランジスタＴｒ１１のドレイン電流が電流Ｉ［ｉ、ｊ］に相当するので、第２のアナログ電流は以下の式１で表される。なお、ｋは係数、ＶｔｈはトランジスタＴｒ１１の閾値電圧である。
【０１６２】
Ｉ［ｉ、ｊ］＝ｋ（Ｖｗ［ｉ］−Ｖｔｈ＋ＶＰＲ−Ｖｘ［ｉ、ｊ］）２      （式１）
【０１６３】
また、メモリセルＭＣＲ［ｉ］が有するトランジスタＴｒ１１のドレイン電流が電流ＩＲＥＦ［ｉ］に相当するので、第２の参照電流は以下の式２で表される。
【０１６４】
ＩＲＥＦ［ｉ］＝ｋ（Ｖｗ［ｉ］−Ｖｔｈ＋ＶＰＲ）２      （式２）
【０１６５】
そして、メモリセルＭＣ［ｉ、ｊ］に流れる電流Ｉ［ｉ、ｊ］と、メモリセルＭＣ［ｉ＋１、ｊ］に流れる電流Ｉ［ｉ＋１、ｊ］の和に相当する電流Ｉ［ｊ］は、Ｉ［ｊ］＝ΣｉＩ［ｉ、ｊ］であり、メモリセルＭＣＲ［ｉ］に流れる電流ＩＲＥＦ［ｉ］と、メモリセルＭＣＲ［ｉ＋１］に流れる電流ＩＲＥＦ［ｉ＋１］の和に相当する電流ＩＲＥＦは、ＩＲＥＦ＝ΣｉＩＲＥＦ［ｉ］となり、その差分に相当する電流ΔＩ［ｊ］は以下の式３で表される。
【０１６６】
ΔＩ［ｊ］＝ＩＲＥＦ−Ｉ［ｊ］＝ΣｉＩＲＥＦ［ｉ］−ΣｉＩ［ｉ、ｊ］      （式３）
【０１６７】
式１、式２、式３から、電流ΔＩ［ｊ］は以下の式４のように導き出される。
【０１６８】
ΔＩ［ｊ］
＝Σｉ｛ｋ（Ｖｗ［ｉ］−Ｖｔｈ＋ＶＰＲ）２−ｋ（Ｖｗ［ｉ］−Ｖｔｈ＋ＶＰＲ−Ｖｘ［ｉ、ｊ］）２｝
＝２ｋΣｉ（Ｖｗ［ｉ］・Ｖｘ［ｉ、ｊ］）−２ｋΣｉ（Ｖｔｈ−ＶＰＲ）・Ｖｘ［ｉ、ｊ］−ｋΣｉＶｘ［ｉ、ｊ］２      （式４）
【０１６９】
式４において、２ｋΣｉ（Ｖｗ［ｉ］・Ｖｘ［ｉ、ｊ］）で示される項は、第１のアナログ電位Ｖｘ［ｉ、ｊ］及び第２のアナログ電位Ｖｗ［ｉ］の積と、第１のアナログ電位Ｖｘ［ｉ＋１、ｊ］及び第２のアナログ電位Ｖｗ［ｉ＋１］の積と、の和に相当する。
【０１７０】
また、電流Ｉｏｆｆｓｅｔ［ｊ］は、配線ＲＷ［ｉ］の電位を全て基準電位としたとき、すなわち第２のアナログ電位Ｖｗ［ｉ］を０、第２のアナログ電位Ｖｗ［ｉ＋１］を０としたときの電流ΔＩ［ｊ］とすると、式４から、以下の式５が導き出される。
【０１７１】
Ｉｏｆｆｓｅｔ［ｊ］＝−２ｋΣｉ（Ｖｔｈ−ＶＰＲ）・Ｖｘ［ｉ、ｊ］−ｋΣｉＶｘ［ｉ、ｊ］２      （式５）
【０１７２】
したがって、式３乃至式５から、第１のアナログデータと第２のアナログデータの積和値に相当する２ｋΣｉ（Ｖｗ［ｉ］・Ｖｘ［ｉ、ｊ］）は、以下の式６で表されることが分かる。
【０１７３】
２ｋΣｉ（Ｖｗ［ｉ］・Ｖｘ［ｉ、ｊ］）＝ＩＲＥＦ−Ｉ［ｊ］−Ｉｏｆｆｓｅｔ［ｊ］      （式６）
【０１７４】
そして、メモリセルＭＣに流れる電流の和を電流Ｉ［ｊ］、メモリセルＭＣＲに流れる電流の和を電流ＩＲＥＦ、回路１３０または回路１４０に流れる電流を電流Ｉｏｆｆｓｅｔ［ｊ］とすると、配線ＲＷ［ｉ］の電位をＶｗ［ｉ］、配線ＲＷ［ｉ＋１］の電位をＶｗ［ｉ＋１］としたときに配線ＢＬ［ｊ］から流れ出る電流Ｉｏｕｔ［ｊ］は、ＩＲＥＦ−Ｉ［ｊ］−Ｉｏｆｆｓｅｔ［ｊ］で表される。式６から、電流Ｉｏｕｔ［ｊ］は、２ｋΣｉ（Ｖｗ［ｉ］・Ｖｘ［ｉ、ｊ］）であり、第１のアナログ電位Ｖｘ［ｉ、ｊ］及び第２のアナログ電位Ｖｗ［ｉ］の積と、第１のアナログ電位Ｖｘ［ｉ＋１、ｊ］及び第２のアナログ電位Ｖｗ［ｉ＋１］の積と、の和に相当することが分かる。
【０１７５】
なお、トランジスタＴｒ１１は飽和領域で動作させることが望ましいが、トランジスタＴｒ１１の動作領域が理想的な飽和領域と異なっていたとしても、第１のアナログ電位Ｖｘ［ｉ、ｊ］及び第２のアナログ電位Ｖｗ［ｉ］の積と、第１のアナログ電位Ｖｘ［ｉ＋１、ｊ］及び第２のアナログ電位Ｖｗ［ｉ＋１］の積との和に相当する電流を、所望の範囲内の精度で問題なく得ることができる場合は、トランジスタＴｒ１１は飽和領域で動作しているものとみなせる。
【０１７６】
本発明の一態様により、アナログデータの演算処理をデジタルデータに変換せずとも実行することができるので、半導体装置の回路規模を小さく抑えることができる。或いは、本発明の一態様により、アナログデータの演算処理をデジタルデータに変換せずとも実行することができるので、アナログデータの演算処理に要する時間を抑えることができる。或いは、本発明の一態様により、アナログデータの演算処理に要する時間を抑えつつ、半導体装置の低消費電力化を実現することができる。
【０１７７】
＜記憶回路の構成例＞
次いで、記憶回路１１０（ＭＥＭ）と、参照用記憶回路１２０（ＲＭＥＭ）の具体的な構成の一例について、図８を用いて説明する。
【０１７８】
図８では、記憶回路１１０（ＭＥＭ）がｙ行ｘ列（ｘ、ｙは自然数）の複数のメモリセルＭＣを有し、参照用記憶回路１２０（ＲＭＥＭ）がｙ行１列の複数のメモリセルＭＣＲを有する場合を例示している。
【０１７９】
記憶回路１１０は、配線ＲＷと、配線ＷＷと、配線ＷＤと、配線ＶＲと、配線ＢＬとに接続されている。図８では、配線ＲＷ［１］乃至配線ＲＷ［ｙ］が各行のメモリセルＭＣにそれぞれ接続され、配線ＷＷ［１］乃至配線ＷＷ［ｙ］が各行のメモリセルＭＣにそれぞれ接続され、配線ＷＤ［１］乃至配線ＷＤ［ｘ］が各列のメモリセルＭＣにそれぞれ接続されて、配線ＢＬ［１］乃至配線ＢＬ［ｘ］が各列のメモリセルＭＣにそれぞれ接続されている場合を例示している。また、図８では、配線ＶＲ［１］乃至配線ＶＲ［ｘ］が各列のメモリセルＭＣにそれぞれ接続されている場合を例示している。なお、配線ＶＲ［１］乃至配線ＶＲ［ｘ］は、互いに接続されていても良い。
【０１８０】
そして、参照用記憶回路１２０は、配線ＲＷと、配線ＷＷと、配線ＷＤＲＥＦと、配線ＶＲＲＥＦと、配線ＢＬＲＥＦとに接続されている。図８では、配線ＲＷ［１］乃至配線ＲＷ［ｙ］が各行のメモリセルＭＣＲにそれぞれ接続され、配線ＷＷ［１］乃至配線ＷＷ［ｙ］が各行のメモリセルＭＣＲにそれぞれ接続され、配線ＷＤＲＥＦが一列のメモリセルＭＣＲにそれぞれ接続され、配線ＢＬＲＥＦが一列のメモリセルＭＣＲにそれぞれ接続され、配線ＶＲＲＥＦが一列のメモリセルＭＣＲにそれぞれ接続されている場合を例示している。なお、配線ＶＲＲＥＦは、配線ＶＲ［１］乃至配線ＶＲ［ｘ］に接続されていても良い。
【０１８１】
次いで、図８に示した複数のメモリセルＭＣのうち、任意の２行２列のメモリセルＭＣと、図８に示した複数のメモリセルＭＣＲのうち、任意の２行１列のメモリセルＭＣＲとの、具体的な回路構成と接続関係とを、一例として図９に示す。
【０１８２】
具体的に図９では、ｉ行ｊ列目のメモリセルＭＣ［ｉ、ｊ］と、ｉ＋１行ｊ列目のメモリセルＭＣ［ｉ＋１、ｊ］と、ｉ行ｊ＋１列目のメモリセルＭＣ［ｉ、ｊ＋１］と、ｉ＋１行ｊ＋１列目のメモリセルＭＣ［ｉ＋１、ｊ＋１］とを図示している。また、具体的に図９では、ｉ行目のメモリセルＭＣＲ［ｉ］と、ｉ＋１行目のメモリセルＭＣＲ［ｉ＋１］とを図示している。なお、ｉとｉ＋１はそれぞれ１からｙまでの任意の数で、ｊとｊ＋１はそれぞれ１からｘまでの任意の数とする。
【０１８３】
ｉ行目のメモリセルＭＣ［ｉ、ｊ］と、メモリセルＭＣ［ｉ、ｊ＋１］と、メモリセルＭＣＲ［ｉ］とは、配線ＲＷ［ｉ］及び配線ＷＷ［ｉ］に接続されている。また、ｉ＋１行目のメモリセルＭＣ［ｉ＋１、ｊ］と、メモリセルＭＣ［ｉ＋１、ｊ＋１］と、メモリセルＭＣＲ［ｉ＋１］とは、配線ＲＷ［ｉ＋１］及び配線ＷＷ［ｉ＋１］に接続されている。
【０１８４】
ｊ列目のメモリセルＭＣ［ｉ、ｊ］と、メモリセルＭＣ［ｉ＋１、ｊ］とは、配線ＷＤ［ｊ］、配線ＶＲ［ｊ］、及び配線ＢＬ［ｊ］に接続されている。また、ｊ＋１列目のメモリセルＭＣ［ｉ、ｊ＋１］と、メモリセルＭＣ［ｉ＋１、ｊ＋１］とは、配線ＷＤ［ｊ＋１］、配線ＶＲ［ｊ＋１］、及び配線ＢＬ［ｊ＋１］に接続されている。また、ｉ行目のメモリセルＭＣＲ［ｉ］と、ｉ＋１行目のメモリセルＭＣＲ［ｉ＋１］とは、配線ＷＤＲＥＦ、配線ＶＲＲＥＦ、及び配線ＢＬＲＥＦに接続されている。
【０１８５】
そして、各メモリセルＭＣと各メモリセルＭＣＲとは、トランジスタＴｒ１１と、トランジスタＴｒ１２と、容量素子Ｃ１１と、を有する。トランジスタＴｒ１２は、メモリセルＭＣまたはメモリセルＭＣＲへの第１のアナログ電位の入力を制御する機能を有する。トランジスタＴｒ１１は、ゲートに入力された電位に従って、アナログ電流を生成する機能を有する。容量素子Ｃ１１は、メモリセルＭＣまたはメモリセルＭＣＲにおいて保持されている第１のアナログ電位または第１のアナログ電位に応じた電位に、第２のアナログ電位或いは第２のアナログ電位に応じた電位を加算する機能を有する。
【０１８６】
具体的に、図９に示すメモリセルＭＣでは、トランジスタＴｒ１２は、ゲートが配線ＷＷに接続され、ソース又はドレインの一方が配線ＷＤに接続され、ソース又はドレインの他方がトランジスタＴｒ１１のゲートに接続されている。また、トランジスタＴｒ１１は、ソース又はドレインの一方が配線ＶＲに接続され、ソース又はドレインの他方が配線ＢＬに接続されている。容量素子Ｃ１１は、第１の電極が配線ＲＷに接続され、第２の電極がトランジスタＴｒ１１のゲートに接続されている。
【０１８７】
また、図９に示すメモリセルＭＣＲでは、トランジスタＴｒ１２は、ゲートが配線ＷＷに接続され、ソース又はドレインの一方が配線ＷＤＲＥＦに接続され、ソース又はドレインの他方がトランジスタＴｒ１１のゲートに接続されている。また、トランジスタＴｒ１１は、ソース又はドレインの一方が配線ＶＲＲＥＦに接続され、ソース又はドレインの他方が配線ＢＬＲＥＦに接続されている。容量素子Ｃ１１は、第１の電極が配線ＲＷに接続され、第２の電極がトランジスタＴｒ１１のゲートに接続されている。
【０１８８】
メモリセルＭＣにおいてトランジスタＴｒ１１のゲートをノードＮとすると、メモリセルＭＣでは、トランジスタＴｒ１２を介してノードＮに第１のアナログ電位または第１のアナログ電位に応じた電位が入力され、次いでトランジスタＴｒ１２がオフになるとノードＮが浮遊状態になり、ノードＮにおいて第１のアナログ電位または第１のアナログ電位に応じた電位が保持される。また、メモリセルＭＣでは、ノードＮが浮遊状態になると、容量素子Ｃ１１の第１の電極に入力された第２のアナログ電位または第２のアナログ電位に応じた電位がノードＮに与えられる。上記動作により、ノードＮは、第１のアナログ電位または第１のアナログ電位に応じた電位に、第２のアナログ電位または第２のアナログ電位に応じた電位が加算されることで得られる電位となる。
【０１８９】
なお、容量素子Ｃ１１の第１の電極の電位は容量素子Ｃ１１を介してノードＮに与えられるため、実際には、第１の電極の電位の変化量がそのままノードＮの電位の変化量に反映されるわけではない。具体的には、容量素子Ｃ１１の容量値と、トランジスタＴｒ１１のゲート容量の容量値と、寄生容量の容量値とから一意に決まる結合係数を、第１の電極の電位の変化量に乗ずることで、ノードＮの電位の変化量を正確に算出することができる。以下、説明を分かり易くするために、第１の電極の電位の変化量がほぼノードＮの電位の変化量に反映されるものとして説明を行う。
【０１９０】
トランジスタＴｒ１１は、ノードＮの電位にしたがってそのドレイン電流が定まる。よって、トランジスタＴｒ１２がオフになることでノードＮの電位が保持されると、トランジスタＴｒ１１のドレイン電流の値も保持される。上記ドレイン電流には第１のアナログ電位と第２のアナログ電位が反映されている。
【０１９１】
また、メモリセルＭＣＲにおいてトランジスタＴｒ１１のゲートをノードＮＲＥＦとすると、メモリセルＭＣＲでは、トランジスタＴｒ１２を介してノードＮＲＥＦに第１の参照電位または第１の参照電位に応じた電位が入力され、次いでトランジスタＴｒ１２がオフになるとノードＮＲＥＦが浮遊状態になり、ノードＮＲＥＦにおいて第１の参照電位または第１の参照電位に応じた電位が保持される。また、メモリセルＭＣＲでは、ノードＮＲＥＦが浮遊状態になると、容量素子Ｃ１１の第１の電極に入力された第２のアナログ電位または第２のアナログ電位に応じた電位がノードＮＲＥＦに与えられる。上記動作により、ノードＮＲＥＦは、第１の参照電位または第１の参照電位に応じた電位に、第２のアナログ電位または第２のアナログ電位に応じた電位が加算されることで得られる電位となる。
【０１９２】
トランジスタＴｒ１１は、ノードＮＲＥＦの電位にしたがってそのドレイン電流が定まる。よって、トランジスタＴｒ１２がオフになることでノードＮＲＥＦの電位が保持されると、トランジスタＴｒ１１のドレイン電流の値も保持される。上記ドレイン電流には第１の参照電位と第２のアナログ電位が反映されている。
【０１９３】
メモリセルＭＣ［ｉ、ｊ］のトランジスタＴｒ１１に流れるドレイン電流を電流Ｉ［ｉ、ｊ］とし、メモリセルＭＣ［ｉ＋１、ｊ］のトランジスタＴｒ１１に流れるドレイン電流を電流Ｉ［ｉ＋１、ｊ］とすると、配線ＢＬ［ｊ］からメモリセルＭＣ［ｉ、ｊ］及びメモリセルＭＣ［ｉ＋１、ｊ］に供給される電流の和は、電流Ｉ［ｊ］となる。また、メモリセルＭＣ［ｉ、ｊ＋１］のトランジスタＴｒ１１に流れるドレイン電流を電流Ｉ［ｉ、ｊ＋１］とし、メモリセルＭＣ［ｉ＋１、ｊ＋１］のトランジスタＴｒ１１に流れるドレイン電流を電流Ｉ［ｉ＋１、ｊ＋１］とすると、配線ＢＬ［ｊ＋１］からメモリセルＭＣ［ｉ、ｊ＋１］及びメモリセルＭＣ［ｉ＋１、ｊ＋１］に供給される電流の和は、電流Ｉ［ｊ＋１］となる。また、メモリセルＭＣＲ［ｉ］のトランジスタＴｒ１１に流れるドレイン電流を電流ＩＲＥＦ［ｉ］とし、メモリセルＭＣＲ［ｉ＋１］のトランジスタＴｒ１１に流れるドレイン電流を電流ＩＲＥＦ［ｉ＋１］とすると、配線ＢＬＲＥＦからメモリセルＭＣＲ［ｉ］及びメモリセルＭＣＲ［ｉ＋１］に供給される電流の和は、電流ＩＲＥＦとなる。
【０１９４】
＜回路１３０・回路１４０・電流源回路の構成例＞
次いで、回路１３０と、回路１４０と、電流源回路１５０（ＣＲＥＦ）の具体的な構成の一例について、図１０を用いて説明する。
【０１９５】
図１０では、図９に示すメモリセルＭＣとメモリセルＭＣＲに対応した、回路１３０、回路１４０、電流源回路１５０の構成の一例を示している。具体的に、図１０に示す回路１３０は、ｊ列目のメモリセルＭＣに対応した回路１３０［ｊ］と、ｊ＋１列目のメモリセルＭＣに対応した回路１３０［ｊ＋１］とを有する。また、図１０に示す回路１４０は、ｊ列目のメモリセルＭＣに対応した回路１４０［ｊ］と、ｊ＋１列目のメモリセルＭＣに対応した回路１４０［ｊ＋１］とを有する。
【０１９６】
そして、回路１３０［ｊ］及び回路１４０［ｊ］は、配線ＢＬ［ｊ］に接続されている。また、回路１３０［ｊ＋１］及び回路１４０［ｊ＋１］は、配線ＢＬ［ｊ＋１］に接続されている。
【０１９７】
電流源回路１５０は、配線ＢＬ［ｊ］、配線ＢＬ［ｊ＋１］、配線ＢＬＲＥＦに接続されている。そして、電流源回路１５０は、配線ＢＬＲＥＦに電流ＩＲＥＦを供給する機能と、電流ＩＲＥＦと同じ電流または電流ＩＲＥＦに応じた電流を、配線ＢＬ［ｊ］及び配線ＢＬ［ｊ＋１］のそれぞれに供給する機能を有する。
【０１９８】
具体的に、回路１３０［ｊ］及び回路１３０［ｊ＋１］は、トランジスタＴｒ２４乃至Ｔｒ２６と、容量素子Ｃ２２とをそれぞれ有する。オフセットの電流を設定する際に、回路１３０［ｊ］において、トランジスタＴｒ２４は、電流Ｉ［ｊ］が電流ＩＲＥＦよりも大きい場合に、電流Ｉ［ｊ］と電流ＩＲＥＦの差分に相当する電流ＩＣＭ［ｊ］を生成する機能を有する。また、回路１３０［ｊ＋１］において、トランジスタＴｒ２４は、電流Ｉ［ｊ＋１］が電流ＩＲＥＦよりも大きい場合に、電流Ｉ［ｊ＋１］と電流ＩＲＥＦの差分に相当する電流ＩＣＭ［ｊ＋１］を生成する機能を有する。電流ＩＣＭ［ｊ］及び電流ＩＣＭ［ｊ＋１］は、回路１３０［ｊ］及び回路１３０［ｊ＋１］から配線ＢＬ［ｊ］及び配線ＢＬ［ｊ＋１］に供給される。
【０１９９】
そして、回路１３０［ｊ］及び回路１３０［ｊ＋１］において、トランジスタＴｒ２４は、ソース又はドレインの一方が対応する配線ＢＬに接続されており、ソース又はドレインの他方が所定の電位が供給される配線に接続されている。トランジスタＴｒ２５は、ソース又はドレインの一方が配線ＢＬに接続されており、ソース又はドレインの他方がトランジスタＴｒ２４のゲートに接続されている。トランジスタＴｒ２６は、ソース又はドレインの一方がトランジスタＴｒ２４のゲートに接続されており、ソース又はドレインの他方が所定の電位が供給される配線に接続されている。容量素子Ｃ２２は、第１の電極がトランジスタＴｒ２４のゲートに接続されており、第２の電極が所定の電位が供給される配線に接続されている。
【０２００】
トランジスタＴｒ２５のゲートは配線ＯＳＭに接続されており、トランジスタＴｒ２６のゲートは配線ＯＲＭに接続されている。
【０２０１】
なお、図１０では、トランジスタＴｒ２４がｐチャネル型であり、トランジスタＴｒ２５及びＴｒ２６がｎチャネル型である場合を例示している。
【０２０２】
また、回路１４０［ｊ］及び回路１４０［ｊ＋１］は、トランジスタＴｒ２１乃至Ｔｒ２３と、容量素子Ｃ２１とをそれぞれ有する。オフセットの電流を設定する際に、回路１４０［ｊ］において、トランジスタＴｒ２１は、電流Ｉ［ｊ］が電流ＩＲＥＦよりも小さい場合に、電流Ｉ［ｊ］と電流ＩＲＥＦの差分に相当する電流ＩＣＰ［ｊ］を生成する機能を有する。また、回路１４０［ｊ＋１］において、トランジスタＴｒ２１は、電流Ｉ［ｊ＋１］が電流ＩＲＥＦよりも小さい場合に、電流Ｉ［ｊ＋１］と電流ＩＲＥＦの差分に相当する電流ＩＣＰ［ｊ＋１］を生成する機能を有する。電流ＩＣＰ［ｊ］及び電流ＩＣＰ［ｊ＋１］は、配線ＢＬ［ｊ］及び配線ＢＬ［ｊ＋１］から回路１４０［ｊ］及び回路１４０［ｊ＋１］に引き込まれる。
【０２０３】
なお、電流ＩＣＭ［ｊ］と電流ＩＣＰ［ｊ］とが、電流Ｉｏｆｆｓｅｔ［ｊ］に相当する。また、なお、電流ＩＣＭ［ｊ＋１］と電流ＩＣＰ［ｊ＋１］とが、電流Ｉｏｆｆｓｅｔ［ｊ＋１］に相当する。
【０２０４】
そして、回路１４０［ｊ］及び回路１４０［ｊ＋１］において、トランジスタＴｒ２１は、ソース又はドレインの一方が対応する配線ＢＬに接続されており、ソース又はドレインの他方が所定の電位が供給される配線に接続されている。トランジスタＴｒ２２は、ソース又はドレインの一方が配線ＢＬに接続されており、ソース又はドレインの他方がトランジスタＴｒ２１のゲートに接続されている。トランジスタＴｒ２３は、ソース又はドレインの一方がトランジスタＴｒ２１のゲートに接続されており、ソース又はドレインの他方が所定の電位が供給される配線に接続されている。容量素子Ｃ２１は、第１の電極がトランジスタＴｒ２１のゲートに接続されており、第２の電極が所定の電位が供給される配線に接続されている。
【０２０５】
トランジスタＴｒ２２のゲートは配線ＯＳＰに接続されており、トランジスタＴｒ２３のゲートは配線ＯＲＰに接続されている。
【０２０６】
なお、図１０では、トランジスタＴｒ２１乃至Ｔｒ２３がｎチャネル型である場合を例示している。
【０２０７】
また、電流源回路１５０は、配線ＢＬに対応したトランジスタＴｒ２７と、配線ＢＬＲＥＦに対応したトランジスタＴｒ２８とを有する。具体的に、図１０に示す電流源回路１５０は、トランジスタＴｒ２７として、配線ＢＬ［ｊ］に対応したトランジスタＴｒ２７［ｊ］と、配線ＢＬ［ｊ＋１］に対応したトランジスタＴｒ２７［ｊ＋１］とを有する場合を例示している。
【０２０８】
そして、トランジスタＴｒ２７のゲートは、トランジスタＴｒ２８のゲートに接続されている。また、トランジスタＴｒ２７は、ソース又はドレインの一方が対応する配線ＢＬに接続されており、ソース又はドレインの他方が所定の電位が供給される配線に接続されている。トランジスタＴｒ２８は、ソース又はドレインの一方が配線ＢＬＲＥＦに接続されており、ソース又はドレインの他方が所定の電位が供給される配線に接続されている。
【０２０９】
トランジスタＴｒ２７とトランジスタＴｒ２８とは、同じ極性を有している。図１０では、トランジスタＴｒ２７とトランジスタＴｒ２８とが、共にｐチャネル型を有する場合を例示している。
【０２１０】
トランジスタＴｒ２８のドレイン電流は電流ＩＲＥＦに相当する。そして、トランジスタＴｒ２７とトランジスタＴｒ２８とはカレントミラー回路としての機能を有するため、トランジスタＴｒ２７のドレイン電流は、トランジスタＴｒ２８のドレイン電流とほぼ同じ値、またはトランジスタＴｒ２８のドレイン電流に応じた値となる。
【０２１１】
＜半導体装置の動作例＞
次いで、図９〜図１１を用いて、本発明の一態様に係る半導体装置１００の具体的な動作の一例について説明する。
【０２１２】
図１１は、図９に示すメモリセルＭＣ、メモリセルＭＣＲと、図１０に示す回路１３０、回路１４０、電流源回路１５０の動作を示すタイミングチャートの一例に相当する。図１１では、時刻Ｔ０１乃至時刻Ｔ０４において、メモリセルＭＣ及びメモリセルＭＣＲに第１のアナログデータを格納する動作が行われる。時刻Ｔ０５乃至時刻Ｔ１０において、回路１３０及び回路１４０が流すオフセットの電流Ｉｏｆｆｓｅｔの電流値を設定する動作が行われる。時刻Ｔ１１乃至時刻Ｔ１６において、第１のアナログデータと第２のアナログデータとの積和値に対応したデータを取得する動作が行われる。
【０２１３】
なお、配線ＶＲ［ｊ］及び配線ＶＲ［ｊ＋１］にはローレベルの電位ＶＳＳが供給されるものとする。また、回路１３０に接続される所定の電位を有する配線は、全てハイレベルの電位ＶＤＤが供給されるものとする。また、回路１４０に接続される所定の電位を有する配線は、全てローレベルの電位ＶＳＳが供給されるものとする。また、電流源回路１５０に接続される所定の電位を有する配線は、全てハイレベルの電位ＶＤＤが供給されるものとする。
【０２１４】
また、トランジスタＴｒ１１、Ｔｒ２１、Ｔｒ２４、Ｔｒ２７［ｊ］、Ｔｒ２７［ｊ＋１］、Ｔｒ２８は飽和領域で動作するものとする。
【０２１５】
まず、時刻Ｔ０１乃至時刻Ｔ０２において、配線ＷＷ［ｉ］にハイレベルの電位が与えられ、配線ＷＷ［ｉ＋１］にローレベルの電位が与えられる。上記動作により、図９に示すメモリセルＭＣ［ｉ、ｊ］、メモリセルＭＣ［ｉ、ｊ＋１］、メモリセルＭＣＲ［ｉ］においてトランジスタＴｒ１２がオンになる。また、メモリセルＭＣ［ｉ＋１、ｊ］、メモリセルＭＣ［ｉ＋１、ｊ＋１］、メモリセルＭＣＲ［ｉ＋１］においてトランジスタＴｒ１２がオフの状態を維持する。
【０２１６】
また、時刻Ｔ０１乃至時刻Ｔ０２では、図９に示す配線ＷＤ［ｊ］と配線ＷＤ［ｊ＋１］とに、第１の参照電位ＶＰＲから第１のアナログ電位を差し引いた電位がそれぞれ与えられる。具体的に、配線ＷＤ［ｊ］には電位ＶＰＲ−Ｖｘ［ｉ、ｊ］が与えられ、配線ＷＤ［ｊ＋１］には電位ＶＰＲ−Ｖｘ［ｉ、ｊ＋１］が与えられる。また、配線ＷＤＲＥＦには第１の参照電位ＶＰＲが与えられ、配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］には基準電位として電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。
【０２１７】
よって、図９に示すメモリセルＭＣ［ｉ、ｊ］のノードＮ［ｉ、ｊ］にはトランジスタＴｒ１２を介して電位ＶＰＲ−Ｖｘ［ｉ、ｊ］が与えられ、メモリセルＭＣ［ｉ、ｊ＋１］のノードＮ［ｉ、ｊ＋１］にはトランジスタＴｒ１２を介して電位ＶＰＲ−Ｖｘ［ｉ、ｊ＋１］が与えられ、メモリセルＭＣＲ［ｉ］のノードＮＲＥＦ［ｉ］にはトランジスタＴｒ１２を介して第１の参照電位ＶＰＲが与えられる。
【０２１８】
時刻Ｔ０２が終了すると、図９に示す配線ＷＷ［ｉ］に与えられる電位はハイレベルからローレベルに変化し、メモリセルＭＣ［ｉ、ｊ］、メモリセルＭＣ［ｉ、ｊ＋１］、メモリセルＭＣＲ［ｉ］においてトランジスタＴｒ１２がオフになる。上記動作により、ノードＮ［ｉ、ｊ］には電位ＶＰＲ−Ｖｘ［ｉ、ｊ］が保持され、ノードＮ［ｉ、ｊ＋１］には電位ＶＰＲ−Ｖｘ［ｉ、ｊ＋１］が保持され、ノードＮＲＥＦ［ｉ］には第１の参照電位ＶＰＲが保持される。
【０２１９】
次いで、時刻Ｔ０３乃至時刻Ｔ０４において、図９に示す配線ＷＷ［ｉ］の電位はローレベルに維持され、配線ＷＷ［ｉ＋１］にハイレベルの電位が与えられる。上記動作により、図９に示すメモリセルＭＣ［ｉ＋１、ｊ］、メモリセルＭＣ［ｉ＋１、ｊ＋１］、メモリセルＭＣＲ［ｉ＋１］においてトランジスタＴｒ１２がオンになる。また、メモリセルＭＣ［ｉ、ｊ］、メモリセルＭＣ［ｉ、ｊ＋１］、メモリセルＭＣＲ［ｉ］においてトランジスタＴｒ１２がオフの状態を維持する。
【０２２０】
また、時刻Ｔ０３乃至時刻Ｔ０４では、図９に示す配線ＷＤ［ｊ］と配線ＷＤ［ｊ＋１］とに、第１の参照電位ＶＰＲから第１のアナログ電位を差し引いた電位がそれぞれ与えられる。具体的に、配線ＷＤ［ｊ］には電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ］が与えられ、配線ＷＤ［ｊ＋１］には電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ＋１］が与えられる。また、配線ＷＤＲＥＦには第１の参照電位ＶＰＲが与えられ、配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］には基準電位として電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。
【０２２１】
よって、図９に示すメモリセルＭＣ［ｉ＋１、ｊ］のノードＮ［ｉ＋１、ｊ］にはトランジスタＴｒ１２を介して電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ］が与えられ、メモリセルＭＣ［ｉ＋１、ｊ＋１］のノードＮ［ｉ＋１、ｊ＋１］にはトランジスタＴｒ１２を介して電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ＋１］が与えられ、メモリセルＭＣＲ［ｉ＋１］のノードＮＲＥＦ［ｉ＋１］にはトランジスタＴｒ１２を介して第１の参照電位ＶＰＲが与えられる。
【０２２２】
時刻Ｔ０４が終了すると、図９に示す配線ＷＷ［ｉ＋１］に与えられる電位はハイレベルからローレベルに変化し、メモリセルＭＣ［ｉ＋１、ｊ］、メモリセルＭＣ［ｉ＋１、ｊ＋１］、メモリセルＭＣＲ［ｉ＋１］においてトランジスタＴｒ１２がオフになる。上記動作により、ノードＮ［ｉ＋１、ｊ］には電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ］が保持され、ノードＮ［ｉ＋１、ｊ＋１］には電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ＋１］が保持され、ノードＮＲＥＦ［ｉ＋１］には第１の参照電位ＶＰＲが保持される。
【０２２３】
次いで、時刻Ｔ０５乃至時刻Ｔ０６において、図１０に示す配線ＯＲＰ及び配線ＯＲＭにハイレベルの電位が与えられる。図１０に示す回路１３０［ｊ］及び回路１３０［ｊ＋１］では、配線ＯＲＭにハイレベルの電位が与えられることで、トランジスタＴｒ２６がオンになり、トランジスタＴｒ２４のゲートは電位ＶＤＤが与えられることでリセットされる。また、図１０に示す回路１４０［ｊ］及び回路１４０［ｊ＋１］では、配線ＯＲＰにハイレベルの電位が与えられることで、トランジスタＴｒ２３がオンになり、トランジスタＴｒ２１のゲートは電位ＶＳＳが与えられることでリセットされる。
【０２２４】
時刻Ｔ０６が終了すると、図１０に示す配線ＯＲＰ及び配線ＯＲＭに与えられる電位はハイレベルからローレベルに変化し、回路１３０［ｊ］及び回路１３０［ｊ＋１］においてトランジスタＴｒ２６がオフになり、回路１４０［ｊ］及び回路１４０［ｊ＋１］においてトランジスタＴｒ２３がオフになる。上記動作により、回路１３０［ｊ］及び回路１３０［ｊ＋１］においてトランジスタＴｒ２４のゲートに電位ＶＤＤが保持され、回路１４０［ｊ］及び回路１４０［ｊ＋１］においてトランジスタＴｒ２１のゲートに電位ＶＳＳが保持される。
【０２２５】
次いで、時刻Ｔ０７乃至時刻Ｔ０８において、図１０に示す配線ＯＳＰにハイレベルの電位が与えられる。また、図９に示す配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］には基準電位として電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。配線ＯＳＰにハイレベルの電位が与えられることにより、回路１４０［ｊ］及び回路１４０［ｊ＋１］においてトランジスタＴｒ２２がオンになる。
【０２２６】
配線ＢＬ［ｊ］に流れる電流Ｉ［ｊ］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも小さい場合、すなわち電流ΔＩ［ｊ］が正の場合、図９に示すメモリセルＭＣ［ｉ、ｊ］のトランジスタＴｒ２８が引き込むことのできる電流と、メモリセルＭＣ［ｉ＋１、ｊ］のトランジスタＴｒ２８が引き込むことのできる電流との和が、トランジスタＴｒ２７［ｊ］のドレイン電流より小さいことを意味する。よって、電流ΔＩ［ｊ］が正の場合、回路１４０［ｊ］においてトランジスタＴｒ２２がオンになると、トランジスタＴｒ２７［ｊ］のドレイン電流の一部がトランジスタＴｒ２１のゲートに流れ込み、当該ゲートの電位が上昇し始める。そして、トランジスタＴｒ２１のドレイン電流が電流ΔＩ［ｊ］とほぼ等しくなると、トランジスタＴｒ２１のゲートの電位は所定の値に収束する。このときのトランジスタＴｒ２１のゲートの電位は、トランジスタＴｒ２１のドレイン電流が電流ΔＩ［ｊ］、すなわち電流Ｉｏｆｆｓｅｔ［ｊ］（＝ＩＣＰ［ｊ］）となるような電位に相当する。つまり、回路１４０［ｊ］のトランジスタＴｒ２１は、電流ＩＣＰ［ｊ］を流し得る電流源に設定された状態であると言える。
【０２２７】
同様に、配線ＢＬ［ｊ＋１］に流れる電流Ｉ［ｊ＋１］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも小さい場合、つまり電流ΔＩ［ｊ＋１］が正の場合、回路１４０［ｊ＋１］においてトランジスタＴｒ２２がオンになると、トランジスタＴｒ２７［ｊ＋１］のドレイン電流の一部がトランジスタＴｒ２１のゲートに流れ込み、当該ゲートの電位が上昇し始める。そして、トランジスタＴｒ２１のドレイン電流が電流ΔＩ［ｊ＋１］とほぼ等しくなると、トランジスタＴｒ２１のゲートの電位は所定の値に収束する。このときのトランジスタＴｒ２１のゲートの電位は、トランジスタＴｒ２１のドレイン電流が電流ΔＩ［ｊ＋１］、すなわち電流Ｉｏｆｆｓｅｔ［ｊ＋１］（＝ＩＣＰ［ｊ＋１］）となるような電位に相当する。つまり、回路１４０［ｊ＋１］のトランジスタＴｒ２１は、電流ＩＣＰ［ｊ＋１］を流し得る電流源に設定された状態であると言える。
【０２２８】
時刻Ｔ０８が終了すると、図１０に示す配線ＯＳＰに与えられる電位はハイレベルからローレベルに変化し、回路１４０［ｊ］及び回路１４０［ｊ＋１］においてトランジスタＴｒ２２がオフになる。上記動作により、トランジスタＴｒ２１のゲートの電位は保持される。よって、回路１４０［ｊ］は電流ＩＣＰ［ｊ］を流し得る電流源に設定された状態を維持し、回路１４０［ｊ＋１］は電流ＩＣＰ［ｊ＋１］を流し得る電流源に設定された状態を維持する。
【０２２９】
次いで、時刻Ｔ０９乃至時刻Ｔ１０において、図１０に示す配線ＯＳＭにハイレベルの電位が与えられる。また、図９に示す配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］には基準電位として電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。配線ＯＳＭにハイレベルの電位が与えられることにより、回路１３０［ｊ］及び回路１３０［ｊ＋１］においてトランジスタＴｒ２５がオンになる。
【０２３０】
配線ＢＬ［ｊ］に流れる電流Ｉ［ｊ］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも大きい場合、すなわち電流ΔＩ［ｊ］が負の場合、図９に示すメモリセルＭＣ［ｉ、ｊ］のトランジスタＴｒ２８が引き込むことのできる電流と、メモリセルＭＣ［ｉ＋１、ｊ］のトランジスタＴｒ２８が引き込むことのできる電流との和が、トランジスタＴｒ２７［ｊ］のドレイン電流より大きいことを意味する。よって、電流ΔＩ［ｊ］が負の場合、回路１３０［ｊ］においてトランジスタＴｒ２５がオンになると、トランジスタＴｒ２４のゲートから配線ＢＬ［ｊ］に電流が流れ出し、当該ゲートの電位が下降し始める。そして、トランジスタＴｒ２４のドレイン電流が電流ΔＩ［ｊ］とほぼ等しくなると、トランジスタＴｒ２４のゲートの電位は所定の値に収束する。このときのトランジスタＴｒ２４のゲートの電位は、トランジスタＴｒ２４のドレイン電流が電流ΔＩ［ｊ］、すなわち電流Ｉｏｆｆｓｅｔ［ｊ］（＝ＩＣＭ［ｊ］）となるような電位に相当する。つまり、回路１３０［ｊ］のトランジスタＴｒ２４は、電流ＩＣＭ［ｊ］を流し得る電流源に設定された状態であると言える。
【０２３１】
同様に、配線ＢＬ［ｊ＋１］に流れる電流Ｉ［ｊ＋１］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも大きい場合、つまり電流ΔＩ［ｊ＋１］が負の場合、回路１３０［ｊ＋１］においてトランジスタＴｒ２５がオンになると、トランジスタＴｒ２４のゲートから配線ＢＬ［ｊ＋１］に電流が流れ出し、当該ゲートの電位が下降し始める。そして、トランジスタＴｒ２４のドレイン電流が電流ΔＩ［ｊ＋１］の絶対値とほぼ等しくなると、トランジスタＴｒ２４のゲートの電位は所定の値に収束する。このときのトランジスタＴｒ２４のゲートの電位は、トランジスタＴｒ２４のドレイン電流が電流ΔＩ［ｊ＋１］、すなわち電流Ｉｏｆｆｓｅｔ［ｊ＋１］（＝ＩＣＭ［ｊ＋１］）の絶対値に等しくなるような電位に相当する。つまり、回路１３０［ｊ＋１］のトランジスタＴｒ２４は、電流ＩＣＭ［ｊ＋１］を流し得る電流源に設定された状態であると言える。
【０２３２】
時刻Ｔ１０が終了すると、図１０に示す配線ＯＳＭに与えられる電位はハイレベルからローレベルに変化し、回路１３０［ｊ］及び回路１３０［ｊ＋１］においてトランジスタＴｒ２５がオフになる。上記動作により、トランジスタＴｒ２４のゲートの電位は保持される。よって、回路１３０［ｊ］は電流ＩＣＭ［ｊ］を流し得る電流源に設定された状態を維持し、回路１３０［ｊ＋１］は電流ＩＣＭ［ｊ＋１］を流し得る電流源に設定された状態を維持する。
【０２３３】
なお、回路１４０［ｊ］及び回路１４０［ｊ＋１］において、トランジスタＴｒ２１は電流を引き込む機能を有する。そのため、時刻Ｔ０７乃至時刻Ｔ０８において配線ＢＬ［ｊ］に流れる電流Ｉ［ｊ］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも大きく電流ΔＩ［ｊ］が負の場合、或いは、配線ＢＬ［ｊ＋１］に流れる電流Ｉ［ｊ＋１］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも大きく電流ΔＩ［ｊ＋１］が負の場合、回路１４０［ｊ］または回路１４０［ｊ＋１］から過不足なく配線ＢＬ［ｊ］または配線ＢＬ［ｊ＋１］に電流を供給するのが難しくなる恐れがある。この場合、配線ＢＬ［ｊ］または配線ＢＬ［ｊ＋１］に流れる電流と、配線ＢＬＲＥＦに流れる電流とのバランスを取るために、メモリセルＭＣのトランジスタＴｒ１１と、回路１４０［ｊ］または回路１４０［ｊ＋１］のトランジスタＴｒ２１と、トランジスタＴｒ２７［ｊ］またはＴｒ２７［ｊ＋１］とが、共に飽和領域で動作することが困難になる可能性がある。
【０２３４】
時刻Ｔ０７乃至時刻Ｔ０８において電流ΔＩ［ｊ］が負の場合でも、トランジスタＴｒ１１、Ｔｒ２１、Ｔｒ２７［ｊ］またはＴｒ２７［ｊ＋１］における飽和領域での動作を確保するために、時刻Ｔ０５乃至時刻Ｔ０６において、トランジスタＴｒ２４のゲートを電位ＶＤＤにリセットするのではなく、トランジスタＴｒ２４のゲートの電位を所定のドレイン電流が得られる程度の高さに設定しておいても良い。上記構成により、トランジスタＴｒ２７［ｊ］またはＴｒ２７［ｊ＋１］のドレイン電流に加えてトランジスタＴｒ２４から電流が供給されるため、トランジスタＴｒ１１において引き込めない分の電流を、トランジスタＴｒ２１においてある程度引き込むことができるため、トランジスタＴｒ１１、Ｔｒ２１、Ｔｒ２７［ｊ］またはＴｒ２７［ｊ＋１］における飽和領域での動作を確保することができる。
【０２３５】
なお、時刻Ｔ０９乃至時刻Ｔ１０において、配線ＢＬ［ｊ］に流れる電流Ｉ［ｊ］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも小さい場合、すなわち電流ΔＩ［ｊ］が正の場合、時刻Ｔ０７乃至時刻Ｔ０８において回路１４０［ｊ］が電流ＩＣＰ［ｊ］を流し得る電流源に既に設定されているため、回路１３０［ｊ］においてトランジスタＴｒ２４のゲートの電位はほぼ電位ＶＤＤのままとなる。同様に、配線ＢＬ［ｊ＋１］に流れる電流Ｉ［ｊ＋１］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも小さい場合、すなわち電流ΔＩ［ｊ＋１］が正の場合、時刻Ｔ０７乃至時刻Ｔ０８において回路１４０［ｊ＋１］が電流ＩＣＰ［ｊ＋１］を流し得る電流源に既に設定されているため、回路１３０［ｊ＋１］においてトランジスタＴｒ２４のゲートの電位はほぼ電位ＶＤＤのままとなる。
【０２３６】
次いで、時刻Ｔ１１乃至時刻Ｔ１２において、図９に示す配線ＲＷ［ｉ］に第２のアナログ電位Ｖｗ［ｉ］が与えられる。また、配線ＲＷ［ｉ＋１］には、基準電位として電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられたままである。具体的に、配線ＲＷ［ｉ］の電位は、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２に対して電位差Ｖｗ［ｉ］だけ高い電位となるが、以下説明を分かり易くするために、配線ＲＷ［ｉ］の電位は第２のアナログ電位Ｖｗ［ｉ］であると仮定する。
【０２３７】
配線ＲＷ［ｉ］が第２のアナログ電位Ｖｗ［ｉ］になると、容量素子Ｃ１１の第１の電極の電位の変化量がほぼノードＮの電位の変化量に反映されるものと仮定すると、図９に示すメモリセルＭＣ［ｉ、ｊ］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｉ、ｊ］＋Ｖｗ［ｉ］となり、メモリセルＭＣ［ｉ、ｊ＋１］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｉ、ｊ＋１］＋Ｖｗ［ｉ］となる。そして、上記の式６から、メモリセルＭＣ［ｉ、ｊ］に対応する第１のアナログデータと第２のアナログデータの積和値は、電流ΔＩ［ｊ］から電流Ｉｏｆｆｓｅｔ［ｊ］を差し引いた電流、すなわち、配線ＢＬ［ｊ］から流れ出る電流Ｉｏｕｔ［ｊ］に反映されることが分かる。また、メモリセルＭＣ［ｉ、ｊ＋１］に対応する第１のアナログデータと第２のアナログデータの積和値は、電流ΔＩ［ｊ＋１］から電流Ｉｏｆｆｓｅｔ［ｊ＋１］を差し引いた電流、すなわち、配線ＢＬ［ｊ＋１］から流れ出る電流Ｉｏｕｔ［ｊ＋１］に反映されることが分かる。
【０２３８】
時刻Ｔ１２が終了すると、配線ＲＷ［ｉ］には、再度、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。
【０２３９】
次いで、時刻Ｔ１３乃至時刻Ｔ１４において、図９に示す配線ＲＷ［ｉ＋１］に第２のアナログ電位Ｖｗ［ｉ＋１］が与えられる。また、配線ＲＷ［ｉ］には、基準電位として電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられたままである。具体的に、配線ＲＷ［ｉ＋１］の電位は、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２に対して電位差Ｖｗ［ｉ＋１］だけ高い電位となるが、以下説明を分かり易くするために、配線ＲＷ［ｉ＋１］の電位は第２のアナログ電位Ｖｗ［ｉ＋１］であると仮定する。
【０２４０】
配線ＲＷ［ｉ＋１］が第２のアナログ電位Ｖｗ［ｉ＋１］になると、容量素子Ｃ１１の第１の電極の電位の変化量がほぼノードＮの電位の変化量に反映されるものと仮定すると、図９に示すメモリセルＭＣ［ｉ＋１、ｊ］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｉ＋１、ｊ］＋Ｖｗ［ｉ＋１］となり、メモリセルＭＣ［ｉ＋１、ｊ＋１］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｉ＋１、ｊ＋１］＋Ｖｗ［ｉ＋１］となる。そして、上記の式６から、メモリセルＭＣ［ｉ＋１、ｊ］に対応する第１のアナログデータと第２のアナログデータの積和値は、電流ΔＩ［ｊ］から電流Ｉｏｆｆｓｅｔ［ｊ］を差し引いた電流、すなわち、電流Ｉｏｕｔ［ｊ］に反映されることが分かる。また、メモリセルＭＣ［ｉ＋１、ｊ＋１］に対応する第１のアナログデータと第２のアナログデータの積和値は、電流ΔＩ［ｊ＋１］から電流Ｉｏｆｆｓｅｔ［ｊ＋１］を差し引いた電流、すなわち、電流Ｉｏｕｔ［ｊ＋１］に反映されることが分かる。
【０２４１】
時刻Ｔ１２が終了すると、配線ＲＷ［ｉ＋１］には、再度、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。
【０２４２】
次いで、時刻Ｔ１５乃至時刻Ｔ１６において、図９に示す配線ＲＷ［ｉ］に第２のアナログ電位Ｖｗ［ｉ］が与えられ、配線ＲＷ［ｉ＋１］に第２のアナログ電位Ｖｗ［ｉ＋１］が与えられる。具体的に、配線ＲＷ［ｉ］の電位は、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２に対して電位差Ｖｗ［ｉ］だけ高い電位となり、配線ＲＷ［ｉ＋１］の電位は、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２に対して電位差Ｖｗ［ｉ＋１］だけ高い電位となるが、以下説明を分かり易くするために、配線ＲＷ［ｉ］の電位は第２のアナログ電位Ｖｗ［ｉ］であり、配線ＲＷ［ｉ＋１］の電位は第２のアナログ電位Ｖｗ［ｉ＋１］であると仮定する。
【０２４３】
配線ＲＷ［ｉ］が第２のアナログ電位Ｖｗ［ｉ］になると、容量素子Ｃ１１の第１の電極の電位の変化量がほぼノードＮの電位の変化量に反映されるものと仮定すると、図９に示すメモリセルＭＣ［ｉ、ｊ］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｉ、ｊ］＋Ｖｗ［ｉ］となり、メモリセルＭＣ［ｉ、ｊ＋１］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｉ、ｊ＋１］＋Ｖｗ［ｉ］となる。また、配線ＲＷ［ｉ＋１］が第２のアナログ電位Ｖｗ［ｉ＋１］になると、容量素子Ｃ１１の第１の電極の電位の変化量がほぼノードＮの電位の変化量に反映されるものと仮定すると、図９に示すメモリセルＭＣ［ｉ＋１、ｊ］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｉ＋１、ｊ］＋Ｖｗ［ｉ＋１］となり、メモリセルＭＣ［ｉ＋１、ｊ＋１］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｉ＋１、ｊ＋１］＋Ｖｗ［ｉ＋１］となる。
【０２４４】
そして、上記の式６から、メモリセルＭＣ［ｉ、ｊ］とメモリセルＭＣ［ｉ＋１、ｊ］とに対応する第１のアナログデータと第２のアナログデータの積和値は、電流ΔＩ［ｊ］から電流Ｉｏｆｆｓｅｔ［ｊ］を差し引いた電流、すなわち、電流Ｉｏｕｔ［ｊ］に反映されることが分かる。また、メモリセルＭＣ［ｉ、ｊ＋１］とメモリセルＭＣ［ｉ＋１、ｊ＋１］とに対応する第１のアナログデータと第２のアナログデータの積和値は、電流ΔＩ［ｊ＋１］から電流Ｉｏｆｆｓｅｔ［ｊ＋１］を差し引いた電流、すなわち、電流Ｉｏｕｔ［ｊ＋１］に反映されることが分かる。
【０２４５】
時刻Ｔ１６が終了すると、配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］には、再度、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。
【０２４６】
上記構成により、積和演算を小さな回路規模で行うことができる。また、上記構成により、積和演算を高速で行うことができる。また、上記構成により、低消費電力で積和演算を行うことができる。
【０２４７】
なお、トランジスタＴｒ１２、Ｔｒ２２、Ｔｒ２３、Ｔｒ２５、またはＴｒ２６は、オフ電流が極めて低いトランジスタを用いることが望ましい。トランジスタＴｒ１２にオフ電流が極めて低いトランジスタを用いることにより、ノードＮの電位の保持を長時間に渡って行うことができる。また、トランジスタＴｒ２２及びＴｒ２３にオフ電流が極めて低いトランジスタを用いることにより、トランジスタＴｒ２１のゲートの電位の保持を、長時間に渡って行うことができる。また、トランジスタＴｒ２５及びＴｒ２６にオフ電流が極めて低いトランジスタを用いることにより、トランジスタＴｒ２４のゲートの電位の保持を、長時間に渡って行うことができる。
【０２４８】
オフ電流が極めて低いトランジスタとしてＯＳトランジスタを用いればよい。チャネル幅で規格化したＯＳトランジスタのリーク電流は、ソースドレイン間電圧が１０Ｖ、室温（２５℃程度）の状態で１０×１０−２１Ａ／μｍ（１０ゼプトＡ／μｍ）以下とすることが可能である。
【０２４９】
以上説明した半導体装置を用いることにより、ニューラルネットワークＮＮ１又はニューラルネットワークＮＮ２における積和演算を行うことができる。
【０２５０】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０２５１】
（実施の形態３）
本実施の形態では、上記実施の形態で説明した表示部の他の構成例について説明する。
【０２５２】
図１２に、画素部２１が複数の領域に分割された表示部２０の構成例を示す。ここでは一例として、画素部２１が２つの領域Ａ、Ｂに分割された構成について説明する。領域Ａ、Ｂは、それぞれ異なる駆動回路２２、駆動回路２３と接続されている。
【０２５３】
配線ＧＬと配線ＳＬは互いに交差するように設けられているため、画素２４の数が増加すると交差部の数も増加する。これにより、配線ＧＬと配線ＳＬによって形成される寄生容量が増大し、映像信号の遅延が生じ得る。ここで、図１２に示すように、領域Ａに映像信号を供給する駆動回路２３と、領域Ｂに映像信号を供給する駆動回路２３を独立に設けることにより、映像信号の供給を高速に行うことができる。
【０２５４】
なお、図１２において、領域Ａに含まれる画素２４と接続された配線ＧＬ、配線ＳＬをそれぞれ、配線ＧＬＡ、配線ＳＬＡと表記する。また、領域Ｂに含まれる画素２４と接続された配線ＧＬ、配線ＳＬをそれぞれ、配線ＧＬＢ、配線ＳＬＢと表記する。また、配線ＧＬＡと接続された駆動回路２２、配線ＧＬＢと接続された駆動回路２２をそれぞれ、駆動回路２２Ａ、駆動回路２２Ｂと表記する。また、配線ＳＬＡと接続された駆動回路２３、配線ＳＬＢと接続された駆動回路２３をそれぞれ、駆動回路２３Ａ、駆動回路２３Ｂと表記する。
【０２５５】
また、図１２においては、１本の配線ＧＬに、２つの駆動回路２２が接続されている。具体的には、領域Ａに含まれる画素２４は、配線ＧＬＡを介して駆動回路２２Ａａ、２２Ａｂと接続されている。また、領域Ｂに含まれる画素２４は、配線ＧＬＢを介して駆動回路２２Ｂａ、２２Ｂｂと接続されている。この場合、駆動回路２２Ａａ、２２Ａｂから選択信号が出力されるタイミングが同期され、駆動回路２２Ｂａ、２２Ｂｂから選択信号が出力されるタイミングが同期される。これにより、配線ＧＬの両端から選択信号を供給することが可能となり、選択信号を高速に供給することができる。
【０２５６】
さらに、表示部２０には、画素２４の列数よりも多い数の配線ＳＬを設けることもできる。図１２には一例として、１つの駆動回路２３と接続される配線ＳＬの数が画素２４の列数の２倍である場合を示している。そして、領域Ａに含まれる画素２４は、配線ＳＬＡａ又は配線ＳＬＡｂと接続され、領域Ｂに含まれる画素２４は、配線ＳＬＢａ又は配線ＳＬＢｂと接続されている。なお、配線ＳＬＡａ又は配線ＳＬＢａと接続された画素２４を画素２４ａと表記し、配線ＳＬＡｂ又は配線ＳＬＢｂと接続された画素２４を画素２４ｂと表記する。
【０２５７】
画素２４ａと画素２４ｂには、それぞれ異なる配線ＳＬから映像信号が供給される。そのため、隣接する画素２４ａと画素２４ｂには選択信号を同時に供給することができる。これにより、配線ＧＬの走査期間を短縮することができ、表示部２０の動作速度の向上を図ることができる。
【０２５８】
なお、選択信号が同時に供給される配線ＧＬは、共有化することができる。図１２においては、隣接する画素２４ａと画素２４ｂに接続された配線ＧＬが共有化されている。これにより、配線ＧＬの本数を削減し、表示部２０の面積を縮小することができる。
【０２５９】
また、上記では１つの駆動回路２３と接続される配線ＳＬの数が画素２４の列数の２倍である場合について説明したが、配線ＳＬの数は画素２４の列数の３倍以上であってもよい。この場合、選択信号が同時に供給される配線ＧＬの本数をさらに増やすことができ、表示部２０の信号処理の高速化を図ることができる。
【０２６０】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０２６１】
（実施の形態４）
本実施の形態では、上記実施の形態で説明した表示システムに用いることができる表示装置の構成例について説明する。
【０２６２】
図１における表示装置１１として用いることができる表示装置３００の構成例を、図１３に示す。表示装置３００は、発光素子を用いて映像を表示する機能を有する。
【０２６３】
表示装置３００は電極３０８を有しており、電極３０８はＦＰＣ３０９が有する端子と異方性導電層３１０を介して接続されている。また、電極３０８は、絶縁層３０７、絶縁層３０６、および絶縁層３０５に形成された開口を介して配線３０４と接続されている。電極３０８は、電極層３４１と同じ材料から形成されている。
【０２６４】
基板３０１上に設けられた画素２４は、トランジスタＴｒ２（図２（Ｂ）参照）を有している。また、トランジスタＴｒ２は、絶縁層３０２上に設けられている。また、トランジスタＴｒ２は、絶縁層３０２上に設けられた電極３３１を有し、電極３３１上に絶縁層３０３が形成されている。絶縁層３０３上に半導体層３３２が設けられている。半導体層３３２上に電極３３３及び電極３３４が設けられ、電極３３３及び電極３３４上に絶縁層３０５及び絶縁層３０６が設けられ、絶縁層３０５及び絶縁層３０６上に電極３３５が設けられている。電極３３３及び電極３３４は、配線３０４と同じ材料から形成されている。
【０２６５】
トランジスタＴｒ２において、電極３３１はゲート電極としての機能を有し、電極３３３はソース電極又はドレイン電極の一方としての機能を有し、電極３３４はソース電極又はドレイン電極の他方としての機能を有し、電極３３５はバックゲート電極としての機能を有する。
【０２６６】
トランジスタＴｒ２はボトムゲート構造であり、かつ、バックゲートを有することで、オン電流を増大させることができる。また、トランジスタの閾値を制御することができる。なお、電極３３５は、製造工程を簡略化するため、場合によっては省略してもよい。
【０２６７】
トランジスタに用いる半導体材料としては、例えば、第１４族の元素（シリコン、ゲルマニウム等）、又は金属酸化物を用いることができる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体又はインジウムを含む金属酸化物などを適用できる。
【０２６８】
トランジスタのチャネルが形成される半導体には、例えばシリコンを用いることができる。シリコンとして、特にアモルファスシリコンを用いることが好ましい。アモルファスシリコンを用いることで、大型の基板上に歩留り良くトランジスタを形成でき、量産性に優れる。
【０２６９】
また、微結晶シリコン、多結晶シリコン、単結晶シリコンなどの結晶性を有するシリコンを用いることもできる。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。
【０２７０】
また、トランジスタのチャネルが形成される半導体として、特にシリコンよりもバンドギャップの大きな金属酸化物を用いることもできる。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。
【０２７１】
シリコンよりもバンドギャップの大きな金属酸化物を用いたトランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを画素に適用することで、各表示領域に表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された表示装置を実現できる。
【０２７２】
金属酸化物は、例えば少なくともインジウム、亜鉛及びＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される材料を含むことが好ましい。また、該金属酸化物を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
【０２７３】
スタビライザーとしては、例えば、ガリウム、スズ、ハフニウム、アルミニウム、またはジルコニウム等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム等がある。
【０２７４】
半導体層を構成する金属酸化物として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【０２７５】
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【０２７６】
また、半導体層と導電層は、上記酸化物のうち同一の金属元素を有していてもよい。半導体層と導電層を同一の金属元素とすることで、製造コストを低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで、製造コストを低減させることができる。また半導体層と導電層を加工する際のエッチングガスまたはエッチング液を共通して用いることができる。ただし、半導体層と導電層は、同一の金属元素を有していても、組成が異なる場合がある。例えば、トランジスタ及び容量素子の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。
【０２７７】
半導体層を構成する金属酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上であることが好ましい。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【０２７８】
半導体層を構成する金属酸化物がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、４：２：４．１等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
【０２７９】
半導体層には、キャリア密度の低い金属酸化物を用いることが好ましい。例えば、半導体層は、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア密度の金属酸化物を用いることができる。このような半導体層は、不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する。
【０２８０】
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【０２８１】
半導体層を構成する金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、半導体層において酸素欠損が増加し、ｎ型化してしまう場合がある。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。
【０２８２】
また、アルカリ金属及びアルカリ土類金属は、金属酸化物と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
【０２８３】
また、金属酸化物は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高い。
【０２８４】
非晶質構造の金属酸化物は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
【０２８５】
なお、金属酸化物が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
【０２８６】
なお、上記の半導体材料は、トランジスタＴｒ２の他、図２（Ｂ）におけるトランジスタＴｒ１、図２（Ｃ）におけるトランジスタＴｒ３に用いることもできる。
【０２８７】
また、表示装置３００は、容量素子Ｃ１を有する。容量素子Ｃ１は、電極３３４と電極３３６が絶縁層３０３を介して重なる領域を有する。電極３３６は、電極３３１と同じ材料から形成されている。
【０２８８】
図１３は、表示素子としてＥＬ素子などの発光素子を用いた表示装置の一例である。ＥＬ素子は有機ＥＬ素子と無機ＥＬ素子に区別される。
【０２８９】
有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）などを有していてもよい。ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。
【０２９０】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。
【０２９１】
図１３は、発光素子ＬＥとして有機ＥＬ素子を用いた例を説明する。
【０２９２】
図１３において、発光素子ＬＥは、画素２４に設けられたトランジスタＴｒ２と接続されている。なお発光素子ＬＥは、電極層３４１、発光層３４２、電極層３４３の積層によって構成されているが、この構成に限定されない。発光素子ＬＥから取り出す光の方向などに合わせて、発光素子ＬＥの構成は適宜変えることができる。
【０２９３】
隔壁３４４は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、電極層３４１上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０２９４】
発光層３４２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０２９５】
発光素子ＬＥに酸素、水素、水分、二酸化炭素等が侵入しないように、電極層３４３および隔壁３４４上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ  Ｌｉｋｅ  Ｃａｒｂｏｎ）などを形成することができる。また、基板３０１、基板３１２、及びシール材３１１によって封止された空間には充填材３４５が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０２９６】
充填材３４５としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材３４５に乾燥剤が含まれていてもよい。
【０２９７】
シール材３１１には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。また、シール材３１１に乾燥剤が含まれていてもよい。
【０２９８】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２９９】
また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。
【０３００】
電極層３４１、電極層３４３は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０３０１】
また、電極層３４１、電極層３４３はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。
【０３０２】
また、電極層３４１、電極層３４３として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、もしくは、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体またはその誘導体等が挙げられる。
【０３０３】
発光素子ＬＥが光を外部に取り出すため、少なくとも電極層３４１または電極層３４３の一方が透明であればよい。表示装置は、光の取り出し方によって、上面射出（トップエミッション）構造と、下面射出（ボトムエミッション）構造と、両面射出（デュアルエミッション）構造に分類される。上面射出構造は、基板３１２側から光を取り出す場合をいう。下面射出構造は、基板３０１側から光を取り出す場合をいう。両面射出構造は、基板３１２側と基板３０１側の両方から光を取り出す場合をいう。例えば、上面射出構造の場合、電極層３４３を透明にすればよい。例えば、下面射出構造の場合、電極層３４１を透明にすればよい。例えば、両面射出構造の場合、電極層３４１及び電極層３４３を透明にすればよい。
【０３０４】
図１４は、図１３に示すトランジスタＴｒ２として、トップゲート型のトランジスタを設けた場合の断面図を示している。図１４のトランジスタＴｒ２において、電極３３１はゲート電極としての機能を有し、電極３３３はソース電極またはドレイン電極の一方としての機能を有し、電極３３４はソース電極またはドレイン電極の他方としての機能を有する。
【０３０５】
図１４のその他の構成要素の詳細については、図１３の記載を参照すればよい。
【０３０６】
図１３、図１４に示すように、表示素子として発光素子が用いられている場合、表示装置３００は発光装置と呼ぶこともできる。また、本実施の形態では、表示素子として発光素子を用いた場合について説明したが、図２（Ｃ）に示すように、表示素子として液晶素子を用いることもできる。
【０３０７】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０３０８】
（実施の形態５）
本実施の形態では、上記実施の形態において用いることができるＯＳトランジスタの構成例について説明する。
【０３０９】
＜トランジスタの構成例＞
図１５（Ａ）は、トランジスタの構成例を示す上面図である。図１５（Ｂ）は、図１５（Ａ）のＸ１−Ｘ２線断面図であり、図１５（Ｃ）はＹ１−Ｙ２線断面図である。ここでは、Ｘ１−Ｘ２線の方向をチャネル長方向と、Ｙ１−Ｙ２線方向をチャネル幅方向と呼称する場合がある。図１５（Ｂ）は、トランジスタのチャネル長方向の断面構造を示す図であり、図１５（Ｃ）は、トランジスタのチャネル幅方向の断面構造を示す図である。なお、デバイス構造を明確にするため、図１５（Ａ）では、一部の構成要素が省略されている。
【０３１０】
本発明の一態様に係る半導体装置は、絶縁層８１２乃至８２０、金属酸化物膜８２１乃至８２４、導電層８５０乃至８５３を有する。トランジスタ８０１は絶縁表面に形成される。図１５では、トランジスタ８０１が絶縁層８１１上に形成される場合を例示している。トランジスタ８０１は絶縁層８１８及び絶縁層８１９で覆われている。
【０３１１】
なお、トランジスタ８０１を構成している絶縁層、金属酸化物膜、導電層等は、単層であっても、複数の膜が積層されたものであってもよい。これらの作製には、スパッタリング法、分子線エピタキシー法（ＭＢＥ法）、パルスレーザアブレーション法（ＰＬＡ法）、ＣＶＤ法、原子層堆積法（ＡＬＤ法）などの各種の成膜方法を用いることができる。なお、ＣＶＤ法は、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属ＣＶＤ法などがある。
【０３１２】
導電層８５０は、トランジスタ８０１のゲート電極として機能する領域を有する。導電層８５１、導電層８５２は、ソース電極又はドレイン電極として機能する領域を有する。導電層８５３は、バックゲート電極として機能する領域を有する。絶縁層８１７は、ゲート電極（フロントゲート電極）側のゲート絶縁層として機能する領域を有し、絶縁層８１４乃至絶縁層８１６の積層で構成される絶縁層は、バックゲート電極側のゲート絶縁層として機能する領域を有する。絶縁層８１８は層間絶縁層としての機能を有する。絶縁層８１９はバリア層としての機能を有する。
【０３１３】
金属酸化物膜８２１乃至８２４をまとめて酸化物層８３０と呼ぶ。図１５（Ｂ）、図１５（Ｃ）に示すように、酸化物層８３０は、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８２４が順に積層されている領域を有する。また、一対の金属酸化物膜８２３は、それぞれ導電層８５１、導電層８５２上に位置する。トランジスタ８０１がオン状態のとき、チャネル形成領域は酸化物層８３０のうち主に金属酸化物膜８２２に形成される。
【０３１４】
金属酸化物膜８２４は、金属酸化物膜８２１乃至８２３、導電層８５１、導電層８５２を覆っている。絶縁層８１７は金属酸化物膜８２３と導電層８５０との間に位置する。導電層８５１、導電層８５２はそれぞれ、金属酸化物膜８２３、金属酸化物膜８２４、絶縁層８１７を介して、導電層８５０と重なる領域を有する。
【０３１５】
導電層８５１及び導電層８５２は、金属酸化物膜８２１及び金属酸化物膜８２２を形成するためのハードマスクから作製されている。そのため、導電層８５１及び導電層８５２は、金属酸化物膜８２１および金属酸化物膜８２２の側面に接する領域を有していない。例えば、次のような工程を経て、金属酸化物膜８２１、８２２、導電層８５１、導電層８５２を作製することができる。まず、積層された２層の金属酸化物膜上に導電膜を形成する。この導電膜を所望の形状に加工（エッチング）して、ハードマスクを形成する。ハードマスクを用いて、２層の金属酸化物膜の形状を加工し、積層された金属酸化物膜８２１及び金属酸化物膜８２２を形成する。次に、ハードマスクを所望の形状に加工して、導電層８５１及び導電層８５２を形成する。
【０３１６】
絶縁層８１１乃至８１８に用いられる絶縁材料には、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどがある。絶縁層８１１乃至８１８はこれらの絶縁材料でなる単層又は積層で構成される。絶縁層８１１乃至８１８を構成する層は、複数の絶縁材料を含んでいてもよい。
【０３１７】
なお、本明細書等において、酸化窒化物とは、酸素の含有量が窒素よりも多い化合物であり、窒化酸化物とは、窒素の含有量が酸素よりも多い化合物のことを意味する。
【０３１８】
酸化物層８３０の酸素欠損の増加を抑制するため、絶縁層８１６乃至絶縁層８１８は、酸素を含む絶縁層であることが好ましい。絶縁層８１６乃至絶縁層８１８は、加熱により酸素が放出される絶縁膜（以下、「過剰酸素を含む絶縁膜」ともいう）で形成されることがより好ましい。過剰酸素を含む絶縁膜から酸化物層８３０に酸素を供給することで、酸化物層８３０の酸素欠損を補償することができる。トランジスタ８０１の信頼性および電気的特性を向上することができる。
【０３１９】
過剰酸素を含む絶縁膜とは、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）において、膜の表面温度が１００℃以上７００℃以下、又は１００℃以上５００℃以下の範囲における酸素分子の放出量が１．０×１０１８［分子／ｃｍ３］以上である膜とする。酸素分子の放出量は、３．０×１０２０分子／ｃｍ３以上であることがより好ましい。
【０３２０】
過剰酸素を含む絶縁膜は、絶縁膜に酸素を添加する処理を行って形成することができる。酸素を添加する処理としては、酸素雰囲気下による熱処理、プラズマ処理、又は、イオン注入法、イオンドーピング法、もしくはプラズマイマージョンイオン注入法を用いた処理などを用いて行うことができる。酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガス又はオゾンガスなどを用いることができる。
【０３２１】
酸化物層８３０の水素濃度の増加を防ぐために、絶縁層８１２乃至８１９中の水素濃度を低減することが好ましい。特に絶縁層８１３乃至８１８の水素濃度を低減することが好ましい。具体的には、水素濃度は、２×１０２０ａｔｏｍｓ／ｃｍ３以下であり、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０１９ａｔｏｍｓ／ｃｍ３以下がより好ましく、５×１０１８ａｔｏｍｓ／ｃｍ３以下がさらに好ましい。
【０３２２】
上掲の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定された値である。
【０３２３】
トランジスタ８０１において、酸素および水素に対してバリア性をもつ絶縁層（以下、バリア層ともいう）によって酸化物層８３０が包み込まれる構造であることが好ましい。このような構造であることで、酸化物層８３０から酸素が放出されること、酸化物層８３０に水素が侵入することを抑えることができる。トランジスタ８０１の信頼性、電気的特性を向上できる。
【０３２４】
例えば、絶縁層８１９をバリア層として機能させ、かつ絶縁層８１１、８１２、８１４の少なくとも１つをバリア層として機能させればよい。バリア層は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの材料で形成することができる。
【０３２５】
絶縁層８１１乃至８１９の構成例を記す。この例では、絶縁層８１１、８１２、８１５、８１９は、それぞれ、バリア層として機能する。絶縁層８１６乃至８１８は過剰酸素を含む酸化物層である。絶縁層８１１は窒化シリコンであり、絶縁層８１２は酸化アルミニウムであり、絶縁層８１３は酸化窒化シリコンである。バックゲート電極側のゲート絶縁層としての機能を有する絶縁層８１４乃至８１６は、酸化シリコン、酸化アルミニウム、酸化シリコンの積層である。フロントゲート側のゲート絶縁層としての機能を有する絶縁層８１７は、酸化窒化シリコンである。層間絶縁層としての機能を有する絶縁層８１８は、酸化シリコンである。絶縁層８１９は酸化アルミニウムである。
【０３２６】
導電層８５０乃至８５３に用いられる導電性材料には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属、又は上述した金属を成分とする金属窒化物（窒化タンタル、窒化チタン、窒化モリブデン、窒化タングステン）等がある。インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を用いることができる。
【０３２７】
導電層８５０乃至８５３の構成例を記す。導電層８５０は窒化タンタル、又はタングステン単層である。あるいは、導電層８５０は窒化タンタル、タンタルおよび窒化タンタルでなる積層である。導電層８５１は、窒化タンタル単層、又は窒化タンタルとタングステンとの積層である。導電層８５２の構成は導電層８５１と同じである。導電層８５３は窒化タンタル単層、又は窒化タンタルとタングステンとの積層である。
【０３２８】
トランジスタ８０１のオフ電流の低減のために、金属酸化物膜８２２は、例えば、エネルギーギャップが大きいことが好ましい。金属酸化物膜８２２のエネルギーギャップは、２．５ｅＶ以上４．２ｅＶ以下であり、２．８ｅＶ以上３．８ｅＶ以下が好ましく、３ｅＶ以上３．５ｅＶ以下がさらに好ましい。
【０３２９】
酸化物層８３０は、結晶性を有することが好ましい。少なくとも、金属酸化物膜８２２は結晶性を有することが好ましい。上記構成により、信頼性、および電気的特性の良いトランジスタ８０１を実現できる。
【０３３０】
金属酸化物膜８２２に適用できる酸化物は、例えば、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）である。金属酸化物膜８２２は、インジウムを含む酸化物層に限定されない。金属酸化物膜８２２は、例えば、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物、Ｚｎ−Ｍｇ酸化物等で形成することができる。金属酸化物膜８２１、８２３、８２４も、金属酸化物膜８２２と同様の酸化物で形成することができる。特に、金属酸化物膜８２１、８２３、８２４は、それぞれ、Ｇａ酸化物で形成することができる。
【０３３１】
金属酸化物膜８２２と金属酸化物膜８２１の界面に界面準位が形成されると、界面近傍の領域にもチャネル形成領域が形成されるために、トランジスタ８０１の閾値電圧が変動してしまう。そのため、金属酸化物膜８２１は、構成要素として、金属酸化物膜８２２を構成する金属元素の少なくとも１つを含むことが好ましい。これにより、金属酸化物膜８２２と金属酸化物膜８２１の界面には、界面準位が形成されにくくなり、トランジスタ８０１の閾値電圧等の電気的特性のばらつきを低減することができる。
【０３３２】
金属酸化物膜８２４は、構成要素として、金属酸化物膜８２２を構成する金属元素の少なくとも１つを含むことが好ましい。これにより、金属酸化物膜８２２と金属酸化物膜８２４との界面では、界面散乱が起こりにくくなり、キャリアの動きが阻害されにくくなるので、トランジスタ８０１の電界効果移動度を高くすることができる。
【０３３３】
金属酸化物膜８２１乃至８２４のうち、金属酸化物膜８２２のキャリア移動度が最も高いことが好ましい。これにより、絶縁層８１６、８１７から離れている金属酸化物膜８２２にチャネルを形成することができる。
【０３３４】
例えば、Ｉｎ−Ｍ−Ｚｎ酸化物等のＩｎ含有金属酸化物は、Ｉｎの含有率を高めることで、キャリア移動度を高めることができる。Ｉｎ−Ｍ−Ｚｎ酸化物では主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を多くすることにより、より多くのｓ軌道が重なるため、インジウムの含有率が多い酸化物はインジウムの含有率が少ない酸化物と比較して移動度が高くなる。そのため、金属酸化物膜にインジウムの含有量が多い酸化物を用いることで、キャリア移動度を高めることができる。
【０３３５】
そのため、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物で金属酸化物膜８２２を形成し、Ｇａ酸化物で金属酸化物膜８２１、８２３を形成する。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物で、金属酸化物膜８２１乃至８２３を形成する場合、金属酸化物膜８２２のＩｎの含有率を金属酸化物膜８２１、８２３のＩｎの含有率よりも高くする。Ｉｎ−Ｍ−Ｚｎ酸化物をスパッタリング法で形成する場合、ターゲットの金属元素の原子数比を変えることで、Ｉｎ含有率を変化させることができる。
【０３３６】
例えば、金属酸化物膜８２２の成膜に用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：Ｚｎは、１：１：１、３：１：２、又は４：２：４．１が好ましい。例えば、金属酸化物膜８２１、８２３の成膜に用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：Ｚｎは、１：３：２、又は１：３：４が好ましい。Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１のターゲットで成膜したＩｎ−Ｍ−Ｚｎ酸化物の原子数比は、およそＩｎ：Ｍ：Ｚｎ＝４：２：３である。
【０３３７】
トランジスタ８０１に安定した電気的特性を付与するには、酸化物層８３０の不純物濃度を低減することが好ましい。金属酸化物において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンおよび炭素は金属酸化物中で不純物準位の形成に寄与する。不純物準位はトラップとなり、トランジスタの電気的特性を劣化させることがある。
【０３３８】
例えば、酸化物層８３０は、シリコン濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは、２×１０１７ａｔｏｍｓ／ｃｍ３以下の領域を有する。酸化物層８３０の炭素濃度も同様である。
【０３３９】
酸化物層８３０は、アルカリ金属濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以下の、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下の領域を有する。酸化物層８３０のアルカリ土類金属の濃度についても同様である。
【０３４０】
酸化物層８３０は、水素濃度が１×１０２０ａｔｏｍｓ／ｃｍ３未満の、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満の、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満の、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満の領域を有する。
【０３４１】
上掲した酸化物層８３０の不純物濃度は、ＳＩＭＳにより得られる値である。
【０３４２】
金属酸化物膜８２２が酸素欠損を有する場合、酸素欠損のサイトに水素が入り込むことでドナー準位を形成することがある。その結果、トランジスタ８０１のオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよりも酸素が入る方が安定する。したがって、金属酸化物膜８２２中の酸素欠損を低減することで、トランジスタ８０１のオン電流を大きくすることができる場合がある。よって、金属酸化物膜８２２中の水素を低減することで、酸素欠損のサイトに水素が入りこまないようにすることが、オン電流特性に有効である。
【０３４３】
金属酸化物に含まれる水素は、金属原子に結合している酸素と反応して水になるため、酸素欠損を形成することがある。酸素欠損に水素が入ることで、キャリアである電子が生成されることがある。また、水素の一部が金属原子に結合している酸素と結合して、キャリアである電子を生成することがある。金属酸化物膜８２２にチャネル形成領域が設けられるので、金属酸化物膜８２２に水素が含まれていると、トランジスタ８０１はノーマリーオン特性となりやすい。このため、金属酸化物膜８２２中の水素はできる限り低減されていることが好ましい。
【０３４４】
なお、金属酸化物膜８２２は、導電層８５１又は導電層８５２と接する領域においては、ｎ型化された領域８２２ｎを有していてもよい。領域８２２ｎは、金属酸化物膜８２２中の酸素が導電層８５１又は導電層８５２に引き抜かれる、又は、導電層８５１又は導電層８５２に含まれる導電性材料が金属酸化物膜８２２中の元素と結合する、などの現象によって形成される。領域８２２ｎが形成されることにより、導電層８５１又は導電層８５２と金属酸化物膜８２２との接触抵抗を低減することができる。
【０３４５】
図１５は、酸化物層８３０が４層構造の例であるが、これに限定されない。例えば、酸化物層８３０を金属酸化物膜８２１又は金属酸化物膜８２３のない３層構造とすることができる。又は、酸化物層８３０の任意の層の間、酸化物層８３０の上、酸化物層８３０の下のいずれか二箇所以上に、金属酸化物膜８２１乃至８２４と同様の金属酸化物膜を１層又は複数を設けることができる。
【０３４６】
図１６を参照して、金属酸化物膜８２１、８２２、８２４の積層によって得られる効果を説明する。図１６は、トランジスタ８０１のチャネル形成領域のエネルギーバンド構造の模式図である。
【０３４７】
図１６中、Ｅｃ８１６ｅ、Ｅｃ８２１ｅ、Ｅｃ８２２ｅ、Ｅｃ８２４ｅ、Ｅｃ８１７ｅは、それぞれ、絶縁層８１６、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８２４、絶縁層８１７の伝導帯下端のエネルギーを示している。
【０３４８】
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ  ＪＯＢＩＮ  ＹＶＯＮ社  ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社  ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
【０３４９】
絶縁層８１６、８１７は絶縁体であるため、Ｅｃ８１６ｅとＥｃ８１７ｅは、Ｅｃ８２１ｅ、Ｅｃ８２２ｅ、およびＥｃ８２４ｅよりも真空準位に近い（電子親和力が小さい）。
【０３５０】
金属酸化物膜８２２は、金属酸化物膜８２１、８２４よりも電子親和力が大きい。例えば、金属酸化物膜８２２と金属酸化物膜８２１との電子親和力の差、および金属酸化物膜８２２と金属酸化物膜８２４との電子親和力の差は、それぞれ、０．０７ｅＶ以上１．３ｅＶ以下である。電子親和力の差は、０．１ｅＶ以上０．７ｅＶ以下が好ましく、０．１５ｅＶ以上０．４ｅＶ以下がさらに好ましい。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
【０３５１】
トランジスタ８０１のゲート電極（導電層８５０）に電圧を印加すると、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８２４のうち、電子親和力が大きい金属酸化物膜８２２に主にチャネルが形成される。
【０３５２】
インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、金属酸化物膜８２４がインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
【０３５３】
また、金属酸化物膜８２１と金属酸化物膜８２２との間には金属酸化物膜８２１と金属酸化物膜８２２の混合領域が存在する場合がある。また、金属酸化物膜８２４と金属酸化物膜８２２との間には金属酸化物膜８２４と金属酸化物膜８２２の混合領域が存在する場合がある。混合領域は、界面準位密度が低くなるため、金属酸化物膜８２１、８２２、８２４の積層されている領域は、それぞれの界面近傍においてエネルギーが連続的に変化する（連続接合ともいう）バンド構造となる。
【０３５４】
このようなエネルギーバンド構造を有する酸化物層８３０において、電子は主に金属酸化物膜８２２を移動することになる。そのため、金属酸化物膜８２１と絶縁層８１６との界面に、又は、金属酸化物膜８２４と絶縁層８１７との界面に準位が存在したとしても、これらの界面準位により、酸化物層８３０中を移動する電子の移動が阻害されにくくなるため、トランジスタ８０１のオン電流を高くすることができる。
【０３５５】
また、図１６に示すように、金属酸化物膜８２１と絶縁層８１６の界面近傍、および金属酸化物膜８２４と絶縁層８１７の界面近傍には、それぞれ、不純物や欠陥に起因したトラップ準位Ｅｔ８２６ｅ、Ｅｔ８２７ｅが形成され得るものの、金属酸化物膜８２１、８２４があることにより、金属酸化物膜８２２とトラップ準位Ｅｔ８２６ｅ、Ｅｔ８２７ｅとを遠ざけることができる。
【０３５６】
なお、Ｅｃ８２１ｅとＥｃ８２２ｅとの差が小さい場合、金属酸化物膜８２２の電子が該エネルギー差を越えてトラップ準位Ｅｔ８２６ｅに達することがある。トラップ準位Ｅｔ８２６ｅに電子が捕獲されることで、絶縁膜の界面にマイナスの固定電荷が生じ、トランジスタの閾値電圧はプラス方向にシフトしてしまう。Ｅｃ８２２ｅとＥｃ８２４ｅとのエネルギー差が小さい場合も同様である。
【０３５７】
トランジスタ８０１の閾値電圧の変動が低減され、トランジスタ８０１の電気的特性を良好なものとするため、Ｅｃ８２１ｅとＥｃ８２２ｅとの差、Ｅｃ８２４ｅとＥｃ８２２ｅと差を、それぞれ０．１ｅＶ以上とすることが好ましく、０．１５ｅＶ以上とすることがより好ましい。
【０３５８】
なお、トランジスタ８０１はバックゲート電極を有さない構造とすることもできる。
【０３５９】
＜積層構造の例＞
次に、ＯＳトランジスタと他のトランジスタの積層によって構成される半導体装置の構造について説明する。
【０３６０】
図１７に、ＳｉトランジスタであるトランジスタＴｒ１００と、ＯＳトランジスタであるＴｒ２００と、容量素子Ｃ１００と、が積層された半導体装置８６０の積層構造の例を示す。
【０３６１】
半導体装置８６０は、ＣＭＯＳ層８７１、配線層Ｗ１乃至Ｗ５、トランジスタ層８７２、配線層Ｗ６、Ｗ７の積層で構成されている。
【０３６２】
ＣＭＯＳ層８７１には、トランジスタＴｒ１００が設けられている。トランジスタＴｒ１００のチャネル形成領域は、単結晶シリコンウエハ８７０に設けられている。トランジスタＴｒ１００のゲート電極８７３は、配線層Ｗ１乃至Ｗ５を介して、容量素子Ｃ１００の一方の電極８７５と接続されている。
【０３６３】
トランジスタ層８７２には、トランジスタＴｒ２００が設けられている。図１７では、トランジスタＴｒ２００がトランジスタ８０１（図１５）と同様の構造を有する。トランジスタＴｒ２００のソース又はドレインの一方に相当する電極８７４は、容量素子Ｃ１００の一方の電極８７５と接続されている。なお、図１７には、トランジスタＴｒ２００がバックゲート電極を配線層Ｗ５に有する場合を例示している。また、配線層Ｗ６には、容量素子Ｃ１００が設けられている。
【０３６４】
以上のように、ＯＳトランジスタとその他の素子を積層することにより、回路の面積を縮小することができる。
【０３６５】
上記の構造は、実施の形態２において説明した半導体装置１００などに適用することができる。例えば、図９におけるトランジスタＴｒ１１としてトランジスタＴｒ１００を用い、トランジスタＴｒ１２としてトランジスタＴｒ２００を用い、容量素子Ｃ１１として容量素子Ｃ１００を用いることができる。また、図１０におけるトランジスタＴｒ２１又はＴｒ２４としてトランジスタＴｒ１００を用い、トランジスタＴｒ２２、Ｔｒ２３、Ｔｒ２５、又はＴｒ２６としてトランジスタＴｒ２００を用い、容量素子Ｃ２１又はＣ２２として容量素子Ｃ１００を用いることができる。
【０３６６】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０３６７】
（実施の形態６）
本実施の形態では、上記実施の形態で説明したトランジスタに用いることができる、金属酸化物について説明する。以下では特に、金属酸化物とＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ＯＳの詳細について説明する。
【０３６８】
ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタのチャネル形成領域に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【０３６９】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【０３７０】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【０３７１】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
【０３７２】
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【０３７３】
ＣＡＣ−ＯＳは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
【０３７４】
なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０３７５】
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
【０３７６】
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
【０３７７】
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
【０３７８】
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
【０３７９】
一方、ＣＡＣ−ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
【０３８０】
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
【０３８１】
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
【０３８２】
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
【０３８３】
ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
【０３８４】
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ  ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
【０３８５】
またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
【０３８６】
また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
【０３８７】
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
【０３８８】
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
【０３８９】
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
【０３９０】
従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
【０３９１】
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、さまざまな半導体装置に最適である。
【０３９２】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０３９３】
（実施の形態７）
本実施の形態では、本発明の一態様の電子機器について、図面を参照して説明する。
【０３９４】
以下で例示する電子機器には、上記実施の形態で説明した表示システムを搭載することができる。これにより、高品質な映像を表示可能な電子機器を提供することができる。
【０３９５】
本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、２Ｋ、４Ｋ、８Ｋ、１６Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。また、表示部の画面サイズとしては、対角２０インチ以上、または対角３０インチ以上、または対角５０インチ以上、対角６０インチ以上、または対角７０インチ以上とすることもできる。
【０３９６】
電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
【０３９７】
本発明の一態様の電子機器は、家屋もしくはビルの内壁もしくは外壁、または、自動車の内装もしくは外装の曲面に沿って組み込むことができる。
【０３９８】
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
【０３９９】
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
【０４００】
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
【０４０１】
図１８（Ａ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
【０４０２】
表示部７０００に、本発明の一態様の表示システムまたは半導体装置を適用することができる。
【０４０３】
図１８（Ａ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１１により行うことができる。または、表示部７０００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることで操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有していてもよい。リモコン操作機７１１１が備える操作キーまたはタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示される映像を操作することができる。
【０４０４】
なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０４０５】
図１８（Ｂ）に、ノート型パーソナルコンピュータ７２００を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。
【０４０６】
表示部７０００に、本発明の一態様の表示システムまたは半導体装置を適用することができる。
【０４０７】
図１８（Ｃ）、（Ｄ）に、デジタルサイネージの一例を示す。
【０４０８】
図１８（Ｃ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
【０４０９】
また、図１８（Ｄ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００を有する。
【０４１０】
図１８（Ｃ）、（Ｄ）において、表示部７０００に、本発明の一態様の表示システムまたは半導体装置を適用することができる。
【０４１１】
表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
【０４１２】
表示部７０００にタッチパネルを適用することで、表示部７０００に画像または動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
【０４１３】
また、図１８（Ｃ）、（Ｄ）に示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、ユーザーが所持するスマートフォン等の情報端末機７３１１または情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１または情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１または情報端末機７４１１を操作することで、表示部７０００の表示を切り替えることができる。
【０４１４】
また、デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７３１１または情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザーが同時にゲームに参加し、楽しむことができる。
【０４１５】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【符号の説明】
【０４１６】
１０    表示システム
１１    表示装置
２０    表示部
２１    画素部
２２    駆動回路
２３    駆動回路
２４    画素
２５    領域
３０    信号生成部
３１    受信部
３２    処理部
３３    処理部
３４    処理部
４０    演算部
４１    データベース
４２    処理部
４３    処理部
１００    半導体装置
１１０    記憶回路
１２０    参照用記憶回路
１３０    回路
１４０    回路
１５０    電流源回路
３００    表示装置
３０１    基板
３０２    絶縁層
３０３    絶縁層
３０４    配線
３０５    絶縁層
３０６    絶縁層
３０７    絶縁層
３０８    電極
３０９    ＦＰＣ
３１０    異方性導電層
３１１    シール材
３１２    基板
３３１    電極
３３２    半導体層
３３３    電極
３３４    電極
３３５    電極
３３６    電極
３４１    電極層
３４２    発光層
３４３    電極層
３４４    隔壁
３４５    充填材
８０１    トランジスタ
８１１    絶縁層
８１２    絶縁層
８１３    絶縁層
８１４    絶縁層
８１５    絶縁層
８１６    絶縁層
８１７    絶縁層
８１８    絶縁層
８１９    絶縁層
８２０    絶縁層
８２１    金属酸化物膜
８２２    金属酸化物膜
８２３    金属酸化物膜
８２４    金属酸化物膜
８３０    酸化物層
８５０    導電層
８５１    導電層
８５２    導電層
８５３    導電層
８６０    半導体装置
８７０    単結晶シリコンウエハ
８７１    ＣＭＯＳ層
８７２    トランジスタ層
８７３    ゲート電極
８７４    電極
８７５    電極
７０００    表示部
７１００    テレビジョン装置
７１０１    筐体
７１０３    スタンド
７１１１    リモコン操作機
７２００    ノート型パーソナルコンピュータ
７２１１    筐体
７２１２    キーボード
７２１３    ポインティングデバイス
７２１４    外部接続ポート
７３００    デジタルサイネージ
７３０１    筐体
７３０３    スピーカ
７３１１    情報端末機
７４００    デジタルサイネージ
７４０１    柱
７４１１    情報端末機
【図１】
2018136537.tif 000003
【図２】
2018136537.tif 000004
【図３】
2018136537.tif 000005
【図４】
2018136537.tif 000006
【図５】
2018136537.tif 000007
【図６】
2018136537.tif 000008
【図７】
2018136537.tif 000009
【図８】
2018136537.tif 000010
【図９】
2018136537.tif 000011
【図１０】
2018136537.tif 000012
【図１１】
2018136537.tif 000013
【図１２】
2018136537.tif 000014
【図１３】
2018136537.tif 000015
【図１４】
2018136537.tif 000016
【図１５】
2018136537.tif 000017
【図１６】
2018136537.tif 000018
【図１７】
2018136537.tif 000019
【図１８】
2018136537.tif 000020