(57)【要約】本発明は、入力信号を整流するための整流手段（Ｍ１からＭ４）、および出力電圧が適切なレベルに維持され、かつ変調レベルが許容範囲よりも上に上昇しないように、電流を整流手段の出力（Ｏ）から逸らすための電流シンク手段（Ｍ５からＭ６）を用いることによって分路電圧調整を与える。これは、上記電流シンク手段を制御するための２つの帰還機構を備えることによって達成される。第１の帰還機構（Ｇ）は分圧手段（Ｒ６からＲ７）を用いて、整流手段の平均出力電圧が参照電圧と等しくなるようにする制御電圧信号を生じる。第２の帰還機構は非線形処理手段（ＮＬＰ；図７）およびキャパシタ（Ｃ３からＣ４）を用いて、変調周波数の一部を電流シンク手段の制御（Ｍ７からＭ１４，Ｒ２からＲ５）に送信することにより、整流手段の出力での変調を常に適切なレベルに維持する。
2005532774.tif 000002
【特許請求の範囲】
【請求項１】
誘導結合されかつ変調された入力信号を調整する、非接触スマートカードのための電圧調整器回路であって、
電磁界を電流に変換するためのインダクタコイルと、
前記電流を、復調データ信号を運ぶ整流出力電圧に変換するための、前記インダクタコイルに接続された整流手段と、
前記整流手段の出力を接地に接続するための、少なくとも１つの制御可能な導電経路を有する分路素子とを含み、前記分路素子は、電流を、制御入力で受信する制御信号に従って前記出力から逸らし、前記制御入力は、以下の構成要素を含む帰還経路に接続され、前記以下の構成要素は、
前記整流手段からの前記出力電圧を入力として受け、かつ比例して下げられた電圧を出力するための分圧手段と、
前記分圧手段の出力と前記分路素子手段の前記制御入力との間で接続され、高い周波数の変調要素を、前記制御入力に送信された信号から除去するための低減フィルタ手段と、
前記整流手段の出力でのデータ信号の変調を、前記分路素子の制御入力に送信するための手段とを含み、これによって変調を前記整流手段の出力電圧の変調に比例した分路電流にかけることにより、電圧変化の比例関係を変調によってもたらされた整流器の出力に維持し、前記構成要素はさらに、
前記分圧手段、参照電圧手段および前記分路素子の制御電極にそれぞれ接続された第１の、第２のおよび第３の入力を有する非線形処理手段を含み、前記非線形処理手段は、前記分圧手段の出力および前記参照電圧の間の電圧差に比例した電圧を生じ、前記比例関係は、回路のバイアス条件を変更することによって、分路素子の相互コンダクタンスの非線形性質を補償するように変更され、
前記出力電圧は、分路素子の相互コンダクタンスの非線形性質を補償する抵抗手段によってさらに変更される、電圧調整器回路。
【請求項２】
前記復調データ信号を送信するための手段は容量性手段である、請求項１に記載の電圧調整器回路。
【請求項３】
非線形プロセッサは、前記分路素子に比例した電流でバイアスをかけられたバランス増幅器を含み、前記非線形プロセッサは、電圧調整器の出力からの第１の入力、および参照電圧からの第２の入力を受け、前記電圧における差およびバイアス電流の平方根に比例する電流を出力する、請求項１に記載の電圧調整器。
【請求項４】
前記バランス増幅器は抵抗素子に接続されることにより、出力電圧が分路素子の相互コンダクタンスを追跡する、請求項３に記載の電圧調整器。
【請求項５】
分路素子は、ドレインが電圧調整器の出力に接続された第１の対をなすＭＯＳトランジスタを含み、そのゲートは低減フィルタ手段の出力および非線形処理手段の出力に接続され、そのソースは第２の対をなすＭＯＳトランジスタを通してインダクタコイルに接続される、請求項１に記載の電圧調整器。
【請求項６】
低減フィルタ手段は、第１のおよび第２の入力および１つの出力を有するトランスコンダクタを含み、前記第１の入力は調整器の出力に接続され、一方で前記第２の入力は参照電圧源に接続され、出力は分路素子の制御装置の入力に接続される、請求項１に記載の電圧調整器。
【請求項７】
以下のステップを含む非接触スマートカードにおける電圧を調整するための方法であって、前記以下のステップは、
ａ）データ変調電磁信号を誘導的に受信し、かつそれを交流電力信号に変換するステップと、
ｂ）前記交流信号を直流信号に整流するステップとを含み、前記直流信号は振幅を有する復調データ信号を運び、かつ直流信号を出力する整流出力電圧を含み、前記以下のステップはさらに、
ｃ）分圧器ネットワークおよび差動比較器によって、前記整流出力電圧の平均電圧を参照レベルに設定する一方で、過電流を出力から離れて分流することによって、データ信号の振幅を比例して変更するステップとを含み、分流された電流量は、復調データ信号に応じて低減フィルタの出力によって制御される、方法。
【請求項８】
分路制御は、分圧器ネットワークから復調データ信号を受信し、かつキャパシタを介して電流分路の制御ノードに結合されたその出力を有する相互コンダクタンス増幅器を用いて達成される、請求項７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の分野
本発明は電圧調整器に関する。特に、本発明は非接触スマート（ＩＣ）カード媒体で用いられる電圧調整器に関し、電力および電子情報は誘導手段を通して転送される。
【背景技術】
【０００２】
背景技術
非接触スマートカードは、変調された高い周波数の電磁信号から電力およびデータの双方を受信し、この電磁信号は、カード上で誘導結合されたコイルを介してカード読取装置によって発せられる。信号の電磁界の強度、その結果スマートカード内で生成された電圧および電流は、スマートカードの読取装置からの距離に依存する。したがって、コイルおよび関連する回路が、指定された最大作動距離でカードに十分エネルギを与えるように設計された場合、それは、スマートカードが信号源として機能する読取装置に近接して動かされると、さらに高い電圧および電流を生じる。
【０００３】
電圧調整器を用いて、このようなスマートカードにおける電子回路が過度の電圧によって損傷を受けるのを保護する。分路電圧調整器は、入力からの過度の電流を低下させることによって安定した電圧出力を維持する。分路構成では、電子回路に高い入力電圧を受ける部分がないため、この形態の電圧調整器が望まれる。しかしながら、分路調整器はまた、供給電圧をコイル電流から独立したレベルに維持する傾向があるため、高い周波数の電流の比較的小さな振幅変調によって運ばれるいかなるデータも除去する。したがって、同時に変調要素を抑圧することなく、平均供給電圧を制御するように作用する分路調整器が望まれる。
【０００４】
図１は先行技術の分路電圧調整器を示している。誘導コイルＬは、ダイオードＤ１，Ｄ２，Ｄ３およびＤ４からなる全波整流器に接続される。誘導コイルは第１のキャパシタＣ１によって同調される。全波整流器の出力Ｏは負荷抵抗器Ｒ１および蓄積キャパシタＣ２に接続される。全波整流器の出力Ｏは、電流シンクとして機能するＮＭＯＳトランジスタＭのドレインにさらに接続される。ＮＭＯＳトランジスタＭのゲートは、低減フィルタＬＰＦを通して電圧比較器ＣＯＭの出力に接続される。電圧比較器ＣＯＭは、反転入力および非反転入力を有する。反転入力は参照電圧Ｖｒｅｆに接続され、一方で非反転入力は全波整流器の出力Ｏに接続される。比較器ＣＯＭ、フィルタＬＰＦおよびＭＯＳ素子Ｍは、負帰還ループを形成し、この負帰還ループは整流器出力電圧を参照電圧Ｖｒｅｆと整合させる。フィルタＬＰＦは、データを運ぶ高い周波数の変調が、ＭＯＳ素子Ｍに到達するのを防ぐように機能することにより、データが出力から除去されないようにする。
【０００５】
図１に示された分路調整器は、スマートカードの回路に対して十分な電圧保護を与えるが、この設計に関連した複数の不利な点がある。この回路の第１の不利な点は、ＭＯＳ素子Ｍの相互コンダクタンスが、通過するように要求された電流によって幅広く変化するため、帰還ループの特徴も幅広く変化するおそれがあるということである。第２の不利な点は、この整流器回路は、入力電圧が整流器出力電圧および１対のダイオード全域の電圧降下の合計を超えるときに、信号にエネルギを与える位相の間しか電流を供給しないということである。整流器が電流を通過させないときに、ＭＯＳ素子Ｍは蓄積キャパシタＣから電流を引込むことにより、出力線で大きなリップル電圧を生じる。第３の不利な点は、ＭＯＳ素子Ｍは電流シンクとして作用する傾向があるため、それは出力全域で低いダイナミックな導電率を示すということである。この結果として、変調のために生じる、受けたエ
ネルギにおける小さなばらつきは、出力電圧における誇張されたばらつきを生じる傾向がある。第４の不利な点は、トランジスタ電流がダイオードＤ１またはＤ２のいずれかを介してコイルに戻るということである。この対の導電ダイオードに接続されたコイル端子は、電圧を発展させ、この電圧は、ダイオード電圧降下に等しい量の分だけ回路の負の供給線に対して負である。これは寄生素子において導通を生じる傾向がある。
【０００６】
図２に示された先行技術の回路は、ＭＯＳ素子Ｍを直接コイル全域にわたって移動させることによって、図１の回路に内在する不利な点のいくつかを克服する。この構成において、ＭＯＳ素子Ｍは、蓄積キャパシタＣ２から電流を引込まないため、回路はかなり低い供給線リップルを生じる。さらに、ＭＯＳ電流はダイオードを通って流れないため、回路の負の供給に対するコイル端子の負の偏位が回避される。
【０００７】
しかしながら、変動するループのダイナミクスを有するという不利な点は残り、したがって回路が電流シンクとして作用するＭＯＳ素子のために誇張された変調電圧を生じるという傾向も残る。上記の不利な点を克服することのできる電圧調整器回路を有することが望ましい。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、高い周波数の加圧を受け、かつ変動する電力のデータ送信信号を受信するように誘導結合された非接触スマートカードにとって好適な電圧調整器回路を提供することである。
【０００９】
本発明の別の目的は、高い周波数の入力信号に含まれる振幅変調されたデータの適切なイメージを運ぶ調整された平均供給電圧を生じる電圧調整器回路を提供することである。
【課題を解決するための手段】
【００１０】
発明の概要
この目的は、分路素子を制御する多重帰還経路を用いた分路電圧調整器によって達成される。１つの帰還経路は、トランスコンダクタを通した分路素子のキャパシタおよび制御入力に結合された分圧手段を用いる。別の帰還経路は、分圧手段からの第１の入力、参照電圧からの第２の入力、およびトランスコンダクタからの第３の入力を受信する非線形処理手段を組込む。非線形プロセッサの出力は、第２のキャパシタを通して分路素子の制御入力に接続され、これは入力信号の変調および平均電圧の間に適切な比例関係を与える。
【００１１】
非線形処理手段は、分圧手段によって与えられた入力電圧および参照電圧の間の差に対応するバランス増幅器を含む。増幅器の出力は抵抗素子に接続され、上記配置は、分路経路における電流の平方根に従って変化する電圧利得を与えるため、分路素子の相互コンダクタンスを追跡（track）する。
【発明を実施するための最良の形態】
【００１２】
発明を実施するためのベストモード
図３は、ＭＯＳ技術で全波整流器を実現し、かつ分路調整器電流を、負の供給線への整流経路から逸らすための既知の方法を示している（図３および４は、図５から７に示された本発明の改善された回路の構造および操作を理解するための本質的な背景を示している）。ＭＯＳトランジスタ素子Ｍ１，Ｍ２，Ｍ３およびＭ４が、図１および２のダイオードＤ１，Ｄ２，Ｄ３およびＤ４に取って代わる。回路において、トランジスタＭ１およびＭ２はスイッチとして作用し、一方でトランジスタＭ３およびＭ４はダイオード接続され、そのドレインをそのゲートに接続する。トランジスタＭ１は、入力Ｂが正であるハーフサイクルの間に活動状態にあり、Ｍ４が導通する。トランジスタＭ２は入力Ａが正であるハ
ーフサイクルの間に活動状態にあり、Ｍ３が導通する。
【００１３】
対をなすＭＯＳ素子Ｍ５およびＭ６は、図１および２の単一の分路トランジスタＭに取って代わる。トランジスタＭ５およびＭ６は、低減フィルタＬＰＦからの制御電圧出力線に共通に接続されたゲートを有する。これらのドレインは（調整器回路の正の供給線を形成する）全波整流器からの出力Ｏに接続され、これらのソースは入力Ａおよび入力Ｂにそれぞれ接続される。素子Ｍ５およびＭ６は、電流を出力Ｏから逸らす電流シンク手段として機能する。Ｍ５は入力Ａが負の間に活動状態にあり、Ｍ６は入力Ｂが負の間に活動状態にある。ＭＯＳ素子のうちのいずれか１つを通る電流は、直接コイルに戻り、トランジスタＭ１およびＭ２をバイパスする。これによりＭ１およびＭ２全域の電圧降下が最小になる。
【００１４】
しかしながら、分路素子Ｍ５およびＭ６は、入力信号の代替のハーフサイクルのほぼ全体の間に電流を導通する傾向があるため、整流器の出力Ｏで大きな供給線リップルを生成する。これらのリップルは、トランジスタＭ５およびＭ６の電流導通期間を、対応するダイオード接続素子Ｍ３およびＭ４の導通期間に制限することによって最小にすることができる。図４はどのようにしてこれを行なうことができるかを示している。図４では、ＭＯＳ素子Ｍ１１およびＭ１２は、トランジスタＭ５およびＭ６のソースにそれぞれ接続されている。これらの機能は、トランジスタＭ５およびＭ６の電流導通期間を制限することである。特に、トランジスタＭ５およびＭ６は、対応する一連の素子Ｍ１１またはＭ１２が導通するときにのみ導通することができる。ＭＯＳ素子Ｍ７は、Ｍ３と同じゲートソース電圧を受けるように接続されているが、これは同じ期間の間に導通することにより、Ｒ２全域に電圧を生じ、これはＭ９およびＭ１１を導通させる。同様に、Ｍ８はＭ４と同じゲートソース電圧を受けるように接続され、これは同じ期間の間に導通することにより、Ｒ３全域に電圧を生じ、これはＭ１０およびＭ１２を導通させる。Ｍ９が導通しなくなると、Ｍ１３およびＲ４は電流を低下させ、Ｍ１１をオフにする。代わりに、Ｍ１０が導通しなくなると、Ｍ１４およびＲ５は電流を低下させ、Ｍ１２をオフにする。
【００１５】
Ｍ５，Ｍ１１，Ｍ６およびＭ１２からなる分路経路は電流シンクとして機能するため、それらが通過する電流は低減フィルタＬＰＦの出力電圧に対応するが、出力Ｏの正の供給電圧には対応しない。結果として、データレートでの加圧信号の変調は、出力Ｏの供給電圧で過度のばらつきを生じる傾向がある。たとえば、２ｍＡの供給電流を必要とするカードを、コイルＬにおいて１０ｍＡの平均電流を誘導する磁界に置くとする。調整器は８ｍＡを吸収するようにされる。ＩＳＯ仕様では、データを送信するために、磁界を±１０％変調することが要求されるため、コイルでの電流は±１ｍＡ変調されることになる。調整器はデータレートで生じるばらつきに対応しないものとして設計されているため、±１ｍＡの変調は分路経路によって影響を受けず、したがってコイルでの±１ｍＡの変調はＣで供給電流の±５０％の変調を示す。このような変調は、所望のレベルの±１０％よりもかなり高い。この問題は、カードを電界源に近接して置くときにさらに悪化するおそれがあり、ここで誘導電流は１００ｍＡに到達し、かつ±１０ｍＡの変調要素を運び得る。
【００１６】
この問題は、本発明において、分路素子が通過する平均電流に比例した変調周波数で効果的な導電率を示すようにさせることによって克服される。出力での供給電圧変調はさらに、平均レベルの電流に関係なく、（コイルＬにわたる）入力での加圧電流変調に比例する。図５はこのような改善の実現化例を示している。図５では、図４の比較器および低減フィルタが、抵抗器Ｒ６およびＲ７からなる分圧器、トランスコンダクタＧ、ならびにキャパシタＣ３およびＣ４の組合せによって置換される。
【００１７】
構成要素、Ｒ６，Ｒ７，Ｇ，Ｃ３，Ｃ４，Ｍ５，Ｍ１１，Ｍ６およびＭ１２によって形成される負帰還ループは、所望の平均供給電圧を確立する。信号変調等によるこの電圧の
過渡的な変化は、供給線ＯからキャパシタＣ４を通したトランジスタＭ５およびＭ６のゲートへの容量性帰還のために、活動状態の経路（Ｍ５およびＭ１１、またはＭ６およびＭ１２）を通って流れる電流における対応する変調を生じる。結果として、振幅の過渡的な変化が減じられる。容量性帰還は、分路経路における平均的な電流の流れに関連した供給線の間で効果的な導電率を生じるが、この関係を比例したものに変換するためのさらに他の手段が必要である。
【００１８】
図６は、非線形プロセッサＮＬＰを電圧調整器に組込んだ本発明の好ましい実施例を示している。ＮＬＰは、分圧器Ｒ６およびＲ７のセンタタップから電圧信号を受信する第１の入力端子Ｖｉｎ、参照電圧信号を受信する第２の入力端子Ｖｒｅｆ、トランスコンダクタＧの出力から信号を受信する第３の入力端子ＣＡＰ、第１のクロック入力端子ｃｌｋＡ、および第２のクロック入力端子ｃｌｋＢを有する。ＮＬＰの出力端子ＯＵＴはキャパシタＣ４の端子に接続される。キャパシタＣ４の他の端子は分路素子およびキャパシタＣ３の制御入力に接続される。分路素子は２つの帰還経路によって調整される。第１の帰還経路は、分圧器Ｒ６およびＲ７、トランスコンダクタＧおよびキャパシタＣ３からなる。第１の帰還経路は低減フィルタリング機能を与え、平均電圧を制御する。ＮＬＰは第２の帰還経路の不可欠な一部をなす。ＮＬＰは、分圧器のセンタタップからの入力、参照電源からの入力、およびトランスコンダクタＧの出力からの入力を受け、かつキャパシタＣ４を通して分路素子の制御入力への制御信号を出力する。ＮＬＰの機能は、変調および平均電圧の間に適切な比例関係を与えることである。第２の帰還経路におけるＮＬＰによって与えられた非線形性は、調整器が吸収された電流に比例する信号帯域の導電率を出力することを保証する。
【００１９】
図７は、図６で用いられる非線形プロセッサＮＬＰの概略図を示している。図において、Ｍ１５からＭ２４からなるバランス増幅器は、図６における分圧器によって与えられた入力電圧Ｖｉｎおよび参照電圧Ｖｒｅｆの間の差に対応する。増幅器の出力はＭ２５のドレインに接続され、これは抵抗器として動作するようにバイアスをかけられたＭＯＳ素子である。増幅器のバイアス電流はＭ２６およびＭ２７によって設定され、これは電流をＭ１５およびＭ１６を介して、Ｍ２８およびＭ２９によって形成されたＮＭＯＳミラーに、次にＭ１７およびＭ１８に送る。Ｍ２６およびＭ２７に与えられたバイアス電圧はＭ３０全域で生じ、これは次にＭ３１で供給された電流によってバイアスをかけられる。Ｍ３１のゲートは、図６でＣＡＰと称されるＮＬＰ端子、および図６の分路素子Ｍ５およびＭ６のゲートに接続される。したがって、バイアス電流は活動状態の分路素子を流れる電流に比例する。ＭＯＳ素子Ｍ３２からＭ３９および抵抗器Ｒ８は、Ｍ３５のドレインで電圧を与える。Ｍ３５は非常に低い電流密度で動作されるため、そのゲートソース電圧はそのしきい値電圧に近付く。Ｍ３２から３５によって形成された帰還ループは、正帰還ループを形成し、Ｍ３９はこれを開始するために電流を与える。一旦開始されると、Ｍ３９は非導電性となる。
【００２０】
Ｍ２５は、Ｍ２０およびＭ２４のドレインに結合された適切な負荷を与える抵抗として作用する。この抵抗は、Ｍ４０によって確立されたバイアス電圧に戻され、これは次にＭ４１およびＭ４２によってバイアスをかけられる。Ｍ４１を通過した電流は、増幅器Ｍ１５からＭ２４のバイアス電流を追跡し、これを超えて、Ｍ４０が、増幅器からＭ２５を通して送られる正および負の過渡電流を吸収する間に、導通状態を保つことができるようにする。しかしながら、これらの過渡電流は、Ｍ４１を介して確立されたバイアス電流が非常に小さいときに、Ｍ４０全域でかなりの過渡電圧を生じる傾向がある。これらの過渡電圧はＭ２５全域で生じたものに加えられて、エラーを生じる。Ｍ４２′の役割は、エラーを減じるために追加の小電流を与えることである。
【００２１】
Ｍ２５が対称的な抵抗の特徴を与えるために、そのゲートは適切な零入力レベルでバイ
アスをかけられなければならない。このようなバイアス電圧は、ＭＯＳ素子Ｍ４３からＭ４８、等しい値のキャパシタＣ５，Ｃ６およびキャパシタＣ７からなる交換キャパシタ回路によって確立される。端子ｃｌｋＡがハイのときに、Ｍ４３からＭ４５は活動状態になり、Ｃ５およびＣ６はＭ３５のドレインでの電圧まで充電される。端子ｃｌｋＢがハイのときに、Ｍ４６からＭ４８は活動状態になる。Ｃ５は次に、Ｍ２５のゲートおよび１つのチャネル端子の間で接続される一方で、Ｃ６はゲートおよび他のチャネルの端子の間で接続される。Ｍ４６からＭ４８が非活動状態の間にＣ７に記憶されるＭ２５のゲート電圧は、したがって、３つの電圧、すなわち参照電圧、Ｍ３５のゲートソース電圧、および平均チャネル電圧の合計に等しくされる。
【００２２】
人体効果（body effect）による小さなエラーの他に、Ｍ３５のゲートソース電圧は、Ｍ２５のしきい値電圧と一致する。したがって、Ｍ２５によって与えられた抵抗は対称的であり、この抵抗はその形状および参照電圧によって規定される。この形状は、キャパシタＣ４によって与えられる抵抗およびキャパシタンスの積で示された時定数が、変調シンボルの長さよりもかなり短くなるように選択される。
【００２３】
先述の説明から、増幅器Ｍ１５からＭ２４および負荷素子Ｍ２５は、活動状態の分路素子における電流の平方根に従って変化し、かつ活動状態の素子の相互コンダクタンスを追跡する電圧利得を与えることが理解されるであろう。
【００２４】
増幅器は、図６の分圧器Ｒ６およびＲ７のセンタタップによって与えられた電圧と、参照電圧Ｖｒｅｆとの間の差に対応し、かつこれらは同じ平均値を有するため、出力電圧は過渡供給電圧となり、この過渡供給電圧は、活動状態の調整器分路素子の相互コンダクタンスを追跡する利得を乗じた変調によって生成されることが理解されるであろう。この電圧は、図６に示されるように、キャパシタＣ４を通って分路素子のゲートに印加される。
【図面の簡単な説明】
【００２５】
【図１】先行技術の分路電圧調整器の概略図である。
【図２】先行技術の改善された分路電圧調整器の概略図である。
【図３】先行技術のさらに改善された分路電圧調整器の概略図である。
【図４】先行技術のさらに改善された分路電圧調整器の概略図である。
【図５】本発明の分路電圧調整器の概略図である。
【図６】本発明の分路電圧調整器の好ましい実施例の概略図である。
【図７】図６の分路電圧調整器で用いられる本発明に従った非線形プロセッサの概略図である。
【図１】
2005532774.tif 000003
【図２】
2005532774.tif 000004
【図３】
2005532774.tif 000005
【図４】
2005532774.tif 000006
【図５】
2005532774.tif 000007
【図６】
2005532774.tif 000008
【図７】
2005532774.tif 000009
【手続補正書】
【提出日】平成16年4月20日(2004.4.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
誘導結合されかつ変調された入力信号を調整する、非接触スマートカードのための電圧調整器回路であって、
電磁界を電流に変換するためのインダクタコイルと、
前記電流を、復調データ信号を運ぶ整流出力電圧に変換するための、前記インダクタコイルに接続された整流手段と、
前記整流手段の出力を接地に接続するための、少なくとも１つの制御可能な導電経路を有する分路素子とを含み、前記分路素子は、電流を、制御入力で受信する制御信号に従って前記出力から逸らし、前記制御入力は、以下の構成要素を含む帰還経路に接続され、前記以下の構成要素は、
前記整流手段からの前記出力電圧を入力として受け、かつ比例して下げられた電圧を出力するための分圧手段と、
前記分圧手段の出力と前記分路素子手段の前記制御入力との間で接続され、高い周波数の変調要素を、前記制御入力に送信された信号から除去するための低減フィルタ手段と、
前記整流手段の出力でのデータ信号の変調を、前記分路素子の制御入力に送信するための手段とを含み、これによって変調を前記整流手段の出力電圧の変調に比例した分路電流にかけることにより、電圧変化の比例関係を変調によってもたらされた整流器の出力に維持し、前記構成要素はさらに、
前記分圧手段、参照電圧手段および前記分路素子の制御電極にそれぞれ接続された第１の、第２のおよび第３の入力を有する非線形処理手段を含み、前記非線形処理手段は、前記分圧手段の出力および前記参照電圧の間の電圧差に比例した電圧を生じ、前記比例関係は、回路のバイアス条件を変更することによって、分路素子の相互コンダクタンスの非線形性質を補償するように変更され、
前記出力電圧は、分路素子の相互コンダクタンスの非線形性質を補償する抵抗手段によってさらに変更される、電圧調整器回路。
【請求項２】
前記復調データ信号を送信するための手段は容量性手段である、請求項１に記載の電圧調整器回路。
【請求項３】
非線形プロセッサは、前記分路素子に比例した電流でバイアスをかけられたバランス増幅器を含み、前記非線形プロセッサは、電圧調整器の出力からの第１の入力、および参照電圧からの第２の入力を受け、前記電圧における差およびバイアス電流の平方根に比例する電流を出力する、請求項１に記載の電圧調整器。
【請求項４】
前記バランス増幅器は抵抗素子に接続されることにより、出力電圧が分路素子の相互コンダクタンスを追跡する、請求項３に記載の電圧調整器。
【請求項５】
分路素子は、ドレインが電圧調整器の出力に接続された第１の対をなすＭＯＳトランジスタを含み、そのゲートは低減フィルタ手段の出力および非線形処理手段の出力に接続され、そのソースは第２の対をなすＭＯＳトランジスタを通してインダクタコイルに接続される、請求項１に記載の電圧調整器。
【請求項６】
低減フィルタ手段は、第１のおよび第２の入力および１つの出力を有するトランスコンダクタを含み、前記第１の入力は調整器の出力に接続され、一方で前記第２の入力は参照電圧源に接続され、出力は分路素子の制御装置の入力に接続される、請求項１に記載の電圧調整器。
【国際調査報告】
2005532774.tif 000010