(57)【要約】【課題】  半導体ウェハのダイシング後にセンサ素子が接続される入出力端子をもつＩＣチップにおいて、センサ素子を模擬したダミー回路をウェハ外部に必要としない半導体ウェハでのバーンイン方法を提供する。【解決手段】  半導体ウェハ上に形成されたＩＣチップにおいて、センサ素子が接続される入出力端子の内部にスイッチング素子を介してダミー回路を形成する。スイッチング素子はモード端子の入力電圧レベルによってバーンイン時のみＯＮするように制御されることにより、その入出力端子へのプロービングをせずにバーンインが可能となる。又、通常動作時にはモード端子の入力電圧レベルによってスイッチング素子がＯＦＦとなり外部センサ回路接続時には影響がない。【選択図】図３
2018136197.tif 000002
【特許請求の範囲】
【請求項１】
流体の物理量を検出する物理量検出素子と、
前記物理量検出素子とワイヤボンディングにより接続される制御用半導体素子と、を備える物理量検出装置において、
前記制御用半導体素子は、前記物理量検出素子を制御する制御回路と、バーンイン時に前記制御回路に接続されるダミー回路と、を備える物理量検出装置。
【請求項２】
前記制御回路と、前記ダミー回路とは、スイッチ素子を介して接続されており、
前記スイッチ素子は、バーンイン時にはＯＮとなり、通常時はＯＦＦとなる請求項１に記載の物理量検出装置。
【請求項３】
前記ダミー回路は、ガードリング内に形成されており、前記スイッチ回路を介して、前記制御回路と接続可能となっている請求項２に記載の物理量検出装置。
【請求項４】
前記物理量検出素子は、流量検出部、圧力検出部、湿度検出部のうち、少なくとも１つを有している請求項１乃至３の何れかに記載の物理量検出装置。
【請求項５】
半導体ウェハに、複数の制御素子のパターンを形成する成膜工程と、
前記成膜工程では、モード端子と、電源端子と、グランド端子と、制御回路と、ダミー回路と、制御回路とダミー回路との間に形成されるスイッチング素子と、が形成され、
前記半導体ウェハの前記モード端子、前記電源端子、前記グランド端子にプローブを押し当てて、バーンインを行うバーンイン工程と、
前記バーンイン工程では、前記モード端子にスイッチＯＮ信号を送ることで、前記スイッチング素子をＯＮして、前記制御回路と前記ダミー回路を接続し、
前記複数の制御素子をそれぞれ個片にするダイシング工程と、
を備える流体の物理量検出装置の製造方法。
【請求項６】
ダイシング後にセンサ回路が接続される入出力端子を有するＩＣチップを複数形成される半導体ウェハであって、
電源、グランド、モード端子および前記入出力端子が前記ＩＣチップのガードリング内に形成され、
前記モード端子の入力電圧レベルによって制御可能なスイッチング素子と、
前記センサ回路に相当するダミー回路と、が前記ガードリング内に形成されることを特徴とする半導体ウェハ
【請求項７】
請求項５に記載の半導体ウェハ内の1つまたは複数のＩＣチップに対して、前記電源、前記グランド、前記モード端子に同時にプロービングしてバーンイン試験を行うことを特徴とする半導体ウェハのバーンイン方法
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、流体の物理量を検出するセンサ素子とそのセンサ素子を駆動するための制御素子を有する物理量検出装置、及び、その制御素子に対するバーンイン方法に関する。
【背景技術】
【０００２】
自動車の燃費向上のために、内燃機関の吸気管を流れる流体の物理量（流量、湿度、圧力等）を検出する物理量検出装置が、吸気管に取り付けられる。ここで、物理量検出装置は、物理量を測定するためのセンサ素子と、このセンサ素子を駆動するための制御素子とが別の半導体素子で形成される場合が多い。ここで、制御素子（センサ用ＩＣ）に初期不良がないかを判断するために、半導体ウェハの段階でバーンイン試験を実施する。半導体ウェハのバーンインとはＩＣを高温、高電圧条件下で動作させることにより初期不良品になり得るＩＣをウェハ状態でリジェクトするスクリーニング手法である。ウェハ状態で動作させるため、電源、グランド、入出力端子などに対してプロービング(プローブと呼ぶ針を立てて端子パッドと装置を接続する)する必要がある。
【０００３】
ウェハ状態でバーンインする技術として、例えば、特許文献１に記載の技術がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開2007-287770号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
センサ用ＩＣなどの外部入出力回路が未接続状態のＩＣにおいては、断線診断による機能停止を回避するため、又は駆動回路不足を補うために本来接続されるべきセンサ素子のダミー回路を治具上に搭載する、又はバーンイン装置の入出力回路を接続するなどして動作を実現している。バーンイン時にはストレス印加を目的として長時間プロービングするため、ウェハ上のより多くのＩＣチップに同時にプロービングして効率化する事が望ましい。ダミー回路などは、回路搭載エリアの面積やバーンイン装置のリソース数などの制約により接続できる回路数に上限があり、同時測定数向上の妨げになっている。
【０００６】
本発明の目的は、バーンイン時のプローブ数を削減可能なＩＣチップ構成を提供し、同時測定数を向上することである。
【課題を解決するための手段】
【０００７】
センサ素子と電気的に等価となるダミー回路をＩＣチップ内部に形成し、バーンイン時のみに接続されるようスイッチング素子で制御する。
【発明の効果】
【０００８】
ＩＣチップ内にダミーの回路を形成することにより、センサ入出力端子へのプロービングが不要となり、外部リソース数の影響を排除することができ、同時測定数の向上が得られる。
【図面の簡単な説明】
【０００９】
【図１】半導体ウェハとＩＣチップの平面図
【図２】センサ素子と接続された状態のＩＣチップの回路図
【図３】バーンイン状態のＩＣチップの回路図
【図４ａ】従来のバーンイン時のプロービング状態の斜視図
【図４ｂ】本発明のバーンイン時のプロービング状態の斜視図
【図５】半導体ウェハの検査工程フロー
【発明を実施するための形態】
【００１０】
バーンインは、半導体ウェハ２０に形成されたＩＣチップ６に規定のバーンイン温度、電圧が印加された動作状態で実施される。
【００１１】
図１は本発明の第１実施形態の半導体ウェハ２０の平面図である。電源パッド１、グランドパッド２、モードパッド３、モニタパッド４、入出力パッド５がガードリング７の内周に形成されたＩＣチップ６が複数形成される。
【００１２】
図２はＩＣチップ６がセンサ素子８ａと接続され動作している回路状態の図である。入出力パッド５からセンサ素子８ａに電流１０が印加され、センサ素子８ａから電圧１１がＩＣチップ６に入力される。スイッチング素子９はモードパッド３がフローティングの状態ではＯＦＦされていて、入出力パッド５とは電気的に絶縁状態にある。
【００１３】
図３はバーンイン時のＩＣチップ６の回路状態の図である。モードパッド３はプロービングされ、バーンイン装置よりバーンイン状態に設定される電圧が印加されると、ダミー回路８ｂに接続されたスイッチング素子９がＯＮされる。そして、入出力パッド５にはダミー回路８ｂが接続される。又、電源パッド１、グランドパッド２もプロービングされ規定のバーンイン装置よりストレス電圧が印加された動作状態となり、バーンインによるストレス印加が実現される。
【００１４】
図４ａ、図４ｂはバーンイン時に半導体ウェハ２０に対してプローブ１２がプロービングされた斜視図である。従来の外部回路を使用していた図４ａでは、入出力パッド５へのプロービングが必要であるため、ウェハ２０内の全ＩＣチップ６にプロービングができないが、本発明を実施した図４ｂでは入出力パッド５へのプロービングが不要となり、ウェハ２０内の全ＩＣチップ６にプロービングが可能となる。そのため、同時プローブが可能となり、量産効率が向上する。
【００１５】
図５は半導体ウェハ２０に実施されるテストフローである。ウェハ製造１０１が完了した半導体ウェハ２０に対して外観検査１０２で外観上の欠陥を検査し、ＰＴ１ １０３で半導体ウェハ２０の温度を２５±２℃とし半導体テスタにて電気的に機能、特性を検査し、リテンションベーク１０４で内蔵メモリのリテンション特性検査のために半導体ウェハ２０の温度を２５０±５℃として２４時間放置し、ＰＴ２ １０５で半導体ウェハ２０の温度を１２５±２℃とし半導体テスタにて電気的に機能、特性を検査し、バーンイン１０６で半導体ウェハ２０の温度を１５０±５℃として半導体テスタにてバーンインのためのストレス印加とＩＣチップ６の出力信号をモニタし、ＰＴ３ １０７で半導体ウェハ２０の温度を−４０±２℃とし半導体テスタにて電気的に機能、特性を検査し、インクマーク１０８で各テストで不良品と判定された半導体ウェハ２０上の個々のＩＣチップ６の表面にインクを塗布し、外観検査１０９で各テストでのプロービング跡の欠陥や半導体ウェハ２０のテスト工程で発生した外観上の欠陥を検査し、ダイシングおよび組立１１０で、全テストで良品と判定されたＩＣチップ６が個片化され、製品形体で実装される。
【００１６】
本実施例によれば、半導体チップ６はダミー回路８と、ダミー回路８と入出力パッド５の間にスイッチング素子９を有していて、バーンイン時にスイッチング素子９がＯＮすることで、ダミー回路８と入出力パッド５が電気的に導通するような構成としている。そのため、半導体チップ６外のダミーパターンとプローブしなくともバーンイン試験を実施可能とし、プローブ数を低減可能となる。
【符号の説明】
【００１７】
１…電源パッド
２…グランドパッド
３…モードパッド
４…モニタパッド
５…入出力パッド
６…ＩＣチップ
７…ガードリング
８ａ…センサ素子
８ｂ…ダミー回路
９…スイッチング素子
１０…ＩＣチップからの入力電流
１１…センサ素子の出力電圧
１２…プローブ
２０…半導体ウェハ
１０１…半導体ウェハの製造工程
１０２…半導体ウェハ製造後の外観検査工程
１０３…プローブテスト１工程
１０４…内蔵メモリのリテンション工程
１０５…プローブテスト２工程
１０６…バーンイン工程
１０７…プローブテスト３工程
１０８…不良品ＩＣチップ表面にインクマークを塗布する工程
１０９…テスト済み半導体ウェハの外観検査工程
１１０…良品ＩＣチップの個片化、実装工程
【図１】
2018136197.tif 000003
【図２】
2018136197.tif 000004
【図３】
2018136197.tif 000005
【図４ａ】
2018136197.tif 000006
【図４ｂ】
2018136197.tif 000007
【図５】
2018136197.tif 000008