(57)【要約】本発明は、関連のキャパシタンスを有する発光装置用のドライバ（１０′）に関するものであり、このドライバ（１０′）は、発光装置の二次元アレイ中に含まれる発光装置（１１′）の第１端子（１１ａ′）に結合された第１スイッチ（Ｓ2 ′）であって、この第１スイッチ（Ｓ2 ′）が閉成した際にこの発光装置（１１′）の関連のキャパシタンス（１２′）を放電させるように結合された当該第１スイッチ（Ｓ2 ′）と、この第１スイッチ（Ｓ2 ′）及び基準電圧点に結合され、前記関連のキャパシタンス（１２′）を制限された電流で放電させる電流制限回路（３１）とを具える。更に、電流制限回路（３１）は第１放電回路（５０）及び第２放電回路（５１）を有する。その結果、前記関連のキャパシタンス（１２′）の放電中、放電電流が有効に制御される。
2005526291.tif 000002
【特許請求の範囲】
【請求項１】
関連のキャパシタンスを有する発光装置用のドライバであって、このドライバが、
発光装置の二次元アレイ中に含まれる発光装置の第１端子に接続された第１スイッチであって、この第１スイッチが閉成した際にこの発光装置の関連のキャパシタンスを放電させるように接続された当該第１スイッチと、
この第１スイッチ及び基準電圧点に結合され、前記関連のキャパシタンスを制限された電流で放電させる電流制限回路と
を具えるドライバ。
【請求項２】
請求項１に記載のドライバにおいて、前記電流制限回路が第１電流路を有し、この第１電流路は、正の抵抗値を有するとともに前記第１スイッチに結合されている第１放電回路を具えており、この正の抵抗値は、前記関連のキャパシタンスの放電中電流を制限するように選択されているドライバ。
【請求項３】
請求項２に記載のドライバにおいて、前記第１放電回路が第１抵抗を有しているドライバ。
【請求項４】
請求項２に記載のドライバにおいて、前記第１放電回路が、内部抵抗を有する第１放電スイッチを具えているドライバ。
【請求項５】
請求項４に記載のドライバにおいて、前記第１放電回路の前記第１放電スイッチが電界効果トランジスタであるドライバ。
【請求項６】
請求項２に記載のドライバにおいて、前記電流制限回路が、第２放電回路を有する第２電流路を具えており、この第２放電回路は前記第１スイッチ及び前記発光装置に結合されており、この第２放電回路は、
第２抵抗と、
この第２抵抗と直列に結合された他の放電スイッチと
を具え、
この第２抵抗とこの他の放電スイッチとの直列接続回路が発光装置と基準電圧点との間に結合されているドライバ。
【請求項７】
請求項６に記載のドライバにおいて、前記他の放電スイッチは、前記第１スイッチの閉成後に作動するように配置されているドライバ。
【請求項８】
請求項７に記載のドライバにおいて、前記他の放電スイッチは、放電電流が、初期放電電流の値よりも低い予め決定した値に到達した際に作動するように配置されているドライバ。
【請求項９】
請求項１に記載のドライバにおいて、発光装置の前記二次元アレイは、小分子有機発光装置の二次元アレイであるドライバ。
【請求項１０】
請求項１に記載のドライバにおいて、発光装置の前記二次元アレイは、高分子発光装置の二次元アレイであるドライバ。
【請求項１１】
請求項１に記載のドライバと、発光装置の二次元アレイとを有する表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光装置用のドライバ、特に電流駆動式発光装置の電流駆動に関するものである。本発明は更に、ドライバを有する表示装置にも関するものである。
【０００２】
今日、発光装置（ＬＥＤ）を画像表示装置における画像源として用いることが、特にセルラー、すなわち携帯電話や、ページャー等のような、大きさが重要な要素である分野において浮上している。有機ＬＥＤは軽量で、薄肉であり、しかもこのような分野に良好に適した多数の固有の特性を有している。すなわち、これらの有機ＬＥＤは低駆動電圧での高い輝度と長い動作寿命とを有している。更に、高分子（ポリマー）ＬＥＤは処理するのが容易である。又、小分子有機ＬＥＤアレイはこのような分野に用いるのに理想的に適しているものである。これらのＬＥＤアレイは、種々の周囲光状態の下で表示装置に用いるのに充分な光を発生しうる。更に、有機ＬＥＤは種々の寸法で製造しうる。有機ＬＥＤを用いる場合の他の利点は、これらの発光動作により得られる観察角が極めて広くなるということである。
【０００３】
ＬＥＤ、特に有機及び高分子ＬＥＤに対する主たる問題は、ＬＥＤ材料と導体との重複層により生ぜしめられる内部キャパシタンスと、アレイ中の行及び列導体により生ぜしめられるキャパシタンスとを含む関連のキャパシタンスにある。有機及び高分子ＬＥＤは電流駆動装置であるという事実、すなわち、これらＬＥＤはこれらを流れる電流により光を放出するという事実がこの問題の一因となるものである。しかし、ＬＣＤのような電圧駆動装置もこの問題を受ける。
【０００４】
有機又は高分子ＬＥＤのライン時間、すなわち発光時間が過ぎると、ＬＥＤの動作電圧は接地レベル又は何らかの他の基準レベルに切り換わる。従って、関連のキャパシタンスは急速に放電し、このキャパシタンスが大きな放電ピーク電流を生じる。その結果の電圧リプルがドライバの回路内部のノードに不所望な信号スパイクを生ぜしめる。その結果、ドライバの電子回路中に、制御不可能な基板電流が生じる。表示装置内の容量性結合により、ドライバに残存するいかなる電圧リプルも、依然としてオン状態にあるすなわち依然として光を放出している画素（ＬＥＤ）に伝達される。これにより光出力を不所望に変調させる。
【０００５】
従って、小分子有機及び高分子ＬＥＤアレイと関連する問題を回避しうるようにした、これらＬＥＤアレイ用の改善したドライバを得るのが望ましい。
【０００６】
本発明の目的は、上述した問題を回避するとともに、小分子有機及び高分子ＬＥＤアレイに用いうるドライバを提供することにある。本発明は特許請求の範囲の独立項に規定してある。従属項は有利な実施態様を規定するものである。
【０００７】
本発明の第１の観点によれば、関連のキャパシタンスを有する発光装置用のドライバであって、このドライバが、
発光装置の二次元アレイ中に含まれる発光装置の第１端子に接続された第１スイッチであって、この第１スイッチが閉成した際にこの発光装置の関連のキャパシタンスを放電させるように接続された当該第１スイッチと、
この第１スイッチ及び基準電圧点に結合され、前記関連のキャパシタンスを制限された電流で放電させる電流制限回路と
を具えるドライバを提供する。
【０００８】
本発明の第２の観点によれば、ドライバと、発光装置の二次元アレイとを有する表示装置を提供する。この表示装置はディスプレイモジュールとすることができる。この表示装置は、ディスプレイモジュールをハウジング内に装着した表示装置とすることもできる。
【０００９】
本発明による解決策によれば、現在用いられている技術よりも優れた幾つかの利点が得られる。例えば、制限した放電電流をもって発光装置を放電させることにより、ドライバの回路の内部ノード上の不所望な信号スパイクが回避される。これにより、ドライバの電子回路中に生じる制御不可能な基板電流が回避される。更に、発光装置の光出力の不所望な変調がなくなる。このことは、ドライバ上の電圧リプルが、制限された電流を用いたこの放電により回避されるという事実によるものである。
【００１０】
本発明によれば、電流制限回路が第１電流路を有する。この第１電流路は、正の抵抗値を有するとともに第１スイッチに接続された第１放電回路を具えており、この正の抵抗値は、関連のキャパシタンスの放電中に電流を制限するように選択する。この場合、ＲＣ時間は長くなる。このＲＣ時間は放電時間、換言すれば、放電が開始されてから、発光装置の列電圧が、接地レベルとしうる基準レベルに達するまでに経過する時間である。正の抵抗値を変えることにより、放電電流のレベル及びＲＣ時間を変更することができる。
【００１１】
本発明の好適例では、第１放電回路が、内部抵抗を有する第１放電スイッチを具えるようにする。この場合、この第１放電スイッチ自体の直列抵抗、すなわち内部抵抗をＬＥＤの素子に適合させて放電回路の必要動作を得るようにすることができる。例えば、放電時間を有効に制御しうる。
【００１２】
第１放電回路の前記第１放電スイッチは電界効果トランジスタとするのが好ましい。
或いはまた、第１放電回路が抵抗を有するようにする。
【００１３】
本発明の好適例によれば、電流制限回路が、第２放電回路を有する第２電流路を具えるようにする。この第２放電回路は第１スイッチと発光装置とに接続されており、この第２放電回路は、これら第１スイッチ及び発光装置に接続された第２抵抗と、この第２抵抗及び基準電圧点に接続された第２放電スイッチとを有するようにする。
【００１４】
第２放電スイッチは、第１スイッチの閉成後に駆動（閉成）されるように配置するのが有利である。この第２放電スイッチは、関連のキャパシタンスの放電が開始された後に駆動される。
【００１５】
第２放電スイッチは、放電電流がその初期の放電電流の値よりも低い予め決定した値に到達した際に駆動されるように配置するのが好ましい。
【００１６】
換言すれば、予め決定した値は初期の放電電流、すなわちピーク電流よりもかなり低くする。この時点で、発光装置のアノード電圧が著しく減少し、従って、いかなる不所望な信号スパイク又は制御不可能な基板電流を生ぜしめることなしに、現在のアノード電圧を接地レベルまで急速に減少させることができる。更に、発光装置の関連のキャパシタンスの全放電時間を減少させることができる。
【００１７】
発光装置の二次元アレイは、小分子有機発光装置の二次元アレイ又は高分子発光装置の二次元アレイとするのが好ましい。或いはまた、二次元アレイを、多重セグメントディスプレイに必要とするいかなる形状にもすることができる。
【００１８】
本発明の上述した及びその他の観点は、以下の実施例に関する詳細な説明から明らかとなるであろう。しかし、本発明はこれらの実施例に限定されるものではない。
ドライバ１０と、関連のキャパシタンスを有する発光装置（ＬＥＤ）１１との線図を図１に示し、関連のキャパシタンスを有する発光装置（ＬＥＤ）が急速に放電された際に生じる問題を説明する。ＬＥＤ１１は関連のキャパシタンス１２を有し、このキャパシタンスには内部キャパシタンス以外に、ＬＥＤ１１及びドライバ１０等の間の電気接続体におけるいかなるキャパシタンスをも含まれる。本例では、ＬＥＤ１１は導電体間に挟まれた材料の重複層による内部キャパシタンスを有する有機発光装置である。更に、ＬＥＤ１１は、二次元の画素アレイにおける画素であり、列導体及び行導体がいくらかのキャパシタンスを発光装置に付加する。画素は規則的な繰り返し形状か、又はアイコンに必要とする形状のような、多重セグメントディスプレイに必要とするいかなる形状にもすることができる。
【００１９】
ドライバ１０はＬＥＤ１１に接続されており、このＬＥＤは単一の発光ダイオードとして示してあるが、冗長又はカラーのために単一画素内に追加のＬＥＤを導入することができる。本例では、ドライバ１０は二次元の画素アレイに対する列ドライバであり、二次元の画素アレイにおける各列又は列の各群が互いに同様なドライバを有する。ドライバ１０は第１スイッチＳ2 と第２スイッチＳ1 とを有する。第２スイッチＳ1 は電源１３（これは電圧源か、電流源か、抵抗のような電流制限装置とする）とＬＥＤ１１のアノード端子１１ａとの間に接続され、第１スイッチＳ2 は接地点ＧＮＤ（又は基準電圧点）とアノード端子１１ａとの間に接続されている。これらスイッチＳ1 及びＳ2 の各々は、ＬＥＤ１１を含む列がアドレスされている際に入力端子１４から列論理又はアドレス信号を受けるように接続された制御端子を有する。或いはまた、これらスイッチは異なる論理又は異なる信号（図示せず）により制御しうる。従って、第１スイッチＳ2 及び第２スイッチＳ1 の双方をスイッチングサイクルの一部の時間に亘ってターンオフさせることができる。この時間中キャパシタンス１２はＬＥＤを介して放電される。この放電により追加の光を発生し、これにより効率を改善する。行ドライバ１６はＬＥＤ１１に接続されており、この行ドライバには、通常互いに逆相で動作する第３スイッチ（図示せず）及び第４スイッチ（図示せず）が含まれている。二次元の画素アレイにおける各行又は行の各群は互いに同様なドライバを有する。更に、第３及び第４スイッチの各々は、入力端子（図示せず）から行論理又はアドレス信号を受けるように接続された制御端子を有する。
【００２０】
スイッチＳ1 及びＳ2 は、通常のように構成しうる。例えば、これらスイッチの各々は、単一のＮ又はＰチャネル型トランジスタをもって構成するか、Ｎ及びＰチャネル型トランジスタの組合せをもって構成することができる。このような素子及びその設計は当業者にとって既知である為、その更なる説明は省略する。
【００２１】
動作に当たっては、ＬＥＤ１１による光の発生中、ＬＥＤ１１のアノード端子１１ａにおける電圧はＶcolumnであり、このＬＥＤ１１に電流Ｉcolumnが流れる。これらの電圧及び電流は、一般に、図２に波形２２及び２０により示す通りである。ＬＥＤ１１の光放出期間の終了時には、すなわち、列論理信号（一般に、正の方形波）の終了時には、第２スイッチＳ1 がターンオフ、すなわち、開放し、第１スイッチＳ2 がターンオン、すなわち、閉成し、これによりＬＥＤ１１が接地点又は基準電圧点に接続される。高アノード電圧、すなわち、Ｖcolumnが時間Ｔ1 で接地電圧に切り換わると、関連のキャパシタンスが第１スイッチＳ2 を経て急速に放電する。しかし、これと同じ列に含まれる他の全ての（選択されていない）画素が放電される。その結果、一般に図２に波形２０により示すような大きなピーク電流Ｉpeakが回路を流れ、一般に図２に波形２２により示すようなアノード電圧Ｖcolumnが接地レベル又は基準レベルに急速に減少する。前述したように、このピーク電流は、例えば、ドライバ電子回路中に基板電流を生ぜしめる。
【００２２】
本発明の幾つかの原理を説明するためのブロック線図を図３に示す。本例及びここに開示する他の例では、図１で用いた素子に類似する素子を図１と同じ符号にダッシュ符号を付して示してある。更に、図１の回路動作とは異なる回路動作のみを詳細に説明する。
【００２３】
本例では、電流制限回路３１を有するドライバ１０′が設けられている。このドライバ１０′は電源１３′に接続されている。電流制限回路３１は第２スイッチＳ1 ′と、第１スイッチＳ2 ′と、発光装置１１′と、接地点ＧＮＤともしうる基準電圧点とに接続されている。従って、関連のキャパシタンス１２′の放電を、電流を制限させて行うことができる。第２スイッチＳ1 ′及び第１スイッチＳ2 ′の設計、すなわち、構成は、スイッチＳ1 及びＳ2 の設計に類似している。前述したように、スイッチＳ1 ′及びＳ2 ′の各々は、ＬＥＤ１１′を含む列がアドレスされている際に入力端子１４′から列論理又はアドレス信号を受けるように接続された制御端子を有する。更に、ＬＥＤ１１′は行ドライバ１６′に接続されている。
【００２４】
動作に当たっては、図４に時間Ｔ1 で示すＬＥＤ１１′の光放出期間の終了時に、第２スイッチＳ1 ′がターンオフ、すなわち、開放し、第１スイッチＳ2 ′ターンオン、すなわち、閉成し、従って、ＬＥＤ１１′が接地点ＧＮＤに接続される。高アノード電圧、すなわち、Ｖcolumnが、一般に図４に波形４２で示すように接地点ＧＮＤの電圧に切り換わり、関連のキャパシタンスが第１スイッチＳ2 ′及び電流制限回路３１を経てゆっくり放電する。これにより、関連のキャパシタンスが、値Ｉ1 に制限される電流Ｉcolumnをもって放電され、時間Ｔ2 −Ｔ1 により表わされる放電時間が、一般に図４に波形４０で示すように延長される。Ｔ2 は関連のキャパシタンスが放電される時点、又は列電圧Ｖcolumnが接地レベルに到達する時点を表わす。
【００２５】
図５を参照するに、この図５には本発明によるドライバの実施例を示す。電流制限回路３１は、第１放電回路５０と、この第１放電回路５０に対し並列に接続された第２放電回路５１とを有する。第１放電回路５０は第１電流路を有し、第２放電回路５１は第２電流路を有する。第１放電回路５０は、第１スイッチＳ2 ′及び接地点ＧＮＤに接続された抵抗Ｒ2 を有するのが好ましい。従って、この場合、第１電流路は抵抗Ｒ2 によって規定される。第２放電路５１は抵抗Ｒ3 と他の放電スイッチＳ3 とを有するのが好ましい。抵抗Ｒ3 の一端は第２スイッチＳ1 ′と、第１スイッチＳ2 ′と、アノード端子１１ａ′とに接続され、この抵抗Ｒ3 の他端は前記他の放電スイッチＳ3 に接続されている。更に、この他の放電スイッチＳ3 は接地点ＧＮＤに結合されている。従って、この場合、第２電流路は抵抗Ｒ3 と他の放電スイッチＳ3 とにより規定される。この他の放電スイッチＳ3 は第１スイッチＳ2 ′及び第２スイッチＳ1 ′と同様にして構成することができる。更に、ＬＥＤ１１′が行ドライバ１６′に接続されている。
【００２６】
動作に当たっては、図６に時間Ｔ1 で示すＬＥＤ１１′の発光期間の終了時に、第２スイッチＳ1 ′がターンオフ、すなわち、開放し、第１スイッチＳ2 ′がターンオン、すなわち、閉成し、従って、ＬＥＤ１１′は第１電流路を経て接地点ＧＮＤに接続される。これにより、高アノード電圧、すなわち、Ｖcolumnが抵抗Ｒ2 を経て接地点ＧＮＤの電圧に切り換わり、関連のキャパシタンス１２′が第１スイッチＳ2 ′及び抵抗Ｒ2 を経て、一般に図６に波形６２により示すようにゆっくり放電する。従って、関連のキャパシタンス１２′は、一般に図６に波形６０で示すように値Ｉ2 に制限される電流Ｉcolumnをもって放電される。放電電流が図６にＩ3 で示す低い値に減少されると、他の放電スイッチＳ3 が駆動される。この駆動瞬時を時間Ｔ4 で示す。この時点で、アノード端子１１ａ′が第２電流路を経て、すなわち、抵抗Ｒ3 及び他の放電スイッチＳ3 を経て接地点ＧＮＤにも接続される。換言すれば、時点Ｔ4 で、２つの並列電流路によりアノード端子１１ａ′を接地点ＧＮＤに接続し、その結果残りのアノード電圧が接地レベルまで急速に減少する。従って、一般に図６に波形６０及び６２により示すように、合計のＲＣ時間が減少する。又、このように他の放電スイッチＳ3 が駆動されることにより、図６に示すように、時間Ｔ4 に第２のピーク電流が生じる。しかし、他の放電スイッチＳ3 が駆動される時点では、アノード電圧が初期電圧に比べて著しく減少している為、その結果のピーク電流、すなわち、第２のピーク電流は低くなり、従って、不所望な信号スパイク又は制御不可能な基板電流は生じない。時間Ｔ5 において、最終的に、アノード電圧が接地レベルまで減少し、従って、関連のキャパシタンス１２′が放電される。
【００２７】
第２スイッチＳ1 ′と第１スイッチＳ2 ′とに供給される論理方形波を他の放電スイッチＳ3 の制御端子（図示せず）が遅延回路を介して受けるようにこの制御端子を接続することにより、この他の放電スイッチＳ3 の駆動を行うことができる。或いはまた、ＬＥＤ１１′のアノード電圧を検出して、予め決定したアノード電圧が検出された際に駆動信号を他の放電スイッチＳ3 の制御端子に供給してこの他の放電スイッチＳ3 を駆動するようにするための電圧検出回路（図示せず）をＬＥＤ１１′に接続することができる。或いはまた、ＬＥＤ１１′の放電電流を検出して、予め決定した放電電流が検出された際に駆動信号を他の放電スイッチＳ3 の制御端子に供給してこの他の放電スイッチＳ3 を駆動するようにするための電流検出回路（図示せず）をＬＥＤ１１′に接続することができる。
【００２８】
更に、選択したライン時間の終了時に、すなわち、第１スイッチＳ2 ′がターンオンするのと同時に全ての画素をスイッチオフさせる時に他の放電スイッチＳ3 を駆動して放電時間を一層早めることができる。この場合、急速放電により生じる不所望な影響によっては、アレイに含まれる他の画素の光出力を不所望に変調させるような光放出に対するいかなる害も生ぜしめない。
【００２９】
第１放電回路５０、すなわち、抵抗Ｒ2 の抵抗値が固定である結果、放電電流は実際の列電圧Ｖcolumnに依存するようになる。これを回避するために、第１放電回路５０における抵抗Ｒ2 の代わりに、内部抵抗を有するスイッチ、例えば、ＦＥＴを用いることができる。
【００３０】
上述した実施例では、画素ダイオード、すなわち、ＬＥＤ１１′のアノード側を列ドライバに接続し、そのカソード側を行ドライバに接続してある。しかし、これらの接続を交換することができ、このことは上述した実施例の記載に基づいて当業者が容易に実施しうることである。
【００３１】
要するに、関連のキャパシタンスを有する発光装置用のドライバは、発光装置の二次元アレイ中に含まれる発光装置の第１端子に接続された第１スイッチであって、この第１スイッチが閉成した際にこの発光装置の関連のキャパシタンスを放電させるように接続された当該第１スイッチと、この第１スイッチ及び接地点に接続され、前記関連のキャパシタンスを制限された電流で放電させる電流制限回路とを具える。更に、電流制限回路は第１放電回路及び第２放電回路を有する。その結果、前記関連のキャパシタンスの放電中、放電電流が有効に制御される。
【００３２】
本発明は上述した実施例に限定されるものではなく、当業者は特許請求の範囲の記載から逸脱することなく種々の変形が可能であることに注意すべきである。本発明は、幾つかの個別の素子を有するハードウエア及び適切にプログラミングされたコンピュータにより実施することができる。複数の手段を列挙している請求項においては、これら手段の幾つかを１つの同一のハードウエア装置で構成することができる。幾つかの手段を互いに異なる従属項に記載しているという単なる事実によっては、これらの手段の組合せを有利に用いることができないということを表わすものではない。
【図面の簡単な説明】
【００３３】
【図１】ドライバ及び発光装置を示す線図的回路図である。
【図２】図１の回路における電流及び電圧波形を示す線図である。
【図３】本発明を具体化するドライバの基本形態を示す線図的回路図である。
【図４】図３の回路における電流及び電圧波形を示す線図である。
【図５】本発明によるドライバ及び発光装置の実施例を示す線図的回路図である。
【図６】図５の回路における電流及び電圧波形を示す線図である。
【図１】
2005526291.tif 000003
【図２】
2005526291.tif 000004
【図３】
2005526291.tif 000005
【図４】
2005526291.tif 000006
【図５】
2005526291.tif 000007
【図６】
2005526291.tif 000008
【国際調査報告】
2005526291.tif 000009
2005526291.tif 000010
2005526291.tif 000011