(57)【要約】ＧａＮからなる最初のエピタキシャル層（２）をサファイア基板（２）の上に成長させる。次に、エピタキシャル層（２）を反応性イオンエッチング（ＲＩＥ）チャンバ内でエッチングする。このエッチングが欠陥（３）に対して優先的に作用して、それらを拡大されたキャビティ（５）にする。キャビティ（５）は結晶格子に対して大き過ぎるので、通常の意味での欠陥として作用せず、更なるＧａＮエピタキシャル層がキャビティ内を充填する。従って、欠陥の伝播が回避される。
2005532692.tif 000002
【特許請求の範囲】
【請求項１】
エピタキシャル層を基板上に成長させる低欠陥半導体ウエハを製造する方法であって、
（ａ）前記基板上にエピタキシャル材料の層を成長させ、
（ｂ）前記層の欠陥を優先的にエッチングするように前記エピタキシャル層をエッチングし、かつ
（ｃ）エッチングした前記エピタキシャルウエハ上に次のエピタキシャル材料の層を成長させる過程からなることを特徴とする方法。
【請求項２】
前記過程（ｂ）が、ＲＩＥ、またはＩＣＰ（誘導結合プラズマエッチング）、または化学反応イオンビームエッチング、または他の適当なドライエッチング方法によるドライエッチングに前記表面を曝露することによって実行されることを特徴とする請求項１に記載の方法。
【請求項３】
前記過程（ｂ）が、王水、またはＫＯＨ／ＮａＯＨの混合物、または他の適当なウエットエッチング溶液に浸漬することによって実行されることを特徴とする請求項１に記載の方法。
【請求項４】
前記成長過程（ｃ）について追加の化合物を添加して表面平滑度を向上させることを特徴とする請求項１乃至３のいずれかに記載の方法。
【請求項５】
前記追加の化合物がＩｎ（Ｇａ）Ｎ、またはＡｌ（Ｇａ）Ｎ、またはマグネシウムドープド（Ａｌ）（Ｉｎ）（Ｇａ）Ｎであることを特徴とする請求項４に記載の方法。
【請求項６】
前記エピタキシャル材料がＧａＮであることを特徴とする請求項１乃至５のいずれかに記載の方法。
【請求項７】
前記基板がサファイア材料からなることを特徴とする請求項６に記載の方法。
【請求項８】
前記基板がＳｉ、ＳｉＣ、またはダイアモンド材料からなることを特徴とする請求項１乃至６のいずれかに記載の方法。
【請求項９】
前記エピタキシャル材料がＩｎＰであることを特徴とする請求項１乃至４のいずれかに記載の方法。
【請求項１０】
前記エピタキシャル材料がＧａＡｓであることを特徴とする請求項１乃至４のいずれかに記載の方法。
【請求項１１】
目標の欠陥密度を達成するまで前記過程（ｂ）及び（ｃ）を追加して１回またはそれ以上の回数繰り返す過程を更に有することを特徴とする請求項１乃至１０のいずれかに記載の方法。
【請求項１２】
前記エッチングが成長チャンバ内でその場で実行されることを特徴とする請求項１乃至１１のいずれかに記載の方法。
【請求項１３】
前記エッチングが真空下で実行されることを特徴とする請求項１乃至１２のいずれかに記載の方法。
【請求項１４】
請求項１乃至１３のいずれかに記載される方法により製造される半導体ウエハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、欠陥密度を減少させたエピタキシャル材料の製造に関する。
【背景技術】
【０００２】
エピタキシャルウエハ材料は、半導体デバイス製造における開始材料として広く使用されている。このようなウエハ材料における欠陥の存在は、得られるデバイスの性能に深刻な影響を与える虞がある。例えば、ＧａＮ及びその関連する化合物であるＩｎＧａＮ及びＡｌＧａＮは、短波長半導体レーザダイオードの製造に広く使用されている。このようなレーザダイオードの性能は、エピタキシャル層の中を縦方向に通るらせん（threading）転位の存在によってひどく劣化する。同様の欠陥は、他の材料系、例えばＧａＡｓをＳｉＧｅ／Ｓｉ上に成長させる場合に認められる。従って、エピタキシャルウエハ材料上の転位密度を少なくすることが好ましい。以下の記載において、ＧａＮは、その化合物（Ｉｎ）（Ａｌ）（Ｇａ）Ｎをもいうものであり、かつｐ型、ｎ型またはドープされていないものであっても良いことがことが理解される。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
欠陥密度を減少させるという問題を解決する従来の方法で本願発明者が知っているものは、米国特許出願ＵＳ２００２／００２２２９０号明細書に記載されているエピタキシャル成長（ＥＬＯＧ）である。この方法では、二酸化シリコンの細いストリップをＧａＮバッファ層の上にパターン形成する。次に、ＳｉＯ２のストリップが被覆されて平坦な表面が達成されるまで、ＧａＮ成長を再開する。前記ストリップの下側の欠陥が見えなくなり、かつ前記ストリップの上のエピタキシャル材料が、ストリップ間に成長するエピタキシャル材料よりも低い欠陥密度を有することは明らかである。ＳｉＯ２上の材料は高品質を有することが分かっているが、前記ストリップ間の材料は変わっておらず、従ってＥＬＯＧの工程を多数回行って、広い面積の高品質材料を作る必要があると思われる。良好なＥＬＯＧ成長における欠陥密度は、標準的なＧａＮ／サファイア成長における１０１０ｃｍ−２から１回のＥＬＯＧ過程で１０８ｃｍ−２まで、または多数回のＥＬＯＧ過程の後に５．１０５ｃｍ−２まで減少する。５．１０５ｃｍ−２の欠陥密度は、１４μｍ×１４μｍ平方面積当たりの欠陥数が１であることに対応している。従って、欠陥の無い面積のサイズは、デバイスの製造に利用可能である５０ｍｍ径のウエハ面積と比較して依然として小さい。
【０００４】
別の問題は、この方法が加工処理及び再成長において更に相当な努力を必要とし、最良の結果を得るために１００μｍを超えるエピタキシャル成長が要求されることである。
【０００５】
米国特許出願ＵＳ２００２／０００５５９３号明細書に記載されている第２の方法は、高温（１０００℃）で標準的なＧａＮエピタキシャル層を成長させ、次に低温（７００〜９００℃）でＧａＮの薄層を被着させ、次に高温（１０００℃）で成長を再開することである。この方法によって、欠陥が縦方向に伝播することが防止され、欠陥密度が＞１０１０ｃｍ−２から４．１０７ｃｍ−２まで減少すると主張している。この方法は、欠陥の除去が不十分であるという問題がある。
【０００６】
第３の方法は、液体ガリウムと非常に高圧（45,000バール）の窒素とからＧａＮ基板を直接製造することである（ポーランド国のＵｎｉｐｒｅｓｓによる）。この方法は、非常に高度に専門的で高価な設備を使用すること及び相当小さい（〜１ｃｍ２）のＧａＮ結晶が形成されるという問題がある。
【０００７】
そこで、本発明は、比較的一般的で高価でない設備及び材料を用いて、大きな面積のエピタキシャル材料を低欠陥密度で簡単かつ効果的に製造する方法及びシステムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明によれば、エピタキシャル層を基板上に成長させる低欠陥半導体ウエハを製造する方法であって、
（ａ）前記基板上にエピタキシャル材料の層を成長させ、
（ｂ）前記層の欠陥を優先的にエッチングするように前記エピタキシャル層をエッチングし、かつ
（ｃ）エッチングした前記エピタキシャルウエハ上に次のエピタキシャル材料の層を成長させる過程からなることを特徴とする方法が提供される。
【０００９】
ある実施例では、前記過程（ｂ）が、ＲＩＥ、またはＩＣＰ（誘導結合プラズマエッチング）、または化学反応イオンビームエッチング、または他の適当なドライエッチング方法によるドライエッチングに前記表面を曝露することによって実行される。
【００１０】
別の実施例では、前記過程（ｂ）が、王水、またはＫＯＨ／ＮａＯＨの混合物、または他の適当なウエットエッチング溶液に浸漬することによって実行される。
【００１１】
更に別の実施例では、前記成長過程（ｃ）について追加の化合物を添加して表面平滑度を向上させる。
【００１２】
ある実施例では、前記追加の化合物がＩｎ（Ｇａ）Ｎ、またはＡｌ（Ｇａ）Ｎ、またはマグネシウムドープド（Ａｌ）（Ｉｎ）（Ｇａ）Ｎである。
【００１３】
別の実施例では、前記エピタキシャル材料がＧａＮである。
【００１４】
更に別の実施例では、前記基板がサファイア材料から形成されている。
【００１５】
ある実施例では、前記基板がＳｉ、ＳｉＣ、またはダイアモンド材料で形成されている。
【００１６】
ある実施例では、前記エピタキシャル材料がＩｎＰである。
【００１７】
別の実施例では、前記エピタキシャル材料がＧａＡｓである。
【００１８】
更に別の実施例では、目標の欠陥密度を達成するまで前記過程（ｂ）及び（ｃ）を追加して１回またはそれ以上の回数繰り返す過程を更に有する。
【００１９】
ある実施例では、前記エッチングが成長チャンバ内でその場で実行される。
【００２０】
別の実施例では、前記エッチングが真空下で実行される。
【００２１】
本発明の別の側面によれば、上述した方法により製造される半導体ウエハが提供される。
【発明を実施するための最良の形態】
【００２２】
本発明は、添付図面を参照しつつ、その単なる実施例として以下に詳細に記載されるいくつかの実施態様からより明確に理解することができる。
【００２３】
図１（ａ）に関し、サファイア基板１は、デバイスクオリティのウエハ材料のエピタキシャル成長のための基板としての役目を持つ。図１（ｂ）に示すように、ＧａＮからなる初期エピタキシャル層２を基板１上に従来の方法で成長させる。しかしながら、エピタキシャル層２の中をねじれて通る多くの欠陥３が存在する。
【００２４】
図１（ｃ）に関し、エピタキシャル層２を成長チャンバ内でウエットまたはドライエッチングによりエッチングする。このエッチングはエピタキシャル層２に欠陥３に対して優先的に作用し、それらが拡大されたキャビティ５になるようにするが、それらは基板１まで延長していてもしていなくても良い。これらのキャビティは、図２に示すエッチング面の写真において黒い点として見える。キャビティ５は結晶格子に対して大きすぎるので、通常の意味での欠陥として作用しない。従って、ＧａＮからなる別の層を成長させると（図１（ｄ））、それが横方向成長を伴ってキャビティ５を充填し、エピタキシャル層２の上に均質な比較的欠陥の無いエピタキシャル成長１０を形成する。インジウムまたはマグネシウムをＧａＮに添加して平坦化を助けることができる。過程（ｃ）及び（ｄ）は、過程（ｃ）において欠陥の除去が不十分であった場合に繰り返すことができる。更なるエピタキシャル成長によって、高出力トランジスタ、発光ダイオード及びレーザダイオードのようなデバイスのためのウエハ材料を製造することができる。
【００２５】
以下に、本発明を実行した２つの実施例を詳細に説明する。
【００２６】
実施例１
ＧａＮ成長に適当な基板（一般的にサファイアであるが、ＳｉＣまたは別のものであって良い）で始めて、ＭＯＶＰＥまたはＭＢＥによる標準的な方法でＧａＮ成長を開始する。別のグループによって、初期の三次元成長の後に二次元成長モードが起こることが分かっている。この二次元成長では、意図していないのに、その後の全ての成長において上向きに伝播する多くのらせん転位を伴う。面成長モードが確立された後に、前記ウエハを成長チャンバから取り外して、反応性イオンエッチング（ＲＩＥ）チャンバ内に配置する。エッチング剤としてＳｉＣｌ４／Ｈ２の混合物でエッチングを行う。これは、微細な欠陥及びらせん転位を優先的にエッチングすることが分かっている。エッチングの時間は作業者の判断に委ねられるが、前記欠陥を実質的にエッチングするのに十分なものでなければならず、それは基板のところまで全部エッチングしてもしなくても良い。ドライエッチング後、前記基板は、Ｎ２またはＮＨ３雰囲気内で３００〜１０００℃で熱処理する。次に、ＧａＮ成長を成長反応器内で、平坦面が達成されるまで再開する。ここで前記ウエハは、要求されるデバイスエピタキシャル層をその後成長させる準備が整う。
【００２７】
実施例２
ＧａＮ成長に適当な基板（一般的にサファイアであるが、ＳｉＣまたは別のものであって良い）で始めて、ＭＯＶＰＥまたはＭＢＥによる標準的な方法でＧａＮ成長を開始する。面成長モードが確立された後に、前記ウエハを成長チャンバから取り外して、沸騰した王水溶液（ＨＣｌ：ＨＮＯ３を３：１の割合）ビーカ内に配置する。エッチングは、良好な品質のＧａＮ領域をほとんど影響を受けない状態で残すが、微細な欠陥及びらせん転位は実質的にエッチングすることが分かっている。エッチングの時間は作業者の判断に委ねられるが、前記欠陥を実質的にエッチングするのに十分なものでなければならず、それは基板のところまで全部エッチングしてもしなくても良い。次に、前記ウエハを前記溶液から取り出し、沸騰したアンモニアポリスルフィド溶液内に１０分間配置し、取り出し、イオン交換水でリンスし、次に乾燥させる。最後に、ＧａＮ成長を成長反応器内で、平坦面が達成されるまで再開する。ここで前記ウエハは、要求されるデバイスエピタキシャル層をその後成長させる準備が整う。
【００２８】
本発明は従来技術よりも簡単な加工処理で欠陥をより効果的に減少させることが理解される。例えば、前記エッチング過程はウエハ全面に適用されるので、ＥＬＯＧ方法のように表面領域を画定／マスキングする必要がない。更に、本発明は、基板の上に均質なＧａＮエピタキシャル成長が効果的に提供されるので、異質な物質（ＥＬＯＧにおけるＳｉＯ２またはＳｉｘＮｙのような）を混入する必要がない。別の利点は、欠陥が、ＥＬＯＧにおけるようなストリップにおいてではなく、むしろ基板全体から除去されることである。また、前記ドライエッチングによって約１μｍのみを損失することから材料の浪費が僅かであり、前記ウエットエッチングによって損失する材料がほとんど無いことが分かる。再成長は、欠陥のサイズが小さいことから、１μｍ未満の成長で平坦化を達成することができる。ＥＬＯＧでは、ＳｉＯ２ストリップを被覆しかつ平坦面を達成するのに少なくとも２μｍの成長が必要であり、多くの場合１００μｍを超える成長が用いられる。
【００２９】
本発明は、ＩｎＰ、ＧａＡｓ及びＳｉのような広く様々な半導体デバイスについて他のエピタキシャル層の成長に適用し得ると考えられる。更に、Ｓｉ、ＳｉＣ、またはダイアモンドのような他のあらゆる適当な基板を用いることができる。また、欠陥を優先的にエッチングするあらゆる適当なウエットまたはドライエッチング方法を用いることができる。
【００３０】
本発明は上述した実施例に限定されるものでなく、その構成及び詳細において様々に変更・変化を加えることができる。
【図面の簡単な説明】
【００３１】
【図１】（ａ）図乃至（ｄ）図は、本発明の半導体成長方法を連続して示す図である。
【図２】ＲＩＥ後のエッチングされたＧａＮの表面を示す写真である。
【図１】
2005532692.tif 000003
【図２】
2005532692.tif 000004
【国際調査報告】
2005532692.tif 000005
2005532692.tif 000006
2005532692.tif 000007