(57)【要約】第１の周波数範囲内の第１の周波数及び第１の位相を持つ第１の信号（ＤＡＴＡ）を入力するための入力部を有するデータ及びクロックリカバリ（ＤＣＲ）回路である。このＤＣＲ回路は第２の周波数及び第２の位相を持つ第１の出力信号（ＯＵＴ）を送信するための出力部を有し、さらに前記入力部に結合されるＰＬＬ(Phase Locked Loop)を有する。前記ＤＣＲ回路はさらに、第１の周波数を表す第１の制御信号(C_S)を前記ＰＬＬに送信するための前記入力部に結合されるＦＬＬ(Frequency Locked Loop)を有する。前記ＰＬＬは第１の制御信号(C_S)の制御下において出力信号（ＯＵＴ）を送信し、この出力信号は第１の周波数に略等しい第２の周波数及び第１の位相に略等しい第２の位相を有する。
2005500742.tif 000002
【特許請求の範囲】
【請求項１】
第１の周波数範囲内の第１の周波数及び第１の位相を持つ第１の信号を入力するための入力部を有し、第２の周波数及び第２の位相を持つ第１の出力信号を送信するための出力部を有し、更に前記入力部に結合されるＰＬＬ(Phase Locked Loop)を有するデータ及びクロックリカバリ回路において、
−前記第１の周波数を表す第１の制御信号を前記ＰＬＬに送信する前記入力部に結合されるＦＬＬ(Frequency Locked Loop)を更に有し、及び
−前記ＰＬＬは、前記第１の制御信号の制御下において、前記第１の周波数に略等しい前記第２の周波数及び前記第１の位相に略等しい前記第２の位相を有する前記出力信号を送信する
ことを特徴とするデータ及びクロックリカバリ回路。
【請求項２】
請求項１に記載のデータ及びクロックリカバリ回路において、前記ＦＬＬは、
−前記第１の入力信号及び第３の周波数を持つ第２の入力信号を入力する周波数検知器であって、前記第１の周波数と前記第３の周波数との間の周波数を表す第２の出力信号を生成する周波数検知器、
−第１の制御入力部と第２の制御入力部とを持ち、前記第２の制御入力部に印加される第３の入力信号の制御下において、前記第２の入力信号を生成する主制御発振器、
−前記第１の周波数と前記第３の周波数との間の前記周波数の差を表す第１の適合信号を生成するための前記周波数検知器に結合される第１の適合手段、及び
−前記第１の適合信号を入力するための前記第１の適合手段に結合され、前記第１の制御信号、及び前記第１の周波数と前記第３の周波数との間の前記周波数の差を表す前記第３の入力信号を生成するための第１のローパスフィルタ手段
を有するデータ及びクロックリカバリ回路。
【請求項３】
請求項１に記載のデータ及びクロックリカバリ回路において、前記ＰＬＬは、
−前記第１の入力信号及び第１の出力信号を入力する位相検知器であって、前記第１の位相と前記第２の位相との間の位相差を表す第４の出力信号を生成する位相検知器、
−第３の制御入力部と第４の制御入力部とを持ち、前記第３の制御入力部に供給される前記第１の制御信号及び前記第４の制御入力部に供給される第４の入力信号の制御下において、前記第１の出力信号を生成する従属制御発振器、
−前記第４の出力信号を入力し、前記第１の位相と前記第２の位相との間の前記位相差を表す第２の適合信号を生成する第２の適合手段、及び
−前記第２の適合信号を入力し、前記第４の入力信号を生成する前記位相検知器に結合される第３のローパスフィルタ
を有するデータ及びクロックリカバリ回路。
【請求項４】
前記第３の入力信号、前記第４の入力信号及び前記第１の制御信号はＤＣ信号である、請求項３に記載のデータ及びクロックリカバリ回路。
【請求項５】
前記主制御発振器は直交発振器である請求項２に記載のデータ及びクロックリカバリ回路。
【請求項６】
前記従属制御発振器は直交発振器である請求項３に記載のデータ及びクロックリカバリ回路。
【請求項７】
前記第１の適合手段は第１のチャージポンプである請求項２に記載のデータ及びクロックリカバリ回路。
【請求項８】
前記第２の適合手段は第２のチャージポンプである請求項３に記載のデータ及びクロックリカバリ回路。
【請求項９】
請求項１ないし８の何れか一項に記載のデータ及びクロックリカバリ回路を有する高速データ及びクロックリカバリ回路において、前記データ及びクロックリカバリ回路は周波数適合手段に結合され、前記周波数適合手段は、第５の制御入力部において供給される第２の制御信号の制御下において、第２の周波数範囲内の入力信号を入力し、前記第１の周波数範囲内の前記第１の信号を送信する高速データ及びクロックリカバリ回路。
【請求項１０】
信号の入力ベクトルを入力し、前記信号の入力ベクトルに位相調整される信号の出力ベクトルを生成するための出力プロトコル適合手段の入力部に信号の第１の適合ベクトルの要素を選択的にルート付けするためのスイッチ行列に前記信号の第１の適合ベクトルを送信する入力プロトコル適合手段を有する装置において、前記入力プロトコル適合手段は第１の複数の入力セルを有し、前記第１の複数の入力セルの少なくとも１つのセルが請求項１に記載のデータ及びクロックリカバリ回路又は請求項９に記載の高速データ及びクロックリカバリ回路を有する装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１の周波数範囲内の第１の周波数及び第１の位相を持つ第１の信号を入力するための入力部を有するデータ及びクロックリカバリ回路に関する。このデータ及びクロックリカバリ回路は、第２の周波数及び第２の位相を持つ第１の出力信号を送信するための出力部を有し、さらにこの回路は前記入力部に結合されるＰＬＬ(Phase Locked Loop)も有する。
【０００２】
本発明は、複数のデータ及びクロックリカバリ回路を有する装置にも関する。
【背景技術】
【０００３】
現在のネットワーク通信は、異なる通信プロトコルを用いて非常に高い周波数で動作している。例えば無線チャンネル又は光ネットワークのような送信ラインの速度及び容量を増大することに対する絶え間ない要求が存在している。同時に、使用される送信媒体及びデータプロトコルに関係無く、信号の受信が信頼できるものでなければならない。受信時に“きれいな”信号を得るために、受信器は、入力信号を整形し、位相調整(phase align)を行う回路、すなわち知られるようなデータのリカバリを少なくとも供給しなければならない。送信周波数が増大する場合、受信器が再タイミング特性(re-timing property)も持つことが望ましい。クロックリカバリとしても知られるこの再タイミング操作は、受信データと同期するためにローカルクロック周波数の発生、及び同時にこのローカルクロックと受信データとの間の位相調整を達成する。その上、複雑に相互接続された通信ネットワークは異なるネットワークを介して送信信号を再方向付け(redirect)するための複数のスイッチを有する。これらスイッチは信頼できる信号を再方向付けするのための送信信号の再タイミングを少なくとも提供することが望ましい。非常に高い周波数信号、例えば数十ギガヘルツ（ＧＨｚ）が含まれる場合、高周波送信ラインに付随する寄生成分、例えばインダクタンス、キャパシタンス及び抵抗のために、信号の再形成及び前記クロックとの信号の同期が必要である。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
通常、位相調整は米国特許番号5,608,357に記載されるようにＰＬＬを用いて達成される。上述された特許に記載されるデータ再タイミングシステムはＰＬＬを有し、このＰＬＬはローパスフィルタに結合される位相検知器を有し、さらにこのローパスフィルタは主電圧制御発振器(MVCO: master Voltage Controlled Oscillator)に結合され、このＭＶＣＯは前記位相検知器に結合されている。前記システムはＰＬＬに結合されるローカルクロックを使用し、ローパスフィルタの出力部において得られる信号は１組の従属ＶＣＯを制御するのに用いられる。受信データは前記１組の従属ＶＣＯに入力され、この従属ＶＣＯは、さらに回復されたクロック周波数と共に再タイミングする入力データに用いられる回復されたクロック周波数を生成する。先に述べたように、入力信号は、送信ライン上の寄生要素による位相の偏差を持ち、その上温度及び湿度に依存している。固定されるシステムクロックが用いられ、さらにＰＬＬが用いられる場合、リカバリ情報はそれ程信頼できるものではなく、このシステムは上述の影響に適合するように柔軟ではない。
【課題を解決するための手段】
【０００５】
これにより、本発明の目的は高周波数通信システムに用いられるのに適したデータ及びクロックリカバリ回路を提供することである。本発明の他の目的は、温度及び湿度のような環境依存パラメタによる変更、及びデータ送信に用いられる送信ラインの寄生要素による遅延に適合するデータ及びクロックリカバリ回路を提供することである。
【０００６】
本発明によれば、これは、第１の周波数を表す第１の制御信号をＰＬＬに送信するための入力部に結合されるＦＬＬ(Frequency Locked Loop)を更に有することを特徴とする導入部の段落に記載される装置において達成される。前記ＰＬＬは、第１の制御信号の制御下において出力信号を送信し、この出力信号は第１の周波数に略等しい第２の周波数と、第１の位相に略等しい第２の位相とを持つ。データ及びクロックリカバリ回路は、ＦＬＬに入力されるのと同時にＰＬＬにも入力される第１の信号を入力する。この第１の信号は、第１の周波数帯域内の第１の周波数及び第１の位相を有する。ＦＬＬは第１の入力信号から周波数情報を回復し、第１の周波数を表す第１の制御信号を生成する。この第１の制御信号はＰＬＬに入力され、このＰＬＬは第１の周波数に略等しい第２の周波数と、第１の位相に略等しい第２の位相とを有する出力信号を生成する。ＦＬＬ及びＰＬＬが共に第１の入力信号により駆動されるので、これらは第２の周波数及び第２の位相を、温度及び湿度のような環境パラメタによる第１の信号における如何なる変更及びデータ送信に用いられる送信ラインの寄生要素による遅延に適合させる。
【０００７】
本発明の実施例において、ＦＬＬは前記第１の入力信号と第３の周波数を持つ第２の入力信号とを受信する周波数検知器を有し、この周波数検知器は、第１の周波数と第３の周波数との間の周波数の差を表す第２の出力信号を生成する。ＦＬＬはさらに第１の制御信号と第２の制御信号とを持ち、第２の制御入力部に印加される第３の入力信号の制御下において第２の入力信号を生成する主制御発振器(master controlled oscillator)を有する。ＦＬＬはさらに第１の周波数と第３の周波数との間の周波数差を表す第１の適合信号を生成するＦＤに結合される第１の結合手段を有し、この第１の適合信号は第１のローパスフィルタの入力部に適している。第１のローパスフィルタは適合手段に結合され、第１の周波数と第３の周波数との間の差を表す第３の入力信号を生成する。第２のローパスフィルタは第３の入力信号にさらに適し、第１の制御信号を送信するための第１のローパスフィルタに結合される。
【０００８】
主制御発振器は、電圧、電流、電荷及び光学信号とすることができる制御信号を受信するための２つの制御端子を有する。第１の制御入力部に入力される制御信号は、発振器の細かい同調(fine tuning)を制御する一方、第２の制御入力部に入力される制御信号は、発振器の大まかな同調(coarse tuning)を制御する。この発振器は周波数検知器に入力される第３の入力信号を生成し、前記周波数検知器はさらに、第１の入力信号を入力し、電圧、電流、電荷、光学信号とすることができる第２の出力信号を生成する。第１の適合手段は第２の出力信号を第１のローパスフィルタの入力部に適合させる。第１のローパスフィルタは第２の出力信号から高周波調和を除去し、ＤＣ信号である第３の入力信号を生成する。この第３の入力信号はさらに、主制御発振器の大まかな制御を制御するための第２の制御入力部に入力され、この信号はさらに第２のローパスフィルタにも入力される。この第２のローパスフィルタはさらに、第３の入力信号をフィルタリングし、ＤＣ信号である第１の制御信号を生成するための信号の振幅を変更する。
【０００９】
本発明の実施例において、ＰＬＬは第１の入力信号及び第１の出力信号を入力する位相検知器を有し、この位相検知器は第１の位相と第２の位相との間の位相差を表す第４の出力信号を生成する。このＰＬＬはさらに、第３の制御入力部及び第４の制御入力部を持ち、第３の制御入力部に印加される第１の制御信号と、第４の制御入力部に印加される第４の制御信号との制御下において第１の出力信号を生成する従属制御発振器を有する。このＰＬＬは、第１の位相と第２の位相との間の位相差を表す第２の適合信号を生成するための位相検知器に結合される第２の適合手段を有する。この第２の適合信号は、第３のローパスフィルタの入力部に適している。この第３のローパスフィルタは位相検知器に結合され、第４の入力信号を生成する。この第４の入力信号は第１の位相と第２の位相との間の位相差を表している。
【００１０】
ＰＬＬは主制御発振器と略同じである従属制御発振器を有する。この従属制御発振器は、この発振器の大まかな同調を制御するための第３の入力部と、この発振器の細かな同調を制御するための第４の制御入力部とを有する。第１の制御信号は、前記従属制御発振器の大まかな同調を制御するための第３の制御入力部に入力される。第３のローパスフィルタにより生成される第４の入力信号は、従属制御発振器の細かな同調用の第４の制御入力部に入力される。従属制御発振器により生成される第１の出力信号は、主制御発振器により生成される第２の入力電圧と略同じ周波数を有し、これはさらに第１の周波数とも略等しい。位相検知器により生成される第４の出力信号は、電圧、電流、電荷及び光学信号とすることができ、第４の入力信号を第３のローパスフィルタの入力部に適合させる第２の適合手段に入力される。第３のローパスフィルタは、第４の出力信号から高周波成分を除去し、重要なＤＣ信号である第４の入力信号を生成する。
【００１１】
本発明の実施例において、データ及びクロックリカバリ回路は、高速(agile)データ及びクロックリカバリ回路に含まれている。このデータ及びクロックリカバリ回路は周波数適合手段に結合されている。この周波数適合手段は、第２の周波数範囲内の入力信号(In_S)を入力し、第５の制御入力部に供給される第２の制御信号の制御下において第１の周波数範囲内の第１の信号を送信する。起こり得る全ての第１の入力信号の組は、データ送信プロトコルに従い十分大きく、そのような大きい発振範囲を持つように主制御発振器及び従属制御発振器を構成することが不可能ではない場合、信頼できるものではない。同時に、データ及びリカバリ回路が異なる周波数範囲に周波数を持つ略全ての入力信号に適合することが望ましい。こういう訳で、データ及びクロックリカバリ回路は周波数適合手に結合される。この周波数適合手段は、第５の制御信号の制御下において、第２の周波数範囲を持つ入力信号を第１の周波数範囲を持つ第１の信号に変換する。この周波数適合手段は、プリスケーラ(prescaler)、周波数分周器、周波数逓倍器、及びバンドパスフィルタに結合される周波数混合回路である。第２の制御信号は、スイッチを制御し、追加の発振器により生成される周波数を発振させるデジタル信号のベクトルである。
【００１２】
本発明の他の目的は、相互接続される通信システムに再方向付けされる信頼のある信号を供給するスイッチ行列に結合される上記回路を複数有する装置を提供することである。
【００１３】
本発明の実施例において、装置は、信号の入力ベクトルを入力し、信号の第１の適合ベクトルをスイッチ行列に送信するための第１のプロトコル適合手段を有する。このスイッチ行列は、出力プロトコル適合手段の入力部に前記信号の第１の適合ベクトルの要素を選択的にルート付けする。出力プロトコル適合手段は、信号の入力ベクトルに位相調整される信号の出力ベクトルを生成する。入力プロトコル適合手段は、第１の複数の入力セルを有し、これら第１の複数の入力セルの少なくとも１つのセルは、請求項１に記載のデータ及びクロックリカバリ回路又は請求項１１に記載の高速データ及びクロックリカバリ回路を有する。スイッチ行列は、制御可能な方法で入力信号を入力部から出力部に再方向付けさせるのに用いられる。異なる周波数範囲を備える信号がスイッチ行列の別々の入力部に同時に存在する場合、個々の入力部は、個々の周波数範囲に適合するためであり、クロック及びデータを共に回復する高速データ及びクロックリカバリ回路を供給しなければならない。回復されたデータ及び回復されたクロックは共に、スイッチ行列を介して送信される。前記行列を通る経路を信号により決められる、起こり得る寄生位相シフトのために、信号のデータとクロックと間に同じ位相関係を維持するための位相調整器(phase aligner)が如何なる出力部にも供給されなければならない。
【００１４】
スイッチ行列の入力部において、同じデータ速度を持つ信号が存在する場合、前記入力部の１つにはデータ及びクロックリカバリ信号だけが必要とされる。残りの全ての入力部には、データとクロックとの間の位相関係を再び確立するやめの位相調整器だけを設けられる。回復されたクロックは、回復されたクロックと共にスイッチ行列を介して送信され、先に述べた状態のように、位相調整器は如何なる出力部にも設けられるべきである。
【００１５】
パケットスイッチング状態において、如何なる入力部も１つのデータ及びクロックリカバリ回路だけしか維持されないことが確かである。入力信号は回復されたクロックと入力信号との間の位相関係に依存する信号の遅延を制御する位相調整回路を通る。如何なる出力部において、これら入力部から送信される信号は再び回復されたクロックと回復されたデータとの間の位相関係を維持するための位相調整器を通る。
【００１６】
本発明の上記及び他の特徴並びに利点は、添付する図を参照して、本発明の以下の例示的な実施例から明らかである。
【発明を実施するための最良の形態】
【００１７】
図１は本発明によるデータ及びクロックリカバリ（ＤＣＲ）回路１のブロック図である。このＤＣＲ１は第１の周波数範囲内の第１の周波数及び第１の位相を持つ第１の信号ＤＡＴＡを入力するための入力部を有する。前記ＤＣＲ回路１は第２の周波数及び第２の位相を持つ第１の出力信号ＯＵＴを送信するための出力部を有する。ＤＣＲ１は更に前記入力部に結合されるＰＬＬ３を有する。ＤＣＲ１は更に第１の周波数、すなわちＤＡＴＡの周波数を表す第１の制御信号C_Sを前記ＰＬＬ３に送信するための前記入力部に結合されるＦＬＬ２を有する。ＰＬＬ３は第１の制御信号C_Sの制御下において出力信号ＯＵＴを送信し、この出力信号ＯＵＴは前記第１の周波数に略等しい第２の周波数と、前記第１の位相に略等しい第２の位相とを持つ。例えば、ＤＡＴＡがＮＲＺ(Non Return to Zero)入力信号である場合、ＦＬＬ２は周波数に関する情報を入力し、この周波数を表す第１の制御信号C_Sを生成する。この制御信号C_Sは前記ＤＡＴＡと前記周波数との間の位相シフトを最小にするＰＬＬ３により使用され、前記出力信号ＯＵＴは、前記ＤＡＴＡの周波数に略等しい周波数と最小の位相シフトとを有する。
【００１８】
好ましい実施例において、ＦＬＬ２は、図２に示されるように、前記入力部に結合され、更に主制御発振器(MCO: Master Controlled Oscillator)２２にも結合される周波数検知器２１を有する。このＭＣＯ２２は第１の制御入力部Ｃ１及び第２の制御入力部Ｃ２を有する。第１の制御入力部に入力される信号はＭＣＯ２２の細かい同調を制御する。第２の制御入力部Ｃ２において入力される第３の制御信号Ｖ２はＭＣＯ２２の大まかな同調を制御する。これら制御入力部Ｃ１及びＣ２に印加される制御信号は電圧、電流、電荷及び光信号とすることができる。好ましい実施例において、ＭＣＯは電圧制御発振器(Voltage Controlled Oscillator)である。ＭＣＯ２２はそれの出力部において第２の入力信号Ｖ１を供給し、この信号は基本的に制御入力部Ｃ１及びＣ２において入力される制御信号により制御される周波数を備える周期信号である。信号Ｖ１は、周波数検知器２１における入力信号ＤＡＴＡと組み合わされる。周波数検知器はＤＡＴＡ信号の周波数と第２の入力信号Ｖ１の周波数との間の周波数の差を表す信号を生成する。周波数検知器２１により生成される信号は、この信号を第１のローパスフィルタ（ＬＰＦ）２３の入力部に適合させる第１の適合手段２５に入力される。例えば、第１のＬＰＦ２３の入力部が電流に適していて、周波数検知器２１の出力信号が電圧である場合、第１の適合手段２５はチャージポンプとすることができる。第１のＬＰＦ２３は、第３の入力信号Ｖ２を生成し、この第３の入力信号Ｖ２は、第１の周波数と第３の周波数との間の周波数の差を表している。第１ＬＰＦ２３は、第１の適合手段２５から入力される信号の高周波成分を除去し、本質的にはＤＣ信号、すなわち一定の成分を有する可変信号である第３の入力信号を生成する。第２のローパスフィルタ（ＬＰＦ）２４は第１のＬＰＦ２３に結合されている。この第２のＬＰＦ２４はさらに、第３の制御信号Ｖ２の高周波成分を除去し、本質的にはＤＣ信号である第１の制御信号C_Sを送信する。ＬＰＦ２４は、ＰＬＬ３２に含まれる従属制御発振器３２が第１の周波数に略等しい第２の周波数を持つ周期信号を生成するように第１の制御信号C_Sを適合させる。
【００１９】
ＰＬＬ３２は、第４の出力信号ＯＵＴを生成するための第１の入力信号ＤＡＴＡを入力する位相検知器３１を有する。この第４の出力信号は、第１の位相すなわちＤＡＴＡの位相と、第２位相すなわちＯＵＴの位相との間の位相差を表す。ＰＬＬ３２はさらに従属制御発振器（ＳＣＯ）３２を有する。このＳＣＯ３２は第３の制御入力部Ｃ３及び第４の制御入力部Ｃ４を持っている。第１の制御信号C_Sは、ＳＣＯ３２の大まかな同調を制御する第３の制御入力部Ｃ３に入力される。第４の制御入力部に入力される第４の入力信号Ｖ３は、ＳＣＯ３２の細かな同調を制御する。好ましい実施例において、第１の制御信号C_S及び第４の制御信号Ｖ３は電圧であり、ＳＣＯ３２は電圧制御発振器であるが、前記制御信号は電流、電荷及び光信号とすることができる。位相検出器３１により生成される第４の出力信号は第２の適合手段３４に入力される。この第２の適合手段３４は第２の適合信号を第３のローパスフィルタ（ＬＰＦ）３３に送信する。第２の適合手段３４は位相検知器３１により生成される第４の出力信号を第３のＬＰＦフィルタ３３の入力部に適合させる。例えば、第３のＬＰＦ３３の入力部が電流に適していて、位相検知器３１の出力信号が電圧である場合、第２の適合手段３４はチャージポンプとすることができる。第３のＬＰＦ３３は、第２の適合信号の高周波成分を除去し、第４の入力信号Ｖ３を生成する。
【００２０】
第１の制御信号C_S及び第４の入力信号Ｖ３はＳＣＯの発振周波数が第１の周波数すなわちＤＡＴＡの周波数に略等しいことを決定する。これら信号はさらに第２の位相すなわち信号ＯＵＴの位相が第１の位相すなわちＤＡＴＡの位相に略等しいことを決定する。
【００２１】
周波数の広域スペクトルを回復するためのできる限り大きな周波数帯域内において同調可能となるべきＭＣＯ２２及びＳＣＯ３１が望ましいことをここで指摘されるべきである。本発明の好ましい実施例において、この特徴は図３に示されるような高速データ及びクロックリカバリ(ADCR: Agile Data and Clock Recovery)回路５において実現される。このＡＤＣＲ回路５は、周波数適合手段(FAM: Frequency Adaptation Means)５１に結合されるＤＣＲ回路１を有する。周波数適合手段５１は、第５の制御信号ＣＦＲの制御下において、第２の周波数範囲を持つ入力信号In_Sを第１の周波数範囲を持つ第１の信号ＤＡＴＡに変換する。周波数適合手段５１は、プリスケーラ、周波数分周器、周波数逓倍器及びそれ自体は技術文献において知られるバンドパスフィルタに結合される周波数混合回路である。第２の制御信号ＣＦＲは、スイッチを制御し、追加の発振器により生成される周波数を発振させるデジタル信号のベクトルである。第１の出力信号ＯＵＴは入力信号In_Sの周波数に比例する周波数と、入力信号In_Sの位相に比例する第２の位相とを有する。
【００２２】
データ通信ネットワークが構築される場合、別々の信号は、例えばスイッチ行列を用いて再方向付けされる。スイッチ行列はｎ個の入力端子及びｍ個の出力端子を持つ。何れかの入力端子において入力される信号は、出力端子の少なくとも１つの端子に再方向付けされる。例えばギガヘルツ（ＧＨｚ）のような比較的高い周波数信号が含まれる場合、スイッチ行列における入力信号と出力信号との間の寄生位相シフト及び周波数偏差が現れる。このような訳で、寄生位相シフト及び周波数偏差を最小にすると同時に、異なる送信プロトコル、例えばＵＭＴＳ、ＣＤＭＡに従い送信される別々の入力信号に適合することが望ましい。
【００２３】
図４は、本発明の実施例による通信装置１００を示す。この装置１００は、信号IN_Vの入力ベクトルを受信し、信号の第１の適合ベクトルをスイッチ行列１２０に送信するための入力プロトコル適合手段１１０を有する。このスイッチ行列１２０は、信号の第１の適合ベクトルの要素を出力プロトコル適合手段１３０の入力部へと選択的にルート付けする。この出力プロトコル適合手段１３０は、前記信号の入力ベクトルに位相調整される、すなわち前記信号の出力ベクトルと前記信号の入力ベクトルとの間の位相シフトが略零である信号の出力ベクトルを生成する。入力プロトコル適合手段は、複数の第１の入力セルを有し、これら複数の第１の入力セルの少なくとも１つのセルは、データ及びクロックリカバリ回路１又は高速データ及びクロックリカバリ回路５を有する。異なる周波数範囲を持つ信号がスイッチ行列１２０の別々の入力部において同時に存在する場合、個々の入力部は、前記個々の周波数範囲に適合させるための高速データ及びクロックリカバリ（ＡＤＣＲ）回路５を供給しなければならない。このＡＤＣＲ回路５は、図５に示されるようにクロック及びデータの両方を回復する。図５ａにおいて、例えば入力プロトコル適合手段１１０の添え字ｉを持つセルが示されている。図５ｂにおいて、例えば出力プロトコル適合手段の添え字ｊをもつ出力セルが示されている。セルｉはＡＤＣＲ回路５に結合され、さらにＤ型のフリップフロップ６にも結合されるバッファ８を有する。このバッファ８の入力端子において、入力ベクトルの要素IN_V[i]が印加される。このバッファは要素IN_V[i]をＡＤＣＲ回路５の入力部に適合させる。ＡＤＣＲ回路５の出力部において、略同位相であり、要素IN_V[i]の周波数に略等しい周波数を持つ信号Si2が得られる。この信号Si2はＤ型のフリップフロップ６用のクロック信号として用いられる。このＤ型のフリップフロップ６の出力部Ｑにおいて、スイッチ行列１２０を介して送信されなければならない信号Si1が得られる。異なるプロトコル信号が前記スイッチ行列１２０の別々の入力部において同時に存在することができるので、回復されたデータSi1及び回復されたクロックが共に送信されるべきである。これら信号Si1及びSi2は同様のやり方、例えばこれら信号Si1とSi2との間にあるスイッチ行列１２０を介し、好ましくは並列方法を介して伝搬時間差のような歪みを最小にするために同じ長さを用いるやり方によりルート付けされなければならない。特に、比較的高い周波信号例えば数ＧＨｚが含まれる場合、Si1とSi2との間の小さな位相シフトが現れることが未だ起こり得る。このような訳で、出力プロトコル適合手段１３０のセルは図５ｂのセルと同じとなる。出力プロトコル適合手段１３０の前記セルは、信号Si2により制御される位相調整器７を有する。この位相調整器７は信号Si2を受信し、Ｄ型フリップフロップ６用のクロック信号を生成する。このＤ型フリップフロップ６は信号Si1を受信し、出力部Ｑ0において、信号Si2と略同位相の信号を生成する。Ｄ型フリップフロップ６はさらに出力バッファ９に結合され、この出力バッファ９は出力ベクトルの成分OUT_V[j]を送信する。信号の入力ベクトルの成分が同じデータ速度を持っている場合、入力プロトコル適合手段１１０の入力��ルの各々においてＤＣＲ回路１を持つ必要がない。図６にこの状態が示されている。図６において、入力プロトコル適合手段１１０の入力セル、例えばｋは図５ａと同じ構成を持ち、信号Si1及びSi2に夫々同類の信号Sk1及びSk2を生成する。入力プロトコル適合手段１１０の他の残りのセル全ては図５ｂに示されるのと同じ構成である。さらに、出力プロトコル適合手段１３０の出力セルの何れもが図５ｂと同じ構成である。
【００２４】
パケットスイッチング状態において、図６に示されるように、入力プロトコル適合手段１１０の任意に選択されたセル及び図７ａに示されるであろう入力プロトコル適合手段１１０の残りのセルの全てにおいて、データ及びクロックリカバリ回路１を維持することが確実である。入力信号は回復されたクロックSk2と入力信号IN_N[i]との間の位相関係に依存する入力信号IN_N[i]を遅延させる又は速度を上げる位相調整回路を通る。出力プロトコル適合手段１３０の出力セルにおいて、入力部から送信される信号は再び、図７ｂに示されるように、回復されたクロックSk2と回復されたデータSi1との間の位相関係を維持するための位相調整器７を通る。
【００２５】
本発明の保護範囲はこれら説明される実施例に制限されないことを注意しておく。本発明の保護範囲は請求項における参照番号によっても制限されない。‘有する、持つ’という用語は請求項に述べた以外の他の部分を排除するものではない。単数で表している用語は、これら要素が複数あることを排除するものではない。本発明の一部を形成する手段は専用のハードウェア形式又はプログラムされた汎用目的のプロセッサ形式のどちらで実行されてもよい。本発明は新しい特徴の各々及びこれら特徴の組み合わせにある。
【図面の簡単な説明】
【００２６】
【図１】本発明によるデータ及びクロックリカバリ回路のブロック図。
【図２】本発明の実施例によるＦＬＬ及びＰＬＬの詳細な説明図。
【図３】本発明の実施例による高速データ及びクロックリカバリ回路のブロック図。
【図４】本発明の実施例による通信装置。
【図５Ａ】本発明の実施例による入力部に異なるデータ速度がある場合の通信装置に対する入力セル。
【図５Ｂ】本発明の実施例による入力部に異なるデータ速度がある場合の通信装置に対する出力セル。
【図６】本発明の実施例による入力部に同じ速度を持つデータがある場合の通信装置の入力セル。
【図７Ａ】本発明の実施例による入力部にパケットデータがある場合の通信装置に対する入力セル。
【図７Ｂ】本発明の実施例による入力部にパケットデータがある場合の通信装置に対する出力セル。
【国際公開パンフレット】
2005500742.tif 000003
2005500742.tif 000004
2005500742.tif 000005
2005500742.tif 000006
2005500742.tif 000007
2005500742.tif 000008
2005500742.tif 000009
2005500742.tif 000010
2005500742.tif 000011
2005500742.tif 000012
2005500742.tif 000013
2005500742.tif 000014
2005500742.tif 000015
2005500742.tif 000016
2005500742.tif 000017
2005500742.tif 000018
2005500742.tif 000019
【国際公開パンフレット（コレクトバージョン）】
2005500742.tif 000020
【国際調査報告】
2005500742.tif 000021
2005500742.tif 000022
2005500742.tif 000023