(57)【要約】パルスＤＣ電源およびＲＦ電源の両方が電力をスパッタ・デポジション装置に印加するスパッタ・デポジションのための方法および装置。パルスＤＣ電源はターゲットに電力が印加されるオン・サイクルおよび逆極性がターゲットに印加されるオフ・サイクルを提供する。逆性の印加は、ターゲットの表面上に蓄積するかもしれない電荷を除去する効果を有する。この効果は、基板上に蒸着される膜の品質を劣化させ得るアークがターゲットの表面上に発生する可能性を低減させる。パルスＤＣ電力と同時にＥＦ電力をターゲットに印加することによって、ターゲット表面上のイオン化効率が増大される。これにより、結果的にターゲット表面からより速く除去される材料の量はより多くなる。
2005526184.tif 000002
【特許請求の範囲】
【請求項１】
マグネトロン・スパッタ・デポジションを実行する方法であって、
ａ）少なくとも、
ｉ）少なくとも１ＭＨｚの周波数で１００ＭＨｚ以下の周波数を有するＲＦ電源、
ｉｉ）チューナ、および
ｉｉｉ）ＤＣバイアス検出回路を備えた少なくとも１つのＲＦ電源系統から、少なくとも１つのターゲットに前記スパッタ・デポジションを実行する電力を印加する工程と、
ｂ）少なくとも、
ｉ）少なくとも０．１ＭＨｚかつ２０ＭＨｚ以下の周波数を有するパルスＤＣ電源、
ｉｉ）フィルタ・ユニット、および
ｉｉｉ）センサを備えた少なくとも１つのパルスＤＣ電源系統から、少なくとも１つのターゲットに前記スパッタ・デポジションを実行する電力を印加する工程とから構成される方法。
【請求項２】
前記パルスＤＣ電源が、前記電力印加の少なくとも一部の間に、前記ターゲットに印加される電圧の極性を逆転させる請求項１に記載の方法。
【請求項３】
マグネトロン・スパッタ・デポジション工程の間にターゲット上のアークを抑制する方法であって、
ａ）少なくとも、
ｉ）パルスＤＣ電源および
ｉｉ）フィルタ・ユニットを備えたパルスＤＣ電源系統から、少なくとも１つのターゲットに電力を印加する工程と、
ｂ）少なくとも、
ｉ）ＲＦ電源、
ｉｉ）チューナ、および
ｉｉｉ）前記ターゲットのＤＣ電圧を監視するＤＣバイアス検出回路を備えたＲＦ電源系統から、前記ターゲットに電力を印加する工程と、
ｃ）前記ターゲットの電力を監視して前記ターゲットの表面上の電気アークを検出する工程と、
ｄ）前記ターゲットの前記表面上で電気アークが検出された時に、前記パルスＤＣ電源を遮断する工程と、
ｅ）前記ＤＣバイアス検出回路を用いて前記ターゲットのＤＣ電圧を監視して、前記ターゲットへの前記パルスＤＣ電力が所定の閾値電圧より低下した時を検出する工程と、
ｆ）前記ＤＣバイアス検出回路が前記ターゲットへの電力低下を検出したら、前記ＲＦ電源にある信号を送って遮断させる工程とから構成される方法。
【請求項４】
前記パルスＤＣ電源が、前記電力印加の少なくとも一部の間に、前記ターゲットに印加される電圧の極性を逆転させる請求項３に記載の方法。
【請求項５】
前記パルスＤＣ電源が少なくとも０．１ＭＨｚかつ２０ＭＨｚ以下の周波数を有する請求項３に記載の方法。
【請求項６】
前記パルスＤＣ電源が少なくとも０．１％かつ９９．９％以下のデューティ・サイクルを有する請求項３に記載の方法。
【請求項７】
所定時間が経過した時に前記パルスＤＣ電源にある信号を送って再度オンにさせる工程をさらに含む請求項３に記載の方法。
【請求項８】
前記パルスＤＣ電源の出力電圧が所定の閾値電圧を超過した時に、前記ＲＦ電源にある信号を送って再度オンにさせる工程をさらに含む請求項３に記載の方法。
【請求項９】
前記閾値電圧が少なくとも２０ボルトかつ３５０ボルト以下である請求項３に記載の方法。
【請求項１０】
前記電気アークが前記ターゲットの表面上で検出されてから前記ＲＦ電源が再度オンになるまでの時間が、２５００マイクロ秒より短い請求項３に記載の方法。
【請求項１１】
前記パルスＤＣ電源を再度オンした時に前記ターゲット上で電気アークを感知し、かつ前記ターゲット上の前記アークの検出に応答して、前記パルスＤＣ電源を所定の時間の複数倍だけ遮断する工程をさらに含む請求項７に記載の方法。
【請求項１２】
前記所定の時間の前記複数倍が経過した後に前記パルスＤＣ電源を再度オンしたきに前記ターゲット上で電気アークを感知し、かつ前記ターゲット上の前記電気アークの検出に応答して、前記所定の時間のさらに大きな複数倍だけ前記パルスＤＣ電源を遮断する工程をさらに含む請求項１１に記載の方法。
【請求項１３】
前記所定時間の数倍経過後に前記パルスＤＣ電源を再度オンした時に前記ターゲット上で電気アークを感知せず、かつ前記所定の時間をその元の値にリセットする工程をさらに含む請求項１１または１２に記載の方法。
【請求項１４】
マグネトロン・スパッタ・デポジション工程の間にターゲット上のアークを抑制する方法であって、
ａ）少なくとも、
ｉ）パルスＤＣ電源、
ｉｉ）フィルタ・ユニット、および
ｉｉｉ）センサを備えたパルスＤＣ電源系統から、前記ターゲットに電力を印加する工程と、
ｂ）少なくとも、
ｉ）ＲＦ電源、
ｉｉ）ＲＦコントロール、
ｉｉｉ）マッチ・ネットワーク、および
ｉｖ）前記パルスＤＣ電源系統からＲＦ電源系統に入力を提供するフィーバック制御機構を備えたＲＦ電源系統から、前記ターゲットに電力を印加する工程と
ｃ）前記ターゲットの電力を監視して前記ターゲットの表面上の電気アークを検出する工程と、
ｄ）前記ターゲットの前記表面上で電気アークが検出された時に、前記パルスＤＣ電源を遮断する工程と、
ｅ）前記パルスＤＣ電源が遮断された時に前記パルスＤＣ電源系統から前記ＲＦ電源系統にある信号を送って前記ＲＦ電源を遮断する工程とから構成される方法。
【請求項１５】
前記パルスＤＣ電源が、前記電力印加の少なくとも一部の間に、前記ターゲットに印加される電圧の極性を逆転させる請求項１４に記載の方法。
【請求項１６】
前記パルスＤＣ電源が少なくとも０．１ＭＨｚかつ２０ＭＨｚ以下の周波数を有する請求項１４に記載の方法。
【請求項１７】
前記パルスＤＣ電源が少なくとも０．１％かつ９９．９％以下のデューティ・サイクルを有する請求項１４に記載の方法。
【請求項１８】
前記ＲＦ電源が少なくとも１ＭＨｚかつ１００ＭＨｚ以下の周波数を有する請求項１４に記載の方法。
【請求項１９】
所定時間が経過した時に前記パルスＤＣ電源にある信号を送って再度オンにさせる工程をさらに含む請求項１４に記載の方法。
【請求項２０】
前記パルスＤＣ電源が再度オンになった時に、前記フィードバック制御機構を用いて前記ＲＦ電源にある信号を送る工程をさらに含む請求項１９に記載の方法。
【請求項２１】
前記ターゲットへの前記パルスＤＣ電力が前記閾値より低くなったときから前記ＲＦ電源が遮断されるまでの時間が２５０マイクロ秒より短い請求項１４に記載の方法。
【請求項２２】
前記パルスＤＣ電源を再度オンした時に前記ターゲット上で電気アークを感知し、かつ前記ターゲット上の前記アークの検出に応答して、前記パルスＤＣ電源を所定の時間の複数倍だけ遮断する工程をさらに含む請求項１４に記載の方法。
【請求項２３】
前記所定の時間の前記複数倍が経過した後に前記パルスＤＣ電源を再度オンしたきに前記ターゲット上で電気アークを感知し、かつ前記ターゲット上の前記電気アークの検出に応答して、前記所定の時間のさらに大きな複数倍だけ前記パルスＤＣ電源を遮断する工程をさらに含む請求項２２に記載の方法。
【請求項２４】
前記所定時間の数倍経過後に前記パルスＤＣ電源を再度オンした時に前記ターゲット上で電気アークを感知せず、かつ前記所定の時間をその元の値にリセットする工程をさらに含む請求項２２または２３に記載の方法。
【請求項２５】
前記フィルタ・ユニットが前記パルスＤＣ電源からのＲＦフィードバックを阻止する請求項１４に記載の方法。
【請求項２６】
前記マッチ・ネットワークが前記ＲＦ電源からのＤＣフィードバックを阻止する請求項１４に記載の方法。
【請求項２７】
真空スパッタ・デポジションシステム内のターゲット上のアークを抑制する装置であって、
ａ）少なくとも、
ｉ）パルスＤＣ電源、
ｉｉ）フィルタ・ユニット、および
ｉｉｉ）センサを備えたパルスＤＣ電源系統と、
ｂ）少なくとも、
ｉ）ＲＦ電源、
ｉｉ）チューナ、および
ｉｉｉ）ＤＣバイアス検出回路を備えたＲＦ電源系統と、
ｃ）前記パルスＤＣ電源系統および前記ＲＦ電源系統に電気的に接続されたターゲットと、
ｄ）前記ターゲット機構の表面を監視して電気アークを検出し、かつ前記ターゲットの表面上で電気アークが検出された時に前記パルスＤＣ電源にある信号を送って遮断する前記パルスＤＣ電源系統内のセンサと、
ｅ）前記ターゲットへのパルスＤＣ電力が所定の閾値より低くなった時を検出し、かつ前記ＲＦ電源にある信号を送って遮断するＤＣバイアス検出回路とを備えた装置。
【請求項２８】
前記パルスＤＣ電源が、前記電力印加の少なくとも一部の間に、前記ターゲットに印加される電圧の極性を逆転させる請求項２７に記載の装置。
【請求項２９】
前記パルスＤＣ電源が少なくとも０．１ＭＨｚかつ２０ＭＨｚ以下の周波数を有する請求項２７に記載の装置。
【請求項３０】
前記パルスＤＣ電源が少なくとも０．１％かつ９９．９％以下のデューティ・サイクルを有する請求項２７に記載の装置。
【請求項３１】
前記ＲＦ電源が少なくとも１ＭＨｚかつ１００ＭＨｚ以下の周波数を有する請求項２７に記載の装置。
【請求項３２】
前記パルスＤＣ電源が少なくとも１０％かつ２０％以下のデューティ・サイクルおよび少なくとも０．２５ＭＨｚかつ０．６ＭＨｚ以下の周波数を有する請求項２７に記載の装置。
【請求項３３】
前記パルスＤＣ電源が少なくとも２０％かつ４５％以下のデューティ・サイクルおよび少なくとも０．７５ＭＨｚかつ１．２５ＭＨｚ以下の周波数を有する請求項２７に記載の装置。
【請求項３４】
前記パルスＤＣ電源が少なくとも４５％かつ７０％以下のデューティ・サイクルおよび少なくとも２．５ＭＨｚかつ４ＭＨｚ以下の周波数を有する請求項２７に記載の装置。
【請求項３５】
前記ＲＦ電源系統が前記ターゲットの中央部分に設置されたフィードを用いて前記ターゲットに電気的に接続され、かつ前記パルスＤＣ電源系統が前記ターゲットの一端部近傍に設置されたフィードを用いて前記ターゲットに電気的に接続された請求項２７に記載の装置。
【請求項３６】
前記ターゲットが取り付けられる設置プレートをさらに備え、前記ＲＦ電源系統が前記ターゲット設置プレートの中央部分に設置されたフィードを用いて前記ターゲットに電気的に接続され、かつ前記パルスＤＣ電源系統が前記ターゲット設置プレートの一端部近傍に設置されたフィードを用いて前記ターゲットに電気的に接続された請求項２７に記載の装置。
【請求項３７】
所定時間が経過した時に、前記センサによってある信号が前記パルスＤＣ電源に送られて再度オンになる請求項２７に記載の装置。
【請求項３８】
前記パルスＤＣ電源が再度オンになった後、ある信号が前記ＲＦ電源に送られて再度オンになる請求項３７に記載の装置。
【請求項３９】
前記センサが、前記パルスＤＣ電源を再度オンした時に前記ターゲット上で電気アークを検出し、かつ前記ターゲット上の前記電気アークの検出に応答して、前記所定の時間の複数倍だけ前記パルスＤＣ電源を遮断する手段をさらに備えた請求項３７に記載の装置。
【請求項４０】
前記センサが、前記所定の時間の前記複数倍が経過した後に前記パルスＤＣ電源を再度オンしたきに前記ターゲット上で電気アークを感知し、かつ前記ターゲット上の前記電気アークの検出に応答して、前記所定の時間のさらに大きな複数倍だけ前記パルスＤＣ電源を遮断する手段をさらに備えた請求項３９に記載の装置。
【請求項４１】
前記センサが、前記所定時間の数倍経過後に前記パルスＤＣ電源を再度オンした時に前記ターゲット上で電気アークが発生しないことを感知し、かつ前記所定の時間をその元の値にリセットする手段をさらに備えた請求項３９または４０に記載の装置。
【請求項４２】
前記真空スパッタ・デポジションシステム・チャンバ内の動作圧が、１．０×１０−３〜１０×１０−３トールに維持される請求項２７に記載の装置。
【請求項４３】
前記真空スパッタ・デポジションチャンバ内のターゲット上で維持される電界が、６００エルステッドより小さい請求項２７に記載の装置。
【請求項４４】
真空スパッタ・デポジションシステム内のターゲット上のアークを抑制する装置であって、
ａ）少なくとも、
ｉ）パルスＤＣ電源、
ｉｉ）フィルタ・ユニットおよび
ｉｉｉ）センサを備えたパルスＤＣ電源系統と、
ｂ）少なくとも、
ｉ）ＲＦ電源、
ｉｉ）ＲＦコントロール、および
ｉｉｉ）マッチ・ネットワークを備えたＲＦ電源系統と、
ｃ）前記パルスＤＣ電源系統および前記ＲＦ電源系統に電気的に接続されたターゲットと、
ｄ）前記ターゲット機構の表面を監視して電気アークを検出し、かつ前記ターゲットの表面上で電気アークが検出された時に前記パルスＤＣ電源にある信号を送って遮断する前記パルスＤＣ電源系統内のセンサと、
ｅ）前記パルスＤＣ電源の遮断を検出し、かつある信号を前記ＲＦ電源に送って遮断することのできるフィードバック制御機構とを備えた装置。
【請求項４５】
前記パルスＤＣ電源が、前記電力印加の少なくとも一部の間に、前記ターゲットに印加される電圧の極性を逆転させる請求項４４に記載の装置。
【請求項４６】
前記パルスＤＣ電源が少なくとも０．１ＭＨｚかつ２０ＭＨｚ以下の周波数を有する請求項４４に記載の装置。
【請求項４７】
前記パルスＤＣ電源が少なくとも０．１％かつ９９．９％以下のデューティ・サイクルを有する請求項４４に記載の装置。
【請求項４８】
前記ＲＦ電源が少なくとも１ＭＨｚかつ１００ＭＨｚ以下の周波数を有する請求項４４に記載の装置。
【請求項４９】
前記パルスＤＣ電源が少なくとも１０％かつ２０％以下のデューティ・サイクルおよび少なくとも０．２５ＭＨｚかつ０．６ＭＨｚ以下の周波数を有する請求項４４に記載の装置。
【請求項５０】
前記パルスＤＣ電源が少なくとも２０％かつ４５％以下のデューティ・サイクルおよび少なくとも０．７５ＭＨｚかつ１．２５ＭＨｚ以下の周波数を有する請求項４４に記載の装置。
【請求項５１】
前記パルスＤＣ電源が少なくとも４５％かつ７０％以下のデューティ・サイクルおよび少なくとも２．５ＭＨｚかつ４ＭＨｚ以下の周波数を有する請求項４４に記載の装置。
【請求項５２】
前記ＲＦ電源系統が前記ターゲットの中央部分に設置されたフィードを用いて前記ターゲットに電気的に接続され、かつ前記パルスＤＣ電源系統が前記ターゲットの一端部近傍に設置されたフィードを用いて前記ターゲットに電気的に接続された請求項４４に記載の装置。
【請求項５３】
前記ＲＦ電源系統が前記パルスＤＣ電源系統の前記フィルタ・ユニットを用いて、前記ターゲットの一端部に設置されたフィードに電気的に接続され、かつ前記パルスＤＣ電源系統が前記ターゲットの前記一端部に設置された前記フィードに電気的に接続された請求項４４に記載の装置。
【請求項５４】
前記ターゲットが取り付けられる設置プレートをさらに備え、前記ＲＦ電源系統が前記ターゲット設置プレートの中央部分に設置されたフィードを用いて前記ターゲットに電気的に接続され、かつ前記パルスＤＣ電源系統が前記ターゲット設置プレートの一端部近傍に設置されたフィードを用いて前記ターゲットに電気的に接続された請求項４４に記載の装置。
【請求項５５】
前記ターゲットが取り付けられる設置プレートをさらに備え、前記ＲＦ電源系統が、前記パルスＤＣ電源系統の前記フィルタ・ユニットを用いて前記設置プレートの一端部近傍に設置されたフィードを用いて、前記ターゲットに電気的に接続され、かつ前記パルスＤＣ電源系統が前記ターゲット設置プレートの一端部近傍に設置されたフィードを用いて前記ターゲットに電気的に接続された請求項４４に記載の装置。
【請求項５６】
所定時間が経過した時に、前記センサによってある信号が前記パルスＤＣ電源に送られて再度オンになる請求項４４に記載の装置。
【請求項５７】
前記パルスＤＣ電源が再度オンになった後、前記制御機構によってある信号が前記ＲＦ電源に送られて再度オンになる請求項４４に記載の装置。
【請求項５８】
前記センサが、前記パルスＤＣ電源を再度オンした時に前記ターゲット上で電気アークを検出し、かつ前記ターゲット上の前記電気アークの検出に応答して、前記所定の時間の複数倍だけ前記パルスＤＣ電源を遮断する手段をさらに備えた請求項５６に記載の装置。
【請求項５９】
前記センサが、前記パルスＤＣ電源を再度オンした時に前記ターゲット上で電気アークを感知し、かつ前記ターゲット上の前記電気アークの検出に応答して、前記所定の時間のさらに大きい複数倍だけ前記パルスＤＣ電源を遮断する手段をさらに備えた請求項５８に記載の装置。
【請求項６０】
前記センサが、前記所定時間の数倍経過後に前記パルスＤＣ電源を再度オンした時に前記ターゲット上で電気アークが発生しないことを感知し、かつ前記所定の時間をその元の値にリセットする手段をさらに備えた請求項５８または５９に記載の装置。
【請求項６１】
前記フィルタ・ユニットが前記パルスＤＣ電源からのＲＦフィードバックを阻止する請求項４４に記載の装置。
【請求項６２】
前記マッチ・ネットワークが前記ＲＦ電源からのＤＣフィードバックを阻止する請求項４４に記載の装置。
【請求項６３】
前記真空スパッタ・デポジションシステム・チャンバ内の動作圧が、約１．０×１０−３〜約１０×１０−３トールに維持される請求項４４に記載の装置。
【請求項６４】
前記真空スパッタ・デポジションチャンバ内のターゲット上で維持される電界が、６００エルステッドより小さい請求項４４に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
スパッタ・デポジションを制御することに関する。
【背景技術】
【０００２】
本出願は、２００２年５月１７日にＭｉｃｈａｅｌ  Ｗ．Ｓｔｏｗｅｌｌ，Ｊｒのために出願された「Ｐｕｌｓｅｄ  Ｅｌｅｃｔｒｉｃａｌ  Ｓｐｕｔｔｅｒｉｎｇ  Ｄｅｐｏｓｉｔｉｏｎ  Ｓｙｓｔｅｍ  ａｎｄ  Ａｐａｒａｔｕｓ」という名称の米国仮特許出願第６０／３８１，４８２号および２００３年５月１５日に出願された「Ｓｙｓｔｅｍ  ａｎｄ  Ａｐｐａｒａｔｕｓ  ｆｏｒ  Ｃｏｎｔｒｏｌ  ｏｆ  Ｓｐｕｔｔｅｒ  Ｄｅｐｏｓｉｔｉｏｎ  Ｐｒｏｃｅｓｓ」という名称の米国特許出願（まだ譲渡されず）の優先権を主張する。
【０００３】
薄膜導電性および非導電性コーティングは、産業において、用途の中でもとりわけフラット・パネル・ディスプレイ、タッチ・スクリーン・ディスプレイ、ガラス上のエネルギ制御コーティング、および光学干渉フィルタのコーティングを含む多くの用途がある。
【０００４】
これらの膜は様々な方法で表面に付着される。よく使用される方法の１つはスパッタ・デポジション（ｓｐｕｔｔｅｒ  ｄｅｐｏｓｉｔｉｏｎ）と呼ばれる。典型的には、スパッタ・デポジション法では、被覆される物体、すなわち基板がチャンバ内に設置される。ターゲットと呼ばれる被覆の際に用いられるプレートもチャンバ内に設置される。このターゲットは電圧源に電気的に接続され、電気的なカソード／ターゲットとして働く。典型的には、スパッタリング・チャンバが真空にされて、加圧されたガスがチャンバに送り込まれる。チャンバ内で使用するのに選択されるガスは、スパッタリング法が反応性の方法であるか、あるいは非反応性の方法であるかによって決まる。反応性の方法の場合、ガスはターゲットの材料と反応して基板上にスパッタリングされる所望の材料を形成するように選択される。非反応性スパッタリングの場合、不活性の非反応性ガスが選択される。
【０００５】
ターゲットは電気的に付勢される。電源のアノードとカソード／ターゲットとの間の電界がチャンバ内のガスをイオン化する。次に、このガス・イオンは電界によってターゲット内に導かれる。これが十分なエネルギを用いて行われる場合、材料の一部がターゲットから除去される。この除去された材料は典型的にはターゲットから少し離れた場所で電気的に中性になり、チャンバを通ってターゲットから基板の表面まで移動する。この工程が反応性スパッタリングの場合、除去された材料はチャンバを通る時にガスと反応し、また基板の表面にて反応するかもしれない。基板ではターゲット材料または反応したターゲット材料が基板の表面上で薄膜コーティングを形成する。この方法は高品質の膜を形成するが、スパッタリングの速度は時に非常に遅くならざるを得ず、スパッタ・デポジション法に関連するある問題を克服できないし、一貫した膜コーティングを維持することもできない。
【０００６】
スパッタ・デポジション法、特に反応性スパッタ・デポジション法に関していくつかの問題がある。例えば、材料がスパッタリングされるにつれて、チャンバ内のガスとターゲット表面との間に反応が生じてしまい、コンデンサのように機能し、かつ電気アーク（ｅｌｅｃｔｒｉｃａｌ  ａｒｃｉｎｇ）を生じさせ得る誘電層がターゲット上に形成される。このアークによって基板への材料の付着が不均一になり、コーティングに欠陥が生じることになる。印加電圧またはスパッタリングが実行される速度を変化させれば、前記問題を低減させ、かつ膜コーティングの品質を向上することができるが、これらの目的すべてを完全に達成することはできない。
【０００７】
非反応性スパッタ・デポジション工程は比較的高速である。チャンバ内のターゲット材料とガスとの間で反応がより頻繁に発生するので、反応性スパッタ工程では典型的にはアークがより頻繁に発生する。このために、また他の理由から、反応性スパッタ法は非反応性スパッタリングに比して、一般により低速で行われる。
【０００８】
発生する電気アークを低減または補償するために、種々の電源が使用されてきた。使用される電圧源には、直流（ＤＣ）、交流（ＡＣ）、および高周波（ＲＦ）が挙げられる。この様々な電源は、ある構成においてはアークの発生を低減することが判明しているが、システムに関する問題は依然として残っている。また、反応性スパッタリングに関しては、蒸着が実行され得る速度は依然として低速であることから、受容可能な製品を製造するのに必要な時間は長くなり、したがって依然としてコストもかなり高額になっている。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
したがって、特に反応性スパッタリングが用いられる際に、蒸着される膜の品質に影響を及ぼさず、かつコーティングの速度低下を最小限にする、ターゲットからの電気アークを低減させるか、または除去するスパッタ・デポジションを実行するシステムおよび方法が必要とされている。
【課題を解決するための手段】
【００１０】
非導電性および導電性のスパッタリングされた膜特性の要件は、技術の進歩に伴ってより一層差し迫ったものになっている。既存のマグネトロン・スパッタリング法は、いくつかの点でこのような新たな要件を満たす膜特性を効果的に制御する能力が制限される。既存の装置および工程は、出力が制限されることの他にスパッタリング工程のエネルギを細かく制御することができない可能性があり、実際にそうである。
【００１１】
交流（ＡＣ）および直流（ＤＣ）両方のパルス電源を使用すれば、スパッタリング・エネルギをより良く制御することによって多数の薄膜蒸着工程および薄膜特性に役立つ。これらのパルス電源はユーザが定めた周波数および強度でプラズマを消弧し、かつ再点弧させるという事実によってこの制御は達成される。このようなシステムからの出力パルスおよびプラズマ点弧の開始時には、イオンを発生する電子エネルギはより広範囲に分布し、故に、スパッタリングされる材料の割合は一層大きくなる。
【００１２】
パルスＤＣ電源を用いれば、多数の端緒とプラズマ点弧があり、平均的な電子エネルギを一層高い値に増大させ、故に、その工程に有利になる。パルス幅、デューティ・サイクル、電子／イオン・エネルギ、および生成されるパルスの数を制御することによって、スパッタリングされる特定の材料を制御することができる。パルスＤＣ電源を用いれば、オペレータはより多くのスパッタリングされる薄膜特性を効果的に制御することができる。
【００１３】
各「オフ」サイクルの間は、ターゲット／カソード上の電荷蓄積を除去するため、故にアーク発生の可能性を低減させるために、パルスＤＣ電源は典型的には逆極性をターゲットに提供する。この方法はターゲット／カソードが結果的に被るかもしれないアークのすべてを低減させるのに有効である。さらに、パルスＤＣ電源の周波数に応じて、ターゲット表面から電流を除去することは、発生するかもしれない各アークが含むであろうエネルギの量を制限するためのアーク抑制として機能し得る。
【００１４】
パルスＤＣ電源を使用すれば、他の電流源の使用に比べより効果的になり、より一貫したスパッタリング膜を提供することができるが、ターゲット表面に堆積される誘電体を低減させ、かつ効率を上げるためにシステムに対して成し得るその他の改善があるかもしれないと思われた。実験では、高周波（ＲＦ）電力をパルスＤＣ電力と同時にカソード／ターゲットに適用することによって、ターゲット上のイオン化効率が上昇したことが認められた。このイオン化効率の増大によって、イオン化効率の増大なしに除去される場合に比べて、酸化材料をより多く表面から除去することが可能となる。酸化材料が少なくなるので、アークの発生頻度は少なくなり、したがって膜特性は向上した。このイオン化効率の増大の別の利点は、一般に生じるようにターゲットの中央領域にトラック（ｔｒａｃｋ）ができるのに比べて、ターゲット表面全体により均一なエッチングが得られることである。
【００１５】
ＲＦ電源と共にパルスＤＣ電源を使用すれば、スパッタリングされる材料が生成される時の最大の電子／イオン・エネルギを正確に制御し、平均的な電子／イオン・エネルギを増強し、かつ酸化粒子を除去することによって、膜品質を向上させるのに有効となり得、これにより基板方向への材料のアークが低減される。
【００１６】
要約すれば、この発見によって、ユーザは先行技術と比べて、より高い歩留りおよびより高品質の薄膜を得ることが可能となる。歩留りの増大は、微粒子汚染が小さくなり、基板の「バンディング」（ｂａｎｄｉｎｇ）がなくなり、かつより大きな蒸着出力および／またはより高速においてターゲット表面への損傷が減少する可能性が低いことを意味するアークが、より少なくなった結果である。より高品質な薄膜は、パルス周波数および滞留時間を調整することによって電子／イオン化エネルギを積極的に制御する能力から得られる。
【００１７】
以下の本発明の詳細な説明がよりよく理解されるために、上記は本発明の特徴および技術的利点を幅広く概説したものである。本発明の特許請求の範囲の主題を成す本発明の付加的な特徴および利点を以下に記載する。開示される概念および特定の実施形態は、本発明の同じ目的を実行する他の構造体を変形または設計する基礎として容易に利用されてよいことが当業者によって理解されるべきである。そのような同等の構成が添付の特許請求の範囲に記載の本発明の精神および範囲から逸脱しないことも、当業者によって理解されるべきである。
【００１８】
本発明および同利点をより完全に理解するために、添付図面と共に記載した以下の解説を参照する。
【００１９】
図面の考察においては、全体を通し同じ参照番号を用いて、同じか類似する構成要素を示す。簡潔に示すために、スパッタ・デポジションコーティングを実行するのに必要な真空スパッタ・デポジションチャンバ等の先行技術では知られている他の種々の構成要素は示されていないか、考察されていない。
【００２０】
以下の考察では、本発明を完全に理解できるように、多数の特定の詳細が記載されている。しかし、本発明がそのような詳細以外に実施されてよいことは当業者には明白であろう。他の例では、不要な記述で本発明をわかり難くしないために、周知の要素は略図あるいはブロック図形式で示している。
【００２１】
ここで図面を参照すると、示されている要素はわかり易くするために必ずしも原寸大で示されておらず、また同様の、あるいは類似する要素はいくつかの図を通して同じ参照番号で示されている。
【発明を実施するための最良の形態】
【００２２】
図１は本発明のアーク抑制機構１０の配置を示している。ターゲット、すなわちカソード３０を保持するためにターゲット設置プレート２０が使用されてよい。あるいは、いくつかの配置では、ターゲット設置プレート２０は使用される必要がない。ターゲット／カソード３０、すなわちターゲット設置プレートが使用される場合、ターゲット設置プレート２０は２つの電源であるパルスＤＣ電源系統（ｐｕｌｓｅｄ  ＤＣ  ｐｏｗｅｒ  ｓｙｓｔｅｍ）１００およびＲＦ電源系統２００に電気的に接続される。パルスＤＣ電源系統１００のパルスＤＣ電源（ｐｕｌｓｅｄ  ＤＣ  ｐｏｗｅｒ  ｓｕｐｐｌｙ）１２０は、カソード／ターゲット３０またはターゲット設置プレート２０の下部近傍に設置されたフィード（ｆｅｅｄ）４０に高電流ＲＦフィルタ１１０を用いて接続されている。ＲＦ電源系統２００のＲＦ電源２２０は、典型的にはカソード／ターゲット３０またはターゲット設置プレート２０の中央部近傍に設置されたフィード5０にチューナ２１０を用いて接続されている。本発明の特定の構成では、ＲＦ電源２２０およびチューナ２１０は、ターゲット上で発生するアークを感知しかつＲＦ電源２２０を直ちに遮断することのできる機器を組み込むために変形されている。
【００２３】
本発明のアーク抑制機構１０は真空蒸着チャンバ（図示せず）内で使用されることが意図されている。使用される場合には、ＲＦ電源２２０、パルスＤＣ電源１２０、チューナ２１０、フィルタ・ボックス１１０、およびターゲット設置プレート２０などの機構１０のある部分は、真空チャンバ（図示せず）の外に設置され得るが、カソード／ターゲット３０は典型的には真空蒸着チャンバ（図示せず）の内部に設置される。しかし、機器の特定の配置および位置は設置毎に変わる。真空チャンバ内にカソードの磁界を閉じ込めるために、非可動永久磁石、可動磁石、または回転磁石（図示せず）が用いられてよい。先行技術の場合のように、真空チャンバ（図示せず）内で使用されるガスはスパッタリングされるコーティングの所望の特性に依存する。
【００２４】
ＲＦ電源２２０はＲＦチューナ２１０を介してカソード／ターゲット３０に接続され、チューナ２１０はカソード／ターゲット３０または設置プレート２０の裏側に直接取り付けられている。Ａｄｖａｎｃｅｄ  Ｅｎｅｒｇｙ社によるモデルＲＦＧ３００１  ３ＫＷ  ＲＦ電源およびＡＺＸ９０チューナなどの市販のＲＦ電源２２０および２１０が本発明において使用されてよい。ＲＦ電源２２０は典型的には約１ＭＨｚ〜９４ＭＨｚの周波数でカソード／ターゲット３０に電力を供給する。
【００２５】
アークが検出された時にカソード／ターゲット３０からＲＦ電源２２０を電気的に切断するために遮断回路と一体化されるＤＣバイアス・アーク検出回路（ＤＣ  ｂｉａｓ  ａｒｃ  ｄｅｔｅｃｔｉｏｎ  ｃｉｒｃｕｉｔｒｙ）の他ＲＦアーク検出回路を備えるために、市販のＲＦチューナ２１０を変形する必要があることもある。図３に示したようなＤＣバイアス・アーク検出回路を標準的なＲＦ検出回路と共にＲＦチューナに加えることによって、アークを感知し、かつＲＦ電源２２０を遮断することによって応答する際の時間遅延が縮小され、この結果、アークにより反応し易いシステムが得られる。必要に応じて、電源を早く遮断しかつランプ・アップ（ｒａｍｐ  ｕｐ）できるように、ＲＦ電源２２０が変形されてもよい。
【００２６】
カソード／ターゲット３０の電圧のｄｖ／ｄｔを算出するために、標準的なＲＦアーク検出回路をチューナ２１０と共に用いた。算出したｄｖ／ｄｔは閾値電圧と比較される。ｄｖ／ｄｔの値が閾値電圧より大きい場合、ＲＦ電源２２０の出力はチューナ２１０によって抑えられる。一部にはＲＦ電源２２０の動作の本質的な遅延のために、ｄｖ／ｄｔ測定が閾値を超えると決定した時からＲＦ電源２２０の出力が低減されて正常レベルに戻るまでの応答時間は、約１５０〜２００マイクロ秒である。
【００２７】
ＲＦ電源２２０用の中央カソード／ターゲット接続部５０における電圧の連続サンプリングは抵抗器ネットワークを用いて行われ、特定のシステムおよびスパッタリングされる膜の所望の特性に応じて約２０〜３５０ボルト、より好適には７０〜１２０ボルトの範囲の値に設定され得る閾値電圧値と比較されるが、この範囲は２０〜３５０ボルトであってよい。カソード／ターゲット３０へのパルスＤＣ電圧がアークに応答して遮断されると、カソード／ターゲット３０にて測定される電圧は低下し、ターゲット３０上で発生したＲＦ電源系統２００に対する信号として働き、またパルスＤＣ電源１２０はそのアークに応答して遮断される。カソード／ターゲット３０にて測定された電圧が閾値電圧値より小さい場合、ＲＦ電源２２０の出力は、使用される本発明の特定の配置に応じて、設定値／調節回路をクランプすることによって、あるいはＲＦ電源２２０の外部遮断を実行することによって遮断される。電圧測定値が閾値より下であると決定してからＲＦ電源２２０が遮断されるまでの応答時間は、システム・構成応じて変動し、平均的な時間は約４０マイクロ秒である。
【００２８】
パルスＤＣ電源１２０は高電流ＲＦフィルタ１１０を介してカソード／ターゲット３０に接続され、フィルタ１１０はカソード／ターゲット３０または設置プレート２０の裏側に直接取り付けられている。アーク抑制機構１０の構成に応じて標準的なＰｉ、Ｔｅｅ、またはＬＣフィルタであってよい高電流ＲＦフィルタ１１０は、ＲＦ電源２２０によって供給される電力からパルスＤＣ電源１２０によって供給される電力を隔離かつ分離する。Ａｄｖａｎｃｅｄ  Ｅｎｅｒｇｙ社によるＰｉｎｎａｃｌｅ  ＰｌｕｓパルスＤＣ電源などの市販の電源が本発明において使用されてよい。使用されるパルスＤＣ電源１２０は内部アーク抑制機構を組み込むことが好ましい。
【００２９】
パルスＤＣ電源系統１００は典型的にはカソード／ターゲット３０を監視し、アークが検出されるとパルスＤＣ電源１２０はある時間の間遮断される。パルスＤＣ電源１２０の内部のアーク抑制機構は、パルスＤＣ電源１２０の製造業者に依存する調整方法を用いて、典型的には検出時間および遮断時間を調整できるように調整可能である。カソード／ターゲット３０の電圧測定が閾値より下であると決定してからパルスＤＣ電源１２０が遮断されるまでの応答時間は、わずか数マイクロ秒である。パルスＤＣ電源１２０が遮断されたためにカソード／ターゲット３０の電圧が低下すると、カソード／ターゲット３０に取り付けられたＲＦチューナ２１０の検出回路はその電圧低下を検出し、上記のように、ＲＦ電源２２０を同様に遮断するように働く。
【００３０】
一旦パルスＤＣ電源１２０の特定の遮断時間が満たされると、パルスＤＣ電源１２０は再度オンになる。
【００３１】
本発明の１つの配置においては、このシステムは、パルスＤＣ電源１２０が再度オンになり、別のアーク事象が同時に発生すると、パルスＤＣ電源１２０が再度遮断され、パルスＤＣ電源１２０の所定の遮断時間がパルスＤＣ電源１２０内に設定された遮断時間の何倍かまで増大するように構成されてよい。パルスＤＣ電源１２０はその遮断時間の何倍かに等しい時間遮断された後、再びオンになる。２回目にオンになりさらに別のアーク事象が同時に生じると、パルスＤＣ電源１２０は再度遮断され、パルスＤＣ電源１２０の所定の遮断時間（ｓｈｕｔｄｏｗｎ  ｔｉｍｅ）が、パルスＤＣ電源１２０内に設定された遮断時間の数倍に増大する。パルスＤＣ電源１２０はその遮断時間の数倍に等しい時間の間遮断された後、再びオンになる。次第に長くなる遮断時間のこのサイクルは、パルスＤＣ電源１２０が再度オンになって同時にアーク事象が生じる限り継続する。パルスＤＣ電源１２０がうまくオンになった後にアーク事象が同時に発生しない場合、この遮断時間はパルスＤＣ電源１２０内に設定された時間にリセットされる。この方法は「漸進的アーク遮断」（ｐｒｏｇｒｅｓｓｉｖｅ  ａｒｃ  ｓｈｕｔｄｏｗｎ）と呼ばれることもある。
【００３２】
カソード／ターゲット３０へのＤＣ電圧がＲＦ２１０のセンサ回路に指定された閾値を超えて上昇すると、同じくＲＦ電源２２０は再度オンに戻る。再起動されるＲＦ電源２２０に本質的な遅延はないので、ＲＦ電源２２０が再度オン・ラインになるまでの総時間は約１００〜１５０マイクロ秒であるが、この時間は回路の変形例を用いて改善することができる。カソード／ターゲット３０上の上のアーク開始からパルスＤＣおよびＲＦ電源１２０、２２０が遮断されて再度オンになるまでの平均的な総時間は、２５００マイクロ秒より短く、約４００マイクロ秒であるのが好ましい。
【００３３】
低減されるアークの大きさに加え、より弱いアークを用いて製造される、酸化される材料は少ないためにアークが検出される時の電源系統１００、２００の応答性が増大するので、ターゲット３０の表面上の蓄積はよりゆっくり起こり、アークの発生数も低減される。典型的には、動作時に、一旦システムが暖まると、典型的なシステムでよく見られ得る１分当たり数百または数千本のアークに比べて、発生するアークは１分当たり約１〜２本であり、アークの大きさも低減されている。
【００３４】
パルスＤＣ電源１２０は約０．１ＭＨｚ〜約２０ＭＨｚの周波数で使用される０．１％〜９９．９％の間の調整可能なデューティ・サイクルに従って、カソード／ターゲット３０に電力を供給し得る。典型的には、周波数が高くなるほど、デューティ・サイクルも大きくなる。例えば、０．４ＭＨｚでは、デューティ・サイクルは典型的には１２〜１５％であり、１ＭＨｚでは、デューティ・サイクルは２５〜４０％であり、３ＭＨｚではデューティ・サイクルは５０〜７０％である。デューティ・サイクルとはパルスＤＣ電１２０源がオンである時間の割合を意味する。したがって、１５％のデューティ・サイクルはパルスＤＣ電源１２０が各サイクルの１５％だけターゲットに電力を送っている状態を意味する。したがって、デューティ・サイクル２５％で１００ＫＨｚの周波数は、１００ＫＨｚの周波数で動作するＤＣ電源１２０が２．５×１０−６秒間オンになり、その後７．５×１０−６秒間オフになり、次いでこの工程が繰り返される状態を意味する。電源発入段階の間のパルスＤＣ電源１２０からの好適な出力は定電圧で送られる定電力である。
【００３５】
図１に示した本発明のシステム１０の配置では、ＲＦおよびＤＣアーク検出回路がＲＦチューナ２１０に組み込まれているので、所望のアーク検出および保護を達成するために、パルスＤＣ電源系統１００とＲＦ電源系統２００との間に物理的な接続は必要ない。
【００３６】
図２は本発明のアーク抑制機構１２の別の配置を示している。この配置では、パルスＤＣ電源系統１５０がパルスＤＣ電源１２０が遮断された時にＲＦ電源２２０をオフするフィードバック制御機構１８０を用いてＲＦ電源系統２５０に接続されている。この配置では、ターゲット、すなわちカソード３０を保持するためにターゲット設置プレート２０が使用され得るが、すべての構成において必要というわけではない。カソード／ターゲット３０、すなわちターゲット設置プレートを用いる場合、ターゲット設置プレート２０はパルスＤＣ電源系統１５０およびＲＦ電源系統２５０に電気的に接続されている。パルスＤＣ電源系統１５０のパルスＤＣ電源１２０は、カソード／ターゲット３０またはターゲット設置プレート２０の下部近傍に設置されたフィード４０にＲＦフィルタ１６０を用いて接続されている。ＲＦフィルタ１６０が設置されていない場合、ＲＦ電力はパルスＤＣ電源１２０に帰還して、これがパルスＤＣ電源１２０内の電圧検知回路に損傷を及ぼし得ることがわかる。ＲＦ電源２２０はマッチング・ネットワーク２６０の入力に接続され、ＲＦ電力出力はカソード／ターゲット３０またはターゲット設置プレート２０の中央部近傍に設置されたフィード５０に接続されている。
【００３７】
このシステムの代替的な配置が図２Ａに示されている。この配置では、マッチング・ネットワーク２６０からＲＦ電力出力はＲＦフィルタ１６０に接続され、ＲＦ電力はカソード／ターゲット３０またはターゲット設置プレート２０の下部近傍に設置されたフィード４０に送られる。
【００３８】
ＲＦ電源２２０がＤＣフィードバックによって損傷受けるのを防ぐために、マッチング・ネットワーク２６０はＲＦ電源２２０からのＤＣフィードバックを阻止する。図２および図２Ａに示した本発明の配置では、パルスＤＣ電源１２０とＲＦ制御機構２７０との間のフィードバックはフィードバック制御機構１８０を用いて提供される。アークが発生すると、パルスＤＣ電源系統１５０がカソード／ターゲット３０電圧の急激な低下を感知し、パルスＤＣ電源１２０の出力を遮断する。次に、この遮断によって、ある信号がパルスＤＣ電源１２０からアークが止まるまでＲＦ電源２２０を遮断するフィードバック制御機構１８０を介してＲＦ電源２２０に送られる。フィードバック制御機構１８０はＲＦ制御機構２７０に高い信号、すなわちオフ信号を供給し、この機構２７０はマッチング・ネットワーク２６０内のＲＦインバータを用いてＲＦ電源２２０にある信号を送ってＲＦ出力を遮断する。アーク事象が消えて、パルスＰＣ電源１２０が再びオンになると、フィードバック制御機構１８０は低い／オン信号をＲＦ制御機構２７０に送り、この機構２７０はある信号をＲＦ電源２２０に再度オンになるように命令するマッチング・ネットワーク２６０に送る。ＲＦ電源２２０を遮断するまでの応答時間は本発明のこの配置では非常に短時間で、典型的には２５０マイクロ秒より短い。
【００３９】
種々の配置の本発明の機構を試験した際、相互に独立して動作する複数のアーク抑制機構１０、１２は近接して設けられてよく、かつアークを抑えるシステムの能力に明らかな影響が見られないだけでなく、他の機構の近接によって生じる機構の速度にも影響を及ぼさないことが明らかとなった。
【００４０】
ＲＦ電力をパルスＤＣ電力に印加すれば、オペレータは製造されたスパッタリングされた膜が所望の仕様を満たしていない場合に、ほぼ最大の電子／イオン・エネルギ・レベルの上限を調節することも可能となる。
【００４１】
一般に、先行技術では、スパッタリングが実行される時に真空チャンバ内のガス圧は、約２×１０−３トール（０．３パスカル）に保たれる。また先行技術では、ターゲット表面上の磁界が最低で６００エルステッド（Ｏｅ）であることを必要とした。本発明のシステムにおいてＤＣ電力に加えてＲＦ電力を使用する予期せぬ利点の１つは、磁界、動作圧、および動作温度が先行技術のものから変更されてもよいことにある。本発明においてスパッタリングが実行される時の真空チャンバ内のガス圧は、典型的には約１×１０−３〜約１０×１０−３トール、特定の用途に応じて、好適には約１．５×１０−３〜約５．５×１０−３トールの範囲に保たれる。本発明のシステムの動作は６００エルステッドより小さい（およびより大きい）磁界強度で効果的であり、カソード／ターゲットにほぼ完全にアークがなくなることが示された。
【００４２】
図３はＲＦチューナ２１０用のカソードＤＣバイアス遮断回路の変形例を示している。このカソードＤＣバイアス遮断回路３００はカソード・フィード５０の電圧を連続的にサンプリングする。電圧信号３０２が抵抗器Ｒ１  ３１０を介して回路に入る。電圧信号３０２は抵抗器Ｒ２  ３１２を介して供給され、該抵抗器３１２は因数１００でこの電圧を割って、カソード５０で読み取られる１０００ボルト毎に１０ボルトの信号レベルを生む。ＲＦ電圧信号３０２は、インダクタ３２２および２つのコンデンサ３２４、３２６を備えたフィルタ３２０を介してその信号を処理することによってパルスＤＣ波形からフィルタ・アウトされる。フィルタされた電圧信号３０３は比較器３３０のプラス側に送られ、該比較器３３０が電圧信号３０３を比較器３３０のマイナス側に送られた閾値電圧と比較する。比較器３３０のマイナス側に送られた閾値電圧は、抵抗器Ｒ３  ３３４、Ｒ５  ３３６およびＲ６  ３３８からの、カソードの１００ボルト毎に１ボルトである反転入力を提供する閾値回路３３０を用いて取得される。フィルタされた電圧信号３０３が閾値電圧よりも低くなった場合、比較器３３０の出力は高い信号３０４となり、この場合では約１５ボルトである。この高い信号３０４は抵抗器Ｒ４  ３４０および１５ＶＤＣツェナー・ダイオード３４２によってクランプかつ制限される。制限された高い信号３０４はＭＯＳＦＥＴ３５０に送られてＭＯＳＦＥＴ３０がオンになり、ＲＦ遮断信号３６０がクランプされ、ＲＦ出力電圧はゼロまで低下する。使用されるアーク抑制機構１０の配置と構成に応じて、遮断回路３００はＲＦ電源２２０の内部にあるか、あるいは外部にあってよい。
【００４３】
特定のシステム・構成の一例として、試験中に開発された本発明の一配置をここに記載するが、他の多くの構成が用いられてよい。本システムは真空チャンバ（図示せず）内に２つのアーク抑制機構１０を組み込んでいる。各抑制機構１０のカソード／ターゲット３０は長さが７８インチ（１９８０ｍｍ）である。近接するカソード／ターゲット３０はカソード本体間に１０１．６ｍｍ（４インチ）の間隙ができるように、３５５．６ｍｍ（１４インチ）の中心線上に位置決めした。別個のチューナ２１０および高電流ＲＦフィルタ１１０を各カソード／ターゲット３０に接続した状態で、各カソード／ターゲット３０に接続された別個のＲＦ電源２２０およびパルスＤＣ電源１２０を用いて本システムを操作した。ＲＦ電源２２０の周波数は約１３．５６ＭＨｚとした。カソード／ターゲット３０は別個のアノードを有してよいが、このシステムの構成においては別個のアノードを有しておらず、アノードとして機能するように近接している接地表面に依存している。カソード／ターゲット３０は各々ターゲット平面に向かってのみ延びる側面ダーク・スペース・シールド（ｓｉｄｅ  ｄａｒｋ  ｓｐａｃｅ  ｓｈｉｅｌｄ）（図示せず）を組み込んでいる。つまり、該シールドはコンテインメント・ボックス（ｃｏｎｔａｉｎｍｅｎｔ  ｂｏｘ）またはアノードを形成するためにターゲット平面を越えて延びていない。
【００４４】
本発明の配置内に磁界を閉じ込めるために、非可動永久磁石（図示せず）を用いた。水平方向の磁界は４００〜１２００ガウスとした。ターゲット材料のＩｎ２Ｏ３：ＳｎＯの比は９０：１０とした。本発明のこの配置の真空チャンバ内で使用したガスは酸素、水素、および水素の混合気とした。ターゲットから基板までの距離は約３．５インチ〜４インチ（８９〜１０２ｍｍ）であった。スパッタリングが実行された時の真空チャンバ内の動作圧は約３．５×１０−３トール〜４．５×１０−３トールであった。
【００４５】
上記のようなシステムを用いて試験を実施した。製造されたコーティングの計算および測定に基づき、システム１０のアーク検出閾値を約７５ＶＤＣに設定した。種々の出力レベルにおける試験結果を以下に示す。
【００４６】
【表１】
2005526184.tif 000003
【００４７】
【表２】
2005526184.tif 000004
【００４８】
【表３】
2005526184.tif 000005
【００４９】
【表４】
2005526184.tif 000006
【００５０】
図４は本発明のシステムでアークが検出された時を時間経過で示した電気的活動のオシロスコープの写図である。チャネル１はフィルタされたＤＣカソード電圧の活動を監視したものを示し、チャネル３はＲＦオン／オフ信号を示している。４１０でパルスＤＣ電源のアーク抑制機構がアーク事象を検出すると、パルスＤＣ電源はある時間の間遮断される。４２０では、パルスＤＣ電源が遮断されたためにカソード／ターゲットの電圧が低下すると、カソード／ターゲットに取り付けられたＲＦ電源系統の検出回路がその電圧低下を検出して、同じくＲＦ電源を遮断するように働く。このトレーシングからわかるように、電圧測定が閾値より下であると決定してからＲＦ電源が遮断されるまでの時間はわずか数マイクロ秒である。
【００５１】
一旦パルスＤＣ電源の所定の遮断時間が一旦満たされると、パルスＤＣ電源は４３０で再度オンになる。カソード／ターゲットへのＤＣ電圧がＲＦ電源系統の閾値を超えると、同じく４４０でＲＦ電源は再度オンになる。
【００５２】
図５は本発明のシステムでアークが検出された時を時間経過で示した電気的活動のオシロスコープの写図である。チャネル１はフィルタされたＤＣカソード電圧の活動を監視したものを示し、チャネル２はフィルタしていないＤＣカソード電圧を示し、チャネル３はＲＦオン／オフ信号を示している。５１０でパルスＤＣ電源のアーク抑制機構がアーク事象を検出すると、パルスＤＣ電源はある時間の間遮断される。５２０では、パルスＤＣ電源が遮断されたためにカソード／ターゲットの電圧が低下すると、カソード／ターゲットに取り付けられたＲＦ電源系統の検出回路がその電圧低下を検出して、同じくＲＦ電源を遮断するように働く。この写図からわかるように、電圧測定が閾値より下であると決定してからＲＦ電源が遮断されるまでの時間はわずか数マイクロ秒である。
【００５３】
一旦パルスＤＣ電源の所定の遮断時間が一旦満たされると、パルスＤＣ電源は５３０で再度オンになる。カソード／ターゲットへのＤＣ電圧がＲＦ電源系統の閾値を超えると、同じく５４０でＲＦ電源には信号が送られて再度オンになる。ＲＦ電源が５５０で再起動される上での本質的な遅延、およびＲＦ電源が再度オン・ラインになる時間があることに留意されたい。
【００５４】
ここまで特定の好適な実施形態を参照して本発明を記載してきたが、開示した実施形態は事実上は制限的なものでなくむしろ例示的なものであり、幅広い変形、修正、変更、および代替が上記開示において企図されており、ある場合には、本発明のいくつかの特徴が相当するその他の特徴を使用せずに採用されてよいことに留意されたい。そのような多数の変形および修正は、上記の好適な実施形態の解説の検証に基づき当業者によって明白かつ望ましい考えられてよい。したがって、添付の特許請求の範囲は広範に、かつ本発明の範囲と一致するように解釈されるのが適切である。
【図面の簡単な説明】
【００５５】
【図１】本発明のスパッタリング装置の配置の一部を示す概念図である。
【図２】本発明のスパッタリング装置の別の配置の一部を示す概念図である。
【図２Ａ】図２に示すような本発明のスパッタリング装置の代替的配置の一部を示す概念図である。
【図３】カソードＤＣバイアス遮断回路を示す代表的な回路図である。
【図４】本発明のシステムにおいてアークが検出された時を経過時間で示した電気的活動を示すオシロスコープの写図である。
【図５】カソードのパルスＤＣ電圧およびＲＦ干渉がフィルタされたパルスＤＣ電力を示す、本発明のシステムにおいてアークが検出された時を経過時間で示した電気的活動を示すオシロスコープの写図である。
【図１】
2005526184.tif 000007
【図２】
2005526184.tif 000008
【図２Ａ】
2005526184.tif 000009
【図３】
2005526184.tif 000010
【図５】
2005526184.tif 000011
【図６】
2005526184.tif 000012
【手続補正書】
【提出日】平成16年11月18日(2004.11.18)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2005526184.tif 000013
【図２】
2005526184.tif 000014
【図２Ａ】
2005526184.tif 000015
【図３】
2005526184.tif 000016
【図４】
2005526184.tif 000017
【図５】
2005526184.tif 000018
【国際調査報告】
2005526184.tif 000019
2005526184.tif 000020