(57)【要約】本発明は、一致入力と不一致入力との間で改善された分解能をもたらす、対象物に関連するレジストレーションマークを検出するためのシステム及び方法に関する。レジストレーションマークは２進コードシーケンスを表す。センサによりビットシーケンスを検出すると、検出シーケンスはコード照合フィルタへ供給され、コード照合フィルタは検出シーケンスを２進コードシーケンスと比較して、検出信号を生成する。コード照合フィルタは、比較ビットの各々の一致対に関する検出信号値を増分し、比較ビットの各々の不一致対に関する検出信号値を減分する。このようにして不一致に対してペナルティが課せられる。この結果、フィルタ出力は、一致入力に対して高い振幅をもち、不一致入力に対して低い振幅をもつ。システムは、潜在的なエッジタイミングの問題を回避するように、検出ビットシーケンスをサンプリングできる。
2005529380.tif 000002
【特許請求の範囲】
【請求項１】
Ｎが１より大きい整数であり、各々のビットが２つの別個の値の一方を有するＮビットの２進コードシーケンスを表す、対象物に関連するレジストレーションマークを検出するための方法であって、
Ｎビットのセンサ信号を対応する前記２進コードシーケンスのビットと比較する段階と、
前記比較に応答して検出信号を生成する段階と、
を含み、前記生成段階は、比較ビットの各々の一致対に関する検出信号値を増分する段階と、前記比較ビットの各々の不一致対に関する検出信号値を減分する段階とを含み、前記検出信号は、前記検出信号が所定値を超える場合、レジストレーションマークを検出したことを表すことを特徴とする方法。
【請求項２】
前記２つの別個の値は、＋１及び−１であることを特徴とする請求項１に記載の方法。
【請求項３】
前記検出信号を生成する段階は、前記Ｎビットのセンサ信号を対応する前記２進コードシーケンスのビットに乗算する段階と、前記乗算結果を加算する段階とを含むことを特徴とする請求項２に記載の方法。
【請求項４】
前記２進コードシーケンスは、ベーカー・コードであることを特徴とする請求項１に記載の方法。
【請求項５】
Ｎは、７又は１１であることを特徴とする請求項４に記載の方法。
【請求項６】
前記対象物は、使い捨て吸収物品の構成部品であることを特徴とする請求項１に記載の方法。
【請求項７】
前記比較段階は、前記センサ信号のＮ個の連続ビットを対応する前記２進コードシーケンスのビットと比較する段階を含むことを特徴とする請求項１に記載の方法。
【請求項８】
前記所定値は、約Ｎ−２又はそれ以下であることを特徴とする請求項１に記載の方法。
【請求項９】
センサを用いてレジストレーションマークを検出して、センサ信号を生成する段階を更に含むことを特徴とする請求項１に記載の方法。
【請求項１０】
Ｎが１より大きい整数であり、各々のビットが２つの別個の値の一方を有するＮビットの２進コードシーケンスを表す、対象物に関連するレジストレーションマークを検出するためのシステムであって、
センサからＮビットシーケンスを受信するよう構成されているシフトレジスタと、
前記シフトレジスタに作動可能に接続され、前記２進コードシーケンスをシフトレジスタが受信したＮビットシーケンスと比較し、この比較に応じて検出信号を生成するよう構成されている照合フィルタと、
を備え、前記照合フィルタは、比較ビットの各々の一致対に関する検出信号値を増分し、比較ビットの各々の不一致対に関する検出信号値を減分するよう構成され、前記検出信号は、前記検出信号が所定値を超えた場合、前記レジストレーションマークを検出したことを表すことを特徴とするシステム。
【請求項１１】
前記照合フィルタは、検出信号を生成するために、前記シフトレジスタが受信したＮビットのシーケンスを対応する前記２進コードシーケンスのビットに乗算し、この乗算結果を加算するよう構成されていることを特徴とする請求項１０に記載のシステム。
【請求項１２】
前記Ｎビットシーケンスの各々のビットは前記２つの別個の値の一方を有し、前記２つの個別の値は、＋１及び−１であることを特徴とする請求項１１に記載のシステム。
【請求項１３】
前記２進コードシーケンスは、ベーカー・コードであることを特徴とする請求項１０に記載のシステム。
【請求項１４】
Ｎは、７又は１１であることを特徴とする請求項１３に記載のシステム。
【請求項１５】
公知のパターンを有するビットシーケンスを検出するための方法であって、
入力ビットシーケンスの各々のビットを少なくとも２回サンプリングして、少なくとも２つの前記入力ビットシーケンスのバージョンを生成する段階と、
前記入力ビットシーケンスの各々の生成バージョンを基準ビットシーケンスと比較する段階と、
前記比較に応答して検出信号を生成する段階と、
を含むことを特徴とする方法。
【請求項１６】
前記サンプリング段階は、クロック入力をもつシフトレジスタによって実行されることを特徴とする請求項１５に記載の方法。
【請求項１７】
前記比較段階は、クロック入力をもつコード照合フィルタによって実行されることを特徴とする請求項１６に記載の方法。
【請求項１８】
前記シフトレジスタへの前記クロック入力と、前記コード照合フィルタへの前記クロック入力とは同じであることを特徴とする請求項１７に記載の方法。
【請求項１９】
前記サンプリング段階は、前記入力ビットシーケンスの各々のビットを順次少なくとも２回サンプリングする段階を含むことを特徴とする請求項１５に記載の方法。
【請求項２０】
前記センサ信号の各々のビットを１回だけサンプリングする段階を更に含むことを特徴とする請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、対象物に関連するレジストレーションマークの検出に関し、より詳細には、照合フィルタリングを利用した２進コードシーケンスを表すレジストレーションマークの検出に関する。
【背景技術】
【０００２】
対象物に関連する特定のパラメータを監視することが必要な又は望ましい多数の用途がある。典型的な一例は、製造工程中に１つ又はそれ以上の構成部品の位置、速度、加速度等を監視する必要性である。例えば、大部分が自動化された使い捨ておむつの製造工程では、特定の構成部品（例えば、吸収パッド、伸縮性ウエストバンド、印刷図形等）は、基準に合った製品を製造するために、他の構成部品（例えば、支持層等）に対して位置合わせ又は位置調整を行う必要がある。この工程を容易にするために、通常、特定の構成部品にはレジストレーションマークが付加されている。その後、これらのレジストレーションマークは、製造工程中にセンサを用いて検出され、例えば、構成部品が特定の位置に存在する時期や特定の構成部品を位置合わせする場所を含む、対象物のパラメータを決定するようになっている。
【０００３】
レジストレーションマークは、センサによって検出される場合、センサ出力に単一のパルスを生じさせる単一のマークとして対象物に付加される場合が多い。しかしながら、この方法は、検出エラーを引き起こす場合がある。例えば、システム中のノイズは、センサ出力を誤って起動する場合やレジストレーションマークの検出を妨げる場合がある。更に、センサは、１つのレジストレーションマークを別の類似のマークと混同する場合もある。原因にかかわらず、これら全ての検出エラーは、製品製造中のレジストレーション工程エラー及び構成部品の位置合わせエラーにつながる。結果的に、製品の品質が劣化して製品自体を相応の製造者コストで処分せざる得ない場合もある。
【０００４】
また、「完全ワード」と呼ばれる特定の２進コードシーケンスを表すレジストレーションマークを使用することも知られている。完全ワードは、特定のレーダー用途に使用する場合、低サイドローブの自己相関関数を示すことが知られている。完全ワードを使用する１つのレジストレーションシステムにおいて、照合フィルタは、検出ビットシーケンス内の各々のビットを完全ワード内の対応ビットと比較する。次に、フィルタ出力は、比較ビットの各々の一致対に関して１つだけ増分される。従って、７ビットの完全ワードの場合、完全ワードに完全に一致するビットシーケンスを検出すると、フィルタ出力は７つの最大振幅をもつことになる。しかしながら、よく理解されているように、比較ビットの不一致対に対応するフィルタ出力は変更されない。従って、比較ビットが１対を除いて全て一致する場合、フィルタ出力は６の振幅をもつことになる（７ビットの完全ワードの使用を想定）。従って、一致入力及び不一致入力に関するフィルタ出力の差異は、前述の単一パルスレジストレーションシステムと同様に僅か１である。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明者は、一致入力に対しては振幅が大きく、不一致入力に対しては従来技術と比較して好都合に振幅が小さなフィルタ出力を生成するレジストレーションシステムの必要性を認識している。
【課題を解決するための手段】
【０００６】
前記及び他のニーズに対応するために、本発明者は、改善された一致入力と不一致入力との間の分解能を提供する、対象物に関連するレジストレーションマークを検出するためのシステム及び方法のデザインを行ってきた。レジストレーションマークは、Ｎが１より大きい整数であるＮビットの２進コードシーケンスを表すことが好ましい。センサによってＮビットシーケンスを検出すると、検出シーケンスは、該検出シーケンスを２進コードシーケンスと比較してこの比較結果を表す検出信号を生成する、コード照合フィルタへ送られる。重要なことには、コード照合フィルタが、比較ビットの各々の一致対に関する検出信号値を好適に増分し、比較ビットの各々の不一致対に関する検出信号値を好適に減分する点である。この方法で、不一致にはペナルティが課せられる。これにより、フィルタ出力は、一致入力に関しては大きな振幅をもち、不一致入力に関しては従来技術と比較して小さな振幅をもつ。応答性を改善するために、２進コードシーケンスはバーカー・コードであることが好ましく、正ビット及び負ビットの数がほぼ等しいバーカー・コードであることがより好ましい。また、本発明は、潜在的なエッジタイミングの問題を回避する方法でもって、検出ビットシーケンスをサンプリングしてフィルタリングするためのシステムを提供する。
【０００７】
本発明の１つの態様によれば、対象物に関連するレジストレーションマークを検出するための方法が提供され、ここで、レジストレーションマークは、各々のビットが２つの別個の値の１つを有するＮビットの２進コードシーケンスを表し、Ｎは１より大きい整数である。レジストレーションマークを検出する方法は、センサ信号のＮビットを対応する２進コードシーケンスのビットと比較する段階と、比較に応答して検出信号を生成する段階とを備え、生成段階は、比較ビットの各々の一致対に関する検出信号値を増分する段階と、比較ビットの各々の不一致対に関する検出信号値を減分する段階とを含み、検出信号は、該検出信号が所定値を超えた場合、レジストレーションマークを検出したことを表す。
【０００８】
本発明の別の態様によれば、対象物に関連するレジストレーションマークを検出するためのシステムが提供され、ここで、レジストレーションマークは、各々のビットが２つの別個の値の１つを有するＮビットの２進コードシーケンスを表し、Ｎは１より大きい整数である。システムは、センサからＮビットシーケンスを受信するようになっているシフトレジスタと、該シフトレジスタに作動可能に接続されている照合フィルタとを含む。照合フィルタは、シフトレジスタが受信したＮビットシーケンスを２進コードシーケンスと比較し、比較に応答して検出信号を生成するようになっている。また、照合フィルタは、比較ビットの各々の一致対に関する検出信号値を増分し、比較ビットの各々の不一致対に関する検出信号値を減分するようになっている。検出信号は、該検出信号が所定値を超えた場合、レジストレーションマークを検出したことを表す。
【０００９】
本発明の更に別の態様によれば、公知のパターンをもつビットシーケンスを検出する方法は、入力ビットシーケンスの各々のビットを少なくとも２回サンプリングして、入力ビットシーケンスの少なくとも２つのバージョンを生成する段階と、入力ビットシーケンスの各々の生成バージョンを基準ビットシーケンスと比較する段階と、比較に応答して検出信号を生成する段階とを含む。
【００１０】
以上、本発明の主たる特徴点及び利点の幾つかを説明したが、本発明は、以下の好適な実施形態の図面及び詳細な説明を参照することで、より完全に理解することができる。
各図面において、同じ参照符号は同じ構成要素を表している。
【発明を実施するための最良の形態】
【００１１】
図１は、本発明の１つの実施形態による、照合フィルタリングを利用して対象物に関連するレジストレーションマークを検出するためのシステムを示し、全体を参照記号１００で示す。図１に示すように、システム１００は、センサ１０２、シフトレジスタ１０４、コード照合フィルタ１０６、及び比較器１０８を含む。センサ１０２を除いて、前述のシステム１００の構成部品は、以下で明らかになるように、ハードウエア、ソフトウエア、又は両者の組合せにより実現できる。
【００１２】
センサ１０２は、対象物１１２に付加されるか又はそれに関連付けされるレジストレーションマーク１１０を検出するために設けられている。以下に詳細に説明するように、レジストレーションマーク１１０は、Ｎが１より大きい整数で各々のビットが２つの別個の値（例えば、０又は１、＋１又は１といった）の１つを有する、Ｎビットの２進コードシーケンスを表す。対象物１１２がセンサ１０２に対して移動すると、センサはレジストレーションマーク１１０の各々のビットを順次読み込む。各々のビットを読み込むと、センサは検出されたビットの値に対応して＋１か又は−１のどちらかの値を好適に出力する。このセンサ出力はシフトレジスタ１０４の入力１１４に送られる。
【００１３】
シフトレジスタ１０４は、２進コードシーケンスのビット数に対応するビット記憶容量を有する。検討中の特定の実施形態において、レジストレーションマーク１１０は、７ビットシーケンス（以下に詳細に説明するように、ベーカー・コードであってもよく、ベーカー・コードでなくてもよい）を表し、シフトレジスタ１０４は、図１に示すように７ビットを記憶できる。しかしながら、本発明の範囲を逸脱することなく別のシーケンス長を使用することもできる。シフトレジスタ１０４内でのビットシフトは、クロック入力１１６により従来の方法で制御される。各々のクロックサイクルで、各々のステージの内容は次の高位ステージ（即ち、図１において１ステージ左側）にシフトされ、シフトレジスタの入力１１４から最低位ステージ（即ち、図１において最も右側のステージ）に新しいビットが取り込まれる。つまり、ビットシーケンスがセンサ１０２によって順次読み込まれると、検出シーケンスの複製バージョンが、好適にプラス１及びマイナス１の形態でシフトレジスタ１０４を通過し、照合フィルタ１０６へ並列に送られる。
【００１４】
また、コード照合フィルタ１０６は、クロック入力１１６によって好適に制御される。各々のクロックサイクルの間に、コード照合フィルタ１０６は、シフトレジスタ１０４から受信した各々のビットを、照合フィルタ１０６に与えられている基準コードの対応ビットと比較する。この実施形態において、基準コードは、レジストレーションマーク１１０によって表されている２進コードシーケンスである。次に、この比較結果は、比較器１０８に入力する検出信号１２０を生成するために使用される。比較ビットの各々の一致対に関する検出信号１２０を増分する以外に、以下に詳細に説明するように、コード照合フィルタ１０６は、比較ビットの各々の不一致対に関する検出信号１２０を好適に減分する。このような方法で、比較ビットの各々の不一致対にペナルティが課せられる。これによって、完全一致コードシーケンスに関して生成された検出信号と、いずれかの不一致コードシーケンスに関して生成された検出信号との間に大きな分解能がもたらされる。以下に、図２を参照して前述の機能を実施するのに好適な方法を説明する。
【００１５】
図２に示すように、コード照合フィルタ１０６は、場合によっては１つ又はそれ以上の符号（即ち極性）が反転された後に、シフトレジスタ１０４から受信した各々のビットの値を加算する。符号が反転された特定ビットは、コード照合フィルタに与えられている基準コードに基づいて決定される。図２に示す特定の実施例に関して、コード照合フィルタ１０６には、＋＋＋−−＋−の参照コードが与えられる。従って、シフトレジスタ１０４から受信した第４、第５、及び第７のビットの極性は加算に先だって反転される（図２のＲで示すように）。その結果、図２に示すように、特定のクロック期間にシフトレジスタから受信したビットが基準コードと完全に一致する場合、−１の値をもつ全ての受信ビットの極性は加算に先だって反転され、７の最大可能振幅を有する検出信号がもたらされる。また、この工程は、全てのビットが＋１又は−１の値をもつ場合、シフトレジスタ１０４から受信した各々のビットを基準コード内の対応するビットに乗算し、次に、乗算の積を加算するものとして説明できる。
【００１６】
前述の実施例において、センサ１０２の出力は、任意の時間での検出ビット値が＋１又は−１のいずれかである。もしくは、センサ１０２は、マイナス以外の値（例えば、０又は１）を出力し、適切なロジックを提供するコード照合フィルタ１０６を用いて、比較ビットの各々の不一致対に関する検出信号にペナルティを課すこともできる。
【００１７】
比較ビットの各々の一致対に関する検出信号１２０を増分することによって、検出信号には、シフトレジスタ１０４から受信した検出ビットシーケンスが基準コードと完全に一致するときは常に最大振幅Ｎが与えられる。Ｎは基準コード中のビット数を表す。更に、比較ビットの各々の不一致対に関する検出信号を減分することによって、検出ビットシーケンスが基準コードと一致しない場合、検出信号の振幅は従来技術に比較して減少する。例えば、比較ビットの１対以外の全てのビットが一致する場合、従来技術において生成される検出信号はＮ−１となるが、本発明において検出信号はＮ−２となる筈である（即ち、一致するＮ−１の各々には１を加算し、不一致のものには１を減算する）。従って、従来技術と比較して、不一致入力に対するコード照合フィルタ１０６の応答性は著しく減少する。この減少は、以下に説明するように、特定のベーカー・コードを使用する場合には更に際立つであろう。
【００１８】
検討中の実施形態において、コード照合フィルタ１０６は、検出信号１２０の値がその振幅によって表されるアナログデバイスである。別の実施形態において、検出信号１２０の値は、例えば、デジタル語等としてソフトウエア変数によって表すことができる。
【００１９】
図１を再度参照すると、検出信号１２０は比較器１０８の一方の入力に供給され、基準閾値は他方の入力に供給される。検出信号１２０が基準閾値を超えると、比較器は出力１２２にパルスを出力する。検討中の特定の実施形態において、このパルスは、シフトレジスタ１０４内の検出ビットシーケンスが、コード照合フィルタ１０６に与えられている基準コードと完全に一致することを示すように意図される。従って、基準閾値は、不一致の検出ビットシーケンスにより比較器の出力１２２にパルスが生成されず、一方で完全に一致する検出ビットシーケンスによりパルスが生成されるように、Ｎ−２の真上のレベルに好適に設定される。従来技術に比べて基準閾値をより小さくすることによって、誤って一致を検出する（即ち、不一致を一致と誤って検出する）可能性が高くなることなく、一致を見逃す可能性は全体として低くなる。
【００２０】
本発明の教示は、特定の検出手段に限定されるものではない。逆に、レジストレーションマーク１１０は、光学式、赤外線式、紫外線式、電磁式、機械式、又は他の全ての適切な形式の検出システムに関してコード化できる。更に、対象物のレジストレーションマークをエンコードするために多種多様な手法を用いることができる。例えば、対象物の２進コードシーケンスの＋１ビットをエンコードするために、光学式又は紫外線式ブライトナを使用できる。従って、光学式又は紫外線式センサは、対象物から正ビットを順次読み取り、正ビットの欠如を負ビットとして解釈するために使用できる。このような方法で、レジストレーションマーク１１０は、正ビットのマーキングだけを含むことができるが、依然として全ての２進コードシーケンスを表すことができる。もしくは、一方が正ビット用で他方が負ビット用の２つの別の種類のマークを付加することもできる。
【００２１】
以上、単一の対象物１１２に関連してレジストレーションマーク１１０を説明したが、所望であれば、同様のレジストレーションマークを複数の対象物に対して、及び／又は同じ対象物の複数の部位に対して付加できる点に留意されたい。更に、各々が別個の２進コードのシーケンスを表す複数のレジストレーションマークを単一の対象物又は一連の対象物に付加できる。その場合、各々のフィルタが別個のレジストレーションマークの異なる１つに対応する、複数のコード照合フィルタを使用できる。
【００２２】
本発明の１つの好適な応用例において、対象物１１２は、例えば、使い捨て吸収物品（例えば、おむつ、トレーニングパンツ、女性用ケア製品、失禁用製品等）を製造する工程における構成部品である、製造工程の構成部品である。例えば、対象物１１２は、子供用トレーニングパンツの図柄又は機能的構成要素を表すことができ、構成部品は、トレーニングパンツ製造時に１つ又はそれ以上の他の構成部品と位置合わせする必要がある。このために、２進コードシーケンスを表すレジストレーションマークは、登録される図柄に隣接して、又はその内部に付加でき、その後、前述の方法で順次検出できる。しかしながら、本発明の教示はそれほど制限されず、対象物に関連するレジストレーションマークを検出するための任意の用途に適用できる点に留意されたい。
【００２３】
１つの実施形態において、レジストレーションマーク１１０によって表される２進コードシーケンスはバーカー・コードである。バーカー・コード（「完全コード」とも呼ばれる）は、帯域検出精度を改善するためにレーダーに使用され、ノイズの存在下でも低いレーダー送信出力レベルでの作動を可能にする。図３は、現在公知のバーカー・コードを示す。バーカー・コードの数学的な自己相関関数（ＡＣＦ）は、コードに照合フィルタを適用した結果を表し、サイドローブと呼ばれる高さがＮ未満の隣接ピーク、及び高さがＮの鋭いピークを有する。理想的には、サイドローブの最大高さは１である筈である。また、図３に示すコードは、「連鎖」ベーカー・コードと呼ばれる長コードと組み合わせることができる。例えば、５ビットのベーカーコード（＋＋＋−＋）は、２ビットのベーカーコード（＋−）と組み合わされて１０ビットの連鎖コード（＋＋＋−＋）（−−−＋−）を生じることができる。
【００２４】
図１に示すシステム１００に対する理想ベーカー応答性を近似するために、レジストレーションマーク１１０で表した２進コードシーケンスは、＋１のビット数が−１のビット数と１つだけ異なるベーカー・コードであることが好ましい。従って、レジストレーションマーク１１０は、レーダー反響に存在する３状態（即ち、無信号、位相角０度、及び位相角１８０度）とは対照的に、２状態センサ出力（即ち、＋１又は−１）を使用することで生じる全ての悪影響を最小にするために、７ビット又は１１ビットのベーカー・コードを表すことが好ましい。図１のシステム１００に７又は１１ビットのベーカー・コードを使用すると、全てが不一致でない場合に、検出信号１２０は、大部分で最小の応答性（即ち、１以下の振幅）をもつことになる。また、７ビット又は１１ビットのベーカー・コードは、反転して使用でき、同じ効果をもつ。
【００２５】
シフトレジスタ１０４及びコード照合フィルタ１０６に供給されるクロック入力１１６は、シフトレジスタが、センサ出力の状態が変わるのと同時に同期化されないように、対象物１１２又はセンサ１０２の動きと好適に同期化され、さもなければ１つ又はそれ以上の誤った状態値をもたらす可能性がある。検出されることになるレジストレーションマークを有する対象物が回転ドラムの表面に付着された本発明の１つの特定の用途において、クロック入力は、例えば、回転ドラムの軸に取付けられたエンコーダによって生成される。必要であれば、その後、エンコーダのクロックは、適切な速度までダウンサンプルできる。
【００２６】
前述のクロック信号の同期化の別の方法として、図１に示すシステム１００に代えて図４に示すシステム２００を使用できる。システム２００は、大部分システム１００と同じに構成されるが、２つの点で大きく異なっている。第１に、図１に示すシフトレジスタ１０４に対して２倍のステージを有するシフトレジスタ２０４が設けられている。図４に示すように、シフトレジスタ２０４の１つおきのステージ（即ち、ステージの奇数組）のみがコード照合フィルタ１０６へ供給される。第２に、シフトレジスタ２０４及びコード照合フィルタ１０６へのクロック入力２１６は、図１で使用したクロック入力１１６の速度の好適に２倍である。
【００２７】
高速のクロック入力２１６によって、センサ１０２の出力は、レジストレーションマーク１１０によって表される２進コードシーケンスの各サブパルス（即ち、ビット）の間に、シフトレジスタ２０４によって２回サンプリングされる。つまり、ビットシーケンスがセンサ１０２によって順次読み込まれると、検出ビットシーケンスの複製バージョンはシフトレジスタ２０４を通過する。検出ビットシーケンスの１つのバージョンは、シフトレジスタの奇数ステージに存在し、検出ビットシーケンスの他方のバージョンは、シフトレジスタの偶数ステージに存在することになる。これら２つの検出ビットシーケンスのバージョンは、センサ１０２の出力を状態遷移時にサンプリングした結果として１つのバージョンがエラーを含まない限り、本来は等しいはずである。しかしながら、この場合でも、検出ビットシーケンスの他方のバージョンは、エッジ遷移エラーを被ってはならず、センサ１０２が読み込んだビットシーケンスを正しく表す必要がある。２進コードシーケンスのサブパルス（即ち、ビット）の間に、コード照合フィルタ１０６内の検出ビットシーケンスの各バージョンを順次処理することによって、システム２００は、エッジタイミングの問題によって、センサ１０２が読み込んだ任意のビットシーケンスを照合しそこなわないようにする。対象物に関連するレジストレーションマークの検出に関係する説明においては、潜在的なタイミングの問題に対する本発明のこの手法は、パターン照合機能をもつ任意のハードウエア手段に適用できる点を理解されたい。
【００２８】
本発明及び好適な実施形態の構成部品を説明する場合、構成部品は単数又は複数であることが意図されている。用語「備える」、「含む」、「有する」、及び「もつ」は包括的であり、そこに挙げた以外の別の構成部品であってもよいことが意図されている。
【００２９】
前述の構成は、本発明の範囲から逸脱することなく種々の変更が可能であり、前述の説明に含まれるか又は添付図面に示した全てのものは例示的であり限定的ではないことが意図されている。
【図面の簡単な説明】
【００３０】
【図１】１つの好適な実施形態による、照合フィルタリングを使用して対象物に関連するレジストレーションマークを検出するためのシステムのブロック図である。
【図２】図１に示すコード照合フィルタの１つの好適な実施例を示すブロック図である。
【図３】公知のベーカー・コード表である。
【図４】潜在的なエッジタイミングの問題を回避するための別の好適な実施形態によるシステムのブロック図である。
【符号の説明】
【００３１】
１００  システム
１０２  センサ
１０４  シフトレジスタ
１０６  コード照合フィルタ
１０８  比較器
１１０  レジストレーションマーク
１１２  対象物
１１４  入力
１１６  クロック入力
１２０  検出信号
１２２  出力
【図１】
2005529380.tif 000003
【図２】
2005529380.tif 000004
【図３】
2005529380.tif 000005
【図４】
2005529380.tif 000006
【国際調査報告】
2005529380.tif 000007
2005529380.tif 000008
2005529380.tif 000009
2005529380.tif 000010
2005529380.tif 000011