(57)【要約】【課題】２次側フルブリッジ回路を構成するスイッチ素子の、大電流またはサージ電圧による破損を防ぐことができる双方向絶縁型ＤＣ／ＤＣコンバータを提供する。【解決手段】双方向絶縁型ＤＣ／ＤＣコンバータは、第１，第２レグを有する１次側フルブリッジ回路と、第３，第４レグを有する２次側フルブリッジ回路と、制御部とを備える。２次側フルブリッジ回路の同期整流制御において、制御部は、基準レグの上アームを構成するスイッチ素子Ｑ３のターンオンに同期して、第３レグの上アームおよび第４レグの下アームを構成するスイッチ素子Ｑ５，Ｑ８をターンオフさせ、第３レグの下アームおよび第４レグの上アームを構成するスイッチ素子Ｑ６，Ｑ７をターンオンさせる。また、制御部は、基準レグの上アームを構成するスイッチ素子Ｑ４のターンオンに同期して、スイッチ素子Ｑ５，Ｑ８をターンオンさせ、スイッチ素子Ｑ６，Ｑ７をターンオフさせる。【選択図】図２
2018061336.tif 000002
【特許請求の範囲】
【請求項１】
１次側から２次側に電力を供給する順方向動作と、前記２次側から前記１次側に電力を供給する逆方向動作とを行う双方向絶縁型ＤＣ／ＤＣコンバータであって、
１次巻線および２次巻線を有する絶縁トランスと、
前記１次巻線に接続された１次側フルブリッジ回路と、
前記２次巻線に接続された２次側フルブリッジ回路と、
前記２次側フルブリッジ回路と前記２次側の入出力端との間に設けられたＬＣ回路と、
前記１次側フルブリッジ回路および前記２次側フルブリッジ回路を制御する制御部と、を備え、
前記１次側フルブリッジ回路は、第１レグおよび第２レグを有し、
前記２次側フルブリッジ回路は、第３レグおよび第４レグを有し、
前記制御部は、前記１次側フルブリッジ回路に対して位相シフト制御を行うとともに、前記２次側フルブリッジ回路に対して同期整流制御を行い、
前記同期整流制御において、前記制御部は、
前記第１レグおよび前記第２レグから予め選ばれた基準レグの上アームを構成するスイッチ素子のターンオンに同期して、前記第３レグの上アームおよび前記第４レグの下アームを構成するスイッチ素子をターンオフさせるとともに、前記第３レグの下アームおよび前記第４レグの上アームを構成するスイッチ素子をターンオンさせ、
前記基準レグの下アームを構成するスイッチ素子のターンオンに同期して、前記第３レグの上アームおよび前記第４レグの下アームを構成するスイッチ素子をターンオンさせるとともに、前記第３レグの下アームおよび前記第４レグの上アームを構成するスイッチ素子をターンオフさせる
ことを特徴とする双方向絶縁型ＤＣ／ＤＣコンバータ。
【請求項２】
前記２次側フルブリッジ回路に対して並列に設けられたダイオードブリッジ回路をさらに備えたことを特徴とする請求項１に記載の双方向絶縁型ＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１次側から２次側に電力を供給する順方向動作と、２次側から１次側に電力を供給する逆方向動作とを行う双方向絶縁型ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
近年、太陽光発電システム、家庭用蓄電システム、およびバッテリーを搭載した電動車等の分野において、双方向に動作可能な様々なタイプのＤＣ／ＤＣコンバータが使用されている。特に、位相シフト制御が行われる双方向絶縁型ＤＣ／ＤＣコンバータは、効率が良く、しかも幅広い電圧に対応できるため、好んで使用されている。
【０００３】
特許文献１には、電圧型のフルブリッジ回路からなる１次側回路と、電流型の同期整流回路からなる２次側回路とを備えた双方向絶縁型ＤＣ／ＤＣコンバータが記載されている。この従来の双方向絶縁型ＤＣ／ＤＣコンバータは、１次側から２次側への電力変換（以下、「順方向動作」という）において、１次側回路のスイッチングが低損失なゼロ電圧スイッチング（Zero Voltage Switching，ＺＶＳ）となるように、１次側回路が位相シフト制御される。一方、この双方向絶縁型ＤＣ／ＤＣコンバータは、２次側から１次側への電力変換（以下、「逆方向動作」という）において、１次側回路のスイッチングが効率の低下を招くハードスイッチングとなる。
【０００４】
特許文献２等に見られるように、２次側回路をフルブリッジ回路で構成することも従来からよく行われている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４０１３９９５号公報
【特許文献２】特開２０１５−１３０７２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記したような従来の双方向絶縁型ＤＣ／ＤＣコンバータは、２次側フルブリッジ回路の同じレグの上下アームを構成する２つのスイッチ素子の両方がオン状態になる時間帯、および当該２つのスイッチ素子の両方がオフ状態になる時間帯が生じ得る。順方向動作時に出力電圧が目標電圧よりも高くなって双方向絶縁型ＤＣ／ＤＣコンバータの動作が逆方向動作に切り替わった後に、同じレグの上下アームを構成する２つのスイッチ素子の両方がオン状態になると、２次側回路に設けられたチョークコイルに蓄えられていたエネルギーに起因する大電流によって当該スイッチ素子が破損するおそれがある。また、逆方向動作時に、同じレグの上下アームを構成する２つのスイッチ素子の両方がオフ状態になってチョークコイルの電流経路が遮断されると、これにより生じるサージ電圧によって、やはり当該スイッチが破損するおそれがある。
【０００７】
本発明は上記事情に鑑みてなされたものであって、その課題とするところは、２次側フルブリッジ回路を構成するスイッチ素子の、大電流またはサージ電圧による破損を防ぐことができる双方向絶縁型ＤＣ／ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明に係る双方向絶縁型ＤＣ／ＤＣコンバータは、１次側から２次側に電力を供給する順方向動作と、２次側から１次側に電力を供給する逆方向動作とを行う双方向絶縁型ＤＣ／ＤＣコンバータであって、
１次巻線および２次巻線を有する絶縁トランスと、１次巻線に接続された１次側フルブリッジ回路と、２次巻線に接続された２次側フルブリッジ回路と、２次側フルブリッジ回路と２次側の入出力端との間に設けられたＬＣ回路と、１次側フルブリッジ回路および２次側フルブリッジ回路を制御する制御部とを備え、
１次側フルブリッジ回路は、第１レグおよび第２レグを有し、２次側フルブリッジ回路は、第３レグおよび第４レグを有し、
制御部は、１次側フルブリッジ回路に対して位相シフト制御を行うとともに、２次側フルブリッジ回路に対して同期整流制御を行い、
同期整流制御において、制御部は、（１）第１レグおよび第２レグから予め選ばれた基準レグの上アームを構成するスイッチ素子のターンオンに同期して、第３レグの上アームおよび第４レグの下アームを構成するスイッチ素子をターンオフさせるとともに、第３レグの下アームおよび第４レグの上アームを構成するスイッチ素子をターンオンさせ、（２）基準レグの下アームを構成するスイッチ素子のターンオンに同期して、第３レグの上アームおよび第４レグの下アームを構成するスイッチ素子をターンオンさせるとともに、第３レグの下アームおよび第４レグの上アームを構成するスイッチ素子をターンオフさせることを特徴とする。
【０００９】
この構成では、基準レグ（例えば、第２レグ）の上アームを構成するスイッチ素子がターンオンするときに、第３レグの上アームを構成するスイッチ素子のターンオフと当該レグの下アームを構成するスイッチ素子のターンオンとが同時に起こり、さらに、第４レグの上アームを構成するスイッチ素子のターンオンと当該レグの下アームを構成するスイッチ素子のターンオフとが同時に起こる。また、この構成では、基準レグの下アームを構成するスイッチ素子がターンオンするときに、第３レグの上アームを構成するスイッチ素子のターンオンと当該レグの下アームを構成するスイッチ素子のターンオフとが同時に起こり、さらに、第４レグの上アームを構成するスイッチ素子のターンオフと当該レグの下アームを構成するスイッチ素子のターンオンとが同時に起こる。したがって、この構成によれば、同じレグの上下アームを構成する２つのスイッチ素子の両方がオン状態またはオフ状態になる時間帯が生じることによる当該スイッチ素子の破損を防ぐことができる。
【００１０】
上記双方向絶縁型ＤＣ／ＤＣコンバータは、２次側フルブリッジ回路に対して並列に設けられたダイオードブリッジ回路をさらに備えていることが好ましい。
【００１１】
この構成では、２次側フルブリッジ回路を構成する各スイッチ素子に内蔵されたダイオードではなく、ダイオードブリッジ回路を構成する外付けのダイオードに電流が流れる。また、通常、外付けのダイオードは、スイッチ素子に内蔵されたダイオードよりも低損失である。したがって、この構成によれば、２次側における損失を低減することができる。
【発明の効果】
【００１２】
本発明によれば、２次側フルブリッジ回路を構成するスイッチ素子の、大電流またはサージ電圧による破損を防ぐことができる双方向絶縁型ＤＣ／ＤＣコンバータを提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施例に係る双方向絶縁型ＤＣ／ＤＣコンバータの回路図である。
【図２】第１実施例に係る双方向絶縁型ＤＣ／ＤＣコンバータに含まれるスイッチ素子の順方向動作における動作タイミングを示すタイミングチャートである。
【図３】順方向動作の（Ａ）状態１−１および（Ｂ）状態１−２における、第１実施例に係る双方向絶縁型ＤＣ／ＤＣコンバータの回路図である。
【図４】順方向動作の（Ａ）状態２−１および（Ｂ）状態２−２における、第１実施例に係る双方向絶縁型ＤＣ／ＤＣコンバータの回路図である。
【図５】順方向動作の（Ａ）状態３−１および（Ｂ）状態３−２における、第１実施例に係る双方向絶縁型ＤＣ／ＤＣコンバータの回路図である。
【図６】順方向動作の（Ａ）状態４−１および（Ｂ）状態４−２における、第１実施例に係る双方向絶縁型ＤＣ／ＤＣコンバータの回路図である。
【図７】第１実施例に係る双方向絶縁型ＤＣ／ＤＣコンバータに含まれるスイッチ素子の逆方向動作における動作タイミングを示すタイミングチャートである。
【図８】逆方向動作の（Ａ）状態１−１および（Ｂ）状態１−２における、第１実施例に係る双方向絶縁型ＤＣ／ＤＣコンバータの回路図である。
【図９】逆方向動作の（Ａ）状態２−１および（Ｂ）状態２−２における、第１実施例に係る双方向絶縁型ＤＣ／ＤＣコンバータの回路図である。
【図１０】逆方向動作の（Ａ）状態３−１および（Ｂ）状態３−２における、第１実施例に係る双方向絶縁型ＤＣ／ＤＣコンバータの回路図である。
【図１１】逆方向動作の（Ａ）状態４−１および（Ｂ）状態４−２における、第１実施例に係る双方向絶縁型ＤＣ／ＤＣコンバータの回路図である。
【図１２】本発明の第２実施例に係る双方向絶縁型ＤＣ／ＤＣコンバータの回路図である。
【図１３】順方向動作の（Ａ）状態２−２および（Ｂ）状態４−２における、第２実施例に係る双方向絶縁型ＤＣ／ＤＣコンバータの回路図である。
【発明を実施するための形態】
【００１４】
以下、添付図面を参照しつつ、本発明に係る双方向絶縁型ＤＣ／ＤＣコンバータの実施例について説明する。
【００１５】
［第１実施例］
図１に、本発明の第１実施例に係る双方向絶縁型ＤＣ／ＤＣコンバータ１０を示す。双方向絶縁型ＤＣ／ＤＣコンバータ１０は、１次巻線ＴＲ１および２次巻線ＴＲ２を有する絶縁トランスＴＲを備え、１次側（１次巻線ＴＲ１側）から２次側（２次巻線ＴＲ２側）に電力を供給する順方向動作と、２次側から１次側に電力を供給する逆方向動作とを行う。順方向動作により、１次側の入出力端Ｔ１、Ｔ１’から供給された電力が、２次側の入出力端Ｔ２、Ｔ２’に接続された負荷回路等に供給される。例えば、入出力端Ｔ２、Ｔ２’に蓄電池が接続されている場合、当該蓄電池は順方向動作により充電される。一方、逆方向動作により、２次側の入出力端Ｔ２、Ｔ２’から供給された電力が、１次側の入出力端Ｔ１、Ｔ１’に接続された負荷回路等に供給される。例えば、入出力端Ｔ１、Ｔ１’に直流電源が接続されている場合、入出力端Ｔ２、Ｔ２’から供給された電力は、逆方向動作により当該直流電源に回生される。
【００１６】
双方向絶縁型ＤＣ／ＤＣコンバータ１０は、１次側フルブリッジ回路１１と、２次側フルブリッジ回路１２と、制御部１３と、上記絶縁トランスＴＲと、コイルＬ１と、コンデンサＣ９と、コイルＬ２およびコンデンサＣ１０からなるＬＣ回路とを備えている。
【００１７】
１次側フルブリッジ回路１１は、第１スイッチ素子Ｑ１と、第２スイッチ素子Ｑ２と、第３スイッチ素子Ｑ３と、第４スイッチ素子Ｑ４とを含んでいる。第１スイッチ素子Ｑ１は第１レグの上アームを構成し、第２スイッチ素子Ｑ２は第１レグの下アームを構成する。第３スイッチ素子Ｑ３は第２レグの上アームを構成し、第４スイッチ素子Ｑ４は第２レグの下アームを構成する。第１スイッチ素子Ｑ１および第２スイッチ素子Ｑ２の接続点は、コイルＬ１を介して１次巻線ＴＲ１の一端に接続され、第３スイッチ素子Ｑ３および第４スイッチ素子Ｑ４の接続点は、１次巻線ＴＲ１の他端に接続されている。コイルＬ１は、絶縁トランスＴＲの漏れインダクタンスであってもよいし、これとは別のコイルであってもよい。また、コイルＬ１は、上記漏れインダクタンスと別のコイルとを合成したものであってもよい。
【００１８】
第１〜第４スイッチ素子Ｑ１〜Ｑ４は、制御部１３の制御下でスイッチング（ターンオン／ターンオフ）する。第１〜第４スイッチ素子Ｑ１〜Ｑ４としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等のパワー半導体素子を用いることができる。
【００１９】
第１〜第４スイッチ素子Ｑ１〜Ｑ４のそれぞれには、第１〜第４ダイオードＤ１〜Ｄ４が逆並列接続されている。本実施例では、第１〜第４ダイオードＤ１〜Ｄ４は、第１〜第４スイッチ素子Ｑ１〜Ｑ４のそれぞれに寄生する（内蔵された）寄生ダイオードである。
【００２０】
第１〜第４スイッチ素子Ｑ１〜Ｑ４のそれぞれには、さらに、第１〜第４コンデンサＣ１〜Ｃ４が並列接続されている。第１〜第４コンデンサＣ１〜Ｃ４は、第１〜第４スイッチ素子Ｑ１〜Ｑ４のそれぞれに寄生する（内蔵された）寄生容量であってもよいし、外付けのコンデンサ素子であってもよい。
【００２１】
上アームを構成する第１スイッチ素子Ｑ１および第３スイッチ素子Ｑ３は、高電位側の入出力端Ｔ１に接続され、下アームを構成する第２スイッチ素子Ｑ２および第４スイッチ素子Ｑ４は、低電位側の入出力端Ｔ１’に接続されている。また、コンデンサＣ９は、入出力端Ｔ１，Ｔ１’の間に接続されている。
【００２２】
２次側フルブリッジ回路１２は、第５スイッチ素子Ｑ５と、第６スイッチ素子Ｑ６と、第７スイッチ素子Ｑ７と、第８スイッチ素子Ｑ８とを含んでいる。第５スイッチ素子Ｑ５は第３レグの上アームを構成し、第６スイッチ素子Ｑ６は第３レグの下アームを構成する。第７スイッチ素子Ｑ７は第４レグの上アームを構成し、第８スイッチ素子Ｑ８は第４レグの下アームを構成する。第５スイッチ素子Ｑ５および第６スイッチ素子Ｑ６の接続点は、２次巻線ＴＲ２の一端に接続され、第７スイッチ素子Ｑ７および第８スイッチ素子Ｑ８の接続点は、２次巻線ＴＲ２の他端に接続されている。
【００２３】
第１〜第４スイッチ素子Ｑ１〜Ｑ４と同様、第５〜第８スイッチ素子Ｑ５〜Ｑ８は、制御部１３の制御下でスイッチングする。第５〜第８スイッチ素子Ｑ５〜Ｑ８としては、ＩＧＢＴ、ＭＯＳＦＥＴ等のパワー半導体素子を用いることができる。
【００２４】
第５〜第８スイッチ素子Ｑ５〜Ｑ８のそれぞれには、第５〜第８ダイオードＤ５〜Ｄ８が逆並列接続されている。本実施例では、第５〜第８ダイオードＤ５〜Ｄ８は、第５〜第８スイッチ素子Ｑ５〜Ｑ８のそれぞれに寄生する（内蔵された）寄生ダイオードである。
【００２５】
第５〜第８スイッチ素子Ｑ５〜Ｑ８のそれぞれには、さらに、第５〜第８コンデンサＣ５〜Ｃ８が並列接続されている。第５〜第８コンデンサＣ５〜Ｃ８は、第５〜第８スイッチ素子Ｑ５〜Ｑ８のそれぞれに寄生する（内蔵された）寄生容量であってもよいし、外付けのコンデンサ素子であってもよい。
【００２６】
コイルＬ２およびコンデンサＣ１０からなるＬＣ回路は、２次側フルブリッジ回路１２と２次側の入出力端Ｔ２、Ｔ２’との間に接続されている。より詳しくは、コンデンサＣ１０は、高電位側の入出力端Ｔ２に一端が接続され、低電位側の入出力端Ｔ２’並びに下アームを構成する第６スイッチ素子Ｑ６および第８スイッチ素子Ｑ８に他端が接続されている。また、コイルＬ２は、上アームを構成する第５スイッチ素子Ｑ５および第７スイッチ素子Ｑ７に一端が接続され、高電位側の入出力端Ｔ２に他端が接続されている。
【００２７】
制御部１３は、マイコンやＦＰＧＡ（Field-Programmable Gate Array）等の制御用ＩＣによって構成されている。制御部１３は、通常、２次側の入出力端Ｔ２、Ｔ２’の電圧等のフィードバック情報に基づき、１次側フルブリッジ回路１１に対して位相シフト制御を行うとともに、２次側フルブリッジ回路１２に対して同期整流制御を行う。
【００２８】
続いて、図２を参照しながら、位相シフト制御がなされた第１〜第４スイッチ素子Ｑ１〜Ｑ４の動作タイミングの一例について説明する。
【００２９】
制御部１３は、第１スイッチ素子Ｑ１および第２スイッチ素子Ｑ２を逆位相でスイッチングさせる。ただし、制御部１３は、第２スイッチ素子Ｑ２のオフ時間が第１スイッチ素子Ｑ１のオン時間よりも若干長くなるように両者を制御することにより、第１スイッチ素子Ｑ１および第２スイッチ素子Ｑ２の両方がオフ状態になる期間（時刻ｔ０〜ｔ１、ｔ４〜ｔ５、ｔ８〜ｔ９参照）を設ける。このような期間をデッドタイムという。
【００３０】
同様に、制御部１３は、第３スイッチ素子Ｑ３および第４スイッチ素子Ｑ４を逆位相でスイッチングさせる。ただし、制御部１３は、第４スイッチ素子Ｑ４のオフ時間が第３スイッチ素子Ｑ３のオン時間よりも若干長くなるように両者を制御することにより、デッドタイム（時刻ｔ２〜ｔ３、ｔ６〜ｔ７参照）を設ける。
【００３１】
また、制御部１３は、第１スイッチ素子Ｑ１および第２スイッチ素子Ｑ２の位相に対して、第３スイッチ素子Ｑ３および第４スイッチ素子Ｑ４の位相をシフトさせる。制御部１３は、フィードバック情報に基づいてシフト量ΔＴを決定する。より詳しくは、制御部１３は、２次側の入出力端Ｔ２、Ｔ２’の電圧が目標値よりも低いとシフト量ΔＴを大きくし、入出力端Ｔ２、Ｔ２’の電圧が目標値よりも高いとシフト量ΔＴを小さくする。これにより、制御部１３は、入出力端Ｔ２、Ｔ２’の電圧、すなわち負荷回路等に供給される電圧を目標値に近付ける。
【００３２】
ただし、制御部１３は、シフト量ΔＴを予め定められた最小シフト量ΔＴｍｉｎよりも小さくすることはできない。シフト量ΔＴが最小シフト量ΔＴｍｉｎになっても入出力端Ｔ２、Ｔ２’の電圧が目標値よりも高い場合、双方向絶縁型ＤＣ／ＤＣコンバータ１０の動作は、順方向動作から逆方向動作に切り替わる。
【００３３】
次に、図２を参照しながら、同期整流制御がなされた第５〜第８スイッチ素子Ｑ５〜Ｑ８の動作タイミングの一例について説明する。なお、本例では、第１スイッチ素子Ｑ１および第２スイッチ素子Ｑ２からなる第１レグと第３スイッチ素子Ｑ３および第４スイッチ素子Ｑ４からなる第２レグとのうち、第２レグが基準レグとして予め選ばれているものとする。
【００３４】
同図に示すように、制御部１３は、基準レグである第２レグの上アームを構成する第３スイッチ素子Ｑ３のターンオン（時刻ｔ３）に同期して、第３レグの上アームを構成する第５スイッチ素子Ｑ５および第４レグの下アームを構成する第８スイッチ素子Ｑ８をターンオフさせるとともに、第３レグの下アームを構成する第６スイッチ素子Ｑ６および第４レグの上アームを構成する第７スイッチ素子Ｑ７をターンオンさせる。
【００３５】
また、制御部１３は、基準レグの下アームを構成する第４スイッチ素子Ｑ４のターンオン（時刻ｔ７）に同期して、第３レグの上アームを構成する第５スイッチ素子Ｑ５および第４レグの下アームを構成する第８スイッチ素子Ｑ８をターンオンさせるとともに、第３レグの下アームを構成する第６スイッチ素子Ｑ６および第４レグの上アームを構成する第７スイッチ素子Ｑ７をターンオフさせる。
【００３６】
制御部１３は、例えば、第１スイッチ素子Ｑ１のための制御信号および第４スイッチ素子Ｑ４のための制御信号の和信号（ＯＲ信号）と、第３スイッチ素子Ｑ３のための制御信号の反転信号との積信号（ＡＮＤ信号）を、第５スイッチ素子Ｑ５および第８スイッチ素子Ｑ８のための制御信号とすることができる。また、制御部１３は、例えば、第２スイッチ素子Ｑ２のための制御信号および第３スイッチ素子Ｑ３のための制御信号の和信号（ＯＲ信号）と、第４スイッチ素子Ｑ４のための制御信号の反転信号との積信号（ＡＮＤ信号）を、第６スイッチ素子Ｑ６および第７スイッチ素子Ｑ７のための制御信号とすることができる。
【００３７】
このように、本実施例に係る双方向絶縁型ＤＣ／ＤＣコンバータ１０では、２次側フルブリッジ回路１２の各レグを構成する一方のスイッチ素子のターンオンと他方のスイッチ素子がターンオフとが必ず同時に起こる。このため、双方向絶縁型ＤＣ／ＤＣコンバータ１０によれば、同じレグの上下アームを構成する２つのスイッチ素子の両方がオン状態になること、および、同じレグの上下アームを構成する２つのスイッチ素子の両方がオフ状態になることに起因する当該スイッチ素子の破損を防ぐことができる。
【００３８】
なお、現実には、同じレグの上下アームを構成する２つのスイッチ素子のターンオンとターンオフとを完全に同時に行うことは難しい。このことを考慮して、制御部１３は、第５〜第８スイッチ素子Ｑ５〜Ｑ８のターンオフのきっかけとなる制御信号の立ち下がりを１０ｎ秒程度遅延させることが好ましい。これにより、同じレグを構成する２つのスイッチ素子の両方がオフ状態になることを確実に防ぐことができる。なお、この場合は、当該２つのスイッチ素子の両方がオン状態になり得るが、これによる悪影響は、両方がオフ状態になることによる悪影響よりも軽微である。
【００３９】
制御信号の立ち下がりを遅延させるために、本実施例では、第５〜第８スイッチ素子Ｑ５〜Ｑ８のゲートと制御部１３とを繋ぐ制御信号線上に微小な抵抗とコンデンサとからなる１次遅れ回路を設けている。これにより、制御信号の立ち上がりを遅延させることなく、立ち下がりのみ遅延させることができる。
【００４０】
図２に示すように、双方向絶縁型ＤＣ／ＤＣコンバータ１０は、制御部１３の制御下で１−１，１−２，２−１，・・・，４−１，４−２の８つの状態をとる。各状態における第１〜第８スイッチ素子Ｑ１〜Ｑ８の状態を下表に示す。
【表１】
2018061336.tif 000003
【００４１】
また、各状態における電流経路を図３〜図６に示す。これらの図に示されているように、１次側フルブリッジ回路１１を構成する第１〜第４スイッチ素子Ｑ１〜Ｑ４は、ターンオンおよびターンオフする前にドレーン−ソース間の電圧がゼロになる。すなわち、第１〜第４スイッチ素子Ｑ１〜Ｑ４のスイッチングは、低損失なＺＶＳである。
【００４２】
続いて、双方向絶縁型ＤＣ／ＤＣコンバータ１０の逆方向動作について説明する。
【００４３】
図７に、逆方向動作における第１〜第８スイッチ素子Ｑ１〜Ｑ８の動作タイミングの一例を示す。図７は、シフト量ΔＴが最小シフト量ΔＴｍｉｎになっている点において図２と異なっているが、その他の点においては図２と共通している。したがって、逆方向動作においても、双方向絶縁型ＤＣ／ＤＣコンバータ１０は、制御部１３の制御下で１−１，１−２，２−１，・・・，４−１，４−２の８つの状態をとる。
【００４４】
各状態における電流経路を図８〜図１１に示す。
【００４５】
状態１−２（図８（Ｂ）参照）では、状態４−２（図１１（Ｂ）参照）においてコイルＬ２に蓄えられたエネルギーを、１次側に伝達し、１次側フルブリッジ回路１１内で蓄積する。この伝達は、絶縁トランスＴＲおよびコイルＬ１を介して行われる。このため、本実施例では、１次側フルブリッジ回路１１および２次側フルブリッジ回路１２を構成する第１〜第８スイッチ素子Ｑ１〜Ｑ８に破壊を引き起こす大電流が流れることはない。一方、コイルＬ２に蓄えられたエネルギーを２次側フルブリッジ回路１２内で構築した電流経路（第５スイッチ素子Ｑ５→第６スイッチ素子Ｑ６、または第７スイッチ素子Ｑ７→第８スイッチ素子Ｑ８）で短絡する従来の構成では、電流経路となったスイッチ素子が大電流によって破壊するおそれがある。
【００４６】
また、本実施例では、状態４−２（蓄積状態）から状態１−２（伝達状態）への移行時に絶縁トランスＴＲに同じ方向で電流が流れ続けるため、サージは発生しない。一方、２次側フルブリッジ回路１２で蓄積を行う場合は、伝達状態への移行時および蓄積状態への移行時に、急に絶縁トランスＴＲに電流が流れだしたり、流れていた電流が急に途絶えたりするので、サージが発生するおそれがある。
【００４７】
状態１−２と同様に、状態３−２（図１０（Ｂ）参照）でも、状態２−２（図９（Ｂ）参照）においてコイルＬ２に蓄えられたエネルギーを、絶縁トランスＴＲおよびコイルＬ１を介して１次側に伝達し、１次側フルブリッジ回路１１内で蓄積する。
【００４８】
［第２実施例］
図１２に、本発明の第２実施例に係る双方向絶縁型ＤＣ／ＤＣコンバータ２０を示す。双方向絶縁型ＤＣ／ＤＣコンバータ２０は、１次側フルブリッジ回路１１と、２次側フルブリッジ回路１２と、制御部１３と、絶縁トランスＴＲと、コイルＬ１と、コンデンサＣ９と、コイルＬ２およびコンデンサＣ１０からなるＬＣ回路とを備えている。これらは、第１実施例と同じ構成を有している。
【００４９】
双方向絶縁型ＤＣ／ＤＣコンバータ２０は、第９〜第１２ダイオードＤ９〜Ｄ１２からなるダイオードブリッジ回路２１をさらに備えている。ダイオードブリッジ回路２１は、２次側フルブリッジ回路１２に対して並列に設けられている。より詳しくは、第９ダイオードＤ９は第５ダイオードＤ５に並列に接続され、第１０ダイオードＤ１０は第６ダイオードＤ６に並列に接続され、第１１ダイオードＤ１１は第７ダイオードＤ７に並列に接続され、第１２ダイオードＤ１２は第８ダイオードＤ８に並列に接続されている。
【００５０】
上記の通り、第５〜第８ダイオードＤ５〜Ｄ８は、第５〜第８スイッチ素子Ｑ５〜Ｑ８の寄生ダイオードである。これに対し、第９〜第１２ダイオードＤ９〜Ｄ１２は、寄生ダイオードよりも小さなオン抵抗を有する外付けのダイオードである。また、第９〜第１２ダイオードＤ９〜Ｄ１２は、第５〜第８ダイオードＤ５〜Ｄ８に対して並列に接続されている。したがって、第１実施例において第５〜第８ダイオードＤ５〜Ｄ８を流れていた電流は、第５〜第８ダイオードＤ５〜Ｄ８ではなく第９〜第１２ダイオードＤ９〜Ｄ１２を流れることになる。
【００５１】
例えば、第１実施例の状態２−２（図４（Ｂ）参照）では、第５ダイオードＤ５および第８ダイオードＤ８に電流が流れるが、本実施例の状態２−２（図１３（Ａ）参照）では、第９ダイオードＤ９および第１２ダイオードＤ１２に電流が流れる。また、第１実施例の状態４−２（図６（Ｂ）参照）では、第６ダイオードＤ６および第７ダイオードＤ７に電流が流れるが、本実施例の状態４−２（図１３（Ｂ）参照）では、第１０ダイオードＤ１０および第１１ダイオードＤ１１に電流が流れる。
【００５２】
したがって、本実施例に係る双方向絶縁型ＤＣ／ＤＣコンバータ２０によれば、２次側のダイオードにおける損失を低減することができる。
【００５３】
以上、本発明に係る双方向絶縁型ＤＣ／ＤＣコンバータの実施例について説明してきたが、本発明の構成は実施例の構成に限定されるものではなく、種々の変形例が存在することは言うまでもない。
【００５４】
例えば、各実施例では、第５〜第８ダイオードＤ５〜Ｄ８は第５〜第８スイッチ素子Ｑ５〜Ｑ８の寄生ダイオードであるとしたが、第５〜第８スイッチ素子Ｑ５〜Ｑ８は寄生ダイオードをもたないＩＧＢＴであり、第５〜第８ダイオードＤ５〜Ｄ８はＳｉＣ（シリコンカーバイド）ダイオードであってもよい。なお、寄生ダイオードをもつスイッチ素子の一例はＳｉＣ−ＭＯＳＦＥＴである。この場合、寄生ダイオードは、ＳｉＣダイオードとなる。
【００５５】
また、各実施例では、入出力端Ｔ２、Ｔ２’の電圧と目標電圧値との関係に基づいてシフト量ΔＴを制御するとしたが、入出力端Ｔ２、Ｔ２’に接続された負荷回路等の負荷電流と目標電流値との関係に基づいてシフト量ΔＴを制御してもよい。
【００５６】
また、１次遅れ回路は、制御信号の立ち下がりのみを遅延させる手法の一例に過ぎない。制御信号の立ち下がりは、別の手法により遅延させられてもよい。
【符号の説明】
【００５７】
１０    双方向絶縁型ＤＣ／ＤＣコンバータ（第１実施例）
１１    １次側フルブリッジ回路
１２    ２次側フルブリッジ回路
１３    制御部
２０    双方向絶縁型ＤＣ／ＤＣコンバータ（第２実施例）
２１    ダイオードブリッジ回路
Ｃ１〜Ｃ１０    コンデンサ
Ｄ１〜Ｄ１２    ダイオード
Ｑ１〜Ｑ８    スイッチ素子
Ｌ１，Ｌ２    コイル
ＴＲ    絶縁トランス
ＴＲ１    １次巻線
ＴＲ２    ２次巻線
Ｔ１，Ｔ１’    入出力端（１次側）
Ｔ２，Ｔ２’    入出力端（２次側）
【図１】
2018061336.tif 000004
【図２】
2018061336.tif 000005
【図３】
2018061336.tif 000006
【図４】
2018061336.tif 000007
【図５】
2018061336.tif 000008
【図６】
2018061336.tif 000009
【図７】
2018061336.tif 000010
【図８】
2018061336.tif 000011
【図９】
2018061336.tif 000012
【図１０】
2018061336.tif 000013
【図１１】
2018061336.tif 000014
【図１２】
2018061336.tif 000015
【図１３】
2018061336.tif 000016