(57)【要約】集積回路（２１２）、コンピュータシステム（２００Ａ−Ｂ）、コンピュータシステム（２００Ａ−Ｂ）を操作するための方法が開示されている。本方法は、マイクロコントローラ（３２０）にて認証のリクエストを受信する過程とセキュリティデバイス（７２０）のセキュリティデータをリクエストする過程を含む。本方法はまた、マイクロコントローラ（３２０）にてセキュリティデバイス（７２０）のセキュリティデータを受信する過程とセキュリティデータを評価する過程を含む。本発明はまた、セキュリティデータが受け入れ可能であると評価された場合、認証を認可する過程を含む。
2005519366.tif 000002
【特許請求の範囲】
【請求項１】
第１外部バス（２１５）に結合するための第１バスインターフェースロジック（２１６）を有し、
前記第１外部バス（２１５）とは異なる直接入力（７１０）を介してのセキュリティデバイス（７２０）からの入力を受信するよう構成されたマイクロコントローラ（３２０）を有し、このマイクロコントローラは、前記直接入力（７１０）を介してセキュリティデバイス（７２０）からのリクエストの受信及び当該セキュリティデバイスへのクエリーを行うように構成されたものである、集積回路（２１２）。
【請求項２】
第２外部バス（２１０）に結合するための第２外部バスインターフェースロジック（３３０）を有し、前記マイクロコントローラ（３２０）は、更に遠隔管理エンジンとして構成されるとともに前記第２外部バス（２１０）を介して管理センサデータを受信するよう構成されたものであり、
第１内部バス（３０２）を有し、前記第２外部バス（２１０）からのデータは、前記第１内部バス（３０２）を介して前記遠隔管理エンジン（３２０）によってルーティング可能であり、
前記第１内部バス（３０２）に結合され、エンベッドされたイーサーネットコントローラ（３４４）を有する、請求項１記載の集積回路（２１２）。
【請求項３】
前記エンベッドされたイーサーネットコントローラ（３４４）は、管理センサデータを外部管理サーバにルートさせるよう構成された、請求項２記載の集積回路。
【請求項４】
前記遠隔管理エンジン（３２０）は、アラート規格形式（ＡＳＦ）管理エンジンを含む、請求項２記載の集積回路（２１２）。
【請求項５】
前記管理データは、アラート規格形式（ＡＳＦ）センサデータを含む、請求項４記載の集積回路（２１２）。
【請求項６】
前記リクエストは、前記外部プロセッサから受信される、請求項１記載の集積回路（２１２）。
【請求項７】
更に、前記マイクロコントローラ（３２０）と外部プロセッサ間で交換されたデータを記録するよう構成されたレジスタ（３０４）を含む、請求項１記載の集積回路（２１２）。
【請求項８】
前記マイクロコントローラ（３２０）は、更に、前記リクエストに応じて前記レジスタ（３０４）の前記データを読み出すよう構成された、請求項７記載の集積回路（２１２）。
【請求項９】
コンピュータシステム（２００Ａ−Ｂ）を操作するための方法であって、
マイクロコントローラ（３２０）にて、認証のリクエストを受信する過程と、
セキュリティデバイス（７２０）からのセキュリティデータをリクエストする過程と、
前記マイクロコントローラ（３２０）で前記セキュリティデバイスからの前記セキュリティデータを受信する過程と、
前記セキュリティデータを評価する過程と、
前記セキュリティデータが受け入れ可能であると評価された場合に前記認証を認可する過程と、を含む方法。
【請求項１０】
セキュリティデバイス（７２０）からのセキュリティデータをリクエストする前記過程は、前記セキュリティデバイス（７２０）と前記マイクロコントローラ（３２０）間の直接接続（７１０）を介して前記セキュリティデバイス（７２０）からの前記セキュリティデータをリクエストする過程と、バイオメトリックデバイスからのバイオメトリックデータをリクエストする過程とを含み、
前記マイクロコントローラ（３２０）にて、セキュリティデバイス（７２０）の前記セキュリティデータを受信する前記過程は、前記マイクロコントローラ（３２０）にて、前記バイオメトリックデバイスの前記バイオメトリックデータを受信する過程を含み、
前記セキュリティデータを評価する前記過程は、前記バイオメトリックデータを評価する過程を含み、
前記セキュリティデータが受け入れ可能であると評価された場合に前記認証を認可する前記過程は、前記バイオメトリックデータが受け入れ可能であると評価された場合、前記認証を認可する過程を含み、
前記マイクロコントローラ（３２０）で前記セキュリティデバイス（７２０）の前記セキュリティデータを受信する前記過程は、前記マイクロコントローラ（３２０）への前記直接接続（７１０）を介して前記セキュリティデバイス（７２０）からの前記セキュリティデータを受信する過程を含む請求項９記載の方法。
【発明の詳細な説明】
【関連出願の表示】
【０００１】
本出願は、２００１年１１月１日に出願された米国出願番号１０／０４５１１７，発明の名称“遠隔マネジャビリティのためのマイクロコンピュータブリッジ”、発明者はデイルＥ・ガリックの継続出願に包含される。
【技術分野】
【０００２】
本発明は、概してコンピュータシステムに関し、より具体的には、例えば、パーソナルコンピュータシステムのようなセキュリティデバイスの直接接続を伴ったシステムと方法に関するものである。
【背景技術】
【０００３】
図１Ａに、典型的なコンピュータシステム１００を示す。コンピュータシステム１００は、プロセッサ１０２，ノースブリッジ１０４，メモリ１０６，アドバンスドグラフィックスポート（ＡＧＰ）デバイス１０８，ネットワークインタフェースカード（ＮＩＣ）１０９，ＰＣＩ（Peripheral Component Interconnect）バス１１０,   ＰＣＩコネクタ１１，サウスブリッジ１１２，バッテリ１１３，ＡＴアッタチメント（ＡＴＡ）インターフェース１１４（ＩＤＥ[Integrated Drive Electronics]との名称のほうがよく知られている），ＳＭバス１１５，ユニバーサルシリアルバス（ＵＳＢ）インターフェース１１６，ローピンカウント（ＬＰＣ）バス１１８，入出力コントローラチップ（ＳｕｐｅｒＩ／ＯＴＭ）１２０，ＢＩＯＳメモリ１２２を含む。ノースブリッジ１０４とサウスブリッジ１１２は、「チップセット」という総称に通じる単一チップのみ又は複数チップを含んでよいことに注目される。また例えばキャッシュ、モデム、パラレル、シリアルインターフェース、ＳＣＳＩインターフェース等のような他のバス、デバイス、サブシステムは、求められれば、コンピュータシステム１００に含まれてよいことも注目される。
【０００４】
プロセッサ１０２は、ノースブリッジ１０４に結合される。ノースブリッジ１０４は、プロセッサ１０２，メモリ１０６，ＡＧＰデバイス１０８とＰＣＩバス１１０間にインターフェースを用意する。サウスブリッジ１１２は、ＰＣＩバス１１０と、ＩＤＥインターフェース１１４，ＳＭバス１１５，ＵＳＢインターフェース１１６及びＬＰＣバス１１８に結合された周辺機器、デバイス、サブシステムと、の間にインターフェースを用意する。バッテリ１１３は、サウスブリッジ１１２に結合された形で示される。スーパーＩ／ＯＴＭチップは、ＬＰＣバス１１８に結合されている。
【０００５】
ノースブリッジ１０４は、プロセッサ１０２，メモリ１０６，ＡＧＰデバイス１０８、ＰＣＩバス１１０に結合されたデバイスと、サウスブリッジ１１２に結合されたデバイスとサブシステム間の通信アクセスを用意する。一般的に、着脱可能な周辺機器は、コンピュータシステム１００に結合させるためにＰＣＩバス１１０に接続するＰＣＩコネクタ１１１として図面に示されたＰＣＩ“スロット”内に挿入される。あるいは、主回路基板に配置されたデバイスをＰＣＩバス１１０に直接接続してもよい。ＳＭバス１１５は、ＳＭバス１１５接続の一部に関してＰＣＩコネクタにおけるピンを用いることによって、ＰＣＩバス１１０に“統合”されてよい。
【０００６】
サウスブリッジ１１２は、ＰＣＩバス１１０と、Ｘバス又はＩＳＡ（Industry Standard Architecture）バスのようなＬＰＣバス１１８、一プレデセッサを介して概してコンピュータシステム１００に結合されるモデム、プリンタ、キーボード、マウス等のような種々のデバイス及びサブシステム間のインターフェースを用意する。サウスブリッジ１１２は、ＩＤＥインターフェース１１４，ＵＳＢインターフェース１１６，ＬＰＣバス１１８を介してコンピュータシステム１００の余り部分にデバイスをインターフェースするために使用されたロジックを含む。サウスブリッジ１１２はまた、ＳＭバス１１５(２配線インターＩＣバスプロトコルエクステンションである)を介して、デバイスとインターフェースするためのロジックも含む。
【０００７】
図１Ｂは、いわゆる“ＲＴＣ（リアルタイムクロック）バッテリウェル内蔵式”のバッテリ１１３による予備バッテリを含むサウスブリッジ１１２の一形態を示す。サウスブリッジ１１２は、サウスブリッジ（ＳＢ）ＲＡＭ１２６とクロック回路１２８を有し、これらはいずれもＲＴＣバッテリウェル１２５内にある。ＳＢ  ＲＡＭ１２６は、ＣＭＯＳとＲＴＣ  ＲＡＭ１２６Ｂを含む。ＲＴＣ  ＲＡＭ１２６Ｂは、クロックデータ１２９とチェックサムデータ１２７を含む。サウスブリッジ１１２はまた、ＲＴＣバッテリウェル１２５の外部にＣＰＵインターフェース１３２，電源及びシステム管理ユニット１３３，種々のバスインターフェースロジック回路１３４も含む。
【０００８】
クロック回路１２８の時間及び日付データは、ＲＴＣ  ＲＡＭ１２６Ｂ内のクロックデータ１２９として記録される。ＲＴＣ  ＲＡＭ１２６Ｂ内チェックサムデータ１２７は、ＣＭＯＳ  ＲＡＭ１２６Ａデータに基づいて演算され、また例えば図２に関するブロック１４８にて以下で説明されるようにブート処理の間、ＢＩＯＳによって記録されてよい。ＣＰＵインターフェース１３２は、中断信号コントローラとプロセッサ信号コントローラを含んでよい。
【０００９】
図１Ｃは、コンピュータシステム１００の従来技術の遠隔管理コンフィグレーションを示す。マザーボード１０１は、サウスブリッジ１１２，ＰＣＩバス１１０，ＰＣＩコネクタ１１１，ＳＭバス１１５，センサ１０３Ａ及び１０３Ｂの構成上及び基礎上の電気的サポートを用意する。着脱可能アドインカードであるＮＩＣ１０９は、ＰＣＩコネクタ１１１を介してマザーボード１０１，ＰＣＩバス１１０，ＳＭバス１１５に結合する。ＮＩＣ１０９は、イーサーネットコントローラ１０５とＡＳＦマイクロコントローラ１０７を含む。イーサネットコントローラ１０５は、、ＡＳＦマイクロコントローラ１０７と遠隔管理サーバ９０間の管理データとコマンドを伝送させて、遠隔管理サーバ９０との通信を行う。遠隔管理サーバ９０は、コンピュータシステム１００の外部に位置する。
【００１０】
一般的に警告規格フォーマット（ＡＳＦ:Alart Standard Format）仕様と称される工業規格仕様は、遠隔管理サーバ９０を用いて“システムマネージャビリティ”へのアプローチを限定する。ＡＳＦ仕様は、コンピュータシステム１００のようなクライアントシステムの操作システムが機能していないとき、遠隔制御と、操作が可能である警告インターフェースを限定する。概して、遠隔管理サーバ９０は、１以上のクライアントシステムを監視及び制御する構成となっている。ＡＳＦ警告インターフェースの一般的な操作としては、クライアントから遠隔管理サーバ９０への警告メッセージを伝送し、遠隔管理サーバ９０からクライアントへ制御コマンドを送信し、クライアントからのレスポンスを遠隔管理サーバ９０に送信し、クライアント仕様構成及びアセットを判定して遠隔管理サーバ９０に伝送し、クライアントの操作システムと通信することによってクライアントのコンフィグレーション及び制御を行う過程を含む。加えて、遠隔管理サーバ９０はＡＳＦ  ＮＩＣ１０９との通信を行い、クライアントのＡＳＦ  ＮＩＣ１０９は、ローカルクライアントセンサ１０３とローカルクライアントホストプロセッサとの通信を行う。
【００１１】
クライアントがＡＣＰＩ認識操作システム機能を有するとき、ＡＳＦ  ＮＩＣ１０９のコンフィグレーションソフトウェアは、“良好なブート”の間、所定のＡＳＦ、ＡＣＰＩ（アドバンスドコンフィグレーション及び電源インターフェース：Advanced Configuration and Power Interface）、クライアントコンフィグレーションデータを記録するために動作する。
【００１２】
クライアントから遠隔管理サーバ９０に警告を送信するためのＡＳＦにおける伝送プロトコルは、プラットフォームイベントトラップ（ＰＥＴ：Platform Event Trap）である。ＰＥＴフレームは、ＧＵＩＤ（グローバルなレベルで固有の識別子）、シーケンス番号、時間、クライアントにおいてのＰＥＴフレームのソース、イベント形式コード、イベントレベル、警告を発したセンサデバイス、イベントデータ、ＩＤフィールドを含む、複数フィールドで構成されている。
【００１３】
多くのイベントが警告を発生させる原因となりうる。設定点より上又は下の温度数値、設定点より上又は下の電圧数値、ファンアクチュアル又は予測された故障、設定点より上又は下のファン速度、物理的なコンピュータシステム侵害等が生じたことが、イベントとなり得る。システム操作エラー、例えばメモリエラー、データデバイスエラー、データ制御エラー、ＣＰＵ電気的特性不一致等も、警告となり得る。警告はまた、クライアントの全ての部分のブート又は初期化の間、ＢＩＯＳ又はファームウェア進行にも対応してよい。操作システム（ＯＳ）イベントはまた、ＯＳブート故障又はＯＳタイムアウトのような警告も発してよい。ＡＳＦ仕様は、クライアントがハートビート（heart beat）、又は“私はまだここにいる”というメッセージを送信していないとき、一般的には１分間、しかし、１０分間を超えないプログラム可能時間を“ハートビート”警告のために用意する。
【００１４】
クライアント制御機能は、ユーザデータグラムプロトコル（ＵＤＰ）に基づくプロトコルである遠隔管理及び制御プロトコル（ＲＣＭＰ）を介して実装される。ＲＣＭＰは、クライアントが操作システムを動作していないときに使用される。ＲＣＭＰパケットは、リセット、パワーアップ及びパワーダウンサイクルの間、交換され、それぞれが異なるメッセージ形式を有する。遠隔管理サーバ９０は、クライアントによって応答され、ＡＳＦバージョンが使用されていることを示すプレゼンスポンで追跡されるプレゼンスピンリクエストを用いてハンドシェイクプロトコルによるクライアントのＡＳＦ−ＲＣＭＰ性能を判断する。遠隔管理サーバ９０は、それからクライアントのコンフィグレーションを示すため、クライアントにリクエストを送信する。クライアントはこのコンフィグレーションを承認し、その後に“良好なブート”の間に不揮発性メモリに記録されたものと同様のコンフィグレーションを与えるメッセージが出される。ＲＣＭＰパケットは、コンテンツフィールド、形式フィールド、オフセットフィールド、数値フィールドを含む。
【００１５】
ＲＣＭＰメッセージトランザクションは、遠隔管理サーバ９０からのリクエスト、承認（アクノリッジ）を待つための時間指定待ち状態及びその後の応答を待つための第２回目の時間指定の待ち状態を含む。認知又は応答の何れかの制限時間を超えた場合、遠隔管理サーバ９０は、クライアントが若干のパケットの再送を要する状態にあるか、あるいは、クライアント又は通信リンクの何れかの故障のために接続が切れてしまっているかのどちらかの状態にあることを認識する。
【００１６】
ＡＳＦ  ＮＩＣ１０９は、操作システムの介入なしにＩＰ（インタネットプロトコル）アドレス（又は均等物）をレポート可能なものでなければならない。従って、ＡＳＦ  ＮＩＣ１０９は、オペレーティングシステムとともにＡＲＰ（アドレスリレゾリューションプロトコル）リクエストの受信及び応答することが可能でなければならず、かつ、オペレーティングシステムの動作中はＡＲＰパケットを妨害することがない。また、ＡＲＰパケットに応じて起動する（コンフィグレーションにそのような起動を行うことが記述されている場合）。なお、ＡＣＰＩ規格には、スタンダードコンフィグレーションとしてＡＲＰパケットによる起動が含まれている。
【００１７】
以下の情報は、クライアントの構成（コンフィグレーション）を示すものとしてクライアントから遠隔管理サーバ９０に送信される：センサとその特性を識別するＡＣＰＩ記述テーブル、ＰＥＴメッセージのためのＡＳＦ性能とシステム、ＲＭＣＰに関するクライアントのサポートと最後のＲＭＣＰコマンド（last RMCP command）；クライアントがどのように任意操作システムブート取扱いタイマーを構成するか；ＰＥＴメッセージのためのＵＵＩＤ／ＧＵＩＤのＳＭＢＩＯＳ識別である。ＡＳＦオブジェクトは、ＡＣＰＩのＡＳＬ（ＡＣＰＩソフトウェア言語：ACPI Software Language）ネーミングコンベンションをフォローする。
【００１８】
図２には、ＢＩＯＳ１２２に記録されたコードを用いてコンピュータシステムを初期化するための従来の方法のフローチャートが示される。電源サプライ初期化の間、電源サプライは、ブロック１３６におけるノースブリッジ１０４に電源良好信号を生成する。電源サプライから電源良好信号を受信すると、サウスブリッジ１１２（又はノースブリッジ１０４）は、ブロック１３８におけるプロセッサ１０２のリセット信号をアサートする過程を中止する。
【００１９】
初期化の間、プロセッサ１０２は、ブロック１４０においてデフォルトジャンプロケーションを読み出す。メモリ内のデフォルトジャンプロケーションは、通常、ＦＦＦＦ０ｈのようなロケーションに位置する。プロセッサ１０２は、ＲＯＭ  ＢＩＯＳ１２２における適切なＢＩＯＳコードロケーション（例、ＦＦＦＦ０ｈ）へのジャンプを実行し、ＲＡＭメモリ１０６にＢＩＯＳコードをコピーし、ブロック１４２におけるＲＡＭメモリ１０６のＢＩＯＳコード命令の処理過程を始める。プロセッサ１０２によって処理されたＢＩＯＳコードは、ブロック１４４におけるパワーオンセルフテスト（ＰＯＳＴ）を実行する。
【００２０】
ＢＩＯＳコードは、次にビデオコントローラ、ＩＤＥコントローラ、ＳＣＳＩコントローラ等のような追加のＢＩＯＳコードを探索し、ブロック１４６におけるスタートアップ情報スクリーンを表示する。例として、ＩＤＥコントローラＢＩＯＳコードは多くの場合Ｃ８００ｈにあり、ビデオコントローラＢＩＯＳは、多くの場合Ｃ０００ｈにある。ＢＩＯＳコードは、ＲＡＭメモリコードアップテスト、ブロック１４８のＣＯＭ（シリアル）及びＬＰＴ（パラレル）ポートを識別する過程を含むシステム一覧のような追加のシステムテストを実行する。追加システムテストには、ＡＳＦ、ＡＣＰＩ、遠隔管理サーバ９０との通信リンクを初期化する過程を含むイーサーネット初期化を含む。ＢＩＯＳコードはまた、プラグアンドプレイデバイスと他の同様のデバイスをも識別し、ブロック１５０における識別されたデバイスの略式スクリーンを表示する。
【００２１】
ＢＩＯＳコードは、ブロック１５２においてブートロケーションと、その対応するブートセクタを識別する。ブートロケーションは、フロッピドライブ、ハードドライブ、ＣＤＲＯＭ、遠隔ロケーション等であってよい。ＢＩＯＳコードは、次にブロック１５４において、操作システムのようなコンピュータをブートさせるためにブートロケーションにてブートセクタを呼び出す。
【００２２】
コールドブート即ちハード（リ）ブートに関して、ブロック１３６〜ブロック１５４において示された全部又は大部分の記載が発生可能であることに注目される。ウォームブート即ちソフト（リ）ブートの間、ＢＩＯＳコードは通常、ＰＯＳＴ、メモリテスト等をスキップしてブロック１４２からブロック１４８にジャンプする。
【００２３】
遠隔管理マネージメントハードウェアの初期化及び／又はファームウェアが操作システムによって管理可能になるように、ＡＳＦのような遠隔管理技術が、操作システムの“良好ブート”がインストールされた状態でＮＩＣ１０９上で想定される。パーソナルコンピュータの遠隔管理における改善は、遠隔管理マネージメントハードウェアの初期化及び／又はファームウェアの初期化を加速でき、オペレーションシステムへの異存を小さくし得る。長時間ブートタイムでのコンピュータシステム１００は、生産性を遅くし、少なくともユーザを苛立たせる。可能であれば、ブートタイムを短くし、無駄なリブートを回避する方が望ましい。
【発明の開示】
【００２４】
本発明の一態様において、コンピュータシステムを操作するための方法が開示されている。本方法は、マイクロコントローラにて、認証のリクエストを受信する過程と、セキュリティデバイスのセキュリティデータをリクエストする過程を含む。本方法はまた、マイクロコントローラにてセキュリティデバイスのセキュリティデータを受信する過程と、セキュリティデータを評価する過程をも含む。本方法はまた、セキュリティデータが受け入れ可能であるとして評価された場合、認証を認める過程も含む。
【００２５】
本発明の他の実施形態において、集積回路が開示されている。この集積回路は、第１外部バスに結合するための第１バスインターフェースロジックとマイクロコントローラを含む。このマイクロコントローラは、第１外部バスとは異なる直接入力を介してセキュリティデバイスの入力を受信するように構成されている。マイクロコントローラは、更に直接入力を介して、リクエストを受信し、セキュリティデバイスに問い合わせるように構成されている。
【００２６】
本発明のもう１つの他の実施形態において、コンピュータシステムが開示されている。コンピュータシステムは、第１外部バスと集積回路を含む。この集積回路は、第１外部バスに結合するための第１バスインターフェースロジックとマイクロコントローラを含む。このマイクロコントローラは、第１外部バスとは異なる直接入力を介してセキュリティデバイスの入力を受信するように構成されている。マイクロコントローラは、更に直接入力を介して、リクエストを受信し、セキュリティデバイスに問い合わせるように構成されている。
【発明を実施するための最良の形態】
【００２７】
本発明は、添付する図面に関連する以下の記載を参照することによって、理解されよう。また同符号は、同構成部分を示す。
本発明の実施形態が説明目的で以下に記載されている。明瞭性を期するために実施例全部の態様が本明細書に記載されているわけではない。そうした実施例の開発において、数多くの実装仕様の決定がなされた場合に、システム関連及びビジネス関連制限を満たすような種々の実施形態が開発者の特定の目標を満足させねばならないことは、当然、理解されるだろう。参照番号に関連する文書の使用は、この参照番号が係る項目の代替実施形態又は代替実施例を示す目的を意図したものである。
また、本発明を、図面における実施例を参照しながら示すが、本明細書に記載された種々の改変、他の実施例、及び特定的な実施形態に影響を受ける可能性がある。しかし、特定的な実施形態の記載は、開示された特定の形式に本発明を限定することを意図するものではなく、それどころかそうした試みは、付随された請求項によって限定された本発明の精神と範囲の内であれば全ての改変、均等物、代替実施例を覆うものである。
【００２８】
以下の米国特許継続出願は、本文に全文が記載されたようにそれら全文を参照することによって本文に援用される。
【００２９】
[ＬＰＣ拡張出願]  “レガシーコンピュータシステムを拡張するための方法と装置”、２０００年４月７日に提出された米国特許出願番号０９／５４４８５８，発明者デイル・Ｅ・ガリック（Dale E.Gulick）；
［セキュア拡張モード出願］発明の名称“セキュア拡張ボックス及び方法”２００１年５月１０日に提出された米国特許出願番号０９／５４４８５８，発明者デイル・Ｅ・ガリック（Dale E.Gulick）及びジェフリーＳ．ストロンジン（Geoffrey S.Strongin）；
米国特許出願番号０９／８５２９４２，２００１年５月１０日に出願、発明の名称“優れたセキュリティ及びマネジャビリティのためのコンピュータシステムアーキテクチャ”、発明者ジェフリーＳ．ストロンジン（Geoffrey S.Strongin）及びデイル・Ｅ・ガリック（Dale E.Gulick）；
米国特許出願番号０９／８５３３９５， ２００１年５月１１日に出願、発明の名称“パーソナルコンピュータシステムにおけるセキュア記録装置を用いた優れたセキュリティ及びマネージャビリティ”、発明者ジェフリーＳ．ストロンジン（Geoffrey S.Strongin）及びデイル・Ｅ・ガリック（Dale E.Gulick）；
米国特許出願番号０９／８５３４４６，２００１年５月１１日に出願、発明の名称“リソース隔離メカニズム”、発明者デイル・Ｅ・ガリック（Dale E.Gulick）；
米国特許出願番号０９／８５３４４７，２００１年５月１１日に出願、発明の名称“セキュリティ及びマネージャビリティのための集積回路”、発明者デイル・Ｅ・ガリック（Dale E.Gulick）及びジェフリーＳ．ストロンジン（Geoffrey S.Strongin）；
米国特許出願番号０９／８５３２２５，２００１年５月１１日に出願、発明の名称“システム管理モードデュレーション及び管理”、発明者ジェフリーＳ．ストロンジン（Geoffrey S.Strongin）及びデイル・Ｅ・ガリック（Dale E.Gulick）；
米国特許出願番号０９／８５３２２６，２００１年５月１１日に出願、発明の名称“パーソナルコンピュータシステムにおけるバックドアアクセスメカニズムを閉じる過程のためのメカニズム”、発明者ジェフリーＳ．ストロンジン（Geoffrey S.Strongin）；
米国特許出願番号０９／８５４０４０，２００１年５月１１日に出願、発明の名称“コンピュータシステムセキュリティのための暗号無作為レジスタ”、発明者デイル・Ｅ・ガリック（Dale E.Gulick）；
米国特許出願番号０９／８５３４６５，２００１年５月１１日に出願、発明の名称“パーソナルコンピュータシステムにおけるメモリへの暗号コマンド応答アクセス”、発明者ジェフリーＳ．ストロンジン（Geoffrey S.Strongin）；
米国特許出願番号０９／８５３４４３，２００１年５月１１日に出願、発明の名称“バイオメトリックデータ入力データのためのプロテクションメカニズム”、発明者デイル・Ｅ・ガリック（Dale E.Gulick）及びジェフリーＳ．ストロンジン（Geoffrey S.Strongin）；
米国特許出願番号０９／８５３４３７，２００１年５月１１日に出願、発明の名称“パーソナルコンピュータセキュリティメカニズム”、発明者ジェフリーＳ．ストロンジン（Geoffrey S.Strongin）及びデイル・Ｅ・ガリック（Dale E.Gulick）；
米国特許出願番号０９／８５３３３５，２００１年５月１１日に出願、発明の名称“ホストプロセッサとセキュリティハードウェア間のアセット共有”、発明者ジェフリーＳ．ストロンジン（Geoffrey S.Strongin）及びデイル・Ｅ・ガリック（Dale E.Gulick）；
米国特許出願番号０９／８５３２３４，２００１年５月１１日に出願、発明の名称“中断及びリエンタ可能システム管理モードプログラミングコード”、発明者ジェフリーＳ．ストロンジン（Geoffrey S.Strongin）及びデイル・Ｅ・ガリック（Dale E.Gulick）；
米国特許出願番号０９／８７１０８４，２００１年５月３０日に出願、発明の名称“パーソナルコンピュータＲＯＭアクセス保護のためのロッキングメカニズム解除及び無効”、発明者フレデリックＤ．ウェーバー（Frederick D.Weber）及びデイル・Ｅ・ガリック（Dale E.Gulick）；
米国特許出願番号０９／８７１５１１，２００１年５月３０日に出願、発明の名称“コンピュータシステムのためのモノトニックカウンタメカニズム”、発明者フレデリックＤ．ウェーバー（Frederick D.Weber）及びデイル・Ｅ・ガリック（Dale E.Gulick）；
米国特許出願番号０９／８７０８９０，２００１年５月３０日に出願、発明の名称“パーソナルコンピュータシステムのセキュアブート”、発明者ジェフリーＳ．ストロンジン（Geoffrey S.Strongin）、デイル・Ｅ・ガリック（Dale E.Gulick）、フレデリックＤ．ウェーバー（Frederick D.Weber）；
米国特許出願番号０９／８７０８８９，２００１年５月３０日に出願、発明の名称“パーソナルコンピュータメモリロケーションのための外部ロッキングメカニズム”、発明者ジェフリーＳ．ストロンジン（Geoffrey S.Strongin）、デイル・Ｅ・ガリック（Dale E.Gulick）、フレデリックＤ．ウェーバー（Frederick D.Weber）
【００３０】
以下は非特許文献であり、これらは、何ら不利益を被ることなく、かつ無条件に、これら全文が本願に記載されているものとして本文に援用される。
［ＡＳＦ］警告規格形式仕様、１．０３，２００１年６月２０日発行、ＤＳＰ０１１４，及び以前のバージョン
http://www.dmtf.org/spec.asf/html;
［ＡＣＰＩ］ アドバンスドコンフィグレーション及び電源インターフェース仕様、２．０，２００１年７月２７日発行及び以前のバージョン
http://www.teleport.com/〜acpi/spec.html;
［ＲＦＣ１５７］シンプルネットワーク管理プロトコル
http:www.ietf.org/rfc/rfc1157.txt;
［ＣＩＭ］ ＣＩＭ仕様
http://www.dmtf.org/spec/cims.html;
［ＩＰＭＩ］インテリジェントプラットフォーム管理インターフェース仕様、１．０巻、概説１９９９年８月２６日発行及び以前のバージョン
http://www.dmtf.org/spec.asf/html;
［ＲＦＣ１１８８］  ＦＤＤＩネットワークにおけるＩＰ及びＡＲＰ            http://www.ietf.org/rfc/rfc1157.txt;
［ＦＲＵ］ ＩＰＭＩフィールド交換可能ユニット（ＦＲＵ）情報記録装置定義  １．０巻、１９９８年９月１６日発行及び以前のバージョン
ftp://download.intel.com/design/servers/ipmi/fru1010.pdf;
［ＭＴＬＳ］メトリウスＡＣＰＩ／マネージャビリティ仕様、１．０巻、１９９９年４月３０日発行
http://developer.intel.com/ial/metolious/index.htm;
［ＮＤＣＰＭ］ネットワークデバイスクラス電源管理レファレンス仕様、１．０a巻、１９９７年１１月２１日発行
http:www.microsoft.com/hwdev/specs/PMref/PMnetwork.htm;
[ＰＥＴ］プラットフォームイベントトラップ  １．０巻  １９９８年１２月７日発行及び以前のバージョン
ftp://download.intel.com/design/servers/ipmi/fru100.pdf;
［ＳＣＭＩＳ］ＳＭバス制御方法インターフェース仕様、１．０巻  １９９９年１２月１０日発行及び以前のバージョン
http:www.smbus.org/spec/index.html;
［ＳＭＢＩＯＳ］システム管理ＢＩＯＳレファレンス仕様 ２．３．１巻  １９９９年３月１６日発行及び以前のバージョン
ftp://download.intel.com/ial/wfm/smbios.pdf;
［ＳＭＢＵＳ＿２．０］システム管理バス（ＳＭバス）仕様、２．０巻、２０００年８月３日発行及び以前のバージョン
http:www.smbus.org/specs/index.html;及び、
［ＲＦＣ＿ＵＤＰ］ユーザデータグラムプロトコル、ＲＦＣ
http:www.ietf.org/rfc/rfc0768.txt
【００３１】
図３Ａと図Ｂを参照すると、本発明の種々の態様に従った遠隔管理調節を有するコンピュータシステム２００Ａ、２００Ｂの実施形態の概略図が示されている。図３Ａを参照すると、ＡＳＦサウスブリッジ２１２は、改善された遠隔マネージャビリティのための統合ＡＳＦ、統合ＡＣＰＩ、イーサーネット性能を含んでよい。
【００３２】
図３Ａのコンピュータシステム２００Ａは、プロセッサ２０２，ノースブリッジ２０４，メモリ２０６，アドバンスドグラフィックスポート（ＡＧＰ）デバイス２０８，ＰＣＩバス２１０，ＰＣＩバス２１０，ＰＣＩコネクタ２１１，ＡＳＦサウスブリッジ２１２，バッテリ２１３，ＡＴアタッチメント（ＡＴＡ）インターフェース２１４，ＳＭバス２１５，ＵＳＢインターフェース２１６，ＬＰＣバス２１８，入力／出力オントローラチップ（スーパーＩ／ＯＴＭ）２２０，拡張されたＢＩＯＳメモリ２２２，任意で、暗号プロセッサ２２４と保護された記録装置を含む。なお、ノースブリッジ２０４とＡＳＦサウスブリッジ２１２は、“チップセット”において単一チップのみ又は複数チップを含んでもよい。また、例えば、キャッシュ、モデム、パラレルあるいはシリアルインターフェース、ＳＣＳＩインターフェース等のような他のバス、デバイス、及び／又はサブシステムが、リクエストされれば、コンピュータシステム２００Ａに含まれてよい。
【００３３】
プロセッサ２０２は、ノースブリッジ２０４に結合される。ノースブリッジ２０４は、プロセッサ２０２，メモリ２０６，ＡＧＰデバイス２０８とＰＣＩバス２１０間に、インターフェースを用意する。ＡＳＦサウスブリッジ２１２は、ＰＣＩバスと、とＩＤＥインターフェース２１４，ＳＭバス２１５，ＵＳＢインターフェースに結合された周辺機器、デバイス、サブシステムと、ＬＰＣバス２１８間にインターフェースを用意する。バッテリ２１３は、ＡＳＦサウスブリッジ２１２に結合された状態で示されている。ＳｕｐｅｒＩ／ＯＴＭチップ、拡張されたＢＩＯＳメモリ２２２、暗号プロセッサ２２４は、ＬＰＣバス２１８に結合される。保護された記録装置２３０は、暗号プロセッサ２２４を介して結合される。
【００３４】
ノースブリッジ２０４は、ＰＣＩバス２１０に結合されたプロセッサ２０２，メモリ２０６，ＡＧＰデバイス２０８と、ＡＳＦサウスブリッジ２１２に結合されたデバイスとシステム間の通信アクセスを用意する。一般的に、着脱可能な周辺デバイスは、コンピュータシステム２００Ａに結合するためにＰＣＩバス２１０に接続された、ここではＰＣＩコネクタ２１１として図示されたＰＣＩ“スロット”内に挿入される。これに代えて、マザーボード上に配置されたデバイスを直接ＰＣＩバス２１０に接続してもよい。ＳＭバス２１５は、ＳＭバス２１５接続の部分に関してＰＣＩコネクタにおけるピンを使用してＰＣＩバス２１０に“統合される”。
【００３５】
ＡＳＦサウスブリッジ２１２は、ＰＣＩバス２１０と、ＬＰＣバス２１８（又はXバス又はＩＳＡバスのようなプレデセッサ）を介して、概してコンピュータシステム２００Ａに結合されるモデム、プリンタ、キーボード、マウス等のような種々のデバイスとサブシステム間にインターフェースを用意する。ＡＳＦサウスブリッジ２１２は、ＩＤＥインターフェース２１４，ＳＭバス２１５を介して、好適にＡＳＦサウスブリッジ２１２、ＵＳＢインターフェース２１６，ＬＰＣバス２１８の外部に位置するマスターをサポートする、コンピュータシステム２００Ａの余り部分にデバイスをインターフェースするために使用されたロジックを含む。
【００３６】
なお、ＬＰＣバス２１８の操作は、従来技術である１９９７年９月２９日付け低ピンカウントインターフェース仕様改訂版に対応してもよい。ＬＰＣバス２１８の操作はまた、上述した参照によって援用されたＬＰＣ拡張アプリケーションにおいて開示された拡張ＬＰＣバスにも対応してよい。
【００３７】
拡張されたＢＩＯＳ２２２は、ＢＩＯＳメモリ２２２におけるこれらメモリロケーションとは異なるか、又は追加メモリロケーションを含む。追加メモリロケーションは、特定の読み出し／書き込み許可及び／又は安全なメモリロケーションを有してよい。追加の詳細は、予め本文に援用されたセキュアエクステンションモードに見られる。拡張されたＢＩＯＳ２２２のメモリアドレス指定は、予め本文に援用された包含されたＬＰＣ拡張アプリケーションにおいて教示されている。暗号プロセッサ２２４は、保護された記録装置２３０のセキュリティを用意してよい。暗号プロセッサ２２４によって保護された記録装置にアクセスするための種々の実施形態は、本文に予め援用されたセキュア拡張モードアプリケーションにおいて用意されている。
【００３８】
上述したようにＡＳＦサウスブリッジ２１２は、本発明の種々の態様に従って統合されたＡＳＦ，ＡＣＰＩ，及び／又はイーサネット機能を含んでよい。本発明の一態様に従うと、ＡＳＦサウスブリッジ２１２は、コンピュータシステム２００ＡにおいてＡＳＦ  ＮＩＣ１０９がないことから、パワーアップサイクルの間、コンピュータシステム２００ＡのマスターＡＳＦコントローラであるに違いないと認識する。コンピュータシステム２００Ａは、バイオス読みだしの主要部分の間にＡＳＦサウスブリッジ２１２のＡＳＦ及び／又はＡＣＰＩアセットを初期化することによって、コンピュータシステム１００より、もブートを迅速に行ない得るという利点がある。何故なら、ＢＩＯＳコードが書き込まれる前の時点において、バイオスのライターに対して、ＡＤＦ，ＡＣＰＩ、及び／イーサーネットハードウェアが知らされることになるからである。ＢＩＯＳコード自体は、その後、ＡＳＦ，ＡＣＰＩ、及び／又はイーサーネット初期化データ及び／又はファームウェアの何れも、又は全部を含むよう拡張されてもよい。本発明の種々の実施形態の追加の詳細は、以下に記載される。
【００３９】
図３Ｂにおいて、コンピュータシステム２００Ｂは、コンピュータシステム２００ＢがＰＣＩコネクタ２１１にてＡＳＦ  ＮＩＣ１０９を含むという点で、コンピュータシステム２００Ａとは異なる。コンピュータシステム２００Ｂにおいて、本発明の一態様に従ったＡＳＦサウスブリッジ２１２は、ＡＳＦ  ＮＩＣ１０９に対してスレーブとなるＡＳＦに違いないと認識しなければならない。
【００４０】
予め本文に援用されたセキュア拡張モードアプリケーションは、電源管理機能がサウスブリッジに統合されたセキュリティハードウェアを使用する過程を含んで、セキュア拡張モード（ＳＥＭ）において実行されてよいことを教示する。電源管理及びコンフィグレーションの現在の一規格は、ＡＣＰＩ仕様である。ＡＣＰＩ仕様に従った制御方法、命令の形式は、コンピュータシステムに操作を実行するように通知する。ＡＣＰＩ仕様は、何れの命令もどのように実行するべきかに関しては記載していない。ＡＣＰＩ仕様は、呼び出し（call）を規定するのみであり、ソフトウェアはこの呼び出しを保護するように書かれていなければならない。ＡＣＰＩ仕様における「保護された」方法は、非常に制限されている。ハードウェアにおける幾つかのレジスタはアクセス不可能となる。これらのレジスタにアクセスするためには、本文に予め援用されたセキュア拡張モードアプリケーションに教示されるように、ＳＭＭに入るためのＳＭＩ＃（システム管理中断；System Management Interrupt）、を生成してこれらのレジスタを読み出すことが可能である。電源管理は、例えば、プロセッサ電圧と周波数を、プロセッサを破壊するために操作リミットを超えて上げる、又はサービスの停止を導くように電圧を限界を超えて低くするといった正使用が可能であることから、ＡＣＰＩコールは、例えばＳＥＭのように安全な方法で実行されなくてはならない。
【００４１】
ＳＥＭにおける各ＡＣＰＩのリクエストは、安全動作のための若干の内部ルールに関して点検されることが可能である。本文に予め援用されたセキュア拡張モードアプリケーションにより完全に記載された技術を用いて、ＡＣＰＩリクエストは、メールボックス（サウスブリッジにおける一方向のみのメモリロケーション）の“インボックス”（サウスブリッジにおける入力のみメモリロケーション）に配され、パラメータ数値がインボックスから読み込まれ、受け入れ許可のためのインボックスパラメータを用いてＡＣＰＩリクエストが評価され、その評価結果に基づいて、そのリクエストが満たされるかが判定されることになる。種々の実施形態の追加の詳細に関して、本文に予め援用されたセキュア拡張モードアプリケーション（その図６、図４２A及び図４２Bを含めて参照）を参照されたい。
【００４２】
システムマネージメントモード（ＳＭＭ）は、電源を節約するために実装されたコンピュータシステムにおける操作モードである。ＳＭＭは、第４世代ｘ８６プロセッサのために創造されたもので、ｘ８６動作モードとは異なる。より新しい世代のｘ８６プロセッサが出現しているので、ＳＭＭはオペレーティングシステムに対して比較的透明な存在となっている。すなわち、コンピュータシステムは、オペレーティングシステムに殆ど影響を与えず、または何ら影響を与えずにＳＭＭモードに入り、そしてＳＭＭモードから復帰する。
【００４３】
図４において、本発明の種々の態様に従った、ＡＳＦサウスブリッジ２１２の一態様が示されている。図示されたように内部サウスブリッジバス３０２は、サウスブリッジレジスタ３０４と、イーサーネットコントローラ３４４の内部バスインターフェース３３８とＬＰＣブリッジ３３０を結合する。サウスブリッジレジスタ３０４はまた、ＳＭＩリクエストレジスタ３０６，ＡＳＦコンフィグレーションレジスタ３０８，監視タイマー（ＷＤＴ）３１，ＣＰＵ−ＭＣ（マイクロコントローラ）中断レジスタ３１２，ＣＰＵ−ＭＣデータ交換レジスタ３１４，ＡＣＰＩインターフェース３１６，ＡＳＦステイタスレジスタ３１８，サウスブリッジレジスタブリッジ３３４に結合する。サウスブリッジレジスタブリッジ３３４もまた，ＭＣアドレス／データ（Ａ／Ｄ）バス３２２に結合する。
【００４４】
メモリ３２４，ＡＳＦ伝送（Ｔｘ）バッファ３２６、ＡＳＦ受信（Ｒｘ）バッファ３２８、ＬＰＣブリッジ３３０，ＲＭＣＰセットコマンドユニット３３６，埋め込まれたマイクロコントローラ３２０もまた、ＭＣアドレス／データ（Ａ／Ｄ）バス３２２に結合される。ＭＣ３２０もまた、ＷＤＴ３１０に結合され、ＣＰＵ−ＭＣ中断レジスタ３１２とＡＣＰＩインターフェースからの中断（ＩＮＴ）を受信するよう結合されている。ＡＣＰＩインターフェース３１６もまた、ＳＣＩ中断リクエストを生成する。ＡＳＦステイタス登録もまた、中断リクエストを生成する。埋め込まれたイーサーネットコントローラもまた、ＡＳＦＲｘバッファ３２８に結合されたＲｘバッファと、ＡＳＦＴｘバッファ３２６に結合されたＴｘバッファ３４０と、レジスタ３４６を含むイーサーネットコア３４４を含む。イーサーネットコア３４４は、ＭＩＩ（マシンに独立したインターフェース；Machine Independent Interface）を介してＰＨｙ３４８に結合したものとして示される。ＰＨｙ３４８は、ＡＳＦサウスブリッジ２１２の外部に位置してよい。
【００４５】
図示されないが、ＭＣ３２０は、ＳＭバス２１５に結合される。ＭＣ３２０は、ＡＣＰＩ仕様の第１３章に記載された定義で呼ばれるＡＣＰＩ仕様の“第１３章インターフェース”を利用して、本発明の一態様に従ったＳＭバスプロトコルのソフトウェアドライブＩ／Ｏポートを使用してよい。この実施形態において、プロセッサ（ＣＰＵ）２０２は、ＳＭバス２１５のマスターでありうる。ＭＣ３２０は、メモリ３２４に割り当て可能アドレスを記録可能であり、マザーボードに設けられたレガシーセンサアドレスは、ＢＩＯＳ  ＲＯＭ１２２または拡張ＢＩＯＳ２２２に記録される。ＡＳＦ  ＮＩＣ１０９が存在し、ＡＳＦサウスブリッジ２１２がスレーブモードで操作している間、ＡＳＦサウスブリッジ２１２に対して内部における何れのセンサもＡＳＦ  ＮＩＣ１０９から認識可能でなければならない。
【００４６】
イーサーネットコア３４４を含む埋め込まれたイーサーネットコントローラは、ブート時に、拡張ＢＩＯＳにおいて記録されたＢＩＯＳコード、又は図示されていないが、ＥＥＰＲＯＭの数値を読み出し、レジスタ３４６を書き込むＭＣ３２０の何れかによって構成されてよい。レジスタ３４６は、各々が一以上の記録装置ロケーションを有する複数記録装置ロケーション又複数レジスタを含んでよいことに注目される。
【００４７】
ＭＣ３２０は、図示されていないが、汎用のＩ／Ｏピンを幾つか有することに注目される。この入力ピンは、ＭＣ３２０へのパニック中断（パニックインタラプト）を発生するために使用されてよい。出力ピンは、プロセッサ２０２が“ハングアップ”しており、ＡＳＦスレーブモードパニックを発生させるために要求されるマザーボード機能を制御するために使用してもよい。ＡＳＦスレーブモードパニック発生は、センサ１０３出力の“プッシュ”の代わりとなる。汎用Ｉ／Ｏ入力は、リクエストされたときＭＣ３２０の中断を発生可能にするか、ＭＣ３２０によってポーリングされてよい。
【００４８】
ＳＭＩリクエストレジスタ３０６は、中断ベクトルがＳＭＩリクエストレジスタ３０６に書き込まれたとき、ＳＭＩ中断を生成するために構成される。この中断ベクトルは、図示されていない中断コントローラに移される。ＳＭＩリクエスト３０６は本文に予め援用されたセキュア拡張アプリケーションの対応するＳＭＭイニシエータ又はＳＭＭ初期化レジスタに追加の、又は同様のものであってよいことが注目される。
【００４９】
メモリ３２４は、必要であれば、ＲＯＭ及び／又はＲＡＭを含んでよい。ＭＣ３２０は、メモリ３２４のＲＯＭのコンフィグレーションデータを読み出し、メモリ３２４のＲＡＭにコンフィグレーションデータをシャドーしてもよい。コンフィグレーションデータは、拡張されたＢＩＯＳ２２２に記録され、ＲＡＭ内にシャドーされてもよい。ＡＣＰＩインターフェース３１６は、図３に示されているようにＡＳＦサウスブリッジ２１２に電源／システム管理コア２３３を結合することに注目されたい。
【００５０】
一実施形態において、ＭＣ３２０は、実装された８０５１マイクロコントローラのような、市販のマイクロコントローラである。８０５１マイクロコントローラ及び関連マイクロコントローラは、この技術分野でよく知られた機能を有する。８０５１マイクロコントローラの一般的な機能は、１ビット操作用、５又は６の中断用に最適化されたブールプロセッサ、２又は３タイマー若しくはカウンタ、頻繁に１６ビットの、１タイマーによって限定されたデータレートでプログラム可能な完全二連式ポート、頻繁に８ビットの４ポートとして３２Ｉ／Ｏライン、ＲＡＭ，任意のＲＯＭを伴った中央処理ユニットを含む。
【００５１】
図５は、本発明に従ったＡＳＦサウスブリッジ２１２のＲＴＣバッテリウェル２２５を示す。ＳＢ  ＲＡＭ２２６に加えて、ＣＭＯＳ  ＲＡＭ２２６ＡとＲＴＣ  ＲＡＭ２２６Ｂに分けられ、ＲＴＣバッテリウェル２２５は，クロック回路２２８，ステイタスレジスタ２５０、イネーブルレジスタ２５２を含む。バッテリ２１３は、ＲＴＣバッテリウェル２２５のコンテンツに電源を供給するよう構成される。ステイタスレジスタ２５０は、コンピュータシステム２００のＡＳＦ性能に関するステイタス情報を記録するコンフィグレーションとなっている。イネーブルレジスタ２５２は、マスタービットを記録するよう構成され、セットされると、ＡＳＦ  ＮＩＣ１０９が配置されていないことが示されることになる。あるいは、セットされるとＡＳＦ  ＮＩＣ１０９が配置されていることになるようにスレーブビットを記録してもよい。図５に示されるＡＳＦレジスタ２５０，２５２は、各々が別に１以上の記録ロケーション、又は各々が１以上の記録ロケーションを有する複数のレジスタを含んでよい。
【００５２】
ＡＳＦブリッジ２１２は、またＲＴＣバッテリウェル２２５の外部にＣＰＵインターフェース、電源及びシステム管理ユニット２３３、種々のバスインターフェースロジック回路２３４を含む。クロック回路２２８の時間及び日付データは、ＲＴＣ  ＲＡＭ２２６Ｂ内にクロックデータ２２９として記録される。ＲＴＣ  ＲＡＭ２２６Ｂにおけるチェックサムデータ２２７は、ＣＭＯＳ  ＲＡＭ２２６Ａデータに基づいて演算され、ブート処理の間、ＢＩＯＳコードによって記録されてよい。ＣＰＵインターフェース２３２は、中断信号コントローラとプロセッサ信号コントローラを含んでよい。電源及びシステム管理ユニット２３３は、ＡＣＰＩコントローラを含んでよい。
【００５３】
図６は、ＡＳＦサウスブリッジを含むコンピュータシステムを初期化するための方法の一実施形態のフローチャートを示す。図２に示された種々のステップは、示されていないか、又は代わって図６に含まれるものとして描かれている。
【００５４】
初期化の間、プロセッサ２０２は、デフォルトジャンプロケーションを読み出す。メモリにおけるデフォルトジャンプロケーションは通常、ＦＦＦＦ０ｈのようなロケーションとなる。プロセッサ２０２は、ＲＯＭ  ＢＩＯＳ２２２における適切なＢＩＯＳコードロケーション（例、ＦＦＦＦ０ｈ）へのジャンプを実行し、ＢＩＯＳコードをＲＡＭメモリ２０６にコピーし、ブロック４０５におけるＲＡＭメモリのＢＩＯＳコード命令を処理する過程を開始する。ＢＩＯＳコード命令を処理する過程は、ＡＳＦ  ＮＩＣ１０９が配置されているか点検する過程を含む。
【００５５】
決定ブロック４１０において、ＡＳＦ  ＮＩＣ１０９があるている場合、本方法は、ブロック４１５に進む。決定ブロック４１０において、ＡＳＦ  ＮＩＣ１０９が配置されていない場合、本方法はブロック４２０に進む。
【００５６】
ＡＳＦ  ＮＩＣ１０９が配置されている場合、ＡＳＦサウスブリッジ２１２は、ブロック４１５において、ＡＳＦ  ＮＩＣ１０９のスレーブとして構成される。もしＡＳＦ  ＮＩＣ１０９が配置されていない場合、ＡＳＦサウスブリッジ２１２は、ブロック４２０において、ＡＳＦ  ＮＩＣ１０９のマスターとして構成される。ブロック４１５と４２０の次に各々は、ブロック４２５に続く。
【００５７】
プロセッサ２０２によって処理されたＢＩＯＳコード命令は、ブロック４２５において、パワーオンセルフテストを実行する。ＢＩＯＳコードは、ブロック４３０において、次にビデオコントローラ、ＩＤＥコントローラＳＣＳＩコントローラ等のような追加のＢＩＯＳコードを探索し、スタートアップスクリーンを表示する。ＢＩＯＳコードは、ブロック４３５において、ＣＯＭ（シリアル）及びＬＰＴ（パラレル）ポートを識別する過程を含むＲＡＭメモリカウントアップテスト、システムインベントリのような追加システムテストを実行してよい。ＢＩＯＳコードはまた、ブロック４４０においてプラグアンドプレイデバイス及び他の同様のデバイスを識別し、識別されたデバイスの略式スクリーンを表示する。ＢＩＯＳコードは、ブロック４４５においてブートロケーションとそれに対応するブートセクタを識別する。
【００５８】
ブロック４１５において、ＡＳＦサウスブリッジ２１２をＡＳＦ  ＮＩＣ１０９のスレーブシステムとして構成する過程は、ＡＳＦイネーブルレジスタ２５２においてスレーブを示すビットを設定する過程を含む。ブロック４２０において、ＡＳＦサウスブリッジ２１２をＡＳＦのマスターとして構成する過程は、ＡＳＦイネーブルレジスタ２５２においてマスターを示すビットを設定する過程を含む。
【００５９】
図７Ａは、本発明の一態様に従ったスレーブモードにおけるＡＳＦサウスブリッジ２１２を含むコンピュータシステムを操作するための方法５００の一実施形態のフローチャートが描かれている。スレーブモードにおいて、ＡＳＦサウスブリッジ２１２は、ブロック５０５において、ＡＳＦ  ＮＩＣ１０９によって内部センサステイタスの読み出しに応じる。スレーブモードにおけるＡＳＦサウスブリッジ２１２は、ブロック５１０においてＡＳＦ  ＮＩＣ１０９より発生したＳＭバス２１５ポーリングに対応する。スレーブモードにおけるＡＳＦサウスブリッジ２１２はまた、ＡＳＦ  ＮＩＣ１０９の制御ポイントを用意し、ＡＳＦ  ＮＩＣ１０９にコンピュータシステム２００をリセットし、コンピュータシステム２００に電源を入れ直すことを許可する。
【００６０】
図７Ｂには、本発明の一態様に従ったマスターモードにおけるＡＳＦサウスブリッジ２１２を含むコンピュータシステムを操作するための方法の一実施形態のフローチャートが描かれている。マスターモードにおいて、ＡＳＦサウスブリッジ２１２は、ブロック６０５でプログラム可能なポーリングレートにてＳＭバスに結合された外部センサをアクティブにポーリングする。マスターモードにおけるＡＳＦサウスブリッジ２１２は、ブロック６１０において内部センサ状況を積極的にポーリングするか、若しくは監視する。マスターモードにおけるＡＳＦサウスブリッジ２１２は、ブロック６１５において、中断を生成し、及び／又は中断に応答する。外部センサステイタス数値の結果は、ブロック６２０にて内部に監視されたセンサ数値と結合され、ＡＳＦサウスブリッジ２１２におけるイーサーネットコア３４４を介して遠隔管理サーバ９０にリポートされる。
【００６１】
図８には、本発明の一態様に従ったセキュリティデバイス７２０に接続されたＡＳＦサウスブリッジ２１２の一実施形態のブロック概略図が描かれている。図示されるように、イーサーネットコア３４４とサウスブリッジレジスタ３０４は、内部サウスブリッジバス３０２に結合される。イーサーネットコントローラ３４４はまた、ＩＰパケットのようなネットワークデータを交換するネットワークに結合される。ＣＰＵ−ＭＣ中断レジスタ３１２とＣＰＵ−ＭＣデータ交換レジスタ３１４は、サウスブリッジレジスタ３０４に結合される。ＣＰＵ−ＭＣ中断レジスタ３１２はまた、マイクロコントローラ３２０へのマイクロコントローラ中断を発生させるために結合される。マイクロコントローラ３２０はピンのような直接接続を介してセキュリティデバイス７２０に直接に接続される。追加の詳細は、上述した図４に関する記載を参照して見つけられる。
【００６２】
図９と図１０には、本発明の一態様に従ったセキュリティ認証を識別するために直接接続されたセキュリティデバイス７２０を用いるための方法８００，９００の一実施形態のフローチャートが描かれている。図９では、ブロック８１０において方法８００が、セキュリティ認証をリクエストする、プロセッサ２０２又はマイクロコントローラ３２０のようなプロセッサを含むことが示される。マイクロコントローラ３２０は、ブロック８２０にてセキュリティデバイス７２０の信号を送る。ブロック８３０にて方法８００はまた、セキュリティ入力を受け入れるセキュリティデバイス７２０も含む。セキュリティ入力は、スマートカード又はバイオメトリックス入力のデータを含む。
【００６３】
方法８００はまた、ブロック８４０にて少なくともマイクロコントローラ３２０へのセキュリティ入力の指示を用意するセキュリティデバイス７２０も含む。セキュリティ入力の指示は、追加の入力と共に、又は追加の入力なしにセキュリティデータのハッシュを含んでよい。セキュリティ入力自体は、この開示の目的のためにセキュリティ入力指示の一例である。方法８００はまた、ブロック８５０にて少なくともセキュリティ入力の指示を認証するマイクロコントローラ３２０も含む。マイクロコントローラ３２０は、暗号プロセッサ２２４又は遠隔デバイスのような他のセキュリティ認証機からのセキュリティ認証符号又はリクエスト認証符号として動作してよい。方法８００はまた、ブロック８６０にてプロセッサにセキュリティ認証、セキュリティ認証の拒否を用意するマイクロコントローラ３２０も含む。ブロック８６０におけるプロセッサは、プロセッサ２０２又はマイクロコントローラ３２０自体を含んでよい。
【００６４】
図１０において、方法９００はブロック９１０にて、例えば暗号プロセッサ２２４のようなセキュリティ認証符号へセキュリティ入力又は少なくともセキュリティ認証の指示を送信するマイクロコントローラ３２０を含む。方法９００はまた、ブロック９２０においてセキュリティ入力又はセキュリティ入力の指示を認証するセキュリティ認証機も含む。認証は、リクエストされた何れの認証方法、一般的には記録された数値との比較、演算された数値との比較、ハッシュとの比較を含む比較を含んでよい。方法９００はまた、ブロック９３０にてマイクロコントローラ３２０に認証又は認証の失敗を通知するセキュリティ認証符号も含む。
【００６５】
また、ここでは、「ＲＯＭ」は、フラッシュメモリやその他の不揮発性のメモリ形式にも適用されるものとして解釈する。「バイオメトリックデータ」には、指紋、又は親指指紋、手の幾何学形状、声紋、網膜スキャン、顔面スキャン、体臭、耳の形状、ＤＮＡプロファイル、キーストローク動力、筆力、静脈チェック等がすべて含まれるものである。その他の更なるバイオメトリックデータ形式も含まれるものである。
【００６６】
本文に開示された本発明の方法８００，９００は、フローチャートとして描かれた一方で、フローチャートの種々の構成要素は、除外又は種々の実施形態において異なる順序で実行されてよいことに注目されたい。本文に開示された本発明の方法８００，９００は、また、種々の実装が可能であることに注目されたい。本発明の種々の態様がＡＳＦ及び／又はＡＣＰＩに関して記載された一方で、何れの管理技術又はプロトコルは、本文の教示を実装するために使用されてよい。
【００６７】
上述した本発明の各種態様は、ハードウェア又はソフトウェアに実装されてよい。それによって、本文に記載された明細書の若干の部分は、結果としてハードウェアが実装された処理に関して提示され、また結果としてソフトウェアが実装された処理に関しては、コンピュータシステム又はコンピュータデバイスのメモリ内のデータビットに操作の象徴的な説明を含んで提示される。これらの記載及び説明は、ハードウェア及びソフトウェア両方を用いる技術分野の他の当業者に対して彼らの仕事の実質を最も効果的に運用するために、当業者によって用いられた手段である。この処理と操作の両方は、物理的な量の物理的な取扱いを要する。ソフトウェアにおいて、通常、必ずしもというわけではないが、こうした数量は、電気的、磁気的、又は記録され、転送され、結合され、比較され、そうでなければ操作される性能を有する光学的信号の形式で表される。一般的な使用の目的のためにこれらの信号は、ビット、数値、構成部分、シンボル、特性、ターム、番号、又はその他の形態で、主に良く使用される。
【００６８】
しかし、これら全部の表現は、適切な物理的数量と関連すべきものであり、これらの量に適用された単なる便利な表記手法に過ぎない。特定的に記載されるか、特に断らない限りは、本開示全体において、これらの記述は、電子デバイス記録装置における物理的（電子的、磁気的、光学的）数量として提示されたデータを記録装置、又は転送、ディスプレイデバイスにおいて物理的数量として同様に提示された他のデータ内に操作し、変換する、電子デバイスの動作と処理に関するものである。これらの表現例は、“処理する”、“演算する”、“計算する”、“判断する”、“表示する”等であるが、これらに限定されるものではない。
【００６９】
また、本発明のソフトウェアの態様は、一般的にプログラム記録媒体の若干の形式に符号化されるか、又は転送媒体の若干の形式に実装される。プログラム記録媒体は、磁気的（例、フロッピーディスク又はハードドライブ）又は光学的（例、コンパクトディスク読み出しのみ、又は“ＣＤＲＯＭ”）であってよいし、読み出しのみ又はランダムアクセスであってよい。同様に、転送媒体は、ねじりワイヤペア、同軸ケーブル、光学ファイバー、又は業界に周知である若干の他の適切な転送媒体であってよい。本発明は、上述した実施例のこれらの態様に制限されるものではない。
【００７０】
上述した特定の実施形態は、説明目的のためのみであって、本文の教示から有利性を有する当業者にとって明白な、異なるが均等の方法で変更又は実行されてよい。さらに、請求項に記載された範囲を超えなければ、本文に示された構成又は設計の詳細に制限されることを意図したものではない。それ故、上述した開示の特定の実施形態は、代替され、変更されることは明らかであり、そうした全ての改変は本発明の目的と精神の範囲内とあると思料される。従って、本文に求められた保護は、請求項によってのみ限定されるものである。
【図面の簡単な説明】
【００７１】
【図１Ａ】従来技術のコンピュータシステムを表すブロック概略図である。
【図１Ｂ】従来技術のサウスブリッジを表すブロック概略図である。
【図１Ｃ】従来技術の遠隔管理調整の説明図である。
【図２】ＲＯＭ内に記録されたコードを用いてコンピュータシステムをブートするため従来技術のフローチャートである。
【図３Ａ】本発明の種々の態様に従った遠隔管理調整を有するコンピュータシステムの一実施形態のブロック概略図を表す。
【図３Ｂ】本発明の種々の態様に従った遠隔管理調整を有するコンピュータシステムの一実施形態のブロック概略図を表す。
【図４】本発明の種々の態様に従った統合ＡＳＦ，ＡＣＰＩ，及び／又はイーサーネット性能を含むＡＳＦサウスブリッジの一実施形態のブロック概略図を表す。
【図５】本発明の種々の態様に従ったＡＳＦサウスブリッジのＲＴＣバッテリウェルにおけるＡＳＦレジスタを含むＡＳＦサウスブリッジの一実施形態のブロック概略図を表す。
【図６】本発明の一態様に従った図４のＡＳＦサウスブリッジを含むコンピュータシステムをブートするための方法の一実施形態のフローチャートを表す。
【図７Ａ】本発明の種々の態様に従った図４のＡＳＦサウスブリッジを含むコンピュータシステムを操作するための方法の一実施形態のフローチャートを表す。
【図７Ｂ】本発明の種々の態様に従った図４のＡＳＦサウスブリッジを含むコンピュータシステムを操作するための方法の一実施形態のフローチャートを表す。
【図８】本発明の一態様に従ったセキュリティデバイスに接続されたＡＳＦサウスブリッジの一実施形態のブロック概略図を表す。
【図９】本発明の種々の態様に従ったセキュリティ権限を許可するために直接接続されたセキュリティデバイスを用いた方法の実施形態のフローチャートを表す。
【図１０】本発明の種々の態様に従ったセキュリティ権限を許可するために直接接続されたセキュリティデバイスを用いた方法の実施形態のフローチャートを表す。
【図１Ａ】
2005519366.tif 000003
【図１Ｂ】
2005519366.tif 000004
【図１Ｃ】
2005519366.tif 000005
【図２】
2005519366.tif 000006
【図３Ａ】
2005519366.tif 000007
【図３Ｂ】
2005519366.tif 000008
【図４】
2005519366.tif 000009
【図５】
2005519366.tif 000010
【図６】
2005519366.tif 000011
【図７Ａ】
2005519366.tif 000012
【図７Ｂ】
2005519366.tif 000013
【図８】
2005519366.tif 000014
【図９】
2005519366.tif 000015
【図１０】
2005519366.tif 000016
【手続補正書】
【提出日】平成16年6月7日(2004.6.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１外部バス（２１５）に結合するための第１バスインターフェースロジック（２１６）を有し、
前記第１外部バス（２１５）とは異なる直接入力（７１０）を介してのセキュリティデバイス（７２０）からの入力を受信するよう構成されたマイクロコントローラ（３２０）を有し、このマイクロコントローラは、前記直接入力（７１０）を介してセキュリティデバイス（７２０）からのリクエストの受信及び当該セキュリティデバイスへのクエリーを行うように構成されたものである、集積回路（２１２）。
【請求項２】
第２外部バス（２１０）に結合するための第２外部バスインターフェースロジック（３３０）を有し、前記マイクロコントローラ（３２０）は、更に遠隔管理エンジンとして構成されるとともに前記第２外部バス（２１０）を介して管理センサデータを受信するよう構成されたものであり、
第１内部バス（３０２）を有し、前記第２外部バス（２１０）からのデータは、前記第１内部バス（３０２）を介して前記遠隔管理エンジン（３２０）によってルーティング可能であり、
前記第１内部バス（３０２）に結合され、エンベッドされたイーサーネットコントローラ（３４４）を有する、請求項１記載の集積回路（２１２）。
【請求項３】
前記エンベッドされたイーサーネットコントローラ（３４４）は、管理センサデータを外部管理サーバにルートさせるよう構成された、請求項２記載の集積回路。
【請求項４】
前記遠隔管理エンジン（３２０）は、アラート規格形式（ＡＳＦ）管理エンジンを含む、請求項２記載の集積回路（２１２）。
【請求項５】
前記管理データは、アラート規格形式（ＡＳＦ）センサデータを含む、請求項４記載の集積回路（２１２）。
【請求項６】
前記リクエストは、前記外部プロセッサから受信される、請求項１記載の集積回路（２１２）。
【請求項７】
更に、前記マイクロコントローラ（３２０）と外部プロセッサ間で交換されたデータを記録するよう構成されたレジスタ（３０４）を含む、請求項１記載の集積回路（２１２）。
【請求項８】
前記マイクロコントローラ（３２０）は、更に、前記リクエストに応じて前記レジスタ（３０４）の前記データを読み出すよう構成された、請求項７記載の集積回路（２１２）。
【請求項９】
コンピュータシステム（２００Ａ−Ｂ）を操作するための方法であって、
マイクロコントローラ（３２０）にて、認証のリクエストを受信する過程と、
セキュリティデバイス（７２０）とマイクロコントローラ（３２０）との間の直接接続（７１０）を介して前記セキュリティデバイス（７２０）からのセキュリティデータをリクエストする過程と、
前記マイクロコントローラ（３２０）で前記セキュリティデバイスからの前記セキュリティデータを受信する過程と、
前記セキュリティデータを評価する過程と、
前記セキュリティデータが受け入れ可能であると評価された場合に前記認証を認可する過程と、を含む方法。
【請求項１０】
前記マイクロコントローラ（３２０）で前記セキュリティデバイス（７２０）からの前記セキュリティデータをで受信する前記過程は、前記マイクロコントローラ（３２０）でバイオメトリックデバイスからのバイオマトリックデータを受信する過程を含み、
前記セキュリティデータを評価する前記過程は、前記バイオメトリックデータを評価する過程を含み、
前記セキュリティデータが受け入れ可能であると評価された場合に前記認証を認可する前記過程は、前記バイオメトリックデータが受け入れ可能であると評価された場合に前記認証を認可する過程を含み、更に、
前記マイクロコントローラ（３２０）で前記セキュリティデバイス（７２０）からの前記セキュリティデータを受信する前記過程は、前記マイクロコントローラ（３２０）への前記直接接続（７１０）を介しての前記セキュリティデバイス（７２０）からの前記セキュリティデータを受信する過程を含む、請求項９記載の方法。
【国際調査報告】
2005519366.tif 000017
2005519366.tif 000018
2005519366.tif 000019