(57)【要約】本発明の一実施形態による薄膜トランジスタ表示板は、絶縁基板、前記絶縁基板上に備えられ、第１及び第２制御信号線を含む複数の制御信号線、前記絶縁基板上に形成され、第１及び第２データ線を含む複数のデータ線、前記基板上に形成され、切開部を有する画素電極、前記基板上に形成され、前記画素電極の切開部と重畳する電界制御電極、前記第１制御信号線からの第１制御信号に基づいて前記第１データ線からの第１信号を前記画素電極に印加する第１スイッチング素子、そして前記電界制御電極に印加される第２信号を制御する第２スイッチング素子を含む。
2005519327.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、
前記絶縁基板上に形成され、第１制御信号線及び第２制御信号線を有する複数の制御信号線と、
前記絶縁基板上に形成され、第１データ線及び第２データ線を有する複数のデータ線と、
前記絶縁基板上に形成され、切開部を有する複数の画素電極と、
前記絶縁基板上に形成され、前記画素電極の前記切開部と重畳する複数の電界制御電極と、
前記第１制御信号線からの第１制御信号に基づいて、前記第１データ線からの第１信号を前記画素電極に印加する第１スイッチング素子と、
前記電界制御電極に印加される第２信号を制御する第２スイッチング素子と、
を含む、
薄膜トランジスタ表示板。
【請求項２】
前記第１スイッチング素子と前記第２スイッチング素子とは、互いに異なるタイミングで動作する、
請求項１に記載の薄膜トランジスタ表示板。
【請求項３】
前記第２スイッチング素子は、前記第１スイッチング素子が動作する前に動作する、
請求項２に記載の薄膜トランジスタ表示板。
【請求項４】
前記第１スイッチング素子は、前記第２スイッチング素子の動作直後に動作する、
請求項３に記載の薄膜トランジスタ表示板。
【請求項５】
前記第２信号は、前記複数の前記データ線のうちの１つから供給され、
前記第２スイッチング素子は、前記第２制御信号線からの第２制御信号に基づいて、前記電界制御電極に前記第２信号を印加する、
請求項３に記載の薄膜トランジスタ表示板。
【請求項６】
前記第２信号は、前記第１データ線から供給される、
請求項５に記載の薄膜トランジスタ表示板。
【請求項７】
前記第２信号は、前記第２データ線から供給され、
前記第２データ線は、前記第１データ線に隣接している、
請求項５に記載の薄膜トランジスタ表示板。
【請求項８】
前記電界制御電極は、前記画素電極と重畳する、
請求項１に記載の薄膜トランジスタ表示板。
【請求項９】
前記電界制御電極と前記制御信号線とは、実質的に同じ層に含まれる、
請求項１に記載の薄膜トランジスタ表示板。
【請求項１０】
前記電界制御電極と前記データ線とは、実質的に同じ層に含まれる、
請求項１に記載の薄膜トランジスタ表示板。
【請求項１１】
前記電界制御電極と前記画素電極との間に位置し、前記切開部を露出するトレンチを有する絶縁膜をさらに含む、
請求項１に記載の薄膜トランジスタ表示板。
【請求項１２】
前記データ線下に位置する半導体層をさらに含む、
請求項１に記載の薄膜トランジスタ表示板。
【請求項１３】
第１表示板と、
前記第１表示板と対向する第２表示板と、
前記第１表示板と前記第２表示板の間に挿入されている液晶層と、
を含み、
前記第１表示板は、
第１制御信号線と第２制御信号線とを備える複数の制御信号線と、
第１データ線と第２データ線とを備える複数のデータ線と、
切開部を有する複数の画素電極と、
前記切開部と重畳する複数の電界制御電極と、
前記第１制御信号線と前記第１データ線と前記画素電極とに連結された複数の第１スイッチング素子と、
前記電界制御電極と前記画素電極との間に位置する絶縁膜と、
を有し、
前記第２表示板は、
共通電極を有し、
前記共通電極に対する前記画素電極の電圧をVp、前記共通電極に対する前記方向制御電極の電圧をVDCE、前記液晶層の誘電率と厚さを各々ε、d、前記絶縁膜の誘電率と厚さを各々ε’、d’とするとき、Vpが正極性である場合、
VDCE＞Vp×｛１＋εd’／（ε’ｄ）｝
が成り立ち、Vpが負極性である場合、
VDCE＜Vp×｛１＋εd’／（ε’ｄ）｝
を成り立つ、
液晶表示装置。
【請求項１４】
前記電界制御電極に印加される信号を制御する第２スイッチング素子をさらに含む、
請求項１３に記載の液晶表示装置。
【請求項１５】
前記第１スイッチング素子と前記第２スイッチング素子とは、互いに異なるタイミングで動作する、
請求項１４に記載の薄膜トランジスタ表示板。
【請求項１６】
前記第２スイッチング素子は、前記第１スイッチング素子が動作する前に動作する、
請求項１５に記載の薄膜トランジスタ表示板。
【請求項１７】
前記第１スイッチング素子は、前記第２スイッチング素子の動作直後に動作する、
請求項１６に記載の薄膜トランジスタ表示板。
【請求項１８】
前記第２スイッチング素子は、前記第２制御信号線と、前記複数の前記データ線のいずれかと、前記電界制御電極とに連結されている、
請求項１６に記載の薄膜トランジスタ表示板。
【請求項１９】
第１表示板と、
前記第１表示板と対向する第２表示板と、
前記第１表示板と前記第２表示板の間に挿入されている液晶層と、
を含み、
前記第１表示板は、
第１制御信号線と第２制御信号線とを備える複数の制御線と、
第１データ線と第２データ線とを備える複数のデータ線と、
切開部を備える複数の画素電極と、
前記切開部と重畳する複数の電界制御電極と、
前記第１制御信号線と前記第１データ線と前記画素電極とに連結された第１スイッチング素子と、
前記電界制御電極と前記画素電極との間に位置する絶縁膜と、
を有し、
前記第２表示板は、
共通電極を有し、
前記画素電極と前記共通電極との間の静電容量をCLC、前記画素電極と前記電界制御電極との間の静電容量をCDCE、前記液晶層の誘電率をε、前記液晶層の厚さをd、前記絶縁膜の誘電率をε’、前記絶縁膜の厚さをd’とするとき、
CLC／（２CDCE＋CLC）＞εd’／ε’ d
が成り立つ、
液晶表示装置。
【請求項２０】
前記電界制御電極に印加される信号を制御する第２スイッチング素子をさらに含む、
請求項１９に記載の液晶表示装置。
【請求項２１】
前記第１及び第２スイッチング素子は、互いに異なるタイミングで動作する、
請求項２０に記載の液晶表示装置。
【請求項２２】
前記第２スイッチング素子は、前記第１スイッチング素子が動作する前に動作する、
請求項２１に記載の液晶表示装置。
【請求項２３】
前記第１スイッチング素子は、前記第２スイッチング素子の動作直後に動作する、
請求項２２に記載の液晶表示装置。
【請求項２４】
前記第２スイッチング素子は、前記第２制御信号線と、前記複数の前記データ線のいずれかと、前記電界制御電極とに連結されている、
請求項２２に記載の液晶表示装置。
【請求項２５】
前記画素電極と前記電界制御電極とは、前記第２スイッチング素子と前記第１スイッチング素子との一連の動作において、前記共通電極の電圧に対して同一極性の信号が供給される、
請求項２４に記載の液晶表示装置。
【請求項２６】
第１表示板と、
前記第１表示板と対向する第２表示板と、
前記第１表示板と前記第２表示板の間に挿入されている液晶層と、
を含み、
前記第１表示板は、
第１制御信号線と第２制御信号線とを備えた複数の制御線と、
第１データ線と第２データ線とを備えた複数のデータ線と、
切開部を有する複数の画素電極と、
前記切開部と重畳する複数の電界制御電極と、
前記第１制御線からの第１制御信号に基づいて、前記第１データ線からの第１信号を前記画素電極に印加する第１スイッチング素子と、
前記電界制御電極に印加される信号を制御する第２スイッチング素子と、
を有し、
前記第２表示板は、
共通電極を有し、
前記第２スイッチング素子は、前記第１スイッチング素子との一連の動作において、前記第１スイッチング素子が動作する前に動作し、
前記画素電極と前記電界制御電極とは、前記一連の動作において、前記共通電極の電圧に対して同一極性の信号が供給される、
液晶表示装置。
【請求項２７】
前記第１スイッチング素子は、前記第２スイッチング素子の動作直後に動作する、
請求項２６に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置及び薄膜トランジスタ表示板に関する。
【背景技術】
【０００２】
液晶表示装置（ＬＣＤ）は、一般に、共通電極とカラーフィルターの配列とを有する上部表示板と、複数の薄膜トランジスタ（ＴＦＴ）と複数の画素電極とを有する下部表示板と、２つの表示板（上部表示板と下部表示板と）の間の液晶層とを含む。画素電極と共通電極とに電圧を印加すれば、２つの電極（画素電極と共通電極と）の電位差によって電界が生成する。電界を変化させると液晶層における液晶分子の配列が変わり、これによって液晶層を通過する光の透過率が変化する。したがって、画素電極と共通電極との間の電圧（電位差）を調節することによって、液晶表示装置が所望の画像を表示するようにすることができる。
【０００３】
ところが、液晶表示装置は、視野角が狭いのが大きな短所である。このような短所を克服するために、視野角を広くする様々な方法が開発されており、その中で、液晶分子を上下基板に対して垂直に配向し、画素電極とそれに対応する共通電極とに一定の切開パターンを形成したり、突起を形成する方法が有力視されている。
【０００４】
切開パターンを形成する方法には、画素電極と共通電極とに各々切開パターンを形成し、これらの切開パターンによって形成されるフリンジフィールド（fringe field）を利用して液晶分子が横に傾く方向を調節することで、視野角を広くする方法がある。
【０００５】
突起を形成する方法には、上部表示板に設けられている画素電極と下部表示板に設けられている共通電極上とに各々突起を形成し、突起によって歪曲される電場を利用して液晶分子が横に傾く方向を調節する方法がある。
【０００６】
その他の方法には、下部表示板に設けられている画素電極には切開パターンを形成し、上部表示板に設けられている共通電極上には突起を形成することによって、切開パターンと突起とにより形成されるフリンジフィールドを利用して液晶の横に傾く方向を調節することで複数のドメインを形成する方法がある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
視野角を広くするための様々な方法において、共通電極に切開パターンを形成する方法は、共通電極をパターニングするために別途のマスクが必要である。また、カラーフィルターに含まれる顔料が液晶物質を汚染するおそれがあるため、カラーフィルター上にオーバーコート膜を形成する必要がある。さらに、パターニングされた電極の周縁で転傾が著しく発生するおそれがある。
【０００８】
また、突起を形成する方法においても、突起を形成するための別途の工程が必要であるかあるいは既存の工程を変形する必要があり、液晶表示装置の製造方法を複雑にするおそれがある。
【０００９】
さらに、突起や切開部のため開口率が減少するおそれがある。
【００１０】
そこで、本発明の目的は、液晶層の複数のドメインを安定して形成することができるとともに、製造工程を複雑にすることを低減することができ、開口率の減少を抑えることができる液晶表示装置及び薄膜トランジスタ表示板を提供することにある。
【課題を解決するための手段】
【００１１】
本発明による薄膜トランジスタ表示板は、絶縁基板、複数の制御信号線、複数のデータ線、複数の画素電極、電界制御電極、複数の第１スイッチング素子及び複数の第２スイッチング素子を含む。複数の制御信号線は、絶縁基板上に形成され、第１制御信号線及び第２制御信号線を有する。複数のデータ線は、絶縁基板上に形成され、第１データ線及び第２データ線を有する。画素電極は、絶縁基板上に形成され、切開部を有する。電界制御電極は、絶縁基板上に形成され、画素電極の切開部と重畳する。第１スイッチング素子は、第１制御信号線からの第１制御信号に基づいて、第１データ線からの第１信号を画素電極に印加する。第２スイッチング素子は、電界制御電極に印加される第２信号を制御する。
【００１２】
第１スイッチング素子及び第２スイッチング素子は互いに異なるタイミングで動作し、第２スイッチング素子は第１スイッチング素子の動作前に動作することが好ましい。特に、第１スイッチング素子は第２スイッチング素子の動作直後に動作することがより好ましい。
【００１３】
第２信号は、複数のデータ線のうちの１つから供給され、第２スイッチング素子は、第２制御信号線からの第２制御信号に基づいて電界制御電極に第２信号を印加することができる。
【００１４】
第２信号は、第１データ線からまたは第１データ線と隣り合っている第２データ線から供給され得る。電界制御電極は画素電極と重畳することが好ましい。
【００１５】
電界制御電極は、制御信号線及びデータ線のいずれかと実質的に同じ層を含む。
【００１６】
この薄膜トランジスタ表示板は、電界制御電極と画素電極との間に位置し、切開部と重畳するトレンチを有している絶縁膜をさらに含んでもよい。また、この薄膜トランジスタ表示板は、データ線の下に位置する半導体層をさらに含んでもよい。
【００１７】
本発明による液晶表示装置は、第１表示板、第２表示板及び液晶層を含む。第１表示板は、複数の制御信号線、複数のデータ線、複数の画素電極、電界制御電極、複数の第１スイッチング素子及び絶縁膜を有する。複数の制御信号線は、第１制御信号線と第２制御信号線とを備える。複数のデータ線は、第１データ線と第２データ線とを備える。画素電極は、切開部を備える。電界制御電極は、切開部と重畳する。第１スイッチング素子は、第１制御信号線と第１データ線と画素電極とに電気的に連結されている。絶縁膜は、電界制御電極と画素電極との間に位置する。第２表示板は、第１表示板と対向し、共通電極を有する。液晶層は、第１表示板と第２表示板との間に挿入されている。
【００１８】
本発明の一実施形態によれば、共通電極に対する電界制御電極の電圧をVp、共通電極に対する画素電極の電圧をVDCE、液晶層の誘電率をε、液晶層の厚さをd、絶縁膜の誘電率ε’、絶縁膜の厚さをd’とするとき、正のVpに対しては
【００１９】
【数１】
2005519327.tif 000003
が成り立ち、負のVpに対しては
【００２０】
【数２】
2005519327.tif 000004
が成り立つ。
【００２１】
本発明の他の実施形態によれば、画素電極と共通電極との間の静電容量をCLC、画素電極と電界制御電極との間の静電容量をCDCE、液晶層の誘電率ε、液晶層の厚さをd、絶縁膜の誘電率をε’、絶縁膜の厚さをd’とするとき、
【００２２】
【数３】
2005519327.tif 000005
が成り立つ。
【００２３】
この液晶表示装置において、電界制御電極に印加される信号を制御する第２スイッチング素子をさらに含むことが好ましい。
【００２４】
第１スイッチング素子及び第２スイッチング素子は、互いに異なるタイミングで動作し、第２スイッチング素子は、第１スイッチング素子が動作する前に動作することが好ましい。特に、第１スイッチング素子は、第２スイッチング素子の動作直後に動作することがより好ましい。
【００２５】
第２スイッチング素子は、第２制御信号線、複数のデータ線のいずれか及び電界制御電極と（電気的に）連結されていることが好ましい。
【００２６】
画素電極と電界制御電極は、第２スイッチング素子及び第１スイッチング素子の一連の動作において、共通電極の電圧に対して同一極性の信号が供給されることが好ましい。
【００２７】
本発明のさらに他の実施形態によれば、液晶表示装置は、第１表示板、第２表示板、そして液晶層を含む。第１表示板は、複数の制御信号線、複数のデータ線、複数の画素電極、電界制御電極、複数の第１スイッチング素子及び複数の第２スイッチング素子を有する。複数の制御信号線は、第１制御信号線と第２制御信号線とを備える。複数のデータ線は、第１データ線と第２データ線とを備える。画素電極は、切開部を備える。電界制御電極は、切開部と重畳する。第１スイッチング素子は、第１制御信号線からの第１制御信号に基づいて、第１データ線からの第１信号を画素電極に印加する。第２スイッチング素子は、電界制御電極に印加される信号を制御する。第２表示板は、第１表示板と対向し、共通電極を有する。液晶層は、第１表示板と第２表示板との間に挿入されている。第２スイッチング素子は、第１スイッチング素子との一連の動作において、第１スイッチング素子が動作する前に動作する。第１スイッチング素子と第１信号及び第２信号とは、前記一連の動作において、共通電極の電圧に対して同一の極性の信号が供給される。
【００２８】
第１スイッチング素子は、第２スイッチング素子の動作直後に動作するのが良い。
【発明の効果】
【００２９】
本発明に係る薄膜トランジスタ表示板では、画素電極から共通電極にかけて発生する電界が、画素電極の場所によって異なるおそれがあり、液晶層のドメインが安定して形成されないおそれがある。この場合でも、電界制御電極により、画素電極から共通電極にかけて発生する電界が、画素電極の場所によって一様になるようにすることができるので、液晶層の複数のドメインを安定して形成することができる。また、電界制御電極を、制御信号線やデータ線と同じ層として形成することができるので、製造工程を増やさなくても、電界制御電極を形成することができる。このため、液晶層の複数のドメインを安定して形成するために、製造工程を複雑にすることを低減することができる。また、液晶層の複数のドメインを安定して形成するために、突起や切開部を大きくしなくても、電界制御電極に印加する電圧を制御することにより、液晶層の複数のドメインを安定して形成することができる。このため、液晶層の複数のドメインを安定して形成することができるとともに、開口率の減少を抑えることができる。
【００３０】
したがって、液晶層の複数のドメインを安定して形成することができるとともに、製造工程を複雑にすることを低減することができ、開口率の減少を抑えることができる。
【発明を実施するための最良の形態】
【００３１】
添付した図面を参考にして、本発明の実施形態に対して、詳細に説明する。しかし、本発明は多様な形態で実施することができ、ここで説明する実施形態に限定されない。
【００３２】
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、基板などの部分が他の部分の“上に”あるとするとき、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
【００３３】
以下、本発明の実施形態による液晶表示装置について図面を参照して詳細に説明する。
図１Ａ及び図１Ｂは、本発明の実施形態による液晶表示装置の概略的な平面図であり、図２は本発明の一実施形態による液晶表示装置の概略的な断面図である。
【００３４】
本発明の実施形態による液晶表示装置は、下部表示板１００、上部表示板２００及び液晶層３を含む。上部表示板２００は、下部表示板１００と対向する。液晶層３は、下部表示板１００と上部表示板２００との間に位置し、複数の液晶分子を有する。液晶分子は、下部表示板１００及び上部表示板２００の表面に垂直に配向している。
【００３５】
絶縁基板１１０上には、複数のゲート線１２１と複数のデータ線１７１とが形成されている。ゲート線１２１とデータ線１７１とは、絶縁体１４０によって互いに絶縁され、（投影面において）互いに交差している。１つのゲート線１２１と１つのデータ線１７１との対により、一画素が定義される。
【００３６】
絶縁基板１１０上にはまた、画素電極１９０と電界制御電極１７８とが形成されている。画素電極１９０と電界制御電極１７８とは、絶縁体１８０により互いに絶縁されている。電界制御電極１７８は、実質的にデータ線１７１と同じ層を含むが、ゲート線１２１と同じ層を含んでもよい。
画素電極１９０は、電界制御電極１７８と重畳している切開部１９１を有している。画素電極１９０は、画素電極用薄膜トランジスタ（T１）を通じて一対のゲート線１２１及びデータ線１７１と連結されている。電界制御電極１７８は、電界制御電極用薄膜トランジスタ（T２）を通じて他の一対のゲート線１２１及びデータ線１７１と連結されている。（図１Ａに示すように、）電界制御電極用トランジスタ（T２）に連結されたゲート線１２１は、画素電極用薄膜トランジスタ（T１）に連結されたゲート線１２１の前段のゲート線である。図１Ａに示すように、電界制御電極用トランジスタ（T２）に連結されたデータ線１７１は、画素電極用薄膜トランジスタ（T１）に連結されたデータ線１７１の前段のデータ線である。あるいは、図１Ｂに示すように、画素電極用薄膜トランジスタ（T１）と電界制御電極用トランジスタ（T２）が同一のデータ線１７１に連結されていてもよい。
ここで、電界制御電極用トランジスタ（T２）には、ゲート線１２１からの信号（電圧）に基づいて、連結されているデータ線１７１から（電界制御電極１７８に伝達される）電圧が供給される。
【００３７】
絶縁基板１１０上にはまた、ゲート線１２１と実質的に同じ層を含む維持電極１３３が形成されている。維持電極１３３は、絶縁体１４０、１８０によってゲート線１２１、データ線１７１、画素電極１９０及び電界制御電極１７８と絶縁され、画素電極１９０と重畳している。
【００３８】
上部表示板２００の絶縁基板２１０上には、共通電極２７０が形成されている。共通電極２７０は共通電圧（Vcom）が印加され、共通電圧（Vcom）はまた維持電極１３３にも印加される。
【００３９】
図２に示した液晶表示装置の複数の導体は複数の蓄電器を形成する。画素電極１９０と共通電極２７０とは液晶蓄電器（CLC）を形成する。維持電極１３３と画素電極１９０とは、液晶蓄電器（CLC）の電荷維持力を補強する維持蓄電器（CST）を形成する。電界制御電極１７８は、画素電極１９０と共に電界制御電極蓄電器（CDCE）を形成する。電界制御電極１７８は、共通電極２７０と共に蓄電器（CLD）を形成する。そして電界制御電極１７８は、維持電極１３３と共に蓄電器（CDG）を形成する。
【００４０】
画素電極１９０と共通電極２７０は、両者の間に位置する液晶層３に電界を生成する。その電界によって液晶層３の液晶分子は配向を変え、これにより液晶表示装置を通過する光の透過率が変化する。電界は、切開部１９１付近で屈折して、いわゆるフリンジフィールド（fringe field）を形成する。このフリンジフィールドは、電界を印加した際に液晶分子が傾斜する方向を決定する。電界制御電極１７８と共通電極２７０もまた、液晶分子が傾斜する方向を制御可能な電界を生成する。
【００４１】
図１Ａ、図１Ｂ及び図２に示す液晶表示装置の動作について図３Ａ〜図３Ｃを参照して詳細に説明する。図３Ａ〜図３Ｃには、矢印で表示された電界と点線で表示された等電位線とが示されている。上記の説明のように、液晶分子は表示板１００、２００に対して垂直に配列され、電界に対して垂直に配列される性質を有している。
【００４２】
図面において、Vpは、液晶蓄電器（CLC）両端の電圧、即ち画素電極１９０に印加された電圧から共通電圧（Vcom）を引いた電圧である。一方、VDCEは、電界制御電極１７８に印加された電圧から共通電圧（Vcom）を引いた電圧である。便宜上、共通電極２７０が接地されているとすれば共通電圧（Vcom）は０であるとする。すると、Vpは、画素電極１９０に印加された電圧であると見なされ得る。VDCEは、電界制御電極１７８に印加された電圧であるとみなされ得る。また、液晶層３の誘電率をε、液晶層３の厚さをd、絶縁膜１８０の誘電率ε’、絶縁膜１８０の厚さをd’とする。また、画素電極１９０に印加された電圧（Vp）は正極性である。
【００４３】
図３Ａに示したように、電界制御電極１７８がないとき、液晶層３の電界は画素電極１９０の幾何学的形態によって画素電極１９０の周縁１９２、１９３と切開部１９１の付近で屈折する。詳細には、画素電極１９０の周縁１９２、１９３付近と切開部１９１の周縁付近とで、電界が、画素電極１９０から共通電極２７０にかけて外側（画素電極の鉛直上方から離れる方向）に向かう。ここで、画素電極１９０上で画素電極１９０の左周縁１９２と切開部１９１の左周縁の間の領域（これをドメインという）に位置する液晶分子を考える。切開部１９１の左周縁付近の液晶分子と画素電極１９０の左周縁１９２に位置する液晶分子とは互いに反対方向に傾斜するので、このドメイン内にある液晶分子の傾斜方向は、切開部１９１の左周縁から画素電極１９０の左周縁１９２までに次第に変化することになる。これと同様に、液晶分子の傾斜方向は、切開部１９１の右周縁から画素電極１９０の右周縁１９３までに次第に変化する。
【００４４】
電界制御電極１７８に印加された電圧（VDCE）が画素電極１９０に印加された電圧（Vp）に比べて所定値だけ大きい場合、図３Ｂに示すように、切開部１９１の周縁付近の液晶層３の電界は、直線型となり、表示板１００、２００に垂直になる。電圧（Vp）が負極性である場合、電界制御電圧（VDCE）は画素電圧（Vp）に比べて所定値だけ小さいことが必要である。
【００４５】
電界制御電極１７８に印加された電圧（VDCE）が画素電極１９０に印加された電圧（Vp）に比べて上記の所定値よりも大きい値だけ大きい場合、図３Ｃに示すように、電界は、画素電極１９０の各周縁１９２、１９３と切開部１９１の当該周縁とにおいて類似したものになる。具体的には、（図３Ｃにおいて、）画素電極１９０の左周縁１９２付近と切開部１９１の左周縁付近とにおける電界が、画素電極１９０から共通電極２７０にかけて左側に向かう。これと同様に、（図３Ｃにおいて、）画素電極１９０の右周縁１９３付近と切開部１９１の右周縁付近とにおける電界は、画素電極１９０から共通電極２７０にかけて右側に向かう。そして、切開部１９１の各周縁付近の液晶分子と画素電極１９０の当該周縁１９２、１９３に位置する液晶分子とは、実質的に同一方向に傾斜するので、各ドメイン内にある液晶分子の傾斜方向は一様になる。一方、電圧（Vp）が負電圧である場合、電界制御電圧（VDCE）は画素電圧（Vp）に比べて所定値よりも大きい値だけ小さくする必要がある。
【００４６】
本発明の実施形態によれば、
【００４７】
【数４】
2005519327.tif 000006
が成り立つとき、液晶層３の電界は、図３Ｂに示すように、直線型となり、表示板１００、２００に垂直となる。図３Ｃに示すように、ドメイン内で液晶分子が一様な傾斜方向を維持するためには、正の画素電圧（Vp）に対して
【００４８】
【数５】
2005519327.tif 000007
が成り立ち、負の画素電圧（Vp）に対しては
【００４９】
【数６】
2005519327.tif 000008
が成り立つことが必要である。ところが、正の画素電圧（Vp）に対して
【００５０】
【数７】
2005519327.tif 000009
であるか、あるいは、負の画素電圧（Vp）に対して
【００５１】
【数８】
2005519327.tif 000010
であれば、図３Ａに示すような状態となる。この場合には、液晶分子の傾斜方向が一様にならないと考えられる。
【００５２】
このような結論は、共通電極２７０と画素電極１９０とを表面電荷の源（surface charge source）であると仮定することによって得られる。
【００５３】
液晶層３の電界をELC、絶縁層１８０の電界をEp、共通電極２７０に分布する表面電荷密度をσ０、画素電極１９０に分布する表面電荷密度をσとし、画素電極１９０またはこれに対応する共通電極２７０の部分の面積がＡであるとすれば、画素電圧（Vp）と電界制御電圧（VDCE）は、次の式で与えられる。
【００５４】
【数９】
2005519327.tif 000011
【００５５】
【数１０】
2005519327.tif 000012
液晶層３の電界が歪曲するのは、画素電極１９０の表面に存在する余分な表面電荷によるものであるので、液晶層３電界が歪曲されないためには、画素電極１９０に余分な表面電荷があってはならない。即ち、画素電極１９０の表面電荷密度（σ）がσ０でなければならない。したがって、式（１）から
【００５６】
【数１１】
2005519327.tif 000013
と変形される。
【００５７】
そして、本発明の出願人は次のような結論に達した。液晶分子の傾斜方向が一様になるには、電界制御電極１７８に印加される電界制御電極の電圧（VDCE）が画素電極１９０に印加される正極性の電圧（Vp）よりも所定値だけ大きくなければならない。逆に、電界制御電極の電圧（VDCE）は画素電極１９０に印加された負極性の電圧（Vp）よりも所定値だけ小さくなければならない。
【００５８】
さらに、本発明の出願人は次のような結論に達した。図１Ａと図１Ｂに示した液晶表示装置において、電界制御電極用薄膜トランジスタ（T２）が画素電極用薄膜トランジスタ（T１）よりも先にターンオン（turn-on）され、電界制御電圧（VDCE）と画素電極電圧（Vp）との極性が同じであれば、電界制御電圧（VDCE）が画素電圧（Vp）よりも大きい。これについて図４を参照して詳細に説明する。
【００５９】
図４に、図１Ａと図２とに示す液晶表示装置の回路図を概略的に示す。図４では、図２に示されている蓄電器（CLD、CDG）が省略されている。蓄電器（CLD、CDG）の容量が非常に小さく、共通電圧（Vcom）がゼロであると仮定しているからである。
【００６０】
その前段のゲート線（Gi-１）にゲートオン電圧を印加する前に、画素電極用薄膜トランジスタ（T１）と電界制御電極用薄膜トランジスタ（T２）とはオフ状態である。その前段のゲート線（Gi-１）にゲートオン電圧を印加すれば、正極性のデータ電圧が電界制御電極１７８に印加される。すると、共通電極２７０と電界制御電極１７８との間に連結された蓄電器（CDCE、CLC、CST）の電圧分配によって、画素電極１９０の電圧（Vp）が、変化し、電界制御電極１７８の電圧（VDCE）よりも低い電圧になる。その後、電界制御電極用薄膜トランジスタ（T２）がターンオフされると、電界制御電極１７８は浮遊（floating）状態になり、電界制御蓄電器（CDCE）の充電電圧が一定に保たれる。したがって、画素電極電圧（Vp）が如何に変化してもそれに影響されずに、浮遊状態となった電界制御電極１７８の電圧（VDCE）が画素電極電圧（Vp）よりも高い状態が維持されることになる。例えば、画素電極用薄膜トランジスタ（T１）がターンオンされて画素電極１９０の電圧（Vp）が上がると、蓄電器（CDCE）の両端の電圧（電位差）が維持されるため、電界制御電極１７８の電圧（VDCE）も画素電極電圧（Vp）の上昇に伴って上昇する。
【００６１】
これと同様に、画素電極電圧（Vp）が如何に変化してもそれに影響されずに、浮遊状態となった電界制御電極１７８の電圧（VDCE）が負極性の画素電極電圧（Vp）よりも低い状態を維持することになる。
【００６２】
出願人などはまた、このような液晶表示装置において安定したドメイン分割が行われる液晶表示装置の設計条件は次の式を満足するものであることを見いだした。
【００６３】
【数１２】
2005519327.tif 000014
または
【００６４】
【数１３】
2005519327.tif 000015
ここでVj-１は、前段のゲート線がターンオンされるときに印加されるデータ電圧、即ち電界制御電極１７８に印加されるデータ電圧である。
【００６５】
この結果は、薄膜トランジスタ（T１、T２）におけるゲートとドレーンの間の寄生容量（Cgd）と静電容量（CLD、CDG）とが静電容量（CDCE、CLC）に比べて無視できるほど小さいと仮定して得られたものである。
【００６６】
画素電極１９０に加わるデータ電圧をVjとすれば、画素電極１９０の電圧（Vp）と電界制御電極１７８に印加された電圧（VDCE）とは、それぞれ次式で与えられる。
【００６７】
【数１４】
2005519327.tif 000016
【００６８】
【数１５】
2005519327.tif 000017
ドメイン分割が安定的に行われるためには、
【００６９】
【数１６】
2005519327.tif 000018
または
【００７０】
【数１７】
2005519327.tif 000019
を満足すべきであるので、ここに式（７）を代入すると、
【００７１】
【数１８】
2005519327.tif 000020
または
【００７２】
【数１９】
2005519327.tif 000021
となる。
式（８．１）、（８．２）の両側からVpを引けば、
【００７３】
【数２０】
2005519327.tif 000022
となる。
したがって、静電容量の比率（CDCE/CLC）と誘電率の比率（ε/ε’）及び距離の比率（d’/d）を調節することによってドメイン分割が安定的に行われる。
【００７４】
次に、本発明の一実施形態による液晶表示装置について図５Ａ及び図５Ｂを参照して詳細に説明する。
【００７５】
図５Ａは本発明の一実施形態による液晶表示装置の配置図であり、図５Ｂは図５Ａに示す液晶表示装置のVB-VB’線による断面図である。
【００７６】
本発明の一実施形態による液晶表示装置は、下部表示板１００、上部表示板２００及び液晶層３を含む。上部表示板２００は、下部表示板１００と対向する。液晶層３は、下部表示板１００と上部表示板２００との間に位置して、複数の液晶分子を有する。液晶分子は、下部表示板１００及び上部表示板２００の表面に垂直に配向されている。
【００７７】
絶縁基板１１０上に複数のゲート線１２１と複数の維持電極１３１が形成されている。ゲート線１２１は、（図面上）ほぼ横方向にのびており、互いに略平行である。各ゲート線１２１は、第１ゲート電極１２４a及び第２ゲート電極１２４bをなす拡張部の組を複数だけ有する。維持電極１３１は、ゲート線１２１にほぼ平行である。各維持電極１３１は、幹電極と、枝電極群１３３ａ〜１３３ｄとを有する。枝電極群は、はしご型をしており、第１枝電極１３３a、第２枝電極１３３b、第３枝電極１３３c及び第４枝電極１３３dを備える。第１枝電極１３３aは、幹電極から縦方向にのびている。第２枝電極１３３bは、幹電極に連結された縦部と、縦部の一端に連結された横部とを備える。第３枝電極１３３c及び第４枝電極１３３dは、横方向にのびており、第１枝電極１３３aや第２枝電極１３３bに連結している。
【００７８】
ゲート線１２１及び維持電極１３１は、アルミニウム、クロム、それらの合金、モリブデンまたはモリブデンの合金から形成されていることが好ましい。ゲート線１２１は、物理、化学的な特性が優れたCrまたはMo合金で形成されていることが好ましい第１層と、低抵抗のAlまたはAg合金で形成されていることが好ましい第２層とを有していてもよい。また、ゲート線１２１の側面は傾斜しており、水平面に対する側面の傾斜角が３０〜８０度である。
【００７９】
ゲート線１２１及び維持電極１３１の上には、ゲート絶縁膜１４０が形成されている。
【００８０】
ゲート絶縁膜１４０上には水素化非晶質シリコンなどからなる複数の線状半導体１５１及び島状半導体１５８が形成されている。線状半導体１５１の各々は、縦方向にのびており、維持電極１３１に隣り合う枝電極群１３３a〜１３３dに属する第１枝電極１３３aと第２枝電極１３３bとの間に位置している。線状半導体１５１の各々は、ゲート電極１２４a、１２４bの付近に位置しており薄膜トランジスタのチャンネルをなす複数の突出部１５４を有する。島状半導体１５８は、維持電極１３１の第２枝電極１３３bと維持電極１３１の第３枝電極１３３c及び第４枝電極１３３dとの交差点付近に位置する。
【００８１】
線状半導体１５１の上部には、シリサイドまたはn型不純物が高濃度にドーピングされているn+水素化非晶質シリコンなどの物質からなる複数の接触部材群が形成されている。各接触部材群は、１つの線状接触部材１６１と、複数組の島状接触部材１６５a、１６５bとを含む。島状半導体１５８上にも、複数の島状接触部材（図示せず）が形成されている。
【００８２】
線状半導体１５１及び島状半導体１５８と線状接触部材１６１及び島状接触部材１６５a、１６５bとの側面は傾斜しており、これらの傾斜角は３０〜８０度の範囲にある。
【００８３】
線状接触部材１６１及び島状接触部材１６５a、１６５bとゲート絶縁膜１４０との上には、１つのデータ線１７１及び複数組の第１ドレーン電極１７５a及び第２ドレーン電極１７５bとが群をなして形成されている。
【００８４】
データ線１７１は、線状半導体１５１及び線状接触部材１６１に沿ってほぼ縦方向にのびて、ゲート線１２１及び維持電極１３１と交差する。各データ線１７１は、複数組の拡張部を含む。複数組の拡張部は、線状半導体１５１の突出部１５４の上部までのびて、第１ソース電極１７３a及び第２ソース電極１７３bを形成している。第１ソース電極１７３a及び第２ソース電極１７３bは、各々第１ゲート電極１２４a及び第２ゲート電極１２４bに対して、それぞれ第１ドレーン電極１７５a及び第２ドレーン電極１７５bと反対側に位置する。ドレーン電極１７５a、１７５bは、突出部１５４から維持電極１３１の幹電極までのびている。
線状半導体１５１の突出部１５４は、ゲート線１２１とデータ線１７１との交点を完全に覆って絶縁を補強している。線状半導体１５１は、大部分の所でデータ線１７１よりも幅が狭いが、データ線１７１と維持電極１３１の交点でデータ線１７１よりも幅が広くなって絶縁を補強している。
【００８５】
ゲート絶縁膜１４０と島状半導体１５８の島状接触部材との上には、複数の電界制御電極１７８が形成されている。各電界制御電極１７８は、維持電極１３１によって囲まれた領域内に位置する複数のＸ形状部を含む。Ｘ形状部は、島状半導体１５８付近で連結部１７８a、１７８bにて一列に連結されている。Ｘ形状部部分のうち最も上方に位置するものは、第２ドレーン電極１７５bに連結されている。Ｘ形状部を連結する連結部１７８a、１７８bは、維持電極１３１の枝電極１３３c、１３３dと交差し、その上の島状半導体１５８及び接触部材は、連結部１７８a、１７８bと枝電極１３３c、１３３dとの絶縁を補強する。
【００８６】
データ線１７１、ドレーン電極１７５a、１７５b及び電界制御電極１７８は、アルミニウム、クロム、それらの合金、モリブデンまたはモリブデンの合金から形成されていることが好ましい。データ線１７１、ドレーン電極１７５a、１７５b及び電界制御電極１７８は、物理、化学的な特性が優れたCrまたはMo合金から形成されていることが好ましい第１層と、低抵抗のAlまたはAg合金など形成されていることが好ましい第２層とを有していいてもよい。データ線１７１、ドレーン電極１７５a、１７５b及び電界制御電極１７８の側面は傾斜しており、その傾斜角は３０〜８０度の範囲にある。
【００８７】
線状接触部材１６１及び島状接触部材１６５a、１６５bは、線状半導体１５１及び島状半導体１５８とデータ線１７１、ドレーン電極１７５a、１７５b及び電界制御電極１７８との間に位置して、接触抵抗を減らしている。線状半導体１５１及び島状半導体１５８の一部は、データ線１７１、ドレーン電極１７５a、１７５b及び電界制御電極１７８の外側に露出されている。
【００８８】
第１ゲート電極１２４a、第１ソース電極１７３a及び第１ドレーン電極１７５aは、第１ソース電極１７３a及び第１ドレーン電極１７５aの間の線状半導体１５１部分と共に、画素電極１９０に印加される電圧を制御する薄膜トランジスタを構成している。第２ゲート電極１２４b、第２ソース電極１７３b及び第２ドレーン電極１７５bは、第２ソース電極１７３b及び第２ドレーン電極１７５bの間の線状半導体１５１部分と共に、電界制御電極１７８に印加される電圧を制御する薄膜トランジスタを構成している。
【００８９】
データ線１７１、ドレーン電極１７５a、１７５b及び電界制御電極１７８と露出された線状及び島状半導体１５１、１５８の上には、窒化シリコンまたは有機絶縁膜からなる保護膜１８０が形成されている。
【００９０】
保護膜１８０には、第１ドレーン電極１７５aを露出する接触孔１８３とデータ線１７１の一端部を露出する接触孔１８２とが形成されている。保護膜１８０とゲート絶縁膜１４０とは、ゲート線１２１の一端部を露出する接触孔１８１が形成されている。このとき、接触孔１８１、１８２は、外部装置との電気的接続のためのものであって、角のある模様や円形などの様々な形に形成され得る。接触孔１８１、１８２は、形状寸法が２mm×６０μmを超えず、０．５mm×１５μm以上であることが好ましい。
【００９１】
保護膜１８０上には、複数の画素電極１９０と複数の接触補助部材９１、９２が形成されている。ここで、画素電極１９０と接触補助部材は、IZO（indium zinc oxide）またはITO（indium tin oxide）から形成されていることが好ましい。
【００９２】
各画素電極１９０は、接触孔１８３を通じて第１ドレーン電極１７５aと連結され、複数のＸ字状切開部１９１と直線型切開部１９２とを有する画素電極１９０が形成されている。この時、Ｘ字状切開部１９１は、電界制御電極１７８のＸ形状部と重畳して大部分の電界制御電極１７８を露出し、直線型切開部１９２は、維持電極１３１の第３及び第４枝電極１３３c、１３３dと重畳する。各画素電極１９０は、薄膜トランジスタを通じて前段のゲート線１２１及び前段のデータ線１７１に連結された電界制御電極１７８と切開部１９１付近で重畳して電界制御蓄電器（CDCE）を構成している。画素電極１９０はまた、維持電極１３１と重畳して維持蓄電器（CST）を構成する。
【００９３】
接触補助部材９１、９２は、接触孔１８１、１８２を通じてゲート線１２１及びデータ線１７１の露出された端部と連結されている。接触補助部材９１、９２は、必須的なものではないが、ゲート線１２１とデータ線１７１との露出された部分をそれぞれ保護し、薄膜トランジスタ表示板とその駆動集積回路との接着性を補完するために備えられている。
【００９４】
接触補助部材９１、９２が位置する領域を除いた上部表示板１００の全面には配向膜１１が塗布されている。
【００９５】
本発明の他の実施形態によれば、ゲート線１２１またはデータ線１７１と同一の物質などから形成されていることが好ましい複数の金属片（図示せず）がゲート線１２１及びデータ線１７１の少なくとも一方の端部付近に備えられている。金属片は、保護膜１８０及び/またはゲート絶縁膜１４０に備えられている複数の接触孔（図示せず）を通じて接触補助部材９１、９２と連結されている。
【００９６】
本発明の他の実施形態によれば、維持電極１３１を省略する代わりに、画素電極１９０をゲート線１２１と重畳させて維持蓄電器（CST）を構成する。
【００９７】
本発明の他の実施形態によれば、電界制御電極１７８がゲート線１２１と同一の層を含む。
【００９８】
次に、上部表示板２００について詳細に説明する。
【００９９】
ガラスなどの透明な絶縁物質から形成されていることが好ましい上部絶縁基板２１０の上には、光漏れを防止するためのブラックマトリックス２２０と交互に配列された赤、緑、青のカラーフィルター２３０とが形成されている。ITOまたはIZOなどの透明な導電物質から形成されていることが好ましい共通電極２７０が、ブラックマトリックス２２０とカラーフィルター２３０の上に形成されており、共通電極２７０上には配向膜２１が塗布されている。
【０１００】
液晶層３は、負の誘電率異方性を有して垂直配向している。即ち、電界のない状態で、液晶層３に含まれている複数の液晶分子の主軸が下部基板１１０と上部基板１００に対してほぼ垂直になるよう配列されている。
【０１０１】
このような下部表示板１００と上部表示板２００とは、画素電極１９０がカラーフィルター２３０と重畳し、ゲート線１２１、データ線１７１及び薄膜トランジスタがブラックマトリックス２２０によって覆われるように、配列され組み立てられる。このようにすれば、切開部１９１、１９２によって分割された複数のドメインが得られ、このようなドメインが電界制御電極１７８によって安定するようになる。
【０１０２】
図５Ａ及び図５Ｂに示した液晶表示装置用薄膜トランジスタ表示板を本発明の一実施形態に基づいて製造する方法について、図６Ａ〜図９Ｂと図５Ａ及び図５Ｂとを参照して詳細に説明する。
【０１０３】
図６Ａ、図７Ａ、図８Ａ及び図９Ａは、図５Ａ及び図５Ｂに示した液晶表示装置用薄膜トランジスタ表示板を本発明の一実施形態に基づいて製造する方法を順次的に示す配置図である。図６Ｂ、図７Ｂ、図８Ｂ及び図９Ｂは、それぞれ、図６Ａ、図７Ａ、図８Ａ及び図９Ａに示す薄膜トランジスタ表示板のVIB-VIB’、VIIB-VIIB’、VIII-VIII’及びIX-IX’線による断面図である。
【０１０４】
まず、図６Ａ及び図６Ｂに示すように、基板１１０上に金属層がスパッタリング法などによって積層され写真エッチングされて複数のゲート線１２１及び複数の維持電極１３１が形成される。
【０１０５】
次に、１，５００Å〜５，０００Åの厚さのゲート絶縁膜１４０、５００Å〜２，０００Åの厚さの水素化非晶質シリコン層及び３００Å〜６００Åの厚さの水素化非晶質シリコン層が、化学気相蒸着法（ＣＶＤ：chemical vapor deposition）などによって連続蒸着される。３層膜の積層後、上の２層、即ちドーピングされた非晶質シリコン層と非晶質シリコン層とが１つの感光膜パターンで写真エッチングされて、図７Ａ及び図７Ｂに示すように、複数のドーピングされた線状非晶質シリコン１６４と複数の線状及び島状半導体１５１、１５８とが形成される。この行程において、複数のドーピングされた島状非晶質シリコン（図示せず）もまた、島型半導体１５８上に形成される。
【０１０６】
次に、図８Ａ及び図８Ｂに示すように、１，５００Å〜３，０００Åの厚さの金属層がスパッタリング法などによって蒸着された後、写真エッチングされて複数のデータ線１７１、複数のドレーン電極１７５a、１７５b及び複数の電界制御電極１７８が形成される。そして、データ線１７１とドレーン電極１７５a、１７５bとによって覆われていないドーピングされた線状非晶質シリコン１６４がエッチングされて、複数の線状及び島状接触部材１６１、１６５a、１６５bが形成され、データ線１７１とドレーン電極１７５a、１７５bとの間の線状半導体１５１部分が露出される。また、電界制御電極１７８によって覆われない部分であり島状半導体１７８上のドーピングされた部分である島状非晶質シリコン部分も、この行程で除去される。
【０１０７】
その次に、低誘電率で平坦化特性が優れた有機絶縁物質が塗布されたり、４．０以下の低誘電率を持つSiOF、SiOCのような低誘電率絶縁物質が化学気相蒸着法で積層されることにより、保護膜１８０が形成される。その後、保護膜１８０とゲート絶縁膜１４０とが１つの感光膜パターンで写真エッチングされて、図９Ａ及び図９Ｂに示すように、複数の接触孔１８１、１８２、１８３が形成される。
【０１０８】
図６Ａ及び図６Ｂに示すように、１５００Å〜５００Åの厚さのITOまたはIZO層が蒸着され写真エッチングされて複数の画素電極１９０及び複数の接触補助部材９１、９２が形成された後、最後に配向膜１１が基板１１０上に塗布される。
【０１０９】
本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板について図１０Ａ及び図１０Ｂを参照して詳細に説明する。
【０１１０】
図１０Ａは、本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図１０Ｂは、図１０Ａの液晶表示装置用薄膜トランジスタ表示板のXB-XB´線による断面図である。
【０１１１】
絶縁基板１１０上に複数のゲート線１２１と複数の維持電極１３１とが形成されている。各ゲート線１２１は、第１及び第２ゲート電極１２４a、１２４bを形成する複数組の拡張部を含む。各維持電極１３１は、幹電極と、枝電極群１３３ａ〜１３３ｄとを有する。枝電極群は、はしご型をしており、第１枝電極１３３a、第２枝電極１３３b、第３枝電極１３３c、第４枝電極１３３dを備える。第１枝電極１３３aは、幹電極に連結された縦部と、縦部の一端に連結された横部とを備える。第２枝電極１３３bは、幹電極から縦方向にのびている。第３及び第４の枝電極１３３c、１３３dは、横方向にのびており、第１枝電極１３３aと第２枝電極１３３bとを連結している。
【０１１２】
ゲート線１２１及び維持電極１３１の上には、ゲート絶縁膜１４０が形成されている。
【０１１３】
ゲート絶縁膜１４０上には、水素化非晶質シリコンから形成されていることが好ましい複数の線状半導体１５１が形成されている。各線状半導体１５１は、３つの枝１５４a、１５４b、１５８を各々含む群からなる。各群の２つの半導体枝１５４a、１５４bは、各ゲート電極１２４a、１２４bの付近に位置し、薄膜トランジスタのチャンネルをなしている。もう１つの半導体枝１５８は、半導体枝１５４bに連結されており、３つのＸ形状部と２つの連結部とを有する。２つの連結部は、それぞれ、隣り合うＸ形状部を連結する。半導体枝１５８のＸ形状部は、維持電極１３１によって限定される領域に位置し、半導体枝１５８の連結部は、維持電極１３１の第２枝電極１３３bと第３及び第４枝電極１３３c、１３３dとの交差点の付近に位置する。
【０１１４】
線状半導体１５１の上部には、シリサイドまたはn型不純物が高濃度にドーピングされているn+水素化非晶質シリコンなどの物質からなる複数の接触部材群が形成されている。各接触部材群は、１つの線状接触部材１６１と、複数組の島状接触部材１６５a、１６５bとを含む。島状半導体１６５aは、線状半導体１５１の半導体枝１５４a上に位置し、島状半導体１６５bは線状半導体１５１の半導体枝１５４b、１５８上に位置する。線状半導体１５１の半導体枝１５８上に位置する島状接触部材１６５bの一部は、図面符号１６８で表示されている。
【０１１５】
線状及び島状接触部材１６１、１６５a、１６５bの上には、複数のデータ線１７１、複数組の第１及び第２ドレーン電極１７５a、１７５b及び第２ドレーン電極１７５bに連結された複数の電界制御電極１７８が形成されている。各データ線１７１は、線状半導体１５１の枝半導体１５４a、１５４bの上部まで延長され、第１及び第２ソース電極１７３a、１７３bを形成する複数組の拡張部を含む。
【０１１６】
データ線１７１は線状接触部材１６１と実質的に同じ平面形状であり、第１ドレーン電極１７５aは島状接触部材１６５aと実質的に同じ平面形状であり、第２ドレーン電極１７５bと電界制御電極１７８とは、島状接触部材１６５ｂ，１６８と実質的に同じ平面形状である。線状半導体１５１は、データ線１７１とドレーン電極１７５a、１７５bの間に位置するチャンネル部を除いて、データ線１７１、ドレーン電極１７５a、１７５b及び電界制御電極１７８と実質的に同じ平面形状を有する。
【０１１７】
したがって、各電界制御電極１７８は、それぞれ、複数のＸ形状部と、そのＸ形状部と線状半導体１５１の半導体枝１５８の複数のＸ形状部との間に位置する連結部と、を有する。
【０１１８】
第１ゲート電極１２４a、第１ソース電極１７３a及び第１ドレーン電極１７５aは、第１ソース電極１７３a及び第１ドレーン電極１７５aの間に位置する線状半導体１５１の半導体枝１５４aと共に、画素電極１９０に印加される電圧を制御する薄膜トランジスタを構成する。第２ゲート電極１２４b、第２ソース電極１７３b及び第２ドレーン電極１７５bは、第２ソース電極１７３b及び第２ドレーン電極１７５bの間に位置する線状半導体１５１の半導体枝１５４bと共に、電界制御電極１７８に印加される電圧を制御する薄膜トランジスタを構成する。
【０１１９】
データ線１７１、ドレーン電極１７５a、１７５b及び電界制御電極１７８と露出された線状半導体１５１の上には、窒化シリコンまたは有機絶縁膜からなる保護膜１８０が形成されている。
【０１２０】
保護膜１８０には、第１ドレーン電極１７５aを露出する複数の接触孔１８３と、データ線１７１の一端部を露出する複数の接触孔１８２とが形成されている。ゲート絶縁膜１４０と保護膜１８０とは、ゲート線１２１の一端部を露出する複数の接触孔１８１が形成されている。保護膜１８０上には複数の画素電極１９０と複数の接触補助部材９１、９２が形成されている。
【０１２１】
各画素電極１９０は、接触孔１８３を通じて第１ドレーン電極１７５aと連結されており、複数のＸ字状切開部１９１と直線型切開部１９２とを有する。このとき、Ｘ字状切開部１９１は、電界制御電極１７８のＸ形状部と重畳して大部分の電界制御電極１７８を露出し、直線型切開部１９２は、維持電極１３１の第３及び第４枝電極１３３c、１３３dと重畳する。各画素電極１９０は、薄膜トランジスタを通じて前段のゲート線１２１及び同一データ線１７１に連結された電界制御電極１７８と切開部１９１の付近で重畳して、電界制御蓄電器（CDCE）を構成している。画素電極１９０はまた、維持電極１３１と重畳して維持蓄電器（CST）を構成する。
【０１２２】
接触補助部材９１、９２は、接触孔１８１、１８２を通じてゲート線１２１及びデータ線１７１の露出された端部と連結されている。
接触補助部材９１、９２が位置する領域を除いた上部表示板１００の全面には配向膜１１が塗布されている。
【０１２３】
図１０Ａ及び図１０Ｂに示した液晶表示装置用薄膜トランジスタ表示板を本発明の一実施形態に基づいて製造する方法について、図１１Ａ〜図１４Ｂと図１０Ａ及び図１０Ｂとを参照して詳細に説明する。
【０１２４】
図１１Ａ、図１３Ａ及び図１４Ａは、図１０Ａ及び図１０Ｂに示す液晶表示装置用薄膜トランジスタ表示板を本発明の一実施形態に基づいて製造する方法を順次的に示す配置図である。図１１Ｂ、図１３Ｂ及び図１４Ｂは、それぞれ、図１１Ａ、図１３Ａ及び図１４Ａに示す薄膜トランジスタ表示板の断面図であり、図１２は図１１Ａと図１３Ｂの間の製造段階における薄膜トランジスタ表示板を示した断面図である。
【０１２５】
まず、図１１Ａ及び図１１Ｂに示すように、Al、Ag又はそれらの合金などが蒸着され写真エッチングされて、複数のゲート線１２１と複数の維持電極１３１とが形成される。
【０１２６】
次に、図１２に示すように、窒化シリコン膜１４０、非晶質シリコン層１５０、ドーピングされた非晶質シリコン層１６０及び金属層１７０が化学気相蒸着法及びスパッタリング法によって連続蒸着され、その上に感光膜が１μm〜２μmの膜厚で塗布される。金属層１７０は、Al、Ag又はそれらの合金から形成されていることが好ましい。そして、光マスク（図示せず）を通じて感光膜に光が照射された後、図１２に示すように現像される。感光膜の膜厚は位置によって異なるが、例えば感光膜は、厚さが次第に薄くなる第１〜第３部分を含むようにする。図１２で、第１部分と第２部分とが図面符号PR１とPR２とで表示され、第３部分に対する図面符号は付していない。これは第３部分が０の厚さであって、下の導電層１７０が露出されているためである。感光膜PR１、PR２の厚さの比率は、後続工程における工程条件によって異ならせる必要があり、第２部分の厚さを第１部分の厚さの１/２以下とすることが好ましく、例えば４，０００Å以下であることが好ましい。
【０１２７】
位置によって感光膜の膜厚を異ならせるには種々の方法がある。露光マスクに透明領域と不透明領域のみでなく半透明領域を設けることがその例である。半透明領域は、スリットパターン、格子パターンまたは中間透過率または中間厚さの薄膜のいずれかを含む。スリットを用いる場合には、スリットの幅やスリット間の間隔が写真工程に使われる露光器の分解能よりも小さいことが好ましい。他の例としては、リフローが可能な感光膜を用いる方法がある。つまり、透明領域と不透明領域だけを備えた通常のマスクを用いてリフローが可能な物質からなる感光膜パターンが形成された後、リフローが行われて感光膜が残留しない部分に感光膜が流されることによって薄い部分が形成される。
【０１２８】
適切な工程条件を与えれば、感光膜PR１、PR２の厚さの差によって下部層を選択的にエッチングできる。したがって、一連のエッチング段階を経て、複数のデータ線１７１、複数のドレーン電極１７５a、１７５b及び複数の電界制御電極１７８が形成され、複数の線状及び島状接触部材１６１、１６５a、１６５b及び複数の線状半導体１５１が形成される。
【０１２９】
以下、図１３Ａ及び図１３Ｂに示す構造を形成する順序の一例を示す。
（１）感光膜の第３部分の下の導電体層１７０、ドーピングされた非晶質シリコン層１６０及び非晶質シリコン層１５０の除去、
（２）感光膜の第２部分PR２除去、
（３）感光膜の第２部分PR２の下の導電体層１７０及びドーピングされた非晶質シリコン層１６０の除去、そして
（４）感光膜の第１部分PR１除去。
図１３Ａ及び図１３Ｂに示す構造を形成する順序の他の例を示す。
（１）感光膜の第３部分の下の導電体層１７０除去、
（２）感光膜の第２部分PR２除去、
（３）感光膜の第３部分の下のドーピングされた非晶質シリコン層１６０及び非晶質シリコン層１５０の除去、
（４）感光膜の第２部分PR２の下の導電体層１７０除去、
（５）感光膜の第１部分PR１除去、そして
（６）感光膜の第２部分PR２の下のドーピングされた非晶質シリコン層１６０の除去。
【０１３０】
感光膜の第２部分PR２を除去する際に、感光膜の第１部分PR１の厚さが薄くなるが、感光膜の第２部分PR２の厚さが感光膜の第１部分PR１よりも薄いために、下部層が除去されたりエッチングされることを防止する第１部分PR１が除去されることはない。
【０１３１】
適切なエッチング条件を選択すれば、感光膜の第２部分PR２と、感光膜の第３部分の下のドーピングされた非晶質シリコン層１６０及び非晶質シリコン層１５０とが同時に除去され得る。これと同様に、感光膜の第１部分PR１と、感光膜の第２部分PR２の下のドーピングされた非晶質シリコン層１６０部分とが同時に除去され得る。例えば、SF６とHClとの混合気体や、SF６とO２との混合気体を用いれば、ほぼ同一のエッチング率で感光膜と非晶質シリコン層１５０（またはドーピングされた非晶質シリコン層１６０）とがエッチングされ得る。
【０１３２】
導電体層１７０の表面に感光膜の残留物が残っていれば、その残留物はアッシング（ashing）処理にて除去される。
【０１３３】
第１例のステップ（３）または第２例のステップ（４）において、ドーピングされた非晶質シリコン層１６０がエッチングされる際に用いられるエッチング気体の例には、CF４とHClの混合気体やCF４とO２の混合気体がある。CF４とO２を用いれば均一な厚さで非晶質シリコン層１５０がエッチングされ得る。
【０１３４】
次に、a-Si:C:O膜またはa-Si:O:F膜が化学気相蒸着（CVD）法によって形成されたり、アクリル系物質などの有機絶縁物質が塗布されることにより、保護膜１８０が形成される。a-Si:C:O膜が形成される場合には、SiH（CH３）３、SiO２（CH３）４、（SiH）４O４（CH３）４、Si（C２H５O）４などが基本ソースとして用いられ、N２OまたはO２などの酸化剤とArまたはHeとが混合された気体が流されながら蒸着が行われる。また、a-Si:O:F膜が形成される場合には、SiH４、SiF４などにO２が添加された気体が流されながら蒸着が行われる。このとき、フッ素の補助ソースとしてCF４が添加されてもよい。
【０１３５】
図１０Ａ及び図１０Ｂに示すように、保護膜１８０がゲート絶縁膜１４０と共に写真エッチングされて複数の接触孔１８１、１８２、１８３が形成される。
【０１３６】
最後に、ITO層またはIZO層が蒸着され写真エッチングされて、複数の画素電極１９０及び複数の接触補助部材９１、９２が形成される。このとき、IZO層の場合には、エッチング液として（HNO３/（NH４）２Ce（NO３）６/H２O）などのクロムエッチング液が用いられ得る。そのエッチング液は、接触孔１８１、１８２、１８３を通じて露出されたゲート線１２１、データ線１７１及びドレーン電極１７５a、１７５bを腐食しない。また、接触部の接触抵抗を最少化するためには、IZOが常温〜２００℃の範囲の温度で積層されることが好ましく、IZO薄膜を形成するために用いる標的（target）は、In２O３及びZnOを含むのが好ましく、ZnOの含有量は１５〜２０atm％の範囲が好ましい。
【０１３７】
一方、ITOやIZOを積層する前の予熱（pre-heating）工程に使用する気体として窒素を用いるのが好ましく、これは接触孔１８１、１８２、１８３を通じて露出されたゲート線１２１、データ線１７１及びドレーン電極１７５a、１７５bの上部に金属酸化膜が形成されるのを防止するためである。
【０１３８】
本発明の他の実施形態による液晶表示装置について図１５Ａ及び図１５Ｂを参照して詳細に説明する。
【０１３９】
図１５Ａは本発明の他の実施形態による液晶表示装置の配置図であり、図１５Ｂは図１５Aの液晶表示装置のXVB-XVB´線による断面図である。
【０１４０】
本発明の他の実施形態による液晶表示装置は、下部表示板１００、上部表示板２００及び液晶層３を含む。上部表示板２００は、下部表示板１００と対向する。液晶層３は、下部表示板１００と上部表示板２００との間に位置して、複数の液晶分子を有する。液晶分子は、下部表示板１００及び上部表示板２００の表面に略平行に配向されている。
【０１４１】
下部絶縁基板１１０上には、複数のゲート線１２１と複数の維持電極１３１とが形成されている。
【０１４２】
各ゲート線１２１は、第１及び第２ゲート電極１２４a、１２４bを形成する複数組の拡張部を含む。
【０１４３】
各維持電極１３１は、幹電極と、枝電極群１３３ａ〜１３３ｄとを有する。枝電極群は、はしご型をしており、第１枝電極１３３a、第２枝電極１３３b、第３枝電極１３３c及び第４枝電極１３３dを備える。第１枝電極１３３aは、幹電極から縦方向にのびている。第２枝電極１３３bは、主要部と補助部とを備える。主要部は、幹電極に連結されており、幹電極から縦方向に上下にのびている。補助部は、主要部の両端に連結されて、ほぼ横方向にのびている。２組の第３及び第４枝電極１３３c、１３３dは、それぞれ、第１枝電極１３３a及び第２枝電極１３３bから横方向にのびて互いに接近する。
【０１４４】
ゲート線１２１及び維持電極１３１の上には、ゲート絶縁膜１４０が形成されている。
【０１４５】
ゲート絶縁膜１４０上には、水素化非晶質シリコンから形成されていることが好ましい複数の線状及び島状半導体１５１、１５８が形成されている。線状半導体１５１の各々は、縦方向にのびており、維持電極１３１に隣り合う枝電極群１３３a〜１３３dに属する第１枝電極１３３aと第２枝電極１３３bとの間に位置している。線状半導体１５１の各々は、ゲート電極１２４a、１２４bの付近に位置する複数の突出部１５４を含み、これらは薄膜トランジスタのチャンネルを形成する。島状半導体１５８は、維持電極１３１の幹電極上に位置する。
【０１４６】
線状半導体１５１の上部には、シリサイドまたはn型不純物が高濃度にドーピングされているn+水素化非晶質シリコンなどの物質からなる複数の接触部材群が形成されている。各接触部材群は、１つの線状接触部材１６１と、複数組の島状接触部材１６５a、１６５bとを含む。島状半導体１５８上にも、複数の島状接触部材１６８が形成されている。
【０１４７】
線状及び島状接触部材１６１、１６５a、１６５bとゲート絶縁膜１４０との上には、１つのデータ線１７１及び複数組の第１及び第２ドレーン電極１７５a、１７５bとが群となって形成されている。各データ線１７１は、複数組の拡張部を含む。複数組の拡張部は、それぞれ、第１及び第２ゲート電極１２４a、１２４bに対して第１及び第２ドレーン電極１７５a、１７５bと反対側に位置し、第１及び第２ソース電極１７３a、１７３bを形成している。
【０１４８】
ゲート絶縁膜１４０及び島状接触部材１６８の上には、複数の電界制御電極１７８が形成されている。各電界制御電極１７８は、維持電極１３１によって囲まれた領域内に位置する複数の十字形状部を含む。電界制御電極１７８の十字形状部は、維持電極１３１の第３枝電極１３３cと第４枝電極１３３bとの間の空間で互いに連結されている。Ｘ形状部の１つは、第２ドレーン電極１７５bに連結されている。電界制御電極１７８は、維持電極１３１の幹電極と交差し、その上の島状半導体１５８及び接触部材１６８は、電界制御電極１７８と維持電極１３１との絶縁を補強する。
【０１４９】
線状及び島状接触部材１６１、１６５a、１６５b、１６８は、線状及び島状半導体１５１、１５８とデータ線１７１、ドレーン電極１７５a、１７５b及び電界制御電極１７８との間に位置して、それらの間の接触抵抗を低減させている。線状及び島状半導体１５１、１５８の一部は、データ線１７１、ドレーン電極１７５a、１７５b及び電界制御電極１７８の外側に露出されている。
【０１５０】
第１ゲート電極１２４a、第１ソース電極１７３a及び第１ドレーン電極１７５aは、第１ソース電極１７３a及び第１ドレーン電極１７５aの間の線状半導体１５１部分と共に、画素電極１９０に印加される電圧を制御する薄膜トランジスタを構成している。第２ゲート電極１２４b、第２ソース電極１７３b及び第２ドレーン電極１７５bは、第２ソース電極１７３b及び第２ドレーン電極１７５bの間の線状半導体１５１部分と共に、電界制御電極１７８に印加される電圧を制御する薄膜トランジスタを構成する。
【０１５１】
データ線１７１、ドレーン電極１７５a、１７５b及び電界制御電極１７８と露出された線状及び島状半導体１５１、１５８の上には、窒化シリコンまたは有機絶縁膜からなる保護膜１８０が形成されている。
【０１５２】
保護膜１８０には、第１ドレーン電極１７５aを露出する複数の接触孔１８３と、データ線１７１の一端部を露出する複数の接触孔１８２とが形成されている。ゲート絶縁膜１４０と保護膜１８０とには、ゲート線１２１の一端部を露出する複数の接触孔１８１が形成されている。保護膜１８０は、電界制御電極１７８を露出する複数のトレンチ１８５を有している。トレンチ１８５は、液晶分子の傾斜方向に影響を及ぼすことによって、安定したドメインを形成することに寄与する。
【０１５３】
保護膜１８０上には、複数の画素電極１９０と複数の接触補助部材９１、９２とが形成されている。
【０１５４】
各画素電極１９０は、接触孔１８３を通じて第１ドレーン電極１７５aと連結されており、複数の十字状切開部１９１と複数の直線型切開部１９２とを有する。このとき、十字状切開部１９１は、電界制御電極１７８の十字形状部と重畳して保護膜１８０のトレンチ１８５を露出し、直線型切開部１９２は、維持電極１３１と重畳する。各画素電極１９０は、薄膜トランジスタを通じて前段のゲート線１２１及び前段のデータ線１７１に連結された電界制御電極１７８と重畳して、電界制御蓄電器（CDCE）を構成している。画素電極１９０はまた、維持電極１３１と重畳して維持蓄電器（CST）を構成する。
【０１５５】
接触補助部材９１、９２が位置する領域を除く上部表示板１００の全面には配向膜１１が塗布されている。
【０１５６】
上部表示板２００について詳細に説明する。
【０１５７】
上部基板２１０の上には、ブラックマトリックス２２０と、赤色、緑色及び青色の複数のカラーフィルター２３０と、共通電極２７０とが形成されている。共通電極２７０上のまたは下に、オーバーコート膜（図示せず）が形成されていてもよい。共通電極２７０上には配向膜２１が塗布されている。
【０１５８】
液晶層３は、正極性の誘電率異方性を有して、水平配向されている。即ち、電界がない状態で、液晶層３に含まれている複数の液晶分子の主軸が、下部基板１１０と上部基板１００とに対してほぼ水平になるように配列されている。液晶分子は、下部表示板１００から上部表示板２００に至るまで捩じれた構造を有していることが好ましい。
【０１５９】
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属するものである。
【図面の簡単な説明】
【０１６０】
【図１Ａ】本発明の一実施形態による液晶表示装置の概略的な平面図である。
【図１Ｂ】本発明の一実施形態による液晶表示装置の概略的な平面図である。
【図２】本発明の一実施形態による液晶表示装置の概略的な断面図である。
【図３Ａ】本発明の一実施形態による液晶表示装置における電気力線と等電位線を示すものである。
【図３Ｂ】本発明の一実施形態による液晶表示装置における電気力線と等電位線を示すものである。
【図３Ｃ】本発明の一実施形態による液晶表示装置における電気力線と等電位線を示すものである。
【図４】図１Ａと図２に示す液晶表示装置の概略的な回路図である。
【図５Ａ】本発明の一実施形態による液晶表示装置の配置図である。
【図５Ｂ】図５Ａに示す液晶表示装置のVB-VB’線による断面図である。
【図６Ａ】図５Ａ及び図５Ｂに示す液晶表示装置用薄膜トランジスタ表示板を本発明の一実施形態に基づいて製造する方法を順次的に示す配置図である。
【図７Ａ】図５Ａ及び図５Ｂに示す液晶表示装置用薄膜トランジスタ表示板を本発明の一実施形態に基づいて製造する方法を順次的に示す配置図である。
【図８Ａ】図５Ａ及び図５Ｂに示す液晶表示装置用薄膜トランジスタ表示板を本発明の一実施形態に基づいて製造する方法を順次的に示す配置図である。
【図９Ａ】図５Ａ及び図５Ｂに示す液晶表示装置用薄膜トランジスタ表示板を本発明の一実施形態に基づいて製造する方法を順次的に示す配置図である。
【図６Ｂ】図６Ａに示す薄膜トランジスタ表示板のVIB-VIB’線による断面図である。
【図７Ｂ】図７Ａに示す薄膜トランジスタ表示板のVIIB-VIIB’線による断面図である。
【図８Ｂ】図８Ａに示す薄膜トランジスタ表示板のVIII-VIII’線による断面図である。
【図９Ｂ】図９Ａに示す薄膜トランジスタ表示板のIX-IX’線による断面図である。
【図１０Ａ】本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図である。
【図１０Ｂ】図１０Ａに示す薄膜トランジスタ表示板のXB-XB´線による断面図である。
【図１１Ａ】図１０Ａ及び図１０Ｂに示す液晶表示装置用薄膜トランジスタ表示板を本発明の他の実施形態に基づいて製造する方法を順次的に示す配置図である。
【図１３Ａ】図１０Ａ及び図１０Ｂに示す液晶表示装置用薄膜トランジスタ表示板を本発明の他の実施形態に基づいて製造する方法を順次的に示す配置図である。
【図１４Ａ】図１０Ａ及び図１０Ｂに示す液晶表示装置用薄膜トランジスタ表示板を本発明の他の実施形態に基づいて製造する方法を順次的に示す配置図である。
【図１１Ｂ】図１１Ａに示す薄膜トランジスタ表示板の断面図である。
【図１３Ｂ】図１３Ａに示す薄膜トランジスタ表示板の断面図である。
【図１４Ｂ】図１４Ａに示す薄膜トランジスタ表示板の断面図である。
【図１２】図１１Ａと図１３Ｂとの間の製造段階における薄膜トランジスタ表示板の断面図である。
【図１５Ａ】本発明の他の実施形態による液晶表示装置の配置図である。
【図１５Ｂ】図１５Ａに示す液晶表示装置のXVB-XVB’線による断面図である。
【図１Ａ】
2005519327.tif 000023
【図１Ｂ】
2005519327.tif 000024
【図２】
2005519327.tif 000025
【図３Ａ】
2005519327.tif 000026
【図３Ｂ】
2005519327.tif 000027
【図３Ｃ】
2005519327.tif 000028
【図４】
2005519327.tif 000029
【図５Ａ】
2005519327.tif 000030
【図５Ｂ】
2005519327.tif 000031
【図６Ａ】
2005519327.tif 000032
【図６Ｂ】
2005519327.tif 000033
【図７Ａ】
2005519327.tif 000034
【図７Ｂ】
2005519327.tif 000035
【図８Ａ】
2005519327.tif 000036
【図８Ｂ】
2005519327.tif 000037
【図９Ａ】
2005519327.tif 000038
【図９Ｂ】
2005519327.tif 000039
【図１０Ａ】
2005519327.tif 000040
【図１０Ｂ】
2005519327.tif 000041
【図１１Ａ】
2005519327.tif 000042
【図１１Ｂ】
2005519327.tif 000043
【図１２】
2005519327.tif 000044
【図１３Ａ】
2005519327.tif 000045
【図１３Ｂ】
2005519327.tif 000046
【図１４Ａ】
2005519327.tif 000047
【図１４Ｂ】
2005519327.tif 000048
【図１５Ａ】
2005519327.tif 000049
【図１５Ｂ】
2005519327.tif 000050
【国際調査報告】
2005519327.tif 000051
2005519327.tif 000052