(57)【要約】電子ＩＤ番号を生成するための方法及び装置であり、少なくとも一つの物理ビット素子（１０２）を少なくとも第一及び第二の物理ビット素子群（１０２Ａ、１０２Ｂ）の各々の中から変更することを含み、各群の各物理ビット素子の各々は第一の電気状態を有する信号を生成できる第一の物理的状態を有するとともに第二の電気状態を有する信号を生成できる第二の物理的状態へ永続的な変更が可能であって、且つ、（ｉ）それぞれの少なくとも第一及び第二の物理的ビット素子群（１０２Ａ、１０２Ｂ）の各々から発しているそれぞれの信号と（ｉｉ）１ビットのＩＤ番号は有効であるかどうかを示すバリディティ信号（ＩＮＶ）を生成することが含まれたものである。
2005533300.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも第一および第二の物理ビット素子群を有し、各群の各物理ビット素子は第一の物理的状態を有するものであって、当該第一の物理的状態では第一の電気状態を有した信号を生成することができるとともに、当該各群の各物理ビット素子は第二の物理的状態へ永続的な変更が可能であって、当該第二の物理的状態では第二の電気状態を有した信号を生成することができ、各物理ビット素子群は少なくとも１ビットの識別（ＩＤ）番号を生成することができるものであり、
少なくとも第一および第二のビット論理回路を有し、各論理回路は、前記少なくとも第一および第二の物理ビット素子群のうちの対応する１つと関連付けられているとともに、それぞれが、１つ以上の対応する物理ビット素子群からバリディティ信号を生成することができ、前記バリディティ信号は前記１ビットの前記ＩＤ番号が有効であるかどうかを示すものである、装置。
【請求項２】
前記ビット論理回路の各々は、前記群のうち対応する一つの群における前記物理ビット素子のいずれかが変更されたかどうかを示すプログラム信号を更に生成することができる、請求項１記載の装置。
【請求項３】
前記プログラム信号は、前記群の前記物理ビット素子の全てが前記第一の物理的状態にある場合に、それぞれの前記群のうち対応する一つの群の前記物理ビット素子は変更されていないことを示す、請求項２記載の装置。
【請求項４】
前記プログラム信号は、（ｉ）前記群の前記物理ビット素子の前記物理的状態の有効な組み合わせが前記群の１つ以上の前記物理ビット素子が前記第二の物理的状態にあることを要求し、かつ、（ｉｉ）前記１つ以上の前記物理ビット素子が前記第一の物理的状態にある場合に、対応する前記一つの群の前記物理ビット素子は変更されていないことを示す、請求項２記載の装置。
【請求項５】
前記少なくとも第一および第二の物理ビット素子群の各々が発する前記信号の前記電気状態の１つの有効な組み合わせだけが、前記対応するＩＤ番号のビットに対して有効なロジックハイレベルを表し、且つ
前記少なくとも第一および第二の物理ビット素子群の各々が発する前記信号の前記電気状態の１つの別の有効な組み合わせだけが、対応する前記ＩＤ番号のビットに対して有効なロジックローレベルを表示する、請求項１記載の装置。
【請求項６】
各群は二つの物理ビット素子からなり、
有効なロジックハイレベルを表示する前記有効な組み合わせは、前記二つの物理ビット素子のうちの１つが前記第一の物理的状態にあるとともに、前記二つの物理ビット素子のうちのもう１つが前記第二の物理的状態にあることを要求し、且つ、
有効なロジックローレベルを表示する前記別の有効な組み合わせは、前記二つの物理ビット素子のうちの一つが前記第二の物理的状態にあるとともに、前記二つの物理ビット素子のうちのもう一つが前記第一の物理的状態にあることを要求する、請求項５記載の装置。
【請求項７】
前記信号の前記電気状態の有効な組み合わせからもう一つの組み合わせへ変更するための所定の前記物理ビット素子群のうちの一つの前記物理ビット素子の変更はいずれも無効な組み合わせをもたらす、請求項５記載の装置。
【請求項８】
前記信号の前記電気状態の前記対応する有効な組み合わせは、各々所定の前記物理ビット素子群のうちの少なくとも一つの前記物理ビット素子が前記第二の電気状態を有した信号を生成する前記第二の物理的状態へ永続的に変更されていることを要求する、請求項７記載の装置。
【請求項９】
前記信号の前記電気状態の有効な組み合わせからもう一つの組み合わせへ変更するために所定の前記物理ビット素子群のうちの一つの前記物理ビット素子の変更は、いずれも、前記少なくとも一つの物理ビット素子群のうちの所定の一つの前記物理ビット素子が前記第一の物理的状態から前記第二の物理的状態へ永続的に変更されていなければならないことを要求する、請求項８記載の装置。
【請求項１０】
前記物理ビット素子の各々は、ヒュージブルリンクでああって、このヒュージブルリンクは、ヒューズがとんでいない状態であって実質的に導電性である第一の物理的状態と、ヒューズがとんだ状態で実質的に非導電性の第二の物理的状態と、をとりえるものである、請求項１記載の装置。
【請求項１１】
少なくとも第一および第二の物理ビット素子群を有し、各群の各物理ビット素子は第一の物理的状態を有するものであって、当該第一の物理的状態では第一の電気状態を有した信号を生成することができるとともに各群の各物理ビット素子は第二の物理的状態へ永続的な変更が可能であって、当該第二の物理的状態では第二の電気状態を有した信号を生成することができ、且つ
少なくとも第一および第二のビット論理回路を有し、各論理回路は前記少なくとも第一および第二の物理ビット素子群のうちの対応する一つと関連付けられているとともに、各々は、（ｉ）１ビットの識別（ＩＤ）番号を前記対応する少なくとも第一および第二の物理ビット素子群の各々から発している前記それぞれの信号から生成することができるとともに、（ｉｉ）前記１ビットのＩＤ番号は有効かどうかを示すバリディティ信号を生成することができる、装置。
【請求項１２】
前記ビット論理回路の各々は、更に対応する一つの群のいずれかの物理ビット素子が変更されたかどうかを示すプログラム信号を生成することができる、請求項１１記載の装置。
【請求項１３】
前記プログラム信号は前記群の物理ビット素子の全てが前記第一の物理的状態にあるときには対応する前記群のうちの一つの前記物理ビット素子は変更されていないことを示す、請求項１２記載の装置。
【請求項１４】
前記プログラム信号は、（ｉ）前記群の前記物理ビット素子の前記物理的状態の有効な組み合わせが前記群の１つ以上の前記物理ビット素子が前記第二の物理的状態にあることを要求し、かつ（ｉｉ）前記１つ以上の前記物理ビット素子が前記第一の物理的状態にある場合に、前記対応する一つの群のそれぞれの前記物理ビット素子が変更されていないことを示す、請求項１２記載の装置。
【請求項１５】
一つ以上の前記プログラム信号を前記ビット論理回路から受信するとともに（ｉ）前記群のいずれかの前記物理ビット素子のいずれかが変更されたかどうか、および（ｉｉ）少なくとも一つの前記各群の前記物理ビット素子が変更されたかどうか、の少なくとも一方を示す総合プログラム信号を生成することができるＩＤ論理回路を更に有する、請求項１１記載の装置。
【請求項１６】
一つ以上の前記バリディティ信号を前記ビット論理回路から受信することができるとともに、（ｉ）前記ＩＤ番号のビットのいずれかが無効であるか、および（ｉｉ）前記ＩＤ番号のビットのいずれも無効でない、の少なくとも一方を示す総合バリディティ信号を生成することができるＩＤ論理回路を更に有する、請求項１１記載の装置。
【請求項１７】
前記それぞれの少なくとも第一および第二の物理ビット素子群の各々から発している前記それぞれの信号の前記電気状態の１つの有効な組み合わせだけが前記対応する前記ＩＤ番号のビットに対し有効なロジックハイレベルを表示し、かつ、
前記それぞれの少なくとも第一および第二の物理ビット素子群の各々から発している前記それぞれの信号の前記電気状態の１つの別の有効な組み合わせだけが前記対応する前記ＩＤ番号のビットに対し有効なロジックローレベルを表示する、請求項１１記載の装置。
【請求項１８】
各群は二つの物理ビット素子からなり、
有効なロジックハイレベルを表示する前記有効な組み合わせは、前記二つの物理ビット素子のうちの１つが前記第一の物理的状態にあるとともに、前記二つの物理ビット素子のうちのもう１つが前記第二の物理的状態にあることを要求し、且つ
有効なロジックローレベルを表示する前記別の有効な組み合わせは、二つの物理ビット素子のうちの一つが前記第二の物理的状態にあるとともに、前記二つの物理ビット素子のうちのもう一つが前記第一の物理的状態にあることを要求する、請求項１７記載の装置。
【請求項１９】
前記信号の前記電気状態の有効な組み合わせからもう一つの組み合わせへ変更するために所定の前記物理ビット素子群のうちの一つの前記物理ビット素子への変更はいずれも無効な組み合わせをもたらす、請求項１７記載の装置。
【請求項２０】
前記信号の前記電気状態の前記それぞれの有効な組み合わせは各々所定の前記物理ビット素子群のうちの一つの少なくとも一つの前記物理ビット素子が前記第二の電気状態を有した信号を生成する前記第二の物理的状態へ永続的に変更されていることを要求する、請求項１９記載の装置。
【請求項２１】
前記信号の前記電気状態の有効な組み合わせからもう一つの組み合わせへ変更するために所定の前記物理ビット素子群のうちの一つの前記物理ビット素子の変更はいずれも、前記前記物理ビット素子群のうちの所定の一つの少なくとも一つの前記物理ビット素子が前記第一の物理的状態から前記第二の物理的状態へ永続的に変更されていなければならないことを要求する、請求項２０記載の装置。
【請求項２２】
前記物理ビット素子の各々はヒューズがとんでいない状態で、実質的に導電性であり、第一の物理的状態を有したヒュージブルリンクであるとともに、ヒューズがとんでおり、、実質的に非導電性であり、第二の物理的状態を有したヒュージブルリンクである、請求項１１記載の装置。
【請求項２３】
各物理ビット素子はインピーダンスとの組み合わせで二つの電位間に直列結合されているとともに、前記対応する信号は前記物理ビット素子と前記インピーダンスとの間に節点で取られている、請求項２２記載の装置。
【請求項２４】
各物理ビット素子と各インピーダンスはそれぞれの第一および第二のターミナルを含み、
各物理ビット素子の前記第一のターミナルは第一の電位で連結されているとともに各物理ビット素子の前記第二のターミナルはそれぞれの前記インピーダンスのうちの一つの前記第一のターミナルと連結されており、かつ、各インピーダンスの前記第二ターミナルは第二のより高い電位で連結されている、請求項２３記載の装置。
【請求項２５】
少なくとも第一および第二の物理ビット素子群の各々の中から少なくとも一つの物理ビット素子を変更するステップを有し、各群の各物理ビット素子は第一の電気状態を有した信号を生成することができる第一の物理的状態を有するとともに、第二の電気状態を有した信号を生成することができる第二の物理的状態へ永続的な変更をすることができるものであり、
（ｉ）前記それぞれの少なくとも第一および第二の物理ビット素子群の各々から発せられる前記それぞれの信号から１ビットのＩＤ番号を生成し、（ｉｉ）前記１ビットのＩＤ番号が有効かどうかを示すバリディティ信号を生成するステップを有する方法。
【請求項２６】
それぞれの群のうちの一つの前記物理ビット素子のいずれかが変更されたかどうかを示すプログラム信号を生成するステップを更に有する、請求項２５記載の方法。
【請求項２７】
前記プログラム信号は、それぞれの群のうちの一つの前記物理ビット素子は前記群の前記物理ビット素子の全てが前記第一の物理的状態にある場合は変更されていないことを示す、請求項２６記載の方法。
【請求項２８】
前記プログラム信号は、（ｉ）前記群の前記物理ビット素子の前記物理的状態の有効な組み合わせが前記群の１つ以上の前記物理ビット素子が前記第二の物理的状態にあることを要求し、（ｉｉ）前記１つ以上の前記物理ビット素子が前記第一の物理的状態にある場合において前記群のうちの対応する一つの前記物理ビット素子は変更されていないことを示す、請求項２６記載の方法。
【請求項２９】
一つ以上の前記プログラム信号を受信するステップを有するとともに、（ｉ）前記群のいずれかの前記物理ビット素子のいずれかが変更されたかどうか、および（ｉｉ）少なくとも一つの前記群の各々の前記物理ビット素子が変更されたかどうか、の少なくとも一方を示す総合プログラム信号を生成するステップを有する、請求項２５記載の方法。
【請求項３０】
一つ以上の前記バリディティ信号を受信するステップを有するとともに（ｉ）前記ＩＤ番号のビットのいずれかが無効であるか、および（ｉｉ）前記ＩＤ番号のビットのいずれも無効でない、の少なくとも一方を示す総合バリディティ信号を生成するステップを有する、請求項２５記載の方法。
【請求項３１】
前記それぞれの少なくとも第一および第二の物理ビット素子群の各々から発している前記それぞれの信号の前記電気状態の１つの有効な組み合わせだけが前記対応する前記ＩＤ番号のビットに対し有効なロジックハイレベルを表示し、かつ、
前記それぞれの少なくとも第一および第二の物理ビット素子群の各々から発している前記それぞれの信号の前記電気状態の１つの別の有効な組み合わせだけが前記対応する前記ＩＤ番号のビットに対し有効なロジックローレベルを表示する、請求項２５記載の方法。
【請求項３２】
各群は二つの物理ビット素子からなり、
有効なロジックハイレベルを表示する前記有効な組み合わせは、前記二つの物理ビット素子のうちの１つが前記第一の物理的状態にあるとともに前記二つの物理ビット素子のうちのもう１つが前記第二の物理的状態にあることを要求し、かつ、
有効なロジックローレベルを表示する前記別の有効な組み合わせは、前記二つの物理ビット素子のうちの一つが前記第二の物理的状態にあるとともに、前記二つの物理ビット素子のうちのもう一つが前記第一の物理的状態にあることを要求する、請求項３１記載の方法。
【請求項３３】
前記信号の前記電気状態の有効な組み合わせからもう一つの組み合わせへの変更するために所定の前記物理ビット素子群のうちの一つの前記物理ビット素子の変更はいずれも無効な組み合わせをもたらす、請求項３１記載の方法。
【請求項３４】
前記信号の前記電気状態の前記それぞれの有効な組み合わせは各々所定の前記物理ビット素子群のうちの一つの少なくとも一つの前記物理ビット素子が前記第二の電気状態を有した信号を生成する前記第二の物理的状態へ永続的に変更されていることを要求する、請求項３３記載の方法。
【請求項３５】
前記信号の前記電気状態の有効な組み合わせからもう一つの組み合わせへ変更するために所定の前記物理ビット素子群のうちの一つの前記物理ビット素子の変更はいずれも、前記所定の前記物理ビット素子群のうちの一つの少なくとも一つの物理ビット素子は前記第一の物理的状態から前記第二の物理的状態へ永続的に変更されていなければならないことを要求する、請求項３４記載の方法。
【請求項３６】
前記物理ビット素子の各々はヒューズがとんでいない状態で、実質的に導電性の、第一の物理的状態を有したヒュージブルリンクであるとともに、ヒューズがとんだ状態、実質的に非導電性の、第二の物理的状態を有したヒュージブルリンクである、請求項２５記載の方法。
【請求項３７】
各物理ビット素子はインピーダンスとの組み合わせで二つの電位間に直列結合されているとともに、前記対応する信号は前記物理ビット素子と前記インピーダンスとの間に節点で取られている、請求項３６記載の方法。
【請求項３８】
各物理ビット素子と各インピーダンスはそれぞれの第一および第二のターミナルを含み、
各物理ビット素子の前記第一のターミナルは第一の電位で結合されているとともに各物理ビット素子の前記第二のターミナルはそれぞれのインピーダンスのうちの一つの前記第一のターミナルと結合されており、且つ
各インピーダンスの前記第二のターミナルは第二のより高い電位で結合されている、請求項３７記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、識別番号を構成するための方法および装置に関するものであり、当該方法および装置は、識別番号が確立された後にその番号が上書きされるのを抑制するものである。
【背景技術】
【０００２】
電子装置の使用はパーソナルコンピュータ、家庭向け娯楽、通信、コンピュータネットワーク、交通、アビオニクスなどの分野に、巨大で有益な市場を開放している。実際に、電子装置が重要な役割を果たさない商業市場を特定することが迫られている。コンピュータ装置の一部などの特定の電子装置の一部が識別可能な機能を有するのが望ましく、それは電子装置が利用されている装置内で安全対策やトラッキング機能（例：データマイニング）対策をするためである。この目的のためにいわゆる電子識別（ＩＤ）番号が伝統的に用いられている。
【０００３】
従来、電子ＩＤ番号は例えばロジックロー（０）値とロジックハイ（１）値など連続する複数の２進数の値により確立されている。従って、例えば典型的な電子ＩＤ番号は０００００１０１のように表される。
【０００４】
例えば、このタイプの電子ＩＤ番号は、ソフトウエアアプリケーションのようなエンドユーザへのデジタルコンテントの販売から利益を得ることに関連する事業体が、そのようなデジタルコンテントの著作権を侵害しようとする者たちによって、あるいはそのようなデジタルコンテントを複数のコンピュータ装置上に共有しようとする者たちによって財政上損害を被ることがないことを保証するために利用される。特に、エンドユーザのコンピュータデバイスには電子ＩＤ番号が備わっているとともに、デジタルコンテントは書き換え可能な記憶媒体上にそのようなエンドユーザたちに配信される。
エンドユーザたちが自身のコンピュータデバイスにこの書き換え可能な記憶媒体を接続した場合、電子ＩＤ番号はこの書き換え可能な記憶媒体上にデジタルコンテントを暗号化するために用いられるとともに、暗号化されていないそのようなデジタルコンテントのバージョンを上書きする。エンドユーザが探索しデジタルコンテントを自身のコンピュータ上で実行する場合、この電子ＩＤ番号は書き換え可能な記憶媒体上に保存されたデジタルコンテントの暗号を解読するために用いられる。このシステムは認定済のエンドユーザが自身のコンピュータデバイス上でデジタルコンテントを有利に実行させることができるが、別のＩＤ番号やＩＤ番号が全くないその他のコンピュータデバイス上ではこのデジタルコンテントの使用を禁止する。このシステムの更なる詳細は同時係属米国出願第１０／２４６，５０１号（代理人整理番号ＳＣＥＡ３．０−０１８）、書き換え可能な記憶媒体をカストマイズする装置および方法 (“Methods and apparatus for customizing a rewritable storage medium”)、２００２年９月１８日出願、に開示されており当該全体の開示は参照として本明細書に包含される。
【０００５】
上述の例においてなど、電子ＩＤ番号を利用するシステムは、電子装置のほとんどのエンドユーザ達に対しては広範囲に渡り有効なものであるが、高度な技術力のあるエンドユーザたちは、一つ以上の電子ＩＤ番号を改ざんして安全対策やトラッキング対策あるいはその他の目的を妨害する。電子ＩＤ番号を改ざんするこれらの犯罪者たちが用いる方法は、電子ＩＤ番号がどのように実行されているかによって大いに異なる。電子ＩＤ番号を実行する従来の方法はアンチヒューズ技術の使用を含むものであり、ショートしたアンチヒューズ素子はロジックロー（０）レベルを示し、オープン（ヒューズがとんだ）アンチヒューズ素子はロジックハイ（１）レベルを示す。従って、電子ＩＤ番号０００００１０１を実行するためには８個のアンチヒューズ素子が用いられ、全てのそのような素子はヒューズがとんだ状態にあり、第一および第三番目の素子以外はショートしたままの状態である。不都合にもこの電子ＩＤ番号の実装においては、不正な改ざんが可能である。実際、ＩＤ番号を構成するヒューズがとんでいない状態にある素子は、いずれもヒューズがとんだ（すなわち、オープンな）状態として、別の電子ＩＤ番号を得ることができる。例えば、第二および第四番〜第８番目のアンチヒューズ素子はいずれもヒューズをとばすことが可能であり、その結果、電子ＩＤ番号のロジックロー（０）値はいずれもロジックハイ（１）値へと変更する。この電子ＩＤ番号が一度変更されると、不正な改ざんが行われたかどうかを決定する方法はない。
【０００６】
従って、そのようなＩＤ番号の有効性が決定され、不正な改ざんが検出される電子ＩＤ番号を確立するための方法および装置に対する技術が必要である。
【発明の開示】
【０００７】
本発明の一つ以上の態様によれば、装置は少なくとも第一および第二の物理ビット素子群を含み、各群の各物理ビット素子は第一の物理的状態を有し、この第一の物理的状態では第一の電気状態を有した信号を生成することができるとともに当該各群の各物理ビット素子は第二の物理的状態へ永続的な変更が可能であって、この第二の物理的状態では第二の電気状態を有した信号を生成できることができる。該装置はまた少なくとも第一および第二のビット論理回路を含み、各ビット論理回路は、対応する少なくとも第一および第二の物理ビット素子群の一つと関連付けられており、各ビット論理回路は（ｉ）それぞれの少なくとも第一および第二の物理ビット素子群の各々から発しているそれぞれの信号から１ビットの認識（ＩＤ）番号を生成することができるとともに（ｉｉ）当該１ビットのＩＤ番号は有効であるかどうかを示すバリディティ信号を生成することができる。
【０００８】
好ましくは、各ビット論理回路は、更に対応する一つの群のうちの物理ビット素子のいずれかが変更されたかどうかを示すプログラム信号を生成することができる。このプログラム信号はそれぞれの群のうちの一つの物理ビット素子は当該群の物理ビット素子の全てが第一の物理的状態にある場合には変更されていないことを示す。あるいは、このプログラム信号は（ｉ）当該群の物理ビット素子の物理的状態の有効な組み合わせが、当該群の一つ以上の物理ビット素子が第二の物理的状態にあることを要求し、かつ（ｉｉ）一つ以上の物理ビット素子が第一の物理的状態にある場合に、それぞれの群のうちの一つの物理ビット素子は変更されていないことを示す。
【０００９】
当該装置は好ましくは更にビット論理回路から一つ以上のプログラム信号を受信することができるとともに（ｉ）いずれかの群のうちのいずれかの物理ビット素子が変更されたかどうか、および（ｉｉ）少なくとも一つの各群の物理ビット素子が変更されたかどうか、の少なくとも一方を示す総合プログラム信号を生成することができる、ＩＤ論理回路を含む。このＩＤ論理回路は更に、あるいは別に一つ以上のバリディティ信号をこのビット論理回路から受信するとともに（ｉ）いずれかのＩＤ番号のビットが無効であるかどうか、および（ｉｉ）いずれのＩＤ番号のビットも無効ではない、かどうかの少なくとも一方を示す総合バリディティ信号を生成することができる。
【００１０】
好ましくは、それぞれの少なくとも第一および第二の物理ビット素子群の各々から発しているそれぞれの信号の電気状態の一つの有効な組み合わせだけが、対応するＩＤ番号のビットに対し有効なロジックハイレベルを表示する。またそれぞれの少なくとも第一および第二の物理ビット素子群の各々から発しているそれぞれの信号の電気状態の一つの別の有効な組み合わせだけが、対応するＩＤ番号のビットに対し有効なロジックローレベルを表示する。更に好ましくは、各群は二つの物理ビット素子からなることであり、ロジックハイレベルを表示するこの有効な組み合わせは二つの物理ビット素子のうちの一つが第一の物理的状態にあり、二つの物理ビット素子のうちのもう一つが第二の物理的状態にあることであり、また、有効なロジックローレベルを表示する別の有効な組み合わせは二つの物理ビット素子のうちの一つが第二の物理的状態にあり、二つの物理ビット素子のうちのもう一つが第一の物理的状態にあることを要求する。
【００１１】
好ましくは、信号の電気状態の有効な組み合わせからもう一つの組み合わせへ変更するために所定の物理ビット素子群のうちの一つの物理ビット素子の変更はいずれも無効な組み合わせをもたらす。好ましくは、信号の電気状態のそれぞれの有効な組み合わせは各々、所定の物理ビット素子群のうちの一つの少なくとも一つの物理ビット素子が第二の電気状態を有する信号を生成する第二の物理状態へ永続的に変更されていることを要求する。好ましくは信号の電気状態の有効な組み合わせからもう一つの組み合わせへ変更するために所定の物理ビット素子群のうちの一つの物理ビット素子への変更は、所定の物理ビット素子のうちの一つの少なくとも一つの物理ビット素子が第一の物理的状態から第二の物理的状態へ永続的に変更されていなければならないことを要求する。
【００１２】
各物理ビット素子はヒューズがとんでおらず、実質的に導電性の、第一の物理的状態を有したヒュージブルリンクであるとともに、ヒューズがとんだ、実質的に非導電性の、第二の物理的状態を有したヒュージブルリンクである。好ましくは、各物理ビット素子はインピーダンスとの組み合わせで二つの電位間に直列結合されているとともに、対応する信号は物理ビット素子とインピーダンスとの間に節点で取られる。また好ましいのは、各物理ビット素子と各インピーダンスはそれぞれの第一および第二のターミナルを含み、各物理ビット素子の第一ターミナルは第一の電位で結合されているとともに各物理ビット素子の第二ターミナルはそれぞれのインピーダンスのひとつの第一のターミナルと連結されいるとともに各インピーダンスの第二ターミナルは第二のより高い電位で結合されている。
【００１３】
本発明の更に一つ以上の態様によれば、少なくとも一つの物理ビット素子を、少なくとも第一および第二の物理ビット群の各々の中から変更させることを含み、各群の各物理ビット素子は第一の物理的状態を有しており、この第一の物理的状態では第一の電気状態を有した信号を生成することができるとともに第二の物理的状態へ永続的な変更ができる。この第二の物理的状態では、第二の電気状態を有した信号を生成することができる。方法はまた（ｉ）それぞれの少なくとも第一および第二の物理ビット素子群の各々から発しているそれぞれの信号から１ビットのＩＤ番号を生成するとともに（ｉｉ）この１ビットのＩＤ番号は有効であるかを示す信号を生成することを有する。
【００１４】
当該方法は更にそれぞれの群のうちの一つの物理ビット素子のいずれかが変更されたかどうかを示すプログラム信号を生成することを含む。好ましくはこのプログラム信号は当該群の物理ビット素子の全てが第一の物理的状態にある場合はそれぞれの群のうちの一つの物理ビット素子は変更されていないことを示す。好ましくは、このプログラム信号は（ｉ）当該群の物理ビット素子の物理的状態の有効な組み合わせは一つ以上の当該群の物理ビット素子が第二の物理的状態にあることを要求するとともに（ｉｉ）一つ以上の物理的ビット素子は第一の物理的状態にある場合、それぞれの群のうちの一つの物理ビット素子は変更されていないことを示す。
【００１５】
当該方法は更に一つ以上のプログラム信号を受信することと、（ｉ）いずれかの群のうちのいずれかの物理ビット素子が変更されたかどうか、および（ｉｉ）各群の少なくとも一つの物理ビット素子が変更されたかどうか、のうちの少なくとも一方を示す総合プログラム信号を生成することを含む。
【００１６】
当該方法は更に一つ以上のバリディティ信号を受信すること、およびＩＤ番号のいずれかのビットが無効であるかどうか、および（ｉｉ）いずれのＩＤ番号のビットも無効ではない、のうちの少なくとも一方を示す全体のバリディティ信号を生成することを含む。
【発明を実施するための最良の形態】
【００１７】
添付の図面を参照しつつ、ここに記載する本発明の説明を読めば、他の態様、機能および利点等は当業者に自明となるであろう。
【００１８】
本発明を説明するために、現在の好ましい形態を図面の形式に示すが、本発明は図示したとおりの構成ならびに手段に限定されないことを理解されたい。
【００１９】
図面において、同一の要素は同じ参照符号によって参照される。図１は本発明の一つ以上の態様を示すブロック図である。簡潔を期すと共に明確になるように、図１のブロック図は装置１００の説明として本明細書において言及且つ記載される。しかし、この記載は同等の効力を有する一つ以上の様々は態様によって容易に適用できることを理解されたい。
【００２０】
装置１００は好ましくはビットＩＤ０、ＩＤ１、ＩＤ２、．．．ＩＤｎを含む電子ＩＤ番号を生成することができる。このために装置１００は好ましくは複数の物理ビット素子群１０２Ａ、１０２Ｂ、．．．１０２ｎと複数のビット論理回路１０４Ａ、１０４Ｂ、．．．１０４ｎを含み、各ビット論理回路は物理ビット素子群１０２のそれぞれの一つと関連付けられている。各群１０２の各物理ビット素子は好ましくは第一の物理的状態を有する。この第一の物理的状態では例えばロジックロー（０）値とロジックハイ（１）値のうちの１つを表示する第一の電気状態を有した信号を生成する（単独あるいは別の回路素子と組み合わせて）ことができる。各物理ビット素子は好ましくは更に第二の物理的状態へ永続的な変更をすることができる。この第二の状態では例えばその他のロジックロー値及びロジックハイ値を表示する第二の電気状態を有した信号を生成することができる。
【００２１】
図２において、それぞれの物理ビット素子群１０２内の各物理ビット素子（２つのそのような素子が本例により示されている）は、好ましくはヒュージブルリンクによって実行される。各ヒュージブルリンク２０２、２０４は好ましくは第一の物理的状態を有する。この第一の物理的状態ではアンヒューズド即ちヒューズがとんでおらず、その第一および第二ターミナル間は実質的に導電性である。各ヒュージブルリンク２０２、２０４はまた好ましくは第二の物理的状態を含む。この第二の物理的状態ではヒューズドすなわちヒューズがとんでおりそのそれぞれのターミナル間は実質的に非導電性である。このヒュージブルリンク２０２、２０４はアンチヒューズ技術などの従来公知技術や今後開発される技術を用いて実行されてよい。更に具体的には、各物理ビット素子２０２、２０４は好ましくはアース２０６などの第一の電位と第二のより高い電位との間に抵抗２１２などのそれぞれのインピーダンスを介して直列結合される。このインピーダンスは従来公知技術を利用して実行されてよく、且つそのようなインピーダンスはそれぞれの群１０２、それぞれのビット論理回路１０４内に設けられてよい、あるいは発明の範囲内から逸脱することなくそのほかの適切な位置に設けられてよい。
【００２２】
それぞれの信号２０８、２１０は好ましくはそれぞれのヒュージブルリンク２０２、２０４がそれぞれのインピーダンス２１２と接続する節点に取られる。したがって、このそれぞれの信号２０８、２１０は実質的に０ボルトで第一の電気状態であるとともに（すなわち、それぞれのヒュージブルリンク２０２、２０４はヒューズがとんでおらず、ショートした、第一の物理的状態にある場合）、実質的により高い電位で第二の電気状態（すなわち、それぞれのヒュージブルリンク２０２、２０４はヒューズがとんだ、開状態にある、 第二の物理的状態にある場合）である。
【００２３】
図１において、各ビット論理回路（ビットロジック）１０４Ａ、１０４Ｂ、１０４Ｃ、．．．１０４ｎは好ましくは１ビットのＩＤ番号を、各物理ビット素子群１０２から発しているそれぞれの信号に基づき生成することができる（すなわち少なくとも部分的に各群内の物理ビット素子によって生成された信号に基づく）。このためには、好ましくは各物理ビット素子群１０２から発しているそれぞれの信号の電気状態の１つの有効な組み合わせだけが、対応するＩＤ番号のビットに対し有効なロジックハイ（１）レベルを表す。更に好ましくは、各物理ビット素子群１０２から発しているそれぞれの信号の電気状態の１つの別の有効な組み合わせだけが対応するＩＤ番号のビットに対し有効なロジックロー（０）レベルを表示する。この有効なロジックハイ（１）レベルと有効なロジックロー（０）レベルを表示するそれぞれの組み合わせは好ましくは２つの物理ビット素子２０２、２０４のうちの１つが第二の物理的状態にあるとともに二つの物理ビット素子２０２、２０４のうちのもう一つが第一の物理的状態にあることを要求する。
【００２４】
一例として、物理ビット素子の各群は好ましくは図２に例示されているヒュージブルリンク２０２、２０４などの二つの物理ビット素子を含む。しかしながら１以上の物理ビット素子数であれば本発明の精神と範囲を逸脱することなく用いられてよい。有効なロジックハイ（１）レベルを表示するこの有効な組み合わせは好ましくは二つの物理ビット素子２０２、２０４のうちの１つが第一の物理的状態にあり、そして二つの物理ビット素子２０２、２０４のうちのもう１つが第二の物理的状態にあることを要求する。一例として、物理ビット素子２０２が第二の物理的状態（ヒューズがとんでいる）にあるとともに物理ビット素子２０４が第一の物理的状態（ヒューズはとんでいない）にある場合、その結果生じるそれぞれの信号２０８、２１０（すなわち、１、０）の電気状態の組み合わせは対応するＩＤ番号のビットに対し有効なロジックハイ（１）値を表示する。この例に沿って、この物理ビット素子２０２が第一の物理的状態（ヒューズはとんでいない）にあり、この物理ビット素子２０４が第二の物理的状態(ヒューズがとんでいる)にある場合、その結果生じる、そこから発している（すなわち０、１）それぞれの信号２０８、２１０の電気状態の組み合わせは好ましくは有効なロジックロー（０）レベルを表示する。
【００２５】
上記のことから明らかなように、本発明の１つ以上の態様によれば、物理ビット素子群１０２のうちの所定の１つの物理ビット素子（例：素子２０２、２０４）の変更は、信号（例：２０８、２１０）の電気状態の有効な組み合わせからもう１つの組み合わせへ変更しようとしても、無効な組み合わせにしかならない。実際に上述の例においては、物理ビット素子２０２、２０４のうちの１つが一度ヒューズがとんだ状態になると（すなわち、第二の物理的状態に設けられる）、その後、関連するＩＤ番号のビットを変更しようとしてもアンヒューズドの状態すなわちヒューズがとぶ前の状態には戻れない。二つの物理ビット素子が上述の例で用いられているが、本発明の範囲から逸脱することなく多数の物理ビット素子が用いられてよい。しかしながら本明細書の記載から信号の電気状態のそれぞれの有効な組み合わせは好ましくは所定の群１０２の少なくとも１つの物理ビット素子が第二の物理的状態（すなわちヒューズがとんだ）へ永続的に変更されていることを要求することが分かる。更に所定の群１０２の物理ビット素子へのどのような変更も、対応する信号の電気状態の有効な組み合わせからもう１つの組み合わせへと変更するために、群１０２の少なくとも１つの物理ビット素子は第一の物理的状態（例：ヒューズはとんでいない）から第二の物理的状態（例：ヒューズがとんでいる）へ永続的に変更されなければならないことを要求する。
【００２６】
本発明の更に１つ以上の態様によれば、各ビット論理回路１０４は好ましくは対応するＩＤ番号のビットは有効であるかどうか、また対応する物理ビット素子群１０２から発している信号に基づいているかどうかを示すバリディティ信号を生成することができる。本発明のこの特長を達成するために特定の回路の実施品が利用可能なスペースや製造費、使用される物理ビット素子の数によって多くの異なる形状になることが当業者には理解されるであろう。図２を例にとると、この二つの物理ビット素子２０２、２０４が表示のコンフィグレーションで用いられる場合は、回路がより巧妙に実装され、ＩＤ番号の対応するビットＩＤ０に対しバリディティ信号INV０が生成される。特にＡＮＤゲート２２０が用いられ、バリティティ信号INV０を生成するために物理ビット素子群１０２Ａから発しているそれぞれの信号２０８、２１０を受信する。従ってバリティティ信号ＩＮＶ０の状態は少なくとも一つの物理ビット素子２０２、２０４が第一の物理的状態（例：ヒューズはとんでいない）にあるときはいつでもロジックロー（０）であり、有効な組み合わせに対する電位を示す。しかしながらこのバリティティ信号ＩＮＶ０の状態は物理ビット素子２０２、２０４の双方が第二の物理的状態（例：ヒューズがとんだ）にある場合はロジックハイ（１）状態へ転移する。
【００２７】
上述の例で、バリディティ信号ＩＮＶ０は物理ビット素子２０２、２０４の双方が第一の物理的状態（ヒューズはとんでいない）にある場合は電位的に有効な組み合わせを示すロジックロー（０）レベルであり、これは好ましくは有効な組み合わせではない。この矛盾は例えばＸＯＲゲートをＡＮＤゲート２２０の代わりに利用してバリディティ信号ＩＮＶ０を生成し、ロジックハイ（１）レベルを決めて有効な組み合わせを示すなど、多数の方法によって解決できる。しかしながら追加の信号は各ビットの論理回路１０４によって生成され、この追加の信号は特にこの矛盾を解決する。
【００２８】
各ビット論理回路１０４は、好ましくは更にプログラム信号ＮＰＲ０、ＮＰＲ１，ＮＰＲ２．．．ＮＰＲｎを生成することができる。これらのプログラム信号は対応する群１０２の物理ビット素子のいずれかが変更されたかどうかを示す。例えば、プログラム信号ＮＰＲｉは好ましくは群１０２の物理ビット素子の全てが第一の物理的状態（例：ヒューズはとんでいない）にある場合は対応の群１０２の物理ビット素子は変更されていないことを示す。従って、対応する群１０２の物理ビット素子の物理的状態の有効な組み合わせが、１つ以上の物理ビット素子が第二の物理的状態であることを要求する場合、このプログラム信号ＮＰＲｉは好ましくは１つ以上の第二の物理的状態にあるべき物理ビット素子が第一の物理的状態にある場合、変更は行われていない（すなわち、何らプログラミングがなされていない）ことを示す。上述の例に沿って、及び図２において、物理ビット素子２０２、２０４の物理的状態の有効な組み合わせは、素子のうちの１つが第二の物理的状態（例：ヒューズがとんだ）にあることを要求する。従って物理ビット素子２０２、２０４の双方が第一の物理的状態（例：ヒューズはとんでいない）にある場合、このプログラム信号ＮＰＲ０は好ましくは変更がないことを示すとともに、その結果有効な組み合わせが存在しないことを示す。これにより、バリディティ信号ＩＮＶ0を用いることで、矛盾を解決する。
【００２９】
一例において、このプログラム信号ＮＰＲ０は二つのインバータ２１４、２１６とＡＮＤゲート２１８を用いて生成される。従って、このプログラム信号ＮＰＲ０は物理ビット素子２０２、２０４のどちらも第一の物理的状態（アンヒューズド）から第二の物理的状態（例：ヒューズがとんだ）へ変更されない場合にロジックハイ（１）を有する。更に、このプログラム信号ＮＰＲ０は物理ビット素子２０２、２０４のうちのどちらか一方がプログラムされた場合にロジックロー（０）レベルを有する。
【００３０】
図１、３において、本発明の１つ以上の更なる態様によれば、本装置１００は好ましくは更にＩＤ論理回路１０６を含む。このＩＤ論理回路１０６は１つ以上のバリディティ信号ＩＮＶ0、ＩＮＶ１、ＩＮＶ２．．．ＩＮＶｎをビット論理回路１０４から受信することができるとともにＩＤ番号のビットのいずれかが無効かどうかを示す総合バリディティ信号ＩＮＶを生成することができる。好ましくは、この総合バリディティ信号ＩＮＶは更にＩＤ番号のどのビットも無効でないかどうかを示す（すなわちＩＤ番号は全体として有効かどうか）。図３と上述の例に沿って、この総合バリディティ信号ＩＮＶはそれぞれのバリディティ信号ＩＮＶ０、ＩＮＶ１、ＩＮＶ２．．．ＩＮＶｎを受信する１つ以上のＯＲゲートを用いることによって生成される。従ってこの総合バリディティ信号ＩＮＶは少なくとも１つのＩＤ番号のビットＩＤ０、ＩＤ１、ＩＤ２、．．．ＩＤｎが無効である場合はロジックハイ（１）レベルを有するとともに、ＩＤ番号の全ビットが有効である場合はロジックロー（０）レベルを有する。
【００３１】
本発明の更に１つ以上の態様によれば、ＩＤ論理回路１０６は好ましくは更に１つ以上のプログラム信号ＮＰＲｉをビット論理回路１０４から受信することができるとともに各群１０２の少なくとも１つの物理ビット素子が変更されたかどうかを示す総合プログラム信号ＮＰＲを生成することができる。この総合プログラム信号ＮＰＲは好ましくは群１０２のいずれかの物理ビット素子のいずれかが変更されたかどうかも示す。図３において、この総合プログラム信号ＮＰＲは１つ以上のＡＮＤゲートを用いて生成され、それぞれのプログラム信号ＮＰＲ0、ＮＰＲ１、ＮＰＲ２．．．ＮＰＲｎの全ての論理ＡＮＤを取る。所定のプログラム信号ＮＰＲｉがロジックハイ（１）レベルの場合に対応する物理ビット素子のどの変更も示さない場合を仮定すると、次いで総合プログラム信号ＮＰＲは群１０２のそれぞれの物理ビット素子はどれも変更されていない場合にロジックハイ（１）レベルを有する。更に、この総合プログラム信号ＮＰＲは少なくとも一つのそれぞれの群の物理ビット素子が変更された場合にロジックロー（０）レベルを有する。有利にもこの総合プログラム信号ＮＰＲはＩＤ番号がプログラムされたかされていないかどうかを自動的に決定するために用いられる。
【００３２】
本発明の１つ以上の更なる態様によれば、上述のＩＤ番号を生成するための方法及び装置は図面に示されているような適切なハードウエアを用いて達成される。そのようなハードウエアはスタンダードデジタル回路、アナログ回路構成などのいずれかの従来技術を用いて、ソフトウエア実行することができるいずれかの従来のプロセッサを用いて、および／あるいはファームウエアプログラム、プログラムできる読み取りのみのメモリ（ＰＲＯＭＳ）などの一つ以上のプログラム可能なデジタルデバイスあるいはシステム、上記のいずれかの組み合わせ、を用いて実行される。
【００３３】
本発明の方法および装置は電気的ＩＤ番号は有効であるかどうかを決定することができるとともに当該ＩＤ番号が不正なやり方で改ざんされているかどうかを決定することができるという利点を有する。
【００３４】
本明細書において、具体的な実施形態を用いて本発明を記載したが、これらの実施形態は本発明の原理および用途の例を示すものに過ぎないことを理解されたい。このため、添付の請求の範囲に記載した本発明の趣旨および範囲から逸脱することなく、これら例示的な実施形態を種々に変更したり、上記以外の構成を考案し得ることが理解されよう。
【図面の簡単な説明】
【００３５】
【図１】本発明の一つ以上の実施例を実行するために用いられる様々な方法および装置の一つ以上の態様を例示したブロック図である。
【図２】図１の装置及び方法の特定の要素の更なる詳細を例示した更に詳しいブロック図である。
【図３】図１の方法及び装置の他の要素についての更なる詳細を例示したブロック図である。
【図１】
2005533300.tif 000003
【図２】
2005533300.tif 000004
【図３】
2005533300.tif 000005
【手続補正書】
【提出日】平成16年8月26日(2004.8.26)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2005533300.tif 000006
【手続補正書】
【提出日】平成17年2月7日(2005.2.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも第一および第二の物理ビット素子群を有し、各群の各物理ビット素子は第一の物理的状態を有するものであって、各群は複数の物理ビット素子を含み、当該第一の物理的状態では第一の電気状態を有した信号を生成することができるとともに、当該各群の各物理ビット素子は第二の物理的状態へ永続的な変更が可能であって、当該第二の物理的状態では第二の電気状態を有した信号を生成することができ、
少なくとも第一および第二のビット論理回路を有し、各論理回路は、前記少なくとも第一および第二の物理ビット素子群のうちの対応する１つの各物理ビット素子から生成される信号を受けるものであり、少なくともａ）前記物理ビット素子群は、それぞれ少なくとも１ビットのＩＤ番号を生成するよう動作可能なものであるか、又は、ｂ）前記各ビット論理回路は、対応する前記物理ビット素子群の物理ビット素子により生成される前記信号からＩＤ番号を生成するよう動作可能なものであり、前記各ビット論理回路は、対応する物理ビット素子群の一つ以上の信号からバリディティ信号を生成するよう動作可能なものであり、前記バリディティ信号は、前記１ビットの前記ＩＤ番号が有効であるかどうかを示すものである、装置。
【請求項２】
前記ビット論理回路の各々は、前記群のうち対応する一つの群における前記物理ビット素子のいずれかが変更されたかどうかを示すプログラム信号を更に生成することができる、請求項１記載の装置。
【請求項３】
前記プログラム信号は、前記群の前記物理ビット素子の全てが前記第一の物理的状態にある場合に、それぞれの前記群のうち対応する一つの群の前記物理ビット素子は変更されていないことを示す、請求項２記載の装置。
【請求項４】
前記プログラム信号は、（ｉ）前記群の前記物理ビット素子の前記物理的状態の有効な組み合わせが前記群の１つ以上の前記物理ビット素子が前記第二の物理的状態にあることを要求し、かつ、（ｉｉ）前記１つ以上の前記物理ビット素子が前記第一の物理的状態にある場合に、対応する前記一つの群の前記物理ビット素子は変更されていないことを示す、請求項２記載の装置。
【請求項５】
前記少なくとも第一および第二の物理ビット素子群の各々が発する前記信号の前記電気状態の１つの有効な組み合わせだけが、前記対応するＩＤ番号のビットに対して有効なロジックハイレベルを表し、且つ
前記少なくとも第一および第二の物理ビット素子群の各々が発する前記信号の前記電気状態の１つの別の有効な組み合わせだけが、対応する前記ＩＤ番号のビットに対して有効なロジックローレベルを表示する、請求項１記載の装置。
【請求項６】
各群は二つの物理ビット素子からなり、
有効なロジックハイレベルを表示する前記有効な組み合わせは、前記二つの物理ビット素子のうちの１つが前記第一の物理的状態にあるとともに、前記二つの物理ビット素子のうちのもう１つが前記第二の物理的状態にあることを要求し、且つ、
有効なロジックローレベルを表示する前記別の有効な組み合わせは、前記二つの物理ビット素子のうちの一つが前記第二の物理的状態にあるとともに、前記二つの物理ビット素子のうちのもう一つが前記第一の物理的状態にあることを要求する、請求項５記載の装置。
【請求項７】
前記信号の前記電気状態の有効な組み合わせからもう一つの組み合わせへ変更するための所定の前記物理ビット素子群のうちの一つの前記物理ビット素子の変更はいずれも無効な組み合わせをもたらす、請求項５記載の装置。
【請求項８】
前記信号の前記電気状態の前記対応する有効な組み合わせは、各々所定の前記物理ビット素子群のうちの少なくとも一つの前記物理ビット素子が前記第二の電気状態を有した信号を生成する前記第二の物理的状態へ永続的に変更されていることを要求する、請求項７記載の装置。
【請求項９】
前記信号の前記電気状態の有効な組み合わせからもう一つの組み合わせへ変更するために所定の前記物理ビット素子群のうちの一つの前記物理ビット素子の変更は、いずれも、前記少なくとも一つの物理ビット素子群のうちの所定の一つの前記物理ビット素子が前記第一の物理的状態から前記第二の物理的状態へ永続的に変更されていなければならないことを要求する、請求項８記載の装置。
【請求項１０】
前記物理ビット素子の各々は、ヒュージブルリンクでああって、このヒュージブルリンクは、ヒューズがとんでいない状態であって実質的に導電性である第一の物理的状態と、ヒューズがとんだ状態で実質的に非導電性の第二の物理的状態と、をとりえるものである、請求項１記載の装置。
【請求項１１】
一つ以上の前記プログラム信号を前記ビット論理回路から受信するとともに（ｉ）前記群のいずれかの前記物理ビット素子のいずれかが変更されたかどうか、および（ｉｉ）少なくとも一つの前記各群の前記物理ビット素子が変更されたかどうか、の少なくとも一方を示す総合プログラム信号を生成することができるＩＤ論理回路を更に有する、請求項２記載の装置。
【請求項１２】
一つ以上の前記バリディティ信号を前記ビット論理回路から受信することができるとともに、（ｉ）前記ＩＤ番号のビットのいずれかが無効であるか、および（ｉｉ）前記ＩＤ番号のビットのいずれも無効でない、の少なくとも一方を示す総合バリディティ信号を生成することができるＩＤ論理回路を更に有する、請求項１１記載の装置。
【請求項１３】
各物理ビット素子はインピーダンス素子との組み合わせで二つの電位間に直列結合されているとともに、前記対応する信号は前記物理ビット素子と前記インピーダンス素子との間に節点で取られている、請求項１記載の装置。
【請求項１４】
各物理ビット素子と各インピーダンス素子はそれぞれの第一および第二のターミナルを含み、
各物理ビット素子の前記第一のターミナルは第一の電位で連結されているとともに各物理ビット素子の前記第二のターミナルはそれぞれの前記インピーダンス素子のうちの一つの前記第一のターミナルと連結されており、かつ、各インピーダンス素子の前記第二ターミナルは第二のより高い電位で連結されている、請求項１３記載の装置。
【請求項１５】
少なくとも第一および第二の物理ビット素子群の各々の中から少なくとも一つの物理ビット素子を変更するステップを有し、各群は複数の物理ビット素子を含み、各群の各物理ビット素子は第一の電気状態を有した信号を生成することができる第一の物理的状態を有するとともに、第二の電気状態を有した信号を生成することができる第二の物理的状態へ永続的な変更をすることができるものであり、
（ｉ）前記それぞれの少なくとも第一および第二の物理ビット素子群の各々から発せられる前記それぞれの信号から１ビットのＩＤ番号を生成し、（ｉｉ）前記１ビットのＩＤ番号が有効かどうかを示すバリディティ信号を生成するステップを有する方法。
【請求項１６】
それぞれの群のうちの一つの前記物理ビット素子のいずれかが変更されたかどうかを示すプログラム信号を生成するステップを更に有する、請求項１５記載の方法。
【請求項１７】
前記プログラム信号は、それぞれの群のうちの一つの前記物理ビット素子は前記群の前記物理ビット素子の全てが前記第一の物理的状態にある場合は変更されていないことを示す、請求項１６記載の方法。
【請求項１８】
前記プログラム信号は、（ｉ）前記群の前記物理ビット素子の前記物理的状態の有効な組み合わせが前記群の１つ以上の前記物理ビット素子が前記第二の物理的状態にあることを要求し、（ｉｉ）前記１つ以上の前記物理ビット素子が前記第一の物理的状態にある場合において前記群のうちの対応する一つの前記物理ビット素子は変更されていないことを示す、請求項１６記載の方法。
【請求項１９】
複数の前記プログラム信号を受信するステップを有するとともに、（ｉ）前記群のいずれかの前記物理ビット素子のいずれかが変更されたかどうか、および（ｉｉ）少なくとも一つの前記群の各々の前記物理ビット素子が変更されたかどうか、の少なくとも一方を示す総合プログラム信号を生成するステップを有する、請求項１５記載の方法。
【請求項２０】
一つ以上の前記バリディティ信号を受信するステップを有するとともに（ｉ）前記ＩＤ番号のビットのいずれかが無効であるか、および（ｉｉ）前記ＩＤ番号のビットのいずれも無効でない、の少なくとも一方を示す総合バリディティ信号を生成するステップを有する、請求項１５記載の方法。
【請求項２１】
前記それぞれの少なくとも第一および第二の物理ビット素子群の各々から発している前記それぞれの信号の前記電気状態の１つの有効な組み合わせだけが前記対応する前記ＩＤ番号のビットに対し有効なロジックハイレベルを表示し、かつ、
前記それぞれの少なくとも第一および第二の物理ビット素子群の各々から発している前記それぞれの信号の前記電気状態の１つの別の有効な組み合わせだけが前記対応する前記ＩＤ番号のビットに対し有効なロジックローレベルを表示する、請求項１５記載の方法。
【請求項２２】
各群は二つの物理ビット素子からなり、
有効なロジックハイレベルを表示する前記有効な組み合わせは、前記二つの物理ビット素子のうちの１つが前記第一の物理的状態にあるとともに前記二つの物理ビット素子のうちのもう１つが前記第二の物理的状態にあることを要求し、かつ、
有効なロジックローレベルを表示する前記別の有効な組み合わせは、前記二つの物理ビット素子のうちの一つが前記第二の物理的状態にあるとともに、前記二つの物理ビット素子のうちのもう一つが前記第一の物理的状態にあることを要求する、請求項２１記載の方法。
【請求項２３】
前記信号の前記電気状態の有効な組み合わせからもう一つの組み合わせへの変更するために所定の前記物理ビット素子群のうちの一つの前記物理ビット素子の変更はいずれも無効な組み合わせをもたらす、請求項２１記載の方法。
【請求項２４】
前記信号の前記電気状態の前記それぞれの有効な組み合わせは各々所定の前記物理ビット素子群のうちの一つの少なくとも一つの前記物理ビット素子が前記第二の電気状態を有した信号を生成する前記第二の物理的状態へ永続的に変更されていることを要求する、請求項２３記載の方法。
【請求項２５】
前記信号の前記電気状態の有効な組み合わせからもう一つの組み合わせへ変更するために所定の前記物理ビット素子群のうちの一つの前記物理ビット素子の変更はいずれも、前記所定の前記物理ビット素子群のうちの一つの少なくとも一つの物理ビット素子は前記第一の物理的状態から前記第二の物理的状態へ永続的に変更されていなければならないことを要求する、請求項２４記載の方法。
【請求項２６】
前記物理ビット素子の各々はヒューズがとんでいない状態で、実質的に導電性の、第一の物理的状態を有したヒュージブルリンクであるとともに、ヒューズがとんだ状態、実質的に非導電性の、第二の物理的状態を有したヒュージブルリンクである、請求項１５記載の方法。
【請求項２７】
各物理ビット素子はインピーダンスとの組み合わせで二つの電位間に直列結合されているとともに、前記対応する信号は前記物理ビット素子と前記インピーダンス素子との間に節点で取られている、請求項２６記載の方法。
【請求項２８】
各物理ビット素子と各インピーダンス素子はそれぞれの第一および第二のターミナルを含み、
各物理ビット素子の前記第一のターミナルは第一の電位で結合されているとともに各物理ビット素子の前記第二のターミナルはそれぞれのインピーダンス素子のうちの一つの前記第一のターミナルと結合されており、且つ
各インピーダンス素子の前記第二のターミナルは第二のより高い電位で結合されている、請求項２７記載の方法。
【国際調査報告】
2005533300.tif 000007
2005533300.tif 000008