(57)【要約】デルタドープ層（２４）および／またはドープ超格子を含むＩＩＩ−Ｖ族窒化物超小型電子デバイス構造を開示する。デルタドーピング方法を開示し、該方法は、第１のエピタキシャル膜成長プロセスにより基板上に半導体材料を堆積するステップと、上記基板上の半導体材料の堆積を終了してエピタキシャル膜表面を与えるステップと、上記エピタキシャル膜表面で上記半導体材料をデルタドーピングして、その上にデルタドーピング層を形成するステップと、上記デルタドーピングを終了するステップと、第２のエピタキシャル膜成長プロセスで半導体材料の堆積を再開して上記デルタドーピング層上に半導体材料を堆積するステップと、上記半導体材料第２のエピタキシャル膜成長プロセスを所定の程度続行して、ドープ超小型電子デバイス構造を形成するステップとを含み、上記デルタドーピング層（２４）が上記第１および第２のエピタキシャル膜成長プロセスで堆積された半導体材料内に内在化される。
2005526384.tif 000002
【特許請求の範囲】
【請求項１】
デルタドープ層を含む、ＩＩＩ−Ｖ族窒化物超小型電子デバイス構造。
【請求項２】
前記デルタドープ層は、前記デバイス構造内の中間非ドープＩＩＩ−Ｖ族窒化物層である、請求項１に記載の超小型電子デバイス構造。
【請求項３】
前記ＩＩＩ−Ｖ族窒化物層は、ＡｌＧａＮを含む、請求項２に記載の超小型電子デバイス構造。
【請求項４】
前記ＩＩＩ−Ｖ族窒化物層は、ＧａＮを含む、請求項２に記載の超小型電子デバイス構造。
【請求項５】
前記デルタドープ層は、Ｓｉ、Ｇｅ、Ｍｇ、Ｃ、Ｏ、Ｃａ、Ｚｎ、Ｌｉ、Ｍｎ、Ｎａ、Ｋ、Ｃｄ、Ｒｂ、Ｓｒ、ＳｃおよびＢｅからなる群から選択された少なくとも１つのドーパント種を含む、請求項１に記載の超小型電子デバイス構造。
【請求項６】
ＵＶ  ＬＥＤ、ＡｌＧａＮ／ＧａＮ高電子移動度トランジスタ（ＨＥＭＴ）、コンタクト構造、分離構造、ＡｌＧａＮ  ＦＥＴ、光電トランジスタ検出器、トンネルドープ構造、ドープベースへテロ接合バイポーラトランジスタ（ＨＢＴ）および光学フィルタからなる群から選択されたデバイス構造を含む、請求項１に記載の超小型電子デバイス構造。
【請求項７】
ＡｌＧａＮ／ＧａＮ高電子移動度トランジスタ（ＨＥＭＴ）を含む、請求項１に記載の超小型電子デバイス構造。
【請求項８】
前記ＡｌＧａＮ／ＧａＮ高電子移動度トランジスタ（ＨＥＭＴ）は、デルタドーピング層のない対応デバイス構造と比べて前記デバイス構造内のシート電荷を増加する役目をする前記デバイスのバリア層内のデルタドーピング層を含む、請求項７に記載の超小型電子デバイス構造。
【請求項９】
前記デルタドープ層は、前記バリア層内で、前記デルタドープ層とチャネル層とが前記デバイス構造の動作における電荷キャリアのトンネル距離未満の距離だけ離間するような前記デバイス構造の前記チャネル層に対する位置に配置される、請求項８に記載の超小型電子デバイス構造。
【請求項１０】
前記デルタドーピング層内のドーパントは、シリコンである、請求項９に記載の超小型電子デバイス構造。
【請求項１１】
ドープＩＩＩ−Ｖ窒化物超格子を含む、ＩＩＩ−Ｖ族窒化物超小型電子デバイス構造。
【請求項１２】
前記超格子は、ＧａＮまたはＡｌＧａＮ超格子を含む、請求項１１に記載の超小型電子デバイス構造。
【請求項１３】
前記超格子は、Ｓｉ、Ｇｅ、Ｍｇ、Ｃ、Ｏ、Ｃａ、Ｚｎ、Ｌｉ、Ｍｎ、Ｎａ、Ｋ、Ｃｄ、Ｒｂ、Ｓｒ、ＳｃおよびＢｅからなる群から選択された少なくとも１つのドーパントでドープされている、請求項１１に記載の超小型電子デバイス構造。
【請求項１４】
前記超格子は、第１および第２の合金を含み、該第２の合金のバンドギャップは、前記第１の合金のバンドギャップより大きく、非ドープ超格子を含む対応する超小型電子デバイス構造と比べて導電率が上昇している、請求項１１に記載の超小型電子デバイス構造。
【請求項１５】
第１のエピタキシャル膜成長プロセスにより基板上に半導体材料を堆積するステップと、
エピタキシャル膜表面を与えるように、前記基板上の半導体材料の堆積を終了するステップと、
前記表面の上にデルタドーピング層を形成するように、前記エピタキシャル膜表面で前記半導体材料をデルタドーピングするステップと、
前記デルタドーピングを終了するステップと、
第２のエピタキシャル膜成長プロセスで半導体材料の堆積を再開して前記デルタドーピング層上に半導体材料を堆積するステップと、
ドープ張小型電子デバイス構造を形成するように、前記半導体材料第２のエピタキシャル膜成長プロセスを所定の程度続行するステップと、を含み、前記デルタドーピング層が前記第１および第２のエピタキシャル膜成長プロセスで堆積された半導体材料内に内在化されるドープＩＩＩ−Ｖ族窒化物半導体超小型電子デバイス構造の形成方法。
【請求項１６】
前記デルタドーピングは、ＭＯＣＶＤ、ＭＢＥ、ＨＶＰＥ、ＰＥＣＶＤおよびイオン注入で構成される群から選択されたプロセスを含む、請求項１５に記載の方法。
【請求項１７】
前記半導体材料は、ＧａＮまたはＡｌＧａＮを含む、請求項１５に記載の方法。
【請求項１８】
前記半導体材料は、ＧａＮを含む、請求項１５に記載の方法。
【請求項１９】
前記半導体材料は、ＡｌＧａＮを含む、請求項１５に記載の方法。
【請求項２０】
前記デルタドーピングは、ドーパント原子をＩＩＩ族サイトに組み込む、請求項１５に記載の方法。
【請求項２１】
前記デルタドーピングは、ドーパント原子をＶ族サイトに組み込む、請求項１５に記載の方法。
【請求項２２】
前記デルタドーピングは、ドーパント原子をＩＩＩ−Ｖ族窒化物半導体の格子間サイトに組み込む、請求項１５に記載の方法。
【請求項２３】
前記デルタドーピングは、界面活性剤の存在を含むプロセス条件下で行われる、請求項１５に記載の方法。
【請求項２４】
前記第１および第２のエピタキシャル成長プロセスおよびデルタドープ層形成は、約４００℃から約１２００℃の範囲の温度、約１から約１０００ｔｏｒｒの範囲の圧力、約１から約１００，０００の範囲のＶ／ＩＩＩ比を含むプロセス条件下でのＧａＮまたはＡｌＧａＮの成長を含む、請求項１５に記載の方法。
【請求項２５】
前記第１および第２のエピタキシャル成長プロセスおよびデルタドープ層形成は、窒素、水素またはアンモニアを含む大気中で行われる、請求項２４に記載の方法。
【請求項２６】
サファイア、ＳｉＣおよびＧａＮで構成される群から選択された材料で形成された基板をさらに含む、請求項１に記載の超小型電子デバイス構造。
【請求項２７】
サファイア基板と、該基板上のＡｌＮバッファ層と、該ＡｌＮバッファ層上のＧａＮ層と、該ＧａＮ層上のＡｌＧａＮ層とを含み、該ＡｌＧａＮ層が内部にデルタドープ層を有するＨＥＭＴデバイス。
【請求項２８】
前記デルタドープ層は、Ｓｉ、Ｇｅ、Ｍｇ、Ｃ、Ｏ、Ｃａ、Ｚｎ、Ｌｉ、Ｍｎ、Ｎａ、Ｋ、Ｃｄ、Ｒｂ、Ｓｒ、ＳｃおよびＢｅからなる群から選択されたドーパントを含む、請求項２７に記載のＨＥＭＴデバイス。
【請求項２９】
前記デルタドープ層は、シリコンドーパントを含む、請求項２７に記載のＨＥＭＴデバイス。
【請求項３０】
デバイスのバリア層にデルタドープ層を含む、ＩＩＩ−Ｖ族窒化物ＨＥＭＴデバイス。
【請求項３１】
前記デルタドープ層は、前記デバイスのチャネル層に近接して、前記デルタドープ層と前記チャネル層との間の距離が前記デバイスの動作における電荷キャリアのトンネル距離未満であるような位置にある、請求項３０に記載のＨＥＭＴデバイス。
【請求項３２】
ＩＩＩ−Ｖ族窒化物エミッタ、ＩＩＩ−Ｖ族窒化物検出器およびＩＩＩ−Ｖ族窒化物フィルタからなる群から選択されるとともに、デバイスの光学特性を向上させるのに効果的なデルタドープ層を含む、ＩＩＩ−Ｖ族窒化光電デバイス。
【請求項３３】
ＩＩＩ−Ｖ族窒化物半導体と、デルタドープ層のない対応するＩＩＩ−Ｖ族窒化物光電デバイスと比べて、ＩＩＩ−Ｖ族窒化物半導体のバンドギャップより低いエネルギーでのデバイスの光感度を低減するのに有効なデルタドープ層とを含むＩＩＩ−Ｖ族窒化光電デバイス。
【請求項３４】
コンタクト層、分離層、および配線層で構成される群から選択されたデバイス層を含み、前記層のうちの少なくとも１つは、デルタドープされている、ＩＩＩ−Ｖ族窒化物半導体デバイス。
【請求項３５】
前記デバイスは、ＨＥＭＴデバイスを含み、前記デバイスは、デルタドープコンタクト層を含む、請求項３４に記載のＩＩＩ−Ｖ族窒化物半導体デバイス。
【請求項３６】
ドープＩＩＩ−Ｖ窒化物超格子を含み、該超格子は３つ以上の合金を含むＩＩＩ−Ｖ族窒化物超小型電子デバイス構造。
【請求項３７】
ドープＩＩＩ−Ｖ窒化物超格子を含み、該超格子が第１の合金領域と第２の合金領域とを規定する２つの合金を含むとともに、前記超格子は前記第１および第２の領域の少なくとも１つにおいてデルタドープされているＩＩＩ−Ｖ族窒化物超小型電子デバイス構造。
【請求項３８】
前記第１および第２の領域の１つはドープされている、請求項３７に記載のＩＩＩ−Ｖ族窒化物超小型電子デバイス構造。
【請求項３９】
前記第１および第２の領域の両方ともドープされている、請求項３７に記載のＩＩＩ−Ｖ族窒化物超小型電子デバイス構造。
【請求項４０】
四元合金超格子を含む、ＩＩＩ−Ｖ族窒化物超小型電子デバイス構造。
【請求項４１】
ｐドープ超格子を含む、ＩＩＩ−Ｖ族窒化物光電陰極。
【請求項４２】
請求項１５に記載の方法により形成された、ＩＩＩ−Ｖ族窒化物半導体超小型電子デバイス構造。
【請求項４３】
デルタドープ層および／またはドープ超格子を含む、ＩＩＩ−Ｖ族窒化物超小型電子デバイス構造。
【請求項４４】
前記デルタドーピングは、ＭＯＣＶＤ、ＭＢＥ、ＨＶＰＥ、およびＰＥＣＶＤまたはイオン注入で構成される群から選択されたプロセスを含む、請求項１５に記載の方法。４５．ＨＢＴ構造用デルタドープベース。
【請求項４５】
バルクドープ構造と比較して大幅に向上した移動度を有する、デルタドープ構造。
【請求項４６】
２つ以上のデルタドープ層を含む、ＩＩＩ−Ｖ族窒化物超小型電子デバイス構造。
【請求項４７】
多数のデルタドーピング層を含み、所定の手法で前記デバイス構造の導電率を制御する請求項４６に記載のＩＩＩ−Ｖ族窒化物超小型電子デバイス構造。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の背景
発明の分野
本発明は、ドープＩＩＩ−Ｖ族窒化物材料、例えば窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化ガリウム（ＧａＮ）および窒化インジウムガリウム（ＩｎＧａＮ）材料、このような材料の形成方法、ならびにこのような材料を含む超小型電子デバイスおよびデバイス前駆体構造に関する。
【背景技術】
【０００２】
関連技術の説明
ＩＩＩ−Ｖ族窒化物半導体は、そのワイドバンドギャップ、高熱伝導率および大きな降伏電界のため、高温、高周波数および高出力超小型電子工学ならびに紫外線／青／緑光電子工学において有用な材料として大きな可能性がある。
【０００３】
超小型電子デバイス用途には、ＡｌＧａＮ−ＧａＮ多層ベースレーザダイオード、高電子移動度トランジスタ（ＨＥＭＴ）、電界効果トランジスタ（ＦＥＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＭＴ）、発光ダイオード（ＬＥＤ）および紫外線光検出器、ならびに一般に高周波、高出力通信用、高密度光学記憶フルカラーディスプレイ用、および他のワイドバンドギャップ半導体用途用デバイスを始めとする（Ａｌ、Ｉｎ、Ｇａ）Ｎベースデバイスがある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
窒化アルミニウムガリウム（ＡｌＧａＮ）および窒化ガリウム（ＧａＮ）材料は特に、ワイヤレスおよび光通信システム用次世代電子および光電デバイス用のＩＩＩ−Ｖ族窒化物材料になると思われる。とはいえ、ＩＩＩ−Ｖ族窒化物材料にはその開発や展開に難題を投げかける固有の限界がある。
【０００５】
具体的には、以下を達成するためにＩＩＩ−Ｖ族窒化物半導体材料のドーピングを改善する必要がある。
ａ）高キャリア移動度
ｂ）広ドーピング範囲
ｃ）低ドーパント活性エネルギー
ｄ）高キャリア移動度および広ドーピング範囲の同時改善に関連する低抵抗率
ｅ）特性ａ）〜ｄ）の高再現性
ｆ）ドーパント不純物を活性化する必要性の排除または代替的にドーパント活性化に必要な温度／時間の低減
ｇ）不純物の組込みを通して生じる窒化物材料に対する活性区域変化の排除
ｈ）ドーパント不純物の組込みに起因する窒化物材料に対する変化の最小化、および
ｉ）ドープＩＩＩ−Ｖ窒化物材料の性質、例えば抵抗率（上記（ｄ）とは対照的に、ある用途においては抵抗率を上昇させるかまたは他の材料特性を変動させることが望ましい）を選択的に変動させる能力。
【０００６】
当該技術では満足な解決ができなかったこれらの課題に本発明が取り組む。
【課題を解決するための手段】
【０００７】
発明の概要
本発明は、ドープＩＩＩ−Ｖ族窒化物材料、例えば窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）および窒化ガリウム（ＧａＮ）材料、このような材料の形成方法、ならびにこのような材料を含む超小型電子デバイスおよびデバイス前駆体構造に関する。
【０００８】
一の態様における本発明は、ＩＩＩ−Ｖ族窒化物、例えば、ＧａＮおよび関連する窒化物のデルタドーピング、ならびにこのような材料の超格子ドーピングを図る。
【０００９】
本明細書において用いる用語「ＩＩＩ−Ｖ族窒化物」とは、窒素とＡｌ、ＩｎおよびＧａのうちの少なくとも１つとを含む半導体材料を指す。
【００１０】
本発明は、ＩＩＩ−Ｖ族窒化物材料、（Ａｌ、Ｉｎ、Ｇａ）Ｎならびにこのような材料を含むデバイスおよびデバイス構造に関する。用語（Ａｌ、Ｉｎ、Ｇａ）Ｎは、Ａｌ、ＩｎおよびＧａのうちの１つ以上を含む窒化物の順列をすべて含むため、代替材料としてＡｌＮ、ＩｎＮ、ＧａＮ、ＡｌＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮおよびＡｌＩｎＧａＮを包含し、このような金属の２つまたは３つすべてを含有する化合物のＡｌ、ＩｎおよびＧａの化学量論係数は、このような化学量論係数すべての合計が１となる条件で０と１との間の適当な値を有し得る。この点において、水素または炭素などの不純物、ドーパント、もしくはボロンなどの歪み変更材料を（Ａｌ、Ｉｎ、Ｇａ）Ｎ材料に組込むこともできるが、すべての化学量論係数の合計が１であり変動は±０．１％の範囲内である。このような化合物の例には、ＡｌｘＧａ１−ｘＮここで０≦ｘ≦１、およびＡｌｘＩｎｙＧａ１−ｘ−ｙＮここで０≦ｘ≦１且つ０≦ｙ≦１がある。本発明の実施において重要な好ましい材料は、ＧａＮおよびＡｌＧａＮである。
【００１１】
一の態様において、本発明は、デルタドープ層および／またはドープ超格子を含むＩＩＩ−Ｖ族窒化物超小型電子デバイス構造に関する。
【００１２】
他の態様において、本発明は、デルタドープ層を含むＩＩＩ−Ｖ族窒化物超小型電子デバイス構造に関する。
【００１３】
上記デルタドープ層は、例えば上記デバイス構造の中間非ドープＩＩＩ−Ｖ族窒化物層に形成することができる。
【００１４】
上記ＩＩＩ−Ｖ族窒化物層は、例えばＡｌＧａＮまたはＧａＮを含むとともに、上記デルタドープ層がＳｉ、Ｇｅ、Ｍｇ、Ｃ、Ｏ、Ｃａ、Ｚｎ、Ｌｉ、Ｍｎ、Ｎａ、Ｋ、Ｃｄ、Ｒｂ、Ｓｒ、ＳｃおよびＢｅからなる群から選択された１つのドーパント種を含み得る。
【００１５】
上記超小型電子デバイス構造は、一例としてＬＥＤ、レーザダイオード、ＡｌＧａＮ／ＧａＮ高電子移動度トランジスタ（ＨＥＭＴ）、コンタクト構造、分離構造、ＡｌＧａＮ  ＦＥＴ、光電トランジスタ検出器、トンネルドープ構造、ドープベースへテロ接合バイポーラトランジスタ（ＨＢＴ）および光学フィルタからなる群から選択されたデバイス構造を含むことができる。
【００１６】
他の態様において、本発明は、ドープＩＩＩ−Ｖ窒化物超格子を含むＩＩＩ−Ｖ族窒化物超小型電子デバイス構造に関する。
【００１７】
本発明の他の態様、特徴および実施形態は次の開示と添付の特許請求の範囲からより詳細に明らかになろう。
【発明を実施するための最良の形態】
【００１８】
発明の詳細な説明およびその好適な実施形態
ここに以下の参考文献のそれぞれ全体を本明細書に引用して援用する。ザオ（Ｚｈａｏ）ら著、応用物理レター（Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ）７７巻（１４）２０００年１０月２日、２１９５〜２１９７頁、キム（Ｋｉｍ）ら著、ＭＲＳ窒化系半導体インターネット論文誌（ＭＲＳ  Ｉｎｔｅｒｎｅｔ  Ｊｏｕｒｎａｌ  ｏｆ  Ｎｉｔｒｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）、Ｒｅｓ４Ｓ１、Ｇ３．４９（１９９９）、「オプトエレクトロニックおよびエレクトロニックデバイス用自立窒化（アルミニウム、インジウム、ガリウム）（（Ａｌ、Ｉｎ、Ｇａ）Ｎ）基板上で改善エピタキシ品質（表面テクスチャおよび欠陥密度）を達成するための方法（ＭＥＴＨＯＤ  ＦＯＲ  ＡＣＨＩＥＶＩＮＧ  ＩＭＰＲＯＶＥＤ  ＥＰＩＴＡＸＹ  ＱＵＡＬＩＴＹ  （ＳＵＲＦＡＣＥ  ＴＥＸＴＵＲＥ  ＡＮＤ  ＤＥＦＥＣＴ  ＤＥＮＳＩＴＹ）  ＯＮ  ＦＲＥＥ−ＳＴＡＮＤＩＮＧ  （ＡＬＵＭＩＮＵＭ，ＩＮＤＩＵＭ，ＧＡＬＬＩＵＭ）  ＮＩＴＲＩＤＥ  （（Ａｌ、Ｉｎ、Ｇａ）Ｎ）  ＳＵＢＳＴＲＡＴＥＳ  ＦＯＲ  ＯＰＴＯ−ＥＬＥＣＴＲＯＮＩＣ  ＡＮＤ  ＥＬＥＣＴＲＯＮＩＣ  ＤＥＶＩＣＥＳ）」に対してジェフリーＳ．フリン（Ｊｅｆｆｒｅｙ  Ｓ．Ｆｌｙｎｎ）らの名において２０００年６月２８日に出願された米国特許出願第０９／６０５，１９５号明細書、「低欠陥密度（Ａｌ、Ｉｎ、Ｇａ）Ｎおよびそれを作製するためのＨＶＰＥプロセス（ＬＯＷ  ＤＥＦＥＣＴ  ＤＥＮＳＩＴＹ  （Ａｌ、Ｉｎ、Ｇａ）Ｎ  ＡＮＤ  ＨＶＰＥ  ＰＲＯＣＥＳＳ  ＦＯＲ  ＭＡＫＩＮＧ  ＳＡＭＥ）」に対してロバートＰ．ボード（Ｒｏｂｅｒｔ  Ｐ．Ｖａｕｄｏ）らの名において１９９８年１０月２６日に出願された米国特許出願第０９／１７９，０４９号明細書、および「（Ｇａ，Ａｌ，Ｉｎ）Ｎベース層を用いたＧａＮベースデバイス（ＧａＮ−ＢＡＳＥＤ  ＤＥＶＩＣＥＳ  ＵＳＩＮＧ  （Ｇａ，Ａｌ，Ｉｎ）Ｎ  ＢＡＳＥＤ  ＬＡＹＥＲＳ）」に対してロバートＰ．ボード（Ｒｏｂｅｒｔ  Ｐ．Ｖａｕｄｏ）らの名において２０００年１２月５日に発行された米国特許第６，１５６，５８１号明細書。
【００１９】
デルタドーピングは、高濃度のドーパント不純物を半導体結晶中の極小体積内に配置することができる二次元ドーピング技術である。デルタドープ層は、適正半導体サイトＩＩＩまたはＶ上の母体半導体結晶内に配置されたドーパント不純物（ｎ型またはｐ型）のたった一層のモノマー層により構成されていることが理想的である。通例、デルタドーピングは半導体結晶成長が中断されたときに生じ、高品質のデルタドープ層を形成する際にプレポーズ、ポーズ、ポストポーズ条件が不可欠である。本発明が意図するデルタドーピングは、半導体材料上または内のドーパント原子の単一層またはほぼ単一層を含む。以下にさらに詳細に説明するように「中断ドーピング」の好適な実施において、概してデルタドーピング層は中断ドーピング前後の半導体材料のエピタキシャル成長を含むステップにより内部の層として半導体材料に内在するため、ドーパント原子は半導体材料内で内部の層内に挿入される。
【００２０】
デルタドープ層がコンタクト層に利用される場合には、このデルタドープ層はコンタクト層に直に露出されて、半導体材料には封入あるいは内在化されずに半導体材料とコンタクト要素を形成する金属化層との間に介挿される。
【００２１】
そのため、デルタドーピングは単一層ドーピング技術であり、単一層厚さ層当量よりはるかに大きい半導体結晶材料の体積内に不純物を組み込むために用いられる、より一般的なバルクドーピング技術とは対照的である。本発明の一般的な実施において、ポーズ期間中に反応物内の残留成長成分のため成長がなお続くことがあり（特にプレポーズ期間により成長成分を完全に除去する十分な時間がない場合）、結局デルタドーピング層は厚さが一層または数層の原子層になる場合があり、このような変動は半導体材料内のドーパント原子の単一層を得る好適な実施に対して本発明によるデルタドーピングの全般的な範囲内にあると予想されることは理解できよう。
【００２２】
本発明によるデルタドーピングは、有機金属化学気相成長（ＭＯＣＶＤ）、分子線エピタキシ（ＭＢＥ）、ハイドライド気相成長（ＨＶＰＥ）、プラズマエッチ化学成長（ＰＥＣＶＤ）等などのプロセスを利用してインサイチュドーピングにより行なわれ、ドーパント不純物が組込まれ、注入され、アニール処理され、さらに選択的に分離される。インサイチュドーピング技術を様々な実施形態において実施して、本発明の特定の用途での要求に応じてドーパントをＩＩＩ族サイトまたはＶ族サイトまたはＩＩＩ−Ｖ族材料の格子間サイト内に組込むことができる。
【００２３】
本発明によるデルタドーピングの前後にＩＩＩ−Ｖ族窒化物半導体材料の堆積に利用して有利な例示的プロセス条件には、約４００〜約１２００℃の範囲の温度、約１〜約１０００ｔｏｒｒの範囲の圧力、約１〜約１００，０００の範囲のＶ／ＩＩＩ比、デルタドーピングを行って半導体材料内に所望のデルタドーピング層を作製するのに十分なポーズ期間、および窒素、水素、アルゴン、ヘリウム、もしくは他の適当な単一成分または多成分ガス種の１つを含むドーピング作業の周囲環境が挙げられる。成長条件は、固有の欠陥を所定の低レベルに維持するとともに成長材料内への外部からの有害な不純物の組込みを最小限に抑えるように当該技術の範囲内で容易に最適化される。
【００２４】
ドーピング作業がエピタキシャル成長プロセスに合うプロセス条件で有利に行われるため、全体温度変動および他のプロセスパラメータの変化が回避される、すなわち、連続処理シーケンスにおいてドーピングをエピタキシャル成長プロセスと一体化することができる。
【００２５】
エピタキシャル成長、膜成長の休止、ドーピング、ドーピングの休止およびエピタキシャル成長の再開を含むこのような連続処理シーケンスが好ましいが、デルタドーピングを非連続的に行ってもよい。そのため、（Ａｌ、Ｉｎ、Ｇａ）Ｎ材料の最初のエピタキシャル成長を行って得られた物品を蓄積してもよく、あるいはデルタドーピング作業の後続実行に対して中断してもよい。
【００２６】
その後ドーピングが完了した時、ドープ半導体材料物品を蓄積してもよくあるいは最終的なエピタキシャル成長プロセスに対して遅延させて、デルタドープ層が含まれる半導体材料を形成してもよい。
【００２７】
プレポーズからポストポーズまでのステップを多数回繰り返して所望の結果をもたらすこと、例えば、各々が他のデルタドーピング層に対して離間関係にある多数のデルタドープ層を形成することができる。
【００２８】
それぞれプレポーズ、ドーピング、およびポストポーズステップにおける最適な界面条件には、ドーパントの選択的組込みのために処理された清浄な表面（例えば、最終的なプレポーズ作業として表面処理を行った）、欠陥の発生を最小限に抑えるための制御プロセス条件、組込み位置を制御しながらの層成長の継続および外部からの不純物の組込み（ドーピングステップ）、および界面上のドーパント不純物の再構成、分離および再分配のための制御プロセス条件がある。
【００２９】
デルタドーピング層を形成するための界面上のドーパント不純物に堆積物の再構成、分離および再分配に関して、本発明はデルタドーピング技術として注入、移動および局在化ステップを含む処理を検討する。
【００３０】
例示的実施例として、プレポーズステップ中、イオン注入機構を反応物内に配置して、材料の適正領域内の半導体結晶内への注入を可能にするように成長条件を調整する。続くポーズステップ中、注入機構を作動させて、Ｓｉイオンを材料内に導入する。この後、半導体結晶内で特定の寸法にＳｉキャリアをアニール処理、移動または局在化させるポストポーズステップが続き、好適なデルタドープまたは変調デルタドープ構造を形成する（例えば、ドーパント不純物原子を、好適にはドーパント原子種の直径（原子直径）の約２５倍を超えない厚さ、より好適にはドーパント原子種の直径の約１５倍を超えない厚さ、さらに最も好適にはドーパント原子種の直径の約１０倍を超えない厚さを有するほぼ平坦な領域に凝集させる）。
【００３１】
プレポーズ、ポーズおよびポストポーズ・ドーピングプロセスステップは、高品質デルタドーピングを可能にするための追加半導体材料処理、復元または変更ステップを含んでいてもよく、これには温度変更、環境条件変更、前駆体変更、圧力変更、合計流量変更、不純物添加変更、界面活性剤添加（ドープ表面品質およびドーパント不純物組込みの均質性を改善するため）、材料エッチングまたは除去、選択または局所領域材料除去等があるが、これに限定されない。
【００３２】
本発明によるデルタドーピングは、従来技術のドープＩＩＩ−Ｖ族窒化物材料に比べて生成物ＩＩＩ−Ｖ族窒化物材料の大幅な移動度の向上とシート抵抗低減を達成する。特定の実施例として、本発明によるＡｌＧａＮのデルタドーピングは対応するバルクドープＡｌＧａＮ材料と比較して２倍を超える移動度の向上を達成した。
【００３３】
この改善は図１のデータに示されているが、この図はデルタドープＡｌＧａＮ層に対するホールキャリア濃度の関数としての室温ホール移動度のプロットである。図１に示されたデルタドーピングデータは、５、１０および２５オングストロームの異なるデルタドープ層厚さを用いて、デルタドーピングシート電荷をキャリア濃度に変換することにより作成された。デルタドープ層厚さはＣ−ＶデータのＦＷＨＭ（およそ１０オングストローム）から測定された。デルタドーピングデータを従来の同等２５％のアルミニウム組成の１〜３μｍバルクドープＡｌＧａＮ層のデータと比較した。図１のグラフにプロットされたデータは、デルタドープ構造がバルクドープ構造と比べて等価キャリア濃度において格別に高い移動度を示すということを表わしている。全データは室温条件で測定された。
【００３４】
我々はこのような電子移動度の大幅な改善に対する特定の機構を解明できなかったが、改善の大きさがＧａＮおよび関連の材料系に伴うこれまでのドーピング欠陥の解決をもたらすことは明らかである。示された改善の本質または程度に関してはいかなる理論に束縛されることも望まないが、それは大幅に増加した電子移動度が、ドープ層の領域内の格子歪みによるこれらのＩＩＩ−Ｖ族窒化物材料における高い圧電効果、およびキャリア−不純物相互作用の変更、不純物散乱の低減、欠陥散乱の低減およびフォノン−フォノン相互作用の低減を始めとする他の効果によるところが大きい可能性がある。
【００３５】
本発明による大幅な電子移動度の改善を、コンタクト抵抗率の改善、ｐ型抵抗率の改善（例えばデルタドープベースヘテロ接合バイポーラトランジスタ（ＨＢＴ）およびレーザデバイス構造での）、デバイス信頼度の向上およびデバイス動作特性の向上の実現、さらに新規の超小型電子デバイス構造の実現に適用できる。
【００３６】
我々は２つの高電子移動度トランジスタ（ＨＥＭＴ）構造を作製するとともにそれらの特性を比較することにより向上電子移動度デバイスに対する本発明の利点および可能性を実証した。図２に示されている第１の構造（構造Ａ）は非ドープＨＥＭＴ構造である。図３に示されている第２の構造（構造Ｂ）はデルタドープＨＥＭＴ構造である。ゲート、ソース、ドレイン、パッシベーションおよび他の層を当該技術範囲内で従来の方法で堆積して最終ＨＥＭＴ構造を完成可能であることは理解されよう。
【００３７】
図２に示すように、ＨＥＭＴ構造（構造Ａ）は基本構造としてサファイア基板１０とバッファ層１２とで構成した。基板１０は代替的にはＧａＮ、ＳｉＣまたは任意の他の適当な基板材料で構成することもできた。バッファ層はＡｌＮで形成するとともに約４００オングストローム程度の厚さであった。この基本構造上に厚さ３マイクロメートルであるＧａＮ層１４と、厚さ２００オングストロームであるＡｌ０．２５Ｇａ０．７５Ｎ層１６とを成長させた。
【００３８】
比較構造Ｂは図３に示されており、Ａｌ０．２５Ｇａ０．７５Ｎ層１６が厚さ３０オングストロームの下部と厚さ１７０オングストロームの上部とで構成されその間にシリコンデルタドープ層１８を備えていること以外は、構造Ａと同様の層で構成した（対応する層のすべてに図２で使用したものと同一番号に準拠して対応した番号を付してある）。デルタドープ層１８はデルタドープ層を有する厚いＡｌ０．２５Ｇａ０．７５Ｎで構成された較正構造内に５×１０１２ｃｍ−２ホールシート電荷を生じる。
【００３９】
図２に示したタイプの従来技術のＨＥＭＴ構造において、ＨＥＭＴ構造内でシート電荷を増加させると、図４に示すようにその分構造の電子移動度特性が低下することになる。図４は、サファイア基板（構造Ａ）上のＨＥＭＴの厚さ３００オングストロームのＡｌ０．３０Ｇａ０．７０Ｎ層ホールシート電荷（ｃｍ−２）の関数としてのホール移動度（ｃｍ２Ｖ−１ｓ−１）のプロットである。
【００４０】
以下の表１に示すように、デルタドープ構造（構造Ｂ）は高シート電荷における電子移動度の低下の有害な効果を示してはおらず、事実はるかに高いシート電荷で非ＨＥＭＴ構造（構造Ａ）と同等の移動度を示している。
【００４１】
【表１】
2005526384.tif 000003
【００４２】
さらに比較構造Ｃを作製したが、これはＡｌ０．２５Ｇａ０．７５Ｎ層１６の厚さ３０オングストロームの下部を含み、Ａｌ０．２５Ｇａ０．７５Ｎ層１６の上部が厚さ７０オングストロームしかなく中間層１８がデルタドープではなくバルクドープされていること以外は、図３内に構造Ｂに対して概略的に示したものと同一の一般的構造および層を有する（対応する層のすべてに図２で使用したものと同一番号を準拠して対応した番号を付してある）。バルクドープ層１８は厚さが１００オングストロームであるとともに、５×１０１２ｃｍ−２の同等なシート電荷に対して５×１０１８ｃｍ−３のキャリア濃度を含んでいた。
【００４３】
様々なサンプル構造（構造Ａ、ＢおよびＣ）に対するレイトン（Ｌｅｈｉｇｈｔｏｎ）シート抵抗（オーム／平方）をまとめた以下の表２の結果により示されるように、デルタドープＨＥＭＴ構造（構造Ｂ）は対応するバルクドープＨＥＭＴ構造（構造Ｃ）と比べて改善シート抵抗を示した。
【００４４】
【表２】
2005526384.tif 000004
【００４５】
高均一性ドーピング
従来のバルクドープ均一性は成長速度ならびに前駆体均一性、気相流均一性およびドーパント前駆体均一性の関数である。デルタドーピングにおいて、成長速度均一性変動を排除することにより、均一且つ再生可能なドーピング特性を達成する可能性を向上する。さらにドーピング均一性に影響を与える他の要因にはドーパント濃度、デルタドーピングプロセス条件およびデルタドーピング時間があるが、本明細書の開示に基づいて当該技術範囲内で容易に最適化して、格子内への所望の組込み速度をもたらすドーピング飽和条件を提供することができる。
【００４６】
デルタドーピングによる歪み設計
母体格子に対するドーパント原子サイズの結果としてデルタドープ層と母体半導体マトリックスとの間に歪みがある場合、デルタドーピングレベルに依存するＧａＮ材料系などのＩＩＩ−Ｖ窒化物材料系での圧電効果は、デルタドープ構造およびそれを備えたデバイス構造を最適化する際に大きな役割を果たすことができる。デルタドープ層から得られる圧電特性の適正な技術のために、複数のタイプの不純物の組み合わせ（異なる格子サイズ、格子配置類似性および活性エネルギー）を、Ｓｉ、Ｇｅ、Ｍｇ、Ｃ、Ｏ、Ｃａ、Ｚｎ、Ｌｉ、Ｍｎ、Ｎａ、Ｋ、Ｃｄ、Ｒｂ、Ｓｒ、ＳｃおよびＢｅを含むデルタドープ層に採用することができる。さらに圧電特性のさらなる最適化は、デルタドープ層との混合ＡｌＩｎＧａＮ四元合金を作ることにより達成することができる。
【００４７】
改善デバイス構造安定性
ＡｌＧａＮ  ＨＥＭＴのシート電荷は概して、ＡｌＧａＮアルミニウム含有量を増加させるおよび／または厚さを増加させることにより対応して増加する歪みによって増加する。しかし１０１３ｃｍ−３程度の適度なシート電荷を達成するためには、一般にＡｌＧａＮバリア層の臨界厚さを超えなければならない。これにより緩和の可能性のある不安定なデバイス構造になる。この欠陥を排除する１つの方法は、チャネル領域（層１４に最も近接した領域１６）に高Ａｌ含有量を有するＡｌＧａＮ層を用いて構造を成長させた後、それを徐々に研磨してチャネルから（層１４／層１６界面から）離間した低Ａｌ含有ＡｌＧａＮにすることである。シート電荷を増加させる他の方法は、バリア層のバルクドーピングなどの従来の技術の利用があるが、バリア層の厚さを相当厚くするかまたはドーピングレベルを非常に高くして材料劣化しなければならない。
【００４８】
バリア層にデルタドーピング層を組込むことによりチャネルに対する電荷寄与が大幅に向上することが分かった。我々はこれを、５×１０１２ｃｍ−２シート電荷を有するバリア層のバルクドーピング（１００オングストローム、５×１０１８ｃｍ−３）と比べて、５×１０１２ｃｍ−２シート電荷を有するＡｌＧａＮ  ＨＥＭＴに対して実証した。デルタドープ構造は図５および６に示すようにチャネルに対する改善電荷寄与をもたらした。
【００４９】
図５は、構造ＡのＩ−ＨＥＭＴデバイス、構造ＢのデルタドープＨＥＭＴデバイス、および構造Ｃのｎ−ＨＥＭＴに対する深さ（μｍ）の関数としてのＣ−Ｖドーピング（ｃｍ−３）のプロットである。
【００５０】
図６は、構造ＡのＩ−ＨＥＭＴデバイス、構造ＢのデルタドープＨＥＭＴデバイス、および構造Ｃのｎ−ＨＥＭＴに対する電圧（Ｖ）の関数としての静電容量（ｐＦ）のプロットである。
【００５１】
これらの結果は、安定性に劣り、厚い、高アルミニウム含有量構造およびバルクドープ構造に匹敵する特徴を有するデルタドープ構造に対して、より薄い厚さおよびより少ないアルミニウム含有量が達成できることにより、ＡｌＧａＮ層の臨界厚さ未満でより安定したデバイス構造を達成することができる、ということを実証している。またデルタドーピング層を組込んでチャネルに対する電荷寄与を向上させる能力はデバイス構造設計者にさらに自由度を与えるとともに、歪みおよびその結果得られる圧電特性の最適化を可能にするため、最高の信頼性および最高性能デバイス構造を達成することができる。
【００５２】
改善デバイス構造安定性のその他の実施例は、デバイス構造内のデルタドープ層の位置に関する。最適な配置はデバイスの用途やデバイス性能ニーズに応じて各デバイス内にある。例えば、デルタドープＨＥＭＴ内では、好適な実施はデルタドープ層を、デルタドープ層とチャネルとの間の距離が電荷キャリアのトンネル距離未満になるように（図３１）チャネルに近接してＨＥＭＴのバリア内に配置することを含む。
【００５３】
改善光学特性
ＳｉまたはＭｇなどのドーパント種でＧａＮおよびＡｌＧａＮ層をバルクドーピングすると、デバイス構造の光ルミネセンス特性によって明らかであるようにさらに深いレベルが生じる。これらの深いレベルは、一般に、ＩＩＩ−Ｖ族窒化物材料で重要なエネルギー出射および伝達用途において所望されるよりはるかに少ないエネルギーであるため、その結果これらの深いレベルは、エミッタに対して非常に低い光取出し効率と、検出器に対して非常に遅い応答性と、フィルタに対して非常に悪い光伝達をもたらす恐れがある。デルタドーピングは選択実質的単一層等価体積のドープ材料を提供するため、本発明においてデルタドーピングを採用してこれらの光学的活性欠陥の影響を軽減することができる。またデルタドーピングは、半導体のバンドギャップより低いエネルギーの光に対する層またはデバイス構造感度を低減するのに有用であるため、対応する半導体デバイスのノイズ特性の改善をもたらす。
【００５４】
改善デバイス特性
前述の段落において説明したように、ＧａＮおよびＡｌＧａＮなどのＩＩＩ−Ｖ窒化物材料のバルクドーピングは材料内に深いレベルを生じる。デルタドーピングを利用してこれらの深いレベルを含むデバイス層の断面（体積）を低減することは、温度安定性、寿命、リークおよび降伏特性を始めとするデバイス特性の大幅な改善をもたらすことになる。
【００５５】
この点、構造Ｂデバイスは内部に深いレベルが少ないため、デルタドープバリアＨＥＭＴ構造（構造Ｂ）は、バルクドープＨＥＭＴ構造（構造Ｃ）と比べてデバイスがピンチオフのときに改善した降伏特性およびリーク特性を示し、そのため抵抗率が改善するとともに降伏経路が減少する。
【００５６】
改善デバイス製造
デルタドープ層をデバイス内のその配置と関連して設計することにより、例えば、デルタドープコンタクト層、分離層および配線層のデバイス構造内での設置を始めとする改善デバイス製造を可能にする。例えば、デルタドープコンタクト層をＨＥＭＴデバイス構造（領域１６）の上部付近に配置して、ソースまたはドレインコンタクトのオーミック接触動作を改善することができる。その結果得られるデバイスは、注入エネルギーおよび時間が低減されるため、等価抵抗率のバルクドープ層より注入分離により容易且つ再現可能に分離されることになる。その結果、注入量および注入損傷が大幅に低減することにより、分離、降伏およびリーク特性を始めとする改善デバイス特性をもたらすことになる（図２６および２７）。
【００５７】
本発明が意図するデルタドーピングの他の用途として、デルタドープ層を本発明の他の様態でエッチングストップとして利用することが可能であり、または代替的にデルタドープ層から得られるドーパント信号を用いて特定の半導体デバイスまたはデバイス前駆体構造の製造に望ましいエッチング深さを認識することもできる。
【００５８】
本発明によりデルタドープ層が形成されたデバイスは例えば以下を始めとする任意の好適なタイプを有するため有用である。
ａ）コンタクトおよび分離構造
ｂ）高周波ＡｌＧａＮ  ＦＥＴまたはＨＥＭＴ
ｃ）一般的なデルタドープ構造および光学的機能
ｄ）光電トランジスタ検出構造
ｅ）トンネルドープ構造
ｆ）デルタドープベースＨＢＴ（ＮＰＮ）
ｇ）光学フィルタ
ｈ）検出器
【００５９】
超格子構造
超格子構造は、合金組成が材料厚さまたは材料厚さの一部分にわたって規則的または周期的に変化する構造である。合金組成は通常２つの組成間で変化し、その変化は通常急峻であり、さらに合金組成のその変化は、通例、図７に示すようにバンドギャップの変化をもたらす。急峻度は用いたデバイス製造技術の結果である。原則的に、超格子は図８に示すように３つ以上の合金を有することも可能であるが、説明を容易にするため超格子構造は以下に２つの領域、以下領域１および領域２として表示する領域を有するものとして例示的に説明する。
【００６０】
半導体において超格子構造の周期ｘ（図７参照）は一般的に二、三ナノメートルから二、三十ナノメートルの範囲であるが、この範囲はＩＩＩ−Ｖ族窒化物材料系で１ナノメートルほど小さくおよび５００ナノメートルほど大きい範囲である場合がある。超格子内の周期数および２つの合金領域の幅ｗ１およびｗ２はデバイスおよびその最終用途により必要に応じて変えることができる。
【００６１】
超格子は、図９、１０および１１が、合金１および合金２におけるｎ型ドーパントエネルギーレベル（図９）、領域１のみにおけるｐ型ドーピング（図１０）、および領域１および領域２における異なる濃度でのｎ型ドーピング（図１１）に示すように、どちらかの合金または個々の合金領域内で別々にドープ可能である。ある場合には各領域内の濃度も変えることができる。例えば、領域１は１×１０１７ｃｍ−３の濃度のｎ型であり、領域２は５×１０１７ｃｍ−３の濃度のｎ型であってもよい。ドーパント不純物のエネルギーレベルは合金組成、ドーパント濃度および超格子寸法と一致してバンドギャップと共に変化することになる。図１１に示すように、領域１および領域２の異なるドーピング濃度はバンドオフセットにつながることがある。
【００６２】
本発明の一態様において、高活性エネルギーを有するドーパントは特定の温度および合金組成に対してキャリアを提供しないことがある。例えばイオン化ドーパント不純物を伴わない図１２のエネルギー図に示されている合金１を参照されたい。このドーパントを、合金２のバンドギャップが合金１のバンドギャップより大きい合金１および合金２を有する超格子構造で用いると、材料の導電率はより高い。ドーパントは両領域内に組込むか、または領域２のみに組込むことができる。より高い導電率が領域１内のキャリアから生じるが、それは図１３のエネルギー図に示すように領域２内のドーパントから発生したものである。温度および領域１の組成のため、領域１内のドーパントはどれも通常有意に貢献しない。
【００６３】
ＭｇはＧａＮおよび少量のＡｌ含有ＡｌＧａＮでのｐ型導電用に一般に用いられるドーパントであるが、Ｍｇを有するＧａＮ内で１×１０１８ｃｍ−３を超えるキャリア濃度を達成することは困難である。上記の理由でＭｇは好適な効果のドーパント種である。ＧａＮおよびＡｌＧａＮ超格子構造用代替的ドーパントにはＣａ、Ｎａ、Ｋ、Ｚｎ、Ｌｉ、Ｃｄ、Ｒｂ、Ｓｒ、ＳｃおよびＢｅがある。
【００６４】
領域１および２の幅、領域２の合金組成（領域１組成は関連のデバイス構造の特定の最終用途により規定される）、および領域１および２のドーピング濃度を調整して所定のあるいは所望のレベルの導電率を達成することができる。
【００６５】
ＧａＮまたはＡｌＧａＮ用のドーパント不純物としてマグネシウムを用いる場合、材料内にある水素がＭｇ不純物、またはＭｇ複合体と結合して電気的に不活性化してしまうため、ＭｇドープＧａＮおよびＭｇドープＡｌＧａＮは材料を活性化するための高アニール温度を必要とする。アニールは一般的に分解を防止するためにアンモニアまたは窒素大気下で行われ、水素をその結合状態から解放するとともに材料の外に拡散させることができる。圧電性ＧａＮ／ＡｌＧａＮは、水素を除去するのに必要なエネルギーを低減するのに役立つ内部電界を示す。圧電性ＧａＮ／ＡｌＧａＮの特質により、低電力／温度要件でアニールを行うことができ、その結果コストが削減される。アニール温度は十分に低いため、ＧａＮまたはＡｌＧａＮ分解の恐れがなく非窒素含有雰囲気下でアニールを行うことができる。
【００６６】
本発明の他の態様によれば、四元合金を成長させてＩＩＩ−Ｖ族窒化物系用の超格子構造を作製する。第３の不純物の添加を用いてエピタキシャル層に固有の歪みや欠陥密度を変化させてもよい。
【００６７】
前述の説明はドーパント活性および活性エネルギー／キャリア濃度特性に関する超格子構造に起因する変化を対象にしたが、他の結晶特性に対する改善が超格子ドーピングの結果として同時に生じる可能性のあることは理解できよう。例えば、ドーパント活性エネルギーが超格子のエピ層で有効に変化する場合には、対応するより高濃度ドープ層に対して、必要なドーパント不純物が少なく、欠陥密度および／または熱伝導率の改善を達成できる。その結果、結晶品質および熱伝導率、ならびに超格子材料の光学的、化学的、構造的特性の改善が達成可能である。
【００６８】
本発明による超格子構造は、それに適正な任意の半導体体製造技術により成長または作製することが可能であり、ＭＯＶＰＥ、ＭＢＥ、ＨＶＰＥ、スパッタ蒸着（および場合によってはアニーリング）、注入（および場合によってはアニーリング）、およびＭＯＶＰＥ、ＭＢＥまたはＨＶＰＥによる成長処理中の注入などがあるが、これに限定されない。ＭＯＶＰＥおよびＭＢＥ技術が最も好ましい。このような成長および作製プロセスのプロセス条件は、本発明のこのような態様のある用途に対する当該技術の範囲内で容易に決定可能である。
【００６９】
本発明によるドープ超格子構造の改善導電率により改善オーミック電気コンタクト（低固有コンタクト抵抗を有する）を提供することできる。ドープ超格子構造の存在に伴うキャリア濃度の上昇は金属−半導体バリアの幅を減少させることになる。ＧａＮおよびＡｌＧａＮに対するコンタクトを形成するのに用いられる一般的な金属にはＰｄ、Ｎｉ、Ａｕ、Ｒｅ、Ｐｔ／Ａｕ、Ｐｄ／ＡｕおよびＴｉ／Ｐｔ／Ａｕがある。
【００７０】
本発明による超格子ドーピングにより形成された改善ｐ型材料を本発明の一実施形態に用いて、特に相当な電荷置換能力（そのため高材料導電率）が必要とされる場合または非常に短い波長のフォトンのみが検出される場合の高速用途での、ソラーブラインド検出器用窒化物光電陰極の作製を容易にすることが有用である。
【００７１】
従来技術では高Ａｌ含有ＡｌＧａＮｐ型を導電性にすることが非常に困難であることが分かっていた。この欠点は本発明のｐ型ドープＡｌＧａＮ材料により克服される。
【００７２】
図１４は高Ａｌ含有光電陰極の概略構造を示す。バンドギャップＥ３が所望の波長のフォトンを吸収するとともにより長い波長のフォトンを通過することができるように領域３のＡｌ含有量を選択する。所望の波長のフォトンが殆ど吸収されるように領域３の幅を選択するが、生じた電子が表面にぶつかって真空中に出射する前に再吸収されてしまうほど大きくない。０．２ミクロンまでの低濃度ドープｐ−ＧａＮ内の電子拡散長、およびＡｌＧａＮで得られる同様な拡散長に基づいて、一部には金属品質にもよるが領域３は厚さ二、三十ミクロンになり、低品質の材料が好適に薄くなる。
【００７３】
Ａｌ含有量および領域１および２の幅を選択してフォトンが支障なく通過できるようにするとともに領域３内および付近に適当な導電率を提供することが望ましい。
【００７４】
図１４に示した構造は更なる利点を有する。領域３から領域１への遷移はバンドギャップが増加する区域である。そのためキャリアが反射する潜在的なバリアがある。この反射バリアは領域３内で生じたキャリアが出射される可能性を増加させる（すなわち光電陰極が高効率を有することになる）。
【００７５】
本発明のドープ超格子材料は、ユニポーラおよびバイポーラデバイスならびに２端子および３端子以上のデバイスを始めとする多様な電子および光電デバイスにおいて有用であるため有利である。
【００７６】
図１５〜１９は本発明の一実施形態によるエピタキシャル膜堆積およびデルタドーピングプロセスのプロセスフローを示す。
【００７７】
図１５は、エピタキシャル膜成長プロセスにおいて前駆体蒸気２１から基板２０上に堆積しているエピタキシャル膜２２を示す。図１６〜１９において参照を容易にするため、形成されている物品の同一のフィーチャには対応する番号を付す。
【００７８】
図１６は、前駆体蒸気２１のフロー（図１５参照）の終了によりプレポーズされたものとしてエピタキシャル成長を示す。この結果エピタキシャル膜２２は堆積プロセスにおいて中断される。
【００７９】
図１７はエピタキシャル膜をドーパント源材料２３からのドーパントと接触させて、エピタキシャル膜２２上に単原子厚さに近いデルタドーパント層２４を形成する次のステップを示す。ドーパント源材料は、エピタキシャル膜２２の表面上にドーパント原子の近単原子層堆積物を形成するために、例えば不活性ガス中で高希釈されたドーパント蒸気を含んでもよい。これはプロセスのポーズステップである。
【００８０】
プロセスのポーズステップ中にエピタキシャル膜２２上にデルタドーピング層２４が形成された後、ドーパント堆積が終了する。ポストポーズの別の静止ステップが続き、この間は堆積あるいは膜形成は行われない。
【００８１】
次にエピタキシャル膜形成処理が再開して、デルタドーピング層２４上にさらにエピタキシャル膜２６が堆積する。このようにしてドーパントが下部層２２と上部層２６で構成されたエピタキシャル膜に内在化また挿入される。
【００８２】
図２０、２２および２４はデータドープ高周波電界効果トランジスタ（図２０）、対応するデバイスの電流／電圧曲線（図２２）および対応するデバイスの静電容量／電圧曲線（図２４）を示し、それぞれバルクドープ高周波電界効果トランジスタ（図２１）、対応するデバイスの電流／電圧曲線（図２３）および対応するデバイスの静電容量／電圧曲線（図２５）を示す図２１、２３および２５と比較するように配置されている。
【００８３】
図２０は挿入デルタドーピング層３４を有するエピタキシャル半導体材料３２を備えるデルタドープ高周波電界効果トランジスタ３０を示す。このデバイス構造はソースおよびドレインオーミックコンタクト３６および４０ならびにゲートショットキーコンタクト３８が特徴である。
【００８４】
図２０デバイス構造の電流／電圧曲線を図２２に示し、図２０デバイス構造の静電容量／電圧曲線を図２４に示してある。
【００８５】
図２１は、図２０のＦＥＴデバイス構造と同一のドーパント種で材料の領域４６内でバルクドープされたエピタキシャル半導体材料４４を備える対応するバルクドープ高周波電界効果トランジスタ４２を示す。ＦＥＴデバイス構造はソースおよびドレインオーミックコンタクト４８および５２ならびにゲートショットキーコンタクト５０を含む。
【００８６】
図２１デバイス構造の電流／電圧曲線を図２３に示し、図２１のデバイス構造の静電容量／電圧曲線を図２５に示してある。
【００８７】
図２２と図２３と、および図２４と図２５とを比較すると、図２０のデルタドープＦＥＴデバイス構造の性能特性が図２１のバルクドープＦＥＴデバイス構造の性能特性より明らかに優れているということが分かる。
【００８８】
図２６はデルタドープコンタクトおよび分離構造６０の概略図であり、バルクドープコンタクトおよび分離構造７２の概略図、図２７と比較するように配置して、この２つの構造内の注入損傷を示している。
【００８９】
図２６に示したデルタドープコンタクトおよび分離構造６０は、上方でエピタキシャル半導体材料内にデルタドーピング層６４（適当なｎまたはｐ型ドーパントの）が挿入されているデバイス活性層６２が特徴である。この構造はコンタクト６８および７０が特徴である。注入損傷は斜線ハッチングにより示されている。
【００９０】
図２７に示したバルクドープコンタクトおよび分離構造７２は、上方に半導体材料のバルクドープ領域７６があるデバイス活性層７４を含む。このコンタクトおよび分離構造７２はコンタクト８０および８２を特徴とする。デバイスの活性層７４内にまで下方に延在する半導体材料の斜線ハッチング部分７８は、図２６のデルタドープ構造より遥かに大きな度合いの注入損傷を証明している。図２７デバイス構造内のドーパント種は図２６のデバイス構造内のものと同一であり、両構造とも同等の抵抗特性を有する。また本発明のデルタドープ構造は、図２７のバルクドープ構造を超える図２６に示したコンタクトおよび分離構造のより優れた動作特性と一致する大幅に低い度合いの注入損傷を証明している。
【００９１】
図２８は、本発明の一実施形態によるデルタドープＮＰＮトランジスタ８４の概略図である。トランジスタ８４はＮコレクタ部８６とＮエミッタ部８８とを含み、その間にデバイスのデルタドープＰベース層９０がある。
【００９２】
図２９は、本発明の他の実施形態によるデルタドープへテロ接合バイポーラトランジスタ（ＨＢＴ）９２の概略図である。ＨＢＴデバイス９２はＮコレクタ部９４を含み、関連するコンタクト１０２および１０４と、デルタドープＰベース層９６と、上にコンタクト１０６が形成された上部Ｎエミッタ（ベースのバンドギャップより大きいエミッタのバンドギャップ）部９８とを有する。
【００９３】
図３０は、本発明のさらに他の実施形態によるエミッタ構造１０８の概略図である。エミッタ構造１０８は活性領域１１０を含み、下部ｎ領域とデルタドープｐ型ドーパント層１１２および１１４を含む上部領域とを有する。図示のようにデバイスの動作の際にデバイス構造の活性領域にフォトンが生じる。
【００９４】
図３１は、ドーピング対深さのプロット、および本発明によりデルタドープされたトンネルドープＨＥＭＴデバイスの対応するトンネルエネルギー図であり、ドーピング対深さのプロット、およびバルクドーピングによりドープされたトンネルドープＨＥＭＴデバイスの対応するトンネルエネルギー図である図３２と比較するように配置されている。トンネルエネルギー図に示した距離ｄはデルタドープされたＨＥＭＴデバイスの動作におけるキャリアのトンネル距離より短い。比較によりバルクドープＨＥＭＴの動作における電荷キャリアのエネルギー論は、図３１および図３２の比較から容易に明白であるように明らかに望ましくない。
【００９５】
デルタドープ超小型電子デバイスの構造的特性および動作機能が大幅に改善され、（Ａｌ、Ｉｎ、Ｇａ）Ｎ材料およびそれを備えた超小型電子／光電デバイスの技術における主たる利点をもたらすことは以上から明らかであろう。
【００９６】
ここに紹介したものと合わせて、様々な実施形態において本明細書で特にＧａＮおよびＡｌＧａＮを参照して本発明を説明したが、ＩＩＩ−Ｖ族窒化物材料（Ａｌ、Ｉｎ、Ｇａ）Ｎはすべて本明細書に記載した本発明の広い範囲内にあるものとして考えることは理解できよう。
【００９７】
本発明の特徴と利点とを以下の本発明の例示的且つ非限定的実施例によりさらに詳細に示す。
【実施例】
【００９８】
実施例１
デルタドープＨＥＭＴデバイス構造
サファイア基板をＨ２雰囲気で、１００ｍｂａｒの圧力で１０分間１１７０℃に加熱した。デルタドーピング構造成長の他の部分に対して圧力を一定にした状態で、反応物を５００℃まで冷却するとともに、低温ＡｌＮ核生成バッファを従来の方法で堆積した。バッファ層をサファイア基板上に堆積した後、２．５ｓｌｍのＮＨ３および２０ｓｌｍのＨ２下で１２２０℃のサセプタ温度まで反応物を加熱して、温度を２分間安定させた。
【００９９】
トリメチルガリウム（ＴＭＧ）を十分なフラックスで反応物に導入して、およそ２．０μｍ／時の成長速度を９０分間提供することにより、３ミクロンの厚さを有するＧａＮ層を堆積した。トリメチルアルミニウム（ＴＭＡ）を５．５秒間導入して３０オングストロームの厚さのＡｌ０．２５Ｇａ０．７５Ｎスペーサ層を成長させた。
【０１００】
次に反応物へのＴＭＧおよびＴＭＡを止めることによりプレポーズステップを開始して、界面は１２２０℃のサセプタ温度でＮＨ３およびＨ２雰囲気下に置いた。プレポーズは１０秒続いた。プレポーズステップの後、５５ｐｐｍジシラン（Ｈ２に希釈したＳｉ２Ｈ６）を７５秒間シリコンのデルタドーピングをもたらすフラックスで反応物内に導入することによりポーズステップが開始された。
【０１０１】
ポーズテップの後、反応物へのジシランを止めると同時に、前述したプロセス条件（プレポーズＡｌＧａＮ成長の）で３１．２秒間反応物へのＴＭＡおよびＴＭＡを出してさらに１７０オングストロームのＡｌ０．２５Ｇａ０．７５Ｎを成長させることによりポストポーズステップを開始した。この構造内でのＧａＮおよびＡｌＧａＮ層に対するＶ／ＩＩＩ比はおよそ２５００であった。反応物へのＴＭＧおよびＴＭＡを止めることにより材料の成長を止めた。成長した材料をＮＨ３およびＨ２過剰圧力下で５００℃未満に冷却するとともに、反応物圧力を９００ｍｂａｒまで傾斜させて、デルタドープＨＥＭＴデバイス構造を提供した。
【０１０２】
実施例２
デルタドープ超格子構造
サファイア基板をＨ２雰囲気で、１００ｍｂａｒの圧力で１０分間１１７０℃に加熱した。デルタドーピング構造成長の他の部分に対して圧力を一定にした状態で、反応物を５００℃まで冷却するとともに、低温ＡｌＮ核生成バッファを従来の方法で堆積した。バッファ層をサファイア基板上に堆積した後、２．５ｓｌｍのＮＨ３および２０ｓｌｍのＨ２の流量下で１２２０℃まで基板を加熱して、温度を２分間安定させた。
【０１０３】
トリメチルガリウム（ＴＭＧ）を適当なフラックスで反応物に導入して、およそ２．０μｍ／時の成長速度を９０分間提供することにより、３ミクロンの厚さを有するＧａＮ層を堆積した。トリメチルアルミニウム（ＴＭＡ）を適当なフラックスで導入してＡｌ０．２Ｇａ０．８Ｎ層を成長させた。
【０１０４】
次に、反応物へのＴＭＧおよびＴＭＡを止めることによりプレポーズステップを開始した。界面は１２２０℃のサセプタ温度でＮＨ３およびＨ２雰囲気下に置いた。プレポーズは１０秒続いた。プレポーズの後、ビス−シクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を７５秒間既に堆積された膜材料のＭｇデルタドーピングに適当なフラックスで反応物内に導入することによりポーズステップが開始された。
【０１０５】
ポーズテップの後、反応物へのＣｐ２Ｍｇを止めると同時に、ＡｌＧａＮ材料のプレポーズ成長に用いたものと同じ条件で反応物へＴＭＡおよびＴＭＡを出した。このようにしてさらに厚くＡｌ０．２Ｇａ０．８Ｎを堆積させた。その後ＴＭＡを止めてＧａＮ層を再び成長させた。
【０１０６】
トリメチルアルミニウム（ＴＭＡ）を導入して適当な厚さのＡｌ０．２Ｇａ０．８Ｎ層を成長させた。この構造内でのＧａＮおよびＡｌＧａＮ層に対するＶ／ＩＩＩ比はおよそ２５００であった。反応物へのＴＭＧおよびＴＭＡを止めることにより材料の成長が止めるとともに、成長した材料をＮＨ３およびＨ２過剰圧力下で５００℃未満に冷却し、反応物圧力を９００ｍｂａｒまで傾斜させて、デルタドープ超格子構造を完成させた。
【０１０７】
実施例３
光電陰極構造
サファイア基板をＨ２周囲雰囲気で、１００ｍｂａｒの圧力で１０分間１１７０℃に加熱した。デルタドーピング構造成長の他の部分に対して圧力を一定にした状態で、反応物を５００℃まで冷却するとともに、低温ＡｌＮ核生成バッファを従来の方法で堆積した。ＡｌＮのバッファ層をサファイア基板上に堆積した後、２．５ｓｌｍのＮＨ３および２０ｓｌｍのＨ２の流量下で１２２０℃のサセプタ温度まで基板を加熱して、温度を２分間安定させた。トリメチルガリウム（ＴＭＧ）およびトリメチルアルミニウム（ＴＭＡ）を反応物に導入してＡｌ０．３Ｇａ０．７Ｎ層を成長させた。その後反応物へのＴＭＧおよびＴＭＡを止めることによりプレポーズステップを開始して、界面は１２２０℃のサセプタ温度でＮＨ３およびＨ２周囲雰囲気下に置いた。プレポーズは１０秒続いた。プレポーズステップの後、ビス−シクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を反応物内に７５秒間導入してデルタドーピングを提供することによりポーズステップが開始された。ポーズテップの後、反応物へのＣｐ２Ｍｇを止めると同時に、デルタドーピングステップの前にＡｌＧａＮ膜の堆積に用いたものと同じプロセス条件で反応物へＴＭＡおよびＴＭＧを出すことによりポストポーズステップを開始して、さらに厚くＡｌ０．３Ｇａ０．７Ｎを成長させた。その後ＴＭＡフラックスを変えることによりＡｌＧａＮ膜の化学量論を変化させて、Ａｌ０．１５Ｇａ０．８５Ｎ層を作製した。その後トリメチルアルミニウム（ＴＭＡ）フラックスを増加させてＡｌ０．３Ｇａ０．７Ｎ層を成長させた。最後にこの構造にＭｇバルクドープＧａＮ層を被せた。これらの構造内でのＧａＮおよびＡｌＧａＮ層に対してＶ／ＩＩＩ比はおよそ２５００であった。反応物へのＴＭＧおよびＴＭＡを止めることにより材料の成長を止めるとともに、成長した材料をＮＨ３およびＨ２過剰圧力下で５００℃未満に冷却し、反応物圧力を９００ｍｂａｒの圧力まで傾斜させて、光電陰極構造を完成させた。
【０１０８】
本明細書において例示的実施形態および特徴を参照して本発明を様々に開示したが、上記に説明した実施形態および特徴は本発明を限定するものではなく、当業者に他の変形、変更および他の実施形態が想定されることは理解できよう。そのため本発明は以下に記載する特許請求の範囲に合わせて広く解釈されるべきものである。
【図面の簡単な説明】
【０１０９】
図面の簡単な説明
【図１】デルタドープＡｌ０．２５Ｇａ０．７５Ｎ層およびバルクドープ構造に対するホールキャリア濃度の関数としての室温ホール移動度のプロットである（デルタドープ層のホールキャリア濃度は、層厚さで割ったホールシート電荷として規定され、Ｃ−Ｖデータは５〜２５オングストロームの範囲の層厚さを示す）。
【図２】非ドープＨＥＭＴ構造の概略図である。
【図３】デルタドープＨＥＭＴ構造の概略図である。
【図４】サファイア上の３００オングストロームのＡｌ０．３０Ｇａ０．７０Ｎ  ＨＥＭＴに対するホール移動度（ｃｍ２Ｖ−１ｓ−１）対ホールシート電荷（ｃｍ−２）のプロットである。
【図５】構造ＡのＩ−ＨＥＭＴデバイス、構造ＢのデルタドープＨＥＭＴデバイス、および構造Ｃのｎ−ＨＥＭＴに対する深さ（μｍ）の関数としてのＣ−Ｖドーピング（ｃｍ−３）のプロットである。
【図６】構造ＡのＩ−ＨＥＭＴデバイス、構造ＢのデルタドープＨＥＭＴデバイス、および構造Ｃのｎ−ＨＥＭＴに対する電圧（Ｖ）の関数としての静電容量（ｐＦ）のプロットである。
【図７】２合金超格子構造に対するエネルギーバンドギャップ図である。
【図８】３合金超格子構造に対するエネルギーバンドギャップ図である。
【図９】合金１および合金２におけるｎ型ドーピングを有する超格子構造に対するエネルギーバンドギャップである。
【図１０】領域１のみにおけるｐ型ドーピングを有する超格子構造に対するエネルギーバンドギャップである。
【図１１】領域１および領域２における異なる濃度でのｎ型ドーピングを有する超格子構造に対するエネルギーバンドギャップである。
【図１２】イオン化ドーパント不純物を伴わない合金１に対するエネルギー図である。
【図１３】領域２内のドーパントから発生した領域１内のキャリアから高導電率が生じる超格子構造に対するエネルギー図である。
【図１４】高Ａｌ含有光電陰極の概略構造である。
【図１５−１９】本発明の一実施形態によるエピタキシャル膜堆積およびデルタドーピングプロセスのプロセスフローを示す。
【図２０−２５】図２０、２２および２４はデータドープ高周波電界効果トランジスタ（図２０）、対応するデバイスの電流／電圧曲線（図２２）および対応するデバイスの静電容量／電圧曲線（図２４）を示し、それぞれバルクドープ高周波電界効果トランジスタ（図２１）、対応するデバイスの電流／電圧曲線（図２３）および対応するデバイスの静電容量／電圧曲線（図２５）を示す図２１、２３および２５と比較するように配置されている。
【図２６−２７】図２６はデルタドープコンタクトおよび分離構造の概略図であり、バルクドープコンタクトおよび分離構造の概略図、図２７と比較するように配置して、この２つの構造内の注入損傷を示している。
【図２８】本発明の一実施形態によるデルタドープベースＮＰＮトランジスタの概略図である。
【図２９】本発明の他の実施形態によるデルタドープへテロ接合バイポーラトランジスタ（ＨＢＴ）の概略図である。
【図３０】本発明のさらに他の実施形態によるエミッタ構造の概略図である。
【図３１−３２】図３１はドーピング対深さのプロット、および本発明によりデルタドープされたトンネルドープＨＥＭＴデバイスの対応するトンネルエネルギー図であり、ドーピング対深さのプロット、およびバルクドーピングによりドープされたドープＨＥＭＴデバイスの対応するトンネルエネルギー図である図３２と比較するように配置されている。
【図２】
2005526384.tif 000005
【図３】
2005526384.tif 000006
【図１５】
2005526384.tif 000007
【図１６】
2005526384.tif 000008
【図１７】
2005526384.tif 000009
【図１８】
2005526384.tif 000010
【図１９】
2005526384.tif 000011
【図２０】
2005526384.tif 000012
【図２１】
2005526384.tif 000013
【図２６】
2005526384.tif 000014
【図２７】
2005526384.tif 000015
【図２８】
2005526384.tif 000016
【図２９】
2005526384.tif 000017
【図１】
2005526384.tif 000018
【図４】
2005526384.tif 000019
【図５】
2005526384.tif 000020
【図６】
2005526384.tif 000021
【図７】
2005526384.tif 000022
【図８】
2005526384.tif 000023
【図９】
2005526384.tif 000024
【図１０】
2005526384.tif 000025
【図１１】
2005526384.tif 000026
【図１２】
2005526384.tif 000027
【図１３】
2005526384.tif 000028
【図１４】
2005526384.tif 000029
【図２２】
2005526384.tif 000030
【図２３】
2005526384.tif 000031
【図２４】
2005526384.tif 000032
【図２５】
2005526384.tif 000033
【図３０】
2005526384.tif 000034
【図３１】
2005526384.tif 000035
【図３２】
2005526384.tif 000036
【手続補正書】
【提出日】平成16年5月19日(2004.5.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
そのバリア層内にデルタドーピング層を有する高電子移動度トランジスタ（ＨＥＭＴ）を含む、ＩＩＩ−Ｖ族窒化物超小型電子デバイス構造。
【請求項２】
前記バリア層は、非ドープＩＩＩ−Ｖ族窒化物を含む、請求項１に記載の超小型電子デバイス構造。
【請求項３】
前記バリア層は、非ドープＡｌＧａＮを含む、請求項２に記載の超小型電子デバイス構造。
【請求項４】
前記バリア層は、非ドープＧａＮを含む、請求項２に記載の超小型電子デバイス構造。
【請求項５】
前記デルタドープ層は、Ｓｉ、Ｇｅ、Ｍｇ、Ｃ、Ｏ、Ｃａ、Ｚｎ、Ｌｉ、Ｍｎ、Ｎａ、Ｋ、Ｃｄ、Ｒｂ、Ｓｒ、ＳｃおよびＢｅからなる群から選択された少なくとも１つのドーパント種を含む、請求項１に記載の超小型電子デバイス構造。
【請求項６】
前記高電子移動度トランジスタは、ＡｌＧａＮ／ＧａＮ高電子移動度トランジスタである、請求項１に記載の超小型電子デバイス構造。
【請求項７】
前記デルタドープ層は、前記ＡｌＧａＮ／ＧａＮ高電子移動度トランジスタの前記バリア層内で、前記デルタドープ層とチャネル層とが前記デバイス構造の動作における電荷キャリアのトンネル距離未満の距離だけ離間するような前記トランジスタの前記チャネル層に対する位置に配置される、請求項６に記載の超小型電子デバイス構造。
【請求項８】
前記デルタドーピング層内のドーパントは、シリコンである、請求項７に記載の超小型電子デバイス構造。
【請求項９】
サファイア基板と、該基板上のＡｌＮバッファ層と、該ＡｌＮバッファ層上のＧａＮ層と、該ＧａＮ層上のＡｌＧａＮ層とを含み、該ＡｌＧａＮ層が内部にデルタドープ層を有するＨＥＭＴデバイス。
【請求項１０】
前記デルタドープ層は、Ｓｉ、Ｇｅ、Ｍｇ、Ｃ、Ｏ、Ｃａ、Ｚｎ、Ｌｉ、Ｍｎ、Ｎａ、Ｋ、Ｃｄ、Ｒｄ、Ｓｒ、ＳｃおよびＢｅからなる群から選択されたドーパントを含む、請求項９に記載のＨＥＭＴデバイス。
【請求項１１】
前記デルタドープ層は、シリコンドーパントを含む、請求項９に記載のＨＥＭＴデバイス。
【国際調査報告】
2005526384.tif 000037
2005526384.tif 000038