(57)【要約】本発明は、概して言えば、効率的な電源処理を達成するための、複数の選択可能な電源経路、飽和検出器、またはそれらの組み合わせを使用する。本発明の一つの側面において、電源処理回路は、第１のスイッチ変換器ステージと第２のリニアステージとを備える。望ましい本電源によれば、上記第１のステージは、変換損失を回避するためにバイパスされる。本発明の他の側面において、飽和検出器は、上記第２のステージが飽和に達することなく効率的に作動するように、上記第１のステージを制御するために使用され、これにより歪を回避する。
2005502251.tif 000002
【特許請求の範囲】
【請求項１】
電源と、
スイッチモード電力変換器を備えた第１の電源ブランチに接続されると共にトランジスタを備えた第２の電源ブランチに接続された電源入力を有する電力増幅器と、
所望の出力電力レベルに応じて前記電源ブランチの中の一つを選択するための制御回路とを備え、
前記電力増幅器は、第１の電源ブランチの電力変換効率が、該電力増幅器の比較的小さな出力電力レベルでは前記第２の電源ブランチのそれよりも高く、且つ比較的大きな出力電力レベルでは前記第２の電源ブランチのそれよりも低い回路。
【請求項２】
前記電力増幅器は、ＲＦ電力増軸器であることを特徴とする請求項１記載の装置。
【請求項３】
前記ＲＦ電力増幅器は、コンプレッションで作動されることを特徴とする請求項２記載の装置。
【請求項４】
前記ＲＦ電力増幅器は、スイッチモードで作動されることを特徴とする請求項２記載の装置。
【請求項５】
前記ＲＦ電力増幅器は、別個の振幅パスおよび位相パスが供給されることを特徴とする請求項２記載の装置。
【請求項６】
前記電力増幅器のＲＦ入力に接続された位相変調器を備え、且つ前記制御回路により制御されることを特徴とする請求項５記載の装置。
【請求項７】
前記制御回路は、振幅変調器を備えることを特徴とする請求項５記載の装置。
【請求項８】
前記トランジスタは、前記制御回路の制御の下で電力制御および振幅変調の双方を実施することを特徴とする請求項７記載の装置。
【請求項９】
前記スイッチモード電力変換器は、前記制御回路の制御の下で電力制御および振幅変調の双方を実施することを特徴とする請求項７記載の装置。
【請求項１０】
前記第１の電源ブランチは、前記スイッチモード電力変換器と直列に第２のトランジスタを更に備えたことを特徴とする請求項７記載の装置。
【請求項１１】
前記スイッチモード電力変換器は、前記制御回路の制御の下で電力制御を実施し、且つ前記第２のトランジスタは、前記制御回路の制御の下で振幅変調を実施することを特徴とする請求項１０記載の装置。
【請求項１２】
前記第２のトランジスタに接続されると共に前記制御回路に接続された飽和検出器を備えたことを特徴とする請求項１０記載の装置。
【請求項１３】
少なくとも、更なるスイッチモード電力変換器を有する第３の電源を備えたことを特徴とする請求項１記載の装置。
【請求項１４】
前記スイッチモード電力変換器および前記更なるスイッチモード電力変換器は、異なる固定出力電圧を発生することを特徴とする請求項１３記載の装置。
【請求項１５】
前記スイッチモード電力変換器および前記更なるスイッチモード電力変換器の少なくとも一つは、スイッチドキャパシタ型であることを特徴とする請求項１４記載の装置。
【請求項１６】
電源と、
電源入力を有する電力増幅器と、
スイッチモード電力変換器と直列に接続されたトランジスタと、
前記スイッチモード電力変換器を制御するための制御回路と、
前記トランジスタに接続されると共に前記制御回路に接続された飽和検出器と、
を備え、
前記スイッチモード電力変換器は前記電源に接続され、且つ前記トランジスタは前記電源入力に結合された電源電圧を発生し、
前記制御回路は、前記トランジスタの飽和が是正されるように前記飽和検出回路に応答して作動する回路。
【請求項１７】
前記電力増幅器は、ＲＦ電力増幅器であることを特徴とする請求項１６記載の装置。
【請求項１８】
前記ＲＦ電力増幅器は、別個の振幅パスおよび位相パスが供給されることを特徴とする請求項１７記載の装置。
【請求項１９】
前記電力増幅器のＲＦ入力に接続された位相変調器を備えたことを特徴とする請求項１８記載の装置。
【請求項２０】
トランジスタは、振幅変調器の一部であることを特徴とする請求項１８記載の装置。
【請求項２１】
エンベロープ信号が、前記振幅変調器に供給されると共に前記制御回路に供給されることを特徴とする請求項２０記載の装置。
【請求項２２】
前記制御回路は、前記スイッチモード電源を制御して、わずかなＡＭオフセットを含む電圧を発生することを特徴とする請求項２１記載の装置。
【請求項２３】
前記制御回路は、飽和検出信号がアクティブである場合に前記わずかなＡＭオフセットを増加させることを特徴とする請求項２２記載の装置。
【請求項２４】
前記制御回路および前記振幅変調器のうち、エンベロープ信号が前記振幅変調器のみに供給されることを特徴とする請求項２０記載の装置。
【請求項２５】
前記制御回路は、エンベロープ信号に対しナイキストレート又はより大きなレートで、以下の動作、すなわち、
飽和検出信号がアクティブになるまで前記スイッチモード電源の出力を減少させ、
前記飽和検出信号が非アクティブになるように前記スイッチモード電源の出力を若干量だけ増加させる動作を実施することを特徴とする請求項２４記載の装置。
【請求項２６】
振幅変調器に接続されたスイッチモード電源を備えたＲＦ電力増幅回路の効率的で低歪な動作を達成する電源処理の方法であって、
前記スイッチモード電源を制御して、その電源出力を変えるステップと、
前記振幅変調器の飽和を検出するステップと、
前記スイッチモード電源を制御して、前記振幅変調器の飽和を是正するステップと、
を備えた方法。
【請求項２７】
前記スイッチモード電源を制御して、前記振幅変調器の飽和が検出されない間は前記振幅変調器にわたる電圧ドロップを減少させるステップを備えたことを特徴とする請求項２６記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＲＦ電力増幅器用のスイッチング電源(switching power supply)に関する。
【背景技術】
【０００２】
ＲＦ送信機において使用されるタイプの高周波(RF; radio frequency)電力増幅器を備える高効の率電力増幅器(PA; power amplifiers)は、最終増幅ステージのトランジスタが二つの状態、即ちハードオン(hard-on)状態とハードオフ(hard-off)状態との間で駆動されるスイッチモード技術に基づく。スイッチモード動作において、最終増幅ステージの出力電力は、主として、この最終増幅ステージへの電源(power supply)によって決定される。出力電力制御を実施するためには、従って、最終増幅ステージへの上記電源を変えるためのメカニズムが必要とされる。スイッチモードＰＡ技術および対応する電源処理(power supply processing)技術について述べている一つの代表的な特許は、「AMPLIFYING AND PROCESSING APPARATUS FOR MODULATED CARRIER SIGNALS」と題されて１９７５年８月１９日に発行された米国特許第３９００８２３号である。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
三つの本質的問題が電源処理に関して生じた。一つ目の問題は、電源が変更され得る速度である。もう一つの問題は、効率であり、または電源処理において受ける損失をどの程度最小化できるかである。最後の問題は、回路の複雑度とコストである。理想的には、簡単で安価な電力変換器が電源における迅速かつ正確な変化を可能にするということになる。実際には、この理想は達成できないことが分かる。効率的で低コストの電力増幅器を達成するためには更なる改良が必要とされる。
【課題を解決するための手段】
【０００４】
本発明は、概して言えば、効率的な電源処理を達成するための、複数の選択可能な電源パス、飽和検出器、またはそれらの組み合わせを使用する。本発明の一つの側面において、電源処理回路は、第１のスイッチ変換器ステージおよび第２のリニアステージを備える。望ましい本電源によれば、上記第１のステージは、変換損失を回避するためにバイパスされてもよい。本発明の他の側面において、飽和検出器は、上記第２のステージが飽和することなく効率的に作動するように、上記第１のステージを制御するために使用され、これにより歪を回避する。
【０００５】
本発明は、添付の図面を併用した以下の記述から一層深く理解される。その図面において、図１は、本発明の代表的な実施形態で使用される飽和防止回路の線図である。図２は、図１の飽和検出器のある特定の実施を示す。図３は、上記飽和検出器を使用するＲＦ増幅器の線図である。図４は、別の飽和防止回路の線図である。図５は、本発明の一側面による電源処理構成のブロック図である。図６は、もう一つの電源処理構成のブロック図である。図７は、更なる電源処理構成のブロック図である。図８は、更にもう一つの電源処理構成のブロック図である。図９は、仮定された異なる効率のスイッチモード電源について、上記スイッチモード電源が有利になるスレッショルドポイント(threshold point)を図解するプロット図である。
【発明を実施するための最良の形態】
【０００６】
本発明は、スイッチモード電力増幅器、リニア電力増幅器などを含む全タイプの電力増幅器に適用可能である。従って、以下の例示的な実施形態は、とりわけ、スイッチモード電力増幅器に関するが、種々の他の実施形態が同様に本願の開示に包含されることを認識すべきである。さて、図１を参照すると、本発明の代表的な実施形態で使用される飽和防止回路(saturation prevention circuit)の図が示されている。（この飽和防止回路自体は、「SATURATION PREVENTION AND AMPLIFIER DISTORTION REDUCTION」と題された２０００年１２月１５日に出願の米国特許出願の主題であり、引用することにより本明細書に組み込まれる。）トランジスタＱ１は電源Ｖbatに接続されると共に負荷Ｌに接続される。
【０００７】
本願において、負荷Ｌは、図３に示されるようなＲＦ増幅器であって、「HIGH-EFFICIENCY MODULATING AMPLIFIER」と題された１９９９年２月９日に出願の米国特許出願第０９／２４７０９５に更に詳細に記載されている。簡潔に言えば、増幅器は、別個の振幅パス(amplitude path)および位相パス(phase path)が供給される（Ｉ−Ｑとは対照的な）有極性(polar)の増幅器アーキテクチャの一部である。上記位相パスは、増幅器のＲＦ入力に接続される。上記振幅パスは、増幅器の電源入力に接続される。図３の実施形態において、故に、回路３００はＡＭ変調器として機能する。
【０００８】
再び図１を参照すると、この構成において、トランジスタＱ１は、Ｖbatに接続されたエミッタ端子と、負荷Ｌに接続されたコレクタ端子とを備えるバイポーラトランジスタである。コレクタ端子はまた、直列接続された抵抗Ｒ１およびＲ２を備えた抵抗回路網に接続され、抵抗Ｒ２はグランドに接続される。抵抗Ｒ１と抵抗Ｒ２との間のノードＡに現れる電圧は、負荷Ｌに印加される電圧に比例する。抵抗Ｒ３は、トランジスタＱ１のエミッタ端子とベース端子との間に接続される。抵抗Ｒ１−Ｒ３の組み合わせによって、トランジスタＱ１の利得を設定することが可能である。
【０００９】
演算増幅器（オペアンプ）１０１は、トランジスタＱ１を制御するために使用されるフィードバック回路の一部として提供され、よって負荷Ｌに印加される電圧を設定する。（上記演算増幅器は、ディスクリート形式またはインテグレーテッド形式の何れでもよい。）上記オペアンプの正入力端子は回路のノードＡに接続される。構想では、負入力端子にはコマンド入力信号１０３が結合され、オペアンプ１０１の出力信号はトランジスタＱ１のベース端子に結合される。例示された回路においては、しかしながら、電流モニタ１０５が、オペアンプ１０１の出力信号とトランジスタＱ１のベース端子との間に挿入されている。
【００１０】
更にまた、例示された回路においてコマンド入力信号はデジタルであり、且つオペアンプ１０１はアナログ入力信号を必要とするので、デジタル−アナログ変換器（ＤＡＣ）１０７がこのパスに挿入される。ＤＡＣ１０７は乗算型ＤＡＣ(multiplying DAC)であり、スケールファクタ(scale factor)をコマンド入力信号に適用することを可能にする。（少なくとも飽和のない状態で）適用されるべき上記スケールファクタは、乗算抵抗(multiplier resister)１０８に保持される。この値は負荷への電力出力を決定する。
【００１１】
飽和の防止は、スレッショルドコンパレータ(threshold comparator)１０９および修正ロジック(modification logic)１１１により、電流モニタ(current monitor)１０５に応答して実施される。上記スレッショルドコンパレータは、電流モニタ１０５に接続されると共に修正ロジック１１１に接続される。上記修正ロジックは、スレッショルドコンパレータ１０９、乗算抵抗１０８、およびＤＡＣ１０７に接続される。修正ロジック１１１、乗算抵抗１０８および乗算型ＤＡＣ１０７は、ともにブロック１２０によって表されるスケーリング機能を実施する。
【００１２】
飽和防止回路の動作は次の原理に基づいている。回路のノードＡで特定の電圧を得るために、トランジスタＱ１への必要なベース電流は、トランジスタＱ１のリニアな全領域に亘って所望の電圧でリニアに変化する。しかしながら、トランジスタＱ１が飽和に近づくにつれ、ベース電流がノードＡでの電圧を所望のレベルに上げようと失敗して（フィードバック構成の動作により）急激に上昇する。このベース電流における急激な上昇は、スレッショルドコンパレータ１０９と共同して即座に電流モニタ１０５により検出される。飽和の開始は、従って修正ロジック１１１に信号で伝えられる。そして、上記修正ロジックは、適切に低減されたスケールファクタが乗算型ＤＡＣ１０７に供給されるように、乗算抵抗に保持されたスケールファクタを下方修正する。結果として、トランジスタＱは厳しくなく駆動され、そして飽和が速やかに回避される。
【００１３】
上記修正ロジックは、簡単から複雑に変えてもよく、そしてハードウェアで、または（例えば米国特許第５０２１７５３号におけるような）プロセッサにより実行されるコードとして実施されてもよい。
【００１４】
図２を参照すると、電流モニタ１０５およびスレッショルドコンパレータ１０９の更なる詳細を例示する特定の一実施例が示されている。上記電流モニタは、トランジスタＱ２および抵抗Ｒ４およびＲ５を具備するエミッタ・フォロア(emitter-follower)ステージの形式をとってもよい。上記スレッショルドコンパレータは、トランジスタＱ３および抵抗Ｒ６およびＲ７を具備する共通エミッタ(common-emitter)ステージの形式をとってもよい。動作においては、電流が抵抗Ｒ４を通して流れ、それはトランジスタＱ１のベース電流に比例し、関連した電流が抵抗Ｒ７を通して流れる。後者の電流の大きさに依存して、上記コンパレータの出力に現れる出力電圧は、スケーリング回路１２０の論理スレッショルド(logic threshold)の下または上の何れかである。
【００１５】
上述した飽和検出の原理は、例えば、電界効果トランジスタ（ＦＥＴ）を含む種々の異なるタイプの能動素子に適用可能である。このような回路の例が図４に示され、この例では、図１のトランジスタＱ１が電界効果トランジスタ（ＦＥＴ）Ｍ１によって置き換えられている。電流モニタ１０５および抵抗Ｒ３は、図４の回路からは省かれている。加えて、図１のスレッショルドコンパレータは、電圧コンパレータ３０９によって置き換えられている。トランジスタＭ１が飽和に近づくにつれ、ノードＡでの電圧を所望のレベルに上げようと失敗して（フィードバック構成の動作により）、ゲート電圧が急激に低下する。このゲート電圧における急激な低下は、修正動作が行われることを可能にするために、即座に電圧コンパレータ３０９によって検出される。
【００１６】
上述の説明はｐ型の出力トランジスタに当てはまる。類似の回路がｎ型の出力トランジスタ（例えば、ＮＰＮ、ＮＭＯＳなど）を用いて使用される。
【００１７】
ここで、図５を参照すると、本発明の一側面による電源処理装置(power supply processing arrangement)のブロック図が示される。ＲＦ電力増幅器が、位相パスおよび別個の振幅パスを有する有極性のアーキテクチャ(polar architecture)に従って構成されて提供される。上記位相パスにおいて、位相変調器５０３は、位相変調信号及びキャリア信号を受信し、そして位相変調されたキャリア信号を発生し、その位相変調されたキャリア信号は、スイッチモード電力増幅器（ＳＭＰＡ）５０５のＲＦ入力に供給される。ＳＭＰＡは、複数の増幅ステージを備えてもよい。上記振幅パスにおいて、振幅変調器５０７は、エンベロープ変調信号を受信し、そしてエンベロープ電圧Ｖenv（それは、単一の電圧信号、または複数の異なる増幅ステージのための複数の異なる電圧信号であってもよい）を発生する。上記エンベロープ電圧はＳＭＰＡの電源入力に印加される。
【００１８】
先に述べた図３の構成において、振幅変調器３００は、主電源電圧(main power supply voltage)を直接的に受け取る。このような構成において、大きな電位差が主電源(main supply)と所望のエンベロープ電圧信号との間に存在する場合、この電位差は振幅変調器に亘って低下され、非効率的な動作をもたらす。
【００１９】
図５を参照すると、この非効率性は、（第２の上記同時係属出願において述べられているように）振幅変調器と主電源との間に接続されたスイッチモード電源（ＳＭＰＳ）５０９を提供することにより回避される。エンベロープ変調信号は、（主電源からも給電される）制御ロジック５１１に供給され、それはＳＭＰＳに対して制御信号Ｖinを発生する。これに応答して、ＳＭＰＳは、若干小さな電圧ΔＶだけ所望の電圧Ｖenvよりも大きな電圧ＶＳＭＰＳを発生する。上記小さな電圧ΔＶは、振幅変調器のアクティブデバイスに亘る電圧低下を許容し、そしてそれは、そのデバイスをアクティブ領域に保持するために必要とされるものと同じくらいの大きさである。
【００２０】
更なる改善は、上述の飽和検出器を用いて得ることができ、この飽和検出器は、振幅変調器５０７の一部として飽和検出器５１３の形態で組み込まれる。飽和検出信号ＡＭ ＳＡＴは、上記制御ロジックに供給される。これに応答して、制御ロジックは、飽和検出信号が止むまでΔＶを徐々に増加させることによりコマンド信号Ｖinを引き上げる(boost)。
【００２１】
長期的な効率のためにはΔＶを最小化することが望ましい。この目的のため、上記制御ロジックは、飽和が検出されるまでΔＶを連続的または周期的に徐々に減少させる。種々の制御プログラムが、この動作方法を達成するために考えられる。基本的には、飽和があまりにも頻繁に検出されれば、不必要な電力消費が結果的に生じる。
【００２２】
ある状態において、即ち、例えばもしエンベロープ信号が利用できなければ、上記制御ロジックが、エンべロープ情報を用いずに独立に動作することが望ましい。（それに応じて、制御ロジックに入力されるエンベロープ信号は、図５において破線で示される。）この動作モードにおいては、エンベロープ信号に対するナイキストレート(Nyquist rate)で、以下の手順が実施される。
１．上記飽和検出信号が発生するまでＳＭＰＳ制御信号Ｖinをより低下させる。
２．ＳＭＰＳにＳＭＰＳの出力をごくわずかだけ上昇させるためにＶinを変更する。
【００２３】
＜ＳＭＰＳのバイパス＞
ＳＭＰＳの効率は、一般には８０−９０％の範囲にあるであろう。しかしながら、図９に示されるように、より高い出力電力では（Ｖenvが主電源電圧に近い場合）、ＳＭＰＳをバイパスすることによって一層大きな効率を達成できることが分かった。図５の電源処理構成を、従って、図６に示されるように修正してもよい。図６において、電力増幅器６０１は、３つのステージを備えるものとして一層詳細に示されており、最初の２つのステージの電源入力は共通に制御され、且つ３つ目の（最後の）ステージの電源入力は別個に制御される。しかしながら、このような構成は例示的なものにすぎず、本発明の目的のために義務付けられるものではないことに注意されたい。最初のステージに対するＲＦ入力信号は、位相変調器６０３によって発生され、制御回路６１１によって制御される。
【００２４】
上述した構成におけるように、ＳＭＰＳ、またはＤＣ／ＤＣ変換器(DC/DC converter)６０９は、トランジスタＱ３と主電源Ｖbatteryとの間に挿入される。トランジスタＱ３は、ＡＭ変調器として機能し、最終ステージの電源入力に供給される電圧Ｖenvを発生する。
【００２５】
この実施形態において、上記ＤＣ／ＤＣ変換器は、エンベロープに追従するもの(envelope-following)ではないと仮定する。従って、上記ＤＣ／ＤＣ変換器は、電力制御のみを実施する信号ＰＣＯによってＡＭ／電力制御ブロック(AM/power control block)６１５から制御される。トランジスタＱ３は、変調制御のみを実施する信号ＭＯＤによって同ブロックから制御される。あるスレッショルド以下の電力レベルでは、電圧Ｖenvは、次のようなパスを通して、即ち、電源から、上記ＤＣ／ＤＣ変換器を通し、そして上記トランジスタＱ３を通して発生される。
【００２６】
加えて、上記電源と上記最終ステージの電源入力との間に接続されたトランジスタＱ１により、上述のパスに対して並列に更なるパスが提供される。トランジスタＱ１は、変調および電力制御の双方を実施する信号ＭＰＣによりＡＭ／電力制御ブロックから制御される。上記スレッショルド以上の電力レベルでは、このパスはアクティブパスであり、トランジスタＱ３がカットオフされ、上記ＤＣ／ＤＣ変換器を残りの回路から切断する。
【００２７】
小電力および大電力モードの双方において、上記電力増幅器のステージ１および２は、トランジスタＱ２を通して給電され、上記制御回路によって制御される。トランジスタＱ２は、上記電源に直接的に接続されてもよく、または上記ＤＣ／ＤＣ変換器（あるいは、追加的なＤＣ／ＤＣ変換器）の出力に接続されてもよい。これらステージ１および２への電源は、一定電圧Ｖｋに保持されてもよく、または追加的な電力制御及び／又は効率増加を遂行するために変更されてもよい。
【００２８】
ＡＭ／電力制御ブロックは、上述した（破線で示される）飽和検出器を備えてもよく、そして上述したような同一または類似の制御手法を組み込んでもよい。
【００２９】
更なる実施形態が図７に示される。この実施形態において、ＤＣ／ＤＣ変換器は、エンベロープに追従するもの(envelope-following)と仮定する。従って、上記ＡＭ／電力制御ブロックからの制御信号は、電力制御および変調の双方を実施し、故に指定されたＭＰＣ１，ＭＰＣ２，ＭＰＣ３である。
【００３０】
また更なる実施形態が図８に示される。この実施形態においては、複数の電源ブランチ(power supply branch)が提供され、それぞれは、トランジスタを備えると共に、一つを除く全てが固定のＤＣ／ＤＣ変換器を備える。所望の出力電力レベルに応じて、いつでも電源ブランチのうちの一つがアクティブになっている。他のブランチの場合においては、それらのトランジスタはカットオフである。有利には、上記ＤＣ／ＤＣ変換器は、バッテリ電圧のわずかな電圧に固定されたスイッチドキャパシタ電源（それ自体は公知）の形態をとってもよい。この理解は、そうでなければ一般的なスイッチモード電源の実現に必要とされるであろう大きなインダクタを無用にする。
【００３１】
従って、効率的な電源処理を達成するために、複数の選択可能な電源パス、飽和検出器、又はそれらの組み合わせを用いて電源処理構成が説明された。これらの構成を用いて、高効率と低歪が同時に達成される。
【００３２】
当業者であれば、その精神または本質的な特徴から始めることなく、本発明を他の特定の形態で実現できることが理解される。ここに開示された実施形態は、従って、あらゆる面において例示的なものであって限定的なものではないと考えられる。本発明の範囲は、上述の説明よりもむしろ添付の特許請求の範囲によって表され、そしてその意味および均等の範囲内にある全ての変形は本発明に包含される。
【図面の簡単な説明】
【００３３】
【図１】本発明の代表的な実施形態で使用される飽和防止回路の線図である。
【図２】図１の飽和検出器のある特定の実施を示す図である。
【図３】上記飽和検出器を使用するＲＦ増幅器の線図である。
【図４】他の飽和防止回路の線図である。
【図５】本発明の一側面による電源処理構成のブロック図である。
【図６】もう一つの電源処理構成のブロック図である。
【図７】更なる電源処理構成のブロック図である。
【図８】更にもう一つの電源処理構成のブロック図である。
【図９】仮定された異なる効率のスイッチモード電源について、上記スイッチモード電源のバイパスが有利になるスレッショルドポイントを図解するプロット図である。
【符号の説明】
【００３４】
１０５  電流モニタ
１０７  乗算型ＤＡＣ
１０８  乗算抵抗
１０９  スレッショルドコンパレータ
１１１  修正ロジック
１０１  演算増幅器（オペアンプ）
Ｌ  負荷
Ｑ１  トランジスタ
Ｒ１，Ｒ２，Ｒ３  抵抗
【図１】
2005502251.tif 000003
【図２】
2005502251.tif 000004
【図３】
2005502251.tif 000005
【図４】
2005502251.tif 000006
【図５】
2005502251.tif 000007
【図６】
2005502251.tif 000008
【図７】
2005502251.tif 000009
【図８】
2005502251.tif 000010
【国際公開パンフレット】
2005502251.tif 000011
2005502251.tif 000012
2005502251.tif 000013
2005502251.tif 000014
2005502251.tif 000015
2005502251.tif 000016
2005502251.tif 000017
2005502251.tif 000018
2005502251.tif 000019
2005502251.tif 000020
2005502251.tif 000021
2005502251.tif 000022
2005502251.tif 000023
2005502251.tif 000024
2005502251.tif 000025
2005502251.tif 000026
2005502251.tif 000027
2005502251.tif 000028
2005502251.tif 000029
2005502251.tif 000030
【国際公開パンフレット（コレクトバージョン）】
2005502251.tif 000031
2005502251.tif 000032
【国際調査報告】
2005502251.tif 000033
2005502251.tif 000034
2005502251.tif 000035
2005502251.tif 000036
2005502251.tif 000037