(57)【要約】プロセッサないしセンサを備える、車両の制御装置が提案される。ここではプロセッサがセンサと接続されており、プロセッサは少なくとも１つのセンサに対してクロック形成手段を有し、センサはクロックをセンサ動作のため、有利にはセンサ測定およびセンサ信号前処理のために使用する。
2005527425.tif 000002
【特許請求の範囲】
【請求項１】
プロセッサ（１）を備える、車両の制御装置（５）であって、
前記プロセッサ（１）には少なくとも１つのセンサ（３，４）が設けられており、
プロセッサ（１）は少なくとも１つのクロック形成手段（７〜１５）を少なくとも１つのセンサ（３，４）に対して有し、
少なくとも１つのセンサ（３，４，１８）は、当該少なくとも１つのセンサ（３，４，１８）が有利にはセンサ測定のセンサ動作のためにクロックを使用するように構成されている、
ことを特徴とする制御装置。
【請求項２】
少なくとも１つのクロック形成手段（７〜１５）は振動形成回路（７）、周波数逓倍手段（１０）、およびクロック分周手段（９，１１）を有する、請求項１記載の制御装置。
【請求項３】
振動形成回路（７）は、水晶発振器またはセラミックコンデンサを有する、請求項２記載の制御装置。
【請求項４】
周波数分周手段（１０）は位相ロックループを有する、請求項２記載の制御装置。
【請求項５】
クロック分周のための第１の手段（９，１１）は、少なくとも１つのレジスタ（１１）を備えるプリスケーラ（９）を有し、
前記少なくとも１つのレジスタ（１１）はそれぞれ分周比を有する、請求項２記載の制御装置。
【請求項６】
プロセッサは、クロックに対して種々異なるレベルを調整する手段を有する、請求項１から５までのいずれか１項記載の制御装置。
【請求項７】
少なくとも１つのセンサ（３，４，１８）はクロック分周および位相モード発生の第２の手段を有し、該第２の手段は宣さない部のクロック信号を処理するために用いられる、請求項１から６までのいずれか１項記載のセンサ。
【請求項８】
センサは同期デジタルインタフェースを有する、請求項７記載のセンサ。
【請求項９】
センサ（３，４）は制御装置（５）に配置されている、請求項７または８記載のセンサ。
【請求項１０】
少なくとも１つのセンサはバス（６）を介してプロセッサ（１）と接続されている、請求項７から９までのいずれか１項記載のセンサ。
【請求項１１】
センサは加速度センサまたは回転数センサとして構成されている、請求項７から１０までのいずれか１項記載のセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、独立請求項の上位概念による、車両の制御装置ないしセンサから出発する。
【背景技術】
【０００２】
本発明の車両の制御装置ないし本発明のセンサは、中央で制御装置のプロセッサにより接続されたセンサに対するクロックが形成され、このクロックがセンサ駆動に対して、および有利にはセンサ測定に対して使用されるという利点を有する。このことは回路コストを低減する。なぜならこれにより各センサに固有のクロック形成手段を配属する必要がなく、例えばセンサ内部に発振器を配属する必要がないからである。さらに中央に配置されたクロック形成手段は信頼性と周波数精度の点で、一般的に高い要求が全体システムクロックに課せられているからより正確に構成することができる。これによりとりわけ制御装置およびセンサが使用される乗員保護システムでは、トリガ時間をより正確にすることができる。なぜならセンサ値の公差に依存する調整精度が改善されるからである。とりわけ種々異なるクラッシュタイプおよび車両タイプへの適用がこのことにより容易になる。ここでの精度は＜１０−４％に達することができる。とりわけここでは水晶発振器が使用される。中央に配置されたセラミック共振子も典型的には＜０．３％の小さな公差を有する。この精度により、出力フィルタ・コーナー周波数の公差窓を約＜５％に制限することができる。これによりセンサ測定精度が向上し、乗員保護システムを車両に適用することが容易になる。しかし乗員保護システムに本発明の制御装置ないし本発明のセンサを使用することの他にも車両技術的な使用分野が可能である。その例は車両運動特性の制御である。
【０００３】
従属請求項に記載された手段および実施形態によって、独立請求項に記載された制御装置ないしセンサの有利な改善が可能である。
【０００４】
特に有利には、クロック形成手段は、発振形成回路、周波数逓昇手段、および第１のクロック分周手段を有する。これにより個々のセンサまたはセンサ群に対して必要なクロックを中央で形成された発振から導出することができる。このことは有利にはデジタルで実行される。ここで発振形成回路は水晶発振器またはセラミック共振子を有する。周波数逓昇手段として典型的には位相ロックループが使用される。第１のクロック分周手段は、少なくとも１つのレジスタを備えるプリスケーラを有し、少なくとも１つのレジスタは分周比を有する。例えば３つの異なるクロックが異なるセンサに対して必要であれば、相応のクロック分周比を調整するために３つのレジスタが必要である。
【０００５】
この異なるクロックを形成するプロセッサは有利にはクロック信号に対して異なるレベルを調整する手段も有する。センサが異なれば異なる入力信号を必要とし、相応にそのレベルも調整すべきである。
【０００６】
本発明のセンサは有利にはクロック分周および位相モード発生のための手段を有する。この手段はセンサ内部のクロック信号を処理するのに用いる。位相モード発生とは、順次連続するクロック信号のすべてを使用するのではなく、例えば２つおき、４つおき等で使用することを意味する。このことはとりわけ差分容量原理に従って機能するマイクロメカニカルセンサでの測定動作に必要である。
【０００７】
一般的に本発明のセンサに対しては固有のクロック線路が必要である。すなわち同期デジタルインタフェースを備えるセンサには２つのクロックが供給され、１つは本発明のクロック、もう１つはインタフェースクロックである。しかしこの場合に本発明のセンサを、インタフェースクロックが測定および信号処理機能に対しても用いられるように構成することもできる。これにより付加的なクロック線路が完全に省略される。
【０００８】
プロセッサと接続されたセンサは制御装置内に配置することも、制御装置外に配置することもできる。ここでは単方向または双方向のデータ線路を介する接続が可能である。プロセッサとセンサとの間のバス接続も可能である。この場合、プロセッサからセンサに伝送されるクロックはセンサでの測定信号処理に用いられ、データ伝送には用いられないことに注意すべきである。
【０００９】
プロセッサからセンサに至るクロック線路はセンサの相応のピンに接続されている。
【００１０】
図面
本発明の実施例が図面に示されており、以下詳細に説明する。
図１は、制御装置とセンサの第１の構成を示す図である。
図２は、制御装置とセンサの第２の構成を示す図である。
図３は、プロセッサでのクロック形成のためのブロック回路図である。
図４は、センサでの信号処理のブロック回路図である。
図５は、センサ素子に接続するための測定電極を示す図である。
図６は、位相モード発生を示す図である。
【００１１】
説明
通常、乗員保護システムでは、センサ動作に対して必要なクロックが各センサに対して固有に形成される。すなわち各センサにはクロック形成のために固有の発振器が配属されている。一般的に発振器はセンサ評価ＩＣに集積されている。このセンサＡＳＩＣは、信号サンプリング、測定、処理および前処理、例えばフィルタリングまたはオフセット補償を行う。典型的にはいわゆるＲＣオンチップ発振器が使用され、この発振器は１００から数１００ｋＨｚの領域の発振周波数を有する。クロック信号ないしそこから導出されるクロックはクロック制御される信号測定、フィルタリング、およびオフセット調整等のために必要である。
【００１２】
各センサに対する発振器、この発振器に対して必要な回路、および周波数調整構造を実現することは回路コストにつながる。さらに発振器回路はコストの理由と再現性の理由から一般的には周波数精度の比較的悪いＲＣ発振器として実現される。そのため必然的に典型的には約１０％にわたるばらつき公差、調整精度、温度、および寿命を考慮しなければならない。センサ適用ではこのタイムベースの不精度が、出力フィルタ特性の比較的大きな公差窓や、典型的には約±２０％のコーナー周波数の公差に作用する。とりわけコーナー周波数は乗員保護システム・トリガ時間の調整精度に直接的に関係する。相応にして種々異なる衝突形式および車両形式への適用が困難となり、不正確になる。
【００１３】
本発明によれば、中央の制御装置で接続されたセンサに対するクロックが形成される。すなわちセンサの動作およびとりわけ測定のためのクロックが形成される。これにより個々のセンサに個別の発振器回路を設ける必要がなくなる。典型的なセンサとしてここでは加速度センサおよび回転数センサが考えられる。しかし圧力センサおよび温度センサも本発明に対して使用することができる。なぜならすべてのセンサにおいて、これらが１つの測定クロックで測定信号を形成し、前処理することは共通だからである。
【００１４】
図１は、制御装置５および接続されたセンサ３と４の第１の基本構成を示す。ここではセンサ３と４が制御装置５の外に配置されている。簡単にするため、制御装置５には単にプロセッサ１と、データ入出力部を介して接続されたメモリ２だけが示されている。もちろん制御装置５にはさらなる素子を含むことができる。データ線路６を介してセンサ３と４はプロセッサ１と接続されている。プロセッサは中央でクロック形成手段により、センサ４と３に対するクロックを、必要であれば適切なインタフェースＩＣを介して形成する。このクロックによりセンサ３と４は、測定およびその測定値の前処理を実行する。データ線路６はバスとして構成することができる。しかしセンサ３と４に対して別個のデータ線路を設けることもできる。１つのセンサだけを、ここに示した２つを越えるセンサをプロセッサ１に接続することもできる。センサ３と４は同じ形式または異なる形式とすることができる。
【００１５】
図２は、制御装置５とセンサ３，４の第２の基本構成を示す。ここではセンサ３と４が制御装置５内に配置されており、データ線路６を介してプロセッサ１と接続されている。データ線路６はプロセッサ１からの中央クロックの伝送に用いられる。図１と図２の構成の組合せも可能である。この場合、センサを制御装置５内と、制御装置５外に配置することができる。
【００１６】
図３はブロック回路図として、どのようにクロック形成手段がプロセッサ１内で動作するかを示す。発振形成回路７は発振の形成に用いられる。この発振は、発振器と組み合わされた位相ロックループ１０により周波数に関して逓倍される。次にアナログ／デジタル変換器８が周波数の逓倍された信号をデジタル化する。プリスケーラ９はレジスタ１１と内部ロジックによって、センサに対し個々のクロックを導出する。そのためにレジスタ１１にはクロック分周比が記憶されており、周波数逓倍された周波数が分周され、ここでは３つのクロックが個別に発生される。
【００１７】
構成素子１２は、３つのクロックに対してセンサに必要なそれぞれのレベルを調整するため設けられている。そしてこのクロック形成手段の出力端には３つのクロック１３，１４，１５が出力される。
【００１８】
図４にはブロック回路図によって、センサ１８がどのようにクロック信号１６を受け入れ、センサ信号を処理するのかが示されている。クロック信号１６はセンサの受信素子１７により受信され、構成素子１９にさらに出力される。この構成素子１９は相応にクロックを分周し、位相モード発生を実行する。すなわち、所定の適用に対してそれぞれ第１，第２，第３または第４のクロック信号を使用する。クロック信号は、センサ素子２４（例えば加速度測定のためのマイクロメカニカルバネ質量システム）、電荷／電圧変換器２３，測定増幅器２２，フィルタ２１，アナログ／デジタル変換器２０および論理構成素子（オフセット調子、さらなる前処理）からなる測定直列回路３０に供給される。ここでクロック信号は、サンプリングおよび変換過程に対するタイムベースとして、または変調信号として種々の形式で使用される。測定直列回路の端部の信号は線路２６を介し、アナログ信号またはデジタル信号としてプロセッサ１に伝送される。
【００１９】
図５は、振動質量３１が電極２７と２８に取り囲まれており、容量変化を介してＸ−Ｙ面の加速度を検出する様子を概略的に示す。この目的のためには位相モード発生が必要である。図６はこの位相モード発生を示す。構成素子１９により受信されたクロック信号Ａはここでは４つのクロックパルスを示す。しかし位相モード発生により第１の信号Ｂと第２の信号Ｃが形成される。第１の信号Ｂでは第１のパルスだけが使用され、第２の信号Ｃでは第２のパルスだけが使用される。１つまたは複数のクロックが同じように電極２７と２８の容量を測定するために必要である。
【図面の簡単な説明】
【００２０】
【図１】図１は、制御装置とセンサの第１の構成を示す図である。
【００２１】
【図２】図２は、制御装置とセンサの第２の構成を示す図である。
【００２２】
【図３】図３は、プロセッサでのクロック形成のためのブロック回路図である。
【００２３】
【図４】図４は、センサでの信号処理のブロック回路図である。
【００２４】
【図５】図５は、センサ素子に接続するための測定電極を示す図である。
【００２５】
【図６】図６は、位相モード発生を示す図である。
【図１】
2005527425.tif 000003
【図２】
2005527425.tif 000004
【図３】
2005527425.tif 000005
【図４】
2005527425.tif 000006
【図５】
2005527425.tif 000007
2005527425.tif 000008
【国際調査報告】
2005527425.tif 000009
2005527425.tif 000010
2005527425.tif 000011
2005527425.tif 000012
2005527425.tif 000013
2005527425.tif 000014
2005527425.tif 000015
2005527425.tif 000016