(57)【要約】【課題】光電変換効率を維持しつつ、信頼性に優れた太陽電池素子を提供する。【解決手段】本発明の太陽電池素子は、一主面に複数の窪み部を有するシリコン基板と、該シリコン基板の一主面の上に配置され、窪み部に対応する部位に孔部を有するパッシベーション層と、該パッシベーション層の孔部に配置されている第１導体部と、パッシベーション層の上に配置され、第１導体部に接続している、アルミニウムを含有する電極と、シリコン基板の窪み部内に配置されるとともに、シリコン基板および第１導体部のそれぞれに接続している、アルミニウムおよびシリコンを含有する第２導体部と、シリコン基板の窪み部内に位置している、第２導体部が配置されていないボイド部とを備え、シリコン基板の厚み方向において、窪み部とパッシベーション層との間に、第２導体部およびボイド部が位置している。【選択図】図４
2018061067.tif 000002
【特許請求の範囲】
【請求項１】
一主面に複数の窪み部を有するシリコン基板と、
該シリコン基板の前記一主面の上に配置され、前記窪み部に対応する部位に孔部を有するパッシベーション層と、
該パッシベーション層の前記孔部に配置されている第１導体部と、
前記パッシベーション層の上に配置され、前記第１導体部に接続している、アルミニウムを含有する電極と、
前記シリコン基板の前記窪み部内に配置されるとともに、前記シリコン基板および前記第１導体部のそれぞれに接続している、アルミニウムおよびシリコンを含有する第２導体部と、
前記シリコン基板の前記窪み部内に位置している、前記第２導体部が配置されていないボイド部とを備え、
前記シリコン基板の厚み方向において、前記窪み部と前記パッシベーション層との間に、前記第２導体部および前記ボイド部が位置している太陽電池素子。
【請求項２】
前記窪み部と前記パッシベーション層との間において、前記第２導体部の体積が前記ボイド部の体積よりも小さい、請求項１に記載の太陽電池素子。
【請求項３】
前記シリコン基板の前記窪み部内に、前記第２導体部に接しているＢＳＦ層がさらに配置されている、請求項１または請求項２に記載の太陽電池素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は太陽電池素子に関する。
【背景技術】
【０００２】
太陽電池素子の構造の１つとして、ＰＥＲＣ（Passivated Emitter and Rear Cell）構造が知られている（例えば特開２００５−１５０６０９号公報を参照）。この太陽電池素子は、シリコン基板の上にパッシベーション層が配置されている。パッシベーション層には、アルミニウムからなる電極材料が入る孔部が設けられている。このため、パッシベーション層の上に配置した導電性ペーストを焼成することによって、パッシベーション層の上だけでなく、上記孔部内にも電極が形成される。
【０００３】
導電性ペーストを焼成して電極を形成する際、焼成温度におけるアルミニウム中へのシリコンの拡散速度は、シリコン中へのアルミニウムの拡散速度に比べて大きい。このため、シリコン基板と電極との接触面にボイドが形成されやすい。
【０００４】
そこで、アルミニウム−シリコン合金粉末とシリコン粉末とを添加した導電性ペーストを使用することによって、上記ボイドがアルミニウム−シリコン合金で充填された太陽電池素子が提案されている（例えば、下記特許文献１の記載を参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−１４３４９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ボイドがアルミニウム−シリコン合金で充填される場合には、アルミニウム−シリコン合金とシリコン基板との熱膨張率の違いから、アルミニウム−シリコン合金とシリコン基板との境界部分で応力集中が起こりやすい。このため、シリコン基板にクラックが入り、太陽電池素子の出力低下が起こり得る。
【０００７】
本発明の１つの目的は、光電変換効率を維持しつつ、信頼性に優れた太陽電池素子を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の一態様に係る太陽電池素子は、一主面に複数の窪み部を有するシリコン基板と、該シリコン基板の前記一主面の上に配置され、前記窪み部に対応する部位に孔部を有するパッシベーション層と、該パッシベーション層の前記孔部に配置されている第１導体部と、前記パッシベーション層の上に配置され、前記第１導体部に接続している、アルミニウムを含有する電極と、前記シリコン基板の前記窪み部内に配置されるとともに、前記シリコン基板および前記第１導体部のそれぞれに接続している、アルミニウムおよびシリコンを含有する第２導体部と、前記シリコン基板の前記窪み部内に位置している、前記第２導体部が配置されていないボイド部とを備え、前記シリコン基板の厚み方向において、前記窪み部と前記パッシベーション層との間に、前記第２導体部および前記ボイド部が位置している。
【発明の効果】
【０００９】
上記構成の太陽電池素子によれば、光電変換効率を維持しつつ、信頼性に優れる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の一実施形態に係る太陽電池素子の第１主面側の外観を示す平面図である。
【図２】図２は、本発明の一実施形態に係る太陽電池素子の第２主面側の外観を示す平面図である。
【図３】図３は、図１および図２のIII−III線の一点鎖線部における断面図である。
【図４】図４は、図３のIV部に相当する部位を拡大して示す拡大断面図である。
【図５】図５は、図４とは別の形態を示す拡大断面図である。
【図６】図６は、図４とは別の形態を示す拡大断面図である。
【図７】図７は、図４とは別の形態を示す拡大断面図である。
【図８】図８（ａ）〜（ｅ）は、それぞれ本発明の一実施形態に係る太陽電池素子の製造方法を示す部分断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明に係る太陽電池素子の実施形態について、図面を参照しながら詳細に説明する。なお、図面は模式的に示している。
【００１２】
＜太陽電池素子の構成＞
図１〜３に本実施形態の太陽電池素子１０を示す。太陽電池素子１０は、主に光が入射する受光面（表面）である第１主面１０ａと、この第１主面１０ａの反対側に位置する主面（裏面）である第２主面１０ｂとを有する。
【００１３】
図３に示すように、シリコン基板１は、第１主面１ａと、この第１主面の反対側に位置する第２主面１ｂとを有する。また、シリコン基板１は、一導電型（例えばｐ型）半導体領域である第１半導体層２と、第１半導体層２における第１主面１ａ側に設けられた逆導電型（例えばｎ型）半導体領域である第２半導体層３とを有する。また、シリコン基板１は、その第２主面１ｂに複数の窪み部１１を有しており、この窪み部１１内にはＢＳＦ（Back Surface Field）層である第３半導体層４が配置されている。さらに、太陽電池素子１０は、シリコン基板１の第１主面１ａ側に、反射防止層５および表面電極６を備えており、第２主面１ｂ側には、裏面電極７およびパッシベーション層９を備えている。
【００１４】
以下、シリコン基板１（または第１半導体層２）としてｐ型のシリコン基板を用いる太陽電池素子の一例について説明する。シリコン基板１は、多結晶または単結晶の基板を用いることができる。また、シリコン基板１は、例えば厚みが２５０μｍ以下の基板、さらには厚みが１５０μｍ以下の薄い基板を用いることができる。シリコン基板１の形状は特に限定されない。第１半導体層２をｐ型にする場合には、ドーパント元素としてボロンまたはガリウム等の不純物をシリコン基板１に含有させる。
【００１５】
第２半導体層３は、例えば第１半導体層２における第１主面１ａ側に積層される。また、第２半導体層３は、第１半導体層２に対して逆の導電型（本実施形態の場合はｎ型）の半導体層である。第１半導体層２と第２半導体層３との間でｐｎ接合部が形成される。第２半導体層３は、シリコン基板１の第１主面１ａ側にドーパント元素として、リン等の不純物を含有させて形成できる。
【００１６】
図３に示すように、シリコン基板１の第１主面１ａ側には、照射された光の反射率を低減するための微細な凹凸構造（テクスチャ）が設けられていてもよい。テクスチャの凸部の高さは０．１〜１０μｍ程度であり、隣り合う凸部の頂部間の距離は０．１〜２０μｍ程度である。なお、上記凸部の高さとは、例えば図３において、凹部の底面を通る直線を基準線とし、この基準線に垂直な方向において、基準線から凸部の頂までの距離をいう。テクスチャの凹部は、略球面状であってもよいし、凸部はピラミッド形状であってもよい。
【００１７】
反射防止層５は、太陽電池素子１０の第１主面１０ａに照射された光の反射率を低減するものである。反射防止層５は、例えば、酸化シリコン、酸化アルミニウムもしくは窒化シリコン層等の絶縁膜、またはこれらの積層膜からなる。反射防止層５は、太陽光のうち、シリコン基板１に吸収されて発電に寄与し得る波長範囲の光に対して、低反射条件を実現できる屈折率および厚みを有するものを適宜採用すればよい。例えば、反射防止層５の屈折率は１．８〜２．５程度とし、その厚みは２０〜１２０ｎｍ程度とすることができる。
【００１８】
第３半導体層４は、シリコン基板１の第２主面１ｂ側に配置されており、第１半導体層２と同一の導電型（本実施形態ではｐ型）を有する。そして、第３半導体層４が含有するドーパントの濃度は、第１半導体層２が含有するドーパントの濃度よりも高い。第３半導体層４中には、第１半導体層２のドーパント元素の濃度よりも高い濃度でドーパント元素が存在する。第３半導体層４は、シリコン基板１の第２主面１ｂ側において内部電界を形成する。これにより、第３半導体層４は、シリコン基板１の第２主面１ｂの表面近傍で、少数キャリアの再結合による光電変換効率の低下が起こりにくくなる。第３半導体層４は、例えば、シリコン基板１の第２主面１ｂ側に、ボロンまたはアルミニウムなどのドーパント元素を拡散させることによって形成できる。第１半導体層２および第３半導体層４が含有するドーパント元素の濃度は、それぞれ５×１０１５〜１×１０１７ａｔｏｍｓ／ｃｍ３、１×１０１８〜５×１０２１ａｔｏｍｓ／ｃｍ３とすることができる。
【００１９】
表面電極６は、シリコン基板１の第１主面１ａ側に設けられた電極である。表面電極６は、図１に示すように、Ｙ軸方向に数本（例えば、図１では３本）延びた直線状の表面第１電極６ａと、表面第１電極６ａに対して直交する方向（Ｘ軸方向）に延びた、複数の直線状の表面第２電極６ｂとを有する。表面第１電極６ａは、シリコン基板１の第１主面１ａにおいて、光電変換によって得られた電気を太陽電池素子１０の外部に取り出すための電極である。表面第１電極６ａは、例えば１〜３ｍｍ程度の幅を有している。表面第１電極６ａの少なくとも一部は、表面第２電極６ｂと電気的に接続されている。表面第２電極６ｂは、シリコン基板１の第１主面１ａにおいて、電気をシリコン基板１から集めるための電極である。表面第２電極６ｂは、例えば５０〜２００μｍ程度の幅を有している。また、隣り合う表面第２電極６ｂは、互いに１〜３ｍｍ程度の間隔を空けて設けられている。このように、表面第２電極６ｂの幅は、表面第１電極６ａの幅よりも小さい。表面電極６の厚みは１０〜４０μｍ程度である。表面電極６は、例えば、銀を主成分とする第１銀ペーストをスクリーン印刷等によって所望の形状に塗布した後、焼成することによって形成できる。なお、本実施形態において、主成分とは、全体の成分に対して含有される比率が５０％以上であることを示し、以下の記述でも同様とする。なお、シリコン基板１の周縁部に、表面第２電極６ｂと同様な幅を有する、線状の表面第３電極６ｃを設けて、これにより表面第２電極６ｂ同士を電気的に接続してもよい。
【００２０】
裏面電極７は、シリコン基板１の第２主面１ｂ側に配置されている。図２に示すように、裏面電極７は、Ｙ軸方向に不連続で直線状に配置された裏面第１電極７ａと、シリコン基板１の第２主面１ｂ側の略全面に配置された裏面第２電極７ｂとを有する。
【００２１】
裏面第１電極７ａは、シリコン基板１の第２主面１ｂにおいて、光電変換によって得られた電気を太陽電池素子１０の外部に取り出すための電極である。裏面第１電極７ａの厚みは１０〜３０μｍ程度であり、その幅は１〜７ｍｍ程度である。また、裏面第１電極７ａは主成分として銀を含有している。この裏面第１電極７ａは、例えば、銀を主成分とする第２銀ペーストをスクリーン印刷等によって所望の形状に塗布した後、焼成することによって形成できる。
【００２２】
裏面第２電極７ｂは、シリコン基板１の第２主面１ｂにおいて、光電変換によって得られた電気をシリコン基板１から集めるための電極であり、裏面第１電極７ａと電気的に接続するように設けられている。裏面第１電極７ａの少なくとも一部が裏面第２電極７ｂに接続していればよい。また、裏面第２電極７ｂの厚みは１５〜５０μｍ程度である。裏面第２電極７ｂは、例えば、シリコン基板１の第２主面１ｂの裏面第１電極７ａが形成された領域の一部を除く略全面に形成される。また、裏面第２電極７ｂは、後述するパッシベーション層９の一部を貫通する孔部９１に位置している、後述の第１導体部１３を通じて、シリコン基板１と電気的に接続される。なお、裏面第２電極７ｂは、例えば複数本の直線状であってもよい。この場合には、裏面第２電極７ｂは、その短手方向において、例えば、１００〜５００μｍ程度の幅を有し、互いに１〜３ｍｍ程度の間隔を空けて複数設けられる。
【００２３】
また、裏面第２電極７ｂは、主成分としてアルミニウムを含有している。このような裏面第２電極７ｂは、例えば、アルミニウムを主成分とするアルミニウムペーストを所望の形状および厚みに塗布した後、所定の温度プロファイルで焼成することによって形成できる。
【００２４】
パッシベーション層９は、シリコン基板１の第２主面１ｂに配置される。パッシベーション層９は、これとシリコン基板１との界面において、少数キャリアの再結合の原因となる欠陥凖位を低減する。パッシベーション層９は、例えば、酸化シリコン、酸化アルミニウムもしくは窒化シリコン層等の絶縁膜、またはこれらの積層膜からなる。パッシベーション層９の厚みは１０〜２００ｎｍ程度である。
【００２５】
第１半導体層２がｐ型層であれば、パッシベーション層９として、ＡＬＤ（Atomic Layer Deposition）法で形成した酸化アルミニウム等、負の固定電荷を有する材料を用いることが好適である。この場合には、電界効果によって少数キャリアである電子がシリコン基板１とパッシベーション層９との界面から遠ざけられるために、界面での少数キャリアの再結合が低減される。同様な理由で、第１半導体層２がｎ型層であれば、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法で形成した窒化シリコン等の正の固定電荷を有する膜を用いるとよい。
【００２６】
裏面第２電極７ｂによってシリコン基板１から電気を集めるためには、パッシベーション層９の一部領域を貫通する孔部９１を通じて、裏面第２電極７ｂとシリコン基板１とが電気的に接続される必要がある。このため、シリコン基板１の第２主面１ｂに形成したパッシベーション層９に対して、例えば、レーザー照射またはエッチングなどの方法で、パッシベーション層９を貫通する孔部９１を形成した後に、裏面第２電極７ｂを形成すればよい。このような孔部９１の形状は、不連続なドット状（破線状）であってもよいし、連続した実線状であってもよい。孔部９１（第１孔部９１ａ）の径（または幅）は１０〜１５０μｍ程度、ピッチは０．０５〜２ｍｍ程度であればよい。
【００２７】
本実施形態において、パッシベーション層９はシリコン基板１の少なくとも第２主面１ｂに配置されればよい。ただし、パッシベーション層９は第１主面１ａおよびシリコン基板１の側面にも配置されていてもよい。
【００２８】
図４〜７に示すように、孔部９１はシリコン基板１の窪み部１１に対応する部位に位置している。
【００２９】
シリコン基板１の窪み部１１と、孔部９１を有するパッシベーション層９との間には、ボイド部１２と、アルミニウムおよびシリコンを含有する第２導体部１４が配置されている。この第２導体部１４は、シリコン基板１および第１導体部１３のそれぞれに接続している。また、第２導体部１４は、窪み部１１の壁面とパッシベーション層９との間に設けられて、シリコン基板１およびパッシベーション層９の双方に接触していることが好ましい。
【００３０】
ボイド部１２は、シリコン基板１の窪み部１１内に位置していて、第２導体部１４が配置されていない部位に位置している。ボイド部１２は、窪み部１１の底部１１ｂにも配置されていてもよい。
【００３１】
窪み部１１、ボイド部１２および第２導体部１４は、いずれも裏面第２電極７ｂの形成と同時に形成するとよい。ただし、窪み部１１の一部は別途レーザーなどで形成してもよい。前述のように、裏面第２電極７ｂは、アルミニウムペーストを所望の形状および厚みで塗布した後、所定の温度プロファイルで焼成することによって形成される。塗布されたアルミニウムペーストは、パッシベーション層９に形成されたコンタクトホールとしての孔部９１を介してシリコン基板１に接する。アルミニウムペーストをアルミニウムの融点以上の最高温度を有する、所定の温度プロファイルで焼成することによって、アルミニウムを含む裏面第２電極７ｂが形成される。さらに、アルミニウムペースト中のアルミニウムとシリコン基板１との間で相互拡散が起こる。この際、シリコン基板１中にアルミニウムが第１半導体層２よりも高濃度に拡散した第３半導体層４と、アルミニウムおよびシリコンを有する第２導体部１４とが形成される。ここで、アルミニウム−シリコン合金の共晶点は、アルミニウムおよびシリコンの融点よりも低い。そのため、アルミニウム−シリコン合金は、アルミニウムペーストの焼成中に、いったん融液化した後に再び固化する。この場合には、アルミニウムへのシリコンの拡散量は、シリコンへのアルミニウムの拡散量よりも大きい。このような拡散量の違いに応じて、シリコン基板１の表面に窪み部１１が形成され、シリコン基板１とパッシベーション層９との間にボイド部１２が形成される。そして、アルミニウム−シリコン合金がシリコン基板１およびパッシベーション層９の双方に接触した状態で固化し、第２導体部１４が形成される。
【００３２】
例えば、図４に示すように、シリコン基板１および裏面電極７の厚み方向において、パッシベーション層９のシリコン基板１側（図４における上側）に第２導体部１４が形成される。そして、第２導体部１４の隣にはボイド部１２が形成される。なお、孔部９１の近傍における裏面第２電極７ｂはアルミニウムだけではなく、シリコン基板１から拡散したシリコンを含有する第１導体部１３が形成される。
【００３３】
このように、第２導体部１４がシリコン基板１およびパッシベーション層９の双方に接触することによって、シリコン基板１と裏面第２電極７ｂとの間で良好な電気的接触が得られる。これにより、光電変換効率が高い太陽電池素子を提供できる。これは、パッシベーション層９が、溶融したアルミニウム−シリコン合金と接することで、パッシベーション層９の絶縁抵抗が低下するためである。または、パッシベーション層９の孔部９１に配置されている第１導体部１３を通じて、第２導体部１４と裏面第２電極７ｂとの間で、電気的導通が実現されるためと考えられる。
【００３４】
そして、本実施形態の太陽電池素子１０では、窪み部１１内の領域が第２導体部１４で完全には充填されず、第２導体部１４以外の領域にボイド部１２が位置している。そのため、厳しい環境下での温度変化においても、第２導体部１４とシリコン基板１との熱膨張率の違いから起こる応力集中を低減できる。これにより、シリコン基板１にマイクロクラックなどのクラックが入りにくくなるため、長期信頼性に優れた太陽電池素子１０を提供できる。
【００３５】
窪み部１１は、パッシベーション層９の側に開口部１１ａを有する。通常、窪み部１１の開口部のサイズ（開口部面積または断面での最大開口長さ）は、パッシベーション層９の孔部９１（第１孔部９１ａ）のサイズ（開口部面積または断面での最大開口長さ）よりも大きくなるが、逆に小さくてもよい。例えば、窪み部１１の開口部１１ａの径（または幅）は５〜２００μｍ程度であり、孔部９１（第１孔部９１ａ）の径（または幅）は１０〜１５０μｍ程度である。ただし、開口部１１ａのサイズが孔部９１のサイズよりも大きい場合には、窪み部１１とパッシベーション層９との間にボイド部１２と第２導体部１４とが共存するための十分な体積を有する空間が形成され得るのでよい。なお、上記開口部面積および最大開口長さは、例えば、裏面電極７とパッシベーション層９、または裏面電極７とを除去した後、窪み部１１の開口部１１ａまたは孔部９１を光学顕微鏡または電子顕微鏡で観察することによって、測定することができる。または、当該部位をサンプリングした後、樹脂包埋して適切な断面研磨を行い、光学顕微鏡または電子顕微鏡で観察することによって測定が可能である。
【００３６】
また、窪み部１１とパッシベーション層９との間において、第２導体部１４の体積がボイド部１２の体積よりも小さければ、第２導体部１４とシリコン基板１との境界部分での応力集中をより低減できる。なお、窪み部１１の深さは５〜５０μｍ程度である。
【００３７】
また、第２導体部１４が、窪み部１１の開口部１１ａからパッシベーション層９の孔部９１の下部まで連続して存在していてもよい。これにより、第２導体部１４と裏面第２電極７ｂとの電気的接触の経路がより増加し、太陽電池素子１０の信頼性がさらに高まる。
【００３８】
図４に示すように、第２導体部１４がパッシベーション層９のシリコン基板１側だけでなく、パッシベーション層９の孔部９１における内周よりも内側にまで存在させてもよい。これにより、パッシベーション層９および裏面第２電極７ｂと第２導体部１４との接続を良好にすることができる。
【００３９】
また、図５に示すように、孔部９１は、広い領域で裏面電極７とシリコン基板１との間で電気的接続が得られる第１孔部９１ａと、第１孔部９１ａよりも小さな第２孔部９１ｂとを含んでいてもよい。第２孔部９１ｂは、パッシベーション層９の形成の過程で、パッシベーション層９の一部に生じた孔であってもよい。そして、第１導体部１３は、第１孔部９１ａ内に主第１導体部１３ａが配置され、第２孔部９１ｂ内に副第１導体部１３ｂがそれぞれ配置されてもよい。第２導体部１４は、主第１導体部１３ａと直接接続せずに、副第１導体部１３ｂと接続している。これにより、第２導体部１４と裏面第２電極７ｂとの電気的接触の経路が増加する。なお、第２導体部１４は、主第１導体部１３ａと副第２導体部１３ｂの両方と直接接続することが好ましい。第１孔部９１ａの径（または幅）は１０〜１５０μｍ程度、ピッチは０．０５〜２ｍｍ程度であればよい。また、第２孔部９１ｂの径（または幅）は１〜２０μｍ程度であればよい。
【００４０】
また、図６および図７に示すように、太陽電池素子１０の第２主面１ｂ側で、シリコン基板１および裏面電極７の厚み方向において、パッシベーション層９の孔部９１から窪み部１１の底部１１ｂ側に向かって、第２導体部１４、ボイド部１２、第２導体部１４および第３半導体層４がこの順に配置されていてもよい。これにより、第２導体部１４による裏面第２電極７ｂへの導通が良好になって、ボイド部１２の存在によるシリコン基板１（第１半導体層２）と第２導体１４との境界部分での応力集中がいっそう緩和される。
【００４１】
また、窪み部１１の断面形状は、例えば図４〜６に示すように、窪み部１１の開口部１１ａと底部１１ｂの横方向の長さがほぼ同じである矩形状であってもよいし、図７に示すように、開口部１１ａから底部１１ｂに向かうほど図示横方向の長さが短くなる台形状でもよいし、円弧状であってもよい。図７に示す形態であれば、第３半導体層４と第２導体１４の接触面積が増加することによって、第３半導体層４と第２導体１４との接触抵抗が低下し光電変換効率が向上し得る。
【００４２】
＜太陽電池素子の製造方法＞
次に、太陽電池素子１０の製造方法の各工程について詳細に説明する。
【００４３】
図８（ａ）に示すシリコン基板１は、単結晶でも多結晶でもよい。シリコン基板１を作製するためのインゴットは、例えば、ＣＺ（チョクラルスキー）法または鋳造法などによって製造できる。以下では、シリコン基板１として、ｐ型の多結晶シリコン基板を用いる例について説明する。
【００４４】
まず、例えば鋳造法によって多結晶シリコンのインゴットを作製する。インゴットの抵抗率は１〜５Ω・ｃｍ程度であればよい。ドーパント元素としては、例えばボロンを添加すればよい。次いで、ワイヤーソー装置などを用いて、インゴットを例えば２５０μｍ以下の厚みにスライスして、シリコン基板１を作製する。その後、シリコン基板１の切断面の機械的ダメージ層および汚染層を清浄にする。このために、シリコン基板１の表面を、ＮａＯＨ、ＫＯＨ、フッ酸またはフッ硝酸などの水溶液でごく微量エッチングしてもよい。
【００４５】
次に、図８（ｂ）に示すように、シリコン基板１の第１主面１ａにテクスチャを形成する。テクスチャの形成方法としては、ＮａＯＨ等のアルカリ溶液もしくはフッ硝酸等の酸溶液を使用したウエットエッチング方法、またはＲＩＥ（Reactive Ion Etching）法等を使用したドライエッチング方法を用いることができる。
【００４６】
次に、図８（ｃ）に示すように、テクスチャを有するシリコン基板１の第１主面１ａに、ｎ型の第２半導体層３を形成する。第２半導体層３は、ペースト状にしたＰ２Ｏ５をシリコン基板１の表面に塗布して熱拡散させる塗布熱拡散法、ガス状にしたＰＯＣｌ３（オキシ塩化リン）を拡散源とした気相熱拡散法などによって形成できる。この第２半導体層３は、０．１〜２μｍ程度の厚み、４０〜２００Ω／□程度のシート抵抗値を有するように形成される。例えば、気相熱拡散法では、ＰＯＣｌ３等からなる拡散ガスを有する雰囲気中で６００〜８００℃程度の温度において、シリコン基板１を５〜３０分程度熱処理する。これにより、リンシリコンガラス（ＰＳＧ）をシリコン基板１の表面に形成する。その後、アルゴンまたは窒素等の不活性ガス雰囲気中で８００〜９００℃程度の高い温度において、シリコン基板１を１０〜４０分間程度熱処理する。これにより、ＰＳＧからシリコン基板１にリンが拡散して、シリコン基板１の第１主面１ａ側に第２半導体層３が形成される。
【００４７】
第２半導体層３の形成工程において、第２主面１ｂ側にも第２半導体層３が形成された場合には、第２主面１ｂ側に形成された第２半導体層３のみをエッチングして除去する。これにより、第２主面１ｂ側にｐ型の導電型領域を露出させる。例えば、フッ硝酸溶液にシリコン基板１における第２主面１ｂ側のみを浸して、第２主面１ｂ側に形成された第２半導体層３を除去する。その後、第２半導体層３を形成する際にシリコン基板１の第１主面１ａ側に付着したＰＳＧをエッチングして除去する。この時、シリコン基板１の側面に形成された第２半導体層３も合わせて除去してもよい。
【００４８】
また、上記第２半導体層３の形成工程において、まず、第２主面１ｂ側に拡散マスクを形成する。次に、気相熱拡散法等によって第２半導体層３を形成する。その後、拡散マスクを除去しても上記と同様の構造を有する第２半導体層３を形成できる。その場合、上記のように、第２主面１ｂ側に第２半導体層３は形成されないため、第２主面１ｂ側の第２半導体層３を除去する工程が不要となる。
【００４９】
以上により、第１主面１ａ側にｎ型半導体層である第２半導体層３が配置される。そして、表面にテクスチャが形成された、第１半導体層２を含む多結晶のシリコン基板１を準備することができる。
【００５０】
次に、図８（ｄ）に示すように、第１半導体層２の第２主面１ｂ上に、酸化アルミニウムからなるパッシベーション層９を形成する。また、シリコン基板１における第１主面１ａ側に、窒化シリコン膜からなる反射防止層５を形成する。
【００５１】
まず、パッシベーション層９の形成方法としては、例えば、ＡＬＤ法、ＰＥＣＶＤ法が用いられる。この時、第１半導体層２の第１主面１ａとシリコン基板１の側面を含む全周囲にパッシベーション層９が形成されてもよい。
【００５２】
ＡＬＤ法によるパッシベーション層９の形成工程では、まず、成膜装置のチャンバー内に、第２半導体層３が形成されたシリコン基板１を載置する。そして、シリコン基板１が１００℃〜２５０℃の温度域で加熱された状態で、アルミニウム原料の供給、アルミニウム原料の排気除去、酸化剤の供給、酸化剤の排気除去、の各工程を複数回繰り返す。これにより、シリコン基板１の上に酸化アルミニウムからなるパッシベーション層９を形成する。ＡＬＤ法のアルミニウム原料としては、例えばトリメチルアルミニウム（ＴＭＡ）、トリエチルアルミニウム（ＴＥＡ）等を用いることができる。また、酸化剤としては、例えば、水、オゾンガス等を用いることができる。
【００５３】
また、第２主面１ｂに形成された酸化アルミニウムの上に、窒化シリコン、酸化シリコンなどの膜をＰＥＣＶＤなどの方法でさらに形成してもよい。これにより、酸化アルミニウムが有する界面パッシベーション機能と、窒化シリコンおよび酸化シリコンなどが有する保護膜としての機能とを合わせ持つパッシベーション層９を形成できる。
【００５４】
パッシベーション層９には、裏面電極７とシリコン基板１との電気的接続を得るための孔部９１を設ける。孔部９１は、例えば、レーザービーム照射によって形成できるし、パターン化されたエッチングマスクを用いてエッチングする方法などによっても形成できる。
【００５５】
次に、シリコン基板１の第１主面１ａ側の第２半導体層３の上に、窒化シリコン膜からなる反射防止層５を形成する。反射防止層５は、例えば、ＰＥＣＶＤ法またはスパッタリング法を用いて形成される。ＰＥＣＶＤ法を用いる場合であれば、事前にシリコン基板１を成膜中の温度よりも高い温度で加熱する。その後、加熱したシリコン基板１にシラン（ＳｉＨ４）とアンモニア（ＮＨ３）との混合ガスを窒素（Ｎ２）で希釈して供給する。そして、反応圧力を５０〜２００Ｐａにして、グロー放電分解でプラズマ化させて反応、堆積させることで反射防止層５を形成できる。この時の成膜温度は、３５０〜６５０℃程度とする。また、グロー放電に必要な高周波電源の周波数としては１０〜５００ｋＨｚの周波数を使用する。
【００５６】
また、ガス流量は反応室の大きさ等によって適宜決定される。例えば、ガスの流量を１５０〜６０００ｓｃｃｍの範囲とすることが望ましく、シランの流量Ａとアンモニアの流量Ｂとの流量比Ｂ／Ａは０．５〜１５であればよい。
【００５７】
次に、図８（ｅ）に示すように、表面電極６（表面第１電極６ａと表面第２電極６ｂ）と、裏面電極７（裏面第１電極７ａと裏面第２電極７ｂ）とを以下のようにして形成する。
【００５８】
表面電極６は、例えば主成分として銀を含む金属粉末、有機ビヒクルおよびガラスフリットを含有する金属ペースト（第１銀ペースト）を用いて作製される。まず、この第１銀ペーストを、シリコン基板１の第１主面１ａに塗布する。その後、最高温度６００〜８５０℃で数十秒〜数十分程度焼成することによって表面電極６を形成する。この塗布法としては、スクリーン印刷法などを用いることができる。そして、塗布後、所定の温度で溶剤を蒸散させて乾燥してもよい。なお、表面電極６は、表面第１電極６ａと表面第２電極６ｂとを有するが、スクリーン印刷を用いることで、表面第１電極６ａと表面第２電極６ｂとは、１つの工程で形成できる。
【００５９】
裏面第１電極７ａは、主成分として銀を含む金属粉末、有機ビヒクルおよびガラスフリット等を含有する金属ペースト（第２銀ペースト）を用いて作製する。第２銀ペーストの塗布法としては、例えば、スクリーン印刷法などを用いることができる。この塗布後、所定の温度で溶剤を蒸散させて乾燥させてもよい。第２銀ペーストが塗布されたシリコン基板１を、焼成炉内にて最高温度が６００〜８５０℃の条件で、数十秒〜数十分間程度焼成する。これにより、裏面第１電極７ａがシリコン基板１の第２主面１ｂ側に形成される。
【００６０】
裏面第２電極７ｂは、主成分としてアルミニウムを含む金属粉末、有機ビヒクルおよびガラスフリットを含有する金属ペースト（アルミニウムペースト）を用いて作製する。このアルミニウムペーストを、予め塗布された第２銀ペーストの一部に接触するように第２主面１ｂ上に塗布する。この時、第２主面１ｂ上の裏面第１電極７ａが形成されない部位のほぼ全面に塗布してもよい。この塗布法としては、スクリーン印刷法などを用いることができる。この塗布後、所定の温度で溶剤を蒸散させて乾燥させてもよい。アルミニウムペーストが塗布されたシリコン基板１を焼成炉内にて最高温度が６００〜８５０℃の条件で数十秒〜数十分間程度焼成することによって、裏面第２電極７ｂがシリコン基板１の第２主面１ｂ側に形成される。
【００６１】
裏面第２電極７ｂの形成に伴って、第３半導体層４、窪み部１１、ボイド部１２、第１導体部１３および第２導体部１４を形成する。塗布したアルミニウムペーストは、パッシベーション層９に形成したコンタクトホールとしての孔部９１において、シリコン基板１の第２主面１ｂと接している。アルミニウムペーストを、アルミニウムの融点以上の最高温度を有する所定の温度プロファイルで焼成することによって、アルミニウムを含む裏面第２電極７ｂが形成される。
【００６２】
第３半導体層４、窪み部１１、ボイド部１２、第２導体部１４の形状および大きさは、アルミニウムペーストの組成、印刷条件（塗布厚み等）によって調整できる。アルミニウム中へのシリコンの拡散量は、シリコン中へのアルミニウムの拡散量よりも大きい。このことから、シリコン基板１の表面にはパッシベーション層９の孔部９１と相対して窪み部１１が形成される。この時、拡散時間が短く、アルミニウム中へのシリコンの拡散量もかなり大きい場合には、窪み部１１内に第２導体部１４は形成されず、窪み部１１とパッシベーション層９とで囲まれたボイド部１２のみが形成される。本実施形態では、アルミニウムペースト中にシリコンまたはアルミニウム−シリコン合金などを添加する、アルミニウムペーストの塗布厚みを小さくする、または昇温時速度を小さくするなどの方法を採用する。これらにより、シリコン基板１からアルミニウムを含有する電極にシリコンが拡散しにくくなる。そして、窪み部１１内にボイド部１２と第２導体部１４の両方を形成できる。さらに、シリコン基板１からアルミニウムを含有する電極にシリコンが拡散しにくくなることによって、窪み部１１内に占める第２導体部１４の領域を増やすことができる。
【００６３】
また、窪み部１１とパッシベーション層９の双方に接触した状態で第２導体部１４が形成される理由は、焼成時に融液であったアルミニウム−シリコン合金が、表面張力の影響で、窪み部１１およびパッシベーション層９の双方に接触しやすく、その状態で固化するためと考えられる。このため、本実施形態では、図４に示すように、シリコン基板１および裏面電極７の厚み方向において、パッシベーション層９のシリコン基板１側に第２導体部１４が配置される。この第２導体部１４から窪み部１１の底部１１ｂ側にボイド部１２が位置する。
【００６４】
図４に示す第２導体部１４は、窪み部１１の開口部１１ａからパッシベーション層９の孔部９１にまで連続して設けられる。この場合、例えば、アルミニウム粉末１００質量部に対して、８０質量％アルミニウム−２０質量％シリコン合金の粉末を３０〜６０質量部およびシリコン粉末を１〜３質量部含むアルミニウムペーストを用いる。そして、このようなアルミニウムペーストを例えば、平均約３０μｍの厚みとなるように印刷し、焼成炉内にてシリコン基板１の最高温度が７３０〜８００℃、また、昇温時速度が８０℃／秒の領域を有する条件で焼成する。これにより、図４に示す第２導体部１４を形成できる。
【００６５】
また、図５に示す第２導体部１４は、窪み部１１の壁面とパッシベーション層９との間にのみに設けられる。この場合、例えば、アルミニウム粉末１００質量部に対して、８０質量％アルミニウム−２０質量％シリコン合金の粉末を３０〜５０質量部およびシリコン粉末を１〜３質量部含むアルミニウムペーストを用いる。そして、このようなアルミニウムペーストを、例えば平均約４０μｍの厚みとなるように印刷し、焼成炉内にてシリコン基板１の最高温度が８００〜８４０℃、また、昇温時速度が８５℃／秒の領域を有する条件で焼成する。これにより、図５に示す第２導体部１４を形成できる。
【００６６】
また、図６に示す第２導体部１４は、窪み部１１の周囲全体に設けられる。この場合、例えば、アルミニウム粉末１００質量部に対して、８０質量％アルミニウム−２０質量％シリコン合金の粉末を７０〜９０質量部およびシリコン粉末を１〜３質量部含むアルミニウムペーストを用いる。そして、このようなアルミニウムペーストを、例えば平均約３０μｍの厚みとなるように印刷し、焼成炉内にてシリコン基板１の最高温度が７３０〜８００℃、また、昇温時速度が８０℃／秒の領域を有する条件で焼成する。これにより、図６に示す第２導体部１４を形成できる。
【００６７】
以上の工程により、太陽電池素子１０を作製することができる。
【００６８】
なお、裏面第２電極７ｂを形成した後に裏面第１電極７ａを形成してもよい。また、裏面第１電極７ａはシリコン基板１と直接接触してもよいし、裏面第１電極７ａとシリコン基板１との間にもパッシベーション層９を配置してもよい。
【００６９】
また、表面電極６、裏面第１電極７ａおよび裏面第２電極７ｂは、各々の導電性ペーストを塗布した後、同時に焼成して形成しても構わない。これにより、生産性が向上するとともに、シリコン基板１にかかる熱履歴を低減して、太陽電池素子１０の出力特性を向上させることができる。
【実施例】
【００７０】
以下に、上述の実施形態を具体化した実施例について説明する。まず、半導体基板としてｐ型の第１半導体層２を有する多数のシリコン基板１を用いた。シリコン基板１は、平面視して正方形の一辺が約１５６ｍｍ角、厚さが約２００μｍの多結晶シリコン基板とした。これらのシリコン基板１をＮａＯＨ水溶液でエッチングして、その後、洗浄を行なった。そして、シリコン基板１に対して、以下の処理を行なった。
【００７１】
まず、シリコン基板１の第１主面１ａ側にＲＩＥ法を用いてテクスチャを形成した。
【００７２】
次に、シリコン基板１にガス状にしたＰＯＣｌ３（オキシ塩化リン）を拡散源とした気相熱拡散法によって、シリコン基板１の表面にＰＳＧを形成し、ＰＳＧからリンを拡散させた。これにより、シート抵抗が９０Ω／□程度となるｎ型の第２半導体層３を形成した。なお、シリコン基板１の第２主面１ｂ側に形成された第２半導体層３はフッ硝酸溶液で除去して、その後、ＰＳＧをフッ酸溶液でエッチングして除去した。
【００７３】
次に、シリコン基板１の第２主面１ｂ側にＡＬＤ法を用いて酸化アルミニウムを形成し、その上にプラズマＣＶＤ法を用いて保護膜としての機能を有する窒化シリコンを形成して、積層構造のパッシベーション層９を形成した。
【００７４】
ここでは、成膜装置のチャンバー内にシリコン基板１を載置して、シリコン基板１の表面温度が１００〜２００℃程度になるように維持した。そして、アルミニウム源材料としてＴＭＡを用い、酸化剤としてオゾンガスを用いて、約３０ｎｍの厚さの酸化アルミニウムを形成した。
【００７５】
その後、シリコン基板１の第１主面１ａの上に、プラズマＣＶＤ法を用いて窒化シリコンからなる反射防止層５を形成した。
【００７６】
次に、パッシベーション層９にレーザービーム照射によって複数の孔部９１を形成した。
【００７７】
そして、第１主面１ａ側には銀ペーストを図１に示す表面電極６のパターンに塗布し、第２主面１ｂ側には銀ペーストを図２に示す裏面第１電極７ａのパターンに塗布した。また、第２主面１ｂ側に、アルミニウムペーストを図２に示す裏面第２電極７ｂのパターンに塗布した。そして、これら導電性ペーストを最高温度が７５０℃で焼成した。これにより、第３半導体層４、表面電極６、裏面第１電極７ａ、裏面第２電極７ｂおよび第１導体部１３を形成して、太陽電池素子１０を作製した。
【００７８】
実施例では、アルミニウムペーストは、アルミニウム粉末１００質量部に対して、ガラス粉末を含まず、８０質量％アルミニウム−２０質量％シリコンの合金粉末を４０質量部、シリコン粉末を２質量部それぞれ含むものとした。そして、アルミニウムペーストを平均約３０μｍの厚みになるように印刷した。なお、昇温時速度が８０℃／秒の領域を有する条件で焼成した。これにより、図５に示すような窪み部１１にボイド部１２と第２導体部１４を有する太陽電池素子１０を作製した。
【００７９】
一方、比較例では、アルミニウムペーストは、アルミニウム粉末１００質量部に対して、ガラス粉末を７質量部、７５質量％アルミニウム−２５質量％シリコンの合金粉末を４００質量部、シリコン粉末を３３質量部それぞれ含むものとした。そして、アルミニウムペーストを平均約３０μｍの厚みとなるように印刷した。なお、昇温時速度が７６℃／秒の領域を有する条件で焼成した。これによって、窪み部１１にボイド部１２が形成されていない太陽電池素子１０を作製した。
【００８０】
次に、実施例および比較例の太陽電池素子１０の初期最大出力（以下、Ｐｍという）の測定を行なった。この測定はＪＩＳ  Ｃ  ８９１３に準拠して、ＡＭ（Ａｉｒ  Ｍａｓｓ）１．５および１００ｍＷ／ｃｍ２の条件下にて行なった。また、信頼性試験は、実施例および比較例の太陽電池素子１０を用いた太陽電池モジュールを作製して行なった。太陽電池モジュールを、温度１２５℃、湿度９５％の恒温恒湿試験機に投入し、１５０時間後および４５０時間後に、Ｐｍからの出力低下率を測定した。太陽電池素子１０のＰｍは、比較例を１００として実施例の測定結果を規格化した。実施例における太陽電池素子１０のＰｍは平均１００であった。
【００８１】
また、比較例の太陽電池モジュールの出力低下率は、１５０時間で３％、４５０時間で１０％であった。これに対して、実施例の太陽電池モジュールの出力低下率は、１５０時間で２％、４５０時間で５％であった。この結果は、実施例において、窪み部１１にボイド部１２が形成されたことによって、シリコン基板１と第２導電部１４との熱膨張率の違いによるシリコン基板１への応力集中が低減したためと考えられる。
【符号の説明】
【００８２】
１    ：シリコン基板
１ａ：第１主面
１ｂ：第２主面
２    ：第１半導体層（ｐ型半導体層）
３    ：第２半導体層（ｎ型半導体層）
４    ：第３半導体層（ＢＳＦ層）
５    ：反射防止層
６    ：表面電極
６ａ：表面第１電極
６ｂ：表面第２電極
６ｃ：表面第３電極
７    ：裏面電極
７ａ：裏面第１電極
７ｂ：裏面第２電極
９    ：パッシベーション層
９１：孔部
９１ａ：第１孔部
９１ｂ：第２孔部
１０  ：太陽電池素子
１０ａ：第１主面
１０ｂ：第２主面
１１  ：窪み部
１２  ：ボイド部
１３  ：第１導体部
１４  ：第２導体部
【図１】
2018061067.tif 000003
【図２】
2018061067.tif 000004
【図３】
2018061067.tif 000005
【図４】
2018061067.tif 000006
【図５】
2018061067.tif 000007
【図６】
2018061067.tif 000008
【図７】
2018061067.tif 000009
【図８】
2018061067.tif 000010