(57)【要約】【課題】製品用の半導体基板の歩留まりを向上させる。【解決手段】（ａ）製品用ウエハと同様の積層膜４ｆであり、かつＡｌ膜などの導体膜を含む積層膜４ｆが形成されたモニタ用ウエハ１０を準備する工程、（ｂ）積層膜４ｆ上にフォトレジスト膜が形成されていない状態でモニタ用ウエハ１０の積層膜４ｆをエッチングする工程、（ｃ）異物検査装置１４のステージ１３上に載置されたモニタ用ウエハ１０に対してレーザ光１１を照射し、その散乱光１２ａによりエッチ残り（欠陥）９を検出する工程、を有する。【選択図】図９
2018073894.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）導体膜を含む積層膜が形成された検査用半導体基板を準備する工程、
（ｂ）前記（ａ）工程の後、前記積層膜上にフォトレジスト膜が形成されていない状態で前記検査用半導体基板の前記積層膜をエッチングする工程、
（ｃ）前記（ｂ）工程の後、前記検査用半導体基板の欠陥を検出する工程、
を有する、半導体検査方法。
【請求項２】
請求項１に記載の半導体検査方法において、
前記積層膜は、最下層と、前記最下層上に配置された中間層と、前記中間層上に配置された最上層と、からなり、
前記最下層は、ＴｉＮ膜と、前記ＴｉＮ膜上に配置されたＴｉ膜と、からなり、
前記中間層は、Ａｌ膜またはＡｌ合金膜であり、
前記最上層は、ＴｉＮ膜と、前記ＴｉＮ膜上に配置されたＴｉ膜と、からなる、半導体検査方法。
【請求項３】
請求項１に記載の半導体検査方法において、
前記（ｃ）工程で検出した欠陥は、配線形成工程におけるエッチングで発生したエッチング残りである、半導体検査方法。
【請求項４】
請求項３に記載の半導体検査方法において、
前記エッチング残りは、前記（ｂ）工程より前の工程で前記積層膜上に付着した異物によって形成された欠陥である、半導体検査方法。
【請求項５】
請求項１に記載の半導体検査方法において、
前記（ｃ）工程では、前記検査用半導体基板の表面にレーザ光を照射し、前記レーザ光の散乱光により前記欠陥を検出する、半導体検査方法。
【請求項６】
請求項１に記載の半導体検査方法において、
前記（ｃ）工程では、異物検査装置を用いて前記欠陥を検出する、半導体検査方法。
【請求項７】
請求項１に記載の半導体検査方法において、
前記積層膜は、最下層と、前記最下層上に配置された中間層と、前記中間層上に配置された最上層と、からなり、
前記最下層は、ＴｉＮ膜と、前記ＴｉＮ膜上に配置されたＴｉ膜と、からなり、
前記中間層は、Ｗ膜であり、
前記最上層は、酸化膜である、半導体検査方法。
【請求項８】
（ａ）導体膜を含む積層膜が形成された検査用半導体基板を準備する工程、
（ｂ）前記（ａ）工程の後、前記積層膜上にフォトレジスト膜が形成されていない状態で前記検査用半導体基板の前記積層膜をエッチングする工程、
（ｃ）前記（ｂ）工程の後、前記検査用半導体基板の欠陥を検出する工程、
（ｄ）前記（ｃ）工程の後、前記（ｃ）工程で検出した欠陥により前記欠陥を生成する半導体製造装置を管理する管理値を求める工程、
を有し、
前記管理値に基づいて前記半導体製造装置の状態を管理する、半導体製造装置の管理方法。
【請求項９】
請求項８に記載の半導体製造装置の管理方法において、
前記管理値は、半導体基板１枚当たりに検出された総欠陥数に含まれるエッチング残りの数を求め、前記総欠陥数の増加の割合から算出した数値である、半導体製造装置の管理方法。
【請求項１０】
請求項８に記載の半導体製造装置の管理方法において、
前記積層膜は、最下層と、前記最下層上に配置された中間層と、前記中間層上に配置された最上層と、からなり、
前記最下層は、ＴｉＮ膜と、前記ＴｉＮ膜上に配置されたＴｉ膜と、からなり、
前記中間層は、Ａｌ膜またはＡｌ合金膜であり、
前記最上層は、ＴｉＮ膜と、前記ＴｉＮ膜上に配置されたＴｉ膜と、からなる、半導体製造装置の管理方法。
【請求項１１】
請求項８に記載の半導体製造装置の管理方法において、
前記（ｃ）工程では、前記検査用半導体基板の表面にレーザ光を照射し、前記レーザ光の散乱光により前記欠陥を検出する、半導体製造装置の管理方法。
【請求項１２】
請求項８に記載の半導体製造装置の管理方法において、
前記（ｃ）工程では、異物検査装置を用いて前記欠陥を検出する、半導体製造装置の管理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体検査方法および半導体製造装置の管理技術に関し、例えば、半導体装置を製造する工程管理に適用して有効な技術に関する。
【背景技術】
【０００２】
半導体装置を製造する過程において生じる欠陥の検出については、この欠陥検出を半導体装置の製造の管理にどのように活かすかが重要な技術である。
【０００３】
そこで、半導体装置の製造工程管理方法が、例えば特開２００５−１９１０６７号公報（特許文献１）に開示されている。上記特許文献１には、インライン検査において、ダミーウエハ上に形成した金属膜上に、異物検査装置によってレーザ光などを照射することで、微小な異物を検出し、この検出結果によって製造工程を管理する方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１９１０６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体装置の製造過程における欠陥検出については、モニタ用ウエハ（検査用半導体基板）を使用する異物検査と、製品の半導体ウエハ（半導体装置などの製品に搭載される半導体チップを形成する半導体基板であり、以降、単に製品用ウエハとも言う）を使用する欠陥検査とが知られている。
【０００６】
モニタ用ウエハを使用する異物検査では、回転しているモニタ用ウエハに対してレーザ光を照射し、反射する散乱光を見て異物を検出するため、検査速度は速く、かつ高感度を維持し易いという利点はあるが、加工の際に生じる欠陥は検出することができない。
【０００７】
一方、製品用ウエハを使用する欠陥検査では、実際に加工した製品用ウエハを検査するため、加工の際に生じる欠陥の検出はできるが、パターン比較による検出のため検査に要する時間がかかる。また、欠陥検査では、Ａｌ（アルミニウム）の表面の凹凸などが大きい場合、この凹凸を欠陥として検出してしまうために検出の感度を低くする必要があり、高感度を維持することができない。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施の形態による半導体検査方法は、（ａ）導体膜を含む積層膜が形成された検査用半導体基板を準備する工程、（ｂ）上記（ａ）工程の後、上記積層膜上にフォトレジスト膜が形成されていない状態で上記検査用半導体基板の上記積層膜をエッチングする工程、（ｃ）上記（ｂ）工程の後、上記検査用半導体基板の欠陥を検出する工程、を有する。
【００１０】
また、一実施の形態による半導体製造装置の管理方法は、（ａ）導体膜を含む積層膜が形成された検査用半導体基板を準備する工程、（ｂ）上記（ａ）工程の後、上記積層膜上にフォトレジスト膜が形成されていない状態で上記検査用半導体基板の上記積層膜をエッチングする工程、を有する。さらに、（ｃ）上記（ｂ）工程の後、上記検査用半導体基板の欠陥を検出する工程、（ｄ）上記（ｃ）工程の後、上記（ｃ）工程で検出した欠陥により上記欠陥を生成する半導体製造装置を管理する管理値を求める工程、を有する。
【発明の効果】
【００１１】
上記一実施の形態によれば、半導体基板（製品用）の歩留まりを向上させることができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態の製品用の半導体基板の構造の一例を示す断面図である。
【図２】図１に示す半導体基板の組み立て手順の一例を示すフロー図である。
【図３】図１に示す半導体基板におけるＡｌ配線の加工手順の一例を示すフロー図である。
【図４】図３のフローに対応した半導体基板の主要部の構造の一例を示す断面図である。
【図５】図３のフローに対応した半導体基板の主要部の構造の一例を示す断面図である。
【図６】図３のエッチング工程における欠陥発生時の半導体基板の主要部の構造を示す断面図である。
【図７】実施の形態の異物検査と、比較例の異物検査および欠陥検査と、を比較するデータ図である。
【図８】実施の形態の異物検査の手順に対応した検査用半導体基板の主要部の構造の一例を示す断面図である。
【図９】実施の形態の異物検査時の状態の一例を示す部分断面図である。
【図１０】比較例の欠陥検査で検出されたエッチング残り（以降、エッチ残りとも言う）の一例を示す部分平面図である。
【図１１】比較例の欠陥検査で検出されなかったエッチ残りの一例を示す部分平面図である。
【図１２】実施の形態の異物検査で検出されたエッチ残りの一例を示す部分平面図である。
【図１３】実施の形態の異物検査から求めた総欠陥数と微小エッチ残りの関係を示すグラフである。
【図１４】製品用の半導体基板の構造の変形例を示す断面図である。
【図１５】図１４のＡ部の構造を示す拡大断面図である。
【発明を実施するための形態】
【００１３】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１４】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００１５】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００１６】
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１７】
また、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００１９】
＜半導体基板の構成＞
図１は実施の形態の製品用の半導体基板の構造の一例を示す断面図、図２は図１に示す半導体基板の組み立て手順の一例を示すフロー図である。
【００２０】
図１に示す本実施の形態の半導体基板１は、製品用の半導体基板（製品用ウエハ）であり、Ｓｉ（シリコン）基板２上に多層配線層４が形成され、その上層にボンディングパッド５ａが形成されたパッド層５を備えたものである。なお、本実施の形態では、Ｓｉ基板２の表層に、トランジスタ層３が形成されている場合を説明する。すなわち、Ｓｉ基板２の表層には、トランジスタ層３と、トランジスタ層３上に形成された多層配線層４と、多層配線層４上に形成されたパッド層５と、が形成されている。
【００２１】
ここで、トランジスタ層３には、ソース３ｂ、ドレイン３ｃ、ゲート３ｄの各電極を有したトランジスタ３ａが形成されており、絶縁膜３ｆ内に配置されている。
【００２２】
そして、ソース３ｂおよびドレイン３ｃのそれぞれは、導体膜が埋め込まれてなるコンタクト部（プラグ）３ｅと接続され、上層の配線（積層膜４ｆ）と電気的に接続されている。
【００２３】
また、多層配線層４には、それぞれに導体膜を含む複数の積層膜４ｆが形成されている。これら積層膜４ｆの詳細については、後で説明するが、本実施の形態の積層膜４ｆは、３層構造であり、３層全てが導体膜の場合を取り上げて説明する。
【００２４】
なお、多層配線層４に形成された複数の積層膜４ｆは、絶縁膜４ｅ中において、導体膜が埋め込まれてなるコンタクト部４ｄによってその階層方向（絶縁膜４ｅの厚さ方向）に電気的に接続されている。
【００２５】
また、パッド層５には、それぞれ表面に露出する電極である複数のボンディングパッド５ａが設けられている。これらボンディングパッド５ａは、その下層に、下地金属膜５ｂが形成されており、この下地金属膜５ｂと多層配線層４の積層膜４ｆとが、絶縁膜５ｄ中に導体膜が埋め込まれてなるコンタクト部５ｃを介して電気的に接続されている。
【００２６】
そして、ボンディングパッド５ａは、例えば、金属ワイヤ（図示せず）などが電気的に接続される電極である。
【００２７】
なお、半導体基板１は、例えば、不揮発性メモリ（一例としてフラッシュメモリ）用の半導体チップやＳＯＣ（System On a Chip）などの製品を形成する際に用いられる。
【００２８】
半導体基板１の形成手順は、図２に示すフローのように、Ｓｉ基板２上に、まず、トランジスタ３ａを含むトランジスタ層３を形成する（トランジスタ層形成）。ここでは、トランジスタ３ａの形成、絶縁膜３ｆへのコンタクト部３ｅの形成などを順次行ってトランジスタ層３を形成する。
【００２９】
トランジスタ層形成後、トランジスタ層３の上層に多層配線層４を形成する（多層配線層形成）。ここでは、積層膜４ｆと絶縁膜４ｅ、およびコンタクト部４ｄと絶縁膜４ｅの形成を順次行って積み重ねて多層配線層４を形成する。
【００３０】
多層配線層形成後、多層配線層４上にパッド層５を形成する。ここでは、コンタクト部５ｃと絶縁膜５ｄ、およびボンディングパッド５ａと絶縁膜５ｄの形成を順次行う（ボンディングパッド形成）。
【００３１】
次に、図１に示す半導体基板１の多層配線層４におけるＡｌ（アルミニウム）配線の加工手順について説明する。図３は図１に示す半導体基板におけるＡｌ配線の加工手順の一例を示すフロー図、図４は図３のフローに対応した半導体基板の主要部の構造の一例を示す断面図、図５は図３のフローに対応した半導体基板の主要部の構造の一例を示す断面図、図６は図３のエッチング工程における欠陥発生時の半導体基板の主要部の構造を示す断面図である。
【００３２】
まず、図４に示す基板準備を行う。すなわち、図１に示すトランジスタ３ａや絶縁膜３ｆなどを含むトランジスタ層３を形成した半導体基板１を準備する。基板準備後、図３および図４に示すスパッタリングを行う。すなわち、製品用の半導体基板１において最終的に配線となる導体膜を、図１に示すトランジスタ層３上にスパッタリングによって形成する。本実施の形態では、図４のスパッタリングに示すように、配線が、３つの導体膜からなる積層膜４ｆの場合を説明する。ここで、積層膜４ｆは、最下層４ａと、最下層４ａ上に配置された中間層４ｂと、中間層４ｂ上に配置された最上層４ｃと、からなる。この時、最下層４ａは、ＴｉＮ膜と、上記ＴｉＮ膜上に配置されたＴｉ膜と、からなる。また、中間層４ｂは、Ａｌ膜またはＡｌ合金膜である。さらに、最上層４ｃは、ＴｉＮ膜と、上記ＴｉＮ膜上に配置されたＴｉ膜と、からなる。
【００３３】
なお、一例として、最下層４ａのＴｉＮ膜の厚さは５０ｎｍ、Ｔｉ膜の厚さは５ｎｍである。また、中間層４ｂのＡｌ膜またはＡｌ合金膜の厚さは２５０ｎｍ、さらに、最上層４ｃのＴｉＮ膜の厚さは２０ｎｍ、Ｔｉ膜の厚さは１５ｎｍであるが、積層膜４ｆにおけるそれぞれの膜厚は、上記数値に限定されるものではない。
【００３４】
スパッタリング後、図３および図５に示すフォトリソグラフィを実施する。すなわち、回路用の配線パターン７ａを形成するためのフォトレジスト膜６を積層膜４ｆ上に形成する。詳細には、配線パターン７ａを形成するためのフォトレジスト膜６を、所望のパターンとなるように積層膜４ｆ上に形成する。
【００３５】
そして、フォトリソグラフィの処理を行った後、図３および図５に示すエッチングを行う。ここでは、フォトレジスト膜６をマスクとして積層膜４ｆが配線パターン７ａの形となるように積層膜４ｆをエッチングする。
【００３６】
エッチング後、図３および図５に示すアッシングを行う。ここでは、不要となったフォトレジスト膜６をアッシングによって除去する。
【００３７】
これにより、積層膜４ｆからなる配線７が形成される。その後、図３に示す層間膜堆積を実施する。
【００３８】
＜欠陥の発生＞
図６は図３のエッチング工程における欠陥発生時の半導体基板の構造を示す断面図である。
【００３９】
例えば、図４に示すスパッタリングによって、図１に示すＳｉ基板２のトランジスタ層３上に積層膜４ｆを形成し、スパッタリング後、図６のフォトリソグラフィの工程で、フォトレジスト膜６上に異物８が付着する。フォトリソグラフィの工程では、本来、図５のフォトリソグラフィに示すように積層膜４ｆ上に、配線パターン７ａを形成するためのフォトレジスト膜６を所望のパターンに形成する。
【００４０】
しかしながら、図６に示すフォトリソグラフィの工程では、フォトレジスト膜６上に異物８が付着しているため、図５の配線７を形成するための所望のパターンを、積層膜４ｆに適切に形成することができない。そして、フォトリソグラフィの後に図６に示すエッチングを行った際に、異物８がマスクとなって適切なエッチングが行われず、エッチ残り（欠陥）９が発生する。つまり、エッチ残り９は、異物８がマスクとなった状態でエッチングが行われた結果、本来エッチングが行われるべき箇所の一部がエッチングされずに残留し、欠陥となるものである。
【００４１】
エッチング後、図６のアッシングによって不要となった積層膜４ｆ上のフォトレジスト膜６を除去する。この時、フォトレジスト膜６に付着していた異物８も一緒に除去されるが、積層膜４ｆには所望の適切なパターンが形成されずにエッチ残り９が発生した状態となっている。
【００４２】
＜本実施の形態の異物検査（欠陥検査）について＞
図７は実施の形態の異物検査と、比較例の異物検査および欠陥検査と、を比較するデータ図、図８は実施の形態の異物検査の手順に対応した検査用半導体基板の主要部の構造の一例を示す断面図、図９は実施の形態の異物検査時の状態の一例を示す部分断面図である。なお、図７において、異物検査（実施の形態）と欠陥検査（比較例）におけるウエハ上の積層膜の表記については、主要膜のみを表記しており、主要膜以外は省略している。
【００４３】
図７を用いて、本願発明者が比較検討を行った比較例の異物検査と、同じく比較検討を行った比較例の欠陥検査と、本実施の形態の異物検査とを比較して説明する。
【００４４】
まず、図７における比較例の異物検査について説明すると、検査用の半導体基板であるモニタ用ウエハを使用し、このモニタ用ウエハをベアＳｉの状態、もしくは酸化膜などを成膜した状態で検査する。この検査では、異物検査装置を使用し、モニタ用ウエハ上にはフォトレジスト膜を形成せずに検査を行う。なお、検査対象となる生産装置（例えばエッチング装置）で処理した直後に異物検査装置にて検査を行う。そして、この異物検査では、モニタ用ウエハの表面にレーザ光を照射し、その反射光の散乱により異物検出を行う。つまり、検出物は、異物のみである。
【００４５】
そして、回転しているモニタ用ウエハにレーザ光を照射し、その反射光のうち異物に反射した散乱光を検出するため、検査速度が速く、５分程度で検査を行うことができる。また、Ｓｉ基板上に下地として形成される絶縁膜の平坦度が高いため、下地膜の凹凸の影響を受けにくく高感度を維持しやすい。しかしながら、エッチ残りなどの実際の製品用ウエハを加工する際に生じる欠陥の検出ができないという課題がある。
【００４６】
一方、比較例の欠陥検査は、製品用ウエハに刻まれたパターン形状を、隣接する半導体チップ（またはショット）のパターン形状と比較して差分を抽出し検査するものである。したがって、積層膜構造は、実際の製品用ウエハの積層膜構造そのものを使用することができる（例えば、ＴｉＮ／Ａｌ／ＴｉＮなど）。また、検出物は、異物もしくはエッチ残りなどのパターン欠陥である。
【００４７】
つまり、製品用ウエハを使用した欠陥検査では、実際に加工に使用される半導体ウエハと同じものを検査するため、加工の際に生じる欠陥を検査することができる。しかしながら、パターン比較を行うため、検査に要する時間が長いという課題が生じる。検査時間は、例えば、４５分程度である。さらに、比較例の欠陥検査では、Ａｌの表面の凹凸などが大きい場合に欠陥として検出するため、感度を低くする必要があり高感度を維持できないという課題もある。
【００４８】
そこで、本実施の形態では、図８に示すような製品用ウエハと同様の積層膜４ｆを形成したモニタ用ウエハ（検査用半導体基板）１０を用いてエッチングを実施し、その後、異物検査装置を用いて異物検査を行う。なお、上記エッチングでは、積層膜４ｆ上に図５に示すようなフォトレジスト膜６は形成せずに（パターンを形成せずに）積層膜４ｆをエッチングする。すなわち、エッチバックを行う。つまり、製品用ウエハと同様の積層膜４ｆを形成したモニタ用ウエハ（検査用半導体基板）１０の積層膜４ｆに対して、エッチバックを行って図９に示すようなエッチ残り９を検出するものである。
【００４９】
これにより、どの工程で上記異物８が付着したのかを検出することができる。
【００５０】
図７の本実施の形態の異物検査に示すように、この異物検査では、検出物として異物８およびエッチ残り９を検出することができる。さらに、本実施の形態の異物検査では、異物検査装置を使用するため、ＴＡＴ（ターンアラウンドタイム）を短くすることができる。
【００５１】
次に、図８および図９を用いて本実施の形態の半導体検査方法である異物検査方法について説明する。
【００５２】
まず、導体膜を含む積層膜４ｆが形成されたモニタ用ウエハ（検査用半導体基板）１０を準備する。すなわち、モニタ用ウエハ１０上に製品用ウエハと同様の積層膜４ｆをスパッタリングによって形成する。例えば、図１に示す製品用ウエハである半導体基板１と同様の積層膜４ｆを形成する。なお、本実施の形態では、図８のスパッタリングに示すように、配線が、３つの導体膜からなる積層膜４ｆの場合を説明する。積層膜４ｆは、一例として、最下層４ａと、最下層４ａ上に配置された中間層４ｂと、中間層４ｂ上に配置された最上層４ｃと、からなる。この時、最下層４ａは、ＴｉＮ膜と、上記ＴｉＮ膜上に配置されたＴｉ膜と、からなる。また、中間層４ｂは、Ａｌ膜またはＡｌ合金膜である。さらに、最上層４ｃは、ＴｉＮ膜と、上記ＴｉＮ膜上に配置されたＴｉ膜と、からなる。
【００５３】
ここで、一例として、図８の異物付着に示すように、積層膜４ｆを形成した後に、積層膜４ｆ上に異物８が付着した場合を説明する。スパッタリング後、この状態、すなわち、積層膜４ｆ上に図５に示すようなフォトレジスト膜６が形成されていない状態でモニタ用ウエハ（検査用半導体基板）１０の積層膜４ｆをエッチングする。つまり、図８に示すエッチバックを実施する。
【００５４】
図８に示すエッチバックでは、積層膜４ｆ上に異物８が付着しているため、この異物８をマスクとしてエッチングが行われる。つまり、エッチバックが適切に行われずにモニタ用ウエハ１０に図９に示すようなエッチ残り９が発生する。エッチバック後、このエッチ残り９が発生したモニタ用ウエハ１０の欠陥を検出する。すなわち、モニタ用ウエハ１０に対して異物検査装置を用いて異物検査を行う。
【００５５】
本実施の形態の異物検査では、図９に示すように、異物検査装置１４のステージ１３上に載置したモニタ用ウエハ１０の表面にレーザ光１１を照射し、上記レーザ光１１の反射光１２のうち散乱光１２ａを検出してモニタ用ウエハ１０のエッチ残り９などの欠陥を検出する。
【００５６】
なお、異物検査装置１４では、レーザ光１１の反射光１２のうち、エッチ残り９などの欠陥に当たって跳ね返った反射光１２は軌道が変わるため、これを散乱光１２ａとして検出する。
【００５７】
また、ステージ１３は、回転自在に設置されており、異物検査時は、ステージ１３を回転させることで回転中のモニタ用ウエハ１０に対してレーザ光１１を照射することができる。つまり、モニタ用ウエハ１０の表面に対して多数の角度からレーザ光１１を照射することができ、微小な欠陥、例えば微小なエッチ残り９や異物８（図８参照）であっても見逃すことなく検出することができる。
【００５８】
なお、本実施の形態の異物検査で検出した欠陥は、製品ウエハである半導体基板１の加工において、図３に示すＡｌ配線の形成（加工）工程における図６に示すエッチングで発生したエッチ残り９である。また、上記エッチ残り９は、図６に示すエッチングより前（前段）の工程で積層膜４ｆ上のフォトレジスト膜６に付着した異物８によって形成された欠陥である。例えば、異物８は、図１に示す製品用の半導体基板１に対する図３に示すＡｌ配線の形成（加工）工程における図６に示すフォトリソグラフィの工程で付着したものである。
【００５９】
このように本実施の形態の半導体検査方法である異物検査方法によれば、製品用ウエハの配線形成などにおいて、その中のどの工程で上記異物８が付着したのかを検出することができる。
【００６０】
＜本実施の形態の半導体検査方法の効果＞
図１０は比較例の欠陥検査で検出されたエッチ残りの一例を示す部分平面図、図１１は比較例の欠陥検査で検出されなかったエッチ残りの一例を示す部分平面図、図１２は実施の形態の異物検査で検出されたエッチ残りの一例を示す部分平面図である。
【００６１】
本実施の形態の半導体検査方法では、製品用ウエハと同様の積層膜４ｆが形成されたモニタ用ウエハ１０を用いてエッチバックを行うため、製品用ウエハを加工する際に付着した異物８をマスクにしてエッチングすることにより発生するエッチ残り９を再現することができる。
【００６２】
また、エッチバック中に発生する反応生成物に起因する異物８などの欠陥や、半導体製造装置の図示しないチャンバ（処理室）の内壁等からの膜剥がれに起因する異物８などの欠陥を検出することができる。
【００６３】
なお、異物検査装置１４を用いて散乱光１２ａを検出する異物検査により検査を行うため、高感度（０．３μｍ程度）で、かつＴＡＴ（ターンアラウンドタイム）を短くして検査をすることができる。
【００６４】
したがって、上述のように、製品用ウエハの配線形成などにおいて、その中のどの工程で上記異物８が付着したのかを検出することができる。
【００６５】
ここで、図１０は、比較例の欠陥検査で検出したエッチ残り９であり、２本の配線１５の間に発生した約５００ｎｍ程度もしくはそりより大きなエッチ残り９を示している。すなわち、図１０に示すエッチ残り９は、製品用ウエハの加工の段階において実際に検出できたエッチ残り９である。
【００６６】
なお、比較例の欠陥検査では、隣接する半導体チップとのパターンの比較で欠陥の検出を行うため、この場合には、隣接する半導体チップには図１０に示すようなエッチ残り９は付着しておらず、これによって図１０に示すエッチ残り９を検出している。
【００６７】
また、図１１は、比較例の欠陥検査では検出できなかったエッチ残り９を示しており、製品用ウエハの加工の段階では検出できずに不良となり、その後の工程である不良解析工程で検出されたエッチ残り９である。図１１に示すエッチ残り９の長さも約５００ｎｍ程度である。
【００６８】
詳細には、図１１に示すエッチ残り９は、２本の配線１５に跨がるようにエッチ残り９が形成された場合であり、上記２本の配線１５がショート（短絡）した状態となっている。例えば、Ａｌ配線間のバリアメタルのメタル残りなどである。このエッチ残り９によるメタル残りは、上述のように製品用ウエハの加工の段階では検出できずに不良となり、その後のウエハテスト（不良解析テスト）で電気的検査を行った際に不良として発見される。
【００６９】
この場合には、製品用ウエハの歩留まりが低下する。
【００７０】
上記２つの比較例に対して、図１２に示すエッチ残り９は、本実施の形態の半導体検査方法を用いた異物検査により検出されたエッチ残り９である。すなわち、製品用ウエハと同様の積層膜４ｆが形成されたモニタ用ウエハ１０に対してエッチバックを行い、エッチバック後の異物検査装置１４を用いた異物検査によって検出されたエッチ残り９である。この図１２に示すエッチ残り９の大きさは約５００ｎｍ程度もしくはそれより僅かに小さい。
【００７１】
以上のように本実施の形態の半導体検査方法では、製品用ウエハの生産ラインで検出できずに不良解析工程で発覚した微小なエッチ残り９と同等もしくはそれ以上に小さなエッチ残り９を検出することができる。これにより、比較例の異物検査や欠陥検査で検出できなかった微小なエッチ残り９を検出することができる。
【００７２】
その結果、製品となる半導体基板１（製品用ウエハ）の歩留まりを向上させることができる。
【００７３】
＜半導体製造装置の管理方法＞
上述したように、本実施の形態のエッチバック後の異物検査では、製品用ウエハの生産ラインで検出できずに不良解析工程で発覚した微小なエッチ残り９と同等以上に小さなエッチ残り（欠陥）９を検出することができる。そして、検出した欠陥により、比較例の異物検査や比較例の欠陥検査で検出できなかった微小なエッチ残り（欠陥）９に対して、この欠陥を生成する半導体製造装置を管理する管理値を求め、この管理値に基づいて上記半導体製造装置の状態を管理することができる。
【００７４】
ここで、図１３は、製品用ウエハに対して本実施の形態の異物検査から求めた総欠陥数と微小エッチ残りの関係を示すグラフである。すなわち、製品用ウエハに対して本実施の形態の異物検査によって検出された半導体基板１枚当たりの総欠陥数と、この総欠陥数に含まれる微小なエッチ残り９の数の関係を求めたものであり、総欠陥数は、１枚の半導体基板（ウエハ）当たりで検出された欠陥数の総数である。
【００７５】
そして、上記管理値は、上記総欠陥数の増加の割合から算出した数値である。
【００７６】
具体的には、図１３によれば、総欠陥数が２０個／ウエハを超えたあたりから微小なエッチ残り９が急増している。すなわち、総欠陥数が２０個／ウエハのあたりの箇所でグラフの傾きが急峻になっており、これにより、総欠陥数２０個／ウエハを管理値として設定する。
【００７７】
例えば、管理値を２０個／ウエハと設定した場合、本実施の形態の半導体検査方法であるエッチバック後の異物検査において、総欠陥数／ウエハが２０個に到達した段階で、欠陥を生成する半導体製造装置（例えば、エッチング装置）を停止し、その半導体製造装置の状態を確認し、メンテナンスまたは修理を実施する。
【００７８】
以上のように欠陥を生成する半導体製造装置を、管理値を用いて管理することにより、製品用ウエハである半導体基板１の歩留まりを向上させることができる。特に、製品用ウエハで検出困難なバリアメタルのメタル残りに対して、管理値を設定することで、製品用ウエハの歩留まりの低下リスクをコントロールすることが可能になる。
【００７９】
＜変形例＞
図１４は製品用の半導体基板の構造の変形例を示す断面図、図１５は図１４のＡ部の構造を示す拡大断面図である。
【００８０】
図１４に示す変形例の半導体基板２１は、製品用の半導体ウエハ（製品用ウエハ）であり、ここでは、ＤＲＡＭ（Dynamic Random Access Memory) が形成される場合を説明する。半導体基板２１では、Ｓｉ基板２２上にトランジスタ層２３が形成され、さらにトランジスタ層２３上にＤＲＡＭ層２４、またＤＲＡＭ層２４上には図示しない多層配線層が形成されている。
【００８１】
すなわち、上記ＤＲＡＭには、トランジスタ層２３と上記多層配線層との間にＤＲＡＭ層２４が形成されており、このＤＲＡＭ層２４に、導体膜を含む積層膜２４ｆが設けられている。なお、積層膜２４ｆからなる配線は、ビット線２４ｄである。
【００８２】
詳細には、トランジスタ層２３には、図示しないトランジスタと、絶縁膜２３ｂ中において導体膜が埋め込まれてなるコンタクト部（プラグ）２３ａとが設けられている。さらに、トランジスタ層２３上に配置されたＤＲＡＭ層２４には、積層膜２４ｆからなり、かつコンタクト部２３ａと電気的に接続された複数のビット線２４ｄと、絶縁膜２４ｇ中において導体膜が埋め込まれてなるコンタクト部（プラグ）２４ｅとが設けられている。また、ＤＲＡＭ層２４には、コンタクト部２４ｅと電気的に接続され、かつ絶縁膜２４ｉ中に埋め込まれてなるシリンダ型セル構造のキャパシタ２４ｈが形成されている。なお、キャパシタ２４ｈの詳細構造については省略している。
【００８３】
また、ビット線２４ｄとなる積層膜２４ｆは、図１５に示すように、最下層２４ａと、最下層２４ａ上に配置された中間層２４ｂと、中間層２４ｂ上に配置された最上層２４ｃと、からなる。この時、最下層２４ａは、ＴｉＮ膜と、上記ＴｉＮ膜上に配置されたＴｉ膜と、からなる。また、中間層２４ｂは、Ｗ（タングステン）膜である。さらに、最上層２４ｃは、ＳｉＯ膜（酸化膜）である。
【００８４】
このような積層膜２４ｆが形成された製品用ウエハである半導体基板２１においても、同様の積層膜２４ｆを形成したモニタ用ウエハに対してエッチバックを行い、さらにエッチバック後に図９に示す異物検査装置１４を用いて異物検査を行うことで、製品用ウエハの加工の際に付着した図６の異物８をマスクにしてエッチングすることにより発生するエッチ残り９を再現することができる。
【００８５】
したがって、上記実施の形態と同様に本変形例の積層膜２４ｆについても、製品用ウエハの配線形成などにおいて、その中のどの工程で上記異物８が付着したのかを検出することができる。
【００８６】
また、本変形例においても、図９に示すように、異物検査装置１４を用いて散乱光１２ａを検出する異物検査により検査を行うため、高感度（０．３μｍ程度）で、かつＴＡＴ（ターンアラウンドタイム）を短くして検査をすることが可能になる。
【００８７】
また、本変形例においても、上記実施の形態と同様に、製品用ウエハの生産ラインで検出できずに不良解析工程で発覚した図１２に示すような微小なエッチ残り９と同等もしくはそれ以上に小さなエッチ残り９を検出することができる。これにより、図７に示す比較例の異物検査や比較例の欠陥検査で検出できなかった微小なエッチ残り９を検出することができる。
【００８８】
その結果、製品用ウエハである半導体基板２１の歩留まりを向上させることが可能になる。
【００８９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明はこれまで記載した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００９０】
例えば、上記実施の形態では、異物検査装置１４において、ステージ１３が回転してモニタ用ウエハ１０に多数の角度からレーザ光１１を照射する場合を説明したが、ステージ１３を固定化してレーザ光１１を多数の方向から照射するようにしてもよい。すなわち、レーザ光１１を照射する照射部が回転自在に設けられていてもよい。
【００９１】
また、上記実施の形態および変形例においては、配線を成す積層膜４ｆ、２４ｆの主要導体膜がＡｌもしくはＡｌ合金の場合を説明したが、上記主要導体膜はＣｕ（銅）もしくはＣｕ合金などであってもよい。
【符号の説明】
【００９２】
１  半導体基板
４  多層配線層
４ａ  最下層
４ｂ  中間層
４ｃ  最上層
４ｆ  積層膜
６  フォトレジスト膜
７  配線
７ａ  配線パターン
８  異物
９  エッチ残り（欠陥）
１０  モニタ用ウエハ（検査用半導体基板）
１１  レーザ光
１２  反射光
１２ａ  散乱光
１４  異物検査装置
２１  半導体基板
【図１】
2018073894.tif 000003
【図２】
2018073894.tif 000004
【図３】
2018073894.tif 000005
【図４】
2018073894.tif 000006
【図５】
2018073894.tif 000007
【図６】
2018073894.tif 000008
【図７】
2018073894.tif 000009
【図８】
2018073894.tif 000010
【図９】
2018073894.tif 000011
【図１０】
2018073894.tif 000012
【図１１】
2018073894.tif 000013
【図１２】
2018073894.tif 000014
【図１３】
2018073894.tif 000015
【図１４】
2018073894.tif 000016
【図１５】
2018073894.tif 000017