(57)【要約】【課題】機械強度が高く、欠陥が少ない薄膜トランジスタアレイ基板及びその製造方法を提供する。【解決手段】薄膜トランジスタアレイ基板は、絶縁基板と、絶縁基板上に積層されたゲート電極及びキャパシタ電極と、ゲート絶縁層と、ソース電極、ゲート電極、画素電極及び半導体層とを含む薄膜トランジスタを、マトリクス状に複数配置し、複数のゲート配線により複数の前記ゲート電極を接続し、複数のキャパシタ配線により複数のキャパシタ電極を接続し、複数のソース配線により複数のソース電極を接続した薄膜トランジスタアレイ基板であって、ゲート配線、ゲート電極、キャパシタ配線及びキャパシタ電極を含む下層電極領域は、他の領域より膜厚が薄い薄膜領域を有し、薄膜領域は、少なくとも、平面視において、ソース配線、ソース電極、ドレイン電極及び画素電極を含む上層電極領域と重なる。【選択図】図２
2018073860.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、
前記絶縁基板上に積層されたゲート電極及びキャパシタ電極と、
前記絶縁基板、前記ゲート電極及び前記キャパシタ電極上に積層されたゲート絶縁層と、
前記ゲート絶縁層上に積層されたソース電極、ゲート電極、画素電極及び半導体層とを含む薄膜トランジスタをマトリクス状に複数配置し、
複数のゲート配線により複数の前記ゲート電極を接続し、
複数のキャパシタ配線により複数の前記キャパシタ電極を接続し、
複数のソース配線により複数の前記ソース電極を接続した薄膜トランジスタアレイ基板であって、
前記ゲート配線、前記ゲート電極、前記キャパシタ配線及びキャパシタ電極を含む下層電極領域は、他の領域より膜厚が薄い薄膜領域を有し、
前記薄膜領域は、少なくとも、平面視において、前記ソース配線、前記ソース電極、前記ドレイン電極及び前記画素電極を含む上層電極領域と重なる、薄膜トランジスタアレイ基板。
【請求項２】
前記薄膜領域は、平面視において、前記上層電極領域の端縁から５μｍ以上伸長する領域を有する、請求項１に記載の薄膜トランジスタアレイ基板。
【請求項３】
請求項１に記載の薄膜トランジスタアレイ基板の製造方法であって、
ブランケット表面にインク膜を形成する工程と、
除去版の凸部を前記インク膜に接触させて前記インク膜の一部を除去する工程と、
前記ブランケット表面に残った前記インク膜の一部からなる第一電極パターンを基材に接触させて基材上に転写する工程と、
前記ブランケット表面に残った前記インク膜の少なくとも一部からなる第二の電極パターンを前記第一電極パターン上に転写する工程とを含む、薄膜トランジスタアレイ基板の製造方法。
【請求項４】
請求項１または２に記載の薄膜トランジスタアレイ基板と、画像表示媒体とを含む、画像表示装置。
【請求項５】
前記画像表示媒体が電気泳動体である、請求項４に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、反転オフセット印刷を用いたパターン形成方法を用いて製造される薄膜トランジスタアレイ基板及びこれを用いた画像表示装置に関する。
【背景技術】
【０００２】
現在半導体材料の主流はシリコン系（Ｓｉ系）である。シリコン系材料を用いて半導体層を形成する方法としては、シリコンをスパッタやＣＶＤ等のドライ法で成膜した後、フォトリソグラフィーを用いてパターニングする方法が一般的である。
【０００３】
一方で、フレキシブル化、軽量化、低コスト化などの観点から有機半導体を用いたトランジスタ（有機トランジスタ）の研究が盛んになっている。一般に有機半導体を用いる場合、ウェット法である印刷プロセスが可能となる。この印刷技術を用いることで、フォトリソグラフィーよりも装置や製造上のコストが下がり、また、真空や高温を必要としないことから、プラスチック基材が利用できるなどのメリットが挙げられる。
【０００４】
印刷技術を用いて製造された有機トランジスタの応用分野は広く、薄型、軽量の電子ペーパーのようなフレキシブルディスプレイに限らず、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグやセンサーなどへの応用も見込まれている。
【０００５】
このような理由により、現在では印刷を用いた有機薄膜トランジスタのパターン形成方法が注目されている。しかしながら、印刷法はフォトリソグラフィーと比較すると、概して解像性が悪く、微細なパターニングが困難であるという課題がある。
【０００６】
この課題を解決する印刷方法として反転オフセット印刷法がある（特許文献１参照）。
【０００７】
従来技術に係る反転オフセット印刷法について図８Ａ〜図８Ｆを用いて説明する。
【０００８】
（インク膜形成工程）
まず、剥離性表面を有するブランケット２１（図８Ａ）に、転写物を含むインク３１を塗布する（図８Ｂ）。その後、インク３１に含まれる溶剤の少なくとも一部を乾燥させ、ブランケット２１表面に転写物３２を形成する（図８Ｃ）。
【０００９】
（除去工程）
次に、転写物３２を除去版３５に密着させ、転写物３２の不要な部分３４を除去版３５に付着させることでブランケット２１から除去し、ブランケット２１上に残った転写物３３からなるパターンを形成する（図８Ｄ）。
【００１０】
（転写工程）
次に、転写物３３を基材１３に密着させ離すことで、転写物３３を基材１３に転写しパターンを形成する（図８Ｅ、８Ｆ）。
【００１１】
ここで、除去工程において、除去版３５上に転写する転写物３４とブランケット２１に残る転写物３３とが上手く分離できずにパターン不良となってしまうことを防ぐため、転写物３２は薄膜である必要がある。
【００１２】
しかしながら、反転オフセット印刷法により形成されたパターンが薄膜の場合、パターンの強度は低下する。特に、反転オフセット印刷法により薄膜トランジスタアレイ基板の電極配線パターンを形成した場合、電極配線の電気的特性の評価のために、パッド部分を設け、パッド部分にプローブを接触させ、電圧、電流等を印加し電極配線のオープンやショートの評価を行う。
【００１３】
その場合、反転オフセット印刷で形成した薄膜のパターンでは、プロービングの際に電極が削れたり、剥がれたりすることで、電極配線が破損してしまうことがある。
【００１４】
このようにして、電極配線パターンに断線が生じた薄膜トランジスタアレイ基板を画像表示装置に用いた場合、断線したラインが線欠陥となってしまう問題がある。
【００１５】
また、電極配線パターンの膜厚を厚くし、薄膜トランジスタアレイ基板を作製した場合、断線が減少する傾向は見られるが、絶縁膜層を介した上下の電極間でショートが発生しやすくなる問題がある。
【００１６】
ショートが発生した薄膜トランジスタアレイ基板を画像表示装置に用いた場合も、線欠陥または点欠陥が発生するという問題ある。
【００１７】
また、この上下の電極間でのショート改善のために絶縁膜層の膜厚を厚くすることが考えられるが、薄膜トランジスタの特性を低下させてしまうので、好ましくない。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特公昭６０−２９３５８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
このように、反転オフセット印刷を用いてパターンを形成する場合、また、反転オフセット印刷により電極配線パターンを形成する場合、形成した電極配線の電気的特性測定のためのプロービングにおいて、電極配線の剥れや破壊による測定不良、異物の発生等の問題がある。また、薄膜トランジスタ基板の製造においては下層の電極配線と上層の電極配線との間でショートしてしまうことがあり、特に下層の電極配線の膜厚が厚い場合ショートが起きやすいという問題がある。
【００２０】
本発明はこのような課題に鑑みてなされたものであり、機械的強度が高く、欠陥が少ない薄膜トランジスタアレイ基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記課題を解決するための本発明の一局面は、絶縁基板と、絶縁基板上に積層されたゲート電極及びキャパシタ電極と、絶縁基板、ゲート電極及びキャパシタ電極上に積層されたゲート絶縁層と、ゲート絶縁層上に積層されたソース電極、ゲート電極、画素電極及び半導体層とを含む薄膜トランジスタを、マトリクス状に複数配置し、複数のゲート配線により複数の前記ゲート電極を接続し、複数のキャパシタ配線により複数のキャパシタ電極を接続し、複数のソース配線により複数のソース電極を接続した薄膜トランジスタアレイ基板であって、ゲート配線、ゲート電極、キャパシタ配線及びキャパシタ電極を含む下層電極領域は、他の領域より膜厚が薄い薄膜領域を有し、薄膜領域は、少なくとも、平面視において、ソース配線、ソース電極、ドレイン電極及び画素電極を含む上層電極領域と重なる、薄膜トランジスタアレイ基板である。
【００２２】
また、薄膜領域は、平面視において、上層電極領域の端縁から５μｍ以上伸長する領域を有する、請求項１に記載の薄膜トランジスタアレイ基板である。
【００２３】
また、本発明の他の局面は、上述の薄膜トランジスタアレイ基板のパターン形成方法であって、ブランケット表面にインク膜を形成する工程と、除去版の凸部をインク膜に接触させてインク膜の一部を除去する工程と、ブランケット表面に残ったインク膜の一部からなる第一パターンを基材に接触させて基材上に転写する工程と、ブランケット表面に残ったインク膜の少なくとも一部からなる第二パターンを第一パターン上に転写する工程とを含む、薄膜トランジスタアレイ基板のパターン形成方法である。
【００２４】
また、本発明の他の局面は、上述の薄膜トランジスタアレイ基板と、画像表示媒体とを含む、画像表示装置である。
【００２５】
また、画像表示媒体が電気泳動体であってもよい。
【発明の効果】
【００２６】
本発明によれば、機械的強度が高く、欠陥が少ない薄膜トランジスタアレイ基板及びその製造方法を提供することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態に係る薄膜トランジスタアレイ基板の平面図
【図２】本発明の一実施形態に係る薄膜トランジスタの平面図
【図３Ａ】本発明の一実施形態に係る薄膜トランジスタの断面図
【図３Ｂ】本発明の一実施形態に係る薄膜トランジスタの断面図
【図４Ａ】本発明の一実施形態に係る薄膜トランジスタアレイ基板の電極配線パターン形成方法を示す図
【図４Ｂ】本発明の一実施形態に係る薄膜トランジスタアレイ基板の電極配線パターン形成方法を示す図
【図４Ｃ】本発明の一実施形態に係る薄膜トランジスタアレイ基板の電極配線パターン形成方法を示す図
【図４Ｄ】本発明の一実施形態に係る薄膜トランジスタアレイ基板の電極配線パターン形成方法を示す図
【図４Ｅ】本発明の一実施形態に係る薄膜トランジスタアレイ基板の電極配線パターン形成方法を示す図
【図４Ｆ】本発明の一実施形態に係る薄膜トランジスタアレイ基板の電極配線パターン形成方法を示す図
【図４Ｇ】本発明の一実施形態に係る薄膜トランジスタアレイ基板の電極配線パターン形成方法を示す図
【図４Ｈ】本発明の一実施形態に係る薄膜トランジスタアレイ基板の電極配線パターン形成方法を示す図
【図４Ｉ】本発明の一実施形態に係る薄膜トランジスタアレイ基板の電極配線パターン形成方法を示す図
【図５Ａ】第一パターンを示す図
【図５Ｂ】第二パターンを示す図
【図５Ｃ】第一パターン上に形成された第二パターンを示す図
【図６】比較例に係る薄膜トランジスタを示す平面図
【図７Ａ】比較例に係る薄膜トランジスタの断面図
【図７Ｂ】比較例に係る薄膜トランジスタの断面図
【図８Ａ】反転オフセット印刷の工程を説明するための断面図
【図８Ｂ】反転オフセット印刷の工程を説明するための断面図
【図８Ｃ】反転オフセット印刷の工程を説明するための断面図
【図８Ｄ】反転オフセット印刷の工程を説明するための断面図
【図８Ｅ】反転オフセット印刷の工程を説明するための断面図
【図８Ｆ】反転オフセット印刷の工程を説明するための断面図
【発明を実施するための形態】
【００２８】
以下、本発明の実施の形態を、図面を用いて詳細に説明するが本発明はこれらに限定されるものではない。
【００２９】
（実施形態）
図１に、本発明の一実施形態に係る薄膜トランジスタアレイ基板１００の平面図を示す。また、図２に薄膜トランジスタアレイ基板１００の１画素を構成する薄膜トランジスタ２００の平面図を、そして図３Ａにａ−ｂ線で切断した断面図を、図３Ｂにｃ−ｄ線で切断した断面図を示す。
【００３０】
薄膜トランジスタ２００は、絶縁性を有する基板１３と、基板１３上に形成されたゲート電極１及びキャパシタ電極３と、基板１３、ゲート電極１及びキャパシタ電極３上に形成されたゲート絶縁層１２と、ゲート絶縁層１２上に形成されたソース電極５、ドレイン電極７、画素電極８及び図示しない半導体層１０と、半導体層１０上に形成された保護層１１とを含む。薄膜トランジスタアレイ基板１００は、薄膜トランジスタ２００をマトリクス状に複数配置し、複数のゲート配線２により複数のゲート電極１を接続し、複数のキャパシタ配線４により複数のキャパシタ電極３を接続し、複数のソース配線６により複数のソース電極５を接続して形成される。ゲート配線２、ゲート電極１、キャパシタ配線４及びキャパシタ電極３を含む下層電極領域は、他の領域より膜厚が薄い薄膜領域９を有する。図１及び図２では、薄膜領域９を、ハッチングを付して示す。ソース配線６、ソース電極５、ドレイン電極７及び画素電極８を含む上層電極領域は、少なくとも、平面視において、薄膜領域９と重なるように形成される。なお、便宜上、平面図において、半導体層１０及び保護層１１は点線で示し、基板１３とゲート絶縁層１２とは記載を省略する。
【００３１】
＜ゲート・キャパシタ電極パターン方法＞
図４Ａ〜図４Ｉは、薄膜トランジスタ２００のゲート電極１、ゲート配線２、キャパシタ電極３およびキャパシタ配線４の形成に用いることのできる電極の形成方法について示す図である。なお、以下の説明では、便宜上電極の形成方法について説明するが、本方法は配線の形成にも用いることができる。
【００３２】
まず、剥離性表面を有するブランケット２１（図４Ａ）に、インク３１を塗布する（図４Ｂ）。その後、インク３１に含まれる溶剤の少なくとも一部を乾燥させ、ブランケット２１表面に転写物３２を形成する（図４Ｃ）。
【００３３】
ブランケット２１の材料は、インク３１の一部を乾燥させた転写物３２の形成、後述する除去版による非画像部の転写物３２の除去、後述する基材１３への転写物３２の転写が可能なものが用いられる。また、変形の少ない材料が好ましいが、ある程度の柔軟性が求められる。このような材料として、シリコーン系エラストマー、ブチルゴム、エチレンプロピレンゴムなどを用いることが出来る。また、ブランケット２１表面の濡れ性を調製するため、ブランケット２１表面にフッ素樹脂およびシリコーンの塗布、プラズマ処理、ＵＶオゾン洗浄処理などの表面処理を施しても良い。
【００３４】
ブランケット２１は通常可撓性を有する板として供給されるので、これを円筒形の版胴に巻きつけて用いたり、強度のある平板に固定して用いたりすることができる。
【００３５】
反転オフセット印刷法に用いられるインク３１は、製造する印刷物の種類に応じて調整すればよく、金、銀、銅、ニッケル、白金、パラジウム、ロジウムなどの金属微粒子分散液に必要に応じて各種添加剤を加えた導電性インクなどが挙げられるが、これらに限定されるものではない。ブランケット２１の材料の膨潤などを考慮すると、水またはアルコール系溶媒を用いて調整することが好ましい。
【００３６】
ブランケット２１へのインク３１の塗布方法は、均一なインク膜が形成できればよく、バーコート、ダイコート、キャップコート、スピンコート、スリットコート法等を用いることができるが、これらに限定されるものではない。
【００３７】
次に、第一電極パターン４２を形成するために、ブランケット２１表面の転写物３２の一部分に第一電極パターン４２に対応する凹凸の形成された第一電極パターン用除去版４１を密着させた後、これを剥離する（図４Ｃ）。これにより、第一電極パターン用除去版４１の凸部に転写物３２が付着するため、第一電極パターン４２が形成されたブランケット２１を得ることができる（図４Ｄ）。次に、第二電極パターン４４形成のため、ブランケット２１に残った転写物３２に第二電極パターン４４に対応する凹凸の形成された第二電極パターン用除去版４３を密着させた後、これを剥離する。これにより、第一電極パターン４２の形成と同様に、第二電極パターン用除去版４３の凸部に転写物３２が付着するため、第一電極パターン４２及び第二電極パターン４４が形成されたブランケット２１を得ることができる（図４Ｅ）。
【００３８】
次に、ブランケット２１の第一電極パターン４２のみに基材１３を密着させた後（図４Ｆ）、基材１３を剥離することで、基材１３上に第一電極パターン４２のみを転写する（図４Ｇ）。
【００３９】
次に、ブランケット２１の第二電極パターン４４に基材１３を密着させた後（図４Ｈ）、基材１３を剥離することで、基材１３上に第二電極パターン４４を転写する（図４Ｉ）。この際、第二電極パターン４４は、既に基材１３に転写された第一電極パターン４２の一部に重なるように転写される。この結果、基材１３上には、第一電極パターン４２のみからなる電極パターンと、第一電極パターン４２上に第二電極パターン４４が積層された電極パターンとが形成される。このため、第一電極パターン４２及び第二電極パターン４４からなる電極パターンの膜厚は、第一電極パターン４２のみからなる電極パターンよりも厚く形成される。
【００４０】
除去版４１の材料は、ガラス、ステンレスなどの金属、各種レジスト材料などが用いられるが、これらに限定されるものではない。また、除去版４１へのパターン形成方法としては、サンドブラスト、フォトリソグラフィー、エッチング、ＦＩＢ（収束イオンビーム）、ナノインプリンティング法などがある。
【００４１】
基材１３の材料は、目的とする印刷物に応じて適宜選択することができる。電子部品を製造する場合は通常、ポリエチレンテレフタレート（ＰＥＴ）やポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネートなどのフレキシブルなプラスチック材料、石英などのガラス基板やシリコンウェハーなどを挙げることができる。印刷物が使用される環境に合わせてフィルム等のフレキシブルな基材を選択することも可能であり、この場合は生産効率の向上のために長尺の基材を用い、連続して印刷を行うことが好ましい。
【００４２】
薄膜トランジスタアレイ基板１００のゲート電極１、ゲート配線２およびキャパシタ電極３、キャパシタ配線４は上述の電極パターン形成方法により形成することができる。図５Ａ〜図５Ｃを用いて、上述の電極パターン形成方法を用いた下層電極領域の形成方法を説明する。
【００４３】
下層電極領域の形成にあたり、ゲート配線２にゲート電極１が接続されたパターンと、キャパシタ配線４にキャパシタ電極３が接続されたパターンとを第一パターン４２とする（図５Ａ）。また、薄膜領域９を除いた下層電極領域を第二パターン４４とする（図５Ｂ）。これらを基材１３である薄膜トランジスタアレイ基板１００の基板１３上に転写する際には、初めに、第一パターン４２を転写し、その後、第二パターン４４を第一パターン４２上に積層するように転写する（図５Ｃ）。このようにしてゲート電極１及びゲート配線２、キャパシタ電極３及びキャパシタ配線４を形成することで、下層電極領域の上層電極領域と重なる領域薄くして、薄膜領域９を形成することができる。
【００４４】
次に、基材１３上のゲート電極１及びゲート配線２と、キャパシタ電極３及びキャパシタ配線４とを覆うようにゲート絶縁材料を用いてゲート絶縁層１２を形成する。そして、フォトリソグラフィー及びエッチングによってソース電極５、ドレイン電極７を形成する。ソース電極５及びドレイン電極７は銀インクなどの導電材料を用いて、凸版印刷法、反転オフセット印刷法、インクジェット印刷法、スクリーン印刷法などの印刷法により形成することも可能である。上述のように、上層電極領域は、少なくとも、平面視において、薄膜領域９と重なるように形成される。したがって、上層電極領域と薄膜領域９とのアライメントをする必要がある。このため、図１、２に示すように、薄膜領域９は、上層電極領域との重なり領域より広くしておくとよい。この場合、薄膜領域９は、平面視において、上層電極領域の端縁から５μｍ以上伸長する領域を有することが好ましい。
【００４５】
次に、ゲート絶縁層１２、ソース電極５及びドレイン電極７上に半導体層１０を形成する。半導体層１０に用いられる材料は特に限定されるものではないが、反転オフセット印刷による形成を考慮すると有機半導体材料や酸化物半導体材料を用いることが望ましい。有機半導体材料としては、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセン（ＴＩＰＳ−ペンタセン）、およびそれらの誘導体のような低分子有機半導体材料や加熱処理などで有機半導体に変換される前駆体を用いることができる。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体層３７の材料として用いることができる。また、亜鉛やインジウム、ガリウムなどの金属塩化物、金属アセテート、金属硝酸塩などを用いることも出来る。また、半導体層１０の形状は特に限定されるものではなく、ドットなどの島状形状であっても、ソース配線６に平行な向きのストライプ形状であっても良い。
【００４６】
次に、少なくとも、半導体層１０を覆うように保護層１１を形成する。保護層１１に用いる材料は特に限定されるものではないが、一般的に用いられるフッ素系樹脂が好ましい。この場合、フッ素系樹脂の溶液に用いられるフッ素系溶媒が、有機半導体に与える影響が小さいため好ましい。
【００４７】
保護層１１の形成方法は、凸版印刷法、反転オフセット印刷法、インクジェット印刷法、スクリーン印刷法、スプレーコート法、スピンコート法等公知の方法を好適に用いることができるが、工程が低温で、工程数が少なく、安価な印刷法で形成することが好ましい。特にスクリーン印刷はインク粘度の適用範囲が広く、インク材料選択性が高く、インク使用効率が高く、また、大面積化が容易であり好ましい。また、フレキソ印刷も、大面積化が容易であるので好ましい。また、保護層１１の形状は特に限定されるものではなく、ドットなどの島状形状であっても、ソース配線に平行な向きのストライプ形状であっても良い。
【００４８】
＜画像表示装置＞
薄膜トランジスタアレイ基板１００は、画像表示媒体と組み合わせて画像表示装置に用いることができる。画像表示媒体としては、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置及び無機ＥＬ表示装置等の各画像表示媒体を用いることができる。画像表示装置としては電子ペーパー、有機ＥＬ表示装置または液晶表示装置に用いることができる。
【実施例】
【００４９】
実施例及び比較例に係る薄膜トランジスタアレイ基板を作製して評価を行った。
【００５０】
（実施例）
実施例に係る薄膜トランジスタアレイ基板の作製には、上述の実施形態に係る電極パターン形成方法を用いた。
【００５１】
（印刷工程（インク膜形成、除去、および転写工程））
はじめに、基材１３として、３００ｍｍ×３００ｍｍのポリイミドフィルム（宇部興産製）を準備し、この上にゲート配線１及びゲート電極２と、キャパシタ配線３及びキャパシタ電極４とを反転オフセット印刷により、形成した。方法は以下に示す。
１）３５０ｍｍ×７００ｍｍのブランケット２１に導電性インク３１を７００ｍｍの方向にスリットダイコーターを用いて塗布した後、室温で乾燥させることで、ブランケット２１上にインク膜３２を形成した。
２）インク膜３２が形成されたブランケット２１に、３００本の配線幅２０μｍのゲート配線１及びこれに対応するゲート電極２と、３００本の配線幅２０μｍのキャパシタ配線３及びこれに対応するキャパシタ電極４とからなる第一パターン４２が形成された３５０ｍｍ×３５０ｍｍの第一パターン用除去版４１を密着させ、凸部に対応する領域の転写物３２をブランケット２１から除去し、第一パターン４２が形成されたブランケット２１を得た。
３）続いて、２）と同様に薄膜領域９を除く３５０ｍｍ×３５０ｍｍの第二パターン用除去版４３を用い、ブランケット２１の第一パターン４２の形成されていない部分に第二パターン４４を形成し、第一パターン４２と第二パターン４４とが形成されたブランケット２１を得た。
４）次に、ブランケット２１上の第一パターン４２を基材１３へ転写し、続いて、ブランケット２１上の第二パターン４４を基材１３に既に転写された第一パターン４２へ積層するように転写した。このようにしてゲート電極１及びゲート配線２、キャパシタ電極３及びキャパシタ配線４を形成することで、上層電極領域のソース電極５およびソース配線６、ドレイン電極７、画素電極８と重なる領域のゲート電極１およびゲート配線２、キャパシタ電極３およびキャパシタ配線４の膜厚を薄くした薄膜領域９を形成できる。
５）印刷工程でパターンを形成した基板１３を、オーブンを用いて１８０℃で６０分間、加熱、焼成した。なお、ゲート配線２には、評価のために電極パッドを形成した。
【００５２】
続いて、ダイコーターにより、ポリイミド（三菱ガス化学製ネオプリム）をゲート電極１、ゲート配線２、キャパシタ電極３及びキャパシタ配線４を備えた基板１３上に塗布し、１８０℃で１時間乾燥させた後、この上にゲート絶縁層１２を形成した。
【００５３】
続いて、ゲート絶縁層１２上に銀をスパッタ法により１００ｎｍ成膜し、ポジレジストを用いたフォトリソ、エッチング、レジスト剥離によりソース電極５、ソース配線６、ドレイン電極７及び画素電極８を形成した。なお、ソース配線６には、評価のために電極パッドを形成した。
【００５４】
（印刷物の評価）
その後、日置電機株式会社製Ｘ−Ｙ  Ｃ  ＨｉＴＥＳＴＥＲを用いて、すべてのゲート配線２とソース配線６との間におけるショートの有無を評価した。同様の方法で作製した基板１３を５枚作製し、評価を実施した。この結果、ゲート配線２及びソース配線６のそれぞれに形成した電極パッド部の剥れもなく、また、ゲート配線２とソース配線６との間のショートの発生が無いことが確認できた。また、複数回測定を実施しても、電極の大きな削れや剥れは生じず、安定して測定が可能であった。
【００５５】
その後、６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセン（ＴＩＰＳ−ペンタセン）（Ａｌｄｒｉｃｈ製）を用いて半導体層１１を形成した。半導体層１１は、テトラリン（関東化学製）に２重量％で溶解させたものをインクとして用い、フレキソ印刷法にて形成した。
【００５６】
保護層１２は、フッ素系材料を用い、インクジェット印刷法にて形成した。
【００５７】
次に、製造した薄膜トランジスタアレイ基板１００により、対向電極との間に挟んだ電気泳動方式の画像表示媒体を駆動したところ、線欠陥は発生せず、良好に表示可能であることが確認された。
【００５８】
（比較例）
比較例に係る薄膜トランジスタアレイ基板を構成する薄膜トランジスタ２１０の平面図を図６に、薄膜トランジスタ２１０のｅ−ｆ線で切断した断面図を図７Ａに、ｇ−ｈ線で切断した断面図を図７Ｂに示す。比較例に係る薄膜トランジスタアレイ基板は、薄膜領域９がないこと以外は実施例と同様に作製した。
【００５９】
実施例と同様に、比較例に係る薄膜トランジスタアレイ基板の評価を実施した。
【００６０】
比較例に係る薄膜トランジスタアレイ基板は、複数個所でゲート配線とソース配線との間にショートの発生が確認され、良品を得ることができなかった。
【００６１】
比較例に係る薄膜トランジスタアレイ基板により、対向電極との間に挟んだ電気泳動方式の画像表示媒体を駆動したところ、ゲート配線とソース配線との間ショートが存在するため、線欠陥が発生した。
【００６２】
実施例１及び比較例における、ゲート配線、ソース配線間のショート発生数を表１に示す。
【００６３】
【表１】
2018073860.tif 000003
【００６４】
以上説明したように、本発明によれば、ゲート配線２、ゲート電極１、キャパシタ配線４及びキャパシタ電極３を含む下層電極領域の、少なくとも、平面視において、ソース配線６、ソース電極５、ドレイン電極７及び画素電極８を含む上層電極領域と重なる領域に膜厚の薄い薄膜領域９を形成することで、機械的強度が高く、欠陥が少ない薄膜トランジスタアレイ基板２００及びその製造方法を提供することができる。
【産業上の利用可能性】
【００６５】
本発明に係る薄膜トランジスタアレイ基板は、各種画像表示装置やセンサー等に有用である。
【符号の説明】
【００６６】
１    ゲート電極
２    ゲート配線
３    キャパシタ電極
４    キャパシタ配線
５    ソース電極
６    ソース配線
７    ドレイン電極
８    画素電極
９    薄膜領域
１０    半導体層
１１    保護層
１２    ゲート絶縁層
１３    基板
２１    ブランケット
３１    インク
３２    予備乾燥した転写物（インク膜）
３３    ブランケット上に残った転写物
３４    除去版に除去された転写物
３５    除去版
４１    第一パターン用除去版
４２    第一パターン
４３    第二パターン用除去版
４４    第二パターン
１００    薄膜トランジスタアレイ基板
２００、２１０    薄膜トランジスタ
【図１】
2018073860.tif 000004
【図２】
2018073860.tif 000005
【図３Ａ】
2018073860.tif 000006
【図３Ｂ】
2018073860.tif 000007
【図４Ａ】
2018073860.tif 000008
【図４Ｂ】
2018073860.tif 000009
【図４Ｃ】
2018073860.tif 000010
【図４Ｄ】
2018073860.tif 000011
【図４Ｅ】
2018073860.tif 000012
【図４Ｆ】
2018073860.tif 000013
【図４Ｇ】
2018073860.tif 000014
【図４Ｈ】
2018073860.tif 000015
【図４Ｉ】
2018073860.tif 000016
【図５Ａ】
2018073860.tif 000017
【図５Ｂ】
2018073860.tif 000018
【図５Ｃ】
2018073860.tif 000019
【図６】
2018073860.tif 000020
【図７Ａ】
2018073860.tif 000021
【図７Ｂ】
2018073860.tif 000022
【図８Ａ】
2018073860.tif 000023
【図８Ｂ】
2018073860.tif 000024
【図８Ｃ】
2018073860.tif 000025
【図８Ｄ】
2018073860.tif 000026
【図８Ｅ】
2018073860.tif 000027
【図８Ｆ】
2018073860.tif 000028