(57)【要約】【目的】危険点を特定していない当初の設計パターン情報を元に、ウェハ検査において危険点以外の領域での疑似欠陥を抑制することが可能な検査装置を提供する。【構成】検査装置１００は、半導体素子の設計パターンと半導体素子の設計パターンを半導体基板に転写するための露光用マスクに形成される場合の設計マスクパターンと設計マスクパターンが半導体基板に転写されて半導体基板に形成される場合の設計基板パターンとのうち、設計基板パターンを想定して作成された設計基板パターン像を記憶する記憶装置１０９と、半導体基板に電子ビームを照射して得られる反射電子を含む２次電子像を取得する２次電子像取得機構１５０と、設計パターンデータを解析して予め設定された特徴点を有するパターン個所の位置を特定する危険個所候補解析特定回路１１２と、特徴点を有するパターン個所の位置情報を用いて判定閾値を可変にしながら、２次電子像と当該２次電子像に対応する領域の設計基板パターン像とを比較判定する比較回路１０８と、を備えたことを特徴とする。【選択図】図１
2018151202.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子の設計パターンと前記半導体素子の設計パターンを半導体基板に転写するための露光用マスクに形成される場合の設計マスクパターンと前記設計マスクパターンが半導体基板に転写されて前記半導体基板に形成される場合の設計基板パターンとのうち、前記設計基板パターンを想定して作成された設計基板パターン像を記憶する記憶装置と、
前記半導体基板に電子ビームを照射して得られる反射電子を含む２次電子像を取得する２次電子像取得機構と、
前記半導体素子の設計パターンの設計パターンデータを入力し、前記設計パターンデータを解析して予め設定された特徴点を有するパターン個所の位置を特定する解析部と、
特定された、前記特徴点を有するパターン個所の位置情報を入力し、前記位置情報を用いて判定閾値を可変にしながら、前記２次電子像と当該２次電子像に対応する領域の前記設計基板パターン像とを比較判定する比較部と、
を備えたことを特徴とする電子ビーム検査装置。
【請求項２】
前記比較部は、
前記２次電子像と前記設計基板パターン像とを画素毎に比較判定する画素比較部と、
前記２次電子像内のパターンの輪郭線と前記設計基板パターン像内のパターンの輪郭線とのずれを比較判定する輪郭線比較部と、
を有することを特徴とする請求項１記載の電子ビーム検査装置。
【請求項３】
前記比較による結果に関わらず、前記位置情報に対応する位置での前記２次電子像と前記設計基板パターン像とを保存する保存処理部をさらに備えたことを特徴とする請求項１又は２記載の電子ビーム検査装置。
【請求項４】
前記半導体基板には、前記露光用マスクによって同じマスクパターンが複数個所に転写され、
前記複数個所において前記位置情報に対応する位置での前記２次電子像と前記設計基板パターン像とが保存されることを特徴とする請求項３記載の電子ビーム検査装置。
【請求項５】
半導体素子の設計パターンと前記半導体素子の設計パターンを半導体基板に転写するための露光用マスクに形成される場合の設計マスクパターンと前記設計マスクパターンが半導体基板に転写されて前記半導体基板に形成される場合の設計基板パターンとのうち、前記設計基板パターンを想定して作成された設計基板パターン像を記憶装置に記憶する工程と、
前記半導体基板に電子ビームを照射して得られる反射電子を含む２次電子像を取得する工程と、
前記半導体素子の設計パターンの設計パターンデータを入力し、前記設計パターンデータを解析して予め設定された特徴点を有するパターン個所の位置を特定する工程と、
特定された、前記特徴点を有するパターン個所の位置情報を入力し、前記位置情報を用いて判定閾値を可変にしながら、前記２次電子像と当該２次電子像に対応する領域の前記設計基板パターン像とを比較判定する工程と、
を備えたことを特徴とする電子ビーム検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子ビーム検査装置および電子ビーム検査方法に関する。例えば、マスクパターンが形成されたマスク基板からマスクパターンが転写された半導体基板に形成されたパターンを検査する検査装置に関する。
【背景技術】
【０００２】
半導体基板上に転写したい半導体素子の回路パターンレイアウト（設計パターン）が作成されると、かかる回路パターンレイアウトを半導体基板上に転写するためのマスクパターンが形成された露光用マスク（或いはレチクルともいう。）が製作される。そして、露光用マスクがいわゆるステッパと呼ばれる縮小投影露光装置に設置され、露光用マスク上のマスクパターンが縮小投影露光装置により実際の半導体基板（ウェハ）に露光転写されることで半導体基板にパターンが形成される。
【０００３】
元々の半導体素子の回路パターンレイアウトをそのまま拡大したパターンを露光用マスクに形成して、出来上がったマスクパターンを半導体基板上に露光転写しても、露光条件や近接効果等の影響により転写されたパターンはマスクパターンからずれてしまう。そのため、半導体基板上に転写したいパターンレイアウト（設計パターン）に、予めずれ分を考慮した、ＯＰＣ（Ｏｐｔｉｃａｌ  Ｐｒｏｘｉｍｉｔｙ  Ｃｏｒｒｅｃｔｉｏｎ）パターンや解像限界未満のサイズで形成されるＳＲＡＦ（ｓｕｂ  ｒｅｓｏｌｕｔｉｏｎ  ａｓｓｉｓｔ  ｆｅａｔｕｒｅｓ）といった補助パターンを追加配置したパターンをマスク基板に形成することが広く行われている。
【０００４】
近年、大規模集積回路（ＬＳＩ）の高集積化及び大容量化に伴い、半導体素子に要求される回路線幅はますます狭くなってきている。一方、多大な製造コストのかかるＬＳＩの製造にとって、歩留まりの向上は欠かせない。そのため、ウェハ製造プロセスにおけるマスクパターン形状や露光条件のマージンを評価するプロセスウィンドウ評価が行われる。そのために、マスクパターンが実際に転写されたウェハを使ったウェハ検査が行われる。
【０００５】
検査手法としては、ウェハ上に形成されているパターンを撮像した測定画像と、かかる測定画像の元になる設計データから得られる設計画像を比較することにより検査を行う方法が知られている（ｄｉｅ  ｔｏ  ｄａｔａｂａｓｅ（ダイ−データベース）検査）。かかる検査装置における検査方法では、画像同士の位置合わせの後、画像同士を適切なアルゴリズムに従って比較し、一致しない場合には、パターン欠陥有りと判定する。
【０００６】
上述したプロセスウィンドウ評価では、回路パターンレイアウト上の危険点を削減し、製造しやすい回路パターンレイアウト（設計パターン）を設計すること、及び製造しやすいプロセス条件を見出すことが目的となる。そのため、ウェハ検査では、危険点における健全性を確認する必要がある。しかし、検査装置側では危険点がどこなのかわからないので、被検査領域全面を厳しい判定閾値でダイ−データベース検査を行う。このように、厳しい判定閾値でダイ−データベース検査を行うので、危険点以外の領域でも微妙な欠陥を過剰に検出してしまうといった問題があった。しかし、上述したプロセスウィンドウ評価では、ウェハ検査において危険点を探し、回路パターンレイアウトの設計変更によって或いはプロセス条件の変更によって危険点を削減しようとするものである。そのため、予め危険点を特定することは困難である。よって、危険点を特定した情報が無くても、検査装置において危険点以外の領域での微妙な欠陥の過剰検出を抑制することが求められる。
【０００７】
ここで、ウェハの検査ではないが、ウェハに転写するマスクパターンが形成されたマスクを検査する際に、予め検査閾値を変更したい領域の情報を検査装置に入力する技術が開示されている（例えば、特許文献１参照）。しかしながら、かかる技術では、検査装置側では検査閾値を変更したい領域がわからないため、わざわざ他者から検査閾値を変更したい領域の情報をもらう必要がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−０６４８４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
そこで、本発明の一態様は、危険点を特定していない当初の設計パターン情報を元に、ウェハ検査において危険点以外の領域での疑似欠陥を抑制することが可能な検査装置及び方法を提供する。
【課題を解決するための手段】
【００１０】
本発明の一態様の電子ビーム検査装置は、
半導体素子の設計パターンと半導体素子の設計パターンを半導体基板に転写するための露光用マスクに形成される場合の設計マスクパターンと設計マスクパターンが半導体基板に転写されて半導体基板に形成される場合の設計基板パターンとのうち、設計基板パターンを想定して作成された設計基板パターン像を記憶する記憶装置と、
半導体基板に電子ビームを照射して得られる反射電子を含む２次電子像を取得する２次電子像取得機構と、
半導体素子の設計パターンの設計パターンデータを入力し、設計パターンデータを解析して予め設定された特徴点を有するパターン個所の位置を特定する解析部と、
特定された、特徴点を有するパターン個所の位置情報を入力し、位置情報を用いて判定閾値を可変にしながら、２次電子像と当該２次電子像に対応する領域の設計基板パターン像とを比較判定する比較部と、
を備えたことを特徴とする。
【００１１】
また、比較部は、
２次電子像と設計基板パターン像とを画素毎に比較判定する画素比較部と、
２次電子像内のパターンの輪郭線と設計基板パターン像内のパターンの輪郭線とのずれを比較判定する輪郭線比較部と、
を有すると好適である。
【００１２】
また、比較による結果に関わらず、上述した位置情報に対応する位置での２次電子像と設計基板パターン像とを保存する保存処理部をさらに備えると好適である。
【００１３】
また、半導体基板には、露光用マスクによって同じマスクパターンが複数個所に転写され、
複数個所において上述した位置情報に対応する位置での２次電子像と設計基板パターン像とが保存されると好適である。
【００１４】
本発明の一態様の電子ビーム検査方法は、
半導体素子の設計パターンと半導体素子の設計パターンを半導体基板に転写するための露光用マスクに形成される場合の設計マスクパターンと設計マスクパターンが半導体基板に転写されて半導体基板に形成される場合の設計基板パターンとのうち、設計基板パターンを想定して作成された設計基板パターン像を記憶装置に記憶する工程と、
半導体基板に電子ビームを照射して得られる反射電子を含む２次電子像を取得する工程と、
半導体素子の設計パターンの設計パターンデータを入力し、設計パターンデータを解析して予め設定された特徴点を有するパターン個所の位置を特定する工程と、
特定された、特徴点を有するパターン個所の位置情報を入力し、位置情報を用いて判定閾値を可変にしながら、２次電子像と当該２次電子像に対応する領域の設計基板パターン像とを比較判定する工程と、
を備えたことを特徴とする。
【発明の効果】
【００１５】
本発明の一態様によれば、危険点を特定していない当初の設計パターン情報を元に、ウェハ検査において危険点以外の領域での疑似欠陥を抑制できる。また、危険点の領域で厳しい判定閾値で検査できる。
【図面の簡単な説明】
【００１６】
【図１】実施の形態１におけるパターン検査装置の構成を示す構成図である。
【図２】実施の形態１におけるウェハ参照画像の作成フローの一例を示す図である。
【図３】実施の形態１における各領域を説明するための図である。
【図４】実施の形態１における成形アパーチャアレイ基板の構成を示す概念図である。
【図５】実施の形態１における半導体基板に形成される複数のチップ領域の一例を示す図である。
【図６】実施の形態１におけるマルチビームの照射領域と測定用画素との一例を示す図である。
【図７】実施の形態１における適切なマスクパターンと適切な露光条件とで転写された良好なウェハパターンの一例を示す図である。
【図８】実施の形態１におけるアシストパターンが不適切なマスクパターン或いは不適切な露光条件で転写された場合のウェハパターンの一例を示す図である。
【図９】実施の形態１におけるウェハパターンに生じる危険個所となり得る特徴の一例を示す図である。
【図１０】実施の形態１における特徴記述表の一例を示す図である。
【図１１】実施の形態１における特徴個所の特定の仕方を説明するための図である。
【図１２】実施の形態１における比較回路内の構成を示す内部構成図の一例である。
【図１３】実施の形態１におけるグレーイメージ比較検査を説明するための図である。
【図１４】実施の形態１における輪郭線比較検査を説明するための図である。
【発明を実施するための形態】
【００１７】
以下、実施の形態において、被検査基板上に形成されたパターンを撮像する（測定画像を取得する）手法の一例として、電子ビームによるマルチビームを被検査基板に照射して２次電子像を撮像する場合について説明する。但し、これに限るものではない。被検査基板上に形成されたパターンを撮像する手法として、例えば、１本の電子ビームによるシングルビームを被検査基板に照射して２次電子像を撮像する（測定画像を取得する）場合であってもよい。
【００１８】
実施の形態１．
図１は、実施の形態１におけるパターン検査装置の構成を示す構成図である。図１において、基板に形成されたパターンを検査する検査装置１００は、電子ビーム検査装置の一例である。検査装置１００は、電子光学画像取得機構１５０、及び制御系回路１６０（制御部）を備えている。電子光学画像取得機構１５０は、電子ビームカラム１０２（電子鏡筒）、検査室１０３、検出回路１０６、チップパターンメモリ１２３、ステージ駆動機構１４２、及びレーザ測長システム１２２を備えている。電子ビームカラム１０２内には、電子銃２０１、照明レンズ２０２、成形アパーチャアレイ基板２０３、縮小レンズ２０５、制限アパーチャ基板２０６、対物レンズ２０７、主偏向器２０８、副偏向器２０９、一括ブランキング偏向器２１２、ビームセパレーター２１４、投影レンズ２２４，２２６、偏向器２２８、及びマルチ検出器２２２が配置されている。
【００１９】
検査室１０３内には、少なくともＸＹ平面上を移動可能なＸＹステージ１０５が配置される。ＸＹステージ１０５上には、検査対象となる複数のチップパターン（ウェハダイ）が形成された基板１０１が配置される。基板１０１には、シリコンウェハ等の半導体基板が含まれる。基板１０１は、例えば、パターン形成面を上側に向けてＸＹステージ１０５に配置される。また、ＸＹステージ１０５上には、検査室１０３の外部に配置されたレーザ測長システム１２２から照射されるレーザ測長用のレーザ光を反射するミラー２１６が配置されている。マルチ検出器２２２は、電子ビームカラム１０２の外部で検出回路１０６に接続される。検出回路１０６は、チップパターンメモリ１２３に接続される。
【００２０】
制御系回路１６０では、装置全体を制御する制御計算機１１０が、バス１２０を介して、位置回路１０７、比較回路１０８、危険個所候補解析特定回路１１２、ステージ制御回路１１４、保存処理回路１１６、レンズ制御回路１２４、ブランキング制御回路１２６、偏向制御回路１２８、磁気ディスク装置等の記憶装置１０９，１４０，１４２、モニタ１１７、メモリ１１８、及びプリンタ１１９に接続されている。危険個所候補解析特定回路１１２内には、レイアウト解析回路１１３、及び特徴個所特定回路１１５が配置される。
【００２１】
また、チップパターンメモリ１２３は、比較回路１０８に接続されている。また、ＸＹステージ１０５は、ステージ制御回路１１４の制御の下に駆動機構１４２により駆動される。駆動機構１４２では、例えば、Ｘ方向、Ｙ方向、θ方向に駆動する３軸（Ｘ−Ｙ−θ）モータの様な駆動系が構成され、ＸＹステージ１０５が移動可能となっている。これらの、図示しないＸモータ、Ｙモータ、θモータは、例えばステップモータを用いることができる。ＸＹステージ１０５は、ＸＹθ各軸のモータによって水平方向及び回転方向に移動可能である。そして、ＸＹステージ１０５の移動位置はレーザ測長システム１２２により測定され、位置回路１０７に供給される。レーザ測長システム１２２は、ミラー２１６からの反射光を受光することによって、レーザ干渉法の原理でＸＹステージ１０５の位置を測長する。
【００２２】
電子銃２０１には、図示しない高圧電源回路が接続され、電子銃２０１内の図示しないフィラメントと引出電極間への高圧電源回路からの加速電圧の印加と共に、所定の引出電極（ウェネルト）の電圧の印加と所定の温度のカソードの加熱によって、カソードから放出された電子群が加速させられ、電子ビーム２００となって放出される。照明レンズ２０２、縮小レンズ２０５、対物レンズ２０７、及び投影レンズ２２４，２２６は、例えば電磁レンズが用いられ、共にレンズ制御回路１２４によって制御される。また、ビームセパレーター２１４もレンズ制御回路１２４によって制御される。一括ブランキング偏向器２１２、及び偏向器２２８は、それぞれ少なくとも２極の電極群により構成され、ブランキング制御回路１２６によって制御される。主偏向器２０８、及び副偏向器２０９は、それぞれ少なくとも４極の電極群により構成され、偏向制御回路１２８によって制御される。
【００２３】
ここで、図１では、実施の形態１を説明する上で必要な構成を記載している。検査装置１００にとって、通常、必要なその他の構成を備えていても構わない。
【００２４】
図２は、実施の形態１におけるウェハ参照画像の作成フローの一例を示す図である。図２において、まず、設計者によって、ウェハ上に形成したい回路パターンレイアウト（半導体素子の設計パターン）が設計され、かかる回路パターンレイアウトのレイアウトデータが作成される。作成されたレイアウトデータは、記憶装置４００に格納される。
【００２５】
次に、クリッピング処理として、クリッピング処理装置４０２は、レイアウトデータを読み出し、マスク面のパターン形成領域が短冊状に分割される複数のストライプ領域のそれぞれに、回路パターンのうち該当する図形パターン群を当てはめる。ステッパ等の露光装置はマスクに形成されたマスクパターンを１／４に縮小露光するので、ここでは、マスクパターンを想定して、４倍に拡大しておく。このようにして、マスクパターンの基データとなる設計マスク基データが生成される。かかる設計マスク基データを使って、露光装置により実際にウェハに転写されるウェハパターン像と同等な画像を作成するには、実際の半導体製造プロセスに沿って、順次、画像を生成していく手法と、単純に、シミュレーションにより一気に画像を生成する手法とが存在する。まずは、実際の半導体製造プロセスに沿って、順次、画像を生成していく手法について説明する。
【００２６】
補助パターン処理装置４０４（ＯＰＣ処理部）は、クリッピング処理後の設計マスク基データに、予めずれ分を考慮した、ＯＰＣ（Ｏｐｔｉｃａｌ  Ｐｒｏｘｉｍｉｔｙ  Ｃｏｒｒｅｃｔｉｏｎ）パターンや解像限界未満のサイズで形成されるＳＲＡＦ（ｓｕｂ  ｒｅｓｏｌｕｔｉｏｎ  ａｓｓｉｓｔ  ｆｅａｔｕｒｅｓ）といった補助パターンを追加配置して、設計マスクパターンデータを生成する。生成された設計マスクパターンデータ（描画データ）は、記憶装置４０６に格納される。図示しない電子ビーム描画装置にかかる設計マスクパターンデータを入力し、必要なマスクパターンを露光用マスク基板に描画することになる。
【００２７】
次に、マスク画像展開処理装置４０８は、設計マスクパターンデータを画像展開して、基準設計マスクパターン画像（設計マスクパターンの画像）を生成する。かかる基準設計マスクパターン画像として得られるパターンが半導体素子の設計パターンを半導体基板に転写するための露光用マスクに形成される場合の設計マスクパターンに相当する。しかし、実際にマスク基板に形成されるマスクパターンを撮像すると、光学系の解像特性や撮像センサのアパーチャ効果等によってフィルタが作用した状態、言い換えれば連続変化するアナログ状態にあるため、画像強度（濃淡値）がデジタル値の設計側のイメージデータである基準マスクパターン画像とは異なってしまう。
【００２８】
そのため、マスクパターン像作成装置４１０は、デジタル値の設計側のイメージデータである基準設計マスクパターン画像にもフィルタ処理を施すことにより、撮像されるマスクパターン像に合わせる。マスク検査では、通常、かかるフィルタ処理を施した設計マスクパターン画像が参照画像として使用されることになる。しかしながら、実施の形態１では、ウェハパターンの検査を行うので、かかる設計マスクパターン画像を参照画像にはできない。
【００２９】
次に、ウェハ空間像作成装置４１２は、基準設計マスクパターン画像として得られるパターンが露光装置によって半導体基板（ウェハ）上に露光される場合のマスクの照明条件及びフォーカス条件に基づいて、当該マスクパターンの空間像を作成する。
【００３０】
次に、ウェハレジストモデルパターン像作成装置４１４は、作成された当該マスクの空間像が転写されたレジストパターンを使って、エッチング等により半導体基板（ウェハ）上に形成される基準設計ウェハパターンの像を作成する。
【００３１】
以上のようにして、実際の半導体製造プロセスに沿って、順次、画像を生成していくことにより、基準設計ウェハパターン像を生成する。
【００３２】
或いは、ウェハイメージシミュレーション装置４２０によって、クリッピング処理後の設計マスク基データに定義されるパターンについて、演算処理を短縮して、一気にウェハイメージをシミュレーションにより想定した、ライン端部の短縮処理、矩形の角部のコーナー丸め処理、及びリサイズ処理を行って、基準設計ウェハパターン像を生成してもよい。
【００３３】
ただし、ウェハ検査では、電子ビームを照射することにより生じる２次電子像を用いて検査するため、かかる２次電子像を得る際に生じる電子光学系の解像特性に沿った画像にする必要がある。そこで、ＳＥＭ画像作成装置４３０は、基準設計ウェハパターン像に電子光学系の解像特性に沿ったフィルタ処理をおこなって、設計ウェハパターン像を作成する。かかる設計ウェハパターン像（ＳＥＭ相当画像）は、設計マスクパターンが半導体基板（ウェハ）に転写されて半導体基板に形成される場合の設計基板パターンを想定して作成された設計基板パターン像に相当する。作成された設計ウェハパターン像（ＳＥＭ相当画像）は、検査装置１００に出力され、検査装置１００内の記憶装置１０９に格納される。実施の形態１では、かかる設計ウェハパターン像（ＳＥＭ相当画像）をウェハ検査の参照画像として使用する。
【００３４】
図３は、実施の形態１における各領域を説明するための図である。露光用マスクには、図３（ｂ）に示すように、通常、１つのチップ分のパターンが形成される。１チップには、複数のダイ（マスクダイ）が配置される。各ダイ（マスクダイ）には、図３（ａ）に示すように、複数のセルパターンが形成される。セルパターンは、例えば、１つの論理素子やメモリ１ビット分の回路を構成する。露光用マスクに形成された１チップ分のマスクパターンは、ウェハ上に繰り返し縮小投影される。その結果、ウェハ上には、図３（ｃ）に示すように、同じパターンが形成された複数のチップパターンが２次元状に形成される。ウェハからは、形成されたチップ毎にダイシングにより各チップが切り出されることになるが、かかる切り出される１チップをダイ（ウェハダイ）と呼ぶ。実施の形態１におけるウェハ検査では、例えば、ウェハダイではなくマスクダイを検査領域単位として検査していく。以下、検査装置１００でのウェハ検査について説明する。
【００３５】
２次電子像取得工程として、電子光学画像取得機構１５０（２次電子像取得機構）は、半導体基板（ウェハ）１０１に電子ビームを照射して得られる反射電子を含む２次電子画像を取得する。
【００３６】
図４は、実施の形態１における成形アパーチャアレイ基板の構成を示す概念図である。図４において、成形アパーチャアレイ基板２０３には、２次元状の横（ｘ方向）ｍ１列×縦（ｙ方向）ｎ１段（ｍ１，ｎ１は２以上の整数）の穴（開口部）２２がｘ，ｙ方向に所定の配列ピッチで形成されている。図４の例では、５１２×５１２の穴（開口部）２２が形成されている場合を示している。各穴２２は、共に同じ寸法形状の矩形で形成される。或いは、同じ外径の円形であっても構わない。これらの複数の穴２２を電子ビーム２００の一部がそれぞれ通過することで、マルチビーム２０が形成されることになる。ここでは、横縦（ｘ，ｙ方向）が共に２列以上の穴２２が配置された例を示したが、これに限るものではない。例えば、横縦（ｘ，ｙ方向）どちらか一方が複数列で他方は１列だけであっても構わない。また、穴２２の配列の仕方は、図４のように、横縦が格子状に配置される場合に限るものではない。例えば、縦方向（ｙ方向）ｋ段目の列と、ｋ＋１段目の列の穴同士が、横方向（ｘ方向）に寸法ａだけずれて配置されてもよい。同様に、縦方向（ｙ方向）ｋ＋１段目の列と、ｋ＋２段目の列の穴同士が、横方向（ｘ方向）に寸法ｂだけずれて配置されてもよい。次に検査装置１００における電子光学画像取得部１５０の動作について説明する。
【００３７】
電子銃２０１（放出源）から放出された電子ビーム２００は、照明レンズ２０２によりほぼ垂直に成形アパーチャアレイ基板２０３全体を照明する。成形アパーチャアレイ基板２０３には、図４に示すように、矩形の複数の穴２２（開口部）が形成され、電子ビーム２００は、すべての複数の穴２２が含まれる領域を照明する。複数の穴２２の位置に照射された電子ビーム２００の各一部が、かかる成形アパーチャアレイ基板２０３の複数の穴２２をそれぞれ通過することによって、例えば矩形の複数の電子ビーム（マルチビーム）（複数の第１の電子ビーム）２０ａ〜２０ｄ（図１の実線）が形成される。
【００３８】
形成されたマルチビーム２０ａ〜２０ｄは、その後、クロスオーバー（Ｃ．Ｏ．）を形成し、マルチビーム２０のクロスオーバー位置に配置されたビームセパレーター２１４を通過した後、縮小レンズ２０５によって、縮小され、制限アパーチャ基板２０６に形成された中心の穴に向かって進む。ここで、成形アパーチャアレイ基板２０３と縮小レンズ２０５との間に配置された一括ブランキング偏向器２１２によって、マルチビーム２０ａ〜２０ｄ全体が一括して偏向された場合には、制限アパーチャ基板２０６の中心の穴から位置がはずれ、制限アパーチャ基板２０６によって遮蔽される。一方、一括ブランキング偏向器２１２によって偏向されなかったマルチビーム２０ａ〜２０ｄは、図１に示すように制限アパーチャ基板２０６の中心の穴を通過する。かかる一括ブランキング偏向器２１２のＯＮ／ＯＦＦによって、ブランキング制御が行われ、ビームのＯＮ／ＯＦＦが一括制御される。このように、制限アパーチャ基板２０６は、一括ブランキング偏向器２１２によってビームＯＦＦの状態になるように偏向されたマルチビーム２０ａ〜２０ｄを遮蔽する。そして、ビームＯＮになってからビームＯＦＦになるまでに形成された、制限アパーチャ基板２０６を通過したビーム群により、検査用のマルチビーム２０ａ〜２０ｄが形成される。制限アパーチャ基板２０６を通過したマルチビーム２０ａ〜２０ｄは、対物レンズ２０７により試料面上に焦点が合わされ、所望の縮小率のパターン像（ビーム径）となり、主偏向器２０８及び副偏向器２０９によって、制限アパーチャ基板２０６を通過したマルチビーム２０全体が同方向に一括して偏向され、各ビームの基板１０１上のそれぞれの照射位置に照射される。かかる場合に、主偏向器２０８によって、マルチビーム２０が走査するマスクダイの基準位置にマルチビーム２０全体を一括偏向する。ＸＹステージ１０５を連続移動させながらスキャンを行う場合にはさらにＸＹステージ１０５の移動に追従するように、トラッキング偏向を行う。そして、副偏向器２０９によって、各ビームがそれぞれ対応する領域内を走査するようにマルチビーム２０全体を一括偏向する。一度に照射されるマルチビーム２０は、理想的には成形アパーチャアレイ基板２０３の複数の穴２２の配列ピッチに上述した所望の縮小率（１／ａ）を乗じたピッチで並ぶことになる。このように、電子ビームカラム１０２は、一度に２次元状のｍ１×ｎ１本のマルチビーム２０を基板１０１に照射する。基板１０１の所望する位置にマルチビーム２０が照射されたことに起因して基板１０１からマルチビーム２０の各ビームに対応する、反射電子を含む２次電子の束（マルチ２次電子３００）（図１の点線）が放出される。
【００３９】
基板１０１から放出されたマルチ２次電子３００は、対物レンズ２０７によって、マルチ２次電子３００の中心側に屈折させられ、制限アパーチャ基板２０６に形成された中心の穴に向かって進む。制限アパーチャ基板２０６を通過したマルチ２次電子３００は、縮小レンズ２０５によって光軸とほぼ平行に屈折させられ、ビームセパレーター２１４に進む。
【００４０】
ここで、ビームセパレーター２１４はマルチビーム２０が進む方向（光軸）に直交する面上において電界と磁界を直交する方向に発生させる。電界は電子の進行方向に関わりなく同じ方向に力を及ぼす。これに対して、磁界はフレミング左手の法則に従って力を及ぼす。そのため電子の侵入方向によって電子に作用する力の向きを変化させることができる。ビームセパレーター２１４に上側から侵入してくるマルチビーム２０（１次電子ビーム）には、電界による力と磁界による力が打ち消し合い、マルチビーム２０は下方に直進する。これに対して、ビームセパレーター２１４に下側から侵入してくるマルチ２次電子３００には、電界による力と磁界による力がどちらも同じ方向に働き、マルチ２次電子３００は斜め上方に曲げられる。
【００４１】
斜め上方に曲げられたマルチ２次電子３００は、投影レンズ２２４，２２６によって、屈折させられながらマルチ検出器２２２に投影される。マルチ検出器２２２は、投影されたマルチ２次電子３００を検出する。マルチ検出器２２２は、図示しないダイオード型の２次元センサを有する。そして、マルチビーム２０の各ビームに対応するダイオード型の２次元センサ位置において、マルチ２次電子３００の各２次電子がダイオード型の２次元センサに衝突して、電子を発生し、２次電子画像データを後述する画素毎に生成する。マルチ検出器２２２がマルチ２次電子３００を検出しない場合には、偏向器２２８でマルチ２次電子３００をブランキング偏向することで受光面にマルチ２次電子３００を到達させないようにすればよい。
【００４２】
図５は、実施の形態１における半導体基板に形成される複数のチップ領域の一例を示す図である。図５において、半導体基板（ウェハ）１０１の検査領域３３０には、複数のチップ（ウェハダイ）３３２が２次元のアレイ状に形成されている。各チップ３３２には、上述したマスク基板に形成された１チップ分のマスクパターンが図示しない露光装置（ステッパ）によって例えば１／４に縮小されて転写されている。各チップ３３２内は、例えば、２次元状の横（ｘ方向）ｍ２列×縦（ｙ方向）ｎ２段（ｍ２，ｎ２は２以上の整数）個の複数のマスクダイ３３に分割される。実施の形態１では、かかるマスクダイ３３が単位検査領域となる。
【００４３】
図６は、実施の形態１におけるマルチビームの照射領域と測定用画素との一例を示す図である。図６において、各マスクダイ３３は、例えば、マルチビームのビームサイズでメッシュ状の複数のメッシュ領域に分割される。かかる各メッシュ領域が、測定用画素３６（単位照射領域）となる。図６の例では、８×８列のマルチビームの場合を示している。１回のマルチビーム２０の照射で照射可能な照射領域３４は、（マルチビーム２０のｘ方向のビーム間ピッチにｘ方向のビーム数を乗じたｘ方向サイズ）×（マルチビーム２０のｙ方向のビーム間ピッチにｙ方向のビーム数を乗じたｙ方向サイズ）で定義される。図６の例では、照射領域３４がマスクダイ３３と同じサイズの場合を示している。但し、これに限るものではない。照射領域３４がマスクダイ３３よりも小さくても良い。或いは大きくても構わない。そして、照射領域３４内に、１回のマルチビーム２０の照射で照射可能な複数の測定用画素２８（１ショット時のビームの照射位置）が示されている。言い換えれば、隣り合う測定用画素２８間のピッチがマルチビームの各ビーム間のピッチとなる。図６の例では、隣り合う４つの測定用画素２８で囲まれると共に、４つの測定用画素２８のうちの１つの測定用画素２８を含む正方形の領域で１つのサブ照射領域２９を構成する。図６の例では、各サブ照射領域２９は、４×４画素３６で構成される場合を示している。
【００４４】
実施の形態１におけるスキャン動作では、マスクダイ３３毎にスキャン（走査）される。図６の例では、ある１つのマスクダイ３３を走査する場合の一例を示している。マルチビーム２０がすべて使用される場合には、１つの照射領域３４内には、ｘ，ｙ方向に（２次元状に）ｍ１×ｎ１個のサブ照射領域２９が配列されることになる。１つ目のマスクダイ３３にマルチビーム２０が照射可能な位置にＸＹステージ１０５を移動させる。主偏向器２０８によって、マルチビーム２０が走査するマスクダイ３３の基準位置にマルチビーム２０全体を一括偏向する。その位置でＸＹステージ１０５を停止させ、当該マスクダイ３３を照射領域３４として当該マスクダイ３３内を走査（スキャン動作）する。ＸＹステージ１０５を連続移動させながらスキャンを行う場合には、主偏向器２０８によって、さらにＸＹステージ１０５の移動に追従するように、トラッキング偏向を行う。マルチビーム２０を構成する各ビームは、互いに異なるいずれかのサブ照射領域２９を担当することになる。そして、各ショット時に、各ビームは、担当サブ照射領域２９内の同じ位置に相当する１つの測定用画素２８を照射することになる。図６の例では、副偏向器２０９によって、各ビームは、１ショット目に担当サブ照射領域２９内の最下段の右から１番目の測定用画素３６を照射するように偏向される。そして、１ショット目の照射が行われる。続いて、副偏向器２０９によってマルチビーム２０全体を一括してｙ方向に１測定用画素３６分だけビーム偏向位置をシフトさせ、２ショット目に担当サブ照射領域２９内の下から２段目の右から１番目の測定用画素３６を照射する。同様に、３ショット目に担当サブ照射領域２９内の下から３段目の右から１番目の測定用画素３６を照射する。４ショット目に担当サブ照射領域２９内の下から４段目の右から１番目の測定用画素３６を照射する。次に、副偏向器２０９によってマルチビーム２０全体を一括して最下段の右から２番目の測定用画素３６の位置にビーム偏向位置をシフトさせ、同様に、ｙ方向に向かって、測定用画素３６を順に照射していく。かかる動作を繰り返し、１つのビームで１つのサブ照射領域２９内のすべての測定用画素３６を順に照射していく。１回のショットでは、成形アパーチャアレイ基板２０３の各穴２２を通過することによって形成されたマルチビームによって、最大で各穴２２と同数の複数のショットに応じた２次電子３００が一度に検出される。
【００４５】
以上のように、マルチビーム２０全体では、マスクダイ３３を照射領域３４として走査（スキャン）することになるが、各ビームは、それぞれ対応する１つのサブ照射領域２９を走査することになる。そして、１つのマスクダイ３３の走査（スキャン）が終了すると、隣接する次のマスクダイ３３が照射領域３４になるように移動して、かかる隣接する次のマスクダイ３３の走査（スキャン）を行う。かかる動作を繰り返し、各チップ３３２の走査を進めていく。マルチビーム２０のショットにより、その都度、照射された測定用画素３６から２次電子３００が放出され、検出器２２２にて検出される。実施の形態１では、検出器２２２の単位検出領域サイズは、各測定用画素３６から上方に放出された２次電子３００を測定用画素３６毎（或いはサブ照射領域２９毎）に検出する。
【００４６】
以上のようにマルチビーム２０を用いて走査することで、シングルビームで走査する場合よりも高速にスキャン動作（測定）ができる。なお、ステップアンドリピート動作で各マスクダイ３３のスキャンを行っても良いし、ＸＹステージ１０５を連続移動させながら各マスクダイ３３のスキャンを行う場合であってもよい。照射領域３４がマスクダイ３３よりも小さい場合には、当該マスクダイ３３中で照射領域３４を移動させながらスキャン動作を行えばよい。
【００４７】
以上のように、電子光学画像取得部１５０は、マルチビーム２０を用いて、図形パターンが形成された被検査基板１０１上を走査し、マルチビーム２０が照射されたことに起因して被検査基板１０１から放出される、マルチ２次電子３００を検出する。マルチ検出器２２２によって検出された各測定用画素３６からの２次電子の検出データ（２次電子画像）は、測定順に検出回路１０６に出力される。検出回路１０６内では、図示しないＡ／Ｄ変換器によって、アナログの検出データがデジタルデータに変換され、チップパターンメモリ１２３に格納される。そして、例えば、１つのチップ３３２分の検出データが蓄積された段階で、チップパターンデータとして、位置回路１０７からの各位置を示す情報と共に、比較回路１０８に転送される。
【００４８】
図７は、実施の形態１における適切なマスクパターンと適切な露光条件とで転写された良好なウェハパターンの一例を示す図である。適切なマスクパターンと適切な露光条件とで転写された場合、図７に示すように、互いに回路同士が接触するパターンブリッジやパターンネックを生じないで形成できる。
【００４９】
図８は、実施の形態１におけるアシストパターンが不適切なマスクパターン或いは不適切な露光条件で転写された場合のウェハパターンの一例を示す図である。点線で囲まれた個所は、図８に示すように、パターンブリッジやパターンネックを引き起こしている。プロセスウィンドウ評価では、点線で囲まれた個所のような回路パターンレイアウト上の危険点を削減し、製造しやすい回路パターンレイアウト（設計パターン）を設計すること、及び製造しやすいプロセス条件を見出すことが目的となる。
【００５０】
図９は、実施の形態１におけるウェハパターンに生じる危険個所となり得る特徴の一例を示す図である。図９に示すように、例えば、隣り合う配線同士が互いに鋭角に接近する個所、ある方向に延びる配線に対して、直交する方向から他の配線が延びてきて、突き当て状（Ｔ字状）に接近する個所、単独で存在する配線端部（ラインエンド）、及び配線の途中で付近の他のパターンが大きく寸法変化する個所等が危険個所となり得る特徴として挙げられる。そこで、実施の形態１では、これらの危険個所となり得る特徴を予め定義しておく。
【００５１】
図１０は、実施の形態１における特徴記述表の一例を示す図である。実施の形態１ではウェハパターンに生じる危険個所となり得る各特徴について、特徴点と定義されるための条件を記述する表（テーブル）を作成する。図１０の例では、ある方向に延びる配線に対して、直交する方向から他の配線が延びてきて、突き当て状（Ｔ字状）に接近する個所について、配線間の距離が所定の距離（ｎｍ）未満の個所を特徴点と定義する。また、隣り合う配線同士が互いに鋭角に接近する個所について、鋭角間の距離が所定の距離（ｎｍ）未満の個所を特徴点と定義する。かかる特徴記述表のデータは検査装置１００に入力され、記憶装置１４２に格納される。
【００５２】
危険個所解析特定工程として、危険個所候補解析特定回路１１２（解析部）は、回路パターンレイアウト（半導体素子の設計パターン）のレイアウトデータ（設計パターンデータ）を入力し、レイアウトデータを解析して予め設定された特徴点を有するパターン個所の位置を特定する。具体的には以下のように動作する。ここでは、図２に示したクリッピング処理を行う前の段階の当初の設計パターンである、ウェハ上に形成したい回路パターンレイアウト（半導体素子の設計パターン）を利用する。回路パターンレイアウトのレイアウトデータは、検査装置１００に入力され、記憶装置１０９に格納される。
【００５３】
まず、レイアウト解析回路１１３は、記憶装置１０９から回路パターンレイアウトのレイアウトデータを読み出し、回路パターンレイアウトの各パターンの形状を解析する。
【００５４】
次に、特徴個所特定回路１１５は、記憶装置１４２から特徴記述表のデータを読み出し、回路パターンレイアウトの形状が解析されたパターンの中に、特徴記述表のデータに定義された特徴条件に合うパターン同士を特定する。特定されたパターン同士の特徴個所が危険個所候補になる。
【００５５】
図１１は、実施の形態１における特徴個所の特定の仕方を説明するための図である。図１１の例では、例えば、ある方向に延びる配線に対して、直交する方向から他の配線が延びてきて、突き当て状（Ｔ字状）に接近する個所、隣り合う配線同士が互いに鋭角に接近する個所、及び単独で存在する配線端部（ラインエンド）が特定される場合を示している。特徴個所特定回路１１５は、特定されたパターン同士の特徴個所を中心にして特徴個所を含む所定のサイズの矩形を定義する。例えば、３０ｎｍ角の矩形で定義する。そして、かかる矩形の基準点（例えば、左下の角部）の座標（ｘ，ｙ）を、特徴点を有するパターン個所の領域位置（ホットスポット情報座標）として定義する。特定された特徴点を有するパターン個所の領域位置の情報は、記憶装置１４０に記憶される。
【００５６】
以上のように、実施の形態１によれば、検査装置１００内において、危険点を特定していない当初の回路パターンレイアウトのレイアウトデータ（設計パターン情報）を元に、ウェハ検査において危険点となり得る特徴点を有する個所を特定できる。よって、わざわざ他者から検査閾値を変更したい領域の情報をもらう必要がない。
【００５７】
図１２は、実施の形態１における比較回路内の構成を示す内部構成図の一例である。図１２において、比較回路１０８内には、磁気ディスク装置等の記憶装置５０，５２，５４，６２、分割部５６、位置合わせ部５８、比較部６０、輪郭線抽出部７０，７２、及び比較部７４が配置される。分割部５６、位置合わせ部５８、比較部６０、輪郭線抽出部７０，７２、及び比較部７４といった各「〜部」は、処理回路を含み、その処理回路には、電気回路、コンピュータ、プロセッサ、回路基板、量子回路、或いは、半導体装置等が含まれる。また、各「〜部」は、共通する処理回路（同じ処理回路）を用いてもよい。或いは、異なる処理回路（別々の処理回路）を用いても良い。分割部５６、位置合わせ部５８、比較部６０、輪郭線抽出部７０，７２、及び比較部７４内に必要な入力データ或いは演算された結果はその都度図示しないメモリに記憶される。
【００５８】
まず、制御計算機１１０は、記憶装置１４０に格納される特定個所データを読み出し、比較回路１０８に出力する。比較回路１０８内では、特定個所データが記憶装置６２に格納される。また、制御計算機１１０は、記憶装置１０９に格納される設計ウェハパターン像（ＳＥＭ相当画像）を読み出し、比較回路１０８に出力する。比較回路１０８内では、設計ウェハパターン像（ＳＥＭ相当画像）が記憶装置５２に格納される。また、各チップ３３２の検出データ（チップパターンデータ：２次電子画像）は、記憶装置５０に格納される。
【００５９】
分割工程として、フレーム分割部５４は、チップパターンデータを単位検査領域となるマスクダイ３３のサイズで、複数のマスクダイ画像に分割する。各マスクダイ画像は記憶装置５４に格納される。
【００６０】
以上のようにして、取得された各マスクダイ画像（２次電子像）と、これらに対応する領域の設計ウェハパターン像（ＳＥＭ相当画像：設計基板パターン像）とを用いて、比較回路１０８は、記憶装置６２から特定個所データを読み出し、特定された、特徴点を有するパターン個所の位置情報を入力し、位置情報を用いて判定閾値を可変にしながら、マスクダイ３３の測定画像（マスクダイ画像（２次電子像））と当該マスクダイ画像に対応する領域の設計ウェハパターン像とを比較判定する。ここで、比較回路１０８内では、グレーイメージ比較検査と輪郭線比較検査とを行う。まず、グレーイメージ比較検査について説明する。
【００６１】
位置合わせ工程として、位置合わせ部５８は、単位検査領域となるマスクダイ３３毎に、当該マスクダイ３３の測定画像（マスクダイ画像（２次電子像））を構成する測定データと、対応する参照画像（設計ウェハパターン像：設計基板パターン像）の画像データとを読み出し、当該マスクダイ３３の測定画像と、対応する参照画像との位置合わせを行う。位置合わせは、検査画素となる測定用画素３６（或いはサブ照射領域２９）よりも小さいサブ画素単位で行うと良い。例えば、最小二乗法を用いて位置合わせする。
【００６２】
グレーイメージ比較工程として、比較部６０（画素比較部）がマスクダイ画像（２次電子像）と設計ウェハパターン像（設計基板パターン像）とを画素毎に比較判定するグレーイメージ比較検査を行う。
【００６３】
図１３は、実施の形態１におけるグレーイメージ比較検査を説明するための図である。図１３において、縦軸は画素値（信号強度）を示し、横軸は位置を示す。例えば、ｘ方向に沿って、画素３６毎の画素値（階調値）をプロットすると図１３に示すように、パターン端部の手前の画素から徐々に画素値の値が大きくなり、パターン内部ではさらに大きくなる。逆に、パターンの反対側の端部では、画素値が順に小さくなる。かかる画素値の立ち上がりの途中にパターンの端部が存在する。同様に、画素値の立ち下がりの途中にパターンの反対側の端部が存在する。比較部６０は、特定個所データに定義された座標を基準点にもつ矩形領域内について、厳しい判定閾値Ｔｈ１（第１の判定閾値）を用いて所定の判定条件に従って検査画素となる測定用画素３６（或いはサブ照射領域２９）毎に両者を比較し、例えば形状欠陥といった欠陥の有無を判定する。例えば、検査画素となる測定用画素３６（或いはサブ照射領域２９）毎の階調値差（レベル差）が厳しい判定閾値Ｔｈ（第１の判定閾値）よりも大きければ欠陥と判定する。そして、比較結果が出力される。比較結果は、記憶装置１０９に出力されればよい。また、比較部６０は、特定個所データに定義された座標を基準点に持つ矩形領域から外れた領域について、緩い判定閾値Ｔｈ１’（第２の判定閾値）を用いて所定の判定条件に従って検査画素となる測定用画素３６（或いはサブ照射領域２９）毎に両者を比較し、例えば形状欠陥といった欠陥の有無を判定する。例えば、検査画素となる測定用画素３６（或いはサブ照射領域２９）毎の階調値差が緩い判定閾値Ｔｈ１’（第２の判定閾値）よりも大きければ欠陥と判定する。例えば、画素値が０〜２５５の２５６階調で定義される場合、階調値差の判定について、緩い判定閾値Ｔｈ１’が、例えば、１０階調に設定される場合に、厳しい判定閾値Ｔｈ（第１の判定閾値）が、例えば、５階調に設定される。そして、比較結果が出力される。比較結果は、記憶装置１０９、モニタ１１７、メモリ１１８、或いはプリンタ１１９より出力されればよい。
【００６４】
次に、輪郭線比較検査について説明する。
【００６５】
輪郭線抽出工程として、輪郭線抽出部７０は、記憶装置５４からマスクダイ画像（２次電子像）を読み出し、画像内の各パターンについて、輪郭線を抽出する。輪郭線は、図１３において説明した場合と同様、画素値の立ち上がりの途中にパターンの端部が存在する。同様に、画素値の立ち下がりの途中にパターンの反対側の端部が存在する。かかる端部に沿って輪郭線を抽出すればよい。同様に、輪郭線抽出部７２は、記憶装置５２から対応する設計ウェハパターン像（設計基板パターン像）を読み出し、画像内の各パターンについて、輪郭線を抽出する。
【００６６】
輪郭線比較工程として、比較部７４（輪郭線比較部）は、マスクダイ画像（２次電子像）内のパターンの輪郭線と設計ウェハパターン像（設計基板パターン像）内のパターンの輪郭線とのずれを比較判定する輪郭線比較検査を行う。
【００６７】
図１４は、実施の形態１における輪郭線比較検査を説明するための図である。図１４では、輪郭線で示すパターンの一部の上面図を示す。比較部７４は、まず、輪郭線毎にマスクダイ画像（２次電子像）の輪郭線と設計ウェハパターン像（設計基板パターン像）輪郭線とをマッチング処理する。そして、比較部７４は、輪郭線毎に、マッチング処理されたペアとなった輪郭線間の法線距離を測定する。法線距離を測定する際、例えば、設計ウェハパターン像の輪郭線上の点を基準点にすればよい。但し、これに限るものではない。マスクダイ画像の輪郭線上の点を基準点にしてもかまわない。そして、比較部７４は、特定個所データに定義された座標を基準点にもつ矩形領域内について、厳しい判定閾値Ｔｈ２（第３の判定閾値）を用いて、輪郭線毎に、厳しい判定閾値Ｔｈ２（第３の判定閾値）よりも大きい法線距離が存在すれば、かかる法線距離の測定点に欠陥が存在すると判定する。比較結果は、記憶装置１０９に出力されればよい。また、比較部７４は、特定個所データに定義された座標を基準点にもつ矩形領域から外れた領域内について、緩い判定閾値Ｔｈ２’（第４の判定閾値）を用いて、輪郭線毎に、緩い判定閾値Ｔｈ２’（第４の判定閾値）よりも大きい法線距離が存在すれば、かかる法線距離の測定点に欠陥が存在すると判定する。比較結果は、記憶装置１０９、モニタ１１７、メモリ１１８、或いはプリンタ１１９より出力されればよい。
【００６８】
上述した例では、輪郭線比較検査をすべての領域で実施しているがこれに限るものではない。例えば、特定個所データに定義された座標を基準点にもつ矩形領域内についてだけ実施してもよい。さらに、特定個所データに定義された座標を基準点にもつ矩形領域内において、グレーイメージ比較検査によって欠陥と判定された個所に対応する輪郭線だけについて実施してもよい。或いは、領域に関係なく、グレーイメージ比較検査によって欠陥と判定された個所に対応する輪郭線だけについて実施してもよい。
【００６９】
以上のように、実施の形態１によれば、危険点を特定した情報を予め入力しておかなくても、検査装置１００において危険点となり得る特徴点を有する個所以外の領域での微妙な欠陥の過剰検出を抑制できる。ひいては、検査装置１００において危険点以外の領域での微妙な欠陥の過剰検出を抑制できる。
【００７０】
保存処理工程として、保存処理回路１１６（保存処理部）は、比較による結果に関わらず、特定個所データ（位置情報）に対応する位置でのマスクダイ画像（２次電子像）と設計ウェハパターン像（設計基板パターン像）とを例えば記憶装置１４０に保存する。危険点（ホットスポット）個所の画像を強制保存することで、その後のインライン検査で履歴管理する際の基準データとして活用できる。特に、半導体基板（ウェハ）には、露光用マスクによって同じマスクパターンが複数個所に転写されるので、複数個所において特定個所データ（位置情報）に対応する位置でのマスクダイ画像（２次電子像）と設計ウェハパターン像（設計基板パターン像）とが保存されると好適である。かかる危険点となり得る特徴点を有する個所の画像を保存しておくことで、異なるチップ３３２間での違いを検証することができる。これにより、同じ半導体基板（ウェハ）内において、製造時間の違いによるパターン変化を検証できる。
【００７１】
さらに、同じ露光用マスクによって異なる複数の半導体基板（ウェハ）に同じマスクパターンが転写される。そこで、保存処理回路１１６（保存処理部）は、異なる複数の半導体基板（ウェハ）について、特定個所データ（位置情報）に対応する位置でのマスクダイ画像（２次電子像）と設計ウェハパターン像（設計基板パターン像）とを例えば記憶装置１４０に保存すると好適である。これにより、同じ半導体基板（ウェハ）内で比較する場合よりも、さらに、時間が経過した時間依存のパターン変化を検証できる。
【００７２】
以上のように、実施の形態１によれば、危険点を特定していない当初の設計パターン情報を元に、ウェハ検査において危険点以外の領域での疑似欠陥を抑制できる。また、危険点の領域で厳しい判定閾値で検査できる。そのため、例えばマスク描画用に付加されるＯＰＣ等のアシストパターン形状が適切かどうかを判断する確認工程を効率よく実施できるようになる。例えば、ウェハ上の複数のダイで共通する欠陥を検出する場合には、マスク起因の欠陥と判断できる。
【００７３】
以上の説明において、一連の「〜回路」は、処理回路を含み、その処理回路には、電気回路、コンピュータ、プロセッサ、回路基板、量子回路、或いは、半導体装置等が含まれる。また、各「〜回路」は、共通する処理回路（同じ処理回路）を用いてもよい。或いは、異なる処理回路（別々の処理回路）を用いても良い。プロセッサ等を実行させるプログラムは、磁気ディスク装置、磁気テープ装置、ＦＤ、或いはＲＯＭ（リードオンリメモリ）等の記録媒体に記録されればよい。例えば、位置回路１０７、比較回路１０８、レイアウト解析回路１１３、及び特徴個所特定回路１１５等は、上述した少なくとも１つの処理回路で構成されても良い。
【００７４】
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【００７５】
また、装置構成や制御手法等、本発明の説明に直接必要しない部分等については記載を省略したが、必要とされる装置構成や制御手法を適宜選択して用いることができる。
【００７６】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全てのパターン検査方法及びパターン検査装置は、本発明の範囲に包含される。
【符号の説明】
【００７７】
２０  マルチビーム
２２  穴
２８  画素
２９  サブ照射領域
３０  検査領域
３２  ストライプ領域
３３  マスクダイ
３４  照射領域
３６  画素
５０，５２，５４，６２  記憶装置
５６  分割部
５８  位置合わせ部
６０  比較部
７０，７２  輪郭線抽出部
７４  比較部
１００  検査装置
１０１  基板
１０２  電子ビームカラム
１０３  検査室
１０６  検出回路
１０７  位置回路
１０８  比較回路
１０９，１４０，１４２  記憶装置
１１０  制御計算機
１１２  危険個所候補解析特定回路
１１３  レイアウト解析回路
１１５  特徴個所特定回路
１１４  ステージ制御回路
１１６  保存処理回路
１１７  モニタ
１１８  メモリ
１１９  プリンタ
１２０  バス
１２２  レーザ測長システム
１２３  チップパターンメモリ
１２４  レンズ制御回路
１２６  ブランキング制御回路
１２８  偏向制御回路
１４２  ステージ駆動機構
１５０  電子光学画像取得機構
１６０  制御系回路
２００  電子ビーム
２０１  電子銃
２０２  照明レンズ
２０３  成形アパーチャアレイ基板
２０５  縮小レンズ
２０６  制限アパーチャ基板
２０７  対物レンズ
２０８  主偏向器
２０９  副偏向器
２１２  一括ブランキング偏向器
２１４  ビームセパレーター
２１６  ミラー
２２２  マルチ検出器
２２４，２２６  投影レンズ
２２８  偏向器
３００  ２次電子
３３０  検査領域
３３２  チップ
４００，４０６  記憶装置
４０２  クリッピング処理装置
４０４  補助パターン処理装置
４０８  マスク画像展開処理装置
４１０  マスクパターン像作成装置
４１２  ウェハ空間像作成装置
４１４  ウェハレジストモデルパターン像作成装置
４２０  ウェハイメージシミュレーション装置
４３０  ＳＥＭ画像作成装置
【図１】
2018151202.tif 000003
【図２】
2018151202.tif 000004
【図３】
2018151202.tif 000005
【図４】
2018151202.tif 000006
【図５】
2018151202.tif 000007
【図６】
2018151202.tif 000008
【図７】
2018151202.tif 000009
【図８】
2018151202.tif 000010
【図９】
2018151202.tif 000011
【図１０】
2018151202.tif 000012
【図１１】
2018151202.tif 000013
【図１２】
2018151202.tif 000014
【図１３】
2018151202.tif 000015
【図１４】
2018151202.tif 000016