(57)【要約】能動発振器回路（６１０）、インダクタ、および容量性回路を有する電圧制御発振器（６００）が開示されている。この容量性回路を選択的にターンオンおよびターンオフして、電圧制御発振器（６００）の周波数を制御する。特に、この容量性回路中のインダクタおよびキャパシタは、能動発振器回路（６１０）にフィードバックを提供するＬＣ回路を形成する。容量性回路中のスイッチに対する損傷を回避するために、容量性回路は、抵抗（６２２）をさらに含んでいる。これらの抵抗をいくつかの異なった方法で構成し、その結果、電圧制御発振器（６００）が、高い信頼度、および一定の位相ノイズ性能を有する広い同調範囲を有するようにすることができる。
2005529536.tif 000002
【特許請求の範囲】
【請求項１】
発振器に動作可能に結合された少なくとも１つの調整回路を有するシステムであって、前記調整回路は、
抵抗と、
リアクタンス素子と、
第１のスイッチと
を具え、
前記第１のスイッチは、前記リアクタンス素子と直列になっており、前記発振器の出力に前記リアクタンス素子を結合し切り離し、前記抵抗は、前記第１のスイッチがオープンであるときに前記リアクタンス素子がバイアス電圧を有するようにするために前記リアクタンス素子にバイアス電圧を提供することを特徴とするシステム。
【請求項２】
前記リアクタンス素子は、キャパシタであることを特徴とする請求項１記載のシステム。
【請求項３】
第２のスイッチをさらに具え、
前記第１のスイッチが前記リアクタンス素子を切り離すときに、前記第２のスイッチは、前記バイアス電圧に前記抵抗を結合し切り離し、
前記第１のスイッチが前記リアクタンス素子を結合するときには前記バイアス電圧から前記抵抗を切り離すことを特徴とする請求項１記載のシステム。
【請求項４】
前記バイアス電圧は、抵抗分割器から生成される電圧、アース電圧、電源電圧、および前記発振器出力のコモンモード電圧のうちの少なくとも１つであることを特徴とする請求項１記載のシステム。
【請求項５】
前記抵抗分割器からの前記バイアス電圧は、アース電圧から電源電圧に分布することを特徴とする請求項４記載のシステム。
【請求項６】
前記バイアス電圧が前記抵抗に常に結合されるようにし、また、前記第１のスイッチが閉じられるときに、前記バイアス電圧が前記調整回路の動作特性を実質上変化させないようにするために、前記抵抗の大きさを調整することを特徴とする請求項１記載のシステム。
【請求項７】
前記第１のスイッチは、半導体デバイスであることを特徴とする請求項１記載のシステム。
【請求項８】
前記第１のスイッチはトランジスタであり、
前記第２のスイッチは前記第１のスイッチよりも小さなトランジスタであることを特徴とする請求項３記載のシステム。
【請求項９】
複数の調整回路をさらに具えたことを特徴とする請求項１記載のシステム。
【請求項１０】
前記複数の調整回路のそれぞれにおける各リアクタンス素子は、キャパシタであり、各キャパシタのキャパシタンスは、同じであることを特徴とする請求項９記載のシステム。
【請求項１１】
前記システムは、能動発振器回路、ＰＬＬ、レシーバ、トランスミッタ、トランシーバ、無線通信デバイス、基地局、およびモバイルユニットのうちの少なくとも１つであることを特徴とする請求項１に記載のシステム。
【請求項１２】
第１の出力ノードおよび第２の出力ノードを有する能動発振器と、
前記第１の出力ノードと前記第２の出力ノードとを結合するインダクタと、
前記第１の出力ノードまたは前記第２の出力ノードのいずれかに結合され、各容量性回路がキャパシタ、抵抗、および第１のスイッチを有する少なくとも１つの容量性回路と
を具え、
前記第１のスイッチがオープンであるときに前記抵抗は前記キャパシタにバイアス電圧を提供し、前記第１のスイッチは、前記キャパシタと直列になっており、前記発振器の前記出力に前記キャパシタを結合し切り離すことを特徴とする装置。
【請求項１３】
前記キャパシタは、前記第１の出力ノードまたは第２の出力ノードのいずれかに前記第１のスイッチを結合し、前記第１のスイッチは、前記キャパシタをアース電圧レベルに結合し、前記抵抗は、前記キャパシタと第１のスイッチとの共通ノードにおいて前記キャパシタおよび第１のスイッチに結合されることを特徴とする請求項１２記載の装置。
【請求項１４】
前記バイアス電圧は、抵抗分割器から生成される電圧、アース電圧、電源電圧、および前記発振器出力のコモンモード電圧のうちの少なくとも１つであることを特徴とする請求項１２記載の装置。
【請求項１５】
前記少なくとも１つの容量性回路は、第２のスイッチを具え、
前記第２のスイッチは、前記バイアス電圧に前記抵抗を結合し切り離すことを特徴とする請求項１２記載の装置。
【請求項１６】
前記第２のスイッチと抵抗は直列になっており、
前記バイアス電圧は、前記発振器出力のコモンモード電圧であることを特徴とする請求項１５記載の装置。
【請求項１７】
前記少なくとも１つの容量性回路は、
前記第１のスイッチがオープンである場合には、前記第２のスイッチは閉じられ、
前記第１のスイッチが閉じられている場合には、前記第２のスイッチはオープンであるように、構成されることを特徴とする請求項１５記載の装置。
【請求項１８】
前記装置は、ＰＬＬ、レシーバ、トランスミッタ、トランシーバ、無線通信デバイス、基地局、およびモバイルユニットのうちの少なくとも１つであることを特徴とする請求項１２記載の装置。
【請求項１９】
発振器を調整する方法であって、
第１のスイッチがオープンであるときにリアクタンス素子がバイアス電圧を有するようにするために抵抗を介して前記リアクタンス素子にバイアス電圧を提供する工程と、
前記第１のスイッチを使用して前記リアクタンス素子を前記発振器に結合して切り離すことにより、前記発振器の周波数を調整する工程と
を具えたことを特徴とする方法。
【請求項２０】
前記第１のスイッチが前記リアクタンス素子を切り離すときに第２のスイッチを介して前記抵抗を前記バイアス電圧に結合する工程と、
前記第１のスイッチが前記リアクタンス素子を結合するときに前記第２のスイッチを介して前記抵抗を前記バイアス電圧から切り離す工程と
をさらに具えたことを特徴とする請求項１９記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に無線通信の分野に関し、より詳細には位相ロックループ回路の電圧制御発振器に関する。
【背景技術】
【０００２】
ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ位相ロックループ）は、無線通信システムや他の製品などの分野において広い用途を有する。多くの用途において、ＰＬＬは、非常に厳しい性能要件を有する。典型的な無線システムにおいては、複数のＰＬＬ回路１１０、１２０が存在し得る。例えば、スーパーヘテロダインアーキテクチャ１００を使用したレシーバの典型的なブロック図が、図１に示されている。様々なブロックおよびそれらの機能、したがってこのブロック図の詳細な列挙については本明細書中でさらに説明しないことが当業者には容易に理解されよう。
【０００３】
無線通信システムにおいて使用されるＰＬＬは、変調プロセスおよび復調プロセスのための非常に安定した搬送波信号を提供する。この搬送波信号は、十分な（しばしば、このＰＬＬ中のＶＣＯ（ｖｏｌｔａｇｅ−ｃｏｎｔｒｏｌｌｅｄ  ｏｓｃｉｌｌａｔｏｒ電圧制御発振器）の位相ノイズ特性として表される）スペクトル純度を有し、所望の帯域における必要なチャンネル間隔をサポートすべきである。例えば、韓国のセルラ電話規格は、約９００ＭＨｚおよび１７００ＭＨｚにおけるＣＤＭＡ（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ符号分割多重アクセス）デジタルサービス用のＩＳ−９５規格を含んでいる。ヨーロッパのセルラ電話の規格は、９００ＭＨｚ帯域で動作するＧＳＭ（Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  Ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ欧州移動電話システム）および１８００ＭＨｚ帯におけるＤＣＳ（Ｄｅｆｅｎｓｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｙｓｔｅｍ防衛通信システム）を含んでいる。この占有される周波数帯域は類似しているが、このＰＬＬに必要とされるチャンネル間隔は、個々の規格に従って異なっている。例えば、ＩＳ−９５規格では、１０ＫＨｚのチャンネルラスタ（ｃｈａｎｎｅｌ  ｒａｓｔｅｒ）を伴う１．２５ＭＨｚのチャンネル間隔が必要とされる。他方、ＧＳＭ規格およびＤＣＳ規格では、この割り付けられた周波数帯域において２００ＫＨｚのチャンネル間隔が必要とされる。無線通信トランシーバにおけるＰＬＬは、高精度の適切なＶＨＦ（ｖｅｒｙ  ｈｉｇｈ  ｆｒｅｑｕｅｎｃｙ超短波）信号を生成するので、このＰＬＬは、非常に安定なＶＣＴＸＯ（Ｖｏｌｔａｇｅ−ｃｏｎｔｒｏｌｌｅｄ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｃｒｙｓｔａｌ  Ｏｓｃｉｌｌａｔｏｒ電圧制御温度補償水晶発振器）を基準クロック（ｒｅｆｅｒｅｎｃｅ  ｃｌｏｃｋ）として使用することができる。
【０００４】
図２は、無線通信装置中で一般に使用されるＰＬＬの一般的なブロック図を示すものである。この図に示すように、このＰＬＬは、基準分周器２０２、フィードバック分周器２１０、電圧制御発振器（ＶＣＯ）２０８、ＰＦＤ（ｐｈａｓｅ  ｆｒｅｑｕｅｎｃｙ  ｄｅｔｅｃｔｏｒ位相周波数検出器）２０４、チャージポンプ回路（図示せず）およびＬＦ（ｌｏｏｐ  ｆｉｌｔｅｒループフィルタ）２０６を含んでいる。このＰＦＤ２０４は、この分周された基準クロック信号とＶＣＯ２０８の分周された出力の位相を比較する。この位相エラーの大きさと極性に依存して、このチャージポンプ回路は、その出力にＵＰ信号またはＤＯＷＮ信号を生成し、ここで、これらのパルス幅は、その検出された位相エラーに比例している。このチャージポンプ回路は、このエラー信号に相当する電荷量を生成する。この正味の電荷は、ＬＦ２０６に蓄積され、これがＶＣＯ２０８の制御信号としての役割を果たす。このＬＦ２０６の簡単な形式は、抵抗とキャパシタの直列結合（すなわち、１次フィルタ）である。しかし、現代のＰＬＬ設計においては、高次ループフィルタを使用して位相ノイズおよびスプリアス応答におけるより良好な性能を得ることができる。ＬＦ２０６からの結果電圧は、ＶＣＯ２０８の周波数制御端子に接続される。負のフィードバックループによって、図２のＰＬＬは、安定した出力周波数を実現する。ループフィルタ２０６のこの正味の変化がゼロになると、この安定した出力周波数状況が存在することになる。このポイントで、このＶＣＯ２０８の周波数および位相は、平均して変化しない。このロック状態においては、ＶＣＯ２０８の周波数は、簡単に以下のように表される。
【０００５】
【数１】
2005529536.tif 000003
【０００６】
式中、ｆＶＣＯ＝ＶＣＯ周波数、Ｌ＝フィードバック分周、Ｎ＝基準分周、およびｆｒｅｆ＝基準周波数である。上式（１）において、フィードバック分周器の係数は整数とすることができるが、一部の用途においては、ある小数部を含むこともできる。
【０００７】
特定の用途のためのＰＬＬ回路を設計する際には、多くのファクタが存在する。一般的なファクタは、回路面積、コスト、および電力消費である。ロック時間や位相ノイズなどの性能特性は、ＰＬＬが使用されるシステムに依存する。システム要件に従って、分周ファクタ、ループ帯域幅、回路設計などの設計パラメータは、影響を受ける。例えば、ＧＳＭ用途においては、１３ＭＨｚの基準周波数を有する２００ＫＨｚのチャンネル間隔が数ｍｓｅｃのロック時間と共に必要とされる。したがって、整数Ｎの周波数シンセサイザおよび正規のループ帯域幅を使用してこの要件を満たすことができる。しかし、ＧＰＲＳ（Ｇｅｎｅｒａｌ  Ｐａｃｋｅｔ  Ｒａｄｉｏ  Ｓｅｒｖｉｃｅ汎用パケット無線サービス）用途においては、１５０μｓより短いロック時間が必要とされるので一般的な整数Ｎの周波数シンセサイザは、使用することができない。この場合には、小数Ｎのシンセサイザまたはシグマデルタベースのシンセサイザが一般に使用される。
【０００８】
他の用途においては、たとえチャンネル間隔が１．２５ＭＨｚであるとしてもこのＰＬＬにおける必要な周波数分解能は、１０ＫＨｚである。これには様々な理由が存在する。第１に、ＩＳ−９５用途における最も一般的な基準周波数は、１９．２ＭＨｚであり、これは、１．２５ＭＨｚの倍数ではない。第２に、このＰＬＬがスーパーヘテロダイントランシーバ中で使用されるときには、この必要な周波数分解能がＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ中間周波数）信号の選択に依存する。共通のＩＦ周波数が、受信モードにおいて８５．３８ＭＨｚである場合には、この周波数分解能を、局部発振器において１０ＫＨｚとすべきである。第３に、ＡＭＰＳ（Ａｄｖａｎｃｅｄ  Ｍｏｂｉｌｅ  Ｐｈｏｎｅ  Ｓｅｒｖｉｃｅ先進移動電話サービス）などの以前の規格との互換性のためには、ＬＯ（ｌｏｃａｌ  ｏｓｃｉｌｌａｔｏｒ局部発振器）信号を生成する際に１０ＫＨｚの周波数分解能が必要とされる。
【０００９】
関連技術のＰＬＬの性能は、ＶＣＯ２０８の性能によって制限され、このＶＣＯ２０８の重要な特性には、位相ノイズ性能が含まれる。ＰＦＤ２０４や周波数分周器２０２および２１０など残りの構成要素はまた、このＰＬＬ出力の全体ノイズ性能にも寄与する。位相ノイズは、通常その搬送波からの特定のオフセット周波数における搬送波電力の１Ｈｚの側波帯電力に対する比として定義される。位相ノイズは、ｄＢｃ／Ｈｚという単位を有している。このＶＣＯ２０８は、影響を受けやすいデバイスであり、その位相ノイズ性能特性は、電源変動、温度、ノイズなどの環境条件によって非常に影響されることもある。このＶＣＯ２０８の感度を表すファクタは、通常、ＫＶＣＯ（ＭＨｚ／Ｖ）として表されるその利得である。低ノイズのＰＬＬ用途では、ＶＣＯ２０８は、比較的低い利得、したがって低い感度を有する可能性がある。このＶＣＯ２０８の低利得は、ＡＭからＦＭへの変調を最小にすることによって外部ノイズの影響を低下させる。
【００１０】
移動電話用途における位相ノイズ仕様はそのように厳しいので、このＶＣＯの許容可能なタイプは制限され、ＬＣ発振器が通常使用される。このＬＣ発振器は、共振タンク回路および数個の能動デバイスから構成されてこのタンク回路中のエネルギ損失が補償される。このタンク回路は、あるタイプの帯域通過フィルタであるので、このＬＣ発振器の位相ノイズ性能は、他のタイプの発振器よりも良好である。このＬＣ発振器の公称周波数は、以下のように表される。
【００１１】
【数２】
2005529536.tif 000004
【００１２】
式２中で、ｆＶＣＯ＝ＶＣＯの公称周波数、Ｌ＝インダクタンス、およびＣ＝キャパシタンスである。このＶＣＯの周波数を制御するためには２つの可能性がある。しかし、可変インダクタの形成は簡単ではないので、可変キャパシタを使用してこのＶＣＯの周波数を制御することができる。
【００１３】
個別のタンク回路、一部の受動構成要素および能動デバイスを用いてＶＣＯを設計することが普通であった。しかし、この手法では、大きな回路面積および高コストがもたらされる。これらの機能ブロックをモノリシック形態にしようとする最近の傾向がある。完全に一体化されたＬＣ発振器の設計における最も困難なファクタは、プロセス変動および環境変化に対して安定な動作を保証することである。シリコン上に成長されるキャパシタまたはインダクタの変動は最悪ケースでは１０％を超過する。式（２）を参照すると、この動作周波数における変化のパーセンテージが、この場合にもやはり１０％になることが分かる。したがって、このＶＣＯの全体的な動作範囲は、この周波数シフト、ならびに所望の周波数範囲をカバーすべきである。しかし、この広い同調範囲は、低位相ノイズ特性を実現するための小さな利得の設計目標とは競合してしまう。
【００１４】
以上説明した低位相ノイズと広い同調範囲の間のトレードオフは、様々な個別の同調方法を用いて解決されてきている。図３は、この関連技術によるＶＣＯの概略図を示している。この共振ＬＣ回路３１０は、この発振器３００の周波数を制御する。ＬＣ回路３１０は、キャパシタ３１２、インダクタ３１４、バラクタダイオード３１６および３２０、ならびにスイッチ３１８を含んでいる。動作時に、ロックがこのＰＬＬ中で実現されないときには、このバラクタダイオード３１６が選択的に切り換えられてこのＶＣＯの周波数が制御される。このＶＣＯの動作周波数が所望の周波数よりも高速であるときには、より多くのスイッチが閉じられて、このＶＣＯの動作周波数が低下され、その逆も同様である。図３の関連技術回路において、バラクタダイオード３１６および３２０のキャパシタンスのためにキャパシタ３１２の値はほとんど重要にはならない。
【００１５】
【特許文献１】米国特許第６，１３７，３７２号
【特許文献２】米国特許第５，７３９，７３０号
【発明の開示】
【発明が解決しようとする課題】
【００１６】
関連技術のＶＣＯのＬＣ回路は、様々な欠点を有している。例えば、図３を参照すると、スイッチ３１８のオフ状態においては、ＤＣ電流経路がない。したがって、対応するダイオード３１６の浮遊端子のバイアスレベルは、不明であり、そのリークの影響を非常によく受ける。かかる浮遊端子の初期バイアス状態があまりにも高い、または低すぎるときには、このバイアス状態がこのデバイスの信頼性に非常に影響を及ぼす可能性がある。
【００１７】
図４、図５Ａ、および図５Ｂは、実装形態が異なる点を除いて類似した関連技術ＶＣＯの図を示しており、ここでは、各バラクタダイオードの代わりに等価なキャパシタが使用されている。図４に示すように、ＳＷ（１）およびＳＷＢ（１）以外のすべてのスイッチが閉じられ、したがってその浮遊ノードＮＳＣ（１）およびＮＳＣＢ（１）の振る舞いが焦点になる。浮動端子の初期バイアス電圧がこの発振器のコモンモード電圧（ｃｏｍｍｏｎ  ｍｏｄｅ  ｖｏｌｔａｇｅ）と同じと仮定される場合には、この浮動端子の波形は、この発振器出力の波形とほとんど同じであり、性能の悪化はほとんどまたは全く示されない。
【００１８】
しかし、図５Ａは、スイッチＳＷ（１）を切断した直後にある量の正電荷がＮＳＣ（１）に接続されたキャパシタプレート中に蓄えられる場合を示しており、この場合には、ある量の負電荷がキャパシタＳＣＢ（１）の他方のプレートに蓄えられる。オフ状態中には、ＤＣ電流経路が存在しないので、ＮＳＣ（１）ノードおよび出力（ＯＵＴ）ノードの間には、正のオフセット電圧が存在することになる。ここで、このオフセット電圧は過大であり、このスイッチが損傷を受けることもあり、このＶＣＯの信頼性が悪化することもある。
【００１９】
図５Ｂは、別の望ましくない状況を示すものである。ＮＭＯＳスイッチを使用してこのスイッチ可能キャパシタを制御するとき、このドレイン接合が順方向バイアスされる可能性がある。この種の寄生接合は非常に劣った品質ファクタを有するので、この場合における位相ノイズ性能は、ひどく悪化することになる。
【００２０】
当業者には理解されるように、他の問題および欠点も存在する。（特許文献１）および（特許文献２）は、関連技術システムの例である。
【００２１】
上述の参考文献は、参照によって本明細書中に組み込まれており、これらは、追加的または代替的な詳細、特徴および／または技術的な背景の適切な教示をするのに適切である。
【課題を解決するための手段】
【００２２】
本明細書中に実施され、広範に説明しているように、従来技術の以上で指摘した欠点を克服するデバイスおよび方法が提供される。したがって、本発明の実施形態では、発振器に動作可能に結合された少なくとも１つの調整回路を備えたシステムであって、この調整回路は、抵抗、リアクタンス素子（ｒｅａｃｔｉｖｅ  ｅｌｅｍｅｎｔ）、および第１のスイッチを備え、この第１のスイッチは、そのリアクタンス素子と直列になっており、この発振器の出力にそのリアクタンス素子を結合し切り離し、その抵抗は、この第１のスイッチがオープンであるときにそのリアクタンス素子がバイアス電圧を有するようにするためにそのリアクタンス素子にバイアス電圧を提供するシステムが提供される。
【００２３】
さらに、本発明の実施形態では、第１の出力ノードおよび第２の出力ノードを備える能動発振器と、この第１の出力ノードとこの第２の出力ノードとを結合するインダクタと、この第１の出力ノードまたはこの第２の出力ノードのいずれかに結合され、各容量性回路がキャパシタ、抵抗、および第１のスイッチを備える少なくとも１つの容量性回路とを備え、この第１のスイッチがオープンであるときにその抵抗はそのキャパシタにバイアス電圧を提供し、この第１のスイッチは、そのキャパシタと直列になっており、この発振器のその出力にそのキャパシタを結合し切り離す装置が提供される。
【００２４】
さらに、本発明の実施形態では、発振器回路を同調させる方法であって、第１のスイッチがオープンであるときにリアクタンス素子がバイアス電圧を有するようにするために抵抗を介してそのリアクタンス素子にバイアス電圧を提供する工程と、この第１のスイッチを使用してそのリアクタンス素子をこの発振器に結合しそこから切り離し、それによってこの発振器の周波数を調整する工程とを含む方法が提供される。
【００２５】
本発明のさらなる利点、目的および特徴については、以下の説明中に記述しており、以下の説明を考察することにより当業者には明らかになろう。
【００２６】
本発明を、添付図面を参照して詳細に説明する。図面中、同様な参照番号は同様な要素を指している。
【発明を実施するための最良の形態】
【００２７】
図６は、本発明の一実施形態を示すブロック図である。発振器回路６００は、発振器６１０と、この発振器６１０に動作可能に結合された少なくとも１つの調整回路６２０を含んでいる。この調整回路は、バイアス抵抗６２２、リアクタンス素子６２４（例えば、キャパシタ）、および第１のスイッチ６２６を含んでいる。この第１のスイッチ６２６は、このリアクタンス素子６２４をこの発振器回路６００に選択的に結合しそれから切り離す。このバイアス抵抗６２２は、このリアクタンス素子６２４にバイアス電圧ＶＡを提供し、その結果このリアクタンス素子６２４は、この第１のスイッチ６２６がオープンであるときにバイアス電圧を有するようになる。
【００２８】
以下のセクションで詳細に解説するように、このバイアス電圧ＶＡは、様々な構成でこのリアクタンス素子に供給することができる。例えば、バイアススイッチ６２８は、このバイアス抵抗６２２とバイアス電圧ＶＡの間に配置することができる。このバイアススイッチ６２８は、この第１のスイッチ６２６がこのリアクタンス素子６２４を切り離すときに、このバイアス抵抗６２２をこのバイアス電圧に選択的に結合する。このバイアススイッチ６２８は、この第１のスイッチ６２６がリアクタンス素子６２４を発振器回路６００に結合するときに、このバイアス抵抗６２２をこのバイアス電圧ＶＡから選択的に切り離す。あるいは、バイアス電圧ＶＡがこのバイアス抵抗に常に結合され得るようにし、またその結果第１のスイッチ６２６が閉じられるときにこのバイアス電圧ＶＡが、この調整回路の動作特性を実質上変化させないように、バイアス抵抗６２２の値を（例えば、高抵抗値に）調整することができる。
【００２９】
このバイアス電圧ＶＡは、アース電圧、電源電圧、またはこの発振器出力のコモンモード電圧に接続することができる。さらに、このバイアス電圧ＶＡは、可変にすることができアース電圧から電源電圧の範囲から選択することもできる。さらに、スイッチ６２６および６２８は、トランジスタなどの半導体スイッチングデバイスにすることもできる。
【００３０】
図６に示すように、この調整回路６２０は、共振回路６３０の一部分である。共振回路６３０は、インダクタ、キャパシタ、抵抗などの追加の素子を含むことができることが当業者には理解される。第１のスイッチ６２６がオープンされ閉じられるときに、リアクタンス素子６２４は、それぞれ共振回路６３０から除去されまたはそれに追加される。したがって、この第１のスイッチ６２６は、この共振回路６３０の特性を変更し、それによってこのＶＣＯの周波数を変更する可能性がある。さらに、追加の調整回路を共振回路６３０に追加して制御範囲を増大させることができる。また、この増加された同調範囲および改善された位相ノイズ性能が両方のタイプの発振器にとって利点があるので、図６の調整回路は、シングルエンドの発振器または差動タイプの発振器のどちらでも使用することができることが当業者には理解される。
【００３１】
図７は、本発明の実施形態による電圧制御発振器を示す概略図である。図７に示すように、この回路は、能動発振器回路７０２を含むことが好ましい。図７に示す回路は、出力ノードＯＵＴ７０６およびＯＵＴＢ７０８を有する差動型の実装形態である。インダクタ７０４は、これらの出力ノードＯＵＴ７０６とＯＵＴＢ７０８とに結合されることが好ましい。スイッチ７１８と直列に結合されたキャパシタ７２２を有する２つ以上の回路は、ＯＵＴ７０６に結合することもできる。このキャパシタ７２２は、出力ノード７０６およびスイッチ７１８に結合される。スイッチ７１８は、基準電圧に結合されたトランジスタであることが好ましく、この基準電圧は、図７に示すようにアース電圧とすることも可能である。さらに、この回路は、トランジスタスイッチ７１４と直列に結合された明示的な抵抗７１０など、直列結合された抵抗およびスイッチを含むことが好ましい。この明示的な抵抗７１０は、キャパシタ７２２とトランジスタスイッチ７１８の共通ノードに一端で結合され、このトランジスタスイッチ７１４は、抵抗７１０の他端とバイアス電圧ＶＡとの間に結合される。同様な構成要素と接続が出力ノードＯＵＴＢ７０８に関しても存在することが好ましい。例えば、キャパシタ７２２は、トランジスタスイッチ７２０と直列に結合されることが好ましく、このキャパシタ７２２の他端が出力ノードＯＵＴＢ７０８に結合される。さらに、トランジスタスイッチ７２０の一端は、アースに接続される。さらに、抵抗７１２は、キャパシタ７２２とトランジスタスイッチ７２０の共通ノードに結合され、トランジスタスイッチ７１６の一端がバイアス電圧ＶＡに結合されるように、明示的な抵抗７１２がトランジスタスイッチ７１６と直列に結合されていることが好ましい。キャパシタ７２２は、同じ値または異なる値を有することができることが当業者には理解される。同様に、これらの関連した抵抗およびスイッチは、各用途の特定の設計要件によって決まるような同じまたは異なる値を有することができる。
【００３２】
次に図７に示す回路の動作について説明する。抵抗７１０および７１２の値は、このオフ状態において最良の位相ノイズ性能を得るために決定されまたは最適化される。この抵抗値は、通常高く（例えば、数キロオームを超えるように）されるので、これらのスイッチ７１４および７１６のオン抵抗を低くする必要はない。したがって、これらのトランジスタスイッチ７１４および７１６のサイズを、非常に小さくすることが可能である。さらに、トランジスタスイッチ７１４および７１６の追加の寄生キャパシタンスも小さくなる。さらに、これらの抵抗７１０および７１２は、オフ状態におけるこの抵抗のほとんどをカバーするように設計されるので、これらのトランジスタスイッチ７１４および７１６の特性変動は重要ではない。このバイアスレベルＶＡは、このオフ状態の共通レベルを決定し、アースから電源電圧までの任意の値を有することができる。したがって、このバイアスレベルＶＡを抵抗分割器など簡単なバイアスジェネレータから生成することができる。ＶＡは、アース電圧または電源電圧それ自体とすることもできる。
【００３３】
図８は、本発明の実施形態による電圧制御発振器（ＶＣＯ）を示す概略図である。ＶＣＯ８００は、能動発振器回路８０２を含むことが好ましい。図８に示すようなＶＣＯ８００は、出力ノードＯＵＴＢ８０６およびＯＵＴＢ８０８を有する差動実装形態である。インダクタ８０４は、出力ノードＯＵＴ８０６とＯＵＴＢ８０８との間に結合されることが好ましい。キャパシタ８２２、明示的な抵抗８１０として示される抵抗、およびスイッチ８１４など（例えば、トランジスタ）を含む直列回路は、キャパシタ８２２の一端と、この直列回路の反対端にあるトランジスタスイッチ８１４の一端で出力ノードＯＵＴ８０６に結合されることが好ましい。さらに、スイッチ８１８など（例えば、トランジスタ）は、アースされている基準電圧と、キャパシタ８２２と抵抗８１０の共通ノードの間に結合されることが好ましい。同様な回路をこの出力ノードＯＵＴＢ８０８に結合することができる。例えば、キャパシタ８２２、抵抗８１２、およびトランジスタスイッチ８１６を含む直列回路は、キャパシタ８２２の一端およびトランジスタスイッチ８１６の一端を介してその間に配置された直列回路と共に、出力ノードＯＵＴＢ８０８に結合することができる。トランジスタスイッチ８２０は、アースと、このキャパシタ８２２と抵抗８１２の共通ノードとの間に結合することが好ましい。これらのキャパシタ８２２は、同じまたは異なる値を有することが可能なことが当業者には理解される。同様に、これらの関連した抵抗およびスイッチは、各用途の特定の設計要件によって決まるような同じまたは異なる値を有することが可能である。
【００３４】
図８に示す実施形態においては、オフ状態中に追加のバイアス回路は必要ではない。その代わりに、このＬＣ発振器中の能動回路のコモンモード電圧は、このＬＣ発振器出力に接続されていないこのキャパシタの他の端子に対する適切なＤＣバイアスを提供する。ＶＣＯ８００においてもまた、トランジスタスイッチ８１４および８１６のサイズは非常に小さくすることができる。したがって、トランジスタスイッチ８１４および８１６の追加の寄生キャパシタンスは、重要とはならない。
【００３５】
図９は、本発明の実施形態による電圧制御発振器を示す概略図である。ＶＣＯ９００は、図９に示すように、能動発振器回路９０２を含んでいることが好ましい。図９のＶＣＯ９００はまた、出力ノードＯＵＴ９０６およびＯＵＴＢ９０８を有する異なる構成の形になっている。インダクタ９０４は、これらの出力ノードＯＵＴ９０６とＯＵＴＢ９０８との間に結合されることが好ましい。さらに、キャパシタ９２２は、スイッチ９１８（例えば、トランジスタ）と直列に結合されることが好ましく、ここで、キャパシタ９２２の残りの端子は、この出力ノードＯＵＴ９０６に結合され、トランジスタスイッチ９１８の残りの端子は、アースに結合される。このキャパシタ９２２とトランジスタスイッチ９１８の共通ノードと、バイアス電圧ＶＡとの間に結合された抵抗９１０である明示的な抵抗が存在することが好ましい。同様な回路がＯＵＴＢ９０８にも結合されていることが好ましい。例えば、キャパシタ９２２が、トランジスタスイッチ９２０と直列に結合されることが好ましく、ここでキャパシタ９２２の残りの端子は、出力ノードＯＵＴＢ９０８に結合され、このトランジスタスイッチ９２０の残りの端子はアースに結合されている。明示的な抵抗９１２は、バイアス電圧ＶＡと、キャパシタ９２２とトランジスタスイッチ９２０の共通ノードとの間に結合されることが好ましい。キャパシタ９２２は同じまたは異なる値を有することが可能であることが当業者には理解されよう。同様に、これらの関連した抵抗およびスイッチは、各用途の特定の設計要件によって決まるような同じまたは異なる値を有することが可能である。
【００３６】
図９に示す実施形態においては、ターンオフスイッチ（例えば、図８におけるスイッチ８１４および８１６）は、性能の損失を減らしまたは損失を制限して削除される。これは、スイッチ９１８および９２０のオン期間中の動作特性をひどく変化させないように、明示的な抵抗９１０および９１２の抵抗が選択されるからである。抵抗９１０および９１２についての適切な値は、所与の発振器設計（例えば、キャパシタンス、周波数範囲など）について経験的に決定されることが当業者には理解されよう。スイッチ９１８および９２０がオープンにされてこのキャパシタンスが低下されると、この発振器出力に結合されていない他方の端子は、この発振器９０２のコモンモード電圧と実質的に同じそのＤＣバイアス電圧を有することが好ましい。
【００３７】
以上で説明した実施形態は、関連技術で説明したレシーバ回路およびＰＬＬ回路中で使用することができる。さらに、本発明の実施形態は、ＰＬＬまたはＶＣＯを使用しまたは使用することができる任意のデバイス中で使用することができる。例えば、本発明の実施形態は、ＰＬＬ、レシーバ、トランスミッタ、トランシーバ、無線通信デバイス、基地局、またはモバイルユニット（例えば、セルラ電話、ＰＤＡ、ポケットベルなど）を含むことができる。
【００３８】
以上で説明したように、ＶＣＯ回路および方法の好ましい実施形態には、様々な利点がある。これら好ましい実施形態では、ＰＬＬの同調範囲が増大する。さらに、これら好ましい実施形態では、ＶＣＯ調整回路のターンオン状態およびターンオフ状態に関連する問題が少なくなり、または全くなくなる。さらに、これらのトランジスタスイッチのサイズを小さくすることができる。
【００３９】
さらに、デバイスの同調についての前述の説明で開示された方法は、発振器回路を有することが当業者には理解されよう。例えば、本方法は、第１のスイッチがオープンであるときにこのリアクタンス素子がバイアス電圧を有するようにするためにリアクタンス素子にバイアス抵抗を介してバイアス電圧を提供する工程と、この第１のスイッチを使用してこの発振器回路にリアクタンス素子を結合し、または切り離す工程と、第２のスイッチを用いてこのバイアス抵抗をそのバイアス電圧に結合する工程とを含む。さらに、本方法は、この第１のスイッチが閉じられる場合、この第２のスイッチをオープンにする工程と、この第１のスイッチがオープンである場合には、この第２のスイッチを閉じる工程とを含むことが可能である。この方法は、ＰＬＬ、レシーバ、トランスミッタ、トランシーバ、無線通信デバイス、基地局、および／またはモバイルユニットなどの様々なデバイスに適用することが可能である。
【００４０】
前述の実施形態および利点は単に例示的なものにすぎず、本発明を限定するものとして解釈すべきではない。本発明は、当業者に理解されるように他のタイプの装置にも簡単に適用することができる。多数の代替形態、変更形態および変形形態が、当業者には明らかとなろう。
【図面の簡単な説明】
【００４１】
【図１】関連技術によるスーパーヘテロダインレシーバのブロック図である。
【図２】関連技術の位相ロックループのブロック図である。
【図３】関連技術の電圧制御発振器の概略図である。
【図４】第１の動作モードによる、関連技術の電圧制御発振器の動作説明図である。
【図５Ａ】第２の動作モードによる、関連技術の電圧制御発振器の動作説明図である。
【図５Ｂ】第３の動作モードによる、関連技術の電圧制御発振器の動作説明図である。
【図６】本発明の実施形態による電圧制御発振器の説明図である。
【図７】本発明の実施形態による電圧制御発振器の概略図である。
【図８】本発明の実施形態による電圧制御発振器の概略図である。
【図９】本発明の実施形態による電圧制御発振器の概略図である。
【図１】
2005529536.tif 000005
【図２】
2005529536.tif 000006
【図３】
2005529536.tif 000007
【図４】
2005529536.tif 000008
【図５Ａ】
2005529536.tif 000009
【図５Ｂ】
2005529536.tif 000010
【図６】
2005529536.tif 000011
【図７】
2005529536.tif 000012
【図８】
2005529536.tif 000013
【図９】
2005529536.tif 000014
【国際調査報告】
2005529536.tif 000015
2005529536.tif 000016