(57)【要約】【課題】エラー検知の時間精度を向上させるパワー半導体駆動回路装置を提供する。【解決手段】入力制御信号Ａを送信用連続パルス信号Ｂに変換する制御信号送信回路１１、送信用連続パルス信号Ｂを１次側から２次側に送信用連続パルス信号Ｃとして絶縁伝送する第１トランス１０、送信用連続パルス信号Ｃを出力制御信号Ｄに復元する制御信号受信回路３１と出力制御信号Ｄを帰還用連続パルス信号Ｅに変換する検証信号送信回路３３、帰還用連続パルス信号Ｅを２次側から１次側に帰還用連続パルス信号Ｆとして絶縁伝送する第２トランス４０、帰還用連続パルス信号Ｆを検証信号Ｇに復元する検証信号受信回路１２、送信用連続パルス信号Ｂから検証信号Ｇの遅れ時間を加味した比較信号Ｈを送信用連続パルス信号Ｂから生成する比較信号生成回路１３、検証信号Ｇと比較信号Ｈとを比較する信号比較回路１４を備えている。【選択図】図１
2018061080.tif 000002
【特許請求の範囲】
【請求項１】
１次側に入力された制御信号を２次側に絶縁伝送して２次側のパワー半導体を駆動するパワー半導体駆動回路装置であって、
１次側に入力された前記制御信号を入力制御信号として受け付け、絶縁伝送可能な送信用連続パルス信号に変換する制御信号送信回路と、
前記送信用連続パルス信号を１次側から２次側に絶縁伝送する第１トランスと、
２次側に絶縁伝送された前記送信用連続パルス信号を前記制御信号に復元し、復元した前記制御信号を出力制御信号として前記パワー半導体に向けて出力する制御信号受信回路と、
前記出力制御信号を検証信号として絶縁伝送可能な帰還用連続パルス信号に変換する検証信号送信回路と、
前記帰還用連続パルス信号を２次側から１次側に絶縁伝送する第２トランスと、
１次側に絶縁伝送された前記帰還用連続パルス信号を前記検証信号に復元する検証信号受信回路と、
前記第１トランス、前記制御信号受信回路、前記検証信号送信回路、前記第２トランス及び前記検証信号受信回路の遅れ時間を加味した比較信号を前記送信用連続パルス信号から生成する比較信号生成回路と、
前記検証信号受信回路によって復元された前記検証信号と前記比較信号生成回路によって生成された前記比較信号とを比較することでエラー検知を行う信号比較回路と、を具備することを特徴とするパワー半導体駆動回路装置。
【請求項２】
前記比較信号生成回路は、前記送信用連続パルス信号を前記制御信号に復元させる復元動作と、信号を遅延させる遅延動作とを実行し、前記復元動作では、前記制御信号受信回路もしくは前記検証信号受信回路と同様の動作で前記送信用連続パルス信号を前記制御信号に復元させ、前記遅延動作では、前記制御信号受信回路もしくは前記検証信号受信回路を除く他の回路での遅れ時間を遅延させることを特徴とする請求項１記載のパワー半導体駆動回路装置。
【請求項３】
前記比較信号生成回路は、前記第１トランスと同様の動作で絶縁伝送を行い、前記制御信号受信回路と同様の動作で復元動作を実行し、前記検証信号送信回路と同様の動作で変換動作を実行し、前記第２トランスと同様の動作で絶縁伝送を行い、前記検証信号受信回路と同様の動作で復元動作を実行することで、前記送信用連続パルス信号から前記比較信号を生成することを特徴とする請求項１記載のパワー半導体駆動回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワー半導体を駆動する制御信号をトランスを介して絶縁伝送するパワー半導体駆動回路装置に関する。
【背景技術】
【０００２】
外部装置で生成された制御信号の入力を送信側装置で受け付け、受け付けた制御信号を送信側装置から受信側装置にトランスを介して絶縁伝送し、受信側装置から出力する制御信号によってパワー半導体を駆動するパワー半導体駆動回路装置が知られている（例えば、特許文献１参照）。
【０００３】
この種のパワー半導体駆動回路装置では、トランスの１次−２次巻線間容量等の影響や、ノイズ、各部制御回路の誤動作で、制御信号を正常に絶縁伝送できない場合がある。そこで、特許文献１では、受信側装置からパワー半導体に出力する制御信号を、検証信号として受信側装置から送信側装置にトランスを介して絶縁伝送し、送信側装置において外部装置から入力された制御信号と検証信号とを比較することで、制御信号が正常に絶縁伝送されているか否かを判断している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１０７６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来技術では、絶縁伝送する際や、制御信号を絶縁伝送可能なパルス信号に変換する際に遅れ時間が発生するため、検証信号は、送信側装置において外部装置から入力された制御信号に対して遅れた信号となる。従って、入力された制御信号と検証信号とが遅れ時間以上不一致である場合に、エラー検知がなされることになり、エラー検知までの時間精度が低くなってしまうという問題点があった。
【０００６】
本発明の目的は、従来技術の上記課題を解決し、エラー検知の時間精度を向上させることができるパワー半導体駆動回路装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明のパワー半導体駆動回路装置は、１次側に入力された制御信号を２次側に絶縁伝送して２次側のパワー半導体を駆動するパワー半導体駆動回路装置であって、１次側に入力された前記制御信号を入力制御信号として受け付け、絶縁伝送可能な送信用連続パルス信号に変換する制御信号送信回路と、前記送信用連続パルス信号を１次側から２次側に絶縁伝送する第１トランスと、２次側に絶縁伝送された前記送信用連続パルス信号を前記制御信号に復元し、復元した前記制御信号を出力制御信号として前記パワー半導体に向けて出力する制御信号受信回路と、前記出力制御信号を検証信号として絶縁伝送可能な帰還用連続パルス信号に変換する検証信号送信回路と、前記帰還用連続パルス信号を２次側から１次側に絶縁伝送する第２トランスと、１次側に絶縁伝送された前記帰還用連続パルス信号を前記検証信号に復元する検証信号受信回路と、前記第１トランス、前記制御信号受信回路、前記検証信号送信回路、前記第２トランス及び前記検証信号受信回路の遅れ時間を加味した比較信号を前記送信用連続パルス信号から生成する比較信号生成回路と、前記検証信号受信回路によって復元された前記検証信号と前記比較信号生成回路によって生成された前記比較信号とを比較することでエラー検知を行う信号比較回路と、を具備することを特徴とする。
さらに、本発明のパワー半導体駆動回路装置において、前記比較信号生成回路は、前記送信用連続パルス信号を前記制御信号に復元させる復元動作と、信号を遅延させる遅延動作とを実行し、前記復元動作では、前記制御信号受信回路もしくは前記検証信号受信回路と同様の動作で前記送信用連続パルス信号を前記制御信号に復元させ、前記遅延動作では、前記制御信号受信回路もしくは前記検証信号受信回路を除く他の回路での遅れ時間を遅延させても良い。
さらに、本発明のパワー半導体駆動回路装置において、前記比較信号生成回路は、前記第１トランスと同様の動作で絶縁伝送を行い、前記制御信号受信回路と同様の動作で復元動作を実行し、前記検証信号送信回路と同様の動作で変換動作を実行し、前記第２トランスと同様の動作で絶縁伝送を行い、前記検証信号受信回路と同様の動作で復元動作を実行することで、前記送信用連続パルス信号から前記比較信号を生成しても良い。
【発明の効果】
【０００８】
本発明によれば、２次側から１次側に絶縁伝送した検証信号と、検証信号の遅れ時間を加味した比較信号の比較によって、不一致を検出しない不惑期間を設けることなくエラー検知を行うことができ、エラー検知の時間精度を向上させることができるという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】本発明に係るパワー半導体駆動回路装置の実施の形態を示す回路構成図である。
【図２】図１に示す比較信号生成回路の動作を説明する波形図である。
【図３】図１に示す比較信号生成回路の回路構成例を示す図である。
【発明を実施するための形態】
【００１０】
次に、本発明の実施の形態を、図面を参照して具体的に説明する。
本実施の形態のパワー半導体駆動回路装置１は、図１を参照すると、マイコン２で生成された制御信号に基づいてパワー半導体３を駆動する。パワー半導体駆動回路装置１は、送信側装置１０と、第１トランス２０と、受信側装置３０と、第２トランス４０とを備えている。なお、パワー半導体３は、ＩＧＢＴ（Insulated GateBipolor Transistor）、ＮＰＮバイポーラトランジスタ、ＦＥＴ（FieldEffect Transistor）等で構成される。
【００１１】
マイコン２は、例えば、パワー半導体３を介してモータ等の負荷を制御するための制御信号を生成し、生成した制御信号を送信側装置１０の制御信号入力端子Ｔ１に入力する。そして、送信側装置１０は、制御信号入力端子Ｔ１から入力された制御信号を、第１トランス２０を介して受信側装置３０に絶縁伝送する。そして、受信側装置３０は、第１トランス２０を介して絶縁伝送された制御信号を、制御信号出力端子Ｔ２からパワー半導体３の駆動端子（ＩＧＢＴやＦＥＴの場合、ゲート端子）に出力することでパワー半導体３を駆動する。
【００１２】
送信側装置１０は、制御信号送信回路１１と、検証信号受信回路１２と、比較信号生成回路１３を備え、受信側装置３０は、制御信号受信回路３１と、ドライブ回路３２と、検証信号送信回路３３とを備えている。
【００１３】
制御信号送信回路１１は、マイコン２から制御信号入力端子Ｔ１に入力された制御信号（以下、入力制御信号Ａと称す）に基づき、入力制御信号Ａのハイレベル期間を連続パルスに変換した送信用連続パルス信号Ｂを生成し、送信用連続パルス信号Ｂを第１トランス２０の１次巻線と比較信号生成回路１３とに出力する。なお、送信用連続パルス信号Ｂは、第１トランス２０を介して絶縁伝送可能な信号であり、連続パルスの各パルス幅は、入力制御信号Ａのパルス幅２５μｓに比べて十分に小さい値になっている。また、制御信号送信回路１１において、入力制御信号Ａのローレベル期間を連続パルスに変換した送信用連続パルス信号Ｂを生成するようにしても良い。
【００１４】
送信用連続パルス信号Ｂは、第１トランス２０の１次巻線から２次巻線に絶縁伝送され、送信用連続パルス信号Ｃとして受信側装置３０の制御信号受信回路３１に入力される。
【００１５】
制御信号受信回路３１は、入力された送信用連続パルス信号Ｃを、連続パルス期間をハイレベル期間に戻すことで制御信号に復元し、復元した制御信号（以下、出力制御信号Ｄと称す）をドライブ回路３２に出力する。出力制御信号Ｄは、ドライブ回路３２によってパワー半導体３の駆動信号として制御信号出力端子Ｔ２から出力される。
【００１６】
また、出力制御信号Ｄは、検証信号として検証信号送信回路３３にも入力される。検証信号送信回路３３は、検証信号として入力された出力制御信号Ｄに基づき、出力制御信号Ｄのハイレベル期間を連続パルスに変換した帰還用連続パルス信号Ｅを生成し、帰還用連続パルス信号Ｅを第２トランス４０の２次巻線に出力する。なお、帰還用連続パルス信号Ｅは、第２トランス４０を介して絶縁伝送可能な信号であり、連続パルスの各パルス幅は、出力制御信号Ｄのパルス幅に比べて十分に小さい値になっている。また、制御信号送信回路１１において、出力制御信号Ｄのローレベル期間を連続パルスに変換した帰還用連続パルス信号Ｅを生成するようにしても良い。
【００１７】
帰還用連続パルス信号Ｅは、第２トランス４０の２次巻線から１次巻線に絶縁伝送され、帰還用連続パルス信号Ｆとして送信側装置１０の検証信号受信回路１２に入力される。
【００１８】
検証信号受信回路１２は、入力された帰還用連続パルス信号Ｆを、連続パルス期間をハイレベル期間に戻すことで検証信号に復元し、復元した検証信号（以下、検証信号Ｇと称す）を信号比較回路１４に出力する。
【００１９】
比較信号生成回路１３は、送信用連続パルス信号Ｂの連続パルス期間をハイレベル期間に戻す復元動作と、予め設定された時間遅らせる遅延動作とを実行することで、比較信号Ｈを生成し、生成した比較信号Ｈを信号比較回路１４に出力する。なお、比較信号生成回路１３において、送信用連続パルス信号Ｂを予め設定された時間遅らせる遅延動作を実行した後、連続パルス期間をハイレベル期間に戻す復元動作を実行することで比較信号Ｈを生成するようにしても良い。
【００２０】
図２には、パワー半導体駆動回路装置１の各部の動作波形が示されている。なお、図２に示す波形は、上から、入力制御信号Ａ、送信用連続パルス信号Ｂ、送信用連続パルス信号Ｃ、出力制御信号Ｄ、帰還用連続パルス信号Ｅ、帰還用連続パルス信号Ｆ、検証信号Ｇ、比較信号Ｈ、を示している。
【００２１】
図２を参照すると、制御信号から連続パルス信号への変換動作によって、送信用連続パルス信号Ｂは入力制御信号Ａよりも遅れ（遅れ時間Ｔ１）、帰還用連続パルス信号Ｅは出力制御信号Ｄよりも遅れる（遅れ時間Ｔ４）。なお、制御信号送信回路１１と、検証信号送信回路３３とを同一構成とした場合には、遅れ時間Ｔ１＝遅れ時間Ｔ４となる。
【００２２】
また、連続パルス信号の絶縁伝送によって、送信用連続パルス信号Ｃは送信用連続パルス信号Ｂよりも遅れ（遅れ時間Ｔ２）、帰還用連続パルス信号Ｆは帰還用連続パルス信号Ｅよりも遅れる（遅れ時間Ｔ５）。なお、第１トランス２０と、第２トランス４０とを同一構成とした場合には、遅れ時間Ｔ２＝遅れ時間Ｔ５となる。
【００２３】
さらに、連続パルス信号から制御信号への復元動作によって、出力制御信号Ｄは送信用連続パルス信号Ｃよりも遅れ（遅れ時間Ｔ３）、検証信号Ｇは帰還用連続パルス信号Ｆよりも遅れる（遅れ時間Ｔ６）。なお、制御信号受信回路３１と、検証信号受信回路１２とを同一構成とした場合には、遅れ時間Ｔ３＝遅れ時間Ｔ６となる。
【００２４】
従って、送信用連続パルス信号Ｂに対する検証信号Ｇの遅れ時間Ｔａは、Ｔａ＝(Ｔ２＋Ｔ３＋Ｔ４＋Ｔ５＋Ｔ６)となる。そこで、比較信号生成回路１３で、送信用連続パルス信号Ｂに対する遅れ時間Ｔｂが、Ｔｂ＝Ｔａとなる比較信号Ｈを生成させ、信号比較回路１４で、検証信号Ｇと比較信号Ｈとを比較し、検証信号Ｇと比較信号Ｈとが一致しない場合に、エラー検知信号を出力する。エラー検知信号は、エラー検知信号出力端子Ｔ３経由でマイコン２に入力され、マイコン２は、パワー半導体３を停止する信号を出力し、パワー半導体３をオフさせる。
【００２５】
これにより、検証信号Ｇと比較される比較信号Ｈは、検証信号Ｇと同様に、第１トランス２０、制御信号受信回路３１、検証信号送信回路３３、第２トランス４０及び検証信号受信回路１２での遅れが加味されて補償されることから、信号比較回路１４での比較を容易に実行することができる。
【００２６】
なお、比較信号生成回路１３による比較信号Ｈを生成では、連続パルス期間をハイレベル期間に戻す復元動作が必要となる。この場合、検証信号受信回路１２もしくは制御信号受信回路３１と同一の復元動作を実行することで、遅れ時間Ｔ３もしくは遅れ時間Ｔ６が補償される。これにより、遅延動作では、遅れ時間Ｔ３もしくは遅れ時間Ｔ６を除く他の遅れ時間（Ｔ２＋Ｔ４＋Ｔ５＋Ｔ６もしくはＴ２＋Ｔ３＋Ｔ４＋Ｔ５）を補償する。
【００２７】
また、図３に示す比較信号生成回路１３ａによって、送信用連続パルス信号Ｂから比較信号Ｈを生成するように構成しても良い。比較信号生成回路１３ａは、第１トランス２０と同一構成の擬似第１トランス２０ａと、制御信号受信回路３１と同一構成の擬似制御信号受信回路３１ａと、検証信号送信回路３３と同一構成の擬似検証信号送信回路３３ａと、第２トランス４０と同一構成の擬似第２トランス４０ａと、検証信号受信回路１２と同一構成の擬似検証信号受信回路１２ａと、を備えている。
【００２８】
比較信号生成回路１３ａにおいて、擬似第１トランス２０ａは第１トランス２０と同様の動作で絶縁伝送を行い（送信用連続パルス信号Ｂから送信用連続パルス信号Ｃの遅れ時間Ｔ２を補償）、擬似制御信号受信回路３１ａは制御信号受信回路３１と同様の動作で復元動作を実行し（送信用連続パルス信号Ｃから出力制御信号Ｄの遅れ時間Ｔ３を補償）、擬似検証信号送信回路３３ａは検証信号送信回路３３と同様の動作で変換動作を実行し（出力制御信号Ｄから帰還用連続パルス信号Ｅの遅れ時間Ｔ４を補償）、擬似第２トランス４０ａは第２トランス４０と同様の動作で絶縁伝送を行い（帰還用連続パルス信号Ｅから帰還用連続パルス信号Ｆの遅れ時間Ｔ５を補償）、擬似検証信号受信回路１２ａは検証信号受信回路１２と同様の動作で復元動作を実行する（帰還用連続パルス信号Ｆから検証信号Ｇの遅れ時間Ｔ６を補償）。
【００２９】
以上のように、本実施の形態によれば、１次側に入力された制御信号を２次側に絶縁伝送して２次側のパワー半導体を駆動するパワー半導体駆動回路装置であって、１次側に入力された制御信号を入力制御信号Ａとして受け付け、絶縁伝送可能な送信用連続パルス信号Ｂに変換する制御信号送信回路１１と、送信用連続パルス信号Ｂを１次側から２次側に絶縁伝送し、送信用連続パルス信号Ｃとして出力する第１トランス１０と、２次側に絶縁伝送された送信用連続パルス信号Ｃを制御信号に復元し、復元した制御信号を出力制御信号Ｄとしてパワー半導体３に向けて出力する制御信号受信回路３１と、出力制御信号Ｄを検証信号として絶縁伝送可能な帰還用連続パルス信号Ｅに変換する検証信号送信回路３３と、帰還用連続パルス信号Ｅを２次側から１次側に絶縁伝送し、帰還用連続パルス信号Ｆとして出力する第２トランス４０と、１次側に絶縁伝送された帰還用連続パルス信号Ｆを検証信号Ｇに復元する検証信号受信回路１２と、第１トランス２０、制御信号受信回路３１、検証信号送信回路３３、第２トランス４０及び検証信号受信回路１２の遅れ時間を加味した比較信号Ｈを送信用連続パルス信号Ｂから生成する比較信号生成回路１３と、検証信号受信回路１２によって復元された検証信号Ｇと比較信号生成回路１３によって生成された比較信号Ｈとを比較することでエラー検知を行う信号比較回路１４と、を備えている。
この構成により、２次側から１次側に絶縁伝送した検証信号Ｇと、検証信号Ｇの遅れ時間を加味した比較信号との比較によって、不一致を検出しない不惑期間を設けることなくエラー検知を行うことができ、エラー検知の時間精度を向上させることができることができる。また、検証信号Ｇと比較される比較信号Ｈは、検証信号Ｇと同様に、第１トランス２０、制御信号受信回路３１、検証信号送信回路３３、第２トランス４０及び検証信号受信回路１２での遅れが加味されて補償されることから、信号比較回路１４での比較を容易に実行することができる。
【００３０】
さらに、本実施の形態によれば、比較信号生成回路１３は、送信用連続パルス信号Ｂを制御信号に復元させる復元動作と、信号を遅延させる遅延動作とを実行し、復元動作では、制御信号受信回路３１もしくは検証信号受信回路１４と同様の動作で送信用連続パルス信号Ｂを制御信号に復元させ、遅延動作では、制御信号受信回路３１もしくは検証信号受信回路１２を除く他の回路での遅れ時間（Ｔ２＋Ｔ４＋Ｔ５＋Ｔ６もしくはＴ２＋Ｔ３＋Ｔ４＋Ｔ５）を遅延させる。
この構成により、実際の復元動作を擬似することで、遅延動作での遅れ時間を短くすることができ、遅れ時間の補償をより正確に行うことでできる。
【００３１】
さらに、本実施の形態によれば、比較信号生成回路１３は、第１トランス２０と同様の動作で絶縁伝送を行い、制御信号受信回路３１と同様の動作で復元動作を実行し、検証信号送信回路３３と同様の動作で変換動作を実行し、第２トランス４０と同様の動作で絶縁伝送を行い、検証信号受信回路１２と同様の動作で復元動作を実行することで、送信用連続パルス信号Ｂから比較信号Ｈを生成する。
この構成により、実際の絶縁動作、復元動作、変換動作を擬似して比較信号Ｈを生成することができるため、環境や経時変化も加味して遅れ時間の補償をさらに正確に行うことでできる。
【００３２】
以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでも無い。
【符号の説明】
【００３３】
１  パワー半導体駆動回路装置
２  マイコン
３  パワー半導体
１０  送信側装置
１１  制御信号送信回路
１２  検証信号受信回路
１３  比較信号生成回路
１４  信号比較回路
２０  第１トランス
３０  受信側装置
３１  制御信号受信回路
３２  ドライブ回路
３３  検証信号送信回路
４０  第２トランス
【図１】
2018061080.tif 000003
【図２】
2018061080.tif 000004
【図３】
2018061080.tif 000005