(57)【要約】単結晶材料（２６）の高品質のエピタキシャル層は、単結晶層を成長させるために、適合基板を形成することにより、大きなシリコンウェハ等の単結晶基板を覆うように成長され得る。適合緩衝層（２４）は、酸化シリコンの非晶質接触層（２８）によって、シリコンウェハ（２２）から離間した酸化物の単結晶層を備える。非晶質接触層は、歪みを解消し、高品質の単結晶酸化適合緩衝層の成長を可能にする。適合緩衝層が、基となるシリコンウェハと覆う単結晶材料層との双方と、格子が一致している。次に、単結晶層（２６）は、単結晶層の格子定数が、実質的に、次に成長した単結晶膜の格子定数と適合する等、適合緩衝層を覆って形成される。
2005527097.tif 000002
【特許請求の範囲】
【請求項１】
単結晶基板と、
前記基板上に形成した適合緩衝層と、
前記単結晶適合緩衝層上に形成したテンプレートと、
前記テンプレートを覆って形成した単結晶層とを備え、該単結晶層は、Ｓｉ，ＳｉＣ，Ｇｅ，及びＳｉｙＧｅ１−ｙからなる群から選択された金属を含み、ここでｙは０〜１の範囲にある半導体構造体。
【請求項２】
前記単結晶基板、及び前記適合緩衝層の間に非晶質層を、更に備える請求項１に記載の半導体構造体。
【請求項３】
前記非晶質層は、酸化シリコンを含む請求項２に記載の半導体構造体。
【請求項４】
前記非晶質層は、厚さが、約０．５〜約５．０ナノメータである請求項２に記載の半導体構造体。
【請求項５】
前記適合緩衝層は、チタン酸アルカリ土類金属、ジルコン酸アルカリ土類金属、ハフニウム酸アルカリ土類金属、タンタル酸アルカリ土類金属、ルテニウム酸アルカリ土類金属、ニオブ酸アルカリ土類金属、及びペロブスカイト型の酸化物からなる群から選択された酸化物を含む請求項１に記載の半導体構造体。
【請求項６】
前記適合緩衝層は、ＣａｚＳｒ１−ｚＴｉＯ３を含み、ｚは０〜１の範囲にある請求項１に記載の半導体構造体。
【請求項７】
前記適合緩衝層は、厚さが、約２〜約１００ナノメータである請求項１に記載の半導体構造体。
【請求項８】
前記適合緩衝層は、厚さが、約５ナノメータである請求項１に記載の半導体構造体。
【請求項９】
前記勾配単結晶層は、厚さが約１ナノメータから約１００ミクロンである請求項１に記載の半導体構造体。
【請求項１０】
前記勾配単結晶層は、厚さが、約０．１から約５ミクロンである請求項９に記載の半導体構造体。
【請求項１１】
キャップ層を、更に備える請求項１に記載の半導体構造体。
【請求項１２】
前記キャップ層は、単結晶シリコンを含む請求項１１に記載の半導体構造体。
【請求項１３】
前記適合緩衝層としては、非晶質膜が含まれる請求項１に記載の半導体構造体。
【請求項１４】
前記適合緩衝層としては、単結晶膜が含まれる請求項１に記載の半導体構造体。
【請求項１５】
請求項１に記載の半導体構造体を使用して形成したマイクロ電子デバイス。
【請求項１６】
単結晶基板を提供する工程と、
前記単結晶半導体基板を覆う単結晶適合緩衝層をエピタキシャル成長させる工程と、
前記単結晶基板と前記適合緩衝層との間に、非晶質層を形成する工程と、
Ｓｉと，ＳｉＣと，Ｇｅと，ＳｉｙＧｅ１−ｙとからなる群から選択された材料を含み
、ｙは０〜１の範囲にある単結晶層を、前記適合緩衝層を覆うようにエピタキシャル成長させる工程とを備える半導体構造体の製造方法。
【請求項１７】
前記単結晶適合緩衝層をエピタキシャル成長させる工程は、ＣａｚＳｒ１−ｚＴｉＯ３を含み、ｚは０〜１の範囲にある前記単結晶適合緩衝層を、エピタキシャル成長させる工程を備える請求項１６に記載の方法。
【請求項１８】
前記単結晶適合緩衝層、及び前記非晶質層を加熱することにより、前記単結晶適合緩衝層を、非晶質に変化させることを生じる工程を備える請求項１６に記載の方法。
【請求項１９】
前記加熱する工程は、高速熱アニールを含む請求項１８に記載の方法。
【請求項２０】
前記単結晶適合緩衝層上に、第一テンプレートを形成する工程を、更に備える請求項１９に記載の方法。
【請求項２１】
前記テンプレートを覆って、キャップ層を形成する工程を、更に備える請求項２０に記載の方法。
【請求項２２】
前記単結晶基板を覆って、テンプレートを形成する工程を、更に備える請求項１６に記載の方法。
【請求項２３】
前記単結晶層を覆って、単結晶材料層をエピタキシャル成長する工程を、更に含む請求項１６に記載の方法。
【請求項２４】
請求項１６に記載の方法を使用して、マイクロ電子デバイスを形成する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体構造体及びデバイス、及びそれらの製造方法に関する。より詳細には、半導体材料、及び／又は金属及び非金属等、他の種類の材料を含む単結晶材料層を有した、ＳＯＩ構造体、及びデバイス、並びにＳＯＩ構造体、デバイス、及び集積回路の製造方法及び使用方法とに関する。
【背景技術】
【０００２】
半導体デバイスは、しばしば導体、絶縁体、及び半導体の複数の層を備える。しばしば、このような層の所望の特性は、層の結晶性に伴って向上する。例えば、半導体層の電子移動度及びバンドギャップは、層の結晶性の増加によって向上する。同様に、導体層の自由電子濃度と、絶縁性膜又は誘電性膜の電荷の置換及び電子エネルギーの復元可能性とが、それらの層の結晶性の増加によって向上する。
【０００３】
長年の間、シリコン（Ｓｉ）等の外部の基板に、様々な一体構造の薄膜を成長させるために、試みがなされてきた。しかし、様々な一体構造層の最適な特性を実現するために、高い結晶品質の単結晶膜が必要とされる。例えば、ゲルマニウム、シリコン、及び様々な絶縁体上に、様々な単結晶層を成長させるために、試みが行われてきた。主結晶と成長した結晶との格子不整合により、生じた単結晶材料層が、低い結晶品質となることを生じさせてしまうため、これらの試みは、一般的に成功しなかった。
【０００４】
大面積の高品質の単結晶材料が、安価に利用可能な場合、多様な半導体装置は、半導体材料のバルクウェハを使用して開始した、又は半導体材料のバルクウェハ上でこのような材料のエピタキシャル膜から出発した素子等の、製造コストと比較して安価なこの膜により、又はこの膜の使用によって、有利に製造され得る。これに加えて、高品質の単結晶材料の薄膜が、シリコンウェハ等のバルクウェハから出発して利用可能にされ得る場合、集積デバイス構造は、シリコンと高品質の単結晶材料との双方の最適な特性を利用して実現され得る。
【０００５】
従って、別の単結晶材料を覆う高品質の単結晶膜、又は層を設けた半導体構造体と、このような構造を製造する方法とに対する必要性が存在する。言い換えれば、基となる基板と同一の結晶方向を有して成長した単結晶膜を有する、高品質の半導体構造体、デバイス、及び集積回路の構成のための、正確な平面的な成長を実現するために、高品質の単結晶材料層に適合している単結晶基板の構成を提供する必要性がある。単結晶材料層は、半導体材料と、金属及び非金属等の他の種類の材料とを含み得る。
【０００６】
当業者は、図の要素が、容易に、明確に例示され、寸法が記載される必要がないことを理解する。例えば、図において、同一の寸法の要素が、他の要素と比べて比較的に強調されることにより、本発明の実施の理解の増進を補助し得る。
【発明を実施するための最良の形態】
【０００７】
図１は、本発明の実施形態に基づいた半導体構造体２０の一部の概略的な横断面図を示している。半導体構造体２０は、単結晶基板２２、単結晶材料からなる適合緩衝層２４、及び単結晶材料層２６を備える。本願において、「単結晶」の用語は、半導体業界において一般的に使用される意味を有する。この用語は、単結晶、又は実質的に単結晶である材料を言い、半導体業界において一般的に見出される、シリコン、又はゲルマニウム、又はシリコンとゲルマニウムの混合物、更にこれらの材料のエピタキシャル層の基板において、一般的に見出される転位等の、欠陥を比較的にわずかな数のみ有する材料を含むもので
ある。
【０００８】
更に、本発明の実施形態による、構造２０は、基板２２と適合緩衝層２４の間に位置した非晶質中間層２８を備える。更に、構造２０は、適合緩衝層と単結晶材料層２６の間にテンプレート層３０を備え得る。詳細は後述するが、テンプレート層は、適合緩衝層において、単結晶材料層の成長の開始を補助する。非晶質層中間層は、適合緩衝層の歪みの緩和を補助し、そうすることにより、高い結晶品質の適合緩衝層の成長に役立つ。
【０００９】
本発明の実施形態による基板２２は、単結晶半導体ウェハであり、好適には、大きな半径を有する。例えば、ウェハは、周期表の第４族の材料であり得る。第４族の半導体材料の例は、シリコン、ゲルマニウム、シリコンとゲルマニウムの混合物、シリコンとカーボンの混合物、シリコンとゲルマニウムとカーボンの混合物、等を含む。好適には、基板２２は、シリコン又はゲルマニウムを含むウェハであり、最適には、半導体業界において、使用される高品質の単結晶シリコンウェハである。適合緩衝層２４は、好適には、基となる基板上でエピタキシャル成長した酸化物又は窒化物の単結晶である。本発明の実施形態による非晶質中間層２８は、基板２２と、層２４の成長中に、基板２２の酸化により成長する適合緩衝層との間の接触面において、基板２２上に成長する。非晶質中間層は、それがなければ、基板と緩衝層との格子定数の違いの結果により、単結晶適合緩衝層に生じ得る歪みの緩和に役立つ。本願の使用では、格子定数は、表面の平面において測定したセルの原子間距離を言う。このような歪みが、非晶質中間層によって、緩和されない場合、歪みは、適合緩衝層の結晶構造に欠陥を生じ得る。言い換えると適合緩衝層の結晶構造の欠陥は、半導体材料、金属又は非金属等の他の種類の材料を含み得る単結晶材料層２６において、高品質の結晶構造の実現を困難にし得る。
【００１０】
適合緩衝層２４は、好適には、基となる基板、及び被覆材料層の結晶性を適応させるために選択される単結晶の酸化物、又は窒化物である。例えば、材料は、基板、又は続いて適用される単結晶材料層にほぼ一致した格子構造を有する酸化物又は窒化物であり得る。適合緩衝層に適切な材料は、チタン酸アルカリ土類金属、ジルコン酸アルカリ土類金属、ハフニウム酸アルカリ土類金属、タンタル酸アルカリ土類金属、ルテニウム酸アルカリ土類金属、ニオブ酸アルカリ土類金属、バナジウム酸アルカリ土類金属、スズベースのペロブスカイト型のアルカリ土類金属、アルミン酸ランタン、酸化ランタン・スカンジウム、及び、酸化カドリニウム等の金属酸化物を備える。これに加えて、窒化ガリウム、窒化アルミニウム、窒化炭素等の、様々な窒化物もまた、適合緩衝層に使用され得る。例えば、酸化ランタン・スカンジウムは、伝導体であるが、ほとんどの材料は絶縁体である。一般的に、これらの材料は、金属の酸化物、又は金属の窒化物であるが、より好適には、これらの酸化物又は窒化物は、典型的には少なくとも２つの異なる金属元素を含む。一部の特定の適用において、金属の酸化物又は金属の窒化物は、３つ以上の異なる金属元素を含み得る。
【００１１】
本発明の実施形態によると、適合緩衝層２４は実験式ＡＢＯｘを有する材料であり、Ａは、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、又はこれらの２つ以上の組合せであり、Ｂは、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、又はこれらの２つ以上の組合せである。好適には、適合緩衝層２４の組成は、少なくとも部分的に、好適には実質的に、被覆材料層に格子を一致させるように選択される。
【００１２】
非晶質中間層２８は、好適には、基板２２の表面の酸化によって、形成される酸化物であり、より好適には、シリコン酸化物からなる。層２８の厚さは、基質２２と適合緩衝層２４の格子定数間の不一致に起因した歪みを緩和するために十分である。典型的には、層２８は、厚さが約０．５〜約５ｎｍの範囲にある。
【００１３】
一般的に、層３２は、適合緩衝層２４の格子定数と、勾配層３２を覆って次に成膜した単結晶材料層の格子定数との間の格子定数の変化を提供する。より詳細には、層３２の格子定数が、層３２の組成の変更により変化され得、層３２の下部が、適合緩衝層２４と一致した格子であり、層３２の上部が、次に適用される単結晶材料層と一致した格子であるように、層３２のための材料は、選択される。
【００１４】
勾配単結晶層３２のための材料は、必要に応じて、特定の構造又は、用途に応じて選択され得る。例えば、層３２の単結晶材料は、第４族半導体の混合物を備え得、材料の格子定数は、膜の構成要素の比率の変化による膜の厚さの関数として、変化する。本発明の実施形態において、層３２は、ＳｉｙＧｅ１−ｙ（ｙの範囲は０〜１）からなり、ゲルマニウムの濃度が、テンプレート３０の表面の近傍では低く（即ち０％）、層３２の上部近傍では高い（即ち１００％）。この場合、層３２の下部表面は、適合緩衝層２４を含む材料と密接に一致した格子であり、層３２の上部は、ゲルマニウムに格子を一致させている。本発明の別の実施形態において、層３２は、（ＳｒＴｉＯ３等、）適合緩衝層２４を含む材料と密接に格子を一致させたゲルマニウムを含む。本願で使用される、「勾配」の用語は、一つ以上の半導体組成物からなる単結晶層を言い、ここで単一結晶材料の格子定数は、（ＳｉｙＧｅ１−ｙ又はＳｉＣ等）膜内の構成要素の変化による、膜の厚さの関数として変化する。従って、構造２０は、基板２２、又は適合緩衝層２４の各材料の格子定数と、相違する格子定数を有する次の単結晶材料の成長のために適切な基板を提供する。
【００１５】
テンプレート３０のための適切な材料は、後述する。適切なテンプレート材料は、選択した位置において、適合緩衝層２４の表面と化学結合し、更に、勾配単結晶層３２のエピタキシャル成長の核形成のための位置を提供する。使用時に、テンプレート層３０は、厚さの範囲が約１から約１０の単分子層を有する。
【００１６】
図２は、更なる本発明の実施形態による、半導体構造体４０の一部の断面図を示している。構造４０は、単結晶材料の追加層２６が勾配層３２上に形成されていることを除けば、上記の半導体構造体２０と同一である。層２６材料は、絶縁体、半導体、導体材料を含み得る。例えば、層２６は、第４族材料等の半導体材料、金属等の導体材料、酸化物等の絶縁体材料を含み得る。
【００１７】
図３は、本発明の別の実施形態による、半導体構造体３４の一部の断面図を示している。構造３４は、構造３４が、適合緩衝層２４、非晶質中間層２８、追加単結晶層３８ではなく、非晶質層３６を備えることを除けば、構造２０と同一である。
【００１８】
以下に詳細に説明されるように、非結晶質層３６は、上記の同一の手段により、最初に、適合緩衝層と非結晶質中間層を形成することにより、形成され得る。次に単結晶層３８は、単結晶適合緩衝層を覆って（エピタキシャル成長により）形成される。次に、適合緩衝層は、アニール処理をされることにより、単結晶適合緩衝層から非結晶質層へ変換される。この手法により形成した非晶質層３６は、非晶質層が融合し得る、又はし得ない、適合緩衝層及び中間層の双方からの材料を備える。従って、層３６は、１つ又は２つの非結晶質層を含み得る。基板２２と（層３８の構成の次の）追加単結晶層２６との間の非結晶層３６の構成は、層２２と層３８との間の応力を緩和し、更に単結晶材料層２６の構成等の、次の処理に対する正確な適合基板を提供する。
【００１９】
図１、図２に関して上記した処理は、単結晶基板を覆って単結晶材料層を成長させるために十分である。しかし、単結晶適合緩衝層から非結晶性酸化層への変換を備える、図３に関して記載した処理は、層２６のいかなる歪みをも解消できるため、単結晶材料層の成長のためにより好適であり得る。
【００２０】
追加単結晶層３８は、単結晶材料層２６、又は追加緩衝層３２のどちらに関しても、本願を通じて記載したいかなる材料をも含み得る。例えば、単結晶材料層２６が、半導体材料を備える場合、層３８は、第４族の材料の単結晶を含み得る。
【００２１】
本発明の実施形態において、追加単結晶層３８は、層３６の構成中のアニールキャップとして続く単結晶層２６構成のためのテンプレートとして役立つ。これに加えて、層３８は、好適には、層２６の成長のための適切なテンプレートを提供するために十分厚く、実質的に欠陥の無い単結晶材料として、層３８の形成を可能にするために十分薄い。
【００２２】
本発明の他の実施形態による追加単結晶層３８は、層３８内部に素子を形成するために十分に厚い（単結晶層２６に関する上記した材料等、）単結晶材料を備える。この場合、本発明の実施形態による半導体構造体は、単結晶材料層２６を備えない。言い換えると、本発明の実施形態による半導体構造体は、非晶質酸化層３６上に配置した単結晶層のみを含む。
【００２３】
以下の限定されない例示は、本発明の様々な実施形態による構造２０，４０，３４に有用な材料の様々な組合せを示している。これらの例は、単なる実例であって、本発明が、これらの例示により、限定されることを意図していない。
実施例１
本発明の実施形態による、単結晶基板２２は、（１００）方向に配向したシリコンである。例えば、シリコン基板は、約２００−３００ｍｍの直径を有する相補型金属酸化膜半導体（ＣＭＯＳ）集積回路を製造する際に一般的に使用される、シリコン基板であり得る。本発明の実施形態による、適合緩衝層２４は、ＣａｚＳｒ１−ｚＴｉＯ３の単結晶層であり、Ｚは、０〜１の範囲にある。更に非晶質中間層は、シリコン基板と適合緩衝層との間の接触面において形成した酸化シリコン（ＳｉＯｘ）の層である。ｚの値は、次に形成した層３８の対応する格子定数に、密接に一致した１つ以上の格子定数を得るように選択される。適合緩衝層は、約２〜約１００ナノメータ（ｎｍ）の厚さを有し得、好適には、約５ｎｍの厚さを有する。一般的に、基板から勾配層を絶縁するために、十分な適合緩衝層の厚さであることが望ましい。１００ｎｍよりも厚い層の厚さは、通常、不必要な費用の増加とともに、更なる利点をほとんど提供しないが、必要な場合、厚い層を加工し得る。酸化シリコンの非晶質中間層は、約０．５〜約５ｎｍの厚さを有し得、好適には、約１〜約２ｎｍの厚さを有し得る。
【００２４】
本発明の実施形態において、単結晶層３２は、ＳｉｙＧｅ１−ｙを備える第４族の半導体層であり（ｙは０〜１の範囲）、約１ｎｍ〜約１００μｍの厚さ、好適には、約０．１μｍ〜約１０μｍの厚さ、より好適には、約０．１μｍ〜約５μｍの厚さを有する。厚さは、一般的には、次に成膜する材料（図２、図３の層２６）に依存する。上記したような、他の化合物半導体の材料の組成は、更に、同じような手法により、層３２の格子定数を処理するために同様に変更され得る。酸化物の単結晶上に勾配層のエピタキシャル成長を補助するように、テンプレート層は、酸化層のキャッピングにより形成される。テンプレート層は、好適には、Ｓｒ−Ｓｉ，ＳｉＯｘ，Ｓｒ−Ｓｉ−Ｏ，Ｔｉ−Ｓｉ，Ｔｉ−Ｇｅ，Ｓｒ−Ｇｅ−Ｏ，Ｓｒ−Ｇｅ，ＧｅＯｘの１から１０の単分子層である。
実施例２
本発明の実施形態による、単結晶基板２２は、上記のようにシリコン基板である。適合緩衝層は、立方体又は斜方晶層の、ストロンチウム又はバリウムのジルコン酸又はハフニウム酸による酸化物の単結晶であり、シリコン基板と、その適合緩衝層との間の接触面に形成した酸化シリコンの非晶質中間層を備える。適合緩衝層は、約２−約１００ｎｍの厚
さを有し得、更に、好適には、適切な結晶と表面の品質を保証するために、少なくとも５ｎｍの厚さを有し、更に、ＳｒＺｒＯ３，ＢａＺｒＯ３，ＳｒＴｉＯ３，ＢａＴｉＯ３の単結晶から形成されている。例えば、Ｓｒ（Ｚｒ，Ｔｉ）Ｏ３の単結晶酸化層は、約７００℃の温度において、成長し得る。生じた酸化物の結晶の格子構造は基板シリコンの格子構造に関して４５度回転して示される。
【００２５】
ジルゴン酸塩、又はチタン酸塩の材料から形成した適合緩衝層は、ゲルマニウム（Ｇｅ）等の半導体材料からなり、約１．０ｎｍから約１０μｍの厚さを有す、単結晶材料層の成長のために適切である。この構造に対して適切なテンプレートは、Ｔｉ−Ｇｅ，Ｓｒ−Ｇｅ−Ｏ，Ｓｒ−Ｇｅ，ＧｅＯｘの１から１０の単分子層であり、更に、好適には、これらの材料の１つの１−２の単分子層である。一例として、Ｓｒ（Ｚｒ，Ｔｉ）Ｏ３適合緩衝層のために、表面は、Ｔｉ−Ｇｅテンプレートを形成するために、ゲルマニウムの１−２の単分子層の成膜に後続する、チタニウムの１−２の単分子層で終結される。次に、ゲルマニウムの単結晶層が、テンプレート層上に成長される。半導体材料の生じる格子構造は、適合緩衝層格子構造に関して４５度回転して示され、更に、（１００）Ｇｅに対する格子の不整合が、２．５％未満、好適には約１．０％未満で示される。
実施例３
本実施例は、図２に示された構造４０に有用な材料を示している。基板材料２２、適合緩衝層２４、単結晶勾配層３２、及びテンプレート３０は、上記の実施例１と同一であり得る。本実施形態の一様態による、層３２は、ＳｉｙＧｅ１−ｙを含み、ここでシリコン組成は０から約５０％まで変化する。緩衝層は、好適には、約１０−約３０ｎｍの厚さを有する。層３２のＳｉＧｅからＧｅへの組成の変化は、基となる単結晶酸化材料と、本実施例ではＧｅ層である被覆層の単結晶材料との間の格子の一致を提供するために役に立つ。
実施例４
本実施例は、図３に示された構造３４に有用な典型的な材料を提供する。基板材料２２、テンプレート３０、単結晶材料層２６は、上記の実施例４と同一であり得る。
【００２６】
非晶質層３６は、（上記の層２８材料等）非晶質中間層材料、及び（上記の層２４材料等）適合緩衝層の組合せにより適切に形成した非晶質層３６である。例えば、非結晶層３６としては、非晶質層３６を形成するためのアニール処理中により、少なくとも一部において、合成した又は混合した、ＳｉＯｘ、ＳｒｚＢａ１−ｚ，ＴｉＯ３（Ｚは０〜１の範囲）、及びＳｉの組合せを含み得る。
【００２７】
非晶質層３６の厚さは、用途に応じて多様であり得、層３６の必要な絶縁特性、層２６を備える単結晶材料の種類等、このような因子に依存し得る。本実施形態の例に基づき、層３６の厚さは、約２ｎｍから約１００ｎｍであり、好適には、約２−約１０ｎｍであり、より好適には、約５−約６ｎｍである。
【００２８】
層３８は、適合緩衝層２４を形成するために使用される材料等、単結晶材料を覆ってエピタキシャル成長され得る単結晶材料を含む。本発明の実施形態において、層３８は、層２６を形成する材料と同一の材料を含有する。例えば、層２６がＳｉＧｅを含む場合、層３８もまた、ＳｉＧｅを含む。しかし、本発明の他の実施形態による、層３８は、層２６を形成するために使用される材料と異なる材料を含む。本発明の実施形態において、層３８は、シリコンを含み、約１単分子層から約１００ｎｍである。
【００２９】
再び図１〜図３を参照すると、基板２２は、単結晶シリコン基板などの、単結晶基板である。単結晶基板の結晶構造は、格子定数と格子配向により、特性付けられる。同一の手
法により、更に適合緩衝層２４は単結晶材料であり、そして、単結晶材料の格子は、格子定数と格子配向により、特性付けられる。適合緩衝層と単結晶基板の格子定数は、密接に一致させるべきであり、又は別の方法では、一方の結晶配向に関して他方の結晶配向の回転により、格子定数の実質的な一致が実現されるべきである。本願において、「実質的に同等」及び「実質的な一致」は、基となる層上に高品質の結晶層の成長を可能するために、十分な格子定数間の類似性という意味である。
【００３０】
図４は、主結晶と成長した結晶とにおける格子定数間の不一致の関数として、高い結晶品質の成長結晶層として達成可能な厚さの関係を示すグラフである。曲線４２は高い結晶品質の材料の境界を示している。曲線４２の右側の領域は、多数の欠陥を有する層を示している。格子の不整合が無い場合、理論的には、主結晶上において、高品質のエピタキシャル層が、無限の厚さに成長する可能性がある。格子定数の不整合が増加するにつれ、高品質の結晶層の、達成可能な厚さは、急速に減少する。例えば、参照の点として、主結晶と成長した層の格子定数が、２％を越える不一致の場合、約２０ｎｍを越える単結晶のエピタキシャル層は実現し得ない。
【００３１】
本発明の実施形態において、基板２２は、（１００）、又は（１１１）に配向した単結晶シリコンウェハであり、更に、適合緩衝層２４は、チタン酸ストロンチウム・カルシウムの層である。これらの２つの材料の格子定数の実質的な一致は、シリコン基板ウェハの結晶配向に関して４５°チタン酸塩材料の結晶配向を回転することにより、実現される。非晶質接触層２８の構造に含まれることにより、本実施例の酸化シリコン層は、十分な厚さの場合、ホストシリコンウェハと成長したチタン酸塩層の格子定数の不一致により生じ得る、チタン酸塩の単結晶層の歪みを減少するために役立つ。その結果、本発明の実施形態において、高品質、厚く、単結晶のチタン酸塩層が実現可能である。
【００３２】
図２、図３を参照すると、層２６は、エピタキシャル成長した単結晶材料の層であり、更に、結晶材料は、結晶の格子定数と結晶配向により特性付けられる。本発明の実施形態による、層２６の格子定数は、基板２２の格子定数と異なる。エピタキシャル成長した単結晶層３２により、高い結晶品質を実現するため、適合緩衝層は高い結晶品質である必要がある。それに加えて、層２６において高い結晶品質を実現するために、ホスト結晶、この場合は、単結晶層の格子定数と、成長する結晶の格子定数との実質的な一致が必要とされる。適切に選択した材料により、格子定数の実質的な一致は、層３２の組成の変更による、層３２の格子定数の変化の結果によって実現される。例えば、成長する結晶がＳｉＧｅであり、適合緩衝層がＣａｚＳｒ１−ｚＴｉＯ３の単結晶である場合、２つの材料の結晶格子定数の実質的な一致は、ＳｉｙＧｅ１−ｙの層３２の組成をシリコンからシリコン−ゲルマニウムへ変更することによって実現される。酸化物と成長した単結晶材料層との間の結晶層３２は、格子定数の小さな差異により生じ得る、成長した単結晶材料層内の歪みを減少する。それによって、成長した単結晶材料層内のより良い結晶品質が、実現され得る。更に、層３２は、層３２と層３６の接触面及びその近傍の結晶の欠陥、及び層２６から離間した結晶の欠陥を限定することを容易にする。
【００３３】
以下の実施例は、本発明の実施形態による、図１から図３に描写した構造等の半導体構造体を製造するための処理を示している。この処理は、シリコン又はゲルマニウムを含む単結晶半導体基板を提供することによって開始する。本発明の好適な実施形態による、半導体基板は、（１００）配向を有するシリコンウェハである。基板は、好適には、軸方向に配向され、又は、軸から離れて配向しても最大５度である。下記のように、基板の他の部分が他の構造を有する場合を包含し得るが、半導体基板の少なくとも一部は、露出面を有する。「露出」の用語は、本願において、基板の一部の表面が、あらゆる酸化物、不純物、又は他の異物を除去するため洗浄されたことを意味する。周知のように、露出シリコンは、反応性が高く、容易に自然の酸化物を形成する。「露出」の用語は、このような自
然の酸化物を包含することを意図する。更に、このような成長した酸化物が、本発明による処理の本質的な要素ではないが、しかし、薄い酸化シリコンが、半導体基板上に意図的に成長させられ得る。単結晶基板を覆う単結晶酸化層をエピタキシャル成長するために、自然の酸化物層は、基となる基板の結晶構造を露出するために、最初に除去される必要がある。以下の処理は、好適には分子線エピタキシー（ＭＢＥ）により実行されるが、本発明による、他のエピタキシャル処理も使用され得る。自然の酸化物は、ＭＢＥ装置によって、ストロンチウム、バリウム、ストロンチウムとバリウムの組合せ、又は他のアルカリ土類金属、又はアルカリ土類金属の組合せの薄膜を最初に熱成膜することにより、除去され得る。ストロンチウムを使用する場合、次に、基板は約７５０℃の温度まで加熱されることによって、ストロンチウムは、自然の酸化層と反応を生じる。ストロンチウムは、酸化シリコンの無い表面にするために、酸化シリコンを減少することに役立つ。残りの表面は、２×１の規則構造を示し得る。２×１の規則構造が実現されない場合、構造は、２×１の規則構造が取得されるまで、更なるストロンチウムに露出される。２×１の規則構造は、単結晶酸化物の被覆層の規則化成長のためのテンプレートを形成する。テンプレートは、被覆層の結晶成長のための核形成に、必要な化学材料及び物理的特性を提供する。
【００３４】
本発明の他の実施形態において、自然の酸化シリコンは変更されることが可能であり、更に基板の表面は、低温のＭＢＥにより、基板表面に酸化ストロンチウム、酸化ストロンチウムバリウム、酸化バリウム等の、アルカリ土類金属酸化物を成膜することにより、更に、構造を、約７５０℃の温度に加熱することにより、単結晶酸化層の成長のための準備がされ得る。この温度において、固定状態反応が、酸化ストロンチウムと自然の酸化物間で生じることにより、自然の酸化シリコンの減少を生じ、２×１の規則構造となる。再び、これは、次の単結晶酸化層の規則化成長のためにテンプレートを形成する。
【００３５】
基板の表面から酸化シリコンの除去に続いて、本発明の実施形態による、基板は、約２００−８００℃の範囲の温度に冷却され、更にチタン酸ストロンチウムの層は、分子線エピタキシーにより、テンプレート層上に成長させられる。ＭＢＥ処理は、ストロンチウム、チタニウム及び酸素ソースに露出するために、ＭＢＥ装置のシャッタを開口することにより開始される。
【００３６】
ストロンチウムとチタニウムの比率は、約１対１である。酸素の分圧は、化学量論的にチタン酸ストロンチウムが、毎分当り約０．３から０．５ｎｍの成長速度で成長するために、初期に最小値で設定される。チタン酸ストロンチウムの成長が開始した後、酸素の分圧は、開始における最小値よりも増加される。酸素の超過分圧は、基となる基板と、成長するチタン酸ストロンチウム層の間の接触面において非晶質酸化シリコンの成長を生じる。酸化シリコン層の成長は、酸素が、チタン酸ストロンチウム層を通じて、基となる基板の表面において、シリコンと反応する接触面までへの酸素の拡散によって生じる。チタン酸ストロンチウムは、基となる基板に関して４５°回転した（１００）結晶配向を伴う、規則化（１００）単結晶として成長する。シリコン基板と成長する結晶との間の格子定数の小さな不一致のために、他の方法では、チタン酸ストロンチウム層に存在し得る歪みは、非晶質酸化シリコン中間層により緩和される。
【００３７】
チタン酸ストロンチウム層を、所望の厚さまで成長させた後に、単結晶チタン酸ストロンチウムは、所望の単結晶層３２のエピタキシャル層の、次の成長を助けるテンプレート層によって、キャップされる。例えば、次の単結晶ゲルマニウム層の成長のため、ＭＢＥ成長によるチタン酸ストロンチウム層は、１−２単分子層のチタニウム、１−２単分子層のチタニウムー酸素、又はストロンチウム−酸素を使用して成長を終了することによって、キャップされ得る。以下のキャッピング層の構成により、シリコンキャップ層３１は、ＭＢＥ成長技術を使用して形成され得る。以下のテンプレート（更に、必要な場合キャップ層３１）の構成により、層３２は、ゲルマニウムの層等の、エピタキシャル成長により
、形成される。
【００３８】
図２に示される構造は、成膜工程において、上記の処理に、追加単結晶層２６の追加により、形成され得る。層２６は、上記の方法を使用して、テンプレート又はキャップ層を覆って適切に形成される。
【００３９】
図３に示される構造３４は、上記のように、適合緩衝層の成長と、構造２２を覆う非晶質酸化層の形成と、適合緩衝層覆う単結晶層３２の成長とにより形成され得る。次に、適合緩衝層と、非晶質酸化層と、キャップ層とは、適合緩衝層の結晶構造を、単結晶から非結晶質に、変化するために、十分なアニーリング処理にさらし、それよって、非晶質酸化層と、現非晶質適合緩衝層と、キャップ層３１の一部との組合せが、単一の非結晶層３６を形成するように、非結晶質層を形成する。本発明の実施形態による、次に、層３２と層２６は、次に層３１覆って成長する。別の方法では、アニーリング処理は、層３２の成長に続いて実行され得る。
【００４０】
本発明の実施形態による、層３６は、基板２２、適合緩衝層、及び非晶質酸化層が、約５秒から約１０分の処理時間の、約７００℃から約１０００℃のピーク温度の急速熱アニール処理にさらされることによって、形成される。しかし、他の適切なアニール処理が、本発明の実施形態による、適合緩衝層から非晶質層に変換するために、採用され得る。例えば、レーザアニーリング、電子ビームアニーリング、又は「従来の」熱アニーリング処理は（適切な環境において）、層３６を形成するために使用され得る。従来の熱アニーリングが、層３６を形成するために採用された場合、層３０及び／又は層３１の一つ以上の構成要素の超過分圧が、アニーリング処理中に、層の分解の防止のために必要とされ得る。
【００４１】
上記の処理は、分子線エピタキシーの処理によって、シリコン基板と、覆っている酸化物層と、ゲルマニウム半導体層を含む単結晶材料層とを備える半導体構造体を形成するための処理である。この処理は、更に、化学気相成長法（ＣＶＤ）、有機金属化学気相成長法（ＭＯＣＶＤ）、マイグレーション  エンハンスト  エピタキシャル（ＭＥＥ）、原子層エピタキシー（ＡＬＥ）、物理的気相成長法（ＰＶＤ）、化学溶液堆積法（ＣＳＤ）、パルスレーザ蒸着（ＰＬＤ）等の処理によって、実行され得る。更に、同様の処理は、チタン酸アルカリ土類金属、ジルコン酸塩、ハフニウム酸塩、タンタル酸塩、バナジウム酸塩、ルテニウム酸塩、ニオブ酸塩、スズベースのペロブスカイト型のアルカリ土類金属等のペロブスカイト型酸化物、アルミン酸ランタン、酸化スカンジウム・ランタン、酸化ガドリニウム等の他の単結晶適合緩衝層を、成長させ得る。更に、ＭＢＥ等の同様の処理により、他の半導体、金属及び他の材料を含む他の単結晶材料層は、単結晶勾配層を覆って成膜し得る。
【００４２】
単結晶材料層、単結晶勾配層、単結晶適合緩衝層の各変形は、好適には、単結晶層の成長を開始するために、適切なテンプレートを使用する。例えば、適合緩衝層がジルコン酸アルカリ土類金属である場合、酸化物は、ジルコニウムの薄層により、キャップされ得る。ジルコニウムの成膜は、シリコンゲルマニウムの成膜の前駆体として、ジルコニウムと反応するシリコンの成膜に後続する。同様に、単結晶適合緩衝層が、ハフニウム酸アルカリ土類金属である場合、酸化物層は、ハフニウムの薄層により、キャップされ得る。ハフニウムの成膜は、シリコンの成膜に後続する。同様の手法により、チタン酸ストロンチウムは、ストロンチウムの層、又はストロンチウムと酸素の層によりキャップされ得、チタン酸バリウムは、バリウム、又はバリウムと酸素の層によりキャップされ得る。各成膜は、シリコンの成膜に後続することにより、キャッピング材料と反応し、ＳｉＧｅ、及びＳｉＣ等の勾配単結晶材料を含む単結晶材料層の成膜のテンプレートを形成し得る。
【００４３】
図５−図７は、本発明による素子構造の他の実施形態による構成の概略断面図を示している。この実施形態では、包接結合、又はチントル（Ｚｉｎｔｌ）結合を使用する転位層として機能する適合層を備える。より詳細には、実施形態は、材料層間の接触面の表面エネルギーを減少させる合金テンプレート層を利用することにより、層の成長によって、２次元層を可能にする。
【００４４】
図５に示される構造は、単結晶基板１０２、非結晶質接触層１０８、及び適合緩衝層１０４を含む。図１と図２に関して上記したように、非結晶中間層１０８は、基板１０２と適合緩衝層１０４の間の接触面において、基板１０２上に成長する。非結晶接触面層１０８は、図１と図２の非晶質接触面層２８に関して上記した、いかなる材料を含み得るが、好適には、ＣａｚＳｒ１−ｚＴｉＯ３の単結晶層等の、単結晶酸化材料を含む。ここでｚは、０〜１の範囲である。基板１０２は、好適にはシリコンであるが、更に、図１から図３の基板２２に関して上記した、いかなる材料を含み得る。
【００４５】
テンプレート層１３０は、図５で示したような、適合緩衝層１０４を覆って配置されるが、好適には、金属、及び多大なイオン性の特性有する准金属からなるチントル層材料の薄層を含む。上記の実施形態のように、テンプレート層１３０は、ＭＢＥ、ＣＶＤ、ＭＯＣＶＤ、ＭＥＥ、ＡＬＥ、ＰＶＤ、ＣＳＤ、ＰＬＤ等の方法によって、成膜されることにより、単分子層の厚さを実現する。テンプレート層１３０は、非配向性の結合を伴う「柔軟な」層であるが、しかし、格子の不一致を有する層の間に構成される応力を吸収する高結晶性として機能する。テンプレート１３０のための材料は、ＳｒＡｌ２，（ＭｇＣａＹｂ）Ｇａ２，（Ｃａ，Ｓｒ，Ｅｕ，Ｙｂ）Ｉｎ２，ＢａＧｅ２Ａｓ，ＳｒＳｎ２Ａｓ２等、Ｓｉ，Ｇａ，Ｉｎ，Ｓｒ、及びＳｂを含む材料を含み得るが、これに限定されない。
【００４６】
単結晶勾配材料層１２６は、図７で示される最終構造を実現するために、テンプレート層１３０を覆ってエピタキシャル成長する。具体例として、ＳｒＡｌ２層は、テンプレート層１３０、及びＳｒＡｌ２を覆って成長する化合物半導体材料ＳｉｙＧｅ１−ｙ等の適切な単結晶材料層１２６として使用され得る。ここでｙは、０〜１の範囲である。（ｚが０〜１の範囲である、ＣａｚＳｒ１−ｚＴｉＯ３の適合緩衝層からの）Ａｌ−Ｔｉ結合は、大部分が金属結合であるが、（ＳｉｙＧｅ１−ｙ層の）Ａｌ−Ｇｅ結合は、弱い共有結合である。Ｓｒは、ＣａｚＳｒ１−ｚＴｉＯ３を含む下部適合緩衝層１０４内の酸素原子に、電荷の一部を与え、イオン結合に加わり、更に、典型的には、チントル層材料から放出される等の方法によって、Ａｌに他の加電子の一部を供給する、２つの異なる種類の結合に加わる。電荷の移動の量は、原子間の距離と同様に、テンプレート層１３０を含む要素の相対的な電気陰性度に依存する。本実施例では、Ａｌは、ＳＰ３混成軌道を引き受け、本実施例では、半導体材料ＳｉｙＧｅ１−ｙを含む単結晶材料層１２６と、容易に結合を形成する。
【００４７】
本実施形態で、使用されるチントル型テンプレート層の使用により、製造したコンプリカント基板は、大量のエネルギーを使用せずに、大きな歪みを吸収し得る。上記の例では、Ａｌの結合強度は、ＳｒＡｌ２層の量の変更により調整され、それによって、Ｓｉ素子の一体型集積化、ＣＭＯＳ技術の高誘電率絶縁膜（ｈｉｇｈ−ｋ  ｄｉｅｌｅｃｔｒｉｃ）の一体化集積化を含む特定の適用のために、素子を調整可能にする。
【００４８】
図８は、本発明の更なる実施形態による、素子構造１４０の概略的概念図を示している。素子構造１４０は、単結晶半導体基板１４２を含み、好適には、単結晶シリコンウェハを備える。単結晶半導体基板は、２つの領域１４３及び１４４を備える。点線１４６により全体を示される電子半導体要素は、少なくとも部分的には、領域１４３に、形成される。電子要素１４６は、レジスタと、キャパシタと、ダイオード、又はトランジスタ、又はＣＭＯＳ集積回路等の集積回路等の活性半導体とであり得る。例えば、電子半導体要素１
４６は、デジタル信号処理、又はシリコン集積回路が非常に適している他の機能を実行するように構成されたＣＭＯＳ集積回路であり得る。領域１４３の電子半導体要素は、半導体業界において、周知で幅広く実施されている、従来の半導体処理により形成され得る。二酸化シリコン等、絶縁体材料１４８の層は、電子半導体要素１４６の上にあり得る。
【００４９】
領域１４３の半導体要素１４６の処理中に形成され得た絶縁体材料１４８、及び他の層は、その領域に露出したシリコン表面を提供するために、領域１４４の表面から除去される。周知のように、露出したシリコンは、高い反応性であり、そして、自然の酸化シリコンが、露出した表面に、瞬時に形成され得る。ストロンチウム、又はストロンチウムと酸素の層は、領域１４４の表面の自然の酸化層に成膜され、更に、第一テンプレート層（図示せず）を形成するために、酸化した表面と反応させられる。本発明の実施形態において、単結晶酸化層は、分子線エピタキシーの処理により、テンプレート層を覆うように形成される。カルシウム、ストロンチウム、チタニウム、酸素を含む反応物は、テンプレート層に成膜することにより、単結晶酸化層を形成する。成膜中の最初に、酸素の分圧は、カルシウム、ストロンチウム、及びチタニウムが完全に反応し、チタン酸ストロンチウム・カルシウム単結晶を形成するために、必要最小限の近くに押えられる。次に酸素の分圧は、増加されることにより、酸素の超過分圧を提供し、成長する単結晶酸化層を通じて、酸素が拡散することを可能にする。チタン酸ストロンチウム・カルシウムを通じて拡散する酸素は、第二領域において、及びシリコン基板と単結晶酸化物の間の接触面において、酸化シリコンの非結晶質層を形成するため、領域１４４の表面においてシリコンと反応する。
【００５０】
本発明の実施形態において、単結晶酸化層を成膜する工程は、チタニウム、バリウム、ストロンチウム、バリウムと酸素、チタニウムと酸素、又はストロンチウムと酸素の１−１０の単分子層であり得る層１５０の成膜によって終了する。次に、単結晶半導体材料のキャップ層１５２は、分子線エピタキシーの処理により第二テンプレート層を覆って成膜される。
【００５１】
本発明の実施形態において、層１５２の構成の後、基板１４２とチタン酸塩層の間に配置される、単結晶チタン酸化層と酸化シリコン層は、チタン酸化層と酸化層が非結晶質酸化層１５４を形成するように、アニーリング処理にさらされる。本発明の実施形態において、ＳｉｙＧｅ１−ｙ（ｙは０〜１の範囲）を含む勾配層１５６は、図１の層３２に関する上記の技術を使用して、層１５２を覆ってエピタキシャル成長させられる。別の方法では、上記のアニール処理は、テンプレート層１５２の構成前に、実行され得る。
【００５２】
次に、Ｇｅ等、単結晶材料１５８の層は、勾配層１５６上に形成される。層１５８は、層２６に関して上記した、いかなる材料、いかなる技術を使用することにより、形成され得る。
【００５３】
本発明の更なる実施形態による、点線１６０により、全体を示される半導体要素は、化合物半導体層１５８内で、少なくとも部分的に、形成される。半導体要素１６０は、Ｇｅ素子の加工に従来使用される処理工程によって、形成され得る。線１６２で概略的に示される金属導体は、素子１４６と素子１６０とを電子的に接続するために形成され得、従って、シリコン基板に形成した少なくとも一つの要素と、単結晶材料層に形成した一つの素子とを含む集積素子が実装される。実例の構造１４０は、シリコン基板１４２に形成され、ストロンチウム、又はチタン酸ストロンチウム・カルシウム層と、ゲルマニウム層１５８とを有する構造として記載されてきたが、同一の素子は、本願の他の場所で記載された、他の単結晶基板、酸化層、及び他の単結晶材料層を使用することにより、加工され得る。
【００５４】
例えば、図９は、本発明の更なる実施形態において、素子構造１７０の概略的な横断面図を示している。素子構造１７０は、単結晶半導体基板１７２を含み、好適には、単結晶シリコンウェハを含む。単結晶半導体基板１７２は、２つの領域１７３と１７４を含む。点線１７６によって、全体的に示される電子半導体要素は、領域１７３内に、少なくとも部分的に、形成される。電子要素１７６は、レジスタと、キャパシタと、ダイオード、又はトランジスタ、又はＣＭＯＳ集積回路等の集積回路等の活性半導体とであり得る。例えば、電子半導体要素１７６は、デジタル信号処理、又はシリコン集積回路が非常に適している他の機能を実行するように構成されたＣＭＯＳ集積回路であり得る。領域１７３の電子半導体要素は、半導体業界において、周知で幅広く実施されている、従来の半導体処理により形成され得る。二酸化シリコン等の、絶縁体材料１７８の層は、電子半導体要素１７６の上にあり得る。
【００５５】
領域１７３の半導体要素１７６の処理中に形成され得た絶縁体材料１７８、及び他の層は、その領域に露出したシリコン表面を提供するために、領域１７４の表面から除去される。ストロンチウム、又はストロンチウムと酸素の層は、領域１７４の表面の自然の酸化層に成膜され、更に、第一テンプレート層（図示せず）を形成するため酸化した表面と反応させられる。本発明の実施形態による、単結晶酸化層は、分子線エピタキシーの処理によって、テンプレート層を覆うように形成される。ストロンチウム、チタニウム、酸素を含む反応物は、テンプレート層に成膜することにより、単結晶酸化層を形成する。成膜中の最初に、酸素の分圧は、ストロンチウム、及びチタニウムが完全に反応し、チタン酸ストロンチウム単結晶を形成するために、必要最小限近くに押えられる。次に酸素の分圧は、増加されることにより、酸素の超過分圧を提供し、成長する単結晶酸化層を通じて、酸素が、拡散することを可能にする。チタン酸ストロンチウムを通じて拡散する酸素は、第二領域において、更にシリコン基板と単結晶酸化物の間の接触面において、酸化シリコンの非結晶質層を形成するため、領域１７４の表面において、シリコンと反応する。
【００５６】
本発明の実施形態による、単結晶酸化層の成膜の工程は、チタニウム、バリウム、ストロンチウム、バリウムと酸素、チタニウムと酸素、又はストロンチウムと酸素の１−１０の単分子層であり得る層１８０の成膜によって、終了する。次に、単結晶半導体材料のキャップ層１８２は、分子線エピタキシーの処理により第二テンプレート層を覆って成膜される。
【００５７】
本発明の実施形態による、層１８２の構成の後、基板１７２とチタン酸塩層の間に配置される、単結晶チタン酸化層と酸化シリコン層は、チタン酸化層と酸化層が非結晶質酸化層１８４を形成するように、アニール処理にさらされる。本発明の実施形態による、Ｇｅを含む層１８６は、図１の層３２に関する上記した技術を使用することにより、層１８２を覆ってエピタキシャル成長する。別の方法では、上記のアニール処理は、テンプレート層１８２の構成前に、実行され得る。
【００５８】
次に、Ｇｅ等、単結晶材料１８８の層は、層１８６上に形成される。層１８８は、層２６に関して上記した、いかなる材料、いかなる技術を使用することにより、形成され得る。
【００５９】
本発明の更なる実施形態による、点線１６０によって、全体を示される半導体要素は、化合物半導体層１８８内で、少なくとも部分的に、形成される。線１６２により概略的に示される金属導体は、素子１７６と素子１６０とを電子的に接続するために形成され得、従って、シリコン基板に形成した少なくとも一つの要素と、単結晶材料層に形成した一つの素子とを含む集積素子が実装される。
【００６０】
明らかに、２つの異なる第４族の半導体部分を有する構造を詳細に記載している実施形
態は、本発明の実例を説明することを意味しているが、本発明を限定しない。他の多数の組合せ、更に本発明の他の実施形態がある。例えば、本発明は、金属又は非金属等の他の層を含む半導体構造体、素子、集積回路を形成する材料層を加工するための、構造及び方法を含む。より詳細には、本発明は、これらの構造、素子、集積回路を加工するために適した半導体構造体、素子、集積回路及び材料層の加工に使用される適合基板を形成するための構造及び方法を備える。
【００６１】
本発明の実施形態による、単結晶ウェハは、ウェハを覆って単結晶材料層を形成するために使用され得る。この手法により、ウェハは、基本的に、ウェハを覆う単結晶層の内部に、半導体電子要素を加工する際に使用される「ハンドル」ウェハである。従って、電子要素は、少なくとも約２００ミリメータ以上であり、おそらく少なくとも３００ミリメータ以上のウェハを覆った半導体材料の内部に形成され得る。
【００６２】
この型の基板の使用により、比較的安価な「ハンドル」ウェハは、比較的に耐久力があり、容易に加工できる基となる材料の上に位置することにより、一部の単結晶材料ウェハの脆弱な性質を克服する。従って、集積回路は、基板自体が異なる単結晶半導体材料を備え得るとしても、全ての電子回路、特に、全ての活性電子回路が、単結晶材料層の内部に、又は単結晶材料層を使用して形成され得るように、形成され得る。（従来の化合物半導体等、）比較的小さく、より壊れやすい基板と比較すると、大きな基板が、より経済的で、より容易に処理し得るために、非シリコン単結晶材料を採用した一部の素子の加工費用が、減少し得る。
【００６３】
上記の明細書により、本発明は具体的な実施例により記載されてきた。しかし、当業者は、公開した本発明の請求項の範囲から離れることなく多様な変更、及び変化を作成し得る。従って、明細書及び図は、限定というよりも、例示として尊重される。更に、このような変更は、本発明の範囲に入ると解する。利点と、長所と、課題の解決と、利点、長所、及び課題の解決とを生じ言明され得るいかなる要素は、一部の請求項の重要な、必要な、又は本質的な、特性又は要素として解釈されない。ここで使用する「を備える」「を含む」等の用語は、列挙した要素が、これらの要素のみを含むのではなく、列挙され無かった又は、処置、方法、器具、装置に固有の他の要素を含み得る等、非限定的に保護されることを意図している。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施形態に基づいたデバイスの構造を示す概略断面図。
【図２】本発明の実施形態に基づいたデバイスの構造を示す概略断面図。
【図３】本発明の実施形態に基づいたデバイスの構造を示す概略断面図。
【図４】最大到達膜厚と、主結晶と成長した結晶性の覆った膜との間の格子の不一致との関係を示すグラフ。
【図５】本発明に基づいたデバイスの構造の別実施形態の構成を示す概略断面図。
【図６】本発明に基づいたデバイスの構造の別実施形態の構成を示す概略断面図。
【図７】本発明に基づいたデバイスの構造の別実施形態の構成を示す概略断面図。
【図８】本発明の実施形態に基づいた一体型の集積回路を示す概略断面図。
【図９】本発明の別の実施形態に基づいた一体型の集積回路を示す概略断面図。
【図１】
2005527097.tif 000003
【図２】
2005527097.tif 000004
【図３】
2005527097.tif 000005
【図４】
2005527097.tif 000006
【図５】
2005527097.tif 000007
【図６】
2005527097.tif 000008
【図７】
2005527097.tif 000009
【図８】
2005527097.tif 000010
【図９】
2005527097.tif 000011
【国際調査報告】
2005527097.tif 000012
2005527097.tif 000013
2005527097.tif 000014