(57)【要約】特にデジタルＢＴＳＣテレビジョンデコーダのためのステレオ信号処理装置が開示され、前記ステレオ信号処理装置は、入力サブチャンネル信号を入力する入力と、ＤＢＸ拡張手段と、出力サブチャンネル信号を出力する出力と、を含むサブチャンネル信号処理部を備える。本発明において、前記サブチャンネル信号処理部は、前記ＤＢＸ拡張手段のフェーズエラーを修正するフェーズエラー補正手段をさらに備え、前記サブチャンネル信号処理部の前記出力で、出力サブチャンネル信号の位相が所定の周波数範囲に渡って本質的に一定またはゼロになることを特徴とする。
2005532762.tif 000002
【特許請求の範囲】
【請求項１】
特にデジタルＢＴＳＣテレビジョンデコーダのためのステレオ信号処理装置であって、
入力サブチャンネル信号を入力する入力と、ＤＢＸ拡張手段と、出力サブチャンネル信号を出力する出力とを含むサブチャンネル信号処理部を備え、
前記サブチャンネル信号処理部は、前記サブチャンネル信号処理部の前記出力において出力サブチャンネル信号の位相が所定の周波数範囲に渡って本質的に一定またはゼロになるように前記ＤＢＸ拡張手段のフェーズエラーを修正するフェーズエラー補正手段をさらに含むことを特徴とする、ステレオ信号処理装置。
【請求項２】
前記フェーズエラー補正手段は、前記サブチャンネル信号処理部の前記入力と前記ＤＢＸ拡張手段との間に結合されることを特徴とする、請求項１に記載の装置。
【請求項３】
前記フェーズエラー補正手段は、線形レベル依存フェーズエラー修正手段を含むことを特徴とする、請求項１または２に記載の装置。
【請求項４】
前記線形レベル依存フェーズエラー修正手段は、前記サブチャンネル信号の振幅に従って制御されることを特徴とする、請求項３に記載の装置。
【請求項５】
前記ＤＢＸ拡張手段は、制御信号、特に２乗平均平方根（ＲＭＳ）制御信号を出力する制御信号出力を有するスペクトルエキスパンダを含み、
前記線形レベル依存フェーズエラー修正手段は、前記制御信号によって制御されることを特徴とする、請求項３または４に記載の装置。
【請求項６】
前記線形レベル依存フェーズエラー修正手段は、好ましくは拡張ミキサ機能性を有する可変位相遅れフィルタを含むことを特徴とする、請求項３乃至５の少なくともいずれか１つに記載の装置。
【請求項７】
前記可変位相遅れフィルタは、前記制御信号出力に接続された制御入力を有することを特徴とする、請求項５および６に記載の装置。
【請求項８】
前記フェーズエラー補正手段は、固定位相シフトフィルタをさらに含むことを特徴とする、請求項６または７に記載の装置。
【請求項９】
前記固定位相シフトフィルタは、前記サブチャンネル信号処理部の前記入力と前記可変位相遅れフィルタとの間に結合されることを特徴とする、請求項８に記載の装置。
【請求項１０】
主チャンネル信号処理部をさらに備え、
前記主チャンネル信号処理部は、前記フェーズエラー補正手段の処理時間に本質的に対応する遅延時間だけ主チャンネル信号を遅延させる遅延手段を含むことを特徴とする、請求項１乃至９の少なくともいずれか１つに記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ステレオ信号処理装置に関し、特に、デジタルＢＴＳＣテレビジョンデコーダのためのステレオ信号処理装置であって、入力サブチャンネル信号を入力する入力と、ＤＢＸ拡張手段と、出力サブチャンネル信号を出力する出力と、を含むサブチャンネル信号処理部を備えるステレオ信号処理装置に関する。
【背景技術】
【０００２】
このような装置では、オーディオ信号をステレオ送信する間にチャネルセパレーションを行うことにより元のＬ（左）およびＲ（右）オーディオ信号を再構成し、サブチャンネル信号はステレオオーディオ差分信号（Ｌ−Ｒ）であり、合計ステレオオーディオ信号（Ｌ＋Ｒ）である主チャンネル信号に加えて処理される。
【０００３】
このようなステレオ信号処理装置は、特に、テレビジョン用のＢＴＳＣデコーダ、ビデオテープレコーダ、およびＢＴＳＣテレビジョン規格に基づいて動作する他のマルチメディア機器に使用される。サブチャンネル信号をデコードするためにＤＢＸ拡張手段が設けられ、前記サブチャンネル信号はＤＢＸコンパンディングを含むＢＴＳＣマルチチャンネルサウンドシステム規格に従ってエンコードされる。
【０００４】
米国特許第５，３７３，５６２号にはステレオ信号のための信号処理器が開示されており、ＤＢＸコンパンディングを含むＢＴＳＣマルチチャンネルサウンドシステム規格に従ってエンコードされたオーディオ信号をデコードする拡張回路が設けられている。広帯域拡張回路が用いられており、ＤＢＸエキスパンダに対応することができる。広帯域拡張回路には、入力低域通過フィルタと、ステレオ差分信号（Ｌ−Ｒ）復調装置と、第２の低域通過フィルタと、電圧制御増幅器とを有する信号経路が設けられ、そのゲインは帯域通過フィルタおよび積算ピーク検出器によって演算された復調差分信号から得た制御信号によって制御される。電圧制御増幅器の出力は、デエンファシス・ネットワークに供給された後にデコーダマトリクスに送られ、合計ステレオ信号（Ｌ＋Ｒ）と組み合わせられて元のＬおよびＲ信号が再構成される。ＤＢＸエキスパンダが接続されている時には、このＤＢＸエキスパンダをデエンファシス・ネットワークに代用し、広帯域拡張を行う電圧制御増幅器制御信号は所定の電圧によって優先され、帯域通過フィルタの帯域通過フィルタ特性は無効とされ、入力は切替えられて入力低域通過フィルタを迂回する。帯域通過フィルタ特性が無効とされることによって入力の切替えが作動して入力低域通過フィルタを迂回する。
【０００５】
同様の回路が欧州特許公開第０５８４７１８号公報および欧州特許公開第１０８３６５６号公報に記載されている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のステレオ信号処理装置においては、音声周波数が高くなるとチャネルセパレーション不良となることが観察されている。  
本発明の目的は、上述の従来技術の欠点を回避し、低い周波数だけでなく高い周波数に対してもチャネルセパレーションが良好になるように改良された構成を有するステレオ信号処理装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的およびさらなる目的を達成するために、本発明によれば、特にデジタルＢＴＳＣテレビジョンデコーダのためのステレオ信号処理装置が提供され、前記ステレオ信号処理装置は、入力サブチャンネル信号を入力する入力と、ＤＢＸ拡張手段と、出力サブチャンネル信号を出力する出力と、を含むサブチャンネル信号処理部を備え、前記サブチャンネル信号処理部は、前記ＤＢＸ拡張手段のフェーズエラーを修正するフェーズエラー補正手段をさらに含み、前記サブチャンネル信号処理部の前記出力で、出力サブチャンネル信号の位相が所定の周波数範囲に渡って本質的に一定またはゼロになることを特徴とする。
【０００８】
即ち、特に高い音声周波数におけるチャネルセパレーション不良は、ＤＢＸ拡張手段で発生して走査周波数のおよそ半分まで増加する（０．５×Ｆｓ）フェーズエラーに起因することが判明している。このようなフェーズエラーを低減または除去するために、本発明によれば、前記サブチャンネル信号処理部にフェーズエラー補正手段が設けられているため、位相が、通常は音声周波数範囲である関係する周波数範囲に渡って本質的に一定またはゼロになるように修正されることになる。その結果として、本発明により、ステレオ送信の間のチャネルセパレーションを、従って音質を低音声周波数のみならず高音声周波数に対しても向上させることが可能となる。
【０００９】
特に、本発明は、ステレオ信号処理装置、とりわけＢＴＳＣデコーダ内のサブチャンネル信号処理部をデジタルで実施する場合に非常に有用である。  
本発明のさらなる有利な実施の態様は従属請求項に規定されている。
【００１０】
前記フェーズエラー補正手段は前記サブチャンネル信号処理部の前記入力と前記ＤＢＸ拡張手段との間に結合されることが好ましい。
【００１１】
特に、ＤＢＸ拡張手段は、周波数範囲に渡って本質的に線形で、入力信号の振幅に依存する位相偏移を示すことが判明している。従って、これを克服するために、前記フェーズエラー補正手段は線形レベル依存フェーズエラー修正手段を含む。レベル依存性を実現するためには、前記線形レベル依存フェーズエラー修正手段はサブチャンネル信号の振幅に従って制御されなければならない。この結果、非常に良好なフェーズエラー補正が行われる。前記ＤＢＸ拡張手段が制御信号、特に２乗平均平方根（ＲＭＳ）制御信号を出力する制御信号出力を有するスペクトルエキスパンダを含む場合、前記線形レベル依存フェーズエラー修正手段は前記制御信号によって制御されなければならない。
【００１２】
さらなる好ましい実施の態様において、前記線形レベル依存フェーズエラー修正手段は、好ましくは拡張ミキサ機能性を有する可変位相遅れ（ＶＰＤ）フィルタを含む。即ち、このようなフィルタは、０．５×Ｆｓまで本質的に線形であることができる位相応答を有することが判明している。このようなＶＰＤフィルタの制御入力はＤＢＸ拡張手段の制御信号出力に接続されていることが好ましい。
【００１３】
上述したように、ＶＰＤフィルタを設けた結果として非常に良好なフェーズエラー補正が行われるが、そのために次数の非常に高いＶＰＤフィルタが必要とされる。しかし、経済的なＶＰＤフィルタを用いてフェーズエラーをおよそＦＳ／４まで補正することができ、その後このようなＶＰＤフィルタの位相応答は線形性を緩め、滑らかにゼロへ向かう。フィルタ次数を高くすることなくこのような経済的なＶＰＤフィルタを設けることが望まれる場合、フェーズエラーをこのようなＶＰＤフィルタの位相応答に大部分は適合するようにフォーマットする固定位相シフトフィルタを付加的に設けることが提案される。このような付加的な固定位相シフトフィルタをオールパスフィルタとして、前記サブチャンネル信号処理部の前記入力と前記ＶＰＤフィルタとの間に結合することが可能である。
【００１４】
最後に、本発明のさらなる好ましい実施の態様において、主チャンネル信号処理部は、前記フェーズエラー補正手段の処理時間に本質的に対応する遅延時間だけ主チャンネル信号を遅延させる遅延手段を備え、それにより主チャンネル信号およびサブチャンネル信号の両方を互いに時間平行にする。
【発明を実施するための最良の形態】
【００１５】
以下、添付された図面を参照して好ましい実施の形態に基づき本発明をより詳細に説明する。
【００１６】
ステレオ信号処理システムの実施が図１にブロック図として示されている。このシステムは、主チャンネル処理部およびサブチャンネル処理部を含んでいる。サブチャンネル処理部は、固定デエンファシス振幅およびスペクトルエキスパンダを有するＤＢＸエキスパンダを含んでいる。このようなＤＢＸエキスパンダは従来技術より知られている従来のＤＢＸエキスパンダである。図１に示されているシステムは主にデジタルＢＴＳＣテレビジョンデコーダに用いられるものである。
【００１７】
図１にさらに示されているように、サブチャンネル処理部は、サブチャンネル入力とＤＢＸエキスパンダとの間に結合されている適応位相補正回路をさらに備えている。
【００１８】
即ち、デジタルＤＢＸを実施することには、可変デエンファシスフィルタのフェーズエラーに依存する線形レベルの問題がある。これを克服するためには、線形レベル依存フェーズエラー修正が必要とされる。この問題のため、ＶＰＤ（可変位相遅れ）フィルタは走査周波数の半分（ＦＳ／２）まで理論線形位相応答を有しているので、適応位相補正回路にはこのようなＶＰＤフィルタが設けられる。レベル依存性を実現するために、ＶＰＤフィルタの制御入力は、スペクトルエキスパンダの２乗平均平方根（ＲＭＳ）制御出力に接続される。この結果として非常に良好なフェーズエラー補正が行われるが、そのために次数の非常に高いＶＰＤフィルタが必要とされる。
【００１９】
経済的なＶＰＤフィルタを用いて、フェーズエラーをＦＳ／４まで補正することができる。その後、ＶＰＤフィルタの位相応答は線形性を緩め、滑らかにゼロへ向かう。ＶＰＤフィルタのフィルタ次数を高くすることなくこれを克服するためには、第２の固定位相シフトフィルタを適応位相補正回路に設け、且つサブチャンネル入力とＶＰＤフィルタとの間に結合することにより、フェーズエラーを使用されているＶＰＤフィルタの位相応答に大部分は適合するようにフォーマットする。図２は、ＤＢＸエキスパンダの線形フェーズエラーおよび固定位相シフトフィルタの位相応答を示している。
【００２０】
図３においては、ＤＢＸエキスパンダの位相偏移のオーバーレイおよび固定位相シフトフィルタ応答（実線）、並びにＶＰＤフィルタの位相応答（点線）が３つの入力レベルの例として示されている。ＤＢＸエキスパンダの位相応答および固定位相シフトフィルタの位相応答の合計はＦＳ／２までＶＰＤフィルタの位相応答にほぼ適合していることが分かる。従って、ＤＢＸエキスパンダの位相応答および固定位相シフトフィルタの位相応答の合計とＶＰＤフィルタの位相応答との間に差を形成して、ほぼＦＳ／２までおよそゼロのフェーズエラーを獲得することによって、経済的なＶＰＤフィルタを用いて、ＤＢＸエキスパンダフェーズエラーを補正することが可能となる。
【００２１】
図１にさらに示されているように、主チャンネル処理部は、固定デエンファシス回路に加えて、群遅延補正を行う遅延回路を含んでいる。主チャンネル入力と固定デエンファシス回路との間に結合されたこの付加的な群遅延補正回路を用いて、サブチャンネル処理部内で上述の位相補正によって引き起こされた付加的な群遅延を補正する。
【００２２】
以上、本発明を添付された図面に示された例に基づいて説明したが、本発明はそれに限定されることなく、添付の開示された請求の範囲において様々に変化させることができる。
【図面の簡単な説明】
【００２３】
【図１】ステレオ信号処理システムの好ましい実施の一形態のブロック図を示す。
【図２】異なる入力レベルに対するＤＢＸエキスパンダの位相偏移および固定位相シフトフィルタの位相応答を示すグラフである。
【図３】ＤＢＸエキスパンダの位相偏移のオーバーレイおよび固定位相シフトフィルタ応答を実線で、ＶＰＤフィルタの位相応答を点線で示すグラフである。
【図１】
2005532762.tif 000003
【図２】
2005532762.tif 000004
【図３】
2005532762.tif 000005
【国際調査報告】
2005532762.tif 000006
2005532762.tif 000007
2005532762.tif 000008