(57)【要約】【課題】光源への出力が行われない待機期間中の力率改善回路での損失を削減可能な照明用電源装置を提供する。【解決手段】照明用電源装置は、整流回路１０と、整流回路１０に入力端が接続されたインダクタ２１、インダクタ２１の出力端と基準電位配線Ｇ２の間をスイッチングするトランジスタ２２、インダクタ２１の出力端にアノードが接続されたダイオード２３、ダイオード２３のカソードと基準電位配線Ｇ１の間に接続された平滑コンデンサ２４、ダイオード２３のカソードと基準電位配線Ｇ２の間に接続された抵抗分圧回路２６、抵抗分圧回路２６の分圧出力に基づいて基準電位配線Ｇ２を基準としてトランジスタ２２をスイッチングする駆動回路２５及び基準電位配線Ｇ１−Ｇ２間のスイッチ素子２８を含む力率改善回路２０と、平滑コンデンサ２４の電圧から光源に電力を出力する出力回路３０と、待機期間にはスイッチ素子２８をオフ状態とする制御部４０を含む。【選択図】  図１
2018073742.tif 000002
【特許請求の範囲】
【請求項１】
照明用電源装置であって、
入力交流電圧を整流する整流回路と、
前記整流回路の低電位側出力端が接続された第１の基準電位配線と、
第２の基準電位配線と、
力率改善回路であって、前記整流回路の高電位側出力端に入力端が接続されたインダクタ、該インダクタの出力端と前記第２の基準電位配線との間をスイッチングするトランジスタ、前記インダクタの出力端にアノードが接続されたダイオード、該ダイオードのカソードと前記第１の基準電位配線との間に接続された平滑コンデンサ、前記ダイオードのカソードと前記第２の基準電位配線との間に接続された抵抗分圧回路、該抵抗分圧回路の分圧出力に基づいて前記第２の基準電位配線の電位を基準として前記トランジスタをスイッチングする駆動回路、及び前記第１の基準電位配線と前記第２の基準電位配線の間に接続されたスイッチ素子を含む力率改善回路と、
前記平滑コンデンサの電圧を電源として光源に電力を出力する出力回路と、
前記出力回路が電力を出力する動作期間には前記スイッチ素子をオン状態とし、前記出力回路が電力を出力しない待機期間には前記スイッチ素子をオフ状態とする制御部と
を備えた照明用電源装置。
【請求項２】
照明用電源装置であって、
入力交流電圧を整流する整流回路と、
前記整流回路の低電位側出力端が接続された第１の基準電位配線と、
第２の基準電位配線と、
力率改善回路であって、前記整流回路の高電位側出力端に入力端が接続されたインダクタ、該インダクタの出力端と前記第２の基準電位配線との間をスイッチングするトランジスタ、前記インダクタの出力端にアノードが接続されたダイオード、該ダイオードのカソードと前記第１の基準電位配線との間に接続された平滑コンデンサ、前記ダイオードのカソードと前記第２の基準電位配線との間に接続された抵抗分圧回路、該抵抗分圧回路の分圧出力に基づいて前記第２の基準電位配線の電位を基準として前記トランジスタをスイッチングする駆動回路、前記第１の基準電位配線と前記第２の基準電位配線の間に接続されたスイッチ素子、及び作動すると前記駆動回路によるスイッチング動作を停止させる駆動停止回路を含む力率改善回路と、
前記平滑コンデンサの電圧を電源として光源に電力を出力する出力回路と、
前記出力回路が電力を出力する動作期間には前記スイッチ素子をオン状態とし、前記待機期間の開始時に前記駆動停止回路を作動させ、該駆動停止回路の作動から所定時間経過後に前記スイッチ素子をオフする制御部と
を備えた照明用電源装置。
【請求項３】
照明用電源装置であって、
入力交流電圧を整流する整流回路と、
前記整流回路の低電位側出力端が接続された第１の基準電位配線と、
第２の基準電位配線と、
力率改善回路であって、前記整流回路の高電位側出力端に入力端が接続されたインダクタ、該インダクタの出力端と前記第２の基準電位配線との間をスイッチングするトランジスタ、前記インダクタの出力端にアノードが接続されたダイオード、前記ダイオードのカソードと前記第２の基準電位配線との間に接続された抵抗分圧回路、該抵抗分圧回路の分圧出力に基づいて前記第２の基準電位配線の電位を基準として前記トランジスタをスイッチングする駆動回路、前記ダイオードのカソードと前記第２の基準電位配線との間に接続された平滑コンデンサ、及び前記第１の基準電位配線と前記第２の基準電位配線の間に接続されたスイッチ素子を含む力率改善回路と、
前記平滑コンデンサの電圧を電源として光源に電力を出力する出力回路と、
前記出力回路が電力を出力する動作期間には前記スイッチ素子をオン状態とし、前記出力回路が電力を出力しない待機期間には前記スイッチ素子をオフ状態とする制御部と
を備えた照明用電源装置。
【請求項４】
照明用電源装置であって、
入力交流電圧を整流する整流回路と、
前記整流回路の低電位側出力端が接続された基準電位配線と、
力率改善回路であって、前記整流回路の高電位側出力端に入力端が接続されたインダクタ、該インダクタの出力端と前記基準電位配線との間をスイッチングするトランジスタ、前記インダクタの出力端にアノードが接続されたダイオード、前記ダイオードのカソードと前記基準電位配線との間に接続された抵抗分圧回路、該抵抗分圧回路の分圧出力に基づいて前記基準電位配線の電位を基準として前記トランジスタをスイッチングする駆動回路、前記ダイオードのカソードと前記基準電位配線との間に接続された平滑コンデンサとスイッチ素子の直列回路を含む力率改善回路と、
前記平滑コンデンサの電圧を電源として光源に電力を出力する出力回路と、
前記出力回路が電力を出力する動作期間には前記スイッチ素子をオン状態とし、前記出力回路が電力を出力しない待機期間には前記スイッチ素子をオフ状態とする制御部
を備えた照明用電源装置。
【請求項５】
請求項１から４のいずれか一項に記載の照明用電源装置と、前記光源とを備えた照明装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、照明用電源装置及びそれを用いた照明装置に関する。
【背景技術】
【０００２】
特許文献１の点灯装置は、入力電圧を整流する整流回路と、整流回路の出力電圧を平滑し、予め定められた昇圧電圧まで昇圧して入力力率を改善する力率改善回路と、力率改善回路への入力電圧に比例した検出値を検出する第１の検出回路と、検出値が所定値未満である場合には力率改善回路に昇圧電圧を低下させる制御回路とを備える。また、力率改善回路の昇圧電圧を検出する第２の検出回路も設けられる。第２の検出回路の検出値に基づいて力率改善回路の昇圧電圧が決定され、この昇圧電圧を電源として負荷回路からＬＥＤに電流が供給される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−１５２６８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上記構成によると、入力電圧が供給された状態で負荷回路から光源への出力が停止された待機状態において、力率改善回路で無駄な損失が発生するという問題がある。例えば、上記の第２の検出回路は抵抗分圧回路からなる。そして、詳細を後述するように、待機状態において、力率改善回路が出力動作を維持する場合にはその昇圧出力電圧が抵抗分圧回路に印加され続け、力率改善回路が出力動作を停止する場合でも入力電圧のピーク値の平滑電圧が抵抗分圧回路に印加され続ける。この抵抗分圧回路への電圧印加の継続に起因して発生する損失によって、無駄な待機電力がもたらされる。
【０００５】
そこで、本発明は、光源への出力が行われない待機期間中の力率改善回路における損失を低減又は削減することができる照明用電源装置及びそれを用いた照明装置を提供することを課題とする。
【課題を解決するための手段】
【０００６】
第１の形態による照明用電源装置は、入力交流電圧を整流する整流回路と、整流回路の低電位側出力端が接続された第１の基準電位配線と、第２の基準電位配線と、力率改善回路であって、整流回路の高電位側出力端に入力端が接続されたインダクタ、インダクタの出力端と第２の基準電位配線との間をスイッチングするトランジスタ、インダクタの出力端にアノードが接続されたダイオード、ダイオードのカソードと第１の基準電位配線との間に接続された平滑コンデンサ、ダイオードのカソードと第２の基準電位配線との間に接続された抵抗分圧回路、抵抗分圧回路の分圧出力に基づいて第２の基準電位配線の電位を基準としてトランジスタをスイッチングする駆動回路及び第１の基準電位配線と第２の基準電位配線との間に接続されたスイッチ素子を含む力率改善回路と、平滑コンデンサの電圧を電源として光源に電力を出力する出力回路と、出力回路が電力を出力する動作期間にはスイッチ素子をオン状態とし、出力回路が電力を出力しない待機期間にはスイッチ素子をオフ状態とする制御部とを備える。
【０００７】
上記第１の形態の照明用電源装置によると、待機期間において、力率改善回路の平滑コンデンサを除く回路部分がスイッチ素子によって第１の基準電位配線から切り離されてフローティング状態となり、抵抗分圧回路における損失が発生しなくなる。したがって、光源への出力が行われない待機期間中の力率改善回路における損失を削減することが可能となる。また、待機期間中に平滑コンデンサの電荷が抵抗分圧回路で放電されないため、その電圧が動作期間終了時の電圧に実質的に保持される。したがって、待機期間終了時（再動作時）に出力回路の出力動作の迅速な起動が可能となる。
【０００８】
第２の形態による照明用電源装置は、入力交流電圧を整流する整流回路と、整流回路の低電位側出力端が接続された第１の基準電位配線と、第２の基準電位配線と、力率改善回路であって、整流回路の高電位側出力端に入力端が接続されたインダクタ、インダクタの出力端と第２の基準電位配線との間をスイッチングするトランジスタ、インダクタの出力端にアノードが接続されたダイオード、ダイオードのカソードと第１の基準電位配線との間に接続された平滑コンデンサ、ダイオードのカソードと第２の基準電位配線との間に接続された抵抗分圧回路、抵抗分圧回路の分圧出力に基づいて第２の基準電位配線の電位を基準としてトランジスタをスイッチングする駆動回路、第１の基準電位配線と第２の基準電位配線の間に接続されたスイッチ素子及び作動すると駆動回路によるスイッチング動作を停止させる駆動停止回路を含む力率改善回路と、平滑コンデンサの電圧を電源として光源に電力を出力する出力回路と、出力回路が電力を出力する動作期間には前記スイッチ素子をオン状態とし、待機期間の開始時に駆動停止回路を作動させ、駆動停止回路の作動後にスイッチ素子をオフする制御部とを備える。
【０００９】
上記第２の形態の照明用電源装置によると、待機期間において、力率改善回路の平滑コンデンサを除く回路部分がスイッチ素子によって第１の基準電位配線から切り離されてフローティング状態となり、抵抗分圧回路における損失が発生しなくなる。したがって、光源への出力が行われない待機期間中の力率改善回路における損失を削減することが可能となる。また、力率改善回路におけるスイッチング動作が停止してから第２の基準電位配線が第１の基準電位配線から切り離されるまでの時間を適切に設定することによって、平滑コンデンサの電荷を抵抗分圧回路及びスイッチ素子を介して放電させることができ、平滑コンデンサの電圧が低下した状態での待機状態が得られる。したがって、出力回路が非絶縁構成である場合にその出力端に発生する電圧が低下するため、本形態の構成は安全性の観点からも好ましい。
【００１０】
第３の形態による照明用電源装置は、照明用電源装置は、入力交流電圧を整流する整流回路と、整流回路の低電位側出力端が接続された第１の基準電位配線と、第２の基準電位配線と、力率改善回路であって、整流回路の高電位側出力端に入力端が接続されたインダクタ、インダクタの出力端と第２の基準電位配線との間をスイッチングするトランジスタ、インダクタの出力端にアノードが接続されたダイオード、ダイオードのカソードと第２の基準電位配線との間に接続された抵抗分圧回路、抵抗分圧回路の分圧出力に基づいて第２の基準電位配線の電位を基準としてトランジスタをスイッチングする駆動回路、ダイオードのカソードと第２の基準電位配線の間に接続された平滑コンデンサ及び第１の基準電位配線と第２の基準電位配線の間に接続されたスイッチ素子を含む力率改善回路と、平滑コンデンサの電圧を電源として光源に電力を出力する出力回路と、出力回路が電力を出力する動作期間にはスイッチ素子をオン状態とし、出力回路が電力を出力しない待機期間にはスイッチ素子をオフ状態とする制御部とを備える。
【００１１】
上記第３の形態の照明用電源装置によると、待機期間において、力率改善回路全体がスイッチ素子によって第１の基準電位配線から切り離されてフローティング状態となり、抵抗分圧回路における損失が発生しなくなる。したがって、光源への出力が行われない待機期間中の力率改善回路における損失を削減することが可能となる。また、待機期間中に平滑コンデンサが出力回路に対して非接続状態となる。したがって、出力回路が非絶縁構成である場合にその出力端に発生する電圧が低下するため、本形態の構成は安全性の観点からも好ましい。
【００１２】
第４の形態による照明用電源装置は、入力交流電圧を整流する整流回路と、整流回路の低電位側出力端が接続された基準電位配線と、力率改善回路であって、整流回路の高電位側出力端に入力端が接続されたインダクタ、インダクタの出力端と基準電位配線との間をスイッチングするトランジスタ、インダクタの出力端にアノードが接続されたダイオード、ダイオードのカソードと基準電位配線との間に接続された抵抗分圧回路、抵抗分圧回路の分圧出力に基づいて基準電位配線の電位を基準としてトランジスタをスイッチングする駆動回路、ダイオードのカソードと基準電位配線との間に接続された平滑コンデンサとスイッチ素子の直列回路を含む力率改善回路と、平滑コンデンサの電圧を電源として光源に電力を出力する出力回路と、出力回路が電力を出力する動作期間にはスイッチ素子をオン状態とし、出力回路が電力を出力しない待機期間にはスイッチ素子をオフ状態とする制御部とを備える。
【００１３】
上記第４の形態の照明用電源装置によると、待機期間において、平滑コンデンサがスイッチ素子によって基準電位配線から切り離されてフローティング状態となり、抵抗分圧回路の印加電圧が入力交流電圧の全波整流脈流波形となる。これにより、平滑コンデンサが基準電位配線から切り離されずに抵抗分圧回路の印加電圧が入力交流電圧のピーク値又はその昇圧値の平滑電圧となったとして場合と比較して、抵抗分圧回路での損失が低減される。したがって、光源への出力が行われない待機期間中の力率改善回路における損失を低減することが可能となる。また、待機期間中に平滑コンデンサが出力回路に対して非接続状態となる。したがって、出力回路が非絶縁構成である場合にその出力端に発生する電圧が低下するため、本形態の構成は安全性の観点からも好ましい。
【００１４】
上記各実施形態において、照明装置は、上記いずれかの照明用電源装置と、光源とを備える。これにより、上記照明用電源装置による待機期間中の損失低減又は削減の効果によって低い待機電力の照明装置が実現される。
【図面の簡単な説明】
【００１５】
【図１】第１の実施形態によるＬＥＤ用電源装置及びＬＥＤ照明装置の回路図である。
【図２】第２の実施形態によるＬＥＤ用電源装置及びＬＥＤ照明装置の回路図である。
【図３】第３の実施形態によるＬＥＤ用電源装置及びＬＥＤ照明装置の回路図である。
【図４】第４の実施形態によるＬＥＤ用電源装置及びＬＥＤ照明装置の回路図である。
【発明を実施するための形態】
【００１６】
以下に、本発明の各実施形態による照明用電源装置及びそれを用いた照明装置について説明する。照明用電源装置及び光源が照明装置を構成する。なお、各実施形態はＬＥＤ照明に関するものであるため、以降の説明において、照明用電源装置をＬＥＤ用電源装置１といい、光源をＬＥＤ２といい、照明装置をＬＥＤ照明装置３というものとする。
【００１７】
＜第１の実施形態＞
図１に、第１の実施形態によるＬＥＤ用電源装置１及びそれを用いたＬＥＤ照明装置３の回路図を示す。ＬＥＤ用電源装置１及びＬＥＤ２がＬＥＤ照明装置３を構成する。ＬＥＤ用電源装置１は、商用電源等の交流電源ＡＣからの交流電圧を受けて直流電力をＬＥＤ２に供給する。ＬＥＤ２は、ＬＥＤ素子が直列接続されたＬＥＤアレイである。
【００１８】
ＬＥＤ用電源装置１は、フィルタ回路Ｆ、整流回路１０、力率改善回路２０（以下、「ＰＦＣ２０」という）、出力回路３０及び制御部４０を備える。フィルタ回路Ｆは、電流ヒューズ、ノイズフィルタ等を含む。
【００１９】
整流回路１０は、ダイオードブリッジ１１及び入力コンデンサ１２を含む。ダイオードブリッジ１１は、交流電源ＡＣからの交流電圧を全波整流する。入力コンデンサ１２は、ダイオードブリッジ１１の出力端間に接続され、その全波整流出力をフィルタリングする。整流回路１０（ダイオードブリッジ１１）の低電位側出力端に接続された配線を基準電位配線Ｇ１という。
【００２０】
ＰＦＣ２０は、インダクタ２１、トランジスタ２２、ダイオード２３、平滑コンデンサ２４、駆動回路（制御ＩＣ２５及びその周辺回路２５０〜２５８等）、抵抗分圧回路２６、抵抗分圧回路２７及びスイッチ素子２８を含み、昇圧チョッパ回路を構成する。なお、上記周辺回路とは、制御ＩＣ２５の動作のために必要な抵抗、コンデンサ、ダイオード等をいい、図示する構成要素以外のものも適宜含むものとする。ＰＦＣ２０のうちのインダクタ２１、トランジスタ２２、ダイオード２３、平滑コンデンサ２４、駆動回路、抵抗分圧回路２６及び抵抗分圧回路２７をまとめてスイッチング回路部２０Ｓというものとする。スイッチング回路部２０Ｓに対して、基準電位配線Ｇ１とは別個の基準電位配線Ｇ２が設けられる。
【００２１】
トランジスタ２２及びスイッチ素子２８は、各実施形態ではともにＭＯＳＦＥＴからなる（以下、「ＦＥＴ２２」及び「ＦＥＴ２８」という）。ＦＥＴ２２は駆動回路２５によってＰＷＭ駆動され、ＦＥＴ２８は制御部４０によってオン／オフされる。ＦＥＴ２８がオン状態にあるものとして、ＦＥＴ２２のオン時には、整流回路１０からの入力電圧を電源として、インダクタ２１→ＦＥＴ２２→抵抗２５０→基準電位配線Ｇ２→ＦＥＴ２８→基準電位配線Ｇ１→整流回路１０に電流が流れ、インダクタ２１にエネルギーが蓄えられる。そして、同様にＦＥＴ２８がオン状態にあるものとして、ＦＥＴ２２のオフ時には、整流回路１０からの入力電圧及びインダクタ２１に蓄えられたエネルギーを電源として、インダクタ２１→ダイオード２３→平滑コンデンサ２４→基準電位配線Ｇ１→整流回路１０に電流が流れ、昇圧された電圧が平滑コンデンサ２４に充電される。
【００２２】
以降において、整流回路１０からＰＦＣ２０への入力電圧を入力電圧Ｖｉｎ（ｔ）といい、ＰＦＣ２０から出力回路３０への出力電圧、すなわち、平滑コンデンサ２４の電圧を出力電圧Ｖｏｕｔというものとする。入力電圧Ｖｉｎ（ｔ）は時間ｔとともに変化する全波整流脈波形であり、出力電圧Ｖｏｕｔは実質的に一定値である。
【００２３】
駆動回路の制御ＩＣ２５は、一般的なＰＦＣ制御用ＩＣであればよく、以下にその一例の構成を示す。例えば、制御ＩＣ２５は、端子Ｐ１〜Ｐ８を有する。また、制御ＩＣ２５は、少なくともオペアンプ２５ａ、帰還素子２５ｂ、乗算器２５ｃ、コンパレータ２５ｄ、コンパレータ２５ｅ、ロジック部２５ｆ、ゲートドライバ２５ｇ、電圧レギュレータ２５ｈ、その他不図示の保護回路部等を内部回路として含む。なお、制御ＩＣ２５の各端子の説明においては、特に断りがない限りＦＥＴ２８はオン状態にあるものとする。
【００２４】
端子Ｐ１は電圧フィードバック端子であり、抵抗分圧回路２６による出力電圧Ｖｏｕｔの分圧値が入力される。抵抗分圧回路２６は抵抗２６１〜２６３を含み、ＰＦＣ２０の出力端と基準電位配線Ｇ２との間に接続され、分圧点が抵抗２５１を介して端子Ｐ１に接続される。オペアンプ２５ａの反転入力端子（−）に端子Ｐ１の電圧が入力され、非反転入力端子（＋）には内部基準電圧Ｖａ（２〜４Ｖ程度）が入力される。オペアンプ２５ａの反転入力端子と出力端子間には帰還素子２５ｂが接続される。オペアンプ２５ａはエラーアンプとして機能し、オペアンプ２５ａの出力端子には、端子Ｐ１の入力電圧と内部基準電圧Ｖａとの増幅誤差が出力される。
【００２５】
端子Ｐ２はオペアンプ２５ａの動作補償用の端子であり、オペアンプ２５ａの出力端子に接続される。コンデンサ２５２が、端子Ｐ２と基準電位配線Ｇ２の間に接続される（端子Ｐ２と端子Ｐ１の間に接続される場合もある）。
【００２６】
端子Ｐ３はマルチプライヤ入力ピンであり、抵抗分圧回路２７による入力電圧Ｖｉｎ（ｔ）の分圧値が入力される。抵抗分圧回路２７は抵抗２７１〜２７３を含み、ＰＦＣ２０の入力端と基準電位配線Ｇ２との間に接続され、端子Ｐ３と基準電位配線Ｇ２との間に抵抗２７３及びコンデンサ２５３が並列接続される。乗算器２５ｃは、端子Ｐ３の入力電圧とオペアンプ２５ａの出力電圧を乗算し、この乗算値がコンパレータ２５ｄの反転入力端子（−）の入力電圧となる。
【００２７】
端子Ｐ４は電流検出端子であり、ＦＥＴ２２と基準電位配線Ｇ２との間に挿入接続された抵抗２５０に発生する電圧が入力される。抵抗２５０は、ＦＥＴ２２の電流を検出するための低抵抗素子である。コンパレータ２５ｄの非反転入力端子（＋）に端子Ｐ４の電圧が入力され、反転入力端子（−）に乗算器２５ｃによる乗算出力が入力される。コンパレータ２５ｄの出力は、ロジック部２５ｆ（不図示のフリップフロップのリセット端子（Ｒ））に入力される。
【００２８】
端子Ｐ５はゼロ電流検出端子であり、インダクタ２１の補助巻線２１ｓの電圧が抵抗２５４を介して入力される。コンパレータ２５ｅの非反転入力端子（＋）には端子Ｐ５の電圧が入力され、反転入力端子（−）には内部基準電圧Ｖｅ（０．５〜１．５Ｖ程度）が入力される。コンパレータ２５ｅの出力は、ロジック部２５ｆ（上記フリップフロップのセット端子（Ｓ））に入力される。
【００２９】
端子Ｐ６はグランド端子であり、基準電位配線Ｇ２に接続される。すなわち、制御ＩＣ２５は、基準電位配線Ｇ２を基準電位として動作する。
【００３０】
端子Ｐ７はゲート出力端子であり、不図示のゲート抵抗を介してＦＥＴ２２のゲートに接続される。ゲートドライバ２５ｇは、ロジック部２５ｆの出力（上記フリップフロップの出力端子（Ｑ））の状態に応じて、端子Ｐ７を介してローレベル又はハイレベルのゲート信号を出力してＦＥＴ２２を駆動する。
【００３１】
端子Ｐ１〜Ｐ７に関する動作をまとめると、次のようになる。ＦＥＴ２２がオン状態にある場合に、端子Ｐ４の入力電圧（すなわち、ＦＥＴ２２の電流検出値）が端子Ｐ１及び端子Ｐ３の入力電圧の乗算値に達すると、コンパレータ２５ｄの出力がハイレベルとなり、これに応じてロジック部２５ｆ及びゲートドライバ２６ｇがＦＥＴ２２をオフする。言い換えると、これによりＰＷＭ制御における各サイクルのオン期間が終了する。また、ＦＥＴ２２がオフ状態にある場合に、端子Ｐ５の入力電圧（すなわち、インダクタ２１の電流検出値）が内部基準電圧Ｖｅを下回るとコンパレータ２５ｅの出力がローレベルとなり、これに応じてロジック部２５ｆ及びゲートドライバ２６ｇがＦＥＴ２２をオンする。言い換えると、これによりＰＷＭ制御における各サイクルのオン期間が開始する。そして、オペアンプ２５ａにおいて抵抗分圧回路２６の分圧値が内部基準電圧Ｖａに等しくなるようにＰＷＭ制御におけるパルス幅（デューティ比）が制御される。これにより、出力電圧Ｖｏｕｔが設定値で一定となる。
【００３２】
端子Ｐ８は電源端子である。例えば、端子Ｐ８には、入力電圧Ｖｉｎ（ｔ）を起動抵抗２５５によって降下させた電圧及び補助巻線２１ｓに発生する電圧をダイオード２５６によって整流した電圧が、コンデンサ２５７によって平滑されて供給される。また、端子Ｐ８と基準電位配線Ｇ２との間にはツェナーダイオード２５８が接続される。なお、ツェナーダイオード２５８は、制御ＩＣ２５に内蔵されていてもよい。電圧レギュレータ２５ｈは、端子Ｐ８に供給される電圧から内部基準電圧Ｖａ及びＶｅなどの各部の制御電圧を生成する。
【００３３】
出力回路３０は、降圧チョッパ回路（バックコンバータ）、フライバックコンバータ等のＤＣ／ＤＣコンバータである。出力回路３０は、ＰＦＣ２０の出力電圧Ｖｏｕｔを電源として定電流制御を行い、直流出力電流をＬＥＤ２に出力する。出力回路３０の少なくとも入力側回路は、基準電位配線Ｇ１を基準電位として動作する。
【００３４】
制御部４０は、出力保護部４１、調光／消灯部４２及び待機制御部４３を含み、マイコン等で構成される。制御部４０は、基準電位配線Ｇ１を基準電位として、出力回路３０の出力動作の実行及び停止、並びにＰＦＣ２０の出力動作の実行及び停止を決定する。
【００３５】
出力保護部４１は、出力回路３０の無負荷状態（ＬＥＤ２の断線故障、ＬＥＤ２の非装着状態等）、負荷短絡状態（ＬＥＤ２の短絡故障等）等の異常を検出した場合に、出力回路３０の動作を停止させて待機状態に移行する。以下において、出力回路３０が出力を実行する期間を動作期間というものとし、交流電源ＡＣが入力された状態で出力回路３０が出力を停止した状態又は期間を待機状態又は待機期間というものとする。
【００３６】
調光／消灯部４２は、外部信号を受け付け、外部信号が消灯指令である場合に、出力回路３０の動作を停止させて待機状態に移行する。外部信号が消灯指令である例として、外部信号が調光信号であってその調光信号が調光率０％を指定する場合、外部信号がＯＮ／ＯＦＦ信号であってそのＯＮ／ＯＦＦ信号がＯＦＦを指定する場合等がある。
【００３７】
待機制御部４３は、動作期間にはＦＥＴ２８をオンし、待機期間にはＦＥＴ２８をオフする。例えば、待機制御部４３は、出力保護部４１又は調光／消灯部４２が出力回路３０の動作を停止させたことに応じてＦＥＴ２８をオフする。あるいは、待機制御部４３が外部からの待機信号、すなわち消灯指令を受けてＦＥＴ２８をオフするようにしてもよい。
【００３８】
ここで、仮に基準電位配線Ｇ２が基準電位配線Ｇ１と同電位であるとした場合のＰＦＣ２０における待機期間中の損失について検討する。以下に示すように。この仮定の下では、待機期間中に、特に抵抗分圧回路２６において損失が発生する。またさらに、抵抗分圧回路２７及び起動抵抗２５５においても損失が発生する。以下において、抵抗分圧回路２６（抵抗２６１〜２６３）の総抵抗値をＲ２６とし、抵抗分圧回路２７（抵抗２７１〜２７３）の総抵抗値をＲ２７とし、起動抵抗２５５の抵抗値をＲ２５５とする。
【００３９】
・抵抗分圧回路２６における損失
待機期間中にＰＦＣ２０が動作を継続する場合、制御ＩＣ２５のオペアンプ２５ａのフィードバックによって出力動作が（ＦＥＴ２２の間欠スイッチング動作により）継続され、出力電圧Ｖｏｕｔが設定値に維持される。したがって、Ｖｏｕｔ２／Ｒ２６の損失が発生する。一方、待機期間中にＰＦＣ２０が動作を停止する場合、出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎ（ｔ）のピーク電圧の平滑電圧（以下、「入力ピーク電圧Ｖｉｎｐ」という）に実質的に等しくなる。例えば、交流電源ＡＣが１００Ｖａｃ又は２００Ｖａｃである場合、入力電圧Ｖｉｎｐは約１４０Ｖ又は２８０Ｖで実質的に一定となる。この場合、Ｖｉｎｐ２／Ｒ２６の損失が発生する。
・抵抗分圧回路２７及び起動抵抗２５５における損失
ＰＦＣ２０の動作／停止にかかわらず、抵抗分圧回路２７ではＶｉｎ（ｔ）２／Ｒ２７の損失が発生する。また、ツェナーダイオード２５８のツェナー電圧をＶｚｄ（１５〜３０Ｖ程度）とすると、ＰＦＣ２０の動作／停止にかかわらず、起動抵抗２５５では（Ｖｉｎ（ｔ）−Ｖｚｄ）２／Ｒ２５５の損失が発生する。
【００４０】
一方、本実施形態では、待機期間中にＦＥＴ２８がオフされる。これにより、スイッチング回路部２０Ｓは、基準電位配線Ｇ１から切り離されてフローティング状態となる（当然に動作しない）。すなわち、ＦＥＴ２８をオフ状態とすることによって、交流電源ＡＣから入力される電力がスイッチング回路部２０Ｓで消費されることはなく、上記のような、抵抗分圧回路２６及び２７並びに起動抵抗２５５における損失は発生しなくなる。
【００４１】
以上のように、本実施形態のＬＥＤ用電源装置１は、入力交流電圧を整流する整流回路１０、整流回路１０の低電位側出力端が接続された基準電位配線Ｇ１、基準電位配線Ｇ２、ＰＦＣ２０、出力回路３０及び制御部４０を備える。ＰＦＣ２０は、少なくとも、整流回路１０の高電位側出力端に入力端が接続されたインダクタ２１、インダクタ２１の出力端と基準電位配線Ｇ２との間をスイッチングするＦＥＴ２２、インダクタ２１の出力端にアノードが接続されたダイオード２３、ダイオード２３のカソードと基準電位配線Ｇ１との間に接続された平滑コンデンサ２４、ダイオード２３のカソードと基準電位配線Ｇ２との間に接続された抵抗分圧回路２６、抵抗分圧回路２６の分圧出力に基づいて基準電位配線Ｇ２の電位を基準としてＦＥＴ２２をスイッチングする制御ＩＣ２５及びその周辺回路、並びに基準電位配線Ｇ１と基準電位配線Ｇ２の間に接続されたＦＥＴ２８を含む。出力回路３０は、平滑コンデンサ２４の電圧を電源としてＬＥＤ２に直流電力を出力する。制御部４０（待機制御部４３）は、出力回路３０が電力を出力する動作期間にはＦＥＴ２８をオン状態とし、出力回路３０が電力を出力しない待機期間にはＦＥＴ２８をオフ状態とする。
【００４２】
このように、待機期間において、ＰＦＣ２０のスイッチング回路部２０ＳがＦＥＴ２８によって基準電位配線Ｇ１から切り離されてフローティング状態となり、少なくとも抵抗分圧回路２６における損失が発生しなくなる。したがって、待機期間中のＰＦＣ２０における損失が削減される。また、ＬＥＤ用電源装置１による待機期間中の損失低減の効果によって低い待機電力のＬＥＤ照明装置３が実現される。
【００４３】
特に本実施形態では、待機期間中に平滑コンデンサ２４の電荷が抵抗分圧回路２６で放電されないため、その電圧が動作期間終了時の電圧（すなわち設定値）に実質的に保持される。したがって、本実施形態の構成は、待機期間終了時（再動作時）に出力回路３０の出力動作の迅速な起動が可能となる点で好ましい。
【００４４】
＜第２の実施形態＞
上記第１の実施形態では、ＦＥＴ２８をオフすることによって、基準電位配線Ｇ１と基準電位配線Ｇ２の切離しとＰＦＣ２０の動作停止とが同時に行われる構成を示した。一方、本実施形態では、ＰＦＣ２０の動作停止後に基準電位配線Ｇ１と基準電位配線Ｇ２とが切り離される構成を示す。
【００４５】
図２に、本実施形態におけるＬＥＤ用電源装置１及びそれを用いたＬＥＤ照明装置３の回路図を示す。本実施形態は、ＰＦＣ２０の構成及び待機制御部４３の動作が、第１の実施形態と異なる。なお、本実施形態において、第１の実施形態と同様の構成要素には同じ符号を付し、その重複する説明を省略する。
【００４６】
ところで、市販されているＰＦＣ制御用のＩＣには種々の仕様があり、所定の条件においてＰＦＣの動作を停止させる機能が設けられることが多い。例えば、制御ＩＣ２５の構成において、端子Ｐ２の電圧が所定値以下となった場合にゲート出力を停止する無効化機能、端子Ｐ３の電圧が所定値以下となった場合にゲート出力を停止する保護機能、端子Ｐ５の電圧が所定値以下となった場合にゲート出力を停止する無効化機能等が設けられる場合がある。本実施形態では、制御ＩＣ２５は、上記の端子Ｐ２の電圧低下に基づく無効化機能を有するものとする。ただし、以下に端子Ｐ２に関して以下に説明する構成は、上記の端子Ｐ３の電圧低下に基づく保護機能、端子Ｐ５の電圧低下に基づく無効化機能等に関しても同様に適用可能である。
【００４７】
制御ＩＣ２５において、例えば、保護機能部を含むロジック部２５ｆが端子Ｐ１に接続され、帰還素子２５ｂを介して端子Ｐ２に接続される。端子Ｐ２の電圧が閾値以下となり、端子Ｐ１の電圧が所定値以下に低下すると、ロジック部２５ｆはゲートドライバ２５ｇの出力をローレベルとしてＦＥＴ２２をオフ状態とする。これは、端子Ｐ１の電圧が（抵抗２６３の短絡等により）低下した場合に、オペアンプ２５ａのフィードバックによって出力電圧Ｖｏｕｔが過電圧とならないようにする保護機能の一部でもある。あるいは、端子Ｐ２からロジック部２５ｆの保護機能部に直接信号が伝達される構成であってもよい。
【００４８】
ＰＦＣ２０は、第１の実施形態の構成に加えて、作動すると制御ＩＣ２５によるスイッチング動作を停止させる駆動停止回路２９を備える。駆動停止回路２９は、トランジスタ（ＦＥＴ）２９１及び２９２並びに抵抗２９３を含む。ＦＥＴ２９１のソースは基準電位配線Ｇ１に接続され、ドレインはＦＥＴ２９２のゲートに接続されるとともに抵抗２９３を介して端子Ｐ８等の定電圧源Ｖｃに接続される。ＦＥＴ２９１のゲートは待機制御部４３に接続され、ＦＥＴ２９１は待機制御部４３によってオン／オフされる。ＦＥＴ２９２はコンデンサ２５２に並列接続される。
【００４９】
待機制御部４３は、動作期間中にはＦＥＴ２８及びＦＥＴ２９１をオン状態とする。これにより、ＦＥＴ２９２はオフ状態となり、ＰＦＣ２０は通常動作を実行する。一方、待機期間中には、待機制御部４３は、まずＦＥＴ２８のオン状態を維持しつつＦＥＴ２９１をオフする。これにより、ＦＥＴ２９２がオンし、端子Ｐ２の電圧が低下する。これに応じて、ロジック部２５ｆ及びゲートドライバ２５ｇの作用によってＦＥＴ２２のスイッチング動作が停止する。待機制御部４３は、その後、ＦＥＴ２８をオフする。
【００５０】
ここで、ＦＥＴ２２のスイッチング動作が停止してからＦＥＴ２８がオフされるまでの期間において、平滑コンデンサ２４の電荷が抵抗分圧回路２６及びＦＥＴ２８を介して放電される。したがって、この期間長の適切な設定によって、平滑コンデンサ２４の電圧が出力電圧Ｖｏｕｔの設定値から入力ピーク電圧Ｖｉｎｐまで低下した状態で、基準電位配線Ｇ１と基準電位配線Ｇ２とが切り離される。
【００５１】
以上のように、本実施形態のＬＥＤ用電源装置１は、入力交流電圧を整流する整流回路１０、整流回路１０の低電位側出力端が接続された基準電位配線Ｇ１、基準電位配線Ｇ２、ＰＦＣ２０、出力回路３０及び制御部４０を備える。ＰＦＣ２０は、少なくとも、整流回路１０の高電位側出力端に入力端が接続されたインダクタ２１、インダクタ２１の出力端と基準電位配線Ｇ２との間をスイッチングするＦＥＴ２２、インダクタ２１の出力端にアノードが接続されたダイオード２３、ダイオード２３のカソードと基準電位配線Ｇ１との間に接続された平滑コンデンサ２４、ダイオード２３のカソードと基準電位配線Ｇ２との間に接続された抵抗分圧回路２６、抵抗分圧回路２６の分圧出力に基づいて基準電位配線Ｇ２の電位を基準としてＦＥＴ２２をスイッチングする制御ＩＣ２５及びその周辺回路、基準電位配線Ｇ１と基準電位配線Ｇ２の間に接続されたＦＥＴ２８、並びに作動すると制御ＩＣ２５によるスイッチング動作を停止させる駆動停止回路２９を含むＰＦＣ２０を含む。出力回路３０は、平滑コンデンサ２４の電圧を電源としてＬＥＤ２に電力を出力する。制御部４０（待機制御部４３）は、出力回路３０が電力を出力する動作期間にはＦＥＴ２８をオン状態とし、待機期間の開始時に駆動停止回路２９を作動させ、駆動停止回路２９の作動後にＦＥＴ２８をオフする。
【００５２】
本実施形態における待機期間中のＰＦＣ２０での損失削減の効果は、第１の実施形態と同じである。すなわち、本実施形態のＬＥＤ用電源装置１においても、待機期間中に、少なくとも抵抗分圧回路２６における損失が発生しなくなり、ＰＦＣ２０での損失が削減される。
【００５３】
特に本実施形態では、ＰＦＣ２０におけるスイッチング動作が停止してから基準電位配線Ｇ２が基準電位配線Ｇ１から切り離されるまでの時間を適切に設定することにより、平滑コンデンサ２４の電荷を抵抗分圧回路２６及びＦＥＴ２８を介して放電させることができ、平滑コンデンサ２４の電圧が低下した状態での待機状態が得られる。したがって、出力回路３０が非絶縁構成である場合にその出力端に発生する電圧が低下するため、本実施形態の構成は安全性の観点からも好ましい。
【００５４】
＜第３の実施形態＞
上記第１及び第２の実施形態では、ＰＦＣ２０のうちのスイッチング回路部２０Ｓが基準電位配線Ｇ２に接続された構成を示したが、本実施形態では、ＰＦＣ２０全体が基準電位配線Ｇ２に接続された構成を示す。
【００５５】
図３に、本実施形態におけるＬＥＤ用電源装置１及びそれを用いたＬＥＤ照明装置３の回路図を示す。本実施形態において、第１又は第２の実施形態と同様の構成要素には同じ符号を付し、その重複する説明を省略する。
【００５６】
図３に示すように、ＰＦＣ２０は全体として基準電位配線Ｇ２に対して接続され、基準電位配線Ｇ２と基準電位配線Ｇ１との間にＦＥＴ２８が接続される。制御部４０の待機制御部４３は、第１の実施形態と同様に、動作期間中にはＦＥＴ２８をオン状態とし、待機期間中にはＦＥＴ２８をオフ状態とする。これにより、待機期間においては、ＰＦＣ２０が基準電位配線Ｇ１から切り離され、フローティング状態となる（当然に動作しない）。
【００５７】
以上のように、本実施形態のＬＥＤ用電源装置１は、入力交流電圧を整流する整流回路１０、整流回路１０の低電位側出力端が接続された基準電位配線Ｇ１、基準電位配線Ｇ２、ＰＦＣ２０、出力回路３０及び制御部４０を備える。ＰＦＣ２０は、少なくとも、整流回路１０の高電位側出力端に入力端が接続されたインダクタ２１、インダクタ２１の出力端と基準電位配線Ｇ２との間をスイッチングするＦＥＴ２２、インダクタ２１の出力端にアノードが接続されたダイオード２３、ダイオード２３のカソードと基準電位配線Ｇ２との間に接続された抵抗分圧回路２６、抵抗分圧回路２６の分圧出力に基づいて基準電位配線Ｇ２の電位を基準としてＦＥＴ２２をスイッチングする制御ＩＣ２５及びその周辺回路、ダイオード２３のカソードと基準電位配線Ｇ２との間に接続された平滑コンデンサ２４、並びに基準電位配線Ｇ１と基準電位配線Ｇ２の間に接続されたＦＥＴ２８を含む。出力回路３０は、平滑コンデンサ２４の電圧を電源としてＬＥＤ２に電力を出力する。制御部４０（待機制御部４３）は、出力回路３０が電力を出力する動作期間にはＦＥＴ２８をオン状態とし、出力回路３０が電力を出力しない待機期間にはＦＥＴ２８をオフ状態とする。
【００５８】
このように、待機期間において、ＰＦＣ２０全体がＦＥＴ２８によって基準電位配線Ｇ１から切り離されてフローティング状態となる。本実施形態における待機期間中のＰＦＣ２０での損失削減の効果は、第１の実施形態と同じである。すなわち、本実施形態のＬＥＤ用電源装置１においても、待機期間中に、少なくとも抵抗分圧回路２６における損失が発生しなくなり、ＰＦＣ２０での損失が削減される。
【００５９】
特に本実施形態では、待機期間中に平滑コンデンサ２４が出力回路３０に対して非接続状態となる。したがって、出力回路３０が非絶縁構成である場合にその出力端に発生する電圧が低下するため、本実施形態の構成は安全性の観点からも好ましい。
【００６０】
＜第４の実施形態＞
上記第２の実施形態では、待機期間にＰＦＣ２０のうちのスイッチング回路部２０Ｓがフローティング状態となる構成を示したが、本実施形態では、待機期間に平滑コンデンサ２４がフローティング状態となる構成を示す。
【００６１】
図４に、本実施形態におけるＬＥＤ用電源装置１及びそれを用いたＬＥＤ照明装置３の回路図を示す。本実施形態において、第２の実施形態と同様の構成要素には同じ符号を付し、その重複する説明を省略する。
【００６２】
図４に示すように、スイッチング回路２０Ｓは基準電位配線Ｇ１に直接接続され、平滑コンデンサ２４はＦＥＴ２８を介して基準電位配線Ｇ１に接続される（本実施形態には基準電位配線Ｇ２はない）。そして、ＰＦＣ２０は、駆動停止回路２９として、コンデンサ２５２に並列接続されたトランジスタ（ＦＥＴ）２９４を備える。
【００６３】
制御部４０の待機制御部４３は、動作期間中にはＦＥＴ２８をオン状態とするとともにＦＥＴ２９４をオフ状態とする。待機制御部４３は、待機期間開始時にＦＥＴ２９４をオンする。これにより、端子Ｐ２の電圧が低下し、これに応じてロジック部２５ｆ及びゲートドライバ２５ｇの作用によってＦＥＴ２２のスイッチング動作が停止する。そして、待機制御部４３は、ＦＥＴ２９４をオンするのと同時又はその後にＦＥＴ２８をオフする。これにより、待機期間においては、平滑コンデンサ２４が基準電位配線Ｇ１から切り離され、フローティング状態となる。なお、駆動停止回路２９は省略可能であるが、ＰＦＣ２０の動作安定の観点から、平滑コンデンサ２４をフローティング状態にする際にはＦＥＴ２９４のオン動作によって制御ＩＣ２５の動作を停止させることが好ましい。
【００６４】
このようにＦＥＴ２８をオフ状態として平滑コンデンサ２４がフローティング状態となることによって、抵抗分圧回路２６には、実質的に入力電圧Ｖｉｎ（ｔ）に等しい電圧が印加される。この場合の抵抗分圧回路２６の損失は、Ｖｉｎ（ｔ）２／Ｒ２６となる。これにより、仮に待機期間中に平滑コンデンサ２４が基準電位配線Ｇ１に接続されていたとした場合の損失Ｖｏｕｔ２／Ｒ２６（ＰＦＣ２０が動作を継続する場合）又はＶｉｎｐ２／Ｒ２６（ＰＦＣ２０が動作を停止する場合）と比較して、抵抗分圧回路２６での損失が低減される。
【００６５】
以上のように、本実施形態のＬＥＤ用電源装置１は、入力交流電圧を整流する整流回路１０、整流回路１０の低電位側出力端が接続された基準電位配線Ｇ１、ＰＦＣ２０、出力回路３０及び制御部４０を備える。ＰＦＣ２０は、整流回路１０の高電位側出力端に入力端が接続されたインダクタ２１、インダクタ２１の出力端と基準電位配線Ｇ１との間をスイッチングするＦＥＴ２２、インダクタ２１の出力端にアノードが接続されたダイオード２３、ダイオード２３のカソードと基準電位配線Ｇ１との間に接続された抵抗分圧回路２６、抵抗分圧回路２６の分圧出力に基づいて基準電位配線Ｇ１の電位を基準としてＦＥＴ２２をスイッチングする制御ＩＣ２５及びその周辺回路２５０〜２５８、並びにダイオード２３のカソードと基準電位配線Ｇ１との間に接続された平滑コンデンサ２４とＦＥＴ２８の直列回路を含む。出力回路３０は、平滑コンデンサ２４の電圧を電源としてＬＥＤ２に電力を出力する。制御部４０（待機制御部４３）は、出力回路３０が電力を出力する動作期間にはＦＥＴ２８をオン状態とし、出力回路３０が電力を出力しない待機期間にはＦＥＴ２８をオフ状態とする。
【００６６】
このように、待機期間において、平滑コンデンサ２４がＦＥＴ２８によって基準電位配線Ｇ１から切り離されてフローティング状態となり、抵抗分圧回路２６の印加電圧が入力交流電圧の全波整流脈流波形となる。これにより、平滑コンデンサ２４が基準電位配線Ｇ１から切り離されずに抵抗分圧回路２６の印加電圧が入力交流電圧のピーク値又はその昇圧値の平滑電圧となったとした場合と比較して、抵抗分圧回路２６での損失が低減される。したがって、待機期間中のＰＦＣ２０における損失を低減することができる。
【００６７】
特に本実施形態では、待機期間中に平滑コンデンサ２４が出力回路３０に対して非接続状態となる。したがって、出力回路３０が非絶縁構成である場合にその出力端に発生する電圧が低下するため、本実施形態の構成は安全性の観点からも好ましい。
【００６８】
＜変形例＞
以上に本発明の好適な実施形態を示したが、本発明は、例えば以下に示すように種々の態様に変形可能である。
【００６９】
（１）光源に関する変形
上記各実施形態では、光源としてＬＥＤ２を用いる構成を示したが、高圧放電灯、低圧水銀灯、蛍光灯等の他の光源を採用する照明装置にも本発明は適用可能である。この場合、出力回路３０は各光源に適した電流を出力する適切なコンバータが採用されるものとする。
【００７０】
（２）回路素子に関する変形
上記各実施形態では、制御ＩＣ２５として、特定の端子構成及び内部構成のＩＣを例示した。一方、少なくとも抵抗分圧回路２６の分圧出力に基づいてＦＥＴ２２をスイッチングする制御ＩＣであれば、他の制御ＩＣ及びそれに応じた周辺回路が採用される構成にも本発明は適用可能である。また、上記各実施形態では、スイッチ素子２８がＭＯＳＦＥＴである構成を示したが、スイッチ素子２８はＩＧＢＴ、バイポーラトランジスタ、リレースイッチ等であってもよい。また、トランジスタ２９１、２９２及び２９４がＭＯＳＦＥＴである構成を示したが、これらの各々はバイポーラトランジスタであってもよい。
【符号の説明】
【００７１】
１  ＬＥＤ用電源装置（照明用電源装置）
２  ＬＥＤ（光源）
３  ＬＥＤ照明装置（照明装置）
１０  整流回路
２０  ＰＦＣ（力率改善回路）
２１  インダクタ
２２  ＦＥＴ（トランジスタ）
２３  ダイオード
２４  平滑コンデンサ
２５  制御ＩＣ（駆動回路）
２６、２７  抵抗分圧回路
２８  ＦＥＴ（スイッチ素子）
２９  駆動停止回路
３０  出力回路
４０  制御部
Ｇ１、Ｇ２  基準電位配線
【図１】
2018073742.tif 000003
【図２】
2018073742.tif 000004
【図３】
2018073742.tif 000005
【図４】
2018073742.tif 000006