(57)【要約】【課題】新規な構成の半導体装置、録画装置、および電子機器を提供すること。【解決手段】半導体装置は、複数のモジュールと、複数のプログラマブルスイッチと、を有する。モジュールは、ニューロン回路と、シナプス回路と、誤差回路と、を有する。ニューロン回路は、入力ニューロン回路の機能と隠れニューロン回路の機能とを切り替えることができる機能を有する。シナプス回路は、結合強度に相当するデータを変更する第１の乗算回路と、前記データを記憶するアナログメモリと、前記第１の信号を前記データに応じて重み付けをした第２の信号として出力する第２の乗算回路と、を有する。誤差回路は、出力ニューロン回路の機能と隠れ誤差回路の機能とを切り替えることができる機能を有する。アナログメモリは、チャネル形成領域に酸化物半導体を有するトランジスタを有する。プログラマブルスイッチは、モジュール間の電気的な接続を切り替える機能を有する。【選択図】図１
2018073017.tif 000002
【特許請求の範囲】
【請求項１】
映像データをエンコードする機能を有する半導体装置であって、
前記半導体装置は、複数のモジュールと、複数のプログラマブルスイッチと、を有し、
前記モジュールは、ニューロン回路と、シナプス回路と、誤差回路と、を有し、
前記ニューロン回路は、入力ニューロン回路の機能と隠れニューロン回路の機能とを切り替えることができる機能を有し、
前記シナプス回路は、結合強度に相当するデータを変更する第１の乗算回路と、前記データを記憶するアナログメモリと、前記第１の信号を前記データに応じて重み付けをした第２の信号として出力する第２の乗算回路と、を有し、
前記誤差回路は、出力ニューロン回路の機能と隠れ誤差回路の機能とを切り替えることができる機能を有し、
前記アナログメモリは、チャネル形成領域に酸化物半導体を有するトランジスタを有し、
前記プログラマブルスイッチは、前記モジュール間の電気的な接続を切り替える機能を有する半導体装置。
【請求項２】
請求項１において、
前記ニューロン回路は、第１の切り替え回路を有し、
前記第１の切り替え回路は、
前記入力ニューロン回路として機能する場合、外部からの入力信号を増幅して前記シナプス回路に出力する回路と、
前記隠れニューロンとして機能する場合、前記シナプス回路が出力する電流を電圧に変換して別のモジュールが有するシナプス回路に出力する回路と、
を切り替える機能を有する半導体装置。
【請求項３】
請求項１において、
前記誤差回路は、第２の切り替え回路を有し、
前記第２の切り替え回路は、
前記出力ニューロン回路として機能する場合、前記シナプス回路が出力する電流を電圧に変換して別のモジュールの入力信号として出力し、別のモジュールの入力信号として出力する信号と教師信号との差分信号と、別のモジュールの入力信号として出力する信号を元に生成した微分係数と前記差分信号との乗算信号によって得られる誤差信号を前記シナプス回路に出力する回路と、
前記隠れ誤差回路として機能する場合、前記シナプス回路が出力する電流を電圧に変換して得られる信号を元に生成した微分係数と、教師信号と参照電圧との差分で得られる信号と、の乗算信号によって得られる誤差信号を前記シナプス回路に出力する回路と、
を切り替える機能を有する半導体装置。
【請求項４】
映像データを記憶する機能を備える録画装置であって、
記憶装置と、請求項１乃至請求項３のいずれか一項に記載の半導体装置とを有し、
前記半導体装置は、前記映像信号を圧縮処理した圧縮データを生成する機能を有し、
前記記憶装置は、前記圧縮データを記憶する機能を有する録画装置。
【請求項５】
表示部と、請求項４に記載の録画装置とを有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置、録画装置、および電子機器に関する。
【背景技術】
【０００２】
テレビジョン（ＴＶ）は、大画面化に伴い、高精細度の映像を視聴できることが望まれている。例えば、８Ｋ放送に対応するための受像装置が開発されている（非特許文献１）。
【０００３】
一方、デジタルテレビ放送で用いる放送衛星などでは送信可能な放送帯域に限界がある。フルハイビジョン（ＦｕｌｌＨＤ、２Ｋ）に対して４Ｋでは４倍、８Ｋでは１６倍の画像データを送信する必要があるため、放送局など送信側で画像データを圧縮（エンコード）し、各家庭のテレビなど受信側で伸長（デコード）する技術（コーデック）が重要になる。
【０００４】
エンコーダでは、圧縮アルゴリズムとして、フレーム内予測（隣接画素間の差分データ取得）、フレーム間予測（フレーム間の各画素の差分データ取得）、動き補償予測（移動体の動きを予測して、当該移動体が移動した画像との各画素の差分データ取得）、直交変換（離散コサイン変換）、符号化などにより、画像データの圧縮を実現している。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Ｓ．Ｋａｗａｓｈｉｍａ，  ｅｔ  ａｌ．，”１３．３−Ｉｎ．  ８Ｋ  Ｘ  ４Ｋ  ６６４−ｐｐｉ  ＯＬＥＤ  Ｄｉｓｐｌａｙ  Ｕｓｉｎｇ  ＣＡＡＣ−ＯＳ  ＦＥＴｓ”、ＳＩＤ  ２０１４  ＤＩＧＥＳＴ，ｐｐ．６２７―６３０．
【発明の概要】
【発明が解決しようとする課題】
【０００６】
送信側で圧縮した画像データをリアルタイムで送出するためには、限られた時間内で、且つ高い圧縮率で画像データの圧縮を行う必要がある。すなわち、高効率のエンコーダが必要である。特に、動き補償予測では、画像データから移動体のパターン抽出を効率的に行う必要がある。その一方で、リアルタイム性を重視する場合には、放送信号を送出時には時間的な余裕がないため、送信帯域に収まる範囲に圧縮できていれば、それ以上の圧縮は不要とも言える。
【０００７】
さて、８Ｋデジタルテレビ放送は４Ｋデジタルテレビ放送と混在することが予定されており、従来のフルハイビジョン放送などの継続あるいは併存も含め、８Ｋデジタルテレビ単独でのコンテンツ配信は通常の視聴時間内には少なくなることが予想される。そのため、８Ｋの高画質コンテンツを楽しみたい特定のユーザーへのコンテンツ配信については、契約したユーザーへの配信（ケーブルテレビなど）、特定の時間帯での配信（夜間など）、特定のメディアを購入しての配信（ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）、ブルーレイディスクなど、ホームシアター用途など）、などから普及していく可能性がある。そのため、当該コンテンツを記録（録画）する装置や録画したコンテンツを再生する装置などが必要になる。しかしながら、上述のように、送信される放送信号は必ずしも圧縮が十分ではない可能性があり、録画用の記憶装置を膨大に要するなど、利便性を損なう恐れがある。
【０００８】
そこで本発明の一態様は、既存の半導体装置、録画装置、および電子機器とは異なる構成を有する、新規な半導体装置、録画装置、および電子機器を提供することを課題の一とする。
【課題を解決するための手段】
【０００９】
本発明の一態様は、放送信号を再度圧縮して圧縮率を高めた状態、すなわち、データ量を少なくした状態で記録する半導体装置、録画装置、および電子機器を提供するものである。当該圧縮処理に用いるパターン抽出には、複数のニューロン回路、複数のシナプス回路、複数の誤差回路を有する一モジュールを複数個有し、当該モジュール間をプログラマブルスイッチで接続する構成とする。
【００１０】
ニューロン回路は、入力ニューロン回路もしくは隠れニューロン回路として機能する。入力ニューロン回路として機能する際は、半導体装置外部からの入力信号から同モジュール内のシナプス回路への出力信号を生成する。隠れニューロン回路として機能する際は、前段層のモジュールのシナプス回路からの入力信号を加算した信号から同モジュール内のシナプス回路への出力信号を生成する。
【００１１】
シナプス回路は、同モジュールのニューロン回路と後段層のモジュールのニューロン回路との間の結合強度に相当するデータを記憶するアナログメモリを有し、前記アナログメモリのデータにしたがって同モジュールのニューロン回路からの入力信号に重み付けした出力信号を後段層のモジュールのニューロン回路及び同モジュールの誤差回路に出力し、同モジュールの誤差回路からの誤差信号に応じてアナログメモリのデータを更新し、アナログメモリのデータにしたがって同モジュールの誤差回路からの誤差信号に重み付けした誤差信号を前段層のモジュールの誤差回路に出力する。
【００１２】
誤差回路は、出力ニューロン回路もしくは隠れ誤差回路として機能する。出力ニューロン回路として機能する際は、同層のシナプス回路からの入力信号を加算した信号から半導体装置外部への出力信号を生成し、半導体装置外部から与えられる教師信号と前記出力信号との差分から生成する誤差信号を同モジュールのシナプス回路に出力する。隠れ誤差回路として機能する場合は、同層のシナプス回路からの入力信号を加算した信号から後段層のモジュールのニューロン回路への出力信号を生成し、後段層のモジュールのシナプス回路からの誤差信号と前記出力信号との差分から生成する誤差信号を同モジュールのシナプス回路に出力する。
【００１３】
アナログメモリとして、酸化物半導体を用いたトランジスタで構成することで、理想的なアナログメモリを構成することができ、したがって、記憶保持のための大規模な容量素子を搭載する必要が無く、また、定期的なリフレッシュ動作によるアナログデータの回復の必要が無いため、チップ面積の縮小、消費電力の低減が可能となる。
【００１４】
また、当該モジュール間の接続をプログラマブルとし、一層を複数のモジュールで構成し、また、多層構造とすることが可能である。
【００１５】
当該層におけるニューロン回路の入力信号、シナプス回路の出力信号及び誤差信号（出力）、誤差回路の入力信号、出力信号及び誤差信号（入力）、を適宜接続することで、同一層内のニューロン数を増大することができる。
【００１６】
なお、多層構造とする場合、半導体装置外部からの入力信号が入力される層のモジュールにおけるニューロン回路が入力ニューロン回路として機能するように設定し、半導体装置外部への出力信号を出力及び半導体装置外部からの教師信号が入力される層のモジュールにおける誤差回路が出力ニューロン回路として機能するように設定し、その他の層のモジュールにおけるニューロン回路は隠れニューロン回路、誤差回路は隠れ誤差回路として機能するように設定する。それらの設定もプログラマブルとし、適宜設定することができる。このような構成とすることで、ニューロンの層数、同一層内のニューロン数など、階層構造を自由に変更できる。モジュール間の接続は、酸化物半導体を用いたトランジスタ（ＯＳトランジスタ）で構成したプログラマブルスイッチとし、当該スイッチのオン・オフを当該トランジスタで構成するメモリに格納したデータにより設定することで、当該階層構造を自由に変更でき、また、当該階層構想を維持するための消費電力を極めて低くすることが可能となる。
【００１７】
半導体装置において、入力ニューロン回路の入力信号として学習データを与え、出力ニューロン回路の入力信号として当該学習データに対応する教師信号を与え、誤差信号に応じてアナログメモリのデータを更新することでパターンを学習する。学習後、入力ニューロン回路の入力信号として対象データを与えた時に、前記対象データと前記学習データとが一致もしくは類似であることを判定することが可能となる。ここで、対象となる物体（移動体）のデータを学習データとし、好ましい階層構造とするべく、プログラマブルスイッチのデータを設定することで、画像データにおける当該物体を検出することが可能となる。すなわち、画像データからの移動体の効率的なパターン抽出が可能となり、動き補償予測が効率的に実行でき、当該半導体装置を利用した、放送信号のデータ量を少なくした状態で記録する録画装置を提供することができる。
【００１８】
以下、本発明の一態様について示す。
【００１９】
本発明の一態様は、映像データをエンコードする機能を有する半導体装置であって、半導体装置は、複数のモジュールと、複数のプログラマブルスイッチと、を有し、モジュールは、ニューロン回路と、シナプス回路と、誤差回路と、を有し、ニューロン回路は、入力ニューロン回路の機能と隠れニューロン回路の機能とを切り替えることができる機能を有し、シナプス回路は、結合強度に相当するデータを変更する第１の乗算回路と、データを記憶するアナログメモリと、第１の信号をデータに応じて重み付けをした第２の信号として出力する第２の乗算回路と、を有し、誤差回路は、出力ニューロン回路の機能と隠れ誤差回路の機能とを切り替えることができる機能を有し、アナログメモリは、チャネル形成領域に酸化物半導体を有するトランジスタを有し、プログラマブルスイッチは、モジュール間の電気的な接続を切り替える機能を有する半導体装置である。
【００２０】
本発明の一態様において、ニューロン回路は、第１の切り替え回路を有し、第１の切り替え回路は、入力ニューロン回路として機能する場合、外部からの入力信号を増幅してシナプス回路に出力する回路と、隠れニューロンとして機能する場合、シナプス回路が出力する電流を電圧に変換して別のモジュールが有するシナプス回路に出力する回路と、を切り替える機能を有する半導体装置が好ましい。
【００２１】
本発明の一態様において、誤差回路は、第２の切り替え回路を有し、第２の切り替え回路は、出力ニューロン回路として機能する場合、シナプス回路が出力する電流を電圧に変換して別のモジュールの入力信号として出力し、別のモジュールの入力信号として出力する信号と教師信号との差分信号と、別のモジュールの入力信号として出力する信号を元に生成した微分係数と差分信号との乗算信号によって得られる誤差信号をシナプス回路に出力する回路と、隠れ誤差回路として機能する場合、シナプス回路が出力する電流を電圧に変換して得られる信号を元に生成した微分係数と、教師信号と参照電圧との差分で得られる信号と、の乗算信号によって得られる誤差信号をシナプス回路に出力する回路と、を切り替える機能を有する半導体装置が好ましい。
【００２２】
本発明の一態様は、映像データを記憶する機能を備える録画装置であって、記憶装置と、上記記載の半導体装置とを有し、半導体装置は、映像信号を圧縮処理した圧縮データを生成する機能を有し、記憶装置は、圧縮データを記憶する機能を有する録画装置である。
【００２３】
本発明の一態様は、表示部と、上記記載の録画装置とを有する電子機器である。
【発明の効果】
【００２４】
本発明の一態様により、動き補償予測を効率良く実行することで、効率的な画像データ圧縮が可能である。また本発明の一態様により、画像データに合わせて、効率的に移動体のパターンを抽出することができる。また本発明の一態様により、より多くの移動体のパターンに対応するために、ニューロンの層数、同一層内のニューロン数など、階層構造を自由に変更できる半導体装置を利用した、放送信号のデータ量を少なくした状態で記録する録画装置を提供することができる。
【図面の簡単な説明】
【００２５】
【図１】ブロック図の一例を説明する図。
【図２】回路図の一例を説明する図。
【図３】ブロック図の一例を説明する図。
【図４】ブロック図の一例を説明する図。
【図５】回路図の一例を説明する図。
【図６】回路図の一例を説明する図。
【図７】回路図の一例を説明する図。
【図８】回路図の一例を説明する図。
【図９】回路図の一例を説明する図。
【図１０】フローチャートの一例を説明する図。
【図１１】フローチャートの一例を説明する図。
【図１２】動作の一例を説明するための図。
【図１３】フローチャートの一例を説明する図。
【図１４】ブロック図の一例を説明する図。
【図１５】ブロック図の一例を説明する図。
【図１６】ブロック図の一例を説明する図。
【図１７】ブロック図の一例を説明する図。
【発明を実施するための形態】
【００２６】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２７】
なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
【００２８】
なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【００２９】
（実施の形態１）
本発明における実施の形態を、図１乃至図９を用いて説明する。
【００３０】
＜モジュール構成＞
図１は、半導体装置を構成するモジュール１００の回路ブロックを示す。モジュール１００は、ｎ個（ｎは自然数）のニューロン回路ＮＵ、ｍ×ｎ個（ｍは自然数）のシナプス回路ＳＵ、ｍ個の誤差回路ＥＵから構成される。
【００３１】
以下、図１に示すモジュール１００を構成する各回路ブロックについて説明する。
【００３２】
図２（Ａ）は、ニューロン回路ＮＵの構成を示している。ニューロン回路ＮＵは入力ニューロン回路もしくは隠れニューロン回路として機能することができる。ニューロン回路ＮＵは、アンプ１０１、選択回路１０２、差動アンプ１０３、スイッチ１０４および抵抗１０５を有する。
【００３３】
ニューロン回路ＮＵを入力ニューロン回路として機能させる際には、選択回路１０２の切り替え信号（図中、ＩＮ？）を”１”側に切り替える。入力ニューロン回路として機能するニューロン回路ＮＵは、半導体装置外部からの入力信号ｉから選択回路１０２及びアンプ１０１を介して同モジュール内のシナプス回路ＳＵへの出力信号ｘを生成する回路となる。
【００３４】
選択回路１０２は、アナログ信号を入力して出力する構成が好ましい。例えば、パストランジスタ、アナログスイッチで構成することができる。
【００３５】
図２（Ａ）に図示するアンプ１０１は、図２（Ｂ）に図示するように、ユニティゲインバッファ１０６とする構成が可能である。また図２（Ｃ）に図示するように、増幅回路１０７を用いて出力信号ｘの基準信号レベルを変更する機能を有していてもよい。また図２（Ｄ）に図示するように差動信号を生成するバッファ１０８を用いて、出力信号として差動信号対（ｘとｘｂ）を生成する機能を有していてもよい。また、十分な駆動能力のある入力信号ｉが与えられる場合、必ずしもアンプ１０１を搭載する必要は無い。
【００３６】
一方、ニューロン回路ＮＵを隠れニューロン回路として機能させる際には、選択回路１０２の切り替え信号（図中、ＩＮ？）を”０”側に切り替える。隠れニューロン回路として機能するニューロン回路ＮＵは、前段層のモジュールのシナプス回路ＳＵから出力された入力信号ｉから差動アンプ１０３、選択回路１０２及びアンプ１０１を介して異なるモジュールのシナプス回路ＳＵへの出力信号ｘを生成する。
【００３７】
入力信号ｉがシナプス回路ＳＵの出力信号の場合、入力信号ｉは各シナプス回路ＳＵの電流の和（＝Σｗ［ｉ，ｊ］ｘ［ｊ］）に相当する信号となる。この電流の和を抵抗１０５で電圧に変換し、閾値電圧θＮとの差分電圧を差動アンプ１０３において生成する。
【００３８】
スイッチ１０４のオンまたはオフを制御する信号（図中、Ｒｉ？）は、ニューロン回路ＮＵを隠れニューロン回路として機能させる場合に信号Ｒｉによってスイッチ１０４をオンにし、それ以外の期間でスイッチ１０４をオフとなるように設定すればよい。
【００３９】
差動アンプ１０３の出力信号は、入力信号Ｘを変数とすると式（１）のｆＨ（Ｘ）となる特性、あるいは、当該特性に近似できる特性とする。
【００４０】
【数１】
2018073017.tif 000003
【００４１】
式（１）においてαＨは任意の定数で、Ｘ＝θＮにおける出力信号の変化率に相当する。シナプス回路の電流の和であるΣｗ［ｉ，ｊ］ｘ［ｊ］が閾値電圧θＮを超えた場合に、出力信号ｆＨ（Ｘ）＝１、つまりＨレベル（”Ｈ”、またはハイレベルと表記）となるが、これを、ニューロン回路ＮＵが発火する、と表現する。すなわち、閾値電圧θＮはニューロン回路ＮＵが発火する際の閾値に相当する。
【００４２】
なお、モジュールにおいて、ｎ個のニューロン回路ＮＵ全てを使う必要がない場合、不要なニューロン回路ＮＵの入力信号ｉを”０”とすればよい。この場合、ニューロン回路ＮＵの出力信号ｘも”０”となり、後続のシナプス回路ＳＵは実効的に機能しない。
【００４３】
図３は、シナプス回路ＳＵの構成を示している。シナプス回路ＳＵは、アナログメモリＡＭ、乗算回路ＭＵＬ１乃至ＭＵＬ３、から構成される。
【００４４】
アナログメモリＡＭは、同モジュールのニューロン回路ＮＵと後段層のモジュールのニューロン回路ＮＵとの間の結合強度（重み係数）ｗに相当するデータを格納し、対応する電圧を出力する機能を有する。
【００４５】
乗算回路ＭＵＬ１は、同モジュールのニューロン回路ＮＵの出力信号ｘとアナログメモリＡＭの重み係数ｗとの乗算を行い、出力信号ｗｘを生成する。出力信号ｗｘとして、乗算結果に対応した電流が供給される。すなわち、アナログメモリＡＭのデータにしたがって同モジュールのニューロン回路ＮＵからの出力信号ｘに重み付けした出力信号ｗｘを、後段層のモジュールのニューロン回路ＮＵ及び同モジュールの誤差回路ＥＵに出力する。
【００４６】
乗算回路ＭＵＬ２は、同モジュールのニューロン回路ＮＵの出力信号ｘと同モジュールの誤差回路ＥＵの出力信号ｄとの乗算を行い、出力信号ｄｗを生成する。出力信号ｄｗとして、乗算結果に対応した電流が供給される。出力信号ｄｗは、アナログメモリＡＭに格納された重み係数ｗの変更分に相当する電流として供給される。すなわち、同モジュールの誤差回路ＥＵからの誤差信号ｄに応じてアナログメモリＡＭのデータを更新する。
【００４７】
乗算回路ＭＵＬ３は、同モジュールの誤差回路ＥＵの出力信号ｄとアナログメモリＡＭの重み係数ｗとの乗算を行い、出力信号ｗｄを生成する。出力信号ｗｄとして、乗算結果に対応した電流が供給される。すなわち、アナログメモリＡＭのデータにしたがって同モジュールの誤差回路ＥＵからの誤差信号ｄに重み付けした誤差信号ｗｄを前段層のモジュールの誤差回路ＥＵに出力する。
【００４８】
図４は、誤差回路ＥＵの構成を示している。誤差回路ＥＵは、出力ニューロン回路もしくは隠れ誤差回路として機能することができる。誤差回路ＥＵは、差動アンプ１１１、スイッチ１１２、抵抗１１３、微分回路ＤＶ、乗算回路ＭＵＬ４、選択回路１１４、差動アンプ１１５、スイッチ１１６および抵抗１１７を有する。
【００４９】
誤差回路ＥＵを出力ニューロン回路として機能させる際には、選択回路１１４の切り替え信号（図中、ＯＮ？）によって出力する信号を”１”側に切り替える。出力ニューロン回路として機能する誤差回路ＥＵは、同層のシナプス回路ＳＵからの出力信号ｗｘによる電流の和に相当する信号Σｗｘから半導体装置外部への信号ｏを差動アンプ１１１で生成する。また誤差回路ＥＵを出力ニューロン回路として機能させる際、半導体装置外部から与えられる教師信号ｅと信号ｏとの差分信号（ｅ−ｏ）を差動アンプ１１５で生成する。また誤差回路ＥＵを出力ニューロン回路として機能させる際、信号ｏに対する微分係数ｆ’を微分回路ＤＶで生成する。また、微分係数ｆ’と差分信号（ｅ−ｏ）との乗算により誤差信号ｄを乗算回路ＭＵＬ４で生成する。誤差信号ｄは同モジュールのシナプス回路ＳＵに出力される。なお、教師信号ｅを電圧で与える場合は、スイッチ１１６のオンまたはオフを制御する信号（図中、Ｒｅ？）は、スイッチ１１６をオフとなるように設定する。
【００５０】
また差動アンプ１１１では、同層のシナプス回路ＳＵからの電流の総和に相当する出力信号Σｗｘを抵抗１１３で電圧に変換し、閾値電圧θＯとの差分電圧を生成する。
【００５１】
差動アンプ１１１の信号ｏは、入力信号Ｘを変数とすると式（２）のｆＯ（Ｘ）となる特性、あるいは、当該特性に近似できる特性とする。
【００５２】
【数２】
2018073017.tif 000004
【００５３】
式（２）においてαＯは任意の定数で、Ｘ＝θＯでの変化率に相当する。出力信号Σｗｘが閾値電圧θＯを超えた場合に、出力信号ｆＯ（Ｘ）＝１、つまりＨレベルとなるが、これを、出力ニューロン回路ＥＵが発火する、と表現する。すなわち、θＯは出力ニューロン回路ＥＵが発火する際の閾値に相当する。
【００５４】
一方、誤差回路ＥＵを隠れ誤差回路として機能する際には、選択回路１１４の切り替え信号（図中、ＯＮ？）によって出力する信号を”０”側に切り替える。隠れ誤差回路として機能する誤差回路ＥＵは、出力ニューロン回路として機能する誤差回路ＥＵと同様な方法で信号ｏを生成する。具体的には、同層のシナプス回路ＳＵからの出力信号ｗｘによる電流の和に相当する信号Σｗｘから信号ｏを差動アンプ１１１で生成する。また誤差回路ＥＵを隠れ誤差回路として機能する際には、後段層のモジュールのシナプス回路ＳＵからの誤差信号ｗｄによる電流の和教師信号ｅとして与え、差動アンプ１１５で差分信号を生成する。
【００５５】
ここで、教師信号ｅは、電流ｗ［ｉ，ｊ］ｄ［ｉ］の総和に相当する信号Σｗ［ｉ，ｊ］ｄ［ｉ］であり、この信号を抵抗１１７で電圧に変換し、参照電圧θＥとの差分電圧として差分信号を生成する。また、信号ｏに対する微分係数ｆ’を微分回路ＤＶで生成する。また、微分係数ｆ’と差分信号との乗算により誤差信号ｄを乗算回路ＭＵＬ４で生成する。誤差信号ｄは同モジュールのシナプス回路ＳＵに出力される。
【００５６】
なお、一層を複数のモジュールで構成する際、前段層のモジュールにおけるシナプス回路ＳＵの信号Σｗｘが、複数のモジュールにおける複数の隠れニューロン回路として機能するニューロン回路ＮＵの入力信号、及び、前段層の複数のモジュールにおける複数の誤差回路として機能する誤差回路ＥＵの入力信号となる。この場合、当該複数の隠れニューロン回路の何れか一で、入力信号ｉを抵抗１０５で電圧に変換、もしくは、当該複数の誤差回路の何れか一で、入力信号Σｗｘを抵抗１１３で電圧に変換すればよい。スイッチ１１２のオンまたはオフを制御する信号（図中、ＲΣｗｘ？）は、誤差回路ＥＵを隠れ誤差回路として機能させる場合にスイッチ１１２をオンにし、それ以外の期間でオフとなるように設定すればよい。
【００５７】
なお、一層を複数のモジュールで構成する際、後段層のモジュールにおけるシナプス回路ＳＵの誤差信号ｗｄが、複数のモジュールにおける複数の隠れ誤差回路として機能する誤差回路ＥＵの教師信号ｅとなる。この場合、当該複数の誤差回路ＥＵの何れか一で、当該教師信号ｅを抵抗１１７で電圧に変換すればよい。すなわち、スイッチ１１６のオンまたはオフを制御する信号（図中、Ｒｅ？）は、誤差回路ＥＵを隠れ誤差回路として機能させる場合にスイッチ１１６をオンにし、それ以外の期間でスイッチ１１６をオフとなるように設定すればよい。
【００５８】
＜モジュールを構成する各回路の構成＞
図５は、シナプス回路ＳＵ、誤差回路ＥＵにおける乗算回路ＭＵＬ１乃至ＭＵＬ４に適用可能な乗算回路ＭＵＬの構成を示す。乗算回路ＭＵＬは、第１のトランジスタＴｒ０１乃至第１４のトランジスタＴｒ１４、容量素子Ｃ０、容量素子Ｃ１から構成される。当該乗算回路は、Ｃｈｉｂｌｅの乗算回路を応用した構成で、入力信号Ａの電位と入力信号Ｂの電位との積に比例した電流が出力信号Ｙとして得られる。なお、第８のトランジスタＴｒ０８及び第１１のトランジスタＴｒ１１のゲート容量に比べて容量素子Ｃ０及び容量素子Ｃ１が十分大きいとすると、入力信号Ｂの電位変化は、Ｃ１／（Ｃ０＋Ｃ１）倍されて第８のトランジスタＴｒ０８及び第１１のトランジスタＴｒ１１のゲートに入力される。したがって、入力信号Ｂの入力範囲を大きくすることができ、広い入力範囲で乗算回路ＭＵＬの線形性が保てることになる。同様に、入力信号Ａに容量素子を設けることで、入力信号Ａに対しても広い入力範囲で乗算回路ＭＵＬの線形性が保てることになる。
【００５９】
図６は、誤差回路ＥＵにおける微分回路ＤＶの構成を示す。微分回路ＤＶは、ＯＰアンプ１２１、ＯＰアンプ１２２、乗算回路ＭＵＬから構成される。ここで、ＯＰアンプ１２１は、非反転入力信号Ａと反転入力信号Ｖｒｅｆの差分Ｘ＝Ａ−Ｖｒｅｆに対して、出力信号Ｙ１＝ｆ（Ｘ）＝１／（１＋ｅ−αＸ）となる特性、あるいは、当該特性に近似できる特性を有するものとする。また、ＯＰアンプ１２２は、非反転入力信号Ｖｒｅｆと反転入力信号Ａの差分Ｘ２＝Ｖｒｅｆ−Ａ＝−Ｘに対して、出力信号Ｙ２＝ｆ（Ｘ２）＝１／（１＋ｅ−αＸ２）となる特性、あるいは、当該特性に近似できる特性を有するものとする。ここで、Ｙ２＝ｆ（−Ｘ）＝１／（１＋ｅ＋αＸ）＝ｅ−αＸ／（ｅ−αＸ＋１）＝１−１／（１＋ｅ−αＸ）＝１−ｆ（Ｘ）である。そのため、乗算回路ＭＵＬの出力Ｙ＝Ｙ１・Ｙ２＝ｆ（Ｘ）（１−ｆ（Ｘ））＝ｆ’（Ｘ）（＝ｄｆ（Ｘ）／ｄＸ）である。すなわち、ｆ（Ｘ）の微分回路が実現できていることがわかる。
【００６０】
図７は、シナプス回路ＳＵにおけるアナログメモリＡＭの構成を示す。アナログメモリＡＭは、トランジスタＴｒ１５と容量素子Ｃから構成される。トランジスタＴｒ１５を、極めてオフ電流が低い酸化物半導体を用いたトランジスタとすることで、理想的なアナログメモリが構成できる。したがって、記憶保持のための大規模な容量素子を搭載する必要が無く、また、定期的なリフレッシュ動作によるアナログデータの回復の必要が無いため、チップ面積の縮小、消費電力の低減が可能となる。なお、データ更新の際、変更分に相当する電流が供給される構成のため、信号線ＷＬを”Ｈ”とする期間を調整することで、データ変更量を変更することができる。
【００６１】
＜３層ニューラルネットワーク＞
さて、半導体装置として、図１に示すモジュール１００を２つ用いた３層のニューラルネットワーク、すなわち入力層、隠れ層、および出力層を有するニューラルネットワークについて説明し、加えて当該ニューラルネットワークの学習について説明する。第１のモジュール１００＿１と第１のモジュール１００＿２を用いた３層のニューラルネットワークを図１７に示す。第１のモジュール１００＿１のニューロン回路ＮＵを入力ニューロン回路、第１のモジュール１００＿１の誤差回路ＥＵを隠れ誤差回路、第２のモジュール１００＿２のニューロン回路ＮＵを隠れニューロン回路、第２のモジュール１００＿２の誤差回路ＥＵを出力ニューロン回路とする。第１のモジュール１００＿１のシナプス回路ＳＵの出力信号を第２のモジュール１００＿２のニューロン回路ＮＵの入力信号、第２のモジュール１００＿２のシナプス回路ＳＵの誤差信号を第１のモジュール１００＿１の誤差回路ＥＵの入力信号とする。
【００６２】
当該３層のニューラルネットワークにおいて、入力信号Ｉ［１］乃至Ｉ［ｎ］に対して所望の信号Ｏ［１］乃至Ｏ［ｎ］が得られるように、第１のモジュール１００＿１のシナプス回路ＳＵの重み係数ｗ１［ｊ，ｉ］（ｊ，ｉは自然数）、第２のモジュール１００＿２のシナプス回路ＳＵの重み係数ｗ２［ｋ，ｊ］（ｋは自然数）に相当するデータを各アナログメモリＡＭに格納することが学習に相当する。より具体的には、重み係数ｗ１［ｊ，ｉ］、ｗ２［ｋ，ｊ］に初期値として任意の値を与え、学習に用いる入力データを入力ニューロン回路の入力信号Ｉ［１］乃至Ｉ［ｎ］、出力期待値として教師信号を出力ニューロン回路の入力信号Ｅ［１］乃至Ｅ［ｎ］に与え、出力ニューロン回路の信号Ｏ［１］乃至Ｏ［ｎ］と入力信号Ｅ［１］乃至Ｅ［ｎ］との２乗誤差和が最小となるような重み係数ｗ１［ｊ，ｉ］、ｗ２［ｋ，ｊ］に収束させていくことが学習に相当する。
【００６３】
出力ニューロン回路の信号Ｏ［１］乃至Ｏ［ｎ］と入力信号Ｅ［１］乃至Ｅ［ｎ］との２乗誤差和は、式（３）で表すことができる。
【００６４】
【数３】
2018073017.tif 000005
【００６５】
ｅ２［ｋ］＝Ｅ［ｋ］−Ｏ［ｋ］とすると、式（３）は式（４）のように書き表すことができる。
【００６６】
【数４】
2018073017.tif 000006
【００６７】
当該２乗誤差和の最小値を求めることは、勾配法により、重み係数ｗ１［ｊ，ｉ］、ｗ２［ｋ，ｊ］に対する局所最小値、つまり、式（５）、（６）を満たすｗ１［ｊ，ｉ］、ｗ２［ｋ，ｊ］を求めることに相当する。
【００６８】
【数５】
2018073017.tif 000007
【００６９】
【数６】
2018073017.tif 000008
【００７０】
つまり、式（５）、（６）の左辺の値に応じて、重み係数ｗ１［ｊ，ｉ］、ｗ２［ｋ，ｊ］を更新していくことに相当する。
【００７１】
ここで、重み係数ｗ２［ｋ，ｊ］については、式（７）の関係となる。
【００７２】
【数７】
2018073017.tif 000009
【００７３】
なお、式（７）において、Ｙ＝α０（Σｗ２［ｋ，ｊ］ｘ２［ｊ］−θ０）である。よって、重み係数ｗ２［ｋ，ｊ］は、ηｗ２・ｅ２［ｋ］・ｆ’（Ｙ）・ｘ２［ｊ］に相当する分だけ値を変化させればよいことになる。なお、ηｗ２は定数である。
【００７４】
また、重み係数ｗ１［ｊ，ｉ］については、式（８）の関係となる。
【００７５】
【数８】
2018073017.tif 000010
【００７６】
なお、式（８）において、Ｘ＝αＨ（Σｗ１［ｊ，ｉ］ｘ１［ｉ］−θＨ）、Ｙ＝α０（Σｗ２［ｋ，ｊ］ｘ２［ｊ］−θ０）である。重み係数ｗ１［ｊ，ｉ］は、ηｗ１・（Σｅ２［ｋ］・ｆ’（Ｙ）・ｗ２［ｋ，ｊ］）・ｆ’（Ｘ）・ｘ１［ｉ］に相当する分だけ値を変化させればよいことになる。
【００７７】
第２のモジュール１００＿２の誤差回路ＥＵ（出力ニューロン回路）において、教師信号Ｅ［ｋ］と信号ｏ［ｋ］との差分信号ｅ２［ｋ］を差動アンプ１１５で取得し、信号Ｙに対する微分信号ｆ’（Ｙ）を微分回路ＤＶで取得し、ｆ’（Ｙ）と差分信号ｅ２［ｋ］との乗算結果ｄ２［ｋ］＝ｅ２［ｋ］・ｆ’（Ｙ）を乗算回路ＭＵＬ４で取得する。ここで、Ｙ＝α０（Σｗ２［ｋ，ｊ］ｘ２［ｊ］−θ０）である。信号ｄ２［ｋ］は第２のモジュール１００＿２のシナプス回路ＳＵ［ｋ，ｊ］への出力信号である。
【００７８】
第２のモジュール１００＿２のシナプス回路ＳＵ［ｋ，ｊ］において、第２のモジュール１００＿２の誤差回路ＥＵ［ｋ］からの入力信号ｄ２［ｋ］に対して、ｄｗ２＝ｄ２［ｋ］・ｘ２［ｊ］＝ｅ２［ｋ］・ｆ’（Ｙ）・ｘ２［ｊ］に相当する量（ηｗ２・ｄｗ２＝ηｗ２・ｅ２［ｋ］・ｆ’（Ｙ）・ｘ２［ｊ］）だけアナログメモリＡＭのデータ（重み係数ｗ２［ｋ，ｊ］）を変化させる。なお、第２のモジュール１００＿２のシナプス回路ＳＵ［ｋ，ｊ］の第１のモジュール１００＿１の誤差回路ＥＵ［ｊ］への出力信号ｗ２［ｋ，ｊ］ｄ２［ｋ］＝ｅ２［ｋ］・ｆ’（Ｙ）・ｗ２［ｋ，ｊ］である。なお、以後出力信号ｗ２［ｋ，ｊ］ｄ２［ｋ］は出力信号ｗ２ｄ２と表す場合がある。
【００７９】
第１のモジュール１００＿１の誤差回路ＥＵ［ｊ］（隠れ誤差回路）は、第１のモジュール１００＿１のシナプス回路ＳＵ［ｊ，ｉ］の出力信号ｗ１［ｊ，ｉ］ｘ１［ｉ］（電流）の和である信号Σｗ１［ｊ，ｉ］ｘ１［ｉ］と、第２のモジュール１００＿２のシナプス回路ＳＵ［ｋ，ｊ］の出力信号であるｗ２［ｋ，ｊ］ｄ２［ｋ］＝ｅ２［ｋ］・ｆ’（Ｙ）・ｗ２［ｋ，ｊ］で表される電流の和に相当する信号Σｗ２［ｋ，ｊ］ｄ２［ｋ］＝Σｅ２［ｋ］・ｆ’（Ｙ）・ｗ２［ｋ，ｊ］＝ｅ１［ｊ］と、を入力信号とし、Σｗ１［ｊ，ｉ］ｘ１［ｉ］から信号Ｘを差動アンプで取得し、ｅ１［ｊ］から差分信号ＥＸを差動アンプ１０３で取得し、信号Ｘに対して出力信号ｆ’（Ｘ）を微分回路ＤＶで取得し、ｆ’（Ｘ）と信号ＥＸとの乗算結果ｄ１［ｊ］＝ｅ１［ｊ］・ｆ’（Ｘ）＝Σｅ２［ｋ］・ｆ’（Ｙ）・ｗ２［ｋ，ｊ］・ｆ’（Ｘ）を乗算回路ＭＵＬで取得する。ここで、Ｘ＝αＨ（Σｗ１［ｊ，ｉ］ｘ１［ｉ］−θＨ）である。信号ｄ１［ｊ］は第１のモジュール１００＿１のシナプス回路ＳＵ［ｊ，ｉ］への出力信号である。
【００８０】
第１のモジュール１００＿１のシナプス回路ＳＵ［ｊ，ｉ］において、第１のモジュール１００＿１の誤差回路ＥＵ［ｊ］からの入力信号ｄ１［ｋ］に対して、ｄｗ１＝ｄ１［ｊ］・ｘ１［ｉ］＝Σｅ２［ｋ］・ｆ’（Ｙ）・ｗ２［ｋ，ｊ］・ｆ’（Ｘ）・ｘ１［ｉ］に相当する量（ηｗ１・ｄｗ１＝ηｗ１・Σｅ２［ｋ］・ｆ’（Ｙ）・ｗ２［ｋ，ｊ］・ｆ’（Ｘ）・ｘ１［ｉ］）だけアナログメモリＡＭのデータ（重み係数ｗ１［ｊ，ｉ］）を変化させる。なお、第１のモジュール１００＿１のシナプス回路ＳＵ［ｊ，ｉ］の出力信号ｗ１［ｊ，ｉ］ｄ１［ｊ］（＝ｗｄ１）は、他のモジュールに出力はしない。
【００８１】
以上のように、半導体装置において、重み係数ｗ１［ｊ，ｉ］、ｗ２［ｋ，ｊ］を更新していくことができ、半導体装置において、入力信号に対して所望の出力信号が得られるような、重み係数ｗ１［ｊ，ｉ］、ｗ２［ｋ，ｊ］に相当するデータを各アナログメモリＡＭに格納することができる。すなわち、半導体装置の学習が可能となる。
【００８２】
＜４層ニューラルネットワーク＞
さて、半導体装置として、上記モジュール１００を組み合わせて、４層のニューラルネットワークとした例を図８に示す。ここで、モジュールＵ［１，１］、Ｕ［１，２］、Ｕ［１，３］のニューロン回路ＮＵを入力ニューロン回路、モジュールＵ［２，１］、Ｕ［２，２］、Ｕ［３，１］、Ｕ［３，２］、Ｕ［４，１］、Ｕ［４，２］のニューロン回路ＮＵを第１の隠れニューロン回路、モジュールＵ［２，３］、Ｕ［３，３］のニューロン回路ＮＵを第２の隠れニューロン回路、誤差回路ＥＵを出力ニューロン回路とする。モジュールＵ［１，１］のシナプス回路ＳＵの出力信号ｗｘをモジュールＵ［２，１］、Ｕ［２，２］のニューロン回路ＮＵの入力信号Ｉ、モジュールＵ［１，２］のシナプス回路ＳＵの出力信号ｗｘをモジュールＵ［３，１］、Ｕ［３，２］のニューロン回路ＮＵの入力信号Ｉ、モジュールＵ［１，３］のシナプス回路ＳＵの出力信号ｗｘをモジュールＵ［４，１］、Ｕ［４，２］のニューロン回路ＮＵの入力信号Ｉ、モジュールＵ［２，３］のシナプス回路ＳＵの誤差信号ＷＤをモジュールＵ［２，１］、Ｕ［３，１］、Ｕ［４，１］の誤差回路ＥＵの入力信号Ｅ、モジュールＵ［３，３］のシナプス回路ＳＵの誤差信号ＷＤをモジュールＵ［２，２］、Ｕ［３，２］、Ｕ［４，２］の誤差回路ＥＵの入力信号Ｅ、とする。
【００８３】
モジュール間には、各々複数の信号線から構成される配線群Ｈ［１，１］乃至Ｈ［４，６］、Ｖ［１，１］乃至Ｖ［３，６］が配置されており、それらの交点には、プログラマブルスイッチＰＳが配置されている。ここで、プログラマブルスイッチＰＳの回路構成を図９に示す。なお図８においてプログラマブルスイッチが配置される交点において、プログラマブルスイッチによって配線群同士が導通している場合には、導通していることを表す黒丸を付している。
【００８４】
図９に示すプログラマブルスイッチＰＳは、トランジスタＴｒ１６とトランジスタＴｒ１７から構成され、酸化物半導体で構成されたトランジスタＴｒ１６がオン（信号線ＷＷ＝”Ｈ”）の時にトランジスタＴｒ１７のゲート電位としてデータを信号線ＢＬから格納し、当該データに応じて、トランジスタＴｒ１７の導通を制御する。すなわち、配線Ｖと配線Ｈの導通状態をプログラムすることができる。
【００８５】
図８において、半導体装置の入力信号は、配線群Ｈ［１，３］を介してモジュールＵ［１，１］、Ｕ［１，２］、Ｕ［１，３］の入力ニューロン回路に入力される。モジュールＵ［３，３］の出力ニューロン回路の出力は、配線群Ｈ［３，６］を介して半導体装置の出力信号として出力される。半導体装置の教師信号は、配線群Ｈ［４，４］、Ｖ［３，３］を介して、モジュールＵ［２，３］、Ｕ［３，３］の出力ニューロン回路に入力される。
【００８６】
モジュールＵ［１，１］のシナプス回路ＳＵの出力信号は、配線群Ｖ［１，４］、Ｈ［２，３］を介してモジュールＵ［２，１］、Ｕ［２，２］のニューロン回路ＮＵに入力される。
【００８７】
モジュールＵ［１，２］のシナプス回路ＳＵの出力信号は、配線群Ｖ［２，４］、Ｈ［３，３］を介してモジュールＵ［３，１］、Ｕ［３，２］のニューロン回路ＮＵに入力される。
【００８８】
モジュールＵ［１，３］のシナプス回路ＳＵの出力信号は、配線群Ｖ［３，４］、Ｈ［４，３］を介してモジュールＵ［４，１］、Ｕ［４，２］のニューロン回路ＮＵに入力される。
【００８９】
モジュールＵ［２，１］、Ｕ［３，１］、Ｕ［４，１］のシナプス回路ＳＵの出力信号は、配線群Ｖ［１，５］、Ｈ［２，２］を介してモジュールＵ［２，３］のニューロン回路ＮＵに入力される。
【００９０】
モジュールＵ［２，２］、Ｕ［３，２］、Ｕ［４，２］のシナプス回路ＳＵの出力信号は、配線群Ｖ［２，５］、Ｈ［３，２］を介してモジュールＵ［２，３］のニューロン回路ＮＵに入力される。
【００９１】
モジュールＵ［２，３］、Ｕ［３，３］のシナプス回路ＳＵの出力信号は、配線群Ｖ［３，５］で共有される。
【００９２】
モジュールＵ［２，３］のシナプス回路ＳＵの誤差信号は、配線群Ｈ［２，４］、Ｖ［１，３］を介してモジュールＵ［２，１］、Ｕ［３，１］、Ｕ［４，１］の誤差回路ＥＵに入力される。
【００９３】
モジュールＵ［３，３］のシナプス回路ＳＵの誤差信号は、配線群Ｈ［３，４］、Ｖ［２，３］を介してモジュールＵ［２，２］、Ｕ［３，２］、Ｕ［４，２］の誤差回路ＥＵに入力される。
【００９４】
モジュールＵ［２，１］、Ｕ［２，２］のシナプス回路ＳＵの誤差信号は、配線群Ｈ［２，５］、Ｖ［１，２］を介してモジュールＵ［１，１］の誤差回路ＥＵに入力される。
【００９５】
モジュールＵ［３，１］、Ｕ［３，２］のシナプス回路ＳＵの誤差信号は、配線群Ｈ［３，５］、Ｖ［２，２］を介してモジュールＵ［１，２］の誤差回路ＥＵに入力される。
【００９６】
モジュールＵ［４，１］、Ｕ［４，２］のシナプス回路ＳＵの誤差信号は、配線群Ｈ［４，５］、Ｖ［３，２］を介してモジュールＵ［１，３］の誤差回路ＥＵに入力される。
【００９７】
上記半導体装置において、入力ニューロン回路の入力信号として学習データを与え、出力ニューロン回路の入力信号として当該学習データに対応する教師信号を与え、誤差信号に応じてアナログメモリのデータを更新することで学習する。学習により、入力ニューロン回路の入力信号として対象データを与えた時に、対象データと学習データとが一致もしくは類似であることを判定することが可能となる。ここで、画像データにおいて対象となる物体（移動体）のデータを学習データとすることで、画像データに当該物体を検出することが可能となる。すなわち、画像データからの移動体の効率的なパターン抽出が可能となり、動き補償予測が効率的に実行でき、当該半導体装置を利用した、放送信号のデータ量を少なくした状態で記録する録画装置、および電子機器を提供することができる。
【００９８】
上記半導体装置の構成においては、画像データに合わせて、効率的に移動体のパターンを抽出するため、あるいは、より多くのパターンに対応するために、ニューロンの層数、同一層内のニューロン数など、階層構造を自由に変更できる。
【００９９】
（実施の形態２）
本実施の形態では、図１の半導体装置の動作例について説明する。ここでは半導体装置の動作として、図１７に示すモジュール１００＿１、１００＿２を用いた３層のニューラルネットワークでの動作について説明する。つまり、第１のモジュール１００＿１のニューロン回路ＮＵを入力ニューロン回路、第１のモジュール１００＿１の誤差回路ＥＵを隠れ誤差回路、第２のモジュール１００＿２のニューロン回路ＮＵを隠れニューロン回路、第２のモジュール１００＿２の誤差回路ＥＵを出力ニューロン回路とするよう選択回路を設定しておく。第１のモジュール１００＿１のシナプス回路ＳＵの出力信号を第２のモジュール１００＿２のニューロン回路ＮＵの入力信号、第２のモジュール１００＿２のシナプス回路ＳＵの誤差信号を第１のモジュール１００＿１の誤差回路ＥＵの入力信号とする。
【０１００】
＜動作例＞
半導体装置の動作とは、上記実施の形態の図１で説明した半導体装置に学習データを入力し、半導体装置に該学習データを学ばせた後、半導体装置に対象データを入力して、該学習データと該対象データとが一致、類似、又は不一致などの判定をするまでのことをいう。図１０及び図１１に、半導体装置の動作を示すフローチャートを示す。
【０１０１】
＜＜学習＞＞
初めに、図１の半導体装置がデータを学習する動作について、図１、図１０を用いて説明する。
【０１０２】
〔ステップＳ１−１〕
ステップＳ１−１では、入力ニューロン回路、つまり第１のモジュール１００＿１のニューロン回路ＮＵに外部から学習データが入力される。学習データは、図１７でいう入力信号Ｉ［１］乃至Ｉ［ｎ］に相当する。なお、ここでの学習データとは、２進数で表せられるデータであり、その学習データのビット数に応じて、入力されるニューロン回路ＮＵの個数が決まる。当該学習データの入力に必要の無いニューロン回路ＮＵには出力信号ｘが固定値となるデータを入力する構成が好ましい。また、当該ニューロン回路ＮＵへの電源の供給を遮断するなどの構成を適用するのが好ましい。ここでは、学習データの量はｎビットと記載する。学習データＩ［１］乃至Ｉ［ｎ］が、それぞれニューロン回路ＮＵ［１］乃至ＮＵ［ｎ］に入力されるとする。
【０１０３】
〔ステップＳ１−２〕
ステップＳ１−２では、入力ニューロン回路、つまり第１のモジュール１００＿１のニューロン回路ＮＵから、第１のモジュール１００＿１のシナプス回路ＳＵに出力信号ｘが入力される。第１のモジュール１００＿１のシナプス回路ＳＵは、出力信号ｘに、アナログメモリＡＭに保持された重み係数ｗ１を乗じた出力信号ｗ１ｘを、隠れ誤差回路つまり第１のモジュール１００＿１の誤差回路ＥＵ、および隠れニューロン回路つまり第２のモジュール１００＿２のニューロン回路ＮＵに出力する。
【０１０４】
〔ステップＳ１−３〕
ステップＳ１−３では、隠れニューロン回路、つまり第２のモジュール１００＿２のニューロン回路ＮＵに、第１のモジュール１００＿１のシナプス回路ＳＵの出力信号の和であるΣｗ１ｘが入力される。
【０１０５】
なお、隠れニューロン回路、つまり第２のモジュール１００＿２のニューロン回路ＮＵの個数は学習データに応じて変更することも可能である。必要の無いニューロン回路ＮＵには出力信号ｘが固定値となるデータを入力する構成が好ましい。また、当該ニューロン回路ＮＵへの電源の供給を遮断するなどの構成を適用するのが好ましい。ここでは、第２のモジュール１００＿２のニューロン回路ＮＵの個数はｍ個であり、当該ニューロン回路ＮＵの入力値をΣｗ１ｘ［１］乃至ｗ１ｘ［ｍ］と記載する。
【０１０６】
〔ステップＳ１−４〕
ステップＳ１−４では、隠れニューロン回路つまり第２のモジュール１００＿２のニューロン回路ＮＵから、第２のモジュール１００＿２のシナプス回路ＳＵに出力信号ｘ２が入力される。出力信号ｘ２は、図１でいう出力信号ｘに相当する。第２のモジュール１００＿２のシナプス回路ＳＵは、出力信号ｘ２に、アナログメモリＡＭに保持された重み係数ｗ２を乗じた出力信号ｗ２ｘ２を、出力ニューロン回路つまり第２のモジュール１００＿２の誤差回路ＥＵに出力する。重み係数ｗ２は、第２のモジュール１００＿２のシナプス回路ＳＵのアナログメモリＡＭに保持される重み係数である。
【０１０７】
〔ステップＳ１−５〕
ステップＳ１−５では、出力ニューロン回路つまり第２のモジュール１００＿２の誤差回路ＥＵに、Σｗ２ｘ２が入力される。Σｗ２ｘ２は、図１でいうΣｗｘに相当する。
【０１０８】
〔ステップＳ１−６〕
誤差回路ＥＵ［１］乃至ＥＵ［ｍ］は、Σｗ２ｘ２および外部からの教師信号ｅをもとに乗算を行い、第２のモジュール１００＿２のニューロン回路ＮＵに差分信号ｄ２を出力する。差分信号ｄ２は、図１でいうｄ［１］乃至ｄ［ｍ］に相当する。教師信号ｅは、第２のモジュールの誤差回路ＥＵ［１］乃至ＥＵ［ｎ］に入力される入力信号Ｅ［１］乃至［ｎ］に相当する。
【０１０９】
〔ステップＳ１−７〕
ステップＳ１−７では、差分信号ｄ２をもとに、第２のモジュール１００＿２のシナプス回路ＳＵ内のアナログメモリＡＭに保持された重み係数ｗ２が更新される。またステップＳ１−７では、第２のモジュール１００＿２のシナプス回路ＳＵ内で更新された重み係数ｗ２と、差分信号ｄ２との乗算を行い、出力信号ｗ２ｄ２を出力する。出力信号ｗ２ｄ２は、隠れ誤差回路つまり第１のモジュール１００＿１の誤差回路ＥＵに出力される入力信号Ｅ［１］乃至Ｅ［ｎ］となる。
【０１１０】
〔ステップＳ１−８〕
ステップＳ１−８では、出力信号の和であるΣｗ１ｘおよび出力信号ｗ２ｄ２をもとに乗算を行い、第１のモジュール１００＿１のニューロン回路ＮＵに差分信号ｄ１を出力する。差分信号ｄ１は、図１でいうｄ［１］乃至ｄ［ｍ］に相当する。
【０１１１】
〔ステップＳ１−９〕
ステップＳ１−９では、差分信号ｄ１をもとに、第１のモジュール１００＿１のシナプス回路ＳＵ内のアナログメモリＡＭに保持された重み係数ｗが更新される。以降は、更新された重み係数ｗ１、ｗ２をもとに、ステップＳ１−２乃至ステップＳ１−９を所定の回数繰り返す。
【０１１２】
〔ステップＳ１−１０〕
ステップＳ１−１０では、ステップＳ１−２乃至ステップＳ１−９を所定の回数を繰り返したかどうかの判定が行われる。所定の回数に達したとき当該学習データに対する学習を終了する。
【０１１３】
なお、ここでの所定の回数は、第２のモジュールの誤差回路ＥＵにおける出力信号ｏと教師信号ｅとの誤差が規定値内に収まるまで繰り返すように設定されることが理想的だが、経験的に決めた任意の回数としてよい。
【０１１４】
〔ステップＳ１−１１〕
ステップＳ１−１１では、全ての学習データにおいて学習したか否かを判定する。未終了の学習データがある場合はステップＳ１−１乃至Ｓ１−１０を繰り返し、全ての学習データについて学習を終了した場合には終了する。なお、一度学習した学習データについて、一通り全ての学習データに対する学習が終った後に、再度学習する構成としてもよい。
【０１１５】
階層型パーセプトロンアーキテクチャを有するニューラルネットワークでは、隠れ層を多層に設けることが好ましい。隠れ層に相当する隠れニューロン回路およびシナプス回路を多層に設ける場合、重み係数の更新を繰り返し行うことができるため、学習効率を高めることができる。
【０１１６】
＜＜比較＞＞
次に、先にデータを学習させた図１７の半導体装置に、対象データを入力して、結果を出力する動作について、図１１を用いて説明する。ここで学習した複数のデータのうち、対象データに最も近いと連想されるデータを結果として出力する。
【０１１７】
〔ステップＳ２−１〕
ステップＳ２−１では、入力ニューロン回路つまり第１のモジュール１００＿１のニューロン回路ＮＵに外部から対象データが入力される。
【０１１８】
〔ステップＳ２−２〕
ステップＳ２−２では、第１のモジュール１００＿１のニューロン回路ＮＵから第１のモジュール１００＿１のシナプス回路ＳＵに、対象データに相当する出力信号ｘが入力される。第１のモジュール１００＿１のシナプス回路ＳＵは、出力信号ｘに、学習のステップＳ１−９で保持された重み係数ｗ１を乗じた出力信号ｗ１ｘを、隠れニューロン回路つまり第２のモジュール１００＿２のニューロン回路ＮＵに出力する。
【０１１９】
〔ステップＳ２−３〕
ステップＳ２−３では、隠れニューロン回路つまり第２のモジュール１００＿２のニューロン回路ＮＵに、第１のモジュール１００＿１のシナプス回路ＳＵの出力信号の和であるΣｗ１ｘが入力される。
【０１２０】
〔ステップＳ２−４〕
ステップＳ２−４では、隠れニューロン回路つまり第２のモジュール１００＿２のニューロン回路ＮＵから第２のモジュール１００＿２のシナプス回路ＳＵに出力信号ｘ２が入力される。第２のモジュール１００＿２のシナプス回路ＳＵは、出力信号ｘ２に、アナログメモリＡＭに保持された重み係数ｗ２を乗じた出力信号ｗ２ｘ２を、出力ニューロン回路つまり第２のモジュール１００＿２の誤差回路ＥＵに出力する。
【０１２１】
〔ステップＳ２−５〕
ステップＳ２−５では、出力ニューロン回路つまり第２のモジュール１００＿２の誤差回路ＥＵに、第２のモジュール１００＿２のシナプス回路ＳＵの出力信号の和であるΣｗ２ｘ２が入力される。出力ニューロン回路つまり第２のモジュール１００＿２の誤差回路ＥＵは、出力信号ｏを出力する。
【０１２２】
ここで、学習した複数のデータのうち、出力された出力信号ｏに含まれるデータに一致するデータもしくは非常に近いデータがある場合には、その出力信号ｏに含まれるデータは当該学習データを学習した際に教師信号として与えたデータである。すなわち、学習データと対象データが一致（類似を含む）、又は不一致の判定を行うことができる。
【０１２３】
上記のステップＳ１−１乃至ステップＳ１−１０、及びステップＳ２−１乃至ステップＳ２−５を行うことによって、図１の半導体装置に学習データを学習させ、その後、学習データと対象データとが一致か不一致か示す信号を出力することができる。これにより、図１の半導体装置は、パターン認識や連想記憶などの処理を行うことができる。
【０１２４】
（実施の形態３）
本実施の形態では、実施の形態１で説明した図１の半導体装置をエンコーダとして利用した場合の動作例について説明する。
【０１２５】
＜物体の動きの検出例＞
初めに、物体の動きの検出する方法の一例について説明する。図１２は、画像データに対してエンコーダで実行する物体の動き検出のアルゴリズムを説明するものである。
【０１２６】
図１２（Ａ）は、画像データ１０を示し、画像データ１０は、三角形１１及び円１２を有する。図１２（Ｂ）は、画像データ２０を示し、画像データ２０は、画像データ１０が有する三角形１１及び円１２が右上方向に移動した画像データとする。
【０１２７】
図１２（Ｃ）の画像データ３０は、画像データ１０から三角形１１及び円１２を含む領域３１を抽出する操作を示している。画像データ３０は、抽出した領域３１の左上のマスを基準（０，０）とし、左右方向及び上下方向の位置を示す数値を添字として、画像データ１０に付したものである。ここで、図１２（Ｃ）で抽出した領域３１を、図１２（Ｅ）に示す。
【０１２８】
図１２（Ｄ）の画像データ４０は、画像データ２０から一領域を切り出して、領域４１を複数抽出する操作を示している。画像データ４０は、画像データ３０に付した左右方向及び上下方向の位置を示す数値を、画像データ２０にも付したものである。つまり、画像データ３０、及び画像データ４０から、領域３１がどの位置に移動したかを変移（移動ベクトル）で表すことができる。図１２（Ｆ）は、抽出した複数の領域４１の一部を示している。
【０１２９】
領域４１の複数抽出の動作後では、物体の動きを検出するため、領域３１を複数の領域４１と順次比較する動作が行われる。この動作によって、領域３１と移動ベクトル（１，−１）の領域４１とが一致していることを検出し、且つ領域３１と移動ベクトル（１，−１）以外の領域４１とが不一致していることを検出する。これにより、領域３１から領域４１への移動ベクトル（１，−１）を取得することができる。
【０１３０】
なお、本明細書では、上述の領域３１のデータを学習データと表記する場合があり、上述の複数の領域４１の一のデータを対象データと表記する場合がある。
【０１３１】
なお、図１２では、４×４からなる領域で、抽出、比較、そして検出の動作を行っているが、本動作例では、領域の大きさはこれに限定されない。抽出する画像データの大きさに合わせて適宜領域を変更する構成にしてもよい。例えば、３×５からなる領域で抽出、比較、そして検出の動作を行ってもよい。また、マスを形成する画素の数についても限定せず、例えば、１０ピクセル×１０ピクセルを１マスとしてもよいし、１ピクセルを１マスとして定義して領域を構成してもよい。また、例えば、５ピクセル×１０ピクセルを１マスとして定義して領域を構成してもよい。
【０１３２】
なお、映像の内容によっては、領域３１に含まれる画像データが変化する場合がある。例えば、領域３１に含まれる三角形１１又は円１２が、画像データ４０では拡大、又は縮小している場合がある。また、例えば、領域３１に含まれる三角形１１又は円１２が、画像データ４０では回転している場合がある。この場合、領域３１と複数の領域４１との比較のために有効な構成においては、それぞれの領域がどの程度一致しているかを検出するために、それぞれの領域を入力した際の外部出力信号を算出し、それらの外部出力信号の差が最少となる場合の変移（移動ベクトル）を検出する。そのためには、領域３１と複数の領域４１とで特徴抽出などにより物体が同一であることを確認する構成であることが好ましい。なお、領域３１の画像データから、領域３１が該移動ベクトル方向に移動した画像データを生成し、当該画像データと複数の領域４１との差分を取得することで、動き補償予測が可能となる。また、領域３１の画像データの移動量が画素ピッチの整数倍に一致しない場合、領域３１と複数の領域４１との比較でそれぞれの外部出力信号を算出し、それらの外部出力信号の差が最小となる変移を推測し、これを物体の変移（移動ベクトル）として検出する構成が可能である。
【０１３３】
＜画像データの一致、類似、不一致の判定＞
次に、エンコーダを用いた、動き補償予測の方法について、図１３を用いて説明する。
【０１３４】
〔ステップＳ３−１〕
ステップＳ３−１では、領域３１のデータを学習データとして、第１のモジュールにおけるニューロン回路ＮＵに入力する。
【０１３５】
〔ステップＳ３−２〕
ステップＳ３−２では、入力された領域３１のデータについて、ステップＳ１−２乃至ステップＳ１−１０と同様の動作を行う。つまり、全てのシナプス回路ＳＵに対して、それぞれの重み係数の更新を繰り返し行い、領域３１のデータに応じたシナプス回路ＳＵの重み係数を更新する。
【０１３６】
〔ステップＳ３−３〕
ステップＳ３−３では、複数の領域４１の一を対象データとして、ステップＳ３−２で更新した重み係数を有する図１の半導体装置に入力する。
【０１３７】
〔ステップＳ３−４〕
ステップＳ３−４では、入力された複数の領域４１の一のデータについて、ステップＳ２−２乃至ステップＳ２−５と同様の動作を行う。つまり、領域３１のデータを学習させた半導体装置に対して、複数の領域４１の一のデータを入力することで、連想されるデータを出力する。
【０１３８】
ここで、領域３１のデータと複数の領域４１の一と、が一致する、又は一致しない、のいずれかの判定を行う。
【０１３９】
〔ステップＳ３−５〕
ステップＳ３−５では、上述の判定結果に応じて、どのステップに進むかの判定が行われる。
【０１４０】
該判定結果において、領域３１のデータと複数の領域４１の一とが一致しなかったとき、複数の領域４１の一とは別の領域４１を対象データとして、ステップＳ３−３とステップＳ３−４の動作が再度行われる。
【０１４１】
また、該判定結果において、領域３１のデータと複数の領域４１の一とが一致したとき、領域３１を基準とした複数の領域４１の一の移動ベクトルを取得して、本動作が終了する。移動ベクトルを取得したことにより、移動ベクトルを差分とした、動き補償予測が可能となる。動き補償予測を行うことで、映像データの圧縮を効率よく行うことができる。
【０１４２】
また、領域３１のデータと複数の領域４１の一とが類似する場合にも、該判定結果は一致となる。なお、複数の領域４１の一のデータが複数の領域４１のデータと類似する場合は、当該複数の領域４１と複数の領域４１の一のデータが一致していると判定される。この場合、当該複数の領域４１との一致度を各々判定することで、物体の変位を推測して、これを物体の移動ベクトルとして取得を行う。その後、本動作は終了する。
【０１４３】
また、該判定結果で、全ての領域４１のデータを対象データとして比較を行い、学習データと全ての対象データとが一致しなかったとき、または、類似しなかったとき、領域３１のデータと複数の領域４１のデータから動き補償予測を行うための移動ベクトルの取得ができないと判断して、本動作が終了する。
【０１４４】
上記の動作を行うことによって、階層型パーセプトロンアーキテクチャを有するニューラルネットワークを映像データの圧縮を行うエンコーダとして利用することができる。これにより、大容量の画像データの圧縮を行うことができる高効率のエンコーダを実現することができる。
【０１４５】
（実施の形態４）
本実施の形態では、実施の形態１で説明した図１のモジュールを有する半導体装置をエンコーダとして利用した場合の録画装置、および録画装置が有するエンコーダの構成について説明する。
【０１４６】
図１４は、録画装置２００のブロック図を図示している。図１４では、録画装置２００の他、チューナー２０１、ＳＴＢ２０２（セットトップボックス）、外部入力機器２０５、映像音声表示部２１４およびリモコン２１５を図示している。
【０１４７】
また録画装置２００は、信号入力部２０３、切り替え部２０４、エンコーダ２０６、ＨＤＤ２０７（ハードディスクドライブ）、切り替え部２０８、ディスクドライブ２０９、再生部２１０、デコーダ２１１、切り替え部２１２、映像音声出力部２１３、受光部２１６、Ｉ／Ｆ２１７（インターフェース）、制御部２１８を有する。
【０１４８】
図１４において、アンテナ（図示せず）は放送電波（地上波もしくは衛星信号波を利用、もしくはケーブルテレビなど有線放送の受信機とすることもできる）を受信し、チューナー２０１に出力する。チューナー２０１は放送電波から受信したいチャンネルの信号を抽出して復調して放送信号を出力する。ＳＴＢ２０２（セットトップボックス）はチューナー２０１が出力した放送信号をテレビジョンで視聴可能なデータに変換して出力する。例えば、画像データや音声データが圧縮符合化されている場合は復号伸長し、データ放送を利用している場合は当該データを追加する。アンテナを介した放送電波から変換されたデータ（第１のデータ）は信号入力部２０３から録画装置２００に入力する。なお、アンテナを介した放送電波だけでなく、外部入力機器２０５からもデータを入力することができる。外部入力機器２０５としては、例えば、有線放送や外部メディア（再生機器、情報端末など）などが考えられる。第１の入力データと外部入力から入力されたデータ（第２のデータ）は切り替え部２０４で何れか一方が選択される（外部入力データＤＢＥ）。
【０１４９】
外部入力データＶＢＥは、エンコーダ２０６により圧縮されて、データ量を少なくした圧縮データＤＡＥとしてからＨＤＤ２０７に保存される。ここで、上記半導体装置を動き検出に利用したエンコーダ２０６を利用する構成が好ましい。なお、リアルタイム性が要求される放送信号の送出時に用いるデータ圧縮とは異なり、時間をかけてのデータ圧縮方法を利用することが可能となる。そのため、動き検出を精度良く実行できる上記方法を利用することが好ましい。
【０１５０】
ＨＤＤ２０７に保存された圧縮データ（第１の圧縮データ）と、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）やブルーレイディスクなどのディスクドライブ２０９に保存された圧縮データ（第２の圧縮データ、再生部を利用してメディアから取り出される）と、を切り替え部２０８で何れか一方を選択され、選択された圧縮データＤＢＤは、デコーダ２１１で伸長される（内部再生データＤＡＤ）。
【０１５１】
外部入力データＤＢＥと、内部再生データＤＡＤと、の何れか一方が切り替え部２１２で選択され、映像音声出力部２１３を介して映像音声表示部２１４（テレビジョンなど）に出力される。
【０１５２】
切り替え部２０４，２０８および２１２は、リモコン２１５を利用してユーザーが入力した信号から生成する構成が可能である。リモコン２１５から出力される赤外線などを受光部２１６で受光して、Ｉ／Ｆ２１７を介して電気信号として取り込まれ、マイコンなどを利用した制御部２１８で制御信号として生成される。
【０１５３】
図１５は、エンコーダ２０６のブロック図を図示している。図１５でエンコーダ２０６は、外部入力データＤＢＥから圧縮データＤＡＥを生成する機能を有する。
【０１５４】
エンコーダ２０６は、ブロック分割回路２２１、ＤＣＴ（離散コサイン変換）量子化回路２２２、エントロピー符号化回路２２３、ローカルデコーダ２３０および動き検出回路２２８を有する。ローカルデコーダは、逆ＤＣＴ逆量子化回路２２４、ループ内フィルタ２２５、画面内予測回路２２６、動き補償回路２２７および切り替え部２２９を有する。
【０１５５】
図１５において、エンコーダ２０６は、画像信号（外部入力データＤＢＥ）をブロック分割回路２２１でブロック分割（圧縮の単位となるブロックに切り分ける）してブロックデータを生成する。当該ブロックデータに対してＤＣＴ量子化回路２２２で、ブロックサイズに応じたＤＣＴ（離散コサイン変換）やＤＳＴ（離散サイン変換）などの直交変換及び量子化（画素値を離散化する）により量子化データを生成する。その後、エントロピー符号化回路２２３でエントロピー符合化（統計的性質を利用して冗長度を削減する）により符合化信号（圧縮データＤＡＥ）を生成する。なお、量子化データに対してローカルデコーダ２３０において、ローカルデコード処理を施したローカルデコードデータとブロックデータとの差分に対してあらためて直交変換及び量子化を実行することで、圧縮率を向上することができる。
【０１５６】
ここで、ローカルデコーダ２３０で行うローカルデコード処理は、逆ＤＣＴ逆量子化回路２２４において、量子化データを逆量子化及び逆直交変換して逆量子化データを生成する。そして、当該逆量子化データに対して、画面内予測回路２２６または動き補償回路２２７において、画面内（イントラ）予測及び動き補償による補正を加える処理である。なお、画面内予測回路２２６において、画面内（イントラ）予測は隣接する画素の画素値から画素値を推定できる場合、例えば、面内変化が緩やかな場合などに有効である。また、動き補償回路２２７において、動き補償は、動き検出回路２２８での動き検出により移動する物体を検出した場合に利用できる。物体を精度良く検出する必要があるため、上記の半導体装置を利用する構成が有効である。なお、ブロック化による境界での不連続性を補正する目的で、ループ内フィルタ２２５、においてループ内フィルタ（デブロッキングフィルタ）を利用する構成も有効である。なお、エンコーダ２０６における画面内（イントラ）予測及び動き補償に対応するデータは符合化信号に付加されて送出される。
【０１５７】
図１６は、デコーダ２１１のブロック図を図示している。図１６でデコーダ２１１は、圧縮データＤＢＤから内部再生データＤＡＤを生成する機能を有する。
【０１５８】
デコーダ２１１は、エントロピー復号回路２４１、逆ＤＣＴ逆量子化回路２４２、ループ内フィルタ２４３、画面内予測回路２４４、動き補償回路２４５および切り替え部２４６を有する。
【０１５９】
図１６において、デコーダ２１１に入力される符合化信号（圧縮データＤＢＤ）は、エントロピー復号回路２４１でエントロピー復号データに変換された後、逆ＤＣＴ逆量子化回路２４２で逆量子化及び逆直交変換して逆量子化データとされ、ループ内フィルタ２４３によるデブロッキング処理により復号画像信号（内部再生データＤＡＤ）となる。なお、エンコーダ２０６における画面内（イントラ）予測及び動き補償に対応するデータとして符合化信号に付加されているデータを利用して、デコーダ２１１内の画面内予測回路２４４および動き補償回路２４５における画面内（イントラ）予測及び動き補償による補正が加えられる。
【０１６０】
以上のような構成とすることで、動き補償予測を効率良く実行することで、効率的な画像データ圧縮が可能であり、また、画像データに合わせて、効率的に移動体のパターンを抽出するため、あるいは、より多くのパターンに対応するために、ニューロンの層数、同一層内のニューロン数など、階層構造を自由に変更できる半導体装置を提供することができ、当該半導体装置を用いた画像データの圧縮を効率良く実行することができるエンコーダを利用した、放送信号のデータ量を少なくした状態で記録する録画装置を提供することができる。
【０１６１】
（実施の形態５）
＜ＣＡＣ−ＯＳの構成＞
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
【０１６２】
ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
【０１６３】
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０１６４】
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
【０１６５】
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
【０１６６】
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
【０１６７】
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
【０１６８】
一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
【０１６９】
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
【０１７０】
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
【０１７１】
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
【０１７２】
ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
【０１７３】
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ  ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
【０１７４】
またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
【０１７５】
また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
【０１７６】
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
【０１７７】
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
【０１７８】
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
【０１７９】
従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
【０１８０】
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
【０１８１】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０１８２】
（本明細書等の記載に関する付記）
以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。
【０１８３】
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。
【０１８４】
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。
【０１８５】
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
【０１８６】
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
【０１８７】
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
【０１８８】
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
【０１８９】
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
【０１９０】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【０１９１】
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧（接地電圧）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
【０１９２】
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【０１９３】
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
【０１９４】
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
【０１９５】
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。
【０１９６】
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
【０１９７】
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
【０１９８】
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。
【０１９９】
本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。
【０２００】
本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。
【符号の説明】
【０２０１】
ＭＵＬ１    乗算回路
ＭＵＬ２    乗算回路
ＭＵＬ３    乗算回路
ＭＵＬ４    乗算回路
Ｔｒ０１    トランジスタ
Ｔｒ０８    トランジスタ
Ｔｒ１１    トランジスタ
Ｔｒ１４    トランジスタ
Ｔｒ１５    トランジスタ
Ｔｒ１６    トランジスタ
Ｔｒ１７    トランジスタ
１０    画像データ
１１    三角形
１２    円
２０    画像データ
３０    画像データ
３１    領域
４０    画像データ
４１    領域
１００    モジュール
１００＿１    モジュール
１００＿２    モジュール
１０１    アンプ
１０２    選択回路
１０３    差動アンプ
１０４    スイッチ
１０５    抵抗
１０６    ユニティゲインバッファ
１０７    増幅回路
１０８    バッファ
１１１    差動アンプ
１１２    スイッチ
１１３    抵抗
１１４    選択回路
１１５    差動アンプ
１１６    スイッチ
１１７    抵抗
１２１    ＯＰアンプ
１２２    ＯＰアンプ
２００    録画装置
２０１    チューナー
２０２    ＳＴＢ
２０３    信号入力部
２０４    切り替え部
２０５    外部入力機器
２０６    エンコーダ
２０７    ＨＤＤ
２０８    切り替え部
２０９    ディスクドライブ
２１０    再生部
２１１    デコーダ
２１２    切り替え部
２１３    映像音声出力部
２１４    映像音声表示部
２１５    リモコン
２１６    受光部
２１８    制御部
２２１    ブロック分割回路
２２２    ＤＣＴ量子化回路
２２３    エントロピー符号化回路
２２４    逆ＤＣＴ逆量子化回路
２２５    ループ内フィルタ
２２６    画面内予測回路
２２７    補償回路
２２８    検出回路
２２９    切り替え部
２３０    ローカルデコーダ
２４１    エントロピー復号回路
２４２    逆ＤＣＴ逆量子化回路
２４３    ループ内フィルタ
２４４    画面内予測回路
２４５    補償回路
２４６    切り替え部
【図１】
2018073017.tif 000011
【図２】
2018073017.tif 000012
【図３】
2018073017.tif 000013
【図４】
2018073017.tif 000014
【図５】
2018073017.tif 000015
【図６】
2018073017.tif 000016
【図７】
2018073017.tif 000017
【図８】
2018073017.tif 000018
【図９】
2018073017.tif 000019
【図１０】
2018073017.tif 000020
【図１１】
2018073017.tif 000021
【図１２】
2018073017.tif 000022
【図１３】
2018073017.tif 000023
【図１４】
2018073017.tif 000024
【図１５】
2018073017.tif 000025
【図１６】
2018073017.tif 000026
【図１７】
2018073017.tif 000027