(57)【要約】連続バーストモードでフラッシュメモリへアクセスする方法および装置を提供する。装置は、メモリアクセス命令を含む命令を実行するためのプロセッサであって、次のメモリアクセスが現在のメモリアクセスに連続したものであるかどうかを指示する次のアクセス信号を発生する前記プロセッサと、連続バーストモードの動作を有するメモリ、および前記メモリアクセス命令に応答した前記メモリへのアクセスを制御するためのバスインターフェイスを含む。該バスインターフェイスユニットは、次のアクセス信号がアサートされている間メモリの連続バーストモードを可能にする。  本発明は、  ニコチン依存症の薬物療法のための、少なくとも１種のコリン作動系モジュレーターおよび少なくとも１種の中枢オピオイド受容体を阻害する(blocking)物質を含む、活性成分の組合せに関する。
2005502144.tif 000002
【特許請求の範囲】
【請求項１】
デジタル処理装置であって、
命令を実行するためのプロセッサであって、該命令はメモリアクセス命令を含み、次のメモリアクセスが現在のメモリアクセスに連続したものであるかどうかを指示する次のアクセス信号を発生する、前記プロセッサ；
連続バーストモードの動作を有し、前記プロセッサとの通信用のメモリバスを有するメモリ；および
前記メモリアクセス命令に応答した前記メモリへのアクセスを制御するため、次のアクセス信号がアサートされている間メモリの連続バーストモードを可能にする、バスインターフェイスユニット；
とを含む、前記デジタル処理装置。
【請求項２】
プロセッサが、マイクロコントローラへの命令を実行するためのマイクロコントローラを含む、請求項１に記載のデジタル処理装置。
【請求項３】
バスインターフェイスユニットが、次のアクセス信号がディアサートされた場合にメモリの連続バーストモードを禁じる、請求項１に記載のデジタル処理装置。
【請求項４】
メモリが、フラッシュメモリを含む、請求項１に記載のデジタル処理装置。
【請求項５】
プロセッサ、メモリおよびバスインターフェイスユニットが、無線ターミナルにおける使用のためのベースバンドプロセッサを形成する、請求項１に記載のデジタル処理装置。
【請求項６】
プロセッサ、メモリおよびバスインターフェイスユニットが、単一の基板上に組み立てられている、請求項１に記載のデジタル処理装置。
【請求項７】
デジタル処理装置におけるメモリアクセスの方法であって、
メモリアクセス命令を含む命令を実行する、そして次のメモリアクセスが現在のメモリアクセスに連続したものであるかどうかを指示する次のアクセス信号を発生する、プロセッサを設けるステップ；
連続バーストモードの動作を有するメモリを設けること；および
次のアクセス信号がアサートされている間、前記メモリの連続バーストモードを可能にするステップ；
を含む、上記方法。
【請求項８】
プロセッサを設けるステップが、マイクロコントローラへの命令を実行するためのマイクロコントローラを設けることを含む、請求項７に記載の方法。
【請求項９】
メモリを設けるステップが、フラッシュメモリを設けることを含む、請求項８に記載の方法。
【請求項１０】
次のアクセス信号がディアサートされた場合に、メモリの連続バーストモードを禁じるステップをさらに含む、請求項７に記載の方法。
【請求項１１】
無線用途のベースバンドプロセッサであって、
マイクロコントローラへの命令を実行するためのマイクロコントローラであって、該命令がメモリアクセス命令を含み、次のメモリアクセスが現在のメモリアクセスに連続したものであるかどうかを指示する次のアクセス信号を発生する、前記マイクロコントローラ；
連続バーストモードの動作を有し、前記マイクロコントローラとの通信用のメモリバスを有する、フラッシュメモリ；および
前記メモリアクセス命令に応答した前記フラッシュメモリへのアクセスを制御するため、次のアクセス信号がアサートされている間フラッシュメモリの連続バーストモードを可能にする、バスインターフェイスユニット；
を含む、前記ベースバンドプロセッサ。
【発明の詳細な説明】
【０００１】
関連特許
本明細書は、２００１年８月２９日に出願された仮出願番号60/315,655の権利を主張し、前記出願はその全体が参照により本明細書に組み込まれる。
【０００２】
技術分野
本発明はデジタル処理システムに関し、特にフラッシュメモリの連続バーストモードの利用によってプロセッサ性能を改善するための方法および装置に関する。
【０００３】
背景技術
内蔵型ベースバンドプロセッサ、例えば無線用途で使用されるものなどは、デジタル信号プロセッサ、マイクロコントローラおよびメモリを一つのチップに含む場合がある。無線用途においては、無線システムのタイミングと同期を取る必要があるため、処理速度が重要である。マイクロコントローラの処理速度は、関連するメモリシステム、特にベースバンドプロセッサの外部にあるフラッシュメモリシステムにより主として決定される。処理速度を改善する一つの方法は、コードを外部メモリから、プロセッサの速度で作動することができ外部メモリより大きなバス幅を有する内部チップメモリへと、コピーすることである。しかし、コードベースはオン・チップメモリの容量を超える可能性がある。さらに、オン・チップメモリは、コードの保存に加えて少なくともその一部はデータ保存にも利用される。
【０００４】
マイクロコントローラの速度を改善する一つのオプションは、キャッシュメモリを加えることである。しかし、一般的な通信プロセッサのコード構造は、キャッシュメモリを使用してもほとんど改善が得られないようになっている。特に、コードの大部分が各パスにおいて利用されるように書かれていることもある。コード構造には多くの関数呼び出しおよび条件付コードが含まれる。そのため、プログラムのフローが一般に不連続となり、キャッシュ性能が低下する。
【０００５】
バーストモードフラッシュメモリは、キャッシュメモリをより速く充填するために用いることもできる。バーストモードフラッシュメモリでは、バーストの最初のワードにアクセスするのに要する時間は伝統的なフラッシュメモリのそれ（一般に７０〜１２０ｎｓ）とほぼ同じであるが、バーストの次のワードへのアクセスは格段に速い（一般に２０〜２５ｎｓ）。代表的なバーストモードフラッシュメモリは、固定バースト長を有し、例えば４ワードである。例を用いれば、４ワードのバーストを読み出すには７０＋２０＋２０＋２０ｎｓ＝１３０ｎｓの全アクセス時間を要し、一方、これら４ワードを１ワードずつ読み出すと、４×７０ｎｓ＝２８０ｎｓを要する。バーストバッファを用いて、マイクロコントローラに先立って読み出すことができる。このアプローチの問題点は、マイクロコントローラはプログラム構造により、バースト中の数個の命令のみを必要とする場合があることである。特に、フラッシュメモリから読み込まれたワードは、プログラムフローの非連続性のために不要の場合もある。従って、バーストバッファの使用により性能が大きく改善されることはない。
従って、フラッシュメモリのバーストモードを処理装置の性能の改善に利用するための方法と装置の改善が求められる。
【０００６】
発明の概要
本発明の第一の観点により、デジタル処理装置が提供される。該デジタル処理装置は、メモリアクセス命令を含む命令を実行するプロセッサであって、次のメモリアクセスが現在のメモリアクセスに連続したものであるかどうかを指示する次のアクセス信号を発生する前記プロセッサ、連続バーストモードの動作を有し、前記プロセッサとの通信用のメモリバスを有するメモリ、および、メモリアクセス命令に応答したメモリアクセスを制御するためのバスインターフェイスユニットを含む。前記バスインターフェイスユニットは、次のアクセス信号がアサートされている間、メモリの連続バーストモードを可能にする。
【０００７】
本発明の他の観点により、デジタル処理装置におけるメモリアクセスの方法を提供する。該方法は、メモリアクセス命令を含む命令を実行する、そして次のメモリアクセスが現在のメモリアクセスに連続したものであるかどうかを指示する次のアクセス信号を発生する、プロセッサを設けること、連続バーストモードを有するメモリを設けること、および、次のアクセス信号がアサートされている間、前記メモリの連続バーストモードを実行可能とすることを含む。
図面の簡単な説明
本発明をよりよく理解するため、参照により本明細書に組み込まれている、添付の図表を参照する。
【０００８】
発明の詳細な説明
本発明の一つの観点によれば、デジタル処理システムは、連続バーストモードの機能を有する型のフラッシュメモリを用いる。連続バーストモードは、バースト長の制限なしにバーストアクセスが連続して行えるモード、または非常に長いバースト長のバーストアクセスが可能なモードである。連続バーストモードは、バーストモード可能信号の状態により、長さが可変であってよい。さらに、連続バーストモードでは、アドレス範囲の制限なしにバーストアクセスを続けることができる。従って、例えば、フラッシュメモリは、連続バーストモード可能信号がアサートされている限り、連続したメモリアドレスにおいてデータワードを供給することができる。
【０００９】
本発明の他の観点によれば、デジタル処理システムは「次のアクセス」信号または同様の信号を発生する形式のプロセッサを用いる。「次のアクセス」信号は、次のメモリアクセスが現在のメモリアクセスに連続したものであるかどうかを指示する。特に、「次のアクセス」信号は、次のアドレスが現在のアドレス＋１に等しいかどうかを指示する。「次のアクセス」信号、これはまたｎＳＥＱ信号とも呼ばれるが、この信号を提供するプロセッサの一例は、Ａｄｖａｎｃｅｄ  Ｒｉｓｋ  ＭａｃｈｉｎｅｓのＡＲＭ７ＴＤＭＩマイクロコントローラである。従って、「次のアクセス」信号がアサートされた場合、次のアドレスは現在のアドレス＋１である。「次のアクセス」信号がアサートされていない場合、次のアドレスは、現在のアドレス＋１以外のアドレスである。
【００１０】
「次のアクセス」信号は、フラッシュメモリの連続バーストモードを制御するためにバスインターフェイスユニットで使用されてもよい。従って、「次のアクセス」信号がアサートされた場合、バスインターフェイスユニットは、フラッシュメモリの連続バーストモードを可能とし、バーストモードでの読出しを続ける。「次のアクセス」信号がプロセッサによりディアサートされた場合、バースト読出しが中断され、それによって可変長のバースト読出しが提供される。このアプローチは、フラッシュメモリの連続バーストモードにおけるアクセス時間が速いという利点を有する。さらに、次のアクセス信号がディアサートされた場合にバーストモードを中断することにより、使用しないワードの読出しが回避される。例を用いると、連続バーストにおける最初のワードには７０ｎｓのアクセス時間を要し、連続バーストにおける全ての続きのワードには２０ｎｓのアクセス時間を要する。性能における利点は、連続バーストにおいてワードにアクセスすること、およびプロセッサが使用しないワードにアクセスしないことにより、達成される。
【００１１】
本発明の態様によるデジタル処理システムのブロック図を図１に示す。マイクロコントローラ１０は、バスインターフェイスユニット１２を介してフラッシュメモリ１４に接続される。マイクロコントローラ１０、バスインターフェイスユニット１２、およびフラッシュメモリ１４は、アドレスバス、データ読出しバスおよび制御バスにより相互に結合されている。バスの構成次第では、データ書込みは別のバス（示されず）において行ってもよい。マイクロコントローラ１０は、「次のアクセス」信号をバスインターフェイスユニット１２に供給する。上に記載したように、「次のアクセス」信号は、次のメモリアドレスが現在のメモリアドレス＋１の時にアサートされる。「次のアクセス」信号は、プログラムフローの機能であり、連続したメモリアドレスがアクセスされている場合にアサートされ続ける。「次のアクセス」信号は、メモリアクセスが連続していないアドレスになされる場合、およびメモリがアクセスされない場合には、ディアサートされる。「次のアクセス」信号がアサートされた場合、バスインターフェイスユニット１２は、フラッシュメモリ１４の連続バーストモードを可能にする。連続バーストモードが可能となった場合、フラッシュメモリ１４は、アドレスバスに供給されたアドレスから始まる連続したメモリアドレスから、データワードを供給する。連続バーストモードがディアサートされた場合、現在のバーストは中断され、メモリアクセスは新しいアドレスから始められる。続くアクセスは、一つのワードアクセスでもよく、他の連続バーストモードアクセスでもよい。
【００１２】
本発明の態様を従来技術と比較した例を図２に示す。マイクロプロセッサ１０における命令バッファのサイズは４ワードに設定され、６または１２個の連続した命令が実行される。どちらの場合でも、命令は３ブロックにまたがり、命令バッファに適合する。番号２０および２２の列は、バーストモードではない、７０ｎｓのアクセス時間を有する通常のフラッシュメモリのケースを示す。番号２０の列は１２個の連続命令の例を示し、合計のアクセス時間は８４０ｎｓとなっており、番号２２の列は６個の連続命令の例を示し、合計のアクセス時間は４２０ｎｓとなっている。番号２４の列は１２個の連続命令で４ワードのバーストバッファを使用する場合を示す。このケースでは、インターフェイスユニットは常にブロック全体を読み出し、この場合は４ワードである。このケースでは最低と最高の場合に差はなく、それはインターフェイスが常にブロック全体を読み出すからである。番号２６の列は連続アドレスにおける１２個の連続命令の場合を示し、番号２８の列は連続アドレスにおける６個の連続命令の場合を示す。連続バーストモードを用いると、１２個の連続命令の場合、合計アクセス時間は２９０ｎｓであり、６個の連続命令の場合は、合計アクセス時間は１７０ｎｓである。図２からわかるように、可変長の連続バーストモードを用いることにより、大幅な改善が得られる。
【００１３】
上記の記載は例示目的であり、限定は意図していない。この記載は、当業者に対し多くの変形および代替を示唆するであろう。これらの代替および変形の全ては、本明細書のクレームに含まれることが意図される。当業者は、本明細書に記載された特定の態様と同等のものを認識でき、それらの同等物もまた、本明細書のクレームに包含されることが意図される。さらに、従属するクレームに記された特定の特徴は、本発明の範囲において互いに組み合わせることが可能で、それにより本発明が、従属するクレームの特徴の他の可能な組合せを有する他の態様に対しても特定的に志向されるものであることが、認識されるべきである。
【図面の簡単な説明】
【００１４】
【図１】本発明の態様に従った、デジタル処理システムのブロック図である。
【図２】例を用いて、本発明により達成される結果と従来技術の方法により達成される結果の比較を示す。
【図１】
2005502144.tif 000003
【図２】
2005502144.tif 000004
【国際公開パンフレット】
2005502144.tif 000005
2005502144.tif 000006
2005502144.tif 000007
2005502144.tif 000008
2005502144.tif 000009
2005502144.tif 000010
2005502144.tif 000011
2005502144.tif 000012
2005502144.tif 000013
2005502144.tif 000014
2005502144.tif 000015
2005502144.tif 000016
【国際公開パンフレット（コレクトバージョン）】
2005502144.tif 000017
【国際調査報告】
2005502144.tif 000018
2005502144.tif 000019
2005502144.tif 000020