(57)【要約】【発明の要旨】このフラットパネルディスプレイシステム用基準電圧発生装置はＤＡ変換器１２を含み、ディスプレイシステムにマルチ基準電圧を供給する。ここで、ＤＡ変換器１２は複数のレジスタ１４の一つからデジタル入力基準電圧を受信して複数のサンプル＆ホールド回路１８の一つへアナログ出力を提供する。制御論理１６は複数のサンプル＆ホールド回路１８のどの一つがＤＡ変換器１２の出力に結合するかを選択する。第1のスイッチ２０はＤＡ変換器１２の入力に結合する共通端子と各々がレジスタ１４の一つに結合するスイッチング端子とを有する。第２のスイッチ２２はＤＡ変換器１２の出力に結合する共通端子と各々がサンプル＆ホールド回路１８の一つに結合するスイッチング端子とを有する。
2005502093.tif 000002
【特許請求の範囲】
【請求項１】
入力および出力を有するデジタルアナログ変換器（ＤＡ変換器）、
各々がＤＡ変換器の入力に選択的に結合する複数のレジスタ、
各々がＤＡ変換器の出力に結合する複数のサンプル＆ホールド回路、及び
複数のレジスタのどの一つがＤＡ変換器の入力に結合するかを選択し、複数のサンプル＆ホールド回路のどの一つがＤＡ変換器の出力に結合するかを選択するコントローラを含むことを特徴とするフラットパネルディスプレイシステム用基準電圧発生器。
【請求項２】
前記複数のサンプル＆ホールド回路は、少なくとも一つの列ドライバに結合することを特徴とする請求項１記載の基準電圧発生器。
【請求項３】
前記少なくとも一つの列ドライバは、フラットパネルディスプレイに結合することを特徴とする請求項２記載の基準電圧発生器。
【請求項４】
前記コントローラは、前記複数のサンプル＆ホールド回路の少なくとも１つにより保持した電荷が所定の時間、維持されるように前記複数のサンプル＆ホールド回路の少なくとも１つをリフレッシュすることを特徴とする請求項１記載の基準電圧発生器。
【請求項５】
入力および出力を有するデジタルアナログ変換器（ＤＡ変換器）、
各々がＤＡ変換器の入力に選択的に結合する複数のレジスタ、
各々がＤＡ変換器の出力に結合する複数のサンプル＆ホールド回路、
ＤＡ変換器 の入力に結合する共通端子と各々がレジスタの一つに結合するスイッチング端子とを有する第１のスイッチであって、レジスタの一つをＤＡ変換器 の入力に選択的に結合する第１のスイッチ、及び
ＤＡ変換器の出力に結合する共通端子と各々がサンプル＆ホールド回路の一つに結合するスイッチング端子とを有する第２のスイッチであって、サンプル＆ホールド回路の一つをＤＡ変換器の出力に選択的に結合する第２のスイッチを含むことを特徴とするフラットパネルディスプレイシステム用基準電圧発生器。
【請求項６】
前記サンプル＆ホールド回路の各々は、
前記サンプル＆ホールド回路の入力を形成する第１の入力を有し、かつ、一緒に接続された第２の入力と出力とを有する増幅器、及び
前記増幅器の第１の入力を接地に接続するキャパシタを含むことを特徴とする請求項５記載の基準電圧発生器。
【請求項７】
前記複数のレジスタのどの一つが前記第１のスイッチのスイッチング端子に結合するかを選択し、前記複数のサンプル＆ホールド回路のどの一つが前記第２のスイッチのスイッチング端子に結合するかを選択するコントローラを更に含むことを特徴とする請求項５記載の基準電圧発生器。
【請求項８】
前記サンプル＆ホールド回路は、少なくとも一つの列ドライバに結合することを特徴とする請求項５記載の基準電圧発生器。
【請求項９】
前記少なくとも一つの列ドライバは、フラットパネルディスプレイに結合することを特徴とする請求項８記載の基準電圧発生器。
【請求項１０】
前記コントローラは、前記サンプル＆ホールド回路の少なくとも1つにより保持した電荷が所定の時間、維持されるように前記サンプル＆ホールド回路の少なくとも1つをリフレッシュすることを特徴とする請求項７記載の基準電圧発生器。
【請求項１１】
前記レジスタは互いに独立して更新され得ることを特徴とする請求項５記載の基準電圧発生器。
【請求項１２】
デジタルアナログ変換器（ＤＡ変換器）を使用してフラットパネルディスプレイシステムにマルチ基準電圧を供給することを含むフラットパネルディスプレイシステムへの基準電圧提供方法において、ＤＡ変換器は複数のレジスタの一つからデジタル入力を受け入れて複数のサンプル＆ホールド回路の一つへアナログ出力を提供することを特徴とする基準電圧提供方法。
【請求項１３】
前記複数のサンプル＆ホールド回路は、少なくとも一つの列ドライバに結合することを特徴とする請求項１２記載の基準電圧提供方法。
【請求項１４】
前記少なくとも一つの列ドライバは、フラットパネルディスプレイに結合することを特徴とする請求項１３記載の基準電圧提供方法。
【請求項１５】
コントローラを使用してＤＡ変換器を指向させることを含むことを特徴とする請求項１２記載の基準電圧提供方法。
【請求項１６】
前記コントローラは、前記複数のサンプル＆ホールド回路の少なくとも１つにより保持した電荷が所定の時間、維持されるように前記複数のサンプル＆ホールド回路の少なくとも１つをリフレッシュすることを特徴とする請求項１５記載の基準電圧提供方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（優先権の主張）
本出願は、２００１年９月５日出願の米国仮出願番号第６０／３１７，５８１号に基づき優先権主張を行う。
【０００２】
（関連出願の相互参照）
以下の出願は、本出願と同時に出願されている。「アナログデマルチプレクサ（ANALOGDEMULTIPLEXER）」、米国出願第  号、発明者：チョウ−イン  チア（Chor-Yin Chia）、出願日２００２年９月５日。この特許出願は本願明細書と参照される。
【０００３】
（発明の技術分野）
本発明は、基準電圧発生器、特に、フラットパネルディスプレイ装置用基準電圧発生器の分野に関する。
【背景技術】
【０００４】
従来のフラットパネルディスプレイシステム、例えば液晶ディスプレイ（LCD）システムにおいて、各ピクセル又は要素の輝度はトランジスタにより制御される。能動マトリックス・ディスプレイは、格子状（行と列）に配置したトランジスタ（例えば薄膜トランジスタ）を含む。列ラインは、各列の各トランジスタと連携するドレイン又はソースに結合する。行ラインは、各行のトランジスタと連携する各ゲートに結合する。行に並んだトランジスタは、その行の各トランジスタをオンにする行ラインにゲート制御信号を提供することにより作動する。それからその行の作動した各トランジスタは、その列ラインからアナログ電圧値を受信してそれに特定の量の光を発光させる。一般的に言って、列ドライバ回路は各ピクセル又は要素が適当な量の光を発光するように、列ラインにアナログ電圧を提供する。ディスプレイの解像度は、異なった輝度レベルの数に関係する。高い質のディスプレイのために、列ドライバに電圧を供給するのにマルチ基準電圧バッファ（例えば８ボルト以上）を必要とする。
【０００５】
図１は、ドライバ回路と一緒にフラットパネルディスプレイ２の簡略化したブロック図を示す。ドライバ回路はマルチ基準電圧バッファ６からアナログの電圧を得る列ドライバ４を含む。図１はフラットパネルディスプレイ２から論理的に分離したドライバ回路を示すが、市販のフラットパネルディスプレイは典型的にディスプレイおよびドライバ回路を一緒にして単一の薄いパッケージに入れる。したがって、斯かるディスプレイ用回路を開発する上で主に考慮すべきことは、斯かる論理を実行するのに必要とするマイクロチップダイのサイズである。
【０００６】
マルチ基準電圧出力を実現するため、異なる電圧を発生するのにデジタルアナログ変換器（ＤＡ変換器）を用いることができる。キャパシタをＤＡ変換器に結合して一時的に電圧をバッファできる。斯かるマルチ基準電圧回路は、従来、いくつかの方法で実行された。１方法は、図２に示すマルチＤＡ変換器構造を使用する。図２では、各チャネルに１つのＤＡ変換器を使用してバッファを駆動する。しかしながら、ＤＡ変換器回路は非常に大きい。斯かるマルチＤＡ変換器構造では、出力の数が増えるにつれて、チップダイのサイズが望ましくないほど大きくなる。マルチ基準電圧バッファを実行する他の方法は、図３に示すように、スイッチング回路網を有する抵抗器またはキャパシタのラダー（はしご）を使用することである。全ての出力が独立に動作するので、Ｍ個の出力を有するＮビット変換器に対して、Ｍ・２Ｎ個のスイッチが必要である。よって、必要なスイッチの数は、望ましくないほど大きいスペースを占有し得る。必要であるものは、フラットパネルディスプレイパッケージで使われるのに十分小さいマルチ基準電圧バッファである。
【０００７】
（発明の詳細な説明）
図４は、本発明の一実施例のブロック図である。一実施例において、図４で、単一のＤＡ変換器１２をＮ個のレジスタ１４およびＭ個のサンプル＆ホールド回路１８と使用してＭ個のマルチ基準電圧出力を提供することができる。Ｍ個のマルチ基準出力は、列ドライバ（図示せず）またはフラットパネルディスプレイ（図示せず）を駆動する類似した装置への入力として使う。動作において、ＤＡ変換器１２はＤＡ変換器のレジスタ１４の１つから入力されたデジタルデータを得て、それから対応するアナログの電圧をサンプル＆ホールド回路１８の１つへ出力する。Ｍはいかなる整数でもあり得る。ＤＡ変換器の各レジスタ１４はｋビットの広域である。一実施例において、ｋは１０であり得る。もう一つの実施例では、ｋはいかなる偶数でもあり得る。単一のＤＡ変換器が使われるので、回路は図２のマルチＤＡ変換器構造と比較してまたは図３の大きいスイッチ回路網と比較して小さい。
【０００８】
制御論理１６はどのレジスタ１４とサンプル＆ホールド回路１８がＤＡ変換器１２に選択的に結合するかを決定する。制御論理１６は適当なレジスタ１４とサンプル＆ホールド回路１８をＤＡ変換器１２に接続するようにスイッチング端子（マルチプレクサ又は類似した装置）２０と２２をプログラムする。一旦接続されると、ＤＡ変換器１２はレジスタ１４に蓄積される整数を受け入れ、それをサンプル＆ホールド回路１８へ出力されるアナログ電圧に変換する。レジスタ１４は独立に設定され得る。任意のレジスタ１４が任意のサンプル＆ホールド回路１８と連携できるが、一実施例において、与えられたレジスタは常に同じサンプル＆ホールド回路と連携する。サンプル＆ホールド回路（例えばキャパシタ又は電荷を蓄積するのに使用する類似した回路素子）は、電荷が低下し始める前に限られた量の時間、電荷を保持できる。一実施例において、制御論理１６はレジスタとサンプル＆ホールド回路のペアをＤＡ変換器１２に接続し、それらを介してサイクルする。このように、サンプル＆ホールド回路１８は絶えずそれらの電荷を維持する。更に、制御回路は、ホールドキャパシタ上の電圧ドリフトを回避するようにリフレッシュを提供する。リフレッシュ速度が十分に早ければ、一定で正確なマルチバッファ出力を得ることができる。
【０００９】
一実施例では、Ｍ個のサンプル＆ホールド回路１８の各々は、増幅器２４とキャパシタ２６とを備える。増幅器２４の第１の入力はサンプル＆ホールド回路の入力を形成する。増幅器２４の第２の入力と出力とは一緒に接続される。キャパシタ２６は増幅器２４の第１の入力を接地に接続する。
【００１０】
図５は、本発明の他の実施例のブロック図である。この実施例は、入力増幅器２８を含み、出力デマルチプレクサ回路３０を形成する。出力デマルチプレクサ回路は、相互参照の出願第  号に記載されている。一実施例において、図５の出力デマルチプレクサ３０は、相互参照の出願第  号の図６の回路を使用して実行されることができる。本発明の全ての回路が単一のチップ上に含まれることができると理解する。
【００１１】
本発明の好ましい実施例の前述の説明は、図例および説明のために提供された。包括または本発明を正確な開示形態に限定するものではない。多くの修正変更は当業者には明らかである。実施例は本発明の原理およびその実用用途を最良に記載するために選択して記載し、それにより他の業者は本発明、種々の実施例、そして、考えられる特定の使用に適した種々の修正について理解することができる。本発明の範囲は特許請求の範囲により定義されることを意図する。
【図面の簡単な説明】
【００１２】
【図１】図１は、一般的なフラットパルディスプレイシステムのブロック図である。
【図２】図２は、従来のマルチ基準電圧バッファのブロック図である。
【図３】図３は、他の従来のマルチ基準電圧バッファのブロック図である。
【図４】図４は、本発明の一実施例のブロック図である。
【図５】図５は、本発明の他の実施例のブロック図である。
【図１】
2005502093.tif 000003
【図２】
2005502093.tif 000004
【図３】
2005502093.tif 000005
【図４】
2005502093.tif 000006
【図５】
2005502093.tif 000007
【国際公開パンフレット】
2005502093.tif 000008
2005502093.tif 000009
2005502093.tif 000010
2005502093.tif 000011
2005502093.tif 000012
2005502093.tif 000013
2005502093.tif 000014
2005502093.tif 000015
2005502093.tif 000016
2005502093.tif 000017
2005502093.tif 000018
2005502093.tif 000019
2005502093.tif 000020
【国際調査報告】
2005502093.tif 000021