(57)【要約】【課題】  非晶質シリコン薄膜トランジスタ液晶表示装置及びその製造方法【解決手段】  表示領域と複数のシフトレジスタが形成される駆動回路領域とを有する絶縁基板上に、ゲートラインとゲート電極とを含むゲートパターンが形成される。その上にはゲート絶縁膜及びデータパターンが順次形成される。データパターンを含む基板上に、表示領域のドレイン電極を露出する第１コンタクトホール、各シフトレジスタの第１トランジスタのゲート電極及びソース/ドレイン電極をそれぞれ露出する第２及び第３コンタクトホールを有する保護膜が形成される。保護膜上には、表示領域のドレイン電極と連結される第１電極と、第１トランジスタのゲート電極とソース/ドレイン電極とを連結する第２電極を含む電極パターンが形成される。シフトレジスタと配線とを含むゲート駆動回路を別途の工程を追加せずに絶縁基板上に集積させることで、非晶質シリコン薄膜トランジスタ液晶表示装置の製造工程を単純化させて製造コストを下げることができる。
2005527856.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイが形成される表示領域と、複数のシフトレジスタが形成される駆動回路領域とを有する絶縁基板と、
前記基板上に形成され、ゲートラインとゲート電極とを含むゲートパターンと、
前記ゲートパターンを含む基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された活性層パターンと、
前記活性層パターンを含む基板上に形成され、前記活性層パターンの第１領域と接触するソース電極と、前記活性層パターンの第２領域と接触するドレイン電極と、前記ドレイン電極と連結されるデータラインと、を含むデータパターンと、
前記データパターンを含む基板上に形成され、前記表示領域のドレイン電極を露出する第１コンタクトホールと、各シフトレジスタの第１トランジスタのゲート電極を露出する第２コンタクトホールと、前記第１トランジスタのソース/ドレイン電極を露出する第３コンタクトホールと、を有する保護膜と、
前記保護膜上に形成され、前記第１コンタクトホールを通じて前記表示領域のドレイン電極と連結される第１電極と、前記第２及び第３コンタクトホールを通じて前記第１トランジスタのゲート電極とソース/ドレイン電極とを連結する第２電極とを含む電極パターンと、
を具備することを特徴とする、非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項２】
それぞれのシフトレジスタに信号を印加するために前記駆動回路領域の基板上に配置され、すべてのシフトレジスタが形成された主配線を更に具備することを特徴とする、請求項１記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項３】
前記駆動回路領域の基板上に配置され、前記駆動回路領域における各シフトレジスタのトランジスタと前記主配線とを連結するように前記主配線と交差して形成された分岐配線を更に具備することを特徴とする、請求項２記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項４】
前記分岐配線と前記主配線とが交差する部分は、前記主配線より小さい線幅で形成されたことを特徴とする、請求項３記載の非晶質シリコン薄膜トランジスタ液晶表示装置。  
【請求項５】
前記主配線と前記分岐配線は、互いに異なる層に形成されることを特徴とする、請求項３記載の非晶質薄膜トランジスタ液晶表示装置。
【請求項６】
前記主配線は、前記ゲートパターンと同じ層に形成され、前記分岐配線は、前記データパターンと同じ層で形成されることを特徴とする、請求項５記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項７】
前記主配線は、前記データパターンと同じ層で形成され、前記分岐配線は、前記ゲートパターンと同じ層で形成されることを特徴とする、請求項５記載の非晶質薄膜トランジスタ液晶表示装置。
【請求項８】
前記電極パターンは、１つの前記主配線上に形成された第４コンタクトホールと、１つの前記分岐配線上に形成された第５コンタクトホールとを通じて、１つの前記主配線と１つの分岐配線を連結する第３電極を更に含むことを特徴とする、請求項３記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項９】
前記第４及び第５コンタクトホールは、前記分岐配線よりも大きい線幅を有するように形成されることを特徴とする、請求項８記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項１０】
前記駆動回路領域における駆動トランジスタのゲート電極はボックス構造を有し、ソース/ドレイン電極はインターデジタル構造を有することを特徴とする、請求項１記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項１１】
前記表示領域の基板上に、前記ゲートパターンと同じ層で形成され、前記ゲートラインと平行に所定間隔に離隔されたキャパシタ下部電極を更に具備することを特徴とする、請求項１記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項１２】
複数のゲートラインと複数のデータラインとが形成される表示領域と、ゲート駆動回路領域と、を含む絶縁基板と、
ゲート電極とソース/ドレイン電極とを有する複数個の薄膜トランジスタを含み、前記ゲート駆動回路領域の基板上に形成され、前記複数のゲートラインを順次選択する複数のシフトレジスタと、
それぞれのシフトレジスタに信号を印加するために前記ゲート駆動回路領域の基板上に配置され、すべてのシフトレジスタが１つの層で形成された主配線と、
前記シフトレジスタと主配線とを含んだ基板上に形成され、前記表示領域のデータラインの一部分を露出する第１コンタクトホールと、各シフトレジスタの第１トランジスタのゲート電極を露出する第２コンタクトホールと、前記第１トランジスタのソース/ドレイン電極を露出する第３コンタクトホールと、を有する保護膜と、
前記保護膜上に形成され、前記第１コンタクトホールを通じて前記表示領域のデータラインに連結された第１電極と、前記第２及び第３コンタクトホールを通じて前記第１トランジスタのゲート電極とソース/ドレイン電極とを連結する第２電極とを含む電極パターンと、
を具備することを特徴とする、非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項１３】
前記ゲート駆動回路領域の基板上に形成され、前記主配線と各シフトレジスタのトランジスタとを連結するように前記主配線と交差して形成された分岐配線を更に具備することを特徴とする、請求項１２記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項１４】
前記分岐配線と前記主配線とが交差する部分は、前記主配線より小さい線幅で形成されることを特徴とする、請求項１３記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項１５】
前記主配線と前記分岐配線とは、互いに異なる層に形成されることを特徴とする、請求項１３記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項１６】
前記主配線は、前記ゲートラインと同じ層で形成され、前記分岐配線は、前記データラインと同じ層に形成されることを特徴とする、請求項１５記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項１７】
前記主配線は、前記データラインと同じ層に形成され、前記分岐配線は、前記ゲートラインと同じ層に形成されることを特徴とする、請求項１５記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項１８】
前記電極パターンは、１つの前記主配線上に形成された第４コンタクトホールと１つの前記分岐配線上に形成された第５コンタクトホールとを通じて前記主配線と分岐配線とを連結する第３電極を更に含むことを特徴とする、請求項１３記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項１９】
前記第４及び第５コンタクトホールは、前記分岐配線より大きい線幅で形成されたことを特徴とする、請求項１８記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項２０】
前記駆動回路領域における駆動トランジスタのゲート電極はボックス構造を有し、ソース/ドレイン電極は、インターデジタル構造を有することを特徴とする、請求項１２記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項２１】
画素アレイが形成される表示領域と、複数のシフトレジスタが形成される駆動回路領域と、を有する絶縁基板上に、ゲートラインとゲート電極とを含むゲートパターンを形成する段階と、
前記ゲートパターンを含む基板上にゲート絶縁膜を形成する段階と、
前記ゲート電極上に形成されているゲート絶縁膜上に活性層パターンを形成する段階と、
前記活性層パターンを含む基板上に、前記活性層パターンの第１領域と接触するソース電極と、前記活性層パターンの第２領域と接触するドレイン電極と、前記ドレイン電極と連結されるデータラインと、を含むデータパターンを形成する段階と、
前記データパターンを含む基板上に保護膜を形成する段階と、
前記保護膜とゲート絶縁膜とをエッチングして、前記表示領域のドレイン電極を露出する第１コンタクトホールと、各シフトレジスタの第１トランジスタのゲート電極を露出する第２コンタクトホールと、前記第１トランジスタのソース/ドレイン電極を露出する第３コンタクトホールと、を形成する段階と、
前記保護膜上に前記第１コンタクトホールを通じて前記表示領域のドレイン電極と連結される第１電極と、前記第２及び第３コンタクトホールを通じて前記第１トランジスタのゲート電極とソース/ドレイン電極を連結する第２電極と、を含む電極パターンを形成する段階と、
を具備することを特徴とする、非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項２２】
前記ゲートパターンを形成する段階又は前記データパターンを形成する段階のうちのいずれか一つの段階において、
前記駆動回路領域の基板上に、前記ゲートパターン又は前記データパターンと同じ層に主配線を形成し、
前記主配線は、一番目のシフトレジスタから最後のシフトレジスタまで同じ層に形成されることを特徴とする、請求項２１記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項２３】
前記データパターンを形成する段階又は前記ゲートパターンを形成する段階のうちのいずれか一つの段階において、
前記駆動回路領域の基板上に、前記データパターン又は前記ゲートパターンと同じ層に分岐配線を形成し、
前記分岐配線は、前記主配線と各シフトレジスタのトランジスタとを連結するように前記主配線と交差して形成されることを特徴とする、請求項２２記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項２４】
前記分岐配線と前記主配線とが交差する部分は、前記主配線より小さい線幅で形成することを特徴とする、請求項２３記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項２５】
前記第１、第２及び第３コンタクトホールを形成する段階において、
前記主配線の一部分を露出する第４コンタクトホールと、前記分岐配線の一部分を露出する第５コンタクトホールとを形成し、
前記電極パターンは、前記第４及び第５コンタクトホールを通じて一部の前記主配線と一部の分岐配線とを連結する第３電極を更に含むことを特徴とする、請求項２３記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項２６】
前記第４及び第５コンタクトホールは、前記分岐配線より大きい線幅を有するように形成されることを特徴とする、請求項２５記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項２７】
前記ゲートパターンを形成する段階において、前記表示領域の基板上に前記ゲートパターンと同じ層で構成され、前記ゲートラインと平行に位置して所定間隔離隔されたキャパシタ下部電極を形成することを特徴とする、請求項２１記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項２８】
前記駆動回路領域の駆動トランジスタのゲート電極はボックス構造を有し、ソース/ドレイン電極はインターデジタル構造を有するように形成することを特徴とする、請求項２１記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項２９】
画素アレイが形成される表示領域と、複数のシフトレジスタが形成される駆動回路領域と、を有する絶縁基板上に、ゲートラインとゲート電極とを含むゲートパターンを形成する段階と、
前記ゲートパターンを含む基板上にゲート絶縁膜を形成する段階と、
一つのマスクを用いて前記ゲート絶縁膜上に、活性層パターンと、前記活性層パターンの第１領域と接触するソース電極と、前記活性層パターンの第２領域と接触するドレイン電極と、前記ドレイン電極と連結されるデータラインと、を含むデータパターンを形成する段階と、
前記データパターンを含む基板上に保護膜を形成する段階と、
前記保護膜とゲート絶縁膜とをエッチングして、前記表示領域のドレイン電極を露出する第１コンタクトホールと、各シフトレジスタの第１トランジスタのゲート電極を露出する第２コンタクトホールと、前記第１トランジスタのソース/ドレイン電極を露出する第３コンタクトホールと、を形成する段階と、
前記保護膜上に、前記第１コンタクトホールを通じて前記画素領域のドレイン電極と連結される第１電極と、前記第２及び第３コンタクトホールを通じて前記第１トランジスタのゲート電極とソース/ドレイン電極とを連結する第２電極と、を含む電極パターンを形成する段階と、
を具備することを特徴とする、非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項３０】
前記ゲートパターンを形成する段階又は前記データパターンを形成する段階のうちのいずれか一つの段階において、
前記駆動回路領域の基板上に前記ゲートパターン又は前記データパターンと同じ層で構成された主配線を形成し、
前記主配線は、一番目のシフトレジスタから最後のシフトレジスタまで同じ層に形成されることを特徴とする、請求項２９記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項３１】
前記データパターンを形成する段階又は前記ゲートパターンを形成する段階のうちのいずれか一つの段階において、
前記駆動回路領域の基板上に前記データパターン又は前記ゲートパターンと同じ層にた分岐配線を形成し、
前記分岐配線は、前記主配線と各シフトレジスタのトランジスタとを連結するように前記主配線と交差して形成することを特徴とする、請求項２９記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項３２】
前記分岐配線と前記主配線とが交差する部分は、前記主配線より小さい線幅で形成されることを特徴とする、請求項３１記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項３３】
前記第１、第２及び第３コンタクトホールを形成する段階において、前記主配線の一部分を露出する第４コンタクトホールと、前記分岐配線の一部分を露出する第５コンタクトホールとを形成し、
前記電極パターンは、前記第４及び第５コンタクトホールを通じて、１つの前記主配線と１つの分岐配線とを連結する第３電極を更に含むことを特徴とする、請求項３１記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項３４】
前記第４及び第５コンタクトホールは、前記分岐配線より大きい線幅を有するように形成されることを特徴とする、請求項３３記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項３５】
前記一つのマスクを用いて活性層パターンとデータパターンとを形成する段階は、
前記ゲート絶縁膜上に、非晶質シリコン層と不純物がドーピングされた非晶質シリコン層と金属層とを順次蒸着する段階と、
ソース電極とドレイン電極との間のチャンネル部分の高さが、ソース電極とドレイン電極部分との表面の高さより低い感光膜パターンを前記金属層上に形成する段階と、
前記感光膜パターンをマスクとして用いて、露出した金属層とその下部のドーピングされた非晶質シリコン層と非晶質シリコン層とをパターニングして、活性層パターンとデータパターンとを形成する段階と、
を含むことを特徴とする、請求項２９記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項３６】
前記ゲートパターンを形成する段階において、前記表示領域の基板上に、前記ゲートパターンと同じ層で構成され、前記ゲートラインと平行に位置して所定間隔離隔されたキャパシタ下部電極を形成することを特徴とする、請求項２９記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項３７】
前記駆動回路領域における駆動トランジスタのゲート電極はボックス構造を有し、ソース/ドレイン電極はインターデジタル構造を有するように形成することを特徴とする、請求項２９記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及びそれの製造方法に関し、より詳細には、液晶表示装置でゲート駆動回路を非晶質シリコン薄膜トランジスタ基板に集積させた非晶質シリコン薄膜トランジスタ−液晶表示装置及びそれの製造方法に関する。
【背景技術】
【０００２】
今日のような情報化時代において、電子ディスプレイ装置の役割は情報通信業界において次第に重要になり、各種電子ディスプレイ装置が多様な産業分野及び過程において広範囲に用いられている。そのような電子ディスプレイ装置は、情報社会のさまざまな要求に応じて新しい機能を有するように、連続的な進化を遂げている。
【０００３】
一般的に、電子ディスプレイ装置とは、多様な情報を視覚を通じて人間に伝達する装置を称する。即ち、電子ディスプレイ装置とは、各種電気機器から出力される電気的な情報信号を人間の視覚で認識できる光情報信号に変換する電子装置と定義することができる。
【０００４】
このような電子ディスプレイ装置において、光情報信号が発光現状によって表示される場合には発光型表示装置と称され、反射、散乱、干渉現象などによって光変調が表示される場合には、受光型表示装置と称される。能動型表示装置とも称される前記発光型表示装置としては、陰極線管（ＣＲＴ）プラズマディスプレイパネル（ＰＤＰ）、発光ダイオード（ＬＥＤ）及び／または電子発光ディスプレイ（ＥＬＤ）などがある。また、受動型表示装置と称される前記受光型表示装置には液晶表示装置（ＬＣＤ）、電気化学表示装置（ＥＣＤ）、及び／または電気泳動画像表示装置（ＥＰＩＤ）などが該当される。
【０００５】
テレビやコンピュータ用モニタなどのような画像表示装置に用いられる陰極線管（ＣＲＴ）は、高い表示品質と低コストの面から、長い間占有率を占めしているが、重い重量、大きい容積及び高い消費電力などのような多い短所を有している。
【０００６】
最近では、半導体技術の急速な進歩によって、薄くて軽いながら低い消費電力の特徴を有するフラットパネル型ディスプレイ装置に対した要求が急激に増大している。
【０００７】
平板ディスプレイ装置のうち、液晶表示装置はＣＲＴに等しいほどの高画質を維持する一方で、他のディスプレイ装置に比べ薄くて軽く、低い消費電力及び低い駆動電圧を有しているだけでなく、陰極線管に近い画像表示が可能であるため、多様な電子装置に広範囲に用いられている。
【０００８】
一般に、液晶表示装置は、電極が形成されている二枚の基板とその間に挿入されている液晶層とで構成される。前記電極に電圧を印加して液晶分子を再配列させて透過される光の量を調節する。
【０００９】
液晶表示装置のうちにも、現在主に使われているのは、二枚の基板にそれぞれ電極が形成されていて、各電極に印加される電圧をスイッチングする薄膜トランジスタを具備する装置であり、前記薄膜トランジスタは、二枚の基板のうち、いずれか一つに形成される。
【００１０】
画素部に薄膜トランジスタを用いる液晶表示装置は、非晶質型と多結晶型に区分されるが、多結晶シリコン薄膜トランジスタ液晶表示装置は消費電力が小さくて価額が安い反面、非晶質シリコン薄膜トランジスタ−液晶表示装置と比べて製造工程が複雑であるという短所がある。それで、多結晶シリコン薄膜トランジスタ液晶表示装置は携帯電話のディスプレイのように小型ディスプレイ装置に主に適用される。非晶質シリコン薄膜トランジスタ液晶表示装置は、大面積が容易し、収率が高くて主にノートブックＰＣ、ＬＣＤモニタ、ＨＤＴＶなどの大画面ディスプレイ装置に適用される。
【００１１】
図１に図示したように、多結晶シリコン薄膜トランジスタ液晶表示装置は、画素アレイが形成されたガラス基板１０上にデータ駆動回路１２とゲート駆動回路１４とを形成し、端子部１６と統合印刷回路基板２０をフィルムケーブル１８で連結する。このような構造は、製造原価を節減し、駆動回路を一体化することで電力損実を最小化することができる。
【００１２】
しかし、図２に図示したように、非晶質シリコン薄膜トランジスタ液晶表示装置は、フレキシブル印刷回路基板３２上にＣＯＦ（Chip on film）方式でデータ駆動チップ３４を形成し、フレキシブル回路基板３２を通じてデータ印刷回路基板３６と画素アレイのデータライン端子部とを連結する。また、フレキシブル印刷回路基板３８上にＣＯＦ方式でゲート駆動チップ４０を形成し、フレキシブル印刷回路基板３８を通じてゲート印刷回路基板４２と画素アレイとのゲートライン端子部を連結する。
【００１３】
また、最近、ゲート電源供給部をデータ印刷回路基板に実装する統合印刷回路基板技術を採用してゲート印刷回路基板を除去する技術が開発された。本出願人が先出願した韓国特許公開番号２０００−６６４９３号では、ゲート印刷回路基板を除去した統合印刷回路基板を採用したＬＣＤモジュールを開示している。
【００１４】
しかし、統合印刷回路基板を採用してもゲート駆動回路が形成されたフレキシブル印刷回路基板はそのまま使用する。従って、複数のフレキシブル印刷回路基板をガラス基板に組み立てする工程を遂行するため、非晶質シリコン薄膜トランジスタ液晶表示装置は、多結晶シリコン薄膜トランジスタ液晶表示装置に比べて外部導線結合（ＯＬＢ）工程が複雑で製造原価が高くなる。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明の目的は、ゲート駆動回路を非晶質シリコン薄膜トランジスタ基板にゲート駆動回路が集積された非晶質シリコン薄膜トランジスタ液晶表示装置を提供することにある。
【００１６】
さらに、本発明の目的は、ゲート駆動回路を非晶質シリコン薄膜トランジスタ基板に集積される非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１７】
前記の目的を達成するために本発明は、画素アレイが形成される表示領域と、複数のシフトレジスタとが形成される駆動回路領域と、を有する絶縁基板と、前記基板上に形成され、ゲートラインとゲート電極とを含むゲートパターンと、前記ゲートパターンを含む基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された活性層パターンと、前記活性層パターンを含む基板上に形成され、前記活性層パターンの第１領域と接触するソース電極と、前記活性層パターンの第２領域と接触するドレイン電極と、前記ドレイン電極と連結されるデータラインと、を含むデータパターンと、前記データパターンを含む基板上に形成され、前記表示領域のドレイン電極を露出する第１コンタクトホールと、各シフトレジスタの第１トランジスタのゲート電極を露出する第２コンタクトホールと、前記第１トランジスタのソース/ドレイン電極を露出する第３コンタクトホールと、を有する保護膜と、前記保護膜上に形成され、前記第１コンタクトホールを通じて前記表示領域のドレイン電極と連結される第１電極と、前記第２及び第３コンタクトホールを通じて前記第１トランジスタのゲート電極とソース/ドレイン電極とを連結する第２電極を含む電極パターンと、を具備することを特徴とする非晶質シリコン薄膜トランジスタ液晶表示装置を提供する。
【００１８】
また、本発明の前記の目的を達成するために本発明は、複数のゲートラインと複数のデータラインとが形成される表示領域と、ゲート駆動回路領域と、を含む絶縁基板と、ゲート電極とソース/ドレイン電極とを有する複数個の薄膜トランジスタを含み前記ゲート駆動回路領域の基板上に形成され、前記複数のゲートラインを順次選択する複数のシフトレジスタと、それぞれのシフトレジスタに信号を印加するために前記ゲート駆動回路領域の基板上に配置され、すべてのシフトレジスタが１つの層で形成された主配線と、前記シフトレジスタと主配線とを含んだ基板上に形成され、前記表示領域のデータラインの一部分を露出する第１コンタクトホールと、各シフトレジスタの第１トランジスタのゲート電極を露出する第２コンタクトホールと、前記第１トランジスタのソース/ドレイン電極を露出する第３コンタクトホールと、を有する保護膜と、前記保護膜上に形成され、前記第１コンタクトホールを通じて前記表示領域のデータラインに連結された第１電極と、前記第２及び第３コンタクトホールを通じて前記第１トランジスタのゲート電極とソース/ドレイン電極とを連結する第２電極と、を含む電極パターンと、を具備することを特徴とする非晶質シリコン薄膜トランジスタ液晶表示装置を提供する。
【００１９】
また、他の目的を達成するために本発明は、画素アレイが形成される表示領域と複数のシフトレジスタとが形成される駆動回路領域を有する絶縁基板上に、ゲートラインとゲート電極とを含むゲートパターンを形成する段階と、前記ゲートパターンを含む基板上にゲート絶縁膜を形成する段階と、前記ゲート電極上のゲート絶縁膜上に活性層パターンを形成する段階と、前記活性層パターンを含む基板上に、前記活性層パターンの第１領域と接触するソース電極と、前記活性層パターンの第２領域と接触するドレイン電極と、前記ドレイン電極と連結されるデータラインと、を含むデータパターンを形成する段階と、前記データパターンを含む基板上に保護膜を形成する段階と、前記保護膜とゲート絶縁膜とをエッチングして前記表示領域のドレイン電極を露出する第１コンタクトホールと、各シフトレジスタの第１トランジスタのゲート電極を露出する第２コンタクトホールと、前記第１トランジスタのソース/ドレイン電極を露出する第３コンタクトホールと、を形成する段階と、前記保護膜上に前記第１コンタクトホールを通じて前記表示領域のドレイン電極と連結される第１電極と、前記第２及び第３コンタクトホールを通じて前記第１トランジスタのゲート電極とソース/ドレイン電極とを連結する第２電極と、を含む電極パターンを形成する段階と、を具備することを特徴とする非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を提供する。
【００２０】
また、本発明の他の目的を達成するために、本発明は、画素アレイが形成される表示領域と、複数のシフトレジスタが形成される駆動回路領域と、を有する絶縁基板上にゲートラインとゲート電極とを含むゲートパターンを形成する段階と、前記ゲートパターンを含む基板上にゲート絶縁膜を形成する段階と、一つのマスクを用いて前記ゲート絶縁膜上に、活性層パターンと、前記活性層パターンの第１領域と接触するソース電極と、前記活性層パターンの第２領域と接触するドレイン電極と、前記ドレイン電極と連結されるデータラインと、を含むデータパターンを形成する段階と、前記データパターンを含む基板上に保護膜を形成する段階と、前記保護膜とゲート絶縁膜とをエッチングして、前記表示領域のドレイン電極を露出する第１コンタクトホールと、各シフトレジスタの第１トランジスタのゲート電極を露出する第２コンタクトホールと、前記第２コンタクトホール及び前記第１トランジスタのソース/ドレイン電極を露出する第３コンタクトホールと、を形成する段階と、前記保護膜上に、前記第１コンタクトホールを通じて前記画素領域のドレイン電極と連結される第１電極と、前記第２及び第３コンタクトホールを通じて前記第１トランジスタのゲート電極とソース/ドレイン電極とを連結する第２電極と、を含む電極パターンを形成する段階と、を具備することを特徴とする非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を提供する。
【発明の効果】
【００２１】
本発明の非晶質シリコン薄膜トランジスタ液晶表示装置によると、シフトレジスタと配線とを含んだゲート駆動回路を、別途の工程の追加なしに画素アレイが形成される絶縁基板上に集積させる。即ち、同一物質で用いられる様々な層を同じ層に形成してマスクの数を減らし、ゲート駆動回路のシフトレジスタを構成する第１トランジスタのゲート電極とソース/ドレイン電極とを画素電極用導電膜で連結させることで、工程を単純化させることができる。
【００２２】
また、それぞれのシフトレジスタに信号を印加する主配線を一番目のシフトレジスタから最後のシフトレジスタまで同じ層で形成することで、主配線の抵抗を最小化して非晶質シリコン薄膜トランジスタの電界効果を増加させることができる。
【発明を実施するための最良の形態】
【００２３】
本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置において、駆動回路及び画素アレイが基板上に同時に形成されることで、多結晶シリコン薄膜トランジスタ液晶表示装置に比べて組み立て工程の数を減少させることができる方法が提供される。以下、添付した図面を参照して本発明の望ましい実施例を詳細に説明する。
【００２４】
図３は、本発明の一実施例による非晶質シリコン薄膜トランジスタ−液晶表示装置において、ゲート駆動回路領域に適用されるシフトレジスタの回路図である。
【００２５】
図４は、図３のシフトレジスタのブロック図である。
【００２６】
図３及び図４を参照すると、ゲート駆動回路は従属連結される複数のシフトレジスタ（ＳＲ1，ＳＲ2，…，ＳＲ193）で構成される。即ち、各シフトレジスタの出力端子（ＯＵＴ）が次のシフトレジスタの入力端子（ＩＮ）に連結される。シフトレジスタはゲートラインに対応する１９２個のシフトレジスタ（ＳＲ1〜ＳＲ192）と、一つのダミーシフトレジスタ（ＳＲ193）で構成される。それぞれのシフトレジスタは、入力端子（ＩＮ）と、出力端子（ＯＵＴ）と、制御端子（ＣＴ）と、クロック信号入力端子（ＣＫ）と、第１電源電圧端子（ＶＳＳ）と、第２電源電圧端子（ＶＤＤ）とを有する。
【００２７】
一番目のシフトレジスタ（ＳＲ1）の入力端子（ＩＮ）には開示信号（ＳＴ）が入力される。各シフトレジスタの出力信号（ＧＯＵＴ1−ＧＯＵＴ192）は、対応されるそれぞれのゲートラインに連結され、前記出力信号によって複数のゲートラインが順次選択される。奇数番目のシフトレジスタには第１クロック信号（ＣＫ）が提供され、偶数番目のシフトレジスタには第２クロック信号（ＣＫＶＢ）が提供される。第１クロック信号（ＣＫＶ）と第２クロック信号（ＣＫＶＢ）は互いに反対される位相を有する。
【００２８】
それぞれのシフトレジスタは、出力端子（ＯＵＴ）に前記第１及び第２クロック信号のうち、対応されるクロック信号を提供するプルアップ部１９０と、前記出力端子（ＯＵＴ）に第１電源電圧（ＶＳＳ）を提供するプルダウン部１９２と、プルアップ部１９０の入力ノードに連結され入力信号の先端に応答してキャパシタを含む。また、シフトレジスタは、充電して前記プルアップ部１９０をオンさせ、次のシフトレジスタの出力信号の先端に応答して前記キャパシタを放電させて前記プルアップ部１９０をオフさせるプルアップ駆動部１９４とを含む。そしてシフトレジスタは、プルダウン部１９２の入力ノードに連結され入力信号の先端に応答して、前記プルダウン部１９２をオフさせ、次のシフトレジスタの出力信号の先端に応答してプルダウン部１９２をオンさせるプルダウン駆動部１９６をさらに含む。
【００２９】
プルアップ部１９０は、クロック信号入力端子（ＣＫ）にドレインが連結され、第３ノード（Ｎ３）にゲートが連結され、出力端子（ＯＵＴ）にソースが連結された第１駆動トランジスタ（Ｔ１）を含む。
【００３０】
また、プルダウン部１９２は、出力端子（ＯＵＴ）にドレインが連結され、第４ノード（Ｎ４）にゲートが連結され、クロック信号入力（ＣＫ）に連結された第２駆動トランジスタ（Ｔ２）を含む。
【００３１】
プルアップ駆動部１９４は、キャパシタ（Ｃ）と三つの制御トランジスタ（Ｔ３，Ｔ４，Ｔ５）とで構成される。キャパシタ（Ｃ）は、第３ノード（Ｎ３）と出力端子（ＯＵＴ）との間に連結される。第３制御トランジスタ（Ｔ３）は、第２電源電圧（ＶＤＤ）にドレインが連結され、入力端子（ＩＮ）にゲートが連結され、第３ノード（Ｎ３）にソースが連結される。第４制御トランジスタ（Ｔ４）は、第３ノード（Ｎ３）にドレインが連結され、制御端子（ＣＴ）にゲートが連結され、ソースが第１電源電圧（ＶＳＳ）に連結される。第５制御トランジスタ（Ｔ５）は、第３ノードにドレインが連結され、第４ノード（Ｎ４）にゲートが連結され、ソースが第１電源電圧（ＶＳＳ）に連結される。
【００３２】
プルダウン駆動部１９６は、二つの制御トランジスタ（Ｔ６，Ｔ７）を含む。第６制御トランジスタ（Ｔ６）のドレインとゲートは、第２電源電圧（ＶＤＤ）が共通に結合され、第４ノード（Ｎ４）にソースが連結される。第７制御トランジスタ（Ｎ７）は第４ノード（Ｎ４）にドレインが連結され、第３ノード（Ｎ３）にゲートが連結され、ソースが第１電源電圧（ＶＳＳ）に結合される。
【００３３】
図５は、本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置の断面図であって、表示領域とゲート駆動回路領域を図示する。図６は、前記ゲート駆動回路領域の平面図であり、図７は、前記表示領域の平面図である。
【００３４】
図５乃至図７を参照すると、絶縁基板１１０上の表示領域及びゲート駆動回路領域には、それぞれゲートライン１１２ｇと前記ゲートライン１１２ｇから分岐されたゲート電極とを含むゲートパターン（１１２ａ，１１２ｂ，１１２ｃ，１１２ｄ，１１２ｅ，１１２ｆ，１１２ｇ）が配置されている。また、表示領域のゲートパターン１１２ｂは、ストレージキャパシタの下部電極に提供される。表示領域とゲート駆動回路領域との間には、ゲートパターンと同じ層で構成されたゲートパッド１１２ｃが形成される。前記ゲートパッド１１２ｃは、ゲートパターンと同層で形成される。ここでゲートパッド１１２ｃは、ゲートライン１１２ｇの一端に連結され、外部から走査信号の印加を受けてゲートライン１１２ｇに印加する役割をする。望ましくは、前記ゲートパターン（１１２ａ，１１２ｂ，１１２ｃ，１１２ｄ，１１２ｅ，１１２ｆ，１１２ｇ）は約５００Åのクロムと約２０００Åのアルミニウム−ネオジウムで構成された複合膜で形成される。
【００３５】
ゲートパターン（１１２ａ，１１２ｂ，１１２ｃ，１１２ｄ，１１２ｅ，１１２ｆ，１１２ｇ）を含む基板１００の全面には、ゲート絶縁膜１１４が形成される。前記ゲート絶縁膜１１４は、約４５００Åのシリコン窒化膜で構成されるのが好ましい。
【００３６】
表示領域及びゲート駆動回路領域のゲート絶縁膜１１４上には、第１不純物領域（１１８ａ，１１８ｃ）と、第２不純物領域（１１８ｂ，１１８ｄ）と、前記第１不純物領域と第２不純物領域との間に形成されたチャンネル領域（１１６ａ，１１６ｂ）とを含む活性層パターンが配置されている。前記チャンネル領域（１１６ａ，１１６ｂ）は約２０００Åの非晶質シリコンで構成され、第１及び第２不純物領域（１１８ａ，１１８ｂ，１１８ｃ，１１８ｄ）は約５００Åのｎ型非晶質シリコンで構成される。
【００３７】
前記活性層パターン上には、第１不純物領域（１１８ａ，１１８ｃ）と接触しているソース電極（１２０ａ，１２０ｅ）と、第２不純物領域（１１８ｂ，１１８ｄ）と接触しているドレイン電極（１２０ｂ，１２０ｆ）と、前記ソース電極１２０ａ，１２０ｅと連結され、前記ゲートライン１１２ｇと直交するデータライン１２０ｉと、を含んだデータパターン（１２０ａ，１２０ｂ，１２０ｃ，１２０ｅ，１２０ｆ，１２０ｈ，１２０ｉ）が配置される。キャパシタ下部電極１１２ｂ上には、ゲート絶縁膜１１４を介在して前記データパターンと同じ層で構成されたキャパシタ上部電極１２０ｃが配置される。表示領域とゲート駆動回路領域との間のパッド領域には、前記データパターンと同じ層で構成されたデータパッド１２０ｄが形成される。
【００３８】
望ましくは、前記データパターン（１２０ａ，１２０ｂ，１２０ｃ，１２０ｄ，１２０ｅ，１２０ｆ，１２０ｇ）は約１５００Å〜４０００Åのクロム膜で形成する。
【００３９】
ゲート駆動回路領域の薄膜トランジスタを構成するゲート電極１１２ｄは、ボックス構造で形成され、ソース電極１２０ｅ及びドレイン電極１２０ｆは多チャンネルを有するインターデジタル構造で形成される。即ち、奇数番目のソース電極１２０ｅと偶数番目のドレイン電極１２０ｆとが所定間隔に離隔されている。
【００４０】
図６に図示したように、ゲート駆動回路領域のうち、表示領域に隣接した部分にはシフトレジスタの駆動トランジスタ（図３のＴ１，Ｔ２）が配置される。ゲート出力端にＶｏｎ及びＶｏｆｆ信号を選択的に印加する。この駆動トランジスタは、表示領域から一番遠く離れたゲート駆動回路の部分には、それぞれのシフトレジスタに信号を印加する主配線（ＶＳＳ，ＣＫ，ＣＫＢ，ＶＤＤ，ＶＳＳ２）１５０が配置される。駆動トランジスタ領域と配線領域との間には制御トランジスタ（図３のＴ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７）が配置される。
【００４１】
一般的に、ゲートオン時間が短く、ゲートラインのＲＣ遅延が非常に長い大型・高精細薄膜のトランジスタ液晶表示装置においてシフトレジスタで使用するゲート出力信号を作る場合、非晶質シリコン薄膜トランジスタの電界効果移動度が非常に低いため、それぞれのシフトレジスタに信号を印加する主配線の抵抗とキャパシタ負荷は最小化しなければならない。従って、本発明では、主配線１５０と対応する一番目のシフトレジスタから最後のシフトレジスタまでを別途のコンタクトなしに同じ層で形成する。これにより、主配線１５０の抵抗を最小化することができる。特に、配線抵抗を減少させるために、前記ゲートパターン（１１２ａ，１１２ｂ，１１２ｃ，１１２ｄ，１１２ｅ，１１２ｆ，１１２ｇ）とデータパターン（１２０ａ，１２０ｂ，１２０ｃ，１２０ｄ，１２０ｅ，１２０ｆ，１２０ｇ）を構成する金属膜のうち、面抵抗が小さい金属膜によって主配線１５０を形成するのが好ましい。本実施例では、ゲートパターンをアルミニウムで形成し、データパターンをクロムで形成するため、前記主配線１５０は、ゲートパターンと同じ層で形成する。
【００４２】
また、前記主配線１５０と各シフトレジスタのトランジスタ端子（Ｔ１〜Ｔ７）とを連結させるための分岐配線１６０は、主配線１５０と互いに異なる層で形成される。従って、主配線１５０をゲートパターンと同じ層で形成する場合、前記分岐配線１６０はデータパターンと同じ層で形成する。また、主配線１５０のキャパシタンスを減少させるために、主配線１５０と交差される部分の分岐配線１６０の線幅を小さくすることが望ましい。
【００４３】
前記データパターン（１２０ａ，１２０ｂ，１２０ｃ，１２０ｅ，１２０ｆ，１２０ｈ，１２０ｉ）を含む基板１１０の全面には、表示領域のドレイン電極１２０ｂを露出する第１コンタクトホール（Ｈ１）と、ゲート駆動回路領域のコンタクト用ゲートパターン１１２ｆを露出する第２コンタクトホール（Ｈ２）と、ゲート駆動回路領域のコンタクト用データパターン１２０ｈを露出する第３コンタクトホール（Ｈ３）と、主配線１５０を露出する第４コンタクトホール（Ｈ４）と、分岐配線１６０を露出する第５コンタクトホール（Ｈ５）と、を有する保護膜１３０が形成される。また、パッド領域の保護膜１３０には、ゲートパッド１１２ｃとデータパッド１２０ｄとをそれぞれ露出する第６及び第７コンタクトホール（Ｈ６，Ｈ７）が形成される。前記保護膜１３０は、シリコン窒化膜又は感光性有機膜で形成される。特に、反射率を高くするために凹凸形状の反射電極を有する反射型液晶表示装置の場合、表面に凹凸構造を有する感光性有機膜で保護膜を形成するのが好ましい。
【００４４】
第１乃至第５コンタクトホール（Ｈ１，Ｈ２，Ｈ３，Ｈ４，Ｈ５）を含む保護膜１３０上には、電極パターン１４０，１４２，１４３が形成されている。電極パターン１４０，１４２，１４３は、表示領域のドレイン電極１２０ｂと電気的に連結される画素電極（又は第１電極）１４０と、前記第２及び第３コンタクトホール（Ｈ２，Ｈ３）を通じてゲート駆動回路領域と接触しているゲートパターン１１２ｆとデータパターン１２０ｈとを互いに電気的に連結する第２電極１４２と、前記第４及び第５コンタクトホール（Ｈ４，Ｈ５）を通じてゲート駆動回路領域の主配線１５０と分岐配線１６０とを互いに電気的に連結する第３電極１４３と、前記第６及び第７コンタクトホール（Ｈ６，Ｈ７）を通じてゲートパッド１１２ｃとデータパッド１２０ｄとを互いに電気的に連結する第４電極１４４と、を含む。望ましくは、前記第２電極１４２は、各々のシフトレジスタを構成する第１トランジスタのゲート電極とソース/ドレイン電極を連結する第１パターンと、シフトレジスタを構成する第２トランジスタのゲート電極と、第３トランジスタのソース/ドレイン電極を連結する第２パターンとを含む。ここで、本実施例では、コンタクト領域の第２電極１４２とパッド領域の第４電極パターン１４４とは、ゲートパターンの一部とデータパターンの一部とを互いに電気的に連結するという点から、第２電極と第４電極は同じ類型のコンタクト端子と見なされる。
【００４５】
ここで、第３電極１４３と主配線１５０及び分岐配線１６０との間のコンタクト抵抗を減少させるため、前記第４及び第５コンタクトホール（Ｈ４，Ｈ５）は、分岐配線１６０に比べて非常に大きい線幅で形成されることが望ましい。また、前記第４及び第５コンタクトホール（Ｈ４，Ｈ５）は薄膜トランジスタ基板とカラーフィルター基板とを合着するときに用いられるシールライン内部の液晶層領域又はシールラインの下部に位置するように形成することによって、シールラインが外部大気に露出されて生じる金属腐食を防止する。
【００４６】
透過型液晶表示装置の場合、前記電極パターン（１４０，１４２）は、透明導電膜、例えば、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）で形成される。また、反射型液晶表示装置の場合には、前記電極パターン（１４０，１４２）は、反射率が高い不透明導電膜、例えば、アルミニウム合金や銀で形成する。
【００４７】
以下、前述した構造を有する本発明の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を図面を参照して詳細に説明する。
【００４８】
図８ａ乃至１１ｂは、本発明による非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を説明するための平面図である。ここで、各ａ図はゲート駆動回路領域での単位工程を示す平面図であり、各ｂ図は表示領域での単位工程を示す平面図である。
【００４９】
図８ａ及び図８ｂを参照すると、ガラス、石英又はセラミックのような絶縁物質で形成されている基板上に、約５００Åのクロム及び約２５００Åのアルミニウム−ネオジウムからなる金属膜を蒸着した後、第１マスクを用いたフォトリングラフィ工程で前記金属膜をパターニングしてゲートパターン１１２を形成する。
【００５０】
表示領域のゲートパターン１１２は、第１方向、即ち、横方向に沿って配列されたゲートライン１１２ｇと、隣接したゲートライン１１２ｇの間に配置され、ゲートライン１１２ｇと平行に配列されたキャパシタ下部配線１１２ｈと、キャパシタ下部配線と重なっており、単位画素領域内に形成されたキャパシタ下部電極１１２ｂと、ゲートライン１１２ｇから分岐されたゲート電極１１２ａとを含む。本実施例のように、ゲートライン１１２ｇから分離しているキャパシタ下部配線１１２ｈを形成する場合、シフトレジスタのゲート出力端におけるキャパシタ負荷を前端ゲート構造に比べて１/２〜１/３まで減少させることができる。
【００５１】
また、表示領域とゲート駆動回路領域との間にはゲートパターンと同じ層で構成されたゲートパッド１１２ｃが形成される。前記ゲートパッド１１２ｃはゲートライン１１２ｇの一端に連結され、外部から走査信号の印加を受けてゲートライン１１２ｇに印加する役割を果たす。
【００５２】
ゲート駆動回路領域に配置される各シフトレジスタの第１駆動トランジスタ（Ｔ１）と第２駆動トランジスタ（Ｔ２）のゲート電極（１１２ｄ−１，１１２ｄ−２）は、第３乃至第７制御トランジスタ（Ｔ３〜Ｔ７）のゲート電極（１１２ｄ−３，１１２ｄ−４，１１２ｄ−５，１１２ｄ−６，１１２ｄ−７）に比べて大きい幅を有する。
【００５３】
また、配線抵抗を最小化するために、ゲート駆動回路領域の基板上に前記ゲートパターン１１２と同じ層で主配線１５０を形成する。望ましくは、前記主配線１５０は対応される一番目のシフトレジスタから最後のシフトレジスタまで別途のコンタクトなしに同じ層で形成する。
【００５４】
図９ａ及び図９ｂを参照すると、前述したようにゲートパターン１１２及び主配線１５０を形成した後、基板の全面にシリコン窒化物をプラズマ化学気相蒸着（ＰＥＣＶＤ）方法によって約４５００Åの厚さで蒸着してゲート絶縁膜（図５の参照符号１１４）を形成する。
【００５５】
その後、前記ゲート絶縁膜１１４上に、第２マスクを用いたフォトリングラフィ工程において活性層パターン（図５の参照符号１１６，１１８）を形成する。具体的に、ゲート絶縁膜１１４上に非晶質シリコン膜をＰＥＣＶＤ方法によって約２０００Åの厚さで蒸着し、その上にｎ+ドーピングされた非晶質シリコン膜をＰＥＣＶＤ方法によって約５００Åの厚さで蒸着する。続いて、第２マスクを用いたフォトリングラフィ工程で、前記膜をパターニングして非晶質シリコン膜で構成されたチャンネル領域１１６とｎ+ドーピングされた非晶質シリコン膜で構成された第１及び第２不純物領域、即ち、ソース/ドレイン領域１１８を含む活性層パターンを形成する。ここで、ゲート駆動回路領域の出力端に連結される第１及び第２駆動トランジスタの活性層パターンは、第３乃至第７制御トランジスタの活性層パターンに比べて大きい幅を有する。
【００５６】
その後、前記活性層パターン（１１６，１１８）を含む基板の全面にクロムを約１５００Åの厚さで蒸着し、これを第３マスクを用いたフォトリングラフィ工程でパターニングして、データパターン１２０を形成する。ここで、データパターン１２０は、前記ゲートライン１１２ｇと直交する第２方向、即ち、縦横行に配列されるデータライン１２０ｉと、ソース/ドレイン電極（１２０ａ，１２０ｂ）とを含む。前記ソース/ドレイン電極（１２０ａ，１２０ｂ）は、第１及び第２不純物領域（１１８ａ，１１８ｂ）とそれぞれ重なっている。ここで、ドレイン電極１２０ｂは十分なキャパシタ容量の確保のために、図９ａ及び図９ｂに図示されたようにキャパシタ下部電極１１２ｉと重なる構造を有する。
【００５７】
図９ａに図示されたように、ゲート駆動回路領域には前記ゲートパッド１１２ｃに隣接するようにデータパッド１２０ｄが形成される。前記ゲートパッド１１２ｃとデータパッド１２０ｄは表示領域の画素電極と共に形成されるコンタクトパターンによって互いに電気的に連結される。また、ゲート駆動回路領域の基板上には、データパターン１２０と同じ層で構成された分岐配線１６０が主配線１５０と交差されるように形成されている。前記分岐配線１６０は、主配線１５０のキャパシタンスを減少させるために主配線１５０と交差される部位の線幅が小さい。。
【００５８】
望ましくは、ゲート駆動回路領域に配置される各シフトレジスタの第１駆動トランジスタ（Ｔ１）と第２駆動トランジスタ（Ｔ２）のソース/ドレイン電極（１２０ｅ，１２０ｆ）は、インターデジタル構造で形成される。即ち、偶数番目の電極１２０ｅは左側のソースパッドに共通連結され、奇数番目の電極１２０ｆは右側のドレインパッドに共通連結される。そして、偶数番目の電極１２０ｅが奇数番目の電極１２０ｆの間に配置される。第１及び第２駆動トランジスタ（Ｔ１，Ｔ２）のソース/ドレイン電極のインターデジタル構造は、限定された面積内で駆動トランジスタのチャンネル幅を増加させるので、非晶質シリコンで製作されたトランジスタの駆動能力を十分に確保できるようにする。
【００５９】
図１０ａ及び図１０ｂを参照すると、前述したようにデータパターン１２０及び分岐配線１６０を形成した後、その全面に保護膜１３０を形成する。前記保護膜１３０はシリコン酸化物、又はこれの組み合わせで構成された無機絶縁物質や感光性有機物質で形成する。
【００６０】
その後、第４マスクを用いたフォトリングラフィ工程で前記保護膜１３０の所定部分にコンタクトホール（Ｈ１〜Ｈ７）を形成する。即ち、表示領域のドレイン電極１２０ｂを露出する第１コンタクトホール（Ｈ１）と、ゲート駆動回路領域のコンタクト用ゲートパターン１１２ｆを露出する第２コンタクトホール（Ｈ２）と、ゲート駆動回路領域のコンタクト用データパターン１２０ｈを露出する第３コンタクトホール（Ｈ３）と、主配線１５０を露出する第４コンタクトホール（Ｈ４）と、分岐配線１６０を露出する第５コンタクトホール（Ｈ５）が形成される。この他にも、ゲートパッド１１２ｃとデータパッド１２０ｄとをそれぞれ露出する第６及び第７コンタクトホール（Ｈ６，Ｈ７）も共に形成される。第６及び第７コンタクトホール（Ｈ６，Ｈ７）は、第２及び第３コンタクトホール（Ｈ２，Ｈ３）と同じくコンタクト用ゲートパターンを露出するコンタクトホールと、コンタクト用パターンを露出するコンタクトホールとに分類される。従って、ゲートパッド１１２ｃを露出するコンタクトホールは第２コンタクトホール（Ｈ２）に、データパッド１２０ｄを露出するコンタクトホールは第３コンタクトホール（Ｈ３）に含まれると見なす。
【００６１】
このように、隣接して形成されたコンタクトホール（Ｈ２，Ｈ３）の一対は、表示領域に形成される画素電極と同時に形成されるコンタクト用電極によって互いに電気的に連結される。ここで、反射電極が凹凸構造を有する反射型液晶表示装置の場合には、前記コンタクトホールを形成するとき、保護膜１３０の表面に複数の凹凸構造を形成する。
【００６２】
図１１ａ及び図１１ｂを参照すると、前述したようにコンタクトホールを形成した後、その全面に画素電極用金属膜、例えば、ＩＴＯ又はＩＺＯのような透明導電膜やアルミニウム合金又は銀のような不透明反射膜を蒸着する。その後、第５マスクを用いたフォトリングラフィ工程で前記金属膜をパターニングする。そして、表示領域では画素電極（又は第１電極）１４０が第１コンタクトホール（Ｈ１）を通じてドレイン電極１２０ｂと電気的に連結される。ゲート駆動回路領域では、第２電極１４２は第２及び第３コンタクトホール（Ｈ２，Ｈ３）と通じてコンタクト用ゲートパターン１１２ｆとコンタクト用データパターン１２０ｈとを互いに電気的に連結させる。また、第３電極１４３は第４及び第５コンタクトホール（Ｈ４，Ｈ５）を通じて露出された主配線１５０と分岐配線１６０とを互いに電気的に連結させる。表示領域とゲート駆動回路領域との間に位置したパッド領域では、第４電極１４４が第６及び第７コンタクトホール（Ｈ６，Ｈ７）を通じてゲートパッド１１２ｃとデータパッド１２０ｄとを互いに電気的に連結させる。
【００６３】
前述した実施例では、五枚のマスクを用いて非晶質シリコン薄膜トランジスタ−液晶表示装置を製造した。本発明の他の実施例によると、一つのマスクを用いて活性層パターンとデータパターンとを形成することで、非晶質シリコン薄膜トランジスタ液晶表示装置を製造するのに用いられるマスクの数を四枚に減少させることができる。
【００６４】
具体的に、ゲート絶縁膜を形成した後、その上に不純物がドーピングされない真性非晶質シリコン膜及びｎ型不純物が高濃度でドーピングされた不純物非晶質シリコン膜を順次に蒸着する。前記不純物非晶質シリコン膜の全面にデータパターン用金属層を蒸着した後、その上にポジティブ型感光膜を所定厚さで塗布し、マスクを感光膜上に整列させる。
【００６５】
前記マスクは、ソース領域、ドレイン領域及びチャンネル領域の上部にそれぞれ遮光領域を有し、他の部分に光透過領域を有する。特に、チャンネル領域とソース領域との間の光透過領域と、チャンネル領域とドレイン領域との間の光透過領域とは、スリット構造を有する。これのスリットを通過する光は回折されるので、スリットの間の間隔はチャンネル領域の間隔より少し小さく調節する。スリットを通過する紫外線は回折されてチャンネル領域の上部の感光膜を露光する。同時に、他の部分の露出された感光膜も紫外線によって露光される。
【００６６】
露光された感光膜には、現像されてチャンネル領域に該当する部分が所定厚さの分だけ除去された感光膜パターンが形成される。乾式エッチング工程において、エッチングマスクを用いて前記感光膜パターンをエッチングすると、感光膜パターンがカバーされていない露出された金属層とその下部の不純物非晶質シリコン膜及び真性非晶質シリコン膜とが除去される。ここで、チャンネル領域上の感光膜パターンは以前の段階の現像工程を通すうちに非常に薄い状態で存在するので、前述した乾式エッチングのうちに共に除去される。
【００６７】
その後、チャンネル領域の露出された金属層とその下部の不純物非晶質シリコン膜を選択的エッチング法によって完全に除去し、その下部の真性非晶質シリコン膜は所定厚さの分だけ除去する。その後、ソース/ドレイン領域上の感光膜パターンを除去すると、一回のマスク工程を通じて活性層パターンとソース/ドレイン電極を含んだデータパターンとが同時に形成される。
【産業上の利用可能性】
【００６８】
前述したように、本発明によると、シフトレジスタと配線とを含むゲート駆動回路を、別途の工程追加なしに画素アレイが形成される絶縁基板上に集積させる。即ち、同じ物質で用いられる様々な層を同じ層に形成してマスクの数を減らし、ゲート駆動回路のシフトレジスタを構成する第１トランジスタのゲート電極とソース/ドレイン電極とを画素電極用導電膜で連結させることで、工程を単純化させることができる。
【００６９】
また、それぞれのシフトレジスタに信号を印加する主配線を一番目のシフトレジスタから最後のシフトレジスタまで同じ層で形成することで、主配線の抵抗を最小化して非晶質シリコン薄膜トランジスタの電界効果を増加させることができる。
【００７０】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００７１】
【図１】従来の多結晶シリコン薄膜トランジスタ−液晶表示装置の構成を概略的に図示した平面図である。
【図２】従来の非晶質シリコン薄膜トランジスタ液晶表示装置の構成を概略的に図示した平面図。
【図３】本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置において、ゲート駆動回路領域に適用されるシフトレジスタの回路図。
【図４】図３のシフトレジスタのブロック図。
【図５】本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置の断面図。
【図６】本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置において、ゲート駆動回路領域を図示した平面図。
【図７】本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置において、表示領域を図示した平面図。
【図８ａ】本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を説明するための平面図。
【図８ｂ】本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を説明するための平面図。
【図９ａ】本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を説明するための平面図。
【図９ｂ】本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を説明するための平面図。
【図１０ａ】本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を説明するための平面図。
【図１０ｂ】本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を説明するための平面図。
【図１１ａ】本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を説明するための平面図。
【図１１ｂ】本発明の一実施例による非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を説明するための平面図。
【符号の説明】
【００７２】
１０    ガラス基板
１２    データ駆動回路
１４    ゲート駆動回路
１６    端子部
１８    フィルムケーブル
２０    印刷回路基板
３２、３８    フレキシブル印刷回路基板
３４    データ駆動チップ
３６    データ印刷回路基板
４０    ゲート駆動チップ
４２    ゲート印刷回路基板
１１０    絶縁基板
１１２ａ、１１２ｂ、１１２ｃ、１１２ｄ、１１２ｅ、１１２ｆ    ゲートパターン
１１４    ゲート絶縁膜
１１６ａ、１１６ｂ、１１８ａ、１１８ｂ、１１８ｃ、１１８ｄ    活性パターン
１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ、１２０ｅ、１２０ｆ、１２０ｈ、１２０ｉ    データパターン
１３０    保護膜
１４０    画素電極
１４２    第２電極
１４３    第３電極
１４４    第４電極
１５０    主配線
１６０    分岐配線
１９０    プルアップ部
１９２    プルダウン部
１９４    プルアップ駆動部
１９６    プルダウン駆動部
Ｈ１、Ｈ２、Ｈ３、Ｈ４、Ｈ５、Ｈ６、Ｈ７    コンタクトホール
【図１】
2005527856.tif 000003
【図２】
2005527856.tif 000004
【図３】
2005527856.tif 000005
【図４】
2005527856.tif 000006
【図５】
2005527856.tif 000007
【図６】
2005527856.tif 000008
【図７】
2005527856.tif 000009
2005527856.tif 000010
2005527856.tif 000011
2005527856.tif 000012
2005527856.tif 000013
2005527856.tif 000014
2005527856.tif 000015
2005527856.tif 000016
2005527856.tif 000017
【国際調査報告】
2005527856.tif 000018
2005527856.tif 000019