(57)【要約】【課題】電力変換装置において力率に着目したコストアップの抑制技術を提供する。【解決手段】ダイオードとトランジスタとが接続されてなる電力変換装置であって、前記トランジスタに逆並列接続された前記ダイオードのうち、動作モードが力行モードの場合にスイッチング動作をしない前記ダイオードは、電流容量が前記トランジスタよりも小さい電力変換装置。【選択図】図１
2018061374.tif 000002
【特許請求の範囲】
【請求項１】
ダイオードとトランジスタとが接続されてなる電力変換装置であって、
前記トランジスタに逆並列接続された前記ダイオードのうち、動作モードが力行モードの場合にスイッチング動作をしない前記ダイオードは、電流容量が前記トランジスタよりも小さい電力変換装置。
【請求項２】
前記トランジスタがＩ型に接続されるインバータである請求項１に記載の電力変換装置。
【請求項３】
４つの前記トランジスタがＩ型に直列接続され、４つの前記トランジスタに各々逆並列接続される４つの前記ダイオードは、電流容量が前記トランジスタよりも小さい請求項２に記載の電力変換装置。
【請求項４】
前記トランジスタがＴ型に接続される３レベルインバータである請求項１に記載の電力変換装置。
【請求項５】
２つの前記トランジスタが直列接続され、両端に直流電力が供給される第１直列接続回路と、
他の２つの前記トランジスタが直列接続され、前記第１直列接続回路における２つの前記トランジスタの接続点に一端が接続される第２直列接続回路とを備え、
前記第１直列接続回路における２つの前記トランジスタに各々逆並列接続される２つの前記ダイオードは、電流容量が前記トランジスタよりも小さい請求項４に記載の電力変換装置。
【請求項６】
太陽電池を備える直流電源から直流電力が入力され、当該直流電力を交流電力に変換する請求項１〜５のいずれか一項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に関する。
【背景技術】
【０００２】
下記特許文献１には、逆回復動作に伴うスイッチング損失を低減させ、かつコストアップを抑制することを目的とした電力変換回路が開示されている。この電力変換回路は、個々のスイッチング素子（トランジスタ）に逆並列接続されたダイオードの全てをスイッチング損失が小さいワイドバンドギャップ半導体とするのではなく、必要なものだけを選択的にワイドバンドギャップ半導体とすることにより、上記目的を達成するものである。
【０００３】
また、この特許文献１には、複数のスイッチング素子がＴ型に接続した３レベル電力変換回路とＩ型に接続した３レベル電力変換回路（Ｉ型電力変換回路）とが開示されているが、Ｉ型電力変換回路において入力電源の中間電位端子に接続される一対のダイオードには、スイッチング素子の電流容量よりも小さい電流容量のものが選定される。このような一対のダイオードに関する電流容量の設定は、変調率の高い電力変換を行う場合に、一対のダイオードに流れる電流が比較的小さいことに着目したものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５７７４０８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記背景技術では、電力変換回路の変調率に着目し、一対のダイオードの電流容量を小さくすることによりコストアップを抑制しているが、電力変換回路（電力変換装置）の動作条件には、変調率の他に例えば力率がある。従来、力率に着目した場合に何れのダイオードの電流容量を低減できるかについて、技術的知見は存在しない。電力変換装置の技術分野ではコストアップの抑制がさらに要求されている現状であり、力率に着目したコストアップの抑制技術は、その必要性を増している。
【０００６】
本発明は、上述した事情に鑑みてなされたものであり、電力変換装置において力率に着目したコストアップの抑制技術を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
本発明の一実施形態は、ダイオードとトランジスタとが接続されてなる電力変換装置であって、前記トランジスタに逆並列接続された前記ダイオードのうち、動作モードが力行モードの場合にスイッチング動作をしない前記ダイオードは、電流容量が前記トランジスタよりも小さい電力変換装置である。
【０００８】
本発明の一実施形態の電力変換装置は、前記トランジスタがＩ型に接続されるインバータである。
【０００９】
本発明の一実施形態の電力変換装置は、４つの前記トランジスタがＩ型に直列接続され、４つの前記トランジスタに各々逆並列接続される４つの前記ダイオードは、電流容量が前記トランジスタよりも小さい。
【００１０】
本発明の一実施形態の電力変換装置は、前記トランジスタがＴ型に接続される３レベルインバータである。
【００１１】
本発明の一実施形態の電力変換装置は、２つの前記トランジスタが直列接続され、両端に直流電力が供給される第１直列接続回路と、他の２つの前記トランジスタが直列接続され、前記第１直列接続回路における２つの前記トランジスタの接続点に一端が接続される第２直列接続回路とを備え、前記第１直列接続回路における２つの前記トランジスタに各々逆並列接続される２つの前記ダイオードは、電流容量が前記トランジスタよりも小さい。
【００１２】
本発明の一実施形態の電力変換装置は、太陽電池を備える直流電源から直流電力が入力され、当該直流電力を交流電力に変換する。
【発明の効果】
【００１３】
本発明によれば、電力変換装置において力率に着目したコストアップの抑制技術を提供することが可能である。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態に係るインバータの回路図である。
【図２】本発明の第１実施形態に係るインバータの動作を示す説明図である。
【図３】本発明の第２実施形態に係るインバータの回路図である。
【図４】本発明の第１実施形態に係るインバータの動作を示す説明図である。
【図５】本発明の変形例に係るインバータの第１の回路図である。
【図６】本発明の変形例に係るインバータの第２の回路図である。
【図７】本発明の変形例に係るインバータの第３の回路図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して、本発明の実施形態について説明する。
〔第１実施形態〕
最初に、本発明の第１実施形態について説明する。この第１実施形態は、本発明をＴ型の３レベルインバータに適用したものである。第１実施形態に係るインバータＡは、図１に示すように直流電源Ｐから入力される所定電圧の直流電力を交流電力に変換する電力変換装置である。上記直流電源Ｐは、出力電圧が同等な２つの直流電源Ｐ１、Ｐ２が直列接続されたものであり、高電位端子から高電位Ｖｐ、低電位端子から低電位Ｖｎ、また中間端子から上記高電位Ｖｐと低電位Ｖｎとの中間電位ＶｃをインバータＡに出力する。なお、上記直流電源Ｐ１，Ｐ２は太陽電池を備える電源である。
【００１６】
より詳細には、このインバータＡは、第１入出力端子Ｓ１、第２入出力端子Ｓ２、第３入出力端子Ｓ３、第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３、第４トランジスタＴ４、第１ダイオードＤ１、第２ダイオードＤ２、第３ダイオードＤ３、第４ダイオードＤ４及び第４入出力端子Ｓ４を備えている。
【００１７】
第１入出力端子Ｓ１は、上記直流電源Ｐの高電位端子に接続されており、直流電源Ｐの高電位Ｖｐが入力される。第２入出力端子Ｓ２は、上記直流電源Ｐの低電位端子に接続されており、直流電源Ｐの低電位Ｖｎが入力される。第３入出力端子Ｓ３は、上記直流電源Ｐの中間端子に接続されており、直流電源Ｐの中間電位Ｖｃが入力される。このような第１入出力端子Ｓ１、第２入出力端子Ｓ２及び第３入出力端子Ｓ３は、直流電源Ｐとの間で直流電力を入出力するためのものである。
【００１８】
第１トランジスタＴ１は、ゲート端子、コレクタ端子及びエミッタ端子を備えた半導体スイッチング素子であり、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）である。この第１トランジスタＴ１は、ゲート端子が図示しない制御装置の第１出力端に接続され、コレクタ端子が第１入出力端子Ｓ１に接続され、またエミッタ端子が第２トランジスタＴ２のコレクタ端子に接続されている。
【００１９】
第２トランジスタＴ２は、ゲート端子、コレクタ端子及びエミッタ端子を備えた半導体スイッチング素子であり、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）である。この第２トランジスタＴ２は、ゲート端子が図示しない制御装置の第２出力端に接続され、コレクタ端子が第１トランジスタＴ１のエミッタ端子に接続され、またエミッタ端子が第２入出力端子Ｓ２に接続されている。
【００２０】
第３トランジスタＴ３は、ゲート端子、コレクタ端子及びエミッタ端子を備えた半導体スイッチング素子であり、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）である。この第３トランジスタＴ３は、ゲート端子が図示しない制御装置の第３出力端に接続され、コレクタ端子が第４トランジスタＴ４のコレクタ端子に接続され、またエミッタ端子が第３入出力端子Ｓ３に接続されている。
【００２１】
第４トランジスタＴ４は、ゲート端子、コレクタ端子及びエミッタ端子を備えた半導体スイッチング素子であり、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）である。この第４トランジスタＴ４は、ゲート端子が図示しない制御装置の第４出力端に接続され、コレクタ端子が第３トランジスタＴ３のコレクタ端子に接続され、またエミッタ端子が第１トランジスタＴ１のエミッタ端子及び第２トランジスタＴ２のコレクタ端子に共通接続されている。
【００２２】
第１ダイオードＤ１は、図示するように第１トランジスタＴ１に逆並列接続された還流ダイオードであり、例えばシリコンダイオードあるいは炭化ケイ素ダイオードである。すなわち、この第１ダイオードＤ１は、アノード端子が第１トランジスタＴ１のエミッタ端子に接続され、またカソード端子が第１トランジスタＴ１のコレクタ端子に接続されている。なお、上記還流ダイオードについては、フライ・ホイール・ダイオードあるいはフリー・ホイール・ダイオードともいう。
【００２３】
第２ダイオードＤ２は、図示するように第２トランジスタＴ２に逆並列接続された還流ダイオードであり、例えばシリコンダイオードあるいは炭化ケイ素ダイオードである。すなわち、この第２ダイオードＤ２は、アノード端子が第２トランジスタＴ２のエミッタ端子に接続され、またカソード端子が第２トランジスタＴ２のコレクタ端子に接続されている。
【００２４】
第３ダイオードＤ３は、図示するように第３トランジスタＴ３に逆並列接続された還流ダイオードであり、例えばシリコンダイオードあるいは炭化ケイ素ダイオードである。すなわち、この第３ダイオードＤ３は、アノード端子が第３トランジスタＴ３のエミッタ端子に接続され、またカソード端子が第３トランジスタＴ３のコレクタ端子に接続されている。
【００２５】
第４ダイオードＤ４は、図示するように第４トランジスタＴ４に逆並列接続された還流ダイオードであり、例えばシリコンダイオードあるいは炭化ケイ素ダイオードである。すなわち、この第４ダイオードＤ４は、アノード端子が第４トランジスタＴ４のエミッタ端子に接続され、またカソード端子が第４トランジスタＴ４のコレクタ端子に接続されている。
【００２６】
すなわち、このインバータＡは、第１トランジスタＴ１と第２トランジスタＴ２とが直列接続され、両端に直流電源Ｐから直流電力が供給される第１直列接続回路Ｋ１と、第３トランジスタＴ３と第４トランジスタＴ４とが直列接続され、上記第１直列接続回路Ｋ１における第１トランジスタＴ１及び第２トランジスタＴ２の接続点に一端が接続される第２直列接続回路Ｋ２とを備えている。
【００２７】
ここで、４つの第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３及び第４トランジスタＴ４に各々逆並列接続された４つの第１ダイオードＤ１、第２ダイオードＤ２、第３ダイオードＤ３及び第４ダイオードＤ４のうち、２つの第１ダイオードＤ１及び第２ダイオードＤ２の電流容量は、第３ダイオードＤ３及び第４ダイオードＤ４の電流容量並びに第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３及び第４トランジスタＴ４の電流容量よりも小さい。
【００２８】
すなわち、第１ダイオードＤ１及び第２ダイオードＤ２の素子サイズは、第３ダイオードＤ３及び第４ダイオードＤ４の素子サイズ並びに第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３及び第４トランジスタＴ４の素子サイズよりも小さい。この理由については後述するが、本実施形態では、インバータＡの力率に着目した結果、このような電流容量の違い（素子サイズの違い）を設ける。
【００２９】
第４入出力端子Ｓ４は、第１トランジスタＴ１のエミッタ端子、第２トランジスタＴ２のコレクタ端子及び第４トランジスタＴ４のエミッタ端子に共通接続されており、またインバータＡの外部において負荷（図示略）に接続されている。すなわち、この第４入出力端子Ｓ４は、外部の負荷との間で交流電力を入出力するためのものである。
【００３０】
続いて、このように構成されたインバータＡの動作について、図２を参照して詳しく説明する。
【００３１】
本実施形態に係るインバータＡは、４つの半導体スイッチング素子、つまり第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３及び第４トランジスタＴ４がＴ型に接続されたＴ型のインバータであり、直流電源Ｐから供給された直流電力を交流電力に変換して負荷に供給する。
【００３２】
また、このインバータＡは、第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３及び第４トランジスタＴ４の各ゲート端子に制御装置の各出力端から個別に入力される制御信号に基づいて半導体スイッチング素子である第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３及び第４トランジスタＴ４がＯＮ状態（閉状態）あるいはＯＦＦ状態（開状態）に設定される。
【００３３】
この結果、第４入出力端子Ｓ４から負荷に出力される電圧波形は、デューティ比が徐々に増減しつつ高電位Ｖｐと中間電位Ｖｃとが交互に繰り返す半周期（正の半周期）と、デューティ比が徐々に増減しつつ低電位Ｖｎと中間電位Ｖｃとが交互に繰り返す半周期（負の半周期）とが、交互に繰り返す交流波形となる。
【００３４】
ここで、インバータＡは、力行モードで動作する。力行モードは、直流電源Ｐから供給された直流電力を交流電力に変換して負荷に供給する動作モードである。
【００３５】
力行モードにおけるインバータＡは、上述したように直流電源Ｐから供給された直流電力を交流電力に変換する動作を行うので、力率が略「１」の状態で動作する。また、この力行モードでは、上述した正の半周期と負の半周期とが交互に繰り返す電圧波形が第４入出力端子Ｓ４から負荷に出力される。
【００３６】
図２には、このような力行モードの正の半周期における電流経路と負の半周期における電流経路とが示されている。この図２に示すように、力行モードの正の半周期では、第１トランジスタＴ１がＯＮ状態となって高電位Ｖｐが第１トランジスタＴ１を介して第４入出力端子Ｓ４に印加されることによって、高電位Ｖｐに起因する負荷電流が第１トランジスタＴ１及び第４入出力端子Ｓ４を経由して負荷に流れる状態（左側の状態）が発生する。
【００３７】
また、力行モードの正の半周期では、第４トランジスタＴ４がＯＮ状態となって中間電位Ｖｃが第３ダイオードＤ３及び第４トランジスタＴ４を介して第４入出力端子Ｓ４に印可されることにより、中間電位Ｖｃに起因する負荷電流が第３ダイオードＤ３、第４トランジスタＴ４及び第４入出力端子Ｓ４を経由して負荷に流れる状態（右側の状態）が発生する。
【００３８】
力行モードの負の半周期では、第２トランジスタＴ２がＯＮ状態となることにより負荷から第４入出力端子Ｓ４及び第２トランジスタＴ２を経由して負荷電流が直流電源Ｐの低電位端子に流れる状態（左側の状態）が発生する。
【００３９】
また、力行モードの負の半周期では、第３トランジスタＴ３がＯＮ状態となって負荷電流が第４入出力端子Ｓ４、第４ダイオードＤ４及び第３トランジスタＴ３を経由して直流電源Ｐの中間端子に流れる状態（右側の状態）が発生する。
【００４０】
すなわち、力行モードにおいて、第１ダイオードＤ１、第２ダイオードＤ２、第３ダイオードＤ３及び第４ダイオードＤ４並びに第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３及び第４トランジスタＴ４のうち、第３ダイオードＤ３及び第４ダイオードＤ４並びに第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３及び第４トランジスタＴ４はスイッチング動作をするが、第１ダイオードＤ１及び第２ダイオードＤ２はスイッチング動作をしない。したがって、力行モードにおいて、第１ダイオードＤ１及び第２ダイオードＤ２には逆回復損失が発生しない。
【００４１】
このような本実施形態に係るインバータＡでは、力率が略「１」である力行モード時にスイッチング損失が発生しない第１ダイオードＤ１及び第２ダイオードＤ２の電流容量を、第３ダイオードＤ３及び第４ダイオードＤ４の電流容量並びに第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３及び第４トランジスタＴ４の電流容量よりも小さく設定するので、つまり第１ダイオードＤ１及び第２ダイオードＤ２として素子サイズが小型なものを採用する。したがって、本実施形態によれば、全ての半導体スイッチング素子を同一サイズとする場合に対してコストアップを抑制することが可能である。
【００４２】
〔第２実施形態〕
次に、本発明の第２実施形態について、図３及び図４を参照して説明する。この第２実施形態は、本発明をＩ型の３レベルインバータに適用したものである。すなわち、このＩ型の３レベルインバータは、図３に示すように、４つのトランジスタつまり第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３及び第４トランジスタＴ４がＩ型に直列接続されたものである。なお、図３では、図１の構成要素と機能的に同一な構成要素には同一符号を付している。以下では、第２実施形態に係るインバータＢについて、第１実施形態に係るインバータＡと異なる部分を主に説明する。
【００４３】
このインバータＢは、第１実施形態のインバータＡと同様に直流電源Ｐから入力される直流電力を交流電力に変換する電力変換回路であり、第１入出力端子Ｓ１、第２入出力端子Ｓ２、第３入出力端子Ｓ３、第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３、第４トランジスタＴ４、第１ダイオードＤ１、第２ダイオードＤ２、第３ダイオードＤ３、第４ダイオードＤ４、第５ダイオードＤ５、第６ダイオードＤ６及び第４入出力端子Ｓ４を備えている。
【００４４】
第１入出力端子Ｓ１は直流電源Ｐの高電位端子に接続され、第２入出力端子Ｓ２は直流電源Ｐの低電位端子に接続され、また第３入出力端子Ｓ３は直流電源Ｐの中間端子に接続されている。第１トランジスタＴ１は、ゲート端子が図示しない制御装置の第１出力端に接続され、コレクタ端子が第１入出力端子Ｓ１に接続され、またエミッタ端子が第４トランジスタＴ２のコレクタ端子に接続されている。
【００４５】
第２トランジスタＴ２は、ゲート端子が図示しない制御装置の第２出力端に接続され、コレクタ端子が第３トランジスタＴ３のエミッタ端子に接続され、またエミッタ端子が第２入出力端子Ｓ２に接続されている。第３トランジスタＴ３は、ゲート端子が図示しない制御装置の第３出力端に接続され、コレクタ端子が第４トランジスタＴ４のエミッタ端子に接続され、またエミッタ端子が第２トランジスタＴ２のコレクタ端子に接続されている。第４トランジスタＴ４は、ゲート端子が図示しない制御装置の第４出力端に接続され、コレクタ端子が第１トランジスタＴ１のエミッタ端子に接続され、またエミッタ端子が第３トランジスタＴ３のコレクタ端子に接続されている。
【００４６】
第１ダイオードＤ１は第１トランジスタＴ１の還流ダイオードであり、第２ダイオードＤ２は第２トランジスタＴ２の還流ダイオードであり、第３ダイオードＤ３は第３トランジスタＴ３の還流ダイオードであり、第４ダイオードＤ４は第４トランジスタＴ４の還流ダイオードである。
【００４７】
また、第５ダイオードＤ５は、アノード端子が第３入出力端子Ｓ３に接続され、カソード端子が第１トランジスタＴ１のエミッタ端子及び第４トランジスタＴ４のコレクタ端子に共通接続されている。第６ダイオードＤ６は、アノード端子が第２トランジスタＴ２のコレクタ端子及び第３トランジスタＴ３のエミッタ端子に共通接続され、カソード端子が第３入出力端子Ｓ３に接続されている。
【００４８】
ここで、第２実施形態に係るインバータＢでは、４つの第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３及び第４トランジスタＴ４に各々逆並列接続された４つの第１ダイオードＤ１、第２ダイオードＤ２、第３ダイオードＤ３及び第４ダイオードＤ４の電流容量が第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３及び第４トランジスタＴ４の電流容量並びに第５ダイオードＤ５及び第６ダイオードＤ６の電流容量よりも小さく設定されている。
【００４９】
すなわち、第１ダイオードＤ１、第２ダイオードＤ２、第３ダイオードＤ３及び第４ダイオードＤ４の素子サイズは、第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３及び第４トランジスタＴ４並びに第５ダイオードＤ５及び第６ダイオードＤ６の素子サイズよりも小さい。このような電流容量の違い（素子サイズの違い）は、インバータＢの力率に着目した結果である。
【００５０】
また、このインバータＢにおける第４入出力端子Ｓ４は、第３トランジスタＴ３のコレクタ端子及び第４トランジスタＴ４のエミッタ端子に共通接続されている。また、この第４入出力端子Ｓ４は、インバータＢの外部において負荷（図示略）に接続されている。
【００５１】
続いて、このように構成されたインバータＢの動作について、図４を参照して詳しく説明する。
【００５２】
本実施形態に係るインバータＢは、４つの半導体スイッチング素子、つまり第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３及び第４トランジスタＴ４がＩ型に接続されたＩ型のインバータであり、直流電源Ｐから供給された直流電力を交流電力に変換して負荷に供給する。
【００５３】
また、このインバータＢは、上述した第１実施形態のインバータＡと同様に、力行モードにおいて制御装置から入力される制御信号に基づいて正の半周期と負の半周期が交互に繰り返す交流電圧を負荷に出力する。
【００５４】
そして、このようなインバータＢにおける各動作モードの電流経路は、図４に示す通りである。すなわち、力行モードの正の半周期では、第１トランジスタＴ１及び第４トランジスタＴ４がＯＮ状態となって高電位Ｖｐが第１トランジスタＴ１及び第４トランジスタＴ４を介して第４入出力端子Ｓ４に印可される。そして、この結果として、高電位Ｖｐに起因する負荷電流が第１トランジスタＴ１及び第４入出力端子Ｓ４を経由して負荷に流れる（左側の状態）。
【００５５】
また、力行モードの正の半周期では、第４トランジスタＴ４がＯＮ状態となって中間電位Ｖｃが第６ダイオードＤ６及び第４トランジスタＴ４を介して第４入出力端子Ｓ４に印可される。そして、この結果として、中間電位Ｖｃに起因する負荷電流が第６ダイオードＤ６、第４トランジスタＴ４及び第４入出力端子Ｓ４を経由して負荷に流れる（右側の状態）。
【００５６】
力行モードの負の半周期では、第２トランジスタＴ２及び第３トランジスタＴ３がＯＮ状態となることにより負荷から第４入出力端子Ｓ４、第３トランジスタＴ３及び第２トランジスタＴ２を経由して負荷電流が直流電源Ｐの低電位端子に流れる（左側の状態）。また、力行モードの負の半周期では、第３トランジスタＴ３がＯＮ状態となって負荷電流が第４入出力端子Ｓ４、第３トランジスタＴ３及び第５ダイオードＤ５を経由して直流電源Ｐの中間端子に流れる（右側の状態）。
【００５７】
すなわち、力行モードにおいて、第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３及び第４トランジスタＴ４並びに第５ダイオードＤ５及び第６ダイオードＤ６はスイッチング動作をするが、第１ダイオードＤ１、第２ダイオードＤ２、第３ダイオードＤ３及び第４ダイオードＤ４はスイッチング動作をしない。したがって、力行モードにおいて、第１ダイオードＤ１、第２ダイオードＤ２、第３ダイオードＤ３及び第４ダイオードＤ４には逆回復損失が発生しない。
【００５８】
このような本実施形態に係るインバータＢでは、第１ダイオードＤ１、第２ダイオードＤ２、第３ダイオードＤ３及び第４ダイオードＤ４の電流容量を、第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３及び第４トランジスタＴ４の電流容量並びに第５ダイオードＤ５及び第６ダイオードＤ６の電流容量よりも小さく設定することが可能なので、第１ダイオードＤ１、第２ダイオードＤ２、第３ダイオードＤ３及び第４ダイオードＤ４として素子サイズが小型なものを採用することが可能である。したがって、本実施形態によれば、全ての半導体スイッチング素子を同一サイズとする場合に対してコストアップを抑制することが可能である。
【００５９】
なお、本発明は上記実施形態に限定されるものではなく、例えば以下のような変形例が考えられる。
（１）上記実施形態では、Ｔ型及びＩ型の３レベルインバータについて説明したが、本発明はこれに限定されない。例えばＩ型の３レベルインバータについては、図５及び図６に示すような変形例が考えられる。図５に示すインバータＢａは、２つのコンデンサＣ１，Ｃ２からなる直流電源Ｐａに対応するものであり、２つの第３入出力端子Ｓ３ａ、Ｓ３ｂを備えている。
【００６０】
直流電源ＰａのコンデンサＣ１は、一端から第１入出力端子Ｓ１に高電位Ｖｐを供給し、他端から第２入出力端子Ｓ２に低電位Ｖｎを供給する。一方、コンデンサＣ２は、一端から絶対値が高電位Ｖｐよりも低い第２の高電位Ｖｐｃを一方の第３入出力端子Ｓ３ａに供給し、他端から低電位Ｖｎよりも高い第２の低電位Ｖｎｃを他方の第３入出力端子Ｓ３ｂに供給する。
【００６１】
このようなインバータＢａでは、力行モードにおいて、第１ダイオードＤ１及び第２ダイオードＤ２がスイッチング動作をしない。したがって、第１ダイオードＤ１及び第２ダイオードＤ２の電流容量は、第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３及び第４トランジスタＴ４の電流容量並びに第３ダイオードＤ３及び第４ダイオードＤ４の電流容量よりも小さく設定される。このような変形例によれば、全ての半導体スイッチング素子を同一サイズとする場合に対してコストアップを抑制することが可能である。
【００６２】
図６に示すインバータＢｂは、３つのコンデンサＣ１，Ｃ２ａ、Ｃ２ｂからなる直流電源Ｐｂに対応するものであり、２つの第４入出力端子Ｓ４ａ、Ｓ４ｂを備えている。直流電源ＰｂのコンデンサＣ１は、一端が第１入出力端子Ｓ１に接続され、他端が第２入出力端子Ｓ２に接続されている。コンデンサＣ２ａは、一端が上記コンデンサＣ１の一端に接続され、他端がコンデンサＣ２ｂの一端に接続されている。コンデンサＣ２ｂは、一端がコンデンサＣ２ａの他端に接続され、他端が上記コンデンサＣ１の他端に接続されている。
【００６３】
このような直流電源Ｐｂは、３つのコンデンサＣ１，Ｃ２ａ、Ｃ２ｂによって高電位Ｖｐを第１入出力端子Ｓ１に供給すると共に低電位Ｖｎを第２入出力端子Ｓ２に供給する。また、直列接続されたコンデンサＣ２ａ、Ｃ２ｂの接続点から第３入出力端子Ｓ３に中間電位Ｖｃを供給する。
【００６４】
インバータＢｂは、一対の第４入出力端子Ｓ４ａ、Ｓ４ｂを備えている。すなわち、一方の第４入出力端子Ｓ４ａは、第１トランジスタＴ１のエミッタ端子つまり第４トランジスタＴ４のコレクタ端子に供給接続されており、他方の第４入出力端子Ｓ４ｂは、第２トランジスタＴ２のコレクタ端子つまり第３トランジスタＴ３のエミッタ端子に供給接続されている。このようなインバータＢｂは、このような一対の第４入出力端子Ｓ４ａ、Ｓ４ｂ負荷が各々接続される。
【００６５】
このようなインバータＢｂでは、力行モードにおいて、第３ダイオードＤ３及び第４ダイオードＤ４がスイッチング動作をしない。したがって、第３ダイオードＤ３及び第４ダイオードＤ４の電流容量は、第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３及び第４トランジスタＴ４の電流容量並びに第１ダイオードＤ１及び第２ダイオードＤ２の電流容量よりも小さく設定される。このような変形例によれば、全ての半導体スイッチング素子を同一サイズとする場合に対してコストアップを抑制することが可能である。
【００６６】
（２）上記実施形態及び変形例では、３レベルインバータについて説明したが、本発明はこれに限定されない。本発明は、例えば図７に示すような２レベルインバータにも適用可能である。図７に示すインバータＥは、第１ダイオードＤ１が逆並列接続された第１トランジスタＴ１と第２ダイオードＤ２が逆並列接続された第２トランジスタＴ２とが直列接続されたものであり、コンデンサＣ１からなる直流電源Ｐｃから直流電力の供給を受けて作動する。この直流電源Ｐｃは、コンデンサＣ１の一端から第１入出力端子Ｓ１に高電位Ｖｐを供給すると共に、コンデンサＣ１の他端から第２入出力端子Ｓ２に低電位Ｖｎを供給する。
【００６７】
このようなインバータＥでは、力行モードにおいて、第２ダイオードＤ２がスイッチング動作をしない。したがって、第２ダイオードＤ２の電流容量は、第１トランジスタＴ１及び第２トランジスタＴ２の電流容量並びに第１ダイオードＤ１の電流容量よりも小さく設定される。このような変形例によれば、全ての半導体スイッチング素子を同一サイズとする場合に対してコストアップを抑制することが可能である。
【００６８】
（３）上記実施形態及び変形例では、３レベルインバータ及び２レベルインバータについて説明したが、本発明はこれに限定されない。本発明は、４レベル以上のインバータにも適用可能である。
【００６９】
（４）上記実施形態及び変形例では、トランジスタとしてＩＧＢＴを用いたインバータについて説明したが、本発明はこれに限定されない。ＩＧＢＴに代えて、例えばＭＯＳ型電界効果トランジスタ等の他の形態のユニポーラトランジスタあるいはシリコントランジスタ等のバイポーラトランジスタを採用しても良い。
【符号の説明】
【００７０】
Ａ，Ｂ  インバータ（電力変換装置）
Ｄ１  第１ダイオード
Ｄ２  第２ダイオード
Ｄ３  第３ダイオード
Ｄ４  第４ダイオード
Ｄ５  第５ダイオード
Ｄ６  第６ダイオード
Ｋ１  第１直列接続回路
Ｋ２  第２直列接続回路
Ｐ  直流電源
Ｓ１  第１入出力端子
Ｓ２  第２入出力端子
Ｓ３  第３入出力端子
Ｓ４  第４入出力端子
Ｔ１  第１トランジスタ
Ｔ２  第２トランジスタ
Ｔ３  第３トランジスタ
Ｔ４  第４トランジスタ
【図１】
2018061374.tif 000003
【図２】
2018061374.tif 000004
【図３】
2018061374.tif 000005
【図４】
2018061374.tif 000006
【図５】
2018061374.tif 000007
【図６】
2018061374.tif 000008
【図７】
2018061374.tif 000009