(57)【要約】【課題】長期間においてデータの保持が可能な半導体装置を提供する。【解決手段】作製工程数を増やすことなく、第１のトランジスタと、第１のトランジスタと電気特性が異なる第２のトランジスタと、を同一層上に設ける。【選択図】図１
2018061001.tif 000002
【特許請求の範囲】
【請求項１】
第１の酸化物と、ゲート電極と、前記第１の酸化物と前記ゲート電極との間のゲート絶縁体と、前記第１の酸化物に接する第１の導電体および第２の導電体と、前記第１の導電体に接する第２の酸化物と、前記第２の導電体に接する第３の酸化物と、を有し、
前記第１の酸化物は、前記第１の導電体の側面および前記第２の酸化物の上面および側面と接し、
前記第１の酸化物は、前記第２の導電体の側面および前記第３の酸化物の上面および側面と接することを特徴とするトランジスタ。
【請求項２】
前記第１の導電体および前記第２の導電体それぞれの一方の端部において、前記第１の導電体および前記第２の導電体の側面は、前記第２の酸化物の側面および前記第３の酸化物の側面より後退して配されることで、階段状の形状を有し、
前記第１の導電体および前記第２の導電体それぞれの他方の端部において、前記第１の導電体および前記第２の導電体の側面は、前記第２の酸化物の側面および前記第３の酸化物の側面と面一であることを特徴とする請求項１に記載のトランジスタ。
【請求項３】
前記第１の導電体は、前記第２の酸化物上に設けられ、
前記第２の導電体は、前記第３の酸化物上に設けられることを特徴とする請求項１または請求項２に記載のトランジスタ。
【請求項４】
前記第１の酸化物は、チャネルとして機能し、前記第１の導電体及び前記第２の導電体は、ソース電極及びドレイン電極として機能することを特徴とする請求項１乃至請求項３のいずれか一に記載のトランジスタ。
【請求項５】
前記第１乃至第３の酸化物は、酸化物半導体を含むことを特徴とする請求項１乃至請求項４のいずれか一に記載のトランジスタ。
【請求項６】
第１のトランジスタおよび第２のトランジスタを有する半導体装置であって、
前記第１のトランジスタは第１の酸化物と、第１のゲート電極と、前記第１の酸化物と前記第１のゲート電極との間の第１のゲート絶縁体と、前記第１の酸化物に接する第１の導電体および第２の導電体と、前記第１の導電体に接する第２の酸化物と、前記第２の導電体に接する第３の酸化物と、を有し、
前記第１の酸化物は、前記第１の導電体の側面および前記第２の酸化物の上面および側面と接し、
前記第１の酸化物は、前記第２の導電体の側面および前記第３の酸化物の上面および側面と接し、
前記第２のトランジスタは、前記第４の酸化物と、第２のゲート電極と、前記第４の酸化物と前記第２のゲート電極の間の第２のゲート絶縁体と、前記第４の酸化物に接する第３の導電体および第４の導電体と、前記第４の酸化物に接し、かつ前記第２のゲート絶縁体と前記第４の酸化物の間に設けられる第５の酸化物と、を有し、
前記第１の酸化物と前記第５の酸化物は、同じ組成を有し、
前記第２の酸化物、前記第３の酸化物および前記第４の酸化物は同じ組成を有することを特徴とする半導体装置。
【請求項７】
前記第５の酸化物は、前記第３の導電体および前記第４の導電体と接する領域を有することを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記第１の導電体は、前記第２の酸化物上に設けられ、
前記第２の導電体は、前記第３の酸化物上に設けられ、
前記第３の導電体及び前記第４の導電体はそれぞれ、前記第４の酸化物上に設けられることを特徴とする請求項６または請求項７に記載の半導体装置。
【請求項９】
前記第１の酸化物は、前記第１のトランジスタのチャネルとして機能し、前記第１の導電体及び前記第２の導電体は、前記第１のトランジスタのソース電極及びドレイン電極として機能し、
前記第４の酸化物は、前記第２のトランジスタのチャネルとして機能し、前記第３の導電体及び前記第４の導電体は、前記第２のトランジスタのソース電極及びドレイン電極として機能することを特徴とする請求項６乃至請求項８のいずれか一に記載の半導体装置。
【請求項１０】
前記第１のトランジスタおよび前記第２のトランジスタを覆うバリア膜を有し、前記バリア膜はアルミニウムおよび酸素を含むことを特徴とする請求項６乃至請求項９のいずれか一に記載の半導体装置。
【請求項１１】
前記第１のゲート電極および前記第２のゲート電極を覆う絶縁体を有し、前記絶縁体はアルミニウムおよび酸素を含むことを特徴とする請求項６乃至請求項１０のいずれか一に記載の半導体装置。
【請求項１２】
前記第２のトランジスタにおいて、前記第４の酸化物の下方に位置し、前記第４の酸化物と重なる領域を有する第３のゲート電極と、前記第４の酸化物と前記第３のゲート電極の間に第３のゲート絶縁体を有することを特徴とする請求項６乃至請求項１１のいずれか一に記載の半導体装置。
【請求項１３】
前記第１のトランジスタのしきい値電圧は、前記第２のトランジスタのしきい値電圧よりも大きいことを特徴とする請求項６乃至請求項１２のいずれか一に記載の半導体装置。
【請求項１４】
請求項６乃至請求項１３のいずれか一に記載の半導体装置と、
アンテナ、バッテリ、操作スイッチ、マイク、または、スピーカと、を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。本発明の一態様は、半導体装置、発光装置、表示装置、電子機器、照明装置、及びそれらの作製方法に関する。特に、本発明の一態様は、有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ、以下ＥＬとも記す）現象を利用した発光装置とその作製方法に関する。例えば、ＬＳＩ、ＣＰＵ、電源回路に搭載されるパワーデバイス、メモリ、サイリスタ、コンバータおよびイメージセンサなどを含む半導体集積回路を部品として搭載した電子機器に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。
【０００３】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。電気光学装置、半導体回路および電子機器は半導体装置を有する場合がある。
【背景技術】
【０００４】
近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリが主に用いられている。ＣＰＵは、半導体ウエハから切り離された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
【０００５】
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。
【０００６】
また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００７】
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。）。
【０００８】
また、トランジスタのキャリア移動度の向上を目的として、電子親和力（または伝導帯下端準位）が異なる酸化物半導体層を積層させる技術が開示されている（特許文献２及び特許文献３参照）。
【０００９】
また、近年では電子機器の小型化、軽量化に伴い、トランジスタなどを高密度に集積した集積回路の要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１２−２５７１８７号公報
【特許文献２】特開２０１１−１２４３６０号公報
【特許文献３】特開２０１１−１３８９３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
【００１２】
本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様には、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。または、本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。または、本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。または本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
【００１３】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１４】
第１のトランジスタと、第１のトランジスタと電気特性が異なる第２のトランジスタと、を同一層上に設ける。例えば、第１のしきい値電圧を有する第１のトランジスタと、第２のしきい値電圧を有する第２のトランジスタと、を同一層上に設ける。第１のトランジスタのチャネルが形成される半導体層と、第２のトランジスタのチャネルが形成される半導体層に、それぞれ電子親和力が異なる半導体材料を用いる。
【００１５】
１つの半導体装置に異なる電気特性を有するトランジスタを設けることで、回路設計の自由度を高めることができる。その一方で、１つの半導体装置に異なる電気特性を有するトランジスタを設ける場合は、それぞれのトランジスタを別々に作製する必要があるため、当該半導体装置の作製工程数が大幅に増加する。作製工程数の大幅な増加は、歩留まりの低下を誘発し易く、半導体装置の生産性を著しく低下させる場合がある。本発明の一態様によれば、作製工程数が大幅に増加することなく、１つの半導体装置に異なる電気特性を有するトランジスタを設けることができる。
【００１６】
本発明の一態様は、第１の酸化物と、ゲート電極と、第１の酸化物とゲート電極との間のゲート絶縁体と、第１の酸化物に接する第１の導電体および第２の導電体と、第１の導電体に接する第２の酸化物と、第２の導電体に接する第３の酸化物と、を有し、第１の酸化物は、第１の導電体の側面および第２の酸化物の上面および側面と接し、第１の酸化物は、第２の導電体の側面および第３の酸化物の上面および側面と接するトランジスタである。
【００１７】
また、本発明の一態様は、第１の導電体および第２の導電体それぞれの一方の端部において、第１の導電体および第２の導電体の側面は、第２の酸化物の側面および第３の酸化物の側面より後退して配されることで、階段状の形状を有し、第１の導電体および第２の導電体それぞれの他方の端部において、第１の導電体および第２の導電体の側面は、第２の酸化物の側面および第３の酸化物の側面と面一であるトランジスタである。
【００１８】
また、第１の導電体は、第２の酸化物上に設けられ、第２の導電体は、第３の酸化物上に設けられているトランジスタである。
【００１９】
また、第１の酸化物は、チャネルとして機能し、第１の導電体及び第２の導電体は、ソース電極及びドレイン電極として機能するトランジスタである。
【００２０】
なお、第１乃至第３の酸化物は、酸化物半導体を含むことができる。
【００２１】
また、本発明の一態様は、第１のトランジスタおよび第２のトランジスタを有する半導体装置であって、第１のトランジスタは第１の酸化物と、第１のゲート電極と、第１の酸化物と第１のゲート電極との間の第１のゲート絶縁体と、第１の酸化物に接する第１の導電体および第２の導電体と、第１の導電体に接する第２の酸化物と、第２の導電体に接する第３の酸化物と、を有し、第１の酸化物は、第１の導電体の側面および第２の酸化物の上面および側面と接し、第１の酸化物は、第２の導電体の側面および第３の酸化物の上面および側面と接し、第２のトランジスタは、第４の酸化物と、第２のゲート電極と、第４の酸化物と第２のゲート電極の間の第２のゲート絶縁体と、第４の酸化物に接する第３の導電体および第４の導電体と、第４の酸化物に接し、かつ第２のゲート絶縁体と第４の酸化物の間に設けられる第５の酸化物と、を有し、第１の酸化物と第５の酸化物は、同じ組成を有し、第２の酸化物、第３の酸化物および第４の酸化物は同じ組成を有する半導体装置である。
【００２２】
また、本発明の一態様は、第５の酸化物は、第３の導電体および第４の導電体と接する領域を有する半導体装置である。
【００２３】
また、第１の導電体は、第２の酸化物上に設けられ、第２の導電体は、第３の酸化物上に設けられ、第３の導電体及び第４の導電体はそれぞれ、第４の酸化物上に設けられる半導体装置である。
【００２４】
また、第１の酸化物は、第１のトランジスタのチャネルとして機能し、第１の導電体及び第２の導電体は、第１のトランジスタのソース電極及びドレイン電極として機能し、第４の酸化物は、第２のトランジスタのチャネルとして機能し、第３の導電体及び第４の導電体は、第２のトランジスタのソース電極及びドレイン電極として機能する半導体装置である。
【００２５】
また、第１のトランジスタおよび第２のトランジスタを覆うバリア膜を有し、バリア膜はアルミニウムおよび酸素を含む半導体装置である。
【００２６】
また、第１のゲート電極および第２のゲート電極を覆う絶縁体を有し、絶縁体はアルミニウムおよび酸素を含む半導体装置である。
【００２７】
また、第２のトランジスタにおいて、第４の酸化物の下方に位置し、第４の酸化物と重なる領域を有する第３のゲート電極と、第４の酸化物と第３のゲート電極の間に第３のゲート絶縁体を有する半導体装置である。
【００２８】
なお、第１のトランジスタのしきい値電圧は、第２のトランジスタのしきい値電圧よりも大きい半導体装置である。
【００２９】
また、本発明の一態様は、上記の半導体装置と、アンテナ、バッテリ、操作スイッチ、マイク、または、スピーカと、を有する電子機器である。
【発明の効果】
【００３０】
良好な電気特性を有する半導体装置を提供することができる。または、微細化または高集積化が可能な半導体装置を提供することができる。または、生産性の高い半導体装置を提供することができる。
【００３１】
または、長期間においてデータの保持が可能な半導体装置を提供することができる。または、情報の書き込み速度が速い半導体装置を提供することができる。または、設計自由度が高い半導体装置を提供することができる。または、消費電力を抑えることができる半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
【００３２】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００３３】
【図１】本発明の一態様に係るトランジスタの断面図およびトランジスタの電気特性を示す図。
【図２】本発明の一態様に係るトランジスタの上面図および断面構造を説明する図。
【図３】本発明の一態様に係るトランジスタの上面図および断面構造を説明する図。
【図４】本発明の一態様に係るトランジスタの上面図および断面構造を説明する図。
【図５】本発明の一態様に係るトランジスタの上面図および断面構造を説明する図。
【図６】本発明の一態様に係るトランジスタの上面図および断面構造を説明する図。
【図７】本発明の一態様に係るトランジスタの上面図および断面構造を説明する図。
【図８】本発明の一態様に係るトランジスタの上面図および断面構造を説明する図。
【図９】本発明の一態様に係るトランジスタの上面図および断面構造を説明する図。
【図１０】本発明の一態様に係るトランジスタの上面図および断面構造を説明する図。
【図１１】本発明の一態様に係るトランジスタの一部の断面構造を説明する図。
【図１２】本発明の一態様に係るトランジスタの一部の断面構造を説明する図。
【図１３】本発明の一態様に係るバンド図。
【図１４】本発明に係る酸化物の原子数比の範囲を説明する図。
【図１５】酸化物の積層構造のバンド図。
【図１６】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１７】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１８】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１９】本発明の一態様に係るトランジスタの作製方法を示す図。
【図２０】本発明の一態様に係るトランジスタの作製方法を示す図。
【図２１】本発明の一態様に係るトランジスタの作製方法を示す図。
【図２２】本発明の一態様に係るトランジスタの作製方法を示す図。
【図２３】本発明の一態様に係るトランジスタの作製方法を示す図。
【図２４】本発明の一態様に係るトランジスタの作製方法を示す図。
【図２５】本発明の一態様に係る半導体装置を示す図。
【図２６】本発明の一態様に係る半導体装置の回路図。
【図２７】本発明の一態様に係る記憶装置の回路図。
【図２８】本発明の一態様に係る記憶装置を示す図。
【図２９】本発明の一態様に係る電子機器を示す図。
【図３０】実施例のトランジスタの断面ＳＴＥＭ像。
【図３１】実施例のトランジスタのＩｄ−Ｖｇ特性のグラフ。
【図３２】実施例のトランジスタのチャネル長方向のバンドダイアグラム。
【図３３】実施例のトランジスタのＥＢＨのチャネル長依存性のグラフ。
【図３４】実施例のトランジスタのＥＢＨのチャネル長依存性のグラフ。
【図３５】実施例のトランジスタのＥＢＨのチャネル長依存性のグラフ。
【発明を実施するための形態】
【００３４】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００３５】
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【００３６】
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
【００３７】
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
【００３８】
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、および電子機器は、半導体装置を有する場合がある。
【００３９】
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、チャネル領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
【００４０】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
【００４１】
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
【００４２】
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００４３】
また、本明細書等に示すトランジスタは、明示されている場合を除き、エンハンスメント型（ノーマリーオフ型）の電界効果トランジスタとする。また、本明細書等に示すトランジスタは、明示されている場合を除き、ｎチャネル型のトランジスタとする。よって、そのしきい値電圧（「Ｖｔｈ」ともいう。）は、明示されている場合を除き、０Ｖよりも大きいものとする。
【００４４】
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【００４５】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【００４６】
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【００４７】
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００４８】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【００４９】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【００５０】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【００５１】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【００５２】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【００５３】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【００５４】
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【００５５】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００５６】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００５７】
なお、本明細書において、バリア膜とは、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
【００５８】
（実施の形態１）
異なる電気特性を有するトランジスタを同一層上に設けることで、半導体装置の設計自由度を高めることができる。また、異なる電気特性を有するトランジスタを同一層上に設けることで、半導体装置の集積度を高めることができる。本実施の形態では、異なる電気特性を有するトランジスタを同一層上に設ける実施形態の一例を説明する。
【００５９】
＜半導体装置１０００の構成例＞
図１（Ａ）は、半導体装置１０００を示す断面図である。半導体装置１０００はトランジスタ１００およびトランジスタ２００を有する。トランジスタ１００およびトランジスタ２００は、異なる構成を有する。また、図１（Ａ）では、基板４００上に設けたトランジスタ１００およびトランジスタ２００の断面を示している。なお、図１（Ａ）は、図２（Ａ）にＡ１−Ａ２の一点鎖線で示す部位と、図３（Ａ）にＢ１−Ｂ２の一点鎖線で示す部位の断面図に相当する。
【００６０】
図２（Ａ）は、トランジスタ１００の上面図である。また、図２（Ｂ）は、図２（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図である。また、図２（Ｃ）は、図２（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図である。図２（Ｂ）において、Ａ１−Ａ２はトランジスタ１００のチャネル長方向の断面図であり、図２（Ｃ）において、Ａ３−Ａ４はトランジスタ１００のチャネル幅方向の断面図である。図２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【００６１】
図３（Ａ）は、トランジスタ２００の上面図である。また、図３（Ｂ）は、図３（Ａ）にＢ１−Ｂ２の一点鎖線で示す部位の断面図である。また、図３（Ｃ）は、図３（Ａ）にＢ３−Ｂ４の一点鎖線で示す部位の断面図である。図３（Ｂ）において、Ｂ１−Ｂ２はトランジスタ２００のチャネル長方向の断面図であり、図３（Ｃ）において、Ｂ３−Ｂ４はトランジスタ２００のチャネル幅方向の断面図である。図３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【００６２】
図１（Ｂ）および（Ｃ）に、トランジスタの電気特性の一つであるＩｄ−Ｖｇカーブの一例を示す。図１（Ｂ）および（Ｃ）に示すＩｄ−Ｖｇカーブは、横軸がトランジスタのゲートとソース間の電圧（Ｖｇ）を示している。また、縦軸はトランジスタのドレインに流れる電流（Ｉｄ）を対数で示している。
【００６３】
トランジスタ１００およびトランジスタ２００は、バックゲートを有するトランジスタである。図１（Ｂ）は、バックゲートの電位をソースまたはゲートと同電位としたときのトランジスタ１００のＩｄ−Ｖｇカーブを示し、図１（Ｃ）は、バックゲートの電位をソースまたはゲートと同電位としたときのトランジスタ２００のＩｄ−Ｖｇカーブを示している。図１（Ｂ）および（Ｃ）に示すとおり、トランジスタ１００とトランジスタ２００は異なるトランジスタ特性を有する。トランジスタ２００のＩｄ−Ｖｇカーブは、トランジスタ１００のＩｄ−Ｖｇカーブよりも、Ｖｔｈがプラスの方向にシフトしている。すなわち、トランジスタ２００は、トランジスタ１００よりもＶｔｈが大きいトランジスタである。
【００６４】
＜トランジスタ構造１＞
以下では、本発明の一態様に係るトランジスタ１００の構造およびトランジスタ２００について説明する。
【００６５】
図２（Ｂ）および（Ｃ）において、トランジスタ１００は、基板４００上の絶縁体４０１ａと、絶縁体４０１ａ上の絶縁体４０１ｂ上に配置される。トランジスタ１００は、絶縁体３０１と、導電体３０９ａ、導電体３１０ａ、導電体３０９ｂ、導電体３１０ｂおよび絶縁体３０１上の絶縁体３０２と、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上の酸化物４０６＿１ａと、酸化物４０６＿１ａ上の酸化物４０６＿２ａと、酸化物４０６＿２ａの上面と接する領域を有する導電体４１６ａ１および導電体４１６ａ２と、導電体４１６ａ１の側面、導電体４１６ａ２の側面および酸化物４０６＿２ａの上面と接する領域を有する酸化物４０６＿３ａと、酸化物４０６＿３ａ上の絶縁体４１２ａと、酸化物４０６＿３ａと絶縁体４１２ａを介して互いに重なる領域を有する導電体４０４ａと、を有する。尚、絶縁体３０１は、複数の開口部を有していて、それぞれの開口部内に導電体３０９ａおよび導電体３１０ａと、導電体３０９ｂおよび導電体３１０ｂが設けられる。
【００６６】
また、バリア膜４１７ａ１、バリア膜４１７ａ２、絶縁体４０８ａ、絶縁体４２２、絶縁体４２４、絶縁体４１０、絶縁体４１５および絶縁体４１８が、トランジスタ１００上に設けられる。
【００６７】
また、トランジスタ１００上には、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２、絶縁体４０２、絶縁体３０３および絶縁体３０２を通り導電体３１０ｂに達する第１の開口部と、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２およびバリア膜４１７ａ１を通り導電体４１６ａ１に達する第２の開口部と、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２およびバリア膜４１７ａ２を通り導電体４１６ａ２に達する第３の開口部と、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２および絶縁体４０８ａを通り導電体４０４ａに達する第４の開口部と、第１の開口部、第２の開口部、第３の開口部、第４の開口部に埋め込まれた導電体４３３ａ、導電体４３１ａ、導電体４２９ａ、および導電体４３７ａと、絶縁体４１８上にあって導電体４３３ａと接する領域を有する導電体４３４ａと、絶縁体４１８上にあって導電体４３１ａと接する領域を有する導電体４３２ａと、絶縁体４１８上にあって導電体４２９ａと接する領域を有する導電体４３０ａと、絶縁体４１８上にあって導電体４３７ａと接する領域を有する導電体４３８ａと、を有する。
【００６８】
トランジスタ１００において、導電体４０４ａは第１のゲート電極としての機能を有する。また、導電体４０４ａは、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を下層に成膜することで導電体４０４ａの酸化による電気抵抗値の増加を防ぐことができる。絶縁体４１２ａは第１のゲート絶縁体としての機能を有する。
【００６９】
また、導電体４１６ａ１および導電体４１６ａ２は、ソース電極またはドレイン電極としての機能を有する。また、導電体４１６ａ１および導電体４１６ａ２は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を上層に成膜することで導電体４１６ａ１および導電体４１６ａ２の酸化による電気抵抗値の増加を防ぐことができる。なお、導電体の電気抵抗値の測定は、２端子法などを用いて測定することができる。
【００７０】
また、バリア膜４１７ａ１およびバリア膜４１７ａ２は、水素や水などの不純物および酸素の透過を抑制する機能を有する。バリア膜４１７ａ１は、導電体４１６ａ１上にあって、導電体４１６ａ１への酸素の拡散を防止する。バリア膜４１７ａ２は、導電体４１６ａ２上にあって、導電体４１６ａ２への酸素の拡散を防止する。
【００７１】
トランジスタ１００は、導電体４０４ａに印加する電位によって、酸化物４０６＿２ａの抵抗を制御することができる。即ち、導電体４０４ａに印加する電位によって、導電体４１６ａ１と導電体４１６ａ２との間の導通・非導通を制御することができる。
【００７２】
図２（Ｂ）および（Ｃ）に示すように、酸化物４０６＿２ａの上面は、導電体４１６ａ１および導電体４１６ａ２と接する。また、第１のゲート電極としての機能を有する導電体４０４ａの電界によって、酸化物４０６＿１ａおよび酸化物４０６＿２ａを電気的に取り囲むことができる。第１のゲート電極の電界によって、半導体を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。そのため、酸化物４０６＿２ａの全体にチャネルが形成される場合がある。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのソース−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を大きくすることができる。また、酸化物４０６＿１ａおよび酸化物４０６＿２ａが、導電体４０４ａの電界によって取り囲まれていることから、非導通時の電流（オフ電流）を小さくすることができる。
【００７３】
また、トランジスタ１００は、第１のゲート電極としての機能を有する導電体４０４ａと、ソース電極またはドレイン電極としての機能を有する導電体４１６ａ１および導電体４１６ａ２と、は重なる領域を有することで、導電体４０４ａと、導電体４１６ａ１と、で形成される寄生容量および、導電体４０４ａと、導電体４１６ａ２と、で形成される寄生容量を有する。
【００７４】
トランジスタ１００の構成は、導電体４０４ａと、導電体４１６ａ１と、の間には、絶縁体４１２ａ、酸化物４０６＿３ａに加えて、バリア膜４１７ａ１を有していることで、該寄生容量を小さくすることができる。同様に、導電体４０４ａと、導電体４１６ａ２と、の間には、絶縁体４１２ａ、酸化物４０６＿３ａに加えて、バリア膜４１７ａ２を有していることで、該寄生容量を小さくすることができる。よって、トランジスタ１００は、周波数特性に優れたトランジスタとなる。
【００７５】
また、トランジスタ１００を上記の構成とすることで、トランジスタ１００の動作時、例えば、導電体４０４ａと、導電体４１６ａ１または導電体４１６ａ２との間に電位差が生じた時に、導電体４０４ａと、導電体４１６ａ１または導電体４１６ａ２と、の間のリーク電流を低減または防止することができる。
【００７６】
また、導電体３０９ａおよび導電体３１０ａは、第２のゲート電極としての機能を有する。導電体３０９ａは、導電性バリア膜としての機能を有する。導電体３０９ａは、導電体３１０ａの底面および側面を包む様に配置することによって、導電体３１０ａの酸化を防止することができる。
【００７７】
絶縁体３０２、絶縁体３０３および絶縁体４０２は第２のゲート絶縁膜としての機能を有する。導電体３０９ａおよび導電体３１０ａへ印加する電位によって、トランジスタ１００のしきい値電圧を制御することができる。さらに第１のゲート電極と第２のゲート電極を電気的に接続することで、導通時の電流（オン電流）を大きくすることができる。なお、第１のゲート電極の機能と、第２のゲート電極の機能と、が入れ替わっても構わない。
【００７８】
また、導電体３０９ｂおよび導電体３１０ｂは、配線としての機能を有する。導電体３０９ｂは、導電性バリア膜としての機能を有する。導電体３０９ｂは、導電体３１０ｂの底面および側面を包む様に配置することによって、導電体３１０ｂの酸化を防止することができる。
【００７９】
また、第１のゲート電極としての機能を有する導電体４０４ａ周辺の構成について図１１を用いて説明する。具体的には、導電体４０４ａの端部、絶縁体４０８ａの端部、絶縁体４１２ａの端部および酸化物４０６＿３ａの端部の位置関係は、様々な構成とすることができる。図１１に第１のゲート電極周辺を拡大した断面図を示す。
【００８０】
図１１（Ａ）はトランジスタ１００の断面図であるが、導電体４０４ａを覆う様に配された絶縁体４０８ａの端部、絶縁体４１２ａの端部および酸化物４０６＿３ａの端部が一致する構成である。図１１（Ｂ）は、トランジスタ１００Ｄの断面図であるが、導電体４０４ａの端部と、絶縁体４１２ａの端部と、が一致し、導電体４０４ａを覆う様に配された絶縁体４０８ａの端部と、酸化物４０６＿３ａの端部と、が一致する構成である。図１１（Ｃ）は、トランジスタ１００Ｅの断面図であるが、導電体４０４ａの端部、絶縁体４１２ａの端部および酸化物４０６＿３ａの端部が一致し、導電体４０４ａ、絶縁体４１２ａおよび酸化物４０６＿３ａを覆う様に配された絶縁体４０８ａの端部は、導電体４０４ａ、絶縁体４１２ａおよび酸化物４０６＿３ａの端部の外側に位置する構成である。
【００８１】
以下では、トランジスタ１００とは異なる電気特性を有するトランジスタ２００の構造について説明する。
【００８２】
図３（Ｂ）および（Ｃ）において、トランジスタ２００は、基板４００上の絶縁体４０１ａと、絶縁体４０１ａ上の絶縁体４０１ｂ上に配置される。トランジスタ２００は、絶縁体３０１と、導電体３０９ｃ、導電体３１０ｃおよび絶縁体３０１上の絶縁体３０２と、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上の酸化物４０６＿１ｂおよび酸化物４０６＿１ｃと、酸化物４０６＿１ｂ上および酸化物４０６＿１ｃ上の酸化物４０６＿２ｂおよび酸化物４０６＿２ｃと、酸化物４０６＿２ｂの上面と接する領域を有する導電体４１６ｂ１と、酸化物４０６＿２ｃの上面と接する領域を有する導電体４１６ｂ２と、導電体４１６ｂ１の側面、導電体４１６ｂ２の側面、酸化物４０６＿２ｂの上面および側面、酸化物４０６＿２ｃの側面および上面、酸化物４０６＿１ｂの側面、酸化物４０６＿１ｃの側面と接する領域を有する酸化物４０６＿３ｂと、酸化物４０６＿３ｂ上の絶縁体４１２ｂと、絶縁体４１２ｂ上の導電体４０４ｂと、を有する。尚、絶縁体３０１は、開口部を有していて、開口部内に導電体３０９ｃおよび導電体３１０ｃが設けられる。
【００８３】
また、バリア膜４１７ｂ１、バリア膜４１７ｂ２、絶縁体４０８ｂ、絶縁体４２２、絶縁体４２４、絶縁体４１０、絶縁体４１５および絶縁体４１８が、トランジスタ２００上に設けられる。
【００８４】
また、トランジスタ２００上には、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２およびバリア膜４１７ｂ１を通り導電体４１６ｂ１に達する第５の開口部と、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２およびバリア膜４１７ｂ２を通り導電体４１６ｂ２に達する第６の開口部と、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２および絶縁体４０８ｂを通り導電体４０４ｂに達する第７の開口部と、第５の開口部、第６の開口部、第７の開口部に埋め込まれた導電体４３１ｂ、導電体４２９ｂ、および導電体４３７ｂと、絶縁体４１８上にあって導電体４３１ｂと接する領域を有する導電体４３２ｂと、絶縁体４１８上にあって導電体４２９ｂと接する領域を有する導電体４３０ｂと、絶縁体４１８上にあって導電体４３７ｂと接する領域を有する導電体４３８ｂと、を有する。
【００８５】
トランジスタ２００において、導電体４０４ｂは第１のゲート電極としての機能を有する。また、導電体４０４ｂは、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を下層に成膜することで導電体４０４ｂの酸化による電気抵抗値の増加を防ぐことができる。絶縁体４１２ｂは第１のゲート絶縁体としての機能を有する。
【００８６】
また、導電体４１６ｂ１および導電体４１６ｂ２は、ソース電極またはドレイン電極としての機能を有する。また、導電体４１６ｂ１および導電体４１６ｂ２は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を上層に成膜することで導電体４１６ｂ１および導電体４１６ｂ２の酸化による電気抵抗値の増加を防ぐことができる。なお、導電体の電気抵抗値の測定は、２端子法などを用いて測定することができる。
【００８７】
また、バリア膜４１７ｂ１およびバリア膜４１７ｂ２は、水素などの不純物および酸素の透過を抑制する機能を有する。バリア膜４１７ｂ１は、導電体４１６ｂ１上にあって、導電体４１６ｂ１への酸素の拡散を防止する。バリア膜４１７ｂ２は、導電体４１６ｂ２上にあって、導電体４１６ｂ２への酸素の拡散を防止する。
【００８８】
トランジスタ２００は、図３（Ｂ）に示すように、酸化物４０６＿１ｂ、酸化物４０６＿２ｂおよび導電体４１６ｂ１を含む層と、酸化物４０６＿１ｃ、酸化物４０６＿２ｃおよび導電体４１６ｂ２を含む層とは、絶縁体４０２の上面の一部と、酸化物４０６＿３ｂとが接する領域を挟むように配置されている。ここで、酸化物４０６＿１ｂ、酸化物４０６＿２ｂおよび導電体４１６ｂ１を含む層と、酸化物４０６＿１ｃ、酸化物４０６＿２ｃおよび導電体４１６ｂ２を含む層とが、互いに向かい合う側面を一方の側面、それぞれの層とが、向かい合わない反対側の側面を他方の側面と呼ぶことにする。
【００８９】
酸化物４０６＿３ｂは、導電体４１６ｂ１の一方の側面および導電体４１６ｂ２の一方の側面と接する領域を有する。さらに、酸化物４０６＿３ｂは、酸化物４０６＿２ｂの上面の一部と一方の側面、酸化物４０６＿２ｃの上面の一部と一方の側面、酸化物４０６＿１ｂの一方の側面および酸化物４０６＿１ｃの一方の側面と接する領域も有する。つまり、一方の側面は、導電体４１６ｂ１および導電体４１６ｂ２が、酸化物４０６＿２ｂおよび酸化物４０６＿２ｃより後退し、階段状の形状を有する。また、他方の側面は、酸化物４０６＿１ｂ、酸化物４０６＿２ｂおよび導電体４１６ｂ１と、酸化物４０６＿１ｃ、酸化物４０６＿２ｃおよび導電体４１６ｂ２と、は概ね一致した形状を有する。つまり、他方の側面は、面一の形状を有する。
【００９０】
トランジスタ２００は、導電体４０４ｂに印加する電位によって、酸化物４０６＿３ｂの抵抗を制御することができる。即ち、導電体４０４ｂに印加する電位によって、導電体４１６ｂ１と導電体４１６ｂ２との間の導通・非導通を制御することができる。
【００９１】
トランジスタ２００は、酸化物４０６＿３ｂにチャネルが形成されるので、上述のトランジスタ１００とは異なる特性を有する。
【００９２】
また、トランジスタ２００は、第１のゲート電極としての機能を有する導電体４０４ｂと、ソース電極またはドレイン電極としての機能を有する導電体４１６ｂ１および導電体４１６ｂ２と、は重なる領域を有することで、導電体４０４ｂと、導電体４１６ｂ１と、で形成される寄生容量および、導電体４０４ｂと、導電体４１６ｂ２と、で形成される寄生容量を有する。
【００９３】
トランジスタ２００の構成は、導電体４０４ｂと、導電体４１６ｂ１と、の間には、絶縁体４１２ｂ、酸化物４０６＿３ｂに加えて、バリア膜４１７ｂ１を有していることで、該寄生容量を小さくすることができる。同様に、導電体４０４ｂと、導電体４１６ｂ２と、の間には、絶縁体４１２ｂ、酸化物４０６＿３ｂに加えて、バリア膜４１７ｂ２を有していることで、該寄生容量を小さくすることができる。よって、トランジスタ２００は、周波数特性に優れたトランジスタとなる。
【００９４】
また、トランジスタ２００を上記の構成とすることで、トランジスタ２００の動作時、例えば、導電体４０４ｂと、導電体４１６ｂ１または導電体４１６ｂ２との間に電位差が生じた時に、導電体４０４ｂと、導電体４１６ｂ１または導電体４１６ｂ２と、の間のリーク電流を低減または防止することができる。
【００９５】
また、導電体３０９ｃおよび導電体３１０ｃは、第２のゲート電極としての機能を有する。導電体３０９ｃは、導電性バリア膜としての機能を有する。導電体３０９ｃは、導電体３１０ｃの底面および側面を包む様に配置することによって、導電体３１０ｃの酸化を防止することができる。
【００９６】
また、トランジスタ２００の導電体４０４ｂ周辺の構成については、図１１に示すトランジスタの導電体４０４ａ周辺と同様の構成とすることが出来る。具体的には、導電体４０４ｂの端部、絶縁体４０８ｂの端部、絶縁体４１２ｂの端部および酸化物４０６＿３ｂの端部の位置関係は、図１１に示すトランジスタと同様の構成とすることができる。
【００９７】
ここで、トランジスタ２００Ｅの構成と本発明の一態様であるトランジスタ２００の構成を比較する。図１２（Ａ）はトランジスタ２００の断面の拡大図を示す。また、図１２（Ｂ）は、トランジスタ２００Ｅの断面の拡大図である。
【００９８】
トランジスタ２００においては、酸化物４０６＿３ｂと接する領域は、導電体４１６ｂ１の側面と、導電体４１６ｂ２の側面と、酸化物４０６＿２ｂの側面および上面の一部と、酸化物４０６＿２ｃの側面および上面の一部と、酸化物４０６＿１ｂの側面および酸化物４０６＿１ｃの側面と、接する領域を有する。
【００９９】
一方、トランジスタ２００Ｅにおいては、酸化物４０６＿３ｂと接する領域は、導電体４１６ｂ１の側面、導電体４１６ｂ２の側面、酸化物４０６＿２ｂの側面、酸化物４０６＿２ｃの側面、酸化物４０６＿１ｂの側面および酸化物４０６＿１ｃの側面である。
【０１００】
図１３にトランジスタ２００およびトランジスタ２００Ｅのソース電極としての機能を有する導電体４１６ｂ２近傍における伝導帯下端（Ｅｃ）のバンドダイアグラムを示す。図１３の縦軸はエネルギー準位（ｅＶ）を表しており、フラットバンドエネルギー準位を０ｅＶとした。横軸は、距離（μｍ）を示す。導電体４１６ｂ２をタングステン膜、絶縁体４１２ｂを酸化窒化シリコン膜、酸化物４０６＿１ｃをＩｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜するＩｎ−Ｇａ−Ｚｎ酸化物とし、酸化物４０６＿２ｃをＩｎ：Ｇａ：Ｚｎ＝１：３：１［原子数比］のターゲットを用いて成膜するＩｎ−Ｇａ−Ｚｎ酸化物とし、酸化物４０６＿３ｂをＩｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のターゲットを用いて成膜するＩｎ−Ｇａ−Ｚｎ酸化物として計算した。
【０１０１】
図１３のバンドダイアグラムによると、ソース電極としての機能を有する導電体４１６ｂ２から直接に酸化物４０６＿３ｂに電子を注入する第１の経路４５１よりも、ソース電極としての機能を有する導電体４１６ｂ２から、酸化物４０６＿２ｃを経由して、酸化物４０６＿１ｃまたは酸化物４０６＿３ｂへ電子を注入する第２の経路４５２の方が、エネルギー障壁が小さいために、電子が注入しやすい事がわかる。つまり上述の２つの経路を比較すると第２の経路４５２のコンタクト抵抗の方が第１の経路４５１のコンタクト抵抗よりも低いことが解る。図１２中に第１の経路４５１および第２の経路４５２を矢印で示す。
【０１０２】
トランジスタ２００Ｅと、トランジスタ２００と、の電子の注入経路を比較すると、トランジスタ２００Ｅは酸化物４０６＿２ｃと酸化物４０６＿３ｂと、の接触面積が小さいため、酸化物４０６＿２ｃを経由して酸化物４０６＿３ｂに電子が注入されるコンタクト抵抗の低い第２の経路４５２と、ソース電極として機能する導電体４１６ｂ２から酸化物４０６＿３ｂに直接注入されるコンタクト抵抗の高い第１の経路４５１の２つが混在している。このことは、トランジスタ製造時において僅かな製造時のバラツキによってソース電極として機能する導電体４１６ｂ２から酸化物４０６＿３ｂに電子が注入される際のコンタクト抵抗が大きく変化しうることを意味している。一方で、トランジスタ２００の構造は、第２の経路４５２である酸化物４０６＿２ｃと酸化物４０６＿３ｂと、のコンタクト面積が大きいために、電子が酸化物４０６＿２ｃを経由して酸化物４０６＿３ｂに注入される経路が支配的となる。その結果、トランジスタのソース電極として機能する導電体４１６ｂ２に加工バラツキが生じても、トランジスタ２００の構成とすることで、ソース電極として機能する導電体４１６ｂ２と酸化物４０６＿３ｂのチャネル領域の間のコンタクト抵抗が大きく変化せず、バラツキが少ない良好なトランジスタ特性を得ることができる。
【０１０３】
従って、トランジスタ２００の構成とすることで、電気特性のバラツキが小さく、かつ、接触抵抗が低く、トランジスタのオン電流を大きくすることができる。
【０１０４】
＜基板＞
基板４００としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【０１０５】
また、基板４００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板４００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板４００として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板４００が伸縮性を有してもよい。また、基板４００は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板４００は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板４００を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板４００を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板４００上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
【０１０６】
可とう性基板である基板４００としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板４００は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板４００としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板４００として好適である。
【０１０７】
＜絶縁体＞
トランジスタを、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば絶縁体４０１ａ、絶縁体４０１ｂ、絶縁体４０８ａ、絶縁体４０８ｂ、および絶縁体４１５として、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
【０１０８】
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
【０１０９】
また、例えば、絶縁体３０３、絶縁体４０１ａ、絶縁体４０１ｂ、絶縁体４０８ａ、絶縁体４０８ｂ、絶縁体４１５、絶縁体４１８、絶縁体４２２および絶縁体４２４としては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。なお、絶縁体３０３、絶縁体４０１ａ、絶縁体４０１ｂ、絶縁体４０８ａ、絶縁体４０８ｂ、絶縁体４１５、絶縁体４１８、絶縁体４２２および絶縁体４２４は、酸化アルミニウムを有することが好ましい。
【０１１０】
また、例えば、絶縁体４２２は酸素を有するプラズマを用いて成膜すると下地層となる絶縁体４０２へ酸素を添加することができる。添加された酸素は絶縁体４０２で過剰酸素となり、加熱処理などを行うことで、該過剰酸素は絶縁体４０２を通り、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａおよび酸化物４０６＿３ｂへ添加されることによって、酸化物４０６＿１ａ中、酸化物４０６＿２ａ中、酸化物４０６＿３ａ中および酸化物４０６＿３ｂ中の酸素欠陥を修復することができる。
【０１１１】
また、例えば、絶縁体４１５は酸素を有するプラズマを用いて成膜すると絶縁体４１０へ酸素を添加することができる。添加された酸素は絶縁体４１０で過剰酸素となり、加熱処理などを行うことで、該過剰酸素は絶縁体４１０を通り、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａおよび酸化物４０６＿３ｂへ添加されることによって、酸化物４０６＿１ａ中、酸化物４０６＿２ａ中、酸化物４０６＿３ａ中および酸化物４０６＿３ｂ中の酸素欠陥を修復することができる。
【０１１２】
絶縁体３０３、絶縁体４０１ａ、絶縁体４０８ａ、絶縁体４０８ｂ、絶縁体４２４および絶縁体４１８が酸化アルミニウムを有することで、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａおよび酸化物４０６＿３ｂへ添加された過剰酸素の外方拡散を低減することができる。
【０１１３】
絶縁体３０１、絶縁体３０２、絶縁体４０２、絶縁体４１２ａおよび絶縁体４１２ｂとしては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体３０１、絶縁体３０２、絶縁体４０２、絶縁体４１２ａおよび絶縁体４１２ｂとしては、酸化シリコンまたは酸化窒化シリコンを有することが好ましい。
【０１１４】
特に絶縁体４０２、絶縁体４１２ａおよび絶縁体４１２ｂは、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体４０２、絶縁体４１２ａおよび絶縁体４１２ｂは、酸化ガリウム、酸化ハフニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、またはシリコンおよびハフニウムを有する酸化窒化物などを有することが好ましい。または、絶縁体４０２、絶縁体４１２ａおよび絶縁体４１２ｂは、酸化シリコンまたは酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムを酸化物４０６＿３ａ側に有することで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、酸化物４０６＿２ａに混入することを抑制することができる。また、例えば、酸化シリコンまたは酸化窒化シリコンを酸化物４０６＿３ａ側に有することで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
【０１１５】
絶縁体４１０は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
【０１１６】
バリア膜４１７ａ１、バリア膜４１７ａ２、バリア膜４１７ｂ１およびバリア膜４１７ｂ２としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。バリア膜４１７ａ１、バリア膜４１７ａ２、バリア膜４１７ｂ１およびバリア膜４１７ｂ２によって、絶縁体４１０中の過剰酸素が、導電体４１６ａ１、導電体４１６ａ２、導電体４１６ｂ１および導電体４１６ｂ２への拡散することを防止することができる。
【０１１７】
バリア膜４１７ａ１、バリア膜４１７ａ２、バリア膜４１７ｂ１およびバリア膜４１７ｂ２としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。なお、バリア膜４１７ａ１、バリア膜４１７ａ２、バリア膜４１７ｂ１およびバリア膜４１７ｂ２は、窒化シリコンを有することが好ましい。
【０１１８】
＜導電体＞
導電体４０４ａ、導電体４０４ｂ、導電体３０９ａ、導電体３０９ｂ、導電体３０９ｃ、導電体３１０ａ、導電体３１０ｂ、導電体３１０ｃ、導電体４１６ａ１、導電体４１６ａ２、導電体４１６ｂ１、導電体４１６ｂ２、導電体４２９ａ、導電体４２９ｂ、導電体４３１ａ、導電体４３１ｂ、導電体４３３ａ、導電体４３７ａ、導電体４３７ｂ、導電体４３０ａ、導電体４３０ｂ、導電体４３２ａ、導電体４３２ｂ、導電体４３４ａ、導電体４３８ａおよび導電体４３８ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【０１１９】
また、前述した金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａおよび酸化物４０６＿３ｂ中に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから侵入する水素を捕獲することができる場合がある。
【０１２０】
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
【０１２１】
なお、トランジスタのチャネル形成領域に酸化物半導体を用いる場合は、ゲート電極として前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
【０１２２】
なお、導電体４２９ａ、導電体４２９ｂ、導電体４３１ａ、導電体４３１ｂ、導電体４３３ａ、導電体４３７ａおよび導電体４３７ｂとしては、例えば、タングステン、ポリシリコン等の埋め込み性の高い導電性材料を用いればよい。また、埋め込み性の高い導電性材料と、チタン、窒化チタン、窒化タンタルなどの導電性バリア膜を組み合わせて用いてもよい。
【０１２３】
＜酸化物＞
【０１２４】
酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａおよび酸化物４０６＿３ｂとしては、酸化物半導体を用いることが好ましい。ただし、シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用いても構わない場合がある。
【０１２５】
次に、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａおよび酸化物４０６＿３ｂなどに適用可能な酸化物について説明する。
【０１２６】
酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０１２７】
ここでは、酸化物が、インジウム、元素Ｍ及び亜鉛を有するＩｎＭＺｎＯである場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０１２８】
＜構造＞
酸化物は、単結晶酸化物と、それ以外の非単結晶酸化物と、に分けられる。非単結晶酸化物としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物などがある。
【０１２９】
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
【０１３０】
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０１３１】
また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
【０１３２】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物と区別が付かない場合がある。
【０１３３】
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物との間の構造を有する酸化物である。ａ−ｌｉｋｅ  ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
【０１３４】
酸化物は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物は、非晶質酸化物、多結晶酸化物、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
【０１３５】
＜原子数比＞
次に、図１４（Ａ）、図１４（Ｂ）、および図１４（Ｃ）を用いて、本発明に係る酸化物が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する。なお、図１４（Ａ）、図１４（Ｂ）、および図１４（Ｃ）には、酸素の原子数比については記載しない。また、酸化物が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
【０１３６】
図１４（Ａ）、図１４（Ｂ）、および図１４（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
【０１３７】
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるラインを表す。
【０１３８】
また、二点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋γ）：２：（１−γ）の原子数比（−１≦γ≦１）となるラインを表す。また、図１４（Ａ）、図１４（Ｂ）、および図１４（Ｃ）に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比、およびその近傍値の酸化物は、スピネル型の結晶構造をとりやすい。
【０１３９】
また、酸化物中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の近傍値である場合、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０の近傍値である場合、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物中に複数の相が共存する場合、異なる結晶構造の間において、結晶粒界が形成される場合がある。
【０１４０】
図１４（Ａ）に示す領域Ａは、酸化物が有する、インジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。
【０１４１】
酸化物は、インジウムの含有率を高くすることで、酸化物のキャリア移動度（電子移動度）を高くすることができる。これは、インジウム、元素Ｍ及び亜鉛を有する酸化物では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を高くすることにより、ｓ軌道が重なる領域がより大きくなるためである。従って、インジウムの含有率が高い酸化物はインジウムの含有率が低い酸化物と比較してキャリア移動度が高くなる。
【０１４２】
一方、酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍値である場合（例えば図１４（Ｃ）に示す領域Ｃ）は、絶縁性が高くなる。
【０１４３】
従って、本発明の一態様の酸化物は、キャリア移動度が高く、かつ、結晶粒界が少ない層状構造となりやすい、図１４（Ａ）の領域Ａで示される原子数比を有することが好ましい。
【０１４４】
特に、図１４（Ｂ）に示す領域Ｂでは、領域Ａの中でも、ＣＡＡＣ−ＯＳとなりやすく、キャリア移動度も高い優れた酸化物が得られる。
【０１４５】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物は熱に強く、信頼性が高い。
【０１４６】
なお、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を含む。近傍値には、例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。また、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６、およびその近傍値、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：７、およびその近傍値を含む。
【０１４７】
なお、酸化物が有する性質は、原子数比によって一義的に定まらない。同じ原子数比であっても、形成条件により、酸化物の性質が異なる場合がある。例えば、酸化物をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。また、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。従って、図示する領域は、酸化物が特定の特性を有する傾向がある原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
【０１４８】
［酸化物を有するトランジスタ］
続いて、上記酸化物をトランジスタに用いる場合について説明する。
【０１４９】
なお、上記酸化物をトランジスタに用いることで、結晶粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【０１５０】
また、トランジスタには、キャリア密度の低い酸化物を用いることが好ましい。例えば、酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
【０１５１】
なお、高純度真性または実質的に高純度真性である酸化物は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【０１５２】
また、酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
【０１５３】
従って、トランジスタの電気特性を安定にするためには、酸化物中の不純物濃度を低減することが有効である。また、酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【０１５４】
＜不純物＞
ここで、酸化物中における各不純物の影響について説明する。
【０１５５】
酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物において欠陥準位が形成される。このため、酸化物におけるシリコンや炭素の濃度と、酸化物との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１５６】
また、酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０１５７】
また、酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化されやすい。この結果、窒素が含まれている酸化物を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物において、窒素はできる限り低減されていることが好ましい、例えば、酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１５８】
また、酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物中の水素はできる限り低減されていることが好ましい。具体的には、酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【０１５９】
不純物が十分に低減された酸化物をトランジスタのチャネル領域に用いることで、安定した電気特性を付与することができる。
【０１６０】
＜バンド図＞
続いて、該酸化物を２層構造、または３層構造とした場合について述べる。酸化物Ｓ１、酸化物Ｓ２、および酸化物Ｓ３の積層構造、および積層構造に接する絶縁体のバンド図と、酸化物Ｓ２および酸化物Ｓ３の積層構造、および積層構造に接する絶縁体のバンド図と、酸化物Ｓ１および酸化物Ｓ２の積層構造、および積層構造に接する絶縁体のバンド図と、について、図１５を用いて説明する。
【０１６１】
図１５（Ａ）は、絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図１５（Ｂ）は、絶縁体Ｉ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図１５（Ｃ）は、絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。なお、バンド図は、理解を容易にするため絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
【０１６２】
酸化物Ｓ１、酸化物Ｓ３は、酸化物Ｓ２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物Ｓ２の伝導帯下端のエネルギー準位と、酸化物Ｓ１、酸化物Ｓ３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。すなわち、酸化物Ｓ１、酸化物Ｓ３の電子親和力と、酸化物Ｓ２の電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。
【０１６３】
図１５（Ａ）、図１５（Ｂ）、および図１５（Ｃ）に示すように、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド図を有するためには、酸化物Ｓ１と酸化物Ｓ２との界面、または酸化物Ｓ２と酸化物Ｓ３との界面において形成される混合層の欠陥準位密度を低くするとよい。
【０１６４】
具体的には、酸化物Ｓ１と酸化物Ｓ２、酸化物Ｓ２と酸化物Ｓ３が、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物Ｓ２がＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物Ｓ１、酸化物Ｓ３として、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
【０１６５】
このとき、キャリアの主たる経路は酸化物Ｓ２となる。酸化物Ｓ１と酸化物Ｓ２との界面、および酸化物Ｓ２と酸化物Ｓ３との界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
【０１６６】
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。酸化物Ｓ１、酸化物Ｓ３を設けることにより、トラップ準位を酸化物Ｓ２より遠ざけることができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止することができる。
【０１６７】
酸化物Ｓ１、酸化物Ｓ３は、酸化物Ｓ２と比較して、導電率が十分に低い材料を用いる。このとき、酸化物Ｓ２、酸化物Ｓ２と酸化物Ｓ１との界面、および酸化物Ｓ２と酸化物Ｓ３との界面が、主にチャネル領域として機能する。例えば、酸化物Ｓ１、酸化物Ｓ３には、図１４（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の酸化物を用いればよい。なお、図１４（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍値、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：２およびその近傍値、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：４、およびその近傍値である原子数比を示している。
【０１６８】
特に、酸化物Ｓ２に領域Ａで示される原子数比の酸化物を用いる場合、酸化物Ｓ１および酸化物Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である酸化物を用いることが好ましい。また、酸化物Ｓ３として、十分に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物を用いることが好適である。
【０１６９】
＜トランジスタ構造２＞
ここでは、図２および図３と異なる構成のトランジスタ１００Ａおよびトランジスタ２００Ａについて説明する。
【０１７０】
図４（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係るトランジスタ１００Ａの上面図および断面図である。図４（Ａ）は上面図である。図４（Ｂ）は、図４（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。図４（Ｃ）は、図４（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０１７１】
図４に示す、トランジスタ１００Ａは、酸化物４０６＿３ａの形状が図２に示すトランジスタ１００と異なる。トランジスタ１００は、絶縁体４０８ａおよび絶縁体４１２ａの端部と酸化物４０６＿３ａの端部が一致する形状であるのに対して、トランジスタ１００Ａは、図４（Ｂ）においては、絶縁体４０８ａおよび絶縁体４１２ａの端部と酸化物４０６＿３ａの端部が一致する形状であるが、図４（Ｃ）では、絶縁体４０８ａおよび絶縁体４１２ａの端部よりも内側に酸化物４０６＿３ａの端部が配置される形状となっている。これは、トランジスタの作製工程において、酸化物４０６＿３ａの形成工程と絶縁体４０８ａの形成工程が異なるためであり、酸化物４０６＿３ａの形状を任意に形成できる利点を有する。トランジスタ形成工程については後述する。その他の構成については、トランジスタ１００の構成を参酌する。
【０１７２】
図５（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係るトランジスタ２００Ａの上面図および断面図である。図５（Ａ）は上面図である。図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ｂ１−Ｂ２に対応する断面図である。図５（Ｃ）は、図５（Ａ）に示す一点鎖線Ｂ３−Ｂ４に対応する断面図である。なお、図５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０１７３】
図５に示す、トランジスタ２００Ａは、酸化物４０６＿３ｂの形状が図３に示すトランジスタ２００と異なる。トランジスタ２００は、絶縁体４０８ｂおよび絶縁体４１２ｂの端部と酸化物４０６＿３ｂの端部が一致する形状であるのに対して、トランジスタ２００Ａは、図５（Ｂ）においては、絶縁体４０８ｂの端部と酸化物４０６＿３ｂおよび絶縁体４１２ｂの端部が一致する形状であるが、図５（Ｃ）では、絶縁体４０８ｂおよび絶縁体４１２ｂの端部よりも内側に酸化物４０６＿３ｂの端部が配置される形状となっている。これは、トランジスタの作製工程において、酸化物４０６＿３ｂの形成工程と絶縁体４０８ｂの形成工程が異なるためであり、酸化物４０６＿３ｂの形状を任意に形成できる利点を有する。トランジスタ形成工程については後述する。その他の構成については、トランジスタ２００の構成を参酌する。
【０１７４】
＜トランジスタ構造３＞
ここでは、図２および図３と異なる構成のトランジスタ１００Ｂおよびトランジスタ２００Ｂについて説明する。
【０１７５】
図６（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係るトランジスタ１００Ｂの上面図および断面図である。図６（Ａ）は上面図である。図６（Ｂ）は、図６（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。図６（Ｃ）は、図６（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図６（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０１７６】
図６に示す、トランジスタ１００Ｂは、導電体３１１ａおよび導電体３１１ｂを有し、絶縁体３０２および絶縁体３０３を有しないところが図２に示すトランジスタ１００と異なる構成となっている。
【０１７７】
導電体３１１ａおよび導電体３１１ｂは、導電性バリア膜としての機能を有するので、水素などの不純物および酸素の透過を抑制する機能を有する。導電体３１１ａおよび導電体３１１ｂとしては、導電体３０９ａおよび導電体３０９ｂと同様の導電体を用いることができる。
【０１７８】
導電体３１０ａは、導電体３１０ａの底面および側面は導電体３０９ａで覆われ、導電体３１０ａの上面は、導電体３１１ａに覆われる構成となっており、導電体３１０ａから、水素などの不純物を外方へ放出することを防ぐことができる。また、導電体３１０ａへの外部から酸素の侵入を防ぐことができ、導電体３１０ａの酸化を防ぐことができる。導電体３１０ｂも上述と同様の構成となっているので、同様の効果を有する。その他の構成については、トランジスタ１００の構成を参酌する。
【０１７９】
図７（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係るトランジスタ２００Ｂの上面図および断面図である。図７（Ａ）は上面図である。図７（Ｂ）は、図７（Ａ）に示す一点鎖線Ｂ１−Ｂ２に対応する断面図である。図７（Ｃ）は、図７（Ａ）に示す一点鎖線Ｂ３−Ｂ４に対応する断面図である。なお、図７（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０１８０】
図７に示す、トランジスタ２００Ｂは、導電体３１１ｃを有し、絶縁体３０２および絶縁体３０３を有しないところが図３に示すトランジスタ２００と異なる構成となっている。
【０１８１】
導電体３１１ｃは、導電性バリア膜としての機能を有するので、水素などの不純物および酸素の透過を抑制する機能を有する。導電体３１１ｃとしては、導電体３０９ｃと同様の導電体を用いることができる。
【０１８２】
導電体３１０ｃの底面および側面は導電体３０９ｃで覆われ、導電体３１０ｃの上面は、導電体３１１ｃに覆われる構成となっており、導電体３１０ｃから、水素などの不純物を外方へ放出することを防ぐことができる。また、導電体３１０ｃへの外部から酸素の侵入を防ぐことができ、導電体３１０ｃの酸化を防ぐことができる。その他の構成については、トランジスタ２００の構成を参酌する。
【０１８３】
＜トランジスタ構造４＞
ここでは、図２および図３と異なる構成のトランジスタ１００Ｃおよびトランジスタ２００Ｃについて説明する。
【０１８４】
図８（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係るトランジスタ１００Ｃの上面図および断面図である。図８（Ａ）は上面図である。図８（Ｂ）は、図８（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。図８（Ｃ）は、図８（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図８（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０１８５】
図８に示す、トランジスタ１００Ｃは、絶縁体４２２および絶縁体４２４を有しない構成であるところが、図２に示すトランジスタ１００と異なる。このような構成とすることで、絶縁体４１０中に含まれる酸素（過剰酸素とも言うことができる）が、絶縁体４０２を通って、酸化物４０６＿１ａおよび酸化物４０６＿２ａへ注入することができる。また、絶縁体４１０中に含まれる過剰酸素が、絶縁体４１２ａの側面を通って、酸化物４０６＿３ａおよび酸化物４０６＿２ａへ注入することができる。その他の構成については、トランジスタ１００の構成を参酌する。
【０１８６】
図９（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係るトランジスタ２００Ｃの上面図および断面図である。図９（Ａ）は上面図である。図９（Ｂ）は、図９（Ａ）に示す一点鎖線Ｂ１−Ｂ２に対応する断面図である。図９（Ｃ）は、図９（Ａ）に示す一点鎖線Ｂ３−Ｂ４に対応する断面図である。なお、図９（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０１８７】
図９に示す、トランジスタ２００Ｃは、絶縁体４２２および絶縁体４２４を有しない構成であるところが、図３に示すトランジスタ２００と異なる。このような構成とすることで、絶縁体４１０中に含まれる酸素（過剰酸素とも言うことができる）が、絶縁体４０２を通って、酸化物４０６＿１ｂ、酸化物４０６＿２ｂ、酸化物４０６＿１ｃ、酸化物４０６＿２ｃおよび酸化物４０６＿３ｂへ注入することができる。また、絶縁体４１０中に含まれる過剰酸素が、絶縁体４１２ｂの側面を通って、酸化物４０６＿３ｂ、および酸化物４０６＿２ｂへ注入することができる。その他の構成については、トランジスタ２００の構成を参酌する。
【０１８８】
＜トランジスタ構造５＞
ここでは、図３と異なる構成のトランジスタ２００Ｄについて説明する。
【０１８９】
図１０（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係るトランジスタ２００Ｄの上面図および断面図である。図１０（Ａ）は上面図である。図１０（Ｂ）は、図１０（Ａ）に示す一点鎖線Ｂ１−Ｂ２に対応する断面図である。図１０（Ｃ）は、図１０（Ａ）に示す一点鎖線Ｂ３−Ｂ４に対応する断面図である。なお、図１０（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０１９０】
図１０に示す、トランジスタ２００Ｄには、第２のゲート電極の機能を有する導電体が無い構成であるところが、図３に示すトランジスタ２００と異なる。その他の構成については、トランジスタ２００の構成を参酌する。
【０１９１】
（実施の形態２）
＜トランジスタの作製方法１＞
以下では、本発明に係る図２のトランジスタ１００および図３のトランジスタ２００を含む半導体装置の作製方法を図１６乃至図２３を用いて説明する。図１６乃至図２３において、各図の（Ａ）は、図２（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。また、各図の（Ｂ）は、図２（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。また、各図の（Ｃ）は、図３（Ａ）に示す一点鎖線Ｂ１−Ｂ２に対応する断面図である。各図の（Ｄ）は、図３（Ａ）に示す一点鎖線Ｂ３−Ｂ４に対応する断面図である。
【０１９２】
まず、基板４００を準備する。
【０１９３】
次に、絶縁体４０１ａを成膜する。絶縁体４０１ａの成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
【０１９４】
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ  ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ  ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ  ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法に分けることができる。
【０１９５】
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【０１９６】
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【０１９７】
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
【０１９８】
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
【０１９９】
次に絶縁体４０１ａ上に絶縁体４０１ｂを成膜する。絶縁体４０１ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。次に絶縁体４０１ｂ上に絶縁体３０１を成膜する。絶縁体３０１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０２００】
次に、絶縁体３０１に絶縁体４０１ｂに達する溝を形成する。溝とは、たとえば穴や開口部なども含まれる。溝の形成はウエットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体４０１ｂは、絶縁体３０１をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体３０１に酸化シリコン膜を用いた場合は、絶縁体４０１ｂは窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
【０２０１】
本実施の形態では、絶縁体４０１ａとして、ＡＬＤ法によって酸化アルミニウムを成膜し、絶縁体４０１ｂとして、スパッタリング法を用いて酸化アルミニウムを成膜する。
【０２０２】
溝の形成後に、導電体３０９ａ、導電体３０９ｂまたは導電体３０９ｃとなる導電体を成膜する。導電体３０９ａ、導電体３０９ｂまたは導電体３０９ｃとなる導電体は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体３０９ａ、導電体３０９ｂまたは導電体３０９ｃとなる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０２０３】
本実施の形態では、導電体３０９ａ、導電体３０９ｂまたは導電体３０９ｃとなる導電体として、スパッタリング法によって窒化タンタルを成膜する。
【０２０４】
次に、導電体３０９ａ、導電体３０９ｂまたは導電体３０９ｃとなる導電体上に、導電体３１０ａ、導電体３１０ｂまたは導電体３１０ｃとなる導電体を成膜する。導電体３１０ａ、導電体３１０ｂまたは導電体３１０ｃとなる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０２０５】
本実施の形態では、導電体３１０ａ、導電体３１０ｂまたは導電体３１０ｃとなる導電体として、ＣＶＤ法によって窒化チタンを成膜し、該窒化チタン上にＣＶＤ法によってタングステンを成膜する。
【０２０６】
次に、化学的機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を行うことで、絶縁体３０１上の導電体３０９ａ、導電体３０９ｂまたは導電体３０９ｃとなる導電体および導電体３１０ａ、導電体３１０ｂまたは導電体３１０ｃとなる導電体を除去する。その結果、溝部のみに、導電体３０９ａ、導電体３０９ｂまたは導電体３０９ｃとなる導電体および導電体３１０ａ、導電体３１０ｂおよび導電体３１０ｃとなる導電体が残存することで上面が平坦な導電体３０９ａ、導電体３１０ａ、導電体３０９ｂ、導電体３１０ｂ、導電体３０９ｃおよび導電体３１０ｃを形成することができる。
【０２０７】
次に、絶縁体３０１上、導電体３０９ａ、導電体３１０ａ、導電体３０９ｂ、導電体３１０ｂ、導電体３０９ｃおよび導電体３１０ｃ上に絶縁体３０２を成膜する。絶縁体３０２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０２０８】
次に、絶縁体３０２上に絶縁体３０３を成膜する。絶縁体３０３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０２０９】
次に、絶縁体３０３上に絶縁体４０２を成膜する。絶縁体４０２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０２１０】
次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下、さらに好ましくは５２０℃以上５７０℃以下で行えばよい。第１の加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行ってもよい。または、第１の加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、絶縁体４０２に含まれる水素や水などの不純物を除去することなどができる。または、第１の加熱処理において、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることより高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体４０２内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。尚、第１の加熱処理は行わなくても良い場合がある。
【０２１１】
次に、絶縁体４０２上に酸化物４０６＿１を成膜する。酸化物４０６＿１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０２１２】
次に、酸化物４０６＿１に酸素を添加する処理を行っても構わない。酸素を添加する処理としては、例えば、イオン注入法、プラズマ処理法などがある。なお、酸化物４０６＿１に添加された酸素は、過剰酸素となる。酸化物４０６＿１に対応する層に酸素を添加する処理を行うと好ましい。次に酸化物４０６＿１上に酸化物４０６＿２を成膜する。
【０２１３】
次に、第２の加熱処理を行ってもよい。加熱処理は、第１の加熱処理条件を用いることができる。第２の加熱処理によって、酸化物４０６＿２の結晶性を高めることや、水素や水などの不純物を除去することなどができる。好ましくは、窒素雰囲気にて４００℃の温度で１時間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
【０２１４】
次に、酸化物４０６＿２上に導電体４１６を成膜する。導電体４１６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。導電体４１６として、導電性を有する酸化物、例えば、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物、または窒素を含むインジウムガリウム亜鉛酸化物を成膜し、該酸化物上に、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料、または、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを成膜してもよい。
【０２１５】
該酸化物は、酸化物４０６＿１および酸化物４０６＿２中の水素を吸収および外方から拡散してくる水素を捕獲する機能を有する場合があり、トランジスタ１００の電気特性および信頼性が向上することがある。または、該酸化物の代わりにチタンを用いても同様の機能を有する場合がある。
【０２１６】
次に、導電体４１６上にバリア膜４１７を成膜する。バリア膜４１７の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、バリア膜４１７として、酸化アルミニウムを成膜する。
【０２１７】
次に、バリア膜４１７上に導電体４１１を成膜する。導電体４１１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、導電体４１１として、窒化タンタルを成膜する（図１６（Ａ）、（Ｂ）、（Ｃ）および（Ｄ）参照。）。
【０２１８】
次に、リソグラフィー法によって、導電体４１１およびバリア膜４１７を加工し、導電体４１１ａ、導電体４１１ｂ、バリア膜４１７ａおよびバリア膜４１７ｂを形成する。該加工においては、断面形状がテーパー形状を有することが好ましい。該テーパー角度は、基板底面と平行な面に対して、３０度以上７５度未満、好ましくは３０度以上７０度未満とする。このようなテーパー角度を有することによって、以降の成膜工程における膜の被覆性が向上する。また、該加工はドライエッチング法を用いることが好ましい。ドライエッチング法による加工は微細加工および上述のテーパー形状の加工に適している（図１７（Ａ）、（Ｂ）、（Ｃ）および（Ｄ）参照。）。
【０２１９】
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウエットエッチング処理を行う、ドライエッチング処理後にウエットエッチング処理を行う、またはウエットエッチング処理後にドライエッチング処理を行うことができる。
【０２２０】
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置などを用いることができる。
【０２２１】
次に、リソグラフィー法によって、レジスト４２１を形成する。レジスト４２１は、領域４０６Ｗ１および４０６Ｗ２を覆う様に配置する（図１８（Ａ）、（Ｂ）、（Ｃ）および（Ｄ）参照。）。
【０２２２】
ここで、レジスト４２１を、導電体４１６中に領域４０６Ｗ１および領域４０６Ｗ２を有さないように配置すると、トランジスタ２００Ｅの構成のトランジスタを作製することが出来る（図１９（Ａ）および（Ｂ）参照。）。また、図１２（Ｂ）にトランジスタ２００Ｅの断面図を示す。
【０２２３】
次に、レジスト４２１をエッチングマスクとして、導電体４１１ａ、バリア膜４１７ａ、導電体４１１ｂ、バリア膜４１７ｂおよび導電体４１６をエッチングし、導電体４１１ａ１、導電体４１１ａ２、導電体４１１ｂ１、導電体４１１ｂ２、バリア膜４１７ａ１、バリア膜４１７ａ２、バリア膜４１７ｂ１、バリア膜４１７ｂ２、導電体４１６ａ、導電体４１６ｂ１および導電体４１６ｂ２を形成する（図２０（Ａ）、（Ｂ）、（Ｃ）および（Ｄ）参照。）。
【０２２４】
次に、レジスト４２１を除去した後に、導電体４１１ａ１、導電体４１１ａ２、導電体４１１ｂ１、導電体４１１ｂ２、導電体４１６ａの表面が露出している部分、導電体４１６ｂ１の表面が露出している部分および導電体４１６ｂ２の表面が露出している部分をエッチングマスクとして、酸化物４０６＿１および酸化物４０６＿２をエッチングし、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿１ｂ、酸化物４０６＿２ｂ、酸化物４０６＿１ｃおよび酸化物４０６＿２ｃを形成する（図２１（Ａ）、（Ｂ）、（Ｃ）および（Ｄ）参照。）。
【０２２５】
次に、導電体４１１ａ１、導電体４１１ａ２、導電体４１１ｂ１、導電体４１１ｂ２、導電体４１６ａの表面が露出している部分、導電体４１６ｂ１の表面が露出している部分（領域４０６Ｗ１）および導電体４１６ｂ２の表面が露出している部分（領域４０６Ｗ２）をエッチングし、導電体４１６ａ１、導電体４１６ａ２を形成する。また、導電体４１６ｂ１の表面が露出している部分（領域４０６Ｗ１）がエッチングされることで酸化物４０６＿２ｂの上面の一部が露出する。導電体４１６ｂ２の表面が露出している部分（領域４０６Ｗ２）がエッチングされることで酸化物４０６＿２ｃの上面の一部が露出する（図２２（Ａ）、（Ｂ）、（Ｃ）および（Ｄ）参照。）。
【０２２６】
次に、フッ化水素酸を純水で希釈した水溶液（希釈フッ酸液）を用いて洗浄処理を行ってもよい。希釈フッ酸液とは、純水にフッ化水素酸を約７０ｐｐｍの濃度で混合させた溶液のことである。次に、第３の加熱処理を行う。加熱処理の条件は、上述の第１の加熱処理の条件を用いることができる。好ましくは、窒素雰囲気にて４００℃の温度で１時間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
【０２２７】
これまでのドライエッチングを行うことによって、エッチングガスに起因した不純物が酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿１ｂ、酸化物４０６＿２ｂ、酸化物４０６＿１ｃおよび酸化物４０６＿２ｃなどの表面または内部に付着または拡散することがある。不純物としては、例えば、フッ素または塩素などがある。
【０２２８】
上述の処理を行うことで、これらの不純物濃度を低減することができる。さらに、酸化物４０６＿１ａ膜中、酸化物４０６＿２ａ膜中、酸化物４０６＿１ｂ膜中、酸化物４０６＿２ｂ膜中、酸化物４０６＿１ｃ膜中および酸化物４０６＿２ｃ膜中の水分濃度および水素濃度を低減することができる。
【０２２９】
次に、酸化物４０６＿３ａおよび酸化物４０６＿３ｂとなる酸化物を成膜する。酸化物４０６＿３ａおよび酸化物４０６＿３ｂとなる酸化物の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。特にスパッタリング法を用いて成膜することが好ましい。また、スパッタリング条件としては、酸素とアルゴンの混合ガスを用いて、好ましくは酸素分圧の高い条件、より好ましくは酸素１００％を用いた条件を用いて、室温または１００℃以上２００℃以下の温度で成膜する。
【０２３０】
酸化物４０６＿３ａおよび酸化物４０６＿３ｂとなる酸化物を上記のような条件にて成膜することによって酸化物４０６＿２ａ、酸化物４０６＿２ｂ、酸化物４０６＿２ｃおよび絶縁体４０２に過剰酸素を注入することができて好ましい。
【０２３１】
次に、酸化物４０６＿３ａおよび酸化物４０６＿３ｂとなる酸化物上に絶縁体４１２ａおよび絶縁体４１２ｂとなる絶縁体を成膜する。絶縁体４１２ａおよび絶縁体４１２ｂとなる絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０２３２】
ここで、第４の加熱処理を行うことができる。加熱処理は、第１の加熱処理条件を用いることができる。好ましくは、窒素雰囲気にて４００℃の温度で１時間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。該加熱処理によって、絶縁体４１２ａおよび絶縁体４１２ｂとなる絶縁体中の水分濃度および水素濃度を低減させることができる。
【０２３３】
次に、導電体４０４ａおよび導電体４０４ｂとなる導電体を成膜する。導電体４０４ａおよび導電体４０４ｂとなる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０２３４】
導電体４０４ａおよび導電体４０４ｂとなる導電体は、多層膜であってもよい。例えば、酸化物を上述の酸化物４０６＿３ａおよび酸化物４０６＿３ｂとなる酸化物と同様の条件を用いて成膜することで絶縁体４１２ａおよび絶縁体４１２ｂとなる絶縁体へ酸素を添加することができる。絶縁体４１２ａおよび絶縁体４１２ｂとなる絶縁体に添加された酸素は過剰酸素となる。
【０２３５】
次に、該酸化物上に、導電体をスパッタリング法を用いて成膜することによって、該酸化物の電気抵抗値を低下させることができる。
【０２３６】
導電体４０４ａおよび導電体４０４ｂとなる導電体をリソグラフィー法によって加工し、導電体４０４ａ、導電体４０４ｂを形成する。
【０２３７】
次に、絶縁体４０８ａおよび絶縁体４０８ｂとなる絶縁体を成膜する。絶縁体４０８ａおよび絶縁体４０８ｂとなる絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。絶縁体４０８ａおよび絶縁体４０８ｂとなる絶縁体としては、ＡＬＤ法を用いた酸化アルミニウムを成膜することで、導電体４０４ａおよび導電体４０４ｂの上面および側面に、ピンホールが少なく、かつ膜厚が均一に成膜できるので、導電体４０４ａおよび導電体４０４ｂの酸化を防止することができる。
【０２３８】
次に、絶縁体４０８ａおよび絶縁体４０８ｂとなる絶縁体、絶縁体４１２ａおよび絶縁体４１２ｂとなる絶縁体、酸化物４０６＿３ａおよび酸化物４０６＿３ｂとなる酸化物をリソグラフィー法によって加工し、絶縁体４０８ａおよび絶縁体４０８ｂ、絶縁体４１２ａおよび絶縁体４１２ｂ、酸化物４０６＿３ａおよび酸化物４０６＿３ｂを形成する（図２３（Ａ）、（Ｂ）、（Ｃ）および（Ｄ）参照。）。
【０２３９】
また、第１のリソグラフィー法にて、導電体４０４ａおよび導電体４０４ｂの形成と、絶縁体４１２ａおよび絶縁体４１２ｂの形成を行い、第２のリソグラフィー法にて、絶縁体４０８ａおよび絶縁体４０８ｂの形成と、酸化物４０６＿３ａおよび酸化物４０６＿３ｂの形成を行うことで、図１１（Ｂ）の構成を作製することができる。
【０２４０】
また、第１のリソグラフィー法にて、導電体４０４ａおよび導電体４０４ｂの形成と、絶縁体４１２ａおよび絶縁体４１２ｂの形成と、酸化物４０６＿３ａおよび酸化物４０６＿３ｂの形成を行い、第２のリソグラフィー法にて、絶縁体４０８ａおよび絶縁体４０８ｂの形成と、を行うことで、図１１（Ｃ）の構成を作製することができる。
【０２４１】
酸化物４０６＿３ａおよび酸化物４０６＿３ｂとなる酸化物のエッチングをドライエッチング法を用いてエッチングすると、４０６＿１ａの側面、４０６＿２ａの側面、４０６＿１ｂの側面、４０６＿２ｂの側面、４０６＿１ｃの側面および４０６＿２ｃの側面に酸化物４０６＿３ａおよび酸化物４０６＿３ｂとなる酸化物が残渣物となって付着することがあるが、該残渣物は、酸化物４０６＿３ａおよび酸化物４０６＿３ｂとなる酸化物をエッチングすることができる薬液を用いて除去することができる。酸化物４０６＿３ａおよび酸化物４０６＿３ｂとなる酸化物をエッチングすることができる薬液としては、例えば、希釈フッ化水素酸または希釈リン酸溶液などを用いることができる。
【０２４２】
該残渣物を除去することによって、酸化物４０６＿１ａの側面、酸化物４０６＿２ａの側面、酸化物４０６＿１ｂの側面、酸化物４０６＿２ｂの側面、酸化物４０６＿１ｃの側面および酸化物４０６＿２ｃの側面から、過剰酸素を効率良く注入できるので好ましい。
【０２４３】
次に、絶縁体４２２を成膜する。絶縁体４２２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、スパッタリング法によって酸化アルミニウムを成膜する。該酸化アルミニウムを成膜することによって、酸素を絶縁体４０２、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿１ｂ、酸化物４０６＿２ｂ、酸化物４０６＿１ｃおよび酸化物４０６＿２ｃへ添加することができ、その後に熱処理を行うことによって、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿１ｂ、酸化物４０６＿２ｂ、酸化物４０６＿１ｃおよび酸化物４０６＿２ｃに含まれる水素を低減することができる。
【０２４４】
次に絶縁体４２４を成膜する。絶縁体４２４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、ＡＬＤ法によって、酸化アルミニウムを成膜する。該酸化アルミニウムを成膜することで、外方からの水素の侵入を防ぐことができる。
【０２４５】
次に、絶縁体４１０を成膜する。絶縁体４１０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。または、スピンコート法、ディップ法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）、ドクターナイフ法、ロールコーター法またはカーテンコーター法などを用いて行うことができる。
【０２４６】
絶縁体４１０の成膜は、好ましくはＣＶＤ法を用いる。より好ましくはプラズマＣＶＤ法を用いて成膜する。プラズマＣＶＤ法による成膜では、絶縁体を成膜するステップ１と酸素を有するプラズマ処理を行うステップ２と、を繰り返し行ってもよい。ステップ１とステップ２と、を複数回繰り返すことで過剰酸素を含む絶縁体４１０を形成することができる。
【０２４７】
絶縁体４１０は、上面が平坦性を有するように形成してもよい。例えば、絶縁体４１０は、成膜直後に上面が平坦性を有していてもよい。または、例えば、絶縁体４１０は、成膜後に基板裏面などの基準面と平行になるよう絶縁体などを上面から除去していくことで平坦性を有してもよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、ＣＭＰ処理、ドライエッチング処理などがある。ただし、絶縁体４１０の上面が平坦性を有さなくても構わない。
【０２４８】
次に、絶縁体４１０上に絶縁体４１５を成膜する。絶縁体４１５の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。絶縁体４１５の成膜は、好ましくは、スパッタリング法を用いる。スパッタリング法を用いて、真空中の加熱処理または逆スパッタリング処理を行った後に連続して、絶縁体４１５の成膜を行ってもよい。
【０２４９】
絶縁体４１５の成膜は、スパッタリング法で酸素を有するプラズマを用いて成膜すると絶縁体４１０へ酸素を添加することができる。添加された酸素は絶縁体４１０中で過剰酸素となり、加熱処理などを行うことで、該過剰酸素は、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａおよび酸化物４０６＿３ｂへ添加されることによって、酸化物４０６＿１ａ中、酸化物４０６＿２ａ中、酸化物４０６＿３ａ中および酸化物４０６＿３ｂ中の酸素欠陥を修復することができる。さらに、絶縁体４１０中の水分濃度および水素濃度を低減させることができる。
【０２５０】
次に、絶縁体４１５上に絶縁体４１８を成膜する。絶縁体４１８の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。絶縁体４１８の成膜は、好ましくは、ＡＬＤ法を用いる。絶縁体４１８が例えば酸化アルミニウムを有することで、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａおよび酸化物４０６＿３ｂに水素などの不純物が混入することを抑制することができる。また、例えば、絶縁体４０１ａ、絶縁体４０２ｂ、絶縁体４０８ａ、絶縁体４０８ｂ、絶縁体４１５および絶縁体４１８が酸化アルミニウムを有することで、上述の酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａおよび酸化物４０６＿３ｂへ添加された酸素の外方拡散を低減することができる。つまり酸素を封じ込めることができる（図２４（Ａ）、（Ｂ）、（Ｃ）および（Ｄ）参照。）。
【０２５１】
次に、第５の加熱処理を行ってもよい。第５の加熱処理は、第１の加熱処理条件を用いることができる。好ましくは、窒素雰囲気にて４００℃の温度で１時間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。該加熱処理を行うことによって、絶縁体４１０中の水分濃度および水素濃度を低減させることができる。
【０２５２】
次に、リソグラフィー法を用いて、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２、絶縁体４０２、絶縁体３０３および絶縁体３０２を通り導電体３１０ｂに達する開口部と、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２およびバリア膜４１７ａ１を通り導電体４１６ａ１に達する開口部と、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２およびバリア膜４１７ａ２を通り導電体４１６ａ２に達する開口部と、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２および絶縁体４０８ａを通り導電体４０４ａに達する開口部と、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２およびバリア膜４１７ｂ１を通り導電体４１６ｂ１に達する開口部と、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２およびバリア膜４１７ｂ２を通り導電体４１６ｂ２に達する開口部と、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２および絶縁体４０８ｂを通り導電体４０４ｂに達する開口部と、を形成する。
【０２５３】
他の開口部の形成方法として、絶縁体４１８上に、導電体を形成し、該導電体上に絶縁体を形成し、リソグラフィー法を用いて、該導電体および該絶縁体を加工することによって、該導電体および該絶縁体を有するハードマスクを形成し、該ハードマスクをエッチングマスクとして、開口部を形成してもよい。該ハードマスクをエッチングマスクとして用いることによって、開口部の横への広がりまたは変形などを防ぐことができる。尚、該ハードマスクは、絶縁体または導電体の単層とすることもできる。
【０２５４】
また、１回のリソグラフィー法で、それぞれの開口部を一括形成することができるが、複数回のリソグラフィー法を用いて、それぞれの開口部を形成してもよい。
【０２５５】
次に、各開口部に、導電体４２９ａ、導電体４３１ａ、導電体４３３ａ、導電体４３７ａ、導電体４２９ｂ、導電体４３１ｂおよび導電体４３７ｂを埋め込む。
【０２５６】
次に、絶縁体４１８上、導電体４２９ａ上、導電体４３１ａ上、導電体４３３ａ上、導電体４３７ａ上、導電体４２９ｂ上、導電体４３１ｂ上および導電体４３７ｂ上に導電体を成膜し、該導電体をリソグラフィー法などにより加工することで、導電体４２９ａの上面と接する導電体４３０ａ、導電体４３１ａの上面と接する導電体４３２ａ、導電体４３３ａの上面と接する導電体４３４ａ、導電体４３７ａの上面と接する導電体４３８ａ、導電体４２９ｂの上面と接する導電体４３０ｂ、導電体４３１ｂの上面と接する導電体４３２ｂおよび導電体４３７ｂの上面と接する導電体４３８ｂを形成する。以上により、図２に示すトランジスタ１００および図３に示すトランジスタ２００を含む半導体装置を作製することができる（図２および図３参照。）。
【０２５７】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２５８】
（実施の形態３）
＜半導体装置の構成＞
本実施の形態では、本明細書等に開示したトランジスタを用いた半導体装置の一例について説明する。
【０２５９】
図２５は半導体装置５３０の断面図である。半導体装置５３０はトランジスタ１００、トランジスタ２００、トランジスタ２８１、容量素子２４０を有する。
【０２６０】
半導体装置５３０は、基板５０１としてｎ型半導体を用いる。トランジスタ２８１は、チャネル形成領域２８３、高濃度ｐ型不純物領域２８５、絶縁体２８６、導電体２８７、側壁２８８を有する。また、絶縁体２８６を介して側壁２８８と重なる領域に低濃度ｐ型不純物領域２８４を有する。絶縁体２８６はゲート絶縁体として機能できる。導電体２８７はゲート導電体として機能できる。トランジスタ２８１は、チャネル形成領域２８３が基板５０１の一部に形成される。
【０２６１】
低濃度ｐ型不純物領域２８４は、導電体２８７形成後、側壁２８８形成前に、導電体２８７をマスクとして用いて不純物元素を導入することにより形成することができる。すなわち、低濃度ｐ型不純物領域２８４は、自己整合によって形成することができる。側壁２８８の形成後、高濃度ｐ型不純物領域２８５を形成する。なお、低濃度ｐ型不純物領域２８４は高濃度ｐ型不純物領域２８５と同じ導電型を有し、導電型を付与する不純物の濃度が高濃度ｐ型不純物領域２８５よりも低い。また、低濃度ｐ型不純物領域２８４は、状況に応じて設けなくてもよい。
【０２６２】
トランジスタ２８１は、素子分離層５１４によって他のトランジスタと電気的に分離される。素子分離領域の形成は、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法や、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法などを用いることができる。
【０２６３】
また、半導体装置５３０は、トランジスタ２８１を覆う絶縁体５０５上に絶縁体５３１、絶縁体５３２、絶縁体５３３、絶縁体５３４、絶縁体５３５、および絶縁体５３６、を有する。また、半導体装置５３０は、絶縁体５０５上に導電体５２２、および導電体５２４を有する。
【０２６４】
導電体５２２は、絶縁体５３１および絶縁体５３２に埋め込むように設けられている。また、導電体５２２は、絶縁体５０３、絶縁体５０４、および絶縁体５０５に設けられた導電体５２１を介してトランジスタ２８１と電気的に接続されている。
【０２６５】
導電体５２４は、絶縁体５３５に埋め込むように設けられている。また、導電体５２４は、絶縁体５３３および絶縁体５３４に設けられた導電体５２３を介して導電体５２２と電気的に接続されている。
【０２６６】
また、半導体装置５３０は、絶縁体５３６上に絶縁体１０２、絶縁体１０３、絶縁体１０４、絶縁体１０６、絶縁体１０７および絶縁体１０８を介してトランジスタ１００およびトランジスタ２００を有する。また、トランジスタ１００およびトランジスタ２００上に絶縁体１１５、絶縁体１１６および絶縁体５３９を有し、絶縁体５３９上に導電体５２７および導電体２４１を有する。また、導電体５２７および導電体２４１を覆う絶縁体２４２を有する。また、絶縁体２４２上に、導電体２４１を覆う導電体２４３を有する。
【０２６７】
導電体２４１、絶縁体２４２、および導電体２４３が重なる領域が、容量素子２４０として機能する。導電体２４１を覆って導電体２４３を設けることで、導電体２４１の上面だけでなく側面も容量素子として機能することができる。
【０２６８】
導電体５２７は、絶縁体５３９、絶縁体１１６、絶縁体１１５、絶縁体１１４、絶縁体１１０、絶縁体１０９、およびバリア膜１２７の一部に設けられた導電体５２６を介してトランジスタ２００のソースまたはドレインと電気的に接続されている。
【０２６９】
また、導電体２４３および絶縁体２４２上に絶縁体５３７を有し、絶縁体５３７上に導電体５２９を有し、導電体５２９上に絶縁体５３８を有する。導電体５２９は、絶縁体５３７の一部に設けられた導電体５２８介して導電体５２７と電気的に接続されている。
【０２７０】
絶縁体１０２、絶縁体１０３、絶縁体１０４、絶縁体１０６、絶縁体１０７、絶縁体１０８、絶縁体１０９、絶縁体１１０、絶縁体１１５、絶縁体１１６、絶縁体５３１、絶縁体５３２、絶縁体５３３、絶縁体５３４、絶縁体５３５、絶縁体５３６、絶縁体５３９、絶縁体２４２、絶縁体５３７、および絶縁体５３８は、上記実施の形態などに示した絶縁体と同様の材料および方法で形成することができる。また、導電体５２１、導電体５２２、導電体５２３、導電体５２４、導電体５２５、導電体５２６、導電体５２７、導電体２４１、導電体２４３、導電体５２８、および導電体５２９は、上記実施の形態などに示した導電体と同様の材料および方法で形成することができる。
【０２７１】
また、導電体５２１、導電体５２２、導電体５２３、導電体５２４、導電体５２５、導電体５２６、導電体５２７、導電体５２８、および導電体５２９は、ダマシン法や、デュアルダマシン法などを用いて形成してもよい。
【０２７２】
＜記憶素子の一例＞
図２６（Ａ）に示す半導体回路は、トランジスタ２６２のソースまたはドレインの一方を、トランジスタ２６３のゲートおよび容量素子２５８の一方の電極に接続した記憶素子２５１ａの構成例を示している。また、図２６（Ｂ）に示す回路は、トランジスタ２６２のソースまたはドレインの一方を、容量素子２５８の一方の電極に接続した記憶素子２６１ａの構成例を示している。
【０２７３】
記憶素子２５１ａおよび記憶素子２６１ａは、配線２５４およびトランジスタ２６２を介して入力された電荷を、ノード２５７に保持することができる。トランジスタ２６２にＯＳトランジスタを用いることで、長期間に渡ってノード２５７の電荷を保持することができる。
【０２７４】
記憶素子２５１ａはトランジスタ２６３を有する。図２６（Ａ）ではトランジスタ２６３としてｐチャネル型のトランジスタを示しているが、ｎチャネル型のトランジスタを用いてもよい。例えば、トランジスタ２６３として、トランジスタ２８１を用いてもよい。また、トランジスタ２６３としてＯＳトランジスタを用いてもよい。
【０２７５】
ここで、図２６（Ａ）に示す記憶素子２５１ａおよび図２６（Ｂ）に示す記憶素子２６１ａについて、詳細に説明しておく。
【０２７６】
記憶素子２５１ａは、第１の半導体を用いたトランジスタ２６３と第２の半導体を用いたトランジスタ２６２、および容量素子２５８を有している。
【０２７７】
トランジスタ２６２は、上記実施の形態に開示したＯＳトランジスタを用いることができる。トランジスタ２６２にオフ電流が小さいトランジスタを用いることにより、ノード２５７に長期にわたり情報を保持することが可能である。つまり、リフレッシュ動作を必要としない、またはリフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い記憶素子となる。
【０２７８】
図２６（Ａ）において、配線２５２がトランジスタ２６３のソースまたはドレインの一方と電気的に接続され、配線２５３がトランジスタ２６３のソースまたはドレインの他方と電気的に接続される。また、配線２５４がトランジスタ２６２のソースまたはドレインの他方と電気的に接続され、配線２５５がトランジスタ２６２のゲートと電気的に接続されている。そして、トランジスタ２６３のゲート、トランジスタ２６２のソースまたはドレインの一方、および容量素子２５８の電極の一方は、ノード２５７と電気的に接続されている。また、配線２５６が容量素子２５８の電極の他方と電気的に接続されている。
【０２７９】
図２６（Ａ）に示す記憶素子２５１ａは、ノード２５７に与えられた電荷を保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
【０２８０】
〔書き込み動作、保持動作〕
記憶素子２５１ａの、情報の書き込み動作および保持動作について説明する。まず、配線２５５の電位を、トランジスタ２６２がオン状態となる電位にする。これにより、配線２５４の電位がノード２５７に与えられる。即ち、ノード２５７に所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下、「Ｌｏｗレベル電荷」、「Ｈｉｇｈレベル電荷」ともいう。）のどちらかが与えられるものとする。その後、配線２５５の電位を、トランジスタ２６２がオフ状態となる電位とすることで、ノード２５７に電荷が保持される（保持動作）。
【０２８１】
なお、Ｈｉｇｈレベル電荷は、Ｌｏｗレベル電荷よりもノード２５７に高い電位を与える電荷とする。また、トランジスタ２６３にｐチャネル型のトランジスタを用いる場合、Ｈｉｇｈレベル電荷およびＬｏｗレベル電荷は、どちらもトランジスタ２６３のしきい値電圧よりも高い電位を与える電荷とする。また、トランジスタ２６３にｎチャネル型のトランジスタを用いる場合、Ｈｉｇｈレベル電荷およびＬｏｗレベル電荷は、どちらもトランジスタ２６３のしきい値電圧よりも低い電位とする。すなわち、Ｈｉｇｈレベル電荷とＬｏｗレベル電荷は、どちらもトランジスタ２６３がオフ状態となる電位を与える電荷である。
【０２８２】
〔読み出し動作・１〕
次に情報の読み出し動作について説明する。配線２５２に配線２５３の電位と異なる所定の電位（定電位）を与えた状態で、配線２５６に読み出し電位ＶＲを与えると、ノード２５７に保持されている情報を読み出すことができる。
【０２８３】
Ｈｉｇｈレベル電荷により与えられる電位をＶＨ、Ｌｏｗレベル電荷により与えられる電位をＶＬとすると、読み出し電位ＶＲは、｛（Ｖｔｈ−ＶＨ）＋（Ｖｔｈ＋ＶＬ）｝／２とすればよい。なお、情報の読み出しをしないときの配線２５６の電位は、トランジスタ２６３にｐチャネル型のトランジスタを用いる場合はＶＨより高い電位とし、トランジスタ２６３にｎチャネル型のトランジスタを用いる場合はＶＬより低い電位とすればよい。
【０２８４】
例えば、トランジスタ２６３にｐチャネル型のトランジスタを用いる場合、トランジスタ２６３のＶｔｈが−２Ｖであり、ＶＨを１Ｖ、ＶＬを−１Ｖとすると、ＶＲを−２Ｖとすればよい。ノード２５７に書き込まれた電位がＶＨのとき、配線２５６にＶＲが与えられると、トランジスタ２６３のゲートにＶＲ＋ＶＨ、すなわち−１Ｖが印加される。−１ＶはＶｔｈよりも高いため、トランジスタ２６３はオン状態にならない。よって、配線２５３の電位は変化しない。また、ノード２５７に書き込まれた電位がＶＬのとき、配線２５６にＶＲが与えられると、トランジスタ２６３のゲートにＶＲ＋ＶＬ、すなわち−３Ｖが印加される。−３ＶはＶｔｈよりも低いため、トランジスタ２６３がオン状態になる。よって、配線２５３の電位が変化する。
【０２８５】
また、トランジスタ２６３にｎチャネル型のトランジスタを用いる場合、トランジスタ２６３のＶｔｈが２Ｖであり、ＶＨを１Ｖ、ＶＬを−１Ｖとすると、ＶＲを２Ｖとすればよい。ノード２５７に書き込まれた電位がＶＨのとき、配線２５６にＶＲが与えられると、トランジスタ２６３のゲートにＶＲ＋ＶＨ、すなわち３Ｖが印加される。３ＶはＶｔｈよりも高いため、トランジスタ２６３はオン状態になる。よって、配線２５３の電位が変化する。また、ノード２５７に書き込まれた電位がＶＬのとき、配線２５６にＶＲが与えられると、トランジスタ２６３のゲートにＶＲ＋ＶＬ、すなわち１Ｖが印加される。１ＶはＶｔｈよりも低いため、トランジスタ２６３はオン状態にならない。よって、配線２５３の電位は変化しない。
【０２８６】
配線２５３の電位を判別することで、ノード２５７に保持されている情報を読み出すことができる。
【０２８７】
図２６（Ｂ）に示す記憶素子２６１ａは、トランジスタ２６３を有さない点が記憶素子２５１ａと異なる。また、容量素子２５８の他方の電極が、配線２６４と電気的に接続される。配線２６４の電位は固定電位であればどのような電位でもよい。例えば、配線２６４をＧＮＤとすればよい。記憶素子２６１ａも、記憶素子２５１ａと同様の動作により情報の書き込みが可能である。
【０２８８】
〔読み出し動作・２〕
記憶素子２６１ａの、情報の読み出し動作について説明する。配線２５５にトランジスタ２６２がオン状態になる電位が与えられると、浮遊状態である配線２５４と容量素子２５８とが導通し、配線２５４と容量素子２５８の間で電荷が再分配される。その結果、配線２５４の電位が変化する。配線２５４の電位の変化量は、ノード２５７の電位（またはノード２５７に蓄積された電荷）によって、異なる値をとる。
【０２８９】
例えば、ノード２５７の電位をＶ、容量素子２５８の容量をＣ、配線２５４が有する容量成分をＣＢ、電荷が再分配される前の配線２５４の電位をＶＢ０とすると、電荷が再分配された後の配線２５４の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、ノード２５７の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の配線２５４の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の配線２５４の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０２９０】
そして、配線２５４の電位を所定の電位と比較することで、情報を読み出すことができる。
【０２９１】
以上に示した記憶素子は、酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
【０２９２】
また、該記憶素子は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が全く生じない。即ち、本発明の一態様に係る記憶素子は、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した記憶素子である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
【０２９３】
また、トランジスタ２６２にバックゲートを有するトランジスタを用いてもよい。当該バックゲートに供給する電位を制御することで、トランジスタ２６２のしきい値電圧を任意に変化させることができる。図２６（Ｃ）に示す記憶素子２５１ｂは、記憶素子２５１ａとほぼ同様の回路構成を有する。記憶素子２５１ｂは、トランジスタ２６２にバックゲートを有するトランジスタを用いる点が記憶素子２５１ａと異なる。図２６（Ｄ）に示す記憶素子２６１ｂは、記憶素子２６１ａとほぼ同様の回路構成を有する。記憶素子２６１ｂは、トランジスタ２６２にバックゲートを有するトランジスタを用いる点が記憶素子２６１ａと異なる。
【０２９４】
また、記憶素子２５１ｂおよび記憶素子２６１ｂは、トランジスタ２６２のバックゲートが配線２５９と電気的に接続されている。配線２５９に供給する電位を制御することで、トランジスタ２６２のしきい値電圧を任意に変化させることができる。
【０２９５】
＜記憶装置の一例＞
上記の記憶素子を用いた記憶装置の一例を図２７（Ａ）および図２７（Ｂ）の回路図に示す。図２７（Ａ）に示す記憶装置３００は、記憶回路３５０と電圧保持回路３２０を有する。図２７（Ｂ）に示す記憶装置３００ａは、記憶回路３５０ａと電圧保持回路３２０を有する。記憶回路３５０および記憶回路３５０ａは、複数の記憶素子を有する。図２７（Ａ）および図２７（Ｂ）では、３つの記憶素子２６１ｂ（記憶素子２６１ｂ＿１乃至記憶素子２６１ｂ＿３）を有する場合を例示している。
【０２９６】
図２７（Ａ）に示す記憶装置３００において、記憶回路３５０が有する記憶素子２６１ｂ＿１は、配線２５５＿１および配線２５４＿１と電気的に接続される。また、記憶回路３５０が有する記憶素子２６１ｂ＿２は、配線２５５＿２および配線２５４＿２と電気的に接続される。また、記憶回路３５０が有する記憶素子２６１ｂ＿３は、配線２５５＿３および配線２５４＿３と電気的に接続される。また、記憶回路３５０が有する記憶素子２６１ｂ＿１乃至記憶素子２６１ｂ＿３は配線２６４と電気的に接続される。
【０２９７】
図２７（Ｂ）に示す記憶装置３００ａにおいて、記憶回路３５０ａが有する記憶素子２６１ｂ＿１乃至記憶素子２６１ｂ＿３は配線２５５と電気的に接続される。また、記憶回路３５０ａが有する記憶素子２６１ｂ＿１は、配線２５４＿１および配線２６４＿１と電気的に接続される。また、記憶回路３５０ａが有する記憶素子２６１ｂ＿２は、配線２５４＿２および配線２６４＿２と電気的に接続される。また、記憶回路３５０ａが有する記憶素子２６１ｂ＿３は、配線２５４＿３および配線２６４＿３と電気的に接続される。
【０２９８】
なお、記憶素子２６１ｂ＿１乃至記憶素子２６１ｂ＿３の構成や動作などについては、前述した記憶素子２６１ｂに関する説明を参酌すればよい。よって、ここでの詳細な説明は省略する。
【０２９９】
電圧保持回路３２０は、トランジスタ３２３、および容量素子３２４を有する。図２７（Ａ）および図２７（Ｂ）では、トランジスタ３２３としてバックゲートを有するトランジスタを示しているが、バックゲートの無いトランジスタであっても構わない。図２７（Ａ）および図２７（Ｂ）において、トランジスタ３２３のソースまたはドレインの一方は、端子３２１と電気的に接続される。トランジスタ３２３のソースまたはドレインの他方、ゲート、およびバックゲートは、配線２５９と電気的に接続される。容量素子３２４の一方の電極は、配線２５９と電気的に接続される。容量素子３２４の他方の電極は、配線３２２と電気的に接続される。
【０３００】
配線３２２の電位を制御することで、配線２５９の電位を変化させることができる。記憶装置３００および記憶装置３００ａの読み出し動作および書き込み動作時には、配線２５９の電位が、後述する負電位（ＧＮＤよりも低い電位。）よりも高く、かつトランジスタ２６２のＶｔｈに相当する電位（トランジスタ２６２がオン状態となる電位）より低い電位になるように、配線３２２に電位を供給する。
【０３０１】
また、記憶装置３００ａのように記憶素子２６１ｂ＿１乃至記憶素子２６１ｂ＿３それぞれが有するトランジスタ２６２のゲートが配線２５５に電気的に接続されている場合は、配線２５９の電位をトランジスタ２６２のＶｔｈに相当する電位以上としてもよい。
【０３０２】
配線２５９の電位を制御することにより、トランジスタ２６２の動作速度を速めることができる。また、トランジスタ２６２の見かけ上のＶｔｈを小さくすることができる。よって、情報の書き込み速度および読み出し速度を速めることができる。
【０３０３】
また、記憶回路３５０の保持動作時は、配線３２２に固定電位を供給する。例えば、ＧＮＤを供給する。その後、端子３２１に負電位（ＧＮＤよりも低い電位。）を供給する。端子３２１に負電位が供給されると、相対的にトランジスタ３２３のゲート電位が高くなり、トランジスタ３２３がオン状態となる。すると、トランジスタ３２３を介して配線２５９に負電位が供給される。なお、より正確には、配線２５９は負電位よりもＶｔｈ分高い電位となる。ただし、説明をわかりやすくするため、本実施の形態などでは配線２５９に負電位が供給されるものとする。
【０３０４】
配線２５９に負電位が供給されると、トランジスタ２６２のバックゲート電位が下がり、トランジスタ２６２がオフ状態となり、記憶回路３５０に書き込まれた情報が保持される。また、トランジスタ２６２のバックゲートに負電位を供給することで、トランジスタの見かけ上のＶｔｈが大きくなる。よって、トランジスタ２６２のゲート電位が変動しても、記憶回路３５０に書き込まれた情報を保持することができる。
【０３０５】
次に、端子３２１にＧＮＤ以上の電位を供給する。例えば、ＧＮＤを供給する。配線２５９の電位は負電位であるため、トランジスタのゲート電位も負電位となる。よって、トランジスタ３２３がオフ状態となる。この後、記憶装置３００（記憶装置３００ａ）への電力供給が停止しても、トランジスタ３２３、およびトランジスタ２６２のオフ状態を維持することができる。
【０３０６】
電圧保持回路３２０は、記憶装置３００（記憶装置３００ａ）の保持動作時に配線２５９の電位変動を抑制する機能を有する。また、電圧保持回路３２０は、記憶装置３００（記憶装置３００ａ）への電力供給が停止しても、配線２５９の電位変動を抑制する機能を有する。すなわち、電圧保持回路３２０は、配線２５９の電圧を保持する機能を有する。配線２５９の電圧を保持するため、トランジスタ３２３はオフ電流の少ないトランジスタであることが好ましい。例えば、容量素子３２４の容量値が１０ｐＦであり、許容される配線２５９の電位上昇が０．５Ｖとすると、配線２５９の電位が０．５Ｖ上昇するまでにかかる期間は、トランジスタ３２３のオフ電流が１．３９×１０−１５Ａの場合に１時間、トランジスタ３２３のオフ電流が５．７９×１０−１７Ａの場合に１日、トランジスタ３２３のオフ電流が１．５９×１０−１９Ａの場合に１年、トランジスタ３２３のオフ電流が１．５９×１０−２０Ａの場合に１０年である。トランジスタ３２３のオフ電流を１．５９×１０−２０Ａ以下にすることで、記憶回路３５０に書き込まれた情報を１０年以上保持することができる。
【０３０７】
例えば、トランジスタ３２３としてＯＳトランジスタを用いることで、オフ電流の極めて少ないトランジスタを実現できる。オフ電流を少なくするため、トランジスタ３２３は、チャネル長が長いトランジスタが好ましい。または、トランジスタ３２３は、チャネル幅が短いトランジスタが好ましい。または、トランジスタ３２３は、チャネル幅よりもチャネル長が長いトランジスタが好ましい。
【０３０８】
特に、トランジスタ３２３は、Ｖｇが０Ｖの時のオフ電流が少ないトランジスタであることが好ましい。よって、トランジスタ３２３としてＶｔｈの大きなトランジスタを用いることが好ましい。Ｖｔｈの大きなトランジスタとして、前述したトランジスタ２００などを用いることができる。また、トランジスタ２６２は情報の書き込みおよび読み出しを行なうため、Ｖｔｈが小さいトランジスタを用いることが好ましい。また、トランジスタ２６２は、オン電流や電界効果移動度の大きいトランジスタを用いることが好ましい。トランジスタ２６２として、前述したトランジスタ１００などを用いることができる。
【０３０９】
図２８は、記憶回路３５０のトランジスタ２６２としてトランジスタ１００を用い、電圧保持回路３２０のトランジスタ３２３としてトランジスタ２００を用いた場合の、記憶装置３００の断面構造の一部を示す断面図である。
【０３１０】
図２８において、記憶装置３００は、基板１０１上に絶縁体１０２および絶縁体１０３を介してトランジスタ２６２およびトランジスタ３２３を有する。また、トランジスタ２６２およびトランジスタ３２３上に絶縁体１１５、絶縁体１１６および絶縁体５３９を有し、絶縁体５３９上に導電体２４１、導電体２４４、および導電体５２７を有する。また、導電体２４１、導電体２４４、および導電体５２７を覆う絶縁体２４２を有する。また、絶縁体２４２上に、導電体２４１を覆う導電体２４３、および導電体２４４を覆う導電体２４５を有する。
【０３１１】
導電体２４１、絶縁体２４２、および導電体２４３が重なる領域が、容量素子２５８として機能する。導電体２４１を覆って導電体２４３を設けることで、導電体２４１の上面だけでなく側面も容量素子として機能することができる。導電体２４４、絶縁体２４２、および導電体２４５が重なる領域が、容量素子３２４として機能する。導電体２４４を覆って導電体２４５を設けることで、導電体２４４の上面だけでなく側面も容量素子として機能することができる。
【０３１２】
導電体５２７は、絶縁体５３９、絶縁体１１６、絶縁体１１５、絶縁体１１４、絶縁体１１０、絶縁体１０９およびバリア膜１２７それぞれの一部に設けられた導電体５２６を介してトランジスタ３２３のソースまたはドレインの一方と電気的に接続されている。
【０３１３】
また、導電体２４３、導電体２４５および絶縁体２４２上に絶縁体５３７を有し、絶縁体５３７上に導電体５２９を有し、導電体５２９上に絶縁体５３８を有する。導電体５２９は、絶縁体５３７の一部に設けられた導電体５２８を介して導電体５２７と電気的に接続されている。
【０３１４】
トランジスタ３２３のソースまたはドレインの他方は、トランジスタ３２３のゲートおよびトランジスタ２６２のバックゲートと電気的に接続されている。また、図示していないが、トランジスタ３２３のゲートとバックゲートは電気的に接続されている。
【０３１５】
絶縁体１０２、絶縁体１０３、絶縁体１０４、絶縁体１０６、絶縁体１０７、絶縁体１０８、絶縁体１０９、絶縁体１１０、絶縁体１１５、絶縁体１１６、絶縁体２４２、絶縁体５３９、絶縁体５３７、および絶縁体５３８は、上記実施の形態などに示した絶縁体と同様の材料および方法で形成することができる。また、導電体５２６、導電体５２７、導電体２４３、導電体２４４、導電体２４５、導電体５２８、および導電体５２９は、上記実施の形態などに示した導電体と同様の材料および方法で形成することができる。また、導電体２４１、導電体２４４、および導電体５２７は、同一工程で同時に作製することができる。また、導電体２４３、および導電体２４５は、同一工程で同時に作製することができる。
【０３１６】
本発明の一態様によれば、異なる電気特性を有するトランジスタをほぼ同じ工程で作製することができる。よって、本発明の一態様によれば、生産性の高い記憶装置を提供できる。また、本発明の一態様によれば、電力の供給を停止しても情報を長期間保持できる記憶装置を実現できる。例えば、電力の供給を停止しても、１年以上、さらには１０年以上の期間で情報を保持可能な記憶装置を実現できる。よって、本発明の一態様の記憶装置を不揮発性メモリと見なすこともできる。
【０３１７】
（実施の形態４）
＜電子機器＞
本発明の一態様に係る半導体装置は、様々な電子機器に用いることができる。図２９に、本発明の一態様に係る半導体装置を用いた電子機器の具体例を示す。
【０３１８】
図２９（Ａ）に示す携帯型ゲーム機２９００は、筐体２９０１、筐体２９０２、表示部２９０３、表示部２９０４、マイクロホン２９０５、スピーカ２９０６、操作スイッチ２９０７等を有する。また、携帯型ゲーム機２９００は、筐体２９０１の内側にアンテナ、バッテリなどを備える。なお、図２９（Ａ）に示した携帯型ゲーム機は、２つの表示部２９０３と表示部２９０４とを有しているが、表示部の数は、これに限定されない。表示部２９０３は、入力装置としてタッチスクリーンが設けられており、スタイラス２９０８等により操作可能となっている。
【０３１９】
図２９（Ｂ）に示す情報端末２９１０は、筐体２９１１に、表示部２９１２、マイク２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、および操作スイッチ２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
【０３２０】
図２９（Ｃ）に示すノート型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、およびポインティングデバイス２９２４等を有する。また、ノート型パーソナルコンピュータ２９２０は、筐体２９２１の内側にアンテナ、バッテリなどを備える。
【０３２１】
図２９（Ｄ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９４３、操作スイッチ２９４４、レンズ２９４５、および接続部２９４６等を有する。操作スイッチ２９４４およびレンズ２９４５は筐体２９４１に設けられており、表示部２９４３は筐体２９４２に設けられている。また、ビデオカメラ２９４０は、筐体２９４１の内側にアンテナ、バッテリなどを備える。そして、筐体２９４１と筐体２９４２は、接続部２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。
【０３２２】
図２９（Ｅ）にバングル型の情報端末の一例を示す。情報端末２９５０は、筐体２９５１、および表示部２９５２等を有する。また、情報端末２９５０は、筐体２９５１の内側にアンテナ、バッテリなどを備える。表示部２９５２は、曲面を有する筐体２９５１に支持されている。表示部２９５２には、可撓性基板を用いた表示パネルを備えているため、フレキシブルかつ軽くて使い勝手の良い情報端末２９５０を提供することができる。
【０３２３】
図２９（Ｆ）に腕時計型の情報端末の一例を示す。情報端末２９６０は、筐体２９６１、表示部２９６２、バンド２９６３、バックル２９６４、操作スイッチ２９６５、入出力端子２９６６などを備える。また、情報端末２９６０は、筐体２９６１の内側にアンテナ、バッテリなどを備える。情報端末２９６０は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
【０３２４】
表示部２９６２の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができる。また、表示部２９６２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部２９６２に表示されたアイコン２９６７に触れることで、アプリケーションを起動することができる。操作スイッチ２９６５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末２９６０に組み込まれたオペレーティングシステムにより、操作スイッチ２９６５の機能を設定することもできる。
【０３２５】
また、情報端末２９６０は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末２９６０は入出力端子２９６６を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子２９６６を介して充電を行うこともできる。なお、充電動作は入出力端子２９６６を介さずに無線給電により行ってもよい。
【０３２６】
図２９（Ｇ）は、自動車の一例を示す外観図である。自動車２９８０は、車体２９８１、車輪２９８２、ダッシュボード２９８３、およびライト２９８４等を有する。また、自動車２９８０は、アンテナ、バッテリなどを備える。
【０３２７】
例えば、本発明の一態様の半導体装置を用いた記憶装置は、上述した電子機器の制御情報や、制御プログラムなどを長期間保持することができる。本発明の一態様に係る半導体装置を用いることで、信頼性の高い電子機器を実現することができる。
【０３２８】
本実施の形態は、他の実施の形態や実施例などに記載した構成と適宜組み合わせて実施することが可能である。
【実施例１】
【０３２９】
本実施例では、本発明の一態様である図３に示すトランジスタ２００および図１２（Ｂ）に示すトランジスタ２００Ｅを作製し、断面形状を走査透過型電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）を用いて観察した。
【０３３０】
トランジスタ２００および２００Ｅの作製は、ｐ型シリコン単結晶ウエハ上に、熱酸化法によって、酸化シリコン膜を４００ｎｍの膜厚で成膜した。次に該酸化シリコン膜上に、スパッタリング法によって、第１の酸化アルミニウム膜を４０ｎｍの膜厚で成膜した。
【０３３１】
次に、第１の酸化アルミニウム膜上に、ＣＶＤ法によって、第１の酸化窒化シリコン膜を１５０ｎｍの膜厚で成膜し、第１の酸化窒化シリコン膜上にスパッタリング法によって、第１のタングステン膜を３５ｎｍの膜厚で成膜した。次に、リソグラフィー法によって、第１のタングステン膜を加工し、第１のタングステン膜を有するハードマスクを形成した。
【０３３２】
次に、第１の酸化窒化シリコン膜を加工し、第１の酸化アルミニウム膜に達する溝を形成した。次に該溝に、スパッタリング法によって、第１の窒化タンタル膜を成膜し、第１の窒化タンタル膜上に、ＣＶＤ法によって、第１の窒化チタン膜および第２のタングステン膜を成膜した。次に第１のＣＭＰ処理によって、第１の酸化窒化シリコン膜の上面に達するまで、第２のタングステン膜、第１の窒化チタン膜および第１の窒化タンタル膜を研磨し、溝に第２のタングステン膜、第１の窒化チタン膜および第１の窒化タンタル膜を埋め込み、配線層および第２のゲート電極を形成した。
【０３３３】
次に、配線層および第２のゲート電極上にスパッタリング法によって、第２の窒化タンタル膜を１０ｎｍの膜厚で成膜した。次にリソグラフィー法によって、第２の窒化タンタル膜の不要部分をエッチングした。
【０３３４】
次に、第２のゲート絶縁膜としての機能を有する、第２の酸化窒化シリコン膜を２０ｎｍの膜厚で成膜した。次に、第１の熱処理を行った。第１の熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行った。
【０３３５】
次に、第１の酸化物（Ｓ１）をスパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を５ｎｍの膜厚で成膜した。Ｓ１は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて、酸素ガス流量４５ｓｃｃｍ、圧力０．７Ｐａ、基板温度２００℃の条件にて成膜した。
【０３３６】
次に、Ｓ１上に、第２の酸化物（Ｓ２）をスパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を１５ｎｍの膜厚で成膜した。Ｓ２は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて、アルゴンガス流量４０ｓｃｃｍ、酸素ガス流量５ｓｃｃｍ、圧力０．７Ｐａ、基板温度１３０℃の条件にて成膜した。
【０３３７】
次に第２の熱処理を行った。第２の熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行い、続いて酸素を含む雰囲気にて温度４００℃、１時間の処理を行った。
【０３３８】
次に、Ｓ２上に、スパッタリング法によって、第３の窒化タンタル膜を２０ｎｍの膜厚で成膜した。次に第３の窒化タンタル膜上に、ＡＬＤ法によって、第２の酸化アルミニウム膜を５ｎｍの膜厚で成膜した。次に、第２の酸化アルミニウム膜上に、スパッタリング法によって、第４の窒化タンタル膜を１５ｎｍの膜厚で成膜した。
【０３３９】
次に、リソグラフィー法によって、チャネルが形成される部分と重なる第４の窒化タンタル膜および第２の酸化アルミニウム膜をエッチングした。該エッチングは、ドライエッチング法を用いた。
【０３４０】
次に、リソグラフィー法によって、第４の窒化タンタル膜、第２の酸化アルミニウム膜、第３の窒化タンタル膜、Ｓ２およびＳ１の不要部分を順にエッチングした。該エッチングはドライエッチング法を用いた。
【０３４１】
次に、チャネルが形成される部分と重なる第３の窒化タンタル膜をエッチングした。該エッチングによって第２の酸化アルミニウム膜上の第４の窒化タンタル膜も同時にエッチングした。該エッチングはドライエッチング法を用いた。
【０３４２】
次に、第３の熱処理を行った。第３の熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行い、続いて酸素を含む雰囲気にて温度４００℃、１時間の処理を行った。
【０３４３】
次に、リソグラフィー法によって、第２の酸化窒化シリコン膜および第２の窒化タンタル膜を加工し、第２のタングステン膜に達するコンタクトホールを形成した。
【０３４４】
次に、第３の酸化物（Ｓ３）をスパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を５ｎｍの膜厚で成膜した。Ｓ３は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のターゲットを用いて、酸素ガス流量４５ｓｃｃｍ、圧力０．７Ｐａ、基板温度は室温条件にて成膜した。
【０３４５】
次に、第１のゲート酸化膜としての機能を有する第３の酸化窒化シリコン膜をＣＶＤ法によって１０ｎｍの膜厚で成膜した。
【０３４６】
次に、第４の熱処理を行った。第４の熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行った。
【０３４７】
次に、第４の酸化物（Ｓ４）をスパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を５ｎｍの膜厚で成膜した。第４の酸化物は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて、酸素ガス流量４５ｓｃｃｍ、圧力０．７Ｐａ、基板温度２００℃の条件にて成膜した。
【０３４８】
次に、第４の酸化物上に、スパッタリング法によって、第２の窒化チタン膜を１０ｎｍの膜厚で成膜し、第２の窒化チタン膜上に、スパッタリング法によって、第３のタングステン膜を３０ｎｍの膜厚で成膜した。第２の窒化チタン膜と第３のタングステン膜は、連続成膜した。
【０３４９】
次に、リソグラフィー法によって、第３のタングステン膜、第２の窒化チタン膜および第４の酸化物を順にエッチングした。第３のタングステン膜、第２の窒化チタン膜のエッチングはドライエッチング法を用い、第４の酸化物は、ウエットエッチング法を用いた。
【０３５０】
次に、ＡＬＤ法によって、第３の酸化アルミニウム膜を７ｎｍの膜厚で成膜した。基板温度は、２５０℃とした。
【０３５１】
次に、リソグラフィー法によって、第３の酸化アルミニウム膜の一部、第３の酸化窒化シリコン膜の一部およびＳ３の一部を順にエッチングした。第３の酸化アルミニウム膜および第３の酸化窒化シリコン膜のエッチングはドライエッチング法を用い、Ｓ３のエッチングはウエットエッチング法を用いた。
【０３５２】
次にスパッタリング法によって第４の酸化アルミニウム膜をアルゴンガス流量２５ｓｃｃｍ、酸素ガス流量２５ｓｃｃｍ、圧力０．４Ｐａ、基板温度２５０℃の条件にて２０ｎｍの膜厚で成膜した。
【０３５３】
次に、第４の酸化アルミニウム膜上にＡＬＤ法によって第５の酸化アルミニウム膜を５ｎｍの膜厚で成膜した。基板温度は２５０℃とした。
【０３５４】
次に、ＣＶＤ法によって、第４の酸化窒化シリコン膜を３１０ｎｍの膜厚で成膜した。次に、第２のＣＭＰ処理を行ない、第４の酸化窒化シリコン膜を研磨し、第４の酸化シリコン膜の表面を平坦化した。
【０３５５】
次に、第４の酸化シリコン膜上に、スパッタリング法によって、第６の酸化アルミニウム膜をアルゴンガス流量２５ｓｃｃｍ、酸素ガス流量２５ｓｃｃｍ、圧力０．４Ｐａ、基板温度２５０℃の条件にて４０ｎｍの膜厚で成膜した。
【０３５６】
次に第５の熱処理を行った。第５の熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行い、続いて酸素を含む雰囲気にて温度４００℃、１時間の処理を行った。
【０３５７】
次に、ＣＶＤ法によって、第５の酸化窒化シリコン膜を１００ｎｍの膜厚で成膜した。
【０３５８】
次に、リソグラフィー法によって、第２の窒化タンタル膜（第２のゲート電極）に達するコンタクトホール、第３のタングステン膜（第１のゲート電極）に達するコンタクトホールおよび第３の窒化タンタル膜（ソース電極およびドレイン電極）に達するコンタクトホールを形成し、スパッタリング法によって、第４の窒化タンタル膜を４０ｎｍの膜厚で成膜し、ＣＶＤ法によって第３の窒化チタン膜を１０ｎｍの膜厚で成膜し、ＣＶＤ法によって、第４のタングステン膜を１５０ｎｍの膜厚で成膜した。
【０３５９】
次に、第３のＣＭＰ処理を行い、第４のタングステン膜、第３の窒化チタン膜および第４の窒化タンタル膜を第５の酸化窒化シリコン膜へ達するまで研磨を行ない、各コンタクトホール内に第４のタングステン膜、第３の窒化チタン膜および第４の窒化タンタル膜が埋め込まれたプラグを形成した。
【０３６０】
次に、スパッタリング法によって、第５のタングステン膜を５０ｎｍの膜厚で成膜した。次に、リソグラフィー法によって、第５のタングステン膜の一部をエッチングして、配線層を形成した。次に温度２５０℃で１時間の第６の熱処理を行った。
【０３６１】
次に、塗布法によって、レジスト膜を１μｍの膜厚で形成し、リソグラフィー法によって、測定端子（測定パッド）となる部分のレジスト膜を除去した。
【０３６２】
以上により、トランジスタ２００および２００Ｅを作製した。次に、作製したトランジスタの断面形状をＳＴＥＭによって観察した。
【０３６３】
図３０（Ａ）は本発明の一態様のトランジスタ２００のソース電極またはドレイン電極付近の断面ＳＴＥＭ像である。また、図３０（Ｂ）はトランジスタ２００Ｅのソース電極またはドレイン電極付近の断面ＳＴＥＭ像である。
【０３６４】
図３０（Ａ）より、ソース電極またはドレイン電極として機能する第３の窒化タンタル膜と、第２の酸化物（Ｓ２）とが階段状の形状を有しており、該階段形状上を覆う様に、チャネルが形成される第３の酸化物（Ｓ３）が配されていることを確認した。また、階段状を有することでＳ３の被覆性が良好であることも確認した。また、Ｓ３と、第３の窒化タンタル膜と、は、第３の窒化タンタル膜の側面と接しており、さらにＳ２の側面および上面の一部と接していることを確認した。
【０３６５】
一方、図３０（Ｂ）より、第３の窒化タンタル膜の端部とＳ２の端部が概ね一致した形状であり、急峻かつ段差が大きくＳ３の被覆性がトランジスタ２００と比較して悪いこと確認した。また、Ｓ３と、第３の窒化タンタル膜と、は、第３の窒化タンタル膜の側面と接しており、さらにＳ２の側面のみと接していることを確認した。
【実施例２】
【０３６６】
本実施例では、実施例１で作製したトランジスタ２００および２００Ｅの電気特性を測定した。各トランジスタは５インチ角の大きさの基板内に配置している。
【０３６７】
トランジスタ２００および２００Ｅのトランジスタとしては、チャネル長（Ｌ長）１００００ｎｍ、チャネル幅（Ｗ幅）１５０ｎｍのサイズのトランジスタを測定した。ソース−ドレイン間電圧（以下、ドレイン電圧Ｖｄという。）を０．１Ｖ、１．２Ｖとし、それぞれのＶｄに対して、ソース−ゲート間電圧（以下、ゲート電圧Ｖｇという。）を−２Ｖから＋６Ｖまで変化させたときのソース−ドレイン間電流（以下、ドレイン電流Ｉｄという。）の変化を測定した。すなわちＩｄ−Ｖｇ特性を測定した。ゲート電圧Ｖｇとは、第１のゲート電極（トップゲート電極）の電圧を示しており以降も同様とする。本測定においては、第２のゲート電極（バックゲート電極）の電圧は０Ｖに設定した。また、本測定においては基板内の８個のトランジスタのＩｄ−Ｖｇ特性を測定した。図３１（Ａ）にトランジスタ２００のＩｄ−Ｖｇ特性を示し、図３１（Ｂ）に、トランジスタ２００ＥのＩｄ−Ｖｇ特性を示す。Ｖｄ＝０．１ＶでのＩｄ−Ｖｇ曲線を実線で示し、Ｖｄ＝１．２ＶでのＩｄ−Ｖｇ曲線を破線で示す。
【０３６８】
ここで、Ｖｇ＝６ＶでのＩｄ（オン電流）およびＩｄ＝０ＡでのＶｇ（Ｖｓｈ）を用いて、トランジスタ２００と２００Ｅの特性比較をする。
【０３６９】
トランジスタ２００のＶｄ＝０．１Ｖでのオン電流は、４．０×１０−９Ａから９．９×１０−９Ａ、Ｖｄ＝１．２Ｖでのオン電流は、３．１×１０−８Ａから６．８×１０−８Ａであった。Ｖｄ＝０．１ＶでのＶｓｈは、２．０Ｖから２．３Ｖ、Ｖｄ＝１．２ＶでのＶｓｈは、２．２Ｖから２．６Ｖであった。
【０３７０】
一方、トランジスタ２００ＥのＶｄ＝０．１Ｖでのオン電流は、１．１×１０−１１Ａから３．８×１０−１０Ａ、Ｖｄ＝１．２Ｖでのオン電流は、６．２×１０−１０Ａから９．１×１０−９Ａであった。Ｖｄ＝０．１ＶでのＶｓｈは、３．９Ｖから５．０Ｖ、Ｖｄ＝１．２ＶでのＶｓｈは、３．２Ｖから３．９Ｖであった。
【０３７１】
トランジスタ２００は、トランジスタ２００Ｅに比較して、オン電流およびＶｓｈのバラツキは小さかった。また、トランジスタ２００は、トランジスタ２００Ｅに比較して、オン電流は大きく、Ｖｓｈは小さかった。このことより、本発明の一態様であるトランジスタ２００の構成は、トランジスタ２００Ｅに比較して、オン電流が大きく、かつ、電気特性の基板内バラツキが小さい良好な特性であることを確認した。
【実施例３】
【０３７２】
本実施例では、反転型と蓄積型のバンドダイアグラムの違いを数値的な計算に基づいて議論する。ＦＥＴの構造は蓄積型ＦＥＴと反転型ＦＥＴの両者で共通とした。なお、反転型ＦＥＴのチャネル部のアクセプタ不純物密度は、どのチャネル長でも１×１０１５［ｃｍ−３］とした。また、半導体の比誘電率は１５に揃えた。各Ｌ長に対するチャネル方向のバンドダイアグラム（伝導帯下端）は、−ｅφ（ｘ）をプロットすることで得られる。図３２（Ａ）にＬ＝５００ｎｍの蓄積型のＣＡＡＣ−ＩＧＺＯ  ＦＥＴと反転型のＳｉ  ＦＥＴのバンドダイアグラムを比較して示す。
【０３７３】
蓄積型ＦＥＴのほうが反転型ＦＥＴよりもバンドが急峻に曲がっている。蓄積型でも反転型でもチャネルドープが少ない場合、Ｓ／Ｄ電極とチャネル中のバンド障壁の高さはフラット・バンド電圧と等しい。そのため、電子が感じるポテンシャル障壁の高さは、ＦＥＴの短チャネル効果耐性の指標として適しているだろう。例として、図３２（Ｂ）にＬ＝９０ｎｍのＦＥＴのチャネル長方向のバンドダイアグラムを示す。
【０３７４】
ソース電極またはドレイン電極とチャネルのポテンシャル障壁、即ちチャネル内のバンドの最大値は、反転型の方が蓄積型よりも小さくなっている。これは反転型に比べて蓄積型では短チャネル効果が小さいことを意味している。以後の議論では、チャネルの中央におけるバンドの最大値を「ポテンシャル障壁高さ（ＥＢＨ）」と呼び、この指標に基づいて短チャネル効果耐性を議論する。ＥＢＨは数式１で定義される。
【０３７５】
【数１】
2018061001.tif 000003
【０３７６】
反転型Ｓｉ  ＦＥＴと蓄積型のＩＧＺＯ  ＦＥＴのＥＢＨを、チャネル長（Ｌ）ごとにプロットしたのが図３３（Ａ）である。反転型のＦＥＴでは、Ｌ＝１８０ｎｍ以下では、ＥＢＨがはっきりと低下しているのに対して、蓄積型のＦＥＴでＥＢＨが低下を始めるのは、Ｌ＝１２０ｎｍである。この結果は、真性の蓄積型のＦＥＴの方が反転型ＦＥＴに比べて短チャネル効果に耐性が高いことを示唆している。
【０３７７】
次に、誘電率異方性の影響について述べる。εＳ＝８．２の時のＥＢＨとεＳ＝１５．０の時のＥＢＨとを比較した（図３３（Ｂ）参照）。
【０３７８】
誘電率異方性を考慮することで短チャネル化によるＥＢＨの低下が抑制されている。即ち、ＣＡＡＣ−ＩＧＺＯの誘電率異方性は短チャネル効果耐性を高める作用がある。今回の計算に依れば、誘電率異方性を考慮した場合、ＧＩ膜厚を１０ｎｍに維持してもＬ＝１８０ｎｍでのＥＢＨの低下はわずか１％に過ぎず、短チャネル効果はほとんど起きないことが予想される。一方で、Ｌ＜１００ｎｍでは、ＥＢＨが顕著に低下する。Ｌ＝１００ｎｍ以下の短いチャネル長では、ＧＩ膜厚１０ｎｍの平面型のＣＡＡＣ−ＩＧＺＯ  ＦＥＴでは短チャネル効果が抑制できず、Ｓ−ｃｈａｎｎｅｌ構造等への変更が必要となる。
【０３７９】
平面型のＣＡＡＣ−ＩＧＺＯ  ＦＥＴは、ゲート絶縁膜のスケーリングを行うことなく、Ｌ＝１８０ｎｍ程度まで微細化できた。これは、従来のＳｉ  ＦＥＴの常識に照らすと驚嘆すべき事実である。従来のＳｉ  ＦＥＴと違い、ＣＡＡＣ−ＩＧＺＯ  ＦＥＴがゲート絶縁膜のスケーリングなしに微細化できた理由として、ＣＡＡＣ−ＩＧＺＯが薄膜であることを指摘しなければならない。
【０３８０】
Ｓｉ  ＬＳＩの技術でも短チャネル化を抑制するために、埋め込み酸化膜などを用いて活性層の膜厚を薄くしたウェハーが用いられることがある。これはＳｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ（ＳＯＩ）技術として知られ、ＦｉｎＦＥＴのような三次元ゲート構造と並び短チャネル効果を抑制する技術として知られている。ＣＡＡＣ−ＩＧＺＯ  ＦＥＴはスパッタ成膜法によって１５ｎｍ程度の薄い活性層を容易に成膜することができるため、高い短チャネル効果耐性を有している。活性層の膜厚が短チャネル効果耐性に及ぼす影響を確かめるために、活性層の膜厚が１００ｎｍの平面型ＣＡＡＣ−ＩＧＺＯ  ＦＥＴと、１５ｎｍの平面型ＣＡＡＣ−ＩＧＺＯ  ＦＥＴとで、ＥＢＨのチャネル長依存性を計算し比較した。
【０３８１】
図３４（Ａ）に示した通り、ｔｓ＝１００ｎｍでは、微細化によってＥＢＨが急速に低下しており、短チャネル効果に弱いことが示唆される。以上の議論から、ＣＡＡＣ−ＩＧＺＯ  ＦＥＴの高い短チャネル効果耐性の強さには、ＣＡＡＣ−ＩＧＺＯ  ＦＥＴの活性層の薄さが大きく寄与している。
【０３８２】
三次元ゲート構造について、ＥＢＨの観点から議論する。チャネル幅とチャネルの横にあるゲート電極を考慮して、蓄積型ＦＥＴに対するポアソン方程式を立てる。
【０３８３】
【数２】
2018061001.tif 000004
【０３８４】
数式２を整理して、数式３を得る。また、チャネルの形状に関する因子として、数式４を定義する。
【０３８５】
【数３】
2018061001.tif 000005
【０３８６】
【数４】
2018061001.tif 000006
【０３８７】
チャネル幅（Ｗ）が小さいほど形状因子Ｇが大きくなる。Ｇが大きいほど短チャネル効果に強くなることと考えられる。Ｓ−ｃｈａｎｎｅｌ構造の蓄積型ＦＥＴの特性長は、数式５であらわされる。
【０３８８】
【数５】
2018061001.tif 000007
【０３８９】
Ｇが大きいほど特性長が短くなり、短チャネル効果に強くなると期待される。ＯＳ膜厚（ｔｓ）が１５ｎｍ、チャネル幅（Ｗ＿ＣＨ）が３０ｎｍの場合では、Ｇ＝２．０となる。但し、実際には２．０＜Ｇ＜３．０と考えられる。Ｇ＝２．０とＧ＝３．０のＥＢＨのチャネル長依存性と平面型（Ｇ＝１．０に相当）のＥＢＨのチャネル長依存性を比較した（図３４（Ｂ）参照）。
【０３９０】
形状因子Ｇが大きくなるほど短チャネルにおけるＥＢＨが高くなっている。これは、Ｓ−ｃｈａｎｎｅｌ構造によって、短チャネル効果が抑制されることを意味している。形状因子Ｇはチャネル幅が広くなると１．０に飽和し、チャネル幅が狭くなるほど大きくなる。今回の結果は、チャネル幅を狭くすることで短チャネル効果（Ｓ値の増大）が抑制された。
【０３９１】
次に、ゲート絶縁膜を薄くする効果について述べる。既に述べた通り、極めて低いＩｏｆｆを達成するために、ＣＡＡＣ−ＩＧＺＯ  ＦＥＴのゲート絶縁膜の膜厚は１ｎｍに固定されたまま、チャネル長の微細化が進められてきた。ゲート絶縁膜を薄くすることはトンネル電流の増大を招くが、短チャネル効果の抑制には効果的である。ＣＡＡＣ−ＩＧＺＯをＬＳＩへのアプリケーションとして応用する場合、Ｓｉ  ＦＥＴよりもオフリークが十分低ければ十分であり、ｙＡ／μｍ程度のオフリークが必須でない場合も考えられる。そのようなアプリケーションにとっては、ゲート絶縁膜の薄膜化は短チャネル効果抑制の有力な選択肢となり得る。平面型ＦＥＴで、ゲート絶縁膜の膜厚が１ｎｍ、２ｎｍ、６ｎｍ、１０ｎｍの場合のＥＢＨのチャネル長依存性を図３５に示す。
【０３９２】
ＧＩ膜を薄くすることで、ＥＢＨの低下が抑制されている。仮にＧＩ膜が１ｎｍの場合、平面型ＦＥＴでもあってもＬｃｈ＝３２ｎｍにおけるＥＢＨの低下が１０％しかなく、良好なＦＥＴ特性が期待される。
【符号の説明】
【０３９３】
Ｉ１    絶縁体
Ｉ２    絶縁体
Ｓ１    酸化物
Ｓ２    酸化物
Ｓ３    酸化物
Ｖ０    電位
Ｖ１    電位
１００    トランジスタ
１００Ａ    トランジスタ
１００Ｂ    トランジスタ
１００Ｃ    トランジスタ
１００Ｄ    トランジスタ
１００Ｅ    トランジスタ
１０１    基板
１０２    絶縁体
１０３    絶縁体
１０４    絶縁体
１０６    絶縁体
１０７    絶縁体
１０８    絶縁体
１０９    絶縁体
１１０    絶縁体
１１４    絶縁体
１１５    絶縁体
１１６    絶縁体
１２７    バリア膜
２００    トランジスタ
２００Ａ    トランジスタ
２００Ｂ    トランジスタ
２００Ｃ    トランジスタ
２００Ｄ    トランジスタ
２００Ｅ    トランジスタ
２４０    容量素子
２４１    導電体
２４２    絶縁体
２４３    導電体
２４４    導電体
２４５    導電体
２５１ａ    記憶素子
２５１ｂ    記憶素子
２５２    配線
２５３    配線
２５４    配線
２５４＿１    配線
２５４＿２    配線
２５４＿３    配線
２５５    配線
２５５＿１    配線
２５５＿２    配線
２５５＿３    配線
２５６    配線
２５７    ノード
２５８    容量素子
２５９    配線
２６１ａ    記憶素子
２６１ｂ    記憶素子
２６１ｂ＿１    記憶素子
２６１ｂ＿２    記憶素子
２６１ｂ＿３    記憶素子
２６２    トランジスタ
２６３    トランジスタ
２６４    配線
２６４＿１    配線
２６４＿２    配線
２６４＿３    配線
２８１    トランジスタ
２８３    チャネル形成領域
２８４    低濃度ｐ型不純物領域
２８５    高濃度ｐ型不純物領域
２８６    絶縁体
２８７    導電体
２８８    側壁
３００    記憶装置
３００ａ    記憶装置
３０１    絶縁体
３０２    絶縁体
３０３    絶縁体
３０９ａ    導電体
３０９ｂ    導電体
３０９ｃ    導電体
３１０ａ    導電体
３１０ｂ    導電体
３１０ｃ    導電体
３１１ａ    導電体
３１１ｂ    導電体
３１１ｃ    導電体
３２０    電圧保持回路
３２１    端子
３２２    配線
３２３    トランジスタ
３２４    容量素子
３５０    記憶回路
３５０ａ    記憶回路
４００    基板
４０１    絶縁体
４０１ａ    絶縁体
４０１ｂ    絶縁体
４０２    絶縁体
４０２ｂ    絶縁体
４０４ａ    導電体
４０４ｂ    導電体
４０６＿１    酸化物
４０６＿１ａ    酸化物
４０６＿１ｂ    酸化物
４０６＿１ｃ    酸化物
４０６＿２    酸化物
４０６＿２ａ    酸化物
４０６＿２ｂ    酸化物
４０６＿２ｃ    酸化物
４０６＿３ａ    酸化物
４０６＿３ｂ    酸化物
４０６Ｗ１    領域
４０６Ｗ２    領域
４０８ａ    絶縁体
４０８ｂ    絶縁体
４１０    絶縁体
４１１    導電体
４１１ａ    導電体
４１１ｂ    導電体
４１１ａ１    導電体
４１１ａ２    導電体
４１１ｂ１    導電体
４１１ｂ２    導電体
４１２ａ    絶縁体
４１２ｂ    絶縁体
４１５    絶縁体
４１６    導電体
４１６ａ    導電体
４１６ａ１    導電体
４１６ａ２    導電体
４１６ｂ１    導電体
４１６ｂ２    導電体
４１７    バリア膜
４１７ａ    バリア膜
４１７ｂ    バリア膜
４１７ａ１    バリア膜
４１７ａ２    バリア膜
４１７ｂ１    バリア膜
４１７ｂ２    バリア膜
４１８    絶縁体
４２１    レジスト
４２２    絶縁体
４２４    絶縁体
４２９ａ    導電体
４２９ｂ    導電体
４３０ａ    導電体
４３０ｂ    導電体
４３１ａ    導電体
４３１ｂ    導電体
４３２ａ    導電体
４３２ｂ    導電体
４３３ａ    導電体
４３４ａ    導電体
４３７ａ    導電体
４３７ｂ    導電体
４３８ａ    導電体
４３８ｂ    導電体
４５１    経路
４５２    経路
５０１    基板
５０３    絶縁体
５０４    絶縁体
５０５    絶縁体
５１４    素子分離層
５２１    導電体
５２２    導電体
５２３    導電体
５２４    導電体
５２５    導電体
５２６    導電体
５２７    導電体
５２８    導電体
５２９    導電体
５３０    半導体装置
５３１    絶縁体
５３２    絶縁体
５３３    絶縁体
５３４    絶縁体
５３５    絶縁体
５３６    絶縁体
５３７    絶縁体
５３８    絶縁体
５３９    絶縁体
１０００    半導体装置
２９００    携帯型ゲーム機
２９０１    筐体
２９０２    筐体
２９０３    表示部
２９０４    表示部
２９０５    マイクロホン
２９０６    スピーカ
２９０７    操作スイッチ
２９０８    スタイラス
２９１０    情報端末
２９１１    筐体
２９１２    表示部
２９１３    カメラ
２９１４    スピーカ部
２９１５    操作スイッチ
２９１６    外部接続部
２９１７    マイク
２９２０    ノート型パーソナルコンピュータ
２９２１    筐体
２９２２    表示部
２９２３    キーボード
２９２４    ポインティングデバイス
２９４０    ビデオカメラ
２９４１    筐体
２９４２    筐体
２９４３    表示部
２９４４    操作スイッチ
２９４５    レンズ
２９４６    接続部
２９５０    情報端末
２９５１    筐体
２９５２    表示部
２９６０    情報端末
２９６１    筐体
２９６２    表示部
２９６３    バンド
２９６４    バックル
２９６５    操作スイッチ
２９６６    入出力端子
２９６７    アイコン
２９８０    自動車
２９８１    車体
２９８２    車輪
２９８３    ダッシュボード
２９８４    ライト
【図１】
2018061001.tif 000008
【図２】
2018061001.tif 000009
【図３】
2018061001.tif 000010
【図４】
2018061001.tif 000011
【図５】
2018061001.tif 000012
【図６】
2018061001.tif 000013
【図７】
2018061001.tif 000014
【図８】
2018061001.tif 000015
【図９】
2018061001.tif 000016
【図１０】
2018061001.tif 000017
【図１１】
2018061001.tif 000018
【図１２】
2018061001.tif 000019
【図１３】
2018061001.tif 000020
【図１４】
2018061001.tif 000021
【図１５】
2018061001.tif 000022
【図１６】
2018061001.tif 000023
【図１７】
2018061001.tif 000024
【図１８】
2018061001.tif 000025
【図１９】
2018061001.tif 000026
【図２０】
2018061001.tif 000027
【図２１】
2018061001.tif 000028
【図２２】
2018061001.tif 000029
【図２３】
2018061001.tif 000030
【図２４】
2018061001.tif 000031
【図２５】
2018061001.tif 000032
【図２６】
2018061001.tif 000033
【図２７】
2018061001.tif 000034
【図２８】
2018061001.tif 000035
【図２９】
2018061001.tif 000036
【図３０】
2018061001.tif 000037
【図３１】
2018061001.tif 000038
【図３２】
2018061001.tif 000039
【図３３】
2018061001.tif 000040
【図３４】
2018061001.tif 000041
【図３５】
2018061001.tif 000042