(57)【要約】スイッチング素子にかかる電圧を、入力電圧とクランプキャパシタにかかる電圧との和に等しいかまたはそれよりも小さい値へクランプする回路を提供する。一実施形態において、能動クランプ回路は結合巻線の第１の巻線と並列に接続されたスイッチおよびクランプキャパシタを含み、この回路はこの一実施形態に従って電圧クランプを実現する。能動クランプは、スイッチに亘って電圧スパイクが発生することを抑制する。クランプキャパシタは、結合巻線の第１の巻線に蓄積されたエネルギーを回復する。第２の実施形態において、受動クランプ回路はスイッチング素子とクランプキャパシタと第１および第２のダイオードとを含み、この回路はこの第２の実施形態に従って電圧クランプを実現する。この受動クランプ回路は、スイッチにわたって電圧スパイクが発生することを抑制する、このクランプキャパシタは、結合巻線の第１の巻線に蓄積されたエネルギーを回復する。
2005502299.tif 000002
【特許請求の範囲】
【請求項１】
第１のスイッチング素子と、第１の巻線と、前記第１の巻線に結合された第２の巻線と、前記第２の巻線に接続されたスイッチ−ダイオード回路とを少なくとも有するベース回路および、
前記ベース回路に結合され、第２のスイッチング素子およびクランプキャパシタを含み、所定のレベルで前記第１のスイッチング素子にかかる電圧をクランプするクランプ回路を備え、
前記クランプキャパシタは前記第１の巻線からリークエネルギーを回復するために適用されることを特徴とするコンバータ回路。
【請求項２】
前記第１の巻線および前記第２の巻線は磁気的に結合されていることを特徴とする請求項1に記載のコンバータ回路。
【請求項３】
前記スイッチ−ダイオード回路は前記第２の巻線に接続された第３のスイッチング素子を含むことを特徴とする請求項1に記載のコンバータ回路。
【請求項４】
前記スイッチ−ダイオード回路は、前記第３のスイッチング素子に対して並列に接続されたダイオードを含むことを特徴とする請求項３に記載のコンバータ回路。
【請求項５】
前記ベース回路は、負荷に対して並列に結合されたフィルタキャパシタを含むことを特徴とする請求項1に記載のコンバータ回路。
【請求項６】
当該コンバータ回路は、ＤＣ−ＤＣコンバータ回路であることを特徴とする請求項1に記載のコンバータ回路。
【請求項７】
コンバータ回路においてスイッチング素子にかかる電圧をクランプする方法であって、
第1のスイッチング素子と、第１の巻線と、第２の巻線と、前記第２の巻線に接続されたスイッチ−ダイオード回路を少なくとも有するベース回路を設けるステップと、
前記ベース回路に結合され、第２のスイッチング素子およびクランプキャパシタを含み、所定のレベルで前記第１のスイッチング素子にかかる電圧をクランプするクランプ回路を設けるステップとを具備し、
前記クランプキャパシタが前記第1の巻線からリークエネルギーを回復するために適用されることを特徴とする方法。
【請求項８】
前記クランプするステップは、前記第1のスイッチング素子がＯＮ状態からＯＦＦ状態へ遷移した時点で実行されることを特徴とする請求項７に記載の方法。
【請求項９】
前記クランプキャパシタは、前記第1のスイッチング素子がＯＦＦ状態である間にエネルギーを回復することを特徴とする請求項７に記載の方法。
【請求項１０】
各スイッチングサイクルにおいて前記第1の巻線に付随するリークインダクタからリークを回復するステップをさらに具備することを特徴とする請求項７に記載の方法。
【請求項１１】
前記リークインダクタ内のリークエネルギーは、前記第２のダイオードおよび前記第３のスイッチング素子を介してクランプキャパシタを充電することによって回復されることを特徴とする請求項７に記載の方法。
【請求項１２】
・ＤＣ入力源に直列に接続された第１のスイッチング素子と、
・互いに結合された第１の巻線および第２の巻線と、
・ 前記第２の巻線に結合された第２のスイッチング素子と、
を少なくとも有するベース回路および、
・クランプキャパシタと、
・前記クランプキャパシタに結合された第１のダイオードおよび第２のダイオードと、
・前記第１の巻線、前記第２の巻線および前記クランプキャパシタへ結合された第３の巻線と、
を少なくとも有し、前記ベース回路に結合されたクランプ回路を備え、
前記クランプ回路は、所定のレベルに前記第１のスイッチング素子にかかる電圧をクランプし、前記クランプキャパシタは前記第1の巻線からリークエネルギーを回復するために適用されることを特徴とするコンバータ回路。
【請求項１３】
前記第１、第２および第３の巻線は磁気的に結合されていることを特徴とする請求項１２に記載のコンバータ回路。
【請求項１４】
負荷に対して並列に結合されたフィルタキャパシタをさらに含むことを特徴とする請求項１２に記載のコンバータ回路。
【請求項１５】
当該コンバータ回路は、ＤＣ−ＤＣコンバータ回路であることを特徴とする請求項１２に記載のコンバータ回路。
【請求項１６】
コンバータ回路においてスイッチング素子にかかる電圧をクランプする方法であって、
・ＤＣ入力源に直列に接続された第１のスイッチング素子と、
・互いに結合された第１の巻線および第２の巻線とを少なくとも有するベース回路を設けるステップおよび、
・クランプキャパシタと、
・前記クランプキャパシタに結合された第１のダイオードおよび第２のダイオードと、
・前記第１の巻線、前記第２の巻線および前記クランプキャパシタへ結合された第３の巻線とを少なくとも有し、前記ベース回路に結合されたクランプ回路を設けるステップを具備した方法。
【請求項１７】
前記クランプ回路を設けるステップは、
前記第１の巻線からリークエネルギーを回復するために、前記クランプキャパシタを設けるステップと、
前記クランプキャパシタに並列に接続された前記第１のダイオード、第２のダイオードおよび第３の巻線を設けるステップとをさらに含むことを特徴とする請求項１６に記載の方法。
【請求項１８】
前記スイッチング素子がＯＮ状態からＯＦＦ状態へ遷移する時点でクランプ動作が実行されることを特徴とする請求項１７に記載の方法。
【請求項１９】
前記クランプキャパシタは、前記第１のスイッチング素子がＯＦＦ状態である間にエネルギーを回復することを特徴とする請求項１７に記載の方法。
【請求項２０】
各スイッチングサイクルにおいて前記第１の巻線に付随するインダクタからリークを回復するステップをさらに具備することを特徴とする請求項１７に記載の方法。
【請求項２１】
前記インダクタ内のリークエネルギーは、前記第１のダイオードおよび前記第３の巻線を介してクランプキャパシタを充電することによって回復されることを特徴とする請求項２０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電力供給の分野に関し、特に、スイッチング電圧レギュレータモジュールに関する。
【関連技術】
【０００２】
集積回路（ＩＣ）技術における発展は、その回路を動作させるのに要求される動作電圧のさらなる低減に頻繁に関わる。動作電圧の低下は、回路の大きさおよび電力消費の低減により、コスト低減につながる。より高速かつ効率的なデータ処理の要求があるために、低電圧集積回路の分野において、発展を大きく促進させた。現在、３ボルトレンジ（例えば、３．３Ｖ  ＩＣ）において動作する低電圧集積回路が強く所望されている。３ボルトＩＣは、標準的な５ボルトＩＣに代わり、高速性や高集積性のために次第に用いられてきている。
【０００３】
さらに、３ボルトＩＣは、従来の５ボルトＩＣよりも少ない電力しか消費しない。従って、低電圧集積回路によって、携帯型電話機やラップトップコンピュータのようなバッテリで動作する装置は、動作時により高い電圧を要する装置よりも比例的に長い時間動作することが可能となった。
【０００４】
しかしながら、３．３Ｖ  ＩＣは、さらに速度を改善し、電力消費を低減させるだけでなく、直接、単一セルバッテリの消費をも可能とするようなさらに低い動作電圧を有するＩＣへの移行を示す。次世代のデータ処理ＩＣは１〜２Ｖの範囲内の電圧で動作可能なものとなると予測されている。同時に、単一プロセッサチップにより多くのデバイスが集積され、かつ、プロセッサはより高い周波数で動作するので、マイクロプロセッサは積極的な電力管理を必要とする。ほぼ１３アンペアの電流を要する現在のプロセッサに比べて、後世代のプロセッサは、５０〜１００アンペアという範囲の電流を要するであろう。その負荷範囲（load range）は１：１００にも達し得る。
【０００５】
さらに、ＩＣの速度が速くなると、ＩＣは、電力供給源に対してより動的な負荷となる。次世代のマイクロプロセッサは、５０Ａ／マイクロ秒の電流速度（current slew rates）を示すと予測されている。さらに、出力電圧調整は、非常に厳格に（例えば、５％から２％に）なってきている。マイクロプロセッサに電力供給する電圧レギュレータモジュール（ＶＲＭ）は、高効率、速い過渡応答および高い電力密度を有しなければならない。これらの要求は設計変更に深刻な問題をもたらす。
【０００６】
図１は、従来の同期化されたバックコンバータ１００の模式的な回路図である。回路１００は、高効率、速い過渡応答および高い電力密度という要求に適合するＶＲＭとして典型的に用いられる。動作においては、スイッチＳ１およびＳ２が、相補的な仕方でオンおよびオフに切り替わる。バックコンバータ回路１００の電圧ゲインは、次の式１により表される。
Ｄ＝ＶＯ／Ｎｉｎ                  （式１）
ここで、Ｄは、スイッチＳ１のデューティ比率（duty ratio）である。
【０００７】
当業者に周知なように、バックコンバータは、ほぼ０．５というデューティサイクルにおいて高効率および良好な過渡応答を有する。５Ｖの入力電圧および２Ｖの出力電圧のためには、デューティサイクルは０．４であり、これは高効率を達成するために許容できるデューティサイクル率である。
【０００８】
将来のＶＲＭはマイクロプロセッサにより大きな電力を供給することが要求されるため、電力スイッチは、より大きな電流を扱うことが可能でなければならないが、これは効率を低減させてしまう。しかしながら、電力の方程式に従って、将来のマイクロプロセッサによって要求される増大電力は、入力電圧を代わりに上昇させることで達成され、これにより入力電流を低下させることが可能となるので、これにより、伝導損失（conduction losses）が低下する。さらに、これは、キャパシタの大きさをも小さくする。このように、ＶＲＭが１２Ｖまたはそれよりも高い入力電圧を有することは好ましい。例えば、ノート型コンピュータに対する入力電圧を１９Ｖと高くすることができる。式１によると、従来の同期型バックコンバータのデューティサイクルは、１２Ｖ入力および１．２Ｖ出力により、０．１と小さい。０．１オーダーのデューティサイクルの欠点は、この回路が効率、電圧調整および過渡応答の観点において性能が劣ることである。
【０００９】
図２は、従来例によるタップド（tapped）コンバータ回路２００の回路図である。コンバータ回路２００は、調整されていないＤＣ入力源Ｖｉｎを介して接続された第１のパワースイッチＳ１を含む。パワースイッチＳ１の一端は、強固に結合された巻線対（Ｎ１、Ｎ２）の第１の巻線Ｎ１に接続されている。結合された巻線対（Ｎ１、Ｎ２）は、ジャンクション１２においてフィルタキャパシタＣＯおよび負荷ＲＬへ接続されている。フィルタキャパシタＣＯおよび負荷ＲＬは並列に接続されている。コンバータ回路２００は、巻線対（Ｎ１、Ｎ２）の第２の巻線Ｎ２に直列に接続された第２のパワースイッチＳ２をさらに含む。直列に接続されたパワースイッチＳ２おとび第２の巻線Ｎ２は、フィルタキャパシタＣＯおよび負荷ＲＬと並列に接続されている。
【００１０】
コンバータ回路２００の動作は、コンバータ回路２００に関連する対応スイッチング波形を図示した図３ａから図３ｇを参照して記載される。
【００１１】
時点ｔ１より前の時点においては、スイッチＳ１はＯＦＦである。時点ｔ１から時点ｔ２までにおいて、スイッチＳ１はＯＮに切り替えられ（図３ａ参照）、スイッチＳ２はＯＦＦに切り替えられる（図３ｂ参照）。入力電圧Ｖｉｎと出力電圧ＶＯとの間の電圧差、即ち、（Ｖｉｎ−ＶＯ）は、結合されたインダクタ巻線Ｎ１およびＮ２のうちの巻線Ｎ１に印加される。Ｎ１内の巻線電流である入力電流ｉＳ１は、図３ｃに示すように線形的に上昇する。従って、時点ｔ１からｔ２の間に、入力電圧は、スイッチＳ１および巻線Ｎ１の導体部を介して出力へ電力を送る。この時点の間に、エネルギーは巻線Ｎ１内に蓄積される。
【００１２】
ｔ２に等しい時点において、スイッチＳ１はＯＦＦに切り替えられ、スイッチＳ２はＯＮに切り替えられる。時点ｔ１からｔ２までに巻線Ｎ１に蓄積されたエネルギーは、巻線Ｎ２へ転送される。巻線電流ｉＮ２が、そのエネルギーを出力へ開放するためにスイッチＳ２を介して流れる。その処理は、フライバック（flybach）コンバータとして動作する。巻線Ｎ１における電圧-秒バランス（voltage-second balance）に基づいて、コンバータ回路２００の電圧ゲインは、次の式２で表される。
ＶＯ／Ｖｉｎ＝１／［１＋（Ｎ１／Ｎ２）＊（１／Ｄ−１）］  （式２）
ここで、Ｄは、スイッチＳ１のデューティ比率である。式２より、およそ０．５のデューティサイクルは、結合されたインダクタのターン比率（turn ratio）を適切に選択することによって高い回路効率を達成することができることがわかる。一具体例として、入力電圧はＶｉｎ＝１２Ｖ、出力電圧はＶＯ＝１．５Ｖ、所望のデューティサイクルはＤ＝０．５、比率Ｎ１／Ｎ２＝７である。
【００１３】
回路２００の１つの欠点は、巻線Ｎ１のリークエネルギーが巻線Ｎ１とＮ２との間の不完全な結合により巻線Ｎ２へ転送され得ないために、スイッチＳ１をＯＦＦに切り替えたときに（例えば、図３ｆの時点ｔ２を参照）、スイッチＳ１に亘って大きな電圧スパイクが生じることである。巻線Ｎ２に転送され得ない、リークインダクタＬｋ（図示せず）に蓄積されたリークエネルギーは、導電スイッチＳ２を通してスイッチＳ１の出力寄生容量（図示せず）に蓄えられ、スイッチＳ１にかかる高い電圧ストレスの原因となる。その結果、高電圧規格のＭＯＳＦＥＴスイッチが、回路２００に使用されなければならず、これにより、電力損失を大きく増大させ、効率を低下させる。
【００１４】
高電圧規格のＭＯＳＦＥＴスイッチを用いる必要性を避け、回路効率をさらに改善するために結合リークインダクタのリークエネルギーを再利用する回路構成を提供することが所望されている。
【発明の要旨】
【００１５】
従って、本発明の第１の目的は、低電圧規格のパワースイッチが回路効率を改善するために用いられ得るような回路を提供することである。
【００１６】
本発明の他の目的は、回路効率をさらに改善するために結合リークインダクタのリークエネルギーを再利用する回路を提供することである。
【００１７】
本発明のさらに他の目的は、必要最小限の構成要素を用いた回路を提供することである。
【００１８】
本発明に従った第１の実施形態によれば、調整されていないＤＣ入力源に直列に接続された第１のスイッチと、第１の巻線および第２の巻線を有する結合巻線に或るジャンクションにおいて結合された第２のスイッチと、結合巻線のうちの１つの巻線に付随するリークインダクタンスと、第２のスイッチと並列に接続されたショットキーダイオードと、直列に接続された第３のスイッチおよびクランプキャパシタを含む能動クランプ回路とを含み、パワースイッチ電圧クランプ機能を有する能動クランプ降圧型コンバータ回路を提供する。このクランプ回路は、リークインダクタンスおよび第１の巻線と並列に接続される。このコンバータ回路は、結合巻線に接続され、負荷に並列に接続されたフィルタキャパシタをさらに含む。
【００１９】
クランプキャパシタは、第１のスイッチがＯＦＦである期間に、第１のスイッチにかかる電圧をクランプする。この第１のスイッチにかかるクランプ電圧は、入力電圧とクランプキャパシタ電圧との和である。
【００２０】
本発明に従った第２の実施形態によれば、調整されていないＤＣ入力源に直列に接続された第１のスイッチと、第１の巻線、第２の巻線および第３の巻線を有する結合巻線のうちの１端子に或るジャンクションにおいて結合された第２のスイッチと、結合巻線のうちの１つの巻線に付随するリークインダクタンスと、アノードが結合巻線の第３の巻線のうちの一端子に直列に接続されカソードがＤＣ入力源に接続された第２のダイオードおよびカソードが第３の巻線の他端子へ接続されアノードが結合巻線の第２の巻線の一端子に接続された第１のダイオードを含む受動クランプ回路と、を含み、パワースイッチ電圧クランプ機能を有する能動クランプ降圧型コンバータ回路を提供する。ダイオードの第２の端子は、第２のダイオードのアノードに直列に接続されている。このクランプ回路は、第１および第２のダイオード、並びに、結合巻線の第３の巻線に並列に接続されたクランプキャパシタをさらに含む。このコンバータ回路は、結合巻線の途中に接続され、負荷に並列に接続されたフィルタキャパシタをさらに含む。
【００２１】
第１の実施形態において、クランプキャパシタは、第１のスイッチがＯＦＦである期間に第１のスイッチにかかる電圧をクランプする。クランプされた第１のスイッチにかかる電圧は、入力電圧とクランプキャパシタ電圧との和である。
【００２２】
本発明によってもたらされる主な利点は、各スイッチがＯＦＦ状態に遷移する際に生じていた電圧スパイクを防止し、実質的に除去したことである。電圧スパイクは、第１の巻線に並列に能動クランプ回路を組み込むことによって除去される。
【００２３】
本発明の他の利点は、従来例のアプローチによれば各スイッチングサイクルにおけるリークエネルギーを浪費していたのに対して、本発明では各スイッチングサイクルにおけるリークエネルギーを回復することによって、回路全体の効率（即ち、電力出力／電力入力）を促進させたことである。リーク電流を捕らえたことのさらに追加の利点は、第１のスイッチの電圧規格を充分に低くすることができ、それによって、そのコストを低減させることができたことである。
【００２４】
本発明のさらに他の利点は、この回路が、動的応答およびシステム効率を改善するほぼ０．５のデューティサイクルで動作するように最適化されたことである。ほぼ０．５の公称デューティサイクルで動作することによって、この回路は、負荷条件の変化に対応することができる。即ち、負荷が公称上のものから重負荷に変化した場合、デューティサイクルは、仕様の範囲内に出力電圧の変化を抑えるために、０．５から１．０に近い値へ上昇されなければならない。同様に、負荷が公称上のものから軽負荷へ変化した場合には、デューティサイクルは、仕様の範囲内に出力電圧の変化を抑えるために、０．５から０に近い値へ低下されなければならない。デューティサイクルにおける要求された変化は、本発明に従って動作する回路によって最も容易に達成される。
【好適な実施形態の詳細な説明】
【００２５】
本発明の上述の特徴は、添付図面に関連して図示された実施形態に関する次の詳細な記述を参照することによって、より容易に明確にされ、理解され得る。
【００２６】
本発明による実施形態において、電圧レギュレータモジュール（ＶＲＭ）に用いられるクランプ降圧コンバータは、各スイッチングサイクルにおいてＯＦＦに切り替えられている間に回路スイッチング素子にわたって生じる電圧スパイクを無くし、または、これを充分に低減させるように設けられている。さらに、本発明によるコンバータ回路の実施形態は、スイッチング素子による導通の間のインターバル中にインダクタリークエネルギーが回復され、従来技術のコンバータ回路よりも電力効率が良い。
【００２７】
図４は、前述した回路２００の欠点を克服した第１の実施形態の回路図である。本実施形態のコンバータ回路４００は、コンバータ回路４００に関して対応するスイッチング波形を図示した図５ａから図５ｊを参照して記載されている。
【００２８】
コンバータ回路４００は、調整されていないＤＣ入力源Ｖｉｎを介して接続されている第１のパワースイッチＳ１を含む。パワースイッチＳ１の一端は、巻線Ｎ１に付随するリークインダクタＬｋに接続されている。リークインダクタＬｋは、ジャンクション３０においてクランプキャパシタＣｒに接続されている。
【００２９】
スイッチＳ３と直列に接続されたクランプキャパシタＣｒを含む回路部分は、スイッチＳ１がＯＮからＯＦＦの状態に遷移する間にスイッチＳ１にかかる電圧をクランプするための能動クランプ回路という。スイッチＳ３の一端子、磁気的に結合された巻線Ｎ１およびＮ２の共通端子、並びに、フィルタキャパシタＣＯの一端子が、共通ジャンクション３２において接続されている。
【００３０】
上述したようにパワースイッチＳ１、Ｓ２、パワースイッチＳ３は、パワーＭＯＳＦＥＴまたは当業者によって理解されている他の周知の半導体でよい。スイッチＳ３は、内部ボディダイオードＤ３に含まれている。コンバータ回路４００は、負荷ＲＬに並列に接続されたフィルタキャパシタＣＯをさらに含む。
【００３１】
図５ａから図５ｊを参照して、時点ｔ１より前の時点においては、スイッチＳ１はＯＦＦである。時点ｔ１から時点ｔ２までにおいては、スイッチＳ１はＯＮに切り替えられ（図５ａ参照）、スイッチＳ２およびＳ３はＯＦＦに切り替えられている（図５ｂおよび図５ｃ参照）。入力電圧Ｖｉｎと出力電圧ＶＯとの間の電圧差は、結合インダクタ巻線対（Ｎ１、Ｎ２）の巻線Ｎ１に印加される。スイッチング電流ｉＳ１および出力電流ｉ０は、図５ｄおよび図５ｇに示すようにそれぞれ線形に上昇する。スイッチＳ２にかかる電圧は、次の式３で表される。
Ｖｄ２＝Ｖｏ＋（Ｖｉｎ−Ｖｏ）＊（Ｎ２／Ｎ１）    （式３）
図５ｊに示されているように、入力電圧は、スイッチＳ１が時点ｔ２においてＯＦＦに切り替わるまで、電力を出力へ与える。
【００３２】
時点ｔ２の後、スイッチＳ１はＯＦＦに切り替えられる。時点ｔ１からｔ２までに巻線Ｎ１に蓄積されたエネルギーは巻線Ｎ２へ転送される。巻線電流ｉＮ２は、ｔ３に等しい時点でスイッチＳ２がＯＮに切り替わるまで、ショットキーダイオードＤＳ（図５ｆ参照）を通して流れる。リークインダクタＬｋに蓄えられたリークエネルギーは、スイッチＳ３のボディダイオードを介してクランプキャパシタＣｒに蓄えられる。
【００３３】
両方のスイッチＳ２およびＳ３の逆平行ダイオードが時点ｔ３より前に導通するので、ｔ３に等しい時点で、スイッチＳ２およびＳ３はゼロ電圧スイッチングでＯＮに切り替わる。このように、スイッチＳ２およびＳ３にはＯＮ切替えにおけるスイッチング損失が無い。クランプキャパシタＣｒ内に蓄積されたエネルギーは、時点ｔ３の後、結合インダクタ巻線Ｎ１およびＮ２を通して出力へ送られる。クランプキャパシタＣｒにかかるクランプ電圧ＶＣは次の式４で表される。
ＶＣ＝（Ｎ１／Ｎ２）＊ＶＯ                    （式４）
【００３４】
従って、スイッチＳ１にかかる最大電圧ストレスが入力電圧Ｖｉｎとクランプキャパシタ電圧ＶＣとの和であることがわかる。電圧Ｖｄ１は次の式５で表される。
Ｖｄ１＝（Ｎ１／Ｎ２）＊ＶＯ  ＋Ｖｉｎ          （式５）
【００３５】
式５は、スイッチＳ１にかかる電圧ストレスが十分にクランプされていることを示している。巻線電流ｉＮ２は、ｔ４に等しい時点でスイッチＳ２がＯＦＦに切り替えられるまで、スイッチＳ２を介して流れ続ける。巻線Ｎ２に蓄積されたエネルギーは、ｔ５に等しい時点でスイッチＳ１がＯＮに切り替えられるまで、出力へ送られ続ける。
【００３６】
図６は、クランプ降圧コンバータ回路の第２の実施形態の回路図である。図４に示した同一の参照記号は、同一の要素、電流および電圧を示している。コンバータ回路６００の動作は、コンバータ回路６００に関して対応するスイッチング波形を示した図７ａから図７ｆを参照して記載されている。時点ｔ１より前の時点において、スイッチＳ１はＯＦＦである。
【００３７】
時点ｔ１から時点ｔ２までにおいて、スイッチＳ１はＯＮに切り替えられ（図７ａ参照）、および、スイッチＳ２はＯＦＦに切り替えられている（図７ｂ参照）。入力電圧Ｖｉｎと出力電圧ＶＯとの間の電圧差は、結合インダクタ巻線（Ｎ１、Ｎ２、Ｎ３）のうち巻線Ｎ１に印加される。スイッチング電流ｉＳ１は、図７ｄに示されているように線形に上昇する。クランプキャパシタ電圧ＶＣは、時点ｔ１において巻線Ｎ３に印加され、それによって、時点ｔ１からｔ２までの間に巻線Ｎ３へエネルギーを転送する。巻線Ｎ３が磁気的にＮ１へ結合されている結果、キャパシタＣｒから送られた巻線Ｎ３内のエネルギーは、巻線Ｎ３から巻線Ｎ１へ転送される。巻線Ｎ１内の転送エネルギーは、次に、負荷ＲＬへ転送される。この期間中に、ダイオードＤ２は、キャパシタＣｒから巻線Ｎ３へ、続いて、巻線Ｎ１を介して負荷へエネルギーが転送されることを可能とするために、クランプキャパシタＣｒと巻線Ｎ３のインダクタンスとの間の共振を阻止する。上述のエネルギー転送処理、即ち、巻線Ｎ１を通してキャパシタＣｒ内に蓄積されたエネルギーを出力へ転送することは、キャパシタ電圧ＶＣが結合巻線Ｎ１およびＮ２からの反射電圧（reflected voltage）にクランプされるまで継続される。
【００３８】
ｔ２に等しい時点において、スイッチＳ１はＯＦＦになり、スイッチＳ２はＯＮになる（図７ａおよび図７ｂ参照）。既に巻線Ｎ１に蓄積されているエネルギーは、巻線Ｎ２へ転送され、巻線Ｎ２内の電流はスイッチＳ２を通して流れる。時点ｔ１からｔ２までの間に、既にリークインダクタＬｋに蓄積されたリークエネルギーは、巻線Ｎ２へは転送されない。このように、時点ｔ２において、このリークエネルギーは、ダイオードＤ１を通してクランプキャパシタＣｒを充電する。このキャパシタ電圧は次の式６で表される。
ＶＣ＝（Ｎ１／Ｎ２）＊ＶＯ                  （式６）
【００３９】
スイッチＳ１にかかる最大電圧ストレスＶｄ１は、入力電圧Ｖｉｎとクランプキャパシタ電圧ＶＣとの和である。電圧Ｖｄ１は、次の式７で表される。
Ｖｄ１＝Ｖｉｎ＋（Ｎ１／Ｎ２）＊ＶＯ          （式７）
【００４０】
式７は、スイッチＳ１にかかる電圧がクランプされ、かつ、巻線Ｎ１内のリークエネルギーが回復され、出力へ送られることを示している。
【００４１】
本発明が図示によって特定の実施形態に関して記載されてきたが、多くの変形および変更が当業者にとって明らかである。従って、特許請求の範囲は本発明の真の意思および範囲内に含まれる総ての変形および変更をカバーする意図である。
【図面の簡単な説明】
【００４２】
【図１】従来技術による電圧調整モジュールとして用いられた同期型バックコンバータ回路の回路図。
【図２】従来技術によるタップド降圧コンバータ回路の回路図。
【図３】図２の回路の波形を示す図。
【図４】本発明による実施形態に従ったパワースイッチ電圧クランプ機能を有する能動クランプ降圧コンバータ回路の回路図。
【図５】図４の回路の波形を示す図。
【図６】本発明による他の実施形態に従ったパワースイッチ電圧クランプ機能を有する能動クランプ降圧コンバータ回路の回路図。
【図７】図６の回路の波形を示す図。
【図１】
2005502299.tif 000003
【図２】
2005502299.tif 000004
【図３】
2005502299.tif 000005
【図５】
2005502299.tif 000006
【図７】
2005502299.tif 000007
【国際公開パンフレット】
2005502299.tif 000008
2005502299.tif 000009
2005502299.tif 000010
2005502299.tif 000011
2005502299.tif 000012
2005502299.tif 000013
2005502299.tif 000014
2005502299.tif 000015
2005502299.tif 000016
2005502299.tif 000017
2005502299.tif 000018
2005502299.tif 000019
2005502299.tif 000020
2005502299.tif 000021
2005502299.tif 000022
2005502299.tif 000023
2005502299.tif 000024
2005502299.tif 000025
2005502299.tif 000026
【国際調査報告】
2005502299.tif 000027
2005502299.tif 000028