(57)【要約】【課題】入力端子の数を低減しつつ、オンしたスイッチを精度良く検出可能なスイッチ判別装置を提供すること。【解決手段】スイッチＳＷ１〜ＳＷ３の各々に直列接続する抵抗Ｒ１〜Ｒ３の抵抗値を互いに異なるものとする。オンしたスイッチＳＷ１〜ＳＷ３の各々を通過した入力信号のパルス信号に対する遅延量は互いに異なるものとなる。ＡＳＩＣ１は所定間隔で入力信号を２値のデジタル値に変換し、パルス信号の１周期分のデジタル値の並びに基づいて、スイッチＳＷ１〜ＳＷ３のうち、オンしたスイッチを特定する。【選択図】図２
2018073520.tif 000002
【特許請求の範囲】
【請求項１】
出力端子および入力端子を有する判別装置と、
前記出力端子および入力端子を介して前記判別装置と接続されるスイッチ回路と、を備え、
前記スイッチ回路は、
前記出力端子と前記入力端子との間に並列接続される複数のスイッチと、
複数の抵抗であって、それぞれが対応する前記複数のスイッチの各々に直列接続される複数の抵抗と、を備え、
前記複数の抵抗それぞれの抵抗値は、対応する前記複数のスイッチ毎に異なり、
前記判別装置は、
前記出力端子から前記スイッチ回路に対して第１パルス信号を出力し、
前記入力端子に入力される、前記第１パルス信号に応じた電圧を、前記第１パルス信号の周期より短い時間間隔で複数回検出し、
検出した複数の電圧に基づき、前記複数のスイッチのうちオンしたスイッチを特定することを特徴とするスイッチ判別装置。
【請求項２】
前記判別装置は、
前記第１パルス信号に応じた電圧を前記第１パルス信号の複数周期分検出し、
検出した電圧が前の周期において検出した電圧と同等である場合、当該電圧に基づいて、前記オンしたスイッチを特定することを特徴とする請求項１に記載のスイッチ判別装置。
【請求項３】
前記判別装置は、
前記第１パルス信号を出力した後、当該第１パルス信号のデューティ比とは異なるデューティ比の第２パルス信号を出力し、
前記入力端子に入力される、前記第１パルス信号に応じた電圧および前記第２パルス信号に応じた電圧に基づき、前記オンしたスイッチを特定することを特徴とする請求項１または請求項２に記載のスイッチ判別装置。
【請求項４】
前記スイッチ回路は、
前記複数のスイッチのうち１つ以上のスイッチを含む第１のスイッチ群であって、前記第１パルス信号が入力される第１のスイッチ群と、
前記複数のスイッチのうち、前記第１のスイッチ群を除く１つ以上のスイッチを含む第２のスイッチ群であって、前記第１パルス信号とは異なる第３パルス信号が入力される第２のスイッチ群と、を有することを特徴とする請求項１乃至請求項３の何れかに記載のスイッチ判別装置。
【請求項５】
前記第１パルス信号を論理反転させて前記第３パルス信号を出力するインバータを備えることを特徴とする請求項４に記載のスイッチ判別装置。
【請求項６】
前記第１パルス信号のデューティ比は５０％以外であることを特徴とする請求項５に記載のスイッチ判別装置。
【請求項７】
前記判別装置は、
前記検出した複数の電圧の各々について、基準電圧以上である電圧と、前記基準電圧未満である電圧との、時系列の並びに基づいて、前記オンしたスイッチを特定することを特徴とする請求項１乃至請求項６の何れかに記載のスイッチ判別装置。
【請求項８】
前記判別装置は、
前記第１パルス信号の周期における、前記検出した複数の電圧の最大値と最小値に基づいて、前記オンしたスイッチを特定することを特徴とする請求項１乃至請求項６の何れかに記載のスイッチ判別装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ判別装置に関するものである。
【背景技術】
【０００２】
特許文献１には、複数の、例えば押しボタン式のスイッチのうち、オンしたスイッチを特定する検出手段（例えば、ＣＰＵ）を備えた操作スイッチ検出システムが記載されている。特許文献１では、基準電圧と接地電圧との間に抵抗とスイッチとを直列接続した抵抗体構造を複数個、並列に接続し、複数の抵抗の抵抗値を互いに異なる値としている。抵抗体構造に生じる電圧は抵抗体構造毎に異なるため、抵抗体構造に生じる電圧を検出することによって、どのスイッチがオンされたかが特定可能となっている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１７７２２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の構成では、スイッチの数が増えるほど、判別すべき電圧の数は多くなり、互いの電圧の差は小さくなる。このため、例えば、出力される電圧を検出するＡＤコンバータの分解能が限られている場合などには、オンしたスイッチを誤って特定してしまうおそれがある。
【０００５】
本願は、上記の課題に鑑み提案されたものであって、入力端子の数を低減しつつ、オンしたスイッチを精度良く特定可能なスイッチ判別装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本願に係るスイッチ判別装置は、出力端子および入力端子を有する判別装置と、出力端子および入力端子を介して判別装置と接続されるスイッチ回路と、を備え、スイッチ回路は、出力端子と入力端子との間に並列接続される複数のスイッチと、複数の抵抗であって、それぞれが対応する複数のスイッチの各々に直列接続される複数の抵抗と、を備え、複数の抵抗それぞれの抵抗値は、対応する複数のスイッチ毎に異なり、判別装置は、出力端子からスイッチ回路に対して第１パルス信号を出力し、入力端子に入力される、第１パルス信号に応じた電圧を、第１パルス信号の周期より短い時間間隔で複数回検出し、検出した複数の電圧に基づき、複数のスイッチのうちオンしたスイッチを特定することを特徴とする。
【０００７】
抵抗の抵抗値は互いに異なるため、時定数の違いにより、オンしたスイッチを通過した信号の波形は互いに異なるものとなる。入力端子の数を低減した構成としつつ、判別装置は複数の電圧に基づいてオンしたスイッチを特定するため、オンしたスイッチを精度良く特定することができる。
【発明の効果】
【０００８】
本願によれば、入力端子の数を低減しつつ、オンしたスイッチを精度良く特定可能なスイッチ判別装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態に係るスイッチ判別装置の回路図である。
【図２】第１実施形態に係るスイッチ判別装置における特定方法を説明する図である。
【図３】第２実施形態に係るスイッチ判別装置の回路図である。
【図４】第２実施形態に係るスイッチ判別装置における特定方法を説明する図である。
【図５】第３実施形態に係るスイッチ判別装置の回路図である。
【図６】第３実施形態におけるスイッチ判別装置における特定方法を説明する図である。
【図７】第４実施形態に係るスイッチ判別装置の回路図である。
【図８】第４実施形態に係るスイッチ判別装置における１つのスイッチが押下された場合の特定方法を説明する図である。
【図９】第４実施形態に係るスイッチ判別装置における複数のスイッチが押下された場合の特定方法を説明する図である。
【発明を実施するための形態】
【００１０】
［第１実施形態］
図１に示す様に、スイッチ判別装置１０は、ＡＳＩＣ１およびスイッチ回路１１を備える。スイッチ回路１１は、抵抗Ｒ１〜Ｒ３、スイッチＳＷ１〜ＳＷ３を有する。ＡＳＩＣ１はメモリ１２を有する。メモリ１２は、テーブル１３を記憶している。スイッチＳＷ１〜ＳＷ３は例えば押しボタン式のスイッチであり、押下されている期間、オンする。ＡＳＩＣ１はポートＩＮおよびポートＯＵＴを有する。スイッチＳＷ１〜ＳＷ３は、ポートＩＮとポートＯＵＴとの間に並列接続されている。抵抗Ｒ１〜Ｒ３は、夫々スイッチＳＷ１〜ＳＷ３と直列接続されている。ＡＳＩＣ１はポートＯＵＴからパルス信号を出力し、ポートＩＮから入力される入力信号に基づいて、スイッチＳＷ１〜ＳＷ３のうち、オンしたスイッチを特定する。ここで、抵抗Ｒ１〜Ｒ３の抵抗値は互いに異なり、抵抗Ｒ１、Ｒ２、Ｒ３の順に抵抗値は大きくなっている。スイッチＳＷ１〜ＳＷ３が押下された場合に、ポートＩＮから抵抗Ｒ１〜Ｒ３までの配線の配線容量および抵抗Ｒ１〜Ｒ３の抵抗などにより、パルス信号に対して、入力信号は遅延する。また、抵抗Ｒ１、Ｒ２、Ｒ３の順に抵抗値は大きいため、スイッチＳＷ１、ＳＷ２、ＳＷ３がオンした場合における入力信号のパルス信号に対する遅延量は、この順に大きくなる。
【００１１】
ＡＳＩＣ１は、所定時間毎に、ポートＩＮから入力される入力信号を基準電圧Ｖｒｅｆと比較し、０／１の２値のデジタル値に変換する。詳しくは、入力信号の入力電圧が基準電圧Ｖｒｅｆ以上である場合には「１」に、入力信号の入力電圧が基準電圧Ｖｒｅｆ未満である場合には「０」に変換し、変換したデジタル値を時系列でメモリ１２に格納する。
【００１２】
ＡＳＩＣ１が実行するスイッチ特定処理について、図２を用いて説明する。図２の「パルス」は、パルス信号の波形を示し、「押下なし」は、スイッチＳＷ１〜ＳＷ３の何れも押下されない場合の入力信号の波形、「ＳＷ１押下」「ＳＷ２押下」「ＳＷ３押下」は、時刻ｔ１にて、夫々スイッチＳＷ１〜ＳＷ３が押下された場合の入力信号の波形を示している。ＡＳＩＣ１は、時刻ｔ１〜ｔ２の間、所定時間毎に１６点サンプリングし、変換したデジタル値をメモリ１２に格納する。ここで、時刻ｔ１〜ｔ２の期間は周期ＴＤ１に相当し、所定時間は周期ＴＤ１の１６分の１の時間である。また、周期ＴＤ１はスイッチＳＷ１〜ＳＷ３が押下されている時間に対して十分小さい時間であり、例えば、０．０１ｓ程度である。尚、サンプリング点は、図２において破線で示している。
【００１３】
パルス信号は、周期ＴＤ１の５０％デューティの信号である。スイッチＳＷ１〜ＳＷ３の何れも押下されない場合には、入力信号の電圧は０Ｖから変化せず、変換したデジタル値の並びは「００００００００００００００００」となる。尚、変換したデジタル値は図２において、基準電圧Ｖｒｅｆの上に示している。時刻ｔ１〜ｔ２における、スイッチＳＷ１が押下された場合の変換したデジタル値の並びは「０１１１１１１１００００００００」となる。時刻ｔ１〜ｔ２における、スイッチＳＷ２が押下された場合の変換したデジタル値の並びは「００１１１１１１００００００００」となる。時刻ｔ１〜ｔ２における、スイッチＳＷ３が押下された場合の変換したデジタル値の並びは「０００００１１１００００００００」となる。ＡＳＩＣ１は、周期ＴＤ１分のサンプリングを終了すると、テーブル１３の値の中から、メモリ１２に格納したデジタル値の並びと一致する値を検索する。ここで、テーブル１３とは、「押下なし」「ＳＷ１押下」「ＳＷ２押下」「ＳＷ３押下」の各々の場合と、各々の場合におけるデジタル値の並びと、が対応付けられたデータである。ＡＳＩＣ１は、メモリ１２に格納したデジタル値の並びに対応する、「押下なし」「ＳＷ１押下」「ＳＷ２押下」「ＳＷ３押下」の何れかの場合を、時刻ｔ１〜ｔ２におけるスイッチ回路１１の状態であると判断する。例えば、メモリ１２に格納したデジタル値の並びが「０１１１１１１１００００００００」であれば、スイッチＳＷ１が押下されたと判断する。
【００１４】
尚、上記では、スイッチ回路１１がスイッチを３個有する例について説明したが、これに限定されない。例えば、スイッチ回路１１がスイッチを４個以上有する場合には、サンプリングする時間間隔を上記よりも短くし、サンプリング数を増やすことによって、サンプリングする時間間隔を上記にする場合に比べて、オンしたスイッチを精度良く特定することができる。抵抗の抵抗値が大きくなるほど、パルス信号の立ち上がり時刻から入力電圧が基準電圧Ｖｒｅｆを上回るまでの期間は長くなる。スイッチ数が増えた場合にも、抵抗値を互いに異なるものとし、各々の入力電圧が基準電圧Ｖｒｅｆを上回り、デジタル値が「１」となるまでの期間の差異を判別できる程度にサンプリング点を増やすことにより、オンしたスイッチを特定することができる。入力信号のスイッチが増えた場合にも、パルス信号の出力を１つにしつつ、サンプリング数を増やすことにより、ＡＳＩＣ１は変換したデジタル値の並びに基づいて、オンしたスイッチを精度良く特定することができる。
【００１５】
また、上記では、スイッチＳＷ１〜ＳＷ３の何れか１つのスイッチがオンした場合について説明したが、スイッチＳＷ１〜ＳＷ３のうち、複数のスイッチがオンした場合も同様に、ＡＳＩＣ１はオンしたスイッチを特定することができる。例えば、スイッチＳＷ１とスイッチＳＷ２とが同時にオンした場合には、入力信号は抵抗Ｒ１，Ｒ２の合成抵抗に応じた信号となる。スイッチＳＷ１〜ＳＷ３のうち、複数のスイッチがオンした場合の入力信号の波形も、スイッチＳＷ１〜ＳＷ３の何れか１つのスイッチがオンした場合の入力信号の波形も含め、互いに異なるものとなる。これにより、ＡＳＩＣ１は、同様に、デジタル値の並びに基づいてオンしたスイッチを特定することができる。
【００１６】
ここで、スイッチ判別装置１０はスイッチ判別装置の一例であり、ＡＳＩＣ１は判別装置の一例であり、スイッチ回路１１はスイッチ回路の一例である。ポートＯＵＴは出力端子の一例であり、ポートＩＮは入力端子の一例である。
【００１７】
以上、上記した第１実施形態によれば、以下の効果を奏する。
抵抗Ｒ１〜Ｒ３の抵抗値は互いに異なるため、スイッチＳＷ１〜ＳＷ３の各々がオンした場合の、スイッチＳＷ１〜ＳＷ３の各々を通過した入力信号のパルス信号に対する遅延量は互いに異なるものとなる。ＡＳＩＣ１は所定間隔で入力信号を２値のデジタル値に変換し、パルス信号の１周期分のデジタル値の並びに基づいて、スイッチＳＷ１〜ＳＷ３のうち、オンしたスイッチを特定することができる。ＡＳＩＣ１は、スイッチが増えた場合にも、パルス信号の出力を１つにしつつ、サンプリング数を増やすことにより、オンしたスイッチを精度良く特定することができる。
【００１８】
［第２実施形態］
次に、第２実施形態に係るスイッチ判別装置２０について、図３を用いて説明する。スイッチ判別装置２０は、ＡＳＩＣ２、スイッチ回路２１を備える。スイッチ回路２１は、抵抗ＲＡ１，ＲＡ２，ＲＢ１，ＲＢ２、スイッチＳＡ１，ＳＡ２，ＳＢ１，ＳＢ２、インバータＩＮＶを有する。ＡＳＩＣ２はメモリ２２を有する。メモリ２２は、テーブル２３を記憶している。スイッチＳＡ１，ＳＡ２，ＳＢ１，ＳＢ２は例えば押しボタン式のスイッチであり、押下されている期間、オンする。ＡＳＩＣ２はポートＩＮおよびポートＯＵＴを有する。ＡＳＩＣ２はポートＯＵＴからパルス信号を出力し、ポートＩＮから入力される入力信号に基づいて、スイッチＳＡ１，ＳＡ２，ＳＢ１，ＳＢ２のうち、オンしたスイッチを特定する。インバータＩＮＶの入力端子は、ポートＯＵＴに接続され、パルス信号を反転して出力する。スイッチＳＡ１，ＳＡ２，ＳＢ１，ＳＢ２は、ポートＩＮおよびポートＯＵＴとの間に並列接続されている。抵抗ＲＡ１，ＲＡ２は、夫々スイッチＳＡ１，ＳＡ２と直列接続されている。抵抗ＲＢ１，ＲＢ２は、夫々、スイッチＳＢ１，ＳＢ２と直列接続されている。インバータＩＮＶの出力端子と、スイッチＳＢ１，ＳＢ２とが接続されている。ここで、抵抗ＲＡ１と抵抗ＲＢ１との抵抗値は同じであり，抵抗ＲＡ２と抵抗ＲＢ２との抵抗値は同じである。また、抵抗ＲＡ２，ＲＢ２の抵抗値の方が、抵抗ＲＡ１，ＲＢ１の抵抗値よりも大きい。このため、スイッチＳＡ２もしくはスイッチＳＢ２がオンした場合の入力信号の方が、スイッチＳＡ１もしくはスイッチＳＢ１がオンした場合の入力信号よりも、パルス信号に対する遅延量は大きい。インバータＩＮＶを設けることで、ＡＩＳＣ２が出力するパルス信号に対して、スイッチＳＡ１，ＳＡ２，ＳＢ１，ＳＢ２からなるスイッチ群に入力する信号を２つに増加させることができる。
【００１９】
ＡＳＩＣ２は、第１実施形態に係るＡＳＩＣ１と同様に、所定時間毎に、基準電圧Ｖｒｅｆを用いて、入力信号を０／１の２値のデジタル値に変換し、変換したデジタル値を時系列でメモリ２２に格納する。
【００２０】
ＡＳＩＣ２が実行するスイッチ特定処理について、図４を用いて説明する。図４の「パルス」は、パルス信号の波形を示し、「押下なし」は、スイッチＳＡ１，ＳＡ２，ＳＢ１，ＳＢ２の何れも押下されない場合の入力信号の波形、「ＳＡ１押下」「ＳＡ２押下」「ＳＢ１押下」「ＳＢ２押下」は、時刻ｔ１にて、夫々スイッチＳＡ１，ＳＡ２，ＳＢ１，ＳＢ２が押下された場合の入力信号の波形を示している。ＡＳＩＣ２は、時刻ｔ１〜ｔ２の間、所定時間毎に１２点サンプリングし、変換したデジタル値をメモリ２２に格納する。ここで、時刻ｔ１〜ｔ２の期間は周期ＴＤ２の２倍の時間に相当し、所定時間は周期ＴＤ２の６分の１の時間である。また、時刻ｔ１〜ｔ２の期間はスイッチＳＷ１〜ＳＷ３が押下されている時間に対して十分小さい時間であり、例えば、０．０１ｓ程度である。尚、サンプリング点は、図４において破線で示している。
【００２１】
パルス信号は、周期ＴＤ２であり、パルス幅が周期ＴＤ２の３分の２である信号である。スイッチＳＡ１，ＳＡ２，ＳＢ１，ＳＢ２の何れも押下されない場合には、入力信号の電圧は０Ｖから変化せず、変換したデジタル値の並びは「００００００００００００」となる。尚、変換したデジタル値は図４において、基準電圧Ｖｒｅｆの上に示している。時刻ｔ１〜ｔ２における、スイッチＳＡ１が押下された場合の変換したデジタル値の並びは「１１１１００１１１１００」となる。時刻ｔ１〜ｔ２における、スイッチＳＡ２が押下された場合の変換したデジタル値の並びは「０１１１０００１１１００」となる。時刻ｔ１〜ｔ２における、スイッチＳＢ１が押下された場合の変換したデジタル値の並びは「００００１１００００１１」となる。時刻ｔ１〜ｔ２における、スイッチＳＢ２が押下された場合の変換したデジタル値の並びは「０００００１０００００１」となる。ＡＳＩＣ２は、時刻ｔ１〜ｔ２の期間のサンプリングを終了すると、テーブル２３の値の中から、メモリ２２に格納したデジタル値の並びと一致する値を検索する。ここで、テーブル２３は、第１実施形態のテーブル１３と同様に、「押下なし」「ＳＡ１押下」「ＳＡ２押下」「ＳＢ１押下」「ＳＢ２押下」の各々の場合と、各々の場合におけるデジタル値の並びと、が対応付けられたデータである。ＡＳＩＣ２は、メモリ２２に格納したデジタル値の並びに対応する何れかの場合を、時刻ｔ１〜ｔ２におけるスイッチ回路２１の状態であると判断する。例えば、メモリ２２に格納したデジタル値の並びが、「１１１１００１１１１００」であれば、スイッチＳＡ１が押下されたと判断する。
【００２２】
第２実施形態では、入力信号のサンプリングをパルス信号の出力と同期させることなく、押下されたスイッチを特定することができる。例えば、パルス信号が５０％デューティである場合には、インバータで反転した信号のデューティも５０％となってしまう。この場合、直列接続されている抵抗の抵抗値が同じである、パルス信号が入力されるスイッチと、インバータで反転された信号が入力されるスイッチとで、入力信号を変換したデジタル値の並びが同じになってしまう。例えば、デューティ５０％のパルス信号の２周期分の入力信号を変換したデジタル値の並びが、パルス信号が入力されるスイッチがオンされた場合が「１１１０００１１１０００」である場合に、インバータで反転された信号が入力されるスイッチがオンされた場合のデジタル値の並びは、「０００１１１０００１１１」となる。この場合、サンプリングを開始する時刻によっては、どちらも、パルス信号の１周期分の信号の並びが、「１１１０００」と同じになってしまう場合が生じる。第２実施形態では、パルス信号のデューティを５０％としないことで、サンプリングを開始する時刻がいつであっても、パルス信号の１周期における信号の並びを、パルス信号が入力されるスイッチと、インバータで反転された信号が入力されるスイッチとで異なるものとすることができる。これにより、オンしたスイッチを誤って特定してしまうことを抑制することができる。
【００２３】
尚、上記では、スイッチ回路２１がスイッチを４個有する例について説明したが、これに限定されない。第１実施形態と同様に、例えば、スイッチ回路２１がスイッチを５個以上有する場合には、サンプリングする時間間隔を上記よりも短くし、サンプリング数を増やすことによって、サンプリングする時間間隔を上記にする場合に比べて、オンしたスイッチを精度良く特定することができる。スイッチが増えた場合にも、パルス信号の出力を１つにしつつ、サンプリング数を増やすことにより、ＡＳＩＣ２は変換したデジタル値の並びに基づいて、オンしたスイッチを精度良く特定することができる。また、第２実施形態では、スイッチ回路２１に含まれるスイッチ群は、パルス信号が入力される、スイッチＳＡ１，ＳＡ２からなるスイッチ群と、インバータＩＮＶからの出力信号が入力される、スイッチＳＢ１，ＳＢ２からなるスイッチ群とに分けられている。このため、パルス信号が入力されるスイッチ群を通過した入力信号と、インバータＩＮＶからの出力信号が入力されるスイッチ群を通過した入力信号との波形の差異が明確になる。これにより、ＡＳＩＣ２は、精度良くオンしたスイッチを特定することができる。
【００２４】
ここで、スイッチ判別装置２０はスイッチ判別装置の一例であり、ＡＳＩＣ２は判別装置の一例であり、スイッチ回路２１はスイッチ回路の一例である。ポートＯＵＴは出力端子の一例であり、ポートＩＮは入力端子の一例である。また、スイッチＳＡ１，ＳＡ２は第１のスイッチ群の一例であり、スイッチＳＢ１，ＳＢ２は第２のスイッチ群の一例であり、インバータＩＮＶにより反転されたパルス信号は、第３パルス信号の一例である。
【００２５】
以上、上記した第２実施形態によれば、以下の効果を奏する。
抵抗ＲＡ１，ＲＡ２，ＲＢ１，ＲＢ２の抵抗値は互いに異なるため、スイッチＳＡ１，ＳＡ２，ＳＢ１，ＳＢ２の各々がオンした場合の、各々スイッチを通過した入力信号のパルス信号に対する遅延量は互いに異なるものとなる。ＡＳＩＣ２は所定間隔で入力信号を２値のデジタル値に変換し、パルス信号の２周期分のデジタル値の並びに基づいて、オンしたスイッチを特定することができる。ＡＳＩＣ２は、スイッチが増えた場合にも、パルス信号の出力を１つにしつつ、サンプリング数を増やすことにより、オンしたスイッチを精度良く特定することができる。
【００２６】
また、インバータＩＮＶにより、ＡＳＩＣ２から出力される信号が１つに対して、スイッチＳＡ１，ＳＡ２，ＳＢ１，ＳＢ２に入力される信号を２つに増やすことができる。スイッチＳＡ１，ＳＡ２に入力される信号の波形と、スイッチＳＢ１，ＳＢ２に入力される信号の波形とを異なるものとすることができる。これにより、４つのスイッチに同じ波形の信号を入力させる場合よりも、ＡＳＩＣ２への入力信号の波形の互いの差異が明確になるため、ＡＳＩＣ２は精度良く、オンしたスイッチを特定することができる。
【００２７】
また、パルス信号のデューティを５０％以外とすることにより、パルス信号と、インバータＩＮＶの出力信号とのデューティは異なるこのとなる。これにより、入力信号のサンプリングの期間をパルス信号の出力と同期させることなく、ＡＳＩＣ２はオンされたスイッチを特定することができる。
【００２８】
［第３実施形態］
次に、第３実施形態に係るスイッチ判別装置３０について、図５を用いて説明する。スイッチ判別装置３０は、ＡＳＩＣ３、スイッチ回路３１を備える。スイッチ回路３１は、抵抗ＲＡ１１〜ＲＡ１３，ＲＢ１１〜ＲＢ１３、スイッチＳＡ１１〜ＳＡ１３，ＳＢ１１〜ＳＢ１３、コンデンサＣ１０を有する。ＡＳＩＣ３はメモリ３２を有する。メモリ３２は、テーブル３３を記憶している。スイッチＳＡ１１〜ＳＡ１３，ＳＢ１１〜ＳＢ１３は例えば押しボタン式のスイッチであり、押下されている期間、オンする。ＡＳＩＣ３はポートＩＮ，ＯＵＴＡ，ＯＵＴＢを有する。スイッチＳＡ１１〜ＳＡ１３は、ポートＩＮおよびポートＯＵＴＡとの間に並列接続されている。抵抗ＲＡ１１〜ＲＡ１３は、夫々スイッチＳＡ１１〜ＳＡ１３と直列接続されている。スイッチＳＢ１１〜ＳＢ１３は、ポートＩＮおよびポートＯＵＴＢとの間に並列接続されている。抵抗ＲＢ１１〜ＲＢ１３は、夫々スイッチＳＢ１１〜ＳＢ１３と直列接続されている。コンデンサＣ１０はポートＩＮと接地電圧間に接続されている。
【００２９】
ＡＳＩＣ３はポートＯＵＴＡ，ＯＵＴＢから、夫々パルスＡ信号、パルスＢ信号を出力し、ポートＩＮから入力される入力信号に基づいて、スイッチＳＡ１１〜ＳＡ１３，ＳＢ１１〜ＳＢ１３のうち、オンしたスイッチを特定する。スイッチＳＡ１１〜ＳＡ１３，ＳＢ１１〜ＳＢ１３がオンした場合に、コンデンサＣ１０および抵抗ＲＡ１１〜ＲＡ１３、ＲＢ１１〜ＲＢ１３などにより、パルスＡ信号もしくはパルスＢ信号に対して、入力信号は遅延する。ここで、抵抗ＲＡ１１と抵抗ＲＢ１１との抵抗値は同じであり、抵抗ＲＡ１２と抵抗ＲＢ１２との抵抗値は同じであり、抵抗ＲＡ１３と抵抗ＲＢ１３との抵抗値は同じである。また、抵抗ＲＡ１１，ＲＢ１１、抵抗ＲＡ１２，ＲＢ１２、抵抗ＲＡ１３，ＲＢ１３の順に抵抗値が大きい。このため、スイッチＳＡ１１がオンした場合の入力信号、スイッチＳＡ１２がオンした場合の入力信号、スイッチＳＡ１３がオンした場合の入力信号、の順に、パルスＡ信号に対する遅延量は大きい。同様に、スイッチＳＢ１１がオンした場合の入力信号、スイッチＳＢ１２がオンした場合の入力信号、スイッチＳＢ１３がオンした場合の入力信号、の順に、パルスＢ信号に対する遅延量は大きい。
【００３０】
ＡＳＩＣ３は、所定時間毎に、ポートＩＮから入力される入力信号をサンプリングし、複数ビットのデジタル値に変換し、変換したデジタル値を時系列でメモリ３２に格納する。ここで、サンプリングする時刻は、スイッチＳＡ１１を通過した入力信号の電圧がロウレベルからハイレベルに達するまでの遷移期間中の時刻および入力信号の電圧がハイレベルからロウレベルに達するまでの遷移期間中の時刻とされている。
【００３１】
ＡＳＩＣ３が実行するスイッチ特定処理について、図６を用いて説明する。図６の「パルスＡ」「パルスＢ」は、夫々、パルスＡ信号およびパルスＢ信号の波形を示している。「ＳＡ１１押下」「ＳＡ１２押下」「ＳＡ１３押下」「ＳＢ１１押下」「ＳＢ１２押下」「ＳＢ１３押下」は、時刻ｔ１でパルスＡ信号もしくはパルスＢ信号の出力が開始された場合であって、夫々スイッチＳＡ１〜ＳＡ３，ＳＢ１〜ＳＢ３が押下された場合の、入力信号の波形を示している。ＡＳＩＣ３は、時刻ｔ２〜ｔ６の間、所定時間毎に４点サンプリングし、変換したデジタル値をメモリ３２に格納する。ここで、所定時間は、パルスＡ信号の周期ＴＤ３の２分の１の時間である。パルスＡ信号は、周期ＴＤ３の５０％デューティの信号である。パルスＢ信号は、周期ＴＤ４の７５％デューティの信号である。尚、周期ＴＤ４は周期ＴＤ３の２倍である。また、周期ＴＤ４はスイッチＳＡ１１〜ＳＡ１３，ＳＢ１１〜ＳＢ１３が押下されている時間に対して十分小さい時間であり、例えば、０．０１ｓ程度である。尚、サンプリング点は、図６において破線で示している。
【００３２】
ＡＳＩＣ３は、パルスＡ信号の出力を所定期間行った後、パルスＢ信号の出力を所定期間行う。ここで、所定期間とは、周期ＴＤ４の複数倍の時間以上の時間であり、例えば、周期ＴＤ４の７倍程度の時間である。コンデンサＣ１０には、スイッチＳＡ１１〜ＳＡ１３，ＳＢ１〜ＳＢ３のオン・オフ状態に応じた電荷量が蓄えられる。このため、スイッチＳＡ１１〜ＳＡ１３，ＳＢ１〜ＳＢ３のオン・オフ状態が切替わった直後は、前の状態から、現在の状態への過渡状態となる。この結果、切替わった直後は入力信号の波形が安定しない。そこで、パルスＡ信号もしくはパルスＢ信号の出力を所定期間行い、入力信号の波形が安定した時点のデジタル値を用いて、オンしたスイッチを特定する。具体的には、前の周期のデジタル値と同等となった場合のデジタル値を特定に用いる。尚、図６の波形は、安定した状態における波形を示している。
【００３３】
スイッチＳＡ１１が押下された場合、パルスＡ信号の出力に対応する、時刻ｔ２における入力信号の電圧である入力電圧は３．３Ｖとなり、時刻ｔ３における入力電圧は０Ｖとなり、時刻ｔ４における入力電圧は３．３Ｖとなり、時刻ｔ５における入力電圧は０Ｖとなる。尚、入力電圧は図６において、各入力波形の上に示している。スイッチＳＡ１２が押下された場合、パルスＡ信号の出力に対応する、時刻ｔ２における入力電圧は２．５Ｖとなり、時刻ｔ３における入力電圧は０．８Ｖとなり、時刻ｔ４における入力電圧は２．５Ｖとなり、時刻ｔ５における入力電圧は０．８Ｖとなる。スイッチＳＡ１３が押下された場合、パルスＡ信号の出力に対応する、時刻ｔ２〜ｔ５における入力電圧は１．６Ｖとなる。スイッチＳＢ１１が押下された場合、パルスＢ信号の出力に対応する、時刻ｔ２〜ｔ４における入力電圧は３．３Ｖとなり、時刻ｔ５における入力電圧は０Ｖとなる。スイッチＳＢ１２が押下された場合、パルスＢ信号の出力に対応する、時刻ｔ２における入力電圧は２．５Ｖとなり、時刻ｔ３〜ｔ４における入力電圧は３．３Ｖとなり、時刻ｔ５における入力電圧は０．８Ｖとなる。スイッチＳＢ１３が押下された場合、パルスＢ信号の出力に対応する、時刻ｔ２〜ｔ５における入力電圧は２．５Ｖとなる。尚、スイッチＳＡ１１〜ＳＡ１３の何れかが押下された場合であっても、パルスＢ信号の出力に対応する、各時刻における入力電圧は０Ｖとなる。スイッチＳＢ１１〜ＳＢ１３の何れかが押下された場合であっても、パルスＡ信号の出力に対応する、各時刻における入力電圧は０Ｖとなる。また、図示を省略しているが、スイッチＳＡ１〜ＳＡ３，ＳＢ１〜ＳＢ３の何れも押下されない、押下なしの場合には、各時刻における入力電圧は０Ｖとなる。
【００３４】
ＡＳＩＣ３は、所定期間のパルスＡ信号の出力および所定期間のパルスＢ信号の出力を行い、サンプリングを終了すると、テーブル３３の値の中から、メモリ３２に格納したデジタル値の並びと一致する値を検索する。ここで、テーブル３３とは、「ＳＡ１１押下」〜「ＳＡ１３押下」、「ＳＢ１１押下」〜「ＳＢ１３押下」、「押下なし」の各々の場合と、各々の場合におけるデジタル値の並びと、が対応付けられたデータである。ＡＳＩＣ３は、メモリ３２に格納したデジタル値の並びに対応する、何れかの場合を、スイッチ回路３１の状態であると判断する。例えば、メモリ３２に格納した、パルスＡ信号に対応するデジタル値の並びが、「３．３、０、３．３、０」であり、パルスＢ信号に対応するデジタル値の並びが、「０、０、０、０」であれば、スイッチＳＡ１１が押下されたと判断する。
【００３５】
［第３実施形態の別例］
尚、上記では、ＡＳＩＣ３がポートＯＵＴＡ，ＯＵＴＢを有す例について説明したが、これに限定されない。第３実施形態の別例として、ＡＳＩＣがポートＯＵＴＡのみを有する構成としても良い。さらに、ＡＳＩＣがポートＯＵＴＡのみを有する構成において、パルスＡ信号が入力されるスイッチが４個以上有する構成としても良い。この場合にも、パルスＡ信号の１周期に対して、サンプリング数は複数であるため、パルス信号の出力を１つにしつつ、複数のデジタル値に基づいて特定するため、ＡＳＩＣは変換したデジタル値の並びに基づいて、オンしたスイッチを精度良く特定することができる。
【００３６】
ここで、スイッチ判別装置３０はスイッチ判別装置の一例であり、ＡＳＩＣ３は判別装置の一例であり、スイッチ回路３１はスイッチ回路の一例である。ポートＯＵＴＡは出力端子の一例であり、ポートＩＮは入力端子の一例である。また、スイッチＳＡ１１〜ＳＡ１３は第１のスイッチ群の一例であり、スイッチＳＢ１１〜ＳＢ１３は第２のスイッチ群の一例であり、ポートＯＵＴＢから出力されるパルス信号は、第３パルス信号の一例である。
【００３７】
以上、上記した第３実施形態および第３実施形態の別例によれば、以下の効果を奏する。
抵抗ＲＡ１１〜ＲＡ１３の抵抗値は互いに異なるため、スイッチＳＡ１１〜ＳＡ１３の各々がオンされた場合の、各々スイッチを通過した入力信号のパルスＡ信号に対する遅延量は互いに異なるものとなる。また、抵抗ＲＢ１１〜ＲＢ１３の抵抗値は互いに異なるため、スイッチＳＢ１１〜ＳＢ１３の各々がオンされた場合の、各々スイッチを通過した入力信号のパルスＢ信号に対する遅延量は互いに異なるものとなる。また、パルスＡ信号と、パルスＢ信号とは、異なる波形を有する。これにより、ＡＳＩＣ３はパルスＡ信号およびパルスＢ信号を出力して、各々に対して入力された入力信号に基づくデジタル値の並びに基づいて、オンしたスイッチを特定することができる。
【００３８】
また、上記した第３実施形態の別例では、１つのパルス信号を用いて、オンしたスイッチを特定することができる。この場合、パルス信号の出力を１つにしつつ、サンプリング数を複数としているため、ＡＳＩＣは変換したデジタル値の並びに基づいて、オンしたスイッチを精度良く特定することができる。
【００３９】
また、ＡＳＩＣ３は、前の周期のデジタル値と同等となった場合のデジタル値を用いて、オンされたスイッチを特定する。これにより、安定する前の入力信号を用いて特定を行った場合に生じるおそれのある、オンしたスイッチを誤って特定してしまうことを抑制することができる。
【００４０】
また、ＡＳＩＣ３は、互いに波形が異なる、パルスＡ信号とパルスＢ信号とをスイッチ回路３１へ出力する。これにより、６つのスイッチに１つの信号を入力させる場合よりも、ＡＳＩＣ３への入力信号の波形の互いの差異が明確になるため、精度良くオンしたスイッチを特定することができる。
【００４１】
［第４実施形態］
次に、第４実施形態に係るスイッチ判別装置４０について、図７を用いて説明する。スイッチ判別装置４０は、ＡＳＩＣ４およびスイッチ回路４１を備える。スイッチ回路４１は、スイッチＳＷ２１〜ＳＷ２３、抵抗Ｒ２１〜Ｒ２３、コンデンサＣ２０を有する。ＡＳＩＣ４はメモリ４２を有する。メモリ４２には、テーブル４３が記憶されている。スイッチＳＷ２１〜ＳＷ２３は例えば押しボタン式のスイッチであり、押下されている期間オンする。ＡＳＩＣ４はポートＩＮおよびポートＯＵＴを有する。スイッチＳＷ２１〜ＳＷ２３は、ポートＩＮおよびポートＯＵＴとの間に並列接続されている。抵抗Ｒ２１〜Ｒ２３は、夫々スイッチＳＷ２１〜ＳＷ２３と直列接続されている。コンデンサＣ２０はポートＩＮと接地電圧間に接続されている。
【００４２】
ＡＳＩＣ４はポートＯＵＴからパルス信号を出力し、ポートＩＮから入力される入力信号に基づいて、スイッチＳＷ２１〜ＳＷ２３のうち、オンしたスイッチを特定する。スイッチＳＷ１１〜ＳＷ２３が押下された場合に、コンデンサＣ２０および抵抗Ｒ２１〜Ｒ２３などにより、パルス信号に対して、入力信号は遅延する。ここで、抵抗Ｒ２１、抵抗Ｒ２２、Ｒ２３の順に抵抗値が大きい。このため、スイッチＳＷ２１がオンした場合の入力信号、スイッチＳＷ２２がオンした場合の入力信号、スイッチＳＷ２３がオンした場合の入力信号、の順にパルス信号に対する遅延量は大きい。
【００４３】
ＡＳＩＣ４は、所定時間毎に、ポートＩＮから入力される入力信号をサンプリングし、複数ビットのデジタル値に変換し、変換したデジタル値を時系列でメモリ４２に格納する。
【００４４】
ＡＳＩＣ４が実行するスイッチ特定処理について、図８，９を用いて説明する。図８の「パルス」は、パルス信号の波形を示している。「Ｗ１」「Ｗ２」「Ｗ３」は、夫々スイッチＳＷ２１〜ＳＷ２３が押下された場合の入力信号の波形を示している。図９の「パルス」は、パルス信号の波形を示している。「Ｗ４」は、スイッチＳＷ２１〜ＳＷ２３がすべて押下された場合の入力信号の波形を示している。「Ｗ５」は、スイッチＳＷ２１およびスイッチＳＷ２２が押下された場合の入力信号の波形を示している。「Ｗ６」は、スイッチＳＷ２１およびスイッチＳＷ２３が押下された場合の入力信号の波形を示している。「Ｗ７」は、スイッチＳＷ２２およびスイッチＳＷ２３が押下された場合の入力信号の波形を示している。ＡＳＩＣ４は、パルス信号がハイレベルである、時刻ｔ１〜ｔ７までの間、所定時間毎に７点サンプリングし、変換したデジタル値をメモリ４２に格納する。ここで、所定時間は、パルス信号の周期の１２分の１の時間である。パルス信号は、５０％デューティの信号である。また、パルス信号の周期はスイッチＳＷ２１〜ＳＷ２３が押下されている時間に対して十分小さい時間であり、例えば、０．０１ｓ程度である。尚、サンプリング点は、図８，９において破線で示している。
【００４５】
ＡＳＩＣ４は、パルス信号の出力を所定期間行う。ここで、所定期間とは、パルス信号の周期の複数倍の時間以上の時間であり、例えば、パルス信号の周期の７倍程度の時間である。第３実施形態と同様に、スイッチＳＷ２１〜ＳＷ２３のオン・オフ状態が切替わった直後は、前の状態から、現在の状態への過渡状態となる。そこで、パルス信号の出力を所定期間行い、入力信号の波形が安定した時点のデジタル値を用いて、押下されたスイッチを特定する。また、パルス信号の周波数は、抵抗Ｒ２１〜Ｒ２３とコンデンサＣ２０とで形成されるフィルタ回路を通過する入力信号の電圧振幅が、３．３Ｖである、パルス信号の電圧振幅に達しない程度に高い周波数となっている。抵抗Ｒ２１〜Ｒ２３の抵抗値は互いに異なるため、スイッチＳＷ２１〜ＳＷ２３の各々がオン・オフされた場合で、入力信号の波形は互いに異なるものとなる。
【００４６】
ＡＳＩＣ４は、パルス信号の出力を所定期間行い、前の周期のデジタル値と同等であると判断した、パルス信号の１周期分のデジタル値のメモリ４２への格納を終了すると、１周期分のデジタル値の中から、デジタル値の最大値と最小値を抽出する。具体的には、パルス信号の１周期分のサンプリングを終了すると、前のパルス信号の１周期分の７つのデジタル値と比較し、各々の誤差が所定値以下となった場合、そのデジタル値を特定に用いるためメモリ４２へ格納し、最大値と最小値を抽出する。
【００４７】
図８，９に示す例では、スイッチＳＷ２１が押下された場合の、入力信号の最大電圧は２．５Ｖ、最小電圧は１．１Ｖとなる。スイッチＳＷ２２が押下された場合の、入力信号の最大電圧は２．２Ｖ、最小電圧は１．４Ｖとなる。スイッチＳＷ２３が押下された場合の、入力信号の最大電圧は２．０Ｖ、最小電圧は１．６Ｖとなる。また、スイッチＳＷ２１〜ＳＷ２３がすべて押下された場合の、入力信号の最大電圧は２．９Ｖ、最小電圧は０．６Ｖとなる。スイッチＳＷ２１およびＳＷ２２が押下された場合の、入力信号の最大電圧は２．８Ｖ、最小電圧は０．８Ｖとなる。スイッチＳＷ２１およびＳＷ２３が押下された場合の、入力信号の最大電圧は２．７Ｖ、最小電圧は０．９Ｖとなる。スイッチＳＷ２２およびＳＷ２３が押下された場合の、入力信号の最大電圧は２．４Ｖ、最小電圧は１．２Ｖとなる。また、図示を省略しているが、スイッチＳＷ２１〜ＳＷ２３の何れも押下されない、押下なしの場合には、各時刻における入力電圧は０Ｖとなる。デジタル値も上記した電圧に応じた値となる。
【００４８】
ＡＳＩＣ４は、入力電圧に応じたデジタル値の最大値と最小値の抽出が終了すると、テーブル４３の値の中から、抽出した最大値および最小値と一致する値を検索する。ここで、テーブル４３とは、「ＳＷ２１押下」〜「ＳＷ２３押下」、「ＳＷ２１〜ＳＷ２３すべて押下」、「ＳＷ２１およびＳＷ２２押下」、「ＳＷ２１およびＳＷ２３押下」、「ＳＷ２２およびＳＷ２２押下」「押下なし」各々の場合と、各々の場合における最大値および最小値と、が対応付けられたデータである。ＡＳＩＣ３は、抽出した最大値および最小値に対応する、何れかの場合を、スイッチ回路４１の状態であると判断する。例えば、抽出したデジタル値の最大値が「２．５」であり、デジタル値の最小値が「１．１」であれば、スイッチＳＷ２１が押下されたと判断する。
【００４９】
ここで、スイッチ判別装置４０はスイッチ判別装置の一例であり、ＡＳＩＣ４は判別装置の一例であり、スイッチ回路４１はスイッチ回路の一例である。ポートＯＵＴは出力端子の一例であり、ポートＩＮは入力端子の一例である。
【００５０】
以上、上記した第４実施形態によれば、以下の効果を奏する。
抵抗Ｒ２１〜Ｒ２３の抵抗値は互いに異なるため、スイッチＳＷ２１〜ＳＷ２３の各々がオンされた場合の、各々のスイッチを通過した入力信号のパルス信号に対する遅延量は互いに異なるものとなる。ＡＳＩＣ４はパルス信号のハイレベルの期間における、入力信号の最大値および最小値に基づいて、オンしたスイッチを特定することができる。また、 ＡＳＩＣ４は、入力信号を変換したデジタル値の最大値および最小値に基づいて特定するため、精度良くオンしたスイッチを特定することができる。
【００５１】
また、ＡＳＩＣ４は、前の周期のデジタル値と同等となった場合のデジタル値を用いて、オンされたスイッチを特定する。これにより、安定する前の入力信号を用いて特定を行った場合に生じるおそれのある、オンされたスイッチの誤判断を抑制することができる。
【００５２】
［第４実施形態の別例］
次に、第４実施形態の別例について説明する。第４実施形態の別例は、第４実施形態と同様の構成で、特定方法が異なる。ＡＳＩＣ４はデューティ９５％のパルス信号をポートＯＵＴから出力し、次に、デューティ７５％のパルス信号をポートＯＵＴから出力し、次に、デューティ２５％のパルス信号をポートＯＵＴから出力する。次に、各デューティにおける、入力信号に基づくデジタル値の最大値および最小値を、第４実施形態と同様に抽出する。パルス信号のデューティが異なり、また、パルス信号の周波数は、抵抗およびコンデンサとで形成されるフィルタ回路を通過する入力信号の電圧振幅が、パルス信号の電圧振幅に達しない程度に高い周波数となっている。このため、入力信号の最大値および最小値は、デューティ毎に異なる値となる。ＡＳＩＣ４は、各々の場合における、デューティ毎の最大値および最小値が記憶されているテーブルを参照し、デューティ毎の最大値および最小値の値が、すべてのデューティにおいて一致した場合、その一致した各々の場合の何れかをスイッチ回路の状態であると判断する。
【００５３】
上記した第４実施形態の別例によれば、複数のデューティのパルス信号に対する入力信号に基づいて、オンしたスイッチを特定するため、オンしたスイッチの特定における信頼性を向上させることができる。
【００５４】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
第１実施形態〜第４実施形態において、パルス信号のデューティを例示したが、これに限定されない。また、サンプリング数も上記に限定されない。
【００５５】
また、第３実施形態および第４実施形態において、安定した入力信号に基づいて特定を行うと説明したが、第１実施形態および第２実施形態にも適用することができる。
【００５６】
また、第４実施形態において、パルス信号がハイレベルの期間サンプリングすると説明したが、期間を限定するものではない。パルス信号がロウレベルの期間サンプリングしても良いし、パルス信号のレベルにかかわらずサンプリングしても良い。
【００５７】
また、第４実施形態において、パルス信号の１周期分の７つのデジタル値の比較により、安定した入力信号を特定に用いると説明したが、これに限定されない。比較するデジタル値の数は、これより少なくても、多くても良い。
【符号の説明】
【００５８】
１、２、３、４  ＡＳＩＣ
１０、２０、３０、４０  スイッチ判別装置
１１、２１、３１、４１  スイッチ回路
ＩＮ、ＯＵＴ、ＯＵＴＡ、ＯＵＴＢ  ポート
Ｒ１、Ｒ２、Ｒ３、ＲＡ１、ＲＡ２、ＲＢ１、ＲＢ２、ＲＡ１１、ＲＡ１２、ＲＡ１３、ＲＢ１１、ＲＢ１２、ＲＢ１３、Ｒ２１、Ｒ２２、Ｒ２３  抵抗
ＳＷ１、ＳＷ２、ＳＷ３、ＳＡ１、ＳＡ２、ＳＢ１、ＳＢ２、ＳＡ１１、ＳＡ１２、ＳＡ１３、ＳＢ１１、ＳＢ１２、ＳＢ１３、ＳＷ２１、ＳＷ２２、ＳＷ２３  スイッチ
【図１】
2018073520.tif 000003
【図３】
2018073520.tif 000004
【図２】
2018073520.tif 000005
【図４】
2018073520.tif 000006
【図５】
2018073520.tif 000007
【図７】
2018073520.tif 000008
【図６】
2018073520.tif 000009
【図８】
2018073520.tif 000010
【図９】
2018073520.tif 000011