(57)【要約】単一サイクル中に視覚ディスプレイの多数の行をアドレス指定する行アドレス指定回路及び方法である。回路は、複数の信号線に結合されたデコーダを有し、デコーダは、行選択アドレス、第１の予備書込みアドレス、及び第２の予備書込みアドレスを復号化し信号サイクル中に３つの対応する信号線を選択するシステムを含み、複数の信号線の夫々は、専用ラッチ集合に更に結合され、各ラッチ集合は、行選択ラッチ、第１の予備書込みラッチ、及び第２の予備書込みラッチを含む。
2005529367.tif 000002
【特許請求の範囲】
【請求項１】
視覚ディスプレイの多数の行を単一サイクル中にアドレス指定する行アドレス指定回路であって、
Ｎ本の行選択線に結合されるデコーダと、
前記Ｎ本の行選択線の夫々に結合されるＭ個のラッチの集合とを有し、
Ｍ個の入力された行アドレスに応じて前記デコーダによって前記Ｎ本の行選択線のうちのＭ本の部分集合が選択可能であり、
ラッチの各集合は、行選択ラッチ及び第１の予備書込みラッチを有する、行アドレス指定回路。
【請求項２】
ラッチの各集合は、第２の予備書込みラッチを更に含む、請求項１記載の行アドレス指定回路。
【請求項３】
Ｍ個のラッチの夫々は、ラッチの各集合中の各ラッチを独立に有効とするイネーブル入力を有する、請求項１記載の行アドレス指定回路。
【請求項４】
各集合中のＭ個のラッチのうちの第１のラッチは、第１のイネーブル信号を共用する、請求項３記載の行アドレス指定回路。
【請求項５】
各集合中のＭ個のラッチのうちの第２のラッチは、第２のイネーブル信号を共用する、請求項３記載の行アドレス指定回路。
【請求項６】
各集合中のＭ個のラッチの夫々の出力は、論理ＯＲゲートにより互いに結合される、請求項１記載の行アドレス指定回路。
【請求項７】
単一サイクル中にディスプレイの多数の行をアドレス指定する方法であって、
複数の信号線に結合されるデコーダを提供し、各信号線は、行選択ラッチ、第１の予備書込みラッチ、第２の予備書込みラッチを有する専用ラッチ集合に更に結合され、
各行選択ラッチによって共有される第１のイネーブル信号線と、各第１の予備書込みラッチによって共有される第２のイネーブル信号線と、各第２の予備書込みラッチによって共有される第３のイネーブル信号線とを提供し、
行サイクルを開始し、
行選択アドレスを入力及び復号化し、第１の信号線を選択し、
前記第１のイネーブル信号線を介して前記行選択ラッチを有効とし、
第１の予備書込みアドレスを入力及び復号化し、第２の信号線を選択し、
前記第２のイネーブル信号線を介して前記第１の予備書込みラッチを有効とし、
第２の予備書込みアドレスを入力及び復号化し、第３の信号線を選択し、
前記第３のイネーブル信号線を介して前記第２の予備書込みラッチを有効とし、
行サイクルを終了する、方法。
【請求項８】
前記行選択アドレスにおいて画素データを表示するディスプレイの第１の行をアクティブとする更なる段階を有する、請求項７記載の方法。
【請求項９】
前記第１の予備書込みアドレスにおいて予備書込みデータを受け取るようディスプレイの第２の行をアクティブとする更なる段階を有する、請求項８記載の方法。
【請求項１０】
前記第２の予備書込みアドレスにおいて予備書込みデータを受け取るようディスプレイの第３の行をアクティブとする更なる段階を有する、請求項９記載の方法。
【請求項１１】
単一サイクル中に視覚ディスプレイの多数の行をアドレス指定する行アドレス指定回路であって、
複数の信号線に結合されたデコーダを有し、前記デコーダは、行選択アドレス、第１の予備書込みアドレス、及び第２の予備書込みアドレスを復号化し前記信号サイクル中に３つの対応する信号線を選択するシステムを含み、
前記複数の信号線の夫々は、専用ラッチ集合に更に結合され、各ラッチ集合は、行選択ラッチ、第１の予備書込みラッチ、及び第２の予備書込みラッチを含む、行アドレス指定回路。
【請求項１２】
前記行選択ラッチの夫々によって共有される第１のイネーブル信号線と、
前記第１の予備書込みラッチの夫々によって共有される第２のイネーブル信号線と、
前記第２の予備書込みラッチの夫々によって共有される第３のイネーブル信号線とを更に有する、請求項１１記載の行アドレス指定回路。
【請求項１３】
前記第１、第２、及び第３のイネーブル信号線は独立に有効とされうる、請求項１２記載の行アドレス指定回路。
【請求項１４】
各ラッチは、イネーブル信号線の第１の遷移においてデコーダからデータを取得し、前記イネーブル信号線の第２の遷移においてリセットされる、請求項１１記載の行アドレス指定回路。
【請求項１５】
各ラッチ集合は、論理ＯＲゲートを介して互いに結合される出力を有する、請求項１１記載の行アドレス指定回路。
【請求項１６】
前記視覚ディスプレイは液晶ディスプレイを含む、請求項１１記載の行アドレス指定回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概してビデオディスプレイ用の行アドレス指定回路に関連し、特に、多数回の予備書込みを可能とするよう専用ラッチを用いる行アドレス指定回路に基づく単一デコーダに関連する。
【背景技術】
【０００２】
ビデオディスプレイシステムは、今日の電子機器市場においてありふれたものとなっている。ラップトップ、フラット・スクリーン・モニタ、テレビジョン、ビデオカメラ、ディジタルカメラ、パーソナル・ディジタル・アシスタント、携帯電話機等は全て、なんらかの形のビデオディスプレイを用いる。より進歩した電子システムに対する要請が高まっているが、視覚ディスプレイについて改善された性能を与える必要性は以前として困難な問題である。
【０００３】
液晶ディスプレイ（ＬＣＤ）といった典型的な視覚ディスプレイは、一般的には行毎に画素データがロードされる画素のアクティブマトリクスとして構成される。各行は一意のアドレスによって選択され、従ってデータがディスプレイ中の個々の行に対してアドレス指定されることを可能とする。進歩したディスプレイシステムでは、ピクチャ情報が書き込まれた行以外の行を同時にアドレス指定することが可能であることが有利である。更に、単一パネルのスクロール式のカラー用途といった用途では、連続的でない行をアドレス指定する可能性が要求される。
【０００４】
同時行アドレス指定（即ち、単一サイクル中に多数行をアドレス指定する可能性）は、例えば以前の画素状態を消去する過程が行われる必要のある用途で必要とされる。例えば、高速ＬＣＤシステムでは、ＬＣＤは一般的に比較的長い記憶期間を有するため、実際のピクチャを書き込む前に、画素の行にいくらかのブランク情報を予備書込みすることが必要である。しばしば、多数回の予備書込み（例えば２回以上）が望ましい。従って、行がピクチャデータでアドレス指定されているときに、同じサイクル中にいくつかの行を予備書き込みデータでアドレス指定しうるシステムが要求される。
【０００５】
この機能を提供する従来技術のシステムは、一般的には、１つの行（例えば行ｎ）と、１つ又はそれ以上のずれた行（例えば行ｎ−１００）が同時に選択されることを可能とするハードウエアに組み込まれたロジックを用いる。残念ながら、これは非常に多くの回路を必要とし、柔軟性を制限するものである。従って、双方向操作といった進んだ特徴は、容易に実施され得ない。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上述の問題、並びに他の問題を、単一のデコーダと、各行に対する一組の専用ラッチとを用いるアドレス指定枠組みを提供することによって解決する。
【課題を解決するための手段】
【０００７】
第１の面によれば、本発明は、視覚ディスプレイの多数の行を単一サイクル中にアドレス指定する行アドレス指定回路であって、Ｎ本の行選択線に結合されたデコーダと、Ｎ本の行選択線の夫々に結合されるＭ個のラッチの集合とを有し、Ｍ個の入力された行アドレスに応じてデコーダによってＮ本の行選択線のうちのＭ本の部分集合が選択可能であり、ラッチの各集合は、行選択ラッチ及び第１の予備書込みラッチを有する、行アドレス指定回路を提供する。
【０００８】
第２の面によれば、本発明は、単一サイクル中にディスプレイの多数の行をアドレス指定する方法であって、複数の信号線に結合されるデコーダを提供し、各信号線は、行選択ラッチ、第１の予備書込みラッチ、第２の予備書込みラッチを有する専用ラッチ集合に更に結合され、各行選択ラッチによって共有される第１のイネーブル信号線と、各第１の予備書込みラッチによって共有される第２のイネーブル信号線と、各第２の予備書込みラッチによって共有される第３のイネーブル信号線とを提供し、行サイクルを開始し、行選択アドレスを入力及び復号化し、第１の信号線を選択し、第１のイネーブル信号線を介して行選択ラッチを有効とし、第１の予備書込みアドレスを入力及び復号化し、第２の信号線を選択し、第２のイネーブル信号線を介して第１の予備書込みラッチを有効とし、第２の予備書込みアドレスを入力及び復号化し、第３の信号線を選択し、第３のイネーブル信号線を介して第２の予備書込みラッチを有効とし、行サイクルを終了する、方法を提供する。
【０００９】
第３の面によれば、本発明は、単一サイクル中に視覚ディスプレイの多数の行をアドレス指定する行アドレス指定回路であって、複数の信号線に結合されたデコーダを有し、デコーダは、行選択アドレス、第１の予備書込みアドレス、及び第２の予備書込みアドレスを復号化し信号サイクル中に３つの対応する信号線を選択するシステムを含み、複数の信号線の夫々は、専用ラッチ集合に更に結合され、各ラッチ集合は、行選択ラッチ、第１の予備書込みラッチ、及び第２の予備書込みラッチを含む、行アドレス指定回路を提供する。
【発明を実施するための最良の形態】
【００１０】
本発明の上述の及び他の特徴は、添付の図面と共に本発明の様々な面の以下の詳細な説明を参照することによって、より容易に理解されるであろう。ここで図面を参照するに、図１は、ディスプレイの多数の行が単一サイクル中にアドレス指定されることを可能とする行アドレス指定回路１０を示す。サイクルは、一般的には、データを表示するためにディスプレイ中の行がアクティブとされる時間期間として定められる。１つの典型的な実施例では、ディスプレイは、液晶ディスプレイ（ＬＣＤ）を用いたアクティブ・マトリックス・ディスプレイを含みうる。しかしながら、本発明は、多数行アドレス指定が必要な如何なるディスプレイ用途にも適用されうることが理解されるべきである。
【００１１】
行アドレス指定回路１０は、単一サイクル中に、複数のＭ個の入力アドレスを順次に復号化しＭ本の対応する行選択又は信号線１４をアクティブとすることが可能なデコーダ１２を含む。典型的な実施例では、複数のＭ個のアドレスは、行選択アドレス２６、第１の予備書込みアドレス２８、及び第２の予備書込みアドレス３０を含む（即ち、Ｍ＝３）。行選択アドレス２６は、実際の表示データ、即ち、見られることとなるデータのためにアクティブとされるべきディスプレイの行を特定する。予備書込みアドレス２８は、第２の行の以前の状態をクリアするために、予備書込みデータの第１の位相を受け取るべき第２の行を特定する。予備書込みアドレス３０は、第３の行の以前の状態を更にクリアするために予備書込みデータの第２の位相を受け取るべき第３の行を特定する。行選択及び予備書込み動作は、以下詳述する一連のラッチ及び制御信号によって容易とされる。アドレス、並びに制御信号は、共有バス１６を介して通信され、処理装置といった如何なる種類のシステムによって与えられてもよい。この典型的な実施例では、第１の予備書込み動作及び第２の予備書込み動作は、一般的には行サイクルの短い部分の間だけアクティブであり、望ましくは行が実際の表示データのためにアクティブとされる前の所定の時間期間（例えば、夫々１００−２００マイクロ秒）に亘って行に書き込まれる。しかしながら、予備書込み動作の回数及び特定の機能は本願に記載の実施例に限られるものではなく、当業者にとって明らかな変形例（例えば、２回よりも多い予備書込み動作）が本発明の範囲内にあることが理解されるべきである。
【００１２】
デコーダ出力は、入力されたアドレスに応じて個々に選択可能な複数のＮ本の信号線１４を含む。複数のＮ本の信号線１４の夫々は、ディスプレイの行に関連付けられる。従って、例えば、ディスプレイが８００行を有する場合、デコーダは８００本の信号線１４を有し、即ちＮ＝８００である。上述のように、本発明は、単一サイクル中に多数の行（即ちＮ行のＭの集合）がアクティブとされることを許す。これを達成するために、回路１０の各信号線１４は、Ｍ個のラッチからなる専用集合、即ち「ラッチ集合」１５に結合され、結果として、全体でＮ×Ｍ個のラッチがある。図１に示す典型的な実施例では、各ラッチ集合１５は、行選択ラッチ１８、第１の予備書込みラッチ２０、及び第２の予備書込みラッチ２２を含む。尚、簡単化のため、１つのラッチ集合１５のみを示すが、実際の回路１０はＮ個のラッチ集合を含む。
【００１３】
この典型的な実施例によれば、各サイクル中、行選択アドレス２６、第１の予備書込みアドレス２８、及び第２の予備書込みアドレス３０によって決定されるような、Ｎ個のラッチ集合のうちの３つが選択される。共有バス１６を通じて与えられる一連の制御信号は、サイクル中に各選択されたラッチ集合１５中の３つのラッチのうちの１つを有効とする。特に、制御信号は、各ラッチ集合１５間で共有される行選択レジスタ・イネーブル信号３２、行予備書込み１レジスタ・イネーブル信号３４、及び行予備書込み２レジスタ・イネーブル信号３６を有する。ラッチ集合１５中の各ラッチは、夫々の信号を受信するためのイネーブル信号入力を含む。アクティブとなるためには、ラッチは、デコーダ１２によって選択されるととともに、適当なイネーブル信号によって有効とされねばならない。いったんアクティブとなると、ラッチは、イネーブル信号によって決定される時間期間に亘って、高信号を保持し、ディスプレイの選択された行へ渡すことができる。
【００１４】
図２を参照するに、回路１０のより詳細な動作が与えられる。まず、行サイクルはステップＳ１において始まる。次に、行選択アドレス２６は、バス１６からデコーダ１２へ書き込まれ、復号化され、行ｎを選択させる（ステップＳ２）。同時に、行選択レジスタ・イネーブル信号３２は、バス１６を介して各行選択ラッチ１８へ与えられる（ステップＳ３）。１つのラッチ集合（行ｎ）のみがアクティブであるため、「行ｎ」の行選択ラッチ１８のみが行選択レジスタ・イネーブル信号３２によって影響を受ける。従って、高信号は行選択ラッチ１５内に保存され、論理ＯＲゲート２４を通じてディスプレイの行ｎへ伝送される。
【００１５】
次に、予備書込み１アドレス２８は、バス１６からデコーダ１２へ書き込まれる。予備書込み１アドレス２８は、復号化され、第２の信号線（例えば、ｎ−１００）を選択させる（ステップＳ４）。同時に、予備書込み１レジスタ・イネーブル信号３４は、バス１６を介して各予備書込み１ラッチへ与えられる（ステップＳ５）。第２の信号線（例えばｎ−１００）のみがアクティブであるため、選択されたラッチ集合の予備書込み１ラッチ（例えば、ｎ−１００、図示せず）は、第１の位相の予備書込み動作のために選択された行（例えばｎ−１００）へ高信号をラッチする。
【００１６】
次に、予備書込み２アドレス３０は、バス１６からデコーダ１２へ書き込まれる。予備書込み２アドレス３０は、復号化され、第３の信号線（例えば、ｎ−２００）を選択させる（ステップＳ６）。同時に、行予備書込み２レジスタ・イネーブル信号３４は、バス１６を介して各予備書込み２ラッチへ与えられる（ステップＳ７）。第３の信号線（例えばｎ−２００）のみが選択されるため、選択されたラッチ集合（例えば、ｎ−２００、図示せず）の予備書込み２ラッチは、第２の位相の予備書込み動作のために選択された行（例えばｎ−２００）へ高信号をラッチする。最後に、行サイクルは終了する（ステップＳ８）。
【００１７】
図示するように、本発明は、３つ（又はそれ以上）の行が、単一サイクル中に独立に有効とされることを可能とし、特に、予備書込み時間に亘る独立した行選択及び独立した制御を可能とする。従って、本発明は、例えば、単一サイクル中に２つの行へピクチャ情報が書き込まれることを許し、第２の予備書込みを全行時間へ拡張するオプションを含む（２行モード（bi-row  mode））。
【００１８】
本発明の望ましい実施例の上述の説明は、例示及び説明のために示されたものである。これらは、網羅的な者又は本発明を開示された正確な形に制限するものではなく、明らかに、上述の教示を考えて、多くの変形及び変更が可能である。当業者にとって明らかなかかる変更及び変形は、添付の特許請求の範囲に定義されるような本発明の範囲内に含まれるべきであることが意図される。
【図面の簡単な説明】
【００１９】
【図１】本発明による予備書込みされたデコーダに基づく行選択回路を示す図である。
【図２】本発明の方法を示すフローチャートを示す図である。
【図１】
2005529367.tif 000003
【図２】
2005529367.tif 000004
【国際調査報告】
2005529367.tif 000005
2005529367.tif 000006