(57)【要約】改善されたコンデンサ・モデルを用いて電力分配システムに対する必要な減結合コンデンサを決定するためのシステムおよび方法。ある実施形態においては、電力分配システムに対する減結合コンデンサを決定する方法には、回路シミュレーション・ソフトウェアたとえばＳＰＩＣＥを用いて電力分配システムのモデルを生成することが含まれる。電力分配システムのモデルには、所定のノードにおいて相互接続された複数のセルが含まれる。次に本方法は、電力分配システムに対する１つまたは複数の減結合コンデンサを選択する。電力分配システム・モデルにおいて減結合コンデンサを、電気回路の数学的モデルであるコンデンサ・モデルによって表す。コンデンサ・モデルが基にする電気回路は、はしご形回路である。減結合コンデンサの選択に続いて、選択した物に基づいて電力分配システムを更新し、次に電力分配システムの動作をシミュレートする。シミュレーションの間に、伝達インピーダンス値を、各ノードに対して決定し、目標インピーダンスと比較する。次に本方法を、各伝達インピーダンス値が目標インピーダンス以下になるまで繰り返す。
2005502226.tif 000002
【特許請求の範囲】
【請求項１】
電力分配システムに対する必要な減結合コンデンサを決定する方法であって、
所定のノードにおいて相互接続された複数のセルを含む電力分配システム・モデルを生成するステップと、
電力分配システムに対する１つまたは複数の減結合コンデンサを選択するステップであって、各減結合コンデンサを電気回路の数学的モデルであるコンデンサ・モデルで表し、電気回路は、各々複数のインダクタを直列配置で備える第１のレール回路および第２のレール回路と、各々抵抗およびコンデンサを直列配置で備え各々第１のレール回路と第２のレール回路とを別個のノードにおいて電気的に接続するように配置された複数の横木回路とを備える、選択するステップと、
前記選択に基づいて電力分配モデル・システムを更新するステップと、
電力分配システム・モデルを用いて電力分配システムの動作をシミュレートするステップと、
各所定ノードにおける伝達インピーダンス値を決定するステップと、
各所定ノードにおける伝達インピーダンス値を目標インピーダンスと比較するステップと
を含む方法。
【請求項２】
電力分配システム・モデルおよびコンデンサ・モデルを、回路シミュレーション・ソフトウェアで実現する請求項１に記載の方法。
【請求項３】
電力分配システム・モデルおよびコンデンサ・モデルはＳＰＩＣＥモデルである請求項２に記載の方法。
【請求項４】
第１のレール回路はコンデンサの第１のポストを表し、第２のレール回路はコンデンサの第２のポストを表す請求項１に記載の方法。
【請求項５】
コンデンサは、第１のポストに接続された複数のプレートと、第２のポストに接続された複数のプレートとを備え、複数のプレートの各々の間に配置された誘電体材料をさらに備える請求項４に記載の方法。
【請求項６】
第１のポストおよび第２のポストは各々、プリント回路基板のパッドへ半田付けで構成されている請求項５に記載の方法。
【請求項７】
複数のインダクタの各々は、コンデンサの等価直列インダクタンス（ＥＳＬ）の一部を表す請求項１に記載の方法。
【請求項８】
複数の横木回路の各々における抵抗は、コンデンサの等価直列抵抗（ＥＳＲ）の一部を表す請求項１に記載の方法。
【請求項９】
複数の横木回路の各々におけるコンデンサは、コンデンサの容量の一部を表す請求項１に記載の方法。
【請求項１０】
前記選択すること、前記更新すること、前記シミュレートすること、前記決定すること、前記比較することを、各所定ノードにおける伝達インピーダンス値が目標インピーダンス以下となるまで繰り返すことをさらに含む請求項１に記載の方法。
【請求項１１】
複数の周波数に対して伝達インピーダンスを決定することをさらに含む請求項１０に記載の方法。
【請求項１２】
目標インピーダンスは、対象とする周波数範囲にわたって一定である請求項１１に記載の方法。
【請求項１３】
目標インピーダンスは周波数の関数である請求項１１に記載の方法。
【請求項１４】
電力分配システムは、パワー・プレーンおよびグランド・プレーンを有するプリント回路基板を備え、電力分配システム・モデルの各セルによって表される電気特性には、プリント回路基板の属性が含まれる請求項１に記載の方法。
【請求項１５】
各セルを、１つまたは複数の伝送ラインおよび１つまたは複数の抵抗に対応する電気特性によってモデリングする請求項１４に記載の方法。
【請求項１６】
各伝送ラインを、少なくとも１つのインピーダンス値および少なくとも１つの時間遅延値によって特徴付け、インピーダンス値および時間遅延値が電力分配システムの物理的寸法に基づく請求項１５に記載の方法。
【請求項１７】
複数のセルをＭ×Ｎグリッドで配置する請求項１に記載の方法。
【請求項１８】
ＭおよびＮは同じ値の整数である請求項１７に記載の方法。
【請求項１９】
電力分配システムは電源を備え、電力分配システム・モデルには電源の属性が含まれる請求項１に記載の方法。
【請求項２０】
電源を、電力分配システム・モデルにおいて、１つまたは複数の極周波数、１つまたは複数のゼロ周波数、１つまたは複数の抵抗によって特徴付ける請求項１９に記載の方法。
【請求項２１】
電力分配システムに対する必要な減結合コンデンサを決定するシステムであって、該システムはコンピュータ・システムを備え、
前記コンピュータ・システムは、
所定のノードにおいて相互接続された複数のセルを含む電力分配システム・モデルを生成するための入力を受け取る動作と、
電力分配システムに対する１つまたは複数の減結合コンデンサを選択する動作であって、各減結合コンデンサを電気回路の数学的モデルであるコンデンサ・モデルで表し、電気回路は、各々複数のインダクタを直列配置で備える第１のレール回路および第２のレール回路と、各々抵抗およびコンデンサを直列配置で備え各々第１のレール回路と第２のレール回路とを別個のノードにおいて電気的に接続するように配置された複数の横木回路とを備える動作と、
前記選択に基づいて電力分配モデル・システムを更新する動作と、
電力分配システム・モデルを用いて電力分配システムの動作をシミュレートする動作と、
各所定ノードにおける伝達インピーダンス値を決定する動作と、
各所定ノードにおける伝達インピーダンス値を目標インピーダンスと比較する動作と、を行うように構成されているシステム。
【請求項２２】
電力分配システム・モデルおよびコンデンサ・モデルを、回路シミュレーション・ソフトウェアで実現する請求項２１に記載のシステム。
【請求項２３】
電力分配システム・モデルおよびコンデンサ・モデルはＳＰＩＣＥモデルである請求項２２に記載のシステム。
【請求項２４】
第１のレール回路はコンデンサの第１のポストを表し、第２のレール回路はコンデンサの第２のポストを表す請求項２１に記載のシステム。
【請求項２５】
コンデンサは、第１のポストに接続された複数のプレートと、第２のポストに接続された複数のプレートとを備え、複数のプレートの各々の間に配置された誘電体材料をさらに備える請求項２４に記載のシステム。
【請求項２６】
第１のポストおよび第２のポストは各々、プリント回路基板上のパッドへ半田付けで構成されている請求項２５に記載のシステム。
【請求項２７】
複数のインダクタの各々は、コンデンサの等価直列インダクタンス（ＥＳＬ）の一部を表す請求項２１に記載のシステム。
【請求項２８】
複数の横木回路の各々における抵抗は、コンデンサの等価直列抵抗（ＥＳＲ）の一部を表す請求項２１に記載のシステム。
【請求項２９】
複数の横木回路の各々におけるコンデンサは、コンデンサの容量の一部を表す請求項２１に記載のシステム。
【請求項３０】
前記選択すること、前記更新すること、前記シミュレートすること、前記決定すること、前記比較することを、各所定ノードにおける伝達インピーダンス値が目標インピーダンス以下となるまで繰り返すことをさらに含む請求項２１に記載のシステム。
【請求項３１】
複数の周波数に対して伝達インピーダンスを決定することをさらに含む請求項３０に記載のシステム。
【請求項３２】
目標インピーダンスは、対象とする周波数範囲にわたって一定である請求項３１に記載のシステム。
【請求項３３】
目標インピーダンスは周波数の関数である請求項３１に記載のシステム。
【請求項３４】
電力分配システムは、パワー・プレーンおよびグランド・プレーンを有するプリント回路基板を備え、電力分配システム・モデルの各セルによって表される電気特性には、プリント回路基板の属性が含まれる請求項２１に記載のシステム。
【請求項３５】
各セルを、１つまたは複数の伝送ラインおよび１つまたは複数の抵抗に対応する電気特性によってモデリングする請求項３４に記載のシステム。
【請求項３６】
各伝送ラインを、少なくとも１つのインピーダンス値および少なくとも１つの時間遅延値によって特徴付け、インピーダンス値および時間遅延値が電力分配システムの物理的寸法に基づく請求項３５に記載のシステム。
【請求項３７】
複数のセルをＭ×Ｎグリッドで配置する請求項２１に記載のシステム。
【請求項３８】
ＭおよびＮは同じ値の整数である請求項３７に記載のシステム。
【請求項３９】
電力分配システムは電源を備え、電力分配システム・モデルには電源の属性が含まれる請求項２１に記載のシステム。
【請求項４０】
電力分配システム・モデルにおいて、電源を、１つまたは複数の極周波数、１つまたは複数のゼロ周波数、１つまたは複数の抵抗によって特徴付ける請求項３９に記載のシステム。
【発明の詳細な説明】
【０００１】
（発明の背景）
１．発明の分野
本発明は、電子回路、より詳細には電力分配システム（ｐｏｗｅｒ ｄｉｓｔｒｉｂｕｔｉｏｎ ｓｙｓｔｅｍ）のデザインに関する。
【０００２】
２．関連技術の説明
コンピュータ・システムの進歩によって、比較的低い電圧でより高い電力を必要とするシステムが常に求められている。大電流を低電圧で送ることができる電力分配システムのデザインは、かなり難しい問題である。コンピュータ・システムのシリコン・チップの適切な性能を保証するために、厳しい電圧許容誤差（たとえば±５％）が要求されることが多い。動作電圧が低くなるにつれて、非常に低い目標インピーダンスが要求される可能性がある。同時に、マイクロプロセッサおよび他のタイプのシリコン・チップのクロック周波数は常に増加しているため、目標インピーダンスの要求を満足すべき周波数範囲は非常に広い。
【０００３】
電力分配システムは通常、誘電体層によって分離された少なくとも一対の平面導体（たとえばパワー・プレーンおよびグランド・プレーン）を備えている。電力分配に対する低インピーダンス経路を実現するために、平面導体間に複数のコンデンサが並列配置で電気的に接続される。電力分配システムの多くは、プリント回路基板（ＰＣＢ）上に実装された複数のセラミック・コンデンサを用いている。このようなコンデンサは、与えられた周波数に対する目標インピーダンスの要求を満足する能力に基づいて選択することができ、より広い周波数範囲にわたって目標インピーダンスの要求を満たすために値の異なるコンデンサを選ぶことになる。
【０００４】
電力分配システムをデザインする際に考慮すべきコンデンサの電気特性としては、容量、等価直列抵抗（ＥＳＲ）、および等価直列インダクタンス（ＥＳＬ）が挙げられる。これらの特性は、ある周波数範囲にわたる与えられたコンデンサの電気応答に対して著しい影響を及ぼす。低い周波数では、コンデンサがもたらすインピーダンスは、その容量によって支配される。コンデンサは導電性要素たとえば導電プレートおよび取り付けパッドまたはピンを備えているため、これらに付随するインダクタンス（ＥＳＬ）が存在する。高い周波数では、このインダクタンスによってコンデンサのインピーダンス・プロファイルは支配される。誘導および容量リアクタンスが互いに相殺し合う点は共振周波数として知られており、この周波数において容量がもたらすインピーダンスはＥＳＲとして知られている。
【０００５】
図１に、典型的なコンデンサに対する周波数応答を示す。低い周波数では、インピーダンスは約−２０ｄＢ／ディケードの割合で周波数とともに減少する。このような周波数においては、コンデンサがもたらすインピーダンスは容量によって支配され、次式によって計算することができる。
【数１】
2005502226.tif 000003
ここでＺはインピーダンス、Ｃは容量、ωは角周波数である。周波数が増加するにつれて、容量リアクタンスは誘導リアクタンスによって相殺されるため、最終的にコンデンサは共振状態に達する。この共振周波数は、次式によって計算することができる。
【数２】
2005502226.tif 000004
ここで、Ｆは共振周波数、Ｌは等価直列インダクタンス、Ｃは容量である。その共振周波数におけるコンデンサによるインピーダンスは、コンデンサのＥＳＲである。共振周波数を上回る周波数では、コンデンサがもたらすインピーダンスは、そのＥＳＬによって支配される。共振周波数よりも大きい周波数に対するコンデンサのインピーダンスは、次式によって計算することができる。
【０００６】
ｚ＝ｊωＬ
ここで、Ｚはインピーダンス、ＬはＥＳＬ、ωは角周波数である。電力分配システムを設計する際には、幅広い周波数範囲にわたって目標インピーダンスを実現するために、インピーダンス・プロファイルの異なる複数のコンデンサを組み合わせてもよい。
【０００７】
電力分配システムをデザインし、必要な減結合コンデンサを決定するときに、モデリングやシミュレーションを用いることが多い。電力分配システムを、電力を供給すべき種々の回路とともにモデリングおよびシミュレーションして、電力分配システムの性能を予測することができる。図２は、コンデンサに対する従来の電気モデルの一実施形態の概略図である。図示した実施形態は、直列ＲＬＣ回路に基づくコンデンサのモデルである。このモデルには、コンデンサのＥＳＲ値を示す抵抗と、コンデンサの容量値を示すコンデンサと、コンデンサのＥＳＬ値を示すインダクタとが含まれている。このモデルは、ＳＰＩＣＥモデルまたはシミュレーション用の他のタイプの数学的モデルとして、コンピュータ・システム上で実現することができる。
【０００８】
図２のコンデンサ・モデルは、低い周波数におけるシミュレーションでは有用であるが、高い周波数では不十分である。前述したように、電力分配システムは通常、誘電体によって分離された一対の平面導体を備えており、これらは低い周波数ではコンデンサとして動作することがある。高い周波数では、一対の平面導体は、平行板配置に関連するインピーダンス共振を起こすことがある。これらのインピーダンス・ピークは、しばしば反共振または並列共振と言われる。コンデンサの従来の直列ＲＬＣ回路モデルでは、反共振が起こる１つまたは複数の周波数を正確に予測することができない場合がある。
【０００９】
図３は、２つのパワー・プレーン間に配置されたコンデンサの、ある周波数範囲にわたってシミュレーションおよび測定された性能を示すグラフである。シミュレーションは、図２の従来のモデルに基づいている。シミュレーションおよび測定された結果の両方とも、一対の導電性プレーン（すなわちパワー・プレーンおよびグランド・プレーン）の間に１つのコンデンサを配置して電気的に接続したものに対する結果であった。このシミュレーション結果に用いたコンデンサ・モデルは、従来のＲＬＣ直列回路モデルであった。グラフを検討することによって分かるように、モデル対ハードウェアの相関は、低い周波数では良好である。しかしシミュレーション結果は、第１の反共振ピークの周波数および大きさの両方に関して、測定結果とは著しく異なる。この特定の例においては、シミュレーション結果が予測する反共振ピークは、測定結果によって得られるものよりも、周波数が低く大きさは著しく大きい。第２および第３の反共振ピークも、シミュレーション結果と測定結果との間で異なっている。測定結果からの第２の反共振ピークは、シミュレーション結果が予測する周波数に近い周波数で起きている。測定結果における第３の反共振ピークは、シミュレーション結果が予測するものよりも、高い周波数および小さい大きさで起きている。
【００１０】
コンピュータ・システム（または他の電子システム）における種々のシリコン・チップの動作速度が高くなるにつれて、システム・ボード上のクロック周波数を高くする必要があることが多い。これらのシステムに対する電力分配システムのデザインにおいては、正確なモデリングが重要である。したがって電力分配システムに必要な減結合コンデンサを決定する場合には、コンデンサに対する従来のＲＬＣ直列回路モデルはもはや適切ではない。
【００１１】
（発明の概要）
上で略述した問題は大部分、改善されたコンデンサ・モデルを用いて電力分配システムに対する必要な減結合コンデンサを決定するためのシステムおよび方法によって解決される。ある実施形態においては、電力分配システムに対する減結合コンデンサを決定する方法には、電力分配システム・モデルのモデルを、回路シミュレーション・ソフトウェアたとえばＳＰＩＣＥを用いて生成することが含まれる。電力分配システムは、所定のノードにおいて相互接続された複数のセルを含む。次に本方法は、電力分配システムに対する１つまたは複数の減結合コンデンサを選択する。減結合コンデンサは、電力分配システム・モデルにおいて、電気回路の数学的モデルであるコンデンサ・モデルによって表される。コンデンサ・モデルが基とする電気回路は、はしご形回路である。はしごの「レール」は、直列配置で結合された複数のインダクタを備えるため、電気回路は第１のレール回路および第２のレール回路を備える。はしごの各「横木（ｒｕｎｇ）」には、直列配置で接続された抵抗およびコンデンサを有する回路が含まれる。各横木回路は、第１のレール回路と第２のレール回路とを別個のノードにおいて電気的に接続するように配置され、その結果「はしご」構造が形成される。減結合コンデンサの選択に続いて、この選択に基づいて電力分配システム・モデルを更新し、次に電力分配システムの動作をシミュレートする。シミュレーションの間、各ノードに対する伝達インピーダンス値を決定し、目標インピーダンスと比較する。次に本方法を、各伝達インピーダンス値が目標インピーダンス以下となるまで繰り返すことができる。
【００１２】
ある実施態様においては、コンデンサ・モデルのレール回路は、コンデンサたとえばセラミック・コンデンサのポストを表す。ポストは、コンデンサをプリント回路基板に搭載して電気的に接続（たとえば半田付け）するために使用される。レール回路の各インダクタは、コンデンサがもたらす等価直列インダクタ（ＥＳＬ）の一部を表す。またレール回路は、モデルが表すコンデンサを搭載し得るパッドがもたらすインダクタンスを要因として含んでいるであろう。横木回路は各々、コンデンサの２つの電気特性を表す。各横木回路のコンデンサは、コンデンサがもたらす容量の一部を表す。ある実施態様においては、本モデルが表すコンデンサは、第１のポストに接続された複数の導電性プレートと、第２のポストに接続された複数の導電性プレートと、プレートの間に配置された誘電体とを備え、それらによって容量を提供している。各横木回路の抵抗は、コンデンサがもたらす等価直列抵抗（ＥＳＲ）の一部を表す。等価直列抵抗は、コンデンサの共振周波数におけるインピーダンスである。
【００１３】
電力分配システム・モデルの複数のセルは各々、電力分配システムの電気特性、たとえばプリント回路基板の特性などを表す。各セルが表す電気特性には、１つまたは複数の伝送ライン（ｔｒａｎｓｍｉｓｓｉｏｎ ｌｉｎｅ）および１つまたは複数の抵抗に対応する特性が含まれる。伝送ラインは、少なくとも１つのインピーダンス値および少なくとも１つの時間遅延によって特徴付けることができ、電力分配システムの物理的寸法（たとえばプリント回路基板の寸法）に対応する。また電力分配システムは電源を有していても良く、電源は電力分配システム・モデルの中に表すことができる。電源は、１つまたは複数の極周波数（ｐｏｌｅ ｆｒｅｑｕｅｎｃｙ）、１つまたは複数のゼロ周波数、および１つまたは複数の抵抗によって特徴付けることができる。
【００１４】
こうして、種々の実施態様において、本明細書で説明するシステムおよび方法によって、改善されたデザインの電力分配システムを可能にすることができる。はしご形回路に基づく改善されたコンデンサ・モデルを用いることで、電力分配システムの動作中に種々の周波数で起こり得る反共振ピークをより正確に予測することが可能になる。反共振ピークの周波数および大きさの両方を正確に予測することによって、電力分配システムのデザインにおいてこれらのピークを取り扱うことが容易になる。またさらに、対象とする周波数範囲の全体にわたって目標インピーダンスの要求を満足するために必要なコンデンサの実際の数量を最小限にすることが容易になり得る。
【００１５】
本発明の他の目的および利点は、以下の詳細な説明を読むことおよび添付の図面を参照することで明らかになる。
【００１６】
本発明では種々の変更および代替的な形態が可能であるが、本発明の具体的な実施形態を例として図面に示し、本明細書で詳細に説明する。しかし図面および図面の説明は、開示された特定の形態に本発明を限定することを意図するものではなく、逆に本発明は、添付の特許請求の範囲によって規定される本発明の趣旨および範囲内にある全ての変更、等価物、代替手段を包含するものであることを理解されたい。
【００１７】
（発明の詳細な説明）
図４−電力分配システム・モデル
図４Ａは、電子回路に対する電力分配システムのモデルの一実施形態を示す簡略化された概略的な上面図である。図示するように、このモデルは伝送ライン・セグメントからなるグリッド３００Ａを含んでいる。セグメントは、ユニット・セル３５０にグループ化される。図示したように、「ａ」から「ｈ」まで標識された８つの列とともに、底部から頂部まで「１」から「８」を標識された８つの行がある。このモデルには好ましくは、固定されたトポロジー（たとえば８×８のグリッド）の伝送ラインのＳＰＩＣＥアレイが含まれる。伝送ラインは、固定されたトポロジーをどんな物理的寸法の電気接続デバイスにも使用できるように、長さが可変である。電力分配システムの他の実施形態も意図されることに注意されたい。たとえば「ホィール・アンド・スポーク」幾何形状に基づく楕円形モデルである。本モデルは、回路シミュレーション・ソフトウェアをコンピュータ・システムで用いて実現することができる。ある実施形態においては、本モデルはＳＰＩＣＥモデルであるが、他のタイプの回路シミュレーション・ソフトウェアを用いたモデルも可能であり意図される。
【００１８】
図４Ｂに、図４Ａのユニット・セル３５０の拡大図を示す。図示したように、ユニット・セル３５０は、４本の伝送ライン３５５Ａ〜３５５Ｄから構成されている。４本の伝送ライン３５５は、ノーダル・ポイント対３７０（ノード３７０とも言う）に共に接続している。図示するように、中央の導体への接続部はプレーン１を示し、シールドへの接続部はプレーン２である。本モデルはバランスしているので、必要に応じてプレーン１またはプレーン２の何れかがパワーまたはグランドであることに注意されたい。伝送ライン３５５Ａおよび３５５Ｂは好ましくは、幅インピーダンス「ＺＷ」および幅時間遅延「ｔＤＷ」を用いて記述する。伝送ライン３５５Ｃおよび３５５Ｄは好ましくは、長さインピーダンス「ＺＬ」および長さ時間遅延「ｔＤＬ」を用いて記述する。Ｒ１およびＲ２は抵抗である。対象とする定数、パラメータ、および変数とともに、これらの量を規定し関係づける式を、好ましい単位とともに、以下に与える。
【００１９】
「Ｌ」はプレーンの長さ（インチ）である。
「Ｗ」はプレーンの幅（インチ）である。
「ｔｈｋ」は誘電体の厚み（ミル）である。
「ｃｕ」はメタライゼーションの厚み（ミル）である。
「ｖｅｌｃ」は真空中の光速度（インチ／秒）である。
「ｈｅｒｔｚ」は周波数変数である。
「ε０」は真空中の誘電定数（誘電率）（ピコファラッド／インチ）である。
「εｒ」は誘電定数である。
「σ」は銅の導電率（オーム／ミル当たり）である。
「μ０」は真空の透磁率（ヘンリ／ミル）である。
「ｖｅｌ」は電気相互接続装置上の信号の速度である。
【数３】
2005502226.tif 000005
「ｎ」はグリッドサイズ、たとえば図示したように８である。
「ａｓｐ」はグリッドのアスペクト比、ａｓｐ＝Ｌ／Ｗである。
「ｆａｃｔｏｒ」は容量性負荷を補正するための較正因子である。
【数４】
2005502226.tif 000006
「ｔＦＬ」は長さ寸法に対する飛行時間（ｔｉｍｅ ｏｆ ｆｌｉｇｈｔ）、ｔＦＬ＝Ｌ／ｖｅｌである。
「ｔＦＷ」は幅寸法に対する飛行時間、ｔＦＷ＝Ｗ／ｖｅｌである。
「ｔＤＬ」は長さ寸法に対する伝送ライン遅延時間である。
ｔＤＬ＝ｔＦＬ／（２ｎ）ｆａｃｔｏｒ
ｔＤＷ＝ｔＦＷ／（２ｎ）ｆａｃｔｏｒ
「ｔＤＷ」は幅寸法に対する伝送ライン遅延時間である。
「ｃａｐ」はプレーンの平行板容量である。
ｃａｐ＝（ε０εｒＬＷ）／（１０−９ｔｈｋ）
ＺＬ＝（ｎ／ｃａｐ）（ｔＦＬ＋ａｓｐ＊ｔＦＷ）ｆａｃｔｏｒ
「ＺＬ」は長さ方向のインピーダンスである。
「ＺＷ」は幅方向のインピーダンス、ＺＷ＝ＺＬ／ａｓｐである。
「Ｒ１」は下式において小さい方である。
【数５】
2005502226.tif 000007
Ｒ１Ｂ＝（（Ｌ／Ｗ）／２）＊（１／（σ＊ｃｕ））
「Ｒ２」は下式において小さい方である。
【数６】
2005502226.tif 000008
Ｒ２Ｂ＝（（Ｗ／Ｌ）／２）＊（１／（σ＊ｃｕ））
【００２０】
本モデルでは、たとえばプリント回路基板（ＰＣＢ）、半導体デバイス・パッケージ基板、または集積回路基板でよい電気相互接続装置を表す。本方法には、パワー・プレーンおよびグランド・プレーンの両方に対するＭ×Ｎグリッドに基づいて電力分配システムのモデルを生成することが含まれる。本モデルは、電気相互接続装置の実際の物理的寸法に自動的に適応する固定されたグリッドに基づいても良い。また本モデルは、単一ノードおよびＭ×Ｎノード・バージョンの両方において、選択された減結合コンデンサに対するシステム応答を計算することもできる。
【００２１】
本モデルは、ユーザからおよび／または複数の減結合コンデンサに対する種々の物理および／または電気特性のデータベースから、入力を受けることができる。対象とする種々の特性には、誘電体の物理的寸法、タイプ、および厚み、製造の方法および材料、容量、搭載されたインダクタンス、および等価直列抵抗（ＥＳＲ）などがある。必要な特性をデータベースに保存して、訂正、追加、削除、および更新しても良い。電力分配システムの本モデルは、減結合コンデンサの選択に基づいて更新される。コンデンサそれ自体は、「はしご形」回路としてモデリングすることができる。これについては、後でさらに詳細に説明する。
【００２２】
ある実施形態における、電力分配システムのモデルは、２次元分布の伝送ラインを有するプレーンを表す形状である。電力分配システムのモデルは、複数の以下のものを備える。パワー・プレーンの１つまたは複数の物理的寸法、グランド・プレーンの１つまたは複数の物理的寸法、パワー・プレーンおよびグランド・プレーンの物理的分離距離、パワー・プレーンおよびグランド・プレーンを分離する誘電体の組成、１つまたは複数のアクティブ・デバイス特性、１つまたは複数の電源の特性、１つまたは複数の減結合コンデンサ。ある実施形態においては、ＭおよびＮは同じ値であり、この特定の実施例に示したように８である。種々の実施形態において、アクティブ・コンポーネントは、電流源および／またはシンクとして動作することができ、またプロセッサ、メモリ、特定用途向けＩＣ（ＡＳＩＣ）、またはロジックＩＣを含んでいても良い。ある実施形態においては、本モデルの全ての電流源の値の合計を、１Ａに等しくなるように調整しても良い。
【００２３】
電力分配システムに電源が含まれれば、電力分配システム・モデルには電源の属性が含まれる。電源の属性には、電圧、電圧リップル、最大電流が含まれる。本モデルに含まれる電源のさらなる属性は、１つまたは複数の極周波数、１または複数のゼロ周波数、１つまたは複数の抵抗、たとえば電源の出力抵抗などである。
【００２４】
ある実施形態においては、電力分配システムの必要な減結合コンデンサを決定する方法には、対象とする周波数範囲における減結合コンデンサを決定することが含まれる。対象とする周波数範囲は、種々の因子に基づいて決定される。これらはたとえば、電力分配システムから電力を受け取る種々のＩＣの動作周波数、クロック・エッジ・レートのクロック周波数および関連する周波数成分、高調波振動数などである。ある実施形態においては、目標インピーダンスは、対象とする周波数範囲にわたって一定であるが、他の実施形態における目標インピーダンスは、周波数の連続関数の場合があり、したがって対象とする周波数範囲にわたって変化し得る。
【００２５】
種々の実施形態において、本方法は、モデル内に含めるべき特定の減結合コンデンサの数量を決定する際に、重み係数を用いることがある。重み係数は、無次元のノンゼロの正数である。ＥＭＩが最も重要である周波数範囲では、好ましい重み係数は０．２である。ＥＭＩ周波数範囲は好ましくは、約２００ＭＨｚを超える。好ましくは、シグナル・インテグリティが最も重要な周波数範囲では、重み係数は１．０である。シグナル・インテグリティが重要である周波数範囲は、約１０ＭＨｚから約２００〜３００ＭＨｚまでである。重み係数は好ましくは、全てのアクティブ・デバイス動作周波数およびアクティブ・デバイス動作周波数の高調波において、２．０である。ある実施形態においては、本モデルは、周波数依存性表皮硬化損失の影響を明らかにすることができる。
【００２６】
図５−グリッド
図５に、ある実施形態においてａ１からｈ８までの個々の指定を用いてパワーおよびグランド・プレーンをモデリングするために用いるノード３７０からなる８×８のグリッド３００Ｂを示す。このグリッド３００Ｂを用いて、電力分配システムの減結合コンデンサの位置を決定することができる。
【００２７】
図６−ディスクリート・コンデンサの断面
図６は、複数のパワー・プレーン対を有するＰＣＢ上に実装されたディスクリート・コンデンサの一実施形態の断面である。コンデンサ４００は、第１のポスト４０１Ａおよび第２のポスト４０１Ｂを備える。各ポストは導電性材料からなる。半田フィレット４６０を用いて、プリント回路基板（ＰＣＢ）４５０の取り付けパッド４５６にコンデンサ４００が物理的および電気的に結合されている。ＰＣＢ４５０は、複数のパワー・プレーン４５２およびグランド・プレーン４５４を備えている。コンデンサ４００の第１のポスト４０１Ａは、パワー・プレーン４５２に電気的に結合され、一方、第２のポスト４０１Ｂは、グランド・プレーン４５４に電気的に結合されている。ＰＣＢ４５０のパワー・プレーン４５２およびグランド・プレーン４５４は、電源４７０に結合されている。実施形態によっては、電源４７０は、ＰＣＢ４５０が一部をなすプリント回路アセンブリの一部にあっても良い。他の実施形態においては、電源４７０は、接続手段たとえばケーブルおよび／またはコネクタによってパワー・プレーン４５２およびグランド・プレーン４５４に接続された外部電源である。また電源４７０は、第１電圧を第１電流で受けて第２電圧を第２電流で出力するように構成された電圧レギュレータであっても良い。第１電圧は、ＰＣＢ４５０上の供給源からまたは外部供給源から受けることができる。
【００２８】
コンデンサ４００の他の実施形態も可能であり意図される。このような実施形態には、異なる幾何形状、より大きい数または小さい数のコンデンサ・プレート、コンデンサをキャリアへ物理的および／または電気的に結合する異なる手段、たとえばプリント回路基板が含まれる。
【００２９】
コンデンサ４００は、複数の導電性プレート４０５を備えている。導電性プレート４０５の約半分は第１のポスト４０１Ａに電気的に接続され、残りの導電性プレート４０５は第２のポスト４０１Ｂに電気的に接続される。誘電体材料４０７が導電性プレート４０５の間に配置される。コンデンサ４００の全体にわたって間隔を置いて配置される。導電性プレート４０５によってコンデンサ４００のＥＳＲの大部分が与えられても良いが、ポスト４０１Ａおよび４０１ＢもＥＳＲに寄与しても良い。誘電体４０７のコンデンサ４００のＥＳＲへの寄与は、１ＧＨｚ未満の周波数では、たとえあるにしても殆どない。
【００３０】
電流はループに沿ってコンデンサ４００を通って流れ得る。ループに沿う電流経路は、パワー・プレーン４５２を出発して、取り付けパッド４５６および半田フィレット４６０を通り、第１のポスト４０１Ａへ入る。電流は第１のポスト４０１Ａへ入った後、ポストを通って上へ進んでも良いし、横方向に分配されてプレート４０５の１つへ入っても良い。電流は最も抵抗が低い経路を進むため、電流はそれ相応に分配される。最終的に全ての電流経路は、第１のポスト４０１Ａに接続されたコンデンサ・プレート４０５へ入り、伝導電流は変位電流となって誘電体４０７を通って流れる。そして変位電流は伝導電流に戻って、第２のポスト４０１Ｂに接続されたコンデンサ・プレート４０５へ分配される。次に電流は、第２のポスト４０１Ｂ、半田フィレット４６０、取り付けパッド４５６を通って、グランド・プレーン４５４へ流れる。
【００３１】
全ての導電性材料には、ある量のインダクタンスが含まれている。インダクタ（またはインダクタンスを有する何らかの導体）のインピーダンスは、式Ｚ＝ｊωＬによって決まることを思い出して頂きたい。この式から、インダクタのインピーダンスは周波数の増加に比例して増えることが分かる。したがって周波数が増加すれば、第１のポスト４０１Ａに入る電流は、上昇してポスト内へ流れるときに、より大きなインピーダンスに遭遇し得る。電流は最も抵抗（またはインピーダンス）が低い経路を選択するので、周波数が高いときの電流は、導電性プレート４０５へ分配される前に第１のポスト４０１Ａの長さに沿って進むよりも、より低い位置にある導電性プレート４０５へ分配される傾向がある。したがって周波数が高いときには、コンデンサ４００を通って流れる電流は、周波数が低いときよりも小さいループを作る可能性がある。この現象を、コンデンサの物理的な構造と組み合わせて用いることで、電力分配システムの減結合コンデンサを決定するシステムおよび方法の種々の実施形態で使用できる改善されたコンデンサ・モデルの基礎を形成することができる。
【００３２】
図７−ディスクリート・コンデンサの分布モデル
図７へ移って、ディスクリート・コンデンサの分布モデルの一実施形態の概略図を示す。はしご形回路５００を、コンデンサたとえば図６のコンデンサ４００を表すモデルの基礎として用いることができる。コンデンサの従来の直列ＲＬＣ回路モデルでは、与えられたコンデンサのパラメータを、集中パラメータとしてモデリングしている。対照的に、はしご形回路５００では、分布パラメータを用いてコンデンサをモデリングしている。ある実施形態では、回路シミュレーション・ソフトウェアでモデルを実施し得る（たとえばある実施形態ではモデルはＳＰＩＣＥモデルであっても良い）。図示した実施形態では、はしご形回路５００は、「レール」回路５０１Ａおよび５０１Ｂ、ならびに複数の「横木」回路５０５を備えている。はしご形回路５００を説明するためにここで使用する用語は、本回路モデルに存在する種々の回路要素の配置の説明を簡単にするために用いる。はしご形回路５００の概略図によって、一対のレールと複数の横木とを有するはしごに似た回路要素の配置が明らかである。
【００３３】
レール回路５０１Ａおよび５０１Ｂは各々、直列配置に配列された複数のインダクタを備えている。レール回路５０１Ａおよび５０１Ｂの各インダクタは、はしご形回路５００によってモデリングされるコンデンサの全等価直列インダクタンス（ＥＳＬ）の一部を表している。レール回路５０１Ａおよび５０１Ｂは、各々抵抗とコンデンサとを備える横木回路５０５によって互いに電気的に結合されている。はしご形回路５００に存在する各抵抗は、はしご形回路５００によってモデリングされるコンデンサの全等価直列抵抗（ＥＳＲ）の一部を表している。同様に、はしご形回路５００に存在する各コンデンサは、はしご形回路５００によってモデリングされるコンデンサによって与えられる全キャパシタンスの一部を表している。横木回路５０５の実際の数は、モデリングすべきコンデンサの構成に合うように、レール回路５０１Ａおよび５０１Ｂのインダクタの数とともに、種々の実施形態において調整することができる。モデリングすべきコンデンサの物理的寸法および存在するプレートの実際の数は、特定のコンデンサをモデリングするときには、考慮すべき重要な因子となり得る。
【００３４】
前述したように、レール回路５０１Ａおよび５０１Ｂは、複数の横木回路５０５によって互いに電気的に接続されている。概略図に示したように、各横木回路５０５によってレール回路間の電気的接続が各ノードにおいて形成される。レール回路５０１Ａおよび５０１Ｂの底部には、インダクタＬｂｏｔｔｏｍおよびＬｐａｄ＿ｖｉａがある。各レールのインダクタＬｂｏｔｔｏｍによって、ポスト（たとえば図６のポスト４０１Ａおよび４０１Ｂ）の底部がもたらすインダクタンスがシミュレートされる。一方で、インダクタＬｐａｄ＿ｖｉａによって、取り付けパッドおよびハンダ接合部がもたらすインダクタンスがシミュレートされる。
【００３５】
はしご形回路５００によってモデリングされるコンデンサのシミュレーション中に、最もインピーダンスが低い経路に従って電流が分配される。前述したように、インダクタのリアクタンスは（したがってそのインピーダンスも）、周波数に正比例するが、コンデンサのリアクタンスは周波数に反比例する。低い周波数では、インダクタが示すリアクタンスは小さいが、コンデンサが示すリアクタンスは大きい。したがって低い周波数では、図６のコンデンサ４００へ流れる電流は、導電性プレート４０５の全体に比較的均一に分配される傾向があり得る。同様に低い周波数では、はしご形回路５００内の電流は、横木回路５０５の全体に比較的均一に分布される傾向があり得る。
【００３６】
周波数が増加すると、コンデンサ４００に存在するインダクタンスによるインピーダンスは、比例的に増加する。より導電性が高いプレート４０５に伴うより大きな電流ループによって、より多くの磁束が蓄えられ、その結果、より大きなインダクタンスが（したがってインピーダンスも）形成される。同様に、はしご形回路５００では、より高い周波数において、より大きなインピーダンスは、はしごのより高い横木回路５０５に関連する。この理由は、より高い横木回路５０５を通って流れる電流は、はしごの底部により近い横木回路の場合よりも多くのインダクタに、したがってより大きな誘導リアクタンスに遭遇するためである。したがって周波数が増加するにつれて、はしご形回路５００を通る電流は、より低い横木回路５０５に沿って分配される傾向がある。コンデンサ４００のより小さいループ内に電流が低いままでいる傾向は（はしご形回路５００に基づくコンデンサ・モデルを用いてシミュレートしたように）、コンデンサをＰＣＢ上に実装したときに発生する並列反共振の大きさおよび周波数に非常に大きな影響を及ぼす。このことは、図８Ａ、８Ｂ、８Ｃに関して、より詳細に説明する。
【００３７】
図８Ａ、８Ｂ、８Ｃ−シミュレートされたインピーダンスおよび内部コンデンサ電流
図８Ａは、本コンデンサ・モデルの一実施形態によって表される単一コンデンサをプリント回路基板に実装した場合のボード・インピーダンスのシミュレーション結果を示すグラフである。ここでは、インピーダンスを実際には電圧の大きさとして表していることに注意されたい。ここで示すように、図８Ａのグラフは、幅広い周波数範囲にわたるインピーダンス特性を示している。シミュレーションによれば、低および中程度の周波数において、回路は、コンデンサに典型的なインピーダンス・プロファイルを有する。周波数スペクトルの低い側の端では、インピーダンスは容量リアクタンスによって支配され、周波数の増加とともに減少する。周波数が増加すると、コンデンサは最終的に、容量および誘導リアクタンスが互いに相殺し合う共振状態に達する。この周波数では、コンデンサのインピーダンスはそのＥＳＲであり、事実上純粋に抵抗性であり得る。共振周波数を上回る周波数では、インピーダンスは誘導リアクタンスによって支配され、第１の反共振ピークに達するまで周波数に比例して増加する。この反共振ピークは、回路の誘導リアクタンスの支配にパワーおよびグランド・プレーンが形成する容量が組み合わさった結果である。回路は、パワー／グランド・プレーンの組み合わせに関しては並列配置であるため（事実上、コンデンサを構成する）、インピーダンスのピークを有する典型的なＬＣタンク回路が形成される。第１の反共振ピークが生じる周波数を超える周波数では、グラフに示すように、複数の他のピークおよび谷も存在し得る。
【００３８】
図８Ｂは、本コンデンサ・モデルの一実施形態を用いたシミュレーションにおける内部インダクタ電流を示すグラフである。グラフは、レール回路５０１Ａおよび５０１Ｂの複数のインダクタに対する電流対周波数を示している。レール回路５０１Ａおよび５０１Ｂの下方にあるインダクタにおいて、電流は最も大きい。レール上方の連続する各インダクタにおいて、電流は減少する。
【００３９】
周波数に関しては、各インダクタを通過する電流は周波数スペクトルの低い部分で比較的安定している。周波数が第１の並列反共振周波数に近づくにつれて、電流は増加し始め、並列反共振周波数にほぼ等しい周波数で頂点に達する。共振周波数を超える周波数では、インダクタ電流は急速に減少する傾向がある。
【００４０】
図８Ｃは、本コンデンサ・モデルの一実施形態を用いたシミュレーションにおける内部コンデンサ電流を示すグラフである。グラフは、各々が横木回路５０５の何れかにある複数のコンデンサに対する電流対周波数を示している。低い周波数では、各コンデンサを通る電流は、各コンデンサに対してほぼ同じである。これは、はしご形回路５００によってモデリングした実際のコンデンサの電流分布を反映している。低い周波数においては、誘導リアクタンスが最小であるときに、コンデンサ内の電流はコンデンサの各プレートに沿って均一に分配される傾向がある。直列共振周波数において、全てのコンデンサ・プレートが電流によって等しく塞がれる（ｅｎｇａｇｅｄ）。周波数が第１の並列反共振周波数へ向かって増加すると、コンデンサ電流中に鋭いスパイクが現われ、低い側の横木回路５０５によって電流の大部分が運ばれる。次に第１の並列反共振周波数を超えた周波数で、電流は急に降下する。
【００４１】
並列反共振周波数においては、インダクタおよびコンデンサの両方を通る電流の大きなピークが存在する。グラフが生成されたシミュレーションでは、はしご形回路５０５のＳＰＩＣＥモデルによって表した単一のコンデンサを有するシミュレートされたＰＣＢ内に、１Ａの電流を導入した。しかしピークにおける電流は、図７に示した回路におけるＬｂｏｔｔｏｍで標識された２つのインダクタを通ってほぼ４Ａである。これは、ＰＣＢ容量とシミュレートされたディスクリート・コンデンサとの間で、電荷が共振して往復しているからである。周波数が増加すると、コンデンサの低い部分に留まる電流の割合が高くなり、同様に、はしご形回路５００のはしごの低い方の横木に留まる。これは、周波数の増加とともに起こる誘導リアクタンスの増加のせいである。したがって、電流は強制的にコンデンサの低部に滞留させられるため、電流はもはやコンデンサ・プレートの全体に均一に分配されることはない−電流は最初は低い方の導電性プレートに分配されて、電流はより高い抵抗に強制的に向けられる。この結果、コンデンサのＥＳＬは周波数の増加とともに減少し、コンデンサのＥＳＲは周波数の増加とともに増加することになる。
【００４２】
図９−モデルとハードウェアとの相関
図９は、本コンデンサ・モデルの一実施形態のシミュレーションと実際の測定データとの間の相関を示すインピーダンス対周波数のグラフである。図示した実施例では、測定した（すなわちハードウェア）データを実線で示し、シミュレートした（すなわちモデル）データを破線で示している。グラフから分かるように、測定データとシミュレートしたデータとの間には強い相関がある。シミュレーションは、図７に示したモデルの実施形態を用いて行った。図３に示した実施形態とは対照的に、シミュレートしたデータと測定データとの間には非常に強い相関が、特に第１の反共振ピークにおいて存在する。グラフが示すように、本モデルは、第１の反共振ピークの周波数と大きさの両方を非常に正確に予測する。
【００４３】
図１０−ＰＤＳに対する必要な減結合コンデンサを決定する方法
図１０は、電力分配システムに対する必要な減結合コンデンサを決定する方法の一実施形態のフローチャートである。方法１０００は、対象とする周波数範囲の選択と目標インピーダンスの決定から始まる。対象とする周波数範囲には、電力分配システムから電力を受け取るように構成された種々のコンポーネントのクロック周波数と動作周波数とが含まれる。また周波数範囲には、電力分配システムから電力を受け取る回路の動作中に発生する高調波の周波数も含まれる。電力分配システム内で反共振ピークが生じる周波数を考慮することも、反共振ピークを適切に取り扱えるようになるためには重要である。
【００４４】
目標インピーダンスの決定には、幅広い周波数範囲にわたって一定である目標インピーダンスかまたは周波数の関数である目標インピーダンスを決定することが含まれる。電力分配システムの実施形態によっては、非常に幅広い周波数範囲にわたってノイズに対する要求が非常に厳しい場合があるため、一定である目標インピーダンスを用いることが有利である。他の実施形態においては、所定の周波数を超えたところで目標インピーダンスが上昇しても良い場合があり得る。その結果、この所定の周波数を超えたところではノイズ抑制のために用いるコンデンサの数が少なくて済む。
【００４５】
対象とする周波数範囲と、対象とする周波数範囲における目標インピーダンスとを決定した後、方法１０００は電力分配システムのモデルを生成する（ステップ１００４）。ある実施形態においては、生成されたモデルは、図４および５に関連して前述したようなモデルでよい。電力分配システム・モデルの他の実施形態も可能であり意図される。ある実施形態においては、電力分配システムのモデルは、コンピュータ・システム上で実行される回路シミュレーション・ソフトウェアへのユーザ入力に基づいて生成される。回路シミュレート・ソフトウェアは、ＳＰＩＣＥソフトウェアまたは他のタイプの回路シミュレート・ソフトウェアでよい。種々の実施形態において、ユーザ入力には、電力分配システムの多くの具体的な詳細が含まれる。たとえば電力分配システムの所要電力、許容誤差、過渡事象に対する要求、物理的寸法などである。他の実施形態においては、ユーザは、電力分配システムの一般的な要求を、この一般的な要求に基づいて回路シミュレーション・ソフトウェアで生成したモデルを用いて入力できる。本モデルには、電力分配システムの仕様に加えて、電力分配システムから電力を受け取るように構成された種々の電子回路の仕様およびパラメータも含まれる。このような回路には、プロセッサ、ＡＳＩＣ、ディスクリート・ロジック回路、種々のアナログ回路が含まれる。本モデルには、減結合コンデンサの仕様に加えてディスクリート・コンポーネントの仕様が含まれていても良く、また１つまたは複数の電源のパラメータがさらに含まれていても良い。
【００４６】
電力分配システムの生成に続いて、次に本方法は電力分配システムに対する減結合コンデンサを選択する（ステップ１００６）。ある実施形態においては、減結合コンデンサをデータベースから選択できる。データベースには、多くの異なるコンデンサに対する情報が含まれている。このような情報には、電気特性の情報、たとえば容量、ＥＳＬ、ＥＳＲ、コンデンサの寸法および幾何形状、コンデンサの構造、および他の情報が含まれる。またデータベースには、データベースの各コンデンサに対する回路モデルの種々の実施形態、たとえば図７に関連して前述したものも含まれる。
【００４７】
減結合コンデンサの選択には、コンデンサの１つまたは複数のタイプと、選択された各タイプの具体的な数量とを選ぶことが含まれる。コンデンサの選択は、選択された各タイプのコンデンサが、特定の周波数または周波数範囲において目標インピーダンスの要求を満たし、またこれとともに、選択された全てのコンデンサが、対象とする周波数範囲にわたって目標インピーダンスの要求を満たすように行われる。
【００４８】
減結合コンデンサの選択に続いて、電力分配システムのモデルを更新し得る（ステップ１００８）。ある実施形態では、電力分配システム・モデルを、選択された各減結合コンデンサに対するコンデンサ・モデルを用いて更新できる。電力分配システムのモデルの更新には、電力分配システムの物理的な実装内でのコンデンサの物理的位置を決定することも含まれる。電力分配システム内のコンデンサの物理的位置は、種々の回路コンポーネントの動作周波数などの因子に基づいて選択することができる。たとえば、デバイスから発生するわずかな高周波ノイズも回避するために、減結合コンデンサを動作周波数の高いアクティブ・コンポーネントの近くに配置しても良い。電力分配システム内の他のコンポーネントおよび／または電力分配システムに結合したコンポーネントの物理的位置も考慮することで、全てのコンポーネントに対して適切な物理スペースが存在することを保証することができる。
【００４９】
いったんステップ１００６で選択したコンデンサに基づいて電力分配システム・モデルを更新したら、伝達インピーダンスを計算するための位置を選択できる（ステップ１００９）。ある実施形態においては、伝達インピーダンスを計算するために選択する位置は、種々のノーダル・ポイントたとえば図４のモデルに対して前述したものに対応する。他の実施形態においては、伝達インピーダンスを計算するために選択する位置は、電力分配システム内のコンデンサの物理的位置に基づいて選択できる。種々の実施形態において、ノーダル・ポイントの位置は、電力分配システム内のコンデンサの位置と一致し得る。電力分配システムの他の位置を選択しても良い。
【００５０】
伝達インピーダンスを計算するための位置を選択したら、電力分配システムおよび電力分配システムから電力を受け取る電子回路の動作をシミュレートする（ステップ１０１０）。シミュレーションには、種々の電子回路の通常動作たとえば信号の送受信およびロジック・スイッチングのシミュレーションが含まれる。またシミュレーションには、電力分配システムの応答を確認するために電子回路内の過度事象をシミュレートすることも含まれる。シミュレーションする間にまたはシミュレーションに続いて、ステップ１００９で選択した位置に対して伝達インピーダンスを計算する。ある実施形態においては、方法１０００をコンピュータ・システム上の回路シミュレーション・ソフトウェアによって実行し、この計算の結果を出力デバイスたとえばモニタまたはプリンターへ送る。
【００５１】
伝達インピーダンス値の計算に続いて、計算値と所定の目標インピーダンス値との比較を行う（ステップ１０１２）。これは、対象とする周波数範囲内の周波数に対して、および各所定位置に対して行う。計算された伝達インピーダンスが目標インピーダンスよりも大きいと判断されたら（ステップ１０１４）、選択した減結合コンデンサの値または数量を変えることによってインピーダンスを調整する（ステップ１０１８）。ステップ１０１８には、電力分配システム内のコンデンサの１つまたは複数の位置を変えることも含まれる。ステップ１０１８に続いて、次に本方法は、ステップ１０１０で行う伝達インピーダンスのシミュレーションおよび計算に戻る。ステップ１０１４において、計算された伝達インピーダンス値が、その対応する目標インピーダンス以下であることが判断されたら、次に電力分配システムの適切な動作を保証するために必要な全てのノードおよび周波数に対して減結合コンデンサを選択したかどうかについての判断を行う（ステップ１０１６）。追加のノードおよび／または周波数に対して減結合が要求されるかまたは必要であるならば、本方法はステップ１００６の選択プロセスへ戻る。ある実施形態においては、回路シミュレーション・ソフトウェアは、ステップ１００６へ戻って追加の減結合コンデンサを選択することが必要または望ましいかどうかについての指示をユーザに求る。こうすることによって、回路シミュレーション・ソフトウェアのユーザは、電力分配システムのデザインを「微調整」することが可能になる。コンデンサをさらに選択する必要がないと判断されたら、本方法は完了したとされる。
【００５２】
図１１−本方法を実施するためのコンピュータ・システム
図１１は、減結合コンデンサを決定する方法の実施に使用できるコンピュータ・システムの一実施形態のブロック図である。コンピュータ・システム２００は、図１０の方法を実施するように構成しても良いし、図４、５、７のモデルを用いた種々の他の方法を実施するようにさらに構成しても良い。コンピュータ・システム２００はプロセッサ２０１を備え、プロセッサ２０１は入力デバイス２０３、出力デバイス２０４、キャリア媒体２０２に結合されている。
【００５３】
プロセッサ２０１は、キャリア媒体２０２または他のデバイスから受け取った命令を実行するように構成されたプロセッサである。プロセッサ２０１は、命令を実行した結果をキャリア媒体２０２または出力デバイス２０４へ送るように構成してもよい。プロセッサ２０１は、どんなタイプのプロセッサ・アーキテクチャであっても良く、たとえば複雑命令セット（ＣＩＳＣ）または縮小命令セット（ＲＩＳＣ）などである。実施形態によっては、コンピュータ・システム２００は複数起動のプロセッサ２０１を備え得る。このような実施形態は、種々のソフトウェア・プログラムの並列処理に対して構成され得る。
【００５４】
一般的にキャリア媒体２０２には、記憶媒体（たとえばハード・ディスク記憶装置またはフロッピー（登録商標）・ディスク記憶装置）またはメモリ媒体たとえば磁気もしくは光学媒体、たとえばディスクもしくはＣＤ−ＲＯＭ（コンパクト・ディスク読み出し専用メモリ）、揮発性もしくは不揮発性媒体たとえば種々のタイプのランダム・アクセス・メモリ（ＲＡＭ）（ＤＲＡＭ、ＳＲＡＭ、ＳＤＲＡＭ、ＲＤＲＡＭなど）、読み出し専用メモリ（ＲＯＭ）、およびフラッシュ・メモリが含まれ得る。また媒体には、フラッシュ・メモリ、ＣＤ−ＲＯＭ（コンパクト・ディスクＲＯＭ）、およびＤＶＤ−ＲＯＭ（デジタル多用途ディスクＲＯＭ）も含まれ得る。またキャリア媒体には、通信手段たとえばネットワークおよび／またはワイヤレス・リンクを介して搬送される伝達媒体、または信号たとえば電気、電磁気、もしくはデジタル信号も含まれ得る。コンピュータ・システム２００は、本明細書で説明した種々の形態で実装できる複数起動のキャリア媒体２０２を備えていても良い。ある実施形態では、キャリア媒体２０２を用いて、回路シミュレーション・ソフトウェア・プログラムたとえばＳＰＩＣＥの命令を格納してもよい。キャリア媒体２０２に格納された命令をプロセッサ２０１によって実行して、結果をキャリア媒体２０２、出力デバイス２０４、または両方へ送って戻すことができる。
【００５５】
入力デバイス２０３は、種々の異なる入力デバイス、たとえばキーボード、マウス、タッチ・スクリーン・モニタ、フロッピー・ディスク・デバイス、およびキャリアとして上で列挙した何れかのデバイスの１つまたは複数でよい。コンピュータ・システム２００を用いて本方法を行うことによって得られた結果を、出力デバイス２０４へ送ることができる。出力デバイス２０４は、種々の異なる出力デバイス、たとえばモニタ、プリンター、およびキャリアとして上で列挙した何れかのデバイスの１つまたは複数でよい。この実施形態では、ネットワーク・インターフェース・カードを入力デバイスおよび出力デバイスまたはキャリア媒体として用いても良く、またさらにコンピュータ・システム２００は本方法の種々の実施形態を、このシステムがコンピュータ・ネットワークを介して接続される他のコンピュータ・システムと共に行っても良いことにも注意されたい。したがって実施形態によっては、本明細書で説明した種々の方法を、ローカル・コンピュータおよびローカル・コンピュータに結合された１つまたは複数のリモート・コンピュータによって行い得る。
【００５６】
本発明を具体的な実施形態に関して説明してきたが、実施形態は説明のためのものであり、本発明の範囲はそれに限定されないことが理解される。説明した実施形態に対するどんな変形、変更、付加、および改善も可能である。これらの変形、変更、付加、および改善は、添付の特許請求の範囲で詳述される本発明の範囲内であり得る。
【図面の簡単な説明】
【図１】
単一のコンデンサの、ある周波数範囲における周波数応答を示す従来技術のグラフである。
【図２】
コンデンサに対する従来の電気モデルの一実施形態を示す従来技術の概略図である。
【図３】
２つのパワー・プレーン間に配置されたコンデンサの、ある周波数範囲におけるシミュレーションおよび測定された性能を示す従来技術のグラフであり、シミュレーションは図２の従来モデルに基づく。
【図４Ａ】
電力分配システム・モデルの一実施形態を示す上面図である。
【図４Ｂ】
図４Ａに示した電力分配システム・モデルのユニット・セルの一実施形態を示す図である。
【図５】
図４Ａに示した電力分配システム・モデルのノーダル相互接続の典型的なグリッドを示す図である。
【図６】
複数のパワー・プレーン対を有するＰＣＢ上に配置されたディスクリート・コンデンサの一実施形態を示す断面図である。
【図７】
図６に示すようなディスクリート・コンデンサの分配モデルの一実施形態を示す概略図である。
【図８】
ａ：本コンデンサ・モデルの一実施形態によって表される単一のコンデンサをプリント回路基板に実装した場合のボード・インピーダンスのシミュレーション結果を示すグラフである。
ｂ：本コンデンサ・モデルの一実施形態を用いたシミュレーションにおける内部インダクタ電流を示すグラフである。
ｃ：本コンデンサ・モデルの一実施形態を用いたシミュレーションにおける内部コンデンサ電流を示すグラフである。
【図９】
本コンデンサ・モデルの一実施形態のシミュレーションと実際の測定データとの間の相関を示すインピーダンス対周波数のグラフである。
【図１０】
電力分配システムに対して必要な減結合コンデンサを決定する方法の一実施形態のフローチャートである。
【図１１】
減結合コンデンサの決定を実施するために使用できるコンピュータ・システムの一実施形態のブロック図である。
【図１】
2005502226.tif 000009
【図３】
2005502226.tif 000010
【図８】
2005502226.tif 000011
【図９】
2005502226.tif 000012
【図１０】
2005502226.tif 000013
【図１１】
2005502226.tif 000014
【国際公開パンフレット】
2005502226.tif 000015
2005502226.tif 000016
2005502226.tif 000017
2005502226.tif 000018
2005502226.tif 000019
2005502226.tif 000020
2005502226.tif 000021
2005502226.tif 000022
2005502226.tif 000023
2005502226.tif 000024
2005502226.tif 000025
2005502226.tif 000026
2005502226.tif 000027
2005502226.tif 000028
2005502226.tif 000029
2005502226.tif 000030
2005502226.tif 000031
2005502226.tif 000032
2005502226.tif 000033
2005502226.tif 000034
2005502226.tif 000035
2005502226.tif 000036
2005502226.tif 000037
2005502226.tif 000038
2005502226.tif 000039
2005502226.tif 000040
2005502226.tif 000041
2005502226.tif 000042
2005502226.tif 000043
2005502226.tif 000044
2005502226.tif 000045
2005502226.tif 000046
【国際公開パンフレット（コレクトバージョン）】
2005502226.tif 000047
2005502226.tif 000048
【国際公開パンフレット（コレクトバージョン）】
2005502226.tif 000049
2005502226.tif 000050
2005502226.tif 000051
2005502226.tif 000052
2005502226.tif 000053
2005502226.tif 000054
2005502226.tif 000055
2005502226.tif 000056
2005502226.tif 000057
2005502226.tif 000058
2005502226.tif 000059
2005502226.tif 000060
2005502226.tif 000061
2005502226.tif 000062
2005502226.tif 000063
2005502226.tif 000064
2005502226.tif 000065
2005502226.tif 000066
2005502226.tif 000067
2005502226.tif 000068
2005502226.tif 000069
2005502226.tif 000070
2005502226.tif 000071
2005502226.tif 000072
2005502226.tif 000073
2005502226.tif 000074
2005502226.tif 000075
2005502226.tif 000076
2005502226.tif 000077
2005502226.tif 000078
2005502226.tif 000079
2005502226.tif 000080
【国際調査報告】
2005502226.tif 000081
2005502226.tif 000082
2005502226.tif 000083