(57)【要約】本発明は低誘電率絶縁膜の蒸着方法、これを利用した薄膜トランジスタ及びその製造方法に関するものであて、より詳しくは、ＣＶＤ法またはＰＥＣＶＤ法で絶縁膜を蒸着して半導体素子の保護膜の形成時にシラン気体を使用することによって低誘電率絶縁膜の物性はそのままに維持しながら蒸着速度を大きく改善することにより寄生容量問題を解除して高開口率構造を実現でき、工程時間を短縮できる半導体素子の低誘電率絶縁膜の蒸着方法、これを利用した薄膜トランジスタ及びその製造方法に関するものである。
2005526387.tif 000002
【特許請求の範囲】
【請求項１】
基板が含まれた蒸着チャンバーに気体状態の基本ソース気体、シラン（ＳｉＨ4）、及び酸化剤を含む反応気体混合物を添加してＣＶＤ法またはＰＥＣＶＤ法でａ−ＳｉＣＯＨ薄膜を蒸着する段階を含む半導体素子の低誘電率絶縁膜の蒸着方法。
【請求項２】
前記ａ−ＳｉＣＯＨ薄膜は誘電定数が３．６以下であり、４００〜８００ｎｍの波長範囲で９５％以上の光透過度を有することを特徴とする、請求項１に記載の半導体素子の低誘電率絶縁膜の蒸着方法。
【請求項３】
前記基板は液晶表示素子、光発光ダイオードディスプレイ素子及び有機光発光ダイオードディスプレイ素子からなる群から選択されることを特徴とする、請求項１に記載の半導体素子の低誘電率絶縁膜の蒸着方法。
【請求項４】
前記ａ−ＳｉＣＯＨ薄膜は液晶表示素子の絶縁膜として用いられることを特徴とする、請求項１に記載の半導体素子の低誘電率絶縁膜の蒸着方法。
【請求項５】
前記シラン（ＳｉＨ4）気体の添加量は基本ソース気体に対して１：０．５〜１であることを特徴とする、請求項１に記載の半導体素子の低誘電率絶縁膜の蒸着方法。
【請求項６】
前記基本ソース気体は下記の化学式１、化学式２、化学式３で表示されるオルガノシリコン化合物からなる群から１種以上選択されることを特徴とする、請求項１に記載の半導体素子の低誘電率絶縁膜の蒸着方法：
［化学式１］
ＳｉＨx（ＣＨ3）4-x
上記式で、ｘは０、１、２または４の整数であり、
［化学式２］
Ｓｉ（ＯＲ1）xＲ24-x
上記式で、Ｒ1及びＲ2は各々独立的にまたは同時に炭素数１〜５のアルキル基またはアルケニル基に置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはＲ1及びＲ2は各々独立的にまたは同時にメチル、エチル、プロピル、またはビニル基であり、ｘは０〜４の整数であり、
［化学式３］
サイクリック−（ＳｉＲ1Ｒ2−Ｏ）n
上記式で、Ｒ1及びＲ2は各々独立的にまたは同時に水素、炭素数１〜５のアルキル基またはアルケニル基に置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはＲ1及びＲ2は各々独立的にまたは同時に水素、メチル、エチル、プロピル、またはビニル基である。
【請求項７】
前記酸化剤はＯ2、Ｎ2Ｏ、ＮＯ、ＣＯ2、ＣＯ、オゾン、及びこれらの混合物からなる群から選択されることを特徴とする、請求項１に記載の半導体素子の低誘電率絶縁膜の蒸着方法。
【請求項８】
前記ａ−ＳｉＣＯＨ薄膜は電力密度０．２〜１．５Ｗ／ｃｍ2、圧力１〜１００００Ｔｏｒｒ、温度２５〜３００℃でプラズマに反応気体混合物を露出させて実施されるＰＥＣＶＤ法で蒸着されたことを特徴とする、請求項１に記載の半導体素子の低誘電率絶縁膜の蒸着方法。
【請求項９】
絶縁基板に第１絶縁膜、第２絶縁膜、バッファー層、ゲート絶縁膜、及び保護膜パターンを少なくとも１つ含む半導体素子において、
前記第１絶縁膜、第２絶縁膜、バッファー層、ゲート絶縁膜、及び保護膜パターンのうちの少なくとも１つはシラン（ＳｉＨ4）気体を添加してＣＶＤ法またはＰＥＣＶＤ法で蒸着された低誘電率絶縁膜であることを特徴とする半導体素子。
【請求項１０】
前記低誘電率絶縁膜は基板が含まれた蒸着チャンバーに気体状態の基本ソース気体、シラン（ＳｉＨ4）、及び酸化剤を含む反応気体混合物を添加してＣＶＤ法またはＰＥＣＶＤ法で蒸着されたａ−ＳｉＣＯＨ薄膜であることを特徴とする、請求項９に記載の半導体素子。
【請求項１１】
前記ａ−ＳｉＣＯＨ薄膜は誘電定数が３．６以下であり、４００〜８００ｎｍの波長範囲で９５％以上の光透過度を有することを特徴とする、請求項１０に記載の半導体素子。
【請求項１２】
前記基板は液晶表示素子、光発光ダイオードディスプレイ素子、及び有機光発光ダイオードディスプレイ素子からなる群から選択されることを特徴とする、請求項１０に記載の半導体素子。
【請求項１３】
前記シラン（ＳｉＨ4）気体の添加量は基本ソース気体に対して１：０．５〜１であることを特徴とする、請求項１０に記載の半導体素子。
【請求項１４】
前記基本ソース気体は下記の化学式１、化学式２、化学式３で表示されるオルガノシリコン化合物からなる群から１種以上選択されることを特徴とする、請求項１０に記載の半導体素子。
［化学式１］
ＳｉＨx（ＣＨ3）4-x
上記式で、ｘは０、１、２または４の整数であり、
［化学式２］
Ｓｉ（ＯＲ1）xＲ24-x
上記式で、Ｒ1及びＲ2は各々独立的にまたは同時に炭素数１〜５のアルキル基またはアルケニル基に置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはＲ1及びＲ2は各々独立的にまたは同時にメチル、エチル、プロピル、またはビニル基であり、ｘは０〜４の整数であり、
［化学式３］
サイクリック−（ＳｉＲ1Ｒ2−Ｏ）n
上記式で、Ｒ1及びＲ2は各々独立的にまたは同時に水素、炭素数１〜５のアルキル基またはアルケニル基に置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはＲ1及びＲ2は各々独立的にまたは同時に水素、メチル、エチル、プロピル、またはビニル基である。
【請求項１５】
前記酸化剤はＯ2、Ｎ2Ｏ、ＮＯ、ＣＯ2、ＣＯ、オゾン、及びこれらの混合物からなる群から選択されることを特徴とする、請求項１０に記載の半導体素子。
【請求項１６】
前記低誘電率絶縁膜は電力密度０．２〜１．５Ｗ／ｃｍ2、圧力１〜１００００Ｔｏｒｒ、温度２５〜３００℃でプラズマに反応気体混合物を露出させて実施されるＰＥＣＶＤ法で蒸着されたことを特徴とする、請求項９に記載の半導体素子。
【請求項１７】
絶縁基板、第１絶縁膜、薄膜トランジスタ、第２絶縁膜及び画素電極を含む半導体素子において、
前記第１絶縁膜及び第２絶縁膜のうちの少なくとも１つがシラン（ＳｉＨ4）気体を添加してＣＶＤ法またはＰＥＣＶＤ法で蒸着された低誘電率絶縁膜であることを特徴とする半導体素子。
【請求項１８】
前記低誘電率絶縁膜は基板が含まれた蒸着チャンバーに気体状態の基本ソース気体、シラン（ＳｉＨ4）及び酸化剤を含む反応気体混合物を添加してＣＶＤ法またはＰＥＣＶＤ法で蒸着されたａ−ＳｉＣＯＨ薄膜であることを特徴とする、請求項１７に記載の半導体素子。
【請求項１９】
前記ａ−ＳｉＣＯＨ薄膜は誘電定数が３．６以下であり、４００〜８００ｎｍの波長範囲で９５％以上の光透過度を有することを特徴とする、請求項１８に記載の半導体素子。
【請求項２０】
前記基板は液晶表示素子、光発光ダイオードディスプレイ素子、及び有機光発光ダイオードディスプレイ素子からなる群から選択されることを特徴とする、請求項１８に記載の半導体素子。
【請求項２１】
前記シラン（ＳｉＨ4）気体の添加量は基本ソース気体に対して１：０．５〜１であることを特徴とする、請求項１８に記載の半導体素子。
【請求項２２】
前記基本ソース気体は下記の化学式１、化学式２、化学式３で表示されるオルガノシリコン化合物からなる群から１種以上選択されることを特徴とする、請求項１８に記載の半導体素子。
［化学式１］
ＳｉＨx（ＣＨ3）4-x
上記式で、ｘは０、１、２または４の整数であり、
［化学式２］
Ｓｉ（ＯＲ1）xＲ24-x
上記式で、Ｒ1及びＲ2は各々独立的にまたは同時に炭素数１〜５のアルキル基またはアルケニル基に置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはＲ1及びＲ2は各々独立的にまたは同時にメチル、エチル、プロピル、またはビニル基であり、ｘは０〜４の整数であり、
［化学式３］
サイクリック−（ＳｉＲ1Ｒ2−Ｏ）n
上記式で、Ｒ1及びＲ2は各々独立的にまたは同時に水素、炭素数１〜５のアルキル基またはアルケニル基に置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはＲ1及びＲ2は各々独立的にまたは同時に水素、メチル、エチル、プロピル、またはビニル基である。
【請求項２３】
前記酸化剤はＯ2、Ｎ2Ｏ、ＮＯ、ＣＯ2、ＣＯ、オゾン、及びこれらの混合物からなる群から選択されることを特徴とする、請求項１８に記載の半導体素子。
【請求項２４】
前記低誘電率絶縁膜は電力密度０．２〜１．５Ｗ／ｃｍ2、圧力１〜１００００Ｔｏｒｒ、温度２５〜３００℃でプラズマに反応気体混合物を露出させて実施されるＰＥＣＶＤ法で蒸着されたことを特徴とする、請求項１７に記載の半導体素子。
【請求項２５】
絶縁基板、データ配線、色フィルター、バッファー層、ゲート配線、ゲート絶縁膜、半導体層、及び画素配線を含む半導体素子において、
前記バッファー層及びゲート絶縁膜のうちの少なくとも１つがシラン（ＳｉＨ4）気体を添加してＣＶＤ法またはＰＥＣＶＤ法で蒸着された低誘電率絶縁膜であることを特徴とする半導体素子。
【請求項２６】
前記低誘電率絶縁膜は基板が含まれた蒸着チャンバーに気体状態の基本ソース気体、シラン（ＳｉＨ4）及び酸化剤を含む反応気体混合物を添加してＣＶＤ法またはＰＥＣＶＤ法で蒸着されたａ−ＳｉＣＯＨ薄膜であることを特徴とする、請求項２５に記載の半導体素子。
【請求項２７】
前記ａ−ＳｉＣＯＨ薄膜は誘電定数が３．６以下であり、４００〜８００ｎｍの波長範囲で９５％以上の光透過度を有することを特徴とする、請求項２６に記載の半導体素子。
【請求項２８】
前記基板は液晶表示素子、光発光ダイオードディスプレイ素子、及び有機光発光ダイオードディスプレイ素子からなる群から選択されることを特徴とする、請求項２６に記載の半導体素子。
【請求項２９】
前記シラン（ＳｉＨ4）気体の添加量は基本ソース気体に対して１：０．５〜１であることを特徴とする、請求項２６に記載の半導体素子。
【請求項３０】
前記基本ソース気体は下記の化学式１、化学式２、化学式３で表示されるオルガノシリコン化合物からなる群から１種以上選択されることを特徴とする、請求項２６に記載の半導体素子。
［化学式１］
ＳｉＨx（ＣＨ3）4-x
上記式で、ｘは０、１、２または４の整数であり、
［化学式２］
Ｓｉ（ＯＲ1）xＲ24-x
上記式で、Ｒ1及びＲ2は各々独立的にまたは同時に炭素数１〜５のアルキル基またはアルケニル基に置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはＲ1及びＲ2は各々独立的にまたは同時にメチル、エチル、プロピル、またはビニル基であり、ｘは０〜４の整数であり、
［化学式３］
サイクリック−（ＳｉＲ1Ｒ2−Ｏ）n
上記式で、Ｒ1及びＲ2は各々独立的にまたは同時に水素、炭素数１〜５のアルキル基またはアルケニル基に置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはＲ1及びＲ2は各々独立的にまたは同時に水素、メチル、エチル、プロピル、またはビニル基である。
【請求項３１】
前記酸化剤はＯ2、Ｎ2Ｏ、ＮＯ、ＣＯ2、ＣＯ、オゾン、及びこれらの混合物からなる群から選択されることを特徴とする、請求項２６に記載の半導体素子。
【請求項３２】
前記低誘電率絶縁膜は電力密度０．２〜１．５Ｗ／ｃｍ2、圧力１〜１００００Ｔｏｒｒ、温度２５〜３００℃でプラズマに反応気体混合物を露出させて実施されるＰＥＣＶＤ法で蒸着されたことを特徴とする、請求項２５に記載の半導体素子。
【請求項３３】
絶縁基板、ゲート線、ゲート配線、ゲート絶縁膜、半導体層パターン、接触層パターン、データ配線、保護膜パターン、及び透明電極層パターンを含む半導体素子において、
前記ゲート絶縁膜及び保護膜パターンのうちの少なくとも１つがシラン（ＳｉＨ4）気体を添加してＣＶＤ法またはＰＥＣＶＤ法で蒸着された低誘電率絶縁膜であることを特徴とする半導体素子。
【請求項３４】
前記低誘電率絶縁膜は基板が含まれた蒸着チャンバーに気体状態の基本ソース気体、シラン（ＳｉＨ4）及び酸化剤を含む反応気体混合物を添加してＣＶＤ法またはＰＥＣＶＤ法で蒸着されたａ−ＳｉＣＯＨ薄膜であることを特徴とする、請求項３３に記載の半導体素子。
【請求項３５】
前記ａ−ＳｉＣＯＨ薄膜は誘電定数が３．６以下であり、４００〜８００ｎｍの波長範囲で９５％以上の光透過度を有することを特徴とする、請求項３４に記載の半導体素子。
【請求項３６】
前記基板は液晶表示素子、光発光ダイオードディスプレイ素子、及び有機光発光ダイオードディスプレイ素子からなる群から選択されることを特徴とする、請求項３４に記載の半導体素子。
【請求項３７】
前記シラン（ＳｉＨ4）気体の添加量は基本ソース気体に対して１：０．５〜１であることを特徴とする、請求項３４に記載の半導体素子。
【請求項３８】
前記基本ソース気体は下記の化学式１、化学式２、化学式３で表示されるオルガノシリコン化合物からなる群から１種以上選択されることを特徴とする、請求項３４に記載の半導体素子。
［化学式１］
ＳｉＨx（ＣＨ3）4-x
上記式で、ｘは０、１、２または４の整数であり、
［化学式２］
Ｓｉ（ＯＲ1）xＲ24-x
上記式で、Ｒ1及びＲ2は各々独立的にまたは同時に炭素数１〜５のアルキル基またはアルケニル基に置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはＲ1及びＲ2は各々独立的にまたは同時にメチル、エチル、プロピル、またはビニル基であり、ｘは０〜４の整数であり、
［化学式３］
サイクリック−（ＳｉＲ1Ｒ2−Ｏ）n
上記式で、Ｒ1及びＲ2は各々独立的にまたは同時に水素、炭素数１〜５のアルキル基またはアルケニル基に置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはＲ1及びＲ2は各々独立的にまたは同時に水素、メチル、エチル、プロピル、またはビニル基である。
【請求項３９】
前記酸化剤はＯ2、Ｎ2Ｏ、ＮＯ、ＣＯ2、ＣＯ、オゾン、及びこれらの混合物からなる群から選択されることを特徴とする、請求項３４に記載の半導体素子。
【請求項４０】
前記低誘電率絶縁膜は電力密度０．２〜１．５Ｗ／ｃｍ2、圧力１〜１００００Ｔｏｒｒ、温度２５〜３００℃でプラズマに反応気体混合物を露出させて実施されるＰＥＣＶＤ法で蒸着されたことを特徴とする、請求項３３に記載の半導体素子。
【請求項４１】
絶縁基板と、
前記絶縁基板上に形成されている第１信号線と、
前記第１信号線上に形成されている第１絶縁膜と、
前記第１絶縁膜上に形成されており、前記第１信号線と交差している第２信号線と、
前記第１信号線及び前記第２信号線と連結されている薄膜トランジスタと、
低誘電率絶縁膜であり、前記薄膜トランジスタ上に形成されており、前記薄膜トランジスタの所定の電極を露出させる第１接触孔を有する第２絶縁膜と、
前記第２絶縁膜上に形成されており、前記第１接触孔を通じて前記薄膜トランジスタの所定の電極と連結されている第１画素電極と
を含む薄膜トランジスタ基板。
【請求項４２】
前記低誘電率絶縁膜は薄膜トランジスタ上に気体状態の基本ソース気体、シラン（ＳｉＨ4）及び酸化剤を含む反応気体混合物を添加してＣＶＤ法またはＰＥＣＶＤ法で蒸着されたａ−ＳｉＣＯＨ膜であることを特徴とする、請求項４１に記載の薄膜トランジスタ基板。
【請求項４３】
前記シラン（ＳｉＨ4）気体の添加量は基本ソース気体に対して１：０．５〜１であることを特徴とする、請求項４２に記載の薄膜トランジスタ基板。
【請求項４４】
前記基本ソース気体は下記の化学式１、化学式２、化学式３で表示されるオルガノシリコン化合物からなる群から１種以上選択されることを特徴とする、請求項４２に記載の薄膜トランジスタ基板：
［化学式１］
ＳｉＨx（ＣＨ3）4-x
上記式で、ｘは０、１、２または４の整数であり、
［化学式２］
Ｓｉ（ＯＲ1）xＲ24-x
上記式で、Ｒ1及びＲ2は各々独立的にまたは同時に炭素数１〜５のアルキル基またはアルケニル基に置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはＲ1及びＲ2は各々独立的にまたは同時にメチル、エチル、プロピル、またはビニル基であり、ｘは０〜４の整数であり、
［化学式３］
サイクリック−（ＳｉＲ1Ｒ2−Ｏ）n
上記式で、Ｒ1及びＲ2は各々独立的にまたは同時に水素、炭素数１〜５のアルキル基またはアルケニル基に置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはＲ1及びＲ2は各々独立的にまたは同時に水素、メチル、エチル、プロピル、またはビニル基である。
【請求項４５】
前記酸化剤はＯ2、Ｎ2Ｏ、ＮＯ、ＣＯ2、ＣＯ、オゾン、及びこれらの混合物からなる群から選択されることを特徴とする、請求項４２に記載の薄膜トランジスタ基板。
【請求項４６】
前記低誘電率絶縁膜は電力密度０．２〜１．５Ｗ／ｃｍ2、圧力１〜１００００Ｔｏｒｒ、温度２５〜３００℃でプラズマに反応気体混合物を露出させて実施されるＰＥＣＶＤ法で蒸着されたことを特徴とする、請求項４２に記載の薄膜トランジスタ基板。
【請求項４７】
前記低誘電率絶縁膜の誘電定数は２〜３の値を有することを特徴とする、請求項４１に記載の薄膜トランジスタ基板。
【請求項４８】
前記第１絶縁膜は前記低誘電率絶縁膜の下部膜と窒化ケイ素からなる上部膜とからなることを特徴とする、請求項４１に記載の薄膜トランジスタ基板。
【請求項４９】
前記画素電極は光を反射させる不透明な導電物質または透明な導電物質からなることを特徴とする、請求項４１に記載の薄膜トランジスタ基板。
【請求項５０】
前記第２絶縁膜は表面に凹凸パターンを有することを特徴とする、請求項４１に記載の薄膜トランジスタ基板。
【請求項５１】
絶縁基板上に形成されているデータ線を含むデータ配線と、
前記絶縁基板上に形成されている赤、緑、青の色フィルターと、
低誘電率絶縁膜であり、前記データ配線及び前記色フィルター上に形成されており、前記データ配線の所定部分を露出させる第１接触孔を有するバッファー層と、
前記バッファー層上に形成されており、前記データ線と交差して画素を定義するゲート線及び前記ゲート線と連結されているゲート電極を含むゲート配線と、
前記ゲート配線上に形成されており、前記第１接触孔の少なくとも一部分を露出させる第２接触孔を有するゲート絶縁膜と、
前記ゲート電極の上部の前記ゲート絶縁膜上に形成されている半導体層と、
前記第１接触孔及び前記第２接触孔を通じて前記データ線と連結されており少なくとも一部分が前記半導体層と接しているソース用電極、前記半導体層上で前記ソース用電極と対向しているドレイン用電極及び前記ドレイン用電極と連結されている画素電極を含む画素配線と、
を含む薄膜トランジスタ基板。
【請求項５２】
前記バッファー層は色フィルター上に気体状態の基本ソース気体、シラン（ＳｉＨ4）及び酸化剤を含む反応気体混合物を添加してＣＶＤ法またはＰＥＣＶＤ法で蒸着されたａ−ＳｉＣＯＨ膜であることを特徴とする、請求項５１に記載の薄膜トランジスタ基板。
【請求項５３】
前記シラン（ＳｉＨ4）気体の添加量は基本ソース気体に対して１：０．５〜１であることを特徴とする、請求項５２に記載の薄膜トランジスタ基板。
【請求項５４】
前記基本ソース気体は下記の化学式１、化学式２、化学式３で表示されるオルガノシリコン化合物からなる群から１種以上選択されることを特徴とする、請求項５２に記載の薄膜トランジスタ基板：
［化学式１］
ＳｉＨx（ＣＨ3）4-x
上記式で、ｘは０、１、２または４の整数であり、
［化学式２］
Ｓｉ（ＯＲ1）yＲ24-y
上記式で、ｘは０、１、２または４の整数であり、
［化学式２］
Ｓｉ（ＯＲ1）xＲ24-x
上記式で、Ｒ1及びＲ2は各々独立的にまたは同時に炭素数１〜５のアルキル基またはアルケニル基に置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはＲ1及びＲ2は各々独立的にまたは同時にメチル、エチル、プロピル、またはビニル基であり、ｘは０〜４の整数であり、
［化学式３］
サイクリック−（ＳｉＲ1Ｒ2−Ｏ）n
上記式で、Ｒ1及びＲ2は各々独立的にまたは同時に水素、炭素数１〜５のアルキル基またはアルケニル基に置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはＲ1及びＲ2は各々独立的にまたは同時に水素、メチル、エチル、プロピル、またはビニル基である。
【請求項５５】
前記酸化剤はＯ2、Ｎ2Ｏ、ＮＯ、ＣＯ2、ＣＯ、オゾン、及びこれらの混合物からなる群から選択されることを特徴とする、請求項５２に記載の薄膜トランジスタ基板。
【請求項５６】
前記低誘電率絶縁膜は電力密度０．２〜１．５Ｗ／ｃｍ2、圧力１〜１００００Ｔｏｒｒ、温度２５〜３００℃でプラズマに反応気体混合物を露出させて実施されるＰＥＣＶＤ法で蒸着されたことを特徴とする、請求項５１に記載の薄膜トランジスタ基板。
【請求項５７】
前記バッファー層の誘電率は２から３の間の値を有することを特徴とする、請求項５１に記載の薄膜トランジスタ基板。
【請求項５８】
前記半導体層パターンは第１非晶質シリコン膜と、前記第１非晶質シリコン膜よりバンドギャップが低い第２非晶質シリコン膜との二重層構造からなることを特徴とする、請求項５１に記載の薄膜トランジスタ基板。
【請求項５９】
前記データ線と同一な層に同一な物質で形成されており、前記半導体層パターンに対応する部分に位置する光遮断部をさらに含む、請求項５１に記載の薄膜トランジスタ基板。
【請求項６０】
前記光遮断部は前記ゲート線方向に延びていることを特徴とする、請求項５１に記載の薄膜トランジスタ基板。
【請求項６１】
絶縁基板と、
前記基板上に形成されており、ゲート線、ゲート電極及びゲートパッドを含むゲート配線と、
前記ゲート配線上に形成されており、少なくとも前記ゲートパッドを露出させる接触孔を有するゲート絶縁膜と、
前記ゲート絶縁膜上に形成されている半導体層パターンと、
前記半導体層パターン上に形成されている接触層パターンと、
前記接触層パターン上に形成されており、前記接触層パターンと実質的に同一な形態を有しソース電極、ドレイン電極、データ線及びデータパッドを含むデータ配線と、
前記データ配線上に形成されており、前記ゲートパッド、前記データパッド及び前記ドレイン電極を露出させる接触孔を有し、低誘電率絶縁膜からなる保護膜パターンと、
露出されている前記ゲートパッド、データパッド及びドレイン電極と各々電気的に連結される透明電極層パターンと
を含む液晶表示装置用薄膜トランジスタ基板。
【請求項６２】
前記低誘電率絶縁膜はデータ配線上に気体状態の基本ソース気体、シラン（ＳｉＨ4）及び酸化剤を含む反応気体混合物を添加してＣＶＤ法またはＰＥＣＶＤ法で蒸着されたａ−ＳｉＣＯＨ膜であることを特徴とする、請求項６１に記載の液晶表示装置用薄膜トランジスタ基板。
【請求項６３】
前記シラン（ＳｉＨ4）気体の添加量は基本ソース気体に対して１：０．５〜１であることを特徴とする、請求項６２に記載の液晶表示装置用薄膜トランジスタ基板。
【請求項６４】
前記基本ソース気体は下記の化学式１、化学式２、化学式３で表示されるオルガノシリコン化合物からなる群から１種以上選択されることを特徴とする、請求項６２に記載の液晶表示装置用薄膜トランジスタ基板：
［化学式１］
ＳｉＨx（ＣＨ3）4-x
上記式で、ｘは０、１、２または４の整数であり、
［化学式２］
Ｓｉ（ＯＲ1）xＲ24-x
上記式で、Ｒ1及びＲ2は各々独立的にまたは同時に炭素数１〜５のアルキル基またはアルケニル基に置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはＲ1及びＲ2は各々独立的にまたは同時にメチル、エチル、プロピル、またはビニル基であり、ｘは０〜４の整数であり、
［化学式３］
サイクリック−（ＳｉＲ1Ｒ2−Ｏ）n
上記式で、Ｒ1及びＲ2は各々独立的にまたは同時に水素、炭素数１〜５のアルキル基またはアルケニル基に置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはＲ1及びＲ2は各々独立的にまたは同時に水素、メチル、エチル、プロピル、またはビニル基である。
【請求項６５】
前記酸化剤はＯ2、Ｎ2Ｏ、ＮＯ、ＣＯ2、ＣＯ、オゾン、及びこれらの混合物からなる群から選択されることを特徴とする、請求項６２に記載の液晶表示装置用薄膜トランジスタ基板。
【請求項６６】
前記低誘電率絶縁膜は電力密度０．２〜１．５Ｗ／ｃｍ2、圧力１〜１００００Ｔｏｒｒ、温度２５〜３００℃でプラズマに反応気体混合物を露出させて実施されるＰＥＣＶＤ法で蒸着されたことを特徴とする、請求項６１に記載の液晶表示装置用薄膜トランジスタ基板。
【請求項６７】
前記低誘電率絶縁膜の誘電定数は２〜３の値を有することを特徴とする、請求項６１に記載の液晶表示装置用薄膜トランジスタ基板。
【請求項６８】
前記絶縁基板上の前記ゲート配線と同一な層に形成されている保持容量線と、
前記保持容量線と重畳しており、前記半導体パターンと同一な層に形成されている維持蓄電器用半導体パターンと、
前記維持蓄電器用半導体パターン上に形成されており、前記維持蓄電器用半導体パターンと同一な平面的形態を有する維持蓄電器用接触層パターンと、
前記維持蓄電器用接触層パターン上に形成されており、前記維持蓄電器用半導体パターンと同一な平面的形態を有する維持蓄電器用導電体パターンとをさらに含み、
前記維持蓄電器用導電体パターンは前記透明電極層パターンの一部と連結されていることを特徴とする、請求項６２に記載の液晶表示装置用薄膜トランジスタ基板。
【請求項６９】
絶縁基板上にゲート線、前記ゲート線と連結されているゲート電極及び前記ゲート線と連結されているゲートパッドを含むゲート配線を形成する段階と、
ゲート絶縁膜を形成する段階と、
半導体層を形成する段階と、
導電物質を積層しパターニングして前記ゲート線と交差するデータ線、前記データ線と連結されているデータパッド、前記データ線と連結されており前記ゲート電極に隣接するソース電極及び前記ゲート電極に対して前記ソース電極の対向側に位置するドレイン電極を含むデータ配線を形成する段階と、
低誘電率絶縁膜を蒸着して保護膜を形成する段階と、
前記ゲート絶縁膜と共に前記保護膜をパターニングして前記ゲートパッド、前記データパッド及び前記ドレイン電極を各々露出する接触孔を形成する段階と、
透明導電膜を積層しパターニングして前記接触孔を通じて前記ゲートパッド、前記データパッド及び前記ドレイン電極と各々連結される補助ゲートパッド、補助データパッド及び画素電極を形成する段階と、
を含む薄膜トランジスタ基板の製造方法。
【請求項７０】
前記保護膜を形成する段階は、データ配線上に気体状態の基本ソース気体、シラン（ＳｉＨ4）、及び酸化剤を含む反応気体混合物を添加してＣＶＤ法またはＰＥＣＶＤ法でａ−ＳｉＣＯＨ薄膜を蒸着する段階であることを特徴とする、請求項６９に記載の薄膜トランジスタ基板の製造方法。
【請求項７１】
シラン（ＳｉＨ4）気体の添加量は基本ソース気体に対して１：０．５〜１であることを特徴とする、請求項７０に記載の薄膜トランジスタ基板の製造方法。
【請求項７２】
前記基本ソース気体は下記の化学式１、化学式２、化学式３で表示されるオルガノシリコン化合物からなる群から１種以上選択されることを特徴とする、請求項７０に記載の薄膜トランジスタ基板の製造方法：
［化学式１］
ＳｉＨx（ＣＨ3）4-x
上記式で、ｘは０、１、２または４の整数であり、
［化学式２］
Ｓｉ（ＯＲ1）xＲ24-x
上記式で、Ｒ1及びＲ2は各々独立的にまたは同時に炭素数１〜５のアルキル基またはアルケニル基に置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはＲ1及びＲ2は各々独立的にまたは同時にメチル、エチル、プロピル、またはビニル基であり、ｘは０〜４の整数であり、
［化学式３］
サイクリック−（ＳｉＲ1Ｒ2−Ｏ）n
上記式で、Ｒ1及びＲ2は各々独立的にまたは同時に水素、炭素数１〜５のアルキル基またはアルケニル基に置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはＲ1及びＲ2は各々独立的にまたは同時に水素、メチル、エチル、プロピル、またはビニル基である。
【請求項７３】
前記酸化剤はＯ2、Ｎ2Ｏ、ＮＯ、ＣＯ2、ＣＯ、オゾン、及びこれらの混合物からなる群から選択されることを特徴とする、請求項７０に記載の薄膜トランジスタ基板の製造方法。
【請求項７４】
前記低誘電率絶縁膜の誘電定数は２〜３の値を有することを特徴とする、請求項６９に記載の薄膜トランジスタ基板の製造方法。
【請求項７５】
前記データ配線及び前記半導体層は、第１部分、前記第１部分より厚さが厚い第２部分、前記第１部分より厚さが薄い第３部分を有する感光膜パターンを利用するフォトエッチング工程で共に形成することを特徴とする、請求項６９に記載の薄膜トランジスタ基板の製造方法。
【請求項７６】
前記フォトエッチング工程において、前記第１部分は前記ソース電極と前記ドレイン電極の間に位置するように形成し、前記第２部分は前記データ配線の上部に位置するように形成することを特徴とする、請求項６９に記載の薄膜トランジスタ基板の製造方法。
【請求項７７】
前記ゲート絶縁膜を形成する段階は、低誘電率絶縁膜で蒸着する第１段階及び窒化シリコン膜を蒸着する第２段階からなり、前記第１段階と前記第２段階は真空が維持される状態で進められることを特徴とする、請求項６９に記載の薄膜トランジスタ基板の製造方法。
【請求項７８】
絶縁基板上にデータ線を含むデータ配線を形成する第１段階と、
前記基板の上部に赤、緑、青の色フィルターを形成する第２段階と、
低誘電率絶縁膜で前記データ配線及び前記色フィルターを覆うバッファー層を形成する第３段階と、
前記絶縁膜の上部にゲート線及びゲート電極を含むゲート配線を形成する第４段階と、
前記ゲート配線を覆うゲート絶縁膜を形成する第５段階と、
前記ゲート絶縁膜上に抵抗性接触層と半導体層パターンを形成すると同時に前記ゲート絶縁膜と前記バッファー層に前記データ線の一部を露出する第１接触孔を形成する第６段階と、
前記島形の抵抗性接触層パターン上に互いに分離されて形成されており同一な層に形成されたソース用電極及びドレイン用電極、前記ドレイン用電極と連結された画素電極を含む画素配線を形成する第７段階と、
前記ソース用電極と前記ドレイン用電極の間に位置する前記抵抗性接触層パターンの露出部分を除去して前記抵抗性接触層パターンを両側に分離する第８段階と、
を含む薄膜トランジスタ基板の製造方法。
【請求項７９】
前記バッファー層を形成する段階は、色フィルター上に気体状態の基本ソース気体、シラン（ＳｉＨ4）、及び酸化剤を含む反応気体混合物を添加してＣＶＤ法またはＰＥＣＶＤ法でａ−ＳｉＣＯＨ薄膜を蒸着する段階であることを特徴とする、請求項７８に記載の薄膜トランジスタ基板の製造方法。
【請求項８０】
シラン（ＳｉＨ4）気体の添加量は基本ソース気体に対して１：０．５〜１であることを特徴とする、請求項７９に記載の薄膜トランジスタ基板の製造方法。
【請求項８１】
前記基本ソース気体は下記の化学式１、化学式２、化学式３で表示されるオルガノシリコン化合物からなる群から１種以上選択されることを特徴とする、請求項７９に記載の薄膜トランジスタ基板の製造方法：
［化学式１］
ＳｉＨx（ＣＨ3）4-x
上記式で、ｘは０、１、２または４の整数であり、
［化学式２］
Ｓｉ（ＯＲ1）xＲ24-x
上記式で、Ｒ1及びＲ2は各々独立的にまたは同時に炭素数１〜５のアルキル基またはアルケニル基に置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはＲ1及びＲ2は各々独立的にまたは同時にメチル、エチル、プロピル、またはビニル基であり、ｘは０〜４の整数であり、
［化学式３］
サイクリック−（ＳｉＲ1Ｒ2−Ｏ）n
上記式で、Ｒ1及びＲ2は各々独立的にまたは同時に水素、炭素数１〜５のアルキル基またはアルケニル基に置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはＲ1及びＲ2は各々独立的にまたは同時に水素、メチル、エチル、プロピル、またはビニル基である。
【請求項８２】
前記酸化剤はＯ2、Ｎ2Ｏ、ＮＯ、ＣＯ2、ＣＯ、オゾン、及びこれらの混合物からなる群から選択されることを特徴とする、請求項７９に記載の薄膜トランジスタ基板の製造方法。
【請求項８３】
前記低誘電率絶縁膜の誘電定数は２〜３の値を有することを特徴とする、請求項８０に記載の薄膜トランジスタ基板の製造方法。
【請求項８４】
前記第６段階は、
前記ゲート絶縁膜上に非晶質シリコン膜、不純物がドーピングされた非晶質シリコン膜を順次に蒸着する段階と、
前記ゲート電極上の所定面積を覆っている第１部分、前記第１接触孔が形成される部分を除いた残りの部分を覆っており前記第１部分より薄い第２部分からなる感光膜パターンを形成する段階と、
前記感光膜の第１部分及び第２部分をマスクとしてその下部の前記不純物がドーピングされた非晶質シリコン膜、前記非晶質シリコン膜、前記ゲート絶縁膜及び前記バッファー層をエッチングして前記第１接触孔を形成する段階と、
前記感光膜パターンの第２部分を除去する段階と、
前記感光膜パターンの第１部分をマスクとしてその下部の前記不純物がドーピングされた非晶質シリコン膜及び前記非晶質シリコン膜をエッチングして前記半導体層パターンと前記抵抗性接触層パターンを形成する段階と、
前記感光膜パターンの第１部分を除去する段階と、
を含む、請求項８０に記載の薄膜トランジスタ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子の低誘電率絶縁膜の蒸着方法に係わり、より詳しくは半導体素子の保護膜を形成する方法で用いられるＣＶＤまたはＰＥＣＶＤ工程にシラン（ＳｉＨ4）気体を添加して低誘電率絶縁膜の蒸着速度を大きく増加させることができる低誘電率絶縁膜の蒸着方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ基板は液晶表示装置や有機ＥＬ（electro luminescence）表示装置等で各画素を独立的に駆動するための回路基板として用いられる。薄膜トランジスタ基板は走査信号を伝達する走査信号配線またはゲート配線と画像信号を伝達する画像信号線またはデータ配線が形成されており、ゲート配線及びデータ配線と連結されている薄膜トランジスタ、薄膜トランジスタと連結されている画素電極、ゲート配線を覆って絶縁するゲート絶縁膜及び薄膜トランジスタとデータ配線を覆って絶縁する保護膜などからなる。薄膜トランジスタはゲート配線の一部であるゲート電極とチャンネルを形成する半導体層、データ配線の一部であるソース電極とドレイン電極及びゲート絶縁膜と保護膜などからなる。薄膜トランジスタはゲート配線を通じて伝達される走査信号に応じてデータ配線を通じて伝達される画像信号を画素電極に伝達または遮断するスイッチング素子である。
【０００３】
このような薄膜トランジスタ基板を使用する代表的装置には液晶表示装置があり、液晶表示装置が次第に大型化、高精細化されることに伴って各種寄生容量の増加による信号歪曲問題が至急に解決しなければならない問題として台頭している。また、ノートブックコンピュータでの消費電力減少と、ＴＶ用液晶表示装置での可視聴距離を増加させるための輝度向上の必要性とによって、開口率増大要求が大きくなっている。しかし、開口率を増大させるためには、画素電極をデータ配線上に重畳するように形成する必要があるが、このようにする場合、画素電極とデータ線の間の寄生容量が増加するようになる。寄生容量の増加による問題を解決するためには、画素電極とデータ線の間の垂直離隔を十分に確保しなければならず、垂直離隔の確保のために、従来では主に有機絶縁膜で保護膜を形成する。しかし、有機絶縁膜を利用する工程は次のような短所を有する。まず、材料費が高価である。特にスピンコーティング時に損失される量が多いので材料費の増加を招く。また、有機絶縁膜は耐熱性が不足するため後続工程が多くの制約を受ける。また、材料の固まりなどによって不純物粒子が発生する頻度が高い。上部膜及び下部膜との接着力が脆弱である。保護膜上に形成される画素電極形成時、エッチング誤差が非常に大きい。
【０００４】
一方、一般にＳｉＯ2及びＳｉＮの誘電薄膜は多様な形態の電気的な素子を製造する時に用いられる。前記物質はシリコンＩＣから平板ディスプレイ（Flat Panel Displays）の光学波誘導装置（Optical wave guides）を製造するための最適化された工程の研究が継続的に進められている。
【０００５】
大部分の場合、前記物質は全ての素子要求及び強い電気的及び機械的物性を提供する。しかし、最近の素子の性能を改善するための方法は、導電層をさらに近接させるか、または共に密着させることである。さらに、現在用いられている素子は携帯用であって一定のＡＣ結合よりは、むしろバッテリー上に流れることに必要なさらに低い電力消費が重要視されている。したがって、さらに高い電力消費及びさらに遅い作動速度を招く電気容量結合を減少させるためには低誘電定数を有する新たな物質が要求される。
【０００６】
このような問題を解決するためのものとして、付加的な機能基を除いては低密度であるＳｉ−Ｃ結合を基本とする物質が用いられている。該物質は低密度を示して低誘電定数を有する。このような物質はａ−ＳｉＣＯＨまたはシリコンオキシカーバイド（silicon oxycarbide）であり、２．７〜３．５の低誘電定数値を示して半導体素子の性能を大きく改善することができる。
【０００７】
したがって、ＴＦＴ−ＬＣＤパネルの層間絶縁膜及び保護膜として、ａ−ＳｉＣＯＨ、ａ−Ｓｉ：Ｏ：ＦなどＣＶＤ法で蒸着される低誘電率絶縁膜を用いると、データ配線と画素（pixel）電極の間の結合静電容量（coupling capacitance）を減らしてＲＣ時間遅延（time delay）及びクロストーク（cross-talk）を減少させることができる。特に、超高開口率構造を実現するためには、画素電極をデータ電極上にオーバーラップしなければならない。しかし、従来の保護膜のうちの１つであるＳｉＮｘ保護膜は、負荷静電容量（load capacitance）が非常に大きくなって、画像実現が困難であった。したがって、絶縁保護膜の誘電定数はできるだけ低くなければならず、保護膜の厚さを増加させて垂直方向へ十分に離隔させる必要がある。このために、前記ＣＶＤ法で蒸着した保護膜が主に用いられている。
【０００８】
ＣＶＤ法で蒸着される低誘電率層間絶縁膜であるａ−ＳｉＣＯＨ膜では、その用途に応じて結合静電容量（coupling capacitance）を減少させるために数μｍの厚さが要求される。通常、半導体工程での絶縁薄膜は数mmであるので、このような厚さの増加による処理量（throughput）の低下を補償するためには非常に速い蒸着速度が要求される。
【０００９】
通常、ａ−ＳｉＣＯＨ薄膜は主ソース気体（main source gas）であるＳｉＨ（ＣＨ3）3（以下、Ｚ３ＭＳTMという）に酸化剤であるＮ2ＯまたはＯ2、及び均一性（uniformity）改善及び特性安定化などのためにＡｒまたはＨｅのような不活性気体を添加してＰＥＣＶＤ（plasma enhanced chemical vapor deposition）法によって蒸着する。前記ａ−ＳｉＣＯＨ薄膜の場合、ソース気体（例えば、トリメチルシラン）の流量を増加させると蒸着速度も速くなると知られている。しかし、前記方法の場合、基本ソース気体の流量が増加することに伴って機械的強度が減少して、後続工程で損傷を受ける程度に柔らかい薄膜が形成され、相対的に高価なソース気体の消耗量増加によって製造費用が増加するようになる問題がある。また、最低の誘電定数（ｋ）を有するように最適化されたＣＶＤ蒸着工程の諸般パラメター（parameter）を変化させると、誘電定数が急激に増加するため、厚さをさらに増加させなければならない悪循環に陥るようになる。図１に示されているように、全体ソース気体の流量［Ｚ３ＭＳ＋Ｎ2Ｏ］が増加することに伴って誘電定数がほとんど直線的に増加することが分かる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
そこで、前記のような従来技術の問題点を解決するために、本発明は低誘電定数値を維持し、他の物性はそのまま保存しながら蒸着速度のみを大きく向上させて、寄生容量問題を解消し、高開口率構造を実現することができ、工程時間を短縮することができる半導体素子の低誘電率絶縁膜の蒸着方法を提供することを目的とする。
【００１１】
本発明の他の目的は、上記方法で蒸着された絶縁膜を保護膜として用いて製造された半導体素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明は、基板（substrate）が含まれた蒸着チャンバーに気体状態の基本ソース気体、シラン（ＳｉＨ4）、及び酸化剤を含む反応気体混合物を添加してＣＶＤ法またはＰＥＣＶＤ法でａ−ＳｉＣＯＨ薄膜を蒸着する段階を含む半導体素子の低誘電率絶縁膜の蒸着方法を提供する。
【００１３】
また、本発明は、絶縁基板に第１絶縁膜、第２絶縁膜、バッファー層、ゲート絶縁膜、及び保護膜パターンを少なくとも１つ含む半導体素子において、前記第１絶縁膜、第２絶縁膜、バッファー層、ゲート絶縁膜、及び保護膜パターンのうちの少なくとも１つはシラン（ＳｉＨ4）気体を添加してＣＶＤ法またはＰＥＣＶＤ法で蒸着された低誘電率絶縁膜であることを特徴とする半導体素子を提供する。
【００１４】
また、本発明は、絶縁基板、第１絶縁膜、薄膜トランジスタ、第２絶縁膜及び画素電極を含む半導体素子において、前記第１絶縁膜及び第２絶縁膜のうちの少なくとも１つがシラン（ＳｉＨ4）気体を添加してＣＶＤ法またはＰＥＣＶＤ法で蒸着された低誘電率絶縁膜であることを特徴とする半導体素子を提供する。
【００１５】
また、本発明は、絶縁基板、データ配線、色フィルター、バッファー層、ゲート配線、ゲート絶縁膜、半導体層、及び画素配線を含む半導体素子において、前記バッファー層及びゲート絶縁膜のうちの少なくとも１つがシラン（ＳｉＨ4）気体を添加してＣＶＤ法またはＰＥＣＶＤ法で蒸着された低誘電率絶縁膜であることを特徴とする半導体素子を提供する。
【００１６】
また、本発明は、絶縁基板、ゲート線、ゲート配線、ゲート絶縁膜、半導体層パターン、接触層パターン、データ配線、保護膜パターン、及び透明電極層パターンを含む半導体素子において、前記ゲート絶縁膜及び保護膜パターンのうちの少なくとも１つがシラン（ＳｉＨ4）気体を添加してＣＶＤ法またはＰＥＣＶＤ法で蒸着された低誘電率絶縁膜であることを特徴とする半導体素子を提供する。
【００１７】
また、本発明は、絶縁基板、前記絶縁基板上に形成されている第１信号線、前記第１信号線上に形成されている第１絶縁膜、前記第１絶縁膜上に形成されており前記第１信号線と交差している第２信号線、前記第１信号線及び前記第２信号線と連結されている薄膜トランジスタ、低誘電率絶縁膜であり前記薄膜トランジスタ上に形成されており前記薄膜トランジスタの所定の電極を露出させる第１接触孔を有する第２絶縁膜、前記第２絶縁膜上に形成されており前記第１接触孔を通じて前記薄膜トランジスタの所定の電極と連結されている第１画素電極を含む薄膜トランジスタ基板を提供する。
【００１８】
この時、第１絶縁膜は低誘電率絶縁膜である下部膜と窒化シリコン膜である上部膜とから構成することができ、第２絶縁膜は表面に凹凸パターンを有する構成とすることができる。また、前記画素電極は光を反射させる不透明な導電物質または透明な導電物質からなる。
【００１９】
また、本発明は絶縁基板上に形成されているデータ線を含むデータ配線、前記絶縁基板上に形成されている赤、緑、青の色フィルター、低誘電率絶縁膜であり前記データ配線及び前記色フィルター上に形成されており前記データ配線の所定部分を露出させる第１接触孔を有するバッファー層、前記バッファー層上に形成されており前記データ線と交差して画素を定義するゲート線及び前記ゲート線と連結されているゲート電極を含むゲート配線、前記ゲート配線上に形成されており前記第１接触孔の少なくとも一部分を露出させる第２接触孔を有するゲート絶縁膜、前記ゲート電極の上部の前記ゲート絶縁膜上に形成されている半導体層、前記第１接触孔及び前記第２接触孔を通じて前記データ線と連結されており少なくとも一部分が前記半導体層と接しているソース用電極、前記半導体層上で前記ソース用電極と対向しているドレイン用電極及び前記ドレイン用電極と連結されている画素電極を含む画素配線を含む薄膜トランジスタ基板を提供する。
【００２０】
また、本発明は絶縁基板、前記基板上に形成されておりゲート線、ゲート電極及びゲートパッドを含むゲート配線、前記ゲート配線上に形成されており少なくとも前記ゲートパッドを露出させる接触孔を有するゲート絶縁膜、前記ゲート絶縁膜上に形成されている半導体層パターン、前記半導体層パターン上に形成されている接触層パターン、前記接触層パターン上に形成されており前記接触層パターンと実質的に同一な形態を有しソース電極、ドレイン電極、データ線及びデータパッドを含むデータ配線、前記データ配線上に形成されており前記ゲートパッド、前記データパッド及び前記ドレイン電極を露出させる接触孔を有し、低誘電率絶縁膜からなる保護膜パターン、露出されている前記ゲートパッド、データパッド及びドレイン電極と各々電気的に連結される透明電極層パターンを含む液晶表示装置用薄膜トランジスタ基板を提供する。
【００２１】
また、本発明は絶縁基板上にゲート線、前記ゲート線と連結されているゲート電極及び前記ゲート線と連結されているゲートパッドを含むゲート配線を形成する段階、ゲート絶縁膜を形成する段階、半導体層を形成する段階、導電物質を積層しパターニングして前記ゲート線と交差するデータ線、前記データ線と連結されているデータパッド、前記データ線と連結されており前記ゲート電極に隣接するソース電極及び前記ゲート電極に対して前記ソース電極の対向側に位置するドレイン電極を含むデータ配線を形成する段階、低誘電率絶縁膜を蒸着して保護膜を形成する段階、前記ゲート絶縁膜と共に前記保護膜をパターニングして前記ゲートパッド、前記データパッド及び前記ドレイン電極を各々露出する接触孔を形成する段階、透明導電膜を積層しパターニングして前記接触孔を通じて前記ゲートパッド、前記データパッド及び前記ドレイン電極と各々連結される補助ゲートパッド、補助データパッド及び画素電極を形成する段階を含む薄膜トランジスタ基板の製造方法を提供する。
【００２２】
また、本発明は絶縁基板上にデータ線を含むデータ配線を形成する第１段階、前記基板の上部に赤、緑、青の色フィルターを形成する第２段階、低誘電率絶縁膜で前記データ配線及び前記色フィルターを覆うバッファー層を形成する第３段階、前記絶縁膜の上部にゲート線及びゲート電極を含むゲート配線を形成する第４段階、前記ゲート配線を覆うゲート絶縁膜を形成する第５段階、前記ゲート絶縁膜上に抵抗性接触層と半導体層パターンを形成すると同時に前記ゲート絶縁膜と前記バッファー層に前記データ線の一部を露出する第１接触孔を形成する第６段階、前記島形の抵抗性接触層パターン上に互いに分離されて形成されており同一な層に形成されるソース用電極及びドレイン用電極と、前記ドレイン用電極と連結された画素電極を含む画素配線を形成する第７段階、前記ソース用電極と前記ドレイン用電極の間に位置する前記抵抗性接触層パターンの露出部分を除去して前記抵抗性接触層パターンを両側に分離する第８段階を含む薄膜トランジスタ基板の製造方法を提供する。
【００２３】
この時、前記薄膜トランジスタ基板における低誘電率絶縁膜は前記蒸着方法で製造されたａ−ＳｉＣＯＨ薄膜である。
【発明の効果】
【００２４】
本発明によると、シラン気体を用いて蒸着されたａ−ＳｉＣＯＨ膜（低誘電率絶縁膜）を保護膜として形成することによって絶縁膜の物性はそのまま維持しながら蒸着速度を大きく改善することができる。したがって、寄生容量問題を解消して高開口率構造を実現することができ、工程時間を短縮することができる。
【発明を実施するための最良の形態】
【００２５】
以下に添付図面を参照しながら本発明をより詳しく説明する。
【００２６】
本発明はＴＦＴ−ＬＣＤなどのような半導体素子の保護膜を形成する時に基本ソース気体にシラン（ＳｉＨ4）気体を添加することによって低誘電率絶縁膜であるａ−ＳｉＣＯＨ薄膜の他の物性はそのまま保存しながら薄膜の蒸着速度のみを改善する特徴がある。
【００２７】
これによって、本発明は従来の寄生容量問題を解消して高開口率構造を実現することができ、工程時間を短縮することができる。
【００２８】
ａ−ＳｉＣＯＨ薄膜（低誘電率絶縁膜）は基板（substrate）が含まれた蒸着チャンバーに気体状態の基本ソース気体、シラン（ＳｉＨ4）及び酸化剤を含む反応気体混合物を添加してＣＶＤ法またはＰＥＣＶＤ法によって蒸着して得ることができる。この時、均一性（uniformity）改善及び特性安定化などのためにＡｒまたはＨｅのような不活性気体を含む。
【００２９】
好ましくは、電力密度（power density）０．２〜１．５（Ｗ／ｃｍ2）、圧力１〜１００００Ｔｏｒｒ、温度２５〜３００℃でプラズマに反応気体混合物を露出させて実施されるＰＥＣＶＤ（plasma enhanced chemical vapor deposition）法によって蒸着する。
【００３０】
本発明は誘電定数が３．６以下であり、４００〜８００ｎｍの波長範囲で９５％以上の光透過度を有するａ−ＳｉＣＯＨ薄膜（低誘電率絶縁膜）を得るために、反応中にシラン及び酸化剤の量を調節することが重要である。
【００３１】
したがって、シラン（ＳｉＨ4）気体の添加量は基本ソース気体に対して１：０．５〜１であるのが好ましい。この範囲を逸脱すれば、誘電定数が増加して蒸着速度の改善効果が得られない。
【００３２】
このような低誘電率絶縁膜の誘電定数は２〜３であるのがより好ましい。また、保護膜の厚さは１．５μｍ以上であるのが好ましく、より好ましくは１．５〜４．０μｍである。
【００３３】
基板（substrate）は液晶表示素子、光発光ダイオードディスプレイ素子、及び有機光発光ダイオードディスプレイ素子からなる群から選択されるのが好ましく、液晶表示素子であるのがさらに好ましい。
【００３４】
基本ソース気体は下記の化学式１、化学式２、化学式３で表示されるオルガノシリコン化合物からなる群から１種以上選択されるのが好ましい。
［化学式１］
ＳｉＨx（ＣＨ3）4-x
上記式で、ｘは０、１、２または４の整数であり、
［化学式２］
Ｓｉ（ＯＲ1）xＲ24-x
上記式で、Ｒ1及びＲ2は各々独立的にまたは同時に炭素数１〜５のアルキル基またはアルケニル基に置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはＲ1及びＲ2は各々独立的にまたは同時にメチル、エチル、プロピル、またはビニル基であり、ｘは０〜４の整数であり、
［化学式３］
サイクリック−（ＳｉＲ1Ｒ2−Ｏ）n
上記式で、Ｒ1及びＲ2は各々独立的にまたは同時に水素、炭素数１〜５のアルキル基またはアルケニル基に置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはＲ1及びＲ2は各々独立的にまたは同時に水素、メチル、エチル、プロピル、またはビニル基である。
【００３５】
酸化剤はＯ2、Ｎ2Ｏ、ＮＯ、ＣＯ2、ＣＯ、オゾン、及びこれらの混合物からなる群から選択されるのが好ましい。
【００３６】
このような本発明の方法で蒸着されたａ−ＳｉＣＯＨ薄膜は半導体素子、好ましくは液晶表示素子の製造工程中に絶縁膜として用いられ液晶表示素子の半導体層を覆って効果的に保護することができる。
【００３７】
このように、本発明による方法で各気体の組合比を最適化して低誘電率絶縁膜を蒸着すると、蒸着速度を大きく改善させて機械的強度及び後続工程の損傷無しに既存のＳｉＮｘ薄膜対比厚さが１０倍以上増加することに伴う処理量（throughput）の低下を補償することができ、相対的に高価な従来のソース気体の消耗量増加による製造費用を節約することができる。
【００３８】
以下、本発明の実施例及び比較例を記載する。しかし、下記の実施例は本発明を例示するものであって本発明を限定するものではない。
［実施例１〜９］
容量結合平行板（capacitively coupled parallel plate）ＰＥＣＶＤ反応器を使用して、トリメチルシラン（３ＭＳ）、シラン（ＳｉＨ4）、窒素酸化物（Ｎ2Ｏ）及びアルゴン（Ａｒ）の反応気体混合物を添加して基板としてのベアー（bare）シリコンウエハーまたはガラス上に低誘電率絶縁薄膜を蒸着させた。蒸着温度は２７０℃であり、実施例のＰＥＣＶＤに対する他のパラメーターである誘電定数、成長速度を表１に示した。
【００３９】
ガラス基板上に形成された絶縁膜に対する光透過度を測定した結果、全て４００〜８００ｎｍの範囲で９５％以上の光透過度を示した。
【００４０】
【表１】
2005526387.tif 000003
図２を見ると、本発明で基本ソース気体にシラン（ＳｉＨ4）気体を添加することによりａ−ＳｉＣＯＨの蒸着速度が約６０％以上増加することがわかる。この時、その他の蒸着変数（parameter）を適切に調節すれば、ＳｉＨ4の添加量が増加しても誘電定数（ｋ）の値を一定に維持することができる（図３）。
【００４１】
図４はＳｉＨ4を添加しない場合（記号：青色ダイアモンド）、基本ソース気体の１／２に該当するＳｉＨ4を添加した場合（記号：赤色四角形）、基本ソース気体と同一な量のＳｉＨ4を添加した場合（記号：緑色三角形）のＳｉＨ4の添加及び酸化剤の流量によるａ−ＳｉＣＯＨ薄膜の蒸着速度変化を各々示したものである。垂直（ｙ）軸は酸化剤であるＮ2Ｏ気体対Ｓｉ含有気体［Ｚ３ＭＳ＋ＳｉＨ4］の比率を示す。
【００４２】
図４を見ると、蒸着速度はＮ2Ｏの流量とも関係があり、ＳｉＨ4を添加しない場合には酸化剤／基本ソース気体（例えば、Ｎ2Ｏ／Ｚ３ＭＳ）の比率が増加するほど蒸着速度も増加する傾向を示すが、ＳｉＨ4を添加した場合には酸化剤（例えば、Ｎ2Ｏ）の流量が増加しても蒸着速度はほとんど変化しない。したがって、蒸着速度の改善効果は酸化剤の流量調節よりはＳｉＨ4の添加にさらに大きく起因することを確認できる。
【００４３】
図５はＳｉＨ4の添加量がそれぞれ異なる水準で全体流量［基本ソース気体＋酸化剤＋ＳｉＨ4］を１．５倍及び２倍に各々増加させた時の蒸着速度の変化量を示している。図５を見ると、ＳｉＨ4が添加されない場合、［基本ソース気体＋酸化剤］の流量を１．５倍（２０００ｓｃｃｍ→３０００ｓｃｃｍ）増加させると蒸着速度が約２５％増加するが、基本ソース気体の代わりにＳｉＨ4を添加して全体流量を３０００ｓｃｃｍに増加させると蒸着速度が約１００％近く増加することを確認できる。また、ＳｉＨ4を添加した場合には全体流量変化による蒸着速度の変化がほとんど無いことが示され、ＳｉＨ4添加の効果が優勢である（dominant）ことを確認できる。
【００４４】
図６はＳｉＨ4添加及び酸化剤の流量によるａ−ＳｉＣＯＨ薄膜の誘電定数変化を示したものであって、ＳｉＨ4を添加しない場合、基本ソース気体の１／２に該当するＳｉＨ4を添加した場合、基本ソース気体と同一の量のＳｉＨ4を添加した場合を各々示す。水平（ｘ）軸は酸化剤（Ｎ2Ｏ）：（基本ソース気体＋ＳｉＨ4）気体の比率を示す。
【００４５】
図６を見ると、酸化剤対比Ｓｉ含有気体の比率［Ｎ2Ｏ／（Ｚ３ＭＳ＋ＳｉＨ4）］が３である場合にはＳｉＨ4添加による誘電定数の変化が実験誤差範囲以内で微小に発生するが、［Ｎ2Ｏ／（Ｚ３ＭＳ＋ＳｉＨ4）］比率が増加すると、ＳｉＨ4が添加されることに伴って誘電定数も共に増加する傾向を示す。したがって、［Ｎ2Ｏ／（Ｚ３ＭＳ＋ＳｉＨ4）］比率を３以内に調節すれば、ＳｉＨ4添加によって誘電定数は低い水準で保存しながら蒸着速度を大きく改善することができる。
［実施例１０〜１４］
以下、添付図面を参照して低誘電率絶縁膜を保護膜として用いる本発明の実施例による低抵抗配線の構造を適用した薄膜トランジスタ基板及びその製造方法について、本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。
【００４６】
まず、図７及び図８を参照して本発明の第１０実施例による液晶表示装置用薄膜トランジスタ基板の構造について詳細に説明する。
【００４７】
図７は本発明の第１０実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図８は図７に示した薄膜トランジスタ基板のII-II線による断面図である。
【００４８】
絶縁基板１０上にクロム（Ｃｒ）またはモリブデン（Ｍｏ）合金などからなる第１ゲート配線層２２１、２４１、２６１とアルミニウム（Ａｌ）また銀（Ａｇ）合金などからなる第２ゲート配線層２２２、２４２、２６２との二重層からなるゲート配線が形成されている。ゲート配線は横方向にのびているゲート線２２、ゲート線２２の端に連結されていて外部からのゲート信号の印加を受けてゲート線に伝達するゲートパッド２４及びゲート線２２に連結されている薄膜トランジスタのゲート電極２６を含む。
【００４９】
基板１０上には窒化ケイ素（ＳｉＮX）などからなるゲート絶縁膜３０がゲート配線２２、２４、２６を覆っている。
【００５０】
ゲート電極２４のゲート絶縁膜３０の上部には非晶質シリコンなどの半導体からなる半導体層４０が島形に形成されており、半導体層４０の上部にはシリサイドまたはｎ型不純物が高濃度でドーピングされているｎ＋水素化非晶質シリコンなどの物質からなる抵抗性接触層５４、５６が各々形成されている。
【００５１】
抵抗性接触層５４、５６及びゲート絶縁膜３０上にはＣｒまたはＭｏ合金などからなる第１データ配線層６２１、６５１、６６１、６８１とＡｌまたはＡｇ合金などからなる第２データ配線層６２２、６５２、６６２、６８２との二重層からなるデータ配線６２、６５、６６、６８が形成されている。データ配線６２、６５、６６、６８は縦方向に形成されゲート線２２と交差して画素を定義するデータ線６２、データ線６２の分枝であり抵抗性接触層５４の上部まで延びているソース電極６５、データ線６２の一端に連結されており外部からの画像信号の印加を受けるデータパッド６８、ソース電極６５と分離されておりゲート電極２６に対してソース電極６５の反対側抵抗性接触層５６の上部に形成されているドレイン電極６６を含む。
【００５２】
データ配線６２、６５、６６、６８及びこれらが覆わない半導体層４０の上部には保護膜７０が形成されている。ここで、保護膜７０は前記方法で蒸着されたａ−ＳｉＣＯＨ膜（低誘電率絶縁膜）からなるため誘電定数が２．０〜３．Oであり誘電率が低い。したがって、厚さが薄くても寄生容量問題が発生しない。他の膜との接着性及びステップカバレッジ（step coverage）が優れている。また、無機質絶縁膜なので耐熱性が有機絶縁膜に比べて優れている。更に、前述のようなＰＥＣＶＤ方法によって蒸着されたａ−ＳｉＣＯＨ膜（低誘電率絶縁膜）は蒸着速度やエッチング速度が窒化シリコン膜に比べて４〜１０倍速いので工程時間面でも非常に有利である。
【００５３】
保護膜７０にはドレイン電極６６及びデータパッド６８を各々露出する接触孔７６、７８が形成されており、ゲート絶縁膜３０と共にゲートパッド２４を露出する接触孔７４が形成されている。この時、パッド２４、６８を露出する接触孔７４、７８は角を有するか、または円形の多様な形態に形成することができ、面積は２ｍｍ×６０μｍを越えず、０．５ｍｍ×１５μｍ以上であるのが好ましい。
【００５４】
保護膜７０上には接触孔７６を通じてドレイン電極６６と電気的に連結されており画素に位置する画素電極８２が形成されている。また、保護膜７０上には接触孔７４、７８を通じて各々ゲートパッド２４及びデータパッド６８と連結されている補助ゲートパッド８６及び補助データパッド８８が形成されている。ここで、画素電極８２と補助ゲート及びデータパッド８６、８８はＩＴＯ（indium tin oxide）またはＩＺＯ（indium zinc oxide）からなる。
【００５５】
ここで、画素電極８２は図７及び図８に示されているように、ゲート線２２と重畳されて維持蓄電器を構成し、保持容量が足りない場合にはゲート配線２２、２４、２６と同一な層に保持容量用配線を追加することもできる。
【００５６】
また、画素電極８２はデータ線６２とも重畳するように形成して開口率を極大化している。このように開口率を極大化するために画素電極８２をデータ線６２と重畳させて形成しても保護膜７０の誘電率が低いためこれらの間で生成される寄生容量は問題にならない程度に小さい。
【００５７】
以下、このような本発明の第１０実施例による液晶表示装置用薄膜トランジスタ基板の製造方法について図７及び図８と図９ａ〜図１２ｂを参照して詳細に説明する。
【００５８】
まず、図９ａ及び９ｂに示したように、基板１０上に物理化学的特性が優れたＣｒまたはＭｏ合金などを蒸着して第１ゲート配線層２２１、２４１、２６１を積層し、抵抗の小さいＡｌまたはＡｇまたはこれらを含む合金などを蒸着して第２ゲート配線層２２２、２４２、２６２を積層した後、パターニングしてゲート線２２、ゲート電極２６及びゲートパッド２４を含む、横方向にのびているゲート配線を形成する。
【００５９】
この時、第１ゲート配線層２２１、２４１、２６１をＭｏ合金で形成し第２ゲート配線層２２２、２４２、２６２をＡｇ合金で形成した場合には、これら２つの層が全て、Ａｇ合金エッチング剤であるリン酸、硝酸、酢酸及び脱イオン水（deionized water）を混合した物質によってエッチングされる。したがって、１回のエッチング工程で二重層のゲート配線２２、２４、２６を形成することができる。また、リン酸、硝酸、酢酸及び脱イオン水混合物によるＡｇ合金とＭｏ合金に対するエッチング比はＡｇ合金に対するエッチング比がさらに大きいのでゲート配線はテーパ（taper）構造で形成することができる。
【００６０】
その次、図１０ａ及び図１０ｂに示したように、窒化ケイ素からなるゲート絶縁膜３０、非晶質シリコンからなる半導体層４０、ドーピングされた非晶質シリコン層５０の三層膜を連続して積層し、半導体層４０とドーピングされた非晶質シリコン層５０をフォトエッチングしてゲート電極２４の上部のゲート絶縁膜３０上に半導体層４０と抵抗性接触層５０を形成する。
【００６１】
その次、図１１ａ〜図１１ｂに示したように、ＣｒまたはＭｏ合金などを蒸着して第１データ配線層６５１、６６１、６８１を積層し、ＡｌまたはＡｇ合金などを蒸着して第２データ配線層６５２、６６２、６８２を積層した後、フォトエッチングしてゲート線２２と交差するデータ線６２、データ線６２と連結されてゲート電極２６の上部まで延びているソース電極６５、データ線６２が一端に連結されているデータパッド６８及びソース電極６５と分離されておりゲート電極２６を中心にソース電極６５と対向するドレイン電極６６を含むデータ配線を形成する。
【００６２】
その次、データ配線６２、６５、６６、６８で覆われないドーピングされた非晶質シリコン層パターン５０をエッチングしてゲート電極２６を中心に両側に分離させる一方、両側のドーピングされた非晶質シリコン層５５、５６の間の半導体層パターン４０を露出させる。その次、露出された半導体層４０の表面を安定化させるために酸素プラズマを実施するのが好ましい。
【００６３】
その次、図１２ａ及び１２ｂに示されているように、ａ−ＳｉＣＯＨ膜（低誘電ＣＶＤ膜）をＣＶＤまたはＰＥＣＶＤ法によって成長させて保護膜７０を形成する。この時、保護膜を形成する段階は気体状態の前述の化学式１〜３の化合物のうちの少なくとも１つを基本ソースとして用いて前述の酸化剤とＡｒまたはＨｅなどの気体と共にＳｉＨ4を混合した反応気体混合物を添加してＣＶＤまたはＰＥＣＶＤ法によって蒸着する段階である。この時、基本ソースとしてはＳｉＨ（ＣＨ3）3、ＳｉＯ2（ＣＨ3）4、（ＳｉＨ）4Ｏ4（ＣＨ3）4、及びＳｉ（Ｃ2Ｈ5Ｏ）4のうちの少なくともいずれか１つを使用するのがより好ましく、酸化剤としてはＮ2ＯまたはＯ2を使用する。
【００６４】
その次、フォトエッチング工程でゲート絶縁膜３０と共に保護膜７０をパターニングして、ゲートパッド２４、ドレイン電極６６及びデータパッド６８を露出する接触孔７４、７６、７８を形成する。ここで、接触孔７４、７６、７８は角を有する形態または円形の形態に形成することができ、パッド２４、６８を露出する接触孔７４、７８の面積は２ｍｍ×６０μｍを越えず、０．５ｍｍ×１５μｍ以上であるのが好ましい。
【００６５】
その次、最後に図７及び図８に示したように、ＩＴＯまたはＩＺＯ膜を蒸着しフォトエッチングして第１接触孔７６を通じてドレイン電極６６と連結される画素電極８２と第２及び第３接触孔７４、７８を通じてゲートパッド２４及びデータパッド６８と各々連結される補助ゲートパッド８６及び補助データパッド８８を形成する。ＩＴＯやＩＺＯを積層する前の予熱（pre-heating）工程で使用する気体としては窒素を用いるのが好ましい。これは接触孔７４、７６、７８を通じて露出されている金属膜２４、６６、６８の上部に金属酸化膜が形成されることを防止するためである。
【００６６】
以上のように、本発明の方法で蒸着された低誘電率絶縁膜を保護膜７０として使用することによって寄生容量問題を解決することができ、したがって、開口率を極大化することができるだけでなく、蒸着及びエッチング速度が速いので工程時間を短縮することができる。
【００６７】
このような方法は前述のように、５枚のマスクを利用する製造方法に適用することができるが、４枚のマスクを利用する液晶表示装置用薄膜トランジスタ基板の製造方法でも同一に適用することができる。これについて図面を参照して詳細に説明する。
【００６８】
まず、図１３〜図１５を参考として本発明の実施例による４枚のマスクを利用して完成した液晶表示装置用薄膜トランジスタ基板の単位画素構造について詳細に説明する。
【００６９】
図１３は本発明の第１１実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図１４及び図１５は各々図１３に示した薄膜トランジスタ基板のVIII−VIII'線及びIX−IX'線による断面図である。
【００７０】
まず、絶縁基板１０上に第１０実施例と同一にクロム（Ｃｒ）またはモリブデン（Ｍｏ）合金などからなる第１ゲート配線層２２１、２４１、２６１とアルミニウム（Ａｌ）または銀（Ａｇ）合金などからなる第２ゲート配線層２２２、２４２、２６２の二重層からなるゲート配線が形成されている。ゲート配線はゲート線２２、ゲートパッド２４及びゲート電極２６を含む。
【００７１】
基板１０上にはゲート線２２と平行に維持電極線２８が形成されている。維持電極線２８も第１ゲート配線層２８１と第２ゲート配線層２８２の二重層からなる。維持電極線２８は後述する画素電極８２と連結された維持蓄電器用導電体パターン６４と重畳されて画素の電荷保存能力を向上させる維持蓄電器を構成し、後述する画素電極８２とゲート線２２の重畳によって  発生する保持容量が十分な場合には形成しないこともある。維持電極線２８には上部基板の共通電極と同一の電圧が印加されることが普通である。
【００７２】
ゲート配線２２、２４、２６及び維持電極線２８の上には窒化ケイ素（ＳｉＮX）などからなるゲート絶縁膜３０が形成されてゲート配線２２、２４、２６、２８を覆っている。
【００７３】
ゲート絶縁膜３０上には水素化非晶質シリコン（hydrogenated amorphous silicon）などの半導体からなる半導体パターン４２、４８が形成されており、半導体パターン４２、４８上にはリン（Ｐ）などのｎ型不純物が高濃度でドーピングされている非晶質シリコンなどからなる抵抗性接触層（ohmic contact layer）パターンまたは中間層パターン５５、５６、５８が形成されている。
【００７４】
抵抗性接触層パターン５５、５６、５８上にはＣｒまたはＭｏ合金などからなる第１データ配線層６２１、６４１、６５１、６６１、６８１とＡｌまたはＡｇ合金などからなる第２データ配線層６２２、６４２、６５２、６６２、６８２の二重層からなるデータ配線６２、６４、６５、６６、６８が形成されている。データ配線は縦方向に形成されているデータ線６２、データ線６２の一端に連結されて外部からの画像信号の印加を受けるデータパッド６８、そしてデータ線６２の分枝である薄膜トランジスタのソース電極６５からなるデータ線部６２、６８、６５を含み、また、データ線部６２、６８、６５と分離されておりゲート電極２６または薄膜トランジスタのチャンネル部Ｃに対してソース電極６５の反対側に位置する薄膜トランジスタのドレイン電極６６と維持電極線２８上に位置している維持蓄電器用導電体パターン６４も含む。維持電極線２８を形成しない場合、維持蓄電器用導電体パターン６４も形成しない。
【００７５】
データ配線６２、６４、６５、６６、６８は第１０実施例と同様にＡｌまたはＡｇ単一層で形成することもできる。
【００７６】
接触層パターン５５、５６、５８はその下部の半導体パターン４２、４８とその上部のデータ配線６２、６４、６５、６６、６８の接触抵抗を低下させる役割を果たし、データ配線６２、６４、６５、６６、６８と完全に同一の形態を有する。つまり、データ線部中間層パターン５５はデータ線部６２、６８、６５と同一であり、ドレイン電極用中間層パターン５６はドレイン電極６６と同一であり、維持蓄電器用中間層パターン５８は維持蓄電器用導電体パターン６４と同一である。
【００７７】
一方、半導体パターン４２、４８は薄膜トランジスタのチャンネル部Ｃを除けばデータ配線６２、６４、６５、６６、６８及び抵抗性接触層パターン５５、５６、５８と同一の形態をしている。具体的には、維持蓄電器用半導体パターン４８と維持蓄電器用導電体パターン６４及び維持蓄電器用接触層パターン５８は同一の形態であるが、薄膜トランジスタ用半導体パターン４２はデータ配線及び接触層パターンの残りの部分と多少異なる。つまり、薄膜トランジスタのチャンネル部Ｃでデータ線部６２、６８、６５、特にソース電極６５とドレイン電極６６が分離されておりデータ線部中間層５５とドレイン電極用接触層パターン５６も分離されているが、薄膜トランジスタ用半導体パターン４２はここで分離されずに連結されて薄膜トランジスタのチャンネルを生成する。
【００７８】
データ配線６２、６４、６５、６６、６８上には前記方法で蒸着されたａ−ＳｉＣＯＨ膜（低誘電率絶縁膜）からなる保護膜７０が形成されている。したがって、厚さが薄くても寄生容量問題が発生しない。また他の膜との接着性及びステップカバレージ（step coverage）が優れる。また、無機質絶縁膜なので有機絶縁膜に比べて耐熱性が優れる。この場合、低誘電率絶縁膜の誘電率は２から３の間の値を有する。
【００７９】
保護膜７０はドレイン電極６６、データパッド６８及び維持蓄電器用導電体パターン６４を露出する接触孔７６、７８、７２を有しており、また、ゲート絶縁膜３０と共にゲートパッド２４を露出する接触孔７４を有している。
【００８０】
保護膜７０上には薄膜トランジスタから画像信号を受けて上板の電極と共に電場を生成する画素電極８２が形成されている。画素電極８２はＩＴＯまたはＩＺＯ（indium tin oxide）などの透明な導電物質で形成され、接触孔７６を通じてドレイン電極６６と物理的・電気的に連結されて画像信号の伝達を受ける。また、画素電極８２は隣接するゲート線２２及びデータ線６２と重畳されることにより開口率を高めているが、重畳されない構成とすることもできる。また、画素電極８２は接触孔７２を通じて維持蓄電器用導電体パターン６４とも連結されて導電体パターン６４に画像信号を伝達する。一方、ゲートパッド２４及びデータパッド６８上には接触孔７４、７８を通じて各々これらと連結される補助ゲートパッド８６及び補助データパッド８８が形成されており、これらはパッド２４、６８と外部回路装置との接着性を補完しパッドを保護する役割を果たすものであって、必須のものではなく、これらの適用如何は選択的である。
【００８１】
以下、図１３〜図１５の構造を有する液晶表示装置用薄膜トランジスタ基板を４枚のマスクを利用して製造する方法について図１３〜図１５と図１６ａ〜図２３ｃを参照して詳細に説明する。
【００８２】
まず、図１６ａ〜１６ｃに示したように、第１０実施例と同様に物理化学的特性が優れているＣｒまたはＭｏ合金などを蒸着して第１ゲート配線層２２１、２４１、２６１、２８１を積層し、抵抗が小さいＡｌまたはＡｇ合金などを蒸着して第２ゲート配線層２２２、２４２、２６２、２８２を積層した後、フォトエッチングしてゲート線２２、ゲートパッド２４、ゲート電極２６を含むゲート配線と維持電極線２８を形成する。
【００８３】
その次、図１７ａ及び１７ｂに示したように、窒化ケイ素からなるゲート絶縁膜３０、半導体層４０、中間層５０を化学気相蒸着法を利用して各々１，５００Å〜５０００Å、５００Å〜２０００Å、３００Å〜６００Åの厚さに連続蒸着し、その次にＣｒまたはＭｏ合金などからなる第１導電膜６０１とＡｌまたはＡｇ合金からなる第２導電膜６０２をスパッタリングなどの方法で蒸着して導電体層６０を形成した後、その上に感光膜１１０を１μｍ〜２μｍの厚さに塗布する。
【００８４】
その後、マスクを通じて感光膜１１０に光を照射してから現像して、図１８ｂ及び１８ｃに示したように、感光膜パターン１１２、１１４を形成する。この時、感光膜パターン１１２、１１４のうちで薄膜トランジスタのチャンネル部Ｃ、つまり、ソース電極６５とドレイン電極６６の間に位置した第１部分１１４はデータ配線部Ａ、つまり、データ配線６２、６４、６５、６６、６８が形成される部分に位置した第２部分１１２より厚さが薄くなるように形成し、その他の部分Ｂの感光膜は全て除去する。この時、チャンネル部Ｃに残っている感光膜１１４の厚さとデータ配線部Ａに残っている感光膜１１２の厚さの比は後述するエッチング工程での工程条件によって異なるようにしなければならず、第１部分１１４の厚さを第２部分１１２の厚さの１/２以下とするのが好ましく、例えば、４０００Å以下であるのが好ましい。
【００８５】
このように、位置によって感光膜の厚さを異にする方法には多様なものがあり得るが、Ａ領域の光透過量を調節するために主にスリット（slit）や格子形態のパターンを形成するか、または半透明膜を使用する。
【００８６】
この時、スリットの間に位置したパターンの線幅やパターンの間の間隔、つまり、スリットの幅は露光時に使用する露光器の分解能より小さいことが好ましく、半透明膜を利用する場合にはマスクを製作する時に透過率を調節するために異なる透過率を有する薄膜を利用したり、厚さが異なる薄膜を利用することができる。
【００８７】
このようなマスクを通じて感光膜に光を照射すると、光に直接露出される部分では高分子が完全に分解され、スリットパターンまたは半透明膜が形成されている部分では光の照射量が少ないので高分子は完全分解されない状態であり、遮光膜で遮られた部分では高分子がほとんど分解されない。その次、感光膜を現像すると、高分子分子が分解されない部分のみが残り、光が少なく照射された中央部分には光に全く照射されない部分より薄い厚さの感光膜を残すことができる。この時、露光時間を長くすると全ての分子が分解されるので、そのようにならないようにしなければならない。
【００８８】
このような薄い厚さの感光膜１１４はリフローが可能な物質からなる感光膜を利用し光が完全に透過できる部分と光が完全に透過できない部分に分けられた通常のマスクで露光した後、現像しリフローさせて感光膜が残留しない部分に感光膜の一部を流れるようにすることによって形成することもできる。
【００８９】
その次、感光膜パターン１１４及びその下部の膜、つまり、導電体層６０、中間層５０及び半導体層４０に対するエッチングを進める。この時、データ配線部Ａにはデータ配線及びその下部の膜がそのまま残っており、チャンネル部Ｃには半導体層のみが残っていなければならず、その他の部分Ｂには上記の３個層６０、５０、４０が全て除去されてゲート絶縁膜３０が露出されなければならない。
【００９０】
まず、図１９ａ及び１９ｂに示したように、その他の部分Ｂの露出されている導電体層６０を除去してその下部の中間層５０を露出させる。この過程では乾式エッチングまたは湿式エッチング方法を全て使用することができ、この時、導電体層６０はエッチングされ感光膜パターン１１２、１１４はほとんどエッチングされない条件下で行うのが好ましい。しかし、乾式エッチングの場合には導電体層６０のみをエッチングし感光膜パターン１１２、１１４はエッチングされない条件を探すことが困難なので、感光膜パターン１１２、１１４も共にエッチングされる条件下で行うことができる。この場合には湿式エッチングの場合より第１部分１１４の厚さを厚くしてこの過程で第１部分１１４が除去されて下部の導電体層６０が露出されることが生じないようにする。
【００９１】
このようにすると、図１９ａ及び図１９ｂに示したように、チャンネル部Ｃ及びデータ配線部Ｂの導電体層、つまり、ソース／ドレイン用導電体パターン６７と維持蓄電器用導電体パターン６４のみが残り、その他の部分Ｂの導電体層６０は全て除去されてその下部の中間層５０が露出される。この時、残った導電体パターン６７、６４はソース及びドレイン電極６５、６６が分離されずに連結されている点を除けばデータ配線６２、６４、６５、６６、６８の形態と同一である。また、乾式エッチングを使用した場合、感光膜パターン１１２、１１４もある程度の厚さでエッチングされる。
【００９２】
その次、図２０ａ及び２０ｂに示したように、その他の部分Ｂの露出された中間層５０及びその下部の半導体層４０を感光膜の第１部分１１４と共に乾式エッチング方法で同時に除去する。この時のエッチングは感光膜パターン１１２、１１４と中間層５０及び半導体層４０（半導体層と中間層はエッチング選択性がほとんど無い）が同時にエッチングされゲート絶縁膜３０はエッチングされない条件下で行わなければならず、特に感光膜パターン１１２、１１４と半導体層４０に対するエッチング比がほとんど同一な条件でエッチングするのが好ましい。例えば、ＳＦ6とＨＣｌの混合気体または、ＳＦ6とＯ2の混合気体を用いるとほとんど同一な厚さで２つの膜をエッチングすることができる。感光膜パターン１１２、１１４と半導体層４０に対するエッチング比が同一な場合、第１部分１１４の厚さは半導体層４０と中間層５０の厚さを合せたものと同一であるか、またはそれより小さくなければならない。
【００９３】
このようにすると、図２０ａ及び２０ｂに示したように、チャンネル部Ｃの第１部分１１４が除去されてソース／ドレイン用導電体パターン６７が露出され、その他の部分Ｂの中間層５０及び半導体層４０が除去されてその下部のゲート絶縁膜３０が露出される。一方、データ配線部Ａの第２部分１１２もエッチングされるので厚さが薄くなる。また、この段階で半導体パターン４２、４８が完成する。図面符号５７と５８は各々ソース／ドレイン用導電体パターン６７の下部の中間層パターンと維持蓄電器用導電体パターン６４の下部の中間層パターンを指す。
【００９４】
その次、アッシング（ashing）によってチャンネル部Ｃのソース／ドレイン用導電体パターン６７の表面に残っている感光膜クズを除去する。
【００９５】
その次、図２１ａ及び２１ｂに示したように、チャンネル部Ｃのソース／ドレイン用導電体パターン６７及びその下部のソース／ドレイン用中間層パターン５７をエッチングして除去する。この時、エッチングはソース／ドレイン用導電体パターン６７と中間層パターン５７の両方に対して乾式エッチングのみで進めることができ、ソース／ドレイン用導電体パターン６７に対しては湿式エッチングで、中間層パターン５７に対しては乾式エッチングで行うこともできる。前者の場合、ソース／ドレイン用導電体パターン６７と中間層パターン５７のエッチング選択比が大きい条件下でエッチングを行うことが好ましく、これはエッチング選択比が大きくない場合にはエッチング終点を探すことが困難なのでチャンネル部Ｃに残る半導体パターン４２の厚さを調節することが容易でないためである。湿式エッチングと乾式エッチングを交互に行う後者の場合には湿式エッチングされるソース／ドレイン用導電体パターン６７の側面はエッチングされるが、乾式エッチングされる中間層パターン５７はほとんどエッチングされないので階段形態に形成される。中間層パターン５７及び半導体パターン４２をエッチングする時に使用するエッチング気体の例としてはＣＦ4とＨＣｌの混合気体またはＣＦ4とＯ2の混合気体があり、ＣＦ4とＯ2を用いると均一な厚さで半導体パターン４２を残すことができる。この時、図１５ｂに示したように、半導体パターン４２の一部が除去されて厚さが薄くなることもあり、感光膜パターンの第２部分１１２もこの時ある程度の厚さでエッチングされる。この時のエッチングはゲート絶縁膜３０がエッチングされない条件で行わなければならず、第２部分１１２がエッチングされてその下部のデータ配線６２、６４、６５、６６、６８が露出されることがないように感光膜パターンが厚いのが好ましいことはもちろんである。
【００９６】
このようにすると、ソース電極６５とドレイン電極６６が分離されながらデータ配線６２、６４、６５、６６、６８とその下部の接触層パターン５５、５６、５８が完成する。
【００９７】
最後に、データ配線部Ａに残っている感光膜第２部分１１２を除去する。しかし、第２部分１１２の除去はチャンネル部Ｃのソース／ドレイン用導電体パターン６７を除去した後、その下の中間層パターン５７を除去する前に行われることもできる。
【００９８】
前述のように、湿式エッチングと乾式エッチングを交互に行うか、または乾式エッチングのみを利用することができる。後者の場合には１つの種類のエッチングのみを使用するので工程が比較的簡便であるが、適当なエッチング条件を探すことが困難である。反面、前者の場合にはエッチング条件を探すことが比較的容易であるが、工程が後者に比べて面倒な点がある。
【００９９】
その次、図２２ａ及び図２２ｂに示したように、ａ−ＳｉＣＯＨ膜（低誘電率絶縁膜）をＣＶＤ法またはＰＥＣＶＤ法によって成長させて保護膜７０を形成する。この時、保護膜を形成する段階は気体状態の前述の化学式１〜３の化合物のうちの少なくとも１つを基本ソース気体として使用し、前述の酸化剤とＡｒまたはＨｅなどの気体と共にＳｉＨ4を混合した反応気体混合物を添加してＣＶＤまたはＰＥＣＶＤ法によって蒸着する段階である。この時、基本ソース気体としては、ＳｉＨ（ＣＨ3）3、ＳｉＯ2（ＣＨ3）4、（ＳｉＨ）4Ｏ4（ＣＨ3）4、及びＳｉ（Ｃ2Ｈ5Ｏ）4のうちの少なくともいずれか１つを使用するのがより好ましく、酸化剤はＮ2ＯまたはＯ2を使用する。この場合、前述の低誘電率絶縁膜の誘電率は２から３の間の値を有する。
【０１００】
その次、図２３ａ〜図２３ｃに示したように、保護膜７０をゲート絶縁膜３０と共にフォトエッチングしてドレイン電極６６、ゲートパッド２４、データパッド６８及び維持蓄電器用導電体パターン６４を各々露出する接触孔７６、７４、７８、７２を形成する。この時、パッド２４、６８を露出する接触孔７４、７８の面積は２ｍｍ×６０μｍを超えず、０．５ｍｍ×１５μｍ以上であるのが好ましい。
【０１０１】
最後に、図８〜図１０に示したように、４００Å〜５００Å厚さのＩＴＯ層またはＩＺＯ層を蒸着しフォトエッチングして、ドレイン電極６６及び維持蓄電器用導電体パターン６４と連結された画素電極８２、ゲートパッド２４と連結された補助ゲートパッド８６及びデータパッド６８と連結された補助データパッド８８を形成する。
【０１０２】
この時、画素電極８２、補助ゲートパッド８６及び補助データパッド８８をＩＺＯで形成する場合には、エッチング液としてクロムエッチング液を使用することができ、これらを形成するためのフォトエッチング過程で接触孔を通じて露出されたデータ配線やゲート配線金属が腐食されることを防止することができる。このようなクロムエッチング液には（ＨＮＯ3／（ＮＨ4）2Ｃｅ（ＮＯ3）6／Ｈ2Ｏ）などがある。また、接触部の接触抵抗を最少化するためにはＩＺＯを常温から２００℃以下の範囲で積層するのが好ましく、ＩＺＯ薄膜を形成するために使用する標的（target）はＩｎ2Ｏ3及びＺｎＯを含むのが好ましく、ＺｎＯの含有量は１５〜２０ｗｔ％範囲であるのが好ましい。
【０１０３】
一方、ＩＴＯやＩＺＯを積層する前の予熱（pre-heating）工程で使用する気体としては窒素を使用するのが好ましく、これは接触孔７２、７４、７６、７８を通じて露出された金属膜２４、６４、６６、６８の上部に金属酸化膜が形成されることを防止するためである。
【０１０４】
このような本発明の第１１実施例では第１０実施例による効果だけでなく、データ配線６２、６４、６５、６６、６８とその下部の接触層パターン５５、５６、５８及び半導体パターン４２、４８を１つのマスクを利用して形成し、この過程でソース電極６５とドレイン電極６６を分離することによって製造工程を単純化することができる。
【０１０５】
本発明による低誘電率絶縁膜は、色フィルター上に薄膜トランジスタアレイを形成するＡＯＣ（array on color filter）構造において色フィルターと薄膜トランジスタを分離するバッファー層として使用しても有用である。
【０１０６】
図２４は本発明の第１２実施例による薄膜トランジスタ基板の配置図であり、図２５は図２４に示した薄膜トランジスタ基板の切断線XIX-XIX'による断面図である。図２５には薄膜トランジスタ基板である下部基板と、これと対向する上部基板を共に示した。
【０１０７】
まず、下部基板には、絶縁基板１００の上部に銅、銅合金、銀、銀合金、アルミニウム及びアルミニウム合金などの物質のうちのいずれか１つからなる下層２０１とクロム、モリブデン、モリブデン合金、窒化クロム及び窒化モリブデンなどの物質のうちのいずれか一つからなる上層２０２を含むデータ配線１２０、１２１、１２４が形成されている。
【０１０８】
データ配線１２０、１２１、１２４は縦方向にのびているデータ線１２０、データ線１２０の端に連結されており外部から画像信号の伝達を受けてデータ線１２０に伝達するデータパッド１２４及びデータ線１２０の分枝であって基板１００の下部から以後に形成される薄膜トランジスタの半導体層１７１に入射する光を遮断する光遮断部１２１を含む。ここで、光遮断部１２１は漏洩する光を遮断するブラックマトリックスの機能も共に有し、データ線１２０と分離して断絶された配線で形成することができる。
【０１０９】
データ配線１２０、１２１、１２４は二重膜で形成されているが、銅または銅合金またはアルミニウム（Ａｌ）またはアルミニウム合金（Al alloy）、モリブデン（Ｍｏ）またはモリブデン−タングステン（ＭｏＷ）合金、クロム（Ｃｒ）、タンタル（Ｔａ）などの導電物質からなる単一膜で形成することもできる。
【０１１０】
ここでは、データ配線１２０、１２１、１２４を以後に形成される画素配線４１０、４１１、４１２及び補助パッド４１３、４１４がＩＴＯ（indium tin oxide）であることを考慮して下層２０１は抵抗が小さい物質であるアルミニウム、アルミニウム合金、銀、銀合金、銅（Ｃｕ）及び銅合金などで形成し、上層２０２は他の物質、特に、ＩＴＯとの接触特性が良い物質であるクロムで形成した場合を例とした。具体的な例として、下層２０１をＡｌ−Ｎｄで形成し、上層２０２をＣｒＮｘで形成することができる。
【０１１１】
画素配線４１０、４１１、４１２及び補助パッド４１３、４１４がＩＺＯ（indium zinc oxide）である場合には、データ配線１２０、１２１、１２４をアルミニウムまたはアルミニウム合金の単一膜で形成することが好ましく、銅がＩＺＯ及びＩＴＯとの接触特性が優れるので銅の単一膜で形成することもできる。
【０１１２】
下部絶縁基板１００の上には縁部分がデータ配線１２０、１２１の縁と重畳する赤（Ｒ）、緑（Ｇ）、青（Ｂ）の色フィルター１３１、１３２、１３３が各々形成されている。ここで、色フィルター１３１、１３２、１３３はデータ線１２０を全て覆うように形成することができる。
【０１１３】
データ配線１２０、１２１、１２４及び色フィルター１３１、１３２、１３３上には、ａ−ＳｉＣＯＨ膜（低誘電率絶縁膜）からなるバッファー層１４０が形成されている。ここで、バッファー層１４０は色フィルター１３１、１３２、１３３からのガス放出（outgassing）を防止し、色フィルター自体が後続工程での熱及びプラズマエネルギーによって損傷されることを防止するための層である。また、バッファー層１４０は最下部のデータ配線１２０、１２１、１２４と薄膜トランジスタアレイを分離しているので、これらの間の寄生容量低減のためには誘電率が低く厚さが厚いほど有利である。このような点を考慮する時、前記ａ−ＳｉＣＯＨ膜（低誘電率ＣＶＤ膜）はバッファー層１４０として使用するのに適合している。つまり、前記バッファー層の誘電率は２から３の間の値であって低く、蒸着速度が非常に速く、ＢＣＢ（bisbenzocyclobutene）またはＰＦＣＢ（perfluorocyclobutene）などの有機絶縁物質に比べて価格が低廉である。また、前記低誘電率絶縁薄膜は常温から４００℃に至る広い温度範囲で優れた絶縁特性を有する。
【０１１４】
バッファー層１４０上には、上部に銅、銅合金、銀、銀合金、アルミニウム及びアルミニウム合金などの物質のうちのいずれか１つからなる下層５０１と、クロム、モリブデン、モリブデン合金、窒化クロム、窒化モリブデンなどの物質のうちのいずれか１つからなる上層５０２を含む二重層構造のゲート配線が形成されている。
【０１１５】
ゲート配線は横方向にのびてデータ線１２０と交差して単位画素を定義するゲート線１５０、ゲート線１５０の端に連結されていて外部からの走査信号の印加を受けてゲート線１５０に伝達するゲートパッド１５２及びゲート線１５０の一部である薄膜トランジスタのゲート電極１５１を含む。
【０１１６】
ここで、ゲート線１５０は後述する画素電極４１０と重畳されて画素の電荷保存能力を向上させる維持蓄電器を構成し、後述する画素電極４１０とゲート線１５０の重畳によって発生する保持容量が十分でない場合には保持容量用共通電極を形成することもできる。
【０１１７】
このように、ゲート配線を二重層以上に形成する場合には、１つの層は抵抗が小さい物質で形成し、他の層は他の物質との接触特性が良い物質で形成することが好ましく、Ａｌ（またはＡｌ合金）＼Ｃｒの二重層またはＣｕ＼Ｃｒの二重層がその例である。また、接触特性を改善するために窒化クロム膜または窒化モリブデン膜などを追加することもできる。
【０１１８】
ゲート配線１５０、１５１、１５２は低抵抗を有する銅またはアルミニウムまたはアルミニウム合金などの単一膜で形成することもできる。
【０１１９】
ゲート配線１５０、１５１、１５２及びバッファー層１４０の上には、低温蒸着ゲート絶縁膜１６０が形成されている。この時、低温蒸着ゲート絶縁膜１６０は有機絶縁膜、低温非晶質酸化シリコン膜、低温非晶質窒化シリコン膜などで形成することができる。本発明による薄膜トランジスタ構造では色フィルターが下部基板に形成されるので、ゲート絶縁膜は高温で蒸着される通常の絶縁膜ではない、低温で蒸着が可能な、例えば、２５０℃以下の低温条件で蒸着が可能な低温蒸着絶縁膜を使用する。
【０１２０】
そして、ゲート電極１５１のゲート絶縁膜１６０の上には、二重層構造の半導体層１７１が島形に形成されている。二重層構造の半導体層１７１において、下層半導体層７０１はバンドギャップが高い非晶質シリコンからなり、上層半導体層７０２は下層半導体層７０１に比べてバンドギャップが低い通常の非晶質シリコンからなる。例えば、下層半導体層７０１のバンドギャップを１．９〜２．１ｅＶ、上層半導体層７０２のバンドギャップを１．７〜１．８ｅＶとして形成することができる。ここで、下層半導体層７０１は５０〜２００Åの厚さで形成し、上層半導体層７０２は１０００〜２０００Åの厚さで形成する。
【０１２１】
このように、バンドギャップが互いに異なる上層半導体層７０２と下層半導体層７０１の間には、２つの層のバンドギャップの差に該当するだけのバンドオフセットが形成される。この時、ＴＦＴがオン（ＯＮ）状態になると、２つの半導体層７０１、７０２の間に位置するバンドオフセット領域にチャンネルが形成される。このバンドオフセット領域は基本的に同一な原子構造を有しているので、欠陥が少なくて良好なＴＦＴの特性を期待することができる。
【０１２２】
半導体層１７１は単一層で形成することもできる。
【０１２３】
半導体層１７１上には、リン（Ｐ）などのｎ型不純物が高濃度でドーピングされている非晶質シリコンまたは微細結晶化されたケイ素または金属シリサイドなどを含む抵抗性接触層（ohmic contact layer）１８２、１８３が互いに分離されて形成されている。
【０１２４】
抵抗性接触層１８２、１８３上には、ＩＴＯからなるソース用及びドレイン用電極４１２、４１１及び画素電極４１０を含む画素配線４１０、４１１、４１２が形成されている。ソース用電極４１２は、ゲート絶縁膜１６０及びバッファー層１４０に形成されている接触孔１６１を通じてデータ線１２０と連結されている。ドレイン用電極４１１は画素電極４１０と連結されており、薄膜トランジスタから画像信号を受けて画素電極４１０に伝達する。画素配線４１０、４１１、４１２はＩＴＯまたはＩＺＯなどの透明な導電物質で形成される。
【０１２５】
また、画素配線４１０、４１１、４１２と同一な層には、接触孔１６２、１６４を通じてゲートパッド１５２及びデータパッド１２４と各々連結されている補助ゲートパッド４１３及び補助データパッド４１４が形成されている。ここで、補助ゲートパッド４１３は、ゲートパッド１５２の上部膜５０２であるクロム膜と直接接触しており、補助データパッド４１４もデータパッド１２４の上部膜２０２であるクロム膜と直接接触している。この時、ゲートパッド１５２及びデータパッド１２４が、窒化クロム膜または窒化モリブデン膜を含む場合には、補助ゲートパッド４１３及び補助データパッド４１４は、窒化クロム膜または窒化モリブデン膜と接触するのが好ましい。これらはパッド１５２、１２４と外部回路装置との接着性を補完しパッドを保護する役割を果たすものであって、必須なものではなく、これらの適用如何は選択的である。また、画素電極４１０は隣接するゲート線１５０及びデータ線１２０と重畳して開口率を高めているが、重畳しない構成とすることもできる。
【０１２６】
ここで、抵抗性接触層１８２、１８３は、ＩＴＯのソース用及びドレイン用電極４１２、４１１と半導体層１７１の間の接触抵抗を減少させる機能を有し、微細結晶化されたケイ素層またはモリブデン、ニッケル、クロムなどの金属シリサイドが含まれることができ、シリサイド用金属膜が残留することもできる。
【０１２７】
ソース用及びドレイン用電極４１２、４１１の上部には、薄膜トランジスタを保護するための保護膜１９０が形成されており、その上部には光吸収が優れる濃厚な色を有する感光性有色有機膜４３０が形成されている。この時、有色有機膜４３０は薄膜トランジスタの半導体層１７１に入射する光を遮断する役割を果たし、有色有機膜４３０の高さを調節して下部絶縁基板１００とこれと対向する上部絶縁基板２００の間の間隔を維持するスペーサとして使用される。ここで、保護膜１９０と有機膜４３０はゲート線１５０とデータ線１２０に沿って形成されることができ、有機膜４３０はゲート配線とデータ配線の周囲で漏洩される光を遮断する役割を有することができる。
【０１２８】
この時、有機膜４３０が後述する本発明の第１３実施例による薄膜トランジスタ基板のように、画素電極及び各金属層との隙間を全て遮ることができるように設計される場合には、上部基板に光遮断のための別途のブラックマトリックスを設計する必要がない長所がある。
【０１２９】
一方、上部基板２００にはＩＴＯまたはＩＺＯからなっており、画素電極４１０と共に電場を生成する共通電極２１０が全面的に形成されている。
【０１３０】
以下、このような本発明の実施例による薄膜トランジスタ基板の製造方法について図２６ａ〜３３ｂと前の図２４及び図２５を参照して詳細に説明する。
【０１３１】
まず、図２６ａ及び図２６ｂに示したように、アルミニウムまたはアルミニウム合金または銅または銅合金などのような低抵抗を有する導電物質と、クロムまたはモリブデンまたはチタニウムまたは窒化クロムまたは窒化モリブデンなどのようなＩＴＯとの接触特性が優れる導電物質を、順にスパッタリングなどの方法で蒸着し、マスクを利用したフォトエッチング工程で乾式または湿式エッチングして、下部絶縁基板１００上に下層２０１と上層２０２の二重層構造からなるデータ線１２０、データパッド１２４及び光遮断部１２１を含むデータ配線１２０、１２１、１２４を形成する。
【０１３２】
前述のように、以後に形成される画素配線４１０、４１１、４１２及び補助パッド４１３、４１４がＩＴＯ（indium tin oxide）であることを考慮して、アルミニウムまたはアルミニウム合金または銅（Ｃｕ）または銅合金の下層２０１とクロムまたはモリブデンまたはチタニウムの上層２０２からなるデータ配線を形成したが、画素配線４１０、４１１、４１２及び補助パッド４１３、４１４がＩＺＯ（indium zinc oxide）である場合には、アルミニウムまたはアルミニウム合金の単一膜で形成することができ、銅または銅合金の単一膜で形成して製造工程を単純化することができる。
【０１３３】
その次、図２７ａ及び図２７ｂに示したように、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の顔料を含む感光性物質を順に塗布してマスクを利用した写真工程（photo-lithography）でパターニングして赤（Ｒ）、緑（Ｇ）、青（Ｂ）の色フィルター１３１、１３２、１３３を順に形成する。この時、青（Ｒ）、緑（Ｇ）、青（Ｂ）の色フィルター１３１、１３２、１３３は３枚のマスクを使用して形成するが、製造費用を減らすために１つのマスクを移動しながら形成することもできる。また、レーザー（laser）転写法やプリント（print）法を利用すればマスクを使用せずに形成することもできて、製造費用を最少化することもできる。この時、図面に示されているように、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の色フィルター１３１、１３２、１３３の縁はデータ線１２０と重畳するように形成するのが好ましい。
【０１３４】
その次、図２８ａ及び図２８ｂに示されているように、絶縁基板１００の上部にａ−ＳｉＣＯＨ膜（低誘電率絶縁膜）を前述の蒸着方法によって成長させてバッファー層１４０を形成する。
【０１３５】
その次、クロムまたはモリブデンまたはチタニウムまたは窒化クロムまたは窒化モリブデンなどのような物理化学的に安定した物質とアルミニウムまたはアルミニウム合金または銅または銅合金などのように低抵抗を有する導電物質をスパッタリングなどの方法で連続蒸着しマスクを利用したフォトエッチング工程でパターニングして、バッファー層１４０上にゲート線１５０、ゲート電極１５１及びゲートパッド１５２を含むゲート配線１５０、１５１、１５２を形成する。
【０１３６】
この時、ゲート配線１５０、１５１、１５２は単一層構造で形成することができる。
【０１３７】
その次、図２９に示したように、ゲート配線１５０、１５１、１５２及び有機絶縁膜１４０上に低温蒸着ゲート絶縁膜１６０、第１非晶質シリコン膜７０１、第２非晶質シリコン膜７０２及び不純物がドーピングされた非晶質シリコン膜１８０を順次に蒸着する。
【０１３８】
低温蒸着ゲート絶縁膜１６０は２５０℃以下の蒸着温度でも蒸着できる有機絶縁膜、低温非晶質酸化シリコン膜、低温非晶質窒化シリコン膜などを使用して形成することができる。
【０１３９】
第１非晶質シリコン膜７０１はバンドギャップが高い例えば、１．９〜２．１ｅＶのバンドギャップを有する非晶質シリコン膜で形成し、第２非晶質シリコン膜７０２はバンドギャップが第１非晶質シリコン膜７０１よりは低い、例えば、１．７〜１．８ｅＶのバンドギャップを有する通常の非晶質シリコン膜で形成する。この時、第１非晶質シリコン膜７０１は、非晶質シリコン膜の原料ガスであるＳｉＨ4にＣＨ4、Ｃ2Ｈ2、または、Ｃ2Ｈ6などを適当量添加してＣＶＤ法によって蒸着することができる。例えば、ＣＶＤ装置にＳｉＨ4：ＣＨ4を１：９の比率で投入し、蒸着工程を進めば、Ｃが５０％程度含まれ、２．０〜２．３ｅＶのバンドギャップを有する非晶質シリコン膜を蒸着することができる。このように、非晶質シリコン層のバンドギャップは蒸着工程条件の影響を受けるが、炭素化合物の添加量によってほとんど１．７〜２．５ｅＶの範囲でバンドギャップを容易に調節することができる。
【０１４０】
この時、低温蒸着ゲート絶縁膜１６０、第１非晶質シリコン膜７０１及び第２非晶質シリコン膜７０２、不純物がドーピングされた非晶質シリコン膜１８０は同一のＣＶＤ装置で真空が破られず連続的に蒸着することができる。
【０１４１】
その次、図３０ａ及び３０ｂに示したように、第１非晶質シリコン膜７０１、第２非晶質シリコン膜７０２及び不純物がドーピングされた非晶質シリコン膜１８０を、マスクを利用したフォトエッチング工程でパターニングして、島形の半導体層１７１及び抵抗性接触層１８１を形成し、同時に、低温蒸着ゲート絶縁膜１６０と有機絶縁膜１４０にデータ線１２０、ゲートパッド１５２及びデータパッド１２４を各々露出する接触孔１６１、１６２、１６４を形成する。
【０１４２】
この時、ゲート電極１５１の上部を除いた部分では第１、第２非晶質シリコン膜７０１、７０２及び不純物がドーピングされた非晶質シリコン膜１８０を全て除去しなければならず、ゲートパッド１５２の上部では第１及び、第２非晶質シリコン膜７０１、７０２及び不純物がドーピングされた非晶質シリコン膜１８０と共にゲート絶縁膜１６０も除去しなければならず、データ線１２０及びデータパッド１２４の上部では、第１及び第２非晶質シリコン膜７０１、７０２、不純物がドーピングされた非晶質シリコン膜１８０及び低温蒸着ゲート絶縁膜１６０と共に有機絶縁膜１４０も除去しなければならない。
【０１４３】
これを１つのマスクを利用したフォトエッチング工程で形成するためには、部分的に異なる厚さを有する感光膜パターンをエッチングマスクとして使用しなければならない。これについて図３１と図３２を参照して説明する。
【０１４４】
まず、図３１に示したように、不純物がドーピングされた非晶質シリコン膜１８０の上部に感光膜を１μｍ〜２μｍの厚さに塗布した後、マスクを利用した写真工程（photo-lithography）によって感光膜に光を照射した後、現像して感光膜パターン３１２、３１４を形成する。
【０１４５】
この時、感光膜パターン３１２、３１４のうちでゲート電極１５１の上部に位置した第１部分３１２はその他の第２部分３１４より厚さが厚くなるように形成し、データ線１２０、データパッド１２４及びゲートパッド１５２の一部上には感光膜が存在しないようにする。第２部分３１４の厚さを第１部分３１２の厚さの１／２以下とするのが好ましく、例えば、４０００Å以下であるのがよい。
【０１４６】
このように、位置によって感光膜の厚さを異にする方法には多様なものがあり得るが、ここでは陽性感光膜を使用する場合について説明する。
【０１４７】
露光器の分解能より小さいパターン、例えば、Ｂ領域にスリット（slit）または格子形態のパターンを形成したり半透明膜を形成しておくことによって、光の照射量を調節することができるマスク１０００を通じて感光膜に光を照射すると、照射される光の量または強さによって高分子が分解される程度が異なるようになる。この時、光に完全に露出されるＣ領域の高分子が完全に分解される時期に合せて露光を中断すると、光に完全に露出される部分に比べて、スリットまたは半透明膜が形成されているＢ領域を通過する光の照射量が少ないので、Ｂ領域の感光膜は一部のみが分解され、残りは分解されない状態で残る。露光時間を長くすると、全ての分子が分解されるので、そのようにならないようにしなければならないことはもちろんである。
【０１４８】
このような感光膜を現像すると、分子が分解されない第１部分３１２はほとんどそのまま残り、光が少なく照射された第２部分３１４は第１部分３１２より薄い厚さで一部のみが残り、光に完全に露光されたＣ領域に対応する部分には感光膜がほとんど除去される。
【０１４９】
このような方法で位置によって厚さが互いに異なる感光膜パターンが形成される。
【０１５０】
その次、図３２に示したように、このような感光膜パターン３１２、３１４をエッチングマスクとして用いて、不純物がドーピングされた非晶質シリコン膜１８０、第２非晶質シリコン膜７０２、第１非晶質シリコン膜７０２及び低温蒸着ゲート絶縁膜１６０を乾式エッチングしてゲートパッド１５２を露出する接触孔１６２を完成し、Ｃ領域のバッファー層１４０を露出する。その次、感光膜パターン３１２、３１４をエッチングマスクとして用いてＣ領域のバッファー層１４０を乾式エッチングして、データ線１２０及びデータパッド１２４を露出する接触孔１６１、１６４を完成する。
【０１５１】
その次、感光膜の第２部分３１４を完全に除去する作業を進める。ここで、第２部分３１４の感光膜クズを完全に除去するために酸素を利用したアッシング工程を追加することもできる。
【０１５２】
このようにすると、感光膜パターンの第２部分３１４は除去され、不純物がドーピングされた非晶質シリコン膜１８０が露出されるようになり、感光膜パターンの第１部分３１２は感光膜パターンの第２部分３１２の厚さだけ減少した状態で残るようになる。
【０１５３】
その次、残っている感光膜パターンの第１部分３１２をエッチングマスクとして用いて不純物がドーピングされた非晶質シリコン膜１８０及びその下部の第１及び第２非晶質シリコン膜７０１、７０２をエッチングして除去することによって、ゲート電極１５１の上部の低温蒸着ゲート絶縁膜１６０上に島形の半導体層１７１と抵抗性接触層１８１を残す。
【０１５４】
最後に、残っている感光膜の第１部分３１２を除去する。ここで、第１部分３１２の感光膜クズを完全に除去するために酸素を利用したアッシング工程を追加することもできる。
【０１５５】
その次、図３３ａ及び図３３ｂのように、ＩＴＯ層を蒸着しマスクを利用したフォトエッチング工程でパターニングして、画素電極４１０、ソース用電極４１２、ドレイン用電極４１１、補助ゲートパッド４１３及び補助データパッド４１４を形成する。この時、ＩＴＯの代わりにＩＺＯを使用することもできる。
【０１５６】
その次、ソース用電極４１２とドレイン用電極４１１をエッチングマスクとして用いて、これらの間の抵抗性接触層１８１をエッチングして２つの部分１８２、１８３に分離された抵抗性接触層パターンを形成し、ソース用電極４１２とドレイン用電極４１１の間に半導体層１７１を露出させる。
【０１５７】
最後に、図３４及び図３５に示されているように、下部絶縁基板１００の上部に窒化ケイ素や酸化ケイ素などの絶縁物質と、黒色顔料を含む感光性有機物質などの絶縁物質を順に積層し、マスクを利用した写真工程（photo-lithography）で露光現像して有色有機膜４３０を形成し、これをエッチングマスクとして用いてその下部の絶縁物質をエッチングして保護膜１９０を形成する。この時、有色有機膜４３０は薄膜トランジスタに入射する光を遮断し、ゲート配線またはデータ配線の上部に形成して、配線の周囲で漏洩される光を遮断する機能を付与することもできる。また、本発明の実施例のように有機膜４３０の高さを調節して間隔維持材として用いることもできる。
【０１５８】
一方、上部絶縁基板２００の上にはＩＴＯまたはＩＺＯの透明な導電物質を積層して共通電極２１０を形成する。
【０１５９】
この時、有色有機膜４３０が画素電極４１０及び各金属層との隙間を全て遮ることができるように設計される場合には、上部基板に光遮断のための別途のブラックマトリックスを設計する必要がない長所がある。
【０１６０】
ゲート線１５０と画素電極４１０が所定の間隔をおくように設計する場合には、画素電極４１０とゲート線１５０の間の光が漏れる部分を遮る必要がある。このために、色フィルター１３１、１３２、１３３の下部に形成されたデータ線１２０の一部をゲート線１５０方向に突出するように、延長してゲート線１５０と画素電極４１０の間の隙間を遮ることができるように形成できる。この時、データ線１２０で遮ることができない部分、つまり、互いに隣接する２つのデータ線１２０の間の領域には有色有機膜４３０が遮ることができるように形成できる。
【０１６１】
一方、図面には示していないが、ゲート配線１５０、１５１、１５２と同一の層には、ゲート配線１５０、１５１、１５２形成用物質で画面表示部の周縁で漏洩する光を遮断するためのブラックマトリックスの縦部を形成し、データ配線１２０、１２１、１２４と同一の層には、データ配線１２０、１２１、１２４形成用金属物質で画面表示部の周縁で漏洩する光を遮断するためのブラックマトリックスの横部を形成することができる。
【０１６２】
このように、ゲート配線１５０、１５１、１５２及びデータ配線１２０、１２１、１２４を形成する物質により、画面表示部の周縁で漏洩する光を遮断するためのブラックマトリックスの横部及び縦部を形成し、データ配線１２０、１２１、１２４によりゲート線１５０と画素電極４１０の間の光が漏れる領域を遮り、有色有機膜４３０により隣接する２つのデータ配線１５０の間の光が漏れる領域を遮るようにする場合に、データ配線、ゲート配線及び間隔維持材により薄膜トランジスタ基板の光が漏洩する全ての領域を遮ることができるので、上部基板に別途のブラックマトリックスを形成する必要がない。したがって、上部基板と下部基板の整列誤差を考慮しなくてもよいので、開口率を向上させることができる。また、データ線１２０と画素電極４１０の間には、ゲート絶縁膜１６０と低い誘電率を有するバッファー層１４０が形成されており、これらの間で発生する寄生容量を最少化することができて、表示装置の特性を向上させることができると共に、これらの間に間隔をおく必要がないので開口率を最大限確保することができる。
【０１６３】
このように、本発明の実施例では、色フィルター上に薄膜トランジスタを形成する薄膜トランジスタ基板を安定的に実現するために、低温工程条件下で、ＴＦＴを製作する。つまり、高温工程による色フィルターの損傷を防止するためにゲート絶縁膜を低温蒸着絶縁膜で形成し、低温蒸着ゲート絶縁膜と接触されることによって発生するチャンネルの特性悪化を防止するために、チャンネルを低温蒸着ゲート絶縁膜と半導体層の界面に形成せず、半導体層のバルク側に形成する。
【０１６４】
本発明による低誘電率ＣＶＤ膜は、薄膜トランジスタアレイ上に色フィルターを形成するＣＯＡ（color filter on array）構造で色フィルターと画素電極の間に形成する保護膜として使用しても有用である。これについて図面を参照して具体的に説明する。
【０１６５】
まず、図３４〜図３５を参考として本発明の第１０実施例による液晶表示装置用薄膜トランジスタ基板の構造について詳細に説明する。
【０１６６】
図３４は、本発明の第１３実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図３５は図３４に示した薄膜トランジスタ基板のXXIX-XXIX'線による断面図である。
【０１６７】
まず、絶縁基板１０上にアルミニウム（Ａｌ）またはアルミニウム合金（Al alloy）、モリブデン（Ｍｏ）またはモリブデン-タングステン（ＭｏＷ）合金、クロム（Ｃｒ）、タンタル（Ta）などの金属または導電体からなるゲート配線が形成されている。ゲート配線は、横方向にのびている走査信号線またはゲート線２２、ゲート線２２の端に連結されていて、外部からの走査信号の印加を受けてゲート線２２に伝達するゲートパッド２４及びゲート線２２の一部である薄膜トランジスタのゲート電極２６を含む。ゲート線２２の突出部は、後述する画素電極８２と連結された維持蓄電器用導電体パターン６４と重畳されて画素の電荷保存能力を向上させる維持蓄電器を構成する。
【０１６８】
ゲート配線２２、２４、２６は単一層で形成することができるが、二重層または三重層で形成することもできる。二重層以上に形成する場合には、１つの層は抵抗が小さい物質で形成し、他の層は他の物質との接触特性が良い物質で形成することが好ましく、Ｃｒ／Ａｌ（またはＡｌ合金）の二重層またはＡｌ／Ｍｏの二重層がその例である。本発明の実施例でゲート配線２２、２４、２６はクロムからなる下部膜とアルミニウム−ネオジムからなる上部膜とからなる。
【０１６９】
ゲート配線２２、２４、２６及び基板１０上には窒化ケイ素（ＳｉＮX）などからなるゲート絶縁膜３０が形成されており、ゲート電極２４はゲート絶縁膜３０で覆われている。
【０１７０】
ゲート絶縁膜パターン３０上には水素化非晶質シリコン（hydrogenated amorphous silicon）などの半導体からなる半導体パターン４０が形成されており、半導体パターン４０上にはリン（Ｐ）などのｎ型不純物が高濃度でドーピングされている非晶質シリコンなどからなる抵抗性接触層（ohmic contact layer）５５、５６が形成されている。
【０１７１】
抵抗性接触層５５、５６上には、ＭｏまたはＭｏＷ合金、Ｃｒ、ＡｌまたはＡｌ合金、Ｔａなどの導電物質からなるデータ配線の一部である薄膜トランジスタのソース電極６５とドレイン電極６６が各々形成されている。データ配線は縦方向に形成されておりソース電極６５と連結されているデータ線６２、データ線６２の一端に連結されて、外部からの画像信号の印加を受けるデータパッド６８及びゲート線２２の突出部と重畳している維持蓄電器用導電体パターン６４も含む。
【０１７２】
データ配線６２、６４、６５、６６、６８もゲート配線２２、２４、２６と同様に単一層で形成されることができるが、二重層または三重層で形成されることもできる。もちろん、二重層以上に形成する場合には１つの層は抵抗が小さい物質で形成し他の層は他の物質との接触特性が良い物質で形成するのが好ましい。
【０１７３】
抵抗性接触層５５、５６はその下部の半導体パターン４０とその上部のデータ配線６２、６４、６５、６６、６８の接触抵抗を低下させる役割を果たす。
【０１７４】
図面に示していないが、データ配線６２、６４、６５、６６、６８とデータ配線で遮らない半導体パターン４０の上部には酸化ケイ素または窒化ケイ素などの絶縁物質からなる層間絶縁膜が形成されることができる。
【０１７５】
ゲート絶縁膜３０上部の画素領域にはドレイン電極６５と維持蓄電器用導電体パターン６４を露出する開口部Ｃ１、Ｃ２を有する赤、緑、青の色フィルター（Ｒ、Ｇ、Ｂ）が縦方向に形成されている。ここで、赤、緑、青の色フィルター（Ｒ、Ｇ、Ｂ）の境界はデータ線６２の上部で一致して示されているが、データ線６２の上部で互いに重畳して、画素領域の間で漏洩する光を遮断する機能を有する構成とすることができ、ゲート及びデータパッド２４、６８が形成されているパッド部には形成されていない。
【０１７６】
青、緑、青の色フィルター８１、８２、８３の上部には、前述の方法で蒸着されたａ−ＳｉＣＯＨ膜（低誘電率絶縁膜）からなる保護膜７０が形成されている。このような保護膜７０はゲート絶縁膜３０と共にゲートパッド２４、データパッド６８、ドレイン電極６６及び維持蓄電器用導電体パターン６４を露出する接触孔７４、７８、７６、７２を有している。この時、ドレイン電極６６及び維持蓄電器用導電体パターン６４を露出する接触孔７６、７２は、色フィルター（Ｒ、Ｇ、Ｂ）の開口部Ｃ１、Ｃ２の内側に位置し、前述のように色フィルター（Ｒ、Ｇ、Ｂ）の下部に層間絶縁膜が追加された場合には層間絶縁膜と同一なパターンを有する。
【０１７７】
保護膜７０上には、薄膜トランジスタから画像信号を受けて上板の電極と共に電場を生成する画素電極８２が形成されている。画素電極８２は、ＩＴＯ（indium tin oxide）またはＩＺＯ（indium zinc oxide）などの透明な導電物質で形成され、接触孔７６を通じてドレイン電極６６と物理的・電気的に連結されて画像信号の伝達を受ける。画素電極８２はゲート線２２及びデータ線６２と重畳して開口率を高めているが、重畳しない構成とすることもできる。また、画素電極８２は、接触孔７２を通じて維持蓄電器用導電体パターン６４とも連結されて、導電体パターン６４に画像信号を伝達する。一方、ゲートパッド２４及びデータパッド６８上には、接触孔７４、７８を通じて各々これらと連結される補助ゲートパッド８４及び補助データパッド８８が形成されており、これらはパッド２４、６８と外部回路装置との接着性を補完し、パッドを保護する役割を果たすものであって、必須のものではなく、これらの適用如何は選択的である。
【０１７８】
以下、本発明の第１０実施例による液晶表示装置用薄膜トランジスタアレイ基板の製造方法について図３６ａ〜４０ｂと前の図３４及び図３５を参考として詳細に説明する。
【０１７９】
まず、図３６ａ〜３６ｂに示したように、金属などの導電体層をスパッタリングなどの方法で積層しマスクを利用した第１フォトエッチング工程で乾式または湿式エッチングして、基板１０上にゲート線２２、ゲートパッド２４及びゲート電極２６を含むゲート配線を形成する。
【０１８０】
その次、図３７ａ及び３７ｂに示したように、ゲート絶縁膜３０、水素化非晶質シリコンなどの半導体とリン（Ｐ）などのｎ型不純物が高濃度でドーピングされている非晶質シリコンを、化学気相蒸着法を利用して各々１５００Å〜５０００Å、５００Å〜２０００Å、３００Å〜６００Åの厚さに連続蒸着し、マスクを利用したフォトエッチング工程でパターニングして非晶質シリコン層とドーピングされた非晶質シリコン層を順にパターニングして半導体パターン４０と抵抗性接触層５０を形成する。
【０１８１】
その次、図３８ａ及び図３８ｂのように、金属などの導電体層をスパッタリングなどの方法で１５００Å〜３０００Åの厚さに蒸着した後、マスクを利用したフォトエッチング工程でパターニングして、データ線６２、ソース電極６５、ドレイン電極６６、データパッド６８及び維持蓄電器用導電体パターン６４を含むデータ配線を形成する。その次、ソース電極６５とドレイン電極６６で遮らない抵抗性接触層５０をエッチングして、ソース電極６５とドレイン電極６６の間の半導体層４０を露出し抵抗性接触層５５、５６を２つの部分に分離する。その次、窒化ケイ素または酸化ケイ素を積層して層間絶縁膜（図示せず）を形成することができる。
【０１８２】
その次、データ配線６２、６４、６５、６６、６８と層間絶縁膜（図示せず）を形成した後、図３９ａ〜３９ｂに示したように赤、緑、青の顔料を含む感光性有機物質を各々順に塗布し写真工程（photo-lithography）によって赤、緑、青の色フィルター（Ｒ、Ｇ、Ｂ）を順に形成する。この時、写真工程（photo-lithography）で赤、緑、青の色フィルター（Ｒ、Ｇ、Ｂ）を形成する時にドレイン電極６６と維持蓄電器用導電体パターン６４を露出する開口部Ｃ１、Ｃ２も共に形成する。これは、以後に保護膜７０にドレイン電極６６と維持蓄電器用導電体パターン６４を露出する接触孔を形成する時にプロファイルを良好に形成するためである。
【０１８３】
その次、図４０ａ及び図４０ｂのように、基板１０の前記ａ−ＳｉＣＯＨ膜（低誘電率絶縁膜）で保護膜７０を形成し、マスクを利用したフォトエッチング工程でゲート絶縁膜３０と共にパターニングして、接触孔７２、７４、７６、７８を形成する。この時、ドレイン電極６６と維持蓄電器用導電体パターン６４を露出する接触孔７６、７４は、色フィルター（Ｒ、Ｇ、Ｂ）に形成されている開口部Ｃ１、Ｃ２の内側に形成する。このように、本発明では色フィルター（Ｒ、Ｇ、Ｂ）に予め開口部Ｃ１、Ｃ２を形成した後、保護膜７０をパターニングして、ドレイン電極６６と維持蓄電器用導電体パターン６４を露出する接触孔７６、７４を形成することによって、接触孔７６、７４のプロファイルを良好に形成することができる。
【０１８４】
最後に、図７〜図９に図示したように、４００Å〜５００Å厚さのＩＴＯまたはＩＺＯ層を蒸着し、マスクを利用したフォトエッチング工程でエッチングして、画素電極８２、補助ゲートパッド８４及び補助データパッド８８を形成する。
【０１８５】
このような方法は前述のように、５枚のマスクを利用する製造方法に適用することができるが、４枚のマスクを利用する液晶表示装置用薄膜トランジスタ基板の製造方法でも同一に適用することができる。これについて図面を参照して詳細に説明し、製造方法は第１１及び第１３実施例を通じて説明されているので省略する。
【０１８６】
まず、図４１〜図４３を参考として、本発明の実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造について詳細に説明する。
【０１８７】
図４１は本発明の第１４実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図４２及び図４３は各々図４１に示した薄膜トランジスタ基板のXXXVI-XXXVI'線及びXXXVII-XXXVII'線による断面図である。
【０１８８】
図４１〜図４２に示されているように、大部分の構造は第１１実施例による構造と同一である。
【０１８９】
しかしながら、第１３実施例のように薄膜トランジスタアレイの上部には、ドレイン電極６６及び維持蓄電器用導電体パターン６４を露出する開口部Ｃ１、Ｃ２を有する赤、緑、青の色フィルター（Ｒ、Ｇ、Ｂ）が形成されており、その上部にはａ−ＳｉＣＯＨ膜（低誘電率絶縁膜）からなる保護膜７０が化学気相蒸着法によって形成されている。
【０１９０】
本発明は提示された実施例だけでなく、多様な方式で適用することができる。例えば、重量減少及び耐衝撃性向上のために台頭したプラスチック液晶表示装置のように、低温工程条件が必要なディスプレイの場合、本発明は有用に適用できる。また、外部光を利用して画像を表示する反射型液晶表示装置用薄膜トランジスタ基板にも同一に適用することができる。
【０１９１】
また、ゲート絶縁膜は、非晶質シリコンからなる半導体層４０との界面特性を考慮して、緻密な膜質を維持しなければならない。しかし、膜質が緻密であれば緻密なほど蒸着速度が遅いので、工程時間が長くなる短所がある。一方、半導体層４０と接する面から約５００Å程度の厚さまで緻密な膜質が維持されれば、薄膜トランジスタが動作することに無理が無いと知られている。したがって、本発明の実施例でゲート絶縁膜の下部は蒸着速度が速い本発明の低誘電率絶縁膜で形成し、ゲート絶縁膜の上部は膜質が緻密な窒化シリコン膜で形成すれば、薄膜トランジスタの性能を低下させずに工程時間を短縮することができる。
【図面の簡単な説明】
【０１９２】
【図１】ＣＶＤ工程中の全体ソース気体流量による誘電定数（ｋ）の変化を示した図面である。
【図２】シラン（ＳｉＨ4）気体添加によるａ−ＳｉＣＯＨ薄膜の蒸着速度向上効果を示した図面である。
【図３】シラン（ＳｉＨ4）気体添加によるａ−ＳｉＣＯＨ薄膜の誘電定数変化を示した図面である。
【図４】シラン（ＳｉＨ4）気体添加及びＮ2Ｏ流量によるａ−ＳｉＣＯＨ薄膜の蒸着速度変化を示した図面である。
【図５】全体ソース気体流量［Ｚ３ＭＳ＋Ｎ2Ｏ＋ＳｉＨ4］による蒸着速度の変化を示した図面である。
【図６】シラン（ＳｉＨ4）気体添加及びＮ2Ｏ流量によるａ−ＳｉＣＯＨ薄膜の誘電定数変化を示した図面である。
【図７】本発明の第１０実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図８】図７のII-II線による断面図である。
【図９ａ】本発明の第１０実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程をその工程順序に従って示した薄膜トランジスタ基板の配置図である。
【図９ｂ】図９ａのIIIb-IIIb'線による断面図である。
【図１０ａ】本発明の第１０実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程をその工程順序に従って示した薄膜トランジスタ基板の配置図である。
【図１０ｂ】図１０ａのIVb-IVb'線による断面図であって、図９ｂの次の段階を示した断面図である。
【図１１ａ】本発明の第１０実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程をその工程順序に従って示した薄膜トランジスタ基板の配置図である。
【図１１ｂ】図１１ａのVb-Vb'線による断面図であって、図１０ｂの次の段階を示した断面図である。
【図１２ａ】本発明の第１０実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程をその工程順序に従って示した薄膜トランジスタ基板の配置図である。
【図１２ｂ】図１２ａのVIb-VIb'線による断面図であって、図１１ｂの次の段階を示した断面図である。
【図１３】本発明の第１１実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図１４】図１３のVIII-VIII'線による断面図である。
【図１５】図１３のIX-IX'線による断面図である。
【図１６ａ】本発明の第１１実施例によって製造する第１段階での薄膜トランジスタ基板の配置図である。
【図１６ｂ】図１６ａのXb-Xb'線による断面図である。
【図１６ｃ】図１６ａのXc-Xc'線による断面図である。
【図１７ａ】図１６ａのXb-Xb'線による断面図であって、図１６ｂの次の段階での断面図である。
【図１７ｂ】図１６ａのXc-Xc'線による断面図であって、図１６ｃの次の段階での断面図である。
【図１８ａ】図１７ａ及び１７ｂの次の段階での薄膜トランジスタ基板の配置図である。
【図１８ｂ】図１８ａのXIIb-XIIb'線による断面図である。
【図１８ｃ】図１８ａのXIIc-XIIc'線による断面図である。
【図１９ａ】図１８ａのXIIb-XIIb'線による断面図であって、図１８ｂ及び１８ｃの次の段階を工程順序に従って示した図面である。
【図１９ｂ】図１８ａのXIIc-XIIc'線による断面図であって、図１８ｂ及び１８ｃの次の段階を工程順序に従って示した図面である。
【図２０ａ】図１８ａのXIIb-XIIb'線による断面図であって、図１８ｂ及び１８ｃの次の段階を工程順序に従って示した図面である。
【図２０ｂ】図１８ａのXIIc-XIIc'線による断面図であって、図１８ｂ及び１８ｃの次の段階を工程順序に従って示した図面である。
【図２１ａ】図１８ａのXIIb-XIIb'線による断面図であって、図１８ｂ及び１８ｃの次の段階を工程順序に従って示した図面である。
【図２１ｂ】図１８ａのXIIc-XIIc'線による断面図であって、図１８ｂ及び１８ｃの次の段階を工程順序に従って示した図面である。
【図２２ａ】図２１ａ及び２１ｂの次の段階での薄膜トランジスタ基板の断面図である。
【図２２ｂ】図２１ａ及び２１ｂの次の段階での薄膜トランジスタ基板の断面図である。
【図２３ａ】図２２ａ及び図２２ｂの次の段階での薄膜トランジスタ基板の配置図である。
【図２３ｂ】図２３ａのXVIIb-XVIIb'線による断面図である。
【図２３ｃ】図２３ａのXVIIc-XVIIc'線による断面図である。
【図２４】本発明の第１２実施例による色フィルターを有する薄膜トランジスタ基板の配置図である。
【図２５】図２４に示した薄膜トランジスタ基板の切断線XIX-XIX'による断面図である。
【図２６ａ】本発明の第１２実施例による薄膜トランジスタ基板の第１製造段階での基板の配置図である。
【図２６ｂ】図２６ａに示した切断線XXb-XXb'による断面図である。
【図２７ａ】図２６ａの次の段階での基板の配置図である。
【図２７ｂ】図２７ａに示した切断線XXIb-XXIb'による断面図である。
【図２８ａ】図２７ａの次の段階での基板の配置図である。
【図２８ｂ】図２８aに示した切断線XXIIb-XXIIb'による断面図である。
【図２９】図２８bの次の段階での基板の断面図である。
【図３０ａ】図２９の次の段階での基板の配置図である。
【図３０ｂ】図３０ａに示した切断線XXIVb-XXIVb'による断面図である。
【図３１】図２９と図３０ｂの間に実施される製造工程での基板の断面図である。
【図３２】図２９と図３０ｂの間に実施される製造工程での基板の断面図である。
【図３３ａ】図３０ａの次の段階での基板の配置図である。
【図３３ｂ】図３３ａに示した切断線XXVIIb-XXVIIb'による断面図である。
【図３４】本発明の第１３実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図３５】図３４に示した薄膜トランジスタ基板のXXIX-XXIX'線による断面図である。
【図３６ａ】本発明の第１３実施例によって製造する第１段階での薄膜トランジスタ基板の配置図である。
【図３６ｂ】図３６ａのXXXb-XXXb'線による断面図である。
【図３７ａ】本発明の第１３実施例によって製造する第２段階での薄膜トランジスタ基板の配置図である。
【図３７ｂ】図３７ａのXXXIb-XXXIb'線による断面図である。
【図３８ａ】本発明の第１３実施例によって製造する第３段階での薄膜トランジスタ基板の配置図である。
【図３８ｂ】図３８ａのXXXIIb-XXXIIb'線による断面図である。
【図３９ａ】本発明の第１３実施例によって製造する第４段階での薄膜トランジスタ基板の配置図である。
【図３９ｂ】図３９ａのXXXIIIb-XXXIIIb'線による断面図である。
【図４０ａ】本発明の第１３実施例によって製造する第５段階での薄膜トランジスタ基板の配置図である。
【図４０ｂ】図４０ａのXXXIVb-XXXIVb'線による断面図である。
【図４１】本発明の第１４実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図４２】図４１に示した薄膜トランジスタ基板のXXXVI-XXXVI'線による断面図である。
【図４３】図４１に示した薄膜トランジスタ基板のXXXVII-XXXVII'線による断面図である。
【図１】
2005526387.tif 000004
【図２】
2005526387.tif 000005
【図３】
2005526387.tif 000006
【図４】
2005526387.tif 000007
【図５】
2005526387.tif 000008
【図６】
2005526387.tif 000009
【図７】
2005526387.tif 000010
【図８】
2005526387.tif 000011
2005526387.tif 000012
2005526387.tif 000013
2005526387.tif 000014
2005526387.tif 000015
【図１３】
2005526387.tif 000016
【図１４】
2005526387.tif 000017
【図１５】
2005526387.tif 000018
2005526387.tif 000019
2005526387.tif 000020
2005526387.tif 000021
2005526387.tif 000022
2005526387.tif 000023
2005526387.tif 000024
2005526387.tif 000025
2005526387.tif 000026
2005526387.tif 000027
2005526387.tif 000028
【図２４】
2005526387.tif 000029
【図２５】
2005526387.tif 000030
2005526387.tif 000031
2005526387.tif 000032
2005526387.tif 000033
2005526387.tif 000034
2005526387.tif 000035
2005526387.tif 000036
【図２９】
2005526387.tif 000037
2005526387.tif 000038
【図３１】
2005526387.tif 000039
【図３２】
2005526387.tif 000040
2005526387.tif 000041
2005526387.tif 000042
【図３４】
2005526387.tif 000043
【図３５】
2005526387.tif 000044
2005526387.tif 000045
2005526387.tif 000046
2005526387.tif 000047
2005526387.tif 000048
2005526387.tif 000049
2005526387.tif 000050
2005526387.tif 000051
2005526387.tif 000052
2005526387.tif 000053
2005526387.tif 000054
【図４１】
2005526387.tif 000055
【図４２】
2005526387.tif 000056
【図４３】
2005526387.tif 000057
【国際調査報告】
2005526387.tif 000058
2005526387.tif 000059