(57)【要約】【課題】高開口率化と保持容量の確保とを両立できる電気光学装置、電気光学装置の製造方法、および電子機器を提供する。【解決手段】液晶装置１は、基板１１上に配置された絶縁層１４ａおよび絶縁層１４ｂと、画素Ｐ毎に設けられた溝４７と、溝４７に設けられた容量素子４とを備え、容量素子４は、凹状部４１ａとその上端から平面方向に沿って外側に延出する庇部４１ｂとを有する第１容量電極４１と、凹状部４１ａ内を埋める第１部分４６ａと凹状部４１ａの上端から厚さ方向に沿って凸状に突出する第２部分４６ｂとを有する絶縁体４６と、絶縁体４６の第２部分４６ｂを覆って第１容量電極４１と平面視で重なるように配置され庇部４１ｂと接続された第２容量電極４２と、第２容量電極４２と第１容量電極４１の一部との外面を覆う容量絶縁膜４４と、容量絶縁膜４４を介して第２容量電極４２と第１容量電極４１の一部とを覆う第３容量電極４５と、を含む。【選択図】図７
2018136478.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置された絶縁層と、
前記絶縁層に画素毎に設けられた溝と、
前記溝に設けられた容量素子と、を備え、
前記容量素子は、
前記溝に配置された凹状部と、前記凹状部の上端から前記基板の平面方向に沿って外側に延出する庇部と、を有する第１容量電極と、
前記凹状部内に配置された第１部分と、前記凹状部の前記上端から前記基板の厚さ方向に沿って凸状に突出する第２部分と、を有する絶縁体と、
前記絶縁体の前記第２部分を覆って前記第１容量電極と平面視で重なるように配置され、前記庇部と接続された第２容量電極と、
前記第２容量電極と、前記庇部を含む前記第１容量電極の一部と、の外面を覆う容量絶縁膜と、
前記容量絶縁膜を介して、前記第２容量電極と、前記庇部を含む前記第１容量電極の一部と、を覆う第３容量電極と、
を含むことを特徴とする電気光学装置。
【請求項２】
請求項１に記載の電気光学装置であって、
前記絶縁体の前記第２部分は、前記第１容量電極の前記庇部の一部と平面視で重なることを特徴とする電気光学装置。
【請求項３】
請求項１または２に記載の電気光学装置であって、
前記絶縁体は、前記第２部分から前記第１部分まで窪んだ凹部を有し、
前記第２容量電極は、前記絶縁体の前記凹部にも配置されていることを特徴とする電気光学装置。
【請求項４】
請求項１から３のいずれか一項に記載の電気光学装置であって、
前記凹状部は、前記溝内に配置された底部側の部分と、前記絶縁層よりも上方に配置された前記上端側の部分とを有し、
前記第１容量電極の前記一部は、前記凹状部の前記上端側の部分と前記庇部とを含むことを特徴とする電気光学装置。
【請求項５】
請求項４に記載の電気光学装置であって、
前記基板と前記容量素子との間に、前記凹状部の前記底部と接する電極を備えていることを特徴とする電気光学装置。
【請求項６】
請求項１から５のいずれか一項に記載の電気光学装置であって、
前記基板と前記容量素子との間に配置されたスイッチング素子と、
前記基板と前記スイッチング素子との間に、前記スイッチング素子と平面視で重なるように配置された遮光層と、を備え、
前記容量素子は、前記遮光層と平面視で重なるように配置されていることを特徴とする電気光学装置。
【請求項７】
請求項１から６のいずれか一項に記載の電気光学装置であって、
前記容量素子は、前記平面方向における第１方向に沿って延在する部分と、前記平面方向において前記第１方向と交差する第２方向に沿って延在する部分と、が接続された交差部を有することを特徴とする電気光学装置。
【請求項８】
請求項１から７のいずれか一項に記載の電気光学装置を備えていることを特徴とする電子機器。
【請求項９】
基板上に、第１絶縁層と、第２絶縁層と、前記第２絶縁層よりもエッチング耐性が劣る第３絶縁層と、を順に積層形成する第１工程と、
異方性エッチングにより、前記第３絶縁層から前記第１絶縁層に亘る溝を形成する第２工程と、
前記第３絶縁層の表面を覆い前記溝内に凹状部を有する第１容量電極膜を形成する第３工程と、
前記凹状部内と前記第１容量電極膜上とに第４絶縁層を形成する第４工程と、
異方性エッチングにより、前記第４絶縁層の一部を除去して、前記凹状部内に配置された第１部分と、前記凹状部の上端から前記第１容量電極膜よりも上方に凸状に突出する第２部分と、を有する絶縁体を形成する第５工程と、
前記絶縁体の前記第２部分と、前記第５工程で露出した前記第１容量電極膜と、を覆うように第２容量電極膜を形成する第６工程と、
異方性エッチングにより、前記第２容量電極膜のうち前記絶縁体の前記第２部分を覆って前記第１容量電極膜に接する部分以外を除去して、第２容量電極を形成する第７工程と、
異方性エッチングにより、前記第１容量電極膜のうち前記第２容量電極と平面視で重なる部分以外を除去して、第１容量電極を形成する第８工程と、
等方性エッチングにより、前記第３絶縁層を除去する第９工程と、
前記第２容量電極と、前記第１容量電極のうち前記第２絶縁層よりも上方側の部分と、の外面を覆う容量絶縁膜を形成する第１０工程と、
前記容量絶縁膜を覆うように、第３容量電極膜を形成する第１１工程と、
異方性エッチングにより、前記第３容量電極膜のうち、前記容量絶縁膜を介して前記第２容量電極と前記第１容量電極のうち前記上方側の部分とを覆う部分以外を除去して、第３容量電極を形成する第１２工程と、
を含むことを特徴とする電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電気光学装置の製造方法、および電子機器に関する。
【背景技術】
【０００２】
電気光学装置として、画素毎にスイッチング素子が配置された素子基板と対向基板との間に液晶層が挟持された液晶装置が知られている。液晶装置では、画素毎に、画像信号に基づいて画素に書き込まれた電位を保持する保持容量として機能する容量素子を有している。容量素子の保持容量が小さいと、画素に書き込まれた電位を十分に保持することが困難となり、表示ムラなどの不具合を招くため、十分な保持容量を有していることが望ましい。
【０００３】
また、液晶ライトバルブとして用いられる液晶装置には光源からの強力な光が入射するが、スイッチング素子を構成する半導体層に光が照射されると、光リーク電流が生じて表示画像にフリッカーや画素ムラが生じてしまう。そのため、遮光構造として、例えば、半導体層の上下方向から入射する光を遮光層で遮光する構成が用いられる。
【０００４】
容量素子は、例えば、誘電体層を間に挟んで対向するように配置された１対の遮光性を有する容量電極で構成される。容量電極の面積が大きいほど保持容量は大きくなるが、容量電極の面積を大きくすると、画素の開口率の低下を招いてしまう。そこで、基板に設けられた凸状部の上面および側面を覆うように容量電極を形成することで、平面視における面積（以下では、平面積という）を抑えつつ容量電極の総面積を大きくする構成が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１５−９４８８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、高精細な表示を実現するため、画素数を増やし画素の配置ピッチを小さくすると、画素の開口率は相対的に低下する。開口率を高めるために遮光領域を小さくすると、容量電極を形成する凸状部を設けることが可能な領域も小さくなるため、十分な保持容量を確保することが困難となる。換言すれば、画素数の増加や画素の配置ピッチの狭小化に対して、高開口率化と保持容量の確保との両立を図ることが困難である。したがって、容量素子の単位平面積当たりの保持容量をより大きくできる容量素子の実現が求められている。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００８】
［適用例１］本適用例に係る電気光学装置は、基板と、前記基板上に配置された絶縁層と、前記絶縁層に画素毎に設けられた溝と、前記溝に設けられた容量素子と、を備え、前記容量素子は、前記溝に配置された凹状部と、前記凹状部の上端から前記基板の平面方向に沿って外側に延出する庇部と、を有する第１容量電極と、前記凹状部内に配置された第１部分と、前記凹状部の前記上端から前記基板の厚さ方向に沿って凸状に突出する第２部分と、を有する絶縁体と、前記絶縁体の前記第２部分を覆って前記第１容量電極と平面視で重なるように配置され、前記庇部と接続された第２容量電極と、前記第２容量電極と、前記庇部を含む前記第１容量電極の一部と、の外面を覆う容量絶縁膜と、前記容量絶縁膜を介して、前記第２容量電極と、前記庇部を含む前記第１容量電極の一部と、を覆う第３容量電極と、を含むことを特徴とする。
【０００９】
本適用例の構成によれば、容量素子において、第１容量電極と第２容量電極とが基板側に配置される下部電極として機能し、第３容量電極が基板に対して下部電極の上側に配置される上部電極として機能する。容量素子の容量は、下部電極と上部電極とが容量絶縁膜を介して対向する面積に基づいて決まる。下部電極のうち第２容量電極は、特許文献１に記載の第１の容量電極と同様に、絶縁体のうち凸状に突出する第２部分の上面および側面を覆っており、上部電極である第３容量電極と対向している。下部電極のうち第１容量電極は、第２容量電極に接続された庇部を含む一部が第３容量電極と対向している。すなわち、本適用例に係る容量素子の上部電極と対向する下部電極の面積は、特許文献１に記載の構成に対して、庇部を含む第１容量電極の一部の面積だけ大きい。一方、第２容量電極が第１容量電極と平面視で重なるように配置されているので、第１容量電極の一部を加えて下部電極と上部電極とが対向する総面積を大きくしても容量素子の平面積は変わらない。これにより、特許文献１に記載の構成と比べて、容量素子の単位平面積当たりの保持容量を大きくできる。したがって、電気光学装置における高開口率化と保持容量の確保との両立を図ることができる。
【００１０】
［適用例２］上記適用例に係る電気光学装置であって、前記絶縁体の前記第２部分は、前記第１容量電極の前記庇部の一部と平面視で重なることが好ましい。
【００１１】
本適用例の構成によれば、絶縁体の第２部分が第１容量電極の庇部と平面視で重なっている。そのため、絶縁体の第２部分が第１容量電極の庇部と平面視で重ならない場合と比べて、第２部分を覆う第２容量電極と平面視で重なる庇部の長さが長くなる。したがって、下部電極の平面積に対して下部電極と上部電極とが対向する総面積が大きくなるので、容量素子の単位平面積当たりの保持容量をより大きくできる。また、絶縁体の第２部分が第１容量電極の庇部と平面視で重なる長さを調整することで、庇部の長さを制御することが可能となる。
【００１２】
［適用例３］上記適用例に係る電気光学装置であって、前記絶縁体は、前記第２部分から前記第１部分まで窪んだ凹部を有し、前記第２容量電極は、前記絶縁体の前記凹部にも配置されていることが好ましい。
【００１３】
本適用例の構成によれば、絶縁体の第２部分から第１部分まで窪んだ凹部の底面および内側面を覆うように第２容量電極が配置される。そのため、第２容量電極の平面積が絶縁体の凹部の底面に対応する面積だけ大きくなるのに対して、第２容量電極の総面積は絶縁体の凹部の底面および内側面に対応する面積だけ大きくなる。同様に、第２容量電極を容量絶縁膜を介して覆う第３容量電極の総面積も大きくなる。これにより、容量素子の単位平面積当たりの保持容量をさらに大きくできる。
【００１４】
［適用例４］上記適用例に係る電気光学装置であって、前記凹状部は、前記溝内に配置された底部側の部分と、前記絶縁層よりも上方に配置された前記上端側の部分とを有し、前記第１容量電極の前記一部は、前記凹状部の前記上端側の部分と前記庇部とを含むことが好ましい。
【００１５】
本適用例の構成によれば、第１容量電極の庇部に加えて凹状部のうち絶縁層よりも上方に配置された部分にも第３容量電極が対向配置される。第１容量電極において凹状部は平面視で庇部の内側にあるので、容量素子の平面積を大きくすることなく下部電極と上部電極とが対向する総面積を大きくすることができる。
【００１６】
［適用例５］上記適用例に係る電気光学装置であって、前記基板と前記容量素子との間に、前記凹状部の前記底部と接する電極を備えていることが好ましい。
【００１７】
本適用例の構成によれば、基板と容量素子との間に設けられた電極が第１容量電極の凹状部の底部と接しているので、この電極を絶縁層の溝に配置された第１容量電極への中継電極として利用できる。
【００１８】
［適用例６］上記適用例に係る電気光学装置であって、前記基板と前記容量素子との間に配置されたスイッチング素子と、前記基板と前記スイッチング素子との間に、前記スイッチング素子と平面視で重なるように配置された遮光層と、を備え、前記容量素子は、前記遮光層と平面視で重なるように配置されていることが好ましい。
【００１９】
本適用例の構成によれば、容量素子が、遮光層と平面視で重なるように配置されるので、画素の開口率を低下させることはない。また、基板に対して、遮光層がスイッチング素子よりも下層側に配置され、容量素子がスイッチング素子よりも上層側に配置されるので、容量素子は、スイッチング素子の上層からの光の遮光に寄与する。
【００２０】
［適用例７］上記適用例に係る電気光学装置であって、前記容量素子は、前記平面方向における第１方向に沿って延在する部分と、前記平面方向において前記第１方向と交差する第２方向に沿って延在する部分と、が接続された交差部を有することが好ましい。
【００２１】
本適用例の構成によれば、溝の幅に対する深さの比が大きい場合等で、容量素子の幅に対する高さの比が大きく機械的強度の低下が心配される場合でも、第１方向に沿って延在する部分と第２方向に沿って延在する部分とが接続された交差部を設けることで容量素子の機械的強度の低下を抑えることができる。
【００２２】
［適用例８］本適用例に係る電子機器は、上記適用例の電気光学装置を備えていることを特徴とする。
【００２３】
本適用例の構成によれば、高開口率化と保持容量の確保との両立が可能な電気光学装置を備えているので、明るく安定した表示品質を有する電子機器を提供することができる。
【００２４】
［適用例９］本適用例に係る電気光学装置の製造方法は、基板上に、第１絶縁層と、第２絶縁層と、前記第２絶縁層よりもエッチング耐性が劣る第３絶縁層と、を順に積層形成する第１工程と、異方性エッチングにより、前記第３絶縁層から前記第１絶縁層に亘る溝を形成する第２工程と、前記第３絶縁層の表面を覆い前記溝内に凹状部を有する第１容量電極膜を形成する第３工程と、前記凹状部内と前記第１容量電極膜上とに第４絶縁層を形成する第４工程と、異方性エッチングにより、前記第４絶縁層の一部を除去して、前記凹状部内に配置された第１部分と、前記凹状部の上端から前記第１容量電極膜よりも上方に凸状に突出する第２部分と、を有する絶縁体を形成する第５工程と、前記絶縁体の前記第２部分と、前記第５工程で露出した前記第１容量電極膜と、を覆うように第２容量電極膜を形成する第６工程と、異方性エッチングにより、前記第２容量電極膜のうち前記絶縁体の前記第２部分を覆って前記第１容量電極膜に接する部分以外を除去して、第２容量電極を形成する第７工程と、異方性エッチングにより、前記第１容量電極膜のうち前記第２容量電極と平面視で重なる部分以外を除去して、第１容量電極を形成する第８工程と、等方性エッチングにより、前記第３絶縁層を除去する第９工程と、前記第２容量電極と、前記第１容量電極のうち前記第２絶縁層よりも上方側の部分と、の外面を覆う容量絶縁膜を形成する第１０工程と、前記容量絶縁膜を覆うように、第３容量電極膜を形成する第１１工程と、異方性エッチングにより、前記第３容量電極膜のうち、前記容量絶縁膜を介して前記第２容量電極と前記第１容量電極のうち前記上方側の部分とを覆う部分以外を除去して、第３容量電極を形成する第１２工程と、を含むことを特徴とする。
【００２５】
本適用例の構成によれば、第１工程から第１２工程までの加工を行うことにより、容量素子の単位平面積当たりの保持容量を大きくして、高開口率化と保持容量の確保との両立が可能な電気光学装置を製造できる。第５工程では、第１容量電極膜の凹状部内に配置された絶縁体の第１部分の幅に対する第２部分の幅を調整することで、第７工程で形成される第２容量電極の平面的な大きさ、および、第８工程で形成される第１容量電極の庇部の長さを制御できる。第９工程では、第２絶縁層がエッチングストッパーとして機能するので、第１容量電極の庇部と凹状部の第２絶縁層よりも上方側の部分とを確実に露出させるとともに、過剰なエッチングを抑止できる。そして、第１工程で第２絶縁層上に形成する第３絶縁層の層厚を調整することで、第９工程における第１容量電極の第２絶縁層よりも上方側に露出する部分の長さを制御できる。第１０工程および第１１工程では、容量絶縁膜を間に介して第２容量電極と第１容量電極のうち庇部を含む第２絶縁層よりも上方側の部分との外面を覆う第３容量電極膜を形成するので、特許文献１に記載の容量素子に対して、容量素子の平面積を大きくすることなく下部電極と上部電極とが対向する総面積を大きくできる。
【図面の簡単な説明】
【００２６】
【図１】第１の実施形態に係る液晶装置の構成を示す概略平面図。
【図２】図１のＨ−Ｈ’線に沿った概略断面図。
【図３】第１の実施形態に係る液晶装置の電気的な構成を示す等価回路図。
【図４】第１の実施形態に係る液晶装置における画素の配置を示す概略平面図。
【図５】第１の実施形態に係る液晶装置における画素の構成を示す概略平面図。
【図６】図５のＡ−Ａ’線に沿った概略断面図。
【図７】第１の実施形態に係る容量素子の構造を示す概略断面図。
【図８】第１の実施形態に係る容量素子の形成方法を示すフローチャート。
【図９】第１の実施形態に係る容量素子の形成方法を説明する概略断面図。
【図１０】第１の実施形態に係る容量素子の形成方法を説明する概略断面図。
【図１１】第１の実施形態に係る容量素子の形成方法を説明する概略断面図。
【図１２】第１の実施形態に係る容量素子の形成方法を説明する概略断面図。
【図１３】第１の実施形態に係る容量素子の形成方法を説明する概略断面図。
【図１４】第１の実施形態に係る容量素子の形成方法を説明する概略断面図。
【図１５】第１の実施形態に係る容量素子の形成方法を説明する概略断面図。
【図１６】第１の実施形態に係る容量素子の形成方法を説明する概略断面図。
【図１７】第１の実施形態に係る容量素子の形成方法を説明する概略断面図。
【図１８】第１の実施形態に係る容量素子の形成方法を説明する概略断面図。
【図１９】第１の実施形態に係る容量素子の形成方法を説明する概略断面図。
【図２０】第１の実施形態に係る容量素子の形成方法を説明する概略断面図。
【図２１】第１の実施形態に係る容量素子の形成方法を説明する概略断面図。
【図２２】第２の実施形態に係る容量素子の構造を示す概略断面図。
【図２３】第２の実施形態に係る容量素子の形成方法を説明する概略断面図。
【図２４】第２の実施形態に係る容量素子の形成方法を説明する概略断面図。
【図２５】第２の実施形態に係る容量素子の形成方法を説明する概略断面図。
【図２６】第２の実施形態に係る容量素子の形成方法を説明する概略断面図。
【図２７】第３の実施形態に係る容量素子の構造を示す概略断面図。
【図２８】第３の実施形態に係る容量素子の平面形状を示す概略平面図。
【図２９】第３の実施形態に係る容量素子の平面形状を示す概略平面図。
【図３０】第４の実施形態に係る電子機器としてのプロジェクターの構成を示す概略図。
【図３１】変形例１に係る容量素子の構造を示す概略断面図。
【発明を実施するための形態】
【００２７】
以下、本発明を具体化した実施形態について図面を参照して説明する。使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大、縮小、あるいは誇張して表示している。また、説明に必要な構成要素以外は図示を省略する場合がある。
【００２８】
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００２９】
（第１の実施形態）
＜電気光学装置＞
ここでは、電気光学装置として、薄膜トランジスター（Thin Film Transistor：ＴＦＴ）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する投写型表示装置（プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
【００３０】
まず、第１の実施形態に係る電気光学装置としての液晶装置について、図１、図２、および図３を参照して説明する。図１は、第１の実施形態に係る液晶装置の構成を示す概略平面図である。図２は、図１のＨ−Ｈ’線に沿った概略断面図である。また、図３は、第１の実施形態に係る液晶装置の電気的な構成を示す等価回路図である。
【００３１】
図１および図２に示すように、第１の実施形態に係る液晶装置１は、素子基板１０と、素子基板１０に対向するように配置された対向基板２０と、素子基板１０と対向基板２０との間に配置された電気光学物質層（液晶層）５０とを備えている。素子基板１０を構成する基板１１と、対向基板２０を構成する基板２０ａとには、例えば、ガラスや石英などの光透過性を有する材料からなる基板が用いられている。
【００３２】
素子基板１０は対向基板２０よりも一回り大きく、両基板は、枠状に配置されたシール材６０を介して接合されている。液晶層５０は、素子基板１０と対向基板２０とシール材６０とによって囲まれた空間に封入された、電気光学物質としての正または負の誘電異方性を有する液晶で構成されている。
【００３３】
シール材６０は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤からなる。シール材６０には、素子基板１０と対向基板２０との間隔を一定に保持するためのスペーサー（図示省略）が混入されている。枠状に配置されたシール材６０の内側には、対向基板２０に配置された枠状の遮光層２１が配置されている。遮光層２１は、例えば遮光性の金属あるいは金属酸化物などからなる。
【００３４】
遮光層２１の内側は、複数の画素Ｐが配列された表示領域Ｅとなっている。表示領域Ｅは、液晶装置１において、実質的に表示に寄与する領域である。なお、図１および図２では図示を省略したが、表示領域Ｅ内においても、複数の画素Ｐを平面的に区画する遮光部が、例えば格子状に配置されている。
【００３５】
素子基板１０の１辺部のシール材６０の外側には、１辺部に沿ってデータ線駆動回路５１および複数の外部接続端子５４が配置されている。また、その１辺部に対向する他の１辺部に沿ったシール材６０の内側には、検査回路５３が配置されている。さらに、これらの２辺部と直交し互いに対向する他の２辺部に沿ったシール材６０の内側には、走査線駆動回路５２が配置されている。
【００３６】
検査回路５３が配置された１辺部のシール材６０の内側には、２つの走査線駆動回路５２を繋ぐ複数の配線５５が配置されている。これらデータ線駆動回路５１、走査線駆動回路５２に繋がる配線は、複数の外部接続端子５４に接続されている。また、対向基板２０の角部には、素子基板１０と対向基板２０との間で電気的導通をとるための上下導通部５６が配置されている。なお、検査回路５３の配置はこれに限定されず、データ線駆動回路５１と表示領域Ｅとの間のシール材６０の内側に沿った位置に設けてもよい。
【００３７】
以下の説明では、データ線駆動回路５１が配置された１辺部に沿った方向を第１方向としてのＸ方向とし、この１辺部と直交し互いに対向する他の２辺部に沿った方向を第２方向としてのＹ方向とする。図１のＨ−Ｈ’線の方向は、Ｙ方向に沿った方向である。また、Ｘ方向およびＹ方向と直交し図２における上方に向かう方向をＺ方向とする。なお、本明細書では、液晶装置１の対向基板２０の表面の法線方向（Ｚ方向）から見ることを「平面視」という。
【００３８】
図２に示すように、素子基板１０の液晶層５０側には、画素Ｐ毎に配置されたスイッチング素子としてのＴＦＴ３０（図３参照）と、光を透過する画素電極１８と、信号配線（図示しない）と、画素電極１８を覆う配向膜１９とが配置されている。画素電極１８は、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの光を透過する導電膜からなる。
【００３９】
なお、本実施形態の素子基板１０には、ＴＦＴ３０の半導体層３０ａ（図６参照）に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。
【００４０】
対向基板２０の液晶層５０側には、遮光層２１と、層間層２２と、共通電極２３と、共通電極２３を覆う配向膜２４とが配置されている。
【００４１】
遮光層２１は、図１および図２に示すように、平面視で走査線駆動回路５２、複数の配線５５や検査回路５３と重なる位置に枠状に配置されている。遮光層２１は、対向基板２０側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。
【００４２】
図２に示す層間層２２は、遮光層２１を覆うように形成されている。層間層２２は、例えば酸化シリコン（ＳｉＯ2）などの絶縁膜で形成され、光を透過する。層間層２２は、遮光層２１などに起因する凹凸を緩和し、共通電極２３が形成される液晶層５０側の面が平坦となるように配置されている。層間層２２の形成方法としては、例えば、化学気相成長法（ＣＶＤ法：Chemical Vapor Deposition法）などを用いて成膜する方法が挙げられる。
【００４３】
共通電極２３は、例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの光を透過する導電膜からなり、層間層２２を覆うとともに、図１に示すように対向基板２０の四隅に配置された上下導通部５６により素子基板１０側の配線に電気的に接続されている。
【００４４】
配向膜１９および配向膜２４は、液晶装置１の光学設計に基づいて選定される。配向膜１９および配向膜２４は、例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、液晶分子に対して略水平配向処理が施されたものや、ＳｉＯｘ（酸化シリコン）などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。
【００４５】
液晶層５０を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。例えば、ノーマリーホワイトモードの場合、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が減少する。ノーマリーブラックモードの場合、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が増加し、全体として液晶装置１からは画像信号に応じたコントラストをもつ光が射出される。
【００４６】
図３に示すように、表示領域Ｅには、走査線３とデータ線６とが互いに絶縁され交差するように形成されている。走査線３が延在する方向が第１方向としてのＸ方向であり、データ線６が延在する方向がＹ方向である。画素Ｐは、走査線３とデータ線６との交差に対応して配置されている。画素Ｐのそれぞれには、画素電極１８と、スイッチング素子としてのＴＦＴ３０（Thin Film Transistor：薄膜トランジスター）とが配置されている。
【００４７】
ＴＦＴ３０のソース電極３１（図６参照）は、データ線６に電気的に接続されている。データ線６は、データ線駆動回路５１（図１参照）に接続されており、データ線駆動回路５１から供給される画像信号（データ信号）Ｓ１，Ｓ２，…，Ｓｎを画素Ｐに供給する。データ線駆動回路５１からデータ線６に供給される画像信号Ｓ１，Ｓ２，…，Ｓｎは、この順に線順次で供給してもよく、互いに隣接する複数のデータ線６同士に対してグループごとに供給してもよい。
【００４８】
ＴＦＴ３０のゲート電極３０ｇ（図６参照）は、走査線３に電気的に接続されている。走査線３は、走査線駆動回路５２（図１参照）に接続されており、走査線駆動回路５２から供給される走査信号Ｇ１，Ｇ２，…，Ｇｍを各画素Ｐに供給する。走査線駆動回路５２は、走査線３に対して、走査信号Ｇ１，Ｇ２，…，Ｇｍを所定のタイミングでパルス的に線順次で供給する。ＴＦＴ３０のドレイン電極３２（図６参照）は、画素電極１８に電気的に接続されている。
【００４９】
画像信号Ｓ１，Ｓ２，…，Ｓｎは、ＴＦＴ３０を一定期間だけオン状態とすることにより、データ線６を介して画素電極１８に所定のタイミングで書き込まれる。このようにして画素電極１８を介して液晶層５０に書き込まれた所定レベルの画像信号は、対向基板２０に配置された共通電極２３（図２参照）との間に形成される液晶容量で一定期間保持される。
【００５０】
各画素Ｐの液晶に電圧信号が印加されると、印加された電圧レベルにより液晶の配向状態が変化する。これにより、液晶層５０（図２参照）に入射した光が変調されて階調表示が可能となる。
【００５１】
液晶容量に保持された画像信号Ｓ１，Ｓ２，…，Ｓｎがリークするのを防止するため、保持容量として機能する容量素子４が液晶容量と並列に配置されている。容量素子４は、ＴＦＴ３０のドレインと、容量配線として機能する共通電位線３６との間に設けられている。
【００５２】
なお、図１に示した検査回路５３には、データ線６が接続されており、液晶装置１の製造過程において、上記画像信号を検出することで液晶装置１の動作欠陥などを確認できる構成となっているが、図３の等価回路では省略している。また、検査回路５３は、上記画像信号をサンプリングしてデータ線６に供給するサンプリング回路、データ線６に所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。
【００５３】
＜画素の配置および構成＞
次に、画素Ｐの平面的な配置について、図４を参照して説明する。図４は、第１の実施形態に係る液晶装置における画素の配置を示す概略平面図である。図４に示すように、液晶装置１において、画素Ｐは略矩形状の開口領域Ｔを有している。画素Ｐ毎に、略矩形状の画素電極１８が配置されている。画素電極１８は、開口領域Ｔと平面視で重なるように配置され、開口領域Ｔよりも大きく形成されている。
【００５４】
開口領域Ｔは、光を遮蔽する遮光領域Ｓに囲まれている。遮光領域Ｓは、Ｘ方向およびＹ方向に沿って延在する格子状に配置されている。画素電極１８の外縁部は、遮光領域Ｓと平面視で重なっている。遮光領域Ｓには、Ｘ方向に沿って延在する走査線３（図３参照）と、Ｙ方向に沿って延在するデータ線６（図３参照）とが配置されている。
【００５５】
また、遮光領域Ｓには、容量素子４および中継電極３３が配置されている（図５参照）。容量素子４と中継電極３３とは、平面視で互いに重なるように配置されている。容量素子４は、上部電極４５と下部電極４３とを有している（図５参照）。中継電極３３は、ドレイン電極３２と、下部電極４３および画素電極１８との電気的接続を中継する。
【００５６】
走査線３と、データ線６と、上部電極４５および下部電極４３と、中継電極３３とは、遮光性の導電部材で形成されており、これらによって遮光領域Ｓの少なくとも一部が構成されている。なお、液晶装置１における遮光領域Ｓは、素子基板１０側に配置されたこれらの配線や電極などによって構成されるだけでなく、対向基板２０側において格子状にパターニングされた遮光層２１によって構成されていてもよい。
【００５７】
遮光領域Ｓの交差部付近には、ＴＦＴ３０（図５参照）が配置されている。光を遮蔽する遮光領域Ｓの交差部付近にＴＦＴ３０を設けることにより、ＴＦＴ３０の光誤動作を防止するとともに、開口領域Ｔにおける開口率を確保している。
【００５８】
次に、本実施形態に係る画素Ｐの構成を、図５および図６を参照して説明する。図５は、第１の実施形態に係る液晶装置における画素の構成を示す概略平面図である。図６は、図５のＡ−Ａ’線に沿った概略断面図である。
【００５９】
図５に示すように、素子基板１０には、画素Ｐ毎に略矩形状の画素電極１８が配置されている。Ｙ方向において隣り合う画素Ｐ同士の境界に沿って、すなわちＸ方向に沿って走査線３が配置されている。走査線３は、Ｘ方向に沿った略直線状の主線部分と、主線部分からＹ方向に延出しＴＦＴ３０の半導体層３０ａと平面視で重なる部分とを有している。Ｘ方向において隣り合う画素Ｐ同士の境界に沿って、すなわちＹ方向に沿って、略直線状にデータ線６が配置されている。
【００６０】
走査線３とデータ線６とが交差する領域に、ＴＦＴ３０が配置されている。ＴＦＴ３０は、半導体層３０ａを有している。半導体層３０ａは、走査線３およびデータ線６と平面視で重なるように配置されている。半導体層３０ａは、チャネル領域３０ｃとソース領域３０ｓとドレイン領域３０ｄとを含む。
【００６１】
データ線６および半導体層３０ａのソース領域３０ｓと平面視で重なるように、コンタクトホールＣＨ１が設けられている。データ線６は、コンタクトホールＣＨ１を介して半導体層３０ａのソース領域３０ｓに電気的に接続されている。データ線６のうちコンタクトホールＣＨ１を含む部分がソース電極３１となっている。
【００６２】
半導体層３０ａのドレイン領域３０ｄと平面視で重なるように、コンタクトホールＣＨ２が設けられている。また、走査線３、データ線６、および半導体層３０ａのドレイン領域３０ｄと平面視で重なるように、中継電極３３が設けられている。
【００６３】
中継電極３３は、Ｘ方向に沿って延在する部分とＹ方向に沿って延在する部分とが、走査線３とデータ線６との交差部で交差する、平面視で＋字状の形状を有している。中継電極３３は、コンタクトホールＣＨ２を介して半導体層３０ａのドレイン領域３０ｄに電気的に接続されている。中継電極３３のうちコンタクトホールＣＨ２を含む部分がドレイン電極３２となっている。
【００６４】
中継電極３３と平面視で重なるように、容量素子４が配置されている。したがって、容量素子４は、走査線３、データ線６、および半導体層３０ａのドレイン領域３０ｄと平面視で重なるように配置されている。容量素子４は、中継電極３３と同様に、Ｘ方向に沿って延在する部分とＹ方向に沿って延在する部分とが、走査線３とデータ線６との交差部で交差する、平面視で＋字状の形状を有している。共通電位線３６は、データ線６と同様に、Ｙ方向に沿って配置されている。
【００６５】
図６に示すように、素子基板１０は、基板１１と、遮光層としての走査線３と、絶縁層１２と、ＴＦＴ３０と、絶縁層１３と、電極としての中継電極３３と、絶縁層１４ａと、絶縁層１４ｂと、容量素子４と、絶縁層１５と、データ線６と、中継電極３４と、中継電極３５と、絶縁層１６と、共通電位線３６と、中継電極３７と、画素電極１８とを備えている。なお、基板１１は、Ｘ方向とＹ方向とで構成される平面を有する。したがって、基板１１の平面方向（以下では、単に平面方向という）はＸ方向とＹ方向とを含む。基板１１の厚さ方向（以下では、単に厚さ方向という）はＺ方向である。
【００６６】
走査線３は、例えばＡｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）などの金属のうちの少なくとも１つを含む金属単体、合金、ポリシリコン、あるいはこれらを積層したものからなり、導電性と遮光性とを有している。走査線３は、基板１１とＴＦＴ３０との間に配置されている。走査線３は、基板１１側から半導体層３０ａに入射する光を遮光する機能を有する。
【００６７】
絶縁層１２は、基板１１と走査線３とを覆うように配置されている。絶縁層１２は、例えば、酸化シリコン（ＳｉＯ2）や窒化シリコン（ＳｉＮ）からなる。以降の絶縁層についても、特に記載がない限り、絶縁層１２と同様の材料で構成される。
【００６８】
ＴＦＴ３０は、絶縁層１２上に配置されている。ＴＦＴ３０は、半導体層３０ａと、ゲート絶縁膜３０ｂと、ゲート電極３０ｇとを備えている。ＴＦＴ３０は、例えば、ＬＤＤ（Lightly Doped Drain）構造を有している。半導体層３０ａは、例えば、単結晶シリコン膜や多結晶シリコン膜などで構成される。半導体層３０ａは、チャネル領域３０ｃと、接合領域３０ｅと、接合領域３０ｆと、ソース領域３０ｓと、ドレイン領域３０ｄとを有している。
【００６９】
ゲート絶縁膜３０ｂは、半導体層３０ａと絶縁層１２とを覆うように配置されている。ゲート電極３０ｇは、ゲート絶縁膜３０ｂを介してチャネル領域３０ｃと対向するように配置されている。図示を省略するが、ゲート電極３０ｇは走査線３と電気的に接続されている。ゲート絶縁膜３０ｂとゲート電極３０ｇとを覆うように、絶縁層１３が配置されている。
【００７０】
中継電極３３は、絶縁層１３上に配置されている。絶縁層１３とゲート絶縁膜３０ｂとを貫通して半導体層３０ａのドレイン領域３０ｄに到達するコンタクトホールＣＨ２を、中継電極３３を形成する材料で埋めることにより、ＴＦＴ３０のドレイン電極３２が形成されている。したがって、中継電極３３は、半導体層３０ａのドレイン領域３０ｄに電気的に接続されている。中継電極３３は、例えばポリシリコンからなり、導電性と遮光性とを有している。中継電極３３は、基板１１とは反対側から半導体層３０ａに入射する光を遮光する機能を有する。なお、以降の中継電極についても、中継電極３３と同様の材料で構成される。
【００７１】
絶縁層１３と中継電極３３とを覆うように、絶縁層１４ａが配置されている。本実施形態では、絶縁層１４ａは酸化シリコン（ＳｉＯ2）からなる。絶縁層１４ａ上には、絶縁層１４ｂと容量素子４とが配置されている。絶縁層１４ｂは、絶縁層１４ａ上における容量素子４と平面視で重なる領域に配置されている。本実施形態では、絶縁層１４ｂは窒化シリコン（ＳｉＮ）からなる。絶縁層１４ａと絶縁層１４ｂとには、中継電極３３に到達する溝４７が設けられている。溝４７には、容量素子４が設けられている。
【００７２】
容量素子４の構造について、ここでは概略を説明し、詳細は後で説明する。容量素子４は、基板１１側に配置される下部電極４３と、絶縁体４６と、容量絶縁膜４４と、基板１１に対して下部電極４３の上側に配置される上部電極４５とを有する。下部電極４３は、第１容量電極４１と第２容量電極４２とで構成されている。第１容量電極４１と第２容量電極４２とは、絶縁体４６の周囲を囲むように配置されている。
【００７３】
第１容量電極４１は、溝４７に設けられている。第１容量電極４１は、溝４７内において、中継電極３３に接している。したがって、下部電極４３（第１容量電極４１）は、中継電極３３を介して、半導体層３０ａのドレイン領域３０ｄに電気的に接続されている。第２容量電極４２は、第１容量電極４１の上方（＋Ｚ方向）に、第１容量電極４１と平面視で重なるように配置されている。
【００７４】
上部電極４５は、第３容量電極で構成されている。以下では、上部電極４５を第３容量電極４５と表記する場合や、上部電極４５と第３容量電極とを併記する場合がある。第３容量電極４５は、第２容量電極４２と第１容量電極４１の一部と絶縁層１４ｂとを、容量絶縁膜４４を介して覆うように配置されている。第３容量電極４５は、上層に設けられた中継電極３４を介して、共通電位線３６に電気的に接続されている。したがって、容量素子４の下部電極４３はドレイン電位に保持されており、容量素子４の上部電極４５は共通（ＣＯＭ）電位に保持されている。
【００７５】
第１容量電極４１と第２容量電極４２と第３容量電極４５とは、例えばポリシリコンからなり、導電性と遮光性とを有している。ＴＦＴ３０は、基板１１と容量素子４との間に配置されている。容量素子４がＴＦＴ３０よりも上層側に配置されるので、容量素子４は、ＴＦＴ３０の上層から半導体層３０ａに入射する光の遮光に寄与する。
【００７６】
容量絶縁膜４４は、第３容量電極４５と、第２容量電極４２と第１容量電極４１の一部と絶縁層１４ｂと、の間に配置されている。したがって、絶縁層１４ｂは、絶縁層１４ａと容量絶縁膜４４との間に配置されている。容量絶縁膜４４は、例えば、酸化シリコン（ＳｉＯ2）や窒化シリコン（ＳｉＮ）等からなる。絶縁層１４ａと絶縁層１４ｂと容量素子４とを覆うように、絶縁層１５が配置されている。
【００７７】
絶縁層１５上には、データ線６と中継電極３４と中継電極３５とが配置されている。絶縁層１５と絶縁層１４ａと絶縁層１３とゲート絶縁膜３０ｂとを貫通して半導体層３０ａのソース領域３０ｓに到達するコンタクトホールＣＨ１を、データ線６を形成する材料で埋めることにより、ＴＦＴ３０のソース電極３１が形成されている。したがって、データ線６は、半導体層３０ａのソース領域３０ｓに電気的に接続されている。データ線６は、例えばＡｌ、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏなどの金属のうちの少なくとも１つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらを積層したものからなり、導電性と遮光性とを有している。
【００７８】
中継電極３４は、絶縁層１５に設けられたコンタクトホールＣＨ４を介して、容量素子４の第３容量電極４５に電気的に接続されている。中継電極３５は、絶縁層１５と絶縁層１４ａとを貫通するコンタクトホールＣＨ３を介して、中継電極３３に電気的に接続されている。絶縁層１５とデータ線６と中継電極３４と中継電極３５とを覆うように、絶縁層１６が配置されている。
【００７９】
絶縁層１６上には、共通電位線３６と中継電極３７とが配置されている。共通電位線３６は、絶縁層１６に設けられたコンタクトホールＣＨ５を介して、中継電極３４に電気的に接続されている。中継電極３７は、絶縁層１６に設けられたコンタクトホールＣＨ６を介して、中継電極３５に電気的に接続されている。絶縁層１６と共通電位線３６と中継電極３７とを覆うように、絶縁層１７が配置されている。
【００８０】
画素電極１８は、絶縁層１７上に配置されている。画素電極１８は、絶縁層１７に設けられたコンタクトホールＣＨ７を介して、中継電極３７に電気的に接続されている。したがって、画素電極１８は、中継電極３７と中継電極３５と中継電極３３とを介して、半導体層３０ａのドレイン領域３０ｄに電気的に接続されている。
【００８１】
＜容量素子の構造＞
続いて、第１の実施形態に係る容量素子の構造を、図７を参照して説明する。図７は、第１の実施形態に係る容量素子の構造を示す概略断面図である。図７には、容量素子４の延在方向（図７ではＸ方向）と交差する方向（図７ではＹ方向）における断面を示している。なお、図７では、要部以外の構成要素の図示を省略している。図７に示す容量素子４は、上述したように、下部電極４３（第１容量電極４１および第２容量電極４２）と、絶縁体４６と、容量絶縁膜４４と、上部電極（第３容量電極）４５とを有する。
【００８２】
第１容量電極４１は、凹状部４１ａと庇部４１ｂとを有する。凹状部４１ａは、絶縁層１４ｂと絶縁層１４ａとを貫通する溝４７に配置されている。図示を省略するが、溝４７は、容量素子４と同様に、平面視でＸ方向に沿って延在する部分とＹ方向に沿って延在する部分とが交差する＋字状の形状を有している。凹状部４１ａの底部は中継電極３３と接している。これにより、第１容量電極４１は、中継電極３３と同電位（ドレイン電位）に保持される。
【００８３】
凹状部４１ａの側部は、溝４７から絶縁層１４ｂよりも上方（＋Ｚ方向）に延出している。凹状部４１ａの側部のうち、絶縁層１４ｂよりも上方に延出した部分のＹ方向における外側には、容量絶縁膜４４と第３容量電極４５とが配置されている。
【００８４】
庇部４１ｂは、凹状部４１ａの側部の上端から平面方向（図７ではＹ方向）に沿って外側（＋Ｙ方向側および−Ｙ方向側）に延出している。Ｚ方向において、庇部４１ｂは絶縁層１４ｂから離間されており、庇部４１ｂと絶縁層１４ｂとの間には、容量絶縁膜４４と第３容量電極４５とが配置されている。
【００８５】
絶縁体４６は、第１部分４６ａと第２部分４６ｂとを有する。第１部分４６ａは、第１容量電極４１の凹状部４１ａ内に配置された部分である。第２部分４６ｂは、凹状部４１ａの側部の上端から厚さ方向（Ｚ方向）に沿って凸状に突出する部分である。本実施形態では、第２部分４６ｂは、第１部分４６ａの上端から平面方向に沿って凹状部４１ａよりも外側（＋Ｙ方向側および−Ｙ方向側）に延出している。第２部分４６ｂの幅（Ｙ方向における長さ）は、第１部分４６ａの幅よりも大きく、庇部４１ｂを含む第１容量電極４１の幅よりも小さい。したがって、第２部分４６ｂは、庇部４１ｂの一部と平面視で重なっている。
【００８６】
第２容量電極４２は、絶縁体４６の第２部分４６ｂの上面および側面を覆って、第１容量電極４１と平面視で重なるように配置されている。第２容量電極４２は、第１容量電極４１の庇部４１ｂと接続されている。これにより、第２容量電極４２は、第１容量電極４１と同電位（ドレイン電位）に保持される。
【００８７】
容量絶縁膜４４は、第２容量電極４２と、庇部４１ｂを含む第１容量電極４１の一部との外面を覆うように配置されている。より具体的には、容量絶縁膜４４は、第２容量電極４２の上面および側面と、第１容量電極４１の庇部４１ｂの側面および下面と、第１容量電極４１の凹状部４１ａの側部のうち絶縁層１４ｂよりも上方に延出した部分の側面と、絶縁層１４ｂとを覆うように配置されている。
【００８８】
第３容量電極４５は、容量絶縁膜４４を覆うように配置されている。すなわち、第３容量電極４５は、容量絶縁膜４４を介して、第２容量電極４２の上面および側面と、第１容量電極４１の庇部４１ｂの側面および下面と、第１容量電極４１の凹状部４１ａの側部のうち絶縁層１４ｂよりも上方に延出した部分の側面と、絶縁層１４ｂとを覆うように配置されている。
【００８９】
第３容量電極４５は、コンタクトホールＣＨ４を介して中継電極３４（図６参照）に接続されている。これにより、第３容量電極４５は共通（ＣＯＭ）電位に保持される。なお、絶縁層１４ｂは、第３容量電極４５と平面視で重なっている。
【００９０】
＜電気光学装置の製造方法（容量素子の形成方法）＞
次に、第１の実施形態に係る電気光学装置の製造方法の一例として、液晶装置１の製造方法を説明する。液晶装置１の製造方法における特徴部分は容量素子４の形成方法にあり、容量素子４以外の製造方法は公知の方法を適用できる。ここでは、容量素子４の形成方法について、図８〜図２１を参照して説明する。図８は、第１の実施形態に係る容量素子の形成方法を示すフローチャートである。図９〜図２１は、第１の実施形態に係る容量素子の形成方法を説明する概略断面図である。なお、図９〜図２１は、図７に対応する概略断面図であり、要部以外の構成要素の図示を省略している。
【００９１】
図８に示すように、第１の実施形態に係る容量素子の形成方法は、第１工程としての絶縁層積層形成工程（ステップＳ１）と、第２工程としての溝形成工程（ステップＳ２）と、第３工程としての第１容量電極膜形成工程（ステップＳ３）と、第４工程としての絶縁層形成工程（ステップＳ４）と、第５工程としての絶縁体形成工程（ステップＳ５）と、第６工程としての第２容量電極膜形成工程（ステップＳ６）と、第７工程としての第２容量電極形成工程（ステップＳ７）と、第８工程としての第１容量電極形成工程（ステップＳ８）と、第９工程としての絶縁層除去工程（ステップＳ９）と、第１０工程としての容量絶縁膜形成工程（ステップＳ１０）と、第１１工程としての第３容量電極膜形成工程（ステップＳ１１）と、第１２工程としての第３容量電極形成工程（ステップＳ１２）とを備えている。
【００９２】
ステップＳ１の絶縁層積層形成工程では、図９に示すように、絶縁層１３上に中継電極３３を形成した基板１１（図６参照）上に、第１絶縁層としての絶縁層１４ａと、第２絶縁層としての絶縁層１４ｂと、第３絶縁層としての絶縁層１４ｃとを順に積層形成する。絶縁層１４ｃのエッチング耐性は、下層の絶縁層１４ｂのエッチング耐性よりも劣るものとする。本実施形態では、絶縁層１４ａと絶縁層１４ｃとを酸化シリコン（ＳｉＯ2）で形成し、絶縁層１４ｂを窒化シリコン（ＳｉＮ）で形成する。
【００９３】
ステップＳ２の溝形成工程では、図１０に示すように、異方性エッチングにより、絶縁層１４ｃから絶縁層１４ａに亘る溝４７を形成する。図示を省略するが、絶縁層１４ｃ上に、溝４７を形成する領域に対応する開口部を有するマスクを形成し、その開口部を介して絶縁層１４ｃと絶縁層１４ｂと絶縁層１４ａとをエッチングする。これにより、絶縁層１４ｃから絶縁層１４ａに亘る溝４７が形成され、溝４７の底部に中継電極３３が露出する。
【００９４】
ステップＳ３の第１容量電極膜形成工程では、図１１に示すように、絶縁層１４ｃの表面を覆い溝４７内に凹状部４１ａを有する第１容量電極膜４１ｃを形成する。第１容量電極膜４１ｃは、例えばＣＶＤ法を用いて、ポリシリコンを絶縁層１４ｃの表面と溝４７内とに堆積させることで形成できる。形成される第１容量電極膜４１ｃのうち、溝４７内に配置される部分が凹状部４１ａとなる。
【００９５】
ステップＳ４の絶縁層形成工程では、図１２に示すように、凹状部４１ａ内と第１容量電極膜４１ｃ上とに、第４絶縁層としての絶縁層４６ｃを形成する。本実施形態では、絶縁層４６ｃを、凹状部４１ａを埋めて第１容量電極膜４１ｃを覆うように形成する。絶縁層４６ｃは、例えばＣＶＤ法を用いて、酸化シリコン（ＳｉＯ2）を第１容量電極膜４１ｃの表面と凹状部４１ａ内とに堆積させることで形成できる。形成される絶縁層４６ｃのうち、凹状部４１ａを埋める部分が第１部分４６ａとなる。
【００９６】
ステップＳ５の絶縁体形成工程では、図１３に示すように、異方性エッチングにより、絶縁層４６ｃのうち第１容量電極膜４１ｃの凹状部４１ａおよびその周囲と平面視で重なる部分以外を除去して、第１部分４６ａと第２部分４６ｂとを有する絶縁体４６を形成する。図示を省略するが、絶縁層４６ｃ上の凹状部４１ａおよびその周囲と平面視で重なる領域にマスクを形成し、そのマスクを介して絶縁層４６ｃをエッチングする。
【００９７】
これにより、絶縁層４６ｃのうち、マスクと平面視で重なる領域以外が除去されて、凹状部４１ａ内に配置された第１部分４６ａと、凹状部４１ａの上端から第１容量電極膜４１ｃよりも上方に凸状に突出する第２部分４６ｂとを有する絶縁体４６が形成される。そして、第１容量電極膜４１ｃのうち、絶縁層４６ｃが除去された部分が露出する。本実施形態では、マスクの幅を凹状部４１ａの幅よりも大きく設定する。この結果、第２部分４６ｂは、第１部分４６ａの上端から平面方向に沿って凹状部４１ａよりも外側に延出する。
【００９８】
ステップＳ６の第２容量電極膜形成工程では、図１４に示すように、絶縁体４６の第２部分４６ｂと、第１容量電極膜４１ｃのうちステップＳ５で露出した部分とを覆うように、第２容量電極膜４２ａを形成する。第２容量電極膜４２ａは、例えばＣＶＤ法を用いて、ポリシリコンを第２部分４６ｂの表面と第１容量電極膜４１ｃの表面とに堆積させることで形成できる。これにより、絶縁体４６の第２部分４６ｂの上面および側面を覆う部分と、平面方向に沿って第１容量電極膜４１ｃに接する部分とを有する第２容量電極膜４２ａが形成される。
【００９９】
ステップＳ７の第２容量電極形成工程では、図１５に示すように、異方性エッチングにより、第２容量電極膜４２ａのうち絶縁体４６の第２部分４６ｂを覆って第１容量電極膜４１ｃに接する部分以外を除去して、第２容量電極４２を形成する。そして、ステップＳ８の第１容量電極形成工程では、図１５に示すように、異方性エッチングにより、第１容量電極膜４１ｃのうち第２容量電極４２と平面視で重なる部分以外を除去して、第１容量電極４１を形成する。
【０１００】
本実施形態では、ステップＳ７の加工とステップＳ８の加工とを連続して行う。図１５に示すように、第２容量電極膜４２ａのうち絶縁体４６の第２部分４６ｂを覆う部分にマスク７２を形成し、マスク７２を介して第２容量電極膜４２ａと第１容量電極膜４１ｃとをエッチングする。これにより、図１６に示すように、第２容量電極膜４２ａのうち絶縁体４６の第２部分４６ｂの上面および側面を覆う部分が残留して、第２容量電極４２が形成される。そして、第１容量電極膜４１ｃのうち凹状部４１ａと凹状部４１ａから平面方向に沿って外側（絶縁層１４ｃ上）に延出した部分である庇部４１ｂとが残留して、第１容量電極４１が形成される。
【０１０１】
図１６には、異方性エッチング後にマスク７２を除去した状態を示している。第１容量電極４１と第２容量電極４２とは、平面視で互いに重なっており、庇部４１ｂにおいて互いに接続されている。なお、庇部４１ｂの長さは、ステップＳ５において、凹状部４１ａの幅に対する絶縁体４６の第２部分４６ｂの幅を調整することで制御することが可能である。また、庇部４１ｂの長さは、ステップＳ７において第２容量電極４２の幅を調整することで制御することが可能である。
【０１０２】
ステップＳ９の絶縁層除去工程では、図１７に示すように、等方性エッチングにより、絶縁層１４ｃを除去する。本実施形態では、ステップＳ１において、下層の絶縁層１４ｂを窒化シリコン（ＳｉＮ）で形成し、絶縁層１４ｃを絶縁層１４ｂのエッチング耐性よりも劣る酸化シリコン（ＳｉＯ2）で形成している。そこで、ステップＳ９においては、絶縁層１４ｃを選択的に除去できるエッチング条件で等方性エッチングを行う。これにより、絶縁層１４ｃが除去されて、第１容量電極４１の庇部４１ｂの下面と、凹状部４１ａのうち絶縁層１４ｂよりも上方に位置する部分の側面と、絶縁層１４ｂとが露出する。
【０１０３】
ステップＳ９では、絶縁層１４ｂがエッチングストッパーとして機能するので、第１容量電極４１の庇部４１ｂと凹状部４１ａの絶縁層１４ｂよりも上方側の部分とを確実に露出させるとともに、過剰なエッチングを抑止できる。凹状部４１ａのうち絶縁層１４ｂよりも上方側の露出する部分の長さ（高さ）は、ステップＳ１で形成する絶縁層１４ｃの膜厚により制御できる。なお、ステップＳ７で形成したマスク７２を、ステップＳ９の加工を行った後に除去することとしてもよい。
【０１０４】
ステップＳ１０の容量絶縁膜形成工程では、図１８に示すように、第２容量電極４２と、第１容量電極４１のうち絶縁層１４ｂよりも上方側の部分との外面を覆う容量絶縁膜４４を形成する。容量絶縁膜４４は、例えばＣＶＤ法を用いて、酸化シリコン（ＳｉＯ2）や窒化シリコン（ＳｉＮ）等を、第２容量電極４２の上面および側面と、庇部４１ｂの側面および下面と、凹状部４１ａの絶縁層１４ｂよりも上方側の部分の側面と、絶縁層１４ｂの表面とに堆積させる。
【０１０５】
ステップＳ１１の第３容量電極膜形成工程では、図１９に示すように、容量絶縁膜４４を覆うように、第３容量電極膜４５ａを形成する。第３容量電極膜４５ａは、例えばＣＶＤ法を用いて、ポリシリコンを容量絶縁膜４４の表面に堆積させることで形成できる。これにより、容量絶縁膜４４を介して、第２容量電極４２の上面および側面と、庇部４１ｂの側面および下面と、凹状部４１ａの絶縁層１４ｂよりも上方側の部分の側面と、絶縁層１４ｂの表面とを覆う第３容量電極膜４５ａが形成される。
【０１０６】
ステップＳ１２の第３容量電極形成工程では、異方性エッチングにより、第３容量電極膜４５ａのうち、容量絶縁膜４４を介して第２容量電極４２と第１容量電極４１のうち絶縁層１４ｂよりも上方側の部分とを覆う部分以外を除去して、第３容量電極４５を形成する。図２０に示すように、第３容量電極膜４５ａのうち第２容量電極４２と第１容量電極４１とを覆う部分にマスク７４を形成し、マスク７４を介して第３容量電極膜４５ａと容量絶縁膜４４とをエッチングする。マスク７４の幅は、第３容量電極膜４５ａのうち第２容量電極４２と第１容量電極４１とを覆う部分の幅より大きくてもよい。
【０１０７】
これにより、図２１に示すように、第３容量電極膜４５ａのうち第２容量電極４２と第１容量電極４１とを覆う部分が残留して、第３容量電極４５が形成される。また、絶縁層１４ｂのうち第３容量電極４５と平面視で重なる部分が残留する。以上により、容量素子４が完成する。
【０１０８】
ステップＳ１２の後、容量素子４と絶縁層１４ａと絶縁層１４ｂとを覆うように絶縁層１５を形成し、絶縁層１５上にデータ線６と中継電極３４と中継電極３５と絶縁層１６と共通電位線３６と中継電極３７と画素電極１８とを形成することで、素子基板１０が完成する。
【０１０９】
第１の実施形態に係る容量素子４の構成および製造方法によれば、以下の効果が得られる。
【０１１０】
（１）容量素子４において、第１容量電極４１と第２容量電極４２とが基板１１側に配置される下部電極４３として機能し、第３容量電極４５が基板１１に対して下部電極４３の上側に配置される上部電極４５として機能する。容量素子４の容量は、下部電極４３と上部電極４５とが容量絶縁膜４４を介して対向する面積に基づいて決まる。下部電極４３のうち第２容量電極４２は、特許文献１に記載の第１の容量電極と同様に、絶縁体４６のうち凸状に突出する第２部分４６ｂの上面および側面を覆っており、上部電極である第３容量電極４５と対向している。下部電極４３のうち第１容量電極４１は、第２容量電極４２に接続された庇部４１ｂを含む一部が第３容量電極４５と対向している。すなわち、容量素子４の上部電極４５と対向する下部電極４３の面積は、特許文献１に記載の構成に対して、庇部４１ｂを含む第１容量電極４１の一部の面積だけ大きい。一方、第２容量電極４２が第１容量電極４１と平面視で重なるように配置されているので、第１容量電極４１の一部を加えて下部電極４３と上部電極４５とが対向する総面積を大きくしても平面積は変わらない。これにより、特許文献１に記載の構成と比べて、容量素子４の単位平面積当たりの保持容量を大きくできる。したがって、液晶装置１における高開口率化と保持容量の確保との両立を図ることができる。
【０１１１】
（２）絶縁体４６の第２部分４６ｂが第１容量電極４１の庇部４１ｂと平面視で重なっている。そのため、絶縁体４６の第２部分４６ｂが第１容量電極４１の庇部４１ｂと平面視で重ならない場合と比べて、第２部分４６ｂを覆う第２容量電極４２と平面視で重なる庇部４１ｂの長さが長くなる。したがって、下部電極４３（第１容量電極４１および第２容量電極４２）の平面積に対して下部電極４３と上部電極４５とが対向する総面積が大きくなるので、容量素子４の単位平面積当たりの保持容量をより大きくできる。また、絶縁体４６の第２部分４６ｂが第１容量電極４１の庇部４１ｂと平面視で重なる長さを調整することで、庇部４１ｂの長さを制御することが可能となる。
【０１１２】
（３）第１容量電極４１の庇部４１ｂに加えて凹状部４１ａのうち絶縁層１４ｂよりも上方に配置された部分にも第３容量電極４５が対向配置される。第１容量電極４１において凹状部４１ａは平面視で庇部４１ｂの内側にあるので、容量素子４の平面積を大きくすることなく下部電極４３と上部電極４５とが対向する総面積を大きくすることができる。
【０１１３】
（４）基板１１と容量素子４との間に設けられた中継電極３３が第１容量電極４１の凹状部４１ａの底部と接しているので、中継電極３３を絶縁層１４ａおよび絶縁層１４ｂの４７溝に配置された第１容量電極４１への中継電極として利用できる。
【０１１４】
（５）容量素子４が、走査線（遮光層）３と平面視で重なるように配置されるので、画素Ｐの開口率を低下させることはない。また、基板１１に対して、走査線３がＴＦＴ３０よりも下層側に配置され、容量素子４がＴＦＴ３０よりも上層側に配置されるので、容量素子４は、ＴＦＴ３０の上層からの光の遮光に寄与する。
【０１１５】
（６）ステップＳ１からステップＳ１２までの加工を行うことにより、容量素子４の単位平面積当たりの保持容量を大きくして、高開口率化と保持容量の確保との両立が可能な液晶装置１を製造できる。ステップＳ５では、第１容量電極膜４１ｃの凹状部４１ａ内に配置された絶縁体４６の第１部分４６ａの幅に対する第２部分４６ｂの幅を調整することで、ステップＳ７で形成される第２容量電極４２の平面的な大きさ、および、ステップＳ８で形成される第１容量電極４１の庇部４１ｂの長さを制御できる。ステップＳ９では、絶縁層１４ｂがエッチングストッパーとして機能するので、第１容量電極４１の庇部４１ｂと凹状部４１ａの絶縁層１４ｂよりも上方側の部分とを確実に露出させるとともに、過剰なエッチングを抑止できる。そして、ステップＳ１で絶縁層１４ｂ上に形成する絶縁層１４ｃの層厚を調整することで、ステップＳ９における第１容量電極４１の絶縁層１４ｂよりも上方側に露出する部分の長さを制御できる。ステップＳ１０およびステップＳ１１では、容量絶縁膜４４を間に介して第２容量電極４２と第１容量電極４１のうち庇部４１ｂを含む絶縁層１４ｂよりも上方側の部分との外面を覆う第３容量電極膜４５ａを形成するので、特許文献１に記載の容量素子に対して、容量素子４の平面積を大きくすることなく下部電極４３と上部電極（第３容量電極）４５とが対向する総面積を大きくできる。
【０１１６】
（第２の実施形態）
第２の実施形態では、第１の実施形態に対して、容量素子の断面形状が異なるが、液晶装置の基本構成は同じである。ここでは、第２の実施形態に係る容量素子の構造およびその製造方法について説明する。
【０１１７】
＜容量素子の構造＞
第２の実施形態に係る容量素子の構造を、図２２を参照して説明する。図２２は、第２の実施形態に係る容量素子の構造を示す概略断面図である。
【０１１８】
図２２に示すように、第２の実施形態に係る容量素子４Ａは、下部電極４３（第１容量電極４１および第２容量電極４２）と、絶縁体４６と、容量絶縁膜４４と、上部電極（第３容量電極）４５とを有するが、第１の実施形態に係る容量素子４に対して、断面形状が異なる。ここでは、第１の実施形態との相違点を説明する。
【０１１９】
第２の実施形態は、第１の実施形態よりも溝４７の幅が大きい場合に対応している。例えば、第１の実施形態よりも遮光領域Ｓ（図４参照）の幅が大きい場合、溝４７の幅が大きくなるので、容量素子４Ａの平面積を大きくして、上部電極４５と下部電極４３とが対向する総面積をより大きくすることが可能となる。一方、絶縁体４６を形成するための絶縁層４６ｃの膜厚に対して溝４７の幅が大きくなると、第１容量電極膜４１ｃが形成された溝４７を絶縁層４６ｃの材料で埋めることができなくなる。
【０１２０】
第２の実施形態に係る容量素子４Ａでは、絶縁体４６の断面形状は凹状となっており、平面方向における中央部に凹部４８を有している。換言すれば、絶縁体４６の断面形状はＵ字状である。凹部４８は、例えば、絶縁体４６の第２部分４６ｂから第１部分４６ａに亘って形成されている。したがって、第１部分４６ａの断面形状もＵ字状である。第２部分４６ｂは、Ｕ字状の第１部分４６ａから第１容量電極４１の凹状部４１ａよりも外側（＋Ｙ方向側および−Ｙ方向側）に延出している。
【０１２１】
第２容量電極４２は、絶縁体４６の第２部分４６ｂの上面および外側面と、第２部分４６ｂから第１部分４６ａに亘って形成された凹部４８の底面および内側面とを覆って、第１容量電極４１と平面視で重なるように配置されている。そのため、第２容量電極４２も、凹部４８に対応する凹部４２ｂを有している。したがって、第１の実施形態と比べて、第２容量電極４２の平面積が絶縁体４６の凹部４８の底面に対応する面積だけ大きくなるのに対して、第２容量電極４２の総面積は絶縁体４６の凹部４８の底面および内側面に対応する面積だけ大きくなる。
【０１２２】
第３容量電極４５は、容量絶縁膜４４を介して、第２容量電極４２の上面および外側面と、第１容量電極４１の庇部４１ｂの側面および下面と、第１容量電極４１の凹状部４１ａの側部のうち絶縁層１４ｂよりも上方に延出した部分の側面と、絶縁層１４ｂとを覆うとともに、第２容量電極４２の凹部４２ｂを埋めるように配置されている。したがって、第３容量電極４５についても、平面積が第２容量電極４２の凹部４２ｂの底面に対応する面積だけ大きくなるのに対して、総面積は第２容量電極４２の凹部４２ｂの底面および内側面に対応する面積だけ大きくなる。
【０１２３】
この結果、第２の実施形態に係る容量素子４Ａでは、第１の実施形態に係る容量素子４と比べて、容量素子４Ａの平面積に対する下部電極４３と上部電極４５とが対向する総面積の比率を高めることができる。これにより、容量素子の単位平面積当たりの保持容量をさらに大きくできる。
【０１２４】
＜容量素子の形成方法＞
次に、第２の実施形態に係る容量素子の形成方法を、図２３〜図２６を参照して説明する。図２３〜図２６は、第２の実施形態に係る容量素子の形成方法を説明する概略断面図である。
【０１２５】
図２３は、第１の実施形態の図１１に対応し、ステップＳ１からステップＳ３までの加工を行った状態を示す。図２３に示すように、絶縁層１４ｃから絶縁層１４ａに亘って形成された溝４７の幅が第１の実施形態よりも大きくなっている。
【０１２６】
図２４は、第１の実施形態の図１２に対応し、ステップＳ４の加工を行った状態を示す。図２４に示すように、絶縁層４６ｃの膜厚に対して溝４７の幅が大きいため、第１容量電極膜４１ｃが形成された溝４７を絶縁層４６ｃの材料で埋めることができない。その結果、絶縁層４６ｃの溝４７に対応する部分に凹部４８が形成される。
【０１２７】
図２５は、第１の実施形態の図１７に対応し、ステップＳ５からステップＳ９までの加工を行った状態を示す。ステップＳ７で形成された第２容量電極４２は、絶縁体４６の第２部分４６ｂの上面および外側面を覆うだけでなく、第２部分４６ｂから第１部分４６ａに亘って形成された凹部４８の底面および内側面も覆う。これにより、図２５に示すように、第２容量電極４２に、凹部４８に対応する凹部４２ｂが形成される。
【０１２８】
図２６は、第１の実施形態の図１９に対応し、ステップＳ１０およびステップＳ１１の加工を行った状態を示す。図２６に示すように、ステップＳ１１で形成された第３容量電極膜４５ａは、容量絶縁膜４４を介して、第２容量電極４２の上面および外側面と、第１容量電極４１の庇部４１ｂの側面および下面と、第１容量電極４１の凹状部４１ａの側部のうち絶縁層１４ｂよりも上方に延出した部分の側面と、絶縁層１４ｂとを覆うだけでなく、第２容量電極４２の凹部４２ｂの底面および内側面も覆う。
【０１２９】
なお、図２６では、第３容量電極膜４５ａが第２容量電極４２の凹部４２ｂを埋めるように形成された状態を図示しているが、第３容量電極膜４５ａが第２容量電極４２の凹部４２ｂに対応する凹部を有して形成されていてもよい。以降は、第１の実施形態と同様に、ステップＳ１２の加工を行うことにより、図２２に示す容量素子４Ａが完成する。
【０１３０】
第２の実施形態に係る容量素子４Ａの構成および製造方法によれば、以下の効果が得られる。
【０１３１】
絶縁体４６の第２部分４６ｂから第１部分４６ａまで窪んだ凹部４８の底面および内側面を覆うように第２容量電極４２が配置される。そのため、第２容量電極４２の平面積が絶縁体４６の凹部４８の底面に対応する面積だけ大きくなるのに対して、第２容量電極４２の総面積は絶縁体４６の凹部４８の底面および内側面に対応する面積だけ大きくなる。同様に、第２容量電極４２を容量絶縁膜４４を介して覆う第３容量電極４５の総面積も大きくなる。これにより、容量素子４Ａの単位平面積当たりの保持容量をさらに大きくできる。
【０１３２】
（第３の実施形態）
第３の実施形態では、第１の実施形態に対して、容量素子の構造が異なるが、液晶装置の基本構成は同じである。ここでは、第３の実施形態に係る容量素子の構造について説明する。
【０１３３】
＜容量素子の構造＞
第３の実施形態に係る容量素子の構造を、図２７、図２８、および図２９を参照して説明する。図２７は、第３の実施形態に係る容量素子の構造を示す概略断面図である。図２８および図２９は、第３の実施形態に係る容量素子の平面形状を示す概略平面図である。
【０１３４】
図２７に示すように、第３の実施形態に係る容量素子４Ｂは、下部電極４３（第１容量電極４１および第２容量電極４２）と、絶縁体４６と、容量絶縁膜４４と、上部電極（第３容量電極）４５とを有するが、第１の実施形態に係る容量素子４に対して、断面形状が異なる。ここでは、第１の実施形態との相違点を説明する。
【０１３５】
第３の実施形態は、容量素子４Ｂが形成される溝４７の深さがその幅に対して深い場合に対応している。例えば、第１の実施形態よりも遮光領域Ｓ（図４参照）の幅が小さい場合、溝４７の幅が小さくなるので、溝４７の幅（図２７におけるＹ方向の長さ）に対する深さ（図２７におけるＺ方向の長さ）の比が大きくなる。また、素子基板１０の中間層（絶縁層１４ａや絶縁層１５等）が厚い場合も、溝４７の幅に対する深さの比が大きくなる。溝４７の幅に対する深さの比が大きくなると、容量素子４Ｂの幅に対する高さ（図２７におけるＺ方向の長さ）の比が大きくなる。
【０１３６】
第３の実施形態に係る容量素子４Ｂでは、Ｂ部において、溝４７の幅に対する第１容量電極４１の凹状部４１ａの高さの比が第１の実施形態と比べて大きい。そのため、凹状部４１ａのうち絶縁層１４ｂよりも上方において、容量素子４Ａの幅が小さくても、下部電極４３と上部電極４５とが対向する面積を相対的に大きくできるので、容量素子４の平面積当たりの保持容量を確保することができる。
【０１３７】
一方、このような断面形状であると、ステップＳ１２の加工が終了し容量素子４Ｂが形成された状態（図２７に示す絶縁層１５が形成される前の状態）では、図２７に示すＢ部において容量素子４Ｂの機械的強度の低下が心配される。より具体的には、このような容量素子４Ｂの平面形状が、Ｘ方向またはＹ方向のいずれか一方向のみに延在する形状であると、ステップＳ１２の加工が終了した状態で、例えば、機械的な接触や衝撃、振動等により容量素子４Ｂに＋Ｙ方向または−Ｙ方向から力が加えられた場合にＢ部に損傷を受けるおそれがある。
【０１３８】
図２８に示すように、容量素子４Ｂは、平面方向におけるＸ方向に沿って延在する部分と、Ｙ方向に沿って延在する部分と、が＋字状に接続された交差部４９を有している。このような交差部４９を有する容量素子４Ｂの平面形状によれば、例えば、Ｙ方向に沿って力が加えられた場合にはその影響を受けにくいＹ方向に沿って延在する部分がＸ方向に沿って延在する部分を支持し、Ｘ方向に沿って力が加えられた場合にはその影響を受けにくいＸ方向に沿って延在する部分がＹ方向に沿って延在する部分を支持するので、容量素子４Ｂが損傷を受けるリスクを低減できる。
【０１３９】
なお、図５に示すように、第１の実施形態に係る容量素子４も、Ｘ方向に沿って延在する部分とＹ方向に沿って延在する部分とが＋字状に接続された平面形状を有している。したがって、第１の実施形態に係る容量素子４の平面形状であれば、第３の実施形態に係る容量素子４Ｂのような断面形状であっても、容量素子４Ｂが損傷を受けるリスクを低減できる。
【０１４０】
容量素子４Ｂの平面形状は、Ｘ方向に沿って延在する部分とＹ方向に沿って延在する部分とが＋字状に接続された形状に限定されない。図２９に示すように、容量素子４Ｂが、Ｘ方向に沿って延在する部分とＹ方向に沿って延在する部分とがＬ字状に接続された交差部４９を有していてもよい。このような平面形状であっても、容量素子４Ｂが損傷を受けるリスクを低減できる。
【０１４１】
なお、図２７では、容量素子４ＢがＢ部においてくびれた形状を有しているが、例えば第３容量電極４５の膜厚を厚くして、Ｂ部におけるくびれを緩和するようにしてもよい。
【０１４２】
第３の実施形態に係る容量素子４Ｂの構成によれば、以下の効果が得られる。
【０１４３】
溝４７の幅に対する深さの比が大きい場合等で、容量素子４Ｂの幅に対する高さの比が大きく機械的強度の低下が心配される場合でも、Ｘ方向に沿って延在する部分とＹ方向に沿って延在する部分とが接続された交差部４９を設けることで容量素子４Ｂの機械的強度の低下を抑えることができる。
【０１４４】
（第４の実施形態）
＜電子機器＞
次に、第４の実施形態に係る電子機器について図３０を参照して説明する。図３０は、第４の実施形態に係る電子機器としてのプロジェクターの構成を示す概略図である。
【０１４５】
図３０に示すように、第４の実施形態に係る電子機器としてのプロジェクター（投写型表示装置）１００は、偏光照明装置１１０と、光分離素子としての２つのダイクロイックミラー１０４，１０５と、３つの反射ミラー１０６，１０７，１０８と、５つのリレーレンズ１１１，１１２，１１３，１１４，１１５と、３つの液晶ライトバルブ１２１，１２２，１２３と、光合成素子としてのクロスダイクロイックプリズム１１６と、投写レンズ１１７とを備えている。
【０１４６】
偏光照明装置１１０は、例えば超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１０１と、インテグレーターレンズ１０２と、偏光変換素子１０３とを備えている。ランプユニット１０１と、インテグレーターレンズ１０２と、偏光変換素子１０３とは、システム光軸Ｌｘに沿って配置されている。
【０１４７】
ダイクロイックミラー１０４は、偏光照明装置１１０から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１０５は、ダイクロイックミラー１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【０１４８】
ダイクロイックミラー１０４で反射した赤色光（Ｒ）は、反射ミラー１０６で反射した後にリレーレンズ１１５を経由して液晶ライトバルブ１２１に入射する。ダイクロイックミラー１０５で反射した緑色光（Ｇ）は、リレーレンズ１１４を経由して液晶ライトバルブ１２２に入射する。ダイクロイックミラー１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１１１，１１２，１１３と２つの反射ミラー１０７，１０８とで構成される導光系を経由して液晶ライトバルブ１２３に入射する。
【０１４９】
光変調素子としての透過型の液晶ライトバルブ１２１，１２２，１２３は、クロスダイクロイックプリズム１１６の色光ごとの入射面に対してそれぞれ対向するように配置されている。液晶ライトバルブ１２１，１２２，１２３に入射した色光は、映像情報（映像信号）に基づいて変調され、クロスダイクロイックプリズム１１６に向けて射出される。
【０１５０】
クロスダイクロイックプリズム１１６は、４つの直角プリズムが貼り合わされて構成されており、その内面には赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投写光学系である投写レンズ１１７によってスクリーン１３０上に投写され、画像が拡大されて表示される。
【０１５１】
液晶ライトバルブ１２１は、上記実施形態の液晶装置１が適用されたものである。液晶ライトバルブ１２１は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２，１２３も同様である。
【０１５２】
本実施形態に係るプロジェクター１００の構成によれば、複数の画素Ｐが高精細に配置されていても、高開口率化と保持容量の確保との両立が図られた液晶装置１を備えているので、品質が高く明るいプロジェクター１００を提供することができる。
【０１５３】
上述した実施形態は、あくまでも本発明の一態様を示すものであり、本発明の範囲内で任意に変形および応用が可能である。変形例としては、例えば、以下のようなものが考えられる。
【０１５４】
（変形例１）
上記実施形態に係る液晶装置１は、第２部分４６ｂの幅が第１部分４６ａの幅よりも大きい絶縁体４６を有する容量素子４，４Ａ，４Ｂを備えた構成であったが、本発明はこのような形態に限定されない。容量素子は、第２部分４６ｂの幅が第１部分４６ａの幅と同じ絶縁体４６を有していてもよい。図３１は、変形例１に係る容量素子の構造を示す概略断面図である。
【０１５５】
図３１に示すように、変形例１に係る容量素子４Ｃが備える絶縁体４６では、第２部分４６ｂの幅が第１部分４６ａの幅と同じである。このような構成であっても、上部電極４５と対向する下部電極４３の面積を、庇部４１ｂを含む第１容量電極４１の一部の面積だけ大きくできるので、上記実施形態と同様の効果が得られる。
【０１５６】
（変形例２）
上記実施形態に係る液晶装置１は、容量素子４，４Ａ，４ＢのＸ方向に沿って延在する部分の断面形状とＹ方向に沿って延在する部分の断面形状とが同じ構成であったが、本発明はこのような形態に限定されない。容量素子のＸ方向に沿って延在する部分の断面形状とＹ方向に沿って延在する部分の断面形状とが異なる構成であってもよい。より具体的には、例えば、Ｘ方向に沿って延在する部分が容量素子４の断面形状を有し、Ｙ方向に沿って延在する部分が容量素子４Ａの断面形状を有するというように、上記実施形態を組み合わせた構成であってもよい。
【０１５７】
（変形例３）
上記実施形態に係る液晶装置１を適用可能な電子機器は、プロジェクター１００に限定されない。液晶装置１は、例えば、投写型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として好適に用いることができる。
【符号の説明】
【０１５８】
１…液晶装置（電気光学装置）、３…走査線（遮光層）、４…容量素子、１１…基板、１４ａ…絶縁層（第１絶縁層）、１４ｂ…絶縁層（第２絶縁層）、１４ｃ…絶縁層（第３絶縁層）、３０…ＴＦＴ（スイッチング素子）、３３…中継電極（電極）、４１…第１容量電極（下部電極）、４１ａ…凹状部、４１ｂ…庇部、４１ｃ…第１容量電極膜、４２…第２容量電極（下部電極）、４２ａ…第２容量電極膜、４４…容量絶縁膜、４５…第３容量電極（上部電極）、４５ａ…第３容量電極膜、４６…絶縁体、４６ａ…第１部分、４６ｂ…第２部分、４６ｃ…絶縁層（第４絶縁層）、４７…溝、４８…凹部、４９…交差部、１００…プロジェクター（電子機器）。
【図１】
2018136478.tif 000003
【図２】
2018136478.tif 000004
【図３】
2018136478.tif 000005
【図４】
2018136478.tif 000006
【図５】
2018136478.tif 000007
【図６】
2018136478.tif 000008
【図７】
2018136478.tif 000009
【図８】
2018136478.tif 000010
【図９】
2018136478.tif 000011
【図１０】
2018136478.tif 000012
【図１１】
2018136478.tif 000013
【図１２】
2018136478.tif 000014
【図１３】
2018136478.tif 000015
【図１４】
2018136478.tif 000016
【図１５】
2018136478.tif 000017
【図１６】
2018136478.tif 000018
【図１７】
2018136478.tif 000019
【図１８】
2018136478.tif 000020
【図１９】
2018136478.tif 000021
【図２０】
2018136478.tif 000022
【図２１】
2018136478.tif 000023
【図２２】
2018136478.tif 000024
【図２３】
2018136478.tif 000025
【図２４】
2018136478.tif 000026
【図２５】
2018136478.tif 000027
【図２６】
2018136478.tif 000028
【図２７】
2018136478.tif 000029
【図２８】
2018136478.tif 000030
【図２９】
2018136478.tif 000031
【図３０】
2018136478.tif 000032
【図３１】
2018136478.tif 000033